(57)【要約】【課題】大容量のデータを記憶する記憶装置を提供する。【解決手段】第１トランジスタと、第２トランジスタと、第３トランジスタと、第１容量素子と、第２容量素子と、第１乃至第３配線とを有する記憶装置である。第１トランジスタはチャネル形成領域に酸化物半導体を有し、第２トランジスタはチャネル形成領域にシリコンを有し、第３トランジスタはチャネル形成領域にシリコンを有する。第１容量素子は第１トランジスタと同じ層に設けられ、第２容量素子と第１容量素子とは、互いに重なる領域を有する。第２容量素子の誘電体の膜厚は、第１容量素子の誘電体の膜厚よりも大きいことが好ましい。【選択図】図６
2017204634.tif 000002
【特許請求の範囲】
【請求項１】
第１トランジスタと、
第２トランジスタと、
第１容量素子と、
第２容量素子と、
導電体と、
配線と、を有し、
前記導電体は、前記第１トランジスタのソースまたはドレインの一方としての機能を有し、
前記導電体は、前記第１容量素子の第１電極としての機能を有し、
前記第１容量素子の第２電極は、前記配線に電気的に接続され、
前記第２容量素子の第１電極は、前記導電体に電気的に接続され、
前記第２容量素子の第２電極は、前記配線に電気的に接続され、
前記第２トランジスタのゲートは、前記導電体に電気的に接続され、
前記第１トランジスタはチャネル形成領域に酸化物半導体を有し、
前記第２トランジスタはチャネル形成領域にシリコンを有し、
前記第２容量素子と前記第１容量素子とは、互いに重なる領域を有することを特徴とする記憶装置。
【請求項２】
請求項１において、
前記第２容量素子の誘電体の膜厚は、前記第１容量素子の誘電体の膜厚よりも大きいことを特徴とする記憶装置。
【請求項３】
第１トランジスタと、
第２トランジスタと、
第３トランジスタと、
第１容量素子と、
第２容量素子と、
導電体と、
第１乃至第３配線と、を有し、
前記導電体は、前記第１トランジスタのソースまたはドレインの一方としての機能を有し、
前記導電体は、前記第１容量素子の第１電極としての機能を有し、
前記第１容量素子の第２電極は、前記第１配線に電気的に接続され、
前記第２容量素子の第１電極は、前記導電体に電気的に接続され、
前記第２容量素子の第２電極は、前記第１配線に電気的に接続され、
前記第２トランジスタのゲートは、前記導電体に電気的に接続され、
前記第２トランジスタのソースまたはドレインの一方は、前記第３トランジスタを介して、前記第２配線に電気的に接続され、
前記第２トランジスタのソースまたはドレインの他方は、前記第３配線に電気的に接続され、
前記第１トランジスタはチャネル形成領域に酸化物半導体を有し、
前記第２トランジスタはチャネル形成領域にシリコンを有し、
前記第３トランジスタはチャネル形成領域にシリコンを有し、
前記第２容量素子と前記第１容量素子とは、互いに重なる領域を有することを特徴とする記憶装置。
【請求項４】
請求項３において、
前記第２容量素子の誘電体の膜厚は、前記第１容量素子の誘電体の膜厚よりも大きいことを特徴とする記憶装置。
【請求項５】
請求項１乃至請求項４の何れか一項に記載の記憶装置を複数有し、
分離領域を有する半導体ウエハ。
【請求項６】
請求項１乃至請求項４の何れか一項に記載の記憶装置と、バッテリと、を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一形態は記憶装置に関する。
【０００２】
また、本発明の一形態は半導体装置に関する。また、本発明の一形態は、半導体装置の駆動方法、またはその作製方法に関する。また、本発明の一形態は、物、方法、または、製造方法に関する。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。記憶装置、表示装置、電気光学装置、蓄電装置、半導体回路及び電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。例えば、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ酸化物半導体を用いてトランジスタを作製する技術が開示されている（特許文献１参照）。
【０００５】
また、酸化物半導体を用いたトランジスタ（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  トランジスタ、以下、ＯＳトランジスタと呼ぶ）はオフ電流が非常に小さい。そのことを利用して、特許文献２及び３には、ＯＳトランジスタ、Ｓｉトランジスタおよび容量素子を用いた不揮発性メモリが開示されている。これらの不揮発性メモリは、書き換え可能回数に制限がなく、さらに消費電力も少ない。
【０００６】
特許文献２では、ＯＳトランジスタと容量素子が同一の層に形成されている不揮発性メモリが開示されている。また、特許文献３では、ＯＳトランジスタと容量素子が異なる層に形成されている不揮発性メモリが開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２０１１−１５１３８３号公報
【特許文献３】特開２０１５−１９５０７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
不揮発性メモリの容量素子がＯＳトランジスタと同一の層に形成されている場合、メモリセルの面積のうち、ＯＳトランジスタがある程度の面積を占有してしまうため、容量素子に充分な面積を割り当てることができない。
【０００９】
容量素子がＯＳトランジスタの上層に形成されている場合、容量素子は、ＯＳトランジスタに影響されずに面積を広くとることができるが、メモリセルの集積化が進み、メモリセルのサイズが小さくなると、容量素子に充分な面積を割り当てることができなくなる。
【００１０】
本発明の一形態は、高集積化されたメモリセルを提供することを課題の一とする。また、本発明の一形態は、大容量のデータを記憶する記憶装置を提供することを課題の一とする。また、本発明の一形態は、消費電力の小さい記憶装置を提供することを課題の一とする。また、本発明の一形態は、新規な半導体装置の提供を課題の一とする。
【００１１】
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一形態は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
【課題を解決するための手段】
【００１２】
本発明の一形態は、第１トランジスタと、第２トランジスタと、第１容量素子と、第２容量素子と、導電体と、配線と、を有する記憶装置である。導電体は、第１トランジスタのソースまたはドレインの一方としての機能を有する。導電体は、第１容量素子の第１電極としての機能を有する。第１容量素子の第２電極は、配線に電気的に接続される。第２容量素子の第１電極は、導電体に電気的に接続される。第２容量素子の第２電極は、配線に電気的に接続される。第２トランジスタのゲートは、導電体に電気的に接続される。第１トランジスタはチャネル形成領域に酸化物半導体を有する。第２トランジスタはチャネル形成領域にシリコンを有する。第２容量素子と第１容量素子とは、互いに重なる領域を有する。
【００１３】
上記形態において、第２容量素子の誘電体の膜厚は、第１容量素子の誘電体の膜厚よりも大きいことが好ましい。
【００１４】
本発明の一形態は、第１トランジスタと、第２トランジスタと、第３トランジスタと、第１容量素子と、第２容量素子と、導電体と、第１乃至第３配線と、を有する記憶装置である。導電体は、第１トランジスタのソースまたはドレインの一方としての機能を有する。導電体は、第１容量素子の第１電極としての機能を有する。第１容量素子の第２電極は、第１配線に電気的に接続される。第２容量素子の第１電極は、導電体に電気的に接続される。第２容量素子の第２電極は、第１配線に電気的に接続される。第２トランジスタのゲートは、導電体に電気的に接続される。第２トランジスタのソースまたはドレインの一方は、第３トランジスタを介して、第２配線に電気的に接続される。第２トランジスタのソースまたはドレインの他方は、第３配線に電気的に接続される。第１トランジスタはチャネル形成領域に酸化物半導体を有する。第２トランジスタはチャネル形成領域にシリコンを有する。第３トランジスタはチャネル形成領域にシリコンを有する。第２容量素子と第１容量素子とは、互いに重なる領域を有する。
【００１５】
上記形態において、第２容量素子の誘電体の膜厚は、第１容量素子の誘電体の膜厚よりも大きいことが好ましい。
【００１６】
本発明の一形態は、上記形態に記載の記憶装置を複数有し、分離領域を有する半導体ウエハである。
【００１７】
本発明の一形態は、上記形態に記載の記憶装置と、バッテリと、を有する電子機器である。
【発明の効果】
【００１８】
本発明の一形態により、高集積化されたメモリセルを提供することができる。また、本発明の一形態により、大容量のデータを記憶する記憶装置を提供することができる。また、本発明の一形態により、消費電力の小さい記憶装置を提供することができる。また、本発明の一形態により、新規な半導体装置を提供することができる。
【００１９】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一形態は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２０】
【図１】メモリセルの構成例を示す回路図。
【図２】メモリセルの動作例を示すタイミングチャート。
【図３】メモリセルの構成例を示す上面図。
【図４】メモリセルの構成例を示す上面図。
【図５】メモリセルの構成例を示す上面図。
【図６】メモリセルの構成例を示す断面図。
【図７】トランジスタＴｒ１およびＴｒ２の構成例を示す上面図および断面図。
【図８】トランジスタＯＳ１の構成例を示す上面図および断面図。
【図９】ＩｎＭＺｎＯ４の結晶を説明する図。
【図１０】記憶装置の構成例を示すブロック図。
【図１１】メモリセルの構成例を示す回路図。
【図１２】メモリセルの構成例を示す回路図。
【図１３】トランジスタＴｒ１およびＴｒ２の構成例を示す上面図及び断面図。
【図１４】トランジスタＯＳ１の構成例を示す上面図および断面図。
【図１５】トランジスタＯＳ１の構成例を示す上面図および断面図。
【図１６】ＣＰＵの構成例を示すブロック図。
【図１７】ＲＦＩＣの構成例を示すブロック図。
【図１８】半導体ウエハの上面図。
【図１９】半導体装置の作製工程を示すフローチャート図及び斜視図。
【図２０】電子機器の例を示す斜視図。
【図２１】メモリセルの構成例を示す断面図。
【図２２】メモリセルの構成例を示す断面図。
【図２３】記憶容量のメモリセル面積依存性を示すグラフ。
【図２４】保持時間のメモリセル面積依存性を示すグラフ。
【発明を実施するための形態】
【００２１】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２２】
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
【００２３】
なお、本明細書中において、高電源電圧をＨレベル（又はＶＤＤ）、低電源電圧をＬレベル（又はＧＮＤ）と呼ぶ場合がある。
【００２４】
また、本明細書は、以下の実施の形態及び実施例を適宜組み合わせることが可能である。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
【００２５】
（実施の形態１）
【００２６】
本実施の形態では、本発明の一形態であるメモリセルと、そのメモリセルを用いた記憶装置について説明を行う。
【００２７】
〈〈メモリセルの構成例〉〉
〈メモリセル１０ａ〉
図１（Ａ）は、メモリセル１０ａの構成例を示す回路図である。メモリセル１０ａは、トランジスタＯＳ１と、トランジスタＴｒ１と、トランジスタＴｒ２と、容量素子Ｃｓ１と、容量素子Ｃｓ２と、を有する。また、メモリセル１０ａは、配線ＢＬ、配線ＳＬ、配線ＷＷＬ、配線ＲＷＬ、配線ＷＣＬおよび配線ＢＧに電気的に接続されている。
【００２８】
トランジスタＯＳ１は第１ゲート及び第２ゲートを有する。第１ゲートと第２ゲートとは、チャネル形成領域を間に介して、互いに重なる領域を有する。なお、第１ゲートをゲートまたはフロントゲートと呼び、第２ゲートをバックゲートと呼ぶ場合がある。
【００２９】
トランジスタＯＳ１の第１ゲートは配線ＷＷＬに電気的に接続される。トランジスタＯＳ１の第２ゲートは配線ＢＧに電気的に接続される。トランジスタＯＳ１のソースまたはドレインの一方は、トランジスタＴｒ１のゲートに電気的に接続される。トランジスタＯＳ１のソースまたはドレインの他方は配線ＢＬに電気的に接続される。
【００３０】
トランジスタＴｒ１のソースまたはドレインの一方は、トランジスタＴｒ２を介して、配線ＳＬに電気的に接続される。トランジスタＴｒ１のソースまたはドレインの他方は配線ＢＬに電気的に接続される。
【００３１】
容量素子Ｃｓ１の第１電極はトランジスタＴｒ１のゲートに電気的に接続され、容量素子Ｃｓ１の第２電極は配線ＷＣＬに電気的に接続される。容量素子Ｃｓ２の第１電極はトランジスタＴｒ１のゲートに電気的に接続され、容量素子Ｃｓ２の第２電極は配線ＷＣＬに電気的に接続される。容量素子Ｃｓ１と容量素子Ｃｓ２とは、並列に接続された容量素子とみなすことができる。
【００３２】
トランジスタＯＳ１のソースまたはドレインの一方およびトランジスタＴｒ１のゲートとの結節点をノードＦＮと呼称する。
【００３３】
配線ＢＬはビット線であり、メモリセル１０ａに記憶されるデータが与えられる。
【００３４】
配線ＳＬは電源線であり、一定の電位が与えられる。
【００３５】
配線ＷＷＬはワード線であり、メモリセル１０ａにデータを書き込む際に、Ｈレベルの電位が与えられる。
【００３６】
配線ＲＷＬはワード線であり、メモリセル１０ａに書き込まれたデータを読み出す際に、Ｌレベルの電位が与えられる。
【００３７】
配線ＷＣＬは一定の電位（ＧＮＤ）が与えられる。
【００３８】
トランジスタＴｒ１およびトランジスタＴｒ２はｐチャネル型トランジスタを用いることが好ましい。また、トランジスタＴｒ１およびトランジスタＴｒ２はオン電流が大きいトランジスタを用いることが好ましい。オン電流が大きいトランジスタとして、例えば、チャネル形成領域にシリコン（Ｓｉ）を用いたトランジスタ（Ｓｉトランジスタ）が好ましい。
【００３９】
トランジスタＯＳ１は、非導通状態においてソースとドレインとの間を流れる電流（オフ電流）が小さいトランジスタが用いられることが好適である。ここでは、オフ電流が小さいとは、ソースとドレインとの間の電圧を１．８Ｖとし、チャネル幅１μｍあたりの規格化されたオフ電流が、室温において１×１０−２０Ａ以下、８５℃において１×１０−１８Ａ以下、又は１２５℃において１×１０−１６Ａ以下、であることをいう。このようにオフ電流が低いトランジスタとしては、ＯＳトランジスタが挙げられる。
【００４０】
メモリセル１０ａにおいて、ノードＦＮは配線ＢＬおよびトランジスタＯＳ１を介して電荷（データ）が書き込まれる。ノードＦＮに電荷が書き込まれた後に、トランジスタＯＳ１をオフにすることで、メモリセル１０ａはノードＦＮに電荷を保持することができる。
【００４１】
トランジスタＯＳ１のオフ電流は極めて小さいため、メモリセル１０ａは長時間データを保持することができる。また、メモリセル１０ａはトランジスタＯＳ１をオンするだけでデータを書き込むことができるので、例えば、書込みに高電圧の必要なフラッシュメモリと比べて、小さい電力でデータを書き込むことができる。すなわちメモリセル１０ａを用いた記憶装置は消費電力を小さくすることができる。
【００４２】
〈メモリセル１０ｂ〉
メモリセル１０ａは、トランジスタＴｒ２をトランジスタＴｒ１のソースまたはドレインの他方と配線ＢＬとの間に設けることができる。その場合の回路図を図１（Ｂ）に示す。図１（Ｂ）に示すメモリセル１０ｂの各構成要素の詳細は、メモリセル１０ａの記載を参照すればよい。
【００４３】
〈〈メモリセルの動作例〉〉
次に、メモリセル１０ａの書き込み動作と読み出し動作について、図２を用いて説明を行う。以下の説明はノードＦＮが１ビットのデータを保持する場合について説明を行う。なお、以下の説明はメモリセル１０ｂに対してもそのまま適用することができる。
【００４４】
図２は、メモリセル１０ａの動作例を示すタイミングチャートである。上から順に、配線ＷＷＬ、配線ＲＷＬ、配線ＷＣＬ、配線ＢＬ、配線ＳＬ、ノードＦＮ、配線ＢＧに与えられる電位をそれぞれ表している。また、図２のタイミングチャートは、期間Ｐ１乃至Ｐ５に分割されている。
【００４５】
期間Ｐ１、Ｐ３、Ｐ５はメモリセル１０ａのスタンバイ期間を表す。期間Ｐ２はメモリセル１０ａの書き込み期間を表す。期間Ｐ４はメモリセル１０ａの読み出し期間を表す。
【００４６】
なお、期間Ｐ１乃至Ｐ５において、配線ＷＣＬは、常にＧＮＤが与えられている。ＧＮＤは、低電源電位または接地電位であることが好ましい。
【００４７】
また、期間Ｐ１乃至Ｐ５において、配線ＳＬは常に電位Ｖ３が与えられ、配線ＢＧは常に電位ＶＢＧが与えられている。電位ＶＢＧは負電位であることが好ましい。電位ＶＢＧに負電位を与えることで、トランジスタＯＳ１をノーマリ・オフにすることができる。なお、ここで言うノーマリ・オフとは、配線ＷＷＬにＧＮＤを与えたとき、トランジスタＯＳに流れるチャネル幅１μｍあたりの電流が室温において１×１０−２０Ａ以下、８５℃において１×１０−１８Ａ以下、又は１２５℃において１×１０−１６Ａ以下であることをいう。
【００４８】
以下、それぞれの期間の動作について順を追って説明を行う。
【００４９】
〈期間Ｐ１〉
まず、期間Ｐ１において、配線ＷＷＬおよび配線ＢＬはＧＮＤが与えられ、配線ＲＷＬは電位Ｖ２が与えられている。このとき、トランジスタＴｒ２はオフになり、配線ＢＬと配線ＳＬとの間に電流は流れない。トランジスタＴｒ２をオフにするために、電位Ｖ２と電位Ｖ３の差（Ｖ２−Ｖ３）は、トランジスタＴｒ２のしきい値電圧よりも大きいことが好ましい。
【００５０】
〈期間Ｐ２〉
次に、期間Ｐ２において、配線ＷＷＬに電位Ｖ１を与え、配線ＢＬに電位Ｖ２（データ「１」）、またはＧＮＤ（データ「０」）を与える。電位Ｖ１は、電位Ｖ２にトランジスタＯＳ１のしきい値電圧を足し合わせた値よりも、大きいことが好ましい。このとき、トランジスタＯＳ１はオンになり、配線ＢＬに与えられたデータはノードＦＮに書き込まれる。
【００５１】
〈期間Ｐ３〉
次に、期間Ｐ３において、配線ＷＷＬ及び配線ＢＬにＧＮＤを与える。このとき、トランジスタＯＳ１はオフになり、ノードＦＮに書き込まれたデータは保持される。
【００５２】
〈期間Ｐ４〉
次に、期間Ｐ４において、配線ＢＬを電気的に浮遊状態にし、配線ＲＷＬにＧＮＤを与える。このとき、トランジスタＴｒ２がオンになる。
【００５３】
もし、ノードＦＮに「１」が書き込まれている場合は、トランジスタＴｒ１はオフであるため、配線ＳＬと配線ＢＬの間に電流は流れず、配線ＢＬはＧＮＤを維持する。なお、トランジスタＴｒ１をオフにするために、電位Ｖ２と電位Ｖ３の差（Ｖ２−Ｖ３）は、トランジスタＴｒ１のしきい値電圧よりも大きいことが好ましい。
【００５４】
もし、ノードＦＮに「０」が書き込まれている場合は、トランジスタＴｒ１はオンであるため、配線ＳＬと配線ＢＬは導通状態になり、配線ＢＬは電位Ｖ３になるまで（配線ＢＬと配線ＳＬが等電位になるまで）充電される。なお、トランジスタＴｒ１をオンにするために、ＧＮＤと電位Ｖ３の差（−Ｖ３）はトランジスタＴｒ１のしきい値電圧よりも小さいことが好ましい。また、トランジスタＴｒ２をオンにするために、ＧＮＤと電位Ｖ３の差（−Ｖ３）はトランジスタＴｒ２のしきい値電圧よりも小さいことが好ましい。
【００５５】
期間Ｐ４において、配線ＢＬの電位を読み出すことで、ノードＦＮに書き込まれたデータを判定することが可能になる。
【００５６】
〈期間Ｐ５〉
次に、期間Ｐ５において、配線ＲＷＬに電位Ｖ２を与え、配線ＢＬにＧＮＤを与え、ノードＦＮのデータを保持する。
【００５７】
以上、期間Ｐ１乃至Ｐ５に示した動作により、メモリセル１０ａのデータの読み出しと書き込みが可能になる。
【００５８】
〈〈メモリセルの上面図〉〉
次に、メモリセル１０ａの上面図について、図３乃至図５を用いて説明を行う。
【００５９】
メモリセル１０ａの上面図について、下層から順を追って説明を行う。図３（Ａ）は、基板に形成されたトランジスタＴｒ１とトランジスタＴｒ２の上面図を示している。図３（Ａ）において、半導体ＳＥＭ１は、トランジスタＴｒ１及びＴｒ２の活性層領域としての機能を有し、導電体Ｇ１１はトランジスタＴｒ１のゲート電極としての機能を有し、導電体Ｇ１２はトランジスタＴｒ２のゲート電極としての機能を有する。
【００６０】
図３（Ａ）において、ｌｘはメモリセル１０ａのｘ方向（横方向）の長さを表し、ｌｙはメモリセル１０ａのｙ方向（縦方向）の長さを表している。ｌｘとｌｙの積は、メモリセル１０ａの面積を表している。
【００６１】
図３（Ｂ）は、図３（Ａ）の上面図に導電体Ｍ１１、導電体Ｍ１２、導電体Ｍ１３および導電体Ｍ１４を追加した場合の上面図である。導電体Ｍ１１は配線ＢＬとしての機能を有し、導電体Ｍ１２は配線ＳＬとしての機能を有する。
【００６２】
図３（Ａ）、（Ｂ）において、導電体Ｇ１１と導電体Ｍ１３はプラグＶ１１を介して電気的に接続されている。半導体ＳＥＭ１と導電体Ｍ１１はプラグＶ１２を介して電気的に接続されている。半導体ＳＥＭ１と導電体Ｍ１２はプラグＶ１３を介して電気的に接続されている。導電体Ｇ１２と導電体Ｍ１４はプラグＶ１４を介して、電気的に接続されている。
【００６３】
図３（Ｃ）は、図３（Ｂ）の上面図に、導電体Ｍ２１、導電体Ｍ２２、導電体Ｍ２３および導電体Ｍ２４を追加した場合の上面図である。導電体Ｍ２４は配線ＲＷＬとしての機能を有する。
【００６４】
図３（Ｂ）、（Ｃ）において、導電体Ｍ１１と導電体Ｍ２１はプラグＶ２１を介して電気的に接続されている。導電体Ｍ１３と導電体Ｍ２３はプラグＶ２２を介して電気的に接続されている。導電体Ｍ１４と導電体Ｍ２４はプラグＶ２３を介して、電気的に接続されている。
【００６５】
図３（Ｄ）は、図３（Ｃ）の上面図に、半導体ＳＥＭ２を追加した場合の上面図である。半導体ＳＥＭ２は、トランジスタＯＳ１の半導体領域としての機能を有する。
【００６６】
図４（Ａ）は、図３（Ｄ）の上面図に、導電体Ｓ２１および導電体Ｓ２２を追加した場合の上面図である。導電体Ｓ２２はトランジスタＯＳ１のソースまたはドレインの一方としての機能を有し、導電体Ｓ２１はトランジスタＯＳ１のソースまたはドレインの他方としての機能を有する。
【００６７】
図４（Ｂ）は、図４（Ａ）の上面図に、導電体Ｇ２１および導電体Ｇ２２を追加した場合の上面図である。導電体Ｇ２１はトランジスタＯＳ１のゲートとしての機能を有する。
【００６８】
図４（Ｃ）は、図４（Ｂ）の上面図におけるトランジスタＯＳ１と容量素子Ｃｓ１の位置を太い破線で示している。
【００６９】
図４（Ｄ）は、図４（Ｂ）の上面図に、導電体Ｍ３１、導電体Ｍ３２、導電体Ｍ３３および導電体Ｍ３４を追加した場合の上面図である。導電体Ｍ３２は配線ＷＷＬとしての機能を有し、導電体Ｍ３４は配線ＷＣＬとしての機能を有する。
【００７０】
図４（Ｂ）、（Ｄ）において、導電体Ｍ２１と導電体Ｍ３１はプラグＶ４１を介して電気的に接続されている。導電体Ｓ２１と導電体Ｍ３１はプラグＶ４２を介して電気的に接続されている。導電体Ｇ２１と導電体Ｍ３２はプラグＶ４３を介して電気的に接続されている。導電体Ｓ２２と導電体Ｍ３３はプラグＶ４４を介して電気的に接続されている。導電体Ｍ２３と導電体Ｍ３３はプラグＶ４５を介して電気的に接続されている。導電体Ｇ２２と導電体Ｍ３４はプラグＶ４６を介して電気的に接続されている。
【００７１】
図５（Ａ）は、図４（Ｄ）の上面図に、導電体ＣＥ１、導電体ＣＥ２を追加した場合の上面図である。導電体ＣＥ１は容量素子Ｃｓ２の第１電極としての機能を有し、導電体ＣＥ２は容量素子Ｃｓ２の第２電極としての機能を有する。
【００７２】
図５（Ｂ）は、図５（Ａ）における容量素子Ｃｓ２の位置を太い破線で示している。容量素子Ｃｓ２は、先に示した容量素子Ｃｓ１と重なる領域を有することが好ましい。こうすることで、メモリセル１０ａの記憶容量を維持したまま、メモリセル１０ａの面積を小さくすることができる。
【００７３】
図５（Ｃ）は、図５（Ａ）の上面図に、導電体Ｍ４１および導電体Ｍ４２を追加した場合の上面図である。
【００７４】
図５（Ａ）、（Ｃ）において、導電体Ｍ３３と導電体Ｍ４１はプラグＶ５１を介して電気的に接続されている。導電体ＣＥ１と導電体Ｍ４１はプラグＶ５２を介して電気的に接続されている。導電体ＣＥ２と導電体Ｍ４２はプラグＶ５３を介して電気的に接続されている。導電体Ｍ３４と導電体Ｍ４２はプラグＶ５４を介して電気的に接続されている。
【００７５】
〈〈メモリセルの断面図〉〉
次に、メモリセル１０ａの断面図について、図６を用いて説明を行う。図６は、図５（Ｃ）の一点鎖線Ｙ１‐Ｙ２における断面図を示している。
【００７６】
図６に示すメモリセル１０ａは、下から順に、層Ｌ１と、層Ｌ２と、層Ｌ３と、層Ｌ４と、層Ｌ５を有する。
【００７７】
層Ｌ１は、基板１１と、素子分離層１２と、半導体ＳＥＭ１と、絶縁体３４ａと、導電体Ｇ１１と、側壁絶縁層１４と、側壁絶縁層１５と、プラグＶ１１とを有する。
【００７８】
図中にはトランジスタＴｒ１に相当する箇所が破線で示してある。トランジスタＴｒ１の詳細については後述する。
【００７９】
層Ｌ２は、絶縁体１３と、絶縁体２４と、導電体Ｍ１３と、プラグＶ２２を有する。
【００８０】
層Ｌ３は、絶縁体１６と、絶縁体２５と、導電体Ｍ２２と、導電体Ｍ２３と、導電体Ｍ２４と、絶縁体１７と、絶縁体１８と、絶縁体１９と、酸化物半導体４１と、酸化物半導体４２と、酸化物半導体４３と、絶縁体２０と、絶縁体２１と、導電体Ｓ２１と、導電体Ｓ２２と、導電体Ｇ２１と、導電体Ｇ２２と、プラグＶ４２と、絶縁体２２と、を有する。導電体Ｍ２４は配線ＲＷＬとしての機能を有する。
【００８１】
図中にはトランジスタＯＳ１と容量素子Ｃｓ１に相当する箇所が破線で示してある。導電体Ｇ２１はトランジスタＯＳ１のゲートとしての機能を有する。導電体Ｓ２２はトランジスタＯＳ１のソースまたはドレインの一方としての機能を有し、導電体Ｓ２１はトランジスタＯＳ１のソースまたはドレインの他方としての機能を有する。また、導電体Ｓ２２は容量素子Ｃｓ１の第１電極としての機能を有する。導電体Ｇ２２は容量素子Ｃｓ１の第２電極としての機能を有する。絶縁体２０は容量素子Ｃｓ１の誘電体としての機能を有する。また、絶縁体２０はトランジスタＯＳ１のゲート絶縁体としての機能も有する。なお、トランジスタＯＳ１の詳細については後述する。
【００８２】
層Ｌ４は、導電体Ｍ３１と、導電体Ｍ３２と、導電体Ｍ３４と、を有する。導電体Ｍ３２は配線ＷＷＬとしての機能を有し、導電体Ｍ３４は配線ＷＣＬとしての機能を有する。
【００８３】
層Ｌ５は、導電体ＣＥ１と、絶縁体２３と、導電体ＣＥ２と、プラグＶ５３と、導電体Ｍ４２とを有する。導電体ＣＥ１は容量素子Ｃｓ２の第１電極としての機能を有し、導電体ＣＥ２は容量素子Ｃｓ２の第２電極としての機能を有する。絶縁体２３は容量素子Ｃｓ２の誘電体としての機能を有する。図中には容量素子Ｃｓ２に相当する箇所が破線で示してある。
【００８４】
メモリセル１０ａにおいて、容量素子Ｃｓ１はトランジスタＯＳ１と同じ層に設けられている。そのため、メモリセル１０ａの製造工程において、トランジスタＯＳ１のソースおよびドレインと容量素子Ｃｓ１の第１電極とは、同時に形成される。また、トランジスタＯＳ１のゲート絶縁体と容量素子Ｃｓ１の誘電体とは、同時に形成される。また、トランジスタＯＳ１のゲートと容量素子Ｃｓ１の第２電極とは、同時に形成される。
【００８５】
メモリセル１０ａにおいて、容量素子Ｃｓ２は容量素子Ｃｓ１の上層に形成されている。また、容量素子Ｃｓ１と容量素子Ｃｓ２とは、互いに重なる領域を有する。
【００８６】
例えば、メモリセル１０ａの容量素子が容量素子Ｃｓ１のみで構成されている場合、メモリセル１０ａの面積のうち、トランジスタＯＳ１がある程度の面積を占有してしまうと、容量素子Ｃｓ１に充分な面積を割り当てることができない。
【００８７】
例えば、メモリセル１０ａの容量素子が容量素子Ｃｓ２のみで構成されている場合、容量素子Ｃｓ２は、トランジスタＯＳ１に影響されずに面積を広くとることができるが、メモリセル１０ａの集積化が進み、メモリセル１０ａのサイズが小さくなると、容量素子Ｃｓ２に充分な面積を割り当てることができなくなる。
【００８８】
図６に示す構成は、メモリセル１０ａのサイズが小さくなっても、容量素子Ｃｓ２の不足分を容量素子Ｃｓ１が補うことができるので好ましい。
【００８９】
また、容量素子Ｃｓ１の誘電体（絶縁体２０）の膜厚は、容量素子Ｃｓ２の誘電体（絶縁体２３）の膜厚よりも薄くすることが好ましい。絶縁体２０はトランジスタＯＳ１のゲート絶縁体も兼ねているので、絶縁体２０を厚くしすぎるとトランジスタＯＳ１が動作しなくなる。また、容量素子Ｃｓ２は面積が広いので、絶縁体２３を薄くしすぎると絶縁体２３を流れるリーク電流が増大し、容量素子Ｃｓ２は電荷を保持することができなくなる。
【００９０】
基板１１としては、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムからなる化合物半導体基板や、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。また、基板１１として、例えば、ガラス基板、石英基板、プラスチック基板、金属基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルム、などを用いてもよい。また、ある基板を用いて半導体素子を形成し、その後、別の基板に半導体素子を転置してもよい。
【００９１】
また、基板１１として、可とう性基板を用いてもよい。可とう性基板である基板１１としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリル、ポリテトラフルオロエチレン（ＰＴＦＥ）などがある。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１１に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
【００９２】
図６では、一例として、基板１１に単結晶シリコンウェハを用いた例を示している。
【００９３】
トランジスタＴｒ１は基板１１上に設けられ、素子分離層１２によって隣接する他のトランジスタと分離されている。素子分離層１２として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン等を用いることができる。なお、本明細書において、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいい、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。
【００９４】
導電体Ｍ１３、Ｍ３１、Ｍ３２、Ｍ３４、ＣＥ１、ＣＥ２、Ｍ４２、および、プラグＶ１１、Ｖ４２、Ｖ５３として、銅、タングステン、モリブデン、金、アルミニウム、マンガン、チタン、タンタル、ニッケル、クロム、鉛、錫、鉄、コバルト、ルテニウム、白金、イリジウム、ストロンチウムの低抵抗材料からなる単体、合金、またはこれらを主成分とする化合物を含む導電体の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗材料を用いることが好ましい。
【００９５】
上記導電体または上記プラグに銅を用いた場合、絶縁体１３、２４は、銅の拡散を抑制する絶縁体を用いることが好ましい。例えば、銅の拡散を抑制する絶縁体の一例として、窒化シリコンを用いることができる。また、酸化アルミニウムなどの金属酸化物を用いてもよい。
【００９６】
導電体Ｍ２３、Ｍ２４およびプラグＶ２２に関する詳細は、後述する導電体Ｍ２２の記載を参照すればよい。
【００９７】
基板１１、トランジスタＴｒ１または容量素子Ｃｓ２から発生する水素が、トランジスタＯＳ１が有する酸化物半導体に侵入すると、トランジスタＯＳ１の特性を低下させる場合がある。従って、絶縁体１６、絶縁体２５および絶縁体２２には、水素に対するバリア性を有する絶縁体を用いることが好ましい。上記絶縁体の一例として、ＣＶＤ法で形成した窒化シリコンが挙げられる。
【００９８】
水素に対するバリア性を有する絶縁体の一例として、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物が挙げられる。特に、酸化アルミニウムは水素に対する遮断効果が高い。また、酸化アルミニウムは酸素に対する遮蔽効果も高い。そのため、トランジスタＯＳ１を構成する酸化物半導体からの酸素の放出を抑制することができる。
【００９９】
導電体Ｍ２２、Ｍ２３、Ｍ２４およびプラグＶ２２の側面および底面は、水素に対するバリア性を有する導電体が設けられることが好ましい。水素に対するバリア性を有する導電体として、例えば、窒化タンタルが挙げられる。上述のように水素に対するバリア性を有する導電体を設けることで、導電体またはプラグを介して、トランジスタＯＳ１に侵入する水素を防ぐことができる。
【０１００】
例えば、絶縁体１６は原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で成膜することが好ましい。これにより、絶縁体１６を良好な被覆性で成膜し、クラックやピンホールなどが形成されることを抑制することができる。また、例えば、絶縁体２５をスパッタリング法で成膜することが好ましい。これにより、絶縁体１６より速い成膜速度で成膜でき、絶縁体１６より生産性よく膜厚を大きくすることができる。このような絶縁体１６と絶縁体２５の積層にすることで、水素などの不純物に対するバリア性を向上させることができる。なお、絶縁体２５は、絶縁体１６の下に設ける構成としてもよい。また、絶縁体１６が不純物に対して十分なバリア性を持つ場合、絶縁体２５を設けない構成としてもよい。
【０１０１】
図６において、符号及びハッチングパターンが与えられていない領域は、絶縁体で構成されている。上記絶縁体には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上の材料を含む絶縁体を用いることができる。また、当該領域には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。
【０１０２】
〈〈トランジスタＴｒ１、トランジスタＴｒ２〉〉
次に、図７（Ａ）乃至（Ｃ）を用いてトランジスタＴｒ１およびトランジスタＴｒ２の詳細について説明を行う。
【０１０３】
図７（Ａ）は、トランジスタＴｒ１およびトランジスタＴｒ２の上面図（図３（Ａ）の上面図と同じ）を示している。図７（Ｂ）は図７（Ａ）の一点鎖線Ｘ１‐Ｘ２における断面図を示し、図７（Ｃ）は図７（Ａ）の一点鎖線Ｙ１‐Ｙ２における断面図を示している。なお、一点鎖線Ｘ１‐Ｘ２をトランジスタＴｒ１、Ｔｒ２のチャネル長方向、一点鎖線Ｙ１‐Ｙ２をトランジスタＴｒ１のチャネル幅方向と呼ぶ場合がある。
【０１０４】
図７（Ｂ）において、トランジスタＴｒ１、Ｔｒ２は、低濃度不純物領域３２ａ乃至３２ｄと、高濃度不純物領域３１ａ乃至３１ｃ、該高濃度不純物領域に接して設けられた導電性領域３３ａ乃至３３ｃ、トランジスタＴｒ１のゲート絶縁体としての機能を有する絶縁体３４ａと、トランジスタＴｒ２のゲート絶縁体としての機能を有する絶縁体３４ｂと、トランジスタＴｒ１のゲート電極としての機能を有する導電体Ｇ１１と、トランジスタＴｒ２のゲート電極としての機能を有する導電体Ｇ１２と、導電体Ｇ１１の側壁に設けられた側壁絶縁層１４ａ、１５ａと、導電体Ｇ１２の側壁に設けられた側壁絶縁層１４ｂ、１５ｂと、を有する。なお、導電性領域３３ａ乃至３３ｃには、金属シリサイド等を用いてもよい。
【０１０５】
プラグＶ１２およびプラグＶ１３の詳細は上述したプラグＶ１１の記載を参照すればよい。
【０１０６】
〈〈トランジスタＯＳ１〉〉
次に、図８（Ａ）乃至（Ｃ）を用いてトランジスタＯＳ１の詳細について説明を行う。
【０１０７】
図８（Ａ）は、図４（Ｃ）に示すメモリセル１０ａの上面図のうち、トランジスタＯＳ１とその周辺を示している。図８（Ｂ）は図８（Ａ）の一点鎖線Ｙ１‐Ｙ２における断面図を示し、図８（Ｃ）は図８（Ａ）の一点鎖線Ｘ１‐Ｘ２における断面図を示している。なお、一点鎖線Ｙ１‐Ｙ２をトランジスタＯＳ１のチャネル長方向、一点鎖線Ｘ１‐Ｘ２をトランジスタＯＳ１のチャネル幅方向と呼ぶ場合がある。
【０１０８】
トランジスタＯＳ１は、ゲート（第１ゲート）として機能する導電体Ｇ２１と、ゲート絶縁体（第１ゲート絶縁体）として機能する絶縁体２０と、第２ゲートとして機能する導電体Ｍ２２（導電体Ｍ２２ａ、導電体Ｍ２２ｂ）と、第２ゲート絶縁体として機能する絶縁体１７、絶縁体１８および絶縁体１９と、酸化物半導体４０（酸化物半導体４１、酸化物半導体４２および酸化物半導体４３）と、ソースまたはドレインの一方として機能する導電体Ｓ２２と、ソースまたはドレインの他方として機能する導電体Ｓ２１と、導電体Ｇ２１を保護する絶縁体２１と、過剰酸素を有する（化学量論的組成よりも過剰に酸素を含む）絶縁体２６と、を有する。
【０１０９】
導電体Ｇ２１と導電体Ｍ２２は、開口部４４を介して、接続されている（図８（Ｃ））。
【０１１０】
また、酸化物半導体４０は、酸化物半導体４１と、酸化物半導体４１上の酸化物半導体４２と、酸化物半導体４２上の酸化物半導体４３と、を有する。なお、トランジスタＯＳ１をオンさせると、主として酸化物半導体４２に電流が流れることから、酸化物半導体４２はチャネル形成領域としての機能を有する。一方、酸化物半導体４１および酸化物半導体４３は、酸化物半導体４２との界面近傍（混合領域となっている場合もある）は電流が流れる場合があるものの、そのほかの領域は絶縁体として機能する場合がある。
【０１１１】
酸化物半導体４１、４２は、図３（Ｄ）の上面図における半導体ＳＥＭ２に相当する。
【０１１２】
〈酸化物半導体〉
次に酸化物半導体４０に、用いることが可能な酸化物半導体について説明する。
【０１１３】
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０１１４】
ここでは、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有するＩｎＭＺｎＯである場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０１１５】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０１１６】
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０１１７】
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０１１８】
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０１１９】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０１２０】
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０１２１】
次に、図９（Ａ）、図９（Ｂ）、および図９（Ｃ）を用いて、酸化物半導体が有するインジウム、元素Ｍおよび亜鉛の原子数比の好ましい範囲について説明する。なお、図９（Ａ）、図９（Ｂ）、および図９（Ｃ）には、酸素の原子数比については記載しない。また、酸化物半導体が有するインジウム、元素Ｍ、および亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
【０１２２】
図９（Ａ）、図９（Ｂ）、および図９（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
【０１２３】
一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラインを表す。
【０１２４】
二点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋γ）：２：（１−γ）の原子数比（−１≦γ≦１）となるラインを表す。また、図９（Ａ）、図９（Ｂ）、および図９（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比、およびその近傍値の酸化物半導体は、スピネル型の結晶構造をとりやすい。
【０１２５】
酸化物半導体中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
【０１２６】
図９（Ａ）に示す領域Ａは、酸化物半導体が有する、インジウム、元素Ｍ、および亜鉛の原子数比の好ましい範囲の一例について示している。
【０１２７】
酸化物半導体は、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍおよび亜鉛を有する酸化物半導体では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるためである。従って、インジウムの含有率が高い酸化物半導体はインジウムの含有率が低い酸化物半導体と比較してキャリア移動度が高くなる。
【０１２８】
一方、酸化物半導体中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である場合（例えば図９（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
【０１２９】
従って、本発明の一形態の酸化物半導体は、キャリア移動度が高く、かつ、結晶粒界が少ない層状構造となりやすい、図９（Ａ）の領域Ａで示される原子数比を有することが好ましい。
【０１３０】
特に、図９（Ｂ）に示す領域Ｂでは、領域Ａの中でも、ＣＡＡＣ−ＯＳとなりやすく、キャリア移動度も高い優れた酸化物半導体が得られる。
【０１３１】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
【０１３２】
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。
【０１３３】
なお、酸化物半導体が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、酸化物半導体の性質が異なる場合がある。例えば、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、酸化物半導体が特定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
【０１３４】
再び、図８（Ｂ）、（Ｃ）に示すトランジスタＯＳ１に話を戻す。
【０１３５】
酸化物半導体４１、酸化物半導体４３は、酸化物半導体４２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体４２の伝導帯下端のエネルギー準位と、酸化物半導体４１、酸化物半導体４３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物半導体４１、酸化物半導体４３の電子親和力と、酸化物半導体４２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
【０１３６】
酸化物半導体４２において、エネルギーギャップは２ｅＶ以上が好ましく、２．５ｅＶ以上３．０ｅＶ以下がより好ましい。また、酸化物半導体４１および酸化物半導体４３において、エネルギーギャップは２ｅＶ以上が好ましく、２．５ｅＶ以上がより好ましく、２．７ｅＶ以上３．５ｅＶ以下がさらに好ましい。また、酸化物半導体４１および酸化物半導体４３のエネルギーギャップは、酸化物半導体４２のエネルギーギャップよりも大きいことが好ましい。例えば、酸化物半導体４１および酸化物半導体４３のエネルギーギャップは、酸化物半導体４２のエネルギーギャップと比べて、０．１５ｅＶ以上、または０．５ｅＶ以上、または１．０ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
【０１３７】
酸化物半導体のキャリア密度を低くすることで、トランジスタのしきい値電圧のマイナスシフトを抑制し、またはトランジスタのオフ電流を低くすることができるため好ましい。
【０１３８】
酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
【０１３９】
例えば、酸化物半導体４１および酸化物半導体４３のキャリア密度は、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
【０１４０】
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体のバンドギャップをより小さくするとよい。
【０１４１】
酸化物半導体４２のキャリア密度は、酸化物半導体４１および酸化物半導体４３と比較して高いことが好ましい。酸化物半導体４２のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
【０１４２】
酸化物半導体４１と酸化物半導体４２との界面、または酸化物半導体４２と酸化物半導体４３との界面において形成される混合層の欠陥準位密度を低くすることが好ましい。
【０１４３】
具体的には、酸化物半導体４１と酸化物半導体４２、酸化物半導体４２と酸化物半導体４３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物半導体４２がＩｎ−Ｇａ−Ｚｎ酸化物半導体の場合、酸化物半導体４１、酸化物半導体４３として、Ｉｎ−Ｇａ−Ｚｎ酸化物半導体、Ｇａ−Ｚｎ酸化物半導体、酸化ガリウムなどを用いるとよい。
【０１４４】
このとき、キャリアの主たる経路は酸化物半導体４２となる。酸化物半導体４１と酸化物半導体４２との界面、および酸化物半導体４２と酸化物半導体４３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
【０１４５】
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのＶｔｈはプラス方向にシフトしてしまう。酸化物半導体４１、酸化物半導体４３を設けることにより、トラップ準位を酸化物半導体４２より遠ざけることができる。当該構成とすることで、トランジスタのＶｔｈがプラス方向にシフトすることを防止することができる。
【０１４６】
酸化物半導体４１、酸化物半導体４３は、酸化物半導体４２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物半導体４２、酸化物半導体４２と酸化物半導体４１との界面、および酸化物半導体４２と酸化物半導体４３との界面が、主にチャネル領域として機能する。例えば、酸化物半導体４１、酸化物半導体４３には、図９（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物半導体を用いればよい。なお、図９（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、またはその近傍値である原子数比を示している。
【０１４７】
特に、酸化物半導体４２に図９（Ａ）に示す領域Ａで示される原子数比の酸化物半導体を用いる場合、酸化物半導体４１および酸化物半導体４３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物半導体を用いることが好ましい。また、酸化物半導体４３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物半導体を用いることが好適である。
【０１４８】
酸化物半導体４２は、上述のＣＡＡＣ―ＯＳを有することが好ましい。
【０１４９】
酸化物半導体４３は酸化物半導体４２よりも結晶性が低いことが好ましい。酸化物半導体４３の結晶性を低くすることにより、酸化物半導体４３の酸素透過性が高くなり、酸化物半導体４３よりも上に位置する絶縁体から酸化物半導体４２へ酸素を供給しやすくなる。同様に、酸化物半導体４１は、酸化物半導体４２よりも結晶性が低いことが好ましい。酸化物半導体４１の結晶性を低くすることにより、酸化物半導体４１の酸素透過性が高くなり、酸化物半導体４１よりも下に位置する絶縁体から酸化物半導体４２へ酸素を供給しやすくなる。例えば酸化物半導体４１、４３として、上述のｎｃ−ＯＳまたはａ−ｌｉｋｅ  ＯＳを用いてもよい。
【０１５０】
〈その他の構成要素〉
次に、トランジスタＯＳ１のその他の構成要素に関して説明を行う。
【０１５１】
導電体Ｍ２２は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等である。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【０１５２】
例えば、導電体Ｍ２２ａとして、水素に対するバリア性を有する導電体として、窒化タンタル等を用い、導電体Ｍ２２ｂとして、導電性が高いタングステンを積層するとよい。当該組み合わせを用いることで、配線としての導電性を保持したまま、酸化物半導体４０への水素の拡散を抑制することができる。
【０１５３】
絶縁体１７、１９は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体であることが好ましい。特に、絶縁体１９として過剰酸素を含む絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を、トランジスタＯＳ１を構成する酸化物半導体に接して設けることにより、酸化物半導体中の酸素欠損を補償することができる。なお、絶縁体１７と絶縁体１９とは、必ずしも同じ材料を用いて形成しなくともよい。
【０１５４】
絶縁体１８は、例えば、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのむ絶縁体を単層または積層で用いることが好ましい。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。
【０１５５】
なお、絶縁体１８が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【０１５６】
また、絶縁体１７乃至１９の膜厚を適宜調整することで、Ｖｔｈを制御することができる。または、非導通時のリーク電流の小さいトランジスタを提供することができる。絶縁体１７乃至１９の膜厚をそれぞれ薄くすることで、導電体Ｍ２２によるＶｔｈ制御が容易になり好ましい。例えば、絶縁体１７乃至１９の膜厚はそれぞれ５０ｎｍ以下、さらに好ましくはそれぞれ３０ｎｍ以下、さらに好ましくはそれぞれ１０ｎｍ以下、さらに好ましくはそれぞれ５ｎｍ以下にすればよい。
【０１５７】
絶縁体２０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０１５８】
また、絶縁体２０として、絶縁体１９と同様に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を酸化物半導体４０に接して設けることにより、酸化物半導体４０中の酸素欠損を低減することができる。
【０１５９】
また、絶縁体２０は、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの、酸素や水素に対してバリア性のある絶縁体を用いることができる。このような材料を用いて形成した場合、酸化物半導体４０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
【０１６０】
導電体Ｓ２１、Ｓ２２は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。また、図では単層構造を示したが、２層以上の積層構造としてもよい。
【０１６１】
例えば、導電体Ｓ２１、Ｓ２２は、チタンとアルミニウムの積層を用いるとよい。また、タングステン上にアルミニウムを積層する二層構造、銅−マグネシウム−アルミニウム合金上に銅を積層する二層構造、チタン上に銅を積層する二層構造、タングステン上に銅を積層する二層構造を用いてもよい。
【０１６２】
例えば、導電体Ｓ２１、Ｓ２２は、チタンまたは窒化チタンと、その上にアルミニウムまたは銅を積層し、さらにその上にチタンまたは窒化チタンを積層する三層構造、モリブデンまたは窒化モリブデンと、その上にアルミニウムまたは銅を積層し、さらにその上にモリブデンまたは窒化モリブデンを積層する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【０１６３】
導電体Ｇ２１は、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイドを用いてもよい。
【０１６４】
例えば、導電体Ｇ２１は、アルミニウム上にチタンを積層する二層構造を用いてもよい。また、窒化チタン上にチタンを積層する二層構造、窒化チタン上にタングステンを積層する二層構造、窒化タンタルまたは窒化タングステン上にタングステンを積層する二層構造としてもよい。
【０１６５】
また、導電体Ｇ２１は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。
【０１６６】
導電体Ｇ２１として、仕事関数の高い導電性材料を用いることで、トランジスタＯＳ１のＶｔｈを大きくし、カットオフ電流を下げることができる。導電体Ｇ２１の仕事関数は好ましくは、４．８ｅＶ以上、さらに好ましくは５．０ｅＶ以上、さらに好ましくは５．２ｅＶ以上、さらに好ましくは５．４ｅＶ以上、さらに好ましくは５．６ｅＶ以上の導電性材料を用いればよい。仕事関数の大きな導電性材料として、例えば、モリブデン、酸化モリブデン、Ｐｔ、Ｐｔシリサイド、Ｎｉシリサイド、インジウム錫酸化物、窒素添加されたＩｎ−Ｇａ−Ｚｎ酸化物などが挙げられる。
【０１６７】
導電体Ｇ２１を覆うように絶縁体２１を設ける。絶縁体２１は、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの、酸素や水素に対してバリア性のある絶縁体を用いることができる。このような材料を用いて形成した場合、導電体Ｇ２１が熱処理工程によって、酸化することを防ぐことができる。なお、絶縁体２１は、導電体Ｇ２１に酸化し難い材料を用いることで、省略することができる。
【０１６８】
トランジスタＯＳ１の上方には、絶縁体２６を設ける。絶縁体２６は過剰酸素を有することが好ましい。特に、トランジスタＯＳ１近傍の層間膜などに、過剰酸素を有する絶縁体を設けることで、トランジスタＯＳ１の酸素欠損を低減することで、信頼性を向上させることができる。
【０１６９】
過剰酸素を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物材料とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
【０１７０】
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
【０１７１】
〈〈記憶装置の構成例〉〉
図１０は、メモリセル１０ａまたはメモリセル１０ｂを有する、記憶装置１００の構成例を示すブロック図である。なお、以降は、メモリセル１０ａまたはメモリセル１０ｂを、まとめてメモリセル１０と呼称する。
【０１７２】
図１０に示す記憶装置１００は、メモリセル１０が複数設けられたメモリセルアレイ１０１、行選択ドライバ１０２、列選択ドライバ１０３を有する。なお記憶装置１００は、ｍ行（ｍは２以上の自然数）ｎ列（ｎは２以上の自然数）のマトリクス状に設けられたメモリセル１０を有する。
【０１７３】
図１０では、（ｍ−１）行目のメモリセル１０に接続された配線ＷＷＬ［ｍ−１］、配線ＲＷＬ［ｍ−１］を示し、ｍ行目のメモリセル１０に接続された配線ＷＷＬ［ｍ］、配線ＲＷＬ［ｍ］を示し、（ｍ−１）行目のメモリセル１０及びｍ行目のメモリセル１０に接続された配線ＷＣＬを示し、（ｍ−１）行目のメモリセル１０及びｍ行目のメモリセル１０に接続された配線ＢＧを示している。
【０１７４】
また、図１０では、（ｎ−１）列目のメモリセル１０に接続された配線ＢＬ［ｎ−１］、ｎ列目のメモリセル１０に接続された配線ＢＬ［ｎ］を示し、（ｎ−１）列目のメモリセル１０、及びｎ列目のメモリセル１０に接続された配線ＳＬを示している。
【０１７５】
なお図１０に示すメモリセルアレイ１０１では、隣り合うメモリセルで、配線ＳＬ、ＷＣＬ、ＢＧを共有化した構成としている。この構成を採用することにより、各配線の占有面積の縮小が図られる。そのため、この構成を採用する記憶装置では、単位面積あたりの記憶容量の向上を図ることができる。
【０１７６】
行選択ドライバ１０２は、メモリセル１０の各行におけるトランジスタＯＳ１、Ｔｒ１を選択的に導通状態とする機能を備えた回路である。行選択ドライバ１０２を備えることで、記憶装置１００は、メモリセル１０へのデータの書き込みおよび読み出しを行毎に選択して行うことができる。
【０１７７】
列選択ドライバ１０３は、メモリセル１０の各列におけるノードＦＮに選択的にデータを書き込む機能、配線ＢＬの電位を初期化する機能、配線ＢＬを電気的に浮遊状態とする機能、を備えた回路である。具体的には、配線ＢＬに、データに対応する電位を与える回路である。列選択ドライバ１０３を備えることで、記憶装置１００は、メモリセル１０へのデータの書き込みおよび読み出しを列毎に選択して行うことができる。
【０１７８】
以上、本実施の形態で示したメモリセルを用いることで、高集積化されたメモリセルを提供することができる。また、大容量のデータを記憶する記憶装置を提供することができる。また、消費電力の小さい記憶装置を提供することができる。
【０１７９】
（実施の形態２）
本実施の形態では、実施の形態１に示したメモリセルのその他の構成例について、図１１および図１２を用いて説明を行う。
【０１８０】
図１に示すメモリセル１０ａ、１０ｂは、配線ＢＬを、データ書き込み用の配線ＢＬ１と、データ読み出し用の配線ＢＬ２に分けてもよい。その場合の構成例を図１１（Ａ）、（Ｂ）に示す。
【０１８１】
図１１（Ａ）は、メモリセル１０ａの配線ＢＬを、配線ＢＬ１と配線ＢＬ２の２本に分けた場合のメモリセル１０ｃの回路図である。トランジスタＯＳ１のソースまたはドレインの他方は配線ＢＬ１に電気的に接続され、トランジスタＴｒ１のソースまたはドレインの他方は配線ＢＬ２に電気的に接続される。
【０１８２】
図１１（Ｂ）は、メモリセル１０ｂの配線ＢＬを、配線ＢＬ１と配線ＢＬ２の２本に分けた場合のメモリセル１０ｄの回路図である。トランジスタＯＳ１のソースまたはドレインの他方は配線ＢＬ１に電気的に接続され、トランジスタＴｒ１のソースまたはドレインの他方は、トランジスタＴｒ２を介して、配線ＢＬ２に電気的に接続される。
【０１８３】
メモリセル１０ｃおよびメモリセル１０ｄのように、配線ＢＬをデータ書き込み用の配線とデータ読み出し用の配線に分けることで、データの書き込みと読み出しをそれぞれ独立に行うことができ、メモリセルの動作の自由度を高めることができる。
【０１８４】
図１に示すメモリセル１０ａ、１０ｂは、トランジスタＴｒ２及び配線ＲＷＬを省略してもよい。その場合の回路図を図１２（Ａ）、（Ｂ）に示す。
【０１８５】
図１２（Ａ）は、メモリセル１０ａまたはメモリセル１０ｂのトランジスタＴｒ２および配線ＲＷＬを省略した場合のメモリセル１０ｅの回路図である。この場合、配線ＷＣＬにＬレベルの電位を与えることで、データの読み出しを行うことができる。メモリセル１０ｅは、メモリセル１０ａ、１０ｂに比べて、トランジスタおよび配線の数が少ないので、メモリセルのサイズを小さくでき、メモリセルを高集積化することができる。
【０１８６】
図１２（Ｂ）は、メモリセル１０ｅの配線ＢＬを、データ書き込み用の配線ＢＬ１とデータ読み出し用の配線ＢＬ２に分けた場合のメモリセル１０ｆの回路図である。トランジスタＯＳ１のソースまたはドレインの他方は配線ＢＬ１に電気的に接続され、トランジスタＴｒ１のソースまたはドレインの他方は配線ＢＬ２に電気的に接続される。こうすることで、データの書き込みと読み出しをそれぞれ独立に行うことができ、メモリセルの動作の自由度を高めることができる。
【０１８７】
（実施の形態３）
本実施の形態では、実施の形態１に示したトランジスタＴｒ１およびトランジスタＴｒ２のその他の構成例について、図１３を用いて説明を行う。
【０１８８】
図１３（Ａ）は、トランジスタＴｒ１およびトランジスタＴｒ２の上面図（図３（Ａ）の上面図と同じ）を示している。図１３（Ｂ）は図１３（Ａ）の一点鎖線Ｘ１‐Ｘ２における断面図を示し、図１３（Ｃ）は図１３（Ａ）の一点鎖線Ｙ１‐Ｙ２における断面図を示している。なお、一点鎖線Ｘ１‐Ｘ２をトランジスタＴｒ１、Ｔｒ２のチャネル長方向、一点鎖線Ｙ１‐Ｙ２をトランジスタＴｒ１のチャネル幅方向と呼ぶ場合がある。
【０１８９】
図１３に示すトランジスタＴｒ１、Ｔｒ２は半導体ＳＥＭ３が凸形状を有し、その側面及び上面に沿って絶縁体３４ａ、３４ｂ及び導電体Ｇ１１、Ｇ１２が設けられている。このような形状を有するトランジスタをＦＩＮ型トランジスタと呼ぶ。本実施の形態では、基板１１の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を形成してもよい。
【０１９０】
ＦＩＮ型トランジスタは、チャネル形成領域の上と左右が、ゲート電極に取り囲まれているため、ゲート電界を効果的にチャネル形成領域に印加することができる。そのため、トランジスタのオン電流を向上させ、短チャネル効果を抑制することができる。
【０１９１】
図１３に示すその他の構成要素に関する詳細は、図７の記載を参照すればよい。
【０１９２】
（実施の形態４）
本実施の形態では、実施の形態１に示したトランジスタＯＳ１のその他の構成例について、図１４および図１５を用いて説明を行う。
【０１９３】
〈〈構成例１〉〉
図１４（Ａ）は、メモリセル１０ａの上面図のうち、トランジスタＯＳ１及び容量素子Ｃｓ１とその周辺を示している。図１４（Ｂ）は図１４（Ａ）の一点鎖線Ｙ１‐Ｙ２における断面図を示し、図１４（Ｃ）は図１４（Ａ）の一点鎖線Ｘ１‐Ｘ２における断面図を示している。なお、一点鎖線Ｙ１‐Ｙ２をトランジスタＯＳ１のチャネル長方向、一点鎖線Ｘ１‐Ｘ２をトランジスタＯＳ１のチャネル幅方向と呼ぶ場合がある。
【０１９４】
図１４（Ｂ）は、図６の断面図と比較すると、酸化物半導体４３が省略され、酸化物半導体４１および酸化物半導体４２の代わりに酸化物半導体４５が設けられている。また、導電体Ｓ２１および導電体Ｓ２２は酸化物半導体４５の側面と接するように設けられている。また、絶縁体２１は、トランジスタＯＳ１および容量素子Ｃｓ１を覆うように設けられている。こうすることで、メモリセル１０ａの製造工程を簡略化することができる。
【０１９５】
図１４（Ａ）乃至（Ｃ）において、絶縁体２０は、トランジスタＯＳ１のゲート絶縁体としての機能を有し、容量素子Ｃｓ１の誘電体としての機能も有する。導電体Ｓ２２は、トランジスタＯＳ１のソースまたはドレインの一方としての機能を有し、容量素子Ｃｓ１の第１電極としての機能も有する。
【０１９６】
図６と同様に、図１４（Ｂ）、（Ｃ）における容量素子Ｃｓ１の誘電体（絶縁体２０）の膜厚は、容量素子Ｃｓ２の誘電体の膜厚よりも薄いことが好ましい。
【０１９７】
酸化物半導体４５には、酸化物半導体４１乃至４３に用いることができる酸化物半導体を適用することができる。
【０１９８】
図１４（Ａ）乃至（Ｃ）に示すその他の構成要素に関する詳細は、図６および図８（Ａ）乃至（Ｃ）の記載を参酌すればよい。
【０１９９】
〈〈構成例２〉〉
図１５（Ａ）は、メモリセル１０ａの上面図のうち、トランジスタＯＳ１及び容量素子Ｃｓ１とその周辺を示している。図１５（Ｂ）は図１５（Ａ）の一点鎖線Ｙ１‐Ｙ２における断面図を示し、図１５（Ｃ）は図１５（Ａ）の一点鎖線Ｘ１‐Ｘ２における断面図を示している。なお、一点鎖線Ｙ１‐Ｙ２をトランジスタＯＳ１のチャネル長方向、一点鎖線Ｘ１‐Ｘ２をトランジスタＯＳ１のチャネル幅方向と呼ぶ場合がある。
【０２００】
図１５（Ａ）乃至（Ｃ）において、絶縁体２０は、トランジスタＯＳ１のゲート絶縁体としての機能を有し、容量素子Ｃｓ１の誘電体としての機能も有する。導電体Ｓ２２は、トランジスタＯＳ１のソースまたはドレインの一方としての機能を有し、容量素子Ｃｓ１の第１電極としての機能も有する。
【０２０１】
図６と同様に、図１５（Ｂ）、（Ｃ）における容量素子Ｃｓ１の誘電体（絶縁体２０）の膜厚は、容量素子Ｃｓ２の誘電体の膜厚よりも薄いことが好ましい。
【０２０２】
図１５（Ａ）乃至（Ｃ）に示すトランジスタＯＳ１は、絶縁体２６に形成された開口部に、酸化物半導体４３、絶縁体２０、導電体Ｇ２１が形成されている。
【０２０３】
トランジスタＯＳ１は、導電体Ｇ２１と導電体Ｓ２１（または導電体Ｇ２１と導電体Ｓ２２）が、重ならない構造を有するため、導電体Ｇ２１と導電体Ｓ２１の間に形成される寄生容量（または導電体Ｇ２１と導電体Ｓ２２の間に形成される寄生容量）を小さくすることができる。即ち、動作周波数が高いトランジスタを提供することができる。
【０２０４】
図１５に示すその他の構成要素に関する詳細は、図６および図８の記載を参酌すればよい。
【０２０５】
（実施の形態５）
本実施の形態では、実施の形態１に記載の記憶装置を備える半導体装置について説明する。
【０２０６】
例えば、記憶装置はプロセッサ（「プロセッシングユニット」とも呼ぶ。）に組み込まれ、プロセッサの処理に必要なデータ（命令も含む。）が記憶される。プロセッサには、ＣＰＵ、ＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、ＭＣＵ（Ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ  Ｕｎｉｔ）、カスタムＬＳＩ、ＲＦＩＣなどがある。
【０２０７】
＜＜ＣＰＵ＞＞
図１６はＣＰＵの構成例を示すブロック図である。図１６に示すＣＰＵ１３００は、ＣＰＵコア１３３０、パワーマネージメントユニット（ＰＭＵ）１３３１および周辺回路１３３２を有する。
【０２０８】
ＣＰＵコア１３３０は、制御装置１３０７、プログラムカウンタ（ＰＣ）１３０８、パイプラインレジスタ１３０９、パイプラインレジスタ１３１０、算術演算装置（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ）１３１１、およびレジスタファイル１３１２、およびデータバス１３３３を有する。ＣＰＵコア１３３０と周辺回路１３３２と間のデータの転送は、データバス１３３３を介して行われる。
【０２０９】
ＰＭＵ１３３１は、パワーコントローラ１３０２、およびパワースイッチ１３０３を有する。周辺回路１３３２は、キャッシュメモリ１３０４、バスインターフェース（ＢＵＳ  Ｉ／Ｆ）１３０５、及びデバッグインターフェース（Ｄｅｂｕｇ  Ｉ／Ｆ）１３０６を有する。
【０２１０】
実施の形態１の記憶装置は、キャッシュメモリ１３０４に適用することができる。これにより、面積および消費電力の増加を抑えて、キャッシュメモリ１３０４の大容量化が可能である。また、キャッシュメモリ１３０４の待機電力を低減することができるため、小型で、低消費電力なＣＰＵ１３００を提供することができる。
【０２１１】
制御装置１３０７は、プログラムカウンタ１３０８、パイプラインレジスタ１３０９、パイプラインレジスタ１３１０、ＡＬＵ１３１１、レジスタファイル１３１２、キャッシュメモリ１３０４、バスインターフェース１３０５、デバッグインターフェース１３０６、及びパワーコントローラ１３０２の動作を統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命令をデコードし、実行する機能を有する。
【０２１２】
ＡＬＵ１３１１は、四則演算、論理演算などの各種演算処理を行う機能を有する。キャッシュメモリ１３０４は、使用頻度の高いデータを一時的に記憶しておく機能を有する。プログラムカウンタ１３０８は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。なお、図１６では図示していないが、キャッシュメモリ１３０４には、キャッシュメモリ１３０４の動作を制御するコントロール回路が設けられている。
【０２１３】
パイプラインレジスタ１３０９は、命令データを一時的に記憶する機能を有する。レジスタファイル１３１２は、汎用レジスタを含む複数のレジスタを有しており、メインメモリから読み出されたデータ、またはＡＬＵ１３１１の演算処理の結果得られたデータ等を記憶することができる。パイプラインレジスタ１３１０は、ＡＬＵ１３１１の演算処理に利用するデータ、またはＡＬＵ１３１１の演算処理の結果得られたデータなどを一時的に記憶する機能を有する。
【０２１４】
バスインターフェース１３０５は、ＣＰＵ１３００とＣＰＵ１３００の外部にある各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェース１３０６は、デバッグの制御を行うための命令をＣＰＵ１３００に入力するための信号の経路としての機能を有する。
【０２１５】
パワースイッチ１３０３は、パワーコントローラ１３０２以外のＣＰＵ１３００が有する各種回路への、電源電圧の供給を制御する機能を有する。ＣＰＵ１３００は幾つかのパワードメインを有しており、パワーゲーティングされる回路は、ＣＰＵ１３００の何れか１のパワードメインに属している。同一のパワードメインに属する回路は、パワースイッチ１３０３によって電源電圧の供給が制御される。パワーコントローラ１３０２はパワースイッチ１３０３の動作を制御する機能を有する。このような電源管理システムを有することで、ＣＰＵ１３００は、パワーゲーティングを行うことが可能である。
【０２１６】
＜＜ＲＦＩＣ＞＞
プロセッサの一例として、ＲＦＩＣについて説明する。ＲＦＩＣは、ＲＦタグ、無線チップ、無線ＩＤチップ等とも呼ばれている。ＲＦＩＣは、内部に記憶回路を有し、記憶回路で必要な情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦＩＣは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。
【０２１７】
図１７は、ＲＦＩＣの構成例を示すブロック図である。ＲＦＩＣ１４００は、アンテナ１４０４、整流回路１４０５、定電圧回路１４０６、復調回路１４０７、変調回路１４０８、論理回路１４０９、ＲＡＭ１４１０、ＲＯＭ（読み取り専用メモリ）１４１１、バッテリ１４１２を有する。これらの回路は、必要に応じて、取捨することができる。例えば、ＲＦＩＣ１４００はアクティブ型であるが、バッテリ１４１２を備えていないパッシブ型とすることもできる。ここでは、ＲＦＩＣ１４００は、アンテナ１４０４を含んだ形態の半導体装置であるが、アンテナ１４０４を含まない半導体装置をＲＦＩＣ１４００と呼ぶこともできる。
【０２１８】
実施の形態１の記憶装置は、ＲＡＭ１４１０に適用することができる。実施の形態１の記憶装置はＣＭＯＳ回路との親和性が高いため、ＲＦＩＣ１４００において、製造プロセスを複雑化することなく、アンテナ１４０４以外の回路を１のチップに組み込むことができる。チップに、通信帯域に応じた性能のアンテナ１４０４が実装されている。データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式などがある。本実施の形態に示すＲＦＩＣ１４００は、いずれの方式に用いることも可能である。
【０２１９】
アンテナ１４０４は、通信器１４２０に接続されたアンテナ１４２１との間で無線信号１４２２の送受信を行うためのものである。また、整流回路１４０５は、アンテナ１４０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段に設けられた容量素子により、整流された信号を平滑化することで入力電圧を生成するための回路である。なお、整流回路１４０５の入力側または出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
【０２２０】
定電圧回路１４０６は、入力電圧から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路１４０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路１４０９のリセット信号を生成するための回路である。
【０２２１】
復調回路１４０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路１４０８は、アンテナ１４０４から出力するデータに応じて変調を行うための回路である。
【０２２２】
論理回路１４０９は復調信号を解読し、処理を行うための回路である。ＲＡＭ１４１０は、入力された情報を保持する回路であり、行デコーダ、列デコーダ、ドライバ、記憶領域などを有する。また、ＲＯＭ１４１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。
【０２２３】
（実施の形態６）
本実施の形態では、上記実施の形態に示した記憶装置または半導体装置を有する半導体ウエハ、ＩＣチップおよび電子部品の例について、図１８乃至図１９を用いて説明する。
【０２２４】
〔半導体ウエハ、チップ〕
図１８（Ａ）は、ダイシング処理が行なわれる前の基板６１１の上面図を示している。基板６１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板６１１上には、複数の回路領域６１２が設けられている。回路領域６１２には、上記実施の形態に示す半導体装置などを設けることができる。
【０２２５】
複数の回路領域６１２は、それぞれが分離領域６１３に囲まれている。分離領域６１３と重なる位置に分離線（「ダイシングライン」ともいう。）６１４が設定される。分離線６１４に沿って基板６１１を切断することで、回路領域６１２を含むチップ６１５を基板６１１から切り出すことができる。図１８（Ｂ）にチップ６１５の拡大図を示す。
【０２２６】
また、分離領域６１３に導電層や半導体層を設けてもよい。分離領域６１３に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程の歩留まり低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを含有させて比抵抗を下げた純水を切削部に流しながら行なわれる。分離領域６１３に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
【０２２７】
分離領域６１３に設ける半導体層としては、バンドギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．７ｅＶ以上３．５ｅＶ以下の材料を用いることが好ましい。このような材料を用いると、蓄積された電荷をゆっくりと放電することができるため、ＥＳＤによる電荷の急激な移動が抑えられ、静電破壊を生じにくくすることができる。
【０２２８】
〔電子部品〕
チップ６１５を電子部品に適用する例について、図１９を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
【０２２９】
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
【０２３０】
図１９（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において上記実施の形態に示した半導体装置を有する素子基板が完成した後、該素子基板の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ１）。研削により素子基板を薄くすることで、素子基板の反りなどを低減し、電子部品の小型化を図ることができる。
【０２３１】
次に、素子基板を複数のチップに分離する「ダイシング工程」を行う（ステップＳ２）。そして、分離したチップを個々ピックアップしてリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ３）。ダイボンディング工程におけるチップとリードフレームとの接合は、樹脂による接合や、テープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップを接合してもよい。
【０２３２】
次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
【０２３３】
ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを機械的な外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）を低減することができる。
【０２３４】
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ６）。めっき処理によりリードの錆を防止し、後にプリント基板に設ける際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７）。
【０２３５】
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ８）。そして外観形状の良否や動作不良の有無などを調べる「検査工程」（ステップＳ９）を経て、電子部品が完成する。
【０２３６】
また、完成した電子部品の斜視模式図を図１９（Ｂ）に示す。図１９（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示している。図１９（Ｂ）に示す電子部品６５０は、リード６５５および半導体装置６５３を示している。半導体装置６５３としては、上記実施の形態に示した記憶装置または半導体装置などを用いることができる。
【０２３７】
図１９（Ｂ）に示す電子部品６５０は、例えばプリント基板６５２に設けられる。このような電子部品６５０が複数組み合わされて、それぞれがプリント基板６５２上で電気的に接続されることで電子部品が設けられた基板６５４が完成する。完成した基板６５４は、電子機器などに用いられる。
【０２３８】
（実施の形態７）
上記実施の形態に示す記憶装置または半導体装置は、バッテリを内蔵する電子機器に用いることが好ましい。バッテリを内蔵する電子機器に、上記実施の形態に示す記憶装置または半導体装置を用いることで、電子機器の消費電力を削減し、バッテリの電力を節約することができる。具体例を図２０に示す。
【０２３９】
図２０（Ａ）は腕時計型端末７００である。腕時計型端末７００は、筐体７０１、リュウズ７０２、表示部７０３、ベルト７０４、検知部７０５などを有する。筐体７０１は内部にバッテリ、記憶装置または半導体装置を有する。表示部７０３にはタッチパネルを設けてもよい。使用者は、タッチパネルに触れた指をポインタに用いて情報を入力することができる。
【０２４０】
検知部７０５は、周囲の状態を検知して情報を取得する機能を備える。例えば、カメラ、加速度センサ、方位センサ、圧力センサ、温度センサ、湿度センサ、照度センサまたはＧＰＳ（Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ）信号受信回路等を、検知部７０５に用いることができる。
【０２４１】
例えば、検知部７０５の照度センサが検知した周囲の明るさを筐体７０１内部の演算装置が、所定の照度と比較して十分に明るいと判断した場合、表示部７０３の輝度を弱める。または、薄暗いと判断した場合、表示部７０３の輝度を強める。その結果、消費電力が低減された電子機器を提供することができる。
【０２４２】
図２０（Ｂ）は、携帯電話機７１０である。携帯電話機７１０は、筐体７１１、表示部７１６、操作ボタン７１４、外部接続ポート７１３、スピーカ７１７、マイク７１２などを有する。筐体７１１は内部にバッテリ、記憶装置または半導体装置を有する。携帯電話機７１０は、指などで表示部７１６に触れることで、情報を入力することができる。また、電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指などで表示部７１６に触れることにより行うことができる。また、操作ボタン７１４の操作により、電源のＯＮ、ＯＦＦ動作や、表示部７１６に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
【０２４３】
図２０（Ｃ）はノート型パーソナルコンピュータ７２０であり、筐体７２１、表示部７２２、キーボード７２３、ポインティングデバイス７２４等を有する。筐体７２１は内部にバッテリ、記憶装置または半導体装置を有する。
【０２４４】
図２０（Ｄ）はゴーグル型ディスプレイ７３０である。ゴーグル型ディスプレイ７３０は、装着部７３１、筐体７３２、ケーブル７３５、バッテリ７３６、表示部７３７を有する。バッテリ７３６は装着部７３１に収納されている。表示部７３７は筐体７３２に設けられている。筐体７３２は、半導体装置、無線通信装置、記憶装置など各種の電子部品を内蔵する。ケーブル７３５を介してバッテリ７３６から筐体７３２内の表示部７３７および電子部品に電力が供給される。表示部７３７には無線によって送信された映像等の各種の情報が表示される。
【０２４５】
ゴーグル型ディスプレイ７３０は筐体７３２にカメラを設けてもよい。カメラが使用者の眼球やまぶたの動きを検知することで、使用者はゴーグル型ディスプレイ７３０を操作することができる。また、ゴーグル型ディスプレイ７３０は、装着部７３１に温度センサ、圧力センサ、加速度センサ、生体センサ等の各種センサを設けてもよい。例えばゴーグル型ディスプレイ７３０は、生体センサによって、使用者の生体情報を取得し、筐体７３２内の記憶装置に記憶させる。また、ゴーグル型ディスプレイ７３０は、無線信号によって他の情報端末に取得した生体情報を送信してもよい。
【０２４６】
図２０（Ｅ）はビデオカメラ７４０である。ビデオカメラ７４０は、第１筐体７４１、第２筐体７４２、表示部７４３、操作キー７４４、レンズ７４５、接続部７４６等を有する。操作キー７４４およびレンズ７４５は第１筐体７４１に設けられており、表示部７４３は第２筐体７４２に設けられている。また第１筐体７４１は内部にバッテリ、記憶装置または半導体装置を有する。バッテリは第１筐体７４１の外に設けてもよい。そして、第１筐体７４１と第２筐体７４２とは、接続部７４６により接続されており、第１筐体７４１と第２筐体７４２の間の角度は、接続部７４６により変更が可能である。表示部７４３における映像を、接続部７４６における第１筐体７４１と第２筐体７４２との間の角度に従って切り替える構成としても良い。
【０２４７】
図２０（Ｆ）は自動車７５０である。自動車７５０は、車体７５１、車輪７５２、ダッシュボード７５３、ライト７５４等を有する。車体７５１は内部にバッテリ、記憶装置または半導体装置を有する。
【０２４８】
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
【０２４９】
本明細書において、特に断りがない場合、オン電流とは、トランジスタがオン状態にあるときのドレイン電流をいう。オン状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧（ＶＧ）がしきい値電圧（Ｖｔｈ）以上の状態、ｐチャネル型トランジスタでは、ＶＧがＶｔｈ以下の状態をいう。例えば、ｎチャネル型のトランジスタのオン電流とは、ＶＧがＶｔｈ以上のときのドレイン電流を言う。また、トランジスタのオン電流は、ドレインとソースの間の電圧（ＶＤ）に依存する場合がある。
【０２５０】
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ＶＧがＶｔｈよりも低い状態、ｐチャネル型トランジスタでは、ＶＧがＶｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ＶＧがＶｔｈよりも低いときのドレイン電流を言う。トランジスタのオフ電流は、ＶＧに依存する場合がある。従って、トランジスタのオフ電流が１０−２１Ａ未満である、とは、トランジスタのオフ電流が１０−２１Ａ未満となるＶＧの値が存在することを言う場合がある。
【０２５１】
また、トランジスタのオフ電流は、ＶＤに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、ＶＤの絶対値が０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等において使用されるＶＤにおけるオフ電流を表す場合がある。
【０２５２】
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソースまたはドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソースまたはドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０２５３】
本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０２５４】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０２５５】
本明細書等において、スイッチとは、導通状態（オン）、または、非導通状態（オフ）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０２５６】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０２５７】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０２５８】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０２５９】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【０２６０】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０２６１】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【０２６２】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。
【０２６３】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【０２６４】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【０２６５】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【０２６６】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０２６７】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０２６８】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０２６９】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【実施例】
【０２７０】
本実施例では、メモリセルの面積を変化させた場合の、メモリセルの記憶容量と保持時間について計算を行った。
【０２７１】
実施の形態１に示すメモリセル１０ａと、図２１および図２２に示すメモリセルについて比較を行った。
【０２７２】
図２１に示すメモリセルは、図６に示すメモリセル１０ａから容量素子Ｃｓ２を含む層Ｌ５を除いた構成である。メモリセル１０ａはＣｓ１＋Ｃｓ２を記憶容量としているのに対し、図２１に示すメモリセルは、Ｃｓ１のみを記憶容量としている。
【０２７３】
図２２に示すメモリセルは、図６に示すメモリセル１０ａから導電体Ｇ２２を省略し、容量素子Ｃｓ１を除いた構成である。メモリセル１０ａはＣｓ１＋Ｃｓ２を記憶容量としているのに対し、図２２に示すメモリセルは、Ｃｓ２のみを記憶容量としている。
【０２７４】
図２３に、メモリセルの面積（セルサイズ）とメモリセルの記憶容量（Ｃａｐ容量）の関係を示す。Ａで示すデータは図６のメモリセル１０ａを表し、Ｂで示すデータは図２１のメモリセルを表し、Ｃで示すデータは図２２のメモリセルを表している。容量素子Ｃｓ１の誘電体（絶縁体２０）の膜厚を１０ｎｍ、容量素子Ｃｓ２の誘電体（絶縁体２３）の膜厚を４６ｎｍと仮定した。また、容量素子Ｃｓ１及びＣｓ２の誘電体は、全て比誘電率が３．９の酸化シリコンを仮定した。
【０２７５】
図２３のセルサイズは、図３（Ａ）におけるｌｘとｌｙの積に相当する。また、各配線の太さや各プラグの面積は常に一定としている。
【０２７６】
図２３の計算結果より、Ａ（Ｃｓ１／Ｃｓ２）の記憶容量は、Ｂ（Ｃｓ１）またはＣ（Ｃｓ２）の記憶容量よりも大きいことが確認された。セルサイズが小さくなるほど、Ａ、ＢおよびＣの差は小さくなる傾向があるが、それでもセルサイズが３．５μｍ２以上において、Ａ（Ｃｓ１／Ｃｓ２）の記憶容量は、Ｂ（Ｃｓ１）またはＣ（Ｃｓ２）の記憶容量よりも大きいことが確認された。
【０２７７】
次に、図２３の記憶容量から保持時間を計算した。計算結果を図２４に示す。
【０２７８】
図２４に示す保持時間は以下の式（１）及び式（２）に従って計算を行った。
【０２７９】
保持時間＝ΔＱ／（ＩＯＦＦ・Ｗ）        （１）
【０２８０】
ΔＱ＝Ｃ・Ｖ            （２）
【０２８１】
式（１）において、ＷはトランジスタＯＳ１のチャネル幅を表し０．１５μｍを仮定した。ＩＯＦＦはトランジスタＯＳ１の、チャネル幅が１μｍ、測定温度が８５℃におけるオフ電流を表し、９３×１０−２４Ａ／μｍを仮定した。式（２）において、Ｃは図２３で計算したＣａｐ容量を代入し、Ｖは印加電圧０．５Ｖを仮定した。
【０２８２】
図２４の計算結果より、セルサイズが３．５μｍ２以上において、Ａ（Ｃｓ１／Ｃｓ２）の保持時間は、Ｂ（Ｃｓ１）またはＣ（Ｃｓ２）の保持時間よりも長くなることが確認された。
【０２８３】
以上より、実施の形態１に示すメモリセル１０ａを記憶装置に用いることで、記憶装置はデータを長時間保持できることが確認された。
【符号の説明】
【０２８４】
ＢＧ    配線、ＢＬ    配線、ＢＬ１    配線、ＢＬ２    配線、ＣＥ１    導電体、ＣＥ２    導電体、Ｃｓ１    容量素子、Ｃｓ２    容量素子、Ｇ１１    導電体、Ｇ１２    導電体、Ｇ２１    導電体、Ｇ２２    導電体、Ｌ１    層、Ｌ２    層、Ｌ３    層、Ｌ４    層、Ｌ５    層、Ｍ１１    導電体、Ｍ１２    導電体、Ｍ１３    導電体、Ｍ１４    導電体、Ｍ２１    導電体、Ｍ２２    導電体、Ｍ２２ａ    導電体、Ｍ２２ｂ    導電体、Ｍ２３    導電体、Ｍ２４    導電体、Ｍ３１    導電体、Ｍ３２    導電体、Ｍ３３    導電体、Ｍ３４    導電体、Ｍ４１    導電体、Ｍ４２    導電体、ＯＳ１    トランジスタ、Ｐ１    期間、Ｐ２    期間、Ｐ３    期間、Ｐ４    期間、Ｐ５    期間、ＲＷＬ    配線、Ｓ２１    導電体、Ｓ２２    導電体、ＳＥＭ１    半導体、ＳＥＭ２    半導体、ＳＥＭ３    半導体、ＳＬ    配線、Ｔｒ１    トランジスタ、Ｔｒ２    トランジスタ、Ｖ１１    プラグ、Ｖ１２    プラグ、Ｖ１３    プラグ、Ｖ１４    プラグ、Ｖ２１    プラグ、Ｖ２２    プラグ、Ｖ２３    プラグ、Ｖ４１    プラグ、Ｖ４２    プラグ、Ｖ４３    プラグ、Ｖ４４    プラグ、Ｖ４５    プラグ、Ｖ４６    プラグ、Ｖ５１    プラグ、Ｖ５２    プラグ、Ｖ５３    プラグ、Ｖ５４    プラグ、ＷＣＬ    配線、ＷＷＬ    配線、１０    メモリセル、１０ａ    メモリセル、１０ｂ    メモリセル、１０ｃ    メモリセル、１０ｄ    メモリセル、１０ｅ    メモリセル、１０ｆ    メモリセル、１１    基板、１２    素子分離層、１３    絶縁体、１４    側壁絶縁層、１４ａ    側壁絶縁層、１４ｂ    側壁絶縁層、１５    側壁絶縁層、１５ａ    側壁絶縁層、１５ｂ    側壁絶縁層、１６    絶縁体、１７    絶縁体、１８    絶縁体、１９    絶縁体、２０    絶縁体、２１    絶縁体、２２    絶縁体、２３    絶縁体、２４    絶縁体、２５    絶縁体、２６    絶縁体、３１ａ    高濃度不純物領域、３１ｃ    高濃度不純物領域、３２ａ    低濃度不純物領域、３２ｄ    低濃度不純物領域、３３ａ    導電性領域、３３ｃ    導電性領域、３４ａ    絶縁体、３４ｂ    絶縁体、４０    酸化物半導体、４１    酸化物半導体、４２    酸化物半導体、４３    酸化物半導体、４４    開口部、４５    酸化物半導体、１００    記憶装置、１０１    メモリセルアレイ、１０２    行選択ドライバ、１０３    列選択ドライバ、６１１    基板、６１２    回路領域、６１３    分離領域、６１４    分離線、６１５    チップ、６５０    電子部品、６５２    プリント基板、６５３    半導体装置、６５４    基板、６５５    リード、７００    腕時計型端末、７０１    筐体、７０２    リュウズ、７０３    表示部、７０４    ベルト、７０５    検知部、７１０    携帯電話機、７１１    筐体、７１２    マイク、７１３    外部接続ポート、７１４    操作ボタン、７１６    表示部、７１７    スピーカ、７２０    ノート型パーソナルコンピュータ、７２１    筐体、７２２    表示部、７２３    キーボード、７２４    ポインティングデバイス、７３０    ゴーグル型ディスプレイ、７３１    装着部、７３２    筐体、７３５    ケーブル、７３６    バッテリ、７３７    表示部、７４０    ビデオカメラ、７４１    筐体、７４２    筐体、７４３    表示部、７４４    操作キー、７４５    レンズ、７４６    接続部、７５０    自動車、７５１    車体、７５２    車輪、７５３    ダッシュボード、７５４    ライト、１３００    ＣＰＵ、１３０２    パワーコントローラ、１３０３    パワースイッチ、１３０４    キャッシュメモリ、１３０５    バスインターフェース、１３０６    デバッグインターフェース、１３０７    制御装置、１３０８    プログラムカウンタ、１３０９    パイプラインレジスタ、１３１０    パイプラインレジスタ、１３１１    ＡＬＵ、１３１２    レジスタファイル、１３３０    ＣＰＵコア、１３３１    ＰＭＵ、１３３２    周辺回路、１３３３    データバス、１４００    ＲＦＩＣ、１４０４    アンテナ、１４０５    整流回路、１４０６    定電圧回路、１４０７    復調回路、１４０８    変調回路、１４０９    論理回路、１４１０    ＲＡＭ、１４１１    ＲＯＭ、１４１２    バッテリ、１４２０    通信器、１４２１    アンテナ、１４２２    無線信号
【図１】
2017204634.tif 000003
【図２】
2017204634.tif 000004
【図３】
2017204634.tif 000005
【図４】
2017204634.tif 000006
【図５】
2017204634.tif 000007
【図６】
2017204634.tif 000008
【図７】
2017204634.tif 000009
【図８】
2017204634.tif 000010
【図９】
2017204634.tif 000011
【図１０】
2017204634.tif 000012
【図１１】
2017204634.tif 000013
【図１２】
2017204634.tif 000014
【図１３】
2017204634.tif 000015
【図１４】
2017204634.tif 000016
【図１５】
2017204634.tif 000017
【図１６】
2017204634.tif 000018
【図１７】
2017204634.tif 000019
【図１８】
2017204634.tif 000020
【図１９】
2017204634.tif 000021
【図２０】
2017204634.tif 000022
【図２１】
2017204634.tif 000023
【図２２】
2017204634.tif 000024
【図２３】
2017204634.tif 000025
【図２４】
2017204634.tif 000026