(57)【要約】【課題】欠陥の無いグラフェン層を所望の部位に形成し、自己形成グラフェンデバイスとする。【解決手段】非導電性または導電性基板に堆積させたアモルファスカーボン層上に、薄膜遷移金属層と厚膜遷移金属層とからなる矩形パターンが形成され、加熱処理にて薄膜遷移金属層を厚膜遷移金属層側へ凝集させ、厚膜遷移金属層下のカーボン層に析出させたグラフェン層上に、電極用絶縁体を配し、電極用絶縁体にゲート電極を、ゲート電極を挟む両側の厚膜遷移金属層の一方にソース電極を、他方にドレイン電極を、形成させることを特徴とする。【選択図】図１
2017084981.tif 000002
【特許請求の範囲】
【請求項１】
非導電性または導電性基板に堆積させたアモルファスカーボン膜上に、薄膜遷移金属層と厚膜遷移金属層とからなる矩形パターンが形成され、加熱処理にて薄膜遷移金属層を厚膜遷移金属層側へ凝集させ、矩形パターン凹部底面に位置する薄膜金属層を消失させ、厚膜遷移金属層下のカーボン層に析出させたグラフェン層上に、電極用絶縁体を配し、
非導電性基板の場合には、電極用絶縁体にゲート電極を、ゲート電極を挟む両側の厚膜遷移金属層の一方にソース電極を、他方にドレイン電極を、形成させ、
導電性基板の場合には、導電性基板底面にゲート電極を、ゲート電極を挟む両側の厚膜遷移金属層の一方にソース電極を、他方にドレイン電極を形成させ
てなることを特徴とするグラフェンデバイス。
【請求項２】
非導電性または導電性基板にアモルファスカーボン膜を堆積させ、
このアモルファスカーボン膜上に、薄膜金属層と厚膜金属層とからなる矩形パターンを形成し、
加熱処理にて、薄膜遷移金属層が厚膜遷移金属層側へ凝集し、矩形パターン凹部底面に位置する薄膜金属層を消失させ、グラフェン層のみを析出させ、
このグラフェン層上に、電極用絶縁体を配し、
電極用絶縁体にゲート電極を、ゲート電極を挟む両側の厚膜遷移金属層の一方にソース電極を、他方にドレイン電極を、形成させることを特徴とするグラフェンデバイスの製造方法。
【請求項３】
導電性基板にアモルファスカーボン膜を堆積させ、
このアモルファスカーボン膜上に、薄膜金属層と厚膜金属層とからなる矩形パターンを形成し、
加熱処理にて、薄膜遷移金属層が厚膜遷移金属層側へ凝集し、矩形パターン凹部底面に位置する薄膜金属層を消失させ、グラフェン層のみを析出させ、
このグラフェン層上に、電極用絶縁体を配し、
導電性基板底面にゲート電極を、ゲート電極を挟む両側の厚膜遷移金属層の一方にソース電極を、他方にドレイン電極を形成させることを特徴とするグラフェンデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板への移し替え工程を伴うことなく、簡易にグラフェンを形成し、電極を取付け、そのままデバイスとして使用できるグラフェンデバイスおよびその製造方法に関するものである。
【背景技術】
【０００２】
炭素原子の１〜数原子層分からなるグラフェンは、その特異な電子状態と他に類を見ない超高速の電子輸送特性から、次世代の電子デバイス用材料として高い注目を集めている。グラフェンを合成するとき、触媒金属への固溶とそこからの析出現象を利用する方法が一般的であった。この場合、金属基板上にしかグラフェンを形成することができず、応用デバイスを作製する際には基板の移し替え工程が必須となっていた。
これに対し、移し替え工程を経ることなく形成する例として、誘電体、半導体、金属などの薄膜を自己組織化させるために、凝集現象が起こる特定の物質を中間層として選択して蒸着させることにより、薄膜固有の特性の低下を止め、蝕刻工程などの複雑な工程を要しない方法があり、ドット形状に点在するナノパターン構造体の頂部外面にナノ構造薄膜を形成させるものがあった（特許文献１参照）。
また、本願発明者らが発見した金属凝集法を用いた技術によれば、煩雑な基板移し替え工程を伴わずに、絶縁基板上であっても直接グラフェンを形成できた（非特許文献１−３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５６１０３９３号公報
【非特許文献】
【０００４】
【非特許文献１】K. Banno, M. Mizuno, K. Fujita, T. kubo, M. Miyoshi (Corr. author), T. Egawa and T. Soga, "Transfer-free graphene synthesis on  insulating substrates via agglomeration phenomena of catalytic nickel films", Appl. Phys. Lett. 103 (2013) 082112.
【非特許文献２】M. Miyoshi, M. Mizuno, K. Banno, T. Kubo, T. Egawa, and T. Soga, "Study on transfer-free graphene synthesis process utilizing  spontaneous agglomeration of catalytic Ni and Co metals", Mat. Res. Express 2 (2015) 015602.
【非特許文献３】M. Miyoshi, M. Mizuno, Y. Arima, T. Kubo, T. Egawa, and T. Soga, "Transfer-free graphene synthesis on sapphire by catalyst metal  agglomeration technique and demonstration of top-gate field-effect transistors", Appl. Phys. lett. 107 (2015) 073102.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記非特許文献のプロセスは、Ｎｉ やＣｏなど金属触媒を用いた従来のグラフェン合成プロセスを改良したものであるが、従来法と比べ、基板移し替え工程を伴わずに半導体や絶縁体基板上に直接グラフェン薄膜を形成できるが、現行のプロセスでは、金属凝集部分がグラフェン薄膜中の欠陥部を形成するため、不規則的に欠陥が生じてしまうことが問題となっていた。
また、特許文献１記載の製造方法では、本発明のようなグラフェンを簡易に形成すること、加えてそのままデバイスとすること、ができなかった。
【課題を解決するための手段】
【０００６】
本発明は、上記欠点に鑑み、基板移し替え工程を伴うことなく、欠陥の無いグラフェン層を所望の部位に形成できること、に加え、自己形成グラフェンデバイスの実現を可能とすることを目的とする。
【発明の効果】
【０００７】
本発明に係るグラフェンデバイスおよびその製造方法によれば、『金属パターン付き基板』を用い、金属が凝集し易い部位を予め意図的に形成できるため、基板移し替え工程を伴うことなく、欠陥の無いグラフェン層を所望の部位に形成できる。
また、基板上に任意に形成した金属パターンをデバイスの電極として使用することにより、自己形成グラフェンデバイスの実現が可能となる。 
【図面の簡単な説明】
【０００８】
【図１】図１は、本発明に係るグラフェンデバイス（非導電性基板使用時）を示す概略断面図であり、（ａ）はグラフェン析出前の矩形パターンを示す概略断面図、（ｂ）はグラフェン析出後に電極を取付け作製したトランジスタを示す概略断面図である。
【図２】図２は、同、グラフェンデバイスの製造工程を示す概略説明図であり、（ａ）は第１工程、（ｂ）は第２工程、（ｃ）は第３工程、（ｄ）は第４工程、（ｅ）は第５工程、（ｆ）は第６工程を示す。
【図３】図３は、本発明に係るグラフェンデバイス（導電性基板使用時）を示す概略断面図であり、（ａ）はグラフェン析出前の矩形パターンを示す概略断面図、（ｂ）はグラフェン析出後に電極を取付け作製したトランジスタを示す概略断面図である。
【図４】図４は、同、グラフェンデバイスの製造工程を示す概略説明図であり、（ａ）は第１工程、（ｂ）は第２工程、（ｃ）は第３工程、（ｄ）は第４工程、（ｅ）は第５工程、（ｆ）は第６工程を示す。
【発明を実施するための形態】
【０００９】
欠陥の無いグラフェン層を所望の部位に形成し、自己形成グラフェンデバイスとする目的を、非導電性または導電性基板上に堆積させたアモルファスカーボン膜上に形成した、薄膜金属層と厚膜金属層とからなる矩形パターン、析出させたグラフェン層上に形成した表面保護膜、電極用絶縁体、ソース・ゲート・ドレイン電極により、実現した。
【実施例１】
【００１０】
以下、実施形態により本発明を図１、図２に基づき、具体的に説明するが、本発明の範囲は下記の実施形態に限定されることはない。
【００１１】
非導電性基板１２上に、パルスアークプラズマ蒸着法を用いてアモルファスカーボン膜１４を５ｎｍの厚さに堆積させた（第１工程、図２（ａ）参照）。本例において、非導電性基板１２は、単結晶サファイア基板である。本例において、アモルファスカーボン膜１４の厚さは、触媒金属に固溶させ再析出により、グラフェンを生成させるための堆積量として１〜２０ｎｍが望ましい。
次に、フォトリソグラフィ技術と酸素プラズマ処理を用いてデバイス作製箇所以外の不要なアモルファスカーボン膜１４を取り除いた。
次に、上記アモルファスカーボン膜１４上に電子ビーム蒸着法を用いて、厚さ２０ｎｍの薄膜遷移金属層１６を堆積させた（第２工程、図２（ｂ）参照）。
さらにその上に、フォトリソグラフィ技術と電子ビーム蒸着法を用いて、厚さ２００ｎｍの厚膜遷移金属層１８からなる矩形パターンを形成した（第３工程、図２（ｃ）参照）。
本例において、遷移金属はＮｉであるが、融点が１５００℃以下の遷移金属元素、例えばＣｏ等としても同様の効果が得られる。
また、薄膜遷移金属層１６、厚膜遷移金属層１８の厚さは、薄膜遷移金属層１６の金属の凝集を起こさせるため、薄膜遷移金属層１６の厚さを１０ｎｍ〜５０ｎｍ以下とし、凝集した金属を吸い寄せる厚膜遷移金属層１８の厚さは２００ｎｍ以上としてある。
このようにして作製した矩形パターンの寸法例を表１に示す。
【００１２】
【表１】
2017084981.tif 000003
【００１３】
表１の測定は、通常の光学顕微鏡と走査型電子顕微鏡（SEM）でNiの有無を判断し、ラマン散乱マッピングでグラフェン生成を確認した。ラマン散乱は励起光532nmの個体レーザーを用いた。
【００１４】
次に、作製したサンプルについて窒素雰囲気中１０００℃、５分の熱処理を施した（第４工程、図２（ｄ）参照）。この熱処理条件は、一般的な加熱装置の能力と同様、温度は９００℃〜１２００℃程度とし、時間は２分以上としても良い。
作製したサンプルについて光学顕微鏡、走査型電子顕微鏡による観察を行ったところ、厚さ２０ｎｍの薄膜遷移金属層１６のみが形成されていた領域（Ｌ１領域）には、金属（Ｎｉ）が残っていないことが観測された。
薄膜遷移金属層１６が消失した領域について、ラマン散乱測定による構造同定を行ったところ、この部分にはグラフェン２０からなるカーボン層が形成されていることが確認された。
さらに、一部のサンプルについては、酸処理によって薄膜遷移金属層１６をすべて除去しラマン散乱測定を行ったところ、厚膜遷移金属層１８の下のカーボン層はすべてグラフェン２０からなることが確認された。
このグラフェン２０の厚さは、１０ｎｍ〜２０ｎｍ程度（多層グラフェンと呼ばれる領域の厚さ）であった。また、多層グラフェンの層数は最大で６０層程度となる。
【００１５】
次に、ＥＢ蒸着法により、電極用絶縁体２２となるＳｉＯ２膜を２００ｎｍ形成した（第５工程、図２（ｅ）参照）後、フォトリソグラフィ技術によって、電極である厚膜遷移金属層１８へのコンタクトホールを形成した。本例において、電極用絶縁体２２となるＳｉＯ２膜は、グラフェン製造上、規定されるものではないが、デバイス（トランジスタ）動作の機能を考えると、５ｎｍ〜３００ｎｍ程度が適当である。また、ＳｉＯ２ではなく、ＨｆＯ２などのいわゆるHigh-K材料の適用も可能である。
さらに、フォトリソグラフィ技術と電子ビーム蒸着法を用いて、デバイスのゲート電極２４となるＴｉ／Ａｕ（厚さ１０ｎｍ／４０ｎｍ）金属層を形成した（第６工程、図２（ｆ）参照）。本例において、Ｔｉ／Ａｕの厚さ比率は、１０ｎｍ／４０ｎｍに限定されるものではない。
このようにして作製したグラフェントランジスタの断面概略図を図１（ｂ）に示す。
【００１６】
なお、図中２６はソース電極、２８はドレイン電極、を示す。
【００１７】
作製したグラフェンデバイスの電気特性を評価したところ、ソース電極２６−ゲート電極２４間への印加電圧変化により、主電極間（ソース電極２６−ドレイン電極２８間）を流れる電流が変調する様子が観測され、電界効果トランジスタとして動作することを確認できた。
作製したいずれのトランジスタにおいても電界効果移動度２０００ｃｍ２・Ｖｓ以上という値を得た。
また、デバイスとして有効利用できるサイズとしては、Ｌ１が２μｍ（２０００ｎｍ）以下であれば、奥行き方向の制限はなく、Ｌ２の下限は０．０５μｍ（５０ｎｍ）程度であればよく、この範囲内であれば超高周波デバイスとして使用可能である。
【実施例２】
【００１８】
図３、４に本発明の別の実施形態を示す。
表層に厚さ２００ｎｍの表面保護膜３０を備えた導電性基板３２上に、パルスアークプラズマ蒸着法を用いてアモルファスカーボン膜１４を５ｎｍの厚さに堆積させた（第１工程、図４（ａ）参照）。本例において、表面保護膜３０はＳｉＯ２膜であり、導電性基板３２はｎ型導電型の単結晶シリコン基板である。本例において、表面保護膜３０は２００ｎｍであるが、グラフェン製造上、規定されるものではないが、デバイス（トランジスタ）動作の機能を考えると、５ｎｍ〜３００ｎｍ程度が望ましい。また、ＳｉＯ２ではなく、ＨｆＯ２などのいわゆるHigh-K材料の適用も可能である。また、アモルファスカーボン膜１４の厚さは、前例同様、１〜２０ｎｍが望ましい。
次に、フォトリソグラフィ技術と酸素プラズマ処理を用いてデバイス作製箇所以外の不要なアモルファスカーボン膜１４を取り除いた。
次に、上記アモルファスカーボン膜１４上に電子ビーム蒸着法を用いて、厚さ２０ｎｍの薄膜遷移金属層１６を堆積させた（第２工程、図４（ｂ）参照）。
さらにその上に、フォトリソグラフィ技術と電子ビーム蒸着法を用いて、厚膜遷移金属層１８からなる矩形パターンを形成した（第３工程、図４（ｃ）参照）。
本例において、前例同様、遷移金属はＮｉであるが、融点が１５００℃以下の遷移金属元素、例えばＣｏ等としても同様の効果が得られる。
また、薄膜遷移金属層１６、厚膜遷移金属層１８の厚さは、薄膜遷移金属層１６の金属の凝集を起こさせるため、薄膜遷移金属層１６の厚さを１０ｎｍ〜５０ｎｍ以下とし、凝集した金属を吸い寄せる厚膜遷移金属層１８の厚さは２００ｎｍ以上としてある。
このようにして作製した矩形パターンの寸法例を表２に示す。
【００１９】
【表２】
2017084981.tif 000004
【００２０】
表２の測定は、通常の光学顕微鏡と走査型電子顕微鏡（SEM）でNiの有無を判断し、ラマン散乱マッピングでグラフェン生成を確認しています。ラマン散乱は励起光532nmの個体レーザーを用いた。
【００２１】
次に、作製したサンプルについて窒素雰囲気中１０００℃、５分の熱処理を施した（第４工程、図４（ｄ）参照）。この熱処理条件は、前例と同様、一般的な加熱装置の能力と同様、温度は９００℃〜１２００℃程度とし、時間は２分以上としても良い。
作製したサンプルについて光学顕微鏡、走査型電子顕微鏡による観察を行ったところ、厚さ２０ｎｍの薄膜遷移金属層１６のみが形成されていた領域（Ｌ１領域）には、金属（Ｎｉ）が残っていないことが観測された。
薄膜遷移金属層１６が消失した領域について、ラマン散乱測定による構造同定を行ったところ、この部分にはグラフェン２０からなるカーボン層が形成されていることが確認された。
さらに、一部のサンプルについては、酸処理によって薄膜遷移金属層１６をすべて除去しラマン散乱測定を行ったところ、厚膜遷移金属層１８の下のカーボン層はすべてグラフェン２０からなることが確認された。
このグラフェン２０の厚さは、前例同様、１０ｎｍ〜２０ｎｍ程度（多層グラフェンと呼ばれる領域の厚さ）であった。また、多層グラフェンの層数は最大で６０層程度となる。
【００２２】
次に、ＥＢ蒸着法により電極用絶縁体２２となるＳｉＯ２膜を２００ｎｍ形成した（第５工程、図４（ｅ）参照）後、フォトリソグラフィ技術によって、電極である厚膜遷移金属層１８へのコンタクトホールを形成した。本例において、ＳｉＯ２膜を２００ｎｍであるが、前例同様、５〜３００ｎｍが望ましく、ＨｆＯ２などのいわゆるHigh-K材料の適用も可能である。
次に、電子ビーム蒸着を用いて、基板裏面にゲート電極２４となるＡｕＳｂ合金層を形成し、その後に窒素中３２０℃の熱処理を１０分行った（第６工程、図４（ｆ）参照）。本例において、Ｓｉとの電気的接触がオーミック接触となる限り、ＡｕＳｂ合金、あるいはこの熱処理条件に制限されるものではない（表面状態が良ければ熱処理が無くても十分な場合もある）。また、ＡｕＳｂ以外では、例えばＡｌを数１００ｎｍ堆積した後、４００〜６００℃で３０分間熱処理するなど、としてもよい。
このようにして作製したグラフェントランジスタの概略断面図を図３（ｂ）に示す。
【００２３】
作製したグラフェンデバイスの電気特性を評価したところ、ソース電極２６−ゲート電極２４間への印加電圧変化により、主電極間（ソース電極２６−ドレイン電極２８間）を流れる電流が変調する様子が観測され、電界効果トランジスタとして動作することを確認できた。
作製したいずれのトランジスタにおいても電界効果移動度２０００ｃｍ２・Ｖｓ以上という値を得た。
【符号の説明】
【００２４】
１２  非導電性基板
１４  アモルファスカーボン膜
１６  薄膜遷移金属層
１８  厚膜遷移金属層
２０  グラフェン
２２  電極用絶縁体
２４  ゲート電極
２６  ソース電極
２８  ドレイン電極
３０  表面保護膜
３２  導電性基板
【図１】
2017084981.tif 000005
【図２】
2017084981.tif 000006
【図３】
2017084981.tif 000007
【図４】
2017084981.tif 000008