(57)【要約】【課題】短い波長で発光する量子ドットを簡便に実現できる量子ドットの製造方法及び該製造方法で作製された量子ドットを提供する。【解決手段】量子ドットに含まれるＡｓの原料となるＡｓ2雰囲気下及び所定の基板温度でＩｎ原子を供給することで半導体基板上に量子ドットを形成し、Ａｓ2雰囲気下及び所定の温度を維持しつつ、所望の発光波長または吸収波長の量子ドットが得られる、予め設定された時間で待機する。【選択図】図１
2017045881.tif 000002
【特許請求の範囲】
【請求項１】
Ｉｎ及びＡｓを含む量子ドットの製造方法であって、
前記量子ドットに含まれるＡｓの原料となるＡｓ2雰囲気下及び所定の基板温度でＩｎ原子を供給することで半導体基板上に前記量子ドットを形成し、
前記Ａｓ2雰囲気下及び前記所定の基板温度を維持しつつ、所望の発光波長または吸収波長の前記量子ドットが得られる、予め設定された時間で待機する量子ドットの製造方法。
【請求項２】
前記量子ドットの形成時及び前記待機時における前記所定の基板温度よりも低い温度で前記量子ドットを覆うカバー層を形成する請求項１記載の量子ドットの製造方法。
【請求項３】
前記待機する時間が３０秒未満である請求項１または２記載の量子ドットの製造方法。
【請求項４】
前記カバー層の形成時の基板温度が、前記量子ドットの形成時及び前記待機時における前記所定の基板温度よりも４０度以上低い温度である請求項２または３記載の量子ドットの製造方法。
【請求項５】
前記量子ドットの高次のエネルギー準位間の遷移エネルギーが所望の値となるように、前記Ａｓ2雰囲気下及び前記所定の基板温度において待機する時間を設定する請求項１から４のいずれか１項に記載の量子ドットの製造方法。
【請求項６】
前記量子ドットが、
ＩｎＡｓ、ＩｎＧａＡｓまたはＩｎＡｌＡｓで構成された請求項１から５のいずれか１項に記載の量子ドットの製造方法。
【請求項７】
請求項１から６のいずれか１項に記載の量子ドットの製造方法により作製された量子ドット。
【請求項８】
Ｉｎ及びＡｓを含む量子ドットであって、
前記量子ドットの室温における発光波長または吸収波長が１１５０ｎｍ以下であり、
前記量子ドットの高さが４．５ｎｍよりも高い量子ドット。
【請求項９】
請求項７または８記載の量子ドットを備える光半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は量子ドットの製造方法及び該製造方法で作製された量子ドットに関する。
【背景技術】
【０００２】
バンドギャップの狭い半導体の微細構造がバンドギャップの広い半導体によって２次元または３次元で囲まれた、いわゆる低次元量子構造は、光・電子素子の高機能化や高性能化に有望であり、将来の光・電子産業発展の鍵として、近年多大な関心を集めている。特に、３次元量子閉じ込め構造である量子ドットは、電子の強い閉じこめ効果に基づく状態密度の先鋭化により顕著な量子効果が多岐に渡り発現するため、従来にない優れた機能・性能を有する光・電子デバイスの基本構造としてその実現が期待されている。
【０００３】
化合物半導体から成る量子ドットの代表的な製造方法としては、例えばＳＫ（Stranski-Krastanov）モードを利用した方法が知られている（特許文献１）。これは、半導体基板上に、材料に依存して決まる臨界膜厚を超える量に相当する、該半導体基板とは格子定数が異なる格子不整合系材料を供給することでエピタキシャル成長させる方法である。
【０００４】
化合物半導体から成る量子ドットとして一般的なＩｎＡｓから成る量子ドットは、製造装置内にＧａＡｓから成る半導体基板を設置し、原料であるＡｓ及びＩｎを高温環境下で半導体基板の表面に照射することで作製する。この結果として、島状の３次元ドット構造が自己組織的に形成される。この方法は、リソグラフィー技術を必要とせず、結晶成長のみで形成できるため、良質な結晶から成る量子ドットが作製できる方法として注目されている。
【０００５】
量子ドットは、その作製条件を変えることで、サイズや特性を制御できることが特許文献１に記載されている。量子ドット内には、伝導帯及び価電子帯に離散的なエネルギー準位を有する量子準位が形成される。この量子準位間の遷移エネルギーの値は、その量子ドットのサイズに依存することが知られている。例えば、量子ドットのサイズを小さくすると、量子ドットの伝導帯および価電子帯に形成される離散的な量子準位間の遷移エネルギーのうち最も低エネルギーである基底準位間の遷移エネルギー（バンドギャップエネルギー）の値が大きくなり、発光波長または吸収波長が短くなる。一方、量子ドットのサイズを大きくすると、バンドギャップエネルギーの値が小さくなり、発光波長または吸収波長が長くなる。つまり、量子ドットのサイズを変えることでバンドギャップエネルギーを調整することが可能であり、量子ドットの発光波長や吸収波長を制御できる。
【０００６】
量子ドットのサイズを変えるための方法は複数知られている。例えば、量子ドットの成長時における原料の供給速度を変える方法がある。ＩｎＡｓから成る量子ドットは、一般的にＧａＡｓから成る化合物半導体基板上にＡｓ雰囲気下でＩｎを供給することで形成できる。このとき、Ｉｎの供給速度を変えることでＩｎＡｓから成る量子ドットのサイズを制御することが可能であり、通常、Ｉｎの供給速度を上げることで量子ドットのサイズが小さくなる。
また、ＩｎＡｓから成る量子ドットの形成時における基板温度を所定の範囲内で上昇させる、あるいはＡｓ分圧を下げることで量子ドットのサイズを小さくすることも可能である。その結果、バンドギャップエネルギーが大きい量子ドット、すなわち発光波長の短い量子ドットを得ることができる。
【０００７】
上述したように、Ａｓを含む化合物半導体から成る量子ドットを作製するには、結晶成長時にその原料となるＡｓを供給する必要がある。
量子ドットに代表される量子ナノ構造を作製する方法としては、分子線エピタキシ（ＭＢＥ: Molecular Beam Epitaxy）法や有機金属熱分解法等が知られている。ＭＢＥ法では、Ａｓ原料を供給するために、通常、クヌーセン・セル（Ｋ−セル）と呼ばれる供給源が使用される。Ｋ−セルは、内部に備える坩堝内に金属Ａｓを入れ、該坩堝の周りに巻かれたヒータで加熱することでＡｓを昇華させて半導体基板上に照射するものである。この手法により半導体基板上にはＡｓ原子を４個結合したＡｓ4がＡｓ原料として供給される。
【０００８】
これに対して、クラッキングセルと呼ばれる供給源を使用すると、半導体基板上にはＡｓ原子を２個結合したＡｓ2がＡｓ原料として供給される。クラッキングセルは、上記Ｋ−セルの構成に加えてＡｓ噴出部にも加熱ヒータを備え、昇華されたＡｓ4をセルから噴出する直前に９００〜１１００℃程度で再度加熱することで熱分解し、Ａｓ2へ変化させて半導体基板上へ供給するものである。
【０００９】
このＡｓ2をＡｓ原料として用いることで高品質なＩｎＡｓから成る量子ドットが得られることが特許文献２に記載されている。特許文献２では、Ａｓ2を半導体基板上に供給すると共に、結晶の成長条件を最適化することで、１．３μｍ帯の波長領域で発光するＩｎＡｓから成る量子ドットを作製できることが開示されている。具体的には、Ａｓ2雰囲気下において、成長温度５４０℃以上、成長速度０．００６ＭＬ／ｓ（分子層/秒）の条件で作製することにより、量子ドットの密度が向上し、かつ発光強度も良好な１．３μｍ帯で発光する量子ドットが得られることが記載されている。
【００１０】
また、特許文献３では、ＩｎＡｓまたはＩｎＧａＡｓから成る量子ドットのエネルギー準位を該量子ドットの径を変えることで制御する方法が開示されている。具体的には、量子ドットの径を小さくしてバンドギャップエネルギーを大きくすることで、短い波長で発光する量子ドットが得られることが開示されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００１−０２４２８４号公報
【特許文献２】特開２００７−０５３３２２号公報
【特許文献３】特開２００７−１９４３７８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上記特許文献１や３の記載によれば、量子ドットの発光波長は、該量子ドットのサイズに依存し、発光波長を短くするには、できるだけ小さい量子ドットを作製する必要がある。しかしながら、量子ドットのサイズを小さくすることで発光波長を短くすると、該量子ドットを備える半導体素子を作製する場合に、発光波長に応じて該半導体素子のパラメータを大きく変更しなければならない可能性がある。その場合、発光波長に応じて製造工程等を大きく変えることで、半導体素子の製造工程が複雑になることがある。したがって、発光波長が異なる量子ドットを簡便な方法で作製できることが望ましい。
【００１３】
本発明は上述したような背景技術が有する課題を解決するためになされたものであり、短い波長で発光する量子ドットを簡便に実現できる量子ドットの製造方法及び該製造方法で作製された量子ドットを提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するため本発明の量子ドットの製造方法は、Ｉｎ及びＡｓを含む量子ドットの製造方法であって、
前記量子ドットに含まれるＡｓの原料となるＡｓ2雰囲気下及び所定の基板温度でＩｎ原子を供給することで半導体基板上に前記量子ドットを形成し、
前記Ａｓ2雰囲気下及び前記所定の基板温度を維持しつつ、所望の発光波長または吸収波長の前記量子ドットが得られる、予め設定された時間で待機する方法である。
一方、本発明の量子ドットは、上記量子ドットの製造方法により作製されたものである。
または、Ｉｎ及びＡｓを含む量子ドットであって、
前記量子ドットの室温における発光波長または吸収波長が１１５０ｎｍ以下であり、
前記量子ドットの高さが４．５ｎｍより高い構成である。
【発明の効果】
【００１５】
本発明によれば、短い波長で発光する量子ドットを簡便に実現できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の量子ドットの製造工程を模式的に示す断面図である。
【図２】量子ドット形成後の待機時間と量子ドットの発光ピーク波長との関係の一例を示すグラフである。
【図３】量子ドットのエネルギーバンド構造の一例を示す図であり、同図（ａ）は量子ドットのエネルギーバンド構造の一例を示す模式図、同図（ｂ）は基底準位間の遷移エネルギーが大きくなった場合のエネルギーバンド構造の一例を示す模式図である。
【図４】第１実施例の半導体素子の構成を示す断面図である。
【図５】第１実施例の半導体素子の製造に用いる温度シーケンスを示すグラフである。
【図６】待機工程における待機時間を０秒から６０秒の間で変化させた量子ドットのフォトルミネッセンス発光スペクトルを示すグラフである。
【図７】Ａｓ2雰囲気下において作製された量子ドットの原子間力顕微鏡観測画像を示す図であり、同図（ａ）は待機時間が０秒の量子ドットの観測画像、同図（ｂ）は待機時間が３０秒の量子ドットの観測画像である。
【図８】Ａｓ2雰囲気下において作製された量子ドットのフォトルミネッセンス発光スペクトルを示す図であり、同図（ａ）は待機時間が０秒の条件で作製した量子ドットの発光スペクトルを示すグラフ、同図（ｂ）は待機工程における待機時間が３０秒の条件で作製した量子ドットの発光スペクトルを示すグラフである。
【図９】量子ドット形成後の待機時間と量子ドットの平均高さとの関係を示すグラフである。
【図１０】第２比較例の半導体素子のフォトルミネッセンス発光スペクトルを示すグラフである。
【図１１】第２実施例の光半導体発光素子の一構成例を示す断面図である。
【発明を実施するための形態】
【００１７】
次に本発明について図面を用いて説明する。
以下、本発明の量子ドットの製造方法について、ＧａＡｓから成る半導体基板上にＩｎＡｓから成る量子ドットを、ＭＢＥ法を用いて形成する場合を例にして説明する。
【００１８】
図１は、本発明の量子ドットの製造工程を模式的に示す断面図である。
本発明の量子ドットを作製する場合、まずＧａＡｓから成る半導体基板１をＭＢＥ装置内に設置し、周知の方法で半導体基板１の表面を清浄化した後、例えば基板温度を５００数十℃程度に設定して、半導体基板１上にＧａＡｓから成る第１の半導体層２を形成する（図１（ａ））。次に、例えば５００℃程度まで基板温度を低下させた後、Ａｓ雰囲気下で臨界膜厚を超える量である２．０ＭＬ（分子層）相当のＩｎを供給する。このとき、ＧａＡｓとＩｎＡｓの格子定数差に起因する歪のため、ＩｎＡｓ結晶がＳＫモードで成長し、３次元の島状構造が形成される（図１（ｂ））。この島状構造のＩｎＡｓ結晶が量子ドット３となる。
【００１９】
量子ドット３の形成後、基板温度を量子ドット３形成時の温度で維持しつつＡｓ雰囲気下で予め設定された所定の時間だけ待機する（図１（ｃ））。その後、基板温度を数十℃程度低下させ、量子ドット３を覆うカバー層であるＧａＡｓから成る第２の半導体層４を形成し（図１（ｄ））、量子ドット３を備えた半導体ウエハの製造を終了する。なお、図１（ｄ）に示す半導体ウエハを用いて所望の半導体素子を作製するため、図１（ｄ）に示す工程の前後に所望の構造を形成するための工程を追加してもよい。
【００２０】
上述したように、ＩｎＡｓから成る量子ドット３の原料であるＡｓの供給源には、セル構造の単純さや扱い易さ等から、一般的にはＫ−セルが使用されてきた。Ｋ−セルを供給源として用いた場合、４個のＡｓ原子を結合したＡｓ4が半導体基板１上に供給される。本発明では、上記ＩｎＡｓから成る量子ドット３の形成工程及びその後の待機工程で供給するＡｓ原料としてＡｓ2を用いる。Ａｓ2の供給源には、上記クラッキングセルを用いればよい。
【００２１】
なお、上述した本発明の量子ドットの製造方法では、量子ドット３の形成後、Ａｓ2雰囲気下で基板温度を量子ドット３形成時の温度で維持しつつ、予め設定された所定の時間（待機時間）だけ待機し、その後、カバー層（第２の半導体層４）を形成する。量子ドット３が形成された直後、すなわちＩｎの供給を停止することでＩｎＡｓ結晶の成長を停止させた直後は、ＩｎＡｓから成る島状構造（量子ドット）に取り込まれずに基板表面付近を漂っているＩｎ原子が存在する。量子ドット３形成後の待機工程は、この基板表面付近のＩｎ原子を量子ドット３として取り込み、安定化させるために必要不可欠な工程として知られている。
【００２２】
図２は、量子ドット形成後の待機時間と量子ドットの発光ピーク波長との関係の一例を示すグラフである。
図２は、ＩｎＡｓから成る量子ドットの形成工程及びその後の待機工程で供給するＡｓ原料としてＡｓ2またはＡｓ4を用い、待機工程における待機時間を０，１５，３０，６０秒に設定した試料をそれぞれ作製し、各試料の特性を測定することで得られたグラフである。図２のＡｓ2はＡｓ2を用いて作製した試料の特性例を示し、図２のＡｓ4はＡｓ4を用いて作製した試料の特性例を示している。各試料の発光ピーク波長は、それぞれの試料に励起光を照射することで発光するフォトルミネッセンスによる発光強度が最も強い波長を示している。
図２に示すように、Ａｓ2を用いて作製した試料の発光ピーク波長は、Ａｓ4を用いて作製した試料の発光ピーク波長よりも短い波長となる傾向がある。また、Ａｓ2を用いて作製した試料の発光ピーク波長は、待機時間が短くなると共に１２１０から１１４０ｎｍまで大きく変化する。一方、Ａｓ4を用いて作製した試料の発光ピーク波長も待機時間が短くなると共に短い波長へ変化するが、その変化量は１０ｎｍ程度である。
すなわち、Ａｓ2を用いて作製した量子ドットは、発光ピーク波長が待機時間によって大きく変動するため、量子ドット形成後の待機時間によって発光波長を制御できることが分かる。また、Ａｓ2を用いて作製した量子ドットは、Ａｓ4を用いて作製した量子ドットでは得られない１１５０ｎｍ以下の発光波長を実現できる。Ａｓ2は、少なくとも量子ドットの成長工程及びその後の待機工程で供給すればよく、それ以外の工程はＡｓ2またはＡｓ4のどちらを供給してもよい。
【００２３】
また、本発明では、カバー層であるＧａＡｓから成る第２の半導体層４の形成時における基板温度を、量子ドット３の成長工程及びその後の待機工程における温度よりも低く設定する。具体的には、量子ドット３の形成工程及びその後の待機工程における温度よりも４０℃以上（例えば５０℃程度）低い温度に設定し、基板温度を急速に低下させた後、カバー層を形成する。この工程により、カバー層の結晶成長時における、量子ドットを構成する原子とカバー層を構成する原子との混晶化が抑制される。そのため、良質な結晶から成る量子ドット３を得ることが可能であり、該量子ドット３の発光強度の低下が抑制される。
【００２４】
図２で示したように、本発明の製造方法で作製された量子ドットは、待機時間が０秒のときの発光ピーク波長が約１１４０ｎｍとなる。一方、特許文献１によれば、同様の発光ピーク波長となるＡｓ4を用いて作製された量子ドットでは発光強度が大きく低下する。
それに対して、本発明の製造方法で作製された待機時間が０秒の量子ドットでは、フォトルミネッセンスによる発光強度に顕著な低下がみられない。また、本発明の製造方法で形成された待機時間が０秒の量子ドットは、同じ条件で作製されたＡｓ4を用いた試料及びＡｓ2を用いて作製された待機時間の長い試料と比べても発光強度がほとんど変わらない。これは、本発明の製造方法で作製された量子ドットは、待機時間を短く設定しても、量子ドットの形成直後に基板表面付近に漂うＩｎ原子に起因する量子ドットの特性劣化がほとんどないことを示している。
【００２５】
すなわち、本発明の製造方法によって作製された量子ドットは、比較的短い波長領域（〜１．１μｍ帯）で発光するにもかかわらず、長い波長領域（〜１．３μｍ帯）で発光するＡｓ4を用いて作製された背景技術の量子ドットと比べて遜色のない強度で発光する。そのため、本発明によれば、発光強度の低下を伴うことなく、短波長（〜１．１μｍ帯）で発光する量子ドットを実現できる。
【００２６】
なお、Ａｓ4を用いて作製した量子ドットであっても、１１５０ｎｍ以下の比較的短い波長の光を発光する量子ドットを実現することは可能である。しかしながら、特許文献１によれば、そのような量子ドットは、そのサイズを数分の１程度にまで小さくする必要がある。また、特許文献３によれば、基底準位間の遷移エネルギーが１．０２ｅＶ（波長に換算して約１２３０ｎｍ）の量子ドットの直径は約３０ｎｍであり、基底準位間の遷移エネルギーが１．１２ｅＶ（波長に換算して約１１００ｎｍ）の量子ドットの直径は約１３ｎｍにまで小さくなることが記載されている。
本発明の製造方法では、Ａｓ2を用いて量子ドットを形成し、その後の待機時間を短くすることで、直径が約４０ｎｍ程度の量子ドットを形成することが可能であり、発光波長を短くすることによるサイズの低下がほとんど観察されなかった。
上述したように、量子ドットのサイズを小さくすることで発光波長を短くすると、該量子ドットを備える半導体素子を作製する場合に、発光波長に応じて該半導体素子のパラメータを大きく変更しなければならない可能性がある。その場合、発光波長に応じて製造工程等を大きく変えることで、半導体素子の製造工程が複雑になることがある。本発明の製造方法で作製された量子ドットは、量子ドット形成後の待機時間を変化させるだけで発光波長を大きく変化させることが可能であり、発光波長を短くすることによるサイズの低下がほとんど観察されない。そのため、短い波長（〜１．１μｍ帯）で発光する量子ドットを簡便に実現できる。
上記説明では、本発明の製造方法で作製された量子ドットを発光素子として利用する例を示しているが、本発明の製造方法で作製された量子ドットは光電変換を行う受光素子にも使用できる。
【００２７】
ところで、本発明の製造方法では、量子ドットの基底準位間の遷移エネルギーを増大させることで短い波長で発光する量子ドットが実現可能であるが、基底準位間の遷移エネルギーが増大するということは、量子ドットの高次の励起準位間（例えば基底準位と励起準位間）のエネルギーが相対的に変化することを意味している。
【００２８】
図３は、量子ドットのエネルギーバンド構造の一例を示す図であり、同図（ａ）は量子ドットのエネルギーバンド構造の一例を示す模式図、同図（ｂ）は基底準位間の遷移エネルギーが大きくなった場合の量子ドットのエネルギーバンド構造の一例を示す模式図である。量子ドットのエネルギーバンドは、厳密には３次元構造であるが、ここでは１次元構造により模式的に示してある。
図３（ａ）及び（ｂ）に示す中心部分が量子ドット領域であり、その両サイドがバリア領域である。量子ドット領域には基底準位ＥＬ１と励起準位ＥＬ２とが形成される。
【００２９】
例えば、図３（ａ）に示す量子ドットでは、励起準位ＥＬ２と基底準位ＥＬ１のエネルギー差に相当する波長光が入射されると、そのエネルギーを吸収して基底準位ＥＬ１の電子が励起準位ＥＬ２へ励起される。励起準位ＥＬ２の電子が基底準位ＥＬ１へ戻ると、ＥＬ１とＥＬ２のエネルギー差に相当する波長光が発光される。また、励起された電子を集めて電流として検知すれば、光検出器が実現できる。例えばＩｎＡｓから成る量子ドットの基底準位ＥＬ１と励起準位ＥＬ２の差は１００ｍｅＶ前後であり、発光波長としては赤外線領域となる。実際の量子ドットを用いた赤外線センサでは、量子ドット領域の近傍に形成された薄膜層のエネルギー準位との間で電子が遷移することが多いため、さらに複雑なものとなるが、波長が長い赤外線領域で動作する光半導体素子を実現できる。
【００３０】
そこで、発光波長が短くなるように本発明の製造方法で量子ドットを作製する。すると、基底準位間のエネルギー差（バンドギャップエネルギーＢＧ）が大きくなり、図３（ｂ）で示すように基底準位ＥＬ１と励起準位ＥＬ２のエネルギー差も変化するため、高次の遷移エネルギーも制御できる。
【００３１】
すなわち、本発明の製造方法で作製された量子ドットを赤外線素子に適用する場合、その動作波長を赤外線領域内で制御できる。上記説明では光電変換（受光素子）を例にしたが、光を放出する発光素子の場合でも原理は同様である。
また、本発明の製造方法で作製された量子ドットでは、基底準位間の遷移に基づく発光波長または吸収波長を制御できるだけでなく、高次の量子準位間の遷移に基づく発光波長または吸収波長を制御することも可能である。すなわち、本発明では、量子ドットの高次のエネルギー準位間の遷移エネルギーが所望の値となるように、量子ドット形成後にＡｓ2雰囲気下で待機する待機時間を設定すればよい。
なお、本実施形態においては、量子ドットがＩｎＡｓの場合について述べたが、ＩｎおよびＡｓを構成材料として含むＩｎＧａＡｓまたはＩｎＡｌＡｓの場合でも同様に量子ドットのエネルギー準位を制御することが可能である。
【実施例】
【００３２】
次に本発明の実施例について図面を用いて説明する。
（第１実施例）
第１実施例では、本発明の製造方法で作製した量子ドットを含む半導体素子の評価結果を示す。
図４は、第１実施例の半導体素子の構成を示す断面図である。図５は、第１実施例の半導体素子の製造に用いる温度シーケンスを示すグラフである。
図４に示すように、第１実施例の半導体素子は、半導体基板４１上にＧａＡｓから成る第１のバッファ層４２、ＡｌＧａＡｓから成る第１のバリア層４３、ＧａＡｓから成る第１の半導体層４４、ＩｎＡｓから成る第１の量子ドット層４５、カバー層であるＧａＡｓから成る第２の半導体層４６、ＡｌＧａＡｓから成る第２のバリア層４７、ＧａＡｓから成る第３の半導体層４８及びＩｎＡｓから成る第２の量子ドット層４９を備える構成である。
【００３３】
第１実施例では、カバー層で覆われない量子ドット層４９も評価するため、第２の半導体層４６上に第２のバリア層４７及び第３の半導体層４８を形成した後、該第３の半導体層４８上に第１の量子ドット層４５と同じ作製条件で第２の量子ドット層４９を形成した。
また、第１実施例では、ＭＢＥ装置を用いて、図５に示す温度シーケンスにしたがって第１のバッファ層４２、第１のバリア層４３、第１の半導体層４４、第１の量子ドット層４５及び第２の半導体層４６を作製した。基板温度は周知のパイロメータを用いて測定した。
【００３４】
第１実施例の半導体素子の製造工程は、以下の通りである。
まず、結晶の面方位（００１）のＧａＡｓから成る半導体基板４１を用意し、該半導体基板４１を、例えばＭＢＥ装置が備える真空室内に設置し、予備加熱することで基板表面に吸着している水分等を除去する。半導体基板４１には、Ｓｉを２×１０18ｃｍ-3程度ドーピングしたｎ+タイプのものを用いた。
続いて、半導体基板４１を成長室内へ移動させ、Ａｓ雰囲気下で基板温度を５８０℃まで上昇させることで半導体基板４１の表面に形成された自然酸化膜を除去する。
【００３５】
次に、半導体基板４１の基板温度を５２０℃まで低下させた後、該半導体基板４１上に厚さ３００ｎｍ程度のＧａＡｓから成る第１のバッファ層４２を形成する。続いて、量子ドットを効率よく発光させるため、第１のバッファ層４２上に厚さ１０ｎｍ（Ａｌ組成は０．３）程度のＡｌＧａＡｓから成る第１のバリア層４３を形成し、さらにその上にＧａＡｓから成る第１の半導体層４４（厚さ３０ｎｍ）を形成する。
【００３６】
その後、基板温度を４９０℃程度まで低下させ、臨界膜厚を超える量である２．０ＭＬ（分子層）相当のＩｎを０．２ＭＬ／ｓの速度で供給することで、第１の半導体層４４上にＩｎＡｓから成る第１の量子ドット層４５を形成する。
【００３７】
第１の量子ドット層４５を形成後、Ａｓ雰囲気下で第１の量子ドット層４５の形成温度を維持しつつ所定の時間待機し、その後、基板温度を４４０℃まで５０℃／分の速度で低下させる。基板温度が４４０℃に到達すると、第１の量子ドット層４５を覆うようにカバー層であるＧａＡｓから成る第２の半導体層４６（厚さ３０ｎｍ）及びＡｌＧａＡｓから成る第２のバリア層４７（Ａｌ組成０．３、厚さ１０ｎｍ）をそれぞれ形成する。
【００３８】
本実施例において、Ａｓの供給源としては、自然酸化膜の除去工程から第１の半導体層４４の形成工程まではＡｓ4を用い、第１の量子ドット４５の形成工程及びその後の待機工程ではＡｓ2を用い、さらにその後の工程ではＡｓ4を用いた。Ａｓのビームフラックスは、Ａｓ2及びＡｓ4共に１．８×１０-5Ｔｏｒｒ程度とし、Ａｓ2の供給源であるクラッキングセルのクラッキング部（Ａｓ噴出部）の温度は１１００℃に設定した。また、第１の量子ドット層４５形成後の待機時間として、０秒、１５秒、３０秒、６０秒に設定したものをそれぞれ作製した。
【００３９】
第２のバリア層４７を形成後、ＧａＡｓから成る第３の半導体層４８（厚さ２０ｎｍ）を形成し、Ａｓの供給源をＡｓ2へ切り替え、ＩｎＡｓから成る第２の量子ドット層４９を第１の量子ドット層４５と同じ条件で作製した。
【００４０】
図６は、待機工程における待機時間を０秒から６０秒の間で変化させた量子ドットのフォトルミネッセンス発光スペクトルを示すグラフである。図６は、量子ドットの励起光にＨｅ−Ｎｅレーザを用い、待機時間が０、１５、３０，６０秒の半導体素子に３００Ｗ／ｃｍ2の強度で照射したときに得られるフォトルミネッセンス発光スペクトルを室温にて測定した結果を示している。
【００４１】
量子ドットの形成工程及びその後の待機工程でＡｓ2を用いて作製した第１実施例の半導体素子の発光スペクトルの一例を図６の下段に示す。図６の上段は、量子ドットの形成工程及びその後の待機工程でＡｓ4を用いて作製した、後述する第１比較例の半導体素子の発光スペクトルの一例を示している。
図６の下段で示すように、第１実施例では、フォトルミネッセンスによる発光ピーク波長が、待機時間が短い半導体素子ほど短くなる。また、待機時間が６０秒の半導体素子の発光ピーク波長は１２１０ｎｍであり、待機時間が０秒の半導体素子の発光ピーク波長は１１４０ｎｍであり、その差が約７０ｎｍとなる。
【００４２】
図７は、Ａｓ2雰囲気下において作製された量子ドットの原子間力顕微鏡観測画像を示す図であり、同図（ａ）は待機時間が０秒の量子ドットの観測画像、同図（ｂ）は待機時間が３０秒の量子ドットの観測画像である。図７（ａ）及び（ｂ）は、量子ドットの形成工程及びその後の待機工程でＡｓ2を用いて作成した半導体素子表面の１μｍ×１μｍの領域を、原子間力顕微鏡を用いて観測した様子を示している。
【００４３】
図７（ａ）に示す待機時間が０秒の半導体素子の観測結果によれば、量子ドットの密度は２．８×１０10ｃｍ-2であり、図７（ｂ）に示す待機時間が３０秒の半導体素子の観測結果によれば、量子ドットの密度は２．５×１０10ｃｍ-2であった。また、待機時間が０秒及び３０秒の半導体素子共に直径が４０ｎｍ程度の量子ドットが形成されており、サイズの差は観察されなかった。すなわち、Ａｓ2を用いて作製された第１実施例の量子ドットは、発光波長が短くなってもサイズの小型化はほとんど見られず、直径が４０ｎｍ程度となる。
【００４４】
上述した特許文献１によれば、量子ドットの形成にＡｓ4を用いる場合、発光ピーク波長が約１１４０ｎｍであるＩｎＡｓから成る量子ドットを実現するには、ＩｎＡｓ結晶の成長速度を速くすればよい。しかしながら、その場合は量子ドットの直径が約２０ｎｍ程度まで小さくなる。すなわち、特許文献１に記載された発光ピーク波長が約１２００ｎｍであるＩｎＡｓから成る量子ドットの直径は約４０ｎｍであるため、発光ピーク波長が約１１４０ｎｍの量子ドットを実現するにはサイズを半分程度にする必要がある。
一方、第１実施例の半導体素子は、１１４０ｎｍ程度の短い波長で発光するにもかかわらず、量子ドットのサイズは１２００ｎｍで発光する量子ドットのサイズとほとんど変わらない。
【００４５】
図８は、Ａｓ2雰囲気下において作製された量子ドットのフォトルミネッセンス発光スペクトルを示す図であり、同図（ａ）は待機時間が０秒の条件で作製した量子ドットの発光スペクトルを示すグラフ、同図（ｂ）は待機工程における待機時間が３０秒の条件で作製した量子ドットの発光スペクトルを示すグラフである。
図８（ａ）及び（ｂ）は、量子ドットの励起光にＨｅ−Ｎｅレーザを用い、待機時間が０、３０秒の半導体素子に３００Ｗ／ｃｍ2の強度で照射したとき得られるフォトルミネッセンス発光スペクトルを室温にて測定した結果を示している。また、図８（ａ）及び（ｂ）は、量子ドットの形成工程及びその後の待機工程でＡｓ2を用いて作製した半導体素子の発光スペクトルを示している。
【００４６】
図８（ａ）に示すように、待機時間が０秒で作製した半導体素子の発光強度のピーク値は５１，０００ａ．ｕ．（arbitrary unit）であり、待機時間が３０秒で作製した半導体素子の発光強度のピーク値は５５，０００ａ．ｕ．である。すなわち、待機時間が０秒で作製した半導体素子では、待機時間が３０秒で作製した半導体素子と比べて遜色のない発光強度が得られる。
また、待機時間が０秒で作製した半導体素子の発光ピーク波長は１１４０ｎｍであり、待機時間が３０秒で作製した半導体素子の発光ピーク波長は１１８０ｎｍである。特許文献１では、Ａｓ4雰囲気下で作製された量子ドットの発光強度が大きく低下していたのに対し、本実施例では、短い波長で発光しているにもかかわらずフォトルミネッセンスによる発光強度の有意な低下は観測されなかった。
【００４７】
（第１比較例）
次に本発明の第１比較例について図面を用いて説明する。
第１比較例では、第１実施例の半導体素子の製造方法において、Ａｓ2を使用した工程をＡｓ4に置き換えて作製した半導体素子の評価結果を示す。
第１比較例の半導体素子は、量子ドット形成時及びその後の待機工程でＡｓ2の代わりにＡｓ4を用いて作製した以外は第１実施例と同じ条件で作製したものである。すなわち、第１比較例の半導体素子は、Ａｓ原料として全行程でＡｓ4を用いて作製したものである。
第１比較例の半導体素子の構成は、図４に示した第１実施例の半導体素子と同様である。Ａｓのビームフラックスは１．８×１０-5Ｔｏｒｒとし、第１の量子ドット層４５形成後の待機時間は、第１実施例と同様に０秒、１５秒、３０秒、６０秒に設定したものを作製した。
【００４８】
量子ドットの形成工程及びその後の待機工程においてＡｓ4を用いて作製した半導体素子のフォトルミネッセンス発光スペクトルを図６の上段に示す。
図６の上段で示すように、第１比較例の各半導体素子のフォトルミネッセンスによる発光ピーク波長は、待機時間が短くなるにしたがってわずかに短くなる。しかしながら、待機時間が６０秒の半導体素子の発光ピーク波長が１２２０ｎｍであるのに対し、待機時間が０秒の半導体素子の発光ピーク波長は１２１０ｎｍであり、１０ｎｍ程度短くなっているだけである。
すなわち、Ａｓ4を用いて作製した第１比較例の量子ドットは、待機時間によって発光ピーク波長が変化するが、その変化量は１０ｎｍ程度である。一方、上述したように、第１実施例の待機時間が６０秒の半導体素子の発光ピーク波長は１２１０ｎｍであり、待機時間が０秒の半導体素子の発光ピーク波長は１１４０ｎｍであり、その差が約７０ｎｍとなる。
したがって、本発明の製造方法で作製された量子ドットは、量子ドット形成後の待機工程における待機時間によって発光波長を広い範囲で制御できることが分かる。
【００４９】
図９は、量子ドット形成後の待機時間と量子ドットの平均高さとの関係を示すグラフである。図９のＡｓ2は第１実施例の半導体素子の待機時間に対する量子ドットの平均高さの関係を示し、図９のＡｓ4は第１比較例の半導体素子の待機時間に対する量子ドットの平均高さの関係を示している。
図９に示すように、第１実施例の量子ドットと第１比較例の量子ドットとでは、第１実施例の量子ドットの方が平均高さが高く、より高い量子ドットが形成されていることが分かる。具体的には、第１比較例の量子ドットの平均高さは最も高いときで４．５ｎｍ（待機時間３０秒、６０秒）程度であり、第１実施例の量子ドットの平均高さは最も低いときでも４．８ｎｍ（待機時間０秒）程度となる。また、第１実施例及び第１比較例共に待機時間が短くなると量子ドットの高さが低くなる傾向があるが、待機時間が０秒と６０秒とではその高さの差が１ｎｍ以下であり、変化量はほとんど同じである。
【００５０】
量子ドットの高さが発光波長毎に大きく変わると、該量子ドットを備える半導体素子を作製する場合に、該半導体素子のパラメータを大きく変更しなければならない可能性がある。
しかしながら、本発明の製造方法で作製された量子ドットは、量子ドット形成後の待機時間を変化させるだけで発光波長を大きく変化させることが可能であり、発光波長を大きく（約７０ｎｍ）変化させても量子ドットの高さは１ｎｍ程度の変化で済む。そのため、半導体素子のパラメータを大きく変更する必要がなく、複数の発光波長を有する量子ドットを含む半導体素子を簡便に作製できる。
【００５１】
（第２比較例）
次に本発明の第２比較例について図面を用いて説明する。
第２比較例では、第１実施例の製造工程において、量子ドット形成後に基板温度を維持しつつカバー層である第２の半導体層４６を直ちに形成（待機時間が０秒）した半導体素子の評価結果を示す。その他の製造工程は第１実施例と同様であるため、その説明は省略する。
【００５２】
図１０は、第２比較例の半導体素子のフォトルミネッセンス発光スペクトルを示すグラフである。
図１０は、第１実施例及び第１比較例と同様に、量子ドットの励起光としてＨｅ−Ｎｅレーザを用い、待機時間が０秒の半導体素子に３００Ｗ／ｃｍ2の強度で照射したときに得られるフォトルミネッセンス発光スペクトルを室温にて測定した結果を示している。その他の測定条件も第１実施例及び第１比較例と同じである。
【００５３】
図１０に示すように、第２比較例の半導体素子では、フォトルミネッセンスによる発光ピーク波長が１１２０ｎｍであり、第１実施例と同様に発光波長が短くなる。しかしながら、その発光強度はピーク値で１４００ａ．ｕ．であり、第１実施例の半導体素子の１／４０程度にまで大きく低下している。
この結果は、量子ドットの形成工程及びそれに続く待機工程の後、基板温度を下げてカバー層である第２の半導体層４６を含む各層を形成することが、発光強度の低下の抑制に効果があることを示している。
【００５４】
上述したように、量子ドットの形成後、基板温度を下げずにカバー層を含む各層を形成すると、新たに形成する層の原子と量子ドットの原子とが相互拡散を起こして混晶化し、量子ドットの結晶品質が低下すると考えられる。このことが発光強度の低下を引き起こす原因となる。したがって、量子ドットの形成後、基板温度を下げ、その後、カバー層等を形成すれば、量子ドットの原子とカバー層の原子との混晶化を抑制できる。そのため、良質な結晶から成る量子ドットを得ることが可能であり、該量子ドットの発光強度の低下が抑制される。
この効果は、カバー層形成時の基板温度を量子ドット形成時の基板温度よりも数１０℃程度低くすれば得られる。特に、カバー層形成時の基板温度を量子ドット形成時の基板温度よりも４０℃以上低くすれば、より大きな効果が得られる。
【００５５】
（第２実施例）
次に本発明の第２実施例について図面を用いて説明する。
第２実施例では、本発明の製造方法で作製された量子ドットを含む光半導体発光素子を示す。
図１１は、第２実施例の光半導体発光素子の一構成例を示す断面図である。
図１１に示すように、第２実施例の光半導体発光素子は、本発明の製造方法で作製された発光波長が異なる４層の量子ドット１１０４が積層された発光活性層１１０５を備えた構成である。
【００５６】
第２実施例の光半導体発光素子用の半導体ウエハは、例えば以下の製造工程により作製される。
まず、Ｓｉを２×１０18ｃｍ-3程度ドープしたｎ+−ＧａＡｓから成る半導体基板１１０１を用意する。次に、半導体基板１１０１の表面を周知の方法で清浄化した後、Ｓｉを１×１０18ｃｍ-3ドープした厚さ３００ｎｍ程度のｎ+−ＧａＡｓから成るバッファ層１１０２、並びにＳｉを２×１０17ｃｍ-3ドープした厚さ１５００ｎｍ程度のｎ−ＡｌＧａＡｓから成るクラッド層（Ａｌ組成：０．３５）１１０３を堆積する。
【００５７】
続いて、クラッド層１１０３上に、異なる発光波長を有する４層の量子ドット層１１０４及び各量子ドット層１１０４を覆うＧａＡｓ層を備えた発光活性層１１０５を第１実施例で示した製造工程で形成する。
ＩｎＡｓから成る各量子ドット層１１０４は、温度４９０℃、Ａｓ2雰囲気下において０．２ＭＬ／ｓの供給速度で１０秒間Ｉｎを供給することで形成し、各量子ドット層１１０４形成後の待機時間を０秒、１５秒、３０秒、６０秒の４種類に設定する。各量子ドット層１１０４は厚さが５０ｎｍ程度のＧａＡｓ層でそれぞれ覆うことで発光活性層１１０５を作製し、発光活性層１１０５の各ＧａＡｓ層には不純物のドーピングは行わなかった。その後、Ｂｅを２×１０17ｃｍ-3ドープした厚さが１５００ｎｍ程度のｐ−ＡｌＧａＡｓから成るクラッド層（Ａｌ組成：０．３５）１１０６、並びにＢｅを２×１０18ｃｍ-3ドープした厚さ３００ｎｍ程度のｐ+−ＧａＡｓから成るキャップ層１１０７を堆積し、光半導体発光素子用の半導体ウエハの製造工程を終了する。
【００５８】
作製した半導体ウエハは、フォトリソグラフィー技術を用いてキャップ層１１０７及びクラッド層１１０６の一部をリッジ状にエッチング除去し、その側面及び上面を覆うように誘電体（ＳｉＯ2）膜から成るパッシベーション層１１０８を形成する。さらに、キャップ層１１０７上部のパッシーション膜１１０８を除去し、キャップ層１１０７上にＴｉＡｕから成るｐ−電極層１１０９を形成し、半導体基板１１０１の下面にＮｉ／ＡｕＧｅ／Ｎｉ／Ａｕから成るｎ−電極層１１１０を形成することで光半導体発光素子が得られる。
【００５９】
その後、半導体ウエハから各光半導体発光素子をそれぞれ切断・分離し、特性を調べたところ、１０５０〜１２５０ｎｍの広い発光波長を有する光半導体発光素子が得られた。
【００６０】
第２実施例によれば、各量子ドット層１１０４の発光スペクトルが重畳した発光スペクトルを有する、発光帯域が広い（約２００ｎｍ）、例えば光干渉断層計用の光源に用いることができる光半導体発光素子が得られた。
【産業上の利用可能性】
【００６１】
本発明は一般的な量子ドットの作製手法に関するものである。本発明は、量子ドットを用いた発光・受光素子等の光デバイス一般に適用可能であり、量子ドットを用いた短波長光デバイスに適用できる。例えば、光干渉断層計用光源、光通信における多重波長光通信用光源、近赤外線受光器、広帯域吸収太陽電池等に用いる半導体素子に適用できる。また、高次の励起準位間遷移（サブバンド間遷移）を利用した赤外線量子ドットセンサに適用することで、素子構造のパラメータを変えることなく、量子ドットセンサの受光波長を長波長（赤外領域）まで拡大できる。
【００６２】
以上、本発明について発明の実施の形態及び実施例で説明したが、本発明は上述した発明の実施の形態及び実施例の記載に限定されるものではなく、本発明の技術的思想の範囲内で各種の変形が可能である。例えば、上述した発明の実施の形態及び実施例で示した数値、物質、原料等は一例であり、必要に応じてこれらと異なるものを用いてもよい。
【符号の説明】
【００６３】
１、４１、１１０１    半導体基板
２    第１の半導体層
３    量子ドット
４    第２の半導体層
４２    バッファ層
４３    第１のバリア層
４４    第１の半導体層
４５    第１の量子ドット層
４６    第２の半導体層
４７    第２のバリア層
４８    第３の半導体層
４９    第２の量子ドット層
１１０２    バッファ層
１１０３，１１０６    クラッド層
１１０４    量子ドット層
１１０５    活性層
１１０７    キャップ層
１１０８    パッシベーション層
１１０９    ｐ−電極層
１１１０    ｎ−電極層
【図１】
2017045881.tif 000003
【図２】
2017045881.tif 000004
【図３】
2017045881.tif 000005
【図４】
2017045881.tif 000006
【図６】
2017045881.tif 000007
【図９】
2017045881.tif 000008
【図１０】
2017045881.tif 000009
【図１１】
2017045881.tif 000010
【図５】
2017045881.tif 000011
【図７】
2017045881.tif 000012
【図８】
2017045881.tif 000013