(57)【要約】      （修正有）【課題】撮像素子が有するスロープ型のＡ／Ｄ変換回路でＡ／Ｄ変換を行う場合に消費電力を低減する。【解決手段】撮像素子は、画素が複数配置された画素部２００と、画素部から出力される画素信号を互いに傾きの異なる複数のランプ信号のいずれかと比較することによりデジタルデータに変換する変換回路２０３〜２０９とを備える。画素信号の大きさに応じて複数のランプ信号のいずれかを用いて画素信号をデジタルデータに変換する第１の変換モードと、画素信号の大きさにかかわらず複数のランプ信号のなかで傾きの最も小さいランプ信号を用いて画素信号をデジタルデータに変換する第２の変換モードのいずれかのモードで変換回路が変換処理を行うように制御される。【選択図】図２
2017152839.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部を有する画素が複数配置された画素部と、前記画素部から出力される画素信号を時間の経過に伴って電位が変化し互いに傾きの異なる複数のランプ信号のいずれかと比較することにより前記画素信号をデジタルデータに変換する変換手段とを備えた撮像素子と、
前記画素信号の大きさに応じて前記複数のランプ信号のいずれかを用いて前記画素信号をデジタルデータに変換する第１の変換モードと、前記画素信号の大きさにかかわらず前記複数のランプ信号のなかで傾きの最も小さいランプ信号を用いて前記画素信号をデジタルデータに変換する第２の変換モードのいずれかのモードで前記変換手段が変換処理を行うように制御する制御手段と、
を有することを特徴とする撮像装置。
【請求項２】
光電変換部を有する画素が行列状に配置された画素部を有する撮像素子と、
前記撮像素子からの出力を所定のゲインで増幅して出力する増幅手段と、
前記撮像素子及び前記増幅手段を制御する制御手段とを有し、
前記撮像素子は、
前記画素部の出力と基準電圧とを比較する第１の比較回路と、
それぞれ時間の経過に伴って一定の傾きで電位が変化する、互いに異なる傾きの複数のランプ波形の内から、前記第１の比較回路の出力に応じて１つの前記ランプ波形を選択する選択回路と、
前記画素部の出力と前記選択回路により選択された前記ランプ波形とを比較し、前記ランプ波形の出力開始から前記画素部の出力と前記ランプ波形とが一致するまでの時間に基づいて前記画素部の出力をデジタルデータに変換する変換回路と、
前記変換回路から出力された前記デジタルデータに、前記選択回路により選択された前記ランプ波形の傾きに応じたビットシフト処理を施して出力するビットシフト回路とを有し、
前記増幅手段でのゲインが所定のゲイン以上である場合、前記制御手段が、前記複数のランプ波形の内から傾きの最も小さい前記ランプ波形を選択するように前記選択回路を制御して、前記第１の比較回路、前記選択回路、及び前記ビットシフト回路の動作を停止させるように制御し、前記最も小さいランプ波形を用いて前記画素部の出力をデジタルデータに変換することを特徴とする撮像装置。
【請求項３】
前記複数のランプ波形は、第１のランプ波形と前記第１のランプ波形より傾きの大きい第２のランプ波形であり、
前記選択回路は、前記画素部の出力が前記基準電圧より小さいときに前記第１のランプ波形を選択し、前記画素部の出力が前記基準電圧より大きいときに前記第２のランプ波形を選択し、
前記ビットシフト回路は、前記選択回路により前記第２のランプ波形が選択された場合、前記変換回路から出力された前記デジタルデータに前記ビットシフト処理を行うことを特徴とする請求項２記載の撮像装置。
【請求項４】
前記増幅手段でのゲインがＳ２／Ｓ１倍以上（Ｓ１は前記第１のランプ波形の傾き、Ｓ２は前記第２のランプ波形の傾き）である場合、前記制御手段が、前記第１の比較回路、前記選択回路、及び前記ビットシフト回路の動作を停止させるように制御し、前記第１のランプ波形を用いて前記画素部の出力をデジタルデータに変換することを特徴とする請求項３記載の撮像装置。
【請求項５】
前記増幅手段からの出力に所定のオフセット成分を付加する場合、前記制御手段が、前記第１の比較回路、前記選択回路、及び前記ビットシフト回路の動作を停止させるように制御し、前記第１のランプ波形を用いて前記画素部の出力をデジタルデータへの変換を行わせる前記所定のゲインを前記所定のオフセット成分に応じて制御することを特徴とする請求項４記載の撮像装置。
【請求項６】
前記所定のオフセット成分は、前記撮像素子における黒レベルに対応する成分であることを特徴とする請求項５記載の撮像装置。
【請求項７】
前記基準電圧を前記第１の比較回路に出力する基準電圧出力回路を有し、
前記基準電圧出力回路は、前記増幅手段でのゲインが所定のゲイン以上である場合、前記増幅手段でのゲインが所定のゲインより小さいときに出力する前記基準電圧よりも出力する基準電圧を大きくし、
前記第１のランプ波形を用いて前記画素部の出力をデジタルデータに変換することを特徴とする請求項３〜６の何れか１項に記載の撮像装置。
【請求項８】
光電変換部を有する画素が複数配置された画素部と、前記画素部から出力される画素信号を時間の経過に伴って電位が変化し互いに傾きの異なる複数のランプ信号のいずれかと比較することにより前記画素信号をデジタルデータに変換する変換手段とを備えた撮像素子の制御方法であって、
前記画素信号の大きさに応じて前記複数のランプ信号のいずれかを用いて前記画素信号をデジタルデータに変換する第１の変換モードと、前記画素信号の大きさにかかわらず前記複数のランプ信号のなかで傾きの最も小さいランプ信号を用いて前記画素信号をデジタルデータに変換する第２の変換モードのいずれかのモードで前記変換手段が変換処理を行うように制御する工程を有することを特徴とする撮像素子の制御方法。
【請求項９】
光電変換部を有する画素が行列状に配置された画素部と、前記画素部の出力と基準電圧とを比較する第１の比較回路と、それぞれ時間の経過に伴って一定の傾きで電位が変化する、互いに異なる傾きの複数のランプ波形の内から、前記第１の比較回路の出力に応じて１つの前記ランプ波形を選択する選択回路と、前記画素部の出力と前記選択回路により選択された前記ランプ波形とを比較し、前記ランプ波形の出力開始から前記画素部の出力と前記ランプ波形とが一致するまでの時間に基づいて前記画素部の出力をデジタルデータに変換する変換回路と、前記変換回路から出力された前記デジタルデータに、前記選択回路により選択された前記ランプ波形の傾きに応じたビットシフト処理を施して出力するビットシフト回路とを有する撮像素子と、
前記撮像素子からの出力を所定のゲインで増幅して出力する増幅手段とを有する撮像装置の制御方法であって、
前記増幅手段でのゲインが所定のゲイン以上である場合、
前記第１の比較回路及び前記ビットシフト回路の動作を停止させる工程と、
前記複数のランプ波形の内から傾きの最も小さい前記ランプ波形を選択させて前記選択回路の動作を停止させる工程とを有することを特徴とする撮像装置の制御方法。
【請求項１０】
光電変換部を有する画素が行列状に配置された画素部と、前記画素部の出力と基準電圧とを比較する第１の比較回路と、それぞれ時間の経過に伴って一定の傾きで電位が変化する、互いに異なる傾きの複数のランプ波形の内から、前記第１の比較回路の出力に応じて１つの前記ランプ波形を選択する選択回路と、前記画素部の出力と前記選択回路により選択された前記ランプ波形とを比較し、前記ランプ波形の出力開始から前記画素部の出力と前記ランプ波形とが一致するまでの時間に基づいて前記画素部の出力をデジタルデータに変換する変換回路と、前記変換回路から出力された前記デジタルデータに、前記選択回路により選択された前記ランプ波形の傾きに応じたビットシフト処理を施して出力するビットシフト回路とを有する撮像素子と、
前記撮像素子からの出力を所定のゲインで増幅して出力する増幅手段とを有する撮像装置の制御方法をコンピュータに実行させるためのプログラムであって、
前記増幅手段でのゲインが所定のゲイン以上である場合、
前記第１の比較回路及び前記ビットシフト回路の動作を停止させるステップと、
前記複数のランプ波形の内から傾きの最も小さい前記ランプ波形を選択させて前記選択回路の動作を停止させるステップとをコンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、撮像素子の制御方法及び撮像装置の制御方法に関する。
【背景技術】
【０００２】
ビデオカメラ等の撮像装置において、フレームレートの高速化と高画質化は重要な課題である。画素部のアナログ出力をデジタル信号に変換するＡ／Ｄ変換回路（アナログ−デジタル変換回路）を内蔵したＣＭＯＳセンサにおいては、Ａ／Ｄ変換の高速化と高階調化を実現することが前記課題の解となりうる。ＣＭＯＳセンサに内蔵のＡ／Ｄ変換回路としては、例えば時間の経過に伴って電位が変化するランプ波形と入力との比較を行いデジタル信号に変換するスロープ型のＡ／Ｄ変換回路が用いられる。スロープ型のＡ／Ｄ変換回路は、一般にＡ／Ｄ変換の階調を増やすとＡ／Ｄ変換に要する時間が増えるため、Ａ／Ｄ変換の高階調化と高速化の両立が困難である。
【０００３】
このようなことから、スロープ型のＡ／Ｄ変換回路を有するＣＭＯＳセンサにおいて、画像部のアナログ出力の大きさにより複数のＡ／Ｄ変換の階調でＡ／Ｄ変換を行う技術が提案されている（特許文献１参照）。例えば、ＣＭＯＳセンサのＡ／Ｄ変換回路は、１２ビットの階調を持たせると０〜４０９５［ＬＳＢ］のＡ／Ｄ変換を行うことが可能となる。また、画素部のアナログ出力が最大出力の（１／４）以下である場合には高階調でＡ／Ｄ変換を行い、画素部のアナログ出力が最大出力の（１／４）以上である場合には低階調でＡ／Ｄ変換を行うとする。
【０００４】
画素部のアナログ出力範囲を０〜１０００ｍＶとした場合、アナログ出力の大きさが０〜２５０ｍＶであれば、２５０ｍＶ＝４０９５［ＬＳＢ］となるように１ＬＳＢあたり約６１μＶ（２５０ｍＶ÷４０９６）の高階調レンジでアナログ出力がＡ／Ｄ変換される。また、アナログ出力の大きさが２５０ｍＶ〜１０００ｍＶであれば、１０００ｍＶ＝４０９５［ＬＳＢ］となるように１ＬＳＢあたり約２４４μＶ（１０００ｍＶ÷４０９６）の低階調レンジでアナログ出力がＡ／Ｄ変換される。さらに低階調でＡ／Ｄ変換された場合、Ａ／Ｄ変換して得られたデジタル値を、例えば４倍して出力することで疑似的に１４ビット階調（０〜１６３８４）のレンジとして出力することが可能となる。このようにして、Ａ／Ｄ変換回路自体を高階調化することなく疑似的に階調を増やすことで高画質化や高速化を実現している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−４１０９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
スロープ型のＡ／Ｄ変換回路を有するＣＭＯＳセンサにおいて、アナログ出力の大きさに応じて階調を切り替えてＡ／Ｄ変換を行うには、次のような回路が必要となる。アナログ出力の大きさを判定するための回路や、アナログ出力の大きさに応じてデジタル変換に用いるランプ波形を選択するための回路やビットシフトを行うための回路等が必要になる。このように回路が増加することで消費電力が増加してしまう。本発明は、撮像素子が有するスロープ型のＡ／Ｄ変換回路でＡ／Ｄ変換を行う場合に消費電力を低減できるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る撮像装置は、光電変換部を有する画素が複数配置された画素部と、前記画素部から出力される画素信号を時間の経過に伴って電位が変化し互いに傾きの異なる複数のランプ信号のいずれかと比較することにより前記画素信号をデジタルデータに変換する変換手段とを備えた撮像素子と、前記画素信号の大きさに応じて前記複数のランプ信号のいずれかを用いて前記画素信号をデジタルデータに変換する第１の変換モードと、前記画素信号の大きさにかかわらず前記複数のランプ信号のなかで傾きの最も小さいランプ信号を用いて前記画素信号をデジタルデータに変換する第２の変換モードのいずれかのモードで前記変換手段が変換処理を行うように制御する制御手段と、を有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、撮像素子が有するスロープ型のＡ／Ｄ変換回路でＡ／Ｄ変換を行う場合の消費電力を低減することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態における撮像装置の構成例を示す図である。
【図２】本実施形態における撮像素子の構成例を示す図である。
【図３】本実施形態におけるＡ／Ｄ変換の例を示す図である。
【図４】本実施形態における撮像装置の露出制御の例を示す図である。
【図５】第１の実施形態における画像データを説明する図である。
【図６】第２の実施形態における画像データを説明する図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を図面に基づいて説明する。
（第１の実施形態）
本発明の第１の実施形態について説明する。図１は、本発明の一実施形態における撮像装置の構成例を示す図である。本実施形態における撮像装置は、画素部からのアナログ出力をデジタル信号に変換するＡ／Ｄ変換回路（アナログ−デジタル変換回路）を内蔵したＣＭＯＳセンサ等の撮像素子を有するビデオカメラ等の撮像装置である。撮像素子が有するＡ／Ｄ変換回路は、画素部のアナログ出力の大きさに応じて階調（レンジ）の切り替えを行い、複数の階調（レンジ）でＡ／Ｄ変換（アナログ−デジタル変換）を行う。
【００１１】
図１において、レンズ群１００は、被写体像からの光量を収束及び焦点を合わせるためのＡＦ（オートフォーカス制御）機構やズーム機構が組み込まれている。絞り部１０１は、撮像素子１０３に入射される光量を制御する。レンズ駆動部１０２は、制御部１０６による制御に応じて、レンズ群１００のＡＦ機構やズーム機構を駆動したり、絞り部１０１を被写体の明るさに応じて駆動したりする。
【００１２】
撮像素子１０３は、レンズ群１００及び絞り部１０１を介して結像された被写体像の光を電気信号に変換するためのＣＭＯＳセンサ等の半導体撮像素子である。撮像素子１０３は、スロープ型のＡ／Ｄ変換回路を内蔵し、画素部のアナログ出力をデジタルデータに変換してＡＧＣ部１０４に転送する。ＡＧＣ部（自動利得制御部）１０４は、撮像素子１０３から出力されるデジタルの画像データを被写体の明るさに応じてゲイン倍する。
【００１３】
画像処理部１０６は、ＡＧＣ部１０４から出力された画像データにγ（ガンマ）・アパーチャ・カラーバランス等の画像処理を行い所望の動画／静止画等のフォーマットに変換する。なお、変換フォーマットはＡＶＣＨＤやＨＤＭＩ（登録商標）、ＪＰＥＧ等であり、本構成図には図示しないがパネルやビューワー等の表示部若しくはメモリやＨＤＤ等の記録部へ転送される構成も考えられる。制御部１０６は、例えばＣＰＵ（Central Processing Unit）であり、レンズ駆動部１０２、撮像素子１０３、ＡＧＣ部１０４、及び画像処理部１０５を制御する。
【００１４】
次に、本実施形態における撮像素子１０３について説明する。図２は、本実施形態における撮像素子の構成例を示す図である。本実施形態における撮像素子は、複数の傾きを持つランプ波形によりＡ／Ｄ変換処理を行うスロープ型のＡ／Ｄ変換回路を有する。ランプ波形は、時間の経過に伴って一定の傾きで電位が変化する。なお、ランプ波形は、必ずしも一定の傾きで電位が変化するものでなくてもかまわない。
【００１５】
画素部２００は、フォトダイオード（光電変換素子）等を含む光電変換部を有する画素が行列状（２次元マトリックス状）に複数配置されている。各画素は、画素出力を増幅するＦＤアンプやフォトダイオードに溜まった電荷を吐き捨てるリセット回路等を有し、垂直走査回路２０１によって制御される。垂直走査回路２０１は、画素部２００の制御を行う。垂直走査回路２０１は、例えば一行ずつ画素リセットを行うリセット制御や、一行ずつ画素信号を列アンプ部２０２に出力する垂直走査制御を行う。
【００１６】
列アンプ部２０２は、画素部２００より出力されるアナログ信号を列毎にアナログ増幅する。列アンプ部２０２は、コントロール回路部２１２による制御に応じて、画素部２００より出力されるアナログ信号に対して１倍、２倍、…等の離散的に増幅を行う。第１の比較回路２０３は、列アンプ部２０２より出力されるアナログの画素出力と基準電圧出力回路２０４より出力される基準電圧とを比較し、比較結果を出力する。基準電圧出力回路２０４は基準電圧を生成し出力する。
【００１７】
選択回路２０５は、ランプ信号出力回路２０６より出力される、互いに異なる傾きを持つ複数のランプ波形（ランプ信号）の内から、第１の比較回路２０３の出力に応じて１つのランプ波形（ランプ信号）を選択し出力する。ランプ信号出力回路２０６は、複数の傾きのランプ波形（ランプ信号）を生成し出力する。本実施形態では、ランプ信号出力回路２０６は、高ゲインに対応する傾きの小さい第１のランプ波形（ランプ信号）、及び低ゲインに対応する傾きの大きい第２のランプ波形（ランプ信号）の２種類のランプ波形（ランプ信号）を出力するものとする。なお、ランプ波形の傾きが大きいほど、単位時間あたりの電位変化が大きい。
【００１８】
第２の比較回路２０７は、選択回路２０５より出力されるランプ波形と列アンプ部２０２より出力されるアナログの画素出力（画素信号）の信号レベルとを比較する。第２の比較回路２０７は、時間の経過に伴って上昇するランプ波形と画素出力（画素信号）の信号レベルとが一致するタイミングで、カウンタ回路２０８に停止信号を出力する。カウンタ回路２０８は、コントロール回路部２１２により制御され、ランプ波形の出力開始タイミングに０にリセットされ、第２の比較回路２０７からの停止信号が出力されるまでの時間をカウントする。本実施形態では、一例としてカウンタ回路２０８は１２ビットのカウンタとする。第２の比較回路２０７及びカウンタ回路２０８によりスロープ型のＡ／Ｄ変換回路２２０としての処理が実現される。
【００１９】
ビットシフト回路２０９は、カウンタ回路２０８より出力されたカウント値をデジタル的に４倍する、すなわち上位側に２ビットシフトする。ビットシフト回路２０９によるビットシフト処理は、傾きの大きい第２のランプ波形を用いて画素出力のＡ／Ｄ変換処理を行った場合に行われる。なお、傾きの小さい第２のランプ波形を用いて画素出力のＡ／Ｄ変換処理を行った場合には、ビットシフト処理が行われることなく、カウンタ回路２０８より出力されたカウント値が出力される。
【００２０】
水平転送部２１０は、１行分のビットシフト部２０９より出力されるデジタルの画像データを記録し、水平方向に一画素ずつ転送部２１１へ転送する。転送部２１１は、画像データをＬＶＤＳ等のフォーマットに変換してＡＧＣ部１０４に転送する。コントロール回路２１２は、撮像素子が有する各機能部を制御する。
【００２１】
ここで、本実施形態における撮像素子において、少なくとも第１の比較回路２０３、選択回路２０５、第２の比較回路２０７、カウンタ回路２０８、及びビットシフト回路２０９は、画素列毎に設けられている。
【００２２】
次に、図１、図２、及び図３を参照して複数の傾きのランプ波形によりＡ／Ｄ変換を行う撮像素子の読み出し動作を説明する。図３は、本実施形態におけるスロープ型のＡ／Ｄ変換回路によるＡ／Ｄ変換の様子を示す図である。図３において、横軸は１２ビットのカウント値（０〜４０９５）を示しており、縦軸は第２の比較回路２０７に入力されるアナログの画素出力を示している。ランプ波形３００は傾きの大きいランプ波形（第２のランプ波形）であり、ランプ波形３０１は傾きの小さいランプ波形（第１のランプ波形）である。
【００２３】
傾きの大きいランプ波形３００はアナログの画素出力が２５０ｍＶ〜１０００ｍＶの範囲であるときに入力され、傾きの大きいランプ波形３００の入力時には１ＬＳＢ≒２４４μＶとなる。また、傾きの小さいランプ波形３０１はアナログの画素出力が０〜２５０ｍＶの範囲であるときに入力され、傾きの小さいランプ波形３０１の入力時には１ＬＳＢ≒６１μＶとなる。
【００２４】
まず、コントロール回路２１２が列アンプ部２０２にリセット信号を出力し、画素信号であるアナログ出力（画素出力）を保持する列アンプ部２０２内の各列のアナログメモリ部（不図示）がクリアされる。このとき、列アンプ部２０２からは画素信号の基準となる各画素の黒レベルが出力される。黒レベルのアナログ出力は、第２の比較回路２０７に出力される。また、コントロール回路２１２は、選択回路２０５に高ゲインに対応する傾きの小さいランプ波形３０１を選択するように制御信号を出力する。
【００２５】
第２の比較回路２０７は、黒レベルのアナログ出力とランプ波形３０１の電位とを比較し、黒レベルのアナログ出力とランプ波形３０１とが一致するタイミングで停止信号をカウンタ回路２０８に送信する。このとき得られたカウント値がビットシフト回路２０９に記憶される。例えばアナログの画素出力が図３に示したＡ［ｍＶ］であるとすると、ランプ波形３０１と一致するＡ’［ＬＳＢ］がビットシフト回路２０９に黒レベルの画像データとして記録される。このようにして１行分の黒レベルの画像データをビットシフト回路２０９に記憶する。
【００２６】
次に、画素部２００からの出力である光出力のＡ／Ｄ変換の動作を説明する。レンズ群１００及び絞り部１０１を介して被写体光が撮像素子１０３の画素部２００に所定の露光時間照射されて電気信号に変換される。画素部２００は、垂直走査回路２０１による制御に応じて、入射された被写体光を光電変換して得られたアナログ信号を列アンプ部２０２に出力する。列アンプ部２０２は、画素部２００より出力されたアナログ信号を１倍、２倍、又は４倍のアナログゲインにより増幅して第１の比較回路２０３に出力する。また、列アンプ部２０２からの画素出力と比較するための基準電圧が基準電圧出力回路２０４から第１の比較回路２０３に出力される。本実施形態では、２５０ｍＶを基準電圧とする。
【００２７】
第１の比較回路２０３は、列アンプ部２０２からの画素出力と基準電圧とを比較する。列アンプ部２０２からの画素出力が基準電圧より大きい、すなわち画素出力が２５０ｍＶより大きければ、選択回路２０５は、第１の比較回路２０３の出力に基づいて、傾きの大きいランプ波形３００を選択して出力する。一方、列アンプ部２０２からの画素出力が基準電圧より小さい、すなわち画素出力が２５０ｍＶより小さければ、選択回路２０５は、第１の比較回路２０３の出力に基づいて、傾きの小さいランプ波形３０１を選択して出力する。すなわち、傾きの異なる複数のランプ信号のいずれかを用いる第１の変換モードで変換処理を行う。
【００２８】
次に、第２の比較回路２０７及びカウンタ回路２０８によるＡ／Ｄ変換処理が行われる。まず、コントロール回路２１２によって、カウンタ回路２０８のカウント値が０にクリアされる。列アンプ部２０２からの画素出力が基準電圧である２５０ｍＶより小さい場合、傾きの小さいランプ波形３０１が選択されてランプ波形の出力開始（電位変化開始）とともにカウンタ回路２０８がカウント動作を開始する。第２の比較回路２０７は、画素出力とランプ波形３０１の電位とを比較し、画素出力とランプ波形３０１が一致したタイミングで停止信号をカウンタ回路２０８に出力する。この画素出力とランプ波形３０１が一致したタイミングでのカウント値がビットシフト回路２０９に転送され記憶される。例えば画素出力が１００ｍＶである場合、１ＬＳＢ≒６４μＶであるので、約１５６３ＬＳＢとなる。
【００２９】
また、列アンプ部２０２からの画素出力が基準電圧である２５０ｍＶ以上である場合、傾きの大きいランプ波形３００が選択されてランプ波形の出力開始（電位変化開始）とともにカウンタ回路２０８がカウント動作を開始する。第２の比較回路２０７は、画素出力とランプ波形３００の電位とを比較し、画素出力とランプ波形３００が一致したタイミングで停止信号をカウンタ回路２０８に出力する。この画素出力とランプ波形３００が一致したタイミングでのカウント値がビットシフト回路２０９に転送され記憶される。例えば画素出力が図３に示したＢ［ｍＶ］である場合、ランプ波形３００と一致するＢ’［ＬＳＢ］となる。例えば、画素出力が５００ｍＶである場合、１ＬＳＢ＝２４４μＶであるので約２０４９［ＬＳＢ］となる。
【００３０】
次に、ビットシフト回路２０９で、傾きの大きいランプ波形３００によりＡ／Ｄ変換されたデジタル値に対して２ビットシフトすることで４倍の演算を行う。傾きの大きいランプ波形３００でのＡ／Ｄ変換は２５０ｍＶ〜１０００ｍＶの範囲の画素出力をＡ／Ｄ変換するので１０２４［ＬＳＢ］〜４０９５［ＬＳＢ］となり、それを４倍することで４０９６［ＬＳＢ］〜１６３８０［ＬＳＢ］となる。傾きの小さいランプ波形３０１によりＡ／Ｄ変換した場合には、ビットシフトを行わずに０〜２５０ｍＶが０［ＬＳＢ］〜４０９５［ＬＳＢ］となる。したがって、画素出力における０〜１０００ｍＶは０［ＬＳＢ］〜１６３８０［ＬＳＢ］と疑似的に１４ビットのＡ／Ｄ階調をもつこととなる。
【００３１】
なお、画像処理部１０５で施されるγカーブは、低いレベルの画像出力に対して強くかけるため、低いレベルの画像は階調を必要とし、高いレベルの画像出力に対して弱くかかるために高いレベルの画像は階調を必要としない。
【００３２】
ビットシフト回路２０９には黒レベルの画像データが保持されており、ビットシフト回路２０９が、露光して得られた画素の画像データから黒レベルの画像データの差分をとることでオフセット成分／ノイズ成分の除去を行い、水平転送部２１０に転送する。そして、水平転送部２１０から各列の１画素のデジタルデータを転送部２１１に転送し、順次ＡＧＣ部１０４に転送する。
【００３３】
以上のようにして、複数の傾きによるランプ波形を用いて疑似的に１４ビットのＡ／Ｄ変換処理を実現する。そして、ＡＧＣ部１０４へ入力された画像データは、被写体の明るさに応じてゲイン倍されて画像処理部１０５に入力される。制御部１１３は、画像処理部１０５に入力された画像データの積分値に基づいて、適正な露出制御を行うために、絞り部１０１の制御、撮像素子１０３の露光時間制御、及び列アンプ部２０２のゲイン切り替えを適宜行う。
【００３４】
図４に示す露出制御のプログラム線図を参照し、撮像装置における露出制御について説明する。図４において、横軸は被写体の明るさを示しており、縦軸はＡＧＣ部１０４で掛けるゲインを示している。制御部１０６は、画像処理部１０５の画像データの積分値を参照し、積分値が適正露出である目標値より低ければ絞りを徐々に開放し、露光時間を最大まで伸ばすように制御する。
【００３５】
例えば、フレームレートが６０ｆｐｓ（フレーム／秒）であれば、最大露光時間は１／６０［ｓ］となり、被写体の明るさが暗くなると、絞り部１０１を開放にし露光時間を１／６０［ｓ］にする。このときは列アンプ部２０２及びＡＧＣ部１０４はゲインを１倍（０ｄＢ）としたまま、絞りや露光時間を制御する。この制御は図４に示すＡに対応する。さらに被写体が暗くなると、図４に示すようにＡＧＣ部１０４によりゲインをあげていく。そしてＡＧＣ部１０４で２倍（６ｄＢ）までゲインをかけると、図４に示すＢの部分で列アンプ部２０２のゲイン設定を２倍（６ｄＢ）に設定し、ＡＧＣ部１０４のゲイン設定を６ｄＢ→０ｄＢに設定する。
【００３６】
さらに被写体が暗くなると、ＡＧＣ部１０４でのゲインを徐々に上げていき、２倍（６ｄＢ）までゲインをかけると、図４に示すＣで列アンプ部２０２でのゲインを４倍（１２ｄＢ）に設定するとともにＡＧＣ部１０４でのゲインを１倍（０ｄＢ）に戻す。さらに被写体が暗くなると、図４に示すようにＡＧＣ部１０４のゲインを上げていくように制御する。以上のように被写体の明るさに応じて露出制御を行う。
【００３７】
このようにゲイン制御を行うのは、後段のＡＧＣ部１０４でデジタル的なゲインをかけるよりも、列アンプ部２０２でかけるアナログゲインの方が画像のノイズレベルが低いために、優先的に列アンプ部２０２のゲインをかけるためである。また、列アンプ部２０２ではかけることができるゲインは２倍、４倍と離散的であり、連続的にゲインをかけることができないので、ＡＧＣ部１０４と組み合わせて全体でのゲインを制御している。
【００３８】
図５は、図４のＤに示すようにＡＧＣ部１０４により４倍（１２ｄＢ）のゲインをかけたときの画像データを表したものであり、５００はＡ／Ｄ変換後のものを示し、５０１はＡＧＣ部１０４で４倍のゲインがかけられたものを示している。
【００３９】
前述したように本実施形態におけるＡ／Ｄ変換は１４ビットのレンジ（階調）を有する。Ａ／Ｄ変換後の画像データ５００において、０［ＬＳＢ］〜４０９５［ＬＳＢ］のＡ領域は傾きの小さいランプ波形でＡ／Ｄ変換処理を行った領域になる。また、４０９６［ＬＳＢ］〜１６３８４［ＬＳＢ］のＢ領域は傾きの大きいランプ波形でＡ／Ｄ変換処理を行い、その後にデジタル値を２ビットシフト（４倍）した値となる。ＡＧＣ部１０４で４倍（１２ｄＢ）した画像データ５０１に示すように、ＡＧＣ部１０４で４倍のゲインがかかれば、Ａ／Ｄ変換後における０［ＬＳＢ］〜４０９６［ＬＳＢ］が０［ＬＳＢ］〜１６３８４［ＬＳＢ］となる。
【００４０】
つまり、Ａ／Ｄ変換後の画像データ５００において４０９６［ＬＳＢ］よりも大きいＢ領域の部分は、ＡＧＣ部１０４の後段に配される画像処理部１０５では処理範囲である１６３８４［ＬＳＢ］のレンジを超えてしまう。したがって、ＡＧＣ部１０４で４倍のゲインをかける場合、画像処理部１０５では、Ａ／Ｄ変換後の画像データ５００でのＡ領域のみ画像データとして使われることとなる。すなわち、ＡＧＣ部１０４で１２ｄＢ以上のゲインをかける場合、Ａ／Ｄ変換後の画像データ５００におけるＢ領域の画像データは、すべて１６３８４［ＬＳＢ］にクリップされることになる。よって、ＡＧＣ部１０４で１２ｄＢ以上のゲインがかけられているときには傾きの小さいランプ波形のみでＡ／Ｄ変換処理を行っても、画像処理部１０５での処理において画像データの差分はない。
【００４１】
そこで、本実施形態では、制御部１０６は、露出制御を行いつつ被写体が暗くなり、ＡＧＣ部１０４でＳ２／Ｓ１倍以上（本例では、４倍以上）のゲインをかける場合に下記のような制御を行う。なお、Ｓ１は傾きの小さい第１のランプ波形の傾きであり、Ｓ２は傾きの大きい第２のランプ波形の傾きである。ＡＧＣ部１０４でＳ２／Ｓ１倍以上のゲインをかける場合、制御部１０６は、第１の比較回路２０３の動作を停止させる。また、制御部１０６は、ランプ信号出力回路２０６が傾きの小さい第１のランプ波形のみを出力し、選択回路２０５が傾きの小さい第１のランプ波形を選択するように固定し切り替え動作を行わないように制御を行う。すなわち、傾きの小さい第１のランプ信号を用いる第２の変換モードで変換処理を行う。また、制御部１０６は、ビットシフト回路２０９のビットシフト動作を停止させる。
【００４２】
第１の比較回路２０３、選択回路２０５、及びビットシフト回路２０９は、前述したように列毎に存在するので、４Ｋ映像用の撮像素子であれば４０００以上の回路が存在することとなる。したがって、ＡＧＣ部１０４で４倍以上のゲインをかける場合に第１の比較回路２０３、選択回路２０５、及びビットシフト回路２０９の動作を停止させることで、撮像素子、及びそれを有する撮像装置の消費電力を低減することができる。
【００４３】
また、本実施形態のようなＡ／Ｄ変換処理においては、各画素の出力レベルに応じて各回路での切り替え動作が発生し、その負荷変動による電源変動が発生して画質に影響することが懸念される。また、このような画質への影響は高ゲイン時に見え易い。しかし、本実施形態では、ＡＧＣ部１０４で４倍以上のゲインをかける場合、前述した制御を行うことで各回路での切り替え動作が行われず電源変動の発生が抑制されるため、画質の劣化を防止し高画質化において効果的に働く。
【００４４】
以上説明したように本実施形態によれば、ＡＧＣ部１０４で所定のゲイン以上をかける場合に傾きの小さいランプ波形のみでＡ／Ｄ変換処理を行うことで、撮像装置における消費電力の低減及び高画質化を実現することが可能となる。
【００４５】
なお、本実施形態では、各回路の動作を停止することで傾きの小さいランプ波形のみでＡ／Ｄ変換処理を行ったが、基準電圧を大きくすることで第１のランプ波形を選択するようにすれば、容易に傾きの小さいランプ波形でＡ／Ｄ変換処理することが可能となる。
【００４６】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。以下では、前述した第１の実施形態と異なる点についてのみ説明し、その他の点は前述した第１の実施形態と同様である。例えば、撮像装置や撮像素子の構成は、図１に示した撮像装置や図２に示した撮像素子と同様である。
【００４７】
第２の実施形態における撮像装置において、第１の実施形態と同様に撮像素子１０３内でＡ／Ｄ変換処理が行われた後に出力された画像データは、ＡＧＣ部１０４で所定のゲインをかけ、画像処理部１０５へ入力される。第２の実施形態においては、画像処理部１０５で画像データに対して黒レベル分のオフセット成分を付加する。黒レベルのオフセット成分は所定のデジタル値であり、本実施形態においては５１２［ＬＳＢ］を付加することとする。例えば、ＡＧＣ部１０４からの出力が２００［ＬＳＢ］であるとすると、黒レベルの５１２［ＬＳＢ］が付加されて画像処理部１０５では７１２［ＬＳＢ］となる。また、第１の実施形態と同様に被写体の明るさに応じて露出制御を行い、被写体が暗い場合には図４に示したように列アンプ部２０２及びＡＧＣ部１０４でのゲイン制御を行う。
【００４８】
次に、図６を参照して、ＡＧＣ部１０４により１１．５ｄＢ（約３．７６倍）のゲインがかけられたときの画像データについて説明する。図６において、６００は撮像素子１０３から出力される画像データを示し、６０１はＡＧＣ部１０４により１１．５ｄＢのゲインがかけられたときの変位を示し、６０２は黒レベルの５１２［ＬＳＢ］が付加された様子を示している。黒レベルが付加されたときの画像データ６０２におけるＣが黒レベルを表している。
【００４９】
図６において、６０２に示すように５１２［ＬＳＢ］〜１６３８４［ＬＳＢ］までが画像のレベルとなる。そのため、６０１における１５３８２［ＬＳＢ］以上のデータは、画像処理部１０５の画像処理レンジを超えてしまい、画像処理部１０５では１６３８４［ＬＳＢ］にクリップされることとなる。したがって、ＡＧＣ部１０４で約３．７６倍（１１．５ｄＢ）以上のゲインがかかると、Ａ／Ｄ変換後の６００におけるＢ領域の画像データは画像処理部１０５では使われなくなる。すなわち、Ａ／Ｄ変換後の６００においては、傾きの小さいランプ波形でＡ／Ｄ変換されるＡ領域のみの画像データが、画像処理部１０５で使われることになり、傾きの大きいランプ波形でのＡ／Ｄ変換は必要なくなる。
【００５０】
第２の実施形態では、画像処理部１０５で付加される黒レベルを考慮したゲインを境に、傾きの小さいランプ波形のみでＡ／Ｄ変換処理を行う。よって、図４に示したプログラム線図において、ＡＧＣ部１０４で約１１．５ｄＢ以上のゲインをかけるときには、第１の実施形態と同様に下記のような制御を行う。ＡＧＣ部１０４で約１１．５ｄＢ以上のゲインをかける場合、制御部１０６は、第１の比較回路２０３の動作を停止させる。また、制御部１０６は、ランプ信号出力回路２０６が傾きの小さい第１のランプ波形のみを出力し、選択回路２０５が傾きの小さい第１のランプ波形を選択するように固定し切り替え動作を行わないように制御を行う。また、制御部１０６は、ビットシフト回路２０９のビットシフト動作を停止させる。
【００５１】
このような制御を行うことで第１の実施形態と同様に撮像装置における消費電力の低減及び高画質化を実現することが可能となる。さらに、第２の実施形態では画像データに付加される黒レベルを考慮したゲインに基づいて制御を行うことで、より省電力化及び高画質化を実現することが可能となる。
【００５２】
なお、前述した説明では、第１の比較回路２０３と第２の比較回路２０７とを別回路としているが、両回路ともに比較回路であるので共通にしても構わない。共通にする場合には、スイッチ等を用いて比較回路の入力及び出力を適宜切り替えるようにすれば良い。また、傾きの大きいランプ波形及び傾きの小さいランプ波形の２種類のランプ波形でＡ／Ｄ変換処理を行っているが、互いに傾きが異なる３種類以上のランプ波形を適用するようにしても良い。傾きが異なる３種類以上のランプ波形を用いる場合、ＡＧＣ部１０４で所定以上のゲインをかけるときには、最も傾きの小さいランプ波形でＡ／Ｄ変換処理を行うようにすれば良い。そして、前述した実施形態と同様に、第１の比較回路２０３、選択回路２０５、及びビットシフト回路２０９の動作を停止させればよい。
【００５３】
（本発明の他の実施形態）
本発明は、前述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【００５４】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００５５】
１０３：撮像素子  １０４：ＡＧＣ部  １０５：画像処理部  １０６：制御部  ２００：画素部  ２０２：列アンプ部  ２０３：第１の比較回路  ２０４：基準電圧出力回路  ２０５：選択回路  ２０６：ランプ信号出力回路  ２０７：第２の比較回路  ２０８：カウンタ回路  ２０９：ビットシフト回路  ２１２：コントロール回路
【図１】
2017152839.tif 000003
【図２】
2017152839.tif 000004
【図３】
2017152839.tif 000005
【図４】
2017152839.tif 000006
【図５】
2017152839.tif 000007
【図６】
2017152839.tif 000008