(57)【要約】【課題】高耐圧を実現することができるとともに、デバイス特性の低下を防止することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供すること。【解決手段】ｎ-型ドリフト層となるｎ-型炭化珪素基板１は、真性半導体ではない低不純物濃度の単結晶炭化珪素基板である。ｎ-型炭化珪素基板１のおもて面１ａは、１度以上程度のオフ角を有する。ｎ-型炭化珪素基板１の両主面には、それぞれ、ｎ-型炭化珪素基板１の原子配列に倣ってｎ-型炭化珪素基板１と同じ結晶構造で成長させた炭化珪素エピタキシャル層が設けられている。ｎ-型炭化珪素基板１のおもて面１ａに順に積層されたｐ+型炭化珪素エピタキシャル層２およびｐ++型炭化珪素エピタキシャル層３は、ともにアノード層として機能する。ｎ-型炭化珪素基板１の裏面１ｂに成長させたｎ++型炭化珪素エピタキシャル層４は、カソード層として機能する。【選択図】図１
2017084852.tif 000002
【特許請求の範囲】
【請求項１】
主面が１度以上のオフ角を有し、かつドナーまたはアクセプタとなる不純物が導入された、ドリフト層となる炭化珪素半導体基板と、
前記炭化珪素半導体基板の少なくとも一方の主面に設けられた、前記炭化珪素半導体基板よりも不純物濃度の高い炭化珪素エピタキシャル層と、
を備えた炭化珪素エピタキシャル基板を用いたことを特徴とする炭化珪素半導体装置。
【請求項２】
前記炭化珪素エピタキシャル層は、
第１導電型の前記炭化珪素半導体基板の一方の主面に設けられた第２導電型の第１層と、
前記第１層の、前記炭化珪素半導体基板側に対して反対側の面に設けられた、前記第１層よりも不純物濃度の高い第２導電型の第２層と、
前記炭化珪素半導体基板の他方の主面に設けられた第１導電型の第３層と、で構成されることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記炭化珪素エピタキシャル層は、
第１導電型の前記炭化珪素半導体基板の一方の主面に設けられた第１導電型の第１層と、
前記第１層の、前記炭化珪素半導体基板側に対して反対側の面に設けられた、前記第１層よりも不純物濃度の高い第１導電型の第２層と、で構成されることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項４】
前記炭化珪素エピタキシャル層は、さらに、
前記炭化珪素半導体基板の他方の主面に設けられた第１導電型の第３層で構成されることを特徴とする請求項３に記載の炭化珪素半導体装置。
【請求項５】
前記炭化珪素エピタキシャル層は、
第１導電型の前記炭化珪素半導体基板の一方の主面に設けられた第１導電型の第１層と、
前記第１層の、前記炭化珪素半導体基板側に対して反対側の面に設けられた第２導電型の第２層と、
前記第２層の、前記第１層側に対して反対側の面に設けられた、前記第１層よりも不純物濃度の高い第２導電型の第３層と、で構成されることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項６】
前記炭化珪素エピタキシャル層は、さらに、
前記炭化珪素半導体基板の他方の主面に設けられた第１導電型の第４層で構成されることを特徴とする請求項５に記載の炭化珪素半導体装置。
【請求項７】
前記炭化珪素半導体基板の不純物濃度は、１×１０16／ｃｍ3以下であることを特徴とする請求項１〜６のいずれか一つに記載の炭化珪素半導体装置。
【請求項８】
前記炭化珪素半導体基板の厚さは、５０μｍ以上であることを特徴とする請求項１〜７のいずれか一つに記載の炭化珪素半導体装置。
【請求項９】
前記炭化珪素半導体基板の結晶構造は、四層周期六方晶構造、六層周期六方晶構造または立方晶構造であることを特徴とする請求項１〜８のいずれか一つに記載の炭化珪素半導体装置。
【請求項１０】
主面が１度以上のオフ角を有し、かつドナーまたはアクセプタとなる不純物が導入されたドリフト層となる炭化珪素半導体基板の少なくとも一方の主面に、前記炭化珪素半導体基板の原子配列に倣って、前記炭化珪素半導体基板よりも不純物濃度の高い炭化珪素層をエピタキシャル成長させて炭化珪素エピタキシャル基板を作製する工程を含むことを特徴とする炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、単結晶炭化珪素（ＳｉＣ）基板上に単結晶ＳｉＣ層をエピタキシャル成長させた炭化珪素エピタキシャル基板を用いて、炭化珪素半導体装置を作製（製造）する方法が公知である。例えば耐圧１ｋＶ級の高耐圧ショットキーダイオードや高耐圧ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）用途として炭化珪素エピタキシャル基板の研究開発が進められ、実用化に至っている。
【０００３】
しかしながら、耐圧１０ｋＶ超級の超高耐圧・低損失デバイスを実現するには、ドリフト層となる炭化珪素エピタキシャル基板は、ドーパント濃度を１×１０16／ｃｍ3以下、好ましくは１×１０15／ｃｍ3以下と極めて低不純物濃度とする必要がある。さらに、ドリフト層の厚さは数十μｍ〜数百μｍ程度要求されるが、エピタキシャル成長法では、炭化珪素層の厚さを厚くするほど、長時間にわたるエピタキシャル成長に伴うダウンフォール等の結晶欠陥が発生しやすいという問題がある。ダウンフォールとは、長時間にわたるエピタキシャル成長に伴ってエピタキシャル装置内のグラファイト（Ｃ）部材等の表面に成長する多結晶ＳｉＣ等の剥離・発塵により穴となって残る結晶欠陥である。炭化珪素層中の結晶欠陥は、歩留りの低下やデバイス特性の低下の原因となる。
【０００４】
この問題を解消する方法として、高品質で低不純物濃度のｎ型結晶またはｐ型結晶から作製した結晶成長方向のずれ角度が生じていないオンアクシス（ｏｎ  ａｘｉｓ）の低不純物濃度の単結晶炭化珪素基板をドリフト層とする方法が提案されている（例えば、下記特許文献１参照。）。下記特許文献１では、エピタキシャルＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：化学的気相成長）法ではなく、高温度ＣＶＤ法によりオンアクシスの低不純物濃度の単結晶炭化珪素基板を作製している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−９９８３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１では、高温度ＣＶＤ法を用いるため、１９００℃以上の高温度で炭化珪素層を成膜（形成）することとなる。このため、炭化珪素層の成膜条件の制御性や膜質の再現性が低い、炭化珪素層のキャリアライフタイムがナノ秒オーダーに低下してしまうという問題がある。
【０００７】
また、上記特許文献１のようにオンアクシスの低不純物濃度の単結晶炭化珪素基板を作製する場合、ドリフト層以外のフィールドストップ層や電荷蓄積層等の各構成部をエピタキシャル法で形成することは困難となる。このため、これら各構成部も高温度ＣＶＤ法で形成されることとなるが、上述したようにキャリアライフタイムが短くなるため、ドリフト層以外の構成部でのキャリア再結合によるデバイス特性の低下が懸念される。
【０００８】
この発明は、上述した従来技術による問題点を解消するため、高耐圧を実現することができるとともに、デバイス特性の低下を防止することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、主面が１度以上のオフ角を有し、かつドナーまたはアクセプタとなる不純物が導入された、ドリフト層となる炭化珪素半導体基板と、前記炭化珪素半導体基板の少なくとも一方の主面に設けられた、前記炭化珪素半導体基板よりも不純物濃度の高い炭化珪素エピタキシャル層と、を備えた炭化珪素エピタキシャル基板を用いたことを特徴とする。
【００１０】
また、この発明にかかる半導体装置は、上述した発明において、前記炭化珪素エピタキシャル層は、第１導電型の前記炭化珪素半導体基板の一方の主面に設けられた第２導電型の第１層と、前記第１層の、前記炭化珪素半導体基板側に対して反対側の面に設けられた、前記第１層よりも不純物濃度の高い第２導電型の第２層と、前記炭化珪素半導体基板の他方の主面に設けられた第１導電型の第３層と、で構成されることを特徴とする。
【００１１】
また、この発明にかかる半導体装置は、上述した発明において、前記炭化珪素エピタキシャル層は、第１導電型の前記炭化珪素半導体基板の一方の主面に設けられた第１導電型の第１層と、前記第１層の、前記炭化珪素半導体基板側に対して反対側の面に設けられた、前記第１層よりも不純物濃度の高い第１導電型の第２層と、で構成されることを特徴とする。
【００１２】
また、この発明にかかる半導体装置は、上述した発明において、前記炭化珪素エピタキシャル層は、さらに、前記炭化珪素半導体基板の他方の主面に設けられた第１導電型の第３層で構成されることを特徴とする。
【００１３】
また、この発明にかかる半導体装置は、上述した発明において、前記炭化珪素エピタキシャル層は、第１導電型の前記炭化珪素半導体基板の一方の主面に設けられた第１導電型の第１層と、前記第１層の、前記炭化珪素半導体基板側に対して反対側の面に設けられた第２導電型の第２層と、前記第２層の、前記第１層側に対して反対側の面に設けられた、前記第１層よりも不純物濃度の高い第２導電型の第３層と、で構成されることを特徴とする。
【００１４】
また、この発明にかかる半導体装置は、上述した発明において、前記炭化珪素エピタキシャル層は、さらに、前記炭化珪素半導体基板の他方の主面に設けられた第１導電型の第４層で構成されることを特徴とする。
【００１５】
また、この発明にかかる半導体装置は、上述した発明において、前記炭化珪素半導体基板の不純物濃度は、１×１０16／ｃｍ3以下であることを特徴とする。
【００１６】
また、この発明にかかる半導体装置は、上述した発明において、前記炭化珪素半導体基板の厚さは、５０μｍ以上であることを特徴とする。
【００１７】
また、この発明にかかる半導体装置は、上述した発明において、前記炭化珪素半導体基板の結晶構造は、四層周期六方晶構造、六層周期六方晶構造または立方晶構造であることを特徴とする。
【００１８】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、主面が１度以上のオフ角を有し、かつドナーまたはアクセプタとなる不純物が導入されたドリフト層となる炭化珪素半導体基板の少なくとも一方の主面に、前記炭化珪素半導体基板の原子配列に倣って、前記炭化珪素半導体基板よりも不純物濃度の高い炭化珪素層をエピタキシャル成長させて炭化珪素エピタキシャル基板を作製する工程を含むことを特徴とする。
【発明の効果】
【００１９】
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、炭化珪素半導体基板をドリフト層として用いることで、ドリフト層の厚さを厚くしたとしてもドリフト層中に結晶欠陥が発生しにくい。このため、ドリフト層の厚さを厚くし、かつドリフト層の不純物濃度を低くして高耐圧化を図ることができるとともに、歩留りの低下やデバイス特性の低下を防止することができるという効果を奏する。
【図面の簡単な説明】
【００２０】
【図１】実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図２】実施の形態１にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。
【図３】実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図４】実施の形態２にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。
【図５】実施の形態３にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図６】実施の形態３にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。
【図７】実施の形態３にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。
【図８】実施の形態３にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。
【図９】実施の形態４にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図１０】実施の形態４にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。
【図１１】実施の形態４にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。
【図１２】実施の形態４にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。
【図１３】実施の形態５にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図１４】実施の形態５にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。
【図１５】実施の形態５にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。
【図１６】実施の形態５にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。
【図１７】実施の形態６にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図１８】実施の形態６にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。
【図１９】実施の形態６にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。
【図２０】実施の形態６にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。
【発明を実施するための形態】
【００２１】
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
【００２２】
（実施の形態１）
実施の形態１にかかる炭化珪素（ＳｉＣ）半導体装置の製造方法について、耐圧１０ｋＶ超級の超高耐圧のＰｉＮ（Ｐ−ｉｎｔｒｉｎｓｉｃ−Ｎ）ダイオードを製造（作製）する場合を例に説明する。図１は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図２は、実施の形態１にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。図１，２には、実施の形態１にかかる炭化珪素半導体装置に用いる炭化珪素エピタキシャル基板（エピタキシャルウエハ）１０の積層構造を示す。また、図１，２では、炭化珪素エピタキシャル基板１０を構成する各炭化珪素エピタキシャル層を導電型に続けて「エピ」と図示し、当該炭化珪素エピタキシャル層を成長させる際の下地ウエハとなる炭化珪素基板（炭化珪素半導体基板）を導電型に続けて「基板」と図示することで示す（図３〜２０においても同様）。
【００２３】
まず、ｎ-型ドリフト層となるｎ-型炭化珪素基板（半導体ウエハ）１を用意する。ｎ-型炭化珪素基板１は、例えば１×１０16／ｃｍ3以下程度の不純物濃度（ドーパント濃度）でドナーとなる不純物（ドーパント）を導入してなる。ｎ-型炭化珪素基板１の厚さは、例えば５０μｍ以上程度である。ｎ-型炭化珪素基板１の結晶構造は、例えば、四層周期六方晶構造（４Ｈ−ＳｉＣ）であってもよいし、六層周期六方晶構造（６Ｈ−ＳｉＣ）や立方晶構造（３Ｃ−ＳｉＣ）であってもよい。ｎ-型炭化珪素基板１のおもて面１ａは、（０００１）面、いわゆるＳｉ面であってもよいし、（０００−１）面、いわゆるＣ面であってもよい。例えば市販の４Ｈ−ＳｉＣの単結晶炭化珪素基板をｎ-型炭化珪素基板１として用いる場合、ｎ-型炭化珪素基板１のおもて面１ａはＳｉ面であることが多い。図１，２では、ｎ-型炭化珪素基板１の上側をＳｉ面とし、下側をＣ面として図示する（図５〜８，１３〜１６においても同様）。
【００２４】
また、ｎ-型炭化珪素基板１のおもて面１ａは、１度以上程度のオフ角を有する。ｎ-型炭化珪素基板１は、昇華法で作製された単結晶炭化珪素基板であってもよいし、高温度ＣＶＤ法で作製された単結晶炭化珪素基板であってもよい。ｎ-型炭化珪素基板１の両主面（おもて面１ａおよび裏面１ｂ）は、ＣＭＰ（化学機械研磨：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）による鏡面加工により平坦度を高められていてもよい。ｎ-型炭化珪素基板１の両主面の研削および研磨（またはいずれか一方）後に、ＣＭＰによる鏡面加工を行ってもよい。ｎ-型炭化珪素基板１の端部は、面取り（ベベリング）加工されていてもよい。ｎ-型炭化珪素基板１として例えば鏡面加工やベベリング加工が施された市販の単結晶炭化珪素基板をそのまま使用してもよい。
【００２５】
次に、純水超音波洗浄や有機溶剤超音波洗浄、ＳＰＭ洗浄、ＲＣＡ洗浄等の一般的な清浄処理により、ｎ-型炭化珪素基板１を十分に清浄な表面状態にする。鏡面加工の前または後、ｎ-型炭化珪素基板１の炭化珪素エピタキシャル層を成長させる主面に対して例えば光学方式の表面検査や平面度検査を行ってもよい。次に、ｎ-型炭化珪素基板１を下地ウエハとし、エピタキシャル成長装置によりｎ-型炭化珪素基板１の主面に炭化珪素エピタキシャル層を成長させる（エピタキシャル成長工程）。具体的には、エピタキシャル成長工程においては、まず、エピタキシャル成長装置のチャンバー（反応炉）内のサセプタ上に、炭化珪素エピタキシャル層を成長させる主面（例えばおもて面１ａ）が露出されるように当該主面を上にしてｎ-型炭化珪素基板１を載置する。
【００２６】
次に、ｎ-型炭化珪素基板１をエピタキシャル成長温度まで加熱する。次に、基板温度を保持した状態でチャンバー内に原料ガスおよびドーパントガスを供給し、ｎ-型炭化珪素基板１の露出されている主面に、ｎ-型炭化珪素基板１の原子配列（結晶格子）に倣ってｎ-型炭化珪素基板１と同じ結晶構造でシリコン（Ｓｉ）原子および炭素（Ｃ）原子を連続的に積もらせて炭化珪素エピタキシャル層を成長させる（ステップ制御エピタキシー）。ステップ制御エピタキシーとは、オフ角を有する下地ウエハ上にエピタキシャル層を成長させることである。傾斜を付けた低指数面を主面とする下地ウエハの主面にはオフ角に応じて階段状に段差（ステップ）が生じ、平坦面（テラス）が狭くなっている。テラスよりも表面エネルギーの低いステップ端から結晶成長が始まるため、結晶構造が一意的に決まり、下地ウエハの原子配列を伝承した炭化珪素エピタキシャル層を比較的低温度で成長させることができる。原料ガスとは、例えばＳｉＨ4（モノシラン）ガス等のシリコン源ガス、および、例えばＣ3Ｈ8（プロパン）ガス等の炭素源ガスである。ドーパントガスは、ｎ型の炭化珪素エピタキシャル層を成長させる場合には例えばＮ2（窒素）ガス等のｎ型ドーパントガスを用い、ｐ型の炭化珪素エピタキシャル層を成長させる場合には例えばＴＭＡ（トリメチルアルミニウム）ガス等のｐ型ドーパントガスを用いる。
【００２７】
チャンバー内に原料ガスを供給する前に例えばアルゴン（Ａｒ）ガスや水素（Ｈ2）ガス等のキャリアガスを供給してもよい。このとき、チャンバー内にキャリアガスのみを供給した状態を所定時間保持し、キャリアガスによりｎ-型炭化珪素基板１の露出されている主面をエッチングしてもよい。そして、チャンバー内に供給する各ガスの流量を調整し、かつチャンバー内の圧力（例えば高真空度）およびｎ-型炭化珪素基板１の温度を適切に制御する。これによって、所定の不純物濃度および所定の成長速度で所望の膜質を有する炭化珪素エピタキシャル層が所定の厚さまで成長される。所望の膜質とは、例えば、結晶性が高く（結晶欠陥の少ない）、結晶成長方向が均一な状態である。
【００２８】
例えば、ｎ-型炭化珪素基板１の主面に不純物濃度や導電型の異なる複数の炭化珪素エピタキシャル層を積層して多層構造とする場合、同一のチャンバー内でドーパントガスの種類や不純物濃度を制御可能であれば、当該同一のチャンバー内で複数の炭化珪素エピタキシャル層を連続的に積層させてもよい。また、異なる複数のエピタキシャル成長装置や、同一のエピタキシャル成長装置の複数のチャンバーを用いて、ｎ-型炭化珪素基板１の主面に不純物濃度や導電型の異なる複数の炭化珪素エピタキシャル層を積層し多層構造としてもよい。この場合、複数の炭化珪素エピタキシャル層を積層するための複数回のエピタキシャル成長工程の間に、エピタキシャル成長工程以外の工程を行ってもよい。
【００２９】
同一のチャンバー内で連続して行うすべてのエピタキシャル成長工程が終了した後、チャンバー内へのすべてのガスの供給を停止し、チャンバー内をほぼ大気圧になるまで排気した後にチャンバー内からｎ-型炭化珪素基板１を取り出す。このとき、チャンバー内のガスをアルゴンガス等の不活性ガスでパージ（置換）してからｎ-型炭化珪素基板１を取り出してもよい。また、キャリアガスだけを所定圧力または圧力を変えながら流した状態でｎ-型炭化珪素基板１への加熱を停止し、ｎ-型炭化珪素基板１を十分に冷却させた後に、チャンバー内をほぼ大気圧になるまで排気してｎ-型炭化珪素基板１を取り出してもよい。チャンバー内から取り出したｎ-型炭化珪素基板１を、純水、有機溶剤、または酸性水溶液等により洗浄してもよい。
【００３０】
上記エピタキシャル成長工程は、ｎ-型炭化珪素基板１のおもて面１ａに、またはｎ-型炭化珪素基板１のおもて面１ａおよび裏面１ｂの両面それぞれに行う。ｎ-型炭化珪素基板１の一方の主面（例えばおもて面１ａ）に炭化珪素エピタキシャル層を成長させるためのエピタキシャル成長工程において、ｎ-型炭化珪素基板１のサセプタに接触する他方の主面（例えば裏面１ｂ）には、原料ガスの回り込みによるエピタキシャル層や、サセプタの昇華による昇華層（以下、まとめてエピ・昇華付着層とする）が形成されてしまうことが多い。このエピ・昇華付着層は、不純物濃度にばらつきがある（均一でない）状態や、厚さにばらつきがあり平面度が低い状態で形成されるため、抵抗成分となったり、その後の素子構造形成工程時にフォトリソグラフィーでのパターン不良を生じさせる原因となったりする。
【００３１】
このため、ｎ-型炭化珪素基板１のおもて面１ａに炭化珪素エピタキシャル層を成長させるためのエピタキシャル成長工程の後、次の工程を行う前に、研削および研磨（または研磨のみ）等によりエピ・昇華付着層を除去することが好ましい。ｎ-型炭化珪素基板１の裏面１ｂのエピ・昇華付着層を除去するにあたって、ｎ-型炭化珪素基板１のおもて面１ａをプラズマＣＶＤ法などによる酸化膜（ＳｉＯ2）などの保護膜により保護してもよい。また、エピ・昇華付着層を除去する前に、エピ・昇華付着層を除去するための研削および研磨時の基準面となる、ｎ-型炭化珪素基板１のおもて面１ａ側の炭化珪素エピタキシャル層の表面の平坦性を、研磨（修正研磨、さらにＣＭＰによる鏡面加工も追加可能）により調整してもよい。この場合、修正研磨の研磨量（厚さ）を考慮して厚めに炭化珪素エピタキシャル層を成長させる。
【００３２】
ｎ-型炭化珪素基板１の裏面１ｂにエピ・昇華付着層が形成されていない、または問題とならない程度にエピ・昇華付着層の厚さが薄い場合には、エピ・昇華付着層の除去工程を行わなくてもよい。また、ｎ-型炭化珪素基板１のおもて面１ａに炭化珪素エピタキシャル層を成長させた後に、ｎ-型炭化珪素基板１の裏面１ｂに炭化珪素エピタキシャル層を成長させる場合、ｎ-型炭化珪素基板１の裏面１ｂの研削および研磨（またはいずれか一方）後に、ＣＭＰによる鏡面加工を行ってもよい。ｎ-型炭化珪素基板１の裏面１ｂの研磨量によってはｎ-型炭化珪素基板１のシリアルナンバーを識別するためのマークが消失する虞があるが、ｎ-型炭化珪素基板１の裏面１ｂに再度マークを印字する場合、ｎ-型炭化珪素基板１の素子構造を形成するおもて面１ａがステージに接触することから、歩留りの低下の要因となる。
【００３３】
このため、ｎ-型炭化珪素基板１の裏面１ｂに炭化珪素エピタキシャル層を成長させる場合、ｎ-型炭化珪素基板１のおもて面１ａにマークを印字（加工）してもよい。このマークの再加工は、レーザマーキングにより行うことが好ましい。マークの再加工に用いるレーザ光源として、例えば、ＣＯ2レーザ、ＹＡＧレーザ、ＳＨＧレーザ、ＴＨＧレーザおよびＦＨＧレーザなどを用いてもよい。ｎ-型炭化珪素基板１のおもて面１ａにマークを再加工した後、炭化珪素エピタキシャル層を積層したｎ-型炭化珪素基板１を、純水超音波洗浄や有機溶剤超音波洗浄、ＳＰＭ洗浄、ＲＣＡ洗浄等の一般的な清浄処理により十分に清浄な表面状態にする。この清浄処理後に、後述する炭化珪素エピタキシャル基板１０の両主面に対して、光学方式の表面検査や平面度検査を行ってもよい。
【００３４】
ｎ-型炭化珪素基板１の両主面にそれぞれ行う各エピタキシャル成長工程の順序は入れ換え可能である。ｎ-型炭化珪素基板１の両主面のうち、エピタキシャル成長装置のチャンバー内のサセプタに最初に接触する主面に形成されたエピ・昇華付着層を、当該主面に炭化珪素エピタキシャル層の成長させる前に研削、研磨およびＣＭＰ等により除去すればよい。ここまでの工程により、所定の層数で炭化珪素エピタキシャル層を積層した炭化珪素エピタキシャル基板１０が作製される。より具体的には、上記エピタキシャル成長工程により、ｎ-型炭化珪素基板１のおもて面１ａに、ｐ+型炭化珪素エピタキシャル層２およびｐ++型炭化珪素エピタキシャル層３を順に積層する。上記エピタキシャル成長工程により、ｎ-型炭化珪素基板１の裏面１ｂに、ｎ++型炭化珪素エピタキシャル層４を積層する（図１，２）。
【００３５】
炭化珪素エピタキシャル基板１０は、ｎ++型炭化珪素エピタキシャル層４側からｎ++型炭化珪素エピタキシャル層４、ｎ-型炭化珪素基板１、ｐ+型炭化珪素エピタキシャル層２およびｐ++型炭化珪素エピタキシャル層３の順に積層したエピタキシャルウエハとなる。ｐ+型炭化珪素エピタキシャル層２およびｐ++型炭化珪素エピタキシャル層３は、ともにアノード層として機能する。ｎ++型炭化珪素エピタキシャル層４は、カソード層として機能する。すなわち、ｎ-型ドリフト層は１度以上のオフ角を有する実質的に真性半導体ではない低不純物濃度のｎ-型炭化珪素基板１で構成され、ｎ-型ドリフト層以外の構成部は炭化珪素エピタキシャル層で構成される。図１には、ｎ-型炭化珪素基板１のＳｉ面をおもて面１ａとし、Ｃ面を裏面１ｂとした場合を示す。図２には、ｎ-型炭化珪素基板１のＣ面をおもて面１ａとし、Ｓｉ面を裏面１ｂとした場合を示す。
【００３６】
特に限定しないが、炭化珪素エピタキシャル基板１０を構成する各炭化珪素エピタキシャル層の厚さおよび不純物濃度は次の値をとる。ｐ+型炭化珪素エピタキシャル層２の厚さは、例えば０．１μｍ以上１０μｍ以下程度である。ｐ+型炭化珪素エピタキシャル層２の不純物濃度は、例えば１×１０16／ｃｍ3以上５×１０18／ｃｍ3以下程度である。ｐ++型炭化珪素エピタキシャル層３の厚さは、例えば０．１μｍ以上程度である。ｐ++型炭化珪素エピタキシャル層３の不純物濃度は、ｐ+型炭化珪素エピタキシャル層２の不純物濃度よりも高く、例えば１×１０18／ｃｍ3以上程度である。ｎ++型炭化珪素エピタキシャル層４の厚さは、例えば０．１μｍ以上程度である。ｎ++型炭化珪素エピタキシャル層４の不純物濃度は、１×１０18／ｃｍ3以上程度である。
【００３７】
次に、炭化珪素エピタキシャル基板１０のおもて面（ｐ++型炭化珪素エピタキシャル層３側の面）に、ｐ++型炭化珪素エピタキシャル層３に接しアノード電極として機能するおもて面電極（不図示）を形成する。炭化珪素エピタキシャル基板１０の裏面（ｎ++型炭化珪素エピタキシャル層４側の面）に、ｎ++型炭化珪素エピタキシャル層４に接しカソード電極として機能する裏面電極（不図示）を形成する。おもて面電極および裏面電極の形成順序を入れ換えてもよい。その後、炭化珪素エピタキシャル基板１０をチップ状に切断（ダイシング）して個片化することで、ＰｉＮダイオード（半導体チップ）が完成する。
【００３８】
なお、ｎ-型炭化珪素基板１のキャリアライフタイムを改善し、ＰｉＮダイオードのｎ-型ドリフト層のキャリアライフタイムを長くしてもよい。具体的には、ｎ-型炭化珪素基板１に炭化珪素エピタキシャル層を成長させる前、または炭化珪素エピタキシャル層を成長させた後に、高温度の酸素（Ｏ2）ガス雰囲気下にてｎ-型炭化珪素基板１を酸化してもよい。また、ｎ-型炭化珪素基板１に炭化珪素エピタキシャル層を成長させる前に、ｎ-型炭化珪素基板１に炭素をイオン注入し、その後、ｎ-型炭化珪素基板１をアニールしてもよい。
【００３９】
（実施の形態２）
次に、実施の形態２にかかる炭化珪素半導体装置の製造方法について説明する。図３は、実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図４は、実施の形態２にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。実施の形態２にかかる炭化珪素半導体装置の製造方法が実施の形態１にかかる炭化珪素半導体装置の製造方法と異なる点は、ｐ-型ドリフト層となるｐ-型炭化珪素基板（半導体ウエハ）１１を用いて、ＮｉＰ（Ｎ−ｉｎｔｒｉｎｓｉｃ−Ｐ）ダイオードを作製している点である。図３，４では、ｐ-型炭化珪素基板１１の上側をＳｉ面とし、下側をＣ面として図示する（図９〜１２，１７〜２０においても同様）。また、図３には、ｐ-型炭化珪素基板１１のＳｉ面をおもて面１１ａとし、Ｃ面を裏面１１ｂとした場合を示す。図４には、ｐ-型炭化珪素基板１１のＣ面をおもて面１１ａとし、Ｓｉ面を裏面１１ｂとした場合を示す。
【００４０】
具体的には、図３，４に示すように、ｐ-型炭化珪素基板１１のおもて面１１ａに、ｎ+型炭化珪素エピタキシャル層１２およびｎ++型炭化珪素エピタキシャル層１３を順に積層している。ｐ-型炭化珪素基板１１の裏面１１ｂに、ｐ++型炭化珪素エピタキシャル層１４を成長させている。ｎ+型炭化珪素エピタキシャル層１２およびｎ++型炭化珪素エピタキシャル層１３は、ともにカソード層として機能する。ｎ++型炭化珪素エピタキシャル層１３に接するおもて面電極（不図示）は、カソード電極として機能する。ｐ++型炭化珪素エピタキシャル層１４は、アノード層として機能する。ｐ++型炭化珪素エピタキシャル層１４に接する裏面電極（不図示）は、アノード電極として機能する。
【００４１】
実施の形態２にかかる炭化珪素半導体装置の製造方法は、炭化珪素エピタキシャル基板１０を構成する炭化珪素基板および炭化珪素エピタキシャル層の導電型が反転している以外は実施の形態１にかかる炭化珪素半導体装置の製造方法と同様である。すなわち、ｐ-型炭化珪素基板１１は、例えば１×１０16／ｃｍ3以下程度の不純物濃度でアクセプタとなる不純物（ドーパント）を導入してなる。ｐ-型炭化珪素基板１１の条件は、導電型を反転させた以外は実施の形態１のｎ-型炭化珪素基板１と同様である。ｎ+型炭化珪素エピタキシャル層１２、ｎ++型炭化珪素エピタキシャル層１３およびｐ++型炭化珪素エピタキシャル層１４の条件および形成方法は、導電型を反転させた以外はそれぞれ実施の形態１のｐ+型炭化珪素エピタキシャル層２、ｐ++型炭化珪素エピタキシャル層３およびｎ++型炭化珪素エピタキシャル層４と同様である。
【００４２】
（実施の形態３）
次に、実施の形態３にかかる炭化珪素半導体装置の製造方法について説明する。図５は、実施の形態３にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図６〜８は、実施の形態３にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。実施の形態３にかかる炭化珪素半導体装置の製造方法が実施の形態１にかかる炭化珪素半導体装置の製造方法と異なる点は、ｎ-型ドリフト層となるｎ-型炭化珪素基板１を用いて、ｎチャネル型ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）を作製している点である。図５，６には、ｎ-型炭化珪素基板１のＳｉ面をおもて面１ａとし、Ｃ面を裏面１ｂとした場合を示す。図７，８には、ｎ-型炭化珪素基板１のＣ面をおもて面１ａとし、Ｓｉ面を裏面１ｂとした場合を示す。
【００４３】
具体的には、図５〜８に示すように、ｎ-型炭化珪素基板１の裏面１ｂに、ｎ+型炭化珪素エピタキシャル層５およびｎ++型炭化珪素エピタキシャル層６を順に積層している。ｎ-型炭化珪素基板１の条件は、実施の形態１のｎ-型炭化珪素基板１と同様である。ｎ+型炭化珪素エピタキシャル層５は、ｎ+型フィールドストップ（ＦＳ：Ｆｉｅｌｄ  Ｓｔｏｐ）層として機能する。ｎ++型炭化珪素エピタキシャル層６は、ｎ++型ドレイン層として機能する。図６，８に示すように、ｎ-型炭化珪素基板１のおもて面１ａに、ｎ+型電荷蓄積（ＣＳ）層として機能するｎ+型炭化珪素エピタキシャル層７を成長させてもよい。すなわち、実施の形態１と同様に、ｎ-型ドリフト層はｎ-型炭化珪素基板１で構成され、ｎ-型ドリフト層以外の構成部は炭化珪素エピタキシャル層で構成される。
【００４４】
実施の形態３にかかる炭化珪素半導体装置の製造方法は、実施の形態１にかかる炭化珪素半導体装置の製造方法において、炭化珪素エピタキシャル基板１０を構成する炭化珪素エピタキシャル層の積層構造が異なる。具体的には、まず、実施の形態１と同様に、主面を研削、研磨およびＣＭＰ等により平坦化し、かつ清浄な表面状態としたｎ-型炭化珪素基板１を用意する。次に、実施の形態１と同様のエピタキシャル成長工程により、ｎ-型炭化珪素基板１の裏面１ｂ、またはおもて面１ａおよび裏面１ｂそれぞれに炭化珪素エピタキシャル層を成長させる。このエピタキシャル成長工程においては、ｎ+型炭化珪素エピタキシャル層５およびｎ++型炭化珪素エピタキシャル層６、または、さらにｎ+型炭化珪素エピタキシャル層７を形成して、炭化珪素エピタキシャル基板１０を作製する。
【００４５】
次に、炭化珪素エピタキシャル基板１０のおもて面（図５，７ではｎ-型炭化珪素基板１のおもて面１ａ、図６，８ではｎ+型炭化珪素エピタキシャル層７側の面）側に、一般的なｎチャネル型のＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造（不図示）を形成する。次に、炭化珪素エピタキシャル基板１０のおもて面に、ＭＯＳゲートを構成するｎ++型ソース領域およびｐ型ベース領域に接しソース電極として機能するおもて面電極を形成する。炭化珪素エピタキシャル基板１０の裏面（ｎ++型炭化珪素エピタキシャル層６側の面）に、ｎ++型炭化珪素エピタキシャル層６に接しドレイン電極として機能する裏面電極を形成する。おもて面電極および裏面電極の形成順序を入れ換えてもよい。その後、実施の形態１と同様に炭化珪素エピタキシャル基板１０を個片化することで、ｎチャネル型ＭＯＳＦＥＴ（半導体チップ）が完成する。
【００４６】
また、図５，７に示す炭化珪素エピタキシャル基板１０のおもて面側にＪＢＳ（Ｊｕｎｃｔｉｏｎ  Ｂａｒｒｉｅｒ  Ｓｃｈｏｔｔｋｙ）構造を構成するｐ型領域（不図示）を形成することで、ショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）を作製することも可能である。
【００４７】
（実施の形態４）
次に、実施の形態４にかかる炭化珪素半導体装置の製造方法について説明する。図９は、実施の形態４にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図１０〜１２は、実施の形態４にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。実施の形態４にかかる炭化珪素半導体装置の製造方法が実施の形態３にかかる炭化珪素半導体装置の製造方法と異なる点は、ｐ-型ドリフト層となるｐ-型炭化珪素基板１１を用いて、ｐチャネル型ＭＯＳＦＥＴを作製している点である。図９，１０には、ｐ-型炭化珪素基板１１のＳｉ面をおもて面１１ａとし、Ｃ面を裏面１１ｂとした場合を示す。図１１，１２には、ｐ-型炭化珪素基板１１のＣ面をおもて面１１ａとし、Ｓｉ面を裏面１１ｂとした場合を示す。
【００４８】
具体的には、図９〜１２に示すように、ｐ-型炭化珪素基板１１の裏面１１ｂに、ｐ+型炭化珪素エピタキシャル層１５およびｐ++型炭化珪素エピタキシャル層１６を順に積層している。図１０，１２に示すように、ｐ-型炭化珪素基板１１のおもて面１１ａに、ｐ+型炭化珪素エピタキシャル層１７を成長させてもよい。実施の形態４にかかる炭化珪素半導体装置の製造方法は、炭化珪素エピタキシャル基板１０を構成する炭化珪素基板および炭化珪素エピタキシャル層の導電型が反転している以外は実施の形態３にかかる炭化珪素半導体装置の製造方法と同様である。
【００４９】
すなわち、ｐ-型炭化珪素基板１１の条件は、導電型を反転させた以外は実施の形態３のｎ-型炭化珪素基板１と同様である。ｐ+型炭化珪素エピタキシャル層１５、ｐ++型炭化珪素エピタキシャル層１６およびｐ+型炭化珪素エピタキシャル層１７の条件および形成方法は、導電型を反転させた以外はそれぞれ実施の形態３のｎ+型炭化珪素エピタキシャル層５、ｎ++型炭化珪素エピタキシャル層６およびｎ+型炭化珪素エピタキシャル層７と同様である。
【００５０】
（実施の形態５）
次に、実施の形態５にかかる炭化珪素半導体装置の製造方法について説明する。図１３は、実施の形態５にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図１４〜１６は、実施の形態５にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。実施の形態５にかかる炭化珪素半導体装置の製造方法が実施の形態１にかかる炭化珪素半導体装置の製造方法と異なる点は、ｎ-型ドリフト層となるｎ-型炭化珪素基板１を用いて、ｎチャネル型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）を作製している点である。図１３，１４には、ｎ-型炭化珪素基板１のＳｉ面をおもて面１ａとし、Ｃ面を裏面１ｂとした場合を示す。図１５，１６には、ｎ-型炭化珪素基板１のＣ面をおもて面１ａとし、Ｓｉ面を裏面１ｂとした場合を示す。
【００５１】
具体的には、図１３〜１６に示すように、ｎ-型炭化珪素基板１の裏面１ｂに、ｎ+型炭化珪素エピタキシャル層２１、ｐ+型炭化珪素エピタキシャル層２２およびｐ++型炭化珪素エピタキシャル層２３を順に積層している。ｎ-型炭化珪素基板１の条件は、実施の形態１のｎ-型炭化珪素基板１と同様である。ｎ+型炭化珪素エピタキシャル層２１は、ｎ+型フィールドストップ層として機能する。ｐ+型炭化珪素エピタキシャル層２２およびｐ++型炭化珪素エピタキシャル層２３は、ｐ++型コレクタ層として機能する。図１４，１６に示すように、ｎ-型炭化珪素基板１のおもて面１ａに、ｎ+型電荷蓄積層として機能するｎ+型炭化珪素エピタキシャル層２４を成長させてもよい。すなわち、実施の形態１と同様に、ｎ-型ドリフト層はｎ-型炭化珪素基板１で構成され、ｎ-型ドリフト層以外の構成部は炭化珪素エピタキシャル層で構成される。
【００５２】
実施の形態５にかかる炭化珪素半導体装置の製造方法は、実施の形態１にかかる炭化珪素半導体装置の製造方法において、炭化珪素エピタキシャル基板１０を構成する炭化珪素エピタキシャル層の積層構造が異なる。具体的には、まず、実施の形態１と同様に、主面を研削、研磨およびＣＭＰ等により平坦化し、かつ清浄な表面状態としたｎ-型炭化珪素基板１を用意する。次に、実施の形態１と同様のエピタキシャル成長工程により、ｎ-型炭化珪素基板１の裏面１ｂ、またはおもて面１ａおよび裏面１ｂそれぞれに炭化珪素エピタキシャル層を成長させる。このエピタキシャル成長工程においては、ｎ+型炭化珪素エピタキシャル層２１、ｐ+型炭化珪素エピタキシャル層２２およびｐ++型炭化珪素エピタキシャル層２３、または、さらにｎ+型炭化珪素エピタキシャル層２４を形成して、炭化珪素エピタキシャル基板１０を作製する。
【００５３】
次に、炭化珪素エピタキシャル基板１０のおもて面（図１３，１５ではｎ-型炭化珪素基板１のおもて面１ａ、図１４，１６ではｎ+型炭化珪素エピタキシャル層２４側の面）側に、一般的なｎチャネル型のＭＯＳゲート構造（不図示）を形成する。次に、炭化珪素エピタキシャル基板１０のおもて面に、ＭＯＳゲートを構成するｎ++型エミッタ領域およびｐ型ベース領域に接しエミッタ電極として機能するおもて面電極を形成する。炭化珪素エピタキシャル基板１０の裏面（ｎ++型炭化珪素エピタキシャル層２３側の面）に、ｎ++型炭化珪素エピタキシャル層２３に接しコレクタ電極として機能する裏面電極を形成する。おもて面電極および裏面電極の形成順序を入れ換えてもよい。その後、実施の形態１と同様に炭化珪素エピタキシャル基板１０を個片化することで、ｎチャネル型ＩＧＢＴ（半導体チップ）が完成する。
【００５４】
（実施の形態６）
次に、実施の形態６にかかる炭化珪素半導体装置の製造方法について説明する。図１７は、実施の形態６にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図１８〜２０は、実施の形態６にかかる炭化珪素半導体装置の別の一例の製造途中の状態を示す断面図である。実施の形態６にかかる炭化珪素半導体装置の製造方法が実施の形態５にかかる半導体装置の製造方法と異なる点は、ｐ-型ドリフト層となるｐ-型炭化珪素基板１１を用いて、ｐチャネル型ＩＧＢＴを作製している点である。図１７，１８には、ｐ-型炭化珪素基板１１のＳｉ面をおもて面１１ａとし、Ｃ面を裏面１１ｂとした場合を示す。図１９，２０には、ｐ-型炭化珪素基板１１のＣ面をおもて面１１ａとし、Ｓｉ面を裏面１１ｂとした場合を示す。
【００５５】
具体的には、図１７〜２０に示すように、ｐ-型炭化珪素基板１１の裏面１１ｂに、ｐ+型炭化珪素エピタキシャル層３１、ｎ+型炭化珪素エピタキシャル層３２およびｎ++型炭化珪素エピタキシャル層３３を順に積層している。図１８，２０に示すように、ｐ-型炭化珪素基板１１のおもて面１１ａに、ｐ+型炭化珪素エピタキシャル層３４を成長させてもよい。実施の形態６にかかる炭化珪素半導体装置の製造方法は、炭化珪素エピタキシャル基板１０を構成する炭化珪素基板および炭化珪素エピタキシャル層の導電型が反転している以外は実施の形態５にかかる炭化珪素半導体装置の製造方法と同様である。
【００５６】
すなわち、ｐ-型炭化珪素基板１１の条件は、導電型を反転させた以外は実施の形態５のｎ-型炭化珪素基板１と同様である。ｐ+型炭化珪素エピタキシャル層３１、ｎ+型炭化珪素エピタキシャル層３２、ｎ++型炭化珪素エピタキシャル層３３およびｐ+型炭化珪素エピタキシャル層３４の条件および形成方法は、導電型を反転させた以外はそれぞれ実施の形態５のｎ+型炭化珪素エピタキシャル層２１、ｐ+型炭化珪素エピタキシャル層２２、ｐ++型炭化珪素エピタキシャル層２３およびｎ+型炭化珪素エピタキシャル層２４と同様である。
【００５７】
（実施例）
次に、発明にかかる炭化珪素半導体装置のデバイス特性について、実施の形態３にかかる炭化珪素半導体装置の製造方法により作製されるｎチャネル型ＭＯＳＦＥＴ（図７参照）を用いて検証した（以下、実施例とする）。おもて面１ａ（Ｃ面）のオフ角を４度とし、厚さを２００μｍとし、かつ窒素（Ｎ）を５×１０14／ｃｍ3の不純物濃度でドーパントしたｎ-型炭化珪素基板１を用いた。ｎ-型炭化珪素基板１の裏面１ｂ（Ｓｉ面）は、研削、研磨およびＣＭＰにより鏡面加工し、かつ純水超音波洗浄、有機溶剤超音波洗浄、ＳＰＭ洗浄およびＲＣＡ洗浄により十分に清浄な表面状態とした。
【００５８】
ｎ-型炭化珪素基板１へのエピタキシャル成長には、断熱材で覆ったサセプタを設置した石英反応管（チャンバー）を備えたエピタキシャル成長装置を用いた。まず、チャンバー内のサセプタ上に、裏面１ｂを上にしてｎ-型炭化珪素基板１を載置した。次に、チャンバー内を排気し高真空度としてから、チャンバー内にアルゴンガスを導入した。次に、ｎ-型炭化珪素基板１を高周波誘導加熱により加熱した。次に、チャンバー内へのアルゴンガスの供給を停止した後、水素ガスを１０ｓｌｍ流し、１３５０℃の基板温度で５分間保持することで、ｎ-型炭化珪素基板１の裏面１ｂをエッチングした。
【００５９】
次に、チャンバー内をアルゴンガスに置換した後、ｎ-型炭化珪素基板１をエピタキシャル成長温度である１６５０℃まで加熱した。次に、基板温度を１６５０℃に保持し、チャンバー内に水素ガスを４０ｓｌｍ、モノシランガスを２０ｓｃｃｍ、プロパンガスを１０ｓｃｃｍ、および窒素ガスを０．０２ｓｃｃｍの供給量で供給し、かつチャンバー内の圧力を２０Ｔｏｒｒとした状態で、ｎ-型炭化珪素基板１の裏面１ｂにｎ+型炭化珪素エピタキシャル層５を成長させた。ｎ+型炭化珪素エピタキシャル層５の厚さは１μｍとした。
【００６０】
次に、基板温度を保持し、チャンバー内の水素ガス、モノシランガスおよびプロパンガスの供給量を保持し、窒素ガスの供給量を２ｓｃｃｍに増やし、かつチャンバー内の圧力を保持した状態で、ｎ+型炭化珪素エピタキシャル層５上にｎ++型炭化珪素エピタキシャル層６を成長させた。ｎ++型炭化珪素エピタキシャル層６の厚さは１μｍとした。次に、ｎ-型炭化珪素基板１のおもて面１ａを研削および研磨して厚さを２５μｍ薄くした後、ＣＭＰにより鏡面加工した。次に、炭化珪素エピタキシャル層を積層したｎ-型炭化珪素基板１をアセトンによる超音波洗浄、ＳＰＭ洗浄およびＲＣＡ洗浄により清浄した。
【００６１】
上記実施例において、歩留りの低下やデバイス特性の低下を生じさせることなく、耐圧１０ｋＶ超級の超高耐圧を実現可能な炭化珪素エピタキシャル成長基板の製造が可能であることが確認された。その理由は、耐圧を維持するための非常に膜厚の厚いｎ-型ドリフト層を長時間にわたって成膜したときにダウンフォール等の結晶欠陥の発生しやすいエピタキシャル成長法で形成していないためである。ダウンフォールとは、長時間にわたるエピタキシャル成長に伴ってエピタキシャル装置内のグラファイト部材等の表面に成長する多結晶ＳｉＣ等の剥離・発塵により穴となって残る結晶欠陥である。
【００６２】
また、上記実施例において、１度以上のオフ角を有する実質的に真性でない低不純物濃度の炭化珪素基板を下地ウエハとして炭化珪素エピタキシャル層をエピタキシャル成長させることで、高温度ＣＶＤ法を用いる場合よりも、ドリフト層以外の構成部となる炭化珪素エピタキシャル層の成膜条件の制御性や膜質の再現性が高いことが確認された。すなわち、本発明は、１度以上のオフ角を有する実質的に真性半導体ではない低不純物濃度の炭化珪素基板を下地ウエハとしてステップ制御エピタキシャル成長法により炭化珪素エピタキシャル基板１０を作製する点で、高温度ＣＶＤ法によりオフ角度が１度未満のオンアクシスの単結晶炭化珪素基板を作製する上記特許文献１と技術的に異なる。
【００６３】
具体的には、上記実施例においては、例えば、ｎ+型フィールドストップ層となるｎ+型炭化珪素エピタキシャル層５の成膜条件の制御性や膜質の再現性が高く、またエピタキシャル成長温度が比較的低いので、ｎ+型フィールドストップ層でのキャリアライフタイムが短くなることを防止することができる。実施の形態３の別の一例および実施の形態４〜６（図５，６，８〜２０）のフィールドストップ層においても同様の効果が得られる。また、実施の形態３〜６の別の一例（図６，８，１０，１２，１４，１６，１８，２０）の電荷蓄積層や実施の形態１，２（図１〜４）のカソード層およびアノード層においても実施例と同様のステップ制御エピタキシャル成長法で成長させた炭化珪素エピタキシャル層で構成されるため、オンアクシスの単結晶炭化珪素基板を用いて高温度ＣＶＤ法により成膜する場合よりも、キャリアライフタイムが短くなることを防止することができる。また、イオン注入法などによりドーパントを注入して、フィールドストップ層、電荷蓄積層、カソード層およびアノード層などの高不純物濃度層を形成する場合よりも、結晶へのダメージが少なく、良質な膜質の高不純物濃度層を得ることができる。また、イオン注入法は注入深さに限界があるため、本発明のようにステップ制御エピタキシャル成長法を用いることで、デバイス設計上の自由度が高くなるという利点がある。
【００６４】
このように、上述した各実施の形態で作製した炭化珪素エピタキシャル基板１０を用いることで、超高耐圧のＭＯＳＦＥＴや、ショットキーバリアダイオード、ＩＧＢＴ、ＰｉＮダイオードおよびＮｉＰダイオード等の作製が可能となる。
【００６５】
以上、説明したように、上述した各実施の形態によれば、炭化珪素基板をドリフト層として用いることで、ドリフト層の厚さを厚くしたとしてもドリフト層中に結晶欠陥が発生しにくい。このため、ドリフト層の厚さを厚くし、かつドリフト層の不純物濃度を低くして高耐圧化を図ることができるとともに、歩留りの低下やデバイス特性の低下を防止することができる。また、上述した各実施の形態によれば、１度以上のオフ角を有する実質的に真性でない炭化珪素基板を下地ウエハとしてドリフト層以外の構成部をステップ制御エピタキシャル成長法で形成することで、成膜条件の制御性や膜質の再現性を高くすることができる。これにより、オンアクシスの炭化珪素基板を用いて高温度ＣＶＤ法により成膜する場合よりも、ドリフト層以外の構成部のキャリアライフタイムが短くなることを防止することができ、ドリフト層以外の構成部でのキャリア再結合によるデバイス特性の低下を防止することができる。また、イオン注入法などによりドーパントを注入して、ドリフト層以外の高不純物濃度層（構成部）を形成する場合よりも、結晶へのダメージが少なく、良質な膜質の高不純物濃度層を得ることができる。ドリフト層以外の構成部として、例えば、上述したようにフィールドストップ層、電荷蓄積層、カソード層およびアノード層が挙げられる。具体的には、ドリフト層以外の構成部のキャリアライフタイムが短くなることや、結晶品質へのダメージを抑制することで、キャリア移動度の低下やリーク電流の発生が抑制されるため、デバイス特性の低下を抑制することが可能となる。
【００６６】
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。
【産業上の利用可能性】
【００６７】
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、耐圧１０ｋＶ超級の超高耐圧・低損失の炭化珪素半導体装置に有用である。
【符号の説明】
【００６８】
１  ｎ-型炭化珪素基板
１ａ  ｎ-型炭化珪素基板のおもて面
１ｂ  ｎ-型炭化珪素基板の裏面
２，１５，１７，２２，３１，３４  ｐ+型炭化珪素エピタキシャル層
３，１４，１６，２３  ｐ++型炭化珪素エピタキシャル層
４，６，１３，３３  ｎ++型炭化珪素エピタキシャル層
５，７，１２，２１，２４，３２  ｎ+型炭化珪素エピタキシャル層
１０  炭化珪素エピタキシャル基板
１１  ｐ-型炭化珪素基板
１１ａ  ｐ-型炭化珪素基板のおもて面
１１ｂ  ｐ-型炭化珪素基板の裏面
【図１】
2017084852.tif 000003
【図２】
2017084852.tif 000004
【図３】
2017084852.tif 000005
【図４】
2017084852.tif 000006
【図５】
2017084852.tif 000007
【図６】
2017084852.tif 000008
【図７】
2017084852.tif 000009
【図８】
2017084852.tif 000010
【図９】
2017084852.tif 000011
【図１０】
2017084852.tif 000012
【図１１】
2017084852.tif 000013
【図１２】
2017084852.tif 000014
【図１３】
2017084852.tif 000015
【図１４】
2017084852.tif 000016
【図１５】
2017084852.tif 000017
【図１６】
2017084852.tif 000018
【図１７】
2017084852.tif 000019
【図１８】
2017084852.tif 000020
【図１９】
2017084852.tif 000021
【図２０】
2017084852.tif 000022