(57)【要約】【課題】小型で、良好な放熱性を有する半導体発光デバイスを提供する。【解決手段】実施形態によれば、基板と、基板上に、基板と接して設けられた第１導電型の第１のコンタクト層とを備えた半導体発光デバイスが提供される。第１のコンタクト層に接して、活性層と、活性層の両側に設けられた第１導電型の第１のクラッド層及び第１導電型とは反対導電型の第２導電型の第２のクラッド層とを含むダブルヘテロ構造を有するリング共振器が設けられている。第２のクラッド層に接続して、第２導電型の第２のコンタクト層が設けられている。第１のコンタクト層に接続して第１の電極と、第２のコンタクト層に接続して第２の電極とが設けられている。【選択図】図１
2017054859.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に、前記基板と接して設けられた第１導電型の第１のコンタクト層と、
前記第１のコンタクト層に接して設けられ、活性層と、前記活性層の両側に設けられた第１導電型の第１のクラッド層及び第１導電型とは反対導電型の第２導電型の第２のクラッド層とを含むダブルヘテロ構造を有するリング共振器と、
前記第２のクラッド層に接続した第２導電型の第２のコンタクト層と、
前記第１のコンタクト層に接続した第１の電極と、
前記第２のコンタクト層に接続した第２の電極と
を具備することを特徴とする半導体発光デバイス。
【請求項２】
前記リング共振器に光学的に接続された光導波路をさらに有することを特徴とする請求項１に記載の半導体発光デバイス。
【請求項３】
前記第１のコンタクト層は、前記基板上に設けられた第１の誘電体層に取り囲まれた部分を有することを特徴とする請求項１又は２に記載の半導体発光デバイス。
【請求項４】
前記第１のコンタクト層は、前記第１の誘電体層に取り囲まれた第１の部分と、前記第１の部分から前記第１の誘電体層上に延出するリング形態の第２の部分とを有することを特徴とする請求項３に記載の半導体発光デバイス。
【請求項５】
前記リング共振器は、前記第２の部分上に設けられていることを特徴とする請求項４に記載の半導体発光デバイス。
【請求項６】
前記ダブルヘテロ構造において、前記第１のクラッド層から前記第２のクラッド層までの各層が、前記基板の面に垂直な方向に重なっていることを特徴とする請求項５に記載の半導体発光デバイス。
【請求項７】
前記リング共振器に光学的に接続された光導波路をさらに有することを特徴とする請求項３から請求項６までのいずれか１項に記載の半導体発光デバイス。
【請求項８】
前記リング共振器は、第２の誘電体層により覆われており、前記第２の誘電体層上に前記光導波路が設けられていることを特徴とする請求項７に記載の半導体発光デバイス。
【請求項９】
前記第１のコンタクト層は、その下方部分が前記第１の誘電体層により取り囲まれていることを特徴とする請求項３に記載の半導体発光デバイス。
【請求項１０】
前記リング共振器は、前記第１の誘電体層上に設けられていることを特徴とする請求項９に記載の半導体発光デバイス。
【請求項１１】
前記ダブルヘテロ構造において、前記第１のクラッド層から前記第２のクラッド層までの各層が前記基板の面に平行な方向に重なっていることを特徴とする請求項１０に記載の半導体発光デバイス。
【請求項１２】
前記リング共振器に光学的に接続された光導波路をさらに有することを特徴とする請求項９から請求項１１までのいずれか１項に記載の半導体発光デバイス。
【請求項１３】
前記リング共振器は、第２の誘電体層に覆われており、前記第２の誘電体層上に前記光導波路が設けられていることを特徴とする請求項１２に記載の半導体発光デバイス。
【請求項１４】
前記基板はシリコン基板であり、前記第１のコンタクト層、前記ダブルヘテロ構造、及び第２のコンタクト層は、それぞれ、ＩＩＩ−Ｖ族の化合物半導体を含むことを特徴とする請求項１から請求項１３までのいずれか１項に記載の半導体発光デバイス。
【請求項１５】
前記リングは、円環又は楕円環であることを特徴とする請求項１から請求項１４までのいずれか１項に記載の半導体発光デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体発光デバイスに関する。
【背景技術】
【０００２】
近年、ＬＳＩの高集積化に伴い、ＬＳＩ内部の回路の微細化が進んでいる。この微細化に伴い、電気配線の断面積が減少し、隣接する電気配線間の距離は狭くなる。そのため、ＬＳＩ内部の配線抵抗が増大し、配線間の容量が増大する。その結果、配線抵抗と配線間容量とにより決定される配線遅延時間が増大し、更なるＬＳＩの高速化が困難となっている。
【０００３】
このようなＬＳＩの高集積化に伴う配線遅延の問題を解決する技術として、光配線技術が注目されている。光配線技術は、電気信号を光信号に変換し、電気配線の代わりに光導波路を介して光信号を伝送する技術である。
【０００４】
光配線技術をＬＳＩの配線に適用することにより、前述の微細化に伴う電気配線における配線抵抗や配線間容量の増大が発生せず、更なるＬＳＩの動作速度の高速化が期待できる。光配線を用いて信号伝送を行うＬＳＩとして、光電気混載ＬＳＩが提案されている。光電気混載ＬＳＩでは、コアやメモリ等の各機能ブロックによる信号処理は電気で行われ、これらの機能ブロック間のデータ伝送は光信号で行われる。このような光電気混載ＬＳＩにおいては、各機能ブロックの電気信号を光信号に変換する発光デバイスが必要である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−８５８６８号公報
【特許文献２】特開平６−２３２１２６号公報
【特許文献３】特開２００２−２９９５９８号公報
【非特許文献】
【０００６】
【非特許文献１】Ｔｈｉｊｓ  Ｓｐｕｅｓｅｎｓ  ｅｔ  ａｌ．，“Ｉｍｐｒｏｖｅｄ  ｄｅｓｉｇｎ  ｏｆ  ａｎ  ＩｎＰ−ｂａｓｅｄ  ｍｉｃｒｏｄｉｓｋ  ｌａｓｅｒ  ｈｅｔｅｒｏｇｅｎｅｏｕｓｌｙ  ｉｎｔｅｇｒａｔｅｄ  ｗｉｔｈ  ＳＯＩ”，Ｇｒｏｕｐ  ＩＶ  Ｐｈｏｔｏｎｉｃｓ（２００９），ｐｐ２０２−２０４，ＦＡ３．
【非特許文献２】Ａ．Ｗ．Ｆａｎｇ  ｅｔ  ａｌ．，“Ｅｌｅｃｔｒｉｃａｌｌｙ  ｐｕｍｐｅｄ  ｈｙｂｒｉｄ  ＡｌＧａＩｎＡｓ−ｓｉｌｉｃｏｎ  ｅｖａｎｅｓｃｅｎｔ  ｌａｓｅｒ”，Ｏｐｔｉｃｓ  Ｅｘｐｒｅｓｓ  ９２０３，Ｖｏｌ．１４，Ｎｏ．２０，（２００６）．
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＬＳＩチップ間の光信号の伝送のためにはＬＳＩに発光デバイスを集積する必要があり、小型で消費電力が少ない半導体発光デバイスが必要である。そこで、半導体発光デバイスとしてリング共振器を用いたリングレーザも知られているが、小型化に伴う熱抵抗の増大を避けることはできない。一般的に、半導体発光デバイスは、熱抵抗の増大に伴って寿命及び信頼性が低下し、発光効率が低下する。特に、リングレーザの熱抵抗は、リング共振器の直径を小さくすると増大するため、小型化に対する障害となる。
【０００８】
本発明の実施形態は、小型で、良好な放熱性を有する半導体発光デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００９】
実施形態によれば、基板と、前記基板上に、前記基板と接して設けられた第１導電型の第１のコンタクト層とを備えた半導体発光デバイスが提供される。前記第１のコンタクト層に接して、活性層と、前記活性層の両側に設けられた第１導電型の第１のクラッド層及び第１導電型とは反対導電型の第２導電型の第２のクラッド層とを含むダブルヘテロ構造を有するリング共振器が設けられている。前記第２のクラッド層に接続して、第２導電型の第２のコンタクト層が設けられている。前記第１のコンタクト層に接続して第１の電極と、前記第２のコンタクト層に接続して第２の電極とが設けられている。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態の半導体発光デバイスを概略断面図である。
【図２】第１の実施形態の半導体発光デバイスの製造方法を工程順に示す概略断面図である。
【図３】第２の実施形態の半導体発光デバイスを概略断面図である。
【図４】第２の実施形態の半導体発光デバイスの製造方法を工程順に示す概略断面図である。
【発明を実施するための形態】
【００１１】
以下、いくつかの実施の形態について、図面を参照して説明する。
【００１２】
図１は、第１の実施形態に係る半導体発光デバイス１０の概略断面図である。
【００１３】
半導体発光デバイス１０は、基板１１と、基板１１上に基板１１と接して設けられた第１導電型の第１のコンタクト層１３とを備える。第１のコンタクト層１３に接して、ダブルヘテロ構造を有するリング共振器１４が設けられ、リング共振器１４に接続して、第２導電型の第２のコンタクト層１５が設けられている。第１のコンタクト層１３に接続して第１の電極１６が、及び第２のコンタクト層１５に接続して、第２の電極１７が設けられている。
【００１４】
基板１１は、通常、半導体基板であり、例えば、シリコン基板である。基板１１は、例えば、ＧａＡｓ基板やＩｎＰ基板であってもよい。
【００１５】
基板１１上に第１の誘電体層１２が、設けられており、第１のコンタクト層１３の下方部分、すなわち第１の部分１３１を取り囲んでいる。すなわち、第１の誘電体層１２は、基板１１の表面を部分的に露出させる貫通孔１２ａを有し、その貫通孔１２ａは、第１のコンタクト層１３の第１の部分１３１により満たされている。第１の誘電体層１２は、例えば、酸化シリコン（ＳｉＯ２）層、窒化シリコン（ＳｉＮ）層等である。第１の誘電体層１２は、例えば、１００ｎｍ以上の厚さを有し得る。貫通孔１２ａは、通常、円形であり、１μｍ〜２μｍの直径を有し得る。
【００１６】
第１のコンタクト層１３は、第１の部分１３１とともに、第１の部分１３１から一体的に第１の誘電体層１２上に延出し、第１の部分１３１を取り囲むリング形態の第２の部分１３２を有している。第２の部分は、例えば円環状、楕円環状等であり、例えば、内径２μｍ、外径１０μｍ、厚さ２００ｎｍ〜５００ｎｍの円環形状を有し得る。
【００１７】
第１のコンタクト層１３は、ＩＩＩ−Ｖ族化合物半導体層であり、例えば、インジウムヒ素（ＩｎＡｓ）、インジウムガリウムヒ素（ＩｎＧａＡｓ）又はそれらの組合せで形成されている。一つの実施形態において、第１の部分１３１は、ＩｎＡｓで形成され、第２の部分１３２はＩｎＧａＡｓで形成されている。第１のコンタクト層１３は、例えば、ｎ型である。第１の部分１３１は、例えば、ＩｎＰ、ＧａＡｓで形成されていてもよい。
【００１８】
リング共振器１４は、ダブルヘテロ構造がリング形状を持つことによって提供され、従って符号１４は、リング共振器を示すものとしても、ダブルヘテロ構造を示すものとしても使用されている。リング共振器１４は、第１のコンタクト層１３の第２の部分１３２上に設けられている。リング共振器１４は、第１のコンタクト層１３の第２の部分１３２と同様、リングとして閉じた形状であれば特に限定されないが、例えば、円環状、楕円状等である。ダブルヘテロ構造１４は、活性層１４２と、活性層１４２の両側に設けられた第１導電型の第１のクラッド層１４１及び第１導電型とは反対導電型の第２導電型の第２のクラッド層１４３とを含む。ダブルヘテロ構造１４は、例えば、第１のクラッド層１４１から第２のクラッド層１４３までの各層が基板１１の面に垂直な方向に重なり合っている。リング共振器１４のサイズは、例えば、外径１０μｍ、内径７μｍ、厚さ２μｍ〜３μｍである。ダブルヘテロ構造１４は、ＩＩＩ−Ｖ族の化合物半導体によって形成されていれば特に限定されないが、例えば、ヒ化ガリウム系化合物半導体で形成される場合には、クラッド層として第１導電型、第２導電型のＡｌｘＧａ（１−ｘ）Ａｓ（ｘは０．２〜０．３５）、活性層としてＩｎＧａＡｓ、ＧａＡｓからなる多重量子井戸を用いることができる。
【００１９】
第１のクラッド層１４１は、第１導電型であり、第１のコンタクト層１３の第２の部分１３２上に形成されている。第１のクラッド層１４１は、例えば、１６００ｎｍの厚さを有し得る。第１のクラッド層１４１は、例えば、ｎ型のアルミニウムガリウムヒ素（ＡｌＧａＡｓ）層である。
【００２０】
活性層１４２は、例えば、単一量子井戸構造、又は多重量子井戸構造を持つ。活性層１４２は、例えば、インジウムガリウムヒ素（ＩｎＧａＡｓ）井戸層と、ガリウムヒ素（ＧａＡｓ）障壁層とを交互に積層した構造を有し、ここで各井戸層は障壁層により挟まれている。活性層１４２は、例えば、３０ｎｍ〜２００ｎｍの厚さを有し得る。
【００２１】
第２のクラッド層１４３は、第２導電型であり、活性層１４２上に設けられている。第２のクラッド層１４３は、例えば、１００ｎｍ〜２００ｎｍの厚さを有し得る。第２のクラッド層１４３は、例えば、ｐ型のアルミニウムガリウムヒ素（ＡｌＧａＡｓ）層である。
【００２２】
第２のコンタクト層１５は、第２導電型であり、第２のクラッド層１４３上に設けられている。第２のコンタクト層１５は、例えば、リング共振器１４と同様のリング形状を有する。第２のコンタクト層１５は、ＩＩＩ−Ｖ族の化合物半導体層であり、例えば、１５０ｎｍ〜２００ｎｍの厚さを有し得る。第２のコンタクト層１５は、例えば、ｐ型のガリウムヒ素（ＧａＡｓ）層である。
【００２３】
第１の電極１６は、第１のコンタクト層１３に電気的に接続している。第１の電極１６は、例えば、円盤状に形成されている。第１の電極１６は、例えば、負極として用いられる。第１の電極１６は、例えばＡｕＧｅ／Ｎｉ／Ａｕ電極である。
【００２４】
第２の電極１７は、第２のコンタクト層１５に電気的に接続している。第２の電極１７は、例えば、第２のコンタクト層１５上に円環状に形成されている。第２の電極１７は、例えば、円環状の第２のコンタクト層１５の上面であって、内周寄りの領域に円環状に設けられる。第２の電極１７は、例えば、正極として用いられる。第２の電極１７は、例えば、Ｔｉ／Ｐｔ／Ａｕ電極である。
【００２５】
第１のコンタクト層１３、ダブルヘテロ構造１４、第２のコンタクト層１５、第１の誘電体層１２を覆って第２の誘電体層１８が設けられている。第２の誘電体層１８は、第１の誘電体層１２上において第１のコンタクト層１３の第２の部分１３２、ダブルヘテロ構造１４、及び第２のコンタクト層１５のそれぞれの外周面を覆い、リング共振器１４の内周面と第１の電極１６の外周面との間のスペースを埋め、かつ第２のコンタクト層１５の上面を覆っている。第２の誘電体層１８は、例えば、上面が平坦である。第２の誘電体層１８は、低屈折率の誘電体層であり、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）等で形成されている。
【００２６】
第１の電極１６及び第２の電極１７は、第２の誘電体層１８から露出（例えば、突出）している。すなわち、第１の電極１６は、第２の誘電体層１８内に第１のコンタクト層の第１の部分１３１の表面を露出させるように設けられた第１のコンタクト孔１８ａ内に第２の誘電体層１８から突出して設けられている。他方、第２の電極１７は、第２の誘電体層１８内に第２のコンタクト層１５の表面を露出するように設けられた円環状の第２のコンタクト孔１８ｂ内に第２の誘電体層１８から突出して設けられている。
【００２７】
リング共振器１４に光学的に接続して、光導波路１９が設けられている。光導波路１９は、例えば、リング共振器１４のリング形状の外周寄りの領域の上を通るように配置されている。光導波路１９は、例えば、第２の誘電体層１８の上に、幅０．３μｍ〜１．２μｍ、厚さ０．２μｍ〜０．４μｍの帯状に設けられている。光導波路１９は、例えば、図１において紙面に垂直な方向に延びている。
【００２８】
光導波路１９は、第２の誘電体層１８よりも高い屈折率を有する材料であれば特に限定されないが、例えば、アモルファスシリコン又は多結晶シリコンで形成されている。光導波路１９は、第２のコンタクト層１５との間に屈折率の低い層、例えば、第２の誘電体層１８からなる層が３０〜５０ｎｍ程度設けられることが好ましい。この構成によれば、第２の誘電体層１８の層厚と光導波路１９の配置によって、共振器１４から光導波路１９に取り出される光の量を制御することが可能となる。
【００２９】
半導体発光デバイス１０は、第１の電極１６と第２の電極１７との間に通電されることによって、活性層１４２にキャリアが注入される。注入されたキャリアは、活性層１４２において再結合することで光を放出し誘導放出が生ずる。誘導放出された光は、リング共振器１４内を導波し、周回によって帰還することで、レーザ発振に至る。レーザ発振によって得られた光は、リング共振器１４にエバネッセント結合する光導波路１９に取り出され、光信号として伝搬する。
【００３０】
第１の実施形態の半導体発光デバイス１０において、第１のコンタクト層１３は、シリコン基板１１に直接的に接して設けられている。また、ダブルヘテロ構造は、第１のコンタクト層１３に接して設けられている。その結果、リング共振器１４から発生する熱は、第１のコンタクト層１３を介して基板１１に対して放熱されることが可能となる。すなわち、第１の実施形態によれば、良好な放熱性の半導体発光デバイスが得られ、そのためデバイスのより一層の小型化が可能となる。
【００３１】
図２は、図１に示す第１の実施形態に係る半導体発光デバイス１０の製造方法を工程順に示す概略断面図である。
【００３２】
まず、図２（ａ）に示すように、基板１１上に、第１の誘電体層１２を形成する。続いて、フォトリソグラフィー、及び反応性イオンエッチング（ＲＩＥ）により第１の誘電体層１２に貫通孔１２ａを形成する。
【００３３】
次に、貫通孔１２ａによって露出した基板１１の表面部分上に、例えば有機金属気相エピタキシー（ＭＯＶＰＥ）法により、ＩＩＩ−Ｖ族化合物半導体を成長させる。ＩＩＩ−Ｖ族化合物半導体が貫通孔１２ａ内を満たすまで成長した後（すなわち、第１のコンタクト層１３の第１の部分１３１が形成された後）、ＩＩＩ−Ｖ族化合物半導体を第１の誘電体層１２上を横方向に成長させる。こうして、第１の誘電体層１２上に延出してリング状に成長したＩＩＩ−Ｖ族化合物半導体層１３２が得られる。
【００３４】
上記横方向成長を含む、ＩＩＩ−Ｖ族化合物半導体部分１３１と１３２の形成方法の一例をより具体的に説明する。まず、酸化シリコン層１２に形成された貫通孔１２ａによって露出したシリコン基板１１の表面部分上に、トリメチルインジウム（ＴＭＩｎ）及びｔｅｒｔ−ブチルヒ素（ＴＢＡｓ）を用いるＭＯＶＰＥ法により、インジウムヒ素（ＩｎＡｓ）を成長させる。インジウムヒ素が貫通孔１２ａを満たすまで成長した後、ＴＭＩｎ及びＴＢＡｓにトリメチルガリウム（ＴＭＧａ）を追加して供給し、インジウムガリウムヒ素（ＩｎＧａＡｓ）の横方向成長を開始させる。この方法については、文献Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ３５２ （２０１２） ２２９−２３４を参考にすることができる。この横方向成長によれば、シリコン基板と格子整合しないＩＩＩ−Ｖ族化合物半導体であっても、誘電体層上に転位欠陥の非常に少ない層（第１のコンタクト層１３の第２の部分１３２）を生成することができる。したがって、その転位欠陥の非常に少ない層の上に形成されたダブルヘテロ構造１４の各層も転位欠陥が非常に少ない。
【００３５】
次に、図２（ｂ）に示すように、第２の部分１３２を含む第１のコンタクト層１３を覆って、例えばＭＯＶＰＥ法により、第１のクラッド層１４１、活性層１４２、第２のクラッド層１４３及び第２のコンタクト層１５を順次形成する。
【００３６】
ついで、図２（ｃ）に示すように、ダブルヘテロ構造１４及び第２のコンタクト層１５を、それらが第１のコンタクト層１３の第２の部分１３２上に残るように、リング状に加工する。このリング加工は、例えばフォトリソグラフィー及び誘導結合型ＲＩＥにより２段階で行うことができる。第１段階では、リングの外周面を形成するように第２のコンタクト層１５、ダブルヘテロ構造１４及び第１のコンタクト層１３をエッチングして第１の誘電体層１２を露出させる。第２段階では、リングの内周面を形成するように第２のコンタクト層１５、ダブルヘテロ構造１４及び第１のコンタクト層１３の一部をエッチングして第１のコンタクト層１３を露出させる。
【００３７】
上記リング加工の後、図２（ｄ）に示すように、露出した第１の誘電体層１２の表面、リング加工されたダブルヘテロ構造１４及び第２のコンタクト層１５並びに第１のコンタクト層１３の表面を覆って第２の誘電体層１８を形成する。その後、第２の誘電体層を、化学的機械的研磨（ＣＭＰ）により表面を平坦化する。この平坦化は、第２のコンタクト層上に３０ｎｍ〜５０ｎｍの厚さの誘電体が残るように行うことが好ましい。第２のコンタクト層１５の上にこのような厚さの誘電体が存在することにより、リング共振器１４から光導波路１９に取り出される光の量を容易に制御することが可能となる。
【００３８】
次に、平坦化した第２の誘電体層１８の上に、常法により高屈折率材料を形成する。高屈折率材料は、例えば、アモルファスシリコンや多結晶シリコンを挙げることができる。次いで、高屈折率材料を常法により光導波路１９の形状に加工する。
【００３９】
次に、フォトリソグラフィー及びＲＩＥにより、第２の誘電体層１８内に、第１のコンタクト層１３を露出させる第１のコンタクト孔１８ａを形成する。次いで、第１のコンタクト孔１８ａ内に、第１のコンタクト層１３と接触する第１の電極１６を形成する。次いで、フォトリソグラフィー及びＲＩＥにより、第２の誘電体層１８内に、第２のコンタクト層１５を露出させる第２のコンタクト孔１８ｂを形成する。次いで、第２のコンタクト孔１８ｂ内に、第２のコンタクト層１５と接触する第２の電極１７を形成する。このようにして、図１に示す半導体発光デバイス１０を製造することができる。
【００４０】
以上の説明からわかるように、上述した第１の実施形態の半導体発光デバイスの製造方法によれば、リング共振器１４と光導波路１９とのアライメントは、フォトリソグラフィーの精度で行うことができるため、均一な光結合を得ることができる。
【００４１】
図３は、第２の実施形態に係る半導体発光デバイス２０の概略断面図である。
【００４２】
半導体発光デバイス２０も、半導体発光デバイス１０のように、基板２１と、基板２１上に基板２１と接して設けられた第１導電型の第１のコンタクト層２３とを備える。第１のコンタクト層２３に接して、ダブルヘテロ構造を有するリング共振器２４が設けられ、リング共振器２４に接続して、第２導電型の第２のコンタクト層２５が設けられている。
【００４３】
基板２１は、第１の実施形態における基板１１と同様のものであり得る。
【００４４】
基板２１上には、第１の実施形態における第１の誘電体層１２と同様の第１の誘電体層２２が設けられており、第１のコンタクト層２３の下方部分（第１の部分）２３１を取り囲んでいる。すなわち、第１の誘電体層２２は、第１の実施形態における貫通孔１２ａと同様の、基板２１の表面を部分的に露出させる貫通孔２２ａを有し、その貫通孔２２ａは、第１のコンタクト層２３の第１の部分２３１により満たされている。
【００４５】
第１のコンタクト層２３は、第１の部分２３１とともに、第１の部分２３１から一体的に基板の垂直方向上方に延びるとともに、第１の誘電体層２２上に延出した第２の部分２３２を有している。第２の部分２３２は、通常、第１の部分２３１より大きい外接円の直径を有する六角盤状である。第１の部分２３１は、直径１μｍ〜２μｍ、厚さ０．２μｍ〜０．５μｍを有し得る。第２の部分２３２は、外接円の直径２μｍ〜１０μｍの六角盤状を有し得る。第１のコンタクト層２３は、第１の実施形態における第１のコンタクト層１３と同様、ＩＩＩ−Ｖ族化合物半導体層である。一つの実施形態において、第１のコンタクト層２３は、第１の実施形態と同様に全体がＩｎＡｓおよびＩｎＧａＡｓで形成されている。
【００４６】
リング共振器２４は、第１の実施形態におけるリング共振器２４と同様、ダブルヘテロ構造がリング形状を持つことによって提供され、したがって、符号２４は、リング共振器を示すものとしても、ダブルヘテロ構造を示すものとしても使用されている。リング共振器２４は、第１のコンタクト層２３の第２の部分２３２の外周面に接し、第１の誘電体層２２上に設けられている。ダブルヘテロ構造２４は、活性層２４２と、活性層２４２の両側に設けられた第１導電型の第１のクラッド層２４１及び第２導電型の第２のクラッド層２４３を備える。ダブルヘテロ構造２４は、第１の実施形態におけるダブルヘテロ構造１４と同様の構成を有するが、しかしダブルヘテロ構造１４とは異なり、例えば、第１のクラッド層２４１から第２のクラッド層２４３までの各層が基板２１の面に平行な方向に重なり合っている。リング共振器２４のサイズは、例えば、幅が２〜３μｍであり、厚さが０．２μｍ〜０．５μｍである。ダブルヘテロ構造２４を構成する各層は、第１の実施形態におけるダブルヘテロ構造１４の各層と同様の材質、構成、厚さを有し得る。
【００４７】
第２のコンタクト層２５は、第２のクラッド層２４３の外周面に接し、第１の誘電体層２２上に設けられている。より詳しくは、第２のコンタクト層２５は、第２のクラッド層２４３に接しそれと平行に延びるリング形状の第１の部分２５１と、この第１の部分２５１と一体であるが、第１の誘電体層２２上にリング状フランジを提供する第２の部分２５２を含む。第２のコンタクト層２５の第１の部分２５１のサイズは、例えば、幅０．２μｍである。第２のコンタクト層２５の第２の部分２５２のサイズは、例えば、幅３μｍ、厚さ０．１μｍ〜０．２μｍである。第２のコンタクト層２５は、例えば、第１の実施形態における第２のコンタクト層１５と同様の化合物半導体で形成され得る。
【００４８】
第１のコンタクト層２３に接続して、第１の電極２６が設けられている。第１の電極２６は、例えば、第１のコンタクト層２３の第２の部分２３２上に、円盤状に形成されている。
【００４９】
第２のコンタクト層２５に接続して、第２の電極２７が設けられている。第２の電極２７は、例えば、第２のコンタクト層２５のフランジ部２５２上にリング状に設けられている。第１の電極２６及び第２の電極２７は、例えば、それぞれ、第１の実施形態における第１の電極１６及び第２の電極２７と同様の材料で形成され得る。
【００５０】
第１のコンタクト層２３、ダブルヘテロ構造２４、第２のコンタクト層２５、第１の誘電体層２２を覆って、第２の誘電体層２８が設けられている。第２の誘電体層２８は、例えば、第１の誘電体層２２上においてダブルヘテロ構造２４の上面、及び第２のコンタクト層２５の外周面を覆い、かつ第１のコンタクト層２３の第２の部分２３２の上面を覆っている。第２の誘電体層２８は、例えば、上面が平坦である。第２の誘電体層２８は、第１の実施の形態における第２の誘電体層１８と同様、低屈折率の誘電体層であり、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）等で形成され得る。
【００５１】
第１の電極２６及び第２の電極２７は、第２の誘電体層２８から露出（例えば、突出）している。すなわち、第１の電極２６は、第２の誘電体層２８内に第１のコンタクト層の第２の部分２３２の表面を露出させるように設けられた第１のコンタクト孔２８ａ内に第２の誘電体層２８から突出して設けられている。他方、第２の電極２７は、第２の誘電体層２８内に第２のコンタクト層２５のフランジ部２５２の表面を露出するように設けられたリング状の第２のコンタクト孔２８ｂ内に第２の誘電体層２８から突出して設けられている。
【００５２】
第１の実施形態と同様、リング共振器２４に光学的に接続して、第１の実施形態における光導波路１９と同様の光導波路２９が設けられている。光導波路２９は、例えば、リング共振器２４のリング形状の外周寄りの領域の上を通るように配置されている。光導波路２９は、リング共振器２４との間に屈折率の低い層、例えば、第２の誘電体層２８からなる層が３０〜５０ｎｍ程度設けられることが好ましい。
【００５３】
上記第２の実施形態に係る半導体発光デバイス２０でも、第１の実施形態に係る半導体発光デバイス１０と同様の効果が得られる。また、第２の実施形態に係る半導体発光デバイスでは、ダブルヘテロ構造２４と第２の電極２７とを距離を離して配置できるため、電極による光の吸収が起こりにくい。そのため、第２の実施形態の半導体発光デバイスは、リング共振器における光の吸収損失が抑制される。
【００５４】
図４は、図３に示す半導体発光デバイス２０の製造方法を工程順に示す概略断面図である。
【００５５】
まず、図４（ａ）に示すように、基板２１上に、第１の誘電体層２２を形成する。続いて、フォトリソグラフィー、及び反応性イオンエッチング（ＲＩＥ）により第１の誘電体層２２に貫通孔２２ａを形成する。
【００５６】
次に、貫通孔１２ａによって露出した基板２１の表面部分上に、例えば有機金属気相エピタキシー（ＭＯＶＰＥ）法により、ＩＩＩ−Ｖ族化合物半導体を成長させる。ＩＩＩ−Ｖ族化合物半導体が貫通孔２２ａ内を満たすまで成長した後（すなわち、第１のコンタクト層２３の第１の部分２３１が形成された）後、ＩＩＩ−Ｖ族化合物半導体を第１の誘電体層上を横方向に成長させる。こうして、第１の部分２３１から一体的に基板の垂直方向上方に延びるとともに、第１の誘電体層２２上に延出したＩＩＩ−Ｖ族化合物半導体層２３２が得られる。
【００５７】
ＩＩＩ−Ｖ族化合物半導体部分２３１と２３２の形成方法の一例をより具体的に説明する。まず、酸化シリコン層２２に形成された貫通孔２２ａによって露出したシリコン基板２１の表面部分上に、トリメチルインジウム（ＴＭＩｎ）及びｔｅｒｔ−ブチルヒ素（ＴＢＡｓ）を用いるＭＯＶＰＥ法により、インジウムヒ素（ＩｎＡｓ）を成長させる。インジウムヒ素が貫通孔２２ａを満たすまで成長した後、第１の実施形態と同様、インジウムガリウムヒ素（ＩｎＧａＡｓ）を横方向成長させる。
【００５８】
次に、図４（ｂ）に示すように、第１のコンタクト層２３の第２の部分２３２を全体的に及び第１の誘電体層２２を部分的に覆って、例えばＭＯＶＰＥ法により、第１のクラッド層２４１、活性層２４２、第２のクラッド層２４３及び第２のコンタクト層２５を順次形成する。
【００５９】
ついで、図４（ｃ）に示すように、ダブルヘテロ構造２４及び第２のコンタクト層２５を、それらが第１のコンタクト層２３の第２の部分２３２の外周面上であって、第１の誘電体層２２上に残るように、リング状に加工する。このリング加工は、例えば化学的機械的研磨（ＣＭＰ）、フォトリソグラフィー、及び誘導結合型ＲＩＥにより行うことができる。まず、化学的機械的研磨（ＣＭＰ）により、第１のコンタクト層２３が露出するまで、第２のコンタクト層２５及びダブルヘテロ構造２４を順次取り除く。次に、フォトリソグラフィー、及び誘導結合型ＲＩＥにより、残った第２のコンタクト層２５をフランジ部２５２が形成されるようにエッチングする。
【００６０】
上記リング加工の後、図４（ｄ）に示すように、露出した第１のコンタクト層２３の表面、リング加工されたダブルヘテロ構造２４及び第２のコンタクト層２５の表面を覆って第２の誘電体層２８を形成する。その後、第２の誘電体層２８を、化学的機械的研磨（ＣＭＰ）により表面を平坦化する。この平坦化は、リング共振器２４上に３０ｎｍ〜５０ｎｍの厚さの誘電体が残るように行うことが好ましい。リング共振器２４の上にこのような厚さの誘電体が存在することにより、リング共振器２４から光導波路２９に取り出される光の量を容易に制御することが可能となる。
【００６１】
次に、平坦化した第２の誘電体層２８の上に、常法により高屈折率材料を形成する。高屈折率材料は、例えば、アモルファスシリコンや多結晶シリコンを挙げることができる。次いで、高屈折率材料を常法により光導波路２９の形状に加工する。
【００６２】
次にフォトリソグラフィー及びＲＩＥにより、第２の誘電体層２８内に、第１のコンタクト層２３の表面を露出させる第１のコンタクト孔２８ａを形成する。この第１のコンタクト孔内に第１のコンタクト層２３と接触する第１の電極２６（例えば、ＡｕＧｅ／Ｎｉ／Ａｕ電極）を形成する。次いで、フォトリソグラフィー及びＲＩＥにより、第２の誘電体層２８内に、第２のコンタクト層２５の表面を露出させる第２のコンタクト孔２８ｂを形成する。この第２のコンタクト孔２８ｂ内に、第２のコンタクト層２５に接する第２の電極２７（例えば、Ｔｉ／Ｐｔ／Ａｕ電極）を形成する。このようにして、図３に示す半導体発光デバイス２０を製造することができる。
【００６３】
なお、上記各実施形態において、主に、第１導電型としてｎ型、第２導電型としてｐ型とした構成を例に説明したが、第１導電型としてｐ型、第２導電型としてｎ型とした構成であってもよい。
【００６４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６５】
１０…半導体発光デバイス、１１…基板、１２…第１の誘電体層、１３…第１のコンタクト層、１４…リング共振器（ダブルヘテロ構造）、１５…第２のコンタクト層、１６…第１の電極、１７…第２の電極、１８…第２の誘電体層、１９…光導波路、１３１…第１の部分、１３２…第２の部分、１４１…第１のクラッド層、１４２…活性層、１４３…第２のクラッド層
２０…半導体発光デバイス、２１…基板、２２…第１の誘電体層、２３…第１のコンタクト層、２４…リング共振器（ダブルヘテロ構造）、２５…第２のコンタクト層、２６…第１の電極、２７…第２の電極、２８…第２の誘電体層、２９…光導波路、２３１…第１の部分、２３２…第２の部分、２４１…第１のクラッド層、２４２…活性層、２４３…第２のクラッド層
【図１】
2017054859.tif 000003
【図２】
2017054859.tif 000004
【図３】
2017054859.tif 000005
【図４】
2017054859.tif 000006