(57)【要約】【課題】抵抗値が可変のセルを備える記憶装置においてデータを正確に読み出す。【解決手段】リファレンスセル回路は、所定の反転閾値を超える初期化信号が入力されると抵抗値が所定の初期値に変化する。リファレンス側信号源は、メモリセルに対する読出しが指示されると初期化信号を前記リファレンスセル回路に入力した後に所定の反転閾値を超えない所定値のリファレンス側読出し信号をリファレンスセル回路に入力する。セル側信号源は、初期化信号が入力された後に所定値のセル側読出し信号をメモリセルに入力する。比較部は、リファレンス側読出し信号が入力されたリファレンスセル回路から出力された参照信号とセル側読出し電流が入力されたメモリセルから出力されたセル信号とを比較して当該比較結果をリードデータとして取得する。【選択図】図２
2017162535.tif 000002
【特許請求の範囲】
【請求項１】
所定の反転閾値を超える初期化信号が入力されると抵抗値が所定の初期値に変化するリファレンスセル回路と、
メモリセルに対する読出しが指示されると前記初期化信号を前記リファレンスセル回路に入力した後に前記所定の反転閾値を超えない所定値のリファレンス側読出し信号を前記リファレンスセル回路に入力するリファレンス側信号源と、
前記初期化信号が入力された後に前記所定値のセル側読出し信号を前記メモリセルに入力するセル側信号源と、
前記リファレンス側読出し信号が入力された前記リファレンスセル回路から出力された参照信号と前記セル側読出し電流が入力された前記メモリセルから出力されたセル信号とを比較して当該比較結果をリードデータとして取得する比較部と
を具備する記憶装置。
【請求項２】
前記リファレンスセル回路は、複数のリファレンスセルを備え、
前記複数のリファレンスセルのそれぞれの抵抗値の合成抵抗は、前記初期化信号により前記初期値に変化する
請求項１記載の記憶装置。
【請求項３】
前記リファレンスセル回路は、
前記リファレンス側読出し信号源と接続点との間に並列に接続された複数の第１リファレンスセルと
前記接続点と接地端子との間に並列に接続された複数の第２リファレンスセルと
を備え、
前記第１リファレンスセルおよび前記第２リファレンスセルのそれぞれの抵抗値は、前記初期化信号が入力されると互いに異なる値に初期化される
請求項２記載の記憶装置。
【請求項４】
前記リファレンスセル回路は、
前記リファレンス側信号源と接地端子との間に並列に接続された複数の回路ブロックをえ、
前記複数の回路ブロックのそれぞれは、直列に接続された第１リファレンスセルおよび第２リファレンスセルを備え、
前記第１リファレンスセルおよび前記第２リファレンスセルのそれぞれの抵抗値は、前記初期化信号が入力されると互いに異なる値に初期化される
請求項２記載の記憶装置。
【請求項５】
所定数の前記メモリセルを二次元格子状に配列したメモリセルアレイをさらに具備し、
前記リファレンス側信号源は、所定の方向に配列された所定数の前記メモリセルに対する読出しが指定されるたびに前記初期化信号を入力する
請求項１記載の記憶装置。
【請求項６】
前記初期化信号と前記リファレンス側読出し信号と前記セル側読出し信号とは電流信号であり、前記参照信号および前記セル信号は電圧信号である
請求項１記載の記憶装置。
【請求項７】
前記初期化信号と前記リファレンス側読出し信号と前記セル側読出し信号とは電圧信号であり、前記参照信号および前記セル信号は電流信号である
請求項１記載の記憶装置。
【請求項８】
前記リファレンスセル回路および前記メモリセルは、ＭＴＪ素子である
請求項１記載の記憶装置。
【請求項９】
メモリセルに対する読出しを指示するメモリ制御部と、
所定の反転閾値を超える初期化信号が入力されると抵抗値が所定の初期値に変化するリファレンスセル回路と、
前記読出しが指示されると前記初期化信号を前記リファレンスセル回路に入力した後に前記所定の反転閾値を超えない所定値のリファレンス側読出し信号を前記リファレンスセル回路に入力するリファレンス側信号源と、
前記初期化信号が入力された後に前記所定値のセル側読出し信号を前記メモリセルに入力するセル側信号源と、
前記リファレンス側読出し信号が入力された前記リファレンスセル回路から出力された参照信号と前記セル側読出し電流が入力された前記メモリセルから出力されたセル信号とを比較して当該比較結果をリードデータとして取得する比較部と
を具備する情報処理装置。
【請求項１０】
メモリセルに対する読出しが指示されると前記初期化信号を、所定の反転閾値を超える初期化信号が入力されると抵抗値が所定の初期値に変化するリファレンスセル回路に入力した後に前記所定の反転閾値を超えない所定値のリファレンス側読出し信号を前記リファレンスセル回路に入力するリファレンス側信号入力手順と、
前記初期化信号が入力された後に前記所定値のセル側読出し信号を前記メモリセルに入力するセル側信号入力手順と、
前記リファレンス側読出し信号が入力された前記リファレンスセル回路から出力された参照信号と前記セル側読出し電流が入力された前記メモリセルから出力されたセル信号とを比較して当該比較結果をリードデータとして取得する比較手順と
を具備する記憶装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、記憶装置、情報処理装置、および、記憶装置の制御方法に関する。詳しくは、抵抗値が可変のセルを備える記憶装置、情報処理装置、および、記憶装置の制御方法に関する。
【背景技術】
【０００２】
近年の情報処理システムでは、様々な種類の記憶装置がキャッシュメモリやストレージとして用いられている。次世代の記憶装置としては、ＲｅＲＡＭ（Resistive RAM）、ＰＣＲＡＭ（Phase-Change RAM）やＭＲＡＭ（Magnetoresistive RAM）などのメモリの開発が進められている。
【０００３】
これらのメモリの中でも、コンパクトで高速かつ書換え回数が無限大に近いことなどの理由により、ＭＴＪ（Magnetic Tunnel Junction）素子を記憶素子として用いるＭＲＡＭが注目されている。このＭＲＡＭは、抵抗値が可変であり、その抵抗値を変化させることによりデータを書き換えることができる。ＭＲＡＭの書換えには、誘導磁場書込み方式やスピン注入方式が用いられる。特に、微細化が要求される用途では、電流の増大を抑制することができることから、スピン注入方式が適している。このスピン注入方式では、ＭＴＪ素子の面に対して垂直に、ある反転閾値よりも大きな書込み電流を供給することによりデータの書換えが行われる。書き込むデータの値は、書込み電流の方向により決定される。
【０００４】
また、データの読出しの際に、読出し回路は反転閾値よりも小さな読出し電流をメモリセルに供給する。そして、読出し回路は、読出し電流を供給したメモリセルのセル電圧と所定の参照電圧とを比較して、その比較結果をリードデータの値として出力する。この参照電圧を、メモリセルと同じ構成の複数のリファレンスセルで生成する不揮発性メモリが提案されている（例えば、特許文献１参照。）。この不揮発性メモリでは、複数のリファレンスセルの合成抵抗が、高抵抗状態および低抵抗状態のメモリセルのそれぞれの抵抗値の平均になるように初期化される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−８４５１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述の従来技術では、リファレンスセルの合成抵抗が初期値から変化してしまうことがある。例えば、熱的なエネルギーによりＭＴＪ素子の磁化方向が反転する熱攪乱と呼ばれる現象が生じると、リファレンスセルの抵抗値が変化してしまう。この抵抗値の変化によって参照電圧が変化して、実際にメモリセルに書き込まれているデータと異なるデータが読み出されてしまうという問題がある。特に、不揮発性が重視されないキャッシュメモリなどにＭＲＡＭを用いる際に、この問題が生じやすくなる。
【０００７】
本技術はこのような状況に鑑みて生み出されたものであり、抵抗値が可変のセルを備える記憶装置においてデータを正確に読み出すことを目的とする。
【課題を解決するための手段】
【０００８】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、所定の反転閾値を超える初期化信号が入力されると抵抗値が所定の初期値に変化するリファレンスセル回路と、メモリセルに対する読出しが指示されると前記初期化信号を前記リファレンスセル回路に入力した後に前記所定の反転閾値を超えない所定値のリファレンス側読出し信号を前記リファレンスセル回路に入力するリファレンス側信号源と、前記初期化信号が入力された後に前記所定値のセル側読出し信号を前記メモリセルに入力するセル側信号源と、前記リファレンス側読出し信号が入力された前記リファレンスセル回路から出力された参照信号と前記セル側読出し電流が入力された前記メモリセルから出力されたセル信号とを比較して当該比較結果をリードデータとして取得する比較部とを具備する記憶装置、および、その制御方法である。これにより、初期化信号がリファレンスセル回路に入力された後にリファレンス側読出し信号が入力されるという作用をもたらす。
【０００９】
また、この第１の側面において、前記リファレンスセル回路は、複数のリファレンスセルを備え、前記複数のリファレンスセルのそれぞれの抵抗値の合成抵抗は、前記初期化信号により前記初期値に変化してもよい。これにより、合成抵抗が初期化されるという作用をもたらす。
【００１０】
また、この第１の側面において、前記リファレンスセル回路は、前記リファレンス側読出し信号源と接続点との間に並列に接続された複数の第１リファレンスセルと前記接続点と接地端子との間に並列に接続された複数の第２リファレンスセルとを備え、前記第１リファレンスセルおよび前記第２リファレンスセルのそれぞれの抵抗値は、前記初期化信号が入力されると互いに異なる値に初期化されてもよい。これにより、並列に接続された複数の第１リファレンスセルと並列に接続された複数の第２リファレンスセルとが直列接続されたリファレンスセル回路が初期化されるという作用をもたらす。
【００１１】
また、この第１の側面において、前記リファレンスセル回路は、前記リファレンス側信号源と接地端子との間に並列に接続された複数の回路ブロックをえ、前記複数の回路ブロックのそれぞれは、直列に接続された第１リファレンスセルおよび第２リファレンスセルを備え、前記第１リファレンスセルおよび前記第２リファレンスセルのそれぞれの抵抗値は、前記初期化信号が入力されると互いに異なる値に初期化されてもよい。これにより、直列接続された第１リファレンスセルおよび第２リファレンスセルからなる複数の回路ブロックを並列接続したリファレンスセル回路が初期化されるという作用をもたらす。
【００１２】
また、この第１の側面において、所定数の前記メモリセルを二次元格子状に配列したメモリセルアレイをさらに具備し、前記リファレンス側信号源は、所定の方向に配列された所定数の前記メモリセルに対する読出しが指定されるたびに前記初期化信号を入力してもよい。これにより、所定の方向に配列された所定数のメモリセルに対する読出しが指定されるたびにリファレンスセル回路が初期化されるという作用をもたらす。
【００１３】
また、この第１の側面において、前記初期化信号と前記リファレンス側読出し信号と前記セル側読出し信号とは電流信号であり、前記参照信号および前記セル信号は電圧信号であってもよい。これにより、電流信号によって初期化および読出しが行われるという作用をもたらす。
【００１４】
また、この第１の側面において、前記初期化信号と前記リファレンス側読出し信号と前記セル側読出し信号とは電圧信号であり、前記参照信号および前記セル信号は電流信号であってもよい。これにより、電流信号によって初期化および読出しが行われるという作用をもたらす。
【００１５】
また、この第１の側面において、前記リファレンスセル回路および前記メモリセルは、ＭＴＪ素子であってもよい。これにより、初期化信号がＭＴＪ素子に入力された後にリファレンス側読出し信号が入力されるという作用をもたらす。
【００１６】
また、本技術の第２の側面は、メモリセルに対する読出しを指示するメモリ制御部と、所定の反転閾値を超える初期化信号が入力されると抵抗値が所定の初期値に変化するリファレンスセル回路と、前記読出しが指示されると前記初期化信号を前記リファレンスセル回路に入力した後に前記所定の反転閾値を超えない所定値のリファレンス側読出し信号を前記リファレンスセル回路に入力するリファレンス側信号源と、前記初期化信号が入力された後に前記所定値のセル側読出し信号を前記メモリセルに入力するセル側信号源と、前記リファレンス側読出し信号が入力された前記リファレンスセル回路から出力された参照信号と前記セル側読出し電流が入力された前記メモリセルから出力されたセル信号とを比較して当該比較結果をリードデータとして取得する比較部とを具備する情報処理装置である。これにより、メモリ制御部により読出しが指示されると初期化信号がリファレンスセル回路に入力された後にリファレンス側読出し信号が入力されるという作用をもたらす。
【発明の効果】
【００１７】
本技術によれば、抵抗値が可変のセルを備える記憶装置においてデータを正確に読み出すことができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１８】
【図１】本技術の第１の実施の形態における情報処理装置の一構成例を示すブロック図である。
【図２】本技術の第１の実施の形態におけるメモリセルアレイの一構成例を示す回路図である。
【図３】本技術の第１の実施の形態におけるＭＴＪ素子の一構成例を示す断面図である。
【図４】本技術の第１の実施の形態におけるメモリセルの特性の一例を示す図である。
【図５】本技術の第１の実施の形態におけるリファレンスセル回路、読出し判定回路、リファレンス側電流源回路およびセル側電流源回路の一構成例を示す回路図である。
【図６】本技術の第１の実施の形態におけるリファレンスセル回路の一構成例を示す回路図である。
【図７】本技術の第１の実施の形態におけるリファレンスセルおよび読出し判定回路の制御の一例を示す図である。
【図８】比較例におけるリファレンスセルの制御の一例を示す図である。
【図９】本技術の第１の実施の形態における、初期化電流とリファレンス側読出し電流とを分離した制御の一例を示す図である。
【図１０】本技術の第１の実施の形態における記憶装置の動作の一例を示すフローチャートである。
【図１１】本技術の第１の実施の形態の第１の変形例におけるリファレンスセル回路の一構成例を示す回路図である。
【図１２】本技術の第１の実施の形態の第２の変形例におけるリファレンスセルの制御の一例を示す図である。
【図１３】本技術の第２の実施の形態における情報処理装置の一構成例を示すブロック図である。
【図１４】本技術の第２の実施の形態におけるリファレンスセル回路および読出し判定回路の一構成例を示す回路図である。
【発明を実施するための形態】
【００１９】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（読出しの前に電流によりリファレンスセルを初期化する例）
２．第２の実施の形態（読出しの前に電圧によりリファレンスセルを初期化する例）
【００２０】
＜１．第１の実施の形態＞
［情報処理装置の構成例］
図１は、第１の実施の形態における第１の実施の形態における情報処理装置の一構成例を示すブロック図である。この情報処理装置は、メモリ制御部１００および記憶装置２００を備える。この記憶装置２００は、情報処理装置においてストレージやキャッシュメモリとして用いられる。記憶装置２００は、リファレンス側電流源回路２１０、セル側電流源回路２２０、読出し判定回路２３０、書込み制御回路２４１、読出し制御回路２４２およびリファレンスセル回路２５０を備える。また、記憶装置２００は、書込み線デコーダ２４３、選択線デコーダ２４４およびメモリセルアレイ３００を備える。
【００２１】
メモリ制御部１００は、記憶装置２００を制御するものである。このメモリ制御部１００は、記憶装置２００にデータを書き込む際に、ライトデータと、ライトアドレスを指定したライトコマンドとを書込み制御回路２４１に供給する。そして、メモリ制御部１００は、記憶装置２００の状態を示すステータスを書込み制御回路２４１から受け取る。また、メモリ制御部１００は、記憶装置２００からデータを読み出す際に、リードアドレスを指定したリードコマンドを読出し制御回路２４２に供給する。そして、メモリ制御部１００は、リードデータとステータスとを読出し制御回路２４２から受け取る。
【００２２】
書込み制御回路２４１は、ライトコマンドに従ってライトアドレスにライトデータを書き込む制御を行うものである。この書込み制御回路２４１は、ライトコマンドを受け取るとセル側電流源回路２２０を制御して、反転閾値Ｔｈより大きな電流を書込み電流Ｉｗｒｉｔｅとして供給させる。ここで、反転閾値Ｔｈは、メモリセルの抵抗値が変化する際の電流値である。また、書込み電流Ｉｗｒｉｔｅの方向は、ライトデータの値により決定される。
【００２３】
また、書込み制御回路２４１は、ライトアドレスをカラムアドレスとロウアドレスとに分離し、カラムアドレスを示す制御信号を選択線デコーダ２４４に供給し、ロウアドレスを示す制御信号を書込み線デコーダ２４３に供給する。また、書込み制御回路２４１は、ステータスを生成してメモリ制御部１００に供給する。
【００２４】
読出し制御回路２４２は、リードコマンドに従ってリードアドレスからリードデータを読み出す制御を行うものである。この読出し制御回路２４２は、リードコマンドを受け取るとリファレンス側電流源回路２１０を制御して、反転閾値Ｔｈより大きな電流を初期化電流Ｉｉｎｉとして供給させる。この初期化電流Ｉｉｎｉにより、リファレンスセル回路２５０の抵抗値が初期値に初期化される。例えば、低抵抗状態のメモリセルの抵抗をＲ０とし、高抵抗状態のメモリセルの抵抗をＲ１とすると、リファレンスセル回路２５０の抵抗値は、（Ｒ０＋Ｒ１）／２に初期化される。
【００２５】
リファレンスセル回路２５０の初期化後に読出し制御回路２４２は、リファレンス側電流源回路２１０を制御して、反転閾値Ｔｈ以下の電流をリファレンス側読出し電流Ｉｒｅａｄ１として供給させる。また、リファレンス側読出し電流Ｉｒｅａｄ１の供給時に読出し制御回路２４２は、セル側電流源回路２２０を制御して、リファレンス側読出し電流Ｉｒｅａｄ１と同じ値の電流をセル側読出し電流Ｉｒｅａｄ２として供給させる。
【００２６】
また、読出し制御回路２４２は、リードアドレスをカラムアドレスとロウアドレスとに分離し、カラムアドレスを示す制御信号を選択線デコーダ２４４に供給し、ロウアドレスを示す制御信号を書込み線デコーダ２４３に供給する。そして、読出し制御回路２４２は、読出し判定回路２３０を制御してリードデータを出力させ、ステータスおよびリードデータをメモリ制御部１００に供給する。
【００２７】
リファレンス側電流源回路２１０は、読出し制御回路２４２の制御に従って、初期化電流Ｉｉｎｉおよびリファレンス側読出し電流Ｉｒｅａｄ１を順にリファレンスセル回路２５０に入力するものである。なお、リファレンス側電流源回路２１０は、特許請求の範囲に記載のリファレンス側読出し信号源の一例である。
【００２８】
リファレンスセル回路２５０は、初期化信号が入力されると抵抗値が変化する回路である。このリファレンスセル回路２５０の抵抗値は、初期化信号が入力されると（Ｒ０＋Ｒ１）／２に初期化される。また、リファレンスセル回路２５０は、リファレンス側読出し電流Ｉｒｅａｄ１が入力されると、次の式により表される参照電圧Ｖｒｅｆを読み出し判定回路２３０に出力する。
Ｖｒｅｆ＝Ｉｒｅａｄ１×（Ｒ０＋Ｒ１）／２
【００２９】
セル側電流源回路２２０は、書込み制御回路２４１または読出し制御回路２４２の制御に従って、書込み電流Ｉｗｒｉｔｅまたはセル側読出し電流Ｉｒｅａｄ２を書込み線デコーダ２４３に入力するものである。
【００３０】
メモリセルアレイ３００には、複数のメモリセルが二次元格子状に配列される。以下、直交する２つの方向のいずれかに沿って配列されたメモリセルの集合を「ライン」と称する。ラインのうち２つの方向の一方に配列されたメモリセルの集合を「ロウ」と称し、他方に配列されたメモリセルの集合を「カラム」と称する。
【００３１】
選択線デコーダ２４４は、書込み制御回路２４１および読出し制御回路２４２の制御に従って、アクセス先のカラムを選択するものである。
【００３２】
書込み線デコーダ２４３は、書込み制御回路２４１および読出し制御回路２４２の制御に従って、アクセス先のロウに、セル側電流源回路２２０からの電流（書込み電流Ｉｗｒｉｔｅやセル側読出し電流Ｉｒｅａｄ２）を供給するものである。書込み電流Ｉｗｒｉｔｅが入力されたメモリセルの抵抗値は、低抵抗Ｒ０および高抵抗Ｒ１のいずれかに変化する。また、セル側読出し電流Ｉｒｅａｄ２が入力されたメモリセルは、その抵抗値に応じた電圧をセル電圧Ｖｃｅｌｌとして生成し、書込み線デコーダ２４３を介して読出し判定回路２３０に出力する。メモリセルの抵抗値が低抵抗Ｒ０の際は、Ｉｒｅａｄ２×Ｒ０のセル電圧Ｖｃｅｌｌが生成され、メモリセルの抵抗値が高抵抗Ｒ１の際は、Ｉｒｅａｄ２×Ｒ１のセル電圧Ｖｃｅｌｌが生成される。
【００３３】
読出し判定回路２３０は、リファレンスセル回路２５０からの参照電圧Ｖｒｅｆとメモリセルからのセル電圧Ｖｃｅｌｌとを比較するものである。この読出し判定回路２３０は、比較結果をリードデータとして取得し、読出し制御回路２４２に供給する。なお、読出し判定回路２３０は、特許請求の範囲に記載の比較部の一例である。
【００３４】
［メモリセルアレイの構成例］
図２は、第１の実施の形態におけるメモリセルアレイ３００の一構成例を示す回路図である。このメモリセルアレイ３００は、二次元格子状に配列された複数のメモリセル３１０を備える。メモリセル３１０のそれぞれは、ＭＴＪ素子３２０とトランジスタ３３０とを備える。また、メモリセルアレイ３００には、カラムごとに選択線が配線され、ロウごとに一対の書込み線が配線される。
【００３５】
ＭＴＪ素子３２０の一端は、書込み線を介して書込み線デコーダ２４３に接続され、他端は、トランジスタ３３０に接続される。また、トランジスタ３３０のゲートは選択線を介して選択線デコーダ２４４に接続され、ソースおよびドレインの一方は、ＭＴＪ素子３２０に接続され、他方は書込み線を介して書込み線デコーダ２４３に接続される。このトランジスタ３３０として、例えば、Ｎ型のＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。
【００３６】
書込みの際に選択線デコーダ２４４は、書込み先のカラムに対応する選択線をハイレベルにし、それ以外の全ての選択線をローレベルにする。また、書込み線デコーダ２４３は、書込み先のロウに対応する一対の書込み線の一方から他方に書込み線を介して書込み電流Ｉｗｒｉｔｅを供給する。書込み電流Ｉｗｒｉｔｅの方向は、ライトデータの値により決定される。これらの制御により、ライトアドレスに対応するメモリセル３１０の抵抗値は、低抵抗Ｒ０および高抵抗Ｒ１のうちライトデータに対応する方に変化する。すなわち、ライトデータが書き込まれる。
【００３７】
一方、読出しの際に選択線デコーダ２４４は、読出し先のカラムに対応する選択線をハイレベルにし、それ以外の全ての選択線をローレベルにする。また、書込み線デコーダ２４３は、読出し先のロウに対応する一対の書込み線の一方から他方に書込み線を介してセル側読出し電流Ｉｒｅａｄ２を供給する。これらの制御により、ロウアドレスに対応する一対の書込み線の間に、読出し先のメモリセルの抵抗値に応じたセル電圧Ｖｃｅｌｌが生じる。
【００３８】
［ＭＴＪ素子の構成例］
図３は、第１の実施の形態におけるＭＴＪ素子３２０の一構成例を示す断面図である。このＭＴＪ素子３２０において、トランジスタ３３０が形成された基板上に電極層３２５、固定磁性層３２４、トンネルバリア層３２３、自由磁性層３２２および電極層３２１が、この順に積層される。電極層３２１は、書込み信号線を介して書込み線デコーダ２４３に接続され、電極層３２５は、トランジスタ３３０に接続される。自由磁性層３２２、トンネルバリア層３２３および固定磁性層３２４からなる素子は、ＴＭＲ（Tunnel Magneto Resistance）素子とも呼ばれる。
【００３９】
なお、積層順序は、電極層３２５、固定磁性層３２４、トンネルバリア層３２３、自由磁性層３２２および電極層３２１の順に限定されず、これと逆順であってもよい。
【００４０】
自由磁性層３２２は、磁化の向きが変化する強磁性層であり、固定磁性層３２４は、磁化の向きが固定された強磁性層である。この固定磁性層３２４の磁化の固定は、例えば、保磁力の大きな材料を固定磁性層３２４として用いることにより実現することができる。なお、反強磁性層を固定磁性層３２４に隣接させることにより、固定磁性層３２４の磁化を固定することもできる。
【００４１】
自由磁性層３２２の磁化の向きは、その磁化容易軸に沿って、固定磁性層３２４の磁化方向と同じ方向または逆方向に変化する。自由磁性層３２２が固定磁性層３２４と同じ方向に磁化された状態を以下、「平行状態」と称し、自由磁性層３２２が固定磁性層３２４と逆方向に磁化された状態を以下、「反平行状態」と称する。また、自由磁性層３２２の磁気異方性は、材料に依存した結晶磁気異方性、歪み誘導異方性、および、平面形状に依存した形状磁気異方性の中のいずれか、あるいは、これらの組合せにより決定される。
【００４２】
また、自由磁性層３２２の磁気異方性の方向と固定磁性層３２４の磁化の方向とは、各層に垂直な方向である。なお、これらの方向は、各層に平行な方向であってもよい。
【００４３】
なお、自由磁性層３２２および固定磁性層３２４を単層としているが、非磁性金属を介して強磁性的あるいは反強磁性的に結合した積層磁性膜であってもよい。
【００４４】
また、電極層３２１および３２５の材料としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、タンタル（Ｔａ）などの金属が用いられる。自由磁性層３２２および固定磁性層３２４として、強磁性膜や積層磁性膜が用いられる。この強磁性膜として、コバルト鉄ボロン（ＣｏＦｅＢ）、コバルト鉄（ＣｏＦｅ）、ニッケル鉄（ＮｉＦｅ）、ニッケル鉄コバルト（ＮｉＦｅＣｏ）などが用いられる。また、積層磁性膜としてコバルト（Ｃｏ）／白金（Ｐｔ）
や、コバルト（Ｃｏ）／ニッケル（Ｎｉ）などが用いられる。トンネルバリア層３２３としては、アルミニウム酸化膜や、酸化マグネシウム（ＭｇＯ）などの絶縁膜が用いられる。
【００４５】
このＭＴＪ素子３２０には、スピン注入方式によりデータが書き込まれる。スピン注入方式では、ＭＴＪ素子に直接電流が入力され、自由磁性層３２２が反転する。自由磁性層の磁化方向は、電流を流す向きにより決定される。電流が自由磁性層３２２から固定磁性層３２４へ流れる場合、電子は固定磁性層３２４から自由磁性層３２２に流れる。この場合に固定磁性層３２４を通過する電子は、固定磁性層３２４の磁化との相互作用により固定磁性層３２４の磁化方向と同じ向きにスピンを持つようになる。このスピン偏極した伝導電子は、自由磁性層３２２を通過する際に自由磁性層３２２の磁化と相互作用し、自由磁性層３２２の磁化にトルクが発生する。このトルクが十分に大きいと自由磁性層３２２の磁化は反転する。この反転に必要な電流が前述の反転閾値Ｔｈに該当する。
【００４６】
一方、電流が固定磁性層３２４から自由磁性層３２２へ流れる場合、電子は自由磁性層３２２から固定磁性層３２４に流れる。この場合に固定磁性層３２４の磁化の向きと逆向きのスピンを持つ電子が固定磁性層３２４により反射される。そのため、逆向きのスピンの電子により自由磁性層３２２の磁化が反転する。
【００４７】
このようなスピン注入方式では、反転閾値Ｔｈは、電流密度に依存する。そのため、メモリセルの微細化に伴い、反転閾値Ｔｈは減少する。したがって、スピン注入方式は、ＭＲＡＭの大容量化に有利である。
【００４８】
図４は、第１の実施の形態におけるメモリセル３１０の特性の一例を示す図である。
このメモリセル３１０内のＭＴＪ素子３２０の磁化状態は、自由磁性層３２２および固定磁性層３２４の磁化の向きが同一である平行状態と、それらの向きが異なる反平行状態とに分けることができる。これらの状態のそれぞれに、異なる論理値が割り当てられる。例えば反平行状態に論理値「１」が割り当てられ、平行状態に論理値「０」が割り当てられる。
【００４９】
反平行状態におけるＭＴＪ素子３２０の抵抗値は、平行状態の場合よりも高い。例えば、平行状態と反平衡状態との抵抗変化率は、数十乃至数百パーセント（％）になる。また、ＭＴＪ素子３２０への電流の方向を変えることにより、ＭＴＪ素子３２０が保持する論理値を書き換えることができる。例えば、「１」（反平行状態）に書き換える場合には、固定磁性層３２４から自由磁性層３２２への方向に電流が供給される。一方、「０」（平行状態）に書き換える場合には、自由磁性層３２２から固定磁性層３２４への方向に電流が供給される。
【００５０】
［リファレンスセル回路の構成例］
図５は、第１の実施の形態におけるリファレンスセル回路２５０、読出し判定回路２３０、リファレンス側電流源回路２１０およびセル側電流源回路２２０の一構成例を示す回路図である。リファレンスセル回路２５０は、高抵抗セル２６０および２７０と低抵抗セル２８０および２９０とをリファレンスセルとして備える。高抵抗セル２６０は、トランジスタ２６１およびＭＴＪ素子２６２を備え、高抵抗セル２７０は、トランジスタ２７１およびＭＴＪ素子２７２を備える。また、低抵抗セル２８０は、トランジスタ２８１およびＭＴＪ素子２８２を備え、低抵抗セル２９０は、トランジスタ２９１およびＭＴＪ素子２９２を備える。ＭＴＪ素子２６２、２７２、２８２および２９２は、メモリセルのＭＴＪ素子３２０と同様のプロセスで製造される。
【００５１】
このようにリファレンスセルとメモリセルとのプロセスを揃えることにより、ＭＴＪ素子の特性にプロセスばらつきがあっても、正確にデータを読み出すことができる。
【００５２】
また、リファレンス側電流源回路２１０は、リファレンス側電流源２１１を備え、セル側電流源回路２２０は、セル側電流源２２１を備える。読出し判定回路２３０は、センスアンプ２３１を備える。
【００５３】
トランジスタ２６１、２７１、２８１および２９１として、例えば、Ｎ型のＭＯＳトランジスタが用いられる。これらのトランジスタ２６１、２７１、２８１および２９１のゲートは、読出し制御回路２４２に接続される。また、リファレンス側電流源２１１に低抵抗セル２８０および２９０のＭＴＪ素子側の端子が並列に接続される。低抵抗セル２８０および２９０のトランジスタ側の端子は、高抵抗セル２６０および２７０のトランジスタ側の端子に共通に接続される。また、高抵抗セル２６０および２７０のＭＴＪ素子側の端子は、接地端子に共通に接続される。
【００５４】
読出し制御回路２４２は、リファレンス側電流源２１１に電流を供給させる期間に亘ってイネーブル信号ＥＮ_Ｒｅｆによりトランジスタ２６１、２７２、２８１および２９１をオン状態に制御し、それ以外の期間はオフ状態に制御する。
【００５５】
そして、リファレンス側電流源２１１からの初期化電流Ｉｉｎｉは、高抵抗セル２６０および２７０と、低抵抗セル２８０および２９０とにおいて、互いに異なる方向に流れる。この初期化電流Ｉｉｎｉにより、高抵抗セル２６０および２７０は、高抵抗Ｒ１に初期化され、低抵抗セル２８０および２９０は、低抵抗Ｒ０に初期化される。
【００５６】
高抵抗セル２６０および２７０は並列に接続されているため、それらの合成抵抗はＲ１／２である。低抵抗セル２８０および２９０も並列接続であるため、それらの合成抵抗はＲ０／２である。そして、高抵抗セル２６０および２７０からなる回路と、低抵抗セル２８０および２９０からなる回路とは直列に接続されているため、リファレンスセル回路２５０全体の合成抵抗は、初期化により（Ｒ０＋Ｒ１）／２となる。この抵抗に応じた参照電圧Ｖｒｅｆがリファレンスセル回路２５０から、センスアンプ２３１の非反転入力端子（＋）へ出力される。
【００５７】
一方、リファレンス側読出し電流Ｉｒｅａｄ１の供給時にセル側電流源２２１は、メモリセル３１０に、Ｉｒｅａｄ１と同じ値のセル側読出し電流Ｉｒｅａｄ２を供給する。前述したように、メモリセル３１０の抵抗値は、高抵抗Ｒ０および低抵抗Ｒ１のいずれかである。この抵抗に応じたセル電圧Ｖｃｅｌｌがリファレンスセル回路２５０から、センスアンプ２３１の反転入力端子（−）へ出力される。
【００５８】
センスアンプ２３１は、参照電圧Ｖｒｅｆとセル電圧Ｖｃｅｌｌとを比較するものである。このセンスアンプ２３１は、読出し制御回路２４２からのイネーブル信号ＥＮ_Ｒｅａｄがイネーブルに設定されると電圧の比較を行う。そして、センスアンプ２３１は、その比較結果を、メモリセル３１０からのリードデータとして読出し制御回路２４２に供給する。
【００５９】
なお、リファレンスセル回路２５０の各セルの接続は、合成抵抗がＲ０およびＲ１の中間の値になるのであれば、上述した構成に限定されない。例えば、３つ以上の高抵抗セルをリファレンス側電流源２１１に並列に接続してもよい。また、３つ以上の低抵抗セルを高抵抗セルに並列に接続してもよい。
【００６０】
なお、低抵抗セル２８０および２９０は、特許請求の範囲に記載の第１リファレンスセルの一例である。また、高抵抗セル２６０および２７０は、特許請求の範囲に記載の第２リファレンスセルの一例である。
【００６１】
図６は、第１の実施の形態におけるリファレンスセル回路２５０の一構成例を示す回路図である。同図において、トランジスタ２６１、２７１、２８１および２９１は省略されている。
【００６２】
高抵抗セル２６０および２７０のＭＴＪ素子２６２および２７２には、固定磁性層から自由磁性層への方向に初期化電流Ｉｉｎｉが流れ、これらのセルは高抵抗Ｒ１に初期化される。一方、低抵抗セル２８０および２９０のＭＴＪ素子２８２および２９２には、自由磁性層から固定磁性層への方向に初期化電流Ｉｉｎｉが流れ、これらのセルは低抵抗Ｒ０に初期化される。また、リファレンス側読出し電流Ｉｒｅａｄ１も初期化電流Ｉｉｎｉと同じ方向に流れる。このため、リファレンス側読出し電流Ｉｒｅａｄ１が何らかの理由により反転閾値を超えることがあったとしても、リファレンスセル（高抵抗セル２６０等）が誤って書き換えられることはない。
【００６３】
図７は、第１の実施の形態におけるリファレンスセル回路２５０および読出し判定回路２３０の制御の一例を示す図である。同図におけるａは、リファレンスセルへの電流の変動の一例を示すタイミングチャートである。同図におけるｂは、読出し判定回路２３０へのイネーブル信号ＥＮ_Ｒｅａｄの変動の一例を示す図である。同図におけるａの縦軸は、電流のレベルであり、横軸は時間である。同図におけるｂの縦軸は、イネーブル信号ＥＮ_Ｒｅａｄのレベルであり、横軸は時間である。
【００６４】
リードコマンドが入力されると、読出し制御回路２４２は、リファレンス側電流源回路２１０を制御して、時刻Ｔ１に初期化電流Ｉｉｎｉの供給を開始させる。この初期化電流Ｉｉｎｉのレベルは、書込み電流Ｉｗｒｉｔｅと同様に、反転閾値Ｔｈより大きい。
【００６５】
そして、時刻Ｔ１から一定時間が経過した時刻Ｔ２において、読出し制御回路２４２は、リファレンス側電流源回路２１０を制御して、電流のレベルを反転閾値Ｔｈ以下に低下させる。これにより、リファレンス側読出し電流Ｉｒｅａｄ２の供給が開始される。
【００６６】
また、時刻Ｔ２が経過すると、読出し制御回路２４２は、イネーブル信号ＥＮ_Ｒｅａｄをイネーブル（例えば、ハイレベル）にする。読出しが終了すると読出し制御回路２４２は、イネーブル信号ＥＮ_Ｒｅａｄをディセーブル（例えば、ローレベル）にし、時刻Ｔ３においてリファレンス側電流源回路２１０を制御して電流の供給を停止させる。このように、読出し電流（Ｉｒｅａｄ１およびＩｒｅａｄ２）の供給のタイミングに合わせて、読出し判定回路２３０にイネーブル信号ＥＮ_Ｒｅａｄを供給することにより、読出し判定回路２３０には、安定してリードデータを読み出すことができる。
【００６７】
図８は、比較例におけるリファレンスセルの制御の一例を示す図である。この比較例では、リードコマンドが入力されると、読出し制御回路は、初期化電流Ｉｉｎｉを供給させずにリファレンス側読出し電流Ｉｒｅａｄ２を供給させるものとする。
【００６８】
このように初期化電流Ｉｉｎｉを供給しない構成では、リファレンスセルの抵抗値が熱攪乱等の原因で初期値と異なる値に変化した際に、参照電圧が変化し、実際にメモリセルに書き込まれているデータと異なるデータが読み出されてしまう。
【００６９】
これに対して、リファレンス側電流源回路２１０は、リードコマンドが入力されると、リファレンス側読出し電流Ｉｒｅａｄ２の供給の直前に初期化電流Ｉｉｎｉを供給する。これにより、データの読出しの前において、リファレンスセルの抵抗値が初期値と異なる値に変化していたとしても初期化しなおすことができる。したがって、記憶装置２００は、リードデータを正確に読み出すことができる。
【００７０】
ここで、一般に熱攪乱耐性は、例えば、熱攪乱指数ΔＥ／（ｋＢＴ）により評価される。ΔＥは、セルの平行状態と反平衡状態との間のエネルギーバリアであり、単位は、例えば、ジュール（Ｊ）である。ｋＢは、ボルツマン係数であり、単位は例えば、ジュール毎ケルビン（ＪＫ−１）である。また、Ｔは、絶対温度であり、単位は例えば、ケルビン（Ｋ）である。
【００７１】
記憶装置２００をストレージとして用いる場合には、不揮発性が重視されるため、高い熱攪乱耐性が要求される。例えば、熱攪乱指数が６０以上でなければならない。これに対して、ＭＲＡＭの記憶装置２００を、その高速性や書換え回数無限大の特徴を生かしてキャッシュに用いる場合に不揮発性は重要でなくなり、熱攪乱指数は、例えば、３０程度でも十分とされる。エネルギーバリアΔＥは体積に比例することから、キャッシュに用いる場合は、ＭＴＪ素子を面積を縮減して微細化しやすいことを意味している。
【００７２】
しかしながら、リファレンスセルにもＭＴＪ素子を用いる記憶装置で不揮発性（熱攪乱耐性など）を低下させた場合、リファレンスセルが熱攪乱により反転する可能性が高くなる。この熱攪乱を抑制するには、ＭＴＪ素子の体積を大きくすればよいが、微細化が困難となる。また、ＭＴＪ素子の直下に永久磁石を配置して反転を防ぐ方法も考えられるが、製造プロセスが複雑になるという短所がある。
【００７３】
このため、特に、不揮発性が要求されないキャッシュメモリなどに記憶装置２００を用いた際に、リファレンスセルの反転に対する対策が重要となる。したがって、読み出す直前にリファレンスセルを初期化する構成をキャッシュメモリに適用した場合に、特に効果が大きい。
【００７４】
なお、図７では、初期化電流Ｉｉｎｉの直後にリファレンス側読出し電流Ｉｒｅａｄ１を供給していた。すなわち、初期化電流Ｉｉｎｉの電流パルスと、リファレンス側読出し電流Ｉｒｅａｄ１の電流パルスとを分離していなかった。しかし、図９に例示するように、これらの電流パルスを分離してもよい。
【００７５】
また、ＭＴＪ素子をメモリセルおよびリファレンスセルとして用いているが、電気信号の入力によりセルの抵抗値が変化するメモリであれば、ＭＴＪ素子の素子（ＲｅＲＡＭにおける抵抗変化素子など）をメモリセル等として用いてもよい。ＲｅＲＡＭにおける抵抗変化素子は電圧により抵抗値が変化するため、この抵抗変化素子をメモリセルおよびリファレンスセルとして用いる場合、初期化電流の代わりに初期化電圧を供給すればよい。
【００７６】
図１０は、第１の実施の形態における記憶装置２００の動作の一例を示すフローチャートである。この動作は、例えば、メモリ制御部１００がコマンドを発行した際に開始される。記憶装置１００は、コマンドがライトコマンドであるか否かを判断する（ステップＳ９０１）。ライトコマンドである場合に（ステップＳ９０１：Ｙｅｓ）、書込み制御回路２４１は、ライトアドレスに基づいて書込み線デコーダ２４３および選択線デコーダ２４４を制御する（ステップＳ９０２）。また、書込み制御回路２４１は、書込み電流Ｉｗｒｉｔｅによりライトデータの書込みを行う（ステップＳ９０３）。
【００７７】
ライトコマンドでない場合（ステップＳ９０１：Ｎｏ）、または、ステップＳ９０３の後に書込み制御回路２４１は、コマンドがリードコマンドであるか否かを判断する（ステップＳ９０４）。リードコマンドである場合に（ステップＳ９０４：Ｙｅｓ）、読出し制御回路２４２は、リードアドレスに基づいて書込み線デコーダ２４３および選択線デコーダ２４４を制御する（ステップＳ９０５）。また、読出し制御回路２４１は、初期化電流Ｉｉｎｉによりリファレンスセルを初期させる（ステップＳ９０６）。そして、読出し制御回路２４１は、読出し電流（Ｉｒｅａｄ１およびＩｒｅａｄ２）によりメモリセルからデータを読み出す（ステップＳ９０７）。リードコマンドでない場合（ステップＳ９０４：Ｎｏ）、または、ステップＳ９０７の後に記憶装置２００は、ステップＳ９０１以降を繰り返し実行する。
【００７８】
このように、本技術の第１の実施の形態によれば、リファレンス側電流源回路２１０は、初期化電流を入力した後にリファレンス側読出し電流をリファレンスセルに供給するため、読出しの直前にリファレンスセルを初期化することができる。これにより、リファレンスセルの抵抗値が読出し前において初期値と異なる値に変化していた場合であっても、記憶装置２００は、リードデータを正確に読み出すことができる。
【００７９】
［第１の変形例］
上述の第１の実施の形態では、並列接続した高抵抗セル２６０および２７０と、並列接続した低抵抗セル２８０および２９０とを直列に接続していたが、合成抵抗がＲ０およびＲ１の中間の値になるのであれば、この構成に限定されない。例えば、直列接続した高抵抗セル２６０および低抵抗セル２８０と、直列接続した高抵抗セル２７０および低抵抗セル２９０とを並列に接続してもよい。この第１の実施の形態の第１の変形例のリファレンスセル回路２５０は、直列接続した高抵抗セル２６０および低抵抗セル２８０と、直列接続した高抵抗セル２７０および低抵抗セル２９０とを並列に接続した点において第１の実施の形態と異なる。
【００８０】
図１１は、第１の実施の形態の第１の変形例におけるリファレンスセル回路２５０の一構成例を示す回路図である。同図において、トランジスタ２６１、２７１、２８１および２９１は省略されている。この第１の実施の形態の第１の変形例では、高抵抗セル２６０および低抵抗セル２８０は直列に接続される。また、高抵抗セル２７０および低抵抗セル２９０も直列に接続される。そして、直列接続された高抵抗セル２６０および低抵抗セル２８０と、直列接続された高抵抗セル２７０および低抵抗セル２９０とは、リファレンス側電流源２１１と接地端子との間において、並列に接続される。この接続により、リファレンスセル回路２５０の合成抵抗は、初期化により（Ｒ０＋Ｒ１）／２となる。
【００８１】
なお、直列接続された高抵抗セルおよび低抵抗セルの組を２組設けて並列接続しているが、高抵抗セルおよび低抵抗セルの組を３組以上配置して、それらを並列接続してもよい。
【００８２】
このように、本技術の第１の実施の形態の第１の変形例によれば、それぞれが直列接続した高抵抗セルおよび低抵抗セルからなる複数の回路を並列に接続したため、初期化により合成抵抗を高抵抗セルおよび低抵抗セルの各抵抗値の平均にすることができる。
【００８３】
［第２の変形例］
上述の第１の実施の形態では、ビットの読出しが指定されるたびに、その直前にリファレンスセルを初期化していたが、読み出すビット数が多くなるほど、読出し完了までのアクセス時間が長くなるおそれがある。この第１の実施の形態における第２の変形例の記憶装置２００は、アクセス時間を短くした点において第１の実施の形態と異なる。
【００８４】
図１２は、第１の実施の形態の第２の変形例におけるリファレンスセルおよびデコーダの制御の一例を示す図である。同図におけるａの縦軸は、リファレンスセルへの電流のレベルであり、横軸は時間である。
【００８５】
メモリ制御部１００は、ライン（カラムまたはロウ）における連続したＮ（例えば、１６）個のメモリセルのアドレスを指定したリードコマンドを発行するものとする。読出し制御回路２４２は、リードコマンドが入力されると初期化信号Ｉｉｎｉを供給させ、Ｎビット分のリファレンス側読出し信号Ｉｒｅａｄ１を連続して供給する。すなわち、ライン上の連続したＮ個のメモリセルの読出しのたびに、その直前にリファレンスセルが初期化される。
【００８６】
このように、本技術の第１の実施の形態の第２の変形例によれば、記憶装置２００は、連続したＮ個のセル（Ｎビット）の読出しのたびにリファレンスセルを初期化するため、ビットの読出しのたびに初期化する場合よりもアクセス時間を短くすることができる。
【００８７】
＜２．第２の実施の形態＞
上述の第１の実施の形態では、記憶装置２００は、一定の電流（Ｉｒｅａｄ１）をリファレンスセルに入力して抵抗値に応じた参照電圧を生成していたが、これに代えて一定の電圧をリファレンスセルに入力して抵抗値に応じた参照電流を生成してもよい。この第２の実施の形態の記憶装置２００は、一定の電圧をリファレンスセルに入力して抵抗値に応じた参照電流を生成する点において第１の実施の形態と異なる。
【００８８】
図１３は、第２の実施の形態における情報処理装置の一構成例を示すブロック図である。この第２の実施の形態の記憶装置２００は、リファレンス側電流源回路２１０およびセル側電流源回路２２０の代わりに、リファレンス側電圧供給回路２１５およびセル側電圧供給回路２２５を備える点において第１の実施の形態と異なる。
【００８９】
リファレンス側電圧供給回路２１５は、読出し制御回路２４２の制御に従って、初期化電圧Ｖｉｎｉおよびリファレンス側読出し電圧Ｖｒｅａｄ１を順にリファレンスセル回路２５０に供給するものである。初期化電圧Ｖｉｎｉは、反転閾値Ｔｈより大きな電流がリファレンスセルに流れる電圧であり、リファレンス側読出し電圧Ｖｒｅａｄ１は、反転閾値Ｔｈ以下の電流がリファレンスセルに流れる電圧である。
【００９０】
セル側電圧供給回路２２５は、書込み制御回路２４１または読出し制御回路２４２の制御に従って、書込み電圧Ｖｗｒｉｔｅまたはセル側読出し電圧Ｖｒｅａｄ２を書込み線デコーダ２４３に入力するものである。書込み電圧Ｖｗｒｉｔｅの値は、初期化電圧Ｖｉｎｉと同一であり、セル側読出し電圧Ｖｒｅａｄ２の値は、リファレンス側読出し電圧Ｖｒｅａｄ１と同一である。
【００９１】
図１４は、第２の実施の形態におけるリファレンスセル回路２５０および読出し判定回路２３０の一構成例を示す回路図である。この第２の実施の形態の読出し判定回路２３０は、電流電圧変換部２３２および２３３を備える。
【００９２】
第２の実施の形態のリファレンスセル回路２５０は、リファレンス側読出し電圧Ｖｒｅａｄ１が入力されると、合成抵抗に応じた参照電流Ｉｒｅｆを生成して電流電圧変換部２３２に出力する。また、メモリセル３１０は、セル側読出し電圧Ｖｒｅａｄ２が入力されると、抵抗値に応じたセル電流Ｉｃｅｌｌを生成して電流電圧変換部２３２に出力する。
【００９３】
電流電圧変換部２３２および２３３は、電流を電圧に変換するものである。例えば、カレントコンベア回路が、電流電圧変換部２３２および２３３として用いられる。電流電圧変換部２３２は、参照電流Ｉｒｅｆに応じた電圧をセンスアンプ２３１の非反転入力端子（＋）に出力する。また、電流電圧変換部２３３は、セル電流Ｉｃｅｌｌに応じた電圧をセンスアンプ２３１の反転入力端子（−）に出力する。
【００９４】
なお、第２の実施の形態の記憶装置２００に、変形例１や変形例２の構成を適用することもできる。
【００９５】
このように、本技術の第２の実施の形態によれば、リファレンス側電流源回路２１０は、初期化電圧を入力した後にリファレンス側読出し電圧をリファレンスセルに印加するため、読出しの直前にリファレンスセルを電圧の印加により初期化することができる。これにより、リファレンスセルの抵抗値が読出し前において初期値と異なる値に変化していた場合であっても、記憶装置２００は、リードデータを正確に読み出すことができる。
【００９６】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【００９７】
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
【００９８】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【００９９】
なお、本技術は以下のような構成もとることができる。
（１）所定の反転閾値を超える初期化信号が入力されると抵抗値が所定の初期値に変化するリファレンスセル回路と、
メモリセルに対する読出しが指示されると前記初期化信号を前記リファレンスセル回路に入力した後に前記所定の反転閾値を超えない所定値のリファレンス側読出し信号を前記リファレンスセル回路に入力するリファレンス側信号源と、
前記初期化信号が入力された後に前記所定値のセル側読出し信号を前記メモリセルに入力するセル側信号源と、
前記リファレンス側読出し信号が入力された前記リファレンスセル回路から出力された参照信号と前記セル側読出し電流が入力された前記メモリセルから出力されたセル信号とを比較して当該比較結果をリードデータとして取得する比較部と
を具備する記憶装置。
（２）前記リファレンスセル回路は、複数のリファレンスセルを備え、
前記複数のリファレンスセルのそれぞれの抵抗値の合成抵抗は、前記初期化信号により前記初期値に変化する
前記（１）記載の記憶装置。
（３）前記リファレンスセル回路は、
前記リファレンス側読出し信号源と接続点との間に並列に接続された複数の第１リファレンスセルと
前記接続点と接地端子との間に並列に接続された複数の第２リファレンスセルと
を備え、
前記第１リファレンスセルおよび前記第２リファレンスセルのそれぞれの抵抗値は、前記初期化信号が入力されると互いに異なる値に初期化される
前記（２）記載の記憶装置。
（４）前記リファレンスセル回路は、
前記リファレンス側信号源と接地端子との間に並列に接続された複数の回路ブロックをえ、
前記複数の回路ブロックのそれぞれは、直列に接続された第１リファレンスセルおよび第２リファレンスセルを備え、
前記第１リファレンスセルおよび前記第２リファレンスセルのそれぞれの抵抗値は、前記初期化信号が入力されると互いに異なる値に初期化される
前記（２）記載の記憶装置。
（５）所定数の前記メモリセルを二次元格子状に配列したメモリセルアレイをさらに具備し、
前記リファレンス側信号源は、所定の方向に配列された所定数の前記メモリセルに対する読出しが指定されるたびに前記初期化信号を入力する
前記（１）から（４）のいずれかに記載の記憶装置。
（６）前記初期化信号と前記リファレンス側読出し信号と前記セル側読出し信号とは電流信号であり、前記参照信号および前記セル信号は電圧信号である
前記（１）から（５）のいずれかに記載の記憶装置。
（７）前記初期化信号と前記リファレンス側読出し信号と前記セル側読出し信号とは電圧信号であり、前記参照信号および前記セル信号は電流信号である
前記（１）から（５）のいずれかに記載の記憶装置。
（８）前記リファレンスセル回路および前記メモリセルは、ＭＴＪ素子である
前記（１）から（７）のいずれかに記載の記憶装置。
（９）メモリセルに対する読出しを指示するメモリ制御部と、
所定の反転閾値を超える初期化信号が入力されると抵抗値が所定の初期値に変化するリファレンスセル回路と、
前記読出しが指示されると前記初期化信号を前記リファレンスセル回路に入力した後に前記所定の反転閾値を超えない所定値のリファレンス側読出し信号を前記リファレンスセル回路に入力するリファレンス側信号源と、
前記初期化信号が入力された後に前記所定値のセル側読出し信号を前記メモリセルに入力するセル側信号源と、
前記リファレンス側読出し信号が入力された前記リファレンスセル回路から出力された参照信号と前記セル側読出し電流が入力された前記メモリセルから出力されたセル信号とを比較して当該比較結果をリードデータとして取得する比較部と
を具備する情報処理装置。
（１０）メモリセルに対する読出しが指示されると前記初期化信号を、所定の反転閾値を超える初期化信号が入力されると抵抗値が所定の初期値に変化するリファレンスセル回路に入力した後に前記所定の反転閾値を超えない所定値のリファレンス側読出し信号を前記リファレンスセル回路に入力するリファレンス側信号入力手順と、
前記初期化信号が入力された後に前記所定値のセル側読出し信号を前記メモリセルに入力するセル側信号入力手順と、
前記リファレンス側読出し信号が入力された前記リファレンスセル回路から出力された参照信号と前記セル側読出し電流が入力された前記メモリセルから出力されたセル信号とを比較して当該比較結果をリードデータとして取得する比較手順と
を具備する記憶装置の制御方法。
【符号の説明】
【０１００】
１００  メモリ制御部
２００  記憶装置
２１０  リファレンス側電流源回路
２１１  リファレンス側電流源
２１５  リファレンス側電圧供給回路
２２０  セル側電流源回路
２２１  セル側電流源
２２５  セル側電圧供給回路
２３０  読出し判定回路
２３１  センスアンプ
２３２、２３３  電流電圧変換部
２４１  書込み制御回路
２４２  読出し制御回路
２４３  書込み線デコーダ
２４４  選択線デコーダ
２５０  リファレンスセル回路
２６０、２７０  高抵抗セル
２６１、２７１、２８１、２９１、３３０  トランジスタ
２６２、２７２、２８２、２９２、３２０  ＭＴＪ素子
２８０、２９０  低抵抗セル
３００  メモリセルアレイ
３１０  メモリセル
３２１、３２５  電極層
３２２  自由磁性層
３２３  トンネルバリア層
３２４  固定磁性層
【図１】
2017162535.tif 000003
【図２】
2017162535.tif 000004
【図３】
2017162535.tif 000005
【図４】
2017162535.tif 000006
【図５】
2017162535.tif 000007
【図６】
2017162535.tif 000008
【図７】
2017162535.tif 000009
【図８】
2017162535.tif 000010
【図９】
2017162535.tif 000011
【図１０】
2017162535.tif 000012
【図１１】
2017162535.tif 000013
【図１２】
2017162535.tif 000014
【図１３】
2017162535.tif 000015
【図１４】
2017162535.tif 000016