(57)【要約】【課題】機能素子が収容されたキャビティーを覆う蓋部の強度を維持しながら電子装置を小型化する。【解決手段】この電子装置は、主面の第１の領域にトレンチが形成されると共に、主面の第２の領域に半導体回路素子の不純物拡散領域が形成された半導体基板と、半導体基板のトレンチ内に配置された機能素子と、半導体基板のトレンチ内に配置され、機能素子の周囲にキャビティーを形成する壁部と、タングステンシリサイド又はモリブデンシリサイドを含み、キャビティーを覆う蓋部とを備える。【選択図】図２
2017054906.tif 000002
【特許請求の範囲】
【請求項１】
主面の第１の領域にトレンチが形成されると共に、主面の第２の領域に半導体回路素子の不純物拡散領域が形成された半導体基板と、
前記半導体基板のトレンチ内に配置された機能素子と、
前記半導体基板のトレンチ内に配置され、前記機能素子の周囲にキャビティーを形成する壁部と、
タングステンシリサイド又はモリブデンシリサイドを含み、前記キャビティーを覆う蓋部と、
を備える電子装置。
【請求項２】
前記キャビティーの上層に配置された配線をさらに備える、請求項１記載の電子装置。
【請求項３】
前記半導体回路素子が、タングステンシリサイド又はモリブデンシリサイドを含むゲート電極を有する、請求項１又は２記載の電子装置。
【請求項４】
前記蓋部の少なくとも一部が、基準電位が印加される配線に電気的に接続されている、請求項１〜３のいずれか１項記載の電子装置。
【請求項５】
請求項１〜４のいずれか１項記載の電子装置を備える発振器。
【請求項６】
請求項１〜４のいずれか１項記載の電子装置を備える電子機器。
【請求項７】
請求項１〜４のいずれか１項記載の電子装置を備える移動体。
【請求項８】
半導体基板のトレンチ内に、機能素子、及び、前記機能素子を囲む壁部を形成する工程（ａ）と、
前記機能素子を覆う犠牲膜を形成する工程（ｂ）と、
タングステンシリサイド又はモリブデンシリサイドを含み、前記壁部に接続されて前記犠牲膜を覆う蓋部を形成する工程（ｃ）と、
前記蓋部に貫通孔を形成する工程（ｄ）と、
前記貫通孔を通して前記犠牲膜をエッチングして除去することにより、前記機能素子が収容されたキャビティーを形成する工程（ｅ）と、
を備える電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レゾネーター、センサー、又は、アクチュエーター等の機能素子を備える電子装置及びその製造方法に関する。さらに、本発明は、そのような電子装置を用いた発振器、電子機器、及び、移動体等に関する。
【背景技術】
【０００２】
例えば、機能素子として静電容量タイプのレゾネーターを備えるＭＥＭＳ（Micro Electro Mechanical Systems）デバイス等の電子装置において、レゾネーターは、密閉構造内に真空状態又は不活性ガスを封入した状態で密閉される。また、真空状態等を必要としない電子装置においても、塵埃や水分等の影響を防止するために、機能素子は密閉構造内に密閉される。従来は、基板上に機能素子を設けて、機能素子の周囲を絶縁膜等で囲むことにより、キャビティーが形成されていた。
【０００３】
関連する技術として、特許文献１の図１には、基板２及び３と、基板の主面上に設けられた機能素子４と、基板の主面上に設けられて中空部６を形成し、この中空部６内において機能素子４を被覆する被覆部として、複数の開口７ａを有する第１被覆構造部７と、第１被覆構造部７上に開口７ａと機能素子４とを結ぶ仮想直線上に設けられる第２被覆構造部８と、第２被覆構造部８と第１被覆構造部７との間に形成される空隙を封止する封止構造部９とを備える中空封止構造体１が示されている。ここで、第１被覆構造部７、第２被覆構造部８、及び、封止構造部９は、例えば、シリコン窒化膜で形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２９６３３６号公報（要約書、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の中空封止構造体１においては、中空部６が基板の主面上に形成されるので、機能素子と電子回路とを１つの半導体基板に集積化する場合に、中空部６の上層に配線等を形成することが困難であった。
【０００６】
一方、半導体基板にトレンチを形成してトレンチ内にキャビティーを形成する場合には、キャビティーの上層に配線等を形成することが容易となる。その場合に、密閉構造を形成するためには、例えば、機能素子が配置されたキャビティー内に犠牲膜が形成され、リリースホールが形成された蓋部でキャビティーを覆った後に、リリースエッチングによって犠牲膜が除去される。従って、蓋部は、リリースエッチングに対する耐性を有する必要がある。さらに、リリースホールを封止する封止層等が蓋部上に形成される。
【０００７】
上記の製造工程において、リリースエッチングによって犠牲膜が除去されると、蓋部において応力が増加する。また、キャビティーの上層に配線等を形成するためには、封止層上に形成された絶縁層をＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）によって加工して、絶縁層の表面を平坦化することが望ましいが、その際に、蓋部に機械的ストレスが加えられる。さらに、キャビティーの上層に電子部品等が実装される際にも、蓋部に機械的ストレスが加えられる。
【０００８】
従って、蓋部が十分な強度を有していないと、蓋部が破損して、密閉構造の気密性や機能素子の特性が損なわれるおそれがある。一方、蓋部の強度を高めるために蓋部を厚くすると、リリースホールの径を大きくする必要があり、リリースホールを封止する封止層も厚くする必要があるので、電子装置を小型化することが困難である。
【０００９】
また、電磁ノイズに対してシールド効果を発揮させるためには、蓋部が導電膜を含むことが望ましい。ただし、蓋部を形成した後に行われるフロントエンドプロセスにおいて用いられない金属材料を蓋部に用いると、製造装置等がその金属材料で汚染されるおそれがある。従って、蓋部の材料は、フロントエンドプロセスで用いられる材料であることが望ましい。なお、フロントエンドプロセスとは、シリコン単結晶等の基板にトランジスター等の半導体回路素子を形成する下地工程であり、例えば、ゲート絶縁膜、ゲート電極、ソース、ドレイン、及び、コンタクトホールを形成する工程がこれに相当する。
【００１０】
本発明の幾つかの態様は、機能素子が収容されたキャビティーを覆う蓋部の強度を維持しながら電子装置を小型化することに関連している。また、本発明の幾つかの態様は、フロントエンドプロセスで用いられる材料を用いて、導電膜を含む蓋部を構成することに関連している。さらに、本発明の幾つかの態様は、そのような電子装置を用いた発振器、電子機器、及び、移動体等を提供することに関連している。
【課題を解決するための手段】
【００１１】
本発明の第１の態様に係る電子装置は、主面の第１の領域にトレンチが形成されると共に、主面の第２の領域に半導体回路素子の不純物拡散領域が形成された半導体基板と、半導体基板のトレンチ内に配置された機能素子と、半導体基板のトレンチ内に配置され、機能素子の周囲にキャビティーを形成する壁部と、タングステンシリサイド又はモリブデンシリサイドを含み、キャビティーを覆う蓋部とを備える。
【００１２】
本発明の第１の態様によれば、ポリシリコンのヤング率よりも大きいヤング率を有するタングステンシリサイド又はモリブデンシリサイドを含む蓋部でキャビティーを覆うことにより、蓋部を厚くしなくても十分な強度を確保できるので、機能素子が収容されたキャビティーを覆う蓋部の強度を維持しながら電子装置を小型化することが可能となる。
【００１３】
また、タングステンシリサイド及びモリブデンシリサイドは、導電性を有するので、電磁ノイズに対してシールド効果を発揮することができる。さらに、タングステンシリサイド及びモリブデンシリサイドはゲート電極の材料としても用いられるので、蓋部を形成した後に行われるフロントエンドプロセスで用いられる製造装置等が汚染されるおそれがない。
【００１４】
ここで、電子装置が、キャビティーの上層に配置された配線をさらに備えるようにしても良い。本発明の第１の態様においては、キャビティーが半導体基板のトレンチ内に形成されると共に、キャビティーを覆う蓋部を厚くする必要がないので、キャビティーの上層にも配線を配置することができる。その結果、基板面積を有効に活用することができる。
【００１５】
また、半導体回路素子が、タングステンシリサイド又はモリブデンシリサイドを含むゲート電極を有するようにしても良い。それにより、ゲート電極の抵抗値を低減することができる。
【００１６】
さらに、蓋部の少なくとも一部が、基準電位が印加される配線に電気的に接続されるようにしても良い。その場合には、蓋部が、静電ノイズに対してもシールド効果を発揮することができる。
【００１７】
本発明の第２の態様に係る発振器は、上記いずれかの振動子を備える。本発明の第２の態様によれば、レゾネーター等の機能素子が収容されたキャビティーを覆う蓋部の強度を維持しながら小型化された電子装置を用いて、小型化された発振器を提供することができる。
【００１８】
本発明の第３の態様に係る電子機器及び移動体は、上記いずれかの振動子を備える。本発明の第３の態様によれば、レゾネーター等の機能素子が収容されたキャビティーを覆う蓋部の強度を維持しながら小型化された電子装置を用いることにより、クロック信号を生成する発振器が小型化された電子機器及び移動体を提供することができる。
【００１９】
本発明の第４の態様に係る電子装置の製造方法は、半導体基板のトレンチ内に、機能素子、及び、機能素子を囲む壁部を形成する工程（ａ）と、機能素子を覆う犠牲膜を形成する工程（ｂ）と、タングステンシリサイド又はモリブデンシリサイドを含み、壁部に接続されて犠牲膜を覆う蓋部を形成する工程（ｃ）と、蓋部に貫通孔を形成する工程（ｄ）と、貫通孔を通して犠牲膜をエッチングして除去することにより、機能素子が収容されたキャビティーを形成する工程（ｅ）とを備える。
【００２０】
本発明の第４の態様によれば、ポリシリコンのヤング率よりも大きいヤング率を有するタングステンシリサイド又はモリブデンシリサイドを含む蓋部を形成することにより、犠牲膜をリリースエッチングして除去する工程において、蓋部の破損が生じ難くなる。また、キャビティーの上層に形成された絶縁層をＣＭＰによって加工する場合や、キャビティーの上層に電子部品等を実装する場合においても、蓋部の破損が生じ難くなる。従って、蓋部を厚くしなくても十分な強度を確保できるので、機能素子が収容されたキャビティーを覆う蓋部の強度を維持しながら電子装置を小型化することが可能となる。
【００２１】
また、タングステンシリサイド及びモリブデンシリサイドは、導電性を有するので、電磁ノイズに対してシールド効果を発揮することができる。さらに、タングステンシリサイド及びモリブデンシリサイドはゲート電極の材料としても用いられるので、蓋部を形成した後に行われるフロントエンドプロセスで用いられる製造装置等が汚染されるおそれがない。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係る電子装置のトレンチ内の構造を示す平面図。
【図２】図１に示すII−II線における電子装置の断面図。
【図３】本発明の一実施形態に係る電子装置の製造工程における断面図。
【図４】本発明の一実施形態に係る電子装置の製造工程における断面図。
【図５】本発明の一実施形態に係る発振器の構成例を示す回路図。
【図６】本発明の一実施形態に係る電子機器の第１の構成例を示すブロック図。
【図７】本発明の一実施形態に係る電子機器の第２の構成例を示すブロック図。
【図８】本発明の一実施形態に係る移動体の構成例を示すブロック図。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
＜電子装置＞
本発明の一実施形態に係る電子装置は、密閉構造内に密閉されたレゾネーター、センサー、又は、アクチュエーター等の機能素子と、電子回路とが、１つの半導体基板に集積化されたデバイスである。
【００２４】
以下においては、一例として、機能素子として静電容量タイプのレゾネーターと、半導体回路素子としてＭＯＳトランジスターとを備える電子装置について説明する。レゾネーターは、半導体基板のトレンチ（表面凹部）内に設けられたキャビティー（空洞）内に密閉される。
【００２５】
図１は、本発明の一実施形態に係る電子装置のトレンチ内の構造を示す平面図であり、トレンチ内に設けられたキャビティーの内部構造を示している。また、図２は、図１に示すII−II線における電子装置の断面図である。図１及び図２に示すように、この電子装置は、半導体基板１０と、半導体基板１０のトレンチ内に配置された機能素子としてのレゾネーター３０と、半導体基板１０のトレンチ内に配置され、レゾネーター３０の周囲にキャビティーを形成する壁部４０と、キャビティーを覆う蓋部６０とを含んでいる。
【００２６】
半導体基板１０は、例えば、シリコン単結晶等の半導体材料で構成される。半導体基板１０の主面（図２における上面）の第１の領域Ａ１には、トレンチ１０ａが形成されており、半導体基板１０の主面の第２の領域Ａ２には、半導体回路素子としてのトランジスターの不純物拡散領域８１及び８２が形成されている。また、半導体基板１０のトレンチ１０ａ内には、絶縁膜２０が配置されている。例えば、絶縁膜２０は、ニ酸化ケイ素（ＳｉＯ２）を主成分とするシリコン酸化膜２１と、窒化ケイ素（Ｓｉ３Ｎ４）を主成分とするシリコン窒化膜２２とを含んでいる。
【００２７】
レゾネーター３０は、半導体基板１０のトレンチ１０ａの底面に絶縁膜２０を介して配置された下部電極３１と、下部電極３１に対向して配置された上部電極３２とを含んでいる。レゾネーター３０の上部電極３２は、カンチレバー（片持ち梁）状の構造体を含み、構造体の一端が固定され、構造体の他端が可動となっている。
【００２８】
壁部４０は、半導体基板１０上に絶縁膜２０を介して配置されている。壁部４０の周囲には、壁部４０を補強する絶縁膜５１が設けられている。絶縁膜５１は、例えば、ニ酸化ケイ素（ＳｉＯ２）等で構成される。また、壁部４０によって形成されるキャビティー内には、少なくとも１つの支柱が設けられても良い。一例として、図１には、支柱４１〜４８が示されており、図２には、それらの内で、図１に示すII−II線上に位置する支柱４１及び４２が示されている。
【００２９】
レゾネーター３０の下部電極３１及び上部電極３２、壁部４０、及び、支柱４１〜４８は、例えば、不純物がドープされて導電性を有するポリシリコン等で構成される。支柱４１〜４８は、半導体基板１０のトレンチ１０ａの底面に絶縁膜２０を介して配置されており、例えば、角柱又は円柱の形状を有している。なお、壁部４０及び支柱４３〜４８は、半導体基板１０のトレンチ１０ａの底面に直接配置されても良い。
【００３０】
支柱４１及び４２は、レゾネーター３０の下部電極３１及び上部電極３２を電子回路にそれぞれ電気的に接続するための２つ外部接続電極を兼ねている。従って、支柱４１は、下部電極３１に電気的に接続されており、下部電極３１と一体的に構成されても良い。また、支柱４２は、上部電極３２に電気的に接続されており、上部電極３２と一体的に構成されても良い。
【００３１】
半導体基板１０のトレンチ１０ａ内において、壁部４０によって囲まれた領域がキャビティーとなる。キャビティー内の空間は、真空状態又は不活性ガスを封入した状態とされる。キャビティー内に配置されたレゾネーター３０において、下部電極３１と上部電極３２との間に交流電圧を印加することにより、静電力によって上部電極３２の機械的振動が励起される。この機械的振動に起因して、下部電極３１と上部電極３２との間の静電容量が変化する。
【００３２】
図２に示すように、キャビティーは、レゾネーター３０との間に間隙を伴って、蓋部６０によって覆われている。蓋部６０は、キャビティーに通じる貫通孔（リリースホール）６０ａを有しており、貫通孔６０ａ以外の部分でキャビティーを覆っている。貫通孔６０ａは、キャビティー内に形成された犠牲膜をリリースエッチングによって除去する際に使用される。その後、キャビティー内を真空状態又は不活性ガスを封入した状態として、蓋部６０上に、アルミニウム（Ａｌ）等の封止材を用いて封止層７０が形成される。それにより、封止層７０が、蓋部６０上に配置されて貫通孔６０ａを封止する。
【００３３】
このような電子装置の製造工程において、キャビティー内に形成された犠牲膜がリリースエッチングによって除去されると、蓋部６０において応力が増加する。また、キャビティーの上層に配線等を形成するためには、封止層７０上に形成された絶縁層をＣＭＰによって加工して、絶縁層の表面を平坦化することが望ましいが、その場合に、蓋部６０に機械的ストレスが加えられる。さらに、キャビティーの上層に電子部品等が実装される場合にも、蓋部６０に機械的ストレスが加えられる。
【００３４】
そこで、本実施形態においては、蓋部６０が、タングステンシリサイド（ＷＳｉ２）又はモリブデンシリサイド（ＭｏＳｉ２）を含んでいる。例えば、蓋部６０は、窒化ケイ素（Ｓｉ３Ｎ４）等の絶縁膜６１と、タングステンシリサイド（ＷＳｉ２）又はモリブデンシリサイド（ＭｏＳｉ２）の導電膜６２とを積層しても良い。
【００３５】
タングステンシリサイド（ＷＳｉ２）のヤング率は、約４０３ＧＰａであり、モリブデンシリサイド（ＭｏＳｉ２）のヤング率は、約２２５ＧＰａ〜約２３２ＧＰａであるので、それらは、ポリシリコンのヤング率（約１２０ＧＰａ）よりも大きい。
【００３６】
従って、犠牲膜をリリースエッチングして除去する工程において、蓋部６０の破損が生じ難くなる。また、キャビティーの上層に形成された絶縁層をＣＭＰによって加工する場合や、キャビティーの上層に電子部品等を実装する場合においても、蓋部６０の破損が生じ難くなる。その結果、キャビティーの気密性やレゾネーター３０の特性が維持される。従って、蓋部６０を厚くしなくても十分な強度を確保できるので、機能素子が収容されたキャビティーを覆う蓋部６０の強度を維持しながら電子装置を小型化することが可能となる。
【００３７】
また、タングステンシリサイド（ＷＳｉ２）及びモリブデンシリサイド（ＭｏＳｉ２）は、導電性を有するので、電磁ノイズに対してシールド効果を発揮することができる。さらに、タングステンシリサイド（ＷＳｉ２）及びモリブデンシリサイド（ＭｏＳｉ２）はゲート電極の材料としても用いられるので、蓋部６０を形成した後に行われるフロントエンドプロセスで用いられる製造装置等が汚染されるおそれがない。
【００３８】
加えて、支柱４１〜４８は、キャビティー内において、半導体基板のトレンチ１０ａの底面又は絶縁膜２０と蓋部６０の裏面（絶縁膜６１又は導電膜６２）とに接している。それにより、レゾネーター３０を収容するキャビティー構造の機械的強度を向上させて、キャビティーを覆う蓋部６０の機械的ストレスによる変形を抑制することができる。
【００３９】
導電膜６２の一部は、支柱４１の主面（図中上面）における所定の領域に設けられ、支柱４１に電気的に接続されている。また、導電膜６２の該一部から絶縁されている他の一部は、支柱４２の主面（図中上面）における所定の領域に設けられ、支柱４２に電気的に接続されている。
【００４０】
封止層７０は、中間導電体７１及び７２と、蓋部６０の貫通孔６０ａを封止する封止部７３とを含んでいる。中間導電体７１は、導電膜６２を介して支柱４１に電気的に接続されると共に、封止層７０の他の部分から絶縁されている。中間導電体７２は、導電膜６２を介して支柱４２に電気的に接続されると共に、封止層７０の他の部分から絶縁されている。
【００４１】
本実施形態においては、キャビティーが半導体基板１０のトレンチ１０ａ内に形成されると共に、キャビティーを覆う蓋部６０を厚くする必要がないので、キャビティーの上層にも配線を配置することができる。その結果、基板面積を有効に活用することができる。レゾネーター３０の下部電極３１及び上部電極３２、壁部４０、及び、支柱４１〜４８は、半導体基板のトレンチ１０ａ内において、半導体基板１０の主面よりも低い領域に設けられていることが望ましい。それにより、キャビティーが半導体基板１０の主面よりも低い領域に形成されるので、キャビティーの上層に配線を形成することが容易になる。
【００４２】
一方、図２に示すように、半導体基板１０の主面の第２の領域Ａ２には、半導体回路素子が設けられている。例えば、半導体基板１０内に、トランジスターのソース及びドレインとなる不純物拡散領域８１及び８２が形成され、半導体基板１０上に、ゲート絶縁膜を介してゲート電極８３が配置されている。
【００４３】
トランジスターは、蓋部６０の導電膜６２の材料と同じタングステンシリサイド（ＷＳｉ２）又はモリブデンシリサイド（ＭｏＳｉ２）を含むゲート電極８３を有している。それにより、ゲート電極８３の抵抗値を低減することができる。例えば、ゲート電極８３は、不純物がドープされて導電性を有するポリシリコン膜の一部（図２における上部）をシリサイド化したシリサイド／ポリシリコン二重構造（ポリサイド構造）を有しても良い。
【００４４】
封止層７０及び半導体回路素子等が形成された半導体基板１０には、ニ酸化ケイ素（ＳｉＯ２）又はＢＰＳＧ（Boron Phosphorus Silicon Glass）等で、半導体基板１０の主面を覆う第１の絶縁層（層間絶縁膜）９１が設けられている。第１の絶縁層９１は、絶縁膜６１に接して、封止層７０の中間導電体７１及び７２を封止部７３から絶縁する。ここで、第１の絶縁層９１の表面がＣＭＰによって加工されていることが望ましい。それにより、第１の絶縁層９１の表面が平坦化されて、第１の絶縁層９１上に配線を形成することが容易になる。
【００４５】
第１の領域Ａ１において、第１の絶縁層９１を貫通して中間導電体７１及び７２及び封止部７３にそれぞれ電気的に接続されたタングステン（Ｗ）等のコンタクトプラグ１０１〜１０３が設けられている。また、第２の領域Ａ２において、第１の絶縁層９１を貫通して、不純物拡散領域８１及び８２及びゲート電極８３にそれぞれ電気的に接続されたタングステン（Ｗ）等のコンタクトプラグ１０４〜１０６が設けられている。
【００４６】
第１の絶縁層９１の表面に設けられたアルミニウム（Ａｌ）等の第１の配線層において、コンタクトプラグ１０１〜１０６に対する電気的な接続が行われる。さらに、必要に応じて、第２の絶縁層９２を介して第２の配線層が設けられ、以下同様に、所望の数の配線層が配置される。また、最上層の配線層の表面には、保護膜（図示せず）が設けられる。
【００４７】
このように、封止層７０及び半導体回路素子等が設けられた半導体基板１０の主面を覆う絶縁層９１を設けることにより、機能素子を収容するキャビティーの上層にも、半導体回路素子の上層と同様に、標準的な半導体ウエハープロセスを用いて配線層を配置できるようになり、電子装置の設計自由度が向上する。
【００４８】
例えば、第１の配線層に設けられた配線１０７によって、コンタクトプラグ１０１がコンタクトプラグ１０５に電気的に接続される。また、第２の配線層に設けられた配線１０８によって、第１の配線層を介して、コンタクトプラグ１０２がコンタクトプラグ１０６に電気的に接続される。それにより、レゾネーター３０の下部電極３１及び上部電極３２にそれぞれ電気的に接続された中間導電体７１及び７２を電子回路に電気的に接続することができる。
【００４９】
さらに、第１の配線層に設けられて基準電位が印加される配線１０９が、コンタクトプラグ１０３を介して封止部７３に電気的に接続される。それにより、キャビティーを覆う蓋部６０の導電膜６２の一部が、封止部７３を介して、基準電位が印加される配線１０９に電気的に接続される。その場合には、蓋部６０が、静電ノイズに対してもシールド効果を発揮することができる。
【００５０】
＜電子装置の製造方法＞
次に、図１及び図２に示す電子装置の製造方法について説明する。
図３（Ａ）〜図４（Ｄ）は、本発明の一実施形態に係る電子装置の製造工程における断面図である。まず、図３（Ａ）に示すように、例えば、シリコン単結晶等で構成された半導体基板１０の主面の一部に、フォトリソグラフィー法によってレジスト１１を設けて、レジストをマスクとしてドライエッチングを行うことにより、半導体基板１０の主面の第１の領域Ａ１にトレンチ１０ａが形成される。その後、レジスト１１が除去される。
【００５１】
次に、図３（Ｂ）に示すように、半導体基板のトレンチ１０ａの底面に絶縁膜２０が形成される。例えば、絶縁膜２０は、ニ酸化ケイ素（ＳｉＯ２）を主成分とするシリコン酸化膜２１と、窒化ケイ素（Ｓｉ３Ｎ４）を主成分とするシリコン窒化膜２２とを含んでいる。シリコン窒化膜２２は、後述するキャビティー内の犠牲膜を除去するためのウエットエッチング（リリースエッチング）に耐えることができる。
【００５２】
また、半導体基板のトレンチ１０ａの底面に絶縁膜２０を介して、不純物がドープされて導電性を有するポリシリコン等を形成し、レジストをマスクとしたドライエッチングよってパターニングすることにより、レゾネーター３０の下部電極３１が形成される。さらに、下部電極３１上にギャップ犠牲膜２３を形成した後、導電性を有するポリシリコン等を形成し、レジストを用いたドライエッチングによってパターニングすることにより、レゾネーター３０の上部電極３２、壁部４０、及び、支柱４１〜４８（図１）が形成される。その後、ギャップ犠牲膜２３が、ウエットエッチングによって除去される。
【００５３】
それにより、半導体基板のトレンチ１０ａ内に、レゾネーター３０、及び、レゾネーター３０を囲む壁部４０が形成される。また、壁部４０によって形成されるキャビティー内に、支柱４１〜４８（図１）が形成される。なお、壁部４０及び支柱４３〜４８は、半導体基板のトレンチ１０ａの底面に直接形成されても良い。
【００５４】
次に、レゾネーター３０等が形成された半導体基板１０上に、プラズマＣＶＤ（Chemical Vapor Deposition：化学気相成長）法によってニ酸化ケイ素（ＳｉＯ２）等の絶縁膜が堆積された後、その絶縁膜が、ＣＭＰ等によって加工され、さらに、ドライエッチングによってパターニングされる。その結果、図４（Ｃ）に示すように、半導体基板１０のトレンチ内における壁部４０の外側に絶縁膜５１が形成されると共に、壁部４０の内側にレゾネーター３０を覆う犠牲膜５２が形成される。
【００５５】
次に、絶縁膜５１及び犠牲膜５２等が形成された半導体基板１０上に、窒化ケイ素（Ｓｉ３Ｎ４）等の絶縁膜が形成された後、その絶縁膜が、レジストを用いたドライエッチングによってパターニングされる。また、絶縁膜等が形成された半導体基板１０上に、タングステンシリサイド（ＷＳｉ２）又はモリブデンシリサイド（ＭｏＳｉ２）の膜が形成された後、その膜が、レジストを用いたドライエッチングによってパターニングされる。その結果、図４（Ｃ）に示すように、タングステンシリサイド（ＷＳｉ２）又はモリブデンシリサイド（ＭｏＳｉ２）を含み、壁部４０に接続されて犠牲膜５２を覆う蓋部６０が形成される。
【００５６】
この例において、蓋部６０は、窒化ケイ素（Ｓｉ３Ｎ４）等の絶縁膜６１と、タングステンシリサイド（ＷＳｉ２）又はモリブデンシリサイド（ＭｏＳｉ２）の導電膜６２とを含んでいる。絶縁膜６１は、支柱４１及び４２の主面の一部と絶縁膜５１及び犠牲膜５２とを覆っている。導電膜６２の一部は、支柱４１の主面における所定の領域に形成され、支柱４１に電気的に接続される。また、導電膜６２の他の一部は、支柱４２の主面における所定の領域に形成され、支柱４２に電気的に接続される。
【００５７】
次に、蓋部６０等が形成された半導体基板１０上に、フォトリソグラフィー法によってレジストが形成される。さらに、レジストをマスクとして蓋部６０をドライエッチングした後に、レジストが剥離される。それにより、図４（Ｃ）に示すように、蓋部６０に、貫通孔（リリースホール）６０ａが形成される。蓋部６０は、貫通孔６０ａ以外の部分で犠牲膜を覆っている。
【００５８】
次に、蓋部６０等が形成された半導体基板１０上に、プラズマＣＶＤ法等によってニ酸化ケイ素（ＳｉＯ２）等の絶縁膜が堆積された後、堆積された絶縁膜及び先に形成された絶縁膜２０がＣＭＰ等によって加工されて、半導体基板１０の主面の平坦化が行われる。
【００５９】
その後、図４（Ｄ）に示すように、半導体基板１０の主面の第２の領域Ａ２に、半導体回路素子としてトランジスター（ＭＯＳＦＥＴ）が形成される。即ち、半導体基板１０上に、ゲート絶縁膜を介してゲート電極８３が形成され、ゲート電極８３の両側の半導体基板１０内に、ソース及びドレインとなる不純物拡散領域８１及び８２が形成される。また、ゲート絶縁膜及びゲート電極８３の側壁に、絶縁性を有するサイドウォールを形成しても良い。
【００６０】
ゲート電極８３は、タングステンシリサイド（ＷＳｉ２）又はモリブデンシリサイド（ＭｏＳｉ２）を含んでいる。例えば、不純物がドープされて導電性を有するポリシリコン膜の主面（図中の上面）に、スパッター法、蒸着法、又は、ＣＶＤ法によって、高融点金属であるタングステン（Ｗ）又はモリブデン（Ｍｏ）の膜を形成し、熱処理によってポリシリコンと反応させることにより、タングステンシリサイド（ＷＳｉ２）又はモリブデンシリサイド（ＭｏＳｉ２）が形成される。このとき、ゲート電極８３の一部（図中の下部）にポリシリコンを残しておくようにしても良い。
【００６１】
次に、図４（Ｄ）に示すように、トランジスター等が形成された半導体基板１０上に、フォトリソグラフィー法によって、蓋部６０の貫通孔６０ａに対応する位置に貫通孔２４ａを有するレジスト２４が設けられる。さらに、エッチング液としてフッ酸等を用いて、蓋部６０の貫通孔６０ａを通して犠牲膜５２をウエットエッチング（リリースエッチング）して除去することにより、レゾネーター３０が収容されたキャビティーが形成される。その後、レジスト２４が、アッシング等によって除去される。
【００６２】
次に、真空チャンバー内において、スパッター法（高真空成膜法）によってアルミニウム（Ａｌ）等の封止材を蓋部６０の表面に堆積させ、堆積した封止材が、レジストを用いたドライエッチングによってパターニングされる。それにより、図２に示すように、蓋部６０の表面に封止層７０が形成される。封止層７０は、導電膜６２を介して支柱４１の所定の領域に電気的に接続される中間導電体７１と、導電膜６２を介して支柱４２の所定の領域に電気的に接続される中間導電体７２と、蓋部６０の貫通孔６０ａを封止する封止部７３とを含んでいる。
【００６３】
次に、ニ酸化ケイ素（ＳｉＯ２）又はＢＰＳＧ等で、封止層７０及び半導体回路素子等が形成された半導体基板１０の主面を覆う第１の絶縁層９１が形成される。第１の絶縁層９１は、絶縁膜６１に接して、封止層７０の中間導電体７１及び７２を封止部７３から絶縁する。さらに、第１の絶縁層９１の表面を、ＣＭＰによって加工することが望ましい。それにより、第１の絶縁層９１の表面が平坦化されて、第１の絶縁層９１上に配線を形成することが容易になる。
【００６４】
次に、第１の絶縁層９１を貫通して中間導電体７１及び７２及び封止部７３にそれぞれ電気的に接続されるタングステン（Ｗ）等のコンタクトプラグ１０１〜１０３と、第１の絶縁層９１を貫通してトランジスターのソース８１及びドレイン８２及びゲート電極８３にそれぞれ電気的に接続されるタングステン（Ｗ）等のコンタクトプラグ１０４〜１０６とが、同時に形成される。
【００６５】
次に、第１の絶縁層９１の表面に、アルミニウム（Ａｌ）等で、第１の配線層が形成される。第１の配線層において、コンタクトプラグ１０１〜１０６に対する電気的な接続が行われる。例えば、第１の配線層に設けられた配線１０７によって、コンタクトプラグ１０１がコンタクトプラグ１０５に電気的に接続される。
【００６６】
さらに、必要に応じて、第２の絶縁層９２を介して第２の配線層が形成され、以下同様に、所望の数の配線層が形成される。例えば、第２の配線層に設けられた配線１０８によって、第１の配線層を介して、コンタクトプラグ１０２がコンタクトプラグ１０６に電気的に接続される。
【００６７】
それにより、レゾネーター３０を電子回路に電気的に接続することができる。このように、レゾネーター３０を収容するキャビティーの上層にも、半導体回路素子の上層と同様に、標準的な半導体ウエハープロセスを用いて、必要に応じた数の配線層を配置することができる。その後、最上層の配線層の表面に、保護膜（図示せず）が形成される。
【００６８】
本実施形態によれば、ポリシリコンのヤング率よりも大きいヤング率を有するタングステンシリサイド（ＷＳｉ２）又はモリブデンシリサイド（ＭｏＳｉ２）を含む蓋部６０を形成することにより、犠牲膜をリリースエッチングして除去する工程において、蓋部６０の破損が生じ難くなる。また、キャビティーの上層に形成された絶縁層をＣＭＰによって加工する場合や、キャビティーの上層に電子部品等を実装する場合においても、蓋部６０の破損が生じ難くなる。その結果、キャビティーの気密性やレゾネーター３０の特性が維持される。従って、蓋部６０を厚くしなくても十分な強度を確保できるので、機能素子が収容されたキャビティーを覆う蓋部６０の強度を維持しながら電子装置を小型化することが可能となる。
【００６９】
また、タングステンシリサイド（ＷＳｉ２）及びモリブデンシリサイド（ＭｏＳｉ２）は、導電性を有するので、電磁ノイズに対してシールド効果を発揮することができる。さらに、タングステンシリサイド（ＷＳｉ２）及びモリブデンシリサイド（ＭｏＳｉ２）はゲート電極の材料としても用いられるので、蓋部６０を形成した後に行われるフロントエンドプロセスで用いられる製造装置等が汚染されるおそれがない。
【００７０】
＜発振器＞
次に、本発明の各実施形態に係る電子装置を用いた発振器について説明する。
図５は、本発明の一実施形態に係る発振器の構成例を示す回路図である。図５に示すように、本発明の一実施形態に係る発振器１１０は、本発明の一実施形態に係る電子装置に形成された機能素子としてのレゾネーター３０に加えて、ＰチャネルＭＯＳトランジスターＱＰ１と、ＮチャネルＭＯＳトランジスターＱＮ１と、帰還抵抗Ｒ１と、キャパシターＣ１及びＣ２とを含んでいる。トランジスターＱＮ１及びＱＰ１、帰還抵抗Ｒ１、又は、キャパシターＣ１及びＣ２は、本発明の一実施形態に係る電子装置に設けられても良いし、電子装置の外部に設けられても良い。
【００７１】
トランジスターＱＰ１のソースには高電位側の電源電位ＶＤＤが供給され、トランジスターＱＮ１のソースには低電位側の電源電位ＶＳＳが供給されて、トランジスターＱＰ１及びＱＮ１は、インバーターを構成している。トランジスターＱＰ１及びＱＮ１のゲートは、インバーターの入力端子に相当し、トランジスターＱＰ１及びＱＮ１のドレインは、インバーターの出力端子に相当する。
【００７２】
キャパシターＣ１は、インバーターの入力端子と電源電位ＶＳＳの配線との間に接続され、キャパシターＣ２は、インバーターの出力端子と電源電位ＶＳＳの配線との間に接続されている。レゾネーター３０及び帰還抵抗Ｒ１は、インバーターの入力端子と出力端子との間に並列に接続されている。
【００７３】
インバーターは反転増幅動作を行い、出力端子から出力される信号が、レゾネーター３０及び帰還抵抗Ｒ１を介して入力端子にフィードバックされる。その際に、レゾネーター３０は、インバーターによって印加される交流電圧によって振動する。その振動は固有の共振周波数において大きく励起されて、レゾネーター３０が、負性抵抗として動作する。その結果、発振器１１０は、主にレゾネーター３０の共振周波数によって決定される発振周波数で発振する。
【００７４】
本実施形態によれば、レゾネーター等の機能素子が収容されたキャビティーを覆う蓋部の強度を維持しながら小型化された電子装置を用いて、小型化された発振器を提供することができる。特に、発振器を構成するトランジスターや抵抗等を電子装置に設けることにより、発振器をさらに小型化すると共に、安定した発振動作を行わせることができる。
【００７５】
＜電子機器＞
次に、本発明の一実施形態に係る電子装置を用いた電子機器について説明する。
図６は、本発明の一実施形態に係る電子機器の第１の構成例を示すブロック図である。図６に示すように、この電子機器は、本発明の一実施形態に係る電子装置を用いた発振器１１０を含み、さらに、ＣＰＵ１２０と、操作部１３０と、ＲＯＭ（リードオンリー・メモリー）１４０と、ＲＡＭ（ランダムアクセス・メモリー）１５０と、通信部１６０と、表示部１７０と、音声出力部１８０とを含んでも良い。なお、図６に示す構成要素の一部を省略又は変更しても良いし、あるいは、図６に示す構成要素に他の構成要素を付加しても良い。
【００７６】
発振器１１０は、機能素子としてレゾネーターが形成された電子装置を含んでおり、主にレゾネーターの共振周波数によって決定される発振周波数で発振することにより、クロック信号を生成する。発振器１１０によって生成されるクロック信号は、ＣＰＵ１２０等を介して、電子機器の各部に供給される。
【００７７】
ＣＰＵ１２０は、発振器１１０から供給されるクロック信号に同期して動作し、ＲＯＭ１４０等に記憶されているプログラムに従って、各種の信号処理や制御処理を行う。例えば、ＣＰＵ１２０は、操作部１３０から供給される操作信号に応じて各種のデータ処理を行ったり、外部との間でデータ通信を行うために通信部１６０を制御する。あるいは、ＣＰＵ１２０は、表示部１７０に各種の画像を表示させるための画像信号を生成したり、音声出力部１８０に各種の音声を出力させるための音声信号を生成する。
【００７８】
操作部１３０は、例えば、操作キーやボタンスイッチ等を含む入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ１２０に出力する。ＲＯＭ１４０は、ＣＰＵ１２０が各種の演算処理や制御処理を行うためのプログラムやデータ等を記憶している。また、ＲＡＭ１５０は、ＣＰＵ１２０の作業領域として用いられ、ＲＯＭ１４０から読み出されたプログラムやデータ、操作部１３０を用いて入力されたデータ、又は、ＣＰＵ１２０がプログラムに従って実行した演算結果等を一時的に記憶する。
【００７９】
通信部１６０は、例えば、アナログ回路及びデジタル回路で構成され、ＣＰＵ１２０と外部装置との間のデータ通信を行う。表示部１７０は、例えば、ＬＣＤ（液晶表示装置）等を含み、ＣＰＵ１２０から供給される表示信号に基づいて各種の情報を表示する。また、音声出力部１８０は、例えば、スピーカー等を含み、ＣＰＵ１２０から供給される音声信号に基づいて音声を出力する。
【００８０】
上記の電子機器としては、例えば、携帯電話機等の移動端末、スマートカード、電卓、電子辞書、電子ゲーム機器、デジタルスチルカメラ、デジタルムービー、テレビ、テレビ電話、防犯用テレビモニター、ヘッドマウント・ディスプレイ、パーソナルコンピューター、プリンター、ネットワーク機器、カーナビゲーション装置、測定機器、及び、医療機器（例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、及び、電子内視鏡）等が該当する。
【００８１】
図７は、本発明の一実施形態に係る電子機器の第２の構成例を示すブロック図である。この例においては、時計及びタイマーについて説明する。本発明の一実施形態に係る時計は、本発明の一実施形態に係る電子装置を用いた発振器１１０と、分周器１１１と、操作部１３０と、表示部１７０と、音声出力部１８０と、計時部１９０とを含んでいる。また、本発明の一実施形態に係るタイマーは、音声出力部１８０の替りに制御部２００を含んでいる。
【００８２】
分周器１１１は、例えば、複数のフリップフロップ等で構成され、発振器１１０から供給されるクロック信号を分周して、計時用の分周クロック信号を生成する。計時部１９０は、例えば、カウンター等で構成され、分周器１１１から供給される分周クロック信号に基づいて計時動作を行って、現在時刻やアラーム時刻を表す表示信号やアラームを発生するためのアラーム信号を生成する。
【００８３】
操作部１３０は、計時部１９０に現在時刻やアラーム時刻を設定するために用いられる。表示部１７０は、計時部１９０から供給される表示信号に従って、現在時刻やアラーム時刻を表示する。音声出力部１８０は、計時部１９０から供給されるアラーム信号に従って、アラーム音を発生する。
【００８４】
タイマーの場合には、アラーム機能の替りにタイマー機能が設けられる。即ち、計時部１９０は、現在時刻が設定時刻に一致したことを表すタイマー信号を生成する。制御部２００は、計時部１９０から供給されるタイマー信号に従って、タイマーに接続されている機器をオン又はオフさせる。
【００８５】
本実施形態によれば、レゾネーター等の機能素子が収容されたキャビティーを覆う蓋部の強度を維持しながら小型化された電子装置を用いることにより、クロック信号を生成する発振器が小型化された電子機器を提供することができる。
【００８６】
＜移動体＞
次に、本発明の一実施形態に係る電子装置を用いた移動体について説明する。移動体としては、例えば、自動車、自走式ロボット、自走式搬送機器、列車、船舶、飛行機、又は、人工衛星等が該当する。
【００８７】
図８は、本発明の一実施形態に係る移動体の構成例を示すブロック図である。図８に示すように、この移動体は、本発明の一実施形態に係る電子装置を用いた発振器１１０を含み、さらに、電子制御式燃料噴射装置２１０、電子制御式ＡＢＳ装置２２０、又は、電子制御式一定速度走行装置２３０等の各種の電子制御式装置を搭載しても良い。なお、図８に示す構成要素の一部を省略又は変更しても良いし、あるいは、図８に示す構成要素に他の構成要素を付加しても良い。
【００８８】
発振器１１０は、機能素子としてレゾネーターが形成された電子装置を含んでおり、主にレゾネーターの共振周波数によって決定される発振周波数で発振することにより、クロック信号を生成する。発振器１１０によって生成されるクロック信号は、電子制御式燃料噴射装置２１０、電子制御式ＡＢＳ装置２２０、又は、電子制御式一定速度走行装置２３０等に供給される。
【００８９】
電子制御式燃料噴射装置２１０は、発振器１１０から供給されるクロック信号に同期して動作し、ガソリンエンジン等の予混合燃焼機関において、所定のタイミングで液体の燃料を吸入空気に霧状に噴射する。電子制御式ＡＢＳ（アンチロック・ブレーキ・システム）装置２２０は、発振器１１０から供給されるクロック信号に同期して動作し、ブレーキをかけるように操作が行われた際に、ブレーキを徐々に強力に駆動して、移動体が滑り始めたらブレーキを一旦緩めてから再び駆動することを繰り返す。電子制御式一定速度走行装置２３０は、発振器１１０から供給されるクロック信号に同期して動作し、移動体の速度を監視しながら、移動体の速度が一定となるようにアクセル又はブレーキ等を制御する。
【００９０】
本実施形態によれば、レゾネーター等の機能素子が収容されたキャビティーを覆う蓋部の強度を維持しながら小型化された電子装置を用いることにより、クロック信号を生成する発振器が小型化された移動体を提供することができる。
【００９１】
上記の実施形態においては、機能素子としてレゾネーターを備える電子装置について説明したが、本発明は、以上説明した実施形態に限定されるものではない。例えば、本発明は、センサーやアクチュエーター等の機能素子を備える電子装置においても利用可能であり、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
【００９２】
なお、本願において、特定のＡ（以下「Ａ」という）の上（又は下）に特定のＢ（以下「Ｂ」という）を形成する（Ｂが形成される）というとき、Ａの上（又は下）に直接Ｂを形成する（Ｂが形成される）場合に限定されない。Ａの上（又は下）に本発明の作用効果を阻害しない範囲で、他のものを介してＢを形成する（Ｂが形成される）場合も含まれる。
【００９３】
また、上（又は下）との表現による構成は、必ずしも一方向に限定されるものではなく、例えばＡの上（又は下）にＢを形成する（Ｂが形成される）というとき、半導体装置が天地逆転して使用される際には、Ａの下（又は上）にＢを形成する（Ｂが形成される）という場合も含まれる。
【符号の説明】
【００９４】
１０…半導体基板、１０ａ…トレンチ、１１…レジスト、２０…絶縁膜、２１…シリコン酸化膜、２２…シリコン窒化膜、２３…ギャップ犠牲膜、２４…レジスト、２４ａ…貫通孔、３０…レゾネーター、３１…下部電極、３２…上部電極、４０…壁部、４１〜４８…支柱、５１…絶縁膜、５２…犠牲膜、６０…蓋部、６０ａ…貫通孔、６１…絶縁膜、６２…導電膜、７０…封止層、７１…中間導電体、７２…中間導電体、７３…封止部、８１、８２…不純物拡散領域、８３…ゲート電極、９１、９２…絶縁層、１０１〜１０６…コンタクトプラグ、１０７〜１０９…配線、１１０…発振器、１１１…分周器、１２０…ＣＰＵ、１３０…操作部、１４０…ＲＯＭ、１５０…ＲＡＭ、１６０…通信部、１７０…表示部、１８０…音声出力部、１９０…計時部、２００…制御部、２１０…電子制御式燃料噴射装置、２２０…電子制御式ＡＢＳ装置、２３０…電子制御式一定速度走行装置、ＱＰ１…ＰチャネルＭＯＳトランジスター、ＱＮ１…ＮチャネルＭＯＳトランジスター、Ｃ１、Ｃ２…キャパシター、Ｒ１…帰還抵抗。
【図１】
2017054906.tif 000003
【図２】
2017054906.tif 000004
【図３】
2017054906.tif 000005
【図４】
2017054906.tif 000006
【図５】
2017054906.tif 000007
【図６】
2017054906.tif 000008
【図７】
2017054906.tif 000009
【図８】
2017054906.tif 000010