(57)【要約】【課題】半導体素子とリードフレームとを接合する接合層にフィラーが分散していたとしても、半導体素子とリードフレームとの間の接合層の電気抵抗の増加を抑えることができる半導体装置を提供することにある。【解決手段】接合層４０を介して半導体素子とリードフレームとが接合された状態の半導体装置１である。接合層４０は、Ｚｎ−Ａｌ系はんだ４１にフィラー４２が分散した層である。フィラー４２は、導電性金属からなる母材４３と、母材４３の表面に形成された第１層４４と、最表面の位置に形成された第２層４６と、を備えている。第１層４４は、ニッケルめっきの層であり、第２層４６は、セラミックまたは炭素材料の層であり、第２層４６には、第１層４４に到達したクラック４８が形成されており、クラック４８内には、Ａｌ−Ｎｉ合金からなる導電部４９が形成されている。【選択図】図１
2017054885.tif 000002
【特許請求の範囲】
【請求項１】
接合層を介して半導体素子とリードフレームとが接合された状態の半導体装置であって、
前記接合層は、Ｚｎ−Ａｌ系はんだにフィラーが分散した層であり、
前記フィラーは、導電性金属からなる母材と、前記母材の表面に形成された第１層と、該第１層を覆うように前記フィラーの最表面の位置に形成された第２層と、を備えており、
前記第１層は、ニッケルめっきの層であり、
前記第２層は、セラミックまたは炭素材料の層であり、
前記第２層には、前記第１層に到達したクラックが形成されており、
前記クラック内には、Ａｌ−Ｎｉ合金からなる導電部が形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、はんだ層を介して半導体素子とリードフレームとが接合された半導体装置に関する。
【背景技術】
【０００２】
一般に、半導体装置を構成するリードフレームおよび半導体素子は、はんだからなる接合層を介して接続されている。ここで、接合層の厚さの大小により、接合層にかかる熱応力が異なる。このため、接合層の接合面の傾き（すなわちリードフレームに搭載された半導体素子の傾き）を制御することは、半導体装置の信頼性の向上のためには極めて重要である。
【０００３】
このような点を鑑みて、例えば特許文献１には、はんだにセラミックのフィラー（スペーサ用粒子）を分散させた接合材料が提案されている。この接合材料により形成された接合層を介して、リードフレームと半導体素子とを接合すれば、はんだに分散したフィラーにより、リードフレームに対する半導体素子の傾きを抑制することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０６−２８５６８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような接合材料により接合層を介して、リードフレームと半導体素子とを接合した半導体装置は、接合層のフィラー内に導電経路が形成されず、フィラーを迂回して導電経路が形成されるため、接合層の電気抵抗が高くなってしまう。これにより、接合層の発熱温度が高くなることがあった。
【０００６】
本発明は、このような点を鑑みてなされたものであり、その目的とするところは、半導体素子とリードフレームとを接合する接合層にフィラーが分散していたとしても、半導体素子とリードフレームとの間の接合層の電気抵抗の増加を抑えることができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
前記課題を鑑みて、本発明に係る半導体装置は、接合層を介して半導体素子とリードフレームとが接合された状態の半導体装置であって、前記接合層は、Ｚｎ−Ａｌ系はんだにフィラーが分散した層であり、前記フィラーは、導電性金属からなる母材と、前記母材の表面に形成された第１層と、該第１層を覆うように前記フィラーの最表面の位置に形成された第２層と、を備えており、前記第１層は、ニッケルめっきの層であり、前記第２層は、セラミックまたは炭素材料の層であり、前記第２層には、前記第１層に到達したクラックが形成されており、前記クラック内には、Ａｌ−Ｎｉ合金からなる導電部が形成されていることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、フィラーのクラック内に形成された導電部を介して、Ｚｎ−Ａｌ系はんだからフィラー内部に導電経路が形成されるため、フィラーが起因した半導体素子とリードフレームとの間の接合層の電気抵抗の増加を抑えることができる。
【図面の簡単な説明】
【０００９】
【図１】（ａ）は、本発明の実施形態に係る半導体装置の模式的断面図であり、（ｂ）は、図１に示す接合層に含まれるフィラーの状態を示した模式的断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を示すフロー図である。
【図３】接合材料の作製に用いるフィラーの模式的断面図である。
【図４】本実施形態に係る半導体装置の接合層となる接合材料の製造方法を説明するための図であり、（ａ）は、Ｚｎ−Ａｌ系はんだ（はんだ）にフィラーを投入する工程を示した図であり、（ｂ）は、（ａ）で投入したフィラーとはんだとを撹拌する工程を示した図であり、（ｃ）は、（ｂ）で撹拌された材料からインゴットに鋳造する工程を示した図であり、（ｄ）は、インゴットから接合材料を圧延する工程を示した図である。
【図５】（ａ）は、図４（ｂ）におけるフィラーの状態を示した模式的断面図であり、（ｂ）は、図４（ｄ）におけるフィラーの状態を示した模式的断面図である。
【図６】接合材料（はんだペレット）の酸化皮膜の存在比を示した計算結果である。
【図７】本発明の実施形態に係る半導体装置の半導体素子とリードフレームの接合状態を示した模式的概念図である。
【図８】（ａ）は、本実施形態に係るフィラーの導電経路を説明するための模式図であり、（ｂ）は、従来のフィラーの導電経路を説明するための模式図である。
【図９】（ａ）は、半導体素子の発熱最大温度を演算するためのモデルであり、（ｂ）は、（ａ）に示すモデルに基づいた計算結果である。
【図１０】（ａ）は、接合層の電気抵抗を演算するためのモデルであり、（ｂ）は、（ａ）に示すモデルに基づいた計算結果である。
【発明を実施するための形態】
【００１０】
以下に、図１を参照して、本発明の実施形態に係る半導体装置１を説明する。
【００１１】
１．半導体装置１について
図１（ａ）は、本発明の実施形態に係る半導体装置１の模式的断面図であり、図１（ｂ）は、図１に示す接合層４０に含まれるフィラー４２の状態を示した模式的断面図である。
【００１２】
本実施形態に係る半導体装置１は、接合層４０を介して半導体素子３とリードフレーム６とが接合された状態の装置である。半導体素子３は、素子本体３１と、素子本体３１に形成された電極３２と、を備えている。素子本体３１は、Ｓｉ，ＳｉＣ，またはＧａＮなどの材料からなり、電極３２は、素子本体３１の表面から順に、ＡｌＳｉ／Ｔｉ／ＮｉまたはＡｌＳｉ／Ｔｉ／Ａｌ／Ｎｉが、この表記の順に層状に形成された部分である。
【００１３】
なお、接合層４０を形成する前（リードフレーム６に接合する前）の半導体素子３の電極３２の最表面には、Ｃｕ，Ａｇ，Ａｕ，Ｐｔ，またはＰｄの薄膜が被覆されている。このような薄膜を形成することにより、半導体素子３（の電極３２）に対する後述するＺｎ−Ａｌ系はんだの濡れ性を高めることができ、接合時には、薄膜を構成する金属は、はんだに拡散し、薄膜は略消滅する。
【００１４】
リードフレーム６は、リードフレーム本体６１と、リードフレーム本体６１に形成されたＮｉめっき被膜６２と、を備えている。リードフレーム本体６１は、ＣｕまたはＡｌからなり、Ｎｉめっき被膜６２は、Ｎｉ，Ｎｉ−Ｐ，またはＮｉ−Ｂなどの材料からなる。
【００１５】
さらに、接合層４０を形成する前（すなわち半導体素子３に接合する前）のリードフレーム６のＮｉめっき被膜６２の表面には、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、またはＰｄの薄膜（図示せず）が形成されている。このような薄膜を形成することにより、リードフレーム６に対する後述するＺｎ−Ａｌ系はんだの濡れ性を高めることができ、接合時には、薄膜を構成する金属は、はんだに拡散し、薄膜は略消滅する。
【００１６】
本実施形態では、後述するように、半導体素子３と接合層４０との界面には、半導体素子３の電極３２を構成するＮｉと、Ｚｎ−Ａｌ系はんだ４１のＡｌとが拡散したＡｌ−Ｎｉからなる金属間化合物層５１が形成されている。
【００１７】
同様に、リードフレーム６と接合層４０との界面にも、リードフレーム６のＮｉめっき被膜６２を構成するＮｉと、Ｚｎ−Ａｌ系はんだ４１のＡｌとが拡散したＡｌ−Ｎｉからなる金属間化合物層５２が形成されている。なお、これらの金属間化合物層５１，５２が形成される過程は、接合層４０による接合の際に詳述する。
【００１８】
本実施形態では、図１（ａ）に示すように、接合層４０は、Ｚｎ−Ａｌ系はんだ４１に、フィラー４２が分散した層である。図１（ｂ）に示すように、フィラー４２は、粒状であり、導電性金属からなる母材４３と、母材４３の表面に形成された第１層４４と、第１層４４を覆うようにフィラー４２の最表面の位置に形成された第２層４６とを備えている。なお、本実施形態では、第１第２層４６は、第１層４４の表面に形成されており、接合時に後述する中間層４５は完全に消滅しているが、例えば、第１層４４と第２層４６との間に、後述する中間層４５が一部残存していてもよい。図面では、フィラー４２を略球状の粒子としているが、後述する発明の効果を期待することができるのであれば、その形状は球状に限定されるものではない。
【００１９】
母材４３を構成する導電性金属は、Ｚｎ−Ａｌ系はんだ４１の硬さ以下の材料からなることが好ましい。具体的には、導電性金属として、Ｃｕ，Ａｌ，Ｚｎ，またはＡｕなどを挙げることができる。
【００２０】
第１層４４は、ニッケルめっきの層であり、具体的には、ニッケルめっきとして、Ｎｉ，Ｎｉ−Ｐ，またはＮｉ−Ｂなどを挙げることができる。第１層４４は、これらの材料を主材とした層であり、後述する中間層から拡散した金属を一部含有してもよい。
【００２１】
第２層４６は、セラミックまたは炭素材料の層であり、第１層を覆うようにフィラー４２の最表面に位置に形成された層である。セラミックとして、例えば、Ａｌ２Ｏ３，ＳｉＯ２，ＡｌＮ，Ｓｉ３Ｎ４，ＺｒＯ２，ＴｉＯ２，ＴｉＮ，またはＣｒＮなどを挙げることができる。炭素材料として、ＤＬＣ（ダイヤモンドライクカーボン）などの非晶質炭素，ＣＮＴ（カーボンナノチューブ）などを挙げることができる。第２層４６は、これらの材料を主材とした層であり、製造時に、Ｚｎ−Ａｌ系はんだ、第１層、または、中間層から拡散した金属を一部含有してもよい。
【００２２】
ここで、第２層４６には、第１層４４に到達したクラック４８が形成されている。クラック４８内の、第１層４４の表面には、Ａｌ−Ｎｉ合金からなる導電部４９が形成されている。
【００２３】
２．半導体装置１の製造方法について
上述した半導体装置１を、図２に示す一連のステップＳ２１〜Ｓ２３を経て製造する。以下にその製造方法を説明する。
【００２４】
２−１．フィラーの作製について
まず、ステップＳ２１で、接合材料を構成するフィラーを作製する。図３に示すフィラー４２Ａは、導電性金属からなる母材４３と、母材４３の表面に形成された第１層４４と第１層４４を覆うようにフィラー４２の最表面の位置に形成された第２層４６と、第１層４４と第２層４６との間に形成された中間層４５と、を備えている。
【００２５】
具体的には、まず、図３に示すフィラー４２Ａの母材４３に相当する母材粒子をガスアトマイズ等で作製する。母材は、上述したように、導電性金属からなり、この導電性金属として、たとえば、Ｃｕ，Ａｌ，Ｚｎ，またはＡｕなどを挙げることができる。このよう導電性金属は、Ｚｎ−Ａｌ系はんだ４１の硬さ以下の材料であるので、後述する圧延時に、第２層４６に容易にクラックを発生させることができる。
【００２６】
得られた母材粒子の表面に対して、図３に示すように、電解めっきまたは無電解めっきにより第１層４４を被覆する。第１層４４は、上述したように、Ｎｉ，Ｎｉ−Ｐ，またはＮｉ−ＢなどＮｉめっきからなる層である。Ｎｉめっきからなる第１層４４を設けることにより、第１層４４は、Ｚｎ−Ａｌ系はんだ４１と母材４３との反応を抑制するバリア層として作用する。第１層４１は、０．５〜２０μｍ程度の厚さである。
【００２７】
次に、第１層４４の表面に、中間層４５を形成する。中間層４５は、Ｃｕ，Ａｇ，Ａｕ，Ｐｔ，またはＰｄからなる層である。このような材料を用いることにより、後述する第２層４６のクラックから浸入したＺｎ−Ａｌ系はんだ４１との濡れ性を向上させることができる。中間層４５は、５０〜５００ｎｍ程度の厚さであり、後述する接合時には、Ｚｎ−Ａｌ系はんだ４１に拡散して消滅する。
【００２８】
第１層４４の表面を被覆するように中間層４５を形成することができるのであれば、電解めっき、無電解めっき、蒸着、スパッタリング、ゾル−ゲル法などの化学反応を用いた方法、またはＣＶＤなど、いずれの方法で被覆してもよい。
【００２９】
次に、中間層４５の表面に、第２層４６を形成する。第２層４６は、セラミックまたは炭素材料からなる層であり、上述したように、Ａｌ２Ｏ３，ＳｉＯ２，ＡｌＮ，Ｓｉ３Ｎ４，ＺｒＯ２，ＴｉＯ２，ＴｉＮ，ＣｒＮ、非晶質炭素，ＣＮＴなどを挙げることができる。
【００３０】
このような材料を用いることにより、Ｚｎ−Ａｌ系はんだ４１との反応を抑制し、後述する圧延時に、第２層４６にクラックを容易に形成することができる。中間層４５の表面に、中間層４５を被覆するように第２層４６を形成することができるのであれば、蒸着、スパッタリング、ＣＶＤ等いずれの方法で被覆してもよい。第２層４６は、０．５〜１０μｍ程度の厚さである。
【００３１】
さらに、後述する鋳造時に、溶融したＺｎ−Ａｌ系はんだ４１にフィラー４２Ａを浮遊し難くするために、フィラー４２Ａの平均密度は、６．０ｇ／ｃｍ３以上であることが好ましい。ここで、フィラー４２Ａが球体であると想定し、母材４３が球体であり、第１層４４、中間層４５、および第２層４６の層厚みがそれぞれ均一であると想定した場合、これらの最適な材料および寸法の組み合わせを、以下の表１に示す。なお、半径ｒ１〜ｒ４は、フィラー４２Ａの中心から、順次、母材４３、第１層４４、中間層４５、および第２層４６の表面までの距離である。
【００３２】
【表１】
2017054885.tif 000003
【００３３】
２−２．接合材料（はんだペレット）の作製について
次に、ステップＳ２２で、接合材料（はんだペレット）を作製する。溶融炉９１内で、ＺｎとＡｌとを溶解し、これらを撹拌して得られた溶融状態のＺｎ−Ａｌ系はんだ４１に、ステップ２１で準備したフィラー４２Ａを投入する（図４（ａ）参照）。
【００３４】
その後、撹拌装置９２で、溶融状態のＺｎ−Ａｌ系はんだ４１と、フィラー４２Ａとを、撹拌する。これにより、Ｚｎ−Ａｌ系はんだ４１にフィラー４２Ａが分散する（図４（ｂ）参照）。このとき、フィラー４２Ａの最外層は、セラミックまたは炭素材料からなる第２層が形成されているので、フィラー４２Ａは、図５（ａ）に示す状態で、Ｚｎ−Ａｌ系はんだ４１に存在する。
【００３５】
次に、溶融炉９１から、鋳型９３に取り出して、鋳型９３にフィラー４２Ａが分散したＺｎ−Ａｌ系はんだ４１を流し込み、接合材料４０Ａのインゴットを鋳造する（図４（ｃ）参照）。得られた接合材料４０Ａを、圧延ローラ９４，９５で圧延し（図４（ｄ）参照）、所望のサイズにカットすることで、はんだペレットに相当する接合材料４０Ａが作製される。得られた接合材料４０Ａには、図５（ｂ）に示すように、フィラー４２Ｂの第２層４６に、中間層４５に到達するようなクラック４８が発生する。クラック４８は、後述するフィラー４２の母材４３に導電経路が形成されるように、複数カ所形成されていることが好ましい。
【００３６】
ここで、Ｚｎ−Ａｌ系はんだ４１は、その他のはんだと比較して、酸化し易く、安定した酸化皮膜が表面に形成されやすい。したがって、接合材料４０Ａを作製する際には、Ｚｎ−Ａｌ系はんだ４１の表面積がより小さいことが好ましい。
【００３７】
そこで、図６に、６ｍｍ×６ｍｍ×厚さ０．２ｍｍの接合材料４０Ａ（はんだペレット）を、上述した製造方法（鋳造法）で製造した場合の表面積を１とし、この表面積を酸化皮膜が形成される面積とし、鋳造法における酸化皮膜の存在比を１（基準）とした。そして、圧延法または紛体混合法で、同じサイズの接合材料を作製したときの、作製過程におけるＺｎ−Ａｌ系はんだの表面積（酸化皮膜が形成される面積）を算出した。
【００３８】
圧延法では、６ｍｍ×６ｍｍ×厚さ０．１ｍｍの２枚のＺｎ−Ａｌ系はんだの間にフィラー４２Ａを挟み込んでこれらを圧延して接合材料（はんだペレット）を作製する。この場合には、作製過程において、２枚のＺｎ−Ａｌ系はんだを準備するため、図６に示すように、作製過程におけるＺｎ−Ａｌ系はんだの表面積は１．９となり、上述した鋳造法における酸化皮膜の存在比は、１．９となる。
【００３９】
一方、紛体混合法では、Ｚｎ−Ａｌ系はんだの粉末と、フィラーとを混合して、Ｚｎ−Ａｌ系はんだを溶融することにより、接合材料（はんだペレット）を作製する。Ｚｎ−Ａｌ系はんだの粉末の粒子径を６０μｍとしたときに、Ｚｎ−Ａｌ系はんだの各粒子に酸化皮膜が形成されている。このため、作製過程におけるＺｎ−Ａｌ系はんだの表面積は、９．４となり、上述した鋳造法における酸化皮膜の存在比は、９．４となる。
【００４０】
このような結果から、本実施形態の如き鋳造法で、接合材料４０Ａ（はんだペレット）を作製することにより、他の方法に比べて、Ｚｎ−Ａｌ系はんだが起因とした酸化皮膜が接合材料４０Ａに存在する量を抑えることができる。
【００４１】
２−３．半導体装置１の製造について
次に、ステップＳ２３で、半導体装置１を製造する（図１（ａ）参照）。図７に示すように、上述した半導体素子３と、リードフレーム６とを準備する。半導体素子３は、素子本体３１と、素子本体３１に形成された電極３２とを備えており、これらは上述した材料で構成される。電極３２の最表面にＣｕ，Ａｇ，Ａｕ，Ｐｔ，またはＰｄの薄膜３３が、さらに形成されている。
【００４２】
リードフレーム６は、リードフレーム本体６１と、リードフレーム本体６１に形成されたＮｉめっき被膜６２と、を備えており、これらは上述した材料で構成される。リードフレーム６のＮｉめっき被膜６２の表面に、Ｃｕ，Ａｇ，Ａｕ，Ｐｔ，またはＰｄの薄膜（図示せず）がさらに形成されていてもよい。
【００４３】
半導体素子３とリードフレーム６との間に、接合材料４０Ａを配置し、リフロー接合する。接合条件は、窒素ガスと水素ガスとの混合した混合ガス雰囲気下で、接合温度３８１〜４１９℃の温度で１〜２分間保持する。
【００４４】
なお、接合温度が４１９℃を超えた場合には、フィラー４２Ａの第１層４４のＮｉめっきと、Ｚｎ−Ａｌ系はんだ４１とが反応し、Ｚｎ−Ｎｉを生成し、半導体装置の耐久性を低下させるおそれがある。
【００４５】
このようにして、図５（ｂ）に示すフィラー４２Ｂを囲むＺｎ−Ａｌ系はんだ４１の表面に、わずかに酸化皮膜が形成されていたとしても、中間層４５にＣｕまたはＡｇを用いた場合には、これらの金属とＺｎが反応する。この反応過程で、Ｚｎ−Ａｌ系はんだ４１の酸化皮膜が破壊されるため、第１層４４に対するＺｎ−Ａｌ系はんだ４１の濡れ性を高めることができる。
【００４６】
このようにして、図１（ｂ）に示すように、クラック４８内の、第１層４４の表面には、Ａｌ−Ｎｉ合金からなる導電部４９が形成されている。なお、中間層４５は、極めて薄い薄膜であるので、リフロー接合後には、消滅する。
【００４７】
なお、中間層４５に上述したＣｕ，Ａｇ，Ａｕ，Ｐｔ，またはＰｄを用いた場合には、接合時にこれらの金属は、酸化し難く、第１層４４に対するＺｎ−Ａｌ系はんだ４１の濡れ性を高めることができる。
【００４８】
従来の半導体装置では、図８（ｂ）に示すように、セラミックフィラー９を用いているため、接合層のフィラー内に導電経路が形成おされず、セラミックフィラー９を迂回して、Ｚｎ−Ａｌ系はんだ４１に導電経路が形成される。さらに、セラミックフィラー９の場合には、セラミックフィラー９とＺｎ−Ａｌ系はんだ４１との濡れ性が良好ではないので、これらの間に、空気層が形成され易く、フィラー周辺での熱伝導経路が断たれ易い。
【００４９】
しかしながら、本実施形態に係る半導体装置１によれば、図８（ａ）に示すように、セラミックフィラー９のクラック４８内に形成されたＡｌ−Ｎｉ合金からなる導電部４９を通じて、Ｚｎ−Ａｌ系はんだ４２からフィラー内部に導電経路および熱伝達経路が形成されるため、フィラー４２が起因した半導体素子３とリードフレーム６との間の接合層の電気抵抗の増加を抑えることができ、半導体素子３の発熱を抑えることができる。
【００５０】
図９（ａ）は、半導体素子の発熱最大温度を演算するための半導体装置のモデルであり、図９（ｂ）は、図９（ａ）に示すモデルに基づいた計算結果である。
【００５１】
図１（ａ）に示す半導体装置１の半導体素子３の発熱最大温度を推定すべく、図２（ａ）示す簡易的なモデルを作製した。このモデルでは、半導体素子に一定の熱量を与え、半導体を発熱させ、リードフレームの下部から４０℃で冷却を行った場合の定常状態での、半導体素子の発熱温度を熱回路網法で計算した。
【００５２】
このモデルでは、６ｍｍ×６ｍｍ×厚さ０．１ｍｍの半導体素子を想定し、フィラーとして直径０．２ｍｍ×厚さ０．２ｍｍのフィラーを仮定し、Ｚｎ−Ａｌ系はんだとして、６ｍｍ×６ｍｍ×厚さ０．２ｍｍのはんだを仮定した。図１（ａ）の半導体装置１（発明品）に相当するフィラーの熱伝導率を１２０Ｗ／ｍ・Ｋとし、従来品である半導体装置のフィラー（セラミックフィラー）の熱伝導率を３０Ｗ／ｍ・Ｋとし、はんだの熱伝導率を１２０Ｗ／ｍ・Ｋとして計算した。この結果、図９（ｂ）に示すように、発明品は、従来品に比べて５．８℃の発熱を抑えることができることが確認できた。
【００５３】
図１０（ａ）は、接合層の電気抵抗比を演算するためのモデルであり、図１０（ｂ）は、図１０（ａ）に示すモデルに基づいた計算結果である。
【００５４】
図１（ａ）に示す半導体装置１（発明品）と従来品の電気抵抗比を図１０（ａ）のモデルを用いて計算した。具体的には、はんだ（Ｚｎ−Ａｌ系はんだ）に含有させるフィラーの個数を１０、５０、１００個に変化させて、接合層の電気抵抗をそれぞれ計算した。計算で得られた電気抵抗の値は略同じであり、図１０（ｂ）に示すように、この値を１００とした。
【００５５】
同様に、従来品である半導体装置のはんだ（Ｚｎ−Ａｌ系はんだ）に含有させるフィラーの個数を１０、５０、１００個に変化させて、接合層の電気抵抗をそれぞれ計算した。これらの値を、図１０（ｂ）に示した。
【００５６】
なお、これらの計算には、Ｚｎの電気抵抗率を５．８×１０−８Ω・ｍとし、Ａｌの電気抵抗率を２．７×１０−８Ω・ｍとし、セラミックの電気抵抗率を１．０×１０１２Ω・ｍとして計算した。この結果、図１０（ｂ）に示すように、発明品は、フィラーの含有個数に拘わらず、従来品に比べて、接合層の電気抵抗が小さいことがわかった。一方、従来品では、セラミックフィラーを１００個用いた場合には、発明品のものに比べて接合層の電気抵抗が１０％上昇している。
【００５７】
以上のことから、従来品の如く、セラミックフィラーを用いた場合には、接合層内でセラミックフィラーは導電経路および熱導電回路を阻害し、導電経路および熱導電回路はセラミックフィラーの周りを迂回するため、接合層の電気抵抗が高くなり、半導体素子の温度も高くなる。しかしながら、発明品では、上述したように、フィラー内に導電経路および熱導電回路が形成されるため、接合層内の電気抵抗は低く、半導体素子の発熱温度を低くできると考えられる。
【００５８】
以上、本発明の実施の形態を詳述してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲における設計変更があっても、それらは本発明に含まれるものである。
【符号の説明】
【００５９】
１：半導体装置、３：半導体素子、３１：素子本体、３２：電極、４０：接合層、４０Ａ：接合材料、４１：Ｚｎ−Ａｌ系はんだ、４２，４２Ａ，４２Ｂ：フィラー、４３：母材、４４：第１層、４５：中間層、４６：第２層、４８：クラック、４９：導電部、５１，５２：金属間化合物層、６：リードフレーム、６１：リードフレーム本体、６２：Ｎｉめっき被膜、９：セラミックフィラー、９１：溶解炉、９２：撹拌装置、９３：鋳型、９４：圧延ローラ
【図１】
2017054885.tif 000004
【図２】
2017054885.tif 000005
【図３】
2017054885.tif 000006
【図４】
2017054885.tif 000007
【図５】
2017054885.tif 000008
【図６】
2017054885.tif 000009
【図７】
2017054885.tif 000010
【図８】
2017054885.tif 000011
【図９】
2017054885.tif 000012
【図１０】
2017054885.tif 000013