(57)【要約】【課題】機能素子が配置される空洞を覆う蓋部の強度を維持しながら電子装置を小型化する。【解決手段】この電子装置は、基板と、基板上に直接又は絶縁膜を介して配置され、空洞を形成する側壁と、空洞内に配置された機能素子と、側壁上に配置されて空洞を覆い、空洞に通じる第１の貫通孔を有する第１の層と、第１の層上に配置されて空洞を覆い、第１の貫通孔の径よりも小さい径を有すると共に平面視で第１の貫通孔と少なくとも一部が重なる第２の貫通孔を有する第２の層と、第２の層上に配置され、少なくとも第２の貫通孔を封止する第３の層とを備える。【選択図】図１
2017033985.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に直接又は絶縁膜を介して配置され、空洞を形成する側壁と、
前記空洞内に配置された機能素子と、
前記側壁上に配置されて前記空洞を覆い、前記空洞に通じる第１の貫通孔を有する第１の層と、
前記第１の層上に配置されて前記空洞を覆い、前記第１の貫通孔の径よりも小さい径を有すると共に平面視で前記第１の貫通孔と少なくとも一部が重なる第２の貫通孔を有する第２の層と、
前記第２の層上に配置され、少なくとも前記第２の貫通孔を封止する第３の層と、
を備える電子装置。
【請求項２】
前記第１の層が、前記第２の層よりも高い剛性を有する、請求項１記載の電子装置。
【請求項３】
前記第１の層の厚さが、前記第２の層の厚さよりも厚い、請求項１又は２記載の電子装置。
【請求項４】
前記第２の貫通孔が、０．３μｍ以下の直径を有する、請求項１〜３のいいずれか１項記載の電子装置。
【請求項５】
前記側壁及び前記機能素子が、前記基板の表面凹部内に配置されている、請求項１〜４のいずれか１項記載の電子装置。
【請求項６】
前記表面凹部が、前記基板の第１の領域に配置され、ＭＯＳトランジスターが、前記基板の第２の領域に配置されている、請求項５記載の電子装置。
【請求項７】
請求項１〜６のいずれか１項記載の電子装置を備える発振器。
【請求項８】
請求項１〜６のいずれか１項記載の電子装置を備える電子機器。
【請求項９】
請求項１〜６のいずれか１項記載の電子装置を備える移動体。
【請求項１０】
基板上に直接又は絶縁膜を介して、空洞を形成する側壁及び前記空洞内に配置される機能素子を形成する工程（ａ）と、
前記空洞内に、犠牲膜を形成する工程（ｂ）と、
前記側壁上に、前記空洞を覆う第１の層を形成する工程（ｃ）と、
前記第１の層上に、前記空洞を覆う第２の層を形成する工程（ｄ）と、
前記第２の層に、前記第１の層に通じる第１の貫通孔を形成する工程（ｅ）と、
前記第１の層に、前記第１の貫通孔の径よりも大きい径を有すると共に平面視で前記第１の貫通孔と少なくとも一部が重なる第２の貫通孔を形成する工程（ｆ）と、
前記第１及び第２の貫通孔を通して、前記空洞内の前記犠牲膜をリリースエッチングによって除去する工程（ｇ）と、
前記第２の層上に、少なくとも前記第１の貫通孔を封止する第３の層を形成する工程（ｈ）と、
を備える電子装置の製造方法。
【請求項１１】
工程（ｆ）が、少なくとも第２の層をマスクとして、第１の層にウエットエッチング又は等方性のドライエッチングを施すことを含む、請求項１０記載の電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レゾネーター、センサー、又は、アクチュエーター等の機能素子を備える電子装置及びその製造方法に関する。さらに、本発明は、そのような電子装置を用いた発振器、電子機器、及び、移動体等に関する。
【背景技術】
【０００２】
例えば、機能素子として静電容量タイプのレゾネーターを備えるＭＥＭＳ（Micro Electro Mechanical Systems）デバイス等の電子装置において、レゾネーターは、密閉構造内に真空状態又は不活性ガスを封入した状態で密閉される。また、真空状態等を必要としない電子装置においても、塵埃や水分等の影響を防止するために、機能素子は密閉構造内に密閉される。
【０００３】
そのような電子装置において密閉構造を形成するためには、例えば、機能素子が設けられたキャビティー内に犠牲膜が形成され、リリースホールが形成された蓋部でキャビティーを覆った後に、リリースエッチングによって犠牲膜が除去される。さらに、リリースホールを封止する封止層等が蓋部上に形成される。
【０００４】
しかしながら、封止層等を蓋部上に形成する工程において蓋部が変形し易いので、強度を高めるために蓋部を厚くする必要がある。従って、蓋部に微細なリリースホールを形成することができず、リリースホールの径が大きくなってしまう。その結果、リリースホールを封止する封止層も厚くなって、電子装置を小型化することが困難であった。
【０００５】
関連する技術として、特許文献１の図１には、基板１０と、基板１０上に形成され、開口２２を有する下地層２０と、下地層２０上に設けられた機能素子３０と、少なくとも一部が開口２２内に配置され、機能素子３０を収容する空洞１を形成する包囲壁４０と、包囲壁４０の上方に配置され、空洞１を覆う蓋体５０とを含む電子装置が示されている。
【０００６】
蓋体５０は、貫通孔５２を有する第１封止層５４と、第１封止層５４に積層されて貫通孔５２を封止する第２封止層５６とによって構成されている。強度を確保するために第１封止層５４を厚くすると、貫通孔５２を開口するためには、貫通孔５２の径を大きくしなければならない。そうすると、貫通孔５２を封止する第２封止層５６を厚くしなければならず、電子装置の小型化の障壁になる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１４−１９２４３５号公報（段落０００８、００２７、００３６、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の幾つかの態様は、機能素子が配置される空洞を覆う蓋部の強度を維持しながら電子装置を小型化することに関連している。
また、本発明の幾つかの態様は、そのような電子装置を用いた発振器、電子機器、及び、移動体等を提供することに関連している。
【課題を解決するための手段】
【０００９】
本発明の第１の態様に係る電子装置は、基板と、基板上に直接又は絶縁膜を介して配置され、空洞を形成する側壁と、空洞内に配置された機能素子と、側壁上に配置されて空洞を覆い、空洞に通じる第１の貫通孔を有する第１の層と、第１の層上に配置されて空洞を覆い、第１の貫通孔の径よりも小さい径を有すると共に平面視で第１の貫通孔と少なくとも一部が重なる第２の貫通孔を有する第２の層と、第２の層上に配置され、少なくとも第２の貫通孔を封止する第３の層とを備える。
【００１０】
本発明の第１の態様によれば、機能素子が配置される空洞を覆う蓋部を少なくとも第１の層及び第２の層の２層構造として、第２の層の貫通孔の径を第１の層の貫通孔の径よりも小さくすることにより、封止層を薄くして、蓋部の強度を維持しながら電子装置を小型化することができる。
【００１１】
ここで、第１の層が、第２の層よりも高い剛性を有することが望ましい。また、第１の層の厚さが、第２の層の厚さよりも厚くても良い。それにより、第１の層を強固な膜とし、第２の層を微細加工可能な薄い膜として、第２の層の貫通孔の径を十分に小さくすることができる。例えば、第２の層の貫通孔は、０．３μｍ以下の直径を有することが望ましい。それにより、封止層を十分に薄くすることができる。
【００１２】
また、側壁及び機能素子が、基板の表面凹部内に配置されていても良い。その場合には、表面凹部を深くする必要がなくなると共に、機能素子の上方にも配線等を配置することができる。例えば、表面凹部が、基板の第１の領域に配置され、ＭＯＳトランジスターが、基板の第２の領域に配置されていても良い。ＭＯＳトランジスターと機能素子とを同一基板に配置することによって、電子装置を小型化することができる。
【００１３】
本発明の第２の態様に係る発振器は、上記いずれかの振動子を備える。本発明の第２の態様によれば、機能素子が配置される空洞を覆う蓋部の強度を維持しながら小型化された電子装置を用いて、小型化された発振器を提供することができる。
【００１４】
本発明の第３の態様に係る電子機器及び移動体は、上記いずれかの振動子を備える。本発明の第３の態様によれば、機能素子が配置される空洞を覆う蓋部の強度を維持しながら小型化された電子装置を用いることにより、クロック信号を生成する発振器が小型化された電子機器及び移動体を提供することができる。
【００１５】
本発明の第４の態様に係る電子装置の製造方法は、基板上に直接又は絶縁膜を介して、空洞を形成する側壁及び空洞内に配置される機能素子を形成する工程（ａ）と、空洞内に、犠牲膜を形成する工程（ｂ）と、側壁上に、空洞を覆う第１の層を形成する工程（ｃ）と、第１の層上に、空洞を覆う第２の層を形成する工程（ｄ）と、第２の層に、第１の層に通じる第１の貫通孔を形成する工程（ｅ）と、第１の層に、第１の貫通孔の径よりも大きい径を有すると共に平面視で第１の貫通孔と少なくとも一部が重なる第２の貫通孔を形成する工程（ｆ）と、第１及び第２の貫通孔を通して、空洞内の犠牲膜をリリースエッチングによって除去する工程（ｇ）と、第２の層上に、少なくとも第１の貫通孔を封止する第３の層を形成する工程（ｈ）とを備える。
【００１６】
本発明の第４の態様によれば、機能素子が配置される空洞を覆う蓋部を少なくとも第１の層及び第２の層の２層構造として、第２の層に微細な貫通孔を形成した後に、第１の層にそれよりも大きい径を有する貫通孔を形成することにより、封止層を薄くして、蓋部の強度を維持しながら電子装置を小型化することができる。
【００１７】
ここで、工程（ｆ）が、少なくとも第２の層をマスクとして、第１の層にウエットエッチング又は等方性のドライエッチングを施すことを含むようにしても良い。それにより、第１の貫通孔の径よりも大きい径を有する第２の貫通孔を形成することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態に係る電子装置の一部を示す側面断面図。
【図２】図１に示すＩＩ−ＩＩにおける平面断面図。
【図３】本発明の一実施形態に係る電子装置の製造工程における側面断面図。
【図４】本発明の一実施形態に係る電子装置の製造工程における側面断面図。
【図５】本発明の一実施形態に係る電子装置の製造工程における側面断面図。
【図６】本発明の一実施形態に係る発振器の構成例を示す回路図。
【図７】本発明の一実施形態に係る電子機器の第１の構成例を示すブロック図。
【図８】本発明の一実施形態に係る電子機器の第２の構成例を示すブロック図。
【図９】本発明の一実施形態に係る移動体の構成例を示すブロック図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
本発明の一実施形態に係る電子装置は、密閉構造内に密閉されたレゾネーター、センサー、又は、アクチュエーター等の機能素子を備える電子装置である。以下においては、一例として、機能素子として静電容量タイプのレゾネーターと、回路素子としてＭＯＳ電界効果トランジスターとが、１つの基板に形成された電子装置について説明する。レゾネーターは、例えば、基板のトレンチ（表面凹部）内に設けられたキャビティー（空洞）内に密閉される。
【００２０】
図１は、本発明の一実施形態に係る電子装置の一部を示す側面断面図であり、図２は、図１に示すＩＩ−ＩＩにおける平面断面図である。図１に示すように、この電子装置は、基板１０と、キャビティーを形成する側壁３０と、キャビティー内に配置されたレゾネーター４０と、レゾネーター４０との間に間隙を伴ってキャビティーを覆う蓋部５０と、封止層６０とを含んでいる。
【００２１】
基板１０は、例えば、シリコン単結晶等の半導体材料で構成される。基板１０の主面（図中の上面）の第１の領域Ａ１には、トレンチが形成されており、基板１０の主面の第２の領域Ａ２には、トランジスターの不純物拡散領域が形成されている。基板１０のトレンチ内には、例えば、窒化ケイ素（Ｓｉ３Ｎ４）で構成された絶縁膜２０が配置されている。側壁３０は、基板１０上に絶縁膜２０を介して配置されている。
【００２２】
レゾネーター４０は、基板１０のトレンチの底面に絶縁膜２０を介して配置された下部電極４１と、下部電極４１に対向して配置された上部電極４２とを含んでいる。なお、側壁３０は、基板１０のトレンチの底面に直接配置されても良い。また、ガラス、セラミックス、又は、樹脂等の絶縁性の高い基板を用いる場合には、側壁３０及びレゾネーター４０の下部電極４１が、基板１０のトレンチの底面に直接配置されても良い。
【００２３】
側壁３０、及び、レゾネーター４０の下部電極４１及び上部電極４２は、例えば、不純物がドープされて導電性を有するポリシリコン等で構成される。レゾネーター４０の上部電極４２は、カンチレバー（片持ち梁）状の構造体を含み、構造体の一端が固定され、構造体の他端が可動となっている。下部電極４１及び上部電極４２は、それぞれの外部接続電極（図示せず）に電気的に接続される。
【００２４】
側壁３０によって囲まれたキャビティー内の空間は、真空状態又は不活性ガスを封入した状態とされる。キャビティー内に設けられたレゾネーター４０において、下部電極４１と上部電極４２との間に交流電圧を印加することにより、静電力によって上部電極４２の機械的振動が励起される。この機械的振動に起因して、下部電極４１と上部電極４２との間の静電容量が変化する。
【００２５】
蓋部５０は、側壁３０上に配置されてキャビティーを覆う第１の層５１と、第１の層５１上に配置されてキャビティーを覆う第２の層５２とを含んでいる。第１の層５１は、例えば、機械的強度及びリリースエッチングに対する耐性が高い窒化ケイ素（Ｓｉ３Ｎ４）等で構成される。また、第２の層５２は、例えば、エッチングが比較的容易なポリシリコン等で構成される。
【００２６】
第１の層５１は、キャビティーに通じる貫通孔５１ａを有しており、第２の層５２も、キャビティーに通じる貫通孔５２ａを有している。貫通孔５２ａは、貫通孔５１ａの径よりも小さい径を有すると共に、平面視で貫通孔５１ａと少なくとも一部が重なっている。なお、本願において、「平面視」とは、基板１０の主面に垂直な方向から各部を透視することをいう。
【００２７】
貫通孔５１ａ及び５２ａは、キャビティー内に形成された犠牲膜をリリースエッチングによって除去する際に使用されるリリースホールに相当する。犠牲膜が除去された後に、キャビティー内を真空状態又は不活性ガスを封入した状態として、第２の層５２上に、アルミニウム（Ａｌ）等の封止材で第３の層（封止層）６０が形成される。それにより、封止層６０が、第２の層５２上に配置され、少なくとも貫通孔５２ａを封止する。
【００２８】
基板１０のトレンチ内において、側壁３０の外側の領域には、例えば、ニ酸化ケイ素（ＳｉＯ２）等で構成される絶縁膜７０が配置されている。封止層６０及び絶縁膜７０等が配置された基板１０上には、例えば、ニ酸化ケイ素（ＳｉＯ２）又はＢＰＳＧ（Boron Phosphorus Silicon Glass）等で構成された層間絶縁膜８１及び８２が配置されている。層間絶縁膜８１及び８２は、回路素子が形成される基板１０の第２の領域Ａ２にも延在している。
【００２９】
第２の領域Ａ２においては、例えば、基板１０内に、ＭＯＳ電界効果トランジスターのソース及びドレインとなる不純物拡散領域９１及び９２が位置し、基板１０上に、ゲート絶縁膜を介してゲート電極９３が配置されている。ゲート電極９３は、タングステン（Ｗ）等のコンタクトプラグ（電極）１０１を介して、層間絶縁膜８１上に配置されたアルミニウム（Ａｌ）等の配線１０２に電気的に接続されている。さらに、配線１０２は、タングステン（Ｗ）等のコンタクトプラグ（電極）１０３を介して、層間絶縁膜８２上に配置されたアルミニウム（Ａｌ）等の配線１０４に電気的に接続されている。
【００３０】
本実施形態によれば、機能素子が配置される空洞を覆う蓋部５０を少なくとも第１の層５１及び第２の層５２の２層構造として、第２の層５２の貫通孔５２ａの径を第１の層５１の貫通孔５１ａの径よりも小さくすることにより、封止層６０を薄くして、蓋部５０の強度を維持しながら電子装置を小型化することができる。特に、基板１０のトレンチ内に側壁３０及び機能素子を配置する場合には、トレンチを深くする必要がなくなると共に、機能素子の上方にも配線１０２等を配置することができる。また、ＭＯＳトランジスターと機能素子とを同一基板に配置することによって、電子装置を小型化することができる。
【００３１】
ここで、第１の層５１が、第２の層５２よりも高い剛性を有することが望ましい。また、第１の層５１の厚さが、第２の層５２の厚さよりも厚くても良い。それにより、第１の層５１を強固な膜とし、第２の層５２を微細加工可能な薄い膜として、第２の層５２の貫通孔５２ａの径を十分に小さくすることができる。例えば、第２の層５２の貫通孔５２ａは、０．３μｍ以下の直径を有することが望ましい。それにより、封止層６０を十分に薄くすることができる。
【００３２】
次に、図１及び図２に示す電子装置の製造方法について説明する。
図３（Ａ）〜図５（Ｏ）は、本発明の一実施形態に係る電子装置の製造工程における側面断面図である。まず、図３（Ａ）に示すように、例えば、シリコン単結晶等で構成された基板１０の主面の一部にフォトリソグラフィー法によってレジストを設けて、レジストをマスクとしてドライエッチングを行うことにより、基板１０の主面の第１の領域Ａ１にトレンチ１０ａが形成される。その後、レジストが除去される。
【００３３】
次に、図３（Ｂ）に示すように、基板１０のトレンチの底面を含む領域に、窒化ケイ素（Ｓｉ３Ｎ４）等の絶縁膜２０が形成される。また、基板１０のトレンチの底面に絶縁膜２０を介して、不純物がドープされて導電性を有するポリシリコン等を形成し、レジストをマスクとしたドライエッチングによってパターニングすることにより、キャビティーを形成する側壁３０及びレゾネーターの下部電極４１が形成される。さらに、下部電極４１上にギャップ犠牲膜を形成した後、導電性を有するポリシリコン等を形成し、レジストをマスクとしたドライエッチングによってパターニングすることにより、レゾネーターの上部電極４２が形成される。その後、ギャップ犠牲膜が、ウエットエッチングによって除去される。
【００３４】
それにより、基板１０のトレンチの底面に、絶縁膜２０を介して、キャビティーを形成する側壁３０及びキャビティー内に配置されるレゾネーター４０が形成される。なお、側壁３０は、基板１０のトレンチの底面に直接設けても良い。また、ガラス、セラミックス、又は、樹脂等の絶縁性の高い基板を用いる場合には、側壁３０及びレゾネーター４０の下部電極４１を、基板上に直接設けても良い。
【００３５】
次に、側壁３０及びレゾネーター４０等が形成された基板１０上に、プラズマＣＶＤ法等によってニ酸化ケイ素（ＳｉＯ２）等の絶縁膜が堆積された後、その絶縁膜が、ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）によって研磨され、ドライエッチングによってパターニングされる。その結果、図３（Ｃ）に示すように、基板１０のトレンチ内における側壁３０の外側に、ニ酸化ケイ素（ＳｉＯ２）等の絶縁膜７０が形成されると共に、側壁３０の内側のキャビティー内に、ニ酸化ケイ素（ＳｉＯ２）等の犠牲膜７１が形成される。
【００３６】
次に、絶縁膜７０及び犠牲膜７１等を覆うように、窒化ケイ素（ＳｉＮ）等の絶縁膜が形成され、さらにその上に、ポリシリコン等の膜が形成された後、それらの膜が、レジストをマスクとしたドライエッチングによってパターニングされる。その結果、図３（Ｄ）に示すように、側壁３０上に、キャビティーを覆う窒化ケイ素（ＳｉＮ）等の第１の層５１が形成され、第１の層５１上に、キャビティーを覆うポリシリコン等の第２の層５２が形成される。
【００３７】
次に、図３（Ｅ）に示すように、第１の層５１及び第２の層５２等が形成された基板１０上に、フォトリソグラフィー法によってレジスト５３が形成される。さらに、レジスト５３をマスクとして第２の層５２をドライエッチングした後に、レジスト５３が剥離される。それにより、図４（Ｆ）に示すように、第２の層５２に、第１の層５１に通じる貫通孔５２ａが形成される。ここで、貫通孔５２ａの直径は、０．３μｍ以下程度とすることが望ましい。
【００３８】
次に、少なくとも第２の層５２をマスクとして第１の層５１をエッチングすることにより、図４（Ｇ）に示すように、第１の層５１に貫通孔５１ａが形成される。貫通孔５１ａは、貫通孔５２ａの径よりも大きい径を有すると共に、平面視で貫通孔５２ａと少なくとも一部が重なっている。この工程におけるエッチングは、ウエットエッチングでも良いし、等方性のドライエッチングでも良い。それにより、貫通孔５２ａの径よりも大きい径を有する貫通孔５１ａを形成することができる。
【００３９】
このようにして、第１の層５１及び第２の層５２を含みリリースホールが形成された２層構造の蓋部５０が形成される。次に、蓋部５０等が形成された基板１０上に、プラズマＣＶＤ法等によってニ酸化ケイ素（ＳｉＯ２）等の絶縁膜７２が堆積された後、堆積された絶縁膜７２及び先に形成された絶縁膜２０がＣＭＰ等によって研磨されて、図４（Ｈ）に示すように、基板１０の表面の平坦化が行われる。
【００４０】
その後、図４（Ｉ）に示すように、基板１０の第２の領域Ａ２に、回路素子として、例えば、ＭＯＳ電界効果トランジスターが形成される。即ち、基板１０上に、ゲート絶縁膜を介してゲート電極９３が形成され、ゲート電極９３の両側の基板１０内に、ソース及びドレインとなる不純物拡散領域９１及び９２が形成される。その際に、ゲート絶縁膜及びゲート電極９３の側壁に、絶縁性を有するサイドウォールを形成しても良い。
【００４１】
次に、図４（Ｊ）に示すように、ニ酸化ケイ素（ＳｉＯ２）等の絶縁膜７２が、レジストをマスクとしてドライエッチングされて、蓋部５０の一部が露出する。さらに、第１の層５１の貫通孔５１ａ及び第２の層５２の貫通孔５２ａを通して、キャビティー内の犠牲膜７１が、エッチング液としてフッ酸等を用いたウエットエッチング（リリースエッチング）によって除去される。その結果、図５（Ｋ）に示す構造が得られる。
【００４２】
次に、例えば、真空チャンバー内において、スパッター（高真空成膜法）によってアルミニウム（Ａｌ）等の封止材を蓋部５０上に堆積させ、堆積した封止材が、レジストをマスクとしたドライエッチングによってパターニングされる。それにより、図５（Ｌ）に示すように、第２の層５２上に、少なくとも第２の層５２の貫通孔５２ａを封止する第３の層（封止層）６０が形成される。
【００４３】
次に、図５（Ｍ）に示すように、封止層６０等が形成された基板１０上に、ニ酸化ケイ素（ＳｉＯ２）又はＢＰＳＧ等の層間絶縁膜８１が形成されて平坦化される。また、図５（Ｎ）に示すように、レジストをマスクとしたドライエッチングによって層間絶縁膜８１に開口が形成され、回路素子に電気的に接続されるタングステン（Ｗ）等のコンタクトプラグ１０１が開口に埋め込まれる。さらに、層間絶縁膜８１上に、コンタクトプラグ１０１に電気的に接続されるアルミニウム（Ａｌ）等の配線１０２が形成される。
【００４４】
次に、図５（Ｏ）に示すように、配線１０２等が形成された基板１０上に、ニ酸化ケイ素（ＳｉＯ２）又はＢＰＳＧ等の層間絶縁膜８２が形成されて平坦化される。また、レジストをマスクとしたドライエッチングによって層間絶縁膜８２に開口が形成され、配線１０２に電気的に接続されるタングステン（Ｗ）等のコンタクトプラグ１０３が開口に埋め込まれる。さらに、層間絶縁膜８２上に、コンタクトプラグ１０３に電気的に接続されるアルミニウム（Ａｌ）等の配線１０４が形成される。
【００４５】
本実施形態によれば、機能素子が配置される空洞を覆う蓋部５０を少なくとも第１の層５１及び第２の層５２の２層構造として、第２の層５２に微細な貫通孔５２ａを形成した後に、第１の層５１にそれよりも大きい径を有する貫通孔５１ａを形成することにより、封止層６０を薄くして、蓋部５０の強度を維持しながら電子装置を小型化することができる。
【００４６】
＜発振器＞
次に、本発明の各実施形態に係る電子装置を用いた発振器について説明する。
図６は、本発明の一実施形態に係る発振器の構成例を示す回路図である。図６に示すように、本発明の一実施形態に係る発振器１１０は、本発明の一実施形態に係る電子装置に形成された機能素子としてのレゾネーター４０に加えて、ＰチャネルＭＯＳトランジスターＱＰ１と、ＮチャネルＭＯＳトランジスターＱＮ１と、帰還抵抗Ｒ１と、キャパシターＣ１及びＣ２とを含んでいる。トランジスターＱＮ１及びＱＰ１、帰還抵抗Ｒ１、又は、キャパシターＣ１及びＣ２は、本発明の一実施形態に係る電子装置に設けられても良いし、電子装置の外部に設けられても良い。
【００４７】
トランジスターＱＰ１のソースには高電位側の電源電位ＶＤＤが供給され、トランジスターＱＮ１のソースには低電位側の電源電位ＶＳＳが供給されて、トランジスターＱＰ１及びＱＮ１は、インバーターを構成している。トランジスターＱＰ１及びＱＮ１のゲートは、インバーターの入力端子に相当し、トランジスターＱＰ１及びＱＮ１のドレインは、インバーターの出力端子に相当する。
【００４８】
キャパシターＣ１は、インバーターの入力端子と電源電位ＶＳＳの配線との間に接続され、キャパシターＣ２は、インバーターの出力端子と電源電位ＶＳＳの配線との間に接続されている。レゾネーター４０及び帰還抵抗Ｒ１は、インバーターの入力端子と出力端子との間に並列に接続されている。
【００４９】
インバーターは反転増幅動作を行い、出力端子から出力される信号が、レゾネーター４０及び帰還抵抗Ｒ１を介して入力端子にフィードバックされる。その際に、レゾネーター４０は、インバーターによって印加される交流電圧によって振動する。その振動は固有の共振周波数において大きく励起されて、レゾネーター４０が、負性抵抗として動作する。その結果、発振器１１０は、主にレゾネーター４０の共振周波数によって決定される発振周波数で発振する。
【００５０】
本実施形態によれば、機能素子が配置される空洞を覆う蓋部の強度を維持しながら小型化された電子装置を用いて、小型化された発振器を提供することができる。特に、発振器を構成するトランジスターや抵抗等を電子装置に設けることにより、発振器をさらに小型化すると共に、安定した発振動作を行わせることができる。
【００５１】
＜電子機器＞
次に、本発明の一実施形態に係る電子装置を用いた電子機器について説明する。
図７は、本発明の一実施形態に係る電子機器の第１の構成例を示すブロック図である。図７に示すように、この電子機器は、本発明の一実施形態に係る電子装置を用いた発振器１１０を含み、さらに、ＣＰＵ１２０と、操作部１３０と、ＲＯＭ（リードオンリー・メモリー）１４０と、ＲＡＭ（ランダムアクセス・メモリー）１５０と、通信部１６０と、表示部１７０と、音声出力部１８０とを含んでも良い。なお、図７に示す構成要素の一部を省略又は変更しても良いし、あるいは、図７に示す構成要素に他の構成要素を付加しても良い。
【００５２】
発振器１１０は、機能素子としてレゾネーターが形成された電子装置を含んでおり、主にレゾネーターの共振周波数によって決定される発振周波数で発振することにより、クロック信号を生成する。発振器１１０によって生成されるクロック信号は、ＣＰＵ１２０等を介して、電子機器の各部に供給される。
【００５３】
ＣＰＵ１２０は、発振器１１０から供給されるクロック信号に同期して動作し、ＲＯＭ１４０等に記憶されているプログラムに従って、各種の信号処理や制御処理を行う。例えば、ＣＰＵ１２０は、操作部１３０から供給される操作信号に応じて各種のデータ処理を行ったり、外部との間でデータ通信を行うために通信部１６０を制御する。あるいは、ＣＰＵ１２０は、表示部１７０に各種の画像を表示させるための画像信号を生成したり、音声出力部１８０に各種の音声を出力させるための音声信号を生成する。
【００５４】
操作部１３０は、例えば、操作キーやボタンスイッチ等を含む入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ１２０に出力する。ＲＯＭ１４０は、ＣＰＵ１２０が各種の演算処理や制御処理を行うためのプログラムやデータ等を記憶している。また、ＲＡＭ１５０は、ＣＰＵ１２０の作業領域として用いられ、ＲＯＭ１４０から読み出されたプログラムやデータ、操作部１３０を用いて入力されたデータ、又は、ＣＰＵ１２０がプログラムに従って実行した演算結果等を一時的に記憶する。
【００５５】
通信部１６０は、例えば、アナログ回路及びデジタル回路で構成され、ＣＰＵ１２０と外部装置との間のデータ通信を行う。表示部１７０は、例えば、ＬＣＤ（液晶表示装置）等を含み、ＣＰＵ１２０から供給される表示信号に基づいて各種の情報を表示する。また、音声出力部１８０は、例えば、スピーカー等を含み、ＣＰＵ１２０から供給される音声信号に基づいて音声を出力する。
【００５６】
上記の電子機器としては、例えば、携帯電話機等の移動端末、スマートカード、電卓、電子辞書、電子ゲーム機器、デジタルスチルカメラ、デジタルムービー、テレビ、テレビ電話、防犯用テレビモニター、ヘッドマウント・ディスプレイ、パーソナルコンピューター、プリンター、ネットワーク機器、カーナビゲーション装置、測定機器、及び、医療機器（例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、及び、電子内視鏡）等が該当する。
【００５７】
図８は、本発明の一実施形態に係る電子機器の第２の構成例を示すブロック図である。この例においては、時計及びタイマーについて説明する。本発明の一実施形態に係る時計は、本発明の一実施形態に係る電子装置を用いた発振器１１０と、分周器１１１と、操作部１３０と、表示部１７０と、音声出力部１８０と、計時部１９０とを含んでいる。また、本発明の一実施形態に係るタイマーは、音声出力部１８０の替りに制御部２００を含んでいる。
【００５８】
分周器１１１は、例えば、複数のフリップフロップ等で構成され、発振器１１０から供給されるクロック信号を分周して、計時用の分周クロック信号を生成する。計時部１９０は、例えば、カウンター等で構成され、分周器１１１から供給される分周クロック信号に基づいて計時動作を行って、現在時刻やアラーム時刻を表す表示信号やアラームを発生するためのアラーム信号を生成する。
【００５９】
操作部１３０は、計時部１９０に現在時刻やアラーム時刻を設定するために用いられる。表示部１７０は、計時部１９０から供給される表示信号に従って、現在時刻やアラーム時刻を表示する。音声出力部１８０は、計時部１９０から供給されるアラーム信号に従って、アラーム音を発生する。
【００６０】
タイマーの場合には、アラーム機能の替りにタイマー機能が設けられる。即ち、計時部１９０は、現在時刻が設定時刻に一致したことを表すタイマー信号を生成する。制御部２００は、計時部１９０から供給されるタイマー信号に従って、タイマーに接続されている機器をオン又はオフさせる。
【００６１】
本実施形態によれば、機能素子が配置される空洞を覆う蓋部の強度を維持しながら小型化された電子装置を用いることにより、クロック信号を生成する発振器が小型化された電子機器を提供することができる。
【００６２】
＜移動体＞
次に、本発明の一実施形態に係る電子装置を用いた移動体について説明する。移動体としては、例えば、自動車、自走式ロボット、自走式搬送機器、列車、船舶、飛行機、又は、人工衛星等が該当する。
【００６３】
図９は、本発明の一実施形態に係る移動体の構成例を示すブロック図である。図９に示すように、この移動体は、本発明の一実施形態に係る電子装置を用いた発振器１１０を含み、さらに、電子制御式燃料噴射装置２１０、電子制御式ＡＢＳ装置２２０、又は、電子制御式一定速度走行装置２３０等の各種の電子制御式装置を搭載しても良い。なお、図９に示す構成要素の一部を省略又は変更しても良いし、あるいは、図９に示す構成要素に他の構成要素を付加しても良い。
【００６４】
発振器１１０は、機能素子としてレゾネーターが形成された電子装置を含んでおり、主にレゾネーターの共振周波数によって決定される発振周波数で発振することにより、クロック信号を生成する。発振器１１０によって生成されるクロック信号は、電子制御式燃料噴射装置２１０、電子制御式ＡＢＳ装置２２０、又は、電子制御式一定速度走行装置２３０等に供給される。
【００６５】
電子制御式燃料噴射装置２１０は、発振器１１０から供給されるクロック信号に同期して動作し、ガソリンエンジン等の予混合燃焼機関において、所定のタイミングで液体の燃料を吸入空気に霧状に噴射する。電子制御式ＡＢＳ（アンチロック・ブレーキ・システム）装置２２０は、発振器１１０から供給されるクロック信号に同期して動作し、ブレーキをかけるように操作が行われた際に、ブレーキを徐々に強力に駆動して、移動体が滑り始めたらブレーキを一旦緩めてから再び駆動することを繰り返す。電子制御式一定速度走行装置２３０は、発振器１１０から供給されるクロック信号に同期して動作し、移動体の速度を監視しながら、移動体の速度が一定となるようにアクセル又はブレーキ等を制御する。
【００６６】
本実施形態によれば、機能素子が配置される空洞を覆う蓋部の強度を維持しながら小型化された電子装置を用いることにより、クロック信号を生成する発振器が小型化された移動体を提供することができる。
【００６７】
上記の実施形態においては、キャビティーが半導体基板のトレンチ内に形成される電子装置について説明したが、本発明は、以上説明した実施形態に限定されるものではない。例えば、本発明は、キャビティーが基板上に形成される電子装置においても利用可能であり、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
【００６８】
なお、本願において、特定のＡ（以下「Ａ」という）の上（又は下）に特定のＢ（以下「Ｂ」という）を形成する（Ｂが形成される）というとき、Ａの上（又は下）に直接Ｂを形成する（Ｂが形成される）場合に限定されない。Ａの上（又は下）に本発明の作用効果を阻害しない範囲で、他のものを介してＢを形成する（Ｂが形成される）場合も含まれる。
【００６９】
また、上（又は下）との表現による構成は、必ずしも一方向に限定されるものではなく、例えばＡの上（又は下）にＢを形成する（Ｂが形成される）というとき、半導体装置が天地逆転して使用される際には、Ａの下（又は上）にＢを形成する（Ｂが形成される）という場合も含まれる。
【符号の説明】
【００７０】
１０…基板、１０ａ…トレンチ、２０…絶縁膜、３０…側壁、４０…レゾネーター、４１…下部電極、４２…上部電極、５０…蓋部、５１…第１の層、５１ａ…貫通孔、５２…第２の層、５２ａ…貫通孔、５３…レジスト、６０…封止層、７０、７２…絶縁膜、７１…犠牲膜、８１、８２…層間絶縁膜、９１、９２…不純物拡散領域、９３…ゲート電極、１０１、１０３…コンタクトプラグ、１０２、１０４…配線、Ａ１…第１の領域、Ａ２…第２の領域、１１０…発振器、１１１…分周器、１２０…ＣＰＵ、１３０…操作部、１４０…ＲＯＭ、１５０…ＲＡＭ、１６０…通信部、１７０…表示部、１８０…音声出力部、１９０…計時部、２００…制御部、２１０…電子制御式燃料噴射装置、２２０…電子制御式ＡＢＳ装置、２３０…電子制御式一定速度走行装置、ＱＰ１…ＰチャネルＭＯＳトランジスター、ＱＮ１…ＮチャネルＭＯＳトランジスター、Ｒ１…帰還抵抗、Ｃ１、Ｃ２…キャパシター。
【図１】
2017033985.tif 000003
【図２】
2017033985.tif 000004
【図３】
2017033985.tif 000005
【図４】
2017033985.tif 000006
【図５】
2017033985.tif 000007
【図６】
2017033985.tif 000008
【図７】
2017033985.tif 000009
【図８】
2017033985.tif 000010
【図９】
2017033985.tif 000011