(57)【要約】      （修正有）【課題】高多層の構造や大きいサイズの基板においても、収率を確保し、リードタイムが長くならず、また、多層のビア構造、精密な整合度及び優れた電気特性が得られるプリント回路基板を提供する。【解決手段】貫通ホールが形成されたコア部材１５５と、貫通ホールに配置されたサブ回路基板１００と、コア部材及びサブ回路基板の両面に積層された第１絶縁層１８０と、貫通ホールの内壁１５５ａとサブ回路基板との間に充填された絶縁材１８５と、を含む。【選択図】図１
2017123459.tif 000002
【特許請求の範囲】
【請求項１】
貫通ホールが形成されたコア部材と、
前記貫通ホールに配置されたサブ回路基板と、
前記コア部材及び前記サブ回路基板の両面に積層された第１絶縁層と、
前記貫通ホールの内壁と前記サブ回路基板との間に充填された絶縁材と、
を含むプリント回路基板。
【請求項２】
前記コア部材を貫通するビアをさらに含む請求項１に記載のプリント回路基板。
【請求項３】
前記サブ回路基板は、少なくとも一層の回路層と第２絶縁層とを含む請求項１または請求項２に記載のプリント回路基板。
【請求項４】
前記絶縁材は、前記第２絶縁層とは異なる材質からなる請求項３に記載のプリント回路基板。
【請求項５】
前記絶縁材は、前記第１絶縁層の絶縁物質の一部が充填されて形成された請求項４に記載のプリント回路基板。
【請求項６】
前記第１絶縁層は、繊維補強材をさらに含む請求項１から請求項５のいずれか１項に記載のプリント回路基板。
【請求項７】
前記サブ回路基板は、コアレス構造を有する請求項１から請求項６のいずれか１項に記載のプリント回路基板。
【請求項８】
前記サブ回路基板は、繊維補強材を備えた補強層をさらに含む請求項１から請求項７のいずれか１項に記載のプリント回路基板。
【請求項９】
前記サブ回路基板は、高密度回路を備え、
前記コア部材及び／または前記第１絶縁層に形成され、前記高密度回路よりも密度の低い低密度回路をさらに含む請求項１から請求項８のいずれか１項に記載のプリント回路基板。
【請求項１０】
前記高密度回路は、互いに対称に積層されたスタックビア（ｓｔａｃｋ  ｖｉａ）を含む請求項９に記載のプリント回路基板。
【請求項１１】
前記低密度回路と前記高密度回路とを接続させるビアまたはソルダーバンプをさらに含む請求項９または請求項１０に記載のプリント回路基板。
【請求項１２】
前記高密度回路における回路層の間隔は、前記低密度回路における回路層の間隔よりも狭い請求項９から請求項１１のいずれか１項に記載のプリント回路基板。
【請求項１３】
前記高密度回路の幅は、前記低密度回路の幅よりも狭い請求項９から請求項１２のいずれか１項に記載のプリント回路基板。
【請求項１４】
前記高密度回路に接続され、前記第１絶縁層に埋め込まれる電子素子をさらに含む請求項９から請求項１３のいずれか１項に記載のプリント回路基板。
【請求項１５】
前記第１絶縁層に形成された接続パッドと、前記高密度回路を前記接続パッドに接続させる回路パターンを備えた外層回路とをさらに含む請求項９から請求項１４のいずれか１項に記載のプリント回路基板。
【請求項１６】
前記コア部材及び前記サブ回路基板に積層される多層の低密度回路層をさらに含む請求項９から請求項１５のいずれか１項に記載のプリント回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント回路基板に関する。
【背景技術】
【０００２】
近年、コンピューター産業の発達に伴って、より高性能を有し、より低コストで生産できる集積回路（ダイ、ｄｉｅ）に関する技術が発達している。これにより、ダイが実装される様々なプリント回路基板に関する技術も開発されている。
特に、サーバに使用されている基板は、高多層の構造や大きいサイズのために、収率を確保しにくく、長いリードタイムが必要となる。また、サーバ基板は、多層のビア構造、精密な整合度及び優れた電気特性が要求されるという困難性があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】アメリカ登録公告第８７５４５１４号公報
【発明の概要】
【課題を解決するための手段】
【０００４】
本発明の一側面によれば、貫通ホールが形成されたコア部材と、貫通ホールに配置されたサブ回路基板と、コア部材及びサブ回路基板の両面に積層された第１絶縁層と、貫通ホールの内壁とサブ回路基板との間に充填された絶縁材と、を含むプリント回路基板が提供される。
【図面の簡単な説明】
【０００５】
【図１】本発明の第１実施例に係るプリント回路基板を示す図である。
【図２】本発明に係るプリント回路基板の高密度回路におけるビア構造を例示する図である。
【図３】本発明の第１実施例に係るプリント回路基板の製造方法の一工程を示す図である。
【図４】図３に示す工程の次の工程を示す図である。
【図５】図４に示す工程の次の工程を示す図である。
【図６】図５に示す工程の次の工程を示す図である。
【図７】図６に示す工程の次の工程を示す図である。
【図８】図７に示す工程の次の工程を示す図である。
【図９】図８に示す工程の次の工程を示す図である。
【図１０】図９に示す工程の次の工程を示す図である。
【図１１】図１０に示す工程の次の工程を示す図である。
【図１２】図１１に示す工程の次の工程を示す図である。
【図１３】図１２に示す工程の次の工程を示す図である。
【図１４】図１３に示す工程の次の工程を示す図である。
【図１５】本発明の第２実施例に係るプリント回路基板を示す図である。
【図１６】本発明の第３実施例に係るプリント回路基板を示す図である。
【図１７】本発明の第３実施例に係るプリント回路基板の製造方法の一工程を示す図である。
【図１８】図１７に示す工程の次の工程を示す図である。
【図１９】図１８に示す工程の次の工程を示す図である。
【図２０】図１９に示す工程の次の工程を示す図である。
【図２１】図２０に示す工程の次の工程を示す図である。
【図２２】図２１に示す工程の次の工程を示す図である。
【図２３】図２２に示す工程の次の工程を示す図である。
【図２４】図２３に示す工程の次の工程を示す図である。
【図２５】図２４に示す工程の次の工程を示す図である。
【発明を実施するための形態】
【０００６】
本発明に係るプリント回路基板の実施例を添付図面に基づいて詳細に説明し、添付図面に基づいて説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。
また、本明細書において、「第１」、「第」２などの用語は、同一または相応する構成要素を区別するための識別記号に過ぎず、同一または相応する構成要素が第１、第２などの用語により限定されない。
また、「結合」とは、各構成要素間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
【０００７】
図１は、本発明の第１実施例に係るプリント回路基板を示す図である。図１を参照すると、本発明の一実施例に係るプリント回路基板は、サブ回路基板１００と、コア部材１５５と、第１絶縁層１８０と、絶縁材１８５と、を含む。
【０００８】
サブ回路基板１００は、プリント回路基板に内蔵されるまた一つの回路基板であって、少なくとも一層の回路層と回路層の間を絶縁させる第２絶縁層とを含むことができる。サブ回路基板１００は、プリント回路基板における他の領域では処理しない特定の機能を行うことができる。例えば、サブ回路基板１００は、プリント回路基板に実装されるダイ（ｄｉｅ）１と電気的に接続して電気的信号の伝逹などの機能を行うことができる。
【０００９】
ここで、ダイ１は、集積回路であって、ダイ１と接続するためには、小さな空間に非常に密集した回路が必要となる。つまり、サブ回路基板１００は、微細な回路パターン１２０からなる高密度回路１１０を備えることができる。
【００１０】
サブ回路基板１００において、高密度回路１１０の幅及び回路の間の間隔は、後述する低密度回路１６０の幅及び回路の間の間隔に比べて、狭く形成される。
【００１１】
また、高密度回路１１０は、サブ回路基板１００が内蔵された後に外層に形成される外層回路１６５よりも微細に形成することができる。例えば、高密度回路１１０は、半導体工程等で形成され、低密度回路１６０は、ＳＡＰ工程（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ）、Ｍ−ＳＡＰ工程（Ｍｏｄｉｆｉｅｄ  Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ）またはテンティング（ｔｅｎｔｉｎｇ）工程等の基板工程により形成することができる。または、高密度回路１１０を、基板工程中の相対的に精密なＳＡＰ工程により形成し、低密度回路１６０を、相対的に、より精密でない基板工程であるＭ−ＳＡＰ工程またはテンティング工程などにより形成することができる。
【００１２】
サブ回路基板１００は、コアレス（ｃｏｒｅｌｅｓｓ）構造、すなわち、別の補強部材を中心部に有しない構造であってもよい。例えば、サブ回路基板１００は、中心部に補強部材なしで微細な回路パターン１２０と、これを絶縁させる第２絶縁層を順に積層して形成することができる。このとき、コアレス構造のサブ回路基板１００の歪み（ｗａｒｐａｇｅ）を防止するために、サブ回路基板１００に繊維補強材を備えた補強層を追加することができる。例えば、微細な回路パターン１２０と第２絶縁層とでビルドアップされた回路層にプリプレグ層をさらに積層してもよい。
【００１３】
サブ回路基板１００は、ダイ１と直接接続されるように、一面にパッド１３０が形成され、パッド１３０とダイ１を直接結合することができる。このとき、サブ回路基板１００の一面は、プリント回路基板の外層となることができる。
【００１４】
また、サブ回路基板１００の一面上に付加的に外層が形成され、外層には、ダイ１と高密度回路１１０とを接続させる外層回路１６５を形成することができる。
【００１５】
図１に示すように、外層回路１６５は、ダイ１との接続のためのパッドを含み、高密度回路１１０のパッド１３０と接続することができる。外層回路１６５は、微細な高密度回路１１０が直接ソルダリングされることで、損傷を防止することができる。
【００１６】
一方、外層回路１６５は、高密度回路１１０をファンアウト（ｆａｎ−ｏｕｔ）させるファンアウト回路パターンを含むことができる。具体的に、サブ回路基板１００において稠密に形成された高密度回路１１０は、ファンアウト回路パターンを介して低密度回路基板領域の外層に広く分散させることができる。
【００１７】
ファンアウト回路パターンは、ダイ１の規格に合わせてプリント回路基板の外層に形成されたパッドを含むことができる。これにより、高密度回路１１０は、ダイ１の規格の影響を受けずに自由に設計できるので、高密度回路１１０の設計自由度を高めることができる。
【００１８】
サブ回路基板１００は、高密度回路１１０に接続され、第１絶縁層１８０に埋め込まれる第１電子素子１４０を含むことができる。例えば、サブ回路基板１００の外層に能動素子及び受動素子等の第１電子素子１４０を搭載することができる。図１５に示すように、サブ回路基板１００の上面にキャパシタ等の受動素子を搭載することができる。特に、ダイサイドキャパシタ（ｄｉｅ  ｓｉｄｅ  ｃａｐａｃｉｔｏｒ）等のように、従来のプリント回路基板の外層に搭載される電子素子もサブ回路基板１００に搭載されることで、プリント回路基板に内蔵することができる。
【００１９】
また、サブ回路基板１００は、ダイ１の機能を支援するように、マイクロ電子装置／システムのルーティング及び電力伝達機能を有する第１電子素子１４０を搭載することができる。
【００２０】
サブ回路基板１００において、高密度回路１１０は、互いに対称に積層されたスタックビア（ｓｔａｃｋ  ｖｉａ）１２５ａ、１２５ｂを含むことができる。サブ回路基板１００の歪みを低減するために、高密度回路１１０のビアは、中心部分を基準として両側に対称となるように積層されるビア構造を有することができる。
【００２１】
図２は、本発明に係るプリント回路基板の高密度回路１１０におけるビア構造を例示する図である。
図２を参照すると、初期において幾つかの層を一方に積層し、その後、残りの層を両方に分けて連続して積層し、互いに対称なスタックビアの構造１２５ａ、１２５ｂを形成することができる。
【００２２】
コア部材１５５は、プリント回路基板の中心部層であり、第１絶縁層１８０とともにサブ回路基板１００の歪み（ｗａｒｐａｇｅ）を防止する役割を担う。このため、コア部材１５５は、サブ回路基板１００及び第１絶縁層１８０よりも剛性の高い材質で形成され、コア部材１５５には、貫通ホールが形成されて、サブ回路基板１００を内部に配置することができる。
【００２３】
例えば、コア部材１５５は、絶縁樹脂内にガラス繊維または炭素繊維等の補強部材が含浸された絶縁基板であってもよく、金属材質のメタルコアをコア部材１５５として使用できる等、その材質は様々に変更可能である。
【００２４】
また、コア部材１５５は、貫通するビア１５６をさらに含むことができる。コア部材１５５のビア１５６は、コア部材１５５  の両側を電気的に接続させる。
【００２５】
図１を参照すると、コア部材１５５の上面及び下面に形成された低密度回路１６０は、ビア１５６を介して接続されることができる。
【００２６】
本実施例のように、コア部材１５５にサブ回路基板１００を内蔵する構造を有すると、サブ回路基板１００が内蔵される領域においては、厚いコア構造を削除することができる。これにより、少なくともサブ回路基板１００が内蔵される領域においては、コア部材１５５を貫通して形成されるビア１５６を省略することができる。コア部材１５５を貫通するビア１５６は、加工上の問題のために微細な間隔で形成することに制約がある。このため、コア部材１５５を貫通するビア１５６を省略し、サブ回路基板１００のスタックビアが、コア部材１５５におけるビア１５６としての役割を担うようにすると、ビアの間のピッチを微細化することができる。また、コア構造が削除されることにより、コアの上面／下面の２層の回路層を低減することが可能となる。ビアの間隔を低減し、コアの上面／下面の回路層を低減することにより、回路ルーティング（ｒｏｕｔｉｎｇ）の距離を低減させ、基板全体の層数及びサイズを低減することができる。また、コア部材１５５のビア１５６と、これに接続するビアとをスタックビアで代替することにより、コア部材１５５のビア１５６と、これに接続するビアとのＣＴＥ（熱膨脹係数）差による応力発生の問題を防止することができる。
【００２７】
第１絶縁層１８０は、コア部材１５５及びサブ回路基板１００の両面に積層され、コア部材１５５の貫通ホールに配置されたサブ回路基板１００の両面とコア部材１５５とを結合させることができる。
【００２８】
図１を参照すると、コア部材１５５がプリント回路基板の中心部層として用いられ、コア部材１５５の中心部分に形成された貫通ホールにサブ回路基板１００を配置することができる。そして、第１絶縁層１８０により、コア部材１５５とサブ回路基板１００とを結合することができる。例えば、コア部材１５５は、四角フレームの形状を有し、サブ回路基板１００は、四角フレームの内部に配置されて内蔵される構造とすることができる。そして、両面に積層された第１絶縁層１８０により、コア部材１５５は、内蔵されたサブ回路基板１００を押さえる構造を有し、サブ回路基板１００の歪みを防止することができる。
【００２９】
また、第１絶縁層１８０は、ガラス繊維（Ｇｌａｓｓ  ｃｌｏｔｈ）等の繊維補強材を含むことができる。例えば、第１絶縁層１８０は、プリプレグを積層して形成することができる。ガラス繊維等の繊維補強材が含まれた第１絶縁層１８０は、サブ回路基板１００及びコア部材１５５を一体にすると、サブ回路基板１００の剛性をさらに補強することができる。
【００３０】
絶縁材１８５は、貫通ホールの内壁１５５ａとサブ回路基板１００との間に充填され、サブ回路基板１００の側面をコア部材１５５に結合することができる。
【００３１】
図１を参照すると、コア部材１５５の貫通ホールにサブ回路基板１００が配置され、貫通ホールの内壁１５５ａとサブ回路基板１００との間にはギャップが形成される。絶縁材１８５は、このギャップを充填するとともにコア部材１５５とサブ回路基板１００とを結合することができる。これにより，絶縁材１８５は、コア部材１５５がサブ回路基板１００の側面を押さえる構造を有することになり、サブ回路基板１００の歪みを防止することができる。
【００３２】
絶縁材１８５は、サブ回路基板１００の第２絶縁層１０５とは異なる材質からなることができる。例えば、第１絶縁層１８０の絶縁物質の一部が充填されて形成されてもよい。このとき、第１絶縁層１８０が繊維補強材を含む場合は，絶縁材１８５も同じく繊維補強材を含むことができる。また、第１絶縁層１８０を積層する前に、貫通ホールの内壁１５５ａとサブ回路基板１００との間に、別の物質を充填して絶縁材１８５を形成することも可能である。
【００３３】
コア部材１５５及び第１絶縁層１８０で構成された領域には、高密度回路１１０に比べて密度の低い低密度回路１６０を形成することができる。プリント回路基板において、特別な用途のために高密度回路１１０を必要とする部分以外の他の部分には高密度回路を構成する必要は少ない。よって、当該他の部分には、収率が高く、コストの低い低密度回路を形成することが好ましい。
【００３４】
例えば、コア部材１５５または第１絶縁層１８０のうちの少なくともいずれか１つには、内部または外部に低密度回路１６０を形成することができる。これにより、コア部材１５５、第１絶縁層１８０及び低密度回路１６０は、一体で低密度回路基板領域を形成することができ、全体的には、低密度回路基板領域が高密度回路１１０を備えたサブ回路基板１００を内蔵する構造を有することができる。
【００３５】
サブ回路基板１００は、低密度回路基板領域に比べて高密度の回路層を有するため、層間隔が低密度回路基板領域における層間隔よりも狭く形成される。例えば、低密度回路基板領域のうちの１つの絶縁層に、複数層のサブ回路基板１００を内蔵することができる。内蔵されたサブ回路基板１００は、低密度回路基板領域の外層により覆われることができる。
【００３６】
また、低密度回路基板領域は、サーバ基板のフォームファクタ（ｆｏｒｍ  ｆａｃｔｏｒ）に合わせて形成することが可能である。フォームファクタとは、サーバ基板等の特定の用途を有する回路基板の大きさ、構成及び物理的な配列のことをいい、ハードウェアを構成する標準となる。本発明のプリント回路基板は、低密度回路基板領域がフォームファクタに対応して形成され、サブ回路基板１００は、自由に形成することができる。例えば、フォームファクタに対応する領域である低密度回路基板領域は、規格に従うレイアウトを有し、フォームファクタの以外の領域であるサブ回路基板１００は、様々なサイズや形態に製作することができる。
【００３７】
一方、低密度回路基板領域には、ダイ１サイドの部品実装空間を確保する。低密度回路基板領域には、ダイ１サイドのキャパシタ（ｄｉｅ  ｓｉｄｅ  ｃａｐａｃｉｔｏｒ）等の、サーバ基板の外層に搭載される第２電子素子１９０を搭載することができる。また、低密度回路基板領域には、グラウンド（ＧＮＤ）が形成されてもよく、グラウンドは、ビアを介してサブ回路基板１００に接続することができる。
【００３８】
低密度回路基板領域は、低密度回路１６０とサブ回路基板１００の高密度回路１１０とを接続させるビア１７０またはソルダーバンプをさらに含むことができる。低密度回路基板領域の低密度回路１６０は、サブ回路基板１００側を向いたパッド及びこれに接続する回路パターンを備えることができる。図１を参照すると、ビア１７０を介して、低密度回路１６０と高密度回路１１０とは、上下に直接接続されることができる。これにより、信号を伝達する回路のルーティング距離が低減し、電気的信頼性を高めることができる。
【００３９】
図３から図１４は、本発明の第１実施例に係るプリント回路基板の製造方法を示す図である。本発明の第１実施例に係るプリント回路基板の製造方法では、コア部材１５５を備えた低密度回路基板領域にサブ回路基板１００を結合させて内蔵する方法が例示される。
【００４０】
図３から図５を参照すると、金属層１６０ａが形成されたコア部材１５５を準備し、コア部材１５５を貫通するビア１５６を含む低密度回路１６０の一部を形成することができる。このとき、サブ回路基板１００が収容される部分の金属層１６０ａを予め除去してもよい。
【００４１】
図６を参照すると、コア部材１５５を加工して貫通ホールＣを形成することができる。
【００４２】
図７を参照すると、高密度回路１１０が備えられたサブ回路基板１００を準備し、サブ回路基板１００を貫通ホールＣの内部に配置することができる。サブ回路基板１００を固定するために、コア部材１５５の一面には接着テープ１５５ｂが付着されてもよい。
【００４３】
図８を参照すると、コア部材１５５の他面に第１絶縁層１８０積層し、絶縁材１８５を充填してサブ回路基板１００を内蔵（ｅｎｃａｐｓｕｌａｔｉｏｎ）することができる。第１絶縁層１８０の絶縁物質の一部が、貫通ホールの内壁１５５ａとサブ回路基板１００との間のギャップに充填されて絶縁材１８５が形成されることもできる。このとき、第１絶縁層１８０は、ガラス繊維等の繊維補強材を含むことができる。
【００４４】
図９を参照すると、コア部材１５５の一面から接着テープ１５５ｂを除去し、コア部材１５５の一面にも第１絶縁層１８０を積層することができる。これにより、サブ回路基板１００の両面は、第１絶縁層１８０によりコア部材１５５と強く結合され、歪みを防止することができる。
【００４５】
図１０及び図１１を参照すると、サブ回路基板１００の一面と接続する外層回路１６５を形成することができる。また、サブ回路基板１００の他面には、ビア１７０及びビア１７０と接続する低密度回路１６０を形成することができる。図１２を参照すると、プリント回路基板の外層にソルダーレジスト層をさらに形成することができる。
【００４６】
図１３を参照すると、ソルダーレジスト層のオープニングを介してプリント回路基板の一面に露出した外層回路１６５にソルダーバンプを形成することができ、他面には第２電子素子１９０を実装することができる。
【００４７】
図１４を参照すると、プリント回路基板の一面にダイ１を実装し、ソルダーバンプにより外層回路１６５に接続されることができる。
【００４８】
図１６は、本発明の第３実施例に係るプリント回路基板を示す図である。
図１６を参照すると、本発明の第３実施例に係るプリント回路基板は、サブ回路基板１００の他面に積層される多層の低密度回路層２００ａをさらに含む構造を有する。つまり、上述した第１実施例に係るプリント回路基板を上部基板とし、多層の低密度回路層２００ａを下部基板として加えられた構造を有することができる。
【００４９】
多層の低密度回路層２００ａは、サブ回路基板１００の内蔵された上部基板を支持するように接続される。多層の低密度回路層２００ａの回路は、ビア２２０を介してサブ回路基板１００及び上部基板の低密度回路に接続される。多層の低密度回路層２００ａには、サブ回路基板１００よりも厚い回路及び絶縁層が形成されるので、サブ回路基板１００を内蔵する上部基板よりは高い剛性を有することができる。これにより、多層の低密度回路層２００ａは、サブ回路基板１００及び上部基板の歪みを防止する役割を担うことができる。
【００５０】
図１７から図２５は、本発明の第３実施例に係るプリント回路基板の製造方法を示す図である。本発明の第３実施例に係るプリント回路基板の製造方法は、コア部材１５５と多層の低密度回路層２００ａとが備えられた低密度回路基板２００にサブ回路基板１００を結合させて内蔵する方法を例示する。
【００５１】
図１７及び図１８を参照すると、キャリア５を準備し、キャリア５の両面に接着層６を形成することができる。図１９を参照すると、キャリア５の両面に、貫通ホールＣ及び低密度回路１６０の一部が形成されたコア部材１５５を付着することができる。
【００５２】
図２０を参照すると、高密度回路１１０が備えられたサブ回路基板１００を準備し、サブ回路基板１００を貫通ホールＣの内部に配置することができる。このとき、本実施例におけるサブ回路基板１００は、上述した第１実施例のサブ回路基板１００が逆になった形態に配置される。つまり、ダイ１と接続されるサブ回路基板１００の一面が、キャリア５を向くように配置される。
【００５３】
図２１を参照すると、コア部材１５５の他面に第１絶縁層１８０を積層し，絶縁材１８５を充填してサブ回路基板１００を内蔵することができる。また、繊維補強材を含む第１絶縁層１８０をサブ回路基板１００及びコア部材１５５に積層して、サブ回路基板１００をコア部材１５５に、より強く結合させることができる。
【００５４】
図２２を参照すると、キャリア５の両面に形成された２つの上部基板のそれぞれに、多層の低密度回路層２００ａをさらに形成することができる。このとき、サブ回路基板１００の他面には、低密度回路層２００ａに接続されるビア２２０を形成することができる。また、歪みを防止するために、多層の低密度回路層２００ａに繊維補強材が含まれた絶縁層を適用することができる。
【００５５】
図２３及び図２４を参照すると、キャリア５を分離した後に、サブ回路基板１００の一面に接続する外層回路２３０を形成することができる。また、プリント回路基板の外層にソルダーレジスト層をさらに形成することができる。
【００５６】
図２５を参照すると、ソルダーレジスト層のオープニングを介してプリント回路基板の一面に露出した外層回路にダイ１を実装することができ、他面には第２電子素子１９０を実装することができる。
【００５７】
以上のように、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載された本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加などにより本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
【符号の説明】
【００５８】
１          ダイ
５          キャリア
１００      サブ回路基板
１１０      高密度回路
１４０      第１電子素子
１５５      コア部材
１６０      低密度回路
１６５、２３０      外層回路
１８０      第１絶縁層
１８５      絶縁材
１９０      第２電子素子
【図１】
2017123459.tif 000003
【図２】
2017123459.tif 000004
【図３】
2017123459.tif 000005
【図４】
2017123459.tif 000006
【図５】
2017123459.tif 000007
【図６】
2017123459.tif 000008
【図７】
2017123459.tif 000009
【図８】
2017123459.tif 000010
【図９】
2017123459.tif 000011
【図１０】
2017123459.tif 000012
【図１１】
2017123459.tif 000013
【図１２】
2017123459.tif 000014
【図１３】
2017123459.tif 000015
【図１４】
2017123459.tif 000016
【図１５】
2017123459.tif 000017
【図１６】
2017123459.tif 000018
【図１７】
2017123459.tif 000019
【図１８】
2017123459.tif 000020
【図１９】
2017123459.tif 000021
【図２０】
2017123459.tif 000022
【図２１】
2017123459.tif 000023
【図２２】
2017123459.tif 000024
【図２３】
2017123459.tif 000025
【図２４】
2017123459.tif 000026
【図２５】
2017123459.tif 000027