(57)【要約】【課題】複数の材料を有する半導体基板のダイシング歩留りの向上を可能にする半導体装置の製造方法を提供する。【解決手段】実施形態の半導体装置の製造方法は、第１の面と第２の面を有する基板の第１の面上に設けられた窒化物半導体層に、基板が露出するようエッチングにより部分的に第１の溝を形成し、第１の溝内に露出した基板に、基板の一部が残存するよう第２の溝を形成し、基板を第２の面側から第２の溝が露出しないよう除去して、基板を薄くし、基板の第２の面側に金属膜を形成し、第２の溝が形成された箇所の金属膜を除去し、第２の溝が形成された箇所の基板に、第２の面側から第２の溝が露出するよう第３の溝を形成する。【選択図】図８
2017054861.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と第２の面を有する基板の前記第１の面上に設けられた窒化物半導体層に、前記基板が露出するようエッチングにより部分的に第１の溝を形成し、
前記第１の溝内に露出した前記基板に、前記基板の一部が残存するよう第２の溝を形成し、
前記基板を前記第２の面側から前記第２の溝が露出しないよう除去して、前記基板を薄くし、
前記基板の第２の面側に金属膜を形成し、
前記第２の溝が形成された箇所の前記金属膜を除去し、
前記第２の溝が形成された箇所の前記基板に、前記第２の面側から前記第２の溝が露出するよう第３の溝を形成する半導体装置の製造方法。
【請求項２】
前記基板を薄くする前に、前記窒化物半導体層の上に支持部材を貼り合わせる請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２の溝をブレードダイシングにより形成する請求項１又は請求項２記載の半導体装置の製造方法。
【請求項４】
前記第２の溝をドライエッチングにより形成する請求項１又は請求項２記載の半導体装置の製造方法。
【請求項５】
前記第３の溝をブレードダイシングにより形成する請求項１乃至請求項４いずれか一項記載の半導体装置の製造方法。
【請求項６】
前記金属膜の除去と前記第３の溝の形成を同時にブレードダイシングにより行う請求項１乃至請求項５いずれか一項記載の半導体装置の製造方法。
【請求項７】
前記第３の溝の幅が前記第２の溝の幅よりも広い請求項１乃至請求項６いずれか一項記載の半導体装置の製造方法。
【請求項８】
前記基板を薄くする際に、前記第２の溝が形成された箇所の前記基板の膜厚を２０μｍ以上５０μｍ以下とする請求項１乃至請求項７いずれか一項記載の半導体装置の製造方法。
【請求項９】
前記基板がシリコン基板である請求項１乃至請求項８いずれか一項記載の半導体装置の製造方法。
【請求項１０】
前記窒化物半導体層がＧａＮ系半導体層である請求項１乃至請求項９いずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
に関する。
【背景技術】
【０００２】
ウェハ等の半導体基板上に形成された複数の半導体素子は、半導体基板に設けられたダイシング領域に沿ってダイシングすることによって、複数の半導体チップに分割される。半導体基板が、例えば、ＧａＮ系半導体層／シリコン基板／金属膜のように異なる複数の材料で構成される複合基板の場合がある。複合基板をダイシングする際、それぞれの材料の物性が異なるため、基板のチッピングや割れ等が生じやすい。したがって、半導体装置のダイシング歩留りを向上させることが困難である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１５６２５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、複数の材料を有する半導体基板のダイシング歩留りの向上を可能にする半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置の製造方法は、第１の面と第２の面を有する基板の前記第１の面上に設けられた窒化物半導体層に、前記基板が露出するようエッチングにより部分的に第１の溝を形成し、前記第１の溝内に露出した前記基板に、前記基板の一部が残存するよう第２の溝を形成し、前記基板を前記第２の面側から前記第２の溝が露出しないよう除去して、前記基板を薄くし、前記基板の第２の面側に金属膜を形成し、前記第２の溝が形成された箇所の前記金属膜を除去し、前記第２の溝が形成された箇所の前記基板に、前記第２の面側から前記第２の溝が露出するよう第３の溝を形成する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態の半導体装置の製造方法を示す模式工程断面図。
【図２】第１の実施形態の半導体装置の製造方法を示す模式工程断面図。
【図３】第１の実施形態の半導体装置の製造方法を示す模式工程断面図。
【図４】第１の実施形態の半導体装置の製造方法を示す模式工程断面図。
【図５】第１の実施形態の半導体装置の製造方法を示す模式工程断面図。
【図６】第１の実施形態の半導体装置の製造方法を示す模式工程断面図。
【図７】第１の実施形態の半導体装置の製造方法を示す模式工程断面図。
【図８】第１の実施形態の半導体装置の製造方法を示す模式工程断面図。
【図９】第１の実施形態の半導体装置の製造方法を示す模式工程断面図。
【図１０】第１の実施形態の半導体装置の製造方法を示す模式工程断面図。
【図１１】第１の実施形態の半導体装置の製造方法の作用・効果の説明図。
【図１２】第２の実施形態の半導体装置の製造方法を示す模式工程断面図。
【図１３】第２の実施形態の半導体装置の製造方法を示す模式工程断面図。
【図１４】第２の実施形態の半導体装置の製造方法を示す模式工程断面図。
【図１５】第２の実施形態の半導体装置の製造方法を示す模式工程断面図。
【図１６】第２の実施形態の半導体装置の製造方法を示す模式工程断面図。
【図１７】第２の実施形態の半導体装置の製造方法を示す模式工程断面図。
【図１８】第２の実施形態の半導体装置の製造方法を示す模式工程断面図。
【図１９】第２の実施形態の半導体装置の製造方法を示す模式工程断面図。
【発明を実施するための形態】
【０００７】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【０００８】
また、本明細書中、「ＧａＮ系半導体」とは、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、および、それらの中間組成を備える半導体の総称である。
【０００９】
（第１の実施形態）
本実施形態の半導体装置の製造方法は、第１の面と第２の面を有する基板の第１の面上に設けられた窒化物半導体層に、基板が露出するようエッチングにより部分的に第１の溝を形成し、第１の溝内に露出した基板に、基板の一部が残存するよう第２の溝を形成し、基板を第２の面側から第２の溝が露出しないよう除去して、基板を薄くし、基板の第２の面側に金属膜を形成し、第２の溝が形成された箇所の金属膜を除去し、第２の溝が形成された箇所の基板に、第２の面側から第２の溝が露出するよう第３の溝を形成する。
【００１０】
図１−図１０は、本実施形態の半導体装置の製造方法を示す模式工程断面図である。
【００１１】
まず、シリコン基板（基板）１０上にＧａＮ系半導体層（窒化物半導体層）１２が設けられた半導体ウェハを準備する（図１）。シリコン基板１０は、第１の面Ｐ１と第２の面Ｐ２を備える。
【００１２】
シリコン基板１０の膜厚は、例えば、１ｍｍ以上２ｍｍ以下であるＧａＮ系半導体層１２の膜厚は、例えば、５μｍ以上１０μｍ以下である。
【００１３】
ＧａＮ系半導体層１２は、シリコン基板１０の第１の面Ｐ１上に設けられる。ＧａＮ系半導体層１２は、シリコン基板１０上にエピタキシャル成長により形成される。ＧａＮ系半導体層１２は、例えば、ＧａＮ層とＡｌＧａＮ層の積層構造を備えている。
【００１４】
次に、ＧａＮ系半導体層１２上に、複数の半導体素子を形成する。半導体素子は、例えば、ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）である。
【００１５】
例えば、ＧａＮ系半導体層１２の表面に、ＨＥＭＴのソース電極１４、ドレイン電極１６、及び、ゲート電極１８を形成する（図２）。ソース電極１４、ドレイン電極１６、及び、ゲート電極１８上には、例えば、図示しない保護膜を形成する。保護膜は、例えば、シリコン酸化膜である。
【００１６】
次に、ＧａＮ系半導体層１２の表面に部分的に第１の溝２０をエッチングにより形成する（図３）。第１の溝２０は、シリコン基板１０が露出するよう形成する。
【００１７】
第１の溝２０は、半導体ウェハに設けられたダイシング領域に沿って形成する。ここで、ダイシング領域とは、複数の半導体素子をダイシングにより複数の半導体チップに分割するための所定の幅を備える予定領域である。ダイシング領域は、ＧａＮ系半導体層１２の表面側に設けられる。ダイシング領域には、半導体素子のパターンは形成されない。ダイシング領域は、例えば、ＧａＮ系半導体層１２の表面側に、半導体素子を区切るように格子状に設けられる。
【００１８】
第１の溝２０のエッチングは、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により行われる。第１の溝２０のエッチングは、例えば、図示しないレジストをマスクに行われる。第１の溝２０のエッチングは、その他のドライエッチング、あるいは、ウェットエッチングにより行うことも可能である。
【００１９】
次に、第１の溝２０内に露出したシリコン基板１０に、第２の溝２２を形成する（図４）。第２の溝２２は、シリコン基板１０が残存するよう形成される。言い換えれば、第２の溝２２がシリコン基板１０を貫通しないよう形成する。
【００２０】
第２の溝２２は、例えば、ブレードダイシングにより形成する。第２の溝２２は、例えば、スクライビングにより形成しても構わない。
【００２１】
第２の溝２２の幅は、第１の溝２０の幅よりも狭いことが望ましい。これにより、第１の溝２０に対する第２の溝２２の合わせずれが生じて、第２の溝２２が第１の溝２０の端部に重なることが抑制される。第２の溝２２が、第１の溝２０の端部に重なると、ＧａＮ系半導体層１２にチッピングが生じるおそれがある。
【００２２】
次に、ＧａＮ系半導体層１２の上に支持部材２４を貼り合わせる（図５）。支持部材２４は、例えば、接着層２６を用いてＧａＮ系半導体層１２に接着される。
【００２３】
支持部材２４は、ウェハを薄く削った際に、ウェハを補強する機能を備える。支持部材２４は、例えば、ガラス基板である。
【００２４】
次に、シリコン基板１０を、シリコン基板１０の第２の面Ｐ２側から除去し薄くする（図６）。シリコン基板１０は、第２の溝２２が露出しないように除去する。シリコン基板１０の厚さを、例えば、１００μｍ以上２００μｍ以下まで薄くする。
【００２５】
シリコン基板１０の除去は、いわゆる、バックグラインディングである。シリコン基板１０の除去は、例えば、ダイヤモンドホイールを用いた研削により行う。
【００２６】
次に、シリコン基板１０の第２の面Ｐ２側に金属膜２８を形成する（図７）。金属膜２８は、例えば、スパッタにより形成する。
【００２７】
金属膜２８は、例えば、半導体チップの放熱性を向上させる機能を備える。また、例えば、半導体チップの実装の際に、半導体チップと金属ベッドとの接続するための反応層の機能を備える。金属膜２８は、例えば、裏面電極として機能する。
【００２８】
金属膜２８は、例えば、ニッケル（Ｎｉ）を含む膜である。金属膜２８は、異種の金属の積層膜であっても構わない。
【００２９】
次に、第２の溝２２が形成された箇所の金属膜２８を除去する。次に、第２の溝２２が形成された箇所のシリコン基板１０に、第３の溝３０を形成する。第３の溝３０の形成は、シリコン基板１０の第２の面Ｐ２側から第２の溝２２が露出するように形成する（図８）。
【００３０】
金属膜２８の除去と、第３の溝３０の形成は、同一の処理で同時に行われても構わない。金属膜２８の除去と、第３の溝３０の形成は、例えば、ブレードダイシングにより同時に行う。
【００３１】
金属膜２８の除去と、第３の溝３０の形成は、独立に行われてもかまわない。例えば、金属膜２８をエッチング等により除去した後、第３の溝３０の形成を、ダイシングやブレーキングにより行うことも可能である。
【００３２】
第３の溝３０の幅が第２の溝２２の幅よりも広いことが望ましい。合わせずれが生じても、第３の溝３０が第２の溝２２と重なることが保証される。また、後述するようにダイシング後の半導体チップの側面に庇（凸部）を形成することが可能となる。
【００３３】
次に、シリコン基板１０の第２の面Ｐ２側に樹脂シート３２を貼りつける（図９）。樹脂シート３２は、例えば、ダイシングテープである。樹脂シート３２は、例えば、ハンドリングのために金属のフレームに固定されている。樹脂シート３２は、金属膜２８に接着される。
【００３４】
次に、ウェハから支持部材２４を剥離する（図１０）。その後、金属膜２８から樹脂シート２２を剥離することにより、分割された複数の半導体チップ（半導体装置）が得られる。
【００３５】
以下、本実施形態の半導体装置の製造方法の作用及び効果について説明する。
【００３６】
半導体ウェハをダイシングする場合、半導体ウェハが、本実施形態のように、ＧａＮ系半導体層／シリコン基板／金属膜のように異なる複数の材料で構成される複合基板である場合がある。複合基板のダイシングは、それぞれの材料の物性が異なるため、歩留りを向上させることが困難である。
【００３７】
例えば、ＧａＮ系半導体はシリコンに比べて硬くて脆い。また、例えば、金属膜はシリコンに比べ軟らかく延性がある。このため、全ての材料を同一条件で同時にダイシングすると、例えば、半導体ウェハのチッピングや割れが生じやすく、歩留りが低下する。また、例えば、金属膜のバリが発生し、歩留りが低下する。
【００３８】
また、半導体ウェハのダイシング前に、半導体チップの低背化（ロープロファイル）のために、半導体ウェハをバックグラインディングにより薄くする。半導体ウェハを薄くすると、機械的強度が低下する。
【００３９】
上述のように、ＧａＮ系半導体は硬くて脆い。また、物性の異なるシリコン基板とＧａＮ系半導体を積層することにより応力が生ずる。このため、ＧａＮ系半導体とシリコン基板を積層した半導体ウェハは、特に、機械的強度が低い。したがって、半導体ウェハをバックグラインディングした後のハンドリングにより、半導体ウェハの割れが更に生じやすい。
【００４０】
本実施形態の半導体装置の製造方法では、ＧａＮ系半導体層１２は第１の溝２０の形成時に除去し、シリコン基板１０は第２の溝２２の形成時に除去する。金属膜２８は、第１の溝２０及び第２の溝２２の形成とは、別の工程で独立に除去する。ＧａＮ系半導体層１２、シリコン基板１０、金属膜２８は、それぞれの材料に最適化された条件で除去する。したがって、半導体ウェハのチッピングや割れが抑制され、半導体体装置の製造歩留りが向上する。
【００４１】
また、本実施形態の半導体装置の製造方法では、半導体ウェハをバックグラインディングにより薄くした後は、半導体ウェハを半導体チップに分割するまでは支持部材２４を剥離しない。したがって、薄い半導体ウェハに対して大きな外力が加わる工程、例えば、ダイシングテープの張り替え工程、を行うことが排除されている。したがって、半導体ウェハの割れが抑制され、半導体装置の製造歩留りが向上する。
【００４２】
また、本実施形態の半導体装置の製造方法では、半導体ウェハのバックグラインディングの際に、第２の溝２２が露出しないようにシリコン基板１０を残す。したがって、金属膜２８の形成の際に、第２の溝２２内に金属膜２８が形成されることが防止される。よって、半導体チップの側面に金属膜２８が形成されることに起因する半導体チップのショート不良の発生が抑制される。
【００４３】
半導体ウェハをバックグラインディングにより薄くする際に、第２の溝２２が形成された箇所の、シリコン基板１０の膜厚が２０μｍ以上５０μｍ以下とすることが望ましい。膜厚が５０μｍを超えると、金属膜２８の除去と第３の溝３０を同時に行う際に、第３の溝３０の形成が困難になる。また、膜厚が２０μｍを下回ると、後述する実装材料の這い上がり抑制効果が得られないおそれがある。
【００４４】
図１１は、本実施形態の半導体装置の製造方法の作用・効果の説明図である。
【００４５】
図１１は、本実施形態の半導体装置の製造方法で製造された半導体チップ１００を実装した状態を示す。半導体チップ１００の金属膜２８側が、金属ベッド４０上に接着されている。
【００４６】
半導体チップ１００と金属ベッド４０は実装材料４２で接着される。実装材料４２は、例えば、はんだである。
【００４７】
半導体チップ１００を実装する際、実装材料４２が半導体チップ１００の側面を這い上がり、半導体チップ１００のショート不良が発生するおそれがある。本実施形態の製造方法では、第３の溝３０の幅が、第２の溝２２の幅よりも広くなるようにする。したがって、半導体チップ１００の側面に、側方に突出した庇（凸部）５０が形成される。
【００４８】
庇５０が形成されることにより、図１１に示すように実装材料４２が半導体チップ１００の側面を這い上がることが抑制される。したがって、半導体チップ１００のショート不良が抑制される。
【００４９】
実装材料の這い上がり抑制効果を効果的に抑制する観点から、シリコン基板１０と金属膜２８との界面から、庇５０までの距離が２０μｍ以上であることが望ましい。半導体ウェハをバックグラインディングにより薄くする際に、第２の溝２２が形成された箇所の、シリコン基板１０の膜厚を２０μｍ以上とすることで、シリコン基板１０と金属膜２８との界面から庇５０までの距離を２０μｍ以上とすることができる。
【００５０】
以上、本実施形態の半導体装置の製造方法によれば、複数の材料を有する基板のダイシング歩留りの向上が可能となる。また、半導体チップの実装時の不良を低減できる。
【００５１】
（第２の実施形態）
本実施形態の半導体装置の製造方法は、第２の溝をドライエッチングにより形成する点以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【００５２】
図１２−図１９は、本実施形態の半導体装置の製造方法を示す模式工程断面図である。
【００５３】
ＧａＮ系半導体層１２上に、複数の半導体素子を形成するまでは、第１の実施形態と同様である。
【００５４】
次に、ＧａＮ系半導体層１２の表面に部分的に第１の溝２０をエッチングにより形成する（図１２）。第１の溝２０は、シリコン基板１０が露出するよう形成する。
【００５５】
第１の溝２０のエッチングは、ドライエッチングにより行われる。ドライエッチングは、例えば、ＲＩＥである。第１の溝２０のエッチングは、例えば、図示しないパターニングされたレジストをマスクに行われる。第１の溝２０のエッチングは、例えば、図示しないパターニングされた保護膜をマスクに行っても構わない。
【００５６】
次に、第１の溝２０内に露出したシリコン基板１０に、第２の溝２２を形成する（図１３）。第２の溝２２は、シリコン基板１０が残存するよう形成される。
【００５７】
第２の溝２２は、ドライエッチングにより形成する。ドライエッチングは、例えば、ディープＲＩＥのような異方性エッチングを繰り返すプラズマエッチングである。
【００５８】
第２の溝２２は、第１の溝２０の形成時に形成されたレジストパターン又は保護膜のパターンをマスクとする。これにより、第２の溝２２を、第１の溝２０のパターンに対して同装置内で連続で処理すること、もしくは、第１の溝２０と第２の溝２２を違う装置で処理することで、セルフアラインで形成できる。
【００５９】
次に、ＧａＮ系半導体層１２の上に支持部材２４を貼り合わせる（図１４）。
【００６０】
次に、シリコン基板１０を、シリコン基板１０の第２の面Ｐ２側から除去し薄くする（図１５）。
【００６１】
次に、シリコン基板１０の第２の面Ｐ２側に金属膜２８を形成する（図１６）。
【００６２】
次に、第２の溝２２が形成された箇所の金属膜２８を除去する。次に、第２の溝２２が形成された箇所のシリコン基板１０に、第３の溝３０を形成する。第３の溝３０の形成は、第２の面Ｐ２側から第２の溝２２が露出するように形成する（図１７）。
【００６３】
次に、シリコン基板１０の第２の面Ｐ２側に樹脂シート３２を貼りつける（図１８）。
【００６４】
次に、ウェハから支持部材２４を剥離する（図１９）。その後、金属膜２８から樹脂シート２２を剥離することにより、分割された複数の半導体チップ（半導体装置）が得られる。
【００６５】
本実施形態の半導体装置の製造方法では、第２の溝２２の形成を、ドライエッチングにより行う。したがって、例えば、第２の溝２２の形成を、ブレードダイシングやスクライビング等の物理的方法によって行う場合に比較して、第２の溝２２の幅を狭くすることが可能となる。
【００６６】
本実施形態の半導体装置の製造方法では、第２の溝２２の形成を第１の溝２０に対して、同装置内で連続で処理すること、もしくは、第１の溝２０と第２の溝２２を違う装置で処理することで、セルアラインで行うことが可能となる。したがって、第１の溝２０の幅に、第２の溝２２の形成のための合わせ余裕を設ける必要がない。したがって、第１の溝２０の幅を狭くすることができる。よって、ダイシングラインの幅を狭くすることが可能となり、半導体チップのサイズを縮小することが可能となる。
【００６７】
以上、本実施形態の半導体装置の製造方法によれば、第１の実施形態同様、複数の材料を有する基板のダイシング歩留りの向上が可能となる。また、第１の実施形態同様、半導体チップの実装時の不良を低減できる。更に、ダイシングラインの幅を狭くして、半導体チップのサイズを縮小することが可能となる。
【００６８】
なお、第１及び第２の実施形態では、半導体素子が、ＨＥＭＴである場合を例に説明したが、半導体素子はＨＥＭＴに限定されるものではない。裏面側に金属膜を備える半導体素子であれば、縦型のＭＯＳＦＥＴ等、その他の半導体素子を適用することも可能である。
【００６９】
また、第１及び第２の実施形態では、基板として、シリコン基板を例に説明したが、シリコン基板以外の基板、例えば、サファイア基板、炭化珪素（ＳｉＣ）基板等、その他の基板を適用することが可能である。
【００７０】
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７１】
１０      シリコン基板（基板）
１２      ＧａＮ系半導体層（窒化物半導体層）
２０      第１の溝
２２      第２の溝
２４      支持部材
２８      金属膜
３０      第３の溝
１００    半導体チップ（半導体装置）
【図１】
2017054861.tif 000003
【図２】
2017054861.tif 000004
【図３】
2017054861.tif 000005
【図４】
2017054861.tif 000006
【図５】
2017054861.tif 000007
【図６】
2017054861.tif 000008
【図７】
2017054861.tif 000009
【図８】
2017054861.tif 000010
【図９】
2017054861.tif 000011
【図１０】
2017054861.tif 000012
【図１１】
2017054861.tif 000013
【図１２】
2017054861.tif 000014
【図１３】
2017054861.tif 000015
【図１４】
2017054861.tif 000016
【図１５】
2017054861.tif 000017
【図１６】
2017054861.tif 000018
【図１７】
2017054861.tif 000019
【図１８】
2017054861.tif 000020
【図１９】
2017054861.tif 000021