(57)【要約】【課題】増幅器の利得偏差の劣化を防止できる検波装置を提供する。【解決手段】高周波信号を増幅する増幅器１の出力端子とグランドとの間に接続される、インピーダンス素子である第１素子及びインダクタである第２素子の直列回路からなる分圧回路４と、この分圧回路４の分圧出力端子に入力端子が接続される検波回路５とを備える。【選択図】図１
2017123596.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を増幅する増幅器（１，１１）の出力端子とグランドとの間に接続される、何れもインダクタ又は抵抗素子である第１素子（Ｌ１，Ｒｐ）及び第２素子（Ｌ２，Ｒｐ）の直列回路からなる分圧回路（３）と、
この分圧回路の分圧出力端子に入力端子が接続される検波回路（５）とを備える検波装置。
【請求項２】
前記増幅器の出力端子と前記第１素子との間に挿入される容量素子（Ｃ１）を備える請求項１記載の検波装置。
【請求項３】
前記第１及び第２素子が何れもインダクタ（Ｌ１，Ｌ２）であり、
前記第１素子は、前記第２素子よりもインダクタンスが大きく設定されている請求項１記載の検波装置。
【請求項４】
前記第１及び第２素子が何れもインダクタ（Ｌ１，Ｌ２）であり、
前記第１素子は、前記第２素子よりもインダクタンスが大きく設定されている請求項２記載の検波装置。
【請求項５】
前記増幅器の出力端子とグランドとの間に接続されるインダクタである第３素子（Ｌ３）と、
前記容量素子と前記第１素子との間に挿入されるインダクタである第４素子（Ｌ４）とを備え、
前記第３素子及び対地寄生容量で構成される第１ＬＣ共振回路（２２）と、
前記容量素子及び前記第４素子で構成される第２ＬＣ共振回路（２３）と、
前記分圧回路及び対地寄生容量で構成される第３ＬＣ共振回路（２４）とによって、バンドパスフィルタが構成されている請求項２又は４記載の検波装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を検波する検波装置に関する。
【背景技術】
【０００２】
従来、高周波信号を受信して検波回路に入力する際には、例えば特許文献１に示すように、増幅器の出力端子と検波回路の入力端子とを容量結合するのが一般的な構成である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−２７４５９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このため、増幅器の出力側の寄生容量も含む容量成分が増加して、出力負荷インピーダンスと前記容量とで決まるフィルタのカットオフ周波数が低下する。その結果、増幅器の利得偏差も増大し、特に８０ＧＨｚ付近であるミリ波帯における高周波側の受信特性が大きく劣化する。
【０００５】
本発明は上記事情に鑑みてなされたものであり、その目的は、増幅器の利得偏差の劣化を防止できる検波装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の検波装置によれば、高周波信号を増幅する増幅器の出力端子とグランドとの間に接続される、インダクタ又は抵抗素子である第１素子及び第２素子の直列回路からなる分圧回路と、この分圧回路の分圧出力端子に入力端子が接続される検波回路とを備える。このように構成すれば、増幅器の出力端子に接続される信号ラインが高周波的にハイインピーダンスとして見えるようになる。したがって、高周波特性の劣化,つまり利得偏差を抑制でき、挿入損失を最小限に抑えることができる。
【０００７】
請求項２記載の検波装置によれば、増幅器の出力端子と第１素子との間に容量素子を挿入する。このように構成すれば、容量素子の容量によって、増幅器の出力端子に接続される信号ラインとのインピーダンス整合を良好に図ることができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態であり、検波装置を受信回路に適用した場合の構成を示す図
【図２】検波装置の等価的な回路図
【図３】Ｌ１，Ｃdet，Ｌ２及びＣgndの直列回路について、高周波領域では等価的にどのように見えるかを説明する図
【図４】シミュレーション結果を示す図
【図５】第２実施形態であり、検波装置を送信回路に適用した場合の構成を示す図
【図６】第３実施形態であり、Ｌ１及びＬ２を抵抗素子Ｒｐに置き換えた場合のシミュレーション結果を示す図
【図７】第４実施形態であり、検波装置を受信回路に適用した場合の構成を示す図
【図８】シミュレーション結果を示す図
【図９】第５実施形態であり、検波装置を差動回路に適用した場合の構成を示す図
【発明を実施するための形態】
【０００９】
（第１実施形態）
図１に示すように、増幅器１は、受信アンテナ２により受信した高周波信号を増幅するローノイズアンプである。増幅器１の出力端子には、本実施形態の検波装置３が接続されている。検波装置３は、増幅器１の出力端子とグランドとの間に接続されるコンデンサＣ，インダクタＬ１及びＬ２の直列回路である分圧回路４と、入力端子がインダクタＬ１及びＬ２の共通接続点である分圧出力点に接続される検波回路５とで構成される。この場合、インダクタＬ１のインダクタンスは、インダクタＬ２よりも大きく設定する。
【００１０】
検波回路５の出力信号は、例えば高周波信号の受信レベルに応じた信号であり、例えば前記受信レベルに応じて増幅器１のゲインを適切な値に調整するために使用される。検波回路５は、例えば特開２００９-３０３０８４号公報に開示があるような非線形増幅器等で構成される。
また、コンデンサＣとインダクタＬ１との共通接続点には、周波数変換器６の入力端子が接続されている。周波数変換器６は、電圧制御発振器７と周波数混合器８とで構成され、増幅器１により増幅された高周波信号の周波数をより低域の周波数に変換する。
【００１１】
この場合、図２に示すように、等価回路的には、増幅器１の内部で出力端子とグランドとの間に接続されているインダクタＬ３がある。また、検波回路５の入力部を、ＮチャネルＭＯＳＦＥＴ＿Ｍで示している。そして、インダクタＬ１，Ｌ２間には、実際には浮遊容量であるコンデンサＣdetが存在し、ＦＥＴ＿Ｍのゲートをノードｎ３とすると、ノードｎ３は、コンデンサＣdetとインダクタＬ２との共通接続点に接続されている。尚、図中に示す５０Ωの抵抗は、伝送線路の特性インピーダンスである。
【００１２】
また、インダクタＬ２の下端は、コンデンサＣgndを介してグランドに接続されており、インダクタＬ２とコンデンサＣgndとの共通接続点には、抵抗素子Ｒ１を介してバイアス電圧Ｖｂが与えられている。バイアス電圧Ｖｂは、検波回路５において偶数次歪がより強く出るように印加されるもので、例えば０．４Ｖ程度である。周波数変換器５の入力端子をノードｎ１とすると、ノードｎ１は、コンデンサＣdetによってバイアス電圧Ｖｂより分離される。また、コンデンサＣdet及びＣgndは、高周波的には図３に示すように短絡されるが、ノードｎ１はハイインピーダンス状態を維持する。
【００１３】
加えて、ＦＥＴ＿Ｍのゲート，ソース間には、図中に破線で示す寄生容量Ｃgsが存在する。これにより、ノードｎ３からは、寄生容量ＣgsとインダクタＬ３とのＬＣ並列接続として見えるので、インピーダンスの低下を防いでいる。そして、インダクタＬ３，コンデンサＣ１並びにインダクタＬ１及びＬ２によって、ＬＣＬ型のハイパスフィルタ特性を有する整合回路が構成されている。また、ノードｎ１からは、コンデンサＣdetとインダクタＬ２とによりハイパスフィルタが構成されている、と見ることもできる。以上において、インダクタＬ１，Ｌ２，Ｌ３は、それぞれ第１素子，第２素子，第３素子に相当する。また、コンデンサＣ１は容量素子に相当する。
【００１４】
次に、本実施形態の作用について説明する。図４に示すように、シミュレーションに用いたインダクタＬｐは、インダクタＬ１及びＬ２の直列回路に相当する。コンデンサＣ１及びインダクタＬｐの共通接続点は、５０Ωの抵抗で終端されている。インダクタＬｐのインダクタンスが１１３．７ｐＨ，コンデンサＣ１の容量が２２．７ｆＦの場合、周波数８０ＧＨｚにおけるハイパスフィルタ特性の挿入損失は１．６ｄＢである。
【００１５】
これに対して、従来構成に相当するようにインダクタＬｐをコンデンサＣｐに置き換え、容量を２５ｆＦ，５０ｆＦ，７５ｆＦに変化させると、同挿入損失は４．５ｄＢ，６．５ｄＢ，８．４ｄＢとなった。すなわち、ノードｎ１とグランドとの間には誘導性素子を接続することで高周波領域でのインピーダンスが高くなり、特性が良好になっていることが分かる。
【００１６】
以上のように本実施形態によれば、高周波信号を増幅する増幅器１の出力端子とグランドとの間に接続される、何れもインダクタである第１素子及び第２素子の直列回路からなる分圧回路４と、この分圧回路４の分圧出力端子に入力端子が接続される検波回路５とを備えて検波装置３を構成した。このように構成すれば、増幅器１の出力端子に接続される信号ラインが高周波的にハイインピーダンスとして見えるようになり、高周波特性の劣化,つまり利得偏差を抑制でき、挿入損失を最小限に抑えることができる。
【００１７】
そして、増幅器１の出力端子とインダクタＬ１との間にコンデンサＣ１を挿入することで、コンデンサＣ１の容量によって、増幅器１の出力端子に接続される信号ラインとのインピーダンス整合を良好に図ることができる。
【００１８】
更にこの場合、コンデンサＣ１とインダクタＬ１及びＬ２に、増幅器１の内部にあるインダクタＬ３を加えてＬＣＬ型のハイパスフィルタが構成されるので、インピーダンスの低下を防止してハイパスフィルタの高周波特性を良好に維持できる。加えて、インダクタＬ１のインダクタンスをインダクタＬ２よりも大きく設定したことで、分圧回路４に検波回路５を接続した際の利得劣化を軽減できる。
【００１９】
（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図５に示す第２実施形態は、本実施形態の検波装置３を送信回路に適用した場合である。すなわち、第１実施形態の増幅器１に替えて、パワーアンプである増幅器１１が配置されており、コンデンサＣ１とインダクタＬ１との共通接続点には、送信アンテナ１２が接続されている。増幅器１１が、入力される高周波信号を増幅して出力することで、送信アンテナ１２より電波信号が送信される。
【００２０】
この場合、検波装置３は、高周波信号の送信レベルを検出するために使用され、必要に応じて増幅器１１のゲインを調整する制御パラメータとなる。以上のように構成される第２実施形態による場合も、第１実施形態と同様の効果が得られる。
【００２１】
（第３実施形態）
第３実施形態は、図６でシミュレーション結果を示しているが、図４に示すインダクタＬｐ，すなわち第１素子及び第２素子を抵抗素子Ｒｐに置き換えることで検波装置１３を構成している。インダクタＬｐのインダクタンスが１１３ｐＨの場合は第１実施形態と同様である。
【００２２】
これに対して、インダクタＬｐを抵抗素子Ｒｐに置き換え、抵抗値を５０Ω，１０５０Ω，２０５０Ωに変化させると、周波数８０ＧＨｚでの挿入損失は６．８ｄＢ，２．８ｄＢ，２．６ｄＢとなった。すなわち、抵抗値が高くなるほど高周波特性が良好となり、抵抗値２０５０Ωの場合はインダクタＬｐを接続した場合に準ずる特性となった。以上のように構成される第３実施形態による場合も、第１実施形態と略同様の効果が得られる。
【００２３】
（第４実施形態）
図７に示すように、第４実施形態の検波装置２１は、第１実施形態の構成において、コンデンサ１とインダクタＬ１との間に、第４素子であるインダクタＬ４を追加したものである。また、実際には、増幅器１の出力端子とグランドとの間，周波数変換器６の入力端子とグランドとの間には、図７に破線で示すようにそれぞれ対地寄生容量Ｃ２，Ｃ３が存在している。
【００２４】
この場合、インダクタＬ３及び対地寄生容量Ｃ２により第１ＬＣ共振回路２２が構成され、コンデンサＣ１及びインダクタＬ４により第２ＬＣ共振回路２３が構成され、インダクタＬ１及びＬ２並びに対地寄生容量Ｃ３により第３ＬＣ共振回路２４が構成される。そして、これらの共振回路２２〜２４のＬＣ時定数を適宜調整することで、バンドパスフィルタ特性を有する整合回路が構成される。
【００２５】
次に、第４実施形態の作用について説明する。図８は、第１実施形態のシミュレーション結果であるＬ３＝Ｌｐ＝１１３．７ｐＨ，Ｃ１＝２２．７ｆＦのローパスフィルタ特性に、第４実施形態のバンドパスフィルタ特性を併せて示す。第４実施形態では、各素子の定数を以下のように設定している。
Ｌ３＝３９，５ｐＨ        Ｃ２＝１００ｆＦ
Ｌ４＝３８６ｐＨ          Ｃ１＝１０．２ｆＦ
Ｌｐ＝３９，５ｐＨ        Ｃ３＝１００ｆＦ
これにより、各共振回路２２〜２４のＬＣ共振周波数ｆ１〜ｆ３が何れも８０ＧＨｚ付近となり、８０ＧＨｚを中心として帯域内利得がフラットになるバンドパスフィルタ特性が実現されている。
【００２６】
以上のように第４実施形態によれば、インダクタＬ３及び対地寄生容量Ｃ２の第１共振回路２２，コンデンサＣ１及びインダクタＬ４の第２共振回路２３，インダクタＬ１及びＬ２並びに対地寄生容量Ｃ３の第３共振回路２４により、バンドパスフィルタ特性を有する整合回路を構成した。したがって、第１実施形態のようなハイパスフィルタ特性に比較して、より広い帯域に亘って良好な特性を得ることができる。
【００２７】
（第５実施形態）
図９に示す第５実施形態の検波装置３１は、高周波信号Ｖin+，Ｖin-は、それぞれＮチャネルＭＯＳＦＥＴ３２＋，３２−のゲートに入力される。ＦＥＴ３２＋，３２−のソースはグランドに接続されており、ドレインは、高周波トランス３３の１次側コイル３４の一端，他端にそれぞれ接続されている。高周波トランス３３の２次側コイルは、２つのインダクタＬ３の直列回路で構成されており、１次側コイル３４の中点は電源に接続され、２つのインダクタＬ３の共通接続点はグランドに接続されている。
【００２８】
そして、各インダクタＬ３の他端とグランドとの間には、コンデンサＣ１，インダクタＬ１，コンデンサＣdet，インダクタＬ２の直列回路が接続されている。また、コンデンサＣdet及びインダクタＬ２の各共通接続点は、抵抗素子３５を介して相互に接続されている。そして、コンデンサＣ１及びインダクタＬ１の各共通接続点より、信号Ｖout+，Ｖout-が出力される。
【００２９】
以上のように構成される第５実施形態によれば、Ｌ３−Ｃ１−Ｌ１−Ｃdet−Ｌ２により、つまり差動回路の負荷インダクタを一部に取り込んでπ型のハイパスフィルタが構成されている。したがって、入力される高周波信号を差動信号として取り扱う構成に、検波装置３１を適用できる。
【００３０】
本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
コンデンサＣ１は、必要に応じて設ければ良い。
インダクタＬ１及びＬ２のインダクタンスは、必ずしもＬ１＞Ｌ２に設定する必要はない。
各素子のどこまでをどの回路とするかは、様々に考えられる。例えば、インダクタＬ３は、必ずしも増幅器１等の内部素子である必要はなく、増幅器１等に外付けされる素子でも良い。
また、インダクタＬ１及びＬ２までが増幅器１等の内部素子であっても良い。
【符号の説明】
【００３１】
１  増幅器、３  検波装置、４  分圧回路、５  検波回路、Ｌ１〜Ｌ３  インダクタ、Ｃ１  コンデンサ。
【図１】
2017123596.tif 000003
【図２】
2017123596.tif 000004
【図３】
2017123596.tif 000005
【図４】
2017123596.tif 000006
【図５】
2017123596.tif 000007
【図６】
2017123596.tif 000008
【図７】
2017123596.tif 000009
【図８】
2017123596.tif 000010
【図９】
2017123596.tif 000011