(57)【要約】【課題】配線基板と、当該配線基板上に搭載される半導体チップと、の間を、回路素子を介して接続する半導体モジュールにおいて、その配線長を短縮して信号等の伝送品質を向上し、更には半導体モジュールの小型化をも可能ならしめる。【解決手段】配線基板と、前記配線基板の上面に底面を対向して配設された半導体チップと、前記配線基板と前記半導体チップの間に形成された樹脂部と、前記樹脂部に埋設された回路素子と、を備え、前記回路素子は、前記配線基板の上面に形成された配線に接続される第１端子と、前記半導体チップの下面に設けられたバンプに接続される第２端子と、を有し、前記第１端子を前記配線基板の上面に向けつつ前記第２端子を前記半導体チップの下面に向けた状態で前記樹脂部に埋設されている、半導体装置。【選択図】図１
2017204511.tif 000002
【特許請求の範囲】
【請求項１】
配線基板と、
前記配線基板の上面に底面を対向して配設された半導体チップと、
前記配線基板と前記半導体チップの間に形成された樹脂部と、
前記樹脂部に埋設された回路素子と、
を備え、
前記回路素子は、前記配線基板の上面に形成された配線に接続される第１端子と、前記半導体チップの下面に設けられたバンプに接続される第２端子と、を有し、前記第１端子を前記配線基板の上面に向けつつ前記第２端子を前記半導体チップの下面に向けた状態で前記樹脂部に埋設されている、半導体装置。
【請求項２】
前記第２端子は、前記樹脂部の上面に沿って形成された再配線を介して前記バンプに接続されている、請求項１に記載の半導体装置。
【請求項３】
前記第２端子は、前記樹脂部の上面から前記回路素子の第２端子まで延びる貫通孔内に形成された第１貫通電極を介して前記半導体チップのバンプに接続されている、請求項１に記載の半導体装置。
【請求項４】
前記回路素子は、表面実装部品である
請求項１に記載の半導体装置。
【請求項５】
前記回路素子は、前記半導体チップに対する電源供給ライン上に介設される電源用のバイパスコンデンサである
請求項１に記載の半導体装置。
【請求項６】
前記樹脂部の上面から前記配線基板の上面に形成された配線まで延びる貫通孔内に形成された第２貫通電極を更に有し、
前記第２貫通電極は、前記配線基板の上面に形成された配線と、前記半導体チップのバンプとを接続する、
請求項１に記載の半導体装置。
【請求項７】
少なくとも第１端子と第２端子とを有する回路素子を、前記第１端子を前記配線基板の上面に対向させつつ前記第２端子を前記配線基板から遠ざかる方向に向けて、配線基板上に配置する工程と、
前記配線基板の上面に形成された配線に前記回路素子の第１端子を接続固定する工程と、
前記回路素子を埋設する樹脂層を前記配線基板の上面に堆積する工程と、
前記回路素子の第２端子に接続する再配線を前記樹脂層の上面に形成する工程と、
前記樹脂層の上面の再配線に半導体チップのバンプを接続固定する工程と、
を含んで構成される半導体装置の製造方法。
【請求項８】
配線基板と、
前記配線基板の上面に底面を対向して配設された半導体チップと、
前記配線基板と前記半導体チップの間に形成された樹脂部と、
前記樹脂部に埋設された回路素子と、
を備え、
前記回路素子が、前記配線基板の上面に形成された配線に接続される第１端子と前記半導体チップの下面に設けられたバンプに接続される第２端子とを有し、前記第１端子を前記配線基板の上面に向けつつ前記第２端子を前記半導体チップの下面に向けた状態で前記樹脂層に埋設されている、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、半導体装置、半導体装置の製造方法、及び、電子機器に関する。
【背景技術】
【０００２】
従来、半導体チップ及び受動部品を配線基板の上に実装した半導体モジュールが知られている。このような半導体モジュールでは、配線基板の実装面上に、半導体チップと受動部品とが水平方向に２次元的に並んだ状態で実装されることが一般的である。半導体チップと受動部品との間には、ある程度の間隔を設けて受動部品を実装する必要があり、これによりはんだ印刷時や半導体チップをワイヤボンディングする際の信頼性を確保する。このため、配線基板の面積が大きくなりがちであり、半導体モジュールの小型化を難しくしていた。
【０００３】
特許文献１には、配線基板の中央主要部の配線層に受動部品を接続しつつ実装し、受動部品が実装された領域に受動部品を封止する樹脂部を形成し、樹脂部の上に半導体チップを実装し、半導体チップの上面端子と配線基板の周縁側の配線層とをワイヤで接続した半導体モジュールが開示されている。このように、配線基板と半導体チップの間の空間に３次元的に受動部品を配設することで、半導体モジュールを小型化することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−６７２３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した特許文献１に記載の半導体モジュールでは、半導体チップと配線基板上に実装された受動素子とを接続する配線長が長くなる傾向がある。半導体チップと配線基板との間をワイヤボンディングで接続するためである。すなわち、半導体チップの端子と配線基板の中央主要部の配線層に接続された受動部品との間の配線長は、半導体チップ上面の端子から弧を描いて下方の配線基板上の配線に向けて延びるワイヤと、配線基板上の周縁側と中央主要部とを接続する配線の配線長とを加えた長さとなる。
【０００６】
素子間の配線長は、一般に短い方が好ましく、特に高周波ノイズ除去用のバイパスコンデンサについては、半導体チップの端子と短距離で接続することが望ましい。バイパスコンデンサは、半導体チップの端子と接続する配線長が長くなる程、ノイズ除去の効果が低下するためである。
【０００７】
上述した特許文献１に記載の技術では、半導体チップの端子と受動部品の間の配線長は短くすることが困難である。加えて、ワイヤボンディング用の空間領域が配線基板上に必要となり、半導体モジュール全体の小型化を阻害する要因にもなっていた。
【０００８】
本技術は、前記課題に鑑みてなされたもので、配線基板と、当該配線基板上に搭載される半導体チップと、の間を、回路素子を介して接続する半導体モジュールにおいて、その配線長を短縮して信号等の伝送品質を向上することを目的とし、更には半導体モジュールの小型化をも可能ならしめることを目的とする。
【課題を解決するための手段】
【０００９】
本技術の態様の１つは、配線基板と、前記配線基板の上面に底面を対向して配設された半導体チップと、前記配線基板と前記半導体チップの間に形成された樹脂部と、前記樹脂部に埋設された回路素子と、を備え、前記回路素子は、前記配線基板の上面に形成された配線に接続される第１端子と、前記半導体チップの下面に設けられたバンプに接続される第２端子と、を有し、前記第１端子を前記配線基板の上面に向けつつ前記第２端子を前記半導体チップの下面に向けた状態で前記樹脂部に埋設されている、半導体装置である。
【００１０】
本技術の他の態様の１つは、少なくとも第１端子と第２端子とを有する回路素子を、前記第１端子を前記配線基板の上面に向けつつ前記第２端子を前記配線基板から遠ざかる方向に向けて、配線基板上に配置する工程と、前記配線基板の上面に形成された配線に前記回路素子の第１端子を接続固定する工程と、前記回路素子を埋設する樹脂層を前記配線基板の上面に堆積する工程と、前記回路素子の第２端子に接続する再配線を前記樹脂層の上面に形成する工程と、前記樹脂層の上面の再配線に半導体チップのバンプを接続固定する工程と、を含んで構成される半導体装置の製造方法である。
【００１１】
本技術の他の態様の１つは、配線基板と、前記配線基板の上面に底面を対向して配設された半導体チップと、前記配線基板と前記半導体チップの間に形成された樹脂部と、前記樹脂部に埋設された回路素子と、を備え、前記回路素子が、前記配線基板の上面に形成された配線に接続される第１端子と前記半導体チップの下面に設けられたバンプに接続される第２端子とを有し、前記第１端子を前記配線基板の上面に向けつつ前記第２端子を前記半導体チップの下面に向けた状態で前記樹脂層に埋設されている電子機器である。
【００１２】
なお、以上説明した半導体装置や電子機器は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、上述した半導体装置の製造方法は、他の方法の一環として実施したり、各工程に対応する手段を備えた半導体装置の製造装置として実施したり、上述した製造方法の構成に対応した機能をコンピュータに実現させるプログラム、当該プログラムを記録したコンピュータ読み取り可能な記録媒体、等として実施したりする等、各種の態様で実現可能である。
【発明の効果】
【００１３】
本技術によれば、配線基板と、当該配線基板上に搭載される半導体チップと、の間を、回路素子を介して接続する半導体モジュールにおいて、その配線長を短縮して信号等の伝送品質を向上することが可能であり、更には半導体モジュールの小型化についても可能となる。なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また付加的な効果があってもよい。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態に係る半導体装置の概略構成を示す図である。
【図２】チップ型素子の一例を示す図である。
【図３】第１の実施形態に係る半導体装置の他の例を示す図である。
【図４】第１の実施形態に係る半導体装置の更に他の例を示す図である。
【図５】第１の実施形態に係る半導体装置の更に他の例を示す図である。
【図６】第１の実施形態に係る半導体装置の更に他の例を示す図である。
【図７】半導体モジュールの製造に係る各工程を示す図である。
【図８】従来のワイヤボンディング方式で接続を行った半導体モジュールと、第１の実施形態に係る半導体モジュールと、で電源用のバイパスコンデンサを介した配線における入力インピーダンスを比較したシミュレーション結果である。
【図９】第２の実施形態に係る半導体装置の概略構成を示す図である。
【図１０】電子機器の一例としての携帯通信端末のハードウェア構成を示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、下記の順序に従って本技術を説明する。
（１）第１の実施形態：
（２）第２の実施形態：
（３）第３の実施形態：
【００１６】
（１）第１の実施形態： 
図１は、本実施形態に係る半導体装置の概略構成を示す図である。本実施形態に係る半導体装置としての半導体モジュール１００は、配線基板１０、半導体チップ２０、樹脂部３０、回路素子５０とを備える。
【００１７】
配線基板１０の上面には配線層１１が形成されている。配線層１１に形成された配線には、適宜の位置に、回路素子等を載置してはんだ等で接続固定するためのパッドが形成されている。本実施形態においては、少なくとも回路素子５０の第１端子５１を載置してはんだ等で接続固定するためのパッドと、後述する貫通電極３２の一方の端部を接続するためのパッドと、が形成されている。
【００１８】
配線基板１０の裏面には必要に応じて半田ボール等のＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）を付着形成するためのパッドが形成される。このＢＧＡ用のパッドは、配線基板１０の内部配線に電気的に接続されており、又は、配線基板１０を貫通する貫通電極やスルーホールに挿通されたワイヤ等を介して配線層１１に電気的に接続されている。
【００１９】
樹脂部３０は、配線基板１０の上面から一定の厚みを有するように形成されている。樹脂部３０の上面は研磨や研削により平坦面に加工されている。樹脂部３０の上面には、回路素子５０の第２端子５２の端部（又は端面）が露出している。なお、樹脂部３０に複数の回路素子５０を埋設する場合、本実施形態においては、複数の回路素子５０が略同じ高さであるものとし、複数の回路素子５０の第２端子５２の端部（又は端面）がいずれも樹脂部３０の上面に露出するものとする。
【００２０】
樹脂部３０は、回路素子５０の略全体を内包する程度の厚みに形成されており、回路素子５０の略全体が樹脂部３０の中に埋設された状態になっている。樹脂部３０の厚みは樹脂部３０の上面と樹脂部３０に埋設される回路素子５０の上端とが略同じ高さとなる程度であり、これにより樹脂部３０の上面から回路素子５０の上端（又は上端面）が露出することになる。
【００２１】
樹脂部３０の上面には再配線層３１が形成されている。再配線層３１を構成する再配線には、適宜の位置にパッドが形成されている。本実施形態においては、少なくとも半導体チップ２０のバンプをはんだ等で接続固定するためのパッドが設けられる。再配線層３１に形成される再配線には、少なくとも回路素子５０の第２端子５２に接続する再配線、及び、後述する貫通電極３２の上端に接続する再配線を含む。
【００２２】
樹脂部３０の回路素子５０が埋設されていない領域には、必要に応じて第２貫通電極としての貫通電極３２が形成される。貫通電極３２は、配線基板１０の上面に略垂直な方向（樹脂部３０の厚さ方向）に沿って延びる形状である。貫通電極３２は、樹脂部３０の上面から下面まで上下に貫通しており、配線基板１０上の配線層１１に形成されるパッドに一端（下端）が接続され、再配線層３１の再配線に他端（上端）が接続されている。
【００２３】
以上の説明したように、再配線層３１には、半導体チップ２０のバンプ、回路素子５０の第２端子５２、及び、貫通電極３２の上端が接続されている。そして、回路素子５０の第２端子５２は、再配線を介して半導体チップ２０のバンプの少なくとも１つに接続されており、貫通電極３２の上端も、再配線を介して半導体チップ２０のバンプの少なくとも１つに接続されている。
【００２４】
従って、回路素子５０を介した配線基板１０と半導体チップ２０との間の接続の配線長は、再配線層３１における回路素子５０の接続対象先である半導体チップ２０のバンプと第２端子５２との間の配線長のみとなる。このように、本実施形態に係る半導体モジュール１００では、回路素子５０を介して配線基板１０と半導体チップ２０との間を接続する配線長が従来に比べて大きく短縮され、当該配線を伝送する信号等の伝送品質を向上することができる。
【００２５】
回路素子５０の具体的な一例としては、表面実装部品であるチップコンデンサやチップ抵抗等のチップ型素子がある。図２は、チップ型素子の一例を示す図である。チップ型素子は、一般に扁平な直方体状の形状を有する。すなわち、金属端子が設けられる互いに隣接しない一対の矩形面を左右面とすると、左右長さｄｘが最も長くなる直方体状であり、左右面である矩形面は一方の辺（例えば、前後長さｄｙ）が他方の辺（例えば、上下長さｄｚ）より長くなる長方形状になっている（ｄｘ＞ｄｙ≧ｄｚ）。
【００２６】
チップ型素子の左右面に設けられる金属端子は、各面を覆いつつその面の隣接面の縁部一定範囲まで含めて覆うキャップ状に形成されている。通常、チップ型素子は、これらキャップ状の金属端子がそれぞれ別のランドに接しつつ、チップ型素子において最も広面積である上下いずれかの面を配線基板１０の上面に対面させて載置・実装されるため（いわゆる横置き）、配線基板１０上においてチップ型素子は［ｄｘ×ｄｙ］の面積を占有する。
【００２７】
これに対し、本実施形態に係る半導体モジュール１００では、チップ型素子で最も狭面積の左右いずれかの面を配線基板１０の上面に対面させて載置・実装されるため（いわゆる縦置き）、配線基板１０上においてチップ型素子は、［ｄｙ×ｄｚ］（＜［ｄｘ×ｄｙ］）程度の占有面積で済む。これにより、従来に比べて、半導体モジュール１００の小型化が可能となり、半導体モジュール１００の素子の高集積化も可能となる。
【００２８】
また、配線基板１０にチップ型素子を載置実装する際、配線基板１０上のパッドには、隣接面の縁部一定範囲に形成された金属端子がそれぞれ別のパッドに接するように載置される。このため、従来のように左右の金属端子を共に配線基板１０上の別のパッドに位置合わせて載置した場合、パッド上に塗布されたクリームはんだ等をリフロー工程等によって溶融及び固化し、金属端子とランドの間をはんだ接続する際に、部品の位置ずれ、浮き、立ち上り等が発生する可能性があった。
【００２９】
これに対し、本実施形態に係る半導体モジュール１００では、チップ型素子を立てて左右いずれか一方の金属端子のみを配線基板１０上のパッドに載置し、パッド上に塗布されたクリームはんだ等をリフロー工程等によって溶融及び固化し、金属端子とパッドとの間をはんだ接続する。このため部品の位置ずれが発生しにくく、仮に位置ずれが発生してもその影響は従来に比べて小さく、浮きや立ち上りについては発生する恐れが皆無である。
【００３０】
なお、半導体チップ２０と樹脂部３０の隙間（バンプの隙間）には、図３に示すように、アンダーフィル材６０を充填してもよい。これにより、半導体チップ２０と樹脂部３０の一体性が向上するとともに、バンプと再配線層３１の接続が保護され、半導体モジュール１００信頼性を向上させることができる。
【００３１】
更に、半導体チップ２０と樹脂部３０の隙間（バンプの隙間）にアンダーフィル材６０を充填した後、図４に示すように、半導体チップ２０を樹脂部３０の上からモールド樹脂７０で封止してもよい。あるいは、アンダーフィル材での半導体チップ２０と樹脂部３０の隙間（バンプの隙間）への充填を行わず、図５に示すように、モールドアンダフィル材８０を用いて、半導体チップ２０と樹脂部３０の隙間（バンプの隙間）への充填及び、樹脂部３０の上から半導体チップ２０への樹脂封止を１工程で行ってもよい。
【００３２】
また、回路素子５０は、上述した半導体チップ２０と配線基板１０の間に縦置きで配設するだけでなく、図６に示すように、回路素子５０の一部を配線基板１０上の半導体チップ２０の外側位置に横置きで配設してもよい。このように、回路素子５０の配設態様として、半導体チップ２０と配線基板１０の間に縦置きする態様と半導体チップ２０の外に横置きで配設する態様とを併用することで、設計の自由度を向上することができる。
【００３３】
以下、半導体モジュール１００の製造方法について説明する。
【００３４】
図７は、半導体モジュール１００の製造に係る各工程を示す図である。なお、図７には、１つの半導体モジュール１００だけを示してあるが、実際には、配線基板１０を連結した集合基板の状態で複数チップ分の製造を行い、集合基板の底面にＢＧＡを形成した後、集合基板をダイシングにより各配線基板１０に個片化する。
【００３５】
まず、配線基板１０に回路素子５０を実装する。具体的には、配線層１１の所定のパッドに回路素子５０の一方の端子である第１端子５１をはんだ等で接続固定する。例えば、所定のパッドにクリームはんだを塗布し、第１端子５１を配線基板１０の上面に対向させつつ第２端子５２を配線基板１０から遠ざかる方向に向けて、クリームはんだの上に第１端子５１を当接させつつ回路素子５０を立設させ、リフローを行うことによりはんだの溶融及び固化を行う。
【００３６】
このとき、回路素子５０の他方の端子である第２端子５２は配線基板１０と非対面状態であり、配線基板１０の上面から最も離間した位置にあり、当然ながら回路素子５０の他方の端子である第２端子５２は配線基板１０には接続されない。例えば、回路素子５０を上述したチップ型素子により構成する場合、左面の金属端子が配線層１１の所定のパッドに接続固定されると、回路素子５０は縦置き状態で配線基板１０上に固定され、右面の金属端子は配線基板１０の上面とは非対面状態であり、配線基板１０の上面から最も離間して位置する。
【００３７】
次に、配線基板１０の上に封止樹脂を堆積させて樹脂部３０’を形成する。樹脂部３０’は、回路素子５０の全体を内包する程度の高さに堆積され、回路素子５０の第２端子５２も含めて樹脂部３０’に内包される程度に堆積する。すなわち、回路素子５０は、いったん第２端子５２も含めて樹脂部３０’の中に非露出状態で埋設される。
【００３８】
次に、樹脂部３０’の上面を研磨又は研削により上面を平坦化することにより回路素子５０の第２端子５２を露出させて樹脂部３０を形成する。
【００３９】
次に、樹脂部３０に、樹脂部３０を上下に貫通する貫通孔３２’を形成する。貫通孔３２’は、例えばレーザー照射により形成される。具体的には、貫通電極３２の接続先となる配線層１１のパッドに向けて、配線基板１０の上面に略垂直にレーザーを照射する。これにより、樹脂部３０の上面側と配線層１１のパッドとの間を連通する貫通孔３２’が配線基板１０の上面に略垂直な方向に沿って直線状に延びるように形成される。
【００４０】
次に、貫通孔３２’の開口部以外の樹脂部３０上面を覆うようにレジストを形成し、樹脂部３０の上面の側から、例えば、Ｃｕ等の金属をメッキにより埋め込み充填する。これにより、配線基板１０の上面に垂直な方向に直線状に延びる貫通電極３２が形成され、樹脂部３０の上面側と配線層１１のパッドとを電気的に接続する配線となる。
【００４１】
次に、再配線加工技術を用いて樹脂部３０の上面に再配線層３１を形成する。再配線層３１には、この再配線層３１の上に搭載される半導体チップ２０のバンプとの接続に用いるバッドが形成されている。再配線層３１を構成する再配線は、バンプ接続用のパッドと、回路素子５０の第１端子５１又は貫通電極３２の上端と、の間を接続するように形成される。その後、再配線層３１の上にポリイミド等の保護層３３（不図示）を形成し、バンプ接続用のパッドを覆う部位をエッチングにより除去してパッドを露出させる。
【００４２】
次に、バンプ接続用のパッドの位置に半導体チップ２０のバンプをそれぞれ合わせて再配線層３１の上に半導体チップ２０を載置し、半導体チップ２０をフリップチップ実装する。その後、配線基板１０の裏面のパッドにＢＧＡを付着形成する。以上説明した製造方法により、上述した半導体モジュール１００を作製することができる。
【００４３】
次に、上述した半導体モジュール１００の実施例について説明する。図８は、従来のワイヤボンディング方式で接続を行った半導体モジュールと、本実施形態に係る半導体モジュール１００とについて、半導体チップ２０に対する電源供給ラインであって電源用のバイパスコンデンサを介設したラインにおける入力インピーダンスを比較したシミュレーション結果である。
【００４４】
従来の半導体モジュールは、半導体チップ２０下の配線基板１０上に電源用のバイパスコンデンサを配置し、半導体チップ２０と配線基板１０との間の接続にはワイヤボンディングを用いている。従来のワイヤボンディング方式で接続を行った半導体モジュールについては、ワイヤの直径を２０μｍ、長さを０．８ｍｍとした。配線及び再配線については、いずれも幅を０．２４ｍｍ、長さを４ｍｍ、厚さを１８μｍとした。なお、半導体チップ２０のバンプは、いずれも直径を４０μｍ、高さを５０μｍとした。電源用のバイパスコンデンサの容量は、いずれも１００ｐＦとした。
【００４５】
その結果、本実施形態に係る半導体モジュール１００は、１０Ｍｈｚ以上の高周波数領域において従来のワイヤボンディング方式で接続を行った半導体モジュールに比べて入力インピーダンスが低くなっており、更に、２０ＭＨｚ以上の高周波数領域においては、従来のワイヤボンディング方式で接続を行った半導体モジュールに比べて入力インピーダンスが約１／１０に抑えられていることが分かる。すなわち、回路素子５０を介して接続する配線基板１０と半導体チップ２０との間の配線長を短縮することにより、信号等の伝送品質が向上することが分かる。
【００４６】
（２）第２の実施形態： 
図９は、本実施形態に係る半導体装置の概略構成を示す図である。本実施形態に係る半導体装置としての半導体モジュール２００は、配線基板１０と半導体チップ２０の間に縦置きされる回路素子５０の高さが複数種類ある点を除くと、第１の実施形態に係る半導体モジュール１００と同様であるため、同じ符号を付して詳細な説明を省略する。
【００４７】
半導体モジュール２００は、高さが互いに異なる回路素子２５０ａ，２５０ｂを備える。回路素子２５０ａは、第１端子２５１ａから第２端子２５２ａまでの長さが樹脂部３０の厚みと略同一である一方、回路素子２５０ｂは、第１端子２５１ｂから第２端子２５２ｂまでの長さが樹脂部３０の厚みよりも短くなっている。
【００４８】
このため、半導体モジュール２００においては、第１端子２５１ｂから第２端子２５２ｂまでの長さが樹脂部３０の厚みよりも短い回路素子２５０ｂについては、樹脂部３０の上面と第１端子２５１ｂとの間に、上述した貫通電極３２と同様の第１貫通電極としての貫通電極２３２が形成される。これにより、半導体チップ２０と配線基板１０の間に配設される回路素子の端子間長さにばらつきがある場合にも、これら回路素子を全て縦置きで実現し、半導体チップ２０と配線基板１０との配線長を従来に比べて短縮することができる。
【００４９】
（３）第３の実施形態： 
図１０は、上述した半導体モジュール１００又は２００を備える電子機器の一例としての携帯通信端末３００のハードウェア構成を示すブロック図である。携帯通信端末３００は、例えばスマートホンや携帯ゲーム機などの可搬型の情報処理装置である。
【００５０】
携帯通信端末３００は、メインプロセッサ３１１と、メインメモリ３１２と、通信モジュール３１３と、電源３１４と、電源制御回路３１５と、を含んで構成されている。例えば、メインプロセッサ３１１や通信モジュール３１３として、上述した半導体モジュール１００又は２００の構成を採用できる。
【００５１】
メインプロセッサ３１１は、メインメモリ３１２に記憶されているプログラムに従って各種の情報処理を実行する。例えば、通信モジュール３１３が他の携帯通信端末から受信したデータを用いて、各種の処理を実行する。
【００５２】
メインメモリ３１２は、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等のメモリ素子を含み、メインプロセッサ３１１が実行するプログラムを格納する。また、メインメモリ３１２は、メインプロセッサ３１１のワークメモリとしても動作する。
【００５３】
通信モジュール３１３は、メインプロセッサ３１１の指示に従って、他の通信機器との間で無線データ通信を行う。この無線データ通信は、ＩＥＥＥ（Ｔｈｅ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｅｎｇｉｎｅｅｒｓ，  Ｉｎｃ．）８０２．１１規格に基づく無線ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）やＢｌｕｅｔｏｏｔｈ(登録商標)など、各種の方式で実現することができる。
【００５４】
電源３１４は、二次電池等であって、携帯通信端末３００の動作に必要な電力を供給する。電源制御回路３１５は、電源３１４が供給する電力を必要に応じて変圧し、携帯通信端末３００の各部に供給する。このとき、半導体モジュール１００又は２００の構成を採用したメインプロセッサ３１１や通信モジュール３１３には、縦置きの電源用のバイパスコンデンサを介して電力が供給されることになる。
【００５５】
なお、本技術は上述した各実施形態に限られず、上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また，本技術の技術的範囲は上述した各実施形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
【００５６】
そして、本技術は、以下のような構成を取ることができる。
【００５７】
（１）
配線基板と、
前記配線基板の上面に底面を対向して配設された半導体チップと、
前記配線基板と前記半導体チップの間に形成された樹脂部と、
前記樹脂部に埋設された回路素子と、
を備え、
前記回路素子は、前記配線基板の上面に形成された配線に接続される第１端子と、前記半導体チップの下面に設けられたバンプに接続される第２端子と、を有し、前記第１端子を前記配線基板の上面に向けつつ前記第２端子を前記半導体チップの下面に向けた状態で前記樹脂部に埋設されている、半導体装置。
【００５８】
（２）
前記第２端子は、前記樹脂部の上面に沿って形成された再配線を介して前記バンプに接続されている、前記（１）に記載の半導体装置。
【００５９】
（３）
前記第２端子は、前記樹脂部の上面から前記回路素子の第２端子まで延びる貫通孔内に形成された第１貫通電極を介して前記半導体チップのバンプに接続されている、前記（１）又は前記（２）に記載の半導体装置。
【００６０】
（４）
前記回路素子は、表面実装部品である
前記（１）〜前記（３）の何れか１つに記載の半導体装置。
【００６１】
（５）
前記回路素子は、前記半導体チップに対する電源供給ライン上に介設される電源用のバイパスコンデンサである
前記（１）〜前記（４）の何れか１つに記載の半導体装置。
【００６２】
（６）
前記樹脂部の上面から前記配線基板の上面に形成された配線まで延びる貫通孔内に形成された第２貫通電極を更に有し、
前記第２貫通電極は、前記配線基板の上面に形成された配線と、前記半導体チップのバンプとを接続する、
前記（１）〜前記（５）の何れか１つに記載の半導体装置。
【００６３】
（７）
少なくとも第１端子と第２端子とを有する回路素子を、前記第１端子を前記配線基板の上面に対向させつつ前記第２端子を前記配線基板から遠ざかる方向に向けて、配線基板上に配置する工程と、
前記配線基板の上面に形成された配線に前記回路素子の第１端子を接続固定する工程と、
前記回路素子を埋設する樹脂層を前記配線基板の上面に堆積する工程と、
前記回路素子の第２端子に接続する再配線を前記樹脂層の上面に形成する工程と、
前記樹脂層の上面の再配線に半導体チップのバンプを接続固定する工程と、
を含んで構成される半導体装置の製造方法。
【００６４】
（８）
配線基板と、
前記配線基板の上面に底面を対向して配設された半導体チップと、
前記配線基板と前記半導体チップの間に形成された樹脂部と、
前記樹脂部に埋設された回路素子と、
を備え、
前記回路素子が、前記配線基板の上面に形成された配線に接続される第１端子と前記半導体チップの下面に設けられたバンプに接続される第２端子とを有し、前記第１端子を前記配線基板の上面に向けつつ前記第２端子を前記半導体チップの下面に向けた状態で前記樹脂層に埋設されている、電子機器。
【符号の説明】
【００６５】
１０…配線基板、１１…配線層、２０…半導体チップ、３０…樹脂部、３０’…樹脂部、３１…再配線層、３２…貫通電極、３２’…貫通孔、３３…保護層、５０…回路素子、５１…第１端子、５２…第２端子、６０…アンダーフィル材、７０…モールド樹脂、８０…モールドアンダフィル材、１００…半導体モジュール、２００…半導体モジュール、２３２…貫通電極、２５０ａ…回路素子、２５０ｂ…回路素子、２５１ａ…第１端子、２５１ｂ…第１端子、２５２ａ…第２端子、２５２ｂ…第２端子、３００…携帯通信端末、３１１…メインプロセッサ、３１２…メインメモリ、３１３…通信モジュール、３１４…電源、３１５…電源制御回路
【図１】
2017204511.tif 000003
【図２】
2017204511.tif 000004
【図３】
2017204511.tif 000005
【図４】
2017204511.tif 000006
【図５】
2017204511.tif 000007
【図６】
2017204511.tif 000008
【図７】
2017204511.tif 000009
【図８】
2017204511.tif 000010
【図９】
2017204511.tif 000011
【図１０】
2017204511.tif 000012