(57)【要約】      （修正有）【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。【解決手段】積層セラミックキャパシターは、複数の誘電体層１１１とその一面に交互に配置された第１及び第２内部電極１２１、１２２とを含んで静電容量の形成に寄与するアクティブ領域と、上記アクティブ領域の上下面の少なくとも一面に提供される保護層と、を含むセラミックボディ１１０と、第１及び第２内部電極と電気的に連結され、セラミックボディの両端に形成される第１及び第２外部電極１３１、１３２と、を有するセラミックボディは、第１及び第２内部電極とそれぞれ対向するように上記第１及び第２外部電極からアクティブ領域の長さ方向のマージン部に延びて配置された複数の第１及び第２ダミー電極１２３、１２４を有し、アクティブ領域の幅方向のマージン部には段差吸収層が配置されている。【選択図】図４
2017152674.tif 000002
【特許請求の範囲】
【請求項１】
積層方向に積層された複数の誘電体層と前記積層方向において前記複数の誘電体層の各々を間に挟むようにして交互に配置された第１及び第２内部電極とを含むことにより静電容量を形成可能に構成されているアクティブ領域と、前記アクティブ領域の上面と下面のうち少なくとも一面に設けられている保護層と、を含むセラミックボディと、
前記第１及び第２内部電極と電気的に接続され、前記積層方向と直交する前記セラミックボディの長軸方向において前記セラミックボディの両端面上にそれぞれ形成される第１及び第２外部電極と、を含み、
前記セラミックボディは、前記第１及び第２内部電極とそれぞれ対向するように前記第１及び第２外部電極から前記アクティブ領域の長さ方向のマージン部に達するまで延在する形で設けられている複数の第１及び第２ダミー電極を含み、
前記アクティブ領域の幅方向のマージン部には段差吸収層が配置される、積層セラミック電子部品。
【請求項２】
前記段差吸収層は、前記複数の誘電体層の各々が有する厚さの１０倍〜２０倍大きい厚さを有する、請求項１に記載の積層セラミック電子部品。
【請求項３】
第１及び第２内部電極のうち前記セラミックボディの幅方向において前記段差吸収層と隣接した二つの内部電極の端部は、前記端部の先端位置が前記隣接した段差吸収層の厚み幅の中心位置から前記積層方向にオフセットされる方向に曲げられて形成されている、請求項１または請求項２に記載の積層セラミック電子部品。
【請求項４】
前記第１及び第２内部電極における端部の向きの曲げ角度は、前記複数の誘電体層の各々における積層面を基準として３度〜１５度の範囲内である、請求項３に記載の積層セラミック電子部品。
【請求項５】
前記セラミックボディの幅方向において前記段差吸収層と隣接した二つの内部電極の間の距離が、他の二つの内部電極の間の距離よりも大きくなるように前記内部電極は配置されている、請求項３または請求項４に記載の積層セラミック電子部品。
【請求項６】
前記第１または第２ダミー電極の長さをａ、前記アクティブ領域の長さ方向におけるマージン部の間隔をｂと規定したときに、０．２≦ａ／ｂ≦０．８の関係が成り立つ、請求項１から請求項５の何れか一項に記載の積層セラミック電子部品。
【請求項７】
積層方向に積層された複数の誘電体層と前記積層方向において前記複数の誘電体層の各々を間に挟むようにして交互に配置された第１及び第２内部電極とを含むことにより、静電容量を形成可能に構成されているアクティブ領域と、前記アクティブ領域の上面と下面のうちの少なくとも一面に設けられている保護層と、を含むセラミックボディと、
前記第１及び第２内部電極と電気的に接続され、前記積層方向と直交する前記セラミックボディの長軸方向における前記セラミックボディの両端面上にそれぞれ形成される第１及び第２外部電極と、を含み、
前記セラミックボディは、前記第１及び第２内部電極とそれぞれ対向するように前記第１及び第２外部電極から前記アクティブ領域の長さ方向のマージン部に達するまで延在する形で設けられている複数の第１及び第２ダミー電極を含み、
前記アクティブ領域の幅方向のマージン部には少なくとも一つ以上のギャップ部が配置されており、前記ギャップ部に隣接した第１及び第２内部電極は、前記内部電極の積層方向において、前記ギャップ部から離れる方向に曲がる、積層セラミック電子部品。
【請求項８】
前記ギャップ部は、前記複数の誘電体層の各々が有する厚さの１０倍〜２０倍大きい厚さを有する、請求項７に記載の積層セラミック電子部品。
【請求項９】
前記第１及び第２内部電極の積層方向において、前記ギャップ部に隣接した二つの内部電極の間の離間距離は、他の二つの内部電極の間の離間距離より大きい、請求項７または請求項８に記載の積層セラミック電子部品。
【請求項１０】
前記ギャップ部に隣接した第１及び第２内部電極における端部の向きの曲げ角度は、前記複数の誘電体層の各々における積層面を基準として３度〜１５度である、請求項７から請求項９の何れか一項に記載の積層セラミック電子部品。
【請求項１１】
前記第１または第２ダミー電極の長さをａ、前記アクティブ領域の長さ方向のマージン部の間隔をｂと規定したときに、０．２≦ａ／ｂ≦０．８の関係が成り立つ、請求項７から請求項１０の何れか一項に記載の積層セラミック電子部品。
【請求項１２】
セラミックグリーンシートを準備する段階と、
前記セラミックグリーンシート上に導電性金属ペーストを用いて内部電極パターンを形成する段階と、
前記セラミックグリーンシートの幅方向のマージン部にセラミック部材を形成することで段差吸収層を形成する段階と、
前記内部電極パターンの間にダミーパターンを形成する段階と、
前記セラミックグリーンシートを積層し、前記ダミーパターンの中央部を切断することで、前記積層方向に積層された複数の誘電体層と前記積層方向において前記複数の誘電体層の各々を間に挟むようにして交互に配置された第１及び第２内部電極とを含んで静電容量の形成に寄与するアクティブ領域と、前記アクティブ領域の上面と下面のうち少なくとも一面に設けられる保護層と、を含むセラミックボディを形成する段階と、
前記第１内部電極及び第２内部電極と電気的に接続される第１外部電極及び第２外部電極を形成する段階と、を含み、
前記セラミックボディは、前記第１及び第２内部電極とそれぞれ対向するように前記第１及び第２外部電極から前記アクティブ領域の長さ方向のマージン部に達するまで延在する形で設けられた複数の第１及び第２ダミー電極を含み、前記アクティブ領域の幅方向のマージン部には段差吸収層が配置される、積層セラミック電子部品の製造方法。
【請求項１３】
前記段差吸収層は、前記複数の誘電体層の各々が有する厚さの１０倍〜２０倍大きい厚さを有する、請求項１２に記載の積層セラミック電子部品の製造方法。
【請求項１４】
第１及び第２内部電極のうち前記セラミックボディの幅方向において前記段差吸収層と隣接した二つの内部電極の端部は、前記端部の先端位置が前記隣接した段差吸収層の厚み幅における中心位置から前記積層方向にオフセットされる方向に曲げられて形成される、請求項１２または請求項１３に記載の積層セラミック電子部品の製造方法。
【請求項１５】
前記第１及び第２内部電極における端部の向きの曲げ角度は、前記複数の誘電体層の各々における積層面を基準として３度〜１５度である、請求項１４に記載の積層セラミック電子部品の製造方法。
【請求項１６】
前記第１または第２ダミー電極の長さをａ、前記アクティブ領域の長さ方向におけるマージン部の間隔をｂと規定したときに、０．２≦ａ／ｂ≦０．８の関係が成り立つ、請求項１２から請求項１５の何れか一項に記載の積層セラミック電子部品の製造方法。
【請求項１７】
前記セラミックグリーンシートの幅方向のマージン部にセラミック部材を形成する方法は印刷法または打ち抜き法により行われる、請求項１２から請求項１６の何れか一項に記載の積層セラミック電子部品の製造方法。
【請求項１８】
積層方向に積層された複数の誘電体層と前記積層方向において前記複数の誘電体層の各々を間に挟むようにして交互に配置された第１及び第２内部電極とを含むことにより、静電容量を形成可能に構成されているアクティブ領域と、前記アクティブ領域の上面と下面のうちの少なくとも一面に設けられている保護層と、を含むセラミックボディと、
前記第１及び第２内部電極と電気的に接続され、前記積層方向と直交する前記セラミックボディの長軸方向における前記セラミックボディの両端面上にそれぞれ形成される第１及び第２外部電極と、を含み、
前記セラミックボディは、前記第１及び第２内部電極とそれぞれ対向するように前記第１及び第２外部電極から前記アクティブ領域の長さ方向のマージン部に達するまで延在する形で設けられている複数の第１及び第２ダミー電極を含み、
前記第１及び第２内部電極の積層方向において、ギャップ部に隣接した二つの内部電極の間の離間距離は、他の二つの内部電極の間の離間距離より大きい、積層セラミック電子部品。
【請求項１９】
前記ギャップ部は、前記複数の誘電体層の各々が有する厚さの１０倍〜２０倍大きい厚さを有する、請求項１８に記載の積層セラミック電子部品。
【請求項２０】
前記ギャップ部に隣接した第１及び第２内部電極における端部の向きの曲げ角度は、前記複数の誘電体層の各々における積層面を基準として３度〜１５度である、請求項１８または請求項１９に記載の積層セラミック電子部品。
【請求項２１】
前記第１または第２ダミー電極の長さをａ、前記アクティブ領域の長さ方向のマージン部の間隔をｂと規定したときに、０．２≦ａ／ｂ≦０．８の関係が成り立つ、請求項１８から請求項２０の何れか一項に記載の積層セラミック電子部品。
【請求項２２】
積層方向に積層された複数の誘電体層と前記積層方向において前記複数の誘電体層の各々を間に挟むようにして第１及び第２内部電極が交互に配置されることにより静電容量を形成可能に構成されているアクティブ領域を含むセラミックボディを含み、
前記複数の誘電体層のうち第１誘電体層のエッジ部と第２誘電体層のエッジ部との間には絶縁材で形成されたギャップ部が配置されている、積層セラミック電子部品。
【請求項２３】
前記第１及び第２内部電極と電気的に接続され、前記積層方向と直交する前記セラミックボディの長軸方向における前記セラミックボディの両端面上に形成される第１及び第２外部電極をさらに含み、
前記セラミックボディは、前記第１及び第２内部電極とそれぞれ対向するように前記第１及び第２外部電極から前記アクティブ領域の長さ方向のマージン部に達するまで延在する形で設けられている複数の第１及び第２ダミー電極を含む、請求項２２に記載の積層セラミック電子部品。
【請求項２４】
前記第１誘電体層と隣接した少なくとも一つの第１内部電極の端部、及び前記第１誘電体層と隣接した少なくとも一つの第２内部電極の端部は、前記端部の先端位置が、前記内部電極の積層方向において、前記内部電極の中央部からオフセットされるように曲げられて形成されている、請求項２２に記載の積層セラミック電子部品。
【請求項２５】
前記第１誘電体層と隣接し、前記曲げられて形成されている少なくとも一つの第１内部電極の端部及び第２内部電極の端部は、前記セラミックボディの外部面から離隔するように形成されている、請求項２４に記載の積層セラミック電子部品。
【請求項２６】
前記少なくとも一つの第１内部電極における端部の向きの曲げ方向は、前記第１及び第２内部電極の積層方向において、前記少なくとも一つの第２内部電極における端部の曲げ方向とは反対向きである、請求項２４または請求項２５に記載の積層セラミック電子部品。
【請求項２７】
前記一つの第１内部電極における端部の向きの曲げ方向は、前記内部電極の積層方向において、前記一つの第１内部電極と隣接した一つの第２内部電極における端部の曲げ方向とは反対向きである、請求項２４から請求項２６の何れか一項に記載の積層セラミック電子部品。
【請求項２８】
端部が互いに反対方向に曲がった前記一つの第１内部電極及び第２内部電極の間の離間距離は、前記第１または第２内部電極と隣接した他の内部電極の間の離間距離より大きい、請求項２７に記載の積層セラミック電子部品。
【請求項２９】
前記少なくとも一つの第１内部電極及び第２内部電極のそれぞれの対向する端部は、前記端部の先端位置が前記内部電極の中央部から前記積層方向に沿ってオフセットされるように曲がる、請求項２４から請求項２８の何れか一項に記載の積層セラミック電子部品。
【請求項３０】
前記第１及び第２内部電極における端部の向きの曲げ角度は、前記第１及び第２内部電極に隣接した誘電体層の積層面を基準として３度〜１５度である、請求項２４から請求項２９の何れか一項に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
積層セラミック電子部品は、積層された複数の誘電体層と、それぞれの誘電体層を挟んで互いに対向するように配置される複数の内部電極と、上記内部電極に電気的に接続された外部電極と、を含む。
【０００３】
積層セラミック電子部品は、小型でありながらも高い容量が保証され、且つ実装が容易であるという利点を有するため、コンピューター、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。
【０００４】
近年、電子製品の小型化及び多機能化に伴ってチップ部品も小型化及び高機能化する傾向にあるため、積層セラミック電子部品においても、そのサイズが小さいながらも容量が大きい高容量の製品を実現することが要求されている。
【０００５】
通常、積層セラミック電子部品の製造方法では、セラミックグリーンシートを製造し、セラミックグリーンシート上に導電性ペーストを印刷して内部電極膜を形成する。内部電極膜が形成されたセラミックグリーンシートを数十〜数百層重ねて積層することで、グリーンセラミックボディを製作する。
【０００６】
その後、グリーンセラミックボディを高温及び高圧で圧着して硬化処理されたグリーンセラミックボディとし、当該グリーンセラミックボディを切断する切断工程を経た後、か焼、焼成、研磨してから、外部電極を形成することで積層セラミックキャパシターを完成する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−０１６７０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
最近、積層されるセラミックグリーンシートの数が増加するに伴い、セラミックグリーンシートの積層工程及び圧着工程が製品の信頼性に与える影響が従来より大きくなっているという問題点が発生している。
【０００９】
すなわち、セラミックグリーンシートは、内部電極が形成される内部電極形成部分と内部電極が形成されない内部電極非形成部分に相当するマージン部とからなっており、セラミックグリーンシートが積層された後に所定の圧力が印加されて互いに圧着される際に、内部電極形成部と内部電極非形成部であるマージン部との間の段差が大きくなって、耐電圧特性が低下してしまうという問題がある。
【００１０】
上記段差は、内部電極形成部を形成する内部電極および誘電体層の密度と、内部電極非形成部であるマージン部の密度との差により発生する。
【００１１】
上記のような段差を生じる問題を改善するための技術として、セラミックボディのマージン部に別のセラミック材料をネガ印刷（Ｎｅｇａｔｉｖｅ  Ｐｒｉｎｔｉｎｇ）工程により追加する技術があるが、この場合、セラミックグリーンシートにおける内部電極非形成部であるマージン部に別のセラミックスラリーを印刷する工程が非常に難しいという問題がある。
【００１２】
また、マージン部に別のセラミック材料をネガ印刷（Ｎｅｇａｔｉｖｅ  Ｐｒｉｎｔｉｎｇ）工程により追加する方法は、その精度が高くないため、積層後のセラミックグリーンシートの整列（Ａｌｉｇｎｍｅｎｔ）不良の問題により、段差改善の効果が微小である状況である。
【００１３】
本発明は、上記の問題点を解決するためのものであって、本発明は、高容量の積層セラミック電子部品であって、部品内部の段差が小さくなるように部品の構成及び部品の製造工程を改善することにより、耐電圧特性を向上させた積層セラミック電子部品及びその製造方法を提供することをその目的とする。
【課題を解決するための手段】
【００１４】
本発明の一実施形態は、積層方向に積層される複数の誘電体層と前記積層方向において前記複数の誘電体層の各々を間に挟んで交互に配置された第１及び第２内部電極とを含んで静電容量を形成可能に構成されているアクティブ領域と、上記アクティブ領域の上面および下面の少なくとも一面に設けられる保護層と、を含むセラミックボディと、上記第１及び第２内部電極と電気的に連結され、上記積層方向と直交する上記セラミックボディの長軸方向における上記セラミックボディの両端面上にそれぞれ形成される第１及び第２外部電極と、を含み、上記セラミックボディは、上記長軸方向において上記第１及び第２内部電極とそれぞれ対向するように上記第１及び第２外部電極からマージン部に達するまで上記アクティブ領域の長さ方向に沿って延在する形で設けられた複数の第１及び第２ダミー電極を含み、上記アクティブ領域のマージン部には上記アクティブ領域の幅方向に沿って延在する段差吸収層が形成されている積層セラミック電子部品を提供する。
【００１５】
本発明の他の実施形態は、積層方向に積層される複数の誘電体層と前記積層方向において前記複数の誘電体層の各々を間に挟んで交互に配置された第１及び第２内部電極とを含んで静電容量を形成可能に構成されているアクティブ領域と、上記アクティブ領域の上面および下面の少なくとも一面に設けられる保護層と、を含むセラミックボディと、上記第１及び第２内部電極と電気的に連結され、上記積層方向と直交する上記セラミックボディの長軸方向における上記セラミックボディの両端面上にそれぞれ形成される第１及び第２外部電極と、を含み、上記セラミックボディは、上記第１及び第２内部電極とそれぞれ対向するように上記第１及び第２外部電極からマージン部に達するまで上記アクティブ領域の長さ方向に沿って延在する形で設けられた複数の第１及び第２ダミー電極を含み、上記アクティブ領域のマージン部には上記アクティブ領域の幅方向に沿って延在する少なくとも一つ以上のギャップ部が形成されており、上記ギャップ部に隣接した第１及び第２内部電極は、上記内部電極の上記積層方向において、上記ギャップ部から離れる方向に曲がるように構成されている積層セラミック電子部品を提供する。
【００１６】
本発明の他の実施形態は、セラミックグリーンシートを準備する段階と、上記セラミックグリーンシート上に導電性金属ペーストを用いて内部電極パターンを形成する段階と、上記セラミックグリーンシートのマージン部において上記セラミックグリーンシートの幅方向に沿って層状に延在するセラミック部材を形成することで段差吸収層を形成する段階と、上記内部電極パターンの間にダミーパターンを形成する段階と、上記セラミックグリーンシートを積層し、上記ダミーパターンの中央部を切断することで、前記幅方向と直交する積層方向に積層された複数の誘電体層と前記積層方向において前記複数の誘電体層の各々を間に挟んで交互に配置された第１及び第２内部電極とを含んで構成されることで静電容量の形成に寄与するアクティブ領域と、上記アクティブ領域の上面および下面の少なくとも一面に設けられる保護層と、を含むセラミックボディを形成する段階と、上記第１内部電極及び第２内部電極と電気的に接続される第１外部電極及び第２外部電極を形成する段階と、を含み、上記セラミックボディは、上記第１及び第２内部電極とそれぞれ対向するように上記第１及び第２外部電極からマージン部に達するまで上記アクティブ領域の長さ方向に沿って延在する形で設けられた複数の第１及び第２ダミー電極を含み、上記アクティブ領域の幅方向のマージン部には段差吸収層が配置される積層セラミック電子部品の製造方法を提供する。
【発明の効果】
【００１７】
本発明によると、静電容量の形成に寄与するアクティブ領域において、幅方向に延在するマージン部に段差吸収層を形成し、アクティブ領域の長さ方向に沿って延在する形でマージン部に複数の第１及び第２ダミー電極を形成することで、積層セラミック電子部品の内部構造において大きな段差部分が生じる問題を改善し、耐電圧特性を向上させた高容量の積層セラミック電子部品を実現することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態による積層セラミック電子部品を概略的に示す斜視図である。
【図２】本発明の一実施形態を説明するための図１のＡ−Ａ'線の断面図である。
【図３】図２のＰ領域を拡大した拡大図である。
【図４】本発明の一実施形態を説明するための図１のＢ−Ｂ'線の断面図である。
【図５】本発明の一実施形態を説明するための図１のＣ−Ｃ'線の断面図である。
【図６】図１に図示された積層セラミック電子部品の製造工程の一段階の概略的な平面図である。
【図７】図１に図示された積層セラミック電子部品の一部を示す概略的な分解斜視図である。
【発明を実施するための形態】
【００１９】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。
【００２０】
以下、添付図面を参照して本発明の好ましい実施形態による積層セラミック電子部品を説明し、特に積層セラミックキャパシターを挙げて説明するが、これに制限されるものではない。
【００２１】
図１は本発明の一実施形態による積層セラミックキャパシターを概略的に示す斜視図であり、図２は図１に示す積層セラミックキャパシターをＡ−Ａ'線に沿った切断面で切って見た場合の断面図である。
【００２２】
図３は図２に示す断面におけるＰ領域を拡大表示した拡大図である。
【００２３】
図１及び図２を参照すると、本発明の一実施形態による積層セラミックキャパシター１００は、誘電体層１１１と第１及び第２内部電極１２１、１２２とが交互に積層されたセラミックボディ１１０と、上記第１及び第２内部電極１２１、１２２と電気的に接続され、上記セラミックボディ１１０の長さ方向（図１に示す方向Ｌ）における両端面上にそれぞれ形成された第１及び第２外部電極１３１、１３２と、を含む。
【００２４】
本発明の一実施形態によると、積層セラミックキャパシターの「長さ方向」は図１において「Ｌ」で示す方向、「幅方向」は図１において「Ｗ」で示す方向、「厚さ方向」は図１において「Ｔ」で示す方向と定義することができる。上記「厚さ方向Ｔ」は、誘電体層を積み上げる方向、すなわち「積層方向」と同一の概念として用いることができる。
【００２５】
上記セラミックボディ１１０の形状は特に制限されないが、通常、六面体形状であることができる。また、その寸法は特に制限されないが、例えば、０．６ｍｍ×０．３ｍｍのサイズを有する寸法とすることができ、１．０μＦ以上の静電容量を有する高積層及び高容量の積層セラミックキャパシターとして構成することができる。
【００２６】
本発明の一実施形態によると、上記誘電体層１１１を形成する原料としては、チタン酸バリウム（ＢａＴｉＯ３）粉末を用いることができるが、これに制限されるものではなく、これにセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加された原料を用いることもできる。
【００２７】
上記第１内部電極１２１及び第２内部電極１２２は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀‐パラジウム（Ａｇ−Ｐｄ）の何れか一つ以上の物質からなる導電性ペーストを材料として用いて形成することができる。
【００２８】
第１及び第２外部電極１３１、１３２は、セラミックボディ１１０の長さ方向Ｌにおける両端面をそれぞれ覆い、セラミックボディ１１０の上記両端面の上に露出させられた第１及び第２内部電極１２１、１２２の端部と電気的に接続されるようにすることができる。
【００２９】
このような第１及び第２外部電極１３１、１３２はセラミックボディ１１０の上記両端面に導電性ペーストを塗布することで形成することができ、上記導電性ペーストの主要成分としては、銅（Ｃｕ）などの金属成分と、ガラス及び有機材料などを含むことができる。
【００３０】
本発明の一実施形態によると、上記セラミックボディ１１０は、厚さ方向Ｔに積層された複数の誘電体層１１１と厚さ方向Ｔにおいて複数の誘電体層１１１の各々を間に挟んで交互に配置された第１及び第２内部電極１２１、１２２とを含んで静電容量の形成に寄与するアクティブ領域Ｌａと、上記アクティブ領域Ｌａの上面と下面の少なくとも一面に設けられている保護層Ｌｃと、を含む。
【００３１】
上記セラミックボディ１１０は、複数の誘電体層１１１が厚さ方向Ｔに積層されることで形成されることができる。
【００３２】
より具体的には、上記セラミックボディ１１０は、図２に示すように、厚さ方向Ｔにおいて第１及び第２内部電極１２１、１２２と交互に積層されてキャパシターの静電容量の形成に寄与するアクティブ領域Ｌａに配置される誘電体層１１１と、上記アクティブ領域Ｌａの上面と下面のうちの少なくとも一面に設けられている保護層Ｌｃに配置される誘電体層１１１と、を含むことができる。
【００３３】
上記アクティブ領域Ｌａに配置される誘電体層１１１の１層の厚さは、積層セラミックキャパシターの容量設計に応じて任意に変更することができるが、本発明の一実施形態において、焼成後の一つの誘電体層１１１の厚さは１．０μｍ以下とすることができる。
【００３４】
上記セラミックボディ１１０のアクティブ領域Ｌａには、複数の第１及び第２内部電極１２１、１２２が配置される。
【００３５】
上記第１及び第２内部電極１２１、１２２は、誘電体層１１１を形成するセラミックグリーンシート上に形成されて積層された後、焼結されることにより、それぞれの誘電体層１１１を間に挟むようにして積層される形で上記セラミックボディ１１０の内部に形成することができる。
【００３６】
その結果、上記内部電極は、以下のような構造を実現することとなる。すなわち、互いに異なる極性を有する第１内部電極１２１と第２内部電極１２２とが一対をなし、アクティブ領域Ｌａに配置される誘電体層１１１を挟んで積層方向に沿って対向配置されることで静電容量を形成するような構造を実現している。
【００３７】
第１及び第２内部電極１２１、１２２は、セラミックボディ１１０の長さ方向Ｌに沿って延在するように設けられ、このように延在して設けられた第１及び第２内部電極１２１、１２２の一方の端部がセラミックボディ１１０の長さ方向Ｌにおける両端面の一方に露出させられるような構造とすることができる。
【００３８】
本発明では、誘電体層１１１が長さ方向Ｌに沿って延在する範囲内において、内部電極が形成されていない誘電体層１１１の領域をマージン部と称する。
【００３９】
図２に示すように、セラミックキャパシターの幅方向（Ｗ方向）に沿って延在する形で形成されたマージン部を幅方向のマージン部ＭＷと称し、後述するように、図４に示すセラミックキャパシターの長さ方向（Ｌ方向）に沿って延在する形で形成されたマージン部を長さ方向のマージン部ＭＬと称する。
【００４０】
すなわち、誘電体層１１１の各々は、長さ方向（Ｌ方向）に沿って延在する範囲内において第１内部電極１２１または第２内部電極１２２が形成されていない長さ方向のマージン部ＭＬを有し、幅方向（Ｗ方向）に沿って延在する範囲内で第１内部電極１２１または第２内部電極１２２が形成されていない幅方向のマージン部ＭＷを有する構造とすることができる。
【００４１】
上記第１及び第２内部電極１２１、１２２の厚さは用途などに応じて適宜決めることができ、例えば、１．０μｍ以下とすることができる。
【００４２】
本発明の一実施形態によると、上記セラミックボディ１１０を構成する誘電体層１１１は、当業界で一般的に用いられるセラミック粉末を含むことができる。この粉末に含まれる物質としては、以下の物質に制限されるものではないが、例えば、ＢａＴｉＯ３系セラミック粉末を含むことができる。ＢａＴｉＯ３系セラミック粉末としては、これに制限されるものではないが、例えば、ＢａＴｉＯ３にＣａ、Ｚｒなどが一部固溶した（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３、またはＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３などが挙げられる。上記セラミック粉末の平均粒径はこれに制限されるものではないが、例えば、０．８μｍ以下であり、好ましくは０．０５〜０．５μｍであることができる。
【００４３】
また、誘電体層１１１は、上記セラミック粉末とともに、遷移金属酸化物または炭化物、希土類元素及びＭｇ、Ａｌなどを含むことができる。
【００４４】
本発明の一実施形態によると、上記アクティブ領域Ｌａの幅方向のマージン部には段差吸収層１１２が配置される。
【００４５】
アクティブ領域Ｌａの幅方向に沿って延在するアクティブ領域Ｌａ内のマージン部に段差吸収層１１２を配置する方法は、特定の方法に制限されず、製造工程段階でセラミックグリーンシート上に導電性金属ペーストを塗布した後、幅方向において上記ペーストが塗布されていない領域であるマージン部に段差吸収用セラミック材料を塗布する方法により行われることができる。
【００４６】
または、アクティブ領域Ｌａの幅方向に沿って延在するアクティブ領域Ｌａ内のマージン部に段差吸収層１１２を配置する別の方法として、マージン部に段差吸収層１１２が配置された少なくとも一つ以上の別の誘電体層１１１'を挿入することにより行う方法を用いることもできる。この場合、焼成後に第１及び第２内部電極１２１、１２２となる導電性金属ペーストが塗布された第１セラミックグリーンシートを複数枚積層し、続いて、両側端部にセラミック部材を形成することで段差吸収層が形成された第２セラミックグリーンシートを準備し、第１セラミックグリーンシートを複数枚積層した積層体の上部に第２セラミックグリーンシートを積層することにより、マージン部に段差吸収層１１２を配置することができる。
【００４７】
近年、積層されるセラミックグリーンシートの数が増加するに伴い、セラミックグリーンシートの積層工程及び圧着工程が製品の信頼性に与える影響が大きくなってきたという問題点が発生している。
【００４８】
すなわち、セラミックグリーンシートは、内部電極が形成される部分である内部電極形成部と内部電極が形成されない内部電極非形成部に相当するマージン部とからなっており、セラミックグリーンシートが積層された後に所定の圧力が印加されて互いに圧着される際に、内部電極形成部と内部電極非形成部であるマージン部との間の段差が大きくなって耐電圧特性が低下するという問題がある。
【００４９】
そこで、本発明の一実施形態によれば、上記アクティブ領域Ｌａの幅方向Ｗに沿って延在する上記アクティブ領域Ｌａ内のマージン部に段差吸収層１１２を配置することで、上述した段差の問題を改善して、耐電圧特性を向上させた高容量の積層セラミック電子部品を実現することができる。
【００５０】
特に、一実施形態においては、アクティブ領域Ｌａの幅方向Ｗに沿って延在する上記アクティブ領域Ｌａ内のマージン部に段差吸収層１１２が配置された少なくとも一つ以上の別の誘電体層を挿入することで、上述した段差の問題を改善して、耐電圧特性を向上させた高容量の積層セラミック電子部品を実現することができる。
【００５１】
すなわち、静電容量の形成に寄与するアクティブ領域Ｌａは、第１及び第２内部電極１２１、１２２と交互に積層配置される複数の誘電体層１１１とは別に、少なくとも一つ以上の別の誘電体層１１１'を配置するような構造を有することができる。その際、当該少なくとも一つ以上の別の誘電体層１１１'は、内部電極非形成部として幅方向Ｗに沿って延在するマージン部ＭＷに段差吸収層１１２を配置することができるように形成されている。
【００５２】
図２を参照すると、上記段差吸収層１１２は、上記セラミックボディの幅方向Ｗにおいて、上記アクティブ領域Ｌａのマージン部ＭＷに該当する領域に配置されるようにすることができる。
【００５３】
本発明の一実施形態によると、上記段差吸収層１１２の厚さｔｂは、上記誘電体層１１１の厚さｔｄの１０倍〜２０倍程度大きくなるようにすることができる。
【００５４】
上記段差吸収層１１２の厚さｔｂが、上記誘電体層１１１の厚さｔｄの１０倍〜２０倍程度大きくなるように形成することで、内部電極の積層により発生する段差を相殺することができ、耐電圧特性を改善することができる。
【００５５】
例えば、誘電体層１１１の厚さｔｄが０．４μｍ程度である場合、上記段差吸収層１１２の厚さｔｂは４μｍ〜８μｍ程度となるように形成することができる。
【００５６】
本発明の一実施形態によると、複数の第１及び第２内部電極１２１、１２２のうち幅方向Ｗにおいて上記段差吸収層１１２と隣接した二つの内部電極の端部は、上記第１及び第２内部電極１２１、１２２の積層方向に曲げて形成することができ、その結果、当該二つの内部電極における端部の先端位置は、当該隣接した段差吸収層１１２の厚み幅における中心位置から積層方向Ｔに沿ってオフセットされるように形成することができる。
【００５７】
幅方向Ｗにおいて上記段差吸収層１１２に隣接した二つの内部電極における端部の先端位置が当該隣接した段差吸収層１１２の中心位置からオフセットされる方向とは、図２及び図３に示すように、内部電極１２１、１２２あるいは誘電体層１１１の積層方向、すなわち、セラミックボディ１１０の厚さ方向Ｔであって、段差吸収層１１２の厚み幅の中心位置からオフセットされる方向を意味することができる。
【００５８】
すなわち、誘電体層１１１の厚さより１０倍〜２０倍程度大きい厚さを有する段差吸収層１１２がセラミックボディ１１０の幅方向に沿って延在するマージン部ＭＷに配置されることで、段差吸収層１１２の存在により、圧着過程で段差吸収層１１２に隣接した二つの内部電極の端部が厚み方向Ｔに曲がるような構造を実現することができる。
【００５９】
上記のように曲げて形成された内部電極の端部は、段差吸収層１１２の存在により、隣接した段差吸収層１１２の厚み幅における中心位置から離れる方向にオフセットされるように曲げられることが可能である。
【００６０】
幅方向Ｗにおいて上記段差吸収層１１２と隣接した二つの内部電極１２１、１２２の端部の曲げ角度（θ）は、上記誘電体層１１１の積層面を基準として、３度〜１５度程度とすることができる。
【００６１】
誘電体層１１１の積層面を基準として端部の向きが３度〜１５度程度曲がった内部電極は、上記段差吸収層１１２に隣接した二つの内部電極１２１、１２２の全てであってもよいが、これに制限されるものではなく、一部のみがこれを満たしてもよい。
【００６２】
幅方向Ｗにおいて上記段差吸収層１１２と隣接した二つの内部電極１２１、１２２における端部の向きが誘電体層１１１の積層面を基準として３度〜１５度程度曲げて形成されていることにより、耐電圧特性に優れるとともに、高容量の積層セラミックキャパシターを実現することができる。
【００６３】
幅方向Ｗにおいて上記段差吸収層１１２と隣接した二つの内部電極１２１、１２２の端部の向きが誘電体層１１１の積層面を基準として曲がった角度が３度未満である場合には、容量が減少して高容量の積層セラミックキャパシターを実現することができない。
【００６４】
一方、幅方向Ｗにおいて上記段差吸収層１１２と隣接した二つの内部電極１２１、１２２における端部の向きが誘電体層１１１の積層面を基準として曲がった角度が１５度を超える場合には、耐電圧特性が低下し得る。
【００６５】
本発明の一実施形態によると、幅方向Ｗにおいて上記段差吸収層１１２と隣接した二つの内部電極１２１、１２２の間の離間距離は、他の二つの内部電極同士の間の離間距離よりも大きくすることができる。
【００６６】
本発明の一実施形態において、アクティブ領域Ｌａの幅方向に沿って延在するアクティブ領域Ｌａ内のマージン部に段差吸収層１１２が配置された少なくとも一つ以上の別の誘電体層を挿入して段差吸収層１１２を形成する場合、以下のようにすることができる。すなわち、段差吸収層１１２が配置された別の誘電体層１１１を挿入する際に、２層以上の内部電極が配置された誘電体層で構成された一つのユニットと隣接したユニットとの間に当該別の誘電体層１１１'が配置されるようにすることができる。
【００６７】
これにより、幅方向Ｗにおいて段差吸収層１１２と隣接した二つの内部電極１２１、１２２の間には、内部電極が配置された誘電体層１１１と段差吸収層が配置された別の誘電体層１１１'が配置され、他の二つの内部電極の間には、内部電極が配置された誘電体層１１１のみが配置される。
【００６８】
したがって、幅方向Ｗにおいて段差吸収層１１２と隣接した二つの内部電極１２１、１２２の間の離間距離が、他の二つの内部電極の間の離間距離よりも大きくなるように内部電極が配置される。
【００６９】
図４は、本発明の一実施形態を説明するために、図１に示す積層セラミック電子部品をＢ−Ｂ'線に沿った切断面で切って見た場合の断面図である。
【００７０】
図５は、本発明の一実施形態を説明するために、図１に示す積層セラミック電子部品をＣ−Ｃ'線に沿った切断面で切って見た場合の断面図である。
【００７１】
図４及び図５を参照すると、上記セラミックボディ１１０は、上記アクティブ領域Ｌａの幅方向に沿って延在する上記アクティブ領域Ｌａ内のマージン部ＭＷに段差吸収層１１２が配置されるとともに、上記第１及び第２内部電極１２１、１２２とそれぞれ対向するように上記第１及び第２外部電極１３１、１３２から上記アクティブ領域Ｌａの長さ方向のマージン部ＭＬに達するまで延在するように設けられた複数の第１及び第２ダミー電極１２３、１２４を含む。
【００７２】
上記複数の第１及び第２ダミー電極１２３、１２４は、厚み方向Ｔにおいて、上記第１及び第２内部電極１２１、１２２の高さと同一または近似した程度の高さを有する。
【００７３】
また、上記複数の第１及び第２ダミー電極１２３、１２４は、上記第１及び第２内部電極１２１、１２２から離隔して配置されるため、電気的に絶縁されている。
【００７４】
本発明の一実施形態によると、上記セラミックボディ１１０が、第１及び第２内部電極１２１、１２２とそれぞれ対向するように上記第１及び第２外部電極１３１、１３２から上記アクティブ領域Ｌａの長さ方向のマージン部ＭＬに達するまで延在するように設けられた複数の第１及び第２ダミー電極１２３、１２４を含むことで、内部電極により発生する段差が解消されることができる。
【００７５】
上記第１及び第２ダミー電極１２３、１２４は、上記アクティブ領域Ｌａの内部において、好ましくは第１及び第２内部電極１２１、１２２と同一の水平面上に配置することができる。
【００７６】
また、上記第１及び第２ダミー電極１２３、１２４は、第１及び第２内部電極１２１、１２２を形成した方法と同一の方法により、導電性金属を含む導電性ペーストをセラミックグリーンシート上に所定の厚さに印刷することで形成することができる。
【００７７】
この際、上記導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、またはこれらの合金を材料として含むことができるが、本発明を実施する際には、これらの材料に限定されるものではない。
【００７８】
上記第１及び第２ダミー電極１２３、１２４は、セラミックボディ１１０の長さ方向Ｌにおける両端面のうち、誘電体層１１１上に配置された第１及び第２内部電極１２１、１２２が露出される側の端面とは反対側の端面の上に交互に露出させられ、当該露出させられた箇所において第１及び第２外部電極１３１、１３２と接続されるように形成することができる。
【００７９】
また、第１及び第２ダミー電極１２３、１２４の長さａは、全てが同一となるように形成されてもよく、その一部が異なる長さとなるように形成されてもよい。
【００８０】
上記第１及び第２ダミー電極１２３、１２４は、積層セラミック電子部品１００の長さ方向Ｌにおける段差を解消してデラミネーションの発生を抑制するためのものであって、第１または第２ダミー電極１２３、１２４の長さをａ、上記アクティブ領域の長さ方向Ｌにおけるマージン部ＭＬの間隔をｂと規定したときに、好ましくは０．２≦ａ／ｂ≦０．８の範囲内となるようにすることができる。
【００８１】
上記アクティブ領域の長さ方向Ｌにおけるマージン部ＭＬの間隔ｂに対する第１または第２ダミー電極１２３、１２４の長さａの比（ａ／ｂ）が０．２≦ａ／ｂ≦０．８の範囲内となるように調節することで、上述した段差の問題を解消して、優れた信頼性を有する積層セラミック電子部品を実現することができる。
【００８２】
比ａ／ｂの値が０．２未満となる場合には、段差を解消する効果が不十分となると同時にデラミネーションの発生を抑制する効果も低下するため、デラミネーションが発生する恐れがあり、比ａ／ｂの値が０．８を超える場合には、アクティブ領域の長さ方向Ｌのマージン部ＭＬで電極未形成部の段差が急激に増加して、信頼性に劣るという問題がある。
【００８３】
本発明の他の実施形態による積層セラミック電子部品は、積層方向に積層された複数の誘電体層１１１と積層方向において複数の誘電体層１１１の各々を間に挟むように交互に配置された第１及び第２内部電極１２１、１２２とを含んで静電容量の形成に寄与するアクティブ領域Ｌａと、上記アクティブ領域Ｌａの上面と下面のうちの少なくとも一面に設けられる保護層Ｌｃと、を含むセラミックボディ１１０と、上記第１及び第２内部電極１２１、１２２と電気的に連結され、上記セラミックボディ１１０の長さ方向Ｌにおける両端面にそれぞれ形成される第１及び第２外部電極１３１、１３２と、を含み、上記セラミックボディ１１０は、上記第１及び第２内部電極１２１、１２２とそれぞれ対向するように上記第１及び第２外部電極１３１、１３２から上記アクティブ領域Ｌａの長さ方向のマージン部に達するまで延在するように設けられた複数の第１及び第２ダミー電極１２３、１２４を含み、上記アクティブ領域Ｌａの幅方向のマージン部ＭＷには少なくとも一つ以上のギャップ部１１２ａが配置されており、上記ギャップ部１１２ａに隣接した第１及び第２内部電極１２１、１２２は、上記内部電極の積層方向において、上記ギャップ部１１２ａから離れる方向に曲がっている。
【００８４】
上記ギャップ部１１２ａは、セラミックボディの幅方向のマージン部ＭＷに対応するセラミックグリーンシートの両側端部にセラミック部材を形成することで段差吸収層を形成し、複数のセラミックグリーンシートを積層及び圧着、焼成する際に、段差吸収層によってセラミックボディの幅方向のマージン部に形成される部分であると定義することができる。
【００８５】
また、セラミックボディの幅方向Ｗのマージン部ＭＷに段差吸収層が配置されるため、段差吸収層に隣接した二つの内部電極パターンの端部が曲げて形成することができる。
【００８６】
これにより、焼成後に曲がった二つの内部電極の端部付近においてセラミックボディ１１０のマージン部ＭＷにギャップ部１１２ａを配置するようにすることができる。
【００８７】
また、焼成後にギャップ部１１２ａに隣接した二つの内部電極１２１、１２２の間の離間距離は、他の二つの内部電極の間の離間距離よりも大きい。
【００８８】
また、焼成後にセラミックボディ１１０の幅方向Ｗのマージン部ＭＷには、曲がった二つの内部電極の端部付近にギャップ部１１２ａが配置されるため、ギャップ部１１２ａに隣接した二つの内部電極１２１、１２２の端部の間の離間距離が、他の二つの内部電極の端部の間の離間距離よりも大きい。
【００８９】
上記ギャップ部１１２ａに隣接した二つの内部電極１２１、１２２の間の離間距離と、他の二つの内部電極の間の離間距離との差は、中央部に比べて端部でより大きくなるように形成されているという特徴を有する。
【００９０】
上記の特徴は、焼成後のセラミックボディ１１０の幅方向Ｗのマージン部ＭＷには、曲がった二つの内部電極の端部付近にギャップ部１１２ａが配置されるためである。
【００９１】
その他の特徴は、上述の本発明の一実施形態による積層セラミック電子部品の特徴と同様であるため、ここでは省略する。
【００９２】
図６は図１に図示された積層セラミック電子部品の製造工程の一段階の概略的な平面図である。
【００９３】
図７は図１に図示された積層セラミック電子部品の一部を示す概略的な分解斜視図である。
【００９４】
図６及び図７を参照すると、本発明の他の実施形態による積層セラミックキャパシターの製造方法は、セラミックグリーンシートを準備する段階と、上記セラミックグリーンシート上に導電性金属ペーストを用いて内部電極パターンを形成する段階と、上記セラミックグリーンシートの幅方向Ｗのマージン部ＭＷにセラミック部材を形成することで段差吸収層１１２を形成する段階と、上記内部電極パターンの間にダミーパターンを形成する段階と、上記セラミックグリーンシートを積層し、上記ダミーパターンの中央部を切断することで、積層方向に積層された複数の誘電体層１１１と当該積層方向において複数の誘電体層１１１の各々を間に挟むようにして交互に配置された第１及び第２内部電極１２１、１２２とを含んで静電容量の形成に寄与するアクティブ領域と、上記アクティブ領域の上面および下面のうちの少なくとも一面に設けられる保護層と、を含むセラミックボディを形成する段階と、上記第１内部電極及び第２内部電極１２１、１２２と電気的に接続される第１外部電極１３１及び第２外部電極１３２を形成する段階と、を含む。
【００９５】
また、上記の製造方法により製造された積層セラミック電子部品において、上記セラミックボディは、上記第１及び第２内部電極１２１、１２２とそれぞれ対向するように上記第１及び第２外部電極１３１、１３２から上記アクティブ領域の長さ方向Ｌのマージン部ＭＬに達するまで延在するように設けられた複数の第１及び第２ダミー電極１２３、１２４を含み、上記アクティブ領域の幅方向Ｗのマージン部ＭＷには段差吸収層が配置される。
【００９６】
本発明の他の実施形態による積層セラミックキャパシターの製造方法では、先ず、セラミックグリーンシートを準備する。
【００９７】
セラミックグリーンシートは、通常の積層セラミックキャパシターで用いられるセラミックグリーンシートと同一であり、セラミック粉末、バインダー、溶剤を混合してスラリーを製造した後、上記スラリーをドクターブレード法により数μｍの厚さを有するシート状に製作することができる。
【００９８】
上記スラリーは、セラミックボディのアクティブ領域の一部の誘電体層１１１と保護層を構成する誘電体層１１１を形成するセラミックグリーンシート用スラリーである。
【００９９】
一方、他の方法として、上記セラミックグリーンシートと同様だが、両側端部にセラミック部材２２を形成して段差吸収層１１２が形成されるように他のセラミックグリーンシートをさらに準備してもよい。
【０１００】
上記セラミック部材２２は、上記セラミックグリーンシートと同様に、セラミック粉末、バインダー、溶剤を混合したスラリー形態であることができるが、上記セラミックグリーンシートを形成するスラリーとは、バインダー及び溶剤の含量が異なる。
【０１０１】
次に、上記セラミックグリーンシート上に導電性金属ペーストを塗布して内部電極パターンを形成する。
【０１０２】
上記内部電極パターンは、スクリーン印刷法またはグラビア印刷法により形成することができる。
【０１０３】
次に、上記セラミックグリーンシートの幅方向Ｗのマージン部ＭＷにセラミック部材を形成することで段差吸収層１１２を形成する。
【０１０４】
上記セラミックグリーンシートの幅方向Ｗのマージン部ＭＷにセラミック部材を形成する方法は、特に制限されるものではないが、例えば、印刷法により行ってもよく、打ち抜きにより形成してもよい。
【０１０５】
そして、上記内部電極パターンの間にダミーパターン１２０を形成する。
【０１０６】
上記ダミーパターン１２０は、積層セラミック電子部品の製作後に第１及び第２ダミー電極１２３、１２４になる。
【０１０７】
次に、上記セラミックグリーンシートを積層し、上記ダミーパターン１２０の中央部を切断して焼成することで、複数の誘電体層１１１と複数の誘電体層１１１の各々を間に挟むようにして交互に配置された第１及び第２内部電極１２１、１２２とを含んで静電容量の形成に寄与するアクティブ領域と、上記アクティブ領域の上面と下面のうち少なくとも一面に設けられる保護層と、を含むセラミックボディを形成する。
【０１０８】
次に、セラミックボディの両端を覆い、且つセラミックボディの両側面に露出させられた第１及び第２内部電極１２１、１２２の端部と電気的に接続されるように、第１及び第２外部電極１３１、１３２を形成する。
【０１０９】
その後、外部電極の表面にニッケル、スズなどのメッキ処理を施すことができる。
【０１１０】
下記表１は、第１及び第２内部電極１２１、１２２の積層方向において、上記第１及び第２内部電極１２１、１２２の端部の曲げ角度（θ）を変化させた場合における積層セラミックキャパシターの静電容量と耐電圧特性の良否を比較した表である。
【０１１１】
【表１】
2017152674.tif 000003
＊：比較例
【０１１２】
上記表１において静電容量は、目標静電容量を１０％以上超える場合には非常に良好（◎）、目標静電容量に比して０．０％〜１０％である場合には良好（○）、目標静電容量未満である場合には不良（×）であると判定した。
【０１１３】
耐電圧特性の場合、目標耐電圧を１０％以上超える場合には非常に良好（◎）、目標耐電圧に比して０．０％〜１０％である場合には良好（○）、目標静電容量未満である場合には不良（×）であると判定した。
【０１１４】
上記表１を参照すると、第１及び第２内部電極の端部の曲げ角度（θ）が３度〜１５度の範囲内である場合に、高容量であり、且つ耐電圧特性に優れて、信頼性が改善されることが分かる。
【０１１５】
一方、試料１〜３は、第１及び第２内部電極１２１、１２２における端部の向きの曲げ角度（θ）が３度未満である場合に、静電容量が減少するという問題があり、試料１３及び１４は、第１及び第２内部電極１２１、１２２における端部の向きの曲げ角度（θ）が１５度を超える場合に、耐電圧特性が低下するという問題がある。
【０１１６】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【０１１７】
１００  積層セラミックキャパシター
１１０  セラミックボディ
１１１  誘電体層
１１２  段差吸収層
１１２ａ  ギャップ部
１２１、１２２  第１及び第２内部電極
１２３、１２４  第１及び第２ダミー電極
１３１、１３２  第１及び第２外部電極
【図１】
2017152674.tif 000004
【図２】
2017152674.tif 000005
【図３】
2017152674.tif 000006
【図４】
2017152674.tif 000007
【図５】
2017152674.tif 000008
【図６】
2017152674.tif 000009
【図７】
2017152674.tif 000010