(57)【要約】【課題】半導体素子へのダメージを防止し、高信頼性の半導体素子を提供する。【解決手段】本発明の半導体装置は、本発明の半導体素子は、ボンディングワイヤによる電気的接続が可能な半導体素子であって、半導体素子と、半導体素子上に配置された電極パッドと、電極パッド上に配置された第１のバリア層と、第１のバリア層上に配置された第２のバリア層と、第２のバリア層上に配置された第３のバリア層と、を備える半導体素子であって、電極パッドは、電極パッド表面に複数の凹部を有し、第１のバリア層が、電極パッドの複数の凹部に食い込んでいることを特徴とする。【選択図】図１
2017152636.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、前記半導体素子が主面に搭載された基板と、前記基板の主面または側面に配置され、前記半導体素子を囲むように配置されたケースと、前記ケースによって包囲された前記基板の主面側を被覆する封止体と、を備えた半導体装置において、前記基板の一方の主面に、複数の柱状の突起部を有することを特徴とする半導体装置。
ボンディングワイヤによる電気的接続が可能な半導体素子であって、半導体素子と、前記半導体基板上に配置された電極パッドと、前記電極パッド上に配置された第１のバリア層と、前記第１のバリア層上に配置された第２のバリア層と、前記第２のバリア層上に配置された第３のバリア層と、を備える半導体素子であって、前記電極パッドは、電極パッド表面に複数の凹部を有し、前記第１のバリア層が、前記電極パッドの複数の凹部に食い込んでいることを特徴とする半導体素子。
【請求項２】
前記電極パッドは、Ａｌを主成分とすることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１のバリア層はＮｉ層であり、前記第２のバリア層はＰｄ層であり、前記第３のバリア層は、Ａｕ層であることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ボンディングワイヤが接続される電極パッドを有する半導体素子に関する。
【背景技術】
【０００２】
一般的に、半導体素子における電気的接続部には、ワイヤボンディング接続がよく用いられている。この電極パッドの材質としては、ＡｌあるいはＡｌ合金が用いられ、ボンディングワイヤの材質としては、導電性の高い金属であるＡｕ、Ａｌ、Ｃｕなどが用いられている。
【０００３】
このため、電極パッドをＡｌ-Ｃｕ合金で構成し、電極パッド中のＣｕ濃度を高くすることにより、電極パッドを硬くし、Ｃｕワイヤを接合する際の衝撃を受けても変形しにくくすることが知られている。（特許文献１）
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１８７０７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の従来技術では、半導体素子の製造プロセスのばらつきにより、電極パッドの硬度がばらつく恐れがあり、安定的に半導体素子へのダメージを防止するには不十分であるという課題がある。
【０００６】
そこで、本発明は、上記問題点を鑑み、半導体素子へのダメージを防止し、高信頼性の半導体素子を提供するものである。
【課題を解決するための手段】
【０００７】
上述の課題を解決するために、本発明は以下に掲げる構成とした。
本発明の半導体素子は、ボンディングワイヤによる電気的接続が可能な半導体素子であって、半導体素子と、半導体基板上に配置された電極パッドと、電極パッド上に配置された第１のバリア層と、第１のバリア層上に配置された第２のバリア層と、第２のバリア層上に配置された第３のバリア層と、を備える半導体素子であって、電極パッドは、電極パッド表面に複数の凹部を有し、第１のバリア層が、電極パッドの複数の凹部に食い込んでいることを特徴とする。また、電極パッドは、Ａｌを主成分とすることを特徴とする。また、第１のバリア層はＮｉ層であり、第２のバリア層はＰｄ層であり、第３のバリア層は、Ａｕ層であることを特徴とする。
【発明の効果】
【０００８】
本発明は、以上のように構成されているので、半導体素子へのダメージを防止し、高信頼性の半導体素子を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例１に係る半導体素子１００のボンディングパッド付近の断面模式図である。
【図２】発明の実施例１に係る半導体素子１００に、ボンディングワイヤ６を接合した状態の断面模式図である。
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための形態について、図を参照して詳細に説明する。なお以下の図面の記載において、同一または類似の部分には、同一または類似の符号で表している。但し、図面は模式的なものであり、寸法関係の比率等は現実のものとは異なる。したがって、具体的な寸法等は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また、以下に示す実施の形態は、この発明の技術的思想を具体化するための例示であって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。この発明の実施の形態は、要旨を逸脱しない範囲内で種々変更して実施できる。
【実施例】
【００１１】
以下、図面を参照して本発明の実施例に係る半導体素子１００を説明する。図１は、本発明の実施例に係る半導体素子１００のボンディングパッド付近の断面模式図である。半導体素子１００のボンディングパッドは、半導体基板１、電極パッド２、第１のバリア層３、第２のバリア層４、第３のバリア層５から成っている。
【００１２】
半導体基板１は、主にＳｉ半導体が用いられるが、Ｓｉ半導体に比べて高温状態での動作が可能であり、またスイッチング速度が速く、低損失である化合物半導体、例えばＳｉＣ半導体やＧａＮ半導体等の化合物半導体で構成することもできる。
【００１３】
電極パッド２は、半導体基板上に配置されている。電極パッド２は、電気抵抗率が小さい金属、例えばＡｌ、Ａｌ-Ｓｉ、Ａｌ-Ｓｉ-Ｃｕ合金などが用いられる。ＡｌのＳｉ中への侵入防止として、ＴｉＮ、ＴｉＷ、Ｗにて、バリアメタル層を形成してもよい。
【００１４】
第１のバリア層は、電極パッド上に配置されている。第１のバリア層は、電解めっき法または無電解めっき法で析出させた金属膜である。本実施例では無電解めっき法で析出させたＮｉ膜である。ボンディングワイヤとの接続時の衝撃ダメージを緩和する。第１のバリア層の厚さは、３μｍ以上である。ボンディングワイヤの材質に応じて、コバルト、リン、ボロンなどの不純物を添加し硬さを増してもよい。
【００１５】
第２のバリア層は、第１のバリア層上に配置されている。第２のバリア層は、電解めっき法または無電解めっき法で析出させた金属膜である。本実施例では無電解めっき法で析出させたＰｄ膜である。第１のバリア層からの不純物拡散を防止するために、厚みは０．１μｍ以上である。ボンディングワイヤの材質に応じて、コバルト、リン、ボロンなどの不純物を添加し硬さを増してもよい。
【００１６】
第３のバリア層は、第２のバリア層上に配置されている。第３のバリア層は、電解めっき法または無電解めっき法で析出させた金属膜である。本実施例では無電解めっき法で析出させたＡｕ膜である。第２のバリア層の酸化防止を目的とし、厚みは０．０１μｍ以上である。ボンディングワイヤの材質に応じて、コバルト、リン、ボロンなどの不純物を添加し硬さを増してもよい。
【００１７】
図２は、図１に示した半導体素子１００に、ボンディングワイヤ６を接合した状態を模式した図である。ボンディングワイヤ６は、電気的接続のために用いられる金属の細線である。半導体素子１００とインナーリード（図示せず）とを電気的に接続する。本実施例では、細線の直径は３０μｍの銅線である。導電性の高い金属が望ましく、Ａｌ材、Ｃｕ材、Ａｕ材などが好ましい。
【００１８】
次に、上述の実施例に係る半導体素子１００の効果を説明する。
【００１９】
本発明の実施例に係る半導体素子によれば、第１のバリア層が、電極パッドの複数の凹部に食い込んで、ボンディングワイヤからの衝撃を分散する。これにより、半導体素子へのダメージを防止し、高信頼性の半導体素子を提供することができる。
【００２０】
上述のように、本発明を実施するための形態を記載したが、この開示から当業者には様々な代替実施の形態、実施例が可能であることは明らかである。
【符号の説明】
【００２１】
１、半導体基板
２、電極パッド
２１、凹凸部
３、第１のバリア層
４、第２のバリア層
５、第３のバリア層
６、ボンディングワイヤ
１００、半導体素子
【図１】
2017152636.tif 000003
【図２】
2017152636.tif 000004