(57)【要約】【課題】傾きが異なる第１及び第２のランプ信号を用いて画素信号を高精度でアナログからデジタルに変換することができる撮像装置を提供することを課題とする。【解決手段】撮像装置は、光電変換により画素信号を生成する画素部（１１０）と、第１のランプ信号又は第２のランプ信号を出力するランプ回路（１１３）と、第１又は第２のランプ信号を用いて画素信号をアナログからデジタルに変換するアナログデジタル変換器（１１４）と、アナログデジタル変換器により第１のランプ信号を用いて変換されたデジタル値と第２のランプ信号を用いて変換されたデジタル値との整合をとるための補正を行う補正回路（１２０）とを有し、補正回路は、第１の基準信号をアナログからデジタルに変換したデジタル値と、第２の基準信号をアナログからデジタルに変換したデジタル値とを基に、第１のランプ信号と第２のランプ信号の傾きの比を演算し、比を用いて補正を行う。【選択図】図１
2017152853.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により画素信号を生成する画素を含む画素部と、
時間と共にレベルが変化する第１のランプ信号又は前記第１のランプ信号より傾きが大きい第２のランプ信号を出力するランプ回路と、
前記画素信号が閾値より小さい場合には、前記第１のランプ信号を用いて前記画素信号をアナログからデジタルに変換し、前記画素信号が前記閾値より大きい場合には、前記第２のランプ信号を用いて前記画素信号をアナログからデジタルに変換するアナログデジタル変換器と、
前記アナログデジタル変換器により前記第１のランプ信号を用いて変換されたデジタル値と前記第２のランプ信号を用いて変換されたデジタル値との整合をとるための補正を行う補正回路とを有し、
前記アナログデジタル変換器は、少なくとも、前記第１のランプ信号を用いて第１の基準信号をアナログからデジタルに変換した第１のデジタル値と、前記第２のランプ信号を用いて前記第１の基準信号をアナログからデジタルに変換した第２のデジタル値と、前記第１のランプ信号を用いて第２の基準信号をアナログからデジタルに変換した第３のデジタル値と、前記第２のランプ信号を用いて前記第２の基準信号をアナログからデジタルに変換した第４のデジタル値とを出力し、
前記補正回路は、少なくとも、前記第１のデジタル値と前記第２のデジタル値と前記第３のデジタル値と前記第４のデジタル値とを基に、前記第１のランプ信号と前記第２のランプ信号の傾きの比を演算し、前記比を用いて前記補正を行うことを特徴とする撮像装置。
【請求項２】
前記補正回路は、前記アナログデジタル変換器により前記第２のランプ信号を用いて変換されたデジタル値に対して前記比を乗算することを特徴とする請求項１記載の撮像装置。
【請求項３】
前記補正回路は、少なくとも、前記第１のデジタル値と前記第２のデジタル値と前記第３のデジタル値と前記第４のデジタル値とを基に、前記第１のランプ信号と前記第２のランプ信号の傾きの比及びオフセットを演算し、前記比及び前記オフセットを用いて前記補正を行うことを特徴とする請求項１記載の撮像装置。
【請求項４】
前記補正回路は、前記アナログデジタル変換器により前記第２のランプ信号を用いて変換されたデジタル値に対して前記比を乗算し、前記乗算の結果に前記オフセットを加算することを特徴とする請求項３記載の撮像装置。
【請求項５】
前記アナログデジタル変換器は、
第１のフレームで、前記第１のデジタル値と、前記第２のデジタル値と、前記第１のランプ信号を用いて第４の基準信号をアナログからデジタルに変換した第７のデジタル値と、前記第２のランプ信号を用いて前記第４の基準信号をアナログからデジタルに変換した第８のデジタル値とを出力し、
第２のフレームで、前記第３のデジタル値と、前記第４のデジタル値と、前記第１のランプ信号を用いて第３の基準信号をアナログからデジタルに変換した第５のデジタル値と、前記第２のランプ信号を用いて前記第３の基準信号をアナログからデジタルに変換した第６のデジタル値とを出力し、
前記補正回路は、前記第１〜第８のデジタル値を基に、前記第１のランプ信号と前記第２のランプ信号の傾きの比を演算し、前記比を用いて前記補正を行うことを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
【請求項６】
前記第１のデジタル値と前記第８のデジタル値は、同じ値であることを特徴とする請求項５記載の撮像装置。
【請求項７】
さらに、前記画素部の画素信号をゲインで増幅するアンプを有し、
前記アナログデジタル変換器は、前記アンプのゲインが切り替えられた直後のフレームでは、少なくとも前記第１のデジタル値及び前記第８のデジタル値を出力することを特徴とする請求項６記載の撮像装置。
【請求項８】
前記アナログデジタル変換器は、
第３のランプ信号を用いて前記画素のリセット解除に基づく画素信号をアナログからデジタルに変換し、
前記画素の光電変換に基づく画素信号が前記閾値より小さい場合には、前記第１のランプ信号を用いて前記画素の光電変換に基づく画素信号をアナログからデジタルに変換し、前記画素の光電変換に基づく画素信号が前記閾値より大きい場合には、前記第２のランプ信号を用いて前記画素の光電変換に基づく画素信号をアナログからデジタルに変換し、
前記補正回路は、前記補正の後、前記画素の光電変換に基づく画素信号のデジタル値と前記画素のリセット解除に基づく画素信号のデジタル値との差分を演算することを特徴とする請求項１〜７のいずれか１項に記載の撮像装置。
【請求項９】
前記第３のランプ信号の傾きは、前記第１のランプ信号の傾きと同じであることを特徴とする請求項８記載の撮像装置。
【請求項１０】
画素部により、光電変換により画素信号を生成するステップと、
ランプ回路により、時間と共にレベルが変化する第１のランプ信号又は前記第１のランプ信号より傾きが大きい第２のランプ信号を出力するステップと、
アナログデジタル変換器により、少なくとも、前記第１のランプ信号を用いて第１の基準信号をアナログからデジタルに変換した第１のデジタル値と、前記第２のランプ信号を用いて前記第１の基準信号をアナログからデジタルに変換した第２のデジタル値と、前記第１のランプ信号を用いて第２の基準信号をアナログからデジタルに変換した第３のデジタル値と、前記第２のランプ信号を用いて前記第２の基準信号をアナログからデジタルに変換した第４のデジタル値とを出力するステップと、
補正回路により、少なくとも、前記第１のデジタル値と前記第２のデジタル値と前記第３のデジタル値と前記第４のデジタル値とを基に、前記第１のランプ信号と前記第２のランプ信号の傾きの比を演算するステップと、
前記アナログデジタル変換器により、前記画素信号が閾値より小さい場合には、前記第１のランプ信号を用いて前記画素信号をアナログからデジタルに変換し、前記画素信号が前記閾値より大きい場合には、前記第２のランプ信号を用いて前記画素信号をアナログからデジタルに変換するステップと、
前記補正回路により、前記演算された比を用いて、前記アナログデジタル変換器により前記第１のランプ信号を用いて変換されたデジタル値と前記第２のランプ信号を用いて変換されたデジタル値との整合をとるための補正を行うステップと
を有することを特徴とする撮像装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル一眼レフカメラ、デジタルスチルカメラ又はデジタルビデオカメラ等の撮像装置及び撮像装置の制御方法に関する。
【背景技術】
【０００２】
近年、デジタルビデオカメラ及びデジタルスチルカメラにおいて、高画素化及び高フレームレートが強く望まれている。撮像素子においても、画像の読み出し速度を高速化することは重要な課題の一つであり、特に撮像素子が有するアナログデジタル変換器の高速化が求められている。アナログデジタル変換器の高速化に伴い、非直線性が画像信号に与える影響は大きく、この課題を解決する技術が提案されている。特許文献１では、撮像素子に備えられたダミー画素に２つの基準電圧を入力し、それを複数回繰り返してアナログデジタル変換して読み出すことで、ダミー画素の増加を抑えつつ、非直線性を補正している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１４７１６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１のようなダミー画素にアナログデジタル変換器の補正に使用する基準電圧を入れ、そのアナログデジタル変換の結果を参照して補正係数の演算を行うような撮像装置の場合、ダミー画素を余分に持つ必要があるという製造上の課題が発生する。また、２つの異なる傾きのランプ信号を使用するアナログデジタル変換器を補正する時の有効な方法については述べられていない。
【０００５】
本発明の目的は、傾きが異なる第１のランプ信号と第２のランプ信号を用いて画素信号を高精度でアナログからデジタルに変換することができる撮像装置及び撮像装置の制御方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の撮像装置は、光電変換により画素信号を生成する画素を含む画素部と、時間と共にレベルが変化する第１のランプ信号又は前記第１のランプ信号より傾きが大きい第２のランプ信号を出力するランプ回路と、前記画素信号が閾値より小さい場合には、前記第１のランプ信号を用いて前記画素信号をアナログからデジタルに変換し、前記画素信号が前記閾値より大きい場合には、前記第２のランプ信号を用いて前記画素信号をアナログからデジタルに変換するアナログデジタル変換器と、前記アナログデジタル変換器により前記第１のランプ信号を用いて変換されたデジタル値と前記第２のランプ信号を用いて変換されたデジタル値との整合をとるための補正を行う補正回路とを有し、前記アナログデジタル変換器は、少なくとも、前記第１のランプ信号を用いて第１の基準信号をアナログからデジタルに変換した第１のデジタル値と、前記第２のランプ信号を用いて前記第１の基準信号をアナログからデジタルに変換した第２のデジタル値と、前記第１のランプ信号を用いて第２の基準信号をアナログからデジタルに変換した第３のデジタル値と、前記第２のランプ信号を用いて前記第２の基準信号をアナログからデジタルに変換した第４のデジタル値とを出力し、前記補正回路は、少なくとも、前記第１のデジタル値と前記第２のデジタル値と前記第３のデジタル値と前記第４のデジタル値とを基に、前記第１のランプ信号と前記第２のランプ信号の傾きの比を演算し、前記比を用いて前記補正を行う。
【発明の効果】
【０００７】
傾きが異なる複数のランプ信号を用いて画素信号を高精度でアナログからデジタルに変換することができる。
【図面の簡単な説明】
【０００８】
【図１】撮像装置の構成例を示す図である。
【図２】比較部の構成例及び動作タイミングを示す図である。
【図３】２つのランプ信号によるアナログデジタル変換の動作を示す図である。
【図４】アナログデジタル変換結果の補正を示す図である。
【図５】画素部、基準信号出力回路及び列アンプの構成例を示す図である。
【図６】画素部の構成例を示す図である。
【図７】第１の基準信号のアナログデジタル変換の動作を示す図である。
【図８】第２の基準信号のアナログデジタル変換の動作を示す図である。
【図９】撮像装置の動作を示す図である。
【図１０】撮像装置の制御方法を示すフローチャートである。
【図１１】撮像装置の動作を示す図である。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
図１は、本発明の第１の実施形態による撮像装置の構成例を示す図である。撮像装置は、撮像素子１００と、画像処理ＬＳＩ１５０とを有する。撮像素子１００は、例えばＣＭＯＳセンサであり、アナログデジタル変換器（ＡＤ変換器）を有し、光電変換により画像データを生成する。画像処理ＬＳＩ１５０は、画像処理部であり、撮像素子１００が出力する画像データに対して信号処理を行い、記録媒体に画像データを記録する。撮像素子１００は、タイミング制御部１０１、画素部１１０、垂直走査回路１１１、列アンプ１１２、ランプ回路１１３、列アナログデジタル変換器（列ＡＤＣ）１１４、水平転送回路１１７、信号処理回路１２０、及び外部出力回路１２１を有する。また、撮像素子１００は、基準信号出力回路１３０及びコントローラ回路１４０を有する。
【００１０】
コントローラ回路１４０は、撮像素子１００と画像処理ＬＳＩ１５０との間のインターフェース部であり、シリアル通信手段などを用いて、画像処理ＬＳ１５０Ｉから制御信号を入力する。画素部１１０は、光電変換により、入射光量に応じた画素信号を電圧として生成する行列状の複数の画素を有する。複数の画素の各々は、光を電荷に変換する光電変換素子（フォトダイオード）を有する。各々の光電変換素子の表面には、カラーフィルタとマイクロレンズが設けられる。Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色のカラーフィルタを用いることで、ＲＧＢ原色カラーフィルタによるベイヤー配列の周期構造の画素を構成することができるが、ベイヤー配列に限定されない。
【００１１】
タイミング制御部１０１は、撮像素子１００の各ブロックに対する動作クロック信号及びタイミング信号を供給し、各ブロックの動作を制御する。垂直走査回路１１１は、画素部１１０内の行列状の画素の信号を行単位で１フレーム中に順次読み出すためのタイミング制御を行う。画素部１１０では、１フレーム中に上の行から下の行にかけて、行単位で順次読み出され、１フレームの画像信号が出力される。
【００１２】
列アンプ１１２は、画素部１１０から読み出された画素信号を行単位で電気的にゲインで増幅する。列アンプ１１２が信号を増幅することにより、それ以降のランプ回路１１３及び列ＡＤＣ１１４で生成されるノイズに対して、画素の信号レベルが増幅され、等価的にＳＮ比を改善することができる。ただし、画素部１１０で生成されるノイズに対し、ランプ回路１１３及び列ＡＤＣ１１４で生成されるノイズが十分小さい回路構造においては、列アンプ１１２は必ずしも必須ではない。
【００１３】
基準信号出力回路１３０は、基準信号を列アンプ１１２に出力する。基準信号出力回路１３０の制御については、後に説明する。ランプ回路１１３は、時間と共にレベルが変化する一定の傾きを持つランプ形状電圧信号であるランプ信号を発生する信号発生器である。列ＡＤＣ１１４は、複数の比較部１１５及びカウンタ・ラッチ回路１１６の組みを列毎に有し、列アンプ１１２が出力するアナログ信号をデジタル信号に変換し、デジタル信号を水平転送回路１１７に出力する。比較部１１５は、列アンプ１１２の出力信号とランプ回路１１３のランプ信号とを比較する。カウンタ・ラッチ回路１１６は、比較部１１５の比較期間においてカウントを行い、比較部１１５の比較一致結果に応じて、そのカウント値をラッチする。ラッチされたカウント値は、アナログデジタル変換されたデジタル値である。その詳細動作は、後に説明する。
【００１４】
水平転送回路１１７は、カウンタ・ラッチ回路１１６にラッチされた各列のデジタルの画素信号を順次、信号処理回路１２０に出力する。信号処理回路１２０は、画素信号に対してデジタル信号処理を行い、処理後の信号を外部出力回路１２１に出力する。例えば、信号処理回路１２０は、画素信号に対して、デジタルのオフセット値を加えたり、シフト演算又は乗算を行うことにより、簡易にゲイン演算を行うことができる。また、画素部１１０に遮光した画素領域を設けることにより、信号処理回路１２０は、遮光した画素を利用したデジタルの黒レベルクランプ動作を行うことができる。
【００１５】
外部出力回路１２１は、シリアライザーを有し、信号処理回路１２０が出力する複数ビットのパラレル信号をシリアル信号に変換する。そして、外部出力回路１２１は、このシリアル信号を例えばＬＶＤＳ信号等に変換し、画像処理ＬＳＩ１５０に出力する。画像処理ＬＳＩ１５０は、外部出力回路１２１が出力する画像信号に対して画像処理を行う。
【００１６】
図２（ａ）は図１の各列の列ＡＤＣ１１４の構成例を示す図であり、図２（ｂ）は列ＡＤＣ１１４のアナログデジタル変換処理を示すタイミングチャートである。列ＡＤＣ１１４は、比較部１１５及びカウンタ・ラッチ回路１１６を有する。カウンタリセットにより、カウンタ・ラッチ回路１１６は、カウント値がリセットされ、カウント値のカウントを開始し、比較部１１５の出力信号は、ローレベルからハイレベルに変化する。列アンプ１１２は、画素信号ＶＡＭＰを出力する。ランプ回路１１３は、ランプ信号ＶＲＡＭＰの傾きの生成を開始する。ランプ信号ＶＲＡＭＰは、時間経過と共に大きくなる。比較部１１５は、ランプ信号ＶＲＡＭＰが画素信号ＶＡＭＰより大きくなると、出力信号をローレベルにする。カウンタ・ラッチ回路１１６は、比較部１１５の出力信号がハイレベルからローレベルに反転した時点のカウント値をラッチする。このラッチしたカウント値は、列アンプ１１２が出力した画素信号ＶＡＭＰをアナログからデジタルに変換した値である。なお、ランプ信号ＶＲＡＭＰの傾きを変えることにより、比較部１１５の出力信号が反転するタイミングが変化し、カウンタ・ラッチ回路１１６のカウント期間が変わるので、アナログデジタル変換のゲインを変えることができる。
【００１７】
図３は、列ＡＤＣ１１４の動作例を示すタイミングチャートである。横軸は時間を示す。図３の上段の破線の信号は、列アンプ１１２の出力信号を示す。図３の上段の実線の信号は、ランプ回路１１３の出力信号を示す。図３の下段は、比較部１１５の出力信号を示す。
【００１８】
まず、Ｎ信号ＡＤ変換期間Ｔ１について説明する。画素部１１０は、画素をリセットし、画素のリセット解除に基づく画素信号をＮ信号として出力する。列アンプ１１２は、Ｎ信号ＶＡＭＰを出力する。カウンタリセットにより、比較部１１５の出力信号は、ローレベルからハイレベルに反転し、カウンタ・ラッチ回路１１６は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路１１３は、小さい傾きの第３のランプ信号ＶＲＡＭＰ１を出力する。第３のランプ信号ＶＲＡＭＰ１は、時間と共にレベルが変化する信号である。第３のランプ信号ＶＲＡＭＰ１がＮ信号ＶＡＭＰより大きくなると、比較部１１５の出力信号は、ハイレベルからローレベルに反転し、カウンタ・ラッチ回路１１６は、カウント期間ＣＮ１のカウントを終了し、カウント値をラッチする。このカウント値は、列アンプ１１２が出力したＮ信号ＶＡＰＭをアナログからデジタルに変換した値である。以上のように、列ＡＤＣ１１４は、第３のランプ信号ＶＲＡＭＰ１を用いてＮ信号ＶＡＭＰをアナログからデジタルに変換する。
【００１９】
次に、レベル判定期間Ｔ２について説明する。画素部１１０は、画素の電荷蓄積期間の光電変換に基づく画素信号をＳ信号として出力する。列アンプ１１２は、Ｓ信号ＶＡＭＰを出力する。図３では、高レベルのＳ信号ＶＡＰＭと小レベルのＳ信号ＶＡＭＰとの２つの場合を示す。ランプ回路１１３は、閾値信号ＴＨを出力する。比較部１１５は、Ｓ信号ＶＡＭＰが閾値信号ＴＨより大きいか否かを比較し、比較結果を出力する。カウンタ・ラッチ回路１１６は、その比較結果を入力し、Ｓ信号ＶＡＭＰが閾値信号ＴＨよりも大きいか小さいかを判断する。
【００２０】
次に、Ｓ信号ＡＤ変換期間Ｔ３について説明する。カウンタリセットにより、比較部１１５の出力信号は、ローレベルからハイレベルに反転し、カウンタ・ラッチ回路１１６は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路１１３は、Ｓ信号ＶＡＭＰのレベルに応じて、ランプ信号ＶＲＡＭＰの傾きを変える。
【００２１】
ランプ回路１１３は、Ｓ信号ＶＡＭＰが閾値信号ＴＨより小さい場合には、小さい傾きの第１のランプ信号ＶＲＡＭＰ２を出力する。第１のランプ信号ＶＲＡＭＰ２は、時間と共にレベルが変化する信号である。第１のランプ信号ＶＲＡＭＰ２がＳ信号ＶＡＭＰより大きくなると、比較部１１５の出力信号は、ハイレベルからローレベルに反転し、カウンタ・ラッチ回路１１６は、カウント期間ＣＮ２のカウントを終了し、カウント値をラッチする。このカウント値は、列アンプ１１２が出力したＳ信号ＶＡＰＭをアナログからデジタルに変換した値である。以上のように、列ＡＤＣ１１４は、Ｓ信号ＶＡＭＰが閾値信号ＴＨより小さい場合には、第１のランプ信号ＶＲＡＭＰ２を用いてＳ信号ＶＡＭＰをアナログからデジタルに変換する。
【００２２】
また、ランプ回路１１３は、Ｓ信号ＶＡＭＰが閾値信号ＴＨより大きい場合には、大きい傾きの第２のランプ信号ＶＲＡＭＰ３を出力する。第２のランプ信号ＶＲＡＭＰ３は、時間と共にレベルが変化する信号である。第２のランプ信号ＶＲＡＭＰ３がＳ信号ＶＡＭＰより大きくなると、比較部１１５の出力信号は、ハイレベルからローレベルに反転し、カウンタ・ラッチ回路１１６は、カウント期間ＣＮ３のカウントを終了し、カウント値をラッチする。このカウント値は、列アンプ１１２が出力したＳ信号ＶＡＰＭをアナログからデジタルに変換した値である。以上のように、列ＡＤＣ１１４は、Ｓ信号ＶＡＭＰが閾値信号ＴＨより大きい場合には、第２のランプ信号ＶＲＡＭＰ３を用いてＳ信号ＶＡＭＰをアナログからデジタルに変換する。
【００２３】
なお、Ｎ信号は、Ｓ信号に比べて小さいので、第３のランプ信号ＶＲＡＭＰ１の傾きは小さい。第３のランプ信号ＶＲＡＭＰ１の傾きは、第１のランプ信号ＶＲＡＭＰ２の傾きと同じである。第２のランプ信号ＶＲＡＭＰ３の傾きは、ランプ信号ＶＲＡＭＰ１及びＶＲＡＭＰ２の傾きよりｎ倍大きい。
【００２４】
上記のように、Ｎ信号ＡＤ変換期間Ｔ１では、列ＡＤＣ１１４は、Ｎ信号（ノイズ成分）のアナログデジタル変換を行う。その後、Ｓ信号ＡＤ変換期間Ｔ３では、Ｓ信号（ノイズ成分＋信号成分）のアナログデジタル変換を行う。その後、信号処理回路１２０は、Ｓ信号のデジタル値からＮ信号のデジタル値を減算し、ノイズ成分を打ち消すことにより、Ｓ／Ｎの良い信号を得る。
【００２５】
図４（ａ）は、横軸が画素部１１０への入力光量（列アンプ１１２の出力信号）を示し、縦軸がＳ信号のアナログデジタル変換後のデジタル値を示す図である。図４（ａ）の実線は、列ＡＤＣ１１４が出力するデジタル値である。列ＡＤＣ１１４は、Ｓ信号が閾値信号ＴＨより小さい場合には、傾きが小さい第１のランプ信号ＶＲＡＭＰ２を用いるため、図４（ａ）のようにアナログデジタル変換の傾きが大きくなる。これに対し、列ＡＤＣ１１４は、Ｓ信号が閾値信号ＴＨより大きい場合には、傾きが大きい第２のランプ信号ＶＲＡＭＰ３を用いるため、図４（ａ）のようにアナログデジタル変換の傾きが小さくなる。そのため、閾値信号ＴＨの前後で、入射光量に対するアナログデジタル変換値の整合が取れていないことになる。そのため、信号処理回路１２０は、補正回路であり、列ＡＤＣ１１４により第１のランプ信号ＶＲＡＭＰ２を用いて変換されたデジタル値と第２のランプ信号ＶＲＡＭＰ３を用いて変換されたデジタル値との整合をとるための補正を行う。信号処理回路１２０は、Ｓ信号が閾値信号ＴＨよりも大きい場合には、Ｓ信号のアナログデジタル変換値に、ランプ信号ＶＲＡＭＰ３及びＶＲＡＭＰ２の傾きの比ｎを乗算し、その乗算の結果に、閾値信号ＴＨで合うようにオフセットを加算する。これにより、入射光量に対するアナログデジタル変換値の整合をとるための補正が行われる。
【００２６】
この補正を正しく行い、第２のランプ信号ＶＲＡＭＰ３と第１のランプ信号ＶＲＡＭＰ２の変わり目の閾値信号ＴＨの前後で滑らかにつなぐことが出来ない場合は、ある輝度で段差が残ったような画像となってしまい、違和感のある画像となってしまう。また、この補正値は、撮像素子１００の温度、撮像素子１００の駆動タイミング又は固体ばらつき、電源電圧ばらつきなどによって変化が生じるため、動作時に定期的な補正値の取得が必要である。以下、２つのランプ信号ＶＲＡＭＰ２及びＶＲＡＭＰ３の補正値の生成方法と補正値を生成するためのダミー画素の構成について説明する。
【００２７】
図５は、図１の画素部１１０、基準信号出力回路１３０、及び列アンプ１１２の構成例を示す図である。基準信号出力回路１３０は、光電変換素子（フォトダイオード）を有しないダミー画素であり、基準信号を出力する。ダミー画素を読み出す期間では、セレクタ５０１は、制御回路５０２の制御の下、基準信号出力回路１３０が出力する基準信号を、列信号線５０３を介して、列アンプ１１２に出力する。これに対し、画素部１１０の画素を読み出す期間では、セレクタ５０１は、制御回路５０２の制御の下、画素部１１０の画素信号を、列信号線５０３を介して、列アンプ１１２に出力する。
【００２８】
図６は、画素部１１０及び基準信号出力回路１３０の構成例を示す図である。画素領域６０１〜６０３として、最も上部にダミー画素領域６０３を配置し、その下にオプティカルブラック領域６０２を配置し、その下に有効画素領域６０１を配置している。有効画素領域６０１及びオプティカルブラック領域６０２は、画素部１１０に対応する。ダミー画素領域６０３は、基準信号出力回路１３０に対応する。画素領域６０１〜６０３には、行列状の複数の画素が配置されている。オプティカルブラック領域６０２は、各々が遮光された光電変換素子を含む複数のオプティカルブラック画素を有する。有効画素領域６０１は、各々が遮光されていない光電変換素子を含む複数の有効画素を有する。ダミー画素領域６０３は、光電変換素子を有しないダミー画素を有する。撮像素子１００は、ダミー画素領域６０３を用いて、傾きの比ｎとオフセットを算出する。
【００２９】
図７（ａ）、（ｂ）及び図８（ａ）、（ｂ）は、第１の基準信号Ｖ１及び第２の基準信号Ｖ２のアナログデジタル変換を示す図である。図７（ａ）は、第１のランプ信号ＶＲＡＭＰ２を用いて第１の基準信号Ｖ１をアナログからデジタルに変換する処理を示す図であり、図３とは異なり、Ｎ信号ＡＤ変換期間Ｔ１を設ける必要がない。レベル判定期間では、ランプ回路１１３は、ランプ信号ＶＲＡＭＰのうちの最大信号ＴＨ１を出力し、基準信号出力回路（ダミー画素）１３０は、列アンプ１１２を介して、第１の基準信号Ｖ１を列ＡＤＣ１１４に出力する。第１の基準信号Ｖ１は、第１の基準電圧である。
【００３０】
次に、Ｓ信号ＡＤ変換期間では、カウンタ・ラッチ回路１１６は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路１１３は、第１の基準信号Ｖ１が最大信号ＴＨ１より小さいので、傾きの小さい第１のランプ信号ＶＲＡＭＰ２を出力する。比較部１１５の出力信号は、ローレベルからハイレベルに反転する。第１のランプ信号ＶＲＡＭＰ２が第１の基準信号Ｖ１より大きくなると、比較部１１５の出力信号がハイレベルからローレベルに反転し、カウンタ・ラッチ回路１１６は、カウントを終了し、カウント値Ｖ１Ｌ（図４（ｂ）参照）をラッチする。
【００３１】
図７（ｂ）は、第２のランプ信号ＶＲＡＭＰ３を用いて第１の基準信号Ｖ１をアナログからデジタルに変換する処理を示す図である。レベル判定期間では、ランプ回路１１３は、ランプ信号ＶＲＡＭＰのうちの最小信号ＴＨ２を出力し、基準信号出力回路（ダミー画素）１３０は、列アンプ１１２を介して、第１の基準信号Ｖ１を列ＡＤＣ１１４に出力する。
【００３２】
次に、Ｓ信号ＡＤ変換期間では、カウンタ・ラッチ回路１１６は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路１１３は、第１の基準信号Ｖ１が最小信号ＴＨ２より大きいので、傾きの大きい第２のランプ信号ＶＲＡＭＰ３を出力する。比較部１１５の出力信号は、ローレベルからハイレベルに反転する。第２のランプ信号ＶＲＡＭＰ３が第１の基準信号Ｖ１より大きくなると、比較部１１５の出力信号がハイレベルからローレベルに反転し、カウンタ・ラッチ回路１１６は、カウントを終了し、カウント値Ｖ１Ｈ（図４（ｂ）参照）をラッチする。
【００３３】
図８（ａ）は、第１のランプ信号ＶＲＡＭＰ２を用いて第２の基準信号Ｖ２をアナログからデジタルに変換する処理を示す図である。レベル判定期間では、ランプ回路１１３は、ランプ信号ＶＲＡＭＰのうちの最大信号ＴＨ１を出力し、基準信号出力回路（ダミー画素）１３０は、列アンプ１１２を介して、第２の基準信号Ｖ２を列ＡＤＣ１１４に出力する。第２の基準信号Ｖ２は、第２の基準電圧であり、図４（ｂ）に示すように、第１の基準信号Ｖ１より大きい。
【００３４】
次に、Ｓ信号ＡＤ変換期間では、カウンタ・ラッチ回路１１６は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路１１３は、第２の基準信号Ｖ２が最大信号ＴＨ１より小さいので、傾きの小さい第１のランプ信号ＶＲＡＭＰ２を出力する。比較部１１５の出力信号は、ローレベルからハイレベルに反転する。第１のランプ信号ＶＲＡＭＰ２が第２の基準信号Ｖ２より大きくなると、比較部１１５の出力信号がハイレベルからローレベルに反転し、カウンタ・ラッチ回路１１６は、カウントを終了し、カウント値Ｖ２Ｌ（図４（ｂ）参照）をラッチする。
【００３５】
図８（ｂ）は、第２のランプ信号ＶＲＡＭＰ３を用いて第２の基準信号Ｖ２をアナログからデジタルに変換する処理を示す図である。レベル判定期間では、ランプ回路１１３は、ランプ信号ＶＲＡＭＰのうちの最小信号ＴＨ２を出力し、基準信号出力回路（ダミー画素）１３０は、列アンプ１１２を介して、第２の基準信号Ｖ２を列ＡＤＣ１１４に出力する。
【００３６】
次に、Ｓ信号ＡＤ変換期間では、カウンタ・ラッチ回路１１６は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路１１３は、第２の基準信号Ｖ２が最小信号ＴＨ２より大きいので、傾きの大きい第２のランプ信号ＶＲＡＭＰ３を出力する。比較部１１５の出力信号は、ローレベルからハイレベルに反転する。第２のランプ信号ＶＲＡＭＰ３が第２の基準信号Ｖ２より大きくなると、比較部１１５の出力信号がハイレベルからローレベルに反転し、カウンタ・ラッチ回路１１６は、カウントを終了し、カウント値Ｖ２Ｈ（図４（ｂ）参照）をラッチする。
【００３７】
図４（ｂ）に、図７（ａ）及び（ｂ）の第１の基準信号Ｖ１のアナログデジタル変換値Ｖ１Ｌ，Ｖ１Ｈを示し、図８（ａ）及び（ｂ）の第２の基準信号Ｖ２のアナログデジタル変換値Ｖ２Ｌ，Ｖ２Ｈを示す。図４（ｂ）は、図４（ａ）の閾値信号ＴＨより小さい領域を拡大したものである。基準信号Ｖ１及びＶ２は、閾値信号ＴＨより小さい。アナログデジタル変換値Ｖ１Ｌは、第１のランプ信号ＶＲＡＭＰ２を用いて第１の基準信号Ｖ１をアナログからデジタルに変換した第１のデジタル値である。アナログデジタル変換値Ｖ１Ｈは、第２のランプ信号ＶＲＡＭＰ３を用いて第１の基準信号Ｖ１をアナログからデジタルに変換した第２のデジタル値である。アナログデジタル変換値Ｖ２Ｌは、第１のランプ信号ＶＲＡＭＰ２を用いて第２の基準信号Ｖ２をアナログからデジタルに変換した第３のデジタル値である。アナログデジタル変換値Ｖ２Ｈは、第２のランプ信号ＶＲＡＭＰ３を用いて第２の基準信号Ｖ２をアナログからデジタルに変換した第４のデジタル値である。信号処理回路１２０は、次式のように、４個のアナログデジタル変換値Ｖ１Ｌ，Ｖ１Ｈ，Ｖ２Ｌ，Ｖ２Ｈを基に、第１のランプ信号ＶＲＡＭＰ２と第２のランプ信号ＶＲＡＭＰ３の傾きの比ｎを演算する。
ｎ＝（Ｖ２Ｌ−Ｖ１Ｌ）／（Ｖ２Ｈ−Ｖ１Ｈ）
【００３８】
信号処理回路１２０は、アナログデジタル変換値Ｖ１Ｈ及びＶ２Ｈを結ぶ直線に対して傾きをｎ倍にした補正後の直線を演算し、その補正後の直線とアナログデジタル変換値Ｖ１Ｌ及びＶ２Ｌを結ぶ直線との閾値信号ＴＨにおける差分をオフセットとして演算する。以上のように、信号処理回路１２０は、４個のアナログデジタル変換値Ｖ１Ｌ，Ｖ１Ｈ，Ｖ２Ｌ，Ｖ２Ｈを基に、第１のランプ信号ＶＲＡＭＰ２と第２のランプ信号ＶＲＡＭＰ３の傾きの比ｎ及びオフセットを演算する。なお、傾きの比ｎ及びオフセットは、画像処理ＬＳＩ（補正回路）１５０が演算してもよい。
【００３９】
ここで、上記のように、２個のランプ信号ＶＲＡＭＰ２及びＶＲＡＭＰ３を用いた２個の基準信号Ｖ１及びＶ２のアナログデジタル変換値Ｖ１Ｌ，Ｖ１Ｈ，Ｖ２Ｌ，Ｖ２Ｈを得ることができれば、アナログデジタル変換値の補正は可能である。しかし、２点の直線補間では補正精度が悪くなる課題がある。一方、補正精度を向上させるために、基準信号の種類を増やして複数の基準信号を順に出力するようにすると、フレームの読み出し時間が増えてしまうため得策ではない。そこで、フレーム毎に基準信号を変更することにより、信号処理回路１２０又は画像処理ＬＳＩ１５０に複数の基準信号に対応するアナログデジタル変換値を送ることが可能となり、精度の良い補正が可能となる。
【００４０】
図９（ａ）及び（ｂ）は、基準信号出力回路１３０の基準信号をフレーム毎に変更して各直線当たり４個の基準信号Ｖ１〜Ｖ４のアナログデジタル変換値を生成する図を示す。図９（ａ）において、アナログデジタル変換値Ｖ１Ｌは、第１のランプ信号ＶＲＡＭＰ２を用いて第１の基準信号Ｖ１をアナログからデジタルに変換した第１のデジタル値である。アナログデジタル変換値Ｖ１Ｈは、第２のランプ信号ＶＲＡＭＰ３を用いて第１の基準信号Ｖ１をアナログからデジタルに変換した第２のデジタル値である。アナログデジタル変換値Ｖ２Ｌは、第１のランプ信号ＶＲＡＭＰ２を用いて第２の基準信号Ｖ２をアナログからデジタルに変換した第３のデジタル値である。アナログデジタル変換値Ｖ２Ｈは、第２のランプ信号ＶＲＡＭＰ３を用いて第２の基準信号Ｖ２をアナログからデジタルに変換した第４のデジタル値である。アナログデジタル変換値Ｖ３Ｌは、第１のランプ信号ＶＲＡＭＰ２を用いて第３の基準信号Ｖ３をアナログからデジタルに変換した第５のデジタル値である。アナログデジタル変換値Ｖ３Ｈは、第２のランプ信号ＶＲＡＭＰ３を用いて第３の基準信号Ｖ３をアナログからデジタルに変換した第６のデジタル値である。アナログデジタル変換値Ｖ４Ｌは、第１のランプ信号ＶＲＡＭＰ２を用いて第４の基準信号Ｖ４をアナログからデジタルに変換した第７のデジタル値である。アナログデジタル変換値Ｖ４Ｈは、第２のランプ信号ＶＲＡＭＰ３を用いて第４の基準信号Ｖ４をアナログからデジタルに変換した第８のデジタル値である。
【００４１】
図９（ｂ）は、垂直同期信号（ＶＤ）８０１及び列アンプ１１２の入力信号８０２，８０３を示す。奇数フレーム（第１のフレーム等）の垂直同期信号８０１の期間８０２では、基準信号出力回路１３０は、基準信号（基準電圧）Ｖ１及びＶ４を順に列アンプ１２２に出力する。列ＡＤＣ１１４は、第１のランプ信号ＶＲＡＭＰ２を用いた第１の基準信号Ｖ１のアナログデジタル変換値Ｖ１Ｌを出力し、第２のランプ信号ＶＲＡＭＰ３を用いた第１の基準信号Ｖ１のアナログデジタル変換値Ｖ１Ｈを出力する。次に、列ＡＤＣ１１４は、第１のランプ信号ＶＲＡＭＰ２を用いた第４の基準信号Ｖ４のアナログデジタル変換値Ｖ４Ｌを出力し、第２のランプ信号ＶＲＡＭＰ３を用いた第４の基準信号Ｖ４のアナログデジタル変換値Ｖ４Ｈを出力する。
【００４２】
偶数フレーム（第２のフレーム等）の垂直同期信号８０１の期間８０３では、基準信号出力回路１３０は、基準信号（基準電圧）Ｖ２及びＶ３を順に列アンプ１２２に出力する。列ＡＤＣ１１４は、第１のランプ信号ＶＲＡＭＰ２を用いた第２の基準信号Ｖ２のアナログデジタル変換値Ｖ２Ｌを出力し、第２のランプ信号ＶＲＡＭＰ３を用いた第２の基準信号Ｖ２のアナログデジタル変換値Ｖ２Ｈを出力する。次に、列ＡＤＣ１１４は、第１のランプ信号ＶＲＡＭＰ２を用いた第３の基準信号Ｖ３のアナログデジタル変換値Ｖ３Ｌを出力し、第２のランプ信号ＶＲＡＭＰ３を用いた第３の基準信号Ｖ３のアナログデジタル変換値Ｖ３Ｈを出力する。
【００４３】
基準信号出力回路１３０は、フレーム毎に、基準信号Ｖ１，Ｖ４と、基準信号Ｖ２，Ｖ３とを交互に出力する。また、２個の直線の傾きが同じになるように補正するに当たり、重要な点は、直線のつなぎ目の点である。上の直線のアナログデジタル変換値Ｖ１Ｌと下の直線のアナログデジタル変換値Ｖ４Ｈがつなぎ目となる。アナログデジタル変換値Ｖ１Ｌ及びＶ４Ｈは、同じ値である。この２個のアナログデジタル変換値Ｖ１Ｌ及びＶ４Ｈを生成することにより、補正精度を上げることができる。
【００４４】
図１０は、本実施形態による撮像装置の制御方法を示すフローチャートである。まず、ステップＳ１００では、撮像素子１００は、画像出力処理を開始するため、フレーム番号Ｎに１を設定する。次に、ステップＳ１０１では、撮像素子１００は、フレーム番号が奇数か否かを判定し、奇数である場合にはステップＳ１０２に処理を進め、フレーム番号が偶数である場合にはステップＳ１０３に処理を進める。
【００４５】
ステップＳ１０２では、基準信号出力回路１３０は、基準信号Ｖ１及びＶ４を順に出力する。列ＡＤＣ１１４は、第１のランプ信号ＶＲＡＭＰ２を用いた第１の基準信号Ｖ１のアナログデジタル変換値Ｖ１Ｌを出力し、第２のランプ信号ＶＲＡＭＰ３を用いた第１の基準信号Ｖ１のアナログデジタル変換値Ｖ１Ｈを出力する。次に、列ＡＤＣ１１４は、第１のランプ信号ＶＲＡＭＰ２を用いた第４の基準信号Ｖ４のアナログデジタル変換値Ｖ４Ｌを出力し、第２のランプ信号ＶＲＡＭＰ３を用いた第４の基準信号Ｖ４のアナログデジタル変換値Ｖ４Ｈを出力する。その後、撮像素子１００は、ステップＳ１０４に処理を進める。
【００４６】
ステップＳ１０３では、基準信号出力回路１３０は、基準信号Ｖ２及びＶ３を順に出力する。列ＡＤＣ１１４は、第１のランプ信号ＶＲＡＭＰ２を用いた第２の基準信号Ｖ２のアナログデジタル変換値Ｖ２Ｌを出力し、第２のランプ信号ＶＲＡＭＰ３を用いた第２の基準信号Ｖ２のアナログデジタル変換値Ｖ２Ｈを出力する。次に、列ＡＤＣ１１４は、第１のランプ信号ＶＲＡＭＰ２を用いた第３の基準信号Ｖ３のアナログデジタル変換値Ｖ３Ｌを出力し、第２のランプ信号ＶＲＡＭＰ３を用いた第３の基準信号Ｖ３のアナログデジタル変換値Ｖ３Ｈを出力する。その後、撮像素子１００は、ステップＳ１０４に処理を進める。
【００４７】
ステップＳ１０４では、信号処理回路１２０又は画像処理ＬＳＩ１５０は、８個のアナログデジタル変換値Ｖ１Ｌ〜Ｖ４Ｌ，Ｖ１Ｈ〜Ｖ４Ｈを用いて、第１のランプ信号ＶＲＡＭＰ２と第２のランプ信号ＶＲＡＭＰ３の傾きの比ｎ及びオフセットを演算する。なお、フレーム番号Ｎが１の場合は、信号処理回路１２０又は画像処理ＬＳＩ１５０は、４個のアナログデジタル変換値Ｖ１Ｌ，Ｖ１Ｈ，Ｖ４Ｌ，Ｖ４Ｈを用いて、傾きの比ｎ及びオフセットを演算する。
【００４８】
次に、ステップＳ１０５では、撮像装置は、信号処理回路１２０又は画像処理ＬＳＩ１５０に、傾きの比ｎ及びオフセットをセットする。その後、撮像装置は、図３の処理を行う。信号処理回路１２０又は画像処理ＬＳＩ１５０は、Ｓ信号ＶＡＭＰが閾値信号ＴＨより大きい場合には、Ｓ信号ＶＡＭＰのアナログデジタル変換値に対して比ｎを乗算し、その乗算の結果にオフセットを加算することにより、補正を行う。その補正の後、信号処理回路１２０又は画像処理ＬＳＩ１５０は、Ｓ信号のアナログデジタル変換値とＮ信号のアナログデジタル変換値との差分を演算することにより、Ｓ／Ｎを向上させる。
【００４９】
次に、ステップＳ１０６では、撮像素子１００は、フレーム番号Ｎをインクリメントする。次に、ステップＳ１０７では、撮像素子１００は、画像出力の終了か否かを判定し、終了でない場合にはステップＳ１０１に処理を戻し、終了である場合には処理を終了する。
【００５０】
なお、本実施形態では、各直線当たり４個のアナログデジタル変換値を生成する例をあげたが、４個に限定されない。また、補正方法についても、上記の補正方法に限定されない。
【００５１】
（第２の実施形態）
図１１は、本発明の第２の実施形態による撮像装置の制御方法を示す図であり、垂直同期信号１０００と、列アンプ１１２のゲインと、列アンプ１１２の入力信号１００２とを示す。動画の動作シーケンス中のタイミング１００４で、列アンプ１１２のゲイン１００１が切り替えられた場合を説明する。その切り替えられた直後のフレーム１００３では、直ぐに、傾きの比ｎ及びオフセットが必要なため、複数フレームにわけて８個のアナログデジタル変換値Ｖ１Ｌ〜Ｖ４Ｌ，Ｖ１Ｈ〜Ｖ４Ｈを出力する時間がない。そこで、列ＡＤＣ１１４は、列アンプ１１２のゲインが切り替えられた直後のフレーム１００３では、図９（ａ）の上の直線のつなぎ目ポイントのデジタル値Ｖ１Ｌと下の直線のつなぎ目ポイントのデジタル値Ｖ４Ｈを含むアナログデジタル変換値を出力する。これにより、列アンプ１１２のゲインの切り替え直後のフレームでも、少ないアナログデジタル変換値でも可能な限り、補正の精度を高めることができる。
【００５２】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００５３】
１１０  画素部、１１３  ランプ回路、１１４  列ＡＤＣ回路、１２０  信号処理回路、１３０  基準信号出力回路、１５０  画像処理ＬＳＩ
【図１】
2017152853.tif 000003
【図２】
2017152853.tif 000004
【図３】
2017152853.tif 000005
【図４】
2017152853.tif 000006
【図５】
2017152853.tif 000007
【図６】
2017152853.tif 000008
【図７】
2017152853.tif 000009
【図８】
2017152853.tif 000010
【図９】
2017152853.tif 000011
【図１０】
2017152853.tif 000012
【図１１】
2017152853.tif 000013