(57)【要約】【課題】設定の変更が行われた場合でも、違和感のない画像を生成することができる撮像装置を提供することを課題とする。【解決手段】設定の変更が行われないフレームの場合には、アナログデジタル変換器は、画素信号の大きさに応じて、第１又は第２のランプ信号を用いて画素信号をアナログからデジタルに変換し、補正回路は、ランプ信号の傾きの比を用いて、第１のランプ信号を用いて変換されたデジタル値と第２のランプ信号を用いて変換されたデジタル値との整合をとるための補正を行い、設定の変更が行われた直後のフレームの場合には、アナログデジタル変換器は、画素信号の大きさにかかわらず、第１及び第２のランプ信号のいずれか１個を用いて画素信号をアナログからデジタルに変換し、補正回路は、第１〜第４のデジタル値を基に、第１のランプ信号と第２のランプ信号の傾きの比を演算する。【選択図】図９
2017152838.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により画素信号を生成する複数の画素を含む画素部と、前記画素信号を少なくとも時間と共にレベルが変化し互いに傾きの異なる複数のランプ信号のいずれかと比較することにより前記画素信号をアナログからデジタルに変換するアナログデジタル変換器とを備えた撮像素子と、
前記画素信号の大きさに応じて前記複数のランプ信号のいずれかを用いて前記画素信号をデジタルに変換する第１の変換モードと、前記画素信号の大きさにかかわらず前記複数のランプ信号のなかで傾きの最も大きいランプ信号を用いて前記画素信号をデジタルに変換する第２の変換モードのいずれかのモードで前記アナログデジタル変換器が変換処理を行うように制御する制御手段と、
を有することを特徴とする撮像装置。
【請求項２】
光電変換により画素信号を生成する画素を含む画素部と、
少なくとも時間と共にレベルが変化する第１のランプ信号又は前記第１のランプ信号より傾きが大きい第２のランプ信号を出力するランプ回路と、
少なくとも、前記第１のランプ信号を用いて第１の基準信号をアナログからデジタルに変換した第１のデジタル値と、前記第２のランプ信号を用いて前記第１の基準信号をアナログからデジタルに変換した第２のデジタル値と、前記第１のランプ信号を用いて第２の基準信号をアナログからデジタルに変換した第３のデジタル値と、前記第２のランプ信号を用いて前記第２の基準信号をアナログからデジタルに変換した第４のデジタル値とを出力するアナログデジタル変換器と、
前記第１のデジタル値と前記第２のデジタル値と前記第３のデジタル値と前記第４のデジタル値とを基に、前記第１のランプ信号と前記第２のランプ信号の傾きの比を演算する補正回路とを有し、
設定の変更が行われないフレームの場合には、
前記アナログデジタル変換器は、前記画素信号が閾値より小さい場合には、前記第１のランプ信号を用いて前記画素信号をアナログからデジタルに変換し、前記画素信号が前記閾値より大きい場合には、前記第２のランプ信号を用いて前記画素信号をアナログからデジタルに変換し、
前記補正回路は、前記比を用いて、前記アナログデジタル変換器により前記第１のランプ信号を用いて変換されたデジタル値と前記第２のランプ信号を用いて変換されたデジタル値との整合をとるための補正を行い、
設定の変更が行われた直後のフレームの場合には、
前記アナログデジタル変換器は、前記画素信号の大きさにかかわらず、前記第１のランプ信号及び前記第２のランプ信号のうちのいずれか１個のランプ信号を用いて前記画素信号をアナログからデジタルに変換し、
前記補正回路は、前記第１のデジタル値と前記第２のデジタル値と前記第３のデジタル値と前記第４のデジタル値とを基に、前記第１のランプ信号と前記第２のランプ信号の傾きの比を演算することを特徴とする撮像装置。
【請求項３】
光電変換により画素信号を生成する画素を含む画素部と、
少なくとも時間と共にレベルが変化する第１のランプ信号又は前記第１のランプ信号より傾きが大きい第２のランプ信号を出力するランプ回路と、
少なくとも、前記第１のランプ信号を用いて第１の基準信号をアナログからデジタルに変換した第１のデジタル値と、前記第２のランプ信号を用いて前記第１の基準信号をアナログからデジタルに変換した第２のデジタル値と、前記第１のランプ信号を用いて第２の基準信号をアナログからデジタルに変換した第３のデジタル値と、前記第２のランプ信号を用いて前記第２の基準信号をアナログからデジタルに変換した第４のデジタル値とを出力するアナログデジタル変換器と、
前記第１のデジタル値と前記第２のデジタル値と前記第３のデジタル値と前記第４のデジタル値とを基に、前記第１のランプ信号と前記第２のランプ信号の傾きの比を演算する補正回路とを有し、
設定の変更が行われないフレームの場合には、
前記アナログデジタル変換器は、前記画素信号が閾値より小さい場合には、前記第１のランプ信号を用いて前記画素信号をアナログからデジタルに変換し、前記画素信号が前記閾値より大きい場合には、前記第２のランプ信号を用いて前記画素信号をアナログからデジタルに変換し、
前記補正回路は、前記比を用いて、前記アナログデジタル変換器により前記第１のランプ信号を用いて変換されたデジタル値と前記第２のランプ信号を用いて変換されたデジタル値との整合をとるための補正を行い、前記フレームの画像を出力し、
設定の変更が行われた直後のフレームの場合には、
前記補正回路は、前フレームの画像と同じ画像を出力し、前記第１のデジタル値と前記第２のデジタル値と前記第３のデジタル値と前記第４のデジタル値とを基に、前記第１のランプ信号と前記第２のランプ信号の傾きの比を演算することを特徴とする撮像装置。
【請求項４】
前記設定の変更は、アンプのゲインの変更、電源電圧の変更、リファレンス電圧の変更、又は駆動タイミングの変更であることを特徴とする請求項２又は３記載の撮像装置。
【請求項５】
前記補正回路は、前記アナログデジタル変換器により前記第２のランプ信号を用いて変換されたデジタル値に対して前記比を乗算することを特徴とする請求項２〜４のいずれか１項に記載の撮像装置。
【請求項６】
前記補正回路は、少なくとも、前記第１のデジタル値と前記第２のデジタル値と前記第３のデジタル値と前記第４のデジタル値とを基に、前記第１のランプ信号と前記第２のランプ信号の傾きの比及びオフセットを演算し、前記比及び前記オフセットを用いて前記補正を行うことを特徴とする請求項２〜４のいずれか１項に記載の撮像装置。
【請求項７】
前記補正回路は、前記アナログデジタル変換器により前記第２のランプ信号を用いて変換されたデジタル値に対して前記比を乗算し、前記乗算の結果に前記オフセットを加算することを特徴とする請求項６記載の撮像装置。
【請求項８】
前記設定の変更が行われないフレームの場合には、
前記アナログデジタル変換器は、
第３のランプ信号を用いて前記画素のリセット解除に基づく画素信号をアナログからデジタルに変換し、
前記画素の光電変換に基づく画素信号が前記閾値より小さい場合には、前記第１のランプ信号を用いて前記画素の光電変換に基づく画素信号をアナログからデジタルに変換し、前記画素の光電変換に基づく画素信号が前記閾値より大きい場合には、前記第２のランプ信号を用いて前記画素の光電変換に基づく画素信号をアナログからデジタルに変換し、
前記補正回路は、前記補正の後、前記画素の光電変換に基づく画素信号のデジタル値と前記画素のリセット解除に基づく画素信号のデジタル値との差分を演算することを特徴とする請求項２〜７のいずれか１項に記載の撮像装置。
【請求項９】
前記第３のランプ信号の傾きは、前記第１のランプ信号の傾きと同じであることを特徴とする請求項８記載の撮像装置。
【請求項１０】
画素部により、光電変換により画素信号を生成するステップと、
アナログデジタル変換器により、前記画素信号を少なくとも時間と共にレベルが変化し互いに傾きの異なる複数のランプ信号のいずれかと比較することにより前記画素信号をアナログからデジタルに変換するステップと、
前記画素信号の大きさに応じて前記複数のランプ信号のいずれかを用いて前記画素信号をデジタルに変換する第１の変換モードと、前記画素信号の大きさにかかわらず前記複数のランプ信号のなかで傾きの最も大きいランプ信号を用いて前記画素信号をデジタルに変換する第２の変換モードのいずれかのモードで前記アナログデジタル変換器が変換処理を行うように制御するステップと、
を有することを特徴とする撮像装置の制御方法。
【請求項１１】
画素部により、光電変換により画素信号を生成するステップと、
ランプ回路により、少なくとも時間と共にレベルが変化する第１のランプ信号又は前記第１のランプ信号より傾きが大きい第２のランプ信号を出力するステップと、
アナログデジタル変換器により、少なくとも、前記第１のランプ信号を用いて第１の基準信号をアナログからデジタルに変換した第１のデジタル値と、前記第２のランプ信号を用いて前記第１の基準信号をアナログからデジタルに変換した第２のデジタル値と、前記第１のランプ信号を用いて第２の基準信号をアナログからデジタルに変換した第３のデジタル値と、前記第２のランプ信号を用いて前記第２の基準信号をアナログからデジタルに変換した第４のデジタル値とを出力するステップと、
補正回路により、前記第１のデジタル値と前記第２のデジタル値と前記第３のデジタル値と前記第４のデジタル値とを基に、前記第１のランプ信号と前記第２のランプ信号の傾きの比を演算するステップとを有し、
設定の変更が行われないフレームの場合には、
前記アナログデジタル変換器により、前記画素信号が閾値より小さい場合には、前記第１のランプ信号を用いて前記画素信号をアナログからデジタルに変換し、前記画素信号が前記閾値より大きい場合には、前記第２のランプ信号を用いて前記画素信号をアナログからデジタルに変換するステップと、
前記補正回路により、前記比を用いて、前記アナログデジタル変換器により前記第１のランプ信号を用いて変換されたデジタル値と前記第２のランプ信号を用いて変換されたデジタル値との整合をとるための補正を行うステップとを有し、
設定の変更が行われた直後のフレームの場合には、
前記アナログデジタル変換器により、前記画素信号の大きさにかかわらず、前記第１のランプ信号及び前記第２のランプ信号のうちのいずれか１個のランプ信号を用いて前記画素信号をアナログからデジタルに変換するステップと、
前記補正回路により、前記第１のデジタル値と前記第２のデジタル値と前記第３のデジタル値と前記第４のデジタル値とを基に、前記第１のランプ信号と前記第２のランプ信号の傾きの比を演算するステップとを有することを特徴とする撮像装置の制御方法。
【請求項１２】
画素部により、光電変換により画素信号を生成するステップと、
ランプ回路により、少なくとも時間と共にレベルが変化する第１のランプ信号又は前記第１のランプ信号より傾きが大きい第２のランプ信号を出力するステップと、
アナログデジタル変換器により、少なくとも、前記第１のランプ信号を用いて第１の基準信号をアナログからデジタルに変換した第１のデジタル値と、前記第２のランプ信号を用いて前記第１の基準信号をアナログからデジタルに変換した第２のデジタル値と、前記第１のランプ信号を用いて第２の基準信号をアナログからデジタルに変換した第３のデジタル値と、前記第２のランプ信号を用いて前記第２の基準信号をアナログからデジタルに変換した第４のデジタル値とを出力するステップと、
補正回路により、前記第１のデジタル値と前記第２のデジタル値と前記第３のデジタル値と前記第４のデジタル値とを基に、前記第１のランプ信号と前記第２のランプ信号の傾きの比を演算するステップとを有し、
設定の変更が行われないフレームの場合には、
前記アナログデジタル変換器により、前記画素信号が閾値より小さい場合には、前記第１のランプ信号を用いて前記画素信号をアナログからデジタルに変換し、前記画素信号が前記閾値より大きい場合には、前記第２のランプ信号を用いて前記画素信号をアナログからデジタルに変換するステップと、
前記補正回路により、前記比を用いて、前記アナログデジタル変換器により前記第１のランプ信号を用いて変換されたデジタル値と前記第２のランプ信号を用いて変換されたデジタル値との整合をとるための補正を行い、前記フレームの画像を出力するステップとを有し、
設定の変更が行われた直後のフレームの場合には、
前記補正回路により、前フレームの画像と同じ画像を出力し、前記第１のデジタル値と前記第２のデジタル値と前記第３のデジタル値と前記第４のデジタル値とを基に、前記第１のランプ信号と前記第２のランプ信号の傾きの比を演算するステップを有することを特徴とする撮像装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル一眼レフカメラ、デジタルスチルカメラ又はデジタルビデオカメラ等の撮像装置及び撮像装置の制御方法に関する。
【背景技術】
【０００２】
近年、テレビジョンの規格は、フルハイビジョンと呼ばれる水平１９２０画素、垂直１０８０画素（以下、１９２０×１０８０と表す）の画素数から、４ｋ２ｋと呼ばれる３８４０×２１６０画素であるＨＤの４倍の画素数を持つものに変わってきている。また、４ｋ２ｋよりもさらに次の世代として、８ｋ４ｋもしくはスーパーハイビジョンと呼ばれる規格があり、その規格は、７６８０×４３２０画素の画素数を持つ。画素数と合わせて、フレームレートも増加の一途を辿っている。このような変化に伴い、テレビジョン映像を撮影する撮像装置においても、記録できる画像の高画素化及び高フレームレートが要求されている。上記の要求を満足するためには、光を電気信号に変換する撮像素子においても、画像の読み出し速度を高速化することは重要な課題の一つであり、特に撮像素子が有するアナログデジタル変換器の高速化が求められている。
【０００３】
特許文献１では、アナログ信号を所定の電圧と比較する比較部を備え、異なる階調精度の参照電圧を選択し、階調を減らすことなく、アナログデジタル変換にかかる時間を短縮している。
【０００４】
また、特許文献２では、撮像素子のアナログデジタル変換時における非直線性ばらつきを補正している。撮像素子に備えられたダミー画素に２つの基準電圧を入力し、それを複数回繰り返してアナログデジタル変換して読み出すことで、ダミー画素の増加を抑えつつ、非直線性を補正する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−２５１６７７号公報
【特許文献２】特開２０１２−１４７１６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献２は、ダミー画素にアナログデジタル変換器の補正に使用する基準電圧を入力し、そのアナログデジタル変換の結果を参照して補正係数の演算を行う撮像装置を開示している。その撮像装置の場合、アナログデジタル変換器の補正値の更新が必要な読み出しフレームには、その補正係数が算出されておらず、その画像フレームが使用できないという課題がある。
【０００７】
本発明の目的は、設定の変更が行われた場合でも、違和感のない画像を生成することができる撮像装置及び撮像装置の制御方法を提供することである。また、撮像素子が有するスロープ型のアナログデジタル変換器でＡ／Ｄ変換を行う場合に消費電力を低減できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明の撮像装置は、光電変換により画素信号を生成する複数の画素を含む画素部と、前記画素信号を少なくとも時間と共にレベルが変化し互いに傾きの異なる複数のランプ信号のいずれかと比較することにより前記画素信号をアナログからデジタルに変換するアナログデジタル変換器とを備えた撮像素子と、前記画素信号の大きさに応じて前記複数のランプ信号のいずれかを用いて前記画素信号をデジタルに変換する第１の変換モードと、前記画素信号の大きさにかかわらず前記複数のランプ信号のなかで傾きの最も大きいランプ信号を用いて前記画素信号をデジタルに変換する第２の変換モードのいずれかのモードで前記アナログデジタル変換器が変換処理を行うように制御する制御手段と、を有する。
【発明の効果】
【０００９】
本発明によれば、撮像素子が有するスロープ型のアナログデジタル変換器でＡ／Ｄ変換を行う場合の消費電力を低減することができる。
【図面の簡単な説明】
【００１０】
【図１】撮像装置の構成例を示す図である。
【図２】比較部の構成例及び動作タイミングを示す図である。
【図３】２つのランプ信号によるアナログデジタル変換の動作を示す図である。
【図４】アナログデジタル変換結果の補正を示す図である。
【図５】画素部、基準信号出力回路及び列アンプの構成例を示す図である。
【図６】画素部の構成例を示す図である。
【図７】第１の基準信号のアナログデジタル変換の動作を示す図である。
【図８】第２の基準信号のアナログデジタル変換の動作を示す図である。
【図９】第１の実施形態による撮像装置の制御方法を示すフローチャートである。
【図１０】第２の実施形態による撮像装置の制御方法を示すフローチャートである。
【発明を実施するための形態】
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態による撮像装置の構成例を示す図である。撮像装置は、撮像素子１００と、画像処理ＬＳＩ１５０とを有する。撮像素子１００は、例えばＣＭＯＳセンサであり、並列型のアナログデジタル変換器（ＡＤ変換器）を有し、光電変換により画像データを生成する。画像処理ＬＳＩ１５０は、画像処理部であり、撮像素子１００が出力する画像データに対して、ホワイトバランス処理や、ガンマ処理などの現像処理を行い、記録媒体に画像データを記録する。また、画像処理ＬＳＩ１５０は、ＣＰＵを内蔵しており、このＣＰＵにより、撮像装置の動作モードに応じて、撮像素子１００と通信（例えばシリアル通信）し、制御を行う。撮像素子１００は、タイミング制御部１０１、画素部１１０、垂直走査回路１１１、列アンプ１１２、ランプ回路１１３、列アナログデジタル変換器（列ＡＤＣ）１１４、水平転送回路１１７、信号処理回路１２０、及び外部出力回路１２１を有する。また、撮像素子１００は、基準信号出力回路１３０及びコントローラ回路１４０を有する。
【００１２】
コントローラ回路１４０は、撮像素子１００と画像処理ＬＳＩ１５０との間のインターフェース部であり、シリアル通信手段などを用いて、画像処理ＬＳ１５０Ｉから制御信号を入力する。画素部１１０は、光電変換により、入射光量に応じた画素信号を電圧として生成する行列状の複数の画素を有する。複数の画素の各々は、光を電荷に変換する光電変換素子（フォトダイオード）を有する。各々の光電変換素子の表面には、カラーフィルタとマイクロレンズが設けられる。Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色のカラーフィルタを用いることで、ＲＧＢ原色カラーフィルタによるベイヤー配列の周期構造の画素を構成することができるが、ベイヤー配列に限定されない。
【００１３】
タイミング制御部１０１は、撮像素子１００の各ブロックに対する動作クロック信号及びタイミング信号を供給し、各ブロックの動作を制御する。垂直走査回路１１１は、画素部１１０内の行列状の画素の信号を行単位で１フレーム中に順次読み出すためのタイミング制御を行う。画素部１１０では、１フレーム中に上の行から下の行にかけて、行単位で順次読み出され、１フレームの画像信号が出力される。
【００１４】
列アンプ１１２は、画素部１１０から読み出された画素信号を行単位で電気的に所定のゲインで増幅する。列アンプ１１２が信号を増幅することにより、それ以降のランプ回路１１３及び列ＡＤＣ１１４で生成されるノイズに対して、画素の信号レベルが増幅され、等価的にＳＮ比を改善することができる。ただし、画素部１１０で生成されるノイズに対し、ランプ回路１１３及び列ＡＤＣ１１４で生成されるノイズが十分小さい回路構造においては、列アンプ１１２は必ずしも必須ではない。
【００１５】
基準信号出力回路１３０は、基準信号を列アンプ１１２に出力する。基準信号出力回路１３０は、一定電圧の基準信号をクリップするクリップ回路でもよい。基準信号出力回路１３０の制御については、後に説明する。ランプ回路１１３は、時間と共にレベルが変化する一定の傾きを持つランプ形状電圧信号であるランプ信号を発生する信号発生器である。列ＡＤＣ１１４は、複数の比較部１１５及びカウンタ・ラッチ回路１１６の組みを列毎に有し、列アンプ１１２が出力するアナログ信号をデジタル信号に変換し、デジタル信号を水平転送回路１１７に出力する。比較部１１５は、列アンプ１１２の出力信号とランプ回路１１３のランプ信号とを比較する。カウンタ・ラッチ回路１１６は、比較部１１５の比較期間においてカウントを行い、比較部１１５の比較一致結果に応じて、そのカウント値をラッチする。ラッチされたカウント値は、アナログデジタル変換されたデジタル値である。その詳細動作は、後に説明する。
【００１６】
水平転送回路１１７は、カウンタ・ラッチ回路１１６にラッチされた各列のデジタルの画素信号を順次、信号処理回路１２０に出力する。信号処理回路１２０は、画素信号に対してデジタル信号処理を行い、処理後の信号を外部出力回路１２１に出力する。例えば、信号処理回路１２０は、画素信号に対して、デジタルのオフセット値を加えたり、シフト演算又は乗算を行うことにより、簡易にゲイン演算を行うことができる。また、画素部１１０に遮光した画素領域を設けることにより、信号処理回路１２０は、遮光した画素を利用したデジタルの黒レベルクランプ動作を行うことができる。
【００１７】
外部出力回路１２１は、シリアライザーを有し、信号処理回路１２０が出力する複数ビットのパラレル信号をシリアル信号に変換する。そして、外部出力回路１２１は、このシリアル信号を例えばＬＶＤＳ信号等に変換し、画像処理ＬＳＩ１５０に出力する。画像処理ＬＳＩ１５０は、外部出力回路１２１が出力する画像信号に対して画像処理を行う。
【００１８】
図２（ａ）は図１の各列の列ＡＤＣ１１４の構成例を示す図であり、図２（ｂ）は列ＡＤＣ１１４のアナログデジタル変換処理を示すタイミングチャートである。列ＡＤＣ１１４は、比較部１１５及びカウンタ・ラッチ回路１１６を有する。カウンタリセットにより、カウンタ・ラッチ回路１１６は、カウント値がリセットされ、カウント値のカウントを開始し、比較部１１５の出力信号は、ローレベルからハイレベルに変化する。列アンプ１１２は、画素信号ＶＡＭＰを出力する。ランプ回路１１３は、ランプ信号ＶＲＡＭＰの傾きの生成を開始する。ランプ信号ＶＲＡＭＰは、時間経過と共に大きくなる。比較部１１５は、ランプ信号ＶＲＡＭＰが画素信号ＶＡＭＰより大きくなると、出力信号をローレベルにする。カウンタ・ラッチ回路１１６は、比較部１１５の出力信号がハイレベルからローレベルに反転した時点のカウント値をラッチする。このラッチしたカウント値は、列アンプ１１２が出力した画素信号ＶＡＭＰをアナログからデジタルに変換した値である。なお、ランプ信号ＶＲＡＭＰの傾きを変えることにより、比較部１１５の出力信号が反転するタイミングが変化し、カウンタ・ラッチ回路１１６のカウント期間が変わるので、アナログデジタル変換のゲインを変えることができる。
【００１９】
図３は、列ＡＤＣ１１４の動作例を示すタイミングチャートである。横軸は時間を示す。図３の上段の破線の信号は、列アンプ１１２の出力信号を示す。図３の上段の実線の信号は、ランプ回路１１３の出力信号を示す。図３の下段は、比較部１１５の出力信号を示す。
【００２０】
まず、Ｎ信号ＡＤ変換期間Ｔ１について説明する。画素部１１０は、画素をリセットし、画素のリセット解除に基づく画素信号をＮ信号として出力する。列アンプ１１２は、Ｎ信号ＶＡＭＰを出力する。カウンタリセットにより、比較部１１５の出力信号は、ローレベルからハイレベルに反転し、カウンタ・ラッチ回路１１６は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路１１３は、小さい傾きの第３のランプ信号ＶＲＡＭＰ１を出力する。第３のランプ信号ＶＲＡＭＰ１は、時間と共にレベルが変化する信号である。第３のランプ信号ＶＲＡＭＰ１がＮ信号ＶＡＭＰより大きくなると、比較部１１５の出力信号は、ハイレベルからローレベルに反転し、カウンタ・ラッチ回路１１６は、カウント期間ＣＮ１のカウントを終了し、カウント値をラッチする。このカウント値は、列アンプ１１２が出力したＮ信号ＶＡＰＭをアナログからデジタルに変換した値である。以上のように、列ＡＤＣ１１４は、第３のランプ信号ＶＲＡＭＰ１を用いてＮ信号ＶＡＭＰをアナログからデジタルに変換する。
【００２１】
次に、レベル判定期間Ｔ２について説明する。画素部１１０は、画素の電荷蓄積期間の光電変換に基づく画素信号をＳ信号として出力する。列アンプ１１２は、Ｓ信号ＶＡＭＰを出力する。図３では、高レベルのＳ信号ＶＡＰＭと小レベルのＳ信号ＶＡＭＰとの２つの場合を示す。ランプ回路１１３は、閾値信号ＴＨを出力する。比較部１１５は、Ｓ信号ＶＡＭＰが閾値信号ＴＨより大きいか否かを比較し、比較結果を出力する。カウンタ・ラッチ回路１１６は、その比較結果を入力し、Ｓ信号ＶＡＭＰが閾値信号ＴＨよりも大きいか小さいかを判断する。
【００２２】
次に、Ｓ信号ＡＤ変換期間Ｔ３について説明する。カウンタリセットにより、比較部１１５の出力信号は、ローレベルからハイレベルに反転し、カウンタ・ラッチ回路１１６は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路１１３は、Ｓ信号ＶＡＭＰのレベルに応じて、ランプ信号ＶＲＡＭＰの傾きを変える。
【００２３】
ランプ回路１１３は、Ｓ信号ＶＡＭＰが閾値信号ＴＨより小さい場合には、小さい傾きの第１のランプ信号ＶＲＡＭＰ２を出力する。第１のランプ信号ＶＲＡＭＰ２は、時間と共にレベルが変化する信号である。第１のランプ信号ＶＲＡＭＰ２がＳ信号ＶＡＭＰより大きくなると、比較部１１５の出力信号は、ハイレベルからローレベルに反転し、カウンタ・ラッチ回路１１６は、カウント期間ＣＮ２のカウントを終了し、カウント値をラッチする。このカウント値は、列アンプ１１２が出力したＳ信号ＶＡＰＭをアナログからデジタルに変換した値である。以上のように、列ＡＤＣ１１４は、Ｓ信号ＶＡＭＰが閾値信号ＴＨより小さい場合には、第１のランプ信号ＶＲＡＭＰ２を用いてＳ信号ＶＡＭＰをアナログからデジタルに変換する。
【００２４】
また、ランプ回路１１３は、Ｓ信号ＶＡＭＰが閾値信号ＴＨより大きい場合には、大きい傾きの第２のランプ信号ＶＲＡＭＰ３を出力する。第２のランプ信号ＶＲＡＭＰ３は、時間と共にレベルが変化する信号である。第２のランプ信号ＶＲＡＭＰ３がＳ信号ＶＡＭＰより大きくなると、比較部１１５の出力信号は、ハイレベルからローレベルに反転し、カウンタ・ラッチ回路１１６は、カウント期間ＣＮ３のカウントを終了し、カウント値をラッチする。このカウント値は、列アンプ１１２が出力したＳ信号ＶＡＰＭをアナログからデジタルに変換した値である。以上のように、列ＡＤＣ１１４は、Ｓ信号ＶＡＭＰが閾値信号ＴＨより大きい場合には、第２のランプ信号ＶＲＡＭＰ３を用いてＳ信号ＶＡＭＰをアナログからデジタルに変換する。
【００２５】
なお、Ｎ信号は、Ｓ信号に比べて小さいので、第３のランプ信号ＶＲＡＭＰ１の傾きは小さい。第３のランプ信号ＶＲＡＭＰ１の傾きは、第１のランプ信号ＶＲＡＭＰ２の傾きと同じである。第２のランプ信号ＶＲＡＭＰ３の傾きは、ランプ信号ＶＲＡＭＰ１及びＶＲＡＭＰ２の傾きよりｎ倍大きい。
【００２６】
上記のように、Ｎ信号ＡＤ変換期間Ｔ１では、列ＡＤＣ１１４は、Ｎ信号（ノイズ成分）のアナログデジタル変換を行う。その後、Ｓ信号ＡＤ変換期間Ｔ３では、Ｓ信号（ノイズ成分＋信号成分）のアナログデジタル変換を行う。その後、信号処理回路１２０は、Ｓ信号のデジタル値からＮ信号のデジタル値を減算し、ノイズ成分を打ち消すことにより、Ｓ／Ｎの良い信号を得る。
【００２７】
図４（ａ）は、横軸が画素部１１０への入力光量（列アンプ１１２の出力信号）を示し、縦軸がＳ信号のアナログデジタル変換後のデジタル値を示す図である。図４（ａ）の実線は、列ＡＤＣ１１４が出力するデジタル値である。列ＡＤＣ１１４は、Ｓ信号が閾値信号ＴＨより小さい場合には、傾きが小さい第１のランプ信号ＶＲＡＭＰ２を用いるため、図４（ａ）のようにアナログデジタル変換の傾きが大きくなる。これに対し、列ＡＤＣ１１４は、Ｓ信号が閾値信号ＴＨより大きい場合には、傾きが大きい第２のランプ信号ＶＲＡＭＰ３を用いるため、図４（ａ）のようにアナログデジタル変換の傾きが小さくなる。そのため、閾値信号ＴＨの前後で、入射光量に対するアナログデジタル変換値の整合が取れていないことになる。そのため、信号処理回路１２０は、補正回路であり、列ＡＤＣ１１４により第１のランプ信号ＶＲＡＭＰ２を用いて変換されたデジタル値と第２のランプ信号ＶＲＡＭＰ３を用いて変換されたデジタル値との整合をとるための補正を行う。信号処理回路１２０は、Ｓ信号が閾値信号ＴＨよりも大きい場合には、Ｓ信号のアナログデジタル変換値に、ランプ信号ＶＲＡＭＰ３及びＶＲＡＭＰ２の傾きの比ｎを乗算し、その乗算の結果に、閾値信号ＴＨで合うようにオフセットを加算する。これにより、入射光量に対するアナログデジタル変換値の整合をとるための補正が行われる。
【００２８】
この補正を正しく行い、第２のランプ信号ＶＲＡＭＰ３と第１のランプ信号ＶＲＡＭＰ２の変わり目の閾値信号ＴＨの前後で滑らかにつなぐことが出来ない場合は、ある輝度で段差が残ったような画像となってしまい、違和感のある画像となってしまう。また、この補正値は、撮像素子１００の温度、撮像素子１００の駆動タイミング又は固体ばらつき、電源電圧ばらつきなどによって変化が生じるため、動作時に定期的な補正値の取得が必要である。以下、２つのランプ信号ＶＲＡＭＰ２及びＶＲＡＭＰ３の補正値の生成方法と補正値を生成するためのダミー画素の構成について説明する。
【００２９】
図５は、図１の画素部１１０、基準信号出力回路１３０、及び列アンプ１１２の構成例を示す図である。基準信号出力回路１３０は、光電変換素子（フォトダイオード）を有しないダミー画素であり、基準信号を出力する。ダミー画素を読み出す期間では、セレクタ５０１は、制御回路５０２の制御の下、基準信号出力回路１３０が出力する基準信号を、列信号線５０３を介して、列アンプ１１２に出力する。これに対し、画素部１１０の画素を読み出す期間では、セレクタ５０１は、制御回路５０２の制御の下、画素部１１０の画素信号を、列信号線５０３を介して、列アンプ１１２に出力する。
【００３０】
図６は、画素部１１０及び基準信号出力回路１３０の構成例を示す図である。画素領域６０１〜６０３として、最も上部にダミー画素領域６０３を配置し、その下にオプティカルブラック領域６０２を配置し、その下に有効画素領域６０１を配置している。有効画素領域６０１及びオプティカルブラック領域６０２は、画素部１１０に対応する。ダミー画素領域６０３は、基準信号出力回路１３０に対応する。画素領域６０１〜６０３には、行列状の複数の画素が配置されている。オプティカルブラック領域６０２は、各々が遮光された光電変換素子を含む複数のオプティカルブラック画素を有する。有効画素領域６０１は、実際の画像を読み出すための各々が遮光されていない光電変換素子を含む複数の有効画素を有する。ダミー画素領域６０３は、光電変換素子を有しないダミー画素を有する。撮像素子１００は、ダミー画素領域６０３を用いて、傾きの比ｎとオフセットを算出する。
【００３１】
図７（ａ）、（ｂ）及び図８（ａ）、（ｂ）は、第１の基準信号Ｖ１及び第２の基準信号Ｖ２のアナログデジタル変換を示す図である。図７（ａ）は、第１のランプ信号ＶＲＡＭＰ２を用いて第１の基準信号Ｖ１をアナログからデジタルに変換する処理を示す図であり、図３とは異なり、Ｎ信号ＡＤ変換期間Ｔ１を設ける必要がない。レベル判定期間では、ランプ回路１１３は、ランプ信号ＶＲＡＭＰのうちの最大信号ＴＨ１を出力し、基準信号出力回路（ダミー画素）１３０は、列アンプ１１２を介して、第１の基準信号Ｖ１を列ＡＤＣ１１４に出力する。第１の基準信号Ｖ１は、第１の基準電圧である。
【００３２】
次に、Ｓ信号ＡＤ変換期間では、カウンタ・ラッチ回路１１６は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路１１３は、第１の基準信号Ｖ１が最大信号ＴＨ１より小さいので、傾きの小さい第１のランプ信号ＶＲＡＭＰ２を出力する。比較部１１５の出力信号は、ローレベルからハイレベルに反転する。第１のランプ信号ＶＲＡＭＰ２が第１の基準信号Ｖ１より大きくなると、比較部１１５の出力信号がハイレベルからローレベルに反転し、カウンタ・ラッチ回路１１６は、カウントを終了し、カウント値Ｖ１Ｌ（図４（ｂ）参照）をラッチする。
【００３３】
図７（ｂ）は、第２のランプ信号ＶＲＡＭＰ３を用いて第１の基準信号Ｖ１をアナログからデジタルに変換する処理を示す図である。レベル判定期間では、ランプ回路１１３は、ランプ信号ＶＲＡＭＰのうちの最小信号ＴＨ２を出力し、基準信号出力回路（ダミー画素）１３０は、列アンプ１１２を介して、第１の基準信号Ｖ１を列ＡＤＣ１１４に出力する。
【００３４】
次に、Ｓ信号ＡＤ変換期間では、カウンタ・ラッチ回路１１６は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路１１３は、第１の基準信号Ｖ１が最小信号ＴＨ２より大きいので、傾きの大きい第２のランプ信号ＶＲＡＭＰ３を出力する。比較部１１５の出力信号は、ローレベルからハイレベルに反転する。第２のランプ信号ＶＲＡＭＰ３が第１の基準信号Ｖ１より大きくなると、比較部１１５の出力信号がハイレベルからローレベルに反転し、カウンタ・ラッチ回路１１６は、カウントを終了し、カウント値Ｖ１Ｈ（図４（ｂ）参照）をラッチする。
【００３５】
図８（ａ）は、第１のランプ信号ＶＲＡＭＰ２を用いて第２の基準信号Ｖ２をアナログからデジタルに変換する処理を示す図である。レベル判定期間では、ランプ回路１１３は、ランプ信号ＶＲＡＭＰのうちの最大信号ＴＨ１を出力し、基準信号出力回路（ダミー画素）１３０は、列アンプ１１２を介して、第２の基準信号Ｖ２を列ＡＤＣ１１４に出力する。第２の基準信号Ｖ２は、第２の基準電圧であり、図４（ｂ）に示すように、第１の基準信号Ｖ１より大きい。
【００３６】
次に、Ｓ信号ＡＤ変換期間では、カウンタ・ラッチ回路１１６は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路１１３は、第２の基準信号Ｖ２が最大信号ＴＨ１より小さいので、傾きの小さい第１のランプ信号ＶＲＡＭＰ２を出力する。比較部１１５の出力信号は、ローレベルからハイレベルに反転する。第１のランプ信号ＶＲＡＭＰ２が第２の基準信号Ｖ２より大きくなると、比較部１１５の出力信号がハイレベルからローレベルに反転し、カウンタ・ラッチ回路１１６は、カウントを終了し、カウント値Ｖ２Ｌ（図４（ｂ）参照）をラッチする。
【００３７】
図８（ｂ）は、第２のランプ信号ＶＲＡＭＰ３を用いて第２の基準信号Ｖ２をアナログからデジタルに変換する処理を示す図である。レベル判定期間では、ランプ回路１１３は、ランプ信号ＶＲＡＭＰのうちの最小信号ＴＨ２を出力し、基準信号出力回路（ダミー画素）１３０は、列アンプ１１２を介して、第２の基準信号Ｖ２を列ＡＤＣ１１４に出力する。
【００３８】
次に、Ｓ信号ＡＤ変換期間では、カウンタ・ラッチ回路１１６は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路１１３は、第２の基準信号Ｖ２が最小信号ＴＨ２より大きいので、傾きの大きい第２のランプ信号ＶＲＡＭＰ３を出力する。比較部１１５の出力信号は、ローレベルからハイレベルに反転する。第２のランプ信号ＶＲＡＭＰ３が第２の基準信号Ｖ２より大きくなると、比較部１１５の出力信号がハイレベルからローレベルに反転し、カウンタ・ラッチ回路１１６は、カウントを終了し、カウント値Ｖ２Ｈ（図４（ｂ）参照）をラッチする。
【００３９】
図４（ｂ）に、図７（ａ）及び（ｂ）の第１の基準信号Ｖ１のアナログデジタル変換値Ｖ１Ｌ，Ｖ１Ｈを示し、図８（ａ）及び（ｂ）の第２の基準信号Ｖ２のアナログデジタル変換値Ｖ２Ｌ，Ｖ２Ｈを示す。図４（ｂ）は、図４（ａ）の閾値信号ＴＨより小さい領域を拡大したものである。基準信号Ｖ１及びＶ２は、閾値信号ＴＨより小さい。アナログデジタル変換値Ｖ１Ｌは、第１のランプ信号ＶＲＡＭＰ２を用いて第１の基準信号Ｖ１をアナログからデジタルに変換した第１のデジタル値である。アナログデジタル変換値Ｖ１Ｈは、第２のランプ信号ＶＲＡＭＰ３を用いて第１の基準信号Ｖ１をアナログからデジタルに変換した第２のデジタル値である。アナログデジタル変換値Ｖ２Ｌは、第１のランプ信号ＶＲＡＭＰ２を用いて第２の基準信号Ｖ２をアナログからデジタルに変換した第３のデジタル値である。アナログデジタル変換値Ｖ２Ｈは、第２のランプ信号ＶＲＡＭＰ３を用いて第２の基準信号Ｖ２をアナログからデジタルに変換した第４のデジタル値である。信号処理回路１２０は、次式のように、４個のアナログデジタル変換値Ｖ１Ｌ，Ｖ１Ｈ，Ｖ２Ｌ，Ｖ２Ｈを基に、第１のランプ信号ＶＲＡＭＰ２と第２のランプ信号ＶＲＡＭＰ３の傾きの比ｎを演算する。
ｎ＝（Ｖ２Ｌ−Ｖ１Ｌ）／（Ｖ２Ｈ−Ｖ１Ｈ）
【００４０】
信号処理回路１２０は、アナログデジタル変換値Ｖ１Ｈ及びＶ２Ｈを結ぶ直線に対して傾きをｎ倍にした補正後の直線を演算し、その補正後の直線とアナログデジタル変換値Ｖ１Ｌ及びＶ２Ｌを結ぶ直線との閾値信号ＴＨにおける差分をオフセットとして演算する。以上のように、信号処理回路１２０は、４個のアナログデジタル変換値Ｖ１Ｌ，Ｖ１Ｈ，Ｖ２Ｌ，Ｖ２Ｈを基に、第１のランプ信号ＶＲＡＭＰ２と第２のランプ信号ＶＲＡＭＰ３の傾きの比ｎ及びオフセットを演算する。なお、傾きの比ｎ及びオフセットは、画像処理ＬＳＩ（補正回路）１５０が演算してもよい。
【００４１】
撮像装置は、図３の処理を行う。信号処理回路１２０又は画像処理ＬＳＩ１５０は、Ｓ信号ＶＡＭＰが閾値信号ＴＨより大きい場合には、Ｓ信号ＶＡＭＰのアナログデジタル変換値に対して比ｎを乗算し、その乗算の結果にオフセットを加算することにより、補正を行う。その補正の後、信号処理回路１２０又は画像処理ＬＳＩ１５０は、Ｓ信号のアナログデジタル変換値とＮ信号のアナログデジタル変換値との差分を演算することにより、Ｓ／Ｎを向上させる。
【００４２】
ここで、画素部１１０の１フレームの読み出しにおいて、はじめの傾きの比ｎ及びオフセットの演算を行った後、信号処理回路１２０が傾きの比ｎ及びオフセットを反映させるのに一定の時間がかかる。そのため、そのフレーム内で傾きの比ｎ及びオフセットを演算して、Ｓ信号を補正することが困難であるという課題がある。例えば、列アンプ１１２のゲインを変更する場合、ゲインを変更してはじめの１フレームの傾きの比ｎ及びオフセットを取得することが困難である。この課題を解決する実施形態を、図９を参照しながら以下に説明する。
【００４３】
図７は、本実施形態による撮像装置の制御方法を示すフローチャートである。まず、ステップＳ１では、撮像素子１００は、画像出力処理を開始するため、フレーム番号Ｎに１を設定する。次に、ステップＳ２では、信号処理回路１２０又は画像処理ＬＳＩ１５０は、４個のアナログデジタル変換値Ｖ１Ｌ，Ｖ１ＨＬ，Ｖ２Ｌ，Ｖ２Ｈを取得し、第１のランプ信号ＶＲＡＭＰ２と第２のランプ信号ＶＲＡＭＰ３の傾きの比ｎ及びオフセットを演算する。
【００４４】
次に、ステップＳ３では、撮像装置は、信号処理回路１２０又は画像処理ＬＳＩ１５０に、傾きの比ｎ及びオフセットをセットする。次に、ステップＳ４では、撮像装置は、第１のランプ信号ＶＲＡＭＰ２及び第２のランプ信号ＶＲＡＭＰ３を用いて、図３の処理を行う。信号処理回路１２０又は画像処理ＬＳＩ１５０は、Ｓ信号ＶＡＭＰが閾値信号ＴＨより大きい場合には、Ｓ信号ＶＡＭＰのアナログデジタル変換値に対して比ｎを乗算し、その乗算の結果にオフセットを加算することにより、補正を行う。その補正の後、信号処理回路１２０又は画像処理ＬＳＩ１５０は、Ｓ信号のアナログデジタル変換値とＮ信号のアナログデジタル変換値との差分を演算することにより、Ｓ／Ｎを向上させる。次に、撮像素子１００は、フレーム番号Ｎをインクリメントする。次に、ステップＳ５では、撮像素子１００は、電源スイッチのオフ等により、画像出力の終了か否かを判定し、終了でない場合にはステップＳ６に処理を進め、終了である場合には処理を終了する。
【００４５】
ステップＳ６では、撮像素子１００は、次フレームの出力を開始する前に、列アンプ１１２のゲインが変更されたか否かを判定する。撮像素子１００は、変更された場合には、新たな傾きの比ｎ及びオフセットを取得するため、ステップＳ７に処理を進める。また、撮像素子１００は、変更されていない場合には、傾きの比ｎ及びオフセットを変更せずに、ステップＳ４に処理を戻す。
【００４６】
ステップＳ７では、撮像装置は、４個のアナログデジタル変換値Ｖ１Ｌ，Ｖ１ＨＬ，Ｖ２Ｌ，Ｖ２Ｈを取得する。そして、撮像装置は、Ｓ信号ＡＤ変換期間Ｔ３において、Ｓ信号ＶＡＭＰの大きさにかかわらず、第１のランプ信号ＶＲＡＭＰ２を用いずに、第２のランプ信号ＶＲＡＭＰ３を用いて、Ｎフレーム目の図３の処理を行う。ここで、この時点で、新たな傾きの比ｎ及びオフセットを演算する時間がないので、新たな傾きの比ｎ及びオフセットを演算せずに、図３の処理を行う。ステップＳ７では、撮像装置は、Ｓ信号ＡＤ変換期間Ｔ３において、第２のランプ信号ＶＲＡＭＰ３のみを用いて、アナログデジタル変換を行う。単一の第２のランプ信号ＶＲＡＭＰ３によるアナログデジタル変換であれば、複数のランプ信号を用いた場合の傾きの比ｎ及びオフセットによる補正の必要がない。つまり、新たな傾きの比ｎ及びオフセットを取得しなくても、アナログデジタル変換が可能である。なお、ステップＳ７では、撮像装置は、Ｓ信号ＡＤ変換期間Ｔ３において、Ｓ信号ＶＡＭＰの大きさにかかわらず、第２のランプ信号ＶＲＡＭＰ３を用いずに、第１のランプ信号ＶＲＡＭＰ２を用いて、Ｎフレーム目の図３の処理を行ってもよい。
【００４７】
次に、ステップＳ８では、信号処理回路１２０又は画像処理ＬＳＩ１５０は、ステップＳ７で取得した４個のアナログデジタル変換値Ｖ１Ｌ，Ｖ１ＨＬ，Ｖ２Ｌ，Ｖ２Ｈを用いて、傾きの比ｎ及びオフセットを演算する。なお、ステップＳ８の処理は、ステップＳ７の処理と並列に行われてもよい。その後、撮像装置は、ステップＳ３に処理を進める。
【００４８】
以上のように、撮像装置は、列アンプ１１２のゲイン設定の変更が行われないフレームの場合には、傾きの比ｎ及びオフセットを変更せずに、次のフレームのアナログデジタル変換を行う。この場合、ステップＳ４では、列ＡＤＣ１１４は、画素信号ＶＡＭＰが閾値ＴＨより小さい場合には、第１のランプ信号ＶＲＡＭＰ２を用いて画素信号ＶＡＭＰをアナログからデジタルに変換する。また、列ＡＤＣ１１４は、画素信号ＶＡＭＰが閾値ＴＨより大きい場合には、第２のランプ信号ＶＲＡＭＰ３を用いて画素信号ＶＡＭＰをアナログからデジタルに変換する。すなわち、列ＡＤＣ１１４は、第１のランプ信号ＶＲＡＭＰ２又は第２のランプ信号ＶＲＡＭＰ３のいずれかを用いる第１の変換モードでアナログデジタル変換を行う。信号処理回路１２０又は画像処理ＬＳＩ１５０は、傾き比ｎを用いて、列ＡＤＣ１１４により第１のランプ信号ＶＲＡＭＰ２を用いて変換されたデジタル値と第２のランプ信号ＶＲＡＭＰ３を用いて変換されたデジタル値との整合をとるための補正を行う。
【００４９】
また、列アンプ１１２のゲイン設定の変更が行われた直後のフレームの場合には、新たな傾きの比ｎ及びオフセットを演算する前に、列ＡＤＣ１１４は、第２のランプ信号ＶＲＡＭＰ３のみを用いる第２の変換モードで次のフレームのアナログデジタル変換を行う。その後に、撮像装置は、新たな傾きの比ｎ及びオフセットを演算する。この場合、列ＡＤＣ１１４は、画素信号ＶＡＭＰの大きさにかかわらず、第１のランプ信号ＶＲＡＭＰ２及び第２のランプ信号ＶＲＡＭＰ３のうちのいずれか１個のランプ信号を用いて画素信号ＶＡＭＰをアナログからデジタルに変換する。信号処理回路１２０又は画像処理ＬＳＩ１５０は、第１のデジタル値Ｖ１Ｌと第２のデジタル値Ｖ１Ｈと第３のデジタル値Ｖ２Ｌと第４のデジタル値Ｖ２Ｈとを基に、傾きの比ｎ及びオフセットを演算する。これにより、列アンプ１１２のゲインが変更された最初のフレームについて、新たな傾きの比ｎ及びオフセットを演算しながら、違和感のない画像を出力することができる。
【００５０】
なお、本実施形態では、傾きが異なる２つのランプ信号について説明したが、ランプ信号の数は限定されず、傾きが異なる３つ以上のランプ信号を用いてもよい。また、傾きの比ｎ及びオフセットの演算方法などは、上記の方法に限定されず、他の方法でもよい。
【００５１】
また、ステップＳ６では、列アンプ１１２のゲインの変更の場合について説明したが、撮像素子１００の駆動タイミングの設定の変更、電源電圧の設定の変更、内部リファレンス電圧の設定の変更などにも適用することができる。
【００５２】
（第２の実施形態）
図１０は、本発明の第２の実施形態による撮像装置の駆動方法を示すフローチャートである。図１０のフローチャートは、図９のフローチャートに対して、ステップＳ７の代わりに、ステップＳ１７を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００５３】
ステップＳ４では、信号処理回路１２０又は画像処理ＬＳＩ１５０は、フレームバッファを有し、上記のＳ信号のアナログデジタル変換値とＮ信号のアナログデジタル変換値との差分である画素値の１フレーム分をフレームバッファに書き込む。
【００５４】
ステップＳ６では、撮像素子１００は、列アンプ１１２のゲインが変更された場合には、ステップＳ１７に処理を進める。ステップＳ１７では、撮像装置は、４個のアナログデジタル変換値Ｖ１Ｌ，Ｖ１ＨＬ，Ｖ２Ｌ，Ｖ２Ｈを取得する。そして、信号処理回路１２０又は画像処理ＬＳＩ１５０は、ステップＳ４で書き込まれたＮ−１フレーム目の１フレーム分の画素値をフレームバッファから読み出して、Ｎフレーム目の画像として出力する。すなわち、信号処理回路１２０又は画像処理ＬＳＩ１５０は、Ｎ−１フレーム目の画像と同じ画像をＮフレーム目の画像として出力する。その後、撮像装置は、ステップＳ８に処理を進める。
【００５５】
以上のように、列アンプ１１２のゲイン設定の変更が行われないフレームの場合には、撮像装置は、ステップＳ６からステップＳ４に処理を進める。その場合、列ＡＤＣ１１４は、画素信号ＶＡＭＰが閾値ＴＨより小さい場合には、第１のランプ信号ＶＲＡＭＰ２を用いて画素信号ＶＡＭＰをアナログからデジタルに変換する。また、列ＡＤＣ１１４は、画素信号ＶＡＭＰが閾値ＴＨより大きい場合には、第２のランプ信号ＶＲＡＭＰ３を用いて画素信号ＶＡＭＰをアナログからデジタルに変換する。信号処理回路１２０又は画像処理ＬＳＩ１５０は、傾きの比ｎを用いて、列ＡＤＣ１１４により第１のランプ信号ＶＲＡＭＰ２を用いて変換されたデジタル値と第２のランプ信号ＶＲＡＭＰ３を用いて変換されたデジタル値との整合をとるための補正を行う。そして、信号処理回路１２０又は画像処理ＬＳＩ１５０は、補正後のフレームの画像を出力する。
【００５６】
また、列アンプ１１２のゲイン設定の変更が行われた直後のフレームの場合には、撮像装置は、ステップＳ６からステップＳ１７に処理を進める。信号処理回路１２０又は画像処理ＬＳＩ１５０は、前フレームの画像と同じ画像を出力し、第１のデジタル値Ｖ１Ｌと第２のデジタル値Ｖ１Ｈと第３のデジタル値Ｖ２Ｌと第４のデジタル値Ｖ２Ｈとを基に、傾きの比ｎ及びオフセットを演算する。
【００５７】
本実施形態によれば、信号処理回路１２０又は画像処理ＬＳＩ１５０は、列アンプ１１２のゲインが変更された直後のフレームでは、ステップＳ１７で、前フレームの画像と同じ画像を現フレームの画像として出力する。これにより、列アンプ１１２のゲインが変更されても、違和感のない画像を出力することができる。
【００５８】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００５９】
１１０  画素部、１１３  ランプ回路、１１４  列ＡＤＣ回路、１２０  信号処理回路、１３０  基準信号出力回路、１５０  画像処理ＬＳＩ
【図１】
2017152838.tif 000003
【図２】
2017152838.tif 000004
【図３】
2017152838.tif 000005
【図４】
2017152838.tif 000006
【図５】
2017152838.tif 000007
【図６】
2017152838.tif 000008
【図７】
2017152838.tif 000009
【図８】
2017152838.tif 000010
【図９】
2017152838.tif 000011
【図１０】
2017152838.tif 000012