(57)【要約】      （修正有）【課題】電極と窒化ガリウム系材料との間のコンタクト抵抗のばらつきを抑制することができる半導体装置および半導体装置の製造方法を提供する。【解決手段】半導体装置１００は、基板１０を備える。第１層４０は、基板１０の第１面の上方に設けられ、ＩＩＩ族窒化物半導体層を含む。第２層５０は、第１層４０上に設けられ、第１領域Ｒ１および第２領域Ｒ２を有し、Ａｌを含有するＩＩＩ族窒化物半導体層を含む。電極９１、９２は、第１領域上Ｒ１に設けられている。第１領域Ｒ１における第１材料の濃度は、第２領域Ｒ２における第１材料の濃度よりも高い。第１層４０と第２層５０との積層方向において、第１材料の濃度は、第１領域Ｒ１において最大値を有する。【選択図】図１
2017054923.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の第１面の上方に設けられ、ＩＩＩ族窒化物半導体層を含む第１層と、
前記第１層上に設けられ、第１領域および第２領域を有し、Ａｌを含有するＩＩＩ族窒化物半導体層を含む第２層と、
前記第１領域上に設けられた電極とを備え、
前記第１領域における第１材料の濃度は、前記第２領域における前記第２層内の第１材料の濃度よりも高く、
前記第１層と前記第２層との積層方向において、前記第１材料の濃度は、前記第１領域において最大値を有する、半導体装置。
【請求項２】
前記積層方向において、前記第１材料の濃度は、前記第１層と前記第２層との間の境界よりも前記電極側に最大値を有する、請求項１に記載の半導体装置。
【請求項３】
前記第１材料は、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、ガリウム（Ｇａ）、ゲルマニウム（Ｇｅ）、窒素（Ｎ）、フッ素（Ｆ）、酸素（Ｏ）、炭素（Ｃ）、インジウム（Ｉｎ）、アンチモン（Ｓｂ）、ボロン（Ｂ）、燐（Ｐ）、砒素（Ａｓ）のいずれかである、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第１領域の結晶欠陥の密度は、前記第２領域における結晶欠陥の密度よりも大きく、
前記積層方向において、前記結晶欠陥の密度は、前記第１領域において最大値を有する、請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項５】
基板と、
前記基板の第１面の上方に設けられ、ＩＩＩ族窒化物半導体層を含む第１層と、
前記第１層上に設けられ、第１領域および第２領域を有し、Ａｌを含有するＩＩＩ族窒化物半導体層を含む第２層と、
前記第１領域上に設けられた電極とを備え、
前記第１領域における結晶欠陥の密度は、前記第２領域における前記第２層内の結晶欠陥の密度よりも高く、
前記第１層と前記第２層との積層方向において、前記結晶欠陥の密度は、前記第１領域において最大値を有する、半導体装置。
【請求項６】
基板の第１面の上方に設けられ、ＩＩＩ族窒化物半導体層を含む第１層を形成し、
前記第１層上に、第１領域および第２領域を有しかつＡｌを含有するＩＩＩ族窒化物半導体層を用いた第２層を形成し、
前記第１領域における前記第２層内に第１材料を選択的に注入し、
前記第２層の前記第１領域上に電極を形成することを具備する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明による実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＧａＮ-ＨＥＭＴ（High Electron Mobility Transistor）等の窒化ガリウム系半導体装置では、アルミニウムとチタンとの合金等の金属がソース電極やドレイン電極に用いられる。このような金属電極は、熱処理によってＡｌＧａＮ層とオーミック接触する。しかし、ＡｌＧａＮ層等の窒化ガリウム系材料の材質にはばらつきがあるため、金属電極とＡｌＧａＮ層との間のコンタクト抵抗がばらつき易いという問題があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４７６１７１８号公報
【特許文献２】特許第５２７０５６２号公報（米国特許第８８２３０５７号公報）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電極と窒化ガリウム系材料との間のコンタクト抵抗のばらつきを抑制することができる半導体装置および半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００５】
本実施形態による半導体装置は、基板を備える。第１層は、基板の第１面の上方に設けられ、ＩＩＩ族窒化物半導体層を含む。第２層は、第１層上に設けられ、第１領域および第２領域を有し、Ａｌを含有するＩＩＩ族窒化物半導体層を含む。電極は、第１領域上に設けられている。第１領域における第１材料の濃度は、第２領域における第１材料の濃度よりも高い。第１層と第２層との積層方向において、第１材料の濃度は、第１領域において最大値を有する。
【図面の簡単な説明】
【０００６】
【図１】本実施形態に従った半導体装置１００の構成の一例を示す断面図。
【図２】ｎ型ＡｌＧａＮ層５０内の第１材料の濃度プロファイルを示すグラフ。
【図３】本実施形態による半導体装置１００の製造方法の一例を示す断面図。
【図４】本実施形態による半導体装置１００の製造方法の一例を示す断面図。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、半導体基板の上下方向は、半導体素子が設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。
【０００８】
以下の本実施形態において、ＩＩＩ族窒化物半導体として窒化ガリウム（ＧａＮ）を用いている。しかし、窒化ガリウム（ＧａＮ）に代えて、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）をＩＩＩ族窒化物半導体として用いてもよい。以下、ＩＩＩ族窒化物半導体を窒化ガリウム（ＧａＮ）として説明する。また、本実施形態では、Ａｌを含むＩＩＩ族窒化物半導体として、例えば、ＡｌＧａＮ層を用いている。
【０００９】
図１は、本実施形態に従った半導体装置１００の構成の一例を示す断面図である。半導体装置１００は、基板１０と、バッファ層２０と、アンドープトＧａＮ（ｕｄ−ＧａＮ）層３０と、ｎ型ＧａＮ層４０と、ｎ型ＡｌＧａＮ層５０と、絶縁膜６０と、ｐ型ＧａＮ層７０と、金属ゲート電極８０と、ドレイン電極９１と、ソース電極９２と、層間絶縁膜９３とを備えている。例えば、半導体装置１００は、図１に示すＪＦＥＴ(Junction Field Effect Transistor)型ＧａＮ−ＨＥＭＴでよい。しかし、本実施形態は、ＪＦＥＴ型に特定せず、オーミックコンタクトの必要な電極を有する任意の窒化ガリウム系半導体装置でよい。例えば、半導体装置１００は、ＭＯＳ（Metal Oxide Semiconductor）ＦＥＴ型ＧａＮ−ＨＥＭＴ等であってもよい。尚、層間絶縁膜９３内またはその上に設けられた配線やコンタクト等の図示は省略している。
【００１０】
基板１０は、サファイア、ダイアモンド、ＳｉＣ、ＧａＮ、ＢＮ、Ｓｉ、Ｇｅのいずれか１つ以上を含む基板であり、例えば、シリコン基板、ＧａＮ基板またはＳｉＣ基板等である。基板１０の導電型は特に限定しない。
【００１１】
バッファ層２０は、基板１０の表面（第１面）上に設けられている。バッファ層２０は、例えば、ＡｌＮとＡｌＧａＮの積層構造で形成される。また、ＡｌＧａＮ中の、Ａｌ含有比率を基板１０の表面からｎ型ＧａＮ層３０へ向かって次第に低下させた組成傾斜ＡｌＧａＮ層を用いて形成してもよい。バッファ層２０が基板１０と積層構造体（３０、４０および５０）との間に介在することによって、反りを抑制する。また、バッファ層２０は、その上に設けられるＧａＮ層３０、４０およびＡｌＧａＮ層５０を含む積層構造体の結晶性を向上させる。
【００１２】
ｕｄ−ＧａＮ層３０は、バッファ層２０上に設けられている。ｕｄ−ＧａＮ層３０には、不純物を導入していないＧａＮを用いている。
【００１３】
第１層としてのｎ型ＧａＮ層４０は、ｕｄ−ＧａＮ層３０上に設けられている。ｎ型ＧａＮ層４０は、ｎ型不純物（例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ））を含むＧａＮ層である。
【００１４】
第２層としてのｎ型ＡｌＧａＮ層５０は、ｎ型ＧａＮ層４０上に設けられている。ｎ型ＡｌＧａＮ層５０は、ｎ型不純物（例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ））を含むＡｌＧａＮ層である。ｎ型ＡｌＧａＮ層５０は、第１領域Ｒ１および第２領域Ｒ２を含む。尚、ＡｌＧａＮ層５０は、ｎ型である必要は必ずしもなく、ｐ型であっても、あるいは、真性であってもよい。
【００１５】
ｎ型ＧａＮ層４０とｎ型ＡｌＧａＮ層５０とをヘテロ構造にすることによってｎ型ＧａＮ層４０とｎ型ＡｌＧａＮ層５０との界面には、２次元電子ガス（以下、２ＤＥＧともいう）層９５が発生する。２ＤＥＧ層９５は、ドレイン電極９１とソース電極９２との間の電気抵抗を低下させ、半導体装置１００のオン抵抗を低下させる役目を果たす。
【００１６】
第３層としてのｐ型ＧａＮ層７０は、ｎ型ＡｌＧａＮ層５０のうち第２領域Ｒ２上に設けられている。ｐ型ＧａＮ層７０は、ｐ型不純物（例えば、マグネシウム（Ｍｇ））を含むＧａＮ層である。第２領域Ｒ２は、ｎ型ＡｌＧａＮ層５０のうち、ドレイン電極９１およびソース電極９２の設けられた第１領域Ｒ１（コンタクト領域）以外の領域である。尚、ｐ型ＧａＮ層７０は、ゲート電極の一部として機能する。
【００１７】
金属ゲート電極８０は、ｐ型ＧａＮ層７０上に設けられている。金属ゲート電極８０には、例えば、アルミニウム（Ａｌ）、タンタル（Ｔａ）、タンタルナイトライド（ＴａＮ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）等の導電性金属材料を用いている。
【００１８】
絶縁膜６０は、ｎ型ＡｌＧａＮ層５０の第２領域Ｒ２上およびｐ型ＧａＮ層７０の側面上に設けられている。絶縁膜６０は、例えば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３またはＺｒＯ等の絶縁膜である。
【００１９】
ドレイン電極９１およびソース電極９２は、ｎ型ＡｌＧａＮ層５０の第１領域Ｒ１上に設けられている。ドレイン電極９１およびソース電極９２は、ｎ型ＡｌＧａＮ層５０にオーミック接触している。ドレイン電極９１およびソース電極９２には、金属ゲート電極８０と同じ材料を用いてよい。例えば、ドレイン電極９１およびソース電極９２には、アルミニウム（Ａｌ）、タンタル（Ｔａ）、タンタルナイトライド（ＴａＮ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）等の導電性金属材料を用いている。本実施形態では、ドレイン電極９１およびソース電極９２には、アルミニウムおよびチタンの合金を用いている。
【００２０】
ここで、ｎ型ＡｌＧａＮ層５０内の第１材料（例えば、アルミニウムやその他の不純物）の濃度について説明する。ｎ型ＡｌＧａＮ層５０は、通常、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いてアルミニウムやｎ型不純物（例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ））を導入しながらエピタキシャル成長により形成される。この場合、ｎ型ＡｌＧａＮ層５０に含まれるアルミニウムや不純物の濃度は、ｎ型ＡｌＧａＮ層５０の上面Ｆ５０の面内（Ｄ１方向）においてほぼ均一であり、第１領域Ｒ１と第２領域Ｒ２との間でほとんど相違しない。
【００２１】
これに対し、本実施形態では、後述するように、リソグラフィ技術およびイオン注入技術を用いて、第１領域Ｒ１におけるｎ型ＡｌＧａＮ層５０に第１材料を選択的にイオン注入している。第１材料としては、例えば、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、ガリウム（Ｇａ）、ゲルマニウム（Ｇｅ）、窒素（Ｎ）、フッ素（Ｆ）、酸素（Ｏ）、炭素（Ｃ）、インジウム（Ｉｎ）、アンチモン（Ｓｂ）、ボロン（Ｂ）、燐（Ｐ）、砒素（Ａｓ）のいずれかでよい。尚、第１材料は、ｎ型ＡｌＧａＮ層５０に結晶欠陥を生成させる材料であればよい。従って、第１材料は、イオン注入可能な材料であればよく、特に限定しない。しかし、ｎ型ＡｌＧａＮ層５０に注入されることによって２ＤＥＧ層や素子特性等に悪影響を与える材料は好ましくない。
【００２２】
第１材料を第１領域Ｒ１に注入することによって、第１領域Ｒ１におけるｎ型ＡｌＧａＮ層５０内の第１材料の濃度は、第２領域Ｒ２におけるｎ型ＡｌＧａＮ層５０内の第１材料の濃度に比べて高くなる。即ち、ドレイン電極９１およびソース電極９２の下のｎ型ＡｌＧａＮ層５０において第１材料の濃度は比較的高く、第２領域Ｒ２のｎ型ＡｌＧａＮ層５０において第１材料の濃度は比較的低い。
【００２３】
また、イオン注入の際に、第１材料は、ｎ型ＧａＮ層４０とｎ型ＡｌＧａＮ層５０との間の境界（２ＤＥＧ層９５）よりも浅い位置に注入される。従って、ｎ型ＧａＮ層４０とｎ型ＡｌＧａＮ層５０の積層方向Ｄ２（即ち、深さ方向）において、第１材料の濃度は、第１領域Ｒ１のｎ型ＡｌＧａＮ層５０内に最大値（ピーク）を有する。即ち、深さ方向における第１材料の濃度プロファイルは、ｎ型ＧａＮ層４０とｎ型ＡｌＧａＮ層５０との間の境界よりもソース電極９２またはドレイン電極９１側に最大値（ピーク）を有する。さらに換言すると、第１材料の濃度の最大値は、２ＤＥＧ層９５よりもドレイン電極９１またはソース電極９２側に近い位置（浅い位置）にある。
【００２４】
例えば、図２（Ａ）は、ｎ型ＡｌＧａＮ層５０内の或るイオン注入深さ（Ｒｐ）における第１材料の濃度プロファイルを示すグラフである。縦軸は第１材料の濃度を示し、横軸はＡｌＧａＮ層５０内の或るイオン注入深さ（Ｒｐ）におけるＤ１方向の距離を示している。上述のように第１材料を第１領域Ｒ１に選択的に注入しているので、第１領域Ｒ１の第１材料の濃度は第２領域Ｒ２のそれよりも高くなる。
【００２５】
図２（Ｂ）は、ｎ型ＡｌＧａＮ層５０とｎ型ＧａＮ層４０の境界Ｂ（深さＤｂ）における第１材料の濃度プロファイルを示すグラフである。縦軸は第１材料の濃度を示し、横軸は境界ＢにおけるＤ１方向の距離を示している。イオン注入の際に第１材料はｎ型ＧａＮ層４０とｎ型ＡｌＧａＮ層５０との間の境界（２ＤＥＧ層９５）よりも浅い位置に注入されている。このため、境界Ｂでは、第１領域Ｒ１と第２領域Ｒ２との間の第１材料の濃度差は比較的小さくなっている。
【００２６】
図２（Ｃ）は、深さ方向Ｄ２における第１領域Ｒ１と第２領域Ｒ２との間の第１材料の濃度差ΔＣを示すグラフである。縦軸は、第１領域Ｒ１と第２領域Ｒ２とにおける第１材料の濃度差ΔＣを示す。横軸は、Ｄ２方向の深さを示す。図２（Ｃ）を参照すると、第１材料の濃度差ΔＣの最大値は、深さＲｐの位置にあり、ｎ型ＡｌＧａＮ層５０内に位置する。即ち、ｎ型ＡｌＧａＮ層５０とｎ型ＧａＮ層４０との境界（２ＧＥＧ層９５）の深さＤｂよりも浅い位置にある。
【００２７】
第１材料の濃度プロファイルは、結晶欠陥の密度のプロファイルとほぼ同じである。従って、第１領域Ｒ１におけるｎ型ＡｌＧａＮ層５０内の結晶欠陥の密度は、第２領域Ｒ２におけるｎ型ＡｌＧａＮ層５０内の結晶欠陥の密度よりも大きいと言うことができる。また、Ｄ２方向（深さ方向）において、第１領域Ｒ１と第２領域Ｒ２との間におけるｎ型ＡｌＧａＮ層５０内の結晶欠陥の密度差は、ｎ型ＡｌＧａＮ層５０内において最大値を有する。即ち、第１領域Ｒ１と第２領域Ｒ２との間における結晶欠陥の密度差の最大値は、ｎ型ＧａＮ層４０とｎ型ＡｌＧａＮ層５０との間の境界Ｂ（２ＤＥＧ層９５）よりもソース電極９２側またはドレイン電極９１側にある。これは、第１材料がイオン注入されることによって、第１領域Ｒ１のｎ型ＡｌＧａＮ層５０に欠陥が生じているからである。
【００２８】
このように、本実施形態による半導体装置１００では、第１材料の濃度または結晶欠陥の密度が、第２領域Ｒ２よりも第１領域Ｒ１のｎ型ＡｌＧａＮ層５０内において高い。尚且つ、Ｄ２方向（深さ方向）における第１材料の濃度プロファイルまたは結晶欠陥の密度プロファイルは、図１の境界Ｂ（２ＤＥＧ層９５）よりも浅い位置に最大値を有する。さらに、Ｄ２方向における第１材料の濃度差または結晶欠陥の密度差は、境界Ｂ（２ＤＥＧ層９５）よりも浅い位置に最大値を有する。
【００２９】
ｎ型ＡｌＧａＮ層５０内に第１材料や結晶欠陥が多い場合、ドレイン電極９１およびソース電極９２の形成後、オーミックアニーリングにおいて、窒素がｎ型ＡｌＧａＮ層５０から引き抜かれ易くなり、かつ、ドレイン電極９１およびソース電極９２の金属（例えば、アルミニウム）がｎ型ＡｌＧａＮ層５０へ入り込み易くなる。即ち、第１領域Ｒ１のｎ型ＡｌＧａＮ層５０内に形成された結晶欠陥は、窒素およびアルミニウムの移動経路として機能する。この移動経路によって、ｎ型ＡｌＧａＮ層５０内から窒素が引き抜かれる一方、ドレイン電極９１およびソース電極９２の金属がｎ型ＡｌＧａＮ層５０内へ入り込み易くなる。これにより、ドレイン電極９１およびソース電極９２は、第１領域Ｒ１におけるｎ型ＡｌＧａＮ層５０と安定してかつ低抵抗でオーミック接触することができる。
【００３０】
また、ドレイン電極９１およびソース電極９２の金属は、還元性の強い金属を含む場合がある。例えば、チタンは、還元性が比較的高く、熱処理によって酸化膜等を還元することができる。従って、ドレイン電極９１およびソース電極９２がアルミニウムおよびチタンの合金である場合、オーミックアニーリングにおいて、ｎ型ＡｌＧａＮ層５０の上面に形成された自然酸化膜等を還元し、第１領域Ｒ１のコンタクト面から酸化膜を除去することができる。これにより、ドレイン電極９１およびソース電極９２をｎ型ＡｌＧａＮ層５０に接触し易くすることができる。
【００３１】
また、ドレイン電極９１およびソース電極９２に含まれるチタンは、洗浄工程やリソグラフィ技術の現像工程等における薬液でアルミニウムが溶解することを抑制することもできる。
【００３２】
次に、本実施形態による半導体装置１００の製造方法について説明する。
【００３３】
図３（Ａ）〜図４（Ｄ）は、本実施形態による半導体装置１００の製造方法の一例を示す断面図である。図３（Ａ）〜図４（Ｄ）を参照して、半導体装置１００の製造方法を説明する。
【００３４】
まず、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて、基板１０上にバッファ層２０を形成する。バッファ層２０は、上述の通り、ＡｌＮおよびＡｌＧａＮの積層構造、あるいは、組成傾斜ＡｌＧａＮ層を有する。例えば、ＡｌＮおよびＡｌＧａＮの積層構造を基板１０上に形成する場合、基板１０上にＡｌＮ層とＡｌＧａＮ層とを交互に積層すればよい。例えば、組成傾斜ＡｌＧａＮ層を基板１０上に形成する場合、当初、ＡｌＧａＮにおけるＡｌの含有率を１００％とし、Ａｌの含有率を徐々に低下させながらＡｌＧａＮを堆積する。そして、バッファ層２０の最上部においてＡｌの含有率を０％にすればよい。
【００３５】
次に、ＭＯＣＶＤ法を用いて、バッファ層２０上にｕｄ―ＧａＮ層３０を堆積する。このとき、不純物を添加せずにＧａＮを堆積する。
【００３６】
次に、ＭＯＣＶＤ法を用いて、ｎ型ＧａＮ層４０を堆積する。このとき、ｎ型不純物（例えば、Ｓｉ、Ｇｅ）を添加しながら、ＧａＮを堆積する。
【００３７】
次に、ＭＯＣＶＤ法を用いて、ｎ型ＧａＮ層４０上にｎ型ＡｌＧａＮ層５０を堆積する。このとき、ｎ型不純物（例えば、Ｓｉ、Ｇｅ）およびＡｌを添加しながら、ＧａＮを堆積する。
【００３８】
次に、ＭＯＣＶＤ法を用いて、ｎ型ＡｌＧａＮ層５０上にｐ型ＧａＮ層７０を堆積する。このとき、ｐ型不純物（例えば、マグネシウム）を添加しながらＧａＮをエピタキシャル成長させる。尚、バッファ層２０、ｕｄ−ＧａＮ層３０、ｎ型ＧａＮ層４０、ｎ型ＡｌＧａＮ層５０およびｐ型ＧａＮ層７０は、同一ＭＯＣＶＤ装置において連続的にエピタキシャル成長させてもよい。
【００３９】
次に、リソグラフィ技術およびエッチング技術を用いて、図３（Ｂ）に示すように、ｐ型ＧａＮ層７０をゲート電極のパターンに加工する。
【００４０】
次に、マスク材としての絶縁膜６０をｎ型ＡｌＧａＮ層５０上に堆積する。絶縁膜６０は、例えば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３またはＺｒＯ等の絶縁膜であるがこれらに限定されない。これにより、図３（Ｃ）に示す積層構造が得られる。
【００４１】
次に、リソグラフィ技術およびエッチング技術を用いて、ゲート電極形成領域、ソース電極形成領域およびドレイン電極形成領域にある絶縁膜６０を除去する。
【００４２】
次に、図３（Ａ）に示すように、絶縁膜６０をマスクとして用いて、イオン注入技術を用いて、第１材料をイオン注入する。上述の通り、第１材料は、例えば、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、ガリウム（Ｇａ）、ゲルマニウム（Ｇｅ）、窒素（Ｎ）、フッ素（Ｆ）、酸素（Ｏ）、炭素（Ｃ）、インジウム（Ｉｎ）、アンチモン（Ｓｂ）、ボロン（Ｂ）、燐（Ｐ）、砒素（Ａｓ）のいずれかでよい。
【００４３】
このイオン注入によって、第１領域Ｒ１（ソース電極形成領域およびドレイン電極形成領域）におけるｎ型ＡｌＧａＮ層５０内に第１材料を選択的に注入する。第２領域Ｒ２におけるｎ型ＡｌＧａＮ層５０は、絶縁膜６０でマスクされているので、第１材料は第２領域Ｒ２のｎ型ＡｌＧａＮ層５０に注入されない。また、このイオン注入は、第１材料がｎ型ＡｌＧａＮ層５０内に留まるようなエネルギーで注入される。これにより、第１材料の濃度は、第２領域Ｒ２のｎ型ＡｌＧａＮ層５０よりも第１領域Ｒ１のｎ型ＡｌＧａＮ層５０において高く、かつ、深さ方向において、第１領域Ｒ１のｎ型ＡｌＧａＮ層５０内に最大値を有する。また、深さ方向Ｄ２における第１領域Ｒ１と第２領域Ｒ２との間の第１材料の濃度差ΔＣの最大値は、深さＤｂよりも浅い深さＲｐの位置にあり、ｎ型ＡｌＧａＮ層５０内に位置する。これに伴い、結晶欠陥の密度も、第２領域Ｒ２のｎ型ＡｌＧａＮ層５０よりも第１領域Ｒ１のｎ型ＡｌＧａＮ層５０において高く、かつ、深さ方向において、第１領域Ｒ１のｎ型ＡｌＧａＮ層５０内に最大値を有する。また、深さ方向Ｄ２における第１領域Ｒ１と第２領域Ｒ２との間の結晶欠陥の密度差は、深さＤｂよりも浅い深さＲｐの位置にあり、ｎ型ＡｌＧａＮ層５０内に位置する。
【００４４】
次に、ゲート電極形成領域のｐ型ＧａＮ層７０上、並びに、ソース電極形成領域およびドレイン電極形成領域のｎ型ＡｌＧａＮ層５０上に金属材料を堆積する。金属材料は、例えば、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ等の導電性金属材料である。本実施形態では、金属材料は、チタンおよびアルミニウムである。
【００４５】
次に、リソグラフィ技術およびエッチング技術を用いて、金属材料を加工する。これにより、金属ゲート電極８０がｐ型ＧａＮ層７０上に形成され、ドレイン電極９１がソース電極形成領域に形成され、ソース電極９２がソース電極形成領域に形成される。
【００４６】
次に、オーミックアニーリングを行う。オーミックアニーリングは、例えば、約８００℃〜９００℃の温度によるＲＴＡ（Rapid Thermal Annealing）法で実行する。これにより、ドレイン電極９１とｎ型ＡｌＧａＮ層５０との接触部、ソース電極９２とｎ型ＡｌＧａＮ層５０との接触部、および、ゲート電極８０とｐ型ＧａＮ層７０との接触部がオーミック接触する。
【００４７】
ここで、第１材料や結晶欠陥の多い第１領域Ｒ１のｎ型ＡｌＧａＮ層５０において、窒素が多く引き抜かれ、かつ、ドレイン電極９１およびソース電極９２の金属（例えば、アルミニウム）が多く入り込む。即ち、第１材料のイオン注入によって生じた結晶欠陥によって、ｎ型ＡｌＧａＮ層５０内から窒素が引き抜かれ易くなり、かつ、ドレイン電極９１およびソース電極９２の金属がｎ型ＡｌＧａＮ層５０内へ入り込み易くなる。このように、第１材料を第１領域Ｒ１のｎ型ＡｌＧａＮ層５０に選択的に注入することによって、オーミックアニーリングにおいて、ドレイン電極９１およびソース電極９２は、第１領域Ｒ１におけるｎ型ＡｌＧａＮ層５０と低抵抗でオーミック接触することができる。
【００４８】
第１材料を第１領域Ｒ１のｎ型ＡｌＧａＮ層５０に選択的にイオン注入することによって、第１領域Ｒ１のｎ型ＡｌＧａＮ層５０には、結晶欠陥が意図的に略一様に（略均一に）形成される。従って、ドレイン電極９１およびソース電極９２は、第１領域Ｒ１におけるｎ型ＡｌＧａＮ層５０に安定してオーミック接触することができる。即ち、本実施形態によれば、ドレイン電極９１およびソース電極９２のコンタクト抵抗を低下させるだけでなく、それらのコンタクト抵抗のばらつきを抑制することもできる。
【００４９】
その後、層間絶縁膜９３、コンタクト、配線（図示せず）を形成することによって、図１に示す半導体装置１００が完成する。
【００５０】
このように、本実施形態によれば、第１材料が第１領域Ｒ１（ドレイン電極形成領域およびソース電極形成領域）のｎ型ＡｌＧａＮ層５０へ選択的にイオン注入される。これにより、第１領域Ｒ１におけるｎ型ＡｌＧａＮ層５０内の結晶欠陥密度が大きくなる。これにより、ドレイン電極９１およびソース電極９２の形成後、オーミックアニーリングにおいて、窒素がｎ型ＡｌＧａＮ層５０から引き抜かれ易くなり、かつ、ドレイン電極９１およびソース電極９２の金属（例えば、アルミニウム）がｎ型ＡｌＧａＮ層５０へ入り込み易くなる。これにより、ドレイン電極９１およびソース電極９２は、第１領域Ｒ１におけるｎ型ＡｌＧａＮ層５０と低抵抗でかつ安定してオーミック接触することができる。
【００５１】
また、ドレイン電極９１およびソース電極９２が、還元性の強い金属（例えば、チタン）を含む場合、オーミックアニーリングにおいて、ｎ型ＡｌＧａＮ層５０の上面に形成された自然酸化膜等を還元し、第１領域Ｒ１のコンタクト面から酸化膜を除去することができる。これにより、ドレイン電極９１およびソース電極９２をｎ型ＡｌＧａＮ層５０に接触し易くすることができる。
【００５２】
また、ドレイン電極９１およびソース電極９２に含まれるチタンは、洗浄工程やリソグラフィ技術の現像工程等における薬液でアルミニウムが溶解することを抑制することもできる。
【００５３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００５４】
１００・・・半導体装置、１０・・・基板、２０・・・バッファ層、３０・・・ｕｄ−ＧａＮ層、４０・・・ｎ型ＧａＮ層、５０・・・ｎ型ＡｌＧａＮ層、６０・・・絶縁膜、７０・・・ｐ型ＧａＮ層、８０・・・金属ゲート電極、９１・・・ドレイン電極、９２・・・ソース電極、９３・・・層間絶縁膜
【図１】
2017054923.tif 000003
【図２】
2017054923.tif 000004
【図３】
2017054923.tif 000005
【図４】
2017054923.tif 000006