(57)【要約】【課題】水素拡散防止膜のような新たな層を形成することなく、オプティカルブラック画素における暗電流のレベルを低減できる撮像装置およびその製造方法を提供する。【解決手段】有効画素領域ＥＰＲに配置されたフォトダイオードＰＤ上の絶縁層ＳＬ２と、ＯＢ画素領域ＯＢＲに配置されたフォトダイオードＰＤ上の絶縁層ＳＬ２との双方が、窒化シリコンを含み、同一の層から構成され、かつ互いに接続されている。【選択図】図５
2017045838.tif 000002
【特許請求の範囲】
【請求項１】
有効画素領域と、オプティカルブラック画素領域とを有する撮像装置であって、
主表面を有する半導体基板と、
前記オプティカルブラック画素領域に配置され、前記半導体基板に形成された第１受光部を含む第１オプティカルブラック画素と、
前記有効画素領域に配置され、前記半導体基板に形成された第２受光部を含む第１有効画素と、
前記第１受光部上にて前記半導体基板の前記主表面に接し、酸化シリコンを含む第１絶縁層と、
前記第２受光部上にて前記半導体基板の前記主表面に接し、酸化シリコンを含む第２絶縁層と、
前記第１受光部上にて前記第１絶縁層に接し、窒化シリコンを含む第１絶縁層部分と、
前記第１受光部上にて前記第２絶縁層に接し、窒化シリコンを含む第２絶縁層部分とを備え、
前記第１絶縁層部分と前記第２絶縁層部分とは、互いに接続されており、かつ同じ層から構成されている、撮像装置。
【請求項２】
前記第１絶縁層部分と前記第２絶縁層部分とは、１層のシリコン窒化層から構成されている、請求項１に記載の撮像装置。
【請求項３】
前記第１絶縁層と前記第２絶縁層とは、互いに接続されており、かつ同じ層から構成されている、請求項１に記載の撮像装置。
【請求項４】
前記第１オプティカルブラック画素と隣り合って配置され、かつ前記半導体基板に形成された第３受光部を含む第２オプティカルブラック画素と、
前記第３受光部上にて前記半導体基板の前記主表面に接し、酸化シリコンを含む第３絶縁層と、
前記第３受光部上にて前記第３絶縁層に接し、窒化シリコンを含む第３絶縁層部分とをさらに備え、
前記第３絶縁層部分は、前記第１絶縁層部分および前記第２絶縁層部分と接続されており、かつ前記第１絶縁層部分および前記第２絶縁層部分と同じ被覆層から構成されている、請求項１に記載の撮像装置。
【請求項５】
前記第２オプティカルブラック画素は、平面視において、前記第１オプティカルブラック画素と前記第１有効画素とが並ぶ方向に沿って前記第１オプティカルブラック画素と隣り合うように配置されている、請求項４に記載の撮像装置。
【請求項６】
前記第２オプティカルブラック画素は、平面視において、前記第１オプティカルブラック画素と前記第１有効画素とが並ぶ方向と交差する方向に沿って前記第１オプティカルブラック画素と隣り合うように配置されている、請求項４に記載の撮像装置。
【請求項７】
前記第１有効画素と隣り合って配置され、かつ前記半導体基板に形成された第４受光部を含む第２有効画素と、
前記第４受光部上にて前記半導体基板の前記主表面に接し、酸化シリコンを含む第４絶縁層と、
前記第４受光部上にて前記第４絶縁層に接し、窒化シリコンを含む第４絶縁層部分とをさらに備え、
前記第４絶縁層部分は、前記第１絶縁層部分、前記第２絶縁層部分および前記第３絶縁層部分と接続されており、かつ前記第１絶縁層部分、前記第２絶縁層部分および前記第３絶縁層部分と同じ層から構成されている、請求項４に記載の撮像装置。
【請求項８】
前記第２有効画素は、平面視において、前記第１オプティカルブラック画素と前記第１有効画素とが並ぶ方向に沿って前記第１有効画素と隣り合うように配置されている、請求項７に記載の撮像装置。
【請求項９】
前記第２有効画素は、平面視において、前記第１オプティカルブラック画素と前記第１有効画素とが並ぶ方向と交差する方向に沿って前記第１有効画素と隣り合うように配置されている、請求項７に記載の撮像装置。
【請求項１０】
前記第１絶縁層部分と前記第２絶縁層部分とを構成する前記層は、前記第１オプティカルブラック画素の全体上と前記第１有効画素の全体上とを覆っている、請求項１に記載の撮像装置。
【請求項１１】
有効画素領域と、オプティカルブラック画素領域とを有する撮像装置の製造方法であって、
主表面を有する半導体基板を準備する工程と、
前記オプティカルブラック画素領域において前記半導体基板に第１受光部を形成し、前記有効画素領域において前記半導体基板に第２受光部を形成する工程と、
前記第１受光部上にて前記半導体基板の前記主表面に接しかつ酸化シリコンを含む第１絶縁層を形成し、前記第２受光部上にて前記半導体基板の前記主表面に接しかつ酸化シリコンを含む第２絶縁層を形成する工程と、
前記第１受光部上にて前記第１絶縁層に接しかつ窒化シリコンを含む第１絶縁層部分と、前記第２受光部上にて前記第２絶縁層に接しかつ窒化シリコンを含む第２絶縁層部分とを、互いに接続するように同じ被覆層から形成する工程と、
前記被覆層の少なくとも一部に紫外線を照射する工程とを備えた、撮像装置の製造方法。
【請求項１２】
前記被覆層を形成した後であって前記紫外線を照射する前に、前記オプティカルブラック画素領域を覆い、かつ前記有効画素領域を開口した遮光層を形成する工程をさらに備え、
前記紫外線を照射する工程においては、前記遮光層越しに前記紫外線が照射される、請求項１１に記載の撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置およびその製造方法に関するものである。
【背景技術】
【０００２】
撮像装置は、有効画素と、オプティカルブラック（ＯＢ）画素とを画素領域に含んでいる。有効画素は、入射光を受けて光電効果によって電荷を得る画素である。またＯＢ画素は、遮光されることにより、入射光に依存しない画素信号を出力する遮光画素である。
【０００３】
撮像装置においては、若干の界面準位の残存により、センサ部に全く光が当たらない状態でも電荷が発生する。この電荷による電流は暗電流と呼ばれている。上記の有効画素で得られた情報からＯＢ画素で得られた情報を減算することにより、暗電流によるノイズを取り除くことができる。
【０００４】
一方、上記の暗電流を低減するために、最上層の配線層形成後に水素シンター処理を行なう場合がある。この水素シンター処理により、ゲート絶縁層などに生じた未結合手としてのダングリングボンドが水素によって終端され、界面準位が下げられている。
【０００５】
この際、ＯＢ画素は最上層の配線層である遮光部材で覆われている。このため、水素シンター処理の効果が有効画素よりも得られない場合がある。そのため、ＯＢ画素では、有効画素よりも界面準位が下がりにくく、有効画素に比べて暗電流のレベルが高くなりやすい。
【０００６】
ＯＢ画素における暗電流レベルを抑制する技術は、例えば特開２０１０−１６１２８号公報に開示されている。この公報では、ＯＢ画素において水素供給膜と遮光部材との間に水素拡散防止膜が形成されている。水素拡散防止膜によって水素供給膜から供給される水素の外方拡散が防止される。これにより、ＯＢ画素の光電変換素子の表面やゲート絶縁層などへの水素供給が十分に行われる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１６１２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記公報に記載の方法では水素拡散防止膜を形成する工程が必要となり、製造工程が煩雑となる。
【０００９】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態によれば、有効画素領域に配置された第１受光部上の第１絶縁層部分と、オプティカルブラック画素領域に配置された第２受光部上の第２絶縁層部分との双方が、窒化シリコンを含み、同一の層から構成され、かつ互いに接続されている。
【発明の効果】
【００１１】
前記一実施の形態によれば、水素拡散防止膜のような新たな層を形成することなく、オプティカルブラック画素における暗電流のレベルを低減することができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１における撮像装置の構成を概略的に示す平面図である。
【図２】図１における撮像装置の画素領域内でのＯＢ画素領域の配置例を示す平面図である。
【図３】図１における撮像装置の画素領域内でのＯＢ画素領域の他の配置例を示す平面図である。
【図４】図１に示された撮像装置における１つの画素の回路構成を示す回路図である。
【図５】図１に示された撮像装置における画素領域内の一部の構成を拡大して示す概略平面図である。
【図６】図５のＶＩ−ＶＩ線に沿う概略断面図である。
【図７】図５のＶＩＩ−ＶＩＩ線に沿う概略断面図である。
【図８】図５のＶＩＩＩ−ＶＩＩＩ線に沿う概略断面図である。
【図９】実施の形態１における撮像装置の製造方法の第１工程を概略的に示す断面図である。
【図１０】実施の形態１における撮像装置の製造方法の第２工程を概略的に示す断面図である。
【図１１】実施の形態１における撮像装置の製造方法の第３工程を概略的に示す断面図である。
【図１２】実施の形態１における撮像装置の製造方法の第４工程を概略的に示す断面図である。
【図１３】実施の形態１における撮像装置の製造方法の第５工程を概略的に示す断面図である。
【図１４】実施の形態１における撮像装置の製造方法の第６工程を概略的に示す断面図である。
【図１５】ＵＶ（Ultra  Violet）キュアによる暗時特性の変化の検証に用いた撮像装置の構成を概略的に示す平面図である。
【図１６】ＵＶキュアによる暗時特性の変化の検証方法を説明するための斜視図である。
【図１７】図１６の領域ＸＶＩＩにおける暗時特性の結果を示す図である。
【図１８】図１６の領域ＸＶＩＩＩにおける暗時特性の結果を示す図である。
【図１９】実施の形態２における撮像装置での画素領域内の一部の構成を拡大して示す概略平面図である。
【図２０】実施の形態３における撮像装置での画素領域内の一部の構成を拡大して示す概略平面図である。
【図２１】図２０のＸＸＩ−ＸＸＩ線に沿う概略断面図である。
【図２２】図２０のＸＸＩＩ−ＸＸＩＩ線に沿う概略断面図である。
【図２３】図２０のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う概略断面図である。
【図２４】有効画素とＯＢ画素との配置の他の第１の例を示す平面図である。
【図２５】有効画素とＯＢ画素との配置の他の第２の例を示す平面図である。
【図２６】有効画素とＯＢ画素との配置の他の第３の例を示す平面図である。
【図２７】有効画素とＯＢ画素との配置の他の第４の例を示す平面図である。
【発明を実施するための形態】
【００１３】
以下、実施の形態について図に基づいて説明する。
（実施の形態１）
まず本実施の形態の撮像装置における半導体基板の主表面に配置された各領域について図１〜図３を用いて説明する。
【００１４】
図１に示されるように、本実施の形態における撮像装置ＩＳは、例えばチップの状態である。ただし本実施の形態における撮像装置ＩＳは、ウエハの状態であってもよく、樹脂封止されたパッケージの状態であってもよい。本実施の形態における撮像装置ＩＳは、半導体基板ＳＵＢの表面に、例えば画素領域ＰＩＲと、周辺回路領域ＰＣとを主に有している。
【００１５】
画素領域ＰＩＲは、半導体基板ＳＵＢの主表面において矩形の形状を有している。ここで主表面において矩形の形状とは、平面視において矩形の形状を有することを意味する。また平面視とは、半導体基板ＳＵＢの主表面に対して直交する方向から見た視点を意味する。
【００１６】
周辺回路領域ＰＣは、画素領域ＰＩＲの外部であって、画素領域ＰＩＲの周辺に配置されている。周辺回路領域ＰＣは、矩形の画素領域ＰＩＲの外形の辺に沿って配置されている。周辺回路領域ＰＣは、例えばアナログデジタル回路（ＡＤＣ）または垂直走査回路（ＶＳＣＡＮ）を含んでいる。
【００１７】
画素領域ＰＩＲには、複数の画素（光電変換素子）が行列状に配置されている。複数の画素の各々には信号線（または制御線）が電気的に接続されている。複数の信号線は、行方向に延びる信号線と、列方向に延びる信号線とを含んでいる。これらの信号線は、矩形の画素領域ＰＩＲの内部から外部へ直線状に延びており、周辺回路領域ＰＣに達している。
【００１８】
図２に示されるように、画素領域ＰＩＲは、有効画素領域ＥＰＲと、ＯＢ画素領域ＯＢＲとを含んでいる。有効画素領域ＥＰＲには、複数の有効画素（光電変換素子）が行列状に配置されている。複数の有効画素の各々は、光を受光可能に構成されている。有効画素は、入射光を受けて光電効果によって電荷を得ることができるように構成されている。
【００１９】
ＯＢ画素領域ＯＢＲには、複数のＯＢ画素（光電変換素子）が行列状に配置されている。ＯＢ画素は、最上層の配線層である遮光部材によって覆われている。これ以外は、ＯＢ画素は有効画素とほぼ同じ構成を有している。複数のＯＢ画素の各々は、上記遮光部材によって遮光されて、入射光に依存しない画素信号を出力可能に構成されている。
【００２０】
有効画素領域ＥＰＲは、半導体基板ＳＵＢの主表面において矩形の形状を有している。ＯＢ画素領域ＯＢＲは、有効画素領域ＥＰＲの周辺に配置されている。ＯＢ画素領域ＯＢＲは、矩形の画素領域ＰＩＲの外形の１辺（長辺）に沿って配置されている。ただし図３に示されるように、ＯＢ画素領域ＯＢＲは、矩形の画素領域ＰＩＲの外形の２辺（長辺と短辺）の各々に沿って配置されていてもよい。ＯＢ画素領域ＯＢＲは、矩形の画素領域ＰＩＲの外形の３辺の各々に配置されていてもよく、また４辺の各々に配置されていてもよい。
【００２１】
次に、画素領域ＰＩＲ内に配置された複数の画素（光電変換素子）の各々の回路構成について図４を用いて説明する。
【００２２】
図４に示されるように、有効画素およびＯＢ画素の各々の画素ＰＸは、例えば２つのフォトダイオード（光電変換部）ＰＤと、２つの転送用トランジスタＴＴと、リセット用トランジスタＲＳＴと、増幅用トランジスタＡＭＩと、選択用トランジスタＳＥＬとを主に有している。
【００２３】
２つのフォトダイオードＰＤの各々は、光電変換部である。２つのフォトダイオードＰＤの各々は、互いにｐｎ接合を構成するｐ型領域とｎ型領域とを有している。このフォトダイオードＰＤの光の入射側には反射防止膜ＡＲ（図６、図７）が形成されている。この反射防止膜ＡＲは、撮像する光の色によって異なる構造（膜厚、膜質など）を有していることが好ましい。
【００２４】
２つの転送用トランジスタＴＴ、リセット用トランジスタＲＳＴ、増幅用トランジスタＡＭＩおよび選択用トランジスタＳＥＬの各々は、絶縁ゲート型電界効果トランジスタである。これらのトランジスタＴＴ、ＲＳＴ、ＡＭＩの各々は、例えばｎチャネルＭＯＳ（Metal  Oxide  Semiconductor）トランジスタよりなっている。
【００２５】
これらのトランジスタＴＴ、ＲＳＴ、ＡＭＩの各々は、１対のｎ型ソース／ドレイン領域と、ゲート絶縁層と、ゲート電極層とを有している。１対のｎ型ソース／ドレイン領域は、半導体基板ＳＵＢの表面に形成されている。ゲート電極層は、１対のソース／ドレイン領域に挟まれる半導体基板の領域上にゲート絶縁層（例えばシリコン酸化層）を介在して形成されている。
【００２６】
２つのフォトダイオードＰＤの各々のｐ型領域は、例えば接地電位に接続されている。フォトダイオードＰＤのｎ型領域と転送用トランジスタＴＴのｎ型ソース領域とは電気的に接続されており、例えば共通のｎ型領域により形成されている。
【００２７】
２つの転送用トランジスタＴＴの各々のｎ型ドレイン領域は互いに電気的に接続されており、例えば共通のｎ型領域により形成されている。２つの転送用トランジスタＴＴの双方のｎ型ドレイン領域は、例えば配線層によりリセット用トランジスタＲＳＴのｎ型ソース領域と電気的に接続されている。
【００２８】
リセット用トランジスタＲＳＴのｎ型ドレイン領域と増幅用トランジスタＡＭＩのｎ型ソース領域とは電気的に接続されており、例えば共通のｎ型領域により形成されている。リセット用トランジスタＲＳＴのｎ型ドレイン領域および増幅用トランジスタＡＭＩのｎ型ソース領域には電源線ＰＷＳが電気的に接続されている。
【００２９】
増幅用トランジスタＡＭＩのゲート電極層は、例えば配線層により、２つの転送用トランジスタＴＴの双方のｎ型ドレイン領域およびリセット用トランジスタＲＳＴのｎ型ソース領域に電気的に接続されている。
【００３０】
増幅用トランジスタＡＭＩのｎ型ドレイン領域と選択用トランジスタＳＥＬのｎ型ソース領域とは電気的に接続されており、例えば共通のｎ型領域により形成されている。選択用トランジスタＳＥＬのｎ型ドレイン領域は垂直信号線ＶＳに電気的に接続されている。
【００３１】
次に、本実施の形態における撮像装置の有効画素領域とＯＢ画素領域との平面構成について図５を用いて説明する。
【００３２】
図５に示されるように、有効画素領域ＥＰＲには、複数の有効画素ＥＰＸが行列状に配置されている。ＯＢ画素領域ＯＢＲには、複数のＯＢ画素ＯＢＰＸが行列状に配置されている。ＯＢ画素ＯＢＰＸは、遮光部材として最上層の配線層が形成されている点を除いて、有効画素ＥＰＸと同じ構成を有している。
【００３３】
有効画素ＥＰＸおよびＯＢ画素領域ＯＢＲの各々は、上記のように２つのフォトダイオードＰＤを有している。２つのフォトダイオードＰＤの各々は、半導体基板ＳＵＢの主表面において矩形の形状を有している。
【００３４】
有効画素ＥＰＸおよびＯＢ画素領域ＯＢＲの各々において、１つのフォトダイオードＰＤの対辺の一辺側にリセット用トランジスタＲＳＴが配置されている。また上記のフォトダイオードＰＤの対辺の他辺側に増幅用トランジスタＡＭＩおよび選択用トランジスタＳＥＬが配置されている。増幅用トランジスタＡＭＩおよび選択用トランジスタＳＥＬは、１つの画素を構成する２つのフォトダイオードＰＤの間に配置されている。矩形のフォトダイオードＰＤの辺のうち、上記トランジスタＲＳＴ、ＡＭＩ、ＳＥＬが配置されていない辺側に、転送用トランジスタＴＴが配置されている。
【００３５】
半導体基板ＳＵＢの主表面上には、反射防止膜ＡＲが形成されている。この反射防止膜ＡＲは、例えば絶縁層ＳＬ１と絶縁層ＳＬ２との積層構造よりなっている。絶縁層ＳＬ１は、酸化シリコンを含む材質よりなっている。絶縁層ＳＬ２は、窒化シリコンを含む材質よりなっている。
【００３６】
絶縁層ＳＬ１は、有効画素ＥＰＸおよびＯＢ画素領域ＯＢＲの各々のフォトダイオードＰＤ上にて半導体基板ＳＵＢの主表面に接している。ＯＢ画素ＯＢＰＸ内のフォトダイオードＰＤ（第１受光部）の真上に位置する絶縁層ＳＬ１の部分（第１絶縁層）と、有効画素ＥＰＸ内のフォトダイオードＰＤ（第２受光部）の真上に位置する絶縁層ＳＬ１の部分（第２絶縁層）とは、例えば同じ絶縁層ＳＬ１から一体的に形成されている。
【００３７】
ＯＢ画素ＯＢＰＸ内のフォトダイオードＰＤ（第１受光部）の真上に位置する絶縁層ＳＬ２の部分（第１絶縁層部分）は、そのフォトダイオードＰＤ（第１受光部）上にて絶縁層ＳＬ１の部分（第１絶縁層）に接している。
【００３８】
有効画素ＥＰＸ内のフォトダイオードＰＤ（第２受光部）の真上に位置する絶縁層ＳＬ２の部分（第２絶縁層部分）は、そのフォトダイオードＰＤ（第２受光部）上にて絶縁層ＳＬ１の部分（第２絶縁層）に接している。
【００３９】
上記ＯＢ画素ＯＢＰＸ内の絶縁層ＳＬ２の部分（第１絶縁層部分）と有効画素ＥＰＸ内の絶縁層ＳＬ２の部分（第２絶縁層部分）とは、互いに接続されており、かつ同じ絶縁層ＳＬ２から一体的に構成されている。絶縁層ＳＬ２は、例えば１層のシリコン窒化層である。
【００４０】
また上記ＯＢ画素ＯＢＰＸ内の絶縁層ＳＬ１の部分（第１絶縁層）と有効画素ＥＰＸ内の絶縁層ＳＬ１の部分（第２絶縁層）とは、互いに接続されており、かつ同じ絶縁層ＳＬ１から構成されている。絶縁層ＳＬ１は、例えば１層のシリコン酸化層である。
【００４１】
反射防止膜ＡＲ（絶縁層ＳＬ１、ＳＬ２）は、各画素のフォトダイオードＰＤの真上の領域に位置し、かつ各画素の真上に位置する部分同士が接続されている。反射防止膜ＡＲ（絶縁層ＳＬ１、ＳＬ２）は、各画素のリセット用トランジスタＲＳＴ、増幅用トランジスタＡＭＩおよび選択用トランジスタＳＥＬ上には形成されておらず、これらの部分上において開口している。
【００４２】
次に、本実施の形態における撮像装置の有効画素領域とＯＢ画素領域との断面構成について図６〜図８を用いて説明する。
【００４３】
図６および図７に示されるように、有効画素領域ＥＰＲおよびＯＢ画素領域ＯＢＲの各々において、半導体基板ＳＵＢ内にｎ型領域ＳＢＲが形成されている。半導体基板ＳＵＢ内であってｎ型領域ＳＢＲ上にｐ型ウエル領域ＷＬ１が形成されている。半導体基板ＳＵＢは、例えば単結晶シリコンよりなっている。
【００４４】
半導体基板ＳＵＢの主表面には、素子分離絶縁層ＳＩが形成されている。素子分離絶縁層ＳＩは、例えばＳＴＩ（Shallow  Trench  Isolation）である。素子分離絶縁層ＳＩは、半導体基板ＳＵＢの主表面ＭＳＵに形成された溝と、その溝内を埋め込む絶縁層とを有している。この素子分離絶縁層ＳＩの下側には、素子分離領域としてｐ+領域ＤＳが形成されている。
【００４５】
ｐ型ウエル領域ＷＬ１の表面（半導体基板ＳＵＢの主表面）にフォトダイオードＰＤ、転送用トランジスタＴＴなどが形成されている。
【００４６】
なお図６および図７においては説明の便宜上、フォトダイオードＰＤおよび転送用トランジスタＴＴ以外の他のトランジスタなどの素子は省略されている。図６および図７におけるフォトダイオードＰＤは図４、図５に示されるフォトダイオードＰＤに対応している。図６における転送用トランジスタＴＴは図４、図５に示される転送用トランジスタＴＴに対応している。
【００４７】
図６および図７に示されるように、フォトダイオードＰＤは、ｐ+領域ＰＲと、ｎ+領域ＮＲとを有している。ｐ+領域ＰＲは、有効画素領域ＥＰＲおよびＯＢ画素領域ＯＢＲの各々において半導体基板ＳＵＢの主表面に形成されている。ｎ+領域ＮＲは、ｐ+領域ＰＲの下側を覆っており、ｐ+領域ＰＲとｐｎ接合を構成している。
【００４８】
フォトダイオードＰＤを覆うように半導体基板ＳＵＢの主表面上には反射防止膜ＡＲが形成されている。反射防止膜ＡＲは、絶縁層ＳＬ１と、絶縁層ＳＬ２との積層構造よりなっている。絶縁層ＳＬ１は例えばシリコン酸化層である。絶縁層ＳＬ２は例えばシリコン窒化層である。
【００４９】
絶縁層ＳＬ１は、フォトダイオードＰＤ上において半導体基板ＳＵＢの主表面に接するように形成されている。絶縁層ＳＬ２は、フォトダイオードＰＤの真上において絶縁層ＳＬ１上に形成されている。絶縁層ＳＬ２は、絶縁層ＳＬ１と接するようにシリコン酸化層ＳＬ１上に形成されている。
【００５０】
転送用トランジスタＴＴは、ｎ型ソース領域ＮＲと、ｎ型ドレイン領域ＬＩＲ、ＨＩＲと、ゲート絶縁層ＧＩと、ゲート電極層ＧＴとを有している。ｎ型ソース領域ＮＲは、半導体基板ＳＵＢの主表面に形成されている。ｎ型ソース領域ＮＲは、フォトダイオードＰＤのｎ型領域ＮＲと共通のｎ型領域により形成されている。
【００５１】
ｎ型ドレイン領域ＬＩＲ、ＨＩＲは、ｎ型ソース領域ＮＲと距離を隔てて半導体基板ＳＵＢの主表面に形成されている。ｎ型ドレイン領域ＬＩＲ、ＨＩＲは、ＬＤＤ（Lightly  Doped  Drain）構造を有しており、ｎ-領域ＬＩＲと、ｎ+領域ＨＩＲとを有している。ｎ-領域ＬＩＲおよびｎ+領域ＨＩＲの双方は半導体基板ＳＵＢの主表面に形成されている。ｎ-領域ＬＩＲは、ｎ+領域ＨＩＲのｎ型領域ＮＲ側に接している。
【００５２】
ゲート電極層ＧＴは、ｎ型ソース領域ＮＲとｎ型ドレイン領域ＬＩＲ、ＨＩＲとに挟まれる半導体基板ＳＵＢの主表面上にゲート絶縁層ＧＩを介在して形成されている。上記の反射防止膜ＡＲの一方端は、ゲート電極層ＧＴの上に乗り上げている。これにより反射防止膜ＡＲは、ゲート電極層ＧＴの側壁絶縁層を兼ねていてもよい。
【００５３】
またゲート電極層ＧＴの反射防止膜ＡＲとは反対側の側壁には、側壁絶縁層ＳＷが形成されている。この側壁絶縁層ＳＷは、反射防止膜ＡＲと同様、例えば絶縁層ＳＬ１と、絶縁層ＳＬ２との積層構造よりなっている。
【００５４】
図８に示されるように、有効画素領域ＥＰＲおよびＯＢ画素領域ＯＢＲの各々において、リセット用トランジスタＲＳＴは、１対のｎ型ソース／ドレイン領域ＬＩＲ、ＨＩＲと、ゲート絶縁層ＧＩＲと、ゲート電極層ＧＴＲとを有している。１対のｎ型ソース領域ＬＩＲ、ＨＩＲは、互いに距離を隔てて半導体基板ＳＵＢの主表面に形成されている。
【００５５】
１対のｎ型ソース領域ＬＩＲ、ＨＩＲの各々は、ＬＤＤ構造を有しており、ｎ-領域ＬＩＲと、ｎ+領域ＨＩＲとを有している。ｎ-領域ＬＩＲおよびｎ+領域ＨＩＲの双方は半導体基板ＳＵＢの主表面に形成されている。ｎ-領域ＬＩＲとｎ+領域ＨＩＲとは互いに接している。ゲート電極層ＧＴＲは、１対のｎ型ソース領域ＬＩＲ、ＨＩＲに挟まれる半導体基板ＳＵＢの主表面上にゲート絶縁層ＧＩＲを介在して形成されている。
【００５６】
ゲート電極層ＧＴＲの側壁には側壁絶縁層ＳＷが形成されている。この側壁絶縁層ＳＷは、上記の反射防止膜ＡＲと同様、例えば絶縁層ＳＬ１と、絶縁層ＳＬ２との積層構造よりなっている。
【００５７】
また上記の反射防止膜ＡＲは、２つのリセット用トランジスタＲＳＴの間に位置する素子分離絶縁層ＳＩ上に形成されており、２つのリセット用トランジスタＲＳＴ上を覆っていない。
【００５８】
図６〜図８に示されるように、有効画素領域ＥＰＲおよびＯＢ画素領域ＯＢＲの各々において、半導体基板ＳＵＢの主表面を覆うように層間絶縁層ＩＩ１が形成されている。層間絶縁層ＩＩ１は、例えばシリコン酸化層よりなっている。この層間絶縁層ＩＩ１には、各トランジスタのソース／ドレイン領域、ゲート電極層などに達するコンタクトホールＣＨが複数個形成されている。これらのコンタクトホールＣＨの各々の内部を埋め込むように埋め込み導電層ＣＬが形成されている。
【００５９】
この層間絶縁層ＩＩ１の表面上には、層間絶縁層ＩＩ２が形成されている。層間絶縁層ＩＩ２は、例えばシリコン酸化層よりなっている。層間絶縁層ＩＩ２には配線用溝ＴＲ１が形成されている。この配線用溝ＴＲ１内に、配線層ＩＣ１が形成されている。この配線層ＩＣ１は、銅を含む材質よりなっており、例えば銅（Ｃｕ）、銅・アルミニウム（ＣｕＡｌ）などの材質よりなっている。
【００６０】
この配線層ＩＣ１を覆うように層間絶縁層ＩＩ２上にライナー絶縁層ＬＬ１が形成されている。このライナー絶縁層ＬＬ１は、配線層ＩＣ１に含まれる銅の拡散を防止するためのものである。ライナー絶縁層ＬＬ１は、窒素を含む材質よりなっており、例えば窒化シリコン（ＳｉＮ）、炭窒化シリコン（ＳｉＣＮ）などの材質よりなっている。
【００６１】
ライナー絶縁層ＬＬ１には、開口ＬＬ１ａが形成されている。開口ＬＬ１ａは、フォトダイオードＰＤの真上領域においてライナー絶縁層ＬＬ１が除去された部分である。つまり開口ＬＬ１ａは、画素領域ＥＰＲ、ＯＢＲ内において光電変換素子の光電変換部の真上領域においてライナー絶縁層ＬＬ１が除去された部分である。なお開口ＬＬ１ａはフォトダイオードＰＤの真上領域だけでなく、他の領域（例えば転送用トランジスタＴＴの形成領域）の真上領域上にも開口していてもよい。
【００６２】
ライナー絶縁層ＬＬ１を覆うように、層間絶縁層ＩＩ３が形成されている。層間絶縁層ＩＩ３は、例えばシリコン酸化層よりなっている。この層間絶縁層ＩＩ３は、ライナー絶縁層ＬＬ１の開口ＬＬ１ａを埋め込んでいる。層間絶縁層ＩＩ３には、各配線層ＩＣ１などに達するスルーホール（図示せず）が複数個形成されている。これらのスルーホールの各々の内部を埋め込むように埋め込み導電層（図示せず）が形成されている。
【００６３】
この層間絶縁層ＩＩ３の表面上には、層間絶縁層ＩＩ４が形成されている。層間絶縁層ＩＩ４は、例えばシリコン酸化層よりなっている。層間絶縁層ＩＩ４には配線用溝ＴＲ２が形成されている。この配線用溝ＴＲ２内に、配線層ＩＣ２が形成されている。この配線層ＩＣ２は、銅を含む材質よりなっており、例えば銅、銅・アルミニウムなどの材質よりなっている。
【００６４】
この配線層ＩＣ２を覆うように層間絶縁層ＩＩ４上にライナー絶縁層ＬＬ２が形成されている。このライナー絶縁層ＬＬ２は、配線層ＩＣ２に含まれる銅の拡散を防止するためのものである。ライナー絶縁層ＬＬ２は、窒素を含む材質よりなっており、例えば窒化シリコン、炭窒化シリコンなどの材質よりなっている。
【００６５】
ライナー絶縁層ＬＬ２には、開口ＬＬ２ａが形成されている。開口ＬＬ２ａは、画素領域ＧＡＲ内においてフォトダイオードＰＤの真上領域においてライナー絶縁層ＬＬ２が除去された部分である。つまり開口ＬＬ２ａは、画素領域ＥＰＲ、ＯＢＲ内において光電変換素子の光電変換部の真上領域においてライナー絶縁層ＬＬ２が除去された部分である。なお開口ＬＬ２ａはフォトダイオードＰＤの真上領域だけでなく、他の領域（例えば転送用トランジスタＴＴの形成領域）の真上領域上にも開口していてもよい。
【００６６】
ライナー絶縁層ＬＬ２の上には、層間絶縁層ＩＩ５、ＩＩ６、配線用溝ＴＲ３、配線層ＩＣ３、ライナー絶縁層ＬＬ３などが形成されている。層間絶縁層ＩＩ５は層間絶縁層ＩＩ３とほぼ同じであり、層間絶縁層ＩＩ６は層間絶縁層ＩＩ４とほぼ同じである。配線用溝ＴＲ３は配線用溝ＴＲ２とほぼ同じであり、配線層ＩＣ３は配線層ＩＣ２とほぼ同じであり、ライナー絶縁層ＬＬ３はライナー絶縁層ＬＬ２とほぼ同じである。上記より、層間絶縁層ＩＩ５、ＩＩ６、配線用溝ＴＲ３、配線層ＩＣ３、ライナー絶縁層ＬＬ３の説明は繰り返さない。
【００６７】
またライナー絶縁層ＬＬ３の上には、層間絶縁層ＩＩ７、ＩＩ８、配線用溝ＴＲ４、配線層ＩＣ４、ライナー絶縁層ＬＬ４などが形成されている。層間絶縁層ＩＩ７は層間絶縁層ＩＩ３とほぼ同じであり、層間絶縁層ＩＩ８は層間絶縁層ＩＩ４とほぼ同じである。配線用溝ＴＲ４は配線用溝ＴＲ２とほぼ同じであり、配線層ＩＣ４は配線層ＩＣ２とほぼ同じであり、ライナー絶縁層ＬＬ４はライナー絶縁層ＬＬ２とほぼ同じである。上記より、層間絶縁層ＩＩ７、ＩＩ８、配線用溝ＴＲ４、配線層ＩＣ４、ライナー絶縁層ＬＬ４の説明は繰り返さない。
【００６８】
ライナー絶縁層ＬＬ４を覆うように、層間絶縁層ＩＩ９が形成されている。層間絶縁層ＩＩ９は、例えばシリコン酸化層よりなっている。ＯＢ画素領域ＯＢＲにおいては、層間絶縁層ＩＩ９上に遮光層ＬＢＬが形成されている。この遮光層ＬＢＬは、例えば銅、アルミニウムなどの材質よりなっている。
【００６９】
有効画素領域ＥＰＲおよびＯＢ画素領域ＯＢＲにおいて、層間絶縁層ＩＩ９および遮光層ＬＢＬの上にはカラーフィルターＣＦを介在してマイクロレンズＬＥが形成されている。
【００７０】
なお有効画素領域ＥＰＲおよびＯＢ画素領域ＯＢＲにおいて、複数層のライナー絶縁層ＬＬ１〜ＬＬ４の各々に形成された開口ＬＬ１ａ〜ＬＬ４ａは、フォトダイオードＰＤの真上領域に位置し、平面視において相互に重畳している。複数の開口ＬＬ１ａ〜ＬＬ４ａにより画素内抜き部ＯＰＢが構成されている。つまり複数の開口ＬＬ１ａ〜ＬＬ４ａが平面視において相互に重畳した領域が画素内抜き部ＯＰＢを構成している。
【００７１】
ライナー絶縁層ＬＬ１〜ＬＬ４の各々は、有効画素領域ＥＰＲおよびＯＢ画素領域ＯＢＲ内においては、開口ＬＬ１ａ〜ＬＬ４ａの形成領域とビアホールの形成領域との領域以外は除去されていない。つまり開口ＬＬ１ａ〜ＬＬ４ａの形成領域およびビアホールの形成領域以外の画素領域ＧＡＲ内の領域は、ライナー絶縁層ＬＬ１〜ＬＬ４の各々により覆われている。
【００７２】
次に、本実施の形態の撮像装置の製造方法について図９〜図１４を用いて説明する。
図９に示されるように、主表面ＭＳＵを有する半導体基板ＳＵＢが準備される。半導体基板ＳＵＢは、例えば単結晶シリコンにより準備される。半導体基板ＳＵＢの主表面ＭＳＵに、例えばＳＴＩよりなる素子分離絶縁層ＳＩが形成される。
【００７３】
図１０に示されるように、半導体基板ＳＵＢ内に、ｎ型領域ＳＢＲ、ｐ型ウエル領域ＷＬ１、ｐ+領域ＤＳ、ｐ+領域ＰＲなどが形成される。ｐ型ウエル領域ＷＬ１は、ｎ型領域ＳＢＲ上に形成される。ｐ+領域ＤＳは、ｐ型ウエル領域ＷＬ１内であって素子分離絶縁層ＳＩの下側に形成される。ｐ+領域ＰＲは、半導体基板ＳＵＢの主表面ＭＳＵであって、素子分離絶縁層ＳＩの横に形成される。
【００７４】
図１１に示されるように、半導体基板ＳＵＢの主表面ＭＳＵ上にゲート絶縁層ＧＩを介在してゲート電極層ＧＴが形成される。イオン注入などにより、半導体基板ＳＵＢ内に転送用トランジスタＴＴのドレインおよびフォトダイオードＰＤのｎ型領域としてのｎ+領域ＮＲが形成される。その後にイオン注入などにより、半導体基板ＳＵＢの主表面ＭＳＵにｐ+領域ＰＲが形成され、先に形成されていた素子分離絶縁層ＳＩの横のｐ+領域ＰＲと一体化される。これにより、フォトダイオードＰＤのｐ型領域ＰＲが形成される。
【００７５】
この後、イオン注入などにより、半導体基板ＳＵＢの主表面ＭＳＵにｎ-領域ＬＩＲが形成される。
【００７６】
この後、ゲート電極層ＧＴを覆うように、かつ半導体基板ＳＵＢの主表面ＭＳＵに接するように絶縁層ＳＬ１が形成される。絶縁層ＳＬ１は、例えばシリコン酸化層から形成される。この後、絶縁層ＳＬ１に接するように絶縁層ＳＬ１上に絶縁層ＳＬ２が形成される。絶縁層ＳＬ２は、例えばシリコン窒化層から形成される。
【００７７】
図１２に示されるように、絶縁層ＳＬ２上にフォトレジストＰＲ１が塗布される。このフォトレジストＰＲ１は、通常の写真製版技術によりパターニングされる。このフォトレジストＰＲ１のパターンをマスクとして絶縁層ＳＬ１、ＳＬ２に異方性のエッチングが施される。
【００７８】
このエッチングにより絶縁層ＳＬ１、ＳＬ２がパターニングされる。これにより絶縁層ＳＬ１、ＳＬ２からなる反射防止膜ＡＲと、側壁絶縁層ＳＷとが形成される。反射防止膜ＡＲは、図５に示されるように、少なくともフォトダイオードＰＤ上を覆うように、かつ各画素のフォトダイオードＰＤ上の部分が互いに接続されるように形成される。また側壁絶縁層ＳＷは、ゲート電極層ＧＴなどの側壁を覆うように絶縁層ＳＬ１、ＳＬ２が残存することにより形成される。
【００７９】
この後、フォトレジストＰＲ１のパターンは、例えばアッシングなどにより除去される。
【００８０】
図１３に示されるように、上記のフォトレジストＰＲ１の除去により、反射防止膜ＡＲの上面が露出する。
【００８１】
図１４に示されるように、この後、半導体基板ＳＵＢの主表面ＭＳＵ上に、層間絶縁層ＩＩ１〜ＩＩ９、ライナー絶縁層ＬＬ１〜ＬＬ４、配線層ＩＣ１〜ＩＣ４などが適宜、形成される。
【００８２】
層間絶縁層ＩＩ９上には、遮光層ＬＢＬが形成される。この遮光層ＬＢＬは、通常の写真製版技術およびエッチング技術によってパターニングされる。これにより、遮光層ＬＢＬは、ＯＢ画素領域ＯＢＲ上のみに残存される。この遮光層ＬＢＬおよび層間絶縁層ＩＩ９上を覆うようにカラーフィルターＣＦが形成される。
【００８３】
この状態で、暗電流の発生を抑制するためにＵＶキュアが施される。このＵＶキュアは、撮像装置にＵＶ光を照射した後に、低圧、高温の条件での熱処理を施すことにより行われる。この熱処理は、例えば４００℃の温度を１０分間維持することにより行われる。なおＵＶキュアにより暗電流の発生が抑制される原理は以下のように考えられる。
【００８４】
ＵＶ光の照射により、半導体基板ＳＵＢの主表面ＭＳＵ近傍の電子が励起される。励起された電子は、例えば酸化シリコンよりなる絶縁層ＳＬ１を飛び越える。絶縁層ＳＬ１を飛び越えた電子は、絶縁層ＳＬ１と絶縁層ＳＬ２との界面または例えば窒化シリコンよりなる絶縁層ＳＬ２の膜中に捕獲される。
【００８５】
絶縁層ＳＬ１と絶縁層ＳＬ２との界面または絶縁層ＳＬ２の膜中に電子が捕獲され蓄積される結果、半導体基板ＳＵＢの主表面ＭＳＵに正孔蓄積層が誘起される。この結果、半導体基板ＳＵＢの主表面ＭＳＵにおけるポテンシャルが低くなる方向にシフトし、主表面ＭＳＵ付近に電位の井戸が形成されない。
【００８６】
このように半導体基板ＳＵＢの主表面ＭＳＵに電位の井戸（電位が高い部分）が形成されていないことから、光電変換によって生じた電子は、最も電位の高いｎ+領域ＮＲに有効に蓄積される。ｎ+領域ＮＲに蓄積された電子は、完全に読み出したり、排出したりすることができる。このため、暗電流の発生を抑制することができ、また量子効率を向上させることができる。
【００８７】
ＵＶキュアの後、マイクロレンズＬＥが形成されて、図５〜図８に示される本実施の形態の撮像装置が製造される。
【００８８】
次に、本発明者が反射防止膜ＡＲの構成と暗時特性との関係について検討した結果について図１５〜図１８を用いて説明する。
【００８９】
まず暗時特性の検討に際して、図１５に示されるような構成の撮像装置ＩＳが用いられた。この撮像装置ＩＳは、図中Ａ方向およびＢ方向の双方に沿って行列状に配置された複数の画素ＰＸからなる画素アレイＰＸＡを有している。この撮像装置ＩＳにおいては、図１５に示されるように図中矢印Ａ方向に並んだ画素ＰＸ同士においては、反射防止膜ＡＲ（絶縁層ＳＬ１、ＳＬ２）は互いに分離している。一方、図中矢印Ｂ方向に並んだ画素ＰＸ同士においては、反射防止膜ＡＲ（絶縁層ＳＬ１、ＳＬ２）は互いに接続されている。
【００９０】
なお、この撮像装置ＩＳにおいては、説明を簡易にするために、画素ＰＸに含まれる１つのフォトダイオードＰＤのみが一点鎖線で示されており、他のフォトダイオード、トランジスタなどの図示は省略されている。
【００９１】
図１６に示されるように、遮光パターンＢＰＡを用いて、図１５に示す撮像装置ＩＳの一部の画素ＰＸに選択的にＵＶ光が照射される。遮光パターンＢＰＡは、Ａ方向に長く延びるスリットＳＬＡと、Ｂ方向に長く延びるスリットＳＬＢとを有している。
【００９２】
この遮光パターンＢＰＡ越しに撮像装置ＩＳにＵＶ光が照射されることにより、Ａ方向に並んだ複数の画素ＰＸと、Ｂ方向に並んだ複数の画素ＰＸとにＵＶ光が照射される。図１６中においてハッチングが付された画素ＰＸは、ＵＶ光が照射された画素を表している。
【００９３】
本発明者は、ＵＶ光を照射された画素ＰＸ付近の暗時特性の変化を調べるために、図１６中の領域ＸＶＩＩと領域ＸＶＩＩＩとにおける暗時特性を調べた。その結果が図１７および図１８に示される。
【００９４】
なお領域ＸＶＩＩは、反射防止膜ＡＲが互いに分離した方向（Ａ方向）に並んだ複数の画素ＰＸからなっている。また領域ＸＶＩＩＩは、反射防止膜ＡＲが互いに接続された方向（Ｂ方向）に並んだ複数の画素ＰＸからなっている。
【００９５】
図１７および図１８の各々において、実線はＵＶ光を照射しない状態での暗時特性、破線はＵＶ光を照射したがその後の熱処理を行なわない状態での暗時特性、一点鎖線はＵＶ光を照射した後に熱処理を行なった（ＵＶキュアを行なった）状態での暗時特性を示している。
【００９６】
図１７に示されるように、反射防止膜ＡＲが分離した方向（Ａ方向）に並んだ複数の画素ＰＸにおいては、ＵＶキュアが行われた画素ＰＸのみの暗時の出力が低下していることがわかる。つまりＵＶキュアが行われた画素ＰＸのみにおいて暗電流が低下している。
【００９７】
一方、図１８に示されるように、反射防止膜ＡＲが互いに接続された方向（Ｂ方向）に並んだ複数の画素ＰＸにおいては、ＵＶキュアが行われた画素ＰＸだけでなく、その周囲の画素ＰＸにおいても暗時の出力が低下していることがわかる。つまりＵＶキュアが行われた画素ＰＸとその周囲の画素ＰＸにおいて暗電流が低下している。
【００９８】
また図１８の結果は、反射防止膜ＡＲ中の少なくとも窒化シリコンを含む層が各画素ＰＸにおいて接続されていれば得られることも分かった。
【００９９】
これらの結果から、各画素ＰＸの反射防止膜ＡＲ中の少なくとも窒化シリコンを含む層が各画素ＰＸにおいて接続されていることにより、ＵＶキュアが行われた画素ＰＸだけでなく、その周囲の画素ＰＸにおいても暗時特性が改善され、暗電流を低減できることが分かった。
【０１００】
次に、本実施の形態における作用効果について説明する。
図５に示されるように本実施の形態においては、有効画素ＥＰＸとＯＢ画素ＯＢＰＸとの各々における窒化シリコンを含む絶縁層ＳＬ２が互いに接続されている。このため、図１４に示す工程でＵＶ光が有効画素領域ＥＰＲの画素ＥＰＸに照射されると、その画素ＥＰＸだけでなく、その画素ＥＰＸと絶縁層ＳＬ２が接続されたＯＢ画素領域ＯＢＲの画素ＯＢＰＸの暗電流をも低減することが可能となる。
【０１０１】
このように既存の反射防止膜を利用してＯＢ画素ＯＢＰＸの暗電流を低減できるため、ＯＢ画素ＯＢＰＸの暗電流を低減するために新たな層を設ける必要が無い。このため、従来技術の方法のような水素拡散防止膜を形成する工程が不要となり、製造工程が簡易となる。
【０１０２】
また本実施の形態においては、絶縁層ＳＬ２が１層のシリコン窒化層から構成されている。このため上記のとおり、シリコン窒化層によりＵＶキュアの伝搬効果が得られて、ＵＶキュア時にＵＶ光が照射されないＯＢ画素ＯＢＰＸにおいても暗電流を低減することが可能となる。
【０１０３】
また本実施の形態においては、有効画素ＥＰＸとＯＢ画素ＯＢＰＸとの各々における絶縁層ＳＬ１も互いに接続されており、同じ層から構成されている。このため図１２に示されるように絶縁層ＳＬ１と絶縁層ＳＬ２とを同じフォトレジストＰＲ１をマスクとしてパターニングすることができる。
【０１０４】
また本実施の形態においては、遮光層ＬＢＬが形成されることにより、ＯＢ画素領域ＯＢＲのＯＢ画素ＯＢＰＸを遮光することができる。これによりＯＢ画素ＯＢＰＸから入射光に依存しない画素信号を出力することができる。
【０１０５】
また遮光層ＬＢＬが形成された後にＵＶキュアが行われることにより、ＯＢ画素ＯＢＰＸにはＵＶ光は照射されない。しかし、ＯＢ画素ＯＢＰＸと有効画素ＥＰＸとの各々における絶縁層ＳＬ２が互いに接続されている。このため、図１４に示す工程でＵＶ光が有効画素領域ＥＰＲの画素ＥＰＸに照射されると、その画素ＥＰＸだけでなく、その画素ＥＰＸと絶縁層ＳＬ２が接続されたＯＢ画素領域ＯＢＲの画素ＯＢＰＸの暗電流をも低減することが可能となる。
【０１０６】
（実施の形態２）
図１９に示されるように、本実施の形態の構成は、実施の形態１の構成と比較して、反射防止膜ＡＲの構成において異なっている。
【０１０７】
本実施の形態においては、平面視においてＸ方向に配置された複数のＯＢ画素ＯＢＰＸの各々の反射防止膜ＡＲが互いに接続されている。また平面視においてＸ方向に配置された複数の有効画素ＥＰＸの各々の反射防止膜ＡＲも互いに接続されている。
【０１０８】
また平面視においてＹ方向に配置された複数のＯＢ画素ＯＢＰＸの各々の反射防止膜ＡＲが互いに接続されている。また平面視においてＹ方向に配置された複数の有効画素ＥＰＸの各々の反射防止膜ＡＲも互いに接続されている。上記の構成を以下に具体的に説明する。
【０１０９】
具体的には、一のＯＢ画素ＯＢＰＸ（第１オプティカルブラック画素）と一の有効画素ＥＰＸ（第１有効画素）とが、図中Ｘ方向において互いに隣り合って配置されている。上記一のＯＢ画素ＯＢＰＸのフォトダイオードＰＤ（第１受光部）と、上記一の有効画素ＥＰＸのフォトダイオードＰＤ（第２受光部）との各々の真上に位置する反射防止膜ＡＲは互いに接続されており、同じ膜からなっている。
【０１１０】
また上記一のＯＢ画素ＯＢＰＸと互いに隣り合う他のＯＢ画素ＯＢＰＸ（第２オプティカルブラック画素）のフォトダイオード（第３受光部）と、上記一のＯＢ画素ＯＢＰＸのフォトダイオードＰＤ（第１受光部）との各々の真上に位置する反射防止膜ＡＲは互いに接続されており、同じ膜からなっている。
【０１１１】
上記他のＯＢ画素ＯＢＰＸの反射防止膜ＡＲは、絶縁層ＳＬ１（第３絶縁層）と、絶縁層ＳＬ２（第３絶縁層部分）とを有している。絶縁層ＳＬ１（第３絶縁層）は、上記フォトダイオード（第３受光部）上にて半導体基板ＳＵＢの主表面ＭＳＵに接し、酸化シリコンを含む材質よりなっている。絶縁層ＳＬ２（第３絶縁層部分）は、上記フォトダイオード（第３受光部）上にて絶縁層ＳＬ１（第３絶縁層）に接し、窒化シリコンを含む材質よりなっている。
【０１１２】
上記絶縁層ＳＬ１（第３絶縁層）は、上記一のＯＢ画素ＯＢＰＸのフォトダイオードＰＤ（第１受光部）の真上に位置する上記絶縁層ＳＬ１（第１絶縁層）および上記一の有効画素ＥＰＸのフォトダイオードＰＤ（第２受光部）の真上に位置する上記絶縁層ＳＬ１（第２絶縁層）と接続されており、かつ同じ層から構成されている。
【０１１３】
また上記絶縁層ＳＬ２（第３絶縁層部分）と、上記一のＯＢ画素ＯＢＰＸのフォトダイオードＰＤ（第１受光部）の真上に位置する上記絶縁層ＳＬ２（第１絶縁層部分）および上記一の有効画素ＥＰＸのフォトダイオードＰＤ（第２受光部）の真上に位置する上記絶縁層ＳＬ２（第２絶縁層部分）と接続されており、かつ同じ層から構成されている。
【０１１４】
上記他のＯＢ画素ＯＢＰＸは、平面視において、上記一のＯＢ画素ＯＢＰＸと上記一の有効画素ＥＰＸとが並ぶ方向（Ｘ方向）に沿って上記一のＯＢ画素ＯＢＰＸと隣り合うように配置されていてもよい。
【０１１５】
また上記他のＯＢ画素ＯＢＰＸは、平面視において、上記一のＯＢ画素ＯＢＰＸと上記一の有効画素ＥＰＸとが並ぶ方向（Ｘ方向）と交差する（例えば直交する）方向（Ｙ方向）に沿って上記一のＯＢ画素ＯＢＰＸと隣り合うように配置されていてもよい。
【０１１６】
さらに上記一の有効画素ＥＰＸと互いに隣り合う他の有効画素ＥＰＸ（第２有効画素）のフォトダイオードＰＤ（第４受光部）と、上記一の有効画素ＥＰＸのフォトダイオードＰＤ（第２受光部）の各々の真上に位置する反射防止膜ＡＲも互いに接続されており、同じ膜からなっている。
【０１１７】
上記他の有効画素ＥＰＸの反射防止膜ＡＲは、絶縁層ＳＬ１（第４絶縁層）と、絶縁層ＳＬ２（第４絶縁層部分）とを有している。絶縁層ＳＬ１（第４絶縁層）は、上記フォトダイオード（第４受光部）上にて半導体基板ＳＵＢの主表面ＭＳＵに接し、酸化シリコンを含む材質よりなっている。絶縁層ＳＬ２（第４絶縁層部分）は、上記フォトダイオード（第４受光部）上にて絶縁層ＳＬ１（第４絶縁層）に接し、窒化シリコンを含む材質よりなっている。
【０１１８】
上記絶縁層ＳＬ１（第４絶縁層）は、上記一のＯＢ画素ＯＢＰＸのフォトダイオードＰＤ（第１受光部）の真上に位置する上記絶縁層ＳＬ１（第１絶縁層）および上記一の有効画素ＥＰＸのフォトダイオードＰＤ（第２受光部）の真上に位置する上記絶縁層ＳＬ１（第２絶縁層）と接続されており、かつ同じ層から構成されている。また上記絶縁層ＳＬ１（第４絶縁層）は、上記他のＯＢ画素ＯＢＰＸのフォトダイオードＰＤ（第３受光部）の真上に位置する上記絶縁層ＳＬ１（第３絶縁層）とも接続されており、かつ同じ層から構成されている。
【０１１９】
また上記絶縁層ＳＬ２（第４絶縁層部分）と、上記一のＯＢ画素ＯＢＰＸのフォトダイオードＰＤ（第１受光部）の真上に位置する上記絶縁層ＳＬ２（第１絶縁層部分）および上記一の有効画素ＥＰＸのフォトダイオードＰＤ（第２受光部）の真上に位置する上記絶縁層ＳＬ２（第２絶縁層部分）と接続されており、かつ同じ層から構成されている。また上記絶縁層ＳＬ２（第４絶縁層部分）は、上記他のＯＢ画素ＯＢＰＸのフォトダイオードＰＤ（第３受光部）の真上に位置する上記絶縁層ＳＬ２（第３絶縁層部分）とも接続されており、かつ同じ層から構成されている。
【０１２０】
上記他の有効画素ＥＰＸは、平面視において、上記一のＯＢ画素ＯＢＰＸと上記一の有効画素ＥＰＸとが並ぶ方向（Ｘ方向）に沿って上記一の有効画素ＥＰＸと隣り合うように配置されていてもよい。
【０１２１】
また上記他の有効画素ＥＰＸは、平面視において、上記一のＯＢ画素ＯＢＰＸと上記一の有効画素ＥＰＸとが並ぶ方向（Ｘ方向）と交差する（例えば直交する）方向（Ｙ方向）に沿って上記一の有効画素ＥＰＸと隣り合うように配置されていてもよい。
【０１２２】
なお、上記以外の本実施の形態の構成は、図１〜図８に示した実施の形態１の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を繰り返さない。
【０１２３】
本実施の形態によれば、Ｘ方向に配置された複数のＯＢ画素ＯＢＰＸの反射防止膜ＡＲ同士が接続され、かつＸ方向に配置された複数の有効画素ＥＰＸの反射防止膜ＡＲ同士が接続されているため、画素アレイＰＸＡ全体に亘って暗時特性の均一化を図ることができる。
【０１２４】
（実施の形態３）
図２０〜図２３に示されるように、本実施の形態の構成は、実施の形態１の構成と比較して、反射防止膜ＡＲが画素アレイＰＸＡの全体上に配置されている点において異なっている。ただし、コンタクトホールが反射防止膜ＡＲを貫通する部分においては反射防止膜ＡＲは除去されている。このコンタクトホールとは、半導体基板ＳＵＢの主表面ＭＳＵ、ゲート電極層ＧＴなどに達するコンタクトホールである。
【０１２５】
このため反射防止膜ＡＲは、ＯＢ画素ＯＢＰＸの全体上と有効画素ＥＰＸの全体上とを覆っている。また絶縁層ＳＬ１は、コンタクトホールの部分以外の画素アレイＰＸＡの全体上に位置している。また絶縁層ＳＬ２は、コンタクトホールの部分以外の画素アレイＰＸＡの全体上において絶縁層ＳＬ１と接している。
【０１２６】
これにより画素アレイＰＸＡ内のすべての画素のフォトダイオードＰＤ上の反射防止膜ＡＲは互いに接続されており、かつ同じ膜から構成されている。つまり画素アレイＰＸＡ内のすべての画素のフォトダイオードＰＤ上に位置する絶縁層ＳＬ１は、互いに接続されており、かつ同じ膜から構成されている。また画素アレイＰＸＡ内のすべての画素のフォトダイオードＰＤ上に位置する絶縁層ＳＬ２も、互いに接続されており、かつ同じ膜から構成されている。
【０１２７】
また本実施の形態では、図２１および図２３に示されるように、画素に含まれる各トランジスタＴＴ、ＲＳＴ、ＡＭＩ、ＳＥＬのソース／ドレイン領域は、ＬＤＤ構造ではなく、ｎ型不純物領域の単一領域からなっている。
【０１２８】
なお、上記以外の本実施の形態の構成は、図１〜図８に示した実施の形態１の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を繰り返さない。
【０１２９】
本実施の形態の製造方法は、まずは図９〜図１１に示す実施の形態１の工程と同様の工程を経る。この後、本実施の形態の製造方法は、反射防止膜ＡＲがパターニングされることなく、実施の形態１と同様の後工程を経る。これにより図２０〜図２３に示す本実施の形態の撮像装置が製造される。
【０１３０】
本実施の形態によれば、反射防止膜ＡＲを画素アレイＰＸＡ内においてパターニングする必要が無い。このため反射防止膜ＡＲのパターニングに用いるマスクの構成を簡略化でき、そのマスクの設計が容易となる。
【０１３１】
また本実施の形態によれば、画素アレイＰＸＡ内のすべて画素のフォトダイオードＰＤ上に位置する反射防止膜ＡＲ同士が接続されているため、画素アレイＰＸＡ全体に亘って暗時特性の均一化を図ることができる。
【０１３２】
（その他）
図２４に示されるように、平面視において矩形のフォトダイオードＰＤの対辺の１辺側に転送用トランジスタＴＴが配置され、他辺側にそれ以外のトランジスタＯＴ（リセット用トランジスタＲＳＴ、増幅用トランジスタＡＭＩ、選択用トランジスタＳＥＬ）が配置されてもよい。
【０１３３】
この構成においては、転送用トランジスタＴＴは、平面視において、１つの画素を構成する２つのフォトダイオードの間に配置されている。一方、他のトランジスタＯＴは、転送用トランジスタＴＴとの間でフォトダイオードＰＤを挟むように配置されている。
【０１３４】
また図中Ｘ方向に配置される複数の画素ＯＢＰＸ、ＥＰＸにおいて、転送用トランジスタＴＴの各々は、フォトダイオードＰＤに対して同じ側に配置されていてもよい。具体的には、図中Ｘ方向に配置される複数の画素ＯＢＰＸ、ＥＰＸにおいて、転送用トランジスタＴＴの各々は、１つの画素を構成する２つのフォトダイオードＰＤの間に配置されている。
【０１３５】
また図中Ｘ方向に配置される複数の画素ＯＢＰＸ、ＥＰＸにおいて、他のトランジスタＯＴの各々も、フォトダイオードＰＤに対して同じ側に配置されていてもよい。
【０１３６】
図２５に示されるように、図２４の構成において、図中Ｙ方向に配置されたＯＢ画素ＯＢＰＸの反射防止膜ＡＲが互いに接続されていてもよい。
【０１３７】
図２６に示されるように、平面視において矩形のフォトダイオードＰＤの対辺の１辺側に転送用トランジスタＴＴが配置され、他辺側にそれ以外のトランジスタＯＴ（リセット用トランジスタＲＳＴ、増幅用トランジスタＡＭＩ、選択用トランジスタＳＥＬ）が配置されてもよい。
【０１３８】
また図中Ｘ方向に配置される複数の画素ＯＢＰＸ、ＥＰＸにおいて、転送用トランジスタＴＴの各々は、フォトダイオードＰＤに対して画素ごとに交互に逆側に配置されていてもよい。具体的には、ある画素において転送用トランジスタＴＴが１つの画素を構成する２つのフォトダイオードＰＤの間に配置されている場合、その画素にＸ方向に隣り合う他の画素においては他のトランジスタＯＴが１つの画素を構成する２つのフォトダイオードＰＤの間に配置されていてもよい。
【０１３９】
図２７に示されるように、図２６の構成において、図中Ｙ方向に配置されたＯＢ画素ＯＢＰＸの反射防止膜ＡＲが互いに接続されていてもよい。
【０１４０】
なお上記における絶縁層ＳＬ２は、窒化シリコンに限定されるものではなく、炭窒化シリコン、酸窒化シリコンなどの窒化シリコンを含む材質であればよい。
【０１４１】
また上記の実施の形態においては、１つの画素が２つのフォトダイオードを含む構成について説明したが、１つの画素が１つのフォトダイオードのみを有していてもよく、また３つ以上のフォトダイオードを有していてもよい。
【０１４２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１４３】
ＡＭＩ  増幅用トランジスタ、ＡＲ  反射防止膜、ＢＰＡ  遮光パターン、ＣＦ  カラーフィルター、ＣＨ  コンタクトホール、ＣＬ  導電層、ＤＳ，ＰＲ  ｐ+領域、ＥＰＲ  有効画素領域、ＥＰＸ  有効画素、ＧＩ，ＧＩＲ  ゲート絶縁層、ＧＴ，ＧＴＲ  ゲート電極層、ＨＩＲ  ｎ+領域、ＩＣ１〜ＩＣ４  配線層、ＩＩ１〜ＩＩ９  層間絶縁層、ＩＳ  撮像装置、ＬＢＬ  遮光層、ＬＥ  マイクロレンズ、ＬＩＲ  ｎ-領域、ＬＩＲ  ｎ型ソース領域、ＬＩＲ，ＮＲ  ｎ型ソース領域、ＬＩＲ  ｎ型ドレイン領域、ＬＬ１〜ＬＬ４  ライナー絶縁層、ＬＬ１ａ〜ＬＬ４ａ  開口、ＭＳＵ  主表面、ＮＲ  ｎ+領域、ＯＢＰＸ  ＯＢ画素、ＯＰＢ  画素内抜き部、ＯＴ  他のトランジスタ、ＰＣ  周辺回路領域、ＰＤ  フォトダイオード、ＰＩＲ  画素領域、ＰＲ１  フォトレジスト、ＰＷＳ  電源線、ＰＸＡ  画素アレイ、ＲＳＴ  リセット用トランジスタ、ＳＢＲ  ｎ型領域、ＳＥＬ  選択用トランジスタ、ＳＩ  素子分離絶縁層、ＳＬ１，ＳＬ２  絶縁層、ＳＬＡ，ＳＬＢ  スリット、ＳＵＢ  半導体基板、ＳＷ  側壁絶縁層、ＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４  配線用溝、ＴＴ  転送用トランジスタ、ＶＳ  垂直信号線、ＷＬ１  ｐ型ウエル領域。
【図１】
2017045838.tif 000003
【図２】
2017045838.tif 000004
【図３】
2017045838.tif 000005
【図４】
2017045838.tif 000006
【図５】
2017045838.tif 000007
【図６】
2017045838.tif 000008
【図７】
2017045838.tif 000009
【図８】
2017045838.tif 000010
【図９】
2017045838.tif 000011
【図１０】
2017045838.tif 000012
【図１１】
2017045838.tif 000013
【図１２】
2017045838.tif 000014
【図１３】
2017045838.tif 000015
【図１４】
2017045838.tif 000016
【図１５】
2017045838.tif 000017
【図１６】
2017045838.tif 000018
【図１７】
2017045838.tif 000019
【図１８】
2017045838.tif 000020
【図１９】
2017045838.tif 000021
【図２０】
2017045838.tif 000022
【図２１】
2017045838.tif 000023
【図２２】
2017045838.tif 000024
【図２３】
2017045838.tif 000025
【図２４】
2017045838.tif 000026
【図２５】
2017045838.tif 000027
【図２６】
2017045838.tif 000028
【図２７】
2017045838.tif 000029