(57)【要約】【課題】共振負荷に対して並列接続、又は直列多重化され、時分割運転がなされる複数の共振負荷用電力変換装置の単相インバータ間の電力をバランスさせる。【解決手段】前記複数の共振負荷用電力変換装置の平均電力と制御対象の前記装置の電力との偏差をとって、平均電力に対してバランスさせる補正量を求め、該補正量に、設定した通電幅指令値を加算して、当該制御対象の単相インバータの電圧補正値を出力するバランス制御部６０-1と、周波数指令を１／２Ｎに分周した周波数を有する三角波信号を生成する三角波生成部１１２と、その三角波信号を、１／４Ｎ周期ずつ順次遅延させる４Ｎ−１個の遅延器１１３…と、（２Ｎ＋１）／４Ｎの値から前記バランス制御部６０-1で出力された電圧補正値を減算器７０にて差し引いた基準値と、前記各三角波信号とを各々比較して前記単相インバータのゲート指令信号を出力する４Ｎ個の比較器１１５…と、を備えた。【選択図】  図４
2017204909.tif 000002
【特許請求の範囲】
【請求項１】
直流入力側が直流電圧源に、出力側が共振負荷側に各々接続され、共振周波数で矩形波電圧を出力する単相インバータを備えた共振負荷用電力変換装置を、複数並列に、又は直列多重化して共振負荷に接続した共振負荷用電力変換システムにおける電力バランス制御装置であって、
前記各共振負荷用電力変換装置の単相インバータの一方の相の上、下アームおよび他方の相の上、下アームに各々接続され、２個のスイッチング素子の直列体をＮ個（Ｎは２以上の整数）並列に接続して構成されたスイッチ群回路と、
前記複数の共振負荷用電力変換装置各々に設けられ、各共振負荷用電力変換装置の電力のバランス制御を行いつつ、前記単相インバータの前記スイッチ群回路の各スイッチング素子を時分割でスイッチング制御する制御部とを備え、
前記各制御部は、
前記複数の共振負荷用電力変換装置の平均電力と制御対象の共振負荷用電力変換装置の電力との偏差をとって、平均電力に対してバランスさせる補正量を求め、該補正量に、設定した通電幅指令値を加算して、当該制御対象の共振負荷用電力変換装置の単相インバータの電圧補正値を出力するバランス制御部と、
周波数指令を所定分数に分周した周波数を有し、振幅値０〜１の間に、プラス傾斜とマイナス傾斜が同一傾斜である直線波形により形成された三角波信号を生成する三角波生成部と、
前記三角波生成部で生成された三角波信号を、１／４Ｎ周期ずつ順次遅延させる４Ｎ−１個の遅延器と、
（２Ｎ＋１）／４Ｎの値から前記バランス制御部で出力された電圧補正値を差し引いた基準値と、前記三角波生成部で生成された三角波信号および前記４Ｎ−１個の遅延器により遅延された三角波信号とを各々比較し、前記三角波信号が基準値より小のときゲートＯＮ信号を、三角波信号が基準値より大のときゲートＯＦＦ信号を各々出力する４Ｎ個の比較器と、
を各々備えている共振負荷用電力変換システムにおける電力バランス制御装置。
【請求項２】
前記スイッチング素子の直列体の並列個数Ｎは２であり、
前記単相インバータの一方の相の上アームのスイッチ群回路は、スイッチング素子Ｕ１１，Ｕ１２の直列体とスイッチング素子Ｕ２１，Ｕ２２の直列体とを並列に接続して構成され、
前記単相インバータの一方の相の下アームのスイッチ群回路は、スイッチング素子Ｘ１１，Ｘ１２の直列体とスイッチング素子Ｘ２１，Ｘ２２の直列体とを並列に接続して構成され、
前記単相インバータの他方の相の上アームのスイッチ群回路は、スイッチング素子Ｖ１１，Ｖ１２の直列体とスイッチング素子Ｖ２１，Ｖ２２の直列体とを並列に接続して構成され、
前記単相インバータの他方の相の下アームのスイッチ群回路は、スイッチング素子Ｙ１１，Ｙ１２の直列体とスイッチング素子Ｙ２１，Ｙ２２の直列体とを並列に接続して構成され、
前記４Ｎ−１個の遅延器は、前記三角波生成部に対して順次直列に設けた第１〜第７の遅延器で構成され、前記４Ｎ個の比較器は、第１〜第８の比較器で構成され、
前記第１の比較器は、前記三角波生成部で生成された三角波信号と前記基準値を比較し、前記三角波信号の１周期の（２Ｎ＋１）／４Ｎの期間ゲートＯＮ信号となり、（２Ｎ−１）／４Ｎの期間ゲートＯＦＦ信号となるスイッチング素子Ｕ１１、Ｙ１１用ゲート指令信号を出力し、
前記第２の比較器は、前記第１の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ１１、Ｙ１１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１１、Ｖ１１用ゲート指令信号を出力し、
前記第３の比較器は、前記第２の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ１１、Ｖ１１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２１、Ｙ２１用ゲート指令信号を出力し、
前記第４の比較器は、前記第３の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ２１、Ｙ２１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２１、Ｖ２１用ゲート指令信号を出力し、
前記第５の比較器は、前記第４の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ２１、Ｖ２１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ１２、Ｙ１２用ゲート指令信号を出力し、
前記第６の比較器は、前記第５の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ１２、Ｙ１２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１２、Ｖ１２用ゲート指令信号を出力し、
前記第７の比較器は、前記第６の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ１２、Ｖ１２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２２、Ｙ２２用ゲート指令信号を出力し、
前記第８の比較器は、前記第７の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ２２、Ｙ２２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２２、Ｖ２２用ゲート指令信号を出力する請求項１に記載の共振負荷用電力変換システムにおける電力バランス制御装置。
【請求項３】
直流入力側が直流電圧源に、出力側が共振負荷側に各々接続され、共振周波数で矩形波電圧を出力する単相インバータを備えた共振負荷用電力変換装置を、複数並列に、又は直列多重化して共振負荷に接続した共振負荷用電力変換システムにおける電力バランス制御方法であって、
前記各共振負荷用電力変換装置の単相インバータの一方の相の上、下アームおよび他方の相の上、下アームに各々接続され、２個のスイッチング素子の直列体をＮ個（Ｎは２以上の整数）並列に接続して構成されたスイッチ群回路と、
前記複数の共振負荷用電力変換装置各々に設けられ、各共振負荷用電力変換装置の電力のバランス制御を行いつつ、前記単相インバータの前記スイッチ群回路の各スイッチング素子を時分割でスイッチング制御する制御部とを備え、
前記各制御部のバランス制御部が、前記複数の共振負荷用電力変換装置の平均電力と制御対象の共振負荷用電力変換装置の電力との偏差をとって、平均電力に対してバランスさせる補正量を求め、該補正量に、設定した通電幅指令値を加算して、当該制御対象の共振負荷用電力変換装置の単相インバータの電圧補正値を出力するステップと、
前記各制御部の三角波生成部が、周波数指令を所定分数に分周した周波数を有し、振幅値０〜１の間に、プラス傾斜とマイナス傾斜が同一傾斜である直線波形により形成された三角波信号を生成するステップと、
前記各制御部の４Ｎ−１個の遅延器が、前記三角波生成部で生成された三角波信号を、１／４Ｎ周期ずつ順次遅延させるステップと、
前記各制御部の４Ｎ個の比較器が、（２Ｎ＋１）／４Ｎの値から前記バランス制御部で出力された電圧補正値を差し引いた基準値と、前記三角波生成部で生成された三角波信号および前記４Ｎ−１個の遅延器により遅延された三角波信号とを各々比較し、前記三角波信号が基準値より小のときゲートＯＮ信号を、三角波信号が基準値より大のときゲートＯＦＦ信号を各々出力するステップと、
を各々備えている共振負荷用電力変換システムにおける電力バランス制御方法。
【請求項４】
前記スイッチング素子の直列体の並列個数Ｎは２であり、
前記単相インバータの一方の相の上アームのスイッチ群回路は、スイッチング素子Ｕ１１，Ｕ１２の直列体とスイッチング素子Ｕ２１，Ｕ２２の直列体とを並列に接続して構成され、
前記単相インバータの一方の相の下アームのスイッチ群回路は、スイッチング素子Ｘ１１，Ｘ１２の直列体とスイッチング素子Ｘ２１，Ｘ２２の直列体とを並列に接続して構成され、
前記単相インバータの他方の相の上アームのスイッチ群回路は、スイッチング素子Ｖ１１，Ｖ１２の直列体とスイッチング素子Ｖ２１，Ｖ２２の直列体とを並列に接続して構成され、
前記単相インバータの他方の相の下アームのスイッチ群回路は、スイッチング素子Ｙ１１，Ｙ１２の直列体とスイッチング素子Ｙ２１，Ｙ２２の直列体とを並列に接続して構成され、
前記４Ｎ−１個の遅延器は、前記三角波生成部に対して順次直列に設けた第１〜第７の遅延器で構成され、前記４Ｎ個の比較器は、第１〜第８の比較器で構成され、
前記第１の比較器が、前記三角波生成部で生成された三角波信号と前記基準値を比較し、前記三角波信号の１周期の（２Ｎ＋１）／４Ｎの期間ゲートＯＮ信号となり、（２Ｎ−１）／４Ｎの期間ゲートＯＦＦ信号となるスイッチング素子Ｕ１１、Ｙ１１用ゲート指令信号を出力するステップと、
前記第２の比較器が、前記第１の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ１１、Ｙ１１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１１、Ｖ１１用ゲート指令信号を出力するステップと、
前記第３の比較器が、前記第２の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ１１、Ｖ１１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２１、Ｙ２１用ゲート指令信号を出力するステップと、
前記第４の比較器が、前記第３の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ２１、Ｙ２１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２１、Ｖ２１用ゲート指令信号を出力するステップと、
前記第５の比較器が、前記第４の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ２１、Ｖ２１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ１２、Ｙ１２用ゲート指令信号を出力するステップと、
前記第６の比較器が、前記第５の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ１２、Ｙ１２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１２、Ｖ１２用ゲート指令信号を出力するステップと、
前記第７の比較器が、前記第６の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ１２、Ｖ１２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２２、Ｙ２２用ゲート指令信号を出力するステップと、
前記第８の比較器が、前記第７の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ２２、Ｙ２２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２２、Ｖ２２用ゲート指令信号を出力するステップと、
を備えた請求項３に記載の共振負荷用電力変換システムにおける電力バランス制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば誘導加熱回路などの共振負荷に並列又は直列に接続された複数台の交直変換装置のバランス制御に関する。
【背景技術】
【０００２】
図８は、共振負荷に接続された共振負荷用電力変換装置（交直変換装置）の回路構成を示している。図８において、交直変換装置１０は、入力側が直流電圧源１１に接続され、出力側が誘導加熱回路などの共振負荷１２に接続された単相インバータを備えている。この単相インバータの各スイッチング素子をＯＮ，ＯＦＦ制御することにより、共振周波数で矩形波電圧を共振負荷１２に出力する。
【０００３】
この交直変換装置１０は、共振負荷１２が誘導加熱回路である場合は、誘導加熱用負荷共振交直変換装置（誘導加熱用共振型インバータ）として構成される。
【０００４】
この誘導加熱用負荷共振交直変換装置は、単相インバータの各スイッチング素子をＯＮ、ＯＦＦ制御して生成した交流を、コイルとキャパシタによるＬＣ共振回路に流し、それによって生成される交番磁界を被加熱体（電気伝導体）に与えて渦電流を流し、これによって発生するジュール熱によって内部から加熱させる方式となっている。
【０００５】
前記交直変換装置１０およびその入力側の直流電圧源１１を、複数並列に、又は直列多重化して共振負荷１２接続することにより、共振負荷用電力変換システムが構成される。
【０００６】
尚、先行技術として、例えば特許文献１には、図８の交直変換装置１０の単相インバータの各スイッチング素子を時分割でスイッチング制御することが記載されている。また、誘導加熱に関する先行技術は、例えば特許文献２、３に記載のものが提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開ＷＯ２０１５／１９４５８５号公報
【特許文献２】特開２０１４−５６１１４号公報
【特許文献３】特開２０１３−１９６９９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
前記図８の交直変換装置１０を複数並列に、又は直列多重化して共振負荷に接続した共振負荷用電力変換システムでは、各単相インバータ間のインピーダンスの差、スイッチングタイミングのバラツキなどによって、出力電圧、出力電圧位相に差異が生じ、各インバータ間の出力電力にアンバランスが生じ、インバータ毎の責務のバラツキが問題となる。また、時分割運転機能を有した複数のインバータのバランス制御方法は従来、提案されていない。
【０００９】
本発明は、上記課題を解決するものであり、その目的は、共振負荷に対して並列接続、又は直列多重化され、時分割運転がなされる複数の共振負荷用電力変換装置の単相インバータ間の電力をバランスさせることができる、共振負荷用電力変換システムにおける電力バランス制御装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するための請求項１に記載の共振負荷用電力変換システムにおける電力バランス制御装置は、
直流入力側が直流電圧源に、出力側が共振負荷側に各々接続され、共振周波数で矩形波電圧を出力する単相インバータを備えた共振負荷用電力変換装置を、複数並列に、又は直列多重化して共振負荷に接続した共振負荷用電力変換システムにおける電力バランス制御装置であって、
前記各共振負荷用電力変換装置の単相インバータの一方の相の上、下アームおよび他方の相の上、下アームに各々接続され、２個のスイッチング素子の直列体をＮ個（Ｎは２以上の整数）並列に接続して構成されたスイッチ群回路と、
前記複数の共振負荷用電力変換装置各々に設けられ、各共振負荷用電力変換装置の電力のバランス制御を行いつつ、前記単相インバータの前記スイッチ群回路の各スイッチング素子を時分割でスイッチング制御する制御部とを備え、
前記各制御部は、
前記複数の共振負荷用電力変換装置の平均電力と制御対象の共振負荷用電力変換装置の電力との偏差をとって、平均電力に対してバランスさせる補正量を求め、該補正量に、設定した通電幅指令値を加算して、当該制御対象の共振負荷用電力変換装置の単相インバータの電圧補正値を出力するバランス制御部と、
周波数指令を所定分数に分周した周波数を有し、振幅値０〜１の間に、プラス傾斜とマイナス傾斜が同一傾斜である直線波形により形成された三角波信号を生成する三角波生成部と、
前記三角波生成部で生成された三角波信号を、１／４Ｎ周期ずつ順次遅延させる４Ｎ−１個の遅延器と、
（２Ｎ＋１）／４Ｎの値から前記バランス制御部で出力された電圧補正値を差し引いた基準値と、前記三角波生成部で生成された三角波信号および前記４Ｎ−１個の遅延器により遅延された三角波信号とを各々比較し、前記三角波信号が基準値より小のときゲートＯＮ信号を、三角波信号が基準値より大のときゲートＯＦＦ信号を各々出力する４Ｎ個の比較器と、
を各々備えていることを特徴とする。
【００１１】
また、請求項２に記載の共振負荷用電力変換システムにおける電力バランス制御装置は、請求項１において、
前記スイッチング素子の直列体の並列個数Ｎは２であり、
前記単相インバータの一方の相の上アームのスイッチ群回路は、スイッチング素子Ｕ１１，Ｕ１２の直列体とスイッチング素子Ｕ２１，Ｕ２２の直列体とを並列に接続して構成され、
前記単相インバータの一方の相の下アームのスイッチ群回路は、スイッチング素子Ｘ１１，Ｘ１２の直列体とスイッチング素子Ｘ２１，Ｘ２２の直列体とを並列に接続して構成され、
前記単相インバータの他方の相の上アームのスイッチ群回路は、スイッチング素子Ｖ１１，Ｖ１２の直列体とスイッチング素子Ｖ２１，Ｖ２２の直列体とを並列に接続して構成され、
前記単相インバータの他方の相の下アームのスイッチ群回路は、スイッチング素子Ｙ１１，Ｙ１２の直列体とスイッチング素子Ｙ２１，Ｙ２２の直列体とを並列に接続して構成され、
前記４Ｎ−１個の遅延器は、前記三角波生成部に対して順次直列に設けた第１〜第７の遅延器で構成され、前記４Ｎ個の比較器は、第１〜第８の比較器で構成され、
前記第１の比較器は、前記三角波生成部で生成された三角波信号と前記基準値を比較し、前記三角波信号の１周期の（２Ｎ＋１）／４Ｎの期間ゲートＯＮ信号となり、（２Ｎ−１）／４Ｎの期間ゲートＯＦＦ信号となるスイッチング素子Ｕ１１、Ｙ１１用ゲート指令信号を出力し、
前記第２の比較器は、前記第１の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ１１、Ｙ１１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１１、Ｖ１１用ゲート指令信号を出力し、
前記第３の比較器は、前記第２の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ１１、Ｖ１１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２１、Ｙ２１用ゲート指令信号を出力し、
前記第４の比較器は、前記第３の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ２１、Ｙ２１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２１、Ｖ２１用ゲート指令信号を出力し、
前記第５の比較器は、前記第４の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ２１、Ｖ２１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ１２、Ｙ１２用ゲート指令信号を出力し、
前記第６の比較器は、前記第５の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ１２、Ｙ１２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１２、Ｖ１２用ゲート指令信号を出力し、
前記第７の比較器は、前記第６の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ１２、Ｖ１２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２２、Ｙ２２用ゲート指令信号を出力し、
前記第８の比較器は、前記第７の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ２２、Ｙ２２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２２、Ｖ２２用ゲート指令信号を出力することを特徴としている。
【００１２】
また、請求項３に記載の共振負荷用電力変換システムにおける電力バランス制御方法は、
直流入力側が直流電圧源に、出力側が共振負荷側に各々接続され、共振周波数で矩形波電圧を出力する単相インバータを備えた共振負荷用電力変換装置を、複数並列に、又は直列多重化して共振負荷に接続した共振負荷用電力変換システムにおける電力バランス制御方法であって、
前記各共振負荷用電力変換装置の単相インバータの一方の相の上、下アームおよび他方の相の上、下アームに各々接続され、２個のスイッチング素子の直列体をＮ個（Ｎは２以上の整数）並列に接続して構成されたスイッチ群回路と、
前記複数の共振負荷用電力変換装置各々に設けられ、各共振負荷用電力変換装置の電力のバランス制御を行いつつ、前記単相インバータの前記スイッチ群回路の各スイッチング素子を時分割でスイッチング制御する制御部とを備え、
前記各制御部のバランス制御部が、前記複数の共振負荷用電力変換装置の平均電力と制御対象の共振負荷用電力変換装置の電力との偏差をとって、平均電力に対してバランスさせる補正量を求め、該補正量に、設定した通電幅指令値を加算して、当該制御対象の共振負荷用電力変換装置の単相インバータの電圧補正値を出力するステップと、
前記各制御部の三角波生成部が、周波数指令を所定分数に分周した周波数を有し、振幅値０〜１の間に、プラス傾斜とマイナス傾斜が同一傾斜である直線波形により形成された三角波信号を生成するステップと、
前記各制御部の４Ｎ−１個の遅延器が、前記三角波生成部で生成された三角波信号を、１／４Ｎ周期ずつ順次遅延させるステップと、
前記各制御部の４Ｎ個の比較器が、（２Ｎ＋１）／４Ｎの値から前記バランス制御部で出力された電圧補正値を差し引いた基準値と、前記三角波生成部で生成された三角波信号および前記４Ｎ−１個の遅延器により遅延された三角波信号とを各々比較し、前記三角波信号が基準値より小のときゲートＯＮ信号を、三角波信号が基準値より大のときゲートＯＦＦ信号を各々出力するステップと、
を各々備えていることを特徴とする。
【００１３】
また、請求項４に記載の共振負荷用電力変換システムにおける電力バランス制御方法は、請求項３において、
前記スイッチング素子の直列体の並列個数Ｎは２であり、
前記単相インバータの一方の相の上アームのスイッチ群回路は、スイッチング素子Ｕ１１，Ｕ１２の直列体とスイッチング素子Ｕ２１，Ｕ２２の直列体とを並列に接続して構成され、
前記単相インバータの一方の相の下アームのスイッチ群回路は、スイッチング素子Ｘ１１，Ｘ１２の直列体とスイッチング素子Ｘ２１，Ｘ２２の直列体とを並列に接続して構成され、
前記単相インバータの他方の相の上アームのスイッチ群回路は、スイッチング素子Ｖ１１，Ｖ１２の直列体とスイッチング素子Ｖ２１，Ｖ２２の直列体とを並列に接続して構成され、
前記単相インバータの他方の相の下アームのスイッチ群回路は、スイッチング素子Ｙ１１，Ｙ１２の直列体とスイッチング素子Ｙ２１，Ｙ２２の直列体とを並列に接続して構成され、
前記４Ｎ−１個の遅延器は、前記三角波生成部に対して順次直列に設けた第１〜第７の遅延器で構成され、前記４Ｎ個の比較器は、第１〜第８の比較器で構成され、
前記第１の比較器が、前記三角波生成部で生成された三角波信号と前記基準値を比較し、前記三角波信号の１周期の（２Ｎ＋１）／４Ｎの期間ゲートＯＮ信号となり、（２Ｎ−１）／４Ｎの期間ゲートＯＦＦ信号となるスイッチング素子Ｕ１１、Ｙ１１用ゲート指令信号を出力するステップと、
前記第２の比較器が、前記第１の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ１１、Ｙ１１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１１、Ｖ１１用ゲート指令信号を出力するステップと、
前記第３の比較器が、前記第２の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ１１、Ｖ１１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２１、Ｙ２１用ゲート指令信号を出力するステップと、
前記第４の比較器が、前記第３の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ２１、Ｙ２１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２１、Ｖ２１用ゲート指令信号を出力するステップと、
前記第５の比較器が、前記第４の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ２１、Ｖ２１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ１２、Ｙ１２用ゲート指令信号を出力するステップと、
前記第６の比較器が、前記第５の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ１２、Ｙ１２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１２、Ｖ１２用ゲート指令信号を出力するステップと、
前記第７の比較器が、前記第６の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ１２、Ｖ１２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２２、Ｙ２２用ゲート指令信号を出力するステップと、
前記第８の比較器が、前記第７の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ２２、Ｙ２２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２２、Ｖ２２用ゲート指令信号を出力するステップと、を備えたことを特徴としている。
【００１４】
上記構成によれば、共振負荷に対して並列接続、又は直列多重化され、時分割運転がなされる複数の共振負荷用電力変換装置の単相インバータ間の電力をバランスさせることができる。
【００１５】
また、請求項１、３の構成によれば、各共振負荷用電力変換装置において、１アーム毎に２Ｎ個のスイッチング素子を有した単相インバータの、１スイッチング素子あたりのスイッチング周波数を下げることができる。
【００１６】
また、各共振負荷用電力変換装置の制御部によって、スイッチング素子の直列体の並列数Ｎが、２以上のどのような値であっても時分割運転が可能なスイッチングパターンを生成することができる。
【００１７】
また、請求項２、４の構成によれば、各共振負荷用電力変換装置において、１アーム毎に４個のスイッチング素子を有した単相インバータの、１スイッチング素子あたりのスイッチング周波数を下げることができる。
【発明の効果】
【００１８】
（１）請求項１〜４に記載の発明によれば、共振負荷に対して並列接続、又は直列多重化され、時分割運転がなされる複数の共振負荷用電力変換装置の単相インバータ間の電力をバランスさせることができる。
（２）請求項１、３に記載の発明によれば、各共振負荷用電力変換装置において、１アーム毎に２Ｎ個のスイッチング素子を有した単相インバータの、１スイッチング素子あたりのスイッチング周波数を下げることができる。
【００１９】
また、各共振負荷用電力変換装置の制御部によって、スイッチング素子の直列体の並列数Ｎが、２以上のどのような値であっても時分割運転が可能なスイッチングパターンを生成することができる。
（３）請求項２、４に記載の発明によれば、各共振負荷用電力変換装置において、１アーム毎に４個のスイッチング素子を有した単相インバータの、１スイッチング素子あたりのスイッチング周波数を下げることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態例の主回路構成図。
【図２】本発明の実施形態例による交直変換装置の構成図。
【図３】本発明の実施形態例によるバランス制御ブロックのブロック図。
【図４】本発明の実施形態例によるゲート信号制御ブロックの回路図。
【図５】本発明の実施例１による交直変換装置の構成図。
【図６】本発明の実施例１によるゲート信号制御ブロックの回路図。
【図７】本発明の実施例１におけるバランス制御動作時のゲート信号パターンと出力電圧の様子を示す波形図。
【図８】共振負荷用電力変換装置の構成図。
【発明を実施するための形態】
【００２１】
以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。
【００２２】
図１は、単相インバータを備えた交直変換装置（共振負荷用電力変換装置）を、複数並列に、又は直列多重化して共振負荷に接続した共振負荷用電力変換システムの全体構成を示している。
【００２３】
図１において、１系の交直変換装置１０-1は、入力側が１系の直流電圧源１１-1に接続され、出力側が誘導加熱回路などの共振負荷に接続される単相インバータを備えている。
【００２４】
２系の交直変換装置１０-2〜ｎ系の交直変換装置１０-nも、前記同様に入力側が２系〜ｎ系の直流電圧源１１-2〜１１-nに接続され、出力側が共振負荷に接続される単相インバータを備えている。
【００２５】
これら単相インバータを備えた交直変換装置１０-1〜１０-nは、並列接続又は直列多重化されて共振負荷に接続されており、図１では負荷側装置１２０として図示している。
【００２６】
尚、前記並列接続の場合は、各単相インバータと共振負荷の間には図示省略のインピーダンス回路が接続されるものとする。
【００２７】
また、負荷側装置１２０内の共振負荷は、例えばＬＣの直列又は並列の共振回路を含んでいる。
【００２８】
図中のＩｄｃ-1〜Ｉｄｃ-nは、１系〜ｎ系の直流電圧源１１-1〜１１-nの各出力電流を検出した直流電流検出値を示し、Ｖｄｃ-1〜Ｖｄｃ-nは、１系〜ｎ系の直流電圧源１１-1〜１１-nの各出力電圧を検出した直流電圧検出値を示している。
【００２９】
交直変換装置１０-1〜１０-nの各単相インバータは、後述するバランス制御指令および通電幅指令に基づいて生成された１系〜ｎ系のゲート信号により各々制御される。
【００３０】
交直変換装置１０-1〜１０-n（単相インバータ）の構成を図２に示す。  
【００３１】
図２の単相インバータの直流入力部は直流リンク電圧入力部Ｖｄｃに接続され、各アームには、２直列Ｎ並列（Ｎ＝２以上の整数）のスイッチング素子（例えばＩＧＢＴ）を備えたスイッチ群回路１００Ｕ，１００Ｖ，１００Ｘ，１００Ｙが各々接続され、スイッチ群回路１００Ｕおよび１００Ｘの共通接続点とスイッチ群回路１００Ｖおよび１００Ｙの共通接続点の間には、矩形波の出力電圧Ｖｏｕｔが出力されるように構成されている。
【００３２】
単相インバータの一方の相の上アームのスイッチ群回路１００Ｕは、スイッチング素子Ｕ１１，Ｕ１２の直列体と、スイッチング素子Ｕ２１，Ｕ２２の直列体と、…スイッチング素子ＵＮ１，ＵＮ２の直列体とが並列に接続されている。
【００３３】
単相インバータの一方の相の下アームのスイッチ群回路１００Ｘは、スイッチング素子Ｘ１１，Ｘ１２の直列体と、スイッチング素子Ｘ２１，Ｘ２２の直列体と、…スイッチング素子ＸＮ１，ＸＮ２の直列体とが並列に接続されている。
【００３４】
単相インバータの他方の相の上アームのスイッチ群回路１００Ｖは、スイッチング素子Ｖ１１，Ｖ１２の直列体と、スイッチング素子Ｖ２１，Ｖ２２の直列体と、…スイッチング素子ＶＮ１，ＶＮ２の直列体とが並列に接続されている。
【００３５】
単相インバータの他方の相の下アームのスイッチ群回路１００Ｙは、スイッチング素子Ｙ１１，Ｙ１２の直列体と、スイッチング素子Ｙ２１，Ｙ２２の直列体と、…スイッチング素子ＹＮ１，ＹＮ２の直列体とが並列に接続されている。
【００３６】
１系〜ｎ系の交直変換装置１０-1〜１０-nの電力バランス制御を行うバランス制御ブロックの一例を図３に示す。
【００３７】
図３において、５０は平均電力演算回路、６０-1〜６０-nは交直変換装置１０-1〜１０-n用に各々設けられた１系〜ｎ系の電力バランス制御部である。前記電力バランス制御部６０-1〜６０-n内の６１-1〜６１-nは、図１で述べた１系〜ｎ系の直流電圧検出値Ｖｄｃ-1〜Ｖｄｃ-nと直流電流検出値Ｉｄｃ-1〜Ｉｄｃ-nを各々乗算して１系〜ｎ系の各入力電力Ｐｄｃ-1〜Ｐｄｃ-nを出力する乗算器である。
【００３８】
平均電力演算回路５０の５１は、前記乗算器６１-1〜６１-nで算出された１系〜ｎ系の各入力電力Ｐｄｃ-1〜Ｐｄｃ-nを合計する加算器である。
【００３９】
５２は、加算器５１の入力電力合計値を交直変換装置１０-1〜１０-nの台数ｎで除して平均入力電力Ｐｄｃ-aveを算出する除算器である。
【００４０】
６２-1〜６２-nは、乗算器６１-1〜６１-nの出力（１系〜ｎ系の各入力電力Ｐｄｃ-1〜Ｐｄｃ-n（検出値））から除算器５２の出力（平均入力電力Ｐｄｃ-ave（指令値））を各々差し引いて偏差を出力する減算器である。
【００４１】
６３-1〜６３-nは、減算器６２-1〜６２-nの偏差出力に対してＰＩ動作を行って、平均電力（Ｐｄｃ-ave）に対してバランスさせる補正量を、バランス制御指令値として求める１系〜ｎ系の電力バランス制御器である。
【００４２】
１系〜ｎ系の電力バランス制御部６０-1〜６０-nは、電力バランス制御器６３-1〜６３-nで求められた各バランス制御指令値に、設定した図示省略の通電幅指令値（後述の図７の通電幅α）を各々加算して、当該交直変換装置１０-1〜１０-nの単相インバータの電圧補正値を各々出力する。１系〜ｎ系の電力バランス制御部６０-1〜６０-nで求められた電圧補正値は、後述の図４のゲート信号制御回路において、三角波信号と比較する基準値を生成するために用いられる。
【００４３】
図４は、１系の交直変換装置１０-1に対応して設けられた、図２のスイッチ群回路１００Ｕ，１００Ｖ，１００Ｘ，１００Ｙの各スイッチング素子を時分割でスイッチング制御するゲート信号制御回路の構成を示している。図４の回路は、２系〜ｎ系の交直変換装置１０-2〜１０-nについても同様に各々対応して設けられる。
【００４４】
図４において、１１１は、周波数指令信号の周波数を１／２Ｎに分周する分周器である。１１２は、分周器１１１で分周された周波数を有し、振幅値０〜１の間に、プラス傾斜とマイナス傾斜が同一傾斜である直線波形により形成された三角波信号を生成する三角波生成部である。
【００４５】
１１３…は、三角波生成部１１２で生成された三角波信号を、Ｔ／４Ｎずつ順次遅らせる（三角波１周期をＴとしているため、１／４Ｎ周期ずつ遅らせる）４Ｎ−１個の遅延器である。
【００４６】
１１４は、設定値（２Ｎ＋１）／４Ｎを生成（設定）する基準値生成部である。
【００４７】
７０は、基準値生成部１１４の設定値（２Ｎ＋１）／４Ｎから、電力バランス制御部６０-1の出力信号、すなわち電圧補正値（バランス制御指令値に通電幅指令値を加算したもの）を差し引く減算器であり、この減算器７０の偏差出力が三角波信号と比較するための基準値となる。
【００４８】
１１５…は、基準値生成部１１４の設定値（２Ｎ＋１）／４Ｎから電力バランス制御部６０-1の電圧補正値を差し引いた基準値と、三角波生成部１１２で生成された三角波信号および４Ｎ−１個の遅延器１１３…により順次遅延された三角波信号とを各々比較し、三角波信号が前記基準値より小のときゲートＯＮ信号となり、三角波信号が基準値より大のときゲートＯＦＦ信号となる、図２の各スイッチング素子のゲート指令信号を各々出力する４Ｎ個の比較器である。
【００４９】
上記構成によれば、比較器１１５…は、減算器７０の偏差出力である基準値と、０〜１の間の値を推移する、三角波生成部１１２の三角波信号およびそれを順次１／４Ｎ周期ずつ遅延させた三角波信号とを比較しているので、三角波信号の１周期の（２Ｎ＋１）／４Ｎの期間ゲートＯＮ信号となり、（２Ｎ−１）／４Ｎの期間ゲートＯＦＦ信号となるゲート指令信号を各々出力する。
【００５０】
ここで、例えば１系の交直変換装置１０-1の入力電力Ｐｄｃ-1が平均入力電力Ｐｄｃ-aveよりも小さい場合は、図３の１系の電力バランス制御器６３-1はバランス制御指令を小さくする方向に制御し、バランス制御指令値と通電幅指令値を加算した１系の電力バランス制御部６０-1から出力される電圧補正値は小さくなる。このため、図４の減算器７０の偏差出力である基準値が大となって、１周期のうちゲートＯＮ信号の期間が増えて１系の交直変換装置１０-1の出力電力を増やす方向に制御する。
【００５１】
また逆に、前記入力電力Ｐｄｃ-1が平均入力電力Ｐｄｃ-aveよりも大きい場合は、図３の１系の電力バランス制御器６３-1はバランス制御指令を大きくする方向に制御し、前記１系の電力バランス制御部６０-1から出力される電圧補正値は大きくなる。このため、図４の減算器７０の偏差出力である基準値が小となって、１周期のうちゲートＯＮ信号の期間が減って１系の交直変換装置１０-1の出力電力を減らす方向に制御する。
【００５２】
上記動作は、２系〜ｎ系の交直変換装置１０-2〜１０-nについても同様である。
【００５３】
これによって、共振負荷に対して並列接続、又は直列多重化され、時分割運転がなされる複数の交直変換装置１０-1〜１０-nの単相インバータ間の電力をバランスさせることができる。
【００５４】
前記４Ｎ個の比較器１１５…から出力される各ゲート指令信号は、各々同一のＯＮ期間、ＯＦＦ期間を有し、且つ三角波信号の１／４Ｎ周期ずつ各々遅延したゲート指令信号となるため、図２のスイッチ群回路１００Ｕ，１００Ｖ，１００Ｘ，１００Ｙの各スイッチング素子が時分割でスイッチング制御される。
【００５５】
これによって、１アーム毎に２Ｎ個のスイッチング素子を有した単相インバータの、１スイッチング素子あたりのスイッチング周波数を下げることができる。
【００５６】
また、スイッチング素子の直列体の並列数Ｎが、２以上のどのような値であっても、時分割運転が可能なスイッチングパターンを生成することができる。
【実施例１】
【００５７】
図５は、図２の単相インバータの各アームのスイッチ群回路のスイッチング素子の直列体の並列数Ｎ＝２としたときのインバータユニットの構成を示している。図５において、単相インバータの一方の相の上アームのスイッチ群回路２００Ｕは、スイッチング素子Ｕ１１，Ｕ１２の直列体と、スイッチング素子Ｕ２１，Ｕ２２の直列体とが並列に接続されている。
【００５８】
単相インバータの一方の相の下アームのスイッチ群回路２００Ｘは、スイッチング素子Ｘ１１，Ｘ１２の直列体と、スイッチング素子Ｘ２１，Ｘ２２の直列体とが並列に接続されている。
【００５９】
単相インバータの他方の相の上アームのスイッチ群回路２００Ｖは、スイッチング素子Ｖ１１，Ｖ１２の直列体と、スイッチング素子Ｖ２１，Ｖ２２の直列体とが並列に接続されている。
【００６０】
単相インバータの他方の相の下アームのスイッチ群回路２００Ｙは、スイッチング素子Ｙ１１，Ｙ１２の直列体と、スイッチング素子Ｙ２１，Ｙ２２の直列体とが並列に接続されている。
【００６１】
図５の単相インバータでは、スイッチング素子Ｕ１１，Ｕ１２，Ｕ２１，Ｕ２２のＵ集団（Ｙ集団とリンク）は出力電圧としてプラス（上側）の電圧を生成し、スイッチング素子Ｖ１１，Ｖ１２，Ｖ２１，Ｖ２２のＶ集団（Ｘ集団とリンク）は出力電圧としてマイナス（下側）の電圧を生成するものである。
【００６２】
図６は、図５のスイッチ群回路２００Ｕ，２００Ｖ，２００Ｘ，２００Ｙの各スイッチング素子を時分割でスイッチング制御するゲート信号制御回路の構成を示しており、図４と同一部分は同一符号をもって示している。
【００６３】
図６において図４と異なる点は、分周器１１１は周波数指令を１／４に分周し、基準値生成部１１４は設定値５／８を生成し、４Ｎ−１個の遅延器を、三角波生成部１１２に対して順次直列に設けた第１〜第７の遅延器１１３-1〜１１３-7で構成し、４Ｎ個の比較器を、第１〜第８の比較器１１５-1〜１１５-8で構成した点にあり、その他の部分は図４と同一に構成されている。
【００６４】
図６の回路によるゲート信号パターンと出力電圧の関係を図７に示す。図７の上段は、振幅値が０〜１の間で推移する、三角波生成部１１２の三角波信号および各遅延器で１／４Ｎ（＝１／８）周期ずつ遅延された三角波信号と、減算器７０の偏差出力である基準値（すなわち（５／８）−（バランス制御指令値＋通電幅指令値））を示している。
【００６５】
図７の中段は、比較器１１５-1〜１１５-8から各々出力されるゲート指令信号を示し、図７の下段は出力電圧を示している。
【００６６】
本実施例１では、単相インバータの各アームのスイッチング素子が、２直列２並列であるので、出力電圧（Ｖｏｕｔ）の周波数に比べ、１素子当たりのスイッチング周波数が出力周波数の１／４である信号で動作させることになる。図５の時刻ｔ０〜ｔ８の区間が１素子の動作周期である。スイッチング素子Ｕ１１とＹ１１は同時にオン・オフのスイッチングをする。同様にスイッチング素子Ｕ１２とＹ１２、スイッチング素子Ｕ２１とＹ２１、スイッチング素子Ｕ２２とＹ２２、スイッチング素子Ｖ１１とＸ１１、スイッチング素子Ｖ１２とＸ１２、スイッチング素子Ｖ２１とＸ２１、スイッチング素子Ｖ２２とＸ２２は同時にオン・オフのスイッチングをする。
【００６７】
各スイッチング素子のスイッチング周波数は出力周波数の１／４であるので、図７の最下段に示すように１周期で４回のオン（上側）と４回のオフ（下側）があることになる。このため１周期を８分割した１／８周期毎にスイッチングをする必要がある。
【００６８】
図７中段のゲート指令信号（１）Ｕ１１／Ｙ１１，（２）Ｘ１１／Ｖ１１，（３）Ｕ２１／Ｙ２１，（４）Ｘ２１／Ｖ２１，（５）Ｕ１２／Ｙ１２，（６）Ｘ１２／Ｖ１２，（７）Ｕ２２／Ｙ２２，（８）Ｘ２２／Ｖ２２を生成するため、図７上段の（１），（２），（３），（４），（５），（６），（７），（８）の三角波を用意している。これは上述したように１／８周期毎にスイッチングをする必要があるためである。
【００６９】
そして、１周期の間で５／８（＝（２Ｎ＋１）／４Ｎ）周期が連続してオン、残り３／８（＝（２Ｎ−１）／４Ｎ）周期がオフである信号を生成するために、図６の回路のように、三角波と、５／８をベースとした基準値（５／８−（バランス制御指令値＋通電幅指令値））とを比較し、基準値より低い値をオンとするように構成しており、これによって５／８周期のオン期間が得られる。
【００７０】
ゲート指令信号（１）Ｕ１１／Ｙ１１の波形の時間幅のみ考えれば、５／８のオン期間が得られるためには、三角波の下端の頂点が時刻ｔ２−ｔ３の中間にある必要がある。これは、他のゲート指令信号（２）Ｘ１１／Ｖ１１，（３）Ｕ２１／Ｙ２１，（４）Ｘ２１／Ｖ２１，（５）Ｕ１２／Ｙ１２，（６）Ｘ１２／Ｖ１２，（７）Ｕ２２／Ｙ２２，（８）Ｘ２２／Ｖ２２も同様である。
【００７１】
尚、本発明では、三角波信号と比較するための基準値を生成する際、通電幅指令値を考慮しているため、プラスの出力電圧を生成するＵ（Ｙ）集団とマイナスの出力電圧を生成するＶ（Ｘ）集団の各スイッチング素子が同時刻にオンからオフ、又はオフからオンに切り換わることがない。
【００７２】
すなわち、例えばプラスの出力電圧を生成するゲート指令信号（５）Ｕ１２／Ｙ１２がオンからオフに切り換わるタイミングと、マイナスの出力電圧を生成するゲート指令信号（２）Ｘ１１／Ｖ１１がオフからオンに切り換わるタイミングは、時刻ｔ１の前後にわたって通電幅αの間隔があいている。
【００７３】
また時刻ｔ２では、マイナスの出力電圧を生成するゲート指令信号（６）Ｘ１２／Ｖ１２がオンからオフに切り換わるタイミングと、プラスの出力電圧を生成するゲート指令信号（３）Ｕ２１／Ｙ２１がオフからオンに切り換わるタイミングは、通電幅αの間隔があいている。  
【００７４】
これは、時刻ｔ３〜ｔ８においても同様である。
【００７５】
前記ゲート指令信号（１）Ｕ１１／Ｙ１１は、図６の比較器１１５-1において、三角波生成部１１２で生成された三角波信号（図７上段の（１））と減算器７０の出力を比較した結果、三角波の１周期の５／８の期間ゲートＯＮとなり３／８の期間ゲートＯＦＦとなる信号として出力される。
【００７６】
前記ゲート指令信号（２）Ｘ１１／Ｖ１１は、比較器１１５-2において、遅延器１１３-1で遅延された三角波信号（図７上段の（２））と減算器７０の出力を比較した結果、前記ゲート指令信号（１）Ｕ１１／Ｙ１１に対して１／８（＝１／４Ｎ）周期遅延し、ＯＮ期間、ＯＦＦ期間がゲート指令信号（１）と同一の信号として出力される。
【００７７】
前記ゲート指令信号（３）Ｕ２１／Ｙ２１は、比較器１１５-3において、遅延器１１３-2で遅延された三角波信号（図７上段の（３））と減算器７０の出力を比較した結果、前記ゲート指令信号（２）Ｘ１１／Ｖ１１に対して１／８周期遅延し、ＯＮ期間、ＯＦＦ期間がゲート指令信号（２）と同一の信号として出力される。
【００７８】
前記ゲート指令信号（４）Ｘ２１／Ｖ２１は、比較器１１５-4において、遅延器１１３-3で遅延された三角波信号（図７上段の（４））と減算器７０の出力を比較した結果、前記ゲート指令信号（３）Ｕ２１／Ｙ２１に対して１／８周期遅延し、ＯＮ期間、ＯＦＦ期間がゲート指令信号（３）と同一の信号として出力される。
【００７９】
前記ゲート指令信号（５）Ｕ１２／Ｙ１２は、比較器１１５-5において、遅延器１１３-4で遅延された三角波信号（図７上段の（５））と減算器７０の出力を比較した結果、前記ゲート指令信号（４）Ｘ２１／Ｖ２１に対して１／８周期遅延し、ＯＮ期間、ＯＦＦ期間がゲート指令信号（４）と同一の信号として出力される。
【００８０】
前記ゲート指令信号（６）Ｘ１２／Ｖ１２は、比較器１１５-6において、遅延器１１３-5で遅延された三角波信号（図７上段の（６））と減算器７０の出力を比較した結果、前記ゲート指令信号（５）Ｕ１２／Ｙ１２に対して１／８周期遅延し、ＯＮ期間、ＯＦＦ期間がゲート指令信号（５）と同一の信号として出力される。
【００８１】
前記ゲート指令信号（７）Ｕ２２／Ｙ２２は、比較器１１５-7において、遅延器１１３-6で遅延された三角波信号（図７上段の（７））と前記減算器７０の出力を比較した結果、前記ゲート指令信号（６）Ｘ１２／Ｖ１２に対して１／８周期遅延し、ＯＮ期間、ＯＦＦ期間がゲート指令信号（６）と同一の信号として出力される。
【００８２】
前記ゲート指令信号（８）Ｘ２２／Ｖ２２は、比較器１１５-8において、遅延器１１３-7で遅延された三角波信号（図７上段の（８））と減算器７０の出力を比較した結果、前記ゲート指令信号（７）Ｕ２２／Ｙ２２に対して１／８周期遅延し、ＯＮ期間、ＯＦＦ期間がゲート指令信号（７）と同一の信号として出力される。
【００８３】
以上のように本実施例によれば、１アーム毎に４個のスイッチング素子を有した単相インバータを備えた交直変換装置を、複数並列に、又は直列多重化して共振負荷に接続した共振負荷用電力変換システムにおいて、複数の単相インバータ間の電力をバランスさせることができる。
【００８４】
また、１アーム毎に４個のスイッチング素子を有した単相インバータの、１スイッチング素子あたりのスイッチング周波数を下げることができる。
【００８５】
また、他の実施例として、単相インバータの各アームにおける２直列のスイッチング素子の並列数ＮをＮ＝４以上とした場合も前記同様に複数の単相インバータ間の電力をバランスさせることができ、また時分割運転が可能なスイッチングパターンを生成することができる。
【符号の説明】
【００８６】
１０，１０-1〜１０-n…交直変換装置
１１，１１-1〜１１-n…直流電圧源
５０…平均電力演算回路
５１…加算器
５２…除算器
６０-1〜６０-n…電力バランス制御部
６１-1〜６１-n…乗算器
６２-1〜６２-n，７０…減算器
６３-1〜６３-n…電力バランス制御器
１００Ｕ，１００Ｖ，１００Ｘ，１００Ｙ，２００Ｕ，２００Ｖ，２００Ｘ，２００Ｙ…スイッチ群回路
１１１…分周器
１１２…三角波生成部
１１３，１１３-1〜１１３-7…遅延器
１１４…基準値生成部
１１５，１１５-1〜１１５-8…比較器
Ｕ１１〜ＵＮ１，Ｕ１２〜ＵＮ２，Ｖ１１〜ＶＮ１，Ｖ１２〜ＶＮ２，Ｘ１１〜ＸＮ１，Ｘ１２〜ＸＮ２，Ｙ１１〜ＹＮ１，Ｙ１２〜ＹＮ２…スイッチング素子
１２０…負荷側装置
【図１】
2017204909.tif 000003
【図２】
2017204909.tif 000004
【図３】
2017204909.tif 000005
【図４】
2017204909.tif 000006
【図５】
2017204909.tif 000007
【図６】
2017204909.tif 000008
【図７】
2017204909.tif 000009
【図８】
2017204909.tif 000010