(57)【要約】【課題】  素子を収納する空洞を形成する膜を基板から容易に剥離することができるデバイスを提供すること。【解決手段】  実施形態のデバイスは、基板１００と、基板１００上に設けられた素子２００とを含む。デバイスは、さらに、基板１００とともに素子２００を収納する空洞２１５を形成する膜２１１−２１４と、空洞２１５の外側に設けられ、発熱可能な部材３０１とを含む。【選択図】      図２
2017054946.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた素子と、
前記基板とともに前記素子を収納する空洞を形成する膜と、
前記空洞の外側に設けられ、発熱可能または変形可能な部材と
を具備してなることを特徴とするデバイス。
【請求項２】
前記部材に電流を与える電流源をさらに具備してなり、前記部材は前記電流が流れると熱を発することを特徴とする請求項１に記載のデバイス。
【請求項３】
前記部材に電圧を印加する電圧源をさらに具備してなり、前記部材は圧電効果を有する材料を含むことを特徴とする請求項１に記載のデバイス。
【請求項４】
前記部材は、前記基板と前記膜との間の配置されていることを特徴とする請求項１ないし３のいずれか１項に記載のデバイス。
【請求項５】
前記部材は、前記膜内に設けられていることを特徴とする請求項１に記載のデバイス。
【請求項６】
前記素子は、前記基板上に固定された第１の電極と、前記第１の電極の上方に配置され、上下方向に可動である第２の電極を含むことを特徴とする請求項１ないし５のいずれか１項に記載のデバイス。
【請求項７】
請求項１ないし６のいずれか１項に記載のデバイス中の発熱可能または変形可能な部材を発熱または変形させることにより、前記膜中にクラックを生じさせる工程と、
前記基板から前記膜を剥離する工程と、
前記デバイス中の素子を検査する工程と
を具備してなることを特徴とするデバイスの検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、基板上に設けられた素子を含むデバイスよびその検査方法に関する。
【背景技術】
【０００２】
ＭＥＭＳ素子は、基板と、基板上に設けられた固定電極（下部電極）と、固定電極の上方に設けられた可動電極（上部電極）とを備えている。ＭＥＭＳ素子は、さらに基板上に設けられた薄膜ドーム（ダイヤフラム）を備えている。薄膜ドームおよび基板は、固定電極および可動電極を収容する空洞を形成する。ＭＥＭＳ素子の不良解析を行う場合、基板から薄膜ドームを剥離する必要がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２４９６４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、素子を収納する空洞を形成する膜を基板から容易に剥離することができるデバイスおよびその検査方法を提供することにある。
【課題を解決するための手段】
【０００５】
実施形態のデバイスは、基板と、前記基板上に設けられた素子とを含む。デバイスは、さらに、前記基板とともに前記素子を収納する空洞を形成する膜と、前記空洞の外側に設けられ、発熱可能または変形可能な部材とを含む。
【０００６】
実施形態の検査方法は、実施形態のデバイス中の発熱可能または変形可能な部材を発熱または変形させることにより、前記膜中にクラックを生じさせる工程と、前記基板から前記膜を剥離する工程と、前記デバイス中の素子を検査する工程とを含む。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１の実施形態に係るデバイスを模式的に示す平面図である。
【図２】図２は、図１の平面図の２−２断面図である。
【図３】図３は、図２の基板の構成の一例を模式的に示す断面図である。
【図４】図４は、クラックが生じた第１−第４のキャップ膜を備えた実施形態のデバイスを模式的に示す断面図である。
【図５】クラック発生用パターン中に電流を流す機構を備えたデバイスの一例を説明するための図である。
【図６】クラック発生用パターン中に電流を流す機構を備えたデバイスの他の例を説明するための図である。
【図７】図７は、第１の実施形態に係るデバイスの製造方法を説明するための断面図である。
【図８】図８は、図７に続く第１の実施形態に係るデバイスの製造方法を説明するための断面図である。
【図９】図９は、図８に続く第１の実施形態に係るデバイスの製造方法を説明するための断面図である。
【図１０】図１０は、図９に続く第１の実施形態に係るデバイスの製造方法を説明するための断面図である。
【図１１】図１１は、図１０に続く第１の実施形態に係るデバイスの製造方法を説明するための断面図である。
【図１２】図１２は、図１１に続く第１の実施形態に係るデバイスの製造方法を説明するための断面図である。
【図１３】図１３は、図１２に続く第１の実施形態に係るデバイスの製造方法を説明するための断面図である。
【図１４】図１４は、図１３に続く第１の実施形態に係るデバイスの製造方法を説明するための断面図である。
【図１５】図１５は、図１４に続く第１の実施形態に係るデバイスの製造方法を説明するための断面図である。
【図１６】図１６は、図１５に続く第１の実施形態に係るデバイスの製造方法を説明するための断面図である。
【図１７】図１７は、図１６に続く第１の実施形態に係るデバイスの製造方法を説明するための断面図である。
【図１８】図１８は、図１７に続く第１の実施形態に係るデバイスの製造方法を説明するための断面図である。
【図１９】図１９は、図１８に続く第１の実施形態に係るデバイスの製造方法を説明するための断面図である。
【図２０】図２０は、第１の実施形態に係るデバイスの変形例を示す断面図である。
【図２１】図２１は、第１の実施形態に係るデバイスの他の変形例を示す断面図である。
【図２２】図２２は、第２の実施形態に係るデバイスを示す断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら本発明の実施形態を説明する。図面は、模式的または概念的なものであり、各図面の寸法および比率等は、必ずしも現実のものと同一であるとは限らない。また、図面において、同一符号は同一または相当部分を付してあり、重複した説明は必要に応じて行う。
【０００９】
（第１の実施形態）
図１は、第１の実施形態に係るデバイスを模式的に示す平面図である。図２は、図１の平面図の２−２断面図である。
【００１０】
本実施形態のデバイスは、図２に示すように、基板１００およびその上に設けられたＭＥＭＳ素子２００を含む。ＭＥＭＳ素子２００は、例えば、無線端末用のキャパシタとして用いられる。
【００１１】
基板１００は、例えば、ＣＭＯＳ集積回路を含む。図３は、基板１００の構成の一例を模式的に示す断面図である。基板１００はシリコン基板１１０を含んでいる。シリコン基板１１０上にはＣＭＯＳ集積回路が形成されている。
【００１２】
ＣＭＯＳ集積回路は、例えば、素子分離領域１１１、ゲート（ゲート電極、ゲート絶縁膜）１１２、ソース／ドレイン領域１１３、層間絶縁膜１１４、プラグ１１５、配線１１６、配線およびプラグ１１７、層間絶縁膜１１８、プラグ１１９を含む。層間絶縁膜１１８は、例えば、Ｐ−ＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法により形成された厚さ２０μｍのシリコン酸化膜である。
【００１３】
図２に戻ると、ＭＥＭＳ素子２００は、基板１００上に固定された図示しない固定電極（下部電極）、固定電極の上方に設けられ、上下方向に可動な可動電極（上部電極）を含む。
【００１４】
本実施形態のデバイスは、さらに、基板１００上に設けられた第１−第４のキャップ膜２１１−２１４を含む。第１−第４のキャップ膜２１１−２１４は薄膜ドーム（ダイヤフラム）を構成する。基板１００および第１−第４のキャップ膜２１１−２１４は、固定電極および可動電極を収容する空洞２１５を形成する。
【００１５】
本実施形態のデバイスは、さらに、空洞２１５の外側の基板１００上に設けられたクラック発生用パターン３０１を含む。クラック発生用パターン３０１は、薄膜ドームを構成するキャップ膜２１１−２１４の少なくとも一つにクラックを生じさせるために利用される。ＭＥＭＳ素子の不良解析を行う際に、基板１００からキャップ膜２１１−２１４を剥離する必要がある。薄膜ドーム中にクラックがあると、基板１００からキャップ膜２１１−２１４を少ない力で剥離することできる。クラック発生用パターン３０１の材料は、例えば、アルミニウム（Ａｌ）もしくはアルミニウム銅合金（ＡｌＣｕ）の導電体、または、シリコン（Ｓｉ）もしくはシリコンゲルマニウム（ＳｉＧｅ）の半導体である。半導体は多結晶体でも構わない。また、半導体の状態はアモルファスでも構わない。
【００１６】
クラック発生用パターン３０１は、図１に示すように、ＭＥＭＳ素子２００の回りに形成されているが、ＭＥＭＳ素子２００の周囲を完全には囲んではいない。すなわち、クラック発生用パターン３０１は開いた環状のパターンを有する。
【００１７】
クラック発生用パターン３０１は一端部Ｅ２および他端部Ｅ１を有する。クラック発生用パターン３０１の一端部Ｅ２および他端部Ｅ１は図示しない電流源に接続される。電流源から供給される電流がクラック発生用パターン３０１中に流れると、クラック発生用パターン３０１は熱を発する。
【００１８】
クラック発生用パターン３０１の熱によって第１のキャップ膜２１１は膨張し、第１のキャップ膜２１１中にクラックが生じる。このような熱膨張によるクラックは第２−第４のキャップ膜２１２−２１４にも生じうる。図４は、クラック２１６が生じた第１−第４のキャップ膜２１１−２１４を備えた実施形態のデバイスを模式的に示す断面図である。
【００１９】
薄膜ドームを構成する第１−第４のキャップ膜２１１−２１４は、信頼性の観点から機械的剛性を強くしている。機械的剛性を強くするために、例えば、第１のキャップ膜２１１としてシリコン酸化膜が用いられ、第３のキャップ膜２１３としてシリコン窒化膜が用いられる。また、最も外側のキャップ膜である第４のキャップ膜２１４の厚さは、例えば、約８μｍで最も厚い。
【００２０】
ＭＥＭＳ素子の不良解析を行う場合、基板１００からキャップ膜２１１−２１４を剥離する必要がある。本実施形態の場合、上述のようにクラック発生用パターン３０１中に電流を流すことで、キャップ膜２１１−２１４中にクラックが生じるので、キャップ膜２１１−２１４の剥離は容易に行える。その後、キャップ膜２１１−２１４を剥離して現れたＭＥＭＳ素子２００に対して不良解析を行う。
【００２１】
キャップ膜２１１−２１４中にレーザー光を照射することでもキャップ膜２１１−２１４の剥離は行える。しかし、レーザー装置が必要となり、また、キャップ膜２１１−２１４を剥離するために必要なレーザー光の条件だしが必要となる。そのため、キャップ膜２１１−２１４の剥離は容易に行えない。
【００２２】
また、メス等の刃物でキャップ膜２１１−２１４を切ることでもキャップ膜２１１−２１４の剥離は行える。しかし、刃物の操作は手動で行われるため、ＭＥＭＳ素子２００を構成する上部電極または下部電極等の部品が刃物によって損傷する可能性がある。そのため、ＭＥＭＳ素子２００に不要な損傷を与えずに、キャップ膜２１１−２１４の剥離を行うことは容易なことではない。今後、ＭＥＭＳ素子２００の微細化がさらに進むと、手動で刃物を操作してキャップ膜２１１−２１４を剥離することはより困難になる。
【００２３】
図５は、クラック発生用パターン３０１中に電流を流す機構を備えたデバイスの一例を説明するための図である。
【００２４】
このデバイスはチップ１を備えている。チップ１は、図２に示されたデバイス（ＭＥＭＳデバイス）を含み、さらに電流原２、スイッチ３、配線４、制御回路５および入力端子６も含んでいる。
【００２５】
クラック発生用パターン３０１の一端部Ｅ２および他端部Ｅ１は、配線４によって電流原２に接続される。配線４の途中にはスイッチ３が設けられている。スイッチ３のオン／オフは制御回路５からの制御信号Ｓ２によって制御される。図５には、オフ状態のスイッチ３が示されている。制御回路５は、チップ１の外部から与えられる信号Ｓ１に基づいて動作を開始する。
【００２６】
なお、電流原２、スイッチ３、配線４、制御回路５および入力端子６は、例えば、ＭＥＭＳ素子２００よりも下の層内に設けられる。
【００２７】
キャップ膜の剥離を行う場合、まず、信号Ｓ２が入力端子６を介して制御回路５に入力される。
【００２８】
制御回路５は信号Ｓ１が入力されると、スイッチ３をオンにする制御信号Ｓ２を発生する。
【００２９】
スイッチ３がオンになると、電流源２からの電流は配線４を介してクラック発生用パターン３０１に与えられ、クラック発生用パターン３０１は発熱する。
【００３０】
クラック発生用パターン３０１の発熱によってキャップ膜中にクラックが生じた判断された場合、制御回路５はスイッチ３をオフにする制御信号Ｓ２を発生する。上記の判断は、例えば、予め求められた時間に基づいて行われる。具体的には、どの程度の時間だけクラック発生用パターン３０１中に電流を流すと、キャップ膜中にクラックが生じるのかを予め調べておく。クラック発生用パターン３０１中に流す電流が大きいほど、一般には、電流を流す時間は短くて済む。
【００３１】
制御回路５はスイッチ３をオンにする制御信号Ｓ２を発生してからの経過時間をモニタし、予め求められた時間が過ぎたら、スイッチ３をオフにする制御信号Ｓ２発生する。
【００３２】
その後、基板からキャップ膜を剥離し、そして、キャップ膜を剥離して現れたＭＥＭＳ素子２００に対して不良解析が行われる。
【００３３】
図６は、クラック発生用パターン３０１中に電流を流す機構を備えたデバイスの他の例を説明するための図である。
【００３４】
このデバイスでは、外部電流源２ａを用いてクラック発生用パターン３０１中に電流を流す。外部電流源２ａはチップ１の外部に設けられている。チップ２は二つのパッド（外部パッド）７を備えている。外部パッド７に外部電流源２ａを接続することにより、外部電流源２ａからの電流は配線４を介してクラック発生用パターン３０１に与えられ、クラック発生用パターン３０１は発熱する。
【００３５】
なお、配線４およびパッド７は、例えば、ＭＥＭＳ素子２００よりも上の層内に設けられる。
【００３６】
以下、本実施例のデバイスをその製造方法に従いながらさらに説明する。
【００３７】
［図７］
基板１００上に固定電極２０１および配線２０２となる膜（例えば、導電膜または半導体膜）が形成され、その後、リソグラフィおよびエッチングにより上記導電膜を加工することにより、固定電極２０１および配線２０２が形成される。上記導電膜は、例えば、Ａｌ膜やＡｌＣｕ膜である。上記半導体膜は、例えば、Ｓｉ膜またはＳｉＧｅ膜である。
【００３８】
［図８］
基板１００上にクラック発生用パターン３０１となる膜が形成され、その後、リソグラフィおよびエッチングにより上記膜を加工することにより、クラック発生用パターン３０１が形成される。
【００３９】
クラック発生用パターン３０１が薄いほど、一般に、クラック発生用パターン３０１の抵抗は高くなる。クラック発生用パターン３０１の抵抗が高いほど、クラック発生用パターン３０１に電流を流した場合のクラック発生用パターン３０１の温度は高くなる。そのため、本実施形態では、クラック発生用パターン３０１は固定電極２０１および配線２０２よりも薄くしてある。クラック発生用パターン３０１の温度を高くする観点からは、クラック発生用パターン３０１の材料は固定電極２０１および配線２０２の材料よりも抵抗が高いほうがよい。そのためには、クラック発生用パターン３０１となる膜としては、例えば、導電膜ではなくて半導体膜が使用される。
【００４０】
また、固定電極２０１および配線２０２となる膜（第１の膜）の材料と、クラック発生用パターン３０１となる膜（第２の）の材料とが同じ場合、図７の工程で、固定電極２０１、配線２０２およびクラック発生用パターン３０１を同時に形成することができる。この場合、通常のプロセス（１回のパターニング）では、固定電極２０１、配線２０２およびクラック発生用パターン３０１は同じ厚さになる。しかし、第１の膜を２回のパターニング（リソグラフィおよびエッチング）で加工することにより、クラック発生用パターン３０１を固定電極２０１および配線２０２よりも薄くできる。
【００４１】
［図９］
例えばＰ−ＣＶＤ法により、全面にパッシベーション膜２０３が形成され、固定電極２０１、配線２０２およびクラック発生用パターン３０１の表面はパッシベーション膜２０３によって覆われる。
【００４２】
［図１０］
パッシベーション膜２０３上に第１の犠牲膜４０１が形成され、その後、リソグラフィおよびエッチングにより第１の犠牲膜４０１およびパッシベーション膜２０３を加工することにより、配線２０２の上面の一部を露出させる貫通孔が第１の犠牲膜４０１およびパッシベーション膜２０３に形成される。
【００４３】
上記貫通孔は、アンカー部に対応する領域に形成される。第１の犠牲膜４０１は、例えば、ポリイミド等の有機物を材料とする絶縁膜である。
【００４４】
［図１１］
第１の犠牲膜４０１上に可動電極およびアンカー部となる導電膜２０４が形成される。導電膜２０４は、例えば、スパッタリング法で形成される。上記導電膜の材料は、例えばＡｌ、Ａｌを主成分とする合金、Ｃｕ、Ａｕ、またはＰｔである。導電膜２０４の代わりに半導体膜（例えば、Ｓｉ膜またはＳｉＧｅ膜）を用いても構わない。
【００４５】
［図１２］
導電膜２０４上にバネ部２０５となる導電膜が形成され、その後、当該導電膜をリソグラフィおよびエッチングにより加工することによりバネ部２０５が形成される。導電膜の代わりに半導体膜を用いても構わない。バネ部２０５の材料と、可動電極およびアンカー部の材料は、同じでも構わないし、または、異なっていても構わない。
【００４６】
［図１３］
導電膜２０４およびバネ部２０５の上にレジストパターン５０１が形成される。レジストパターン５０１は、可動電極およびアンカー部に対応するパターンを有する。
【００４７】
［図１４］
レジストパターン５０１をマスクに用いたウェットエッチングにより導電膜２０４をパターニングすることにより、アンカー部２０４Ａおよび可動電極２０４Ｍが形成される。
【００４８】
レジストパターン５０１で覆われていないバネ部２０５下に位置する導電膜２０４は、そのサイドからエッチャント５０２によりエッチングされる。このため、導電膜２０４はアンカー部２０４Ａおよび可動電極２０４Ｍに分離される。
【００４９】
なお、ウェットエッチング以外の等方性エッチングを用いて導電膜２０４のパターニングを行っても構わない。
【００５０】
アンカー部２０４Ａおよび可動電極２０４Ｍの形成後、レジストパターン５０１は除去される。
【００５１】
［図１５］
第１の犠牲膜４０１をパターニングした後、アンカー部２０４Ａ、可動電極２０４Ｍ、バネ部２０５を覆う第２の犠牲膜４０２となる絶縁膜が形成され、そして、当該絶縁膜をパターニングすることにより第２の犠牲膜４０２が形成される。
【００５２】
［図１６］、
第２の犠牲膜４０２およびパッシベーション膜２０３の上に複数の貫通孔を有する第１のキャップ膜２１１が形成される。第１のキャップ膜１０９は無機薄膜（例えば、数百ｎｍ〜数μｍのシリコン酸化膜）である。第１のキャップ膜１０９は、例えば、ＣＶＤプロセスにより形成される。複数の貫通孔は、第１および第２の犠牲膜４０１，４０２を除去するためのガスを第１のキャップ膜２１１内に供給するために利用される。
【００５３】
［図１７］
第１のキャップ膜２１１上に第２のキャップ膜２１２となる絶縁膜が塗布法により形成され、そして、例えば、リソグラフィ法およびエッチング法を用いて、上記絶縁膜を加工することにより、ダイヤフラムを構成する部分の第１のキャップ膜２１１の上面および側面を覆う第２のキャップ膜２１２を形成する。
【００５４】
本実施形態では、第２のキャップ膜２１２は、ポリイミド系樹脂等の有機物を材料とする有機膜（絶縁膜）とする。この場合、第２のキャップ膜２１２は、第１のキャップ膜２１１の複数の貫通孔を埋めるように形成できる。第２のキャップ膜２１２は、複数の貫通孔を埋めていなくても、上記複数の貫通孔を塞いでいればよい。
【００５５】
［図１８］
第１のキャップ膜２１１および第２のキャップ膜２１２の上に第３のキャップ膜２１３が形成される。
【００５６】
第３のキャップ膜２１３は防湿膜としての役割を果たす。そのためには、第３のキャップ膜２１３は第２のキャップ膜２１２よりも水分の透過率が低いことが好ましい。言い換えれば、第３のキャップ膜２１３は第２のキャップ膜２１２よりも吸湿性が低いことが好ましい。これを実現するには、例えば、第３のキャップ膜２１３をＣＶＤ法による絶縁膜（例えば、シリコン窒化膜）とし、第２のキャップ膜２１２をスピンコート法による塗布膜とする。
【００５７】
［図１９］
その後、第３のキャップ膜２１３上に第４のキャップ膜（保護膜）２１４を形成することで、クラック発生用パターン３０１およびＭＥＭＳ素子を含むデバイスが得られる。
【００５８】
第４のキャップ膜２１４は、第１−第３のキャップ膜２１１−２１３の機械的強度を補強する機能を有する。第４のキャップ膜２１４は、例えば、ポリイミド等の有機材料で構成される樹脂膜であり、この樹脂膜は、例えば、塗布法を用いて形成される。第４のキャップ膜２１４は、第１−第３のキャップ膜２１１−２１３よりも厚い。
【００５９】
なお、本実施形態では、基板１００上にクラック発生用パターン３０１を形成したが、図２０に示すように、パッシベーション膜２０３上にクラック発生用パターン３０１を形成しても構わない。図２０の場合、クラック発生用パターン３０１はパッシベーション膜２０３を介さずにキャップ膜２１１にコンタクトするので、クラック発生用パターン３０１によりキャップ膜２１１−２１３を効果的に加熱することが可能となる。これにより、キャップ膜キャップ膜２１１−２１３中にクラックをより容易に生じさせることができ、キャップ膜２１１−２１３の剥離をより容易に行うことが可能となる。
【００６０】
なお、本実施形態では、薄膜ドームおよび基板によって空洞を形成するタイプのＭＥＭＳ素子を含むデバイスにクラック発生用パターンを設けたが、基板、側壁部および上壁部によって空洞を形成するタイプのＭＥＭＳ素子を含むデバイスにクラック発生用パターンを設けても構わない。
【００６１】
その一例を図２１に示す。絶縁膜６０２，６０４，６０６は側壁部を構成し、絶縁膜６０８および被覆層６０９は上壁部を構成している。可動電極２０４Ｍは複数の貫通孔を有し、複数の貫通孔は被覆層６０９によって塞がれている。被覆層６０９の材料は絶縁体または導電体である。なお、６０３，６０５は配線層を示している。クラック発生用パターン３０１が発する熱によって絶縁膜６０２，６０４，６０６の少なくとも一つにクラックが生じる。
【００６２】
なお、本実施形態では、クラック発生用パターン３０１で熱を発生させることにより、薄膜ドームを構成するキャップ膜２１１−２１４の少なくとも一つにクラックを生じさる場合について説明したが、クラック発生用パターン３０１の形状を変形させること（体積を大きくすること）により、クラックを生じさせても構わない。
【００６３】
具体的には、クラック発生用パターン３０１の材料として、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）または窒化アルミニウム（ＡｌＮ）を用いると、クラック発生用パターン３０１は圧電効果を持つ。そのため、クラック発生用パターン３０１に電圧を印加すると、クラック発生用パターン３０１は変形し、キャップ膜２１１−２１４の少なくとも一つに応力が加わり、そして、キャップ膜２１１−２１４の少なくとも一つにクラックが生じる。クラック発生用パターン３０１に電圧を印加するには、例えば、図４または図５中の電流源を電圧原に変更した機構を用いればよい。
【００６４】
（第２の実施形態）
図２２は、第２の実施形態に係るデバイスを断面図である。
【００６５】
本実施形態が第１の実施形態と異なる点は、キャップ膜２１１−２１４内にクラック発生用パターン３０１ａが設けられていることにある。クラック発生用パターン３０１ａは水素を吸収すると熱を発する材料を含み、具体的には、水素吸蔵合金を含んでいる。水素吸蔵合金の種類としては、例えば、ＡＢ２型（例えば、チタン、マンガン、ジルコニウム、ニッケルなどの遷移元素の合金をベースとしたもの）、ＡＢ５型（例えば、希土類元素、ニオブ、ジルコニウム１に対して触媒効果を持つ遷移元素（ニッケル、コバルト、アルミニウムなど）５を含む合金をベースとしたもの（例えば、ＬａＮｉ5、ＲｅＮｉ5）がある。その他、Ｔｉ−Ｆｅ系、Ｖ系、Ｍｇ合金、Ｒｄ系、Ｃａ系合金も知られている。
【００６６】
図２２では、クラック発生用パターン３０１ａは第３のキャップ膜２１３と第４のキャップ膜２１４との間に設けられている。しかし、クラック発生用パターン３０１ａは第２のキャップ膜２１２と第３のキャップ膜２１３との間に設けられていても構わない。
【００６７】
また、第４のキャップ膜２１４中にはクラック発生用パターン３０１ａに達する貫通孔３０２が設けられている。貫通孔３０２は、クラック発生用パターン３０１ａに水素を供給するための導入口として利用される。
【００６８】
図２２では、貫通孔３０２の数は一つであるが、その数は複数でも構わない。また、クラック発生用パターン３０１ａが第２のキャップ膜２１２と第３のキャップ膜２１３との間に設けられている場合、第４のキャップ膜２１４および第３のキャップ膜中２１３中にクラック発生用パターン３０１ａに達する貫通孔３０２が設けられる。
【００６９】
基板１００からキャップ膜２１１−２１４を剥離する場合、貫通孔３０２からクラック発生用パターン３０１ａに水素を供給する。クラック発生用パターン３０１ａは水素を吸収すると熱を発生する。この熱によってキャップ膜２１１−２１４が膨張し、キャップ膜２１１−２１４にクラックが発生し、キャップ膜２１１−２１４の剥離は容易に行える。なお、四つのキャップ膜２１１−２１４の全てにクラックを発生させる必要がないが、全てにクラックを発生させた場合、一般には、キャップ膜２１１−２１４の剥離は最も容易になる。
【００７０】
以上述べた実施形態では、基板上に設けられた素子がＭＥＭＳ素子の場合について説明したが、上記素子はＭＥＭＳ素子には限定されない。
【００７１】
また、以上述べた実施形態のデバイスおよびその検査方法の上位概念、中位概念および下位概念の一部または全ては、例えば、以下のような付記１−２０またはその組合せで表現できる。
【００７２】
［付記１］
基板と、
前記基板上に設けられた素子と、
前記基板とともに前記素子を収納する空洞を形成する膜と、
前記空洞の外側に設けられ、発熱可能または変形可能な部材と
を具備してなることを特徴とするデバイス。
【００７３】
［付記２］
前記部材は、電流が流れると熱を発することを特徴とする付記１に記載のデバイス。
【００７４】
［付記３］
前記部材に電流を与える電流源をさらに具備してなることを特徴とする付記２に記載のデバイス。
【００７５】
［付記４］
前記部材に電流を与える外部電流源に接続されるパッドをさらに具備してなることを特徴とする付記２または３に記載のデバイス。
【００７６】
［付記５］
前記部材は、アルミニウム、シリコンゲルマニウムまたはシリコンを含むことを特徴とする付記２ないし４のいずれか１項に記載のデバイス。
【００７７】
［付記６］
前記部材は、圧電効果を有する材料を含むことを特徴とする付記１に記載のデバイス。
【００７８】
［付記７］
前記部材に電圧を印加する電圧源をさらに具備してなることを特徴とする付記６に記載のデバイス。
【００７９】
［付記８］
前記部材に電圧を印加する外部電圧源に接続されるパッドをさらに具備してなることを特徴とする付記６または７に記載のデバイス。
【００８０】
［付記９］
前記材料は、チタン酸ジルコン酸鉛または窒化アルミニウムを含むことを特徴とする付記６ないし８のいずれか１項に記載のデバイス。
【００８１】
［付記１０］
前記部材は、開いた環状状のパターンを有することを特徴とする付記２ないし９のいずれか１項に記載のデバイス。
【００８２】
［付記１１］
前記部材は、前記基板と前記膜との間の配置されていることを特徴とする付記１ないし１０のいずれか１項に記載のデバイス。
【００８３】
［付記１２］
前記部材は、水素を吸収すると熱を発する材料を含むことを特徴とする付記１に記載のデバイス。
【００８４】
［付記１３］
前記材料は、水素吸蔵合金であることを特徴とする付記１２に記載のデバイス。
【００８５】
［付記１４］
前記部材は、前記膜内に設けられていることを特徴とする付記１２または１３に記載のデバイス。
【００８６】
［付記１５］
前記膜は、複数の貫通孔を有する第１の膜と、前記第１の膜上に設けられ、前記複数の貫通孔に面する第２の膜と、前記第２の膜上に設けられた第３の膜とを含むことを特徴とする付記１ないし１４のいずれか１項に記載のデバイス。
【００８７】
［付記１６］
前記第３の膜は前記第２の膜よりも水分の透過率が低いことを特徴とする付記１５に記載のデバイス。
【００８８】
［付記１７］
前記膜は、前記第３の膜上に設けられた第４の膜をさらに含むことを特徴とする付記１５または１６に記載のデバイス。
【００８９】
［付記１８］
前記第４の膜は、前記第１の膜、前記第２の膜および前記第３の膜よりも厚いことを特徴とする付記１７に記載のデバイス。
【００９０】
［付記１９］
前記素子は、前記基板上に固定された第１の電極と、前記第１の電極の上方に配置され、上下方向に可動である第２の電極を含むことを特徴とする付記１ないし１８のいずれか１項に記載のデバイス。
【００９１】
［付記２０］
付記１ないし１９のいずれか１項に記載のデバイス中の発熱可能または変形可能な部材を発熱または変形させることにより、前記膜中にクラックを生じさせる工程と、
前記基板から前記膜を剥離する工程と、
前記デバイス中の素子を検査する工程と
を具備してなることを特徴とするデバイスの検査方法。
【００９２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９３】
１…チップ、２…電流源、２ａ…外部電流源、３…スイッチ、４…配線、５…制御回路、６…入力端子、７…パッド、１００…基板、１１１…素子分離領域、１１２…ゲート、１１３…ソース／ドレイン領域、１１４…層間絶縁膜、１１５…プラグ、１１６…配線、１１７…配線およびプラグ、１１８…層間絶縁膜、１１９…プラグ、２００…ＭＥＭＳ素子、２０１…固定電極、２０２…配線、２０３…パッシベーション膜、２０４…導電膜、２０４Ａ…アンカー部、２０４Ｍ…可動電極、２０５…ばね部、２１１…第１のキャップ膜、２１２…第２のキャップ膜、２１３…第３のキャップ、２１４…第４のキャップ膜、２１５…空洞、２１６…クラック、３０１…クラック発生用パターン（発熱可能または変形可能な部材）、３０１ａ…クラック発生用パターン（発熱可能な部材）、４０１…第１の犠牲膜、４０２…第２の犠牲膜、５０１…レジストパターン、５０２…エッチャント。
【図１】
2017054946.tif 000003
【図２】
2017054946.tif 000004
【図３】
2017054946.tif 000005
【図４】
2017054946.tif 000006
【図５】
2017054946.tif 000007
【図６】
2017054946.tif 000008
【図７】
2017054946.tif 000009
【図８】
2017054946.tif 000010
【図９】
2017054946.tif 000011
【図１０】
2017054946.tif 000012
【図１１】
2017054946.tif 000013
【図１２】
2017054946.tif 000014
【図１３】
2017054946.tif 000015
【図１４】
2017054946.tif 000016
【図１５】
2017054946.tif 000017
【図１６】
2017054946.tif 000018
【図１７】
2017054946.tif 000019
【図１８】
2017054946.tif 000020
【図１９】
2017054946.tif 000021
【図２０】
2017054946.tif 000022
【図２１】
2017054946.tif 000023
【図２２】
2017054946.tif 000024