(57)【要約】【課題】ガラスクロスを含むコア基板の反りを抑制可能な回路基板及びその製造方法の提供を目的とする。【解決手段】本発明の回路基板１０は、ガラスクロス７０を含むコア基板１１と、コア基板１１の表側と裏側の両方にそれぞれ形成される導体伝熱層１３Ｂと、コア基板を貫通する伝熱用貫通孔１６にめっきを充填してなり、導体伝熱層１３Ｂ，１３Ｂ同士の間を接続するスルーホール伝熱導体１７と、導体伝熱層１３Ｂ上に積層されるビルドアップ層２０Ａ，２０Ｂと、表側のビルドアップ層２０Ａの最外部に設けられて電子部品８０が実装される電子部品実装部８０Ｊと、を有し、伝熱用貫通孔１６として、回路基板１０の厚み方向から見たときに電子部品実装部８０Ｊの外側に配置され、且つ、ガラスクロス７０を形成する縦糸７１Ａ又は横糸７１Ｂと交差する方向に延びる外側伝熱用貫通孔１６Ｓを有する。【選択図】図２
2017045846.tif 000002
【特許請求の範囲】
【請求項１】
ガラスクロスを含む絶縁層と、
前記絶縁層の表側と裏側の両方に形成される導体層と、
前記絶縁層を貫通する貫通孔にめっきを充填してなり、前記絶縁層の表裏の前記導体層同士の間を接続するスルーホール導体と、
前記導体層上に積層されるビルドアップ層と、
表側の前記ビルドアップ層の最外部に設けられて、電子部品が実装される電子部品実装部と、を有する回路基板であって、
前記貫通孔には、前記ガラスクロスを形成する縦糸及び横糸のうち少なくとも一方の糸と交差する方向に延びる第１貫通孔が含まれ、
前記第１貫通孔には、前記回路基板の厚み方向から見たときに前記電子部品実装部の外側に配置される第１外側貫通孔が含まれる。
【請求項２】
請求項１に記載の回路基板であって、
前記第１貫通孔には、前記外側貫通孔とは別に、前記回路基板の厚み方向から見たときに前記電子部品実装部の内側に配置される第１内側貫通孔が含まれ、
前記第１外側貫通孔の数が前記第１内側貫通孔の数よりも多い。
【請求項３】
請求項２に記載の回路基板であって、
表側の前記ビルドアップ層の最外部に、前記電子部品実装部の外側に位置して、前記電子部品より外形が大きく且つ前記電子部品を覆うように配置される上側回路基板が実装される上側回路基板部品実装部が設けられ、
前記第１内側貫通孔に形成される前記スルーホール導体が前記電子部品実装部に接続されると共に、前記第１外側貫通孔に形成される前記スルーホール導体が前記上側回路基板実装部に接続されている。
【請求項４】
請求項２又は３に記載の回路基板であって、
前記電子部品実装部に設けられて、前記導体層に重ねて配置されるパッドと、
表側の前記ビルドアップ層を貫通して、前記パッドと前記導体層とを接続するスタックビアと、を有する。
【請求項５】
請求項１乃至４のうち何れか１の請求項に記載の回路基板であって、
前記第１外側貫通孔は、前記縦糸及び前記横糸の両方と交差する方向に延びる形状になっている。
【請求項６】
請求項５に記載の回路基板であって、
前記絶縁層は、平面視長方形状又は平面視正方形状に形成され、
前記縦糸又は前記横糸は、前記絶縁層の厚み方向から見て前記絶縁層の外形の一辺である第１外形辺に沿って延び、
前記第１外側貫通孔は、前記第１外形辺に対して斜めに延びている。
【請求項７】
請求項１乃至４のうち何れか１の請求項に記載の回路基板であって、
前記第１外側貫通孔には、前記絶縁層の厚み方向から見たときに第１方向に沿って延びる前記第１外側貫通孔と、前記第１方向と直交する方向に沿って延びる前記第１外側貫通孔の少なくとも２種類が設けられている。
【請求項８】
請求項１乃至７のうち何れか１の請求項に記載の回路基板であって、
前記貫通孔には、前記第１貫通孔とは別に、円形状の第２貫通孔が含まれ、
前記導体層には、前記第１貫通孔にめっきを充填してなる第１スルーホール導体により接続される第１導体層と、前記第１導体層と同一面内に配置され且つ前記第２貫通孔にめっきを充填してなる第２スルーホール導体により接続される第２導体層と、が含まれ、
前記第１貫通孔は、前記第２貫通孔と同一形状の複数の小貫通孔を横並びに配置しかつ隣り合う小貫通孔同士の一部が重複している構造になっている。
【請求項９】
請求項８に記載の回路基板において、
前記第２貫通孔は、前記絶縁層の表側と裏側とからそれぞれ穿孔したテーパー孔が重複してなる連結部を有し、該連結部で孔の径が最小になる。
【請求項１０】
請求項９に記載の回路基板であって、
前記外側貫通孔は、前記導電用貫通孔と同一形状の複数の小貫通孔が横並びに配置されかつ隣り合う前記小貫通孔における軸方向両端の大径部同士の一部が重複されると共に、隣り合う前記小貫通孔の前記連結部の間に前記絶縁層が残されている構造になっている。
【請求項１１】
ガラスクロスを含む絶縁層を貫通する複数の貫通孔を形成することと、
前記貫通孔にめっきを充填してスルーホール導体を形成することと、
前記絶縁層の表側と裏側とに、前記スルーホール導体によって互いに導通接続される導体層を形成することと、
前記導体層上にビルドアップ層を積層することと、
表側の前記ビルドアップ層の最外部に、電子部品が実装される電子部品実装部を形成することと、を行う回路基板の製造方法であって、
前記貫通孔を形成するにあたり、前記ガラスクロスを形成する縦糸及び横糸の少なくとも一方と交差する方向に延びる第１貫通孔を形成し、
前記第１貫通孔を形成するにあたり、前記回路基板の厚み方向から見て前記電子部品実装部の外側に配置される第１外側貫通孔を形成する。
【請求項１２】
請求項１１に記載の回路基板の製造方法であって、
前記第１貫通孔を形成するにあたり、前記回路基板の厚み方向から見て前記電子部品実装部の内側に配置され第１内側貫通孔を形成し、
前記第１外側貫通孔の数を前記第１内側貫通孔の数よりも多くする。
【請求項１３】
請求項１１又は１２の請求項に記載の回路基板の製造方法であって、
前記貫通孔を形成するにあたり、前記第１貫通孔とは別に、円形状の第２貫通孔を形成し、
前記スルーホール導体を形成するにあたり、前記第１貫通孔にめっきを充填して第１スルーホール導体を形成すると共に、前記第２貫通孔にめっきを充填して第２スルーホール導体を形成し、
前記導体層を形成するにあたり、前記第１スルーホール導体によって接続される第１導体層と、前記第１導体層と同一面内に配置され且つ前記第２スルーホール導体によって接続される第２導体層と、を形成することを含み、
前記第１スルーホール導体の形成と前記第２スルーホール導体の形成を同一のめっき工程で行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ガラスクロスを含む絶縁層を有する回路基板及びその製造方法に関する。
【背景技術】
【０００２】
従来、この種の回路基板として、コア基板の絶縁性基材に縦糸と横糸とを織って形成されるガラスクロスを含むものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−６９９２６号公報（段落［００１０］）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の回路基板では、コア基板の温度が昇降したときに、コア基板が反りやすいという問題が考えられる。
【０００５】
本発明は、上記事情に鑑みてなされたもので、ガラスクロスを含むコア基板の反りを抑制可能な回路基板及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る回路基板は、ガラスクロスを含む絶縁層と、前記絶縁層の表側と裏側の両方に形成される導体層と、前記絶縁層を貫通する貫通孔にめっきを充填してなり、前記絶縁層の表裏の前記導体層同士の間を接続するスルーホール導体と、前記導体層上に積層されるビルドアップ層と、表側の前記ビルドアップ層の最外部に設けられて、電子部品が実装される電子部品実装部と、を有する回路基板であって、前記貫通孔には、前記ガラスクロスを形成する縦糸及び横糸のうち少なくとも一方の糸と交差する方向に延びる第１貫通孔が含まれ、前記第１貫通孔には、前記回路基板の厚み方向から見たときに前記電子部品実装部の外側に配置される第１外側貫通孔が含まれる。
【０００７】
本発明に係る回路基板の製造方法は、ガラスクロスを含む絶縁層を貫通する複数の貫通孔を形成することと、前記貫通孔にめっきを充填してスルーホール導体を形成することと、前記絶縁層の表側と裏側とに、前記スルーホール導体によって互いに導通接続される導体層を形成することと、前記導体層上にビルドアップ層を積層することと、表側の前記ビルドアップ層の最外部に、電子部品が実装される電子部品実装部を形成することと、を行う回路基板の製造方法であって、前記貫通孔を形成するにあたり、前記ガラスクロスを形成する縦糸及び横糸の少なくとも一方と交差する方向に延びる第１貫通孔を形成し、前記第１貫通孔を形成するにあたり、前記回路基板の厚み方向から見て前記電子部品実装部の外側に配置される第１外側貫通孔を形成する。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係る回路基板の平面図
【図２】回路基板における製品領域の平面図
【図３】図２のＡ−Ａ切断面における回路基板の断面図
【図４】図３におけるスルーホール伝熱導体周辺の拡大図
【図５】回路基板の導体伝熱層端面における平断面図
【図６】回路基板の製造工程を示す断面図
【図７】回路基板の製造工程を示す断面図
【図８】回路基板の製造工程を示す断面図
【図９】回路基板の製造工程を示す断面図
【図１０】回路基板を含むＰｏＰの断面図
【図１１】第２実施形態の回路基板の断面図
【図１２】第３実施形態の回路基板の断面図
【図１３】回路基板の使用例を示す断面図
【図１４】第４実施形態の回路基板の平面図
【図１５】図１４のＢ−Ｂ切断面における回路基板の断面図
【図１６】回路基板の導体伝熱層端面における平断面図
【図１７】第５実施形態の回路基板の平面図
【図１８】図１７のＣ−Ｃ切断面における回路基板の断面図
【図１９】他の実施形態に係る回路基板の断面図
【図２０】他の実施形態に係る回路基板のスルーホール伝熱導体周辺の断面図
【発明を実施するための形態】
【０００９】
［第１実施形態］
以下、本発明の第１実施形態を図１〜図１０に基づいて説明する。本実施形態の回路基板１０は、図１の平面図に示されているように、例えば、外縁部に沿った枠状の捨て領域Ｒ１を有し、その捨て領域Ｒ１の内側が正方形の複数の製品領域Ｒ２に区画されている。図２には、１つの製品領域Ｒ２が拡大して示され、その製品領域Ｒ２をＡ−Ａ線に沿って切断した回路基板１０の断面構造が図３に拡大して示されている。
【００１０】
図３に示すように、回路基板１０は、コア基板１１の表裏の両面にビルドアップ層２０Ａ，２０Ｂを有している。コア基板１１は、本発明の「絶縁層」に相当する絶縁性基材１１Ｋの表側の面であるＦ面１１Ｆと裏側の面であるＳ面１１Ｓとに導体回路層１２Ａ，１２Ｂを有する構造になっている。絶縁性基材１１Ｋは、図４に示すように、補強材としてのガラスクロス７０に絶縁性樹脂７５を含浸、硬化させてなる。ガラスクロス７０は、その配合形態や製造時に受ける圧力などによりコア基板１１の平面方向にほぼ沿った方向で絶縁性樹脂７５中に埋設されている。図５に示すように、ガラスクロス７０は、ガラス繊維で構成される縦糸７１Ａと横糸７１Ｂとを織って形成されている。ここで、コア基板１１の平面形状は、略正方形状又は略長方形状になっていて（図２参照）、縦糸７１Ａはコア基板１１の外形線の一辺である第１外形辺Ｈ１（図５参照）に沿って配置され、横糸７１Ｂは第１外形辺Ｈ１と直交する第２外形辺Ｈ２（図５参照）に沿って配置されている。なお、縦糸７１Ａ及び横糸７１Ｂの太さは、共に、１００〜４００μｍになっていて、隣り合う縦糸７１Ａ，７１Ａ同士の間隔及び隣り合う横糸７１Ｂ，７１Ｂ同士の間隔は、共に、２００〜６００μｍになっている。
【００１１】
図３に示すように、コア基板１１の表側の面であるＦ面１１Ｆには、導体層１１Ｖが形成され、その導体層１１Ｖは、同一面内に配置されて互いに離間している導体回路層１２Ａと導体伝熱層１３Ａとからなる。また、コア基板１１の裏側の面であるＳ面１１Ｓにも、導体層１１Ｗが形成され、その導体層１１Ｗも、同一面内に配置されて互いに離間している導体回路層１２Ｂと導体伝熱層１３Ｂとからなる。さらに、コア基板１１には、複数の導電用貫通孔１４と複数の伝熱用貫通孔１６（図３には、３つの伝熱用貫通孔１６が示されている）が形成されている。
【００１２】
導電用貫通孔１４は、コア基板１１の厚み方向から見て円形状をなすと共に、コア基板１１のＦ面１１Ｆ及びＳ面１１Ｓの両面からそれぞれ穿孔されかつ奥側に向かって徐々に縮径したテーパー孔１４Ａ，１４Ｂの小径側端部を互いに連通させた中間括れ形状をなしている。これに対し、伝熱用貫通孔１６は、導電用貫通孔１４と同一形状の複数の小貫通孔９０を横並びに配置しかつ隣り合う小貫通孔９０，９０同士の一部を重複させて相互に連通させた構造になっている。詳細には、中間括れ形状の複数の小貫通孔９０が横並びに配置されかつ隣り合う小貫通孔９０，９０における軸方向両端の大径部同士が連通されると共に、隣り合う小貫通孔９０，９０における軸方向中間の小径部同士の間にコア基板１１を構成する絶縁部材が残されている。
【００１３】
伝熱用貫通孔１６は、ガラスクロス７０の縦糸７１Ａ及び横糸７１Ｂのうち少なくとも一方の糸と交差する方向に延びている。具体的には、図５に示すように、伝熱用貫通孔１６は、ガラスクロス７０の縦糸７１Ａ及び横糸７１Ｂの両方に対して交差する方向（即ち、コア基板１１の第１外形辺Ｈ１と第２外形辺Ｈ２の両方に対して斜めの方向）に延びている。また、コア基板１１の厚み方向から見て、伝熱用貫通孔１６の長手方向の長さは１６００〜２２００μｍであって、伝熱用貫通孔１６の短手方向（幅方向）の長さは６０〜１００μｍになっている。このような伝熱用貫通孔１６の配置により、ガラスクロス７０の縦糸７１Ａと横糸７１Ｂが伝熱用貫通孔１６によって効率よく分断されている。なお、図５に示す例では、伝熱用貫通孔１６が延びる方向と縦糸７１Ａが延びる方向のなす角が約４５度になっているが、３０〜６０度であればよい。また、図５の例では、伝熱用貫通孔１６として、コア基板１１の第１外形辺Ｈ１に対して時計方向に約４５度傾斜するものと、第１外形辺Ｈ１に対して反時計方向に約４５度傾斜するものの２種類が示されているが、何れか一方のみであってもよい。なお、伝熱用貫通孔１６が本発明の「第１貫通孔」に相当し、上述した導電用貫通孔１４は本発明の「第２貫通孔」に相当する。
【００１４】
図３に示すように、各導電用貫通孔１４内にはめっきが充填されて複数のスルーホール導電導体１５がそれぞれ形成され、それらスルーホール導電導体１５によってＦ面１１Ｆの導体回路層１２ＡとＳ面１１Ｓの導体回路層１２Ｂとの間が接続されている。また、各伝熱用貫通孔１６内にもめっきが充填されてスルーホール伝熱導体１７がそれぞれ形成され、それらスルーホール伝熱導体１７によってＦ面１１Ｆの導体伝熱層１３Ａと、Ｓ面１１Ｓの導体伝熱層１３Ｂとが接続されている。なお、スルーホール伝熱導体１７が本発明の「第１スルーホール導体」に相当し、スルーホール導電導体１５が本発明の「第２スルーホール導体」に相当する。また、導体伝熱層１３Ａ，１３Ｂが本発明の「第１導体層」の相当し、導体回路層１２Ａ，１２Ｂが本発明の「第２導体層」に相当する。
【００１５】
コア基板１１のＦ面１１Ｆ側のビルドアップ層２０Ａは、導体層１１Ｖ上に積層されるビルドアップ絶縁層２１Ａと、そのビルドアップ絶縁層２１Ａ上に積層されるビルドアップ導体層２２Ａとからなる。また、ビルドアップ導体層２２Ａ上には、ソルダーレジスト層２３Ａが積層されている。なお、ビルドアップ層２０Ａとソルダーレジスト層２３Ａとにより本発明の「ビルドアップ層」が構成されている。
【００１６】
ビルドアップ導体層２２Ａは、同一面内に配置されて互いに離間しているビルドアップ導体回路層２２Ａ１とビルドアップ導体伝熱層２２Ａ２とからなる。また、ビルドアップ絶縁層２１Ａには、複数の導電用ビアホール２４Ａと複数の伝熱用ビアホール２６Ａが形成されている。各導電用ビアホール２４Ａ及び各伝熱用ビアホール２６Ａは、共にコア基板１１側に向かって徐々に縮径したテーパー状になっている。
【００１７】
各導電用ビアホール２４Ａ内にはめっきが充填されて複数のビア導電導体２５Ａがそれぞれ形成され、それらビア導電導体２５Ａによりビルドアップ導体回路層２２Ａ１と導体回路層１２Ａとの間が接続されている。また、各伝熱用ビアホール２６Ａ内にはめっきが充填されて複数のビア伝熱導体２７Ａがそれぞれ形成され、それらビア伝熱導体２７Ａによりビルドアップ導体伝熱層２２Ａ２と導体伝熱層１３Ａとの間が接続されている。
【００１８】
ソルダーレジスト層２３Ａには、複数のパッド用孔が形成され、ビルドアップ導体層２２Ａの一部がパッド用孔に位置してパッド３１Ａになっている。なお、パッド用孔内に位置するビルドアップ導体回路層２２Ａ１が導電用パッド３１Ａ１となり、パッド用孔内に位置するビルドアップ導体伝熱層２２Ａ２が伝熱用パッド３１Ａ２になっている。導電用パッド３１Ａ１は、導電用ビア２５Ａを介して導体回路層１２Ａに接続されている。また、伝熱用パッド３１Ａ２は、伝熱用ビア２７Ａを介して導体伝熱層１３Ａに接続されている。
【００１９】
コア基板１１のＳ面１１Ｓ側のビルドアップ層２０Ｂは、上述したＦ面１１Ｆ側のビルドアップ層２０Ａと同様の層構造をなしている。また、ビルドアップ層２０Ａと同様に、ビルドアップ層２０Ｂ上には、ソルダーレジスト層２３Ｂが積層されている。ソルダーレジスト層２３Ｂには、複数のパッド用孔が形成され、ビルドアップ導体層２２Ｂの一部がパッド用孔に位置してパッド３１Ｂになっている。なお、図３，図５〜図９におけるＳ面１１Ｓ側のビルドアップ層２０Ｂの各部位には、それら各部位に相当するＦ面１１Ｆ側のビルドアップ層２０Ａの各部位の符号中の「Ａ」を「Ｂ」に変更した符号が付されている。
【００２０】
図２に示すように、回路基板１０におけるＦ面１０Ｆ（表側面）の複数のパッド３１Ａは、製品領域Ｒ２の外縁部に沿って２列に並べられた中パッド３１ＡＭ群と、それら中パッド３１ＡＭ群に囲まれた内側の領域に縦横複数列に並べられた小パッド３１ＡＳ群とからなる。図１０に示すように、小パッド３１ＡＳ群は、本発明に係る電子部品実装部８０Ｊを構成し、小パッド３１ＡＳ群の上には、電子部品としてのＣＰＵ８０が実装される。そして、ＣＰＵ８０と回路基板１０とで第１パッケージ基板１０Ｐが形成される。また、Ｆ面１０Ｆの中パッド３１ＡＭ群は、本発明に係る上側回路基板実装部８２Ｊを構成し、中パッド３１ＡＭ群の上には、ＣＰＵ８０よりも外形が大きく且つＣＰＵ８０を覆うように配置される上側回路基板としての第２パッケージ基板８２が実装される。
【００２１】
図３に示すように、回路基板１０のＳ面１０Ｓ（表側面）の複数のパッド３１Ｂは、中パッド３１Ｍより大きい大パッド３１ＢＬになっていて、それら大パッド３１ＢＬのうち回路基板１０のＦ面１０Ｆ側の伝熱用パッド３１Ａ２の真下又は真下近傍の大パッド３１ＢＬが伝熱用パッド３１Ｂ２をなし、それ以外の大パッド３１ＢＬは、導電用パッド３１Ｂ１になっている。導電用パッド３１Ｂ２は、ビア導電導体２５Ｂを介して導体回路層１２Ｂに接続されている。また、伝熱用パッド３１Ｂ２は、ビア伝熱導体２７Ｂを介して導体伝熱層１３Ｂに接続されている。
【００２２】
図３に示すように、上述した伝熱用貫通孔１６には、電子部品実装部８１Ｊの内側に配置される内側伝熱用貫通孔１６Ｕと、電子部品実装部８１Ｊの外側に配置される外側伝熱用貫通孔１６Ｓと、が設けられている。外側伝熱用貫通孔１６Ｓの数は、内側伝熱用貫通孔１６Ｕの数よりも多くなっている。図２の例では、外側伝熱用貫通孔１６Ｓが９個設けられていて、内側伝熱用貫通孔１６Ｕが２個設けられている。なお、外側伝熱用貫通孔１６Ｓが本発明の「第１外側貫通孔」に相当し、内側伝熱用貫通孔１６Ｕが本発明の「第１内側貫通孔」に相当する。
【００２３】
図３及び図１０に示すように、スルーホール伝熱導体１７のうち外側伝熱用貫通孔１６Ｓ内に形成される外側スルーホール伝熱導体１７Ｓは、上側回路基板実装部８２Ｊを構成する中パッド３１ＡＭを介して第２パッケージ基板８２に接続される。また、スルーホール伝熱導体１７のうち内側伝熱用貫通孔１６Ｕ内に形成される内側スルーホール伝熱導体１７Ｕは、電子部品実装部８０Ｊを構成する小パッド３１ＡＳを介してＣＰＵ８０に接続される。
【００２４】
本実施形態の回路基板１０は、以下のようにして製造される。
（１）図６（Ａ）に示すように、絶縁性基材１１Ｋの表裏の両面に、銅箔１１Ｃがラミネートされている銅張積層板１１Ｚが用意される。絶縁性基材１１Ｋは、絶縁性樹脂７５としてのエポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロス７０とからなる（図４参照）。
【００２５】
（２）図６（Ｂ）に示すように、銅張積層板１１Ｚに絶縁性基材１１ＫのＦ面１１Ｆ側から例えばＣＯ２レーザが照射されて導電用貫通孔１４（図３参照）を形成するための上述したテーパー孔１４Ａが穿孔されると共に、伝熱用貫通孔１６（図３参照）を形成するために、テーパー孔１４Ａと同一形状のテーパー孔９０Ａが複数横並びに並べて穿孔される。その際、隣り合ったテーパー孔９０Ａ，９０Ａの大径部同士の一部が重ね合わせされて連通するようにテーパー孔９０Ａが配置される。
【００２６】
（３）図６（Ｃ）に示すように、銅張積層板１１Ｚのうち前述したＦ面１１Ｆ側のテーパー孔１４Ａの真裏となる位置にＣＯ２レーザが照射されてテーパー孔１４Ｂが穿孔され、テーパー孔１４Ａ，１４Ｂから導電用貫通孔１４が形成される。また、コア基板１１におけるＳ面１１Ｓのうち前述したＦ面１１Ｆ側のテーパー孔９０Ａの真裏となる位置にＣＯ２レーザが照射されてテーパー孔１４Ｂと同一形状のテーパー孔９０Ｂが穿孔され、テーパー孔９０Ａ，９０Ｂから複数の小貫通孔９０が形成されかつそれら複数の小貫通孔９０から伝熱用貫通孔１６が形成される。
【００２７】
（４）無電解めっき処理が行われ、銅箔１１Ｃ上と導電用貫通孔１４及び伝熱用貫通孔１６の内面とに無電解めっき膜（図示せず）が形成される。
（５）図６（Ｄ）に示すように、銅箔１１Ｃ上の無電解めっき膜上に、所定パターンのめっきレジスト３３が形成される。
【００２８】
（６）図７（Ａ）に示すように、電解めっき処理が行われ、電解めっきが導電用貫通孔１４内に充填されてスルーホール導電導体１５が形成されると共に、電解めっきが伝熱用貫通孔１６内に充填されてスルーホール伝熱導体１７が形成され、さらには、コア基板１１のＦ面１１ＦとＳ面１１Ｓの無電解めっき膜（図示せず）のうちめっきレジスト３３から露出している部分の上に電解めっき膜３４，３４が形成される。
【００２９】
（７）めっきレジスト３３が剥離されると共に、めっきレジスト３３の下方の無電解めっき膜（図示せず）及び銅箔１１Ｃが除去され、図７（Ｂ）に示すように、残された電解めっき膜３４、無電解めっき膜及び銅箔１１Ｃにより、絶縁性基材１１ＫのＦ面１１Ｆ上に導体回路層１２Ａと導体伝熱層１３Ａとが形成されると共に、絶縁性基材１１ＫのＳ面１１Ｓ上に導体回路層１２Ｂと導体伝熱層１３Ｂとが形成される。そして、コア基板１１のＦ面１１Ｆ上の導体回路層１２ＡとＳ面１１Ｓ上の導体回路層１２Ｂとがスルーホール導電導体１５によって接続され、コア基板１１のＦ面１１Ｆ上の導体伝熱層１３ＡとＳ面１１Ｓ上の導体伝熱層１３Ｂとがスルーホール伝熱導体１７によって接続された状態になる。これにより、コア基板１１が得られる。
【００３０】
（８）図７（Ｃ）に示すように、コア基板１１のＦ面１１Ｆ上の導体回路層１２Ａ及び導体伝熱層１３Ａからなる導体層１１Ｖ上にビルドアップ絶縁層２１Ａとして無機フィラーを含有するプリプレグ（心材に無機フィラーを含有する樹脂を含浸してなるＢステージの樹脂シート）が積層されると共に銅箔３７が積層され、コア基板１１のＳ面１１Ｓ上の導体回路層１２Ｂ及び導体伝熱層１３Ｂからなる導体層１１Ｗ上にビルドアップ絶縁層２１Ｂとして無機フィラーを含有するプリプレグが積層されると共に銅箔３７が積層され、加熱プレスされる。その際、コア基板１１のＦ面１１Ｆ側の導体回路層１２Ａ，１２Ａ同士及び導体回路層１２Ａと導体伝熱層１３Ａとの間がプリプレグにて埋められ、コア基板１１のＳ面１１Ｓ側でも同様に導体回路層１２Ｂ，１２Ｂ同士及び導体回路層１２Ｂと導体伝熱層１３Ｂとの間がプリプレグにて埋められる。なお、ビルドアップ絶縁層２１Ａ，２１Ｂとしてプリプレグの代わりに心材を含まず且つ無機フィラーを含有する樹脂フィルムを用いてもよい。その場合は、銅箔を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体回路層を形成することができる。
【００３１】
（９）図８（Ａ）に示すように、コア基板１１のＦ面１１Ｆ側の銅箔３７にＣＯ２レーザが照射されて、銅箔３７及びビルドアップ絶縁層２１Ａを貫通するテーパー状の導電用ビアホール２４Ａ及び伝熱用ビアホール２６Ａが形成されると共に、コア基板１１のＳ面１１Ｓ側の銅箔３７にＣＯ２レーザが照射されて、銅箔３７及びビルドアップ絶縁層２１Ｂを貫通するテーパー状の導電用ビアホール２４Ｂ及び伝熱用ビアホール２６Ｂが形成される。そして、過マンガン酸塩等の酸化剤でそれら導電用ビアホール２４Ａ，２４Ｂ内及び伝熱用ビアホール２６Ａ，２６Ｂ内が洗浄（デスミア処理）される。
【００３２】
（１０）無電解めっき処理が行われ、コア基板１１の表裏の銅箔３７，３７上と導電用ビアホール２４Ａ，２４Ｂ及び伝熱用ビアホール２６Ａ，２６Ｂの内面とに無電解めっき膜（図示せず）が形成される。
【００３３】
（１１）図８（Ｂ）に示すように、銅箔３７上の無電解めっき膜上に、所定パターンのめっきレジスト４０が形成される。
【００３４】
（１２）電解めっき処理が行われ、図８（Ｃ）に示すように、電解めっきが導電用ビアホール２４Ａ，２４Ｂ内に充填されてビア導電導体２５Ａ，２５Ｂが形成されると共に、電解めっきが伝熱用ビアホール２６Ａ，２６Ｂ内に充填されてビア伝熱導体２７Ａ，２７Ｂが形成され、さらには、コア基板１１のＦ面１１ＦとＳ面１１Ｓの無電解めっき膜（図示せず）のうちめっきレジスト４０から露出している部分に電解めっき膜３９，３９が形成される。
【００３５】
（１３）めっきレジスト４０が５％ＮａＯＨで除去されると共に、めっきレジスト４０の下方の無電解めっき膜（図示せず）及び銅箔３７が除去され、図９（Ａ）に示すように、残された電解めっき膜３９、無電解めっき膜及び銅箔３７により、コア基板１１のＦ面１１Ｆ側にビルドアップ導体回路層２２Ａ１とビルドアップ導体伝熱層２２Ａ２とからなるビルドアップ導体層２２Ａが形成されると共に、コア基板１１のＳ面１１Ｓ側にビルドアップ導体回路層２２Ｂ１とビルドアップ導体伝熱層２２Ｂ２とからなるビルドアップ導電層２２Ｂが形成される。そして、ビルドアップ導体回路層２２Ａ１，２２Ｂ１と導体回路層１２Ａ，１２Ｂとが、ビア導電導体２５Ａ，２５Ｂによって接続され、ビルドアップ導体伝熱層２２Ａ２，２２Ｂ２と導体伝熱層１３Ａ，１３Ｂとが、ビア伝熱導体２７Ａ，２７Ｂによって接続された状態になる。
【００３６】
（１４）図９（Ｂ）に示すように、ビルドアップ導体層２２Ａ，２２Ｂ上にソルダーレジスト層２３Ａ，２３Ｂが積層される。
【００３７】
（１５）図９（Ｃ）に示すように、ソルダーレジスト層２３Ａ，２３Ｂの所定箇所にテーパー状のパッド用孔が形成されてビルドアップ導体層２２Ａ，２２Ｂの一部がパッド３１Ａ，３１Ｂになる。このとき、ビルドアップ導体回路層２２Ａ１，２２Ｂ１の一部がソルダーレジスト層２３Ａ，２３Ｂから露出して上記した導電用パッド３１Ａ１，３１Ｂ１になると共に、ビルドアップ導体層２２Ａ，２２Ｂにおけるビルドアップ導体伝熱層２２Ａ２，２２Ｂ２の一部がソルダーレジスト層２３Ａ，２３Ｂから露出して上記した伝熱用パッド３１Ａ２，３１Ｂ２になる。
【００３８】
（１５）図３に示すように、パッド３１Ａ，３１Ｂ（導電用パッド３１Ａ１，３１Ｂ１及び伝熱用パッド３１Ａ２，３１Ｂ２）上に、ニッケル層、金層が順に積層されて金属膜４１が形成される。以上で回路基板１０が完成する。なお、金属膜４１の形成の代わりに、ＯＳＰ（プリフラックス）による表面処理が行われても良い。
【００３９】
本実施形態の回路基板１０の構造及び製造方法に関する説明は以上である。次に回路基板１０の作用効果を、回路基板１０の使用例と共に説明する。本実施形態の回路基板１０は、例えば、以下のようにして使用される。即ち、図１０に示すように、回路基板１０の有する大パッド３１ＢＬ、中パッド３１ＡＭ、小パッド３１ＡＳ上に、それら各パッド３１ＢＬ，３１ＡＭ，３１ＡＳの大きさに合った大、中、小の半田バンプ７９Ａ，７９Ｂ，７９Ｃが形成される。そして、例えば、回路基板１０のＦ面１０Ｆの小パッド３１ＡＳ群と同様に配置されたパッド群を下面に有するＣＰＵ８０が、各製品領域Ｒ２の小半田バンプ７９Ｃ群上に搭載されて半田付けされて、第１パッケージ基板１０Ｐが形成される。このときＣＰＵ８０が有する例えばグランド用のパッドが回路基板１０における伝熱用パッド３１Ａ２と半田付けされる。
【００４０】
次いで、メモリ８１を回路基板８２のＦ面８２Ｆに実装してなる第２パッケージ基板８２Ｐが、ＣＰＵ８０の上方から第１パッケージ基板１０Ｐ上に配されて、その第２パッケージ基板８２Ｐにおける回路基板８２のＳ面８２Ｓに備えるパッド（図示しない）に第１パッケージ基板１０Ｐにおける回路基板１０の中半田バンプ７９Ｂが半田付けされてＰｏＰ８３（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ８３）が形成される。なお、ＰｏＰ８３における回路基板１０，８２の間には図示しない樹脂が充填される。
【００４１】
次いで、ＰｏＰ８３がマザーボード８４上に配されて、そのマザーボード８４が有するパッド群にＰｏＰ８３における回路基板１０の大半田バンプ７９Ａが半田付けされる。このとき、マザーボード８４が有する例えばグランド用のパッドが回路基板１０における伝熱用パッド３１Ｂ２と半田付けされる。なお、ＣＰＵ８０及びマザーボード８４が放熱専用のパッドを有している場合には、それら放熱専用のパッドと回路基板１０の伝熱用パッド３１Ａ２，３１Ｂ２とが半田付けされてもよい。
【００４２】
さて、ＣＰＵ８０が稼働され、発熱すると、その熱は、ＣＰＵ８０が実装されている回路基板１０のビルドアップ導体伝熱層２２Ａ２，２２Ｂ２、ビア伝熱導体２７Ａ，２７Ｂ、コア基板１１上の導体伝熱層１３Ａ，１３Ｂ及びスルーホール伝熱導体１７を通して回路基板１０の反対側のマザーボード８４へと放熱される。
【００４３】
ここで、回路基板１０のコア基板１１には、ガラスクロス７０（図４及び図５参照）が含まれているため、コア基板１１の温度が昇降したときに、ガラスクロス７０と絶縁性樹脂７５との熱膨張率の相違に起因するコア基板１１の反りが問題となり得る。特に、回路基板１０の外縁寄り部分では、コア基板１１の反りの影響が大きくなるため、ＣＰＵ８０と回路基板１０との接続不良や第２パッケージ基板８２Ｐと回路基板１０との接続不良も問題となり得る。しかしながら、本実施形態の回路基板１０では、スルーホール伝熱導体１７を形成するための伝熱用貫通孔１６が、コア基板１１に含まれるガラスクロス７０の縦糸７１Ａと横糸７１Ｎとを伝熱用貫通孔１６で分断することが可能となり、コア基板１１の反りを抑えることが可能となる。しかも、伝熱用貫通孔１６のうち電子部品実装部８０Ｊの外側に配置される外側伝熱用貫通孔１６Ｓの数が、電子部品実装部８０Ｊの内側に配置される内側伝熱用貫通孔１６Ｕの数よりも多くなっているので、回路基板１０の外縁寄り部分でのコア基板１１の反りを小さくすることが可能となり、ＣＰＵ８０と回路基板１０との接続不良及び第２パッケージ基板８２Ｐと回路基板１０との接続不良を改善することが可能となる。
【００４４】
また、スルーホール伝熱導体１７は、コア基板１１を貫通する伝熱用貫通孔１６にめっきを充填してなるので、コア基板１１の表裏の導体回路層１２Ａ，１２Ｂ同士の間を接続するスルーホール導電導体１５と同一のめっき工程で形成することができる。さらに、スルーホール伝熱導体１７が収まっている伝熱用貫通孔１６は、スルーホール導電導体１５が収まっている導電用貫通孔１４と同一形状の複数の小貫通孔９０を横並びに配置しかつ隣り合う小貫通孔９０同士の一部を重複させて相互に連通させた構造になっているので、導電用貫通孔１４と伝熱用貫通孔１６とを同一工程で形成することができる。また、伝熱用貫通孔１６は、中間括れ形状の複数の小貫通孔９０を横並びに配置しかつ隣り合う小貫通孔９０の大径部同士を連通させて小径部同士の間にはコア基板１１が残されているので、伝熱用貫通孔１６内のめっきで構成されたスルーホール伝熱導体１７とコア基板１１との接触面積が広くなり、コア基板１１の熱をスルーホール伝熱導体１７へと効率よく排熱して、コア基板１１の反りを抑えることが可能となる。
【００４５】
［第２実施形態］
以下、本発明の第２実施形態を図１１に基づいて説明する。図１１に示すように、本実施形態の回路基板１０Ｖでは、ビルドアップ層２０Ａ，２０Ｂが、複数のビルドアップ絶縁層２１Ａ，２１Ｂと、複数のビルドアップ導体層２２Ａ，２２Ｂとで構成されている。コア基板１１の厚み方向と隣り合うビルドアップ導体回路層２２Ａ１，２２Ａ１同士は、それらビルドアップ導体回路層２２Ａ１，２２Ａ１の間に配置されるビルドアップ絶縁層２１Ａを貫通するビア導電導体２５Ａにより接続されている。また、コア基板１１の厚み方向で隣り合うビルドアップ導体伝熱層２２Ａ２，２２Ａ２同士は、それらビルドアップ導体伝熱層２２Ａ２，２２Ａ２の間に配置されるビルドアップ絶縁層２１Ａを貫通するビア伝熱導体２７Ａにより接続されている。複数のビルドアップ絶縁層２１Ａに形成される複数のビア伝熱導体２７Ａは、コア基板１１の厚み方向で直線状に配置されて伝熱用スタックビア２７ＳＡを構成している。
【００４６】
コア基板１１のＳ面１１Ｓ側のビルドアップ層２０Ｂは、上述したＦ面１１Ｆ側のビルドアップ層２０Ａと同様の層構造をなしている。なお、図１１におけるＳ面１１Ｓ側のビルドアップ層２０Ｂの各部位には、それら各部位に相当するＦ面１１Ｆ側のビルドアップ層２０Ａの各部位の符号中の「Ａ」を「Ｂ」に変更した符号が付されている。
【００４７】
回路基板１０Ｖのその他の構成については、上記第１実施形態の回路基板１０と同様になっているので説明を省略する。回路基板１０Ｖは、上記第１実施形態の回路基板１０の製造方法において、ビルドアップ層２０Ａ，２０Ｂの形成工程（図７（Ｃ）〜図９（Ａ）に示す工程）が繰り返されることにより製造される。本実施形態の回路基板１０Ｖによれば、上記第１実施形態と同様の効果を奏することが可能となる。また、回路基板１０Ｖでは、スルーホール伝熱導体１７に接続される複数のビア伝熱導体２７Ａ，２７Ｂが伝熱用スタックビア２７ＳＡ，２７ＳＢを形成しているので、コア基板１１の厚み方向での伝熱を効率よく行うことが可能となる。
【００４８】
［第３実施形態］
以下、本発明の第３実施形態を図１２〜図１３に基づいて説明する。本実施形態の回路基板１０Ｗは、上記第１実施形態の回路基板１０を変形したものであり、Ｆ面１０Ｆに、小パッド３１ＡＳ群のみを備え、中パッド３１ＡＭ群（上記第１実施形態の図２及び図３を参照）を備えていない。小パッド３１ＡＳ群は、回路基板１０のＦ面１０Ｆの中央部に配置されている。また、回路基板１０ＷのＳ面１０Ｓには、上記第１実施形態と同様の大パッド３１ＢＬ群が備えられている。
【００４９】
スルーホール伝熱導体１７は、小パッド３１ＡＳ群の真下位置だけでなく、小パッド３１ＡＳ群より外側部分の真下位置にも配置されている。即ち、スルーホール伝熱導体１７は、回路基板１０Ｗの厚み方向からみたときに電子部品実装部８０Ｊの外側にも配置されている。電子部品実装部８０Ｊの内側に配置されている内側スルーホール伝熱導体１７Ｕは、Ｆ面１０Ｆの小パッド３１ＡＳとＳ面１０Ｓの大パッド３１ＢＬとに接続されている。また、電子部品実装部８０Ｊの外側に配置されている外側スルーホール伝熱導体１７Ｓは、Ｓ面１０Ｓの大パッド３１ＢＬに接続されている。
【００５０】
回路基板１０Ｗのその他の構成については、上記第１実施形態の回路基板１０と同様になっているので、同一符号を付すことで説明を省略する。本実施形態の回路基板１０Ｗによれば、上記第１実施形態の回路基板１０と同様の効果を奏することが可能となる。
【００５１】
図１３には、本実施形態の回路基板１０Ｗの使用例が示されている。同図に示すように、回路基板１０Ｗが有する大パッド３１ＢＬと小パッド３１ＡＳの上には、それら各パッド３１ＢＬ，３１ＡＳの大きさに合った大、小の半田バンプ７９Ａ，７９Ｃが形成される。そして、例えば、回路基板１０ＷのＦ面１０Ｆの小パッド３１ＡＳ群と同様に配置されたパッド群を下面に有する実装部品８０Ｗが、各製品領域Ｒ２の小半田バンプ７９Ｃ群上に搭載されて半田付けされる。このとき実装部品８０Ｗが有する例えばグランド用のパッドが回路基板１０Ｗにおける伝熱用パッド３１Ａと半田付けされる。
【００５２】
次いで、回路基板１０Ｗがマザーボード８４上に配されて、そのマザーボード８４が有するパッド群に回路基板１０Ｗの大半田バンプ７９Ａが半田付けされる。このとき、マザーボード８４が有する例えばグランド用のパッドが回路基板１０における伝熱用パッド３１Ｂと半田付けされる。なお、実装部品８０Ｗ及びマザーボード８４が放熱専用のパッドを有している場合には、それら放熱専用のパッドと回路基板１０の伝熱用パッド３１ＡＳ，３１ＢＬとが半田付けされてもよい。
【００５３】
［第４実施形態］
以下、本発明の第４実施形態を図１４〜図１６に基づいて説明する。本実施形態の回路基板１０Ｘは、上記第１実施形態の回路基板１０を変形したものであり、回路基板１０とは、伝熱用貫通孔１６及びスルーホール伝熱導体１７の配置が異なっている。具体的には、図１６（Ａ）及び図１６（Ｂ）に示すように、回路基板１０Ｘは、スルーホール伝熱導体１７として、互いに直交する第１スルーホール伝熱導体１７１及び第２スルーホール伝熱導体１７２を有している。また、回路基板１０Ｘは、伝熱用貫通孔１６として、互いに直交する第１伝熱用貫通孔１６１及び第２伝熱用貫通孔１６２を有している。なお、第１伝熱用貫通孔１６１と第２伝熱用貫通孔１６２には、それぞれ、回路基板１０の厚み方向から見て電子部品実装部８０Ｊの外側に配置される第１外側伝熱用貫通孔１６１Ｓと第２伝熱用貫通孔１６２Ｓが含まれる（図１５参照）。
【００５４】
第１スルーホール伝熱導体１７１は、第１伝熱用貫通孔１６１にめっきが充填されて形成され、第２スルーホール伝熱導体１７２は、第２伝熱用貫通孔１６２にめっきが充填されて形成されている。従って、電子部品実装部８０Ｊの外側に配置される外側スルーホール伝熱導体１７Ｓには、第１外側伝熱用貫通孔１６１Ｓ内に形成される第１外側スルーホール伝熱導体１７１Ｓと、第２外側伝熱用貫通孔１６２Ｓ内に形成される第２外側スルーホール伝熱導体１７２Ｓとが含まれている（図１５参照）。なお、第１伝熱用貫通孔１６１は、コア基板１１の第１外形辺Ｈ１と平行に延びる形状になっていて、第２伝熱用貫通孔１６２は、コア基板１１の第２外形辺Ｈ２と平行に延びる形状になっている（図１６参照）。
【００５５】
回路基板１０Ｘのその他の構成については、上記第１実施形態の回路基板１０と同様になっているので、同一符号を付すことで説明を省略する。本実施形態の回路基板１０Ｘによっても、上記第１実施形態の回路基板１０と同様の効果を奏することが可能となる。
【００５６】
［第５実施形態］
以下、本発明の第５実施形態を図１７〜図１８に基づいて説明する。本実施形態の回路基板１０Ｙは、上記第１実施形態の回路基板１０を変形したものであり、回路基板１０とは、伝熱用貫通孔１６及びスルーホール伝熱導体１７の配置が異なっている。具体的には、図１７に示すように、スルーホール伝熱導体１７のうち電子部品実装部８０Ｊの外側に配置される外側スルーホール伝熱導体１７Ｓは、回路基板１０Ｙの厚み方向からみたときに、パッド３１Ａを避けた位置に配置されている。図１８に示すように、外側スルーホール伝熱導体１７Ｓにより互いに接続される導体伝熱層１３Ａ，１３Ｂは、ビルドアップ導体伝熱層２２Ａ２，２２Ｂ２には接続されていない。なお、外側スルーホール伝熱導体１７Ｓは、上記第１実施形態と同様に、コア基板１１の第１外形辺Ｈ１と第２外形辺Ｈ２の両方に対して斜めになっていて、ガラスクロスの縦糸７１Ａ及び横糸７１Ｂと交差する方向に延びて、それら縦糸７１Ａ及び横糸７１Ｂの両方を分断している（上記第１実施形態の図５を参照）。
【００５７】
回路基板１０Ｙのその他の構成については、上記第１実施形態の回路基板１０と同様になっているので、同一符号を付すことで説明を省略する。本実施形態の回路基板１０Ｙによっても、上記第１実施形態の回路基板１０と同様の効果を奏することが可能となる。また、回路基板１０Ｙでは、導体回路層１２Ａ，１２Ｂを接続する複数のスルーホール導電導体１５の間のスペースに外側スルーホール伝熱導体１７Ｓを形成されているので、回路基板１０Ｙ内のスペースを有効に活用してガラスクロス７０の縦糸７１及び横糸７１Ｂを分断することが可能となる。
【００５８】
［他の実施形態］
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００５９】
（１）上記第１、第５実施形態の回路基板１０，１０Ｙにおいて、第１外形辺Ｈ１又は第２外形辺Ｈ２と平行に延びる伝熱用貫通孔１６が含まれていてもよい。
【００６０】
（２）上記第４実施形態の回路基板１０Ｘにおいて、第１外形辺Ｈ１と第２外形辺Ｈ２の両方に対して斜めに延びる伝熱用貫通孔１６が含まれていてもよい。
【００６１】
（３）上記第５実施形態の回路基板１０Ｙにおいて、パッド３１Ａの直下に配置される外側スルーホール伝熱導体１７Ｓ（外側伝熱用貫通孔１６Ｓ）が含まれていてもよい。
【００６２】
（４）上記第２実施形態の回路基板１０Ｖにおいて、図１９に示すように、伝熱用貫通孔１６が、コア基板１１とビルドアップ絶縁層２１Ａ，２１Ｂとを貫通してもよい。
【００６３】
（５）図２０に示すように、コア基板１１には、図４で示したガラスクロス７０よりも薄いガラスクロス７０が複数枚用いられてもよい。
【符号の説明】
【００６４】
１０，１０Ｖ，１０Ｗ，１０Ｘ，１０Ｙ    回路基板
１１    コア基板
１２Ａ，１２Ｂ    導体回路層（第２導体層）
１３Ａ，１３Ｂ    導体伝熱層（第１導体層）
１４    導電用貫通孔（第２貫通孔）
１５    スルーホール導電導体（第２スルーホール導体）
１６    伝熱用貫通孔（第１貫通孔）
１６Ｓ    外側伝熱用貫通孔（第１外側貫通孔）
１６Ｕ    内側伝熱用貫通孔（第１内側貫通孔）
１７    スルーホール伝熱導体（第１スルーホール導体）
１７Ｓ    外側スルーホール伝熱導体
１７Ｕ    内側スルーホール伝熱導体
２０Ａ，２０Ｂ    ビルドアップ層
８０Ｊ    電子部品実装部
【図１】
2017045846.tif 000003
【図２】
2017045846.tif 000004
【図３】
2017045846.tif 000005
【図４】
2017045846.tif 000006
【図５】
2017045846.tif 000007
【図６】
2017045846.tif 000008
【図７】
2017045846.tif 000009
【図８】
2017045846.tif 000010
【図９】
2017045846.tif 000011
【図１０】
2017045846.tif 000012
【図１１】
2017045846.tif 000013
【図１２】
2017045846.tif 000014
【図１３】
2017045846.tif 000015
【図１４】
2017045846.tif 000016
【図１５】
2017045846.tif 000017
【図１６】
2017045846.tif 000018
【図１７】
2017045846.tif 000019
【図１８】
2017045846.tif 000020
【図１９】
2017045846.tif 000021
【図２０】
2017045846.tif 000022