(57)【要約】【課題】定電圧出力装置における配線抵抗の影響を除去し、定電圧出力による負荷電圧の安定度を改善する。【解決手段】基準電源１が生成する基準電圧VREFに基づいて、差動増幅回路３が出力トランジスタＴｒ１を制御して、目的の出力電圧Voutを出力する。その出力電圧Voutを受けて、帰還回路１２がフィードバック電圧Ｖｆｂを生成し、差動増幅回路３が、基準電圧VREFとフィードバック電圧Ｖｆｂとの差を増幅して出力し、その出力によって出力トランジスタＴｒ１を制御する。補正回路１３がその出力トランジスタＴｒ１の出力電流Ioutを検出し、その出力電流量（電流量情報）に応じて、帰還回路１２の帰還率βを補正する。それによって、出力電流Ioutと配線抵抗Ｒｗによる電圧降下分だけ出力電圧Voutを上昇させ、その電圧降下分を相殺する。【選択図】    図１
2017162224.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を生成する基準電源と、
目的の電圧を出力する出力トランジスタと、
該出力トランジスタの出力電圧を受けて、フィードバック電圧を生成する帰還回路と、
前記基準電圧と前記フィードバック電圧との差を増幅して出力し、該出力によって前記出力トランジスタを制御する差動増幅回路と、
前記出力トランジスタの出力電流量を検出し、その出力電流量に応じて、前記帰還回路の帰還率を補正する補正回路と、
を有することを特徴とする定電圧出力装置。
【請求項２】
基準電圧を生成する基準電源と、
目的の電圧を出力する出力トランジスタと、
該出力トランジスタの出力電圧を受けて、フィードバック電圧を生成する帰還回路と、
前記基準電圧と前記フィードバック電圧との差を増幅して出力し、該出力によって前記出力トランジスタを制御する差動増幅回路と、
前記出力トランジスタの出力電流量を検出し、その出力電流量に応じて、前記基準電源が生成する基準電圧の電圧値を補正する補正回路と、
を有することを特徴とする定電圧出力装置。
【請求項３】
基準電圧を生成する基準電源と、
目的の電圧を出力する出力トランジスタと、
該出力トランジスタの出力電圧を受けて、フィードバック電圧を生成する帰還回路と、
前記基準電圧と前記フィードバック電圧との差を増幅して出力し、該出力によって前記出力トランジスタを制御する差動増幅回路と、
前記出力トランジスタの出力電流量を検出し、その出力電流量に応じて、前記帰還回路の帰還率を補正し、前記基準電源が生成する基準電圧の電圧値も補正する補正回路と、
を有することを特徴とする定電圧出力装置。
【請求項４】
基準電圧を生成する基準電源と、
目的の電圧を出力する出力トランジスタと、
該出力トランジスタの出力電圧を受けて、フィードバック電圧を生成する帰還回路と、
前記基準電圧と前記フィードバック電圧との差を増幅して出力し、該出力によって前記出力トランジスタを制御する差動増幅回路と、
前記出力トランジスタの出力電流量を検出し、その出力電流量に応じて、前記差動増幅回路のオフセット電圧を補正する補正回路と、
を有することを特徴とする定電圧出力装置。
【請求項５】
請求項１又は３に記載の定電圧出力装置において、
前記補正回路が、
ゲートとソースを、前記出力トランジスタのゲートとソースにそれぞれ共通に接続した第２のトランジスタと、
該第２のトランジスタに流れる電流を入力電流とし、ダイオード接続された第３のトランジスタと、
該第３のトランジスタによってゲート電圧が制御され、前記出力トランジスタの出力電流量に応じて前記帰還回路の帰還率を補正する第４のトランジスタと、
を有することを特徴とする定電圧出力装置。
【請求項６】
請求項２又は３に記載の定電圧出力装置において、
前記補正回路が、
ゲートとソースを、前記出力トランジスタのゲートとソースにそれぞれ共通に接続した第２のトランジスタと、
該第２のトランジスタのドレイン電流を入力電流とするダイオード接続された第３のトランジスタと、
該第３のトランジスタによってゲート電圧が制御され、前記出力トランジスタの出力電流量に応じて、基準電源が生成する基準電圧を補正する第５のトランジスタと、
を有することを特徴とする定電圧出力装置。
【請求項７】
請求項１又は３に記載の定電圧出力装置において、
前記補正回路が、
前記出力トランジスタの出力電流量に比例する電圧を生成する手段と、該手段によって生成された電圧をデジタル信号に変換するＡ／Ｄ変換器とを有し、
前記帰還回路が、前記Ａ／Ｄ変換器によって変換されたデジタル信号にて基づいて帰還率を補正する手段を有する、
ことを特徴とする定電圧出力装置。
【請求項８】
請求項２又は３に記載の定電圧出力装置において、
前記補正回路が、
前記出力トランジスタの出力電流量に比例する電圧を生成する手段と、該手段によって生成された電圧をデジタル信号に変換するＡ／Ｄ変換器とを有し、
前記基準電源が、前記Ａ／Ｄ変換器によって変換されたデジタル信号にて基づいて、前記基準電圧を補正する手段を有する、
ことを特徴とする定電圧出力装置。
【請求項９】
請求項１から８のいずれか一項に記載の定電圧出力装置において、
前記補正回路による補正強度を外部から設定する手段を設けたことを特徴とする定電圧出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、定電圧出力装置に関する。
【背景技術】
【０００２】
定電圧を特定の素子（負荷）に供給し、負荷の電流が変化しても、一定電圧を出力しつづける定電圧出力装置（回路）がある。
例えば、特許文献１には、出力パッドと負荷の間に存在するボンディングワイヤの抵抗による電圧降下で負荷の電圧安定度が悪化するのを防ぐために、出力パッドと帰還用パッドを別に設ける構成が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、従来の定電圧出力装置は、回路のゲインやドライバ能力等の特性をどれだけ向上させても、定電圧出力部と負荷の間にパッケージ（ＰＫＧ）のボンディングワイヤや、基板のメタル配線などの配線抵抗がある場合に、その抵抗Ｒと負荷電流ＩとによるＩ・Ｒの電圧降下が発生する。それによって、負荷側における電圧が、負荷電流の値によって所定の電圧値から変化してしまうという問題があった。
特許文献１に開示されている装置でも、基板のメタル配線や負荷側のパッケージワイヤ等の配線抵抗によって電圧降下が発生するという問題は解消できていない。
【０００４】
この発明は上記の問題を解決するためになされたものであり、定電圧出力装置における配線抵抗の影響を除去し、定電圧出力による負荷電圧の安定度を改善することを目的とする。
【課題を解決するための手段】
【０００５】
この発明による定電圧出力装置は、上記の目的を達成するため、基準電圧を生成する基準電源と、目的の電圧を出力する出力トランジスタと、その出力トランジスタの出力電圧を受けて、フィードバック電圧を生成する帰還回路と、上記基準電圧とフィードバック電圧との差を増幅して出力し、その出力によって上記出力トランジスタを制御する差動増幅回路と、上記出力トランジスタの出力電流量を検出し、その出力電流量に応じて、上記帰還回路の帰還率を補正する補正回路とを有することを特徴とする。
【発明の効果】
【０００６】
この発明による定電圧出力装置は、配線抵抗の影響を除去し、定電圧出力による負荷電圧の安定度を改善することができる。
【図面の簡単な説明】
【０００７】
【図１】この発明による定電圧出力装置の第１の実施形態の基本構成を示すブロック回路図である。
【図２】その第１実施例を示す回路図である。
【図３】その第２実施例を示す回路図である。
【図４】その第３実施例を示す回路図である。
【図５】その第４実施例を示す回路図である。
【図６】この発明による定電圧出力装置の第２の実施形態の基本構成を示すブロック回路図である。
【図７】その第１実施例を示す回路図である。
【図８】その第２実施例を示す回路図である。
【図９】その第３実施例を示す回路図である。
【図１０】その第４実施例を示す回路図である。
【図１１】この発明による定電圧出力装置の第３の実施形態の基本構成を示すブロック回路図である。
【図１２】この発明による定電圧出力装置の第４の実施形態の基本構成を示すブロック回路図である。
【図１３】その差動増幅回路の構成例を示す回路図である。
【図１４】この発明の基礎となる定電圧出力装置の一例を示す回路図である。
【発明を実施するための形態】
【０００８】
以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
〔この発明の基礎となる定電圧出力装置〕
この発明の実施形態を説明する前に、この発明の基礎となる定電圧出力装置について、図１４によって説明する。
図１４は、その定電圧出力装置の一例であるレギュレータの構成を示す回路図である。
この定電圧出力装置１００は、基準電圧VREFを生成する基準電源１、出力トランジスタ（ＦＥＴ）Ｔｒ１、分圧抵抗Ｒ１，Ｒ２による帰還回路２、および差動増幅回路３によって構成されている。
【０００９】
出力トランジスタＴｒ１と帰還回路２の分圧抵抗Ｒ１，Ｒ２は、直流電源ＶＤＤとシグナル・グラウンドＧＮＤ（以下、単に「ＧＮＤ」と称す）との間に直列に接続されている。
出力トランジスタＴｒ１は、負荷５に目的の電圧を出力するトランジスタである。その出力トランジスタＴｒ１の出力電圧Voutを受けて、帰還回路２の分圧抵抗Ｒ１，Ｒ２がフィードバック電圧Ｖｆｂを生成し、それを差動増幅回路３の正入力端子に印加する。
【００１０】
その差動増幅回路３の正入力端子には、基準電源１が生成した基準電圧VREFが印加されている。差動増幅回路３は、その基準電圧VREFとフィードバック電圧Ｖｆｂとの差を増幅して出力し、出力トランジスタＴｒ１を制御する。
それによって、出力トランジスタＴｒ１に流れる電流を調整して、出力トランジスタＴｒ１と帰還回路２との接続点ａの出力電圧Voutを一定に維持する。その出力電圧Voutを、配線４を通して負荷５に供給する。
【００１１】
そのため、差動増幅回路３は、フィードバック電圧Ｖｆｂが基準電圧VREFと等しくなるように、出力トランジスタＴｒ１を制御する。
帰還回路２の分圧抵抗Ｒ１，Ｒ２の抵抗値をＲ１，Ｒ２とすると、フィードバック電圧Ｖｆｂは、Vout×Ｒ２／（Ｒ１＋Ｒ２）であるから、Ｖｆｂ＝VREFのとき、Vout×Ｒ２／（Ｒ１＋Ｒ２）＝VREFになる。したがって、この定電圧出力装置１００の出力電圧Voutは、Vout＝VREF×（１＋Ｒ１／Ｒ２）となる。
配線４の抵抗である配線抵抗の値をＲｗ、負荷５に流れる出力電流をIoutとすると、このとき負荷５に印加される負荷電圧は、Vout−Ｒｗ×Ioutとなる。
【００１２】
したがって、定電圧出力装置１００の出力点となる接続点ａと負荷５との間の配線４による配線抵抗Ｒｗが存在すると、出力電流Ioutに応じて、負荷５に印加される負荷電圧が変動し、負荷５の回路特性に影響を与えてしまう。
この発明は、このような配線抵抗Ｒｗが存在しても、出力電流Ioutに応じて負荷電圧が変動しないようにし、負荷電圧を常に一定に保つようにする。
【００１３】
〔この発明の第１の実施形態〕
そこで、この発明による定電圧出力装置の第１の実施形態について、図１〜図５を参照して説明する。
図１は、その第１の実施形態の基本構成を示すブロック回路図である。この図１において、図１４によって説明した定電圧出力装置１００の各部と対応する部分には同一の符号を付している。それらは、全く同じ構成である必要はないが、対応する部分には便宜上同じ符号を付して、その説明を簡略にする。図２以降の各図においても同様である。
【００１４】
この図１に示す定電圧出力装置１０は、基準電圧VREFを生成する基準電源１と、目的の電圧を出力する出力トランジスタＴｒ１と、その出力電圧Voutを受けて、フィードバック電圧Ｖｆｂを生成する帰還回路１２とを有する。また、基準電圧VREFとフィードバック電圧Ｖｆｂとの差を増幅して出力し、その出力によって出力トランジスタＴｒ１を制御する差動増幅回路３も有する。
【００１５】
これらの構成は、図１４に示した定電圧出力装置１００と同様である。但し、帰還回路１２は、その帰還率βを可変できる。
この定電圧出力装置１０はさらに、出力トランジスタＴｒ１の出力電流Ioutの電流量を検出し、その出力電流量（電流量情報）に応じて、帰還回路１２の帰還率βを補正する補正回路１３を有している。
【００１６】
補正回路１３によって帰還回路１２の帰還率βを補正することによって、差動増幅回路３が出力電圧Voutを、出力電流Ioutに応じてα×Voutとなるように制御する。そして、α×Vout−Vout＝Ｒｗ×Ioutになるように出力電圧増加率αを設定する。それによって、負荷における電源電圧である負荷電圧（α×Vout−Ｒｗ×Iout）は、常にVoutになる。
したがって、配線４による配線抵抗Ｒｗが存在しても、負荷電圧は出力電流Ioutに依存しなくなり、負荷５において配線抵抗Ｒｗによる電圧降下の影響がなくなる。
【００１７】
なお、図１に示す定電圧出力装置１０では、帰還回路１２の帰還率を補正する補正回路１３の補正強度を外部から設定する手段として、例えばレジスタや外部ピンなどの補正強度設定手段を設けるようにしている。それによって、配線４の長さなどによって異なる配線抵抗Ｒｗに合わせて補正強度を設定変更することできる。
しかし、それは必須ではないので、補正回路１３の補正強度を外部から設定する手段を省略してもよい。
【００１８】
次に、この定電圧出力装置１０の具体的な実施例を説明する。
〔第１実施例〕
図２はその第１実施例を示す回路図である。この定電圧出力装置１０の第１実施例は、第２のトランジスタＴｒ２と、第３のトランジスタＴｒ３と、第４のトランジスタＴｒ４等によって、図１に示した補正回路１３を構成している。これらの各トランジスタには、ＦＥＴ（電界効果トランジスタ）を使用しているが、これに限るものではない。
帰還回路１２は、図１４に示した帰還回路２と同様に、直流電源ＶＤＤとＧＮＤとの間に、出力トランジスタＴｒ１と直列に接続された分圧抵抗Ｒ１，Ｒ２によって構成されている。しかし、補正回路１３によって、出力電圧Voutに対するフィードバック電圧Ｖｆｂの帰還率βが補正される。
【００１９】
第２のトランジスタＴｒ２は、そのゲートとドレインを、出力トランジスタＴｒ１のゲートとソースにそれぞれ共通に接続しており、ドレイン・ソース間に出力トランジスタＴｒ１に流れる出力電流Ioutに応じた電流が流れる。
第３のトランジスタＴｒ３は、第２のトランジスタＴｒ２に流れる電流（ドレイン電流）を入力電流とし、ダイオード接続されている。
第４のトランジスタＴｒ４は、第３のトランジスタＴｒ３によってゲート電圧が制御され、出力トランジスタＴｒ１の出力電流量に応じて、ドレイン・ソース間に電流Ｉ４を流す。
【００２０】
その第４のトランジスタＴｒ４が、帰還回路１２を構成する一方（ＧＮＤ側）の分圧抵抗Ｒ２と並列に接続されている。そのため、電流Ｉ４によって分圧抵抗Ｒ１，Ｒ２による分圧率が変化し、帰還回路１２の帰還率βを補正する。
この第４のトランジスタＴｒ４に流れる電流Ｉｃは、出力トランジスタＴｒ１と第２のトランジスタＴｒ２のドレイン電流の比、および第３のトランジスタＴｒ３と第４のトランジスタＴｒ４のドレイン電流の比によって決まる。
このように、補正回路１２は、出力トランジスタＴｒ１の出力電流Ioutの電流量を検出し、その出力電流量（電流量情報）に応じて、帰還回路１２の帰還率を補正する。
【００２１】
第４のトランジスタＴｒ４に流れる電流をＩ４＞０とすると、出力電圧VoutはＩ４＝０の時に比べてＩ４×Ｒ１だけ上昇する。つまり、Ｉ４×Ｒ１＝Iout×ＲｗとするためにＩ４／Iout＝Ｒｗ／Ｒ１となるように、トランジスタＴｒ１とＴｒ２のドレイン電流の比およびトランジスタＴｒ３とＴｒ４のドレイン電流の比を取ればよい。それによって、負荷５における電圧は、配線抵抗Ｒｗが存在していても、出力電流Ioutに依存しなくなる。
この第１実施例では、図１に示した補正回路１３の補正強度を外部から設定する補正強度設定手段は設けていない。
【００２２】
〔第２実施例〕
図３は定電圧出力装置１０の第２実施例を示す回路図である。この第２実施例は、図２に示した第１実施例に、補正回路１３による補正強度を外部から設定する補正強度設定手段の具体例を追加した実施例である。
この図３に示す定電圧出力装置１０では、帰還回路１２を構成する一方（ＧＮＤ側）の分圧抵抗Ｒ２と並列に、第４のトランジスタＴＲ４とスイッチ素子ＳＷとの直列回路を３回路設けている。そして、その３個の第４のトランジスタＴＲ４のゲートを共通接続して、第３のトランジスタＴＲ３のドレインと接続したゲートに接続している。
【００２３】
その各スイッチ素子ＳＷを外部操作が可能なレジスタ等１４によって、０個から３個まで任意の数だけオン（ＯＮ）にすることができる。３個の第４のトランジスタＴＲ４に流れる合計電流をＩ４とすると、３個のスイッチ素子ＳＷが全てオフ（ＯＦＦ）のときはＩ４＝０であるが、スイッチ素子ＳＷが１個、２個、３個とオンになる数が増える程、電流Ｉ４が増加する。
【００２４】
前述したように、第４のトランジスタＴｒ４に流れる電流がＩ４＞０の場合、出力電圧VoutはＩ４＝０の時に比べてＩ４＊Ｒ１だけ上昇する。したがって、Ｉ４×Ｒ１＝Iout×ＲｗとするためにＩ４／Iout＝Ｒｗ／Ｒ１となるように、トランジスタＴｒ１とＴｒ２のドレイン電流の比およびトランジスタＴｒ３とＴｒ４のドレイン電流の比を取れば、配線抵抗Ｒｗが存在しても、負荷電圧は出力電流Ioutに依存しなくなる。
【００２５】
さらに、この第２実施例では、第４のトランジスタＴｒ４に流れる電流Ｉ４の電流量を、外部操作が可能なレジスタ等１４によって変更することができる。そのため、パッケージやプリント基板等によって異なる配線抵抗Ｒｗに合わせて、補正強度を設定して対応可能である。例えば、配線抵抗Ｒｗが２倍になれば、電流Ｉ４の電流量が２倍になるように設定すればよい。
【００２６】
この第２実施例では、並列に接続する第４のトランジスタＴｒ４の数を変更する例を示した。これに代えて、第３のトランジスタＴｒ３又は第２のトランジスタＴｒ２を並列に複数個接続して、その数を変えることによっても、同様に補正回路の補正強度を変更設定することが可能である。また、並列に接続するトランジスタの数を３まで変更出来る例を示したが、並列に接続するトランジスタの数が多いほど細かく補正量を変更設定することができる。
【００２７】
〔第３実施例〕
図４は定電圧出力装置１０の第３実施例を示す回路図である。この第３実施例も、図２に示した第１実施例に、補正回路１３による補正強度を外部から設定する補正強度設定手段の第２実施例とは異なる具体例を追加した実施例である。
この図４に示す定電圧出力装置１０では、帰還回路１２を構成する分圧抵抗の一方の抵抗を、それぞれスイッチ素子ＳＷ１を介して並列に接続した３本の分圧抵抗Ｒ１で構成している。その分圧抵抗の他方の抵抗を、それぞれスイッチ素子ＳＷ２を介して並列に接続した３本の分圧抵抗Ｒ２で構成している。そして、各分圧抵抗Ｒ１とＲ２の分圧点を共通に接続して、フードバック電圧Ｖｆｂを生成する。補正回路１３の構成は、図２に示した第１実施例と同じである。
【００２８】
帰還回路１２の各スイッチ素子ＳＷ１，ＳＷ２を、外部操作が可能なレジスタ等１４によって、選択的にオン・オフすることができ、それによって、分圧抵抗Ｒ１，Ｒ２のそれぞれ並列に接続する個数を変更して、各並列抵抗値を変えることができる。したがって、分圧抵抗の分圧比を変えることなく、その抵抗値を変えて、第４のトランジスタＴｒ４に流れる電流Ｉ４による影響度合いを調整し、補正回路１３による帰還回路１２に対する補正強度を設定変更することができる。
【００２９】
例えば、配線抵抗Ｒｗが２倍になれば、分圧抵抗Ｒ１の並列抵抗値が２倍になるように設定すればよい。その場合、分圧抵抗Ｒ１，Ｒ２による分圧比が変わらないように、分圧抵抗Ｒ１を２倍にしたら分圧抵抗Ｒ２も２倍にする。
また、分圧抵抗Ｒ１，Ｒ２として、それぞれ同じ抵抗値の抵抗を並列に接続する個数を増減して抵抗値を変更するようにしても、分圧比を変えずに異なる抵抗値の分圧抵抗に切り替えて、抵抗値を変えるようにしてもよい。
【００３０】
〔第４実施例〕
図５は定電圧出力装置１０の第４実施例を示す回路図である。これは、図１に示したこの発明の第１の実施形態の定電圧出力装置１０において、第１〜第３実施例とは異なる構成の補正回路１３を設けた実施例である。
この図５に示す定電圧出力装置１０の補正回路１３は、直流電源ＶＤＤとＧＮＤとの間に、第２のトランジスタＴｒ２と抵抗Ｒ５とを直列に接続し、出力トランジスタＴｒ１の出力電流量に比例する電圧を生成する手段を構成している。
【００３１】
第２のトランジスタＴｒ２は、そのゲートとドレインを、出力トランジスタＴｒ１のゲートとドレインにそれぞれ共通に接続しており、ドレイン・ソース間に出力トランジスタＴｒ１に流れる出力電流Ioutに応じた電流が流れる。
抵抗Ｒ５の端子間に、出力トランジスタＴｒ１の出力電流量に比例する電圧が発生し、その電圧を、Ａ／Ｄ変換器１５によってデジタル信号に変換する。
【００３２】
一方、帰還回路１２のＧＮＤ側の分圧抵抗Ｒ２を、デジタル信号によって抵抗値が変化される可変抵抗にしている。そして、補正回路１３が、Ａ／Ｄ変換器１５によって変換したデジタル信号によって分圧抵抗Ｒ２の抵抗値を可変制御することにより、帰還回路１２が帰還率を補正する。すなわち、この補正回路１２は、補正回路１２からの出力電流量に応じたデジタル信号によって帰還率を補正する手段を有する。
【００３３】
したがって、前述の各実施例と同様に、配線抵抗Ｒｗを考慮して、出力トランジスタＴｒ１による出力電圧Voutが、出力電流Ioutに応じてＲｗ×Iout分だけ高くなるように帰還回路１２の帰還率を補正すればよい。
図５に示した実施例では、分圧抵抗Ｒ２の抵抗値を制御する場合の例を示したが、分圧抵抗Ｒ１もしくはＲ１とＲ２の両方の抵抗値を制御しても同様の効果を得ることができる。
【００３４】
〔この発明の第２の実施形態〕
次に、この発明による定電圧出力装置の第２の実施形態について、図６〜図１０を参照して説明する。
図６は、その第２の実施形態の基本構成を示すブロック回路図である。
この図６に示す定電圧出力装置２０において、帰還回路２２は、図１４に示した帰還回路２と同じであり、帰還率を補正する機能を有していない。その代わりに、この実施形態における基準電源２１は、生成する基準電圧VREFを変更する機能を有している。
【００３５】
そして、補正回路２３が、出力トランジスタＴｒ１の出力電流Ioutの電流量を検出し、その出力電流量（電流量情報）に応じて、基準電源２１が生成する基準電圧VREFの電圧値を補正する。
その他の構成及び機能は、図１によって説明した第１の実施形態と同様である。この場合も、配線抵抗Ｒｗを考慮して、出力トランジスタＴｒ１による出力電圧Voutが、出力電流Ioutに応じてＲｗ×Ioutの電圧分だけ大きくなるように、基準電源２１が生成する基準電圧VREFの電圧値を補正すればよい。
この第２の実施形態でも、補正回路１３の補正強度を外部から設定する手段を省略してもよい。
【００３６】
次に、この定電圧出力装置２０の具体的な実施例を説明する。
〔第１実施例〕
図７はその第１実施例を示す回路図である。この定電圧出力装置２０の第１実施例は、第２のトランジスタＴｒ２と、第３のトランジスタＴｒ３と、第５のトランジスタＴｒ５によって、図６に示した補正回路２３を構成している。これらの各トランジスタＴｒ１，Ｔｒ２，Ｔｒ５は、図２に示した実施例における補正回路１３の各トランジスタＴｒ１，Ｔｒ２，Ｔｒ４と同様である。
【００３７】
しかし、第５のランジスタＴｒ５は、第３のトランジスタＴｒ３によってゲート電圧が制御され、出力トランジスタＴｒ１の出力電流量に応じて流れる電流Ｉ５によって、基準電源２１が生成する基準電圧VREFを補正する。
基準電圧VREFを生成する基準電源２１は、定電圧源２１１と差動増幅回路２１２と、その出力端子とＧＮＤとの間に直列に接続した分圧抵抗Ｒ３，Ｒ４によって構成されている。定電圧源２１１は定電圧Ｖｅを差動増幅回路２１２の正入力端子に印加する。その差動増幅回路２１２の負入力端子には、出力電圧を分圧抵抗Ｒ３，Ｒ４によって分圧する分圧点ｂの電圧Ｖｂをフィードバック入力する。
【００３８】
そして、この差動増幅回路２１２は、正負の入力端子に入力される定電圧Ｖｅと電圧Ｖｂとの差を無くすように出力電圧を制御し、その出力電圧が基準電圧VREFとなる。
その基準電圧VREFを分圧抵抗Ｒ３，Ｒ４によって分圧した電圧Ｖｂは、基準電圧VREFより分圧抵抗Ｒ３による電圧降下分だけ低い電圧になる。したがって、差動増幅回路２１２がＶｂ＝Ｖｅになるように制御して、図２〜図５の実施例における基準電圧VREFと同じ電圧値を出力するように、定電圧Ｖｅをその基準電圧VREFより、分圧抵抗Ｒ３による電圧降下分だけ低くしておく。
【００３９】
そして、この基準電源２１におけるＧＮＤ側の分圧抵抗Ｒ４に並列に、補正回路２３の第５のトランジスタＴｒ５を接続している。
この第５のトランジスタＴｒ５に流れる電流Ｉ５の電流量は、出力トランジスタＴｒ１と第２のトランジスタＴｒ２のドレイン電流の比及び第３のトランジスタＴｒ３と第５のトランジスタＴｒ５のドレイン電流の比によって決まる。
【００４０】
第５のトランジスタＴｒ５に流れる電流がＩ５＞０の場合、分圧抵抗Ｒ３に流れる電流がＩ５だけ増加し、分圧点ｂの電圧ＶｂがＩ５＝０の時に比べてＩ５×Ｒ３だけ低下する。それによって、差動増幅回路２１２が出力する基準電圧ＶＲＥＦはＩ５×Ｒ３だけ上昇する。
そこで、次段以降の閉ループゲインを考慮して、（Ｉ５×Ｒ３）×（１＋Ｒ１／Ｒ２）＝Iout×Ｒｗになるようにすれば、負荷に供給する出力電圧Voutが、出力電流Ioutに依存する配線抵抗Ｒｗによって低下する電圧分を相殺することができる。
【００４１】
したがって、Ｉ５／Iout＝Ｒｗ／｛Ｒ３／（１＋Ｒ１／Ｒ２）｝となるように、出力トランジスタＴｒ１と第２のトランジスタＴｒ２のドレイン電流の比及び第３のトランジスタＴｒ３と第５のトランジスタＴｒ５のドレイン電流の比を取ればよい。
それによって、負荷５に供給される電圧は、配線抵抗Ｒｗが存在しても出力電流Ioutに依存しなくなる。
この第１実施例では、図６に示した補正回路２３の補正強度を外部から設定する補正強度設定手段は設けていない。
【００４２】
〔第２実施例〕
図８は定電圧出力装置２０の第２実施例を示す回路図である。この第２実施例は、図７に示した第１実施例に、補正回路２３の補正強度を外部から設定する補正強度設定手段の具体例を追加した実施例である。
この図８に示す定電圧出力装置２０では、基準電源２を構成する一方（ＧＮＤ側）の分圧抵抗Ｒ２と並列に、第５のトランジスタＴＲ５とスイッチ素子ＳＷとの直列回路を３回路設けている。そして、その３個の第５のトランジスタＴＲ５のゲートを共通接続して、第３のトランジスタＴＲ３のドレインとゲートの接続点に接続している。
【００４３】
その各スイッチ素子ＳＷを外部操作が可能なレジスタ等２４によって、０個から３個まで任意の数だけオン（ＯＮ）にすることができる。３個の第５のトランジスタＴＲ５に流れる合計電流をＩ５とすると、３個のスイッチ素子ＳＷが全てオフ（ＯＦＦ）のときはＩ５＝０であるが、スイッチ素子ＳＷが１個、２個、３個とオンになる数が増える程、電流Ｉ５が増加する。
この電流Ｉ５によって分圧抵抗Ｒ３に流れる電流が増加し、分圧点ｂの電圧が低下するため、その電圧分だけ基準電圧ＶＲＥＦが上昇し、出力電圧Voutも上昇することは、前述した第１実施例と同様である。しかし、この第２実施例では、その電流Ｉ５を外部操作によって増減設定できる点が相違する。
【００４４】
このように、第５のトランジスタＴｒ５に流れる電流Ｉ５をレジスタ等２４により設定できるようにすることによって、パッケージやプリント基板の配線抵抗Ｒｗに合わせて、補正回路２３による補正強度を補正して対応することが可能になる。例えば、配線抵抗Ｒｗが２倍になれば、電流Ｉ５が２／（１＋Ｒ１／Ｒ２）倍になるように設定すればよい。
それによって、配線抵抗Ｒｗの値が異なっても、負荷５に供給される電圧が出力電流Ioutに依存しないようにすることができる。
【００４５】
この第２実施例では、並列に接続する第５のトランジスタＴｒ５の数を変更する例を説明した。これに代えて、第３のトランジスタＴｒ３又は第２のトランジスタＴｒ２を並列に複数個接続して、その数を変更することによっても、同様の効果を得ることが可能である。また、並列に接続するトランジスタの数を３まで変更できる例を示したが、並列に接続するトランジスタの数が多いほど細かく補正量を変更設定することができる。
【００４６】
〔第３実施例〕
図９は定電圧出力装置２０の第３実施例を示す回路図である。この第３実施例も、図７に示した第１実施例に、補正回路１３による補正強度を外部から設定する補正強度設定手段の第２実施例とは異なる具体例を追加した実施例である。
この図９に示す定電圧出力装置２０では、基準電源２１を構成する分圧抵抗の一方の抵抗を、それぞれスイッチ素子ＳＷ３を介して並列に接続した３本の抵抗Ｒ３で構成している。その分圧抵抗の他方の抵抗を、それぞれスイッチ素子ＳＷ４を介して並列に接続した３本の抵抗Ｒ４で構成している。補正回路２３の構成は、図７に示した第１実施例と同じである。
【００４７】
基準電源２１の各スイッチ素子ＳＷ３，ＳＷ４を、外部操作が可能なレジスタ等２４によって、選択的にオン・オフすることができ、それによって、分圧抵抗Ｒ３，Ｒ４のそれぞれ並列に接続する個数を変更して、各並列抵抗値を変えることができる。したがって、分圧抵抗の分圧比を変えることなく、その抵抗値を変えて、第５のトランジスタＴｒ５に流れる電流Ｉ５による基準電圧VREFへの影響度合いを調整できる。それによって、補正回路２３による補正強度を設定変更することができる。
【００４８】
このように、基準電源２１を構成する分圧抵抗Ｒ３，Ｒ４の分圧比を変えずに、その各並列抵抗値を、レジスタ等２４により設定できる。それによって、パッケージやプリント基板の配線抵抗Ｒｗに合わせて、補正回路２３による補正強度を補正して対応することが可能になる。例えば、配線抵抗Ｒｗが２倍になれば、分圧抵抗Ｒ３の並列抵抗値が２／（１＋Ｒ１／Ｒ２）倍になるように設定すればよい。その場合、分圧抵抗Ｒ３，Ｒ４による分圧比が変わらないように、抵抗Ｒ３を２／（１＋Ｒ１／Ｒ２）倍にしたら抵抗Ｒ４も２／（１＋Ｒ１／Ｒ２）倍にする。
【００４９】
また、分圧抵抗Ｒ１，Ｒ２として、それぞれ同じ抵抗値の抵抗を並列に接続する個数を増減して抵抗値を変更するようにしても、分圧比を変えずに異なる抵抗値の抵抗に切り替えて、抵抗値を変えるようにしてもよい。並列に接続する抵抗の数が多いほど細かく補正量を変更設定することができる。
【００５０】
〔第３実施例〕
図１０は定電圧出力装置２０の第４実施例を示す回路図である。これは、図６に示したこの発明の第２の実施形態の定電圧出力装置２０において、第１〜第３実施例とは異なる構成の補正回路２３を設けた実施例である。
この図１０に示す定電圧出力装置２０の補正回路２３は、直流電源ＶＤＤとＧＮＤとの間に、第２のトランジスタＴｒ２と抵抗Ｒ５とを直列に接続し、出力トランジスタＴｒ１の出力電流量に比例する電圧を生成する手段を構成している。
【００５１】
抵抗Ｒ５の端子間に、出力トランジスタＴｒ１の出力電流量に比例する電圧が発生し、その電圧を、Ａ／Ｄ変換器２５によってデジタル信号に変換する。
一方、基準電源２１におけるＧＮＤ側の分圧抵抗Ｒ４を、デジタル信号によって抵抗値が変化される可変抵抗にしている。そして、補正回路２３は、Ａ／Ｄ変換器２５によって変換してデジタル信号によって分圧抵抗Ｒ４の抵抗値を可変制御することにより、基準電源２１に生成される基準電圧VREFを補正する。すなわち、この補正回路２３は、出力電流量に応じたデジタル信号に基づいて、基準電圧VREFを補正する手段を有する。
【００５２】
したがって、前述の各実施例と同様に、配線抵抗Ｒｗを考慮して、出力トランジスタＴｒ１による出力電圧Voutが、出力電流Ioutに応じてＲｗ×Ioutの電圧分だけ大きくなるように、基準電源２１における分圧抵抗Ｒ４の抵抗値を変化させればよい。
【００５３】
そのため、抵抗Ｒ５に発生する出力トランジスタＴｒ１の出力電流Ioutに比例する電圧を、Ａ／Ｄ変換器２５によってデジタル信号に変換して検出する。そのデジタル信号に基づいて、基準電源２１が生成する基準電圧VREFが出力電流Ioutに応じて、（Ｒｗ×Iout）／（１＋Ｒ１／Ｒ２）分だけ高くなるように、分圧抵抗Ｒ４の抵抗値を変化させ、基準電圧VREFを補正する。
図１０に示した実施例では、分圧抵抗Ｒ４の抵抗値を制御する場合の例を示したが、分圧抵抗Ｒ３もしくはＲ３とＲ４の両方の抵抗値を制御しても同様の効果を得ることができる。
【００５４】
〔この発明の第３の実施形態〕
次に、この発明による定電圧出力装置の第３の実施形態を図１１を参照して説明する。
図１１は、その第３の実施形態の基本構成を示すブロック回路図である。
この第３の実施形態の定電圧出力装置３０は、図１に示した第１の実施形態と図６に示した第２の実施形態とを組み合わせたものである。
【００５５】
したがって、この定電圧出力装置３０の補正回路３３は、出力トランジスタＴｒ１の出力電流Ioutの電流量を検出し、その出力電流量に応じて、帰還回路１２の帰還率βを補正し、基準電源２１が生成する基準電圧VREFの電圧値も補正する。
この第３の実施形態の場合には、補正回路３３による帰還率の補正と基準電圧VREFの補正とによって、出力電圧Voutを上昇させことができる。それによって、負荷５に供給される電圧が出力電流Ioutに依存して配線抵抗Ｒｗにより降下する分を相殺することができる。
【００５６】
この第３の実施形態の定電圧出力装置３０によれば、第１及び第２の実施形態の定電圧出力装置１０，２０よりも、広範囲に亘って細かな補正が可能になる。
この第３の実施形態の具体的な実施例は、第１の実施形態の図２〜図５に示した各実施例のいずれかと、第２の実施形態の図７〜図１０に示した各実施例のいずれかとを組み合わせて構成することができる。
【００５７】
〔この発明の第４の実施形態〕
最後に、この発明による定電圧出力装置の第４の実施形態を図１２を参照して説明する。
図１２は、その第４の実施形態の基本構成を示すブロック回路図である。
この第４の実施形態の定電圧出力装置４０は、基準電圧VREFとフィードバック電圧Ｖｆｂとの差を増幅して出力し、出力トランジスタＴｒ１を制御すると差動増幅回路４１が、出力にオフセットを発生させる手段を有する。
【００５８】
そして、補正回路４３が、出力トランジスタＴｒ１の出力電流量を検出し、その出力電流量(電流量情報)に応じて、その差動増幅回路４１のオフセット電圧を補正する。それによって、出力トランジスタＴｒ１による出力電圧Voutを配線抵抗Ｒｗによる電圧降下分だけ高めて、その影響を除去することができる。
したがって、この第４の実施形態によっても、これまで説明してきた各実施形態と同様の効果を得ることができる。
【００５９】
基準電源１は、第１の実施形態と同様に一定の基準電圧VREFを生成する。帰還回路２２は、第２の実施形態と同様に帰還率が固定である。
その他の構成及び作用は、第１又は第２の実施形態と共通である。
【００６０】
図１３は、図１２における差動増幅回路４１の構成例を示す回路図である。
この差動増幅回路４１は、一対の差動ＭＯＳトランジスタＱａ，Ｑｂと、その各ドレイン端子と直流電源ＶＤＤとの間に接続された、一対のＭＯＳトランジスタＱｃ，Ｑｄとを有する。ＭＯＳトランジスタＱｃ，Ｑｄはカレントミラー接続されている。また、差動ＭＯＳトランジスタＱａ，Ｑｂのソース端子を共通接続した点とグラウンドＧＮＤとの間に、バイアス電圧発生用のＭＯＳトランジスタが接続している。
【００６１】
さらに、差動ＭＯＳトランジスタＱａ，Ｑｂの各ドレイン端子とグラウンドＧＮＤとの間に、それぞれ可変のオフセット電圧発生回路４１ａ，４１ｂを設けている。
このオフセット電圧発生回路４１ａ，４１ｂを、補正回路４３が出力トランジスタＴｒ１の出力電流量に応じて制御することによって、出力電圧VOUTに対するオフセット電圧を補正する。Ｖ＋は正入力端子、Ｖ−は負入力端子である。
【００６２】
上述したいずれの実施形態の定電圧出力装置によっても、出力電流量Ioutを検出し、出力電流と配線抵抗Ｒｗによる電圧降下分だけ出力電圧Voutが高くなるように制御することよって、その電圧降下分を相殺することができる。したがって、出力電流量に関わらず負荷５における電圧は一定になり、配線抵抗Ｒｗの影響を除去し、定電圧出力による負荷電圧の安定度を改善することができる。
【００６３】
以上、この発明の各実施形態について説明してきたが、その各実施形態の各部の具体的な構成や処理の内容等は、そこに記載したものに限るものではない。
また、この発明は上述した実施形態に限定されるものではなく、特許請求の範囲の各請求項に記載された技術的特徴を有する以外は、何ら限定されないことは言うまでもない。
さらに、以上説明してきた各実施形態及びその各実施例の構成、動作及び変形例等は、適宜変更又は追加したり一部を削除してもよく、相互に矛盾しない限り任意に組み合わせて実施することも可能である。
【符号の説明】
【００６４】
１，２１：基準電源    ２，１２，２２：帰還回路    ３，４１：差動増幅回路    
４：配線    ５：負荷    １３，２３，３３，４３：補正回路    
１０，２０，３０，４０，１００：定電力出力装置    
１４，２４：レジスタ等    １５，２５：Ａ／Ｄ変換器    
Ｔｒ１：出力トランジスタ    Ｔｒ２：第２のトランジスタ    
Ｔｒ３：第３のトランジスタ    Ｔｒ４：第４のトランジスタ    
Ｔｒ５：第５のトランジスタ    Ｒ１，Ｒ２，Ｒ３，Ｒ４：分圧抵抗    
Ｒ５：抵抗    Ｒｗ：配線抵抗    Vout：出力電圧    Iout：出力電流    
Ｖｆｂ：フィードバック電圧    ＳＷ１〜ＳＷ４：スイッチ素子
【先行技術文献】
【特許文献】
【００６５】
【特許文献１】特開２００１−２７４３３２号公報
【図１】
2017162224.tif 000003
【図２】
2017162224.tif 000004
【図３】
2017162224.tif 000005
【図４】
2017162224.tif 000006
【図５】
2017162224.tif 000007
【図６】
2017162224.tif 000008
【図７】
2017162224.tif 000009
【図８】
2017162224.tif 000010
【図９】
2017162224.tif 000011
【図１０】
2017162224.tif 000012
【図１１】
2017162224.tif 000013
【図１２】
2017162224.tif 000014
【図１３】
2017162224.tif 000015
【図１４】
2017162224.tif 000016