(57)【要約】【課題】外部接続端子の側面の半田の濡れ性が改善された半導体パッケージ及びその製造方法を提供する。【解決手段】ダイパッドと、前記ダイパッドの周辺に配置された複数の外部接続端子と、前記ダイパッドの上面に配置され、前記複数の外部接続端子と電気的に接続された半導体チップと、前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材とを備え、前記複数の外部接続端子の各々は、前記外側端部の側面は第１領域を含み、前記第１領域にはめっきが施されていることを特徴とする半導体パッケージである。【選択図】図１
2017162903.tif 000002
【特許請求の範囲】
【請求項１】
ダイパッドと、
前記ダイパッドの周辺に配置された複数の外部接続端子と、
前記ダイパッドの上面に配置され、前記複数の外部接続端子と電気的に接続された半導体チップと、
前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材とを備え、
前記複数の外部接続端子の各々は、前記外側端部の側面は第１領域を含み、前記第１領域にはめっきが施されていることを特徴とする半導体パッケージ。
【請求項２】
前記第１領域は、前記外側端部の側面に等しいことを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記複数の外部接続端子の各々は、前記外側端部の側面に凸部を有し、前記第１領域は、前記凸部の頂部を含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記複数の外部接続端子の各々は、前記外側端部の側面にテーパー部を有し、前記第１領域は、前記テーパー部を含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項５】
複数の半導体パッケージに個片化される複数の領域を備え、前記複数の領域の各々は、ダイパッド、前記ダイパッドの周辺に配置された複数の外部接続端子、前記ダイパッドに連結され、前記複数の外部接続端子の外側端部を連結する第１連結部、及び前記複数の外部接続端子の内側端部を連結する第２連結部を含み、前記第２連結部は、上面から薄化されていることを特徴とするリードフレームを準備し、
前記リードフレームの上面の前記ダイパッド上に、前記複数の外部端子に電気的に接続された半導体チップを配置し、
前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材を形成し、
金型加工により、前記複数の外部接続端子及び前記第１連結部の連結部を除去する第１開口部を形成し、
前記リードフレームに電流を供給する電解めっき処理により、前記リードフレームの露出した領域にめっきを形成し、
前記リードフレームの下面から、前記複数の外部接続端子及び前記第２連結部を分離する溝部を形成し、
金型加工により、前記複数の半導体パッケージに個片化することを含む半導体パッケージの製造方法。
【請求項６】
前記第１開口部は、矩形状であることを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項７】
複数の半導体パッケージに個片化される複数の領域を備え、前記複数の領域の各々は、ダイパッド、前記ダイパッドの周辺に配置された複数の外部接続端子、前記ダイパッドに連結され、前記複数の外部接続端子の外側端部を連結する第１連結部を含み、前記第１連結部は、前記複数の外部接続端子の外側端部に沿って配置された第１開口部を有することを特徴とするリードフレームを準備し、
前記リードフレームの上面の前記ダイパッドの上に、前記複数の外部端子に電気的に接続された半導体チップを配置し、
前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材を形成し、
前記リードフレームに電流を供給する電解めっき処理により、前記複数の外部接続端子の露出した領域にめっきを形成し、
金型加工により、前記複数の半導体パッケージに個片化すると共に、前記第１開口部の側壁の一部を側面に有する前記複数の外部接続端子の各々を形成することを含む半導体パッケージの製造方法。
【請求項８】
前記第１開口部は、矩形状であることを特徴とする請求項７に記載の半導体パッケージの製造方法。
【請求項９】
ダイシングラインによって区画され、複数の半導体パッケージに個片化される複数の領域を備え、前記複数の領域の各々は、ダイパッド、前記ダイパッドの周辺に配置された複数の外部接続端子、前記ダイパッドに連結され、前記複数の外部接続端子の外側端部を連結する第１連結部を含むリードフレームを準備し、
前記リードフレームの上面の前記ダイパッドの上に、前記複数の外部端子に電気的に接続された半導体チップを配置し、
前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材を形成し、
切削加工により、前記複数の外部接続端子の各々の外側端部の下面の少なくとも一部を薄化し、
前記リードフレームに電流を供給する電解めっき処理により、前記複数の外部接続端子の露出した領域にめっきを形成し、
切削加工により、前記複数の半導体パッケージに個片化することを含む半導体パッケージの製造方法。
【請求項１０】
前記複数の外部接続端子の各々の外側端部の下面の少なくとも一部を薄化することは、底部の領域が前記ダイシングラインを含む溝部を形成することである請求項９に記載の半導体パッケージの製造方法。
【請求項１１】
前記溝部は、側壁に傾斜を有することを特徴とする請求項９に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ及び半導体パッケージの製造方法に関する。特に、ＱＦＮタイプの半導体パッケージ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−ｌｅａｄ  Ｐａｃｋａｇｅ）及び半導体パッケージの製造方法に関する。
【背景技術】
【０００２】
従来、携帯電話やスマートフォン等の電子機器において、リードフレーム上にＩＣチップ等の半導体装置を搭載する半導体パッケージが知られている。このような半導体パッケージは、一般的には、リードフレーム上に接着層を介してＩＣチップ等の半導体装置を接着し、その半導体装置を封止体（封止用樹脂材料）で覆って、半導体装置を保護する構造を採用している。
【０００３】
近年、半導体パッケージの４辺の側面及び下面に接続端子を設けるＱＦＮタイプの半導体パッケージ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−ｌｅａｄ  Ｐａｃｋａｇｅ）が開発されている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１８９４１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来ＱＦＮ型の半導体パッケージは、接続端子の下面にめっきが施されている。一方、接続端子の側面はめっきが施されておらず、Ｃｕ（銅）が露出している。よって、プリント基板等に半田を用いて半導体パッケージを搭載する際、接続端子の側面は下面に比べて半田の濡れ性が低下する。そのため、従来の半導体パッケージでは、良好なフィレットを形成することが困難であることがわかった。
【０００６】
このような問題に鑑み、本発明の一実施形態は、接続端子の側面の半田の濡れ性が改善された半導体パッケージ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一実施形態によれば、ダイパッドと、前記ダイパッドの周辺に配置された複数の外部接続端子と、前記ダイパッドの上面に配置され、前記複数の外部接続端子と電気的に接続された半導体チップと、前記半導体チップ及び前記複数の外部接続端子の各々を結線する複数のワイヤと、前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材とを備え、前記複数の外部接続端子の各々は、前記外側端部の側面は第１領域を含み、前記第１領域にはめっきが施されていることを特徴とする半導体パッケージが提供される。
【０００８】
本発明の一実施形態によれば、複数の半導体パッケージに個片化される複数の領域を備え、前記複数の領域の各々は、ダイパッド、前記ダイパッドの周辺に配置された複数の外部接続端子、前記ダイパッドに連結され、前記複数の外部接続端子の外側端部を連結する第１連結部、及び前記複数の外部接続端子の内側端部を連結する第２連結部を含み、前記第２連結部は、上面から薄化されていることを特徴とするリードフレームを準備し、前記リードフレームの上面の前記ダイパッド上に、前記複数の外部端子に電気的に接続された半導体チップを配置し、前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材を形成し、金型加工により、前記複数の外部接続端子及び前記第１連結部の連結部を除去する第１開口部を形成し、前記リードフレームに電流を供給する電解めっき処理により、前記リードフレームの露出した領域にめっきを形成し、前記リードフレームの下面から、前記複数の外部接続端子及び前記第２連結部を分離する溝部を形成し、金型加工により、前記複数の半導体パッケージに個片化することを含む半導体パッケージの製造方法が提供される。
【０００９】
本発明の一実施形態によれば、複数の半導体パッケージに個片化される複数の領域を備え、前記複数の領域の各々は、ダイパッド、前記ダイパッドの周辺に配置された複数の外部接続端子、前記ダイパッドに連結され、前記複数の外部接続端子の外側端部を連結する第１連結部を含み、前記第１連結部は、前記複数の外部接続端子の外側端部に沿って配置された第１開口部を有することを特徴とするリードフレームを準備し、前記リードフレームの上面の前記ダイパッドの上に、前記複数の外部端子に電気的に接続された半導体チップを配置し、前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材を形成し、前記リードフレームに電流を供給する電解めっき処理により、前記複数の外部接続端子の露出した領域にめっきを形成し、金型加工により、前記複数の半導体パッケージに個片化すると共に、前記第１開口部の側壁の一部を側面に有する前記複数の外部接続端子の各々を形成することを含む半導体パッケージの製造方法が提供される。
【００１０】
本発明の一実施形態によれば、ダイシングラインによって区画され、複数の半導体パッケージに個片化される複数の領域を備え、前記複数の領域の各々は、ダイパッド、前記ダイパッドの周辺に配置された複数の外部接続端子、前記ダイパッドに連結され、前記複数の外部接続端子の外側端部を連結する第１連結部を含むリードフレームを準備し、前記リードフレームの上面の前記ダイパッドの上に、前記複数の外部端子に電気的に接続された半導体チップを配置し、前記ダイパッド、前記複数の外部接続端子及び前記半導体チップを埋設し、前記複数の外部接続端子の各々の外側端部を露出する封止材を形成し、切削加工により、前記複数の外部接続端子の各々の外側端部の下面の少なくとも一部を薄化し、前記リードフレームに電流を供給する電解めっき処理により、前記複数の外部接続端子の露出した領域にめっきを形成し、切削加工により、前記複数の半導体パッケージに個片化することを含む半導体パッケージの製造方法が提供される。
【発明の効果】
【００１１】
本発明の一実施形態によれば、外部接続端子の側面の半田の濡れ性が改善された半導体パッケージ及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る半導体パッケージの構成を説明する斜視図である。
【図２】本発明の一実施形態に係る半導体パッケージの構成を説明する上面図及び側面図である。
【図３】本発明の一実施形態に係る半導体パッケージの構成を説明する上面図及び断面図である。
【図４】本発明の一実施形態に係る半導体パッケージの構成を説明する下面及び断面の拡大図である。
【図５Ａ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。
【図５Ｂ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。
【図５Ｃ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。
【図５Ｄ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。
【図５Ｅ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する下面図及び断面の拡大図である。
【図５Ｆ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。
【図５Ｇ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する下面図及び断面の拡大図である。
【図５Ｈ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。
【図５Ｉ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する下面図及び断面の拡大図である。
【図６】本発明の一実施形態に係る半導体パッケージの構成を説明する上面図及び側面図である。
【図７】本発明の一実施形態に係る半導体パッケージの構成を説明する上面図及び断面図である。
【図８】本発明の一実施形態に係る半導体パッケージの構成を説明する下面及び断面図である。
【図９Ａ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。
【図９Ｂ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。
【図９Ｃ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。
【図９Ｄ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。
【図９Ｅ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する下面図及び断面の拡大図である。
【図１０】本発明の一実施形態に係る半導体パッケージの構成を説明する上面図及び断面図である。
【図１１】本発明の一実施形態に係る半導体パッケージの構成を説明する下面及び断面図である。
【図１２Ａ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。
【図１２Ｂ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。
【図１２Ｃ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。
【図１２Ｄ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。
【図１２Ｅ】本発明の一実施形態に係る半導体パッケージの製造方法を説明する上面図及び断面図である。
【図１３】本発明の一実施形態に係る半導体パッケージの構成を説明する拡大斜視図である。
【図１４】本発明の一実施形態に係る半導体パッケージの構成を説明する拡大斜視図である。
【図１５】本発明の一実施形態に係る半導体パッケージの構成を説明する拡大斜視図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１４】
本明細書において、ある部材又は領域が、他の部材又は領域の「上に（又は下に）」あるとする場合、特段の限定がない限り、これは他の部材又は領域の直上（又は直下）にある場合のみでなく、他の部材又は領域の上方（又は下方）にある場合を含み、すなわち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。
【００１５】
＜第１実施形態＞
［半導体パッケージ１００の構成］
本実施形態に係る半導体パッケージ１００の構成について、図面を参照して詳細に説明する。
【００１６】
図１は、本実施形態に係る半導体パッケージ１００の構成を説明する斜視図である。図１３は、本実施形態に係る半導体パッケージ１００の構成を説明する拡大斜視図である。これらの図は、半導体パッケージ１００の上面及び下面側のそれぞれから見た斜視図を示している。図１３においては、外部接続端子１１４近傍を拡大して示している。本実施形態に係る半導体パッケージ１００は、ＱＦＮ型の半導体パッケージ（Ｑｕａｄ  Ｎｏｎ−Ｌｅａｄ  Ｐａｃｋａｇｅ）である。半導体パッケージ１００の下面は矩形状であり、その４辺に沿って複数の外部接続端子１１４が配置され、複数の外部接続端子１１４の各々の側面１１４ｃ及び下面１１４ｂが露出している。外部接続端子１１４の露出した側面１１４ｃ及び下面１１４ｂには、めっき１２２が施されている。また、半導体パッケージ１００の下面には、４辺に沿って４本の溝部１００ａが配置されている。４本の溝部１００ａの各々は、７個の外部接続端子１１４に隣接して配置されている。
【００１７】
図２は、本実施形態に係る半導体パッケージ１００の構成を説明する下面図及び側面図である。図３は、本実施形態に係る半導体パッケージ１００の構成を説明する上面図及び断面図である。図４は、本実施形態に係る半導体パッケージ１００の構成を説明する下面及び断面の拡大図である。ここで、図３の上面図においては、封止された半導体チップ１１６等の説明のため、封止材１２０の一部を切り取って示している。
【００１８】
本実施形態に係る半導体パッケージ１００は、ダイパッド１０４と、複数の外部接続端子１１４と、半導体チップ１１６と、複数のワイヤ１１８と、封止材１２０とを備えている。
【００１９】
ダイパッド１０４は、上面、下面及び側面を有する。上面及び下面は互いに実質的に平行な平面上に配置されている。本実施形態においては、例えば図３又は図４からわかるように、ダイパッド１０４の上面及び側面は封止材１２０のために外部から視認されず、下面は露出している。露出されたダイパッド１０４の下面には、めっき１２２が施されている。めっき１２２の材料としては、詳細は後述するが、外部接続端子１１４の側面１１４ｃにも施されるめっき１２２を用いればよい。
【００２０】
ダイパッド１０４の材料としては、機械的強度、電気伝導度、熱伝導度、耐食性等に優れた金属材料を用いることが好ましい。ダイパッド１０４の具体的な材料としては、例えば、Ｃｕ（銅）系材料を用いることができる。Ｃｕ系材料としては、例えば、ＣｕにＦｅ、Ｐ（リン）等を添加した合金を用いることができる。また、Ｆｅ（鉄）系材料を用いてもよい。Ｆｅ系材料としては、例えば、ＦｅにＮｉ（ニッケル）等を添加した金属を用いることができる。
【００２１】
複数の外部接続端子１１４は、例えば図３からわかるように、ダイパッド１０４の周辺に配置されている。本実施形態においては、複数の外部接続端子１１４の各々は、図４に示したように、ダイパッド１０４側に配置される内側端部１１４ｄと、内側端部１１４ｄよりもダイパッド１０４から離れた外側端部１１４ｅとを有する矩形状の形状を有している。尚、外部接続端子１１４の平面形状は矩形に限られるものではない。他の例として、外側端部１１４ｅが凸形状を有していてもよい。更に、曲線を含む形状を有していてもよい。
【００２２】
複数の外部接続端子１１４の各々は、図４の断面図に示したように、上面１１４ａ、下面１１４ｂ及び側面１１４ｃを有する。上面１１４ａ及び下面１１４ｂは互いに実質的に平行な平面状に配置されている。また、ここで側面１１４ｃとは、複数の外部接続端子１１４の各々の表面において、上面１１４ａ及び下面１１４ｂを除く表面である。
【００２３】
複数の外部接続端子１１４の各々は、下面１１４ｂ及び外側端部１１４ｅの側面１１４ｃが露出されている。露出された下面１１４ｂにはめっき１２２が施されている。露出された外側端部１１４ｅの側面１１４ｃは第１領域１１４ｆを含んでいる。本実施形態においては、第１領域１１４ｆは、外側端部１１４ｅの側面１１４ｃに等しい。第１領域１１４ｆにはめっき１２２が施されている。めっき１２２の材料としては、半田の濡れ性を改善し、半導体パッケージ１００が搭載されるプリント基板の配線等の外部配線と、外部接続端子１１４との電気抵抗を低下させる金属が好ましい。具体的なめっき１２２の材料としては、例えばＳｎ（錫）、又はＳｎにＡｇ（銀）、Ｃｕ（銅）、Ｂｉ（ビスマス）等の金属を添加したもの等を用いることができる。
【００２４】
複数の外部接続端子１１４は、後の製造方法の説明において詳述するが、ダイパッド１０４と同一のリードフレーム１０２から切り出されるため、ダイパッド１０４と同様の材料から構成される。
【００２５】
半導体チップ１１６は、ダイパッド１０４の上面に配置され、複数の外部接続端子１１４と電気的に接続されている。半導体チップ１１６は、接着剤（図示せず）を介して上面に固定されて配置されている。半導体チップ１１６の上部には、半導体チップ１１６が含む電子回路に接続された外部端子（図示せず）が設けられている。また、本実施形態においては、半導体パッケージ１００が１個の半導体チップ１１６を備える態様を示したが、これに限られるものではなく、少なくとも１個の半導体チップ１１６を備えていればよい。
【００２６】
半導体チップ１１６としては、例えば、中央演算処理装置（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ；ＣＰＵ）、メモリ、微小電気機械システム（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ；ＭＥＭＳ）等を用いることができる。
【００２７】
複数のワイヤ１１８は、半導体チップ１１６及び複数の外部接続端子１１４の各々を結線する。ワイヤ１１８の材料としては、必要な導電性及び接続性を持つ材料が好ましい。例えば、金ワイヤや銅ワイヤを用いることが好ましい。
【００２８】
封止材１２０は、ダイパッド１０４、複数の外部接続端子１１４及び半導体チップ１１６を埋設する。更に、封止材１２０は、複数の外部接続端子１１４の各々の外側端部１１４ｅを露出する。
【００２９】
本実施形態に係る半導体パッケージ１００は、複数の外部接続端子１１４の露出された表面には、下面１１４ｂのみならず、外側端部１１４ｅの側面１１４ｃにもめっき１２２が施されている。このような構成を有することによって、複数の外部接続端子１１４の各々の外側端部１１４ｅの側面１１４ｃは、半田の濡れ性が向上する。これによって、半導体パッケージ１００を半田によりプリント基板等に搭載する際、良好なフィレットを形成することができる。
【００３０】
［半導体パッケージ１００の製造方法］
本実施形態に係る半導体パッケージ１００の製造方法について、図面を参照して詳細に説明する。図５Ａ乃至図５Ｉは、本実施形態に係る半導体パッケージ１００の製造方法を説明する図である。これらの図において、図５Ａ〜図５Ｄ、図５Ｆ、図５Ｈは、本実施形態に係る半導体パッケージ１００の製造方法を説明する上面図及び断面図である。図５Ｇ及び図５Ｉはそれぞれ、図５Ｆ及び図５Ｈの状態における下面及び断面を拡大した図である。
【００３１】
先ず、本実施形態に係る半導体パッケージ１００の製造方法に用いるリードフレーム１０２の構成について詳細に説明する。
【００３２】
図５Ａは、本実施形態に係る半導体パッケージ１００の製造方法に用いるリードフレーム１０２の平面図及び断面図である。リードフレーム１０２は、金属板から構成され、複数の半導体パッケージ１００に個片化される複数の領域Ａを備えている。
【００３３】
リードフレーム１０２は、上面１０２ａ、下面１０２ｂ及び側面１０２ｃを有する。上面１０２ａ及び下面１０２ｂは互いに実質的に平行な平面上に配置されている。側面１０２ｃは、金属板の表面の内、上面１０２ａ及び下面１０２ｂを除く表面である。リードフレーム１０２の厚さは金属板の厚さに対応し、１００μｍ以上６００μｍ以下である。本実施形態においては、リードフレーム１０２の厚さとして２００μｍを想定している。
【００３４】
リードフレーム１０２を構成する金属板の材料としては、機械的強度、電気伝導度、熱伝導度、耐食性等に優れた金属材料を用いることが好ましい。金属板の具体的な材料としては、例えば、Ｃｕ（銅）系材料を用いることができる。Ｃｕ系材料としては、例えば、ＣｕにＦｅ、Ｐ（リン）等を添加した合金を用いることができる。また、Ｆｅ（鉄）系材料を用いてもよい。Ｆｅ系材料としては、例えば、ＦｅにＮｉ（ニッケル）等を添加した金属を用いることができる。
【００３５】
金属板は、エッチング加工又は金型を用いたパンチング加工を含む処理により、以下で説明するリードフレーム１０２に加工することができる。
【００３６】
複数の領域Ａの各々は、ダイパッド１０４、複数の外部接続端子１１４、第１連結部１０６、及び第２連結部１０８を含んでいる。
【００３７】
ダイパッド１０４は、矩形状の平面形状を有し、複数の領域Ａの各々の略中央部に配置されている。矩形状のダイパッド１０４の四隅の各々からは第３連結部１１０が延長され、第１連結部１０６に連結されている。
【００３８】
複数の外部接続端子１１４は、ダイパッド１０４の周辺に配置されている。複数の外部接続端子１１４の各々は、ダイパッド１０４側に配置される内側端部１１４ｄと、内側端部１１４ｄよりもダイパッド１０４から離れた外側端部１１４ｅとを有する。尚、リードフレーム１０２を準備した段階においては、当該内側端部１１４ｄは後述する第２連結部１０８に連結され、当該外側端部１１４ｅは後述する第１連結部１０６に連結されているため、両端部の側面は露出されていない。本実施形態においては、２８本の外部接続端子１１４が配置されている。
【００３９】
第１連結部１０６は、複数の領域Ａの境界に沿って配置されている。つまり、第１連結部１０６は、リードフレーム１０２において、格子状に配列されている。よって、複数の領域Ａの各々においては、矩形状の当該領域Ａの４辺に沿って配置されている。
【００４０】
第１連結部１０６は、ダイパッド１０４に連結されている。前述のように、矩形状のダイパッド１０４の四隅から第３連結部１１０が放射状に延び、第１連結部１０６に連結されている。
【００４１】
第１連結部１０６は、複数の外部接続端子１１４の外側端部１１４ｅを連結する。換言すると、複数の外部接続端子１１４は、その外側端部１１４ｅが第１連結部１０６に連結されている。本実施形態においては、領域Ａの４辺に配置された第１連結部１０６の各々に、７本の外部接続端子１１４が連結されている。よって、領域Ａの周囲には２８本の外部接続端子１１４が連結されている。
【００４２】
第２連結部１０８は、複数の外部接続端子１１４の内側端部１１４ｄを連結する。換言すると、複数の外部接続端子１１４は、その内側端部１１４ｄが第２連結部１０８に連結されている。第２連結部１０８は、ダイパッド１０４の周囲に配置され、且つ第３連結部１１０に連結されている。
【００４３】
本実施形態においては、第２連結部１０８は、矩形状のダイパッド１０４の周辺に沿って配置され、隣接する第３連結部１１０同士を連結する。隣接する第３連結部１１０を連結する第２連結部１０８の各々には、７本の外部接続端子１１４の内側端部１１４ｄが接続されている。
【００４４】
第２連結部１０８は、リードフレーム１０２を構成する金属板の厚さに対して薄化されている。本実施形態においては、第２連結部１０８は、上面１０２ａ又は下面１０２ｂのいずれか一面（本実施形態においては上面１０２ａとする）から薄化されている。第２連結部１０８は、例えば１００μｍに薄化される。
【００４５】
本実施形態に係るリードフレーム１０２が有する各構成は、物理的且つ電気的に互いに連結されている。
【００４６】
以上、本実施形態に係る半導体パッケージ１００の製造方法において用いられるリードフレーム１０２の構成について説明した。次いで、本実施形態に係る半導体パッケージ１００の製造方法について詳細に説明する。
【００４７】
先ず、上述したリードフレーム１０２を準備する（図５Ａ）。
【００４８】
次いで、リードフレーム１０２の上面１０２ａのダイパッド１０４上に半導体チップ１１６を配置する。半導体チップ１１６は、複数の外部接続端子１１４に電気的に接続される。本実施形態においては、半導体チップ１１６及び複数の外部接続端子１１４の各々は、ワイヤ１１８で結線される（図５Ｂ）。
【００４９】
次いで、ダイパッド１０４、複数の外部接続端子１１４及び半導体チップ１１６を埋設する封止材１２０を形成する（図５Ｃ）。封止材１２０は、複数の外部接続端子１１４の各々の外側端部１１４ｅを露出する。
【００５０】
本実施形態における封止材１２０の形成は、リードフレーム１０２の上面１０２ａ側の一部を埋設し、下面１０２ｂを露出する。つまり、複数の領域Ａの各々において、複数の外部接続端子１１４の上面１１４ａの一部、第１連結部１０６の上面、ダイパッド１０４の下面、複数の外部接続端子１１４の下面１１４ｂ、第１連結部１０６の下面及び第２連結部１０８の下面が露出される。
【００５１】
封止材１２０の形成は、金型を用いて行われる。図５Ｂの状態で金型の内部に設置し、金型内部に高圧で封止材を押し込むことによって金型内部の空間を充填する。封止材１２０としては、熱硬化性樹脂を用いることができる。熱硬化性樹脂としては例えばエポキシ樹脂を用いることができる。
【００５２】
次いで、第１開口部１００ｂを形成する（図５Ｄ及び図５Ｅ）。第１開口部１００ｂは、少なくともリードフレーム１０２を貫通し、複数の外部接続端子１１４及び第１連結部１０６の連結部を除去する。これによって、複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃが露出される。ここで、第１開口部１００ｂの側壁の形状は、複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃの形状に対応する。第１開口部１００ｂは、金型加工により形成することができる。金型加工としては、所定のパターンを有する金型によるプレス加工を用いることができる。
【００５３】
本実施形態においては、複数の領域Ａの各々の４箇所に溝状の第１開口部１００ｂを形成する。つまり、領域Ａの４辺の各々に沿って溝状の第１開口部１００ｂを形成する。
【００５４】
尚、本実施形態においては、第１開口部１００ｂの形状として矩形状の例を示したが、これに限られるものではない。前述のように、第１開口部１００ｂの側壁の形状は、複数の外部接続端子１１４の外側端部１１４ｅの側面の形状に対応することから、所望の複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃの形状に応じて第１開口部１００ｂの形状を選択してもよい。例えば、複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃは凸状の形状を有していてもよい。更に、曲線を含む形状を有していてもよい。
【００５５】
次いで、リードフレーム１０２に電流を供給する電解めっき処理を施す（図５Ｆ及び図５Ｇ）。これにより、リードフレーム１０２の露出した領域にめっき１２２を形成する。
【００５６】
めっき１２２の材料としては、半田の濡れ性を改善し、半導体パッケージ１００が搭載されるプリント基板の配線等の外部配線と、外部接続端子１１４との電気抵抗を低下させる金属が好ましい。具体的なめっき１２２の材料としては、例えばＳｎ（錫）、又はＳｎにＡｇ（銀）、Ｃｕ（銅）、Ｂｉ（ビスマス）等の金属を添加したもの等を用いることができる。
【００５７】
前述の工程において、第１開口部１００ｂを形成したことによって、複数の外部接続端子１１４及び第１連結部１０６の連結部を除去した。しかし、複数の外部接続端子１１４の各々は、第２連結部１０８を介してリードフレーム１０２に連結されている。よって、当該電解めっき処理において複数の外部接続端子１１４にも電流が供給され、露出した領域にめっき処理を施すことができる。
【００５８】
ここで、複数の外部接続端子１１４の上面１１４ａの一部、第１連結部１０６の上面、ダイパッド１０４の下面、複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃ、複数の外部接続端子１１４の下面１１４ｂ、第１連結部１０６の下面及び第２連結部１０８の下面が露出されているため、これらの領域にめっき１２２が形成される。ここで、第１開口部１００ｂを形成したことによって、複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃにめっき１２２が形成される。
【００５９】
従来の半導体パッケージ１００の製造方法においては、本実施形態のような第１開口部１００ｂを形成する工程を含まないため、外部接続端子１１４の外側端部１１４ｅの側面１１４ｃにめっき１２２は形成されない。
【００６０】
次いで、リードフレーム１０２の下面１０２ｂから、複数の外部接続端子１１４及び第２連結部１０８を分離する溝部１００ａを形成する（図５Ｈ及び図５Ｉ）。溝部１００ａは有底であり、リードフレーム１０２を貫通しない。溝部１００ａは、薄化された第２連結部１０８を貫通する深さであればよい。これによって、複数の外部接続端子１１４の各々が分離される。
【００６１】
溝部１００ａは、切削加工によって形成することができる。切削加工としては、例えばダイシングソーを用いた切削加工を適用することができる。ダイシングソー用いた切削加工は、ダイヤモンド製の円形刃であるダイシングブレードを高速回転させ、純水で冷却・切削屑の洗い流しを行いながら切削する。
【００６２】
本実施形態においては、半導体パッケージ１００の下面の４辺に沿って、４箇所に溝部１００ａを形成している。更に、本実施形態においては、切削加工によって第２連結部１０８が完全に除去されている。しかし、この切削加工は、複数の外部接続端子１１４の各々を分離すればよく、必ずしも第２連結部１０８を完全に除去する必要は無い。
【００６３】
次いで、金型加工により、複数の半導体パッケージ１００に個片化する。以上の工程により、図１乃至図４に示した本実施形態に係る半導体パッケージ１００を得ることができる。
【００６４】
以上、本実施形態に係る半導体パッケージ１００の製造方法について説明した。本実施形態に係る半導体パッケージ１００の製造方法によれば、外部接続端子１１４の露出した外側端部１１４ｅの側面１１４ｃにもめっき１２２を形成することができる。よって、外部接続端子１１４の外側端部１１４ｅの側面１１４ｃの半田の濡れ性が改善された半導体パッケージ１００を提供することができる。
【００６５】
＜第２実施形態＞
［半導体パッケージ２００の構成］
本実施形態に係る半導体パッケージ２００の構成について、図面を参照して説明する。
【００６６】
図１４は、本実施形態に係る半導体パッケージ２００の構成を説明する拡大斜視図である。この図は、半導体パッケージ２００の上面及び下面側のそれぞれから見た斜視図であり、外部接続端子１１４近傍を拡大して示している。図６は、本実施形態に係る半導体パッケージ２００の構成を説明する下面図及び側面図である。図７は、本実施形態に係る半導体パッケージ２００の構成を説明する上面図及び断面図である。図８は、本実施形態に係る半導体パッケージ２００の構成を説明する下面及び断面の拡大図である。ここで、図７の上面図においては、封止された半導体チップ１１６等の説明のため、封止材１２０の一部を切り取って示している。
【００６７】
以下の説明においては、第１実施形態に係る半導体パッケージ１００と共通する構成要素についての説明は省略し、相違点を中心に説明する。
【００６８】
本実施形態に係る半導体パッケージ２００は、第１実施形態に係る半導体パッケージ１００と比べると、外部接続端子１１４の構成が異なっている。具体的には、例えば図６及び図７に示すように、本実施形態に係る半導体パッケージ２００は、複数の外部接続端子１１４の各々は、外側端部１１４ｅの側面に凸部１１４ｇを有している。凸部１１４ｇは、封止材１２０が占める領域であるモールドライン１２０ａの外側に突出している。凸部１１４ｇの上面及び下面は、それぞれ、外部接続端子１１４の上面１１４ａ及び下面１１４ｂと実質的に同一の平面上に配置される。めっき１２２が施される第１領域１１４ｆは、凸部１１４ｇの頂部１１４ｈを含んでいる。本実施形態においては、第１領域１１４ｆは、凸部１１４ｇの頂部１１４ｈに等しい。
【００６９】
本実施形態に係る半導体パッケージ２００は、複数の外部接続端子１１４の露出された表面には、下面１１４ｂのみならず、外側端部１１４ｅの側面１１４ｃの一部にもめっき１２２が施されている。このような構成を有することによって、複数の外部接続端子１１４の各々の外側端部１１４ｅの側面１１４ｃは、半田の濡れ性が向上する。これによって、半導体パッケージ２００を半田によりプリント基板等に搭載する際、良好なフィレットを形成することができる。
【００７０】
［半導体パッケージ２００の製造方法］
本実施形態に係る半導体パッケージ２００の製造方法について、図面を参照して詳細に説明する。図９Ａ乃至図９Ｅは、本実施形態に係る半導体パッケージ２００の製造方法を説明する図である。これらの図において、図９Ａ〜図９Ｄは、本実施形態に係る半導体パッケージ２００の製造方法を説明する上面図及び断面図である。図９Ｅは、図９Ｄの状態における下面及び断面を拡大した図である。
【００７１】
先ず、本実施形態に係る半導体パッケージ２００の製造方法に用いるリードフレーム２０２の構成について詳細に説明する。
【００７２】
図９Ａは、本実施形態に係る半導体パッケージ２００の製造方法に用いるリードフレーム２０２の平面図及び断面図である。リードフレーム２０２は、金属板から構成され、複数の半導体パッケージ２００に個片化される複数の領域Ａを備えている。
【００７３】
リードフレーム２０２を構成する金属板の厚み、材料等については、第１実施形態において説明したものと同様である。
【００７４】
金属板は、エッチング加工又は金型を用いたパンチング加工を含む処理により、以下で説明するリードフレーム２０２に加工することができる。
【００７５】
複数の領域Ａの各々は、ダイパッド１０４、複数の外部接続端子１１４、及び第１連結部１０６を含んでいる。
【００７６】
ここで、ダイパッド１０４及び複数の外部接続端子１１４の構成については、第１実施形態において説明したものと同様である。以下では、第１連結部１０６の構成の相違点について説明する。
【００７７】
本実施形態に係るリードフレーム２０２においては、第１連結部１０６は、複数の外部接続端子１１４の外側端部１１４ｅに沿って配置された第１開口部１０６ａを有する。更に、本実施形態においては、複数の領域Ａの各々の４箇所に溝状の第１開口部１０６ａが配置されている。つまり、領域Ａの４辺の各々に沿って溝状の第１開口部１０６ａが配置されている。
【００７８】
第１開口部１０６ａの各々の配置としては、第１連結部１０６において、第１開口部１０６ａの側壁が複数の外部接続端子１１４に可能な限り近接して配置されることが好ましい。一方、第１連結部１０６及び複数の外部接続端子１１４の連結部の強度を保つ観点からは、そのために十分な距離を設けることが好ましい。
【００７９】
本実施形態に係るリードフレーム２０２が有する各構成は、物理的且つ電気的に互いに連結されている。
【００８０】
以上、本実施形態に係る半導体パッケージ２００の製造方法において用いられるリードフレーム２０２の構成について説明した。次いで、本実施形態に係る半導体パッケージ２００の製造方法について詳細に説明する。
【００８１】
先ず、上述したリードフレーム２０２を準備する（図９Ａ）。
【００８２】
次いで、リードフレーム２０２の上面２０２ａのダイパッド１０４の上に半導体チップ１１６を配置する。半導体チップ１１６は、複数の外部接続端子１１４に電気的に接続される。本実施形態においては、半導体チップ１１６及び前記複数の外部接続端子１１４の各々をワイヤ１１８で結線される（図９Ｂ）。
【００８３】
次いで、ダイパッド１０４、複数の外部接続端子１１４及び半導体チップ１１６を埋設する封止材１２０を形成する（図９Ｃ）。封止材１２０は、複数の外部接続端子１１４の各々の外側端部１１４ｅを露出する。封止材１２０の形成は、金型加工によって行われる。
【００８４】
次いで、リードフレーム２０２に電流を供給する電解めっき処理を施す（図９Ｄ及び図９Ｅ）。これにより、リードフレーム２０２の露出した領域にめっき１２２を形成する。
【００８５】
次いで、金型加工により、複数の半導体パッケージ２００に個片化する。これと共に、第１開口部１０６ａの側壁の一部を側面に有する複数の外部接続端子１１４の各々を形成する。金型加工による個片化においては、所定のパターンを有する金型によるプレス加工を用いることができ、図９Ｅに示したパターン２００ａに沿って切断する。ここで、第１開口部１０６ａの側壁の形状は、複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃの形状に対応する。以上の工程により、図６乃至図８に示した本実施形態に係る半導体パッケージ２００を得ることができる。
【００８６】
尚、本実施形態においては、第１開口部１０６ａの形状として矩形状の例を示したが、これに限られるものではない。前述のように、第１開口部１０６ａの側壁の形状は、複数の外部接続端子１１４の外側端部１１４ｅの側面の形状に対応することから、所望の複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃの形状に応じて第１開口部１０６ａの形状を選択してもよい。例えば、複数の外部接続端子１１４の外側端部１１４ｅの側面１１４ｃは、半楕円状、三角形状の凸形状を有していてもよい。
【００８７】
以上、本実施形態に係る半導体パッケージ２００の製造方法について説明した。本実施形態に係る半導体パッケージ２００の製造方法によれば、外部接続端子１１４の露出した外側端部１１４ｅの側面１１４ｃにもめっき１２２を形成することができる。よって、外部接続端子１１４の外側端部１１４ｅの側面１１４ｃの半田の濡れ性が改善された半導体パッケージ２００を提供することができる。
【００８８】
＜第３実施形態＞
［半導体パッケージ３００の構成］
本実施形態に係る半導体パッケージ３００の構成について、図面を参照して説明する。
【００８９】
図１５は、本実施形態に係る半導体パッケージ３００の構成を説明する拡大斜視図である。この図は、半導体パッケージ３００の上面及び下面側のそれぞれから見た斜視図であり、外部接続端子１１４近傍を拡大して示している。図１０は、本実施形態に係る半導体パッケージ３００の構成を説明する下面図及び側面図である。図１１は、本実施形態に係る半導体パッケージ３００の構成を説明する上面図及び断面図である。ここで、図１１の上面図においては、封止された半導体チップ１１６等の説明のため、封止材１２０の一部を切り取って示している。尚、本実施形態においては、一括モールド方式による半導体パッケージ３００の構成及び製造方法を例示して説明するが、第１実施形態及び第２実施形態で例示した個片モールド方式にも適用することができる。
【００９０】
以下の説明においては、第１実施形態に係る半導体パッケージ１００と共通する構成要素についての説明は省略し、相違点を中心に説明する。
【００９１】
本実施形態に係る半導体パッケージ３００は、第１実施形態に係る半導体パッケージ１００と比べると、複数の外部接続端子１１４の各々は、外側端部１１４ｅの側面１１４ｃにテーパー部１１４ｉを有し、めっき１２２が施される第１領域１１４ｆは、当該テーパー部１１４ｉ部を含む点で異なっている。本実施形態においては、第１領域１１４ｆは、テーパー部１１４ｉに等しい。
【００９２】
［半導体パッケージ３００の製造方法］
本実施形態に係る半導体パッケージ３００の製造方法について、図面を参照して説明する。図１２Ａ乃至図１２Ｅは、本実施形態に係る半導体パッケージ３００の製造方法を説明する上面図及び断面図である。
【００９３】
先ず、本実施形態に係る半導体パッケージ３００の製造方法に用いるリードフレーム３０２の構成について詳細に説明する。
【００９４】
図１２Ａは、本実施形態に係る半導体パッケージ３００の製造方法に用いるリードフレーム３０２の平面図及び断面図である。リードフレーム３０２は、金属板から構成され、ダイシングライン３０２ｄによって区画され、複数の半導体パッケージ３００に個片化される複数の領域Ａを備えている。
【００９５】
リードフレーム３０２を構成する金属板の厚み、材料等については、第１実施形態において説明したものと同様である。
【００９６】
金属板は、エッチング加工又は金型を用いたパンチング加工を含む処理により、以下で説明するリードフレーム３０２に加工することができる。
【００９７】
複数の領域Ａの各々は、ダイパッド１０４、複数の外部接続端子１１４、及び第１連結部１０６を含んでいる。
【００９８】
ここで、ダイパッド１０４、複数の外部接続端子１１４及び第１連結部１０６の構成については、第１実施形態において説明したものと同様であるため、詳細な説明は省略する。
【００９９】
本実施形態に係るリードフレーム３０２が有する各構成は、物理的且つ電気的に互いに連結されている。
【０１００】
以上、本実施形態に係る半導体パッケージ３００の製造方法において用いられるリードフレーム３０２の構成について説明した。次いで、本実施形態に係る半導体パッケージ３００の製造方法について詳細に説明する。
【０１０１】
先ず、上述したリードフレーム３０２を準備する（図１２Ａ）。
【０１０２】
次いで、リードフレーム３０２の上面３０２ａのダイパッド１０４の上に半導体チップ１１６を配置する。半導体チップ１１６は、複数の外部接続端子１１４に電気的に接続される。本実施形態においては、半導体チップ１１６及び複数の外部接続端子１１４の各々をワイヤ１１８で結線する（図１２Ｂ）。
【０１０３】
次いで、ダイパッド１０４、複数の外部接続端子１１４及び半導体チップ１１６を埋設する封止材１２０を形成する（図１２Ｃ）。封止材１２０は、複数の外部接続端子１１４の各々の下面１１４ｂを露出する。封止材１２０の形成は、金型加工によって行われる。
【０１０４】
次いで、切削加工により、複数の外部接続端子１１４の各々の外側端部１１４ｅの下面１１４ｂの少なくとも一部を薄化する（図１２Ｄ）。
【０１０５】
本実施形態においては、底部の領域がダイシングライン３０２ｄを含む溝部３０２ｅを形成することによって薄化された領域を形成している。溝部３０２ｅは、側壁に傾斜を有している。この傾斜によって、平面視において、溝部３０２ｅの開口縁が、底部の外側に配置されることになる。
【０１０６】
次いで、リードフレーム３０２に電流を供給する電解めっき処理を施す。これにより、リードフレーム３０２の露出した領域にめっき１２２を形成する（図１２Ｅ）。
【０１０７】
次いで、切削加工により、複数の半導体パッケージ３００に個片化する。以上の工程により、図１０及び図１１に示した本実施形態に係る半導体パッケージ３００を得ることができる。
【０１０８】
このとき、ダイシングライン３０２ｄは溝部３０２ｅの底部内に配置されるため、傾斜を有する溝部３０２ｅの側壁は切削されずに残存する。これによって、外側端部１１４ｅにテーパー部１１４ｉを有する外部接続端子１１４を形成することができる。
【０１０９】
以上、本実施形態に係る半導体パッケージ３００の製造方法について説明した。本実施形態に係る半導体パッケージ３００の製造方法によれば、外部接続端子１１４の露出した外側端部１１４ｅの側面１１４ｃにもめっき１２２を形成することができる。よって、外部接続端子１１４の外側端部１１４ｅの側面１１４ｃの半田の濡れ性が改善された半導体パッケージ３００を提供することができる。
【０１１０】
以上、本発明の好ましい実施形態による半導体パッケージ及び半導体パッケージの製造方法について説明した。しかし、これらは単なる例示に過ぎず、本発明の技術的範囲はそれらには限定されない。実際、当業者であれば、特許請求の範囲において請求されている本発明の要旨を逸脱することなく、種々の変更が可能であろう。よって、それらの変更も当然に、本発明の技術的範囲に属すると解されるべきである。
【符号の説明】
【０１１１】
１００、２００、３００：半導体パッケージ
１００ａ：溝部
１００ｂ：第１開口部
１０２、２０２、３０２：リードフレーム
１０２ａ：上面
１０２ｂ：下面
１０２ｃ：側面
１０４：ダイパッド
１０４ａ：上面
１０４ｂ：下面
１０４ｃ：側面
１０６：第１連結部
１０８：第２連結部
１１０：第３連結部
１１４：外部接続端子
１１４ａ：上面
１１４ｂ：下面
１１４ｃ：側面
１１４ｄ：内側端部
１１４ｅ：外側端部
１１４ｆ：第１領域
１１４ｇ：凸部
１１４ｈ：頂部
１１４ｉ：テーパー部
１１６：半導体チップ
１１８：ワイヤ
１２０：封止材
１２０ａ：モールドライン
１２２：めっき
【図１】
2017162903.tif 000003
【図２】
2017162903.tif 000004
【図３】
2017162903.tif 000005
【図４】
2017162903.tif 000006
【図５Ａ】
2017162903.tif 000007
【図５Ｂ】
2017162903.tif 000008
【図５Ｃ】
2017162903.tif 000009
【図５Ｄ】
2017162903.tif 000010
【図５Ｅ】
2017162903.tif 000011
【図５Ｆ】
2017162903.tif 000012
【図５Ｇ】
2017162903.tif 000013
【図５Ｈ】
2017162903.tif 000014
【図５Ｉ】
2017162903.tif 000015
【図６】
2017162903.tif 000016
【図７】
2017162903.tif 000017
【図８】
2017162903.tif 000018
【図９Ａ】
2017162903.tif 000019
【図９Ｂ】
2017162903.tif 000020
【図９Ｃ】
2017162903.tif 000021
【図９Ｄ】
2017162903.tif 000022
【図９Ｅ】
2017162903.tif 000023
【図１０】
2017162903.tif 000024
【図１１】
2017162903.tif 000025
【図１２Ａ】
2017162903.tif 000026
【図１２Ｂ】
2017162903.tif 000027
【図１２Ｃ】
2017162903.tif 000028
【図１２Ｄ】
2017162903.tif 000029
【図１２Ｅ】
2017162903.tif 000030
【図１３】
2017162903.tif 000031
【図１４】
2017162903.tif 000032
【図１５】
2017162903.tif 000033