(57)【要約】【課題】回路規模と消費電力を低減した半導体装置、又は、該半導体装置を有し、且つ大容量の画像データの圧縮を行う電子機器を提供する。【解決手段】ニューロン回路と、シナプス回路と、でホップフィールド型のニューラルネットワークの半導体装置を構成する。シナプス回路は、アナログメモリと、書き込み制御回路と、を有し、書き込み制御回路をチャネル形成領域に酸化物半導体を有するトランジスタで構成する。これにより、アナログメモリのデータ保持の寿命を延ばし、且つデータ保持のためのリフレッシュ動作を無くすことができ、半導体装置の消費電力を低減できる。また、この半導体装置を利用することにより、映像データにおいて、学習させた画像データと任意の画像データを比較して、一致、類似、又は不一致の判定を行うことができる。これにより、データ圧縮方法の１つである、動き補償予測を、映像データに適応することができる。【選択図】図１
2017054502.tif 000002
【特許請求の範囲】
【請求項１】
第１乃至第４回路と、を有し、
前記第１回路は、第１チャージポンプ回路と、第２チャージポンプ回路と、アナログメモリと、論理回路と、を有し、
前記第１チャージポンプ回路と前記第２チャージポンプ回路は、それぞれ第１トランジスタを有し、
前記第１トランジスタは、チャネル形成領域に酸化物半導体を有し、
前記論理回路は、第１入力端子と、第２入力端子と、第１出力端子と、第２出力端子と、を有し、
前記第２回路は、第３入力端子と、第３出力端子と、を有し、
前記第３回路は、前記第２回路と同じ回路構成を有し、
前記第３回路は、第４入力端子と、第４出力端子と、を有し、
前記第４回路は、第５入力端子と、第６入力端子と、第５出力端子と、を有し、
前記第１入力端子は、前記第５入力端子と、前記第３出力端子と、に電気的に接続され、
前記第２入力端子は、前記第４出力端子と電気的に接続され、
前記第１出力端子は、前記第１チャージポンプ回路と電気的に接続され、
前記第２出力端子は、前記第２チャージポンプ回路と電気的に接続され、
前記アナログメモリは、前記第１チャージポンプ回路と、前記第２チャージポンプ回路と、前記第６入力端子と、に電気的に接続され、
前記第５出力端子は、前記第４入力端子と電気的に接続されていることを特徴とする半導体装置。
【請求項２】
請求項１において、更に、第５回路を有し、
前記第５回路は、前記第４回路と同じ回路構成を有し、
前記第５回路は、第７入力端子と、第８入力端子と、第６出力端子と、を有し、
前記第７入力端子は、前記第２入力端子と、前記第４出力端子と、に電気的に接続され、
前記第８入力端子は、前記第６入力端子と、前記アナログメモリと、に電気的に接続され、
前記第６出力端子は、前記第３入力端子と電気的に接続されていることを特徴とする半導体装置。
【請求項３】
請求項１、又は請求項２において、
前記第４回路は、第２乃至第５トランジスタと、インバータと、を有し、
前記第２トランジスタの第１端子は、前記第３トランジスタの第１端子と電気的に接続され、
前記第４トランジスタの第１端子は、前記第５トランジスタの第１端子と電気的に接続され、
前記第３トランジスタのゲートは、前記インバータの入力端子と、前記第５入力端子と、に電気的に接続され、
前記第４トランジスタのゲートは、前記第６入力端子と電気的に接続され、
前記第５トランジスタのゲートは、前記インバータの出力端子と電気的に接続されることを特徴とする半導体装置。
【請求項４】
請求項１、又は請求項２において、
前記第４回路は、第２乃至第５トランジスタと、インバータと、を有し、
前記第２トランジスタの第１端子は、前記第３トランジスタの第１端子と電気的に接続され、
前記第４トランジスタの第１端子は、前記第５トランジスタの第１端子と電気的に接続され、
前記第３トランジスタのゲートは、前記インバータの出力端子と電気的に接続され、
前記第４トランジスタのゲートは、前記第６入力端子と電気的に接続され、
前記第５トランジスタのゲートは、前記インバータの入力端子と、前記第５入力端子と、に電気的に接続されることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第２回路は、抵抗素子と、コンパレータと、フリップフロップ回路と、セレクタと、を有し、
前記フリップフロップ回路の出力端子は、前記セレクタの第１入力端子と電気的に接続され、
前記コンパレータの非反転入力端子は、前記抵抗素子と、前記第３入力端子と、に電気的に接続され、
前記コンパレータの出力端子は、前記セレクタの第２入力端子と電気的に接続され、
前記セレクタの出力端子は、前記第３出力端子と電気的に接続されることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第１トランジスタは、バックゲートを有することを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、更に第６トランジスタを有し、
前記第６トランジスタの第１端子は、アナログメモリと電気的に接続されることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一に記載の半導体装置を利用した、映像データを符号化するためのエンコーダを有する電子機器であり、
前記映像データは、第１データと、第２データと、を有し、
前記半導体装置に前記第１データと前記第２データを入力したとき、前記半導体装置が前記第１データと前記第２データの比較を行い、
前記第１データと前記第２データが一致したときに、前記第１データから前記第２データへの変位ベクトルを取得することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、又は該半導体装置を有する電子機器に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、プロセッサ、コンバータ、エンコーダ、デコーダ、チューナ、電子機器、それらの駆動方法、それらの製造方法、それらの検査方法、又はそれらのシステムを一例として挙げることができる。
【背景技術】
【０００３】
ニューラルネットワークは、神経回路網をモデルにした情報処理システムである。ニューラルネットワークを利用することで、従来のノイマン型コンピュータよりも高性能なコンピュータが実現できると期待されており、近年、電子回路上でニューラルネットワークを構築する種々の研究が進められている。
【０００４】
ニューラルネットワークでは、ニューロンを模したユニットが、シナプスを模したユニットを介して、互いに結合された構成となっている。この結合の強度を変更することで、様々な入力パターンに対して学習し、パターン認識や連想記憶などを高速に実行できると考えられている。また、非特許文献１には、ニューラルネットワークによる自己学習機能を備えたチップに関する技術が記載されている。
【０００５】
ところで、テレビジョン（ＴＶ）は、大画面化に伴い、高精細度の映像を視聴できることが望まれている。そのため、超高精細度テレビジョン（ＵＨＤＴＶ；４Ｋ、８Ｋ）放送の実用化が推し進められている。ＵＨＤＴＶ放送が推進されている日本国では、２０１５年に通信衛星（ＣＳ）及び光回線による４Ｋ放送サービスが開始されている。今後、放送衛星（ＢＳ）によるＵＨＤＴＶ放送の試験放送の開始が予定されている。そのため、８Ｋ放送に対応するための各種の電子機器が開発されている（非特許文献２）。８Ｋの実用放送では、４Ｋ放送、２Ｋ放送（フルハイビジョン放送）も併用される予定である。
【０００６】
また、撮像素子は、デジタルカメラや携帯電話などの電子機器に広く搭載されている。前述したとおり、ＵＨＤＴＶ放送の実用化が図られており、これに伴い、近年、撮像素子の多画素化が進んでいる。撮像素子の多画素化が進むと、必然的に撮像で扱う情報量も増大している。そのため、データの読み出しや転送の高速化が求められている。撮像素子の多画素化に伴う画像データの量の増加に対処する技術として、画像データの圧縮が知られている。特許文献１には、動画撮影時や連写時において、前回の撮像画像データと今回の撮像画像データとの差分データを算出してデータ圧縮を行う撮像素子モジュールが開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２９６３５３号公報
【非特許文献】
【０００８】
【非特許文献１】Ｙｕｔａｋａ  Ａｒｉｍａ  ｅｔ  ａｌ，”Ａ  Ｓｅｌｆ−Ｌｅａｒｎｉｎｇ  Ｎｅｕｒａｌ  Ｎｅｔｗｏｒｋ  Ｃｈｉｐ  ｗｉｔｈ  １２５  Ｎｅｕｒｏｎｓ  ａｎｄ  １０Ｋ  Ｓｅｌｆ−Ｏｒｇａｎｉｚａｔｉｏｎ  Ｓｙｎａｐｓｅｓ．”  ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．２６，ＮＯ．４，  ＡＰＲＩＬ  １９９１，  ｐｐ．６０７−６１１
【非特許文献２】Ｓ．Ｋａｗａｓｈｉｍａ，  ｅｔ  ａｌ．，”１３．３−Ｉｎ．  ８Ｋ  Ｘ  ４Ｋ  ６６４−ｐｐｉ  ＯＬＥＤ  Ｄｉｓｐｌａｙ  Ｕｓｉｎｇ  ＣＡＡＣ−ＯＳ  ＦＥＴｓ”、ＳＩＤ  ２０１４  ＤＩＧＥＳＴ，ｐｐ．６２７―６３０．
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ニューラルネットワークを半導体装置として構築するには、第１ニューロン回路と第２ニューロン回路との間の結合強度を記憶し、第１ニューロン回路の出力とその結合強度とを乗じて足し合わせる積和演算を実行するシナプス回路を実現する必要がある。つまり、結合強度を保持するメモリ、積和演算を実行する乗算回路と加算回路などを該半導体装置に実装する必要がある。
【００１０】
該メモリ、該乗算回路、該加算回路などをデジタル回路で構成する場合、該メモリは、多ビットの情報の記憶ができる仕様とする必要があり、加えて、該乗算回路、及び該加算回路は、多ビットの演算を取り扱うことができる仕様とする必要がある。つまり、ニューラルネットワークをデジタル回路で構成するには、大規模なメモリ、大規模な乗算回路、及び大規模な加算回路が必要となり、そのため、該デジタル回路のチップ面積が増大する。
【００１１】
また、該メモリ、該乗算回路、該加算回路などをアナログ回路で構成する場合、該メモリは、アナログデータの情報が記憶できる仕様とする必要があり、加えて、該乗算回路、該加算回路は、アナログ演算を取り扱うことができる仕様とする必要がある。つまり、該メモリは、アナログメモリを用いる必要がある。例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）タイプのメモリセルをアナログメモリとして用いることができるが、容量の大きい容量素子や、定期的にリフレッシュ動作を行うことができる回路を実装する必要があるため、該アナログ回路のチップ面積が大きくなる。また、定期的にアナログデータのリフレッシュ動作が行われるため、消費電力も増大する。
【００１２】
ところで、８Ｋ放送における映像符号化方式には、新たな規格Ｈ．２６５  ｜  ＭＰＥＧ−Ｈ  ＨＥＶＣ（Ｈｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  Ｖｉｄｅｏ  Ｃｏｄｉｎｇ、以下  ＨＥＶＣ）が採択されている。８Ｋ放送の映像の解像度（水平・垂直の画素数）は７６８０×４３２０であり、４Ｋ（３８４０×２１６０）の４倍、２Ｋ（１９２０×１０８０）の１６倍である。そのため、８Ｋ放送では大容量の画像データを取り扱う必要がある。
【００１３】
８Ｋ放送のような大容量の画像データを、限られた放送帯域で送信するためには、画像データを如何に圧縮（エンコード）するかが重要となっている。エンコーダでは、フレーム内予測（隣接画素間の差分データ取得）、フレーム間予測（フレーム間の各画素の差分データ取得）、動き補償予測（移動体の動きを予測して、当該移動体が移動した画像との各画素の差分データ取得）、直交変換（離散コサイン変換）、符号化などにより、画像データの圧縮を実現している。
【００１４】
リアルタイムで放送信号を送出する場合、画像データの圧縮を非常に効率良く実行する必要がある。つまり、８Ｋ放送で取り扱う大容量の画像データを送出するとき、高効率のエンコーダが必要となる。
【００１５】
本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。又は、本発明の一態様は、新規な半導体装置を有するモジュールを提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置を有するモジュールを使用した電子機器を提供することを課題の一とする。又は、本発明の一態様は、新規なモジュール、新規な電子機器、又は新規なシステムなどを提供することを課題の一とする。
【００１６】
又は、本発明の一態様は、学習機能、パターン認識機能などを有する新規な半導体装置を提供することを課題の一とする。又は、本発明の一態様は、回路規模が低減された新規な半導体装置を提供することを課題の一とする。又は、本発明の一態様は、消費電力が低減された新規な半導体装置を提供することを課題の一とする。
【００１７】
又は、本発明の一態様は、新規な半導体装置によって、大容量のデータを圧縮する方法を提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置によって、高効率なデータを圧縮する方法を提供することを課題の一とする。
【００１８】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した記載、及び他の課題の全てを解決する必要はない。
【課題を解決するための手段】
【００１９】
（１）
本発明の一態様は、第１乃至第４回路と、を有し、第１回路は、第１チャージポンプ回路と、第２チャージポンプ回路と、アナログメモリと、論理回路と、を有し、第１チャージポンプ回路と第２チャージポンプ回路は、それぞれ第１トランジスタを有し、第１トランジスタは、チャネル形成領域に酸化物半導体を有し、論理回路は、第１入力端子と、第２入力端子と、第１出力端子と、第２出力端子と、を有し、第２回路は、第３入力端子と、第３出力端子と、を有し、第３回路は、第２回路と同じ回路構成を有し、第３回路は、第４入力端子と、第４出力端子と、を有し、第４回路は、第５入力端子と、第６入力端子と、第５出力端子と、を有し、第１入力端子は、第５入力端子と、第３出力端子と、に電気的に接続され、第２入力端子は、第４出力端子と電気的に接続され、第１出力端子は、第１チャージポンプ回路と電気的に接続され、第２出力端子は、第２チャージポンプ回路と電気的に接続され、アナログメモリは、第１チャージポンプ回路と、第２チャージポンプ回路と、第６入力端子と、に電気的に接続され、第５出力端子は、第４入力端子と電気的に接続されていることを特徴とする半導体装置である。
【００２０】
（２）
又は、本発明の一態様は、前記（１）において、更に、第５回路を有し、第５回路は、第４回路と同じ回路構成を有し、第５回路は、第７入力端子と、第８入力端子と、第６出力端子と、を有し、第７入力端子は、第２入力端子と、第４出力端子と、に電気的に接続され、第８入力端子は、第６入力端子と、アナログメモリと、に電気的に接続され、第６出力端子は、第３入力端子と電気的に接続されていることを特徴とする半導体装置である。
【００２１】
（３）
又は、本発明の一態様は、前記（１）、又は前記（２）において、第４回路は、第２乃至第５トランジスタと、インバータと、を有し、第２トランジスタの第１端子は、第３トランジスタの第１端子と電気的に接続され、第４トランジスタの第１端子は、第５トランジスタの第１端子と電気的に接続され、第３トランジスタのゲートは、インバータの入力端子と、第５入力端子と、に電気的に接続され、第４トランジスタのゲートは、第６入力端子と電気的に接続され、第５トランジスタのゲートは、インバータの出力端子と電気的に接続されることを特徴とする半導体装置である。
【００２２】
（４）
又は、本発明の一態様は、前記（１）、又は前記（２）において、第４回路は、第２乃至第５トランジスタと、インバータと、を有し、第２トランジスタの第１端子は、第３トランジスタの第１端子と電気的に接続され、第４トランジスタの第１端子は、第５トランジスタの第１端子と電気的に接続され、第３トランジスタのゲートは、インバータの出力端子と電気的に接続され、第４トランジスタのゲートは、第６入力端子と電気的に接続され、第５トランジスタのゲートは、インバータの入力端子と、第５入力端子と、に電気的に接続されることを特徴とする半導体装置である。
【００２３】
（５）
又は、本発明の一態様は、前記（１）乃至（４）のいずれか一において、第２回路は、抵抗素子と、コンパレータと、フリップフロップ回路と、セレクタと、を有し、フリップフロップ回路の出力端子は、セレクタの第１入力端子と電気的に接続され、コンパレータの非反転入力端子は、抵抗素子と、第３入力端子と、に電気的に接続され、コンパレータの出力端子は、セレクタの第２入力端子と電気的に接続され、セレクタの出力端子は、第３出力端子と電気的に接続されることを特徴とする半導体装置である。
【００２４】
（６）
又は、本発明の一態様は、前記（１）乃至（５）のいずれか一において、第１トランジスタは、バックゲートを有することを特徴とする半導体装置である。
【００２５】
（７）
又は、本発明の一態様は、前記（１）乃至（６）のいずれか一において、更に第６トランジスタを有し、第６トランジスタの第１端子は、アナログメモリと電気的に接続されることを特徴とする半導体装置である。
【００２６】
（８）
又は、本発明の一態様は、前記（１）乃至（８）のいずれか一に記載の半導体装置を利用した、映像データを符号化するためのエンコーダを有する電子機器であり、映像データは、第１データと、第２データを有し、半導体装置に第１データと第２データを入力したとき、前記半導体装置が第１データと第２データの比較を行い、第１データと第２データが一致したときに、第１データから第２データへの変位ベクトルを取得することを特徴とする電子機器である。
【発明の効果】
【００２７】
本発明の一態様によって、新規な半導体装置を提供することができる。又は、本発明の一態様によって、新規な半導体装置を有するモジュールを提供することができる。又は、本発明の一態様によって、新規な半導体装置を有するモジュールを使用した電子機器を提供することができる。又は、本発明の一態様によって、新規なモジュール、新規な電子機器、又は新規なシステムなどを提供することができる。
【００２８】
又は、本発明の一態様によって、学習機能、パターン認識機能などを有する新規な半導体装置を提供することができる。又は、本発明の一態様によって、回路規模を低減した新規な半導体装置を提供することができる。又は、本発明の一態様によって、消費電力を低減した新規な半導体装置を提供することができる。
【００２９】
又は、本発明の一態様によって、新規な半導体装置による大容量のデータの圧縮方法を提供することができる。又は、本発明の一態様は、新規な半導体装置による高効率なデータの圧縮方法を提供することができる。
【００３０】
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
【図面の簡単な説明】
【００３１】
【図１】半導体装置を構成する回路の一例を示す図。
【図２】半導体装置を構成する回路の一例を示す図。
【図３】半導体装置の一例を示す図。
【図４】半導体装置の一例を示す図。
【図５】半導体装置を構成する回路の一例を示す図。
【図６】半導体装置を構成する回路の一例を示す図。
【図７】半導体装置を構成する回路の一例を示す図。
【図８】半導体装置を構成する回路の一例を示す図。
【図９】半導体装置を構成する回路の一例を示す図。
【図１０】半導体装置の動作例を示すフローチャート。
【図１１】半導体装置の動作例を示すフローチャート。
【図１２】半導体装置の動作を説明するための図。
【図１３】半導体装置の動作例を示すフローチャート。
【図１４】放送システムの構成例を示すブロック図。
【図１５】放送システムのデータ伝送を示す模式図。
【図１６】医療現場における映像配信システムの構成例を示す図。
【図１７】受信装置の構成例を示す図。
【図１８】本発明の一態様の半導体装置の構成例を示すブロック図。
【図１９】イメージセンサの構成例を示す図。
【図２０】イメージセンサの構成例を示す図。
【図２１】イメージセンサの構成例を示す図。
【図２２】イメージセンサの構成例を示す回路図。
【図２３】表示モジュールの構成例を示す分解図。
【図２４】（Ａ）：表示部の構成例を示すブロック図。（Ｂ）、（Ｃ）：画素の構成例を示す回路図。
【図２５】表示パネルの構成例を示す図。
【図２６】表示パネルの構成例を示す断面図。
【図２７】表示パネルの構成例を示す断面図。
【図２８】電子機器の構成例を示す模式図。
【図２９】トランジスタの構成例を示す上面図及び断面図。
【図３０】トランジスタの構成例を示す断面図及びエネルギーバンド図。
【図３１】酸素が拡散する経路を示す断面図。
【図３２】トランジスタの構成例を示す上面図及び断面図。
【図３３】トランジスタの構成例を示す上面図及び断面図。
【図３４】トランジスタの構成例を示す上面図及び断面図。
【図３５】トランジスタの構成例を示す上面図及び断面図。
【図３６】トランジスタの構成例を示す上面図及び断面図。
【図３７】トランジスタの構成例を示す上面図及び断面図。
【図３８】ＣＡＡＣ−ＯＳ及び単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。
【図３９】ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像及びその画像解析像。
【図４０】ｎｃ−ＯＳの電子回折パターンを示す図、及びｎｃ−ＯＳの断面ＴＥＭ像。
【図４１】ａ−ｌｉｋｅ  ＯＳの断面ＴＥＭ像。
【図４２】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【発明を実施するための形態】
【００３２】
本明細書において、酸化物半導体をＯＳ（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と表記する場合がある。そのため、チャネル形成領域に酸化物半導体を有するトランジスタをＯＳトランジスタという場合がある。
【００３３】
本明細書において、行列状に配置された物の位置（以下、アドレスという場合がある。）を示す記載として［ｘ，ｙ］という形式を用いる（ｘ及びｙは１以上の整数である。）。特に、ｘは上からの行番号、ｙは左からの列番号の場所を示している。例えば、［２，３］と記載された場合、その物の位置は、上から２行目で、左から３列目にあるということを示す。
【００３４】
（実施の形態１）
本実施の形態では、開示する発明の半導体装置の一例について説明する。
【００３５】
＜構成例＞
図３に、本発明の一態様の半導体装置を示す。半導体装置１００は、ニューロン回路ＮＵ［１］乃至ニューロン回路ＮＵ［ｎ］と、（ｎ２−ｎ）個（ｎは２以上の整数である。）のシナプス回路ＳＵと、を有する。
【００３６】
シナプス回路ＳＵは、１辺ｎ個の正方行列状に設けられている。図３では、ｉ行目、且つｊ列目に位置するシナプス回路ＳＵは、ＳＵ［ｉ，ｊ］と記載されている。ただし、ｉは１以上ｎ以下を満たす整数であり、ｊは１以上ｎ以下を満たす整数である。なお、ｉ＝ｊを満たすアドレス［ｉ，ｊ］の箇所には、シナプス回路ＳＵは設けられてない。ゆえに半導体装置１００の有するシナプス回路ＳＵの数は、（ｎ２−ｎ）個となっている。
【００３７】
ニューロン回路ＮＵ［１］は、１列目に存在するシナプス回路ＳＵ［２，１］乃至シナプス回路ＳＵ［ｎ，１］と、１行目に存在するシナプス回路ＳＵ［１，２］乃至シナプス回路ＳＵ［１，ｎ］と電気的に接続されている。
【００３８】
ニューロン回路ＮＵ［ｋ］は、ｋ列目に存在するシナプス回路ＳＵ［１，ｋ］乃至シナプス回路ＳＵ［ｎ，ｋ］と、ｋ行目に存在するシナプス回路ＳＵ［ｋ，１］乃至シナプス回路ＳＵ［ｋ，ｎ］と電気的に接続されている（ｋは、２以上且つｎ−１以下を満たす整数である。）。
【００３９】
ニューロン回路ＮＵ［ｎ］は、ｎ列目に存在するシナプス回路ＳＵ［１，ｎ］乃至シナプス回路ＳＵ［ｎ−１，ｎ］と、ｎ行目に存在するシナプス回路ＳＵ［ｎ，１］乃至シナプス回路ＳＵ［ｎ，ｎ−１］と電気的に接続されている。
【００４０】
上記の構成にすることによって、ホップフィールド型ネットワークと呼ばれるニューラルネットワークを半導体装置１００に構築することができる。
【００４１】
ニューロン回路ＮＵ［１］乃至ニューロン回路ＮＵ［ｎ］には、それぞれ外部から外部入力信号ＤＩＮ［１］乃至外部入力信号ＤＩＮ［ｎ］が入力され、半導体装置１００の内部において、処理が行われる。そして、その処理結果は、外部出力信号ＤＯＵＴ［１］乃至外部出力信号ＤＯＵＴ［ｎ］として、それぞれニューロン回路ＮＵ［１］乃至ニューロン回路ＮＵ［ｎ］から出力される。
【００４２】
なお、ニューロン回路ＮＵ［１］乃至ニューロン回路ＮＵ［ｎ］の全てに対して、外部入力信号ＤＩＮ［１］乃至外部入力信号ＤＩＮ［ｎ］を入力する必要は無く、必要な入力信号の数に応じて、ニューロン回路ＮＵ［１］乃至ニューロン回路ＮＵ［ｎ］のうちから入力する回路を選択する構成としてもよい。同様に、ニューロン回路ＮＵ［１］乃至ニューロン回路ＮＵ［ｎ］の全てから、外部出力信号ＤＯＵＴ［１］乃至外部入力信号ＤＯＵＴ［ｎ］を出力する必要は無く、必要な出力信号の数に応じて、ニューロン回路ＮＵ［１］乃至ニューロン回路ＮＵ［ｎ］のうちから出力する回路を選択する構成としてもよい。
【００４３】
ニューロン回路ＮＵ［１］は信号Ｓ［１］を出力して、１行目に存在するシナプス回路ＳＵ［１，２］乃至シナプス回路ＳＵ［１，ｎ］に信号Ｓ［１］を入力する。
【００４４】
ニューロン回路ＮＵ［ｋ］は信号Ｓ［ｋ］を出力して、ｋ行目に存在するシナプス回路ＳＵ［ｋ，１］乃至シナプス回路ＳＵ［ｋ，ｎ］に信号Ｓ［ｋ］を入力する。
【００４５】
ニューロン回路ＮＵ［ｎ］は信号Ｓ［ｎ］を出力して、ｎ行目に存在するシナプス回路ＳＵ［ｎ，１］乃至シナプス回路ＳＵ［ｎ，ｎ−１］に信号Ｓ［ｎ］を入力する。
【００４６】
１列目に着目したとき、１列目に存在するシナプス回路ＳＵ［２，１］乃至シナプス回路ＳＵ［ｎ，１］に、それぞれ信号Ｓ［２］乃至信号Ｓ［ｎ］が入力される。シナプス回路ＳＵ［２，１］乃至シナプス回路ＳＵ［ｎ，１］は、各回路に入力された信号Ｓ［２］乃至信号Ｓ［ｎ］に対して、それぞれ結合強度ｗ［２，１］乃至結合強度ｗ［ｎ，１］を乗じた信号強度に対応する信号を出力する。結合強度については、後述する。具体的には、シナプス回路ＳＵ［２，１］乃至シナプス回路ＳＵ［ｎ，１］から、それぞれ信号（電流）Ｉ［２，１］乃至信号（電流）Ｉ［ｎ，１］が出力される。この結果、信号（電流）Ｉ［２，１］乃至信号（電流）Ｉ［ｎ，１］の和である合計信号（電流）ΣＩ［ｉ，１］が、ニューロン回路ＮＵ［１］に入力される。なお、この段落で用いているｉは、２以上ｎ以下を満たす整数である。
【００４７】
同様に、ｋ列目に存在するシナプス回路ＳＵ［１，ｋ］乃至シナプス回路ＳＵ［ｎ，ｋ］に、それぞれ信号Ｓ［１］乃至信号Ｓ［ｎ］（但し、信号Ｓ［ｋ］を除く）が入力される。シナプス回路ＳＵ［１，ｋ］乃至シナプス回路ＳＵ［ｎ，ｋ］は、各回路に入力された信号Ｓ［１］乃至信号Ｓ［ｎ］（但し、信号Ｓ［ｋ］を除く）に対して、それぞれ結合強度ｗ［１，ｋ］乃至結合強度ｗ［ｎ，ｋ］を乗じた信号強度に対応する信号を出力する。具体的には、シナプス回路ＳＵ［１，ｋ］乃至シナプス回路ＳＵ［ｎ，ｋ］から、それぞれ信号（電流）Ｉ［１，ｋ］乃至信号（電流）Ｉ［ｎ，ｋ］が出力される。この結果、信号（電流）Ｉ［１，ｋ］乃至信号（電流）Ｉ［ｎ，ｋ］の和である合計信号（電流）ΣＩ［ｉ，ｋ］が、ニューロン回路ＮＵ［ｋ］に入力される。なお、この段落で用いているｉは、１以上ｎ以下を満たし、且つｋでない整数である。
【００４８】
同様に、ｎ列目に存在するシナプス回路ＳＵ［１，ｎ］乃至シナプス回路ＳＵ［ｎ−１，ｎ］に、それぞれ信号Ｓ［１］乃至信号Ｓ［ｎ−１］が入力される。シナプス回路ＳＵ［１，ｎ］乃至シナプス回路ＳＵ［ｎ−１，ｎ］は、各回路に入力された信号Ｓ［１］乃至信号Ｓ［ｎ−１］に対して、それぞれ結合強度ｗ［１，ｎ］乃至結合強度ｗ［ｎ−１，ｎ］を乗じた信号強度に対応する信号を出力する。具体的には、シナプス回路ＳＵ［１，ｎ］乃至シナプス回路ＳＵ［ｎ−１，ｎ］から、それぞれ信号（電流）Ｉ［１，ｎ］乃至信号（電流）Ｉ［ｎ−１，ｎ］が出力される。この結果、信号（電流）Ｉ［１，ｎ］乃至信号（電流）Ｉ［ｎ−１，ｎ］の和である合計信号（電流）ΣＩ［ｉ，ｎ］が、ニューロン回路ＮＵ［ｎ］に入力される。なお、この段落で用いているｉは、１以上ｎ−１以下を満たす整数である。
【００４９】
ところで、結合強度ｗ［ｉ，ｊ］とは、シナプス回路ＳＵ［ｉ，ｊ］に格納されたアナログデータによって決まる値である。ここで、半導体装置１００は、ホップフィールド型ネットワークを構成しているので、結合強度ｗ［ｉ，ｊ］は、結合強度ｗ［ｊ，ｉ］と等しくなる。つまり、シナプス回路ＳＵ［ｉ，ｊ］のアナログデータは、シナプス回路ＳＵ［ｊ，ｉ］と共有することができる。シナプス回路ＳＵ［ｉ，ｊ］とシナプス回路ＳＵ［ｊ，ｉ］は、アナログメモリＡＭと書き込み制御回路ＷＣＴＬを有している。アナログメモリＡＭと書き込み制御回路ＷＣＴＬはシナプス回路ＳＵ［ｉ，ｊ］とシナプス回路ＳＵ［ｊ，ｉ］に共有される構成とする半導体装置を構築することができる。そのような半導体装置は後に詳述する。
【００５０】
また、本明細書では、半導体装置１００の全てのシナプス回路ＳＵが保持する個々の結合強度をまとめて、結合強度Ｗと記載する場合がある。また、結合強度Ｗはｎ×ｎの正方行列として表記できる場合があり、その場合、Ｗは対角成分が全て０の対称行列となる。
【００５１】
なお、図３では、ニューロン回路ＮＵ［１］、ニューロン回路ＮＵ［２］、ニューロン回路ＮＵ［ｋ］、ニューロン回路ＮＵ［ｎ−１］、ニューロン回路ＮＵ［ｎ］、シナプス回路ＳＵ［１，２］、シナプス回路ＳＵ［１，ｋ］、シナプス回路ＳＵ［１，ｎ−１］、シナプス回路ＳＵ［１，ｎ］、シナプス回路ＳＵ［２，１］、シナプス回路ＳＵ［２，ｋ］、シナプス回路ＳＵ［２，ｎ−１］、シナプス回路ＳＵ［２，ｎ］、シナプス回路ＳＵ［ｋ，１］、シナプス回路ＳＵ［ｋ，２］、シナプス回路ＳＵ［ｋ，ｎ−１］、シナプス回路ＳＵ［ｋ，ｎ］、シナプス回路ＳＵ［ｎ−１，１］、シナプス回路ＳＵ［ｎ−１，２］、シナプス回路ＳＵ［ｎ−１，ｋ］、シナプス回路ＳＵ［ｎ−１，ｎ］、シナプス回路ＳＵ［ｎ，１］、シナプス回路ＳＵ［ｎ，２］、シナプス回路ＳＵ［ｎ，ｋ］、シナプス回路ＳＵ［ｎ，ｎ−１］、信号Ｓ［１］、信号Ｓ［２］、信号Ｓ［ｋ］、信号Ｓ［ｎ−１］、信号Ｓ［ｎ］、合計信号（電流）ΣＩ［ｉ，１］、合計信号（電流）ΣＩ［ｉ，２］、合計信号（電流）ΣＩ［ｉ，ｋ］、合計信号（電流）ΣＩ［ｉ，ｎ−１］、合計信号（電流）ΣＩ［ｉ，ｎ］、外部入力信号ＤＩＮ［１］、外部入力信号ＤＩＮ［２］、外部入力信号ＤＩＮ［ｋ］、外部入力信号ＤＩＮ［ｎ−１］、外部入力信号ＤＩＮ［ｎ］、外部出力信号ＤＯＵＴ［１］、外部出力信号ＤＯＵＴ［２］、外部出力信号ＤＯＵＴ［ｋ］、外部出力信号ＤＯＵＴ［ｎ−１］、外部出力信号ＤＯＵＴ［ｎ］のみ記載しており、これら以外の回路、配線、信号、符号などについては省略している。
【００５２】
なお、本構成例では、シナプス回路ＳＵを１辺ｎ個の正方行列状に設けられた回路構成として取り扱ったが、本発明の一態様は、これに限定されない。例えば、ニューロン回路ＮＵ［１］乃至ニューロン回路ＮＵ［ｎ］を円状に設けて、互いのニューロン回路との間にそれぞれシナプス回路ＳＵを設けた構成としてもよい。その一例として、ｎを５としたときの、回路構成を図４に示す。図４の半導体装置１１０は、ニューロン回路ＮＵ［１］、ニューロン回路ＮＵ［２］、ニューロン回路ＮＵ［３］、ニューロン回路ＮＵ［４］、ニューロン回路ＮＵ［５］、シナプス回路ＳＵ［１，２］、シナプス回路ＳＵ［１，３］、シナプス回路ＳＵ［２，３］、シナプス回路ＳＵ［２，４］、シナプス回路ＳＵ［３，４］、シナプス回路ＳＵ［３，５］、シナプス回路ＳＵ［４，５］、シナプス回路ＳＵ［４，１］、シナプス回路ＳＵ［５，１］、シナプス回路ＳＵ［５，２］を有している。半導体装置１１０では、外部入力信号ＤＩＮ［１］、外部入力信号ＤＩＮ［２］、外部入力信号ＤＩＮ［３］、外部入力信号ＤＩＮ［４］、及び外部入力信号ＤＩＮ［５］が入力されることによって、外部出力信号ＤＯＵＴ［１］、外部出力信号ＤＯＵＴ［２］、外部出力信号ＤＯＵＴ［３］、外部出力信号ＤＯＵＴ［４］、及び外部出力信号ＤＯＵＴ［５］が得られる。なお、図４では、半導体装置１１０の有するニューロン回路と、シナプス回路は、接続関係のみ図示しており、ニューロン回路からシナプス回路への信号送信線、シナプス回路からニューロン回路への信号送信線などの具体的な配線については省略している。
【００５３】
＜＜ニューロン回路＞＞
次に、ニューロン回路について説明する。
【００５４】
ニューロン回路の構成例を、図２に示す。図２に示すニューロン回路ＮＵ［ｊ］は、入力ニューロン回路部ＮＵ−Ｉと、隠れニューロン回路部ＮＵ−Ｈと、出力ニューロン回路部ＮＵ−Ｏと、を有する。加えて、ニューロン回路ＮＵ［ｊ］は、シナプス回路ＳＵとの信号の授受を行うための端子として、内部入力端子Ｂｉｎと、内部出力端子Ｂｏｕｔと、を有する。なお、隠れニューロン回路部ＮＵ−Ｈと出力ニューロン回路部ＮＵ−Ｏをまとめて、回路ＣＲＣＴと呼ぶこととする。
【００５５】
〔隠れニューロン回路部〕
隠れニューロン回路部ＮＵ−Ｈは、コンパレータＣＭＰと、抵抗素子Ｒと、を有している。
【００５６】
コンパレータＣＭＰの非反転入力端子は、抵抗素子Ｒの第１端子と電気的に接続され、コンパレータＣＭＰの非反転入力端子は、内部入力端子Ｂｉｎと電気的に接続されている。内部入力端子Ｂｉｎには、合計信号（電流）ΣＩ［ｉ，ｊ］が入力され（ここでのｉは、１以上ｎ以下を満たし、且つｊでない整数である）、コンパレータＣＭＰの反転入力端子には、参照電位Ｖｒｅｆが入力される。抵抗素子Ｒの第２端子には、接地電位ＧＮＤが入力される。
【００５７】
隠れニューロン回路部ＮＵ−Ｈには、半導体装置１００の内部で生成された信号のみが入力される。
【００５８】
隠れニューロン回路部ＮＵ−Ｈにおいて、半導体装置１００の内部で生成された合計信号（電流）ΣＩ［ｉ，ｊ］は、抵抗素子Ｒによって電圧に変換される。そして、該電圧と参照電位Ｖｒｅｆは、コンパレータＣＭＰに入力され、比較結果の信号がコンパレータＣＭＰの出力端子から出力される。ここで、合計信号（電流）ΣＩ［ｉ，ｊ］が抵抗素子Ｒで変換された電圧が参照電位Ｖｒｅｆを超えると、コンパレータＣＭＰの出力端子からの信号は”１”となる。この動作結果が、ニューロン回路が「発火」したことに相当する。また、合計信号（電流）ΣＩ［ｉ，ｊ］が抵抗素子Ｒで変換された電圧が参照電位Ｖｒｅｆを下回ると、コンパレータＣＭＰの出力端子からの信号は”０”となる。
【００５９】
なお、参照電位Ｖｒｅｆは、ニューロン回路ＮＵ［ｊ］のしきい値に対応し、適宜決めることができる。
【００６０】
また、半導体装置１００にデータを入力することによって、全てのシナプス回路において該データに応じた結合強度Ｗが保持され、その結合強度Ｗによって生成された外部出力信号ＤＯＵＴ［１］乃至外部出力信号ＤＯＵＴ［ｎ］をまとめて期待値データと呼ぶ場合がある。
【００６１】
〔入力ニューロン回路部〕
入力ニューロン回路部ＮＵ−Ｉは、フリップフロップ回路ＦＦを有する。
【００６２】
フリップフロップ回路ＦＦの入力端子Ｄには、外部入力信号ＤＩＮが入力され、フリップフロップ回路ＦＦの出力端子Ｑは、出力信号を出力し、フリップフロップ回路ＦＦのクロック端子には、クロック信号ＣＫが入力される。
【００６３】
フリップフロップ回路ＦＦによって、外部入力信号ＤＩＮ［ｊ］を保持することができ、クロック信号ＣＫが高レベル電位であるときに、出力端子Ｑから外部入力信号ＤＩＮ［ｊ］を出力することができる。
【００６４】
〔出力ニューロン回路部〕
出力ニューロン回路部ＮＵ−Ｏは、セレクタＳＬＣＴを有する。
【００６５】
セレクタＳＬＣＴは、第１入力端子（図２では、１と記載）と、第２入力端子（図２では、０と記載）と、出力端子と、制御信号入力端子と、を有している。セレクタＳＬＣＴの第１入力端子は、フリップフロップ回路ＦＦの出力端子Ｑと電気的に接続され、セレクタＳＬＣＴの第２入力端子は、コンパレータＣＭＰの出力端子と電気的に接続され、セレクタＳＬＣＴの出力端子は、内部出力端子Ｂｏｕｔと電気的に接続されている。
【００６６】
コンパレータＣＭＰの出力端子から、外部出力信号ＤＯＵＴが出力され、セレクタＳＬＣＴの出力端子から、信号Ｓ［ｊ］が出力される。セレクタＳＬＣＴの制御信号入力端子は、制御信号ＣＴＬ３が入力される。なお、この制御信号ＣＴＬ３の値が”１”のとき、第１入力端子に入力された信号がセレクタＳＬＣＴの出力端子から出力され、この制御信号ＣＴＬ３の値が”０”のとき、第２入力端子に入力された信号がセレクタＳＬＣＴの出力端子から出力される。具体的には、後述する第１学習において、ニューロン回路ＮＵ［ｊ］が入力ニューロンとして機能するときは、制御信号ＣＴＬ３として”１”が入力され、ニューロン回路ＮＵ［ｊ］が隠れニューロンとして機能するときは、制御信号ＣＴＬ３として”０”が入力され、ニューロン回路ＮＵ［ｊ］が出力ニューロンとして機能するときは、制御信号ＣＴＬ３として”１”が入力される。また、後述する第２学習において、ニューロン回路ＮＵ［ｊ］が入力ニューロンとして機能するときは、制御信号ＣＴＬ３として”１”が入力され、ニューロン回路ＮＵ［ｊ］が隠れニューロンとして機能するときは、制御信号ＣＴＬ３として”０”が入力され、ニューロン回路ＮＵ［ｊ］が出力ニューロンとして機能するときは、制御信号ＣＴＬ３として”０”が入力される。また、後述する比較動作において、ニューロン回路ＮＵ［ｊ］が入力ニューロンとして機能するときは、制御信号ＣＴＬ３として”１”が入力され、ニューロン回路ＮＵ［ｊ］が隠れニューロンとして機能するときは、制御信号ＣＴＬ３として”０”が入力され、ニューロン回路ＮＵ［ｊ］が出力ニューロンとして機能するときは、制御信号ＣＴＬ３として”０”が入力される。
【００６７】
また、図５に示すとおり、ニューロン回路ＮＵ［１］乃至ニューロン回路ＮＵ［ｎ］が有する複数の入力ニューロン回路部ＮＵ−Ｉのフリップフロップ回路ＦＦを連結してシフトレジスタを構成して、外部からデータ入力を行う端子数を低減してもよい。例えば、少ないチップ入力端子数で半導体装置１００を構成したとき、該シフトレジスタを動作させることで、外部から半導体装置１００へのデータ入力を容易に行うことができる。なお、図５では、信号Ｓ［１］、信号Ｓ［２］、信号Ｓ［ｎ］のみ記載し、それ以外の出力信号は省略している。なお、外部入力信号が少ない場合は、フリップフロップ回路ＦＦを設けずにチップ入力端子から外部入力信号を直接入力する構成としてもよい。
【００６８】
＜＜シナプス回路＞＞
次に、シナプス回路の一例について説明する。
【００６９】
図１に示すシナプス回路ＳＵは、書き込み制御回路ＷＣＴＬと、重み付け回路ＷＧＴ［ｊ，ｉ］と、重み付け回路ＷＧＴ［ｉ，ｊ］と、を有する。書き込み制御回路ＷＣＴＬは、アナログメモリＡＭを有する。
【００７０】
ここで説明するシナプス回路ＳＵの一例は、シナプス回路ＳＵ［ｊ，ｉ］とシナプス回路ＳＵ［ｉ，ｊ］において、書き込み制御回路ＷＣＴＬを共有する構成となっている。つまり、書き込み制御回路ＷＣＴＬが有するアナログメモリＡＭ及びアナログメモリＡＭに保持されているデータも共有する構成となっている。そして、重み付け回路ＷＧＴ［ｊ，ｉ］はシナプス回路ＳＵ［ｊ，ｉ］に設けられ、重み付け回路ＷＧＴ［ｉ，ｊ］はシナプス回路ＳＵ［ｉ，ｊ］に設けられている。換言すれば、書き込み制御回路ＷＣＴＬと、重み付け回路ＷＧＴ［ｊ，ｉ］と、は、シナプス回路ＳＵ［ｊ，ｉ］として機能し、書き込み制御回路ＷＣＴＬと、重み付け回路ＷＧＴ［ｉ，ｊ］と、は、シナプス回路ＳＵ［ｉ，ｊ］として機能する。
【００７１】
重み付け回路ＷＧＴ［ｉ，ｊ］は、トランジスタＴｒ１乃至トランジスタＴｒ４と、インバータＩＮＶと、内部入力端子Ａｉｎ１と、内部入力端子Ａｉｎ２と、内部出力端子Ａｏｕｔと、を有する。なお、トランジスタＴｒ１及びトランジスタＴｒ３は、飽和領域で動作するように適切にバイアスされているものとする。
【００７２】
トランジスタＴｒ１の第１端子は、トランジスタＴｒ２の第１端子と電気的に接続され、トランジスタＴｒ３の第１端子は、トランジスタＴｒ４の第１端子と電気的に接続され、トランジスタＴｒ２の第２端子は、トランジスタＴｒ４の第２端子と、内部出力端子Ａｏｕｔと、に電気的に接続されている。トランジスタＴｒ２のゲートは、インバータＩＮＶの入力端子と、内部入力端子Ａｉｎ１と、に電気的に接続され、トランジスタＴｒ４のゲートは、インバータＩＮＶの出力端子と電気的に接続され、トランジスタＴｒ３のゲートは、内部入力端子Ａｉｎ２を介してアナログメモリＡＭの有するノードＮＡと電気的に接続されている。
【００７３】
トランジスタＴｒ１の第２端子と、トランジスタＴｒ３の第２端子と、には、電位ＶＤＤが入力され、トランジスタＴｒ１のゲートには、電位Ｖ０が入力される。
【００７４】
重み付け回路ＷＧＴ［ｊ，ｉ］の構成の説明は、上述の重み付け回路ＷＧＴ［ｉ，ｊ］の記載を参酌する。
【００７５】
重み付け回路ＷＧＴ［ｉ，ｊ］において、インバータＩＮＶの入力端子及びトランジスタＴｒ２のゲートに、入力信号として、ニューロン回路ＮＵ［ｉ］からの信号Ｓ［ｉ］が入力される。そして、信号Ｓ［ｉ］の値に応じて、トランジスタＴｒ２の第２端子又はトランジスタＴｒ４の第２端子のいずれか一方から、信号（電流）Ｉ［ｉ，ｊ］が出力される。
【００７６】
重み付け回路ＷＧＴ［ｊ，ｉ］において、インバータＩＮＶの入力端子及びトランジスタＴｒ２のゲートに、入力信号として、ニューロン回路ＮＵ［ｊ］からの信号Ｓ［ｊ］が入力される。そして、信号Ｓ［ｊ］の値に応じて、トランジスタＴｒ２の第２端子又はトランジスタＴｒ４の第２端子のいずれか一方から、信号（電流）Ｉ［ｊ，ｉ］が出力される。
【００７７】
アナログメモリＡＭは、容量素子ＣＷと、ノードＮＡと、を有する。
【００７８】
容量素子ＣＷの第１端子は、ノードＮＡと電気的に接続されている。容量素子ＣＷの第２端子には、電位ＶＤＤが入力される。
【００７９】
アナログメモリＡＭは、有する容量素子ＣＷによって、結合強度ｗ［ｉ，ｊ］に対応した電位を保持する。
【００８０】
書き込み制御回路ＷＣＴＬは、前述したアナログメモリＡＭに加え、チャージポンプ回路ＣＰ１と、チャージポンプ回路ＣＰ２と、論理回路ＬＧと、を有する。
【００８１】
チャージポンプ回路ＣＰ１は、トランジスタＴｒ５と、トランジスタＴｒ６と、容量素子Ｃ１と、を有する。チャージポンプ回路ＣＰ２は、トランジスタＴｒ７と、トランジスタＴｒ８と、容量素子Ｃ２と、を有する。論理回路ＬＧは、論理積回路ＬＡＣ１乃至論理積回路ＬＡＣ３と、内部入力端子Ｃｉｎ１と、内部入力端子Ｃｉｎ２と、内部出力端子Ｃｏｕｔ１と、内部出力端子Ｃｏｕｔ２と、を有する。
【００８２】
トランジスタＴｒ５の第１端子は、トランジスタＴｒ５のゲートと、トランジスタＴｒ６の第１端子と、容量素子Ｃ１の第１端子と、に電気的に接続されている。トランジスタＴｒ６の第２端子は、トランジスタＴｒ６のゲートと、トランジスタＴｒ７の第１端子と、アナログメモリＡＭが有するノードＮＡと電気的に接続されている。トランジスタＴｒ７の第２端子は、トランジスタＴｒ７のゲートと、トランジスタＴｒ８の第１端子と、容量素子Ｃ２の第１端子と、に電気的に接続されている。トランジスタＴｒ８の第２端子は、トランジスタＴｒ８のゲートと電気的に接続されている。容量素子Ｃ１の第２端子は、内部出力端子Ｃｏｕｔ１と電気的に接続され、容量素子Ｃ２の第２端子は、内部出力端子Ｃｏｕｔ２と電気的に接続されている。
【００８３】
なお、図１のシナプス回路では、トランジスタＴｒ１乃至トランジスタＴｒ４にｐチャネル型トランジスタを適用し、トランジスタＴｒ５乃至トランジスタＴｒ８にｎチャネル型トランジスタを適用している。
【００８４】
トランジスタＴｒ５の第２端子には、電位ＶＤＤが入力され、トランジスタＴｒ８の第２端子及びトランジスタＴｒ８のゲートには、電位Ｖ００が入力される。なお、電位ＶＤＤは、電位Ｖ０よりも大きい電位であり、電位Ｖ００は、電位Ｖ０よりも小さい電位であるとする。
【００８５】
論理積回路ＬＡＣ１の第１入力端子は、内部入力端子Ｃｉｎ１と電気的に接続され、論理積回路ＬＡＣ１の第２入力端子は、内部入力端子Ｃｉｎ２と電気的に接続され、論理積回路ＬＡＣ１の出力端子は、論理積回路ＬＡＣ２の第１入力端子と、論理積回路ＬＡＣ３の第１入力端子と、に電気的に接続されている。論理積回路ＬＡＣ２の出力端子は、内部出力端子Ｃｏｕｔ１と電気的に接続され、論理積回路ＬＡＣ３の出力端子は、内部出力端子Ｃｏｕｔ２と電気的に接続されている。
【００８６】
内部入力端子Ｃｉｎ１には、ニューロン回路ＮＵ［ｉ］からの信号Ｓ［ｉ］が入力され、内部入力端子Ｃｉｎ２には、ニューロン回路ＮＵ［ｊ］からの信号Ｓ［ｊ］が入力される。論理積回路ＬＡＣ２の第２入力端子には、制御信号ＣＴＬ１が入力され、論理積回路ＬＡＣ３の第２入力端子には、制御信号ＣＴＬ２が入力される。
【００８７】
書き込み制御回路ＷＣＴＬのトランジスタＴｒ５乃至トランジスタＴｒ８として、チャネル形成領域に酸化物半導体を有するトランジスタ、すなわちＯＳトランジスタを適用するのが好ましい。ＯＳトランジスタを用いることで、トランジスタＴｒ５乃至トランジスタＴｒ８のオフ電流を極めて小さくすることができる。つまり、トランジスタＴｒ５乃至トランジスタＴｒ８がオフ状態のときに発生する、トランジスタＴｒ５乃至トランジスタＴｒ８のリーク電流を非常に小さくすることができる。これによって、容量素子ＣＷの電荷保持特性を向上することができる。また、データ保持のための定期的なリフレッシュ動作の必要がなくなるため、消費電力を低減することができ、さらに、リフレッシュ動作を行う回路を設ける必要がなくなるため、半導体装置１００のチップ面積を縮小することができる。なお、ＯＳトランジスタの構成については、実施の形態５で述べる。
【００８８】
また、シナプス回路ＳＵは、図６に示すような、トランジスタＴｒ５乃至トランジスタＴｒ８にそれぞれバックゲートを設けた構成としてもよい。トランジスタＴｒ５のバックゲートは、配線ＢＧ５と電気的に接続され、トランジスタＴｒ６のバックゲートは、配線ＢＧ６と電気的に接続され、トランジスタＴｒ７のバックゲートは、配線ＢＧ７と電気的に接続され、トランジスタＴｒ８のバックゲートは、配線ＢＧ８と電気的に接続されている。この構成にすることによって、トランジスタＴｒ５乃至トランジスタＴｒ８のバックゲートに、配線ＢＧ５乃至配線ＢＧ８を用いて電圧を入力することができ、トランジスタＴｒ５乃至トランジスタＴｒ８のしきい値電圧を制御することができる。
【００８９】
また、図１のシナプス回路ＳＵでは、トランジスタＴｒ１乃至トランジスタＴｒ４としてｐチャネル型トランジスタを用いているが、本発明の一態様は、これに限定されない。シナプス回路ＳＵは、トランジスタＴｒ１乃至トランジスタＴｒ４としてｎチャネル型トランジスタを用いた構成としてもよい。
【００９０】
図７に、トランジスタＴｒ１乃至トランジスタＴｒ４としてｎチャネル型トランジスタを用いたシナプス回路ＳＵの回路構成を示す。トランジスタＴｒ１の第１端子は、トランジスタＴｒ２の第１端子と電気的に接続され、トランジスタＴｒ３の第１端子は、トランジスタＴｒ４の第１端子と電気的に接続され、トランジスタＴｒ２の第２端子は、トランジスタＴｒ４の第２端子と電気的に接続されている。トランジスタＴｒ４のゲートは、インバータＩＮＶの入力端子と電気的に接続され、トランジスタＴｒ２のゲートは、インバータＩＮＶの出力端子と電気的に接続され、トランジスタＴｒ３のゲートは、アナログメモリＡＭの有するノードＮＡと電気的に接続されている。
【００９１】
トランジスタＴｒ１の第２端子と、トランジスタＴｒ３の第２端子と、には、電位Ｖ００が入力され、トランジスタＴｒ１のゲートには、電位Ｖ０が入力される。
【００９２】
重み付け回路ＷＧＴ［ｊ，ｉ］の構成の説明は、上述の重み付け回路ＷＧＴ［ｉ，ｊ］の記載を参酌する。
【００９３】
重み付け回路ＷＧＴ［ｉ，ｊ］において、インバータＩＮＶの入力端子及びトランジスタＴｒ４のゲートに、入力信号として、ニューロン回路ＮＵ［ｉ］からの信号Ｓ［ｉ］が入力される。そして、信号Ｓ［ｉ］の値に応じて、トランジスタＴｒ２の第２端子又はトランジスタＴｒ４の第２端子のいずれか一方から、信号（電流）Ｉ［ｉ，ｊ］が出力される。
【００９４】
重み付け回路ＷＧＴ［ｊ，ｉ］において、インバータＩＮＶの入力端子及びトランジスタＴｒ４のゲートに、入力信号として、ニューロン回路ＮＵ［ｊ］からの信号Ｓ［ｊ］が入力される。そして、信号Ｓ［ｊ］の値に応じて、トランジスタＴｒ２の第２端子又はトランジスタＴｒ４の第２端子のいずれか一方から、信号（電流）Ｉ［ｊ，ｉ］が出力される。
【００９５】
アナログメモリＡＭは、容量素子ＣＷと、ノードＮＡと、を有する。
【００９６】
容量素子ＣＷの第１端子は、ノードＮＡと電気的に接続されている。容量素子ＣＷの第２端子には、電位Ｖ００が入力される。
【００９７】
また、シナプス回路は、シナプス回路ＳＵが有するアナログメモリＡＭに保持された電位を初期化するためのリセット回路を設けた構成であってもよい。図１のシナプス回路ＳＵにリセット回路ＲＣを設けた回路構成を図８に示す。
【００９８】
書き込み制御回路ＷＣＴＬは、リセット回路ＲＣを有し、リセット回路ＲＣは、トランジスタＴｒ９を有する。トランジスタＴｒ９の第１端子は、アナログメモリＡＭが有するノードＮＡと電気的に接続され、トランジスタＴｒ９の第２端子は、電位Ｖ０を与える配線と電気的に接続され、トランジスタＴｒ９のゲートは、配線ＲＥＳＥＴと電気的に接続されている。
【００９９】
半導体装置１００の初期化を行いたいときは、配線ＲＥＳＥＴに高レベル電位を入力して、トランジスタＴｒ９をオン状態として、ノードＮＡの電位をＶ０とすればよい。このように、リセット回路ＲＣを設けることで、簡単にアナログメモリに保持された電位を初期化することができる。なお、初期化をして各ノードＮＡに任意の値を設定することができる構成としてもよい。また、各ノードＮＡに異なる値を設定することができる構成としてもよい。
【０１００】
次に、図１のシナプス回路ＳＵの動作例について説明する。
【０１０１】
ニューロン回路ＮＵ［ｉ］からの信号Ｓ［ｉ］が、シナプス回路ＳＵに入力されたとき、重み付け回路ＷＧＴ［ｉ，ｊ］によって、信号Ｓ［ｉ］に結合強度ｗ［ｉ，ｊ］を乗じた信号強度に対応した信号（電流）Ｉ［ｉ，ｊ］が出力される。
【０１０２】
重み付け回路ＷＧＴ［ｉ，ｊ］及び重み付け回路ＷＧＴ［ｊ，ｉ］は電流出力のため、複数のシナプス回路ＳＵの出力信号線を共有することによって、容易に各シナプス回路ＳＵの出力信号の和を取得できる。例えば、図３に示すとおり、１列目に有するシナプス回路ＳＵ［２，１］乃至シナプス回路ＳＵ［ｎ，１］の出力信号線を共有することによって、出力信号の和である合計信号（電流）ΣＩ［ｉ，１］をニューロン回路ＮＵ［１］に容易に入力することができる（このときのｉは、１以上ｎ以下を満たす整数である。）。同様に、ｋ列目に有するシナプス回路ＳＵ［１，ｋ］乃至シナプス回路ＳＵ［ｎ，ｋ］の出力信号線を共有することによって、出力信号の和である合計信号（電流）ΣＩ［ｉ，ｋ］をニューロン回路ＮＵ［ｋ］に容易に入力することができる（このときのｉは、１以上ｎ以下を満たし、且つｋでない整数である。）。また、同様にｎ列目に有するシナプス回路ＳＵ［１，ｎ］乃至シナプス回路ＳＵ［ｎ−１，ｎ］の出力信号線を共有することによって、出力信号の和である合計信号（電流）ΣＩ［ｉ，ｎ］をニューロン回路ＮＵ［ｎ］に容易に入力することができる（このときのｉは、１以上且つｎ−１以下を満たす整数である。）。
【０１０３】
重み付け回路ＷＧＴ［ｉ，ｊ］に入力される信号Ｓ［ｉ］は、トランジスタＴｒ２のゲートと、インバータＩＮＶを介してトランジスタＴｒ４のゲートと、に入力されるので、信号Ｓ［ｉ］は、トランジスタＴｒ２及びトランジスタＴｒ４のオン状態、オフ状態を制御する役割を有する。信号Ｓ［ｉ］が”０”のとき、トランジスタＴｒ２がオン状態となり、且つトランジスタＴｒ４がオフ状態となるので、トランジスタＴｒ１及びトランジスタＴｒ２を介して、電位Ｖ０に応じた信号（電流）Ｉ０が信号（電流）Ｉ［ｉ，ｊ］として、重み付け回路ＷＧＴ［ｉ，ｊ］から出力される。なお、Ｉ０は、重み付け回路ＷＧＴ［ｉ，ｊ］における基準電流であり、信号（電流）ｗ［ｉ，ｊ］Ｓ［ｉ］が０である場合に対応する電流Ｉ０を流すように電位Ｖ０を設定する。信号Ｓ［ｉ］が”１”のとき、トランジスタＴｒ２がオフ状態となり、且つトランジスタＴｒ４がオン状態となるので、トランジスタＴｒ３及びトランジスタＴｒ４を介して、ノードＮＡの電位に応じた信号（電流）ｗ［ｉ，ｊ］Ｓ［ｉ］が信号（電流）Ｉ［ｉ，ｊ］として、重み付け回路ＷＧＴ［ｉ，ｊ］から出力される。なお、初期化して、ノードＮＡの電位をＶ０とした場合、信号Ｓ［ｉ］の値が”１”のとき、シナプス回路ＳＵは基準電流である信号（電流）Ｉ０が信号（電流）Ｉ［ｉ，ｊ］として重み付け回路ＷＧＴ［ｉ，ｊ］から出力される。
【０１０４】
信号Ｓ［ｉ］が”１”のときに出力される信号（電流）ｗ［ｉ，ｊ］Ｓ［ｉ］は、ノードＮＡの電位によって決まる。例えば、ノードＮＡの電位が低い程、出力される信号（電流）ｗ［ｉ，ｊ］Ｓ［ｉ］が大きくなり、ノードＮＡの電位が高い程、出力される信号（電流）ｗ［ｉ，ｊ］Ｓ［ｉ］が小さくなる。
【０１０５】
ノードＮＡの電位が低い程、信号（電流）ｗ［ｉ，ｊ］Ｓ［ｉ］が大きくなり、隠れニューロン回路部ＮＵ−Ｈの抵抗素子Ｒにかかる電圧が高くなる。これは、結合強度ｗ［ｉ，ｊ］が高いことに対応する。逆に、ノードＮＡの電位が高い程、信号（電流）ｗ［ｉ，ｊ］Ｓ［ｉ］が小さくなり、隠れニューロン回路部ＮＵ−Ｈの抵抗素子Ｒにかかる電圧が低くなる。これは、結合強度ｗ［ｉ，ｊ］が低いことに対応する。
【０１０６】
また、重み付け回路ＷＧＴ［ｊ，ｉ］も、重み付け回路ＷＧＴ［ｉ，ｊ］と同様に動作する。ニューロン回路ＮＵ［ｊ］からシナプス回路ＳＵに入力された信号Ｓ［ｊ］が”０”であるとき、電位Ｖ０に応じた信号（電流）Ｉ０が信号（電流）Ｉ［ｊ，ｉ］として出力され、信号Ｓ［ｊ］が”１”であるとき、信号Ｓ［ｊ］に結合強度ｗ［ｊ，ｉ］を乗じた信号強度に対応した信号（電流）ｗ［ｊ，ｉ］Ｓ［ｊ］が、信号（電流）Ｉ［ｊ，ｉ］として出力される。
【０１０７】
重み付け回路ＷＧＴ［ｊ，ｉ］に入力される信号Ｓ［ｊ］は、トランジスタＴｒ２のゲートと、インバータＩＮＶを介して、トランジスタＴｒ４のゲートと、に入力されるので、信号Ｓ［ｊ］は、トランジスタＴｒ２及びトランジスタＴｒ４のオン状態、オフ状態を制御する役割を有する。信号Ｓ［ｊ］が”０”のとき、トランジスタＴｒ２がオン状態となり、且つトランジスタＴｒ４がオフ状態となるので、トランジスタＴｒ１及びトランジスタＴｒ２を介して、電位Ｖ０に応じた信号（電流）Ｉ０が重み付け回路ＷＧＴ［ｊ，ｉ］から出力される。ここでの信号（電流）Ｉ０は、重み付け回路ＷＧＴ［ｊ，ｉ］における基準電流である。信号（電流）Ｉ０については、重み付け回路ＷＧＴ［ｉ，ｊ］の記載を参酌する。信号Ｓ［ｊ］が”１”のとき、トランジスタＴｒ２がオフ状態となり、且つトランジスタＴｒ４がオン状態となるので、トランジスタＴｒ３及びトランジスタＴｒ４を介して、ノードＮＡの電位に応じた信号（電流）ｗ［ｊ，ｉ］Ｓ［ｊ］が、信号（電流）Ｉ［ｊ，ｉ］として重み付け回路ＷＧＴ［ｊ，ｉ］から出力される。なお、初期化して、ノードＮＡの電位をＶ０とした場合、信号Ｓ［ｉ］の値が”１”のとき、シナプス回路ＳＵは基準電流である信号（電流）Ｉ０が信号（電流）Ｉ［ｉ，ｊ］として重み付け回路ＷＧＴ［ｉ，ｊ］から出力される。
【０１０８】
信号Ｓ［ｊ］が”１”のときに出力される信号（電流）ｗ［ｊ，ｉ］Ｓ［ｊ］は、ノードＮＡの電位によって決まる。例えば、ノードＮＡの電位が低い程、出力される信号（電流）ｗ［ｊ，ｉ］Ｓ［ｊ］が大きくなり、ノードＮＡの電位が高い程、出力される信号（電流）ｗ［ｊ，ｉ］Ｓ［ｊ］が小さくなる。
【０１０９】
ノードＮＡの電位が低い程、信号（電流）ｗ［ｊ，ｉ］Ｓ［ｊ］が大きくなり、隠れニューロン回路部ＮＵ−Ｈの抵抗素子Ｒにかかる電圧が高くなる。これは、結合強度ｗ［ｊ，ｉ］が高いことに対応する。逆に、ノードＮＡの電位が高い程、信号（電流）ｗ［ｊ，ｉ］Ｓ［ｊ］が小さくなり、隠れニューロン回路部ＮＵ−Ｈの抵抗素子Ｒにかかる電圧が低くなる。これは、結合強度ｗ［ｊ，ｉ］が低いことに対応する。
【０１１０】
アナログメモリＡＭのノードＮＡの電位は、書き込み制御回路ＷＣＴＬの動作によって、電位Ｖ００から電位ＶＤＤまでの間で変更することができる。具体的には、書き込み制御回路ＷＣＴＬの有するチャージポンプ回路ＣＰ１によって、ノードＮＡの電位を下げることができ、又は、書き込み制御回路ＷＣＴＬの有するチャージポンプ回路ＣＰ２によって、ノードＮＡの電位を上げることができる。
【０１１１】
なお、チャージポンプ回路ＣＰ１、及びチャージポンプ回路ＣＰ２の効率を向上する手段として、トランジスタＴｒ５乃至トランジスタＴｒ８として、ＯＳトランジスタを用いるのが好ましい。ＯＳトランジスタは、オフ電流が極めて低い特性を有しているため、ＯＳトランジスタを適用することにより、アナログメモリＡＭのノードＮＡの電位を長時間保持することができる。更に、図６に示したとおり、トランジスタＴｒ５乃至トランジスタＴｒ８にバックゲートを設けた構成を適用するのが好ましい。トランジスタＴｒ５乃至トランジスタＴｒ８にバックゲートを設けることにより、トランジスタＴｒ５乃至トランジスタＴｒ８のオン電流をより向上させることができる。
【０１１２】
書き込み制御回路ＷＣＴＬは、ニューロン回路ＮＵ［ｉ］からの信号Ｓ［ｉ］と、ニューロン回路ＮＵ［ｊ］からの信号Ｓ［ｊ］と、制御信号ＣＴＬ１と、制御信号ＣＴＬ２と、を受けることによって動作を行う。つまり、これらの信号を受けることによって、チャージポンプ回路ＣＰ１、又はチャージポンプ回路ＣＰ２を動作させることができる。
【０１１３】
ニューロン回路ＮＵ［ｉ］からの信号Ｓ［ｉ］が”１”であり、且つニューロン回路ＮＵ［ｊ］からの信号Ｓ［ｊ］が”１”であるとき、それぞれが論理積回路ＬＡＣ１の第１入力端子、第２入力端子に入力され、その結果、論理積回路ＬＡＣ１の出力端子から”１”の信号が出力される。このとき、論理積回路ＬＡＣ２の第１入力端子、及び論理積回路ＬＡＣ３の第１入力端子に”１”の信号が入力される。
【０１１４】
この状態で、論理積回路ＬＡＣ２の第２入力端子に入力される制御信号ＣＴＬ１の値が”１”のとき、論理積回路ＬＡＣ２の出力端子に”１”の信号が出力される。また、論理積回路ＬＡＣ２の第２入力端子に入力される制御信号ＣＴＬ１の値が”０”のとき、論理積回路ＬＡＣ２の出力端子に”０”の信号が出力される。つまり、制御信号ＣＴＬ１をパルス信号とすることで、チャージポンプ回路ＣＰ１が動作して、ノードＮＡの電位を低くすることができる。
【０１１５】
一方、論理積回路ＬＡＣ３の第２入力端子に入力される制御信号ＣＴＬ２の値が”１”のとき、論理積回路ＬＡＣ３の出力端子に”１”の信号が出力される。また、論理積回路ＬＡＣ３の第２入力端子に入力される制御信号ＣＴＬ２の値が”０”のとき、論理積回路ＬＡＣ３の出力端子に”０”の信号が出力される。つまり、制御信号ＣＴＬ２をパルス信号とすることで、チャージポンプ回路ＣＰ２が動作して、ノードＮＡの電位を高くすることができる。
【０１１６】
つまり、シナプス回路ＳＵに”１”の信号Ｓ［ｉ］と”１”の信号Ｓ［ｊ］が入力され、パルス状の制御信号ＣＴＬ１が入力された場合、アナログメモリＡＭに保持されている結合強度ｗ［ｊ，ｉ］に対応したノードＮＡの電位が下降し、結合強度ｗ［ｊ，ｉ］が高くなる。また、シナプス回路ＳＵに”１”の信号Ｓ［ｉ］と”１”の信号Ｓ［ｊ］が入力され、パルス状の制御信号ＣＴＬ２が入力された場合、アナログメモリＡＭに保持されている結合強度ｗ［ｊ，ｉ］に対応したノードＮＡの電位が上昇し、結合強度ｗ［ｊ，ｉ］が低くなる。そのため、結合強度ｗ［ｊ，ｉ］が高くなった場合、重み付け回路ＷＧＴ［ｊ，ｉ］から出力される信号（電流）ｗ［ｊ，ｉ］Ｓ［ｊ］が大きくなり、結合強度ｗ［ｊ，ｉ］が低くなった場合、重み付け回路ＷＧＴ［ｊ，ｉ］から出力される信号（電流）ｗ［ｊ，ｉ］Ｓ［ｊ］が小さくなる。
【０１１７】
なお、シナプス回路ＳＵの初期化を行う場合、信号Ｓ［ｉ］、及び信号Ｓ［ｊ］の少なくとも一方を”０”として、制御信号ＣＴＬ１としてパルス信号を入力して、結合強度ｗ［ｊ，ｉ］が低くなるように設定する構成も有効である。また、信号Ｓ［ｉ］、及び信号Ｓ［ｊ］の少なくとも一方を”０”として、制御信号ＣＴＬ２としてパルス信号を入力して、結合強度ｗ［ｊ，ｉ］が高くなるように設定する構成も有効である。
【０１１８】
ここで、本発明の一態様である半導体装置に係る原理として、第１学習、第２学習、結合強度Ｗの収束について説明する。
【０１１９】
第１学習とは、入力ニューロン及び出力ニューロンに対応するニューロン回路ＮＵに”１”の値の制御信号ＣＴＬ３を入力し、かつ、制御信号ＣＴＬ１としてパルス信号を入力する動作を示す。つまり、第１学習を行うことで、チャージポンプ回路ＣＰ１が動作し、結合強度ｗ［ｉ，ｊ］が強まる。なお、信号Ｓ［ｉ］と信号Ｓ［ｊ］の少なくともどちらか一方が”０”のとき、結合強度ｗ［ｉ，ｊ］の更新は行われない。
【０１２０】
また、第２学習とは、出力ニューロンに対応するニューロン回路ＮＵに”０”の値の制御信号ＣＴＬ３を入力し、かつ、制御信号ＣＴＬ２としてパルス信号を入力する動作を示す。つまり、第２学習を行うことで、チャージポンプ回路ＣＰ２が動作し、結合強度ｗ［ｉ，ｊ］が弱まる。なお、信号Ｓ［ｉ］と信号Ｓ［ｊ］の少なくともどちらか一方が”０”のとき、結合強度ｗ［ｉ，ｊ］の更新は行われない。
【０１２１】
ところで、ホップフィールド型のニューラルネットワーク回路を有する半導体装置１００が外部入力信号ＤＩＮ［１］乃至外部入力信号ＤＩＮ［ｎ］（学習データ）によって構成した結合強度ＷのネットワークのエネルギーＥは、下式（１）で定義されている。
【０１２２】
【数１】
2017054502.tif 000003
【０１２３】
ホップフィールド型のネットワークのエネルギーＥは、該ネットワークの出力が変化すると減少することが知られている。
【０１２４】
式（１）において、ｗｊｉは、シナプス回路ＳＵ［ｉ，ｊ］の結合強度ｗ［ｉ，ｊ］に相当し、Ｏｉは、外部出力信号ＤＯＵＴ［ｉ］、すなわち期待値データに相当し、θｊは、ニューロン回路ＮＵ［ｊ］のしきい値を示す。なお、半導体装置１００において、該しきい値とは、参照電位Ｖｒｅｆに相当する。
【０１２５】
外部出力信号ＤＯＵＴ［ｉ］が１のとき、Ｏｉの値を”１”とし、外部出力信号ＤＯＵＴ［ｉ］が０のとき、Ｏｉの値を”−１”とする。
【０１２６】
式（１）の第１項目の和において、ＯｉとＯｊ、つまり外部出力信号ＤＯＵＴ［ｉ］と外部出力信号ＤＯＵＴ［ｊ］が共に”１”、又は共に”−１”となるようなｉ，ｊの組み合わせが多いほど、エネルギーＥの値は低くなり、ネットワークは安定する。逆に、外部出力信号ＤＯＵＴ［ｉ］と外部出力信号ＤＯＵＴ［ｊ］との一方が”１”、且つ他方が”−１”となるようなｉ，ｊの組み合わせが多いほど、エネルギーＥの値は高くなり、ネットワークは不安定となる。つまり、ニューロン回路ＮＵ［ｉ］とニューロン回路ＮＵ［ｊ］が互いに「発火」し且つ強く結合しているとき、又は互いに「発火」せず且つ強く結合しているとき、ネットワークは安定化する。
【０１２７】
また、式（１）の第２項では、しきい値θｊと外部出力信号ＤＯＵＴ［ｊ］の積によって、エネルギーＥの大きさを決定する。例えば、ニューロン回路ＮＵ［ｉ］を「発火」させるのに必要なしきい値θｊが高い場合、ニューロン回路ＮＵ［ｉ］が「発火」したときのネットワークのエネルギーＥは高くなり、ニューロン回路ＮＵ［ｉ］が「発火」していないときのエネルギーＥは低くなる。
【０１２８】
ここで、ニューロン回路ＮＵのしきい値θｊのときのΣθｊＯｊをエネルギーの基準レベルとすると、下式で表せる。
【０１２９】
【数２】
2017054502.tif 000004
【０１３０】
式（２）は、式（１）と同様に、外部出力信号ＤＯＵＴ［ｉ］と外部出力信号ＤＯＵＴ［ｊ］が共に”１”、又は共に”−１”となるようなｉ，ｊの組み合わせが多いほど、エネルギーＥの値は低くなり、ネットワークは安定する。逆に、外部出力信号ＤＯＵＴ［ｉ］と外部出力信号ＤＯＵＴ［ｊ］との一方が”１”、且つ他方が”−１”となるようなｉ，ｊの組み合わせが多いほど、エネルギーＥの値は高くなり、ネットワークは不安定となる。
【０１３１】
また、式（２）を用いた場合、しきい値θｊを０としているので、ホップフィールド型のネットワークのエネルギーＥは、外部出力信号ＤＯＵＴ［ｉ］、外部出力信号ＤＯＵＴ［ｊ］、及び結合強度ｗ［ｉ，ｊ］のみによって定まる。
【０１３２】
ここで、第１学習を繰り返し行う場合を考える。第１学習を繰り返し行うことによって、信号Ｓ［ｉ］と信号Ｓ［ｊ］が共に”１”であるときの結合強度ｗ［ｉ，ｊ］が増大していく。この動作によって、期待値データと結合強度Ｗがそれぞれある値に収束していき、その結果、式（１）又は式（２）より、エネルギーＥが局所最低値を取ることになる。
【０１３３】
一方、第２学習を繰り返し行う場合を考える。第２学習を繰り返し行うことによって、すなわち、信号Ｓ［ｉ］と信号Ｓ［ｊ］が共に”１”のときの結合強度ｗ［ｉ，ｊ］が弱まる。つまり、結合強度Ｗが弱まることにより、式（１）又は式（２）より、エネルギーＥが増大することになる。
【０１３４】
第２学習を行う理由は、式（１）又は式（２）が与えるエネルギー関数において、大域的な最小値をとるエネルギーＥに応じたネットワークの結合強度Ｗと期待値データを取得するためである。式（１）又は式（２）が与えるエネルギー関数は、局所最小値であるエネルギーＥを複数有する場合があり、第１学習のみ繰り返し実行しただけでは、大域的な最小値のエネルギーＥに到達しない可能性がある。そこで、第２学習を適宜行うことで、収束した局所最小値をとるエネルギーＥから一時的にエネルギー増大させることにより、別の局所最小値をとるエネルギーＥに移行させる機会を設けることができる。
【０１３５】
なお、シナプス回路ＳＵの構成及びその動作については、図１のシナプス回路ＳＵを一例として説明したが、本発明の一態様は、図１のシナプス回路ＳＵに限定されない。例えば、図９のシナプス回路ＳＵを適用した構成でもよい。図９は、シナプス回路ＳＵ［ｊ，ｉ］とシナプス回路ＳＵ［ｉ，ｊ］において、アナログメモリＡＭと、書き込み制御回路ＷＣＴＬと、を共有しない構成となっており、すなわち１つのシナプス回路ＳＵ［ｉ，ｊ］がアナログメモリＡＭと、書き込み制御回路ＷＣＴＬと、を有する構成となっている。なお、シナプス回路ＳＵ［ｊ，ｉ］のアナログメモリＡＭのノードＮＡの電位と、シナプス回路ＳＵ［ｉ，ｊ］のアナログメモリＡＭのノードＮＡの電位とは、同じ値を持つように更新する。このような構成とすることで、ニューロンとシナプスの物理配置を対称的にしやすくなる。
【０１３６】
なお、シナプス回路ＳＵが有するチャージポンプ回路ＣＰ１と、チャージポンプ回路ＣＰ２と、アナログメモリと、重み付け回路ＷＧＴ［ｉ，ｊ］と、重み付け回路ＷＧＴ［ｊ，ｉ］の回路構成は、図１に示した回路構成を例として説明したが、本発明の一態様は、これに限定されない。例えば、図１の論理回路ＬＧの回路構成を変更して、図１の論理回路ＬＧと等価な回路に置き換えてもよい。また、例えば、図１のチャージポンプ回路ＣＰ１、又はチャージポンプ回路ＣＰ２の回路構成を変更して、図１のチャージポンプ回路ＣＰ１、又はチャージポンプ回路ＣＰ２と等価な回路に置き換えてもよい。また、例えば、図１のアナログメモリＡＭにおいて、容量素子ＣＷを設けず、容量素子ＣＷの代わりに、ノードＮＡの配線と、電位ＶＤＤを与える配線と、からなる寄生容量として構成してもよい。
【０１３７】
＜動作例＞
ここでは、半導体装置１００の動作例について説明する。ここでの動作とは、半導体装置１００に学習データを入力し、半導体装置１００に該学習データを学ばせた後、半導体装置１００に対象データを入力して、該学習データと該対象データとが一致、類似、又は不一致などの判定をするまでのことをいう。図１０及び図１１に、半導体装置１００の動作を示すフローチャートを示す。なお、ここでは、半導体装置１００が、図２に示すニューロン回路ＮＵ［ｉ］と、図１に示すシナプス回路ＳＵと、を有している場合での動作例を説明する。
【０１３８】
＜＜学習＞＞
初めに、半導体装置１００がデータを学習する動作について、図１０を用いて説明する。
【０１３９】
〔ステップＳ１−１〕
ステップＳ１−１では、ニューロン回路ＮＵに外部から学習データが入力される。なお、ここでの学習データとは、２進数で表せられるデータであり、その学習データのビット数に応じて、入力されるニューロン回路の個数が決まる。したがって、半導体装置１００は、必要の無いニューロン回路にはデータの入出力を行わないよう電気的に遮断するなどの構成を適用するのが好ましい。ここでは、学習データの量はｎビットあり、学習データのｉビット目の値を学習データ［ｉ］と記載する。学習データ［１］乃至学習データ［ｎ］が、それぞれニューロン回路ＮＵ［１］乃至ニューロン回路ＮＵ［ｎ］に入力されるとする。学習データ［ｉ］は、外部入力信号ＤＩＮ［ｉ］としてニューロン回路ＮＵ［ｉ］に入力される。
【０１４０】
〔ステップＳ１−２〕
ステップＳ１−２では、フリップフロップ回路ＦＦに高レベル電位のクロック信号ＣＫが入力され、かつ”１”の値の制御信号ＣＴＬ３がセレクタＳＬＣＴに入力される。これにより、入力ニューロン及び出力ニューロンに対応したニューロン回路ＮＵ［ｉ］は、学習データ［ｉ］に対応した信号を信号Ｓ［ｉ］として出力する。出力された信号Ｓ［ｉ］は、シナプス回路ＳＵ［ｉ，１］乃至シナプス回路ＳＵ［ｉ，ｎ］に入力される。なお、図１０のフローチャートでは、信号Ｓ［１］乃至信号Ｓ［ｎ］をまとめて信号Ｓと表記する。また、信号Ｓは、１×ｎ、又はｎ×１の行列として表記できる場合がある。
【０１４１】
これにより、ニューロン回路ＮＵ［１］乃至ニューロン回路ＮＵ［ｎ］から対応するシナプス回路ＳＵに、学習データに対応した信号Ｓが送られる。
【０１４２】
シナプス回路ＳＵ［ｉ，ｊ］は、信号Ｓ［ｉ］が入力されることによって、入力された信号Ｓ［ｉ］の値に応じた電流Ｉ［ｉ，ｊ］を出力する。これにより、ｊ列目の全てのシナプス回路ＳＵから出力された電流の和ΣＩ［ｉ、ｊ］が、ニューロン回路ＮＵ［ｊ］に入力される。
【０１４３】
〔ステップＳ１−３〕
ステップＳ１−３では、第１学習における結合強度Ｗの更新が行われる。このため、シナプス回路ＳＵ［ｉ，ｊ］に入力された信号Ｓ［ｉ］及び信号Ｓ［ｊ］の値が共に”１”であるとき、結合強度ｗ［ｉ，ｊ］は強まる。また、シナプス回路ＳＵ［ｉ，ｊ］に入力された信号Ｓ［ｉ］及び信号Ｓ［ｊ］の値が少なくともどちらかが”０”であるとき、結合強度ｗ［ｉ，ｊ］の更新は行われない。なお、このとき、結合強度ｗ［ｉ，ｊ］が強まった場合、シナプス回路ＳＵ［ｉ，ｊ］から出力される電流Ｉ［ｉ，ｊ］は大きくなる。
【０１４４】
〔ステップＳ１−４〕
ステップＳ１−４では、ステップＳ１−２及びステップＳ１−３を所定の回数を繰り返したかどうかの判定が行われる。所定の回数に達したとき、ステップＳ１−５に移行し、所定の回数に達していないとき、ステップＳ１−２に戻り、再度処理が行われる。
【０１４５】
なお、ここでの所定の回数は、理想的にはネットワークのエネルギーが安定するまで繰り返す回数であることが好ましいが、経験的に決めた任意の回数としてよい。
【０１４６】
〔ステップＳ１−５〕
ステップＳ１−５では、出力ニューロンに対応するニューロン回路ＮＵ［ｉ］において、”０”の値の制御信号ＣＴＬ３がセレクタＳＬＣＴに入力され、入力ニューロンに対応するニューロン回路ＮＵ［ｉ］において、”１”の値の制御信号ＣＴＬ３がセレクタＳＬＣＴに入力される。これにより、ニューロン回路ＮＵ［ｉ］は、隠れニューロン回路ＮＵ−Ｈから出力されたデータに対応した信号を信号Ｓ［ｉ］として出力する。出力された信号Ｓ［ｉ］は、シナプス回路ＳＵ［ｉ，１］乃至シナプス回路ＳＵ［ｉ，ｎ］に入力される。
【０１４７】
これにより、ニューロン回路ＮＵ［１］乃至ニューロン回路ＮＵ［ｎ］から対応するシナプス回路ＳＵに、学習データに対応した信号Ｓが送られる。
【０１４８】
シナプス回路ＳＵ［ｉ，ｊ］は、信号Ｓ［ｉ］が入力されることによって、入力された信号Ｓ［ｉ］の値に応じた電流Ｉ［ｉ，ｊ］を出力する。これにより、ｊ列目の全てのシナプス回路ＳＵから出力された電流の和ΣＩ［ｉ、ｊ］が、ニューロン回路ＮＵ［ｊ］に入力される。
【０１４９】
〔ステップＳ１−６〕
ステップＳ１−６では、第２学習における結合強度Ｗの更新が行われる。このため、シナプス回路ＳＵ［ｉ，ｊ］に入力された信号Ｓ［ｉ］及び信号Ｓ［ｊ］の値が共に”１”であるとき、結合強度ｗ［ｉ，ｊ］は弱まる。また、シナプス回路ＳＵ［ｉ，ｊ］に入力された信号Ｓ［ｉ］及び信号Ｓ［ｊ］の値が少なくともどちらかが”０”であるとき、結合強度ｗ［ｉ，ｊ］の更新は行われない。なお、このとき、結合強度ｗ［ｉ，ｊ］が弱まった場合、シナプス回路ＳＵ［ｉ，ｊ］から出力される電流Ｉ［ｉ，ｊ］は小さくなる。
【０１５０】
〔ステップＳ１−７〕
ステップＳ１−７では、ステップＳ１−５及びステップＳ１−６を所定の回数を繰り返したかどうかの判定が行われる。所定の回数に達したとき、ステップＳ１−８に移行し、所定の回数に達していないとき、ステップＳ１−５に戻り、再度処理が行われる。
【０１５１】
なお、ここでの所定の回数は、理想的には局所的なエネルギー最小値から抜け出すのに十分な回数とするのが望ましいが、経験的に決めた任意の回数としてもよい。
【０１５２】
〔ステップＳ１−８〕
ステップＳ１−８では、ステップＳ１−２乃至ステップＳ１−７を所定の回数を繰り返したかどうかの判定が行われる。所定の回数に達したとき、ステップＳ１−９に移行し、所定の回数に達していないとき、ステップＳ１−２に戻り、再度処理が行われる。
【０１５３】
なお、ここでの所定の回数は、理想的にはネットワークのエネルギーが安定するまで繰り返す回数であることが好ましいが、経験的に決めた任意の回数としてもよい。
【０１５４】
〔ステップＳ１−９〕
ステップＳ１−９では、ステップＳ１−２、ステップＳ１−３、及びステップＳ１−５を所定の回数繰り返し行うことによって得られた、学習データに応じたネットワークの結合強度Ｗを保持し、また、その期待値データの取得を行う。その後、比較の動作を行うため、ステップＳ２−１に移行する。
【０１５５】
前述したが、このホップフィールド型のネットワークでは、ステップＳ１−２乃至ステップＳ１−８を繰り返し行うことで、ネットワークの結合強度Ｗがある値、又はある行列に収束する場合がある。その結合強度Ｗの収束したときのネットワークは、安定な状態であるといえ、入力された学習データに応じたネットワークの安定状態が記憶されたことを意味する。
【０１５６】
＜＜比較＞＞
次に、先にデータを学習させた半導体装置１００に、対象データを入力して、結果を出力する動作について、図１１を用いて説明する。ここで学習した複数のデータのうち、対象データに最も近いと連想されるデータを結果として出力する。
【０１５７】
〔ステップＳ２−１〕
ステップＳ２−１では、ニューロン回路ＮＵに外部から対象データが入力される。なお、ここでの対象データとは、２進数で表せられるデータであり、ステップＳ１−１で入力した学習データのビット数と同じｎビットであり、それぞれがニューロン回路ＮＵ［１］乃至ニューロン回路ＮＵ［ｎ］に入力されるとする。
【０１５８】
ニューロン回路ＮＵ［ｉ］に外部入力信号ＤＩＮ［ｉ］として対象データ［ｉ］が入力されたとする。これにより、ニューロン回路ＮＵ［ｉ］が有する入力ニューロン回路部ＮＵ−Ｉの入力端子Ｄに対象データ［ｉ］が入力される。そして、フリップフロップ回路ＦＦに高レベル電位のクロック信号が入力されることで、入力ニューロンに対応する入力ニューロン回路部ＮＵ−Ｉは、セレクタＳＬＣＴの第１入力端子に対象データ［ｉ］を入力する。ステップＳ２−１では、”１”の値の制御信号ＣＴＬ３をセレクタＳＬＣＴに入力して、セレクタＳＬＣＴの出力端子から対象データ［ｉ］を信号Ｓ［ｉ］として出力する。出力された信号Ｓ［ｉ］は、シナプス回路ＳＵ［ｉ，１］乃至シナプス回路ＳＵ［ｉ，ｎ］に入力される。
【０１５９】
これにより、ニューロン回路ＮＵ［１］乃至ニューロン回路ＮＵ［ｎ］から、全てのシナプス回路ＳＵに対象データが送られる。
【０１６０】
〔ステップＳ２−２〕
ステップＳ２−２において、シナプス回路ＳＵ［ｉ，ｊ］に入力された信号Ｓ［ｉ］によって、重み付け回路ＷＧＴ［ｉ，ｊ］が有するトランジスタＴｒ２又はトランジスタＴｒ４のオン状態、オフ状態を制御する。信号Ｓ［ｉ］が”１”であるとき、トランジスタＴｒ２がオフ状態、トランジスタＴｒ４がオン状態となり、学習のステップＳ１−２又はステップＳ１−６で保持された結合強度ｗ［ｉ，ｊ］に応じた信号（電流）ｗ［ｉ，ｊ］Ｓ［ｉ］が、シナプス回路ＳＵ［ｉ，ｊ］から信号（電流）Ｉ［ｉ，ｊ］として出力される。また、信号Ｓ［ｉ］が”０”であるとき、トランジスタＴｒ２がオン状態、トランジスタＴｒ４がオフ状態となり、トランジスタＴｒ１に流れる電位Ｖ０に応じた電流Ｉ０が、シナプス回路ＳＵ［ｉ，ｊ］から信号（電流）Ｉ［ｉ，ｊ］として出力される。
【０１６１】
なお、ステップＳ２−２において、シナプス回路ＳＵ［ｉ，ｊ］への制御信号ＣＴＬ１及び制御信号ＣＴＬ２の入力は、行われない。すなわち、書き込み制御回路ＷＣＴＬの有するチャージポンプ回路ＣＰ１及びチャージポンプ回路ＣＰ２は駆動せず、結合強度ｗ［ｉ，ｊ］の更新は行われない。
【０１６２】
〔ステップＳ２−３〕
ステップＳ２−３では、ステップＳ１−３と同様に、ニューロン回路ＮＵ［ｊ］に、シナプス回路ＳＵ［ｉ，ｊ］から出力された信号（電流）Ｉ［ｉ，ｊ］が入力される。このとき、ｊ列に存在する全てのシナプス回路ＳＵから出力された信号（電流）は、足し合わさって、ニューロン回路ＮＵ［ｊ］に入力される。つまり、ニューロン回路ＮＵ［１］乃至ニューロン回路ＮＵ［ｎ］には、それぞれ合計信号（電流）ΣＩ［ｉ，１］乃至合計信号（電流）ΣＩ［ｉ，ｎ］が入力される。
【０１６３】
ニューロン回路ＮＵ［ｊ］に合計信号（電流）ΣＩ［ｉ，ｊ］が入力されたとき、隠れニューロン回路部ＮＵ−Ｈの抵抗素子Ｒの第１端子に電位が生じる。抵抗素子Ｒの第１端子の電位と、参照電位Ｖｒｅｆと、がそれぞれコンパレータＣＭＰの非反転入力端子と、反転入力端子と、に入力され、コンパレータＣＭＰの出力端子から、抵抗素子Ｒの第１端子の電位と、参照電位Ｖｒｅｆと、の電位差に応じた信号を出力する。コンパレータＣＭＰからの出力信号は、外部出力信号ＤＯＵＴ［ｊ］として、半導体装置外部に出力され、またセレクタＳＬＣＴの第２入力端子に入力される。
【０１６４】
ここで、出力された外部出力信号ＤＯＵＴ［１］乃至外部出力信号ＤＯＵＴ［ｎ］は、学習した複数のデータのうち、最も近いと連想されたデータである。すなわち、学習データと対象データが一致、類似、又は不一致の判定を行うことができる。
【０１６５】
上記のステップＳ１−１乃至ステップＳ１−６、及びステップＳ２−１乃至ステップＳ２−４を行うことによって、半導体装置１００に学習データを学習させ、その後、対象データを与えることによって、学習データに一致、類似、又は不一致したデータを出力することができる。これにより、半導体装置１００は、パターン認識や連想記憶などの処理を行うことができる。
【０１６６】
なお、本実施の形態において、本発明の一態様について述べた。又は、他の実施の形態において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態及び他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、トランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、又は、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、又は、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい。場合によっては、又は、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、又は、トランジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、又は、有機半導体などの少なくとも一つを有していてもよい。又は例えば、場合によっては、又は、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、又は、トランジスタのソースドレイン領域などは、酸化物半導体を有していなくてもよい。
【０１６７】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１６８】
（実施の形態２）
本実施の形態では、実施の形態１で説明した半導体装置１００をエンコーダとして利用した場合の動作例について説明する。
【０１６９】
＜物体の動きの検出例＞
初めに、物体の動きの検出する方法の一例について説明する。図１２は、画像データに対して半導体装置１００で実行する物体の動き検出のアルゴリズムを説明するものである。
【０１７０】
図１２（Ａ）は、画像データ１０を示し、画像データ１０は、三角形１１及び円１２を有する。図１２（Ｂ）は、画像データ２０を示し、画像データ２０は、画像データ１０が有する三角形１１及び円１２が右上方向に移動した画像データとする。
【０１７１】
図１２（Ｃ）の画像データ３０は、画像データ１０から三角形１１及び円１２を含む領域３１を抽出する操作を示している。画像データ３０は、抽出した領域３１の左上のマスを基準（０，０）とし、左右方向及び上下方向の位置を示す数値を添字として、画像データ１０に付したものである。ここで、図１２（Ｃ）で抽出した領域３１を、図１２（Ｅ）に示す。
【０１７２】
図１２（Ｄ）の画像データ４０は、画像データ２０から一領域を切り出して、領域４１を複数抽出する操作を示している。画像データ４０は、画像データ３０に付した左右方向及び上下方向の位置を示す数値を、画像データ２０にも付したものである。つまり、画像データ３０、及び画像データ４０から、領域３１がどの位置に移動したかを変位（移動ベクトル）で表すことができる。図１２（Ｆ）は、抽出した複数の領域４１の一部を示している。
【０１７３】
領域４１の複数抽出の動作後では、物体の動きを検出するため、領域３１を複数の領域４１と順次比較する動作が行われる。この動作によって、領域３１と移動ベクトル（１，−１）の領域４１とが一致していると判定され、且つ領域３１と移動ベクトル（１，−１）以外の領域４１とが不一致していると判定される。これにより、領域３１から領域４１への移動ベクトル（１，−１）を取得することができる。
【０１７４】
なお、本明細書では、上述の領域３１のデータを学習データと表記する場合があり、上述の複数の領域４１の一のデータを対象データと表記する場合がある。
【０１７５】
なお、図１２では、４×４からなる領域で、抽出、比較、そして検出の動作を行っているが、本動作例では、領域の大きさはこれに限定されない。抽出する画像データの大きさに合わせて適宜領域を変更する構成にしてもよい。例えば、３×５からなる領域で抽出、比較、そして検出の動作を行ってもよい。また、マスを形成する画素の数についても限定せず、例えば、１０ピクセル×１０ピクセルを１マスとしてもよいし、１ピクセルを１マスとして定義して領域を構成してもよい。また、例えば、５ピクセル×１０ピクセルを１マスとして定義して領域を構成してもよい。
【０１７６】
なお、映像の内容によっては、領域３１に含まれる画像データが変化する場合がある。例えば、領域３１に含まれる三角形１１又は円１２が、画像データ４０では拡大、又は縮小している場合がある。また、例えば、領域３１に含まれる三角形１１又は円１２が、画像データ４０では回転している場合がある。この場合、領域３１と複数の領域４１との比較でどの程度一致しているかを求めるのが有効である。具体的には、初めに、領域３１と複数の領域４１とのそれぞれの外部出力信号を算出し、次に、領域３１との外部出力信号の差が最小となる場合の領域４１の変位（移動ベクトル）を求める構成にすればよい。そのためには、領域３１と複数の領域４１とで特徴抽出などにより物体が同一であることを確認する構成であることが好ましい。なお、領域３１の画像データから、領域３１が該移動ベクトル方向に移動した画像データを生成し、当該画像データと複数の領域４１との差分を取得することで、動き補償予測が可能となる。また、領域３１の画像データの移動量が画素ピッチの整数倍に一致しない場合、領域３１と複数の領域４１との比較でそれぞれの外部出力信号を算出し、それらの外部出力信号の差が最小となる変位を推測し、これを物体の変位（移動ベクトル）として検出する構成が可能である。
【０１７７】
＜画像データの一致、類似、不一致の判定＞
次に、半導体装置１００を用いた、動き補償予測の方法について、図１３を用いて説明する。
【０１７８】
〔ステップＳ３−１〕
ステップＳ３−１では、領域３１のデータを学習データとして、半導体装置１００のニューロン回路ＮＵ［１］乃至ニューロン回路ＮＵ［ｎ］に入力する。なお、学習データは領域３１のデータを２進数で表したデータであり、ｎビットで構成されたデータであるとする。
【０１７９】
〔ステップＳ３−２〕
ステップＳ３−２では、領域３１のデータの入力について、ステップＳ１−２乃至ステップＳ１−６と同様の動作を行う。つまり、全てのシナプス回路ＳＵに対して、それぞれの結合強度Ｗの更新を繰り返し行い、領域３１のデータに応じた全てのシナプス回路の結合強度Ｗを保持する。
【０１８０】
〔ステップＳ３−３〕
ステップＳ３−３では、複数の領域４１の一を対象データとして、ステップＳ３−２で形成した結合強度Ｗを有する半導体装置１００のニューロン回路ＮＵ［１］乃至ニューロン回路ＮＵ［ｎ］に入力する。なお、対象データは領域４１の一のデータを、２進数で表したデータであり、ｎビットで構成されたデータであるとする。
【０１８１】
〔ステップＳ３−４〕
ステップＳ３−４では、複数の領域４１の一の入力について、ステップＳ２−２乃至ステップＳ２−４と同様の動作を行う。つまり、領域３１のデータを学習させた半導体装置１００に対して、複数の領域４１の一のデータを入力することで、連想されるデータを出力する。
【０１８２】
ここで、領域３１のデータと、連想されるデータと、を比較し、領域３１のデータと複数の領域４１の一と、が一致する、類似する、又は一致しない、のいずれかの判定を行う。
【０１８３】
〔ステップＳ３−５〕
ステップＳ３−５では、上述の判定結果に応じて、どのステップに進むかの判定が行われる。
【０１８４】
該判定結果が、領域３１のデータと複数の領域４１の一とが一致しなかったとき、複数の領域４１の一とは別の領域４１を対象データとして、ステップＳ３−３とステップＳ３−４の動作が再度行われる。
【０１８５】
また、該判定結果が、領域３１のデータと複数の領域４１の一とが一致したとき、領域３１を基準とした複数の領域４１の一の移動ベクトルを取得して、本動作が終了する。移動ベクトルを取得したことにより、移動ベクトルを差分とした、動き補償予測が可能となる。動き補償予測を行うことで、映像データの圧縮を効率よく行うことができる。
【０１８６】
また、該判定結果で、領域３１のデータと複数の領域４１の一とが類似する場合、物体の動き検出例で説明した通り、それぞれの外部出力信号の差が最低となる場合の変位を推測して、これを物体の移動ベクトルとして取得を行う。その後、本動作は終了する。
【０１８７】
また、該判定結果で、全ての領域４１のデータを対象データとして比較を行い、学習データと全ての対象データとが一致しなかったとき、又は、類似しなかったとき、領域３１のデータと複数の領域４１のデータから動き補償予測を行うための移動ベクトルの取得ができないと判断して、本動作が終了する。
【０１８８】
上記の動作を行うことによって、ホップフィールド型のニューラルネットワークを映像データの圧縮を行うエンコーダとして利用することができる。これにより、大容量の画像データの圧縮を行うことができる高効率のエンコーダを実現することができる。
【０１８９】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１９０】
（実施の形態３）
本実施の形態では、開示する発明に係る放送システムについて説明する。
【０１９１】
＜放送システム＞
図１４は、放送システムの構成例を模式的に示すブロック図である。放送システム５００は、カメラ５１０、送信装置５１１、受信装置５１２、表示装置５１３を有する。カメラ５１０はイメージセンサ５２０、画像処理装置５２１を有する。送信装置５１１は、エンコーダ５２２及び変調器５２３を有する。受信装置５１２は、復調器５２５及びデコーダ５２６を有する。表示装置５１３は画像処理装置５２７及び表示部５２８を有する。
【０１９２】
カメラ５１０が８Ｋ映像を撮影が可能である場合、イメージセンサ５２０は、８Ｋのカラー画像を撮像可能な画素数を有する。例えば、１画素が１の赤用（Ｒ）サブ画素、２の緑用（Ｇ）サブ画素、及び１の青用（Ｂ）サブ画素でなる場合、イメージセンサ５２０には、少なくとも７６８０×４３２０×４［Ｒ、Ｇ＋Ｇ、Ｂ］の画素が必要となり、また、４Ｋ用のカメラであれば、イメージセンサ５２０の画素数は、少なくとも３８４０×２１６０×４の画素が必要であり、２Ｋ用のカメラであれば、画素数は、少なくとも１９２０×１０８０×４の画素が必要である。
【０１９３】
イメージセンサ５２０は未加工のＲａｗデータ５４０を生成する。画像処理装置５２１は、Ｒａｗデータ５４０に画像処理（ノイズ除去、補間処理など）を施し、映像データ５４１を生成する。映像データ５４１は送信装置５１１に出力される。
【０１９４】
送信装置５１１は、映像データ５４１を処理して、放送帯域に適合する放送信号５４３を生成する（放送信号を搬送波という場合がある）。エンコーダ５２２は映像データ５４１を処理し、符号化データ５４２を生成する。エンコーダ５２２は、映像データ５４１を符号化する処理、映像データ５４１に放送制御用データ（例えば認証用のデータ）を付加する処理、暗号化処理、スクランブル処理（スペクトラム拡散のためのデータ並び替え処理）等を行う。
【０１９５】
変調器５２３は符号化データ５４２をＩＱ変調（直交位相振幅変調）することで、放送信号５４３を生成し、出力する。放送信号５４３は、Ｉ（同位相）成分とＱ（直交成分）成分の情報を持つ複合信号である。ＴＶ放送局は、映像データ５４１の取得、及び放送信号５４３の供給を担う。
【０１９６】
放送信号５４３は受信装置５１２で受信される。受信装置５１２は、放送信号５４３を表示装置５１３で表示可能な映像データ５４４に変換する機能を有する。復調器５２５は、放送信号５４３を復調して、Ｉ信号、Ｑ信号の２つのアナログ信号に分解する。
【０１９７】
デコーダ５２６は、Ｉ信号及びＱ信号をデジタル信号に変換する処理を有する。また、デコーダ５２６は、デジタル信号に対して、各種の処理を実行し、データストリームを生成する。この処理には、フレーム分離、ＬＤＰＣ（Ｌｏｗ  Ｄｅｎｓｉｔｙ  Ｐａｒｉｔｙ  Ｃｈｅｃｋ）符号の復号、放送制御用データの分離、デスクランブル処理等がある。デコーダ５２６は、データストリームを復号化し、映像データ５４４を生成する。復号化のための処理には、直交変換（ＤＣＴ：離散コサイン変換、ＤＳＴ：離散サイン変換）、フレーム内予測処理、動き補償予測処理等がある。
【０１９８】
映像データ５４４は、表示装置５１３の画像処理装置５２７に入力される。画像処理装置５２７は、映像データ５４４を処理し、表示部５２８に入力可能なデータ信号５４５を生成する。画像処理装置５２７での処理は、画像処理（ガンマ処理）、デジタル−アナログ変換処理等がある。データ信号５４５が入力されることで、表示部５２８は表示を行う。
【０１９９】
図１５に、放送システムにおけるデータ伝送を模式的に示す。図１５には、放送局５６１から送信された電波（放送信号）が、各家庭のテレビジョン受信装置（ＴＶ）５６０に届けられるまでの経路を示している。ＴＶ５６０は、受信装置５１２及び表示装置５１３を備えている。人工衛星５６２として、例えば、ＣＳ衛星、ＢＳ衛星などが挙げられる。アンテナ５６４として、例えば、ＢＳ・１１０°ＣＳアンテナ、ＣＳアンテナなどが挙げられる。アンテナ５６５として、例えば、ＵＨＦ（Ｕｌｔｒａ  Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ）アンテナなどが挙げられる。
【０２００】
電波５６６Ａ、５６６Ｂは、衛星放送用の放送信号である。人工衛星５６２は電波５６６Ａを受信すると、地上に向けて電波５６６Ｂを伝送する。各家庭において、電波５６６Ｂはアンテナ５６４で受信され、ＴＶ５６０において衛星ＴＶ放送を視聴することができる。あるいは、電波５６６Ｂは他の放送局のアンテナで受信され、放送局内の受信装置によって光ケーブルに伝送できる信号に加工される。放送局は光ケーブル網を利用して放送信号を各家庭のＴＶ５６０に送信する。電波５６７Ａ、５６７Ｂは、地上波放送用の放送信号である。電波塔５６３は、受信した電波５６７Ａを増幅して、電波５６７Ｂを送信する。各家庭では、アンテナ５６５で電波５６７Ｂを受信することで、ＴＶ５６０で地上波ＴＶ放送を視聴することができる。
【０２０１】
また、本実施の形態の映像配信システムは、ＴＶ放送用のシステムに限定されるものではない。また配信する映像データは、動画像データでもよいし、静止画像データでもよい。
【０２０２】
例えば、高速ＩＰネットワークを通じてカメラ５１０の映像データ５４１を配信してもよい。例えば、映像データ５４１の配信システムは医療現場では、遠隔診断、遠隔診療に用いることができる。医療行為に利用する映像、例えば、正確な画像診断を行う場合には、医療用画像として高解像度（８Ｋ、４Ｋ、２Ｋ）の映像が求められる。図１６は、映像データの配信システムを利用した救急医療システムを模式的に示す。
【０２０３】
救急車６００（救急車；救急搬送車両）と医療機関６０１との間、又は、医療機関６０１と医療機関６０２との間の通信は、高速ネットワーク６０５を利用して行われる。救急車６００には、カメラ６１０、エンコーダ６１１、通信装置６１２が搭載されている。
【０２０４】
カメラ６１０は、医療機関６０１へ搬送する患者を撮影する。カメラ６１０で取得した映像データ６１５は、通信装置６１２によって非圧縮で送信することもできる。これにより遅延を少なくして、高解像度の映像データ６１５を医療機関６０１に伝送することができる。救急車６００と医療機関６０１と間の通信に、高速ネットワーク６０５を利用できない場合は、エンコーダ６１１で映像データ６１５を符号化し、符号化した映像データ６１６を送ることもできる。
【０２０５】
医療機関６０１では、救急車６００から送られた映像データを通信装置６２０で受信される。受信した映像データが非圧縮データであれば、通信装置６２０を介して、表示装置６２３に送られ、表示される。映像データが圧縮データであれば、デコーダ６２１でデータ伸長された後、サーバ６２２、及び表示装置６２３に送られ、表示装置６２３に表示される。医師は、表示装置６２３の画像から、救急車６００の救急隊員への指示、あるいは、患者の治療にあたる医療機関６０１内のスタッフに指示を行う。図１６の配信システムは高精細な画像を伝送することができるので、医療機関６０１内において、医師は救急搬送中の患者の細部を確認することができる。そのため、医師は短時間でより的確な指示を救急隊員やスタッフに与えることができ、患者の救命率の向上につながる。
【０２０６】
医療機関６０１と医療機関６０２間の映像データの通信も、上記と同様である。医療機関６０１の画像診断装置（ＣＴ、ＭＲＩ等）で取得した医療画像を医療機関６０２に伝送することができる。また、ここでは、救急車６００を例に挙げたが、患者を搬送する手段は、ヘリコプターなどの航空機や、船舶でもよい。
【０２０７】
図１７は、受信装置の形態の例を示している。ＴＶ５６０は、受信装置で放送信号を受信して、ＴＶ５６０に表示させることができる。図１７（Ａ）では、受信装置５７１を、ＴＶ５６０の外側に設けた場合を示している。また、別の例として、図１７（Ｂ）では、アンテナ５６４、５６５とＴＶ５６０は、無線機５７２及び無線機５７３を介して、データの授受を行っている場合を示している。この場合、無線機５７２又は無線機５７３は、受信装置の機能も有する。また、図１７（Ｃ）に示すとおり、ＴＶ５６０は、無線機５７３を内蔵してもよい。
【０２０８】
受信装置は、携帯可能な大きさにすることもできる。図１７（Ｄ）に示す受信装置５７４は、コネクタ部５７５を有する。表示装置、及び情報端末（例えば、パーソナルコンピュータ、スマートフォン、携帯電話、タブレット型端末など）等の電子機器がコネクタ部５７５と接続可能な端子を備えていれば、これらで衛星放送や地上波放送を視聴することが可能となる。
【０２０９】
図１４の放送システム５００において、エンコーダ５２２に、実施の形態１で説明した半導体装置１００を適用することができる。また、専用ＩＣやプロセッサ（例えば、ＧＰＵ、ＣＰＵ）等を組み合わせることで、エンコーダ５２２を構成することができる。また、エンコーダ５２２を一の専用ＩＣチップに集積化することもできる。
【０２１０】
＜エンコーダ＞
図１８は、エンコーダ５２２の一例を示すブロック図である。エンコーダ５２２は、回路５９１乃至回路５９４を有する。
【０２１１】
回路５９１は、ソース符号化を行う回路であり、フレーム間予測回路５９１ａ、動き補償予測回路５９１ｂ、ＤＣＴ回路５９１ｃを有する。回路５９２は、ビデオ・マルチプレックス符号化処理回路を有する。回路５９３は、ＬＤＰＣ符号化回路５９３ａ（ＬＤＰＣ；Ｌｏｗ  Ｄｅｎｓｉｔｙ  Ｐａｒｉｔｙ  Ｃｈｅｃｋ）、認証付与処理回路５９３ｂ、スクランブラ５９３ｃを有する。回路５９４はＤＡＣ（デジタルアナログ変換）部である。
【０２１２】
回路５９１は、送られてきた映像データ５４１に対してソース符号化を行う回路である。ソース符号化とは、画像情報に含まれる冗長な成分を除く処理のことを指す。なお、この回路５９１から出力されたデータから、完全な元の映像データに戻すことはできないため、ソース符号化は、非可逆な処理といえる。
【０２１３】
フレーム間予測回路５９１ａは、符号化するフレーム（画像）に対して、その前のフレーム、又はその後ろのフレーム、又はその両方のフレームから予測画像を作成して、該予測画像を符号化する回路である。動き補償予測回路５９１ｂは、映像データ５４１に含まれる被写体の動作、変形などを検出し、その変位、その回転量、その伸縮量などを算出し、該被写体の含まれるフレームに対して予測画像を作成して、該予測画像を符号化する回路である。ＤＣＴ回路５９１ｃは、離散コサイン変換を用いて、映像データの画素領域の情報を周波数領域の情報に変換する回路である。
【０２１４】
回路５９１は、フレーム間予測回路５９１ａ、動き補償予測回路５９１ｂ、及びＤＣＴ回路５９１ｃを通して、ソース符号化された映像データ５４１を量子化する機能を有する。ここでいう量子化とは、ＤＣＴ回路５９１ｃによって得られた周波数成分を、それぞれ離散的な値に対応付ける動作のことをいう。この動作によって、映像データ５４１に含まれる大きな情報を削減することができる。そして、回路５９１は、ソース符号化と量子化が行われた映像データ、及び動き補償予測して得られた情報を含むデータストリーム５５１を回路５９２に送信される。
【０２１５】
回路５９２は、データストリーム５５１に含まれる情報を可変長符号化して圧縮し、それらを多重化する（ビデオ・マルチプレックス符号化する）回路である。ここでいう多重化とは、複数の情報を１つのビット列、又はバイト列として送信できるように並べる処理のことである。ビデオ・マルチプレックス符号化された情報は、データストリーム５５２として、回路５９３に送信される。
【０２１６】
回路５９３は、回路５９２から送られてきたデータストリーム５５２に対して主に誤り訂正符号化、認証付与、暗号化を行う回路である。ＬＤＰＣ符号化回路５９３ａは、誤り訂正符号化を行って、ノイズのある通信チャンネルを通してデータを送信する回路である。認証付与処理回路５９３ｂは、送信するデータに対して、ＩＤコード（ＩＤ；Ｉｄｅｎｔｉｆｉｅｒ）やパスワードなどを付与して、意図しない受信機側でのデータの復元を防ぐための回路である。スクランブラ５９３ｃは、送信するデータに対して、送信データ列を信号データ列と無関係なランダム列に変換する装置である。変換されたデータは、受信機側のデスクランブルによって、元のデータに復元することができる。回路５９３は、データストリーム５５２に対して、誤り訂正符号化、認証付与、暗号化の処理を行い、データストリーム５５３として、回路５９４に送信される。
【０２１７】
回路５９４は、データストリーム５５３を受信装置５１２に送るために、データストリーム５５３をデジタルアナログ変換するための回路である。デジタルアナログ変換されたデータストリーム５５３は符号化データ５４２として、変調器５２３に送信される。
【０２１８】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０２１９】
（実施の形態４）
本実施の形態では、放送システムに用いられる半導体装置について説明する。
【０２２０】
＜＜イメージセンサ＞＞
図１９（Ａ）は、イメージセンサ５２０の構成例を示す平面図である。イメージセンサ５２０は、画素部７２１と、回路７６０、回路７７０、回路７８０、及び回路７９０を有する。なお、本明細書等において、回路７６０、回路７７０、回路７８０、回路７９０などを「周辺回路」もしくは「ドライバ」と呼ぶ場合がある。例えば、回路７６０は周辺回路の一部と言える。
【０２２１】
図１９（Ｂ）は、画素部７２１の構成例を示す図である。画素部７２１は、ｐ列ｑ行（ｐ及びｑは２以上の自然数）のマトリクス状に配置された複数の画素７２２（イメージセンサ）を有する。なお、図１９（Ｂ）中のｎは１以上且つｐ以下の自然数であり、ｍは１以上且つｑ以下の自然数である。
【０２２２】
回路７６０及び回路７７０は、複数の画素７２２と電気的に接続し、複数の画素７２２を駆動するための信号を供給する機能を有する。また、回路７６０は、画素７２２から出力されたアナログ信号を処理する機能を有していてもよい。また、回路７８０は、周辺回路の動作タイミングを制御する機能を有していてもよい。例えば、クロック信号を生成する機能を有していてもよい。また、外部から供給されたクロック信号の周波数を変換する機能を有していてもよい。また、回路７８０は、参照用電位信号（例えば、ランプ波信号など）を供給する機能を有していてもよい。
【０２２３】
周辺回路は、論理回路、スイッチ、バッファ、増幅回路、又は変換回路のうちの少なくとも１つの回路を有する。また、周辺回路に用いるトランジスタなどは、後述する画素ドライバ７１０を作製するために形成する半導体の一部を用いて形成してもよい。また、周辺回路の一部又は全部にＩＣ等の半導体装置を用いてもよい。
【０２２４】
なお、周辺回路は、回路７６０、回路７７０、回路７８０、回路７９０のうち、少なくとも１つを省略してもよい。例えば、回路７６０又は回路７９０の一方の機能を、回路７６０又は回路７９０の他方に付加して、回路７６０又は回路７９０の一方を省略してもよい。また、例えば、回路７７０又は回路７８０の一方の機能を、回路７７０又は回路７８０の他方に付加して、回路７７０又は回路７８０の一方を省略してもよい。また、例えば、回路７６０、回路７７０、回路７８０、回路７９０のいずれか１つに、他の周辺回路の機能を付加することで、他の周辺回路を省略してもよい。
【０２２５】
また、図１９（Ｃ）に示すように、画素部７２１の外周に沿って回路７６０、回路７７０、回路７８０、回路７９０を設けてもよい。また、イメージセンサ５２０が有する画素部７２１において画素７２２を傾けて配置してもよい。画素７２２を傾けて配置することにより、行方向及び列方向の画素間隔（ピッチ）を短くすることができる。これにより、イメージセンサ５２０で撮像された画像の品質をより高めることができる。
【０２２６】
また、回路７６０、回路７７０、回路７８０、回路７９０の上方に重ねて画素部７２１を設けてもよい。回路７６０、回路７７０、回路７８０、回路７９０の上方に重ねて画素部７２１を設けることで、イメージセンサ５２０の大きさに対する画素部７２１の占有面積を大きくすることができる。よって、イメージセンサ５２０の受光感度を向上することができる。また、イメージセンサ５２０のダイナミックレンジを向上することができる。また、イメージセンサ５２０の解像度を向上することができる。また、イメージセンサ５２０で撮影した画像の再現性を向上することができる。また、イメージセンサ５２０の集積度を向上することができる。
【０２２７】
イメージセンサ５２０が有する画素７２２を副画素として用いて、複数の画素７２２それぞれに異なる波長域の光を透過するフィルタ（カラーフィルタ）を設けることで、カラー画像表示を実現するための情報を取得することができる。
【０２２８】
図２０（Ａ）は、カラー画像を取得するための画素７２２の一例を示す平面図である。図２０（Ａ）は、赤（Ｒ）の波長域の光を透過するカラーフィルタが設けられた画素７２３（以下、「画素７２３Ｒ」ともいう）、緑（Ｇ）の波長域の光を透過するカラーフィルタが設けられた画素７２３（以下、「画素７２３Ｇ」ともいう）及び青（Ｂ）の波長域の光を透過するカラーフィルタが設けられた画素７２３（以下、「画素７２３Ｂ」ともいう）を有する。画素７２３Ｒ、画素７２３Ｇ、画素７２３Ｂをまとめて一つの画素７２２として機能させる。
【０２２９】
なお、画素７２２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定されず、シアン（Ｃ）、黄（Ｙ）及びマゼンダ（Ｍ）の光を透過するカラーフィルタを用いてもよい。１つの画素に少なくとも３種類の異なる波長域の光を検出する画素７２２を設けることで、フルカラー画像を取得することができる。
【０２３０】
図２０（Ｂ）は、それぞれ赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の光を透過するカラーフィルタが設けられた画素７２３に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた画素７２３を有する画素７２２を例示している。図２０（Ｃ）は、それぞれシアン（Ｃ）、黄（Ｙ）及びマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた画素７２３に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた画素７２３を有する画素７２２を例示している。このように、１つの画素に４種類以上の異なる波長域の光を検出する画素７２２を設けることで、取得した画像の色の再現性をさらに高めることができる。
【０２３１】
また、画素７２３Ｒ、画素７２３Ｇ、及び画素７２３Ｂの画素数比（又は受光面積比）は、必ずしも１：１：１である必要は無い。図２０（Ｄ）に示すように、画素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。また、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
【０２３２】
なお、画素７２２に用いる画素７２３は１つでもよいが、２つ以上が好ましい。例えば、同じ波長域の光を検出する画素７２３を２つ以上設けることで、冗長性を高め、イメージセンサ５２０の信頼性を高めることができる。
【０２３３】
また、フィルタとして可視光の波長以下の波長を有する光を吸収又は反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルタを用いることで、赤外光を検出するイメージセンサ５２０を実現することができる。また、フィルタとして可視光の波長以上の波長を有する光を吸収又は反射して、紫外光を透過するＵＶ（ＵＶ：Ｕｌｔｒａ  Ｖｉｏｌｅｔ）フィルタを用いることで、紫外光を検出するイメージセンサ５２０を実現することができる。また、フィルタとして、放射線を紫外光や可視光に変換するシンチレータを用いることで、イメージセンサ５２０をＸ線やγ線などを検出する放射線検出器として機能させることもできる。
【０２３４】
また、フィルタとしてＮＤ（ＮＤ：Ｎｅｕｔｒａｌ  Ｄｅｎｓｉｔｙ）フィルター（減光フィルター）を用いると、光電変換素子（受光素子）に多大な光量の光が入射した時に生じる、出力が飽和する現象（以下、「出力飽和」ともいう。）を防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、イメージセンサのダイナミックレンジを大きくすることができる。
【０２３５】
また、前述したフィルタ以外に、画素７２３にレンズを設けてもよい。ここで、図２１の断面図を用いて、画素７２３、フィルタ７２４、レンズ７２５の配置例を説明する。レンズ７２５を設けることで、入射光を光電変換素子に効率よく受光させることができる。具体的には、図２１（Ａ）に示すように、画素７２３に形成したレンズ７２５、フィルタ７２４（フィルタ７２４Ｒ、フィルタ７２４Ｇ、フィルタ７２４Ｂ）、及び画素ドライバ７１０等を通して光７３０を光電変換素子７０１に入射させる構造とすることができる。
【０２３６】
ただし、二点鎖線で囲んだ領域に示すように、矢印で示す光７３０の一部が配線群７２６の一部、トランジスタ、容量素子などの少なくとも一によって遮光されてしまうことがある。したがって、図２１（Ｂ）に示すように光電変換素子７０１側にレンズ７２５及びフィルタ７２４を形成して、入射光を光電変換素子７０１に効率良く受光させる構造としてもよい。光電変換素子７０１側から光７３０を入射させることで、受光感度の高いイメージセンサ５２０を提供することができる。
【０２３７】
図２２（Ａ）乃至図２２（Ｃ）に、画素部７２１に用いることができる画素ドライバ７１０の一例を示す。図２２（Ａ）に示す画素ドライバ７１０は、トランジスタ７０２、トランジスタ７０４、及び容量素子７０６を有し、光電変換素子７０１に接続されている。トランジスタ７０２のソース又はドレインの一方は光電変換素子７０１と電気的に接続され、トランジスタ７０２のソース又はドレインの他方はノード７０７（電荷蓄積部）を介してトランジスタ７０４のゲートと電気的に接続されている。
【０２３８】
「ＯＳ」の符号は、ＯＳトランジスタを適用することが好ましいことを示している。これは、他の図面でも同様である。ＯＳトランジスタは、オフ電流を極めて小さくすることができるため、容量素子７０６を小さくすることができる。又は、図２２（Ｂ）に示すように、容量素子７０６を省略することができる。また、トランジスタ７０２としてＯＳトランジスタを用いると、ノード７０７の電位が変動しにくい。よって、ノイズの影響を受けにくいイメージセンサを実現することができる。なお、トランジスタ７０４にＯＳトランジスタを用いてもよい。
【０２３９】
光電変換素子７０１には、シリコン基板においてｐｎ型やｐｉｎ型の接合が形成されたダイオード素子を用いることができる。又は非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型のダイオード素子などを用いてもよい。又は、ダイオード接続のトランジスタを用いてもよい。また、光電効果を利用した可変抵抗などをシリコン、ゲルマニウム、セレンなど用いて形成してもよい。
【０２４０】
また、光電変換素子として、放射線を吸収して電荷を発生させることが可能な材料を用いて形成してもよい。放射線を吸収して電荷を発生させることが可能な材料としては、ヨウ化鉛、ヨウ化水銀、ガリウムヒ素、ＣｄＴｅ、ＣｄＺｎなどがある。
【０２４１】
図２２（Ｃ）に示す画素ドライバ７１０は、トランジスタ７０２、トランジスタ７０３、トランジスタ７０４、トランジスタ７０５、及び容量素子７０６を有し、光電変換素子７０１に接続されている。なお、図２２（Ｃ）に示す画素ドライバ７１０は、光電変換素子７０１としてフォトダイオードを用いる場合を示している。トランジスタ７０２のソース又はドレインの一方は光電変換素子７０１のカソードと電気的に接続され、他方はノード７０７と電気的に接続されている。光電変換素子７０１のアノードは、配線７１１と電気的に接続されている。トランジスタ７０３のソース又はドレインの一方はノード７０７と電気的に接続され、他方は配線７０８と電気的に接続されている。トランジスタ７０４のゲートはノード７０７と電気的に接続され、トランジスタ７０４のソース又はドレインの一方は配線７０９と電気的に接続され、トランジスタ７０４のソース又はドレインの他方はトランジスタ７０５のソース又はドレインの一方と電気的に接続されている。トランジスタ７０５のソース又はドレインの他方は配線７０８と電気的に接続されている。容量素子７０６の一方の電極はノード７０７と電気的に接続され、他方の電極は配線７１１と電気的に接続される。
【０２４２】
トランジスタ７０２は転送トランジスタとして機能できる。トランジスタ７０２のゲートには、転送信号ＴＸが供給される。トランジスタ７０３はリセットトランジスタとして機能できる。トランジスタ７０３のゲートには、リセット信号ＲＳＴが供給される。トランジスタ７０４は増幅トランジスタとして機能できる。トランジスタ７０５は選択トランジスタとして機能できる。トランジスタ７０５のゲートには、信号ＳＥＬが供給される。また、配線７０８にＶＤＤが供給され、配線７１１にはＶＳＳが供給される。
【０２４３】
次に、図２２（Ｃ）に示す画素ドライバ７１０の動作について説明する。まず、トランジスタ７０３をオン状態にして、ノード７０７にＶＤＤを供給する（リセット動作）。その後、トランジスタ７０３をオフ状態にすると、ノード７０７にＶＤＤが保持される。次に、トランジスタ７０２をオン状態とすると、光電変換素子７０１の受光量に応じて、ノード７０７の電位が変化する（蓄積動作）。その後、トランジスタ７０２をオフ状態にすると、ノード７０７の電位が保持される。次に、トランジスタ７０５をオン状態とすると、ノード７０７の電位に応じた電位が配線７０９から出力される（選択動作）。配線７０９の電位を検出することで、光電変換素子７０１の受光量を知ることができる。
【０２４４】
トランジスタ７０２及びトランジスタ７０３には、ＯＳトランジスタを用いることが好ましい。前述した通り、ＯＳトランジスタはオフ電流を極めて小さくすることができるため、容量素子７０６を小さくすることができる。又は、容量素子７０６を省略することができる。また、トランジスタ７０２及びトランジスタ７０３としてＯＳトランジスタを用いると、ノード７０７の電位が変動しにくい。よって、ノイズの影響を受けにくいイメージセンサ５２０を実現することができる。
【０２４５】
＜＜表示装置＞＞
表示装置５１３は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（ライトエミッティングダイオード）チップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、又は、量子ドットなどの少なくとも一つを有している。
【０２４６】
これらの他にも、表示装置は、電気的又は磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。例えば、表示装置はプラズマディスプレイパネル（ＰＤＰ）であってもよい。
【０２４７】
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。
【０２４８】
量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではなく、液晶表示装置などに用いるバックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。
【０２４９】
液晶素子を用いた表示装置の一例としては、液晶表示装置（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。
【０２５０】
なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、又は、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、又は、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
【０２５１】
電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
【０２５２】
なお、表示素子などにＬＥＤチップを用いる場合、ＬＥＤチップの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤチップを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤチップが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
【０２５３】
また、ＭＥＭＳを用いた表示素子においては、表示素子が封止されている空間（例えば、表示素子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳなどが水分によって動きにくくなることや、劣化しやすくなることを防止することができる。
【０２５４】
図２３に表示装置５１３に適用される表示モジュールの構成例を示す。図２３の表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００３に接続されたタッチセンサ６００４、ＦＰＣ６００５に接続された表示パネル６００６、バックライトユニット６００７、フレーム６００９、プリント基板６０１０、バッテリ６０１１を有する。なお、バックライトユニット６００７、バッテリ６０１１、タッチセンサ６００４などは、設けられない場合もある。
【０２５５】
本発明の一態様の半導体装置は、例えば、プリント基板６０１０に実装された集積回路などに備えることができる。また、表示パネル６００６によって、表示装置５１３の表示部５２８が構成される。プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路などを有する。電源回路に電力を供給する電源としては、バッテリ６０１１であってもよいし、商用電源であってもよい。なお、電源として商用電源を用いる場合には、バッテリ６０１１を省略することができる。また、必要に応じて、プリント基板６０１０は、本発明の一態様の受信装置を備えてもよい。
【０２５６】
上部カバー６００１及び下部カバー６００２は、タッチセンサ６００４や表示パネル６００６などのサイズに合わせて、形状や寸法を適宜変更することができる。
【０２５７】
タッチセンサ６００４は、抵抗膜方式又は静電容量方式のタッチセンサを表示パネル６００６に重畳して用いることができる。表示パネル６００６にタッチセンサの機能を付加することも可能である。例えば、表示パネル６００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネル機能を付加することなども可能である。又は、表示パネル６００６の各画素内に光センサを設け、光学式のタッチセンサの機能を付加することなども可能である。
【０２５８】
バックライトユニット６００７は、光源６００８を有する。光源６００８をバックライトユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。また、表示パネル６００６に発光表示装置などを用いる場合は、バックライトユニット６００７を省略することができる。フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０側から発生する電磁波を遮断するための電磁シールドとしての機能を有する。また、フレーム６００９は、放熱板としての機能を有していてもよい。また、表示モジュール６０００に、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０２５９】
図２４に表示部の構成例を示す。図２４（Ａ）の表示部３１００は、表示領域３１３１、回路３１３２、及び回路３１３３を有する。回路３１３２は、例えば走査線ドライバとして機能する。また、回路３１３３は、例えば信号線ドライバとして機能する。
【０２６０】
また、表示部３１００は、各々が略平行に配設され、且つ、回路３１３２によって電位が制御されるｍ本の走査線３１３５と、各々が略平行に配設され、且つ、回路３１３３によって電位が制御されるｎ本の信号線３１３６と、を有する。さらに、表示領域３１３１はｍ行ｎ列のマトリクス状に配設された複数の画素３１３０を有する。なお、本実施の形態における、ｍ、ｎは、ともに２以上の整数である。
【０２６１】
表示領域３１３１において、各走査線３１３５は、画素３１３０のうち、いずれかの行に配設されたｎ個の画素３１３０と電気的に接続される。また、各信号線３１３６は、画素３１３０のうち、いずれかの列に配設されたｍ個の画素３１３０に電気的に接続される。
【０２６２】
図２４（Ｂ）及び図２４（Ｃ）は、画素３１３０の構成例を示す回路図である。図２４（Ｂ）の画素３１３０Ｂは、自発光型表示装置の画素であり、図２４（Ｃ）の画素３１３０Ｃは、液晶表示装置の画素である。
【０２６３】
画素３１３０Ｂは、トランジスタ３４３１と、容量素子３２３３と、トランジスタ３２３２と、トランジスタ３４３４と、発光素子３１２５とを有する。画素３１３０Ｂは、データ信号が与えられるｎ列目の信号線３１３６（以下、信号線ＤＬ＿ｎという）と、ゲート信号が与えられるｍ行目の走査線３１３５（以下、走査線ＧＬ＿ｍという）と、電位供給線ＶＬ＿ａと、電位供給線ＶＬ＿ｂとに電気的に接続されている。
【０２６４】
また、複数の画素３１３０Ｂを、それぞれ副画素として用いて、それぞれの副画素から異なる波長域の光を発光させることで、カラー画像を表示することができる。例えば、赤の波長域の光を発する画素３１３０、緑の波長域の光を発する画素３１３０、及び青の波長域の光を発する画素３１３０を１つの画素として用いる。
【０２６５】
なお、組み合わせる光の波長域は、赤、緑、及び青に限定されず、シアン、黄及びマゼンダであってもよい。１つの画素に少なくとも３種類の異なる波長域の光を発する副画素を設けることで、カラー画像を表示することができる。
【０２６６】
また、赤、緑、及び青に、黄、シアン、マゼンタ、白などを一種以上追加してもよい。例えば、赤、緑、及び青に加えて、黄の波長域の光を発する副画素を加えてもよい。また、シアン、黄、及びマゼンダに赤、緑、青、白などを一種以上追加してもよい。例えば、シアン、黄、及びマゼンダに加えて、青の波長域の光を発する副画素を加えてもよい。１つの画素に４種類以上の異なる波長域で発光する副画素を設けることで、表示する画像の色の再現性をさらに高めることができる。
【０２６７】
また、１つの画素に用いる、赤、緑、青の画素数比（又は発光面積比）は、必ずしも１：１：１である必要は無い。例えば、画素数比を赤：緑：青＝１：１：２としてもよい。また、画素数比を赤：緑：青＝１：２：３としてもよい。
【０２６８】
また、白色光を発する副画素に、赤、緑、青などのカラーフィルタを組み合わせて、カラー表示を実現することもできる。また、赤、緑、又は青の波長域の光を発する副画素それぞれに、赤、緑、又は青の波長域の光を透過するカラーフィルタを組み合わせてもよい。
【０２６９】
ただし、本発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０２７０】
図２４（Ｃ）に示す画素３１３０Ｃは、トランジスタ３４３１と、容量素子３２３３と、液晶素子３４３２と、を有する。画素３１３０Ｃは、信号線ＤＬ＿ｎと、走査線ＧＬ＿ｍと、容量線ＣＬとに電気的に接続されている。
【０２７１】
液晶素子３４３２の一対の電極の一方の電位は、画素３１３０Ｃの仕様に応じて適宜設定される。液晶素子３４３２に含まれる液晶は、ノード３４３６に書き込まれるデータにより配向状態が設定される。なお、複数の画素３１３０Ｃのそれぞれが有する液晶素子３４３２の一対の電極の一方に、共通の電位（コモン電位）を与えてもよい。容量線ＣＬの電位の値は、画素３１３０Ｃの仕様に応じて適宜設定される。容量素子３２３３は、ノード３４３６に書き込まれたデータを保持する保持容量としての機能を有する。
【０２７２】
液晶素子３４３２のモードとしては、例えば、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  Ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ  Ｂｅｎｄ  Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、他の例として、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、様々なモードを用いることができる。
【０２７３】
図２５乃至図２７を用いて、表示パネルのデバイス構造を説明する。図２５（Ａ）において、基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、基板４００６によって封止されている。図２５（Ａ）においては、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線ドライバ４００３、及び走査線ドライバ４００４が実装されている。また、信号線ドライバ４００３、走査線ドライバ４００４、又は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８ａ、ＦＰＣ４０１８ｂ（ＦＰＣ；Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）から供給されている。
【０２７４】
図２５（Ｂ）及び図２５（Ｃ）において、基板４００１上に設けられた画素部４００２と、走査線ドライバ４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線ドライバ４００４の上に基板４００６が設けられている。よって画素部４００２と、走査線ドライバ４００４とは、基板４００１とシール材４００５と基板４００６とによって、表示素子と共に封止されている。図２５（Ｂ）及び図２５（Ｃ）においては、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線ドライバ４００３が実装されている。図２５（Ｂ）及び図２５（Ｃ）においては、信号線ドライバ４００３、走査線ドライバ４００４、又は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２７５】
また図２５（Ｂ）及び図２５（Ｃ）においては、信号線ドライバ４００３を別途形成し、基板４００１に実装している例を示しているが、この構成に限定されない。走査線ドライバを別途形成して実装しても良いし、信号線ドライバの一部又は走査線ドライバの一部のみを別途形成して実装しても良い。
【０２７６】
なお、別途形成したドライバの接続方法は、特に限定されるものではなく、ワイヤボンディング、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）などを用いることができる。図２５（Ａ）は、ＣＯＧにより信号線ドライバ４００３、走査線ドライバ４００４を実装する例であり、図２５（Ｂ）は、ＣＯＧにより信号線ドライバ４００３を実装する例であり、図２５（Ｃ）は、ＴＣＰにより信号線ドライバ４００３を実装する例である。また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。また基板４００１上に設けられた画素部及び走査線ドライバは、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
【０２７７】
図２６（Ａ）及び図２６（Ｂ）は、図２５（Ｂ）中でＮ１−Ｎ２の鎖線で示した部位の断面構成を示す断面図である。図２６（Ａ）の表示パネル４０００Ａは液晶表示装置のものであり、図２６（Ｂ）の表示パネル４０００Ｂは自発光型表示装置のものである。
【０２７８】
表示パネル４０００Ａは電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、電極４０１５は、絶縁層４１１２、絶縁層４１１１、及び絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。表示パネル４０００Ａは、トランジスタ４０１０、４０１１及び容量素子４０２０を有する。容量素子４０２０は、トランジスタ４０１０のソース電極又はドレイン電極の一方の一部と、電極４０２１が絶縁層４１０３を介して重なる領域を有する。電極４０２１は、電極４０１７と同じ導電層で形成されている。電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、トランジスタ４０１０、及びトランジスタ４０１１のソース電極及びドレイン電極と同じ導電層で形成されている。表示パネル４０００Ｂも同様である。
【０２７９】
また基板４００１上に設けられた画素部４００２と走査線ドライバ４００４は、トランジスタを複数有しており、図２６（Ａ）及び図２６（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線ドライバ４００４に含まれるトランジスタ４０１１とを例示している。図２６（Ａ）では、トランジスタ４０１０及びトランジスタ４０１１上に、絶縁層４１１２、絶縁層４１１１、及び絶縁層４１１０が設けられ、図２６（Ｂ）では、絶縁層４１１２の上に隔壁４５１０が形成されている。
【０２８０】
一般に、画素に設けられる容量素子の容量は、画素に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。例えば、液晶表示装置の画素部にＯＳトランジスタを用いることにより、容量素子の容量を、液晶容量に対して１／３以下、もしくは１／５以下とすることができる。ＯＳトランジスタを用いることにより、容量素子の形成を省略することもできる。
【０２８１】
図２６（Ａ）において、液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。
【０２８２】
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
【０２８３】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０２８４】
また、配向膜を用いないブルー相（Ｂｌｕｅ  Ｐｈａｓｅ）を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、また、光学的等方性であるため配向処理が不要であり、且つ、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
【０２８５】
また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０２８６】
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
【０２８７】
本実施の形態で用いるＯＳトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０２８８】
また、ＯＳトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上にドライバ部と画素部とを作り分けて作製することが可能となるため、表示装置の部品点数を削減することができる。
【０２８９】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０２９０】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子（「ＥＬ素子」ともいう。）を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬ素子の閾値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
【０２９１】
また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２９２】
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２９３】
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）などを有していてもよい。
【０２９４】
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
【０２９５】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２９６】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【０２９７】
図２６（Ｂ）において、発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
【０２９８】
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２９９】
発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０３００】
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１及び隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ  Ｌｉｋｅ  Ｃａｒｂｏｎ）などを形成することができる。また、基板４００１、基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０３０１】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。
【０３０２】
シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。
【０３０３】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０３０４】
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
【０３０５】
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
【０３０６】
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０３０７】
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、又はその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
【０３０８】
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、もしくは、アニリン、ピロール及びチオフェンの２種以上からなる共重合体又はその誘導体等が挙げられる。
【０３０９】
図２７（Ａ）は、図２６（Ａ）に示すトランジスタ４０１１及び４０１０に、トップゲート型のトランジスタを設けた場合の断面図を示している。同様に、図２７（Ｂ）は、図２６（Ｂ）に示すトランジスタ４０１１及び４０１０に、トップゲート型のトランジスタを設けた場合の断面図を示している。
【０３１０】
トランジスタ４０１０、４０１１において、電極４０１７はゲート電極としての機能を有する。また、配線４０１４は、ソース電極又はドレイン電極としての機能を有する。また、絶縁層４１０３はゲート絶縁膜としての機能を有する。トランジスタ４０１０、４０１１は、半導体層４０１２を有する。半導体層４０１２として、結晶シリコン、多結晶シリコン、非晶質シリコン、酸化物半導体、有機半導体、などを用いればよい。また、必要に応じて、半導体層４０１２の導電率を高めるため、又は、トランジスタの閾値を制御するために、半導体層４０１２に不純物を導入してもよい。
【０３１１】
＜＜電子機器＞＞
上掲の表示部を備えた電子機器としては、例えば、ＴＶ装置、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。特に、上記電子機器は、可撓性を有する場合、家屋やビルの内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことも可能である。図２８に電気機器の構成例を示す。
【０３１２】
図２８（Ａ）に示す携帯電話機７４００は、筐体７４０１に組み込まれた表示部７４０２のほか、操作ボタン７４０３、外部接続ポート７４０４、スピーカ７４０５、マイクロフォン７４０６などを備えている。携帯電話機７４００は、指などで表示部７４０２に触れることで、情報を入力することができる。また、電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指などで表示部７４０２に触れることにより行うことができる。また、操作ボタン７４０３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部７４０２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
【０３１３】
図２８（Ｂ）は、腕時計型の携帯情報端末の一例を示している。図２８（Ｂ）に示す携帯情報端末７１００は、筐体７１０１、表示部７１０２、バンド７１０３、バックル７１０４、操作ボタン７１０５、入出力端子７１０６などを備える。携帯情報端末７１００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。表示部７１０２はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、表示部７１０２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部７１０２に表示されたアイコン７１０７に触れることで、アプリケーションを起動することができる。
【０３１４】
操作ボタン７１０５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、携帯情報端末７１００に組み込まれたオペレーティングシステムにより、操作ボタン７１０５の機能を自由に設定することもできる。携帯情報端末７１００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末７１００は入出力端子７１０６を備え、他の情報端末とコネクタを介して直接データのやりとりを行うことができる。また入出力端子７１０６を介して充電を行うこともできる。なお、充電動作は入出力端子７１０６を介さずに無線給電により行ってもよい。
【０３１５】
図２８（Ｃ）はノート型のパーソナルコンピュータ（ＰＣ）を示している。図２８（Ｃ）に示すＰＣ７２００は、筐体７２２１、表示部７２２２、キーボード７２２３、ポインティングデバイス７２２４等を有する。
【０３１６】
図２８（Ｄ）は据え置き型の表示装置である。図２８（Ｄ）の表示装置７０００は、筐体７００１、表示部７００２、支持台７００３等を有する。
【０３１７】
図２８（Ｅ）はビデオカメラ７６００であり、第１筐体７６４１、第２筐体７６４２、表示部７６４３、操作キー７６４４、レンズ７６４５、接続部７６４６等を有する。
【０３１８】
図２８（Ｆ）は自動車７５００であり、車体７５５１、車輪７５５２、ダッシュボード７５５３、ライト７５５４等を有する。
【０３１９】
上記電子機器が有する表示部が、例えば、４Ｋ又は８Ｋで表される高い画素数を有する場合、上記電子機器は、本発明の一態様である受信装置を有することが好ましい。上記電子機器が、本発明の一態様である受信装置を有することで、高速且つ低消費電力で映像を受信し、表示することが可能になる。
【０３２０】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０３２１】
（実施の形態５）
本実施の形態では、開示する発明の一態様に係るトランジスタについて説明する。
【０３２２】
なお、本発明の一態様に係るトランジスタは、実施の形態６で説明するｎｃ−ＯＳ又はＣＡＡＣ−ＯＳを有することが好ましい。
【０３２３】
＜トランジスタの構成例１＞
図２９（Ａ）乃至図２９（Ｃ）は、トランジスタ１４００ａの上面図及び断面図である。図２９（Ａ）は上面図である。図２９（Ｂ）は、図２９（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図であり、図２９（Ｃ）は、図２９（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図２９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。なお、一点鎖線Ａ１−Ａ２をトランジスタ１４００ａのチャネル長方向、一点鎖線Ａ３−Ａ４をトランジスタ１４００ａのチャネル幅方向と呼ぶ場合がある。
【０３２４】
トランジスタ１４００ａは、基板１４５０と、基板１４５０上の絶縁膜１４０１と、絶縁膜１４０１上の導電膜１４１４と、導電膜１４１４を覆うように形成された絶縁膜１４０２と、絶縁膜１４０２上の絶縁膜１４０３と、絶縁膜１４０３上の絶縁膜１４０４と、絶縁膜１４０４上に、金属酸化物１４３１、金属酸化物１４３２の順で形成された積層と、金属酸化物１４３２の上面及び側面と接する導電膜１４２１と、同じく金属酸化物１４３２の上面及び側面と接する導電膜１４２３と、導電膜１４２１上の導電膜１４２２と、導電膜１４２３上の導電膜１４２４と、導電膜１４２２、導電膜１４２４上の絶縁膜１４０５と、金属酸化物１４３１、金属酸化物１４３２、導電膜１４２１乃至導電膜１４２４及び絶縁膜１４０５と接する金属酸化物１４３３と、金属酸化物１４３３上の絶縁膜１４０６と、絶縁膜１４０６上の導電膜１４１１と、導電膜１４１１上の導電膜１４１２と、導電膜１４１２上の導電膜１４１３と、導電膜１４１３を覆うように形成された絶縁膜１４０７と、絶縁膜１４０７上の絶縁膜１４０８を有する。なお、金属酸化物１４３１、金属酸化物１４３２及び金属酸化物１４３３をまとめて、金属酸化物１４３０と呼称する。
【０３２５】
金属酸化物１４３２は半導体であり、トランジスタ１４００ａのチャネルとしての機能を有する。
【０３２６】
また、金属酸化物１４３１及び金属酸化物１４３２は、領域１４４１及び領域１４４２を有する。領域１４４１は、導電膜１４２１と、金属酸化物１４３１、金属酸化物１４３２が接する領域の近傍に形成され、領域１４４２は、導電膜１４２３と、金属酸化物１４３１、金属酸化物１４３２が接する領域の近傍に形成される。
【０３２７】
領域１４４１、領域１４４２は低抵抗領域としての機能を有する。金属酸化物１４３１、金属酸化物１４３２は、領域１４４１を有することで、導電膜１４２１との間のコンタクト抵抗を低減させることが可能になる。同様に、金属酸化物１４３１、金属酸化物１４３２は、領域１４４２を有することで、導電膜１４２３との間のコンタクト抵抗を低減させることが可能になる。
【０３２８】
導電膜１４２１、導電膜１４２２は、トランジスタ１４００ａのソース電極又はドレイン電極の一方としての機能を有する。導電膜１４２３、導電膜１４２４は、トランジスタ１４００ａのソース電極又はドレイン電極の他方としての機能を有する。
【０３２９】
導電膜１４２２は導電膜１４２１よりも酸素を透過しにくい機能を有する。これにより、酸化による導電膜１４２１の導電率の低下を防ぐことが可能になる。
【０３３０】
同様に、導電膜１４２４は導電膜１４２３よりも酸素を透過しにくい機能を有する。これにより、酸化による導電膜１４２３の導電率の低下を防ぐことが可能になる。
【０３３１】
導電膜１４１１乃至導電膜１４１３は、トランジスタ１４００ａの第１のゲート電極としての機能を有する。
【０３３２】
導電膜１４１１、導電膜１４１３は、導電膜１４１２よりも酸素を透過しにくい機能を有する。これにより、酸化による導電膜１４１２の導電率の低下を防ぐことが可能になる。
【０３３３】
絶縁膜１４０６は、トランジスタ１４００ａの第１のゲート絶縁膜としての機能を有する。
【０３３４】
導電膜１４１４は、トランジスタ１４００ａの第２のゲート電極としての機能を有する。
【０３３５】
導電膜１４１１乃至導電膜１４１３と導電膜１４１４は同じ電位が与えられてもよいし、異なる電位が与えられてもよい。また導電膜１４１４は、場合によっては省略してもよい。
【０３３６】
絶縁膜１４０１乃至絶縁膜１４０４は、トランジスタ１４００ａの下地絶縁膜としての機能を有する。また、絶縁膜１４０２乃至絶縁膜１４０４は、トランジスタ１４００ａの第２のゲート絶縁膜としての機能も有する。
【０３３７】
絶縁膜１４０５乃至１４０８は、トランジスタ１４００ａの保護絶縁膜又は層間絶縁膜としての機能を有する。
【０３３８】
図２９（Ｃ）に示すように、金属酸化物１４３２の側面は、導電膜１４１１に囲まれている。上記構成をとることで、導電膜１４１１の電界によって、金属酸化物１４３２を電気的に取り囲むことができる。ゲート電極の電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、金属酸化物１４３２の全体（バルク）にチャネルが形成される。ｓ−ｃｈａｎｎｅｌ構造は、トランジスタのソース−ドレイン間に大電流を流すことができ、トランジスタのオン電流を高くすることができる。
【０３３９】
ｓ−ｃｈａｎｎｅｌ構造は、高いオン電流が得られるため、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）など微細化されたトランジスタが要求される半導体装置に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。
【０３４０】
トランジスタ１４００ａにおいて、ゲート電極として機能する領域は、絶縁膜１４０５などに形成された開口部１４１５を埋めるように自己整合（ｓｅｌｆ  ａｌｉｇｎ）的に形成される。
【０３４１】
図２９（Ｂ）に示すように、導電膜１４１１と導電膜１４２２は、絶縁膜を間に介して、互いに重なる領域を有する。同様に、導電膜１４１１と導電膜１４２３は、絶縁膜を間に介して、互いに重なる領域を有する。これらの領域は、ゲート電極と、ソース電極又はドレイン電極との間に生じた寄生容量として機能し、トランジスタ１４００ａの動作速度を低下させる原因になり得る。トランジスタ１４００ａは、絶縁膜１４０５を設けることで、上述の寄生容量を低下させることが可能になる。絶縁膜１４０５は、比誘電率の低い材料からなることが好ましい。
【０３４２】
図３０（Ａ）は、トランジスタ１４００ａの中央部を拡大したものである。図３０（Ａ）において、導電膜１４１１の底面が、絶縁膜１４０６及び金属酸化物１４３３を介して、金属酸化物１４３２の上面と平行に面する領域の長さを、幅ＬＧとして示す。幅ＬＧは、ゲート電極の線幅を表す。また、図３０（Ａ）において、導電膜１４２１と導電膜１４２３の間の長さを、幅ＬＳＤとして示す。幅ＬＳＤは、ソース電極とドレイン電極との間の長さを表す。
【０３４３】
幅ＬＳＤは最小加工寸法で決定されることが多い。図３０（Ａ）に示すように、幅ＬＧは、幅ＬＳＤよりも小さい。すなわち、トランジスタ１４００ａは、ゲート電極の線幅を、最小加工寸法より小さくすることが可能になる。具体的には、幅ＬＧは、５ｎｍ以上且つ６０ｎｍ以下、好ましくは５ｎｍ以上且つ３０ｎｍ以下とすることが可能になる。
【０３４４】
図３０（Ａ）において、導電膜１４２１及び導電膜１４２２の厚さの合計、又は、導電膜１４２３及び導電膜１４２４の厚さの合計を高さＨＳＤと表す。
【０３４５】
絶縁膜１４０６の厚さを、高さＨＳＤ以下とすることで、ゲート電極からの電界がチャネル形成領域全体に印加することが可能になり好ましい。絶縁膜１４０６の厚さは、３０ｎｍ以下、好ましくは１０ｎｍ以下とする。
【０３４６】
また、導電膜１４２２と導電膜１４１１の間に形成される寄生容量、及び、導電膜１４２４と導電膜１４１１の間に形成される寄生容量の値は、絶縁膜１４０５の厚さに反比例する。例えば、絶縁膜１４０５の厚さを、絶縁膜１４０６の厚さの３倍以上、好ましくは５倍以上とすることで、寄生容量は無視できるほど小さくなり、好ましい。その結果、トランジスタ１４００ａを高周波数で動作させることが可能になる。
【０３４７】
以下、トランジスタ１４００ａの各構成要素について説明を行う。
【０３４８】
＜＜金属酸化物層＞＞
まず、金属酸化物１４３１乃至金属酸化物１４３３に適用可能な金属酸化物について説明を行う。
【０３４９】
トランジスタ１４００ａは、非導通状態においてソースとドレインとの間を流れる電流（オフ電流）が低いことが好適である。オフ電流が低いトランジスタとしては、チャネル形成領域に酸化物半導体を有するトランジスタが挙げられる。
【０３５０】
金属酸化物１４３２は、例えば、インジウム（Ｉｎ）を含む酸化物半導体である。金属酸化物１４３２は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、金属酸化物１４３２は、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）又はスズ（Ｓｎ）などとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）などがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。又は、元素Ｍは、例えば、金属酸化物のエネルギーギャップを大きくする機能を有する元素である。また、金属酸化物１４３２は、亜鉛（Ｚｎ）を含むと好ましい。金属酸化物は、亜鉛を含むと結晶化しやすくなる場合がある。
【０３５１】
ただし、金属酸化物１４３２は、インジウムを含む酸化物半導体に限定されない。金属酸化物１４３２は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。
【０３５２】
金属酸化物１４３２は、例えば、エネルギーギャップが大きい酸化物半導体を用いる。金属酸化物１４３２のエネルギーギャップは、例えば、２．５ｅＶ以上且つ４．２ｅＶ以下、好ましくは２．８ｅＶ以上且つ３．８ｅＶ以下、さらに好ましくは３ｅＶ以上且つ３．５ｅＶ以下とする。
【０３５３】
金属酸化物１４３２は、実施の形態６に後述するＣＡＡＣ−ＯＳ膜であることが好ましい。
【０３５４】
例えば、金属酸化物１４３１及び金属酸化物１４３３は、金属酸化物１４３２を構成する酸素以外の元素一種以上から構成される金属酸化物である。金属酸化物１４３２を構成する酸素以外の元素一種以上から金属酸化物１４３１及び金属酸化物１４３３が構成されるため、金属酸化物１４３１と金属酸化物１４３２との界面、及び金属酸化物１４３２と金属酸化物１４３３との界面において、界面準位が形成されにくい。
【０３５５】
なお、金属酸化物１４３１がＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高いとする。金属酸化物１４３１をスパッタリング法で成膜する場合、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４などの原子数比を満たすスパッタリングターゲットを用いることができる。
【０３５６】
また、金属酸化物１４３２がＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。金属酸化物１４３２をスパッタリング法で成膜する場合、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１などの原子数比を満たすスパッタリングターゲットを用いることができる。特に、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される金属酸化物１４３２の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
【０３５７】
また、金属酸化物１４３３がＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４などが好ましい。また、金属酸化物１４３３は、金属酸化物１４３１と同種の金属酸化物を用いても構わない。
【０３５８】
また、金属酸化物１４３１又は金属酸化物１４３３がインジウムを含まなくても構わない場合がある。例えば、金属酸化物１４３１又は金属酸化物１４３３が酸化ガリウムであっても構わない。
【０３５９】
次に、金属酸化物１４３１乃至金属酸化物１４３３の積層により構成される金属酸化物１４３０の機能及びその効果について、図３０（Ｂ）に示すエネルギーバンド構造図を用いて説明する。図３０（Ｂ）は、図３０（Ａ）にＹ１−Ｙ２の鎖線で示した部位のエネルギーバンド構造を示している。また、図３０（Ｂ）は、トランジスタ１４００ａのチャネル形成領域とその近傍のエネルギーバンド構造を示している。
【０３６０】
図３０（Ｂ）中、Ｅｃ１４０４、Ｅｃ１４３１、Ｅｃ１４３２、Ｅｃ１４３３、Ｅｃ１４０６は、それぞれ、絶縁膜１４０４、金属酸化物１４３１、金属酸化物１４３２、金属酸化物１４３３、絶縁膜１４０６の伝導帯下端のエネルギーを示している。
【０３６１】
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータを用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置を用いて測定できる。
【０３６２】
絶縁膜１４０４と絶縁膜１４０６は絶縁体であるため、Ｅｃ１４０６とＥｃ１４０４は、Ｅｃ１４３１、Ｅｃ１４３２、及びＥｃ１４３３よりも真空準位に近い（電子親和力が小さい）。
【０３６３】
金属酸化物１４３２は、金属酸化物１４３１及び金属酸化物１４３３よりも電子親和力の大きい金属酸化物を用いる。例えば、金属酸化物１４３２として、金属酸化物１４３１及び金属酸化物１４３３よりも電子親和力の０．０７ｅＶ以上且つ１．３ｅＶ以下、好ましくは０．１ｅＶ以上且つ０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上且つ０．４ｅＶ以下大きい金属酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０３６４】
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、金属酸化物１４３３がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
【０３６５】
このとき、ゲート電圧を印加すると、金属酸化物１４３１、金属酸化物１４３２、金属酸化物１４３３のうち、電子親和力の大きい金属酸化物１４３２にチャネルが形成される。
【０３６６】
そのため、電子は、金属酸化物１４３１、金属酸化物１４３３の中ではなく、金属酸化物１４３２の中を主として移動する。そのため、金属酸化物１４３１と絶縁膜１４０４との界面、あるいは、金属酸化物１４３３と絶縁膜１４０６との界面に、電子の流れを阻害する界面準位密度が高くても、トランジスタのオン電流にはほとんど影響を与えない。金属酸化物１４３１、金属酸化物１４３３は、絶縁膜のように機能する。
【０３６７】
金属酸化物１４３１と金属酸化物１４３２との間には、金属酸化物１４３１と金属酸化物１４３２との混合領域を有する場合がある。また、金属酸化物１４３２と金属酸化物１４３３との間には、金属酸化物１４３２と金属酸化物１４３３との混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、金属酸化物１４３１、金属酸化物１４３２及び金属酸化物１４３３の積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
【０３６８】
金属酸化物１４３１と金属酸化物１４３２の界面、あるいは、金属酸化物１４３２と金属酸化物１４３３との界面は、上述したように界面準位密度が小さいため、金属酸化物１４３２中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることが可能になる。
【０３６９】
例えば、トランジスタ中の電子の移動は、チャネル形成領域の物理的な凹凸が大きい場合に阻害される。トランジスタのオン電流を高くするためには、例えば、金属酸化物１４３２の上面又は下面（被形成面、ここでは金属酸化物１４３１の上面）の、１μｍ×１μｍの範囲における二乗平均平方根（ＲＭＳ：Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともいう。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好ましくは７ｎｍ未満とすればよい。ＲＭＳ粗さ、Ｒａ及びＰ−Ｖは、エスアイアイ・ナノテクノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５００などを用いて測定することができる。
【０３７０】
チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移動は阻害される。例えば、金属酸化物１４３２が酸素欠損（ＶＯとも表記。）を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイトに水素が入り込んだ状態をＶＯＨと表記する場合がある。ＶＯＨは電子を散乱するため、トランジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、金属酸化物１４３２中の酸素欠損を低減することで、トランジスタのオン電流を高くすることができる場合がある。
【０３７１】
例えば、金属酸化物１４３２のある深さにおいて、又は、金属酸化物１４３２のある領域において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される水素濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３以上、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
【０３７２】
金属酸化物１４３２の酸素欠損を低減するために、例えば、絶縁膜１４０４に含まれる過剰酸素を、金属酸化物１４３１を介して金属酸化物１４３２まで移動させる方法などがある。この場合、金属酸化物１４３１は、酸素透過性を有する層（酸素を通過又は透過させる層）であることが好ましい。
【０３７３】
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、金属酸化物１４３２の全体にチャネルが形成される。したがって、金属酸化物１４３２が厚いほどチャネル領域は大きくなる。即ち、金属酸化物１４３２が厚いほど、トランジスタのオン電流を高くすることができる。
【０３７４】
また、トランジスタのオン電流を高くするためには、金属酸化物１４３３は薄いほど好ましい。金属酸化物１４３３は、例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有していればよい。一方、金属酸化物１４３３は、チャネルの形成される金属酸化物１４３２へ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、金属酸化物１４３３は、ある程度の厚さを有することが好ましい。金属酸化物１４３３は、例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有していればよい。また、金属酸化物１４３３は、絶縁膜１４０４などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
【０３７５】
また、信頼性を高くするためには、金属酸化物１４３１は厚く、金属酸化物１４３３は薄いことが好ましい。金属酸化物１４３１は、例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有していればよい。金属酸化物１４３１の厚さを、厚くすることで、隣接する絶縁体と金属酸化物１４３１との界面からチャネルの形成される金属酸化物１４３２までの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、金属酸化物１４３１は、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有していればよい。
【０３７６】
例えば、金属酸化物１４３２と金属酸化物１４３１との間に、例えば、ＳＩＭＳ分析において、１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。また、金属酸化物１４３２と金属酸化物１４３３との間に、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
【０３７７】
また、金属酸化物１４３２の水素濃度を低減するために、金属酸化物１４３１及び金属酸化物１４３３の水素濃度を低減すると好ましい。金属酸化物１４３１及び金属酸化物１４３３は、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、金属酸化物１４３２の窒素濃度を低減するために、金属酸化物１４３１及び金属酸化物１４３３の窒素濃度を低減すると好ましい。金属酸化物１４３１及び金属酸化物１４３３は、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上、５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
【０３７８】
金属酸化物１４３１乃至金属酸化物１４３３の成膜は、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法又はＰＬＤ（Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行えばよい。
【０３７９】
金属酸化物１４３１、金属酸化物１４３２を形成した後に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上且つ６５０℃以下、好ましくは４５０℃以上且つ６００℃以下、さらに好ましくは５２０℃以上且つ５７０℃以下で行えばよい。第１の加熱処理は、不活性ガス雰囲気、又は酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。又は、第１の加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上又は１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、金属酸化物１４３１、金属酸化物１４３２の結晶性を高めることや、水素や水などの不純物を除去することが可能になる。
【０３８０】
上述の３層構造は一例である。例えば、金属酸化物１４３１又は金属酸化物１４３３のない２層構造としても構わない。又は、金属酸化物１４３１の上もしくは下、又は金属酸化物１４３３上もしくは下に、金属酸化物１４３１、金属酸化物１４３２及び金属酸化物１４３３として例示した半導体のいずれか一を有する４層構造としても構わない。又は、金属酸化物１４３１の上、金属酸化物１４３１の下、金属酸化物１４３３の上、金属酸化物１４３３の下のいずれか二箇所以上に、金属酸化物１４３１、金属酸化物１４３２及び金属酸化物１４３３として例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
【０３８１】
＜＜基板＞＞
基板１４５０としては、例えば、絶縁体基板、半導体基板又は導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、又は炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。又は、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体又は半導体が設けられた基板、半導体基板に導電体又は絶縁体が設けられた基板、導電体基板に半導体又は絶縁体が設けられた基板などがある。又は、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０３８２】
また、基板１４５０として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１４５０に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板１４５０として、繊維を編みこんだシート、フィルム又は箔などを用いてもよい。また、基板１４５０が伸縮性を有してもよい。また、基板１４５０は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。又は、元の形状に戻らない性質を有してもよい。基板１４５０の厚さは、例えば、５μｍ以上且つ７００μｍ以下、好ましくは１０μｍ以上且つ５００μｍ以下、さらに好ましくは１５μｍ以上且つ３００μｍ以下とする。基板１４５０を薄くすると、半導体装置を軽量化することができる。また、基板１４５０を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板１４５０上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
【０３８３】
可とう性基板である基板１４５０としては、例えば、金属、合金、樹脂もしくはガラス、又はそれらの繊維などを用いることができる。可とう性基板である基板１４５０は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板１４５０としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、又は１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリル、ポリテトラフルオロエチレン（ＰＴＦＥ）などがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板１４５０として好適である。
【０３８４】
＜＜下地絶縁膜＞＞
絶縁膜１４０１は、基板１４５０と導電膜１４１４を電気的に分離させる機能を有する。
【０３８５】
絶縁膜１４０１又は絶縁膜１４０２は、単層構造又は積層構造の絶縁膜で形成される。絶縁膜を構成する材料には、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどがある。
【０３８６】
また、絶縁膜１４０２として、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化シリコンを用いてもよい。
【０３８７】
また、絶縁膜１４０２を成膜した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた平坦化処理を行ってもよい。
【０３８８】
絶縁膜１４０４は、酸化物を含むことが好ましい。特に加熱により一部の酸素が脱離する酸化物材料を含むことが好ましい。好適には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、加熱により一部の酸素が脱離する。絶縁膜１４０４から脱離した酸素は金属酸化物１４３０に供給され、金属酸化物１４３０の酸素欠損を低減することが可能となる。その結果、トランジスタの電気特性の変動を抑制し、信頼性を高めることができる。
【０３８９】
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、例えば、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上且つ７００℃以下、又は１００℃以上且つ５００℃以下の範囲が好ましい。
【０３９０】
絶縁膜１４０４は、金属酸化物１４３０に酸素を供給することができる酸化物を含むことが好ましい。例えば、酸化シリコン又は酸化窒化シリコンを含む材料を用いることが好ましい。
【０３９１】
又は、絶縁膜１４０４として、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いてもよい。
【０３９２】
絶縁膜１４０４に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁膜１４０４の成膜を行えばよい。又は、成膜後の絶縁膜１４０４に酸素を導入して酸素を過剰に含有する領域を形成してもよく、双方の手段を組み合わせてもよい。
【０３９３】
例えば、成膜後の絶縁膜１４０４に、酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
【０３９４】
酸素導入方法には、酸素を含むガスを用いることができる。酸素を含むガスとしては、例えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。又は、水素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよい。
【０３９５】
また、絶縁膜１４０４を成膜した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた平坦化処理を行ってもよい。
【０３９６】
絶縁膜１４０３は、絶縁膜１４０４に含まれる酸素が、導電膜１４１４に含まれる金属と結びつき、絶縁膜１４０４に含まれる酸素が減少することを防ぐパッシベーション機能を有する。
【０３９７】
絶縁膜１４０３は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１４０３を設けることで、金属酸化物１４３０からの酸素の外部への拡散と、外部から金属酸化物１４３０への水素、水等の入り込みを防ぐことができる。
【０３９８】
絶縁膜１４０３としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０３９９】
トランジスタ１４００ａは、電荷捕獲層に電子を注入することで、しきい値電圧を制御することが可能になる。電荷捕獲層は、絶縁膜１４０２又は絶縁膜１４０３に設けることが好ましい。例えば、絶縁膜１４０３を酸化ハフニウム、酸化アルミニウム、酸化タンタル、アルミニウムシリケート等で形成することで、電荷捕獲層として機能させることができる。
【０４００】
＜＜ゲート電極＞＞
導電膜１４１１乃至導電膜１４１４して、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ストロンチウム（Ｓｒ）の低抵抗材料からなる単体、合金、又はこれらを主成分とする化合物を含む導電膜の単層又は積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する機能を持つので好ましい。
【０４０１】
＜＜ソース電極、ドレイン電極＞＞
導電膜１４２１乃至導電膜１４２４として、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ストロンチウム（Ｓｒ）の低抵抗材料からなる単体、合金、又はこれらを主成分とする化合物を含む導電膜の単層又は積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する機能を持つので好ましい。
【０４０２】
また、導電膜１４２１乃至導電膜１４２４には、酸化イリジウム、酸化ルテニウム、ストロンチウムルテナイトなど、貴金属を含む導電性酸化物を用いることが好ましい。これらの導電性酸化物は、酸化物半導体と接しても酸化物半導体から酸素を奪うことが少なく、酸化物半導体の酸素欠損を作りにくい。
【０４０３】
＜＜低抵抗領域＞＞
領域１４４１、領域１４４２は、例えば、導電膜１４２１、導電膜１４２３が、金属酸化物１４３１、金属酸化物１４３２の酸素を引き抜くことで形成される。酸素の引き抜きは、高い温度で加熱するほど起こりやすい。トランジスタの作製工程には、いくつかの加熱工程があることから、領域１４４１、領域１４４２には酸素欠損が形成される。また、加熱により該酸素欠損のサイトに水素が入りこみ、領域１４４１、領域１４４２に含まれるキャリア濃度が増加する。その結果、領域１４４１、領域１４４２が低抵抗化する。
【０４０４】
＜＜ゲート絶縁膜＞＞
絶縁膜１４０６は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁膜１４０６は、酸化ガリウム、酸化ハフニウム、アルミニウム及びハフニウムを有する酸化物、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、又はシリコン及びハフニウムを有する酸化窒化物などを有することが好ましい。
【０４０５】
また、絶縁膜１４０６は、酸化シリコン又は酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定且つ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガリウム又は酸化ハフニウムを金属酸化物１４３３側に有することで、酸化シリコン又は酸化窒化シリコンに含まれるシリコンが、金属酸化物１４３２に混入することを抑制することができる。
【０４０６】
また、例えば、酸化シリコン又は酸化窒化シリコンを金属酸化物１４３３側に有することで、酸化アルミニウム、酸化ガリウム又は酸化ハフニウムと、酸化シリコン又は酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
【０４０７】
＜＜層間絶縁膜、保護絶縁膜＞＞
絶縁膜１４０５は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁膜１４０５は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン又は樹脂などを有することが好ましい。又は、絶縁膜１４０５は、酸化シリコン又は酸化窒化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定且つ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート又はアクリルなどがある。
【０４０８】
絶縁膜１４０７は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１４０７を設けることで、金属酸化物１４３０からの酸素の外部への拡散と、外部から金属酸化物１４３０への水素、水等の入り込みを防ぐことができる。
【０４０９】
絶縁膜１４０７としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０４１０】
酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果が高いので絶縁膜１４０７に適用するのに好ましい。
【０４１１】
絶縁膜１４０７は、スパッタリング法、又はＣＶＤ法などにより酸素を含むプラズマを用いて成膜することで、絶縁膜１４０５、絶縁膜１４０６の側面及び表面に、酸素を添加することが可能になる。また、絶縁膜１４０７を成膜した後、何れかのタイミングにおいて、第２の加熱処理を行うことが好ましい。第２の加熱処理によって、絶縁膜１４０５、絶縁膜１４０６に添加された酸素が、絶縁膜中を拡散し、金属酸化物１４３０に到達し、金属酸化物１４３０の酸素欠損を低減することが可能になる。
【０４１２】
図３１（Ａ）、（Ｂ）は、絶縁膜１４０７を成膜する際に絶縁膜１４０５、絶縁膜１４０６に添加された酸素が、第２の加熱処理によって絶縁膜中を拡散し、金属酸化物１４３０に到達する様子を描いた模式図である。図３１（Ａ）は、図２９（Ｂ）の断面図において、酸素が拡散する様子を矢印で示している。同様に、図３１（Ｂ）は、図２９（Ｃ）の断面図において、酸素が拡散する様子を矢印で示している。
【０４１３】
図３１（Ａ）、図３１（Ｂ）に示すように、絶縁膜１４０６の側面に添加された酸素が、絶縁膜１４０６の内部を拡散し、金属酸化物１４３０に到達する。また、絶縁膜１４０７と絶縁膜１４０５の界面近傍に、酸素を過剰に含む領域１４６１、領域１４６２及び領域１４６３が形成される場合がある。領域１４６１乃至１４６３に含まれる酸素は、絶縁膜１４０５、絶縁膜１４０４を経由し、金属酸化物１４３０に到達する。絶縁膜１４０５が酸化シリコンを含み、絶縁膜１４０７が酸化アルミニウムを含む場合、領域１４６１乃至１４６３は、シリコンとアルミニウムと酸素の混合層が形成される場合がある。
【０４１４】
絶縁膜１４０７は、酸素をブロックする機能を有し、酸素が絶縁膜１４０７より上方に拡散することを防ぐ。同様に、絶縁膜１４０３は、酸素をブロックする機能を有し、酸素が絶縁膜１４０３より下方に拡散することを防ぐ。
【０４１５】
なお、第２の加熱処理は、絶縁膜１４０５、絶縁膜１４０６に添加された酸素が金属酸化物１４３０まで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を参照しても構わない。又は、第２の加熱処理は、第１の加熱処理よりも低い温度が好ましい。第１の加熱処理と第２の加熱処理の温度差は、２０℃以上且つ１５０℃以下、好ましくは４０℃以上且つ１００℃以下とする。これにより、絶縁膜１４０４から余分に酸素が放出することを抑えることができる。なお、第２の加熱処理は、同等の加熱処理を各層の成膜時の加熱によって兼ねることができる場合、行わなくてもよい場合がある。
【０４１６】
このように、金属酸化物１４３０は、絶縁膜１４０７の成膜及び第２の加熱処理によって、上下方向から酸素が供給されることが可能になる。
【０４１７】
また、Ｉｎ−Ｍ−Ｚｎ酸化物など、酸化インジウムを含む膜を絶縁膜１４０７として成膜することで、絶縁膜１４０５、絶縁膜１４０６に酸素を添加してもよい。
【０４１８】
絶縁膜１４０８には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。また、絶縁膜１４０８には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の樹脂を用いることもできる。また、絶縁膜１４０８は上記材料の積層であってもよい。
【０４１９】
＜トランジスタの構成例２＞
図２９に示すトランジスタ１４００ａは、導電膜１４１４及び絶縁膜１４０２、絶縁膜１４０３を省略してもよい。その場合の例を図３２に示す。
【０４２０】
図３２（Ａ）乃至図３２（Ｃ）は、トランジスタ１４００ｂの上面図及び断面図である。図３２（Ａ）は上面図である。図３２（Ｂ）は、図３２（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図であり、図３２（Ｃ）は、図３２（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図３２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。なお、一点鎖線Ａ１−Ａ２をトランジスタ１４００ｂのチャネル長方向、一点鎖線Ａ３−Ａ４をトランジスタ１４００ｂのチャネル幅方向と呼ぶ場合がある。
【０４２１】
＜トランジスタの構成例３＞
図２９に示すトランジスタ１４００ａにおいて、導電膜１４２１、導電膜１４２３は、ゲート電極（導電膜１４１１乃至導電膜１４１３）と重なる部分の膜厚を薄くしてもよい。その場合の例を図３３に示す。
【０４２２】
図３３（Ａ）乃至図３３（Ｃ）は、トランジスタ１４００ｃの上面図及び断面図である。図３３（Ａ）は上面図である。図３３（Ｂ）は、図３３（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図であり、図３３（Ｃ）は、図３３（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図３３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。なお、一点鎖線Ａ１−Ａ２をトランジスタ１４００ｃのチャネル長方向、一点鎖線Ａ３−Ａ４をトランジスタ１４００ｃのチャネル幅方向と呼ぶ場合がある。
【０４２３】
図３３（Ｂ）のトランジスタ１４００ｃにおいて、ゲート電極と重なる部分の導電膜１４２１が薄膜化され、その上を導電膜１４２２が覆っている。同様に、ゲート電極と重なる部分の導電膜１４２３が薄膜化され、その上を導電膜１４２４が覆っている。
【０４２４】
トランジスタ１４００ｃは、図３３（Ｂ）に示すような構成にすることで、ゲート電極とソース電極との間の距離、又は、ゲート電極とドレイン電極との間の距離を長くすることが可能になり、ゲート電極とソース電極及びドレイン電極との間に形成される寄生容量を低減することが可能になる。その結果、高速動作が可能なトランジスタを得ることが可能になる。
【０４２５】
＜トランジスタの構成例４＞
図３３に示すトランジスタ１４００ｃにおいて、Ａ３−Ａ４方向に、金属酸化物１４３１、１４３２の幅を広げてもよい。その場合の例を図３４に示す。
【０４２６】
図３４（Ａ）乃至図３４（Ｃ）は、トランジスタ１４００ｄの上面図及び断面図である。図３４（Ａ）は上面図である。図３４（Ｂ）は、図３４（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図であり、図３４（Ｃ）は、図３４（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図３４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。なお、一点鎖線Ａ１−Ａ２をトランジスタ１４００ｄのチャネル長方向、一点鎖線Ａ３−Ａ４をトランジスタ１４００ｄのチャネル幅方向と呼ぶ場合がある。
【０４２７】
トランジスタ１４００ｄは、図３４に示す構成にすることで、オン電流を増大させることが可能になる。
【０４２８】
＜トランジスタの構成例５＞
図３３に示すトランジスタ１４００ｃにおいて、Ａ３−Ａ４方向に、金属酸化物１４３１、金属酸化物１４３２から成る領域（以下、フィンと呼ぶ）を複数設けてもよい。その場合の例を図３５に示す。
【０４２９】
図３５（Ａ）乃至図３５（Ｃ）は、トランジスタ１４００ｅの上面図及び断面図である。図３５（Ａ）は上面図である。図３５（Ｂ）は、図３５（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図であり、図３５（Ｃ）は、図３５（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図３５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。なお、一点鎖線Ａ１−Ａ２をトランジスタ１４００ｅのチャネル長方向、一点鎖線Ａ３−Ａ４をトランジスタ１４００ｅのチャネル幅方向と呼ぶ場合がある。
【０４３０】
トランジスタ１４００ｅは、金属酸化物１４３１ａ、金属酸化物１４３２ａから成る第１のフィンと、金属酸化物１４３１ｂ、金属酸化物１４３２ｂから成る第２のフィンと、金属酸化物１４３１ｃ、金属酸化物１４３２ｃから成る第３のフィンと、を有している。
【０４３１】
トランジスタ１４００ｅは、チャネルが形成される金属酸化物１４３２ａ乃至金属酸化物１４３２ｃを、ゲート電極が取り囲むことで、チャネル全体にゲート電界を印加することが可能になり、オン電流が高いトランジスタを得ることが可能になる。
【０４３２】
＜トランジスタの構成例６＞
図３６（Ａ）乃至図３６（Ｄ）は、トランジスタ１４００ｆの上面図及び断面図である。図３６（Ａ）は、トランジスタ１４００ｆの上面図であり、図３６（Ｂ）は図３６（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図であり、図３６（Ｃ）は一点鎖線Ａ３−Ａ４に対応する断面図である。なお、一点鎖線Ａ１−Ａ２をチャネル長方向、一点鎖線Ａ３−Ａ４をチャネル幅方向という場合がある。トランジスタ１４００ｆもトランジスタ１４００ａ等と同様に、ｓ−ｃｈａｎｎｅｌ構造のトランジスタである。トランジスタ１４００ｆでは、ゲート電極を構成する導電膜１４１２の側面に接して、絶縁膜１４０９が設けられている。絶縁膜１４０９及び導電膜１４１２が絶縁膜１４０７、及び絶縁膜１４０８に覆われている。絶縁膜１４０９はトランジスタ１４００ｆのサイドウォール絶縁膜として機能する。トランジスタ１４００ａと同様に、ゲート電極を導電膜１４１１乃至導電膜１４１３の積層としてもよい。
【０４３３】
絶縁膜１４０６及び導電膜１４１２は、少なくとも一部が導電膜１４１４及び金属酸化物１４３２と重なる。導電膜１４１２のチャネル長方向の側面端部と絶縁膜１４０６のチャネル長方向の側面端部は概略一致していることが好ましい。ここで、絶縁膜１４０６はトランジスタ１４００ｆのゲート絶縁膜として機能し、導電膜１４１２はトランジスタ１４００ｆのゲート電極として機能する。
【０４３４】
金属酸化物１４３２は、金属酸化物１４３３及び絶縁膜１４０６を介して導電膜１４１２と重なる領域を有する。金属酸化物１４３１の外周が金属酸化物１４３２の外周と概略一致し、金属酸化物１４３３の外周が金属酸化物１４３１及び金属酸化物１４３２の外周よりも外側に位置することが好ましい。ここでは、金属酸化物１４３３の外周が金属酸化物１４３１の外周よりも外側に位置する形状となっているが、本実施の形態に示すトランジスタはこれに限られるものではない。例えば、金属酸化物１４３１の外周が金属酸化物１４３３の外周より外側に位置してもよいし、金属酸化物１４３１の側面端部と、金属酸化物１４３３の側面端部とが概略一致する形状としてもよい。
【０４３５】
図３６（Ｄ）に図３６（Ｂ）の部分拡大図を示す。図３６（Ｄ）に示すように、金属酸化物１４３０には、領域１４６１ａ、１４６１ｂ、１４６１ｃ、１４６１ｄ及び１４６１ｅが形成されている。領域１４６１ｂ乃至領域１４６１ｅは、領域１４６１ａと比較してドーパントの濃度が高く、低抵抗化されている。さらに、領域１４６１ｂ及び領域１４６１ｃは、領域１４６１ｄ及び領域１４６１ｅと比較して水素の濃度が高く、より低抵抗化されている。例えば、領域１４６１ａは、領域１４６１ｂ又は領域１４６１ｃのドーパントの最大濃度に対して、５％以下の濃度の領域、２％以下の濃度の領域、又は１％以下の濃度の領域とすればよい。なお、ドーパントを、ドナー、アクセプター、不純物又は元素と言い換えてもよい。
【０４３６】
図３６（Ｄ）に示すように、金属酸化物１４３０において、領域１４６１ａは導電膜１４１２と概ね重なる領域であり、領域１４６１ｂ、領域１４６１ｃ、領域１４６１ｄ及び領域１４６１ｅは、領域１４６１ａを除いた領域である。領域１４６１ｂ及び領域１４６１ｃにおいては、金属酸化物１４３３の上面が絶縁膜１４０７と接する。領域１４６１ｄ及び領域１４６１ｅにおいては、金属酸化物１４３３の上面が絶縁膜１４０９又は絶縁膜１４０６と接する。つまり、図３６（Ｄ）に示すように、領域１４６１ｂと領域１４６１ｄの境界は、絶縁膜１４０７と絶縁膜１４０９の側面端部の境界と重なる部分である。領域１４６１ｃと領域１４６１ｅの境界についても同様である。ここで、領域１４６１ｄ及び領域１４６１ｅの一部が、金属酸化物１４３２の導電膜１４１２と重なる領域（チャネル形成領域）の一部と重なることが好ましい。例えば、領域１４６１ｄ及び領域１４６１ｅのチャネル長方向の側面端部は、導電膜１４１２の側面端部より距離ｄだけ導電膜１４１２の内側に位置することが好ましい。このとき、絶縁膜１４０６の膜厚ｔ４０６及び距離ｄは、０．２５ｔ４０６＜ｄ＜ｔ４０６を満たすことが好ましい。
【０４３７】
このように、金属酸化物１４３０の導電膜１４１２と重なる領域の一部に領域１４６１ｄ及び領域１４６１ｅが形成される。これにより、トランジスタ１４００ｆのチャネル形成領域と低抵抗化された領域１４６１ｄ及び領域１４６１ｅが接し、領域１４６１ｄ及び領域１４６１ｅと、領域１４６１ａとの間に、高抵抗のオフセット領域が形成されないため、トランジスタ１４００ｆのオン電流を増大させることができる。さらに、領域１４６１ｄ及び領域１４６１ｅのチャネル長方向の側面端部が上記の範囲を満たして形成されることで、領域１４６１ｄ及び領域１４６１ｅがチャネル形成領域に対して深く形成されすぎて常に導通状態になってしまうことも防ぐことができる。
【０４３８】
領域１４６１ｂ、領域１４６１ｃ、領域１４６１ｄ及び領域１４６１ｅは、イオン注入法などのイオンドーピング処理により形成される。このため、図３６（Ｄ）に示すように、領域１４６１ｄと領域１４６１ａの境界は、金属酸化物１４３３の上面から金属酸化物１４３１の下面まで深くなるにしたがって、一点鎖線Ａ１−Ａ２のＡ１側の方向に向かって形成される場合がある。このときの距離ｄは、一点鎖線Ａ１−Ａ２方向において導電膜１４１２の最も内側に位置する、領域１４６１ｄと領域１４６１ａの境界と、導電膜１４１２の一点鎖線Ａ１−Ａ２方向におけるＡ１側の側面端部との距離とする。同様に、領域１４６１ｅと領域１４６１ａの境界が、金属酸化物１４３３上面から金属酸化物１４３１の下面まで深くなるにしたがって、一点鎖線Ａ１−Ａ２のＡ２側の方向に向かって形成される場合がある。このときの距離ｄは、一点鎖線Ａ１−Ａ２方向において導電膜１４１２の最も内側に位置する、領域１４６１ｅと領域１４６１ａの境界と、導電膜１４１２の一点鎖線Ａ１−Ａ２方向におけるＡ２側の側面端部との距離とする。
【０４３９】
この場合、例えば、金属酸化物１４３１中に形成される領域１４６１ｄ及び領域１４６１ｅが導電膜１４１２と重なる領域に形成されない場合がある。この場合、金属酸化物１４３１又は金属酸化物１４３２に形成される領域１４６１ｄ及び領域１４６１ｅの少なくとも一部が導電膜１４１２と重なる領域に形成されることが好ましい。
【０４４０】
また、金属酸化物１４３１、金属酸化物１４３２及び金属酸化物１４３３の絶縁膜１４０７との界面近傍に低抵抗領域１４５１及び低抵抗領域１４５２が形成されることが好ましい。低抵抗領域１４５１及び低抵抗領域１４５２は、絶縁膜１４０７に含まれる元素の少なくとも一が含まれる。低抵抗領域１４５１及び低抵抗領域１４５２の一部が、金属酸化物１４３２の導電膜１４１２と重なる領域（チャネル形成領域）と概略接するか、当該領域の一部と重なることが好ましい。
【０４４１】
また、金属酸化物１４３３は絶縁膜１４０７と接する領域が大きいため、低抵抗領域１４５１及び低抵抗領域１４５２は金属酸化物１４３３に形成されやすい。金属酸化物１４３３における低抵抗領域１４５１と低抵抗領域１４５２は、金属酸化物１４３３の低抵抗領域１４５１及び低抵抗領域１４５２ではない領域（例えば、金属酸化物１４３３の導電膜１４１２と重なる領域）より、絶縁膜１４０７に含まれる元素の濃度が高い。
【０４４２】
領域１４６１ｂ中に低抵抗領域１４５１が形成され、領域１４６１ｃ中に低抵抗領域１４５２が形成される。金属酸化物１４３０の理想的な構造は、例えば、添加元素の濃度が最も高い領域が低抵抗領域１４５１、１４５２であり、次に濃度が高い領域が、領域１４６１ｂ、領域１４６１ｃ―１４６１ｅの低抵抗領域１４５１、１４５２を含まない領域であり、濃度が最も低い領域が領域１４６１ａであることである。添加元素とは、領域１４６１ｂ、１４６１ｃを形成するためのドーパント、及び低抵抗領域１４５１、１４５２に絶縁膜１４０７から添加される元素が該当する。
【０４４３】
なおトランジスタ１４００ｆでは低抵抗領域１４５１、１４５２が形成される構成としているが、本実施の形態に示す半導体装置は、必ずしもこれに限られるものではない。例えば、領域１４６１ｂ及び領域１４６１ｃの抵抗が十分低い場合、低抵抗領域１４５１及び低抵抗領域１４５２を形成する必要はない。
【０４４４】
＜トランジスタの構成例７＞
図３７（Ａ）及び図３７（Ｂ）は、トランジスタ１６８０の上面図及び断面図である。図３７（Ａ）は上面図であり、図３７（Ａ）に示す一点鎖線Ａ−Ｂ方向の断面が図３７（Ｂ）に相当する。なお、図３７（Ａ）及び図３７（Ｂ）では、図の明瞭化のために一部の要素を拡大、縮小、又は省略して図示している。また、一点鎖線Ａ−Ｂ方向をチャネル長方向と呼称する場合がある。
【０４４５】
図３７（Ｂ）に示すトランジスタ１６８０は、第１のゲートとして機能する導電膜１６８９と、第２のゲートとして機能する導電膜１６８８と、半導体１６８２と、ソース及びドレインとして機能する導電膜１６８３及び導電膜１６８４と、絶縁膜１６８１と、絶縁膜１６８５と、絶縁膜１６８６と、絶縁膜１６８７と、を有する。
【０４４６】
導電膜１６８９は、絶縁表面上に設けられる。導電膜１６８９と、半導体１６８２とは、絶縁膜１６８１を間に挟んで、互いに重なる。また、導電膜１６８８と、半導体１６８２とは、絶縁膜１６８５、絶縁膜１６８６及び絶縁膜１６８７を間に挟んで、互いに重なる。また、導電膜１６８３及び導電膜１６８４は、半導体１６８２に、接続されている。
【０４４７】
導電膜１６８９及び導電膜１６８８の詳細は、図２９に示す導電膜１４１１乃至導電膜１４１４の記載を参照すればよい。
【０４４８】
導電膜１６８９と導電膜１６８８は、異なる電位が与えられてもよいし、同時に同じ電位が与えられてもよい。トランジスタ１６８０は、第２のゲート電極として機能する導電膜１６８８を設けることで、しきい値電圧を安定化させることが可能になる。なお、導電膜１６８８は、場合によっては省略してもよい。
【０４４９】
半導体１６８２の詳細は、図２９に示す金属酸化物１４３２の記載を参照すればよい。また、半導体１６８２は、一層でも良いし、複数の半導体層の積層でも良い。
【０４５０】
導電膜１６８３及び導電膜１６８４の詳細は、図２９に示す導電膜１４２１乃至１４２４の記載を参照すればよい。
【０４５１】
絶縁膜１６８１の詳細は、図２９に示す絶縁膜１４０６の記載を参照すればよい。
【０４５２】
なお、図３７（Ｂ）では、半導体１６８２、導電膜１６８３及び導電膜１６８４上に、順に積層された絶縁膜１６８５乃至絶縁膜１６８７が設けられている場合を例示しているが、半導体１６８２、導電膜１６８３及び導電膜１６８４上に設けられる絶縁膜は、一層でも良いし、複数の絶縁膜の積層でも良い。
【０４５３】
半導体１６８２に酸化物半導体を用いた場合、絶縁膜１６８６は、化学量論的組成以上の酸素が含まれており、加熱により上記酸素の一部を半導体１６８２に供給する機能を有する絶縁膜であることが望ましい。ただし、絶縁膜１６８６を半導体１６８２上に直接設けると、絶縁膜１６８６の形成時に半導体１６８２にダメージが与えられる場合、図３７（Ｂ）に示すように、絶縁膜１６８５を半導体１６８２と絶縁膜１６８６の間に設けると良い。絶縁膜１６８５は、その形成時に半導体１６８２に与えるダメージが絶縁膜１６８６の場合よりも小さく、なお且つ、酸素を透過する機能を有する絶縁膜であることが望ましい。ただし、半導体１６８２に与えられるダメージを小さく抑えつつ、半導体１６８２上に絶縁膜１６８６を直接形成することができるのであれば、絶縁膜１６８５は必ずしも設けなくとも良い。
【０４５４】
例えば、絶縁膜１６８５及び絶縁膜１６８６として、酸化シリコン又は酸化窒化シリコンを含む材料を用いることが好ましい。又は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いることもできる。
【０４５５】
絶縁膜１６８７は、酸素、水素、水の拡散を防ぐブロッキング効果を有することが、望ましい。或いは、絶縁膜１６８７は、水素、水の拡散を防ぐブロッキング効果を有することが、望ましい。
【０４５６】
絶縁膜は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、より高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶縁膜は、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いて、形成することができる。水素、水の拡散を防ぐブロッキング効果を示す絶縁膜は、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。
【０４５７】
絶縁膜１６８７が水、水素などの拡散を防ぐブロッキング効果を有する場合、パネル内の樹脂や、パネルの外部に存在する水、水素などの不純物が、半導体１６８２に侵入するのを防ぐことができる。半導体１６８２に酸化物半導体を用いる場合、酸化物半導体に侵入した水又は水素の一部は電子供与体（ドナー）となるため、上記ブロッキング効果を有する絶縁膜１６８７を用いることで、トランジスタ１６８０の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
【０４５８】
また、半導体１６８２に酸化物半導体を用いる場合、絶縁膜１６８７が酸素の拡散を防ぐブロッキング効果を有することで、酸化物半導体からの酸素が外部に拡散するのを防ぐことができる。よって、酸化物半導体中において、ドナーとなる酸素欠損が低減されるので、トランジスタ１６８０の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
【０４５９】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０４６０】
（実施の形態６）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタに適用可能な酸化物半導体膜の構造について説明する。
【０４６１】
＜酸化物半導体の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ａｎｄ  ａ−ｂ−ｐｌａｎｅ  ａｎｃｈｏｒｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体などがある。
【０４６２】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体及びｎｃ−ＯＳなどがある。
【０４６３】
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
【０４６４】
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ  ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ  ＯＳは、物性的に非晶質酸化物半導体に近い。
【０４６５】
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０４６６】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
【０４６７】
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図３８（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、又は上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
【０４６８】
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図３８（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図３８（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸及びｂ軸の配向が不規則であることが確認できる。
【０４６９】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図３８（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面又は上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３８（Ｅ）に示す。図３８（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸及びｂ軸は配向性を有さないことがわかる。なお、図３８（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面及び（１００）面などに起因すると考えられる。また、図３８（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
【０４７０】
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０４７１】
図３９（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
【０４７２】
図３９（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面又は上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面又は上面と平行となる。
【０４７３】
また、図３９（Ｂ）及び図３９（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図３９（Ｄ）及び図３９（Ｅ）は、それぞれ図３９（Ｂ）及び図３９（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図３９（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
【０４７４】
図３９（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
【０４７５】
図３９（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示し、格子配列の向きを破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形、七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０４７６】
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、且つａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ  ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ  ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
【０４７７】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０４７８】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（又は分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０４７９】
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０４８０】
不純物及び酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【０４８１】
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
【０４８２】
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
【０４８３】
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図４０（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図４０（Ｂ）に示す。図４０（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
【０４８４】
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図４０（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
【０４８５】
図４０（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０４８６】
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０４８７】
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、又はＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０４８８】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０４８９】
＜ａ−ｌｉｋｅ  ＯＳ＞
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
【０４９０】
図４１に、ａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図４１（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図４１（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図４１（Ａ）及び図４１（Ｂ）より、ａ−ｌｉｋｅ  ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆又は低密度領域と推測される。
【０４９１】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
【０４９２】
試料として、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０４９３】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
【０４９４】
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０４９５】
図４２は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図４２より、ａ−ｌｉｋｅ  ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図４２より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図４２より、電子の累積照射量によらず、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度及び１．８ｎｍ程度であることがわかる。なお、電子線照射及びＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
【０４９６】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０４９７】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
【０４９８】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
【０４９９】
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０５００】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０５０１】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０５０２】
（本明細書等の記載に関する付記）
以上の実施の形態における各構成の説明について、以下に付記する。
【０５０３】
＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
【０５０４】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
【０５０５】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【０５０６】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。
【０５０７】
＜序数詞に関する付記＞
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
【０５０８】
＜図面を説明する記載に関する付記＞
実施の形態について図面を参照しながら説明している。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【０５０９】
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。
【０５１０】
また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、且つ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
【０５１１】
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【０５１２】
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【０５１３】
また、図面において、上面図（平面図、レイアウト図ともいう）や斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
【０５１４】
また、図面において、同一の要素又は同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【０５１５】
＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合や、第３端子、第４端子と呼ぶ場合がある。また、本明細書等に記載するトランジスタが２つ以上のゲートを有するとき、それらのゲートを第１ゲート、第２ゲートと呼ぶ場合や、フロントゲート、バックゲートと呼ぶ場合がある。特に、「フロントゲート」とは、ソース―ドレイン間の導通状態、非導通状態を制御する端子（電極）を示し、「バックゲート」とは、そのトランジスタのしきい値電圧を制御する端子（電極）を示す。
【０５１６】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０５１７】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０５１８】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
【０５１９】
なお本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、又は、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
【０５２０】
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及した語句の定義について説明する。
【０５２１】
＜＜半導体について＞＞
本明細書において、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
【０５２２】
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
【０５２３】
なお、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【０５２４】
＜＜トランジスタについて＞＞
本明細書において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネル形成領域を有しており、ドレインとチャネル形成領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
【０５２５】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【０５２６】
＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【０５２７】
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０５２８】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０５２９】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０５３０】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０５３１】
＜＜チャネル長について＞＞
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（又はトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、又はチャネルが形成される領域における、ソース（ソース領域又はソース電極）とドレイン（ドレイン領域又はドレイン電極）との間の距離をいう。
【０５３２】
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値又は平均値とする。
【０５３３】
＜＜チャネル幅について＞＞
本明細書等において、チャネル幅とは、例えば、上面図において半導体（又はトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、又はチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
【０５３４】
なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値又は平均値とする。
【０５３５】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細且つ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【０５３６】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【０５３７】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅又は見かけ上のチャネル幅を指す場合がある。又は、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【０５３８】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【０５３９】
＜＜高レベル電位と低レベル電位について＞＞
本明細書において、ある配線に高レベル電位が印加される、と記載する場合、該高レベル電位は、その配線に接続されているゲートを有するｎ型トランジスタを導通状態にする大きさの電位か、又は、その配線に接続されているゲートを有するｐ型トランジスタを非導通状態にする大きさの電位か、の少なくともどちらか一方を示す場合がある。そのため、異なる２つ以上の配線に高レベル電位が印加されている場合、それぞれの配線に印加されている高レベル電位の大きさは、互いに異なる場合がある。
【０５４０】
本明細書において、ある配線に低レベル電位が印加される、と記載する場合、該低レベル電位は、その配線に接続されているゲートを有するｎ型トランジスタを非導通状態にする大きさの電位か、又は、その配線に接続されているゲートを有するｐ型トランジスタを導通状態にする大きさの電位か、の少なくともどちらか一方を示す場合がある。そのため、異なる２つ以上の配線に低レベル電位が印加されている場合、それぞれの配線に印加されている低レベル電位の大きさは、互いに異なる場合がある。
【０５４１】
＜＜接続について＞＞
本明細書等において、ＸとＹとが接続されている、と記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも含むものとする。
【０５４２】
ここで使用するＸ、Ｙなどは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０５４３】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。
【０５４４】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
【０５４５】
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
【０５４６】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【０５４７】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。又は、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０５４８】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【０５４９】
＜＜平行、垂直について＞＞
本明細書において、「平行」とは、二つの直線が−１０°以上且つ１０°以下の角度で配置されている状態をいう。したがって、−５°以上且つ５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上且つ３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上且つ１００°以下の角度で配置されている状態をいう。したがって、８５°以上且つ９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上且つ１２０°以下の角度で配置されている状態をいう。
【０５５０】
＜＜三方晶、菱面体晶について＞＞
本明細書において、結晶が三方晶又は菱面体晶である場合、六方晶系として表す。
【符号の説明】
【０５５１】
ＮＵ［１］    ニューロン回路
ＮＵ［２］    ニューロン回路
ＮＵ［３］    ニューロン回路
ＮＵ［４］    ニューロン回路
ＮＵ［５］    ニューロン回路
ＮＵ［ｋ］    ニューロン回路
ＮＵ［ｎ−１］    ニューロン回路
ＮＵ［ｎ］    ニューロン回路
ＮＵ［ｉ］    ニューロン回路
ＳＵ［１，２］    シナプス回路
ＳＵ［１，３］    シナプス回路
ＳＵ［１，ｋ］    シナプス回路
ＳＵ［１，ｎ−１］    シナプス回路
ＳＵ［１，ｎ］    シナプス回路
ＳＵ［２，１］    シナプス回路
ＳＵ［２，３］    シナプス回路
ＳＵ［２，４］    シナプス回路
ＳＵ［２，ｋ］    シナプス回路
ＳＵ［２，ｎ−１］    シナプス回路
ＳＵ［２，ｎ］    シナプス回路
ＳＵ［３，４］    シナプス回路
ＳＵ［３，５］    シナプス回路
ＳＵ［４，５］    シナプス回路
ＳＵ［４，１］    シナプス回路
ＳＵ［５，１］    シナプス回路
ＳＵ［５，２］    シナプス回路
ＳＵ［ｋ，１］    シナプス回路
ＳＵ［ｋ，２］    シナプス回路
ＳＵ［ｋ，ｎ−１］    シナプス回路
ＳＵ［ｋ，ｎ］    シナプス回路
ＳＵ［ｎ−１，１］    シナプス回路
ＳＵ［ｎ−１，２］    シナプス回路
ＳＵ［ｎ−１，ｋ］    シナプス回路
ＳＵ［ｎ−１，ｎ］    シナプス回路
ＳＵ［ｎ，１］    シナプス回路
ＳＵ［ｎ，２］    シナプス回路
ＳＵ［ｎ，ｋ］    シナプス回路
ＳＵ［ｎ，ｎ−１］    シナプス回路
ＤＩＮ［１］    外部入力信号
ＤＩＮ［２］    外部入力信号
ＤＩＮ［３］    外部入力信号
ＤＩＮ［４］    外部入力信号
ＤＩＮ［５］    外部入力信号
ＤＩＮ［ｋ］    外部入力信号
ＤＩＮ［ｎ−１］    外部入力信号
ＤＩＮ［ｎ］    外部入力信号
ＤＩＮ［ｉ］    外部入力信号
ＤＯＵＴ［１］    外部出力信号
ＤＯＵＴ［２］    外部出力信号
ＤＯＵＴ［３］    外部出力信号
ＤＯＵＴ［４］    外部出力信号
ＤＯＵＴ［５］    外部出力信号
ＤＯＵＴ［ｋ］    外部出力信号
ＤＯＵＴ［ｎ−１］    外部出力信号
ＤＯＵＴ［ｎ］    外部出力信号
ＤＯＵＴ［ｉ］    外部出力信号
Ｓ［１］    信号
Ｓ［２］    信号
Ｓ［ｋ］    信号
Ｓ［ｎ−１］    信号
Ｓ［ｎ］    信号
Ｓ［ｉ］    信号
Ｓ［ｊ］    信号
Ｉ［ｊ，ｉ］    信号（電流）
Ｉ［ｉ，ｊ］    信号（電流）
ＮＵ−Ｉ    入力ニューロン回路部
ＮＵ−Ｈ    隠れニューロン回路部
ＮＵ−Ｏ    出力ニューロン回路部
ＣＲＣＴ    回路
ＣＭＰ    コンパレータ
Ｒ    抵抗素子
ＳＬＣＴ    セレクタ
ＦＦ    フリップフロップ回路
Ｄ    入力端子
Ｑ    出力端子
ＣＫ    クロック信号
ＧＮＤ    接地電位
Ｖｒｅｆ    参照電位
ＡＭ    アナログメモリ
ＲＣ    リセット回路
ＷＣＴＬ    書き込み制御回路
ＷＧＴ［ｊ，ｉ］    重み付け回路
ＷＧＴ［ｉ，ｊ］    重み付け回路
ＣＰ１    チャージポンプ回路
ＣＰ２    チャージポンプ回路
Ａｉｎ１    内部入力端子
Ａｉｎ２    内部入力端子
Ａｏｕｔ    内部出力端子
Ｂｉｎ    内部入力端子
Ｂｏｕｔ    内部出力端子
Ｃｉｎ１    内部入力端子
Ｃｉｎ２    内部入力端子
Ｃｏｕｔ１    内部出力端子
Ｃｏｕｔ２    内部出力端子
Ｔｒ１    トランジスタ
Ｔｒ２    トランジスタ
Ｔｒ３    トランジスタ
Ｔｒ４    トランジスタ
Ｔｒ５    トランジスタ
Ｔｒ６    トランジスタ
Ｔｒ７    トランジスタ
Ｔｒ８    トランジスタ
Ｔｒ９    トランジスタ
ＢＧ５    配線
ＢＧ６    配線
ＢＧ７    配線
ＢＧ８    配線
ＲＥＳＥＴ    配線
ＩＮＶ    インバータ
Ｃ１    容量素子
Ｃ２    容量素子
ＣＷ    容量素子
ＮＡ    ノード
ＬＡＣ１    論理積回路
ＬＡＣ２    論理積回路
ＬＡＣ３    論理積回路
ＬＧ    論理回路
ＶＤＤ    電位
Ｖ０    電位
Ｖ００    電位
ＣＴＬ１    制御信号
ＣＴＬ２    制御信号
ＣＴＬ３    制御信号
Ｓ１−１    ステップ
Ｓ１−２    ステップ
Ｓ１−３    ステップ
Ｓ１−４    ステップ
Ｓ１−５    ステップ
Ｓ１−６    ステップ
Ｓ２−１    ステップ
Ｓ２−２    ステップ
Ｓ２−３    ステップ
Ｓ２−４    ステップ
Ｓ３−１    ステップ
Ｓ３−２    ステップ
Ｓ３−３    ステップ
Ｓ３−４    ステップ
ＤＬ＿ｎ    信号線
ＧＬ＿ｍ    走査線
ＲＳＴ    信号
ＳＥＬ    信号
ＴＸ    信号
ＶＬ＿ａ    電位供給線
ＶＬ＿ｂ    電位供給線
１０    画像データ
１１    三角形
１２    円
２０    画像データ
３０    画像データ
３１    領域
４０    画像データ
４１    領域
１００    半導体装置
１１０    半導体装置
５００    放送システム
５１０    カメラ
５１１    送信装置
５１２    受信装置
５１３    表示装置
５２０    イメージセンサ
５２１    画像処理装置
５２２    エンコーダ
５２３    変調器
５２５    復調器
５２６    デコーダ
５２７    画像処理装置
５２８    表示部
５４０    Ｒａｗデータ
５４１    映像データ
５４２    符号化データ
５４３    放送信号
５４４    映像データ
５４５    データ信号
５５１    データストリーム
５５２    データストリーム
５５３    データストリーム
５６０    テレビジョン受信装置（ＴＶ）
５６１    放送局
５６２    人工衛星
５６３    電波塔
５６４    アンテナ
５６５    アンテナ
５６６Ａ    電波
５６６Ｂ    電波
５６７Ａ    電波
５６７Ｂ    電波
５７１    受信装置
５７２    無線機
５７３    無線機
５７４    受信装置
５７５    コネクタ部
５９１    回路
５９１ａ    フレーム間予測回路
５９１ｂ    動き補償予測回路
５９１ｃ    ＤＣＴ回路
５９２    回路
５９３    回路
５９３ａ    ＬＤＰＣ符号化回路
５９３ｂ    認証付与処理回路
５９３ｃ    スクランブラ
５９４    回路
６００    救急車
６０１    医療機関
６０２    医療機関
６０５    高速ネットワーク
６１０    カメラ
６１１    エンコーダ
６１２    通信装置
６１５    映像データ
６１６    映像データ
６２０    通信装置
６２１    デコーダ
６２３    表示装置
７０１    光電変換素子
７０２    トランジスタ
７０３    トランジスタ
７０４    トランジスタ
７０５    トランジスタ
７０６    容量素子
７０７    ノード
７０８    配線
７０９    配線
７１０    画素ドライバ
７１１    配線
７２１    画素部
７２２    画素
７２３    画素
７２４    フィルタ
７２４Ｒ    フィルタ
７２４Ｇ    フィルタ
７２４Ｂ    フィルタ
７２５    レンズ
７２６    配線群
７３０    光
７６０    回路
７７０    回路
７８０    回路
７９０    回路
１４００ａ    トランジスタ
１４００ｂ    トランジスタ
１４００ｃ    トランジスタ
１４００ｄ    トランジスタ
１４００ｅ    トランジスタ
１４００ｆ    トランジスタ
１４０１    絶縁膜
１４０２    絶縁膜
１４０３    絶縁膜
１４０４    絶縁膜
１４０５    絶縁膜
１４０６    絶縁膜
１４０７    絶縁膜
１４０８    絶縁膜
１４０９    絶縁膜
１４１１    導電膜
１４１２    導電膜
１４１３    導電膜
１４１４    導電膜
１４１５    開口部
１４２１    導電膜
１４２２    導電膜
１４２３    導電膜
１４２４    導電膜
１４３０    金属酸化物
１４３１    金属酸化物
１４３１ａ    金属酸化物
１４３１ｂ    金属酸化物
１４３１ｃ    金属酸化物
１４３２    金属酸化物
１４３２ａ    金属酸化物
１４３２ｂ    金属酸化物
１４３２ｃ    金属酸化物
１４３３    金属酸化物
１４４１    領域
１４４２    領域
１４５０    基板
１４５１    低抵抗領域
１４５２    低抵抗領域
１４６１    領域
１４６１ａ    領域
１４６１ｂ    領域
１４６１ｃ    領域
１４６１ｄ    領域
１４６１ｅ    領域
１４６２    領域
１４６３    領域
１６８０    トランジスタ
１６８１    絶縁膜
１６８２    半導体
１６８３    導電膜
１６８４    導電膜
１６８５    絶縁膜
１６８６    絶縁膜
１６８７    絶縁膜
１６８８    導電膜
１６８９    導電膜
３１００    表示部
３１２５    発光素子
３１３０    画素
３１３０Ｂ    画素
３１３０Ｃ    画素
３１３１    表示領域
３１３２    回路
３１３３    回路
３１３５    走査線
３１３６    信号線
３２３２    トランジスタ
３２３３    容量素子
３４３１    トランジスタ
３４３２    液晶素子
３４３４    トランジスタ
３４３６    ノード
４０００Ａ    表示パネル
４０００Ｂ    表示パネル
４００１    基板
４００２    画素部
４００３    信号線ドライバ
４００４    走査線ドライバ
４００５    シール材
４００６    基板
４００８    液晶層
４０１０    トランジスタ
４０１１    トランジスタ
４０１２    半導体層
４０１３    液晶素子
４０１４    配線
４０１５    電極
４０１７    電極
４０１８    ＦＰＣ
４０１８ａ    ＦＰＣ
４０１８ｂ    ＦＰＣ
４０１９    異方性導電層
４０２０    容量素子
４０２１    電極
４０３０    電極層
４０３１    電極層
４０３２    絶縁層
４０３３    絶縁層
４０３５    スペーサ
４１０３    絶縁層
４１１０    絶縁層
４１１１    絶縁層
４１１２    絶縁層
４５１０    隔壁
４５１１    発光層
４５１３    発光素子
４５１４    充填材
６０００    表示モジュール
６００１    上部カバー
６００２    下部カバー
６００３    ＦＰＣ
６００４    タッチセンサ
６００５    ＦＰＣ
６００６    表示パネル
６００７    バックライトユニット
６００８    光源
６００９    フレーム
６０１０    プリント基板
６０１１    バッテリ
７０００    表示装置
７００１    筐体
７００２    表示部
７００３    支持台
７１００    携帯情報端末
７１０１    筐体
７１０２    表示部
７１０３    バンド
７１０４    バックル
７１０５    操作ボタン
７１０６    入出力端子
７１０７    アイコン
７２００    ＰＣ
７２２１    筐体
７２２２    表示部
７２２３    キーボード
７２２４    ポインティングデバイス
７４００    携帯電話機
７４０１    筐体
７４０２    表示部
７４０３    操作ボタン
７４０４    外部接続ポート
７４０５    スピーカ
７４０６    マイクロフォン
７５００    自動車
７５５１    車体
７５５２    車輪
７５５３    ダッシュボード
７５５４    ライト
７６００    ビデオカメラ
７６４１    第１筐体
７６４２    第２筐体
７６４３    表示部
７６４４    操作キー
７６４５    レンズ
７６４６    接続部
【図１】
2017054502.tif 000005
【図２】
2017054502.tif 000006
【図３】
2017054502.tif 000007
【図４】
2017054502.tif 000008
【図５】
2017054502.tif 000009
【図６】
2017054502.tif 000010
【図７】
2017054502.tif 000011
【図８】
2017054502.tif 000012
【図９】
2017054502.tif 000013
【図１０】
2017054502.tif 000014
【図１１】
2017054502.tif 000015
【図１２】
2017054502.tif 000016
【図１３】
2017054502.tif 000017
【図１４】
2017054502.tif 000018
【図１５】
2017054502.tif 000019
【図１６】
2017054502.tif 000020
【図１７】
2017054502.tif 000021
【図１８】
2017054502.tif 000022
【図１９】
2017054502.tif 000023
【図２０】
2017054502.tif 000024
【図２１】
2017054502.tif 000025
【図２２】
2017054502.tif 000026
【図２３】
2017054502.tif 000027
【図２４】
2017054502.tif 000028
【図２５】
2017054502.tif 000029
【図２６】
2017054502.tif 000030
【図２７】
2017054502.tif 000031
【図２８】
2017054502.tif 000032
【図２９】
2017054502.tif 000033
【図３０】
2017054502.tif 000034
【図３１】
2017054502.tif 000035
【図３２】
2017054502.tif 000036
【図３３】
2017054502.tif 000037
【図３４】
2017054502.tif 000038
【図３５】
2017054502.tif 000039
【図３６】
2017054502.tif 000040
【図３７】
2017054502.tif 000041
【図３８】
2017054502.tif 000042
【図３９】
2017054502.tif 000043
【図４０】
2017054502.tif 000044
【図４１】
2017054502.tif 000045
【図４２】
2017054502.tif 000046