(57)【要約】【課題】変換効率の低下を抑制【解決手段】光電変換素子１０１の結晶半導体領域１１０は第１表面１１２、第２表面１１１を有する。水素化アモルファス半導体膜１２０，１３０は第２表面１１１に接するように配置される。第１仕事関数膜１５０は、膜１２０に接するように配置され、第１仕事関数を有する材料で形成される。第２仕事関数膜１６０は、膜１５０から離間し、膜１３０に接するように配置され、第２仕事関数を有する材料で形成される。水素化アモルファス半導体膜１４０は膜１５０，１６０間で第２表面１１１に接するように配置される。電荷保有絶縁膜１９０は膜１５０，１６０間で膜１４０に接するように配置され、結晶半導体領域がｎ形の時、極性が正の電荷、ｐ形の時、極性が負の電荷を保有する。【選択図】図７
2017045767.tif 000002
【特許請求の範囲】
【請求項１】
多結晶または単結晶の半導体で形成されて第１導電形を有する結晶半導体領域と、
前記結晶半導体領域は対向する２つの面を有し、一方の面を第１表面とし他方の面を第２表面として、前記第２表面に接するように配置された第１水素化アモルファス半導体膜と、
前記第１水素化アモルファス半導体膜に接するように配置され、第１仕事関数を有する材料で形成された第１仕事関数膜と、
前記第２表面に接するように配置された第２水素化アモルファス半導体膜と、
前記第１仕事関数膜から離間し、前記第２水素化アモルファス半導体膜に接するように配置され、第２仕事関数を有する材料で形成された第２仕事関数膜と、
前記第１仕事関数膜と前記第２仕事関数膜との間において前記第２表面に接するように配置された第３水素化アモルファス半導体膜と、
前記第１仕事関数膜と前記第２仕事関数膜との間において前記第３水素化アモルファス半導体膜に接するように配置され、表面およびまたは内部に電荷を保有する絶縁膜である第１電荷保有絶縁膜とを備え、
前記第１電荷保有絶縁膜が表面およびまたは内部に保有する電荷である第１保有電荷の極性は、前記結晶半導体領域の前記第１導電形がｎ形である場合には正であり、前記結晶半導体領域の前記第１導電形がｐ形である場合には負である
ことを特徴とする光電変換素子。
【請求項２】
前記第１保有電荷の電荷密度は、ｑを電荷素量として、４ｘ１０１１［ｑ／ｃｍ２］以上である
ことを特徴とする請求項１に記載の光電変換素子。
【請求項３】
前記第１仕事関数膜の第１仕事関数のエネルギーレベルと前記第２仕事関数膜の第２仕事関数のエネルギーレベルとは前記結晶半導体領域のエネルギーバンドのミッドギャップのエネルギーレベルに関して互いに逆方向にあることを特徴とする請求項１記載の光電変換素子。
【請求項４】
前記第１仕事関数膜に接して第１導電電極を設けたことを特徴とする請求項１記載の光電変換素子。
【請求項５】
前記第２仕事関数膜に接して第２導電電極を設けたことを特徴とする請求項１記載の光電変換素子。
【請求項６】
多結晶または単結晶の半導体で形成されて第１導電形を有する結晶半導体領域と、
前記結晶半導体領域は対向する２つの面を有し、一方の面を第１表面とし他方の面を第２表面として、前記第２表面に接するように配置された第１水素化アモルファス半導体膜と、
前記第１水素化アモルファス半導体膜に接するように配置され、前記第１導電形を有する半導体で形成された第１半導体膜と、
前記第２表面に接するように配置された第２水素化アモルファス半導体膜と、
前記第１半導体膜から離間し、前記第２水素化アモルファス半導体膜に接するように配置され、前記第１導電形とは逆の導電形である第２導電形を有する半導体で形成された第２半導体膜と、
前記第１半導体膜と前記第２半導体膜との間において前記第２表面に接するように配置された第４水素化アモルファス半導体膜と、
前記第１半導体膜と前記第２半導体膜との間において前記第４水素化アモルファス半導体膜に接するように配置され、表面およびまたは内部に電荷を保有する絶縁膜である第２電荷保有絶縁膜とを備え、
前記第２電荷保有絶縁膜が表面およびまたは内部に保有する電荷である第２保有電荷の極性は、前記結晶半導体領域の前記第１導電形がｎ形である場合には正であり、前記結晶半導体領域の前記第１導電形がｐ形である場合には負である
ことを特徴とする光電変換素子。
【請求項７】
前記第２保有電荷の電荷密度は、ｑを電荷素量として、４ｘ１０１１［ｑ／ｃｍ２］以上である
ことを特徴とする請求項６に記載の光電変換素子。
【請求項８】
前記第１半導体膜に接して第１導電電極を設け、
前記第２半導体膜に接して前記第１導電電極と離間して第２導電電極を設けたことを特徴とする請求項６記載の光電変換素子。
【請求項９】
前記第１半導体膜および前記第２半導体膜は、水素化アモルファスシリコンであり、１０１８［原子／ｃｍ３］以上の価電子制御不純物が添加されている
ことを特徴とする請求項６〜請求項８の何れか１項に記載の光電変換素子。
【請求項１０】
前記第１半導体膜および前記第２半導体膜は、微結晶のシリコンで形成されるとともに水素化された水素化微結晶シリコンであり、１０１８［原子／ｃｍ３］以上の価電子制御不純物が添加されている
ことを特徴とする請求項６〜請求項８の何れか１項に記載の光電変換素子。
【請求項１１】
前記第１水素化アモルファス半導体膜、前記第２水素化アモルファス半導体膜および前記第３水素化アモルファス半導体膜のうち少なくとも２つは、同じ半導体を材料として形成される
ことを特徴とする請求項１〜請求項３の何れか１項に記載の光電変換素子。
【請求項１２】
前記第１水素化アモルファス半導体膜、前記第２水素化アモルファス半導体膜および前記第４水素化アモルファス半導体膜のうち少なくとも２つは、同じ半導体を材料として形成される
ことを特徴とする請求項６〜請求項１０の何れか１項に記載の光電変換素子。
【請求項１３】
前記第１水素化アモルファス半導体膜、前記第２水素化アモルファス半導体膜、前記第３水素化アモルファス半導体膜および前記第４水素化アモルファス半導体膜は価電子制御不純物が添加されていないか、添加されていてもその濃度は１０１８［原子／ｃｍ３］より少ないことを特徴とする請求項１〜請求項３、請求項６〜請求項１０の何れか１項記載の光電変換素子。
【請求項１４】
前記第１水素化アモルファス半導体膜、前記第２水素化アモルファス半導体膜および前記第３水素化アモルファス半導体膜は連続した一つの膜である
ことを特徴とする請求項１〜請求項３の何れか１項に記載の光電変換素子。
【請求項１５】
前記第１水素化アモルファス半導体膜、前記第２水素化アモルファス半導体膜および前記第４水素化アモルファス半導体膜は連続した一つの膜である
ことを特徴とする請求項６〜請求項１０の何れか１項に記載の光電変換素子。
【請求項１６】
前記第１水素化アモルファス半導体膜、前記第２水素化アモルファス半導体膜および前記第３水素化アモルファス半導体膜のうち少なくとも２つは、膜厚が等しい
ことを特徴とする請求項１〜請求項３の何れか１項に記載の光電変換素子。
【請求項１７】
前記第１水素化アモルファス半導体膜、前記第２水素化アモルファス半導体膜および前記第４水素化アモルファス半導体膜のうち少なくとも２つは、膜厚が等しい
ことを特徴とする請求項６〜請求項１０の何れか１項に記載の光電変換素子。
【請求項１８】
請求項１〜請求項３の何れか１項に記載の光電変換素子の製造方法であって、
前記第１水素化アモルファス半導体膜、前記第２水素化アモルファス半導体膜および前記第３水素化アモルファス半導体膜のうち少なくとも２つを、前記第２表面上に同時に堆積する
ことを特徴とする光電変換素子の製造方法。
【請求項１９】
請求項６〜請求項１０の何れか１項に記載の光電変換素子の製造方法であって、
前記第１水素化アモルファス半導体膜、前記第２水素化アモルファス半導体膜および前記第４水素化アモルファス半導体膜のうち少なくとも２つを、前記第２表面上に同時に堆積する
ことを特徴とする光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光を電気に変換する光電変換素子およびその製造方法に関する。
【背景技術】
【０００２】
光電変換素子には、照射光の強度、波長などが変化した結果、素子抵抗が変化するフォトレジスタ、素子電流または電圧が変化するフォトダイオード、素子電流がフォトダイオードより増幅されて変化するフォトトランジスタ、出力電流、電圧、電力が変化する太陽電池などがある。フォトダイオード、太陽電池を構成する電子構造には、ｐｎ接合、ＭＩＳ構造などが知られている。
【０００３】
ｐｎ接合は更に、ｐ形半導体とｎ形の半導体とが同じ半導体材料でｐｎ接合が構成されるホモ接合、ｐ形半導体とｎ形半導体とが異なる半導体材料でｐｎ接合が構成されるヘテロ接合がある。このヘテロ接合は短波長感度の良いフォトダイオード、高効率の太陽電池を化合物半導体で実現する手段として使われてきた。
【０００４】
一方、シリコン半導体でフォトダイオード、フォトトランジスタを実現する場合はホモ接合を用いる場合が多いが、水素化アモルファスシリコンと結晶シリコンのｐｎ接合によるヘテロ接合太陽電池が高効率を目指して開発されてきた。この水素化アモルファスシリコンと結晶シリコンのヘテロ接合のｐ形水素化アモルファスシリコンとｎ形結晶シリコンの間に、価電子制御不純物を意図的に添加しない “ｉ”層（ｉ形水素化アモルファスシリコン）と呼ばれる水素化アモルファスシリコンを介在させることにより開放電圧Ｖｏｃを改善する技術が１９９０年代から開発されてきた（例えば、非特許文献１を参照）。更にｐ形、ｉ形水素化アモルファスシリコンを設けた結晶シリコン基板の裏側にｎ形、ｉ形水素化アモルファスシリコンを設けて高効率化が進められてきた。なお、以後これら２層のｐ形、ｉ形水素化アモルファスシリコンをｐ／ｉ層、およびこれら２層のｎ形、ｉ形水素化アモルファスシリコンをｎ／ｉ層と記すことがある。
【０００５】
一方、近年太陽電池は変換効率の改善を目指して、裏面コンタクト形の開発が進められている。裏面コンタクト形では従来、太陽電池の両面（表裏）に分かれて設けられていた正負の電流電圧の取り出し電極を太陽電池の裏面（受光面の反対側）に集めて配置することにより電極が入射光を遮らないようにして出力電流の改善を図っている。上記のヘテロ接合太陽電池においても図１３に示すような裏面コンタクト形の構造が開発されている（例えば、非特許文献２を参照）。
【０００６】
図１３は、非特許文献２の「Ｆｉｇｕｒｅ  ３」において光電変換素子の各構成要素に符号を追加した断面図である。図１３において、５１０は第１表面５１１と第２表面（裏面）５１２を有するｎ形結晶Ｓｉ基板、５２０はｎ形結晶Ｓｉ基板５１０の裏面５１２に接して設けられたｉ形水素化アモルファスシリコン層、５３０はｉ形水素化アモルファスシリコン層５２０に接して設けられた高不純物濃度ｎ形水素化アモルファスシリコン層であり、ｎ／ｉ層を形成している。
【０００７】
５４０はｎ形結晶Ｓｉ基板５１０の裏面５１２に接して設けられたｉ形水素化アモルファスシリコン層、５５０はｉ形水素化アモルファスシリコン層５４０に接して設けられた高不純物濃度ｐ形水素化アモルファスシリコン層であり、ｐ／ｉ層を形成している。５６０はｎ形結晶Ｓｉ基板５１０の表面５１１に接して設けられたｉ形水素化アモルファスシリコン層、５７０はｉ形水素化アモルファスシリコン層５６０に接して設けられたパッシベーション層であり、高不純物濃度のｎ形水素化アモルファスシリコンで形成されている。更に５８０はパッシベーション層５７０に接して設けられた酸化チタン（ＴｉＯ２）からなる反射防止膜である。
【０００８】
ここで裏面のｐ／ｉ層とｎ／ｉ層の位置関係に注目すると、ｐ／ｉ層上にｎ／ｉ層が５５１の部分で重畳している。ｐ層５５０とｎ層５３０とが接触すると出力電圧の短絡が起こるため、ｐ層５５０とｎ層５３０とが離間しなければならない。しかし、ｐ層５５０とｎ層５３０とが裏面５１２に沿って離間するとそのギャップ部分で電流と電圧の損失が生ずる。このため、５５１の部分でｐ／ｉ層上にｉ層５２０を介してｎ層５３０を重畳させている。この重畳部分５５１の長さは製造技術のパターン作成精度、ｐ／ｉ層とｎ／ｉ層の位置合わせ精度で決まるが、例えば、１００μｍ程度の寸法が必要である。
【０００９】
このパターン作成精度と位置合わせ精度が関係するｎ層用導電電極５９０がｎ層５３０をカバーできない部分５３１の寸法、ｐ層用導電電極６００がｐ層５５０をカバーできない部分５５２の寸法も同様の寸法となる。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】M. Taguchi, M. Tanaka, T. Matsuyama, T. Matsuoka, S. Tsuda, S. Nakano, Y. Kishi and Y. Kuwano, “Improvement of the conversion efficiency of polycrystalline silicon thin film solar cell”, Technical Digest of the International PVSEC-5, 論文番号C-IIIa-1, p. 689, Kyoto, Japan, 1990.
【非特許文献２】K. Saito, H. Noge, A. Sato, T. Kaneko, and M. Kondo, “Fabrication of interdigitated back contact silicon heterojunction solar cells by inkjet patterning”, 29th European Photovoltaic Solar Energy Conference and Exhibition, EUPVSEC2014, 講演番号2BV.8.47, Amsterdam, Netherland, September, 2014.
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上記のｐ／ｉ層上にｎ／ｉ層を重畳させてｐ層とｎ層の離間距離を最小とするアイデアは評価できるが、裏面５１２とｉ層５４０間界面の再結合準位密度が大きいと、５５１部分の重畳距離が１００μｍのとき、変換効率は重畳距離０のときの０．８５以下に低下することが非特許文献２で報告されている。この低下率はｐ層用導電電極５９０がｐ層５５０をカバーできない部分５３１の寸法が同じ値のときの低下率の約２倍であることが示されている。これらの様子は非特許文献２の「Ｆｉｇｕｒｅ  ４」で示されている。折角、ｐ層とｎ層間の距離を最小に縮小しても、効果が少ない。ｐ層とｎ層の間隔が大きくても、変換効率の低下が少ない光電変換素子の提供が望まれる。
【００１２】
本発明は、こうした問題に鑑みてなされたものであり、変換効率の低下を抑制する技術を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するためになされた第１発明の光電変換素子は、結晶半導体領域と、第１水素化アモルファス半導体膜と、第１仕事関数膜と、第２水素化アモルファス半導体膜と、第２仕事関数膜と、第３水素化アモルファス半導体膜と、第１電荷保有絶縁膜とを備える。
【００１４】
結晶半導体領域は、多結晶または単結晶の半導体で形成されて第１導電形を有し、対向する第１表面と第２表面を有する。この結晶半導体領域は、目的、原材料により、層状、シート状、基板状、基板内または基板上に分離された立方体等任意形状、基板内または基板上に集積された複数の形状、円筒形等任意の形状を取ることができる。第１導電形はｐ形でもｎ形でもよい。
【００１５】
第１水素化アモルファス半導体膜は、結晶半導体領域の第２表面に接するように配置され、非晶質の半導体で形成されるとともに水素化されている。
第１仕事関数膜は、第１水素化アモルファス半導体膜に接するように配置され、第１仕事関数を有する材料で形成されている。
【００１６】
第２水素化アモルファス半導体膜は、第２表面に接するように配置され、非晶質の半導体で形成されるとともに水素化されている。
第２仕事関数膜は、第１仕事関数膜から離間し、第２水素化アモルファス半導体膜に接するように配置され、第２仕事関数を有する材料で形成されている。
【００１７】
第３水素化アモルファス半導体膜は、第１仕事関数膜と第２仕事関数膜との間において第２表面に接するように配置され、非晶質の半導体で形成されるとともに水素化されている。
【００１８】
第１電荷保有絶縁膜は、第１仕事関数膜と第２仕事関数膜との間において第３水素化アモルファス半導体膜に接するように配置され、表面およびまたは内部に電荷を保有する絶縁膜である。
【００１９】
そして、第１発明の光電変換素子では、第１電荷保有絶縁膜が表面およびまたは内部に保有する電荷である第１保有電荷の極性は、結晶半導体領域の第１導電形がｎ形である場合には正であり、結晶半導体領域の第１導電形がｐ形である場合には負である。第１電荷保有絶縁膜および後述の第２電荷保有絶縁膜が保有する電荷は該絶縁膜の表面にあっても内部にあっても機能する。
【００２０】
このように構成された第１発明の光電変換素子では、結晶半導体領域の第１表面側から光を入射することにより光電変換素子の内部で発生した光発生電流を結晶半導体領域の第２表面にそれぞれ第１水素化アモルファス半導体膜、第２水素化アモルファス半導体膜を介して設けられた第１仕事関数膜と第２仕事関数膜との間に取り出すことができる。
【００２１】
第１仕事関数のエネルギーレベルが結晶半導体領域のミッドギャップのエネルギーレベルに関して結晶半導体領域のフェルミレベル側にある場合は、多数キャリアと同符号の光発生電流を、（結晶半導体領域の第２表面側に設けられた）第１仕事関数膜から引き出すことができる。また、第１仕事関数のエネルギーレベルが結晶半導体領域のミッドギャップのエネルギーレベルに関して結晶半導体領域のフェルミレベルと逆側にある場合は、少数キャリアと同符号の光電流を第１仕事関数膜から取り出すことができる。
【００２２】
また、第１発明の光電変換素子では、結晶半導体領域の第１表面側から光を入射することにより、第２仕事関数のエネルギーレベルが結晶半導体領域のミッドギャップのエネルギーレベルに関して結晶半導体領域のフェルミレベル側にある場合は、多数キャリアと同符号の光発生電流を、第２仕事関数膜からとり出すことができる。また、第２仕事関数のエネルギーレベルが結晶半導体領域のミッドギャップのエネルギーレベルに関して結晶半導体領域のフェルミレベルと逆側にある場合は、少数キャリアと同符号の光電流を第２仕事関数膜から取り出すことができる。
【００２３】
第１仕事関数のエネルギーレベルと第２仕事関数のエネルギーレベルとが結晶半導体領域のミッドギャップエネルギーレベルに関して同じ側にある場合は第１発明の光電変換素子はフォトレジスター、光―電流変換素子として機能する。
【００２４】
第１仕事関数のエネルギーレベルと第２仕事関数のエネルギーレベルとが結晶半導体領域のミッドギャップエネルギーレベルに関して互いに（上下）逆方向にある場合は、第１仕事関数膜と第２仕事関数膜の間に、光電変換素子の内部で発生した光起電圧と光発生電流とを、取り出すことができる。この場合は、第１発明の光電変換素子はフォトダイオード、太陽電池として機能する。
【００２５】
この第１仕事関数膜、第２仕事関数膜として使用するに望ましい材料の内、結晶半導体領域が結晶シリコンであり、結晶シリコンと組み合わせて光起電圧を取り出すのに望ましい材料の組み合わせ例を挙げる。結晶シリコンのミッドギャップエネルギーから結晶シリコンの電導帯側に仕事関数のエネルギーレベルがある材料を第１仕事関数膜と第２仕事関数膜のうちの一方の材料とし、結晶シリコンのミッドギャップエネルギーから結晶シリコンの荷電子帯側に仕事関数のエネルギーレベルがある材料を第１仕事関数膜と第２仕事関数膜のうちの他方の材料とする組み合わせ、すなわち、第１仕事関数のエネルギーレベルと第２仕事関数のエネルギーレベルとが結晶半導体領域のエネルギーバンドのミッドギャップエネルギーレベルに関して互いに（上下）逆方向にある場合の組み合わせである。
【００２６】
結晶半シリコンのミッドギャップエネルギーより結晶シリコンの電導帯側に仕事関数のエネルギーレベルがあるる材料としては、アルミニュウム、マグネシュウム（化学的に安定な材料によるコーティングが必要）n形酸化亜鉛（TiドープZnO等）等がある。更に結晶シリコンの電導帯を真空のエネルギーレベルに近い方向へ超えたエネルギーレベルの仕事関数を有する材料を選択すること時より変換効率を上げることができる。
【００２７】
結晶半シリコンのミッドギャップエネルギーより結晶シリコンの価電子帯側に仕事関数のエネルギーレベルがある材料としては、ニッケル、白金、酸化タングステン等がある。更に結晶シリコンの荷電子帯を真空のエネルギーレベルから遠い方向へ超えたエネルギーレベルの仕事関数を有する酸化モリブデン等の材料を選択することにより変換効率をあげることができる。
【００２８】
なお、ミッドギャップとは、結晶半導体領域の禁制帯の中央のエネルギーレベルを示す。また、仕事関数のエネルギーレベルとは、真空のエネルギーレベル（真空準位）から仕事関数の値だけ低いエネルギーレベルである。
【００２９】
そして、第１発明の光電変換素子は、結晶半導体領域の第２表面側における第１仕事関数膜と第２仕事関数膜との間に第１電荷保有絶縁膜を備えることにより、結晶半導体領域の第２表面における第１電荷保有絶縁膜に対向する部分が蓄積状態（accumulation）、すなわち、多数キャリアが平衡状態より多く集まった状態となる。この部分の電界は少数キャリアを第２表面から追い返す極性の電界となるので、光発生した少数キャリアが第２表面で再結合をして失われる機会を阻止する。したがって、第１発明の光電変換素子は、光電流出力を向上させることができ、出力電圧も向上させることができる。また、多数キャリアは平衡状態より多く結晶半導体領域の第２表面に集まっているため、第１仕事関数膜と第２仕事関数膜との間における結晶半導体領域の第２表面の表面抵抗が小さくなり、第１発明の光電変換素子は、フィルファクターも向上させることができる。このため、第１発明の光電変換素子は、第１仕事関数膜と第２仕事関数膜との間隔が大きくなっても、変換効率の低下を抑制することができる。
【００３０】
この時、第１電荷保有絶縁膜が該第１仕事関数膜、および該第２仕事関数膜へ重畳しても絶縁膜であるため、第１仕事関数膜・第２仕事関数膜間は電気的に短絡されない。したがって、該第１仕事関数膜、第２仕事関数膜と該電荷保有絶縁膜の位置合わせ精度は厳しく要求されないので製造技術上の観点からこの構造は作りやすい。
【００３１】
正電荷を有する絶縁膜としてはシリコン窒化膜、負電荷を有する絶縁膜としては酸化アルミニュウム膜が知られている。酸化アルミニュウム膜は原子層堆積法(atomic layer deposition、ALD)により250℃以下の低温で堆積することが可能であり、シリコン窒化膜は１００℃程度の低温プラズマCVD、室温を含む低温の触媒CVD（catCVD）で堆積可能である。
【００３２】
また、第１発明の光電変換素子では、第１保有電荷の電荷密度は、ｑを電荷素量として、４ｘ１０１１［ｑ／ｃｍ２］以上であるようにするとよい。なおｑ＝１．６ｘ１０−１９クーロンである。
【００３３】
なお、第１仕事関数膜から取り出す電流値が大きく、第１仕事関数膜を介して取り出す時の第１仕事関数膜の抵抗による電圧降下が大きいときは、第１仕事関数膜に接して低抵抗の第１導電電極を設ける。
【００３４】
なお、第２仕事関数膜から取り出す電流値が大きく、第２仕事関数膜を介して取り出す時の第２仕事関数膜の抵抗による電圧降下が大きいときは、第２仕事関数膜に接して低抵抗の第１導電電極を設ける。ここで、第１導電電極と第２導電電極は互いに離間されている。
【００３５】
上記第１、第２導電電極は金属薄膜、金属印刷膜（金属ペースト塗布、乾燥または焼成したもの）グラフェン等のナノカーボンなどで構成される。更に、光の反射を確保するため、または第１、第２導電電極用金属と第１、第２仕事関数膜との間の反応を防ぐために、透明導電膜を金属薄膜、金属印刷膜、ナノカーボンと第１、第２仕事関数膜との間に設けた２層構造をとる場合もある。なお、透明導電膜としては酸化インジュウム（InOx）、水素化酸化インジュウム（InOx:H)、酸化インジュウム錫（ITO)、酸化亜鉛（ZnOx）およびそのアルミニュム（Al）添加物またはホウ素（B)添加物、などが使用される。金属薄膜、金属印刷膜の金属としては銀（Ag)、アルミニュム（Al）などが使用される。
【００３６】
一方、第２発明の光電変換素子は、結晶半導体領域と、第１水素化アモルファス半導体膜と、第１半導体膜と、第２水素化アモルファス半導体膜と、第２半導体膜と、第４水素化アモルファス半導体膜と、第２電荷保有絶縁膜と、要すれば第１導電電極と第２導電電極とを備える。
【００３７】
結晶半導体領域は、多結晶または単結晶の半導体で形成されて第１導電形を有し、対向する第１表面と第２表面を有する。
第１水素化アモルファス半導体膜は、結晶半導体領域の第２表面に接するように配置されている。第２水素化アモルファス半導体膜は、結晶半導体領域の第２表面に接するように配置されている。
【００３８】
第１半導体膜は、第１水素化アモルファス半導体膜に接するように配置され、第１導電形を有する半導体で形成されている。
第２半導体膜は、第１半導体膜から離間し、第２水素化アモルファス半導体膜に接するように配置され、第１導電形とは逆の導電形である第２導電形を有する半導体で形成されている。
【００３９】
第４水素化アモルファス半導体膜は、第１半導体膜と第２半導体膜との間において第２表面に接するように配置され、非晶質の半導体で形成されるとともに水素化されている。
第２電荷保有絶縁膜は、第１半導体膜と第２半導体膜との間において第４水素化アモルファス半導体膜に接するように配置され、表面およびまたは内部に電荷を保有する絶縁膜である。
【００４０】
そして、第２発明の光電変換素子では、第２電荷保有絶縁膜が表面およびまたは内部に保有する電荷である第２保有電荷の極性は、結晶半導体領域の第１導電形がｎ形である場合には正であり、結晶半導体領域の第１導電形がｐ形である場合には負である。
【００４１】
このように構成された第２発明の光電変換素子は、結晶半導体領域の第１表面側から光が入射することにより光電変換素子の内部で発生した多数キャリアと同符号の光発生電流を、結晶半導体領域の第２表面側に設けられた第１半導体膜から引き出すことができる。また、第２発明の光電変換素子は、結晶半導体領域の第１表面側から光が入射することにより発生した光起電圧と、光電変換素子の内部で発生した少数キャリアと同符号の光発生電流とを、結晶半導体領域の第２表面側に設けられた第２半導体膜から引き出すことができる。
【００４２】
そして、第２発明の光電変換素子は、結晶半導体領域の第２表面側における第１半導体膜と第２半導体膜との間に第２電荷保有絶縁膜を備えることにより、結晶半導体領域の第２表面における第２電荷保有絶縁膜に対向する部分が蓄積状態となる。この部分の電界は少数キャリアを第２表面から追い返す極性の電界となるので、光発生した少数キャリアが第２表面で再結合をして失われる機会を阻止する。したがって、第２発明の光電変換素子は、光電流出力を向上させることができ、出力電圧も向上させることができる。また、この結晶半導体領域の第２表面の第２電荷保有絶縁膜に対向する部分では、多数キャリアは平衡状態より多く結晶半導体領域の第２表面に集まっているため、第１半導体膜と第２半導体膜との間における結晶半導体領域の第２表面の表面抵抗が小さくなり、第２発明の光電変換素子は、フィルファクターも向上させることができる。このため、第２発明の光電変換素子は、第１半導体膜と第２半導体膜との間隔が大きくなっても、変換効率の低下を抑制することができる。
【００４３】
この時、第２電荷保有絶縁膜が第１半導体膜、および第２半導体膜へ重畳しても絶縁膜であるため、第１仕事関数膜・第２仕事関数膜間は電気的に短絡されない。したがって、第１半導体膜、第２半導体膜と該電荷保有絶縁膜の位置合わせ精度は厳しく要求されないので製造技術上の観点からこの構造は作りやすい。
【００４４】
正電荷を有する絶縁膜としてはシリコン窒化膜、負電荷を有する絶縁膜としては酸化アルミニュウム膜が知られている。酸化アルミニュウム膜は原子層堆積法(atomic layer deposition、ALD)により250℃以下の低温で堆積することが可能であり、シリコン窒化膜は１００℃程度の低温プラズマCVD、室温を含む低温の触媒CVD（catCVD）で堆積可能である。
【００４５】
また、第２発明の光電変換素子では、第２保有電荷の電荷密度は、ｑを電荷素量として、４ｘ１０１１［ｑ／ｃｍ２］以上であるようにするとよい。
また、第２発明の光電変換素子では、第１半導体膜および第２半導体膜は、非晶質のシリコンで形成されるとともに水素化された、水素化アモルファスシリコンであり、１０１８［原子／ｃｍ３］以上の価電子制御不純物が添加されているようにするとよい。
【００４６】
また、第２発明の光電変換素子では、第１半導体膜および第２半導体膜は、微結晶のシリコンで形成されるとともに水素化された、水素化微結晶シリコンであり、１０１８［原子／ｃｍ３］以上の価電子制御不純物が添加されているようにするとよい。微結晶は、ナノメーターからサブミクロンサイズの結晶がアモルファスの組織の中に埋め込まれた構造を有し、アモルファスに比べて抵抗率が低い。
【００４７】
一方、第１、第２、第３、第４水素化アモルファス半導体膜は、電子欠陥が少ないことが必要である。このためにたとえば硼素、隣、砒素、などの価電子制御不純物を意図的には添加しない、または抵抗率、フェルミ準位等の調整のため添加したとしても電子欠陥の増加を防ぐため１０１８［原子／ｃｃ］より低濃度の添加にとどめることが望ましい。
【００４８】
第１発明及び第２発明の光電変換素子において、第１、第２、第３、第４水素化アモルファス半導体膜（以後まとめて単に水素化アモルファス半導体膜と記す）は結晶半導体領域の該第１表面、第２表面を含む表面との界面を水素結合によりパッシベーションすることができる。このため界面準位密度を低く抑えることができる。特に結晶半導体領域がシリコン、シリコン・ゲルマニュウム、ゲルマニュウムで形成されている場合は効果が大きい。
【００４９】
第１発明及び第２発明の光電変換素子において、水素化アモルファス半導体が水素化アモルファスシリコン（aSi:H）、水素化アモルファスシリコンカーバイト（aSixCy:H）、酸素を含む水素化アモルファスシリコン（aSixOy:H）、窒素を含む水素化アモルファスシリコン（aSixNy:H）、水素化アモルファスシリコンゲルマニュウム（aSixGey:H）などの場合、これらのアモルファス半導体は１００℃程度の低温プラズマCVDで製膜可能であり、触媒CVD（catCVD）の場合は室温での製膜も可能である。
【００５０】
第１発明及び第２発明の光電変換素子において、水素化アモルファス半導体膜を結晶半導体領域表面に堆積する前にプラズマ、光励起、触媒（加熱タングステン、加熱パラジュウムなど）励起などによりラディカル水素を形成し、該結晶半導体領域の第２表面をクリーニング、水素化することができる。また、結晶半導体領域の第２表面に付着した不純物のうち水素化して気化できるものは除去することもできる。
【００５１】
結晶半導体領域がシリコン、シリコン・ゲルマニュウム、ゲルマニウムの場合はSF6等を同様に励起して結晶半導体領域の第２表面をエッチングして清浄化することもできる。これらの状態で真空を破らずに水素化アモルファス半導体膜の堆積チャンバーに搬送することによりさらに界面準位の少ない水素化アモルファス半導体膜と結晶半導体領域との界面を得ることができる。
【００５２】
第１発明及び第２発明の光電変換素子において、水素化アモルファス半導体膜はMIS形光電変換素子に使用された超薄絶縁膜と比べて、厚さ方向に数十ｍＡ／ｃｍ２オーダーの電流を流しても劣化は少ない。
【００５３】
なお、第２発明の光電変換素子において、第１半導体膜から取り出す電流値が大きく、第１半導体膜を介して取り出す時の第１半導体の抵抗による電圧降下が大きいときは、第１半導体膜に接して低抵抗の第１導電電極を設ける。
【００５４】
なお、第２発明の光電変換素子において、第２半導体膜から取り出す電流値が大きく、第２半導体膜を介して取り出す時の第２半導体膜の抵抗による電圧降下が大きいときは、第２半導体膜に接して低抵抗の第１導電電極を設ける。ここで、第１導電電極と第２導電電極は互いに離間されている。
【００５５】
第２発明の光電変換素子の第１導電電極、第２導電電極に使用する材料および材料の組み合わせは上述の第１発明の光電変換素子と同様である。
また、第１発明の光電変換素子において、第１水素化アモルファス半導体膜、第２水素化アモルファス半導体膜および第３水素化アモルファス半導体膜のうち少なくとも２つは、同じ半導体を材料として形成されるようにしてもよい。これにより、第１水素化アモルファス半導体膜、第２水素化アモルファス半導体膜および第３水素化アモルファス半導体膜のうち少なくとも２つを同時に堆積することが可能となる。このため、第１発明の光電変換素子は、結晶半導体領域の第２表面が加工に晒される頻度を低減し、結晶半導体領域の第２表面における界面準位密度を低く抑えることができる。
【００５６】
また、第２発明の光電変換素子において、第１水素化アモルファス半導体膜、第２水素化アモルファス半導体膜および第４水素化アモルファス半導体膜のうち少なくとも２つは、同じ半導体を材料として形成されるようにしてもよい。これにより、第１水素化アモルファス半導体膜、第２水素化アモルファス半導体膜および第４水素化アモルファス半導体膜のうち少なくとも２つを同時に堆積することが可能となる。このため、第２発明の光電変換素子は、結晶半導体領域の第２表面が加工に晒される頻度を低減し、結晶半導体領域の第２表面における界面準位密度を低く抑えることができる。
【００５７】
また、第１発明の光電変換素子において、第１水素化アモルファス半導体膜、第２水素化アモルファス半導体膜および第３水素化アモルファス半導体膜は連続した一つの膜であるようにしてもよい。これにより、第１水素化アモルファス半導体膜、第２水素化アモルファス半導体膜および第３水素化アモルファス半導体膜を同時に堆積することが可能となる。このため、第１発明の光電変換素子は、結晶半導体領域の第２表面が加工に晒される頻度を低減し、結晶半導体領域の第２表面における界面準位密度を均一にかつ低く抑えることができる。
【００５８】
また、第２発明の光電変換素子において、第１水素化アモルファス半導体膜、第２水素化アモルファス半導体膜および第４水素化アモルファス半導体膜は連続した一つの膜であるようにしてもよい。これにより、第１水素化アモルファス半導体膜、第２水素化アモルファス半導体膜および第４水素化アモルファス半導体膜を同時に堆積することが可能となる。このため、第２発明の光電変換素子は、結晶半導体領域の第２表面が加工に晒される頻度を低減し、結晶半導体領域の第２表面における界面準位密度を低く抑えることができる。
【００５９】
また、第１発明の光電変換素子において、第１水素化アモルファス半導体膜、第２水素化アモルファス半導体膜および第３水素化アモルファス半導体膜のうち少なくとも２つは、膜厚が等しいようにしてもよい。これにより、第１水素化アモルファス半導体膜、第２水素化アモルファス半導体膜および第３水素化アモルファス半導体膜のうち少なくとも２つを同時に堆積することが可能となる。このため、第１発明の光電変換素子は、結晶半導体領域の第２表面が加工に晒される頻度を低減し、結晶半導体領域の第２表面における界面準位密度を低く抑えることができる。
【００６０】
また、第２発明の光電変換素子において、第１水素化アモルファス半導体膜、第２水素化アモルファス半導体膜および第４水素化アモルファス半導体膜のうち少なくとも２つは、膜厚が等しいようにしてもよい。これにより、第１水素化アモルファス半導体膜、第２水素化アモルファス半導体膜および第４水素化アモルファス半導体膜のうち少なくとも２つを同時に堆積することが可能となる。このため、第２発明の光電変換素子は、結晶半導体領域の第２表面が加工に晒される頻度を低減し、結晶半導体領域の第２表面における界面準位密度を低く抑えることができる。
【００６１】
また、第３発明は、第１発明の光電変換素子の製造方法であって、第１水素化アモルファス半導体膜、第２水素化アモルファス半導体膜および第３水素化アモルファス半導体膜のうち少なくとも２つを、第２表面上に同時に堆積する。これにより、第３発明の製造方法は、結晶半導体領域の第２表面が加工に晒される頻度を低減し、結晶半導体領域の第２表面における界面準位密度を低く抑えることができる。
【００６２】
また、第４発明は、第２発明の光電変換素子の製造方法であって、第１水素化アモルファス半導体膜、第２水素化アモルファス半導体膜および第４水素化アモルファス半導体膜のうち少なくとも２つを、裏面上に同時に堆積する。これにより、第４発明の製造方法は、結晶半導体層の裏面が加工に晒される頻度を低減し、結晶半導体層の裏面における界面準位密度を低く抑えることができる。
【図面の簡単な説明】
【００６３】
【図１】光電変換素子１の構成を示す断面図である。
【図２】光電変換素子１の製造工程を示す第１の断面図である。
【図３】光電変換素子１の製造工程を示す第２の断面図である。
【図４】光電変換素子１の製造工程を示す第３の断面図である。
【図５】光電変換素子１の製造工程を示す第４の断面図である。
【図６】太陽電池効率の保有電荷Ｑｆに対する依存性を示すグラフである。
【図７】光電変換素子１０１の構成を示す断面図である。
【図８】変形例１の製造工程を示す第１の断面図である。
【図９】変形例１の製造工程を示す第２の断面図である。
【図１０】変形例１の製造工程を示す第３の断面図である。
【図１１】変形例１の製造工程を示す第４の断面図である。
【図１２】変形例１の製造工程を示す第５の断面図である。
【図１３】非特許文献２の光電変換素子の構成を示す断面図である。
【発明を実施するための形態】
【００６４】
（第１実施形態）
以下に本発明の第１実施形態を図面とともに説明する。
［光電変換素子１の構成］
本実施形態の光電変換素子１は、図１に示すように、結晶半導体領域１０と、水素化アモルファス半導体膜２０と、第１、第２半導体膜３０、４０と、第１，第２導電電極５０，６０と、第２電荷保有絶縁膜７０と、パッシベーション膜８０と、反射防止膜９０を備える。
【００６５】
結晶半導体領域１０は、多結晶または単結晶の半導体で形成された領域である。本実施形態では、結晶半導体領域１０は、シリコンで形成され、厚さが１５０μｍの基板である。また本実施形態では、結晶半導体領域１０は、ｎ形の不純物が１．９×１０１５［／ｃｍ３］の濃度でドーピングされている。なお、結晶半導体領域１０はp形でもよい。
【００６６】
水素化アモルファス半導体膜２０は、非晶質の半導体で形成されるとともに水素化された膜である。
水素化アモルファス半導体膜２０は、結晶半導体領域１０の第２表面１１に接するように配置される。本実施形態では、水素化アモルファス半導体膜２０は、厚さが５ｎｍの水素化アモルファスシリコンである。また本実施形態では、水素化アモルファス半導体膜２０は、意図的な不純物ドープはされていないか、されていたとしてもｎ形の不純物が２．２×１０１５［／ｃｍ３］の濃度でドーピングされている程度である。また水素化アモルファス半導体膜２０は、結晶半導体領域１０の第２表面１１との界面を水素結合によりパッシベーションすることができる。このため、界面準位密度を低く抑えることができる。特に、結晶半導体領域１０がシリコン、シリコン・ゲルマニュウム、ゲルマニュウムで形成されている場合に効果が大きい。
【００６７】
水素化アモルファス半導体膜２０はＭＩＳ形光電変換素子に使用された超薄絶縁膜と比べて、数十［ｍＡ／ｃｍ２］オーダーの電流を流しても劣化は少ない。抵抗率、フェルミレベルの調整に価電子制御不純物（例えば、硼素、燐、砒素など）を添加することができるが、価電子制御不純物の添加は膜中の電子的欠陥の増加を伴うので、価電子制御不純物（硼素、燐、等）の濃度は１０１８［／ｃｍ３］より小さいことが望ましい。
【００６８】
第１、第２半導体膜３０，４０は、水素化アモルファス半導体膜２０の第２表面２１に接するように配置される。本実施形態では、第１半導体膜３０と、第２半導体膜４０は、水素化アモルファスシリコン膜で形成され、厚さが２０ｎｍである。
【００６９】
第１半導体膜３０と、第２半導体膜４０は、水素化アモルファス半導体膜２０の第２表面２１に接して交互に配置されている。図１では、第１、第２半導体膜３０，４０をそれぞれ１つ示している。互いに並置された第１半導体膜３０と、第２半導体膜４０は、互いに電気的に接続されないように離間して配置される。
【００７０】
本実施形態では、第１半導体膜３０は、ｎ形の不純物（燐）が１．５×１０１９［／ｃｍ３］の濃度でドーピングされ、第２半導体膜４０は、ｐ形の不純物（硼素）が２．０５×１０１９［／ｃｍ３］の濃度でドーピングされている。なお、第１半導体膜３０と、第２半導体膜４０は、少なくとも１０１８［原子／ｃｍ３］以上の価電子制御不純物（燐、ヒ素、ホウ素等）を添加される。
【００７１】
導電電極５０は、銀（Ａｇ）またはアルミニュウム（Ａｌ）またはグラフェン等のナノカーボン等で形成され、第１半導体膜３０上に配置される。
導電電極６０は、銀（Ａｇ）またはアルミニュウム（Ａｌ）またはグラフェン等のナノカーボン等で形成され、第２半導体膜４０上に配置される。
【００７２】
更に、光の反射を確保するため、または第１、第２導電電極用金属と第１、第２半導体膜との間の反応を防ぐために、透明導電膜を金属薄膜、金属印刷膜、グラフェン等のナノカーボンと第１、第２半導体膜との間に設けた２層構造をとる場合もある。なお、透明導電膜としては酸化インジュウム（InOx）、水素化酸化インジュウム（InOx:H)、酸化インジュウム錫（ITO)、酸化亜鉛（ZnOx）およびそのアルミニュム（Al）添加物またはホウ素（B)添加物、などが使用される。金属薄膜、金属印刷膜の金属としては銀（Ag)、アルミニュム（Al）などが使用される。
【００７３】
電荷保有絶縁膜７０は、表面およびまたは内部に電荷を保有するように形成された絶縁膜であり、水素化アモルファス半導体膜２０の第２表面２１に接するとともに、第１半導体膜３０と、第２半導体膜４０との間に位置するように配置される。本実施形態では、電荷保有絶縁膜７０は、シリコン窒化膜であり、例えば、１×１０１３［ｑ／ｃｍ２］の電荷密度で正の電荷を保有する。なお、［ｑ／ｃｍ２］におけるｑは、電荷素量（電子１個の電荷）であり、１．６×１０−１９クーロンである。
【００７４】
また、結晶半導体領域１０がｎ形の場合はその第２表面１１が蓄積状態となり少数キャリアが追い返される状態を作るための電荷保有絶縁膜７０の電荷密度は、結晶半導体領域１０が１〜１０Ωｃｍ程度の結晶シリコンであり、水素化アモルファス半導体膜２０における電荷保有絶縁膜７０と接している部分に価電子制御不純物を意図的に添加しない場合には、８ｘ１０１１［ｑ／ｃｍ２］以上である。
【００７５】
結晶半導体領域１０がｐ形の場合はその第２表面１１が蓄積状態となり少数キャリアが追い返される状態を作るための電荷保有絶縁膜７０としてアルミナ等、正の電荷を保有する絶縁膜が用いられる。
【００７６】
パッシベーション膜８０は、光が光電変換素子１内に入射することにより発生した少数キャリアが再結合するのを抑制するために、結晶半導体領域１０の第１表面１２に接するように配置される。本実施形態では、パッシベーション膜８０は、非晶質のシリコンで形成されるとともに水素化された水素化アモルファスシリコンであり、厚さが５ｎｍである。このパッシベーション膜８０により、変換効率を改善することができる。
【００７７】
反射防止膜９０は、パッシベーション膜８０の第１表面８１に接するように配置される。本実施形態では、反射防止膜９０は、シリコン窒化膜であり、厚さが７５ｎｍである。この反射防止膜９０により、変換効率を更に改善することができる。
【００７８】
［光電変換素子１の製造工程］
次に、光電変換素子１の製造工程の一例を説明する。
図２に示すように、結晶半導体領域１０の第１表面１２にパッシベーション膜８０と反射防止膜９０が積層されている状態において、まず、結晶半導体領域１０の第２表面１１に対してクリーニングと水素終端処理を施した後に、低温プラズマＣＶＤ（Chemical Vapor Deposition）または低温触媒ＣＶＤにより、結晶半導体領域１０の第２表面１１上に水素化アモルファス半導体膜２０を堆積する。
【００７９】
水素化アモルファス半導体膜２０が水素化アモルファスシリコン（ａＳｉ：Ｈ）、水素化アモルファスシリコンカーバイト（ａＳｉｘＣｙ：Ｈ）、酸素を含む水素化アモルファスシリコン（ａＳｉｘＯｙ：Ｈ）、水素化アモルファスシリコン・ゲルマニュウム（ａＳｉｘＧｅｙ：Ｈ）などの場合、これらの水素化アモルファス半導体は１００℃程度の低温プラズマＣＶＤで成膜可能であり、触媒ＣＶＤの場合は室温での成膜も可能である。
【００８０】
水素化アモルファス半導体膜を結晶半導体領域１０の第２表面に堆積する前にプラズマ、光励起、触媒（加熱タングステン、加熱パラジュウムなど）励起によりラディカル水素を形成し、結晶半導体領域１０の第２表面をクリーニング、水素化することができる。また、結晶半導体領域１０の第２表面に付着した不純物のうち水素化して気化できるものは除去することもできる。
【００８１】
結晶半導体領域１０がシリコン、シリコン・ゲルマニュウム、ゲルマニウムの場合はＳＦ６等を同様に励起して結晶半導体領域１０の第２表面をエッチングして清浄化することもできる。これらの状態で真空を破らずに水素化アモルファス半導体膜の堆積チャンバーに搬送することによりさらに界面準位の少ない水素化アモルファス半導体膜と結晶半導体領域１０との界面を得ることができる。
【００８２】
次に図３に示すように、低温プラズマＣＶＤまたは低温触媒ＣＶＤにより、水素化アモルファス半導体膜２０上の一部に価電子制御不純物を添加した水素化アモルファスシリコン膜を堆積することにより、第２半導体膜４０を形成する。なお、第２半導体膜４０が配置される位置と、第２半導体膜４０の形状とを設定するために、第２半導体膜４０の形状に対応した開口部が形成された堆積マスクを用いることができる。
【００８３】
次に図４に示すように、低温プラズマＣＶＤまたは低温触媒ＣＶＤにより、水素化アモルファス半導体膜２０上において第２半導体膜４０から離間するようにして第１半導体膜を堆積することにより、第１半導体膜３０を形成する。なお、第１半導体膜３０が配置される位置と、第１半導体膜３０の形状とを設定するために、第１半導体膜３０の形状に対応した開口部が形成された堆積マスクを用いることができる。
【００８４】
次に図５に示すように、真空蒸着またはスパッタ等により、導電電極５０，６０の位置と形状を設定するために導電電極５０，６０の形状に対応した開口部が形成された蒸着マスクを用いて、第１半導体膜３０，第２半導体膜４０上に電極材料（例えば、銀またはアルミニュウム）を付着させて、導電電極５０，６０を形成する。なお、導電電極５０，６０は、真空蒸着またはスパッタ等により電極材料が第１、第２半導体膜３０，４０以外の領域に付着しないように、配列方向ＤＡに沿った長さが第１半導体膜３０，第２半導体膜４０よりも短くなるように形成される。このため、第１半導体膜３０，第２半導体膜４０の第２表面３１，４１には、導電電極５０，６０に覆われない領域３３，４３が存在する。この領域３３，４３の幅は、一例を図１０に示すようなセルフアライン(self-alignment）プロセスを使うことにより第１半導体膜３０と第２半導体膜４０との間隔Ｗｇ（図１を参照）より小さく調整できる。
【００８５】
次に、低温プラズマＣＶＤまたは低温触媒ＣＶＤにより、電荷保有絶縁膜７０の位置と形状を設定するために電荷保有絶縁膜７０の形状に対応した開口部が形成された堆積マスクを用いて、シリコン窒化膜を堆積することにより、電荷保有絶縁膜７０を形成する。シリコン窒化膜は１００℃程度の低温プラズマＣＶＤ、室温を含む低温の低温触媒ＣＶＤで堆積可能である。
【００８６】
電荷保有絶縁膜７０は、図１に示すように、第１半導体膜３０と第２半導体膜４０との間において水素化アモルファス半導体膜２０と接するとともに、領域３３，４３上で第１半導体膜３０，第２半導体膜４０と接するように形成される。
【００８７】
［光電変換素子１の太陽電池効率］
次に、電荷保有絶縁膜７０の効果を定量的に確認するために、光電変換素子１について、電荷保有絶縁膜７０に保有される電荷（以下、保有電荷という）に対する太陽電池効率（開放電圧Ｖｏｃ［ｍＶ］、短絡電流密度Ｊｓｃ ［ｍＡ／ｃｍ２］、フィルファクターＦＦ［％］、電力変換効率η［％］）の変化を調べた。変換効率の評価にはエアマス（Air Mass）１．５ の模擬光源を用いる。保有電荷の変化は、例えば電荷保有絶縁膜として窒化シリコン膜を用いる場合には、窒化シリコンにおけるシリコンと窒素との割合を変化させることにより、または、電荷保有絶縁膜上に設けた電極から正孔を注入することにより実現可能である。
【００８８】
また、第１半導体膜３０の幅を５００μｍとし、第２半導体膜４０の幅を１２００μｍとし、第１半導体膜３０と第２半導体膜４０との間隔Ｗｇ（図１を参照）を５０μｍ，１００μｍ，１５０μｍとした。そして、保有電荷の密度Ｑｆを１０１１〜１０１３［ｑ／ｃｍ２］で変化させた。なお、結晶半導体領域１０の第２表面１１の界面準位密度は、１０１２［／ｃｍ２］である。なお、領域３３、４３の寸法はセルフアラインプロセスにより無視できる程度に小さくした。
【００８９】
結晶半導体領域１０の第２表面１１の界面準位密度（＝１０１２［／ｃｍ２］）が清浄界面の界面準位密度（＝１０１０［／ｃｍ２］）より遥かに大きく、製造装置を超クリーンに維持しなくても実現できるレベルであるにも関わらず、図６に示すように、保有電荷の密度Ｑｆが１ｘ１０１１から増加して８ｘ１０１１に至り、それ以上になると全ての太陽電池パラメータが最高値に急速に近付く。また電力変換効率は、最高値である約２１％の０．９５倍の値に近付く。この傾向は、間隔Ｗｇが５０〜１５０μｍで変化しても大きく変化しない。
【００９０】
以上より、光電変換素子１は、結晶半導体領域１０の第２表面１１の界面準位密度が１０１２［／ｃｍ２］と大きくても、第１半導体膜３０と第２半導体膜４０との間隔Ｗｇを大きくすることができるとともに、間隔Ｗｇがばらついても保有電荷の密度Ｑｆを増加させることにより最高効率に近い変換効率を得ることができる。
【００９１】
さらに電荷保有絶縁膜７０が接する部分でアモルファス半導体膜２０に価電子制御不純物（半導体領域１０がｎ形の場合は燐）を８ｘ１０１７原子／ｃｍ３添加すると、保有電荷の密度Ｑｆが４ｘ１０１１［／ｃｍ２］以上で、すべての太陽電池パラメータは最高値の０．９５倍に近づく。
【００９２】
このように光電変換素子１は、結晶半導体領域１０と、水素化アモルファス半導体膜２０と、第１半導体膜３０と第２半導体膜４０と、電荷保有絶縁膜７０とを備える。
結晶半導体領域１０は、多結晶または単結晶のシリコンで形成されてｎ形を有する。
【００９３】
水素化アモルファス半導体膜２０は、結晶半導体領域１０の第２表面１１に接するように配置され、非晶質のシリコンで形成されるとともに水素化されている。
第１半導体膜３０は、水素化アモルファス半導体膜２０に接するように配置され、ドナー（燐）を１．５ｘ１０１９原子／ｃｍ３添加された２０ｎｍ厚の水素化アモルファスシリコンで形成されている。
【００９４】
第２半導体膜４０は、第１半導体膜３０から離間し、水素化アモルファス半導体膜２０に接するように配置され、アクセプター（硼素）を２．０５ｘ１０１９原子／ｃｍ３添加された２０ｎｍ厚の水素化アモルファスシリコンで形成されている。
【００９５】
電荷保有絶縁膜７０は、第１半導体膜３０と第２半導体膜４０との間において水素化アモルファス半導体膜２０に接するように配置され、表面およびまたは内部に電荷を保有する絶縁膜である。
【００９６】
そして光電変換素子１では、電荷保有絶縁膜７０が表面およびまたは内部に保有する保有電荷の極性は結晶半導体領域１０がｎ形の場合は正である。
このように構成された光電変換素子１は、結晶半導体領域１０の第１表面１２側から光が入射することにより光電変換素子１の内部で発生した多数キャリアと同符号の光発生電流を、結晶半導体領域１０の第２表面１１側に設けられた第１半導体膜３０から引き出すことができる。また光電変換素子１は、結晶半導体領域１０の第１表面１２側から光が入射することにより発生した光起電圧と、光電変換素子１の内部で発生した少数キャリアと同符号の光発生電流とを、結晶半導体領域１０の第２表面１１側に設けられた第２半導体膜４０から引き出すことができる。
【００９７】
そして光電変換素子１は、結晶半導体領域１０の第２表面１１側における第１半導体膜３０と第２半導体膜４０との間に電荷保有絶縁膜７０を備えることにより、結晶半導体領域１０の第２表面１１における電荷保有絶縁膜７０に対向する部分が蓄積状態となる。この部分の電界は少数キャリアを第２表面１１から追い返す極性の電界となるので、光発生した少数キャリアが第２表面１１で再結合をして失われる機会を阻止する。したがって、光電変換素子１は、光電流出力を向上させることができ、出力電圧も向上させることができる。また、多数キャリアは平衡状態より多く結晶半導体領域１０の第２表面１１に集まっているため、第１半導体膜３０と第２半導体膜４０との間における結晶半導体領域１０の第２表面１１の表面抵抗が小さくなり、光電変換素子１は、フィルファクターも向上させることができる。このため、光電変換素子１は、第１半導体膜３０と第２半導体膜４０との間隔が大きくなっても、変換効率の低下を抑制することができる。
【００９８】
また、電荷保有絶縁膜７０は絶縁膜であるため、電荷保有絶縁膜７０が第１半導体膜３０、第２半導体膜４０へ重畳しても第１半導体膜３０と第２半導体膜４０との間は電気的に短絡されない。したがって、第１半導体膜３０、第２半導体膜４０と電荷保有絶縁膜７０との位置合わせは高い精度が要求されず、製造技術上の観点から製造し易い構造となる。すなわち、光電変換素子１、更には本発明の光電変換素子は、加工寸法に裕度を持って製造することが可能となる。
【００９９】
また、光電変換素子１において、第１半導体膜３０、第２半導体膜４０と電荷保有絶縁膜７０と接する水素化アモルファス半導体膜２０は連続した一つの膜である。すなわち、第１半導体膜３０、第２半導体膜４０と電荷保有絶縁膜７０と接する水素化アモルファス半導体膜は、同じ半導体を材料として形成され、且つ、膜厚が等しい。これにより、第１半導体膜３０、第２半導体膜４０および電荷保有絶縁膜７０と接する水素化アモルファス半導体膜２０を同時に堆積することが可能となる。このため、光電変換素子１は、結晶半導体領域１０の第２表面１１が加工に晒される頻度を低減し、結晶半導体領域１０の第２表面１１における界面準位密度を低く抑えることができる。
【０１００】
以上説明した実施形態において、結晶半導体領域１０は本発明における結晶半導体領域、水素化アモルファス半導体膜２０は本発明における第１水素化アモルファス半導体膜、第２水素化アモルファス半導体膜および第４水素化アモルファス半導体膜、第１半導体膜３０は本発明における第１半導体膜、第２半導体膜４０は本発明における第２半導体膜、電荷保有絶縁膜７０は本発明における第２電荷保有絶縁膜である。
【０１０１】
（第２実施形態）
以下に本発明の第２実施形態を図面とともに説明する。
［光電変換素子１０１の構成］
本実施形態の光電変換素子１０１は、図７に示すように、図５に示されている領域３３、３４を無視できるほど小さくするために、第１導電電極１７０、第１仕事関数膜１５０、第１水素化アモルファス膜１２０の平面形状をを自動整合（self-align）させ、第２導電電極１８０、第２仕事関数膜１６０、第２水素化アモルファス膜１３０の平面形状ををを自動整合（self-align）させて結晶半導体領域１１０の第２表面１１１へ積層させた構造を示している。第１仕事関数膜１５０、第２仕事関数膜１６０がＷｇだけ離間している部分へ電荷保有絶縁膜１９０、第４水素化アモルファス半導体膜が結晶半導体領域１１０の第２表面１１１へ積層されている。なお、上記自動整合させる製造方法の一例を別の光電変換素子の実施例の図８〜１２で示す。
【０１０２】
本実施形態の光電変換素子１０１は、図７に示すように、結晶半導体領域１１０と、水素化アモルファス半導体膜１２０，１３０，１４０と、仕事関数膜１５０，１６０と、導電電極１７０，１８０と、電荷保有絶縁膜１９０と、パッシベーション膜２００と、反射防止膜２１０を備える。
【０１０３】
結晶半導体領域１１０は、多結晶または単結晶の半導体で形成された基板である。本実施形態では、結晶半導体領域１１０は、導電形がｎ形のシリコンで形成されている。ｐ形シリコンでもよい。  厚さは少数キャリアの拡散長より小さく選ばれる。また本実施形態では、結晶半導体領域１１０は、ｎ形の不純物が１×１０１５〜１×１０１６［／ｃｍ３］の濃度でドーピングされている。
【０１０４】
水素化アモルファス半導体膜１２０，１３０，１４０は、非晶質の半導体で形成されるとともに水素化された膜であり、結晶半導体領域１１０の第２表面１１１に接するように配置される。本実施形態では、水素化アモルファス半導体膜１２０，１３０は、厚さが５ｎｍの水素化アモルファスシリコンである。また本実施形態では、水素化アモルファス半導体膜１２０，１３０は、意図的な不純物添加はされていない。水素化アモルファス半導体膜１４０は厚さが７ｎｍの水素化アモルファスシリコンである、ｎ形不純物が２．２×１０１５［／ｃｍ３］から８ｘ１０１７［／ｃｍ３］までの濃度で可変としている。また水素化アモルファス半導体膜１２０，１３０，１４０は、結晶半導体領域１１０の第２表面１１１との界面を水素結合によりパッシベーションすることができる。このため、界面準位密度を低く抑えることができる。特に、結晶半導体領域１１０がシリコン、シリコン・ゲルマニュウム、ゲルマニュウムで形成されている場合に効果が大きい。
【０１０５】
水素化アモルファス半導体膜１２０，１３０は、結晶半導体領域１１０の第２表面１１１と接して設けられ、予め設定された配列方向ＤＡに沿って交互に配列されている。図７では、水素化アモルファス半導体膜１２０，１３０をそれぞれ１つ示している。互いに並置された水素化アモルファス半導体膜１２０と水素化アモルファス半導体膜１３０は、互いに離間して配置される。水素化アモルファス半導体膜１２０，１３０は互いに同じ膜厚であっても異なっていてもよい。
【０１０６】
水素化アモルファス半導体膜１４０は、水素化アモルファス半導体膜１２０と水素化アモルファス半導体膜１３０との間に位置するように配置される。水素化アモルファス半導体膜１４０は、水素化アモルファス半導体膜１２０，１３０と異なる膜厚でもよい。
【０１０７】
仕事関数膜１５０は、結晶半導体領域１１０のエネルギーバンドのミッドギャップ（mid-gap）のエネルギーレベルから見て結晶半導体領域１１０のフェルミレベル側にエネルギーレベルがある仕事関数を有する材料で形成され、水素化アモルファス半導体膜１２０上に配置される。なお、ミッドギャップとは、結晶半導体領域１１０の禁制帯の中央のエネルギーレベルを示す。また、仕事関数のエネルギーレベルとは、真空のエネルギーレベル（真空準位）から仕事関数の値だけ低いエネルギーレベルである。本実施形態では、仕事関数膜１５０は、ｎ形酸化亜鉛、アルミニュウム等で形成されており、真空蒸着またはスパッタ等により水素化アモルファス半導体膜１２０上に付着される。
【０１０８】
仕事関数膜１６０は、結晶半導体領域１１０のミッドギャップのエネルギーレベルから見て結晶半導体領域１１０のフェルミレベルと反対側にエネルギーレベルがある仕事関数を有する材料で形成され、水素化アモルファス半導体膜１３０上に配置される。本実施形態では、仕事関数膜１６０は、酸化モリブデン（MoOx）、酸化タングステン（WOｘ）等で形成されており、真空蒸着またはスパッタ等により水素化アモルファス半導体膜１３０上に付着される。
【０１０９】
導電電極１７０は、銀（Ａｇ）またはアルミニュウム（Ａｌ）等で形成され、仕事関数膜１５０上に配置される。導電電極１８０は、銀（Ａｇ）またはアルミニュウム（Ａｌ）等で形成され、仕事関数膜１６０上に配置される。導電電極１７０，１８０として金属膜を使用した場合、第１、第２仕事関数膜と金属膜の界面で第１、第２仕事関数膜と金属膜とが化合してしまう場合はそれを防ぐため、また界面での光の高反射率を確保するために、金属膜と第１、第２仕事関数膜の間に酸化インジュウム、酸化インジュウム錫、酸化亜鉛等の透明導電膜を挿入することがある。
【０１１０】
電荷保有絶縁膜１９０は、表面およびまたは内部に電荷を保有するように形成された絶縁膜であり、水素化アモルファス半導体膜１４０上に配置される。本実施形態では、電荷保有絶縁膜１９０は、結晶半導体領域１１０がｎ形の場合は、シリコン窒化膜であり、結晶半導体領域１１０がｐ形の場合は、酸化アルミニュウム膜である。
【０１１１】
パッシベーション膜２００は、光が光電変換素子１０１内に入射することにより発生した少数キャリアが再結合するのを抑制するために、結晶半導体領域１１０の第１表面１１２に接するように配置される。反射防止膜２１０は、パッシベーション膜２００の第１表面２０１に接するように配置される。
【０１１２】
このように光電変換素子１０１は、結晶半導体領域１１０と、水素化アモルファス半導体膜１２０，１３０，１４０と、仕事関数膜１５０，１６０と、電荷保有絶縁膜１９０とを備える。
【０１１３】
結晶半導体領域１１０は、多結晶または単結晶のシリコンで形成されてｎ形を有する。
水素化アモルファス半導体膜１２０は、結晶半導体領域１１０の第２表面１１１に接するように配置され、非晶質のシリコンで形成されるとともに水素化されている。
【０１１４】
仕事関数膜１５０は、水素化アモルファス半導体膜１２０に接するように配置され、結晶半導体領域１１０のエネルギーバンドのミッドギャップのエネルギーレベルから見て結晶半導体領域１１０のフェルミレベル側にエネルギーレベルがある仕事関数を有する材料で形成されている。
【０１１５】
水素化アモルファス半導体膜１３０は、結晶半導体領域１１０の第２表面１１１に接するように配置され、非晶質のシリコンで形成されるとともに水素化されている。
仕事関数膜１６０は、仕事関数膜１５０から離間し、水素化アモルファス半導体膜１３０に接するように配置され、結晶半導体領域１１０のミッドギャップのエネルギーレベルから見て結晶半導体領域１１０のフェルミレベルと反対側(逆側）にエネルギーレベルがある仕事関数を有する材料で形成されている。
【０１１６】
水素化アモルファス半導体膜１４０は、仕事関数膜１５０と仕事関数膜１６０との間において結晶半導体領域１１０の第２表面１１１に接するように配置され、非晶質のシリコンで形成されるとともに水素化されている。
【０１１７】
電荷保有絶縁膜１９０は、仕事関数膜１５０と仕事関数膜１６０との間において水素化アモルファス半導体膜１４０に接するように配置され、表面およびまたは内部に電荷を保有する絶縁膜である。
【０１１８】
そして光電変換素子１０１では、電荷保有絶縁膜１９０が表面およびまたは内部に保有する保有電荷の極性は結晶半導体領域の電導度がｎ形の場合は正であり、結晶半導体領域の電導度がｐ形の場合は負である。
【０１１９】
このように構成された光電変換素子１０１は、結晶半導体領域１１０の第１表面１１２側から光が入射することにより光電変換素子１０１の内部で発生した多数キャリアと同符号の光発生電流を、結晶半導体領域１１０の第２表面１１１側に設けられた仕事関数膜１５０から引き出すことができる。また光電変換素子１０１は、結晶半導体領域１１０の第１表面１１２側から光が入射することにより発生した光起電圧と、光電変換素子１０１の内部で発生した少数キャリアと同符号の光発生電流とを、結晶半導体領域１１０の第２表面１１１側に設けられた仕事関数膜１６０から引き出すことができる。
【０１２０】
そして光電変換素子１０１は、結晶半導体領域１１０の第２表面１１１側における仕事関数膜１５０と仕事関数膜１６０との間に電荷保有絶縁膜１９０を備えることにより、結晶半導体領域１１０の第２表面１１１における電荷保有絶縁膜１９０に対向する部分が蓄積状態となる。この部分の電界は少数キャリアを第２表面１１１から追い返す極性の電界となるので、光発生した少数キャリアが第２表面１１１で再結合をして失われる機会を阻止する。したがって、光電変換素子１０１は、光電流出力を向上させることができ、出力電圧も向上させることができる。また、多数キャリアは平衡状態より多く結晶半導体領域１１０の第２表面１１１に集まっているため、仕事関数膜１５０と仕事関数膜１６０との間における結晶半導体領域１１０の第２表面１１１の第１表面抵抗が小さくなり、光電変換素子１０１は、フィルファクターも向上させることができる。このため、光電変換素子１０１は、仕事関数膜１５０と仕事関数膜１６０との間隔が大きくなっても、変換効率の低下を抑制することができる。
【０１２１】
また、電荷保有絶縁膜１９０は絶縁膜であるため、電荷保有絶縁膜１９０が仕事関数膜１５０，１６０へ重畳しても仕事関数膜１５０と仕事関数膜１６０との間は電気的に短絡されない。したがって、仕事関数膜１５０，１６０と電荷保有絶縁膜１９０との位置合わせは高い精度が要求されず、製造技術上の観点から製造し易い構造となる。すなわち、光電変換素子１０１は、加工寸法に裕度を持って製造することが可能となる。
【０１２２】
また、光電変換素子１０１において、水素化アモルファス半導体膜１２０，１３０は、同じ半導体を材料として形成され、且つ、膜厚を等しくすることができる。これにより、水素化アモルファス半導体膜１２０，１３０を同時に堆積することが可能となる。このため、光電変換素子１０１は、結晶半導体領域１１０の第２表面１１１が加工に晒される頻度を低減し、結晶半導体領域１１０の第２表面１１１における界面準位密度を低く抑えることができる。
【０１２３】
以上説明した実施形態において、結晶半導体領域１１０は本発明における結晶半導体領域、水素化アモルファス半導体膜１２０は本発明における第１水素化アモルファス半導体膜、仕事関数膜１５０は本発明における第１仕事関数膜、水素化アモルファス半導体膜１３０は本発明における第２水素化アモルファス半導体膜、仕事関数膜１６０は本発明における第２仕事関数膜、水素化アモルファス半導体膜１４０は本発明における第３水素化アモルファス半導体膜、電荷保有絶縁膜１９０は本発明における第１電荷保有絶縁膜である。
【０１２４】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採ることができる。
（変形例１）
例えば上記第１実施形態では、第１、第２半導体膜３０，４０の第２表面３１，４１において、導電電極５０，６０に覆われない領域３３，４３が存在する製造工程を示した（図５を参照）。しかし、領域３３，４３が形成されるのを回避するために、以下に示す製造工程を採用するとよい。
【０１２５】
まず、図８に示すように、第１、第２半導体膜３０，４０と導電電極５０，６０の幅（すなわち、配列方向ＤＡに沿った長さ）が第１実施形態より大きくなるように第１、第２半導体膜３０，４０と導電電極５０，６０を形成する。そして、図９に示すように、図８に示す工程で形成された第１、第２半導体膜３０，４０と導電電極５０，６０の幅より小さい幅でエッチングレジスト５６，６６を印刷する。さらに、図１０に示すように、エッチングレジスト５６とエッチングレジスト６６をマスクとしてそれぞれ、導電電極５０および第１半導体膜３０と、導電電極６０および第２半導体膜４０をエッチングする。これにより、領域３３，４３が形成されるのを回避することができる。
【０１２６】
次に、図１１に示すように、エッチングレジスト５６，６６が導電電極５０，６０に接着した状態で、堆積マスクを用いて、水素化アモルファス半導体膜２５と電荷保有絶縁膜７０を堆積する。その後、エッチングレジスト５６，６６を溶媒またはオゾン等により溶融または気相エッチングすると、いわゆるリフトオフ効果により、図１２に示すように、第１半導体膜３０と第２半導体膜４０との間に、電荷保有絶縁膜７０が残る。この場合に、電荷保有絶縁膜７０と第１、第２半導体膜３０，４０との間には、水素化アモルファス半導体膜２５が介在する。しかし、水素化アモルファス半導体膜２５の厚さが通常１０ｎｍ前後であるのに対して、間隔Ｗｇは数十〜百μｍのオーダーである。このため、水素化アモルファス半導体膜２５の影響を無視することができる。
【０１２７】
また、電荷保有絶縁膜７０と第１、第２半導体膜３０，４０との間に水素化アモルファス半導体膜２５が介在するのを回避するためには、エッチングレジスト５６，６６をマスクとして導電電極５０，６０および第１、第２半導体膜３０，４０をエッチングする工程で、水素化アモルファス半導体膜２０までエッチングしないようにするとよい。これにより、水素化アモルファス半導体膜２５を堆積する必要がなくなるからである。
【０１２８】
（変形例２）
また上記第１実施形態では、結晶半導体領域１０の導電形がｎ形であるものを示した。しかし、結晶半導体領域１０の導電形がｐ形であるようにしてもよい。この場合には、第１半導体膜３０の導電形をｐ形に、第２半導体膜４０の導電形をｎ形に、電荷保有絶縁膜７０が保有する電荷の極性を負にする必要がある。負の電荷を保有する絶縁膜としては、酸化アルミニュウムが挙げられる。酸化アルミニュウム膜は原子層堆積法（ＡＬＤ：atomic layer deposition）により２５０℃以下の低温で堆積することが可能である。
【０１２９】
（変形例３）
また上記第１実施形態では、第１、第２半導体膜３０，４０を用いたものを示した。しかし、第１、第２半導体膜３０，４０の代わりに、水素化微結晶シリコンを用いるようにしてもよい。微結晶は、ナノメーターからサブミクロンサイズの結晶がアモルファスの組織の中に埋め込まれた構造を有し、アモルファスに比べて抵抗率が低い。
【０１３０】
（変形例４）
また上記第１実施形態では、反射防止膜９０がシリコン窒化膜であるものを示した。しかし、反射防止膜９０が酸化チタンであるようにしてもよい。また、パッシベーション膜と反射防止膜を一つで兼用する材料を選ぶようにしてもよい。このような材料として、例えば、結晶半導体領域１０がｎ形シリコンである場合にはシリコン窒化膜が挙げられる。
【０１３１】
（変形例５）
また上記第１，２実施形態では、水素化アモルファス半導体膜が水素化アモルファスシリコン（ａＳｉ：Ｈ）であるものを示した。しかし、水素化アモルファス半導体膜として、水素化アモルファスシリコン（ａＳｉ：Ｈ）、水素化アモルファスシリコンカーバイト（ａＳｉｘＣｙ：Ｈ）、酸素を含む水素化アモルファスシリコン（ａＳｉｘＯｙ：Ｈ）、水素化アモルファスシリコン・ゲルマニュウム（ａＳｉｘＧｅｙ：Ｈ）などを用いるようにしてもよい。
【０１３２】
また上記第１，２実施形態では、導電電極が金属薄膜であるものを示した。しかし、導電電極は、金属印刷膜（金属ペースト塗布、乾燥または焼成したもの）、またはグラフェン等のナノカーボンなどであってもよい。更に、光の反射を確保するため、または金属と第１、第２半導体膜または第１、第２仕事関数膜との反応を防ぐために透明導電膜を、導電電極５０，６０と第１、第２半導体膜３０，４０との間、および、導電電極１７０，１８０と仕事関数膜１５０，１６０との間に設けるようにしてもよい。透明導電膜としては、例えば、酸化インジュウム（ＩｎＯｘ）、水素化酸化インジュウム（ＩｎＯｘ：Ｈ）、酸化インジュウム錫（ＩＴＯ）、酸化亜鉛（ＺｎＯｘ）およびそのアルミニュム（Ａｌ）添加物またはホウ素（Ｂ）添加物などが挙げられる。
【０１３３】
（変形例６）
また上記第１実施形態では、結晶半導体領域１０に接するように水素化アモルファス半導体膜２０を堆積した後に、水素化アモルファス半導体膜２０に接するように第１、第２半導体膜３０，４０と電荷保有絶縁膜７０を形成するものを示した。しかし、結晶半導体領域１０に接するように形成される水素化アモルファス半導体膜は、第１半導体膜３０と接する部分と、第２半導体膜４０と接する部分と、電荷保有絶縁膜７０と接する部分とをそれぞれ別々に堆積するようにしてもよい。
【０１３４】
そして、上記第１実施形態において、水素化アモルファス半導体膜２０における第１、第２半導体膜３０，４０と接する部分では意図的な不純物ドープがされていないか、されていたとしてもｎ形不純物濃度が２．２×１０１５［／ｃｍ３］であり、水素化アモルファス半導体膜２０における電荷保有絶縁膜７０と接する部分のｎ形不純物濃度が８×１０１７［／ｃｍ３］である場合には、変換効率の急速な増加が生ずる保有電荷密度Ｑｆが４ｘ１０１１［ｑ／ｃｍ２］になる。すなわち、Ｑｆ≧４ｘ１０１１［ｑ／ｃｍ２］であれば変換効率が増加する。
【０１３５】
結晶半導体領域１０の第２表面１１が蓄積状態となり少数キャリアが追い返される状態を作るための電荷保有絶縁膜７０の電荷密度は、結晶半導体領域１０が１〜１０Ωｃｍ程度の結晶シリコンであり、水素化アモルファス半導体膜２０における電荷保有絶縁膜７０と接している部分に価電子制御不純物を８×１０１７［／ｃｍ３］程度添加したときは、４ｘ１０１１［ｑ／ｃｍ２］以上である。
【０１３６】
また、結晶半導体領域１０に接するように形成される水素化アモルファス半導体膜は、第１半導体膜３０と接する部分と、第２半導体膜４０接する部分と、電荷保有絶縁膜７０と接する部分との少なくとも２つを同時に堆積するようにしてもよい。これにより、結晶半導体領域１０の第２表面１１が加工に晒される頻度を低減し、結晶半導体領域１０の第２表面１１における界面準位密度を低く抑えることができる。
【０１３７】
（変形例７）
また上記第２実施形態では、結晶半導体領域１１０の導電形がｎ形であるものを示した。しかし、結晶半導体領域１０の導電形がｐ形であるようにしてもよい。この場合には、仕事関数膜１５０は、エネルギーレベルが結晶半導体領域１１０のエネルギーバンドのミッドギャップエネルギーレベルより価電子帯側にある仕事関数を有する材料で形成され、仕事関数膜１６０は、エネルギーレベルが結晶半導体領域１１０のエネルギーバンドのミッドギャップエネルギーレベルより伝導帯側にある仕事関数を有する材料で形成されるようにする。
【０１３８】
（変形例８）
また上記第２実施形態では、仕事関数膜１５０が、ｎ形酸化亜鉛、アルミニュウム等で形成されているものを示した。しかし、仕事関数膜１５０は、結晶シリコンのエネルギーバンドのミッドギャップエネルギーレベルから伝導帯に近いエネルギーレベルか、更に結晶シリコンの伝導帯よりも真空のエネルギーレベル側のエネルギーレベルである仕事関数を有する材料であればよく、例えば、マグネシュウム（化学的に安定な材料によるコーティングが必要）等が挙げられる。
【０１３９】
また上記第２実施形態では、仕事関数膜１６０が酸化モリブデン（MoOx)、酸化タングステン（WOｘ）で形成されているものを示した。しかし、仕事関数膜１６０は、結晶シリコンのエネルギーバンドのミッドギャップエネルギーレベルから価電子帯に近いか、更に結晶シリコンの価電子帯よりも真空のエネルギーレベルから遠い側のエネルギーレベルである仕事関数を有する材料であればよい。
【０１４０】
なお、結晶半導体領域１１０の導電形がｐ形である場合には、仕事関数膜１５０用と仕事関数膜１６０用としての材料選択グループが上記とは逆になる。
（変形例９）
また上記第２実施形態では、仕事関数膜１５０が、結晶半導体領域１１０のエネルギーバンドのミッドギャップのエネルギーレベルから見て結晶半導体領域１１０のフェルミレベル側にエネルギーレベルがある仕事関数を有する材料で形成されているものを示した。しかし、結晶半導体領域１１０がｎ形である場合は、仕事関数膜１５０は、エネルギーレベルが結晶半導体領域１１０のフェルミレベルより伝導帯（conduction band）側にある仕事関数を有する材料で形成されるのが望ましい。また、結晶半導体領域１１０の導電形がｐ形である場合には、仕事関数膜１５０は、エネルギーレベルが結晶半導体領域１１０のエネルギーバンドのミッドギャップのエネルギーレベルから見て価電子帯（valence band）側にある仕事関数を有する材料で形成されるのが望ましい。この組み合わせにより、結晶半導体領域１１０の第２表面１１１にはエネルギーバンドの曲りが生じ蓄積層が形成される。このため、結晶半導体領域１１０の多数キャリアと同符号の光発生電流が引き出し易くなり、且つ、これと逆符号の光発生少数キャリアは蓄積層で形成された電界により仕事関数膜１５０下の第２表面１１１から追い返され、仕事関数膜１６０下の第２表面１１１で取り出されるようになり、光電流の効率も増加する。
【０１４１】
（変形例１０）
また上記第２実施形態では、結晶半導体領域１１０がｎ形である場合は、仕事関数膜１６０が、結晶半導体領域１１０のエネルギーバンドのミッドギャップのエネルギーレベルから見て価電子帯側にある仕事関数を有する材料で形成されるのが望ましい。また、結晶半導体領域１１０の導電形がｐ形である場合には、仕事関数膜１６０は、エネルギーレベルが結晶半導体領域１１０のエネルギーバンドのミッドギャップのエネルギーレベルから見て伝導帯側にある仕事関数を有する材料で形成されるのが望ましい。この組み合わせにより、結晶半導体領域１１０の第２表面１１１にはエネルギーバンドの曲りが生じ空乏層（depletion layer）または反転層（inversion layer）が形成される。このため、光電変換素子１０１から、光起電圧と、結晶半導体領域１１０の少数キャリアと同符号の光発生電流とを引き出すことができる。
【０１４２】
（変形例１１）
また上記第１実施形態では、導電電極５０，６０を備えるものを示した。しかし、第１、第２半導体膜３０，４０の抵抗が、第１、第２半導体膜３０，４０から電流を引き出すことができる程度の大きさである場合には、導電電極５０，６０を省略してもよい。同様に、上記第２実施形態では、導電電極１７０，１８０を備えるものを示した。しかし、仕事関数膜１５０，１６０の抵抗が、仕事関数膜１５０，１６０から電流を引き出すことができる程度の大きさである場合には、導電電極１７０，１８０を省略してもよい。
【０１４３】
（変形例１２）
また上記第１実施形態では、結晶半導体領域１０に接するように水素化アモルファス半導体膜２０を堆積した後に、水素化アモルファス半導体膜２０に接するように第１、第２半導体膜３０，４０と電荷保有絶縁膜７０を形成するものを示した。すなわち、結晶半導体領域１０に接するように形成される水素化アモルファス半導体膜は、第１半導体膜３０と接する部分と、第２半導体膜４０と接する部分と、電荷保有絶縁膜７０と接する部分とで膜厚が等しいものを示した。しかし、第１半導体膜３０と接する部分と、第２半導体膜４０と接する部分と、電荷保有絶縁膜７０と接する部分とが互いに異なる膜厚を有するようにしてもよい。
【０１４４】
または、結晶半導体領域１０に接するように形成される水素化アモルファス半導体膜は、第１半導体膜３０と接する部分と、第２半導体膜４０接する部分と、電荷保有絶縁膜７０と接する部分との少なくとも２つは、膜厚が等しいようにしてもよい。これにより、結晶半導体領域１０の第２表面１１が加工に晒される頻度を低減し、結晶半導体領域１０の第２表面１１における界面準位密度を低く抑えることができる。
【０１４５】
また上記第２実施形態では、水素化アモルファス半導体膜１４０が水素化アモルファス半導体膜１２０，１３０と異なる膜厚であるものを示した。しかし、水素化アモルファス半導体膜１２０，１３０，１４０が互いに異なる膜厚を有するようにしてもよい。
【０１４６】
または、水素化アモルファス半導体膜１２０，１３０，１４０は、互いに膜厚が等しいようにしてもよい。これにより、水素化アモルファス半導体膜１２０，１３０，１４０を同時に堆積することが可能となる。このため、光電変換素子１０１は、結晶半導体領域１１０の第２表面１１１が加工に晒される頻度を低減し、結晶半導体領域１１０の第２表面１１１における界面準位密度を低く抑えることができる。
【符号の説明】
【０１４７】
１…光電変換素子、１０…結晶半導体領域、２０，２５，３０，４０…水素化アモルファス半導体膜、７０…電荷保有絶縁膜、１０１…光電変換素子、１１０…結晶半導体領域、１２０，１３０，１４０…水素化アモルファス半導体膜、３０、４０---半導体膜、１５０，１６０…仕事関数膜、１９０…電荷保有絶縁膜
【図２】
2017045767.tif 000003
【図３】
2017045767.tif 000004
【図４】
2017045767.tif 000005
【図５】
2017045767.tif 000006
【図７】
2017045767.tif 000007
【図８】
2017045767.tif 000008
【図９】
2017045767.tif 000009
【図１０】
2017045767.tif 000010
【図１２】
2017045767.tif 000011
【図１３】
2017045767.tif 000012
【図１】
2017045767.tif 000013
【図６】
2017045767.tif 000014
【図１１】
2017045767.tif 000015