(57)【要約】【課題】コストを削減することまたはバリの発生を抑制すること。【解決手段】基板１０と、下面に機能部１３が設けられ、前記機能部と前記基板の上面とが空隙２０を介し対向するように、前記基板の上面に実装されたデバイスチップ１２と、前記デバイスチップを囲み前記空隙を封止するように、前記基板１０の上面上に設けられた封止部材３０と、前記デバイスチップの上面および前記封止部材の上面上に設けられ、結晶粒が潰れた金属リッド３２と、を具備する電子デバイス。【選択図】図３
2017204544.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
下面に機能部が設けられ、前記機能部と前記基板の上面とが空隙を介し対向するように、前記基板の上面に実装されたデバイスチップと、
前記デバイスチップを囲み前記空隙を封止するように、前記基板の上面上に設けられた封止部材と、
前記デバイスチップの上面および前記封止部材の上面上に設けられ、結晶粒が潰れた金属リッドと、
を具備する電子デバイス。
【請求項２】
前記金属リッドの側面と前記封止部材の側面とは連続した面である請求項１記載の電子デバイス。
【請求項３】
前記封止部材の側面と前記基板の側面は連続した面である請求項２記載の電子デバイス。
【請求項４】
前記金属リッドは平板状である請求項１から３のいずれか一項記載の電子デバイス。
【請求項５】
前記金属リッドはコバール板である請求項１から４のいずれか一項記載の電子デバイス。
【請求項６】
前記デバイスチップは、弾性波デバイスチップである請求項１から５のいずれか一項記載の電子デバイス。
【請求項７】
下面に機能部が設けられたデバイスチップを、基板の上面上に前記機能部が空隙を介して対向するように、前記基板の上面上に実装する工程と、
前記デバイスチップを囲み前記空隙を封止するように、前記基板の上面上に封止部材を形成する工程と、
前記デバイスチップの上面および前記封止部材の上面上にリッドを配置する工程と、
前記リッド上に犠牲層を形成する工程と、
ダイシング法を用い前記犠牲層および前記リッドを切断する工程と、
前記犠牲層および前記リッドを切断する工程の後に、前記犠牲層を除去する工程と、
を含む電子デバイスの製造方法。
【請求項８】
前記封止部材を形成する工程および前記リッドを配置する工程は、前記デバイスチップ上に板状部材およびリッドを配置し、前記板状部材を加熱しかつ前記リッドを前記基板に押圧する工程を含む請求項７記載の電子デバイスの製造方法。
【請求項９】
前記リッドは、圧延された後再結晶のための熱処理が行なわれていない請求項７または８記載の電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスおよびその製造方法に関し、例えばデバイスチップが封止部材で封止された電子デバイスおよびその製造方法に関する。
【背景技術】
【０００２】
基板上にデバイスチップを実装し、デバイスチップを封止部材と金属リッドとで封止することが知られている。金属リッドとして圧延材を用いることが知られている（特許文献１）。リッドをダイシングするときに、バリが発生することが知られている（特許文献２）。水晶振動体を収納するパッケージの蓋体をアニールすることが知られている（特許文献３）
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１７０６６８号公報
【特許文献２】特開２００９−２７２３５２号公報
【特許文献３】特開２００４−１８６９９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１において金属リッドとして用いる圧延材は再結晶のための熱処理が行なわれている。このため、金属リッドの製造コストが高くなる。また、ダイシング法を用いてリッドを切断する場合、特許文献２のようにバリが発生する。
【０００５】
本発明は、上記課題に鑑みなされたものであり、コストを削減することまたはバリの発生を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、基板と、下面に機能部が設けられ、前記機能部と前記基板の上面とが空隙を介し対向するように、前記基板の上面に実装されたデバイスチップと、前記デバイスチップを囲み前記空隙を封止するように、前記基板の上面上に設けられた封止部材と、前記デバイスチップの上面および前記封止部材の上面上に設けられ、結晶粒が潰れた金属リッドと、を具備する電子デバイスである。
【０００７】
上記構成において、前記金属リッドの側面と前記封止部材の側面とは連続した面である構成とすることができる。
【０００８】
上記構成において、前記封止部材の側面と前記基板の側面は連続した面である構成とすることができる。
【０００９】
上記構成において、前記金属リッドは平板状である構成とすることができる。
【００１０】
上記構成において、前記金属リッドはコバール板である構成とすることができる。
【００１１】
上記構成において、前記デバイスチップは、弾性波デバイスチップである構成とすることができる。
【００１２】
本発明は、下面に機能部が設けられたデバイスチップを、基板の上面上に前記機能部が空隙を介して対向するように、前記基板の上面上に実装する工程と、前記デバイスチップを囲み前記空隙を封止するように、前記基板の上面上に封止部材を形成する工程と、前記デバイスチップの上面および前記封止部材の上面上にリッドを配置する工程と、前記リッド上に犠牲層を形成する工程と、ダイシング法を用い前記犠牲層および前記リッドを切断する工程と、前記犠牲層および前記リッドを切断する工程の後に、前記犠牲層を除去する工程と、を含む電子デバイスの製造方法である。
【００１３】
上記構成において、前記封止部材を形成する工程および前記リッドを配置する工程は、前記デバイスチップ上に板状部材およびリッドを配置し、前記板状部材を加熱しかつ前記リッドを前記基板に押圧する工程を含む構成とすることができる。
【００１４】
上記構成において、前記リッドは、圧延された後再結晶のための熱処理が行なわれていない構成とすることができる。
【発明の効果】
【００１５】
本発明によれば、コストを削減することまたはバリの発生を抑制することができる。
【図面の簡単な説明】
【００１６】
【図１】図１（ａ）は、金属材の圧延を説明する断面図、図1（ｂ）は、熱処理温度に対する金属材の性質を示す図、図１（ｃ）は、熱処理温度に対する金属材の断面の模式図である。
【図２】図２（ａ）は、圧延後熱処理前のコバール板の断面画像、図２（ｂ）は、圧延後熱処理後のコバール板の断面画像である。
【図３】図３（ａ）は、実施例１に係る電子デバイスの断面図、図３（ｂ）は、図３（ａ）のＡ−Ａ断面図である。
【図４】図４（ａ）から図４（ｄ）は、実施例１に係る電子デバイスの製造方法を示す断面図（その１）である。
【図５】図５（ａ）から図５（ｃ）は、実施例１に係る電子デバイスの製造方法を示す断面図（その２）である。
【図６】図６（ａ）は、実施例１に係る電子デバイスの平面図、図６（ｂ）および図６（ｃ）は、図６（ａ）のＡ−Ａ断面図である。
【図７】図７（ａ）および図７（ｂ）は、比較例１に係る電子デバイスの製造方法を示す断面図である。図７（ｃ）および図７（ｄ）は、実施例１に係る電子デバイスの製造方法を示す断面図である。
【図８】図８は、実施例１の変形例１に係る電子デバイスの断面図である。
【図９】図９は、実施例１の変形例２に係る電子デバイスの断面図である。
【発明を実施するための形態】
【００１７】
まず、金属リッドの圧延材について説明する。圧延材は熱処理により焼鈍加工される。図１（ａ）は、金属材の圧延を説明する断面図、図1（ｂ）は、熱処理温度に対する金属材の性質を示す図、図１（ｃ）は、熱処理温度に対する金属材の断面の模式図である。図１（ｃ）は、図１（ｂ）の熱処理温度における結晶粒の様子を模式的に示している。図１（ａ）に示すように、金属材８１には、複数の結晶粒８２が形成されている。結晶粒８２の界面が粒界８４である。結晶粒８２の大きさは、平面方向および垂直方向とも同程度である。ローラ８６を用い金属材８１を圧延すると、薄い金属材８０となる。このように、圧延により板状の金属材８１を薄膜化できる。圧延後の金属材８０では結晶粒８２が潰れている。このため、金属材８０は硬くかつ伸びが小さい。図１（ａ）では、結晶粒８２の斜め方向に長くなるように潰れているが、平面方向に長くなるように潰れることもある。
【００１８】
図１（ｂ）および図１（ｃ）に示すように、圧延後の金属材８０を熱処理する。低い熱処理温度では硬さおよび伸びはほとんど変わらないが硬さは若干小さくなる。この熱理温度の範囲では、圧延された金属材８０の結晶粒８２および粒界８４はほとんど変わらない。この範囲は金属材８０の回復期である。さらに熱処理温度を上げると、温度に対し、硬さは急激に小さくなり伸びは急激に大きくなる。この熱処理温度範囲では、再結晶が起こっている。潰れた結晶粒８２が再結晶化し、結晶粒８２の大きさが平面方向および垂直方向に同程度となる。この範囲は再結晶期である。さらに、熱処理温度を高くすると、硬さは若干小さくなり、伸びは若干大きくなる。この熱処理温度では、結晶粒８２が成長し、結晶粒８２が等方的に大きくなる。の範囲は粒成長期である。
【００１９】
このように、再結晶の温度以上で熱処理（すなわち焼鈍加工）すると、金属材８０の硬さおよび伸びが圧延前の状態に回復する。金属リッドとしてコバールを用いる場合、圧延後に再結晶のため例えば不活性ガス雰囲気の炉内で８５０℃から９００℃の熱処理を約１０分程度行なう。
【００２０】
図２（ａ）は、圧延後熱処理前のコバール板の断面画像、図２（ｂ）は、圧延後熱処理後のコバール板の断面画像である。圧延後の複数のコバールを積層し、圧延に平行な方向の断面を金属顕微鏡を用い撮影した。単一のコバール板の膜厚はいずれも１５μｍである。図２（ａ）に示すように、圧延後のコバール板では、結晶粒が潰れており、結晶粒および粒界は明確には観察できないが、平面方向に伸びる構造が観察できる。図２（ｂ）に示すように、圧延後に熱処理すると、結晶粒８２および粒界８４が観察できる。結晶粒８２は、Ｎｉ（ニッケル）−Ｃｏ（コバルト）−Ｆｅ（鉄）合金の結晶である。このように、熱処理により、再結晶し結晶粒８２が形成されている。これにより、圧延加工で硬くなったコバール板を柔らかくできる。しかしながら、高温での熱処理は製造コストが高い。このため、金属リッドの価格が高くなってしまう。また、薄膜化しても金属リッドの強度を保つためには金属リッドは硬い方がよい。
【００２１】
このように、電子デバイスの小型化および低背化のため圧延された金属リッドを用いる。圧延された金属リッドは圧延後に再結晶のための熱処理が行なわれている。しかし、熱処理を行なう製造コストのため金属リッドの価格が高くなる。また、熱処理した金属リッドは柔らかく、金属リッドを薄くすると強度確保ができない。そこで、圧延後に再結晶のための熱処理を行わない金属リッドを用いることを検討した。
【実施例１】
【００２２】
図３（ａ）は、実施例１に係る電子デバイスの断面図、図３（ｂ）は、図３（ａ）のＡ−Ａ断面図である。図３（ａ）に示すように、実施例１の電子デバイス１００は、基板１０の上面に、デバイスチップ１２が実装されている。基板１０は、絶縁基板であり、例えばＨＴＣＣ（High Temperature Co-fired Ceramic）またはＬＴＣＣ（Low Temperature Co-fired Ceramic）等のセラミックス基板または樹脂基板である。基板１０の上面は例えば平坦であり、上面には端子２４および環状電極２８が設けられている。端子２４は例えばバンプ１４が接合するパッドである。環状電極２８は、基板１０の上面の外縁に、端子２４を囲むように設けられている。基板１０の下面に端子２６が設けられている。端子２６は外部と電気的に接続するための外部端子であり、例えばフットパッドである。基板１０内には端子２４と２６とを電気的に接続する配線２２が設けられている。端子２４、２６および配線２２は、銅層、金層またはアルミニウム層等の金属層である。環状電極２８は、ニッケル層または銅層等の金属層である。
【００２３】
デバイスチップ１２は基板１６および機能部１８を有する。基板１０の下面にパッド１５および機能部１８が設けられている。機能部１８は例えば弾性波を励振する電極である。機能部１８は、電極を保護する保護膜を含んでもよい。保護膜は、例えば弾性波の振動を抑制しない程度に薄い。バンプ１４はパッド１５に接合する。
【００２４】
デバイスチップ１２が弾性表面波チップの場合、機能部１８はＩＤＴ（Interdigital Transducer）の電極指である。電極指は例えば銅層またはアルミニウム層である。基板１６は例えばタンタル酸リチウム基板またはニオブ酸リチウム基板等の圧電基板である。圧電基板はサファイア基板、アルミナ基板、スピネル基板またはシリコン基板等の支持基板上に接合されていてもよい。デバイスチップが圧電薄膜共振器チップの場合、機能部１８は圧電膜を挟み上部電極および下部電極が対向する共振部である。基板１６は、例えばシリコン基板もしくは砒化ガリウム等の半導体基板、またはサファイア基板、アルミナ基板、スピネル基板またはガラス基板等の絶縁基板である。デバイスチップ１２の厚さは例えば５０μｍから２００μｍであり、例えば１５０μｍである。パッド１５は例えば銅層、アルミニウム層または金層等の金属層である。
【００２５】
デバイスチップ１２はバンプ１４を介し基板１０上に実装されている。機能部１８は、空隙２０を介し基板１０に対向している。空隙２０の高さは例えば数μｍから２０μｍであり、例えば１０μｍである。機能部１８が空隙２０に露出されているため、機能部１８の振動等が抑制されない。バンプ１４は、例えば銅バンプ、金バンプまたは半田バンプである。
【００２６】
基板１０の上面にデバイスチップ１２を囲むように封止部材３０が設けられている。封止部材３０は、環状電極２８に接合されている。封止部材３０は、例えばＳｎＡｇ半田またはＡｕＳｎ半田等の金属部材または樹脂等の絶縁部材である。リッド３２は、圧延された後熱処理されていないコバール板、Ｎｉ−Ｆｅ合金板または４２合金等の金属リッドであり、例えば平板状である。リッド３２の厚さは、例えば５μｍから２０μｍであり、例えば１０μｍである。リッド３２の上面および封止部材３０の側面に保護膜３６が設けられている。保護膜３６は、例えばニッケル膜等の金属膜、または絶縁膜である。
【００２７】
図３（ｂ）に示すように、封止部材３０は、平面視において基板１０を完全に囲っている。保護膜３６は封止部材３０を完全に囲っている。デバイスチップ１２の側面の一部は封止部材３０に囲まれていなくてもよい。
【００２８】
図４（ａ）から図５（ｃ）は、実施例１に係る電子デバイスの製造方法を示す断面図である。図４（ａ）に示すように、基板１０上にバンプ１４を用い複数のデバイスチップ１２をフリップチップ実装する。デバイスチップ１２の機能部１８と基板１０の間には空隙２０が広がっている。デバイスチップ１２は基板１０上にマトリックス状に配置されている。図４（ｂ）に示すように、デバイスチップ１２の上面に、板状部材３１と金属リッド３２が積層された積層体５８を配置する。板状部材３１は例えばＳｎＡｇ半田である。
【００２９】
図４（ｃ）に示すように、封止部材３０が融点以上の温度において、板状部材３１が溶融した状態で金属リッド３２を基板１０に押圧する。例えばＳｎＡｇ半田の融点は約２２０℃であり、ＡｕＳｎ半田の融点は２８０℃である。溶融した半田はデバイスチップ１２間に充填される。充填された半田が環状電極２８の上面に達する。環状電極２８は半田の濡れ性がよいため、環状電極２８上面に溶融した半田が濡れ広がる。この状態で基板１０の温度を封止部材３０の融点以下とする。これにより、板状部材３１が溶融した半田から封止部材３０が形成される。封止部材３０は環状電極２８と接合する。金属リッド３２は封止部材３０の上面およびデバイスチップ１２の上面上に設けられる。金属リッド３２はデバイスチップ１２の上面に接しているが、金属リッド３２とデバイスチップ１２との間に封止部材３０が残存していてもよい。機能部１８は、封止部材３０および金属リッド３２により空隙２０に封止される。その後、金属リッド３２の上面に、デバイスチップ１２を識別するための番号および／または記号を捺印してもよい。
【００３０】
図４（ｄ）に示すように、金属リッド３２上に犠牲層６０を形成する。犠牲層６０は例えばニッケル層等の金属層であり、電解または無電解めっき法を用い形成する。犠牲層６０は、絶縁層でもよい。犠牲層６０の膜厚は例えば５μｍから５０μｍであり、例えば１０μｍから２０μｍである。
【００３１】
図５（ａ）に示すように、基板１０の下面に端子２６を覆うように保護材６４を形成する。保護材６４は例えばレジスト膜である。基板１０の下面を保護材６４を介しダイシングテープ６６に貼り付ける。図５（ｂ）に示すように、ダイシングブレード６８を用い、犠牲層６０、金属リッド３２、封止部材３０および基板１０を切断する。これにより、電子デバイス７０が個片化される。犠牲層６０から基板１０を確実に切断するため、ダイシングブレード６８がダイシングテープ６６の一部まで切断することが好ましい。
【００３２】
図５（ｃ）に示すように、犠牲層６０およびダイシングテープ６６を除去する。これにより、複数の電子デバイス７０は分離される。複数の電子デバイス７０をバレル（不図示）に入れバレルをめっき槽７４に投入する。めっき法を用い、保護膜３６としてめっき層を形成する。例えば犠牲槽６０がニッケル層であり、保護膜３６としてニッケル層を用いる場合、アンモニア系のめっき液を用い犠牲層６０を除去してもよい。例えば１５μｍの犠牲層６０を除去する場合、犠牲層６０をめっき液に約２０分浸漬させる。犠牲層６０を除去後、エッチング停止のため水洗を行なってもよい。犠牲層６０をエッチングで除去する場合、封止部材３０の側面が粗面化されることもある。その後、保護材６４を除去する。保護材６４は、端子２６に保護膜３６が成膜されることを抑制する。
【００３３】
実施例１の作用効果について説明する。図６（ａ）は、実施例１に係る電子デバイスの平面図、図６（ｂ）および図６（ｃ）は、図６（ａ）のＡ−Ａ断面図である。図６（ａ）において、金属リッド３２を透過してデバイスチップ１２を図示している。図６（ａ）に示すように、図４（ａ）において単一の基板１０上に複数のデバイスチップ１２がマトリックス状に実装されている。単一の金属リッド３２が複数のデバイスチップ１２を覆っている。
【００３４】
金属リッド３２は、絶縁体である基板１０に比べ線熱膨張係数が大きい。このため、図４（ｃ）の後に基板１０を室温に冷却すると、図６（ｂ）に示すように基板１０が下に湾曲するように反ってしまう。金属リッド３２が圧延後に熱処理されていれば、金属リッド３２が柔らかいため基板１０の反りは小さい。ところが、圧延後に熱処理されていない金属リッド３２は硬いため反りが大きくなる。例えば、金属リッド３２が圧延後に熱処理されていない膜厚が１０μｍのコバール板とする。封止部材３０がＳｎＡｇ半田であり、図４（ｃ）において２６０℃に加熱する。基板１０を厚さが０．１ｍｍから０．２ｍｍ、大きさが５０ｍｍ×５０ｍｍのＨＴＣＣ基板とする。この場合、基板１０の中心は両端から０．１ｍｍから０．２ｍｍ程度反ってしまう。この状態の基板１０は、ダイシング装置のステージに吸着できない。また、ステージに吸着できたとしても、切断精度が悪くなってしまう。その他、製造工程において支障が生じる。
【００３５】
実施例１では、図４（ｄ）に示すように金属リッド３２上に犠牲層６０を形成する。図６（ｃ）に示すように、犠牲層６０が矢印６１のような圧縮応力を有すれば、図６（ｂ）の基板１０の反りを犠牲層６０が補償する。犠牲層６０は、基板１０の反りを抑制するような内部応力を有する層であればよく、例えばめっき法により形成された銅層または金層でもよい。基板１０の反りが抑制されるため、ダイシング工程等の製造工程における支障が抑制される。よって、圧延後に熱処理していない硬い金属リッド３２を用いることができる。
【００３６】
図７（ａ）および図７（ｂ）は、比較例１に係る電子デバイスの製造方法を示す断面図である。図７（ａ）に示すように、金属リッド３２上に犠牲層６０が形成されていない。図７（ｂ）に示すように、ダイシングブレード６８を用い金属リッド３２を切断するときに、金属リッド３２にバリ７２が形成される。バリ７２は、例えば金属リッド３２が封止部材３０から剥がれて浮いたもの、または金属リッド３２が封止部材３０とともに浮いたものである。バリ７２の高さは例えば２０μｍである。バリ７２は金属リッド３２が柔らかい場合および／または薄い場合に形成されやすい。金属リッド３２が圧延後に熱処理されていない場合、金属リッド３２は硬いためバリ７２は形成されにくい。しかし、低背化のため、金属リッド３２の膜厚を１０μｍ以下または５μｍ以下とすると、バリ７２が形成されてしまう。
【００３７】
図７（ｃ）および図７（ｄ）は、実施例１に係る電子デバイスの製造方法を示す断面図である。図７（ｃ）に示すように、金属リッド３２上に犠牲層６０が形成されている。図７（ｄ）に示すように、ダイシングブレード６８を用い金属リッド３２を切断するときに、犠牲層６０が金属リッド３２を覆うため、金属リッド３２のバリが形成されにくい。また、バリが形成されたとしてもバリの成分はほとんど犠牲層６０のため、犠牲層６０を除去するときにバリも除去される。このように、犠牲層６０を設けることで、バリ７２の形成を抑制できる。なお、基板１０の下面側から金属リッド３２を切断するようにダイシングブレード６８を挿入してもよい。この場合においても実施例１ではバリ７２の発生を抑制できる。
【００３８】
犠牲層６０の膜厚は、基板１０の反りの抑制および／またはバリ７２の抑制ができる範囲で任意に設定できる。例えば基板１０がＨＴＣＣセラミック基板、金属リッド３２が厚さが約１０μｍのコバール板、犠牲層６０がニッケル層のとき、犠牲層６０の膜厚を１５μｍとする。犠牲層６０が銅層のように柔らかい材料の場合、犠牲層６０の膜厚を１５μｍより厚くすることができる。
【００３９】
バリ７２は、封止部材３０の平面方向の幅が小さいと形成されやすい。犠牲層６０によりバリ７２が形成されにくくなるため、封止部材３０の平面方向の幅を小さくし、電子デバイスの小型化を図ることもできる。金属リッド３２が膜厚が２０μｍの圧延後熱処理したコバール板であり、かつ犠牲層を用いない場合、例えば電子デバイスのサイズが１４ｍｍ×１０ｍｍである。このとき、図６（ａ）の基板１０の大きさが５０ｍｍ×５０ｍｍのとき、１枚の基板１０から７９２個の電子デバイスを取得できる。金属リッド３２が膜厚が１０μｍの圧延後熱処理していないコバール板であり、かつ犠牲層を用いる場合、例えば電子デバイスのサイズが３ｍｍ×９ｍｍである。このとき、同じ１枚の基板１０から９３６個の電子デバイスを取得できる。このように、実施例１により電子デバイスの取得数を増加できる。
【００４０】
実施例１によれば、図４（ａ）のように、下面に機能部１８が設けられたデバイスチップ１２を、基板１０の上面上に機能部１８が空隙２０を介して対向するように、基板１０の上面上に実装する。図４（ｂ）および図４（ｃ）のように、デバイスチップ１２を囲み空隙２０を封止するように、基板１０の上面上に封止部材３０を形成し、デバイスチップ１２の上面および封止部材３０の上面上にリッド３２を配置する。図４（ｄ）のように、リッド３２上に犠牲層６０を形成する。図５（ｂ）のように、ダイシング法を用い犠牲層６０およびリッド３２を切断する。図５（ｃ）のように、その後、犠牲層６０を除去する。
【００４１】
これにより、硬い金属リッド３２を用いても図６（ｃ）のように、基板１０の反りを抑制できる。よって、圧延後に熱処理していない金属リッド３２を用いることができる。熱処理が不要なため、コストを削減することができる。また、硬いリッド３２を用いるため、リッド３２を薄くしても強度が確保される。よって、電子デバイスの小型化が可能となる。
【００４２】
圧延後に熱処理していない金属リッド３２の断面は図２（ａ）のように、結晶粒８２が潰れている。結晶粒８２の潰れは、光学顕微鏡または電子顕微鏡で観察することができる。潰れた結晶粒８２は平面方向または斜め方向に長い構造として観察できる。潰れた結晶粒８２では、複数の構造体（例えば結晶粒８２）のうち半数以上の構造体で構造体の形状が一方向（例えば平面方向）に伸びた構造となっている。８割以上の構造体で形状が一方向に伸びた構造となっている。一方向に伸びた構造では、構造体の一方向の幅が一方向に直交する方向の幅より大きい。例えば、構造体の一方向の幅は一方向に直交する方向の幅の２倍以上であり、または５倍以上である。一方向に伸びた構造は、一方向の幅が１μｍ以上であり、一方向に直交する方向の幅が１μｍ未満、好ましくは５００ｎｍ以下である。
【００４３】
また、リッド３２として、圧延後熱処理した金属リッド、圧延していない金属リッド、または絶縁リッドを用いてもよい。このような場合においても、図７（ｄ）のように、バリ７２の発生を抑制できる。リッド３２のとしては、例えばＮｉ−Ｆｅ合金でもよい。また、リッド３２は特許文献１のようにめっきされた金属層でもよい。リッド３２がこれらの場合もバリ７２の発生を抑制できる。
【００４４】
さらに、図５（ｂ）のように、金属リッド３２と封止部材３０を同時にダイシング法を用い切断すると、金属リッド３２の側面と封止部材３０の側面とは連続した面となる。例えば、金属リッド３２の側面と封止部材３０の側面とは共通の平面となる。金属リッド３２と封止部材３０と基板１０とを同時にダイシング法を用い切断すると、封止部材３０の側面と基板１０の側面とは連続した面となる。例えば、封止部材３０の側面と基板１０の側面とは共通の平面となる。なお、金属リッド３２と封止部材３０の一部とを同時に切断し、封止部材３０の残部と基板１０とはその後に切断してもよい。
【００４５】
さらに、図４（ｂ）のように、デバイスチップ１２上に板状部材３１およびリッド３２を配置する。図４（ｃ）のように、板状部材３１を加熱しかつリッド３２を基板１０に押圧することで、封止部材３０を形成する。このような工程で封止部材３０を形成すると、基板１０とリッド３２との線熱膨張係数の差により、図６（ｂ）のように基板１０が反る。よって、犠牲層６０を形成することで、反りを抑制できる。このように電子デバイスを製造すると、金属リッド３２は平板状となる。
【００４６】
犠牲層６０は、基板１０の反りを抑制するような応力を有することが好ましい。例えば金属はセラミックスより線熱膨張係数が大きい。これにより、基板１０は下に湾曲するように反る。よって、犠牲層は圧縮応力を有することが好ましい。
【００４７】
図１（ａ）から図１（ｃ）において説明した圧延とその後の熱処理による金属材の性質および結晶粒の振る舞いは、金属材料全般に共通である。コバール材は安価でありリッド等によく使用される材料であるが、再結晶のための熱処理温度が８００℃から９００℃と高い。例えば、温度サイクル試験の温度である４０℃から１２５℃、または半田リフローの温度である２８０℃より十分に高い。このため、金属リッド３２としてコバール板を用いた場合、圧延後熱処理しないことで薄膜化した金属リッド３２のコストを削減することが可能となる。なお、圧延後再結晶のための熱処理を行なっているコバール板のピッカース硬度はＨＶ１６０から２２０である、一方、圧延後熱処理していないコバール板では硬度はＨＶ２３０から３５０である。
【００４８】
デバイスチップ１２は弾性波デバイスチップ以外の電子デバイスチップでもよい。デバイスチップ１２が弾性波デバイスチップのとき、機能部１８は弾性波を励振する。よって、機能部１８が空隙２０に露出していることが好ましく、実施例１のような構造を採用することが好ましい。
【００４９】
図８は、実施例１の変形例１に係る電子デバイスの断面図である。図８に示すように、基板１０上に複数のデバイスチップ１２が実装されている。封止部材３０は複数のデバイスチップ１２を囲むように封止部材３０が設けられている。その他の構成は実施例１と同じであり説明を省略する。実施例１の変形例１のように、デバイスチップ１２は複数設けられていてもよい。
【００５０】
図９は、実施例１の変形例２に係る電子デバイスの断面図である。図９に示すように、基板１０は、支持基板１０ａと圧電基板１０ｂとを有する。圧電基板１０ｂは支持基板１０ａの上面に接合されている。圧電基板１０ｂの上面には、機能部１３としてＩＤＴが設けられている。配線２２は、基板１０を貫通するビア配線である。支持基板１０ａは例えばサファイア基板、スピネル基板、アルミナ基板またはシリコン基板である。圧電基板１０ｂは例えばタンタル酸リチウム基板またはニオブ酸リチウム基板である。その他の構成は実施例１と同じであり説明を省略する。
【００５１】
実施例１の変形例２のように、基板１０の上面に機能部１３が設けられ、機能部１３と１８とが空隙２０を介し対向していてもよい。機能部１３としては、機能部１８と同様に弾性波を励振する電極とすることができる。基板１０は支持基板１０ａを含まなくてもよい。機能部１３は圧電薄膜共振器もよく、その他の電子素子でもよい。
【００５２】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５３】
１０  基板
１２  デバイスチップ
１４  バンプ
１６  基板
１８  機能部
２０  空隙
３０  封止部材
３１  板上部材
３２  リッド
８２  結晶粒
【図１】
2017204544.tif 000003
【図２】
2017204544.tif 000004
【図３】
2017204544.tif 000005
【図４】
2017204544.tif 000006
【図５】
2017204544.tif 000007
【図６】
2017204544.tif 000008
【図７】
2017204544.tif 000009
【図８】
2017204544.tif 000010
【図９】
2017204544.tif 000011