(57)【要約】【課題】従来は、入力される複数データを複数の専用補助バッファに保存していたためバッファの合計容量が増大するという課題があった。また、データの入力元である外部の信号ドライブ部からバッファリングシステムに入力されるデータの入力制御ができない場合に、バッファの蓄積量の制御が適用できず、データが廃棄されるという課題があった。【解決手段】複数のデータ入力に対して共通的に使用可能な補助バッファ８を用意する。前段バッファ５,６,７と共通補助バッファ８を組み合わせることで、各データ発生元２,３,４からのデータレートの合計が最大となり、演算処理器１０の処理が間に合わなくなった時や、前段バッファ５,６,７のみで入力されるデータが保存しきれなくなった時でも、ハードウェアリソースを削減しつつ、データの欠損のないバッファリングシステムを構築できる。【選択図】図１
2017162048.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ発生元から送信された各々のデジタルデータを、一時的に保存する複数のデータ保存領域と、
前記データ保存領域に各々保存されたデジタルデータを読み出してデータ処理を行うデータ処理装置と、
前記データ保存領域と前記データ処理装置との間にあって、所定の場合において、前記データ保存領域に保存された前記デジタルデータを読み出して一時的に保存し、保存した前記デジタルデータを前記データ処理装置に出力する補助バッファと、
を備えることを特徴とするバッファリングシステム。
【請求項２】
前記データ処理装置は、前記データ発生元で各々取得した関連付けのあるデジタルデータを多重化して後段処理部に出力する多重化装置を備えることを特徴とする請求項１記載のバッファリングシステム。
【請求項３】
前記データ発生元で各々取得した関連付けのあるデジタルデータは、前記データ発生元で同一時刻に各々取得したデジタルデータであることを特徴とする請求項２記載のバッファリングシステム。
【請求項４】
前記データ保存領域は、前記データ発生元から、バースト性を持つデジタルデータが送信されることを特徴とする請求項１〜３いずれか記載のバッファリングシステム。
【請求項５】
前記多重化装置で多重化されたデジタルデータを用いて演算処理を実行する演算処理器と、
前記演算処理器の負荷状況と、前記データ保存領域のメモリ使用状況と、前記データ発生元から送信されるデジタルデータのテータレートをモニター可能な制御部と、
を備え、
前記制御部は、前記演算処理器の負荷状況において、前記データ発生元から送信されるデジタルデータが前記データ保存領域に保存できないと判断すると、前記データ保存領域に保存されたデジタルデータを前記補助バッファに一時的に退避させ、
前記演算処理器は、前記制御部が前記補助バッファに退避させたデジタルデータを用いて、演算処理を実行することを特徴とする請求項２〜４いずれか記載のバッファリングシステム。
【請求項６】
前記複数のデータ発生元から送信されるデジタルデータは、各々、白黒画像データ、カラー画像データ、時刻・位置情報であり、
前記データ処理装置は圧縮装置と多重化装置を備え、前記データ保存領域に保存された、同一時刻に取得された白黒画像データ、カラー画像データ、時刻・位置情報を読み出した後、前記多重化装置は前記圧縮装置で圧縮したデジタルデータを多重化して後段処理部に出力し、
前記制御部は、前記圧縮装置の処理の遅延により、前記データ保存領域の容量が不足する場合に、前記データ保存領域に保存されたデジタルデータを前記補助バッファに一時的に退避させ、
前記圧縮装置は、前記制御部が前記補助バッファに退避させたデジタルデータを読み出して圧縮する動作を実行することを特徴とする請求項２〜４いずれか記載のバッファリングシステム。
【請求項７】
前記複数のデータ発生元から送信されるデジタルデータは、各々、暗号鍵に係る情報、センサデータであり、
前記データ処理装置は暗号化装置と多重化装置を備え、前記データ保存領域に保存された暗号鍵に係る情報、同一時刻に取得された複数のセンサデータを読み出した後、前記センサデータを、前記暗号鍵に係る情報を用いてデータ処理装置に備えられた暗号化装置で暗号化し、暗号化後のデジタルデータを多重化して後段処理部に出力し、
前記制御部は、前記データ処理装置の処理の遅延により、前記データ保存領域の容量が不足する場合に、前記データ保存領域に保存されたデジタルデータを前記補助バッファに一時的に退避させ、
前記暗号化装置は、前記制御部が前記補助バッファに退避させたデジタルデータを読み出して暗号化する動作を実行することを特徴とする請求項２〜４いずれか記載のバッファリングシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、外部にデータを発生する装置が複数あり、そのデータを発生する装置から入力されたデータを多重化または多重化後に類似の処理を一括して行う際、多重化処理時のデータの待ち合わせを行うため、データの一時保存をする装置を持ち、その装置の制御を行うバッファリングシステムに関するものである。
【背景技術】
【０００２】
デジタル信号処理機器では、複数のデータ発生元から入力されるデータに対して、フィルタ演算など同一の処理を実施することがある。この際、入力されるデータを一時保存する保存領域および装置（以下、この各データを一時保存する保存領域および保存装置を「前段バッファ」と呼ぶ）で一時的に保存し、一時保存したデータを多重化し、その後演算処理器にて複数の発生元からのデータに対して同一の処理を行うことによって、演算処理器のハードウェアのリソースを削減することができる。この際、多重化するデータ発生元から入力されるデータのデータレート  Ａ１,Ａ２,・・・,Ａｎ と演算処理器の処理性能Ｂの間には、Ｂ＞Ａ１+Ａ２+・・・+Ａｎの関係が必要である。
【０００３】
Ａ１,Ａ２,・・・,Ａｎが一定である場合は、データ発生元の多重化数と前段バッファの容量の見積もりは容易であり、効率的にハードウェアリソースの削減が可能であるが、 Ａ１,Ａ２,・・・,Ａｎが変動する場合、従来の技術では次のどちらか対策を実施する必要があり、ハードウェアリソースの削減が限定的であった。
１つ目の対策は、各データ発生元のデータレートの合計が最大となっても演算処理器が処理できるように、多重化数を減らすことである。
２つ目の対策は、各データ発生元のデータレートが平均データレートとみなせる期間の分だけのデータを保存できるよう、各データ発生元の前段バッファの容量を増やすことである。
【０００４】
一般的なデジタル信号処理機器では、外部から入力される信号に対して何らかのデータ処理を実施する場合、データを前段バッファで一時的に保存した後、後段の処理が可能な速度で読み出しながら、全ての処理を実施する。この時、前段バッファには、入力されるデータに対して十分な容量とデータ保存速度を持つものを実装し、データをバッファリングする手法が採用される場合がある。しかし様々な制約により、入力されるデータが多量にある場合でも、十分な容量や処理速度を有した前段バッファを実装することができず、データを前段バッファのみで一時保存できないことがある。その際には、データを欠損させないための何らかの工夫が必要となる。
【０００５】
この場合、従来技術では、データとシステムログ等の付随データを分割し（その分割したデータを分割データ１,２,３,付随データとする）、分割後のデータを一次退避領域である専用補助バッファ（分割データ１用補助バッファ、分割データ２用補助バッファ、分割データ３用補助バッファ、付随データ用補助バッファ）にデータを保存するという工夫をしていた。しかし、分割したデータの数だけ専用補助バッファが必要になるので、バッファの合計容量が増大する。
【０００６】
同時に、前段バッファおよび専用補助バッファの蓄積量を監視し、蓄積量を示す信号を、データの発生元である外部の信号ドライブ部に入力し、蓄積量が多い時には外部の信号ドライブ部からのデータの読み出し量を減らし、蓄積量が少ないときは外部の信号ドライブ部からのデータの読み出し量を戻すという制御を行い、デジタル信号処理機器に入力されるデータ量を制限することで専用補助バッファからデータが溢れ、データが欠損することを防止していた（以下、この方法を従来のバッファリングシステムと呼ぶ）。また、従来技術では映像データや音声データを対象としていた（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−３０２１９１号（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来のバッファリングシステムでは、入力される複数のデータを複数の専用補助バッファに保存していたためバッファの合計容量が増大する問題があった。また、専用補助バッファの蓄積量が多くなった場合に、データ信号の欠損を防ぐため、外部の信号ドライブ部のようなデータ発生元を直接制御して前段バッファへの入力を制御する手段を持つ必要があるが、データ発生元が分離されている場合や、装置構成の制約などによりこの手段を採用できないバッファリングシステムである場合には、適用できない問題があった。
【０００９】
この発明は、係る課題を解決するために成されたものであり、デバイス選定や演算処理機の能力、バッファやバッファ制御回路を構成するＦＰＧＡ容量等の制約がある中で、複数のデータ入力に対して共通的に使用可能なデータ保存領域および保存装置（以下、共通的に使用可能なデータ保存領域および保存装置を補助バッファと呼ぶ）を用意し、前段バッファと補助バッファを組み合わせることで、ハードウェアリソースを削減しつつ、データ発生元を直接制御できないバッファリングシステム対してもデータの欠損のない柔軟なバッファリングシステムを構築することを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係るバッファリングシステムは、複数のデータ発生元から各々送信されたデジタルデータを、各々一時的に保存する複数のデータ保存領域と、前記データ保存領域に各々保存されたデジタルデータを用いてデータ処理を行うデータ処理装置と、各々の前記データ保存領域と、前記データ処理装置との間にあって、所定の条件において、各々の前記データ保存領域に保存された前記デジタルデータを一次的に保存し、一時的に保存した前記デジタルデータを前記データ処理装置に出力する補助バッファと、を備える。
【発明の効果】
【００１１】
この発明に係るバッファリングシステムによれば、バッファ容量を削減しつつ、複数のデータ入力に対してデータの欠落が発生しない柔軟なバッファリングシステムを構築することが可能になる。
【００１２】
また、バッファ容量の削減がバッファやバッファ制御回路を構成するＦＰＧＡの容量節約に繋がることで、節約した容量を他の機能の容量として使用可能になる効果を奏する。また、デバイス数の削減につながることで、部品点数削減による信頼性向上とデバイス分のコスト低減が実現できる効果を奏する。このようにバッファリング設計の幅が広がることで、デジタル信号処理機器の設計手法を向上させる効果がある。
【図面の簡単な説明】
【００１３】
【図１】この発明の実施の形態１に係るバッファリングシステムの構成を示した図であり、補助バッファを持つ装置の構成を説明するための図である。
【図２】従来の補助バッファを持たない装置の構成を説明するための図である。
【図３】この発明の実施の形態２に係る装置の構成を説明するための図である。
【図４】この発明の実施の形態２に係る平均時の動作タイミングを説明するための図である。
【図５】この発明の実施の形態２に係る補助バッファ６２を使用する際の動作タイミング を説明するための図である。
【図６】この発明の実施の形態３に係る装置構成を説明するための図である。
【図７】この発明の実施の形態３に係る平均時の動作タイミングを説明するための図である。
【図８】この発明の実施の形態３に係る補助バッファ１１１を使用する際の動作タイミングを説明するための図である。
【図９】この発明の実施の形態４に係る装置の構成を説明するための図である。
【図１０】この発明の実施の形態４に係る通常時の動作タイミングを説明するための図である。
【図１１】この発明の実施の形態４に係る補助バッファ１５９を使用する際の動作タイミング を説明するための図である。
【図１２】この発明の実施の形態５に係る装置構成を説明するための図である。
【図１３】この発明の実施の形態５に係る通常時の動作タイミングを説明するための図である。
【図１４】この発明の実施の形態５に係る補助バッファ２１３を使用する際の動作タイミング を説明するための図である。
【発明を実施するための形態】
【００１４】
実施の形態１．
まず、この発明の基本的な動作原理について図１を用いて説明する。
この発明に係るバッファリングシステム１００は、データ発生元２,３,４ごとの個別の前段バッファ５,６,７とは別に、各データ発生元で共通に使える補助バッファ８を設ける。
各データ発生元からのデータレートが最大となり、演算処理器１１の処理が間に合わなくなった場合、あるいは、前段バッファ５,６,７のみでは入力されるデータが保存しきれなくなった場合に、保存しきれなかったデータを前段バッファ５,６,７から補助バッファ８に一時退避する。
バッファリングシステム１００は、システム全体の動作を制御する制御部９０を備える。制御部９０は、演算処理器１１の負荷状況をモニターしている。制御部９０は、前段バッファ５,６,７の各々のメモリ使用状況をモニターし、また、データ発生元２,３,４から各々送信されるデジタルデータのデータレートをモニターしている。
制御部９０は演算処理器１１の処理が間に合わなくなっているか否か、あるいは、前段バッファ５,６,７のみでは入力されるデータが保存しきれなくなっているか否かを常時判断し、保存しきれなかったデータを前段バッファ５,６,７から補助バッファ８に一時退避させる制御を行う。
その後、演算処理器の処理性能に余裕ができ次第、補助バッファからデータを読み出し、処理を実施する。
ここで設ける前段バッファおよび補助バッファは、シングルバッファ、マルチバッファ、ＦＩＦＯ等、いずれの形態でもよい。以下では、バッファとして説明する。
【００１５】
この発明の詳細を以下に述べる。まず、基本的な動作原理について説明し、次にこの発明が大きく分けて３つの環境下でも、柔軟性をもってバッファリングシステムを構築することが可能であることを示す。
【００１６】
図１は、この発明の実施の形態１に係るバッファリングシステムの構成を示した図であり、この発明の特長である補助バッファを持つ装置の構成を示している。
図１のバッファリングシステムは前段バッファ５,６,７と補助バッファ８とデータ処理装置１２を備える。図２は従来の補助バッファを持たない装置の構成を示している。
【００１７】
次に動作を説明する。
図１において、外部のデータ発生元１〜ｎからバースト性を持ち入力されるデータ２,３,４が、それぞれ平均データレート Ａ１,Ａ２,・・・,Ａｎ[ｂｐｓ]で前段バッファ５,６,７に各々入力される。前段バッファ５,６,７はデータ２,３,４をそれぞれライトし、そのデータがリードされるまで一時的にデータを保存する。
この際、演算処理器１１のデータレートＢ[ｂｐｓ]を平均データレートの合計値Ａ１+Ａ２+・・・+Ａｎよりも予め大きく設計する。
制御部９０は、演算処理器１１が行う処理の負荷状況や、前段バッファ５,６,７のメモリ使用状況を常時モニタしており、データレートが最大となり演算処理器１１の処理が間に合わなくなった場合、あるいは、前段バッファ５,６,７のみでデータ２,３,４が保存しきれなくなった場合に、保存しきれなかったデータを前段バッファ５,６,７から補助バッファ８に一時退避してバッファリングを行う制御を実行する。
それ以外の場合は、補助バッファ８を使用せず前段バッファ５,６,７のみでデータ発生元から入力されるデータをバッファリングする。前段バッファ５,６,７と補助バッファ８を併せて、十分な容量と保存速度を持ったバッファを用意する。
【００１８】
一方、従来の図２の装置では、図１の補助バッファ５,６,７を持たないため、予め演算処理器のデータレートＢをＡ１+Ａ２+・・・+Ａｎの最大値よりも大きく設計するか、あるいは、前段バッファのみで十分な容量と保存速度を持ったバッファを用意する。
【００１９】
図２の装置の場合は、データ発生元毎に十分な容量と保存速度の前段バッファが必要となる。
一方、図１の本発明に係る装置の場合は前段バッファと補助バッファで十分な容量と保存速度のバッファを用意できればよいため、バッファリングシステム全体としては必要なバッファ量および保存速度を削減することが可能となる。
【００２０】
実施の形態１に係る図１のバッファリングシステムにおいて、前段バッファ５,６,７および補助バッファ８にデータが書き込まれた後、データ処理器９によりデータが読み出され、データ処理器９で何らかのデータ処理を実施した後、多重化装置１０でまとめて多重化し、演算処理器１１で同一処理を行った後、後段処理へ出力する。
以下では、データ処理器９、多重化装置１０、演算処理器１１をまとめてデータ処理装置１２と呼ぶ。
この動作において、データ処理器９でデータ処理する際に、データ長に応じた処理時間が発生する可能性がある。ここで、データ発生元ｎの個数、データ処理器で実施する処理内容、前段バッファの段数、補助バッファの段数は任意である。
【００２１】
次に、この発明に係るバッファリングシステムが大きく分けて３つの環境（環境１、環境２、環境３）下でも柔軟性をもってバッファリングが可能であることを示す。
【００２２】
＜環境１＞
環境１は、前段バッファの容量や保存速度、後段のデータ処理装置の処理性能に制約がある場合である。
前段バッファの容量や転送速度に制約がなければ、十分な容量と保存速度を持った前段バッファを用意することで、データ欠損のないバッファリングシステムを構築可能である。ただし現実には、設計上の制約やコストの制約から部品の選択肢が狭まり、十分な前段バッファを実装できない場合が多くみられる。また、後段のデータ処理装置が既に設計済みで、その処理性能が確定している場合も多く見られる。
データの欠損を許可する（バッファリングシステムでデータ発生元から入力される全ての時刻のデータをバッファリングしなくてもよい、データ処理装置での多重化数を減らしてもよい）等のデータ処理装置の負担が軽減されるような上位仕様がない限り、前段バッファの容量や保存速度、データ処理装置の処理性能は制約となる。
【００２３】
＜環境２＞
環境２は、データ発生元が複数あり、そのデータレートおよびデータ長はそれぞれある一定の範囲内で変動し、データ発生元から前段バッファへのデータ入力が完了する順序も不定である場合である。
バッファリングシステムを設計する際、基本的に、データ発生元から入力されるデータのデータレートまたはデータ長が、物理的な伝送速度やシステムから規定されるデータ長の最大となる場合であっても、データの欠損のないように設計をする必要がある。
【００２４】
データ発生元に対して、前段バッファの保存量に応じた制御信号をフィードバック可能であれば、データ発生元から前段バッファへのデータ入力量を制限することで、前段バッファでのデータ欠損を防ぐことができるが、データ発生元にそのようなデータ出力を制限する機能がない場合や、装置間が分離され制御信号をデータ出力元にフィードバックできない場合も想定される。その際は、データ発生元の最大データレートや最大データ長に合わせて設計することになるが、一時的な最大時に合わせて前段バッファの容量を用意すれば、容量が過剰となり、ＦＰＧＡでバッファリングシステムを構成する場合はＦＰＧＡの容量等のハードウェアリソースを多く使用することに繋がる。
【００２５】
また、複数のデータ発生元から前段バッファへのデータ入力が完了する順序が確定している場合であれば、各データ生成元から最大データレートで最長のデータ長が入力されると仮定し、前段バッファの保存量を見積もることが比較的容易であるため、前段バッファに保存しきれなくなるデータ生成元の前段バッファの段数を増やすことで、データの欠損のないバッファリングシステムを構築できる。
しかし、データ入力完了の順序が不定である場合は、どのデータ発生元からのデータが前段バッファに保存しきれなるのか決まらないため、データ発生元１〜ｎの全ての前段バッファの段数を増やす必要がある。これも、前段バッファ容量が過剰になり、バッファやバッファ制御回路を構成するＦＰＧＡの容量等のハードウェアリソースを多く使用することに繋がる。
【００２６】
＜環境３＞
環境３は、データ発生元から入力されるデータが前段バッファに保存された後、データ処理器９でのデータ処理に時間を要し、そのデータ処理中の時間が変動する場合である。データ処理器９の後段の多重化装置および演算処理器は、データ処理器にてデータ処理が完了し、その処理したデータがデータ処理器から出力されるまでは、次にデータ処理器が処理すべきデータが保存されている前段バッファから、データをリードできない。つまり、前段バッファへのライトと前段バッファからのリードの間に、データ処理器にてデータ処理をする時間が必要で、その処理時間が変動する。これは、前段バッファがレイテンシ（ｌａｔｅｎｃｙ。遅延時間）を持ち、そのレイテンシは一定の範囲内で変動することと同義である。
【００２７】
前段バッファはそのレイテンシの間、データを保持し続ける必要がある。仮に前段バッファに保持されたデータに対し、後続のデータによってデータの上書きが実施された場合、上書き前のデータは後段のデータ処理装置で処理されず、データが欠損するからである。
データ欠損を防ぐためには、このような動作によるデータの上書きが実施されないよう、レイテンシの最大時に合わせて前段バッファの段数を設ける必要があるが、レイテンシの最大時に合わせて前段バッファの容量を用意すれば、通常の平均データレートでデータが入力される場合に容量が過剰になり、バッファやバッファ制御回路を構成するＦＰＧＡの容量等のハードウェアリソースを多く使用することに繋がる。
【００２８】
次に、環境１、環境２、環境３のように、データ発生元の数、データレート、データ長、レイテンシ、後段のデータ処理装置のデータ処理速度の変動幅や制約のある場合でも、この発明による補助バッファの概念を導入することで、データ欠損のないバッファリングシステムを構築することが可能であることを説明する。
【００２９】
まず前提として、データ発生元から前段バッファへ入力されるデータの平均データレートＡ１,Ａ２,・・・,Ａｎ と後段の演算処理器のデータ処理速度Ｂの間には、Ｂ＞Ａ１+Ａ２+・・・+Ａｎの関係が必要である。
次に、それぞれのデータ発生元から最大データ長のデータが平均データレートでデータが入力された時、データの欠損が発生しないような前段バッファを用意することを考える。データレートが一定である場合、前段バッファの容量の見積もりは容易である。ここで、前段バッファの段数は、平均データレートでバッファリングが成立する最低限の段数とする。必要最低限の段数とする理由は、前段バッファの容量増加分はデータ発生元の数に比例して大きくなるため、ハードウェアリソースを多く使用することに直結するからある。また、最大データ長の前段バッファを用意する理由は、前段バッファで最大データ長のデータ全体をまず一時保存する必要があるからである。
【００３０】
平均データレート以上のデータレートになった場合のデータレートの増加分によるデータ、および、データ長が平均よりも長い場合のレイテンシの増加分によるデータは、補助バッファにデータを退避することで対応する。
【００３１】
次に、補助バッファの一段当たりのバッファ容量とバッファの段数を決める。まずバッファ容量であるが、いずれかの前段バッファのデータを一時保存できる容量が必要になるので、データ入力元の最大データ長の補助バッファが必要である。またバッファの段数であるが、バッファの段数を決めるために、最大データ長のデータが最大のデータレートで入力され、レイテンシが最大になる場合を考える。
【００３２】
最大データレートと平均データレートの差分をとり、その差分に対応可能な補助バッファの段数を設定する。ここで、補助バッファの段数はデータ発生元の数よりも少なくする必要がある。補助バッファの段数がデータ発生元の数以上になる場合、ハードウェアリソースの削減に繋がらないからである。例として、３つのデータ発生元がある場合にトリプルバッファの補助バッファが必要になった場合を考えると、補助バッファを３段設けるということは、3つのデータ発生元の前段バッファを１段ずつ増やすことと同義であるからである。
【００３３】
補助バッファの段数がデータ発生元の数よりも少なくならない場合は、先の検討で設けた補助バッファにデータを退避することでデータ欠損がないバッファリングシステム構築が可能な容量を超えていることになるので、次のいずれかの方法でもって、先の検討の条件を変更し、補助バッファで吸収する容量を減らす。
第１の方法は、平均データレートの値を、平均データレートより大きく最大データレートより小さい値に再設定する方法である。再設定する値は、より平均データレートに近い方が、ハードウェアリソースの節約効果が高い。
第２の方法は、前段バッファの段数を１段増やした後、補助バッファの段数を再度決める方法である。
第１の方法が第２の方法と比べてハードウェアリソースの削減効果が高いため、第１の方法を優先して適用する。
【００３４】
このような設計方針で、適切な段数の前段バッファと補助バッファを設ければ、環境１、環境２、環境３のいずれの環境下でも、バッファリングシステムが構築可能である。
前段バッファの段数と補助バッファの段数を最適化し、外部から入力されるデータを、前段バッファ、補助バッファの両者を組み合わせてバッファリングすることで、ハードウェア全体としてバッファの段数を削減することが可能となり、ハードウェアリソースを削減しつつ、データの欠損のない柔軟なバッファリングシステムの構築が可能となる。
この方法は、データ発生元の数が多ければ多いほどハードウェアリソースの節約効果は大きくなる。
【００３５】
実施の形態２．
以下、この発明の実施の形態２に係るバッファリングシステムについて、具体例を用いながら説明する。
図３は実施の形態２による画像データ、映像データ、音声データのデータサイズの圧縮を実施する装置の構成を示した図である。
外部からバースト性を持ち入力されるデータ５２,５３,５４は同一時刻に取得されたデータであり、その同一時刻データを圧縮し、まとめて多重化した後、同一時刻のデータを、毎秒、演算処理器６４で同一処理を行い、後段処理へ出力するシステムとなっている。
【００３６】
全ての時刻のデータ５２,５３,５４が圧縮の対象であり、圧縮するためにレイテンシが生じ、圧縮に要する時間であるレイテンシはデータのデータレートによって変化する。
また、データ長によっても変化する。ここで、図３内にはデータは３種類（データ５２,５３,５４）とし、前段バッファ５５,５６,５７はそれぞれトリプルバッファ、４段マルチバッファ、シングルバッファとし、補助バッファはダブルバッファとして描画しているが、入力されるデータの数・種類やバッファの段数は特定の数によらない。ここでは、この発明の要旨とする部分のみを説明する。
【００３７】
外部から入力されるデータである白黒画像データ５２、カラー画像データ５３、時刻・位置情報データ５４が、それぞれデータレートＡ１,Ａ２,Ａ３で前段バッファ５５,５６,５７に入力される。
前段バッファ５５,５６,５７は、データ５２,５３,５４をそれぞれライト（Ｗｒｉｔｅ）し、そのデータがリード（Ｒｅａｄ）されるまで一時的にデータを保存する。
データは、圧縮装置５８,５９,６０により前段バッファ５５,５６,５７からリードされ、圧縮装置５８,５９,６０にてデータサイズの圧縮処理が行われる。なお、圧縮装置５８,５９,６０は複数の圧縮装置でも1つの圧縮装置でもよい。
【００３８】
ここで、実施の形態２に係るバッファリングシステムの説明のため、平均データレートＡ１,Ａ２,Ａ３でデータが入力される場合でデータ長が最大以下の場合を、平均時と呼ぶ。平均時、全ての時刻のデータ５２,５３,５４を前段バッファ５５,５６,５７でバッファリング可能とする前段バッファ５５,５６,５７を用意しているので、時刻が経過してもデータを取り逃すことはなく、同一時刻のデータを同時に圧縮し多重化装置６３で多重化した後、演算処理器６４で演算処理可能である。
【００３９】
図４は実施の形態２に係るバッファリングシステムの平均時の動作タイミングを示している。なお、ライト７２,７４,８２、レイテンシ７５,７７、リード７８,８０は図５と同一である。
【００４０】
しかし、Ａ１,Ａ２,Ａ３のいずれかのデータレートが一時的に増加し平均時のデータレートＡ１+Ａ２+Ａ３以上のデータレートになった場合、もしくはデータ長がある一定の長さを超えた場合、前段バッファ５５,５６,５７の容量不足や演算処理器６４の処理のデータレートＢを上回り、データ欠損を招く可能性があるが、補助バッファ６２を用いることでデータ欠損を防止することが可能である。
以下にその例を説明する。
【００４１】
図５は実施の形態２の装置の補助バッファ６２を使用する際の動作タイミングを示している。平均時よりも大量のデータが一時的に前段バッファ５６に入力されたため、データが多い分、圧縮装置５９による圧縮時間も長く必要となり、前段バッファ５６へのライト７３のタイミングから圧縮装置５９からのリード７９のタイミングまでのレイテンシ７６が、平均時のレイテンシ８１よりも長くなる。
【００４２】
多重化装置６３は、同一時刻のデータ（リード７８,７９,８０で読み出されるデータ）が揃ってから多重化処理を開始するが、前段バッファ５６にライト７３のタイミングで書き込まれたデータがリード７９のタイミングで読み出されるより前に、前段バッファ５７の次の時刻のライト８２によりデータが書き込まれるため、ライト７４のタイミングで書き込まれたデータが消失する。
【００４３】
この消失を防ぐため、前段バッファ５７にライト８２のタイミングで書き込まれる予定であったデータの書込み先を前段バッファ５７から補助バッファ６２に変更し、ライト８３のタイミングで書き込む。
データの多重化処理完了前にライト８２の処理が実行される場合も同様である。
【００４４】
補助バッファ６２へ退避したデータは、その後、圧縮装置６１で圧縮され、同一時刻のデータが揃い次第、多重化装置６３で多重化され、演算処理器６４で演算される。なお、圧縮装置５８,５９,６０,６１は複数の圧縮装置でも１つの圧縮装置でもよい。このように、データの書込み先を補助バッファ６２に変更しデータを前段バッファ５７から退避（８４で示す）することで、データ欠損を防ぐ。
ここでは例としてレイテンシ７６が長い場合を示しているが、レイテンシ７５,７７が長い場合でも同様に、前段バッファ５５,５７のデータを補助バッファ６２にデータを退避する。
【００４５】
この実施の形態２によれば、任意の数のデータ発生元からのデータ（データレート、データ長は変動する）の全てにデータ処理（ここでは圧縮処理）を実施し、データ処理によるレイテンシが変動した場合でも、バッファ容量を削減しつつデータの欠落が発生しない柔軟なバッファリングシステムを構築することが可能になる。
【００４６】
実施の形態３．
以下、図を用いてこの発明に係る実施の形態３について説明する。
図６は実施の形態３によるセンサデータの暗号化を実施する装置の構成を示している。暗号化に使用する暗号化鍵に係る情報１０２とセンサデータ１０３,１０４が外部から入力される。暗号化鍵に係る情報１０２は暗号化せず多重化装置１１２で多重化して出力する。外部からバースト性を持ち入力されるセンサデータ１０３,１０４は同一時刻に取得されたデータであり、その同一時刻データを暗号化し、暗号化鍵に係る情報１０２も含めまとめて多重化装置１１２で多重化し、多重化後のセンサデータの出力の順序を制御・保障して、後段処理へ出力するシステムとなっている。
【００４７】
暗号化の対象のデータと対象でないデータが存在し、暗号化するためにレイテンシが生じ、暗号化に要する時間であるレイテンシはセンサデータのデータレート（ある一定周期内のバースト時間の割合）によって変化する。また、センサデータのデータ長によっても変化する。
実施の形態２と同様、入力されるデータの数・種類やバッファの段数は特定の数によらない。ここでは、この発明の要旨とする部分のみを説明する。
【００４８】
外部から入力されるデータである暗号化鍵に係る情報１０２,センサデータ１０３,１０４が、それぞれデータレートＡ１,Ａ２,Ａ３で前段バッファ１０５,１０６,１０７に入力される。
前段バッファ１０５,１０６,１０７は、暗号化鍵に係る情報１０２およびセンサデータ１０３,１０４をそれぞれライトし、そのデータがリードされるまで一時的にデータを保存する。データは、暗号化装置１０８,１０９により前段バッファ１０６,１０７からリードされ、暗号化装置１０８,１０９にてデータの暗号化処理が行われる。なお、暗号化装置１０８,１０９は別の暗号化装置でも１つの暗号化装置でもよい。
【００４９】
ここで、実施の形態３の説明のため、平均データレートＡ１,Ａ２,Ａ３でデータが入力される場合でセンサデータのデータ長が最大以下の場合を、平均時と呼ぶ。
平均時、全ての時刻の同一時刻データ１０２,１０３,１０４を前段バッファ１０５,１０６,１０７でバッファリング可能とする前段バッファ１０５,１０６,１０７を用意しているので、時刻が経過してもデータを取り逃すことはなく、データを暗号化しセンサデータ１０３とセンサデータ１０４の出力順が逆転しないように制御しながら、多重化装置１１２で多重化可能である。
図７は実施の形態３の平均時の動作タイミングを示している。なお、ライト１２２,１２３,１３１、レイテンシ１２５、リード１２７,１２８は、図８と同一である。
【００５０】
しかし、Ａ１,Ａ２,Ａ３のいずれかのデータレートが一時的に増加し平均時のデータレートＡ１+Ａ２+Ａ３以上のデータレートになった場合、もしくはデータ長がある一定の長さを超えた場合、前段バッファ１０６,１０７の容量不足によりデータ欠損を招く可能性があるが、補助バッファ１１１を用いることでデータ欠損を防止することが可能である。以下にその例を説明する。
【００５１】
図８は実施の形態３の装置の補助バッファ１１１を使用する際の動作タイミングを示している。平均時よりも大量のデータが一時的に前段バッファ１０７に入力されたため、データが多い分、暗号化装置１０９による暗号化時間も長く必要となり、前段バッファ１０７へのライト１２４のタイミングから暗号化装置１０９からのリード１２９のタイミングまでのレイテンシ１２６が、平均時のレイテンシ１３０よりも長くなる。
【００５２】
多重化装置１１２は、同一時刻の暗号鍵に係る情報とデータ（リード１２７,１２８,１２９で読み出されるデータ）が揃ってから多重化処理を開始するが、前段バッファ１０５にライト１２２のタイミングで書き込まれたデータがリード１２７のタイミングで読み出されるより前に、前段バッファ１０５の次の時刻のライト１３１によりデータが書き込まれるため、ライト１２２のタイミングで書き込まれたデータが消失する。
【００５３】
この消失を防ぐため、前段バッファ１０５にライト１３１のタイミングで書き込まれる予定であったデータの書込み先を前段バッファ１０５から補助バッファ１１１に変更し、ライト１３２のタイミングで書き込む。
データの多重化処理完了前にライト１３１の処理が実行される場合も同様である。
【００５４】
補助バッファ１１１へ退避したデータは、その後、暗号化装置１１０で圧縮され、同一時刻のデータが揃い次第、センサデータ１０３とセンサデータ１０４の出力順が逆転しないように制御しながら多重化装置１１２で多重化される。
なお、暗号化装置１０８,１０９,１１０は複数の暗号化装置でも1つの暗号化装置でもよい。
このように、データの書込み先を補助バッファ１１１に変更しデータを前段バッファ１０５から退避（１３２で示す）することで、データ欠損を防ぐ。例としてレイテンシ１２６が長い場合を示しているが、レイテンシ１２５が長い場合でも同様に、前段バッファ１０５,１０７のデータを補助バッファ１１１にデータを退避する。
【００５５】
この実施の形態３によれば、任意の数のデータ発生元からのデータ（データレート、データ長は変動する）の一部にデータ処理（ここでは暗号化処理）を実施し、データ処理によるレイテンシが存在するデータと存在しないデータがある場合でも、レイテンシが存在する時、そのレイテンシが変動した場合でも、バッファ容量を削減しつつデータの欠落が発生しない柔軟なバッファリングシステムを構築することが可能になる。
【００５６】
実施の形態４．
以下、図を用いてこの発明に係る実施の形態４について説明する。
図９は実施の形態４によるデータの誤り訂正処理を実施する装置の構成を示している。外部からバースト性を持ち入力されるデータ１５２,１５３をビット化け等の誤りチェック処理を実施し誤りがあればそれを訂正しまとめて多重化した後、データを、演算処理器１６１で同一処理を行い、後段処理へ出力するシステムとなっている。
【００５７】
データに誤りがない場合、レイテンシは生じないが、誤りが検出され誤り訂正処理を実施した場合にはレイテンシが生じる。したがって、レイテンシのある場合とない場合の２つのケースが混在する。実施の形態２,３と同様、入力されるデータの数・種類やバッファの段数は特定の数によらない。ここでは、この発明の要旨とする部分のみを説明する。
【００５８】
外部から入力されるデータ１５２,１５３が、それぞれデータレートＡ１,Ａ２で前段バッファ１５４,１５５に入力される。
前段バッファ１５４,１５５は、データ１５２,１５３をそれぞれライトし、そのデータがリードされるまで一時的にデータを保存する。データは、誤り訂正装置１５６,１５７により前段バッファ１５４,１５５からリードされ、誤り訂正装置１５６,１５７にてデータのチェック処理を実施し、チェックにて誤りが検出されればその誤りを訂正する処理が行われる。なお、誤り訂正装置１５６,１５７は別の誤り訂正装置でも1つの誤り訂正装置でもよい。
【００５９】
誤り訂正処理が発生しない通常時は、平均データレートＡ１,Ａ２で入力される全ての時刻のデータ１５２,１５３を前段バッファ１５４,１５５でバッファリング可能とする前段バッファ１５４,１５５を用意しているので、時刻が経過してもデータを取り逃すことはなく、データの誤りチェック処理を実施し多重化装置１６０で多重化した後、演算処理器１６１で演算処理可能である。
図１０は実施の形態４の通常時の動作タイミングを示している。なお、ライト１７２,１７３,１７７、リード１７６は図１１と同一である。
【００６０】
しかし、誤り訂正装置１５７にてデータ１５３から誤りが検出され、データ１５３の誤り訂正処理が行われ、データレートが一時的に増加した場合、前段バッファ１５４,１５５の容量不足や演算処理器１６１の処理のデータレートＢを上回り、データ欠損を招く可能性があるが、補助バッファ１５９を用いることでデータ欠損を防止することが可能である。以下にその例を説明する。
【００６１】
図１１は実施の形態４の装置の補助バッファ１５９を使用する際の動作タイミングを示している。誤り訂正装置１５７にてデータ１５３の訂正処理が行われたため、誤りがない場合に無視可能なほど短時間であったレイテンシが、大きく増加する。前段バッファ１５４へのライト１７２のタイミングから誤り訂正装置１５６からのリード１７５のタイミングまでのレイテンシ１７４が発生する。
【００６２】
多重化装置１６０は、誤り訂正後のデータ（リード１７５,１７６で読み出されるデータ）が揃ってから多重化処理を開始するが、前段バッファ１５４にライト１７２のタイミングで書き込まれたデータがリード１７５のタイミングで読み出されるより前に、前段バッファ１５４の次のライト１７７によりデータが書き込まれるため、ライト１７２のタイミングで書き込まれたデータが消失する。
【００６３】
この消失を防ぐため、前段バッファ１５４にライト１７７のタイミングで書き込まれる予定であったデータの書込み先を前段バッファ１５４から補助バッファ１５９に変更し、ライト１７８のタイミングで書き込む。
データの多重化処理完了前にライト１７７の処理が実行される場合も同様である。
【００６４】
補助バッファ１５９へ退避したデータは、その後、誤り訂正装置１５８でデータのチェックをされ、誤りを含まないデータが揃い次第、多重化装置１６０で多重化され、演算処理器１６１で演算される。なお、誤り訂正装置１５６,１５７,１５８は複数の誤り訂正装置でも１つの誤り訂正装置でもよい。このように、データの書込み先を補助バッファ１５９に変更しデータを前段バッファ１５４から退避（１７９で示す）することで、データ欠損を防ぐ。例としてデータ１５２で誤り訂正処理が行われ、レイテンシ１７４が発生する場合を示しているが、データ１５３で誤り訂正処理が行われる場合でも同様に、前段バッファ１５５のデータを補助バッファ１５９にデータを退避する。
【００６５】
この実施の形態４によれば、任意の数のデータ発生元からのデータ（データレート、データ長は変動する）のデータ処理（ここでは誤り訂正処理）を実施しデータ処理によるレイテンシが発生する場合と、データ処理を実施せずデータ処理によるレイテンシが発生しない場合が混在する場合でも、バッファ容量を削減しつつデータの欠落が発生しない柔軟なバッファリングシステムを構築することが可能になる。
【００６６】
実施の形態５．
以下、図を用いてこの発明に係る実施の形態５について説明する。
図１２は実施の形態５によるパケットデータのヘッダ・フッダ解析を行って各パケットデータにコードを付与し、さらに上位プロトコルのフレームにデータを多重しながらパッキングする装置の構成を示している。
外部からバースト性を持ち入力されるパケットデータ２０２,２０３は同一の上位プロトコルのフレームにパッキングするパケットデータであり、そのパケットデータのパケットヘッダ・フッダ解析を実施し、さらに誤り訂正符号やメッセージ認証コード等のコードを付与する。
その後、処理が終了した同一の上記プロトコルのフレームにパッキングするパケットデータを、多重化およびパケットデータパッキング装置２１４に送信し、多重化を行い、さらに上位プロトコルのフレームへパケットデータのパッキング処理を行い、後段処理へ出力するシステムとなっている。
【００６７】
全ての時刻のパケットデータ２０２,２０３がヘッダ・フッダ解析およびコード付与処理の対象であり、ヘッダ・フッダ解析およびコード付与処理のいずれの処理でもレイテンシが発生し、レイテンシの長さはパケットデータの中身によって変化し、正規分布する。実施の形態２,３,４と同様、入力されるデータの数・種類やバッファの段数は特定の数によらない。また、例としてヘッダ・フッダ解析およびコード付与処理の２つの処理を実施する構成を示しているが、処理の数は特定の数によらない。ここでは、この発明の要旨とする部分のみを説明する。
【００６８】
外部から入力されるパケットデータ２０２,２０３が、それぞれデータレートＡ１,Ａ２で前段バッファ２０４,２０５に入力される。
前段バッファ２０４,２０５は、パケットデータ２０２,２０３をそれぞれライトし、そのパケットデータがリードされるまで一時的にデータを保存する。パケットデータは、ヘッダ・フッダ解析装置２０６,２０７により前段バッファ２０４,２０５からリードされ、ヘッダ・フッダ解析装置２０６,２０７にてパケットデータのヘッダ・フッダ解析を実施する。
【００６９】
その後、ヘッダ・フッダ解析を完了したパケットデータは、コード付与装置２１０,２１１によりヘッダ・フッダ解析装置２０６,２０７からリードされ、コード付与装置２１０,２１１にてパケットデータへコードを付与する処理が行われる。
なお、ヘッダ・フッダ解析装置２０６,２０７は別のヘッダ・フッダ解析装置でも１つのヘッダ・フッダ解析装置でもよい。同様に、コード付与装置２１０,２１１は別のコード付与装置でも１つのコード付与装置でもよい。
【００７０】
ここで、実施の形態５の説明のため、レイテンシが正規分布のある範囲Ｚで変化する時を通常時と呼ぶ。通常時、データレートＡ１,Ａ２で入力される全ての時刻のパケットデータ２０２,２０３を前段バッファ２０４,２０５でバッファリング可能とする前段バッファ２０４,２０５を用意しているので、時刻が経過してもデータを取り逃すことはなく、同一の上位プロトコルのフレームにパッキングするパケットデータのヘッダ・フッダ解析およびコード付与を実施し、多重化および上位プロトコルへのパケットデータのパッキング処理を行ことが可能である。
図１３は実施の形態５の通常時の動作タイミングを示している。なお、ライト２２２,２２３,２２８、レイテンシ２２５,２２７、リード２２９は図１４と同一である。
【００７１】
しかし、レイテンシが正規分布のある範囲Ｚの範囲外で長くなった場合、前段バッファ２０４,２０５の容量不足により、データ欠損を招く可能性があるが、補助バッファ２１３を用いることでデータ欠損を防止することが可能である。以下にその例を説明する。
【００７２】
図１４は実施の形態５の装置の補助バッファ２１３を使用する際の動作タイミングを示している。ヘッダ・フッダ解析装置２０６にてパケットデータ２０２のヘッダ・フッダ解析処理が行われたため、レイテンシ２２４が発生する。このレイテンシ２２４は通常時のレイテンシ２３０よりも長いとする。したがって、コード付与装置２１０がデータをヘッダ・フッダ解析装置２０６からリードするタイミングが通常時よりも遅れる。さらに、コード付与装置２１０がデータにコード付与をする際にレイテンシ２２６が発生する。このレイテンシ２２６は通常時のレイテンシ２３１よりも長いとする。レイテンシ２２４とレイテンシ２２６の合計値が正規分布のある範囲Ｚよりも大きくなる。
【００７３】
多重化およびパケットデータパッキング装置２１４は、同一の上記プロトコルのフレームにパッキングするそれぞれのパケットデータにコードが付与された後のデータ（リード２２９,２３２で読み出されるデータ）が揃ってから多重化および上位プロトコルへのパケットデータのパッキングを開始するが、前段バッファ２０４にライト２２２のタイミングで書き込まれたデータがリード２３２のタイミングで読み出されるより前に、前段バッファ２０４の次のライト２２８によりデータが書き込まれ、ライト２２２のタイミングで書き込まれたデータが消失する。
【００７４】
この消失を防ぐため、前段バッファ２０４にライト２２８のタイニミングで書き込まれる予定であったパケットデータの書込み先を前段バッファ２０４から補助バッファ２１３に変更し、ライト２３３のタイミングで書き込む。
パケットデータの多重化およびパケットデータパッキング処理完了前にライト２２８の処理が実行される場合も同様である。
【００７５】
補助バッファ２１３へ退避したデータは、その後、誤り訂正装置２１２でコード付与処理を実施され、同一の上位プロトコルのフレームにパッキングされるパケットデータが揃い次第、多重化およびパケットデータパッキング装置２１４で処理される。
なお、ヘッダ・フッダ解析装置２０６,２０７,２０８は複数のヘッダ・フッダ解析装置でも１つのヘッダ・フッダ解析装置でもよい。同様に、コード付与装置２１０,２１１,２１２は複数のコード付与装置でも１つのコード付与装置でもよい。
【００７６】
このように、データの書込み先を補助バッファ２１３に変更しパケットデータを前段バッファ２０４から退避（２３４で示す）することで、データ欠損を防ぐ。例としてレイテンシ２２４とレイテンシ２２６の合計値が正規分布のある範囲Ｚよりも大きくなる場合を示しているが、レイテンシ２２４のみで正規分布のある範囲Ｚよりも大きくなる場合は前段バッファ２０４から補助バッファ２０９にパケットデータを退避し、ヘッダ・フッダ解析装置２０８にてヘッダ・フッダ解析を実施する。パケットデータ２０３でレイテンシの合計値が正規分布のはる範囲Ｚよりも大きくなった場合でも同様に、前段バッファ２０５のデータを補助バッファ２０９,２１３にデータを退避する。
【００７７】
この実施の形態５によれば、任意の数のデータ発生元からのデータ（データレート、データ長は変動する）のデータ処理（ここではヘッダ・フッダ解析およびコード付与）を実施し、データ処理の種類が複数あり、データ処理によるレイテンシにばらつきがある場合でも、バッファ容量を削減しつつデータの欠落が発生しない柔軟なバッファリングシステムを構築することが可能になる。
【符号の説明】
【００７８】
２  データ発生元1からのデータ、３  データ発生元2からのデータ、４  データ発生元ｎからのデータ、５  前段バッファ、６  前段バッファ、７  前段バッファ、８  補助バッファ、９  データ処理器、１０  多重化装置、１１  演算処理器、１２  データ処理装置、５２  白黒画像データ、５３  カラー画像データ、５４  時刻・位置情報データ、５５  前段バッファ、５６  前段バッファ、５７  前段バッファ、５８  圧縮装置、５９  圧縮装置、６０  圧縮装置、６１  圧縮装置、６２  補助バッファ、６３  多重化装置、６４  演算処理器、７２  ライト、７３  ライト、７４  ライト、７５  レイテンシ、７６  レイテンシ、７７  レイテンシ、７８  リード、７９  リード、８０  リード、８１  レイテンシ、８２  ライト、８３  ライト、８４  退避、９０  制御部、１００  バッファリングシステム、１０２  暗号化鍵に係る情報、１０３  センサデータ、１０４  センサデータ、１０５  前段バッファ、１０６  前段バッファ、１０７  前段バッファ、１０８  暗号化装置、１０９  暗号化装置、１１０  暗号化装置、１１１  補助バッファ、１１２  多重化装置、１２２  ライト、１２３  ライト、１２４  ライト、１２５  レイテンシ、１２６  レイテンシ、１２７  リード、１２８  リード、１２９  リード、１３０  レイテンシ、１３１  ライト、１３２  ライト、１３３  退避、１５２  データ、１５３  データ、１５４  前段バッファ、１５５  前段バッファ、１５６  誤り訂正装置、１５７  誤り訂正装置、１５８  誤り訂正装置、１５９  補助バッファ、１６０  多重化装置、１６１  演算処理器、１７２  ライト、１７３  ライト、１７４  レイテンシ、１７５  リード、１７６  リード、１７７  ライト、１７８  ライト、１７９  退避、２０２  パケットデータ、２０３  パケットデータ、２０４  前段バッファ、２０５  前段バッファ、２０６  ヘッダ・フッダ解析装置、２０７  ヘッダ・フッダ解析装置、２０８  ヘッダ・フッダ解析装置、２０９  補助バッファ、２１０  コード付与装置、２１１  コード付与装置、２１２  コード付与装置、２１３  補助バッファ、２１４  多重化およびパケットデータパッキング装置、２２２  ライト、２２３  ライト、２２４  レイテンシ、２２５  レイテンシ、２２６  レイテンシ、２２７  レイテンシ、２２８  ライト、２２９  リード、２３０  レイテンシ、２３１  レイテンシ、２３２  リード、２３３  ライト、２３４  退避。
【図１】
2017162048.tif 000003
【図２】
2017162048.tif 000004
【図３】
2017162048.tif 000005
【図４】
2017162048.tif 000006
【図５】
2017162048.tif 000007
【図６】
2017162048.tif 000008
【図７】
2017162048.tif 000009
【図８】
2017162048.tif 000010
【図９】
2017162048.tif 000011
【図１０】
2017162048.tif 000012
【図１１】
2017162048.tif 000013
【図１２】
2017162048.tif 000014
【図１３】
2017162048.tif 000015
【図１４】
2017162048.tif 000016