(57)【要約】【課題】より放熱効果を高めることができる放熱構造を有する半導体装置を提供する。【解決手段】通電経路の一部を構成する抵抗素子６に対して直接接続されるように、ヒートシンクを構成する放熱層９ｃ、１１ｃ、１３ｂを形成する。これにより、抵抗素子６で発する熱を効率的に放熱層９ｃ、１１ｃ、１３ｂに伝えることが可能となり、放熱層９ｃ、１１ｃ、１３ｂより高い放熱効果で熱を放出することが可能となる。したがって、より放熱効果を高めることができる放熱構造を有する半導体装置とすることが可能となる。【選択図】図１
2017123444.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された発熱部（６、３２）と、
前記発熱部に電気的に接続される正極配線層（９ａ、１１ａ、３７ａ、３９ａ）と、
前記発熱部に対して前記正極配線と異なる位置において電気的に接続される負極配線層（９ｂ、１１ｂ、１３ａ、３７ｂ、３９ｂ）と、を有し、
さらに、前記正極配線層から前記発熱部を介し、前記負極配線層を通じて電流が流れる経路を通電経路として、
前記発熱部のうち、前記通電経路における前記正極配線層に接続される箇所と前記負極配線層に接続される箇所との間に電気的に接続されたヒートシンク（９ｃ、１１ｃ、１３ｂ、３７ｃ、３９ｃ）を備えている半導体装置。
【請求項２】
前記発熱部は、前記半導体基板に形成された不純物層である請求項１に記載の半導体装置。
【請求項３】
前記発熱部は、前記半導体基板に形成された拡散抵抗によって構成される抵抗素子（６）、または、前記半導体基板の上に形成された薄膜抵抗にて構成される抵抗素子（６）である請求項１に記載の半導体装置。
【請求項４】
前記発熱部のうち前記ヒートシンクと接続される箇所が、該発熱部のうち前記通電経路を構成する部分よりも高抵抗な不純物領域（６ａ）とされている請求項２または３に記載の半導体装置。
【請求項５】
前記発熱部はｎ型半導体であり、
前記発熱部のうち前記ヒートシンクと接続される箇所がｐ型半導体領域（６ｂ）とされている請求項２または３に記載の半導体装置。
【請求項６】
前記ヒートシンクは、前記半導体基板の上に層間絶縁膜（１０、１２）を介して積層された多層金属層によって構成されている請求項１ないし５のいずれか１つに記載の半導体装置。
【請求項７】
前記発熱部は、前記通電経路の途中において該通電経路の断面積が縮小さくされており、
前記ヒートシンクは、前記発熱部のうち前記通電経路の断面積が縮小された箇所と電気的に接続されている請求項１ないし６のいずれか１つに記載の半導体装置。
【請求項８】
前記半導体基板は、第１導電型の支持基板（２）の上に埋込絶縁膜（４）を介して第２導電型の活性層（３）が形成されたＳＯＩ基板（１）であり、
前記発熱部は、前記活性層の表層部に形成されており、
前記ヒートシンクと前記発熱部との接続位置が、前記発熱部と前記負極配線層との接続位置よりも前記発熱部と前記正極配線層との接続位置に近くされている請求項１ないし７のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放熱構造を有する半導体装置に関するものである。
【背景技術】
【０００２】
従来、特許文献１において、基板の上に絶縁層を介して抵抗素子前駆層が形成され、さらに抵抗素子前駆層の両側に導電用配線層が備えられた配線基板が提案されている。この配線基板では、一方の導電用配線層から抵抗素子前駆層を通じて他方の導電用配線層に至る経路を通電経路として、抵抗素子前駆層に対して電流が流れるようになっている。このような配線基板において、抵抗素子前駆層で発した熱を放出し易くするために、抵抗素子前駆層の上に絶縁層を介して放熱用配線層を備え、放熱用配線層から放熱が行われるようにしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１７７５０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記した特許文献１に記載の構造の配線基板では、抵抗素子前駆層と放熱用配線層との間に配置された絶縁膜によって放熱が阻害され、十分な放熱を行うことができない。
【０００５】
本発明は上記点に鑑みて、より放熱効果を高めることができる放熱構造を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１に記載の発明では、半導体基板に形成された発熱部（６、３２）と、発熱部に電気的に接続される正極配線層（９ａ、１１ａ、３７ａ、３９ａ）と、発熱部に対して正極配線層と異なる位置において電気的に接続される負極配線層（９ｂ、１１ｂ、１３ａ、３７ｂ、３９ｂ）と、を有し、さらに、正極配線層から発熱部を介し、負極配線層を通じて電流が流れる経路を通電経路として、発熱部のうち、通電経路における正極配線層に接続される箇所と負極配線層に接続される箇所との間に電気的に接続されたヒートシンク（９ｃ、１１ｃ、１３ｂ、３７ｃ、３９ｃ）を備えている。
【０００７】
このように、通電経路の一部を構成する発熱部に対して直接接続されるように、ヒートシンクを形成している。このため、発熱部で発する熱を効率的にヒートシンクに伝えることが可能となり、ヒートシンクより高い放熱効果で熱を放出することが可能となる。したがって、より放熱効果を高めることができる放熱構造を有する半導体装置とすることが可能となる。
【０００８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態にかかる半導体装置の断面構成を示す図である。
【図２】図１に示す半導体装置の上面レイアウト図である。
【図３】図１に示す半導体装置の空乏層の広がり方と電流密度の関係を示した図である。
【図４Ａ】第１実施形態の変形例にかかる半導体装置のレイアウト図である。
【図４Ｂ】第１実施形態の変形例にかかる半導体装置のレイアウト図である。
【図４Ｃ】第１実施形態の変形例にかかる半導体装置のレイアウト図である。
【図５】第２実施形態にかかる半導体装置の断面構成を示す図である。
【図６】第３実施形態にかかる半導体装置のレイアウト図である。
【図７】第４実施形態にかかる半導体装置の断面図である。
【図８】第５実施形態にかかる半導体装置の断面図である。
【図９】第６実施形態にかかる半導体装置の断面図である。
【図１０】他の実施形態で説明する半導体装置の断面図である。
【図１１】他の実施形態で説明する半導体装置の断面図である。
【図１２】他の実施形態で説明する半導体装置の断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１１】
（第１実施形態）
第１実施形態について説明する。本実施形態では、抵抗素子を通じる通電経路を有する半導体装置を例に挙げて説明するが、抵抗素子以外のものを通じる通電経路を有する半導体装置とすることもできる。
【００１２】
図１に示すように、半導体装置は、半導体基板としてＳＯＩ基板１を用いて構成されている。ＳＯＩ基板１は、例えばシリコン基板からなる支持基板２とｎ-型のシリコン基板を薄膜化して構成した活性層３とを酸化膜等で構成される埋込絶縁膜４を介して接合して構成されている。
【００１３】
活性層３は、トレンチ分離構造５によって所望の領域に素子分離されている。トレンチ分離構造５は、活性層３の表面から形成された埋込絶縁膜４まで達する溝５ａと、この溝５ａ内を埋め込むように形成された絶縁膜５ｂなどによって構成されている。例えば、フォトエッチングによって形成したマスクを用いて活性層３をエッチングすることで溝５ａを形成したのち、熱酸化もしくはデポジションによる絶縁材料の埋込み等によって溝５ａ内に絶縁膜５ｂを配置することで、トレンチ分離構造５を形成している。
【００１４】
素子分離された各活性層３には、例えば集積回路を構成する各種半導体素子が備えられている。図１は、そのうちの抵抗素子６の断面構成を示している。
【００１５】
抵抗素子６は、活性層３の表層部に対して、例えばｐ型不純物もしくはｎ型不純物を拡散させて形成した拡散抵抗によって構成されている。
【００１６】
また、活性層３の表層部には、ＳＴＩ（Shallow Trench Isolation）分離部７が形成されている。ＳＴＩ分離部７は、例えば活性層３の表層部に所定深さのトレンチ７ａを形成したのち、トレンチ７ａ内を絶縁膜７ｂで埋込み、ＣＭＰ（Chemical Mechanical Polishing）などで平坦化することによって形成される。ＳＴＩ分離部７は、抵抗素子６よりも浅い位置まで形成されており、開口部７ｃ〜７ｅが設けられることで、抵抗素子６との電気的接続が行えるようになっている。
【００１７】
具体的には、図１に示す断面において、抵抗素子６の一端側に開口部７ｃが形成されると共に他端側に開口部７ｄが備えられ、開口部７ｃ、７ｂが備えられたそれぞれの場所で抵抗素子６との電気的接続が行えるようになっている。また、開口部７ｃと開口部７ｄとの間に開口部７ｅが形成されている。すなわち、抵抗素子６のうち開口部７ｃと開口部７ｄを通る通電経路の途中に開口部７ｅが形成されることで、抵抗素子６の通電経路の途中において、抵抗素子６との電気的接続が行えるようになっている。
【００１８】
詳述すると、図２に示すように、本実施形態の場合、抵抗素子６は長方形状にレイアウトされており、その長手方向の両端において、各短辺に沿って開口部７ｃが複数個１列に並べられて配置されていると共に開口部７ｄが複数個１列に並べられて配置されている。そして、抵抗素子６における長手方向の中間位置、より詳しくは開口部７ｃよりも開口部７ｄ寄りの位置に開口部７ｅが形成されており、抵抗素子６の短辺方向に複数個１列に並べて配置されている。開口部７ｃ〜７ｅの数はそれぞれ同じ数とされており、１つ１つが抵抗素子６の短辺方向における同じ位置、つまり長辺方向において並んだ位置に配置されている。
【００１９】
なお、抵抗素子６については、単一の不純物濃度で形成されていても良いが、電気的接続が行われる表面部分において、他の部分よりも不純物濃度を高くしたものとされていても良いし、シリサイド膜などが形成されていても良い。
【００２０】
さらに、図１に示すように、ＳＯＩ基板１の表面には、第１層間絶縁膜８を介して第１配線層９が形成されている。第１配線層９は、正極配線層９ａと負極配線層９ｂおよび放熱層９ｃに分離されている。正極配線層９ａと負極配線層９ｂおよび放熱層９ｃは、それぞれ第１層間絶縁膜８に形成されたコンタクトホール８ａ〜８ｃを通じて、開口部７ｃ〜７ｄより露出させられた抵抗素子６の所望箇所と電気的に接続されている。
【００２１】
第１配線層９および第１層間絶縁膜８の上には第２層間絶縁膜１０を介して第２配線層１１が形成されている。第２配線層１１も、正極配線層１１ａと負極配線層１１ｂおよび放熱層１１ｃに分離されている。正極配線層１１ａと負極配線層１１ｂおよび放熱層１１ｃは、それぞれ第２層間絶縁膜１０に形成されたコンタクトホール１０ａ〜１０ｃを通じて、正極配線層９ａと負極配線層９ｂもしくは放熱層９ｃと電気的に接続されている。
【００２２】
第２配線層１１および第２層間絶縁膜１０の上には第３層間絶縁膜１２を介して第３配線層１３が形成されている。第３配線層１３は、負極配線層１３ａおよび放熱層１３ｂに分離されている。負極配線層１３ａおよび放熱層１３ｂは、それぞれ第３層間絶縁膜１２に形成されたコンタクトホール１２ａ、１２ｂを通じて、負極配線層１１ｂもしくは放熱層１１ｃと電気的に接続されている。
【００２３】
なお、図１では、第３配線層１３に正極配線層が備えられていない構造を示してあるが、正極配線層が備えられた構造とされていても良いし、他の素子などに接続される構造であっても良い。
【００２４】
このような構造によって、本実施形態にかかる抵抗素子６を備えた半導体装置が構成されている。このような半導体装置では、正極配線層１１ａ、９ａから抵抗素子６を通り、さらに負極配線層９ｂ、１１ｂ、１３ａを通って電流が流れるという通電経路を構成する。そして、このように抵抗素子６に電流が流れる際に、抵抗素子６で発熱が生じる。
【００２５】
これに対して、本実施形態にかかる半導体装置では、抵抗素子６に対して放熱層９ｃ、１１ｃ、１３ｂが直接接続されるようにしている。このため、放熱層９ｃ、１１ｃ、１３ｂにて構成される多層金属層をヒートシンク、つまり放熱構造として、抵抗素子６が発した熱を放出することが可能となり、半導体装置の高温化を抑制することが可能になる。
【００２６】
放熱層９ｃ、１１ｃ、１３ｂのレイアウトについては任意であるが、本実施形態では、図２に示すように放熱層９ｃ、１１ｃ、１３ｂを長方形状とし、図１に示すように放熱層９ｃ、１１ｃ、１３ｂを互いに対向するように配置している。放熱層９ｃ、１１ｃ、１３ｂの面積も任意であるが、本実施形態では抵抗素子６の短辺方向においては、放熱層９ｃ、１１ｃ、１３ｂによって抵抗素子６がすべて覆われる程度の面積となるようにしている。
【００２７】
以上説明したように、本実施形態では、通電経路の一部を構成する抵抗素子６に対して直接接続されるように、ヒートシンクを構成する放熱層９ｃ、１１ｃ、１３ｂを形成している。このため、抵抗素子６で発する熱を効率的に放熱層９ｃ、１１ｃ、１３ｂに伝えることが可能となり、放熱層９ｃ、１１ｃ、１３ｂより高い放熱効果で熱を放出することが可能となる。したがって、より放熱効果を高めることができる放熱構造を有する半導体装置とすることが可能となる。
【００２８】
また、放熱層９ｃ、１１ｃ、１３ｂを抵抗素子６に接続するための開口部７ｅの形成位置は抵抗素子６の中央位置とすることもできるが、本実施形態のように、開口部７ｃよりも開口部７ｄ寄りの位置に開口部７ｅを形成することで以下の効果を得ることができる。
【００２９】
すなわち、図３に示すように、ＳＯＩ基板１においては、例えば支持基板２をｐ型半導体基板で構成する場合、埋込絶縁膜４を介してＭＯＳ構造と等価の構造が構成されることになるため、支持基板２と活性層３との間に空乏層が広がることになる（図中破線参照）。この空乏層は、正極電位側の方が負極電位側よりも広がりが大きい、つまり開口部７ｃ側の方が開口部７ｄ側よりも広がりが大きい。このため、正極電位側において負極電位側よりも電流密度が大きくなり、発熱も大きくなる。
【００３０】
これに対して、本実施形態のように、開口部７ｃよりも開口部７ｄ寄りの位置に開口部７ｅを形成する場合、つまりヒートシンクと抵抗素子６との接続位置を負極配線層９ｂとの接続位置よりも正極配線層９ａとの接続位置寄りとすれば、より開口部７ｄ側からの放熱が行われ易くなるようにできる。したがって、より高温になり易い部位から効果的に放熱を行うことができ、局所的な高温化を防ぐことが可能となる。
【００３１】
（第１実施形態の変形例）
上記第１実施形態では、図２に示すように開口部７ｅによるヒートシンクと抵抗素子６との接続部を複数個一列に並べた構成としたが、他の構成とすることもできる。例えば、図４Ａに示すように、ヒートシンクと抵抗素子６との接続箇所（ここでは開口部７ｅやコンタクトホール８ｃの形成箇所）を複数個二列に並べる構造としても良いし、図４Ｂに示すように、開口部７ｅを複数個二列に並べつつ、各列の開口部７ｅが互い違いに千鳥状に配置されるようにしても良い。また、図４Ｃに示すように、開口部７ｅを抵抗素子６の短辺方向に沿った長方形状としても良い。
【００３２】
図４Ａの構造とする場合、第１実施形態の構成と比較して抵抗素子６とヒートシンクとの接触面積を増加させることができるため、より放熱効果を向上させることが可能となる。ただし、開口部７ｅを二列にする場合、電流の流れ方向において２つの開口部７ｅが並ぶことになるため、一方の開口部７ｅより抵抗素子６からヒートシンク側に電流が流れ、他方の開口部７ｅよりヒートシンクから抵抗素子６に電流が戻されるという経路を辿る。このため、その部分においては抵抗素子６としての機能を果たさなくなることから、抵抗素子６の面積増大要因となるため、面積縮小の観点からは第１実施形態の構造の方が好ましい。なお、図４Ｂの構造においても、図４Ａと同様のことが起こり得る。しかしながら、開口部７ｅの形成位置を互い違いにしていることから、ヒートシンク内を通るときの内部抵抗が図４Ａの構造よりも大きくなり、電流がヒートシンク内に流れることなく抵抗素子６内に流れるようにし得る。このような構成とすれば、抵抗素子６の面積の増大を抑制しつつ、より放熱効果を向上させることが可能となる。
【００３３】
また、図４Ｃの構造とする場合には、抵抗素子６とヒートシンクとの接触面積を大きく取ることができるため、第１実施形態の構成と比較して放熱効果を向上させることができる。
【００３４】
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対して抵抗素子６の構成を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態について説明する。
【００３５】
図５に示すように、本実施形態では、半導体基板などの基板２０の上に絶縁膜２１を介して抵抗素子６を備えた構造としている。本実施形態の抵抗素子６は、クロムシリコン（ＣｒＳｉ）や窒化タンタル（ＴａＮ）などの薄膜抵抗によって構成されている。そして、この抵抗素子６の上に、第１実施形態と同様に第１層間絶縁膜８が形成されており、さらにその上に第１配線層９、第２層間絶縁膜１０、第２配線層１１、第３層間絶縁膜１２および第３配線層１３などが形成されている。これら各部の構成については、基本的には第１実施形態と同様であるが、本実施形態では第１実施形態で備えてあったＳＴＩ分離部７が無いため、第１配線層９の各部と抵抗素子６とは第１層間絶縁膜８に形成されたコンタクトホール８ａ〜８ｃを通じて接続されている。また、本実施形態では、コンタクトホール８ｃを通電経路の方向における抵抗素子６の中央位置に形成しており、ヒートシンクが通電経路の方向における抵抗素子６の中央位置に接続されるようにしている。
【００３６】
このように、抵抗素子６を薄膜抵抗によって構成する場合においても、第１実施形態と同様の構造を採用することができる。この場合でも、第１実施形態と同様の効果を得ることができる。また、抵抗素子６を薄膜抵抗によって構成する場合、第１実施形態のようにＳＯＩ基板１における活性層３に抵抗素子６を構成する場合のような空乏層の広がり方に起因する電流密度の分布を考慮しなくても良い。このため、ヒートシンクを熱が逃げ難くなる通電経路の方向における抵抗素子６の中央位置に接続することで、より偏りなく放熱を行うことが可能となる。
【００３７】
（第３実施形態）
第３実施形態について説明する。本実施形態は、第１、第２実施形態に対して抵抗素子６の上面形状を変更したものであり、その他については第１、第２実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００３８】
図６に示すように、抵抗素子６における短辺方向の線幅を部分的に縮小している。具体的には、抵抗素子６のうち、両端位置よりも内側において、抵抗素子６に切欠部６１を備えている。本実施形態の場合、切欠部６１は、抵抗素子６における両長辺に備えられているが、いずれか一方のみでも良い。
【００３９】
このような構成において、ヒートシンクと抵抗素子６との接続箇所を抵抗素子６における線幅が狭められた部分のうち通電経路の上流側としている。つまり、最も電流集中が発生し得る箇所において、ヒートシンクを抵抗素子６に接続させている。
【００４０】
このような構成とすれば、最も電流集中が発生して高温になり易い箇所から放熱を行うことが可能となり、より放熱効果を高めることが可能となる。
【００４１】
（第４実施形態）
第５実施形態について説明する。本実施形態は、第１実施形態に対して抵抗素子６とヒートシンクとの接続箇所の構造を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００４２】
図７に示すように、本実施形態では、抵抗素子６のうちヒートシンクとの接続箇所について、抵抗素子６よりも高抵抗となるｎ-型の低不純物領域６ａとしている。
【００４３】
このように、抵抗素子６のうちヒートシンクとの接続箇所を低不純物領域６ａとすれば、ヒートシンクへの経路の電気抵抗を上げることが可能となり、ヒートシンク側への電流の流れを第１実施形態の構造よりも更に抑制することが可能となる。これにより、半導体装置の電気特性への影響を低減することが可能となる。
【００４４】
（第５実施形態）
第５実施形態について説明する。本実施形態も、第１実施形態に対して抵抗素子６とヒートシンクとの接続箇所の構造を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００４５】
図８に示すように、本実施形態では、抵抗素子６のうちヒートシンクとの接続箇所について、抵抗素子６と異なる導電型、ここではｐ型半導体領域６ｂを備えている。また、ヒートシンクと抵抗素子６との接続箇所（ここではコンタクトホール８ｃの形成箇所）を通電経路方向において二列に並べている。
【００４６】
このように、抵抗素子６のうちヒートシンクとの接続箇所を抵抗素子６のうちの通電経路を構成する部分と異なる導電型となるｐ型半導体領域６ｂとすることで、ＰＮ接合を構成することができる。このようにすれば、ヒートシンク側への電流の流れを防ぐことが可能となる。これにより、半導体装置の電気特性への影響を低減することが可能となる。また、このようなｐ型半導体領域６ｂを備える場合、ヒートシンクへの電流の流れを防ぐことが可能となるため、ヒートシンクと抵抗素子６との接続箇所を二列に並べる構造であっても、抵抗素子６の面積の増加を抑制することが可能となる。
【００４７】
（第６実施形態）
第６実施形態について説明する。本実施形態は、第１実施形態に対して素子分離構造を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００４８】
図９に示すように、本実施形態では、ＳＴＩ分離部７を抵抗素子６のうちヒートシンクとの接続箇所から負極配線層９ｂとの接続箇所との間には備えているが、ヒートシンクとの接続箇所から正極配線層９ａとの接続箇所との間には備えていない。
【００４９】
このような構成にすると、図中破線で示したように、ＳＴＩ分離部７のうち抵抗素子６とヒートシンクとの接続箇所側の端部の位置において、抵抗素子６の厚み方向の寸法が小さくなり、通電経路の断面積が縮小される。したがって、この位置で電流集中が発生して発熱が生じ易くなるようにできる。最も電流集中が発生して高温になり易い箇所から放熱を行うことが可能となり、より放熱効果を高めることが可能となる。
【００５０】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００５１】
例えば、上記第１実施形態では、抵抗素子６のうちの通電経路となる部分の上にＳＴＩ分離部７を形成しているが、図１０に示すようにＳＴＩ分離部７を無くした構造としても良い。このようにすれば、通電経路が狭まる部分がなくなるため、不要な電流集中箇所を無くすことが可能となり、抵抗素子６での発熱量を低減することが可能となる。
【００５２】
また、図１１に示すように、抵抗素子６のうち正極配線層９ａとの接続箇所や負極配線層９ｂとの接続箇所を深堀コンタクト構造、すなわちトレンチを形成し、このトレンチ内に抵抗素子６と正極配線層９ａや負極配線層９ｂとの接続を行う接続部９ａａ、９ｂａを備えるようにしても良い。
【００５３】
また、上記各実施形態では、通電経路となることで発熱が生じるものとして抵抗素子６を例に挙げて説明したが、他の素子についても、通電経路となる部分において発熱が生じ得る。この場合においても、その発熱が生じる発熱部に対して電気的に接続されるようにヒートシンクを備えることで、上記各実施形態と同様の効果を得ることができる。発熱部を有する素子としては、ダイオードやバイポーラトランジスタ、ＬＤＭＯＳなどの各種半導体素子における通電経路に配置される不純物層などが該当する。
【００５４】
例えば、ダイオードに対してヒートシンクを備える場合には、図１２に示す構造を適用することができる。
【００５５】
図１２に示されるように、ＳＯＩ基板などで構成された半導体基板３０にｎ-型ウェル層３１が形成されており、このｎ-型ウェル層３１内にダイオードが備えられている。具体的には、ｎ-型ウェル層３１の表層部にｐ型アノード領域３２が形成され、さらにｐ型アノード領域３２の表層部にｐ+型コンタクト領域３３が形成されている。また、ｎ-型ウェル層３１の表層部におけるｐ型アノード領域３２と異なる位置にｎ+型コンタクト領域３４が形成されている。また、半導体基板３０の表層部のうちのｐ型アノード領域３２とｎ-型ウェル層３１の境界位置にＳＴＩ分離部３５が形成されている。
【００５６】
さらに、半導体基板３０の表面に第１層間絶縁膜３６を介して第１配線層３７が形成され、第１配線層３７によって第１引出配線３７ａと第２引出配線３７ｂおよび放熱層３７ｃが構成されている。第１引出配線３７ａと第２引出配線３７ｂは、第１層間絶縁膜３６に形成されたコンタクトホール３６ａ、３６ｂを通じてｐ+型コンタクト領域３３やｎ+型コンタクト領域３４に接続されている。これら第１引出配線３７ａと第２引出配線３７ｂは、正極配線層もしくは負極配線層を構成するものであり、ダイオードが順方向接続される場合、第１引出配線３７ａが正極配線層となり第２引出配線３７ｂが負極配線層となる。放熱層３７ｃは、第１層間絶縁膜３６に形成されたコンタクトホール３６ｃを通じてｐ型アノード領域３２に電気的に接続されている。
【００５７】
また、第１層間絶縁膜３６および第１配線層３７の上には、第２層間絶縁膜３８を介して第２配線層３９が形成されている。この第２配線層３９によって第１引出配線３９ａと第２引出配線３９ｂおよび放熱層３９ｃが構成されている。第１引出配線３９ａと第２引出配線３９ｂは、第２層間絶縁膜３８に形成されたコンタクトホール３８ａ、３８ｂを通じて第１引出配線３７ａや第２引出配線３７ｂと電気的に接続されている。放熱層３９ｃは、第２層間絶縁膜３８に形成されたコンタクトホール３８ｃを通じて放熱層３７ｃに電気的に接続されている。
【００５８】
このようにしてダイオードを構成することができる。このようなダイオードにおいても、例えば第１引出配線３９ａ、３７ａからＰＮ接合部分を介し、さらに第２引出配線３７ｂ、３９ｂを通じる通電経路を電流が流れることになる。このときに、ｐ型アノード領域３２などにおいて発熱が生じるが、放熱層３７ｃ、３９ｃをヒートシンクとして放熱を行うことが可能となる。このように、抵抗素子６とは異なる素子に対しても、本発明を適用することができる。そして、抵抗素子６とは異なる素子に対しても、上記各実施形態と同様の構造を適用することができ、上記各実施形態と同様の効果を得ることができる。
【符号の説明】
【００５９】
６                    抵抗体
６ａ                  低不純物領域
６ｂ                  ｐ型半導体領域
９、１１、１３        第１〜第３配線層
９ａ、１１ａ          正極配線層
９ｂ、１１ｂ、１３ａ  負極配線層
９ｃ、１１ｃ、１３ｂ  放熱層
【図１】
2017123444.tif 000003
【図２】
2017123444.tif 000004
【図３】
2017123444.tif 000005
【図４Ａ】
2017123444.tif 000006
【図４Ｂ】
2017123444.tif 000007
【図４Ｃ】
2017123444.tif 000008
【図５】
2017123444.tif 000009
【図６】
2017123444.tif 000010
【図７】
2017123444.tif 000011
【図８】
2017123444.tif 000012
【図９】
2017123444.tif 000013
【図１０】
2017123444.tif 000014
【図１１】
2017123444.tif 000015
【図１２】
2017123444.tif 000016