(57)【要約】【課題】半導体素子と基板との間に樹脂を充填した構造において、半導体素子を近接して搭載可能とする技術を提供する。【解決手段】基板と、前記基板に搭載された第１の半導体素子と前記第１の半導体素子と近接する第２の半導体素子とを含む複数の半導体素子と、前記基板と前記半導体素子との間に形成された樹脂層と、を有する半導体装置であって、前記第１の半導体素子と前記第２の半導体素子とが近接する領域内の前記基板に形成された第１の溝部を有することを特徴とする半導体装置。【選択図】図１Ａ
2017123446.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板に搭載された第１の半導体素子と前記第１の半導体素子と近接する第２の半導体素子とを含む複数の半導体素子と、前記基板と前記半導体素子との間に形成された樹脂層と、を有する半導体装置であって、
前記第１の半導体素子と前記第２の半導体素子とが近接する領域内の前記基板に形成された第１の溝部を有することを特徴とする半導体装置。
【請求項２】
前記第１の溝部は、
前記第１の半導体素子と前記第２の半導体素子とが近接する範囲にわたって延在することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の溝部は、
前記基板と前記第１の半導体素子とを接続する第１の接続端子と前記基板と前記第２の半導体素子とを接続する第２の接続端子との間の領域に形成されることを特徴とする請求項１に記載の半導体装置。
【請求項４】
さらに、前記第１の半導体素子が前記基板に搭載されている領域内の前記基板に形成された第２の溝部を有することを特徴とする請求項１に記載の半導体装置。
【請求項５】
請求項１に記載の半導体装置を搭載した半導体パッケージ装置。
【請求項６】
基板と、前記基板に搭載された第１の半導体素子と前記第１の半導体素子と近接する第２の半導体素子とを含む複数の半導体素子と、前記基板と前記半導体素子との間に形成される樹脂層と、を有する半導体装置であって、
前記第１の半導体素子と前記第２の半導体素子とが近接する領域内の前記基板に形成された凸部を有することを特徴とする半導体装置。
【請求項７】
前記凸部は、
前記第１の半導体素子と前記第２の半導体素子とが近接する範囲にわたって延在することを特徴とする請求項６に記載の半導体装置。
【請求項８】
請求項６に記載の半導体装置を搭載した半導体パッケージ装置。
【請求項９】
基板と、前記基板に搭載された第１の半導体素子と、前記第１の半導体素子と近接する第２の半導体素子と、前記基板と前記第１の半導体素子とを接続する複数の接続端子と、前記基板と前記第１の半導体素子と前記第２の半導体素子との間に形成された樹脂層と、を有する半導体装置であって、
前記接続端子の隣接する端部間の距離が、前記第２の半導体素子と近い位置で狭いことを特徴とする半導体装置。
【請求項１０】
隣接する前記接続端子間のピッチが、前記第２の半導体素子と近い領域で狭いことを特徴とする請求項９に記載の半導体装置。
【請求項１１】
さらに、前記接続端子の径を小さくしたことを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記接続端子の径が同じであることを特徴とする請求項１０に記載の半導体装置。
【請求項１３】
隣接する前記接続端子間のピッチが同じであり、前記接続端子の径を大きくしたことを特徴とする請求項９に記載の半導体装置。
【請求項１４】
請求項９に記載の半導体装置を搭載した半導体パッケージ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体パッケージ装置に関する。
【背景技術】
【０００２】
近年、大規模なデータ解析が要求されるようになり、サーバー等の情報機器は高速で多量のデータ処理が強く望まれている。情報機器におけるデータ伝送経路としては、ネットワークによるコンピュータ間、システムを搭載した基板間、基板内の情報処理用半導体装置間および半導体装置内の半導体素子間がある。データ処理能力の向上に向けて、ネットワークによるコンピュータ間、システムを搭載した基板間、基板内の情報処理用半導体装置間では、光を用いた多重伝送方法等が利用されている。
【０００３】
しかしながら、半導体装置内の半導体素子間は電気信号による伝送が主流であり、半導体装置内で、半導体素子間の伝送容量を増加させるために素子間の接続数を増加させ、これらを短距離で接続することが強く求められている。ピン数の多い半導体装置の実装方法としては、バンプをエリアアレイ状に配置した半導体素子をフリップチップと呼ばれる方法で基板上に搭載し、基板と半導体素子とを樹脂で充填して接合部を保護する方法が有効であることが知られている。
【０００４】
基板と半導体素子との間における樹脂充填が不十分であり欠陥等が発生すると、バンプの接続に関する十分な信頼性が得られないという問題がある。また、樹脂充填が多すぎて半導体素子の外周部に樹脂が広がると、半導体素子を隣接して複数搭載することが難しくなるという問題がある。
【０００５】
特許文献１には、半導体素子を搭載する基板上に溝を設けることにより、半導体素子と基板を圧着接合する際に、溝を介して必要以上の樹脂を排出させ、半導体素子と基板との間の残留応力を低減させる技術が開示されている。
【０００６】
特許文献２には、半導体素子を搭載する基板上に溝を設けることにより、半導体素子と基板との隙間に樹脂を流入させて樹脂充填する際に、流動部の隙間を溝により広くすることにより、樹脂の流動性を向上させ、半導体素子と基板との間の樹脂の流動不足による欠陥を低減させる技術が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平4−364743号公報
【特許文献２】特開2004-134821号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述のように、半導体素子と基板との間の樹脂充填時に生じる残留応力や欠陥に関しては、樹脂の流動性を向上させ、不要な樹脂は排出することで対応可能である。しかしながら、近接して複数の半導体素子を搭載する場合には、不要な樹脂を排出して欠陥や残留応力を低減することが難しいという問題がある。
【０００９】
本発明の目的は、半導体素子と基板との間に樹脂を充填した構造において、半導体素子を近接して搭載可能とする技術を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一観点によれば、基板と、前記基板に搭載された第１の半導体素子と前記第１の半導体素子と近接する第２の半導体素子とを含む複数の半導体素子と、前記基板と前記半導体素子との間に形成された樹脂層と、を有する半導体装置であって、前記第１の半導体素子と前記第２の半導体素子とが近接する領域内の前記基板に形成された第１の溝部を有することを特徴とする半導体装置が提供される。
【発明の効果】
【００１１】
本発明によれば、半導体素子と基板との間に樹脂を充填した構造において、半導体素子を近接して搭載することができる。従って、より高速で大容量の信号伝送が可能となる。
【図面の簡単な説明】
【００１２】
【図１Ａ】図１Ａは、本発明の第１の実施の形態による半導体装置の一構成例を示す断面図である。
【図１Ｂ】図１Ｂは、図１Ａに示す半導体装置の平面図である。
【図２Ａ】本発明の第２の実施の形態による半導体装置の断面図である。
【図２Ｂ】本発明の第２の実施の形態による半導体装置の平面図である。
【図３Ａ】本発明の第３の実施の形態による半導体装置の一構成例を示す断面図である。
【図３Ｂ】本発明の第３の実施の形態による半導体装置の一構成例を示す平面図である。
【図３Ｃ】本発明の第３の実施の形態による半導体装置の一構成例を示す平面図である。
【図４】本発明の第４の実施の形態による半導体装置の一構成例を示す平面図である。
【図５】本発明の第５の実施の形態による半導体装置の一構成例を示す平面図である。
【図６】本発明の第６の実施の形態による半導体装置の一構成例を示す平面図である。
【図７】本発明の第７の実施の形態による半導体パッケージ装置の一構成例を示す断面図である。
【発明を実施するための形態】
【００１３】
半導体素子とプリント基板などの基板部との間に樹脂を充填する樹脂充填技術において、半導体素子を隣接して複数搭載する場合に、第１の半導体素子から第１の半導体素子と近接する第２の半導体素子への樹脂の流出を抑制する必要がある。樹脂の流出を抑える方法としては、以下の技術がある。
【００１４】
１）第１の半導体素子から流出する樹脂が近接する第２の半導体素子の搭載部まで流動しないように抑制する第１の技術。
第１の技術としては、例えば、第１の半導体素子の搭載範囲の例えば最外周部の基板部分に凸部を設けて第１の半導体素子と基板との隙間を実質的に狭くするものがある。これにより、樹脂流出を抑制することができる。
或いは、第１の技術として、例えば、第１の半導体素子から流出した樹脂が近接する第２の半導体素子の搭載部に至らないようにするため、両者の間に溝を形成するようにしても良い。流出した樹脂を溝に流し込むことで、近接する第２の半導体素子の搭載部分に至らないようにする。
【００１５】
２）第１の半導体素子の外周部から第１の半導体素子と近接する第２の半導体素子への樹脂流出を抑制するため、基板と第１の半導体素子との隙間を半導体素子の内部領域より狭くする第２の技術を用いることも可能である。
【００１６】
３）さらに、第１の半導体素子の最外周部のバンプ間隔を、内部のバンプ間隔よりも狭くすることにより樹脂流出を抑制する第３の技術を用いることも可能である。
【００１７】
以下、本発明の実施の形態による半導体装置について、図面を参照しながら詳細に説明する。
【００１８】
（第１の実施の形態）
図１Ａは、本発明の第１の実施の形態による半導体装置Ａの一構成例を示す断面図である。図１Ｂは、その平面図である。
【００１９】
本実施の形態による半導体装置Ａにおいては、プリント基板などの基板２（表面部を２ａ、裏面部２ｂとした。）に第１の半導体素子１および第２の半導体素子１ａが搭載されている。第１の半導体素子１と基板２との間に樹脂組成物５が充填されている。
【００２０】
樹脂組成物５は、第１の半導体素子１と基板２を加熱、加圧によりバンプ３ｂに設けた接続材料３ａを介してバンプ部（接続端子）３により接続した後、毛管現象を利用して第１の半導体素子１および第２の半導体素子１ａと基板２との隙間に樹脂組成物５を流入させる方法を用いて充填すれば良い。或いは、予め、基板２に液状の樹脂組成物５を塗布しておき、第１の半導体素子１および第２の半導体素子１ａを加熱、加圧しながら基板２にセットし樹脂流動と同時にバンプ部３の接続を行う方式を用いても良い。或いは、予め、フィルム状の樹脂組成物を第１の半導体素子１および第２の半導体素子１ａにラミネートし、第１の半導体素子１および第２の半導体素子１ａを加熱、加圧しながら基板２にセットし樹脂流動と同時にバンプ部３の接続を行う方式を用いることもできる。
【００２１】
ここで、本実施の形態では、第１の半導体素子１と第２の半導体素子１ａとの間の領域７の基板２の表面部２ａに、例えば線状の第１の溝部４（以下、溝部４）が形成されている。溝部４の位置は、第１の半導体素子１と第２の半導体素子１ａの近接する端部の位置Ｐ３、Ｐ４に対応する基板２上の位置Ｐ１、Ｐ２よりも広くして良い。また、溝部４は、図１Ｂに示すように、第１の半導体素子１と第２の半導体素子１ａとが近接する方向と垂直な方向に少なくとも近接する範囲にわたって延在するようにすると良い。尚、図１Ｂの平面図では、Ｐ１−Ｐ２がＰ３−Ｐ４よりも広い例を示している（以下同様）。
【００２２】
尚、第１の半導体素子１と第２の半導体素子１ａとが近接する領域７とは、図１Ａ、Ｂで例示される符号７で示される領域であり、第１の半導体素子１と第２の半導体素子１ａとの最近接するバンプ部３、３間の基板２の領域である。
【００２３】
樹脂組成物５は、第２の半導体素子１ａと基板２の間にも充填しても良いが、図１では樹脂組成物５を図示していない。
【００２４】
基板２に設けた溝部４は、第１の半導体素子１に対し、近接搭載する第２の半導体素子１ａの間で、半導体素子と基板との接続に用いるバンプ部３の接続不良を生じない範囲に設けることが可能である。例えば、溝部４は、第１の半導体素子１と第２の半導体素子１ａとの隣接するバンプ部３間の領域内のそれよりも狭い領域に設けるのが好ましい。
【００２５】
また、第１の半導体素子１に対し、近接する第２の半導体素子１ａを搭載しない方向には、溝部４を設けなくとも良い。
溝部４の形成方法は、例えば以下の通りである。
【００２６】
基板２の材質がセラミックスの場合には、溝部４を、基板２の表面にガラスコートする工程で印刷技術により形成することができる。
或いは、溝部４を、機械加工による切削技術を用いて形成することも可能である。
【００２７】
また、基板２の材質が樹脂である場合には、溝部４は、基板２の表面に、一般的なフォトレジストを用いたフォトリソグラフィー技術により形成することができる。或いは、フォトレジストを用いずに、機械加工による切削技術を用いて溝部４を形成することも可能である。
【００２８】
溝部４の容積は、樹脂組成物５の体積と第１の半導体素子１と基板２との間に形成される容積（空間）の差と同等またはそれ以上の容積であることが好ましい。このようにすれば、樹脂組成物５が溝部４からあふれて第２の半導体素子１ａ搭載部に樹脂組成物が広がるのを防止することができる。
【００２９】
以上に説明したように、本実施の形態によれば、樹脂材料の第１の半導体素子から第２の半導体素子への流出を、第１の半導体素子と第２の半導体素子との近接領域間の基板に溝部を形成することにより抑制することができる。これにより、基板上において近接する複数の半導体素子を搭載した場合に、搭載する半導体素子間（端部間又は接続部材間）の距離を短くすることができ、半導体素子間における、より高速で大容量の信号伝送が可能となる。
【００３０】
尚、溝部４は、必ずしも、連続していなくても良い。例えば、断続的な溝部であっても良い。後述する溝部１４、凸部８等も同様である。
【００３１】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。
図２Ａ、図２Ｂは、本発明の第２の実施の形態による半導体装置Ｂの断面図と平面図である。
【００３２】
本実施の形態では、基板２上に搭載された近接する第１の半導体素子１と第２の半導体素子１ａとの間の領域７の基板２に、例えば線状に延びる凸部８を設けている。換言すれば、第１の半導体素子１が基板２上に搭載されている範囲内おける、半導体素子１と基板２間の間隔よりも、領域７においては、半導体素子１と基板２の間隔が実質的に狭くなるようにしている。
【００３３】
図２Ｂに示すように、凸部８は、第１の半導体素子１と、近接する第２の半導体素子１ａとが近接する方向と垂直な方向に少なくとも近接する範囲にわたって延在するようにすると良い。第２の半導体素子１ａが近接して配置されていない方向に対しては凸部８を設けなくても良い。
【００３４】
凸部８は、基板２の材質がセラミックスの場合には、基板２の表面のガラスコート工程で印刷技術を用いて形成することができる。また、樹脂基板の場合には、一般的なフォトレジストを用いたフォトリソグラフィー技術により形成することが可能である。
【００３５】
以上に説明したように、本実施の形態によれば、凸部を形成することにより、樹脂材料の第１の半導体素子から第２の半導体素子への流出を抑制することができる。従って、基板上に近接する複数の半導体素子を搭載した場合に、搭載する半導体素子間の距離を短くすることができ、より高速で大容量の信号伝送が可能となる。
尚、図２Ａ、図２Ｂの構造において、第１の実施の形態のような溝部４をさらに設けても良い。
【００３６】
（第３実施の形態）
次に、本発明の第３の実施の形態について説明する。
図３Ａは、本発明の第３の実施の形態による半導体装置Ｃの一構成例を示す断面図であり、図３Ｂ、図３Ｃは、その平面図である。
【００３７】
本実施の形態による半導体装置Ｃにおいて、基板２には、第１の実施の形態と同様に第１の半導体素子１及び近接する第２の半導体素子１ａの間に溝部４を形成している。さらに、第１の半導体素子１の内部領域には、隣接するバンプ部３間に第２の溝部１４（以下、溝部１４）を形成した。溝部１４は、第１の半導体素子１の搭載部から外部まで繋がるような溝ではなく、図３Ｂに示すように、第２の半導体素子１ａの近接領域７（搭載領域）内において終端している溝である。溝部１４を設けることで、基板２と第１の半導体素子１とによって画定される空間の体積を増大し、同じ体積の樹脂組成物５を用いた場合において、第１の半導体素子１の外部へと流出される樹脂量を低減させることができる。
【００３８】
尚、図３Ｃに示すように、第１の半導体素子１に、その第１辺に沿って近接する第２の半導体素子１ａと、第１辺と交差する方向に延びる第２辺に沿って近接する第３の半導体素子１ｂとが配置されている場合には、第１の半導体素子１の第１の端面と平行な第１の方向に延在する第１の溝部４ａと、第１の端面とは異なる辺に沿って形成される第２の端面と平行な第２の方向に延在する第２の溝部４ｂとの少なくともいずれか一方、好ましくは両方を設けると良い。
溝部の形成方法は、第１の実施の形態において説明した方法を用いることができる。
【００３９】
以上に説明したように、本実施の形態によれば、第１の実施の形態と同様に、樹脂材料の第１の半導体素子から第２の半導体素子への流出を抑制することができる。さらに、同じ体積（容量）の樹脂組成物を用いても、第１の半導体素子の外部へと流出される樹脂量を低減することができる。
従って、基板上に近接する複数の半導体素子を搭載した場合に、搭載する半導体素子間の間隔を短くすることができるため、より高速で大容量の信号伝送が可能となる。
【００４０】
（第４の実施の形態）
図４は、本発明の第４の実施の形態による半導体装置Ｄの一構成例を示す平面図である。
図４に示すように、本実施の形態による半導体装置Ｄは、基板２上に、第１の半導体素子１およびそれに近接する第２から第５までの半導体素子１ａから１ｄまでのように、第２の半導体素子が複数搭載された構造を有する。
【００４１】
第１の半導体素子１と基板２とは、バンプ部３およびバンプ部３ｘを介して接続されている。
基板２と、第２から第５までの半導体素子１ａから１ｄまでとは、第１の半導体素子１と同様にバンプ部を介して接続されているが、図中においてこれらのバンプ部は省略した。
【００４２】
第１の半導体素子１に設けたバンプ部３は、近接する第２から第５までの半導体素子１ａから１ｄまでが存在する側（領域７に対応する位置）ではバンプ部３ｘとして、半導体素子の近接領域７において、バンプ部３よりもバンプ部３ｘのピッチ（中心から中心までの距離）を狭くするとともに、バンプ部３ｘの径もバンプ部３の径よりも小さくしている。
従って、第１の半導体素子１側から、第２から第５までの半導体素子１ａから１ｄまでの側への樹脂組成物（図示せず）の流動を効果的に抑えることができる。
【００４３】
（第５の実施の形態）
図５は、本発明の第５の実施の形態による半導体装置Ｅの一構成例を示す平面図である。図５では、図４と異なり、半導体素子の近接領域７において、バンプ部３よりもバンプ部３ｙのピッチを狭くしているが、バンプ部３ｙの径とバンプ部３の径とは同じにしている。
本実施の形態においても、第１の半導体素子１側から第２から第５までの半導体素子１ａから１ｄまでの側への樹脂組成物（図示せず）の流動を抑えることができる。
【００４４】
（第６の実施の形態）
図６は、本発明の第６の実施の形態による半導体装置Ｆの一構成例を示す平面図である。図６では、半導体素子の近接領域７において、バンプ部３ｚの隣接する端部間の距離（間隔）をバンプ部３よりも狭くする手法として、半導体素子の近接領域７におけるバンプ部のピッチを変更せずにバンプ径を大きくしてバンプ間隔を狭くしている。或いは、半導体素子の近接領域７におけるバンプ部の径を大きくして、ピッチを小さくすることも可能である。
【００４５】
樹脂組成物の流動性は、流動抵抗の少ない方向に進み易い。従って、バンプ間隔が狭い方向は流動抵抗が大きく、狭いバンプ間隔を通り抜けて樹脂が流動しにくい。そのため、図６に示す構成を用いると、近接する第２の半導体素子１ａから１ｄ側への第１の半導体素子１からの樹脂組成物の流出を抑制することができる。
【００４６】
尚、第４から第６までの実施の形態では、近接領域７側の一列のバンプ部のみのサイズ等を変更したが、２列以上を変更しても良い。また、近接領域７から離れるに従って、サイズ等の変更量を小さくしても良い。列状に並ぶバンプ部のサイズ等を一列ですべて同じにしなくても良い。
【００４７】
（第７実施形態）
図７は、本発明の第７の実施の形態による半導体パッケージ装置Ｇの一構成例を示す断面図である。半導体装置Ｇにおいては、上記第１から第６までの実施の形態のいずれか１の構成を有する半導体装置であって、第１の半導体素子１と第２の半導体素子１ａとで示すように、複数の半導体素子が基板２に搭載されている半導体装置を用いる。この半導体装置ＡからＦまでのいずれかの構造を、さらにバンプ部１６を介してパッケージ基板１０に搭載し、半導体素子部分はキャップ３０で覆う。この半導体パッケージ装置Ｇは、さらにマザー基板等に実装され、例えば、サーバー等の情報処理機器として使用することができる。
【００４８】
本実施の形態によれば、多ピンの接続点を有する第１の半導体素子１と第２の半導体素子１ａとを近接して基板２上に搭載することができ、半導体素子１、１ａ間の距離を短くすることができるため、例えば、高速で大容量の伝送が可能となる。
【００４９】
上記の実施の形態において、添付図面に図示されている構成等については、これらに限定されるものではなく、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
【００５０】
また、本発明の各構成要素は、任意に取捨選択することができ、取捨選択した構成を具備する発明も本発明に含まれるものである。
【符号の説明】
【００５１】
Ａ〜Ｆ…半導体装置、Ｇ…半導体パッケージ装置、１…第１の半導体素子、１ａ…第２の半導体素子、２…基板、２ａ…表面部、２ｂ…裏面部、３…バンプ部（接続端子）、３ａ…接続材料、３ｂ…バンプ、３ｘ、３ｙ、３ｚ…バンプ部、４…第１の溝部、５…樹脂組成物、７…近接領域、８…凸部、１４…第２の溝部。
【図１Ａ】
2017123446.tif 000003
【図１Ｂ】
2017123446.tif 000004
【図２Ａ】
2017123446.tif 000005
【図２Ｂ】
2017123446.tif 000006
【図３Ａ】
2017123446.tif 000007
【図３Ｂ】
2017123446.tif 000008
【図３Ｃ】
2017123446.tif 000009
【図４】
2017123446.tif 000010
【図５】
2017123446.tif 000011
【図６】
2017123446.tif 000012
【図７】
2017123446.tif 000013