(57)【要約】【課題】周辺機器接続バスの対向デバイスの接続不良を検知する。【解決手段】周辺機器接続バス規格に対応した汎用の増設用カードスロットと、前記増設用カードスロットを基板上に備えるメインコントローラと、前記メインコントローラと前記増設用カードスロットを介して接続する増設用カードと、前記増設用カード上に、前記周辺機器接続バス規格に対応した複数の接続バスをスイッチングするスイッチングデバイスと、前記複数の接続バスを介してリンクアップした周辺機器の識別情報とリンクアップした時刻情報とを記憶する不揮発性メモリと、前記複数の接続バスに接続している周辺機器を走査する時に、前記不揮発性メモリを参照し、リンクアップした記録があり、当該走査時にリンクアップしなかった周辺機器がある場合に、接続不良を検知する判断手段と、を有する。【選択図】図１
2017084010.tif 000002
【特許請求の範囲】
【請求項１】
周辺機器接続バス規格に対応した汎用の増設用カードスロットと、
前記増設用カードスロットを基板上に備えるメインコントローラと、
前記メインコントローラと前記増設用カードスロットを介して接続する増設用カードと、
前記増設用カード上に、前記周辺機器接続バス規格に対応した複数の接続バスをスイッチングするスイッチングデバイスと、
前記複数の接続バスを介してリンクアップした周辺機器の識別情報とリンクアップした時刻情報とを記憶する不揮発性メモリと、
前記複数の接続バスに接続している周辺機器を走査する時に、前記不揮発性メモリを参照し、リンクアップした記録があり、当該走査時にリンクアップしなかった周辺機器がある場合に、接続不良を検知する判断手段と、
を有することを特徴とする、情報処理装置。
【請求項２】
前記判断手段は、
リンクアップした記録があり、当該走査時にリンクアップしなかった周辺機器がある場合に、当該周辺機器の最古のリンクアップの時刻情報から所定の時間が経過している場合に、経時劣化による接続不良であることを検知する
ことを特徴とする、請求項１に記載の情報処理装置。
【請求項３】
前記所定の時間は、周辺機器ごとに設定されることを特徴とする請求項２記載の情報処理装置。
【請求項４】
前記判断手段は、
リンクアップした記録があり、当該走査時にリンクアップしなかった周辺機器がある場合に、前記スイッチングデバイスの信号振幅レジスタの値を変更する
ことを特徴とする、請求項１から３のいずれか１項に記載の情報処理装置。
【請求項５】
前記判断手段は、外部ＰＩＮかディップスイッチの設定に基づき、接続不良を検知する機能をオフにすることを特徴とする、請求項１から４のいずれか１項に記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置に関し、特に、周辺機器接続バス規格に対応する汎用の増設用カードスロットを備えるものに関する。
【背景技術】
【０００２】
ＰＣＩＥｘｐｒｅｓｓ（Peripheral Component Interconnect Express, 登録商標。以下、「ＰＣＩｅ」と表記する。）バスは、電源ＯＮ、リセット解除後、対向デバイスの接続を検知し、リンクトレーニングを行なった後、バスの状態がＬ０ステートに遷移してリンクアップ完了となる。
【０００３】
従来は、リンクトレーニング後、所定時間内にリンクアップが完了しない場合に、致命的エラーとしている。しかしながら、これでは、接続不良であるのか、そもそも接続がないのか、などエラーの詳細な内容がわからないという問題があった。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
対向デバイスの接続検知をする方法としては、例えば、特許文献１のように、ボード上に対向デバイスの接続検知回路を別途設ける方法がある。この方法においては、接続検知回路を設けるためにボードレイアウトを変更する必要がある。また、エラーの詳細な内容は不明なままである。少なくとも、特許文献１には、接続不良を検知することについては開示されていない。
【０００５】
本発明は、上記実情に鑑みてなされたものであって、周辺機器接続バスの対向デバイスの接続不良を検知することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために本発明の一態様は、周辺機器接続バス規格に対応した汎用の増設用カードスロットと、前記増設用カードスロットを基板上に備えるメインコントローラと、前記メインコントローラと前記増設用カードスロットを介して接続する増設用カードと、前記増設用カード上に、前記周辺機器接続バス規格に対応した複数の接続バスをスイッチングするスイッチングデバイスと、前記複数の接続バスを介してリンクアップした周辺機器の識別情報とリンクアップした時刻情報とを記憶する不揮発性メモリと、前記複数の接続バスに接続している周辺機器を走査する時に、前記不揮発性メモリを参照し、リンクアップした記録があり、当該走査時にリンクアップしなかった周辺機器がある場合に、接続不良を検知する判断手段と、を有することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、周辺機器接続バスの対向デバイスの接続不良を検知することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態の構成を示すブロック図である。
【図２】第１の実施形態の処理の流れを示すフローチャート図である。
【図３】第１の実施形態におけるリンクアップ成功／失敗の履歴例を示す図である。
【図４】第２の実施形態の処理の流れを示すフローチャート図である。
【図５】第３の実施形態の構成を示すブロック図である。
【図６】第３の実施形態の処理の流れを示すフローチャート図である。
【図７】比較例の構成を示すブロック図である。
【図８】比較例における一般的なリンクアップ処理の流れを示す図である。
【図９】比較例における接続検知方法の一例を説明するための図である。
【図１０】比較例における接続検知方法の一例を説明するための図である。
【図１１】比較例の課題を説明するための図である。
【発明を実施するための形態】
【０００９】
以下に開示される技術的思想は、要するに、主電源ＯＮ後、ＰＣＩｅの対向デバイスとのリンクアップ有無を毎回チェックし、チェックした履歴と合わせて、エラーかどうか判断することが特徴になっている。なお、ＰＣＩｅは周辺機器接続バス規格の一例である。
【００１０】
＜第１の実施形態＞
図１に、本実施形態の構成を示す。
本実施形態に係る情報処理装置１は、メインコントローラ１０１とＰＣＩｅオプションカード２０１を備える。メインコントローラ１０１のボード上には、ＰＣＩｅ増設用カードスロット１０７があり、ＰＣＩｅ増設用カードスロット１０７に、ＰＣＩｅオプションカード２０１が装着される。
【００１１】
メインコントローラ１０１は、ＣＰＵ１０２、画像処理ＡＳＩＣ１０３、省エネ制御ＡＳＩＣ１０４、ＲＡＭ（揮発性メモリ）１０５、不揮発性メモリ１０６をボード上に備える。一方で、ＰＣＩｅオプションカード２０１は、ＰＣＩｅスイッチ２０２、ＰＣＩｅデバイス２０３、不揮発性メモリ２０５を有する。
【００１２】
ＰＣＩｅデバイス２０３は、本実施形態においては２つあることとし、以下、それぞれを分けて言及するときは、ＰＣＩｅデバイス１，ＰＣＩｅデバイス２と呼ぶ。情報処理装置１は、発明を限定するものではないが、本実施形態においては一例として多機能複合型のプリンタとする。
【００１３】
情報処理装置１においては、ＣＰＵ１０２が、ＰＣＩｅスイッチ２０２に接続されているＰＣＩｅデバイス２０３が正常にリンクアップしたかを、主電源ＯＮ時か省エネイベント時に毎回確認し、リンクアップ有無の履歴を、不揮発性メモリ１０６又は不揮発性メモリ２０５に格納する。
【００１４】
リンクアップ成功／失敗の履歴をデータベース化することで、接続不良や経年劣化不良が発生を情報処理装置１が自動で検知し、ユーザに通知することが可能となる。
以下、データベース化により接続不良を検知するための処理の流れを、フローチャート等を参照しながら説明する。
【００１５】
図２において、メインコントローラ１０１は、情報処理装置１の主電源がＯＮされたことを確認する（Ｓ１０１）。次に、ＣＰＵ１０２は、接続されているＰＣＩｅデバイス２０３の一つ一つとリンクトレーニングを開始する（Ｓ１０２）。ＣＰＵ１０２は、リンクトレーニング後のリンクアップ完了を確認する（Ｓ１０２／Ｙｅｓ）。
【００１６】
Ｓ１０２でリンクアップ完了に成功したデバイスのシリアルナンバー、日付、時間を不揮発性メモリ１０６又は２０５に格納する（Ｓ１０３）。他に接続されているＰＣＩｅデバイス２０３があれば、接続されているデバイスの数分、Ｓ１０２、Ｓ１０３を繰り返す（Ｓ１０４）。
【００１７】
次に、接続されている全てのＰＣＩｅデバイス２０３のリンクアップ完了確認後、不揮発性メモリ１０６又は２０５に格納されている、リンクアップ成功／失敗の履歴を確認する（Ｓ１０５）。過去にリンクアップに成功しているＰＣＩｅデバイス２０３で、今回リンクアップに失敗しているデバイスがあるか否かを確認する（Ｓ１０６）。
【００１８】
Ｓ１０６の判断で、そのようなデバイスがない場合は、Ｓ１０７へ進み、省エネイベントが発生した確認して、次に、主電源ＯＦＦされたことを確認する（Ｓ１０８）。他方、Ｓ１０６の判断で、そのようなデバイスがあると判断された場合は、ＰＣＩｅデバイス２０３の接続不良と判断し、サービスマンコールを発生させる（Ｓ１０９）。
【００１９】
図３に、不揮発性メモリ１０６又は２０５に記憶される、リンクアップ成功／失敗の履歴例を示す。図３に示すように、リンクアップした日付、リンクアップした時間、リンクアップしたＰＣＩｅデバイス２０３のシリアルナンバーを履歴として格納する。また、図３にはＮｏ.６７５で“ＰＣＩｅＤ１”のシリアルナンバーを持つデバイスがリンクアップ完了しなかった例が記載されている（打ち消し線はリンクアップ未了を表す）。
【００２０】
図３の例に基づくと、Ｎｏ.１〜Ｎｏ.６７４まではリンクアップ成功の履歴があるＰＣＩｅＤ１のデバイスが、Ｎｏ.６７５ではリンクアップ成功の履歴がない。この履歴を参照した場合、ＣＰＵ１０２は、配線パターン上の接続不良を含めた接続不良が発生したと判断し、サービスマンコールを発生する。
【００２１】
本実施形態によれば、接続不良を検知することができるようになる。
【００２２】
＜第２の実施形態＞
本実施形態は、第１の実施形態の作用効果に加えて、経時劣化による接続不良も検知する。本実施形態の機能構成は、図１に示したものと同じものでよい。処理の流れとして、フローチャートを図４に示す。以下、図２と異なる処理を行う個所について説明を加える。
【００２３】
第２の実施形態は、第１の実施形態と比較して、図４のＳ１１０〜Ｓ１１２の処理の部分が異なる。図２のＳ１０６と同じ判断を行い、過去にリンクアップに成功したデバイスでリンクアップに失敗したデバイスがある場合に、Ｓ１１０の判断を行う。
【００２４】
ＣＰＵ１０２は、過去にリンクアップに成功したデバイスでリンクアップに失敗したデバイスが、リンクアップした最古の履歴から所定の時間経過しているか否かを判断する（Ｓ１１０）。例えば、リンクアップした最古の日付を確認し、最古の日付を現在の日付で所定の年数以上の日数が経過しているか確認する。
【００２５】
経過していなければ、ＰＣＩｅデバイスの接続不良と判断し、サービスマンコールを発生させる（Ｓ１１１（図２のＳ１０９と同じ））。経過していれば、経時劣化（デバイス寿命）と判断し、経時劣化不良のサービスマンコールを発生させる（Ｓ１１２）。
【００２６】
本実施形態によれば、接続不良を検知するのみならず、経時劣化による接続不良も検知することができるようになる。
【００２７】
＜第３の実施形態＞
本実施形態の機能構成を図５に示す。図示のように、本実施形態は、第１の実施形態の構成に加えて、ＰＣＩｅスイッチ２０２上に信号振幅設定レジスタ２０６を備え、また、ＰＣＩｅデバイス２０３上に信号振幅設定レジスタ２０７を備える。
【００２８】
ＰＣＩｅデバイスの接続不良の原因の一つとして、ＰＣＩｅのリンクトレーニング時に、ＰＣＩｅの送信／受信の信号振幅が異常になることがある。信号振幅が異常になると、ＰＣＩｅのパケットが認識されずにリンクアップが成功しない場合がある。
【００２９】
そこで、本実施形態においては、信号振幅が異常になった場合、信号振幅設定レジスタ２０６又は２０７の値を変更し、その後、再リンクトレーニングを実施する。この構成によれば、接続不良解消が可能になる。
【００３０】
図６に、本実施形態の処理の流れを示す。図２と異なる処理は、Ｓ１１３−Ｓ１１５である。図２のＳ１０６と同じ判断を行い、過去にリンクアップに成功したデバイスでリンクアップに失敗したデバイスがある場合に、Ｓ１１３の処理を行う。
【００３１】
Ｓ１１３では、ＣＰＵ１０２が、信号振幅設定レジスタ２０６又は２０７に設定されているＰＣＩｅの信号振幅の値を変更する。信号振幅設定レジスタ設定後、再度リンクトレーニングを行い、リンクアップが成功するか確認する（Ｓ１１４）。それでも完了しない場合は、接続不良と判断し、接続不良を検知した旨をサービスマンコールする（Ｓ１１５）。
【００３２】
本実施形態によれば、接続不良や経年劣化不良と特定した際に、信号発振強度を自動に変更することで、接続不良や経年劣化不良によるリンクアップ完了しない不具合を回避することが可能となる。
【００３３】
＜上記実施形態の変形例＞
第２の実施形態において、経時劣化を判定するために用いる「所定の時間」は、ユーザが設定可能にすることが好ましい。また、デバイスごとに「所定の時間」を設定可能にすることが好ましい。この場合、経年劣化不良と特定する際の、ＰＣＩｅデバイスが正常に動作していた期間を、サービスマンを含むユーザ側で設定変更可能とすることで、寿命期間が異なる様々なデバイスに対して、最適なタイミングで経年劣化を特定、通知することが可能となる。
【００３４】
また、上記実施形態のいずれかにおいて、メインコントローラ１０１は、図２のＳ１０６の判断を実施しないようにするための外部ＰＩＮかディップスイッチを備えることも好ましい。この場合、ＣＰＵ１０２もしくはメインコントローラ１０１が外部ＰＩＮかディップスイッチの設定を確認して、設定がＯＮである場合、Ｓ１０６の判断を行わない。この構成を備える場合、本機能に万が一バグがあり、他の機能に影響（副作用）がある場合、機能をＯＦＦにすることができる。本機能は制約になるが他機能への副作用をなくすことができる。
【００３５】
＜比較例と作用効果＞
上述した実施形態の作用効果を、比較例を示したうえで説明する。
比較例は、図７に示すように、本実施形態同様、ＰＣＩｅ増設用カードスロット（オプションカードスロット）１０７を有し、ＰＣＩｅスイッチ２０２がそれに装着されるものである。特許文献１とは異なり、ＰＣＩｅスロット未実装検出回路がボード上にない。
【００３６】
ＰＣＩｅのバスは、電源ＯＮ、リセット解除後、対向デバイスの接続を検知し、リンクトレーニングを行った後、バスの状態がＬ０ステートに遷移してリンクアップ完了となる（図８）。対向デバイス接続検知後、リンクアップが完了しないのは致命的なエラーなので、操作部等にサービスマンコールを表示して、エラー解除を促す（図８）。
【００３７】
しかしながら、図７、図８の比較例では、単にリンクトレーニング後、所定時間内にリンクアップが完了しない場合に、致命的エラーとしているだけなので、接続不良であるのか、そもそも接続がないのか、などエラーの詳細な内容がわからないという問題があった。換言すれば、比較例は致命的なエラーを検知しているだけである。上述の実施形態は接続されていることの蓋然性の高いデバイスの接続不良を検知している。
【００３８】
対向デバイス接続検知方法の従来例としては、例えば、図９、図１０に示す、ＰＣＩｅのコンフィグレジスタの“Ｐｒｅｓｅｎｃｅ  Ｃａｒｄ  Ｄｅｔｅｃｔ”（ポートレジスタ）のステートの値で検知する方法がある。しかしながら、図７の比較例や、図１の本実施形態のようなＰＣＩｅスイッチ２０２が、汎用的なものである場合、上記レジスタに対応していない場合がある。つまり、本実施形態の構成は、図９、図１０の対向デバイス接続検知方法と比較して、汎用部品を使えるため、コスト面で有利な効果がある。
【００３９】
他の対向デバイス接続検知方法として、ＰＣＩｅスロット未実装検出回路を設けるという方法（特許文献１）があるが、この場合、図１１に示すように、ＰＣＩｅ増設用カードスロット（オプションカードスロット、オプションコネクタ）から内部に接続するピン数の枯渇（図１１の矢印Ｂ）が問題となる。また、オプションカードの仕様に合わせてメインボードのレイアウトを都度変更する必要がある（図１１の矢印Ａ）。
【００４０】
上述のような比較例に対して、上記実施形態は、ＰＣＩｅスイッチ２０２と接続デバイス間の接続不良を検知することができる。接続不良で稀にリンクアップしない場合があり、不具合の発生率が低ければ低いほど原因解析が困難であるが、上記実施形態によれば、解析が容易になる、という効果がある。
【００４１】
さらに、第２の実施形態によれば、ＰＣＩｅスイッチ２０２又は接続デバイス又は配線上の部品の経時劣化があって接続不良となっていることも検出できる。
【符号の説明】
【００４２】
１    情報処理装置
１０２    ＣＰＵ（中央演算装置）
１０６    不揮発性メモリ
１０７    ＰＣＩｅ増設用カードスロット
２０１    ＰＣＩｅオプションカード
２０２    ＰＣＩｅスイッチ
２０３    ＰＣＩｅデバイス
２０５    不揮発性メモリ
２０６，２０７    信号振幅設定レジスタ
【先行技術文献】
【特許文献】
【００４３】
【特許文献１】特開２００９−１９９２９７号公報
【図１】
2017084010.tif 000003
【図２】
2017084010.tif 000004
【図３】
2017084010.tif 000005
【図４】
2017084010.tif 000006
【図５】
2017084010.tif 000007
【図６】
2017084010.tif 000008
【図７】
2017084010.tif 000009
【図８】
2017084010.tif 000010
【図９】
2017084010.tif 000011
【図１０】
2017084010.tif 000012
【図１１】
2017084010.tif 000013