(57)【要約】【課題】電気的な短絡を防止しつつ、配線の微細化を実現することができ、且つ反りの発生を抑制できるプリント配線板及びその製造方法を提供する。【解決手段】プリント配線板１は、第１主面１１と該第１主面１１とは反対側の第２主面１２とを有する積層体１０と、第１主面１１上に形成されて導体パッド１０１ａ,１０１ｂを含む配線層１０１と、第２主面１２側に形成される導体ポスト３０とを備える。第１ビア導体１０８は、積層体１０の外縁部１０Ｂに配置され、その最小径側の表面１０８ａが第２主面１２と同一平面上に位置する。第２ビア導体１０９は、積層体１０の中央部１０Ａに配置され、その最小径側の表面１０９ａが第２主面より凹む。導体ポスト３０は、銅箔４０と該銅箔４０の上に形成されるめっき層３１とからなる。【選択図】図１
2017152536.tif 000002
【特許請求の範囲】
【請求項１】
プリント配線板であって、
第１主面と該第１主面とは反対側の第２主面とを有する積層体と、
前記積層体の前記第１主面上に形成され、複数の導体パッドを含む配線層と、
前記積層体の内部に形成されると共に、前記第１主面から前記第２主面に向かって縮径される複数のビア導体と、
を備え、
前記複数のビア導体は、前記積層体の外縁部に配置されると共に、その最小径側の表面が前記第２主面と同一平面上に位置する第１ビア導体と、前記積層体の中央部に配置されると共に、その最小径側の表面が前記第２主面より凹む第２ビア導体とをそれぞれ複数有し、
前記第１ビア導体の上には、金属箔と該金属箔の上に形成されるめっき層とからなる導体ポストが形成されている。
【請求項２】
請求項１に記載のプリント配線板において、
前記第２ビア導体の最小径側の表面には、表面処理層が形成されている。
【請求項３】
請求項２に記載のプリント配線板において、
前記表面処理層の上表面は、前記第２主面より外部に突出している。
【請求項４】
請求項１〜３のいずれか一項に記載のプリント配線板において、
前記積層体の前記第１主面には、接着層を介してベース板が貼り付けられている。
【請求項５】
請求項４に記載のプリント配線板において、
前記ベース板及び前記接着層には、前記導体パッドを露出させるための開口部が複数形成されている。
【請求項６】
請求項５に記載のプリント配線板において、
前記開口部から露出する複数の前記導体パッドのうち、少なくとも一部は、前記第１ビア導体及び前記導体ポストと同軸上に配置されている。
【請求項７】
請求項１〜６のいずれか一項に記載のプリント配線板において、
前記第１ビア導体間のピッチは、前記第２ビア導体間のピッチよりも大きい。
【請求項８】
請求項１〜７のいずれか一項に記載のプリント配線板において、
前記導体ポストの高さをｈとしたときに、５０μｍ＜ｈ＜２００μｍである。
【請求項９】
第１ベース板にキャリア銅箔付きの金属箔を貼り付ける第１工程と、
それぞれの最小径側の表面を前記金属箔の上に位置させるように、該金属箔の外縁部に拡径される第１ビア導体、該金属箔の中央部に拡径される第２ビア導体をそれぞれ複数形成し、且つ、第１主面と該第１主面とは反対側の第２主面とを有する積層体をその第２主面が前記金属箔側に向くように該金属箔の上に形成する第２工程と、
前記積層体の前記第１主面上に、複数の導体パッドを含む配線層を形成する第３工程と、
前記第１ベース板及び前記キャリア銅箔を剥離させることで前記金属箔を露出させる第４工程と、
接着層が形成された第２ベース板を用意し、該第２ベース板を前記積層体の前記第１主面に貼り付ける状態で該第１主面上に形成された前記導体パッドを露出させるように、前記第２ベース板及び前記接着層に開口部を事前に形成する第５工程と、
前記接着層を介して前記積層体の前記第１主面に前記第２ベース板を貼り付ける第６工程と、
前記金属箔の中央部を除去することにより、前記第２ビア導体の最小径側の表面を露出させる第７工程と、
前記金属箔上であって前記第１ビア導体に接する位置にめっき処理を施すことにより、導体ポストを形成する第８工程と、
前記金属箔のうち、前記導体ポストに接する部分以外を除去する第９工程と、
を含むプリント配線板の製造方法。
【請求項１０】
請求項９に記載のプリント配線板の製造方法において、
前記第７工程では、前記第２ビア導体の最小径側の表面を露出させた後に、露出した該第２ビア導体の最小径側の表面に表面処理層を更に形成する。
【請求項１１】
請求項９又は１０に記載のプリント配線板の製造方法において、
前記第９工程の後に、バンプを介して電子部品を前記第２ビア導体と電気的に接続させ、前記電子部品と前記導体ポストとを封止樹脂層で封止することを更に含む。
【請求項１２】
請求項９〜１１のいずれか一項に記載のプリント配線板の製造方法において、
前記第９工程の後に前記第２ベース板を取り外す第１０工程を更に含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ−オン−パッケージ（ＰＯＰ： Package On Package）用のプリント配線板及びその製造方法に関する。
【背景技術】
【０００２】
従来、このような分野の技術として、例えば下記特許文献に記載されるものがある。特許文献１には、下基板の導体パッドに形成された半田ボール（すなわち、半田バンプ）を介して、該下基板と上基板とを電気的に接続する方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許公開２０１０／０２８９１３４Ａ１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上述の特許文献１に開示された方法では、リフロー炉などで加熱する際に、半田ボールが溶融して周囲に流れやすく、且つ実装される上基板の荷重が半田ボールにかかるので、半田ボールは横方向に膨らむことが多い。このため、隣接する半田ボール間に電気的な短絡（ショート）が発生しやすくなると推測される。このような電気的な短絡を防止するためには、半田ボールを載せる実装パッド間の間隔をある程度大きく取ることが検討されるが、実装パッド間の間隔を大きく取ると、配線の微細化（ファインピッチ）を図り難くなる問題が新たに生じると考えられる。
【課題を解決するための手段】
【０００５】
上記課題を解決する本発明のプリント配線板は、第１主面と該第１主面とは反対側の第２主面とを有する積層体と、前記積層体の前記第１主面上に形成され、複数の導体パッドを含む配線層と、前記積層体の内部に形成されると共に、前記第１主面から前記第２主面に向かって縮径される複数のビア導体と、を備え、前記複数のビア導体は、前記積層体の外縁部に配置されると共に、その最小径側の表面が前記第２主面と同一平面上に位置する第１ビア導体と、前記積層体の中央部に配置されると共に、その最小径側の表面が前記第２主面より凹む第２ビア導体とをそれぞれ複数有し、前記第１ビア導体の上には、金属箔と該金属箔の上に形成されるめっき層とからなる導体ポストが形成されている。
【０００６】
また、本発明に係るプリント配線板の製造方法は、第１ベース板にキャリア銅箔付きの金属箔を貼り付ける第１工程と、それぞれの最小径側の表面を前記金属箔の上に位置させるように、該金属箔の外縁部に拡径される第１ビア導体、該金属箔の中央部に拡径される第２ビア導体をそれぞれ複数形成し、且つ、第１主面と該第１主面とは反対側の第２主面とを有する積層体をその第２主面が前記金属箔側に向くように該金属箔の上に形成する第２工程と、前記積層体の前記第１主面上に、複数の導体パッドを含む配線層を形成する第３工程と、前記第１ベース板及び前記キャリア銅箔を剥離させることで前記金属箔を露出させる第４工程と、接着層が形成された第２ベース板を用意し、該第２ベース板を前記積層体の前記第１主面に貼り付ける状態で該第１主面上に形成された前記導体パッドを露出させるように、前記第２ベース板及び前記接着層に開口部を事前に形成する第５工程と、前記接着層を介して前記積層体の前記第１主面に前記第２ベース板を貼り付ける第６工程と、前記金属箔の中央部を除去することにより、前記第２ビア導体の最小径側の表面を露出させる第７工程と、前記金属箔上であって前記第１ビア導体に接する位置にめっき処理を施すことにより、導体ポストを形成する第８工程と、前記金属箔のうち、前記導体ポストに接する部分以外を除去する第９工程と、を含む。
【発明の効果】
【０００７】
本発明によれば、電気的な短絡を防止しつつ、配線の微細化を実現することができ、且つ反りの発生を抑制できる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態に係るプリント配線板を示す概略断面図である。
【図２】第２ビア導体の部分拡大図である。
【図３】プリント配線板の部分平面図である。
【図４Ａ】プリント配線板の製造方法を説明する工程図である。
【図４Ｂ】プリント配線板の製造方法を説明する工程図である。
【図４Ｃ】プリント配線板の製造方法を説明する工程図である。
【図４Ｄ】プリント配線板の製造方法を説明する工程図である。
【図５Ａ】プリント配線板の製造方法を説明する工程図である。
【図５Ｂ】プリント配線板の製造方法を説明する工程図である。
【図５Ｃ】プリント配線板の製造方法を説明する工程図である。
【図５Ｄ】図５Ｃに示す第２ビア導体の部分拡大図である。
【図５Ｅ】プリント配線板の製造方法を説明する工程図である。
【図６Ａ】プリント配線板の製造方法を説明する工程図である。
【図６Ｂ】プリント配線板の製造方法を説明する工程図である。
【図６Ｃ】プリント配線板の製造方法を説明する工程図である。
【図６Ｄ】プリント配線板に電子部品を実装させることを説明するための概略断面図である。
【図６Ｅ】プリント配線板に封止樹脂層を形成することを説明するための概略断面図である。
【図７】第２実施形態に係るプリント配線板を示す概略断面図である。
【図８】第３実施形態に係るプリント配線板を示す概略断面図である。
【図９】プリント配線板を用いたＰＯＰ構造の半導体パッケージを示す概略断面図である。
【図１０】プリント配線板を用いたＰＯＰ構造の半導体パッケージを示す概略断面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明に係るプリント配線板及びその製造方法の実施形態について説明する。図面の説明において同一の要素には同一符号を付し、重複説明は省略する。
【００１０】
＜第１実施形態＞
図１は第１実施形態に係るプリント配線板を示す概略断面図である。本実施形態に係るプリント配線板１は、第１主面１１と該第１主面１１とは反対側の第２主面１２とを有する積層体１０と、該積層体１０の第１主面１１に接着層２１を介して貼り付けられたベース板２０と、第２主面１２の外縁部に形成された複数の導体ポスト３０とを備えている。
【００１１】
積層体１０は、複数の配線層と絶縁層とを交互に積層してなるビルドアップ構造である。具体的には、積層体１０は、第１主面１１側から第２主面１２側に向かって順に絶縁層１００、絶縁層１０２及び絶縁層１０４を有している。すなわち、これらの絶縁層のうち、絶縁層１００は最も下側、絶縁層１０４は最も上側、絶縁層１０２は絶縁層１００と絶縁層１０４との間に配置されている。従って、絶縁層１００の下表面は積層体１０の第１主面１１、絶縁層１０４の上表面は第２主面１２を構成している。なお、絶縁層１００，１０２，１０４は、例えば層間樹脂フィルムにより形成されている。
【００１２】
積層体１０の第１主面１１上には、導体パッド１０１ａと導体パッド１０１ｂとをそれぞれ複数含む配線層１０１が形成されている。配線層１０１は、特許請求の範囲に記載の「配線層」に相当するものであり、例えば無電解めっき層１１１と電解めっき層１１２によって形成されている。なお、本実施形態における配線層は、電気回路を構成する導体層のことを指し、その配置位置によってパッドと配線等を含む場合もあれば、パッドのみを含む場合もある。図１では、パッドのみの場合が示されている。
【００１３】
導体パッド１０１ａは、後述の第２ビア導体１０９と電気的に接続するための構造であり、第１主面１１の中央部に位置し、該第１主面１１から外部（図１では下方）に突出している。一方、導体パッド１０１ｂは、後述の第１ビア導体１０８と電気的に接続するための構造であり、第１主面１１の外縁部に位置し、該第１主面１１から外部に突出している。本実施形態では、導体パッド１０１ａと導体パッド１０１ｂは、その配置ピッチ及び面積が同じであるが、これに限らない。例えば、必要に応じて中央部に配置される導体パッド１０１ａよりも、外縁部に配置される導体パッド１０１ｂの配置ピッチ及び面積を大きくしても良く、又はその逆であっても良い。
【００１４】
絶縁層１０２の下表面には、配線層１０３ａ及び配線層１０３ｂが形成されている。配線層１０３ａは、第２ビア導体１０９と電気的に接続するための構造であり、導体パッド１０１ａの上方に配置されている。この配線層１０３ａは、絶縁層１００の内部に形成されたビア導体１０６ａを介し、導体パッド１０１ａと電気的に接続されている。一方、配線層１０３ｂは、第１ビア導体１０８と電気的に接続するための構造であり、導体パッド１０１ｂの上方に配置されている。配線層１０３ｂは、絶縁層１００の内部に形成されたビア導体１０６ｂを介し、導体パッド１０１ｂと電気的に接続されている。
【００１５】
また、絶縁層１０４の下表面には、配線層１０５ａ及び配線層１０５ｂが形成されている。配線層１０５ａは、第２ビア導体１０９と電気的に接続するための構造であり、配線層１０３ａの上方に配置されている。この配線層１０５ａは、絶縁層１０２の内部に形成されたビア導体１０７ａを介し、配線層１０３ａと電気的に接続されている。一方、配線層１０５ｂは、第１ビア導体１０８と電気的に接続するための構造であり、配線層１０３ｂの上方に配置されている。図１に示すように、複数の配線層１０５ｂのうち、一部が絶縁層１０２の内部に形成されたビア導体１０７ｂを介して配線層１０３ｂと電気的に接続されている。
【００１６】
配線層１０３ａ、１０３ｂ、１０５ａ、１０５ｂは、配線層１０１と同様に、無電解めっき層１１１と電解めっき層１１２によってそれぞれ形成されている。ビア導体１０６ａ、１０６ｂ、１０７ａ、１０７ｂは、それぞれ円錐台形状を呈し、第１主面１１から第２主面１２に向かって縮径されている。これらのビア導体１０６ａ，１０６ｂ，１０７ａ，１０７ｂは、無電解めっき層１１１と電解めっき層１１２によって形成されている。
【００１７】
絶縁層１０４の内部には、第１ビア導体１０８及び第２ビア導体１０９がそれぞれ複数形成されている。第１ビア導体１０８は、絶縁層１０４の外縁部（すなわち、積層体１０の外縁部１０Ｂ）に配置され、導体ポスト３０の直下に位置している。第２ビア導体１０９は、絶縁層１０４の中央部（すなわち、積層体１０の中央部１０Ａ）に配置されている。第１ビア導体１０８及び第２ビア導体１０９は、ビア導体１０６ａ、１０６ｂ、１０７ａ、１０７ｂと同様に円錐台形状を呈し、第１主面１１から第２主面１２に向かって縮径されている。第１ビア導体１０８は、無電解めっき層１１１と電解めっき層１１２によって形成されている。第１ビア導体１０８の最小径側の表面１０８ａは、積層体１０の第２主面１２と同一平面上に位置している。第１ビア導体１０８は、その上に形成された導体ポスト３０と電気的に接続されている。
【００１８】
図２は第２ビア導体の部分拡大図である。第２ビア導体１０９は、第１ビア導体１０８と同様に、無電解めっき層１１１と電解めっき層１１２によって形成されている。第２ビア導体１０９の無電解めっき層１１１は、第１ビア導体１０８及びビア導体１０６ａ、１０６ｂ、１０７ａ、１０７ｂの無電解めっき層１１１と比べて、第２主面１２に近付くにつれ厚さが徐々に薄くなっている。第２ビア導体１０９の最小径側の表面１０９ａは、第２主面１２より凹んでおり、すなわち第２主面１２より低くなっている。最小径側の表面１０９ａの上には、表面処理層１１０が形成されている。表面処理層１１０としては、例えば、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／Ａｕ、またはＳｎなどの複数または単一の金属膜をめっき法により形成することにより行われてもよい。
【００１９】
図２に示すように、表面処理層１１０は、上方及び周囲から無電解めっき層１１１を包むように帽子状に形成されている。また、表面処理層１１０の一部は、無電解めっき層１１１と絶縁層１０４との隙間に入り込み、無電解めっき層１１１と密着されている。そして、表面処理層１１０の上表面１１０ａは、第２主面１２より外部に突出し、第２主面１２から露出している。なお、ここで、表面処理層１１０の上表面１１０ａは、第２主面１２と同一平面上に位置するように形成されてもよい。
【００２０】
導体ポスト３０は、円柱状に形成され、第１ビア導体１０８の最小径側の表面１０８ａの上に形成された銅箔４０と、該銅箔４０の上に形成されためっき層３１とからなる。めっき層３１は、例えば銅めっき層である。そして、導体ポスト３０の高さ（すなわち、第２主面１２から導体ポスト３０の頂面３０ａまでの距離）をｈとしたときに、５０μｍ＜ｈ＜２００μｍであることが好ましい。また、導体ポスト３０の直径は、第１ビア導体１０８の最小径よりも大きく、８０〜１５０μｍであることが好ましい。
【００２１】
図３はプリント配線板の部分平面図である。図３中のＸ−Ｘ線に沿う断面図は図１である。図３に示すように、第２主面１２から露出した表面処理層１１０の上表面１１０ａは、円形状に形成されている。該表面処理層１１０で被覆された第２ビア導体１０９の最小径側の表面１０９ａも、円形状に形成されている。そして、第２ビア導体１０９は、所定のピッチＰ１で積層体１０の中央部１０Ａに配列されている。一方、第１ビア導体１０８は、所定のピッチＰ２で積層体１０の外縁部１０Ｂに配列され、その最小径側の表面１０８ａは円形状に形成されている。第１ビア導体１０８の上に形成された導体ポスト３０は、第１ビア導体１０８と同じピッチで配列されている。そして、第１ビア導体１０８間のピッチＰ２は、第２ビア導体１０９間のピッチＰ１よりも大きい。ここでのピッチとは、隣接する第１ビア導体１０８同士又は第２ビア導体１０９同士の中心の距離を意味している。
【００２２】
表面処理層１１０の上表面１１０ａが第２主面１２より外部に突出するので、表面処理層１１０と該表面処理層１１０で被覆された第２ビア導体１０９は、電子部品と接続するための構造として用いられる。導体ポスト３０は、第１ビア導体１０８と共に、他の配線板と接続するための構造として用いられる。
【００２３】
図１に示すように、第２ビア導体１０９及びビア導体１０６ａ、１０７ａの一部は、絶縁層１００、１０２、１０４の積層方向に沿って直線状に積み重ねられてスタック構造をなし、他の一部は積層方向に沿って位置をずらしながら積み重ねてオフセット構造をなしている。一方、第１ビア導体１０８及びビア導体１０６ｂ、１０７ｂの一部は、積層方向に沿って直線状に積み重ねられてスタック構造をなしている。
【００２４】
ベース板２０は、金属板やプリプレグ材のような一定の強度を有する材料によって形成され、接着層２１を介して積層体１０の第１主面１１に貼り付けられている。ベース板２０及び接着層２１には、導体パッド１０１ａを露出するための開口部２０ａと、導体パッド１０１ｂを露出させるための開口部２０ｂが複数形成されている。図１に示すように、開口部２０ｂから露出する複数の導体パッド１０１ｂのうち、少なくとも一部は、ビア導体１０６ｂ、１０７ｂ、第１ビア導体１０８及び導体ポスト３０と同軸上に配置されている。
【００２５】
以上のように構成されたプリント配線板１では、積層体１０の第２主面１２の外縁部に導体ポスト３０が形成されているので、この導体ポスト３０を介して他の配線板と電気的に接続することができる。そして、導体ポスト３０は、従来の半田ボールのように溶融時に横方向に膨らむことがないので、隣接する導体ポスト３０間の電気的な短絡を防止しつつ、導体ポスト３０間の間隔を小さくことができる。従って、プリント配線板１の配線の微細化を図り易くなる。
【００２６】
加えて、導体ポスト３０は銅箔４０とめっき層３１とからなるので、第１ビア導体１０８とめっき層３１との間に銅箔４０が介在される。このため、第１ビア導体１０８にかかる応力を緩和させることができ、応力集中に起因する第１ビア導体１０８のクラックの発生を抑制することができ、接続信頼性を高める効果を期待できる。また、第２ビア導体１０９の最小径側の表面１０９ａに表面処理層１１０が形成されているので、第２ビア導体１０９の実装性を高めることができる。更に、表面処理層１１０の上表面１１０ａが第２主面１２より外部に突出するので、該表面処理層１１０を介して外部の電子部品との実装を行い易くなる。
【００２７】
また、積層体１０の第１主面１１に接着層２１を介してベース板２０が貼り付けられているので、ベース板２０はプリント配線板１の強度を高めることができ、材料の熱膨張係数の違い等による反りの発生を抑制することができる。その結果、プリント配線板１の導通検査を容易に実施することができると共に、導通検査の精度を高める効果を奏する。更に、ベース板２０及び接着層２１には導体パッド１０１ａ，１０１ｂを露出するための開口部２０ａ，２０ｂが形成されているので、プリント配線板１の反り発生を防止しつつ、これらの開口部２０ａ，２０ｂを通して導通検査を容易に実施することができる。
【００２８】
なお、導体ポスト３０と導体パッド１０１ｂとの間の導通検査を行う際には、例えば導通検査用メータの一方の端子を導体ポスト３０の頂面３０ａに接触させ、他方の端子を開口部２０ｂに差し込んで導体パッド１０１ｂに接触させて、これらの間の抵抗値を測定する。一方、表面処理層１１０と導体パッド１０１ａとの間の導通検査を行う際には、導通検査用メータの一方の端子を表面処理層１１０の上表面１１０ａに接触させ、他方の端子を開口部２０ａに差し込んで導体パッド１０１ａに接触させて、これらの間の抵抗値を測定する。
【００２９】
＜プリント配線板１の製造方法＞
以下、図４Ａ〜図６Ｅを参照しプリント配線板１の製造方法、電子部品の実装及び樹脂封止を説明する。以下に述べる各工程は、製造に用いられる第１ベース板６０、第２ベース板２０（すなわち、上述のベース板２０）及び第３ベース板２２の上下両側にそれぞれ実施されている。また、図４Ｄ及び図５Ｂにおいては、上側部分のみに符号を付しているが、下側部分の符号は上側部分と同じである。図５Ｃ〜図６Ｃにおいては、図面を見やすくするために、第３ベース板２２の上側のみを示す。
【００３０】
＜第１工程＞
まず、第１ベース板６０を用意する。第１ベース板６０は、例えば、ガラス入りのプリプレグ材からなっている。次に、第１ベース板６０の上下両側に、キャリア銅箔６２付きの銅箔４０を貼り付ける（図４Ａ参照）。なお、図示しないが、キャリア銅箔６２と銅箔４０との間には、剥離層が塗布されている。
【００３１】
＜第２工程＞
次に、セミアディティブ法（Semi Additive Process：SAP）を用いて銅箔４０の上に積層体１０を形成する。具体的には、まず、銅箔４０の上に層間樹脂フィルムを昇温しながら真空圧着ラミネートすることにより、絶縁層１０４を積層する。続いて、レーザ照射で絶縁層１０４の中央部に銅箔４０を露出させるためのビアホール１０４ａ、絶縁層１０４の外縁部に銅箔４０を露出させるためのビアホール１０４ｂを複数形成する。形成されるビアホール１０４ａ,１０４ｂは、それぞれ円錐台形状を呈し、その直径が第１ベース板６０から離れる方向に沿って拡がっている（図４Ｂ参照）。
【００３２】
次に、ビアホール１０４ａの内部に第２ビア導体１０９、ビアホール１０４ｂの内部に第１ビア導体１０８を形成すると共に、絶縁層１０４の上に配線層１０５ａ、１０５ｂを形成する（図４Ｃ参照）。具体的には、まず、絶縁層１０４の上表面、ビアホール１０４ａ,１０４ｂの内壁面及び露出された銅箔４０の上にパラジウムなどの触媒を付与させて、無電解めっき液に５〜６０分間浸漬させることにより、厚さ０．１〜５μｍの範囲で無電解めっき層１１１を形成する。続いて、無電解めっき層１１１の上に感光性レジスト層を積層し、露光現像処理でレジストパターンを形成する。
【００３３】
次に、無電解めっき層１１１を給電層として電解めっきを施すことにより、電解めっき層１１２を形成する。その後、レジストパターンを除去し、更にレジストパターンの除去によって露出された無電解めっき層１１１をエッチング処理で除去する。そして、絶縁層１０４の上表面に残された無電解めっき層１１１及び電解めっき層１１２は、配線層１０５ａ、１０５ｂを形成する。
【００３４】
一方、ビアホール１０４ａの内部に充填された無電解めっき層１１１及び電解めっき層１１２は第２ビア導体１０９、ビアホール１０４ｂの内部に充填された無電解めっき層１１１及び電解めっき層１１２は第１ビア導体１０８をそれぞれ形成する。この場合、形成された第１ビア導体１０８の最小径側の表面１０８ａ及び第２ビア導体１０９の最小径側の表面１０９ａ’は、それぞれ銅箔４０の上に位置している。なお、第２ビア導体１０９の最小径側の表面１０９ａ’は、上述した最小径側の表面１０９ａの前駆体であり、すなわち過剰エッチングにより削られる前の状態である。
【００３５】
次に、上述の方法を繰り返して行うことにより、積層体１０を形成する。ここでは、絶縁層１０４の下表面が積層体１０の第２主面１２、絶縁層１００の上表面が積層体１０の第１主面１１を構成する。そして、第１主面１１及び第２主面１２のうち、第２主面１２は銅箔４０側に向いている（すなわち、銅箔４０に最も近い）。
【００３６】
＜第３工程＞
次に、上述した方法で絶縁層１００の内部にビア導体１０６ａ,１０６ｂを形成すると共に、絶縁層１００の上表面（すなわち、積層体１０の第１主面１１）の上に複数の導体パッド１０１ａ，１０１ｂを含む配線層１０１を形成する（図４Ｄ参照）。
【００３７】
＜第４工程＞
次に、図４Ｄの矢印Ｆに沿って第１ベース板６０に形成された積層体１０の外周を切断することで、第１ベース板６０及びキャリア銅箔６２を剥離させる。その剥離によって、銅箔４０が露出する。
【００３８】
＜第５工程＞
次に、接着層２１が形成された第２ベース板２０を用意する。第２ベース板２０には、例えば、金属板やプリプレグ材のような一定の強度を有する材料が用いられる。続いて、この第２ベース板２０を積層体１０の第１主面１１に貼り付ける状態で該第１主面１１上に形成された導体パッド１０１ａ，１０１ｂを露出させるように、第２ベース板２０及び接着層２１に開口部２０ａ,２０ｂを事前に形成する（図５Ａ参照）。なお、図５Ａに示す第２ベース板２０及び接着層２１が開口部２０ａ，２０ｂによって個々に分断されるように見えるが、実際に繋がっている状態である。また、開口部２０ａ，２０ｂの開口サイズは、導体パッド１０１ａ，１０１ｂのサイズに応じて調整することが可能である。
【００３９】
＜第６工程＞
次に、接着層２１を介して第２ベース板２０を積層体１０の第１主面１１に貼り付ける。そして、第２ベース板２０が第１主面１１に貼り付けられた状態では、導体パッド１０１ａは第２ベース板２０及び接着層２１に形成された開口部２０ａから露出し、一方、導体パッド１０１ｂは開口部２０ｂから露出する。
【００４０】
続いて、両面に接着層２３が形成された第３ベース板２２を用意する。第３ベース板２２には、第２ベース板２０と同様に、金属板やプリプレグ材のような一定の強度を有する材料が用いられる。次に、積層体１０の第１主面１１に貼り付けられた状態の第２ベース板２０を、接着層２３を介して第３ベース板２２に固定させる。このとき、銅箔４０は、第３ベース板２２から最も離れる側に位置することになる（図５Ｂ参照）。
【００４１】
＜第７工程＞
次に、第２ビア導体１０９の最小径側の表面を露出させる。具体的には、まず、銅箔４０の上に感光性レジスト層３２を塗布し、その後に露光現像処理を行うことにより、第２主面１２の中央部に配置される銅箔４０（すなわち、第２ビア導体１０９に対応する銅箔４０）を露出するための開口部３２ａを形成する。次に、開口部３２ａから露出する銅箔４０をエッチングで除去し、第２ビア導体１０９の最小径側の表面１０９ａを露出させる（図５Ｃ参照）。
【００４２】
図５Ｄは図５Ｃに示す第２ビア導体１０９の部分拡大図である。開口部３２ａから露出する銅箔４０をエッチングする際に、過剰エッチングでエッチング液が無電解めっき層１１１に接触し、無電解めっき層１１１の上表面及び側面の一部が削られている。これによって、無電解めっき層１１１の上表面１１１ａ（すなわち、第２ビア導体１０９の最小径側の表面１０９ａ）は第２主面１２より凹むようになっている。また、無電解めっき層１１１の側面と絶縁層１０４との間には断面楔状の隙間が形成されている。
【００４３】
続いて、第２ビア導体１０９の最小径側の表面１０９ａの上に表面処理層１１０を形成する（図５Ｅ参照）。表面処理層１１０としては、例えば、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／Ａｕ、またはＳｎなどの複数または単一の金属膜をめっき法により形成することで行われる。そして、形成された表面処理層１１０は、無電解めっき層１１１の上方及び周囲から該無電解めっき層１１１を包むようになっている。また、表面処理層１１０の一部は、無電解めっき層１１１と絶縁層１０４との隙間に入り込み、無電解めっき層１１１と密着されている。このとき、表面処理層１１０を介して外部の電子部品との実装を行い易くするために、その上表面１１０ａが第２主面１２より外部に突出するように該表面処理層１１０を形成することが好ましい。
【００４４】
＜第８工程＞
次に、銅箔４０上であって第１ビア導体１０８に接する位置に導体ポスト３０を形成する。具体的には、まず、銅箔４０、第２ビア導体１０９及び第２主面１２の上に感光性レジスト層４１を塗布する。その後、感光性レジスト層４１の第１ビア導体１０８に接する位置に、露光現像処理で開口部４１ａを複数形成する（図６Ａ参照）。このとき、形成される開口部４１ａの直径を、第１ビア導体１０８の最小径より大きくする。続いて、銅箔４０を給電層として電解銅めっきを施すことにより、開口部４１ａの内部にめっき層３１を形成する。そして、形成されためっき層３１と銅箔４０は、導体ポスト３０を構成する。その後、めっき層３１の表面を研磨することにより、導体ポスト３０の高さを調整する。このように銅箔４０をそのまま給電層として使用することで、新たに給電層を設ける必要がないので、工程の簡略化を図ることができる。
【００４５】
＜第９工程＞
次に、例えばモノエタノールアミンを含む溶液を用いて、残った感光性レジスト層４１を除去する（図６Ｂ参照）。その後、露出された銅箔４０のうち、導体ポスト３０に接する部分以外を選択エッチングで除去する（図６Ｃ参照）。ここで、導体ポスト３０に接する部分とは、平面視で銅箔４０のめっき層３１と重なる部分である。
【００４６】
次に、接着層２３を除去することにより、第３ベース板２２を取り外す。これによって、プリント配線板１が作製される。続いて、上述したように導体ポスト３０と導体パッド１０１ｂとの間の導通検査、表面処理層１１０と導体パッド１０１ａとの間の導通検査をそれぞれ行う。次に、導通検査に合格したプリント配線板１に対し、半田バンプ５３を介して電子部品５１を表面処理層１１０と実装させることにより、該電子部品５１の端子５２を第２ビア導体１０９と電気的に接続させる（図６Ｄ参照）。続いて、実装された電子部品５１と導体ポスト３０とを封止樹脂層５４で封止する。具体的には、電子部品５１、半田バンプ５３、及び導体ポスト３０等を覆うように積層体１０の第２主面１２にモールド樹脂を塗布し、封止樹脂層５４を形成する（図６Ｅ参照）。
【００４７】
封止樹脂層５４の形成時に、その上表面５４ａを導体ポスト３０の頂面３０ａと同一平面上に揃えるように封止樹脂層５４を形成すれば良い。或いは、導体ポスト３０の頂面３０ａを覆うまでに封止樹脂層５４を形成し、その後、封止樹脂層５４の上表面５４ａと導体ポスト３０の頂面３０ａとを同一平面上に揃えるように、封止樹脂層５４と導体ポスト３０とを研磨しても良い。
【００４８】
＜第１０工程＞
次に、接着層２１を除去することにより、第２ベース板２０を取り外す。
【００４９】
上述の製造方法では、製造の段階に合わせて一定の強度を有する第１ベース板６０、第２ベース板２０及び第３ベース板２２を用いるので、材料の熱膨張係数の違い等による反りの発生を抑制することができる。また、第２ベース板２０に導体パッド１０１ａ，１０１ｂを露出するための開口部２０ａ，２０ｂが形成されているので、プリント配線板１の反り発生を防止しつつ、第２ベース板２０の貼り付けによる導通検査への影響を低減することができる。更に、電子部品５１の実装及び封止樹脂層５４の形成の際に、ベース板２０を積層体１０の第１主面１１に貼り付けた状態で行うので、反りの発生を抑制でき、実装性を向上する効果も期待できる。
【００５０】
＜第２実施形態＞
図７は第２実施形態に係るプリント配線板を示す概略断面図である。本実施形態に係るプリント配線板２と第１実施形態との相違点は、ベース板２０を有しないことである。本実施形態に係るプリント配線板２は、例えば上述の第１０工程に示すようにプリント配線板１を作製した後に、電子部品５１の実装及び封止樹脂層５４の形成を行わずに、接着層２１及びベース板２０を除去することにより作製される。このように構成されたプリント配線板２は上述の第１実施形態と同様な作用効果を得られる。
【００５１】
＜第３実施形態＞
図８は第３実施形態に係るプリント配線板を示す概略断面図である。本実施形態に係るプリント配線板３と第２実施形態との相違点は、積層体１０が絶縁層１０４を一層のみ有することである。この場合には、絶縁層１０４の下表面は積層体１０の第１主面１１、その上表面は第２主面１２を構成する。配線層１０５ａ、１０５ｂは、特許請求の範囲に記載の「第１導体パッド」に相当するものになる。このように構成されたプリント配線板３は上述の第１実施形態と同様な作用効果を得られる。
【００５２】
以下、図９及び図１０を参照して、第２実施形態のプリント配線板２を用いたＰＯＰ構造の半導体パッケージを説明する。
【００５３】
図９に示す例では、積層体１０の第２主面１２側に電子部品５１が実装されている。電子部品５１の端子５２は、半田バンプ５３を介して表面処理層１１０と電気的に接続されている。更に、積層体１０の第２主面１２の上には、封止樹脂層５４が設けられている。そして、電子部品５１及び半田バンプ５３は、封止樹脂層５４の内部に封止されている。一方、導体ポスト３０は、頂面３０ａを除き封止樹脂層５４によって封止されている。頂面３０ａは、封止樹脂層５４の上表面５４ａと同一平面上に位置し、外部に露出している。
【００５４】
このように構成された半導体パッケージ４では、導体ポスト３０及び電子部品５１等は、封止樹脂層５４によって保護されるので、振動や衝撃等から守られる。また、導体ポスト３０の頂面３０ａが封止樹脂層５４の上表面５４ａと同一平面上に位置し外部に露出するので、導体ポスト３０と他の配線板との実装を容易に行える。なお、半導体パッケージ４は、例えば上述の図６Ｄ、図６Ｅに示す方法で作製し後に第２ベース板２０を取り外すことによって、作製される。
【００５５】
図１０に示す例では、積層体１０の第２主面１２に電子部品５１が実装され、電子部品５１、半田バンプ５３及び導体ポスト３０は、封止樹脂層５５の内部に封止されている。封止樹脂層５５には、導体ポスト３０の頂面３０ａと側面の一部とを露出させる開口部５５ｂが形成されている。
【００５６】
このように構成された半導体パッケージ５では、導体ポスト３０と第２ビア導体１０９に実装された電子部品５１とが封止樹脂層５５によって封止されるので、導体ポスト３０及び電子部品５１は封止樹脂層５５に保護され、外部の衝撃等から守られる。また、導体ポスト３０の頂面３０ａも外部に露出しているので、封止樹脂層５５に保護されると共に、導体ポスト３０と他の配線板との実装を容易に行える。
【００５７】
半導体パッケージ５は、例えば以下の方法で作製される。すなわち、まず、半田バンプ５３を介して電子部品５１を表面処理層１１０と実装させる。次に、電子部品５１及び導体ポスト３０等を封止樹脂層５５で封止した後に、レーザ加工で開口部５５ｂを形成し、導体ポスト３０の先端と側面の一部とを外部に露出させる。最後に、第２ベース板２０を取り外す。
【００５８】
以上、本発明の実施形態について詳述したが、本発明は、上述の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。例えば、上述したプリント配線板１の製造方法では、接着層２１及び第２ベース板２０に導体パッド１０１ａ,１０１ｂを露出させる開口部２０ａ,２０ｂを事前に形成した後に、該第２ベース板２０を積層体１０に貼り付けることについて説明したが、開口部を形成せずに第２ベース板を積層体１０に貼り付けて、導通検査前にレーザ加工でこれらの開口部を形成しても良い。また、必要に応じて積層体１０の第２主面１２の上にソルダーレジスト層を更に形成しても良い。更に、上述の実施例では、第２ビア導体１０９の最小径側の表面１０９ａに表面処理層１１０が形成された例を挙げて説明したが、表面処理層１１０を形成しなくてもよい。
【符号の説明】
【００５９】
１，２，３    プリント配線板
４，５    半導体パッケージ
１０    積層体
１０Ａ    中央部
１０Ｂ    外縁部
１１    第１主面
１２    第２主面
２０    ベース板（第２ベース板）
２０ａ，２０ｂ    開口部
２１    接着層
３０    導体ポスト
３１    めっき層
４０    銅箔
５１    電子部品
６０    第１ベース板
６２    キャリア銅箔
１００，１０２，１０４    絶縁層
１０１    配線層
１０１ａ，１０１ｂ    導体パッド
１０３ａ，１０３ｂ，１０５ａ，１０５ｂ    配線層
１０６ａ，１０６ｂ，１０７ａ，１０７ｂ    ビア導体
１０８    第１ビア導体
１０８ａ    最小径側の表面
１０９    第２ビア導体
１０９ａ    最小径側の表面
１１０    表面処理層
１１０ａ    上表面
１１１    無電解めっき層
１１２    電解めっき層
【図１】
2017152536.tif 000003
【図２】
2017152536.tif 000004
【図３】
2017152536.tif 000005
【図４Ａ】
2017152536.tif 000006
【図４Ｂ】
2017152536.tif 000007
【図４Ｃ】
2017152536.tif 000008
【図４Ｄ】
2017152536.tif 000009
【図５Ａ】
2017152536.tif 000010
【図５Ｂ】
2017152536.tif 000011
【図５Ｃ】
2017152536.tif 000012
【図５Ｄ】
2017152536.tif 000013
【図５Ｅ】
2017152536.tif 000014
【図６Ａ】
2017152536.tif 000015
【図６Ｂ】
2017152536.tif 000016
【図６Ｃ】
2017152536.tif 000017
【図６Ｄ】
2017152536.tif 000018
【図６Ｅ】
2017152536.tif 000019
【図７】
2017152536.tif 000020
【図８】
2017152536.tif 000021
【図９】
2017152536.tif 000022
【図１０】
2017152536.tif 000023