(57)【要約】【課題】  伝送される受信データのデータ量を低減し、センサ装置及びセンサシステムの処理能力の向上を図ることができるセンサ装置、センサシステム及び受信データ伝送方法を提供する。【解決手段】  センサ装置１は、入力される各チャネルの受信データと前回入力された各チャネルの受信データとの差分データを複数チャネル分まとめた差分ブロックデータを生成する差分ブロックデータ生成部１４と、差分ブロックデータ生成部１４から入力された差分ブロックデータ中の各チャネルの差分データを前回の復元受信データに加算して元の受信データを復元する差分データ加算部２１と、復元された複数チャネル分の受信データの処理を行うデータ処理部２２と、を有する。【選択図】      図１
2017020969.tif 000002
【特許請求の範囲】
【請求項１】
入力される各チャネルの受信データと前回入力された各チャネルの受信データとの差分データを複数チャネル分まとめた差分ブロックデータを生成する差分ブロックデータ生成部と、
差分ブロックデータ生成部から入力された差分ブロックデータ中の各チャネルの差分データを前回の復元受信データに加算して元の受信データを復元する差分データ加算部と、
復元された複数チャネル分の受信データの処理を行うデータ処理部と、
を有するセンサ装置。
【請求項２】
前記差分データのビット長を切り替え制御するビット長制御部を有する請求項１に記載のセンサ装置。
【請求項３】
１スキャンごとに、各チャネルの前記差分データの値を予め定められた閾値に基づいて判定する差分データ検知部を有する請求項２に記載のセンサ装置。
【請求項４】
前記差分ブロックデータ生成部は、
連続して受信した各チャネルの２つの受信データの差分データを生成する差分データ生成部と、
複数のチャネルの前記差分データ生成部から入力される差分データを連結してブロックデータを生成するブロックデータ生成部と、
を有する請求項１から３のいずれかに記載のセンサ装置。
【請求項５】
前記差分ブロックデータ生成部は、
複数のチャネルの前記受信データを連結してブロックデータを生成するブロックデータ生成部と、
ブロックデータ生成部から連続して受信した２つの前記ブロックデータの差分ブロックデータを生成する差分ブロックデータ生成部と、を有する請求項１から３のいずれかに記載のセンサ装置。
【請求項６】
複数のＲＡＭに前記差分ブロックデータを順次格納し一つのＲＡＭに格納している間に格納済みの他のＲＡＭから前記差分ブロックデータを読出し前記差分データ加算部に出力する伝送処理部を有する請求項１から５のいずれかに記載のセンサ装置。
【請求項７】
入力される各チャネルの受信データと前回入力された各チャネルの受信データとの差分データを複数チャネル分まとめた差分ブロックデータを生成する差分ブロックデータ生成部を有するセンサ部と、
差分ブロックデータを伝送するネットワークと、
前記差分ブロックデータを前記ネットワークに出力する伝送処理部と、
入力された前記差分ブロックデータ中の各チャネルの差分データを、前回の復元受信データに加算して元の受信データを復元する差分データ加算部と、復元された複数チャネル分の受信データの処理を行うデータ処理部と
を有するセンサシステム。
【請求項８】
前記伝送処理部は、複数のＲＡＭに前記差分ブロックデータを順次格納し一つのＲＡＭに格納している間に格納済みの他のＲＡＭから前記差分ブロックデータを読出し前記ネットワークに出力する請求項７に記載のセンサシステム。
【請求項９】
マトリクスに面配列された送受信デバイスと、
前記送受信デバイスから送信する信号パターンを発生する送信パターン発生部と、
前記ネットワークを介して前記信号パターンを制御する制御部と、
前記送受信デバイスから送信パターンを送信させる送信パルス及び前記送受信デバイスに信号を受信させる受信スキャン・トリガを発生する受信データ入力処理部と、
を有する請求項６又は７に記載のセンサシステム。
【請求項１０】
入力される各チャネルの受信データと前回入力された各チャネルの受信データとの差分データを複数チャネル分まとめた差分ブロックデータを生成して、受信データを処理する受信データ処理部に伝送し、受信データ処理部に入力された差分ブロックデータ中の各チャネルの差分データを前回復元した各チャネルの受信データに加算して元の受信データを復元する受信データ伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ装置、センサシステム及び受信データ伝送方法に関し、特に複数のセンサからの受信データを伝送するセンサ装置、センサシステム及び受信データ伝送方法に関する。
【背景技術】
【０００２】
レーダ装置やソナー装置等のセンサ装置の受信系においては、アレー状に並べられた複数の送受信用デバイスで受信した受信データを受信データ処理部に伝送し、目標物体の方位、目標物体までの距離を算出している。
【０００３】
例えば特許文献１にこの種の装置が開示されている。素子アレーを構成する送受信素子Ｅ１，Ｅ２は、水平方向に沿って、探査波の半波長以上の間隔で配置される。受信部は、送受信素子Ｅ１、Ｅ２からの受信信号を直交復調して復調信号Ｒ１、Ｒ２を生成する復調部を備えている。また距離算出部は、各復調部からの復調信号Ｒ１，Ｒ２に基づいて、目標物体までの距離Ｌを算出する。方位算出部は、各復調部からの復調信号Ｒ１，Ｒ２に基づいて、目標物体が存在する方位θを算出する。位置変換部は、距離算出部にて算出された距離Ｌ、及び方位算出部にて算出された方位（水平方位）θに基づき、当該装置の位置を原点とする直交座標系で表された目標物体の位置を表す位置データ（ｘ，ｙ）を生成する。
【０００４】
また特許文献２に開示されている電波探知装置は、フェイズドアレイアンテナおよびマルチアンテナによりそれぞれ到来電波を受信すると、受信部は、それぞれの受信信号から目標の信号を検波する。相関処理部は、両検波信号の周波数、パルス幅、パルス繰り返し周波数、パルス到達時刻について相関処理を行い、同一目標が存在するか否かを調べる。同一目標が存在した場合、真方位算出部は、予め保有している仰角ごとの真の方位と推定方位の方位差から、真の方位を算出する。
【０００５】
また特許文献３に開示されているレーダ装置は、ｎ個の受信アンテナによって、対象物から到来する反射波を受信する。受信波取得部は、サンプリング信号に同期して入力される各受信アンテナ各々に対応した各チャンネルのビート信号を、所定のサンプリング周波数でＡ／Ｄ変換し、信号処理部は、記憶部の波形記憶領域に、各受信アンテナに対応したチャンネルごとに格納する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−０１８０５８号公報
【特許文献２】特開２００９−２３６５４３号公報
【特許文献３】特開２００８−０７６０９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら特許文献１には、複数の送受信素子Ｅ１、Ｅ２から各復調部を経由して距離算出部及び方位算出部にデータが伝送されるが、その伝送データに関してデータ量を低減する構成については開示されていない。また特許文献２にも、フェイズドアレイアンテナおよびマルチアンテナから相関処理部にデータが伝送されるが、その伝送データに関してデータ量を低減する構成については開示されていない。また特許文献３にも、受信アンテナ各々から信号処理部にデータが伝送されるが、その伝送データに関してデータ量を低減する構成については開示されていない。
【０００８】
本発明は、伝送される受信データのデータ量を低減し、センサ装置及びセンサシステムの処理能力の向上を図ることができるセンサ装置、センサシステム及び受信データ伝送方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の１態様であるセンサ装置は、入力される各チャネルの受信データと前回入力された各チャネルの受信データとの差分データを複数チャネル分まとめた差分ブロックデータを生成する差分ブロックデータ生成部と、差分ブロックデータ生成部から入力される差分ブロックデータ中の各チャネルの差分データを前回復元した各チャネルの受信データに加算して元の受信データを復元する差分データ加算部と、復元された複数チャネル分の受信データに基づいて目標物体の方位及び距離を算出する受信信号処理部と、を有する。
【００１０】
また本発明の他の態様である受信データ伝送方法は、入力される各チャネルの受信データと前回入力された各チャネルの受信データとの差分データを複数チャネル分まとめた差分ブロックデータを生成して受信データを処理する受信データ処理部に伝送し、受信データ処理部に入力された差分ブロックデータ中の各チャネルの差分データを前回復元した各チャネルの受信データに加算して元の受信データを復元する受信データ伝送方法。
【００１１】
本発明の１態様であるセンサシステムは、入力される各チャネルの受信データと前回入力された各チャネルの受信データとの差分データを複数チャネル分まとめた差分ブロックデータを生成する差分ブロックデータ生成部を有するセンサ部と、差分ブロックデータを伝送するネットワークと、差分ブロックデータをネットワークに出力する伝送処理部と、入力された差分ブロックデータ中の各チャネルの差分データを、各チャネル対応のバッファに保持している前回の復元受信データに加算して元の受信データを復元し、各チャネル対応のバッファに保持する差分データ加算部と、復元された複数チャネル分の受信データの処理を行う受信データ処理部と、を有する。
【発明の効果】
【００１２】
本発明の上記態様によれば、伝送される受信データのデータ量を低減し、センサ装置及びセンサシステムの処理能力の向上を図ることができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、第１の実施形態の構成を示すブロック図である。
【図２】図２は、図１の受信センサを配列したアンテナの一例を示す図である。
【図３】図３は、図１の受信データ生成部の構成の一例を示すブロック図である。
【図４】図４は、図１の差分データ生成部、差分ブロックデータ生成部及び差分データ加算部の構成の一例を示すブロック図である。
【図５】図４の差分ブロックデータ生成の動作を示す図である。
【図６】図６は、第２の実施形態の構成を示すブロック図である。
【図７】図７は、図６の差分データ生成部の構成の一例を示すブロック図である。
【図８】図８は、第３の実施形態の構成を示すブロック図である。
【図９】図９は、図８のブロックデータ生成部及び差分ブロックデータ生成部の構成の一例を示すブロック図である。
【図１０】図１０は、第４の実施形態の構成を示すブロック図である。
【図１１】図１１は、図１０の伝送処理部のデータフローの動作の一例を示すタイミングチャートである。
【図１２】図１２は、第５の実施形態の構成を示すブロック図である。
【発明を実施するための形態】
【００１４】
本発明の実施形態は、多チャネルのアクティブセンサ装置、パッシブセンサ装置等の受信系を例として説明する。アクティブセンサ装置は、覆域内に信号を送信し、覆域内のターゲットで反射した信号を１ｃｈからＮｃｈまでの全チャネルの各受信センサ１１でシーケンシャルに予め定められた周期で繰り返し掃引受信する。パッシブセンサ装置は、信号を送信することなく、覆域内のターゲットからの信号を１ｃｈからＮｃｈまでの全チャネルの各受信センサ１１でシーケンシャルに予め定められた周期で繰り返し掃引受信する。掃引受信の周期は、覆域内のターゲットからの信号またはターゲットで反射した信号に基づいて所望の分解能で方位探知及び距離算出できる周期とする。
【００１５】
図１は、本発明の第１の実施形態のセンサ装置の構成を示すブロック図である。本実施形態のセンサ部１は、図１に示すように、受信センサ１１、受信データ生成部１２、差分データ生成部１３、差分ブロックデータ生成部１４を備えている。また受信データ処理部２は、差分データ加算部２１、データ処理部２２を備えている。
【００１６】
本実施形態の受信センサ１１、受信データ生成部１２及び差分データ生成部１３は、図１に示すように、１ｃｈからＮｃｈのＮ個のチャネル系統に対応してＮ個備えられる。
【００１７】
各受信センサ１１は、予め定められた周期で信号を受信し、電気信号に変換して出力する。図２は、図１の受信センサを配列したアンテナの一例を示す図である。図２は、６４チャンネルの受信センサ１１をアンテナ１０に配列した例である。図２に示すように、アンテナ１０に６４個の送受信用デバイス１１を８行８列マトリクスに面配列させる。
【００１８】
受信データ生成部１２は、所要の周波数帯域成分を選択増幅後に信号のサンプリングデータをＡ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換出力する。図３は、図１の受信データ生成部の構成の一例を示すブロック図である。図３に示すように、受信データ生成部１２は、受信データ生成部１２は、プリセレクタ１２１、帯域通過フィルタのバンドパスフィルタ１２２、アンプ１２３、Ａ／Ｄ変換器１２４を備えている。アンプ１２３は、受信センサから入力された受信信号のうちプリセレクタ１２１及びバンドパスフィルタ１２２を通過した所定の帯域の信号を増幅する。Ａ／Ｄ変換器１２４は、増幅された信号をサンプリングしＡ／Ｄ変換して受信データを出力する。
【００１９】
差分データ生成部１３は、連続して受信した２つの受信データのうち、例えば、新しいデータから古いデータを差し引いて差分データを生成する。差分データは、受信した２つの受信データの差分であるため、受信データ生成部１２から出力される受信データと比較して短いビット長のデータとなる。例えば、受信データ生成部１２から出力される受信データが３２ビットの場合、差分信号は１６ビット又は８ビット以下となる。したがって、差分データを伝送する構成とすることにより、そのまま受信データを伝送する構成より、伝送するデータ量を少なくすることができる。
【００２０】
図４は、図１の差分データ生成部１３、差分ブロックデータ生成部１４及び差分データ加算部２１の構成の一例を示すブロック図である。図４に示すように、差分データ生成部１３は、Ｓ／Ｐ（Ｓｅｒｉａｌ／Ｐａｒａｌｌｅｌ）変換バッファ１３１、１３２、差分シリアルデータ生成バッファ１３３を備えている。２個のＳ／Ｐ変換バッファ１３１、１３２は、連続する２スキャン分の受信データをシリアルデータからパラレルデータに変換して格納する。差分シリアルデータ生成バッファ１３３は、Ｓ／Ｐ変換バッファ１３１、１３２に格納されたデータを読出し、差分データを算出しパラレルデータとして格納する。後述のＰ／Ｓ変換信号が入力されると格納した差分データをパラレルデータからシリアルデータに変換し、出力制御信号が入力されると変換した差分データのシリアルデータを出力する。
【００２１】
差分ブロックデータ生成部１４は、１ｃｈからＮｃｈのＮ個のチャネル系統に対応してＮ個備えられた差分データ生成部１３からの差分データを連結して、１スキャン分の差分データのブロックデータを生成する。図４に示すように差分ブロックデータ生成部１４は、マルチプレクサ１４１と、バッファ制御部１４２を備えている。マルチプレクサ１４１は、Ｎ個の差分データ生成部１３を選択し差分データ生成部１３から入力される差分データを出力する。バッファ制御部１４２は、Ｐ／Ｓ（Ｐａｒａｌｌｅｌ／Ｓｅｒｉａｌ）変換信号及び出力制御信号を差分シリアルデータ生成バッファ１３３に出力する。
【００２２】
図５は、図４の差分ブロックデータ生成部の動作を示す図である。図５に示すように、バッファ制御部１４２は、受信センサ１１が周期的にスキャンされ受信信号が出力された後に、Ｎ個の差分シリアルデータ生成バッファ１３３に同じタイミングでＰ／Ｓ変換信号を出力する。すなわちｎｃｈについて、ｋ−１回目のスキャン時に、受信データＲＤｎ，ｋ−１、ｋ回目のスキャン時に、受信データＲＤｎ，ｋが出力される。
【００２３】
バッファ制御部１４２は、ｋ回目のスキャン時にＰ／Ｓ変換信号を出力した後に、Ｎ個の差分シリアルデータ生成バッファ１３３に所定の順番、例えば、チャンネル番号の数字の小さい順に、順次、出力制御信号（図示せず）を出力する。各チャネルの差分シリアルデータ生成バッファ１３３は、図５に示すように、所定の順番、例えば、チャンネル番号の数字の小さい順に１ｃｈから６４ｃｈまで、順次、差分データＤＤｎ，ｋを出力する。
【００２４】
マルチプレクサ１４１は、図５に示すように差分データＤＤｎ，ｋを出力する差分データ生成部１３を順次、選択する。差分ブロックデータ生成部１４は、１ｃｈからＮｃｈのＮ個の差分データＤＤｎ，ｋを連結して、１スキャン分の差分データのブロックデータを生成する。なお図２に示すように８行８列に面配列された場合、１列分ずつ、すなわち８チャネルずつ、差分データを連結し、間隔をあけて次の１列分の差分データを連結し、全部の列の差分データを連結して出力してもよい。
【００２５】
この場合、バッファ制御部１４２は、１ｃｈの差分データＤＤ１，ｋに連続して次のチャネル、例えば２ｃｈの差分データＤＤ２，ｋが出力されるよう出力制御信号を出力し、２ｃｈの差分データＤＤ２，ｋに連続して次のチャネル、例えば３ｃｈの差分データＤＤ３，ｋが出力されるよう出力制御信号を出力する。このようにして、８ｃｈまで連続して差分データが出力される。マルチプレクサ１４１は、差分データＤＤｎ，ｋを出力する差分データ生成部１３を順次、選択することにより、８つの差分データは連結されて、列ベクトルｇｋ，１としてマルチプレクサ１４１から出力される。
【００２６】
次にバッファ制御部１４２は、間隔をあけて９ｃｈから１６ｃｈまで連続して差分データＤＤ２，ｋが出力されるよう出力制御信号を出力する。マルチプレクサ１４１は、差分データＤＤｎ，ｋを出力する差分データ生成部１３を順次、選択することにより、８つの差分データは連結されて、列ベクトルｇｋ，２としてマルチプレクサ１４１から出力される。このようにして差分ブロックデータ生成部１４から８つの列ベクトルが間隔をあけて連結して出力される。
【００２７】
受信データ処理部２は、差分データ加算部２１を具備し、１スキャン分のブロックデータ単位に各チャネルの差分信号サンプリングデータを逐次加算する和分処理を行って、元の受信データを復元する。図４に示すように差分データ加算部２１は、１ｃｈからＮｃｈのＮ個のチャネル系統に対応してＮ個備えられたバッファ２１１及び加算部２１２を備えている。
【００２８】
各バッファ２１１は、１つ前の１スキャンのとき復元された各チャネルの受信データを保持する。加算部２１２は、新たな１スキャンの差分ブロックデータが入力されると、対応するチャネルの差分データを抽出する。加算部２１２は、各バッファ２１１に保持されている一つ前のスキャンのとき復元された各チャネルの受信データと、新たな１スキャンの差分データとを逐次加算して各チャネルの受信データを復元する和分処理を行う。各チャネルの加算部２１２は、復元された各チャネルの受信データをデータ処理部２２に出力する。また各バッファ２１１は、保持するデータを、新たに復元された各チャネルの受信データに書き替える。
【００２９】
データ処理部２２は、復元した和分処理後の受信データをフローティング変換処理し、浮動小数点のパラレルデータに変換する。またデータ処理部２２は、変換された浮動小数点のパラレルデータを用いてリアルタイムに６４ｃｈフェーズドアレイ処理を行う。またデータ処理部２２は、フェーズドアレイ処理により得られた覆域内のターゲットの方位探知・識別結果、ターゲットで反射した探知方位・距離等の信号データを格納保持してもよい。またデータ処理部２２は、６４ｃｈフェーズドアレイ処理されていない生信号データを格納保持することもできる。
【００３０】
以上、説明したように第１の実施形態の構成によれば、受信センサが繰り返しスキャンされて生成された受信データから、連続する２スキャン分の受信データの差分データを生成して、受信データを処理する受信データ処理部まで差分データを伝送する。このことでビット長の短い差分データが伝送されるため、伝送するデータ量が減らせる。データ伝送量が減らせることで受信センサのスキャンレートを上げることができ、方位・距離探知の分解能、識別性能の向上が期待できる。
【００３１】
次に、本発明の第２の実施の形態について図面を参照して説明する。図６は、第２の実施形態の構成を示すブロック図である。本実施形態は、図６に示すようにセンサ部３に差分データのビット長を切り替え制御するビット長制御部３２を備える点で第１の実施形態と異なる。本実施形態のセンサ部３は、図６に示すように、受信センサ１１、受信データ生成部１２、差分データ生成部３１、差分ブロックデータ生成部１４及びビット長制御部３２を備えている。また受信データ処理部２は、第１の実施形態と同様、差分データ加算部２１、データ処理部２２を備えている。受信センサ１１、受信データ生成部１２、差分ブロックデータ生成部１４、差分データ加算部２１及びデータ処理部２２は第１の実施形態と同様である。
【００３２】
図７は、図６の差分データ生成部３１の構成の一例を示すブロック図である。図７に示すように本実施形態の差分データ生成部３１は、１スキャンごとに、各チャネルの差分シリアルデータ生成バッファ１３３から出力される差分データの値が予め定められた閾値以内、例えば±１２７以内（すなわち８ビット以下）か判定する差分データ検知部３１１を備える。各チャネルの差分データ検知部３１１は、判定した結果を状態ステータスとしてビット長制御部３２に出力する。ビット長制御部３２は、全チャネルの状態ステータスに応じ予め設定した閾値パラメータに基づいて差分データのビット長を、例えば１６ビット又は８ビットに切り替え制御する。
【００３３】
なおビット長制御部３２は、各チャネルの差分シリアルデータ生成バッファ１３３は、ビット長を短くする第１の閾値と、ビット長を長くする第２の閾値を、異なる値に設定してもよい。例えば、第１の閾値は、全スキャンに亘って状態ステータスが８ビット以下となる連続送信パルス周期数についての閾値とし、第２の閾値は、送信パルス周期内の全スキャンの状態ステータスが８ビット長を超える度数についての閾値とする。ビット長制御部３２は、全スキャンに亘って状態ステータスが８ビット以下となる連続送信パルス周期数が第１の閾値を超えると、差分データのビット長を、例えば８ビットに切り替える指示を出力する。また、送信パルス周期内の全スキャンの状態ステータスが８ビット長を超える度数が第２の閾値を超えると、差分データのビット長を、例えば１６ビットに切り替える指示を出力する。ビット長を切り替える指示は、差分データ生成部３１のＳ／Ｐ変換バッファ１３１、１３２、差分データ検知部３１１、差分ブロックデータ生成部１４及び受信信号処理部２の差分データ加算部２１に出力する。
これらの閾値はプログラマブルに設定可能な構成としてもよい。
【００３４】
以上、説明したように第２の実施形態の構成によれば、第１の実施形態と同様な効果が得られると共に、１スキャンごとに各チャネルの差分データの値が予め定められた閾値以内か判定した状態ステータスに応じ、予め設定した閾値パラメータに基づいて差分データのビット長を切り替え制御する。このことで差分データの値が小さい状態が続く場合、更に伝送効率向上等に効果的な短いビット長にすることができる。
【００３５】
次に、本発明の第３の実施の形態について図面を参照して説明する。図８は、第３の実施形態の構成を示すブロック図である。本実施形態は、まず複数の受信データ生成部１２から入力される受信データを連結してブロックデータを生成し、次に２スキャン分の受信データのブロックデータから差分ブロックデータを生成する点で第１の実施形態と異なる。
【００３６】
図８に示すように本実施形態のセンサ部４は、受信センサ１１、受信データ生成部１２、ブロックデータ生成部４１、差分ブロックデータ生成部４２を備えている。また受信データ処理部２は、第１の実施形態と同様、差分データ加算部２１、データ処理部２２を備えている。受信センサ１１、受信データ生成部１２、差分データ加算部２１及びデータ処理部２２は第１、第２の実施形態と同様である。
【００３７】
図９は、図８のブロックデータ生成部４１及び差分ブロックデータ生成部４２の構成の一例を示すブロック図である。図９に示すように、ブロックデータ生成部４１は、１ｃｈからＮｃｈのＮ個のチャネル系統に対応してＮ個備えられたＳ／Ｐ変換バッファ４１１と、マルチプレクサ４１２と、バッファ制御部４１３を備えている。
【００３８】
Ｎ個のＳ／Ｐ変換バッファ４１１は、受信データ生成部１２から入力されるサンプリングデータをシリアルデータからパラレルデータに変換して格納する。バッファ制御部４１３は、Ｎ個のＳ／Ｐ変換バッファ４１１に所定の順番、例えば、チャネル番号の数字の小さい順に、順次、出力制御信号を出力する。Ｎ個のＳ／Ｐ変換バッファ４１１は、所定の順番、例えば、チャネル番号の数字の小さい順に、順次、各チャネルのサンプリングデータを出力する。マルチプレクサ４１２は、サンプリングデータを出力するＳ／Ｐ変換バッファ４１１を順次、選択する。このようにして、ブロックデータ生成部４１は、１ｃｈからＮｃｈのＮ個のチャネル系統に対応してＮ個備えられた受信データ生成部１２からの受信データを連結して、１スキャン分の受信データのブロックデータを生成する。
【００３９】
差分ブロックデータ生成部４２の２個のＳ／Ｐ変換バッファ４２１、４２２は、連続する２スキャン分の受信データのブロックデータを、シリアルデータからパラレルデータに変換して格納する。差分シリアルデータ生成バッファ４２３は、Ｓ／Ｐ変換バッファ４２１、４２２に格納されたブロックデータを読出し、例えば、新しいブロックデータから古いブロックデータを差し引いて１スキャン分の差分ブロックデータを生成する。
【００４０】
以上、説明したように第３の実施形態の構成によれば、第１の実施形態と同様な効果が得られると共に、第１の実施形態より少ない数の差分シリアルデータ生成バッファ及びＳ／Ｐ変換バッファで実現でき、構成が簡単になる。
【００４１】
次に、本発明の第４の実施の形態について図面を参照して説明する。本実施形態は、覆域内に信号を送信し、覆域内のターゲットで反射した信号を受信するフェーズドアレイ型アクティブセンサシステムを例とした実施形態である。
【００４２】
図１０は、第４の実施形態のセンサシステムの構成を示すブロック図である。本実施形態のセンサシステムは、図１０に示すようにセンサ部５、伝送処理部６、制御部７、受信データ処理部２、及び記憶部８がシステムデータバスなどのネットワーク９に連接されて構成されるシステムである。本実施形態のセンサ部５は、第１の実施形態のセンサ部１と同様な受信系の機能とともに、送信系の機能も持つ。伝送処理部６は、センサ部５から受信したデータを、ネットワーク９を経由して受信データ処理部２に伝送するための処理を行う。制御部７は、センサ部５、伝送処理部６、受信データ処理部２、及び記憶部８を、ネットワーク９を介して制御する。記憶部８は、所要のデータを保持する。記憶部８は、例えばセンサ部５の送信パターン発生部５３で使用する送信パルスの信号パターン等のデータを保持する。
【００４３】
センサ部５は、受信系の構成として、受信データ生成部１２、及び差分データ生成部１３を備えている。受信データ生成部１２、及び差分データ生成部１３は、チャネルに対応して備えられる。また、差分ブロックデータ生成部１４は受信系共通に備えられる。
【００４４】
送受信用デバイス５１は、第１から第３の実施形態の受信センサ１１の機能をもつとともに、入力される信号を送信する機能をもつ。送受信用デバイス５１は、図２に示した第１の実施形態の受信センサ１１と同様に、アンテナに、例えば、６４チャネルの場合、８行８列マトリクスに面配列する。
【００４５】
また、本実施形態のセンサ部５は、フェーズドアレイ型アクティブセンサ等の送信系を構成する送信ドライバ５２及び送信パターン発生部５３を備えている。送信ドライバ５２は、チャネルに対応して備えられる。送信パターン発生部５３は、送信系共通に備えられる。送信パターン発生部５３は、ネットワーク９がシステムデータバスの場合、シリアルデータバスコントローラ、シリアルデータバスＩ／Ｆを含んでネットワーク９に連接される。送信パターン発生部５３は、送受信用デバイス５１から送信する送信パターンを発生し、送信ドライバ５２を経由して送受信デバイス５１に送信させる。
【００４６】
制御部７は、例えば、記憶部８に記憶されている信号パターン又は送信パターン発生部５３に内蔵されている信号パターンから一つの信号パターンを選択する。記憶部８に記憶されている信号パターンを選択する場合、記憶部８から信号パターンをロードするようネットワーク９を介して送信パターン発生部５３を制御する。
【００４７】
また制御部７は、受信データ処理部２が格納保持するデータを記憶部８に転送させる制御をしてもよい。
【００４８】
次に、本実施形態の動作について説明する。まず送信パターンの送信の動作について説明する。例えば、伝送処理部６の受信データ入力処理部６１が、所定の周期で送信パルスを出力する。センサ部５の送信パターン発生部５３は、予め制御部７の制御コマンドに基づいて選択された信号パターンまたは内蔵の信号パターンを記憶部８からロードしている。送信パターン発生部５３は、送信パルスに応じ、選択した信号パターンを、送信ドライバ５２を介して各チャネルの送受信用デバイス５１に対し、繰り返し同時出力する。送受信用デバイス５１は、入力された信号パターンを覆域内に送信する。
【００４９】
受信データ入力処理部６１は、送信パルスの後、信号の受信処理を許可する信号受信イネーブルを発生する。信号受信イネーブルがＨレベルとなると、各８行８列マトリクスに面配列した６４個の送受信用デバイス５１及び受信データ生成部１２がアクティブ状態となる。また受信データ入力処理部６１は、一定のタイムインターバルｔ０ｍＳの周期で繰り返す受信スキャン・トリガを発生する。本実施形態の差分ブロックデータ生成の動作は第１の実施形態と同様である。受信スキャン・トリガに同期して、送受信用デバイス５１でターゲットからの信号または反射信号がアナログ電気信号に変換される。アナログ電気信号の所要の周波数帯域成分が受信データ生成部１２のプリセレクタ１２１、帯域通過フィルタのバンドパスフィルタ１２２によって選択され、アンプ１２３を介して増幅される。アナログ電気信号の所要の周波数帯域成分は増幅された後に、Ａ／Ｄ変換器１２４で３２ビットシリアルのディジタルの信号サンプリングデータに変換され受信データとして出力される。
【００５０】
Ｓ／Ｐ変換バッファ１３１が、受信スキャン・トリガに同期したｋ−１回目目のスキャンタイミングで、Ａ／Ｄ変換器１２４から出力された３２ビット受信データをシリアルデータとして格納する。次にＳ／Ｐ変換器１３２が、受信スキャン・トリガに同期したｋ回目のスキャンタイミングで、Ａ／Ｄ変換器１２４から出力された３２ビット信号データを、シリアルデータとして格納する。その次にＳ／Ｐ変換バッファ１３１が、受信スキャン・トリガに同期したｋ＋１回目のスキャンタイミングでＡ／Ｄ変換器１２４から出力された３２ビット受信データをシリアルデータとして格納する。
【００５１】
併行して、時系列的に新しいシリアルデータから古いシリアルデータデータが差し引かれる。すなわちｋ回目スキャンのＳ／Ｐ変換バッファ１３２のシリアルデータからｋ−１回目目スキャンのＳ／Ｐ変換器１３１のシリアルデータが減算される。減算された結果が、１６ビット長の差分パラレルデータとして出力される。１６ビット長の差分パラレルデータ出力が差分シリアルデータ生成バッファ１３３に格納される。
【００５２】
続いてバッファ制御部１４２は、全チャネルの差分シリアルデータ生成バッファ１３３へ差分パラレルデータが格納済みとなったことを確認する。バッファ制御部１４２は、図５に示すように、１６ビット長の差分パラレルデータ出力をシリアルデータに変換して、連続する８チャネル単位に連結し、列ベクトルｇｉ，ｊ（ｉは正整数、ｊは１≦ｊ≦８の整数とする。）として、順次、シーケンシャルにマルチプレクサ１４１に時分割選択入力する。
【００５３】
併行してマルチプレクサ１４１は、同期用シリアルクロックとともに、出力する１６ビット差分シリアルデータの列ベクトルｇｉ，ｊ（ｊは１≦ｊ≦８の整数とする。）のデータブロックを出力する。なお、マルチプレクサ１４１は、ＬＶＤＳＩ／Ｆ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌ  ＩｎｔｅｒＦａｃｅ）によって差動レベルに変換して差分データブロックを出力してもよい。
【００５４】
次に伝送処理部のデータフローの動作について図１１を参照して説明する。
【００５５】
伝送処理部６は、受信データ入力処理部６１、ＳＳＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）６２、６３、６５、データフロー制御部６４を含んで構成される。
【００５６】
伝送処理部６には、差分ブロックデータ生成部１４が、ＬＶＤＳ  Ｉ／Ｆにより差動レベルに変換した１スキャン分の１ｃｈから６４ｃｈの差分ブロックデータが入力される。伝送処理部６の受信データ入力処理部６１は、入力された差分ブロックデータを、ＬＶＤＳ  Ｉ／Ｆにより２値レベルのシリアルデータに戻し、Ｓ／Ｐ変換器によりパラレルデータに変換する。各パラレルデータに、ＳＳＲＡＭ６２、６３に書き込むためのアドレスをアドレス付加器により付加する。先入れ先出しバッファＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ）を介して、図１１に示すようにＳＳＲＡＭ６２、６３に交互に差分ブロックデータを格納する。
【００５７】
受信データ入力処理部６１は、図１１に示すようにＳＳＲＡＭ６２、６３の一方に格納している間に格納済みの他方から１スキャン単位の差分ブロックデータを読出し、抜けなく交互にデータフロー制御部６４へバースト転送を行う。
【００５８】
ＳＳＲＡＭ６５は、受信データ入力処理部６１によってバースト転送されるブロックデータを格納する。ＳＳＲＡＭ６５は、書き込まれた差分ブロックデータの読み出しを行う。ネットワーク９がシステムデータバスの場合、データフロー制御部６４が読み出されたパラレルデータの差分ブロックデータをネットワーク９に連接されたシリアルデータバスＩ／Ｆにシリアル出力し、ネットワーク９に差分ブロックデータを出力する。
【００５９】
本実施形態の受信データ処理部２は、第１の実施形態と同様に動作する。受信データ処理部２は、差分データ加算部２１において、１スキャン分のブロックデータ単位に各チャネルの差分データを逐次加算する和分処理を行って、元の受信データを復元する。受信データ処理部２は、例えば、復元した和分処理後の受信データを用いてリアルタイムに６４ｃｈフェーズドアレイ処理を行う。また受信データ処理部２は、フェーズドアレイ処理により得られた覆域内のターゲットの方位探知・識別結果、ターゲットで反射した探知方位・距離等の信号データを格納保持する。また受信信号処理部２は、６４ｃｈフェーズドアレイ処理されていない生の受信データを格納保持してもよい。
【００６０】
なお、受信データ処理部２は、格納保持するデータを記憶部８に転送してもよい。例えば、制御部７は、センサシステムが探知を停止しているときに、受信データ処理部２が格納保持する６４ｃｈフェーズドアレイ処理生成された信号データ及び６４ｃｈフェーズドアレイ処理されない生の受信データを、記憶部８に転送制御する転送制御コマンドを、ネットワーク９を介して受信データ処理部２及び記憶部８に対し出力する。受信データ処理部２は、転送制御コマンドを受信すると、転送制御コマンドに応じて格納保持する信号データ又は生の受信データを、ネットワーク９を介して記憶部８に転送する。記憶部８は、転送制御コマンドに応じて転送されてきた信号データ又は生の受信データを格納保持する。
【００６１】
以上、説明したように第４の実施形態の構成によれば、システムデータバスにより各装置が連接されたセンサシステムにおいて、センサ部で受信データの差分データを生成して、信号処理部まで差分データを伝送する。このことでビット長の短い差分データが伝送されるため、伝送するデータ量を減らすことができる。またネットワークを介して伝送されるブロックデータの伝送効率が向上するためシステムのネットワークの占有率が軽減できシステム内のネットワークの空き時間が増せるため、システム全体の処理能力の向上および構成部間のやり取りが容易になる。
【００６２】
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。例えば第４の実施形態のセンサ部の受信系は、第１の実施形態と同様な構成として説明したが、これに限らず、例えば第２、第３の実施形態と組合せてもよい。また図１２に示すように、第１、第２、第３の実施形態のセンサ部と、受信データ処理部２との間に伝送処理部６を備えた構成としてもよい。図１２は第５の実施形態の構成を示すブロック図である。図１２に示すように、センサ装置は、例えば第１の実施形態と同様のセンサ部１と、第４の実施形態と同様の伝送処理部６と、第１から第４の実施形態と同様の受信データ処理部２を備える。またＳＳＲＡＭ６５は、受信データ入力処理部６１によってバースト転送される差分ブロックデータを格納した後、データフロー制御部６４が書き込まれた差分ブロックデータの読み出しを行い、直接接続された受信データ処理部２に差分ブロックデータを出力する。また伝送処理部６において、２つのＳＳＲＡＭ６２、６３を用いるものとして説明したが、これに限らず、３つ以上のＳＳＲＡＭに順次差分ブロックデータを格納し、ＳＳＲＡＭの一つに格納している間に格納済みの他のＳＳＲＡＭから差分ブロックデータを読出し、抜けなく交互にデータフロー制御部６４へバースト転送を行うものとしてもよい。
【符号の説明】
【００６３】
１、３、４、５    センサ部
２    受信データ処理部
６    伝送処理部
７    制御部
８    記憶部
９    ネットワーク
１０    アンテナ
１１    受信センサ
１２    受信データ生成部
１２１    プリセレクタ
１２２    バンドパスフィルタ
１２３    アンプ
１２４  Ａ／Ｄ変換器
１３、３１    差分データ生成部
１３１、１３２    Ｓ／Ｐ変換バッファ
１３３    差分シリアルデータ生成バッファ
１４、４２    差分ブロックデータ生成部
１４１    マルチプレクサ
１４２    バッファ制御部
２１    差分データ加算部
２１１    バッファ
２１２    加算部
２２    データ処理部
３２    ビット長制御部
３１１    差分データ検知部
４１    ブロックデータ生成部
５１  送受信用デバイス
５２    送信ドライバ
５３    送信パターン発生部
６１    受信データ入力処理部
６２、６３、６５    ＳＳＲＡＭ
６４    データフロー制御部
【図１】
2017020969.tif 000003
【図２】
2017020969.tif 000004
【図３】
2017020969.tif 000005
【図４】
2017020969.tif 000006
【図５】
2017020969.tif 000007
【図６】
2017020969.tif 000008
【図７】
2017020969.tif 000009
【図８】
2017020969.tif 000010
【図９】
2017020969.tif 000011
【図１０】
2017020969.tif 000012
【図１１】
2017020969.tif 000013
【図１２】
2017020969.tif 000014