(57)【要約】      （修正有）【課題】マイコン側処理や設計の負担を激減させる。【解決手段】Ａ／Ｄ変換部６１は、交流の電流の計測値ｉをＡ／Ｄ変換周期Ｔｃでデジタル信号に変換し、Ａ／Ｄ変換値ｉkADとして出力する。二乗演算部６２は、Ａ／Ｄ変換部６１からＡ／Ｄ変換値ｉkADが入力される毎に、Ａ／Ｄ変換値ｉkADを二乗し、Ａ／Ｄ変換二乗値ｉkAD2として出力する。加算部６３は、二乗演算部６２からのＡ／Ｄ変換二乗値ｉkAD2を加算し、その加算回数が所定回数ｎに達する毎に、その加算結果をＡ／Ｄ変換二乗和値αとして出力する。変換値記憶部６４は、加算部６３からのＡ／Ｄ変換二乗和値αを更新記憶する。変換完了信号出力部６５は、変換値記憶部６４にＡ／Ｄ変換二乗和値αが更新記憶される毎に、変換完了信号Ｓ１を出力する。マイコン２は、変換完了信号Ｓ１を受けて、Ａ／Ｄ変換二乗和値αを次のＡ／Ｄ変換二乗和値αが更新記憶されるまでの間に読み出す。【選択図】図１
2017204726.tif 000002
【特許請求の範囲】
【請求項１】
入力されるアナログ信号を所定の変換周期でデジタル信号に変換しＡ／Ｄ変換値として出力するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部からのＡ／Ｄ変換値が入力される毎に、その入力されるＡ／Ｄ変換値を二乗し、Ａ／Ｄ変換二乗値として出力する二乗演算部と、
前記二乗演算部からのＡ／Ｄ変換二乗値が入力される毎に、その入力されるＡ／Ｄ変換二乗値を加算し、このＡ／Ｄ変換二乗値の加算回数が所定回数に達する毎に、そのＡ／Ｄ変換二乗値の加算値をＡ／Ｄ変換二乗和値として出力する加算部と、
前記加算部からのＡ／Ｄ変換二乗和値を更新記憶する記憶部と、
前記記憶部に前記Ａ／Ｄ変換二乗和値が更新記憶される毎に変換完了信号を出力する変換完了信号出力部と
を備えることを特徴とするＡ／Ｄ変換器。
【請求項２】
請求項１に記載されたＡ／Ｄ変換器において、
前記二乗演算部に代えて、
前記Ａ／Ｄ変換部からのＡ／Ｄ変換値が入力される毎に、その入力されるＡ／Ｄ変換値を二乗し、この二乗されたＡ／Ｄ変換値を所定の値を除算値として除算し、Ａ／Ｄ変換二乗値として出力する二乗・除算演算部
を備えることを特徴とするＡ／Ｄ変換器。
【請求項３】
請求項１に記載されたＡ／Ｄ変換器において、
前記二乗演算部に代えて、
前記Ａ／Ｄ変換部からのＡ／Ｄ変換値が入力される毎に、その入力されるＡ／Ｄ変換値を所定の値を除算値として除算し、この除算されたＡ／Ｄ変換値を二乗し、Ａ／Ｄ変換二乗値として出力する二乗・除算演算部
を備えることを特徴とするＡ／Ｄ変換器。
【請求項４】
請求項１に記載されたＡ／Ｄ変換器において、
前記Ａ／Ｄ変換部で用いられる所定の変換周期、前記加算部で用いられる所定回数は、外部から指定される
ことを特徴とするＡ／Ｄ変換器。
【請求項５】
請求項１に記載されたＡ／Ｄ変換器において、
前記加算部からのＡ／Ｄ変換二乗和値を所定の値を除算数として除算する除算部を備え、
前記記憶部は、
前記除算部からの除算されたＡ／Ｄ変換二乗和値を更新記憶する
ことを特徴とするＡ／Ｄ変換器。
【請求項６】
請求項２又は３に記載されたＡ／Ｄ変換器において、
前記二乗・除算演算部で用いられる除算値は、２のべき乗である
ことを特徴とするＡ／Ｄ変換器。
【請求項７】
請求項２又は３に記載されたＡ／Ｄ変換器において、
前記二乗・除算演算部で用いられる除算値は、前記Ａ／Ｄ変換部で用いられる所定の変換周期と前記加算部で用いられる所定回数とから前記Ａ／Ｄ変換器の内部において自動的に求められる
ことを特徴とするＡ／Ｄ変換器。
【請求項８】
請求項１に記載されたＡ／Ｄ変換器において、
前記加算部で用いられる所定回数は、
前記Ａ／Ｄ変換部で用いられる所定の変換周期と前記Ａ／Ｄ変換器が使用される場所の電源周波数とから前記Ａ／Ｄ変換器の内部において自動的に求められる
ことを特徴とするＡ／Ｄ変換器。
【請求項９】
請求項１に記載されたＡ／Ｄ変換器において、
前記記憶部に更新記憶されているＡ／Ｄ変換二乗和値は、次のＡ／Ｄ変換二乗和値が更新記憶されるまでの間に外部から読み出される
ことを特徴とするＡ／Ｄ変換器。
【請求項１０】
請求項１に記載されたＡ／Ｄ変換器において、
前記二乗演算部は、その使用の有無が外部から指定される
ことを特徴とするＡ／Ｄ変換器。
【請求項１１】
請求項５に記載されたＡ／Ｄ変換器において、
前記除算部は、その使用の有無が外部から指定される
ことを特徴とするＡ／Ｄ変換器。
【請求項１２】
請求項５に記載されたＡ／Ｄ変換器において、
前記除算部で用いられる除算数は外部から指定される
ことを特徴とするＡ／Ｄ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をデジタル信号に変換するＡ／Ｄ変換器に関する。
【背景技術】
【０００２】
従来より、交流の電力の実効値（有効電力）を得るために、Ａ／Ｄ変換器が用いられている（例えば、特許文献１参照）。図５に一般的なＡ／Ｄ変換器を電力測定器に用いた例を示す。同図において、１は一般的なＡ／Ｄ変換器、２はマイクロコンピュータ（以下、マイコンと略す。）である。マイコン２は電力測定器１００の主要な構成要素とされている。
【０００３】
この電力測定器１００において、交流の電流の計測値ｉ（周期的に変動するアナログ信号）は、Ａ／Ｄ変換器１に入力される。マイコン２は、高速かつ厳密な変換間隔で、Ａ／Ｄ変換器１にＡ／Ｄ変換処理を行わせる。
【０００４】
このＡ／Ｄ変換処理により、Ａ／Ｄ変換器１は、交流の電流の計測値ｉ（瞬時値）をデジタル信号に変換し、Ａ／Ｄ変換値ｉkADとする。マイコン２は、Ａ／Ｄ変換器１でのＡ／Ｄ変換処理が完了する毎に、Ａ／Ｄ変換器１で求められたＡ／Ｄ変換値ｉkADを取得し、この取得したＡ／Ｄ変換値ｉkADの二乗平均を求め、この求めたＡ／Ｄ変換値ｉkADの二乗平均から交流の電力の実効値を求める。
【０００５】
例えば、交流の周波数を５０Ｈｚ（２０ｍｓ周期）とした場合（図６（ａ）参照）、マイコン２は、Ａ／Ｄ変換器１に０．１ｍｓ毎にアクセスしてＡ／Ｄ変換処理を行わせ、このＡ／Ｄ変換処理によって得られるＡ／Ｄ変換値ｉkADをＡ／Ｄ変換結果として読み出す（図６（ｂ）参照）。そして、この０．１ｍｓ周期で読み出したＡ／Ｄ変換値ｉkADをその都度二乗し、この二乗したＡ／Ｄ変換値ｉkADを２００回加算して平均値（二乗平均）を求め、この求めたＡ／Ｄ変換値ｉkADの二乗平均から交流の電力の実効値を求める。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１５−２１０１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、このような一般的なＡ／Ｄ変換器を用いた電力測定器では、マイコンから高速かつ厳密な変換間隔（Ａ／Ｄ変換周期）でＡ／Ｄ変換器にＡ／Ｄ変換処理を行わせなければならず、またＡ／Ｄ変換処理が終わったらその都度Ａ／Ｄ変換器からＡ／Ｄ変換値を読み出し、その読み出したＡ／Ｄ変換値を二乗したり、二乗したＡ／Ｄ変換値を加算したりするなど、マイコン側で特殊な計算を行う必要があった。
【０００８】
このため、マイコン側での処理負荷が大きく、より高速で高価なマイコン（高性能のマイコン）を用いる必要があった。また、Ａ／Ｄ変換処理のタイミングを厳密に守るためのプログラム・ハードウエア設計を行わなければならず、設計の負担も大きかった。
【０００９】
なお、最近では、温度調節計に電力計測機能を持たせたものもある。図７に一般的なＡ／Ｄ変換器を電力計測機能を持たせた温度調節計に用いた例を示す。図７において、１は一般的なＡ／Ｄ変換器、２はマイコン、３はヒータ、４はヒータ３が配設された庫内の温度を計測する温度センサ、５はヒータ３に流れる電流（交流の電流）の値を計測する電流測定センサである。マイコン２は温度調節計２００の主要な構成要素とされている。
【００１０】
この温度調節計２００において、マイコン２は、Ａ／Ｄ変換器１を介して温度センサ４が計測する温度をＡ／Ｄ変換値ｔkADとして取得し、この取得した温度（計測値）と設定値とが一致するようにヒータ３に流れる電流を制御する。
【００１１】
また、マイコン２は、Ａ／Ｄ変換器１を介して電流測定センサ５が計測する電流の値をＡ／Ｄ変換値ｉkADとして取得し、この取得した電流の値からヒータ３が消費している電力の実効値を求め、この求めた電力の実効値を監視情報として上位のシステムへ送ったり、ヒータ３の消費電力の安定化を図るためのフィードバック制御を行ったりする。このような温度調節計２００では、温度と電流を同じＡ／Ｄ変換器１を介して取り込むので、マイコン２の処理負荷はさらに大きくなる。
【００１２】
また、昨今の低価格の温度調節計や工業用・家庭用の電力測定器などの産業機器に内蔵できるマイコンは、コストや搭載面積、発熱などの問題から高性能のマイコンを搭載することが難しい。このため、やむを得ずＡ／Ｄ変換周期を下げて精度を落とすなどしており、顧客のより高精度な電力測定の要求を満たすことができなかった。
【００１３】
正確な電力測定は、今日の一般家庭においても、省エネルギー・エコロジーの観点から需要が高まっている。このため、正確な電力測定は、工場などの装置にとどまらず、一般家庭での簡易なモニタや、家電や各家庭ごとの消費電力測定用の機器に必要とされる。このような機器においては、高性能のマイコンを用いることなく、高精度で電力の測定を行うことが望まれている。
【００１４】
本発明は、このような課題を解決するためになされたもので、その目的とするところは、マイコン側の処理の負担や設計の負担を大幅に軽減させることが可能なＡ／Ｄ変換器を提供することにある。
【課題を解決するための手段】
【００１５】
このような目的を達成するために本発明は、入力されるアナログ信号を所定の変換周期でデジタル信号に変換しＡ／Ｄ変換値として出力するＡ／Ｄ変換部（６１）と、Ａ／Ｄ変換部（６１）からのＡ／Ｄ変換値が入力される毎に、その入力されるＡ／Ｄ変換値を二乗し、Ａ／Ｄ変換二乗値として出力する二乗演算部（６２）と、二乗演算部（６２）からのＡ／Ｄ変換二乗値が入力される毎に、その入力されるＡ／Ｄ変換二乗値を加算し、このＡ／Ｄ変換二乗値の加算回数が所定回数に達する毎に、そのＡ／Ｄ変換二乗値の加算値をＡ／Ｄ変換二乗和値として出力する加算部（６３）と、加算部（６３）からのＡ／Ｄ変換二乗和値を更新記憶する記憶部（６４）と、記憶部（６４）にＡ／Ｄ変換二乗和値が更新記憶される毎に変換完了信号を出力する変換完了信号出力部（６５）とを備えることを特徴とする。
【００１６】
この発明において、Ａ／Ｄ変換部（６１）は、入力されるアナログ信号を所定の変換周期（Ａ／Ｄ変換周期）でデジタル信号に変換し、Ａ／Ｄ変換値として出力する。このＡ／Ｄ変換部（６１）が出力するＡ／Ｄ変換値は二乗演算部（６２）に送られる。二乗演算部（６２）は、Ａ／Ｄ変換部（６１）からのＡ／Ｄ変換値が入力される毎に、その入力されるＡ／Ｄ変換値を二乗し、Ａ／Ｄ変換二乗値として出力する。この二乗演算部（６２）が出力するＡ／Ｄ変換二乗値は加算部（６３）に送られる。加算部（６３）は、二乗演算部（６２）からのＡ／Ｄ変換二乗値が入力される毎に、その入力されるＡ／Ｄ変換二乗値を加算し、このＡ／Ｄ変換二乗値の加算回数が所定回数に達する毎に、そのＡ／Ｄ変換二乗値の加算値をＡ／Ｄ変換二乗和値として出力する。この加算部（６３）が出力するＡ／Ｄ変換二乗和値は記憶部（６４）に更新記憶される。また、変換完了信号出力部（６５）は、記憶部（６４）にＡ／Ｄ変換二乗和値が更新記憶される毎に変換完了信号を出力する。
【００１７】
この発明では、Ａ／Ｄ変換二乗値の加算回数が所定回数に達する毎に、そのＡ／Ｄ変換二乗値の加算値がＡ／Ｄ変換二乗和値として求められ、この求められたＡ／Ｄ変換二乗和値が記憶部（６４）に更新記憶（上書き）される。このため、本発明では、変換完了信号出力部（６５）が出力する変換完了信号を受けて、記憶部（６４）に記憶されているＡ／Ｄ変換二乗和値を次のＡ／Ｄ変換二乗和値が更新記憶されるまでの間に読み出すようにすれば、このＡ／Ｄ変換二乗和値を利用する上位装置側での負担が大幅に軽減される。すなわち、上位装置を例えばマイコン（２）とした場合、マイコン（２）は次のＡ／Ｄ変換二乗和値が更新記憶されるまでの間に１回の読み出しを行うのみでよく、マイコン側の処理の負担や設計の負担を大幅に軽減させることが可能となる。
【００１８】
なお、本発明において、二乗演算部（６２）に代えて、Ａ／Ｄ変換部（６１）からのＡ／Ｄ変換値が入力される毎に、その入力されるＡ／Ｄ変換値を二乗し、この二乗されたＡ／Ｄ変換値を所定の値を除算値として除算し、Ａ／Ｄ変換二乗値として出力する二乗・除算演算部（６６）を設けるようにしてもよい。また、二乗演算部（６２）に代えて、Ａ／Ｄ変換部（６１）からのＡ／Ｄ変換値が入力される毎に、その入力されるＡ／Ｄ変換値を所定の値を除算値として除算し、この除算されたＡ／Ｄ変換値を二乗し、Ａ／Ｄ変換二乗値として出力する二乗・除算演算部（６６）を設けるようにしてもよい。
【００１９】
なお、上記説明では、一例として、発明の構成要素に対応する図面上の構成要素を、括弧を付した参照符号によって示している。
【発明の効果】
【００２０】
以上説明したことにより、本発明によれば、マイコン側の処理の負担や設計の負担を大幅に軽減させることが可能となり、高性能のマイコンを用いる必要がなくなる。また、Ａ／Ｄ変換周期を下げて精度を落とす必要もなくなる。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の実施の形態１に係るＡ／Ｄ変換器の要部を示す図である。
【図２】図２は、一般的なＡ／Ｄ変換器でのＡ／Ｄ変換結果（Ａ／Ｄ変換値ｉkAD）の読み出しタイミングおよび実施の形態１のＡ／Ｄ変換器でのＡ／Ｄ変換結果（Ａ／Ｄ変換二乗和値α）の読み出しタイミングを交流の波形と合わせて示す図である。
【図３】図３は、本発明の実施の形態２に係るＡ／Ｄ変換器の要部を示す図である。
【図４】図４は、本発明の実施の形態３に係るＡ／Ｄ変換器の要部を示す図である。
【図５】図５は、一般的なＡ／Ｄ変換器を電力測定器に用いた例を示す図である。
【図６】図６は、一般的なＡ／Ｄ変換器からのＡ／Ｄ変換結果（Ａ／Ｄ変換値ｉkAD）の読み出しタイミングを交流の波形と合わせて示す図である。
【図７】図７は、一般的なＡ／Ｄ変換器を温度調節計に用いた例を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２３】
〔実施の形態１〕
図１は本発明の実施の形態１に係るＡ／Ｄ変換器６（６Ａ）の要部を示す図である。このＡ／Ｄ変換器６（６Ａ）は、Ａ／Ｄ変換部６１と、二乗演算部６２と、加算部６３と、変換値記憶部６４と、変換完了信号出力部６５とを備えている。
【００２４】
このＡ／Ｄ変換器６（６Ａ）において、Ａ／Ｄ変換部６１は、交流の電流の計測値ｉ（周期的に変動するアナログ信号）を入力とし、この入力される交流の電流の計測値ｉ（瞬時値）を所定の変換周期（Ａ／Ｄ変換周期）Ｔｃでデジタル信号に変換し、Ａ／Ｄ変換値ｉkADとして二乗演算部６２に出力する。このＡ／Ｄ変換部６１で用いられるＡ／Ｄ変換周期Ｔｃは外部（この例では、マイコン２）から指定される。
【００２５】
二乗演算部６２は、Ａ／Ｄ変換部６１からのＡ／Ｄ変換値ｉkADが入力される毎に、その入力されるＡ／Ｄ変換値ｉkADを二乗し、Ａ／Ｄ変換二乗値ｉkAD2として加算部６３に出力する。
【００２６】
加算部６３は、二乗演算部６２からのＡ／Ｄ変換二乗値ｉkAD2が入力される毎に、その入力されるＡ／Ｄ変換二乗値ｉkAD2を加算し、このＡ／Ｄ変換二乗値ｉkAD2の加算回数が所定回数ｎ（加算回数ｎ）に達する毎に、そのＡ／Ｄ変換二乗値ｉkAD2の加算値をＡ／Ｄ変換二乗和値αとして変換値記憶部６４に出力する一方、Ａ／Ｄ変換二乗値ｉkAD2のゼロからの加算を再開する。なお、変換値記憶部６４に出力されるＡ／Ｄ変換二乗和値αは、下記（１）式によって表される。
【００２７】
【数１】
2017204726.tif 000003
【００２８】
この加算部６３において、Ａ／Ｄ変換二乗値ｉkAD2の加算回数は、加算回数カウント部６３−１によって加算回数Ｎとしてカウントされる。また、加算部６３は、Ａ／Ｄ変換二乗値ｉkAD2のゼロからの加算の再開に際して、加算回数ＮおよびＡ／Ｄ変換二乗値ｉkAD2の加算値（ΣｉkAD2）をゼロクリアする。また、加算回数Ｎに対して定められる加算回数ｎは、外部（この例では、マイコン２）から指定される。また、加算部６３は、外部からのリセット命令を受けると、その時のＡ／Ｄ変換二乗値ｉkAD2の加算値（ΣｉkAD2）および加算回数Ｎをゼロクリアする。
【００２９】
変換値記憶部６４は、加算部６３からのＡ／Ｄ変換二乗和値αを更新記憶する。すなわち、加算部６３からＡ／Ｄ変換二乗和値αが送られてくると、それまで記憶していたＡ／Ｄ変換二乗和値α（前回のＡ／Ｄ変換二乗和値αold）を送られてきたＡ／Ｄ変換二乗和値α（今回のＡ／Ｄ変換二乗和値αnew）に書き替える。
【００３０】
変換完了信号出力部６５は、変換値記憶部６４にＡ／Ｄ変換二乗和値αが更新記憶される毎に、マイコン２に変換完了信号Ｓ１を出力する。この例では、加算部６３から変換値記憶部６４へＡ／Ｄ変換二乗和値αが出力されたことの知らせを受けて、変換完了信号出力部６５がマイコン２に変換完了信号Ｓ１を出力する。なお、変換値記憶部６４におけるＡ／Ｄ変換二乗和値αの書き替えを確認して、マイコン２に変換完了信号Ｓ１を出力するようにしてもよい。
【００３１】
このＡ／Ｄ変換器６（６Ａ）において、交流の周波数を５０Ｈｚ（２０ｍｓ周期）とした場合、マイコン２はＡ／Ｄ変換周期ＴｃをＴｃ＝０．１ｍｓとして指定し、加算回数ｎを２００として指定する。また、マイコン２は、電力の測定の開始に際し、リセット命令を加算部６３に送る。これにより、Ａ／Ｄ変換器６（６Ａ）は、加算部６３におけるＡ／Ｄ変換二乗値ｉkAD2の加算値（ΣｉkAD2）および加算回数Ｎをゼロクリアして、Ａ／Ｄ変換処理を開始する。
【００３２】
なお、この例では、加算回数ｎを２００（交流の１周期に相当する時間に相当する回数）として説明するが、交流の複数周期に相当する時間に相当する回数としてもよい。また、この例では、交流の周波数を５０Ｈｚ（２０ｍｓ周期）として説明するが、交流の周波数を６０Ｈｚ（１６．６６ｍｓ周期）としてもよい。交流の周波数を６０Ｈｚとする場合、加算回数ｎは２００ではなく、その交流の１周期もしくは複数周期に相当する時間に相当する回数とすることは言うまでもない。また、５０Ｈｚ，６０Ｈｚの地域共通で動作させるような場合、２０ｍｓ周期（５０Ｈｚの１周期）と１６．６６ｍｓ周期（６０Ｈｚの１周期）の公倍数となる時間に相当する回数を加算回数ｎとする。
【００３３】
Ａ／Ｄ変換部６１は、Ａ／Ｄ変換処理を開始すると、交流の電流の計測値ｉ（瞬時値）を０．１ｍｓ毎にデジタル信号に変換し、Ａ／Ｄ変換値ｉkADとして二乗演算部６２に出力する。二乗演算部６２は、Ａ／Ｄ変換部６１からのＡ／Ｄ変換値ｉkADが入力される毎に、その入力されるＡ／Ｄ変換値ｉkADを二乗し、Ａ／Ｄ変換二乗値ｉkAD2として加算部６３に出力する。
【００３４】
加算部６３は、二乗演算部６２からのＡ／Ｄ変換二乗値ｉkAD2が入力される毎に、その入力されるＡ／Ｄ変換二乗値ｉkAD2を加算する。このＡ／Ｄ変換二乗値ｉkAD2の加算回数は加算回数カウント部６３においてＮとしてカウントされる。加算部６３は、Ａ／Ｄ変換二乗値ｉkAD2の加算回数Ｎが加算回数ｎ＝２００に達すると、そのＡ／Ｄ変換二乗値ｉkAD2の加算値（ΣｉkAD2）をＡ／Ｄ変換二乗和値αとして変換値記憶部６４に出力する。そして、この変換値記憶部６４へのＡ／Ｄ変換二乗和値αの出力後、Ａ／Ｄ変換二乗値ｉkAD2の加算値（ΣｉkAD2）をゼロクリアし、また加算回数Ｎをゼロクリアし、Ａ／Ｄ変換二乗値ｉkAD2のゼロからの加算を再開する。
【００３５】
このようにして、加算部６３は、Ａ／Ｄ変換二乗値ｉkAD2の加算回数Ｎが加算回数ｎ＝２００に達する毎に、そのＡ／Ｄ変換二乗値ｉkAD2の加算値（ΣｉkAD2）をＡ／Ｄ変換二乗和値αとして出力する。変換値記憶部６４には、加算部６３からＡ／Ｄ変換二乗和値αが出力される毎に、そのＡ／Ｄ変換二乗和値αが更新記憶される。また、変換完了信号出力部６５は、加算部６３からＡ／Ｄ変換二乗和値αが更新記憶される毎に、マイコン２へ変換完了信号Ｓ１を送る。
【００３６】
マイコン２は、変換完了信号出力部６５から変換完了信号Ｓ１が送られてくると、変換値記憶部６４に記憶されているＡ／Ｄ変換二乗和値αを読み出す。すなわち、マイコン２は、変換完了信号出力部６５から変換完了信号Ｓ１が送られてくる毎に、変換値記憶部６４に記憶されているＡ／Ｄ変換二乗和値αをＡ／Ｄ変換器６（６Ａ）でのＡ／Ｄ変換結果として読み出す。そして、このＡ／Ｄ変換二乗和値αを読み出す毎に、この読み出したＡ／Ｄ変換二乗和値αから交流の電力の実効値を求める。なお、マイコン２からのＡ／Ｄ変換二乗和値αの読み出しは、ＳＰＩ（Serial Peripheral Interface）通信などの機能によって行うのが一般的である。
【００３７】
図２に交流の周波数を５０Ｈｚ（２０ｍｓ周期）とした場合の図６に対応する図を示す。なお、図２（ａ）は交流の概念図を示し、図２（ｂ）は一般的なＡ／Ｄ変換器１からのＡ／Ｄ変換結果（Ａ／Ｄ変換値ｉkAD）の読み出しタイミングを示し、図２（ｃ）は本実施の形態のＡ／Ｄ変換器６（６Ａ）からのＡ／Ｄ変換結果（Ａ／Ｄ変換二乗和値α）の読み出しタイミングを示す。
【００３８】
一般的なＡ／Ｄ変換器１を用いた場合、図２（ｂ）に示されるように、Ａ／Ｄ変換器１に０．１ｍｓ毎にアクセスしてＡ／Ｄ変換処理を行わせ、このＡ／Ｄ変換処理によって得られるＡ／Ｄ変換結果（Ａ／Ｄ変換値ｉkAD）を読み出す必要があった。これに対して、本実施の形態のＡ／Ｄ変換器６（６Ａ）を用いれば、マイコン２は、図２（ｃ）に示されるように、次のＡ／Ｄ変換二乗和値αが変換値記憶部６４に更新記憶されるまでの間に１回の読み出しを行うのみでよく、すなわち１回の読み出しを次のＡ／Ｄ変換二乗和値αが得られるまでの２０ｍｓの区間で行えばよく、また次のＡ／Ｄ変換二乗和値αが得られるまでの２０ｍｓの区間において前回値は変化しないのでどのタイミングで読み出しを行ってもよいため、マイコン２側の処理の負担や設計の負担が大幅に軽減するものとなる。
【００３９】
図２では、説明を分かり易くするために、測定対象の電流の波形を正弦波としたが、市販されよく用いられている工業用の交流電流出力機（サイリスタ）の場合、測定対象の電流の波形が正弦波ではない場合が一般的である。このような場合は、特に電源周波数の１周期に対して多数回のＡ／Ｄ変換が必要である。また、実効値として電力を計算するには、１回のＡ／Ｄ変換値毎に二乗した値を加算して行く必要がある（加算結果を後からまとめて二乗すると正しい電力の実効値が得られない）。
【００４０】
本実施の形態のＡ／Ｄ変換器６（６Ａ）を用いれば、測定対象の電流の波形が正弦波ではないような場合でも、すなわち非線形な波形に対しても、Ａ／Ｄ変換器６（６Ａ）側ででＡ／Ｄ変換値を毎回二乗してから加算することにより、マイコン２側の処理の負担や設計の負担を大幅に軽減させた状態で、電力の実効値をマイコン２側で正確に得ることが可能となる。
【００４１】
〔実施の形態２〕
図３に本発明の実施の形態２に係るＡ／Ｄ変換器６（６Ｂ）の要部を示す。同図において、図１と同一符号は図１を参照して説明した構成要素と同一或いは同等の構成要素を示し、その説明は省略する。
【００４２】
このＡ／Ｄ変換器６（６Ｂ）では、図１における二乗演算部６２に代えて、二乗・除算演算部６６を設けている。二乗・除算演算部６６は、Ａ／Ｄ変換部６１からのＡ／Ｄ変換値ｉkADが入力される毎に、その入力されるＡ／Ｄ変換値ｉkADを二乗し、この二乗されたＡ／Ｄ変換値ｉkAD（ｉkAD2）を所定の値（除算値）ｃで除算し、Ａ／Ｄ変換二乗値ｉkAD2／ｃとして出力する。この二乗・除算演算部６６で用いる除算値ｃは２のべき乗とされている。
【００４３】
Ａ／Ｄ変換値ｉkADは２４ｂｉｔのものが一般的である。しかし、この２４ｂｉｔのＡ／Ｄ変換値ｉkADを二乗した結果を加算して行くと、その加算した値（ΣｉkAD2）が大きくなり過ぎる問題がある。Ａ／Ｄ変換器内のロジック回路をこれに合わせると、回路規模が大きくなり、コストの上昇につながる。また、廉価なマイコンの一般的なレジスタ長は３２ｂｉｔであり、このｂｉｔ数を超えるとプログラムが複雑になるため、処理時間やＲＯＭの容量が増える結果となる。
【００４４】
このような問題の発生を避けるため、実施の形態２のＡ／Ｄ変換器６（６Ｂ）では、二乗・除算演算部６６において二乗されたＡ／Ｄ変換値ｉkAD（Ａ／Ｄ変換二乗値ｉkAD2）を適切な値（除算値）ｃで除算してから加算することで、加算部６３で得られるＡ／Ｄ変換二乗和値αが一般的に用いられる３２ｂｉｔまでの符号なし整数値に収まるようにする。なお、この場合の加算部６３で得られるＡ／Ｄ変換二乗和値αは、下記の（２）式で表される。
【００４５】
【数２】
2017204726.tif 000004
【００４６】
実施の形態２のＡ／Ｄ変換器６（６Ｂ）において、Ａ／Ｄ変換二乗和値αは上記（２）式で表される形で求めることが理想的であるが、Ａ／Ｄ変換値ｉkADが２４ｂｉｔであるため、二乗するとその値が極端に大きくなり過ぎる。ここで、Ａ／Ｄ変換二乗和値αを下記に示す（３）式で表される形で求めると、ロジック回路規模を小さくすることができる。
【００４７】
【数３】
2017204726.tif 000005
【００４８】
すなわち、二乗・除算演算部６６において、Ａ／Ｄ変換部６１からのＡ／Ｄ変換値ｉkADが入力される毎に、その入力されるＡ／Ｄ変換値ｉkADを除算値ｃで除算し、この除算されたＡ／Ｄ変換値ｉkAD（ｉkAD／ｃ）を二乗し、Ａ／Ｄ変換二乗値（ｉkAD／ｃ）2として出力することによって、Ａ／Ｄ変換二乗和値αを小さくし、ロジック回路規模を小さくすることができる。この場合、Ａ／Ｄ変換値ｉkADの最大値が２４ｂｉｔであることを踏まえ、加算部６３で得られるＡ／Ｄ変換二乗和値αが３２ｂｉｔの符号なし整数に収まるように、除算値ｃを調整する。
【００４９】
なお、二乗・除算演算部６６で使用する除算値ｃは、Ａ／Ｄ変換器６（６Ｂ）がＡ／Ｄ変換周期Ｔｃと加算回数ｎから自動的に求めて設定するようにしてもよい。また、二乗・除算演算部６６において、除算値ｃは２のべき乗に限られるものではないが、２のべき乗とすることにより、除算値ｃで除される値をｂｉｔ右シフトするだけでよくなり（１ｂｉｔ以上右シフトすることで２のべき乗で除算する効果を得ることができる）、計算を早く行うことができる。
【００５０】
例えば、０．１ｍｓ周期で現在一般的なＡＤ変換器の符号なし２４ｂｉｔ長（００００００Ｈ〜ＦＦＦＦＦＦＨ）にてＡ／Ｄ変換を行う場合、５０Ｈｚの実効電力を正しく得られる最小区間は２０ｍｓであり、０．１ｍｓで変換すると２００回Ａ／Ｄ変換を行い、その都度除算と二乗と加算を行うことになる。ｎ（設定加算回数）＝１０００、ｃ＝２＾１２（１２ｂｉｔシフト）とすると、Ａ／Ｄ変換の最大値２４ｂｉｔ＝ＦＦＦＦＦＦＨであるから、１２ｂｉｔシフト（４０９６で割る）すると０ＦＦＦＨ。これを２乗して２００回加算すると、Ｃ７ＦＦＦＥ７０Ｈとなり３２ｂｉｔに収まる。仮に、Ｃ＝２＾１１（１１ｂｉｔ右シフト＝２０４８で割る）とした場合、２００回加算で符号なし３２ｂｉｔに収まらない。６０Ｈｚの地域の場合、０．１ｍｓ周期でＡ／Ｄ変換するものとすると、同様に１６６回加算するものとして計算する。
【００５１】
〔実施の形態３〕
図４に本発明の実施の形態３に係るＡ／Ｄ変換器６（６Ｃ）の要部を示す。同図において、図３と同一符号は図３を参照して説明した構成要素と同一或いは同等の構成要素を示し、その説明は省略する。
【００５２】
このＡ／Ｄ変換器６（６Ｃ）では、実施の形態２のＡ／Ｄ変換器６（６Ｂ）の構成に加え、加算部６３の後段に除算部６７を設けている。除算部６７は、加算部６３からのＡＤ変換二乗和値αを所定の値（除算数）ｄで除算する。この除算部６７における除算数ｄは外部（この例では、マイコン２）から指定される。
【００５３】
また、このＡ／Ｄ変換器６（６Ｃ）では、二乗・除算演算部６６や除算部６７の使用の有無についても、外部（この例では、マイコン２）から指定できるものとされている。ここでは、二乗・除算演算部６６、除算部６７ともに、使用するものとしてマイコン２から指定されているものとする。
【００５４】
このＡ／Ｄ変換器６（６Ｃ）において、加算部６３はＡＤ変換二乗和値αを除算部６７へ出力する。除算部６７は、加算部６３からのＡＤ変換二乗和値αを除算数ｄで除算する。ここで、除算数ｄをｎ（設定加算回数）とすれば、ＡＤ変換二乗和値αの平均値（ＡＤ変換二乗平均）α’が得られる。ここでは、除算数ｄをｎとする。
【００５５】
この除算部６７からのＡＤ変換二乗平均α’は、変換値記憶部６４に更新記憶される。マイコン２は、変換値記憶部６４にＡＤ変換二乗平均α’が更新記憶される毎に、変換完了信号出力部６５からの変換完了信号Ｓ１を受けて、変換値記憶部６４に記憶されているＡＤ変換二乗平均α’を読み出し、この読み出したＡＤ変換二乗平均α’から電力の実効値を求める。
【００５６】
〔派生効果〕
このＡ／Ｄ変換器６（６Ｃ）において、二乗・除算演算部６６を使用せず、ｄ＝ｎとすると、一般的な平均化の式である下記の（４）式の演算が行われるため、単純にＡＤ変換値ｉkADの平均値としてα’を得ることができる。
【００５７】
【数４】
2017204726.tif 000006
【００５８】
また、このＡ／Ｄ変換器６（６Ｃ）において、二乗・除算演算部６６を使用せず、ｄの数値をｎよりも小さくすることで、数学的には分解能の向上したＡ／Ｄ変換結果（α’）が得られる。
【００５９】
また、このＡ／Ｄ変換器６（６Ｃ）において、二乗・除算演算部６６および除算部６７を使用せず、加算部６３での加算のみを行うと、交流電源のコモンモードノイズを除去することができる。
【００６０】
交流電源の変換周期（世界的には５０Ｈｚと６０Ｈｚのいずれかなので、それぞれ２０ｍｓか１６．６６ｍｓが１周期となる）の整数倍となる期間に、正確に一定間隔で多数回の変換を行えばコモンモードノイズが除去されたＡＤ変換結果が得られることが知られている。従来はマイコンでＡＤ変換のタイミングを制御し、もれなく取得した結果を加算するのは煩雑な作業である。
【００６１】
例えば、変換回数が多いほど正確な結果が得られるため、一般的には例えば正確に０．１ｍｓ周期の変換を行い、その都度マイコン側からＡＤ変換結果を読み出さなければならない。また、ＡＤ変換結果は取りこぼし無く取得するよう正確なタイミングで処理しなければならなかった。このＡ／Ｄ変換器６（６Ｃ）では、加算部６３での加算のみで交流電源のコモンモードノイズを除去することができるので、マイコン側での煩雑な処理が不要となる。
【００６２】
〔加算回数ｎおよび除算値ｃの自動設定〕
このＡ／Ｄ変換器６（６Ｃ）では、マイコン２から加算部６３に対して加算回数ｎを指定するようにしているが、その使用される場所の電源周波数をＡ／Ｄ変換器６（６Ｃ）の設定として与えることで、Ａ／Ｄ変換周期Ｔｃに基づいて加算回数ｎと除算値ｃを自動的に設定することができる。
【００６３】
例えば、Ａ／Ｄ変換周期Ｔｃが０．１ｍｓ、５０Ｈｚであることを指定をすれば、２００回が加算回数ｎとして自動計算され、この加算回数ｎとＡ／Ｄ変換周期Ｔｃとから２＾１２が除算値ｃとして自動計算される。この結果、加算区間が２０．００ｍｓとなり、５０Ｈｚの地域ではコモンモードノイズが理論上１００％除去できるものとなる。
【００６４】
また、派生機能として、時間を管理するリアルタイムクロックやタイマがＡ／Ｄ変換器６（６Ｃ）に搭載されているのであれば、加算区間（時間）を指定することで、加算回数ｎと除算値ｃを自動設定することもできる。
【００６５】
５０Ｈｚ、６０Ｈｚの地域共通で動作するようにするには、Ａ／Ｄ変換周期Ｔｃと加算回数ｎとの組み合わせによって、２０ｍｓ周期（５０Ｈｚの１周期）と１６．６６ｍｓ（６０Ｈｚの１周期）の公倍数となる加算区間を指定する。例えば、１００ｍｓを加算時間とすれば、５０Ｈｚ、６０Ｈｚの最小公倍数の区間となり、必要最低限のＡ／Ｄ変換期間と分解能のＡ／Ｄ変換値を加算すればコモンモードノイズを除去することが可能となる。これも共通地域指定の設定を用意することで、自動的に各種設定を行わせることが可能である。
【００６６】
〔Ａ／Ｄ変換結果のＤＩＤ値（識別番号）や破壊防止機能の併用〕
また、Ａ／Ｄ変換器６（６Ｃ）において、Ａ／Ｄ変換結果のＤＩＤ値（識別番号）や破壊防止機能を併用することもできる。マイコン２が取得するＡ／Ｄ変換結果のＤＩＤ値を定めると、Ａ／Ｄ変換結果の確実な取得が可能となり、マイコン２側の時間管理がさらに簡単になる。
【００６７】
すなわち、Ａ／Ｄ変換の完了信号は一般的に、ポートのダウンエッジ、もしくはＬＯＷのステータスであるため、この完了信号を確認するタイミングが遅れるとＡ／Ｄ変換結果を１回以上読み飛ばしたかどうかを確認することができないが、Ａ／Ｄ変換結果のＤＩＤ値を定めることによってＡ／Ｄ変換結果の確実な取得が可能となる。
【００６８】
また、破壊防止機能を併用することにより、何らかの影響で次のＡ／Ｄ変換結果の更新と読み出しが重なった場合でもＡ／Ｄ変換結果が壊れることがないため、きわめて安全かつ容易に電力の実効値を求めることができるＡ／Ｄ変換結果を読み出すことができる。
【００６９】
なお、上述した実施の形態では、マイコン２側で電力の実効値を求めるものとしたが、マイコン２側で電流の実効値を求めるようにしてもよい。また、Ａ／Ｄ変換器６に入力されるアナログ信号を交流の電圧の計測値とし、マイコン２側で電圧の実効値を求めるようにするなどしてもよい。
【００７０】
また、上述した実施の形態では、Ａ／Ｄ変換周期Ｔｃや加算回数ｎ、除算数ｄなどをＡ／Ｄ変換器６に外部から指定するようにしたが、Ａ／Ｄ変換器６に内蔵された値としてもよい。また、二乗・除算演算部６６で使用する除算値ｃを外部から指定するようにしてもよい。また、外部からの指定は、マイコン２に限られるものではなく、他の装置から指定するようにしてもよい。
【００７１】
また、上述した実施の形態３のＡ／Ｄ変換器６（６Ｃ）では、実施の形態２のＡ／Ｄ変換器６（６Ｂ）の加算部６３の後段に除算部６７を設けるようにしたが、実施の形態１のＡ／Ｄ変換器６（６Ａ）の加算部６３の後段に除算部６７を設けるようにしてもよい。この除算部６７は付加機能であり、必須ではなく、使用しなくてもよい。
【００７２】
〔実施の形態の拡張〕
以上、実施の形態を参照して本発明を説明したが、本発明は上記の実施の形態に限定されるものではない。本発明の構成や詳細には、本発明の技術思想の範囲内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【００７３】
２…マイコン、６（６Ａ〜６Ｃ）…Ａ／Ｄ変換器、６１…Ａ／Ｄ変換部、６２…二乗演算部、６３…加算部、６３−１…加算回数カウント部、６４…変換値記憶部、６５…変換完了信号出力部、６６…二乗・除算演算部、６７…除算部。
【図１】
2017204726.tif 000007
【図２】
2017204726.tif 000008
【図３】
2017204726.tif 000009
【図４】
2017204726.tif 000010
【図５】
2017204726.tif 000011
【図６】
2017204726.tif 000012
【図７】
2017204726.tif 000013