(57)【要約】【課題】ＧａＮ−ＨＥＭＴが跳ね上がりサージ電圧によってアバランシェ破壊することから保護する。【解決手段】ヘテロ接合を有するＧａＮ−ＨＥＭＴ１と低耐圧Ｓｉ−ＭＯＳＦＥＴ３とをカスコード接続したカスコード回路を備える半導体装置において、ＧａＮ−ＨＥＭＴよりアバランシェ耐圧の低いクランプダイオード２がカスコード回路と逆並列に接続され、カスコード回路への過電圧印加時に、クランプダイオードがアバランシェ降伏してＧａＮ−ＨＥＭＴを保護する。【選択図】図３
2017123359.tif 000002
【特許請求の範囲】
【請求項１】
ボディダイオードを有さない半導体素子を備える半導体装置において、
前記半導体素子よりアバランシェ耐圧の低いクランプダイオードが前記半導体素子と逆並列に接続され、前記半導体素子への過電圧印加時に、前記クランプダイオードがアバランシェ降伏して前記半導体素子を保護する半導体装置。
【請求項２】
ヘテロ接合を有するＧａＮ−ＨＥＭＴなど化合物半導体を備える半導体装置において、
前記ＧａＮ−ＨＥＭＴよりアバランシェ耐圧の低いクランプダイオードが前記ＧａＮ−ＨＥＭＴと逆並列に接続され、前記ＧａＮ−ＨＥＭＴへの過電圧印加時に、前記クランプダイオードがアバランシェ降伏して前記ＧａＮ−ＨＥＭＴを保護する半導体装置。
【請求項３】
ヘテロ接合を有するＧａＮ−ＨＥＭＴなど化合物半導体と低耐圧Ｓｉ−ＭＯＳＦＥＴとをカスコード接続したカスコード回路を備える半導体装置において、
前記ＧａＮ−ＨＥＭＴよりアバランシェ耐圧の低いクランプダイオードが前記カスコード回路と逆並列に接続され、前記カスコード回路への過電圧印加時に、前記クランプダイオードがアバランシェ降伏して前記ＧａＮ−ＨＥＭＴを保護する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＮ−ＨＥＭＴを備える半導体装置に関する。
【背景技術】
【０００２】
次世代の半導体として期待の高まるヘテロ接合を有するＧａＮ−ＨＥＭＴ(High Electron Mobility Transistor（高電子移動度トランジスタ）)は、従来のＳｉデバイスと比べ低オン抵抗・高速スイッチング・高温動作が見込まれている。
その反面、ノーマリーオン（depletion‐mode)動作となり、フェイルセーフ（fail‐safe）の観点からノーマリーオフ（enhancement- mode）動作が求められ、様々な手法で実現されている。
一方、高電圧・高速でスイッチングするため、ターンオフ(turn‐off)時に発生する高い跳ね上がりサージ電圧（surge voltage）によりＧａＮ−ＨＥＭＴ自身が破壊する恐れがあり、これから守る為にＧａＮ−ＨＥＭＴの耐圧を定格電圧に対し高めに設定する必要があった。
【０００３】
Ｓｉに代る次世代デバイスとしてＳｉＣやＧａＮが注目されているが、それぞれ下記に示す課題を抱えている。
第一に、ＧａＮデバイス自身をノーマリーオフ化する方法ではゲートのリセス構造や、ｐ-GaN構造、ＭＯＳ化などが数多く発表されているが、低オン抵抗との両立が難しく閾値電圧が低いなどの問題を孕んでいる。
第二に、ＳｉＣ−ＭＯＳＦＥＴの場合は、酸化膜の信頼性やチャネル移動度の劣化などからＳｉＣ−ＪＦＥＴも提案されているが、特性・信頼性の面など解決しなければならない多くの課題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１８７０５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＧａＮ−ＨＥＭＴはアバランシェ（avalanche）耐量が低く、跳ね上がりサージ電圧（surge voltage）によりＳｉデバイスと比べ破壊しやすいという欠点がある。この為、ターンオフ時のブレークダウンを防止する目的で素子の実力耐圧を定格電圧に対してマージンを大きく取る必要があった。
耐圧マージンを大きくすることは、エピタキシャル膜形成のスループットを悪くし、チップサイズのシュリンクを妨げ、導通時の抵抗の増加につながる。
特許文献１に記載の発明では、カスコード接続される低耐圧Ｓｉ−ＭＯＳＦＥＴと逆並列にダイオードが接続されているが、ＧａＮ−ＨＥＭＴの保護にならない。
ノーマリーオフ動作を実現するため、低耐圧のＳｉ−ＭＯＳＦＥＴとカスコード接続回路を構成した場合、インバータなど誘導負荷回路で発生する還流電流はＧａＮ−ＨＥＭＴの導通時の抵抗と低耐圧ＭＯＳＦＥＴのボディダイオードを通して流れる事になり、電圧降下は従来のＳｉ−ＦＲＤ等と比べて高くなり、損失の増加・機器の効率低下を招く。
【０００６】
そこで、本発明は、ＧａＮ−ＨＥＭＴのようなボディダイオードを有さない半導体素子が跳ね上がりサージ電圧によってアバランシェ破壊することから保護し、これにより、同半導体素子の耐圧マージンを適正化し、損失の低減と機器の効率向上を図ることを課題とする。
【課題を解決するための手段】
【０００７】
以上の課題を解決するための請求項１記載の発明は、ボディダイオードを有さない半導体素子を備える半導体装置において、
前記半導体素子よりアバランシェ耐圧の低いクランプダイオードが前記半導体素子と逆並列に接続され、前記半導体素子への過電圧印加時に、前記クランプダイオードがアバランシェ降伏して前記半導体素子を保護する半導体装置である。
【０００８】
請求項２記載の発明は、ヘテロ接合を有するＧａＮ−ＨＥＭＴなど化合物半導体を備える半導体装置において、
前記ＧａＮ−ＨＥＭＴよりアバランシェ耐圧の低いクランプダイオードが前記ＧａＮ−ＨＥＭＴと逆並列に接続され、前記ＧａＮ−ＨＥＭＴへの過電圧印加時に、前記クランプダイオードがアバランシェ降伏して前記ＧａＮ−ＨＥＭＴを保護する半導体装置である。
【０００９】
請求項３記載の発明は、ヘテロ接合を有するＧａＮ−ＨＥＭＴなど化合物半導体と低耐圧Ｓｉ−ＭＯＳＦＥＴとをカスコード接続したカスコード回路を備える半導体装置において、
前記ＧａＮ−ＨＥＭＴよりアバランシェ耐圧の低いクランプダイオードが前記カスコード回路と逆並列に接続され、前記カスコード回路への過電圧印加時に、前記クランプダイオードがアバランシェ降伏して前記ＧａＮ−ＨＥＭＴを保護する半導体装置である。
【発明の効果】
【００１０】
本発明によれば、跳ね上がりサージ電圧による過電圧印加時に、クランプダイオードをアバランシェ降伏させることによりＧａＮ−ＨＥＭＴのようなボディダイオードを有さない半導体素子を保護することができる。
これにより、ＧａＮ−ＨＥＭＴのようなボディダイオードを有さない半導体素子の耐圧マージンを適切化することが可能となり、導通時の抵抗の低減につながる。
誘導負荷時には、クランプダイオードに還流電流を流すことでＦＷＤ（Free Wheeling Diode)として動作させ、通電損失を低減することができる。
以上の効果により総合損失の低下・機器の効率向上を図ることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態に係る半導体装置の回路図である。
【図２】本発明の第２実施形態に係る半導体装置の回路図である。
【図３】本発明の第３実施形態に係る半導体装置の回路図である。
【図４】耐圧特性を示すグラフである。
【図５】ＶＦ特性を示すグラフである。
【発明を実施するための形態】
【００１２】
以下に本発明の一実施形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
【００１３】
図１、図２及び図３に示すように、本実施形態の半導体装置は、ヘテロ接合を有するＧａＮ−ＨＥＭＴ１を備える。
図１に示す第１実施形態では、クランプダイオード２のカソード電極がＧａＮ−ＨＥＭＴ１のドレイン電極に接続し、クランプダイオード２のアノード電極がＧａＮ−ＨＥＭＴ１のソース電極に接続することにより、クランプダイオード２がＧａＮ−ＨＥＭＴ１と逆並列に接続されている。第１実施形態では、ノーマリーオンの回路である。
【００１４】
図２及び図３に示す半導体装置は、ヘテロ接合を有するＧａＮ−ＨＥＭＴ１と低耐圧Ｓｉ−ＭＯＳＦＥＴ３とをカスコード接続したカスコード回路を備え、ノーマリーオフ化されている。低耐圧Ｓｉ−ＭＯＳＦＥＴ３は、ボディダイオード３１を含み、ＧａＮ−ＨＥＭＴ１はボディダイオードを有さない半導体素子である。
図２に示す第２実施形態では、クランプダイオード２のカソード電極がＧａＮ−ＨＥＭＴ１のドレイン電極に接続し、クランプダイオード２のアノード電極がＧａＮ−ＨＥＭＴ１のソース電極であって低耐圧Ｓｉ−ＭＯＳＦＥＴ３のドレイン電極に接続することにより、クランプダイオード２がＧａＮ−ＨＥＭＴ１と逆並列に接続されている。
【００１５】
図３に示す第３実施形態では、クランプダイオード２のカソード電極がＧａＮ−ＨＥＭＴ１のドレイン電極に接続し、クランプダイオード２のアノード電極が低耐圧Ｓｉ−ＭＯＳＦＥＴ３のソース電極に接続することにより、クランプダイオード２がカスコード回路と逆並列に接続されている。
【００１６】
以上の第１〜第３実施形態の半導体装置におけるクランプダイオード２は、ＧａＮ−ＨＥＭＴ１のアバランシェ破壊を防止する目的で挿入されるもので、ＧａＮ−ＨＥＭＴ１のアバランシェ耐圧よりわずかに低いアバランシェ耐圧を有する。クランプダイオード２として、Ｓｉ−ＦＲＤ又はＳｉＣ−ＳＢＤを適用する。
したがって、跳ね上がりサージ電圧による過電圧が印加された時に、クランプダイオード２がアバランシェ降伏してＧａＮ−ＨＥＭＴ１への印加電圧、カスコード回路への印加電圧を定電圧にクランプし、ＧａＮ−ＨＥＭＴ１をアバランシェ破壊から保護する。
また、誘導負荷時には、クランプダイオード２に還流電流が流れることでクランプダイオード２がＦＷＤ（Free Wheeling Diode）として機能する、通電損失を低減することができる。
以上の半導体装置を、特に、ＧａＮ−ＨＥＭＴ１、クランプダイオード２及び低耐圧Ｓｉ−ＭＯＳＦＥＴ３をそれぞれ別チップで構成し、配線基板、ボンディングなどの実装技術を用いてモジュール化して実施する。
【００１７】
図４に示すＶ−Ｉ特性曲線ａ２は、定格電圧ａ１に対し約２倍の耐圧を持たせたＧａＮ−ＨＥＭＴの耐圧特性を示す。クランプダイオード２による保護がない場合、このように大幅に耐圧マージンを持たせたＧａＮ−ＨＥＭＴを適用する必要が生じる。
同じく図４に示すＶ−Ｉ特性曲線ｂ１はクランプダイオード２の耐圧特性を示し、Ｖ−Ｉ特性曲線ｂ２はＧａＮ−ＨＥＭＴ１の耐圧特性を示す。このように、クランプダイオード２のアバランシェ耐圧は、ＧａＮ−ＨＥＭＴ１のアバランシェ耐圧よりわずかに低く設定される。
クランプダイオード２によって、ＧａＮ−ＨＥＭＴ１のアバランシェ降伏を防ぐことができるため、ＧａＮ−ＨＥＭＴ１の耐圧を曲線ａ２に対して大幅に低く設定して耐圧マージンを適切化することが可能となり、図５に示すように逆方向導通時の抵抗と導通損失の低減につながる。図５に逆方向通電時のＶＦ特性が示される。ＶＦ特性ａはクランプダイオード２による保護がない比較例で図４に示すＶ−Ｉ特性曲線ａ２のＧａＮ−ＨＥＭＴが適用されたもの、ＶＦ特性ｂは本実施形態に係る。
なお、リカバリ損失及びターンオン損失を低減するため、図２に示す第２実施形態の半導体装置も同様な保護機能を備える。
【符号の説明】
【００１８】
１     ＧａＮ−ＨＥＭＴ
２     クランプダイオード
３     低耐圧Ｓｉ−ＭＯＳＦＥＴ
３１   低耐圧Ｓｉ−ＭＯＳＦＥＴのボディダイオード
【図１】
2017123359.tif 000003
【図２】
2017123359.tif 000004
【図３】
2017123359.tif 000005
【図４】
2017123359.tif 000006
【図５】
2017123359.tif 000007