(57)【要約】【課題】ダミー画素と有効画素とで互いに異なるノイズが発生した場合であっても、精度よく横筋ノイズを補正することができる内視鏡を提供する。【解決手段】内視鏡２は、伝送ケーブル３から伝送されたダミー信号に対して第１の信号処理を行って第１の信号を生成して外部へ出力可能であるとともに、撮像信号をそのまま外部へ出力する第１の信号処理部５２と、パルス生成部５５が生成した駆動信号に基づいて、撮像部２０がダミー画素２４７からダミー信号を出力するダミー信号出力期間において第１の信号処理部５２に第１の信号処理を実行させて第１の信号を外部へ出力させる一方、撮像部２０が単位画素２３０から撮像信号を出力する撮像信号出力期間において第１の信号処理部５２に撮像信号をそのまま外部へ出力させるＦＰＧＡ５７と、を備える。【選択図】図２
2017123971.tif 000002
【特許請求の範囲】
【請求項１】
二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の有効画素と、前記複数の有効画素の配置における水平ライン毎に設けられ、前記撮像信号の補正処理に用いられるダミー信号を生成して出力する１または複数のダミー画素と、を有する撮像素子と、
前記撮像素子に接続され、前記撮像信号および前記ダミー信号を伝送する伝送ケーブルと、
前記伝送ケーブルの基端側に設けられ、前記撮像信号を受信したままの状態で外部へ出力可能であるとともに、前記ダミー信号に対して第１の信号処理を行って第１の信号を生成して外部へ出力する第１の信号処理部と、
前記撮像素子を駆動するための駆動信号を生成する生成部と、
前記生成部が生成した前記駆動信号に基づいて、前記ダミー画素が前記ダミー信号を出力するダミー信号出力期間において前記第１の信号処理部に前記第１の信号処理を実行させて前記第１の信号を外部へ出力させる一方、前記有効画素が前記撮像信号を出力する撮像信号出力期間において前記第１の信号処理部に前記撮像信号をそのまま外部へ出力させる制御部と、
を備えたことを特徴とする内視鏡。
【請求項２】
前記伝送ケーブルの基端側であって、前記第１の信号処理部より前記伝送ケーブルの先端側の基端側に設けられた終端抵抗と、
前記伝送ケーブルの基端側であって、前記第１の信号処理部より後段の基端側に設けられ、前記第１の信号を用いて前記撮像信号を補正する信号処理を行う第２の信号処理部と、
を備え、
前記第１の信号処理部は、前記終端抵抗と前記第２の信号処理部との間に設けられ、前記撮像信号および前記第１の信号を前記第２の信号処理部へ出力することを特徴とする請求項１に記載の内視鏡。
【請求項３】
前記第１の信号処理部は、
前記ダミー信号に対して前記第１の信号処理を行って前記第１の信号を生成する第３の信号処理部と、
前記伝送ケーブルおよび前記第３の信号処理部のどちらか一方を選択的に切り替えて前記第２の信号処理部へ接続する切替部と、
を有し、
前記制御部は、前記ダミー信号出力期間において前記切替部に前記第３の信号処理部と前記第２の信号処理部とを接続させる一方、前記撮像信号出力期間において前記切替部に前記伝送ケーブルと前記第２の信号処理部とを接続させることを特徴とする請求項２に記載の内視鏡。
【請求項４】
前記第１の信号処理部は、
前記ダミー信号に対して前記第１の信号処理を行って前記第１の信号を生成する第３の信号処理部と、
前記第２の信号処理部および前記第３の信号処理部のどちらか一方を選択的に切り替えて前記伝送ケーブルへ接続する切替部と、
を有し、
前記制御部は、前記ダミー信号出力期間において前記切替部に前記第３の信号処理部と前記伝送ケーブルとを接続させる一方、前記撮像信号出力期間において前記切替部に前記第２の信号処理部と前記伝送ケーブルとを接続させることを特徴とする請求項２に記載の内視鏡。
【請求項５】
前記第１の信号処理部は、ハイパスフィルタまたはバンドパスフィルタのいずれかを含むことを特徴とする請求項３または４に記載の内視鏡。
【請求項６】
前記制御部は、前記生成部が生成した前記駆動信号に基づいて、前記第１の信号処理部が実行する前記第１の信号処理の内容を変更させることを特徴とする請求項１に記載の内視鏡。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被検体内に導入され、該被検体の画像データを生成する内視鏡に関する。
【背景技術】
【０００２】
近年、ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）撮像素子では、各ライン行に光電変換素子に接続しないダミー画素を設け、電源電圧の変動等による各行の横筋ノイズを補正する技術が知られている（特許文献１参照）。この技術では、有効画素が出力した画素値からダミー画素が出力した画素値を減算することによって、画像データに発生する横筋ノイズを補正する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１０６２２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上述した特許文献１では、電源電圧の変動によって、ダミー画素と有効画素とで互いに異なるノイズが発生する場合がある。このような場合には、横筋ノイズを精度よく補正することができず、画質が低下するという問題点があった。
【０００５】
本発明は、上記に鑑みてなされたものであって、ダミー画素と有効画素とで互いに異なるノイズが発生した場合であっても、精度よく横筋ノイズを補正することができる内視鏡を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明に係る内視鏡は、二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の有効画素と、前記複数の有効画素の配置における水平ライン毎に設けられ、前記撮像信号の補正処理に用いられるダミー信号を生成して出力する１または複数のダミー画素と、を有する撮像素子と、前記撮像素子に接続され、前記撮像信号および前記ダミー信号を伝送する伝送ケーブルと、前記伝送ケーブルの基端側に設けられ、前記撮像信号を受信したままの状態で外部へ出力可能であるとともに、前記ダミー信号に対して第１の信号処理を行って第１の信号を生成して外部へ出力する第１の信号処理部と、前記撮像素子を駆動するための駆動信号を生成する生成部と、前記生成部が生成した前記駆動信号に基づいて、前記ダミー画素が前記ダミー信号を出力するダミー信号出力期間において前記第１の信号処理部に前記第１の信号処理を実行させて前記第１の信号を外部へ出力させる一方、前記有効画素が前記撮像信号を出力する撮像信号出力期間において前記第１の信号処理部に前記撮像信号をそのまま外部へ出力させる制御部と、を備えたことを特徴とする。
【０００７】
また、本発明に係る内視鏡は、上記発明において、前記伝送ケーブルの基端側であって、前記第１の信号処理部より前記伝送ケーブルの先端側の基端側に設けられた終端抵抗と、前記伝送ケーブルの基端側であって、前記第１の信号処理部より後段の基端側に設けられ、前記第１の信号を用いて前記撮像信号を補正する信号処理を行う第２の信号処理部と、を備え、前記第１の信号処理部は、前記終端抵抗と前記第２の信号処理部との間に設けられ、前記撮像信号および前記第１の信号を前記第２の信号処理部へ出力することを特徴とする。
【０００８】
また、本発明に係る内視鏡は、上記発明において、前記第１の信号処理部は、前記ダミー信号に対して前記第１の信号処理を行って前記第１の信号を生成する第３の信号処理部と、前記伝送ケーブルおよび前記第３の信号処理部のどちらか一方を選択的に切り替えて前記第２の信号処理部へ接続する切替部と、を有し、前記制御部は、前記ダミー信号出力期間において前記切替部に前記第３の信号処理部と前記第２の信号処理部とを接続させる一方、前記撮像信号出力期間において前記切替部に前記伝送ケーブルと前記第２の信号処理部とを接続させることを特徴とする。
【０００９】
また、本発明に係る内視鏡は、上記発明において、前記第１の信号処理部は、前記ダミー信号に対して前記第１の信号処理を行って前記第１の信号を生成する第３の信号処理部と、前記第２の信号処理部および前記第３の信号処理部のどちらか一方を選択的に切り替えて前記伝送ケーブルへ接続する切替部と、を有し、前記制御部は、前記ダミー信号出力期間において前記切替部に前記第３の信号処理部と前記伝送ケーブルとを接続させる一方、前記撮像信号出力期間において前記切替部に前記第２の信号処理部と前記伝送ケーブルとを接続させることを特徴とする。
【００１０】
また、本発明に係る内視鏡は、上記発明において、前記第１の信号処理部は、ハイパスフィルタまたはバンドパスフィルタのいずれかを含むことを特徴とする。
【００１１】
また、本発明に係る内視鏡は、上記発明において、前記制御部は、前記生成部が生成した前記駆動信号に基づいて、前記第１の信号処理部が実行する前記第１の信号処理の内容を変更させることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、ダミー画素と有効画素とで互いに異なるノイズが発生した場合であっても、精度よく横筋ノイズを補正することができるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の実施の形態１に係る内視鏡システムの全体構成を模式的に示す概略図である。
【図２】図２は、本発明の実施の形態１に係る内視鏡システムの要部の機能を示すブロック図である。
【図３】図３は、図２に示す第１チップの詳細な構成を示すブロック図である。
【図４】図４は、第１チップの構成を示す回路図である。
【図５Ａ】図５Ａは、本発明の実施の形態１に係る内視鏡の受光部の基準電圧生成部の構成を示す回路図である。
【図５Ｂ】図５Ｂは、本発明の実施の形態１に係る内視鏡の受光部の基準電圧生成部の構成を示す回路図である。
【図６】図６は、本発明の実施の形態１に係る内視鏡システムが実行する処理の概要を示すフローチャートである。
【図７】図７は、本発明の実施の形態２に係る内視鏡システムの要部の機能を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明を実施するための形態（以下、「実施の形態」という）として、被検体内に挿入される内視鏡を備えた内視鏡システムについて説明する。また、この実施の形態により、本発明が限定されるものでない。さらに、図面の記載において、同一の部分には同一の符号を付して説明する。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間において、互いの寸法や比率が異なる部分が含まれている。
【００１５】
〔内視鏡システムの構成〕
図１は、本発明の実施の形態１に係る内視鏡システムの全体構成を模式的に示す概略図である。図１に示す内視鏡システム１は、内視鏡２（内視鏡スコープ）と、伝送ケーブル３と、コネクタ部５と、プロセッサ６（処理装置）と、表示装置７と、光源装置８と、を備える。
【００１６】
内視鏡２は、伝送ケーブル３の一部である挿入部１００を被検体の体腔内に挿入することによって被検体の体内を撮像して撮像信号（画像データ）をプロセッサ６へ出力する。また、内視鏡２は、伝送ケーブル３の一端側であり、被検体の体腔内に挿入される挿入部１００の先端１０１側に、体内画像の撮像を行う撮像部２０（撮像素子）が設けられている。さらに、内視鏡２は、挿入部１００の基端１０２側に、内視鏡２に対する各種操作を受け付ける操作部４が設けられている。撮像部２０が撮像した画像の撮像信号は、例えば数ｍの長さを有する伝送ケーブル３を介してコネクタ部５に出力される。
【００１７】
伝送ケーブル３は、内視鏡２とコネクタ部５とを接続するとともに、内視鏡２とプロセッサ６および光源装置８とを接続する。また、伝送ケーブル３は、撮像部２０が生成した撮像信号をコネクタ部５へ伝送する。伝送ケーブル３は、ケーブルや光ファイバ等を用いて構成される。
【００１８】
コネクタ部５は、内視鏡２、プロセッサ６および光源装置８に接続され、接続された内視鏡２が出力する撮像信号に所定の信号処理を施すとともに、アナログの撮像信号をデジタルの撮像信号に変換（Ａ／Ｄ変換）してプロセッサ６へ出力する。
【００１９】
プロセッサ６は、コネクタ部５から入力される撮像信号に所定の画像処理を施して表示装置７へ出力する。また、プロセッサ６は、内視鏡システム１全体を統括的に接続する。例えば、プロセッサ６は、光源装置８が出射する照明光を切り替えたり、内視鏡２の撮像モードを切り替えたりする制御を行う。
【００２０】
表示装置７は、プロセッサ６が画像処理を施した撮像信号に対応する画像を表示する。また、表示装置７は、内視鏡システム１に関する各種情報を表示する。表示装置７は、液晶や有機ＥＬ（Electro  Luminescence）等の表示パネル等を用いて構成される。
【００２１】
光源装置８は、コネクタ部５および伝送ケーブル３を経由して内視鏡２の挿入部１００の先端１０１側から被検体（被写体）へ向けて照明光を照射する。光源装置８は、白色光を発する白色ＬＥＤ（Light  Emitting  Diode）等を用いて構成される。光源装置８は、プロセッサ６の制御のもと、内視鏡２を介して照明光を被検体に向けて照射する。なお、本実施の形態１では、光源装置８に同時方式の照明方式が採用されるが、面順次方式の照明方式であってもよい。
【００２２】
図２は、内視鏡システム１の要部の機能を示すブロック図である。
まず、内視鏡２の構成について説明する。
内視鏡２は、撮像部２０と、伝送ケーブル３と、コネクタ部５と、を備える。撮像部２０は、第１チップ２１（撮像素子）と、第２チップ２２と、を備える。
【００２３】
第１チップ２１は、複数の単位画素２３０および複数のダミー画素２４７を有する受光部２３と、受光部２３によって光電変換された撮像信号およびダミー信号を読み出す読み出し部２４と、コネクタ部５から入力された基準クロック信号および同期信号に基づきタイミング信号を生成するタイミング生成部２５と、を有する。
【００２４】
複数の単位画素２３０は、行列方向に２次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する。
【００２５】
複数のダミー画素２４７は、複数の単位画素２３０の配置における水平ライン毎に設けられ、撮像信号の補正処理に用いられるダミー信号を生成して出力する。なお、第１チップ２１のより詳細な構成については、図３を参照して後述する。
【００２６】
第２チップ２２は、伝送ケーブル３およびコネクタ部５を介して、第１チップ２１から出力される撮像信号をプロセッサ６へ送信するバッファ２７を有する。なお、第１チップ２１と第２チップ２２に搭載される回路の組み合わせは、適宜変更可能である。
【００２７】
また、撮像部２０は、伝送ケーブル３を介してプロセッサ６の電源部６１において生成された電源電圧ＶＤＤをグランドＧＮＤとともに受け取る。撮像部２０に供給される電源電圧ＶＤＤとグランドＧＮＤとの間には、電源安定用のコンデンサＣ１が設けられている。
【００２８】
コネクタ部５は、終端抵抗５１と、第１の信号処理部５２と、アナログ・フロント・エンド部５３（以下、「ＡＦＥ部５３」という）と、Ａ／Ｄ変換部５４と、パルス生成部５５と、電源電圧生成部５６と、ＦＰＧＡ５７（Field  Programmable  Gate  Array）と、を備える。
【００２９】
終端抵抗５１は、伝送ケーブル３の終端に設けられる。終端抵抗５１は、一端が伝送ケーブル３に接続され、他端がグランドＧＮＤに接続された交流終端抵抗５１１と、一端が伝送ケーブル３に接続され、他端がグランドＧＮＤに接続された直流終端抵抗５１２と、直流成分をカットする直流カットコンデンサ５１３と、を有する。また、終端抵抗５１は、第１の信号処理部５２より伝送ケーブル３の先端側の基端側に設けられる。
【００３０】
第１の信号処理部５２は、伝送ケーブル３の基端側に設けられ、終端抵抗５１と、ＡＦＥ部５３との間に配置されてなる。第１の信号処理部５２は、伝送ケーブル３から伝送されたダミー信号に対して第１の信号処理を行って第１の信号を生成し、この第１の信号をＡＦＥ部５３（外部）へ出力する。また、第１の信号処理部５２は、伝送ケーブル３から伝送された撮像信号をそのままＡＦＥ部５３（外部）へ出力する。第１の信号処理部５２は、ハイパスフィルタ部５２１（以下、「ＨＰＦ部５２１」という）と、切替部５２２と、を有する。
【００３１】
ＨＰＦ部５２１は、終端抵抗５１と切替部５２２との間に配置してなる。ＨＰＦ部５２１は、伝送ケーブル３を介して伝送されるダミー信号に対して第１の信号処理を行って第１の信号を生成し、この第１の信号を切替部５２２へ出力する。ここで、第１の信号処理とは、ハイパスフィルタ処理である。なお、本実施の形態１では、ＨＰＦ部５２１が信号生成部として機能する。
【００３２】
切替部５２２は、一端側が伝送ケーブル３およびＨＰＦ部５２１それぞれに接続され、他端側がＡＦＥ部５３に接続される。切替部５２２は、ＦＰＧＡ５７の制御のもと、伝送ケーブル３およびＨＰＦ部５２１のどちらか一方を選択的に切り替えてＡＦＥ部５３へ接続する。切替部５２２は、スイッチ等を用いて構成される。
【００３３】
ＡＦＥ部５３は、切替部５２２から入力された信号を受信し、受信した信号に対して所定の処理、例えばゲインアップ処理やノイズ低減処理（例えばＣＤＳ処理、クランプ処理）等のアナログ処理を行った後に、Ａ／Ｄ変換部５４へ出力する。ＡＦＥ部５３は、伝送ケーブル３の基端側であって、第１の信号処理部５２より後段の基端側に設けられる。なお、本実施の形態１では、ＡＦＥ部５３が第２の信号処理部として機能する。
【００３４】
Ａ／Ｄ変換部５４は、ＡＦＥ部５３から入力された信号に対して、Ａ／Ｄ変換を行ってプロセッサ６へ出力する。
【００３５】
パルス生成部５５は、プロセッサ６から供給され、内視鏡２の各構成部の動作の基準となる基準クロック信号（例えば、２７ＭＨｚのクロック信号）に基づいて、各フレームのスタート位置を表す同期信号を生成して、基準クロック信号とともに、伝送ケーブル３を介して撮像部２０のタイミング生成部２５およびＦＰＧＡ５７へ出力する。ここで、パルス生成部５５が生成する同期信号（駆動信号）は、水平同期信号と垂直同期信号とを含む。なお、本実施の形態１では、パルス生成部５５が撮像部２０を駆動するための駆動信号を生成する生成部として機能する。
【００３６】
電源電圧生成部５６は、プロセッサ６から供給される電源から、第１チップ２１と第２チップ２２を駆動するのに必要な電源電圧を生成して第１チップ２１および第２チップ２２へ出力する。電源電圧生成部５６は、レギュレーターなどを用いて第１チップ２１と第２チップ２２を駆動するのに必要な電源電圧を生成する。
【００３７】
ＦＰＧＡ５７は、パルス生成部５５から入力される基準クロック信号および同期信号に基づいて、撮像部２０がダミー画素２４７からダミー信号を出力するダミー信号出力期間において第１の信号処理部５２に第１の信号処理を実行させて第１の信号をＡＦＥ部５３へ出力させる。これに対して、ＦＰＧＡ５７は、撮像部２０が単位画素２３０から撮像信号を出力する撮像信号出力期間において第１の信号処理部５２に撮像信号をそのまま（信号処理を施さず）ＡＦＥ部５３へ出力させる。具体的には、ＦＰＧＡ５７は、パルス生成部５５から入力される基準クロック信号および同期信号に基づいて、切替部５２２による接続先の切り替えを制御することによって、ダミー信号出力期間において切替部５２２にＨＰＦ部５２１とＡＦＥ部５３とを接続させる一方、撮像信号出力期間において切替部５２２に伝送ケーブル３とＡＦＥ部５３とを接続させる。なお、本実施の形態１では、ＦＰＧＡ５７が制御部として機能する。
【００３８】
〔プロセッサの構成〕
次に、プロセッサ６の構成について説明する。
プロセッサ６は、内視鏡システム１の全体を統括的に制御する制御装置である。プロセッサ６は、電源部６１と、画像信号処理部６２と、クロック生成部６３と、記録部６４と、入力部６５と、プロセッサ制御部６６と、を備える。
【００３９】
電源部６１は、電源電圧を生成し、この生成した電源電圧をグランド（ＧＮＤ）とともに、コネクタ部５の電源電圧生成部５６へ供給する。
【００４０】
画像信号処理部６２は、Ａ／Ｄ変換部５４から出力されたデジタルの撮像信号に対して、同時化処理、ホワイトバランス（ＷＢ）調整処理、ゲイン調整処理、ガンマ補正処理、デジタルアナログ（Ｄ／Ａ）変換処理、フォーマット変換処理等の画像処理を行って画像信号に変換し、この画像信号を表示装置７へ出力する。
【００４１】
クロック生成部６３は、内視鏡システム１の各構成部の動作の基準となる基準クロック信号を生成し、この基準クロック信号をパルス生成部５５へ出力する。
【００４２】
記録部６４は、内視鏡システム１に関する各種情報や処理中のデータ等を記録する。記録部６４は、ＦｌａｓｈメモリやＲＡＭ（Random  Access  Memory）の記録媒体を用いて構成される。
【００４３】
入力部６５は、内視鏡システム１に関する各種操作の入力を受け付ける。例えば、入力部６５は、光源装置８が出射する照明光の種別を切り替える指示信号の入力を受け付ける。入力部６５は、例えば十字スイッチやプッシュボタン等を用いて構成される。
【００４４】
プロセッサ制御部６６は、内視鏡システム１を構成する各部を統括的に制御する。プロセッサ制御部６６は、ＣＰＵ（Central  Processing  Unit）等を用いて構成される。プロセッサ制御部６６は、入力部６５から入力された指示信号に応じて、内視鏡システム１を制御する。
【００４５】
〔第１チップの構成〕
次に、上述した第１チップ２１の詳細な構成について説明する。
図３は、図２に示す第１チップ２１の詳細な構成を示すブロック図である。図４は、第１チップ２１の構成を示す回路図である。
【００４６】
図３および図４に示すように、第１チップ２１は、受光部２３と、読み出し部２４（駆動部）と、タイミング生成部２５と、ヒステリシス部２８と、出力部３１（アンプ）と、を有する。
【００４７】
ヒステリシス部２８は、伝送ケーブル３を介して入力された基準クロック信号および同期信号の波形整形を行い、この波形整形を行った基準クロック信号および同期信号をタイミング生成部２５へ出力する。
【００４８】
タイミング生成部２５は、ヒステリシス部２８から入力された基準クロック信号および同期信号に基づいて、各種の駆動信号を生成し、後述する読み出し部２４の垂直走査部２４１（行選択回路）、ノイズ除去部２４３および水平走査部２４５へそれぞれ出力する。
【００４９】
読み出し部２４は、後述する受光部２３の複数の画素の各々から出力される撮像信号および基準電圧生成部２４６から出力される基準信号それぞれを出力部３１に転送する。
【００５０】
ここで、読み出し部２４の詳細な構成について説明する。読み出し部２４は、垂直走査部２４１（行選択回路）と、定電流源２４２と、ノイズ除去部２４３（ノイズ除去回路）と、列ソースフォロアトランジスタ２４４と、水平走査部２４５と、基準電圧生成部２４６と、を含む。
【００５１】
垂直走査部２４１は、タイミング生成部２５から入力される駆動信号（φＴ，φＲ等）に基づいて、受光部２３の選択された行（水平ライン）＜Ｍ＞（Ｍ＝０，１，２…，ｍ−１，ｍ）に駆動信号φＴ＜Ｍ＞およびφＲ＜Ｍ＞を印加して、受光部２３の各単位画素２３０およびダミー画素２４７を定電流源２４２で駆動することによって、撮像信号、ダミー信号および画素リセット時のノイズ信号を垂直転送線２３９（第１の転送線）に転送し、ノイズ除去部２４３に出力する。
【００５２】
ノイズ除去部２４３は、各単位画素２３０の出力ばらつきと、画素リセット時のノイズ信号とを除去し、各単位画素２３０で光電変換された撮像信号を出力する。なお、ノイズ除去部２４３の詳細は、後述する。
【００５３】
水平走査部２４５は、タイミング生成部２５から供給される駆動信号（φＨＣＬＫ）に基づいて、受光部２３の選択された列（縦ライン）＜Ｎ＞（Ｎ＝０，１，２…，ｎ−１，ｎ）に駆動信号φＨＣＬＫ＜Ｎ＞を印加し、各単位画素２３０で光電変換された撮像信号を、ノイズ除去部２４３を介して水平転送線２５８（第２の転送線）に転送し、出力部３１に出力する。なお、本実施の形態１では、水平転送線２５８が各単位画素２３０から出力される撮像信号を転送する転送部として機能する。
【００５４】
第１チップ２１の受光部２３には、多数の単位画素２３０が二次元マトリクス状に配列される。各単位画素２３０は、光電変換素子２３１（フォトダイオード）と、電荷変換部２３３と、転送トランジスタ２３４（第１の転送部）と、画素リセット部２３６（トランジスタ）と、画素ソースフォロアトランジスタ２３７と、ダミー画素２４７（基準信号生成部）と、を含む。なお、本明細書では、１または複数の光電変換素子と、それぞれの光電変換素子から信号電荷を電荷変換部２３３に転送するための転送トランジスタとを単位セルと呼ぶ。すなわち、単位セルには１または複数の光電変換素子と転送トランジスタの組が含まれ、各単位画素２３０には、１つの単位セルが含まれる。
【００５５】
光電変換素子２３１は、入射光をその光量に応じた信号電荷量に光電変換して蓄積する。光電変換素子２３１は、カソード側がそれぞれ転送トランジスタ２３４の一端側に接続され、アノード側がグランドＧＮＤに接続される。電荷変換部２３３は、浮遊拡散容量（ＦＤ）からなり、光電変換素子２３１で蓄積された電荷を電圧に変換する。
【００５６】
転送トランジスタ２３４は、光電変換素子２３１から電荷変換部２３３に電荷を転送する。転送トランジスタ２３４のゲートには、駆動信号（行選択パルス）φＲおよび駆動信号φＴが供給される信号線が接続され、他端側には、電荷変換部２３３に接続される。転送トランジスタ２３４は、垂直走査部２４１から信号線を介して駆動信号φＲおよび駆動信号φＴが供給されると、オン状態となり、光電変換素子２３１から電荷変換部２３３に信号電荷を転送する。
【００５７】
画素リセット部２３６は、電荷変換部２３３を所定電位にリセットする。画素リセット部２３６は、一端側が電源電圧ＶＲに接続され、他端側が電荷変換部２３３に接続され、ゲートには駆動信号φＲが供給される信号線に接続される。画素リセット部２３６は、垂直走査部２４１から信号線を介して駆動信号φＲが供給されると、オン状態となり、電荷変換部２３３に蓄積された信号電荷を放出させ、電荷変換部２３３が所定電位にリセットする。
【００５８】
画素ソースフォロアトランジスタ２３７は、一端側が電源電圧ＶＲに接続され、他端側が垂直転送線２３９に接続され、ゲートには電荷変換部２３３で電圧変換された信号（撮像信号またはリセット時の信号）が入力される。画素ソースフォロアトランジスタ２３７は、後述する選択動作の後に、転送トランジスタ２３４のゲートに駆動信号φＴが供給されると、光電変換素子２３１から電荷が読み出され、電荷変換部２３３にて電圧変換された後に、垂直転送線２３９に転送される。
【００５９】
ダミー画素２４７は、単位画素２３０の水平ライン毎に複数設けられる。なお、図４においては、説明を簡略化するため、各水平ラインにダミー画素２４７が一つ設けられた例を説明するが、これに限定されず、ダミー画素２４７の数は、適宜変更することができる。ダミー画素２４７は、画素リセット部２３６ａと、画素ソースフォロアトランジスタ２３７ａと、を含む。すなわち、単位画素２３０から光電変換素子２３１（フォトダイオード）と、電荷変換部２３３と、転送トランジスタ２３４（第１の転送部）と、を省略した構成である。
【００６０】
画素リセット部２３６ａは、画素ソースフォロアトランジスタ２３７ａのゲートを所定電位に固定する。画素リセット部２３６ａは、一端側が電源電圧ＶＲに接続され、他端側が画素ソースフォロアトランジスタ２３７ａのゲートに接続され、ゲートには駆動信号φＴおよび駆動信号φＲが供給される信号線が接続される。
【００６１】
画素リセット部２３６ａのゲートに、タイミング生成部２５から信号線を介して駆動信号φＲが供給されると、画素リセット部２３６ａがオン状態となり、画素ソースフォロアトランジスタ２３７ａのゲートが所定電位（ＶＲ）に固定される。
【００６２】
画素ソースフォロアトランジスタ２３７ａは、一端側が基準電圧生成部２４６（図５Ａに示す基準電圧生成部２４６ａ）から供給される電源電圧ＶＲに接続され、他端側が垂直転送線２３９に接続され、ゲートには所定電位（ＶＲ）が入力される。このように構成された画素ソースフォロアトランジスタ２３７ａは、後述する選択動作が行われると、所定電位（ＶＲ）に応じたダミー信号（ＯＢ信号に相当）が、画素ソースフォロアトランジスタ２３７ａを介して、垂直転送線２３９に転送される。
【００６３】
通常の単位画素２３０と同様に、本実施の形態１では、電源電圧ＶＲが電源電圧ＶＤＤレベル（例えば、３．３Ｖ）かつＶＲ（例えば、２Ｖ）が入力された時に画素リセット部２３６ａのゲートに駆動信号φＲが供給されると、画素ソースフォロアトランジスタ２３７ａがオン状態となり、当該画素リセット部２３６ａを含むダミー画素２４７が選択される（選択動作）。また、電源電圧ＶＲが非選択用電圧レベル（例えば、１Ｖ）かつＶＲ（例えば、１Ｖ）が入力されたときに画素リセット部２３６ａのゲートに駆動信号φＲが供給されると、画素ソースフォロアトランジスタ２３７ａがオフ状態となり、当該画素リセット部２３６ａを含むダミー画素２４７の選択が解除される（非選択動作）。
【００６４】
定電流源２４２は、一端側が垂直転送線２３９に接続され、他端側がグランドＧＮＤに接続され、ゲートにはバイアス電圧Ｖｂｉａｓ１が印加される。定電流源２４２は、単位画素２３０を定電流源２４２で駆動し、単位画素２３０の出力を垂直転送線２３９へ読み出す。垂直転送線２３９へ読み出された信号は、ノイズ除去部２４３に入力される。
【００６５】
ノイズ除去部２４３は、転送容量２５２（ＡＣ結合コンデンサ）と、クランプスイッチ２５３（トランジスタ）と、を含む。
【００６６】
転送容量２５２は、一端側が垂直転送線２３９に接続され、他端側が列ソースフォロアトランジスタ２４４に接続される。
【００６７】
クランプスイッチ２５３は、一端側が基準電圧生成部２４６からクランプ電圧Ｖｃｌｐが供給される信号線に接続される。クランプスイッチ２５３の他端側は、転送容量２５２と列ソースフォロアトランジスタ２４４間に接続され、ゲートには、タイミング生成部２５から駆動信号φＶＣＬが入力される。ノイズ除去部２４３に入力される撮像信号はノイズ成分を含んだ光ノイズ和信号である。
【００６８】
転送容量２５２は、タイミング生成部２５から、駆動信号φＶＣＬがクランプスイッチ２５３のゲートに入力されると、クランプスイッチ２５３がオン状態となり、基準電圧生成部２４６から供給されるクランプ電圧Ｖｃｌｐによりリセットされる。ノイズ除去部２４３でノイズ除去された撮像信号は、列ソースフォロアトランジスタ２４４のゲートに入力される。
【００６９】
ノイズ除去部２４３は、サンプリング用のコンデンサ（サンプリング容量）を必要としないため、転送容量（ＡＣ結合コンデンサ）２５２の容量は、列ソースフォロアトランジスタ２４４の入力容量に対する十分な容量であればよい。加えて、ノイズ除去部２４３は、サンプリング容量の無い分、第１チップ２１における占有面積を小さくすることができる。
【００７０】
列ソースフォロアトランジスタ２４４は、一端側が電源電圧ＶＤＤに接続され、他端側が列選択スイッチ２５４（第２の転送部）の一端側に接続され、ゲートにはノイズ除去部２４３でノイズ除去された撮像信号が入力される。
【００７１】
列選択スイッチ２５４は、一端側が列ソースフォロアトランジスタ２４４の他端側に接続され、他端側が水平転送線２５８（第２の転送線）に接続され、ゲートには水平走査部２４５から駆動信号φＨＣＬＫ＜Ｍ＞を供給するための信号線が接続される。列選択スイッチ２５４は、列＜Ｍ＞の列選択スイッチ２５４のゲートに水平走査部２４５から駆動信号φＨＣＬＫ＜Ｍ＞が供給されると、オン状態となり、列＜Ｍ＞の垂直転送線２３９の信号（ノイズ除去部２４３でノイズ除去された撮像信号）を水平転送線２５８に転送する。
【００７２】
水平リセットトランジスタ２５６は、一端側がグランドＧＮＤに接続され、他端側が水平転送線２５８に接続され、ゲートにはタイミング生成部２５から駆動信号φＨＣＬＲが入力される。水平リセットトランジスタ２５６は、タイミング生成部２５から駆動信号φＨＣＬＲが水平リセットトランジスタ２５６のゲートに入力されると、オン状態となり、水平転送線２５８をリセットする。
【００７３】
定電流源２５７は、一端側が水平転送線２５８に接続され、他端側がグランドＧＮＤに接続され、ゲートにはバイアス電圧Ｖｂｉａｓ２が印加される。定電流源２５７は、撮像信号を垂直転送線２３９から水平転送線２５８へ読み出す。水平転送線２５８へ読み出された撮像信号またはダミー信号は、出力部３１に入力される。
【００７４】
出力部３１は、ノイズ除去された撮像信号とダミー信号（横ラインを補正する際に基準となる基準信号）とを必要に応じて信号増幅して出力する（Ｖｏｕｔ）。
【００７５】
本実施の形態１では、垂直転送線２３９からのノイズ除去後の撮像信号の読み出しと、水平リセットトランジスタ２５６による水平転送線２５８のリセットとを交互に行うことにより、列方向の撮像信号のクロストークを抑制することが可能となる。
【００７６】
第２チップ２２では、ダミー信号および撮像信号を、伝送ケーブル３を介して、コネクタ部５に伝送する。
【００７７】
図５Ａおよび図５Ｂは、本実施の形態１に係る内視鏡２の受光部２３の基準電圧生成部２４６の構成を示す回路図である。
【００７８】
図５Ａに示す基準電圧生成部２４６ａは、２つの抵抗２９１および２９２からなる抵抗分圧回路と、駆動信号φＶＲＳＥＬで駆動されるマルチプレクサ２９３と、を含む。
【００７９】
マルチプレクサ２９３は、タイミング生成部２５から入力される駆動信号φＶＲＳＥＬに従い、電源電圧ＶＤＤ（例えば、３．３Ｖ）と抵抗分圧回路で生成された非選択用電圧Ｖｆｄ＿Ｌ（例えば、１Ｖ）とを交互に切り替えて電源電圧ＶＲとして全画素およびダミー画素２４７に印加する。
【００８０】
図５Ｂに示す基準電圧生成部２４６ｂは、２つの抵抗２９１および２９２からなる抵抗分圧回路と、駆動信号φＶＳＨで駆動されるスイッチ（トランジスタ）２９４と、を含む。基準電圧生成部２４６ｂは、スイッチ２９４の駆動により駆動信号φＶＳＨが駆動するタイミングで、ノイズ除去部２４３のクランプ電圧Ｖｃｌｐを生成する。
【００８１】
〔内視鏡システムの動作〕
次に、上述した内視鏡システム１の動作について説明する。図６は、内視鏡システム１が実行する処理の概要を示すフローチャートであり、ＦＰＧＡ５７が行う処理の一例を示すフローチャートである。
【００８２】
図６に示すように、ＦＰＧＡ５７は、パルス生成部５５から入力される基準クロック信号および同期信号に基づいて、撮像部２０が信号を出力する期間がダミー信号出力期間であるか否かを判断する（ステップＳ１０１）。ＦＰＧＡ５７によってダミー信号出力期間であると判断された場合（ステップＳ１０１：Ｙｅｓ）、内視鏡システム１は、後述するステップＳ１０２へ移行する。これに対して、ＦＰＧＡ５７によってダミー信号出力期間でないと判断された場合（ステップＳ１０１：Ｎｏ）、内視鏡システム１は、後述するステップＳ１０４へ移行する。
【００８３】
ステップＳ１０２において、ＦＰＧＡ５７は、切替部５２２を制御することによって、ＨＰＦ部５２１とＡＦＥ部５３とを接続させることによって、ＨＰＦ部５２１からの第１の信号をＡＦＥ部５３へ出力させる。これにより、ダミー信号出力期間において、ＨＰＦ部５２１においてハイパスフィルタ処理が施された第１の信号（ノイズがカットされたダミー信号）がＡＦＥ部５３へ切替部５２２から出力されるので、ダミー画素に起因する横筋ノイズを低減することができる。
【００８４】
続いて、プロセッサ６から終了する指示信号が入力された場合（ステップＳ１０３：Ｙｅｓ）、内視鏡システム１は、本処理を終了する。これに対して、プロセッサ６から終了する指示信号が入力されていない場合（ステップＳ１０３：Ｎｏ）、内視鏡システム１は、上述したステップＳ１０１へ戻る。
【００８５】
ステップＳ１０４において、ＦＰＧＡ５７は、切替部５２２を制御することによって、伝送ケーブル３とＡＦＥ部５３とを接続させることによって、撮像部２０の第２チップ２２からの撮像信号をそのままＡＦＥ部５３へ出力させる。これにより、ＨＰＦ部５２１を介さずに撮像部２０からの撮像信号がＡＦＥ部５３へそのまま出力される。ステップＳ１０４の後、内視鏡システム１は、ステップＳ１０３へ移行する。
【００８６】
以上説明した本発明の実施の形態１によれば、ダミー画素２４７と単位画素２３０とで互いに異なるノイズが発生した場合であっても、精度よく横筋ノイズを補正することができる。
【００８７】
また、本発明の実施の形態１によれば、切替部５２２をＨＰＦ部５２１の直後に配置することによって、細径の伝送ケーブル３を用いる場合であっても、伝送ケーブル３のケーブル抵抗と切替部５２２とのインピーダンスとの整合を考慮せずに行うことができる。
【００８８】
（実施の形態２）
次に、本発明の実施の形態２について説明する。本実施の形態２は、上述した実施の形態１に係る内視鏡２と構成が異なる。具体的には、本実施の形態２に係る内視鏡は、終端抵抗とＡＦＥ部およびＨＰＦ部との間に切替部を配置してなる。以下においては、本実施の形態２に係る内視鏡システムの構成について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して説明を省略する。
【００８９】
〔内視鏡システムの構成〕
図７は、本実施の形態２に係る内視鏡システムの要部の機能を示すブロック図である。図７に示す内視鏡システム１ａは、上述した実施の形態１に係る内視鏡２に換えて、内視鏡２ａを備える。内視鏡２ａは、上述した実施の形態１に係るコネクタ部５に換えて、コネクタ部５ａを備える。
【００９０】
コネクタ部５ａは、終端抵抗５１と、第１の信号処理部５２ａと、ＡＦＥ部５３と、Ａ／Ｄ変換部５４と、パルス生成部５５と、電源電圧生成部５６と、ＦＰＧＡ５７と、を有する。
【００９１】
第１の信号処理部５２ａは、伝送ケーブル３の基端側に設けられ、終端抵抗５１と、ＡＦＥ部５３との間に配置されてなる。第１の信号処理部５２ａは、伝送ケーブル３から伝送されたダミー信号に対して第１の信号処理を行って第１の信号を生成してＡＦＥ部５３（外部）へ出力可能であるとともに、伝送ケーブル３から伝送された撮像信号をそのままＡＦＥ部５３（外部）へ出力する。第１の信号処理部５２ａは、切替部５２２ａと、ＨＰＦ部５２１ａと、を有する。
【００９２】
切替部５２２ａは、終端抵抗５１とＡＦＥ部５３およびＨＰＦ部５２１ａとの間に配置され、一端側が終端抵抗５１を介して伝送ケーブル３に接続され、他端側がＡＦＥ部５３およびＨＰＦ部５２１ａに接続される。切替部５２２ａは、ＦＰＧＡ５７の制御のもと、伝送ケーブル３をＡＦＥ部５３およびＨＰＦ部５２１ａのどちらか一方を選択的に切り替える。
【００９３】
ＨＰＦ部５２１ａは、切替部５２２ａを介して入力されたダミー信号に対して第１の信号処理を行って第１の信号を生成し、この第１の信号をＡＦＥ部５３へ出力する。
【００９４】
このように構成された内視鏡システム１ａにおいて、ＦＰＧＡ５７は、パルス生成部５５から入力される基準クロック信号および同期信号に基づいて、撮像部２０のダミー信号出力期間であると判断した場合、切替部５２２に伝送ケーブル３とＨＰＦ部５２１ａとを接続させることによって、撮像部２０から入力されるダミー信号をＨＰＦ部５２１ａに第１の信号処理を施させてＡＦＥ部５３へ出力させる。これに対して、ＦＰＧＡ５７は、パルス生成部５５から入力される基準クロック信号および同期信号に基づいて、撮像部２０の画像信号出力期間であると判断した場合、切替部５２２に伝送ケーブル３とＡＦＥ部５３とを接続させることによって、撮像部２０から入力される撮像信号をＡＦＥ部５３へそのまま出力させる。
【００９５】
以上説明した本発明の実施の形態２によれば、ダミー画素２４７と単位画素２３０とで互いに異なるノイズが発生した場合であっても、精度よく横筋ノイズを補正することができる。
【００９６】
（その他の実施の形態）
本実施の形態１，２では、ＨＰＦ部が第１の信号処理としてダミー信号に対してハイパスフィルタ処理を行っていたが、例えばＨＰＦ部に換えて、バンドバス回路によって構成し、ダミー信号に対してバンドバスフィルタ処理を行ってもよい。
【００９７】
また、本実施の形態１，２では、第１の信号処理部に、ＨＰＦ部を設けていたが、例えばＦＰＧＡの制御のもと、フィルタ処理の性能、例えば所定の周波数成分のみカットするフィルタ処理を行うようなフィルタ回路を設けてもよい。
【００９８】
また、本実施の形態１，２では、コネクタ部に第１の信号処理部を設けていたが、これに限定されることなく、例えば第２チップ内に設けてもよい。もちろん、第１の信号処理部を処理装置（プロセッサ）に設けてもよい。
【００９９】
このように、本発明は、ここでは記載していない様々な実施の形態を含みうるものであり、特許請求の範囲によって特定される技術的思想の範囲内で種々の設計変更等を行うことが可能である。
【符号の説明】
【０１００】
１，１ａ  内視鏡システム
２，２ａ  内視鏡
３  伝送ケーブル
４  操作部
５，５ａ  コネクタ部
６  プロセッサ
７  表示装置
８  光源装置
２０  撮像部
２１  第１チップ
２２  第２チップ
２３  受光部
２４  読み出し部
２５  タイミング生成部
２７  バッファ
２８  ヒステリシス部
３１  出力部
５１  終端抵抗
５２，５２ａ  第１の信号処理部
５３  ＡＦＥ部
５４  Ａ／Ｄ変換部
５５  パルス生成部
５６  電源電圧生成部
５７  ＦＰＧＡ
６１  電源部
６２  画像信号処理部
６３  クロック生成部
６４  記録部
６５  入力部
６６  プロセッサ制御部
１００  挿入部
１０１  先端
１０２  基端
２３０  単位画素
２３１  光電変換素子
２３３  電荷変換部
２３４  転送トランジスタ
２３６，２３６ａ  画素リセット部
２３７，２３７ａ  画素ソースフォロアトランジスタ
２３９，２４１  垂直転送線
２４１  垂直走査部
２４２，２５７  定電流源
２４３  ノイズ除去部
２４４  列ソースフォロアトランジスタ
２４５  水平走査部
２４６，２４６ａ，２４６ｂ  基準電圧生成部
２４７  ダミー画素
２５２  転送容量
２５３  クランプスイッチ
２５４  列選択スイッチ
２５６  水平リセットトランジスタ
２５８  水平転送線
２９１  抵抗
２９３  マルチプレクサ
２９４  スイッチ
５０３  直流カットコンデンサ
５１１  交流終端抵抗
５１２  直流終端抵抗
５２１，５２１ａ  ＨＰＦ部
５２２，５２２ａ  切替部
Ｃ１  コンデンサ
【図１】
2017123971.tif 000003
【図２】
2017123971.tif 000004
【図３】
2017123971.tif 000005
【図４】
2017123971.tif 000006
【図５Ａ】
2017123971.tif 000007
【図５Ｂ】
2017123971.tif 000008
【図６】
2017123971.tif 000009
【図７】
2017123971.tif 000010