(57)【要約】【課題】原稿画像に存在しないゴミをコストアップさせることなく検出し、補正痕が目立たないように補正する画像読取方法を提供する。【解決手段】原稿画像を、主走査方向および副走査方向でそれぞれ隣り合う色（Ｒ，Ｇ，Ｂ）が異なる複数の画素の集合として読み取り、読み取った各色の画素を、当該画素の他の画素に対する相対的な位置情報と関連付けてラインメモリに格納する。そして、格納された各画素を同一色の画素が隣り合うように並び替え、並び替えられた画素の状態に基づいて原稿画像に存在しない異常画素（ゴミ）を検出する。【選択図】図５
2017204805.tif 000002
【特許請求の範囲】
【請求項１】
対象物の画像を読み取るラインセンサと、前記画像に存在しない異常画素を検出する検出手段とを有する画像読取装置であって、
前記ラインセンサは、第１色の光を受光する第１受光素子と前記第１色と異なる第２色の光を受光する第２受光素子とを第１の方向に並べることにより一つのラインを形成する受光素子列が、それぞれ、前記第１の方向と直交する第２の方向に所定間隔で複数ライン分配列されており、
前記検出手段は、異なるラインで同一色の光を受光する受光素子の検出結果に基づいて前記異常画素を検出することを特徴とする、
画像読取装置。
【請求項２】
前記受光素子列は、前記第１色および前記第２色と異なる第３色の光を受光する第３受光素子を前記第１受光素子および前記第２受光素子と共に並べて一つのラインを形成しており、
前記第１受光素子、前記第２受光素子および前記第３受光素子は、それぞれ同一色の光を受光する受光素子が隣り合わないように配列されていることを特徴とする、
請求項１に記載の画像読取装置。
【請求項３】
前記第１受光素子、前記第２受光素子および前記第３受光素子が前記第１方向に周期的に配列されることにより前記一つのラインが形成されていることを特徴とする、
請求項２に記載の画像読取装置。
【請求項４】
前記受光素子列は、各周期の始端画素の色が前記第２方向で隣り合うラインのものと異なるように配列されていることを特徴とする、
請求項３に記載の画像読取装置。
【請求項５】
前記第１受光素子、前記第２受光素子および前記第３受光素子は、それぞれ当該波長の光をピーク透過波長とする透光部材と、前記透光部材を透過した光の強度に応じたレベルの信号を出力する光半導体素子とを含んで構成されることを特徴とする、
請求項２乃至４のいずれか一項に記載の画像読取装置。
【請求項６】
所定の光源から照射され、前記対象物で反射された光を前記透光部材に導く光学系を備えており、
前記光学系は、その解像度が前記ラインセンサの解像度よりも低いことを特徴とする、
請求項５に記載の画像読取装置。
【請求項７】
前記反射された光の強度に応じて出力される信号をそれぞれデジタル値で表される画像データに変換する変換手段と、
前記画像データを前記受光素子列毎に格納するメモリと、
前記メモリに格納された複数の画像データを同一色の画素列毎に並び替えるソート手段とをさらに備えており、
前記検出手段は、前記ソート手段で並び替えられた画像データのデジタル値に基づいて前記異常画素を検出することを特徴とする、
請求項６に記載の画像読取装置。
【請求項８】
前記検出手段は、前記画像データをそのデジタル値に応じて２値化し、これにより得られた２値化データの分布により前記異常画素を検出することを特徴とする、
請求項７に記載の画像読取装置。
【請求項９】
前記検出手段は、前記異常画素と検出された画素が前記第１の方向において所定の画素幅以下かどうかを判定し、判定結果に応じた処理を実行可能にすることを特徴とする、
請求項７又は８に記載の画像読取装置。
【請求項１０】
前記検出手段は、検出された前記異常画素と所定方向において隣り合う画素をも前記異常画素に含める拡張回路を備えることを特徴とする、
請求項８又は９に記載の画像読取装置。
【請求項１１】
前記異常画素を同一色で隣り合う画素を用いて当該色に補正する補正手段を有することを特徴する、
請求項１乃至１０のいずれか一項に記載の画像読取装置。
【請求項１２】
前記補正手段は、１画素幅の前記異常画素を複数の同一色の画素で線形補間することにより当該色に補正することを特徴とする、
請求項１１に記載の画像読取装置。
【請求項１３】
前記補正手段は、前記異常画素が前記第１の方向で所定数以上連続している場合は、全ての異常画素を同一色の画素に補正し、前記異常画素が前記第１の方向で所定数よりも連続していない場合は、各色の画素毎に当該画素の隣り合う画素を用いて補正することを特徴とする、
請求項１１に記載の画像読取装置。
【請求項１４】
請求項１乃至１３のいずれか１項に記載の画像読取装置と、
前記画像読取装置で読み取られた画像情報に基づいて所定の記録媒体に画像を形成する画像形成手段と、を備えることを特徴とする画像形成装置。
【請求項１５】
対象物の画像を読み取る画像読取装置が実行する方法であって、
前記画像読取装置が、
前記画像を、第１方向および該第１方向に対して直交する第２方向でそれぞれ隣り合う色が異なる複数の画素の集合として読み取り、
読み取った各色の画素を、当該画素の他の画素に対する相対的な位置情報と関連付けて所定のメモリに格納するとともに、格納された各画素を同一色の画素が隣り合うように並び替え、並び替えられた画素の状態に基づいて前記対象物の画像に存在しない異常画素を検出することを特徴とする、
画像処理方法。
【請求項１６】
前記並び替えた画素の濃度の分布に基づいて前記異常画素を検出することを特徴とする、
請求項１５に記載の画像処理方法。
【請求項１７】
前記画像読取装置は、前記濃度をそれぞれ所定の閾値との比較により２値化して１画素毎の２値化データを生成し、この２値化データの分布に基づいて前記異常画素を検出することを特徴とする、
請求項１６に記載の画像処理方法。
【請求項１８】
前記画像読取装置は、前記２値化データの分布が所定条件を満たす場合は、検出された前記異常画素を所定方向で隣り合う画素まで拡張することを特徴とする、
請求項１７に記載の画像処理方法。
【請求項１９】
検出した前記異常画素を同一色で隣り合う画素で線形補間することにより当該色に補正することを特徴する、
請求項１８に記載の画像処理方法。
【請求項２０】
前記異常画素が前記第１の方向で所定数以上連続している場合は全ての異常画素を同一色の画素に補正し、そうでない場合は各色の画素毎に当該画素の隣り合う画素を用いて補正することを特徴とする、
請求項１８に記載の画像処理方法。
【請求項２１】
対象物の画像を読み取る画像読取装置として機能するコンピュータに、請求項１５ないし２０のいずれか一項に記載された画像処理方法を実行させるためのコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、対象物の画像を読み取る際に当該画像に存在しない異常画素を効果的に検出する画像読取装置およびこの画像読取装置で読み取った画像の処理方法に関する。
【背景技術】
【０００２】
複写機等に使用される画像読取装置として、原稿を１ページずつ原稿台ガラス上に搬送し、各原稿を所定位置に固定された光源で露光して画像読取を行う「流し読み」を行うものが知られている。この流し読み時に、原稿台ガラス上にゴミなどの異物が付着していると、読み取った画像にスジ画像が形成される場合がある。このような問題を解決するため、従来、原稿台ガラス上にゴミが付着した際に、これを自動的に検出してユーザに清掃を促したり、画像処理による補正を行う技術が提案されている。
【０００３】
例えば特許文献１に開示された装置では、読み取られた画像を２値データ化し、２値データを副走査方向のライン毎に加算し、加算結果が所定値以上である場合に黒スジであると検出する。そして、黒スジを検出した場合にその画像を補正する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３２８２００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示された装置では、読み取った原稿に罫線のような副走査方向の縦線が存在した場合、罫線を黒スジと誤検出するおそれがある。
【０００６】
本発明は、異常画素の検出を精度よく行うことができる画像読取方法を提供することを主たる課題とする。
【課題を解決するための手段】
【０００７】
本発明が提供する画像読取方法は、対象物の画像を読み取る画像読取装置が実行する方法であって、前記画像読取装置が、前記画像を、第１方向および該第１方向に対して直交する第２方向でそれぞれ隣り合う色が異なる複数の画素の集合として読み取り、読み取った各色の画素を、当該画素の他の画素に対する相対的な位置情報と関連付けて所定のメモリに格納するとともに、格納された各画素を同一色の画素が隣り合うように並び替え、並び替えられた画素の状態に基づいて前記対象物の画像に存在しない異常画素を検出することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、異常画素の検出を精度よく行うことができ、異常画像の誤検出を効果的に抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態に係る画像形成装置の構成例を示す図。
【図２】画像形成装置が備える原稿読取ユニットの構成例を示す図。
【図３】ラインセンサにおける受光素子の配列構造の説明図。
【図４】第１実施形態における制御系統の構成図。
【図５】（ａ），（ｂ）はラインメモリからの画像データの読取状態の説明図。
【図６】万線原稿の説明図。
【図７】（ａ）〜（ｅ）はＭＴＦ特性と万線原稿の読取結果との関係を示す図。
【図８】（ａ），（ｂ）はゴミの付着状態説明図。
【図９】（ａ）は並び替え前、（ｂ）は並び替え後の読取結果を示す図。
【図１０】（ａ），（ｂ）は原稿に存在する線の読取状態説明図。
【図１１】（ａ）は並び替え前、（ｂ）は並び替え後の読取結果を示す図。
【図１２】（ａ）はシアン色の線の並び替え前、（ｂ）は並び替え後の読取結果図。
【図１３】ゴミ検出回路の詳細構成図。
【図１４】（ａ）〜（ｄ）は原稿の線とゴミによる線の読取結果を示す図。
【図１５】ゴミ補正前後の読取レベルの説明図。
【図１６】原稿読取処理の手順説明図。
【図１７】大きく結像したゴミの結像状態の説明図。
【図１８】第２実施形態における制御系統の構成図。
【図１９】（ａ）〜（ｄ）はフラグ拡張回路およびラインメモリの動作説明図。
【図２０】（ａ）は１ライン、（ｂ）は２ラインに渡るゴミの検出状態の説明図。
【図２１】縦線のエッジ部分を色毎に線形補間する処理の説明図。
【図２２】縦線のエッジ部分を全色同時に線形補間する処理の説明図。
【図２３】分解したゴミフラグを色間で論理和処理する状態を示す説明図。
【図２４】第３実施形態における制御系統の構成図。
【図２５】第３実施形態におけるゴミ検出回路の内部ブロック図。
【図２６】（ａ）〜（ｊ）は第３実施形態におけるゴミ検出工程の説明図。
【図２７】フラグ合成回路の内部ブロック図。
【図２８】（ａ），（ｂ）はフラグ合成回路の動作例を示すタイムチャート。
【図２９】フラグ判定の動作例を示すタイムチャート。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態を詳細に説明する。
［第１実施形態］
図１は、第１実施形態に係る画像読取装置１００を備える画像形成装置１１１の一例であるデジタルカラー複合機を示す。
画像形成装置１１１は、画像読取装置１００と画像形成装置本体１０５を備える。
画像形成装置本体１０５は、公知の電子写真方式により画像形成を行う画像形成部１１０を備える。画像形成部１１０は、感光体、露光装置、現像装置、転写装置、定着装置を備える。露光装置は、画像入力部画像読取装置で取得された画像情報に基づき感光体に静電潜像を形成する。現像装置は、静電潜像をトナーにより現像剤像に現像する。転写装置は、現像剤像を搬送されてきた記録媒体に転写する。定着装置は、記録媒体の上の現像剤像を記録媒体に定着させる。
画像読取装置１００は、対象物の一例となる原稿１０２を載置するための原稿トレイ１０１と、原稿読取ユニット１０３、１０６とを備えている。原稿読取ユニット１０３、１０６は、原稿搬送モータによって原稿トレイ１０１に載置された原稿１０２を、原稿台ガラス１１２の上に搬送し、原稿画像として読み取る。原稿台ガラス１１２上の原稿１０２の背面には原稿背景板が設けられている。原稿読取ユニット１０３、１０６での原稿画像の読取が終了すると、画像読取装置１００は、原稿１０２を排紙トレイ１０４に排出する。なお、原稿の片面だけを読み取る場合は原稿読取ユニット１０３を用いて画像を読み取り、原稿の両面を読み取る場合は原稿読取ユニット１０３、１０６を用いて画像を読み取る。原稿読取ユニット１０３、１０６の構成は同じであるので、以下、原稿読取ユニット１０６を例に説明する。
【００１１】
図２は、原稿読取ユニット１０６の構成例を示す模式図である。原稿読取ユニット１０６は、光源２０１、レンズ２０２、ラインセンサ２０３、ミラー２０４，２０５，２０６，２０７を備えている。光源２０１は、原稿読取位置１０７を通過する原稿１０２に向けて光を照射する所定部位に設けられている。ミラー２０４，２０５，２０６，２０７は、原稿１０２からの反射光をレンズ２０２およびラインセンサ２０３に導く。ラインセンサ２０３は、レンズ２０２により導かれた原稿１０２からの反射光を複数の受光素子でそれぞれ光電変換し、反射光の強さに応じた信号を出力する。レンズ２０２およびミラー２０４，２０５，２０６，２０７は、原稿読取ユニット１０６の光学系を構成する。この光学系の解像度は、ラインセンサ２０３の解像度よりも低い。その理由については後述する。
【００１２】
次に、ラインセンサ２０３について説明する。ラインセンサ２０３は、例えばＣＣＤ（Charge-Coupled Device）リニアイメージセンサである。ラインセンサ２０３は、原稿１０２からの反射光を受光する受光素子を複数配列して設けられる。一つの受光素子が一つの画素に対応する。一つの受光素子の幅が１画素幅に対応する。例えば、３画素幅とは、３つの受光素子に対応する幅を示す。なお、原稿１０２の画像を説明する場合における画素とは、ラインセンサ２０３の１画素の受光素子で読み取られる画像を、１画素（１画素幅）の画像として説明する。受光素子は、赤い光（第１色：Ｒ）を検出する第１受光素子、緑の光（第２色：Ｇ）を検出する第２受光素子および青の光（第３色：Ｂ）を検出する第３受光素子を含む。Ｒ，Ｇ，Ｂの各受光素子は、１画素幅毎に所定方向に周期的に配列される。これにより当該方向においてＲ→Ｇ→Ｂが繰り返される受光素子列が形成される。ラインセンサ２０３は、このような受光素子列を複数列配置したものとなる。本明細書では、赤い光を受光する受光素子に対応する画素をＲ画素、緑の光を受光する受光素子に対応する画素をＧ画素、青の光を受光する受光素子に対応する画素をＢ画素と呼ぶ。また、受光素子列で形成される第１の方向の列を「ライン」と呼ぶ。一つの受光素子列で一つのラインが形成される。ラインセンサ２０３は、一つのラインを形成する受光素子列が、それぞれ、第１の方向と直交する第２の方向に所定間隔で複数ライン分配列されている。
【００１３】
図３は、ラインセンサ２０３における受光素子の配列構造の説明図である。ラインセンサ２０３は、第１方向である主走査方向で７５００画素、該第１方向に対して直交する第２方向である副走査方向で３列のラインを読み取るように構成されている。ここでは主走査方向に６００ｄｐｉ(dots per inch)の解像度で画像を読み取るものとして説明するが、解像度は一例にすぎない。なお、主走査方向とは、複数の受光素子が１列に並べられる方向であり、原稿の読み取り時の原稿の幅方向（搬送方向と直交する方向）に対応する方向である。副走査方向とは、主走査方向と直交する方向であり、原稿の読み取り時の原稿の搬送方向に対応する方向である。
【００１４】
３列のラインの受光素子列は、副走査方向に所定画素幅（所定間隔）ずつ離れ、かつ、Ｒ→Ｇ→Ｂの周期の始端画素の色が隣り合う列のものと異なるように配置される。図３の例では、ライン間隔は１画素である。したがって、ラインＬ１とラインＬ２との間は２画素、ラインＬ１とラインＬ３との間は４画素、それぞれ副走査方向に離れた位置に受光素子列が配列されている。また、ラインＬ１の始端画素の色は「Ｒ」（赤）、ラインＬ２の始端画素の色はＲと１画素分異なるＧ（緑）、ラインＬ３の始端画素の色はＧと１画素分異なるＢ（青）である。つまり、主走査方向では、画素の色がＲ→Ｇ→Ｂ→Ｒ→Ｇ→Ｂ→・・・の規則性を有している。副走査方向に見ると、ラインＬ１とラインＬ２では上記規則性を１画素主走査方向にずらした配列となる。ラインＬ１とラインＬ３では上記規則性を主走査方向に２画素分主走査方向にずらした配列となる。そのため、ラインセンサ２０３には、いわゆる千鳥状に、Ｒ、Ｇ、Ｂの各受光素子が配置されたものとなる。つまり、第１受光素子、第２受光素子および第３受光素子は、それぞれ同一色の光を受光する受光素子が隣り合わないように配列されている。原稿１０２を読み取る場合、ラインセンサ２０３は、上記の画素数だけ離れた位置の信号の検出結果を出力することとなる。
【００１５】
各ラインＬ１、Ｌ２、Ｌ３の受光素子は、それぞれ当該波長（Ｒであれば赤い光の波長）の光をピーク透過波長とする透光部材３００と、透光部材３００を透過した光の強度に応じたレベルの信号を出力する光半導体素子とを含んで構成される。透光部材３００は該当色（Ｒであれば赤い色）を透過させるフィルタであり、光半導体素子は、例えばフォトダイオードである。ピーク透過波長とは、フィルタの透過率が最大となる波長である。ただし、それ自体で該当色を受光できる素子の場合、透光部材３００は不要である。
【００１６】
図４は、第１実施形態に係る画像読取装置の制御系統の構成図である。画像読取装置は、ＣＰＵ４０１と不揮発性メモリ４０９とを主たる構成要素とするコンピュータを備えている。ＣＰＵ４０１は、不揮発性メモリ４０９に格納されたコンピュータプログラムを読み出して実行することにより、図１に示した構成部品を有するコンピュータを画像読取装置として機能させる。そして、特徴的な画像読取方法を実行させる。ＣＰＵ４０１は、また、操作部４０８に入力されたユーザからの指示に基づき、光源２０１、ラインセンサ２０３、原稿搬送モータ１０５などの動作を制御し、原稿１０２の画像を読み取る制御をも行う。
【００１７】
この制御系統の動作の概要は以下のとおりである。ＣＰＵ４０１はラインセンサ２０３を制御して、原稿画像を、主走査方向および副走査方向でそれぞれ隣り合う色が異なる複数の画素の集合として読み取る。ラインセンサ２０３の各色の画素は、原稿から反射された光に基づいて、各画素に入力された光の強さ（光量）に応じた信号を出力する。この信号は、原稿画像の各色の濃度情報と対応する。これらの信号はアナログであるため、Ａ／Ｄ変換回路４０２でデジタル信号である画像データに変換される。ここでは、便宜上Ａ／Ｄ変換回路４０２が８ビット分解能とするが、分解能は例示である。ＣＰＵ４０１は、読み取った各色の画像データを、受光素子列毎に、当該画像データと他の画像データとの相対的な位置情報と関連付けて所定のメモリであるラインメモリ４０４に格納する。相対的な位置情報は、ラインセンサ２０３の各受光素子の配置位置である。ラインメモリ４０４のアドレスと対応する場合は、当該アドレスとなる。データソート回路４０３は、ソート手段の一例となる回路であり、格納された各画像データを同一色の画素が隣り合うように、かつ、同一色の画素列毎に並び替える。
【００１８】
ラインメモリ４０４に格納され、データソート回路４０３で並び替えて読み出される画像データの状態を図５に示す。ラインメモリ４０４には、まず、ラインセンサ２０３の各ラインに対応した受光素子の配列順序で画像データが格納される。すなわち、図５（ａ）に示すように、５つのラインＬ１、３つのラインＬ２、１つのラインＬ３の画像データがそれぞれラインメモリ４０４に格納される。これは、ラインＬ３での画像読取が終了する時点で、２画素分離れたラインＬ２では既に３ライン分の読み取りが終了し、５画素分離れたラインＬ１では既に５ライン分の読み取りが終了しているためである。この時点では、Ｒ，Ｇ，Ｂの各画像データは、１つのラインに混在した状態でラインメモリ４０４に格納されている。
【００１９】
ラインＬ１とラインＬ２では、副走査方向に２画素、ラインＬ１とラインＬ３では、副走査方向に４画素離れて配置されている。そのため、あるタイミングで取得したラインＬ２の画像データは、ラインＬ１に対して２画素、ラインＬ３の画像データはラインＬ１に対して４画素分だけ副走査方向にずれた位置で受光した信号に対応する。そのため、データソート回路４０３は、これらの画像データをＲ，Ｇ，Ｂの色毎に並び替える際に、ずれた画素分ずつシフトさせて読み出して保存する。すなわち、ラインＬ２での画像データは２画素ずつ、ラインＬ３での画像データは４画素ずつ副走査方向にシフトさせて読み出して保存する。これにより、ラインＬ１〜Ｌ３の配置構造を考慮した画像データの並び替えが可能となる。このような並び替えを行うため、データソート回路４０３は、ラインメモリ４０４に格納された画像データを図５（ｂ）に示す順番で読み出して保存する。なお、保存はラインメモリ４０４への上書きであってもよく、ラインメモリ４０４の別領域への書き込みであってもよい。
【００２０】
図５（ｂ）において、Ｌはライン番号を示す。Ｌ＝１はラインＬ１を示す。ｎはラインメモリ４０４のライン座標を示す。ｎ＝０はＡ／Ｄ変換回路４０２から入力された最新のライン座標を示す。ｎ＝１はｎ＝０に対して１ライン前のライン座標であることを意味する。ｎ＝２以降も同様である。ｘはラインセンサ２０３の受光素子（１画素分）の主走査方向の位置（座標）に対応する。第１実施形態において、ｘは０〜７４９９の範囲であるものとして説明する。
【００２１】
まず、ラインＬ１に着目する。データソート回路４０３は、「Ｌ＝１、ｎ＝４、ｘ＝０」の読み出しを行う。読み出しが完了すると、「Ｌ＝１、ｎ＝３、ｘ＝０」の画像データを読み出して「Ｌ＝１、ｎ＝４、ｘ＝０」にそれを書き込む。ｎ＝３，２，１についても同様の処理を行う。「Ｌ＝１、ｎ＝０、ｘ＝０」の画像データを読み出し、「Ｌ＝１、ｎ＝１、ｘ＝０」にそれを書き込んだ後は、新たな画像データを取り込む。すなわち、「Ｌ＝１、ｎ＝０、ｘ＝０」に、新たにＡ／Ｄ変換回路４０２から伝達されたラインセンサ２０３のｘ＝０の主走査方向の位置に該当する画像データを書き込む。
このような先入れ先出しの動作をＦＩＦＯ（First In First Out）動作と呼ぶ。データソート回路４０３は、このＦＩＦＯ動作をｘ＝１、ｘ＝２、・・・ｘ＝７４９９について行う。ラインＬ１に対するＦＩＦＯ動作を終えると、データソート回路４０３は、ラインＬ２，Ｌ３に対しても同様のＦＩＦＯ動作を行う。このようにしてデータソート回路４０３は、色毎に並べ替えられた画像データの列を順次形成する。赤い色の画像データの列を「Ｒライン」，緑の色の画像データ列を「Ｇライン」，青い色の画像データ列を「Ｂライン」と呼ぶ。
【００２２】
データソート回路４０３により、Ｒライン，Ｇライン，Ｂラインに並べ替えられた画像データは、シェーディング補正回路４０５に入力される。シェーディング補正回路４０５は、光源２０１の光量の不均一性の影響やラインセンサ２０３の画素感度の影響を補正するためにシェーディング補正する回路である。シェーディング補正された画像データは、ゴミ検出回路４０６に入力される。
【００２３】
ゴミ検出回路４０６は、異なるラインで同一色の光を受光する受光素子の検出結果に基づいて原稿画像に存在しない異常画素すなわちゴミを検出する。本例では、データソート回路４０３で並び替えられた画素の状態に基づいてゴミを検出する。例えば、並び替えられたいずれか一色又は各色の画像データのデジタル値を比較することによりゴミを検出する。そして、検出されたゴミが主走査方向において所定の画素幅以下かどうかを判定し、判定結果に応じた処理を実行可能にする。本例では、検出したゴミの位置や大きさなどの情報を表す所定のフラグ、すなわち「ゴミフラグ」を生成し、これを後段のゴミ補正回路４０７に伝達する。ゴミ検出回路４０６は、また、ゴミを検出したことをＣＰＵ４０１に割込信号で通知する。
【００２４】
ゴミ補正回路４０７は、補正手段の一例となる回路であり、ゴミ検出回路４０６から伝達されたゴミフラグに基づきゴミ補正処理を行う。ゴミ補正処理についての詳細は後述する。操作部４０８は、ユーザからの読取開始指示、読取原稿サイズの指定などの操作指示入力および画像読取装置側からユーザに対するメッセージを表示できるように構成されている。
【００２５】
ここで原稿読取ユニット１０６の光学系（レンズ２０２，ミラー２０４，２０５，２０６，２０７）の解像度をラインセンサ２０３の解像度よりも低くする理由について、詳しく説明する。例えば図６に示す主走査方向に１画素毎に白黒が繰り返される線（「万線」と呼ぶ）の原稿（「万線原稿」と呼ぶ）をラインセンサ２０３で読み取ったとする。主走査方向は、ラインセンサ２０３の各ラインと水平の方向であり、万線原稿が搬送される方向が副走査方向である。原稿読取ユニット１０６の上記光学系は、図７（ｃ）に示すようなＭＴＦ（Modulation Transfer Function）特性を有するものとする。ＭＴＦは、レンズ性能を評価する指標の一つである。光学系の結像性能を知るために、被写体（ここでは原稿）の持つコントラストをどの程度忠実に再現できるかを空間周波数特性として表現したものがＭＴＦである。図７（ｃ）の横軸は解像度、縦軸は比率（０〜１．０）である。ＭＴＦは一般にレンズや光学系によって主走査方向、副走査方向で異なる特性を示すが、ここでは説明の簡略化のため、主走査方向と副走査方向のＭＴＦ特性が同一であるものとする。
【００２６】
万線の周期が６００ｄｐｉである万線原稿をラインセンサ２０３で読み取った場合の読取特性を図７（ａ），（ｂ）に示す。図７（ａ）はＭＴＦが全ての解像度にて理想的な１．０であった場合の読取特性であり、図７（ｂ）は実際のＭＴＦの読取特性である。図７（ａ），（ｂ）の横軸は主走査方向の座標、縦軸はラインセンサ２０３のＡ／Ｄ変換後の読取レベル（デジタル値：０〜２５５）である。読取レベルは、２５５に近いほど白、０に近いほど黒を示す。ＭＴＦが全ての解像度で理想的な１．０であれば、万線原稿は図７（ａ）のように忠実に読み取られるが、図７（ｃ）のようなＭＴＦ特性の原稿読取ユニット１０６は、６００ｄｐｉでは解像力がない。そのため、実際に万線原稿を読み取ったときの読取レベルは図７（ｂ）のようになる。すなわち、万線の白と黒がいわゆるボケにより混ざったグレーとして読み取られる。
【００２７】
これに対し、万線の周期が３００ｄｐｉの場合、読取特性は、理想的なＭＴＦでは図７（ｄ）であるが、図７（ｃ）を参照すると、ＭＴＦが約０．５であるため、実際には図７（ｅ）のような読取特性となる。この場合もボケによって万線の読取レベルがグレーに近づき、１画素の読取レベルは隣接数画素からの影響を受けた結果となる。
本実施形態では、このように、一つの画素の読取レベルが隣り合う画素にも影響するという読取特性を利用して、ゴミ検出回路４０６によってゴミを検出する。
【００２８】
次に、ゴミ検出回路４０６について詳しく説明する。図８（ａ）は、原稿読取ユニット１０６にゴミが付着した状態を示す。すなわち、原稿台ガラス２０８の読取位置上にゴミ８０が付着している。図８（ｂ）はこのゴミ８０がラインセンサ２０３のどこに対応する位置かを示している。図示の例では、ラインＬ１の２周期目のＲ画素の位置にゴミ８０が存在する。このときのラインセンサ２０３の各ラインＬ１，Ｌ２，Ｌ３の読取結果を示したのが図９（ａ）である。ゴミ８０が付着しているのはラインＬ１の２周期目のＲ画素の位置であるが、上述した原稿読取ユニット１０６の読取特性により、隣接するＢ画素およびＧ画素にもその影響が現れ、読取レベルが低下している。この状態はゴミ８０が該当位置に付着している間継続する。図９（ｂ）は、データソート回路４０３によって図９（ａ）の読取結果をＲライン，Ｇライン，Ｂラインに並べ替えられた画像データの例を示す。図９（ｂ）に示すように、Ｒラインのみならず、Ｇライン，Ｂラインにおいても、それぞれ１画素のレベル低下が生じている。そのため、どのラインにおいても、１画素分のゴミの存在を検出することができる。
【００２９】
次に、ゴミではない、原稿に存在する線の読取結果について説明する。例えば、原稿に図１０（ａ）に示す１画素幅の線が存在し、この線が図１０（ｂ）に示すラインセンサ２０３の該当位置で読み取られたものとする。このときのラインセンサ２０３のラインＬ１，Ｌ２，Ｌ３の読取結果を図１１（ａ）に示す。原稿の線は、ラインセンサ２０３において、ラインＬ１、ラインＬ２、ラインＬ３の順に読み取られる。図１１（ｂ）は、図１１（ａ）のように読み取られた読取結果がデータソート回路４０３によって色毎に並べ替えられた状態を示す。図１１（ａ），（ｂ）に示されるように、原稿に存在する線の場合は、並べ替えられても、どのラインでも読取レベルが低下している。つまり、３画素分の読取レベルの低下が生じている。
【００３０】
ただし、この例ではＲ，Ｇ，Ｂが同一の読取レベルである線として説明したが、色によっては読取レベルが異なる場合がある。例えば、原稿に存在する線がシアン色であった場合、その線を読み取ったときのラインセンサ２０３の各ラインＬ１，Ｌ２，Ｌ３の読取結果は図１２（ａ）のようになる。データソート回路４０３で並べ替える前、各ラインではそれぞれ１画素分のレベル低下が生じている。これは、原稿に存在する線は１画素であるが、上述したとおり、原稿読取ユニット１０６の読取特性により隣接する画素でもその影響が現れるためである。すなわち、ラインＬ２でレベル低下しているＲ画素は、ラインＬ１で読み取られた線に隣接しているため、原稿読取ユニット１０６の読取特性によってボケが発生し、レベル低下として現れる。ラインＬ３のＲ画素のレベル低下も同様となる。
【００３１】
このシアン色の線を読み取った際のデータソート回路４０３によって並べ替えられた状態を図１２（ｂ）に示す。図中、上から順にＲライン、Ｇライン、Ｂラインが示されている。図１２（ｂ）に示すように、並べ替えられた後は、Ｒラインだけのレベル低下となる。つまり、シアン色の線であった場合、Ｇ画素およびＢ画素ではレベル低下なく読み取られるが、ラインＬ１のＲ画素では、線の中心を読むため、レベル低下がより大きくなる。これをデータソート回路４０３でＲライン，Ｇライン，Ｂラインに並べ替えると、原稿読取ユニット１０６の特性によって、Ｒラインだけが３画素に渡ってレベル低下した線として確認することができる。
【００３２】
上記のように、原稿の線は１画素幅であっても、データソート回路４０３によって並べ替え後に原稿読取ユニット１０６の読み取り特性によって３画素幅として扱われる。これに対し、原稿台ガラス上に載ったゴミは、データソート回路４０３で画素を並べ替えることにより、図９に示すようにどのラインでも１画素幅となる。ゴミ検出回路４０６は、このような性質を利用して、ラインセンサ２０３で検出された同一色の画素の状態に基づいて対象物である原稿の画像に存在しないゴミを検出している。
【００３３】
上記のようなゴミ検出を行うゴミ検出回路４０６の内部ブロック図を図１３に示す。ゴミ検出回路４０６は、画像データ２値化回路１５０１、ヒストグラム生成回路１５０２、ヒストグラムデータ２値化回路１５０３、１画素幅検出回路１５０４、画像データ遅延回路１５０５を有する。画像データ２値化回路１５０１は、シェーディング補正回路４０５から入力された画像データをＣＰＵ４０１で設定された所定の閾値と比較し、閾値以下の画像データを「１」、それ以外のデータを「０」として２値化する。２値化されたデータを「２値化データ」と呼ぶ。ヒストグラム生成回路１５０２は、画像データ２値化回路１５０１から出力された２値化データの分布を表すヒストグラムデータを生成する。ヒストグラムデータは、並び代えた画素毎の分布であり、本実施形態では、原稿読取中１ライン毎に加算した累積加算値とする。このヒストグラムデータは、ＣＰＵ４０１により、いつでも「０」にリセット可能とされる。
【００３４】
ヒストグラムデータ２値化回路１５０３は、ヒストグラム生成回路１５０２による累積加算値がＣＰＵ４０１からの設定値を上回った画素位置を「１」、上回っていない画素位置を「０」とし、これをゴミ候補フラグとして出力する。１画素幅検出回路１５０４は、ヒストグラムデータ２値化回路から出力されたゴミ候補フラグの中に１画素幅のものが存在した場合のみ、後段回路にゴミフラグとして出力する。画像データ遅延回路１５０５は、画像データをゴミフラグが表す画素幅と同じ幅の分を遅延させ、ゴミフラグとの相対的な位置情報と共に後段回路へ出力する。なお、図示しないが、画像データ遅延回路１５０５は、シェーディング補正回路４０５から入力されるＲライン，Ｇライン，Ｂラインの画像データ用に３個用意されている。
【００３５】
このときのゴミ検出回路４０６の処理例を具体的に説明する。例えば原稿読取結果が図１４（ａ）に示すようにゴミによる線（黒スジ）と原稿に存在する線とが同じ方向に延びる画像であったとする。上述した通り、ゴミによる線は１画素幅、原稿に存在する線は３画素幅である。この場合のヒストグラム生成回路１５０２の累積加算値とＣＰＵ４０１から設定された閾値（点線）との関係を図１４（ｂ）に示す。ヒストグラムデータ２値化回路１５０３は、閾値を上回った主走査方向の画素位置（主走査位置）を「１」、それ以外を「０」としたゴミ候補フラグを、各線の位置情報と共に１画素幅検出回路１５０４に出力する。その結果、図１４（ｃ）に示すように、まず、原稿に存在する短い線がゴミ候補フラグから消える。１画素幅検出回路１５０４は、また、ゴミ候補フラグの中から１画素幅のゴミ候補フラグを検出した場合は当該位置を「１」、それ以外の画素幅であった場合は「０」として後段回路に出力する。その結果、図１４（ｄ）に示すように、原稿に存在する長い線もゴミ候補フラグから消える。つまり、１画素幅以外の部分はすべてゴミ候補フラグから消えるため、原稿に存在する線の長さに関わらず、ゴミによる線（黒スジ）を確実に確認することができる。このようにして原稿台ガラス上にあるゴミを検出する。
１画素幅検出回路１５０４は、また、１画素幅のゴミフラグを一つでも検出した時点で、ＣＰＵ４０１に割込信号でその旨を通知する。ヒストグラム生成回路１５０２に格納されている累積加算値は、ＣＰＵ４０１から原稿１枚ごとにリセットされる。つまり、原稿１枚毎に、ゴミの検出が可能となる。
【００３６】
ゴミ補正回路４０７は、ゴミ検出回路４０６からのゴミフラグが表す位置の画素がゴミに起因する画素と判定し、その画素を同一色で隣り合う画素を用いて当該色に補正する。例えば、隣り合う左右画素の線形補間することにより当該色に補正する。ゴミ補正回路４０７に入力される画像データの読取レベル、ゴミフラグの状態、補正後の画像データの読取レベルの例を図１５に示す。図１５はＲラインでの例である。ゴミ補正回路４０７は、ゴミフラグにより特定される画素の左隣接画素と右隣接の線形補間を行い、読取レベルが回復した画像データＲａを生成する。左隣接画素と右隣接画素は、いずれもＲ画素なので、読取レベルの回復は容易であり、かつ、１画素幅の異常画素を同一色の画素で線形補間するので、補正痕が残りにくい。
ゴミ補正回路４０７は、ゴミ検出回路４０６からのゴミフラグが入力される度に自動的に上記補正処理を行い、補正後の画像データを後段回路へ出力する。
【００３７】
第１実施形態の画像読取装置において原稿を読み取る際のＣＰＵ４０１の処理手順を図１６を参照して説明する。ＣＰＵ４０１は、操作部４０８を監視し、ユーザからの読取開始指示があるまで待機する（Ｓ１０１：Ｎ）。読取開始指示があった場合（Ｓ１０１：Ｙ）、ＣＰＵ４０１は、読取前の準備として、光源２０１およびラインセンサ２０３を駆動する（Ｓ１０２）。また、ゴミ検出回路４０６に対して２値化のための閾値を設定する（Ｓ１０３）。さらに、ゴミ検出回路４０６のヒストグラム生成回路１５０２の累積加算値をリセットする（Ｓ１０４）。次に、ＣＰＵ４０１は、原稿搬送モータ１０５を駆動して原稿搬送を開始する（Ｓ１０５）。原稿読取ユニット１０６が１枚の原稿読取を終了していない場合（Ｓ１０６：Ｎ）、ＣＰＵ４０１は、ゴミ検出回路４０６からの割込信号があるか否かを監視する（Ｓ１０７）。割込信号がない場合（Ｓ１０７：Ｎ）、Ｓ１０６の処理に戻る。割込信号があった場合（Ｓ１０７：Ｙ）、ＣＰＵ４０１は、操作部４０８上に原稿台ガラス上にゴミがあることを示す警告メッセージを操作部４０８に表示し、ユーザへの清掃を促す（Ｓ１０８）。その後、Ｓ１０６の処理に戻る。１枚の原稿読取が終了し（Ｓ１０６：Ｙ）、次の原稿があった場合、ＣＰＵ４０１は、ゴミ検出回路４０６のヒストグラム累積加算値をリセットするとともに、Ｓ１０５の処理に戻り、次原稿の読み取りを開始する。次原稿がない場合（Ｓ１０９：Ｎ）、ＣＰＵ４０１は、原稿読取動作を終了する（Ｓ１０９）。なお、操作部４０８に表示された警告メッセージは、操作部４０８に表示される確認ボタンを押すことで消去するこができる。ユーザは、原稿台ガラス上のゴミを清掃した後に、操作部４０８の確認ボタンを押す。
【００３８】
このように、第１実施形態によれば、ゴミの影響を、原稿に存在する画像からは得られない特徴の１画素幅にすることが可能となる。そのため、原稿に存在する線をゴミと誤検出することなく、ゴミによる線（黒スジ）を正確に検出することができる。これにより、ユーザに清掃を促すメッセージを表示したり、画像を補正するなどの制御を、正確な情報を基に行うことが可能となる。また、従来の同種装置のように読取手段を複数設ける必要がなくなるので、コスト的にも有利となる。
なお、本実施形態では、原稿の画像データは、主走査方向および副走査方向でそれぞれ隣り合う色が異なる複数の画素の集合として読み取られ、各画素の相対的な位置関係と関連づけてラインメモリ４０４に保存される。その後、原稿の画像データは、データソート回路４０３により、同一色の画素が隣り合うように、かつ、同一色の画素列毎に並び替えられる。しかしながら、このようにデータソート回路４０３による同一色への並び変えは必ずしも必要ではない。ラインメモリ４０４に保存された画像データを、同一色の画像データに並べ替えることなく、ＣＰＵ４０１によりゴミ検出やゴミ補正の処理を行うようにしてもよい。
【００３９】
［第２実施形態］
第１実施形態では、ゴミの影響を１画素幅にすることでゴミ検出を行う例を説明した。しかしながら、ゴミの大きさや形は不均一であることが多く、ゴミが付着した位置等によっては正確にゴミを検出できないことが予想される。また、レンズなどの影響で、実際のゴミよりも大きく結像される場合もある。そこで、第２実施形態では、これらの状況を鑑み、より正確にゴミを検知し、補正を行うための実施の形態例を説明する。
【００４０】
図１７は、画像読取装置内の光学部品などに起因してラインセンサ２０３上に大きく結像したゴミの状態を示す。図１７のｘは、図５同様、ラインセンサ２０３における個々の受光素子の位置に対応する。つまり、図１７は、ラインセンサ２０３のラインＬ１のｘ２（Ｂ）、ｘ３（Ｒ）、ｘ４（Ｇ）の位置にゴミが結像された状態を示す。ｘは０（基準位置）、ｘ１はｘから１画素幅だけ主走査方向にずれた位置（ｘ＋１）である。ｘ２はｘから２画素幅だけ主走査方向にずれた位置（ｘ＋２）である。ｘ３、ｘ４についても同様である。（Ｂ）はＢ画素、（Ｒ）はＲ画素、（Ｇ）はＧ画素を意味する。
【００４１】
図１７のような形状のゴミが結像すると、第１実施形態のゴミ検出回路４０６では、ラインＬ１のｘ２（Ｂ）、ｘ３（Ｒ）、ｘ４（Ｇ）の位置でゴミが検出される。ただし、実際にはラインＬ１のｘ１（Ｇ）およびｘ５（Ｂ）の位置にもゴミの端部が結像されることがある。図１７では、ラインＬ１のｘ１（Ｇ）に結像された部分をゴミの先端、ｘ５（Ｂ）に結像された部分をゴミの後端としている。この場合、ゴミの先端が結像されたラインＬ１のｘ１（Ｇ）の画素は、ゴミによる影響が少なく、周囲のＧ画素との読取レベルの差が顕著には表れない。そのため、第１実施形態のゴミ検出回路４０６ではこのゴミを正確に検知できないおそれがある。ゴミの後端が結像されたラインＬ１のｘ５（Ｂ）においても同様である。しかしながら、ゴミは同一位置に付着し続けることが多く、その場合、原稿画像に対しては副走査方向に連続するスジとして現れ、目立つものとなる。そこで、第２実施形態では、２値化データの分布が所定条件を満たす場合、例えば主走査方向で隣り合う画素がゴミでない場合、検出されたゴミ（異常画素）をそれぞれ隣り合う画素まで拡張するようにした。上記の例でいえば、ｘ１（Ｇ）およびｘ５（Ｂ）の画素に対してもゴミフラグを拡張するようにした。
【００４２】
なお、図１に示した画像読取装置の構成、図２に示した原稿読取ユニット１０６および図３に示したラインセンサ２０３の構成は第１実施形態と同様であるため、ここでは説明を割愛する。図１８は、第２実施形態における画像読取装置の制御系統の構成図である。第１実施形態について説明した構成要素については同一符号を付してある。第２実施形態では、ゴミの検出手段として、ゴミ検出回路４０６と共にフラグ拡張回路２４０１およびラインメモリ２４０２を追加した点が第１実施形態と異なる。
【００４３】
フラグ拡張回路２４０１およびラインメモリ２４０２の動作を、図１９（ａ）〜（ｄ）を参照して説明する。フラグ拡張回路２４０１には、図１９（ａ）に示すように、ゴミ検出回路４０６からＲ，Ｇ，Ｂの色毎に並び替えられたゴミフラグが入力される。図示の例では、ｘ２（Ｂ）、ｘ３（Ｒ）、ｘ４（Ｇ）の位置にゴミフラグが付与されている。フラグ拡張回路２４０１は、これらをラインセンサ２０３と同じ並びになるように、ラインメモリ２４０２に格納する。すなわち、図１９（ｂ）に示すように、ｘ２（Ｂ）、ｘ３（Ｒ）、ｘ４（Ｇ）のようにゴミフラグをラインメモリ２４０２に格納する。これにより、ゴミがラインセンサ２０３上に結像された状態に戻される。次に、フラグ拡張回路２４０１は、ラインメモリ２４０２に格納したゴミフラグに対して、図１９（ｃ）に示すように、ゴミフラグの左右の隣接画素に対してゴミフラグを拡張させる。すなわち、ｘ１（Ｇ）、ｘ５（Ｂ）の画素に対してもゴミフラグを付与する。これにより、ゴミ検出回路４０６では検知できなかったゴミの端部も補正処理の対象とすることが可能となる。その後、図１９（ｃ）に示したラインメモリ２４０２に格納されているゴミフラグを、図１９（ｄ）のように、Ｒ，Ｇ，Ｂの色毎に並び替えて読み出し、ゴミ補正回路４０７に伝達する。その後のゴミ補正動作は第１実施形態と同様であるため、説明を割愛する。
【００４４】
以上の処理により、第１実施形態のゴミ検出回路４０６では検出しにくいゴミの端部が結像された画素に対しても補正をすることが可能となる。また、図１９（ｄ）に示したように、第２実施形態にて拡張したゴミフラグは、Ｒ，Ｇ，Ｂの色毎に並び変えると１画素幅の独立したゴミフラグになる。そのため、ゴミフラグを拡張しても補正痕が残りにくいという利点がある。
なお、第２実施形態では、ゴミフラグの左右、すなわち主走査方向の隣接画素に対してゴミフラグを拡張させる例を説明したが、副走査方向又は斜め方向の隣接画素に対してゴミフラグを拡張するようにしてもよい。
【００４５】
［第３実施形態］
第１実施形態では、ラインセンサ２０３上のＲ，Ｇ，Ｂのカラーフィルタ３００を千鳥状に配列することでゴミの影響が各色とも１画素に分割できることを説明した。つまり、ヒストグラムデータ２値化回路１５０３から出力されたゴミ候補フラグの中から１画素幅のゴミフラグがあった位置の画像だけを補正対象画素とした。しかしながらゴミの大きさにはバラつきがあるため、必ずしも１画素幅に分解できないことが考えられる。このことを以下に説明する。
【００４６】
図２０（ａ）は、Ｒ，Ｇ，Ｂの色毎に並び替えた際に、それぞれ１画素に分解できるゴミの例を示す。また、図２０（ｂ）は、Ｒ，Ｇ，Ｂの色毎に並び替えた際に２画素幅となるゴミの例を示す。これらの図において、ｘは、図５と同様、ラインセンサ２０３における受光素子の位置を表す。図２０（ａ）の例では、ラインＬ１のｘ２（Ｂ）、ｘ３（Ｒ）、ｘ４（Ｇ）の位置にゴミが結像されている。この場合は、図５に示した手順で色毎に並び替えた際にＲ，Ｇ，Ｂ各色の１画素幅のゴミに分解することができる。一方、図２０（ｂ）の例では、ラインＬ１のｘ２（Ｂ）、ｘ３（Ｒ）、ｘ４（Ｇ）およびラインＬ２のｘ２（Ｇ）、ｘ３（Ｂ）、ｘ４（Ｒ）の位置にゴミが結像されている。そのため、図５に示した手順で色毎に並び替えると、Ｒラインに１つの２画素幅、Ｇラインに２つの１画素幅、Ｂラインに１つの２画素幅でゴミが分解される。すなわち、このようにラインセンサ２０３の複数のラインにまたがるようなゴミが付着すると、同一色毎に並び替えた際にも２画素幅以上のゴミが結像したものとなる。
【００４７】
また、第１実施形態では、１画素幅のゴミ画像に対して色毎に隣り合う画素から線形補間で補正を行う例を説明した。しかしながら、色毎に線形補間で補正を行う場合、原稿の縦線のエッジ部分等に比較的太いゴミがあると、補正することで、却って不要な色がついてしまう可能性がある。例えば、図２１に示すように、黒（無彩色）縦線のエッジ部分を色毎に線形補間したとする。元の画像は、主走査方向の位置ｘ〜ｘ２に黒い縦線があり、ｘ３〜ｘ５に白い縦線がある。元の画像のＡ／Ｄ変換後のデジタル値は、ｘ〜ｘ２（黒い縦線）の位置では、Ｒ，Ｇ，Ｂ各色の画素とも「０」であり、ｘ３〜ｘ５の位置（白い部分）ではＲ，Ｇ，Ｂ各色の画素とも「１００」である。これらの数値は大きい程明るいことを示す。ここで、ｘ１，ｘ２，ｘ３のＲ画素の位置にゴミが存在する場合、ｘとｘ５の位置の画素で線形補間を行うことになる。すると、補正後のＲ画素のデジタル値はｘ１の位置：２５、ｘ２の位置：５０、ｘ３の位置：７５となり、同一位置のＧ画素およびＢ画素と異なる数値となる。すると、元の画像は無彩色であったが、補正後にはｘ１〜ｘ３の３画素の幅が無彩色ではなくなり、不要な色付きが発生する。図２１では、黒い無彩色の縦線を例に挙げたが、例えば、色線のエッジ部分を補正した場合にも元の画像とは異なる不要な色付きが発生する。
【００４８】
この不要な色付きを低減するため、Ｒ，Ｇ，Ｂのいずれか１色でもゴミが存在する場合に、同一主走査方向の位置における他色についても同じように線形補間で補正することが考えられる。例えば図２２は、黒（無彩色）縦線のエッジ部分を全色同時に線形補間した場合の例である。元の画像およびゴミの位置は図２１と同じである。図２２では、ｘ１，ｘ２，ｘ３の位置のＲ画素にゴミが存在する場合、同一主走査方向の位置（ｘ１，ｘ２，ｘ３）のＧ画素およびＢ画素も補正対象とする。このようにすると、Ｒ，Ｇ，Ｂ全ての色がｘとｘ５の位置から線形補間される。これにより、補間した後のｘ１，ｘ２，ｘ３の位置でのＲ，Ｇ，Ｂの数値の差が補正前と等しくなるため、不要な色付きが発生しにくいものとなる。しかしながら、図２２のように、同一位置における他色も同じように線形補間で補正すると、千鳥状のカラーフィルタ３００を用いてＲ，Ｇ，Ｂ各色の１画素に分解したゴミが元のゴミの幅で補正されることになる。
【００４９】
図２３は、Ｒ，Ｇ，Ｂ各色の１画素幅に分解したゴミ画像に対して、同一画素位置の他の色の画素も補正対象とする場合の模式図である。ｘ２（Ｂ）、ｘ３（Ｒ）、ｘ４（Ｇ）にゴミがある場合、ｘ２の位置のＲとＧ、ｘ３の位置のＧとＢ、ｘ４の位置のＲとＢも補正対象となる。これを色毎に見ると、３画素幅のゴミとなってしまう。そのため、補正対象とする画素が太くなり、１画素幅で補正したときに対し、補正痕が残りやすくなる。
【００５０】
そこで、第３実施形態では、異常画素（ゴミ）の画素数が所定条件を満たす場合、例えばゴミに相当する画素が主走査方向（第１の方向）で所定数以上連続しているという条件を満たす場合は全ての異常画素を同一色の画素に補正するようにした。また、ゴミに相当する画素が主走査方向で所定数よりも連続していない場合は各色の画素毎に当該画素の隣り合う画素を用いて補正するようにした。これにより、２画素幅以上のゴミを補正対象としても不要な色付きを低減しつつ、補正痕を目立たせずに補正することができる。以下、このような補正を可能にするための具体的な構成例を説明する。なお、図１に示した画像読取装置の構成、図２に示した原稿読取ユニット１０６および図３に示したラインセンサ２０３の構成は第１実施形態と同様であるため、ここでは説明を割愛する。
【００５１】
図２４は、第３実施形態における画像読取装置の制御構成図である。第１実施形態において説明した構成要素については、同一符号を付してある。第３実施形態では、ゴミの検出手段として、ゴミ検出回路４０６に代えて新たなゴミ検出回路３００１とフラグ合成回路３００２を設けた点が異なる。また、ゴミの補正手段として、ゴミ補正回路４０７に代えてゴミ補正回路３００３を設けた点が異なる。
【００５２】
第３実施形態のゴミ検出回路３００１の内部ブロック図を図２５に示す。ゴミ検出回路３００１は、画像データ２値化回路３１０１、ヒストグラム生成回路３１０２、および、ヒストグラムデータ２値化回路３１０３を有している。画像データ２値化回路３１０１は、シェーディング補正回路４０５から入力された画像データを２値化する。すなわち、ＣＰＵ４０１から設定された所定の閾値以下の画像データを「１」、それ以外の画像データを「０」とする。なお、画像データ２値化回路３１０１は、画素幅に応じて異なる閾値をＣＰＵ４０１から設定することが可能である。
【００５３】
ヒストグラム生成回路３１０２は、画像データ２値化回路３１０１からの２値化データを原稿読取中に１ライン毎に加算してヒストグラムデータを生成する。ヒストグラムデータは、画素幅に応じて生成する。ヒストグラムデータはＣＰＵ４０１から適宜「０」にリセット可能である。ヒストグラムデータ２値化回路３１０３は、ヒストグラム生成回路３１０２の加算値がＣＰＵ４０１から設定された所定の閾値を上回った位置を「１」、上回っていない位置を「０」とするゴミフラグとして出力する。
【００５４】
図２６は、ゴミ検出回路３００１によるゴミ検出処理の概念を示す図である。ここでは説明を簡略化するため、Ｒ画素についてのみ説明するが、Ｇ画素、Ｂ画素についても同様となる。また、便宜上、ゴミ画像の幅は１画素幅と２画素幅の例を説明するが、３画素幅以上の幅のゴミ画像に対しても適応が可能である。図２６中のｘは、図５と同様、ラインセンサ２０３の画素位置に対応する。また、縦方向のラインＬ１，Ｌ２，Ｌ３・・・Ｌ１６は、異なる時間に読み取った副走査方向の受光素子列の読取結果を示している。
【００５５】
図２６（ａ）は、各ラインの画像データ（デジタル値）である。数値が高いほど明るい画素、数値が小さいほど異常画素（ゴミ）である可能性が高いことを示す。例えば、ラインＬ１の主走査方向の位置ｘ４の画素のデジタル値は「２２」であり、異常画素（ゴミ）の可能性が高い。図２６（ｂ）は、画像データ２値化回路３１０１において、主走査方向の１画素のデジタル値が所定の閾値以下かどうかを判定した結果を示す。ここでは１画素に対する閾値が「３０」と設定されているものとし、デジタル値が「３０」以下の画素を強調表示している。図２６（ｃ）は、画像データ２値化回路３１０１にて上記デジタル値が「３０」以下の画素を「１」、それ以外の画素を「０」として２値化した結果を示す。図２６（ｄ）は、図２６（ａ）の画像データのデジタル値において、主走査方向で隣り合う２画素幅のデジタル値の加算値が所定の閾値以下かどうかを判定した結果である。数値は、対象画素と右隣画素のデジタル値を加算した数値である。
【００５６】
例えば、ラインＬ３のｘ４の位置に記載されている数値は、ラインＬ３でのデジタル値「２２」と右隣画素の位置ｘ５のデジタル値「３３」を加算した「５５」が記載されている。すなわち、主走査方向で隣り合う２画素幅のデジタル値が記載されている。ここでは２画素幅の閾値が「５０」と設定され、上記加算した値が「５０」以下の画素が強調表示されている。図２６（ｅ）は、画像データ２値化回路３１０１にて上記２画素のデジタル値が「５０」以下の画素を「１」とし、それ以外の画素を「０」として２値化した結果である。１画素幅の２値化データと２画素幅の２値化データは、後段のヒストグラム生成回路３１０２に伝達される。なお、画像データ２値化回路３１０１では、画素幅に応じた画像データ２値化処理を並列で処理することができる。
【００５７】
図２６（ｆ）は、ヒストグラム生成回路３１０２において、図２６（ｃ）に示した１画素幅の２値化データを副走査方向に加算した１画素幅ヒストグラムデータを示している。例えば、ｘ４の位置では、副走査方向に合計１０画素が閾値以下になっていることを示している。同様に、図２６（ｇ）は、ヒストグラム生成回路３１０２において、図２６（ｅ）に示した２画素幅の２値化データを副走査方向に加算した２画素幅のヒストグラムデータを示している。例えば、ｘ８の位置では副走査方向に合計１０画素幅が閾値以下になっていることを示している。ヒストグラム生成回路３１０２は、１画素幅のヒストグラムデータと２画素幅のヒストグラムデータを後段のヒストグラムデータ２値化回路３１０３に伝達する。
【００５８】
図２６（ｈ）は、ヒストグラムデータ２値化回路３１０３において、図２６（ｆ）に示した１画素幅のヒストグラムデータを２値化した結果を示す。ここでは、ＣＰＵ４０１から設定される閾値を「１０」としており、ヒストグラムデータが「１０」以上となっている位置を「１」とし、それ以外の位置を「０」とした１画素幅のヒストグラム２値化データを生成する。同様に、図２６（ｉ）は、ヒストグラムデータ２値化回路３１０３において、図２６（ｇ）に示した２画素幅のヒストグラムデータを２値化した結果を示す。ここでは、ＣＰＵ４０１から設定される閾値を「１０」としており、ヒストグラムデータが「１０」以上となっている箇所を「１」とし、それ以外の箇所を「０」とした２画素幅のヒストグラム２値化データを生成する。ここで、２画素幅のヒストグラムデータは、２値化して「１」となった画素の右隣画素も「１」として２値化する。例えば、この図におけるｘ８の位置が「１」となった場合、右隣りのｘ９の位置も「１」として２値化する。
【００５９】
最終的に、１画素幅のヒストグラム２値化データと２画素幅のヒストグラム２値化データを合算し、図２６（ｊ）のようなゴミフラグを後段のフラグ合成回路３００２に伝達する。このゴミフラグは、図２６（ａ）に示される、主走査方向に１３画素、副走査方向に１６ラインの画像データのうち、ゴミである可能性が高いｘ４，ｘ８，ｘ９，ｘ１２の４つの列を表すものとなる。
【００６０】
画像データ遅延回路３１０４は、入力された画像データをゴミフラグと同じだけ遅延させ、この画像データとヒストグラムデータ２値化回路３１０３から出力されるゴミフラグとの位置関係を合わせて後段回路に出力する。
なお、図示しないが、図２５に示すゴミ検出回路３００１はシェーディング補正回路４０５から入力されるＲライン，Ｇライン，Ｂラインの画像データ用に３個用意されており、並列動作する。これにより、Ｒライン，Ｇライン，Ｂラインにおける１画素幅および２画素幅の異常画素（ゴミ）を検出することができる。
【００６１】
第３実施形態では、２画素幅の２値化閾値は、画像データ２値化回路３１０１に設定する１画素幅の閾値の２倍よりも低い値に設定する。このようにすることで、２画素幅のゴミよりも１画素幅のゴミを検出しやすくするように調整することができる。
【００６２】
図２７は、フラグ合成回路３００２の内部ブロック図である。フラグ合成回路３００２には、前段のゴミ検知回路３００１から伝達された画像データとゴミフラグＲ，Ｇ，Ｂとが入力される。ゴミフラグＲは、ＭＡＸ＿ＨＯＬＤ回路Ｒ３３０１に入力される。ゴミフラグＧは、ＭＡＸ＿ＨＯＬＤ回路Ｇ３３０２に入力される。ゴミフラグＢは、ＭＡＸ＿ＨＯＬＤ回路Ｂ３３０３に入力される。また、各ゴミフラグＲ，Ｇ，Ｂはまた、フラグＯＲ回路３３０４にも同時に入力される。フラグＯＲ回路３３０４は、入力されたゴミフラグＲ，Ｇ，Ｂを主走査方向の画素位置毎に論理和し、論理和後のゴミフラグを出力する。このようなゴミフラグを「ＯＲフラグ」と呼ぶ。ＯＲフラグは、後段のフラグ判定回路３３０５と、各色のＭＡＸ＿ＨＯＬＤ回路３３０１，３３０２，３３０３とに伝達される。
【００６３】
各色のＭＡＸ＿ＨＯＬＤ回路３３０１，３３０２，３３０３は、ＯＲフラグが入力されている期間に入力された各色のゴミフラグの最大幅情報（ＭＡＸ＿Ｒ，ＭＡＸ＿Ｇ，ＭＡＸ＿Ｂ）を取得する。そして、入力された各色のゴミフラグと共に後段のフラグ判定回路３３０５に伝達する。フラグ判定回路３３０５は、各色のＭＡＸ＿ＨＯＬＤ回路３３０１，３３０２，３３０３から送信された最大幅情報（ＭＡＸ＿Ｒ，ＭＡＸ＿Ｇ，ＭＡＸ＿Ｂ）とＣＰＵ４０１から設定されたフラグ判定閾値とを比較する。そして、このフラグ判定閾値に基づいて、各色のゴミフラグをそのまま出力するか、ＯＲフラグに置き換えて出力するかの判定を行う。
【００６４】
図２８は、フラグ合成回路３００２の動作を示したタイムチャートである。図２８（ａ）は１画素幅のフラグのみが入力される場合の例を示す。図中のゴミフラグＲ，Ｇ，Ｂは、上述した各色に対応するＭＡＸ＿ＨＯＬＤ回路３３０１，３３０２，３３０３およびフラグＯＲ回路３３０４に入力される各色のゴミフラグを示す。また、ＯＲフラグは、フラグＯＲ回路３３０４から出力されるＯＲフラグを示す。図中、ｘはラインセンサ２０３の個々の受光素子の位置を示す。各色のＭＡＸ＿ＨＯＬＤ回路３３０１，３３０２，３３０３およびフラグＯＲ回路３３０４には、ｘが小さい順に各フラグが入力される。つまり、ｘは時間と等価であり、時間に置き換えることもできるものである。
【００６５】
図２８（ａ）を参照すると、主走査位置ｘのゴミフラグＢがＭＡＸ＿ＨＯＬＤ回路Ｂ３３０２およびフラグＯＲ回路３３０４に入力される。フラグＯＲ回路３３０４は、各色のゴミフラグを論理和する。そのため、ＯＲフラグが「Ｈｉｇｈ」レベルになり、各色のＭＡＸ＿ＨＯＬＤ回路３３０１，３３０２，３３０３に出力される。各色のＭＡＸ＿ＨＯＬＤ回路３３０１，３３０２，３３０３は、上述のＯＲフラグが入力されたタイミングから、入力された各色のゴミフラグの最大幅を格納する。例えばｘ５の位置のゴミフラグが入力されたタイミングでは、Ｒの最大幅（Ｒ＿ＭＡＸ）を「１」、Ｇの最大幅（Ｇ＿ＭＡＸ）を「１」、Ｂの最大幅（Ｂ＿ＭＡＸ）を「１」として格納する。全ての色のゴミフラグが無くなるｘ６の位置でＯＲフラグの出力が無くなると、各色のＭＡＸ＿ＨＯＬＤ回路３３０１，３３０２，３３０３は、この時点での各色のゴミフラグの最大幅を後段のフラグ判定回路３３０５に出力する。その後、各色のＭＡＸ＿ＨＯＬＤ回路３３０１，３３０２，３３０３は、次にＯＲフラグが入力されたタイミングで、上記のように格納されている最大幅の情報を「０」にリセットする。
【００６６】
図２８（ｂ）は２画素幅のフラグが入力される場合の動作例を示す。図示の例では、ＯＲフラグの入力が無くなるｘ６のタイミングで、各色のＭＡＸ＿ＨＯＬＤ回路３３０１，３３０２，３３０３が、当該時点での各色の最大幅を格納する。すなわち、Ｒの最大幅（Ｒ＿ＭＡＸ）を「１」、Ｇの最大幅（Ｇ＿ＭＡＸ）を「２」、Ｂの最大幅（Ｂ＿ＭＡＸ）を「１」を格納し、これらを後段のフラグ判定回路３３０５に出力する。
【００６７】
次に、フラグ判定回路３３０５について説明する。フラグ判定回路３３０５は、各色のゴミフラグ、ＯＲフラグ、各色の最大幅を１ライン分格納する。ゴミフラグは、各色のＭＡＸ＿ＨＯＬＤ回路３３０１，３３０２，３３０３から出力されたゴミフラグＲ，Ｇ，Ｂである。ＯＲフラグは、フラグＯＲ回路３３０４から出力されたフラグである。各色の最大幅は、対応するＲの最大幅（Ｒ＿ＭＡＸ）、Ｇの最大幅（Ｇ＿ＭＡＸ）、Ｂの最大幅（Ｂ＿ＭＡＸ）である。
【００６８】
図２９は、フラグ判定回路３３０５の動作タイミングを示す。主走査方向はｘ〜ｘ１５の１６画素分のゴミフラグが示されている。ゴミフラグＲ，Ｇ，Ｂ、ＯＲフラグ、Ｒ＿ＭＡＸ，Ｇ＿ＭＡＸ、Ｂ＿ＭＡＸは、それぞれフラグ判定回路３３０５内の不図示のメモリに格納されている１ライン分のフラグである。フラグ判定回路３３０５は、これらのフラグと、ＣＰＵ４０１から設定されるフラグ判定閾値をもとにフラグ判定を行い、フラグ判定閾値以上の場合（所定条件を満たす場合）はフラグの置き換え動作を行う。ゴミフラグＲａ、ゴミフラグＧａ、ゴミフラグＢａは、置き換え後の各色のゴミフラグである。
【００６９】
例えば、フラグ判定閾値が「２」に設定されたとする。つまり、Ｒ＿ＭＡＸ、Ｇ＿ＭＡＸ、Ｂ＿ＭＡＸのいずれかが「２」以上である場合、フラグ判定回路３３０５は、その位置のＲ，Ｇ，Ｂ各色のフラグをＯＲフラグに置き換える。一方、Ｒ＿ＭＡＸ、Ｇ＿ＭＡＸ、Ｂ＿ＭＡＸのいずれも「１」以下である場合、フラグ判定回路３３０５は、入力されたゴミフラグＲ、ゴミフラグＧ、ゴミフラグＢをそのまま割り当てる。図示の例では、ｘ〜ｘ５の位置では元のゴミフラグＲ、ゴミフラグＧ、ゴミフラグＢをそのまま割り当て、ｘ９〜ｘ１５の位置では、ＯＲフラグに置き換えている。その後、フラグ判定回路３３０５は、置き換えたゴミフラグＲａ、ゴミフラグＧａ、ゴミフラグＢａを後段のゴミ補正回路３００３に伝達する。
【００７０】
画像データ遅延回路３３０６は、画像データをゴミフラグと同じだけ遅延させ、画像データとゴミフラグとの位置関係を合わせて後段回路に出力する。ゴミ補正回路３００３では、フラグ合成回路３００２からのゴミフラグ（ゴミフラグＲａ，Ｇａ，Ｂａ）の位置にゴミがあると判断し、当該位置の左右隣接画素からの線形補間で当該位置の画素を補正する。
【００７１】
このように、第３実施形態の画像読取装置によれば、隣り合う画素を用いて線形補間した際に、色付きが発生しやすい太いゴミが付着した部分は全色共通で補正し、色付きが発生しにくい細いゴミが付着した部分は色毎に補正を行うことができる。これにより、不要な色付きを低減しつつ補正痕を目立たせずに補正することが可能となる。
なお、前述した実施形態では、電子写真方式の画像形成装置を用いて説明を行ったが、インクを吐出して用紙に画像を形成するインクジェット方式のプリンタ等に本発明を適用してもよい。
【図１】
2017204805.tif 000003
【図２】
2017204805.tif 000004
【図３】
2017204805.tif 000005
【図４】
2017204805.tif 000006
【図５】
2017204805.tif 000007
【図６】
2017204805.tif 000008
【図７】
2017204805.tif 000009
【図８】
2017204805.tif 000010
【図９】
2017204805.tif 000011
【図１０】
2017204805.tif 000012
【図１１】
2017204805.tif 000013
【図１２】
2017204805.tif 000014
【図１３】
2017204805.tif 000015
【図１４】
2017204805.tif 000016
【図１５】
2017204805.tif 000017
【図１６】
2017204805.tif 000018
【図１７】
2017204805.tif 000019
【図１８】
2017204805.tif 000020
【図１９】
2017204805.tif 000021
【図２０】
2017204805.tif 000022
【図２１】
2017204805.tif 000023
【図２２】
2017204805.tif 000024
【図２３】
2017204805.tif 000025
【図２４】
2017204805.tif 000026
【図２５】
2017204805.tif 000027
【図２６】
2017204805.tif 000028
【図２７】
2017204805.tif 000029
【図２８】
2017204805.tif 000030
【図２９】
2017204805.tif 000031