(57)【要約】【課題】  所要面積が少なくて済み、高耐圧トランジスタに対応していない通常のロジックプロセスにより製造することが可能な電圧発生回路を提供する。【解決手段】  チャージポンプ１１は、電圧供給線１０１を介して負荷回路１００に出力電圧ＶＰＰＬを供給する。ＰチャネルトランジスタＰ１は、電圧供給線１０１の電圧を所定の電圧ＶＤＤ３３にクランプするクランプ回路として機能する。インバータ１３は、チャージポンプ１１の出力電圧ＶＰＰＬと基準電圧ＶＳＳとを電源電圧として動作し、基準電圧ＶＳＳを出力することによりクランプ回路であるＰチャネルトランジスタＰ１をＯＮさせるクランプ制御回路として機能する。【選択図】図１
2017162532.tif 000002
【特許請求の範囲】
【請求項１】
電圧供給線を介して負荷回路に出力電圧を供給するチャージポンプと、
前記電圧供給線の電圧を所定の電圧にクランプするクランプ回路と、
前記チャージポンプの出力電圧と基準電圧とを電源電圧として動作し、前記基準電圧を出力することにより前記クランプ回路をＯＮさせるクランプ制御回路と
を具備することを特徴とする電圧発生回路。
【請求項２】
前記クランプ回路は、ソースまたはドレインの一方が前記電圧供給線に接続され、他方が電源に接続され、ゲート電圧が前記クランプ制御回路により制御される電界効果トランジスタを有することを特徴とする請求項１に記載の電圧発生回路。
【請求項３】
前記クランプ制御回路は、前記チャージポンプの出力電圧および前記基準電圧の一方を高電位電源電圧、他方を低電位電源電圧とする論理回路を含み、前記論理回路が前記基準電圧を出力することにより前記クランプ回路をＯＮさせることを特徴とする請求項１または２に記載の電圧発生回路。
【請求項４】
前記クランプ制御回路は、入力信号を、前記チャージポンプの出力電圧を第１の論理レベルとし、前記基準電圧を第２の論理レベルとする信号にレベルシフトして前記論理回路に供給するレベルシフタを具備することを特徴とする請求項３に記載の電圧発生回路。
【請求項５】
前記基準電圧を切り換える基準電圧切換回路を具備することを特徴とする請求項１〜４のいずれか１の請求項に記載の電圧発生回路。
【請求項６】
前記チャージポンプの出力電圧を複数段階に分けて変化させる手段を具備することを特徴とする請求項５に記載の電圧発生回路。
【請求項７】
前記チャージポンプの出力電圧の変化に連動させて前記基準電圧を変化させる手段を具備することを特徴とする請求項６に記載の電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、フラッシュメモリ等の不揮発性メモリに好適な電圧発生回路に関する。
【背景技術】
【０００２】
フラッシュメモリ等の不揮発性メモリでは、メモリセルにデータを書き込む場合、またはメモリセルに記憶されたデータを消去する場合に高電圧が必要となる。図１２は、このような高電圧を発生してメモリセル等の負荷回路１００に供給する従来の電圧発生回路の構成を示す回路図である。
【０００３】
図１２に示すように、この電圧発生回路は、チャージポンプ１１および１２と、インバータ１３と、ＮチャネルのＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ；金属−酸化膜−半導体構造の電界効果トランジスタであり、以下、単にトランジスタという）Ｎ１とを有する。ここで、チャージポンプ１１の出力端子は電圧供給線１０１を介してメモリセル等の負荷回路１００に接続されている。このチャージポンプ１１の動作は、ポンプイネーブル信号ＰＵＭＰＥＮにより制御される。チャージポンプ１２は、ＰチャネルトランジスタおよびＮチャネルトランジスタからなるインバータ１３の高電位電源端子に出力電圧を供給する。インバータ１３の低電位電源端子は、低電位電源ＶＳＳ＝０Ｖに接続されている。そして、インバータ１３の入力端子にはパワースイッチイネーブル信号ＰＳＷＥＮが与えられる。ＮチャネルトランジスタＮ１は、ドレインが電圧供給線１０１に接続され、ソースおよびＰウェルが３．３Ｖの電源ＶＤＤ３３に接続されている。そして、ＮチャネルトランジスタＮ１のゲートにはインバータ１３の出力電圧が与えられる。
【０００４】
図１２の電圧発生回路が搭載される不揮発性メモリには、リードモード、プログラムモード、イレーズモードの各モードがある。図１２の電圧発生回路は、リードモードでは３．３Ｖを、プログラムモードおよびイレーズモードでは５．０Ｖをメモリセル等の負荷回路１００に供給する。
【０００５】
次に図１２の電圧発生回路の動作の詳細について説明する。チャージポンプ１１は、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベルとなることにより動作を開始し、５Ｖのデータ書込み用電圧を出力する。チャージポンプ１２は、４Ｖ〜５Ｖ程度の電圧を出力する。
【０００６】
プログラムモードおよびイレーズモードでは、パワースイッチイネーブル信号ＰＳＷＥＮがＨレベルとなる。この結果、インバータ１３からＮチャネルトランジスタＮ１のゲートに電圧ＶＳＳ＝０Ｖが供給され、ＮチャネルトランジスタＮ１がＯＦＦとなる。このため、チャージポンプ１１の出力する電圧５Ｖが負荷回路１００に供給される。
【０００７】
一方、リードモードでは、パワースイッチイネーブル信号ＰＳＷＥＮがＬレベルとなる。この結果、チャージポンプ１２の出力する４Ｖ〜５Ｖの電圧がインバータ１３からＮチャネルトランジスタＮ１のゲートに供給され、ＮチャネルトランジスタＮ１がＯＮとなる。このため、電圧供給線１０１の電圧が電源ＶＤＤ３３の電圧３．３Ｖにクランプされ、この３．３Ｖの電圧が負荷回路１００に供給される。
以上が図１２の電圧発生回路の動作の詳細である。
【０００８】
なお、フラッシュメモリ用の電圧発生回路に関する文献として、例えば特許文献１がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−５５１０６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、上述した従来の電圧発生回路は、２個のチャージポンプ１１および１２を使用する。このため、チップ内での所要面積が嵩む問題があった。
【００１１】
また、上述した従来の電圧発生回路では、チャージポンプ１２から出力される４Ｖ〜５Ｖの高電圧がロジック回路であるインバータ１３に与えられる。ここで、高耐圧トランジスタの製造が可能なプロセスにより電圧発生回路を製造した場合、４Ｖ〜５Ｖという高電圧をインバータ１３に与えても問題ない。しかし、通常のロジック回路の製造プロセスでは、高耐圧のトランジスタを製造することができない。従って、通常のロジック回路の製造プロセスにより電圧発生回路を製造した場合、チャージポンプ１２からの４Ｖ〜５Ｖという高電圧をインバータ１３に与えることができない。
【００１２】
ここで、インバータ１３に４Ｖ〜５Ｖの電圧を出力させるリードモード時のみチャージポンプ１２を動作させるという構成も考えられる。しかし、この構成を採用したとしても問題を解決することにならない。まず、不揮発性メモリではプログラム回数、イレーズ回数に制限があり、高電圧が印加される生涯時間が最大１週間程度である。そして、１週間程度であれば、高電圧を印加しても問題ない。しかしながら、リード回数には制限はなく、１０年間の生涯時間を保証する必要がある。従って、リードモード時のみにチャージポンプ１２からインバータ１３に４Ｖ〜５Ｖの高電圧を与えたとしても、そのダメージの蓄積によりインバータ１３が破壊に至る可能性があり、上記問題の解決にはならない。
【００１３】
また、図１３に示すように、図１２のチャージポンプ１２を削除し、インバータ１３の高電位電源端子に３．３Ｖの電源ＶＤＤ３３を接続した構成を採用することも考えられる。しかし、この構成では、パワースイッチイネーブル信号ＰＳＷＥＮがＬレベルの場合に、ＮチャネルトランジスタＮ１に与えられるゲート電圧が３．３Ｖとなり、このゲート電圧ではＮチャネルトランジスタＮ１をＯＮさせることができない。３．３Ｖのゲート電圧でＮチャネルトランジスタＮ１をＯＮさせるためには、ＮチャネルトランジスタＮ１のソースおよびＰウェルの電圧を３．３ＶからＮチャネルトランジスタＮ１の閾値電圧Ｖｔｈを差し引いた電圧以下にする必要がある。従って、リード時に負荷回路１００に供給される電圧が３．３Ｖ−Ｖｔｈ以下となり、リード時に要求される電圧３．３Ｖよりも低くなる問題が発生する。
【００１４】
この発明は、以上説明した事情に鑑みてなされたものであり、所要面積が少なくて済み、高耐圧トランジスタに対応していない通常のロジックプロセスにより製造することが可能な電圧発生回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
この発明は、電圧供給線を介して負荷回路に出力電圧を供給するチャージポンプと、前記電圧供給線の電圧を所定の電圧にクランプするクランプ回路と、前記チャージポンプの出力電圧と基準電圧とを電源電圧として動作し、前記基準電圧を出力することにより前記クランプ回路をＯＮさせるクランプ制御回路とを具備することを特徴とする電圧発生回路を提供する。
【００１６】
この発明によれば、クランプ制御回路がクランプ回路をＯＮさせるか否かを切り換えることにより負荷回路に供給される電圧を切り換えることができる。また、この発明によれば、チャージポンプを１個しか使用しないので、電圧発生回路の所要面積が少なくて済む。また、この発明において、クランプ制御回路は、チャージポンプの出力電圧と基準電圧とを電源電圧として動作し、基準電圧を出力することによりクランプ回路をＯＮさせる。従って、負荷回路に高電圧を供給する場合のみクランプ制御回路に印加される電源電圧が高くなる。従って、例えば不揮発性メモリにおいて、プログラムモードあるいはイレーズモード時にのみメモリセルに高電圧を供給する等、負荷回路に高電圧を供給する回数が少ない状況では、クランプ制御回路に加わるダメージを少なくすることができる。
【００１７】
好ましい態様において、電圧発生回路は、前記基準電圧を切り換える基準電圧切換回路を具備する。
【００１８】
この態様によれば、基準電圧の切り換えにより、クランプ制御回路に印加される電源電圧を低下させ、クランプ制御回路を構成するトランジスタに加わる電圧を緩和することができる。
【図面の簡単な説明】
【００１９】
【図１】この発明の第１実施形態である電圧発生回路の構成を示す回路図である。
【図２】同電圧発生回路の動作を示す図である。
【図３】同電圧発生回路の動作シーケンスを示すタイムチャートである。
【図４】この発明の第２実施形態である電圧発生回路の構成を示す回路図である。
【図５】同電圧発生回路の動作を示す図である。
【図６】同実施形態におけるインバータを構成するトランジスタに掛かる電圧を説明する図である。
【図７】同電圧発生回路の動作シーケンスを示すタイムチャートである。
【図８】この発明の第３実施形態である電圧発生回路の構成を示す回路図である。
【図９】同電圧発生回路の動作を示す図である。
【図１０】同実施形態におけるインバータを構成するトランジスタに掛かる電圧を説明する図である。
【図１１】同電圧発生回路の動作シーケンスを示すタイムチャートである。
【図１２】従来の電圧発生回路の構成を示す回路図である。
【図１３】同電圧発生回路の比較例である電圧発生回路の構成を示す回路図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照し、この発明の実施形態について説明する。
【００２１】
＜第１実施形態＞
図１はこの発明の第１実施形態である電圧発生回路の構成を示す回路図である。なお、この図１において、前掲図１２の各部と共通する部分には同一の符号を使用し、その説明を省略する。
【００２２】
本実施形態による電圧発生回路では、図１２におけるＮチャネルトランジスタＮ１およびチャージポンプ１２が削除され、その代わりに、ＰチャネルトランジスタＰ１、レベルシフタ１４および電圧検出回路１５が設けられている。
【００２３】
ＰチャネルトランジスタＰ１は、ソースおよびＮウェルが電圧供給線１０１に接続され、ドレインが電圧３．３Ｖの電源ＶＤＤ３３に接続されている。そして、ＰチャネルトランジスタＰ１のゲートにはインバータ１３の出力電圧が与えられる。
【００２４】
インバータ１３の高電位電源端子は電圧供給線１０１に接続され、低電位電源端子は低電位電源ＶＳＳ＝０Ｖに接続されている。レベルシフタ１４は、インバータ１３の前段に設けられている。このレベルシフタ１４は、ＨレベルがＶＤＤ３３＝３．３Ｖ、ＬレベルがＶＳＳ＝０Ｖであるパワースイッチイネーブル信号ＰＳＷＥＮをＨレベルがチャージポンプ１１の出力電圧ＶＰＰＬ、ＬレベルがＶＳＳ＝０Ｖである信号にレベルシフトしてインバータ１３に出力する。
【００２５】
電圧検出回路１５は、電圧供給線１０１の電圧を検出する回路である。この電圧検出回路１５の検出結果は、チャージポンプ１１の動作の制御等に利用される。
以上が本実施形態による電圧発生回路の構成である。
【００２６】
以上の構成において、ＰチャネルトランジスタＰ１は、電圧供給線１０１の電圧を所定の電圧ＶＤＤ３３にクランプするクランプ回路として機能する。また、インバータ１３は、チャージポンプ１１の出力電圧ＶＰＰＬと基準電圧ＶＳＳとを電源電圧として動作し、基準電圧ＶＳＳを出力することによりクランプ回路であるＰチャネルトランジスタＰ１をＯＮさせるクランプ制御回路として機能する。
【００２７】
図２は本実施形態による電圧発生回路の動作を示す図である。前掲図１２の電圧発生回路と同様、本実施形態による電圧発生回路が搭載される不揮発性メモリには、リードモード、プログラムモード、イレーズモードの各モードがある。本実施形態による電圧発生回路は、リードモードでは３．３Ｖを、プログラムモードおよびイレーズモードでは５．０Ｖをメモリセル等の負荷回路１００に供給する。
【００２８】
図３は本実施形態による電圧発生回路の動作シーケンスを示すタイムチャートである。まず、期間Ｔ１１では、ポンプイネーブル信号ＰＵＭＰＥＮがＬレベルであるため、チャージポンプ１１は動作せず、チャージポンプ１１の出力電圧ＶＰＰＬは０Ｖとなる。このため、インバータ１３からＰチャネルトランジスタＰ１に０Ｖのゲート電圧が与えられる。この結果、ＰチャネルトランジスタＰ１がＯＮとなる。しかしながら、チャージポンプ１１の出力電圧が０Ｖであるため、電圧供給線１０１から負荷回路１００に供給される電圧は０Ｖになる。
【００２９】
期間Ｔ１２では、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベルとされ、チャージポンプ１１から３．３Ｖの電圧ＶＰＰＬが出力される。また、期間Ｔ１２では、パワースイッチイネーブル信号ＰＳＷＥＮがＨレベルとされ、インバータ１３からＰチャネルトランジスタＰ１のゲートに基準電圧ＶＳＳ＝０Ｖが出力される。この結果、ＰチャネルトランジスタＰ１がＯＮとなり、電圧供給線１０１の電圧は電源ＶＤＤ３３の電圧３．３Ｖにクランプされる。
【００３０】
期間Ｔ１３では、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベル、パワースイッチイネーブル信号ＰＳＷＥＮがＬレベルとされる。この期間Ｔ１３では、パワースイッチイネーブル信号ＰＳＷＥＮがＬレベルであるため、インバータ１３はチャージポンプ１１の出力電圧ＶＰＰＬをＰチャネルトランジスタＰ１のゲートに供給する。この結果、ＰチャネルトランジスタＰ１がＯＦＦとなる。そして、期間Ｔ１３では、図示しない制御手段による制御の下、チャージポンプ１１の出力電圧が５．０Ｖまで高められる。このため、期間Ｔ１３では、プログラムモードまたはイレーズモードでの動作が可能である。
【００３１】
期間Ｔ１４では、図示しない制御手段による制御の下、チャージポンプ１１のディスチャージ動作が行われ、チャージポンプ１１の出力電圧ＶＰＰＬが５．０Ｖから３．３Ｖまで低下する。
【００３２】
図３の例では、その後、期間Ｔ１２となり、次いで期間１１となる。この期間Ｔ１２およびＴ１１の動作は上述した通りである。
以上が本実施形態の動作である。
【００３３】
本実施形態によれば、回数に制限のあるイレーズモード、プログラムモードの期間のみ５．０Ｖの電圧がインバータ１３に印加され、それ以外の期間は０Ｖまたは３．３Ｖの電圧しかインバータ１３に印加されない。また、本実施形態による電圧発生回路は、２個のチャージポンプを必要とせず、１個のチャージポンプ１１のみしか使用しない。従って、本実施形態によれば、所要面積が少なくて済み、高耐圧トランジスタに対応していない通常のロジックプロセスにより製造することが可能な電圧発生回路を実現することができる。
【００３４】
＜第２実施形態＞
図４はこの発明の第２実施形態である電圧発生回路の構成を示す回路図である。なお、この図４において、前掲図１の各部と共通する部分には同一の符号を使用し、その説明を省略する。
【００３５】
本実施形態による電圧発生回路では、図１の構成に対してバッファ１６が追加されている。また、本実施形態による電圧発生回路には、ポンプイネーブル信号ＰＵＭＰＥＮと、第１および第２のパワースイッチイネーブル信号ＰＳＷＥＮ１およびＰＳＷＥＮ２が入力される。
【００３６】
チャージポンプ１１は、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベルである場合に動作し、電圧ＶＰＰＨを電圧供給線１０１に出力する。チャージポンプ１１の出力電圧ＶＰＰＨは、不揮発性メモリの動作モードにより異なる。
【００３７】
レベルシフタ１４には、電圧ＶＤＤ３３の高電位電源および電圧ＶＰＰＬの高電位電源が接続されている。電圧ＶＤＤ３は３．３Ｖである。電圧ＶＰＰＬは不揮発性メモリの動作モードに応じて切り換えられ、３．３Ｖまたは５Ｖとなる。レベルシフタ１４は、Ｈレベルが３．３Ｖ、Ｌレベルが０Ｖである第１のパワースイッチイネーブル信号ＰＳＷＥＮ１をＨレベルが電圧ＶＰＬＬ、Ｌレベルが０Ｖである信号にレベルシフトしてインバータ１３に出力する。
【００３８】
インバータ１３は、高電位電源端子が電圧供給線１０１に接続され、低電位電源端子がバッファ１６の出力端子に接続されている。バッファ１６は、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＬレベルである場合にインバータ１３の低電位電源端子に０Ｖを出力する。また、バッファ１６は、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＨレベルである場合にインバータ１３の低電位電源端子に電圧ＶＰＰＬを出力する。このバッファ１６は、クランプ制御回路であるインバータ１３に供給する低電位電源電圧（基準電圧）ＰＳＷＶＳＳを切り換える基準電圧切換回路として機能する。
【００３９】
図５は本実施形態による電圧発生回路の動作を示す図である。本実施形態による電圧発生回路は、リードモードでは３．３Ｖを、プログラムモードおよびイレーズモードでは１０．０Ｖをメモリセル等の負荷回路１００に供給する。
【００４０】
ここで、仮にプログラムモードおよびイレーズモードにおいて電圧供給線１０１に１０Ｖの電圧が出力され、かつ、このときインバータ１３の低電位電源端子のレベルが０Ｖに固定されているとすると、インバータ１３の状態は図６に示すものとなる。すなわち、インバータ１３の入力信号が０Ｖであると、インバータ１３のＰチャネルトランジスタのゲートおよびソース間に１０Ｖの電圧ＶＧＳが印加され、これがトランジスタの耐圧を越える。
【００４１】
そこで、本実施形態では、プログラムモードおよびイレーズモードにおいて、インバータ１３の低電位電源端子の電圧ＰＳＷＶＳＳをバッファ１６によりＶＰＰＬ＝５Ｖとし、インバータ１３に対する入力信号をレベルシフタ１４によりＶＰＰＬ＝５Ｖとして、インバータ１３を構成するトランジスタに加わる電圧を緩和する。この状態において、インバータ１３のＮチャネルトランジスタがＯＦＦとなる。また、インバータ１３のＰチャネルトランジスタにＶＰＰＬ−ＶＰＰＨ＝−５Ｖのゲートおよびソース間電圧が加わり、ＰチャネルトランジスタがＯＮとなる。これによりインバータ１３からＰチャネルトランジスタＰ１のゲートに電圧ＶＰＰＨが供給され、ＰチャネルトランジスタＰ１がＯＦＦとなり、チャージポンプ１１から電圧供給線１０１を介して電圧ＶＰＰＨが負荷回路１００に供給される。
【００４２】
図７は本実施形態による電圧発生回路の動作シーケンスを示すタイムチャートである。まず、期間Ｔ２１では、ポンプイネーブル信号ＰＵＭＰＥＮがＬレベルであるため、チャージポンプ１１は動作せず、チャージポンプ１１の出力電圧ＶＰＰＨは０Ｖとなる。また、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＨレベルであるため、レベルシフタ１４はインバータ１３に電圧ＶＰＰＬ＝３．３Ｖを出力する。また、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＬレベルであるため、バッファ１６は、インバータ１３の低電位電源端子に基準電圧ＰＳＷＶＳＳ＝ＶＳＳ＝０Ｖを出力する。この結果、インバータ１３は、ＶＳＳ＝０ＶをＰチャネルトランジスタＰ１のゲートに出力し、ＰチャネルトランジスタＰ１がＯＮとなる。しかしながら、期間Ｔ２１では、ポンプイネーブル信号ＰＵＭＰＥＮがＬレベルであるため、チャージポンプ１１の出力電圧ＶＰＰＨが強制的に０Ｖとされ、電圧供給線１０１から負荷回路１００に供給される電圧は０Ｖになる。
【００４３】
期間Ｔ２２では、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベルとされ、チャージポンプ１１から３．３Ｖの電圧ＶＰＰＨが出力される。そして、期間Ｔ２２では、期間Ｔ２１と同様、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＨレベル、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＬレベルであるため、ＰチャネルトランジスタＰ１がＯＮとなる。このため、電圧供給線１０１から負荷回路１００に供給される電圧は３．３Ｖになる。
【００４４】
期間Ｔ２３では、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベル、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＬレベル、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＬレベルとされる。この期間Ｔ１３では、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＬレベルとなるため、レベルシフタ１４からインバータ１３に０Ｖが供給され、インバータ１３はＶＰＰＨ＝３．３ＶをＰチャネルトランジスタＰ１のゲートに供給する。この結果、ＰチャネルトランジスタＰ１がＯＦＦとなる。そして、期間Ｔ２３では、チャージポンプ１１の出力電圧ＶＰＰＨ＝３．３Ｖが電圧供給線１０１を介して負荷回路１００に供給される。
【００４５】
期間Ｔ２４では、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベル、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＬレベル、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＬレベルの状態（すなわち、ＰチャネルトランジスタＰ１がＯＦＦの状態）で、チャージポンプ１１の出力電圧ＶＰＰＨが３．３Ｖから５Ｖまで高められる。この結果、電圧供給線１０１を介して負荷回路１００に供給される電圧が５Ｖまで高められる。
【００４６】
期間Ｔ２５では、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベル、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＬレベル、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＨレベルとされる。期間Ｔ２５では、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＨレベルとなるため、インバータ１３の低電位電源端子の電圧ＰＳＷＶＳＳがＶＰＰＬ＝３．３Ｖとなる。
【００４７】
期間Ｔ２６では、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベル、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＨレベル、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＨレベルとされる。期間Ｔ２６では、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＨレベルとなるため、インバータ１３に対する入力電圧がＶＰＰＬ＝３．３Ｖとなる。しかしながら、この時点においてインバータ１３の高電位電源端子にはＶＰＰＨ＝５Ｖ、低電位電源端子には基準電圧ＰＳＷＶＳＳ＝ＶＰＰＬ＝３．３Ｖが与えられるため、インバータ１３ではＮチャネルトランジスタがＯＦＦ、ＰチャネルトランジスタがＯＮとなる。このため、インバータ１３からＰチャネルトランジスタＰ１のゲートにＶＰＰＨ＝５Ｖが出力され、ＰチャネルトランジスタＰ１はＯＦＦを維持する。
【００４８】
期間Ｔ２７では、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベル、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＨレベル、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＨレベルである状態を維持して、チャージポンプ１１の出力電圧を５Ｖから１０Ｖに上昇させ、かつ、電源電圧ＶＰＰＬを３．３Ｖから５Ｖに上昇させる。この結果、電圧供給線１０１を介して負荷回路１００に供給される電圧が１０Ｖまで高められる。このため、期間Ｔ２７では、プログラムモードまたはイレーズモードでの動作が可能である。
【００４９】
この期間Ｔ２７において、インバータ１３の低電位電源端子の電圧ＰＳＷＶＳＳはＶＰＰＬ＝５Ｖ、高電位電源端子の電圧はＶＰＰＨ＝１０Ｖ、入力電圧はＶＰＰＬ＝５Ｖである。従って、インバータ１３を構成する各トランジスタに対する印加電圧が耐圧を越えることはない。
【００５０】
プログラムモードまたはイレーズモードが終了すると、期間２８となる。この期間２８では、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベル、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＨレベル、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＨレベルである状態を維持して、チャージポンプ１１の出力電圧を１０Ｖから５Ｖに低下させ、かつ、電源電圧ＶＰＰＬを５Ｖから３．３Ｖに低下させる。
【００５１】
図７の例では、その後、期間Ｔ２６、Ｔ２５、Ｔ２４、Ｔ２３、Ｔ２２、Ｔ２１の各動作が行われる。これらの各期間の動作は上述した通りである。
以上が本実施形態の動作である。
【００５２】
本実施形態においても上記第１実施形態と同様な効果が得られる。また、本実施形態では、負荷回路１００に供給する電圧に応じて、インバータ１３の低電位電源端子の電圧ＰＳＷＶＳＳと入力電圧を切り換え、インバータ１３を構成するトランジスタに加わる電圧を緩和しているので、負荷回路１００に供給する電圧を上記第１実施形態よりも大きくすることができる。
【００５３】
＜第３実施形態＞
図８はこの発明の第３実施形態である電圧発生回路の構成を示す回路図である。なお、この図８において、前掲図１の各部と共通する部分には同一の符号を使用し、その説明を省略する。
【００５４】
図８において、ＮチャネルトランジスタＮ２は、ソースおよびＰウェルが電圧供給線１０１に接続され、ドレインが低電位電源ＶＳＳ＝０Ｖに接続されている。ＮチャネルトランジスタＮ２は、電圧供給線１０１の電圧を所定の電圧ＶＳＳにクランプするクランプ回路として機能する。チャージポンプ１１は、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベルである場合に動作し、負の電圧ＶＢＢを電圧供給線１０１に出力する。
【００５５】
インバータ１７は、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＬレベルである場合にはＶＤＤ３３＝３．３Ｖを、同信号ＰＳＷＥＮ１がＨレベルである場合には０Ｖをインバータ１３に対して出力する。
【００５６】
バッファ１８は、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＨレベルである場合にはＶＤＤ３３＝３．３Ｖを、同信号ＰＳＷＥＮ２がＬレベルである場合にはＶＳＳ＝０Ｖを基準電圧ＰＳＷＶＤＤとしてインバータ１３の高電位電源端子に出力する。このバッファ１８は、クランプ制御回路（後述）であるインバータ１３に供給する基準電圧ＰＳＷＶＤＤを切り換える基準電圧切換回路として機能する。
【００５７】
インバータ１３の低電位電源端子は電圧供給線１０１に接続されている。インバータ１３の出力信号はＮチャネルトランジスタＮ２のゲートに供給される。このインバータ１３は、チャージポンプ１１の出力電圧ＶＢＢと基準電圧ＰＳＷＶＤＤとを電源電圧として動作し、基準電圧ＰＳＷＶＤＤを出力することによりクランプ回路であるＮチャネルトランジスタＮ２をＯＮさせるクランプ制御回路として機能する。
【００５８】
図９は本実施形態による電圧発生回路の動作を示す図である。本実施形態による電圧発生回路は、リードモードおよびプログラムモードでは０Ｖを、イレーズモードでは−５．０をメモリセル等の負荷回路１００に供給する。
【００５９】
ここで、仮にイレーズモードにおいて電圧供給線１０１にＶＢＢ＝−５Ｖの電圧が出力され、かつ、このときインバータ１３の高電位電源端子の電圧ＰＳＷＶＤＤがＶＤＤ３３＝３．３Ｖに固定されているとすると、インバータ１３の状態は図１０に示すものとなる。すなわち、インバータ１３の入力信号が３．３Ｖであると、インバータ１３のＮチャネルトランジスタのゲートおよびソース間に８．５Ｖの電圧ＶＧＳが印加され、これがトランジスタの耐圧を越える。
【００６０】
そこで、本実施形態では、イレーズモードにおいて、インバータ１３の高電位電源端子の電圧ＰＳＷＶＤＤをバッファ１８により０Ｖとし、インバータ１３に対する入力信号をインバータ１７により０Ｖとし、インバータ１３を構成するトランジスタに対する印加電圧を緩和する。この状態において、インバータ１３のＰチャネルトランジスタがＯＦＦとなる。また、インバータ１３のＮチャネルトランジスタに０Ｖ−ＶＢＢ＝５Ｖのゲートおよびソース間電圧が加わり、ＮチャネルトランジスタがＯＮとなる。これによりインバータ１３からＮチャネルトランジスタＮ２のゲートに電圧ＶＢＢ＝−５Ｖが供給され、ＮチャネルトランジスタＮ２がＯＦＦとなり、チャージポンプ１１から電圧供給線１０１を介して電圧ＶＢＢ＝−５Ｖが負荷回路１００に供給される。
【００６１】
図１１は本実施形態による電圧発生回路の動作シーケンスを示すタイムチャートである。まず、期間Ｔ３１では、ポンプイネーブル信号ＰＵＭＰＥＮがＬレベルであるため、チャージポンプ１１は動作せず、チャージポンプ１１の出力電圧ＶＢＢは０Ｖとなる。また、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＨレベルであるため、インバータ１７からインバータ１３にＶＳＳ＝０Ｖが供給される。また、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＨレベルであるため、インバータ１３の高電位電源端子に電圧ＰＳＷＶＤＤ＝ＶＤＤ３３＝３．３Ｖが供給される。この結果、インバータ１３からＮチャネルトランジスタＮ２のゲートにＰＳＷＶＤＤ＝ＶＤＤ３３＝３．３Ｖが供給され、ＮチャネルトランジスタＮ２がＯＮとなる。このため、電圧供給線１０１から負荷回路１００に供給される電圧は０Ｖになる。
【００６２】
期間Ｔ３２では、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベルとされ、チャージポンプ１１から０Ｖの電圧ＶＢＢが出力される。そして、期間Ｔ３２では、期間Ｔ３１と同様、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＨレベル、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＨレベルであるため、ＮチャネルトランジスタＮ２がＯＮとなる。このため、電圧供給線１０１から負荷回路１００に供給される電圧は０Ｖになる。
【００６３】
期間Ｔ３３では、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベル、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＬレベル、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＨレベルとされる。この期間Ｔ３３では、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＬレベルとなるため、インバータ１７からインバータ１３にＶＤＤ３３＝３．３Ｖが供給され、インバータ１３はＶＢＢ＝０ＶをＮチャネルトランジスタＮ２のゲートに供給する。この結果、ＮチャネルトランジスタＮ２がＯＦＦとなる。そして、期間Ｔ３３では、チャージポンプ１１の出力電圧ＶＢＢ＝０Ｖが電圧供給線１０１を介して負荷回路１００に供給される。
【００６４】
期間Ｔ３４では、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベル、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＬレベル、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＨレベルの状態（すなわち、ＮチャネルトランジスタＮ２がＯＦＦの状態）で、チャージポンプ１１の出力電圧ＶＢＢが０Ｖから−２Ｖまで低下する。この結果、電圧供給線１０１を介して負荷回路１００に供給される電圧が−２Ｖまで低下する。
【００６５】
期間Ｔ３５では、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベル、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＬレベル、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＬレベルとされる。期間Ｔ３５では、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＬレベルとなるため、インバータ１３の高電位電源端子の電圧ＰＳＷＶＤＤがＶＳＳ＝０Ｖとなる。
【００６６】
期間Ｔ３６では、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベル、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＨレベル、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＬレベルとされる。期間Ｔ３６では、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＨレベルとなるため、インバータ１３に対する入力電圧がＶＳＳ＝０Ｖとなる。この結果、インバータ１３からＮチャネルトランジスタＮ２のゲートに電圧ＰＳＷＶＤＤ＝ＶＳＳ＝０Ｖが供給され、ＮチャネルトランジスタＮ２がＯＦＦになる。
【００６７】
期間Ｔ３７では、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベル、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＨレベル、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＬレベルである状態を維持して、チャージポンプ１１の出力電圧ＶＢＢを−２Ｖから−５Ｖに低下させる。この結果、電圧供給線１０１を介して負荷回路１００に供給される電圧が−５Ｖまで低下する。このため、期間Ｔ３７では、イレーズモードでの動作が可能である。
【００６８】
この期間Ｔ３７において、インバータ１３の高電位電源端子の電圧ＰＳＷＶＤＤはＶＳＳ＝０Ｖ、低電位電源端子の電圧はＶＢＢ＝−５Ｖ、入力電圧はＶＳＳ＝０Ｖである。従って、インバータ１３を構成する各トランジスタに対する印加電圧が耐圧を越えることはない。
【００６９】
イレーズモードが終了すると、期間３８となる。この期間３８では、ポンプイネーブル信号ＰＵＭＰＥＮがＨレベル、第１のパワースイッチイネーブル信号ＰＳＷＥＮ１がＨレベル、第２のパワースイッチイネーブル信号ＰＳＷＥＮ２がＬレベルである状態を維持して、チャージポンプ１１の出力電圧を−５Ｖから−２Ｖに上昇させる。
【００７０】
図１１の例では、その後、期間Ｔ３６、Ｔ３５、Ｔ３４、Ｔ３３、Ｔ３２、Ｔ３１の各動作が行われる。これらの各期間の動作は上述した通りである。
以上が本実施形態の動作である。
【００７１】
本実施形態においても上記第１実施形態と同様な効果が得られる。また、本実施形態では、負荷回路１００に供給する電圧に応じて、インバータ１３の高電位電源端子の電圧ＰＳＷＶＤＤと入力電圧を切り換え、インバータ１３を構成するトランジスタに加わる電圧を緩和しているので、インバータ１３を構成するトランジスタに与えるダメージを増やすことなく、チャージポンプ１１から負荷回路１００に負の電圧を供給することが可能である。
【００７２】
＜他の実施形態＞
以上、この発明の第１〜第３実施形態を説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
【００７３】
（１）上記各実施形態では、クランプ制御回路としてインバータを用いたが、ＮＡＮＤゲート、ＮＯＲゲートなどの他の論理回路をクランプ制御回路として用いてもよい。
【００７４】
（２）上記第２実施形態では、リードモードとプログラムモードまたはイレーズモードとの間のモード切り換えの際に、２段階に分けてチャージポンプの出力電圧を変化させたが、チャージポンプの出力電圧を変化の段階数はこれに限定されるものではない。例えば３段階以上に分けてチャージポンプの出力電圧を変化させてもよい。上記第３実施形態も同様である。
【符号の説明】
【００７５】
１１，１２……チャージポンプ、１３，１７……インバータ、１４……レベルシフタ、１５……電圧検出回路、１０１……電圧供給線、１００……負荷回路、１６，１８……バッファ、Ｐ１……Ｐチャネルトランジスタ、Ｎ１，Ｎ２……Ｎチャネルトランジスタ。
【図１】
2017162532.tif 000003
【図２】
2017162532.tif 000004
【図３】
2017162532.tif 000005
【図４】
2017162532.tif 000006
【図５】
2017162532.tif 000007
【図６】
2017162532.tif 000008
【図７】
2017162532.tif 000009
【図８】
2017162532.tif 000010
【図９】
2017162532.tif 000011
【図１０】
2017162532.tif 000012
【図１１】
2017162532.tif 000013
【図１２】
2017162532.tif 000014
【図１３】
2017162532.tif 000015