(57)【要約】【課題】配線導体を保護しつつ封止樹脂の濡れ広がりを防止することが可能な配線基板を提供すること。【解決手段】上面中央部に半導体素子Ｓが搭載される搭載部２０Ａを有する第１の絶縁層１ａと、第１の絶縁層１ａの上面に被着されており、搭載部２０内に配列された複数の半導体素子接続パッド４および搭載部２０Ａを囲繞する第１のベタ状パターン１２ａを有する第１の配線導体２ａと、第１の絶縁層１ａおよび第１の配線導体２ａ上に被着されており、半導体素子接続パッド４を露出させるとともに第１のベタ状パターン１２ａを完全に被覆するソルダーレジスト層３ａとを具備して成る配線基板２０であって、第１のベタ状パターン１２ａは、搭載部２０Ａを囲繞する枠状の第１の開口部１４ａを有しているとともに、ソルダーレジスト層３ａは、第１の開口部１４ａに追従する凹部１３が搭載部２０Ａを囲繞するように形成されている。【選択図】図６
2017152449.tif 000002
【特許請求の範囲】
【請求項１】
上面中央部に半導体素子が搭載される搭載部を有する第１の絶縁層と、該第１の絶縁層の上面に被着されており、前記搭載部内に配列された複数の半導体素子接続パッドおよび前記搭載部を囲繞する第１のベタ状パターンを有する第１の配線導体と、前記第１の絶縁層および前記第１の配線導体上に被着されており、前記半導体素子接続パッドを露出させるとともに前記第１のベタ状パターンを完全に被覆する第１のソルダーレジスト層とを具備して成る配線基板であって、前記第１のベタ状パターンは、前記搭載部を囲繞する枠状の第１の開口部を有しているとともに、前記ソルダーレジスト層は、前記第１の開口部に追従する凹部が前記搭載部を囲繞するように形成されていることを特徴とする配線基板。
【請求項２】
上面に前記第１の開口部に重畳する第２の開口部が形成された第２のベタ状パターンを有する第２の配線導体が被着された第２の絶縁層上に、前記第１の絶縁層が積層されており、該第１の絶縁層は、前記第２の開口部に追従する凹部が前記搭載部を囲繞するように形成されていることを特徴とする請求項１記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を搭載するための配線基板に関するものである。
【背景技術】
【０００２】
半導体素子を搭載するための配線基板は、絶縁層と配線導体とが交互に複数積層されているとともに、最表層にソルダーレジスト層が被着された多層構造をしている。配線基板の上面中央部には、半導体素子が搭載される搭載部が形成されている。搭載部には、配線導体の一部から成る複数の半導体素子接続パッドが格子状の並びに配列されている。配線基板の下面は、外部電気回路基板との接続面になっている。この接続面には、配線導体の一部から成る複数の外部接続パッドが格子状の並びに配列されている。半導体素子接続パッドと外部接続パッドとは、所定のもの同士が配線基板内部の配線導体を介して電気的に接続されている。半導体素子接続パッドには、半導体素子の電極端子がフリップチップ接続される。外部接続パッドと外部電気回路基板とは、半田ボール接続される。ソルダーレジスト層は、半導体素子接続パッドと同一層の配線導体および外部接続パッドと同一層の配線導体における残余の部分を被覆している。
【０００３】
フリップチップ接続では、半導体素子の下面に形成された電極端子と半導体素子接続パッドとを半田バンプを介して接続する。フリップチップ接続された半導体素子と配線基板との間には、隙間が形成される。この隙間は、アンダーフィルと呼ばれる封止樹脂により充填される。封止樹脂を充填するには、未硬化の液状の熱硬化性樹脂を半導体素子と配線基板との隙間に注入した後、熱硬化させる方法が採用される。ところが、液状の樹脂を注入する際、あるいは注入した後、樹脂の一部が搭載部の周囲に大きく濡れ広がってしまうことがある。
【０００４】
そこで、搭載部の周囲のソルダーレジスト層に溝や突起を設けて封止樹脂の濡れ広がりを防止することが提案されている。溝を設ける場合、溝の底面に配線導体が露出し、配線導体への保護が不十分になる。また、突起を設ける場合、突起を設けるために余計な工程が必要となり、配線基板の生産性が低下してしまうことになる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３４９３９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、余計な工程を必要とせず、配線導体を保護しつつ封止樹脂の濡れ広がりを防止することが可能な配線基板を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の配線基板は、上面中央部に半導体素子が搭載される搭載部を有する第１の絶縁層と、該第１の絶縁層の上面に被着されており、前記搭載部内に配列された複数の半導体素子接続パッドおよび前記搭載部を囲繞する第１のベタ状パターンを有する第１の配線導体と、前記第１の絶縁層および前記第１の配線導体上に被着されており、前記半導体素子接続パッドを露出させるとともに前記第１のベタ状パターンを完全に被覆するソルダーレジスト層とを具備して成る配線基板であって、前記第１のベタ状パターンは、前記搭載部を囲繞する枠状の第１の開口部を有しているとともに、前記ソルダーレジスト層は、前記第１の開口部に追従する凹部が前記搭載部を囲繞するように形成されていることを特徴とするものである。
【発明の効果】
【０００８】
本発明の配線基板によれば、ソルダーレジスト層が第１のベタ状パターンを完全に被覆しており、かつ第１のベタ状パターンは、搭載部を囲繞する枠状の開口部を有しているとともに、ソルダーレジスト層は、第１のベタ状パターンの開口部に追従する凹部が搭載部を囲繞するように形成されていることから、余計な工程を必要とせず、配線導体を保護しつつ封止樹脂の濡れ広がりを防止することが可能な配線基板を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。
【図２】図２は、図１に示す配線基板における最上層の配線導体を示す要部概略上面図である。
【図３】図３は、図１に示す配線基板における上から２層目の配線導体を示す要部概略上面図である。
【図４】図４は、図１に示す配線基板における上から３層目の配線導体を示す要部概略上面図である。
【図５】図５は、図１に示す配線基板における上から４層目の配線導体を示す要部概略上面図である。
【図６】図６は、図１に示す配線基板に半導体素子を搭載した半導体装置を示す概略断面図である。
【発明を実施するための形態】
【００１０】
次に、本発明の配線基板の実施形態の一例を、図１〜図６を基にして詳細に説明する。図１は、本発明の実施形態の一例である配線基板２０を示す概略断面図である。図１において、１は絶縁基板、２は配線導体、３はソルダーレジスト層、４は半導体素子接続パッド、５は外部接続パッドである。
【００１１】
本例の配線基板２０においては、絶縁基板１は、複数の絶縁層１ａ〜１ｉを含んでいる。また、配線導体２は、複数の配線導体２ａ〜２ｊを含んでいる。ソルダーレジスト層３は、上下のソルダーレジスト層３ａ，３ｂを含んでいる。
【００１２】
絶縁基板１の上面中央部には搭載部２０Ａが設けられている。搭載部２０Ａは、半導体素子Ｓを搭載するための四角形状の領域である。搭載部２０Ａには、多数の半導体素子接続パッド４が二次元的な並びに配列されている。半導体素子接続パッド４は、配線導体２ａの一部を、ソルダーレジスト層３ａに設けた開口部から露出させることにより形成されている。半導体素子接続パッド４には、半導体素子Ｓの電極端子Ｔがフリップチップ接続により接続される。
【００１３】
絶縁基板１の下面は、外部電気回路基板との接続面となっている。絶縁基板１の下面には、その略全領域にわたり多数の外部接続パッド５が二次元的な並びに配列されている。外部接続パッド５は、配線導体２ｊの一部を、ソルダーレジスト層３ｂに設けた開口部から露出させることにより形成されている。外部接続パッド５は、外部電気回路基板の配線導体に例えば半田ボールを介して接続される。
【００１４】
絶縁基板１を構成する絶縁層１ｅは、本例の配線基板２０におけるコア部材である。絶縁層１ｅは、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。絶縁層１ｅの厚みは、０．１〜１ｍｍ程度である。絶縁層１ｅには、その上面から下面にかけて多数のスルーホール６が形成されている。スルーホール６内には、スルーホール導体７が被着されている。このスルーホール導体７を介して絶縁層１ｅ上下面の配線導体２ｅと２ｆとが接続されている。
【００１５】
このような絶縁層１ｅは、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。絶縁層１ａ上下面の配線導体２ｅ，２ｆは、絶縁層１ｅ用の絶縁シートの上下全面に銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。スルーホール６内のスルーホール導体７は、絶縁層１ｅにスルーホール６を設けた後に、このスルーホール６内面に無電解めっき法および電解めっき法により銅めっき膜を析出させることにより形成される。配線導体２ｅ，２ｆの厚みは、２０〜４０μｍ程度である。
【００１６】
さらに、スルーホール導体７が被着されたスルーホール６は、その内部が孔埋め樹脂８で充填されている。孔埋め樹脂８は、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る。孔埋め樹脂８は、スルーホール６を塞ぐことによりスルーホール６の直上および直下に配線導体２ｅ，２ｆおよび絶縁層１ｄ，１ｆを形成可能とするためのものである。孔埋め樹脂８は、未硬化のペースト状の熱硬化性樹脂をスルーホール６内にスクリーン印刷法により充填し、それを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。
【００１７】
絶縁層１ｅの上下面に積層された各絶縁層１ａ〜１ｄ，１ｆ〜１ｉは、エポキシ樹脂等の熱硬化性樹脂から成る。絶縁層１ａ〜１ｄ，１ｆ〜１ｉの厚みは、それぞれ２０〜６０μｍ程度である。絶縁層１ａ〜１ｄ，１ｆ〜１ｉは、各層の上面から下面にかけて複数のビアホール９を有している。ビアホール９内にはビアホール導体１０が充填されている。そして、上層の配線導体２ａ〜２ｄ，２ｇ〜２ｉと下層の配線導体２ｂ〜２ｅ，２ｈ〜２ｊとがビアホール導体１０を介して互いに接続されている。
【００１８】
このような各絶縁層１ａ〜１ｄ，１ｆ〜１ｉは、厚みが２０〜６０μｍ程度の未硬化の熱硬化性樹脂から成る絶縁フィルムを絶縁層１ｅの上下面または絶縁層１ｂ〜１ｄ，１ｆ〜１ｈ表面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール９を穿孔することによって形成される。各絶縁層１ａ〜１ｄ，１ｆ〜１ｉの表面の配線導体２ａ〜２ｄ，２ｈ〜２ｊおよびビアホール９内のビアホール導体１０は、各絶縁層１ａ〜１ｄ，１ｆ〜１ｉを形成する毎に各絶縁層１ａ〜１ｄ，１ｆ〜１ｉの表面およびビアホール９内に銅めっきを被着させることによって形成される。銅めっきの被着には、周知のセミアディティブ法を用いる。配線導体２ａ〜２ｄ，２ｈ〜２ｊの厚みは、１０〜３０μｍ程度である。
【００１９】
ソルダーレジスト層３ａ，３ｂは、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性の樹脂から成る。ソルダーレジスト層３ａ，３ｂの厚みは、１０〜５０μｍ程度である。ソルダーレジスト層３ａ，３ｂは、最表層における配線導体２を保護するとともに、開口部を介して半導体素子接続パッド４や外部接続パッド５と半導体素子Ｓや外部電気回路基板との接続を可能としている。
【００２０】
このようなソルダーレジスト層３ａ，３ｂは、感光性を有する樹脂ペーストまたは樹脂フィルムを絶縁層１ａ，１ｉの表面に塗布または貼着するとともにフォトリソグラフィー技術を採用して所定パターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。
【００２１】
本例の配線基板２０においては、半導体素子接続パッド４および外部接続パッド５を含む配線導体２には、信号用と接地用と電源用とがある。信号用の半導体素子接続パッド４は、その多くが搭載部２０Ａの外周部に配設されている。接地用の半導体素子接続パッド４および電源用の半導体素子接続パッド４は、その多くが搭載部２０Ａの中央部に配設されている。これに対応して信号用の外部接続パッド５は、その多くが絶縁基板１の下面外周部に配設されている。また、接地用の外部接続パッド５および電源用の外部接続パッド５は、絶縁基板１の下面中央部および外周部に配設されている。
【００２２】
信号用の半導体素子接続パッド４と信号用の外部接続パッド５とは、信号用の配線導体２により互いに接続されている。信号用の配線導体２は、絶縁層１ｂ〜１ｄの表面を搭載部２０Ａに対応する領域から絶縁基板１の外周部に向けて延びる帯状パターン１１を有している。この帯状パターン１１と信号用の半導体素子接続パッド４とは、搭載部２０Ａに対応する領域において、ビアホール導体１０を介して接続されている。また、この帯状パターン１１と信号用の外部接続パッド５とは、絶縁基板１の外周部において、スルーホール導体７およびビアホール導体１０を介して接続されている。
【００２３】
接地用の半導体素子接続パッド４と接地用の外部接続パッド５とは、接地用の配線導体２により互いに接続されている。電源用の半導体素子接続パッド４と電源用の外部接続パッド５とは、電源用の配線導体２により互いに接続されている。接地用の配線導体２および電源用の配線導体２は、広面積のベタ状パターン１２を有している。ベタ状パターン１２の一部は、信号用の配線導体２の左右および上下に配置されている。このベタ状パターン１２は、絶縁層１ａ〜１ｉの表面に形成されている。ベタ状パターン１２は、搭載部２０Ａに対応する領域から絶縁基板１の外周部にかけての広い領域にわたり形成されている。このベタ状パターン１２と接地用または電源用の半導体素子接続パッド４とは、搭載部２０Ａの直下において、ビアホール導体１０を介して接続されている。また、このベタ状パターン１２と接地用または電源用の外部接続パッド５とは、絶縁基板１の中央部から外周部にかけた領域において、スルーホール導体７およびビアホール導体１０を介して接続されている。
【００２４】
なお、本例の配線基板２０においては、搭載部２０Ａの周囲のソルダーレジスト層３ａに凹部１３が形成されている。この凹部１３は、搭載部２０Ａを囲繞する枠状に形成されている。凹部１３は、幅が１〜３ｍｍ程度、深さが２０〜３０μｍ程度である。この凹部１３は、配線導体２ａのベタ状パターン１２に搭載部２０Ａを囲繞する枠状の開口部１４を設けておくことにより形成される。このような開口部１４を設けることにより、ソルダーレジスト層３ａが開口部１４に追従して凹部１３が形成される。
【００２５】
ここで、最上層の配線導体２ａの要部平面図を図２に示す。配線導体２ａは、信号用の半導体素子接続パッド４Ｓと接地用または電源用のベタ状パターン１２ａとを有している。ベタ状パターン１２ａの一部は、接地用または電源用の半導体素子接続パッド４Ｇ（Ｐ）を形成している。なお、図２では、搭載部２０Ａに対応する領域を２点鎖線で示している。また、接地用または電源用の半導体素子接続パッド４Ｇ（Ｐ）を点線の円で示している。さらに、下層の配線導体２ｂへのビアホール導体１０の接続位置を小さな十字で示している。さらにまた、ベタ状パターン１２ａに接続されるスルーホール６ａの位置を破線の円で示している。
【００２６】
半導体素子接続パッド４は、搭載部２０Ａの外周辺に沿って互いに隣接して並ぶ外周側列と内周側列とを含む複数の列を有する格子状の並びに配置されている。信号用の半導体素子接続パッド４Ｓは、半導体素子接続パッド４の並びの外周側列に複数個が互いに隣接して配置された第１の半導体素子接続パッド群を有している。各半導体素子接続パッド４Ｓは、それぞれが独立した円形である。これらの半導体素子接続パッド４Ｓは、後述する信号用の帯状パターン１１ｂにビアホール導体１０を介して電気的に接続されている。
【００２７】
ベタ状パターン１２ａは、搭載部２０Ａに対応する領域から絶縁基板１の外周部にかけて広がる広面積のパターンである。ベタ状パターン１２ａには、メッシュ状のガス抜き用の開口部１５ａが複数設けられている。ベタ状パターン１２ａは、搭載部２０Ａに対応する領域に複数の半導体素子接続パッド４Ｇ（Ｐ）を一体的に有している。半導体素子接続パッド４Ｇ（Ｐ）は、半導体素子接続パッド４の並びの内側列に複数個が互いに隣接して配置された第２の半導体素子接続パッド群を有している。この第２の半導体素子接続パッド群は、信号用の第１の半導体素子接続パッド群に隣接して配置されている。ベタ状パターン１４ａは、各半導体素子接続パッド４Ｇ（Ｐ）に対応する位置およびスルーホール６ａに対応する位置において後述する下層のベタ状パターン１２ｂおよびベタ状パターン１２ｃに電気的に接続されている。
【００２８】
さらに、ベタ状パターン１２ａは、搭載部２０Ａを囲繞する四角枠状の開口部１４ａを有している。この開口部１４ａを有していることにより、ベタ状パターン１４ａを被覆するソルダーレジスト層３ａが開口部１４ａに追従して搭載部２０Ａを囲繞する四角枠状の凹部１３が形成される。開口部１４ａの幅が１ｍｍ未満では、ソルダーレジスト層３ａが開口部１４ａに追従しにくくなり、３μｍを超えると、ベタ状パターンとしての機能が損なわれる危険性が大きくなる。したがって、開口部１４ａの幅は、１〜３ｍｍの範囲が好ましい。
【００２９】
図３に、上から２番目の配線導体２ｂを要部平面図で示す。配線導体２ｂは、信号用の複数の帯状パターン１１ｂと接地用または電源用のベタ状パターン１２ｂとを有している。なお、搭載部２０Ａに対応する領域および下層の配線導体２ｃへのビアホール導体１０の接続位置およびベタ状パターン１２ｂに接続されるスルーホール６ａの位置は図２と同様に示している。また、上層の配線導体２ａからのビアホール導体１０の接続位置を小さな黒丸で示している。
【００３０】
信号用の帯状パターン１１ｂは、信号用の半導体素子接続パッド４Ｓの直下から絶縁基板１の外周部に向けて複数が並行して延びている。各帯状パターン１１ｂの搭載部２０Ａ側の端部には、半導体素子接続パッド４Ｓからのビアホール導体１０が接続されており、外周側の端部には、下層の配線導体２ｃに接続するビアホール導体１０が接続されている。
【００３１】
ベタ状パターン１２ｂは、上層のベタ状パターン１２ａの開口部１４ａに重畳する四角枠状の開口部１４ｂを有している。開口部１４ｂを有していることにより、ベタ状パターン１２ｂ上に積層された絶縁層１ａが開口部１４ａに追従して枠状に凹む。その結果、さらにその上に被着されたソルダーレジスト層３ａの凹部１３の深さが深いものとなる。ベタ状パターン１２ｂには、搭載部２０Ａに対応する領域に半導体素子接続パッド４Ｇ（Ｐ）からのビアホール導体１０が複数接続されているとともに、スルーホール６ａに対応する位置にも上層のベタ状パターン１２ａからのビアホール導体１０が複数接続されている。
【００３２】
図４に、上から３番目の配線導体２ｃを要部平面図で示す。配線導体２ｃは、信号用のランド１６とベタ状パターン１２ｃとを有している。なお、搭載部２０Ａに対応する領域およびビアホール導体１０の接続位置およびベタ状パターン１２ｃに接続されるスルーホール６ａの位置は図２、３と同様に示している。
【００３３】
ランド１６は、それぞれが独立した円形である。これらのランド１６は、上層の各帯状パターン１１ｂの外周側端部の直下に配置されている。ランド１６には、上層の帯状パターン１１ｂからのビアホール導体１０が各々接続されている。
【００３４】
ベタ状パターン１２ｃは、搭載部２０Ａの直下から絶縁基板１の外周部にかけて広がる広面積のパターンであり、各ランド１６の周囲を取り囲んでいる。ベタ状パターン１２ｃには、搭載部２０Ａに対応する領域に上層のベタ状パターン１２ｂからのビアホール導体１０が複数接続されているとともに、スルーホール６ａに対応する位置にも上層のベタ状パターン１２ｂからのビアホール導体１０が複数接続されている。
【００３５】
図５に、上から４番目の配線導体２ｄを要部平面図で示す。配線導体２ｄは、信号用の複数の帯状パターン１１ｄと接地用または電源用のベタ状パターン１２ｄと接地用また電源用のランド１７とを有している。なお、搭載部２０Ａに対応する領域およびビアホール導体１０の接続位置およびスルーホール６ａの位置は図２〜４と同様に示している。
【００３６】
信号用の帯状パターン１１ｄは、上層のランド１６の直下から絶縁基板１の外周部に向けて延びている。これにより、帯状パターン１１ｄは、上層の開口部１４ｂの下を潜って絶縁基板１の外周部へと展開される。帯状パターン１１ｄのランド１６側端部にはランド１６からのビアホール導体１０が接続され、外周側端部には下層の導体層２ｅに接続するビアホール導体１０が接続されている。
【００３７】
ランド１７は、４個の突起部を有する円形である。ランド１７は、スルーホール６ａの直上に配置されている。ランド１７には、上層のベタ状パターン１２ｃからのビアホール導体１０が接続されている。
【００３８】
ベタ状パターン１２ｄは、搭載部２０Ａの直下から絶縁基板１の外周部にかけて広がる広面積のパターンであり、各信号用の帯状パターン１１の周囲およびランド１７の周囲を取り囲んでいる。ベタ状パターン１２ｄは、上層のベタ状パターン１２ａ〜１２ｃとは異なる電位の接地または電源電位に接続される。
【００３９】
そして、本例の配線基板２０においては、図６に示すように、半導体素子Ｓの電極端子Ｔをフリップチップ接続するとともに、半導体素子Ｓと配線基板２０との隙間にアンダーフィルと呼ばれる封止樹脂Ｕを充填することにより、製品として半導体装置となる。このとき、本例の配線基板２０によれば、最上層の配線導体２ａにおけるベタ状パターン１２ａはソルダーレジスト層３ａにより完全に被覆されているので良好に保護される。また、ソルダーレジスト層３ａには、搭載部２０Ａを囲繞する枠状の凹部１３が形成されていることから、封止樹脂Ｕの濡れ広がりが有効に防止される。さらに、凹部１３は、ベタ状パターン１２ａの開口部１４ａに追従して形成されることから、余計な工程を必要とせず、生産性高く製造可能である。
【符号の説明】
【００４０】
１ａ・・・・・・第１の絶縁層
１ｂ・・・・・・第２の絶縁層
２ａ・・・・・・第１の配線導体
２ｂ・・・・・・第２の配線導体
３ａ・・・・・・ソルダーレジスト層
４・・・・・・・半導体素子接続パッド
１２ａ・・・・・・第１のベタ状パターン
１２ｂ・・・・・・第２のベタ状パターン
１３・・・・・・・凹部
１４ａ・・・・・・第１の開口部
１４ｂ・・・・・・第２の開口部
２０・・・・・・・配線基板
２０Ａ・・・・・・搭載部
Ｓ・・・・・・・半導体素子
【図１】
2017152449.tif 000003
【図２】
2017152449.tif 000004
【図３】
2017152449.tif 000005
【図４】
2017152449.tif 000006
【図５】
2017152449.tif 000007
【図６】
2017152449.tif 000008