(57)【要約】      （修正有）【課題】伝送路上に信号レベルの大きなノイズが発生しても、送信側と受信側との同期精度の低下を抑制できる通信装置を提供する。【解決手段】通信装置は、受信した信号の信号点と通信装置の変調方式に応じた基準点との第１の位相差を算出する演算回路と、第１の位相差に基づいて、信号の位相を補正する補正回路と、信号が受けた伝送路上のノイズの影響を測定する測定回路と、ノイズの影響に基づいて、補正回路が第１の位相差を用いて信号の位相を補正するか否かを判定する制御回路と、を備える。ここで、演算回路はクロック誤差推定回路５４、補正回路はクロック誤差補正回路５６、測定回路はカウンタ５２、制御回路はセレクタ５５である【選択図】図３
2017152936.tif 000002
【特許請求の範囲】
【請求項１】
他の通信装置が接続される伝送路に接続可能な通信装置であって、
前記他の通信装置から送信された信号を受信する受信回路と、
前記信号に係る信号点と当該通信装置の変調方式に応じた基準点との第１の位相差を算出する演算回路と、
前記第１の位相差に基づいて、前記信号の位相を補正する補正回路と、
前記信号が受けた伝送路上のノイズの影響を測定する測定回路と、
前記ノイズの影響に基づいて、前記補正回路が前記第１の位相差を用いて前記信号の位相を補正するか否かを判定する制御回路と、
を備える通信装置。
【請求項２】
請求項１に記載の通信装置であって、
前記測定回路は、所定の期間、前記信号が所定の信号レベルを超えた回数をカウントし、
前記演算回路は、前記所定の期間に前記第１の位相差を算出し、
前記制御回路は、カウントされた前記回数に基づいて、前記補正回路が前記第１の位相差に基づいて前記信号の位相を補正するか否かを判定する、通信装置。
【請求項３】
請求項２に記載の通信装置であって、
前記補正回路は、前記制御回路の制御により、カウントされた前記回数が所定数以上である場合、前記第１の位相差に基づく前記信号の位相差の補正を停止する、通信装置。
【請求項４】
請求項２に記載の通信装置であって、
前記補正回路は、前記制御回路の制御により、カウントされた前記回数が所定数未満である場合、前記第１の位相差を用いて前記信号の位相を補正する、通信装置。
【請求項５】
請求項３に記載の通信装置であって、
前記演算回路は、前記所定の期間よりも前の期間に、前記信号点と前記基準点との第２の位相差を算出し、
前記補正回路は、前記制御回路の制御により、前記第２の位相差に基づいて前記信号の位相を補正する、通信装置。
【請求項６】
請求項１〜５のいずれか１項に記載の通信装置であって、
前記信号は、マルチキャリア信号を含み、
前記演算回路は、サブキャリア毎に前記第１の位相差を算出し、
前記補正回路は、各サブキャリアの前記第１の位相差の統計値に基づいて、前記信号の位相を補正する、通信装置。
【請求項７】
請求項１〜６のいずれか１項に記載の通信装置であって、
前記伝送路は、電力線である、通信装置。
【請求項８】
他の通信装置が接続される伝送路に接続可能な通信装置における通信方法であって、
前記他の通信装置から送信された信号を受信し、
前記信号が受けた伝送路上のノイズの影響を測定し、
前記信号に係る信号点と当該通信装置の変調方式に応じた基準点との第１の位相差を算出し、
前記ノイズの影響及び前記第１の位相差に基づいて、前記信号の位相を補正するか否かを判定し、
前記第１の位相差に基づいて、前記信号の位相を補正する、通信方法。
【請求項９】
請求項８に記載の通信方法であって、
所定の期間、前記信号が所定の信号レベルを超えた回数をカウントし、
前記所定の期間に前記第１の位相差を算出し、
カウントされた前記回数に基づいて、前記第１の位相差に基づいて前記信号の位相を補正するか否かを判定する、通信方法。
【請求項１０】
請求項９に記載の通信方法であって、
カウントされた前記回数が所定数以上である場合、前記第１の位相差に基づく前記信号の位相差の補正を停止する、通信方法。
【請求項１１】
請求項９に記載の通信方法であって、
カウントされた前記回数が所定数未満である場合、前記第１の位相差を用いて前記信号の位相を補正する、通信方法。
【請求項１２】
請求項１０に記載の通信方法であって、
前記所定の期間よりも前の期間に、前記信号点と前記基準点との第２の位相差を算出し、
前記第２の位相差に基づいて前記信号の位相を補正する、通信方法。
【請求項１３】
請求項８〜１２のいずれか１項に記載の通信方法であって、
前記信号は、マルチキャリア信号を含み、
サブキャリア毎に前記第１の位相差を算出し、
各サブキャリアの前記第１の位相差の統計値に基づいて、前記信号の位相を補正する、通信方法。
【請求項１４】
請求項８〜１３のいずれか１項に記載の通信方法であって、
前記伝送路は、電力線である、通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、通信装置及び通信方法に関する。
【背景技術】
【０００２】
従来の電力線通信装置として、以下の配電線搬送移送偏移変調信号復調回路が知られている（特許文献１参照）。この復調回路は、商用周波を位相基準信号として用いて、受信側が位相基準信号を同期信号として用いている。この復調回路は、特定のタイミングで同期信号の同相成分および直交成分を記憶して、０度位相基準信号及び９０度位相基準信号として用いている。この復調回路は、０度位相基準信号及び９０度位相基準信号と搬送波信号の同相成分と直交成分を比較することによって、位相基準信号と搬送波信号との間の位相差を把握する。この復調回路は、搬送波信号の同相成分と直交成分について、共役複素数を乗算して位相差を補正する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−２９７７６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の復調回路では、ノイズによる影響を考慮していない。そのため、例えば伝送路上に信号レベルの大きなノイズ（例えばインパルスノイズ）が発生すると、送信側と受信側との同期精度が低下する可能性がある。
【０００５】
本開示は、上記事情に鑑みてなされたものであり、伝送路上に信号レベルの大きなノイズが発生しても、送信側と受信側との同期精度の低下を抑制できる通信装置及び通信方法を提供する。
【課題を解決するための手段】
【０００６】
本開示の通信装置は、他の通信装置が接続される伝送路に接続可能な通信装置であって、他の通信装置から送信された信号を受信する受信回路と、信号に係る信号点と通信装置の変調方式に応じた基準点との第１の位相差を算出する演算回路と、第１の位相差に基づいて、信号の位相を補正する補正回路と、信号が受けた伝送路上のノイズの影響を測定する測定回路と、ノイズの影響に基づいて、補正回路が第１の位相差を用いて信号の位相を補正するか否かを判定する制御回路と、を備える。
【０００７】
本開示の通信方法は、伝送路を介して他の通信装置から送信された信号を受信し、信号が受けた伝送路上のノイズの影響を測定し、信号に係る信号点と通信装置の変調方式に応じた基準点との第１の位相差を算出し、ノイズの影響及び第１の位相差に基づいて、信号の位相を補正するか否かを判定し、第１の位相差に基づいて、信号の位相を補正する。
【発明の効果】
【０００８】
本開示によれば、伝送路上に信号レベルの大きなノイズが発生しても、送信側と受信側との同期精度の低下を抑制できる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態における通信システムの構成例を示す模式図
【図２】ＰＬＣ装置のハードウェア構成例を示すブロック図
【図３】ＰＬＣ・ＰＨＹブロックのハードウェア構成例を示すブロック図
【図４】カウンタがカウントするオーバーフロー数を説明するための模式図
【図５】ＰＬＣ装置の動作手順の一例を示すフローチャート
【発明を実施するための形態】
【００１０】
以下、適宜図面を参照しながら、実施形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になることを避け、当業者の理解を容易にするためである。尚、添付図面及び以下の説明は、当業者が本開示を十分に理解するために提供されるものであり、これらにより特許請求の範囲に記載の主題を限定することは意図されていない。
【００１１】
（本開示の一形態を得るに至った経緯）
従来の電力線通信では、電力線上でインパルスノイズが発生すると、位相基準信号はインパルスノイズの影響を大きく受ける。ノイズの影響を受けた信号の位相差は、ノイズの影響を受けていない信号の位相差と異なる。そのため、ノイズの影響を受けた信号の位相差は、適切なクロック誤差を意味しない。従って、ノイズの影響を受けた信号の位相差に基づいて受信側のクロック誤差を補正すると、却って送信側と受信側とのクロック誤差が拡大して、送信側と受信側での同期が不十分となる。よって、通信エラーが多発する虞がある。
【００１２】
以下、伝送路上に信号レベルの大きなノイズが発生しても、送信側と受信側との同期精度の低下を抑制できる通信装置及び通信方法について説明する。
【００１３】
（第１の実施形態）
［構成等］
図１は第１の実施形態における通信システム５の構成例を示す模式図である。通信システム５では、電力線１Ａに、複数のＰＬＣ（Ｐｏｗｅｒ  Ｌｉｎｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ：電力線通信）装置１０が接続される。ＰＬＣ装置１０は、例えば、ＩＥＥＥ（Ｔｈｅ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｅｎｇｉｎｅｅｒｓ）１９０１の規格に準拠して、電力線通信する。ＰＬＣ装置１０は、通信装置の一例である。
【００１４】
ＰＬＣ装置１０は、例えば、ＰＬＣモデム、ＰＬＣモデムを内蔵した電気機器でもよい。この電気機器は、例えば、テレビ、電話、ビデオデッキ、セットトップボックスなどの家電機器や、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）、ファクシミリ、プリンタなどの事務機器、を含んでもよい。また、ＰＬＣ装置１０は、スマートメータなどのインフラ機器、セキュリティカメラ、センサ機器などのＩｏＴ（Ｉｎｔｅｒｎｅｔ  ｏｆ  Ｔｈｉｎｇｓ）機器、を含んでもよい。
【００１５】
図２は、ＰＬＣ装置１０のハードウェア構成例を示すブロック図である。ＰＬＣ装置１０は、回路モジュール３０及びスイッチング電源２０を有する。
【００１６】
スイッチング電源２０は、各種の電圧（例えば、＋１．２Ｖ、＋３．３Ｖ、＋１２Ｖ）を回路モジュール３０に供給する。スイッチング電源２０は、例えば、スイッチングトランス、ＤＣ−ＤＣコンバータ（いずれも図示せず）を含む。スイッチング電源２０への電源は、電源コネクタ２１からインピーダンスアッパー２７、交流直流変換器２４を介して供給される。電源コネクタ２１は、例えば、ＰＬＣ装置１０が有する筐体１００の背面に設けられる。
【００１７】
回路モジュール３０は、メインＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）１１、及びＡＦＥ・ＩＣ（Ａｎａｌｏｇ  Ｆｒｏｎｔ  ＥＮＤ・Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ)１２、を含む。また、回路モジュール３０は、ローパスフィルタ（ＬＰＦ：Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）１３、ドライバＩＣ１５、カプラ１６、バンドパスフィルタ（ＢＰＦ：Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ）１７、及びメモリ１８を含む。また、回路モジュール３０は、イーサネット（登録商標）ＰＨＹ・ＩＣ（Ｐｈｙｓｉｃａｌ  ｌａｙｅｒ・Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）１９、及びＡＣサイクル検出器６０を含む。
【００１８】
カプラ１６は、電源コネクタ２１に接続され、更に電源ケーブル１Ｂ、電源プラグ２５、コンセント２を介して電力線１Ａに接続される。ＬＥＤ２３は、表示部として動作し、メインＩＣ１１に接続される。モジュラージャック２２には、各種機器（例えばＰＣ）に接続するためのＬＡＮケーブル２６が接続される。モジュラージャック２２は、例えば筐体１００の背面に設けられる。ＬＥＤ２３は、例えば筐体１００の前面に設けられる。
【００１９】
メインＩＣ１１は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１１Ａ、及びＰＬＣ・ＭＡＣ（Ｐｏｗｅｒ  Ｌｉｎｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ・Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ  ｌａｙｅｒ）ブロック１１Ｃ１，１１Ｃ２を含む。また、メインＩＣ１１は、ＰＬＣ・ＰＨＹ（Ｐｏｗｅｒ  Ｌｉｎｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ・Ｐｈｙｓｉｃａｌ  ｌａｙｅｒ）ブロック１１Ｂ１，１１Ｂ２を含む。
【００２０】
ＣＰＵ１１Ａは、３２ビットのＲＩＳＣ（Ｒｅｄｕｃｅｄ  Ｉｎｓｔｒｕｃｔｉｏｎ  Ｓｅｔ  Ｃｏｍｐｕｔｅｒ）プロセッサを実装する。ＰＬＣ・ＭＡＣブロック１１Ｃ２は、送信信号のＭＡＣ層（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ  ｌａｙｅｒ）を管理する。ＰＬＣ・ＭＡＣブロック１１Ｃ１は、受信信号のＭＡＣ層を管理する。
【００２１】
ＰＬＣ・ＰＨＹブロック１１Ｂ２は、送信信号のＰＨＹ層（Ｐｈｙｓｉｃａｌ  ｌａｙｅｒ）を管理する。ＰＬＣ・ＰＨＹブロック１１Ｂ１は、受信信号のＰＨＹ層を管理する。
【００２２】
ＡＦＥ・ＩＣ１２は、ＤＡ変換器（ＤＡＣ：Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）１２Ａ、ＡＤ変換器（ＡＤＣ：Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）１２Ｄ、及び可変増幅器（ＶＧＡ：Ｖａｒｉａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ）１２Ｂ，１２Ｃを含む。
【００２３】
カプラ１６は、コイルトランス１６Ａ、及びカップリング用コンデンサ１６Ｂ，１６Ｃを含む。なお、ＣＰＵ１１Ａは、メモリ１８に記憶されたデータを利用して、ＰＬＣ・ＭＡＣブロック１１Ｃ１，１１Ｃ２、及びＰＬＣ・ＰＨＹブロック１１Ｂ１，１１Ｂ２の動作を制御し、ＰＬＣ装置１０の全体を制御する。
【００２４】
図２では、ＰＬＣ装置１０が、ＰＬＣ・ＭＡＣブロック１１Ｃ１，１１Ｃ２と、ＰＬＣ・ＰＨＹブロック１１Ｂ１，１１Ｂ２と、を含み、それぞれ送信用と受信用として用いることを例示した。この代わりに、ＰＬＣ装置１０が、ＰＬＣ・ＭＡＣブロック１１Ｃ及びＰＬＣ・ＰＨＹブロック１１Ｂ（図示せず）を含み、送信及び受信共通に使用してもよい。
【００２５】
尚、ＰＬＣ・ＭＡＣブロック１１Ｃ１，１１Ｃ２を単にＰＬＣ・ＭＡＣブロック１１Ｃとも称する。ＰＬＣ・ＰＨＹブロック１１Ｂ１，１１Ｂ２を単にＰＬＣ・ＰＨＹブロック１１Ｂとも称する。
【００２６】
メインＩＣ１１は、一般的なモデムと同様に、例えばデータ通信のための基本的な制御又は変復調を含む信号処理を行う電気回路（ＬＳＩ：Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）である。例えば、メインＩＣ１１は、モジュラージャック２２を介して通信端末（例えばＰＣ）から出力される受信データを変調し、送信信号（データ）としてＡＦＥ・ＩＣ１２に出力する。また、メインＩＣ１１は、電力線１Ａ側からＡＦＥ・ＩＣ１２を介して入力される信号を、受信信号（データ）として復調し、モジュラージャック２２を介して通信端末（例えばＰＣ）に出力する。
【００２７】
ＡＣサイクル検出器６０は、各々のＰＬＣ装置１０が共通のタイミングにおいて制御するために必要な同期信号を生成する。ＡＣサイクル検出器６０は、ダイオードブリッジ６０ａ、抵抗６０ｂ，６０ｃ、ＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）電源供給部６０ｅ、及びオペアンプ６０ｄを含む。
【００２８】
ダイオードブリッジ６０ａは、抵抗６０ｂに接続される。抵抗６０ｂは、抵抗６０ｃと直列に接続される。抵抗６０ｂ，６０ｃは、オペアンプ６０ｄの一方の端子に並列に接続される。ＤＣ電源供給部６０ｅは、オペアンプ６０ｄの他方の端子に接続される。
【００２９】
ＡＣサイクル検出器６０による同期信号の生成は、具体的には、次のように行う。即ち、電力線１Ａに供給される商用電源の交流電力波形ＡＣ（５０Ｈｚ又は６０Ｈｚの正弦波からなる交流波形）の電圧のゼロクロス点を検出し、ゼロクロス点のタイミングを基準とする同期信号を生成する。同期信号の一例としては、交流電力波形のゼロクロス点に同期した複数のパルスからなる矩形波が挙げられる。
【００３０】
なお、ＡＣサイクル検出器６０は必須ではない。この場合、ＰＬＣ装置１０間の同期は、例えば通信信号に含まれる同期信号を用いる。
【００３１】
ＰＬＣ装置１０による通信は、概略次のように行われる。モジュラージャック２２から入力されたデータは、イーサネット（登録商標）ＰＨＹ・ＩＣ１９を介してメインＩＣ１１に送られ、デジタル信号処理を施すことによってデジタル信号が生成される。生成されたデジタル信号は、ＡＦＥ・ＩＣ１２のＤＡ変換器１２Ａによってアナログ信号に変換される。変換されたアナログ信号は、ローパスフィルタ１３、ドライバＩＣ１５、カプラ１６、電源コネクタ２１、電源ケーブル１Ｂ、電源プラグ２５、コンセント２を介して電力線１Ａに出力される。
【００３２】
また、電力線１Ａから受信された信号は、カプラ１６を経由してバンドパスフィルタ１７に送られ、ＡＦＥ・ＩＣ１２の可変増幅器１２Ｃによりゲイン調整された後、ＡＤ変換器１２Ｄによりデジタル信号に変換される。変換されたデジタル信号は、メインＩＣ１１に送られ、デジタル信号処理を施すことによって、デジタルデータに変換される。変換されたデジタルデータは、イーサネット（登録商標）ＰＨＹ・ＩＣ１９を介してモジュラージャック２２から出力される。
【００３３】
図３は、ＰＬＣ・ＰＨＹブロック１１Ｂ１のハードウェア構成例を示すブロック図である。
【００３４】
ＰＬＣ・ＰＨＹブロック１１Ｂ１は、変換回路５１、カウンタ５２、ＦＥＱ（Ｆｒｅｑｕｅｎｃｙ  Ｄｏｍａｉｎ  Ｅｑｕａｌｉｚｅｒ：等化器）５３、クロック誤差推定回路５４、セレクタ５５、クロック誤差補正回路５６、及びタイミング制御回路５７を有する。
【００３５】
変換回路５１は、タイミング制御結果に応じた期間で、伝送路（例えば電力線１Ａ）を経由して受信した信号（受信信号）の時間軸データを、周波数軸データに変換する。この変換では、例えば、フーリエ変換やウェーブレット変換が行われる。
【００３６】
カウンタ５２は、タイミング制御結果に応じた期間で、オーバーフロー数をカウントする。オーバーフロー数は、ＡＤ変換器１２Ｄから出力された時間軸データの信号レベルが閾値ｔｈａ以上となった回数である。受信回路は、例えば、バンドパスフィルタ１７、可変増幅器１２Ｃ、ＡＤ変換器１２Ｄ、ＰＬＣ・ＰＨＹブロック１１Ｂ１、及びＰＬＣ・ＭＡＣブロック１１Ｃ１を含む。
【００３７】
図４は、オーバーフロー数を説明するための模式図である。図４では、横軸は時刻を示し、縦軸は信号レベルを示す。図４では、信号レベルの閾値ｔｈａが±５１２の位置に設定されている。
【００３８】
図４では、時刻ｔ１において、信号レベルが−７００程度となっており、信号レベル（絶対値）が閾値ｔｈａを超え、オーバーフローが発生している。つまり、時刻ｔ１において、インパルスノイズが発生している。カウンタ５２は、図４の時間区間では、カウント結果として、オーバーフロー数「１」をセレクタ５５へ出力する。
【００３９】
ＦＥＱ５３は、等化係数を用いて等化処理を行う。等化処理は、例えば、公知の方法により行われる。ＦＥＱ５３は、等化処理では、周波数軸データの複素情報と既知データとを比較して等化係数を求め、複素情報を等化する。言い換えると、ＦＥＱ５３は、伝送路としての電力線１Ａの状態（伝送路状態）を推定し、推定された伝送路状態の逆特性を掛け合わせ、伝送路による通信に係る影響を相殺する。
【００４０】
ＦＥＱ５３は、変換回路５１から周波数軸データを順次取得し、セレクタ５５から後述するクロック誤差推定値Ｅ２を取得する。ＦＥＱ５３は、イコライザとして動作し、伝送路歪を除去する補正を行う。
【００４１】
また、ＦＥＱ５３は、クロック誤差推定値Ｅ２に基づいて、等化係数を補正する。つまり、ＦＥＱ５３は、前回のクロック誤差推定結果に基づいて、等化係数を更新する。ここでは、ＦＥＱ５３は、クロック誤差に対する補正を加味するので、クロック誤差推定値Ｅ２で示される位相回転量の逆回転量を、等化係数に作用させる。例えば、ＦＥＱの等化係数は、複素数で示すとＡ＊ｅｘｐ（ｊ＊Ｂ）となる。尚、Ａは、振幅の補正値を示し、Ｂは位相の補正値を示し、ｊは虚数単位を示し、アスタリスク「＊」は乗算符号を示す。ＦＥＱ５３は、クロック誤差による位相回転量がＣである場合、等化係数を、Ａ＊ｅｘｐ（ｊ＊（Ｂ−Ｃ））とすることで更新する。
【００４２】
このように、ＦＥＱ５３は、電力線１Ａの状態と、クロック誤差の推定値に相当する分の位相回転と、を考慮し、その逆特性を導出する。ＦＥＱ５３による演算結果は、等化処理後の周波数軸データとして、クロック誤差推定回路５４及びクロック誤差補正回路５６へ出力される。
【００４３】
クロック誤差推定回路５４は、等価処理後の周波数軸データを取得する。クロック誤差推定回路５４は、周波数軸データに基づいてクロック誤差を推定し、クロック誤差推定値Ｅ１を得る。クロック誤差推定は、例えば、１シンボル毎に行われる。
【００４４】
クロック誤差推定値とは、送信側のＰＬＣ装置１０と受信側のＰＬＣ装置１０との間の水晶発振器等により発生するクロックの差分の推定値である。クロック誤差は、例えば、１５ｐｐｍ（ｐａｒｔｓ  ｐｅｒ  ｍｉｌｌｉｏｎ）〜５０ｐｐｍである。
【００４５】
クロック誤差は、例えば、周波数軸データとしてのシンボルの各信号点と、基準点と、の差異で示される。この差異は、２つの点の位相回転量として示され、時間的なずれを意味する。つまり、実際に受信された受信信号に係る信号点は、クロック誤差により基準点（理想点）からずれることがあるが、そのずれが位相回転量として示される。
【００４６】
クロック誤差推定回路５４は、サブキャリア毎に、位相回転量を推定する。クロック誤差推定回路５４は、各サブキャリアにおける信号点から、１つ以上の基準点のうち、位相回転量を推定するための基準点を選定する。クロック誤差推定回路５４は、複素座標平面上での選定された基準点に対する信号点の位相回転量を導出する。
【００４７】
１つ以上の基準点は、ＰＬＣ装置１０が採用する通信の変調方式に従ったコンスタレーションにおける１つ以上の円周上の点である。変調方式は、ＢＰＳＫ（Ｂｉｎａｒｙ  Ｐｈｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ  ＰＳＫ）、８ＰＳＫ、ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｐｄｕｌａｔｉｏｎ）、等を含む。
【００４８】
例えば、ＱＰＳＫの場合、ＱＰＳＫは１シンボル４ビットであるので、「００」、「０１」、「１０」、「１１」の複素座標平面上の各点が、基準点となる。信号点と基準点との比較は、サブキャリア毎に行われる。
【００４９】
クロック誤差推定回路５４は、基準点を選定する際、例えば、信号点に最も近い基準点を選定する。クロック誤差推定回路５４は、選定された信号点からの位相回転量を算出する。例えば、クロック誤差推定回路５４は、ＱＰＳＫの場合、信号点が「１０」の基準点に近い場合、「１０」の基準点からの位相回転量を算出する。尚、信号点と選定される基準点とが、複素座標平面上の異なる象限に存在してもよい。
【００５０】
また、クロック誤差推定回路５４は、サブキャリア毎の信号点の基準点に対する位相回転量の平均値を算出し、この平均値をクロック誤差推定値Ｅ１とする。この平均値は、受信信号のシンボルが、理想信号のシンボル（例えば伝送路状況を加味しない送信信号のシンボル）に対して、どの程度時間的にずれているかという誤差を示す。尚、平均値でなくても、他の統計値が用いられてもよい。
【００５１】
クロック誤差推定回路５４は、クロック推定結果としてクロック誤差推定値Ｅ１をセレクタ５５へ送る。
【００５２】
セレクタ５５は、カウンタ５２からカウント結果としてオーバーフロー数の情報を取得する。セレクタ５５は、オーバーフロー数と閾値ｔｈｂとを比較する。閾値ｔｈｂは、例えば「１」であるが、その他の値でもよい。例えば、熱雑音が少ない環境では、閾値ｔｈｂは「１」に設定され、熱雑音が多い環境では、閾値ｔｈｂは２以上の値に設定される。
【００５３】
セレクタ５５は、オーバーフロー数が閾値ｔｈｂ未満である場合、クロック誤差推定値Ｅ２として、クロック誤差推定値Ｅ１を選択する。セレクタ５５は、オーバーフロー数が閾値ｔｈｂ以上である場合、クロック誤差推定値Ｅ２として、メモリ（不図示）に保持されたクロック誤差推定値Ｅ０を選択する。セレクタ５５は、クロック誤差推定値Ｅ２を、ＦＥＱ５３とクロック誤差補正回路５６とタイミング制御回路５７とへ送る。
【００５４】
クロック誤差推定値Ｅ０は、前回のクロック誤差推定時に選択されたクロック誤差推定値Ｅ２であり、前回のクロック誤差推定値Ｅ２の選択時にセレクタ５５によりメモリ（不図示）に保持される。メモリは、例えば、ＰＬＣ・ＰＨＹブロック１１Ｂ１が有し、例えばセレクタ５５が有する。
【００５５】
クロック誤差補正回路５６は、セレクタ５５からのクロック誤差推定値Ｅ２を取得する。クロック誤差補正回路５６は、クロック誤差推定値Ｅ２に応じたクロック補正値を用いて、等価処理後の周波数軸データの位相回転を補正する。つまり、クロック誤差補正回路５６は、クロック誤差推定値Ｅ２に基づいて、受信信号の位相を補正する。
【００５６】
クロック誤差補正回路５６は、例えば、等化処理後の周波数軸データのシンボルに対して、クロック誤差推定値Ｅ２が示す位相回転量の逆回転量を乗算し、シンボルを逆回転させ、クロック誤差による位相回転量を相殺する。クロック誤差補正回路５６は、１シンボル毎に、クロック補正値を導出し、シンボルに作用させる。クロック誤差補正回路５６は、位相補正後の周波数軸データを、デコーダへ送る。デコーダは、位相補正後の周波数軸データを用いて復調や誤り訂正を行う。
【００５７】
タイミング制御回路５７は、時間軸データにおける所定の期間（タイミング）（シンボルタイミングに相当）を指定し、その期間の情報を変換回路５１及びカウンタ５２へ送る。次回の受信信号を用いたクロック誤差推定に用いられる期間が変更になる。タイミング制御回路５７は、この変更に係る情報を通知する。
【００５８】
タイミング制御回路５７は、シンボルｎに対するタイミング指定が終了した後、クロック誤差推定値Ｅ２に基づいて、シンボル（ｎ＋１）に対するタイミング指定のために、タイミング指定値（つまり指定期間）を更新する。ここでは、タイミング制御回路５７は、クロック誤差補正を加味するので、クロック誤差推定値Ｅ２で示される位相回転量の逆回転量に応じた期間を、タイミング指定値に作用させる。
【００５９】
［動作等］
次に、ＰＬＣ装置１０の動作例を示す。
図５は、ＰＬＣ・ＰＨＹブロック１１Ｂ１の動作手順を示すフローチャートである。
【００６０】
まず、変換回路５１は、ＡＤ変換器１２Ｄから時間軸データを取得し、時間軸データを周波数軸データに変換する（Ｓ１１）。カウンタ５２は、ＡＤ変換器１２Ｄから時間軸データを取得し、時間軸データのオーバーフロー数をカウントする（Ｓ１１）。
【００６１】
ＦＥＱ５３は、等化係数を用いて等化処理する。これにより、伝送路特性による周波数軸データへの影響が相殺される。クロック誤差推定回路５４は、等化処理後の周波数軸データに基づいて、クロック誤差推定値Ｅ１を計算する（Ｓ１２）。
【００６２】
セレクタ５５は、カウンタ５２によりカウントされたオーバーフロー数が閾値ｔｈｂであるか否かを判定する（Ｓ１３）。オーバーフロー数が閾値ｔｈｂ未満であるか場合、セレクタ５５は、クロック誤差推定値Ｅ２として、クロック誤差推定値Ｅ１を選択する（Ｓ１４）。オーバーフロー数が閾値ｔｈｂ以上である場合、セレクタ５５は、クロック誤差推定値Ｅ２として、クロック誤差推定値Ｅ０を選択する（Ｓ１５）。
【００６３】
クロック誤差補正回路５６は、クロック誤差推定値Ｅ２に基づいて、クロック誤差を補正する（Ｓ１６）。ＦＥＱ５３は、クロック誤差推定値Ｅ２に基づいて、等化係数を制御する（Ｓ１６）。タイミング制御回路５７は、クロック誤差推定値Ｅ２に基づいて、シンボルタイミングを制御する（Ｓ１６）。
【００６４】
［効果等］
電力線１Ａに接続された各ＰＬＣ装置１０は、個々にクロック発振器（例えば水晶発振器）を搭載している。各ＰＬＣ装置１０のクロックには差があるので、クロックの差分を受信側で補正しないと、各ＰＬＣ装置１０間で同期がとれず、受信側での復元精度が低下する。特に、インパルスノイズの影響を大きく受けた信号の位相差を利用して、受信信号の位相補正を行うと、受信信号の復元精度が低下し易い。インパルスノイズは、例えばインバータやスイッチング電源２０において発生し易い。
【００６５】
本実施形態のＰＬＣ装置１０は、インパルスノイズ等の信号レベルが所定レベル以上の信号が重畳されていないと推定される期間で、その期間に得られた周波数軸データに基づくクロック誤差推定値Ｅ１を用いて、クロック誤差を補正する。また、ＰＬＣ装置１０は、インパルスノイズ等の信号が重畳されていると推定される期間では、クロック誤差推定値Ｅ１を用いず、過去に得られたクロック誤差推定値（例えばクロック誤差推定値Ｅ０）を用いて、クロック誤差を補正する。
【００６６】
即ち、ＰＬＣ装置１０は、伝送路上のノイズの影響に基づいて、送信側と受信側とのクロック誤差に依存する受信信号の位相回転を補正する方法を判定する。これにより、ＰＬＣ装置１０は、ノイズの影響を大きく受けた信号の位相差を利用して、受信信号の位相補正を行うことを抑制できる。
【００６７】
つまり、ＰＬＣ装置１０は、ノイズによりＡＤ変換器１２Ｄにおいてオーバーフローが発生し、信号の線形性が崩れることによって、クロック誤差補正の補正精度が低下することを抑制できる。従って、ＰＬＣ装置１０は、送信側と受信側での同期精度の低下を抑制でき、通信エラーの発生を抑制できる。
【００６８】
このように、通信装置は、他の通信装置が接続される伝送路に接続可能である。通信装置は、他の通信装置から送信された信号を受信する受信回路と、信号に係る信号点とＰＬＣ装置１０の変調方式に応じた基準点との位相差である第１の位相差を算出する演算回路と、第１の位相差に基づいて、信号の位相を補正する補正回路と、信号が受けた伝送路上のノイズの影響を測定する測定回路と、ノイズの影響に基づいて、補正回路が第１の位相差を用いて信号の位相を補正するか否かを判定する制御回路と、を備える。
【００６９】
通信装置は、例えばＰＬＣ装置１０である。位相差は、例えば位相回転量である。演算回路は、例えばクロック誤差推定回路５４である。補正回路は、クロック誤差補正回路５６である。測定回路は、例えばカウンタ５２である。制御回路は、例えばセレクタ５５である。
【００７０】
これにより、通信装置は、ノイズ（例えばインパルスノイズ）の影響を抑制して、送信側と受信側とのクロック誤差を補正でき、つまり受信信号の位相を補正できる。これにより、通信装置は、クロック誤差に起因する受信信号の位相回転が低減し、通信エラーの発生等を抑制し、通信性能を向上できる。また、１つの信号の送信途中にオーバーフローが発生する信号レベルの高い信号が存在しても、通信装置は、この信号の受信時に適切に位相補正できるので、この信号以降の信号受信を正常に継続できる。
【００７１】
また、通信装置は、信号点と基準点との位相差を吸収できるので、信号に挿入されるパイロットシンボルを低減できる。よって、通信装置は、信号の伝送効率の低下を抑制しながら、信号の補正性能を向上でき、バーストエラー等の通信性能の劣化を抑制できる。
【００７２】
また、測定回路は、所定の期間、信号が所定の信号レベルを超えた回数をカウントしてもよい。演算回路は、所定の期間に第１の位相差を算出してもよい。制御回路は、カウントされた回数に基づいて、補正回路が第１の位相差に基づいて信号の位相を補正するか否かを判定してもよい。
【００７３】
これにより、通信装置は、信号レベルを加味して、受信された信号を位相差の導出に用いるか否かを決定できる。よって、通信装置は、信号レベルが大きく、線形性が維持されない信号を用いて位相差が導出され、信号の位相補正が行われることを抑制できる。
【００７４】
また、補正回路は、制御回路の制御により、カウントされた回数が所定数以上である場合、第１の位相差に基づく信号の位相差の補正を停止してもよい。
【００７５】
これにより、通信装置は、インパルスノイズ等の信号レベルの大きな信号を用いて位相差が導出されることを抑制でき、通信エラーの発生を抑制できる。
【００７６】
また、補正回路は、制御回路の制御により、カウントされた回数が所定数未満である場合、第１の位相差を用いて信号の位相を補正してもよい。
【００７７】
これにより、通信装置は、信号レベルが適正な信号を用いて位相差を導出でき、信号の位相の補正精度を向上できる。
【００７８】
また、演算回路は、所定の期間よりも前の期間に、信号点と基準点との位相差である第２の位相差を算出し、補正回路は、制御回路の制御により、第２の位相差に基づいて信号の位相を補正してもよい。
【００７９】
これにより、通信装置は、信号レベルが大きな信号が取得された期間とは異なる期間の信号を用いて位相差を導出でき、通信エラーの発生を抑制できる。また、通信装置は、適正なレベルの信号を用いて位相差を導出でき、信号の位相の補正精度を向上できる。所定の期間と、所定の期間よりも前の期間とは、一部の期間が重複してもよい。
【００８０】
また、信号は、マルチキャリア信号を含んでもよい。演算回路は、サブキャリア毎に第１の位相差を算出してもよい。補正回路は、各サブキャリアの第１の位相差の統計値に基づいて、信号の位相を補正してもよい。
【００８１】
これにより、通信装置は、サブキャリア毎の位相差を加味してマルチキャリア信号の位相を補正できる。また、通信装置は、各サブキャリアの位相差の統計値（例えば平均値）を用いてマルチキャリア信号の位相を補正することで、各サブキャリアでの位相補正値を小さくでき、位相補正に係る処理負荷を低減できる。
【００８２】
また、伝送路は、電力線１Ａでもよい。電力線通信では、ヘッダの後になるべく冗長度の高いデータが伝送され、通信特性の悪さを抑制しようとされる。従って、通信装置は、例えばインパルスノイズに相当する１つの信号の復号精度が不十分となっても、他の信号の復号精度を維持できる。
【００８３】
（他の実施形態）
以上のように、本開示における技術の例示として、第１の実施形態を説明した。しかし、本開示における技術は、これに限定されず、変更、置き換え、付加、省略などを行った実施形態にも適用できる。
【００８４】
第１の実施形態では、通信装置は、電力線通信を行うＰＬＣ装置１０に適用される場合を示したが、電力線通信に限らず、ＬＡＮを介した通信等を行う各種の通信装置に適用されてもよい。
【００８５】
第１の実施形態では、各回路は、専用の電気回路又は電子回路のハードウェアで構成されてもよいし、プロセッサが所定のプログラムを実行することにより実現されてもよい。
【産業上の利用可能性】
【００８６】
本開示は、伝送路上に信号レベルの大きなノイズが発生しても、送信側と受信側との同期精度の低下を抑制できる通信装置及び通信方法等に有用である。
【符号の説明】
【００８７】
１Ａ  電力線
１Ｂ  電源ケーブル
２  コンセント
５  通信システム
１０  ＰＬＣ装置
１１  メインＩＣ
１１Ａ  ＣＰＵ
１１Ｂ１，１１Ｂ２  ＰＬＣ・ＰＨＹブロック
１１Ｃ１，１１Ｃ２  ＰＬＣ・ＭＡＣブロック
１２  ＡＦＥ・ＩＣ
１２Ａ  ＤＡ変換器（ＤＡＣ）
１２Ｂ，１２Ｃ  可変増幅器（ＶＧＡ）
１２Ｄ  ＡＤ変換器（ＡＤＣ）
１３  ローパスフィルタ
１５  ドライバＩＣ
１６  カプラ
１６Ａ  コイルトランス
１６Ｂ，１６Ｃ  カップリング用コンデンサ
１７  バンドパスフィルタ
１８  メモリ
１９  イーサネット（登録商標）ＰＨＹ・ＩＣ
２０  スイッチング電源
２１  電源コネクタ
２２  モジュラージャック
２３  ＬＥＤ
２４  交流直流変換器
２５  電源プラグ
２６  ＬＡＮケーブル
２７  インピーダンスアッパー
２７Ａ，２７Ｂ  コイル
３０  回路モジュール
５１  変換回路
５２  カウンタ
５３  ＦＥＱ
５４  クロック誤差推定回路
５５  セレクタ（ＳＥＬ）
５６  クロック誤差補正回路
５７  タイミング制御回路
６０  ＡＣサイクル検出器
６０ａ  ダイオードブリッジ
６０ｂ，６０ｃ  抵抗
６０ｄ  オペアンプ
６０ｅ  ＤＣ電源供給部
１００  筐体
【図１】
2017152936.tif 000003
【図２】
2017152936.tif 000004
【図３】
2017152936.tif 000005
【図４】
2017152936.tif 000006
【図５】
2017152936.tif 000007