(57)【要約】【課題】配線層の端部において層間絶縁膜や表面保護膜のクラックを抑制すると共に、クラックが発生したとしても水分の拡散を抑制して耐久寿命の向上を図ることを可能とする。【解決手段】第１〜第３層間絶縁膜４、６、８の表面を平坦面とすることで、パッド部９ａの端部以外の部位でのクラックの発生を抑制する。また、下層配線層となる第１配線層５と第２配線層７の少なくとも一方の端部が最上層配線層となる第３配線層９の端部よりも外側に張り出すようにする。これにより、クラックの下に第１配線層５もしくは第２配線層７が張り出した状態になり、クラックから侵入した水分への高電圧の印加が遮られる。このため、第１配線層５もしくは第２配線層７が電界シールド層として機能し、水分への高電界の印加が抑制される。したがって、ＯＨイオンが高電界発生領域３に拡散することが抑制されるようにできる。【選択図】図１
2017084944.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が形成された半導体基板（１）と、
前記半導体基板の上に備えられた絶縁膜（４）と、
前記絶縁膜の上に備えられ、前記半導体素子に電気的に接続される下層配線層（５、７）と、
前記下層配線層の上に備えられた層間絶縁膜（６、８）と、
前記層間絶縁膜の上に備えられ、パッド部（９ａ）としても機能する最上層配線層（９）と、
前記パッド部を露出させる開口部（１０ａ）が形成されており、前記最上層配線層を覆う表面保護膜（１０）と、を有し、
前記層間絶縁膜は、表面が平坦面とされ、
前記半導体基板の表面方向において、前記下層配線層の端部が前記最上層配線層の端部よりも外側に張り出している半導体装置。
【請求項２】
前記半導体基板により構成されるチップ（３０）内に、前記最上層配線層が配置される領域である非電界領域（２）と、該非電界領域よりも高電圧が印加されることで高電界が発生させられる高電界発生領域（３）とを有し、
前記下層配線層のうち前記高電界発生領域側における端部が、前記半導体基板の表面方向において前記最上層配線層の端部よりも外側に張り出している請求項１に記載の半導体装置。
【請求項３】
前記半導体基板により構成されるチップ（３０）内における外縁部に前記パッド部が配置されており、前記下層配線層のうち前記チップの外縁側における端部が、前記半導体基板の表面方向において前記最上層配線層の端部よりも外側に張り出している請求項１に記載の半導体装置。
【請求項４】
前記下層配線層の端部が前記最上層配線層の端部から外側に張り出している突き出し量（Ｌ）が１．４μｍ以上である請求項１ないし３のいずれか１つに記載の半導体装置。
【請求項５】
前記層間絶縁膜にはコンタクトホール（８ａ）が形成されており、該コンタクトホールを通じて、前記最上層配線層と前記下層配線層とが接続されている請求項１ないし４のいずれか１つに記載の半導体装置。
【請求項６】
前記層間絶縁膜により、前記最上層配線層と前記下層配線層とが絶縁されている請求項１ないし４のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の上に金属配線と金属パッドとが積層される構造の半導体装置に関するものである。
【背景技術】
【０００２】
従来、特許文献１において、半導体基板の上に金属配線と金属パッドとが積層される構造の半導体装置が提案されている。この半導体装置では、半導体基板の上にシリコン酸化膜を介して下層配線層が形成され、その上にシリコン酸化膜およびスピンオングラス（以下、ＳＯＧという）膜やシリコン酸化膜を含む層間絶縁膜を堆積している。また、層間絶縁膜のうち下層配線層と対応する部分が開口させられており、その上にパッドとなる上層配線層が形成され、さらに上層配線層の上に表面保護膜が形成されている。そして、表面保護膜のうちのパッドと対応する部分が開口させられることで上層配線層の一部が露出させられ、パッドが形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−５３２７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のように構成される半導体装置では、下層配線層の上に層間絶縁膜を単に成膜しただけであることから、下層配線層の端部の位置において段差が形成されている。また、表面保護膜についても同様に上層配線層の端部の位置において段差が生じる。このため、半導体基板側から受ける応力、例えば熱膨張収縮による熱応力によって層間絶縁膜の段差部分や表面保護膜にクラックが入り、クラック部分から水分が侵入する。そして、パッドが形成される領域の近傍に、高電界が発生させられる高電圧素子が配置される領域が位置していると、その高電界によって水分、より詳しくは水分中のＯＨイオンが電界加速されて拡散され、高電圧素子に水分が到達してしまう。これにより、高電圧素子の劣化を招き、半導体装置の耐久寿命を低下させるという問題がある。
【０００５】
本発明は上記点に鑑みて、配線層の端部において層間絶縁膜や表面保護膜のクラックを抑制すると共に、クラックが発生したとしても水分の拡散を抑制して耐久寿命の向上を図ることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１に記載の発明では、半導体素子が形成された半導体基板（１）と、半導体基板の上に備えられた絶縁膜（４）と、絶縁膜の上に備えられ、半導体素子に電気的に接続される下層配線層（５、７）と、下層配線層の上に備えられた層間絶縁膜（６、８）と、層間絶縁膜の上に備えられ、パッド部（９ａ）としても機能する最上層配線層（９）と、パッド部を露出させる開口部（１０ａ）が形成されており、最上層配線層を覆う表面保護膜（１０）と、を有し、層間絶縁膜は、表面が平坦面とされ、半導体基板の表面方向において、下層配線層の端部が最上層配線層の端部よりも外側に張り出している。
【０００７】
このように、層間絶縁膜を平坦面とすることで、表面保護膜のうち段差が形成される部分をパッド部の端部に限定することが可能となり、パッド部の端部以外の部位でのクラックの発生を抑制することができる。また、下層配線層の端部が最上層配線層の端部よりも外側に張り出すようにしてある。このため、クラックが発生したとしても、クラックの下に下層配線層が張り出した状態になり、クラックから侵入した水分への高電圧の印加が遮られる。すなわち、下層配線層が電界シールド層として機能し、水分への高電界の印加が抑制され、水分の拡散を抑制して耐久寿命の向上を図ることが可能となる。
【０００８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態にかかる半導体装置の断面図である。
【図２】比較例で説明する半導体装置の断面図である。
【図３】第１実施形態にかかる半導体装置においてクラックが発生した様子を示した断面図である。
【図４】耐久時間と水分拡散距離の関係を示した図である。
【図５】第２実施形態にかかる半導体装置の断面図である。
【図６】第３実施形態にかかる半導体装置の断面図である。
【図７】第４実施形態にかかる半導体装置の断面図である。
【図８】第５実施形態にかかる半導体装置の上面レイアウト図である。
【図９】図８のIX−IX線での断面図である。
【図１０】第６実施形態にかかる半導体装置の上面レイアウト図である。
【図１１】図１０のXI−XI線での断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１１】
（第１実施形態）
本発明の第１実施形態にかかる半導体装置について説明する。本実施形態にかかる半導体装置は、例えば、ハイブリッド車両における電池の電圧監視用の集積回路を構成する素子が形成されるものとして適用されるが、勿論、他の用途の素子などが形成されるものとして用いられても良い。
【００１２】
図１に示すように、本実施形態の半導体装置は、シリコン基板などの半導体基板１を用いて形成されている。半導体基板１には、図示しないが、不純物拡散などによって構成されるＰ型領域やＮ型領域などが形成されることでＬＤＭＯＳ（laterally diffused metal oxide semiconductorの略）やバイポーラトランジスタなどの半導体素子が形成されている。そして、半導体基板１の上に、半導体素子に電気的接続が行われる各種配線やパッドなどが形成されている。
【００１３】
本実施形態の場合、半導体基板１には、各種配線やパッドが形成される部分のうち比較的低電圧が印加されるか、もしくは、接地電位とされることで電圧印加がなされない非電界領域２と、それよりも高電圧が印加されて高電界が発生し得る高電界発生領域３とが含まれている。非電界領域２は、上記したＬＤＭＯＳやバイポーラトランジスタなどが備えられた素子領域とされている。高電界発生領域３は、上記したＬＤＭＯＳやバイポーラトランジスタが備えられている場合もあるが、単に高電圧が印加される配線や抵抗などが備えられた領域とされていても良い。
【００１４】
非電界領域２において、半導体基板１には、第１層間絶縁膜４が形成されており、第１層間絶縁膜４の上に第１配線層５が形成されている。第１層間絶縁膜４は、ほぼ平坦な半導体基板１の表面に形成されているため、表面が平坦になっている。半導体基板１の表面にＬＯＣＯＳ（local oxidation of siliconの略）酸化膜やＭＯＳＦＥＴのゲート構造部など半導体基板１の表面から突き出す構造部が形成されている場合もあるが、平坦でない場合には、必要に応じてＣＭＰ（Chemical Mechanical Polishingの略）などによって平坦化された構造とされている。また、第１層間絶縁膜４にはコンタクトホール４ａが形成されており、コンタクトホール４ａを通じて第１配線層５が図示しない半導体素子の所定領域と電気的に接続されている。
【００１５】
第１層間絶縁膜４には、例えばＢＰＳＧ（Boron Phosphorus Silicon Glassの略）などが用いられている。また、第１配線層５には、配線材料とされる金属が用いられており、例えばアルミニウムなどが用いられている。第１配線層５は、所望の配線パターンにパターニングされており、所望の配線経路を構成するように複数に分割されている。
【００１６】
第１配線層５の上には、第２層間絶縁膜６が形成されており、第２層間絶縁膜６の上に第２配線層７が形成されている。第２層間絶縁膜６は、ＣＭＰなどによって平坦化されていて、上面が平坦面、つまり同一平面とされている。また、第２層間絶縁膜６にはコンタクトホール６ａが形成されており、コンタクトホール６ａを通じて第２配線層７が第１配線層５と電気的に接続されている。
【００１７】
第２層間絶縁膜６には、例えばＴＥＯＳ（Tetraethyl orthosilicate）膜などが用いられている。また、第２配線層７には、配線材料とされる金属が用いられており、例えばアルミニウムなどが用いられている。第２配線層７も、所望の配線パターンにパターニングされており、所望の配線経路を構成するように複数に分割されている。そして、所望の配線経路を構成するもの同士、第１配線層５と第２配線層７とが電気的に接続されている。
【００１８】
なお、第１配線層５と第２配線層７とは直接接触させられていても良いが、本実施形態では、コンタクトホール６ａ内にタングステンプラグなどの接合金属７ａを埋め込むようにし、その接合金属７ａを介して第１配線層５と第２配線層７とを接続している。
【００１９】
さらに、第２配線層７の上に、第３層間絶縁膜８が形成されており、第３層間絶縁膜８の上に第３配線層９が形成されている。第３層間絶縁膜８は、ＣＭＰなどによって平坦化されていて、上面が平坦面、つまり同一平面とされている。また、第３層間絶縁膜８にはコンタクトホール８ａが形成されており、コンタクトホール８ａを通じて第３配線層９が第２配線層７と電気的に接続されている。また、第３配線層９の上には表面保護膜１０が形成されており、表面保護膜１０に開口部１０ａが設けられることで第３配線層９が部分的に露出されている。第３配線層９は、半導体素子の所定領域と外部との電気的接続が行われる部分としても機能し、表面保護膜１０の開口部１０ａから露出させられている部分がパッド部９ａとされている。
【００２０】
第３層間絶縁膜８には、例えばＴＥＯＳ膜などが用いられている。また、第３配線層９には、配線材料とされる金属が用いられており、例えばアルミニウムなどが用いられている。第３配線層９も、所望の配線パターンにパターニングされており、所望の配線経路を構成するように複数に分割されている。そして、複数に分割されたものの一部がそれぞれ露出させられることでパッド部９ａとされ、それぞれ所望の電位が印加できるようにされている。また、所望の配線経路を構成するもの同士、第２配線層７と第３配線層９とが電気的に接続されている。
【００２１】
なお、第２配線層７と第３配線層９とは直接接触させられていても良いが、本実施形態では、コンタクトホール８ａ内にタングステンプラグなどの接合金属９ｂを埋め込むようにし、その接合金属９ｂを介して第２配線層７と第３配線層９とを接続している。
【００２２】
このように、非電界領域２においては、半導体基板１の上に第１層間絶縁膜４、第１配線層５、第２層間絶縁膜６、第２配線層７、第３層間絶縁膜８、第３配線層９および表面保護膜１０が形成されている。しかしながら、第１層間絶縁膜４、第２層間絶縁膜６および第３層間絶縁膜８は、それぞれ表面が平坦な状態になっているため、表面保護膜１０のうちの第３配線層９の端部を覆っている部分が他の部分よりも上方に突出した状態になっていて、その部分にのみ段差が構成された状態になっている。このように、第１層間絶縁膜４、第２層間絶縁膜６および第３層間絶縁膜８を平坦面とすることで、表面保護膜１０のうち段差が形成される部分をパッド部９ａの端部に限定することが可能となり、パッド部９ａの端部以外の部位でのクラックの発生を抑制することができる。
【００２３】
また、半導体基板１の表面方向において、下層配線層となる第１配線層５と第２配線層７の少なくとも一方の端部が最上層配線層となる第３配線層９の端部よりも外側に張り出すようにしてある。第１配線層５と第２配線層７のうち、より端部が外側に張り出している側における第３配線層９の端部からの突き出し量Ｌが１．４μｍ以上とされている。基板法線方向から見て、パッド部９ａの端部の全域が、第１配線層５と第２配線層７の端部のうち最上層配線層となる第３配線層９の端部よりも外側に張り出す部分よりも内側に配置され、好ましくは表面保護膜１０の段差部も当該部分の内側に配置された状態になっている。
【００２４】
一方、高電界発生領域３においても、半導体基板１には、非電界領域２と同様に、第１層間絶縁膜４、第１配線層５、第２層間絶縁膜６、第２配線層７、第３層間絶縁膜８および第３配線層９が備えられている。それに加えて、第１層間絶縁膜４の上には、抵抗体１１が形成されている。抵抗体１１は、例えばクロムシリコン（ＣｒＳｉ）などの抵抗体材料がパターニングされることで構成されており、必要に応じてトリミングされることで所望の抵抗値とされている。抵抗体１１の端部には第１配線層５が接続されている。第１配線層５は、抵抗体１１の両端それぞれに接続されているが、図１の断面では一方のみが接続されたものを示してある。さらに、抵抗体１１の両端に備えられる第１配線層５がそれぞれが異なる第２配線層７に接続されている。また、第２配線層７の一部の上には第３配線層９が対向するように配置されており、これら第２配線層７および第３配線層９が対向している部分によってキャパシタ１２が構成されている。
【００２５】
なお、ここでは非電界領域２や高電界発生領域３に備えられる構成要素の一例を示したが、これらに限るものではない。例えば、非電界領域２および高電界発生領域３について、共に、図示した配線レイアウトとされていなくても良い。また、高電界発生領域３については、半導体基板１の上に形成される電子素子の一例として、抵抗体１１やキャパシタ１２を備えている場合を示したが、いずれか一方のみであっても良いし、他の電子素子が形成されていても良い。
【００２６】
このように構成される半導体装置において、非電界領域２に備えられる半導体素子には比較的低電圧もしくは接地電位が印加されるようになっており、高電界発生領域３では例えば抵抗体１１やキャパシタ１２に対して高電圧が印加される。このような高電圧が印加される領域が非電界領域２の近傍に配置されていると、非電界領域２にも高電界発生領域３の電界が印加される可能性がある。また、熱応力などに起因して表面保護膜１０の表面に形成される段差からクラックが入る可能性があり、クラックから水分が侵入することがあり得る。
【００２７】
しかしながら、本実施形態の場合、第１層間絶縁膜４、第２層間絶縁膜６および第３層間絶縁膜８の表面が平坦とされており、段差が形成されるのは表面保護膜１０のうちの最上層配線層となる第３配線層９の端部を覆っている部分である。また、下層配線層となる第１配線層５と第２配線層７の少なくとも一方の端部が最上層配線層となる第３配線層９の端部よりも外側に張り出すようにしてある。このため、水分の拡散を抑制することが可能になるという効果が得られる。この効果について、図２〜図４を用いて説明する。
【００２８】
図２に示すように、仮に第２層間絶縁膜６や第３層間絶縁膜８をＳＯＧ膜６ｂ、８ｂを含んだ構成とした場合、下層配線層となる第１配線層５や第２配線層７の端面にＳＯＧ膜６ｂ、８ｂが残る。そして、それ以外の場所では残らない、もしくは、薄くなる。このため、第１配線層５や第２配線層７の外側に段差が生じる。したがって、半導体基板１側から受ける応力によって第１配線層５や第１配線層７の外側に形成される段差部分において、表面保護膜１０や第２層間絶縁膜６もしくは第３層間絶縁膜８にクラック１３が入る。この場合、そのクラック部分から水分が侵入が侵入したときに、高電界発生領域３に発生させられる高電界によってＯＨイオンが電界加速されて拡散されてしまう。これにより、高電圧素子に水分が到達し、高電圧素子の劣化を招き、半導体装置の耐久寿命を低下させる。
【００２９】
このような問題は、ＳＯＧを層間絶縁膜として用いる場合、下層配線層となる第１配線層５と第２配線層７の少なくとも一方の端部が最上層配線層となる第３配線層９の端部よりも外側に張り出すようにしてあっても発生する。
【００３０】
これに対して、本実施形態では、第１層間絶縁膜４、第２層間絶縁膜６および第３層間絶縁膜８の表面が平坦とされており、段差が形成されるのは表面保護膜１０のうちの最上層配線層となる第３配線層９の端部を覆っている部分である。このため、図３に示すように、クラックが入る場所は、最上層配線層となる第３配線層９を覆っている表面保護膜１０の段差部分となる。この場合においても、クラック部分より水分が侵入してくる可能性がある。
【００３１】
しかしながら、本実施形態では、下層配線層となる第１配線層５と第２配線層７の少なくとも一方の端部が最上層配線層となる第３配線層９の端部よりも外側に張り出すようにしてある。このため、クラックの下に第１配線層５もしくは第２配線層７が張り出した状態になっており、クラックから侵入した水分への高電圧の印加が遮られる。すなわち、非電界領域２に備えられている第１配線層５および第２配線層７は、高電界発生領域３に備えられる素子などと異なり、比較的低電圧が印加されるか、もしくは、接地電位とされることで電圧印加がなされない配線である。このため、第１配線層５もしくは第２配線層７が電界シールド層として機能し、水分への高電界の印加が抑制される。したがって、ＯＨイオンが高電界発生領域３に拡散することが抑制されるようにできる。よって、水分の拡散を抑制して耐久寿命の向上を図ることが可能となる。
【００３２】
また、第１配線層５と第２配線層７のうち、より端部が外側に張り出している側における第３配線層９の端部からの突き出し量Ｌが１．４μｍ以上とされている。このため、第２層間絶縁膜６や第３層間絶縁膜８をＴＥＯＳ膜で構成する場合において、所望の耐久性を得ることが可能となる。具体的には、第２層間絶縁膜６や第３層間絶縁膜８をＴＥＯＳ膜で構成した場合において、耐久時間、つまり半導体装置の使用時間に対する水分の拡散距離を調べたところ図４に示す結果となった。この結果に示されるように、水分の拡散距離が１．４μｍに至るまでに１００時間掛かっており、耐久時間として設定される１００時間の耐久性能が得られることが判る。したがって、上記したように、突き出し量Ｌを１．４μｍ以上に設定することで、使用時間が１００時間以上の耐久性能を有する半導体装置とすることが可能となる。
【００３３】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して各配線層の接続構造を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００３４】
図５に示すように、本実施形態では、半導体基板１の表面にＬＯＣＯＳ酸化膜２０が形成され、そのＬＯＣＯＳ酸化膜２０の上に第１配線層５、第２配線層７および第３配線層９などが形成されている。そして、ＬＯＣＯＳ酸化膜２０の上にＢＰＳＧ膜４ｂやＴＥＯＳ膜４ｃなどで構成される第１層間絶縁膜４が形成され、第１層間絶縁膜４の表面が平坦面とされている。
【００３５】
このように、ＬＯＣＯＳ酸化膜２０などの半導体基板１の表面から突き出す構造部が形成されていても、第１層間絶縁膜４の表面が平坦面とされている。そして、この上に、第１実施形態と同様の構造で、第１配線層５、第２層間絶縁膜６、第２配線層７、第３層間絶縁膜８、第３配線層９および表面保護膜１０が形成されている。
【００３６】
このように、ＬＯＣＯＳ酸化膜２０のような半導体基板１から突き出す構造部が形成されていても、第１実施形態と同様の構造にできる。すなわち、第１層間絶縁膜４、第２層間絶縁膜６および第３層間絶縁膜８の表面が平坦とされ、表面保護膜１０のうちの最上層配線層となる第３配線層９の端部を覆っている部分に段差が形成された構造を実現できる。また、下層配線層となる第１配線層５と第２配線層７の少なくとも一方の端部が最上層配線層となる第３配線層９の端部よりも外側に張り出す構造にできる。したがって、第１実施形態と同様の効果を得ることができる。
【００３７】
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１、第２実施形態に対して各配線層の接続構造を変更したものであり、その他については第１、第２実施形態と同様であるため、第１、第２実施形態と異なる部分についてのみ説明する。なお、ここでは第２実施形態に示した構造に対して本実施形態を適用する場合について説明するが、第１実施形態に示した構造に対しても適用可能である。
【００３８】
図６に示すように、本実施形態では、第１配線層５と第２配線層７とを接合金属７ａを介さずに直接接触させている。また、第２配線層７と第３配線層９とについても接合金属９ｂを介さずに直接接触させている。
【００３９】
このような構造とされる場合においても、第２層間絶縁膜６および第３層間絶縁膜８の表面が平坦とされている。また、下層配線層となる第１配線層５と第２配線層７の少なくとも一方の端部が最上層配線層となる第３配線層９の端部よりも外側に張り出す構造とされている。そして、表面保護膜１０のうちの最上層配線層となる第３配線層９の端部を覆っている部分に段差が形成された構造となっている。このような構造においても、第１、第２実施形態と同様の効果を得ることができる。
【００４０】
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第１、第２実施形態に対して各配線層の接続状態を変更したものであり、その他については第１、第２実施形態と同様であるため、第１、第２実施形態と異なる部分についてのみ説明する。なお、ここでは第２実施形態に示した構造に対して本実施形態を適用する場合について説明するが、第１実施形態に示した構造に対しても適用可能である。
【００４１】
図７に示すように、本実施形態では、第３配線層９とその直下の第２配線層７とを電気的に接続していない構造とし、第２配線層７の端部が最上層配線層となる第３配線層９の端部よりも外側に張り出すようにしてある。第２配線層７については、第３配線層９と接続されていないが、第３配線層９に印加される電位と同電位とされている。
【００４２】
このように、第３配線層９とその直下の第２配線層７とを電気的に接続していない構造としていても、第１、第２実施形態と同様の効果を得ることができる。なお、図７では、第１、第２実施形態と比較して第２配線層７の下方に第１配線層５が配置されていない構造を図示してあるが、第１配線層５が配置されていても良い。
【００４３】
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態は、第１〜第４実施形態に対して下層配線層の構成を変更したものであり、その他については第１〜第４実施形態と同様であるため、第１〜第４実施形態と異なる部分についてのみ説明する。なお、ここでは第２実施形態に示した構造に対して本実施形態を適用する場合について説明するが、第１、第３、第４実施形態に示した構造に対しても適用可能である。
【００４４】
図８に示すように、本実施形態では、半導体装置を構成するチップ３０の外縁部にパッド部９ａが形成されており、チップ３０の中央位置、すなわち各パッド部９ａに対する一方側に高電圧配線３１が備えられた高電界発生領域３とされている。このような構造において、クラックが発生したときに水分が電界加速され得るのはパッド部９ａのうちの高電界発生領域３側である。
【００４５】
したがって、本実施形態では、図９に示すように、下層配線層となる第１配線層５もしくは第２配線層７のうちの少なくとも一方について、高電界発生領域３側の端部のみを最上層配線層となる第３配線層９の端部よりも外側に張り出した構造としている。
【００４６】
このように、下層配線層となる第１配線層５や第２配線層７について、高電界発生領域３側の端部のみが第３配線層９の端部よりも外側に張り出す構造としても、第１〜第４実施形態と同様の効果を得ることができる。
【００４７】
（第６実施形態）
本発明の第６実施形態について説明する。本実施形態は、第１〜第４実施形態に対して同じチップ内に高電界発生領域３を備えない場合の構造例を示すものであり、その他については第１〜第４実施形態と同様であるため、第１〜第４実施形態と異なる部分についてのみ説明する。なお、ここでは第２実施形態に示した構造に対して本実施形態を適用する場合について説明するが、第１、第３、第４実施形態に示した構造に対しても適用可能である。
【００４８】
図１０に示すように、本実施形態では、半導体装置を構成するチップ３０の外縁部にパッド部９ａが形成されており、チップ３０内には高電界発生領域３が備えられていない。このような構造では、チップ３０内に高電界発生領域３が備えられていないことから、チップ３０内においては電界加速に基づく水分の分散は生じ難い。しかしながら、チップ３０の周囲に高電界を発生させ得る高電圧部品が配置されると、その影響で電界加速に基づく水分の分散が発生し得る。
【００４９】
したがって、本実施形態では、図１１に示すように、下層配線層となる第１配線層５もしくは第２配線層７のうちの少なくとも一方について、チップ３０の外縁側の端部のみを最上層配線層となる第３配線層９の端部よりも外側に張り出した構造としている。
【００５０】
このように、下層配線層となる第１配線層５や第２配線層７について、チップ３０の外縁側の端部のみが第３配線層９の端部よりも外側に張り出す構造としても、第１〜第４実施形態と同様の効果を得ることができる。
【００５１】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。
【００５２】
例えば、上記実施形態では、配線層を第１配線層５、第２配線層７および第３配線層９の三層構造とする場合について説明したが、少なくとも最上層配線層とそれよりも下層に配置される下層配線層の二層があれば良い。また、複数の下層配線層がある場合、上記各実施形態で説明した最上層配線層と下層配線層の関係は、最上層配線層と下層配線層のうちの少なくとも一層との間に成立していれば良く、すべての下層配線層について成立している必要は無い。また、複数の下層配線層がある場合、最上層配線層の下に少なくとも一層の下層配線層が存在していれば良く、すべての下層配線層が最上層配線層の下に形成されている必要はない。
【符号の説明】
【００５３】
１          半導体基板
２          非電界領域
３          高電界発生領域
４、６、８  第１〜第３層間絶縁膜
５、７、９  第１〜第３配線層
９ａ        パッド部
１０        表面保護膜
１０ａ      開口部
１３        クラック
３０        チップ
【図１】
2017084944.tif 000003
【図２】
2017084944.tif 000004
【図３】
2017084944.tif 000005
【図４】
2017084944.tif 000006
【図５】
2017084944.tif 000007
【図６】
2017084944.tif 000008
【図７】
2017084944.tif 000009
【図８】
2017084944.tif 000010
【図９】
2017084944.tif 000011
【図１０】
2017084944.tif 000012
【図１１】
2017084944.tif 000013