(57)【要約】【課題】半導体素子が安定的に作動することが可能な集合基板を課題とする。【解決手段】中央部に複数の製品領域Ｘが縦横の並びで配設されているとともに、外周部に中央部を取り囲む捨て代領域Ｙが配設された四角形状の絶縁基板１と、製品領域Ｘおよび捨て代領域Ｙに対応する絶縁基板１の上面側および下面側に配設されており、上面側と下面側とで体積が異なる導体層２と、絶縁基板１の上下面の中央部から外周部にかけて積層されたソルダーレジスト層３と、を具備して成る集合基板Ａであって、導体層２の体積が小さい側の面のソルダーレジスト層３に、ソルダーレジスト層３の捨て代領域Ｙにおける体積が反対側の面のソルダーレジスト層３の捨て代領域Ｙにおける体積よりも小さくなるように複数の開口部３ｃが形成されている。【選択図】図１
2017045820.tif 000002
【特許請求の範囲】
【請求項１】
中央部に複数の製品領域が縦横の並びで配設されているとともに、外周部に前記中央部を取り囲む捨て代領域が配設された四角形状の絶縁基板と、前記製品領域および捨て代領域に対応する前記絶縁基板の上面側および下面側に配設されており、前記上面側と前記下面側とで体積が異なる導体層と、前記絶縁基板の上下面の前記中央部から前記外周部にかけて積層されたソルダーレジスト層と、を具備して成る集合基板であって、前記導体層の体積が小さい側の面の前記ソルダーレジスト層に、該ソルダーレジスト層の前記捨て代領域における体積が反対側の面のソルダーレジスト層の前記捨て代領域における体積よりも小さくなるように複数の開口部が形成されていることを特徴とする集合基板。
【請求項２】
前記開口部が前記捨て代領域の角部に形成されていることを特徴とする請求項１記載の集合基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高密度な配線導体を有する集合基板に関するものである。
【背景技術】
【０００２】
図２に、従来の集合基板Ｂの平面図および要部拡大断面図を示す。
集合基板Ｂは、絶縁基板１０と、導体層１２と、ソルダーレジスト層１３とから成る。
また、絶縁基板１０は上面視において、個々の配線基板になる複数の製品領域Ｘと、製品領域Ｘを囲繞する捨て代領域Ｙとを有している。
なお、本例では説明の便宜上、１２個の製品領域Ｘを記しているが実際には数十〜数百個の製品領域Ｘを有している。
【０００３】
絶縁基板１０は、コア用の絶縁層１０ａの上下面にビルドアップ用の絶縁層１０ｂを積層して成る。
製品領域Ｘに対応するコア用の絶縁層１０ａには、複数のスルーホール１４が形成されている。スルーホール１４の内側には、導体層１２の一部から成るスルーホール導体１２ａが充填されている。
製品領域Ｘに対応するビルドアップ用の絶縁層１０ｂには、複数のビアホール１５が形成されている。ビアホール１５の内側には、導体層１２の一部から成るビア導体１２ｂが充填されている。
【０００４】
導体層１２は、絶縁基板１０の表面および内部に形成されている。導体層１２は、例えば周知のめっき法を用いて、例えば銅めっき等の良導電性金属から形成される。
絶縁基板１０の上表面に形成された導体層１２の一部は、半導体素子接続パッド１６として機能する。半導体素子接続パッド１６には、半導体素子の電極が半田を介して接続される。
絶縁基板１０の下表面に形成された導体層１２の一部は、外部接続パッド１７として機能する。外部接続パッド１７は、外部電気回路基板の配線導体に半田を介して接続される。
これにより、半導体素子と外部電気回路基板とが電気的に接続され、導体層１２を介して電気信号を送受信することで半導体素子が作動する。
また、導体層１２が形成された絶縁基板１０の熱膨張係数は、およそ１０〜２０ｐｐｍ／℃程度である。
【０００５】
ソルダーレジスト層１３は、絶縁基板１０の上下表面に形成されている。上表面に形成されたソルダーレジスト層１３は、半導体素子接続パッド１６の中央部を露出する開口部１３ａを有している。下表面に形成されたソルダーレジスト層１３は、外部接続パッド１７の中央部を露出する開口部１３ｂを有している。ソルダーレジスト層１３は、例えば、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る樹脂ペーストまたはフィルムをビルドアップ用の絶縁層１０ｂの表面に塗布または貼着して熱硬化させることにより形成される。ソルダーレジスト層１３の厚みは、およそ１５〜２０μｍ程度である。
また、ソルダーレジスト層１３の熱膨張係数は、およそ６０ｐｐｍ／℃程度である。
【０００６】
ところで、上述のようにソルダーレジスト層１３を加熱して硬化させる際に、絶縁基板１０の熱膨張係数とソルダーレジスト層３の熱膨張係数との違いにより、絶縁基板１０の上面側および下面側にソルダーレジスト層３の縮小による応力が生じている。
このような状態において、例えば配線基板１０の上面側の導体層１２の体積が、配線基板１０の下面側の導体層１２の体積よりも小さい場合に、導体層１２の体積が小さい上面側の剛性が下面側の剛性に比べて小さいため、ソルダーレジスト層３の縮小応力によって集合基板Ｂが上面側に反り上がってしまうことがある。
特に、集合基板Ｂの中心部から離れた位置にある集合基板Ｂの角部においては応力が大きいため、反り上がりが大きくなる傾向がある。
このため、集合基板Ｂに半導体素子を搭載するときに、半導体素子接続パッドの高さが不均一になってしまい、半導体素子の電極と半導体素子接続パッドとを半田を介して完全に接合できず、半導体素子が安定的に作動できないという問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−１７２０７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、集合基板の反りを抑制して半導体素子の電極と半導体素子接続パッドとを確実に接合することで、半導体素子が安定的に作動することが可能な集合基板を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の集合基板は、中央部に複数の製品領域が縦横の並びで配設されているとともに、外周部に中央部を取り囲む捨て代領域が配設された四角形状の絶縁基板と、製品領域および捨て代領域に対応する絶縁基板の上面側および下面側に配設されており、上面側と下面側とで体積が異なる導体層と、絶縁基板の上下面の前記中央部から外周部にかけて積層されたソルダーレジスト層と、を具備して成る集合基板であって、導体層の体積が小さい側の面のソルダーレジスト層に、ソルダーレジスト層の捨て代領域における体積が反対側の面のソルダーレジスト層の捨て代領域における体積よりも小さくなるように複数の開口部が形成されていることを特徴とするものである。
【発明の効果】
【００１０】
本発明の集合基板によれば、導体層の体積が小さい側の面のソルダーレジスト層に、ソルダーレジスト層の捨て代領域における体積が反対側の面のソルダーレジスト層の捨て代領域における体積よりも小さくなるように複数の開口部が形成されている。このため、導体層の体積が小さく剛性の小さい側において、ソルダーレジスト層の縮小時の応力を低減することができる。これにより、集合基板の反りを抑制して半導体素子の電極と半導体素子接続パッドとを確実に接合することで、半導体素子が安定的に作動することが可能な集合基板を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】図１（ａ）および（ｂ）は、本発明の集合基板の実施の形態の一例を示す概略平面図および要部拡大断面図である。
【図２】図２（ａ）および（ｂ）は、従来の集合基板の実施の形態の一例を示す概略平面図および要部拡大断面図である。
【発明を実施するための形態】
【００１２】
まず、図１を基にして本発明の集合基板Ａの実施形態の一例を説明する。
集合基板Ａは、絶縁基板１と、導体層２と、ソルダーレジスト層３とから成る。
また、絶縁基板１は上面視において、個々の配線基板になる複数の製品領域Ｘと、製品領域Ｘを囲繞する捨て代領域Ｙとを有している。
【００１３】
絶縁基板１は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の絶縁樹脂を含浸して硬化させた電気絶縁材料から成るコア用の絶縁層１ａの上下面に、同様の絶縁樹脂から成るビルドアップ用の絶縁層１ｂを積層して成る。
コア用の絶縁層１ａは、製品領域Ｘにおいて複数のスルーホール４を有している。スルーホール４の内側には、導体層２の一部から成るスルーホール導体２ａが充填されている。
スルーホール４は、例えばドリル加工やブラスト加工により形成され、直径はおよそ５０〜３００μｍ程度である。
ビルドアップ用の絶縁層１ｂは、製品領域Ｘにおいて複数のビアホール５を有している。ビアホール５の内側には、導体層２の一部から成るビア導体２ｂが充填されている。
ビアホール５は、例えばレーザー加工により形成され、直径は、およそ３０〜１００μｍ程度である。
【００１４】
導体層２は、例えば周知のセミアディティブ法やサブトラクティブ法により絶縁基板１の表面および内部に銅等の良導電性金属により形成されている。
絶縁基板１の上表面に形成された導体層２の一部は半導体素子接続パッド６として機能する。半導体素子接続パッド６には、半導体素子の電極が半田を介して接続される。
絶縁基板１の下表面に形成された導体層２の一部は外部接続パッド７として機能する。外部接続パッド７は、外部電気回路基板の配線導体に半田を介して接続される。
これにより、半導体素子と外部電気回路基板とが電気的に接続され、導体層２を介して電気信号を送受信することで半導体素子が作動する。
導体層２の厚みは、およそ１５〜２０μｍ程度である。本例の場合、絶縁基板１の上面側に配設された導体層２の体積は、絶縁基板１の下面側に配設された導体層２の体積よりも小さい。
【００１５】
ソルダーレジスト層３は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁シートあるいはペーストを絶縁基板１の上下表面に被着あるいは塗布して熱硬化することで形成される。上表面に形成されたソルダーレジスト層３は、半導体素子接続パッド６の中央部を露出する開口部３ａを有している。下表面に形成されたソルダーレジスト層３は、外部接続パッド７の中央部を露出する開口部３ｂを有している。
また、導体層２の体積が小さい絶縁基板１の上表面に形成されたソルダーレジスト層３は、捨て代領域Ｙにおける体積が、反対側のソルダーレジスト層３の捨て代領域Ｙにおける体積よりも小さくなるように複数の開口部３ｃを有している。
開口部３ｃの一辺の長さは、およそ０．１ｍｍより大きいことが好ましい。０．１ｍｍよりも小さい場合、製造上の限界から形成が困難である。また、開口部３ｃは、捨て代領域Ｙの角部に設けることが好ましい。
【００１６】
このように、本発明の集合基板Ａによれば、導体層２の体積が小さい側の面のソルダーレジスト層３に、ソルダーレジスト層３の捨て代領域Ｙにおける体積が反対側の面のソルダーレジスト層３の捨て代領域における体積よりも小さくなるように複数の開口部３ｃが形成されている。このため、導体層２の体積が小さく剛性の小さい側において、ソルダーレジスト層３の縮小時の応力を低減することができる。特に開口部３ｃを捨て代領域Ｙの角部に設けた場合、効果的に応力を低減することができる。これにより、集合基板Ａの反りを抑制して半導体素子の電極と半導体素子接続パッド６とを確実に接合することで、半導体素子が安定的に作動することが可能な集合基板を提供することができる。
【００１７】
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態の一例では、図１に示したように、開口部３ｃが同じ大きさで配設された四角形状である例を示したが、異なる大きさの開口部３ｃを配設しても構わないし、開口部３ｃの形状を円形状や長円形状、あるいは三角形状等に形成して、これらを単独形状のみ、あるいは複数形状が混在するように配設しても構わない。
【符号の説明】
【００１８】
１            絶縁基板
２            導体層
３            ソルダーレジスト層
３ｃ          開口部
Ａ            集合基板
Ｘ            製品領域
Ｙ            捨て代領域
【図１】
2017045820.tif 000003
【図２】
2017045820.tif 000004