(57)【要約】【課題】積層構造が基板から剥離することを抑制することが可能な積層電子部品を製造する方法及び積層電子部品を提供する。【解決手段】本発明に係る方法は、基板１を準備する工程と、基板１上に積層電子部品のための積層構造２０を形成する工程とを備える。積層構造２０を形成する工程は、基板１上に積層構造２０の支持層５を形成する工程であって、支持層５の一部が基板１に固定され、かつ、支持層５の他の一部と基板１との間にギャップＧ又は低ヤング率部材３１が介在する、工程と、積層構造２０の支持層５以外の積層部１０を、積層部１０の少なくとも一部が平面視でギャップＧ又は低ヤング率部材３１と重複するように支持層５上に形成する工程と、を含む。【選択図】図１０
2017195280.tif 000002
【特許請求の範囲】
【請求項１】
基板を準備する工程と、
前記基板上に積層電子部品のための積層構造を形成する工程と、
を備え、
前記積層構造を形成する工程は、
前記基板上に前記積層構造の支持層を形成する工程であって、前記支持層の一部が前記基板に固定され、かつ、前記支持層の他の一部と前記基板との間にギャップ又は前記基板よりもヤング率が小さい低ヤング率部材が介在する、工程と、
前記積層構造の前記支持層以外の積層部を、当該積層部の少なくとも一部が平面視で前記ギャップ又は前記低ヤング率部材と重複するように前記支持層上に形成する工程と、
を含む、積層電子部品を製造する方法。
【請求項２】
基板と、
前記基板上に設けられた積層電子部品のための積層構造と、
を備え、
前記積層構造は、支持層と、前記支持層上に設けられた積層部と、を有し、
前記支持層の一部は前記基板に固定され、前記支持層の他の一部と前記基板との間にギャップ又は前記基板よりもヤング率が小さい低ヤング率部材が介在し、
前記積層部の少なくとも一部は、平面視で前記ギャップ又は前記低ヤング率部材と重複する、積層電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層電子部品を製造する方法及び積層電子部品に関する。
【背景技術】
【０００２】
薄型化が可能な電子部品として、電子部品のための複数の層を含む積層構造を基板上に形成した積層電子部品が知られている。このような積層電子部品としては、例えば下記特許文献１、２に記載されているような薄膜キャパシタがある。これらの薄膜キャパシタは、下部電極層、上部電極層、及びこれらの電極層の間に設けられた誘電体層を含む積層構造が基板上に形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２８１４４６号公報
【特許文献２】特開２０１１−２２８４６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
基板上に形成された膜内には、当該基板と当該膜を構成する材料の熱膨張率の違い等に起因して、内部応力が生じることが知られている。この内部応力が大きくなると、膜の剥離の原因となる。そのため、上述のような積層電子部品においても、基板上に形成した積層電子部品のための積層構造の各層には、内部応力が生じる。この内部応力が大きくなると、積層電子部品の製造時及び使用時に、基板から積層構造が剥離してしまう場合があるという問題点があった。
【０００５】
本発明は上述の課題に鑑みてなされたものであり、積層構造が基板から剥離することを抑制することが可能な積層電子部品を製造する方法及び積層電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述の課題を解決するため、本発明に係る積層電子部品を製造する方法は、基板を準備する工程と、基板上に積層電子部品のための積層構造を形成する工程と、を備え、積層構造を形成する工程は、基板上に積層構造の支持層を形成する工程であって、当該支持層の一部が基板に固定され、かつ、当該支持層の他の一部と基板との間にギャップ又は基板よりもヤング率が小さい低ヤング率部材が介在する、工程と、積層構造の上記支持層以外の積層部を、当該積層部の少なくとも一部が平面視で上記ギャップ又は上記低ヤング率部材と重複するように上記支持層上に形成する工程と、を含む。
【０００７】
本発明に係る積層電子部品を製造する方法によれば、基板と積層構造の各層とを構成する材料の違い等に起因して当該積層構造に応力が生じても、その応力のうちの少なくとも一部は、上記ギャップ又は上記低ヤング率部材によって吸収される。これにより、支持層の全体が基板に固定されている場合と比較して、積層構造に残存する応力を低減させることが可能となる。その結果、積層構造が基板から剥離することを抑制することが可能となる。
【０００８】
また、上述の課題を解決するため、本発明に係る積層電子部品は、基板と、基板上に設けられた積層電子部品のための積層構造と、を備え、積層構造は、支持層と、上記支持層上に設けられた積層部と、を有し、上記支持層の一部は基板に固定され、上記支持層の他の一部と基板との間にギャップ又は基板よりもヤング率が小さい低ヤング率部材が介在し、上記積層部の少なくとも一部は、平面視で上記ギャップ又は上記低ヤング率部材と重複する。
【０００９】
本発明に係る積層電子部品によれば、基板と積層構造の各層とを構成する材料の違い等に起因して当該積層構造に応力が生じても、その応力のうちの少なくとも一部は、上記ギャップ又は上記低ヤング率部材によって吸収される。これにより、支持層の全体が基板に固定されている場合と比較して、積層構造に残存する応力を低減させることが可能となる。その結果、積層構造が剥離することを抑制することが可能となる。
【発明の効果】
【００１０】
本発明によれば、積層構造が基板から剥離することを抑制することが可能な積層電子部品を製造する方法及び積層電子部品が提供される。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態の積層電子部品を製造する方法を説明するための平面図及び端面図である。
【図２】第１実施形態の積層電子部品を製造する方法を説明するための平面図及び端面図である。
【図３】第１実施形態の積層電子部品を製造する方法を説明するための平面図及び端面図である。
【図４】第１実施形態の積層電子部品を製造する方法を説明するための平面図及び端面図である。
【図５】第１実施形態の積層電子部品を製造する方法を説明するための平面図及び端面図である。
【図６】第１実施形態の積層電子部品を製造する方法を説明するための平面図及び端面図である。
【図７】第１実施形態の積層電子部品を製造する方法を説明するための端面図である。
【図８】第１実施形態の積層電子部品を製造する方法を説明するための端面図である。
【図９】第１実施形態の積層電子部品を製造する方法を説明するための端面図である。
【図１０】第１実施形態の積層電子部品を製造する方法を説明するための平面図及び端面図である。
【図１１】第２実施形態の積層電子部品を製造する方法を説明するための平面図及び端面図である。
【図１２】第２実施形態の積層電子部品を製造する方法を説明するための平面図及び端面図である。
【図１３】第１実施形態の変形例を示す平面図及び端面図である。
【発明を実施するための形態】
【００１２】
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
【００１３】
（第１実施形態）
本発明の第１実施形態に係る積層電子部品を製造する方法及び積層電子部品について説明する。図１〜図６及び図１０は、第１実施形態の積層電子部品を製造する方法を説明するための平面図（Ａ）及び端面図（Ｂ）であり、図７〜図９は、第１実施形態の積層電子部品を製造する方法を説明するための端面図である。
【００１４】
本実施形態に係る方法においては、まず図１の（Ａ）の平面図、及び、当該平面図のＩＢ−ＩＢ線に沿った端面図である図１の（Ｂ）に示すように、基板１を準備する。基板１は、例えば略平坦な表面１Ｓを有する板状形状を有する。基板１は、例えば、Ｓｉ、各種セラミックス、ガラス等からなり、表面１Ｓにアルミナ、酸化ケイ素等の絶縁材料からなる表面層が、例えば３μｍ程度の厚さで形成されていてもよい。
【００１５】
続いて、図１に示すように、基板１の表面１Ｓ上に、ノボラック、ポリスチレン、ポリイミド、エポキシ等を主成分とするフォトレジストを塗布した後にパターニングして、所定の形状を有するフォトレジスト層３を形成する。フォトレジスト層３は、後の工程で形成されるギャップＧ（図５参照）の形状に略対応している。
【００１６】
具体的には、フォトレジスト層３は、例えば、平面視で（基板１の表面１Ｓと直交する方向から見て、即ち、各層の積層方向から見て）略矩形状であり、０．０１μｍ以上、３．００μｍ以下の厚さを有する。また、フォトレジスト層３は、中央部に２つの開口３ｈを有する。本実施形態では、フォトレジスト層３は後の工程で除去されるため（図４、図５参照）、除去を容易とするために、フォトレジスト層３を形成後にフォトレジスト層３を加熱処理しないことができる。
【００１７】
次に、図２の（Ａ）の平面図、及び、当該平面図のＩＩＢ−ＩＩＢ線に沿った端面図である図２の（Ｂ）に示すように、表面１Ｓ及びフォトレジスト層３上に絶縁層５ａを、スパッタリング法等で形成する。絶縁層５ａは、フォトレジスト層３の開口３ｈ内にも形成される。
【００１８】
絶縁層５ａは、基板１の表面１Ｓ上に形成した際に内部応力が小さくなる材料であることが好ましく、例えばアルミナ、酸化ケイ素、窒化ケイ素等の絶縁材料で形成することができる。絶縁層５ａの厚さは、例えば１μｍ以上、１０μｍ以下とすることができる。フォトレジスト層３が存在しない領域において、絶縁層５ａは、基板１の表面１Ｓに直接接して固定されていてもよいし、接着層等の他の部材を介して基板１の表面１Ｓに固定されていてもよい。
【００１９】
続いて、図３の（Ａ）の平面図、及び、当該平面図のＩＩＩＢ−ＩＩＩＢ線に沿った端面図である図３の（Ｂ）に示すように、絶縁層５ａ上に、ノボラック、ポリスチレン等を主成分とするフォトレジストを塗布した後にパターニングして、所定の形状を有するフォトレジスト層７を形成する。フォトレジスト層７の形状は、後述の支持層５（図４〜図６参照）に対応している。フォトレジスト層７は、平面視で、フォトレジスト層３と重複する部分と、フォトレジスト層３と重複しない部分を有している。
【００２０】
本実施形態では、フォトレジスト層７は、平面視でフォトレジスト層３に略対応した形状を有すると共に、フォトレジスト層３の開口３ｈ（図２参照）を覆う中央部と、当該中央部から外方に向かって延びる複数の突出部７Ｐを有する。フォトレジスト層７の中央部は、平面視でフォトレジスト層３よりもやや小さいため、フォトレジスト層３の外縁部の一部は、フォトレジスト層７によって覆われていない。
【００２１】
また、複数の突出部７Ｐは、それぞれ、平面視でフォトレジスト層７の中央部から、フォトレジスト層３と重複しない領域まで延びている。本実施形態では、フォトレジスト層７の中央部は平面視で矩形状であり、その向かい合う一対の辺のそれぞれから、２つの突出部７Ｐが延びており、他の向かい合う一対の辺のそれぞれから、３つの突出部７Ｐが延びている。
【００２２】
次に、図４の（Ａ）の平面図、及び、当該平面図のＩＶＢ−ＩＶＢ線に沿った端面図である図４の（Ｂ）に示すように、フォトレジスト層７をマスクとして用いて、絶縁層５ａとフォトレジスト層３の外縁部の上記一部を、イオンミリング法、反応性イオンエッチング等によってエッチングする。これにより、フォトレジスト層７に対応した形状を有する支持層５が形成される。この際、フォトレジスト層３の外縁部の上記一部がエッチングされているため、フォトレジスト層３の側面部の一部が露出する。
【００２３】
続いて、図５の（Ａ）の平面図、及び、当該平面図のＶＢ−ＶＢ線に沿った端面図である図５の（Ｂ）に示すように、フォトレジスト層７及び支持層５の下のフォトレジスト層３を、イソプロピルアルコール、アセトン等の有機溶剤による溶解、アッシング、又は、反応性イオンエッチング等によって除去する。フォトレジスト層７とフォトレジスト層３は、上述のように同一の工程で同時に除去してもよいし、各々を別個の工程で除去してもよい。上述のように、図４に示す工程後にフォトレジスト層３の側面部の一部が露出しているため、この露出部からフォトレジスト層３を除去することが可能である。
【００２４】
この工程により、基板１の表面１Ｓと支持層５との間のフォトレジスト層３が存在していた領域に、ギャップＧが形成される。支持層５は、平面視で、中央部と、当該中央部から外方に向かって延びる複数の突出部５Ｐを有する。本実施形態では、支持層５の中央部は平面視で矩形状であり、その向かい合う一対の辺のそれぞれから、２つの突出部５Ｐが延びており、他の向かい合う一対の辺のそれぞれから、３つの突出部５Ｐが延びている。
【００２５】
図５の（Ａ）においては、支持層５のうち基板１の表面１Ｓに固定されている領域にハッチングを付している。支持層５のうち、複数の突出部５Ｐの大部分と、図２に示す工程においてフォトレジスト層３の開口３ｈ内に形成された絶縁層５ａに対応する部分が、基板１の表面１Ｓに固定されている。支持層５のうち、それ以外の部分は、基板１の表面１Ｓには固定されていない。
【００２６】
即ち、図５の（Ａ）において、支持層５のうち、ハッチングを付していない領域と、基板１の表面１Ｓとの間には、ギャップＧが形成されている。支持層５のハッチングされた領域は、基板１の表面１Ｓに直接接して固定されていてもよいし、接着層等の他の部材を介して基板１の表面１Ｓに固定されていてもよい。
【００２７】
次に、図６の（Ａ）の平面図、及び、当該平面図のＶＩＢ−ＶＩＢ線に沿った端面図である図６の（Ｂ）に示すように、支持層５上に積層部１０を形成する。支持層５は積層部１０を支持する。支持層５と積層部１０とで、積層電子部品のための積層構造２０を構成する。本実施形態では、平面視で積層部１０の一部がギャップＧと重複するように、かつ、積層部１０の他の一部は、支持層５のうち基板１の表面１Ｓに固定された領域と重複するように、積層部１０は支持層５上に形成される。
【００２８】
本実施形態では、積層構造２０は薄膜キャパシタのための積層構造である。その場合の積層部１０の形成例について、図７〜図９を参照しながら説明する。図７〜図９は、積層部１０を形成する工程を説明するための端面図である。積層部１０の形成工程では、まず図７の（Ａ）に示すように、支持層５上にＤＣスパッタリング等で、内部電極層１１ａ、誘電体膜１３ａ、及び、上部電極層１５ａをこの順に形成する。
【００２９】
続いて、図７の（Ｂ）に示すように、上部電極層１５ａの表面にフォトレジストを塗布した後、フォトリソグラフィーによって、完成後の積層部１０が備える上部電極１５（図９の（Ｂ）参照）に対応したパターンを有するマスク１７ａを形成する。マスク１７ａの形成後、図７の（Ｃ）に示すように、上部電極層１５ａを過硫酸アンモニウム水溶液等のエッチング液でエッチングして、上部電極１５を形成する。上部電極１５を形成した後、上部電極１５の表面を被覆するマスク１７ａを剥離等により除去する。
【００３０】
次に、図８の（Ａ）に示すように、上部電極１５及び誘電体膜１３ａの表面にフォトレジストを塗布した後、フォトリソグラフィーによって、完成後の積層部１０が備える誘電体層１３（図９の（Ｂ）参照）に対応したパターンを有するマスク１７ｂを形成する。マスク１７ｂの形成後、図８の（Ｂ）に示すように、誘電体膜１３ａを塩酸とフッ化アンモニウムの混合溶液等のエッチング液でエッチングして、誘電体層１３を形成する。誘電体層１３を形成した後、上部電極１５及び誘電体層１３の表面を被覆するマスク１７ｂを剥離等により除去する。
【００３１】
次に、図８の（Ｃ）に示すように、上部電極１５、誘電体層１３及び内部電極層１１ａの表面にフォトレジストを塗布した後、フォトリソグラフィーによって、完成後の積層部１０備える内部電極１１に対応したパターンを有するマスク１７ｃを形成する。マスク１７ｃの形成後、図９の（Ａ）に示すように、内部電極層１１ａを塩化鉄（ＦｅＣｌ３）水溶液等のエッチング液でエッチングして、内部電極１１を形成する。内部電極１１を形成した後、上部電極１５、誘電体層１３及び内部電極１１の表面を被覆するマスク１７ｃを剥離する。
【００３２】
続いて、図９の（Ｂ）に示すように、内部電極１１、誘電体層１３及び上部電極１５を覆うようにポリイミド等の樹脂等の絶縁材料からなるカバー層１９を形成すると共に、カバー層１９に、カバー層１９の上面から上部電極１５の上面まで貫通する貫通孔１９ａと、カバー層１９の上面から内部電極１１まで貫通する貫通孔１９ｂを形成する。これにより、積層部１０が完成する。
【００３３】
積層部１０が完成した後に、図１０の（Ａ）の平面図、及び、当該平面図のＸＢ−ＸＢ線に沿った端面図である図１０の（Ｂ）に示すように、積層部１０上に端子電極２５、２７を形成する。本実施形態では、端子電極２５、２７は、積層部１０上に形成されており、支持層５及び基板１には接していない。端子電極２５は、貫通孔１９ａを介して上部電極１５に電気的に接続されており、端子電極２７は、貫通孔１９ｂを介して内部電極１１に電気的に接続されている（図９参照）。このようにして、本実施形態に係る積層電子部品１００が完成する。
【００３４】
上述のような本実施形態に係る積層電子部品を製造する方法、及び、本実施形態に係る積層電子部品によれば、基板１と積層構造２０の各層とを構成する材料の違い等に起因して積層構造２０に応力が生じても、その応力のうちの少なくとも一部は、ギャップＧによって吸収される（図１０参照）。即ち、そのような応力が生じても、積層構造２０の支持層５のうちギャップＧと接している部分が、基板１側に向かって又は基板１とは反対側に向かって歪むことが可能であるため、当該応力は緩和される。
【００３５】
これにより、支持層の全体が基板１に固定されている場合と比較して、積層構造２０に残存する応力を低減させることが可能となる。その結果、積層構造２０が基板１から剥離することを抑制することが可能となる。また、積層構造２０に残存する応力を低減させることが可能であることから、基板１及び積層構造２０の各層の材料の組み合わせ及び形成方法の組み合わせの選択の幅が広がる。
【００３６】
（第２実施形態）
次に、本発明の第２実施形態に係る積層電子部品を製造する方法及び積層電子部品について説明する。第２実施形態の説明においては、第１実施形態と同様の要素については、同様の符号を付すことにより、その詳細な説明を省略する場合がある。図１１及び図１２は、第２実施形態の積層電子部品を製造する方法を説明するための平面図（Ａ）及び端面図（Ｂ）である。
【００３７】
本実施形態の積層電子部品を製造する方法は、支持層５を形成する工程において第１実施形態の積層電子部品を製造する方法と異なる。図１１は、第１実施形態の図５に示す工程に対応する工程を示している。
【００３８】
図１１の（Ａ）の平面図、及び、当該平面図のＸＩＢ−ＸＩＢ線に沿った端面図である図１１の（Ｂ）に示すように、本実施形態においては、第１実施形態においてギャップＧが形成されていた領域に、低ヤング率部材３１を形成する。即ち、支持層５の一部が基板１に固定され、かつ、支持層５の他の一部と基板１との間に低ヤング率部材３１が介在するように、基板１上に支持層５を形成する。低ヤング率部材３１は、基板１よりもヤング率が小さい部材である。
【００３９】
積層部１０を支持層５上に形成する工程では、平面視で積層部１０の一部が低ヤング率部材３１と重複するように、かつ、積層部１０の他の一部は、支持層５のうち基板１の表面１Ｓに固定された領域と重複するように積層部１０を形成する。
【００４０】
低ヤング率部材３１を構成する材料としては、例えばノボラック、エポキシ、ポリイミド、アクリル樹脂等の樹脂を用いることが好ましいが、ガラス、又は、マグネシウム、鉛、金、亜鉛等の金属、あるいはこれらの金属のうちの少なくとも一つを含む合金等を用いることもできる。
【００４１】
また、低ヤング率部材３１は、支持層５及び／又は基板１に固定されていなくてもよい。低ヤング率部材３１は、支持層５及び／又は基板１に固定されていてもよいが、その場合、低ヤング率部材３１を介した支持層５と基板１との結合力は、低ヤング率部材３１が存在しない領域（図５の支持層５のハッチングが付された領域に対応）における支持層５と基板１との結合力よりも弱いことが好ましい。
【００４２】
このような低ヤング率部材３１を形成する方法としては、例えば、第１実施形態の図２に示す工程において、フォトレジスト層３に代えて、低ヤング率部材を形成し、第１実施形態の図５に示す工程において、支持層５に覆われた当該低ヤング率層を除去せずに、フォトレジスト層７のみを除去する方法を挙げることができる。他の方法としては、第１実施形態の図２に示す工程において、フォトレジスト層３を形成後にフォトレジスト層３を加熱すること等によって硬化させ、第１実施形態の図５に示す工程において、支持層５に覆われたフォトレジスト層３を除去せずに低ヤング率部材３１とし、フォトレジスト層７のみを除去する方法を挙げることができる。
【００４３】
このように支持層５を形成した後に、第１実施形態の図６〜図１０に示す工程を同様に行うことにより、図１２に示すような第２実施形態の積層電子部品２００を得ることができる。図１２は、第１実施形態の図１０に対応する工程を示している。図１２の（Ａ）の平面図、及び、当該平面図のＸＩＩＢ−ＸＩＩＢ線に沿った端面図である図１２の（Ｂ）に示すように、積層電子部品２００は、積層電子部品のための積層構造４０を有し、支持層５、積層部１０、及び、低ヤング率部材３１が積層構造４０を構成する。
【００４４】
上述のような本実施形態に係る積層電子部品を製造する方法、及び、本実施形態に係る積層電子部品によれば、基板１と積層構造２０の各層とを構成する材料の違い等に起因して積層構造２０に応力が生じても、その応力のうちの少なくとも一部は、低ヤング率部材３１によって吸収される（図１２参照）。
【００４５】
即ち、低ヤング率部材３１は基板１よりもヤング率が小さい部材であるため、支持層の全体が基板１に固定されている場合と比較して、積層構造２０の支持層５のうち低ヤング率部材３１と接している部分は、基板１側に向かって又は基板１とは反対側に向かって歪み易くなる。そのため、積層構造２０に生じた応力は緩和される。その結果、積層構造４０が基板１から剥離することを抑制することが可能となる。また、積層構造４０に残存する応力を低減させることが可能であることから、基板１及び積層構造４０の各層の材料の組み合わせ及び形成方法の組み合わせの選択の幅が広がる。また、第１実施形態における場合のように支持層５と基板１との間にギャップＧが設けられている場合と比較して、応力によって積層構造２０が大きく歪んでしまうことを抑制することが可能である。
【００４６】
本発明は上述の実施形態に限定されず、様々な変形態様が可能である。
【００４７】
例えば、第１実施形態の積層電子部品１００における端子電極２５、２７の形状は、上述のようなものに限られない。図１３は、第１実施形態の変形例を示しており、第１実施形態の図１０に対応している。図１３の（Ａ）の平面図、及び、当該平面図のＸＩＩＩＢ−ＸＩＩＩＢ線に沿った端面図である図１３の（Ｂ）に示すように、本変形例の積層電子部品１００Ｘは、端子電極の形状の点において、第１実施形態の積層電子部品１００と異なる。図１３に示すように、本変形例の積層電子部品１００の端子電極２５Ｘ、２７Ｘは、それぞれ、積層部１０上から、支持層５上を経由して、基板１の表面１Ｓ上まで延在している。また、第２実施形態の積層電子部品２００においても、同様の構成の端子電極を用いることができる。
【００４８】
また、上述の第１及び第２実施形態の積層電子部品１００、２００において、積層構造２０、４０は、薄膜キャパシタのための積層構造であったが（図１０及び図１２参照）、抵抗器、インダクター、半導体素子等のための積層構造であってもよく、また、これらのデバイスを複数組み合わせて回路が形成されているモジュールデバイスのための積層構造であってもよい。
【００４９】
また、上述の第１及び第２実施形態の積層電子部品１００、２００においては、支持層５のうち、中央部の一部と端部の一部が基板１の表面１Ｓに固定されているが（図５参照）、このような態様に限られず、例えば、支持層５の中央部の一部のみが基板１の表面１Ｓに固定されていてもよいし、支持層５の端部の一部のみが基板１の表面１Ｓに固定されていてもよい。また、支持層５の一方向の端部のみを基板１の表面１Ｓに固定することにより、いわゆる片持ち梁状に支持層５を基板１の表面１Ｓに固定してもよい。
【００５０】
また、上述の第１及び第２実施形態の積層電子部品１００、２００においては、支持層５は絶縁材料で構成されていたが（図２〜図５参照）、最表面が絶縁材料からなるように積層された、絶縁材料と金属等の導電性材料との積層構造をとっていてもよい。
【００５１】
また、上述の第１及び第２実施形態の積層電子部品１００、２００においては、平面視で積層部１０の一部がギャップＧ又は低ヤング率部材３１と重複するように、かつ、積層部１０の他の一部は、支持層５のうち基板１の表面１Ｓに固定された領域と重複するように、積層部１０を支持層５上に形成しているが（図６、図１２参照）、平面視で積層部１０の全体がギャップＧ又は低ヤング率部材３１と重複するように、積層部１０を支持層５上に形成してもよい。
【符号の説明】
【００５２】
１…基板、５…支持層、１０…積層部、２０…積層電子部品のための積層構造、３１…低ヤング率部材、１００…積層電子部品、Ｇ…ギャップ。
【図１】
2017195280.tif 000003
【図２】
2017195280.tif 000004
【図３】
2017195280.tif 000005
【図４】
2017195280.tif 000006
【図５】
2017195280.tif 000007
【図６】
2017195280.tif 000008
【図７】
2017195280.tif 000009
【図８】
2017195280.tif 000010
【図９】
2017195280.tif 000011
【図１０】
2017195280.tif 000012
【図１１】
2017195280.tif 000013
【図１２】
2017195280.tif 000014
【図１３】
2017195280.tif 000015