(57)【要約】【課題】マイクロホンチップの製造方法を提供する。【解決手段】この製造方法では、第１基板を提供し、両側にそれぞれ絶縁酸化層を沈着し、絶縁酸化層にそれぞれデバイス層を沈着し、デバイス層にそれぞれテトラエトキシシラン酸化物層を沈着し、テトラエトキシシラン酸化物層をエッチングしてデバイス層を露出して、第２の表面におけるテトラエトキシシラン酸化物層を除去し、第１基板の各沈着層をパターニングし、ベース、酸化物層及び単結晶シリコン層を備える第２の基板を提供し、ベースとその単結晶シリコン層にそれぞれ酸化物層を沈着し、該酸化物層をエッチングしパターニングし、裏板を開放させ、第１基板におけるテトラエトキシシラン酸化物層と第２の基板における酸化物層とを室温で溶接することにより第１基板と第２の基板とを結合し、第２の基板をエッチングすることにより裏室を形成し、第１基板をエッチングすることにより振動膜を開放させ、マイクロホンチップを得る。【選択図】図１２
2017103749.tif 000002
【特許請求の範囲】
【請求項１】
マイクロホンチップの製造方法であって、
第１の表面と第２の表面とを備える第１基板を提供し、前記第１の表面と第２の表面にそれぞれ絶縁酸化層を沈着するステップＳ１と、
第１の表面と第２の表面における絶縁酸化層にそれぞれデバイス層を沈着するステップＳ２と、 
第１の表面と第２の表面におけるデバイス層の表面にそれぞれテトラエトキシシラン酸化物層を沈着するステップＳ３と、
第１基板の第１の表面におけるテトラエトキシシラン酸化物層をエッチングしてデバイス層を露出すると共に、第２の表面におけるテトラエトキシシラン酸化物層の全体を除去するステップＳ４と、
フォトリソグラフィー技術を使用して第１の表面における絶縁酸化層、デバイス層及びテトラエトキシシラン酸化物層に対してパターニングするステップＳ５と、
第３の表面と第４の表面とを有するベースと、前記第３の表面に順に沈着される酸化物層と単結晶シリコン層とを備える第２の基板を提供するステップＳ６と、
前記第４の表面と第３の表面の単結晶シリコン層表面にそれぞれ酸化物層を沈着するステップＳ７と、
前記単結晶シリコン表面における酸化物層をエッチングして、その後、フォトリソグラフィー技術を使用して該酸化物層に対してパターニングして付着防止突出部を形成するステップＳ８と、
単結晶シリコン層に複数の音響孔をエッチングして裏板を開放させるステップＳ９と、
第１基板の第１の表面におけるテトラエトキシシラン酸化物層と第２の基板の単結晶シリコン層表面における酸化物層との接触により第１基板と第２の基板とを、テトラエトキシシラン酸化物層と単結晶シリコン層表面の酸化物層とを室温で溶接する技術により、結合させるステップＳ１０と、
第２の基板におけるベースと第４の表面における酸化物層をエッチングして裏室を形成するステップＳ１１と、
第１基板の第２の表面からデバイス層までエッチングすることにより、振動膜を開放して、マイクロホンチップが得られるステップＳ１２とを、備えることを特徴とするマイクロホンチップの製造方法。
【請求項２】
ステップＳ３とＳ４との間に、さらに、前記第１基板の第１の表面に対して表面非活性化処理を行うステップを備えることを特徴とする請求項１に記載のマイクロホンチップの製造方法。
【請求項３】
ステップＳ１０の前に、第１基板の第１の表面と第２の基板の第３の表面に対して表面非活性化処理を行い、その後、該第１の表面と第３の表面を洗浄することを特徴とする請求項２に記載のマイクロホンチップの製造方法。
【請求項４】
ステップＳ１０の後に、第１基板を研磨して、第１基板の第２の表面におけるデバイス層と絶縁酸化物層を除去することを特徴とする請求項３に記載のマイクロホンチップの製造方法。  
【請求項５】
ステップＳ１０とステップＳ１１との間に、結合された第１基板と第２の基板に対して低温アニーリング処理を行ことを特徴とする請求項４に記載のマイクロホンチップの製造方法。
【請求項６】
前記低温アニーリングの温度が７００℃〜９００℃であることを特徴とする請求項５に記載のマイクロホンチップの製造方法。
【請求項７】
前記絶縁酸化物層が酸化シリコン層であることを特徴とする請求項１に記載のマイクロホンチップの製造方法。
【請求項８】
前記デバイス層が多結晶シリコン層であることを特徴とする請求項１に記載のマイクロホンチップの製造方法。
【請求項９】
ステップＳ１２の後に、さらに、第１基板と第２の基板にそれぞれ導電層を沈着して導電溶接パッドを形成するステップを備えることを特徴とする請求項１に記載のマイクロホンチップの製造方法。
【請求項１０】
ステップＳ１０で、該室温で溶接する過程において、室温の温度範囲が２２±３℃であることを特徴とする請求項１に記載のマイクロホンチップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロホンの製造方法に関わり、特に、半導体材料に基づくマイクロホンの製造方法に関わる。
【背景技術】
【０００２】
従来、半導体材料に基づくマイクロホンの製造方法は、いずれもベースに多結晶シリコンを沈着することにより薄膜と背極板を形成し、複数層の構成の沈着、高温結合などのプロセスのため薄膜と背極板の応力を制御することが困難になり、感度と合致性を改善し難い。
【０００３】
従って、応用の要求を満たすために、改良されるマイクロホンチップの製造方法を提供する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、感度が高く、加工が簡単であるマイクロホンの製造方法を提供することである。
【課題を解決するための手段】
【０００５】
本発明の技術案は、以下の通りである。
【０００６】
マイクロホンチップの製造方法であって、
第１の表面と第２の表面とを備える第１基板を提供し、前記第１の表面と第２の表面にそれぞれ絶縁酸化層を沈着するステップＳ１と、
第１の表面と第２の表面における絶縁酸化層にそれぞれデバイス層を沈着するステップＳ２と、 
第１の表面と第２の表面におけるデバイス層の表面にそれぞれテトラエトキシシラン酸化物層を沈着するステップＳ３と、
第１基板の第１の表面におけるテトラエトキシシラン酸化物層をエッチングしてデバイス層を露出すると共に、第２の表面におけるテトラエトキシシラン酸化物層の全体を除去するステップＳ４と、
フォトリソグラフィー技術を使用して第１の表面における絶縁酸化層、デバイス層及びテトラエトキシシラン酸化物層に対してパターニングするステップＳ５と、
第３の表面と第４の表面とを有するベースと、前記第３の表面に順に沈着される酸化物層と単結晶シリコン層とを備える第２の基板を提供するステップＳ６と、
前記第４の表面と第３の表面の単結晶シリコン層表面にそれぞれ酸化物層を沈着するステップＳ７と、
前記単結晶シリコン表面における酸化物層をエッチングして、その後、フォトリソグラフィー技術を使用して該酸化物層に対してパターニングして付着防止突出部を形成するステップＳ８と、
単結晶シリコン層に複数の音響孔をエッチングして裏板を開放させるステップＳ９と、
第１基板の第１の表面におけるテトラエトキシシラン酸化物層と第２の基板の単結晶シリコン層表面における酸化物層との接触により第１基板と第２の基板とを、テトラエトキシシラン酸化物層と単結晶シリコン層表面の酸化物層を室温で溶接する技術により、結合させるステップＳ１０と、
第２の基板におけるベースと第４の表面における酸化物層をエッチングして裏室を形成するステップＳ１１と、
第１基板の第２の表面からデバイス層までエッチングすることにより、振動膜を開放して、マイクロホンチップが得られるステップＳ１２とを、備える。
【０００７】
前記マイクロホンチップの製造方法は、ステップＳ３とＳ４との間に、さらに、前記第１基板の第１の表面に対して表面非活性化処理を行うステップを備える。
【０００８】
前記マイクロホンチップの製造方法では、ステップＳ１０の前に、第１基板の第１の表面と第２の基板の第３の表面に対して表面非活性化処理を行い、その後、該第１の表面と第３の表面を洗浄する。
【０００９】
前記マイクロホンチップの製造方法では、ステップＳ１０の後に、第１基板を研磨して、第１基板の第２の表面におけるデバイス層と絶縁酸化物層を除去する。  
【００１０】
前記マイクロホンチップの製造方法では、ステップＳ１０とステップＳ１１との間に、結合された第１基板と第２の基板に対して低温アニーリング処理を行う。
【００１１】
前記マイクロホンチップの製造方法では、前記低温アニーリングの温度が７００℃〜９００℃である。
【００１２】
前記マイクロホンチップの製造方法では、前記絶縁酸化物層が酸化シリコン層である。
【００１３】
前記マイクロホンチップの製造方法では、前記デバイス層が多結晶シリコン層である。
【００１４】
前記マイクロホンチップの製造方法では、ステップＳ１２の後に、さらに、第１基板と第２の基板にそれぞれ導電層を沈着して導電溶接パッドを形成するステップを備える。
【００１５】
前記マイクロホンチップの製造方法では、ステップＳ１０で、該室温で溶接する過程において、室温の温度範囲が２２±３℃である。
【発明の効果】
【００１６】
本発明の有利な効果は、以下の通りである。本発明は、室温で溶接する方法を採用して第１基板のテトラエトキシシラン酸化物層と第２の基板の酸化物層とを結合することにより、マイクロホンチップのデバイス層の固有の応力を類似の応力領域内に保つことができると共に、デバイス層に対する外部熱応力の影響を低減することもできる。また、この複合膜層構成を採用することにより、予熱区間を有して異なる製品についてデバイス層の応力を調節することができる。該製造方法を採用すると、付加的なプラズマ処理ステップを行う必要がなくなり、加工ステップの数を低減している。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明のマイクロホンチップの製造方法におけるステップ１を模式的に示す図である。
【図２】図２は、本発明のマイクロホンチップの製造方法におけるステップ２を模式的に示す図である。
【図３】図３は、本発明のマイクロホンチップの製造方法におけるステップ３を模式的に示す図である。
【図４】図４は、本発明のマイクロホンチップの製造方法におけるステップ４を模式的に示す図である。
【図５】図５は、本発明のマイクロホンチップの製造方法におけるステップ５を模式的に示す図である。
【図６】図６は、本発明のマイクロホンチップの製造方法におけるステップ６を模式的に示す図である。
【図７】図７は、本発明のマイクロホンチップの製造方法におけるステップ７を模式的に示す図である。
【図８】図８は、本発明のマイクロホンチップの製造方法におけるステップ８を模式的に示す図である。
【図９】図９は、本発明のマイクロホンチップの製造方法におけるステップ９を模式的に示す図である。
【図１０】図１０は、本発明のマイクロホンチップの製造方法におけるステップ１０を模式的に示す図である。
【図１１】図１１は、本発明のマイクロホンチップの製造方法におけるステップ１１を模式的に示す図である。
【図１２】図１２は、本発明のマイクロホンチップの製造方法におけるステップ１２を模式的に示す図である。
【発明を実施するための形態】
【００１８】
以下、図面と実施形態とを結びつけて本発明をさらに説明する。
【００１９】
図１２に示すように、マイクロホンチップは、振動膜３００と、振動膜３００と一定の距離を隔てる裏板７００、振動膜３００と裏板７００との間に介在する結合層４００と、裏板７００に形成する付着防止突出部５００と、を備える。
【００２０】
マイクロホンチップの製造方法は、以下のステップを備える。
【００２１】
Ｓ１：図１に示すように、第１の基板１を提供する。当該第１の基板１は、第１の表面１１とそれに対向する第２の表面１２を備え、第１の表面１１と第２の表面１２にそれぞれ絶縁酸化層１３を沈着している。本実施例において、絶縁酸化層１３は、酸化シリコンなどであってもよい。
【００２２】
Ｓ２：図２に示すように、各々の第１の表面１１と第２の表面１２の絶縁酸化層１３にデバイス層１４を沈着し、該デバイス層１４が器具の構成を成形するために用いられ、例えば、振動膜３００を成形するために用いられる。本実施例において、該デバイス層１４は、多結晶シリコンなどであってもよい。
【００２３】
Ｓ３：図３に示すように、各々の第１の表面１１と第２の表面１２のデバイス層１４の表面にテトラエトキシシラン酸化物層１５を沈着する。その後に、複数層の構成を有する第１の基板１の第１の表面１１に対して表面不活性化処理を行う。そのため、第１の基板１の上側と下側の両方に該テトラエトキシシラン酸化物層１５を沈着する。それは、その後の表面不活性化処理においてデバイス層１４を保護する機能を発揮するためである。本実施例において、テトラエトキシシラン酸化物層１５は、そのほかの酸化物層と室温で溶接することができる。
【００２４】
Ｓ４：図４に示すように、第１の表面１１におけるテトラエトキシシラン酸化物層１５をエッチングしてデバイス層１４を露出すると共に、第２の表面１２側のテトラエトキシシラン酸化物層１５を除去する。
【００２５】
Ｓ５：図５に示すように、第１の基板１の第１の表面１１に順に沈着された絶縁酸化物層１３、デバイス層１４及びテトラエトキシシラン酸化物層１５に対してパターニングを行い、一部のテトラエトキシシラン酸化物層１５を結合層として残す。
【００２６】
Ｓ６：図６に示すように、第２の基板２を提供する。該第２の基板２は、ＳＯＩ基板であり、第３の表面２１１とそれに対向する第４の表面２１２を有するベース２１、ベース２１の第３の表面２１１に沈着される酸化層２２、及び酸化層２２に沈着される単結晶シリコン層２３を備える。
【００２７】
Ｓ７：図７に示すように、ベース２１の第４の表面２１２及び単結晶シリコン層２３の表面に、さらに酸化層２２を沈着する。
【００２８】
Ｓ８：図８に示すように、単結晶シリコン層２３の表面における酸化層２２をエッチングして、フォトリソグラフィー技術を使用して、エッチングした酸化層２２に対してパターニングを行い、これにより、単結晶シリコン層２３の表面に間隔を有する複数の付着防止突出部５００が形成される。これらの突出部は、後続のステップで形成される裏板と振動膜との間に付着が発生することを防止するために用いられる。
【００２９】
Ｓ９：図９に示すように、単結晶シリコン層２３をエッチングして複数の音声穴２３１を形成することにより、裏板７００を開放する。
【００３０】
Ｓ１０：図１０に示すように、第１の基板１の第１の表面１１と第２の基板２の第３の表面２１１に対して表面非活性化処理を行い、その後、硫酸、フッ化水素酸などの酸溶液を採用して、第１の表面１１と第３の表面２１１を洗浄する操作を行い、両者とも清潔な状態にあるように確保する。さらに、第１の基板１の第１の表面１１と第２の基板２の第３の表面２１１とが正対向するように設置され、かつ第１の基板１の第１の表面１１におけるテトラエトキシシラン酸化物層１５と第２の基板２の第３の表面２１１における酸化物層２２とがお互いに接触させ、室温で溶接することによりテトラエトキシシラン酸化物層１５と酸化物層２２とがお互いに結合されて結合層４００を形成する。室温の温度範囲は２２±３℃である。その後、結合された第１の基板１と第２の基板２に対して低温アニーリング処理を行う。そのアニーリング温度は７００℃〜９００℃に保持される。この方式を採用することで、両者の結合強度を増加することができると共に、両側の層構成が比較的大きな応力を生じることがない。その後、さらに該第１の基板１を研磨し、第１の基板１の第２の表面１２におけるデバイス層１４と絶縁酸化層１３を除去する。
【００３１】
Ｓ１１：図１１に示すように、第２の基板２の第４の表面２１２の酸化層２２及びベース２１をエッチングして、裏板７００に対応する裏室７０１を形成する。
【００３２】
Ｓ１２：図１２に示すように、振動膜３００を開放するように第１の基板１をさらにエッチングする。これにより、マイクロホンチップが得られる。本実施例においては、さらに、各々の第１の基板１と第２の基板２に導電層を沈着して該導電層をエッチングして導電溶接パッド６００を形成するステップを備える。
【００３３】
本実施例において、室温で溶接する方法を採用して、第１基板におけるテトラエトキシシラン酸化物層と第２の基板における酸化物層とを結合させることにより、マイクロホンチップのデバイス層の固有の応力を類似の応力領域内にあるように保つと共に、デバイス層に対する外部熱応力の影響を低下させることもできる。また、この複合膜層構成を採用することで、複数の予熱区間を有して異なる製品についてデバイス層の応力を調整することができる。該製造方法を採用することで、付加的なプラズマ処理のステップを行う必要がなくなり、加工ステップの数を低減している。
【００３４】
以上、ただ本発明の実施形態であり、当業者にとっては、本発明の要旨を逸脱しない前提で、さらに改良を行うこともできるが、これらは、いずれも本発明の保護範囲に含まれる。
【図１】
2017103749.tif 000003
【図２】
2017103749.tif 000004
【図３】
2017103749.tif 000005
【図４】
2017103749.tif 000006
【図５】
2017103749.tif 000007
【図６】
2017103749.tif 000008
【図７】
2017103749.tif 000009
【図８】
2017103749.tif 000010
【図９】
2017103749.tif 000011
【図１０】
2017103749.tif 000012
【図１１】
2017103749.tif 000013
【図１２】
2017103749.tif 000014