(57)【要約】【課題】グラフィックス機能を有する外部機器と接続可能な数値制御装置の提供。【解決手段】サーボモータの位置指令値を出力するＣＰＵ1と、集積回路2と、ＣＰＵと集積回路間のシリアル通信インタフェース20と、を有し、集積回路は、モータ動作指令に基づいて生成したモータ電流の指令値をサーボアンプに出力すると共にサーボアンプからのセンサ信号を受信するサーボ制御部21と、シリアル通信インタフェースとの間の通信を、アドレスに応じて第１アドレス通信および第２アドレス通信に切り分けて入出力するシリアル通信スイッチ29と、表示器コントローラと、表示機能に関係する処理を実行するコア部32と、内部バス250と、シリアル通信スイッチに接続され、第１アドレス通信の入出力を行うシリアルインタフェース272と、第２アドレス通信の入出力を行うグラフィックインタフェース41と、を有する数値制御装置。【選択図】図１
2017097475.tif 000002
【特許請求の範囲】
【請求項１】
サーボモータの位置指令値を出力するＣＰＵと、
集積回路と、
前記ＣＰＵと前記集積回路間の通信を行うシリアル通信インタフェースと、を有し、
前記集積回路は、
前記モータ動作指令に基づいて生成したモータ電流の指令値をサーボアンプに出力すると共に、前記サーボアンプからのセンサ信号を受信するサーボ制御部と、
前記シリアル通信インタフェースとの間の通信を、アドレスに応じて第１アドレス通信および第２アドレス通信に切り分けて入出力するシリアル通信スイッチと、
外部との間で表示インタフェースを有する表示器コントローラと、
少なくとも表示機能に関係する処理を実行するコア部と、
前記表示器コントローラと前記コア部を接続する内部バスと、
前記第１アドレス通信と前記内部バスを接続するシリアルインタフェースと、
前記第２アドレス通信に接続され、前記集積回路外部のグラフィックカードと接続するグラフィックインタフェースと、
前記集積回路外部の動作メモリと接続するメモリインタフェースと、
を有することを特徴とする数値制御装置。
【請求項２】
前記数値制御装置は、グラフィック機能のレベルを判定し、
グラフィック機能が低レベルと判定された場合は、前記ＣＰＵが描画データを生成し、生成された描画データは前記表示器コントローラに送られ、前記表示器コントローラが描画データに基づいて展開した画像データを出力し、
グラフィック機能が中レベルと判定された場合は、前記コア部が、前記メモリインタフェースを介して接続された前記集積回路外部の前記動作メモリを利用して前記ＣＰＵの代わりに描画を行い、
グラフィック機能が高レベルと判定された場合は、前記グラフィックインタフェースを介して接続された前記集積回路外部の前記グラフィックカードが前記ＣＰＵの代わりに描画を行うこと、
を特徴とする請求項１に記載の数値制御装置。
【請求項３】
前記数値制御装置は、位置指令値を読み取り、サーボモータを位置指令値の位置に移動させるための制御を行うＤＳＰを有し、
前記サーボ制御部は前記内部バスに接続され、
前記サーボ制御部と前記ＤＳＰは、前記集積回路内部で前記サーボ制御部と接続されたシリアルインタフェースを介して接続されていること、
を特徴とする請求項１または請求項２のいずれか一つの請求項に記載の数値制御装置。
【請求項４】
前記グラフィックインタフェースに接続され、前記グラフィックカードを接続するグラフィックカードスロットと、
前記メモリインタフェースに接続され、前記動作メモリを実装するメモリ実装部を備え、
前記ＣＰＵ，前記集積回路、前記ＤＳＰ、前記グラフィックカードスロット、前記メモリ実装部は同一の制御基板上に実装されていること、
を特徴とする請求項１に記載の数値制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ制御およびロボット制御等に使用される数値制御装置に関し、特にグラフィックス機能を有する外部機器と接続可能な数値制御装置に関する。
【背景技術】
【０００２】
数値制御装置は、工作機械を制御するＣＮＣ制御に使用される。ロボットコントローラは、ロボット内のモータを制御することを行っており、ＣＮＣ制御用の数値制御装置と類似の構成を有する。本発明に係る数値制御装置は、ＣＮＣ制御用数値制御装置に限定されず、ロボットコントローラも含むものとする。
【０００３】
数値制御装置を製作する場合、全体の制御を行うメイン（主）制御部、機械への信号の入出力を制御するシーケンス機能を実行するＰＬＣ(Programmable Logic Control: PLC)部、サーボインタフェース（以下、Ｉ／Ｆと略称する場合がある）を介してサーボモータとの間で信号を入出力するサーボ制御部、サーボ制御信号の演算処理を行う演算部（ＤＳＰ）と、装置内の他の部分とのデータ入出力（Ｉ／Ｏ）用Ｉ／Ｆ、ユーザＩ／Ｆおよび周辺機器Ｉ／Ｆ等をパラレルデータバス（以下、バスと略称する場合がある）で接続し、各部の間の通信を行っていた。バスは、配線サイズが大きい上、各部とバスの間で信号の入出力を行うバスＩ／Ｆ（バスブリッジ）もサイズが大きいため、これまでの数値制御装置のパラレルバスは、１系統であった。
【０００４】
数値制御装置は、コストを考慮しつつ、要求される仕様を十分満足する構成を実現することが求められるが、この際に使用する部品の性能向上および供給体制の変化等も考慮することが望ましい。数値制御装置を製作する場合、メイン制御部およびＰＬＣ部の形成に使用するプロセッサ（ＣＰＵ）およびＤＳＰは、汎用のものを使用するのが一般的である。一方、部品点数を減らすことはコスト低減に有効であり、そのためにＣＰＵ、ＤＳＰ以外の部分、すなわちサーボ制御部とその他の回路を１つの集積回路（ＩＣ）に統合することが行われる。このようなＩＣは、特定用途向けＩＣ（ＡＳＩＣ）と呼ばれる。上記のバスで接続された構成でＣＰＵ、ＤＳＰ以外の部分をＡＳＩＣ化する場合、ＣＰＵおよびＤＳＰとＡＳＩＣの間をバスで接続し、ＡＳＩＣ内にもバスを設けることになる。
【０００５】
さらに、ＣＰＵのマルチコア化や、シリアルＩ／Ｆ化が行われている。ＣＰＵをマルチコア化することにより、メイン制御部およびＰＬＣ部を１個のＣＰＵで容易に実現できる。ＣＰＵとＡＳＩＣからなる構成で、バスをＰＣＩエクスプレス(PCI Express)（登録商標）等の高速シリアルＩ／Ｆ化する場合、ＣＰＵとＡＳＩＣ間の通信をシリアルＩ／Ｆ化するが、ＡＳＩＣ内の通信はバスで行う。
【０００６】
一方、数値制御装置でもマン・マシーンＩ／Ｆが重要であり、グラフィカルユーザＩ／Ｆ（ＧＵＩ）を装備可能にすることが求められる。ＧＵＩは、表示機能を有し、比較的簡単なものから高機能のものまで各種あり、それに応じてグラフィカルエンジンの性能・規模が変化する。サーボ制御部を含むＡＳＩＣを設計する場合、サーボ制御部のみを搭載してもよいが、さらに他の機能部分を合わせて搭載することによりサーボ制御ＩＣの多機能化を図ることが考えられ、中でもグラフィック機能を搭載することは、数値制御装置をスケーラブルに実現するためにも重要である。
【０００７】
上記のように、ＧＵＩを実現する表示機能は、簡単なものから高機能のものまで各種あり、サーボ制御ＩＣに表示機能を搭載する場合、仕様に応じて決定される表示機能に柔軟な対応できることが求められる。
【０００８】
特許文献１は、ＣＰＵコアを含むＩＣ（ＡＳＩＣ）が、画像データ用ＲＡＭ（ＶＲＡＭ）のＩ／Ｆと、外部オプション（他のＡＳＩＣ）との接続Ｉ／Ｆを有し、低速機（ロウエンド機）と高速機（ミドルエンド機またはハイエンド機）で共通のソフト／ハードを採用する構成を記載している。特許文献１は、数値制御装置を記載しておらず、記載しているのは複数のＡＳＩＣが接続された場合に複数のＡＳＩＣが連携して高速機用の表示機能を実現するもので、サーボ制御ＩＣに表示機能を統合するという数値制御装置への適用は難しい。
【０００９】
特許文献２は、プレビュー機能を有する画像処理装置を記載しており、低解像度または中高解像度のプレビュー画像がメインＣＰＵにより生成される。しかし、対象とするモデルに応じて表示画像を変化させ、それに応じてハードウェアの構成も変化させるものではない。
【００１０】
特許文献３は、映像信号の出力先を内蔵のディスプレイと、外部の映像機器とに切り替える情報処理装置を記載している。情報処理装置と映像機器は共に画質調整処理機能を有し、映像信号の出力先に応じて画質調整機能を切り替えるが、モデルに応じて表示画像を変化させ、それに応じてハードウェアの構成も変化させるものではない。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１２−２３９０１５号公報
【特許文献２】特開２０１５−９７４０２号公報
【特許文献３】特開２００９−２００５３６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
数値制御装置のロウエンド機（低価格機）では、画像処理専用のＧＵＩを搭載することはコストの関係で難しく、例えばサーボ制御部等を搭載したＡＳＩＣで比較的簡単な描画処理を行うことが求められる。一方、ハイエンド機（高価格機）では高い表示機能を必要とするが、サーボ制御部は上記のＡＳＩＣを使用して実現する部品の共通化が望ましい。
【００１３】
本発明の目的は、ＣＰＵ、ＤＳＰおよびその他の部分を搭載したＩＣを含む数値制御装置で、その他の部分を搭載したＩＣで描画処理を行うと共に、グラフィックス機能を有する外部機器と接続可能とすることで、共通のハードウェア構成で、仕様に応じたグラフィックスのスケーラビリティを実現できる数値制御装置を提供することである。
【課題を解決するための手段】
【００１４】
本発明に係る数値制御装置は、サーボモータの位置指令値を出力するＣＰＵと、集積回路と、ＣＰＵと集積回路間の通信を行うシリアル通信インタフェースと、を有し、集積回路は、モータ動作指令に基づいて生成したモータ電流の指令値をサーボアンプに出力すると共に、サーボアンプからのセンサ信号を受信するサーボ制御部と、シリアル通信インタフェースとの間の通信を、アドレスに応じて第１アドレス通信および第２アドレス通信に切り分けて入出力するシリアル通信スイッチと、外部との間で表示インタフェースを有する表示器コントローラと、少なくとも表示機能に関係する処理を実行するコア部と、表示器コントローラとコア部を接続する内部バスと、第１アドレス通信と内部バスを接続するシリアルインタフェースと、第２アドレス通信に接続され、集積回路外部のグラフィックカードと接続するグラフィックインタフェースと、集積回路外部の動作メモリと接続するメモリインタフェースと、を有することを特徴とする。
【発明の効果】
【００１５】
本発明に係る数値制御装置によれば、共通のハードウェア構成で、仕様に応じたグラフィックスのスケーラビリティを実現できる数値制御装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施例１に係る数値制御装置の概略構成図で、簡単な表示機能を実現する場合の概略構成図である。
【図２】実施例１に係る数値制御装置で、中程度の表示機能を実現する場合の概略構成図である。
【図３】実施例１に係る数値制御装置で、高い表示機能を実現する場合の概略構成図である。
【図４】本発明の実施例２に係る数値制御装置の概略構成図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して、本発明に係る数値制御装置について説明する。
【００１８】
［実施例１］
まず、本発明の実施例１に係る数値制御装置について説明する。図１は、本発明の実施例１に係る数値制御装置の構成図である。本発明の実施例１に係る数値制御装置１０１は、マルチコアＣＰＵ１と、ＡＳＩＣ２と、マルチコアＤＳＰ３と、を実装した制御基板８０を有する。マルチコアＣＰＵ１とＡＳＩＣ２は、高速シリアルインタフェース（Ｉ／Ｆ）ライン２０で接続されている。ＡＳＩＣ２とマルチコアＤＳＰ３は、高速シリアルＩ／Ｆライン３０で接続されている。高速シリアルＩ／Ｆライン２０，３０として、例えばＰＣＩエクスプレス(PCI Express)（登録商標）を用いることができるが、このような例には限られない。制御基板８０には、さらにカードスロット４４およびディスプレイ端子４５、メモリ実装部４６が設けられており、メモリ実装部４６にはＤＲＡＭを設けることが可能である。
【００１９】
本実施例では、マルチコアＣＰＵ１には、図示のように外部にＣＰＵ用の主記憶メモリであるＤＲＡＭ１３を接続しているが、ＡＳＩＣ２に外部接続する場合もある。マルチコアＣＰＵ１は、ソフトウェアにより主制御部およびＰＬＣ(Programmable Logic Control: PLC)部を形成する。主制御部は、加工プログラムまたはロボット動作プログラム等から指令される動作指令を解釈して各軸のサーボモータに対する移動指令を計算する機能および動作指令を解釈して機械との間でＯＮ／ＯＦＦ信号の送受信を行う機能等を実行する。ＰＬＣ部は、機械への信号の入出力を制御するシーケンス機能を実行する。主制御部とＰＬＣ部は、マルチコアＣＰＵ１内のそれぞれ対応するコアプロセッサで実現される。図示していないが、マルチコアＣＰＵ１は、外部機器およびネットワークとの接続インタフェース（Ｉ／Ｆ）を有することが望ましい。
【００２０】
ＡＳＩＣ２は、サーボ制御部２１、Ｉ／Ｏ通信マスタ２２、ペリフェラル２３、Ｉ／Ｏ用ＲＡＭ２８、シリアル通信スイッチ２９、シリアルＩ／Ｆ２７２、２７３、液晶表示器コントローラ（ＬＣＤＣ）３１、ＣＰＵコア３２、ＡＳＩＣ内部バス２５０、グラフィックＩ／Ｆ４１、表示器Ｉ／Ｆ４２およびメモリＩ／Ｆ４３を有する。
【００２１】
サーボ制御部２１は、シリアルＩ／Ｆ２７３および高速シリアルＩ／Ｆライン３０を介してマルチコアＤＳＰ３に接続されている。
【００２２】
サーボ制御部２１、Ｉ／Ｏ通信マスタ２２、ペリフェラル２３、Ｉ／Ｏ用ＲＡＭ２８、シリアルＩ／Ｆ２７２、ＬＣＤＣ３１およびＣＰＵコア３２は、ＡＳＩＣ内部バス２５０に接続されている。シリアル通信スイッチ２９は、高速シリアルＩ／Ｆライン２０を介してマルチコアＣＰＵ１に接続されている。さらに、シリアル通信スイッチ２９は、シリアルＩ／Ｆ２７２に接続されると共に、グラフィックＩ／Ｆ４１に接続される。グラフィックＩ／Ｆ４１は、高機能のグラフィックユニット等を搭載したオプションカードが接続されるカードスロット４４に接続される。
【００２３】
オプションカードが接続されている場合には、マルチコアＣＰＵ１にはそのアドレスが登録されている。シリアル通信スイッチ２９は、高速シリアルＩ／Ｆラインの分岐動作を行い、マルチコアＣＰＵ１の出力がＡＳＩＣ内部バス２５２に接続される要素のアドレスを示す場合には、シリアルＩ／Ｆ２７２と接続し、図示していないオプションカードに搭載された要素を示すアドレスを示す場合には、グラフィックＩ／Ｆ４１に接続した状態にする。
【００２４】
Ｉ／Ｏ通信マスタ２２は、Ｉ／Ｏ通信を制御するための回路であり、Ｉ／Ｏ通信用の外部Ｉ／Ｆ端子２２１を介してＤＩ／ＤＯを入出力するスレーブユニット（図示せず）が接続される。Ｉ／Ｏ通信マスタ２２は、Ｉ／Ｏ用ＲＡＭ２８に格納されたＤＯを接続されたスレーブユニットに出力する。一方、スレーブユニットから入力されたＤＩは、Ｉ／Ｏ通信マスタ２２を通じてＩ／Ｏ用ＲＡＭ２８にＤＩとして格納される。Ｉ／Ｏ用ＲＡＭ２８上のＤＩ／ＤＯは、マルチコアＣＰＵ１上で実行されるシーケンスプログラムにより、高速シリアルＩ／Ｆライン２０、シリアル通信スイッチ２９、シリアルＩ／Ｆ２７２および内部バス２５０を介してリード／ライトされる。なお、Ｉ／Ｏ用ＲＡＭ２８を設けず、Ｉ／Ｏ通信マスタ２２が入出力するＩ／Ｏデータを記憶するメモリとして、ＤＲＡＭ１３を利用することも可能である。また、ＡＳＩＣ２にＲＡＭを接続して、それをＩ／Ｏ用ＲＡＭ２８およびＡＳＩＣ２内の処理の動作メモリとして利用してもよい。
【００２５】
ペリフェラル２３には、ＣＮＣのソフトを格納したストレージデバイス６０、バッテリィバックアップされたＳＲＡＭ７０が接続される。ＳＲＡＭ７０は、動作中のデータを記憶し、電源が切れた場合等でも元の状態に復帰可能にするために使用される。さらに、ペリフェラル２３は、キーボード用、アナログ入出力用、クロック用の外部Ｉ／Ｆ端子を有する。これらの端子を利用して、ユーザ入力、実行中の加工プログラムをスキップさせるための信号入力、タッチセンサの信号入力、クロック入力、アナログスピンドル出力（アナログ出力）等を行う。
【００２６】
ＬＣＤＣ３１は、画面のイメージのデータを格納するためのＶＲＡＭと、ＶＲＡＭに書かれたデータをＬＣＤパネルなどのディスプレイに出力するコントローラ（ＬＣＤＣ）と、で構成される。ＬＣＤＣ３１は、表示器Ｉ／Ｆ４２を介してディスプレイ端子４５に接続される。実施例１では、ＣＰＵコア３２が、簡易なグラフィック機能を実現し、画面のイメージのデータをＶＲＡＭに書き込む。後述するように、制御基板８０上に搭載されるメモリ実装部４６に装着されるＤＲＡＭ４７は、メモリＩ／Ｆ４３を介してＣＰＵコア３２に接続される。メモリ実装部４６は、例えばＤＲＡＭモジュールを取り付けるソケットが考えられるが、基板にＤＲＡＭを直接実装できるよう、ＤＲＡＭの部品パターンを基板上に配置しておくことでもよい。この場合、部品パターンに半田ペーストを印刷した後、リフローして半田付けする。
【００２７】
次に、サーボ制御について説明する。マルチコアＣＰＵ１は、サーボモータ（図示せず）の位置指令値をＡＳＩＣ２内のサーボ制御部２１に出力する。このデータ転送は、高速シリアル通信Ｉ／Ｆライン２０、シリアル通信スイッチ２９、シリアルＩ／Ｆ２７２、ＡＳＩＣ内部バス２５０を介して行われる。サーボ制御部２１は、サーボモータを駆動するアンプ（図示せず）に対して電流指令値を出力する。マルチコアＤＳＰ３は、位置指令値を読み取り、サーボモータを位置指令値の位置に移動させるための制御を行う。
【００２８】
サーボ制御部２１には、サーボＩ／Ｆ２６が設けられている。サーボＩ／Ｆ２６は、サーボアンプまたはスピンドルアンプをサーボ制御部２１に接続するためのインタフェースである。サーボアンプまたはスピンドアンプには、工作機械の各軸を動作させるサーボモータまたはスピンドルモータへの動力線と、各モータの位置／速度を検出するフィードバック入力信号が接続される。
【００２９】
サーボ制御部２１には、内蔵のＲＡＭ領域にマルチコアＣＰＵ１からの位置指令値が書き込まれる。マルチコアＤＳＰ３は、位置指令値を読み取り、サーボモータを指令値の位置に移動させるための制御を行う。サーボモータの制御は、サーボ制御部２１に接続されたサーボＩ／Ｆ２６を通じて行う。
【００３０】
サーボ制御部２１からは、サーボＩ／Ｆ２６を通じて、アンプに対して電流の指令値を送る。アンプは、受け取った電流指令値に基づきＰＷＭ信号による電流制御を行い、アンプに内蔵された電流センサの値をサーボＩ／Ｆ２６を介してサーボ制御部２１に送る。また、サーボモータからのフィードバック信号も、サーボＩ／Ｆ２６を介してサーボ制御部２１に送られる。マルチコアＤＳＰ３は、受け取った電流センサの値やフィードバック信号の値を基に、次の電流制御指令値をサーボＩ／Ｆ２６を通じてアンプに送る。マルチコアＤＳＰ３は、この電流制御を繰り返し行うことでサーボモータを制御し、マルチコアＣＰＵ１から指示された位置に各軸を到達させる。マルチコアＤＳＰ３は、フィードバック信号の値をサーボ制御部２１に書き込み、マルチコアＣＰＵ１はこの値を読み、位置指令値に軸が到達したことを確認する。
【００３１】
図１に示す実施例１の数値制御装置１０１の形態では、ロウエンド向けの簡単な表示機能が実現される。マルチコアＣＰＵ１が描画データを生成し、生成された描画データはＬＣＤＣ３１に送られ、ＬＣＤＣ３１が描画データに基づいてＶＲＡＭに画像を展開する。ＶＲＡＭに展開された画像データは、接続される液晶表示器のＩ／Ｆ（例えば、ＳＶＧＡまたはＸＧＡ等）に適合した形式の信号に変換されて表示器Ｉ／Ｆ４２およびディスプレイ端子４５を介して出力され、液晶表示器において表示が行われる。
【００３２】
図１に示す形態では、マルチコアＣＰＵ１が描画データを生成するが、この生成はマルチコアＣＰＵ１が主制御部やＰＬＣ部の処理を行う合間に行われるため、大規模な描画データや３Ｄ描画など高い演算能力を必要とする描画データの生成は難しく、生成できる描画データは制限されるが、一方で低コストで実現できる。
【００３３】
図２は、実施例１の数値制御装置１０１において、制御基板８０上のメモリ実装部４６に動作メモリとして機能するＤＲＡＭ４７を搭載し、メモリＩ／Ｆ４３を介してＣＰＵコア３２に接続し、中程度の表示機能を実現した形態の概略構成図である。
【００３４】
上記のように、動作メモリを接続することにより、ＣＰＵコア３２を動作させることができる。ＣＰＵコア３２が描画データを生成し、生成された描画データはＬＣＤＣ３１に送られ、ＬＣＤＣ３１が描画データに基づいてＶＲＡＭに画像を展開する。マルチコアＣＰＵ１の代わりに専用のＣＰＵコア３２が描画データを生成するため、生成する描画データのレベルを向上できる。また、マルチコアＣＰＵ１は描画データを生成する必要がなくなるので、マルチコアＣＰＵ１が主制御部及びＰＬＣ部の処理に割く時間を図１の場合よりも多く確保することができる。このように、サーボ制御部２１を搭載する同じＡＳＩＣ２を使用して、レベルの異なる描画データを生成できる。なお、メモリＩ／Ｆは内部バス２５０に接続することもできる。
【００３５】
近年、ユーザインタフェースの一層の向上が求められており、ハイエンドの数値制御装置においては、ＡＳＩＣ２に内蔵したＣＰＵコア３２およびＬＣＤＣ３１で生成する描画データでは所望の高度な表示が行えない場合が起きる。
【００３６】
図３は、サーボ制御部２１を搭載したＡＳＩＣ２を使用して高度な表示機能を実現した形態の概略構成図である。
図３に示すように、グラフィックＩ／Ｆ４１を介してシリアル通信スイッチ２９に接続されるカードスロット４４にグラフィックカード５０を接続する。
【００３７】
グラフィックカード５０は、ＧＵＩ(Graphical User Interface)ＣＰＵ５１と、ＤＲＡＭ５３と、を有する。ＤＲＡＭ５３は、ＧＵＩ  ＣＰＵ５１に接続される。
【００３８】
ＧＵＩ  ＣＰＵ５１は、マルチコアＣＰＵ１からの指令に基づいて、ソフトウェアにより高度なグラフィカルユーザインタフェースを提供するグラフィックエンジン５２を実現する。さらに、ＧＵＩ  ＣＰＵ５１は、ユーザが開発したアプリケーションなども実行する。ＤＲＡＭ５３は、ＧＵＩ  ＣＰＵ５１の動作メモリである。グラフィックエンジン５２は、ＶＧＡ／ＳＶＧＡ／ＸＧＡ／ＳＸＧＡ等のＬＣＤインタフェースを介してＬＣＤ表示装置等の表示器に接続される。
【００３９】
図３の数値制御装置１では、表示に関係する処理は、グラフィックカード５０に搭載されたグラフィックエンジン５２により行われるので、マルチコアＣＰＵ１及びＣＰＵコア３２は描画に関係する処理を行う必要は無い。ＬＣＤＣ３１は、動作する必要は無く、省電力のためにＬＣＤＣ３１への電源供給を停止してもよい。
【００４０】
グラフィックボード５０が接続されることはシステム構築時に決定され、マルチコアＣＰＵ１のアドレス空間にはグラフィックカード５０に搭載されたグラフィックエンジン５２のアドレスが割り当てられ、ＬＣＤＣ３１にはアドレスは割り当てられない（アドレスに余裕があればアドレスの割り当てを維持して使用しないようにしてもよい）。さらに、マルチコアＣＰＵ１は、上記の３つのグラフィックのレベル、すなわち、ロウエンド向けの簡単な表示機能、ミドルエンド向けの中程度の表示機能およびハイエンド向けの高機能の表示機能のいずれのレベルで表示を行うかを示すデータをＬＣＤＣ３１およびＣＰＵコア３２に（接続されている場合にはグラフィックエンジン５２にも）送る。ＬＣＤＣ３１およびＣＰＵコア３２は、グラフィックのレベルを示すデータを認識して対応する処理を行う。
【００４１】
以上説明したように、実施形態の数値制御装置では、共通のアーキテクチャで異なる品質レベルに対応するグラフィックスケーラビリティを実現できる。図１に示したロウエンドの構成は、ＣＰＵコア３２にＤＲＡＭを接続しないため、最低コストになる。図２のミドルエンドの構成は、ＣＰＵコア３２にＤＲＡＭ４７を接続するが、グラフィックカード５０に搭載されるＧＵＩＧＵＩ  ＣＰＵ５１は不要であるから、中程度のコストになる。またマルチコアＣＰＵ１が描画処理から解放されるので、ＣＮＣの性能向上を図れる。図３のハイエンドの構成は、ＧＵＩ  ＣＰＵ５１を搭載するグラフィックカード５０を使用するため高コストになるが、描画性能はもっとも高く、マルチコアＣＰＵ１及びＡＳＩＣ２内のＣＰＵコア３２が描画処理から解放されるので、ＣＮＣの性能向上が図れる。
【００４２】
［実施例２］
次に、本発明の実施例２に係る数値制御装置について説明する。図４は、本発明の実施例２に係る数値制御装置の構成図である。本発明の実施例２に係る数値制御装置１０２が、実施例１に係る数値制御装置１０１と異なっている点は、マルチコアＤＳＰ３がマルチコアＣＰＵ１に内蔵されている点である。それに伴い、ＡＳＩＣ２の内部バスは、第１ＡＳＩＣ内部バス２５１と、第２ＡＳＩＣ内部バス２５２と、に分割され、ＡＳＩＣ２内にシリアルＩ／Ｆ２７１が新たに設けられる。シリアルＩ／Ｆ２７１は、高速シリアルＩ／Ｆライン１０を介してマルチコアＣＰＵ１に接続される。第１ＡＳＩＣ内部バス２５１には、サーボ制御部２１と、Ｉ／Ｏ通信マスタ２２と、Ｉ／Ｏ用ＲＡＭ２８と、シリアルＩ／Ｆ２７１が接続され、第２ＡＳＩＣ内部バス２５２には、残りのペリフェラル２３、ＬＣＤＣ３１、ＣＰＵコア３２、シリアルＩ／Ｆ２７２が接続される。さらに、シリアルＩ／Ｆ２７３および高速シリアルＩ／Ｆライン３０が除かれる。
【００４３】
実施例２に係る数値制御装置１０２では、マルチコアＣＰＵ１とＡＳＩＣ２は、２本の高速シリアルＩ／Ｆライン１０，２０で接続され、ＡＳＩＣ２内のバスは、高速シリアルＩ／Ｆライン１０，２０に接続される２つのＡＳＩＣ内部バスに分けられる。したがって、サーボ制御部２１とマルチコアＣＰＵ１の間のデータ通信（転送）およびＩ／Ｏ通信マスタ２２とマルチコアＣＰＵ１の間のデータ通信（転送）は、ペリフェラル２３およびＣＰＵコア３２とマルチコアＣＰＵ１の間のデータ通信に影響されずに行える。
【００４４】
実施例２では、マルチコアＣＰＵ１にマルチコアＤＳＰ３が設けられているため、移動指令値は、実施例１のようにサーボ制御部２１に書き込まれるのではなく、マルチコアＣＰＵ１に接続されたＤＲＡＭ１３やＣＰＵ内部のキャッシュに書き込まれ、マルチコアＤＳＰ３がそれにアクセスすることにより、マルチコアＤＳＰ３とマルチコアＣＰＵ１の主制御部を形成するＣＰＵコアとの間のデータ交換が行われる。
【００４５】
マルチコアＤＳＰ３は、移動指令値からアンプに対する電流指令値を生成し、高速シリアルＩ／Ｆライン１０、シリアルＩ／Ｆ２７１およびＡＳＩＣ内部バス２５１を介してサーボ制御部２１に送る。サーボ制御部２１は、サーボＩ／Ｆを介してサーボアンプに電流指令値を送る。また、サーボＩ／Ｆを介して得た電流センサの値やモーターフィードバック信号の値は、サーボ制御部２１に書き込まれる。マルチコアＤＳＰ３は、高速シリアルＩ／Ｆライン１０、シリアルＩ／Ｆ２７１およびＡＳＩＣ内部バス２５１を介してサーボ制御部２１に書き込まれた電流センサの値やフィードバック信号の値を元に、次の電流制御指令値を演算する。
【００４６】
実施例２の数値制御装置では、メイン制御部およびＰＬＣ部はマルチコアＣＰＵ１内のＣＰＵコアで実現され、さらにマルチコアＤＳＰ３はマルチコアＣＰＵ１に内蔵されているため、相互に密接に通信可能であり、サーボ制御の応答性を改善できる。
【００４７】
以上、本発明の実施例を説明したが、各種の変形例があり得るのは言うまでもない。例えば、各ＩＣにどのような機能部分を統合するか、ＡＳＩＣ内の複数のバスにそれぞれどのような機能部を接続するかは、仕様に応じて適宜定められるべきであり、それに応じて各種の変形例があり得る。
【符号の説明】
【００４８】
１    マルチコアＣＰＵ
２    ＡＳＩＣ
３    マルチコアＤＳＰ
１０，２０，３０    高速シリアルＩ／Ｆライン
２１    サーボ制御部
２２    Ｉ／Ｏ通信マスタ
２３    ペリフェラル
２６    サーボＩ／Ｆ
２９    シリアル通信スイッチ
３１    ＬＣＤＣ
３２    ＣＰＵコア
【図１】
2017097475.tif 000003
【図２】
2017097475.tif 000004
【図３】
2017097475.tif 000005
【図４】
2017097475.tif 000006