(57)【要約】【課題】基板を大型化することなく、容量値を増加させることのできるチップコンデンサを提供する。【解決手段】チップコンデンサ１は、基板２を含む。基板２上には、第１接続領域１０ａと、第１コンデンサ形成領域１０ｂとを含む第１導電体膜１０が配置されている。第１導電体膜１０上には、第１導電体膜１０を被覆するように誘電体膜１１が配置されている。誘電体膜１１上には、第２接続領域１２ａと、第２コンデンサ形成領域１２ｂとを含む第２導電体膜１２が配置されている。第１導電体膜１０の第１接続領域１０ａには、第１外部電極７が電気的に接続されており、第２導電体膜１２の前記第２接続領域１２ａには、第２外部電極８電気的に接続されている。この構成において、第２導電体膜１２の第２接続領域１２ａおよび第２コンデンサ形成領域１２ｂは、いずれも誘電体膜１１を挟んで第１導電体膜１０の第１コンデンサ形成領域１０ｂに対向している。【選択図】図２
2017195320.tif 000002
【特許請求の範囲】
【請求項１】
上面を有する基板と、
前記基板の上面の予め定められた領域に配置された第１導電体膜であって、第１接続領域と、第１コンデンサ形成領域とを含む第１導電体膜と、
前記第１導電体膜を被覆するように前記第１導電体膜上に配置された誘電体膜と、
前記誘電体膜上に配置された第２導電体膜であって、第２接続領域と、第２コンデンサ形成領域とを含む第２導電体膜と、
前記第１導電体膜の前記第１接続領域に電気的に接続された第１外部電極と、
前記第２導電体膜の前記第２接続領域に電気的に接続された第２外部電極とを含み、
前記第２導電体膜の前記第２接続領域および前記第２コンデンサ形成領域は、いずれも前記誘電体膜を挟んで前記第１導電体膜の前記第１コンデンサ形成領域に対向している、チップコンデンサ。
【請求項２】
前記第１導電体膜の前記第１接続領域に電気的に接続されるように、前記第１導電体膜の前記第１接続領域上に配置されたパッド膜をさらに含み、
前記第１外部電極は、前記パッド膜を介して前記第１導電体膜の前記第１接続領域に電気的に接続されている、請求項１に記載のチップコンデンサ。
【請求項３】
上面を有する基板と、
前記基板の上面の予め定められた領域に配置された第１導電体膜であって、第１接続領域と、第１コンデンサ形成領域とを含む第１導電体膜と、
前記第１導電体膜を被覆するように前記第１導電体膜上に配置された第１誘電体膜と、
前記第１誘電体膜上に配置された第２導電体膜であって、第２接続領域と、前記第１誘電体膜を挟んで前記第１導電体膜の前記第１コンデンサ形成領域に対向する第２コンデンサ形成領域とを含む第２導電体膜と、
前記第２導電体膜を被覆するように前記第２導電体膜上に配置された第２誘電体膜と、
前記第２誘電体膜上に配置された第３導電体膜であって、前記第１導電体膜の前記第１接続領域に電気的に接続された第３接続領域と、前記第２誘電体膜を挟んで前記第２導電体膜の前記第２コンデンサ形成領域に対向する第３コンデンサ形成領域とを含む第３導電体膜と、
前記第３導電体膜の前記第３接続領域に電気的に接続された第１外部電極と、
前記第２導電体膜の前記第２接続領域に電気的に接続された第２外部電極とを含む、チップコンデンサ。
【請求項４】
前記第２導電体膜の前記第２接続領域に電気的に接続されるように、前記基板と前記第２導電体膜の前記第２接続領域との間に配置された第１パッド膜と、
前記第１導電体膜の前記第１接続領域および前記第３導電体膜の前記第３接続領域に電気的に接続されるように、前記第１導電体膜の前記第１接続領域と前記第３導電体膜の前記第３接続領域との間に配置された第２パッド膜と、
前記第２導電体膜の前記第２接続領域に電気的に接続されるように、前記第２導電体膜の前記第２接続領域上に配置された第３パッド膜とをさらに含み、
前記第２外部電極は、前記第３パッド膜を介して前記第２導電体膜の前記第２接続領域に電気的に接続されている、請求項３に記載のチップコンデンサ。
【請求項５】
前記第２導電体膜が、２ｎ層目（ｎは自然数）に配置されており、
前記第３導電体膜が、２ｎ＋１層目（ｎは自然数）に配置されており、
前記基板の縦方向に複数のコンデンサ領域が積層配置されている、請求項３または４に記載のチップコンデンサ。
【請求項６】
前記第１外部電極は、前記基板の上面から側面に回り込むように形成されており、
前記第２外部電極は、前記基板の上面から側面に回り込むように形成されている、請求項１〜５のいずれか一項に記載のチップコンデンサ。
【請求項７】
前記基板は平面視において矩形状であり、
前記第１外部電極は、前記基板の端部において前記基板の三方の側面を被覆するように形成されており、
前記第２外部電極は、前記基板における前記第１外部電極が配置された端部とは反対側の端部において前記基板の三方の側面を被覆するように形成されている、請求項６に記載のチップコンデンサ。
【請求項８】
前記基板の上面に形成された絶縁膜をさらに含み、
前記第１導電体膜は、前記絶縁膜上に配置されている、請求項１〜７のいずれか一項に記載のチップコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップコンデンサに関する。
【背景技術】
【０００２】
特許文献１には、誘電体セラミック層と、当該誘電体セラミック層を挟んで静電容量を形成する複数の内部電極と、各内部電極に接続された外部電極とを備えた積層セラミックコンデンサが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３４７７８２号公報
【発明の概要】
【０００４】
本願発明者らは、基板の上面にコンデンサが形成された構成を有するチップコンデンサを検討している。チップコンデンサの分野では、基板の小型化と、容量値の増大とが求められているという課題がある。
そこで、本発明は、基板を大型化することなく、容量値を増加させることのできるチップコンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一局面に係るチップコンデンサは、上面を有する基板と、前記基板の上面の予め定められた領域に配置された第１導電体膜であって、第１接続領域と、第１コンデンサ形成領域とを含む第１導電体膜と、前記第１導電体膜を被覆するように前記第１導電体膜上に配置された誘電体膜と、前記誘電体膜上に配置された第２導電体膜であって、第２接続領域と、第２コンデンサ形成領域とを含む第２導電体膜と、前記第１導電体膜の前記第１接続領域に電気的に接続された第１外部電極と、前記第２導電体膜の前記第２接続領域に電気的に接続された第２外部電極とを含み、前記第２導電体膜の前記第２接続領域および前記第２コンデンサ形成領域は、いずれも前記誘電体膜を挟んで前記第１導電体膜の前記第１コンデンサ形成領域に対向している。
【０００６】
本発明の他の局面に係るチップコンデンサは、上面を有する基板と、前記基板の上面の予め定められた領域に配置された第１導電体膜であって、第１接続領域と、第１コンデンサ形成領域とを含む第１導電体膜と、前記第１導電体膜を被覆するように前記第１導電体膜上に配置された第１誘電体膜と、前記第１誘電体膜上に配置された第２導電体膜であって、第２接続領域と、前記第１誘電体膜を挟んで前記第１導電体膜の前記第１コンデンサ形成領域に対向する第２コンデンサ形成領域とを含む第２導電体膜と、前記第２導電体膜を被覆するように前記第２導電体膜上に配置された第２誘電体膜と、前記第２誘電体膜上に配置された第３導電体膜であって、前記第１導電体膜の前記第１接続領域に電気的に接続された第３接続領域と、前記第２誘電体膜を挟んで前記第２導電体膜の前記第２コンデンサ形成領域に対向する第３コンデンサ形成領域とを含む第３導電体膜と、前記第３導電体膜の前記第３接続領域に電気的に接続された第１外部電極と、前記第２導電体膜の前記第２接続領域に電気的に接続された第２外部電極とを含む。
【発明の効果】
【０００７】
本発明の一局面に係るチップコンデンサは、第１導電体膜、誘電体膜および第２導電体膜の積層膜の一部が、第２外部電極の下方の領域に拡張して配置された構成とされている。これにより、第２外部電極の下方の領域にコンデンサ領域を形成できる。その結果、基板の上面という限られた面積を有効活用できるから、基板を大型化せずとも容量値を増加させることができる。
【０００８】
本発明の他の局面に係るチップコンデンサによれば、導電体膜と誘電体膜とが交互に積層された多層積層構造を有するチップコンデンサを提供できる。導電体膜と誘電体膜とが交互に積層された多層積層構造にすることにより、コンデンサ領域を基板の上面に対して垂直な縦方向にコンデンサ領域を作り込むことができる。その結果、基板を大型化せずとも容量値を増加させることができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の第１実施形態に係るチップコンデンサの一部切欠き斜視図である。
【図２】図２は、図１に示されるII-II線に沿う縦断面図である。
【図３】図３は、図２に示されるIII-III線に沿う横断面図である。
【図４】図４は、図２に示されるIV-IV線に沿う横断面図である。
【図５】図５は、第１実施形態の変形例に係るチップコンデンサの一部切欠き斜視図である。
【図６】図６は、図５に示されるVI-VI線に沿う縦断面図である。
【図７】図７は、図５に示されるVII-VII線に沿う縦断面図である。
【図８】図８は、本発明の第２実施形態に係るチップコンデンサの一部切欠き斜視図である。
【図９】図９は、図８に示されるIX-IX線に沿う縦断面図である。
【図１０】図１０は、図９に示されるX-X線に沿う横断面図である。
【図１１】図１１は、図９に示されるXI-XI線に沿う横断面図である。
【図１２】図１２は、図９に示されるXII-XII線に沿う横断面図である。
【図１３】図１３は、第２実施形態の変形例に係るチップコンデンサの一部切欠き斜視図である。
【図１４】図１４は、図１３に示されるXIV-XIV線に沿う縦断面図である。
【図１５】図１５は、図１３に示されるXV-XV線に沿う縦断面図である。
【図１６】図１６は、本発明の第３実施形態に係るチップコンデンサの縦断面図である。
【図１７】図１７は、図１に示されるチップコンデンサの変形例を示す縦断面図である。
【発明を実施するための形態】
【００１０】
以下では、本発明の複数の実施形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係るチップコンデンサ１の一部切欠き斜視図である。図２は、図１に示されるII-II線に沿う縦断面図である。図３および図４は、それぞれ図２に示されるIII-III線およびIV-IV線に沿う横断面図である。
【００１１】
図１および図２に示されるように、チップコンデンサ１は、いわゆる０６０３（０．６ｍｍ×０．３ｍｍ）チップ、０４０２（０．４ｍｍ×０．２ｍｍ）チップ、０３０１５（０．３ｍｍ×０．１５ｍｍ）チップ等と称される微小なチップ部品であり、チップ本体を構成する基板２を含む。基板２は、平面視長方形状の上面３と、上面３の反対側に位置し、上面３と略同一形状の下面４と、上面３および下面４を接続する４つの側面５とを含む。以下では、４つの側面５のうち、長手方向に沿う側面５を長手側面５ａといい、短手方向に沿う側面５を短手側面５ｂという。
【００１２】
基板２の長手側面５ａの長さＬは、たとえば０．３ｍｍ以上０．６ｍｍ以下である。基板２の短手側面５ｂの長さＤは、たとえば０．１５ｍｍ以上０．３ｍｍ以下である。基板２の厚さＴは、たとえば０．１ｍｍ以上０．２ｍｍ以下である。基板２の各コーナー部６は、平面視で面取りされたラウンド形状であってもよい。ラウンド形状であれば、その周方向に沿って外力を分散させることができるから、コーナー部６のクラックの発生を抑制できる。
【００１３】
基板２の一端部２ａ側における上面３上には、第１外部電極７が配置されており、基板２の他端部２ｂ側における上面３上には、第２外部電極８が配置されている。第１外部電極７および第２外部電極８は、いずれも、基板２の短手側面５ｂに沿って、平面視長方形状に形成されている。
図２〜図４に示されるように、本実施形態に係るチップコンデンサ１の特徴は、第１外部電極７と第２外部電極８との間の領域に第１コンデンサ領域Ｃ１が形成されていることに加えて、第２外部電極８の下方（直下）の領域に第２コンデンサ領域Ｃ２が拡張されて形成されていることである。本実施形態は、係る構成を具備することにより、基板２の上面３という限られた面積内において容量値の増大を図ることが可能となるチップコンデンサ１を提供しようとするものである。以下、図２〜図４を参照して、チップコンデンサ１の具体的な構成を説明する。
【００１４】
基板２の上面３には、当該基板２の上面３全域を被覆するように絶縁膜９が配置されている。絶縁膜９は、ＳｉＯ２膜やＳｉＮ膜であってもよい。絶縁膜９上には、第１導電体膜１０が配置されている。
図２および図３に示されるように、第１導電体膜１０は、絶縁膜９の予め定められた領域に配置されている。第１導電体膜１０は、基板２の一端部２ａ側から他端部２ｂ側に向けて延びる平面視矩形状（本実施形態では長方形状）に形成されており、基板２の一端部２ａ側に配置された第１接続領域１０ａと、基板２の内方領域側に配置された第１コンデンサ形成領域１０ｂとを一体的に含む。
【００１５】
第１導電体膜１０の第１接続領域１０ａは、第１外部電極７の直下の領域に配置されており、基板２の短手方向に沿う平面視矩形状（本実施形態では長方形状）に形成されている。第１導電体膜１０の第１コンデンサ形成領域１０ｂは、第１導電体膜１０の第１接続領域１０ａから第２外部電極８側に向かって引き出されており、第１外部電極７と第２外部電極８との間の領域に加えて、第２外部電極８の直下の領域に配置されている。第１導電体膜１０上には、誘電体膜１１が配置されている。
【００１６】
誘電体膜１１は、第１導電体膜１０の全域を被覆するように絶縁膜９上に配置されている。誘電体膜１１は、ＳｉＯ２膜やＳｉＮ膜であってもよい。誘電体膜１１は、基板２側からこの順に形成された酸化膜（ＳｉＯ２膜）／窒化膜（ＳｉＮ膜）／酸化膜（ＳｉＯ２膜）を含むＯＮＯ膜であってもよい。誘電体膜１１上には、第２導電体膜１２とパッド膜１３とが配置されている。
【００１７】
図２および図４に示されるように、第２導電体膜１２は、基板２の他端部２ｂ側から一端部２ａ側に向けて延びる平面視矩形状（本実施形態では長方形状）に形成されており、基板２の他端部２ｂ側に配置された第２接続領域１２ａと、基板２の内方領域側に配置された第２コンデンサ形成領域１２ｂとを一体的に含む。
第２導電体膜１２の第２接続領域１２ａは、第２外部電極８の直下の領域において誘電体膜１１に接するように当該誘電体膜１１上に配置されており、基板２の短手方向に沿う平面視矩形状（本実施形態では長方形状）に形成されている。第２接続領域１２ａは、誘電体膜１１を挟んで第１導電体膜１０の第１コンデンサ形成領域１０ｂに対向している。
【００１８】
第２導電体膜１２の第２コンデンサ形成領域１２ｂは、第２導電体膜１２の第２接続領域１２ａから第１外部電極７側に向かって引き出されており、第１外部電極７と第２外部電極８との間の領域を被覆している。第２コンデンサ形成領域１２ｂは、誘電体膜１１を挟んで第１コンデンサ形成領域１０ｂに対向している。第２コンデンサ形成領域１２ｂの第１外部電極７側の端部は、平面視において、第１外部電極７外の領域に配置されている。
【００１９】
パッド膜１３は、第２導電体膜１２から電気的に絶縁されるように当該第２導電体膜１２から一定の間隔を空けて誘電体膜１１上に配置されている。パッド膜１３は、第１外部電極７の直下の領域に配置されており、基板２の短手側面５ｂに沿って平面視矩形状（本実施形態では長方形状）に形成されている。パッド膜１３は、第１導電体膜１０の第１接続領域１０ａを選択的に露出させるように誘電体膜１１に形成されたビアホール１４を介して、第１導電体膜１０に電気的に接続されている。
【００２０】
図２に示されるように、第１導電体膜１０、誘電体膜１１および第２導電体膜１２の積層膜は、第１外部電極７と第２外部電極８との間の領域に加えて、第２外部電極８の直下の領域にも配置されている。これにより、第１外部電極７と第２外部電極８との間の領域に第１コンデンサ領域Ｃ１が形成され、第２外部電極８の直下の領域に第２コンデンサ領域Ｃ２が形成されている。この第２外部電極８の直下の領域に形成された第２コンデンサ領域Ｃ２によって、基板２の上面３という限られた面積内において、基板２を大型化せずとも容量値を増加させることが可能となる。
【００２１】
第１導電体膜１０、第２導電体膜１２およびパッド膜１３の材料について補足する。第１導電体膜１０、第２導電体膜１２およびパッド膜１３は、ＣｕやＡｌを含む導電材料、たとえばＣｕ，Ａｌ，ＡｌＳｉまたはＡｌＣｕからなっていてもよい。
図２に示されるように、誘電体膜１１上には、第２導電体膜１２とパッド膜１３とを被覆するように、第１パッシベーション膜１６が配置されている。第１パッシベーション膜１６は、ＳｉＯ２膜またはＳｉＮ膜であってもよい。第１パッシベーション膜１６上には、樹脂膜１７が配置されている。樹脂膜１７は、ポリイミドであってもよい。第１パッシベーション膜１６および樹脂膜１７には、パッド膜１３の縁部を除く領域を第１パッド領域１８として露出させる第１パッド開口１９と、第２導電体膜１２の第２接続領域１２ａを第２パッド領域２０として選択的に露出させる第２パッド開口２１とが形成されている。
【００２２】
第１パッド開口１９内には、第１外部電極７が配置されている。第１外部電極７は、第１パッド開口１９内において第１パッド領域１８に電気的に接続されている。これにより、第１外部電極７は、パッド膜１３を介して第１導電体膜１０に電気的に接続されている。第２パッド開口２１内には、第２外部電極８が配置されている。第２外部電極８は、第２パッド開口２１内において第２パッド領域２０に電気的に接続されている。これにより、第２外部電極８は、第２導電体膜１２に電気的に接続されている。
【００２３】
第１外部電極７は、樹脂膜１７から突出するように形成されており、当該樹脂膜１７を被覆する被覆部７ａを有している。同様に、第２外部電極８は、樹脂膜１７から突出するように形成されており、当該樹脂膜１７を被覆する被覆部８ａを有している。第１外部電極７および第２外部電極８は、いずれも基板２側から順に積層されたＮｉ膜と、Ｐｄ膜と、Ａｕ膜とを含むＮｉ／Ｐｄ／Ａｕ積層膜であってもよい。
【００２４】
図２〜図４に示されるように、基板２の側面５には、当該側面５全域を被覆するように第２パッシベーション膜２２が配置されている。第２パッシベーション膜２２は、ＳｉＯ２膜またはＳｉＮ膜であってもよい。
以上、チップコンデンサ１によれば、第１外部電極７と第２外部電極８との間の領域に第１コンデンサ領域Ｃ１が形成されているのに加えて、第２外部電極８の下方（直下）の領域まで拡張して第２コンデンサ領域Ｃ２が形成されている。これにより、基板２の上面３という限られた面積を有効活用できるから、基板２を大型化せずとも容量値を増加させることができる。
【００２５】
また、チップコンデンサ１は、第１導電体膜１０の第１接続領域１０ａと第２外部電極８との間に配置されたパッド膜１３を含む。このパッド膜１３は、第２導電体膜１２と同一の層に配置されている。これにより、第１外部電極７および第２外部電極８の高さバラツキを抑制できるから、チップコンデンサ１を良好に実装することが可能となる。
＜第１実施形態の変形例＞
図５は、第１実施形態の変形例に係るチップコンデンサ３１の一部切欠き斜視図である。図６および図７は、それぞれ図５に示されるVI-VI線およびVII-VII線に沿う縦断面図である。図５〜図７において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して、説明を省略する。
【００２６】
図５〜図７に示されるように、前述の基板２の一端部２ａ側における上面３には、第１外部電極３２が配置されており、基板２の他端部２ｂ側における上面３には、第２外部電極３３が配置されている。第１外部電極３２および第２外部電極３３は、いずれも、基板２の短手側面５ｂに沿って、平面視長方形状に形成されている。第１外部電極３２は、基板２の上面３上から長手側面５ａおよび短手側面５ｂに回り込み、基板２の三方の側面５を被覆する被覆部３２ａを有している。同様に、第２外部電極３３は、基板２の上面３上から長手側面５ａおよび短手側面５ｂに回り込み、基板２の三方の側面５を被覆する被覆部３３ａを有している。
【００２７】
誘電体膜１１上には、前述の第１パッシベーション膜１６と樹脂膜１７とが形成されている。第１パッシベーション膜１６および樹脂膜１７には、パッド膜１３の第２外部電極３３側の縁部を除く領域を第１パッド領域３４として露出させる第１切欠部３５と、第２導電体膜１２の第２接続領域１２ａの第１外部電極３２側の縁部を除く領域を第２パッド領域３６として選択的に露出させる第２切欠部３７とが形成されている。これら第１切欠部３５および第２切欠部３７により、基板２の内方側の領域のみが第１パッシベーション膜１６および樹脂膜１７により被覆された構成とされている。
【００２８】
第１切欠部３５から露出する第１パッド領域３４上には、当該第１パッド領域３４に電気的に接続されるように第１外部電極３２が配置されている。これにより、第１外部電極３２は、パッド膜１３を介して第１導電体膜１０に電気的に接続されている。第２切欠部３７から露出する第２パッド領域３６上には、当該第２パッド領域３６に電気的に接続されるように第２外部電極３３が配置されている。これにより、第２外部電極３３は、第２導電体膜１２に電気的に接続されている。
【００２９】
第１外部電極３２は、樹脂膜１７から突出するように形成されており、当該樹脂膜１７を被覆する被覆部３２ｂを有している。同様に、第２外部電極３３は、樹脂膜１７から突出するように形成されており、当該樹脂膜１７を被覆する被覆部３３ｂを有している。第１外部電極３２および第２外部電極３３は、基板２側から順に積層されたＮｉ膜と、Ｐｄ膜と、Ａｕ膜とを含むＮｉ／Ｐｄ／Ａｕ積層膜であってもよい。
【００３０】
以上、チップコンデンサ３１は、基板２の側面５に回り込むように形成された第１外部電極３２と、基板２の側面５に回り込むように形成された第２外部電極３３とを含む。これにより、第１外部電極３２および第２外部電極３３に対する導電性接合材（たとえば半田）の接着面積を増加させることができるから、実装状態におけるチップコンデンサ３１の接続強度を高めることができる。さらに、実装状態では、基板２の３つの側面５を被覆する第１外部電極３２および第２外部電極３３によって、三方向からチップコンデンサ３１を保持することが可能となるから、チップコンデンサ３１の実装形状を一層安定化させることができる。
【００３１】
＜第２実施形態＞
図８は、本発明の第２実施形態に係るチップコンデンサ４１の一部切欠き斜視図である。図９は、図８に示されるIX-IX線に沿う縦断面図である。図１０〜図１２は、それぞれ、図９に示されるX-X線、XI-XI線およびXII-XII線に沿う横断面図である。図８〜図１２において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して、説明を省略する。
【００３２】
図８〜図１２に示されるように、チップコンデンサ４１は、いわゆる０６０３チップ、０４０２チップ、０３０１５チップ等と称される微小なチップ部品であり、前述の基板２を含む。基板２の一端部２ａ側における上面３には、前述の第１外部電極７が配置されており、基板２の他端部２ｂ側における上面３には、前述の第２外部電極８が配置されている（図１等も併せて参照）。
【００３３】
図８〜図１２に示されるように、本実施形態に係るチップコンデンサ４１の特徴は、導電体膜と誘電体膜とが、基板２の上面３に垂直な縦方向に交互に複数積層された多層積層構造を有していることである。本実施形態は、係る構成を具備することにより、基板２の上面３という限られた面積内において容量値の増大を図ることが可能となるチップコンデンサ４１を提供しようとするものである。以下、図８〜図１２を参照して、チップコンデンサ４１の具体的な構成を説明する。
【００３４】
基板２の上面３上には、当該基板２の上面３全域を被覆するように前述の絶縁膜９が配置されている。絶縁膜９上には、第１導電体膜４２と第１パッド膜４３とが配置されている。
図９および図１０に示されるように、第１導電体膜４２は、絶縁膜９の予め定められた領域に配置されている。第１導電体膜４２は、基板２の一端部２ａ側から他端部２ｂ側に向けて延びる平面視矩形状（本実施形態では長方形状）に形成されており、基板２の一端部２ａを被覆する第１接続領域４２ａと、基板２の内方領域を被覆する第１コンデンサ形成領域４２ｂとを一体的に含む。
【００３５】
第１導電体膜４２の第１接続領域４２ａは、第１外部電極７の直下の領域に配置されており、基板２の短手方向に沿う平面視矩形状（本実施形態では長方形状）に形成されている。第１導電体膜４２の第１コンデンサ形成領域４２ｂは、第１導電体膜４２の第１接続領域４２ａから第２外部電極８側に向かって引き出されており、第１外部電極７と第２外部電極８との間の領域を被覆している。第１コンデンサ形成領域４２ｂの第２外部電極８側の端部は、平面視において第２外部電極８外の領域に配置されていてもよいし、平面視において第２外部電極８の一部と重なっていてもよい。
【００３６】
第１パッド膜４３は、第１導電体膜４２から電気的に絶縁されるように当該第１導電体膜４２から一定の間隔を空けて絶縁膜９上に配置されている。第１パッド膜４３は、第２外部電極８の直下の領域に配置されており、基板２の短手側面５ｂに沿って平面視矩形状（本実施形態では長方形状）に形成されている。絶縁膜９上には、第１誘電体膜４４が配置されている。
【００３７】
図９に示されるように、第１誘電体膜４４は、第１導電体膜４２および第１パッド膜４３を一括して被覆するように絶縁膜９上に配置されている。第１誘電体膜４４は、ＳｉＯ２膜やＳｉＮ膜であってもよい。第１誘電体膜４４は、基板２側からこの順に形成された酸化膜（ＳｉＯ２膜）／窒化膜（ＳｉＮ膜）／酸化膜（ＳｉＯ２膜）を含むＯＮＯ膜であってもよい。第１誘電体膜４４上には、第２導電体膜４５と第２パッド膜４６とが配置されている。
【００３８】
図９および図１１に示されるように、第２導電体膜４５は、基板２の他端部２ｂ側から一端部２ａ側に向けて延びる平面視矩形状（本実施形態では長方形状）に形成されており、基板２の他端部２ｂ側に配置された第２接続領域４５ａと、基板２の内方領域側に配置された第２コンデンサ形成領域４５ｂとを一体的に含む。
第２導電体膜４５の第２接続領域４５ａは、第２外部電極８の直下の領域に配置されており、基板２の短手方向に沿う平面視矩形状（本実施形態では長方形状）に形成されている。第２接続領域４５ａは、第１パッド膜４３を選択的に露出させるように第１誘電体膜４４に形成されたビアホール４７を介して当該第１パッド膜４３に電気的に接続されている。なお、他の形態として、第２導電体膜４５の第２接続領域４５ａがビアホール４７を介して第１パッド膜４３に電気的に接続されていない構成が採用されてもよい。この場合、第２導電体膜４５の第２接続領域４５ａは、第１誘電体膜４４を挟んで第１パッド膜４３に対向する構成となる。
【００３９】
第２導電体膜４５の第２コンデンサ形成領域４５ｂは、第２導電体膜４５の第２接続領域４５ａから第１外部電極７側に向かって引き出されており、第１外部電極７と第２外部電極８との間の領域を被覆している。第２コンデンサ形成領域４５ｂは、第１誘電体膜４４を挟んで第１コンデンサ形成領域４２ｂに対向している。第２コンデンサ形成領域４５ｂの第１外部電極７側の端部は、平面視において第１外部電極７外の領域に配置されていてもよいし、平面視において第１外部電極７の一部と重なっていてもよい。
【００４０】
第２パッド膜４６は、第２導電体膜４５から電気的に絶縁されるように当該第２導電体膜４５から一定の間隔を空けて第１誘電体膜４４上に配置されている。第２パッド膜４６は、第１外部電極７の直下の領域に配置されており、基板２の短手側面５ｂに沿って平面視矩形状（本実施形態では長方形状）に形成されている。第２パッド膜４６は、第１導電体膜４２の第１接続領域４２ａを選択的に露出させるように第１誘電体膜４４に形成されたビアホール４８を介して、第１導電体膜４２の第１接続領域４２ａに電気的に接続されている。第１誘電体膜４４上には、第２誘電体膜４９が配置されている。
【００４１】
図９に示されるように、第２誘電体膜４９は、第２導電体膜４５および第２パッド膜４６を一括して被覆するように第１誘電体膜４４上に配置されている。第２誘電体膜４９は、ＳｉＯ２膜やＳｉＮ膜であってもよい。第２誘電体膜４９は、基板２側からこの順に形成された酸化膜（ＳｉＯ２膜）／窒化膜（ＳｉＮ膜）／酸化膜（ＳｉＯ２膜）を含むＯＮＯ膜であってもよい。第２誘電体膜４９上には、第３導電体膜５０と第３パッド膜５１とが配置されている。
【００４２】
図９および図１２に示されるように、第３導電体膜５０は、第２誘電体膜４９の上面の予め定められた領域を被覆するように第２誘電体膜４９上に配置されている。第３導電体膜５０は、基板２の一端部２ａ側から他端部２ｂ側に向けて延びる平面視矩形状（本実施形態では長方形状）に形成されており、基板２の一端部２ａ側に配置された第３接続領域５０ａと、基板２の内方領域側に配置された第３コンデンサ形成領域５０ｂとを一体的に含む。
【００４３】
第３導電体膜５０の第３接続領域５０ａは、第１外部電極７の直下の領域に配置されており、基板２の短手方向に沿う平面視矩形状（本実施形態では長方形状）に形成されている。第３接続領域５０ａは、第２パッド膜４６を選択的に露出させるように第２誘電体膜４９に形成されたビアホール５２を介して、第２パッド膜４６に電気的に接続されている。
【００４４】
第３導電体膜５０の第３コンデンサ形成領域５０ｂは、第３導電体膜５０の第３接続領域５０ａから第２外部電極８側に向かって引き出されており、第１外部電極７と第２外部電極８との間の領域を被覆している。第３コンデンサ形成領域５０ｂの第２外部電極８側の端部は、平面視において第２外部電極８外の領域に配置されていてもよいし、平面視において第２外部電極８の一部と重なっていてもよい。
【００４５】
第３パッド膜５１は、第３導電体膜５０から電気的に絶縁されるように当該第３導電体膜５０から一定の間隔を空けて第２誘電体膜４９上に配置されている。第３パッド膜５１は、第２外部電極８の直下の領域に配置されており、基板２の短手側面５ｂに沿って平面視矩形状（本実施形態では長方形状）に形成されている。第３パッド膜５１は、第２導電体膜４５の第２接続領域４５ａを選択的に露出させるように第２誘電体膜４９に形成されたビアホール５３を介して、第２導電体膜４５の第２接続領域４５ａに電気的に接続されている。
【００４６】
図９に示されるように、第１導電体膜４２、第１誘電体膜４４および第２導電体膜４５の積層膜により、第１コンデンサ領域Ｃ１１が形成され、第２導電体膜４５、第２誘電体膜４９および第３導電体膜５０の積層膜により、第２コンデンサ領域Ｃ１２が形成されている。したがって、本実施形態では、第１コンデンサ領域Ｃ１１および第２コンデンサ領域Ｃ１２が、基板２の上面３に垂直な縦方向に積層されることによって、基板２を大型化せずに容量値の増加が図られている。
【００４７】
第１導電体膜４２、第１パッド膜４３、第２導電体膜４５、第２パッド膜４６、第３導電体膜５０および第３パッド膜５１の材料について補足する。第１導電体膜４２、第１パッド膜４３、第２導電体膜４５、第２パッド膜４６、第３導電体膜５０および第３パッド膜５１は、ＣｕやＡｌを含む導電材料、たとえばＣｕ，Ａｌ，ＡｌＳｉまたはＡｌＣｕからなっていてもよい。
【００４８】
図９を再度参照して、第２誘電体膜４９上には、第３導電体膜５０と第３パッド膜５１とを被覆するように、前述の第１パッシベーション膜１６が配置されている。第１パッシベーション膜１６上には、前述の樹脂膜１７が配置されている。また、基板２の側面５には、前述の第２パッシベーション膜２２が配置されている。第１パッシベーション膜１６および樹脂膜１７には、第３導電体膜５０の第３接続領域５０ａを第１パッド領域５６として選択的に露出させる第１パッド開口５７と、第３パッド膜５１の縁部を除く領域を第２パッド領域５８として露出させる第２パッド開口５９とが形成されている。
【００４９】
第１パッド開口５７内には、第１外部電極７が配置されている。第１外部電極７は、第１パッド開口５７内において第１パッド領域５６に電気的に接続されている。これにより、第１外部電極７は、第２パッド膜４６を介して第１導電体膜４２および第３導電体膜５０に電気的に接続されている。第２パッド開口５９内には、第２外部電極８が配置されている。第２外部電極８は、第２パッド開口５９内において第２パッド領域５８に電気的に接続されている。これにより、第２外部電極８は、第３パッド膜５１を介して第２導電体膜４５に電気的に接続されている。
【００５０】
以上、チップコンデンサ４１によれば、第１導電体膜４２、第１誘電体膜４４、第２導電体膜４５、第２誘電体膜４９および第３導電体膜５０が、基板２の上面３に垂直な縦方向にこの順に積層された多層積層構造を有している。係る多層積層構造とすることにより、基板２の上面３に対して垂直な縦方向に第１コンデンサ領域Ｃ１１および第２コンデンサ領域Ｃ１２を作り込むことができるから、基板２を大型化せずとも容量値を増加させることができる。
【００５１】
また、チップコンデンサ４１は、基板２と第２導電体膜４５の第２接続領域４５ａとの間に配置された第１パッド膜４３と、第１導電体膜４２の第１接続領域４２ａと第３導電体膜５０の第３接続領域５０ａとの間に配置された第２パッド膜４６と、第２導電体膜４５の第２接続領域４５ａと第２外部電極８との間に配置された第３パッド膜５１とを含む。これにより、良好な平坦性を確保しつつ、第１導電体膜４２、第１誘電体膜４４、第２導電体膜４５、第２誘電体膜４９および第３導電体膜５０を形成できる。また、これにより、第１外部電極７および第２外部電極８の高さバラツキを抑制できる。その結果、設計値に対するズレを抑制しつつ容量値を良好に増加させることができる。
【００５２】
なお、本実施形態では、導電体膜（第１導電体膜４２、第２導電体膜４５および第３導電体膜５０）について見ると、第１導電体膜４２が第１層目に配置され、第２導電体膜４５が第２層目に配置され、第３導電体膜５０が第３層目に配置された構成を有している。しかし、導電体膜がＮ層（Ｎは３以上の自然数）積層された構成が採用されてもよい。この場合、３層目以降は、第２導電体膜４５（および第２パッド膜４６）と第３導電体膜５０（および第３パッド膜５１）とが第２誘電体膜４９を挟んで交互に積層された構成となる。つまり、２ｎ層目（ｎは自然数）に第２導電体膜４５（および第２パッド膜４６）が配置され、２ｎ＋１層目（ｎは自然数）に第３導電体膜５０および第３パッド膜５１が配置された構成となる。
【００５３】
＜第２実施形態の変形例＞
図１３は、第２実施形態の変形例に係るチップコンデンサ６１の一部切欠き斜視図である。図１４は、図１３に示されるXIV-XIV線に沿う縦断面図である。図１５は、図１３に示されるXV-XV線に沿う縦断面図である。図１３〜図１５において、前述の第２実施形態において述べた構成と同様の構成については、同一の参照符号を付して、説明を省略する。
【００５４】
図１３〜図１５に示されるように、前述の基板２の一端部２ａ側に位置する上面３には、第１外部電極６２が配置されており、基板２の上面３における他端部２ｂ側には、第２外部電極６３が配置されている。第１外部電極６２および第２外部電極６３は、いずれも、基板２の短手側面５ｂに沿って、平面視長方形状に形成されている。第１外部電極６２は、基板２の上面３上から長手側面５ａおよび短手側面５ｂに回り込み、基板２の三方の側面５を被覆する被覆部６２ａを有している。同様に、第２外部電極６３は、基板２の上面３上から長手側面５ａおよび短手側面５ｂに回り込み、基板２の三方の側面５を被覆する被覆部６３ａを有している。
【００５５】
第２誘電体膜４９上には、前述の第１パッシベーション膜１６と樹脂膜１７とが形成されている。第１パッシベーション膜１６および樹脂膜１７には、第３導電体膜５０の第３接続領域５０ａの第２外部電極６３側の縁部を除く領域を第１パッド領域６４として選択的に露出させる第１切欠部６５と、第３パッド膜５１の第１外部電極６２側の縁部を除く領域を第２パッド領域６６として露出させる第２切欠部６７とが形成されている。これら第１切欠部６５および第２切欠部６７により、基板２の内方側の領域のみが第１パッシベーション膜１６および樹脂膜１７により被覆された構成とされている。
【００５６】
第１切欠部６５から露出する第１パッド領域６４上には、当該第１パッド領域６４に電気的に接続されるように第１外部電極６２が配置されている。これにより、第１外部電極６２は、第２パッド膜４６を介して第１導電体膜４２および第３導電体膜５０に電気的に接続されている。第２切欠部６７から露出する第２パッド領域６６上には、当該第２パッド領域６６に電気的に接続されるように第２外部電極６３が配置されている。これにより、第２外部電極６３は、第３パッド膜５１を介して第２導電体膜４５に電気的に接続されている。
【００５７】
第１外部電極６２は、樹脂膜１７から突出するように形成されており、当該樹脂膜１７を被覆する被覆部６２ｂを有している。同様に、第２外部電極６３は、樹脂膜１７から突出するように形成されており、当該樹脂膜１７を被覆する被覆部６３ｂを有している。第１外部電極６２および第２外部電極６３は、基板２側から順に積層されたＮｉ膜と、Ｐｄ膜と、Ａｕ膜とを含むＮｉ／Ｐｄ／Ａｕ積層膜であってもよい。
【００５８】
以上、チップコンデンサ６１によれば、前述の第２実施形態に係るチップコンデンサ３１と同様の効果を奏することができる。また、チップコンデンサ６１は、基板２の側面５に回り込むように形成された第１外部電極６２と、基板２の側面５に回り込むように形成された第２外部電極６３とを含む。
これにより、第１外部電極６２および第２外部電極６３に対する導電性接合材（たとえば半田）の接着面積を増加させることができるから、実装状態におけるチップコンデンサ６１の接続強度を高めることができる。さらに、実装状態では、基板２の３つの側面５を被覆する第１外部電極６２および第２外部電極６３によって、三方向からチップコンデンサ６１を保持することが可能となるから、チップコンデンサ６１の実装形状を一層安定化させることができる。
【００５９】
＜第３実施形態＞
図１６は、本発明の第３実施形態に係るチップコンデンサ７１の縦断面図である。第３実施形態に係るチップコンデンサ７１が前述の第１実施形態に係るチップコンデンサ１と異なる点は、第１導電体膜１０と誘電体膜１１との間に、バリアメタル膜７２が形成されている点である。チップコンデンサ７１におけるその他の構成は、前述の第１実施形態に係るチップコンデンサ１の構成と同様であるので、同一の参照符号を付して、説明を省略する。
【００６０】
バリアメタル膜７２は、第１導電体膜１０の平面形状に整合する平面形状を有しており、これにより、バリアメタル膜７２は、第１導電体膜１０の全域を被覆している。バリアメタル膜７２の厚さは、第１導電体膜１０の厚さよりも小さい。バリアメタル膜７２の厚さは、たとえば第１導電体膜１０の厚さの０．０１倍〜０．１倍程度である。第１導電体膜１０の厚さは、たとえば１０００Å以上３００００Å以下であり、バリアメタル膜７２の厚さは、たとえば１００Å以上３０００Å以下である。バリアメタル膜７２の材料としては、Ｔｉ，ＴｉＮ，Ｗ，ＴｉＷ等を例示できる。
【００６１】
第１導電体膜１０の上面には、しばしばヒロック（hillock）と称される微細な凹凸が形成されることがある。本実施形態のチップコンデンサ７１によれば、第１導電体膜１０の上面におけるヒロックを埋め、平坦な上面を有するバリアメタル膜７２が当該第１導電体膜１０の上面に形成されている。これにより、第１導電体膜１０上の構成の平坦性をより一層向上できる。
【００６２】
また、第１導電体膜１０と誘電体膜１１との間に介在するバリアメタル膜７２により、誘電体膜１１がヒロックに入り込むのを抑制できる。これにより、ヒロックに起因する不所望かつ局所的な電界集中を抑制できるから、ブレイクダウン電圧および静電破壊耐量を向上させることが可能となる。このように、本実施形態では、大容量化に加えて高耐圧化を図ることが可能となるチップコンデンサ７１を提供できる。
【００６３】
なお、導電体膜と誘電体膜との間にバリアメタル膜７２が形成された本実施形態の構成は、前述の各実施形態および各変形例に係るチップコンデンサ１，３１，４１，６１にも適用できる。
以上、本発明の実施形態について説明したが、本発明の実施形態はさらに他の形態で実施することもできる。
【００６４】
たとえば、前述の各実施形態および各変形例において、基板２は、半導体基板（シリコン基板）であってもよいし、ガラス（ＳｉＯ２）や樹脂（たとえばエポキシ樹脂）からなる絶縁性基板であってもよい。基板２が絶縁性基板からなる場合、前述の第１実施形態に係るチップコンデンサ１の変形例を示す図１７のように、第１導電体膜１０が、基板２の上面３に接するように当該基板２上に配置されていてもよい。むろん、第１実施形態以外の各実施形態および各変形例においても、第１導電体膜１０，４２が基板２の上面３に接するように当該基板２上に配置された構成が採用されてもよい。
【００６５】
また、前述の各実施形態の構成および各変形例の構成は、それらの間で適宜組み合わされてもよい。
前述のチップコンデンサ１，３１，４１，６１，７１は、たとえば、電源回路用、高周波回路用、デジタル回路用等の回路素子として、電子機器、携帯電子機器等のモバイル端末に組み込むことができる。
【００６６】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【００６７】
１，３１，４１，６１，７１…チップコンデンサ、２…基板、３…基板の上面、５…基板の側面、７，３２，６２…第１外部電極、８，３３，６３…第２外部電極、９…絶縁膜、１０，４２…第１導電体膜、１０ａ，４２ａ…第１接続領域、１０ｂ，４２ｂ…第１コンデンサ形成領域、１１…誘電体膜、１２，４５…第２導電体膜、１２ａ，４５ａ…第２接続領域、１２ｂ，４５ｂ…第２コンデンサ形成領域、１３…パッド膜、４３…第１パッド膜、４６…第２パッド膜、４９…第２誘電体膜、５０…第３導電体膜、５０ａ…第３接続領域、５０ｂ…第３コンデンサ形成領域、５１…第３パッド膜
【図１】
2017195320.tif 000003
【図２】
2017195320.tif 000004
【図３】
2017195320.tif 000005
【図４】
2017195320.tif 000006
【図５】
2017195320.tif 000007
【図６】
2017195320.tif 000008
【図７】
2017195320.tif 000009
【図８】
2017195320.tif 000010
【図９】
2017195320.tif 000011
【図１０】
2017195320.tif 000012
【図１１】
2017195320.tif 000013
【図１２】
2017195320.tif 000014
【図１３】
2017195320.tif 000015
【図１４】
2017195320.tif 000016
【図１５】
2017195320.tif 000017
【図１６】
2017195320.tif 000018
【図１７】
2017195320.tif 000019