(57)【要約】      （修正有）【課題】高信頼性を維持しつつ高密度化に対応するフリップチップ接合を用いたハイブリッド型素子及びその製造方法を提供する。【解決手段】本発明のハイブリッド型素子１００は、第１の基板１１０と、第２の基板１２０と、第１の基板１００と第２の基板１２０を接合し、融点が異なる少なくとも二種の金属材料からなる延伸柱状の接合部１３０、とを有する。接合部１３０は、第１の基板１００と第２の基板１２０のそれぞれの機能部を電気的に接続する第１の接合部１３１と、第１の接合部を囲む周辺領域の少なくとも一部に位置する第２の接合部１３２、とを含む。【選択図】図１
2017103283.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と、
第２の基板と、
前記第１の基板と前記第２の基板を接合し、融点が異なる少なくとも二種の金属材料からなる延伸柱状の接合部、とを有し、
前記接合部は、
前記第１の基板と前記第２の基板のそれぞれの機能部を電気的に接続する第１の接合部と、
前記第１の接合部を囲む周辺領域の少なくとも一部に位置する第２の接合部、とを含む
ハイブリッド型素子。
【請求項２】
前記第２の接合部の前記第１の接合部に対向する側面は、前記第１の基板および前記第２の基板のいずれの外周よりも内側に位置している
請求項１に記載したハイブリッド型素子。
【請求項３】
前記第２の接合部によって囲まれた領域内に封止材料が充填された封止部を備える
請求項１または２に記載したハイブリッド型素子。
【請求項４】
前記第１の接合部は、融点が第１の温度である第１の金属材料を主成分とし、
前記第２の接合部は、融点が前記第１の温度よりも高い第２の温度である第２の金属材料を主成分とする
請求項１から３のいずれか一項に記載したハイブリッド型素子。
【請求項５】
前記第１の接合部は、
前記第１の基板と接続し、融点が第３の温度である第３の金属材料と、
前記第２の基板と接続し、融点が前記第３の温度と異なる第４の温度である第４の金属材料、とを主成分とし、
前記第２の接合部は、前記第３の金属材料と前記第４の金属材料を主成分とする
請求項１から３のいずれか一項に記載したハイブリッド型素子。
【請求項６】
前記第１の基板と前記第２の基板との間隔が、前記第１の接合部および前記第２の接合部をそれぞれ構成する金属材料の溶融成形性により調整可能である
請求項１から５のいずれか一項に記載したハイブリッド型素子。
【請求項７】
第１の基板と、第２の基板を準備し、
前記第１の基板に、融点が第１の温度である第１の金属材料を主成分とする第１の接合部材と、融点が前記第１の温度よりも高い第２の温度である第２の金属材料を主成分とする第２の接合部材を形成し、
前記第１の接合部材と前記第２の接合部材を、前記第１の温度以上であり、かつ前記第２の温度未満の温度に加熱して前記第１の接合部材のみを溶融させ、
溶融した前記第１の接合部材と前記第２の基板を接触させることにより、前記第１の基板と前記第２の基板を接合し、
前記第１の接合部材と前記第２の接合部材を、前記第２の温度以上に加熱することにより、前記第１の接合部材および前記第２の接合部材を共に溶融させ、
前記第１の接合部材と前記第２の接合部材によって接合した状態で、前記第１の基板と前記第２の基板を離間させて、前記第１の接合部材および前記第２の接合部材を延伸柱状に溶融成形し、
前記第１の基板と前記第２の基板が離間した状態で、前記第１の接合部材と前記第２の接合部材を、前記第１の温度未満になるまで冷却する
ハイブリッド型素子の製造方法。
【請求項８】
前記第１の接合部材と前記第２の接合部材を、前記第１の基板上のそれぞれ異なる位置に配置する
請求項７に記載したハイブリッド型素子の製造方法。
【請求項９】
前記第１の接合部材と前記第２の接合部材を、前記第１の基板上の同一の位置に積層して配置する
請求項７に記載したハイブリッド型素子の製造方法。
【請求項１０】
前記第１の接合部材と前記第２の接合部材によって構成される領域に、封止材料を注入する
請求項７から９のいずれか一項に記載したハイブリッド型素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハイブリッド型素子およびその製造方法に関し、特に、フリップチップ接続を用いたハイブリッド型素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器に対する高集積化、小型化、高性能化の要求が増大している。これらの要求を実現するために、バンプ電極を介して半導体基板を他の半導体基板に接続するフリップチップ接続を用いたハイブリッド型素子が広く採用されている。
【０００３】
このようなハイブリッド型素子の一例が特許文献１に記載されている。特許文献１には、受光部と回路基板とが接合されたハイブリッド型のイメージセンサが開示されている。ハイブリッド型イメージセンサは、インジウム（Ｉｎ）バンプを用いて受光部と回路基板とを接合した後に、接合の信頼性を高めるために受光部と回路基板との間をアンダーフィルによって充填する構造が採用されている。このアンダーフィルはイメージセンサの外部に露出されるので、アンダーフィルの端部にフィレットが形成される。
【０００４】
このフィレットは、イメージセンサの稼働とオフ動作とを繰り返すと、熱収縮の繰り返しによって一部が剥がれる場合がある。この剥がれたフィレットの一部が、イメージセンサの光入射面に異物として付着すると、画像に欠陥が生じることとなる。
【０００５】
そこで、特許文献１に記載された関連するハイブリッド型イメージセンサ５００は、図６に示すように、受光装置５１０と回路基板５２０とを備え、受光装置５１０は半導体部５１１と枠部５１２とを備えた構成としている。
【０００６】
枠部５１２は半導体部５１１と回路基板５２０との間に設けられ、半導体部５１１と回路基板５２０とに接合している。また、枠部５１２は半導体部５１１が備える受光素子アレイを囲むように設けられている。枠部５１２の材料は、例えば、ポリイミド樹脂またはエポキシ樹脂である。そして、半導体部５１１と、枠部５１２と、回路基板５２０とによって囲まれた領域は、アンダーフィル５３０によって充填されている。
【０００７】
回路基板５２０には、受光素子アレイの複数の受光素子のそれぞれから出力される電気信号を処理するための電気回路が設けられている。そして、回路基板５２０と複数の受光素子のそれぞれとは、バンプ５４０を介して電気的に接続されている。
【０００８】
このように、特許文献１に記載された関連するハイブリッド型イメージセンサ５００はアンダーフィル５３０が枠部５１２によって囲まれているので、アンダーフィル５３０のフィレットの形成を回避することができる、としている。また、受光装置５１０と回路基板５２０とを接合する場合に、受光装置５１０と回路基板５２０との間隔は枠部５１２の高さを下回ることがないので、画素間のショートを回避できる、としている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１５−０１２０７５号公報
【特許文献２】特開平５−１４４８７４号公報
【特許文献３】特開２０１１−２４３６１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述した関連するハイブリッド型イメージセンサ５００のように、撮像素子や赤外線センサをハイブリッド型素子として作製する場合、画素数に対応した個数のインジウムバンプ電極が必要になる。したがって、画素数の増大に伴い、非常に高密度にインジウムバンプ電極を配置することが要求される。しかしながら、この場合、インジウムバンプ電極間の隙間が非常に狭くなり、アンダーフィル材料を均一に充填することが困難であるという問題がある。
【００１１】
一方、フリップチップボンディング法において、ハンダバンプを加熱し溶融させた後にハンダバンプが鼓状となるようにチップを所定量上昇させ、その状態でハンダバンプを冷却凝固する技術が知られている（例えば、特許文献２を参照）。このような関連するフリップチップ接合技術を用いることにより、フリップチップ接合する回路基板間の距離を拡大し、バンプ形状を中央部が膨らんだ太鼓型から中央部が凹んだ鼓型にすることが可能である。これにより、バンプ電極間へのアンダーフィル材料の充填性を改善することができる。
【００１２】
以下に、上述した関連するフリップチップ接合技術について、図７Ａ〜図７Ｅを用いてさらに詳細に説明する。ここでは、第１の半導体基板６１０と第２の半導体基板６２０を、インジウムバンプ電極６３０を用いてフリップチップ接合する場合について説明する。
【００１３】
まず、図７Ａに示すように、第１の半導体基板６１０をインジウムバンプ電極６３０が融解する温度に加熱する。このとき、インジウムバンプ電極６３０は表面張力により球状に近い形状になる。次に、図７Ｂに示すように、第２の半導体基板６２０のコンタクト電極６４０とインジウバンプ電極６３０が接するように、第１の半導体基板６１０を第２の半導体基板６２０に接近させる。続いて、図７Ｃに示すように、インジウムバンプ電極６３０と第２の半導体基板６２０のコンタクト電極６４０が堅固に接合するように、第１の半導体基板６１０を第２の半導体基板６２０に向けて押圧する。このとき、インジウムバンプ電極６３０は球状から押しつぶされた形状に変形する。
【００１４】
その後、図７Ｄに示すように、第１の半導体基板６１０を第２の半導体基板６２０から離間する方向に引き上げる。これにより、インジウムバンプ電極６３０は上下方向に引き伸ばされ、円柱に近い形状となる。すなわち、第１の半導体基板６１０と第２の半導体基板６２０との間の距離が拡がり、かつインジウムバンプ電極６３０の形状が縦長になるため、インジウムバンプ電極６３０間の隙間が大きくなる。その結果、図７Ｅに示すように、アンダーフィル材料６５０の充填性が改善される。
【００１５】
しかしながら、この関連するフリップチップ接合技術を上述した特許文献１に記載された関連するハイブリッド型イメージセンサ５００に適用すると、枠部５１２と回路基板５２０との間の隙間が拡大してしまう。これは、枠部５１２は形成された側の半導体部５１１とだけ融解接合しており、他方の回路基板５２０とは融解接合していないからである。枠部５１２と回路基板５２０との間に隙間が存在すると、アンダーフィル５３０からの反応ガスの放出やフィレットの形成を防止することができない。したがって、関連するハイブリッド型イメージセンサ５００におけるアンダーフィル材料を均一に充填することが困難であるという問題を解決するために、上述した関連するフリップチップ接合技術を用いることはできない。
【００１６】
一方、特許文献３には、アンダーフィル樹脂層のはみ出しを防止するためのダムを構成する材料を、バンプと同種の金属層としたパッケージ構造の半導体装置が記載されている。しかし、このような構成では、フリップチップ接合する際にダムもバンプと同様に押しつぶされるので基板間の距離制御が困難であり、隣接するバンプ同士が接合しショートする可能性がある。
【００１７】
このように、フリップチップ接合を用いたハイブリッド型素子においては、高信頼性を維持しつつ高密度化に対応することが困難である、という問題があった。
【００１８】
本発明の目的は、上述した課題である、フリップチップ接合を用いたハイブリッド型素子においては、高信頼性を維持しつつ高密度化に対応することが困難である、という課題を解決するハイブリッド型素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
本発明のハイブリッド型素子は、第１の基板と、第２の基板と、第１の基板と第２の基板を接合し、融点が異なる少なくとも二種の金属材料からなる延伸柱状の接合部、とを有し、接合部は、第１の基板と第２の基板のそれぞれの機能部を電気的に接続する第１の接合部と、第１の接合部を囲む周辺領域の少なくとも一部に位置する第２の接合部、とを含む。
【００２０】
本発明のハイブリッド型素子の製造方法は、第１の基板と、第２の基板を準備し、第１の基板に、融点が第１の温度である第１の金属材料を主成分とする第１の接合部材と、融点が第１の温度よりも高い第２の温度である第２の金属材料を主成分とする第２の接合部材を形成し、第１の接合部材と第２の接合部材を、第１の温度以上であり、かつ第２の温度未満の温度に加熱して第１の接合部材のみを溶融させ、溶融した第１の接合部材と第２の基板を接触させることにより、第１の基板と第２の基板を接合し、第１の接合部材と第２の接合部材を、第２の温度以上に加熱することにより、第１の接合部材および第２の接合部材を共に溶融させ、第１の接合部材と第２の接合部材によって接合した状態で、第１の基板と第２の基板を離間させて、第１の接合部材および第２の接合部材を延伸柱状に溶融成形し、第１の基板と第２の基板が離間した状態で、第１の接合部材と第２の接合部材を、第１の温度未満になるまで冷却する。
【発明の効果】
【００２１】
本発明のハイブリッド型素子およびその製造方法によれば、フリップチップ接合を用いたハイブリッド型素子であって、高信頼性を維持しつつ高密度化に対応することができるハイブリッド型素子を得ることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態に係るハイブリッド型素子の構成を示す断面図である。
【図２】本発明の第２の実施形態に係るハイブリッド型素子の構成を示す断面図である。
【図３Ａ】本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の半導体基板上の周辺枠部を形成しない領域にレジスト膜を形成した状態を示す。
【図３Ｂ】本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、周辺枠部を形成した状態を示す。
【図３Ｃ】本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、レジスト膜を除去した状態を示す。
【図３Ｄ】本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、バンプ電極を形成する領域以外の領域にレジスト膜を形成した状態を示す。
【図３Ｅ】本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、バンプ電極を形成した状態を示す。
【図３Ｆ】本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、レジスト膜を除去した状態を示す。
【図３Ｇ】本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の半導体基板２１０を加熱しバンプ電極が融解した状態を示す。
【図３Ｈ】本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、バンプ電極を第２の半導体基板に接合させた状態を示す。
【図３Ｉ】本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の半導体基板および第２の半導体基板を加熱し周辺枠部が融解した状態を示す。
【図３Ｊ】本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、バンプ電極と周辺枠部を延伸させた状態を示す。
【図３Ｋ】本発明の第２の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、アンダーフィル材料を充填した状態を示す。
【図４】本発明の第３の実施形態に係るハイブリッド型素子の構成を示す断面図である。
【図５Ａ】本発明の第３の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第１の半導体基板上のバンプ電極および周辺枠部を形成しない領域にレジスト膜を形成した状態を示す。
【図５Ｂ】本発明の第３の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第３の金属材料を形成した状態を示す。
【図５Ｃ】本発明の第３の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第３の金属材料の上に第４の金属材料を形成した状態を示す。
【図５Ｄ】本発明の第３の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、レジスト膜を除去した状態を示す。
【図５Ｅ】本発明の第３の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第４の金属材料が融解した状態を示す。
【図５Ｆ】本発明の第３の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第４の金属材料を第２の半導体基板に接合させた状態を示す。
【図５Ｇ】本発明の第３の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、第３の金属材料と第４の金属材料を延伸させた状態を示す。
【図５Ｈ】本発明の第３の実施形態に係るハイブリッド型素子の製造方法を説明するための断面図であり、アンダーフィル材料を充填した状態を示す。
【図６】関連するハイブリッド型イメージセンサの構成を示す断面図である。
【図７Ａ】関連するフリップチップ接合技術を説明するための断面図であり、バンプ電極が融解した状態を示す。
【図７Ｂ】関連するフリップチップ接合技術を説明するための断面図であり、バンプ電極が半導体基板のコンタクト電極と接した状態を示す。
【図７Ｃ】関連するフリップチップ接合技術を説明するための断面図であり、バンプ電極が押圧された状態を示す。
【図７Ｄ】関連するフリップチップ接合技術を説明するための断面図であり、バンプ電極が引き伸ばされた状態を示す。
【図７Ｅ】関連するフリップチップ接合技術を説明するための断面図であり、アンダーフィル材料が充填された状態を示す。
【発明を実施するための形態】
【００２３】
以下に、図面を参照しながら、本発明の実施形態について説明する。
【００２４】
〔第１の実施形態〕
図１は、本発明の第１の実施形態に係るハイブリッド型素子１００の構成を示す断面図である。ハイブリッド型素子１００は、第１の基板１１０、第２の基板１２０、および接合部１３０を有する。
【００２５】
接合部１３０は、第１の基板１１０と第２の基板１２０を接合し、融点が異なる少なくとも二種の金属材料からなり、延伸柱状である。そして接合部１３０は、第１の基板１１０と第２の基板１２０のそれぞれの機能部を電気的に接続する第１の接合部１３１と、第１の接合部１３１を囲む周辺領域の少なくとも一部に位置する第２の接合部１３２とを備える。
【００２６】
このように、ハイブリッド型素子１００は、第１の基板１１０と第２の基板１２０が接合部１３０によってフリップチップ接合された構成である。第１の基板１１０および第２の基板１２０は、典型的には回路基板等である。第１の接合部１３１は、第１の基板１１０と第２の基板１２０にそれぞれ形成された回路部（機能部）の間の電気的な接続を行う。
【００２７】
本実施形態によるハイブリッド型素子１００は、第２の接合部１３２が、第１の接合部１３１を囲む周辺領域の少なくとも一部に位置する構成としている。そのため、第１の接合部１３１による電気的接続の信頼性を高めるために第１の基板１１０と第２の基板１２０との間に封止材料等を充填する場合であっても、封止材料等は第２の接合部１３２の内部に収容される。したがって、封止材料等が外部に露出されることを防止できるのでフィレットの形成を回避することができ、信頼性が高いハイブリッド型素子１００が得られる。
【００２８】
さらに、本実施形態によるハイブリッド型素子１００は、延伸柱状の接合部１３０を有する構成としている。そのため、ハイブリッド型素子１００が高密度化し、第１の接合部１３１の密度が増大した場合であっても、封止材料等を均一に充填するのに必要な第１の接合部１３１間の間隔を確保することができる。
【００２９】
以上説明したように、本実施形態のハイブリッド型素子１００によれば、フリップチップ接合を用いたハイブリッド型素子であって、高信頼性を維持しつつ高密度化に対応することができるハイブリッド型素子を得ることができる。
【００３０】
ハイブリッド型素子１００は、第２の接合部１３２によって囲まれた領域内に封止材料を備えた構成とすることができる。また、第２の接合部１３２の第１の接合部１３１に対向する側面は、第１の基板１１０および第２の基板１２０のいずれの外周よりも内側に位置している構成とすることができる。これにより、封止材料を充填する場合、封止材料が外部に露出されることを確実に防止することができるので、さらに信頼性が高いハイブリッド型素子１００が得られる。
【００３１】
次に、本実施形態によるハイブリッド型素子の製造方法について説明する。
【００３２】
本実施形態によるハイブリッド型素子の製造方法においては、まず、第１の基板と、第２の基板を準備する。そして、第１の基板に、融点が第１の温度である第１の金属材料を主成分とする第１の接合部材と、融点が第１の温度よりも高い第２の温度である第２の金属材料を主成分とする第２の接合部材を形成する。
【００３３】
その後、第１の接合部材と第２の接合部材を、第１の温度以上であり、かつ第２の温度未満の温度に加熱して第１の接合部材のみを溶融させる。そして、溶融した第１の接合部材と第２の基板を接触させることにより、第１の基板と第２の基板を接合する。
【００３４】
続いて、第１の接合部材と第２の接合部材を、第２の温度以上に加熱することにより、第１の接合部材および第２の接合部材を共に溶融させる。この後、第１の接合部材と第２の接合部材によって接合した状態で、第１の基板と第２の基板を離間させて、第１の接合部材および第２の接合部材を延伸柱状に溶融成形する。最後に、第１の基板と第２の基板が離間した状態で、第１の接合部材と第２の接合部材を、第１の温度未満になるまで冷却する。
【００３５】
上述した本実施形態によるハイブリッド型素子の製造方法においては、第１の接合部材のみを溶融させた状態で、溶融した第１の接合部材と第２の基板を接触させることにより、第１の基板と第２の基板をフリップチップ接合する構成としている。そのため、溶融していない第２の接合部材が、第１の基板と第２の基板を接合する際にストッパーとして機能する。これにより、隣接する第１の接合部材同士が接合しショートすることを防止できるので、ハイブリッド型素子の信頼性を高めることができる。
【００３６】
さらに、本実施形態によるハイブリッド型素子の製造方法では、第１の基板と第２の基板を離間させて、第１の接合部材および第２の接合部材を延伸柱状に溶融成形する構成としている。そのため、ハイブリッド型素子が高密度化し、第１の接合部材の密度が増大した場合であっても、封止材料等を均一に充填するのに必要な第１の接合部材間の間隔を確保することができる。
【００３７】
ここで、第１の接合部材および第２の接合部材はいずれも金属材料を主成分としている。そのため、第１の基板と第２の基板を離間させても第１の接合部材と第２の接合部材によって接合した状態を維持することができるので、基板との間に隙間が生じることはない。したがって、第１の基板と第２の基板の間に封止材料を充填した構成としても、封止材料が外部に露出し、または流出することを防止できる。その結果、信頼性が高いハイブリッド型素子が得られる。
【００３８】
このように、本実施形態によるハイブリッド型素子の製造方法によれば、フリップチップ接合を用いたハイブリッド型素子であって、高信頼性を維持しつつ高密度化に対応することができるハイブリッド型素子を得ることができる。
【００３９】
〔第２の実施形態〕
次に、本発明の第２の実施形態について説明する。図２は、本発明の第２の実施形態に係るハイブリッド型素子２００の構成を示す断面図である。
【００４０】
本実施形態によるハイブリッド型素子２００は、第１の基板としての第１の半導体基板２１０、第２の基板としての第２の半導体基板２２０、第１の接合部としてのバンプ電極２３１、および第２の接合部としての周辺枠部２３２を有する。さらに、ハイブリッド型素子２００は、周辺枠部（第２の接合部）２３２によって囲まれた領域内に封止部としてのアンダーフィル部２４０を備える。
【００４１】
バンプ電極（第１の接合部）２３１は、第１の半導体基板（第１の基板）２１０と第２の半導体基板（第２の基板）２２０のそれぞれの機能部を電気的に接続する。このバンプ電極（第１の接合部）２３１は、融点が第１の温度である第１の金属材料を主成分としている。具体的には例えば、インジウム（Ｉｎ）を主成分とし、高さが約１５マイクロメートル（μｍ）で直径が約１８マイクロメートル（μｍ）程度である構造とすることができる。
【００４２】
周辺枠部（第２の接合部）２３２は、バンプ電極（第１の接合部）２３１を囲む周辺領域の少なくとも一部に位置する。この周辺枠部（第２の接合部）２３２は、融点が第１の温度よりも高い第２の温度である第２の金属材料を主成分としている。具体的には例えば、インジウム（Ｉｎ）よりも融点が数十度高い、鉛（Ｐｂ）やスズ（Ｓｎ）等とインジウムの合金である低融点金属を主成分とし、高さが約１５マイクロメートル（μｍ）で幅が約１８マイクロメートル（μｍ）程度である枠構造とすることができる。
【００４３】
アンダーフィル部２４０は、第１の半導体基板２１０と第２の半導体基板２２０と周辺枠部２３２によって囲まれた隙間に、封止材料としてのアンダーフィル材料が充填された領域である。
【００４４】
このように、バンプ電極２３１と周辺枠部２３２が、第１の半導体基板（第１の基板）２１０と第２の半導体基板（第２の基板）２２０を接合し、融点が異なる少なくとも二種の金属材料からなる延伸柱状の接合部を構成している。
【００４５】
本実施形態によるハイブリッド型素子２００は、周辺枠部２３２が金属材料からなる構成としている。そのため、周辺枠部２３２が第１の半導体基板２１０および第２の半導体基板２２０のいずれとも４辺で融解接合する。その結果、アンダーフィル部２４０からの反応ガスの放出やフィレットの形成を防止することができる。
【００４６】
本実施形態によるハイブリッド型素子２００を製造する際には、まず、インジウムを主成分とするバンプ電極２３１だけが融解する温度、例えば約２７０℃においてフリップチップ接合を行う。このとき、融点が約２７０℃よりも高いインジウム合金を主成分とする周辺枠部２３２は固体状態を維持している。そのため、第１の半導体基板２１０と第２の半導体基板２２０の距離は、周辺枠部２３２の高さより小さくはならない。すなわち、周辺枠部２３２が、第１の半導体基板２１０と第２の半導体基板２２０をフリップチップ接合する際にストッパーとして機能する。これにより、隣接するバンプ電極２３１同士が接合しショートすることを防止できるので、ハイブリッド型素子２００の信頼性を高めることができる。
【００４７】
フリップチップ接合した後に、周辺枠部２３２の主成分であるインジウム合金の融点以上の温度に第１の半導体基板２１０と第２の半導体基板２２０を加熱しながら、第１の半導体基板２１０と第２の半導体基板２２０の間の距離を拡大する。このとき、周辺枠部２３２を第２の半導体基板２２０に接合させながら、第１の半導体基板２１０と第２の半導体基板２２０の距離を調節することが可能である。すなわち、ハイブリッド型素子２００は、第１の半導体基板２１０と第２の半導体基板２２０との間隔が、バンプ電極（第１の接合部）２３１および周辺枠部（第２の接合部）２３２をそれぞれ構成する金属材料の溶融成形性により調整可能である。そのため、ハイブリッド型素子２００が高密度化し、バンプ電極２３１の密度が増大した場合であっても、封止材料等を均一に充填するのに必要な半導体基板間の距離およびバンプ電極２３１間の間隔を確保することができる。
【００４８】
次に、本実施形態によるハイブリッド型素子２００の製造方法について、図３Ａ〜３Ｋを用いてさらに詳細に説明する。図３Ａ〜３Ｋは、本実施形態によるハイブリッド型素子２００の製造方法を説明するための断面図である。
【００４９】
本実施形態によるハイブリッド型素子２００の製造方法においては、まず、図３Ａに示すように、第１の半導体基板２１０上の、周辺枠部２３２を形成しない領域にレジスト膜２５１を形成する。
【００５０】
次に、図３Ｂに示すように、レジスト膜２５１が形成されていない領域に、バンプ電極２３１を構成するインジウム金属よりも融点が高い低融点金属からなる周辺枠部２３２を形成する。周辺枠部２３２の形成には、蒸着法、スパッタ法、または、めっき法等を用いることができる。この低融点金属は、機械的強度および電気的特性等の観点から、インジウムとその他の金属、例えば鉛（Ｐｂ）やスズ（Ｓｎ）等との合金であることが望ましい。
【００５１】
周辺枠部２３２の高さは、フリップチップ接合を行う際に、第１の半導体基板２１０と第２の半導体基板２２０が最も接近する距離、具体的には約１０マイクロメートル（μｍ）程度、例えば約１３マイクロメートル（μｍ）とすればよい。また、周辺枠部２３２には、アンダーフィル材料の充填口となる開口部を設けることができる。
【００５２】
その後、レジスト膜２５１を除去する（図３Ｃ）。
【００５３】
次に、図３Ｄに示すように、バンプ電極２３１を形成する領域以外の領域にレジスト膜２５２を形成する。そして、図３Ｅに示すように、レジスト膜２５２が形成されていない領域に、バンプ電極２３１を蒸着法、スパッタ法、または、めっき法等を用いて形成する。このとき、バンプ電極２３１の高さは、融解したときにも周辺枠部２３２よりも高くなるように設定する。上述した例の場合、例えば約２０マイクロメートル（μｍ）程度とすることができる。
【００５４】
その後、レジスト膜２５２を除去する（図３Ｆ）。図３Ｆに示すように、本実施形態によるハイブリッド型素子２００の製造方法では、バンプ電極（第１の接合部材）２３１と周辺枠部（第２の接合部材）２３２を、第１の半導体基板（第１の基板）２１０上のそれぞれ異なる位置に配置する。
【００５５】
次に、バンプ電極２３１を構成するインジウム金属は融解するが低融点金属からなる周辺枠部２３２は融解しない温度になるまで、第１の半導体基板２１０を加熱する。このときの温度は、例えば約２７０℃程度とすることができる。このときのバンプ電極２３１が融解した状態を図３Ｇに示す。
【００５６】
この状態のまま、図３Ｈに示すように、第１の半導体基板２１０を第２の半導体基板２２０に押し付け、バンプ電極２３１を第２の半導体基板２２０に接合させる。このとき、第１の半導体基板２１０と第２の半導体基板２２０との間の距離は、周辺枠部２３２の高さ（上述の例では約１３マイクロメートル（μｍ））よりも小さくはならない。したがって、周辺枠部２３２は、第１の半導体基板２１０を第２の半導体基板２２０に接合させる際のストッパーとして機能する。
【００５７】
次に、周辺枠部２３２を構成する低融点金属の融点以上の温度になるまで、第１の半導体基板２１０および第２の半導体基板２２０を加熱する。このときの温度は、例えば約３００℃程度とすることができる。このときの周辺枠部２３２が融解した状態を図３Ｉに示す。これにより、周辺枠部２３２を第２の半導体基板２２０と接合する。
【００５８】
続いて、図３Ｊに示すように、第１の半導体基板２１０と第２の半導体基板２２０を加熱した状態で、第１の半導体基板２１０を上方に引き上げることにより、第１の半導体基板２１０と第２の半導体基板２２０を離間させる。これにより、バンプ電極（第１の接合部）２３１および周辺枠部（第２の接合部）２３２を、上下方向に延伸した柱形状（延伸柱状）に溶融状態で成形することができる。このとき、第１の半導体基板２１０と第２の半導体基板２２０との距離を所望の値（上述の例では、例えば約１７マイクロメートル（μｍ）程度）になるように調整することができる。
【００５９】
最後に、図３Ｋに示すように、封止材料としてのアンダーフィル材料を、周辺枠部２３２に設けたアンダーフィル充填口から注入し、バンプ電極２３１（第１の接合部材）と周辺枠部２３２（第２の接合部材）によって構成される領域に充填する。これにより、アンダーフィル部２４０を形成する。
【００６０】
以上の工程により、本実施形態によるハイブリッド型素子２００が完成する。
【００６１】
上記説明では、第１の半導体基板２１０上に周辺枠部２３２およびバンプ電極２３１を形成する構成とした。しかし、これに限らず、例えば周辺枠部２３２は第１の半導体基板２１０に形成し、バンプ電極２３１は第２の半導体基板２２０に形成する構成としてもよい。
【００６２】
上述したように、本実施形態によるハイブリッド型素子２００は、バンプ電極２３１を構成する金属材料と周辺枠部２３２を構成する金属材料の融点が互いに異なる構成としている。そのため、フリップチップ接合時に、第１の半導体基板２１０と第２の半導体基板２２０との間の距離を拡大するとともに、アンダーフィル部２４０の外部露出を低減した構成とすることができる。その結果、本実施形態のハイブリッド型素子２００およびその製造方法によれば、フリップチップ接合を用いたハイブリッド型素子であって、高信頼性を維持しつつ高密度化に対応することができるハイブリッド型素子を得ることができる。
【００６３】
〔第３の実施形態〕
次に、本発明の第３の実施形態について説明する。図４は、本発明の第３の実施形態に係るハイブリッド型素子３００の構成を示す断面図である。
【００６４】
本実施形態によるハイブリッド型素子３００は、第１の基板としての第１の半導体基板３１０、第２の基板としての第２の半導体基板３２０、第１の接合部としてのバンプ電極３３１、および第２の接合部としての周辺枠部３３２を有する。さらに、ハイブリッド型素子３００は、周辺枠部（第２の接合部）３３２によって囲まれた領域内に封止材料としてのアンダーフィル材料が充填されたアンダーフィル部３４０を備える。
【００６５】
バンプ電極（第１の接合部）３３１は、第１の半導体基板（第１の基板）３１０と第２の半導体基板（第２の基板）３２０のそれぞれの機能部を電気的に接続する。このバンプ電極（第１の接合部）３３１は、第３の金属材料３３３と第４の金属材料３３４とを主成分とする構成である。ここで、第３の金属材料３３３は、第１の半導体基板（第１の基板）３１０と接続し、融点が第３の温度である。また、第４の金属材料３３４は、第２の半導体基板（第２の基板）３２０と接続し、融点が上述の第３の温度と異なる第４の温度である。
【００６６】
具体的には、第４の金属材料３３４として例えばインジウム（Ｉｎ）を用いる場合、第３の金属材料３３３としてはインジウム（Ｉｎ）よりも融点が数十度高い、鉛（Ｐｂ）やスズ（Ｓｎ）等とインジウムとの合金である低融点金属を用いることができる。そして、バンプ電極３３１は、第３の金属材料３３３と第４の金属材料３３４を積層させた構成とすることができる。第３の金属材料３３３および第４の金属材料３３４はそれぞれ、例えば、高さが約８．５マイクロメートル（μｍ）で直径が約１８マイクロメートル（μｍ）程度である構造とすることができる。
【００６７】
周辺枠部（第２の接合部）３３２は、バンプ電極（第１の接合部）３３１を囲む周辺領域の少なくとも一部に位置する。この周辺枠部（第２の接合部）３３２は、上述した第３の金属材料３３３と第４の金属材料３３４を主成分とする構成である。すなわち、周辺枠部３３２は、バンプ電極３３１と同様の積層構造とすることができる。
【００６８】
このように、バンプ電極３３１と周辺枠部３３２が、第１の半導体基板（第１の基板）３１０と第２の半導体基板（第２の基板）３２０を接合し、融点が異なる少なくとも二種の金属材料からなる延伸柱状の接合部を構成している。
【００６９】
そして、上述したように、第１の半導体基板３１０と第２の半導体基板３２０と周辺枠部（第２の接合部）３３２によって囲まれた隙間（上述の例では高さが約１７マイクロメートル（μｍ））に、アンダーフィル材料が充填されたアンダーフィル部３４０を備える。
【００７０】
本実施形態によるハイブリッド型素子３００は、周辺枠部３３２が複数の金属材料からなる構成である。そのため、フリップチップ接合中に第１の半導体基板３１０と第２の半導体基板３２０との距離を拡大した場合、周辺枠部３３２は第１の半導体基板３１０および第２の半導体基板３２０のいずれとも４辺で融解接合した状態を維持することができる。そして、周辺枠部３３２は、その状態でバンプ電極３３１と同様に伸長する。したがって、バンプ電極３３１が高密度に配置された場合であっても、アンダーフィル材料の均一な充填が可能になるとともに、アンダーフィル部３４０からの反応ガスの放出やフィレットの形成を防止することができる。
【００７１】
次に、本実施形態によるハイブリッド型素子３００の製造方法について、図５Ａ〜５Ｈを用いて説明する。図５Ａ〜５Ｈは、本実施形態によるハイブリッド型素子３００の製造方法を説明するための断面図である。
【００７２】
本実施形態によるハイブリッド型素子３００の製造方法においては、まず、図５Ａに示すように、バンプ電極３３１および周辺枠部３３２を形成しない第１の半導体基板３１０上の領域に、レジスト膜３５１を形成する。
【００７３】
次に、図５Ｂに示すように、レジスト膜３５１が形成されていない領域に、インジウムよりも融点が高い低融点金属を第３の金属材料３３３として形成する。第３の金属材料３３３の形成には、蒸着法、スパッタ法、または、めっき法等を用いることができる。第３の金属材料３３３は例えば、高さが約８．５マイクロメートル（μｍ）程度だけ積層する。第３の金属材料３３３は、機械的強度および電気的特性等の観点から、インジウムとその他の金属、例えば鉛（Ｐｂ）やスズ（Ｓｎ）等との合金であることが望ましい。
【００７４】
続いて、図５Ｃに示すように、第３の金属材料３３３の直上にインジウム（Ｉｎ）を第４の金属材料３３４として形成する。第４の金属材料３３４の形成には、蒸着法、スパッタ法、または、めっき法等を用いることができる。第４の金属材料３３４は例えば、高さが約８．５マイクロメートル（μｍ）程度積層する。
【００７５】
なお、バンプ電極（第１の接合部）３３１を囲む周辺枠部（第２の接合部）３３２には、アンダーフィル材料の充填口となる開口部を設けることができる。
【００７６】
その後、レジスト膜３５１を除去する（図５Ｄ）。図５Ｄに示すように、本実施形態によるハイブリッド型素子３００の製造方法では、第３の金属材料３３３（第２の接合部材）と第４の金属材料３３４（第１の接合部材）を、第１の半導体基板（第１の基板）３１０上の同一の位置に積層して配置する。
【００７７】
次に、第１の半導体基板３１０を、低融点金属からなる第３の金属材料３３３は融解しないが、インジウムからなる第４の金属材料３３４は融解する温度になるまで、第１の半導体基板３１０を加熱する。このときの温度は、例えば約２７０℃程度とすることができる。このときの第４の金属材料３３４が融解した状態を図５Ｅに示す。
【００７８】
この状態のまま、図５Ｆに示すように、第１の半導体基板３１０を第２の半導体基板３２０に押し付け、第４の金属材料３３４を第２の半導体基板３２０に接合させる。このとき、第３の金属材料３３３は融解していないので、第１の半導体基板３１０と第２の半導体基板３２０との間の距離は、第３の金属材料３３３の高さ（上述の例では約８．５マイクロメートル（μｍ））よりも小さくはならない。したがって、第３の金属材料３３３は、第１の半導体基板３１０を第２の半導体基板３２０に接合させる際のストッパーとして機能する。
【００７９】
次に、低融点金属からなる第３の金属材料３３３も融解する温度になるまで、第１の半導体基板３１０および第２の半導体基板３２０を加熱する。このときの温度は、例えば約３００℃程度とすることができる。そして、加熱した状態で、第１の半導体基板３１０を上方に引き上げることにより、第１の半導体基板３１０と第２の半導体基板３２０を離間させる。このときの状態を図５Ｇに示す。
【００８０】
これにより、バンプ電極（第１の接合部）３３１および周辺枠部（第２の接合部）３３２を、上下方向に延伸した柱形状（延伸柱状）に溶融状態で成形することができる。このとき、第１の半導体基板３１０と第２の半導体基板３２０との距離を所望の値（上述の例では、例えば約１７マイクロメートル（μｍ）程度）になるように調整することができる。
【００８１】
最後に、図５Ｈに示すように、封止材料としてのアンダーフィル材料を、周辺枠部３３２に設けたアンダーフィル充填口から注入し充填することにより、アンダーフィル部３４０を形成する。すなわち、本実施形態によるハイブリッド型素子３００では、第３の金属材料３３３（第２の接合部材）と第４の金属材料３３４（第１の接合部材）によって構成された周辺枠部３３２に囲まれた領域に、アンダーフィル材料を注入する。
【００８２】
以上の工程により、本実施形態によるハイブリッド型素子３００が完成する。
【００８３】
上述したように、本実施形態によるハイブリッド型素子３００の製造方法においては、フリップチップ接合時に、まずインジウム金属等からなる第４の金属材料３３４だけを融解させて接合する。このとき低融点金属からなる第３の金属材料３３３は融解せず固体状態のままであるため、第１の半導体基板３１０と第２の半導体基板３２０の距離は一定の高さより小さくなることはない。その後に、低融点金属からなる第３の金属材料３３３の融点以上の温度に第１の半導体基３１０と第２の半導体基板３２０を加熱しながら、第１の半導体基板３１０と第２の半導体基板３２０との間の距離を拡大する。これにより、第４の金属材料３３４が第２の半導体基板３２０に接合した状態で、第１の半導体基板３１０と第２の半導体基板３２０との間の距離を調節することができる。
【００８４】
以上説明したように、本実施形態のハイブリッド型素子３００およびその製造方法によれば、フリップチップ接合を用いたハイブリッド型素子であって、高信頼性を維持しつつ高密度化に対応することができるハイブリッド型素子を得ることができる。
【００８５】
本発明は上記実施形態および実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることはいうまでもない。
【符号の説明】
【００８６】
１００、２００、３００    ハイブリッド型素子
１１０    第１の基板
１２０    第２の基板
１３０    接合部
１３１    第１の接合部
１３２    第２の接合部
２１０、３１０、６１０    第１の半導体基板
２２０、３２０、６２０    第２の半導体基板
２３１、３３１    バンプ電極
２３２、３３２    周辺枠部
２４０、３４０    アンダーフィル部
２５１、２５２、３５１    レジスト膜
３３３    第３の金属材料
３３４    第４の金属材料
５００    関連するハイブリッド型イメージセンサ
５１０    受光装置
５１１    半導体部
５１２    枠部
５２０    回路基板
５３０    アンダーフィル
５４０    バンプ
６３０    インジウムバンプ電極
６４０    コンタクト電極
６５０    アンダーフィル材料
【図１】
2017103283.tif 000003
【図２】
2017103283.tif 000004
【図３Ａ】
2017103283.tif 000005
【図３Ｂ】
2017103283.tif 000006
【図３Ｃ】
2017103283.tif 000007
【図３Ｄ】
2017103283.tif 000008
【図３Ｅ】
2017103283.tif 000009
【図３Ｆ】
2017103283.tif 000010
【図３Ｇ】
2017103283.tif 000011
【図３Ｈ】
2017103283.tif 000012
【図３Ｉ】
2017103283.tif 000013
【図３Ｊ】
2017103283.tif 000014
【図３Ｋ】
2017103283.tif 000015
【図４】
2017103283.tif 000016
【図５Ａ】
2017103283.tif 000017
【図５Ｂ】
2017103283.tif 000018
【図５Ｃ】
2017103283.tif 000019
【図５Ｄ】
2017103283.tif 000020
【図５Ｅ】
2017103283.tif 000021
【図５Ｆ】
2017103283.tif 000022
【図５Ｇ】
2017103283.tif 000023
【図５Ｈ】
2017103283.tif 000024
【図６】
2017103283.tif 000025
【図７Ａ】
2017103283.tif 000026
【図７Ｂ】
2017103283.tif 000027
【図７Ｃ】
2017103283.tif 000028
【図７Ｄ】
2017103283.tif 000029
【図７Ｅ】
2017103283.tif 000030