(57)【要約】【課題】複数系統の間における同期ずれを抑制すること。【解決手段】モータ制御装置には、演算部と、発振器から入力されるクロックに基づいて、演算部の処理タイミングを生成するタイマ生成部とを有する制御系統として、２つの制御系統が構成されている。２つの制御系統は、自身のクロックと、最適クロックとの間で生じる時間的ずれに基づいて、各制御演算部２１，２２の間における処理タイミングの時間的ずれが許容範囲を超えないように設定されているリセット判定値を記憶する各タイミング記憶部３８ａ，３８ｂをそれぞれ有している。また、各制御演算部２１，２２は、各タイミング記憶部３８ａ，３８ｂにそれぞれ記憶されているリセット判定値に基づいて、自身のタイマ生成部３３に対してリセット動作を開始させることを判定する各リセット判定部３７ａ，３７ｂをそれぞれ有するようにしている。【選択図】図２
2017195659.tif 000002
【特許請求の範囲】
【請求項１】
制御対象の動作を制御するために制御信号を出力する制御部と、発振器から入力されるクロックに基づいて、前記制御部の処理タイミングを生成するタイマ生成部とを有する制御系統として、複数の制御系統が構成される電子制御装置において、
前記複数の制御系統のうち少なくとも一つの制御系統は、
自身のクロックと、予め定められている基準クロックとの間で生じる時間的ずれに基づいて、他の制御系統との間における処理タイミングの時間的ずれが許容される範囲で予め定められているリセットタイミングを記憶するタイミング記憶部と、
前記タイミング記憶部に記憶されているリセットタイミングに基づいて、自身の処理タイミングをリセットするために自身のタイマ生成部に対してリセット動作を開始させることを判定するリセット判定部と、
を有していることを特徴とする電子制御装置。
【請求項２】
前記複数の制御系統は、前記タイミング記憶部と、前記リセット判定部とをそれぞれ有するものであり、
前記基準クロックは、前記電子制御装置の設計上、最適とされる最適クロックである請求項１に記載の電子制御装置。
【請求項３】
前記複数の制御系統には、前記タイミング記憶部と前記リセット判定部とを有さない第１の制御系統と、前記タイミング記憶部と前記リセット判定部とを有する第２の制御系統とが含まれており、
前記第２の制御系統の前記タイミング記憶部には、前記第１の制御系統の発振器のクロックを前記基準クロックとした前記リセットタイミングが記憶されている請求項１に記載の電子制御装置。
【請求項４】
前記タイミング記憶部に記憶されている前記リセットタイミングは、出荷前の検査工程において記憶されるものである請求項１〜請求項３のうちいずれか一項に記載の電子制御装置。
【請求項５】
請求項１〜請求項４のうちいずれか一項に記載の電子制御装置は、モータを制御対象とするものであるモータ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子制御装置及びモータ制御装置に関する。
【背景技術】
【０００２】
制御対象の動作を制御するために制御信号を出力する電子制御装置として、例えば、特許文献１に記載のものがある。特許文献１には、モータを制御対象とし、モータの駆動を制御するために電流指令値の演算及びその出力をそれぞれ行う２つのマイコンを備えるモータ制御装置が開示されている。各マイコンは、同一の電流フィードバック演算を実行して電流指令値を演算し、駆動回路を構成する一対のスイッチングアームに出力する。各スイッチングアームは、その電流指令値に応じて独立して作動する。そして、各マイコンは、電流指令値と実電流との電流偏差が所定の閾値を超える場合、システムの異常を判定するようにしている。
【０００３】
このように、制御系統を２系統にして冗長性を有したモータ制御装置により、モータの駆動を制御することが近年行われている。このような制御装置では、２コア演算、ロックステップ、或いはマイコン内での２相演算が行われていて、自己監視機能を有する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２０４８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１において、２つのマイコンは、各駆動回路を同期して制御することになるが、同期がずれた場合の対処の方法は開示されていない。こうした課題は、モータを制御対象にするものに限らず、電子制御によって制御対象を動作させるものであれば同様である。
【０００６】
本発明は、こうした実情に鑑みてなされたものであり、その目的は、複数系統の間における同期ずれを抑制できる電子制御装置及びモータ制御装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決する電子制御装置は、制御対象の動作を制御するために制御信号を出力する制御部と、発振器から入力されるクロックに基づいて、制御部の処理タイミングを生成するタイマ生成部とを有する制御系統として、複数の制御系統が構成されるものである。この電子制御装置において、複数の制御系統のうち少なくとも一つの制御系統は、自身（上記少なくとも一つの制御系統）のクロックと、予め定められている基準クロックとの間で生じる時間的ずれに基づいて、他の制御系統との間における処理タイミングの時間的ずれが許容される範囲で予め定められているリセットタイミングを記憶するタイミング記憶部と、タイミング記憶部に記憶されているリセットタイミングに基づいて、自身（上記少なくとも一つの制御系統）の処理タイミングをリセットするために自身（上記少なくとも一つの制御系統）のタイマ生成部に対してリセット動作を開始させることを判定するリセット判定部とを有するようにしている。
【０００８】
上記構成によれば、電子制御装置は、その動作中において、内部に記憶しているリセットタイミングに基づいて、リセット動作の開始を判定するようにしている。この場合、リセットタイミングは、電子制御装置の内部に予め記憶されるものであるので、リセット動作の開始のために複数系統の間で処理タイミングの時間的ずれを通信を介して検出したり、複数系統の間でリセット動作の開始を通信を介して指示したりする必要がない。これにより、タイミング記憶部と、リセット判定部とを内部に有する電子制御装置は、複数の制御系統の間で通信を必要としないで、リセット動作を開始させることができる。したがって、リセット動作についても複数系統の冗長化を保ちつつ、複数系統の間における同期ずれを抑制することができる。
【０００９】
上記電子制御装置において、複数の制御系統は、タイミング記憶部と、リセット判定部とをそれぞれ有するものであり、基準クロックは、電子制御装置の設計上、最適とされる最適クロックであることが望ましい。
【００１０】
上記構成によれば、複数の制御系統のそれぞれが同期ずれを抑制するように、それぞれのタイミング記憶部に記憶されているリセットタイミングに基づいて、リセット動作をそれぞれ開始させるようになる。この場合、各制御系統において、リセット動作を開始させるリセットタイミングは、最適クロックに基づいて予め定められているものであることから、最適クロックに対する各制御系統のクロックのずれが減少されるようにリセット動作される。その結果、各制御系統の処理タイミングをこれらの間で生じる時間的ずれが許容される範囲で維持することができ、より高い精度で同期ずれを抑制することができる。そして、より高い精度で同期ずれを抑制する場合であっても、リセット動作について複数系統の冗長化を好適に保つことができる。
【００１１】
その他、上記電子制御装置において、複数の制御系統には、タイミング記憶部とリセット判定部とを有さない第１の制御系統と、タイミング記憶部とリセット判定部とを有する第２の制御系統とが含まれており、第２の制御系統におけるタイミング記憶部には、第１の制御系統の発振器のクロックを基準クロックとしたリセットタイミングが記憶されるようにしてもよい。
【００１２】
上記構成によれば、第２の制御系統は、第１の制御系統に対する同期ずれを抑制するように、タイミング記憶部に記憶されているリセットタイミングに基づいて、リセット動作を開始させるようになる。第２の制御系統において、リセット動作を開始させるリセットタイミングは、第１の制御系統のクロックを基準として予め定められているものであることから、第２の制御系統の処理タイミングが第１の制御系統の処理タイミングに近付くようにリセット動作される。その結果、第１及び第２の制御系統の間で、第２の制御系統についてのみリセット動作させることによって、第１の制御系統についてはリセット動作を必要としないで、第１及び第２の制御系統の処理タイミングをこれらの時間的ずれが許容される範囲で維持することができる。そして、この場合であっても、リセット動作について複数系統の冗長化を好適に保つことができる。
【００１３】
また、上記電子制御装置において、タイミング記憶部に記憶されているリセットタイミングは、出荷前の検査工程において記憶されるものであることが望ましい。
上記構成によれば、電子制御装置の出荷後の動作時においては、複数系統の間における同期ずれを抑制するための設定、すなわちリセット動作に必要な情報であるリセットタイミングの記憶が、電子制御装置の出荷前の検査工程で既に済んでいる。これにより、電子制御装置の動作に先立って、ユーザーによる調整や設定を何も必要としないで、複数系統の間における同期ずれを抑制することができる。
【００１４】
このような電子制御装置は、モータを制御対象とするモータ制御装置として用いられる場合もある。
上記構成によれば、モータ制御装置は、複数の制御系統を用いてモータの駆動を制御することによって、何れかの制御系統に故障が生じた場合でも、残りの制御系統がモータの駆動の制御を継続できるようにすることができ、モータの制御系統の冗長化を実現することができる。このようにモータの制御系統の冗長化を実現する場合においても、複数系統の間における同期ずれを抑制することができる。
【発明の効果】
【００１５】
本発明によれば、複数系統の間における同期ずれを抑制することができる。
【図面の簡単な説明】
【００１６】
【図１】モータ制御装置についてその電気的構成を示すブロック図。
【図２】モータ制御装置についてその第１制御演算部及び第２制御演算部の構成を示すブロック図。
【図３】制御系統間の処理タイミングのずれを示す図。
【図４】制御系統間のクロックのずれを示す図。
【図５】第１実施形態におけるリセット判定値を設定する工程を示す図。
【図６】第１実施形態におけるリセット処理の流れを示すフローチャート。
【図７】第２実施形態におけるリセット判定値を設定する工程を示す図。
【発明を実施するための形態】
【００１７】
（第１実施形態）
以下、電子制御装置及びモータ制御装置の第１実施形態について説明する。
図１に示すように、本実施形態の電子制御装置は、モータ１１を制御対象として、当該モータ１１の動作を制御するモータ制御装置１０である。なお、モータ制御装置１０は、モータ１１の駆動を制御することによって、例えば、車両の操舵機構にモータトルクを付与し、ユーザーのステアリング操作を補助するパワステ制御等を実行する制御ユニット、所謂、「ＥＣＵ（Electronic Control Unit）」である。
【００１８】
モータ１１は、表面磁石型のブラシレスＤＣモータである。モータ１１は、その中心軸ｍを中心に回転するロータ１２と、ロータ１２の外周に配置されるステータ１３とを備えている。ロータ１２には、その表面に永久磁石が固定されている。永久磁石は、ロータ１２の周方向に異なる極性（Ｎ極、Ｓ極）が交互に並んで配置されている。こうした永久磁石は、モータ１１が回転する際に磁界、すなわち界磁を形成する。ステータ１３には、３相（Ｕ相、Ｖ相、Ｗ相）の複数のコイル１４が円環状に配されている。コイル１４は、第１コイル群１４Ａと第２コイル群１４Ｂとに分類される。第１コイル群１４Ａ及び第２コイル群１４Ｂは、それぞれスター結線されたＵ相、Ｖ相、Ｗ相のコイル１４を有している。モータ１１には、モータ１１の制御量である電流量を制御することによって、モータ１１の駆動を制御するモータ制御装置１０が接続されている。
【００１９】
図１に示すように、モータ制御装置１０は、モータ１１の第１コイル群１４Ａへの給電を制御する制御系統Ａと、モータ１１の第２コイル群１４Ｂへの給電を制御する制御系統Ｂとを備えている。なお、各コイル群１４Ａ，１４Ｂは、それぞれの各相のコイルがモータ１１の周に沿って系統毎に交互に配置されたり、それぞれの各相のコイルがモータ１１の周に沿って纏めて並べて配置されたり、同一ティースにモータ１１の径方向に積層されて配置されたりする。
【００２０】
本実施形態では、制御系統Ａ及び制御系統Ｂを備えることによって、モータ１１の駆動に関わる制御系統の冗長化が図られている。例えば、制御系統Ａにモータ１１への給電等の駆動に関わる制御を継続できない異常が生じる場合には、制御系統Ａによるモータ１１への給電等の制御が停止され、制御系統Ｂのみによってモータ１１への給電等が制御されるフェールの状態へと移行する。一方、制御系統Ｂにモータ１１への給電等の駆動に関わる制御を継続できない異常が生じる場合には、制御系統Ｂによるモータ１１への給電等の制御が停止され、制御系統Ａのみによってモータ１１への給電等が制御されるフェールの状態へと移行する。
【００２１】
制御系統Ａは、第１制御演算部２１、第１モータ駆動部２３、第１電流センサ２５、及び発振器２７を備えている。また、制御系統Ｂは、第２制御演算部２２、第２モータ駆動部２４、第２電流センサ２６、及び発振器２８を備えている。なお、各モータ駆動部２３，２４は、複数のＭＯＳＦＥＴ等のスイッチング素子を有してなる、３相（Ｕ相、Ｖ相、Ｗ相）のインバータ回路である。各モータ駆動部２３，２４は、直列に接続された２つのＦＥＴ（field-effect transistor）を１組とする３組のアーム（単相ハーフブリッジ）が、それぞれ直流電源の＋端子と−端子との間に並列に接続されてなる。また、各電流センサ２５，２６は、各モータ駆動部２３，２４と各相のコイル１４との間の給電経路に生じる各相の電流値Ｉを検出する。
【００２２】
ここで、第１制御演算部２１及び第２制御演算部２２の機能について説明する。なお、第１制御演算部２１と第２制御演算部２２とは、同一構成のため、第１制御演算部２１について説明し、第２制御演算部２２の構成については、第１制御演算部２１を構成する各部に付した符号を付してその詳細説明を省略する。
【００２３】
図２に示すように、第１制御演算部２１は、マイクロプロセスユニット（ＭＰＵ）からなり、演算部（ＣＰＵ）３１、クロック発生部３２ａ、タイマ生成部３３、三角波生成部３４、Ａ／Ｄ変換部３５、モータ駆動指令生成部３６、リセット判定部３７ａ、及びタイミング記憶部３８ａを有している。本実施形態において、第１制御演算部２１及び第２制御演算部２２の演算部３１及びモータ駆動指令生成部３６は制御部の一例である。
【００２４】
クロック発生部３２ａは、逓倍器であって、水晶素子等からなる発振器２７から入力した基本周波数のクロックを所定倍数で逓倍し、これによって得られるクロックＣＬＫａを演算部（ＣＰＵ）３１及びタイマ生成部３３にそれぞれ出力する。なお、クロック発生部３２ａには、イグニッション信号ＩＧが入力されることによって、発振器２７への給電が開始された後から基本周波数のクロックが入力されるようになる。
【００２５】
タイマ生成部３３は、公知の分周器及びアップダウンカウンタからなり、分周器で分周されたクロックＣＬＫａをアップダウンカウンタでアップカウント及びダウンカウントし、そのカウント値を演算部３１、三角波生成部３４、及びＡ／Ｄ変換部３５にそれぞれ出力する。また、タイマ生成部３３は、クロックＣＬＫａのカウントに基づいて、経過時間をカウントし、そのカウントの内容を示す情報であるタイマ値をリセット判定部３７ａに出力する。
【００２６】
三角波生成部３４は、タイマ生成部３３から入力したカウント値に基づいて、搬送波としての三角波を生成してモータ駆動指令生成部３６に三角波を出力する。
また、三角波生成部３４は、生成した三角波に基づいて、Ａ／Ｄ変換部３５に対して、ＡＤ変換実行タイミング信号を出力するとともに、演算部３１に対して、処理タイミング信号を出力する。なお、ＡＤ変換実行タイミングとは、三角波における山（頂点）と谷（最下点）となる時点で、ＡＤ変換を実行するタイミングである。なお、ＡＤ変換実行タイミング信号が出力されるタイミングと、ＡＤ変換実行タイミングとは、同期する。
【００２７】
また、処理タイミングとは、三角波における山（頂点）と谷（最下点）となる時点で、演算部３１が各種の演算処理を実行するタイミングである。なお、処理タイミング信号が出力されるタイミングと、処理タイミング（演算部３１が各種の演算処理を実行するタイミング）とは、同期する。したがって、処理タイミングの周期は、三角波の山（頂点）と谷（最下点）の期間である。
【００２８】
Ａ／Ｄ変換部３５は、ＡＤ変換実行タイミング信号に基づいて、各種センサ（本実施形態では、電流センサ２５及びセンサ４０）から入力した検出信号（アナログ信号）をＡＤ変換した後、演算部３１に入力する。なお、演算部３１は、Ａ／Ｄ変換部３５から入力した検出信号に基づいて、モータ駆動指令（Ｄｕｔｙ比）を生成してモータ駆動指令生成部３６に出力する。
【００２９】
モータ駆動指令生成部３６は、三角波生成部３４から入力した三角波と、演算部３１から入力したモータ駆動指令（Ｄｕｔｙ比）に基づいて、処理タイミングで制御信号（ＰＷＭ信号）を生成して第１モータ駆動部２３に出力する。第１モータ駆動部２３は、処理タイミングで出力された制御信号（ＰＷＭ信号）に基づいて、複数のスイッチング素子をオンオフすることによりバッテリなどの直流電源から供給される直流電力を三相交流電力に変換する。
【００３０】
リセット判定部３７ａは、タイマ生成部３３から入力したタイマ値に基づいて、カウント値のカウントのタイミングをリセットするリセット動作の開始を指示する信号として、リセットトリガ（トリガ信号）を生成してタイマ生成部３３に出力する。
【００３１】
タイミング記憶部３８ａは、不揮発性メモリであり、モータ制御装置１０の出荷前の検査工程にて、リセット動作の開始を指示するリセットタイミングとして、リセット判定値を記憶している。リセット判定値は、前回のリセット動作の開始から次のリセット動作を開始させるまでの期間を示すものであり、この期間を示すタイマ値として予め設定される。リセット判定値については、後で詳しく説明する。
【００３２】
また、第１制御演算部２１及び第２制御演算部２２は、モータ１１に設けられた回転角センサ４０を通じて検出されるロータ１２の回転角θ（回転位置）に基づいて、第１モータ駆動部２３及び第２モータ駆動部２４に対する制御信号をそれぞれ生成する。回転角センサ４０としては、例えば、ＭＲセンサやホールセンサが採用される。
【００３３】
このように、第１制御演算部２１及び第２制御演算部２２は、第１モータ駆動部２３及び第２モータ駆動部２４の制御を通じて第１コイル群１４Ａ（制御系統Ａ）及び第２コイル群１４Ｂ（制御系統Ｂ）への給電を制御することによって、モータ１１の駆動を制御する。
【００３４】
本実施形態において、第１制御演算部２１及び第２制御演算部２２の両演算部３１の演算、Ａ／Ｄ変換部３５のＡＤ変換タイミング、及び両モータ駆動指令生成部３６のスイッチタイミング（オンオフタイミング）は、各クロックＣＬＫａ，ＣＬＫｂに基づいて生成される処理タイミングで行われる。
【００３５】
例えば、図３に示すように、制御系統Ａにおいて、三角波生成部３４が生成した三角波Ｗａの山（頂点）と谷（最下点）のタイミング（処理タイミングの周期）で、Ａ／Ｄ変換部３５がＡＤ変換したり、モータ駆動指令生成部３６がスイッチング素子をオンオフしたりする。なお、これは、制御系統Ｂにおいても同様である。そして、本実施形態において、第１制御演算部２１及び第２制御演算部２２の両演算部３１は、その処理タイミングの周期は同じであり、同期して演算を行うように構成されている。一方、制御系統Ａ及び制御系統Ｂでは、各発振器２７，２８がそれぞれ独立して処理タイミングの周期が同じとなるように各クロックＣＬＫａ，ＣＬＫｂを生成する。
【００３６】
ただし、図４に示すように、各発振器２７，２８の間で、それぞれの発振子（例えば、水晶素子）にばらつきがある場合、それぞれのクロックが入力される各クロック発生部３２ａ，３２ｂが生成する各クロックＣＬＫａ，ＣＬＫｂにずれが生ずる。こうした各クロックＣＬＫａ，ＣＬＫｂのずれは、解消されるものではなく、タイマ生成部３３のカウント値、さらには三角波生成部３４の三角波へと波及し、最終的に制御系統Ａ及び制御系統Ｂの間で、処理タイミングの時間的ずれを生じさせる。
【００３７】
すなわち、図３に示すように、制御系統Ａ及び制御系統Ｂの間における処理タイミングの時間的ずれは、時間経過とともに大きくなり、当該時間的ずれが予め定めた許容範囲を超えてしまう場合、第１制御演算部２１及び第２制御演算部２２の両演算部３１は同期して演算を行うことができなくなる、非同期状態となる。この非同期状態となると、制御系統Ａ及び制御系統Ｂの間における処理タイミングが時間的にずれることによって、制御系統Ａにおけるスイッチタイミングと、制御系統ＢにおけるＡＤ変換のタイミングとが重なるようになる。これにより、制御系統Ａにおけるスイッチのオンオフに関わって生じるノイズが、制御系統ＢにおけるＡＤ変換の値（データ）に重畳し、このノイズが重畳したデータに基づいて、第２モータ駆動部２４が制御されるようになる。この場合、上記フェールの状態へと移行すべき異常が制御系統Ａ及び制御系統Ｂの何れにも生じていないにもかかわらず、モータ１１の駆動を正常に制御できなくなる。そこで、本実施形態では、上記非同期状態となることを事前に防ぐべく、処理タイミングの時間的ずれがある程度積算されるまでの期間を予め測定しておき、その期間の経過毎に処理タイミングのずれを解消するように、各制御演算部２１，２２が各リセット判定部３７ａ，３７ｂ及び各タイミング記憶部３８ａ，３８ｂをそれぞれ有するようにしている。
【００３８】
ここで、第１制御演算部２１のリセット判定部３７ａ及びタイミング記憶部３８ａと、第２制御演算部２２のリセット判定部３７ｂ及びタイミング記憶部３８ｂの機能について、詳しく説明する。
【００３９】
まず、各タイミング記憶部３８ａ，３８ｂに対して、リセット判定値を設定する工程について説明する。なお、第１制御演算部２１と第２制御演算部２２とでは、同一工程のため、第１制御演算部２１に対する工程について説明し、第２制御演算部２２に対する工程については、その詳細説明を省略する。
【００４０】
図５は、モータ制御装置１０の出荷前の検査工程を示しており、この検査工程の一部にリセット判定値を設定する工程が含まれている。モータ制御装置１０の検査工場（出荷場）５０において、検査工程前の第１制御演算部２１のタイミング記憶部３８ａには、リセット判定値が記憶されていない。この場合、リセット判定部３７ａは、リセットタイミングを特定できず、リセット動作の開始をタイマ生成部３３に対して指示することができない状態である。これは、第２制御演算部２２においても同様である。
【００４１】
そして、リセット判定値を設定する工程には、大きく５つの工程がある。
図５に示すように、リセット判定値を設定する第１の工程では、第１制御演算部２１のクロック発生部３２ａに対して、モータ制御装置１０の外部からオシロスコープ等の測定器５１を接続した状態で、第１制御演算部２１に対して外部電源を用いた給電を開始し、当該第１制御演算部２１を起動させる。この場合、発振器２７への給電も開始され、クロック発生部３２ａは、発振器２７の基本周波数のクロックに基づいて、クロックＣＬＫａの出力を開始する。
【００４２】
続いて、第２の工程では、測定器５１によって、接続されているクロック発生部３２ａから出力されるクロックＣＬＫａを測定する。
続いて、第３の工程では、測定器５１によって、接続されているクロック発生部３２ａのクロックＣＬＫａと、最適クロックＣＬＫｓとを比較して、最適クロックＣＬＫｓに対するクロックＣＬＫａの時間的ずれとして、クロックの周期差を測定する。最適クロックＣＬＫｓは、モータ制御装置１０の設計上、最適なクロック周期を有するものであり、測定器５１に予め記憶されている。本実施形態において、最適クロックＣＬＫｓは基準クロックの一例である。
【００４３】
続いて、第４の工程では、測定器５１によって、第３の工程で測定したクロックの周期差を用いて、リセット判定値を算出する。このリセット判定値は、最適クロックＣＬＫｓに対するクロックＣＬＫａの処理タイミングの時間的ずれが生じる結果、制御系統Ａ及び制御系統Ｂの間における処理タイミングの時間的ずれが上記許容範囲を超えない範囲の期間として算出される。この測定器５１によって算出されるリセット判定値が、第１制御演算部２１用のリセット判定値Ｒｓａとなる。その後、測定器５１は、クロック発生部３２ａから外されて、接続解除される。このように、測定器５１は、リセット判定値を設定する工程（検査工場５０の検査工程）でのみ用いられるものである。
【００４４】
続いて、第５の工程では、第１制御演算部２１のタイミング記憶部３８ａに対して、モータ制御装置１０の外部から携帯情報端末等の通信機器５３を接続した状態で、第４の工程で算出されるリセット判定値Ｒｓａを通信機器５３を介して出力し、タイミング記憶部３８ａに書き込み記憶（設定）する。その後、通信機器５３は、タイミング記憶部３８ａから外されて、接続解除される。このように、通信機器５３は、リセット判定値Ｒｓａを設定する工程（検査工場５０の検査工程）でのみ用いられるものである。
【００４５】
また、第２制御演算部２２では、第１制御演算部２１と同様、リセット判定値を設定するための第１〜第５の工程を通じて、第２制御演算部２２用のリセット判定値Ｒｓｂが算出され、タイミング記憶部３８ｂに書き込み記憶（設定）される。
【００４６】
このようにして、検査工程を終えて出荷されるモータ制御装置１０は、イグニッション信号ＩＧが入力された後の動作中（ユーザーの使用中）において、各制御演算部２１，２２の各タイミング記憶部３８ａ，３８ｂに記憶されている各リセット判定値Ｒｓａ，Ｒｓｂを用いて、それぞれのタイマ生成部３３をリセット動作させる。
【００４７】
次に、各リセット判定部３７ａ，３７ｂが実行するリセット動作に関わる処理であるリセット処理について説明する。なお、各リセット判定部３７ａ，３７ｂは、所定周期毎に周期処理を実行することによって、以下のリセット処理を実行する。各リセット判定部３７ａ，３７ｂは、リセット処理をそれぞれ別々に実行する。以下では、便宜上、第１制御演算部２１のリセット判定部３７ａが実行する処理を中心に説明し、第２制御演算部２２のリセット判定部３７ｂが実行する処理については、その詳細説明を省略する。
【００４８】
図６に示すように、リセット判定部３７ａは、イグニッション信号ＩＧが入力されることを契機に、タイミング記憶部３８ａからリセット判定値Ｒｓａを読み出し、所定の一時記憶領域に設定する（Ｓ１０）。Ｓ１０にて、クロック発生部３２ａには、発振器２７から基本周波数のクロックの入力が開始されるようになる。また、リセット判定部３７ａには、タイマ生成部３３からタイマ値の入力が開始されるようになる。なお、タイマ値は、イグニッション信号ＩＧが入力されることを契機に、零にリセットされ、その後からカウントが開始される。
【００４９】
続いて、リセット判定部３７ａは、タイマ生成部３３から入力されるタイマ値と、一時記憶領域に設定しているリセット判定値Ｒｓａとを比較することによって、これらの値が一致するか否かを判定する（Ｓ２０）。Ｓ２０にて、リセット判定部３７ａは、イグニッション信号ＩＧの入力後、タイマ生成部３３から入力されるタイマ値に基づいて、定期的に到来するリセット動作を開始させるタイミングであるか否かを判定している。そして、リセット判定部３７ａは、タイマ値と、リセット判定値Ｒｓａとが一致しない場合（Ｓ２０：ＮＯ）、Ｓ２０の処理を繰り返し実行する。
【００５０】
一方、リセット判定部３７ａは、タイマ値と、リセット判定値Ｒｓａとが一致する場合（Ｓ２０：ＹＥＳ）、タイマ生成部３３に対してリセット動作を開始させることを判定し、リセットトリガ（トリガ信号）を生成して第１制御演算部２１のタイマ生成部３３に出力する（Ｓ３０）。この場合、第１制御演算部２１のタイマ生成部３３は、リセットトリガが入力されるタイミングで、リセット動作を開始させ、カウント値を零にリセットするとともに、タイマ値を零にリセットする。Ｓ３０の後、リセット判定部３７ａは、Ｓ２０の処理に戻り、モータ制御装置１０の動作中の間、Ｓ２０及びＳ３０の処理を繰り返し実行する。
【００５１】
また、第２制御演算部２２のリセット判定部３７ｂでは、第１制御演算部２１のリセット判定部３７ａと同様、リセット処理を通じて、タイマ生成部３３に対してリセット動作を開始させることを判定し、リセットトリガ（トリガ信号）を生成して第２制御演算部２２のタイマ生成部３３に出力する。この場合、第２制御演算部２２のタイマ生成部３３は、リセットトリガが入力されるタイミングで、リセット動作を開始させ、カウント値を零にリセットするとともに、タイマ値を零にリセットする。
【００５２】
このように、各リセット判定部３７ａ，３７ｂは、自身が属する制御系統のタイマ生成部３３のカウント値のカウントのタイミングを個別にリセットすることによって、互いの制御系統の処理タイミングのずれを解消するように構成されている。すなわち、図３で示した、制御系統Ａ及び制御系統Ｂの間における処理タイミングの時間的ずれが解消され、処理タイミングの時間的ずれがない最初（図３中、最も左側の時点）の状態が復元される。
【００５３】
以上に説明した本実施形態によれば、以下に示す作用及び効果を奏する。
（１）モータ制御装置１０は、その動作中において、内部に記憶しているリセット判定値に基づいて、リセット動作の開始を判定するようにしている。この場合、リセット判定値は、モータ制御装置１０の内部に予め記憶されるものであるので、リセット動作の開始のために各制御演算部２１，２２の間で処理タイミングの時間的ずれを通信を介して検出したり、各制御演算部２１，２２の間でリセット動作の開始を通信を介して指示したりする必要がない。これにより、タイミング記憶部と、リセット判定部とを内部に有するモータ制御装置１０は、各制御演算部２１，２２の間で通信を必要としないで、リセット動作を開始させることができる。したがって、リセット動作についても制御系統Ａ及び制御系統Ｂ（各制御演算部２１，２２）の冗長化を保ちつつ、制御系統Ａ及び制御系統Ｂの間における同期ずれを抑制することができる。
【００５４】
そして、本実施形態のように、制御系統Ａ及び制御系統Ｂを用いてモータ１１の駆動を制御することによっては、何れかの制御系統に故障が生じた場合でも、残りの制御系統がモータ１１の駆動の制御を継続することができ、モータ１１の制御系統の冗長化を実現することができる。このようにモータ１１の制御系統の冗長化を実現する場合においても、制御系統Ａ及び制御系統Ｂの間における同期ずれを抑制することができる。
【００５５】
（２）本実施形態では、制御系統Ａ及び制御系統Ｂの各制御演算部２１，２２のそれぞれが同期ずれを抑制するように、それぞれの各タイミング記憶部３８ａ，３８ｂに記憶されている各リセット判定値Ｒｓａ，Ｒｓｂに基づいて、リセット動作を開始させるようになる。この場合、各制御演算部２１，２２において、リセット動作を開始させる各リセット判定値Ｒｓａ，Ｒｓｂは、最適クロックＣＬＫｓに基づいて予め定められているものであることから、最適クロックＣＬＫｓに対する各制御演算部２１，２２の各クロックＣＬＫａ，ＣＬＫｂのずれが解消（減少）されるようにリセット動作される。その結果、各制御演算部２１，２２の処理タイミングをこれらの間で生じる時間的ずれが上記許容範囲で維持することができ、より高い精度で同期ずれを抑制することができる。そして、より高い精度で同期ずれを抑制する場合であっても、リセット動作について制御系統Ａ及び制御系統Ｂの冗長化を好適に保つことができる。
【００５６】
（３）リセット動作に必要な情報であるリセット判定値は、モータ制御装置１０の出荷前の検査工程において記憶されるようにしている。
上記構成によれば、モータ制御装置１０の出荷後の動作時においては、各制御演算部２１，２２の同期ずれを抑制するための設定、すなわちリセット動作に必要な情報であるリセット判定値の記憶が、モータ制御装置１０の出荷前の検査工程で既に済んでいる。これにより、モータ制御装置１０の動作に先立って、ユーザーによる調整や設定を何も必要としないで、制御系統Ａ及び制御系統Ｂの間における同期ずれを抑制することができる。
【００５７】
（第２実施形態）
次に、モータ制御装置及び操舵制御装置の第２実施形態について説明する。なお、既に説明した実施形態と同一構成などは、同一の符号を付すなどして、その重複する説明を省略する。
【００５８】
図７に示すように、本実施形態の各制御演算部２１，２２は、これらのうち第２制御演算部２２のみがリセット動作に関わる構成、すなわちリセット判定部３７ｂ及びタイミング記憶部３８ｂを有している。すなわち、本実施形態の第１制御演算部２１は、第１実施形態では有していたリセット判定部３７ａ及びタイミング記憶部３８ａを有していない。本実施形態において、第１制御演算部２１を備えている制御系統Ａは第１の制御系統の一例であり、第２制御演算部２２を備えている制御系統Ｂは第２の制御系統の一例である。
【００５９】
ここで、本実施形態の第２制御演算部２２のリセット判定部３７ｂ及びタイミング記憶部３８ｂの機能について、詳しく説明する。
まず、タイミング記憶部３８ｂに対して、リセット判定値を設定する工程について説明する。
【００６０】
本実施形態のリセット判定値を設定する工程には、第１実施形態と同様、大きく５つの工程がある。
図７に示すように、リセット判定値を設定する第１の工程では、各制御演算部２１，２２の各クロック発生部３２ａ，３２ｂに対して、モータ制御装置１０の外部からオシロスコープ等の測定器５５を接続した状態で、各制御演算部２１，２２に対して外部電源を用いた給電を開始し、当該各制御演算部２１，２２を起動させる。この場合、各発振器２７，２８への給電も開始され、各クロック発生部３２ａ，３２ｂは、各発振器２７，２８の基本周波数のクロックに基づいて、各クロックＣＬＫａ，ＣＬＫｂの出力を開始する。
【００６１】
続いて、第２の工程では、測定器５５によって、接続されている各クロック発生部３２ａ，３２ｂから出力される各クロックＣＬＫａ，ＣＬＫｂをそれぞれ測定する。
続いて、第３の工程では、測定器５５によって、接続されているクロック発生部３２ａのクロックＣＬＫａと、クロック発生部３２ｂのクロックＣＬＫｂとを比較して、クロックＣＬＫａに対するクロックＣＬＫｂの時間的ずれとして、クロックの周期差を測定する。本実施形態において、クロック発生部３２ａのクロックＣＬＫａは基準クロックの一例である。
【００６２】
続いて、第４の工程では、測定器５５によって、第３の工程で測定したクロックの周期差を用いて、リセット判定値を算出する。このリセット判定値は、クロックＣＬＫａに対するクロックＣＬＫｂの処理タイミングの時間的ずれが生じる結果、制御系統Ａ及び制御系統Ｂの間における処理タイミングの時間的ずれが上記許容範囲を超えない範囲の期間として算出される。この測定器５５によって算出されるリセット判定値が、本実施形態における第２制御演算部２２用のリセット判定値Ｒｓｂとなる。その後、測定器５５は、各クロック発生部３２ａ，３２ｂから外されて、接続解除される。
【００６３】
続いて、第５の工程では、第２制御演算部２２のタイミング記憶部３８ｂに対して、モータ制御装置１０の外部から携帯情報端末等の通信機器５６を接続した状態で、第４の工程で算出されるリセット判定値Ｒｓｂを通信機器５６を介して出力し、タイミング記憶部３８ｂに書き込み記憶（設定）する。その後、通信機器５６は、タイミング記憶部３８ｂから外されて、接続解除される。
【００６４】
このようにして、検査工程を終えて出荷されるモータ制御装置１０は、イグニッション信号ＩＧが入力された後の動作中（ユーザーの使用中）において、第２制御演算部２２のタイミング記憶部３８ｂに記憶されているリセット判定値Ｒｓｂを用いて、第２制御演算部２２のタイマ生成部３３をリセット動作させる。
【００６５】
そして、本実施形態のリセット判定部３７ｂは、リセット動作に関わる処理として、図６で示したリセット処理と同様の処理を実行する。なお、本実施形態において、リセット処理は、第２制御演算部２２、すなわちリセット判定部３７ｂでのみ実行されるものである。
【００６６】
本実施形態のリセット判定部３７ｂは、自身が属する制御系統Ｂ（第２制御演算部２２）のタイマ生成部３３のカウント値のカウントのタイミングをリセットすることによって、制御系統Ａ及び制御系統Ｂの間における処理タイミングのずれを解消するように構成されている。すなわち、図３で示した、制御系統Ａ及び制御系統Ｂの間における処理タイミングの時間的ずれが、第１制御演算部２１の処理タイミングに対して第２制御演算部２２の処理タイミングが一致するようにリセット動作することで解消され、処理タイミングの時間的ずれがない最初（図３中、最も左側の時点）の状態が復元される。
【００６７】
以上に説明した本実施形態によれば、上記第１実施形態の（１），（３）の作用及び効果に加えて、以下の作用及び効果を得ることができる。
（４）本実施形態において、第２制御演算部２２は、第１制御演算部２１に対する同期ずれを抑制するように、タイミング記憶部３８ｂに記憶されているリセット判定値Ｒｓｂに基づいて、リセット動作を開始させるようになる。第２制御演算部２２において、リセット動作を開始させるリセット判定値Ｒｓｂは、第１制御演算部２１のクロックＣＬＫａを基準として予め定められているものであることから、第２制御演算部２２の処理タイミングが第１制御演算部２１の処理タイミングに一致する（近付く）ようにリセット動作される。その結果、各制御演算部２１，２２の間で、第２制御演算部２２についてのみリセット動作させることによって、第１制御演算部２１についてはリセット動作を必要としないで、各制御演算部２１，２２の処理タイミングをこれらの時間的ずれが許容される範囲で維持することができる。そして、本実施形態であっても、リセット動作について制御系統Ａ及び制御系統Ｂの冗長化を好適に保つことができる。
【００６８】
なお、上記各実施形態は、以下の形態にて実施することもできる。
・上記第２実施形態では、基準クロックとして、上記第１実施形態と同様、最適クロックＣＬＫｓを用いるようにしてもよい。この場合であっても、上記（１），（３），（４）に準じた作用及び効果を奏することができる。
【００６９】
・上記第２実施形態において、リセット判定値を設定する第１の工程では、第１制御演算部２１のクロック発生部３２ａと、第２制御演算部２２のクロック発生部３２ｂとで異なる測定器をそれぞれ接続し、各クロックＣＬＫａ，ＣＬＫｂを個別に測定するようにしてもよい。
【００７０】
・上記第２実施形態において、第２制御演算部２２がリセット判定部とタイミング記憶部を有する替わりに、第１制御演算部２１がリセット判定部とタイミング記憶部を有するようにしてもよい。この場合であっても、上記（１），（３），（４）に準じた作用及び効果を奏することができる。
【００７１】
・各リセット判定値Ｒｓａ，Ｒｓｂは、モータ制御装置１０の出荷後に記憶されるものであったり、ユーザーによって記憶されるものであったりしてよい。モータ制御装置１０の動作中には、必要なリセット判定値（第１実施形態であれば各リセット判定値Ｒｓａ，Ｒｓｂ、第２実施形態であればリセット判定値Ｒｓｂ）が少なくとも記憶された状態であればよい。
【００７２】
・各リセット判定値Ｒｓａ，Ｒｓｂは、タイマ生成部３３のカウント値のアップ及びダウンの回数として規定することもできる。この場合、例えば、リセット判定値に一致する数のカウント値のアップ及びダウンの後、予め定めた期間を空けてリセットトリガがタイマ生成部３３に対して出力されるように構成すればよい。その他、リセット判定値は、各発振器２７，２８や各クロック発生部３２ａ，３２ｂのクロックのアップ及びダウンの回数として規定したり、三角波の山や谷の回数として規定したりしてもよい。この場合、必要なリセット判定部（第１実施形態であれば各リセット判定部３７ａ，３７ｂ、第２実施形態であればリセット判定部３７ｂ）には、必要な情報としてクロックや三角波が入力されるように構成すればよい。
【００７３】
・リセット判定値を設定する工程では、リセット判定値を算出するために、各発振器２７，２８のクロックを用いることもできるし、タイマ生成部３３のカウント値を用いることもできるし、三角波生成部３４の三角波やＡＤ変換実行タイミング信号や処理タイミング信号の何れかを用いることもできる。
【００７４】
・処理タイミングのずれとは、処理タイミングの周期のずれとして捉えることもできる。この場合、上記各実施形態を用いることによっては、処理タイミングの周期のずれに伴う同期ずれを好適に抑制することができる。なお、処理タイミングの周期のずれは、例えば、処理側であるＡ／Ｄ変換部３５や演算部３１等の故障等に起因して生じうる。
【００７５】
・フェールでは、モータ１１の制御が停止された制御系統分を残った制御系統で補うように演算部３１がモータ１１の駆動を制御するようにしてもよい。
・モータ制御装置１０では、複数の制御系統が構成されていればよく、３系統や４系統以上の制御系統が構成されていればよい。
【００７６】
・モータ１１は、独立した２つのモータであってもよい。
・上記各実施形態は、モータ１１を制御対象とするモータ制御装置１０の替わりに、発電機等、制御信号によって動作するものを制御対象とする電子制御装置として実現することもできる。
【符号の説明】
【００７７】
１０…モータ制御装置、１１…モータ、１２…ロータ、１３…ステータ、１４…コイル、１４Ａ…第１コイル群、１４Ｂ…第２コイル群、２１…第１制御演算部、２２…第２制御演算部、２３…モータ駆動部、２４…モータ駆動部、３１…演算部、２７，２８…発振器、３２ａ，３２ｂ…クロック発生部、３３…タイマ生成部、３４…三角波生成部、３５…Ａ／Ｄ変換部、３６…モータ駆動指令部、３７ａ，３７ｂ…リセット判定部、３８ａ，３８ｂ…タイミング記憶部、５０…検査工場、５１，５２，５５…測定器、５３，５４，５６…通信機器、ＣＬＫａ，ＣＬＫｂ…クロック、ＣＬＫｓ…最適クロック、Ｒｓａ，Ｒｓｂ…リセット判定値。
【図１】
2017195659.tif 000003
【図２】
2017195659.tif 000004
【図３】
2017195659.tif 000005
【図４】
2017195659.tif 000006
【図５】
2017195659.tif 000007
【図６】
2017195659.tif 000008
【図７】
2017195659.tif 000009