(57)【要約】【課題】高い周波数帯域の信号の減衰を十分に補償すること。【解決手段】複数の伝送線路を介して接続された第１の電子部品と第２の電子部品とを有する基地局装置において、前記第１の電子部品は、データを生成する生成部と、前記生成部によって生成されたデータを互いに異なるコードを用いてスクランブル処理する複数のスクランブラと、前記複数のスクランブラによってスクランブル処理されて得られた複数の信号をそれぞれ異なる伝送線路によって送信する送信部とを有し、前記第２の電子部品は、前記伝送線路によって伝送された複数の信号を受信する受信部と、前記受信部によって受信された複数の信号を、それぞれ対応するスクランブラによって用いられるコードを用いてデスクランブル処理する複数のデスクランブラと、前記複数のデスクランブラによってデスクランブル処理されて得られた複数のデータのいずれか１つを選択する選択部とを有する。【選択図】図２
2017103587.tif 000002
【特許請求の範囲】
【請求項１】
複数の伝送線路を介して接続された第１の電子部品と第２の電子部品とを有する基地局装置であって、
前記第１の電子部品は、
データを生成する生成部と、
前記生成部によって生成されたデータを互いに異なるコードを用いてスクランブル処理する複数のスクランブラと、
前記複数のスクランブラによってスクランブル処理されて得られた複数の信号をそれぞれ異なる伝送線路によって送信する送信部と
を有し、
前記第２の電子部品は、
前記伝送線路によって伝送された複数の信号を受信する受信部と、
前記受信部によって受信された複数の信号を、それぞれ対応するスクランブラによって用いられるコードを用いてデスクランブル処理する複数のデスクランブラと、
前記複数のデスクランブラによってデスクランブル処理されて得られた複数のデータのいずれか１つを選択する選択部と
を有することを特徴とする基地局装置。
【請求項２】
前記選択部は、
前記受信部によって受信された複数の信号の振幅を抽出する抽出部と、
前記抽出部によって抽出された複数の信号の振幅を比較する比較部とを有し、
前記比較部による比較の結果、振幅が最大の信号に対応するデータを選択する
ことを特徴とする請求項１記載の基地局装置。
【請求項３】
前記第２の電子部品は、
それぞれの伝送線路に対応するデータの前記選択部における選択頻度を監視し、選択頻度に基づいて伝送線路の異常を検出する検出部をさらに有することを特徴とする請求項１記載の基地局装置。
【請求項４】
前記検出部は、
それぞれの伝送線路に対応するデータの選択回数の差分を算出し、算出された差分が所定の閾値以上である場合に、伝送線路の異常を検出することを特徴とする請求項３記載の基地局装置。
【請求項５】
前記検出部は、
伝送線路の異常を検出した場合に、異常が検出されない伝送線路に対応するデータを選択するように前記選択部へ指示することを特徴とする請求項３記載の基地局装置。
【請求項６】
前記検出部は、
伝送線路の異常を検出した場合に、伝送線路の異常が検出されたことを上位装置へ通知することを特徴とする請求項３記載の基地局装置。
【請求項７】
前記第２の電子部品は、
前記検出部によって伝送線路の異常が検出された場合に、伝送線路の異常が検出されたことを示す制御信号を送信する制御信号送信部をさらに有し、
前記第１の電子部品は、
前記制御信号送信部によって送信された制御信号を受信する制御信号受信部と、
前記制御信号受信部によって制御信号が受信された場合に、前記複数のスクランブラによって用いられるコードを変更するコード管理部とをさらに有する
ことを特徴とする請求項３記載の基地局装置。
【請求項８】
前記検出部は、
前記受信部によって受信された複数の信号に含まれるビットからなるビット列であって、前記複数の伝送線路それぞれによって連続して伝送された所定数のビットを含むビット列を生成するビット列生成部と、
前記ビット列生成部によって生成されるビット列に対応付けて、ビット列に含まれる最新のビットに対応するデータの前記選択部における選択率を記憶する選択率記憶部とを有し、
選択率が所定の閾値未満のビット列が前記選択率記憶部に記憶されている場合に、伝送線路の異常を検出する
ことを特徴とする請求項３記載の基地局装置。
【請求項９】
前記選択部は、
前記複数のデスクランブラそれぞれによって連続してデスクランブル処理されて得られる所定数のデータをデスクランブル処理前のビット列に変換するビット列変換部と、
前記ビット列変換部によって変換されて得られたそれぞれのビット列に対応する選択率を前記選択率記憶部から取得する選択率取得部とを有し、
前記選択率取得部によって取得された選択率が最も大きいビット列を伝送した伝送線路に対応するデータを選択する
ことを特徴とする請求項８記載の基地局装置。
【請求項１０】
前記検出部は、
前記複数のデスクランブラそれぞれによって連続してデスクランブル処理されて得られる所定数のデータを含むデータ列を生成するデータ列生成部と、
前記データ列生成部によって生成されるデータ列に対応付けて、データ列に含まれる最新のデータの前記選択部における選択率を記憶する選択率記憶部とを有し、
選択率が所定の閾値未満のビット列が前記選択率記憶部に記憶されている場合に、伝送線路の異常を検出する
ことを特徴とする請求項３記載の基地局装置。
【請求項１１】
前記選択部は、
所定期間の前記選択部における選択率が前記選択率記憶部に記憶された後、前記データ列生成部によって生成されたそれぞれのビット列に対応する選択率を前記選択率記憶部から取得する選択率取得部を有し、
前記選択率取得部によって取得された選択率が最も大きいデータ列に含まれる最新のデータを選択する
ことを特徴とする請求項１０記載の基地局装置。
【請求項１２】
前記第２の電子部品は、
前記受信部によって受信された複数の信号をそれぞれ補正し、補正後の信号をフィードバックして補正量を調整する複数の補正部をさらに有し、
前記選択部は、
前記複数の補正部による信号の補正量を抽出する抽出部と、
前記抽出部によって抽出された複数の信号それぞれの補正量を比較する比較部とを有し、
前記比較部による比較の結果、補正量が最小の信号に対応するデータを選択する
ことを特徴とする請求項１記載の基地局装置。
【請求項１３】
複数の伝送線路を介して接続された第１の電子部品と第２の電子部品とを有する伝送システムであって、
前記第１の電子部品は、
データを生成する生成部と、
前記生成部によって生成されたデータを互いに異なるコードを用いてスクランブル処理する複数のスクランブラと、
前記複数のスクランブラによってスクランブル処理されて得られた複数の信号をそれぞれ異なる伝送線路によって送信する送信部と
を有し、
前記第２の電子部品は、
前記伝送線路によって伝送された複数の信号を受信する受信部と、
前記受信部によって受信された複数の信号を、それぞれ対応するスクランブラによって用いられるコードを用いてデスクランブル処理する複数のデスクランブラと、
前記複数のデスクランブラによってデスクランブル処理されて得られた複数のデータのいずれか１つを選択する選択部と
を有することを特徴とする伝送システム。
【請求項１４】
複数の伝送線路を介して接続された第１の電子部品と第２の電子部品との間の伝送方法であって、
前記第１の電子部品が、
データを生成し、
生成されたデータを互いに異なるコードを用いてスクランブル処理し、
スクランブル処理されて得られた複数の信号をそれぞれ異なる伝送線路によって送信し、
前記第２の電子部品が、
前記伝送線路によって伝送された複数の信号を受信し、
受信された複数の信号を、それぞれ対応するスクランブル処理で用いられたコードを用いてデスクランブル処理し、
デスクランブル処理されて得られた複数のデータのいずれか１つを選択する
処理を有することを特徴とする伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基地局装置、伝送システム及び伝送方法に関する。
【背景技術】
【０００２】
近年、例えば無線通信に用いられる基地局装置や情報処理に用いられる情報処理装置には、多数のＬＳＩ（Large-Scale  Integration）が搭載されるのが一般的である。具体的には、例えばＦＰＧＡ（Field-Programmable  Gate  Array）と呼ばれるプログラム可能な集積回路がプリント基板上に複数配置されることがある。これらのＦＰＧＡは、例えばプリント基板の内層の伝送線路によって接続され、互いに信号を送受信する。
【０００３】
ＦＰＧＡ間の伝送線路においては、信号の減衰が発生するため、例えばプリエンファシスやイコライジングなどの処理によって、伝送線路での減衰が補償されることがある。プリエンファシスとは、送信側のＦＰＧＡにおいて実行される処理であり、伝送線路で減衰する周波数帯域のパワーをあらかじめ増幅しておく処理である。また、イコライジングとは、受信側のＦＰＧＡにおいて実行される処理であり、伝送線路で減衰した周波数帯域のパワーを増幅する処理である。イコライジングを実行する回路としては、例えばリニアイコライザやＤＦＥ（Decision  Feedback  Equalizer）などがある。
【０００４】
このように、送信側及び受信側それぞれのＦＰＧＡにおいて信号の減衰を補償することにより、伝送線路での減衰によって生じるデータ誤りが低減される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平２−１００４３５号公報
【特許文献２】特開平１０−２４３０５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、最近では、複数のＬＳＩ間で例えば３ＧＨｚ以上の高周波信号が伝送されるようになっており、このような高周波信号については、伝送線路での減衰が十分に補償されないという問題がある。具体的には、プリント基板の内層に伝送線路が配設される場合、プリント基板を貫通するビアホールが形成され、ビアホールを介して、プリント基板の表面層の部品と内層の伝送線路とが接続される。このとき、配線層がプリント基板の内層であるため、ビアホールにおいて、配線層よりも部品が配置されない表面層側の部分がスタブとなり、高周波信号の反射が発生する。スタブにおいて反射した反射信号は、反射によって遅延した分だけずれた位相で元の高周波信号に重畳されるが、高周波信号の波長は短いため、位相のずれの影響が大きく、元の高調波信号の逆位相に近い位相の反射信号が重畳されることもある。結果として、受信される高調波信号が大きく劣化し、符号間干渉によるデータ誤りを引き起こすことがある。
【０００７】
スタブによる影響を低減するために、掘削によりスタブを除去するバックドリル技術などもあるが、完全にスタブを除去することは困難であり、高周波信号の減衰が十分に補償されることはない。また、高周波信号の反射は、例えばプリント基板の材料やビアホールの構造などの要因によって生じるインピーダンスの不整合部分でも発生する。このため、たとえスタブを完全に除去したとしても、高周波信号の反射は依然として発生し、反射信号による高周波信号の劣化が発生する。
【０００８】
また、上述した高周波信号の反射により、周波数軸上での高周波信号の減衰特性が非線形となるため、高周波信号の減衰の補償は、より困難なものとなる。すなわち、例えば線形等化をするリニアイコライザでは、非線形な特性を有する高周波信号の減衰を十分に補償することが困難である。また、ＤＦＥは非線形等化が可能であるが、高周波信号の減衰を十分に補償するためには、非常に多くのタップを有するＤＦＥがＬＳＩに搭載されることになり、回路規模が増大してしまう。
【０００９】
開示の技術は、かかる点に鑑みてなされたものであって、高い周波数帯域の信号の減衰を十分に補償することができる基地局装置、伝送システム及び伝送方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本願が開示する基地局装置は、１つの態様において、複数の伝送線路を介して接続された第１の電子部品と第２の電子部品とを有する基地局装置であって、前記第１の電子部品は、データを生成する生成部と、前記生成部によって生成されたデータを互いに異なるコードを用いてスクランブル処理する複数のスクランブラと、前記複数のスクランブラによってスクランブル処理されて得られた複数の信号をそれぞれ異なる伝送線路によって送信する送信部とを有し、前記第２の電子部品は、前記伝送線路によって伝送された複数の信号を受信する受信部と、前記受信部によって受信された複数の信号を、それぞれ対応するスクランブラによって用いられるコードを用いてデスクランブル処理する複数のデスクランブラと、前記複数のデスクランブラによってデスクランブル処理されて得られた複数のデータのいずれか１つを選択する選択部とを有する。
【発明の効果】
【００１１】
本願が開示する基地局装置、伝送システム及び伝送方法の１つの態様によれば、高い周波数帯域の信号の減衰を十分に補償することができるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】図１は、伝送システムの一例を示す模式図である。
【図２】図２は、実施の形態１に係る送信側ＦＰＧＡの構成を示すブロック図である。
【図３】図３は、実施の形態１に係る受信側ＦＰＧＡの構成を示すブロック図である。
【図４】図４は、実施の形態１に係るデータ選択処理を示すフロー図である。
【図５】図５は、実施の形態２に係る受信側ＦＰＧＡの構成を示すブロック図である。
【図６】図６は、実施の形態２に係る異常検出処理を示すフロー図である。
【図７】図７は、実施の形態２に係る他の異常検出処理を示すフロー図である。
【図８】図８は、実施の形態３に係る送信側ＦＰＧＡの構成を示すブロック図である。
【図９】図９は、実施の形態３に係る受信側ＦＰＧＡの構成を示すブロック図である。
【図１０】図１０は、実施の形態３に係る異常検出処理を示すフロー図である。
【図１１】図１１は、実施の形態４に係る受信側ＦＰＧＡの構成を示すブロック図である。
【図１２】図１２は、実施の形態４に係る異常検出部の構成を示すブロック図である。
【図１３】図１３は、実施の形態４に係る異常検出処理を示すフロー図である。
【図１４】図１４は、実施の形態５に係る選択合成部の構成を示すブロック図である。
【図１５】図１５は、実施の形態５に係るデータ選択処理を示すフロー図である。
【図１６】図１６は、実施の形態６に係る受信側ＦＰＧＡの構成を示すブロック図である。
【図１７】図１７は、実施の形態６に係るデータ選択処理を示すフロー図である。
【発明を実施するための形態】
【００１３】
以下、本願が開示する基地局装置、伝送システム及び伝送方法の実施の形態について、図面を参照して詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【００１４】
（実施の形態１）
図１は、実施の形態１に係る伝送システムの一例を示す模式図である。図１に示す伝送システムは、プリント基板１０の表面層に搭載されたＦＰＧＡ１００、２００が、プリント基板１０の内層に配設された伝送線路２０によって接続されて構成される。このような伝送システムは、例えば基地局装置や情報処理装置の内部に設けられる。
【００１５】
プリント基板１０は、表面層に種々の電子部品を搭載可能であるとともに、内層に配線が可能な多層基板である。伝送線路２０は、プリント基板１０の内層に銅などの金属をプリントして形成される配線パターンであり、プリント基板１０の表面層に搭載された電子部品間を電気的に接続する。電子部品の端子がプリント基板１０の表面層に接続する接続部分では、プリント基板１０を貫通するビアホールが形成されている。そして、伝送線路２０は、ビアホールにおいて、異なる層の配線パターンを接続する。このため、ビアホールにおいては、プリント基板１０の電子部品が搭載されない表面層側にスタブが形成されることがある。
【００１６】
ＦＰＧＡ１００、２００は、プログラム可能な集積回路であり、プリント基板１０の表面層に搭載されて種々の処理を実行する。この処理の際、ＦＰＧＡ１００、２００は、伝送線路２０を介して信号を送受信する。以下では、ＦＰＧＡ１００がデータを生成し、生成したデータを含む信号を送信する送信側ＦＰＧＡであるものとし、ＦＰＧＡ２００が信号を受信して信号に含まれるデータを用いた処理を実行する受信側ＦＰＧＡであるものとして説明する。
【００１７】
図２は、実施の形態１に係る送信側ＦＰＧＡ１００の構成を示すブロック図である。図２に示すように、送信側ＦＰＧＡ１００と受信側ＦＰＧＡ２００の間は、少なくとも２本の伝送線路によって接続されており、これらの２本の伝送線路が同一のデータを伝送するために用いられる。送信側ＦＰＧＡ１００は、データ生成部１１０、スクランブラ１２０、１２５、プリエンファシス回路１３０、１３５及び送信ドライバ１４０、１４５を有する。
【００１８】
データ生成部１１０は、送信側ＦＰＧＡ１００に組み込まれた所定のプログラムに従った処理を実行し、データを生成する。生成されたデータは、受信側ＦＰＧＡ２００へ送信されるデータである。
【００１９】
スクランブラ１２０、１２５は、データ生成部１１０によって生成されたデータのスクランブル処理を実行する。具体的には、スクランブラ１２０、１２５は、例えばＰＮ（Pseudo  Noise）符号のＭ系列又はＧｏｌｄ系列などのコードを用いてデータのスクランブル処理を実行する。このとき、スクランブラ１２０とスクランブラ１２５とは、それぞれ異なるコードを用いてデータをスクランブル処理する。したがって、スクランブラ１２０、１２５は、同一のデータに対して異なるスクランブル処理を施し、それぞれ異なるビット系列の信号を出力する。なお、好ましくは、スクランブラ１２０とスクランブラ１２５とは、互いに相関が低いコードを用いてデータをスクランブル処理する。
【００２０】
プリエンファシス回路１３０、１３５は、スクランブル処理されて得られた信号に対して、プリエンファシス処理を実行する。すなわち、プリエンファシス回路１３０、１３５は、それぞれスクランブラ１２０、１２５から出力される信号において、伝送線路２０において減衰する周波数帯域のパワーをあらかじめ増幅する。なお、プリエンファシス回路１３０、１３５は、所定周波数よりも低い周波数帯域のうち、伝送線路２０において減衰する周波数帯域のパワーをあらかじめ増幅しても良い。
【００２１】
送信ドライバ１４０、１４５は、プリエンファシス処理された信号を増幅し、それぞれ対応する伝送線路を介して受信側ＦＰＧＡ２００へ送信する。すなわち、送信ドライバ１４０は、増幅により得られた信号Ａを経路Ａを介して受信側ＦＰＧＡ２００へ送信し、送信ドライバ１４５は、増幅により得られた信号Ｂを経路Ｂを介して受信側ＦＰＧＡ２００へ送信する。
【００２２】
上述したように、スクランブラ１２０、１２５が異なるコードを用いてスクランブル処理を実行するため、信号Ａ及び信号Ｂは、異なるビット系列の信号である。そして、信号Ａ及び信号Ｂが異なるビット系列の信号であるため、信号Ａ及び信号Ｂのスペクトラムが異なり、それぞれ経路Ａ及び経路Ｂにおいて異なる減衰特性で減衰されて受信側ＦＰＧＡ２００へ伝送される。このため、受信側ＦＰＧＡ２００では、ビット単位で信号Ａ及び信号Ｂを比較し、減衰量が小さい信号のビットを選択することで、エラーレートの小さいデータを得ることができる。結果として、所定周波数よりも高い周波数帯域の成分を含む高周波信号が伝送される場合でも、伝送線路における減衰を十分に補償することができる。
【００２３】
図３は、実施の形態１に係る受信側ＦＰＧＡ２００の構成を示すブロック図である。図３に示す受信側ＦＰＧＡ２００は、リニアイコライザ２１０、２１５、可変ゲインアンプ２２０、２２５、ＤＦＥ２３０、２３５、デスクランブラ２４０、２４５、振幅抽出部２５０、２５５、比較部２６０、選択合成部２７０及びデータ処理部２８０を有する。
【００２４】
リニアイコライザ２１０、２１５は、それぞれ信号Ａ及び信号Ｂを受信し、信号Ａ及び信号Ｂに対する線形等化を実行する。すなわち、リニアイコライザ２１０、２１５は、経路Ａ及び経路Ｂにおいて減衰した信号Ａ及び信号Ｂを線形等化し、減衰した周波数帯域のパワーを増幅する。
【００２５】
可変ゲインアンプ２２０、２２５は、それぞれ信号Ａ及び信号Ｂを可変のゲインで増幅する。可変ゲインアンプ２２０、２２５による増幅は、信号の全周波数帯域に対する増幅である。
【００２６】
ＤＦＥ２３０、２３５は、それぞれ信号Ａ及び信号Ｂに複数のタップ係数を乗算し、乗算結果をフィードバックすることにより、各タップ係数を調整する。そして、ＤＦＥ２３０、２３５は、調整された複数のタップ係数を信号Ａ及び信号Ｂに乗算し、非線形等化を実行する。このように、ＤＦＥ２３０、２３５は、フィードバックされた乗算結果に基づいてタップ係数に関する判定を行いながら信号の等化を実行するため、ＤＦＥ２３０、２３５による非線形等化は、判定帰還型等化とも呼ばれる。
【００２７】
これらのリニアイコライザ２１０、２１５、可変ゲインアンプ２２０、２２５及びＤＦＥ２３０、２３５における処理によって、信号Ａ及び信号Ｂの主に所定周波数よりも低い周波数帯域における減衰が補償される。
【００２８】
デスクランブラ２４０、２４５は、それぞれ送信側ＦＰＧＡ１００のスクランブラ１２０、１２５によって用いられたコードを用いて信号Ａ及び信号Ｂのデスクランブル処理を実行する。すなわち、デスクランブラ２４０は、スクランブラ１２０によるスクランブル処理の逆変換を行って、信号ＡからデータＡを得る。また、デスクランブラ２４５は、スクランブラ１２５によるスクランブル処理の逆変換を行って、信号ＢからデータＢを得る。なお、スクランブラ１２０、１２５は、同一のデータに対して異なるスクランブル処理を実行するため、伝送線路における減衰等の影響が無ければ、データＡとデータＢとは一致する。デスクランブラ２４０、２４５は、それぞれデータＡ及びデータＢを選択合成部２７０へ出力する。このとき、デスクランブラ２４０、２４５は、データＡ及びデータＢを１ビットずつ選択合成部２７０へ出力する。
【００２９】
振幅抽出部２５０、２５５は、それぞれ信号Ａ及び信号Ｂの振幅を抽出する。すなわち、振幅抽出部２５０は、信号Ａの振幅Ａを抽出し、振幅抽出部２５５は、信号Ｂの振幅Ｂを抽出する。そして、振幅抽出部２５０、２５５は、それぞれ振幅Ａ及び振幅Ｂを比較部２６０へ出力する。なお、振幅抽出部２５０、２５５は、１ビットに相当する信号波形ごとに信号Ａ及び信号Ｂの瞬時振幅を抽出する。振幅抽出部２５０、２５５は、例えばそれぞれ異なる閾値電圧が入力される複数のオペアンプ又はコンパレータなどを用いて構成されても良い。
【００３０】
比較部２６０は、信号Ａ及び信号Ｂの振幅Ａ及び振幅Ｂを大小比較し、振幅が大きい信号に対応するデータを選択するように選択合成部２７０へ指示する。すなわち、比較部２６０は、振幅Ａが振幅Ｂよりも大きい場合には、信号Ａに対応するデータＡを選択するように選択合成部２７０へ指示する。また、比較部２６０は、振幅Ｂが振幅Ａよりも大きい場合には、信号Ｂに対応するデータＢを選択するように選択合成部２７０へ指示する。
【００３１】
選択合成部２７０は、比較部２６０からの指示に従ってデータＡ又はデータＢを選択し、選択されたデータをデータ処理部２８０へ出力する。すなわち、選択合成部２７０は、デスクランブラ２４０、２４５から１ビットずつ出力されるデータＡ及びデータＢのうち、各ビットに対応する信号波形の瞬時振幅が大きい方のデータのビットを順次データ処理部２８０へ出力する。
【００３２】
データ処理部２８０は、選択合成部２７０から出力されるデータに対して、受信側ＦＰＧＡ２００に組み込まれた所定のプログラムに従った処理を実行する。
【００３３】
次いで、上記のように構成された受信側ＦＰＧＡ２００によるデータ選択処理について、図４に示すフロー図を参照しながら説明する。
【００３４】
送信側ＦＰＧＡ１００において異なるコードで同一のデータをスクランブル処理して得られた信号Ａ及び信号Ｂは、それぞれ異なる経路Ａ及び経路Ｂによって伝送される。これらの信号Ａ及び信号Ｂは、受信側ＦＰＧＡ２００によって受信され（ステップＳ１０１）、それぞれリニアイコライザ２１０、２１５によって線形等化される（ステップＳ１０２）。そして、信号Ａ及び信号Ｂは、可変ゲインアンプ２２０、２２５によって増幅され（ステップＳ１０３）、ＤＦＥ２３０、２３５によって非線形等化される（ステップＳ１０４）。これらの処理によって、信号Ａ及び信号Ｂの主に低周波成分における減衰が補償される。しかしながら、高周波成分に関しては、例えば経路Ａ及び経路Ｂに形成されたスタブなどにおける反射の影響により、減衰が十分に補償されていない。
【００３５】
等化などの処理を経た信号Ａ及び信号Ｂは、それぞれデスクランブラ２４０、２４５によってデスクランブル処理される。デスクランブル処理には、送信側ＦＰＧＡ１００のスクランブラ１２０、１２５が用いたコードと同じコードが用いられる。すなわち、デスクランブラ２４０によって、スクランブラ１２０が用いたコードと同じコードが用いられて信号Ａがデスクランブル処理される。また、デスクランブラ２４５によって、スクランブラ１２５が用いたコードと同じコードが用いられて信号Ｂがデスクランブル処理される。デスクランブル処理により、信号ＡからはデータＡが得られ、信号ＢからはデータＢが得られる。データＡ及びデータＢは、選択合成部２７０へ出力される。なお、データＡ及びデータＢは、伝送線路における信号の劣化等が無ければ、同一のデータである。
【００３６】
デスクランブル処理が実行される一方、ＤＦＥ２３０、２３５から出力される信号Ａ及び信号Ｂの振幅が振幅抽出部２５０、２５５によって抽出される（ステップＳ１０５）。ここでは、デスクランブラ２４０、２４５によってデスクランブル処理される信号Ａ及び信号Ｂの信号波形に対応する瞬時振幅が抽出される。そして、抽出された振幅は、比較部２６０によって大小比較される（ステップＳ１０６）。すなわち、比較部２６０によって、信号Ａの振幅Ａと信号Ｂの振幅Ｂとが大小比較され、振幅が大きい信号に対応するデータを選択することが決定される。具体的には、振幅Ａが振幅Ｂ以上の大きさであれば（ステップＳ１０６Ｙｅｓ）、信号Ａに対応するデータＡを選択することが決定され（ステップＳ１０７）、その旨が選択合成部２７０へ通知される。一方、振幅Ａが振幅Ｂ未満の大きさであれば（ステップＳ１０６Ｎｏ）、信号Ｂに対応するデータＢを選択することが決定され（ステップＳ１０８）、その旨が選択合成部２７０へ通知される。
【００３７】
選択合成部２７０へデータの選択結果が通知されると、選択合成部２７０によって、選択結果に従ったデータがデータ処理部２８０へ出力される。すなわち、データＡが選択された場合には、デスクランブラ２４０から出力されたデータＡがデータ処理部２８０へ出力され、データＢが選択された場合には、デスクランブラ２４５から出力されたデータＢがデータ処理部２８０へ出力される。これらのデータには、データ処理部２８０によって、受信側ＦＰＧＡ２００に組み込まれた所定のプログラムに従った処理が施される。
【００３８】
このように、受信側ＦＰＧＡ２００においては、信号Ａ及び信号Ｂの振幅が比較され、振幅が大きい方の信号をデスクランブル処理して得られたデータが選択される。このため、例えば反射の影響により減衰した信号から得られるデータは選択されることがなく、選択されるデータのエラーレートを低減することができる。
【００３９】
以上のように、本実施の形態によれば、送信側ＦＰＧＡは、同一のデータを異なるコードでスクランブル処理し、得られた信号をそれぞれ異なる伝送線路で送信する。また、受信側ＦＰＧＡは、異なる伝送線路で伝送された信号をそれぞれスクランブル処理と同じコードでデスクランブル処理し、得られたデータのうち振幅が大きい信号に対応するデータを選択する。これにより、高周波成分に対する反射などの影響が小さい信号から得られたデータを選択することができ、データのエラーレートを低減することができる。換言すれば、高い周波数帯域の信号の減衰を十分に補償することができる。
【００４０】
（実施の形態２）
実施の形態２の特徴は、データの選択回数に基づいて伝送線路の異常を検出し、異常が無い伝送線路によって伝送される信号から得られるデータを固定して選択する点である。
【００４１】
実施の形態２に係る送信側ＦＰＧＡの構成は、実施の形態１に係る送信側ＦＰＧＡ１００（図２）の構成と同様であるため、その説明を省略する。図５は、実施の形態２に係る受信側ＦＰＧＡ２００の構成を示すブロック図である。図５において、図３と同じ部分には同じ符号を付し、その説明を省略する。図５に示す受信側ＦＰＧＡ２００は、図３に示す受信側ＦＰＧＡ２００の比較部２６０を比較部２６０ａに変更し、異常検出部３１０を追加した構成を採る。
【００４２】
比較部２６０ａは、信号Ａ及び信号Ｂの振幅Ａ及び振幅Ｂを大小比較し、振幅が大きい信号に対応するデータを選択するように選択合成部２７０へ指示する。すなわち、比較部２６０ａは、振幅Ａが振幅Ｂよりも大きい場合には、信号Ａに対応するデータＡを選択するように選択合成部２７０へ指示する。また、比較部２６０ａは、振幅Ｂが振幅Ａよりも大きい場合には、信号Ｂに対応するデータＢを選択するように選択合成部２７０へ指示する。
【００４３】
さらに、比較部２６０ａは、異常検出部３１０から指示があった場合には、振幅の比較結果に関わらず、いずれか一方の信号に対応するデータを選択するように選択合成部２７０へ指示する。すなわち、比較部２６０ａは、いずれかの伝送線路において異常が検出された場合には、異常が無い伝送線路によって伝送された信号に対応するデータを固定して選択するように選択合成部２７０へ指示する。
【００４４】
異常検出部３１０は、選択合成部２７０によって選択されるデータを監視し、選択されるデータの偏りが無いか否かを判定する。具体的には、異常検出部３１０は、選択合成部２７０によってデータＡ及びデータＢのどちらが選択されたかを監視し、各データの選択頻度を比較する。すなわち、異常検出部３１０は、例えば選択合成部２７０における所定回数のデータの選択において、データＡが選択された回数とデータＢが選択された回数との差分を算出する。そして、異常検出部３１０は、算出された差分と所定の閾値とを比較し、差分が所定の閾値以上である場合には、伝送線路に異常が発生していることを検出する。つまり、異常検出部３１０は、選択頻度が小さいデータの通過経路に異常が発生したと検出する。したがって、異常検出部３１０は、例えばデータＡの選択回数がデータＢの選択回数よりも所定基準以上少なければ、データＡの通過経路である経路Ａに異常が発生したと検出する。そして、異常検出部３１０は、異常が検出されていない経路を通過したデータを固定して選択するように比較部２６０ａへ指示する。すなわち、異常検出部３１０は、例えば経路Ａに異常が発生したと検出した場合は、経路Ｂを通過したデータＢを固定して選択するように比較部２６０ａへ指示する。
【００４５】
次いで、上記のように構成された受信側ＦＰＧＡ２００による異常検出処理について、図６に示すフロー図を参照しながら説明する。
【００４６】
実施の形態２においても、実施の形態１と同様に、信号Ａ及び信号Ｂの振幅Ａ及び振幅Ｂが比較されることにより、データＡ又はデータＢが選択されて選択合成部２７０から出力される（ステップＳ２０１）。選択合成部２７０によるデータの選択は、異常検出部３１０によって監視され、所定回数のデータの選択において、データＡが選択された回数とデータＢが選択された回数との差分が算出される（ステップＳ２０２）。この差分は、データが選択される頻度に偏りがある場合に大きくなる。そこで、異常検出部３１０によって、算出された差分が所定の閾値と比較される（ステップＳ２０３）。
【００４７】
この比較の結果、算出された差分が所定の閾値未満である場合には（ステップＳ２０３Ｎｏ）、データが選択される頻度に偏りがなく、経路Ａ及び経路Ｂのいずれにも異常が無いと判断される。このため、引き続き、信号Ａ及び信号Ｂの振幅Ａ及び振幅Ｂの比較によって、データＡ又はデータＢが選択される。
【００４８】
一方、ステップＳ２０３の比較の結果、算出された差分が所定の閾値以上である場合には（ステップＳ２０３Ｙｅｓ）、データが選択される頻度に偏りがあり、伝送線路に異常があると判断される。具体的には、選択された回数が少ない方のデータが通過した経路に異常があると判断される。したがって、例えばデータＢが選択された回数よりもデータＡが選択された回数が少なければ、データＡが通過した経路Ａに異常があると判断される。伝送線路の異常が検出されると、異常検出部３１０によって、異常が無い経路を通過したデータを固定して選択するように比較部２６０ａに指示される。この指示を受け、比較部２６０ａによって、振幅の大小に関わらず、指示された経路を通過したデータを選択するように選択合成部２７０に指示される。これにより、選択合成部２７０からデータ処理部２８０へ出力されるデータは、異常が無い経路を通過したデータに固定される（ステップＳ２０４）。
【００４９】
以上のように、本実施の形態によれば、異なる伝送線路で伝送された信号の振幅の比較によるデータの選択を監視し、選択される頻度に偏りがある場合には、選択される頻度が少ない伝送線路に異常があることを検出する。そして、異常が無い伝送線路によって伝送された信号に対応するデータを固定して選択する。これにより、送信側ＦＰＧＡと受信側ＦＰＧＡとの間の伝送線路における異常を早期に検出することができるとともに、異常がある伝送線路を通過したデータが選択されず、データのエラーレートを低減することができる。
【００５０】
なお、上記実施の形態２においては、異常検出部３１０によって伝送線路の異常が検出された場合に、異常が検出されたことが図示しない上位装置へ通知されるようにしても良い。この通知は、例えばどの伝送線路に異常が検出されたかを示していても良い。このように、異常の発生が上位装置へ通知されることにより、例えば基地局装置の保守者などが早期に伝送線路の異常を発見することができ、迅速な復旧が可能となる。
【００５１】
また、上記実施の形態２においては、データが選択された回数の差分に基づいて選択の頻度の偏りを判断するものとしたが、選択の頻度の偏りは他の方法によって判断することも可能である。図７は、実施の形態２に係る他の異常検出処理を示すフロー図である。図７に示す異常検出処理においては、複数のビットからなる判定ビット列を用いて、データが選択される頻度の偏りが判断される。
【００５２】
異常検出部３１０は、複数のビットからなり、１つのビットがマーカービットとして用いられる判定ビット列を保持する。そして、伝送線路の異常を検出する処理を開始する際には、判定ビット列が初期化される（ステップＳ２１１）。判定ビット列は、例えばマーカービットが「１」であり、他のすべてのビットが「０」であるビット列である。この判定ビット列の初期化に際しては、判定ビット列の中央のビットがマーカービットである「１」に設定される。
【００５３】
一方、比較部２６０ａによって、信号Ａ及び信号Ｂの振幅Ａ及び振幅Ｂが比較されることにより、データＡ又はデータＢが選択されて選択合成部２７０から出力される（ステップＳ２１２）。選択合成部２７０によるデータの選択は、異常検出部３１０によって監視され、選択されたデータに応じて判定ビット列のビットシフトが実行される（ステップＳ２１３）。具体的には、例えばデータＡが選択された場合には、マーカービットが１ビット分上位へ移動するようにビットシフトが実行される。また、例えばデータＢが選択された場合には、マーカービットが１ビット分下位へ移動するようにビットシフトが実行される。マーカービットの移動方向は、選択されたデータと一意に対応していれば良く、例えばデータＡが選択された場合に、マーカービットが１ビット分下位へ移動しても良い。
【００５４】
判定ビット列のビットシフトが実行されると、異常検出部３１０によって、マーカービットが判定ビット列の最上位ビット又は最下位ビットまで移動したか否かが判定される（ステップＳ２１４）。この判定の結果、マーカービットが最上位ビット又は最下位ビットまで移動していなければ（ステップＳ２１４Ｎｏ）、データが選択されるたびに判定ビット列のビットシフトが繰り返される。
【００５５】
そして、マーカービットが最上位ビット又は最下位ビットまで移動すると（ステップＳ２１４Ｙｅｓ）、データが選択される頻度に偏りがあり、伝送線路に異常があると判断される。すなわち、初期化によって判定ビット列の中央に位置していたマーカービットが、選択されたデータに対応する移動方向へ移動することにより、判定ビット列の端まで移動することは、一方のデータが選択される頻度が高いことを示している。そこで、選択される頻度が低い方のデータが通過した経路に異常があると判断される。したがって、例えばデータＢが選択される場合の移動方向の端にマーカービットが到達していれば、データＡが通過した経路Ａに異常があると判断される。
【００５６】
伝送線路の異常が検出されると、異常検出部３１０によって、異常が無い経路を通過したデータを固定して選択するように比較部２６０ａに指示される。この指示を受け、比較部２６０ａによって、振幅の大小に関わらず、指示された経路を通過したデータを選択するように選択合成部２７０に指示される。これにより、選択合成部２７０からデータ処理部２８０へ出力されるデータは、異常が無い経路を通過したデータに固定される（ステップＳ２１５）。
【００５７】
このように、単に選択回数の差分によってデータが選択される頻度を判断するのではなく、判定ビット列を用いて、所定期間内に集中的に一方のデータが選択されたか否かを判定することもできる。
【００５８】
（実施の形態３）
実施の形態３の特徴は、伝送線路の異常が検出された場合に、スクランブル処理及びデスクランブル処理に用いられるコードを変更する点である。
【００５９】
図８は、実施の形態３に係る送信側ＦＰＧＡ１００の構成を示すブロック図である。図８において、図２と同じ部分には同じ符号を付し、その説明を省略する。図８に示す送信側ＦＰＧＡ１００は、図２に示す送信側ＦＰＧＡ１００のスクランブラ１２０、１２５をスクランブラ１２０ａ、１２５ａに変更し、制御信号受信部４１０及びコード管理部４２０を追加した構成を採る。
【００６０】
スクランブラ１２０ａ、１２５ａは、データ生成部１１０によって生成されたデータのスクランブル処理を実行する。具体的には、スクランブラ１２０ａ、１２５ａは、例えばＰＮ符号のＭ系列又はＧｏｌｄ系列などのコードを用いてデータのスクランブル処理を実行する。このとき、スクランブラ１２０ａとスクランブラ１２５ａとは、コード管理部４２０から指定されたそれぞれ異なるコードを用いてデータをスクランブル処理する。したがって、スクランブラ１２０ａ、１２５ａは、同一のデータに対して異なるスクランブル処理を施し、それぞれ異なるビット系列の信号を出力する。なお、好ましくは、スクランブラ１２０ａとスクランブラ１２５ａとは、互いに相関が低いコードを用いてデータをスクランブル処理する。
【００６１】
また、スクランブラ１２０ａ、１２５ａは、コード管理部４２０からの指示に従って、スクランブル処理に用いるコードを変更する。
【００６２】
制御信号受信部４１０は、送信側ＦＰＧＡ１００と受信側ＦＰＧＡ２００の間の伝送線路に異常が発生したことを示す制御信号を受信側ＦＰＧＡ２００から受信する。制御信号受信部４１０が受信する制御信号は、送信ドライバ１４０、１４５から送信される信号などと比較して低速かつ低周波の信号でも良く、エラー耐性が高い信号であることが望ましい。
【００６３】
コード管理部４２０は、スクランブラ１２０ａ、１２５ａによって用いられるコードを管理する。具体的には、コード管理部４２０は、互いに異なり相関が低いコードをスクランブラ１２０ａ、１２５ａに対してそれぞれ指定する。そして、コード管理部４２０は、制御信号受信部４１０によって制御信号が受信された場合には、スクランブラ１２０ａ、１２５ａに対して、現在用いられているコードとは異なるコードを指定する。すなわち、コード管理部４２０は、伝送線路の異常が発生した場合に、所定のルールに従ってスクランブル処理に用いられるコードを変更する。このときも、コード管理部４２０は、互いに異なり相関が低いコードをスクランブラ１２０ａ、１２５ａに対して指定する。
【００６４】
図９は、実施の形態３に係る受信側ＦＰＧＡ２００の構成を示すブロック図である。図９において、図３と同じ部分には同じ符号を付し、その説明を省略する。図９に示す受信側ＦＰＧＡ２００は、図３に示す受信側ＦＰＧＡ２００のデスクランブラ２４０、２４５をデスクランブラ２４０ａ、２４５ａに変更し、異常検出部４３０及び制御信号送信部４４０を追加した構成を採る。
【００６５】
デスクランブラ２４０ａ、２４５ａは、それぞれ送信側ＦＰＧＡ１００のスクランブラ１２０ａ、１２５ａによって用いられたコードを用いて信号Ａ及び信号Ｂのデスクランブル処理を実行する。すなわち、デスクランブラ２４０ａは、スクランブラ１２０ａによるスクランブル処理の逆変換を行って、信号ＡからデータＡを得る。また、デスクランブラ２４５ａは、スクランブラ１２５ａによるスクランブル処理の逆変換を行って、信号ＢからデータＢを得る。なお、スクランブラ１２０ａ、１２５ａは、同一のデータに対して異なるスクランブル処理を実行するため、伝送線路における減衰等の影響が無ければ、データＡとデータＢとは一致する。デスクランブラ２４０ａ、２４５ａは、それぞれデータＡ及びデータＢを選択合成部２７０へ出力する。このとき、デスクランブラ２４０ａ、２４５ａは、データＡ及びデータＢを１ビットずつ選択合成部２７０へ出力する。
【００６６】
また、デスクランブラ２４０ａ、２４５ａは、異常検出部４３０からの指示に従って、デスクランブル処理に用いるコードを変更する。
【００６７】
異常検出部４３０は、選択合成部２７０によって選択されるデータを監視し、選択されるデータの偏りが無いか否かを判定する。具体的には、異常検出部４３０は、選択合成部２７０によってデータＡ及びデータＢのどちらが選択されたかを監視し、各データの選択頻度を比較する。すなわち、異常検出部４３０は、例えば選択合成部２７０における所定回数のデータの選択において、データＡが選択された回数とデータＢが選択された回数との差分を算出する。そして、異常検出部４３０は、算出された差分と所定の閾値とを比較し、差分が所定の閾値以上である場合には、伝送線路に異常が発生していることを検出する。
【００６８】
そして、異常検出部４３０は、伝送線路の異常を検出した場合には、デスクランブラ２４０ａ、２４５ａに対して、現在用いられているコードとは異なるコードを用いてデスクランブル処理を実行するように指示する。具体的には、異常検出部４３０は、送信側ＦＰＧＡ１００のコード管理部４２０と同じルールに従って、デスクランブル処理に用いられるコードを変更する。したがって、異常検出部４３０は、コードを変更する場合も、スクランブラ１２０ａ、１２５ａがスクランブル処理に用いるコードと同一のコードを用いるように、デスクランブラ２４０ａ、２４５ａに指示する。
【００６９】
制御信号送信部４４０は、異常検出部４３０によって伝送線路の異常が検出された場合に、その旨を示す制御信号を送信側ＦＰＧＡ１００へ送信する。
【００７０】
次いで、上記のように構成された受信側ＦＰＧＡ２００による異常検出処理について、図１０に示すフロー図を参照しながら説明する。図１０において、図６と同じ部分には同じ符号を付す。
【００７１】
実施の形態３においても、実施の形態１、２と同様に、信号Ａ及び信号Ｂの振幅Ａ及び振幅Ｂが比較されることにより、データＡ又はデータＢが選択されて選択合成部２７０から出力される（ステップＳ２０１）。選択合成部２７０によるデータの選択は、異常検出部４３０によって監視され、所定回数のデータの選択において、データＡが選択された回数とデータＢが選択された回数との差分が算出される（ステップＳ２０２）。そして、異常検出部４３０によって、算出された差分が所定の閾値と比較される（ステップＳ２０３）。
【００７２】
この比較の結果、算出された差分が所定の閾値未満である場合には（ステップＳ２０３Ｎｏ）、データが選択される頻度に偏りがなく、経路Ａ及び経路Ｂのいずれにも異常が無いと判断される。このため、引き続き、信号Ａ及び信号Ｂの振幅Ａ及び振幅Ｂの比較によって、データＡ又はデータＢが選択される。
【００７３】
一方、ステップＳ２０３の比較の結果、算出された差分が所定の閾値以上である場合には（ステップＳ２０３Ｙｅｓ）、データが選択される頻度に偏りがあり、伝送線路に異常があると判断される。このため、伝送線路に異常が検出されたことを示す制御信号が制御信号送信部４４０から送信側ＦＰＧＡ１００へ送信され、送信側ＦＰＧＡ１００の制御信号受信部４１０によって受信される（ステップＳ３０１）。そして、受信側ＦＰＧＡ２００においては、異常検出部４３０によって、デスクランブラ２４０ａ、２４５ａが用いるコードが変更され、送信側ＦＰＧＡ１００においては、コード管理部４２０によって、スクランブラ１２０ａ、１２５ａが用いるコードが変更される（ステップＳ３０２）。
【００７４】
なお、異常検出部４３０によって異常が検出された伝送線路が経路Ａ及び経路Ｂのどちらであるかに関わらず、両方のスクランブラ１２０ａ、１２５ａ及びデスクランブラ２４０ａ、２４５ａが用いるコードが変更される。ただし、各スクランブラ及び各デスクランブラで互いに異なり相関が低いコードが用いられるのであれば、異常が検出された経路に対応するスクランブラ及びデスクランブラが用いるコードのみが変更されるようにしても良い。
【００７５】
このように、スクランブル処理に用いられるコードを変更することにより、伝送線路によって伝送される信号のビット列が変化する。結果として、信号のスペクトラムが変化し、伝送線路における減衰特性も変化する。したがって、伝送線路における信号の減衰が抑制され、データの選択における偏りが改善される可能性がある。
【００７６】
以上のように、本実施の形態によれば、異なる伝送線路で伝送された信号の振幅の比較によるデータの選択を監視し、選択される頻度に偏りがある場合には、伝送線路に異常があることを検出する。そして、伝送線路に異常が検出されると、スクランブル処理及びデスクランブル処理に用いられるコードを変更する。これにより、伝送線路によって伝送される信号のスペクトラムが変更され、信号の減衰特性が変化し、データの選択における偏りを改善することが可能となる。
【００７７】
（実施の形態４）
実施の形態４の特徴は、複数の伝送線路によって伝送される信号のビット列ごとに選択率を記憶しておき、ビット列ごとの選択率に基づいて伝送線路の異常を検出する点である。
【００７８】
実施の形態４に係る送信側ＦＰＧＡの構成は、実施の形態１に係る送信側ＦＰＧＡ１００（図２）の構成と同様であるため、その説明を省略する。図１１は、実施の形態４に係る受信側ＦＰＧＡ２００の構成を示すブロック図である。図１１において、図３、５と同じ部分には同じ符号を付し、その説明を省略する。図１１に示す受信側ＦＰＧＡ２００は、図５に示す受信側ＦＰＧＡ２００の異常検出部３１０を異常検出部５１０に変更した構成を採る。
【００７９】
異常検出部５１０は、選択合成部２７０によるデータの選択結果を取得し、連続して受信された信号のビット列に対応付けて、経路ごとの選択率を記憶する。そして、異常検出部５１０は、所定の周期で各ビット列に対応する選択率を参照し、選択率が所定の閾値より低いビット列が存在する経路に異常があることを検出する。すなわち、異常検出部５１０は、各経路によって伝送された信号のビット列に対応付けて選択率を記憶しておき、選択率が低いビット列がある場合に、このビット列を伝送した経路に異常があると判定する。
【００８０】
図１２は、実施の形態４に係る異常検出部５１０の構成を示すブロック図である。図１２に示す異常検出部５１０は、ビット判定部５２０、５２５、ビット記憶部５３０、５３５、ビット列生成部５４０、５４５、選択結果取得部５５０、選択結果登録部５６０、５６５、選択率記憶部５７０、５７５及びビット列判定部５８０を有する。
【００８１】
ビット判定部５２０、５２５は、それぞれ振幅抽出部２５０、２５５によって抽出された振幅を取得し、振幅と所定の基準振幅とを比較することにより、振幅が示すビットを判定する。すなわち、ビット判定部５２０は、信号Ａの振幅Ａと所定の基準振幅とを比較し、振幅Ａが所定の基準振幅以上であれば振幅Ａがビット「１」を示すと判定する一方、振幅Ａが所定の基準振幅未満であれば振幅Ａがビット「０」を示すと判定する。同様に、ビット判定部５２５は、信号Ｂの振幅Ｂと所定の基準振幅とを比較し、振幅Ｂが所定の基準振幅以上であれば振幅Ｂがビット「１」を示すと判定する一方、振幅Ｂが所定の基準振幅未満であれば振幅Ｂがビット「０」を示すと判定する。
【００８２】
ビット記憶部５３０、５３５は、それぞれビット判定部５２０、５２５によって判定されたビットを一時的に記憶する。すなわち、ビット記憶部５３０、５３５は、ビット判定部５２０、５２５によって順次判定される「１」又は「０」のビットを新しいビットから順に所定数ずつ記憶し、所定数を超える古いビットを削除する。
【００８３】
ビット列生成部５４０、５４５は、ビット判定部５２０、５２５によってビットの判定が実行されると、ビット記憶部５３０、５３５によって記憶されたビットを読み出して、判定された順にビットが並ぶビット列を生成する。すなわち、ビット列生成部５４０、５４５は、それぞれ経路Ａ及び経路Ｂによって現在までに連続して伝送された所定長のビット列を生成する。
【００８４】
選択結果取得部５５０は、選択合成部２７０によってデータが選択されるたびに、選択結果を取得する。すなわち、選択結果取得部５５０は、経路Ａを伝送されたデータＡが選択されたか又は経路Ｂを伝送されたデータＢが選択されたことを示す選択結果を取得する。
【００８５】
選択結果登録部５６０、５６５は、選択結果取得部５５０によって選択結果が取得されると、ビット列生成部５４０、５４５によって生成されたビット列に対応付けて選択結果を登録する。すなわち、選択結果登録部５６０は、データＡが選択された場合には、ビット列生成部５４０によって生成されたビット列が選択されたことを選択率記憶部５７０へ通知する。また、選択結果登録部５６０は、データＢが選択された場合には、ビット列生成部５４０によって生成されたビット列が選択されなかったことを選択率記憶部５７０へ通知する。同様に、選択結果登録部５６５は、データＢが選択された場合には、ビット列生成部５４５によって生成されたビット列が選択されたことを選択率記憶部５７５へ通知する。また、選択結果登録部５６５は、データＡが選択された場合には、ビット列生成部５４５によって生成されたビット列が選択されなかったことを選択率記憶部５７５へ通知する。各ビット列に対応する選択結果は、ビット列に含まれる最新のビットに対応するデータが選択合成部２７０によって選択されたか否かを示す。
【００８６】
選択率記憶部５７０、５７５は、選択結果登録部５６０、５６５から通知されるビット列ごとの選択結果に基づいて、ビット列ごとの選択率を算出して記憶する。すなわち、選択率記憶部５７０、５７５は、選択結果登録部５６０、５６５から通知されるビット列ごとの選択結果を集計し、それぞれのビット列に関する選択された割合を算出する。このようにして算出される選択率は、経路Ａ及び経路Ｂによってそれぞれ所定長のビット列が伝送された場合のビット列ごとの選択率である。ビット列のビットパターンによってスペクトラムが異なるため、ビット列ごとの選択率は、各経路において特定の周波数帯域における減衰が極端に大きいか否かを示している。換言すれば、いずれかのビット列の選択率が小さい場合には、このビット列に対応する周波数帯域での減衰が大きく、ビット列を伝送した経路に異常があると考えられる。
【００８７】
ビット列判定部５８０は、所定の周期で選択率記憶部５７０、５７５によって記憶されたビット列ごとの選択率を参照し、選択率が所定の閾値未満のビット列が存在するか否かを判定する。そして、ビット列判定部５８０は、選択率が所定の閾値未満のビット列が存在する場合に、該当するビット列を伝送した経路に異常が発生していることを検出する。したがって、ビット列判定部５８０は、選択率が所定の閾値未満のビット列が例えば選択率記憶部５７０に記憶されていれば、該当するビット列を伝送した経路Ａに異常が発生したと検出する。そして、ビット列判定部５８０は、異常が検出されていない経路を通過したデータを固定して選択するように比較部２６０ａへ指示する。すなわち、ビット列判定部５８０は、例えば経路Ａに異常が発生したと検出した場合は、経路Ｂを通過したデータＢを固定して選択するように比較部２６０ａへ指示する。
【００８８】
次いで、上記のように構成された受信側ＦＰＧＡ２００による異常検出処理について、図１３に示すフロー図を参照しながら説明する。
【００８９】
実施の形態４においても、実施の形態１と同様に、振幅抽出部２５０、２５５によって信号Ａ及び信号Ｂの振幅Ａ及び振幅Ｂが抽出される。振幅抽出部２５０、２５５によって抽出された振幅Ａ及び振幅Ｂは、比較部２６０ａによって比較されるとともに、異常検出部５１０のビット判定部５２０、５２５にも入力される。そして、ビット判定部５２０、５２５によって、それぞれ振幅Ａ及び振幅Ｂが所定の閾値と比較されることにより、振幅Ａ及び振幅Ｂが示すビットが判定される（ステップＳ４０１）。具体的には、ビット判定部５２０によって、振幅Ａが所定の閾値と比較され、振幅Ａが所定の閾値以上であれば振幅Ａがビット「１」を示すと判定され、振幅Ａが所定の閾値未満であれば振幅Ａがビット「０」を示すと判定される。同様に、ビット判定部５２５によって、振幅Ｂが所定の閾値と比較され、振幅Ｂが所定の閾値以上であれば振幅Ｂがビット「１」を示すと判定され、振幅Ｂが所定の閾値未満であれば振幅Ｂがビット「０」を示すと判定される。
【００９０】
判定されたビットは、ビット記憶部５３０、５３５によって記憶されるとともに、ビット列生成部５４０、５４５へ出力される。そして、ビット列生成部５４０、５４５によって、ビット判定部５２０、５２５から出力されたビットとビット記憶部５３０、５３５によって記憶されたビットとからビット列が生成される（ステップＳ４０２）。すなわち、ビット列生成部５４０、５４５によって、それぞれ経路Ａ及び経路Ｂによって連続して伝送された所定長のビット列が生成される。このビット列のビットパターンによって短期的なスペクトラムが異なるため、各ビット列の伝送線路での減衰特性が異なる。
【００９１】
このように振幅Ａ及び振幅Ｂから経路Ａ及び経路Ｂによって伝送されたビット列が生成される一方、振幅Ａ及び振幅Ｂの比較により、データＡ及びデータＢのいずれか一方が選択合成部２７０によって選択される。そして、選択合成部２７０による選択結果は、異常検出部５１０の選択結果取得部５５０によって取得される（ステップＳ４０３）。取得された選択結果は、選択結果登録部５６０、５６５へ通知され、選択結果登録部５６０、５６５によって、ビット列と選択結果が選択率記憶部５７０、５７５に登録される（ステップＳ４０４）。
【００９２】
具体的には、ビット列生成部５４０、５４５によって生成されたビット列が選択結果登録部５６０、５６５へ出力され、選択結果取得部５５０から通知される選択結果に基づいて、それぞれのビット列が選択されたか否かが選択率記憶部５７０、５７５へ通知される。そして、選択率記憶部５７０、５７５によって、ビット列ごとの選択率が算出されて記憶される。すなわち、ビット列ごとに、選択された回数と選択されなかった回数との合計に対する選択された回数の割合が選択率として算出されて記憶される。上述したように、ビット列のビットパターンによって短期的なスペクトラムが異なるため、伝送線路において特定の周波数帯域の減衰が大きい場合には、この周波数帯域に対応するスペクトラムを有するビット列の選択率が小さくなると考えられる。
【００９３】
ところで、ビット列判定部５８０では、伝送線路における異常を検出する処理を実行する所定の周期がカウントされている。つまり、ビット列判定部５８０によって、前回の異常検出処理から所定の周期が経過したか否かが判定され（ステップＳ４０５）、所定の周期が経過していない間は（ステップＳ４０５Ｎｏ）、上述したビット列ごとの選択率の算出が繰り返される。
【００９４】
そして、前回の異常検出処理から所定の周期が経過すると（ステップＳ４０５Ｙｅｓ）、ビット列判定部５８０によって、選択率記憶部５７０、５７５が参照され、選択率が所定の閾値未満のビット列が存在するか否かが判断される（ステップＳ４０６）。この判断の結果、選択率が所定の閾値未満のビット列が選択率記憶部５７０、５７５のいずれにも存在しない場合は（ステップＳ４０６Ｎｏ）、伝送線路に異常が発生していないと判断されて処理が完了する。一方、選択率が所定の閾値未満のビット列が選択率記憶部５７０、５７５のいずれかに存在する場合は（ステップＳ４０６Ｙｅｓ）、該当するビット列を伝送した伝送線路に異常があると判断される。すなわち、選択率が極端に小さいビット列がある場合には、このビット列に対応する周波数帯域が伝送線路において大きく減衰していると考えられるため、ビット列の選択率から伝送線路の異常を検出することができる。
【００９５】
伝送線路の異常が検出されると、ビット列判定部５８０によって、異常が無い経路を通過したデータを固定して選択するように比較部２６０ａに指示される。この指示を受け、比較部２６０ａによって、振幅の大小に関わらず、指示された経路を通過したデータを選択するように選択合成部２７０に指示される。これにより、選択合成部２７０からデータ処理部２８０へ出力されるデータは、異常が無い経路を通過したデータに固定される（ステップＳ４０７）。
【００９６】
以上のように、本実施の形態によれば、異なる伝送線路で伝送された信号の所定長のビット列ごとに選択率を算出して記憶し、選択率が所定の閾値未満のビット列がある場合には、該当するビット列を伝送した伝送線路に異常があることを検出する。そして、異常が無い伝送線路によって伝送された信号に対応するデータを固定して選択する。これにより、送信側ＦＰＧＡと受信側ＦＰＧＡとの間の伝送線路における異常を早期に検出することができるとともに、異常がある伝送線路を通過したデータが選択されず、データのエラーレートを低減することができる。
【００９７】
なお、上記実施の形態４においては、伝送線路の異常が検出されて選択されるデータの経路が固定された後は、ビット列ごとの選択率の算出は停止するようにしても良い。すなわち、選択されるデータの経路が固定された後は、選択結果取得部５５０によって取得される選択結果が振幅の比較に基づく選択結果ではないため、伝送線路における減衰特性が選択結果に反映されていない。したがって、経路が固定された後の選択結果が用いられて選択率が算出されると、伝送線路の状態とは無関係の選択率が算出されてしまうため、選択率の算出を停止しても良い。
【００９８】
（実施の形態５）
実施の形態５の特徴は、ビット列ごとの選択率に基づいてデータを選択する点である。
【００９９】
上記実施の形態４においては、各伝送線路によって伝送されたビット列ごとに選択率が算出されて記憶された。このようにしてビット列ごとの選択率が記憶されている場合には、選択率を用いてデータを選択することも可能である。そこで、実施の形態５では、ビット列ごとの選択率を比較することにより、データＡ及びデータＢのいずれか一方を選択する処理について説明する。なお、実施の形態５では、選択率が伝送線路における減衰特性を正確に反映していることが望ましいため、上記実施の形態４で説明したビット列ごとの選択率の算出が所定の期間にわたって繰り返された後に、選択率に基づくデータの選択が開始される。
【０１００】
実施の形態５に係る送信側ＦＰＧＡの構成は、実施の形態１に係る送信側ＦＰＧＡ１００（図２）の構成と同様であるため、その説明を省略する。また、実施の形態５に係る受信側ＦＰＧＡの構成は、実施の形態４に係る受信側ＦＰＧＡ２００（図１１）の構成と同様であるため、その説明を省略する。実施の形態５においては、受信側ＦＰＧＡ２００の選択合成部２７０の内部構成が実施の形態４と異なる。
【０１０１】
図１４は、実施の形態５に係る選択合成部２７０の内部構成を示すブロック図である。図１４に示す選択合成部２７０は、データ比較部２７１、ビット列変換部２７２、２７３、選択率取得部２７４、２７５、選択率比較部２７６及びデータ出力部２７７を有する。なお、図１４においては、比較部２６０ａからの指示に従ってデータを選択する処理部を省略している。
【０１０２】
データ比較部２７１は、デスクランブラ２４０、２４５から出力されるデータＡ及びデータＢを比較し、２つのデータが一致するか否かを判断する。そして、データ比較部２７１は、２つのデータが一致する場合に、その旨をデータ出力部２７７へ通知する。一方、データ比較部２７１は、２つのデータが一致しない場合に、それぞれのデータをデスクランブル処理前のビット列に変換するようにビット列変換部２７２、２７３へ指示する。
【０１０３】
ビット列変換部２７２、２７３は、デスクランブラ２４０、２４５から出力されるデータＡ及びデータＢを所定期間分蓄積する。そして、ビット列変換部２７２、２７３は、データ比較部２７１からの指示に従って、蓄積されたデータＡ及びデータＢをデスクランブル処理前のビット列に変換する。すなわち、ビット列変換部２７２、２７３は、デスクランブラ２４０、２４５が用いたコードと同一のコードを用いて、所定期間分のデータＡ及びデータＢをスクランブル処理し、これらのデータが伝送線路によって伝送された際のビット列に戻す変換をする。ビット列変換部２７２、２７３によって変換されて得られるビット列の長さは、異常検出部５１０の選択率記憶部５７０、５７５によって選択率に対応付けて記憶されるビット列の長さと等しい。
【０１０４】
選択率取得部２７４、２７５は、それぞれビット列変換部２７２、２７３によって変換されて得られたビット列に対応する選択率を選択率記憶部５７０、５７５から取得する。すなわち、選択率取得部２７４は、データＡを変換して得られたビット列に対応する選択率を選択率記憶部５７０から取得する。また、選択率取得部２７５は、データＢを変換して得られたビット列に対応する選択率を選択率記憶部５７５から取得する。
【０１０５】
選択率比較部２７６は、選択率取得部２７４、２７５によって取得された選択率を比較する。そして、選択率比較部２７６は、選択率が大きい方のビット列に対応するデータを出力するようにデータ出力部２７７に指示する。すなわち、選択率比較部２７６は、例えば選択率取得部２７４によって取得された選択率が選択率取得部２７５によって取得された選択率よりも大きい場合には、データＡを出力するようにデータ出力部２７７に指示する。
【０１０６】
データ出力部２７７は、データ比較部２７１からデータＡ及びデータＢが一致する旨が通知された場合には、互いに同一であるデータＡ又はデータＢを出力する。また、データ出力部２７７は、選択率比較部２７６から出力するデータを指示された場合には、データＡ及びデータＢのうち指示されたデータを出力する。
【０１０７】
次いで、上記のように構成された選択合成部２７０によるデータ選択処理について、図１５に示すフロー図を参照しながら説明する。
【０１０８】
デスクランブラ２４０、２４５によってデスクランブル処理されて得られたデータＡ及びデータＢが選択合成部２７０へ入力されると、データ比較部２７１によって、データＡとデータＢが一致するか否かが判定される（ステップＳ５０１）。この判定の結果、データＡとデータＢが一致する場合には（ステップＳ５０１Ｙｅｓ）、その旨がデータ出力部２７７へ通知され、データＡが出力される（ステップＳ５０５）。なお、ここではデータＡが出力されるものとしたが、データＡとデータＢは一致しているため、データＢが出力されても同じデータが出力されることは明らかである。
【０１０９】
一方、ステップＳ５０１の判定の結果、データＡとデータＢが一致していない場合には（ステップＳ５０１Ｎｏ）、ビット列変換部２７２、２７３によって、データＡ及びデータＢがそれぞれ経路Ａ及び経路Ｂによって伝送されたビット列へ変換される（ステップＳ５０２）。具体的には、ビット列変換部２７２によって、デスクランブラ２４０が用いたコードを用いて、連続する所定数のデータＡがスクランブル処理されることにより、経路Ａによって伝送されたビット列が生成される。また、ビット列変換部２７３によって、デスクランブラ２４５が用いたコードを用いて、連続する所定数のデータＢがスクランブル処理されることにより、経路Ｂによって伝送されたビット列が生成される。
【０１１０】
生成されたそれぞれのビット列は、選択率取得部２７４、２７５へ通知され、選択率取得部２７４、２７５によって、ビット列に対応する選択率が選択率記憶部５７０、５７５から取得される（ステップＳ５０３）。ここで取得される選択率は、経路Ａ及び経路Ｂによってそれぞれ伝送されたビット列と同様のビット列が過去に伝送された際に、それぞれのビット列の最新のビットに対応するデータが選択された割合を示す選択率である。取得された選択率は、選択率比較部２７６によって比較され、経路Ａによって伝送されたビット列の選択率が経路Ｂによって伝送されたビット列の選択率よりも大きいか否かが判定される（ステップＳ５０４）。
【０１１１】
この判定の結果、経路Ａによって伝送されたビット列の選択率の方が大きい場合には（ステップＳ５０４Ｙｅｓ）、データ出力部２７７に対してデータＡを出力するように指示され、データ出力部２７７からデータＡが出力される（ステップＳ５０５）。一方、経路Ｂによって伝送されたビット列の選択率の方が大きい場合には（ステップＳ５０４Ｎｏ）、データ出力部２７７に対してデータＢを出力するように指示され、データ出力部２７７からデータＢが出力される（ステップＳ５０６）。
【０１１２】
以上のように、本実施の形態によれば、異なる伝送線路によって伝送された信号から得られたデータが一致しない場合に、このデータと連続する所定数のデータに対応するビット列を求め、それぞれのビット列が過去に伝送された際の選択率を比較する。そして、選択率が大きい方のビット列に対応するデータを選択して出力する。このため、ビット列ごとの選択率が記憶されていれば、振幅の比較をすることなく適切なデータを選択することができる。
【０１１３】
なお、上記実施の形態４、５においては、デスクランブル処理前のビット列に対して選択率を算出し、この選択率を用いて伝送線路の異常を検出したりデータを選択したりするものとした。しかしながら、デスクランブル処理後のデータ列に対して選択率を算出し、データ列の選択率を用いて伝送線路の異常を検出したりデータを選択したりすることも可能である。すなわち、デスクランブラ２４０、２４５から連続して出力されるデータから構成される所定長のデータ列ごとに、各データ列に含まれる最新のデータに対する選択結果に基づいて選択率が算出される。そして、この選択率が所定の閾値未満のデータ列がある場合に、該当するデータ列に対応する経路に異常があることを検出しても良い。また、デスクランブラ２４０、２４５から出力されるデータが一致しない場合に、このデータと連続する所定数のデータからなるデータ列の選択率を比較し、選択率が大きい方のデータ列に対応するデータを選択しても良い。
【０１１４】
（実施の形態６）
実施の形態６の特徴は、ＤＦＥにおける補正量が小さい信号から得られるデータを選択する点である。
【０１１５】
実施の形態６に係る送信側ＦＰＧＡの構成は、実施の形態１に係る送信側ＦＰＧＡ１００（図２）の構成と同様であるため、その説明を省略する。図１６は、実施の形態６に係る受信側ＦＰＧＡ２００の構成を示すブロック図である。図１６において、図３と同じ部分には同じ符号を付し、その説明を省略する。図１６に示す受信側ＦＰＧＡ２００は、図３に示す受信側ＦＰＧＡ２００の振幅抽出部２５０、２５５及び比較部２６０を係数抽出部６１０、６１５及び比較部６２０に変更した構成を採る。
【０１１６】
係数抽出部６１０、６１５は、それぞれＤＦＥ２３０、２３５において信号の補正に用いられたタップ係数を抽出する。すなわち、ＤＦＥ２３０、２３５がタップ係数を調整しながら信号を補正するため、係数抽出部６１０、６１５は、信号の補正量を示すタップ係数をＤＦＥ２３０、２３５から抽出する。
【０１１７】
比較部６２０は、信号Ａ及び信号Ｂを補正するために用いられたタップ係数を大小比較し、タップ係数が小さい信号に対応するデータを選択するように選択合成部２７０へ指示する。すなわち、比較部６２０は、信号Ｂよりも信号Ａに関するタップ係数が小さい場合には、信号Ａに対応するデータＡを選択するように選択合成部２７０へ指示する。また、比較部６２０は、信号Ａよりも信号Ｂに関するタップ係数が小さい場合には、信号Ｂに対応するデータＢを選択するように選択合成部２７０へ指示する。上述したように、タップ係数は信号の補正量を示すため、タップ係数が小さければ、あまり信号を補正する必要がなかったと考えられる。そして、信号の補正量が小さくて済むのは、この信号に対する伝送線路での減衰が小さかったためと考えられる。したがって、比較部６２０は、タップ係数が小さい信号を選択するように選択合成部２７０へ指示することにより、伝送線路での減衰が小さい信号の選択を指示する。
【０１１８】
次いで、上記のように構成された受信側ＦＰＧＡ２００によるデータ選択処理について、図１７に示すフロー図を参照しながら説明する。なお、図１７において、図４と同じ部分には同じ符号を付し、その詳しい説明を省略する。
【０１１９】
送信側ＦＰＧＡ１００において異なるコードで同一のデータをスクランブル処理して得られた信号Ａ及び信号Ｂは、それぞれ異なる経路Ａ及び経路Ｂによって伝送される。これらの信号Ａ及び信号Ｂは、受信側ＦＰＧＡ２００によって受信され（ステップＳ１０１）、それぞれリニアイコライザ２１０、２１５によって線形等化される（ステップＳ１０２）。そして、信号Ａ及び信号Ｂは、可変ゲインアンプ２２０、２２５によって増幅され（ステップＳ１０３）、ＤＦＥ２３０、２３５によって非線形等化される（ステップＳ１０４）。ＤＦＥ２３０、２３５における非線形等化では、信号のフィードバックによりタップ係数が調整され、調整されたタップ係数が信号に乗算されて信号の補正が実行される。
【０１２０】
等化などの処理を経た信号Ａ及び信号Ｂは、それぞれデスクランブラ２４０、２４５によってデスクランブル処理される。デスクランブル処理には、送信側ＦＰＧＡ１００のスクランブラ１２０、１２５が用いたコードと同じコードが用いられる。デスクランブル処理により、信号ＡからはデータＡが得られ、信号ＢからはデータＢが得られる。データＡ及びデータＢは、選択合成部２７０へ出力される。
【０１２１】
デスクランブル処理が実行される一方、ＤＦＥ２３０、２３５において調整されたタップ係数が係数抽出部６１０、６１５によって抽出される（ステップＳ６０１）。ここで抽出されるタップ係数は、それぞれ信号Ａ及び信号Ｂの補正量を示し、タップ係数が小さいほど信号の補正量が少なく、伝送線路での減衰が小さかったと考えられる。そして、抽出されたタップ係数は、比較部６２０によって大小比較される（ステップＳ６０２）。すなわち、比較部６２０によって、信号Ａを補正したタップ係数と信号Ｂを補正したタップ係数とが大小比較され、タップ係数が小さい信号に対応するデータを選択することが決定される。具体的には、信号Ｂを補正したタップ係数の方が大きく、信号Ｂの補正量が大きければ（ステップＳ６０２Ｙｅｓ）、信号Ａに対応するデータＡを選択することが決定され（ステップＳ１０７）、その旨が選択合成部２７０へ通知される。一方、信号Ｂを補正したタップ係数の方が小さく、信号Ｂの補正量が小さければ（ステップＳ６０２Ｎｏ）、信号Ｂに対応するデータＢを選択することが決定され（ステップＳ１０８）、その旨が選択合成部２７０へ通知される。
【０１２２】
選択合成部２７０へデータの選択結果が通知されると、選択合成部２７０によって、選択結果に従ったデータがデータ処理部２８０へ出力される。すなわち、データＡが選択された場合には、デスクランブラ２４０から出力されたデータＡがデータ処理部２８０へ出力され、データＢが選択された場合には、デスクランブラ２４５から出力されたデータＢがデータ処理部２８０へ出力される。これらのデータには、データ処理部２８０によって、受信側ＦＰＧＡ２００に組み込まれた所定のプログラムに従った処理が施される。
【０１２３】
このように、受信側ＦＰＧＡ２００においては、信号Ａ及び信号Ｂの補正量を示すタップ係数が比較され、タップ係数が小さい方の信号をデスクランブル処理して得られたデータが選択される。このため、例えば反射の影響により減衰し、非線形等化による補正量が大きい信号から得られるデータは選択されることがなく、選択されるデータのエラーレートを低減することができる。
【０１２４】
以上のように、本実施の形態によれば、受信側ＦＰＧＡは、異なる伝送線路で伝送された信号をそれぞれスクランブル処理と同じコードでデスクランブル処理し、得られたデータのうち非線形等化の補正量が小さい信号に対応するデータを選択する。これにより、高周波成分に対する反射などの影響が小さい信号から得られたデータを選択することができ、データのエラーレートを低減することができる。換言すれば、高い周波数帯域の信号の減衰を十分に補償することができる。
【０１２５】
なお、上記各実施の形態においては、送信側ＦＰＧＡ１００と受信側ＦＰＧＡ２００との間で信号が伝送される場合について説明したが、ＦＰＧＡ間の信号の伝送以外にも上記各実施の形態を適用することが可能である。すなわち、伝送線路を介して互いに信号を送受信する電子部品に上記各実施の形態と同様のスクランブラ及びデスクランブラなどを設けることにより、高い周波数帯域の信号の減衰を十分に補償することができる。
【０１２６】
また、これらの電子部品は、必ずしも同一のプリント基板に搭載されていなくても良い。すなわち、電子部品間を接続する伝送線路は、プリント基板の内層の伝送線路のみから構成されていなくても良く、各電子部品が搭載される異なるプリント基板間の伝送線路を含んでも良い。また、この伝送線路は、例えば基地局装置又は情報処理装置などの筐体内外の伝送線路を含んでも良い。
【符号の説明】
【０１２７】
１１０  データ生成部
１２０、１２０ａ、１２５、１２５ａ  スクランブラ
１３０、１３５  プリエンファシス回路
１４０、１４５  送信ドライバ
２１０、２１５  リニアイコライザ
２２０、２２５  可変ゲインアンプ
２３０、２３５  ＤＦＥ
２４０、２４０ａ、２４５、２４５ａ  デスクランブラ
２５０、２５５  振幅抽出部
２６０、２６０ａ、６２０  比較部
２７０  選択合成部
２７１  データ比較部
２７２、２７３  ビット列変換部
２７４、２７５  選択率取得部
２７６  選択率比較部
２７７  データ出力部
２８０  データ処理部
３１０、４３０、５１０  異常検出部
４１０  制御信号受信部
４２０  コード管理部
４４０  制御信号送信部
５２０、５２５  ビット判定部
５３０、５３５  ビット記憶部
５４０、５４５  ビット列生成部
５５０  選択結果取得部
５６０、５６５  選択結果登録部
５７０、５７５  選択率記憶部
５８０  ビット列判定部
６１０、６１５  係数抽出部
【図１】
2017103587.tif 000003
【図２】
2017103587.tif 000004
【図３】
2017103587.tif 000005
【図４】
2017103587.tif 000006
【図５】
2017103587.tif 000007
【図６】
2017103587.tif 000008
【図７】
2017103587.tif 000009
【図８】
2017103587.tif 000010
【図９】
2017103587.tif 000011
【図１０】
2017103587.tif 000012
【図１１】
2017103587.tif 000013
【図１２】
2017103587.tif 000014
【図１３】
2017103587.tif 000015
【図１４】
2017103587.tif 000016
【図１５】
2017103587.tif 000017
【図１６】
2017103587.tif 000018
【図１７】
2017103587.tif 000019