(57)【要約】【課題】部品点数を抑えて、簡易な構成で安価に作製可能な温度補償回路を得ること。【解決手段】基準線路１１と、基準線路１１に並置される位相可変回路１２と、入力される高周波信号を基準線路１１と位相可変回路１２とに等分配する分配回路１３と、基準線路１１と位相可変回路１２とを通過した高周波信号を合成して出力する合成回路１４とを同一基板１００上に備え、位相可変回路１２は、一方の電極が接地され、他方の電極が分配回路１３に接続された第１のＭＥＭＳ可変容量素子１２Ｃ１と、一方の電極が接地され、他方の電極が合成回路１４に接続された第２のＭＥＭＳ可変容量素子１２Ｃ２と、第１のＭＥＭＳ可変容量素子１２Ｃ１の他方の電極と第２のＭＥＭＳ可変容量素子１２Ｃ２の他方の電極との間のＭＥＭＳ誘導素子１２Ｌとを備え、これらＭＥＭＳ可変容量素子の上部電極は、温度変化により下部電極との距離が変化して容量を可変とする。【選択図】図３
2017195467.tif 000002
【特許請求の範囲】
【請求項１】
基準線路と、
前記基準線路に並置される位相可変回路と、
入力される高周波信号を前記基準線路と前記位相可変回路とに等分配する分配回路と、
前記基準線路と前記位相可変回路とを通過した高周波信号を合成して出力する合成回路とを同一基板上に備え、
前記位相可変回路は、
一方の電極が接地され、他方の電極が前記分配回路に接続され、上部電極と下部電極とにより容量を形成する第１のＭＥＭＳ可変容量素子と、
一方の電極が接地され、他方の電極が前記合成回路に接続され、上部電極と下部電極とにより容量を形成する第２のＭＥＭＳ可変容量素子と、
前記第１のＭＥＭＳ可変容量素子の他方の電極と前記第２のＭＥＭＳ可変容量素子の他方の電極との間に接続されたＭＥＭＳ誘導素子とを備え、
前記第１のＭＥＭＳ可変容量素子及び前記第２のＭＥＭＳ可変容量素子の前記上部電極は、温度変化によって前記下部電極との距離が変化して容量が可変であることを特徴とする温度補償回路。
【請求項２】
前記上部電極と前記下部電極とは、温度が下降すると距離が拡大して容量が減少し、温度が上昇すると距離が縮小して容量が増加することを特徴とする請求項１に記載の温度補償回路。
【請求項３】
前記上部電極は線膨張係数の異なる導電性材料の積層構造を有することを特徴とする請求項１又は請求項２に記載の温度補償回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を増幅する増幅器の温度補償回路に関する。
【背景技術】
【０００２】
従来、高周波信号の一例であるＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号を増幅するＲＦ増幅器で生ずる利得及び損失の温度変動を緩和させるために、ＲＦ増幅器の前段に設けられる温度補償回路が知られている。この温度補償回路に半導体デバイスの可変減衰器を用いると作製コストが増大し、減衰量を制御する制御回路により回路構成が複雑化してしまう。
【０００３】
このような温度補償回路を簡易な構成で安価に作製する技術の一例が特許文献１に開示されている。特許文献１に開示された温度補償回路は、等分配回路と、温度特性の異なる誘電率を有する２つの誘電体基板の各々に設けられた２つの高周波線路と、合成回路とを備える。特許文献１に開示された温度補償回路によれば、２つの高周波線路に等分配された高周波信号は、対応する誘電率の温度特性に応じた通過位相を有して２つの高周波線路を通過するので、通過位相差を有して合成回路に入力される。そのため、合成回路では、２つの高周波線路からの高周波信号を合成する際に、通過位相差の温度変化に対応した合成損を生じるので、合成回路から出力される高周波信号に、合成回路にて生じた温度変化に対応した合成損の分だけの減衰量を付与することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１９３０４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の従来技術によれば、異なる誘電率の２つの基板を要する。そのため、部品点数が増加する、という問題があった。
【０００６】
本発明は、上記に鑑みてなされたものであって、部品点数を抑えて、簡易な構成で安価に作製可能な温度補償回路を得ることを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明は、基準線路と、前記基準線路に並置される位相可変回路と、入力される高周波信号を前記基準線路と前記位相可変回路とに等分配する分配回路と、前記基準線路と前記位相可変回路とを通過した高周波信号を合成して出力する合成回路とを同一基板上に備え、前記位相可変回路は、一方の電極が接地され、他方の電極が前記分配回路に接続され、上部電極と下部電極とにより容量を形成する第１のＭＥＭＳ可変容量素子と、一方の電極が接地され、他方の電極が前記合成回路に接続され、上部電極と下部電極とにより容量を形成する第２のＭＥＭＳ可変容量素子と、前記第１のＭＥＭＳ可変容量素子の他方の電極と前記第２のＭＥＭＳ可変容量素子の他方の電極との間に接続されたＭＥＭＳ誘導素子とを備え、前記第１のＭＥＭＳ可変容量素子及び前記第２のＭＥＭＳ可変容量素子の前記上部電極は、温度変化によって前記下部電極との距離が変化して容量が可変であることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、部品点数を抑えて、簡易な構成で安価に作製可能な温度補償回路を得ることができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】実施の形態にかかる温度補償回路の一構成例を示すブロック図
【図２】図１に示す温度補償回路が有する位相可変回路の一構成例を示す回路図
【図３】図２に示すＭＥＭＳ可変容量素子の温度Ｔ１における断面の一例を示す図
【図４】図３に示すＭＥＭＳ可変容量素子の温度Ｔ２＜Ｔ１における断面の一例を示す図
【図５】図３に示すＭＥＭＳ可変容量素子の温度Ｔ３＞Ｔ１における断面の一例を示す図
【図６】図２に示すＭＥＭＳ可変容量素子の斜視図の一例を示す図
【図７】図３に示すＭＥＭＳ可変容量素子の作製工程の一例を示す第１図
【図８】図３に示すＭＥＭＳ可変容量素子の作製工程の一例を示す第２図
【図９】図３に示すＭＥＭＳ可変容量素子の作製工程の一例を示す第３図
【図１０】図３に示すＭＥＭＳ可変容量素子の作製工程の一例を示す第４図
【図１１】図３に示すＭＥＭＳ可変容量素子の作製工程の一例を示す第５図
【図１２】図３に示すＭＥＭＳ可変容量素子の作製工程の一例を示す第６図
【図１３】図３に示すＭＥＭＳ可変容量素子の作製工程の一例を示す第７図
【図１４】図３に示すＭＥＭＳ可変容量素子の作製工程の一例を示す第８図
【発明を実施するための形態】
【００１０】
以下に、本発明の実施の形態にかかる温度補償回路を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１１】
実施の形態．
図１は、本発明の実施の形態にかかる温度補償回路１の一構成例を示すブロック図である。図１に示す温度補償回路１の後段には増幅器２が配され、信号入力部３から入力された高周波信号は、温度補償回路１及び増幅器２を介して信号出力部４から出力される。なお、高周波信号の一例は、ＲＦ信号である。
【００１２】
図１に示す温度補償回路１は、基準線路１１と、基準線路１１と並置された位相可変回路１２と、入力側に配置された分配回路１３と、出力側に配置された合成回路１４とを備える。分配回路１３は、信号入力部３から入力される高周波信号を基準線路１１と位相可変回路１２とに等分配する。合成回路１４は、基準線路１１からの高周波信号と、位相可変回路１２からの高周波信号とを合成して信号出力部４に出力する。すなわち、分配回路１３にて等分配された第１の高周波信号は通過位相θ１で基準線路１１を通過し、分配回路１３にて等分配された第２の高周波信号は通過位相θ２で位相可変回路１２を通過し、基準線路１１を通過した高周波信号と位相可変回路１２を通過した高周波信号とは合成回路１４で合成されて、増幅器２に入力される。このような構成とすることで、図１に示す温度補償回路１は、増幅器２で生ずる利得及び損失の温度変動を緩和させることができる。
【００１３】
図２は、図１に示す位相可変回路１２の一構成例を示す回路図である。図２に示す位相可変回路１２は、一方の電極が接地され、他方の電極が分配回路１３に接続された第１のＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）可変容量素子１２Ｃ１と、一方の電極が接地され、他方の電極が合成回路１４に接続された第２のＭＥＭＳ可変容量素子１２Ｃ２と、第１のＭＥＭＳ可変容量素子１２Ｃ１の他方の電極と第２のＭＥＭＳ可変容量素子１２Ｃ２の他方の電極との間に接続されたＭＥＭＳ誘導素子１２Ｌとを備える。
【００１４】
図３は、図２に示す第１のＭＥＭＳ可変容量素子１２Ｃ１の温度Ｔ１における断面の一例を示す図である。図３に示す第１のＭＥＭＳ可変容量素子１２Ｃ１は、基板１００上に設けられており、第１の導電層１０１ａ，１０１ｂと、第２の導電層１０２とを有し、上部電極と下部電極とにより容量を形成している。第１の導電層１０１ａ，１０１ｂと、第２の導電層１０２とは線膨張係数の異なる導電性材料によって設けられており、第１の導電層１０１ａと第２の導電層１０２とは、線膨張係数の異なる導電性材料が積層された構成である。すなわち、第１のＭＥＭＳ可変容量素子１２Ｃ１の上部電極では第１の導電層１０１ａと第２の導電層１０２とが積層されており、第１のＭＥＭＳ可変容量素子１２Ｃ１の上部電極は、線膨張係数の異なる導電性材料が積層された構造である。ここで、導電性材料には金属材料を例示することができる。また、第２のＭＥＭＳ可変容量素子１２Ｃ２も同様の構成である。
【００１５】
なお、線膨張係数は線膨張率とも呼ばれ、線膨張係数が大きいほど温度上昇に伴って伸び、温度加工に伴って縮むものである。
【００１６】
ここで、第１の導電層１０１ａ，１０１ｂの線膨張係数をα１とし、第２の導電層１０２の線膨張係数をα２とすると、α２＞α１である。そして、温度Ｔ１における第１のＭＥＭＳ可変容量素子１２Ｃ１の上部電極と下部電極との間の距離はＤ１とし、温度Ｔ１における第１のＭＥＭＳ可変容量素子１２Ｃ１の容量はＣ１とする。一例として、第１の導電層１０１ａをモリブデン層とし、第２の導電層１０２を亜鉛層とする。
【００１７】
図４は、図３に示す第１のＭＥＭＳ可変容量素子１２Ｃ１の温度Ｔ２＜Ｔ１における断面の一例を示す図である。低温時、すなわち温度Ｔ２における第１のＭＥＭＳ可変容量素子１２Ｃ１の上部電極と下部電極との間の距離はＤ２とし、温度Ｔ２における第１のＭＥＭＳ可変容量素子１２Ｃ１の容量はＣ２とする。
【００１８】
図４に示すように、温度Ｔ２においては上部電極の第２の導電層１０２が第１の導電層１０１ａ，１０１ｂよりも大きく縮み、上部電極が上向きに反る。そのため、図４における上部電極と下部電極との間の距離Ｄ２は、図３における上部電極と下部電極との間の距離Ｄ１よりも大きく、図４における第１のＭＥＭＳ可変容量素子１２Ｃ１の容量Ｃ２は、図３における第１のＭＥＭＳ可変容量素子１２Ｃ１の容量Ｃ１よりも小さくなり、位相遅れとなる。すなわち、低温時には位相遅れとなる。
【００１９】
図５は、図３に示す第１のＭＥＭＳ可変容量素子１２Ｃ１の温度Ｔ３＞Ｔ１における断面の一例を示す図である。高温時、すなわち温度Ｔ３における第１のＭＥＭＳ可変容量素子１２Ｃ１の上部電極と下部電極との間の距離はＤ３とし、温度Ｔ３における第１のＭＥＭＳ可変容量素子１２Ｃ１の容量はＣ３とする。
【００２０】
図５に示すように、温度Ｔ３においては上部電極の第２の導電層１０２が第１の導電層１０１ａ，１０１ｂよりも大きく伸び、上部電極が下向きに反る。そのため、図５における上部電極と下部電極との間の距離Ｄ３は、図３における上部電極と下部電極との間の距離Ｄ１よりも小さく、図５における第１のＭＥＭＳ可変容量素子１２Ｃ１の容量Ｃ３は、図３における第１のＭＥＭＳ可変容量素子１２Ｃ１の容量Ｃ１よりも大きくなり、位相進みとなる。すなわち、高温時には位相進みとなる。
【００２１】
基準線路１１と位相可変回路１２との通過位相差θ２−θ１は、温度特性に対して右肩下がりで減少し、基準線路１１と位相可変回路１２とに等分配された高周波信号は、基準線路１１と位相可変回路１２とを通過することで、通過位相差θ２−θ１を有して合成回路１４に入力される。従って、通過位相差θ２−θ１の温度変化に対応して変化する合成損が生じた分だけの減衰量が付与される。増幅器２の利得が小さくなる高温時にθ２−θ１＝０となるように基準線路１１の位相を調整し、線膨張係数α１，α２及びＭＥＭＳ可変容量素子の電極の面積を調整することで温度変化に応じて容量を変化させることができる。
【００２２】
なお、図６は、図２に示す第１のＭＥＭＳ可変容量素子１２Ｃ１の斜視図の一例を示す図である。ここで、図３に示す第１のＭＥＭＳ可変容量素子１２Ｃ１の作製工程の一例について図７から図１４を参照して説明する。
【００２３】
図７は、図３に示す第１のＭＥＭＳ可変容量素子１２Ｃ１の作製工程の一例を示す第１図である。まず、図７に示すように、基板１００上に第１の導電膜１０１を形成する。ここで、第１の導電膜１０１は、スパッタリング法又はＣＶＤ法に代表される成膜方法により形成すればよい。
【００２４】
図８は、図３に示す第１のＭＥＭＳ可変容量素子１２Ｃ１の作製工程の一例を示す第２図である。図８に示すように、第１の導電膜１０１上に第１のエッチングマスク２０１Ａを形成する。ここで、第１のエッチングマスク２０１Ａにはレジストマスクを例示することができる。
【００２５】
図９は、図３に示す第１のＭＥＭＳ可変容量素子１２Ｃ１の作製工程の一例を示す第３図である。図９に示すように、第１のエッチングマスク２０１Ａが形成された第１の導電膜１０１にエッチングを行うことで、エッチングされた第１の導電膜１０１Ａを形成する。ここで、エッチングにはドライエッチング又はウエットエッチングのいずれを用いてもよい。エッチング後、第１のエッチングマスク２０１Ａを除去する。
【００２６】
図１０は、図３に示す第１のＭＥＭＳ可変容量素子１２Ｃ１の作製工程の一例を示す第４図である。図１０に示すように、エッチングされた第１の導電膜１０１Ａ上に犠牲層膜２０２を形成し、犠牲層膜２０２上に第２のエッチングマスク２０１Ｂを形成する。ここで、第２のエッチングマスク２０１Ｂにはレジストマスクを例示することができる。
【００２７】
図１１は、図３に示す第１のＭＥＭＳ可変容量素子１２Ｃ１の作製工程の一例を示す第５図である。図１１に示すように、第２のエッチングマスク２０１Ｂが形成された犠牲層膜２０２にエッチングを行うことで、犠牲層２０２Ａを形成する。ここで、エッチングにはドライエッチング又はウエットエッチングのいずれを用いてもよい。エッチング後、第２のエッチングマスク２０１Ｂは除去する。
【００２８】
図１２は、図３に示す第１のＭＥＭＳ可変容量素子１２Ｃ１の作製工程の一例を示す第６図である。図１２に示すように、エッチングされた第１の導電膜１０１Ａ及び犠牲層２０２Ａ上に第２の導電膜１０１Ｂを形成し、第２の導電膜１０１Ｂ上に第３のエッチングマスク２０１Ｃを形成してエッチングを行うことで第１の導電層１０１ａ，１０１ｂを形成する。ここで、第２の導電膜１０１Ｂは、スパッタリング法又はＣＶＤ法に代表される成膜方法により形成すればよい。また、第３のエッチングマスク２０１Ｃにはレジストマスクを例示することができる。また、エッチングにはドライエッチング又はウエットエッチングのいずれを用いてもよい。エッチング後、第３のエッチングマスク２０１Ｃは除去する。
【００２９】
図１３は、図３に示す第１のＭＥＭＳ可変容量素子１２Ｃ１の作製工程の一例を示す第７図である。図１３に示すように、第１の導電層１０１ａ，１０１ｂ上に第３の導電膜１０２Ａを形成し、第３の導電膜１０２Ａ上に第４のエッチングマスク２０１Ｄを形成してエッチングを行うことで第２の導電層１０２を形成する。ここで、第３の導電膜１０２Ａは、スパッタリング法又はＣＶＤ法に代表される成膜方法により形成すればよい。また、第４のエッチングマスク２０１Ｄにはレジストマスクを例示することができる。また、エッチングにはドライエッチング又はウエットエッチングのいずれを用いてもよい。エッチング後、第４のエッチングマスク２０１Ｄは除去する。
【００３０】
図１４は、図３に示す第１のＭＥＭＳ可変容量素子１２Ｃ１の作製工程の一例を示す第８図である。図１４に示す犠牲層２０２Ａをエッチングにより除去すると、犠牲層が残存していた部分が空洞となり、図３に示す第１のＭＥＭＳ可変容量素子１２Ｃ１が形成される。
【００３１】
以上説明したように、図３に示す第１のＭＥＭＳ可変容量素子１２Ｃ１を作製することができる。なお、ＭＥＭＳ誘導素子１２Ｌについては説明していないが、第１の導電層１０１ａによって形成される。また、ＭＥＭＳによって位相可変回路１２を形成することができるため、温度補償回路１を小型化することができる。
【００３２】
本実施の形態によれば、部品点数を抑えて、簡易な構成で安価に作製可能な小型の温度補償回路１を得ることができる。
【００３３】
なお、本実施の形態においては、温度変化に伴って線膨張係数の異なる導電性材料の積層構造を有する上部電極が上下に反ることで上部電極と下部電極との間の距離が変化して可変容量としたが、本発明はこれに限定されるものではなく、温度変化に伴って上部電極と下部電極との間の距離が変化すればよい。
【００３４】
なお、本実施の形態においては、ＭＥＭＳ可変容量素子は、下部電極が接地され、上部電極が分配回路１３又は合成回路１４に接続される構成としたが、本発明はこれに限定されず、上部電極が接地され、下部電極が分配回路１３又は合成回路１４に接続される構成としてもよい。
【００３５】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００３６】
１  温度補償回路、２  増幅器、３  信号入力部、４  信号出力部、１１  基準線路、１２  位相可変回路、１２Ｃ１  第１のＭＥＭＳ可変容量素子、１２Ｃ２  第２のＭＥＭＳ可変容量素子、１２Ｌ  ＭＥＭＳ誘導素子、１３  分配回路、１４  合成回路、１００  基板、１０１  第１の導電膜、１０１Ａ  エッチングされた第１の導電膜、１０１Ｂ  第２の導電膜、１０１ａ，１０１ｂ  第１の導電層、１０２  第２の導電層、１０２Ａ  第３の導電膜、２０１Ａ  第１のエッチングマスク、２０１Ｂ  第２のエッチングマスク、２０１Ｃ  第３のエッチングマスク、２０１Ｄ  第４のエッチングマスク、２０２  犠牲層膜、２０２Ａ  犠牲層。
【図１】
2017195467.tif 000003
【図２】
2017195467.tif 000004
【図３】
2017195467.tif 000005
【図４】
2017195467.tif 000006
【図５】
2017195467.tif 000007
【図６】
2017195467.tif 000008
【図７】
2017195467.tif 000009
【図８】
2017195467.tif 000010
【図９】
2017195467.tif 000011
【図１０】
2017195467.tif 000012
【図１１】
2017195467.tif 000013
【図１２】
2017195467.tif 000014
【図１３】
2017195467.tif 000015
【図１４】
2017195467.tif 000016