(57)【要約】【課題】良好な姿勢で電子部品を実装でき、併せてチップサイドボールの発生を抑制できる実装基板およびその製造方法を提供する。【解決手段】実装基板１は、基板１０と、基板１０の表面に配置され、導電性接合材１１を介して電子部品３が実装される接続電極１２，１３と、接続電極１２，１３の周縁部を被覆するように基板１０の表面上に形成されたレジスト膜１４とを含む。この構成において、実装基板１は、接続電極１２，１３の周縁部の一部を露出させるようにレジスト膜１４の一部が除去されて形成され、導電性接合材１１の余剰分を受け止めるための受止め部２０を含む。【選択図】図１
2017103367.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の表面に配置され、導電性接合材を介して電子部品が実装される接続電極と、
前記接続電極の周縁部を被覆するように前記基板の表面上に形成されたレジスト膜と、
前記接続電極の周縁部の一部を露出させるように前記レジスト膜の一部が除去されて形成され、前記導電性接合材の余剰分を受け止めるための受止め部とを含む、実装基板。
【請求項２】
前記受止め部は、溶融によって前記接続電極の上面から流出する前記導電性接合材の余剰分が流れ込む凹部を含む、請求項１に記載の実装基板。
【請求項３】
一対の前記接続電極が前記基板の表面に配置されており、
前記受止め部は、前記レジスト膜における前記一対の接続電極間の領域を被覆する部分に形成されている、請求項１または２に記載の実装基板。
【請求項４】
前記受止め部は、前記レジスト膜における前記一対の接続電極間の領域を被覆する部分のうち、前記接続電極の周縁部を被覆する部分、および、前記一対の接続電極間を被覆する部分が除去されて形成されている、請求項３に記載の実装基板。
【請求項５】
基板と、
前記基板の表面に配置され、導電性接合材を介して電子部品が実装される接続電極と、
前記接続電極の周縁部を被覆するように前記基板の表面上に形成されたレジスト膜と、
前記接続電極の周縁部の一部を露出させるように前記レジスト膜が除去されて形成され、前記導電性接合材の余剰分を受け止めるための受止め部とを含む実装基板と、
前記実装基板の前記接続電極に実装された電子部品とを含み、
前記電子部品は、前記接続電極上および前記受止め部内に位置する前記導電性接合材により、前記接続電極に電気的および機械的に接続されている、実装構造。
【請求項６】
前記受止め部は、溶融によって前記接続電極の上面から流出する前記導電性接合材の余剰分が流れ込む凹部を含む、請求項５に記載の実装構造。
【請求項７】
一対の前記接続電極が前記基板の表面に配置されており、
前記受止め部は、前記レジスト膜における前記一対の接続電極間の領域を被覆する部分に形成されている、請求項５または６に記載の実装構造。
【請求項８】
前記受止め部は、前記レジスト膜における前記一対の接続電極間の領域を被覆する部分のうち、前記接続電極の周縁部を被覆する部分、および、前記一対の接続電極間を被覆する部分が除去されて形成されている、請求項７に記載の実装構造。
【請求項９】
導電性接合材を介して電子部品が実装される接続電極がその表面に設けられた基板を準備する工程と、
前記接続電極を被覆するようにレジスト膜を形成する工程と、
前記接続電極の周縁部よりも内方の領域を露出させるように前記レジスト膜を選択的に除去する工程と、
前記接続電極の周縁部の一部を露出させるように前記レジスト膜を選択的に除去することによって、前記導電性接合材の余剰分を受け止めるための受止め部を形成する工程とを含む、実装基板の製造方法。
【請求項１０】
前記レジスト膜は、感光性樹脂膜を含み、
前記レジスト膜を選択的に除去する工程は、露光および現像によって前記レジスト膜を選択的に除去する工程を含む、請求項９に記載の実装基板の製造方法。
【請求項１１】
前記レジスト膜は、絶縁膜を含み、
前記レジスト膜を選択的に除去する工程は、エッチングによって前記レジスト膜を選択的に除去する工程を含む、請求項９に記載の実装基板の製造方法。
【請求項１２】
前記レジスト膜を選択的に除去する工程は、前記受止め部を形成する工程を含む、請求項９〜１１のいずれか一項に記載の実装基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装基板およびその製造方法、ならびに、実装基板および電子部品を備えた実装構造に関する。
【背景技術】
【０００２】
特許文献１には、実装基板本体（基板）と、実装基板本体上に設けられた複数の実装パッド（接続電極）と、複数の実装パッドを選択的に露出させるように実装基板本体上に設けられたソルダレジスト（レジスト膜）とを含む実装基板が開示されている。複数の実装パッドには、ソルダレジストからその全体が露出するものと、ソルダレジストによりその周縁部が被覆されたものとが含まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２３２６１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に係る実装基板において、レジスト膜からその全体が露出する接続電極は、基板の表面に固着されているに過ぎないので、電子部品の実装の際に生じる熱応力や電子部品の実装の際に加えられる外力等によって基板から剥離する虞がある。一方、特許文献１に係る実装基板において、レジスト膜によりその周縁部が被覆された接続電極は、基板とレジスト膜との間で保持されるから、基板から剥離し難い構成であるといえる。
【０００５】
しかし、接続電極の周縁部がレジスト膜により被覆された構成では、同一の接続電極上にレジスト膜と、半田等の導電性接合材とが設けられる。したがって、電子部品の実装の際に、溶融された導電性接合材の一部がレジスト膜上に流れ出る虞がある。そうすると、導電性接合材の量が変動し、基板表面に対して電子部品が傾いた状態で実装されたり、電子部品の周囲に導電性接合材の一部からなる微小なチップサイドボール（導電性接合材が半田である場合は、半田ボールである。）が形成されたりするといった課題が生じる。これらの問題は、実装基板の信頼性を失墜させるため、改善されることが望まれている。
【０００６】
そこで、本発明は、良好な姿勢で電子部品を実装でき、併せてチップサイドボールの発生を抑制できる実装基板およびその製造方法を提供することを主たる目的とする。また、本発明は、前記実装基板に電子部品が実装された実装構造を提供することを従たる目的とする。
【課題を解決するための手段】
【０００７】
本発明の実装基板は、基板と、前記基板の表面に配置され、導電性接合材を介して電子部品が実装される接続電極と、前記接続電極の周縁部を被覆するように前記基板の表面上に形成されたレジスト膜と、前記接続電極の周縁部の一部を露出させるように前記レジスト膜の一部が除去されて形成され、前記導電性接合材の余剰分を受け止めるための受止め部とを含む。
【発明の効果】
【０００８】
本発明の実装基板によれば、受止め部によって導電性接合材の余剰分を受け止めることができるから、電子部品の実装の際に、溶融された導電性接合材の一部がレジスト膜上に流れ出るのを抑制できる。これにより、基板表面に対して電子部品が傾いた状態で実装されたり、電子部品の周囲にチップサイドボールが形成されたりするのを抑制できる。その結果、良好な姿勢で電子部品を実装でき、併せてチップサイドボールの発生を抑制できる実装基板を提供できる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の第１実施形態に係る実装基板を示す平面図であって、実装基板上の所定の領域を拡大して示している。
【図２】図２は、図１に示すII-II線に沿う縦断面図である。
【図３】図３は、図２に対応する部分の縦断面図であって、受止め部の他の例を示す図である。
【図４Ａ】図４Ａは、図１に示す実装基板の製造方法の一工程を示す縦断面図である。
【図４Ｂ】図４Ｂは、図４Ａの次の工程を示す縦断面図である。
【図４Ｃ】図４Ｃは、図４Ｂの次の工程を示す縦断面図である。
【図４Ｄ】図４Ｄは、図４Ｃの次の工程を示す縦断面図である。
【図４Ｅ】図４Ｅは、図４Ｄの次の工程を示す縦断面図である。
【図４Ｆ】図４Ｆは、図４Ｅの次の工程を示す縦断面図である。
【図４Ｇ】図４Ｇは、図４Ｆの次の工程を示す縦断面図である。
【図４Ｈ】図４Ｈは、図４Ｇの次の工程を示す縦断面図である。
【図５】図５は、本発明の第２実施形態に係る実装基板を示す平面図であって、実装基板上の所定の領域を拡大して示している。
【図６】図６は、図５に示すVI-VI線に沿う縦断面図である。
【図７】図７は、図５に対応する部分の縦断面図であって、受止め部の他の例を示す図である。
【図８Ａ】図８Ａは、図５に示す実装基板の製造方法の一工程を示す縦断面図である。
【図８Ｂ】図８Ｂは、図８Ａの次の工程を示す縦断面図である。
【図８Ｃ】図８Ｃは、図８Ｂの次の工程を示す縦断面図である。
【図８Ｄ】図８Ｄは、図８Ｃの次の工程を示す縦断面図である。
【図８Ｅ】図８Ｅは、図８Ｄの次の工程を示す縦断面図である。
【図８Ｆ】図８Ｆは、図８Ｅの次の工程を示す縦断面図である。
【図８Ｇ】図８Ｇは、図８Ｆの次の工程を示す縦断面図である。
【図８Ｈ】図８Ｈは、図８Ｇの次の工程を示す縦断面図である。
【図８Ｉ】図８Ｉは、図８Ｈの次の工程を示す縦断面図である。
【図８Ｊ】図８Ｊは、図８Ｉの次の工程を示す縦断面図である。
【図８Ｋ】図８Ｋは、図８Ｊの次の工程を示す縦断面図である。
【図９】図９は、本発明の第３実施形態に係る実装基板を示す平面図であって、実装基板上の所定の領域を拡大して示している。
【図１０】図１０は、図９に示すX-X線に沿う縦断面図である。
【図１１】図１１は、図２に対応する部分の縦断面図であって、受止め部の他の例を示す図である。
【発明を実施するための形態】
【００１０】
以下では、本発明の複数の実施形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係る実装基板１を示す平面図であって、実装基板１上の所定の領域Ａを拡大して示している。図２は、図１に示すII-II線に沿う縦断面図である。図１では、電子部品３が実装基板１に実装されていない状態が示されており、図２では、電子部品３が実装基板１に実装された状態が示されている。
【００１１】
本実施形態に係る実装基板１は、プリント配線基板（printed wiring board）である。本実施形態に係る実装基板１は、電子部品３が実装されることにより実装構造２として提供される。実装構造２は、たとえばプリント回路基板（printed circuit board）またはプリント回路実装品（printed circuit assembly）である。
実装基板１は、たとえばエポキシ樹脂からなる基板１０を含む。基板１０の一方側の表面または表層部には、所定パターンの配線（図示せず）が設けられている。図１の拡大図を参照して、基板１０の一方側の表面には、電子部品３が実装される実装領域Ｄが設定されている。実装領域Ｄ内には、後述する導電性接合材１１を介して電子部品３が実装される一対の接続電極１２，１３が配置されている。一対の接続電極１２，１３は、互いに平行な方向に延びる長方形状に形成されており、たとえば基板１０の表層部に設けられた内部配線（図示せず）に電気的に接続されている。一対の接続電極１２，１３は、たとえば銅を含んでいてもよい。
【００１２】
基板１０の表面上には、レジスト膜１４が形成されている。図１では、明瞭化のため、レジスト膜１４にハッチングが付されている。レジスト膜１４は、基板１０の表面および配線パターンを保護するための保護膜であり、たとえば感光性樹脂や熱硬化性樹脂等の有機系の絶縁材料によって形成されている。
レジスト膜１４には、一対の接続電極１２，１３の各内方領域をパッド領域１２ａ，１３ａとして露出させるパッド開口１４ａが形成されている。レジスト膜１４は、一対の接続電極１２，１３の各周縁部を被覆する被覆部１４ｂを有している。レジスト膜１４は、基板１０の表面上から各接続電極１２，１３の各側面に沿って形成されており、各接続電極１２，１３の上面を被覆している。したがって、レジスト膜１４の被覆部１４ｂは、各接続電極１２，１３を４つの方向から被覆している。
【００１３】
図２を参照して、実装領域Ｄに実装される電子部品３は、たとえば、チップ部品と称される小型部品であり、直方体形状のチップ本体１５を含む。チップ本体１５は、一対の主面１５ａ，１５ｂと、一対の主面１５ａ，１５ｂを接続する側面１５ｃとを含む。チップ本体１５の一方の主面１５ａは、電子部品３が基板１０に実装される際に、当該基板１０に対向する実装面（以下、「実装面１５ａ」という。）である。チップ本体１５は、セラミック等の絶縁材料により形成されていてもよいし、シリコン等の半導体材料により形成されていてもよい。また、チップ本体１５には、抵抗、コンデンサ、コイル、ダイオード（トランジスタを含む）等の機能素子が形成されていてもよい。
【００１４】
なお、本実施形態では、電子部品３の一例としてチップ部品が採用された例を示している。しかし、電子部品３は、チップ部品に代えて、抵抗、コンデンサ、コイル、ダイオード（トランジスタを含む）等の複数の機能素子が組み合わされた複合機能素子、たとえば集積回路によって構成されるＣＰＵチップ、メモリチップ等であってもよい。
チップ本体１５の長手方向両端部には、一対の端子電極１６，１７が形成されている。一対の端子電極１６，１７は、いずれも、チップ本体１５の一対の主面１５ａ，１５ｂおよび側面１５ｃを被覆するように形成されている。一対の端子電極１６，１７において、チップ本体１５の実装面１５ａ側に設けられた部分が、外部と接続される実装用電極部１６ａ，１７ａとされている。電子部品３は、一方の実装用電極部１６ａ（端子電極１６）が一方の接続電極１２に接合され、他方の実装用電極部１７ａ（端子電極１７）が他方の接続電極１３に接合されて基板１０に実装されている。一対の端子電極１６，１７および一対の接続電極１２，１３は、導電性接合材１１を介して接合されている。
【００１５】
導電性接合材１１は、半田であってもよいし、導電性ペースト材であってもよい。導電性接合材１１が半田からなる場合、半田は、錫、鉛、燐、銀、銅、ニッケル、ゲルマニウム、ビスマス、インジウム、亜鉛、アルミニウム、アンチモンおよびコバルトを含む群から選択される２種以上の金属を含む合金であってもよい。半田は、錫と鉛とを含む合金、錫と燐とを含む合金、または、錫とアンチモンとを含む合金であってもよい。導電性接合材１１が導電性ペースト材からなる場合、導電性ペースト材は、金、銀、白金、パラジウム、銅またはニッケルを含んでいてもよい。以下では、導電性接合材１１が半田であり、レジスト膜１４がソルダレジスト膜であるものとして説明する。
【００１６】
図１および図２を参照して、本実施形態に係る実装基板１の特徴は、導電性接合材１１の余剰分を受け止めるための受止め部２０が、接続電極１２，１３の周縁部の一部を露出させるようにレジスト膜１４の一部が除去されて形成されていることである。なお、受止め部２０は、導電性接合材１１の余剰分を収容するための収容部でもある。
接続電極１２，１３の周縁部がレジスト膜１４により被覆された構成では、図２のように、同一の接続電極１２，１３上にレジスト膜１４と導電性接合材１１とが設けられる。したがって、受止め部２０が存在しない構成では、電子部品３の実装の際に、溶融された導電性接合材１１の一部がレジスト膜１４上に流れ出る虞がある。そうすると、導電性接合材１１の量が変動するから、基板１０表面に対して電子部品３が傾いた状態で実装される虞がある。また、流出した導電性接合材１１の一部が電子部品３の周囲で硬化して、当該電子部品３の周囲に微小なチップサイドボール（半田ボール）が形成される虞もある。これらの問題は、実装基板の信頼性を失墜させるため、改善されることが望まれている。
【００１７】
そこで、本実施形態では、パッド開口１４ａに連通するように接続電極１２，１３の周縁部上に位置するレジスト膜１４を選択的に除去することによって、溶融した導電性接合材１１の余剰分を受け止めるための受止め部２０を形成している。つまり、受止め部２０は、パッド開口１４ａに連通し、溶融によって接続電極１２，１３の上面から流出する導電性接合材１１の余剰分が流れ込む凹部２１を含む。
【００１８】
これによって、電子部品３の実装の際に、溶融された導電性接合材１１の一部がレジスト膜１４上に流れ出るのを抑制できるから、基板１０の表面に対して電子部品３が傾いた状態で実装されたり、電子部品３の周囲にチップサイドボールが形成されたりするのを抑制できる。その結果、良好な姿勢で電子部品３を実装でき、併せてチップサイドボールの発生を抑制できる実装基板１を提供できる。以下、受止め部２０（凹部２１）の構成についてより詳細に説明する。
【００１９】
図１を参照して、受止め部２０（凹部２１）は、レジスト膜１４における一対の接続電極１２，１３間の領域を被覆する部分に形成されている。より詳細には、受止め部２０（凹部２１）は、レジスト膜１４における一対の接続電極１２，１３間の領域を被覆する部分のうち、接続電極１２，１３の周縁部を被覆する部分、および、一対の接続電極１２，１３間を被覆する部分が除去されて形成されている。
【００２０】
一対の接続電極１２，１３は、それぞれ互いに対向する対向側面２２，２３を含む。受止め部２０（凹部２１）には、一方の接続電極１２の対向側面２２側に形成された複数（本実施形態では４個）の第１受止め部２４（第１凹部２５）と、他方の接続電極１３の対向側面２３側に形成された複数（本実施形態では４個）の第２受止め部２６（第２凹部２７）とが含まれる。
【００２１】
複数の第１受止め部２４（第１凹部２５）は、一方の接続電極１２の対向側面２２の周縁部を露出させるように、当該対向側面２２に沿って間隔を空けて形成されている。一方、複数の第２受止め部２６（第２凹部２７）は、他方の接続電極１３の対向側面２３側の周縁部を露出させるように、当該対向側面２３に沿って形成されている。第１受止め部２４（第１凹部２５）および第２受止め部２６（第２凹部２７）間には、レジスト膜１４が介在されている。これにより、第１受止め部２４（第１凹部２５）および第２受止め部２６（第２凹部２７）は、レジスト膜１４により区画（分離）されている。
【００２２】
図２を参照して、受止め部２０（凹部２１）は、基板１０の表面を露出させるようにレジスト膜１４が除去されて形成されている。導電性接合材１１は、基板１０の露出面上に位置する部分を含む。導電性接合材１１は、一対の接続電極１２，１３の各上面に加えて、基板１０の露出面上で一対の接続電極１２，１３の対向側面２２，２３を被覆している。したがって、電子部品３は、一対の接続電極１２，１３の上面上および受止め部２０内に位置する導電性接合材１１により、一対の接続電極１２，１３に電気的および機械的に接続されている。これにより、一対の接続電極１２，１３と電子部品３との電気的および機械的な接続が良好なものとされている。
【００２３】
なお、受止め部２０（凹部２１）が基板１０の表面を露出させる構成に代えて、図３に示される構成が採用されてもよい。図３は、図２に対応する部分の縦断面図であって、受止め部２０の他の例を示す図である。
図３を参照して、受止め部２０（凹部２１）は、その底部に基板１０の表面を被覆する相対的に薄いレジスト膜２８を含む。導電性接合材１１は、薄いレジスト膜２８上に位置する部分を含む。導電性接合材１１は、接続電極１２，１３の上面に加えて、薄いレジスト膜２８上で一対の接続電極１２，１３の対向側面２２，２３を被覆している。したがって、電子部品３は、一対の接続電極１２，１３の上面上および受止め部２０内に位置する導電性接合材１１により、一対の接続電極１２，１３に電気的および機械的に接続されている。これにより、一対の接続電極１２，１３と電子部品３との電気的および機械的な接続が良好なものとされている。
【００２４】
なお、本実施形態では、複数の第１受止め部２４（第１凹部２５）が形成された例について説明したが、１つの第１受止め部２４（第１凹部２５）が形成された構成が採用されてもよい。また、前述の複数の第１受止め部２４（第１凹部２５）が対向側面２２に沿って一体化された比較的幅広の第１受止め部２４（第１凹部２５）が１つ形成された構成が採用されてもよい。
【００２５】
また、本実施形態では、複数の第２受止め部２６（第２凹部２７）が形成された例について説明したが、１つの第２受止め部２６（第２凹部２７）が形成された構成が採用されてもよい。また、前述の複数の第２受止め部２６（第２凹部２７）が対向側面２３に沿って一体化された比較的幅広の第２受止め部２６（第２凹部２７）が１つ形成された構成が採用されてもよい。
【００２６】
以上、本実施形態に係る実装基板１によれば、受止め部２０によって導電性接合材１１の余剰分を受け止めることができるから、電子部品３の実装の際に、溶融された導電性接合材１１の一部がレジスト膜１４上に流れ出るのを抑制できる。これにより、基板１０表面に対して電子部品３が傾いた状態で実装されたり、電子部品３の周囲にチップサイドボールが形成されたりするのを抑制できる。その結果、良好な姿勢で電子部品３を実装でき、併せてチップサイドボールの発生を抑制できる実装基板１を提供できる。
【００２７】
ここで、受止め部２０（凹部２１）が存在しない場合、電子部品３の実装面１５ａとレジスト膜１４との間の空間にチップサイドボールが形成されると、当該チップサイドボールによって電子部品３が持ち上げられるから、電子部品３が傾いた状態で実装される要因になることが懸念される。しかし、本実施形態に係る実装基板１では、レジスト膜１４における一対の接続電極１２，１３間の領域を被覆する部分に、受止め部２０（凹部２１）が形成されているから、電子部品３の実装面１５ａとレジスト膜１４との間の空間でチップサイドボールが形成されるのを効果的に抑制できる。これによって、より一層良好な姿勢で電子部品３を実装できる実装基板１を提供できる。
【００２８】
次に、図４Ａ〜図４Ｈを参照しつつ、実装基板１の製造方法の一例について説明する。図４Ａ〜図４Ｈは、図１に示す実装基板１の製造方法の一工程を示す縦断面図である。なお、図４Ａ〜図４Ｈは、図２に対応する部分の断面図である。
図４Ａを参照して、実装基板１を製造するにあたり、まず、所定パターンの配線（図示せず）がその表面または表層部に設けられた基板１０が準備される。次に、図４Ｂを参照して、たとえば、スパッタ法またはめっき法により導電材料（本実施形態では銅）が基板１０の表面上に堆積されて導電材料層３０が形成される。次に、図４Ｃを参照して、たとえばマスクを介するエッチングにより、導電材料層３０が選択的に除去されて所定形状の一対の接続電極１２，１３が形成される。
【００２９】
次に、図４Ｄを参照して、一対の接続電極１２，１３を被覆するレジスト膜１４が基板１０の表面上に形成される。レジスト膜１４は、感光性樹脂からなる樹脂シートが基板１０の表面に貼付されて形成されてもよいし、感光性樹脂が基板１０の表面に塗布されて形成されてもよい。感光性樹脂は、ネガ型であってもよいし、ポジ型であってもよい。
次に、図４Ｅを参照して、たとえばフォトリソグラフィにより、フォトマスク３１を介してレジスト膜１４が所定のパターンで選択的に露光される。次に、図４Ｆを参照して、レジスト膜１４が現像される。これにより、パッド開口１４ａおよび受止め部２０がレジスト膜１４に形成されると同時に、パッド領域１２ａ，１３ａを有する一対の接続電極１２，１３が形成される。
【００３０】
なお、図４Ｅおよび図４Ｆでは、感光性樹脂からなるレジスト膜１４が形成される例について説明した。しかし、熱硬化性樹脂からなるレジスト膜１４が形成されてもよい。この場合、所定パターンのマスクを基板１０の表面上に形成し、当該マスクを介して熱硬化性樹脂を基板１０の表面上に塗布した後、当該熱硬化性樹脂が熱硬化される。その後、マスクが除去されて、パッド開口１４ａおよび受止め部２０がレジスト膜１４に形成されると同時に、パッド領域１２ａ，１３ａを有する一対の接続電極１２，１３が形成される。
【００３１】
また、任意の絶縁材料からなるレジスト膜１４を基板１０の表面上に形成した後、マスクを介するエッチングにより当該レジスト膜１４を選択的に除去してもよい。このような方法によっても、パッド開口１４ａおよび受止め部２０がレジスト膜１４に形成されると同時に、パッド領域１２ａ，１３ａを有する一対の接続電極１２，１３が形成される。
次に、図４Ｇを参照して、レジスト膜１４から露出する一対の接続電極１２，１３上に導電性接合材１１（本実施形態では、半田）が配置される。導電性接合材１１は、たとえば、めっき法によって接続電極１２，１３上に形成されてもよい。また、導電性接合材１１は、公知のディスペンス装置を用いたディスペンス方式や、公知の印刷装置を用いたスクリーン印刷方式によって接続電極１２，１３上に形成されてもよい。以上の工程を経て、実装基板１が製造される。
【００３２】
その後、図４Ｈを参照して、電子部品３が一対の接続電極１２，１３に接合される。この工程において、電子部品３は、一方の実装用電極部１６ａ（端子電極１６）が一方の接続電極１２に接合され、他方の実装用電極部１７ａ（端子電極１７）が他方の接続電極１３に接合されて基板１０に実装される。これにより、実装基板１に電子部品３が実装された実装構造２が製造される。
【００３３】
なお、図４Ｇの工程において、導電性接合材１１が形成される例について説明したが、電子部品３の一対の実装用電極部１６ａ，１７ａ側に導電性接合材１１が予め形成されている場合には、図４Ｇの工程を飛ばして図４Ｈの工程を実行すればよい。
＜第２実施形態＞
図５は、本発明の第２実施形態に係る実装基板４１を示す平面図であって、実装基板４１上の所定の領域Ａを拡大して示している。図６は、図５に示すVI-VI線に沿う縦断面図である。図５では、電子部品３が実装基板１に実装されていない状態が示されており、図６では、電子部品３が実装基板１に実装された状態が示されている。図５および図６において、前述の第１実施形態で示された構成と同様の構成については、同一の参照符号を付して説明を省略する。
【００３４】
本実施形態に係る実装基板４１は、プリント配線基板（printed wiring board）である。本実施形態に係る実装基板４１は、電子部品３が実装されることにより、実装構造４２として提供される。実装構造４２は、たとえばプリント回路基板（printed circuit board）またはプリント回路実装品（printed circuit assembly）である。
実装基板４１は、前述の実装領域Ｄが設定された基板１０と、基板１０上に形成された前述の一対の接続電極１２，１３とを含む。基板１０の表面上には、レジスト膜４４が設けられている。図５では、明瞭化のため、レジスト膜４４にハッチングが付されている。レジスト膜４４は、基板１０の表面および配線パターンを保護するための保護膜であり、たとえば感光性樹脂や熱硬化性樹脂等の有機系の絶縁材料によって形成されている。
【００３５】
レジスト膜４４には、一対の接続電極１２，１３の各内方領域をパッド領域１２ａ，１３ａとして露出させるパッド開口４４ａが形成されている。レジスト膜４４は、一対の接続電極１２，１３の各周縁部を被覆する被覆部４４ｂを有している。レジスト膜４４は、基板１０の表面上から各接続電極１２，１３の対向側面２２，２３以外の側面に沿って形成されており、各接続電極１２，１３の上面を被覆している。したがって、レジスト膜４４の被覆部４４ｂは、各接続電極１２，１３を３つの方向から被覆している。
【００３６】
図６を参照して、基板１０の実装領域Ｄには、前述の電子部品３が実装されている。電子部品３は、一方の実装用電極部１６ａ（端子電極１６）が一方の接続電極１２に接合され、他方の実装用電極部１７ａ（端子電極１７）が他方の接続電極１３に接合されて基板１０に実装されている。一対の端子電極１６，１７および一対の接続電極１２，１３は、前述の導電性接合材１１を介して接合されている。
【００３７】
図５および図６を参照して、本実施形態に係る実装基板４１の特徴は、導電性接合材１１の余剰分を受け止めるための受止め部５０が、接続電極１２，１３の周縁部の一部を露出させるようにレジスト膜４４の一部が除去されて形成されていることである。なお、受止め部５０は、導電性接合材１１の余剰分を収容するための収容部でもある。以下、受止め部５０の構成についてより詳細に説明する。
【００３８】
図５を参照して、受止め部５０は、パッド開口４４ａに連通するように接続電極１２，１３の周縁部上に位置するレジスト膜４４が選択的に除去されることによって形成されており、溶融した導電性接合材１１の余剰分が受け止められる構成とされている。つまり、受止め部５０は、パッド開口４４ａに連通し、溶融によって接続電極１２，１３の上面から流出する導電性接合材１１の余剰分が流れ込む凹部５１を含む。
【００３９】
受止め部５０（凹部５１）は、レジスト膜４４における一対の接続電極１２，１３間の領域を被覆する部分の全てが除去されて形成されている。より詳細には、受止め部５０（凹部５１）は、レジスト膜４４における一対の接続電極１２，１３間の領域を被覆する部分のうち、各接続電極１２，１３の対向側面２２，２３に沿う周縁部を被覆する部分、および、一対の接続電極１２，１３間を被覆する部分が除去されて形成されている。
【００４０】
受止め部５０（凹部５１）の内壁面は、各接続電極１２，１３の対向側面２２，２３とレジスト膜４４の内壁面とによって形成されている。各接続電極１２，１３の対向側面２２，２３およびレジスト膜４４の内壁面は、互いに平坦な一つの表面を形成している。各接続電極１２，１３の対向側面２２，２３は、レジスト膜４４の内壁面に対して面一に形成されている。
【００４１】
図６を参照して、受止め部５０（凹部５１）は、基板１０の表面を露出させるようにレジスト膜４４が除去されて形成されている。導電性接合材１１は、基板１０の露出面上に位置する部分を含む。導電性接合材１１は、接続電極１２，１３の上面に加えて、基板１０の露出面上で、接続電極１２，１３の対向側面２２，２３を被覆している。したがって、電子部品３は、接続電極１２，１３上および受止め部５０内に位置する導電性接合材１１により、接続電極１２，１３に電気的および機械的に接続されている。これにより、接続電極１２，１３と電子部品３との電気的および機械的な接続が良好なものとされている。
【００４２】
なお、受止め部５０（凹部５１）が基板１０の表面を露出させる構成に代えて、図７に示される構成が採用されてもよい。図７は、図５に対応する部分の縦断面図であって、受止め部５０の他の例を示す図である。図７を参照して、受止め部５０（凹部５１）は、その底部に基板１０の表面を被覆する相対的に薄いレジスト膜５３と、相対的に薄い接続電極５４，５５とを含む。薄いレジスト膜５３は、レジスト膜４４と一体的に形成されている。相対的に薄い接続電極５４は、接続電極１２の対向側面２２に一体的に形成されている。相対的に薄い接続電極５５は、接続電極１３の対向側面２３に一体的に形成されている。
【００４３】
導電性接合材１１は、相対的に薄い接続電極５４，５５上および／または薄いレジスト膜５３上に位置する部分を含む。導電性接合材１１は、接続電極１２，１３の上面に加えて、相対的に薄い接続電極５４，５５上で、接続電極１２，１３の対向側面２２，２３を被覆している。したがって、電子部品３は、接続電極１２，１３上および受止め部５０内に位置する導電性接合材１１により、接続電極１２，１３に電気的および機械的に接続されている。これにより、接続電極１２，１３と電子部品３との電気的および機械的な接続が良好なものとされている。
【００４４】
以上、本実施形態に係る実装基板４１によれば、受止め部５０によって導電性接合材１１の余剰分を収容できるから、電子部品３の実装の際に、溶融された導電性接合材１１の一部がレジスト膜４４上に流れ出るのを抑制できる。これにより、基板１０の表面に対して電子部品３が傾いた状態で実装されたり、電子部品３の周囲にチップサイドボールが形成されたりするのを抑制できる。その結果、良好な姿勢で電子部品３を実装でき、併せてチップサイドボールの発生を抑制できる実装基板４１を提供できる。
【００４５】
ここで、受止め部５０（凹部５１）が存在しない場合、電子部品３の実装面１５ａとレジスト膜４４との間の空間にチップサイドボールが形成されると、当該チップサイドボールによって電子部品３が持ち上げられるから、電子部品３が傾いた状態で実装される要因になることが懸念される。しかし、本実施形態に係る実装基板４１では、レジスト膜４４における電子部品３の実装面１５ａに対向する部分が除去されて、受止め部５０（凹部５１）が形成されているから、電子部品３の実装面１５ａとレジスト膜４４との間の空間でチップサイドボールが形成されるのを効果的に抑制できる。これによって、より一層良好な姿勢で電子部品３を実装できる実装基板４１を提供できる。
【００４６】
次に、図８Ａ〜図８Ｋを参照しつつ、実装基板４１の製造方法の一例について説明する。図８Ａ〜図８Ｋは、図５に示す実装基板４１の製造方法の一工程を示す縦断面図である。なお、図８Ａ〜図８Ｋは、図６に対応する部分の断面図である。
図８Ａを参照して、実装基板４１を製造するにあたり、まず、所定パターンの配線（図示せず）がその表面または表層部に設けられた基板１０が準備される。次に、図８Ｂを参照して、たとえば、スパッタ法またはめっき法により導電材料（本実施形態では銅）が基板１０の表面上に堆積されて導電材料層３０が形成される。次に、図８Ｃを参照して、たとえばマスクを介するエッチングにより、導電材料層３０が選択的に除去されて所定形状の接続電極１２，１３が形成される。
【００４７】
次に、図８Ｄを参照して、接続電極１２，１３を被覆するレジスト膜４４が基板１０の表面上に形成される。レジスト膜４４は、感光性樹脂からなる樹脂シートが基板１０の表面に貼付されて形成されてもよいし、感光性樹脂が基板１０の表面に塗布されて形成されてもよい。また、感光性樹脂は、ネガ型であってもよいし、ポジ型であってもよい。
次に、図８Ｅを参照して、たとえばフォトリソグラフィにより、フォトマスク６１を介してレジスト膜４４が所定のパターンで選択的に露光される。次に、図８Ｆを参照して、レジスト膜４４が現像される。これにより、レジスト膜４４に受止め部５０を形成すべき領域を選択的に露出させる開口６２が形成される。この開口６２からは、一対の接続電極１２，１３のうち互いに対向する部分が選択的に露出されている。
【００４８】
次に、図８Ｇを参照して、レジスト膜４４をマスクとするエッチングにより、一対の接続電極１２，１３のうちレジスト膜４４から露出する部分が除去される。これにより、レジスト膜４４の内壁面に対して面一な対向側面２２，２３を有する一対の接続電極１２，１３が形成される。
次に、図８Ｈを参照して、たとえばフォトリソグラフィにより、別のフォトマスク６３を介してレジスト膜４４が所定のパターンで選択的に露光される。次に、図８Ｉを参照して、レジスト膜４４が現像される。これにより、パッド開口４４ａおよび受止め部５０がレジスト膜４４に形成されると同時に、パッド領域１２ａ，１３ａを有する一対の接続電極１２，１３が形成される。
【００４９】
なお、図８Ｅ〜図８Ｈでは、感光性樹脂からなるレジスト膜４４が形成される例について説明した。しかし、熱硬化性樹脂からなるレジスト膜４４が形成されてもよい。この場合、所定パターンのマスクを基板１０の表面上に形成し、当該マスクを介して熱硬化性樹脂を基板１０の表面上に塗布した後、当該熱硬化性樹脂が熱硬化される。その後、マスクが除去されて、パッド開口４４ａおよび受止め部５０がレジスト膜４４に形成されると同時に、パッド領域１２ａ，１３ａを有する一対の接続電極１２，１３が形成される。
【００５０】
また、任意の絶縁材料からなるレジスト膜４４を基板１０の表面上に形成した後、マスクを介するエッチングにより当該レジスト膜４４を選択的に除去するようにしてもよい。このような方法によっても、パッド開口４４ａおよび受止め部５０がレジスト膜４４に形成されると同時に、パッド領域１２ａ，１３ａを有する一対の接続電極１２，１３が形成される。
【００５１】
次に、図８Ｊを参照して、レジスト膜４４から露出する一対の接続電極１２，１３上に導電性接合材１１（本実施形態では、半田）が配置される。導電性接合材１１は、たとえば、めっき法によって接続電極１２，１３上に形成されてもよい。また、導電性接合材１１は、公知のディスペンス装置を用いたディスペンス方式や、公知の印刷装置を用いたスクリーン印刷方式によって接続電極１２，１３上に形成されてもよい。以上の工程を経て、実装基板４１が製造される。
【００５２】
その後、図８Ｋを参照して、電子部品３が一対の接続電極１２，１３に接合される。この工程において、電子部品３は、一方の実装用電極部１６ａ（端子電極１６）が一方の接続電極１２に接合され、他方の実装用電極部１７ａ（端子電極１７）が他方の接続電極１３に接合されることによって基板１０に実装される。これにより、実装基板４１に電子部品３が実装された実装構造４２が製造される。
【００５３】
なお、図８Ｊの工程において、導電性接合材１１が形成される例について説明したが、電子部品３の一対の実装用電極部１６ａ，１７ａ側に導電性接合材１１が予め形成されている場合には、図８Ｊの工程を飛ばして図８Ｋの工程を実行すればよい。
＜第３実施形態＞
図９は、本発明の第３実施形態に係る実装基板７１を示す平面図であって、実装基板７１上の所定の領域Ａを拡大して示している。図１０は、図９に示すX-X線に沿う縦断面図である。図９では、電子部品３が実装基板１に実装されていない状態が示されており、図１０では、電子部品３が実装基板１に実装された状態が示されている。図９および図１０において、前述の第１実施形態で示された構成と同様の構成については、同一の参照符号を付して説明を省略する。
【００５４】
本実施形態に係る実装基板７１は、プリント配線基板（printed wiring board）である。本実施形態に係る実装基板７１は、電子部品３が実装されることにより、実装構造７２として提供される。実装構造７２は、たとえばプリント回路基板（printed circuit board）またはプリント回路実装品（printed circuit assembly）である。
実装基板７１は、前述の実装領域Ｄが設定された基板１０と、基板１０上に形成された前述の一対の接続電極１２，１３とを含む。基板１０の表面上には、レジスト膜７４が設けられている。図９では、明瞭化のため、レジスト膜７４にハッチングが付されている。レジスト膜７４は、基板１０の表面および配線パターンを保護するための保護膜であり、たとえば感光性樹脂や熱硬化性樹脂等の有機系の絶縁材料によって形成されている。
【００５５】
レジスト膜７４には、一対の接続電極１２，１３の各内方領域をパッド領域１２ａ，１３ａとして露出させるパッド開口７４ａが形成されている。レジスト膜７４は、一対の接続電極１２，１３の各周縁部を被覆する被覆部７４ｂを有している。レジスト膜７４は、基板１０の表面上から各接続電極１２，１３の各側面に沿って形成されており、各接続電極１２，１３の上面を被覆している。したがって、レジスト膜７４の被覆部７４ｂは、各接続電極１２，１３を４つの方向から被覆している。
【００５６】
図１０を参照して、基板１０の実装領域Ｄには、前述の電子部品３が実装されている。電子部品３は、一方の実装用電極部１６ａ（端子電極１６）が一方の接続電極１２に接合され、他方の実装用電極部１７ａ（端子電極１７）が他方の接続電極１３に接合されて基板１０に実装されている。一対の端子電極１６，１７および一対の接続電極１２，１３は、前述の導電性接合材１１を介して接合されている。
【００５７】
図９および図１０を参照して、本実施形態に係る実装基板７１の特徴は、導電性接合材１１の余剰分を受け止めるための受止め部８０が、接続電極１２，１３の周縁部の一部を露出させるようにレジスト膜７４の一部が除去されて形成されていることである。なお、受止め部８０は、導電性接合材１１の余剰分を収容するための収容部でもある。以下、受止め部８０の構成についてより詳細に説明する。
【００５８】
図９を参照して、受止め部８０は、パッド開口７４ａに連通するように接続電極１２，１３の周縁部上に位置するレジスト膜７４が選択的に除去されることによって形成されており、溶融した導電性接合材１１の余剰分が受け止められる構成とされている。つまり、受止め部８０は、パッド開口７４ａに連通し、溶融によって接続電極１２，１３の上面から流出する導電性接合材１１の余剰分が流れ込む凹部８１を含む。
【００５９】
受止め部８０（凹部８１）は、レジスト膜７４における一対の接続電極１２，１３間の領域を被覆する部分に加えて、レジスト膜７４における一対の接続電極１２，１３間外の領域を被覆する部分が選択的に除去されて形成されている。本実施形態では、レジスト膜７４における各接続電極１２，１３の角部を被覆する部分が選択的に除去されて、各接続電極１２，１３の各角部を露出させる複数の受止め部８０（凹部８１）が形成されている。
【００６０】
図１０を参照して、受止め部８０（凹部８１）は、基板１０の表面を露出させるようにレジスト膜７４が除去されて形成されている。導電性接合材１１は、基板１０の露出面上に位置する部分を含む。導電性接合材１１は、接続電極１２，１３の上面に加えて、基板１０の露出面上で、接続電極１２，１３の側面を被覆している。したがって、電子部品３は、接続電極１２，１３上および受止め部８０内に位置する導電性接合材１１により、接続電極１２，１３に電気的および機械的に接続されている。これにより、接続電極１２，１３と電子部品３との電気的および機械的な接続が良好なものとされている。
【００６１】
なお、前述の図３に示された構成のように、受止め部８０（凹部８１）は、その底部に基板１０の表面を被覆する相対的に薄いレジスト膜２８（図３参照）を含んでいてもよい。この場合、導電性接合材１１は、薄いレジスト膜２８上に位置する部分を含む。導電性接合材１１は、接続電極１２，１３の上面に加えて、薄いレジスト膜２８上で、接続電極１２，１３の側面を被覆している。したがって、電子部品３は、接続電極１２，１３上および受止め部２０内に位置する導電性接合材１１により、接続電極１２，１３に電気的および機械的に接続されている。これにより、接続電極１２，１３と電子部品３との電気的および機械的な接続が良好なものとされている。
【００６２】
以上、本実施形態に係る実装基板７１によれば、受止め部８０（凹部８１）によって導電性接合材１１の余剰分を収容できるから、電子部品３の実装の際に、溶融された導電性接合材１１の一部がレジスト膜７４上に流れ出るのを抑制できる。これにより、基板１０の表面に対して電子部品３が傾いた状態で実装されたり、電子部品３の周囲にチップサイドボールが形成されたりするのを抑制できる。その結果、良好な姿勢で電子部品３を実装でき、併せてチップサイドボールの発生を抑制できる実装基板７１を提供できる。
【００６３】
ここで、受止め部８０（凹部８１）が存在しない場合、電子部品３の実装面１５ａとレジスト膜７４との間の空間にチップサイドボールが形成されると、当該チップサイドボールによって電子部品３が持ち上げられるから、電子部品３が傾いた状態で実装される要因になることが懸念される。しかし、本実施形態に係る実装基板７１では、レジスト膜７４における一対の接続電極１２，１３間の領域を被覆する部分に、受止め部８０（凹部８１）が形成されているから、電子部品３の実装面１５ａとレジスト膜７４との間の空間でチップサイドボールが形成されるのを効果的に抑制できる。これによって、より一層良好な姿勢で電子部品３を実装できる実装基板７１を提供できる。
【００６４】
また、本実施形態に係る実装基板７１では、受止め部８０（凹部８１）が、レジスト膜７４における一対の接続電極１２，１３間の領域を被覆する部分に加えて、レジスト膜７４における一対の接続電極１２，１３間外の領域を被覆する部分にも形成されている。したがって、レジスト膜７４における一対の接続電極１２，１３間外の領域においてチップサイドボールが形成されるのを抑制することも可能となる。これによって、より一層信頼性を向上できる実装基板７１を提供できる。
【００６５】
なお、本実施形態に係る実装基板７１は、前述の第１実施形態に係る製造工程で使用される各マスクのレイアウトを変更することにより製造できる。
以上、本発明の複数の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
たとえば、前述の第１実施形態では、受止め部２０が、レジスト膜１４の一部が除去されて形成された例について説明したが、図１１に示すような受止め部２０が形成されてもよい。図１１は、図２に対応する部分の縦断面図であって、受止め部２０の他の例を示す図である。図１１において、前述の第１実施形態と同様の構成については、同一の参照符号を付して説明を省略する。
【００６６】
この例に係る受止め部２０は、レジスト膜１４の一部に加えて基板１０の表層部が除去されて形成されている。このような構成によって、前述の第１実施形態と同様の効果を奏することができる。受止め部２０において基板１０の表層部も除去された構成は、むろん、前述の第２実施形態および第３実施形態の各構成に適用することもできる。
また、前述の各実施形態では、受止め部２０，５０，８０が、レジスト膜１４，４４，７４における一対の接続電極１２，１３間の領域を被覆する部分に形成された例について説明した。しかし、レジスト膜１４，４４，７４における一対の接続電極１２，１３間の領域を被覆する部分以外の領域のみに受止め部２０，５０，８０が形成されていてもよい。
【００６７】
このような構成の実装基板では、レジスト膜１４，４４，７４における一対の接続電極１２，１３間外の領域においてチップサイドボールの形成を抑制することが可能となる。
また、前述の第３実施形態に係る実装基板７１では、一対の接続電極１２，１３間外の領域を被覆する部分に受止め部８０（凹部８１）が形成された例について説明した。しかし、前述の第１実施形態および第２実施形態に係る実装基板１，４１においても、第３実施形態と同様に、レジスト膜１４，４４における一対の接続電極１２，１３間外の領域を被覆する部分に受止め部２０，５０が形成されていてもよい。
【００６８】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【００６９】
１，４１，７１…実装基板、２，４２，７２…実装構造、３…電子部品、１０…基板、１１…導電性接合材、１２…接続電極、１３…接続電極、１４，４４，７４…レジスト膜、２０，５０，８０…受止め部、２１，５１，８１…凹部
【図１】
2017103367.tif 000003
【図２】
2017103367.tif 000004
【図３】
2017103367.tif 000005
【図４Ａ】
2017103367.tif 000006
【図４Ｂ】
2017103367.tif 000007
【図４Ｃ】
2017103367.tif 000008
【図４Ｄ】
2017103367.tif 000009
【図４Ｅ】
2017103367.tif 000010
【図４Ｆ】
2017103367.tif 000011
【図４Ｇ】
2017103367.tif 000012
【図４Ｈ】
2017103367.tif 000013
【図５】
2017103367.tif 000014
【図６】
2017103367.tif 000015
【図７】
2017103367.tif 000016
【図８Ａ】
2017103367.tif 000017
【図８Ｂ】
2017103367.tif 000018
【図８Ｃ】
2017103367.tif 000019
【図８Ｄ】
2017103367.tif 000020
【図８Ｅ】
2017103367.tif 000021
【図８Ｆ】
2017103367.tif 000022
【図８Ｇ】
2017103367.tif 000023
【図８Ｈ】
2017103367.tif 000024
【図８Ｉ】
2017103367.tif 000025
【図８Ｊ】
2017103367.tif 000026
【図８Ｋ】
2017103367.tif 000027
【図９】
2017103367.tif 000028
【図１０】
2017103367.tif 000029
【図１１】
2017103367.tif 000030