(57)【要約】      （修正有）【課題】実装時における積層セラミック電子部品の傾きを抑制しうる積層セラミック電子部品を提供する。【解決手段】積層セラミック電子部品としての積層セラミックコンデンサ１０は、複数のセラミック層を含み、相対する主面１２ａ，１２ｂ、相対する側面１２ｃ、１２ｄ、相対する端面１２ｅ，１２ｆを有し、主面１２ｂを実装面とする積層体１２と、積層体１２の内部に配置され、一部が主面１２ｂに引き出された内部電極１８と、主面１２ｂ上に配置され、内部電極１８に接続される外部電極１４と、を有する。外部電極１４は、側面１２ｃ，１２ｄの一部にまで配置される外部電極側面部２６ａ，２６ｂを有しており、外部電極側面部２６ａ，２６ｂの主面１２ａ，１２ｂを結ぶ方向の長さをＡ、積層体１２の主面１２ａ，１２ｂを結ぶ方向の長さをＢとしたとき、０．０６３≦Ａ／Ｂ≦１．０００である。【選択図】図２
2017103375.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数のセラミック層を含み、相対する第１の主面および第２の主面と、積層方向に対向し相対する第１の側面および第２の側面と、相対する第１の端面および第２の端面と、を有し、前記第１の主面または前記第２の主面を実装面とする積層体と、
前記積層体の内部に配置され、一部が前記第１の端面側の前記第１または前記第２の主面のうちのいずれか一方の面にのみ引き出された第１の内部電極と、
前記積層体の内部に配置され、前記第１の内部電極とは異なる位置において、一部が前記第２の端面側の前記第１または前記第２の主面のうちのいずれか一方の面にのみ引き出された第２の内部電極と、
前記第１または前記第２の主面上に配置され、前記第１の内部電極に接続される第１の外部電極と、
前記第１または前記第２の主面上に配置され、前記第２の内部電極に接続される第２の外部電極と、
を有する積層セラミック電子部品であって、
前記第１の外部電極は、前記第１または前記第２の主面上から前記第１の側面および前記第２の側面の一部にまで配置される第１の外部電極側面部と、
前記第２の外部電極は、前記第１または前記第２の主面上から前記第１の側面および前記第２の側面の一部にまで配置される第２の外部電極側面部と、
を有しており、
前記第１の外部電極側面部および前記第２の外部電極側面部の前記第１の主面および前記第２の主面を結ぶ方向の長さをＡ、前記積層体の前記第１の主面および前記第２の主面を結ぶ方向の長さをＢとしたとき、０．０６３≦Ａ／Ｂ≦１．０００である、積層セラミック電子部品。
【請求項２】
積層された複数のセラミック層を含み、相対する第１の主面および第２の主面と、積層方向に対向し相対する第１の側面および第２の側面と、相対する第１の端面および第２の端面と、を有し、前記第１の主面または前記第２の主面を実装面とする積層体と、
前記積層体の内部に配置され、一部が前記第１の端面側の前記第１および前記第２の主面に引き出された第１の内部電極と、
前記積層体の内部に配置され、前記第１の内部電極とは異なる位置において、一部が前記第２の端面側の前記第１および前記第２の主面に引き出された第２の内部電極と、
前記第１および前記第２の主面上に配置され、前記第１の内部電極に接続される第１の外部電極と、
前記第１および前記第２の主面上に配置され、前記第２の内部電極に接続される第２の外部電極と、
を有する積層セラミック電子部品であって、
前記第１の外部電極は、前記第１および前記第２の主面上から前記第１の側面および前記第２の側面の一部にまで配置される第１の外部電極側面部と、
前記第２の外部電極は、前記第１および前記第２の主面上から前記第１の側面および前記第２の側面の一部にまで配置される第２の外部電極側面部と、
を有しており、
前記第１の外部電極側面部および前記第２の外部電極側面部の前記第１の主面および前記第２の主面を結ぶ方向の長さをＡ、前記積層体の前記第１の主面および前記第２の主面を結ぶ方向の長さをＢとしたとき、０．０６３≦Ａ／Ｂ≦１．０００である、積層セラミック電子部品。
【請求項３】
前記第１の外部電極側面部および前記第２の外部電極側面部の前記第１の端面および前記第２の端面を結ぶ方向の長さをＣ、前記積層体の前記第１の端面および前記第２の端面を結ぶ方向の長さをＤとしたとき、０．１１≦Ｃ／Ｄ≦０．４９である、請求項１または請求項２に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層セラミックコンデンサなどの積層セラミック電子部品に関する。
【背景技術】
【０００２】
近年、モバイル電子機器の小型化が進んでいる。モバイル電子機器には、多数の積層セラミック電子部品が搭載されているが、モバイル電子機器の小型化に伴って、積層セラミック電子部品についても小型化が要求されている。さらに、内部電極を有する積層体の両端面に外部電極を形成した積層セラミック電子部品では、回路基板の配線パターンに実装するために、外部電極と配線パターンとの間に山の裾野のように広がる半田フィレットを形成することが必要となる。そのため、積層セラミック電子部品の端面から半田フィレットの分だけ回路基板の配線パターンを大きく形成する必要があり、積層セラミック電子部品の実装スペースが大きくなる。ところが、モバイル電子機器の小型化に伴って、積層セラミック電子部品の小型化に加えて、回路基板に実装される部品同士の実装間隔を小さくして、その実装スペースを小さくすることも要求されている。
【０００３】
そこで、図８に示すように、回路基板への実装面に垂直になるように内部電極２が形成され、実装面に形成された外部電極３に内部電極２が引き出された積層セラミック電子部品１がある。このような積層セラミック電子部品１では、１つの実装面に形成された外部電極３によって回路基板の配線パターンに実装することができるため、積層セラミック電子部品の端部から外側に広がる半田フィレットが不要であり、積層セラミック電子部品１の実装スペースを小さくすることができる（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２８９８３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載されるような形状の積層セラミック電子部品では、実装時に半田の濡れ固まる際の応力などにより、十分に積層セラミック電子部品の傾きを抑制することができず、実装後に積層セラミック電子部品が傾き、外観上の問題や、一定方向の固着強度の低下が問題となることがあった。
【０００６】
それゆえに、この発明の主たる目的は、回路基板への実装時における積層セラミック電子部品の傾きを抑制しうる積層セラミック電子部品を提供することである。
【課題を解決するための手段】
【０００７】
この発明にかかる積層セラミック電子部品は、積層された複数のセラミック層を含み、相対する第１の主面および第２の主面と、積層方向に対向し相対する第１の側面および第２の側面と、相対する第１の端面および第２の端面と、を有し、第１の主面または第２の主面を実装面とする積層体と、積層体の内部に配置され、一部が第１の端面側の第１または第２の主面のうちのいずれか一方の面にのみ引き出された第１の内部電極と、積層体の内部に配置され、第１の内部電極とは異なる位置において、一部が第２の端面側の第１または第２の主面のうちのいずれか一方の面にのみ引き出された第２の内部電極と、第１または第２の主面上に配置され、第１の内部電極に接続される第１の外部電極と、第１または第２の主面上に配置され、第２の内部電極に接続される第２の外部電極と、を有する積層セラミック電子部品であって、第１の外部電極は、第１または第２の主面上から第１の側面および第２の側面の一部にまで配置される第１の外部電極側面部と、第２の外部電極は、第１または第２の主面上から第１の側面および第２の側面の一部にまで配置される第２の外部電極側面部と、を有しており、第１の外部電極側面部および第２の外部電極側面部の第１の主面および第２の主面を結ぶ方向の長さをＡ、積層体の第１の主面および第２の主面を結ぶ方向の長さをＢとしたとき、０．０６３≦Ａ／Ｂ≦１．０００である、積層セラミック電子部品である。
また、この発明にかかる積層セラミック電子部品は、積層された複数のセラミック層を含み、相対する第１の主面および第２の主面と、積層方向に対向し相対する第１の側面および第２の側面と、相対する第１の端面および第２の端面と、を有し、第１の主面または第２の主面を実装面とする積層体と、積層体の内部に配置され、一部が第１の端面側の第１および第２の主面に引き出された第１の内部電極と、積層体の内部に配置され、第１の内部電極とは異なる位置において、一部が第２の端面側の第１および第２の主面に引き出された第２の内部電極と、第１および第２の主面上に配置され、第１の内部電極に接続される第１の外部電極と、第１および第２の主面上に配置され、第２の内部電極に接続される第２の外部電極と、を有する積層セラミック電子部品であって、第１の外部電極は、第１および第２の主面上から第１の側面および第２の側面の一部にまで配置される第１の外部電極側面部と、第２の外部電極は、第１および第２の主面上から第１の側面および第２の側面の一部にまで配置される第２の外部電極側面部と、を有しており、第１の外部電極側面部および第２の外部電極側面部の第１の主面および第２の主面を結ぶ方向の長さをＡ、積層体の第１の主面および第２の主面を結ぶ方向の長さをＢとしたとき、０．０６３≦Ａ／Ｂ≦１．０００である、積層セラミック電子部品である。
また、この発明にかかる積層セラミック電子部品は、第１の外部電極側面部および第２の外部電極側面部の第１の端面および第２の端面を結ぶ方向の長さをＣ、積層体の第１の端面および第２の端面を結ぶ方向の長さをＤとしたとき、０．１１≦Ｃ／Ｄ≦０．４９であることが好ましい。
【０００８】
この発明にかかる積層セラミック電子部品では、積層体の第１の側面および第２の側面に配置される第１の外部電極側面部および第２の外部電極側面部の第１の主面および第２の主面を結ぶ方向の長さをＡ、積層体の第１の主面および第２の主面を結ぶ方向の長さをＢとしたとき、０．０６３≦Ａ／Ｂ≦１．０００であるので、回路基板等に対して実装した時の積層セラミックコンデンサの傾きを抑制することができる。
これは、側面上に第１の外部電極側面部および第２の外部電極側面部を設けることで、積層セラミック電子部品を実装する際に、接合材が溶融したときにダウンフォースが働き、積層セラミック電子部品の姿勢を安定させることができるためである。
【発明の効果】
【０００９】
この発明によれば、回路基板への実装時における積層セラミック電子部品の傾きを抑制しうる積層セラミック電子部品を得ることができる。
【００１０】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００１１】
【図１】この発明にかかる積層セラミックコンデンサの第１の実施の形態を示す外観斜視図である。
【図２】図１に示す積層セラミックコンデンサの正面図である。
【図３】図１および図２に示す積層体の分解斜視図である。
【図４】この発明にかかる積層セラミックコンデンサの第２の実施の形態を示す外観斜視図である。
【図５】図４に示す積層セラミックコンデンサの正面図である。
【図６】図４および図５に示す積層体の分解斜視図である。
【図７】実験例１において使用した積層セラミックコンデンサの試料であり、（ａ）は試料１−１の積層セラミックコンデンサの外観斜視図、（ｂ）は試料１−３の積層セラミックコンデンサの外観斜視図、（ｃ）は試料１−１１の積層セラミックコンデンサの外観斜視図である。
【図８】従来の積層セラミックコンデンサの一例を示す分解斜視図である。
【発明を実施するための形態】
【００１２】
１．積層セラミック電子部品
（１）第１の実施の形態
この発明の第１の実施の形態にかかる積層セラミック電子部品について説明する。この実施の形態では、積層セラミック電子部品の一例として、積層セラミックコンデンサを示す。図１は、この発明にかかる積層セラミックコンデンサの第１の実施の形態を示す外観斜視図であり、図２は図１に示す積層セラミックコンデンサの正面図である。図３は、図１および図２に示す積層体の分解斜視図である。
【００１３】
積層セラミックコンデンサ１０は、直方体状の積層体１２と、外部電極１４とを含む。
【００１４】
積層体１２は、複数のセラミック層１６と複数の内部電極１８とを含む。積層体１２は、互いに対向する第１の主面１２ａと第２の主面１２ｂと、積層方向に対向し互いに対向する第１の側面１２ｃおよび第２の側面１２ｄと、互いに対向する第１の端面１２ｅおよび第２の端面１２ｆとを有する。第１の主面１２ａおよび第２の主面１２ｂは、それぞれ、長さ方向Ｌおよび幅方向Ｗに沿って延在する。第１の側面１２ｃおよび第２の側面１２ｄは、それぞれ、長さ方向Ｌおよび厚み方向Ｔに沿って延在する。第１の端面１２ｅおよび第２の端面１２ｆは、それぞれ、幅方向Ｗおよび厚み方向Ｔに沿って延在する。第１の主面１２ａおよび第２の主面１２ｂは、積層セラミックコンデンサ１０が実装される面（実装面）に対して平行な面をさす。したがって、長さ方向Ｌとは、一対の端面同士を結んだ方向であり、幅方向Ｗとは、一対の側面同士を結んだ方向であり、厚み方向Ｔとは、一対の主面同士を結んだ方向である。
【００１５】
また、積層体１２は、角部および稜線部に丸みがつけられていることが好ましい。ここで、角部は、積層体１２の３面が交わる部分であり、稜線部は、積層体１２の２面が交わる部分である。
【００１６】
セラミック層１６は、外層部１６ａと内層部１６ｂとを含む。外層部１６ａは、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄ側に位置し、第１の側面１２ｃと最も第１の側面１２ｃに近い内部電極１８との間に位置するセラミック層１６、および第２の側面１２ｄと最も第２の側面１２ｄに近い内部電極１８との間に位置するセラミック層１６である。外層部１６ａの厚みは、１８μｍ以上であることが好ましい。そして、両外層部１６ａに挟まれた領域が内層部１６ｂである。
【００１７】
セラミック層１６は、たとえば、誘電体材料により形成することができる。誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層セラミックコンデンサ１０の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない成分を添加したものを用いてもよい。
【００１８】
なお、積層体１２に、圧電体セラミックを用いた場合、積層セラミック電子部品は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、積層体１２に、半導体セラミックを用いた場合、積層セラミック電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体１２に、磁性体セラミックを用いた場合、積層セラミック電子部品は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極１８は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
【００１９】
焼成後のセラミック層１６の厚みは、０．５μｍ以上２μｍ以下であることが好ましい。
【００２０】
図２および図３に示すように、積層体１２は、複数の内部電極１８として、複数の第１の内部電極１８ａおよび複数の第２の内部電極１８ｂを有する。第１の内部電極１８ａは、第１の側面１２ｃおよび第２の側面１２ｄに対向する第１の対向電極部２０ａを有し、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。また、第２の内部電極１８ｂは、第１の側面１２ｃおよび第２の側面１２ｄに対向する第２の対向電極部２０ｂを有し、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。したがって、第１の内部電極１８ａおよび第２の内部電極１８ｂは、積層体１２の第１の主面１２ａおよび第２の主面１２ｂに対して垂直に配置される。第１の内部電極１８ａおよび第２の内部電極１８ｂは、積層体１２の内において交互に積層され、第１の内部電極１８ａの第１の対向電極部２０ａと第２の内部電極１８ｂの第２の対向電極部２０ｂとが互いに対向するように配置される。
また、第１の内部電極１８ａが配置される層、および第２の内部電極１８ｂが配置される層に、補助電極が形成されていてもよい。
【００２１】
第１の内部電極１８ａは、第１の引出し電極部２２ａによって積層体１２の第２の主面１２ｂに引き出される。第１の引出し電極部２２ａは、積層体１２の第１の端面１２ｅ側に引き出される。第２の内部電極１８ｂは、第２の引出し電極部２２ｂによって積層体１２の第２の主面１２ｂに引き出される。第２の引出し電極部２２ｂは、第１の引出し電極部２２ａと間隔を隔てて、積層体１２の第２の端面１２ｆ側に引き出される。第１の内部電極１８ａおよび第２の内部電極１８ｂは、積層体１２の第１の主面１２ａ、両側面１２ｃおよび１２ｄ、ならびに両端面１２ｅおよび１２ｆには露出していない。
なお、第１の内部電極１８ａの第１の引出し電極部２２ａは、第１の主面１２ａにのみ引き出されてもよく、この場合、第２の内部電極１８ｂの第２の引出し電極部２２ｂは、第１の主面１２ａにのみ引き出される。
【００２２】
また、積層体１２は、第１の対向電極部２０ａの長さ方向Ｌの一端と第１の端面１２ｅとの間および第１の対向電極部２０ａの長さ方向Ｌの他端と第２の端面１２ｆとの間に形成される積層体１２の側部（ギャップ）を含む。同様に、積層体１２は、第２の対向電極部２０ｂの長さ方向Ｌの一端と第１の端面１２ｅとの間および第２の対向電極部２０ｂの長さ方向Ｌの他端と第２の端面１２ｆとの間に形成される積層体１２の側部（ギャップ）を含む。
さらに、積層体１２は、第１の内部電極１８ａの引出電極部２２ａとは反対側の端部と第２の主面１２ａとの間および第２の内部電極１８ｂの引出電極部２２ｂとは反対側の端部と第１の主面１２ａとの間に形成される積層体１２の端部（ギャップ）を含む。
【００２３】
第１の内部電極１８ａおよび第２の内部電極１８ｂの材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含むたとえばＡｇ−Ｐｄ合金などの合金により構成することができる。第１の内部電極１８ａおよび第２の内部電極１８ｂは、さらに、セラミック層１６に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。第１の内部電極１８ａおよび第２の内部電極１８ｂそれぞれの厚みは、０．１μｍ以上２．０μｍ以下であることが好ましい。
【００２４】
積層体１２の第２の主面１２ｂには、外部電極１４が形成される。外部電極１４は、第１の引出し電極部２２ａに電気的に接続されるようにして形成される第１の外部電極１４ａと、第２の引出し電極部２２ｂに電気的に接続されるようにして形成される第２の外部電極１４ｂとを有する。
【００２５】
積層体１２内においては、第１の対向電極部２０ａと第２の対向電極部２０ｂとがセラミック層１６を介して対向することにより、電気特性（たとえば、静電容量）が発生する。そのため、第１の内部電極１８ａが接続された第１の外部電極１４ａと第２の内部電極１８ｂが接続された第２の外部電極１４ｂとの間に、静電容量を得ることができる。したがって、このような構造の積層セラミック電子部品はコンデンサとして機能する。
【００２６】
第１の外部電極１４ａは、第２の主面１２ｂに配置される第１の外部電極主面部２４ａと、第１の外部電極主面部２４ａから延伸して第１の側面１２ｃおよび第２の側面１２ｄにそれぞれ至るように配置される第１の外部電極側面部２６ａとを有する。
第２の外部電極１４ｂは、第２の主面１２ｂに配置される第２の外部電極主面部２４ｂと、第２の外部電極主面部２４ｂから延伸して第１の側面１２ｃおよび第２の側面１２ｄにそれぞれ至るように配置される第２の外部電極側面部２６ｂとを有する。
【００２７】
第１の外部電極１４ａの第１の外部電極主面部２４ａは、積層体１２の第２の主面１２ｂにおいて、第１の端面１２ｅに沿って配置される。また、第２の外部電極１４ｂの第２の外部電極主面部２４ｂは、第１の外部電極主面部２４ａと間隔を隔てて第２の端面１２ｆに沿って配置される。
【００２８】
ここで、第１の外部電極側面部２６ａおよび第２の外部電極側面部２６ｂにおける第１の主面１２ａと第２の主面１２ｂとを結ぶ方向の長さをＡとし、積層体１２における第１の主面１２ａと第２の主面１２ｂとを結ぶ方向の長さをＢとしたとき、０．０６３≦Ａ／Ｂ≦１．０００である。Ａ／Ｂの範囲を、０．０６３≦Ａ／Ｂ≦１．０００とすることで、回路基板等に対して実装した時の積層セラミックコンデンサ１０の傾きを抑制することができる。これは、側面上に第１の外部電極側面部２６ａおよび第２の外部電極側面部２６ｂを設けることで、積層セラミックコンデンサ１０を実装する際に、接合材が溶融したときにダウンフォースが働き、積層セラミックコンデンサ１０の姿勢を安定させることができるためである。また、峡隣接実装の観点からは、０．０６３≦Ａ／Ｂ≦０．４３８とすることで、回路基板等に対して実装した時の積層セラミックコンデンサ１０への接合材の濡れ上がりを抑制することができ、実装スペースを小さくすることができる。
【００２９】
Ａ寸法およびＢ寸法の測長方法は以下のとおりである。
まず、積層セラミックコンデンサ１０の外観をマイクロスコープで観察しながら、寸法測定機能を用いて、積層セラミックコンデンサ１０の第１の外部電極側面部２６ａおよび第２の外部電極側面部２６ｂの長さ方向Ｌにおける中央部の高さ（Ａ寸法）と、積層体１２の第１の側面１２ｃにおける長さ方向Ｌの中央部の高さ（Ｂ寸法）とを測定する。
積層体１２の第２の主面１２ｂを下にして第１の側面１２ｃが映る状態で、第１の主面１２ａおよび第２の主面１２ｂに基づく平行線に対して法線を作成し、その法線と平行するＡ寸法およびＢ寸法を測長する。なお、Ａ寸法およびＢ寸法は、第１の外部電極側面部２６ａの値と第２の外部電極側面部２６ｂの値とを平均化した値とする。
【００３０】
また、第１の外部電極側面部２６ａおよび第２の外部電極側面部２６ｂにおける第１の端面１２ｅと第２の端面１２ｆとを結ぶ方向の長さをＣとし、積層体１２における第１の端面１２ｅと第２の端面１２ｆとを結ぶ方向の長さをＤとしたとき、０．１１≦Ｃ／Ｄ≦０．４９である。Ｃ／Ｄが０．１１よりも小さい場合、積層セラミックコンデンサ１０のサイズに対する、接合材が溶融したときに働くダウンフォースが発現しないため、回路基板に対する実装時の積層セラミックコンデンサ１０の傾きを抑制することができない。また、Ｃ／Ｄが０．４９よりも大きい場合、積層体の側面長さの略半分の長さの電極を形成しなければならなくなるため、構造上実現することができない（短絡が発生する）。
【００３１】
Ｃ寸法およびＤ寸法の測長方法は以下のとおりである。
まず、積層セラミックコンデンサ１０の外観をマイクロスコープで観察しながら、寸法測定機能を用いて、積層セラミックコンデンサ１０の第１の外部電極側面部２６ａおよび第２の外部電極側面部２６ｂの１／２の高さ位置における長さ方向Ｌにおける長さ（Ｃ寸法）と、積層体１２の長さ方向Ｌの最大長さ（Ｄ寸法）とを測定する。
第１の主面１２ａまたは第２の主面１２ｂが映る状態で、第１の側面１２ｃおよび第２の側面１２ｄに対して第１の法線を作成し、更に、第１の法線に対する第２の法線を作成し、第２の法線に平行なＣ寸法およびＤ寸法を測長する。なお、Ｃ寸法は、第１の外部電極側面部２６ａの値と第２の外部電極側面部２６ｂの値との平均化した値とする。
【００３２】
外部電極１４は、積層体１２側から順に、下地電極層およびめっき層を有することが好ましい。下地電極層は、それぞれ焼付け層、樹脂層、薄膜層などから選ばれる少なくとも１つを含むが、ここでは焼付け層で形成された下地電極層について説明する。
焼付け層は、ガラスおよび金属を含む。焼付け層の金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けることにより形成される。焼付け層は、セラミック層１６および内部電極１８と同時に焼成したものでもよく、セラミック層１６および内部電極１８を焼成した後に焼き付けたものでもよい。焼付け層のうちの最も厚い部分の厚みは、１０μｍ以上５０μｍ以下であることが好ましい。
【００３３】
焼付け層の表面に、導電性粒子と熱硬化性樹脂とを含む樹脂層が形成されてもよい。なお、樹脂層は、焼付け層を形成せずに積層体１２上に直接形成してもよい。また、樹脂層は、複数層であってもよい。樹脂層のうちの最も厚い部分の厚みは、１０μｍ以上１５０μｍ以下であることが好ましい。
【００３４】
また、薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
【００３５】
また、めっき層としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎなどから選ばれる１種の金属または当該金属を含む合金のめっきを含むことが好ましい。
めっき層は、複数層によって形成されてもよい。めっき層は、焼付け層の表面に設けられた第１めっき層と、第１めっき層の表面に設けられた第２めっき層とを含む２層構造であることが好ましい。
【００３６】
第１めっき層はＮｉを用いるのが好ましい。なお、内部電極１８にＮｉを含む場合は、第１めっき層としては、Ｎｉと接合性のよいＣｕを用いることが好ましい。
【００３７】
また、第２めっき層は、複数層から形成されていてもよく、好ましくは、Ｎｉめっき、Ｓｎめっきの２層構造である。Ｎｉめっき層は、下地電極層が積層セラミックコンデンサを実装する際の半田によって侵食されることを防止するために用いられる。また、Ｓｎめっき層は、積層セラミックコンデンサを実装する際の半田の濡れ性を向上させて、容易に実装することができるようにするために用いられる。なお、第２めっき層は必要に応じて形成されるものであり、外部電極１４は、積層体１２上に直接設けられ、内部電極１８と直接接続されるめっき層、すなわち、第１めっき層から構成されたものであってもよい。ただし、前処理として積層体１２上に触媒を設けてもよい。
また、第２めっき層をめっき層の最外層として設けてもよく、第２めっき層の表面に他のめっき層を設けてもよい。
【００３８】
めっき層一層あたりの厚みは、１μｍ以上１０μｍ以下であることが好ましい。また、めっき層は、ガラスを含まないことが好ましい。さらに、めっき層は、単位体積あたりの金属割合が９９体積％以上であることが好ましい。また、めっき層は、厚み方向に沿って粒成長したものであり、柱状である。
【００３９】
なお、積層セラミックコンデンサ１０の長さ方向Ｌの寸法をＬ寸法とし、積層体１２、第１の外部電極１４ａおよび第２の外部電極１４ｂを含む積層セラミックコンデンサ１０の厚み方向Ｔの寸法をＴ寸法とし、積層体１２、第１の外部電極１４ａおよび第２の外部電極１４ｂを含む積層セラミックコンデンサ１０の幅方向Ｗの寸法をＷ寸法とする。
積層体１２の寸法は、特に限定されないが、長さ方向ＬのＬ寸法が０．３８ｍｍ以上３．５０ｍｍ以下、幅方向ＷのＷ寸法が０．１８ｍｍ以上２．８０ｍｍ以下、厚み方向ＴのＴ寸法が０．１８ｍｍ以上２．８０ｍｍ以下であることが好ましい。なお、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
【００４０】
この積層セラミックコンデンサ１０では、第１の外部電極側面部２６ａおよび第２の外部電極側面部２６ｂにおける第１の主面１２ａと第２の主面１２ｂとを結ぶ方向の長さをＡとし、積層体１２における第１の主面１２ａと第２の主面１２ｂとを結ぶ方向の長さをＢとしたとき、０．０６３≦Ａ／Ｂ≦１．０００であるので、回路基板等に対して実装した時の積層セラミックコンデンサ１０の傾きを抑制することができる。
これは、側面上に外部電極側面部を設けることで、積層セラミックコンデンサ１０を実装する際に、接合材が溶融したときにダウンフォースが働き、積層セラミックコンデンサ１０の姿勢を安定させることができるためである。なお、このダウンフォースは、端部に折り返しを設けた構造の積層セラミックコンデンサよりも、ダウンフォースの発現箇所が２箇所多い４箇所であるために、実装時の傾きの抑制には、より効果的であることから、ダウンフォースは大きくなる。
以上より、この積層セラミックコンデンサ１０では、実装時の積層セラミックコンデンサ１０の姿勢を効果的に抑制することができる。
【００４１】
また、この積層セラミックコンデンサ１０では、第１の外部電極側面部２６ａおよび第２の外部電極側面部２６ｂにおける第１の端面１２ｅと第２の端面１２ｆとを結ぶ方向の長さをＣとし、積層体１２における第１の端面１２ｅと第２の端面１２ｆとを結ぶ方向の長さをＤとしたとき、０．１１≦Ｃ／Ｄ≦０．４９であるので、回路基板等に対して実装した時の積層セラミックコンデンサ１０の傾きをより抑制することができる。
この場合も、側面上に外部電極側面部を設けることで、積層セラミックコンデンサ１０を実装する際に、接合材が溶融した時にダウンフォースが働き、積層セラミックコンデンサ１０の姿勢を安定させることができるためである。
【００４２】
（２）第２の実施の形態
次に、この発明の第２の実施の形態にかかる積層セラミック電子部品について説明する。この実施の形態についても、積層セラミック電子部品の一例として、積層セラミックコンデンサを示す。図４は、この発明にかかる積層セラミックコンデンサの第２の実施の形態を示す外観斜視図であり、図５は、図４に示す積層セラミックコンデンサの正面図である。図６は、図４および図５に示す積層体の分解斜視図である。なお、図４ないし図６に示す積層セラミックコンデンサ１１０において、図１ないし図３に示した積層セラミックコンデンサ１０と同一の部分には、同一の符号を付し、その説明を省略する。
【００４３】
図４ないし図６に示す積層セラミックコンデンサ１１０の構成が図１ないし図３に示す積層セラミックコンデンサ１０の構成と異なる点は、内部電極１１８が、両主面１２ａおよび１２ｂに引き出されているため、外部電極１５がさらに第１の主面１２ａに配置されている点である。
【００４４】
積層セラミックコンデンサ１１０は、直方体状の積層体１２と、外部電極１４，１５とを含む。
【００４５】
積層体１２は、複数のセラミック層１６と複数の内部電極１１８とを含む。
【００４６】
図５および図６に示すように、積層セラミックコンデンサ１１０における積層体１２は、複数の内部電極１１８として、複数の第１の内部電極１１８ａおよび複数の第２の内部電極１１８ｂを有する。第１の内部電極１１８ａは、第１の側面１２ｃおよび第２の側面１２ｄに対向する第１の対向電極部２０ａを有し、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。また、第２の内部電極１１８ｂは、第１の側面１２ｃおよび第２の側面１２ｄに対向する第２の対向電極部２０ｂを有し、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。したがって、第１の内部電極１１８ａおよび第２の内部電極１１８ｂは、積層体１２の第１の主面１２ａおよび第２の主面１２ｂに対して垂直に配置される。第１の内部電極１１８ａおよび第２の内部電極１１８ｂは、積層体１２の内において交互に積層され、第１の内部電極１１８ａの第１の対向電極部２０ａと第２の内部電極１１８ｂの第２の対向電極部２０ｂとが互いに対向するように配置される。
【００４７】
第１の内部電極１１８ａは、第１の引出し電極部２２ａによって積層体１２の第２の主面１２ｂに引き出され、第１の引出し電極部２３ａによって積層体１２の第１の主面１２ａに引き出される。第１の引出し電極部２２ａおよび２３ａは、積層体１２の第１の端面１２ｅ側に引き出される。第２の内部電極１１８ｂは、第２の引出し電極部２２ｂによって積層体１２の第２の主面１２ｂに引き出され、第２の引出し電極部２３ｂによって積層体１２の第１の主面１２ａに引き出される。第２の引出し電極部２２ｂは、第１の引出し電極部２２ａと間隔を隔てて、積層体１２の第２の端面１２ｆ側に引き出され、第２の引出し電極部２３ｂは、第１の引出し電極部２３ａと間隔を隔てて、積層体１２の第２の端面１２ｆ側に引き出される。第１の内部電極１１８ａおよび第２の内部電極１１８ｂは、両側面１２ｃおよび１２ｄ、ならびに両端面１２ｅおよび１２ｆには露出していない。
【００４８】
積層体１２の第２の主面１２ｂには、外部電極１４が形成され、積層体１２の第１の主面１２ａには、外部電極１５が形成される。外部電極１４は、第１の引出し電極部２２ａに電気的に接続されるようにして形成される第１の外部電極１４ａと、第２の引出し電極部２２ｂに電気的に接続されるようにして形成される第２の外部電極１４ｂとを有する。また、外部電極１５は、第１の引出し電極部２３ａに電気的に接続されるようにして形成される第１の外部電極１５ａと、第２の引出し電極部２３ｂに電気的に接続されるようにして形成される第２の外部電極１５ｂとを有する。
【００４９】
第１の外部電極１４ａは、第２の主面１２ｂに配置される第１の外部電極主面部２４ａと、第１の外部電極主面部２４ａから延伸して第１の側面１２ｃおよび第２の側面１２ｄにそれぞれ至るように配置される第１の外部電極側面部２６ａとを有する。
第２の外部電極１４ｂは、第２の主面１２ｂに配置される第２の外部電極主面部２４ｂと、第２の外部電極主面部２４ｂから延伸して第１の側面１２ｃおよび第２の側面１２ｄにそれぞれ至るように配置される第２の外部電極側面部２６ｂとを有する。
【００５０】
第１の外部電極１５ａは、第１の主面１２ａに配置される第１の外部電極主面部２５ａと、第１の外部電極主面部２５ａから延伸して第１の側面１２ｃおよび第２の側面１２ｄにそれぞれ至るように配置される第１の外部電極側面部２７ａとを有する。
第２の外部電極１５ｂは、第１の主面１２ａに配置される第２の外部電極主面部２５ｂと、第２の外部電極主面部２５ｂから延伸して第１の側面１２ｃおよび第２の側面１２ｄにそれぞれ至るように配置される第２の外部電極側面部２７ｂとを有する。
【００５１】
第１の外部電極１４ａの第１の外部電極主面部２４ａは、積層体１２の第２の主面１２ｂにおいて、第１の端面１２ｅに沿って配置され、第１の外部電極１５ａの第１の外部電極主面部２５ａは、積層体１２の第１の主面１２ａにおいて、第１の端面１２ｅに沿って配置される。また、第２の外部電極１４ｂの第２の外部電極主面部２４ｂは、第１の外部電極主面部２４ａと間隔を隔てて第２の端面ｆに沿って配置され、第２の外部電極１５ｂの第２の外部電極主面部２５ｂは、第１の外部電極主面部２５ａと間隔を隔てて第２の端面１２ｆに沿って配置される。
【００５２】
ここで、第１の外部電極側面部２６ａ，２７ａおよび第２の外部電極側面部２６ｂ，２７ｂにおける第１の主面１２ａと第２の主面１２ｂとを結ぶ方向の長さをＡとし、積層体１２における第１の主面１２ａと第２の主面１２ｂとを結ぶ方向の長さをＢとしたとき、０．０６３≦Ａ／Ｂ≦１．０００である。Ａ／Ｂの範囲を、０．０６３≦Ａ／Ｂ≦１．０００とすることで、回路基板等に対して実装した時の積層セラミックコンデンサ１０の傾きを抑制することができる。これは、側面上に第１の外部電極側面部２６ａ，２７ａおよび第２の外部電極側面部２６ｂ，２７ｂを設けることで、積層セラミックコンデンサ１０を実装する際に、接合材が溶融したときにダウンフォースが働き、積層セラミックコンデンサ１０の姿勢を安定させることができるためである。また、峡隣接実装の観点からは、０．０６３≦Ａ／Ｂ≦０．４３８とすることで、回路基板等に対して実装した時の積層セラミックコンデンサ１０への接合材の濡れ上がりを抑制することができ、実装スペースを小さくすることができる。
なお、Ａ寸法およびＢ寸法の測長方法は、第１の実施の形態において説明した方法と同様である。
【００５３】
また、第１の外部電極側面部２６ａ，２７ａおよび第２の外部電極側面部２６ｂ，２７ｂにおける第１の端面１２ｅと第２の端面１２ｆとを結ぶ方向の長さをＣとし、積層体１２における第１の端面１２ｅと第２の側面１２ｆとを結ぶ方向の長さをＤとしたとき、０．１１≦Ｃ／Ｄ≦０．４９である。Ｃ／Ｄが０．１１よりも小さい場合、積層セラミックコンデンサ１０のサイズに対する、接合材が溶融したときに働くダウンフォースが発現しないため、回路基板に対する実装時の積層セラミックコンデンサ１０の傾きを抑制することができない。また、Ｃ／Ｄが０．４９よりも大きい場合、積層体の側面長さの略半分の長さの電極を形成しなければならなくなるため、構造上実現することができない（短絡が発生する）。
なお、Ｃ寸法およびＤ寸法の測長方法は、第１の実施の形態において説明した方法と同様である。
【００５４】
外部電極１４および１５は、積層体１２側から順に、下地電極層およびめっき層を有することが好ましい。
【００５５】
この積層セラミックコンデンサ１１０では、上述の積層セラミックコンデンサ１０と同様の効果を奏するとともに、次の効果も奏する。
すなわち、この積層セラミックコンデンサ１１０では、積層体１２の第１の主面１２ａに外部電極１５が配置され、第２の主面１２ｂに外部電極１４が配置されているので、第１の主面１２ａ側、および第２の主面１２ｂ側のいずれも実装面とすることができることから、実装時の方向選別が不要になるという効果を有する。したがって、積層セラミックコンデンサ１１０を回路基板に対して効率よく実装することができる。
【００５６】
２．積層セラミック電子部品の製造方法
次に、この積層セラミック電子部品の製造方法について説明する。以下では、積層セラミックコンデンサ１０の製造方法を中心に説明する。
【００５７】
まず、セラミックグリーンシートと、内部電極用の導電性ペーストとを準備する。セラミックグリーンシートや内部電極用の導電性ペーストは、バインダ（たとえば、公知の有機バインダなど）および溶剤（たとえば、有機溶剤など）を含む。
【００５８】
次に、セラミックグリーンシート上に、たとえば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極用の導電性ペーストを印刷し、内部電極パターンを形成する。このようにして、内部電極パターンが印刷された内層用のセラミックグリーンシートを作製する。また、内部電極パターンが印刷されていない外層用のセラミックグリーンシートも作製する。
【００５９】
そして、内部電極パターンが印刷されていない外層用のセラミックグリーンシートを所定枚数積層し、その表面に内部電極パターンが印刷された内層用のセラミックグリーンシートを順次積層し、その表面に外層用のセラミックグリーンシートを所定枚数積層することにより、積層シートを作製する。
【００６０】
さらに、積層シートを静水圧プレスなどの手段により積層方向にプレスし、積層ブロックを作製する。
【００６１】
つづいて、積層ブロックを所定のサイズにカットすることにより積層チップを作製する。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みが形成されてもよい。
【００６２】
次に、積層チップを焼成することにより積層体を作製する。焼成温度は、セラミックや内部電極の材料にもよるが、９００℃以上１３００℃以下であることが好ましい。
【００６３】
このとき、積層体１２の第２の主面１２ｂからは、第１の内部電極１８ａの第１の引出し電極部２２ａが露出している。そして、積層体１２の第２の主面１２ｂから露出している第１の内部電極１８ａの第１の引出し電極部２２ａを覆うようにして、第１の外部電極１４ａの下地電極層が形成される。また、積層体１２の第２の主面１２ｂからは、第２の内部電極１８ｂの第２の引出し電極部２２ｂが露出している。そして、積層体１２の第２の主面１２ｂから露出している第２の内部電極１８ｂの第２の引出し電極部２２ｂを覆うようにして、第２の外部電極１４ｂの下地電極層が形成される。
【００６４】
第１の外部電極１４ａの下地電極層を形成するために、たとえば、積層体１２の第２の主面１２ｂから露出している第１の内部電極１８ａの第１の引出電極部２２ａの露出部分に外部電極用導電性ペーストが塗布されて焼き付けられる。また、同様に、第２の外部電極１４ｂの下地電極層を形成するために、たとえば、積層体１２の第２の主面１２ｂから露出している第２の内部電極１８ｂの引出し電極部２２ｂの露出部分に外部電極用導電性ペーストが塗布されて焼き付けられる。このとき、焼き付け温度は、７００℃以上９００℃以下であることが好ましい。なお、必要に応じて、下地電極層の表面に、１層以上のめっき膜を形成して、外部電極１４が形成される。
【００６５】
また、第１の外部電極１４ａの下地電極層を形成するために、たとえば、積層体１２の第２の主面１２ｂから露出している第１の内部電極１８ａの引出し電極部２２ａの露出部分にめっき処理を施してもよい。また、同様に、第２の外部電極１４ｂの下地電極層を形成するために、たとえば、積層体１２の第２の主面１２ｂから露出している第１の内部電極１８ｂの引出し電極部２２ｂの露出部分にめっき処理を施してもよい。めっき処理を行うにあたって、電解めっきおよび無電解めっきのどちらを採用してもよいが、無電解めっきは、めっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっき法を用いることが好ましい。なお、表面導体を形成する場合は、あらかじめ最外層のセラミックグリーンシートの表面に表面導体パターンを印刷して、積層体と同時焼成してもよく、また、焼成後の積層体の主面上に表面導体を印刷してから焼き付けてもよい。また、必要に応じて、下地電極層の表面に、１層以上のめっき膜を形成して、外部電極１４が形成される。
【００６６】
上述のようにして、図１に示す積層セラミックコンデンサ１０が製造される。
【００６７】
以上のようにして得られた積層セラミック電子部品の効果は、次の実験例からも明らかになるであろう。
【００６８】
３．実験例
以下、この発明の効果を確認するために発明者らが行った実験例について説明する。
【００６９】
（１）実験例１
実験例１では、積層セラミックコンデンサについて、第１の外部電極側面部および第２の外部電極側面部における第１の主面と第２の主面とを結ぶ方向の長さ（Ａ寸法）と、積層体における第１の主面と第２の主面とを結ぶ方向の長さ（Ｂ寸法）との関係を用いて、積層セラミックコンデンサを回路基板に実装したときの姿勢の安定性の評価を行った。
【００７０】
上記評価のために準備した試料１−１ないし試料１−１１および試料２−１ないし試料２−１１の積層セラミックコンデンサのスペックは以下の通りである。図７は、実験例１において使用した積層セラミックコンデンサの試料であり、（ａ）は試料１−１の積層セラミックコンデンサの外観斜視図、（ｂ）は試料１−３の積層セラミックコンデンサの外観斜視図、（ｃ）は試料１−１１の積層セラミックコンデンサの外観斜視図である。なお、サイズなどの寸法は設計値である。積層セラミックコンデンサのサイズは、２種類準備した。各試料のサンプル数は、５０個とした。
サイズ：Ｌ×Ｗ×Ｔ＝３．２ｍｍ×１．６ｍｍ×１．６ｍｍ（試料１−１〜１−１１）
Ｌ×Ｗ×Ｔ＝１．６ｍｍ×０．８ｍｍ×０．８ｍｍ（試料２−１〜２−１１）
セラミック層の材料：ＢａＴｉＯ3
内部電極の材料：Ｎｉ
外部電極の構造
焼付け層：金属粉（Ｃｕ）とガラスを含むペーストを塗布して焼付け
めっき層：Ｎｉめっき層、Ｓｎめっき層からなる２層構造
【００７１】
（傾き試験による評価方法）
各試料を、共晶、もしくはＬＦ半田を用いて、回路基板としてのガラスエポキシ基板に実装した。その後、積層セラミックコンデンサの端面方向から実体顕微鏡のカメラで撮像し、回路基板に対して垂直方向の法線と、積層セラミックコンデンサの側面の平行線でできる角度を測定した。角度を測定した結果、傾きが３．０°以上の試料のサンプルが存在した場合にＮＧと評価した。
【００７２】
（Ａ寸法およびＢ寸法の測定方法）
試料のサンプルである積層セラミックコンデンサの外観をマイクロスコープで観察しながら、寸法測定機能を用いて、積層セラミックコンデンサの第１の外部電極側面部および第２の外部電極側面部の長さ方向Ｌにおける中央部の高さ（Ａ寸法）と、積層体の第１の側面における長さ方向の中央部の高さ（Ｂ寸法）とを測定した。なお、Ａ寸法およびＢ寸法は、第１の外部電極側面部２６ａの値と第２の外部電極側面部２６ｂの値とを平均化した値とした。
積層体の第２の主面を下にして第１の側面が映る状態で、第１の主面および第２の主面の平行線に対して法線を作成し、その法線と平行するＡ寸法およびＢ寸法を測長した。
【００７３】
表１は、試料１−１ないし試料１−１１の各試料のＡ／Ｂに対する傾き試験の評価結果を示し、表２は、試料２−１ないし試料２−１１の各試料のＡ／Ｂに対する傾き試験の評価結果を示す。なお、各表中の＊印を付した試料は、本発明の範囲外である。
【００７４】
【表１】
2017103375.tif 000003
【００７５】
【表２】
2017103375.tif 000004
【００７６】
以上の結果から、試料１−３ないし試料１−１１および試料２−３ないし試料２−１１は、第１および第２の側面の一部にまで配置される外部電極側面部を有しており、外部電極側面部の第１の主面と第２の主面とを結ぶ方向の長さをＡ、積層体の第１の主面と第２の主面とを結ぶ方向の長さをＢとしたとき、０．０６３≦Ａ／Ｂ≦１．０００であるので、実装時の傾きが抑制されていることが確認された。
これは、側面上に所定の外部電極側面部を設けることで、積層セラミックコンデンサを実装する際に、接合材が溶融した時にダウンフォースが働き、積層セラミックコンデンサの姿勢を安定させることができるためである。
なお、端面側に折り返しを設ける構造とされる積層セラミックコンデンサよりも、本発明の構造の方が、ダウンフォースの発現箇所が２つ多い４箇所であるために、このダウンフォースは大きくなることから、積層セラミックコンデンサの実装時の傾きの抑制には効果的である。したがって、実装時の積層セラミックコンデンサの姿勢を効果的に抑制することができる。
【００７７】
（２）実験例２
実験例２では、積層セラミックコンデンサについて、第１の外部電極側面部および第２の外部電極側面部における第１の端面と第２の端面とを結ぶ方向の長さ（Ｃ寸法）と、積層体における第１の端面と第２の端面とを結ぶ方向の長さ（Ｄ寸法）との関係を用いて、積層セラミックコンデンサを回路基板に実装したときの姿勢の安定性の評価を行った。
【００７８】
上記評価のために準備した試料３−１ないし試料３−１２および試料４−１ないし試料４−１０の積層セラミックコンデンサのスペックは以下の通りである。なお、サイズなどの寸法は設計値である。積層セラミックコンデンサのサイズは、２種類準備した。各試料のサンプル数は、５０個とした。
サイズ：Ｌ×Ｗ×Ｔ＝３．２ｍｍ×１．６ｍｍ×１．６ｍｍ（試料３−１〜３−１２）
Ｌ×Ｗ×Ｔ＝１．６ｍｍ×０．８ｍｍ×０．８ｍｍ（試料４−１〜４−１０）
セラミック層の材料：ＢａＴｉＯ3
内部電極の材料：Ｎｉ
外部電極の構造
焼付け層：金属粉（Ｃｕ）とガラスを含むペーストを塗布して焼付け
めっき層：Ｎｉめっき層、Ｓｎめっき層からなる２層構造
【００７９】
（傾き試験による評価方法）
各試料を、共晶、もしくはＬＦ半田を用いて、回路基板としてのガラスエポキシ基板に実装した。その後、積層セラミックコンデンサの端面方向から実体顕微鏡のカメラで撮像し、回路基板に対して垂直方向の法線と、積層セラミックコンデンサの側面の平行線でできる角度を測定した。角度を測定した結果、傾きが３．０°以上の試料のサンプルが存在した場合にＮＧと評価した。
【００８０】
（Ｃ寸法およびＤ寸法の測定方法）
試料のサンプルである積層セラミックコンデンサの外観をマイクロスコープで観察しながら、寸法測定機能を用いて、積層セラミックコンデンサの第１の外部電極側面部および第２の外部電極側面部の長さ方向Ｌにおける長さ（Ｃ寸法）と、積層体の長さ方向Ｌの長さ（Ｄ寸法）を測定した。なお、Ｃ寸法は、第１の外部電極側面部２６ａの値と第２の外部電極側面部２６ｂの値とを平均化した値とした。
積層体の第１の主面または第２の主面が映る状態で、第１の側面および第２の側面に対して第１の法線を作成し、更に、第１の法線に対する第２の法線を作成し、第２の法線に平行するＣ寸法およびＤ寸法を測長した。
【００８１】
表３は、試料３−１ないし試料３−１２の各試料のＣ／Ｄに対する傾き試験の評価結果を示し、表４は、試料４−１ないし試料４−１０の各試料のＣ／Ｄに対する傾き試験の評価結果を示す。なお、各表中の＊印を付した試料は、本発明の範囲外である。
【００８２】
【表３】
2017103375.tif 000005
【００８３】
【表４】
2017103375.tif 000006
【００８４】
以上の結果から、試料３−３ないし試料３−１１および試料４−３ないし試料４−９は、外部電極側面部の第１の端面と第２の端面とを結ぶ方向の長さをＣ、積層体の第１の端面と第２の端面とを結ぶ方向の長さをＤとしたとき、０．１１≦Ｃ／Ｄ≦０．４９であるので、実装時の傾きが抑制されていることが確認された。
これは、側面上に所定の外部電極側面部を設けることで、積層セラミックコンデンサを実装する際に、接合材が溶融した時にダウンフォースが働き、積層セラミックコンデンサの姿勢を安定させることができるためである。
【００８５】
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
【００８６】
積層セラミック電子部品において、外部電極側面部の第１の主面と第２の主面とを結ぶ方向の長さをＡ、積層体の第１の主面と第２の主面とを結ぶ方向の長さをＢとしたとき、０．０６３≦Ａ／Ｂ≦１．０００を満たしていれば、外部電極側面部の第１の端面と第２の端面とを結ぶ方向の長さをＣ、積層体の第１の端面と第２の端面とを結ぶ方向の長さをＤとしたとき、０．１１≦Ｃ／Ｄ≦０．４９は必ずしも満たしていなくてもよい。
【符号の説明】
【００８７】
１０、１１０  積層セラミックコンデンサ
１２  積層体
１４、１５  外部電極
１４ａ、１５ａ  第１の外部電極
１４ｂ、１５ｂ  第２の外部電極
１６  セラミック層
１６ａ  外層部
１６ｂ  内層部
１８、１１８  内部電極
１８ａ、１１８ａ  第１の内部電極
１８ｂ、１１８ｂ  第２の内部電極
２０ａ  第１の対向電極部
２０ｂ  第２の対向電極部
２２ａ、２３ａ  第１の引出し電極部
２２ｂ、２３ｂ  第２の引出し電極部
２４ａ、２５ａ  第１の外部電極主面部
２４ｂ、２５ｂ  第２の外部電極主面部
２６ａ、２７ａ  第１の外部電極側面部
２６ｂ、２７ｂ  第２の外部電極側面部
【図１】
2017103375.tif 000007
【図２】
2017103375.tif 000008
【図３】
2017103375.tif 000009
【図４】
2017103375.tif 000010
【図５】
2017103375.tif 000011
【図６】
2017103375.tif 000012
【図７】
2017103375.tif 000013
【図８】
2017103375.tif 000014