(57)【要約】【課題】ダミー素子に対する不要光の影響を低減すると共に、受光素子の検出精度を向上させることができるライトセンサを提供することを目的とする。【解決手段】受光素子１０に接続された第１ＭＯＳＦＥＴ１２とダミー素子１１に接続された第２ＭＯＳＦＥＴ１３とは隣り合わせに半導体基板３１に形成されている。また、第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１３は、半導体基板３１の一面３０側に形成されていると共に、導光部４２から絶縁層４０に侵入した不要光を吸収する共通の第５Ｐ型領域３９を有している。これにより、第５Ｐ型領域３９が不要光を吸収するので、不要光がダミー素子１１に到達しにくくなり、ダミー素子１１に対する不要光の影響が低減する。したがって、ダミー素子１１の暗電流の検出精度が向上し、ひいては受光素子１０の検出精度が向上する。【選択図】図３
2017026398.tif 000002
【特許請求の範囲】
【請求項１】
一面（３０）を有する半導体基板（３１）と、前記半導体基板（３１）の前記一面（３０）に形成された配線層（３２）と、を備え、
前記半導体基板（３１）は、
前記半導体基板（３１）の前記一面（３０）側に形成されており、光を光信号に変換する受光素子（１０）と、
前記半導体基板（３１）の前記一面（３０）側に形成されており、前記受光素子（１０）に対応した暗電流を暗電流信号に変換するダミー素子（１１）と、
前記半導体基板（３１）の前記一面（３０）側に形成されており、前記受光素子（１０）に直列接続されていると共に、前記受光素子（１０）の前記光信号をリセットするための第１電界効果トランジスタ（１２）と、
前記半導体基板（３１）の前記一面（３０）側に形成されており、前記ダミー素子（１１）に直列接続されていると共に、前記ダミー素子（１１）の前記暗電流信号をリセットするための第２電界効果トランジスタ（１３）と、
を有し、
前記配線層（３２）は、
前記受光素子（１０）、前記ダミー素子（１１）、前記第１電界効果トランジスタ（１２）、及び前記第２電界効果トランジスタ（１３）に電気的に接続された配線パターン（４１）と、
前記配線パターン（４１）を覆う絶縁層（４０）と、
前記絶縁層（４０）のうち前記受光素子（１０）に対応した部分に設けられていると共に、前記受光素子（１０）に光を導く導光部（４２）と、
を有しており、
さらに、前記第１電界効果トランジスタ（１２）と前記第２電界効果トランジスタ（１３）とは隣り合わせに前記半導体基板（３１）に形成されており、
前記第１電界効果トランジスタ（１２）及び前記第２電界効果トランジスタ（１３）は、前記半導体基板（３１）の前記一面（３０）側に形成されていると共に、前記導光部（４２）から前記絶縁層（４０）に侵入した不要光を吸収する共通のドレイン領域（３９）を有して構成されていることを特徴とするライトセンサ。
【請求項２】
前記配線層（３２）は、前記ドレイン領域（３９）に電気的に接続されていると共に、前記ドレイン領域（３９）の上に形成されたビア（４６）を有していることを特徴とする請求項１に記載のライトセンサ。
【請求項３】
前記ビア（４６）は、前記受光素子（１０）と前記ダミー素子（１１）とを隔てる壁状に設けられていることを特徴とする請求項２に記載のライトセンサ。
【請求項４】
前記第１電界効果トランジスタ（１２）及び前記第２電界効果トランジスタ（１３）は、Ｐ型として構成されていると共に、前記ドレイン領域（３９）がグランド（２０）に電気的に接続されることを特徴とする請求項１ないし３のいずれか１つに記載のライトセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光を電気信号である光信号に変換する受光素子を備えたライトセンサに関する。
【背景技術】
【０００２】
従来より、複数の受光素子が形成された半導体基板と、半導体基板の上に形成された配線部と、を備えた構成された光センサが、例えば特許文献１で提案されている。配線部は、遮光膜として機能する配線パターンと、配線パターンを覆う透光膜と、各受光素子に対応した開口部と、を有している。これにより、開口部を介して各受光素子に光が導かれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−６４７１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、受光素子の隣に当該受光素子の暗電流を検出するためのダミー素子を配置する構成が考えられる。この構成では、ダミー素子に対応した開口部が不要になるが、受光素子とダミー素子との温度差が生じないようにダミー素子を受光素子の近傍に配置する必要がある。
【０００５】
しかし、受光素子に対応した開口部から入射した光が配線部の透光膜を経由してダミー素子側に伝わり、ダミー素子の検出精度に影響を及ぼすという問題がある。このため、各素子の間隔を広げなければならないが、ダミー素子に対する不要光を完全に排除することは困難である。
【０００６】
本発明は上記点に鑑み、受光素子とダミー素子とを備える構成において、ダミー素子に対する不要光の影響を低減すると共に、受光素子の検出精度を向上させることができるライトセンサを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の発明では、一面（３０）を有する半導体基板（３１）と、半導体基板（３１）の一面（３０）に形成された配線層（３２）と、を備えている。
【０００８】
半導体基板（３１）は、半導体基板（３１）の一面（３０）側に形成されており、光を光信号に変換する受光素子（１０）と、半導体基板（３１）の一面（３０）側に形成されており、受光素子（１０）に対応した暗電流を暗電流信号に変換するダミー素子（１１）と、を有している。
【０００９】
また、半導体基板（３１）の一面（３０）側に形成されており、受光素子（１０）に直列接続されていると共に、受光素子（１０）の光信号をリセットするための第１電界効果トランジスタ（１２）と、半導体基板（３１）の一面（３０）側に形成されており、ダミー素子（１１）に直列接続されていると共に、ダミー素子（１１）の暗電流信号をリセットするための第２電界効果トランジスタ（１３）と、を有している。
【００１０】
配線層（３２）は、受光素子（１０）、ダミー素子（１１）、第１電界効果トランジスタ（１２）、及び第２電界効果トランジスタ（１３）に電気的に接続された配線パターン（４１）と、配線パターン（４１）を覆う絶縁層（４０）と、絶縁層（４０）のうち受光素子（１０）に対応した部分に設けられていると共に、受光素子（１０）に光を導く導光部（４２）と、を有している。
【００１１】
さらに、第１電界効果トランジスタ（１２）と第２電界効果トランジスタ（１３）とは隣り合わせに半導体基板（３１）に形成されている。
【００１２】
そして、第１電界効果トランジスタ（１２）及び第２電界効果トランジスタ（１３）は、半導体基板（３１）の一面（３０）側に形成されていると共に、導光部（４２）から絶縁層（４０）に侵入した不要光を吸収する共通のドレイン領域（３９）を有して構成されていることを特徴とする。
【００１３】
これによると、導光部（４２）から入射した光の一部が不要光となって絶縁層（４０）を経由してダミー素子（１１）側に伝わったとしても、ドレイン領域（３９）が不要光を吸収するフォトダイオードとして機能する。このため、ダミー素子（１１）に到達しにくくなるので、ダミー素子（１１）に対する不要光の影響を低減することができる。したがって、ダミー素子（１１）の暗電流の検出精度が向上し、ひいては受光素子（１０）の検出精度を向上させることができる。
【００１４】
なお、この欄及び特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態に係るライトセンサの回路図である。
【図２】ライトセンサの断面図である。
【図３】半導体基板の平面図である。
【図４】本発明の第２実施形態に係る半導体基板の平面図である。
【図５】本発明の第３実施形態に係る半導体基板の平面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００１７】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態に係るライトセンサは、例えば車両のヘッドライト及びテールライトを自動点消灯させるオートライトシステムや車室内の空調制御等に適用されるものである。
【００１８】
図１に示されるように、ライトセンサは、受光素子１０、ダミー素子１１、第１〜第４電界効果トランジスタ１２〜１５、第１オペアンプ１６、及び第２オペアンプ１７を備えて構成されている。なお、以下では電界効果トランジスタをＭＯＳＦＥＴと表記する。
【００１９】
受光素子１０は、光を電気信号である光信号に変換する素子である。受光素子１０は、光を吸収することにより変化するアノードの電圧を光信号として出力する。つまり、受光素子１０は、電荷蓄積方式のフォトダイオードである。また、受光素子１０は、カソードが電源１８に接続されている。
【００２０】
ダミー素子１１は、受光素子１０に対応した暗電流を暗電流信号に変換する素子である。ダミー素子１１は、光を直接検出するためではなく、光の入射がないときに受光素子１０に流れる暗電流を検出するための素子である。ダミー素子１１は、暗電流が流れることにより変化するアノードの電圧を暗電流信号として出力する。つまり、ダミー素子１１は、電荷蓄積方式のフォトダイオードである。また、ダミー素子１１は、カソードが電源１８に接続されている。
【００２１】
第１ＭＯＳＦＥＴ１２は、受光素子１０に直列接続されていると共に、受光素子１０の光信号をリセットするためのスイッチ手段である。第１ＭＯＳＦＥＴ１２は、Ｐ型として構成されており、ゲートはリセット端子１９に接続され、ソースは受光素子１０のカソードに接続され、ドレインはグランド２０に接続されている。
【００２２】
第２ＭＯＳＦＥＴ１３は、ダミー素子１１に直列接続されていると共に、ダミー素子１１の暗電流信号をリセットするためのスイッチ手段である。第２ＭＯＳＦＥＴ１３は、Ｐ型として構成されており、ゲートはリセット端子１９に接続され、ソースはダミー素子１１のカソードに接続され、ドレインはグランド２０に接続されている。
【００２３】
第３ＭＯＳＦＥＴ１４は、Ｐ型として構成されている。第３ＭＯＳＦＥＴ１４は、ゲートがグランド２０に接続されることで常にＯＮ状態になっている。また、第３ＭＯＳＦＥＴ１４は、ソースが受光素子１０のアノードに接続され、ドレインが第１オペアンプ１６の非反転入力端子に接続されている。
【００２４】
第４ＭＯＳＦＥＴ１５は、Ｐ型として構成されている。第４ＭＯＳＦＥＴ１５は、ゲートがグランド２０に接続されることで常にＯＮ状態になっている。また、第４ＭＯＳＦＥＴ１５は、ソースがダミー素子１１のアノードに接続され、ドレインが第２オペアンプ１７の非反転入力端子に接続されている。
【００２５】
第１オペアンプ１６は、光信号を所定の増幅率で増幅する信号増幅手段である。第１オペアンプ１６は、光信号をライトセンサの第１出力端子２１に出力する。第１出力端子２１は、ライトセンサの外部の制御装置等に電気的に接続される。
【００２６】
第２オペアンプ１７は、暗電流信号を所定の増幅率で増幅する信号増幅手段である。第２オペアンプ１７は、暗電流信号をライトセンサの第２出力端子２２に出力する。第２出力端子２２は、ライトセンサの外部の制御装置等に電気的に接続される。
【００２７】
次に、受光素子１０、ダミー素子１１、各ＭＯＳＦＥＴ１２〜１５の具体的な構造を、図２及び図３を参照して説明する。図２に示されるように、ライトセンサは、一面３０を有する半導体基板３１と、半導体基板３１の一面３０に形成された配線層３２と、を備えている。受光素子１０、ダミー素子１１、及び各ＭＯＳＦＥＴ１２〜１５は半導体基板３１の一面３０側に形成されている。
【００２８】
半導体基板３１は、例えばＰ型のシリコン基板である。半導体基板３１の一面３０側にはＮ型ウェル３３が形成されている。また、Ｎ型ウェル３３の表層部には、Ｎ型領域３４と、第１〜第５Ｐ型領域３５〜３９と、が互いに離間して形成されている。Ｎ型領域３４は、Ｎ型ウェル３３を電源１８に接続するために設けられている。
【００２９】
第１Ｐ型領域３５は、受光素子１０の一部、第１ＭＯＳＦＥＴ１２及び第３ＭＯＳＦＥＴ１４のソース領域として機能する部分である。第１Ｐ型領域３５とＮ型ウェル３３とのＰＮ接合によって受光素子１０が構成されている。
【００３０】
第２Ｐ型領域３６は、ダミー素子１１の一部、第２ＭＯＳＦＥＴ１３及び第４ＭＯＳＦＥＴ１５のソース領域として機能する部分である。第２Ｐ型領域３６とＮ型ウェル３３とのＰＮ接合によってダミー素子１１が構成されている。
【００３１】
第３Ｐ型領域３７は、第３ＭＯＳＦＥＴ１４のドレイン領域として機能する部分である。第４Ｐ型領域３８は、第４ＭＯＳＦＥＴ１５のドレイン領域として機能する部分である。
【００３２】
さらに、第５Ｐ型領域３９は、第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１３のドレイン領域として機能する部分である。すなわち、第５Ｐ型領域３９は、第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１３に共通のドレイン領域である。したがって、第１ＭＯＳＦＥＴ１２と第２ＭＯＳＦＥＴ１３とは隣り合わせに半導体基板３１に形成されていると言える。
【００３３】
また、第５Ｐ型領域３９は、Ｎ型ウェル３３とのＰＮ接合によってフォトダイオードを構成している。つまり、第５Ｐ型領域３９は、当該第５Ｐ型領域３９に入射する光、すなわち配線層３２を進む不要光を吸収する役割を果たす。
【００３４】
配線層３２は、絶縁層４０、配線パターン４１、及び導光部４２を有している。絶縁層４０は、ゲート酸化膜４３及び透光膜４４を含んでいる。ゲート酸化膜４３は例えばＰｏｌｙ−Ｓｉ膜であり、透光膜４４は例えばＳｉＯ２膜である。
【００３５】
ゲート酸化膜４３は、半導体基板３１の一面３０のうち第１Ｐ型領域３５と第３Ｐ型領域３７との間、第１Ｐ型領域３５と第５Ｐ型領域３９との間、第２Ｐ型領域３６と第４Ｐ型領域３８との間、及び第２Ｐ型領域３６と第５Ｐ型領域３９との間に設けられている。
【００３６】
本実施形態では、図３に示されるように、ゲート酸化膜４３は第１Ｐ型領域３５及び第２Ｐ型領域３６が円形に露出するように形成されている。すなわち、受光素子１０及びダミー素子１１はＯ型のフォトダイオードの構成である。もちろん、扇型の形状等が採用されても良い。
【００３７】
また、透光膜４４は、光透過性と絶縁性とを有し、多層に形成されている。透光膜４４は、最下層が半導体基板３１の一面３０のうちゲート酸化膜４３から露出する領域及びゲート酸化膜４３を覆っている。ここで、透光膜４４の一部は、第５Ｐ型領域３９を覆っており、第５Ｐ型領域３９の上にはＬＯＣＯＳ膜等の素子分離用の絶縁膜が形成されていない。したがって、第５Ｐ型領域３９はアクティブエリアとなる。
【００３８】
配線パターン４１は、受光素子１０、ダミー素子１１、各ＭＯＳＦＥＴ１２〜１５を電気的に接続するものであり、絶縁層４０に覆われている。配線パターン４１は、例えばＡｌ等の金属材料で形成されている。
【００３９】
このような配線パターン４１は、図２に示されるように、ゲート電極層４５及びビア４６を含んでいる。ゲート電極層４５は、ゲート酸化膜４３の上に形成されている。また、配線パターン４１は、多層の透光膜４４の各層に形成されており、ビア４６によってゲート電極層４５や各層のパターンが電気的に接続されている。
【００４０】
また、ビア４６の一部は、第５Ｐ型領域３９の上に形成されていると共に、配線パターン４１を介して配線パターン４１の最上層まで引き延ばされている。本実施形態では、図３に示されるように、ビア４６は第５Ｐ型領域３９の中央に配置されている。これによると、ビア４６が反射部材の役割を果たすので、絶縁層４０において受光素子１０側からダミー素子１１側への不要光の進行を妨げることができる。
【００４１】
導光部４２は、絶縁層４０のうち受光素子１０に対応した部分に設けられている。導光部４２は、配線パターン４１のエッジの位置が調整されることで半導体基板３１の一面３０を基準とした所定の仰角で光が受光素子１０に入射するように受光素子１０に光を導く部分である。これにより、受光素子１０は、光の指向特性を有するように形成されている。このような導光部４２はダミー素子１１側には設けられていない。
【００４２】
光の指向特性とは、様々な方向から受光素子１０に入射する光のうちの特定の方向からの光を選択的に受光する特性である。例えば、半導体基板３１の一面３０に対する仰角が４５度の光を選択的に受光するように設定されている場合、所定の仰角範囲のうちの４５度の受光強度が最も高くなることになる。
【００４３】
なお、第１オペアンプ１６等の他の素子も図示しないが半導体基板３１に形成されている。以上が、本実施形態に係るライトセンサの全体構成である。
【００４４】
次に、ライトセンサの動作について説明する。まず、受光素子１０の光信号及びダミー素子１１の暗電流信号がリセットされる。具体的には、ライトセンサの外部装置によってリセット端子１９にＬｏのリセット信号が入力される。そして、第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１３がＯＮ状態となるので、受光素子１０及びダミー素子１１のアノードがグランド２０に接続される。これにより、受光素子１０及びダミー素子１１のアノード電圧がデフォルトの値となる。
【００４５】
続いて、光の測定が行われる。すなわち、ライトセンサの外部装置によってリセット端子１９にＨｉの測定信号が入力される。そして、第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１３がＯＦＦ状態となる。これにより、受光素子１０のアノードに蓄積した電荷に対応した電圧の光信号が第１出力端子２１から外部装置に出力される。また、ダミー素子１１のアノードに蓄積した電荷に対応した暗電流信号が第２出力端子２２から外部装置に出力される。
【００４６】
外部装置では、光信号と暗電流信号との差分が演算されることで光信号が補正され、オートライトシステム等に用いられる。なお、外部装置は、例えば測定信号を出力してから所定時間後の光信号及び暗電流信号を取得する。これにより、外部装置は、受光素子１０及びダミー素子１１のアノードに蓄積する電荷が飽和する前の信号を取得する。
【００４７】
さらに、導光部４２に入射した光の一部はダミー素子１１側の透光膜４４にも侵入するが、上述のように、第５Ｐ型領域３９によって吸収される。そして、第５Ｐ型領域３９（ドレイン）はグランド２０に接続されているので、第５Ｐ型領域３９に吸収された不要光を電気信号に変換してグランド２０に除去することができる。
【００４８】
以上説明したように、本実施形態では、リセット用の第１ＭＯＳＦＥＴ１２及び第２ＭＯＳＦＥＴ１３のドレインである第５Ｐ型領域３９を共通化し、絶縁層４０を伝わる不要光を第５Ｐ型領域３９で吸収する構成が特徴となっている。すなわち、第５Ｐ型領域３９をフォトダイオードとして機能させることができる。これにより、不要光が受光素子１０側からダミー素子１１側に到達しにくくなるので、ダミー素子１１に対する不要光の影響を低減することができる。したがって、ダミー素子１１の暗電流の検出精度が向上し、ひいては受光素子１０の検出精度が向上する。
【００４９】
また、第５Ｐ型領域３９による不要光の吸収が可能になるので、受光素子１０とダミー素子１１との間隔を大きく取る必要がない。つまり、受光素子１０とダミー素子１１との間隔を小さくすることができる。したがって、半導体基板３１を小さくすることができ、ひいてはライトセンサを小型化することができる。
【００５０】
さらに、本実施形態では、ダミー素子１１側に向かう不要光を第５Ｐ型領域３９の上に設けられたビア４６で反射させていたが、このビア４６が１カ所だけ設けられることで第５Ｐ型領域３９の光吸収エリアを最大限に確保することができる。
【００５１】
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、第５Ｐ型領域３９が特許請求の範囲の「ドレイン領域」に対応する。また、第１ＭＯＳＦＥＴ１２が特許請求の範囲の「第１電界効果トランジスタ」に対応し、第２ＭＯＳＦＥＴ１３が特許請求の範囲の「第２電界効果トランジスタ」に対応する。
【００５２】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図４に示されるように、第５Ｐ型領域３９の上に形成されたビア４６の一部は、受光素子１０側とダミー素子１１型とを隔てるように壁状に形成されている。また、当該壁状のビア４６は、第５Ｐ型領域３９のうちダミー素子１１側に配置されている。これにより、絶縁層４０において受光素子１０側からダミー素子１１側に進む不要光を壁状のビア４６で反射させることができる。
【００５３】
（第３実施形態）
本実施形態では、第１、第２実施形態と異なる部分について説明する。図５に示されるように、ライトセンサは、受光素子１０とダミー素子１１との組み合わせを複数備えている。本実施形態では組み合わせは２組である。これにより、各受光素子１０の光の指向特性を異ならせて測定を行うことができる。なお、図５に示されるように、第５Ｐ型領域３９の上に３カ所のビア４６を設けても良い。
【００５４】
（他の実施形態）
上記各実施形態で示されたライトセンサの構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、第５Ｐ型領域３９の上にビア４６が設けられていない構成でも良い。また、導光部４２は絶縁層４０が開口して構成されていても良い。
【００５５】
さらに、各ＭＯＳＦＥＴ１２〜１５はＰ型として構成されていたが、Ｎ型として構成されていても良い。これにより、第５Ｐ型領域３９は電源１８に接続されることになり、第５Ｐ型領域３９で吸収された不要光に対応した電気信号は電源１８に除去される。
【符号の説明】
【００５６】
１０        受光素子
１１        ダミー素子
１２〜１５  ＭＯＳＦＥＴ（電界効果トランジスタ）
３０        一面
３１        半導体基板
３２        配線層
３９        第５Ｐ型領域（ドレイン領域）
４０        絶縁層
４１        配線パターン
４２        導光部
【図１】
2017026398.tif 000003
【図２】
2017026398.tif 000004
【図３】
2017026398.tif 000005
【図４】
2017026398.tif 000006
【図５】
2017026398.tif 000007