(57)【要約】【課題】  トレンチの側面の荒れを抑制しながら、ＳｉＣ基板の上面とトレンチの側面の間の角部を丸めることが可能な半導体装置の製造方法を提供する。【解決手段】  ＳｉＣ基板１２の上面に開口１０４を有するマスク１０２を形成する工程と、開口１０４内に露出するＳｉＣ基板１２の上面１２ａをエッチングすることによってトレンチ３２を形成する工程と、マスク１０２をエッチングすることによって開口１０４を拡大し、トレンチ３２に隣接する範囲のＳｉＣ基板１２の上面１２ａを露出させる工程と、トレンチ３２に隣接する範囲のＳｉＣ基板１２の上面１２ａを異方性ドライエッチングすることによって、ＳｉＣ基板１２の上面１２ａとトレンチ３２の側面３２ａの間の角部３４を丸める工程と、を備える半導体装置の製造方法。【選択図】図６
2017117963.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
ＳｉＣ基板の上面に開口を有するマスクを形成する工程と、
前記開口内に露出する前記ＳｉＣ基板の前記上面をエッチングすることによってトレンチを形成する工程と、
前記マスクをエッチングすることによって前記開口を拡大し、前記トレンチに隣接する範囲の前記ＳｉＣ基板の前記上面を露出させる工程と、
異方性ドライエッチングによって、前記トレンチに隣接する範囲の前記ＳｉＣ基板の前記上面をエッチングすることによって、前記上面と前記トレンチの側面の間の角部を丸める工程と、
前記トレンチの側面と前記角部の表面にゲート絶縁膜を形成する工程、
を備える製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１に半導体装置の製造方法が開示されている。特許文献１の半導体装置の製造方法は、Ｓｉ（シリコン）基板の上面に開口を有するマスクを形成する工程と、マスクの開口内のＳｉ基板の上面を異方性ドライエッチングすることでトレンチを形成する工程と、マスクをエッチングすることによって開口を拡大し、トレンチの周辺のＳｉ基板の上面を露出させる工程と、トレンチの周辺のＳｉ基板の上面を等方性ドライエッチングし、Ｓｉ基板の上面とトレンチの側面の間の角部を丸める工程と、を備えている。また、特許文献１の半導体装置の製造方法は、角部を丸めた後に、Ｓｉ基板の上面、角部の表面及びトレンチの内面にゲート酸化膜を形成する工程を備えている。角部が丸められているため、角部の表面に形成されるゲート酸化膜の角部も丸められる。これにより、ゲート酸化膜における電界集中を抑制している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−００４３６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の半導体装置の製造方法では、等方性ドライエッチングによって、Ｓｉ基板の上面とトレンチの側面の間の角部を丸めている。等方性ドライエッチングでは、一般的にラジカルと被エッチング材料を化学反応させてエッチングするケミカルドライエッチング（ＣＤＥ）が用いられている。ＳｉＣ基板を用いる半導体装置において、ケミカルドライエッチングを実行すると、トレンチの側面が荒れて、トレンチの側面に微小な凹凸が形成される。すなわち、トレンチの側面が粗くなる。これは、ＳｉとＣではラジカルとの反応速度が異なるためである。トレンチの側面が粗いと、トレンチの側面を覆うゲート酸化膜に薄膜部が形成される。ゲート酸化膜に薄膜部が存在すると、半導体装置の使用時に、薄膜部に電界が集中する。このため、半導体装置の耐圧が低くなる。従って、ＳｉＣ基板を用いる半導体装置において、トレンチの側面の荒れを抑制しながら、角部を丸めた形状にする技術が望まれる。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置の製造方法は、ＳｉＣ基板の上面に開口を有するマスクを形成する工程と、開口内に露出するＳｉＣ基板の上面をエッチングすることによってトレンチを形成する工程と、マスクをエッチングすることによって開口を拡大し、トレンチに隣接する範囲のＳｉＣ基板の上面を露出させる工程と、異方性ドライエッチングによって、トレンチに隣接する範囲のＳｉＣ基板の上面をエッチングすることによって、上面とトレンチの側面の間の角部を丸める工程と、トレンチの側面と角部の表面にゲート絶縁膜を形成する工程を備える。
【０００６】
上記の半導体装置の製造方法では、ＳｉＣ基板の上面を異方性ドライエッチングすることで、ＳｉＣ基板の上面とトレンチの側面の間の角部を丸める。異方性ドライエッチングは、イオン衝撃で被エッチング材料をエッチングする反応性イオンエッチング（ＲＩＥ）を用いることで、ＳｉとＣのエッチングレートの差が生じ難くなる。このため、トレンチの側面が荒れ難い。したがって、トレンチの側面にゲート酸化膜を形成するときに、ゲート酸化膜に薄膜部が形成され難い。この結果、半導体装置の使用時に、ゲート酸化膜に電界集中が生じ難い。この製造方法によれば、耐圧が高い半導体装置を製造することができる。
【図面の簡単な説明】
【０００７】
【図１】半導体装置１０の断面図である。
【図２】半導体装置１０の製造工程を示す図である（１）。
【図３】半導体装置１０の製造工程を示す図である（２）。
【図４】半導体装置１０の製造工程を示す図である（３）。
【図５】半導体装置１０の製造工程を示す図である（４）。
【図６】半導体装置１０の製造工程を示す図である（５）。
【図７】半導体装置１０の製造工程を示す図である（６）。
【図８】半導体装置１０の製造工程を示す図である（７）。
【発明を実施するための形態】
【０００８】
本明細書が開示する半導体装置の製造方法の一実施例について、図面を参照して説明する。まず、本実施例に係る製造方法によって製造される半導体装置１０について説明する。図１に示すように、半導体装置１０は、ＳｉＣ基板１２を有している。ＳｉＣ基板１２の上面１２ａには、上面電極１４が形成されている。ＳｉＣ基板１２の下面１２ｂには、下面電極１８が形成されている。下面電極１８は、ＳｉＣ基板１２の下面１２ｂの略全体を覆っている。
【０００９】
ＳｉＣ基板１２内には、ソース領域２２、ボディ領域２４、ドリフト領域２６及びドレイン領域２８が形成されている。
【００１０】
ソース領域２２は、高濃度にｎ型不純物を含むｎ型領域である。ソース領域２２は、ＳｉＣ基板１２の上面１２ａに露出する範囲に形成されている。ソース領域２２は、上面電極１４に対してオーミック接続されている。
【００１１】
ボディ領域２４は、ｐ型不純物を含むｐ型領域である。ボディ領域２４は、ソース領域２２が形成されていない位置においてＳｉＣ基板１２の上面１２ａに露出するように形成されている。ボディ領域２４は、上面電極１４に対してオーミック接続されている。ボディ領域２４の一部は、ソース領域２２の下側に形成されており、ソース領域２２に接している。
【００１２】
ドリフト領域２６は、低濃度にｎ型不純物を含むｎ型領域である。ドリフト領域２６のｎ型不純物濃度は、ソース領域２２のｎ型不純物濃度よりも低い。ドリフト領域２６は、ボディ領域２４の下側に形成されている。ドリフト領域２６は、ボディ領域２４に接しており、ボディ領域２４によってソース領域２２から分離されている。
【００１３】
ドレイン領域２８は、高濃度にｎ型不純物を含むｎ型領域である。ドレイン領域２８のｎ型不純物濃度は、ドリフト領域２６のｎ型不純物濃度よりも高い。ドレイン領域２８は、ドリフト領域２６の下側に形成されている。ドレイン領域２８は、ドリフト領域２６に接しており、ドリフト領域２６によってボディ領域２４から分離されている。ドレイン領域２８は、ＳｉＣ基板１２の下面１２ｂに露出する範囲に形成されている。ドレイン領域２８は、下面電極１８に対してオーミック接続されている。
【００１４】
ＳｉＣ基板１２の上面１２ａには、複数のゲートトレンチ３２が形成されている。ゲートトレンチ３２は、ソース領域２２とボディ領域２４を貫通し、ドリフト領域２６に達するように形成されている。ゲートトレンチ３２の側面３２ａとＳｉＣ基板１２の上面１２ａの間の角部３４は、丸みがついた形状となっている。各ゲートトレンチ３２には、ゲート酸化膜３６とゲート電極３８が形成されている。ゲート酸化膜３６は、ゲートトレンチ３２の周辺の上面１２ａ、角部３４の表面、ゲートトレンチ３２の側面３２ａ及びゲートトレンチ３２の底面３２ｂを覆っている。このため、角部３４と同様に、ゲート酸化膜３６の角部３４の表面を覆う部分３６ａも、丸みがついた形状となっている。ゲート電極３８は、ゲートトレンチ３２内に配置されている。ゲート電極３８の一部は、上面１２ａよりも上側まで伸びている。ゲート電極３８は、ゲート酸化膜３６の表面を覆っている。より詳細には、ゲートトレンチ３２の底面３２ｂ、ゲートトレンチ３２の側面３２ａ及び角部３４の表面を覆っている部分のゲート酸化膜３６が、ゲート電極３８に覆われている。ゲート電極３８は、ゲート酸化膜３６を介して、ソース領域２２、ボディ領域２４及びドリフト領域２６と対向している。ゲート電極３８は、ゲート酸化膜３６によって、ＳｉＣ基板１２から絶縁されている。ゲート電極３８の上面は、絶縁層４０によって覆われている。ゲート電極３８は、絶縁層４０によって、上面電極１４から絶縁されている。
【００１５】
次に、半導体装置１０の動作について説明する。半導体装置１０を動作させる際には、下面電極１８と上面電極１４の間に下面電極１８がプラスとなる電圧が印加される。さらに、ゲート電極３８に閾値よりも高い電位が印加されることで、半導体装置１０がオンする。すなわち、ゲート電極３８に対向している位置のボディ領域２４にチャネルが形成され、上面電極１４から、ソース領域２２、チャネル、ドリフト領域２６、ドレイン領域２８を経由して、下面電極１８に向かって電子が流れる。一方、ゲート電極３８の電位を閾値未満に低下させると、チャネルが消失し、半導体装置１０がオフする。半導体装置１０がオフすると、ゲート酸化膜３６に電界が印加される。ゲート酸化膜３６の一部の膜厚が薄くなっていると、その部分に電界が集中し、絶縁破壊が生じやすい。しかしながら、後に詳述するが、本実施例の半導体装置１０では、ゲート酸化膜３６の厚みが均一である。このため、ゲート酸化膜３６で電界集中が生じ難い。また、この半導体装置１０では、ゲートトレンチ３２の側面３２ａと上面１２ａの間の角部３４が、丸みがついた形状となっている。このため、角部３４を覆うゲート酸化膜３６にも、電界が集中し難い。このため、半導体装置１０は、耐圧が高い。
【００１６】
次に、半導体装置１０の製造方法について説明する。まず、図２に示すように、エピタキシャル成長、イオン注入等によって、ＳｉＣ基板１２にソース領域２２及びボディ領域２４を形成する。
【００１７】
次に、ＳｉＣ基板１２の上面１２ａにマスク１０２を形成し、その後、ＲＩＥ等の異方性エッチングによってマスク１０２の上面を選択的にエッチングする。これによって、図３に示すように、マスク１０２に開口１０４が形成され、マスク１０２の開口１０４内にＳｉＣ基板１２の上面１２ａが露出する。
【００１８】
次に、ＲＩＥ等の異方性エッチングにより、マスク１０２の開口１０４内に露出するＳｉＣ基板１２の上面１２ａを選択的にエッチングする。これによって、図４に示すように、上面１２ａにゲートトレンチ３２が形成される。ゲートトレンチ３２を形成する際の異方性エッチングにより、ゲートトレンチ３２の側面３２ａには、反応生成物１１２が付着する。
【００１９】
次に、マスク１０２をウェットエッチングすることで、図５に示すように、マスク１０２の開口１０４を拡大する。これによって、図５に示すように、ゲートトレンチ３２に隣接する範囲ＡのＳｉＣ基板１２の上面１２ａが露出する。また、開口１０４を拡大するためのウェットエッチングにおいて、ゲートトレンチ３２の側面３２ａに付着している反応生成物１１２もエッチングされる。これによって、ゲートトレンチ３２の側面３２ａに付着している反応生成物が除去される。
【００２０】
次に、ゲートトレンチ３２に隣接する範囲ＡのＳｉＣ基板１２の上面１２ａを、容量結合型のドライエッチャを用いたＲＩＥによってエッチングする。容量結合型のドライエッチャは、他のドライエッチャに比べて異方性が弱い。このため、ＳｉＣ基板１２の上面１２ａに対して略垂直な方向（すなわち、上面１２ａから下面１２ｂに向かう方向）におけるエッチングレートと、上面１２ａと平行な方向におけるエッチングレートの差が比較的小さい。その結果、図６に示すように、ＳｉＣ基板１２の上面１２ａとゲートトレンチ３２の側面３２ａとの間の角部３４は、丸みの付いた形状にエッチングされる。また、ＲＩＥを用いているため、ＳｉとＣのエッチングレートの差が生じ難く、ゲートトレンチ３２の側面３２ａに荒れがほとんど生じない。具体的には、側面３２ａの表面粗さＲａを１ｎｍ以下に抑制することができる。このように、本実施例の技術によれば、従来のケミカルドライエッチングにより角部３４を丸める技術に比べて、ゲートトレンチ３２の側面３２ａの荒れを抑制することができる。なお、容量結合型のドライエッチャを用いたＲＩＥによれば、異方性が弱いため、ゲートトレンチ３２の底面３２ｂがエッチングされることを抑制することができる。
【００２１】
次に、マスク１０２を除去し、図７に示すように、ＳｉＣ基板１２の上面１２ａ、角部３４の表面、及びゲートトレンチ３２の内面に酸化膜を成長させる。ゲート酸化膜３６は、ゲートトレンチ３２の内面に沿って形成される。ゲートトレンチ３２の側面３２ａの表面粗さが小さいので、ゲートトレンチ３２の側面３２ａに均一な厚さでゲート酸化膜３６が形成される。したがって、ゲート酸化膜３６に薄膜部が形成され難い。また、ゲート酸化膜３６は、角部３４に沿って形成される。このため、ゲート酸化膜３６の角部３４を覆う部分３６ａも、丸みのついた形状となる。
【００２２】
次に、図８に示すように、ゲートトレンチ３２内にゲート電極３８を形成する。ここでは、ゲートトレンチ３２の底面３２ｂ、ゲートトレンチ３２の側面３２ａ及び角部３４の表面を覆っている部分のゲート酸化膜３６と接するようにゲート電極３８を形成する。
【００２３】
ゲート電極３８を形成したら、次に、上面電極１４等、上面側の構造を完成させる。次に、ドレイン領域２８と下面電極１８等の下面１２ｂ側の構造を完成させる。これによって、図１に示す半導体装置１０が完成する。
【００２４】
上述のように、本実施例では、ゲートトレンチ３２に隣接する範囲ＡのＳｉＣ基板１２の上面１２ａを容量結合型のドライエッチャを用いたＲＩＥによってエッチングすることで、ＳｉＣ基板１２の上面１２ａとゲートトレンチ３２の側面３２ａとの間の角部３４を丸めている。これにより、ＳｉＣ基板１２の上面１２ａを等方性ドライエッチングすることで、角部３４を丸める場合に比べて、ゲートトレンチ３２の側面３２ａが荒れ難い。側面３２ａの荒れを抑制することで、側面３２ａを覆うゲート酸化膜３６に薄膜部が形成されることを抑制することができる。これにより、半導体装置１０の使用時に、側面３２ａを覆うゲート酸化膜３６に電界が集中することを抑制することができる。また、角部３４が丸みを帯びているため、ゲート酸化膜３６の角部３４を覆う部分３６ａも丸みを帯びている。このため、角部３４が尖っている場合に比べて、部分３６ａに電界が集中し難い。したがって、この方法によれば、耐圧が高い半導体装置１０を製造することができる。
【００２５】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２６】
１０：半導体装置
１２：ＳｉＣ基板
１２ａ：ＳｉＣ基板の上面
１４：上面電極
１８：下面電極
２２：ソース領域
２４：ボディ領域
２６：ドリフト領域
２８：ドレイン領域
３２：ゲートトレンチ
３２ａ：ゲートトレンチ側面
３２ｂ：ゲートトレンチ底面
３４：角部
３６：ゲート酸化膜
３６ａ：ゲート酸化膜の角部を覆う部分
３８：ゲート電極
４０：絶縁層
１０２：マスク
１０４：開口
１１２：反応生成物
Ａ：範囲
【図１】
2017117963.tif 000003
【図２】
2017117963.tif 000004
【図３】
2017117963.tif 000005
【図４】
2017117963.tif 000006
【図５】
2017117963.tif 000007
【図６】
2017117963.tif 000008
【図７】
2017117963.tif 000009
【図８】
2017117963.tif 000010