(57)【要約】【課題】複数の導波路を含むＰＬＣチップを精密に積層する構造で、各ＰＬＣチップの導波路コアの位置について、各軸或いは複数軸一括で精密に実装した光信号処理装置を提供すること。【解決手段】ＰＬＣチップ１ａ及びＰＬＣチップ１ｂには、それぞれ深さ方向に矩形形状の溝４が形成されており、この溝４がＰＬＣチップ長手方向に沿って２つ形成されている。２つの溝４の深さは、同じになるよう形成されている。光導波路層１０２には、所望の光回路機能を有するようにコア１０３からなる導波路パターンが形成されているが、溝４は、これを避ける位置に形成されている。本実施形態では、導波路パターンの両脇に２つの溝４が長手方向に沿って形成されている。この矩形溝４に外径が同じ２つの円筒形状を有するスペーサ５を介して、ＰＬＣチップ１ａ、１ｂの相対位置が固定されている。【選択図】図４
2017032950.tif 000002
【特許請求の範囲】
【請求項１】
基板上に光導波路が形成された複数の光導波路チップからなり、
前記複数の光導波路チップのうちの少なくとも２つは、各々の前記光導波路の表面が対向するように配置され、前記光導波路面の間隙に所望の寸法を有するスペーサ部材が１つ以上配置され、前記スペーサ部材により、前記複数の光導波路チップの光入出力部における前記光導波路の厚さ方向のコア間距離を固定したことを特徴とする光信号処理装置。
【請求項２】
前記各々の前記光導波路の表面が対向するように配置された光導波路チップは、各々の前記光導波路の表面に溝が形成され、前記溝に対して前記スペーサ部材が勘合され、前記溝に嵌合する前記スペーサ部材により、前記光導波路チップの光入出力部において、前記光導波路の厚さ方向と直交する方向のコア間配置を固定したことを特徴とする請求項１に記載の光信号処理装置。
【請求項３】
前記光導波路チップの各々に形成された前記溝は、２つ以上の溝からなり、前記２つ以上の溝のうちの第１の溝の長手方向と第２の溝の長手方向とは前記光導波路の表面内で平行でなく、前記光導波路の表面が対向するように配置された前記光導波路チップの対応する２つの溝に前記スペーサ部材をそれぞれ嵌合することにより、前記光導波路チップ間の相対位置を固定したことを特徴とする請求項２記載の光信号処理装置。
【請求項４】
前記溝は、前記第１および第２の溝、ならびに前記第１の溝と前記光導波路の表面内で長手方向が平行な第３の溝からなり、前記第１の溝と前記第２の溝とは、前記光導波路の表面内で長手方向が直交していることを特徴とする請求項３に記載の光信号処理装置。
【請求項５】
前記溝の長手方向の長さと、前記溝に嵌合するスペーサ部材の長手方向の長さは略同一であることを特徴とする請求項２乃至４のいずれかに記載の光信号処理装置。
【請求項６】
前記溝は、前記石英ガラス層に形成され、前記溝の深さと前記石英ガラス層の厚さが同一になるよう形成されていることを特徴とする請求項２乃至５のいずれかに記載の光信号処理装置。
【請求項７】
前記溝に勘合する前記スペーサ部材は、直径が前記光導波路の表面が対向するように配置された２つの前記光導波路チップの対応する２つの溝の深さの和以上である円筒形のガラス部品であることを特徴とする請求項２乃至６のいずれかに記載の光信号処理装置。
【請求項８】
前記光導波路チップは、Ｓｉ基板と導波路層を含む石英系ガラス層からなる平面光波回路であって、前記光導波路チップは、
前記平面光回路により形成したビーム光を空間に出力する出力端と、
前記平面光回路と光ファイバアレイとを光学的に接続する入出力端とを備えたことを特徴とする請求項１乃至７のいずれかに記載の光信号処理装置。
【請求項９】
前記光導波路チップの出力端にガラス部品が接着固定されていることを特徴とする請求項８に記載の光信号処理装置。
【請求項１０】
前記光導波路チップの出力端の面方位は、前記光導波路の厚さ方向に対して９０°或いは、所定の角度に設定されていることを特徴とする請求項８又は９に記載の光信号処理装置。
【請求項１１】
基板上に光導波路を形成した、３つ以上の光導波路チップからなり、
第１の光導波路チップには、他の２つ以上の第２の光導波路チップがそれぞれ嵌合するための溝が形成され、
前記第２の光導波路チップには、それぞれ前記第１の光導波路チップの溝と対応する溝が形成され、
前記第１の光導波路チップの溝と前記第２の光導波路チップの溝にスペーサ部材を介して勘合することにより、前記第１の光導波路チップと前記第２の光導波路チップとの相対位置が固定したことを特徴とする光信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信ネットワークに用いられる波長選択スイッチをはじめとした平面光波回路型光部品を使用した光信号処理装置に関する。
【背景技術】
【０００２】
光通信の大容量化が進展し、伝送容量が波長分割多重（Ｗａｖｅｌｅｎｇｔｈ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ：ＷＤＭ）方式により増大する一方で、ノードにおける経路切換機能のスループットの増大が強く求められている。
【０００３】
従来はその経路切換は、伝送されてきた光信号を電気信号に変換した後に、電気スイッチにより行う方法が主流であったが、高速で広帯域であるという光信号の特徴を生かして、光スイッチ等を用いて光信号のまま、アド・ドロップ等を行う、ＲＯＡＤＭ（Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ  Ｏｐｔｉｃａｌ  Ａｄｄ／Ｄｒｏｐ  Ｍｕｌｔｉｐｌｅｘｅｒ）システムが導入されている。
【０００４】
具体的には、ネットワークをリング型として各ノードで光信号のアド・ドロップを行うとともに、その必要がないものは光信号のまま通過させるため、ノード装置が小型で低消費電力化するという利点がある。それらＲＯＡＤＭシステムの将来的な展開に必要なデバイスとして、波長選択スイッチ（Ｗａｖｅｌｅｎｇｔｈ  ｓｅｌｅｃｔｉｖｅ  ｓｗｉｔｃｈ：ＷＳＳ）モジュールが求められている。
【０００５】
従来、ＭＥＭＳミラーアレイを用いたＷＳＳが知られている（例えば、特許文献１参照）。図２１に、そのようなＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）ミラーアレイを用いたＷＳＳの構成を示す。図２１（ａ）はＷＳＳの平面図であり、図２１（ｂ）は側面図である。
【０００６】
図２１に示すＷＳＳは、入力側の光ファイバに波長分割多重（ＷＤＭ）化された光信号が入力光として入力されると、波長分波器により互いに波長の異なるチャネル光信号ごとに分波する。波長分波器は、例えば、基板２０１０上に石英ガラス系のスラブ導波路２０１１およびアレイ導波路２０１２を備えた光導波路（Ｐｌａｎａｒ  ｌｉｇｈｔｗａｖｅ  ｃｉｒｃｕｉｔ：ＰＬＣ）で作製されたアレイ導波路回折格子（Ａｒｒａｙｅｄ  ｗａｖｅｇｕｉｄｅ  ｇｒａｔｉｎｇ：ＡＷＧ））とすることができる。
【０００７】
分波されたチャネル光信号は、レンズ（シリンドリカルレンズ２０２０、主レンズ２０３０）により、ＭＥＭＳミラーアレイを構成するＭＥＭＳミラー２０４０に集光される。ここでＭＥＭＳミラーアレイは、各々のミラー２０４０に各波長チャネルの光信号が各々入力するように配置されている。したがって、この各ＭＥＭＳミラー２０４０の角度を調整することにより、各波長チャネルの光信号は任意の方向に向きを変えることができる。例えば、図２１（ａ）に示すＷＳＳにおいて光軸に対して基板面内左右の方向にミラーを振ることにより、同一基板上の他のＡＷＧに入力することが可能である。
【０００８】
図２１（ｂ）に示すように、ＷＳＳは、入力ポートを含むアレイ導波路回折格子基板２０１０の上下に複数の出力ポートのみのアレイ導波路回折格子基板２０１０’を積み重ねた構成のＷＳＳである。したがって、各ＭＥＭＳミラーの角度を光軸に対して基板面上下の方向にさらに調整することにより、積み重ねられた他のＰＬＣチップのＡＷＧに光信号を入力させることができる。
【０００９】
図２１に示すＷＳＳにおいて、各波長チャネルの光信号は、出力ポートに接続された各ＡＷＧにより合波され、各出力ポートから再びＷＤＭ信号として出力される。図２１の例では１つの入力側のアレイ導波路格子に対して、２４個の出力側のアレイ導波路格子が存在するため１入力２４出力（１×２４）のＷＳＳとして機能する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特表２００５−５２６２８７号公報
【非特許文献】
【００１１】
【非特許文献１】ヘクト著、ヘクト光学ＩＩ，２００４年９月，ｐ８８
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、図２１に示すような複数のＰＬＣチップを積層したＷＳＳでは、複数のＰＬＣチップに対して、入射／出射光の位置もしくはＰＬＣチップの位置をモニタしながらアクティブ調心する等、精密に位置合わせする必要があり、製造スループットが上がらないという課題があった。
【００１３】
特に、ＰＬＣチップの垂直方向、すなわち図２１（ｂ）においてｙ軸方向に関する位置合わせは、非常に高い精度が求められる。これはＰＬＣチップｎから出力されるｙ軸方向のビーム径が数μｍ程度である一方で、入出力部の光の結合において、その数分の１〜１０分の１程度のアライメント精度が要求されるためである。さらに、ＰＬＣチップはｘ軸方向に数ｃｍサイズを有しており、その全域にわたってサブミクロンの精度で位置合わせする必要がある。
【００１４】
また、その他の方向、たとえばＺ軸方向には数μｍ〜数１０μｍ程度、ｘ、ｙ、ｚの各軸に関する回転方向についても数十ミリ度程度の位置合わせ精度が要求される。
【００１５】
さらに、レンズなどを複数のＰＬＣチップで共用している場合には、コアのｙ軸距離を近接して配置する必要がある。しかし、近接した複数のＰＬＣチップをアクティブで調心するためには、ＰＬＣチップの把持部品の干渉や、調心のための装置可動範囲などの観点で調心装置の実現が困難、或いは非常に複雑な機構が必要となるという課題があった。
【００１６】
そこで、本発明は、このような課題に鑑みてなされたもので、その目的とするところは、複数の導波路を含むＰＬＣチップを精密に積層する構造で、各ＰＬＣチップの導波路コアの位置について、各軸或いは複数軸一括で精密に実装した光信号処理装置を提供することにある。
【課題を解決するための手段】
【００１７】
上記の課題を解決するために、本発明は、光信号処理装置であって、基板上に光導波路が形成された複数の光導波路チップからなり、前記複数の光導波路チップのうちの少なくとも２つは、各々の前記光導波路の表面が対向するように配置され、前記光導波路面の間隙に所望の寸法を有するスペーサ部材が１つ以上配置され、前記スペーサ部材により、前記複数の光導波路チップの光入出力部における前記光導波路の厚さ方向のコア間距離を固定したことを特徴とする。
【００１８】
請求項２に記載の発明は、請求項１に記載の光信号処理装置において、前記各々の前記光導波路の表面が対向するように配置された光導波路チップは、各々の前記光導波路の表面に溝が形成され、前記溝に対して前記スペーサ部材が勘合され、前記溝に嵌合する前記スペーサ部材により、前記光導波路チップの光入出力部において、前記光導波路の厚さ方向と直交する方向のコア間配置を固定したことを特徴とする。
【００１９】
請求項３に記載の発明は、請求項２記載の光信号処理装置において、前記光導波路チップの各々に形成された前記溝は、２つ以上の溝からなり、前記２つ以上の溝のうちの第１の溝の長手方向と第２の溝の長手方向とは前記光導波路の表面内で平行でなく、前記光導波路の表面が対向するように配置された前記光導波路チップの対応する２つの溝に前記スペーサ部材をそれぞれ嵌合することにより、前記光導波路チップ間の相対位置を固定したことを特徴とする。
【００２０】
請求項４に記載の発明は、請求項３に記載の光信号処理装置において、前記溝は、前記第１および第２の溝、ならびに前記第１の溝と前記光導波路の表面内で長手方向が平行な第３の溝からなり、前記第１の溝と前記第２の溝とは、前記光導波路の表面内で長手方向が直交していることを特徴とする。
【００２１】
請求項５に記載の発明は、請求項２乃至４のいずれかに記載の光信号処理装置において、前記溝の長手方向の長さと、前記溝に嵌合するスペーサ部材の長手方向の長さは略同一であることを特徴とする。
【００２２】
請求項６に記載の発明は、請求項２乃至５のいずれかに記載の光信号処理装置において、前記溝は、前記石英ガラス層に形成され、前記溝の深さと前記石英ガラス層の厚さが同一になるよう形成されていることを特徴とする。
【００２３】
請求項７に記載の発明は、請求項２乃至６のいずれかに記載の光信号処理装置において、前記溝に勘合する前記スペーサ部材は、直径が前記光導波路の表面が対向するように配置された２つの前記光導波路チップの対応する２つの溝の深さの和以上である円筒形のガラス部品であることを特徴とする。
【００２４】
請求項８に記載の発明は、請求項１乃至７のいずれかに記載の光信号処理装置において、前記光導波路チップは、Ｓｉ基板と導波路層を含む石英系ガラス層からなる平面光波回路であって、前記光導波路チップは、前記平面光回路により形成したビーム光を空間に出力する出力端と、前記平面光回路と光ファイバアレイとを光学的に接続する入出力端とを備えたことを特徴とする。
【００２５】
請求項９に記載の発明は、請求項８に記載の光信号処理装置において、前記光導波路チップの出力端にガラス部品が接着固定されていることを特徴とする。
【００２６】
請求項１０に記載の発明は、請求項８又は９に記載の光信号処理装置において、前記光導波路チップの出力端の面方位は、前記光導波路の厚さ方向に対して９０°或いは、所定の角度に設定されていることを特徴とする。
【００２７】
請求項１１に記載の発明は、光信号処理装置であって、基板上に光導波路を形成した、３つ以上の光導波路チップからなり、第１の光導波路チップには、他の２つ以上の第２の光導波路チップがそれぞれ嵌合するための溝が形成され、前記第２の光導波路チップには、それぞれ前記第１の光導波路チップの溝と対応する溝が形成され、前記第１の光導波路チップの溝と前記第２の光導波路チップの溝にスペーサ部材を介して勘合することにより、前記第１の光導波路チップと前記第２の光導波路チップとの相対位置が固定したことを特徴とする。
【発明の効果】
【００２８】
本発明は、複数のＰＬＣチップのｘ、ｙ、ｚ各軸及びそれらの回転軸θｘ、θｙ、θｚの計６軸を、パッシブアライメントにより、所望の精度に実装された複数ＰＬＣチップが一体化された信号処理装置を提供することが可能である。
【図面の簡単な説明】
【００２９】
【図１】（ａ）は本発明の第１の実施形態に係る光導波路層同士を接合することにより一体化した積層ＰＬＣチップのＸ軸方向から見た側面図であり、（ｂ）はＺ軸方向から見た側面図である。
【図２】（ａ）は本発明の第１の実施形態に係る接着層を介して光導波路層同士を接合することにより一体化した積層ＰＬＣチップのＸ軸方向から見た側面図であり、（ｂ）はＺ軸方向から見た側面図である。
【図３】（ａ）は本発明の第２の実施形態に係るスペーサ２を介して接着層３により光導波路層同士を接合することにより一体化した積層ＰＬＣチップの上面図であり、（ｂ）はその側面図である。
【図４】（ａ）は本発明の第３の実施形態に係るＰＬＣチップの斜視図であり、（ｂ）はその上面図であり、（ｃ）は矩形溝に外径が同じ２つの円筒形状を有するスペーサを介して一体化された積層ＰＬＣチップの断面図である。
【図５】溝形状が正方形である３つ乃至は４つの溝を少なくとも１つ以上、Ｚ軸方向にずらして配置したＰＬＣチップの斜視図である。
【図６】Ｖ溝に外径が同じ２つの円筒形状を有するスペーサを介して一体化された積層ＰＬＣチップの断面図である。
【図７】矩形溝に外径が同じ２つの円筒形状を有するスペーサと、接着部を補強する薄板スペーサとを介して一体化された積層ＰＬＣチップの断面図である。
【図８】接着剤塗布用の溝たまりが形成されたＰＬＣチップの上面図である。
【図９】（ａ）は、本発明の第３の実施形態に係るＰＬＣチップの斜視図であり、（ｂ）は上面図であり、図９（ｃ）は断面図である。
【図１０】（ａ）、（ｂ）は溝が平行でないＰＬＣチップを示す図である。
【図１１】本発明の第５の実施形態に係るＰＬＣチップを示す図であり、（ａ）はＰＬＣチップ端面の研削前を示す図であり、（ｂ）は研削後を示す図である。
【図１２】本発明の第６の実施形態に係るＰＬＣチップを示す図である。
【図１３】補強材が接着固定された積層されたＰＬＣチップを示す図である。
【図１４】本発明の第７の実施形態に係るＰＬＣチップを示す図である。
【図１５】径が異なる複数のスペーサを介して嵌合されたＰＬＣチップを示す図である。
【図１６】本発明の第１０の実施形態かかる１つのＰＬＣチップ上に複数のＰＬＣチップが積層された構成を示す図である。
【図１７】（ａ）はファイバアレイが接続された、積層したＰＬＣチップの斜視図であり、（ｂ）はその上面図である。
【図１８】ファイバアレイが接続された、積層したＰＬＣチップの上面図である。
【図１９】ファイバアレイが接続された、積層したＰＬＣチップの側面図である。
【図２０】特殊ピッチのファイバアレイの構造を示す図である。
【図２１】（ａ）はＭＥＭＳミラーアレイを用いたＷＳＳの構成を示す平面図であり、（ｂ）はその側面図である。
【図２２】Ｖ溝が形成されたガラスブロックに光ファイバを搭載した光ファイバブロック部品の構成を示す図である。
【発明を実施するための形態】
【００３０】
本発明の一実施形態においては、ＰＬＣチップとして、シリコン基板上に形成されたガラス薄膜の平面光波回路（ＰＬＣ）を例に説明するが、ＰＬＣチップ内に光導波路を有する構造で、それらがスペーサを介して一体化された構造であれば、これに限らない。例えば、基板や導波路として、石英ガラスのほか、有機物からなるポリマーや、Ｓｉ、インジウムリン（ＩｎＰ）等の半導体あるいは化合物半導体導波路、リチウムナイトライド（ＬＮ）等の誘電体を用いてもよい。
【００３１】
溝の形状は、深さ方向においては、矩形溝を例に示すが、深さ方向の基板側に沿って溝幅が狭くなるような溝、例えばＶ溝やＷ型の溝、Ｕ型の溝などでもよい。また、溝の深さと直交する方向の形状は、長方形型を例に示すが、同様の効果を実現するものであれば、正方形型（矩形穴）や、丸型（丸穴）、多角形型、楕円型など任意の形状でよい。
【００３２】
また、スペーサの材料は、ガラスなどの無機物や金属、或いは、ポリマーなど任意の材料でよく、形状に関しても、溝と適切に嵌合する形であれば、その形状を限定するものではない。すなわち、円筒状、直方体、球状、或いは類似の形状でもよい。
【００３３】
また、ＰＬＣには、信号を処理するための各種回路が搭載されているが、当然本形態は回路構成や回路の機能によらない。また、実際には後述する図３に示すように、ＰＬＣには溝を避ける配置で適切な光回路が形成されているが、上述のとおり、回路の構成によるものでないため、説明の簡略化のため、図面では省略している。
【００３４】
以下、本発明の実施の形態について、詳細に説明する。
【００３５】
（第１の実施形態）
図１（ａ）に、本発明の第１の実施形態に係る光導波路層同士を接合することにより一体化した積層ＰＬＣチップのＸ軸方向から見た側面図を示し、図１（ｂ）にＺ軸方向から見た側面図を示す。ＰＬＣチップ１ａ、１ｂは、Ｓｉ基板１０１上に、堆積された薄膜ガラスからなる光導波路層１０２が形成されている。光導波路層１０２には、コア１０３とクラッド１０４が形成されている。
【００３６】
ＰＬＣチップ１ａとＰＬＣチップ１ｂは、お互い光導波路層１０２が相対するように配置されており、かつ光導波路層１０２同士を接合することにより一体化されている。まず、１つのＳｉ基板１０１上に光導波路層１０２を形成後に、オーバークラッド層を堆積し、２つのＰＬＣチップ１ａ、１ｂに切り出す。これらＰＬＣチップ１ａ、１ｂのオーバークラッド層を研磨加工処理し、所望の厚さに制御した後、２つのＰＬＣチップ１ａ、１ｂの研磨面同士を貼り合わせる。貼り合わせたＰＬＣチップ１ａ、１ｂは、クリーン環境下において、常温接合によりボンディングさせ、高温のアニール処理により光導波路層１０２同士を共有結合させる。
【００３７】
図２は、オーバークラッドを所望の厚さになるようプロセスで制御した２つのＰＬＣチップを切り出し、その後、それら２つの光導波路層１０２が正対するように接着層３を介して接合している。このとき、接着層３には、所定の厚さになるよう、押圧されており、均一の膜厚になっている。このような構造とすることで下記のような効果を奏する。
【００３８】
課題で示したとおり、従来は、２つ以上の複数ＰＬＣチップを重ねて実装するためには、Ｘ、Ｙ、Ｚ，θｘ、θｙ、θｚを厳密に制御する必要があった。
【００３９】
一方、本発明では、ＰＬＣチップ１ａ、１ｂの薄膜ガラスの層厚さは、プロセス或いは研磨により所定の厚さに制御することができ、それら光導波路層１０２同士を直接接合或いは接着層厚さを制御して接合することで、ＰＬＣの基板厚さ方向ＹのＰＬＣチップ１ａ及びＰＬＣチップ１ｂのコア間距離の調心、及び前記各ＰＬＣチップコアのθｙの調心について、アクティブ調心することなく、パッシブにかつ高い精度で所望に制御することが出来る。
【００４０】
なお、本実施形態では２つのＰＬＣチップを積層した形を示しているが、図２１にあるように、３つ以上を積層する場合も同様である。その際は、少なくとも２つのＰＬＣチップが光導波路層１０２を相対するように接合し、その内の１つのチップと３つ目のチップとをＳｉ基板１０１を相対するように陽極接合する、又は接着剤によって接合することを特徴とする。
【００４１】
また、接着層３の厚みを均一にする方法として、押圧する方法を例に示したが、接着層３に予め所望径のフィラーを添加しておき、フィラーの径で厚さが決まる方法をとることがより好ましい。この場合、接着層３に含まれるフィラーが積層したＰＬＣチップ１ａ及びＰＬＣチップ１ｂ間のスペーサとなり、ＰＬＣの基板厚さ方向ＹのＰＬＣチップ１ａ及びＰＬＣチップ１ｂのコア間距離を高い精度で所望に制御することができる。
【００４２】
（第２の実施形態）
図３（ａ）に、本発明の第２の実施形態に係るスペーサ２を介して接着層３により光導波路層同士を接合することにより一体化した積層ＰＬＣチップのＸ軸方向から見た側面図を示し、図３（ｂ）に、Ｚ軸方向から見た側面図を示す。ＰＬＣチップ１ａ、１ｂは、Ｓｉ基板１０１上に、堆積された薄膜ガラスからなる光導波路層１０２が形成されている。光導波路層１０２には、コア１０３とクラッド１０４が形成されている。
【００４３】
ＰＬＣチップ１ａとＰＬＣチップ１ｂは、お互い光導波路層１０２が相対するように配置されており、かつスペーサ２を介して接着層３により接合され、一体化されている。本構造では、スペーサ２として、１００μｍの薄板ガラススペーサを用いており、ＰＬＣチップ１ａ、１ｂとスペーサ２の間隙には、ＵＶ硬化型の接着剤からなる接着層３を用いている。
【００４４】
上記構造とすることにより、以下のような効果を奏する。従来は、２つ以上の複数ＰＬＣチップを重ねて実装するためには、Ｘ、Ｙ、Ｚ，θｘ、θｙ、θｚを厳密に制御する必要があった。
【００４５】
本構造では、ＰＬＣチップのガラスの層厚さは、プロセスにより所定の厚さに制御することができ、スペーサ２の厚さを適宜設定することが可能であるため、ＰＬＣの基板厚さ方向ＹのＰＬＣチップ１ａ及びＰＬＣチップ１ｂのコア間距離の調心、及び前記各ＰＬＣチップコアのθｙの調心について、アクティブ調心することなく、パッシブにかつ高い精度で所望に制御することが出来る。
【００４６】
なお、本実施形態では２つのＰＬＣチップを積層した形を示しているが、図２１にあるように、３つ以上を積層する場合も同様である。その際は、少なくとも２つのＰＬＣチップが光導波路層１０２を相対するように接合し、その内の１つのＰＬＣチップと３つ目のＰＬＣチップとをＳｉ基板１０１を相対するように陽極接合する、又は接着剤によって接合することを特徴とする。
【００４７】
（第３の実施形態）  
図４（ａ）に、本発明の第３の実施形態に係るＰＬＣチップの斜視図を示し、図４（ｂ）に上面図を示し、図４（ｃ）に断面図を示す。ＰＬＣチップ１ａ及びＰＬＣチップ１ｂには、それぞれ図４（ａ）のように、深さ方向に矩形形状の溝４が形成されており、この溝４がＰＬＣチップ長手方向に沿って２つ形成されている。２つの溝４の深さは、同じになるよう形成されている。
【００４８】
図４（ｂ）に示すように、光導波路層１０２には、所望の光回路機能を有するようにコア１０３からなる導波路パターンが形成されているが、溝４は、これを避ける位置に形成されている。本実施形態では、導波路パターンの両脇に２つの溝４が長手方向に沿って形成されている。
【００４９】
尚、以後、単に溝４の形状といったときは、深さ方向と直交する方向の溝の形状を溝形状と呼び、深さ方向に関しては、深さ形状とよぶ。
【００５０】
図４（ｃ）は、この矩形溝４に外径が同じ２つの円筒形状を有するスペーサ５を介して、一体化された積層ＰＬＣチップの断面図を示している。ここでは、図３で示したように接着層３を用いてもよいが、これは適宜設定されるものであり、必須ではないので、図４（ｃ）では省略している。
【００５１】
ここで、溝４の形状とスペーサ５の長手方向（Ｚ軸方向）に関しては、スペーサ５のほうが溝４よりも短く設定されており、溝４内にスペーサ５が収まるよう設計されている。また、Ｘ軸方向に関しては、溝４の幅とスペーサ５の幅の隙間が極力小さく、或いは接して収容されるよう設計されている。尚、これら溝４とスペーサ５とに隙間がある場合、その分ガタが生じることとなるため、この隙間は小さくなるよう、スペーサ径及び溝幅を設計する。
【００５２】
このような構成とすることにより、以下のような顕著な作用効果を奏する。
（１）溝４の深さ及びスペーサ５の径を適宜選定することにより、２つのＰＬＣチップのコアのＺ軸方向距離が一意に制御可能である。
（２）溝４とコア１０３の位置は、一意に決まって形成されているため、お互いのＰＬＣチップ１ａ、１ｂが溝４に嵌合するとき、２つのＰＬＣチップ１ａ、１ｂのコア１０３のＸ軸方向の位置関係が一意に制御可能である。
（３）２つ以上の溝４に対して同時に嵌合する構造であるので、溝４の位置、長さ、深さ及びスペーサ５の径の組み合わせを適宜選定し、組み合わせることにより、θｚ及びθｙについても一意に制御可能である。
（４）また、各１つの溝４に、長手方向に径が異なるような形状のスペーサ５を介する或いは、各１つの溝４に複数の径の異なるスペーサ５（例えば微小球など）を介して嵌合することにより、θｘについても一意に制御可能である。これらを、複雑なアクティブアライメントすることなく、また、２つのＰＬＣチップ１ａ、１ｂを近接した状態でも容易にパッシブで実装することができる。
（５）また、溝４のＺ軸方向の位置をずらして配置し、かつ、溝形状とスペーサ形状のＺ軸方向に関する隙間を極力小さく、或いは無くすことにより、Ｚ軸方向の位置合わせも可能である。例えば、図５に示すような配置が考えられる。ここでは、溝形状が正方形である３つ乃至は４つの溝４を少なくとも１つ以上、Ｚ軸方向にずらして配置しており、同じように溝４を配置されたＰＬＣチップ同士をこの溝穴に球状物体を介して嵌合させることができる。
【００５３】
すなわち、溝嵌合をする溝４を少なくとも２つ以上有し、これらの溝４にスペーサ部材を嵌合させ、それらの内、少なくとも１つの溝４において、ＰＬＣチップの光軸方向であるＺ軸方向に対する溝４の長さとスペーサ部材の長さがほぼ同一に設計して一体化させることで、（５）の効果をそうすることが出来る。上記、ほぼ同一の範囲については、スペーサが溝に収容可能な範囲でわずかに小さく設定され、好ましくは１０μｍ以下、より好ましくは５μｍ以下の長さの差に設定されている。
【００５４】
（溝とスペーサの構造）
次に溝４の形成方法、およびスペーサ５の選定方法について述べる。
【００５５】
溝４は前述のとおり、任意の形状を選択することができ、種々の方法で形成することが可能である。例えば、ダイシングや研削などの機械加工や、リソグラフィーなどの化学反応によって形成することが可能である。
【００５６】
図６に、Ｖ溝に外径が同じ２つの円筒形状を有するスペーサを介して一体化された積層ＰＬＣチップの断面図を示す。本実施形態においては、後者のリソグラフィーがより好ましい。すなわち、石英系ＰＬＣの場合において、リソグラフィーでガラス層を形成することは、化学エッチングによりガラス層を全て取り除くことにより、溝底面にはＳｉ基板１０１が露呈することになる。これにより、溝の深さが基板上に堆積されたガラス層の厚さと一致することとなり、常にサブミクロンレベルの高精度で溝深さを制御することが可能となる。さらに言えば、同手法による溝形成は、ＰＬＣチップ作製プロセスと同様のプロセスで実施することが可能であり、プロセス負担も軽微である。
【００５７】
スペーサ５としては、本実施形態では円筒部品のロッドが用いられている。微小の円筒部品としては、光ファイバやガラス線引きロッド、ポリマーフィルム、金属薄膜等が挙げられる。接着固定することを考慮すると、ガラス部品であることが好ましい。特に光ファイバは、サブミクロンレベルで径が制御されており、かつ安価で入手可能であるため、本実施形態に好適である。
【００５８】
また、接着剤３は溝内のスペーサ外周部を囲むように充填する。また、接着強度を強固にするために、溝部以外についても外周部或いは、ＰＬＣチップ間隙部に適宜接着剤を用いてもよい。また、本構成と合わせて、図７に示すような、薄板スペーサ５’を介して接着部を補強した構造で接着してもよい。
【００５９】
また、接着剤３を溝４に入れる方法としては、スペーサ５を溝４に挿入する前に予め充填しても良いし、或いは、図８に示すように、接着剤塗布用の大きな溝たまりを作っておき、嵌合後に溝たまりに接着剤３を滴下して、浸透させる方法としても良い。図８では、溝たまりを三角形状で記述しているが、接着剤塗布用の大きな溝たまりという用途を満たす物であれば、その形状に依らない。
【００６０】
（第４の実施形態）
図９（ａ）に、本発明の第３の実施形態に係るＰＬＣチップの斜視図を示し、図９（ｂ）に上面図を示し、図９（ｃ）に断面図を示す。図９（ａ）、（ｂ）に示すように、ＰＬＣチップ１ａには長手方向に平行な第１、第２の溝４−１、４−２のほかに、長手方向が第１、第２の溝４−１、４−２と異なる第３の溝４−３が形成されている。これらの溝４−１〜４−３はいずれも光導波路パターンを避けるように配置される。溝４−１〜４−３の長さなどは適宜設定されればよい。
【００６１】
図９（ｃ）に、この第３の溝４−３の断面における嵌合部を示す。この例では、第３の溝４−３とそのほかの溝４−１、４−２がなす角は、９０°である。これにより、前述の第３の実施形態に関して記載した（１）〜（４）と同様の効果を実現できる。また、前述の（５）についての効果については、溝４−１、４−２の長手方向（Ｚ軸方向）に対して直交する第３の溝４−３と嵌合することにより、Ｚ軸方向の位置合わせをより精密に制御することが可能である。
【００６２】
第３の実施形態の（５）で示した方法では、Ｚ軸方向の溝とスペーサの幅方向だけでなく、長手方向の隙間も極力なくす必要があったが、本実施形態により、溝とスペーサの幅方向（Ｚ軸方向）の隙間を設定するのみで、長手方向（図９ではＸ軸方向）については、隙間を設けてもよく、より簡易にＺ軸方向位置合わせが実現可能である。
【００６３】
なお、図９では溝４−１、４−２と溝４−３とのなす角度が９０度の例を示したが、平行でなければ、同様のＺ軸方向角度の効果を得ることが出来る。例えば、図１０（ａ）、（ｂ）に示すような構造でも同様の効果を奏する。
【００６４】
（第５の実施形態）
図１１に、本発明の第５の実施形態に係るＰＬＣチップを示す。Ｚ軸方向の位置合わせについては、第３の実施形態の（５）で示した方法、或いは、第４の実施形態で示した方法でＺ軸方向の位置合わせを行う方法があるが、２つのＰＬＣチップ１ａ、１ｂの端面を同一面にそろえるのは必ずしも容易ではない。そこで、本実施形態では、Ｚ軸方向に関しては、位置合わせを大よそ行った後に、研磨或いはダイシングで２つのＰＬＣチップ１ａ、１ｂの端面を研削することにより、簡易に面一合わせを実現する。また、前述の第２、第３の実施形態と適宜組み合わせることで、第２、第３のパッシブ実装で実現した以上の高精度なＺ軸方向位置合わせを実現することができる。研磨やダイシング（切削）の方法としては、通常のＰＬＣデバイスに対して行う手法を適用すればよい。
【００６５】
（第６の実施形態）
図１２に、本発明の第６の実施形態に係るＰＬＣチップを示す。図１２では、溝４にスペーサ２を挿入することでＺ軸方向に関する位置合わせを行った後に、ＰＬＣチップ１ａ、１ｂの端面に位置するビーム出力部にガラス部品を接着固定することにより、ＰＬＣチップ１ａ、１ｂを接続している。このガラス部品には、反射防止膜が形成されている。
【００６６】
このガラス部品を接続することにより、以下のような効果を奏する。
【００６７】
すなわち、ビームを空間に出力する際において、端面からのフレネル反射を抑制することができる。また、同時に、２つのＰＬＣチップ１ａ、１ｂ間を１枚のガラス部品で共通して固定していることにより、２つのＰＬＣチップ１ａ、１ｂ間を一体化させるうえでの接合強度を高めることができる。
【００６８】
なお、本形態では、接着固定と反射防止の２点の観点から、出射端面にガラス部品を接着固定しているが、接着強度を高める用途のみを考慮すれば、適宜、幅方向（Ｘ軸方向）などにも、同様に、例えば図１３に示すように、１枚のガラス板、或いは何らかの補強部材を組み合わせても良い。
【００６９】
（第７の実施形態）
図１４に、本発明の第７の実施形態に係るＰＬＣチップを示す。第１〜６の実施形態では、出射端面の基板厚さ方向の角度が光導波路形成面に対して垂直だったが、第７の実施様態では、ＰＬＣチップ１ａ、１ｂそれぞれの出射端面が９０°以外の所定の角度に形成されている。これにより、空間光学系の設計に応じて、出力ビームの角度を任意に設定することが可能となる。
【００７０】
また図１５に示すように、Ｚ軸方向のスペーサの径２ａ及び２ｂを変えて、適宜組み合わせることにより、θｙを設計することができるが、図１４に示すような本実施形態であれば、同じ径のスペーサ２と溝４の深さであっても、所定の出射ビームの角度を実現できる。θｙの例を示したが、θｘ、θｚについてもスペーサの幅、溝深さ、溝幅などを変えることにより所望の角度に制御可能である。
【００７１】
（第８の実施形態）
図１６には、本発明の第１０の実施形態かかる１つのＰＬＣチップ上に複数のＰＬＣチップが積層された構成を示す。このＰＬＣチップにおいて、光ファイバの入出力部等は省略している。第１０の実施様態は、３つ以上のＰＬＣチップからなり、ベースとなる第１の親ＰＬＣチップに、第２、第３以降の子ＰＬＣチップがそれぞれ嵌合するための溝が形成されている。２つ以上の子ＰＬＣチップにおいても、それぞれ第１の親ＰＬＣチップとスペーサを介して嵌合するための溝が形成されており、親ＰＬＣチップにスペーサの勘合を介して一体化されている。これにより、高機能、複雑な、信号処理を集積したモジュールを実現可能である。
【００７２】
次に、前記複数のＰＬＣチップに光ファイバを接続する方法について述べる。従来の光ファイバとＰＬＣチップの接続においては、図２２に示すように、Ｖ溝が形成されたガラスブロックに光ファイバを搭載した光ファイバブロック部品２１０５を作製し、これらと、光導波路部品２１０１とを接着層２１０４で接着固定することにより接続されることが一般的であった。この際、光導波路の入出力端面は研磨加工がなされており、導波路の端面付近の導波路上に、接着強度を向上させるための補助ガラス板２０１３を設け、補助ガラス板２０１３も含めて光ファイバブロック部品２１０５が接続される形態が用いられる。
【００７３】
本実施形態でこれを実現する上で、前記複数のＰＬＣチップの導波路において、厚み方向のコア間距離が十分大きい場合、ファイバアレイの幅と、複数のＰＬＣチップのファイバとの接続部の導波路ピッチを考慮し、複数のファイバアレイを適切に配置することにより、従来用いられている上記の接続技術と同様の方法で、複数のファイバアレイが各々同一の端面方向に接続することが出来る。
【００７４】
また、光導波路部品の接続の端面は、同一面上に限らない。すなわち、２つのファイバアレイの接続端面を、それぞれ相対する端面方向に配置しても良い。
また、複数のＰＬＣチップのコア間距離が狭い場合については，ファイバアレイ同士が干渉しないよう、次に示すような形態とすることでＰＬＣチップに光ファイバを接続することができる。
【００７５】
図３、図１７を用いて、２つのＰＬＣチップを積層し、ＰＬＣチップのコア間距離が例えば０．１ｍｍ以下と狭い場合に光ファイバを接続する方法を示す。
【００７６】
ＰＬＣチップ１６０２ａ、１６０２ｂは、図３に示すように、Ｓｉ基板１０１上に、薄膜ガラスが堆積されており、ガラスには光導波路層１０２が形成されている。ＰＬＣチップ１６０２ａ、１６０２ｂはお互い導波路層が相対するように配置されており、ＰＬＣチップの導波路において、厚み方向のコア間距離が１００μｍとなるよう設定され、一体化されている。一体化には、ＰＬＣチップ１６０２ａ、１６０２ｂとスペーサの間隙にＵＶ硬化型の接着剤を用いている。
【００７７】
また、両ＰＬＣチップ１６０２ａ、１６０２ｂのコア位置の調心に関しては、光を入出力しながらモニタすることで、最大強度が得られるよう６軸調心しており、光軸方向であるＺ軸方向については出力端面がほぼ同一の面になるよう配置されている。
【００７８】
すなわち、複数のＰＬＣチップ１６０２ａ、１６０２ｂの導波路において、厚み方向のコア間距離が１００μｍ以下に近接して配置されており、複数のＰＬＣチップ１６０２ａ、１６０２ｂの導波路と光を入出力するための複数の光ファイバアレイ１６０５ａ、１６０５ｂがＰＬＣチップ１６０２ａ、１６０２ｂと同数接続されており、かつ２つのＰＬＣチップ１６０２ａ、１６０２ｂがファイバアレイ１６０５ａ、１６０５ｂを接続する端面におけるチップ幅がＰＬＣチップにおける最大幅よりも小さくなるよう、図１７に示すよう、ＰＬＣチップ１６０２ａ、１６０２ｂに切欠きを設けてある。図１７には、ＰＬＣチップ１６０２ａ、１６０２ｂの形状が示してあり、その形状がそれぞれ５角形に切り欠きが設けられている。さらに、２つの導波路上の接続部には、それぞれＹ軸方向の逆向きに約１ｍｍの補強ガラス板１６０３ａ、１６０３ｂが用いられており、補強ガラス板１６０３ａ、１６０３ｂと導波路端面が同一端面になるよう研磨処理が施されている。これら、２つの導波路と２つの導波路に対応するようファイバが整列したファイバアレイ１６０５ａ、１６０５ｂとがお互いに干渉しないよう、図１７に示すように、同一の端面方向に接続されている。接続端面には接着剤が塗布されている。
【００７９】
なお、本ＰＬＣチップ１６０２ａ、１６０２ｂで用いた切り欠き構造は５角形以上であり、同様の効果をそうする物であれば、６角形、７角形、またはそれ以上の多角形構造を用いても良い。
【００８０】
また、図１８を用いて、ＰＬＣチップのコア間距離が狭い場合に光ファイバを接続する別の方法を示す。ＰＬＣチップ１７０２ａ、１７０２ｂは、図３に示すようにＳｉ基板１０１上に、薄膜ガラスが堆積されており、ガラスには光導波路層１０２が形成されている。ＰＬＣチップ１７０２ａ、１７０２ｂはお互い導波路層が相対するように配置されており、ＰＬＣチップ１７０２ａ、１７０２ｂの導波路において、厚み方向のコア間距離が１００μｍとなるよう設定されて、一体化している。一体化には、ＰＬＣチップ１７０２ａ、１７０２ｂとスペーサの間隙にＵＶ硬化型の接着剤を用いている。
【００８１】
また、両ＰＬＣチップ１７０２ａ、１７０２ｂのコア位置の調心に関しては、光を入出力しながらモニタすることで、最大強度が得られるよう６軸調心しており、光軸Ｚ軸方向については出力端面がほぼ同一の面になるよう配置されている。
【００８２】
すなわち、複数のＰＬＣチップ１７０２ａ、１７０２ｂの導波路において、厚み方向のコア間距離が１００μｍ以下に近接して配置されており、複数のＰＬＣチップ１７０２ａ、１７０２ｂの導波路と光を入出力するための複数の光ファイバアレイ１７０５ａ、１７０５ｂがＰＬＣチップ１７０２ａ、１７０２ｂと同数接続されており、かつ２つのＰＬＣチップ１７０２ａ、１７０２ｂがファイバアレイを接続する端面におけるチップ幅がＰＬＣチップ１７０２ａ、１７０２ｂにおける最大幅よりも小さくなるよう、図１８に示すよう、ＰＬＣチップ１７０２ａ、１７０２ｂに切欠きを設けてある。導波路上の接続部には、それぞれＹ軸方向の逆向きに約１ｍｍの補強ガラス板１７０３ａ、１７０３ｂが用いられており、補強ガラス板１７０３ａ、１７０３ｂと導波路端面が同一端面になるよう研磨処理が施されている。これら、２つ導波路と２つの導波路に対応するようファイバが整列したファイバアレイ１７０５ａ、１７０５ｂとがお互いに干渉しないよう、２つのファイバアレイ１７０５ａ、１７０５ｂはＸ軸方向でお互いに逆の端面に設置されている。
【００８３】
なお、本ＰＬＣチップ１７０２ａ、１７０２ｂで用いた切り欠き構造は５角形以上であり、同様の効果を奏する物であれば、６角形、７角形、またはそれ以上の多角形構造を用いても良い。
【００８４】
また、図１９を用いて、ＰＬＣチップのコア間距離が狭い場合に光ファイバを接続する別の方法を示す。図１９では、スペーサを介して一体化された複数のＰＬＣチップ１８０２ａ、１８０２ｂと１つのファイバアレイ１８０６からなり、ファイバアレイ１８０６は、複数のＰＬＣチップ１８０２ａ、１８０２ｂの複数の導波路とそれぞれ対応するようファイバが配置され、接続されている。図２０に示すように、各導波路に対応する、Ｖ溝基板１８０７でＰＬＣチップ接続用ファイバ１８０８ａ、１８０８ｂを挟み込んだ１つの特殊ピッチのファイバアレイ１８０６を用いることで、複数のＰＬＣチップを一括して接続することができ、Ｘ軸方向幅などを考慮することなく、簡易にＰＬＣチップと光ファイバを接続できる。
【符号の説明】
【００８５】
１、１６０２、１７０２、１８０２、２１０２  ＰＬＣチップ
２、５  スペーサ
３、１８０９、２１０４  接着層
４  溝
１０１、１８０１、２１０１  基板
１０２  光導波路層
１０３  コア
１０４  クラッド
１６０３、１７０３  補強板
１６０５、１７０５、１８０６、２１０５  ファイバアレイ
１８０７  Ｖ溝基板
１８０８  ＰＬＣチップ接続用ファイバ
２０１０  光導波路基板
２０１１  スラブ導波路
２０１２  アレイ導波路
２０２０  シリンドリカルレンズ
２０３０  主レンズ
２０４０  ＭＥＭＳミラー
【図１】
2017032950.tif 000003
【図２】
2017032950.tif 000004
【図３】
2017032950.tif 000005
【図４】
2017032950.tif 000006
【図５】
2017032950.tif 000007
【図６】
2017032950.tif 000008
【図７】
2017032950.tif 000009
【図８】
2017032950.tif 000010
【図９】
2017032950.tif 000011
【図１０】
2017032950.tif 000012
【図１１】
2017032950.tif 000013
【図１２】
2017032950.tif 000014
【図１３】
2017032950.tif 000015
【図１４】
2017032950.tif 000016
【図１５】
2017032950.tif 000017
【図１６】
2017032950.tif 000018
【図１７】
2017032950.tif 000019
【図１８】
2017032950.tif 000020
【図１９】
2017032950.tif 000021
【図２０】
2017032950.tif 000022
【図２１】
2017032950.tif 000023
【図２２】
2017032950.tif 000024