(57)【要約】 【課題】小型化に優れ、かつ、受信信号の損失を抑制することができる受信回路を提供する。【解決手段】本実施形態による受信回路は、第１端子から第２端子へ異なる周波数帯の高周波信号を通過させる複数のフィルタ回路を備える。第１スイッチング部は、第１端子と第２端子との間に設けられ、複数のフィルタ回路のうち選択された選択フィルタ回路を第１端子と第２端子との間に接続する。第２スイッチング部は、第１スイッチング部と第２端子との間のノードに接続され、複数のフィルタ回路のそれぞれに対応する複数の第３端子のうち選択された第３端子をノードに接続する。【選択図】図１
2017158107.tif 000002
【特許請求の範囲】
【請求項１】
第１端子から第２端子へ異なる周波数帯の高周波信号を通過させる複数のフィルタ回路と、
前記第１端子と前記第２端子との間に設けられ、前記複数のフィルタ回路のうち選択された選択フィルタ回路を前記第１端子と前記第２端子との間に接続する第１スイッチング部と、
前記第１スイッチング部と前記第２端子との間のノードに接続され、前記複数のフィルタ回路のそれぞれに対応する複数の第３端子のうち選択された第３端子を前記ノードに接続する第２スイッチング部とを備えた受信回路。
【請求項２】
前記複数の第３端子は、前記複数のフィルタ回路に対応するそれぞれの周波数帯の高周波信号について、前記第１スイッチング部と前記第２端子に接続された増幅部との間のインピーダンスを整合させる複数の整合素子にそれぞれ接続可能であり、
前記第２スイッチング部は、前記選択フィルタ回路に対応する前記整合素子を選択的に前記ノードに接続する、請求項１に記載の受信回路。
【請求項３】
前記第２スイッチング部は、前記第１スイッチング部による前記選択フィルタ回路の切り換えと同期して、前記ノードに接続する前記整合素子を切り換える、請求項１または請求項２に記載の受信回路。
【請求項４】
前記第１および第２スイッチング部は、同一制御信号によって制御される、請求項１から請求項３のいずれか一項に記載の受信回路。
【請求項５】
前記複数の第３端子のそれぞれに接続された複数の整合素子であって、前記複数のフィルタ回路に対応するそれぞれの周波数帯の高周波信号について前記ノードにおけるインピーダンスを整合させる複数の整合素子をさらに備えた、請求項１、請求項３、請求項４のいずれか一項に記載の受信回路。
【請求項６】
前記第２スイッチング部からの出力インピーダンスは、前記ノードにおいて、前記第２端子への入力インピーダンスほぼ等しい、請求項１から請求項５のいずれか一項に記載の受信回路。
【請求項７】
前記複数の整合素子は伝送線路である、請求項５に記載の受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明による実施形態は、受信回路に関する。
【背景技術】
【０００２】
携帯電子機器等の通信装置には、複数の周波数帯で通信するマルチバンド化や、キャリアアグリゲーション等の技術が用いられている。しかし、近年、通信周波数帯の増加に伴い、妨害波となり得る送受信信号や高調波が多数存在し、かつ、それらの周波数帯は非常に接近している。このため、帯域通過フィルタを用いても、所望の周波数の受信信号を分離することは困難となっており、かつ、分離したとしても受信信号の通過損失が大きくなるという問題が生じている。低雑音増幅器（ＬＮＡ（Low Noise Amplifier））で受信信号を増幅することも考えられるが、通信周波数帯のそれぞれに対してＬＮＡを設けると、通信装置のサイズが大きくなってしまう。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−３４６１６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
小型化に優れ、かつ、受信信号の損失を抑制することができる受信回路を提供する。
【課題を解決するための手段】
【０００５】
本実施形態による受信回路は、第１端子から第２端子へ異なる周波数帯の高周波信号を通過させる複数のフィルタ回路を備える。第１スイッチング部は、第１端子と第２端子との間に設けられ、複数のフィルタ回路のうち選択された選択フィルタ回路を第１端子と第２端子との間に接続する。第２スイッチング部は、第１スイッチング部と第２端子との間のノードに接続され、複数のフィルタ回路のそれぞれに対応する複数の第３端子のうち選択された第３端子をノードに接続する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態による通信装置の受信回路１の一例を示すブロック図。
【図２】第２の実施形態による通信装置の受信回路２の一例を示すブロック図。
【図３】第１の実施形態の変形例１による受信回路１の構成の一例を示すブロック図。
【図４】第１の実施形態の変形例２による受信回路１の構成の一例を示すブロック図。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
【０００８】
（第１の実施形態）
図１は、第１の実施形態による通信装置の受信回路１の一例を示すブロック図である。通信装置は、例えば、スマートフォン等の携帯通信端末でよい。受信回路１は、高周波信号を受信し、その高周波信号のうち所望の周波数帯の信号を取り出し、その信号を増幅してからデコーダ回路等へ送る。このような処理を実行するために、受信回路１は、アンテナ１０と、第１スイッチング部２０と、フィルタ回路３０、４０、５０と、第２スイッチング部６０と、低雑音増幅器（以下、ＬＮＡともいう）７０と、コントローラ８０とを備えている。
【０００９】
アンテナ１０は、第１スイッチング部２０の第１端子Ｐ１に接続されており、高周波信号を受信する。アンテナ１０は、受信された高周波信号を第１端子Ｐ１へ伝達する。これにより、受信回路１は、第１端子Ｐ１において高周波信号を受け取る。
【００１０】
第１スイッチング部２０は、第１端子Ｐ１と端子Ｐ９との間に設けられており、スイッチング素子２１と、スイッチング素子２２とを備えている。スイッチング素子２１は、第１端子Ｐ１と端子Ｐ３〜Ｐ５との間に接続されており、第１端子Ｐ１を端子Ｐ３〜Ｐ５のいずれかに選択的に接続する。スイッチング素子２２は、端子Ｐ９と端子Ｐ６〜Ｐ８との間に接続されており、端子Ｐ９を端子Ｐ６〜Ｐ８のいずれかに選択的に接続する。尚、ここで、接続とは、高周波信号にとって接続されていることを意味する。
【００１１】
端子Ｐ９は、第２端子Ｐ２に接続されているので、第１スイッチング部２０は、複数のフィルタ回路３０、４０、５０のうち選択されたフィルタ回路（以下、選択フィルタ回路ともいう）を第１端子Ｐ１と第２端子Ｐ２との間に接続する。第１スイッチング部２０は、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成してよい。
【００１２】
例えば、フィルタ回路３０を選択する場合、スイッチング素子２１は、第１端子Ｐ１を端子Ｐ３へ接続し、スイッチング素子２２は、端子Ｐ９を端子Ｐ６へ接続する。これにより、フィルタ回路３０が第１端子Ｐ１と端子Ｐ９（第２端子Ｐ２）との間に選択的に接続される。フィルタ回路４０を選択する場合、スイッチング素子２１は、第１端子Ｐ１を端子Ｐ４へ接続し、スイッチング素子２２は、端子Ｐ９を端子Ｐ７へ接続する。これにより、フィルタ回路４０が第１端子Ｐ１と端子Ｐ９（第２端子Ｐ２）との間に選択的に接続される。フィルタ回路５０を選択する場合、スイッチング素子２１は、第１端子Ｐ１を端子Ｐ５へ接続し、スイッチング素子２２は、端子Ｐ９を端子Ｐ８へ接続する。これにより、フィルタ回路５０が第１端子Ｐ１と端子Ｐ９（第２端子Ｐ２）との間に選択的に接続される。
【００１３】
第２スイッチング部６０は、第１スイッチング部２０とＬＮＡ７０（第２端子Ｐ２）との間のノードＮ１に接続されており、ノードＮ１においてインピーダンスを整合させるために、複数の端子Ｐ１３〜Ｐ１５のうち選択された端子をノードＮ１に接続する。第２スイッチング部６０も、例えば、ＭＯＳＦＥＴで構成してよい。第３端子としての端子Ｐ１３〜Ｐ１５は、それぞれ第１〜第３スタブ素子６３〜６５に接続されている。インピーダンス整合素子としての第１〜第３スタブ素子６３〜６５は、例えば、それぞれ異なる長さ、幅、あるいは、厚みを有する伝送線路（マイクロストリップライン）である。
【００１４】
第１〜第３スタブ素子６３〜６５は、ノードＮ１において、ノードＮ１から第１スイッチング部２０へのインピーダンス（端子Ｐ９からの出力インピーダンス）とノードＮ１からＬＮＡ７０へのインピーダンス（第２端子Ｐ２への入力インピーダンス）とを整合させる。これらのインピーダンスを整合させることによって、選択フィルタ回路を通過した高周波信号は、低損失でＬＮＡ７０へ伝達され得る。
【００１５】
第１スタブ素子６３は、フィルタ回路３０を通過した高周波信号について、ノードＮ１においてインピーダンスを整合させる。第２スタブ素子６４は、フィルタ回路４０を通過した高周波信号について、ノードＮ１においてインピーダンスを整合させる。第３スタブ素子６５は、フィルタ回路５０を通過した高周波信号について、ノードＮ１においてインピーダンスを整合させる。このように、スタブ素子６３〜６５は、フィルタ回路３０、４０、５０に対応して設けられており、それぞれを通過した高周波信号についてインピーダンスを整合するように設定される。
【００１６】
ノードＮ１におけるインピーダンス整合とは、第１スイッチング部２０（端子Ｐ９）からの出力インピーダンスとＬＮＡ７０（端子Ｐ２）への入力インピーダンスとをノードＮ１においてほぼ等しく合わせることである。即ち、第２スイッチング部６０およびスタブ素子６３〜６５は、選択フィルタ回路３０、４０または５０側からの出力インピーダンスとＬＮＡ７０側への入力インピーダンスとをノードＮ１においてほぼ等しくなるように、インピーダンス変換する役目を果たす。
【００１７】
例えば、選択フィルタ回路３０、４０または５０側からの出力インピーダンス（選択フィルタ回路３０、４０または５０側へのインピーダンス）をＸとし、ＬＮＡ７０側への入力インピーダンス（ＬＮＡ７０側へのインピーダンス）をＹとし、ノードＮ１におけるインピーダンスをＺとした場合、スタブ素子６３〜６５は、それぞれフィルタ回路３０、４０、５０を通過する高周波信号について、ＺがＸとＹとの間のインピーダンスとなるように設定される。これにより、所望の周波数の高周波信号は、低損失で第１スイッチング部２０からＬＮＡ７０へ伝達され得る。
【００１８】
ノードＮ１におけるインピーダンスは、スタブ素子６３〜６５の長さ、幅あるいは厚みによって設定可能である。スタブ素子６３〜６５の長さ、幅あるいは厚みは、フィルタ回路３０、４０、５０を通過した高周波信号についてノードＮ１におけるインピーダンスを整合させ、かつ、所望の周波数の高周波信号の通過損失を最小にするように設定される。
【００１９】
例えば、フィルタ回路３０が選択された場合、第２スイッチング部６０は、選択フィルタ回路３０に対応する第１スタブ素子６３をノードＮ１に接続するために、ノードＮ１を端子Ｐ１３に選択的に接続する。フィルタ回路４０が選択された場合、第２スイッチング部６０は、選択フィルタ回路４０に対応する第２スタブ素子６４をノードＮ１に接続するために、ノードＮ１を端子Ｐ１４に選択的に接続する。さらに、フィルタ回路５０が選択された場合、第２スイッチング部６０は、選択フィルタ回路５０に対応する第３スタブ素子６５をノードＮ１に接続するために、ノードＮ１を端子Ｐ１５に選択的に接続する。このように、第２スイッチング部６０は、選択フィルタ回路３０、４０または５０に対応する第１〜第３スタブ素子６３〜６５を選択的にノードＮ１に接続する。これにより、選択フィルタ回路３０、４０または５０を通過した高周波信号に関し、ノードＮ１から選択フィルタ回路３０、４０または５０側へのインピーダンスとノードＮ１から第２端子Ｐ２（ＬＮＡ７０）側へのインピーダンスとを整合させることができる。
【００２０】
ＬＮＡ７０は、第２端子Ｐ２に接続されており、第２端子Ｐ２から出力された高周波信号を増幅する。ＬＡＮ７０は、増幅後の高周波信号を、ＬＮＡ７０に続くデコーダ回路（図示せず）等へ出力する。ＬＮＡ７０には、例えば、シリコン基板上に設けられたＦＥＴまたはＧａＡｓ基板上に設けられたＦＥＴが用いられる。
【００２１】
コントローラ８０は、第１および第２スイッチング部２０、６０に接続されており、同一制御信号ＣＮＴで第１および第２スイッチング部２０、６０を制御する。従って、第２スイッチング部６０は、第１スイッチング部２０がフィルタ回路３０、４０または５０を選択する動作と同期して、選択フィルタ回路３０、４０または５０に対応する第１〜第３スタブ素子６３〜６５のいずれかを選択的にノードＮ１に接続する。即ち、第２スイッチング部６０は、第１スイッチング部２０による選択フィルタ回路の切り換えと同期して、ノードＮ１に接続する第１〜第３スタブ素子６３〜６５を切り換える。尚、第１および第２スイッチング部２０、６０は、互いに同期して動作すればよく、必ずしも単一制御信号ＣＮＴによって制御される必要はない。
【００２２】
本実施形態において、第１スイッチング部２０は、ＳＰ３Ｔ（Single-Pole-3-Throw）型スイッチであるが、第１スイッチング部２０は、これに限定されず、ｍＰｎＴ型スイッチ（ｍは１以上の整数、ｎは２以上の整数）でもよい。ｎは、フィルタ回路の個数と同一であることが好ましい。第２スイッチング部６０は、ＳＰ３Ｔ（Single-Pole-3-Throw）型スイッチであるが、第２スイッチング部６０は、これに限定されず、ｍＰｎＴ型スイッチ（ｍは１以上の整数、ｎは２以上の整数）でもよい。尚、フィルタ回路の個数とスタブ素子の個数とは同じであることが好ましい。また、ｎは、フィルタ回路の個数およびスタブ素子の個数と同一であることが好ましい。
【００２３】
第１〜第３スタブ素子６３〜６５は、例えば、金属等の導電材料からなる伝送線路（マイクロストリップライン）であり、それらの長さ、幅、あるいは、厚みによってノードＮ１におけるインピーダンスを相違させている。例えば、フィルタ回路３０が比較的低い周波数帯（ロウバンド）の高周波信号ＲＦＬＢを選択的に通過させ、フィルタ回路５０が比較的高い周波数帯（ハイバンド）の高周波信号ＲＦＨＢを選択的に通過させ、フィルタ回路４０がそれらの中間の周波数帯（ミドルバンド）の高周波信号ＲＦＭＢを選択的に通過させるものとする。また、ここでは、第１〜第３スタブ素子６３〜６５の幅および厚みはほぼ等しいものとし、第１〜第３スタブ素子６３〜６５のインピーダンスは、それらの長さで調節するものとする。この場合、フィルタ回路３０に対応する第１スタブ素子６３は、高周波信号ＲＦＬＢの波長λＬＢに従って比較的長いストリップラインで構成される。フィルタ回路４０に対応する第２スタブ素子６４は、高周波信号ＲＦＭＢの波長λＭＢに従って中程度の長さのストリップラインで構成される。フィルタ回路５０に対応する第３スタブ素子６５は、高周波信号ＲＦＨＢの波長λＨＢに従って比較的短いストリップラインで構成される。第１〜第３スタブ素子６３〜６５の長さをそれぞれＳＬＬＢ、ＳＬＭＢ、ＳＬＨＢとすると、次の式１〜式３が成り立つ。  
λＬＢ／λＭＢ≒ＳＬＬＢ／ＳＬＭＢ      （式１）
λＭＢ／λＨＢ≒ＳＬＭＢ／ＳＬＨＢ      （式２）
λＨＢ／λＬＢ≒ＳＬＨＢ／ＳＬＬＢ      （式３）
このように、第１〜第３スタブ素子６３〜６５の長さＳＬＬＢ、ＳＬＭＢ、ＳＬＨＢの比は、それぞれに対応するフィルタ回路３０、４０、５０を通過する高周波信号の波長λＬＢ、λＭＢ、λＨＢの比にほぼ等しい。尚、ノードＮ１のインピーダンスは、ノードＮ１から第２スイッチング部６０によって選択されたスタブ素子（６３〜６５のいずれか）までの全体の構成によって調整される。従って、スタブ素子６３〜６５の長さは、式１〜式３で一概に設定できるものではなく、高周波信号の通過損失（電力レベルの低下）が最小になるように設定される。
【００２４】
本実施形態において、第１〜第３スタブ素子６３〜６５の一端は、端子Ｐ１３〜Ｐ１５にそれぞれ接続されており、第１〜第３スタブ素子６３〜６５の他端は、電気的に浮遊状態となっている。この場合、第１〜第３スタブ素子６３〜６５の他端は、高周波信号にとってオープン状態となっている。しかし、第１〜第３スタブ素子６３〜６５の他端は、接地されていてもよい。この場合、第１〜第３スタブ素子６３〜６５の他端は、高周波信号にとってショート状態となる。インピーダンスを整合させるために必要な第１〜第３スタブ素子６３〜６５の長さは、オープン状態とショート状態とで相違する。しかし、オープン状態またはショート状態のいずれの場合であっても、第１〜第３スタブ素子６３〜６５の長さを調節することによって、インピーダンスを適切に整合させることができる。第１〜第３スタブ素子６３〜６５の長さが短くなるように、オープン状態またはショート状態のいずれかを選択すれば、受信回路１の回路規模を小さくすることができる。
【００２５】
本実施形態においては、図１の破線で示すように、第１スイッチング部２０、フィルタ回路３０、４０、５０、および、第２スイッチング部６０が１つの半導体チップに組み込まれている。アンテナ１０、ＬＮＡ７０、コントローラ８０および第１〜第３スタブ素子６３〜６５は、半導体チップに外付けされている。この場合、ユーザは、ＬＮＡ７０の使用の要否を選択したり、ＬＮＡ７０の性能を任意に選択することができる。また、ユーザは、ＬＮＡ７０を使用したときに、ノードＮ１から第１スイッチング部２０へのインピーダンス（第１スイッチング部２０からの出力インピーダンス）とノードＮ１からＬＮＡ７０へのインピーダンス（ＬＮＡ７０への出力インピーダンス）とを適合させるように第１〜第３スタブ素子６３〜６５を選択または調整（微調整）することができる。即ち、ユーザは、選択したＬＮＡ７０に合わせて、第１〜第３スタブ素子６３〜６５を設定することができる。このように、ＬＮＡ７０およびスタブ素子６３から６５を半導体チップに外付けすることによって、第１〜第３スタブ素子６３〜６５の選択の自由度が高まる。また、第１スイッチング部２０、フィルタ回路３０、４０、５０、および、第２スイッチング部６０を１つの半導体チップとすることによって、第１スイッチング部２０と第２スイッチング部６０との特性のばらつきを低減させることができる。
【００２６】
以上のように、本実施形態によれば、第２スイッチング部６０が第１スイッチング部と第２端子との間のノードＮ１に接続され、選択フィルタ回路に対応するスタブ素子をノードＮ１に接続する。これにより、受信回路１は、選択フィルタ回路からの高周波信号について、ノードＮ１においてインピーダンスを整合させることができる。よって、受信回路１は、所望の周波数の受信信号を選択フィルタ回路で通過させた後、この受信信号を小さい通過損失でＬＮＡ７０へ伝達することができる。即ち、受信回路１は、所望の周波数以外の受信信号の電力レベルを抑制しつつ、所望の周波数の受信信号の電力レベルの低下を抑制してＬＮＡ７０へ出力することができる。その結果、受信回路１は、所望の周波数の高周波信号の受信感度を高めることができる。
【００２７】
また、本実施形態による受信回路１は、フィルタ回路３０、４０、５０ごとにＬＮＡ７０を備える必要が無く、複数のフィルタ回路３０、４０、５０に対してＬＮＡ７０を共通化することができる。これにより、第２スイッチング部６０およびスタブ素子６３〜６５が追加させるものの、全体としては受信回路１の回路規模を小さくすることができる。例えば、多数の周波数帯の高周波信号を受信する場合には、ｍＰｎＴのｎが大きくなり、フィルタ回路の個数が多くなる。このような場合に、本実施形態による受信回路１の回路規模は小さくなり、その結果、通信装置は小型化され得る。
【００２８】
上記実施形態では、スタブ素子６３〜６５の長さでインピーダンスを調節している。しかし、スタブ素子６３〜６５の長さ、幅、厚みのいずれか１つ以上を用いて、インピーダンスを調節してもよい。
【００２９】
（第２の実施形態）
図２は、第２の実施形態による通信装置の受信回路２の一例を示すブロック図である。第２の実施形態による受信回路２は、インピーダンス整合素子として第１から第３容量素子１６３〜１６５を備えている。第３端子としての端子Ｐ１３〜Ｐ１５は、それぞれインピーダンス整合素子としての第１〜第３容量素子１６３〜１６５に接続されている。
【００３０】
第１容量素子１６３は、フィルタ回路３０を通過した高周波信号について第１スイッチング部２０と第２端子Ｐ２に接続されたＬＮＡ７０との間のインピーダンスを整合させる。第２容量素子１６４は、フィルタ回路４０を通過した高周波信号について、第１スイッチング部２０と第２端子Ｐ２に接続されたＬＮＡ７０との間のインピーダンスを整合させる。第３容量素子１６５は、フィルタ回路５０を通過した高周波信号について第１スイッチング部２０と第２端子Ｐ２に接続されたＬＮＡ７０との間のインピーダンスを整合させる。
【００３１】
例えば、フィルタ回路３０が選択された場合、第２スイッチング部６０は、選択フィルタ回路３０に対応する第１容量素子１６３をノードＮ１に接続するために、ノードＮ１を端子Ｐ１３に選択的に接続する。フィルタ回路４０が選択された場合、第２スイッチング部６０は、選択フィルタ回路４０に対応する第２容量素子１６４をノードＮ１に接続するために、ノードＮ１を端子Ｐ１４に選択的に接続する。さらに、フィルタ回路５０が選択された場合、第２スイッチング部６０は、選択フィルタ回路５０に対応する第３容量素子１６５をノードＮ１に接続するために、ノードＮ１を端子Ｐ１５に選択的に接続する。このように、第２スイッチング部６０は、選択フィルタ回路３０、４０または５０に対応する第１〜第３容量素子１６３〜１６５を選択的にノードＮ１に接続する。これにより、選択フィルタ回路３０、４０または５０を通過した高周波信号に関し、ノードＮ１から選択フィルタ回路３０、４０または５０側へのインピーダンスとノードＮ１から第２端子Ｐ２（ＬＮＡ７０）側へのインピーダンスとを整合させることができる。
【００３２】
第１〜第３容量素子１６３〜１６５は、例えば、ＭＯＳ（Metal Oxide Silicon）キャパシタ等の半導体プロセスで製造可能な素子でよい。ノードＮ１におけるインピーダンスは、第１〜第３容量素子１６３〜１６５の容量によって相違させている。例えば、フィルタ回路３０が比較的低い周波数帯の高周波信号ＲＦＬＢを選択的に通過させ、フィルタ回路５０が比較的高い周波数帯の高周波信号ＲＦＨＢを選択的に通過させ、フィルタ回路４０がそれらの中間の周波数帯の高周波信号ＲＦＭＢを選択的に通過させるものとする。この場合、フィルタ回路３０に対応する第１容量素子１６３は、高周波信号ＲＦＬＢの波長λＬＢに従って比較的大きな容量ＣＬＢを有する。フィルタ回路４０に対応する第２容量素子１６４は、高周波信号ＲＦＭＢの波長λＭＢに従って中程度の容量ＣＭＢを有する。フィルタ回路５０に対応する第３容量素子１６５は、高周波信号ＲＦＨＢの波長λＨＢに従って比較的小さな容量ＣＨＢを有する。第１〜第３容量素子１６３〜１６５の容量について、次の式４〜式６が成り立つ。
λＬＢ／λＭＢ≒ＣＬＢ／ＣＭＢ      （式４）
λＭＢ／λＨＢ≒ＣＭＢ／ＣＨＢ      （式５）
λＨＢ／λＬＢ≒ＣＨＢ／ＣＬＢ      （式６）
このように、第１〜第３容量素子１６３〜１６５の容量ＣＬＢ、ＣＭＢ、ＣＨＢの比は、それぞれに対応するフィルタ回路３０、４０、５０を通過する高周波信号の波長λＬＢ、λＭＢ、λＨＢの比にほぼ等しい。尚、ノードＮ１のインピーダンスは、ノードＮ１から第２スイッチング部６０によって選択された容量素子（１６３〜１６５のいずれか）までの全体の構成によって調整される。従って、容量素子１６３〜１６５の容量は、式４〜式６で一概に設定できるものではなく、高周波信号の通過損失（電力レベルの低下）が最小になるように設定される。
【００３３】
第２の実施形態のその他の構成は、第１の実施形態の対応する構成と同様でよい。これにより、第２の実施形態は、第１の実施形態と同様の効果を得ることができる。
【００３４】
（変形例１）
図３は、第１の実施形態の変形例１による受信回路１の構成の一例を示すブロック図である。本変形例では、図３の破線で示すように、フィルタ回路３０、４０、５０、第１および第２スイッチング部２０、６０、および、スタブ素子６３〜６５が、単一の半導体チップに組み込まれている。この場合、スタブ素子６３〜６５は、予め設定されるため、ユーザは、スタブ素子６３〜６５を任意に選択することができない。しかし、半導体チップに外付けする部品数が減少するので、小型化に優れ、実装後における受信回路１の特性のばらつきが抑制される。さらに、本変形例による受信回路１は、第１の実施形態の効果も得ることができる。
【００３５】
（変形例２）
図４は、第１の実施形態の変形例２による受信回路１の構成の一例を示すブロック図である。本変形例では、図４の破線で示すように、フィルタ回路３０、４０、５０、第１および第２スイッチング部２０、６０、スタブ素子６３〜６５、および、ＬＮＡ７０が、単一の半導体チップに組み込まれている。この場合、スタブ素子６３〜６５およびＬＮＡ７０は、予め設定されるため、ユーザによる選択の自由度が小さくなる。しかし、スタブ素子６３〜６５およびＬＮＡ７０は、第１スイッチング部２０からの出力インピーダンスとＬＮＡ７０への入力インピーダンスとをノードＮ１において適合させるように予め設定される。これにより、ユーザは、スタブ素子６３〜６５およびＬＮＡ７０を適合させる必要がなくなる。また、半導体チップの他に必要な部品数が低減されるので、受信回路１の回路規模が小さくなり、実装後における受信回路１の特性のばらつきが抑制される。さらに、本変形例による受信回路１は第１の実施形態の効果をも有する。
【００３６】
上記変形例１および変形例２は、いずれも第２の実施形態に適用することができる。これにより、上記変形例１および変形例２は、第２の実施形態の効果も得ることができる。
【００３７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００３８】
１・・・受信回路、１０・・・アンテナ、２０・・・第１スイッチング部、３０、４０、５０・・・フィルタ回路、６０・・・第２スイッチング部、７０・・・ＬＮＡ、８０・・・コントローラ、６３〜６５・・・スタブ素子、１６３〜１６５・・・容量素子
【図１】
2017158107.tif 000003
【図２】
2017158107.tif 000004
【図３】
2017158107.tif 000005
【図４】
2017158107.tif 000006