(57)【要約】【課題】  押圧した位置で発光が生じる半導体発光装置を提供する。【解決手段】    半導体発光装置は、第１導電層を備える第１基材と、各々、第１導電型半導体層、活性層、第２導電型半導体層を含む半導体積層、第１導電型半導体層に接続された第１導電側の第１電極、及び第１電極と対向する位置で、第２導電型半導体層に接続された第２導電側の第２電極を備え、第１電極が第１導電層と対向配置された、複数の半導体発光素子と、第１基材上に配置され、複数の半導体発光素子より高い高さを有するスペーサと、スペーサに支持され、第２電極と対向して離隔配置された第２導電層を備え、可撓性を有する第２基材と、を有する【選択図】  図１
2017117921.tif 000002
【特許請求の範囲】
【請求項１】
第１導電層を備える第１基材と、
各々、第１導電型半導体層、活性層、第２導電型半導体層を含む半導体積層、前記第１導電型半導体層に接続された第１導電側の第１電極、及び前記第１電極と対向する位置で、前記第２導電型半導体層に接続された第２導電側の第２電極を備え、前記第１電極が前記第１導電層と対向配置された、複数の半導体発光素子と、
前記第１基材上に配置され、前記複数の半導体発光素子より高い高さを有するスペーサと、
前記スペーサに支持され、前記第２電極と対向して離隔配置された第２導電層を備え、可撓性を有する第２基材と、
を有する半導体発光装置。
【請求項２】
前記スペーサは前記複数の半導体発光素子を囲む形状を有し、
前記スペーサに囲まれた領域の前記第１基材上に配置された導電性接着層をさらに有し、
前記導電性接着層は、前記複数の半導体発光素子の間の領域で表面が非導電化処理されている、
請求項１に記載の半導体発光装置。
【請求項３】
前記導電性接着層は、ＰＥＤＯＴ／ＰＳＳ系材料を含む請求項２に記載の半導体発光装置。
【請求項４】
前記複数の半導体発光素子の各々は、平面形状の寸法が１０μｍ〜８０μｍ、高さが２μｍ〜１０μｍである請求項１〜３のいずれか１項に記載の半導体発光装置。
【請求項５】
第１導電層を備える第１基材を準備する工程と、
各々、第１導電型半導体層、活性層、第２導電型半導体層を含む半導体積層、前記第１導電型半導体層に接続された第１導電側の第１電極、及び前記第１電極と対向する位置で、前記第２導電型半導体層に接続された第２導電側の第２電極を備える複数の半導体発光素子を、前記第１電極が前記第１導電層と対向配置されるように前記第１基材上に結合する工程と、
前記第１基材上に、前記複数の半導体発光素子より高い高さを有するスペーサを配置する工程と、
第２導電層を備え、可撓性を有する第２基材を準備する工程と、
前記第２電極と対向して前記第２導電層を離隔配置しつつ、前記スペーサ上に前記第２基材を支持する工程と、
を有する半導体発光装置の製造方法。
【請求項６】
前記第１基材は、前記第１導電層上に化学処理可能な導電性第１接着層を有し、
前記複数の半導体発光素子を前記第１基材上に結合する工程は、前記複数の半導体発光素子を、転送用シート上に配列した構成を形成し、前記転送用シート上の半導体発光素子を、前記導電性第１接着層上に転写し、前記導電性第１接着層に押し込み、前記転送用シートを剥離し、前記第１接着層表面を化学処理して非導電性にすることを含む、請求項５に記載の半導体発光装置の製造方法。
【請求項７】
前記導電性第１接着層がＰＥＤＯＴ／ＰＳＳ系材料を含み、前記化学処理が前記第１接着層表面をＰＥＤＯＴ／ＰＳＳの改質液で液相処理する工程を含む請求項６に記載の半導体発光装置の製造方法。
【請求項８】
前記複数の半導体発光素子を、転送用シート上に配列した構成を形成する工程が、前記複数の半導体発光素子各々の前記活性層両側の接合面を絶縁層で覆う工程を含み、
前記転送用シート上の半導体発光素子を、前記導電性第１接着層上に転写し、前記導電性第１接着層に押し込む工程が、前記絶縁層の少なくとも下端を前記導電性第１接着層で覆う、請求項６または７に記載の半導体発光装置の製造方法。
【請求項９】
前記転送用シート上に複数の半導体発光素子を配列した構成を形成する工程が、前記半導体積層上方に、第２導電側電極を形成し、その上に補強用基板を接合剤を介して結合し、成長用基板を剥離し、露出した半導体表面に第１導電側電極を形成し、素子間領域をエッチングして除去し、前記第１導電側電極に前記転送用シートを結合し、前記補強用基板を剥離することを含む、請求項６〜８のいずれか１項に記載の半導体発光装置の製造方法。
【請求項１０】
前記複数の半導体発光素子の各々は、平面形状の寸法が１０μｍ〜８０μｍ、高さが２μｍ〜１０μｍである請求項５〜９のいずれか１項に記載の半導体発光装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光装置、及び半導体発光装置の製造方法に関する。
【背景技術】
【０００２】
図３Ａ及び図３Ｂに、半導体発光ダイオード（ＬＥＤ、light emitting diode)素子に通電する従来技術による方法の例を示す。
【０００３】
図３Ａを参照する。半導体積層構造の上下面上に電極を備える、上下電極型のＬＥＤ素子７０の場合は、下側電極を、例えば導電性樹脂７１で、フレーム７２にマウントし、上側電極の電極パッド７３に、Ａｕワイヤ７４をボンディングすることで通電を行うのが一般的である。
【０００４】
図３Ｂを参照する。半導体積層構造の一方面側にｎ側電極８０ｎ及びｐ側電極８０ｐを備えるＬＥＤ素子８０の場合は、Ａｕバンプ８１によって実装基板８２と電気的に接続する、フリップチップ実装と呼ばれる通電方法がある。図３Ｂには、実装基板８２が配線８３，８４を備え、ｎ側電極８０ｎが配線８３と電気的に接続され、ｐ側電極８０ｐが配線８４と電気的に接続される例を示した。
【０００５】
薄型ディスプレイに用いるバックライト、壁面に配置される照明装置等に用いられる発光装置に対して、薄型化が要求される。薄型化のために、ワイヤボンディングを用いず膜状の導電部材を備えたシートを用いる技術が提案されている。導電層を備える２枚のシート間に、図３Ａに示すような上下電極型のＬＥＤ素子を挟持し、ＬＥＤ素子の上側電極を、上方のシートの導電層と接触させ、下側電極を、透明導電性接着剤を介して、下方のシートの導電層と導通させる発光装置が提案されている（例えば、特許５１６２９７９号）。２枚のシート間の、ＬＥＤ素子配置位置を除く領域に、絶縁ビーズを含む非導電性接着剤を充填できる。２枚のシートの導電層が接触することによるショートが防止される。
【０００６】
導電層を備える２枚の基板間に、導電性粒子を用いてＬＥＤ素子を接続する発光装置も提案されている(例えば、特開２０１５−３２４８３号)。発光装置は、ＬＥＤ素子と導電性粒子が絶縁性接着剤中に投入された塗布液を、２枚の基板間に配置し、ローラで加圧することで製造される。加圧により、ＬＥＤ素子の上下電極と上下基板の導電層の間に導電性粒子が接触配置されて、通電経路が確保される。導電性粒子は、ＬＥＤ素子が配置されない領域にも存在するが、導電性粒子のサイズは、ＬＥＤ素子の高さ（厚さ）よりも小さい。上下基板間において、ＬＥＤ素子部のみが選択的に通電され、他の位置では絶縁性が確保される。
【０００７】
ウエハ上に形成した複数のＬＥＤ素子から、所望の素子をフレキシブル基板に転写し、転送して、所望の位置に配置する方法が提案されている(例えば、特開２００３−４５９０１号)。圧接ロールにより、フィルム状のシートを素子に押し当て、レーザ光を照射して、素子部分の接着層を可塑化することで、特定位置の素子をシートに転写する技術が提案されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許５１６２９７９号公報
【特許文献２】特開２０１５−３２４８３号公報
【特許文献３】特開２００３−４５９０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
実施例の目的は、押圧した位置で発光が生じる半導体発光装置、及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
実施例の一観点によれば、
第１導電層を備える第１基材と、
各々、第１導電型半導体層、活性層、第２導電型半導体層を含む半導体積層、前記第１導電型半導体層に接続された第１導電側の第１電極、及び前記第１電極と対向する位置で、前記第２導電型半導体層に接続された第２導電側の第２電極を備え、前記第１電極が前記第１導電層と対向配置された、複数の半導体発光素子と、
前記第１基材上に配置され、前記複数の半導体発光素子より高い高さを有するスペーサと、
前記スペーサに支持され、前記第２電極と対向して離隔配置された第２導電層を備え、可撓性を有する第２基材と、
を有する半導体発光装置
が提供される。
【００１１】
実施例の他の観点によれば、
第１導電層を備える第１基材を準備する工程と、
各々、第１導電型半導体層、活性層、第２導電型半導体層を含む半導体積層、前記第１導電型半導体層に接続された第１導電側の第１電極、及び前記第１電極と対向する位置で、前記第２導電型半導体層に接続された第２導電側の第２電極を備える複数の半導体発光素子を、前記第１電極が前記第１導電層と対向配置されるように前記第１基材上に結合する工程と、
前記第１基材上に、前記複数の半導体発光素子より高い高さを有するスペーサを配置する工程と、
第２導電層を備え、可撓性を有する第２基材を準備する工程と、
前記第２電極と対向して前記第２導電層を離隔配置しつつ、前記スペーサ上に前記第２基材を支持する工程と、
を有する半導体発光装置の製造方法
が提供される。
【発明の効果】
【００１２】
実施例によれば、押圧した位置で発光が生じる半導体発光装置、及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】図１Ａは、基本実施例による発光装置の静止状態を示す断面図、図１Ｂは発光装置中の発光素子の構成を示す断面図、図１Ｃは発光装置の動作状態を示す断面図、図１Ｄ，図１Ｅはスペーサの形態例を示す平面図である。
【図２−１】、
【図２−２】、
【図２−３】、
【図２−４】、
【図２−５】、
【図２−６】、
【図２−７】図２Ａ〜図２Ｖは、半導体発光装置の製造工程を示す概略的な断面図である。
【図３】図３Ａ及び図３Ｂは、ＬＥＤ素子に通電する従来方法の例を示す概略的な断面図である。
【発明を実施するための形態】
【００１４】
本発明者らは、複数の上下電極型発光素子を導電性第１基板上に配置し、導電性第２基板を上下電極型発光素子の上側電極上方に離隔して配置し、導電性第２基板を押圧すると、押圧位置の発光素子が発光する発光装置を考えた。
【００１５】
図１Ａは基本実施例の発光装置の構成を概略的に示す断面図である。第１ベース基板１の表面には導電層２が形成され、複数の上下電極型発光素子３の下側電極が導電層２に接続されている。複数の発光素子を囲んで、導電層２上にスペーサ６が配置され、スペーサ６に導電層９を備えた第２ベース基板８が支持されている。第２ベース基板８の導電層９は、スペーサ６によって発光素子３の上側電極より上方に離隔して支持されている。導電層９を備えた第２ベース基板８は、透明かつ可撓性であり、上側から押圧することにより、導電層９を発光素子３に接触させることができる。なお、発光素子３の外側の絶縁媒質７は、絶縁性を維持する。空気で満たしても、絶縁性液体を満たしてもよい。
【００１６】
図１Ｂは、発光素子３の構成例を示す。ｎ型半導体層ｎＳ、活性半導体層ａＳ、ｐ型半導体層ｐＳを含む半導体積層の上側表面上に上側電極ＵＥが形成され、半導体積層の下側表面上に下側電極ＬＥが形成されて、上下電極型発光素子３を構成する。上側電極ＵＥは、例えば透明電極で構成する。下側からも光を出射させる場合は、下側電極も透明基板で形成し、第１ベース基板も透明とすることが望ましい。
【００１７】
図１Ｃは、上方より押圧力を加え、第２ベース基板８を下方に屈曲させて、導電層９を発光素子３の上側電極ＵＥに接触させた状態を示す。導電層２，９間に電圧を印加しておくと、上部電極ＵＥが導電層９と接触した発光素子３に電流を供給でき、発光素子３から発光を生じさせることができる。即ち、押圧した位置で発光が生じる発光装置を構成できる。スペーサ６は、第２ベース基板８の導電層９を、発光素子３の上部電極ＵＥより上方に維持する機能を有する。スペーサ６の平面形状を閉じた形状としておくと上下の基板と合わせてシールした構造を形成でき、ごみの浸入等を防止でき、機能維持に有効である。
【００１８】
図１Ｄは、スペーサ６の平面形状が閉じた矩形形状を有する例を示す。破線で示すように閉じた矩形を複数個連続させることもできる。図１Ｅは、スペーサ６の平面形状が閉じた円形形状を有する場合を示す。円形のスペーサ６の中央部に分離した他の円形スペーサ６ｉが配置され、支持力を増加させている。円形スペーサ６ｉの開口内に、中央発光素子を配置し、円形スペーサ６ｉと外側の円形スペーサ６との間に同心円状に他の発光素子を配置することもできる。例えば、球形の遊具を中心部の発光素子に充てると、大当たりの表示がされ、外側の発光素子に充てると小当たりの表示をする表示装置を形成すること等もできる。分離したスペーサ６ｉは、中空構造でなく、開口部を含まない中実な構造としてもよい。
【００１９】
発光素子は、その数を多くし、広く分布させる方が、確実な表示が可能となる。例えば、５ｍｍ間隔程度以下で発光素子を分布させると、指を当てると少なくとも１つの発光素子が発光するようにできる。多数の発光素子を分布配置し、コストを抑えるためには個々の発光素子を小型化することが望ましい。なお、本明細書においてＬＥＤ素子等の半導体発光素子が微小であるとは、平面形状における最大の寸法が８０μｍ以下であることを意味する。切り代を考慮すると、有効な平面形状の最大寸法は、１０μｍ以上(対角線の長さは１４μｍ以上)と言えよう。発光機構を設ける場合、厚さは通常２μｍ以上となる。たとえば、平面形状の寸法が１０μｍ〜８０μｍであるとき、ＬＥＤ素子の横転を抑止するため、高さは１０μｍ以下であることが好ましい。高さの範囲は、２μｍ〜１０μｍとなろう。微小なＬＥＤ素子を用いる場合、素子のピックアップが難しく、意図する位置にＬＥＤ素子を配設することが困難となる場合がある。
【００２０】
図２Ａ〜図２Ｕを参照し、実施例による半導体発光装置の製造方法について説明する。      
【００２１】
図２Ａを参照する。成長基板として、たとえば両面が研磨されたｃ面サファイア基板１１を準備し、有機金属化学気相成長(metal organic chemical vapor deposition; MOCVD)法を用いて、サファイア基板１１上に、窒化物系半導体からなるデバイス構造層（エピタキシャル層）を形成する。まず、サファイア基板１１をＭＯＣＶＤ装置に投入し、１１００℃程度に昇温して、有機物を除去するサーマルクリーニングを行う。基板を５６０℃程度に降温し、原料ガスを供給することで、基板１１上に、ＧａＮ系低温バッファ層１２を成長する。例えば基板温度１１００℃程度に昇温して、結晶性を改善し、そのままトリメチルガリウム(trimethylgallium; TMG)、及びアンモニア（ＮＨ３）を供給して、バッファ層１２上に、厚さ５００ｎｍ程度のアンドープＧａＮ層（下地層）１３を成長する。
【００２２】
ＴＭＧ、ＮＨ３、ジシラン（Ｓｉ２Ｈ６）を供給し、アンドープ層１３上に、例えば厚さ約４μｍのＳｉドープｎ型ＧａＮ層１４を成長する。基板温度を例えば８５０℃程度に下げ、ｎ型層１４上に、たとえばＩｎＧａＮ井戸層とＧａＮ障壁層が交互に積層された多重量子井戸構造を有する発光層（活性層）１５を成長する。例えば、ＩｎＧａＮ井戸層は、ＴＭＧ、トリメチルインジウム(trimethylindium; TMI)、及び、ＮＨ３の供給により、厚さ約３．５ｎｍに成長する。ＧａＮ障壁層は、ＴＭＧ及びＮＨ３の供給により、厚さ約６ｎｍに成長する。井戸層と障壁層の成長を交互に、例えば９回ずつ繰り返し、発光層１５を形成する。
【００２３】
基板温度を１０００℃程度まで昇温し、ＴＭＧ、ＴＭＡ、ＮＨ３、ドーパントガスとしてビス（シクロペンタジエニル）マグネシウム（bis(cyclopentadienyl)magnesium; CP2Mg）を供給し、発光層１５上に、厚さ約１５ｎｍのＭｇドープｐ型ＡｌＧａＮ層（電子ブロック層）を成長する。基板温度を１１００℃程度に昇温し、例えばＴＭＧ、ＮＨ３、ドーパントガスとしてＣＰ２Ｍｇを供給し、Ｍｇドープｐ型ＡｌＧａＮ層上に、厚さ約１００ｎｍのＭｇドープｐ型ＧａＮ層を成長する。Ｍｇドープｐ型ＡｌＧａＮ層とＭｇドープｐ型ＧａＮ層を併せてｐ型層１６として示した。以下、バッファ層１２は図示を省略する。
【００２４】
図２Ｂを参照する。７００℃で１分間の熱処理を行うことにより、ｐ型層１６の活性化（アクティベーション）処理を行う。ｐ型層１６上に、たとえばスパッタリングにより、厚さ約２０ｎｍのＩＴＯ(indium tin oxide)膜１７を成膜する。
【００２５】
図２Ｃを参照する。ＩＴＯ膜１７上に、レジスト１８を塗布、パターニングした後、ＩＴＯエッチング液を用いて、ＩＴＯ膜１７をウェットエッチングし、第１ｐ側電極をパターニングする。パターニングしたＩＴＯ膜１７を第１ｐ側電極と呼ぶことがある。
【００２６】
図２Ｄを参照する。レジスト１８を残した状態で、たとえばドライエッチング、一例としてＣｌ２ガスを用いた反応性イオンエッチング(reactive ion etching; RIE)を行い、レジスト開口内のｐ型層１６及び発光層１５を除去する。エッチングは、ｎ型層１４の中間深さまで、たとえばｐ型層１６表面から約２μｍの深さまで行う。これにより、連続したｎ型層上の発光素子間を分離する溝が形成される。
【００２７】
図２Ｅを参照する。レジスト１８を除去し、たとえば４５０℃で５分間、酸素アニールする。その後、例えばスパッタリングにより、第１ｐ側電極１７上、及び、第１ｐ側電極１７間（発光素子間）の溝内部に、厚さ約３００ｎｍのＳｉＯ２保護膜（絶縁膜）２０を成膜する。
【００２８】
図２Ｆを参照する。第１ｐ側電極１７上の保護膜２０の一部を開口する。例えばレジストパターンを形成し、バッファードフッ酸(buffered hydrofluoric acid; BHF)を用いて開口内のＳｉＯ２保護膜をエッチングする。エッチング後、レジストパターンは除去する。
【００２９】
図２Ｇを参照する。保護膜２０上、及び、保護膜２０に形成された開口内に、例えばスパッタリングにより、第２ｐ側電極２１となるＩＴＯ膜を、厚さ約２００ｎｍ形成する。第２ｐ側電極２１は、保護膜２０に形成された開口内で、第１ｐ側電極１７と電気的に接続する。
【００３０】
図２Ｈを参照する。例えばサファイア基板である補強用基板２３を基板１１の表面側に貼り合わせる。貼り合わせは、たとえば第２ｐ側電極２１上に、貼り合わせ用接合剤２２をスピンコートで塗布し、１３０℃で１０分間、両基板１１、２３間に、２５０Ｎの力を加えることにより行う。接合剤２２として、たとえばＢＲＥＷＥＲ ＳＣＩＥＮＣＥ，Ｉｎｃ．のＢｒｅｗｅｒＢＯＮＤ ２２０を用いることができる。
【００３１】
図２Ｉを参照する。たとえばエキシマレーザを用いたレーザリフトオフにより、成長基板１１を剥離する。
【００３２】
図２Ｊを参照する。成長基板１１を剥離することで露出した半導体表面から、ＲＩＥで約１μｍ半導体層をエッチングし、バッファ層１２(図２Ａ)，アンドープＧａＮ層１３を除去し、ｎ型層１４を露出させる。
【００３３】
図２Ｋを参照する。ｎ型層１４上に、例えば電極形成領域に開口を有するレジストパターンを形成し、Ｔｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕ膜を成膜し、レジスト上の電極膜をリフトオフし、各素子毎のｎ側電極２４を形成する。
【００３４】
図２Ｌを参照する。半導体積層上に各ＬＥＤ素子を分離する溝形状の開口を有するレジストパターンを形成し、たとえばＣｌ２ガスを用いたＲＩＥを行う。各素子間領域で、ｎ型層１４、保護膜２０、第２ｐ側（ＩＴＯ）電極２１をエッチングし、各素子を分離する分離溝１９を形成する。ＲＩＥ後、レジストパターンは除去する。分離溝の形成位置に矢印を付した。複数のＬＥＤ素子１０が作製される。
【００３５】
図２Ｍを参照する。ＬＥＤ素子１０のｎ側電極２４側をＵＶシート２５に貼り合わせて固定する。ＵＶシート２５は、ＵＶ（紫外）光の照射で粘着力が弱まる粘着シートである。
【００３６】
図２Ｎを参照する。剥離剤を用いて接合剤２２をエッチングし、補強用基板２３を剥離する。剥離剤として、たとえばＢｒｅｗｅｒ  Ｓｃｉｅｎｃｅ，Ｉｎｃ．の Ｗａｆｅｒ  ＢＯＮＤ Ｒｅｍｏｖｅｒ を使用することができる。
【００３７】
図２Ｏを参照する。ＵＶシートをエキスパンドし、素子間距離を所望の値（例えば１００μｍ）にする。尚、エキスパンドを行う場合、ＬＥＤ素子１０間の間隔は、ＵＶシート２６がのびる範囲で任意に選択可能である。エキスパンドはしなくてもよい。ウエハの一部の領域を露出するカバーフィルムを形成し、露出した一部の領域を別のＵＶフィルムに転写してもよい。カバーフィルムの形状を変えて、文字や図形の形で素子を転写することもできる。      
【００３８】
ＬＥＤ素子１０は、例えば、窒化物系半導体で形成されたｎ型層１４、発光層１５及びｐ型層１６を備える。また、ｎ型層１４に電気的に接続されたｎ側電極２４、及び、ｐ型層１６に電気的に接続されたｐ側電極１７、２１を含む。たとえば発光層１５とｐ型層１６の縁部、及び、ｎ型層１４の縁部の一部には、保護膜（絶縁膜）２０が配置されている。少なくとも発光層１５の側面を保護膜２０で覆い、電気的短絡の可能性を防止する。
【００３９】
ＬＥＤ素子１０は、例えば一辺が２０μｍの正方形の平面形状と、６μｍの高さを持つ、上下電極型の微小な半導体発光素子である。作製するのが微小なＬＥＤ素子１０であるため、例えば素子分離にダイシングを用いず、各素子間領域をエッチングして分離溝を形成し（図２Ｌ参照）、補強用基板２３を除去する（図２Ｎ参照）。なお、上述の構成のＬＥＤ素子１０においては、平面形状における最大の寸法は、２８μｍ（正方形の対角線部分）となる。
【００４０】
図２Ｐを参照する。例えばポリエチレンテレフタレート(polyethylene terephthalate; PET)で形成された第１ベース基板３１上に、ＩＴＯで形成された第１導電層３２が配置された第１基板を準備する。第１ベース基板３１は、ＰＥＴの他、ポリエーテルサルホン(polyethersulfone; PES)、ポリカーボネート(polycarbonate; PC)、ポリアリレート(polyarylate; PAR)等で形成された樹脂シートや、ガラス基板でもよい。第１導電層３２を形成する材料には、ＩＴＯの他、ＺｎＯやナノＡｇ粒子が分散されたペースト等を用いることができる。  
【００４１】
第１導電層３２上に、第１接着層３３を形成する。第１接着層３３は、透明有機導電膜材料であるＰＥＤＯＴ／ＰＳＳ(ポリ３，４エチレンジオキシチオフェンポリスチレンサルフォネート、poly (3,4-ethylene dioxythiophene) poly (styrene sulfonate))の１．５％以下水溶液とプロピレングリコールを、１：１で混合した混合液を、第１導電層３２上にスピンコートで塗布し、厚さ約３μｍに形成することができる。混合比は１：１に限らない。透明有機導電膜材料としては、ＰＥＤＯＴ／ＰＳＳの他、例えば、ポリアセチレン、ポリアニリン等の導電性高分子を使用することができる。溶媒はプロピレングリコールに限らず、エチレングリコールやその他の多価アルコール、フェノール化合物、ケトン化合物、更に、それらの混合溶液等、水和性があり、粘度を高める効果のあるものを使用できる。
【００４２】
図２Ｑを参照する。ＬＥＤ素子１０が配列したＵＶシート２５（図２Ｏ参照）の、素子１０側を第１接着層３３に押し当てる。ＬＥＤ素子１０は、第１接着層３３内に押し込まれる。８０℃で３０分間、軽く保持し、第１接着層３３を乾燥させる。なお、第１接着層３３は導電性を有するため、ＬＥＤ素子１０のｐ側電極１７、２１は、第１導電層３２と電気的に接続される。
【００４３】
図２Ｒを参照する。ＵＶシート２５にＵＶ光を照射し、ＵＶシート２５を剥離する。図２Ｑ及び図２Ｒに示す工程によって、ＬＥＤ素子１０が転写され、第１基板に付着される。    
【００４４】
図２Ｓを参照する。第１接着層３３表面の非導電化処理（導電性を絶縁性に変える化学的処理）を行う。具体的には、処理液（導電性を失わせる処理剤）として、たとえばＰＥＤＯＴ／ＰＳＳの化学処理液、一例としてヘレウス株式会社の Ｃｌｅｖｉｏｓ Ｅｔｃｈ を用い、第１接着層３３の表面改質を行う。Ｃｌｅｖｉｏｓ Ｅｔｃｈ が接触した第１接着層３３部分は、結合基が変わることで非導電性に変化する。なお、第１接着層３３は、Ｃｌｅｖｉｏｓ Ｅｔｃｈ によりエッチングされるわけではない。ＰＥＤＯＴ／ＰＳＳの場合、ＰＳＳがＰＥＤＯＴのドーピング剤として作用し、ＰＥＤＯＴのπ結合からπ電子を引き抜くことで導電性を発現する。上記の非導電化する化学処理液は、結合基を組み替えることで、ドーピング効果を失わせる働きをするものである。その他の例として、ポリアセチレン、ポリアニリン等の導電性高分子を第１接着層として使用した場合も、同様にπ結合が導電性発現のポイントとなっているが、適宜、ドーピング効果を失わせる薬液で処理することで非導電化させることができる。
【００４５】
第１接着層３３の非導電化処理により、第１接着層３３の導電性領域３３Ａ表面上に非導電性領域３３Ｂが形成される。また、Ｃｌｅｖｉｏｓ Ｅｔｃｈ が到達しない領域３３Ａは導電性を保つ。通常の処理では、少なくともＬＥＤ素子１０の直下領域は非導電化されない。ＬＥＤ素子１０のｐ側電極１７、２１は、第１導電層３２と電気的に接続された状態である。
【００４６】
図２Ｔを参照する。アクリル樹脂の角材で構成されるスペーサ２６を準備し、アクリル剤用接着剤で、第１導電性基板上に、ＬＥＤ素子１０を配置した領域を囲むように、接着する。枠状のスペーサ２６は、例えば２ｍｍ角の角材を１辺５ｃｍ程度の四角い枠状に形成したものである。スペーサの材料は非導電性の材料から選択することができる。例えば、ポリエチレンのような熱可塑性の材料をスペーサに用い、加熱してシートの固定することもできる。
【００４７】
図２Ｕを参照する。第１ベース基板同様、ＩＴＯで形成された第２導電層３７が配置されたＰＥＴ等の第２ベース基板３６を準備する。第２ベース基板は、透明で可撓性を有することが必要である。
【００４８】
図２Ｖを参照する。第１導電性基板のスペーサ２６に、アクリル用接着剤を介して、第２ベース基板３６上の第２導電層３７を押し当てて、軽く保持した状態で、１００℃で１０分乾燥させ、２枚のシートを接着する。
【００４９】
第２ベース基板３６に押圧力を印加し、屈曲させて、第２導電層３７をＬＥＤ素子の上側電極に接触させれば、ＬＥＤに電圧を印加でき、両導電層に接続されたＬＥＤ素子を発光させることができる。
【００５０】
以上、実施例に沿って説明したが、本発明はこれらに制限されるものではない。半導体発光素子としてＩｎＡｌＧａＮ系発光ダイオードを用いる場合を説明したが、ＩｎＡｌＧａＡｓ系材料、ＩｎＡｌＧａＰ系材料等を用いた半導体発光ダイオード等を用いることもできる。例示した材料、数値は制限的意味を持たない。その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
【産業上の利用可能性】
【００５１】
実施例による半導体発光装置は、様々な発光装置、例えば、オブジェ、玩具、遊戯機器、装飾品、インテリア等に、押圧した位置から発光する発光シートとして利用可能である。
【符号の説明】
【００５２】
１  第１ベース基板、    ２  第１導電層、    ３  上下電極型発光素子、    
６  スペーサ、    ７  絶縁媒質、    ８  第２ベース基板,    ９  第２導電層、
１０  ＬＥＤ素子、    １１  サファイア基板、    １２  バッファ層、
１３  アンドープ層、    １４  ｎ型層、    １５  活性層、    １６  ｐ型層、
１７  ＩＴＯ膜、    １８  レジスト、    １７  第１ｐ側電極、    ２０  保護膜、
２１  第２ｐ側電極、    ２２  接合剤、    ２３  補強用基板、    ２４  ｎ側電極、
２５  ＵＶシート、    ２６  スペーサ、    ３１  第１ベース基板、    
３２  第１導電層、    ３３  第１接着層、    ３３Ａ  非導電性領域、
３３Ｂ  導電性領域、    ３６  第２ベース基板、    ３７  第２導電層、
３８  第２接着層。
【図１】
2017117921.tif 000003
【図２−１】
2017117921.tif 000004
【図２−２】
2017117921.tif 000005
【図２−３】
2017117921.tif 000006
【図２−４】
2017117921.tif 000007
【図２−５】
2017117921.tif 000008
【図２−６】
2017117921.tif 000009
【図２−７】
2017117921.tif 000010
【図３】
2017117921.tif 000011