(57)【要約】【課題】トランジスタ素子の近傍に配置したロゴスキーコイルを用いて高精度で信頼性の高いデッドタイム補償を実現可能な電流制御装置を提供する。【解決手段】複数のトランジスタ素子を用いて負荷に供給すべき電力を生成する電力変換システムの電流制御装置は、トランジスタ素子（Ｔ１）に流れる出力電流を検出する電流検出部と、電流検出部の検出結果に基づきトランジスタ素子のデッドタイムが補償されたゲート制御信号を生成するデッドタイム補償部と、トランジスタ素子とその出力側の電極配線（Ｂ２）を有する配線基板とを備えている。電流検出部は、前記電極配線と絶縁されたロゴスキーコイル（ＲＣ１）を含み、このロゴスキーコイルが電極配線の周囲を取り囲んだ状態で配線基板と一体的に配置される。【選択図】図１０
2017158407.tif 000002
【特許請求の範囲】
【請求項１】
ゲート制御信号に応じて出力電流が制御される複数のトランジスタ素子を用いて負荷に供給すべき電力を生成する電力変換システムの電流制御装置であって、
前記トランジスタ素子に流れる前記出力電流を検出する電流検出部と、
前記電流検出部の検出結果に基づき、前記トランジスタ素子のデッドタイムが補償された前記ゲート制御信号を生成するデッドタイム補償部と、
少なくとも前記トランジスタ素子が搭載され、前記トランジスタ素子の出力側の電極配線が形成された配線基板と、
を備え、
前記電流検出部は前記電極配線と絶縁されたロゴスキーコイルを含んで構成され、前記ロゴスキーコイルが前記電極配線の周囲を取り囲んだ状態で前記配線基板と一体的に配置されていることを特徴とする電力変換システムの電流制御装置。
【請求項２】
前記複数のトランジスタ素子は、直列に接続された１対のトランジスタ素子を含み、
前記電流検出部及び前記デッドタイム補償部として、前記１対のトランジスタ素子に対応する１対の電流検出部及び１対のデッドタイム補償部がそれぞれ設けられることを特徴とする請求項１に記載の電力変換システムの電流制御装置。
【請求項３】
前記複数のトランジスタ素子は、並列に接続された所定数のトランジスタ素子を含み、
前記電流検出部及び前記デッドタイム補償部として、前記所定数のトランジスタ素子に対応する所定数の電流検出部及び所定数のデッドタイム補償部がそれぞれ設けられることを特徴とする請求項１に記載の電力変換システムの電流制御装置。
【請求項４】
前記ロゴスキーコイルは、前記配線基板に形成された導体パターン及びビア導体を用いて構成されることを特徴とする請求項１から３のいずれか１項に記載の電力変換システムの電流制御装置。
【請求項５】
前記配線基板には前記電極配線が挿入される貫通穴が形成され、前記ロゴスキーコイルが前記貫通穴の周囲を取り囲んで配置されることを特徴とする請求項４に記載の電力変換システムの電流制御装置。
【請求項６】
前記配線基板には前記電極配線の一部である貫通電極が形成され、前記ロゴスキーコイルが前記貫通電極の周囲を取り囲んで配置されることを特徴とする請求項４に記載の電力変換システムの電流制御装置。
【請求項７】
前記電極配線は、前記トランジスタ素子のコレクタ又はエミッタと電気的に接続されていることを特徴とする請求項４に記載の電力変換システムの電流制御装置。
【請求項８】
前記トランジスタ素子と並列に接続されたダイオード素子を備え、前記ダイオード素子のカソードが前記コレクタと接続され、前記ダイオード素子のアノードが前記エミッタと接続されていることを特徴とする請求項７に記載の電力変換システムの電流制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート制御信号に応じて複数のトランジスタ素子の出力電流を制御することにより負荷に供給すべき交流電力を生成する電力変換システムにおける電流制御装置に関するものである。
【背景技術】
【０００２】
モータ等の負荷を駆動するための電力を生成する電力変換システムにおいては、インバータ回路の複数のトランジスタ素子の出力電流を制御するための電流制御装置が設けられている。この種の電流制御装置には、インバータ回路において上下アームを構成する１対のトランジスタ素子の短絡を防止するためのデッドタイムを補償するデッドタイム補償回路が設けられている。
【０００３】
例えば、特許文献１には、インバータ回路の出力電圧を分圧回路により検出し、その検出電圧をΔΣ変調して算出された基本波成分に基づいて補償信号を生成する技術が開示されている。また、特許文献２には、インバータ回路の出力電圧を複数の分圧回路により分圧して得られた検出電圧に基づき、負荷の状態に応じてデッドタイムを補償する技術が開示されている。また、特許文献３には、インバータ回路の出力側に電流検出器を設け、その電流検出信号を用いてデッドタイム補償を行うことで、電流クランプ現象を抑制する技術が開示されている。また、特許文献４には、インバータ回路のスイッチング素子の内部に電流検出端子を設け、その電流検出方向を検出することによりデッドタイムを補償する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−０４７０２１号公報
【特許文献２】特開２０１３−１７６２３８号公報
【特許文献３】特開２００３−１８００８３号公報
【特許文献４】特開２０１１−１９３５４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１、２の技術によれば、いずれもインバータ回路から出力される高電圧を分圧する分圧回路を用いているので、定格電圧が大きく高い抵抗値を有する抵抗素子が必要となり、装置の大型化を招くとともに、抵抗素子の発熱の増加や断線の可能性による信頼性の低下などの問題もある。また、特許文献３の技術によれば、電流検出器として一般的なホール素子を用いる場合、電流の周波数が低い範囲でホール素子の電流変化が小さいため、電流の極性を判別することが困難になるし、ホール素子を含む電流検出器を半導体デバイスの近傍に配置することは、耐熱性や実装スペースの面で不利になる。また、特許文献４の技術によれば、半導体デバイスの内部に電流検出端子を形成するための複雑な製造工程が要求される。また、抵抗素子を介して検出信号を出力する検出回路において、絶縁のための構造が必要となるとともに、抵抗に直流電圧が印加されるので高耐圧抵抗を用いる必要がある。以上のように、従来は、複雑な製造工程が不要で、インバータ回路の素子に特別な特性が要求されず、高精度で信頼性の高いデッドタイム補償を実現可能な技術は提案されていなかった。
【０００６】
本発明はこれらの問題を解決するためになされたものであり、電力変換システムにおいて、複雑な製造工程や装置の大型化を回避しつつ、トランジスタ素子の近傍に配置したロゴスキーコイルを用いて高精度で信頼性の高いデッドタイム補償を行うことができる電流制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、ゲート制御信号に応じて出力電流が制御される複数のトランジスタ素子を用いて負荷に供給すべき電力を生成する電力変換システムの電流制御装置であって、前記トランジスタ素子に流れる前記出力電流を検出する電流検出部と、前記電流検出部の検出結果に基づき、前記トランジスタ素子のデッドタイムが補償された前記ゲート制御信号を生成するデッドタイム補償部と、少なくとも前記トランジスタ素子が搭載され、前記トランジスタ素子の出力側の電極配線が形成された配線基板とを備え、前記電流検出部は前記電極配線と絶縁されたロゴスキーコイルを含んで構成され、前記ロゴスキーコイルが前記電極配線の周囲を取り囲んだ状態で前記配線基板と一体的に配置されていることを特徴としている。
【０００８】
本発明によれば、電力変換システムの配線基板に搭載されたトランジスタ素子の近傍にはロゴスキーコイルが配線基板と一体的に配置され、ロゴスキーコイルがトランジスタ素子の電極配線の周囲を取り囲んでいるので、絶縁型の電流検出部として機能する。そして、デッドタイム補償部により、電流検出部の検出結果を用いてゲート制御信号が生成され、それによりトランジスタ素子の電流が制御される。従って、配線基板に対し、部品であるロゴスキーコイルを取り付ければ、複雑な製造工程や装置の大型化を回避しつつ、高速かつ高精度にトランジスタ素子のデッドタイムを補償することが可能となる。
【０００９】
前記複数のトランジスタ素子は、直列に接続された１対のトランジスタ素子を含めて構成することができる。この場合、前記電流検出部及び前記デッドタイム補償部として、前記１対のトランジスタ素子に対応する１対の電流検出部及び１対のデッドタイム補償部をそれぞれ設けることが望ましい。
【００１０】
また、前記複数のトランジスタ素子は、並列に接続された所定数のトランジスタ素子を含めて構成することができる。この場合、前記電流検出部及び前記デッドタイム補償部として、前記所定数のトランジスタ素子に対応する所定数の電流検出部及び所定数のデッドタイム補償部をそれぞれ設けることが望ましい。
【００１１】
前記ロゴスキーコイルは、例えば、前記配線基板に形成された導体パターン及びビア導体を用いて構成することができる。この場合、前記配線基板に前記電極配線が挿入される貫通穴を形成し、前記ロゴスキーコイルが前記貫通穴の周囲を取り囲むように配置してもよい。あるいは、前記配線基板に前記電極配線の一部である貫通電極を形成し、前記ロゴスキーコイルが前記貫通電極の周囲を取り囲むように配置してもよい。
【００１２】
前記トランジスタ素子は多様な構造及び配置を採用することができる。例えば、前記電極配線が、前記トランジスタ素子のコレクタ又はエミッタと電気的に接続される構造を採用してもよい。また例えば、前記トランジスタ素子と並列に接続されたダイオード素子を設け、前記ダイオード素子のカソードを前記コレクタと接続し、前記ダイオード素子のアノードを前記エミッタと接続する構造を採用してもよい。
【発明の効果】
【００１３】
以上述べたように、本発明によれば、電力変換システムのスイッチング素子として用いるトランジスタ素子の電極配線を流れる出力電流を検出するため、トランジスタ素子の近傍で配線基板と一体的に配置されたロゴスキーコイルを用いるようにしたので、複雑な製造工程や装置の大型化を回避しつつ、高速かつ高精度に電流検出を行うことができ、それを用いてトランジスタ素子に対するデッドタイム補償の信頼性を高めることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明を適用した実施形態に係る電力変換システムの概略の基本構成を示す図である。
【図２】図１の基本構成のうち、本発明に関連する主要部の具体的な構成例を示す図である。
【図３】図２の主要部のうちの上アーム側の構成部分に関し、電流制御部４による制御時の各部のタイミングチャートである。
【図４】図２の主要部における上アームのトランジスタＴ１を例にとり、ロゴスキーコイルＲＣ１の設置位置を示す図である。
【図５】図４の構成要素のうち、ロゴスキーコイルＲＣ１を除き、トランジスタＴ１、Ｔ２、ダイオードＤ１、Ｄ２及び周辺の電極配線を含む範囲の配線モジュールの構造例を示す図であり、図５（Ａ）が上面図であり、図５（Ｂ）が図５（Ａ）のＡＡ’断面図であり、図５（Ｃ）が図５（Ａ）のＢＢ’断面図である。
【図６】図５（Ａ）のＣＣ’断面図である。
【図７】ロゴスキーコイルＲＣを含む積層体の第１の構造例を示す図であり、図７（Ａ）が平面図であり、図７（Ｂ）が図７（Ａ）のＤＤ’断面図である。
【図８】ロゴスキーコイルＲＣを含む積層体の第２の構造例を示す図であり、図８（Ａ）が平面図であり、図８（Ｂ）が図８（Ａ）のＥＥ’断面図である。
【図９】図７及び図８のロゴスキーコイルＲＣの平面視の構造を拡大して示す図である。
【図１０】図５の配線モジュールに積層体を組み込んで構成される第１の実装形態を示す図である。
【図１１】図５の配線モジュールに積層体を組み込んで構成される第２の実装形態を示す図である。
【図１２】図５の配線モジュールに積層体を組み込んで構成される第３の実装形態を示す図である。
【図１３】図５の配線モジュールに積層体を組み込んで構成される第４の実装形態を示す図である。
【図１４】図５の配線モジュールに積層体を組み込んで構成される第５の実装形態を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明を適用した電力変換システムの電流制御装置に関する一実施形態について、添付図面を参照しながら説明する。ただし、以下に述べる実施形態は本発明の技術思想を適用した形態の例であって、本発明が本実施形態の内容により限定されることはない。
【００１６】
本発明を適用した実施形態に係る電力変換システムの電流制御装置について説明する。図１は、本実施形態の電力変換システムの概略の基本構成を示す図である。図１には、インバータ回路１と、電流検出部２と、モータ３と、電流制御部４と、ゲート駆動部５とが示されている。本実施形態の電力変換システムは、Ｕ相、Ｖ相、Ｗ相からなる３相交流の電力を生成し、それを負荷であるモータ３に供給する機能を有する。
【００１７】
以上の構成において、インバータ回路１は、Ｕ相、Ｖ相、Ｗ相のそれぞれに対応して、直流電圧Ｅとグランドの間に直列接続された１対のトランジスタＴの間の接続点からＵ相、Ｖ相、Ｗ相の電圧を出力し、それぞれの配線を介してモータ３に入力される。一般に、各相の上側のトランジスタＴは上アームに相当し、各相の下側のトランジスタＴは下アームに相当する。トランジスタＴはスイッチング素子として機能し、例えば、ＩＧＢＴ（Insulated Gate Bipolor Transistor）が用いられる。各々のトランジスタＴにはダイオードＤが並列に接続されている。よって、図１のインバータ回路１には、６個のトランジスタＴ及び６個のダイオードＤが含まれる。また、各々のトランジスタＴのゲートには、後述のゲート駆動部５により生成されたゲート駆動電圧が印加される。
【００１８】
電流検出部２は、インバータ回路１のＵ相、Ｖ相、Ｗ相のそれぞれの上下アームを流れる電流を検出し、検出結果を電流制御部４に出力する。本実施形態では、電流検出部２の検出素子として、各トランジスタＴの近傍に配置されたロゴスキーコイルを用いる点が特徴的である。よって、図１では示されないが、電流検出部２は、例えば、図１の６個のトランジスタＴのそれぞれの出力側の電極配線と絶縁されつつ、その周囲を取り囲むように配置された６個のロゴスキーコイルを含む。なお、ロゴスキーコイルの具体的な配置及び構造については後述する。
【００１９】
電流制御部４は、電流検出部２の検出結果に基づいて、インバータ回路１の各トランジスタＴの駆動タイミングを制御する。具体的には、電流制御部４は、上下アームの各トランジスタＴが同時にオンして短絡することを防止するためのデッドタイム補償機能を有している。各トランジスタＴに供給されるゲート駆動電圧による駆動タイミングと実際にトランジスタＴがオンするタイミングには誤差が生じるので、デッドタイム補償機能により、上下アームの各トランジスタＴが同時のオンとならない程度のマージンであるデッドタイムを補償するようにタイミングを制御することにより、確実に短絡を防止することが可能となる。通常、デッドタイムは、トランジスタＴのスイッチング時間よりも長く設定する必要がある。なお、電流制御部４の具体的な構成及び動作については後述する。
【００２０】
ゲート駆動部５は、電流制御部４により制御されるゲート制御信号に基づき、図１の各々のトランジスタＴを駆動してスイッチング制御する。ゲート駆動部５の単位回路は、トランジスタＴとしてＩＧＢＴを用いる場合、その電位関係に整合させるため、例えば、入力側のゲート制御信号を電気的に絶縁するためのフォトカプラを有して構成される。なお、図１には示されないが、一般にインバータ回路１に対する制御に際しては、ＰＷＭ（Pulse Width Modulation）制御に基づく信号パターンが用いられる。
【００２１】
次に、図２及び図３を参照して、図１の基本構成のうち、本発明に関連する主要部の構成及び動作について説明する。図２は、主要部の具体的な構成例を示しており、インバータ回路１に含まれる１つの上下アームの回路部分と、電流検出部２に含まれる１対のロゴスキーコイルＲＣ１、ＲＣ２の部分と、電流制御部４の内部構成と、ゲート駆動部５に含まれる２つのゲート駆動回路１２、２２とを示している。なお、図２は、図１のＵ相に対応する構成部分を例にとって説明するが、以下の説明は、他のＶ相、Ｗ相に関しても共通である。
【００２２】
上アームのトランジスタＴ１は、ゲートに印加されるゲート駆動信号ＧＤ１に応じてスイッチング制御される。同様に、下アームのトランジスタＴ２は、ゲートに印加されるゲート駆動信号ＧＤ２に応じてスイッチング制御される。トランジスタＴ１にはダイオードＤ１が並列に接続され、トランジスタＴ２にはダイオードＤ２が並列に接続され、その間の接続点を介してＵ相の電圧Ｖｕが供給される。トランジスタＴ１、Ｔ２のそれぞれのエミッタ近傍には、電流検出に用いるロゴスキーコイルＲＣ１、ＲＣ２が配置されている。これらのロゴスキーコイルＲＣ１、ＲＣ２は、トランジスタＴ１、Ｔ２の電極配線と絶縁されつつ、その周囲を取り囲むように配置されている。ロゴスキーコイルＲＣ１、ＲＣ２の具体的な構造については後述する。
【００２３】
上アーム側のロゴスキーコイルＲＣ１を介して得られた検出信号Ｉ１は比較回路１３に入力される。比較回路１３では、検出信号Ｉ１と予め設定された電圧値を有する基準電圧Ｖｒｅｆのレベルを比較し、比較結果を検出信号Ｉ１ａとして出力する。すなわち、この検出信号Ｉ１ａは、ロゴスキーコイルＲＣ１による電流変化のタイミングでパルスを発生する信号である。そして、カウンタ１４は、比較回路１３からの検出信号Ｉ１ａを取り込み、ゲート制御信号Ｇ１の立ち上がりタイミングを起点として、検出信号Ｉ１ａにおけるパルスが発生する時点までの時間をカウントする。カウンタ１４は、カウント値ＣＮ１をデッドタイム補償回路１０に送出する。
【００２４】
なお、ロゴスキーコイルＲＣ１を介して得られる検出信号Ｉ１は、実際にはトランジスタＴ１を流れる電流の正又は負の微分信号となるので、比較回路１３の入力段に、正と負の基準電圧Ｖｒｅｆ＋、Ｖｒｅｆ−を入力する２つのコンパレータをそれぞれ設けるとともに、２つのコンパレータの後段に接続される２つのワンショット回路を設けることで、安定なパルス幅を有する検出信号Ｉ１ａを得ることができる。
【００２５】
デッドタイム補償回路１０は、カウンタ１４からのカウント値ＣＮ１に基づき、元信号であるゲート制御信号Ｇ１の変化タイミングを制御し、前述のデッドタイムが補償されたゲート制御信号Ｇ１ａを生成する。このゲート制御信号Ｇ１ａはＡＮＤゲート１１に入力される。ＡＮＤゲート１１には、インバータ回路１の故障状態を示す故障入力ＦＬが入力され、ＡＮＤゲート１１から出力されるゲート制御信号Ｇ１ｂは、故障入力ＦＬがローレベルのときはゲート制御信号Ｇ１ａに一致し、故障入力ＦＬがハイレベルのときは遮断状態となる信号となる。このゲート制御信号Ｇ１ｂは、ゲート駆動回路１２に入力され、これによりゲート駆動回路１２においてトランジスタＴ１のスイッチング制御を行うためのゲート駆動信号ＧＤ１が生成される。
【００２６】
なお、図２において、下アーム側に対応するデッドタイム補償回路２０、ＡＮＤゲート２１、ゲート駆動回路２２、比較回路２３、カウンタ２４については、前述の上アーム側と同様に動作するので、説明を省略する。
【００２７】
ここで、図３は、図２の主要部のうちの上アーム側の構成部分に関し、電流制御部４による制御時の各部のタイミングチャートを示している。図３に示すように、予め設定されたタイミングｔ０でゲート制御信号Ｇ１がハイレベルに立ち上がる。このとき、ゲート制御信号Ｇ１から遅れることなく、ゲート制御信号Ｇ１ａが同位相で変化し、かつゲート制御信号Ｇ１ｂが逆位相で変化する。なお、ゲート制御信号Ｇ１ｂは、ローアクティブとなっている。一方、トランジスタＴ１のゲートに印加されるゲート駆動信号ＧＤ１は、ゲート制御信号Ｇ１から遅れてハイレベルに立ち上がるとともに、更に遅れたタイミングｔ１でコレクタ・エミッタ間の電圧Ｖｃｅがハイレベルからローレベルに立ち下がる。
【００２８】
タイミングｔ０からタイミングｔ１への遅延の要因は、例えば、ゲート駆動回路１２におけるフォトカプラやアンプの動作あるいはトランジスタＴ１の動作に起因するものである。また、トランジスタＴ１としてＩＧＢＴを用いる場合、ゲート抵抗を介して電荷が充電された後にＩＧＢＴがターンオンするため、電圧Ｖｃｅの立ち下がりが遅れる要因となる。また、電圧Ｖｃｅの立ち下がりは、負荷電流の大きさの影響を受ける。
【００２９】
タイミングｔ１で電圧Ｖｃｅが立ち下がると、トランジスタＴ１に通電電流Ｉｒが流れる。これにより、ロゴスキーコイルＲＣ１に正の微分電圧が誘起され、それが検出信号Ｉ１の波形変化として現れる。次いで、比較回路１３による比較結果に応じて、検出信号Ｉ１ａのパルスが発生する。一方、カウンタ１４はゲート制御信号Ｇ１の立ち上がりをトリガとし、所定周波数のクロック数に基づいて、検出信号Ｉ１ａのパルスが入力されるまでの時間をカウントする。これにより、カウンタ１４から出力されるカウント値ＣＮ１がデッドタイム補償回路１０に入力される。デッドタイム補償回路１０では、カウント値ＣＮ１の分周信号に基づく時間Ｔ１だけ、後続のゲート制御信号Ｇ１ｎの立ち上がりタイミングｔ０ｎを進めるように制御する。その結果、インバータ回路１で問題となるデッドタイムを補償することができ、トランジスタＴ１を理想的なタイミングでターンオンさせることが可能となる。
【００３０】
次に、タイミングｔ０から所定時間が経過したタイミングｔ２でゲート制御信号Ｇ１がローレベルに立ち下がると、タイミングｔ２からタイミングｔ３にかけて、ゲート制御信号Ｇ１ａ、ゲート制御信号Ｇ１ｂ、ゲート駆動信号ＧＤ１、電圧Ｖｃｅ、通常電流Ｉｒは、ゲート制御信号Ｇ１の立ち上がり時のタイミングｔ０からタイミングｔ１までとは逆方向の変化をし、いずれも元の状態に戻る。これにより、ロゴスキーコイルＲＣ１に負の微分電圧が誘起され、それが検出信号Ｉ１の波形変化として現れるとともに、比較回路１３からの検出信号Ｉ１ａのパルスが発生する。一方、カウンタ１４はゲート制御信号Ｇ１の立ち下がりをトリガとし、前述と同様、検出信号Ｉ１ａのパルスが入力されるまでの時間をカウントし、そのカウント値ＣＮ１がデッドタイム補償回路１０に入力される。デッドタイム補償回路１０では、カウント値ＣＮ１の分周信号に基づく時間Ｔ２だけ、後続のゲート制御信号Ｇ１ｎの立ち下がりタイミングｔ２ｎを進めるように制御する。その結果、前述と同様、デッドタイムを補償することができ、トランジスタＴ１を理想的なタイミングでターンオフさせることが可能となる。
【００３１】
上記の図２の構成においては、上下アームの各々に１個ずつのトランジスタＴ１又はＴ２を設けていたが、トランジスタＴ１又はＴ２を複数個並列に接続する構成を採用してもよい。すなわち、上下アームのＮ対（計２Ｎ個）のトランジスタＴ１、Ｔ２を並列に接続し、それぞれの出力電流を合成した電流を負荷に供給することができる。この場合、複数のトランジスタＴ１、Ｔ２の動作にバラツキが発生すると電流バランスが崩れ、特定のトランジスタＴ１、Ｔ２に負担がかかって素子破壊につながる可能性がある。よって、このような構成においては、Ｎ対のトランジスタＴ１、Ｔ２に対応して、図２の構成をＮ組並列に配置すること望ましい。これにより、トランジスタＴ１、Ｔ２のそれぞれにバラツキがある場合であっても、個々のデッドタイムを確実に補償することができる。
【００３２】
また、ロゴスキーコイルＲＣ１、ＲＣ２は、図２の故障入力ＦＬを生成するための電流検出部２にも利用することができる。この場合、図２の構成のうち、デッドタイム補償回路１０、２０の各々をＲＳラッチに置き換えるとともに、一方の比較回路１３に下アーム側のロゴスキーコイルＲＣ２を接続し、他方の比較回路２３に上アーム側のロゴスキーコイルＲＣ１を接続する構成とすればよい。これにより、ゲート制御信号Ｇ１ａ、Ｇ２ａをハイレベルに制御する期間に他方のアーム側で電流が検出されたとき、それを異常状態として検知する故障入力ＦＬを生成することで遮断状態に制御することができる。
【００３３】
次に、図２の主要部のうち１対のトランジスタＴ１、Ｔ２及び１対のロゴスキーコイルＲＣ１、ＲＣ２に着目し、実装上の観点から構造と配置について説明する。図４は、上アームのトランジスタＴ１を例にとり、ロゴスキーコイルＲＣ１の設置位置を示している。すなわち、図４に示すように、ロゴスキーコイルＲＣ１の設置位置として、トランジスタＴ１の近傍における５通りの位置Ｐ１〜Ｐ５を挙げることができる。位置Ｐ１、Ｐ２はトランジスタＴ１のコレクタ近傍であり、位置Ｐ３、Ｐ４はトランジスタＴ１のエミッタ近傍であり、位置Ｐ５はＵ相の電力を供給する出力配線の近傍である。また、ダイオードＤ１との位置関係により、位置Ｐ１、Ｐ４は電流が双方向に流れる可能性があり、位置Ｐ２、Ｐ３は電流が一方向にのみ流れ、位置Ｐ５は上下アームの動作に応じて電流が双方向に流れる可能性がある。なお、下アームのトランジスタＴ２及びロゴスキーコイルＲＣ２についても同様であるので、図示と説明を省略する。
【００３４】
本実施形態で用いるロゴスキーコイルＲＣ１は、位置Ｐ１〜Ｐ５のうち、特に、位置Ｐ２又はＰ３に設置することが望ましい。この場合、ロゴスキーコイルＲＣ１は一方向の電流変化を検知すればよく、トランジスタＴ１の電極配線に十分近接しつつ周囲を取り囲む構造を容易に実現可能であるからである。なお、トランジスタＴ１に並列接続されるダイオードＤ１は、独立した部品を用いる場合に加え、トランジスタＴ１内部の寄生素子として存在するケースがある。この場合、図４の位置Ｐ１、Ｐ４が想定され、出力配線の電位が上下アームに印加される直流電圧を過渡的に超える状態になり得るが、直流電圧の変化率と電流の方向を比較することで、トランジスタＴ１に流れる電流を判別することができる。
【００３５】
次に、図５〜図１４を用いて、本実施形態の主要部の実装構造について説明する。図５及び図６は、図４の構成要素のうち、ロゴスキーコイルＲＣ１を除き、トランジスタＴ１、Ｔ２、ダイオードＤ１、Ｄ２及び周辺の電極配線を含む範囲の配線モジュールの構造例を示している。図５（Ａ）は、上記配線モジュールを上方から見た上面図を示している。また、図５（Ｂ）は図５（Ａ）のＡＡ’断面図を示し、図５（Ｃ）は図５（Ａ）のＢＢ’断面図を示し、図６は図５（Ａ）のＣＣ’断面図を示している。
【００３６】
図５（Ａ）に示すように、配線モジュールの全体は矩形状の放熱基板３０の上部に構成され、放熱基板３０の直上に電極パターン３１が形成されている。電極パターン３１には、各部の機能に応じて、配線ＬＰ、ＬＮと、パッドＰＤ１、ＰＤ２と、ゲート側の電極Ｅ１、Ｅ２と、出力側の電極Ｅ３とが含まれる。パッドＰＤ１、ＰＤ２の上部には、半導体チップ群としてトランジスタＴ１、Ｔ２及びダイオードＤ１、Ｄ２がそれぞれ実装され、半田等の接合材を用いて電極パターン３１と接合されている。このうち、トランジスタＴ１及びダイオードＤ１は電極Ｅ１の上部に位置し、トランジスタＴ２及びダイオードＤ２は電極Ｅ２の上部に位置する。なお、トランジスタＴ１、Ｔ２は、下部表面がコレクタ側に対応し、上部表面がエミッタ側に対応する。また、ダイオードＤ１、Ｄ２は、下部表面がカソード側に対応し、上部表面がアノード側に対応する。電極Ｅ１、Ｅ２は、ワイヤボンディングＷ１、Ｗ２を介して、トランジスタＴ１、Ｔ２のゲート端子にそれぞれ接続されている。
【００３７】
前述の半導体チップ群の上部には４つのバスバーＢ１、Ｂ２、Ｂ３、Ｂ４が設けられている。これらのバスバーＢ１〜Ｂ４は、導電性を有するＣｕ等の金属薄板材により形成される。バスバーＢ１は配線ＬＰと電極Ｅ１に接合され、バスバーＢ２はトランジスタＴ１、ダイオードＤ１、電極Ｅ２に接合され、バスバーＢ３はトランジスタＴ２、ダイオードＤ２、配線ＬＮに接合され、バスバーＢ４は電極Ｅ２と電極Ｅ３に接合され、いずれも図４の電気的接続を担う。バスバーＢ１〜Ｂ４と半導体チップ群及び電極パターン３１との接合は、例えば、超音波接合や半田付けが用いられる。なお、Ｃｕを用いたバスバーＢ１〜Ｂ４は配線抵抗の低減に有利であるが、他の手段として、Ａｌワイヤボンディングやリボンテープなどに置き換えてもよい。
【００３８】
次に、図５及び図６の配線モジュールに組み込まれるロゴスキーコイルＲＣの積層体について説明する。なお。２つのロゴスキーコイルＲＣ１、ＲＣ２は共通の積層体を用いて構成できるので、ロゴスキーコイルＲＣについての説明は両者について共通である。図７は、ロゴスキーコイルＲＣを含む積層体の第１の構造例を示しており、図７（Ａ）が平面図であり、図７（Ｂ）が図７（Ａ）のＤＤ’断面図である。第１の構造例は、絶縁層４０ａと導体層４０ｂを交互に積層した積層基板４０を用いて構成され、積層基板４０の内層には、導体層４０ｂの導体パターンと絶縁層４０ａを貫くビア導体とによりロゴスキーコイルＲＣが形成されている。
【００３９】
図７（Ａ）に示すように、積層基板４０の中央に平面視で矩形の貫通穴４１が形成され、その周囲をロゴスキーコイルＲＣが環状に取り囲む配置となっている。なお、貫通穴４１は矩形に限らず平面視で円形やそれ以外の多様な形状で形成することができる。積層基板４０としては、絶縁性を保持可能であれば多様な材料を用いることができ、例えば、ガラス繊維を織り交ぜた樹脂であるＦＲ４、ポリイミド樹脂、セラミック材料等を用いることができる。なお、実際の積層基板４０は薄い板状であるが、図７（Ｂ）では相対的な厚さが大きく表示されている。導体パターン及びビア導体としては、積層基板４０に樹脂材料を用いる場合は、例えばＣｕを用いることができ、積層基板４０にセラミック材料を用いる場合は、ＨＴＣＣに対してはＷやＭｏを用い、かつＬＴＣＣに対してはＣｕを用いることが好ましい。
【００４０】
また、図８は、ロゴスキーコイルＲＣを含む積層体の第２の構造例を示しており、図８（Ａ）が平面図であり、図８（Ｂ）が図８（Ａ）のＥＥ’断面図である。第２の構造例の大部分は第１の構造例と共通であるが、貫通穴４１を設けずに、同様の位置に積層基板４０を貫く貫通電極４２を埋め込んだ点が異なる。この貫通電極４２は半田やバンプなどの接合層４２ａ（図１４）を介してトランジスタＴ１又はＴ２の電極配線に接続され、導通電流が流れる電流経路となる。第２の構造例におけるロゴスキーコイルＲＣの動作に関しては、第１の構造例と同様である。なお、貫通電極４２は、複数のビア導体（ビアアレイ）を用いて構成してもよい。
【００４１】
ここで、図９は、図７及び図８のロゴスキーコイルＲＣの平面視の構造を拡大して示している。ロゴスキーコイルＲＣは、トロイダルコイル状の巻線Ｌａと、断面内で巻線部Ｌａの中央を通る戻り線Ｌｂとにより構成され、ロゴスキーコイルＲＣの両端が１対の起動取り出し用パッド４３に接続されている。戻り線Ｌｂは、平面視で略円形の導体パターンにより形成される。巻線部Ｌａは、戻り線Ｌｂの下層側及び上層側の導体パターンＰをビア導体Ｖで順次接続することにより、トロイダルコイルのパターンを構成する。ビア導体Ｖは、戻り線Ｌａの内周側と外周側とに交互に配置される。１対の起電力取り出し用パッド４３は１対の導体パターンＰを介して１対のビア導体Ｖに接続される。このような構成により、一方の起電力取り出し用パッド４３から巻線部Ｌａを経由して１周した後、戻り線Ｌｂで折り返して再び１周して他方の起電力取り出し用パッド４３に至る電気的経路が形成される。
【００４２】
次に、図５の配線モジュールに図７又は図８の積層体を組み込んで構成される実装形態について説明する。以下では、図５（Ｂ）の断面図において図７又は図８の積層体を組み込む位置がそれぞれ異なる実装形態の複数の例を示す。図１０は第１の実装形態を示しており、ロゴスキーコイルＲＣ１が形成された積層基板４０（図７）はトランジスタＴ１の近傍に取り付けられ、その上部のバスバーＢ２の電極部分が貫通穴４１を通るように配置される。第１の実装形態におけるロゴスキーコイルＲＣ１の設置位置は、図４の位置Ｐ３に相当する。積層基板４０の取り付けには、例えば、バスバーＢ２上に塗布された絶縁性の接着剤が用いられる。また、ロゴスキーコイルＲＣ１の起電力は、積層基板４０の上部の起電力取り出し用パッド４３に接合されたリードＬを介して取り出すことができる。
【００４３】
図１１は第２の実装形態を示しており、ロゴスキーコイルＲＣ１が形成された積層基板４０（図７）は、バスバーＢ２のうちトランジスタＴ１及びダイオードＤ１の両方の電極部分が貫通穴４１を通るように配置される。第２の実装形態におけるロゴスキーコイルＲＣ１の設置位置は、図４の位置Ｐ４に相当し、貫通穴４１を第１の実装形態よりも大きいサイズで形成する必要がある。
【００４４】
図１２は第３の実装形態を示しており、電極パターン３１の電極Ｅ１の上部には、トランジスタＴ１の直下の電極Ｅ１ａとダイオードＤ１の直下の電極Ｅ１ｂがそれぞれ形成され、ロゴスキーコイルＲＣ１が形成された積層基板４０（図７）は、一方の電極Ｅ１ａが貫通穴４１を通るように配置される。第３の実装形態におけるロゴスキーコイルＲＣ１の設置位置は、図４の位置Ｐ２に相当する。
【００４５】
図１３は第４の実装形態を示しており、図１２と同様の電極Ｅ１ａ、電極Ｅ１ｂがそれぞれ形成され、ロゴスキーコイルＲＣ１が形成された積層基板４０（図７）は、両方の電極Ｅ１ａ、Ｅ１ｂが貫通穴４１を通るように配置される。第４の実装形態におけるロゴスキーコイルＲＣ１の設置位置は、図４の位置Ｐ１に相当する。
【００４６】
図１４は、第５の実装形態を示している。前述の第１〜第４の実装形態は図５の配線モジュールに図７の積層基板４０を組み込む場合を示したが、第５の実装形態は図５の配線モジュールに図８の積層基板４０を組み込む場合の例である。すわなち、図１４に示すように、ロゴスキーコイルＲＣ１が形成された積層基板４０（図８）は、中央の貫通電極４２が上下に突出し、下方のトランジスタＴ１のエミッタと上方のバスバーＢ２とが貫通電極４２及び接合層４２ａを介して電気的に接続されるように配置される。第５の実装形態におけるロゴスキーコイルＲＣ１の設置位置は、第１の実装形態と同様、図４の位置Ｐ３に相当する。なお、貫通電極４２とトランジスタＴとの電気的接続には、半田、焼結体、バンプなどの接合方法を適用することができる。
【００４７】
以上説明したように、電力変換システムにおいて、本発明に係る電流制御装置を適用することにより、トランジスタＴ１、Ｔ２の電極配線の周囲を取り囲むロゴスキーコイルＲＣ１、ＲＣ２をそれぞれ配線モジュールと一体的に配置したので、トランジスタＴ１、Ｔ２に特別な検出端子を形成するなどの複雑な製造工程が不要となり、かつ、実装スペースも小さくて済むので配線モジュールを含む装置全体の大型化を避けつつ、トランジスタＴ１、Ｔ２に対する有効なデッドタイム補償を実現可能となる。また、トランジスタＴ１、Ｔ２の近傍に絶縁型のロゴスキーコイルＲＣ１、ＲＣ２がそれぞれ配置されるので、伝送損失が少なく、ホール素子等と比べても電流変化を安定的に検出し、高精度で信頼性が高いデッドタイム補償を実現可能となる。
【００４８】
以上、上記実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で多様な変更を施すことができる。例えば、図１及び図２の構成や図５〜図９の構造については、本発明と同様の作用効果を奏する限り、上記実施形態の内容には限定されず、多様な構成及び構造を採用することができる。また、本発明の電力制御装置を具備する電力変換システムは、３相（Ｕ相、Ｖ相、Ｗ相）交流の用途に限られず、単相や複層の電力を供給する多様な用途に適用可能である。その他の点についても上記実施形態により本発明の内容が限定されるものではなく、本発明の作用効果を得られる限り、上記実施形態に開示した内容には限定されることなく適宜に変更可能である。
【符号の説明】
【００４９】
１…インバータ回路
２…電流検出部
３…モータ
４…電流制御部
５…ゲート駆動部
１０、２０…デッドタイム補償回路
１１、２１…ＡＮＤゲート
１２、２２…ゲート駆動回路
１３、２３…比較回路
１４、２４…カウンタ
３０…放熱基板
３１…電極パターン
４０…積層基板
４０ａ…絶縁層
４０ｂ…導体層
４１…貫通穴
４２…貫通電極
４３…起電力取り出し用パッド
Ｔ１、Ｔ２…トランジスタ
Ｄ１、Ｄ２…ダイオード
ＲＣ、ＲＣ１、ＲＣ２…ロゴスキーコイル
Ｌ…リード
Ｗ１…ワイヤボンディング
【図１】
2017158407.tif 000003
【図２】
2017158407.tif 000004
【図３】
2017158407.tif 000005
【図４】
2017158407.tif 000006
【図５】
2017158407.tif 000007
【図６】
2017158407.tif 000008
【図７】
2017158407.tif 000009
【図８】
2017158407.tif 000010
【図９】
2017158407.tif 000011
【図１０】
2017158407.tif 000012
【図１１】
2017158407.tif 000013
【図１２】
2017158407.tif 000014
【図１３】
2017158407.tif 000015
【図１４】
2017158407.tif 000016