(57)【要約】      （修正有）【課題】蓋の開閉動作に連動して電源をオン／オフする機能と、所定期間に亘って操作がされない場合に電源を自動的にオフする機能とを好適に両立させる電源制御回路を提供する。【解決手段】電源制御回路４１は、蓋の開放中に、ラッチ回路８４から第１状態の信号が出力された場合には、その信号に基づいて、主制御部への電力供給をオフにする。その一方で、電源制御回路４１は、主制御部への電力供給がオフである場合に、ラッチ回路８４から第２状態の信号が出力された場合、その信号に基づいて、主制御部への電力供給をオンにする。蓋の開放中に、所定時間に亘って操作がされないことに応じて主制御部への電力供給がオフにされた後も、第２スイッチ２１を操作することでラッチ回路８４から第２状態の信号が出力され、開放中の蓋を一旦閉鎖させる操作を行うことなく、主制御部への電力供給をオンにできる。【選択図】図４
2017032640.tif 000002
【特許請求の範囲】
【請求項１】
電力により動作する制御プロセッサを含む主制御部と、
開閉可能な蓋と、
前記蓋の開閉動作に応じて、前記主制御部への電力供給をオンまたはオフにするための信号を出力する第１スイッチと、
前記蓋の開閉動作とは無関係の操作に応じて、前記主制御部への電力供給をオンにするための信号を出力する第２スイッチと、
前記主制御部への電力供給がオンである場合に、所定時間に亘って操作がされないことを条件として当該主制御部への電力供給をオフにするための信号を出力する第３スイッチと、
前記主制御部への電力供給がオフである場合に前記蓋が開放されたことに応じて前記第１スイッチから出力された信号に基づき前記主制御部への電力供給をオンする電源制御回路と、
前記第３スイッチから出力された信号に基づき前記主制御部への電力供給がオフにされた場合に、前記主制御部への電力供給をオフにするための第１状態の信号を保持する一方で、前記第２スイッチが操作されたことで、当該第２スイッチから前記主制御部への電力供給をオンにするための信号が出力された場合、前記第１状態の信号に換えて、前記主制御部への電力供給をオンにするための第２状態の信号を保持するラッチ回路と、を備え、
前記電源制御回路は、前記蓋の開放中に、前記ラッチ回路から前記第１状態の信号が出力された場合、当該第１状態の信号に基づいて、前記主制御部への電力供給をオフにする一方で、前記主制御部への電力供給がオフである場合に、前記ラッチ回路から前記第２状態の信号が出力された場合、当該第２状態の信号に基づいて、前記主制御部への電力供給をオンにすることを特徴とする、電子楽器の電源制御装置。
【請求項２】
前記第２スイッチは、前記蓋の開閉動作とは無関係の操作に応じて、前記主制御部への電力供給をオフにするための信号を出力し、
前記主制御部は、揮発性のメモリと、不揮発性のメモリとをさらに含み、
前記制御プロセッサは、前記主制御部への電力供給がオンである状態での前記蓋の閉鎖または前記第２スイッチの操作に応じて前記第１スイッチまたは前記第２スイッチから前記主制御部への電力供給をオフにするための信号が出力された場合、前記主制御部への電力供給をオフにするための信号の出力を、前記揮発性のメモリの内容を前記不揮発性のメモリに記憶するための期間だけ遅延させる遅延処理を実行し、
前記電源制御回路は、前記制御プロセッサから前記主制御部への電力供給をオフにするための信号が出力されたことに応じて、前記主制御部への電力供給をオフにすることを特徴とする、請求項１記載の電源制御装置。
【請求項３】
前記制御プロセッサは、前記遅延処理が実行される間、前記主制御部への電力供給のオフを無効化する信号を出力する第１の出力処理を実行し、
前記蓋が閉鎖されたことに応じて前記第１スイッチから出力された、前記主制御部への電力供給をオフにするための信号を、前記第１の出力処理により前記信号が出力されている間に亘って無効化する第１の無効回路を備えていることを特徴とする請求項２記載の電源制御装置。
【請求項４】
前記第２スイッチは、前記蓋の開閉動作とは無関係の操作に応じて、前記主制御部への電力供給をオフにするための信号を出力し、
前記制御プロセッサは、前記主制御部への電力供給がオンである状態での前記第２スイッチの操作に応じて前記第２スイッチから前記主制御部への電力供給をオフにするための信号が出力された場合、前記遅延処理の実行後に、前記主制御部への電力供給をオフにするための信号を前記ラッチ回路に出力する第２の出力処理を実行することを特徴とする請求項２または３に記載の電源制御装置。
【請求項５】
前記第２スイッチは、前記蓋が閉鎖された状態で当該蓋によって覆われ、前記蓋が開放された状態で露出するスイッチであり、
前記蓋が閉鎖されている場合に、前記第２スイッチが操作されたことで当該第２スイッチからから出力された信号を無効化する第２の無効回路を備えていることを特徴とする請求項１から４のいずれかに記載の電源制御装置。
【請求項６】
前記第２スイッチは、アンラッチ型のスイッチであることを特徴とする請求項１から５のいずれかに記載の電源制御装置。
【請求項７】
前記電子楽器は、鍵盤を有する電子鍵盤楽器であり、
前記蓋は、閉鎖された状態で前記鍵盤を覆い、開放された状態で前記鍵盤を露出させる鍵盤蓋であることを特徴とする請求項１から６のいずれかに記載の電源制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子楽器の電源制御装置に関し、電子楽器の蓋の開閉動作に連動して電源をオン／オフする機能と、所定期間に亘って操作がされない場合に電源を自動的にオフする機能とを好適に両立させる電源制御装置に関する。
【背景技術】
【０００２】
特許文献１には、鍵盤を覆う蓋（以下、「鍵盤蓋」と称す）の開閉動作に応じて電源をオンとオフとが切り替えられる電子鍵盤楽器が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許４９６２１４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、一定期間に亘り操作がされない場合に電源を自動的にオフする機能（以下、この機能を「自動電源オフ機能」と称す）は考慮されていない。鍵盤蓋の開閉動作で電源をオン／オフする電子楽器に、自動電源オフ機能を搭載した場合、鍵盤蓋の開放中に自動電源オフ機能による電源オフが生じたときには、電源を再度オンにするためには、開放中の鍵盤蓋を一旦閉じてから再度開く操作が必要となる。しかしながら、鍵盤蓋を閉じるという操作を行う分、手間がかかるとともに、操作としてスマートでない。
【０００５】
本発明は、上述した事情を解決するためになされたものであり、電子楽器の蓋の開閉動作に連動して電源をオン／オフする機能と、自動電源オフ機能とを好適に両立させる電源制御装置を提供することを目的としている。
【課題を解決するための手段および発明の効果】
【０００６】
この目的を達成するために、請求項１記載の電源制御装置によれば、電力により動作する制御プロセッサを含む主制御部への電力供給がオフである場合、電源制御回路は、蓋が開放されたことに応じて第１スイッチから出力された信号に基づき主制御部への電力供給をオンにする。ラッチ回路は、主制御部への電力供給がオンである場合に、所定時間に亘って操作がされないことに応じて第３スイッチから出力された信号に基づき主制御部への電力供給がオフにされた場合、主制御部への電力供給をオフにするための第１状態の信号を保持する。その一方で、ラッチ回路は、第２スイッチが操作されたことで、当該第２スイッチから主制御部への電力供給をオンにするための信号が出力された場合には、第１状態の信号に換えて、主制御部への電力供給をオンにするための第２状態の信号を保持する。
【０００７】
電源制御回路は、蓋の開放中に、ラッチ回路から第１状態の信号が出力された場合には、当該第１状態の信号に基づいて、主制御部への電力供給をオフにする。その一方で、電源制御回路は、主制御部への電力供給がオフである場合に、ラッチ回路から第２状態の信号が出力された場合、当該第２状態の信号に基づいて、主制御部への電力供給をオンにする。
【０００８】
よって、蓋の開放中に、所定時間に亘って操作がされないことに応じて主制御部への電力供給がオフにされた後も、第２スイッチを操作することでラッチ回路から第２状態の信号が出力されるので、開放中の蓋を一旦閉鎖させる操作を行うことなく、主制御部への電力供給をオンにすることができる。これにより、電子楽器の蓋の開閉動作に連動して電源をオン／オフする機能と、自動電源オフ機能とを好適に両立させることができる。
【０００９】
請求項２記載の電源制御装置によれば、請求項１が奏する効果に加え、次の効果を奏する。制御プロセッサは、主制御部への電力供給がオンである状態での蓋の閉鎖または第２スイッチの操作に応じて第１スイッチまたは第２スイッチから主制御部への電力供給をオフにするための信号が出力された場合に、主制御部への電力供給をオフにするための信号の出力を、主制御部が有する揮発性のメモリの内容を、当該主制御部が有する不揮発性のメモリに記憶するための期間だけ遅延させる遅延処理を実行する。そして、電源制御回路は、制御プロセッサから主制御部への電力供給をオフにするための信号が出力されたことに応じて、主制御部への電力供給をオフにする。よって、第１スイッチまたは第２スイッチから信号が出力されたことに応じて主制御部への電力供給が即座にオフにされて揮発性メモリに記憶されている内容が失われることを防止できる。
【００１０】
請求項３記載の電源制御装置によれば、請求項２が奏する効果に加え、次の効果を奏する。制御プロセッサは、遅延処理が実行される間、主制御部への電力供給のオフを無効化する信号を出力する第１の出力処理を実行する。第１の無効回路は、蓋が閉鎖されたことに応じて第１スイッチから出力された、主制御部への電力供給をオフにするための信号を、第１の出力処理により信号が出力されている間に亘って無効化する。よって、蓋が閉鎖されてから、主制御部への電力供給がオフされるまでの時期を、遅延期間の分だけ遅らせることができる。これにより、第１スイッチから信号が出力されたことに応じて主制御部への電力供給が即座にオフにされて揮発性メモリに記憶されている内容が失われることを防止できる。
【００１１】
請求項４記載の電源制御装置によれば、請求項２または３が奏する効果に加え、次の効果を奏する。制御プロセッサは、主制御部への電力供給がオンである状態での第２スイッチの操作に応じて第２スイッチから主制御部への電力供給をオフにするための信号が出力された場合、遅延処理の実行後に、主制御部への電力供給をオフにするための信号をラッチ回路に出力する第２の出力処理を実行する。よって、第２スイッチが操作されてから、ラッチ回路から第１状態の信号が出力されて主制御部への電力供給がオフにされるまでの時期を、遅延期間の分だけ遅らせることができる。これにより、第２スイッチから信号が出力されたことに応じて主制御部への電力供給が即座にオフにされて揮発性メモリに記憶されている内容が失われることを防止できる。
【００１２】
請求項５記載の電源制御装置によれば、請求項１から４のいずれかが奏する効果に加え、次の効果を奏する。第２スイッチは、蓋が閉鎖された状態で当該蓋によって覆われ、当該蓋が開放された状態で露出するスイッチである。第２の無効回路は、蓋が閉鎖されている場合に、第２スイッチが操作されたことで当該第２スイッチからから出力された信号を無効化する。よって、蓋が閉じられている状態において、第２スイッチが意図せずに操作された状況が生じたとしても、それによって主制御部への電力供給がオンになることを防止できる。
【００１３】
請求項６記載の電源制御装置によれば、請求項１から５のいずれかが奏する効果に加え、次の効果を奏する。第２スイッチは、アンラッチ型のスイッチであるので、蓋の開放中に、所定時間に亘って操作がされないことに応じて主制御部への電力供給がオフになった場合に、第２スイッチを一回操作してオフの状態に戻した後に、再度オンの状態となるよう操作する必要がない。よって、電子楽器をスマートに起動させることができる。
【００１４】
請求項７記載の電源制御装置によれば、請求項１から６のいずれかが奏する効果に加え、次の効果を奏する。蓋は、閉鎖された状態で鍵盤を覆い、開放された状態で鍵盤を露出させる鍵盤蓋であるので、鍵盤を使用するために鍵盤蓋を開ける動作で主制御部への電力供給をオンにすることができる。よって、電子鍵盤楽器をスマートに起動させることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態における電源制御装置が適用される電子鍵盤楽器の斜視図である。
【図２】楽器本体の内部構成を示す図である。
【図３】電子鍵盤楽器の電気的構成を示すブロック図である。
【図４】電源制御部による電源制御を説明するためのブロック図である。
【図５】電源制御部による電源制御を説明するためのブロック図である。
【図６】電源制御部による電源制御を説明するためのブロック図である。
【図７】電源制御部による電源制御を説明するためのブロック図である。
【図８】電源制御部による電源制御を説明するためのブロック図である。
【図９】電源制御部による電源制御を説明するためのブロック図である。
【図１０】電源制御部による電源制御を説明するためのブロック図である。
【図１１】電源制御部による電源制御を説明するためのブロック図である。
【図１２】ＣＰＵが実行する電源制御処理を示すフローチャートである。
【発明を実施するための形態】
【００１６】
以下、本発明の好ましい実施形態について、添付図面を参照して説明する。図１は、本発明の一実施形態における電源制御装置が適用される電子鍵盤楽器１の斜視図である。図１に示すように、電子鍵盤楽器１は、楽器本体２と、その楽器本体２を支持する脚部３とから構成される。なお、鍵盤楽器１の左右方向は奏者からみた方向を基準とし、前後方向については、鍵盤楽器１の奏者側を「前方」とする。
【００１７】
楽器本体２は、脚部３に支持される棚４（図２参照）と、棚４の両側に立設される側板５と、側板５に架設される天板６と、天板６の前方側に垂設される前板７と、天板６の後方側に垂設される背板８（図２参照）と、前板７の下方に配設される鍵盤蓋９とから主に構成される。
【００１８】
鍵盤蓋９は、閉状態において、略水平に左右の側板５に亘って配設され、それにより、白鍵１０ａと黒鍵１０ｂとから構成される鍵盤１０などを覆う。鍵盤蓋９は、前板７側にスライドさせることで楽器本体２の内部空間３０（図２参照）に収容できる。これにより、閉状態の鍵盤蓋９を開くことができる。鍵盤蓋９が、本発明の蓋に相当する。
【００１９】
なお、図１の電子鍵盤楽器１は、鍵盤蓋９が開状態にある場合を示す。鍵盤蓋９は、開状態において、鍵盤１０と、鍵盤１０の左右両側に設けられた拍子木１１と、操作パネル２５とを露出させる。ユーザは、鍵盤蓋９を開くことで露出された鍵盤１０を用いて演奏を行うことができる。
【００２０】
操作パネル２５には、操作子２３（図３参照）や、表示器２４（図３参照）が設けられる。操作子２３は、ユーザが各種指示を入力するつまみやスライダやボタンなどである。表示器２４は、各種情報を表示するためのものであり、例えば、ＬＣＤである。ユーザは、表示器２４の表示内容を確認しながら、操作子２３を適宜操作することで、ユーザ設定（例えば、音色情報）や、電子鍵盤楽器１の状態設定（例えば、音量設定）などを必要に応じて行うことができる。
【００２１】
また、操作パネル２５には、主制御部４２（図３参照）への電力供給をオンまたはオフにするためのプッシュスイッチ（以下、「ＰＵＳＨ＿ＳＷ」と称す）２１が設けられている。ＰＵＳＨ＿ＳＷ２１が、本発明の第２スイッチに相当する。上述したように、操作パネル２５は鍵盤蓋９を開くことで露出されるので、ＰＵＳＨ＿ＳＷ２１は、鍵盤蓋９を開いた状態で操作できるスイッチである。ＰＵＳＨ＿ＳＷ２１は、アンラッチ型のスイッチとして構成される。
【００２２】
次に、図２を参照して、鍵盤蓋９の開閉について説明する。図２は、楽器本体２の内部構成を示す図である。なお、図２は、左側の側板５付近の内部構成を右側から視た状態を示している。より詳細には、図２（ａ）は、鍵盤蓋９が閉状態にある場合における楽器本体２の内部構成を示す図である。一方、図２（ｂ）は、鍵盤蓋９が開状態にある場合における楽器本体２の内部構成を示す図である。
【００２３】
図２（ａ）に示すように、鍵盤蓋９には、閉状態において、口棒２２の上面に近接もしくは当接して、拍子木１１及び鍵盤１０の前端面を覆う垂下部１２が、前端部から下方に向かって設けられている。垂下部１２の前端における左右（すなわち、図２紙面垂直方向）の両側には、ガイドピン１３が設けられている。一方、鍵盤蓋９の後端おける左右両側には、ピニオン１７が回転自在に取着されている。ピニオン１７は、後述するラック１５と係合する部材である。
【００２４】
楽器本体２は、左右両側の側板５の各内側に、前部ガイド溝１４とラック１５とが設けられている。前部ガイド溝１４およびラック１５は、いずれも楽器本体２の前後方向（図２左右方向）に沿って形成される。ラック１５は、前部ガイド溝１４より楽器本体２の後方に位置する。
【００２５】
前部ガイド溝１４は、移動するガイドピン１３をガイドする凹部状のレールである。一方、ラック１５は、ピニオン１７と係合する部材である。ラック１５は、左右の側板５にそれぞれ固定される取着部材１６の上面に配設されている。
【００２６】
ガイドピン１３が前部ガイド溝１４に沿ってガイドされ、かつ、ピニオン１７がラック１５上を移動することで、鍵盤蓋９を前後方向に移動させることができる。閉状態の鍵盤蓋９を後方に移動させた場合、鍵盤蓋９は、楽器本体２の内部空間３０に収容される。これにより、図２（ｂ）に示すように、鍵盤蓋９が開放される。
【００２７】
左のラック１５の内側には、主制御部４２（図３参照）への電力供給をオンまたはオフにするための蓋スイッチ（以下、「ＬＩＤ＿ＳＷ」と称す）２０が設けられている。ＬＩＤ＿ＳＷ２０が、本発明の第１スイッチに相当する。ＬＩＤ＿ＳＷ２０は、左の取着部材１６（図２において図示される取着部材１６）に固定されている。ＬＩＤ＿ＳＷ２０は、アンラッチ型のスイッチとして構成される。なお、ＬＩＤ＿ＳＷ２０は、左側だけでなく、右側に設けてもよいし、左右両側に設けてもよい。
【００２８】
左右のピニオン１７には、軸部１８が挿通され。軸部１８における、右のピニオン１５の側には、鍵盤蓋９を閉じたときにＬＩＤ＿ＳＷ２０を操作するアクチュエータ１９が設けられる。鍵盤蓋９が開放された場合、図２（ｂ）に示すように、アクチュエータ１９がＬＩＤ＿ＳＷ２０のレバー部を押し、それにより、ＬＩＤ＿ＳＷ２０が操作される。ＬＩＤ＿ＳＷ２０のレバー部は、鍵盤蓋９が開放されている間、アクチュエータ１９により押された状態が継続される。上述した通り、ＬＩＤ＿ＳＷ２０は、アンラッチ型のスイッチとして構成されるが、鍵盤蓋９が開放されている間は、鍵盤蓋９の機構によってＬＩＤ＿ＳＷ２０が操作されている状態が保持される。
【００２９】
本実施形態の電子鍵盤楽器１は、鍵盤蓋９を開閉することで、ＬＩＤ＿ＳＷ２０が操作され、それにより、ＣＰＵ５１などを含む主制御部４２（図３参照）への電力供給をオンまたはオフすることができる。以下、主制御部４２への電力供給をオンにすることを「電源をオンにする」と称し、当該電力供給をオフにすることを「電源をオフにする」と称する。
【００３０】
その一方で、電子鍵盤楽器１は、自動電源オフ機能を有する。詳細は後述するが、本実施形態の電子鍵盤楽器１によれば、鍵盤蓋９の開放中に自動電源オフ機能が作動して電源がオフにされた場合には、鍵盤蓋９を閉じる操作を行うことなく、ＰＵＳＨ＿ＳＷ２１の操作によって、電源を再度オンにすることができる。かかる構成により、鍵盤蓋９の開閉動作に連動して電源をオン／オフする機能と、自動電源オフ機能とを好適に両立させることができる。
【００３１】
図３は、電子鍵盤楽器１の電気的構成を示すブロック図である。図３に示すように、電子鍵盤楽器１は、電源制御部４１と、主制御部４２とを有する。電源プラグ７１を商用電源（図示せず）に接続することで、当該商用電源から供給された交流の電流がＡＣアダプタ７２により直流に変換され、電子鍵盤楽器１に入力される。主制御部４２は、ＡＣアダプタ７２から入力された直流電流により動作する。電源制御部４１は、ＡＣアダプタ７２から入力される直流電流を主制御部４２に付与するか否か（すなわち、電源のオン／オフ）を制御する回路である。
【００３２】
主制御部４２は、電子鍵盤楽器１における楽音制御機能などの主な機能を実現する回路である。主制御部４２が、本発明の主制御部に相当する。主制御部４２は、ＣＰＵ５１と、ＲＯＭ５２と、ＲＡＭ５３と、フラッシュメモリ５４と、音源５５と、入出力ポート（以下「Ｉ／Ｏ」と称す）５６とを有する。各部５１〜５６は、バスライン５７を介して互いに接続されている。バスライン５７には、上述した鍵盤１０、ＬＩＤ＿ＳＷ２０、ＰＵＳＨ＿ＳＷ２１、操作子２３、および表示器２４が接続されている。電子鍵盤楽器１はまた、デジタルアナログコンバータ（ＤＡＣ）５８を有している。ＤＡＣ５８は、音源５５に接続されると共に、電子鍵盤楽器１の外部に設けられたアンプ６１に接続される。
【００３３】
ＣＰＵ５１は、ＲＯＭ５２やＲＡＭ５３に記憶される固定値データや制御プログラムに従って、電子鍵盤楽器１の各部を制御する中央制御装置である。ＲＯＭ５２は、書き替え不能な不揮発性のメモリである。ＲＯＭ５２には、ＣＰＵ５１に実行させる制御プログラムや、この制御プログラムが実行される際にＣＰＵ５１により参照される固定値データ（図示せず）などが記憶される。ＣＰＵ５１が、本発明の制御プロセッサに相当する。
【００３４】
また、詳細は後述するが、ＣＰＵ５１は、一定期間に亘り電子鍵盤楽器１に対する操作がなかった場合に、自動電源オフ機能を作動させるための信号を出力する。よって、ＣＰＵ５１が、本発明の第３スイッチに相当する。
【００３５】
ＲＡＭ５３は、書き替え可能な揮発性のメモリである。ＲＡＭ５３が、本発明の揮発性メモリに相当する。よって、ＲＡＭ５３の記憶内容は、電源がオフにされると消去される。ＲＡＭ５３には、ＣＰＵ５１が制御プログラムを実行するにあたり、各種のデータが一時的に記憶される。
【００３６】
また、ＲＡＭ５３には、フラッシュメモリ５４に記憶されている、音色情報などのユーザ設定や、電子鍵盤楽器１の状態設定（例えば、音量設定や、表示器２４の明るさ設定など）などが、フラッシュメモリ５４からコピーされる。ＲＡＭ５３にコピーされたユーザ設定や状態設定は、ユーザがこれらの各種設定を、操作子２３を操作することで変更した場合、変更後の設定値に書き換えられる。
フラッシュメモリ５４は、書き替え可能な不揮発性のメモリである。フラッシュメモリ５４が、本発明の不揮発性メモリに相当する。よって、フラッシュメモリ５４の記憶内容は、電源がオフにされても消去されない。フラッシュメモリ５４には、ユーザ設定や状態設定などが不揮発的に記憶（すなわち、保存）されている。詳細は後述するが、電子鍵盤楽器１は、鍵盤蓋９が閉じられた場合や、自動電源オフ機能が作動した場合など、電源がオフにされる事象が発生した場合、電源がオフされる前に、ＲＡＭ５３に記憶されているユーザ設定や状態設定をフラッシュメモリ５４に保存する。
【００３７】
音源５５は、音源波形を記憶する波形メモリ（図示せず）を内蔵するサンプリング音源として構成される。音源５５は、鍵盤１０の鍵１０ａ，１０ｂが押鍵された場合、ＣＰＵ５１から供給された、押鍵された鍵１０ａ，１０ｂに応じた発音指示に応じた波形データを波形メモリから読み出し、読み出した波形データと、音色情報などのユーザ設定に応じた楽音を発生する。音源５５により発生された楽音は、ＤＡＣ５８に供給されてアナログ信号に変換されて、アンプ６１にて増幅されて、スピーカ６２から放音される。一方、音源５５は、鍵１０ａ，１０ｂが離鍵された場合、発生中の楽音を停止する。これに伴い、スピーカ６２から放音されていた楽音が消音される。
【００３８】
Ｉ／Ｏ５６には、電源制御部４１が接続される。電源制御部４１から供給される直流電流がＩ／Ｏ５６を介して主制御部４２に入力されることで、ＣＰＵ５１などの主制御部４２を構成する各部が動作する。
【００３９】
電源制御部４１には、ＬＩＤ＿ＳＷ２０およびＰＵＳＨ＿ＳＷ２１が接続されている。電源制御部４１は、これらのスイッチ２０，２１からの出力に応じて、電源のオン／オフ（すなわち、主制御部４２への電力供給のオン／オフ）を制御する。また、電源制御部４１は、ＣＰＵ５１が自動電源オフ機能を作動させた場合に、ＣＰＵ５１からの出力に応じて電源をオフにする。
【００４０】
次に、図４から図１１を参照して、電源制御部４１の構成について説明する。図４から図１１は、電源制御部４１による電源制御を説明するためのブロック図である。なお、図４から図１１では、電源制御部４１とＣＰＵ５１との間に介在されるＩ／Ｏ５６の記載は省略している。
【００４１】
電源制御部４１は、論理反転回路８１と、ＬＩＤ＿ＳＷ無効回路８２と、判定回路８３と、ラッチ回路８４と、ＦＥＴ＿ＳＷ制御回路８５と、ＦＥＴ＿ＳＷ８６と、降圧回路８７とを含む。これらの各回路８１〜８６は、ＡＣアダプタ７２により印加される＋２４Ｖのアダプタ電圧（ＡＤＰ  ＋２４Ｖ）で作動する。
【００４２】
論理反転回路８１は、ＬＩＤ＿ＳＷ２０から供給された信号の状態を反転して出力する回路である。つまり、ＬＩＤ＿ＳＷ２０から供給された信号がハイである場合、論理反転回路８１は、当該信号をローに反転して出力する。一方、ＬＩＤ＿ＳＷ２０から供給された信号がローである場合、論理反転回路８１は、当該信号をハイに反転して出力する。
【００４３】
本実施形態では、鍵盤蓋９が閉鎖されている場合（すなわち、ＬＩＤ＿ＳＷ２０が操作されていない場合）、ＬＩＤ＿ＳＷ２０はハイの信号を出力する。一方、鍵盤蓋９が開放されている場合（すなわち、ＬＩＤ＿ＳＷ２０がアクチュエータ１９によって操作された状態が保持されている場合）、ＬＩＤ＿ＳＷ２０はローの信号を出力する。よって、鍵盤蓋９が閉鎖されている場合、論理反転回路８１は、ローの信号を出力し、鍵盤蓋９が開放されている場合、論理反転回路８１は、ハイの信号を出力する。論理反転回路８１から出力された信号は、ＬＩＤ＿ＳＷ無効回路８２および判定回路８３にそれぞれ供給される。
【００４４】
ＬＩＤ＿ＳＷ無効回路８２は、鍵盤蓋９を閉じたことに応じて論理反転回路８１から供給された信号を、ＣＰＵ５１から供給される信号によって一時的に無効化する回路である。ＬＩＤ＿ＳＷ無効回路８２が、本発明の第１の無効回路に相当する。ＬＩＤ＿ＳＷ無効回路８２は、ＯＲ回路として構成される。よって、論理反転回路８１から供給される信号またはＣＰＵ５１から供給される信号のいずれかがハイである場合、ＬＩＤ＿ＳＷ無効回路８２はハイの信号を出力する。一方、論理反転回路８１から供給される信号とＣＰＵ５１から供給される信号とがいずれもローである場合、ＬＩＤ＿ＳＷ無効回路８２はローの信号を出力する。
【００４５】
鍵盤蓋９が閉鎖された場合には、論理反転回路８１から供給される信号とＣＰＵ５１から供給される信号とがいずれもローとなる。よって、鍵盤蓋９を閉じることで電源をオフにする場合には、ＬＩＤ＿ＳＷ無効回路８２からローの信号が出力される。一方、それ以外の場合、すなわち、鍵盤蓋９を開くことで電源をオンにする場合や、鍵盤蓋９が開放されている間は、ＬＩＤ＿ＳＷ無効回路８２からハイの信号が出力される。ＬＩＤ＿ＳＷ無効回路８２から出力された信号は、ＦＥＴ＿ＳＷ制御回路８５に供給される。
【００４６】
詳細は後述するが、鍵盤蓋９が閉鎖された場合、論理反転回路８１はローの信号を出力する一方で、ＣＰＵ５１は、所定のデータ保存期間に亘りハイの信号を出力した後にローに切り替える。よって、ＬＩＤ＿ＳＷ無効回路８２は、鍵盤蓋９が閉鎖された後、データ保存期間に亘ってハイの信号を出力することで、論理反転回路８１から出力されるローの信号を無効化する。これにより、鍵盤蓋９の閉鎖に基づく電源のオフを、データ保存期間だけ遅延させることができる。
【００４７】
判定回路８３は、ＰＵＳＨ＿ＳＷ２１から供給された信号を、鍵盤蓋９の状態に応じて出力する回路である。判定回路８３が、本発明の第２の無効回路に相当する。判定回路８３は、鍵盤蓋９が開かれている場合、ＰＵＳＨ＿ＳＷ２１から供給された信号の状態と同じ状態の信号を出力する。一方、判定回路８３は、鍵盤蓋９が閉じられている場合、ＰＵＳＨ＿ＳＷ２１が操作されたことに応じてＰＵＳＨ＿ＳＷ２１から供給された信号を無効化する。
【００４８】
本実施形態では、ＰＵＳＨ＿ＳＷ２１が操作されていない場合、ＰＵＳＨ＿ＳＷ２１はハイの信号を出力する。一方、ＰＵＳＨ＿ＳＷ２１が操作された場合、ＰＵＳＨ＿ＳＷ２１はローの信号を出力する。よって、鍵盤蓋９が開かれた状態で、ＰＵＳＨ＿ＳＷ２１が操作されていない場合、判定回路８３は、ＰＵＳＨ＿ＳＷ２１から供給された信号と同様にハイの信号を出力する。一方、鍵盤蓋９が開かれた状態で、ＰＵＳＨ＿ＳＷ２１が操作された場合、判定回路８３は、ＰＵＳＨ＿ＳＷ２１から供給された信号と同様にローの信号を出力する。
【００４９】
また、鍵盤蓋９が閉じられた状態で、ＰＵＳＨ＿ＳＷ２１が操作された場合、判定回路８３は、ＰＵＳＨ＿ＳＷ２１から供給されたローの信号を無効化し、ハイの信号を出力する。このように、鍵盤蓋９が閉じられた状態では、ＰＵＳＨ＿ＳＷ２１の操作に応じた信号の出力が無効化されるので、鍵盤蓋９が閉じられている状態（ＬＩＤ＿ＳＷ２０が操作されない程度に鍵盤蓋９が開かれている状態を含む）において、ＰＵＳＨ＿ＳＷ２１が意図せずに操作された状況が生じたとしても、その状況を無視することができる。
【００５０】
一方、鍵盤蓋９が閉じられた状態で、ＰＵＳＨ＿ＳＷ２１が操作されていない場合、判定回路８３は、ＰＵＳＨ＿ＳＷ２１から供給された信号と同様にハイの信号を出力する。判定回路８３から出力された信号は、ラッチ回路８４に供給される。
【００５１】
ラッチ回路８４は、ＰＵＳＨ＿ＳＷ２１の操作または自動電源オフ機能の作動によって電源がオン／オフされた場合に、その状態をラッチする回路である。ラッチ回路８４が、本発明のラッチ回路に相当する。ラッチ回路８４は、ＣＰＵ５１から供給された信号がハイである場合、ローにラッチされていた信号をハイに切り替える。これにより、ラッチ回路８４はハイの信号を出力する。
【００５２】
一方、ラッチ回路８４は、判定回路８３から供給された信号がローであり、かつ、ＣＰＵ５１から供給された信号がローである場合、ハイにラッチされていた信号をローに切り替える。これにより、ラッチ回路８４はローの信号を出力する。また、ラッチ回路８４は、判定回路８３から供給された信号がハイであり、かつ、ＣＰＵ５１から供給された信号がローである場合、ローの信号を保持する。
【００５３】
詳細は後述するが、ＣＰＵ５１は、その動作中に電源をオフにするためにＰＵＳＨ＿ＳＷ２１が操作された場合、所定のデータ保存期間に亘ってローの信号を出力した後に信号をハイに切り替える。また、ＣＰＵ５１は、その動作中に一定時間に亘って操作がされなかったことで自動電源オフ機能を作動させた場合、ＰＵＳＨ＿ＳＷ２１が操作された場合と同様に、データ保存期間に亘ってローの信号を出力した後に信号をハイに切り替える。
【００５４】
よって、ラッチ回路８４は、ＰＵＳＨ＿ＳＷ２１が操作されてから、または、自動電源オフ機能が作動してからデータ保存期間が経過するまでの間、ローの信号をラッチして出力する。そして、データ保存期間の経過後は、ラッチ回路８４は、ハイの信号をラッチして出力する。ラッチ回路８４から出力された信号は、ＦＥＴ＿ＳＷ制御回路８５に供給される。詳細は後述するが、ラッチ回路８４からハイの信号が出力されると、ＦＥＴ＿ＳＷ制御回路８５は電源がオフになるよう制御する。
【００５５】
一方、判定回路８３は、鍵盤蓋９が開かれた状態で、ＰＵＳＨ＿ＳＷ２１が操作された場合にローの信号を出力する。よって、ラッチ回路８４は、電源がオフである場合に、判定回路８３からローの信号が供給されたことに応じて、ハイにラッチされていた信号をローに切り替える。詳細は後述するが、この場合、ＦＥＴ＿ＳＷ制御回路８５は、ラッチ回路８４から出力される信号がローに切り替わったことで、電源がオンになるよう制御する。
【００５６】
よって、ＰＵＳＨ＿ＳＷ２１の操作または自動電源オフ機能の作動に応じて電源をオフにする場合に、ラッチ回路８４からハイの信号が出力される。一方、それ以外の場合、すなわち、ＰＵＳＨ＿ＳＷ２１の操作で電源をオンにする場合や、電源がオンである間は、ラッチ回路８４からローの信号が出力される。
【００５７】
ＦＥＴ＿ＳＷ制御回路８５は、ＬＩＤ＿ＳＷ無効回路８２から供給される信号と、ラッチ回路８４から供給される信号とに基づいて、ＦＥＴスイッチ（以下、「ＦＥＴ＿ＳＷ」と称す）８６を制御する回路である。ＦＥＴ＿ＳＷ制御回路８５が、本発明の電源制御回路に相当する。なお、ＦＥＴは、Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒの略である。
【００５８】
ＦＥＴ＿ＳＷ制御回路８５は、ラッチ回路８４から供給される信号がローであり、かつ、ＬＩＤ＿ＳＷ無効回路８２から供給される信号がハイである場合に、ローの信号を出力する。ＦＥＴ＿ＳＷ制御回路８５からの出力がローである場合に、ＦＥＴ＿ＳＷ８６はオンとなり、その結果、降圧回路８７にて＋２４Ｖの内部電圧（Ｐ  ＋２４Ｖ）から降圧された３．３Ｖのシステム電圧（Ｐ  ＋３．３Ｖ）が出力される。システム電圧は、主制御部４２を動作させるための電圧である。つまり、降圧回路８７からシステム電圧が出力されることで、電源がオンにされる。
【００５９】
ラッチ回路８４から供給される信号がローであり、かつ、ＬＩＤ＿ＳＷ無効回路８２から供給される信号がハイである状況の１つは、鍵盤蓋９が開かれ、かつ、自動電源オフ機能が作動していない状況である。また、別の状況は、電源がオフである場合に、ＰＵＳＨ＿ＳＷ２１が操作された状況である。よって、これらの状況において、電源がオンにされる。よって、鍵盤蓋９が開いた状態で自動電源オフ機能が作動したことによって電源がオフにされた場合、ＰＵＳＨ＿ＳＷ２１を操作することで電源を再度オンにすることができる。
【００６０】
一方、ＦＥＴ＿ＳＷ制御回路８５は、ラッチ回路８４から供給される信号がハイである場合、ハイの信号を出力する。ＦＥＴ＿ＳＷ制御回路８５は、ＬＩＤ＿ＳＷ無効回路８２から供給される信号がローである場合もまた、ハイの信号を出力する。ＦＥＴ＿ＳＷ制御回路８５からの出力がハイである場合、ＦＥＴ＿ＳＷ８６はオフとなり、その結果、主制御部４２を動作させるためのシステム電圧は出力されない。つまり、電源はオフとなる。
【００６１】
ラッチ回路８４から供給される信号がハイである状況としては、ＰＵＳＨ＿ＳＷ２１を操作した後、または、自動電源オフ機能が作動した後に、データ保存期間が経過したことによりＣＰＵ５１からハイの信号が出力された状況である。一方、ＬＩＤ＿ＳＷ無効回路８２から供給される信号がローである状況としては、鍵盤蓋９が閉じられた状況である。よって、これらの状況において、電源がオフにされる。
【００６２】
図４は、鍵盤蓋９の開放により電源がオンにされる場合のブロック図である。なお、図４から図１１において、太い実線の矢印は、その信号がハイであることを示す。一方、細い実線の矢印は、その信号がローであることを示す。
【００６３】
図４に示すように、鍵盤蓋９が開かれたことに応じて、ＬＩＤ＿ＳＷ２０は、ローの信号を出力する。これにより、論理反転回路８１は、ハイの信号を出力する。電源がオフであるので、ＣＰＵ５１は動作していない。よって、ＬＩＤ＿ＳＷ無効回路８２は、ハイの信号を出力する。
【００６４】
一方、ＰＵＳＨ＿ＳＷ２１は、操作されていないので、ハイの信号を出力する。上述したように、論理反転回路８１は、ハイの信号を出力するので、判定回路８３は、ハイの信号を出力する。ＣＰＵ５１は動作していないので、ラッチ回路８４は、判定回路８３からハイの信号が供給されたことで、ローの信号を出力する。
【００６５】
結果として、ＦＥＴ＿ＳＷ制御回路８５には、ラッチ回路８４からローの信号が供給され、かつ、ＬＩＤ＿ＳＷ無効回路８２からハイの信号が供給されるので、ＦＥＴ＿ＳＷ制御回路８５は、ローの信号を出力する。これにより、ＦＥＴ＿ＳＷ８６はオンとなり、降圧回路８７からシステム電圧が出力される。つまり、電源がオンとなって、主制御部４２が動作する。
【００６６】
図５および図６は、鍵盤蓋９の開放中に自動電源オフ機能が作動したことにより電源がオフにされる場合のブロック図である。より詳細には、図５は、データ保存期間中を示す図であり、図６は、データ保存期間の経過後を示す図である。
【００６７】
鍵盤蓋９が開かれているため、図５に示すように、ＬＩＤ＿ＳＷ２０は、ローの信号を出力する。よって、論理反転回路８１は、ハイの信号を出力する。ＣＰＵ５１は、ＬＩＤ＿ＳＷ無効回路８２に対し、ローの信号を出力する。よって、ＬＩＤ＿ＳＷ無効回路８２は、ハイの信号を出力する。
【００６８】
一方、ＰＵＳＨ＿ＳＷ２１は、操作されていないので、ハイの信号を出力する。これにより、判定回路８３は、ハイの信号を出力する。ＣＰＵ５１は、自動電源オフ機能の作動後、データ保存期間中は、ラッチ回路８４に対し、ローの信号を出力する。よって、ラッチ回路８４は、ローの信号を出力する。
【００６９】
結果として、ＦＥＴ＿ＳＷ制御回路８５には、ラッチ回路８４からローの信号が供給され、かつ、ＬＩＤ＿ＳＷ無効回路８２からハイの信号が供給されるので、ＦＥＴ＿ＳＷ制御回路８５は、ローの信号を出力する。これにより、ＦＥＴ＿ＳＷ８６はオンになる。よって、降圧回路８７からシステム電圧が出力され続けるため、主制御部４２は動作を継続する。
【００７０】
データ保存期間が経過すると、図６に示すように、ＣＰＵ５１は、ラッチ回路８４に対し、ハイの信号を出力する。よって、ラッチ回路８４は、ハイの信号を出力し、その結果、ＦＥＴ＿ＳＷ制御回路８５は、ハイの信号を出力する。これにより、ＦＥＴ＿ＳＷ８６はオフとなり、電源がオフされる。
【００７１】
図７は、ＰＵＳＨ＿ＳＷ２１が操作されたことより電源がオンにされる場合のブロック図である。ＰＵＳＨ＿ＳＷ２１は、鍵盤蓋９を開いた状態で操作できるスイッチであるので、かかる場合、鍵盤蓋９は開かれている。よって、図７に示すように、ＬＩＤ＿ＳＷ２０は、ローの信号を出力する。これにより、論理反転回路８１は、ハイの信号を出力する。電源がオフであるので、ＣＰＵ５１は動作していない。よって、ＬＩＤ＿ＳＷ無効回路８２は、論理反転回路８１からハイの信号が供給されたことで、ハイの信号を出力する。
【００７２】
一方、ＰＵＳＨ＿ＳＷ２１は、操作されたことにより、ローの信号を出力する。上述したように、論理反転回路８１は、ハイの信号を出力するので、判定回路８３は、ローの信号を出力する。ＣＰＵ５１は動作していないので、ラッチ回路８４は、判定回路８３からローの信号が供給されたことで、ローの信号を出力する。
【００７３】
結果として、ＦＥＴ＿ＳＷ制御回路８５には、ラッチ回路８４からローの信号が供給され、かつ、ＬＩＤ＿ＳＷ無効回路８２からハイの信号が供給されるので、ＦＥＴ＿ＳＷ制御回路８５は、ローの信号を出力する。これにより、ＦＥＴ＿ＳＷ８６はオンになるので、電源がオンになって、主制御部４２が動作する。
【００７４】
図８および図９は、鍵盤蓋９を閉じたことにより電源がオフにされる場合のブロック図である。より詳細には、図８は、データ保存期間中を示す図であり、図９は、データ保存期間の経過後を示す図である。
【００７５】
図８に示すように、鍵盤蓋９が閉じられたことに応じて、ＬＩＤ＿ＳＷ２０は、ハイの信号を出力する。これにより、論理反転回路８１は、ローの信号を出力する。ＣＰＵ５１は、鍵盤蓋９が閉じられた後、データ保存期間中は、ＬＩＤ＿ＳＷ無効回路８２に対し、ハイの信号を出力する。よって、ＬＩＤ＿ＳＷ無効回路８２は、ハイの信号を出力する。
【００７６】
一方、ＰＵＳＨ＿ＳＷ２１は、操作されていないので、ハイの信号を出力する。これにより、判定回路８３は、ローの信号を出力する。ＣＰＵ５１は、ラッチ回路８４に対し、ローの信号を出力する。よって、ラッチ回路８４は、ローの信号を出力する。
【００７７】
結果として、ＦＥＴ＿ＳＷ制御回路８５には、ラッチ回路８４からローの信号が供給され、かつ、ＬＩＤ＿ＳＷ無効回路８２からハイの信号が供給されるので、ＦＥＴ＿ＳＷ制御回路８５は、ローの信号を出力する。これにより、ＦＥＴ＿ＳＷ８６はオンになる。よって、降圧回路８７からシステム電圧が出力され続けるため、主制御部４２は動作を継続する。
【００７８】
データ保存期間が経過すると、図９に示すように、ＣＰＵ５１は、ＬＩＤ＿ＳＷ無効回路８２に対し、ローの信号を出力する。よって、ＬＩＤ＿ＳＷ無効回路８２は、ローの信号を出力する。これにより、ＦＥＴ＿ＳＷ制御回路８５は、ハイの信号を出力する。これにより、ＦＥＴ＿ＳＷ８６はオフとなり、電源がオフされる。
【００７９】
図１０および図１１は、ＰＵＳＨ＿ＳＷ２１が操作されたことより電源がオフにされる場合のブロック図である。より詳細には、図１０は、データ保存期間中を示す図であり、図１１は、データ保存期間の経過後を示す図である。
【００８０】
かかる場合、鍵盤蓋９が開かれているため、図１０に示すように、ＬＩＤ＿ＳＷ２０は、ローの信号を出力する。よって、論理反転回路８１は、ハイの信号を出力する。ＣＰＵ５１は、ＬＩＤ＿ＳＷ無効回路８２に対し、ハイの信号を出力する。よって、ＬＩＤ＿ＳＷ無効回路８２は、ハイの信号を出力する。
【００８１】
一方、ＰＵＳＨ＿ＳＷ２１は、操作されたことにより、ローの信号を出力する。これにより、判定回路８３は、ローの信号を出力する。ＣＰＵ５１は、ＰＵＳＨ＿ＳＷ２１が操作された後、データ保存期間中は、ラッチ回路８４に対し、ローの信号を出力する。よって、ラッチ回路８４は、ローの信号を出力する。
【００８２】
結果として、ＦＥＴ＿ＳＷ制御回路８５には、ラッチ回路８４からローの信号が供給され、かつ、ＬＩＤ＿ＳＷ無効回路８２からハイの信号が供給されるので、ＦＥＴ＿ＳＷ制御回路８５は、ローの信号を出力する。これにより、ＦＥＴ＿ＳＷ８６はオンになる。よって、降圧回路８７からシステム電圧が出力され続けるため、主制御部４２は動作を継続する。
【００８３】
データ保存期間が経過すると、図１１に示すように、ＣＰＵ５１は、ラッチ回路８４に対し、ハイの信号を出力する。よって、ラッチ回路８４は、ハイの信号を出力し、その結果、ＦＥＴ＿ＳＷ制御回路８５は、ハイの信号を出力する。これにより、ＦＥＴ＿ＳＷ８６はオフとなり、電源がオフされる。
【００８４】
図１２は、電子鍵盤楽器１のＣＰＵ５１が実行する電源制御処理を示すフローチャートである。本処理は、電源がオンである場合に、ＣＰＵ５１がＬＩＤ＿ＳＷ無効回路８２およびラッチ回路８４にそれぞれ出力する信号の状態を制御する処理である。本処理は、電源がオンになり、ＣＰＵ５１に電力が供給されたことに応じて開始され、ＣＰＵ５１は、電源がオンである間、本処理を実行する。
【００８５】
ＣＰＵ５１は、ＬＩＤ＿ＳＷ無効回路８２にハイの信号、ラッチ回路８４にローの信号を出力する（Ｓ１）。ＣＰＵ５１は、ＬＩＤ＿ＳＷ２０からハイの信号を受信したかを判定する（Ｓ２）。ＣＰＵ５１は、ＬＩＤ＿ＳＷ２０からハイの信号を受信したと判定した場合（Ｓ２：Ｙｅｓ）、Ｓ４の処理に移行する。
【００８６】
ＣＰＵ５１は、ＬＩＤ＿ＳＷ２０からハイの信号を受信していないと判定した場合（Ｓ２：Ｎｏ）、ＰＵＳＨ＿ＳＷ２１からローの信号を受信したかを判定する（Ｓ１０）。ＣＰＵ５１は、ＰＵＳＨ＿ＳＷ２１からローの信号を受信したと判定した場合（Ｓ１０：Ｙｅｓ）、Ｓ４の処理に移行する。
【００８７】
ＣＰＵ５１は、ＰＵＳＨ＿ＳＷ２１からローの信号を受信していないと判定した場合（Ｓ１０：Ｎｏ）、自動電源オフ機能の作動を待機する期間（以下、「待機期間」と称す）の計時を開始した後（Ｓ１１）、何らかの操作があったかを判定する（Ｓ１２）。ＣＰＵ５１は、操作が行われたと判定した場合（Ｓ１２：Ｙｅｓ）、待機期間をクリアし（Ｓ１４）、処理をＳ２に移行する。一方、ＣＰＵ５１は、操作が行われていないと判定した場合（Ｓ１２：Ｎｏ）、待機期間が経過したかを判定する（Ｓ１３）。
【００８８】
ＣＰＵ５１は、Ｓ１３の処理において、待機期間が経過していないと判定した場合（Ｓ１３：Ｎｏ）、処理をＳ２に移行する。尚、この場合、（Ｓ２：Ｎｏ）、（Ｓ１０：Ｎｏ）を経由すると、再び、Ｓ１１の処理で待機期間の計時が開始されるので、既に、先のＳ１１の処理によって待機期間の計時が開始され、その計時が計時中であれば、次のＳ１１の処理は、スキップされるのは、言うまでもない。一方、ＣＰＵ５１は、待機期間が経過したと判定した場合（Ｓ１３：Ｙｅｓ）、Ｓ４の処理に移行する。
【００８９】
このように、ＣＰＵ５１は、ＬＩＤ＿ＳＷ２０からハイの信号を受信したと判定した場合（Ｓ２：Ｙｅｓ）、ＰＵＳＨ＿ＳＷ２１からローの信号を受信したと判定した場合（Ｓ１０：Ｙｅｓ）、待機期間が経過したと判定した場合（Ｓ１３：Ｙｅｓ）、Ｓ４の処理に移行する。
【００９０】
Ｓ４の処理において、ＣＰＵ５１は、ＲＡＭ５３の記憶内容をフラッシュメモリ５４に保存し（Ｓ４）、かかる保存が完了するまで待機する（Ｓ５：Ｎｏ）。即ち、電源は、保存が完了するまでは、オンのまま保たれる。
【００９１】
ＣＰＵ５１は、保存が完了した場合には（Ｓ５：Ｙｅｓ）、ＬＩＤ（鍵盤蓋９）が閉じているか、即ち、ＬＩＤ＿ＳＷ２０からハイの信号を受信したかを判断する（Ｓ６）。ＣＰＵ５１は、ＬＩＤ（鍵盤蓋９）が閉じている、即ち、ＬＩＤ＿ＳＷ２０からハイの信号を受信したと判断した場合（Ｓ６：Ｙｅｓ）、ＬＩＤ＿ＳＷ無効回路８２にローの信号を出力して（Ｓ７）、電源をオフにして（Ｓ９）、本処理を終了する。一方、ＣＰＵ５１は、ＬＩＤ（鍵盤蓋９）が閉じていない、即ち、ＬＩＤ＿ＳＷ２０からハイの信号を受信していないと判断した場合（Ｓ６：Ｎｏ）、ラッチ回路８２にハイの信号を出力して（Ｓ８）、電源をオフにして（Ｓ９）、本処理を終了する。
【００９２】
図１２に示すフローチャートにおいて、ＣＰＵ５１が実行するＳ５の処理が、本発明の遅延処理に相当する。ＣＰＵ５１が実行するＳ１の処理が、本発明の第１の出力処理に相当する。ＣＰＵ５１が実行するＳ８の処理が、本発明の第２の出力処理に相当する。
【００９３】
本実施形態の電子鍵盤楽器１によれば、ＦＥＴ＿ＳＷ制御回路８５は、鍵盤蓋９の開放中に、自動電源オフ機能が作動した場合、ラッチ回路８４から出力されるハイの信号に基づいて、電源をオフ（すなわち、主制御部４２への電力供給がオフ）にする。その一方で、ＦＥＴ＿ＳＷ制御回路８５は、電源がオフである場合に、ラッチ回路８４からローの信号が出力された場合には、当該ローの信号に基づいて、電源をオンにする。
【００９４】
よって、電源がオフである場合、ＰＵＳＨ＿ＳＷ２１を操作することで、ラッチ回路８４の信号をローに反転させることができるので、鍵盤蓋９の開放中に、自動電源オフ機能によって電源がオフ（すなわち、主制御部４２への電力供給がオフ）にされた後も、ＰＵＳＨ＿ＳＷ２１を操作することで電源をオンにすることができる。開放中の鍵盤蓋９を一旦閉鎖させる操作を行うことなく、電源を再度オンにすることができるので、電子鍵盤楽器１をスマートに起動させることができる。このように、鍵盤蓋９の開閉動作に連動して電源をオン／オフする機能と、自動電源オフ機能とを好適に両立させることができる。
【００９５】
また、自動電源オフ機能を設けたことにより、電子鍵盤楽器１が操作されない待機時においてＣＰＵ５１が動作せず、待機時における消費電力（待機電力）を減らすことができる。一方、電源がオフである場合に、鍵盤蓋９の開放によるＬＩＤ＿ＳＷ２０の操作またはＰＵＳＨ＿ＳＷ２１の操作を、比較的少ない待機電力で作動する電源制御部４１で検出する構成としたので、その点においても、待機電力の低減に貢献する。
【００９６】
ＬＩＤ＿ＳＷ２０の操作またはＰＵＳＨ＿ＳＷ２１の操作を電源制御部４１で検出する構成は、電源がオンである場合に行われた、鍵盤蓋９の閉鎖によるＬＩＤ＿ＳＷ２０の操作またはＰＵＳＨ＿ＳＷ２１の操作を即座に検出するため、即座に電源がオフになって、ＲＡＭ５３に記憶されていた音色情報などの記憶内容が失われるという問題がある。
【００９７】
これに対し、本実施形態の電子鍵盤楽器１によれば、電源がオンである場合に、鍵盤蓋９の開放によるＬＩＤ＿ＳＷ２０の操作またはＰＵＳＨ＿ＳＷ２１の操作が行われた場合、ＣＰＵ５１は、電源をオフにするための信号の出力をデータ保存期間が経過するまで遅延させるので、ＲＡＭ５３の記憶内容が失われることを防止できる。
【００９８】
以上、実施形態に基づき本発明を説明したが、本発明は上記形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の変形改良が可能であることは容易に推察できるものである。
【００９９】
例えば、上記実施形態で挙げた数値は一例であり、他の数値を適宜採用することは当然可能である。データ保存期間は、５秒に限らず適宜の期間を採用できる。同様に、待機期間は、１０分に限らず適宜の期間を採用できる。なお、データ保存期間および待機期間は、ユーザにより設定される可変値であってもよい。
【０１００】
上記実施形態では、本発明の電源制御装置を搭載する電子楽器として、鍵盤蓋９の開閉動作に応じて電源をオン／オフできる構成を有する電子鍵盤楽器１を例示した。蓋の開閉動作に応じて電源をオン／オフできる構成を有する電子楽器であれば、電子鍵盤楽器１のような鍵盤楽器に限らず、本発明を適用できる。例えば、操作パネルを覆う蓋が設けられているシンセサイザーが、当該蓋の開閉動作に応じて電源をオン／オフできる構成を有する場合に、当該シンセサイザーに本発明を適用できる。
【０１０１】
上記実施形態では、自動電源オフ機能の作動や鍵盤蓋９の閉鎖などで電源がオフになる際、ＲＡＭ５３の記憶内容をフラッシュメモリ５４に保存する構成としたが、かかる保存を行わない構成としてもよい。その場合、ＣＰＵ５１が、データ保存期間中と当該期間後とで出力信号の状態を反転させる処理、すなわち、Ｓ７，Ｓ８の処理は不要となる。また、ＬＩＤ＿ＳＷ無効回路８２も不要となる。
【０１０２】
上記実施形態では、自動電源オフ機能の作動や鍵盤蓋９の閉鎖などで電源がオフになる際に、ＲＡＭ５３の記憶内容の保存先を電子鍵盤楽器１に内蔵されるフラッシュメモリ５４を例示したが、電子鍵盤楽器１に対して着脱可能に接続される各種の不揮発性メモリ（例えば、ＵＳＢ接続されるフラッシュメモリや、ハードディスクなど）であってもよい。
【０１０３】
上記実施形態では、ＰＵＳＨ＿ＳＷ２１から出力された信号と、論理反転回路８１から出力された信号とが供給される判定回路８３を設ける構成としたが、判定回路８３を設けず、ＰＵＳＨ＿ＳＷ２１から出力された信号をラッチ回路８４に供給する構成としてもよい。
【０１０４】
上記実施形態では、電源がオフである場合に、鍵盤蓋９の開放によるＬＩＤ＿ＳＷ２０の操作またはＰＵＳＨ＿ＳＷ２１の操作を電源制御部４１で検出する構成とした。これに代えて、ＣＰＵ５１に電力供給するための電源を別途設けることで、ＬＩＤ＿ＳＷ２０またはＰＵＳＨ＿ＳＷ２１の操作に応じてＣＰＵ５１に電力を供給し、それにより作動するＣＰＵ５１がその他の回路の電源制御を行う構成としてもよい。あるいは、ＣＰＵ５１に電力を常時供給し、ＬＩＤ＿ＳＷ２０またはＰＵＳＨ＿ＳＷ２１の操作を監視する構成としてもよい。
【０１０５】
上記実施形態では、ＬＩＤ＿ＳＷ２０を楽器本体２の内部に設け、鍵盤蓋９を開放した場合に、アクチュエータ１９がＬＩＤ＿ＳＷ２０を操作し、鍵盤蓋９を閉鎖した場合に、アクチュエータ１９がＬＩＤ＿ＳＷ２０から離れて操作を解除する構成としたが、ＬＩＤ＿ＳＷ２０は種々の位置に設置することが可能である。例えば、ＬＩＤ＿ＳＷ２０を拍子木１１上に設けることができる。かかる場合、鍵盤蓋を回動軸中心に回動されるタイプとし、鍵盤蓋を閉鎖した場合に、鍵盤蓋がＬＩＤ＿ＳＷ２０を押すことで操作し、鍵盤蓋を開放した場合に、鍵盤蓋がＬＩＤ＿ＳＷ２０から離れることで操作を解除する構成とすることができる。
【０１０６】
上記実施形態では、ＰＵＳＨ＿ＳＷ２１としてアンラッチ型のスイッチを採用したが、ラッチ型のスイッチをＰＵＳＨ＿ＳＷ２１として採用することもできる。ただし、ＰＵＳＨ＿ＳＷ２１をラッチ型のスイッチとした場合、自動電源オフ機能によって電源がオフになった後、ＰＵＳＨ＿ＳＷ２１を一回操作してオフの状態に戻した後に、再度オンの状態となるよう操作する必要が生じる。これに対し、アンラッチ型のスイッチは、その必要がないため、電子鍵盤楽器１をスマートに起動させることができる。
【０１０７】
上記実施形態では、ＰＵＳＨ＿ＳＷ２１を、鍵盤蓋９を開くことで露出される位置に設ける構成としたが、鍵盤蓋９の開閉とは無関係に露出さえる位置にＰＵＳＨ＿ＳＷ２１を設ける構成としてもよい。また、電子鍵盤楽器１にケーブルで接続されるフットスイッチのようなものであってもよい。
【０１０８】
上記実施形態では、ＬＩＤ＿ＳＷ２０等の各ＳＷや、ＬＩＤ＿ＳＷ無効回路８２等など各回路が、各状況においてハイの信号や、ローの信号を出力する場合について説明したが、それに限定されない。即ち、各ＳＷや、各回路が、出力する信号を、上記実施形態で説明したのとは逆の信号を出力するように構成しても良い。即ち、ハイの信号を出力していた場合にはローの信号、ローの信号を出力していた場合にはハイの信号を出力するように構成しても良い。このように構成しても、上記実施形態と同様の効果が得られる。
【０１０９】
上記実施形態により説明した各特徴や、上述した各変形例を適宜組み合わせて実施する構成としてもよい。
【符号の説明】
【０１１０】
１      電子鍵盤楽器
２０    ＬＩＤ＿ＳＷ
２１    ＰＵＳＨ＿ＳＷ
４１    電源制御部
４２    主制御部
５１    ＣＰＵ
【図１】
2017032640.tif 000003
【図２】
2017032640.tif 000004
【図３】
2017032640.tif 000005
【図４】
2017032640.tif 000006
【図５】
2017032640.tif 000007
【図６】
2017032640.tif 000008
【図７】
2017032640.tif 000009
【図８】
2017032640.tif 000010
【図９】
2017032640.tif 000011
【図１０】
2017032640.tif 000012
【図１１】
2017032640.tif 000013
【図１２】
2017032640.tif 000014