(57)【要約】【課題】信号雑音比（ＳＮＲ）を向上する。【解決手段】信号処理回路は、第１乃至第４端子と、スイッチ回路と、積分回路とを有する。積分回路は増幅回路を有する。増幅回路は出力端子、端子（−）、第１端子（＋）、第２端子（＋）を有する。スイッチ回路は、端子（−）を第２端子に、第１端子（＋）を第１端子に、かつ第２端子（＋）を第３端子に電気的に接続する機能と、端子（−）を第３端子に、第１端子（＋）を第２端子に、かつ第２端子（＋）を第４端子に電気的に接続する機能とを有する。積分回路は、第１端子（＋）の電圧と第２端子（＋）の電圧の平均電圧を参照電圧にして、端子（−）に入力される信号を積分する。積分回路は、端子（−）に入力される信号からコモンモードノイズを除去して、高いＳＮＲの信号を出力することができる。信号処理回路は、例えば、タッチセンサのセンス回路に適用される。【選択図】図７
2017111811.tif 000002
【特許請求の範囲】
【請求項１】
第１乃至第４端子と、スイッチ回路と、積分回路とを有し、
前記積分回路は増幅回路および容量素子を有し、
前記増幅回路は、出力端子、反転入力端子、第１非反転入力端子、および第２非反転入力端子を有し、
前記増幅回路は、前記第１非反転入力端子の電圧および前記第２非反転入力端子の電圧の平均電圧と、前記反転入力端子の電圧との差分を増幅する機能を有し、
前記容量素子の一方の電極は前記反転入力端子と電気的に接続され、前記容量素子の他方の電極は前記出力端子と電気的に接続され、
前記第１乃至前記第４端子は前記スイッチ回路によって選択的に前記増幅回路に電気的に接続される信号処理回路。
【請求項２】
請求項１において、
前記積分回路から出力されるアナログデータをデジタルデータに変換するアナログ−デジタル変換回路を有する信号処理回路、
【請求項３】
請求項２において、
サンプルホールド回路を有し、
前記積分回路の出力信号は前記サンプルホールド回路でサンプリングされ、
前記サンプルホールド回路でサンプリングされた信号は、前記アナログ−デジタル変換回路に入力される信号処理回路。
【請求項４】
請求項１乃至３の何れか１項において、
前記スイッチ回路は第１および第２機能を有し、
前記第１機能は、前記反転入力端子と前記第２端子との間を導通状態にし、前記第１非反転入力端子と前記第１端子との間を導通状態にし、前記第２非反転入力端子と前記第３端子との間を導通状態にする機能であり、
前記第２機能は、前記反転入力端子と前記第３端子との間を導通状態にし、前記第１非反転入力端子と前記第２端子との間を導通状態にし、前記第２非反転入力端子と前記第４端子との間を導通状態にする機能である信号処理回路。
【請求項５】
請求項１乃至４の何れか１項において、
第５端子を有し、
前記第５端子には第１電圧が入力され、
前記スイッチ回路は第３、第４機能を有し、
前記第３機能は、前記第１乃至第４端子の各々と前記第５端子との間を導通する機能であり、
前記第４機能は、前記反転入力端子を電気的に浮遊状態にする機能である信号処理回路。
【請求項６】
請求項５において、
前記スイッチ回路は第５および第６機能を有し、
前記第５機能は、前記反転入力端子と前記第２端子との間を導通状態にし、前記第１非反転入力端子および前記第２非反転入力端子の各々と前記第５端子との間を導通状態にする機能であり、
前記第６機能は、前記反転入力端子と前記第３端子との間を導通状態にし、前記第１非反転入力端子および前記第２非反転入力端子の各々と前記第５端子との間を導通状態にする機能である信号処理回路。
【請求項７】
第１乃至第５端子と、スイッチ回路と、センス回路とを有し、
前記センス回路は積分回路およびアナログ−デジタル変換回路を有し、
前記アナログ−デジタル変換回路は、前記積分回路から出力されるアナログデータをデジタルデータに変換する機能を有し、
前記積分回路は増幅回路および容量素子を有し、
前記増幅回路は、第１出力端子、反転入力端子、第１非反転入力端子および第２非反転入力端子を有し、
前記増幅回路は、前記第１非反転入力端子の電圧および前記第２非反転入力端子の電圧の平均電圧と、前記反転入力端子の電圧との差分を増幅する機能を有し、
前記容量素子の一方の電極は前記反転入力端子と電気的に接続され、他方の電極は前記第１出力端子と電気的に接続されており、
前記第１乃至前記第４端子は検出対象の配線が電気的に接続されるための端子であり、
前記第５端子には第１電圧が入力され、
前記スイッチ回路は第１乃至第４機能を有し、
前記第１機能は、前記反転入力端子と前記第２端子との間を導通状態にし、前記第１非反転入力端子と前記第１端子との間を導通状態にし、前記第２非反転入力端子と前記第３端子との間を導通状態にする機能であり、
前記第２機能は、前記反転入力端子と前記第３端子との間を導通状態にし、前記第１非反転入力端子と前記第２端子との間を導通状態にし、前記第２非反転入力端子と前記第４端子との間を導通状態にする機能であり、
前記第３機能は、前記反転入力端子と前記第２端子との間を導通状態にし、前記第１非反転入力端子および前記第２非反転入力端子のそれぞれと前記第５端子との間を導通状態にする機能であり、
前記第４機能は、前記反転入力端子と前記第３端子との間を導通状態にし、前記第１非反転入力端子および前記第２非反転入力端子の各々と前記第５端子との間を導通状態にする機能である信号処理回路。
【請求項８】
請求項７において、
前記スイッチ回路は第５および第６機能を有し、
前記第５機能は、前記第１乃至前記第４端子の各々と前記第５端子との間を導通状態にする機能であり、
前記第６機能は、前記反転入力端子を電気的に浮遊状態にする機能である信号処理回路。
【請求項９】
請求項７または８において、
前記センス回路はサンプルホールド回路を有し、
前記積分回路の出力信号は前記サンプルホールド回路でサンプリングされ、
前記サンプルホールド回路でサンプリングされた前記アナログ信号は、前記アナログ−デジタル変換回路に入力される信号処理回路。
【請求項１０】
Ｎ個（Ｎは０よりも大きい整数）のセンス回路と、
Ｎ個のスイッチ回路と、
２Ｎ＋２個のピンＰＡ＜１＞乃至ＰＡ＜２Ｎ＋２＞と、
ピンＰＢと、
を有する信号処理ＩＣであって、
第ｊ番目（ｊは１以上Ｎ以下の整数）のセンス回路＜ｊ＞は、積分回路＜ｊ＞、サンプルホールド回路＜ｊ＞、およびアナログ−デジタル変換回路＜ｊ＞を有し、
前記サンプルホールド回路＜ｊ＞は、前記積分回路＜ｊ＞の出力信号をサンプリングする機能を有し、
前記アナログ−デジタル変換回路＜ｊ＞は、前記サンプルホールド回路＜ｊ＞の出力信号をデジタル変換する機能を有し、
前記積分回路＜ｊ＞は、増幅回路＜ｊ＞、容量素子＜ｊ＞およびスイッチ＜ｊ＞を有し、
前記増幅回路＜ｊ＞は、出力端子＜ｊ＞、反転入力端子＜ｊ＞、第１非反転入力端子＜ｊ＞、および第２非反転入力端子＜ｊ＞を有し、
前記増幅回路＜ｊ＞は、前記第１非反転入力端子＜ｊ＞の電圧および前記第２非反転入力端子＜ｊ＞の電圧の平均電圧と、前記反転入力端子＜ｊ＞の電圧との差分を増幅する機能を有し、
前記容量素子＜ｊ＞の一方の電極は前記反転入力端子＜ｊ＞と電気的に接続され、他方の電極は出力端子＜ｊ＞と電気的に接続され、
前記スイッチ＜ｊ＞は前記反転入力端子＜ｊ＞と前記出力端子＜ｊ＞との導通状態を制御する機能を有し、
第ｊ番目のスイッチ回路＜ｊ＞は第１乃至第３機能を有し、
前記第１機能は、前記ピンＰＡ＜２ｊ−１＞乃至ＰＡ＜２ｊ＋２＞のそれぞれと前記ピンＰＢとの間を導通状態にする機能であり、
前記第２機能は、前記反転入力端子＜ｊ＞と前記ピンＰＡ＜２ｊ＞との間を導通状態にし、前記第１非反転入力端子＜ｊ＞と前記ピンＰＡ＜２ｊー１＞との間を導通状態にし、前記第２非反転入力端子＜ｊ＞と前記ピンＰＡ＜２ｊ＋１＞との間を導通状態にする機能であり、
前記第３機能は、前記反転入力端子＜ｊ＞と前記ピンＰＡ＜２ｊ＋１＞に電気的に接続し、前記第１非反転入力端子＜ｊ＞を前記ピンＰＡ＜２ｊ＞との間を導通状態にし、前記第２非反転入力端子＜ｊ＞と前記ピンＰＡ＜２ｊ＋２＞との間を導通状態にする機能である信号処理ＩＣ。
【請求項１１】
請求項１０において、
前記スイッチ回路＜ｊ＞は、第４および第５機能を有し
前記第４機能は、前記反転入力端子＜ｊ＞と前記第１非反転入力端子＜ｊ＞および前記第２非反転入力端子＜ｊ＞と前記ピンＰＢとの間を導通状態にし、
前記第５機能は、前記反転入力端子＜ｊ＞と前記ピンＰＡ＜２ｊ＋１＞との間を導通状態にし、前記第１非反転入力端子＜ｊ＞および前記第２非反転入力端子＜ｊ＞の各々と前記ピンＰＢとの間を導通状態にする機能である信号処理ＩＣ。
【請求項１２】
請求項１０または１１において、
タッチセンサのドライブ線を駆動する機能を有する回路が設けられている信号処理ＩＣ。
【請求項１３】
タッチセンサアレイと、
請求項１０乃至１２の何れか一項に記載の信号処理ＩＣと、
を有し、
前記タッチセンサアレイは、センス線およびドライブ線を有し、
前記センス線は、何れか１の前記ピンＰＡに電気的に接続されている半導体装置。
【請求項１４】
タッチセンサアレイと、
画素アレイと、
請求項１０乃至１２の何れか一項に記載の信号処理ＩＣと、
を有し、
前記画素アレイは複数のサブ画素を有し、
前記複数のサブ画素はそれぞれ表示素子を有し、
前記タッチセンサアレイはセンス線およびドライブ線を有し、
前記センス線は、何れか１の前記ピンＰＡに電気的に接続されている半導体装置。
【請求項１５】
請求項１４において、
ソースドライバ回路と、
ゲートドライバ回路と、
を有し、
前記ソースドライバ回路および前記ゲートドライバ回路は、前記画素アレイと電気的に接続され、
前記ソースドライバ回路は、前記信号処理ＩＣに設けられている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一形態は、例えば、信号処理回路、および信号処理回路を備える半導体装置、ならびにこれらの動作方法等に関する。
【０００２】
なお、本発明の技術分野は、上掲に限定されない。本出願の明細書、図面、および特許請求の範囲（以下、「本明細書等」と呼ぶ。）において、半導体装置とは、半導体特性を利用することで機能する装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。例えば、集積回路、集積回路を備えたチップ、パッケージにチップを収納した電子部品は半導体装置である。また、入力装置、表示装置、電子部品及び電子機器等は、それ自体が半導体装置であり、半導体装置を有する場合がある。
【背景技術】
【０００３】
大画面化、軽量化、および利便性のため、キーボードに代わる入力手段としてタッチセンサが様々な電子機器に搭載されている。このような電子機器としては、スマートフォン、タブレット型情報端末、電子書籍端末、ナビゲーションシステムなどがある。タッチ操作する情報端末の操作性は、タッチセンサの検出感度に大きく影響される。タッチセンサは表示装置の画面に近接して設けられるため、表示装置からのノイズの影響を受ける。そこで、タッチセンサのＳＮＲ（信号対ノイズ比）を向上するために、様々な技術が提案されている。
【０００４】
例えば、特許文献１、２、非特許文献１においては、センス回路に差動入力方式の増幅回路を用い、増幅回路に入力させる差動信号に、隣接する２つのセンサ線の信号を用いることで、検出した信号からコモンモードノイズを除去している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１１３１８７号公報
【特許文献２】特表２０１４−５１９０６３号公報
【特許文献３】国際公開第２００４／０５３８１９号
【非特許文献】
【０００６】
【非特許文献１】Ｍ．Ｈａｍａｇｕｃｈｉ，Ａ．Ｎａｇａｏ，Ｍ．Ｍｉｙａｍｏｔｏ，“Ａ  ２４０Ｈｚ−Ｒｅｐｏｒｔｉｎｇ−Ｒａｔｅ  １４３×８１  Ｍｕｔｕａｌ−Ｃａｐａｃｉｔａｎｃｅ  Ｔｏｕｃｈ−Ｓｅｎｓｉｎｇ  Ａｎａｌｏｇ  Ｆｒｏｎｔ−Ｅｎｄ  ＩＣ  ｗｉｔｈ  ３７ｄＢ  ＳＮＲ  ｆｏｒ  １ｍｍ−Ｄｉａｍｅｔｅｒ  Ｓｔｙｌｕｓ，”ＩＥＥＥ  ＩＳＳＣＣ  Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，Ｆｅｂ．２０１４，ｐｐ．２１４−２１５．
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一形態の課題は、新規な半導体装置を提供すること、または新規な半導体装置の動作方法等を提供することである。代表的には、本発明の一形態の課題は、ＳＮＲを向上すること、検出感度を向上することである。
【０００８】
なお、複数の課題の記載は互いの課題の存在を妨げない。本発明の一形態はこれらの課題の全て解決する必要はない。列記した以外の課題は、本明細書等の記載から自ずと明らかとなり、これらの課題も、本発明の一形態の課題となり得る。
【課題を解決するための手段】
【０００９】
本発明の一形態は、第１乃至第４端子と、スイッチ回路と、積分回路とを有し、積分回路は増幅回路および容量素子を有し、増幅回路は出力端子、反転入力端子、第１非反転入力端子、および第２非反転入力端子を有し、増幅回路は第１非反転入力端子の電圧および第２非反転入力端子の電圧の平均電圧と、反転入力端子の電圧との差分を増幅する機能を有し、容量素子の一方の電極は反転入力端子と電気的に接続され、容量素子の他方の電極は出力端子と電気的に接続され、第１乃至前記第４端子は前記スイッチ回路によって選択的に前記増幅回路に電気的に接続される信号処理回路である。
【００１０】
本発明の一形態は、第１乃至第５端子と、スイッチ回路と、センス回路とを有し、センス回路は積分回路およびアナログ−デジタル変換回路を有し、アナログ−デジタル変換回路は、積分回路から出力されるアナログデータをデジタルデータに変換する機能を有し、積分回路は増幅回路および容量素子を有し、増幅回路は、第１出力端子、反転入力端子、第１非反転入力端子および第２非反転入力端子を有し、増幅回路は、第１非反転入力端子の電圧および第２非反転入力端子の電圧の平均電圧と、反転入力端子の電圧との差分を増幅する機能を有し、容量素子の一方の電極は反転入力端子と電気的に接続され、他方の電極は第１出力端子と電気的に接続されており、第１乃至第４端子は検出対象の配線が電気的に接続されるための端子であり、第５端子には第１電圧が入力され、スイッチ回路は、第１乃至第４機能を有し、第１機能は、反転入力端子と第２端子との間を導通状態にし、第１非反転入力端子と第１端子との間を導通状態にし、第２非反転入力端子と第３端子との間を導通状態にする機能であり、第２機能は、反転入力端子と第３端子との間を導通状態にし、第１非反転入力端子と第２端子との間を導通状態にし、第２非反転入力端子と第４端子との間を導通状態にする機能であり、第３機能は、反転入力端子と第２端子との間を導通状態にし、第１非反転入力端子および第２非反転入力端子のそれぞれと第５端子との間を導通状態にする機能であり、第４機能は、反転入力端子と第３端子との間を導通状態にし、第１非反転入力端子および第２非反転入力端子の各々と第５端子との間を導通状態にする機能である信号処理回路である。
【００１１】
本明細書等において、「第１」、「第２」、「第３」などの序数詞は、順序を表すために使用される場合がある。または、構成要素の混同を避けるために使用する場合があり、この場合、序数詞の使用は構成要素の個数を限定しないし、順序を限定しない。例えば、「第１」を「第２」または「第３」に置き換えて、発明の一形態を説明することができる。本明細書等の記載に関するその他の事項を実施の形態４に付記している。
【発明の効果】
【００１２】
本発明の一形態は、新規な半導体装置を提供すること、および、新規な半導体装置の動作方法を提供することが可能である。代表的には、本発明の一形態によって、ＳＮＲの向上、および検出感度の向上が可能となる。
【００１３】
複数の効果の記載は、他の効果の存在を妨げない。本発明の一形態は、必ずしも、例示した効果の全てを有する必要はない。本発明の一形態について、上記以外の課題、効果、および新規な特徴については、本明細書の記載および図面から自ずと明らかになる。
【図面の簡単な説明】
【００１４】
【図１】タッチパネル装置の構成例を示すブロック図。
【図２】Ａ：表示ユニットの構成例を示すブロック図。Ｂ：タッチセンサユニットの構成例を示すブロック図。
【図３】Ａ−Ｆ：サブ画素の構成例を示す回路図。
【図４】ＤＲＬ（ドライブ線）ドライバＩＣの構成例を示すブロック図。
【図５】センスＩＣの構成例を示すブロック図。
【図６】センスＩＣのロジック回路およびレベルシフタの真理値表。
【図７】センスＩＣのスイッチ回路の構成例を示す回路図。
【図８】Ａ：センスＩＣの増幅回路の機能の一例を示す回路図。Ｂ、Ｃ：増幅回路の構成例を示す回路図。
【図９】Ａ、Ｂ：増幅回路の構成例を示す回路図。
【図１０】センスＩＣの積分回路の機能の一例を示す回路図。
【図１１】差動センシングモードでのセンスＩＣの動作例を示すフローチャート。
【図１２】センスＩＣの動作例を示す回路図。
【図１３】センスＩＣの動作例を示す回路図。
【図１４】センスＩＣの動作例を示す回路図。
【図１５】センスＩＣの動作例を示す回路図。
【図１６】センスＩＣの動作例を示す回路図。
【図１７】センスＩＣの動作例を示す回路図。
【図１８】センスＩＣの動作例を示す回路図。
【図１９】シングルエンドセンシングモードでのセンスＩＣの動作例を示すフローチャート。
【図２０】センスＩＣの動作例を示す回路図。
【図２１】センスＩＣの動作例を示す回路図。
【図２２】センスＩＣの動作例を示す回路図。
【図２３】Ａ：タッチパネル装置の構成例を示す模式的な分解斜視図。Ｂ−Ｄ：ＩＣの構成例を示すブロック図。
【図２４】Ａ：タッチパネル装置の構成例を示す模式的な分解斜視図。Ｂ：タッチパネルユニットの構成例を示す斜視図。
【図２５】Ａ−Ｃ：タッチパネルユニットの構成例を示す模式的な斜視図。Ｄ：ＩＣの構成例を示すブロック図。
【図２６】Ａ：タッチパネルユニットの構成例を示す斜視図。Ｂ−Ｄ：表示パネルの素子基板の構成例を示す平面図。
【図２７】Ａ：タッチパネルユニットの構成例を示す模式的な斜視図。Ｂ：タッチパネルユニットの構成例を示す断面図。
【図２８】Ａ−Ｆ：電子機器の構成例を示す図。
【図２９】Ａ−Ｄ：電子機器の構成例を示す図。
【図３０】電子機器の構成例を示す図。
【図３１】表示パネルの構成例を示す断面図。
【図３２】Ａ：表示パネルの構成例を示す断面図。Ｂ：センサアレイの構成例を示す平面図。
【図３３】Ａ：表示パネルの構成例を示す断面図。Ｂ：センサアレイの構成例を示す平面図。
【図３４】Ａ：表示パネルの構成例を示す断面図。Ｂ：センサアレイの構成例を示す平面図。
【図３５】Ａ：表示パネルの構成例を示す断面図。Ｂ：センサアレイの構成例を示す平面図。
【発明を実施するための形態】
【００１５】
以下に、本発明の実施の形態を説明する。ただし、本発明の一形態は、以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明の一形態は、以下に示す実施の形態の記載内容に限定して解釈されない。
【００１６】
以下に示される複数の実施の形態は適宜組み合わせることが可能である。また１の実施の形態に、複数の構成例（作製方法例、動作方法例等も含む。）が示される場合は、互い構成例を適宜組み合わせること、および他の実施の形態に記載された１または複数の構成例と適宜組み合わせることも可能である。
【００１７】
図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００１８】
〔実施の形態１〕
本実施の形態では、表示ユニット、およびタッチ動作による入力ユニットを有する半導体装置などについて説明する。
【００１９】
＜＜タッチパネルの構成例＞＞
図１は、タッチパネル装置の構成例を示すブロック図である。タッチパネル装置１００は、表示ユニット１１０、タッチセンサユニット１２０、制御ユニット１４０、プロセッサ１６０を有する。タッチパネル装置１００において、タッチセンサユニット１２０は入力装置として機能する。タッチセンサユニット１２０で検出された信号に基づいて、表示ユニット１１０が表示する画像が変化する。
【００２０】
表示ユニット１１０は画素アレイ１１１、周辺回路１１５を有する。周辺回路１１５はゲートドライバ回路１１６、ソースドライバ回路１１７を有する。タッチセンサユニット１２０はセンサアレイ１２１、周辺回路１２５を有する。周辺回路１２５はドライバ回路１２６、センス回路１２７を有する。制御ユニット１４０は、表示ユニット１１０およびタッチセンサユニット１２０を制御するための回路であり、表示コントローラ１４１、ＴＳ（タッチセンサ）コントローラ１４５を有する。
【００２１】
表示コントローラ１４１は、表示ユニット１１０のためのコントローラであり、メモリ１４２、タイミングコントローラ１４３（以下、「ＴＣＯＮ１４３」と呼ぶ。）、画像処理回路１４４を有する。ＴＣＯＮ１４３は、周辺回路１１５の動作のタイミングを設定するための各種の信号を生成する機能を有する。例えば、ＴＣＯＮ１４３は、ゲートドライバ回路１１６を制御するための信号（例えば、スタートパルス信号、クロック信号など）、およびソースドライバ回路１１７を制御するための信号（例えば、スタートパルス信号、クロック信号など）を生成する。画像処理回路１４４は、外部から入力される画像信号を処理して、画素アレイ１１１に書き込むデータ信号を生成する機能を有する。メモリ１４２は、表示コントローラ１４１が処理を実行するために必要なデータを記憶する。例えば、メモリ１４２は、画像処理回路１４４が処理する画像信号のデータを記憶する。
【００２２】
ＴＳコントローラ１４５は、タッチセンサユニット１２０のためのコントローラであり、メモリ１４６、タイミングコントローラ１４７（以下、「ＴＣＯＮ１４７」と呼ぶ。）、信号処理回路１４８を有する。ＴＣＯＮ１４７は、周辺回路１２５の動作のタイミングを設定するための各種の信号を生成する機能を有する。例えば、ＴＣＯＮ１４７は、ドライバ回路１２６を制御するための信号（例えば、スタートパルス信号、クロック信号など）、およびセンス回路１２７を制御するための信号（例えば、クロック信号、リセット信号など）を生成する。信号処理回路１４８は、センス回路１２７の出力信号を処理して、タッチ情報（タッチの有無の情報）を含む信号、タッチ位置情報を含む信号などを生成する機能をもつ。
【００２３】
プロセッサ１６０は、各種プログラムを実行して、タッチパネル装置１００を統括的に制御する。プロセッサ１６０には、実行ユニット１６１およびメモリ１６２が設けられている。実行ユニット１６１は、上記プログラムを実行する機能を有する。例えば、実行ユニット１６１は、ＡＬＵ（算術演算装置）であり、メモリ１６２は、キャッシュメモリである。または、実行ユニット１６１は、ＣＰＵ（中央処理装置）、ＭＰＵ（マイクロプロセッサユニット）などの各種の処理装置を適用でき、この場合、メモリ１６２は処理装置のメインメモリでもよいし、キャッシュメモリでもよい。なお、タッチパネル装置１００が電子部品として電子機器に組み込まれている場合、プロセッサ１６０が電子機器（ホスト装置）のプロセッサであってもよい。
【００２４】
＜表示ユニット＞
図２Ａに表示ユニット１１０の構成例を示す。画素アレイ１１１は、複数のサブ画素１１２、複数の配線ＧＬ、ＳＬを有する。複数のサブ画素１１２は表示素子を有しており、アレイ状に配列されている。複数の配線ＧＬ、ＳＬは、複数のサブ画素１１２の配列に応じて設けられている。各サブ画素１１２は、対応する行の配線ＧＬと電気的に接続され、対応する列の配線ＳＬと電気的に接続されている。配線ＧＬをゲート線、走査線、または選択信号線などと呼ぶことができ、配線ＳＬをソース線、データ線、またはデータ信号線などと呼ぶことができる。
【００２５】
表示ユニット１１０がカラー表示を行う場合、所定の数のサブ画素１１２によって、１の画素が構成される。例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）を表示する３のサブ画素１１２で、１画素を構成することができる。また、表示色が異なる４個のサブ画素１１２で１画素を構成することもできる。４の表示色の組み合わせとして、［Ｒ，Ｇ，Ｂ，Ｗ（白）］、［Ｒ，Ｇ，Ｂ，Ｙ（黄）］、［Ｒ，Ｇ，Ｂ，Ｃ（シアン）］などが挙げられる。
【００２６】
ゲートドライバ回路１１６は配線ＧＬを駆動するための回路であり、配線ＧＬに供給する信号を生成する機能を有する。ソースドライバ回路１１７は配線ＳＬを駆動するため回路である。ソースドライバ回路１１７は、表示コントローラ１４１から送信される画像信号を処理して、配線ＳＬに供給するデータ信号を生成する機能を有する。
【００２７】
（サブ画素の回路構成例）
図３Ａ―図３Ｆを参照して、サブ画素１１２の回路構成例を説明する。図３Ａには外光を利用して表示を行う表示ユニットに適用されるサブ画素の構成例を示す。図３Ｂ−図３Ｄには、自発光型の表示ユニットに適用されるサブ画素の構成例を示す。図３Ｅ、図３Ｆには、ハイブリッド（複合型）表示ユニットに適用されるサブ画素の構成例を示す。ハイブリッド表示ユニットのサブ画素には、外光を利用して表示を行う表示素子と自発光型の表示素子が設けられている（例えば、特許文献３参照）。
【００２８】
図３Ａに示すサブ画素１０はトランジスタＭＣ１、液晶（ＬＣ）素子ＤＥ１、容量素子ＣＳ１を有する。トランジスタＭＣ１は、バックゲートを備えており、バックゲートとゲートを電気的に接続することで、トランジスタＭＣ１の電流駆動能力を向上させている。なお、トランジスタＭＣ１はバックゲートを有さないトランジスタでもよい。ＬＣ素子ＤＥ１は、画素電極、コモン電極および、これら電極に挟まれた液晶層を有する。コモン電極には電圧ＶＬＣが入力される。容量素子ＣＳ１の一方の電極は画素電極に電気的に接続され、他方の電極には電圧ＶＣＳが入力される。例えば、電圧ＶＣＳは電圧ＶＬＣと同じ大きさの電圧とすることができる。
【００２９】
サブ画素１０の表示素子には、外光を利用して表示を行う表示素子を適用できる。このような表示素子としては、例えば、ＬＣ素子、電気泳動方式の表示素子、粒子移動方式の表示素子、および粒子回転方式の表示素子などが挙げられる。
【００３０】
図３Ｂに示すサブ画素１１は、ＥＬ（エレクトロルミネセンス）素子ＤＥ２、トランジスタＭＥ１、ＭＥ２、容量素子ＣＳ２を有する。トランジスタＭＥ１は選択トランジスタと呼ばれ、トランジスタＭＥ２は駆動トランジスタと呼ばれる。トランジスタＭＥ１はバックゲートを有する。トランジスタＭＥ１のバックゲートをゲートに電気的に接続しているが、バックゲートをドレインに電気的に接続することでも、トランジスタＭＥ１の電流駆動能力を向上させることができる。トランジスタＭＥ１はバックゲートを有さないトランジスタでもよい。これらはトランジスタＭＥ２も同様である。
【００３１】
容量素子ＣＳ２はトランジスタＭＥ２のゲート電圧を保持するために設けられている。容量素子ＣＳ２の一方の電極には電圧ＶＡＮが入力され、他方の電極はトランジスタＭＥ２のゲートと電気的に接続されている。電圧ＶＡＮは電圧ＶＣＴよりも高電圧である。
【００３２】
ＥＬ素子ＤＥ２は、一対の電極（アノード電極、カソード電極）、および一対の電極に挟まれたＥＬ層を有する。図３Ｂの例ではＥＬ素子ＤＥ２の画素電極がアノード電極であり、コモン電極がカソード電極である。ＥＬ素子ＤＥ２の画素電極は、トランジスタＭＥ２のドレインと電気的に接続され、コモン電極には、電圧ＶＣＴが入力される。ＥＬ層は、発光性の物質を含む層（発光層）を少なくとも有する。ＥＬ層には、その他に、電子輸送物質を含む層（電子輸送層）、正孔輸送物質を含む層（正孔輸送層）など、他の機能層を設けることができる。ＥＬ素子は、発光物質が有機物である場合は有機ＥＬ素子と呼ばれ、無機物である場合は無機ＥＬ素子と呼ばれる。
【００３３】
図３Ｃは、５つのトランジスタを有するサブ画素の構成例を示す。サブ画素１２は、ＥＬ素子ＤＥ２、トランジスタＭＥ１―ＭＥ５、容量素子ＣＳ２を有する。また、サブ画素１２は、配線ＧＬＡ、ＧＬＢ、ＧＬＣ、ＳＬに電気的に接続されている。配線ＧＬＡ、ＧＬＢ、ＧＬＣは、それぞれ、ゲートドライバ回路１１６によって駆動される。図３Ｃにおいて、ＶＢ１、ＶＢ２は、それぞれ電圧である。トランジスタＭＥ３は、トランジスタＭＥ２のゲート電圧を一定電圧（ＶＢ１）にリセットするリセット回路として機能する。トランジスタＭＥ４は、トランジスタＭＥ１のドレインとトランジスタＭＥ２のゲートとの導通状態を制御するスイッチとして機能する。トランジスタＭＥ５は、ＥＬ素子ＤＥ２の画素電極の電圧を一定電圧（ＶＢ２）にリセットするリセット回路として機能する。サブ画素１２は、トランジスタＭＥ２のしきい値電圧に影響されない電圧をＥＬ素子ＤＥ２の画素電極に入力することが可能である。サブ画素１２の表示素子は、ＥＬ素子に限定されず、発光ダイオード、発光トランジスタ等でもよい。
【００３４】
図３Ｄは、３つのトランジスタを有するサブ画素の構成例を示す。サブ画素１３は配線ＧＬ、ＳＬ、ＭＬに電気的に接続されている。配線ＭＬは配線ＳＬと同様に、列ごとに設けられる配線である。サブ画素１３は、ＥＬ素子ＤＥ２、トランジスタＭＥ１、ＭＥ２、ＭＥ６、容量素子ＣＳ２を有する。トランジスタＭＥ６は、ＥＬ素子ＤＥ２の画素電極と配線ＭＬ間の導通状態を制御するパストランジスタである。トランジスタＭＥ６を設けることで、トランジスタＭＥ６のドレイン電流（電流ＩＭ）をサブ画素１３から配線ＭＬに出力させることが可能となる。電流ＩＭはＥＬ素子ＤＥ２を流れる電流に対応する。配線ＭＬに流れる電流ＩＭ（アナログ信号）を解析し、解析結果に基づき、配線ＳＬに入力されるデータ信号の電圧を補正することで、ＥＬ素子ＤＥ２の輝度のずれを補正することができる。サブ画素１３で画素アレイ１１１を構成する場合、例えば、電流ＩＭをデジタル信号に変換する回路をソースドライバ回路１１７に設け、画像処理回路１４４で、ソースドライバ回路１１７が生成したデジタル信号を解析し、データ信号の電圧を補正する。
【００３５】
図３Ｅに示すサブ画素１４はサブ画素１４ａ、１４ｂを有する。サブ画素１４ａは、サブ画素１０と同様の回路構成をもち、ＬＣ素子ＤＨ１、トランジスタＭＨ１、容量素子ＣＨ１を有する。サブ画素１４ｂは、サブ画素１３と同様の回路構成をもち、ＥＬ素子ＤＨ２、トランジスタＭＨ２−ＭＨ４、容量素子ＣＨ２を有する。サブ画素１４ａは配線ＧＬ１、ＳＬ１に電気的に接続され、サブ画素１４ｂは配線ＧＬ２、ＳＬ２、ＭＬに電気的に接続されている。配線ＧＬ１、ＧＬ２はゲート線でありゲートドライバ回路１１６によって駆動される。配線ＳＬ１、ＳＬ２はソース線でありソースドライバ回路１１７によって駆動される。
【００３６】
図３Ｆに示すサブ画素１５はサブ画素１５ａ、１５ｂを有する。サブ画素１５ａは、サブ画素１４ａと同様の回路構成を有しており、ＬＣ素子ＤＨ１、トランジスタＭＨ１、容量素子ＣＨ１を有する。サブ画素１５ｂはサブ画素１２と同様の回路構成をもち、ＥＬ素子ＤＨ２、トランジスタＭＨ２、ＭＨ３、容量素子ＣＨ２を有する。サブ画素１５ａとサブ画素１５ｂは同じソース線（配線ＳＬ）と電気的に接続されている。なお、図３Ｅのサブ画素１４のように、サブ画素１５ａを配線ＳＬ１に、サブ画素１５ｂを配線ＳＬ２に電気的に接続してもよい。もちろん、サブ画素１４において、サブ画素１４ａとサブ画素１４ｂとを同じソース線（配線ＳＬ）に電気的に接続してもよい。
【００３７】
また、サブ画素１４において、ＥＬ素子ＤＨ２に積層してＬＣ素子ＤＨ１が設けられている。ＬＣ素子ＤＨ１の画素電極は反射型電極であり、ＥＬ素子ＤＨ２の光を取り出すための開口が設けられている。このような構造にすることで、サブ画素１４の面積を小さくすることができる。サブ画素１５も同様である。
【００３８】
＜＜タッチセンサユニット＞＞
図２Ｂにタッチセンサユニット１２０の構成例を示す。ここでは、タッチセンサユニット１２０が相互容量タッチセンサユニットである例を示す。センサアレイ１２１は、ｍ本の配線ＤＲＬ、ｎ本の配線ＳＮＬを有する。ｍは０よりも大きい整数であり、ｎは２よりも大きい整数である。配線ＤＲＬはドライブ線であり、配線ＳＮＬはセンス線である。ここでは、第α番の配線ＤＲＬを配線ＤＲＬ＜α＞と呼び、第β番の配線ＳＮＬを配線ＳＮＬ＜β＞と呼ぶこととする。容量ＣＴαβは、配線ＤＲＬ＜α＞と配線ＳＮＬ＜β＞との間に形成される容量である。
【００３９】
ｍ本の配線ＤＲＬはドライバ回路１２６に電気的に接続されている。ドライバ回路１２６は各配線ＤＲＬを駆動する機能を有する。ｎ本の配線ＳＮＬはセンス回路１２７に電気的に接続されている。センス回路１２７は、ｎ−２本の配線ＳＮＬの信号を検出する機能を有する。ドライバ回路１２６によって配線ＤＲＬ＜α＞が駆動されているときの配線ＳＮＬ＜β＞の信号は、容量ＣＴαβの容量値の変化量の情報をもつ。ｎ−２本の配線ＳＮＬの信号を解析することで、タッチの有無、タッチ位置などの情報を得ることができる。
【００４０】
周辺回路１２５は専用ＩＣで構成することができる。以下に、ドライバ回路１２６、センス回路１２７をそれぞれ専用ＩＣで構成する例を示す。図４にドライブ線駆動用のドライバＩＣの構成例を示し、図５にセンスＩＣの構成例を示す。
【００４１】
＜ドライブ線ドライバＩＣ＞
図４に示すドライブ線ドライバＩＣ３０１（以下、ＤＲＬドライバＩＣ３０１と呼ぶ。）は、制御回路３３１、Ｍ個の回路３３５、ピンＰ３０−Ｐ３４、Ｍ個のピンＰ３５を有する。ここで、Ｍは０よりも大きい整数である。なお、ＤＲＬドライバＩＣ３０１にＴＳコントローラ１４５の一部の機能回路を設けてもよい。
【００４２】
回路３３５は信号ＤＳを生成する回路であり、バッファ３５、インバータ３６、スイッチＳＷ３５、ＳＷ３６を有する。信号ＤＳは配線ＤＲＬを駆動するドライブ信号である。信号ＤＳ［１］は回路３３５＜１＞で制御されるドライブ信号を表している。ピンＰ３５＜１＞―Ｐ３５＜Ｍ＞は、信号ＤＳ［１］−ＤＳ［Ｍ］の出力用ピンであり、センサアレイ１２１の何れか１本の配線ＤＲＬと電気的に接続される。
【００４３】
ピンＰ３３、Ｐ３４は電圧入力用のピンである。ＶＤＨ、ＶＣＯＭは、回路３３５の電源電圧である。ＶＤＨ、ＶＣＯＭはそれぞれ、信号ＤＳ［１］−ＤＳ［Ｍ］の高レベル電圧、低レベル電圧である。よって、ＶＤＨは配線ＤＲＬのドライブ電圧である。
【００４４】
制御回路３３１は、信号ＤＬＯ［１］−ＤＬＯ［Ｍ］を生成する機能を有する。信号ＤＬＯ［１］−ＤＬＯ［Ｍ］は、それぞれ、回路３３５＜１＞−３３５＜Ｍ＞の制御信号である。制御回路３３１はシフトレジスタ（ＳＲ）３３２、ロジック回路３３３を有する。ピンＰ３０−Ｐ３２は、制御回路３３１の制御信号入力用のピンである。信号ＤＰＷＣは、ドライブ信号のパルス幅を制御する信号であり、ロジック回路３３３に入力される。信号ＤＣＫはＳＲ３３２のクロック信号であり、信号ＤＳＰはＳＲ３３２のスタートパルス信号である。
【００４５】
信号ＤＣＫ、ＤＳＰに従い、ＳＲ３３２は、信号ＤＳＲＯ［１］−ＤＳＲＯ［Ｍ］を生成する。信号ＤＳＲＯ［１］−ＤＳＲＯ［Ｍ］は、信号ＤＳが入力される配線ＤＲＬを選択する機能を持つ。ロジック回路３３３は、信号ＤＳＲＯ［１］−ＤＳＲＯ［Ｍ］それぞれと、信号ＤＰＷＣの論理積をとり、信号ＤＬＯ［１］−ＤＬＯ［Ｍ］を生成する。例えば、信号ＤＰＷＣが“Ｈ”である期間、信号ＤＳＲＯ［１］が“Ｈ”であれば、信号ＤＳ［１］の電圧はＶＤＨであり、信号ＤＳＲＯ［１］が“Ｌ”であれば信号ＤＳ［１］の電圧はＶＣＯＭとなる。信号ＤＰＷＣが“Ｌ”である期間は、信号ＤＳ［１］の論理に関わらず、信号ＤＳ［１］の電圧はＶＣＯＭに固定される。
【００４６】
＜センスＩＣ＞
図５に示すセンスＩＣ３０２は、入力回路３１８、Ｎ個の回路３２０（Ｎは０よりも大きい整数）、出力回路３２１、ロジック回路及びレベルシフタ（ＬＯＧＩＣ  ＆  ＬＳ）３２４、レベルシフタ（ＬＳ）３２５、３２６、シフトレジスタ（ＳＲ）３２７を有する。入力回路３１８はＮ個のスイッチ回路３１９を有し、出力回路３２１はＮ個の出力バッファ回路３２２を有する。なお、センスＩＣ３０２に、ＴＳコントローラ１４５の一部の機能回路を設けてもよい。
【００４７】
センスＩＣ３０２は、ピンＰ３−Ｐ５、Ｐ１０−Ｐ１９、ピンＰ１＜１＞−Ｐ１＜２Ｎ＋２＞、複数のピンＰ２を有する。ピンＰ１＜１＞−Ｐ１＜２Ｎ＋２＞は、回路３２０が処理する信号の入力用ピンであり、それぞれ、センサアレイ１２１の配線ＳＮＬが電気的に接続される。ピンＰ２は信号ＳＤＯの出力用ピンである。信号ＳＤＯのビット幅に応じた数のピンＰ２が設けられる。ピンＰ３−Ｐ５は参照電圧の入力用ピンである。ＶＲＥＦ１は増幅回路２１の参照電圧であり、ＶＲＥＦ２、ＶＲＥＦ３はＡＤＣ（アナログ−デジタル変換回路）２８の参照電圧である。
【００４８】
ピンＰ１０−Ｐ１９は各種制御信号の入力用ピンである。なお、センスＩＣ３０２には、これらのピンの他に、電源電圧の入力用ピン、各種信号の入力用ピン、および各種信号の出力用ピンが設けられている。
【００４９】
信号ＳＳＨは、サンプルホールド回路２５の制御信号であり、信号ＧＯは、積分回路２０の制御信号である。また、信号ＧＯは、ＡＤＣ２８のイネーブル信号（またはセット信号とも呼ぶことができる。）でもある。信号ＡＲＳＴはＡＤＣ２８のリセット信号であり、信号ＡＣＫは、ＡＤＣ２８のクロック信号である。
【００５０】
回路３２０はアナログ信号を処理する機能を備える回路であり、例えば、アナログ信号を検出する機能、検出したアナログ信号をデジタルデータ信号に変換する機能等を備える。回路３２０は、積分回路２０、サンプルホールド回路２５、ＡＤＣ２８、ラッチ回路（ＬＡＴ）２９を有する。積分回路２０は、増幅回路２１、容量素子２２、スイッチＳＷ１を有する。サンプルホールド回路２５はスイッチＳＷ２、容量素子２６を有する。
【００５１】
増幅回路２１の反転入力端子（−）には、スイッチ回路３１９を介して、検出対象の配線ＳＮＬの信号が入力される。積分回路２０によって、検出対象の配線ＳＮＬの容量の変化量が電圧に変換される。サンプルホールド回路２５は、積分回路２０から出力されるアナログ信号をサンプリングする。ＡＤＣ２８は、サンプルホールド回路２５が保持しているアナログデータ（具体的には、アナログ電圧値）をデジタルデータに変換する。信号ＳＬＳはＬＡＴ２９のデータの書き換え動作を制御する信号である。信号ＳＬＳに従い、ＬＡＴ２９は、ＡＤＣ２８が生成したデジタルデータを記憶する。ＬＡＴ２９が記憶しているデジタルデータは出力バッファ回路３２２に出力される。ＡＤＣ２８が生成するデジタルデータは、配線ＤＲＬと配線ＳＮＬ間の容量の変化量を表す。
【００５２】
＜出力回路３２１＞
出力回路３２１には、各ＬＡＴ２９からデジタルデータ信号が出力される。出力回路３２１は、並列入力されるＮのデジタルデータ信号をシリアルデータ信号に変換して、出力する機能を有する。
【００５３】
ＳＲ３２７から出力される信号ＳＲＯＵＴは出力回路３２１の制御信号である。信号ＳＣＫ、ＳＳＰに従い、ＳＲ３２７は信号ＳＲＯＵＴを生成する。信号ＳＣＫ、ＳＳＰはそれぞれクロック信号、スタートパルス信号である。出力回路３２１において、信号ＳＲＯＵＴによってＮ個の出力バッファ回路３２２のうち何れか１つが選択される。選択された出力バッファ回路３２２から、対応するＬＡＴ２９のデジタルデータ信号がピンＰ２に出力される。
【００５４】
＜ロジック回路及びレベルシフタ３２４＞
ロジック回路及びレベルシフタ３２４（以下、「ロジック回路３２４」と呼ぶ。）は、信号ＭＯ、ＰＲＥ、ＲＥＶを処理して、入力回路３１８を制御する制御信号を生成する。図６に、ロジック回路３２４の真理値表を示す。
【００５５】
信号ＭＯは、センスＩＣ３０２のセンシングモードを制御する信号であり、信号ＭＯが“Ｌ”の場合は、動作モードは差動センシングモードであり、“Ｈ”の場合は、シングルエンドセンシングモードである。差動センシングモードでは、回路３２０の積分回路２０の回路構成が、差動入力方式の積分回路に設定される。他方、シングルエンドセンシングモードでは、積分回路２０の回路構成がシングルエンド方式の積分回路に設定される。
【００５６】
信号ＰＲＥは、ピンＰ１＜１＞−Ｐ１＜２Ｎ＋２＞のプリチャージ動作を制御する信号である。信号ＰＲＥが“Ｈ”の場合は、ピンＰ１＜１＞−Ｐ１＜２Ｎ＋２＞はそれぞれ、ピンＰ３に電気的に接続される。
【００５７】
信号ＲＥＶは、回路３２０の検出対象となる配線ＳＮＬの切り替えを制御する信号である。検出対象は、信号ＲＥＶが“Ｈ”の場合が偶数チャネルの配線ＳＮＬであり、信号ＲＥＶが“Ｌ”の場合が奇数チャネルの配線ＳＮＬである。
【００５８】
ロジック回路３２４は、信号ＰＲＥをレベルシフトし、信号ＰＲＥ＿ＬＳ、ＰＲＥＢ＿ＬＳを生成し、かつ信号ＭＯをレベルシフトし、信号ＭＯ＿ＬＳ、ＭＯＢ＿ＬＳを生成する。また、ロジック回路３２４は、信号ＲＥＶ、ＭＯ、ＰＲＥを論理演算し、かつレベルシフトすることで、信号ＩＮＭ＿Ｏ、ＩＮＭＢ＿Ｏ、ＩＮＭ＿Ｅ、ＩＮＭＢ＿Ｅ、ＩＮＰ＿Ｏ、ＩＮＰＢ＿Ｏ、ＩＮＰ＿Ｅ、ＩＮＰＢ＿Ｅを生成する。なお、信号ＰＲＥＢ＿ＬＳは信号ＰＲＥ＿ＬＳの反転信号である。これは、ロジック回路３２４が生成する他の信号についても同様である。
【００５９】
＜入力回路３１８＞
ロジック回路３２４の出力信号によって、各スイッチ回路３１９が制御される。図７にスイッチ回路３１９の構成例を示す。各スイッチ回路３１９は、スイッチＳＷ１０−ＳＷ２１を有する。ここでは、スイッチＳＷ１０−ＳＷ２１がＣＭＯＳ回路である例を示している。
【００６０】
スイッチＳＷ１０−ＳＷ１３の導通状態は、信号ＰＲＥ＿ＬＳ、ＰＲＥＢ＿ＬＳによって制御される。スイッチＳＷ１４の導通状態は、信号ＩＮＭ＿Ｏ、ＩＮＭＢ＿Ｏによって制御される。スイッチＳＷ１５の導通状態は、信号ＩＮＭ＿Ｅ、ＩＮＭＢ＿Ｅによって制御される。スイッチＳＷ１６、ＳＷ１７の導通状態は、信号ＩＮＰ＿Ｅ、ＩＮＰＢ＿Ｅによって制御される。スイッチＳＷ１８、ＳＷ１９の導通状態は、信号ＩＮＰ＿Ｏ、ＩＮＰＢ＿Ｏによって制御される。スイッチＳＷ２０、ＳＷ２１の導通状態は、信号ＭＯ＿ＬＳ、ＭＯＢ＿ＬＳによって制御される。
【００６１】
信号ＰＲＥ＿ＬＳが“Ｈ”（信号ＰＲＥＢ＿ＬＳが“Ｌ”）のとき、スイッチＳＷ１０はオン状態となり、信号ＰＲＥ＿ＬＳが“Ｌ”（信号ＰＲＥＢ＿ＬＳが“Ｈ”）のとき、スイッチＳＷ１０はオフ状態となる。これは他のスイッチの動作についても同様である。
【００６２】
また、回路３２０のスイッチＳＷ１、ＳＷ２もＣＭＯＳ回路である。信号ＧＯ＿ＬＳ、ＧＯＢ＿ＬＳはレベルシフタ３２５の出力信号であり、スイッチＳＷ１の導通状態を制御する信号である。信号ＳＳＨ＿ＬＳ、ＳＳＨＢ＿ＬＳはレベルシフタ３２６の出力信号であり、スイッチＳＷ２の導通状態を制御する信号である。
【００６３】
スイッチ回路３１９＜ｈ＞によって、積分回路２０＜ｈ＞の３の入力端子と、ピンＰ１＜２ｈ−１＞−Ｐ１＜２ｈ＋２＞、Ｐ３との間の導通状態が決定される。積分回路２０の増幅回路２１は、１の反転入力端子（−）と、２の非反転入力端子（＋）を有する。ここでは、反転入力端子（−）を『端子ＩＮＭ』と呼び、２の非反転入力端子（＋）の一方を『端子ＩＮＰ１』と呼び、他方を『端子ＩＮＰ２』と呼ぶこととする。また、積分回路２０＜ｈ＞の増幅回路２１を『増幅回路２１＜ｈ＞』と呼ぶ場合があり、他の回路要素についても同様に呼ぶ場合がある。
【００６４】
＜回路３２０＞
回路３２０＜ｈ＞は、ピンＰ１＜２ｈ＞（偶数チャネルのピンＰ１）に入力される信号、およびピンＰ１＜２ｈ＋１＞（奇数チャネルのピンＰ１）に入力される信号を検出する。差動センシングモードでは、ピンＰ１＜２ｈ＞の入力信号を検出するときは、積分回路２０＜ｈ＞の端子ＩＮＭはピンＰ１＜２ｈ＞に電気的に接続され、端子ＩＮＰ１、ＩＮＰ２は、それぞれ、ピンＰ１＜２ｈ−１＞、Ｐ１＜２ｈ＋１＞に電気的に接続される。ピンＰ１＜２ｈ＋１＞の入力信号を検出するときは、端子ＩＮＭ、ＩＮＰ１、ＩＮＰ２は、それぞれ、ピンＰ１＜２ｈ＋１＞、Ｐ１＜２ｈ＞、Ｐ１＜２ｈ＋２＞に電気的に接続される。
【００６５】
非特許文献１等では、コモンモードノイズを除去するために、検出対象のセンス線に隣接する１のセンス線の電圧を増幅回路の参照電圧に利用している。これに対して、本実施の形態では、偶数チャネル（または奇数チャネル）のセンス線が検出対象であるときは、隣接する２本の奇数チャネル（偶数チャネル）のセンス線の電圧が、積分回路２０の参照電圧に用いられる。これにより、積分回路２０の出力信号のＳＮＲをより効果的に高めることができる。以下、このことを説明する。
【００６６】
（増幅回路２１）
まず、増幅回路２１の回路構成について説明する。図８Ａは、増幅回路２１の機能を説明するための回路図である。増幅回路２１は、２つの非反転入力端子（＋）の電圧の平均電圧と、反転入力端子（ー）の電圧との差分を増幅する機能を有する。端子ＩＮＰ１、ＩＮＰ２、ＩＮＭの入力電圧がそれぞれ、Ｖｉｎｐ１、Ｖｉｎｐ２、Ｖｉｎｍである場合、増幅回路２１はこれら入力端子間の差分電圧（（Ｖｉｎｐ１＋Ｖｉｎｐ２）／２ーＶｉｎｍ）を増幅する機能を有する。増幅回路２１の増幅率（差動利得）がＡＤであり、同相利得が０ｄＢである場合は、増幅回路２１の出力電圧ＶＯＵＴと、Ｖｉｎｐ１、Ｖｉｎｐ２、Ｖｉｎｍとの関係は、以下の式で表される。
ＶＯＵＴ＝ＡＤ（（Ｖｉｎｐ１＋Ｖｉｎｐ２）／２ーＶｉｎｍ）
【００６７】
図８Ｂ、図８Ｃに増幅回路２１に適用される増幅回路の回路構成例を示す。図８Ｂに示す増幅回路４０Ａの入力段には差動増幅回路４１Ａが設けられ、出力段には出力バッファ回路４５Ａが設けられている。ＶＤＤＳＮは、増幅回路４０Ａの電源電圧である。出力バッファ回路４５Ａは、適宜設けられる。出力バッファ回路４５Ａは、公知のオペアンプに用いられている出力バッファ回路を適応することができる。例えば、出力バッファ回路は、ソース接地増幅回路、ソースフォロワ回路等で構成すればよい。
【００６８】
差動増幅回路４１Ａは、電流源４２Ａ、トランジスタＭＮ１−ＭＮ３、負荷回路４３Ａを有する。例えば、電流源４２Ａは、ｎチャネル型トランジスタで構成すればよい。トランジスタＭＮ１―ＭＮ３は差動増幅回路４１Ａの入力トランジスタである。トランジスタＭＮ３のゲートは端子ＩＮＭに電気的に接続されている。トランジスタＭＮ１、ＭＮ２のゲートは、端子ＩＮＰ１、ＩＮＰ２にそれぞれ電気的に接続されている。
【００６９】
差動増幅回路４１Ａは、基本差動入力対と同様な対称性を備える。トランジスタＭＮ１、ＭＮ２のトランスコンダクタンスは等しく、かつ、トランジスタＭＮ３のトランスコンダクタンスの１／２になるように、各トランジスタＭＮ１−ＭＮ３が設計される。設計仕様において、トランジスタＭＮ１―ＭＮ３のチャネル長は同じであり、かつトランジスタＭＮ１、ＭＮ２のチャネル幅はそれぞれトランジスタＭＮ３のチャネル幅の１／２ある。なお、実際に製造される差動増幅回路４１Ａでは、プロセスばらつき等の影響により、これらトランジスタのトランスコンダクタンス、チャネル長、チャネル幅は上記関係を厳密に満たすことができないため、差動増幅回路４１Ａの動作を妨げない範囲でのずれを含んでいてもよい。これは以下の説明においても同様である。
【００７０】
なお、トランジスタＭＮ１は、複数のトランジスタを直列および／または並列に電気的に接続したトランジスタであってもよい。これは、トランジスタＭＮ２、ＭＮ３、および、他の図面のトランジスタについても同様である。
【００７１】
負荷回路４３Ａは、ＩＸ１、ＩＸ２、ＩＸ３／２が等しくなるように、負荷をノードＸ１、Ｘ２、Ｘ３に与える機能を有する。ＩＸ１、ＩＸ２、ＩＸ３は、それぞれ、ノードＸ１、Ｘ２、Ｘ３を流れる電流である。例えば、線形の抵抗素子、ｐチャネル型トランジスタでなるカレントミラー回路、ダイオード接続されたｐチャネル型トランジスタ、およびｐチャネル型トランジスタでなる電流源回路を適宜組み合わせることで、負荷回路４３Ａを構成することができる。
【００７２】
図８Ｃに、入力トランジスタをｐチャネル型トランジスタとした構成例を示す。増幅回路４０Ｂは、差動増幅回路４１Ｂ、出力バッファ回路４５Ｂを有する。差動増幅回路４１Ｂは、トランジスタＭＰ１−ＭＰ３、電流源４２Ｂ、負荷回路４３Ｂを有する。差動増幅回路４１Ｂは、電圧（Ｖｉｎｐ１／２＋Ｖｉｎｐ２／２ーＶｉｎｍ）を増幅する機能を有する。
【００７３】
トランジスタＭＰ１―ＭＰ３のチャネル長は同じであり、かつトランジスタＭＰ１、ＭＰ２のチャネル幅はそれぞれトランジスタＭＰ３のチャネル幅の１／２である。負荷回路４３Ｂは、ＩＸ４＝ＩＸ５＝ＩＸ６／２の関係が成り立つ負荷を、ノードＸ４−Ｘ６に与える機能を有する。ＩＸ４−ＩＸ６は、それぞれ、ノードＸ４−Ｘ６を流れる電流である。例えば、線形の抵抗素子、ｎチャネル型トランジスタでなるカレントミラー回路、ダイオード接続されたｎチャネル型トランジスタ、およびｎチャネル型トランジスタでなる電流源回路を適宜組み合わせることで、負荷回路４３Ｂを構成することができる。
【００７４】
図９Ａ、図９Ｂにそれぞれ、増幅回路４０Ａ、４０Ｂのより具体的な回路構成例を示す。図９Ａに示す増幅回路４８Ａは、トランジスタＭＮ１−ＭＮ３、ＭＮ１０、ＭＮ１４、ＭＰ１１−ＭＰ１４を有する。ＶＢ１、ＶＢ２はそれぞれバイアス電圧である。トランジスタＭＰ１１−ＭＰ１３のチャネル長は等しく、かつトランジスタＭＰ１１、ＭＰ１２のチャネル幅はトランジスタＭＰ１３のチャネル幅の１／２である。
【００７５】
図９Ｂに示す増幅回路４８Ｂは、トランジスタＭＰ１−ＭＰ３、ＭＰ１０、ＭＰ１５、ＭＮ１１−ＭＮ１３、ＭＮ１５を有する。ＶＢ３、ＶＢ４はそれぞれバイアス電圧である。トランジスタＭＮ１１−ＭＮ１３のチャネル長は等しく、かつトランジスタＭＮ１１、ＭＮ１２のチャネル幅はトランジスタＭＮ１３のチャネル幅の１／２である。
【００７６】
＜ノイズ除去＞
図１０を参照して、センスＩＣ３０２は高ＳＮＲのセンシングが可能であることを説明する。図１０は、配線ＤＲＬ＜ｊ＞と配線ＳＮＬ＜ｋ＞との間の容量（ＣＴｊｋ）の変化を検出するときの積分回路２０の動作を説明する図である。
【００７７】
ここでは、ピンＰ１＜ｋ＞、Ｐ１＜ｋ−１＞、Ｐ１＜ｋ＋１＞には、それぞれ、配線ＳＮＬ＜ｋ＞、ＳＮＬ＜ｋ−１＞、ＳＮＬ＜ｋ＋１＞が電気的に接続されているとする。増幅回路２１の端子ＩＮＭ、ＩＮＰ１、ＩＮＰ２には、それぞれ、ピンＰ１＜ｋ＞、Ｐ１＜ｋ−１＞、Ｐ１＜ｋ＋１＞が電気的に接続されている。配線ＤＲＬ＜ｊ＞の電圧はＶＤＨである。Ｃは、容量ＣＴｊｋのタッチ動作がないときの容量値を表す。ΔＣＴｊｋは、タッチ動作による容量ＣＴｊｋの変化量を表す。ＣＰｋは、ノイズ源９と配線ＳＮＬ＜ｋ＞との間の寄生容量を表す。Ｖｎｏｉｓｅはノイズ源９の電圧を表す。
【００７８】
非特許文献１等に記載されている従来の差動信号を用いたセンシング方式では、配線ＳＮＬ＜ｋ＞の容量の変化ΔＣｊｋを検出するために、隣接する１本の配線ＳＮＬ＜ｋー１＞の電圧が差動積分回路の参照電圧に用いられている。ノイズ源９が配線ＳＮＬ＜ｋ＞、ＳＮＬ＜ｋー１＞に与える電圧（Ｖｎｏｉｓｅ）が等しいという理想的な状態であれば、従来方式でも、積分回路で検出される信号にはノイズ成分（Ｖｎｏｉｓｅ）は含まない。隣接する配線ＳＮＬ間ではノイズ源９によって印加されるＶｎｏｉｓｅの相関が高いが、実際には、配線ＳＮＬごとにＶｎｏｉｓｅはばらつく。
【００７９】
そこで、センスＩＣ３０２では、配線ＳＮＬ＜ｋ＞の容量変化ΔＣｊｋを取得するのに、隣接する配線ＳＮＬ＜ｋ−１＞の電圧と、ＳＮＬ＜ｋ＋１＞の電圧との平均電圧が積分回路２０の参照電圧に用いられる。これにより、積分回路２０の参照電圧のノイズ源９による電圧成分が平均化されるので、配線ＳＮＬごとにＶｎｏｉｓｅがばらついても、本実施の形態の積分回路２０は、従来の差動積分回路よりも効果的にコモンモードノイズを除去することができるため、高ＳＮＲの信号を出力できる。
【００８０】
センスＩＣ３０２のＳＮＲが向上するため、精度の高いタッチ検出が行うことができる。つまり、本実施の形態によって、高感度のタッチパネル装置を提供することが可能になる。
【００８１】
ここでは、回路３２０を、タッチセンサの信号を検出するセンス回路として用いる例を説明したが、回路３２０の適用範囲はこれに限定されない。回路３２０は、アナログ信号を検出するための回路として様々な半導体装置に適用することができる。また、回路３２０が使用される半導体装置に応じて、回路３２０の機能回路を取捨することができる。例えば、回路３２０に補正回路等を追加することができる。例えば、回路３２０を、サンプルホールド回路２５、ＬＡＴ２９の一方、または両方を設けない回路構成とすることができる。
【００８２】
以下、図１１−図２２を参照して、タッチセンサユニット１２０の動作方法例を説明する。図１１は、差動センシングモードでのセンスＩＣ３０２の動作例を示すフローチャートである。図１２−図１８は、差動センシングモードの動作を説明する回路図である。図１９は、シングルエンドセンシングモードでのセンスＩＣ３０２の動作例を示すフローチャートである。図２０−図２２は、シングルエンドセンシングモードの動作を説明する回路図である。
【００８３】
ここでは、説明を容易にするため、センサアレイ１２１の配線ＤＲＬ、ＳＮＬの数をそれぞれ、５０、３８とする。そのため、ＤＲＬドライバＩＣ３０１のピンＰ３５の数（出力チャネル数）を５０とし、ピンＰ３５＜１＞−Ｐ３５＜５０＞に、それぞれ配線ＤＲＬ＜１＞−ＤＲＬ＜５０＞が電気的に接続されているとする。また、センスＩＣ３０２のピンＰ１の数（入力チャネル数）を３８とし、ピンＰ１＜１＞−Ｐ１＜３８＞にはそれぞれ配線ＳＮＬ＜１＞−ＳＮＬ＜３８＞が電気的に接続されている。また、ピンＰ３から入力される参照電圧（ＶＲＥＦ１）は、ＤＲＬドライバＩＣ３０１のコモン電圧（ＶＣＯＭ）と等しい電圧を入力している。また、図１２等の回路図において、入力回路３１８は簡略して図示し、一部の入力ピンは省略されている。
【００８４】
＜＜差動センシングモード＞＞
差動センシングモードでは、センスＩＣ３０２は、配線ＳＮＬ＜ｊ＞（ｊは２以上３７以下の整数）の信号を検出するために、隣接する一対の配線ＳＮＬ＜ｊ−１＞の電圧と、配線ＳＮＬ＜ｊ＋１＞の電圧との平均電圧と、配線ＳＮＬ＜ｊ＞の電圧との差分を取得している。この結果、センスＩＣ３０２は、コモンモードノイズの影響を受けにくい、信号の検出を行うことが可能である。
【００８５】
差動センシングモードでのセンスＩＣ３０２の動作は、図１１に示す７のステップＳＴ１０−ＳＴ１６に大別される。ステップＳＴ１０は、表示ユニット１１０で表示動作が行われているときの動作である。タッチセンサユニット１２０がタッチを検出するための動作が、ステップＳＴ１１−ＳＴ１６の動作である。ステップＳＴ１１−ＳＴ１６をドライブ線の数と同じ回数繰り返すことで、センサアレイ１２１の容量値の分布を取得することができる。ここでは、ステップＳＴ１１−ＳＴ１６は５０サイクル行われる。センスＩＣ３０２の動作モードを差動センシングモードにするため、低レベル（Ｌレベル）の信号ＭＯがセンスＩＣ３０２に入力される。
【００８６】
（ステップＳＴ１０：プリチャージ（表示期間））
表示期間では、ゲートドライバ回路１１６およびソースドライバ回路１１７が動作し、画素アレイ１１１の各サブ画素１１２の表示データの書き換えが行われている。ステップＳＴ１０のプリチャージ動作は、センサアレイ１２１の状態を表示ユニット１１０の表示に影響を与えない状態に設定するために行われる。
【００８７】
ステップＳＴ１０では、ＤＲＬドライバＩＣ３０１によって、配線ＤＲＬ＜１＞−ＤＲＬ＜５０＞の電圧はＶＣＯＭに設定される。
【００８８】
信号ＭＯ、ＰＲＥ、ＲＥＶの論理は、それぞれ、“Ｌ”、“Ｈ”、“Ｌ”である。図１２に示すように、入力回路３１８によって、ピンＰ１＜１＞−Ｐ１＜３８＞がピンＰ３に電気的に接続され、配線ＳＮＬ＜１＞―ＳＮＬ＜３８＞は電圧ＶＣＯＭにプリチャージされる。かつ、入力回路３１８によって、回路３２０＜ｊ＞の端子ＩＮＰ１、ＩＮＰ２は、それぞれ、ピンＰ１＜２ｊ−１＞、Ｐ１＜２ｊ＋１＞に電気的に接続され、端子ＩＮＭはフローティングとされる。なお、ここではｊは１以上１８以下の整数である。
【００８９】
（ステップＳＴ１１：偶数チャネルセットアップ動作）
ステップＳＴ１１の動作は偶数チャネルをセンシングするためのセットアップ動作であり、増幅回路２１のオフセット電圧の影響を低減するために行われる。セットアップ動作によって、増幅回路２１の出力端子を定常状態にする。
【００９０】
信号ＭＯ、ＰＲＥ、ＲＥＶの論理は、それぞれ、“Ｌ”、“Ｌ”、“Ｌ”である。信号ＧＯの論理が“Ｌ”から“Ｈ”になる。図１３に示すように、ピンＰ１＜１＞−Ｐ１＜３８＞とピンＰ３との電気的な接続状態が解除される。回路３２０＜ｊ＞の端子ＩＮＭは、配線ＳＮＬ＜２ｊ＞と電気的に接続され、かつスイッチＳＷ１によって増幅回路２１＜ｊ＞の出力端子と電気的に接続される。これにより、増幅回路２１＜ｊ＞の出力端子は定常状態にされる。信号ＧＯの論理を“Ｌ”にすることで、ステップＳＴ１１が終了する。
【００９１】
ステップＳＴ１２のセンシング動作では、全ての積分回路２０＜１＞−２０＜１８＞を同時にアクティブにしている。プロセスばらつきによって、各増幅回路２１＜１＞−２１＜１８＞のオフセット電圧がばらついている場合、積分回路２０＜１＞−２０＜１８＞が積分処理を実行するタイミングがずれてしまう。ステップＳＴ１１を予め行っておくことで、ステップＳＴ１２において、増幅回路２１＜１＞−２１＜１８＞のオフセット電圧によって、積分回路２０＜１＞−２０＜１８＞の積分処理の実行タイミングがばらつくことを低減することができる。
【００９２】
（ステップＳＴ１２：偶数チャネルセンシング動作）
ステップＳＴ１２では、偶数チャネルの配線ＳＮＬの信号が検出される。信号ＭＯ、ＰＲＥ、ＲＥＶの論理は、それぞれ、“Ｌ”、“Ｌ”、“Ｌ”が維持される。信号ＧＯの論理を“Ｌ”にすることで、各スイッチＳＷ１をオフ状態にする。次いで、信号ＳＳＨを高（Ｈ）レベルにして、各スイッチＳＷ２をオン状態にする（図１４）。ＤＲＬドライバＩＣ３０１は、何れか１本の配線ＤＲＬを選択し、選択した配線ＤＲＬにＨレベルのドライブ信号を入力する。
【００９３】
積分回路２０＜ｊ＞は、配線ＳＮＬ＜２ｊ−１＞の電圧とＳＮＬ＜２ｊ＋１＞の電圧との平均の電圧を参照電圧にして、配線ＳＮＬ＜２ｊ＞の信号を積分する。積分回路２０＜ｊ＞は、配線ＳＮＬ＜２ｊ＞の容量の変化量を電圧に変換する。サンプルホールド回路２５＜ｊ＞は積分回路２０＜ｊ＞の出力信号をサンプリングする。信号ＳＳＨがＨレベルである期間、サンプルホールド回路２５＜ｊ＞はサンプリング動作を実行する。センスＩＣ３０２にＬレベルの信号ＳＳＨが入力された後、ＤＲＬドライバＩＣ３０１はドライブした配線ＤＲＬの電圧をＬレベルにする。
【００９４】
（ステップＳＴ１３：奇数チャネルプリチャージ動作）
ステップＳＴ１３のプリチャージ動作では、信号ＭＯ、ＰＲＥ、ＲＥＶの論理は、それぞれ、“Ｌ”、“Ｈ”、“Ｈ”である。図１５に示すように、センスＩＣ３０２は、ピンＰ１＜１＞−Ｐ１＜３８＞をピンＰ３と電気的に接続して、配線ＳＮＬ＜１＞―ＳＮＬ＜３８＞を電圧ＶＣＯＭにプリチャージする。また、回路３２０＜ｊ＞の端子ＩＮＰ１、ＩＮＰ２は配線ＳＮＬ＜２ｊ＞、ＳＮＬ＜２ｊ＋２＞とそれぞれ電気的に接続され、端子ＩＮＭはフローティングとされる。
【００９５】
（ステップＳＴ１４：奇数チャネルセットアップ動作）
ステップＳＴ１４の動作は奇数チャネルをセンシングするためのセットアップ動作であり、ステップＳＴ１２と同様に行われる。
【００９６】
信号ＭＯ、ＰＲＥ、ＲＥＶの論理は、それぞれ、“Ｌ”、“Ｌ”、“Ｈ”である。図１６に示すように、ピンＰ１＜１＞−Ｐ１＜３８＞とピンＰ３との電気的な接続状態が解除される。回路３２０＜ｊ＞において、端子ＩＮＭは配線ＳＮＬ＜２ｊ＋１＞と電気的に接続され、かつスイッチＳＷ１によって増幅回路２１＜ｊ＞の出力端子と電気的に接続される。
【００９７】
信号ＧＯの論理を“Ｌ”から“Ｈ”にする。信号ＧＯがＨレベルに遷移することで、各ＡＤＣ２８はアナログ−デジタル（Ａ／Ｄ）変換処理を実行する。ＡＤＣ２８＜ｊ＞のＡ／Ｄ変換処理により、サンプルホールド回路２５＜ｊ＞が保持しているアナログ電圧がデジタルデータ信号に変換される。信号ＳＬＳに従い、ＬＡＴ２９＜ｊ＞はＡＤＣ２８＜ｊ＞が生成したデジタルデータ信号を記憶する。つまり、ステップＳＴ１４において、ステップＳＴ１２で検出された配線ＳＮＬ＜２ｊ＞の信号が、ＡＤＣ２８＜ｊ＞によってデジタルデータ信号に変換された後、ＬＡＴ２９＜ｊ＞に記憶される。
【００９８】
（ステップＳＴ１５：奇数チャネルセンシング動作）
ステップＳＴ１５では、奇数チャネルの配線ＳＮＬの信号を検出する。信号ＭＯ、ＰＲＥ、ＲＥＶの論理は、それぞれ、“Ｌ”、“Ｌ”、“Ｈ”が維持される。信号ＧＯを低（Ｌ）レベルにして、各スイッチＳＷ１をオフ状態にする。次いで信号ＳＳＨをＨレベルにして、各スイッチＳＷ２をオン状態にする（図１７）。また、ＤＲＬドライバＩＣ３０１は、ステップＳＴ１２で選択された配線ＤＲＬ＜ｋ＞に再びＨレベルのドライブ信号を入力する。
【００９９】
積分回路２０＜ｊ＞は、配線ＳＮＬ＜２ｊ＞の電圧とＳＮＬ＜２ｊ＋２＞の電圧とを平均した電圧を参照電圧にして、配線ＳＮＬ＜２ｊ＋１＞の信号を積分する。積分回路２０＜ｊ＞は、配線ＳＮＬ＜２ｊ＋１＞の容量の変化量を電圧に変換し、出力する。信号ＳＳＨがＨレベルである期間、サンプルホールド回路２５＜ｊ＞は積分回路２０＜ｊ＞の出力信号をサンプリングする。センスＩＣ３０２にＬレベルの信号ＳＳＨが入力された後、ＤＲＬドライバＩＣ３０１はドライブした配線ＤＲＬの電圧をＬレベルにする。
【０１００】
また、ステップＳＴ１５では、信号ＳＳＰがアクティブになり、ＳＲ３２７は、信号ＳＲＯＵＴを生成する。信号ＳＲＯＵＴによって、出力バッファ回路３２２＜１＞−３２２＜１８＞が順次選択され、ＬＡＴ２９＜１＞−２９＜１８＞が記憶しているデータ信号が順次ピンＰ２から出力される。なお、ＬＡＴ２９＜１＞−２９＜１８＞からのデジタルデータ信号の読み出しは、次にステップＳＴ１１が実行されるまでに完了すればよい。つまり、ステップＳＴ１５、ＳＴ１６の実行中にピンＰ２から出力される信号ＳＤＯのデータは、偶数チャネルの配線ＳＮＬの容量値を表す。
【０１０１】
なお、ステップＳＴ１５で検出された配線ＳＮＬ＜２ｊ−１＞のセンス信号は、次のサイクルのステップＳＴ１１において、ＡＤＣ２８＜ｊ＞でデジタルデータ信号に変換され、ＬＡＴ２９＜ｊ＞に記憶される。ステップＳＴ１２で、信号ＳＳＰがアクティブになると、出力回路３２１によって、ＬＡＴ２９＜１＞−２９＜１８＞からデジタルデータ信号がピンＰ２に順次出力される。このときのＬＡＴ２９＜１＞−２９＜１８＞のデジタルデータ信号の読み出しは、ステップＳＴ１４が実行されるまでに完了すればよい。つまりステップＳＴ１２、ＳＴ１３の実行中にピンＰ２から出力される信号ＳＤＯのデータは、奇数チャネルの配線ＳＮＬの容量値を表す。
【０１０２】
（ステップＳＴ１６：偶数チャネルプリチャージ動作）
ステップＳＴ１６は、ステップＳＴ１０と同様に行われる。図１８に示すように、ピンＰ１＜１＞−Ｐ１＜３８＞がピンＰ３と電気的に接続され、配線ＳＮＬ＜１＞―ＳＮＬ＜３８＞を電圧ＶＣＯＭにプリチャージする。回路３２０＜ｊ＞の端子ＩＮＰ１、ＩＮＰ２は配線ＳＮＬ＜２ｊ−１＞、ＳＮＬ＜２ｊ＋１＞とそれぞれ電気的に接続され、端子ＩＮＭはフローティングとされる。
【０１０３】
＜＜シングルエンドセンシングモード＞＞
図１９に示すように、シングルエンドセンシングモードでのセンスＩＣ３０２の動作は５のステップＳＴ２０−ＳＴ２４に大別される。ステップＳＴ２１−ＳＴ２４のサイクルがドライブ線の数と同じ回数実行される。センスＩＣ３０２の動作モードをシングルエンドセンシングモードにするため、Ｈレベルの信号ＭＯがセンスＩＣ３０２に入力される。
【０１０４】
（ステップＳＴ２０：プリチャージ（表示期間））
表示ユニット１１０の表示動作が行われている期間、ステップＳＴ２０のプリチャージ動作が実行される。ステップＳＴ１０と同様に、ステップＳＴ２０も、センサアレイ１２１の状態を表示ユニット１１０の表示に影響を与えない状態に設定するために行われる。
【０１０５】
信号ＭＯ、ＰＲＥの論理は、それぞれ、“Ｈ”、“Ｈ”である。信号ＲＥＶの論理は“Ｈ”、“Ｌ”の何れでもよい。図２０に示すように、入力回路３１８によって、ピンＰ１＜１＞−Ｐ１＜３８＞はピンＰ３と電気的に接続され、かつ、入力回路３１８によって、増幅回路２１＜ｊ＞の端子ＩＮＰ１、ＩＮＰ２はピンＰ３と電気的に接続され、端子ＩＮＭはフローティングとされる。また、積分回路２０＜ｊ＞において、スイッチＳＷ１がオン状態とされ、増幅回路２１＜ｊ＞の出力端子と端子ＩＮＭが短絡される。
【０１０６】
（ステップＳＴ２１：偶数チャネルセンシング動作）
ステップＳＴ２１では、回路３２０＜１＞−３２０＜１８＞で、偶数チャネルの配線ＳＮＬのセンス信号を検出する。信号ＭＯ、ＰＲＥ、ＲＥＶの論理は、それぞれ、“Ｈ”、“Ｌ”、“Ｌ”である。信号ＧＯをＬレベルにして、各スイッチＳＷ１をオフ状態にする。次いで信号ＳＳＨをＨレベルにして、各スイッチＳＷ２をオン状態にする（図２１）。また、ＤＲＬドライバＩＣ３０１は、何れか１の配線ＤＲＬを選択し、選択した配線ＤＲＬにＨレベルのドライブ信号を入力する。
【０１０７】
積分回路２０＜ｊ＞は、電圧ＶＣＯＭを参照電圧に用いて、配線ＳＮＬ＜２ｊ＞の信号を積分する。信号ＳＳＨはＨレベルであり、サンプルホールド回路２５＜ｊ＞は積分回路２０＜ｊ＞の出力信号をサンプリングする。Ｌレベルの信号ＳＳＨをセンスＩＣ３０２に入力して、サンプルホールド回路２５＜ｊ＞をサンプリング状態からホールド状態にした後、ＤＲＬドライバＩＣ３０１はドライブした配線ＤＲＬの電圧をＬレベルにする。
【０１０８】
（ステップＳＴ２２：プリチャージ動作）
ステップＳＴ２２のプリチャージ動作はステップＳＴ２０と同様に行われる（図２０参照）。ステップＳＴ２２では、Ｈレベルの信号ＧＯが入力されるため、ＡＤＣ２８がアクティブになる。ＡＤＣ２８はサンプルホールド回路２５が保持しているアナログ電圧をデジタルデータ信号に変換する。信号ＳＬＳに従い、ＬＡＴ２９はＡＤＣ２８が生成したデジタルデータ信号を記憶する。しかる後、信号ＳＳＰがアクティブになり、信号ＳＲＯＵＴによって、出力バッファ回路３２２＜１＞−３２２＜１８＞が順次選択され、ＬＡＴ２９＜１＞−２９＜１８＞が記憶しているデータ信号が順次ピンＰ２から出力される。ステップＳＴ２２では、ステップＳＴ２１で検出されたセンス信号がデジタルデータ信号に変換され、ピンＰ２から出力される。
【０１０９】
（ステップＳＴ２３：奇数チャネルセンシング動作）
ステップＳＴ２３では、回路３２０＜１＞−３２０＜１８＞で、奇数チャネルの配線ＳＮＬのセンス信号を検出する。信号ＭＯ、ＰＲＥ、ＲＥＶの論理は、それぞれ、“Ｈ”、“Ｌ”、“Ｈ”である。信号ＧＯをＬレベルにして、各スイッチＳＷ１をオフ状態にする。次いで信号ＳＳＨをＨレベルにして、各スイッチＳＷ２をオン状態にする（図２２）。また、ＤＲＬドライバＩＣ３０１は、ステップＳＴ１１で選択した配線ＤＲＬに再びＨレベルのドライブ信号を入力する。
【０１１０】
積分回路２０＜ｊ＞は、電圧ＶＣＯＭを参照電圧にして配線ＳＮＬ＜２ｊ＞のセンス信号を積分する。サンプルホールド回路２５＜ｊ＞は積分回路２０＜ｊ＞の出力信号をサンプリングする。次に、Ｌレベルの信号ＳＳＨをセンスＩＣ３０２に入力することで、サンプルホールド回路２５＜ｊ＞をホールド状態にし、ＤＲＬドライバＩＣ３０１はドライブした配線ＤＲＬの電圧をＬレベルにする。
【０１１１】
（ステップＳＴ２４：プリチャージ動作）
ステップＳＴ２４のプリチャージ動作は、ステップＳＴ２２と同様に行われる（図２０参照）。ステップＳＴ２４では、ステップＳＴ２３で検出されたセンス信号がデジタルデータ信号に変換され、ピンＰ２から出力される。
【０１１２】
なお、センスＩＣ３０２では、偶数チャネルのセンシング動作で、ピンＰ１＜３８＞は回路３２０＜３８＞の端子ＩＮＭに接続されることがなく、また、奇数チャネルのセンシング動作で、ピンＰ１＜３８＞は回路３２０＜３８＞の端子ＩＮＭに接続されることがない。つまり、センスＩＣ３０２では、ピンＰ１＜１＞、Ｐ１＜３８＞に接続される配線ＳＮＬの信号を検出する機能を持たない。センスＩＣ３０２の入力チャネル数（ピンＰ１の数）が２Ｎ＋２である場合、センスＩＣ３０２で信号を検出できる配線ＳＮＬの最大数は２Ｎである。
【０１１３】
タッチパネル装置の構造は、アウトセル型（外付け型）、内蔵型に大別される。内蔵型タッチパネル装置の構造には、例えば、オンセル型とインセル型とがある。タッチパネル装置の専用ＩＣ（例えば、センスＩＣ、ドライブ線ドライバＩＣ、表示装置用ドライバＩＣ等）は、タッチセンサユニットの構造に応じて、様々な構造をとりえる。実施の形態２において、タッチパネル装置、及びタッチパネル装置の専用ＩＣの構成例等を説明する。
【０１１４】
〔実施の形態２〕
＜＜アウトセル型タッチパネルユニット＞＞
図２３Ａは、アウトセル型のタッチパネルユニットを有するタッチパネル装置の構成例を模式的に示す分解斜視図である。図２３Ａに示すタッチパネル装置２０１は、上部カバー２１１、下部カバー２１２、バッテリ２１３、プリント基板２１４、バックライトユニット２１６、タッチセンサユニット２２０、表示ユニット２３０を有する。バッテリ２１３、バックライトユニット２１６等が設けられていない場合もある。タッチセンサユニット２２０および表示ユニット２３０により、アウトセル型タッチパネルユニットが構成される。
【０１１５】
表示ユニット２３０が透過型表示ユニット（例えば、透過型液晶表示ユニット）である場合に、バックライトユニット２１６は設けられる。バックライトユニット２１６は光源２１６ａを有する。光源２１６ａは、例えば発光ダイオード（ＬＥＤ）である。端部に光源２１６ａを設けた光拡散板をバックライトユニット２１６として用いることもできる。
【０１１６】
バックライトユニット２１６と表示ユニット２３０との間に、波長変換部材を設けてもよい。波長変換部材は、バックライトユニット２１６の光を吸収し、光の一部または全部を別の波長の光に変換する機能を有する。また、波長変換部材は導光板の機能を有していてもよい。
【０１１７】
プリント基板２１４には、プロセッサ、電源回路、メモリ、コントローラ等が設けられる。電源回路に電力を供給する電源には、外部の商用電源、バッテリ２１３を用いることができる。フレーム２１５は、表示ユニット２３０の保護機能の他、プリント基板２１４の動作により発生する電磁波を遮断するための電磁シールドの機能を有する。フレーム２１５は、放熱板の機能を有していてもよい。
【０１１８】
タッチセンサユニット２２０は、タッチセンサパネル２２１、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）２２９、ＤＲＬドライバＩＣ３５１、センスＩＣ３５２を有する。タッチセンサパネル２２１は基板２２２を有する。基板２２２には、センサアレイ２２５、端子部等が設けられている。ＦＰＣ２２９、ＤＲＬドライバＩＣ３５１、センスＩＣ３５２は、それぞれ、基板２２２に設けられた端子部に電気的に接続されている。
【０１１９】
ＤＲＬドライバＩＣ３５１は、タッチセンサのドライブ線ドライバ回路（以下、「ＴＳ−ＤＲ」と呼ぶ。）６１を有し、センスＩＣ３５２は、タッチセンサのセンス回路（以下「ＴＳ−ＳＮ」と呼ぶ。）６２を有する。ドライブ線の数に応じて複数のＤＲＬドライバＩＣ３５１が設けられる場合があり、センサアレイ２２５のセンス線の数に応じて、複数のセンスＩＣ３５２が設けられる場合がある。
【０１２０】
タッチセンサユニット２２０には、ＤＲＬドライバＩＣ３５１およびセンスＩＣ３５２の代わりに、ＩＣ３５３（図２３Ｂ）、またはＩＣ３５４（図２３Ｃ）を設けてもよい。ＩＣ３５３は、ＴＳ−ＤＲ６１、ＴＳ−ＳＮ６２を有する。ＩＣ３５４は、ＴＳ−ＤＲ６１、ＴＳ−ＳＮ６２、ＴＳ−ＣＴＲ（タッチセンサコントローラ）６３を有する。ＩＣ３５３を１または複数用いることができ、ＩＣ３５４も同様である。
【０１２１】
表示ユニット２３０は、表示パネル２３１、ＦＰＣ２３８、ソースドライバＩＣ３８１を有する。表示パネル２３１は素子基板２３２、対向基板２３３を有する。素子基板２３２は、画素アレイ、ゲートドライバ回路、端子部を有する。対向基板２３３は、例えば、カラーフィルタ、ブラックマトリックスを有する。ソースドライバＩＣ３８１はソースドライバ回路（ＳＤＲ）８１を有する。画素アレイのソース線の数に応じて、１または複数のソースドライバＩＣ３８１が用いられる。
【０１２２】
表示ユニット２３０の画素アレイとタッチセンサユニット２２０のセンサアレイ２２５が重なるように配置される。なお、表示ユニット２３０が、表示素子の光を素子基板から取り出す構造（例えば、ボトムエミッション型の自発光表示ユニット）である場合、素子基板２３２が上部カバー２１１側に位置するように、表示ユニット２３０が配置される。
【０１２３】
ＦＰＣ２３８、ソースドライバＩＣ３８１は、素子基板２３２に設けられている端子部と電気的に接続される。ここでは、ソースドライバＩＣ３８１の実装方式は、ＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）方式としているが、実装方式に特段の制約はなく、ＣＯＦ（Ｃｈｉｐ  ｏｎ  Ｆｌｅｘｉｂｌｅ）方式、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式などでもよい。タッチセンサユニット２２０のＩＣの実装方式についても同様である。
【０１２４】
素子基板２３２にゲートドライバ回路が設けられていないときは、例えば、ゲートドライバＩＣが素子基板２３２に接続される。ソースドライバＩＣ３８１に代えて、図２３Ｄに示すドライバＩＣ３８２を素子基板２３２に接続してもよい。ドライバＩＣ３８２は、ソースドライバ回路（ＳＤＲ）８１、およびゲートドライバ回路（ＧＤＲ）８２を有する。
【０１２５】
素子基板２３２のベース基板は画素アレイを構成するトランジスタ等を支持することができる基板であればよい。例えば、素子基板２３２のベース基板には、画素アレイのトランジスタを作製するときに使用した支持基板（ガラス基板、石英基板など）、または、支持基板と異なる基板が用いられる。
【０１２６】
ベース基板には、例えば、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどが挙げられる。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムには、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニル等からなるフィルム、または無機蒸着フィルムなどを用いることもできる。フィルム基材としては、ポリエステル樹脂、ポリアミド樹脂、ポリイミド樹脂、アラミド樹脂、エポキシ樹脂、および紙類などがある。
【０１２７】
対向基板２３３のベース基板には、表示素子を封止する機能をもつ基板が好適である。対向基板２３３のベース基板には、素子基板２３２のベース基板と同様の基板を用いることができる。あるいは、対向基板２３３のベース基板には、光学フィルム（円偏光フィルム）を用いることができる。
【０１２８】
＜＜オンセル型タッチパネルユニット＞＞
図２４Ａは、オンセル型のタッチパネル装置の構成例を模式的に示す分解斜視図である。図２４Ａに示すタッチパネル装置２０２は、タッチセンサユニット２２０および表示ユニット２３０に代えてタッチパネルユニット２４０を有する。タッチパネルユニット２４０は、タッチセンサユニット２２０と表示ユニット２３０とを複合したユニットである。
【０１２９】
タッチパネルユニット２４０は、表示パネル２４１、ＦＰＣ２３８、２３９、ＩＣ３５４、ソースドライバＩＣ３８１を有する。表示パネル２４１は、素子基板２４２、対向基板２４３を有する。素子基板２４２の構成は、素子基板２３２と同様である。ＩＣ３５４および画素アレイはＦＰＣ２３８に電気的に接続されている。対向基板２４３はセンサアレイ２４４、センサアレイ２４４と接続する端子部を有する。これらは対向基板２４３の外側の面に設けられている。端子部にＦＰＣ２３９が接続され、ＦＰＣ２３９とＩＣ３５４が電気的に接続されている。
【０１３０】
図２４Ａに示すタッチパネルユニット２４０は、表示素子の光を対向基板から取り出す構造の一例である。図２４Ｂに、表示素子の光を対向基板から取り出す構造のタッチパネルユニットの構成例を示す。図２４Ｂに示すタッチパネルユニット２４５は、表示パネル２４６、ＦＰＣ２３８、２３９、ＩＣ３５４、ソースドライバＩＣ３８１を有する。表示パネル２４６は、素子基板２４７、対向基板２４８を有する。対向基板２４８の外側の面には、センサアレイ２４４、およびセンサアレイ２４４と電気的に接続する端子部が設けられている。この端子部にＦＰＣ２３９が電気的に接続される。
【０１３１】
＜＜インセル型タッチパネル＞＞
図２５Ａ―図２５Ｃ、図２６Ａはインセル型タッチパネルユニットの構成例を示す斜視図である。
【０１３２】
図２５Ａに示すタッチパネルユニット２５０は、表示パネル２５１、ＦＰＣ２３８、２３９、ＩＣ３５４、ソースドライバＩＣ３８１を有する。表示パネル２５１は、素子基板２５２、対向基板２５３を有する。素子基板２５２は、素子基板２３２と同様の構成とすることができる。ＩＣ３５４はＦＰＣ２３９に電気的に接続されている。対向基板２５３の内側の面（素子基板２５２と対向する面）には、センサアレイ２４４、センサアレイ２４４と電気的に接続する端子部が設けられている。この端子部にＦＰＣ２３９が電気的に接続されている。
【０１３３】
図２５Ｂは、ハイブリッド−インセル型タッチパネルユニットの例である。ハイブリッド−インセル型タッチパネルとは、インセル型タッチパネルとオンセル型タッチパネルとを複合したユニットである。図２５Ｂに示すタッチパネルユニット２６０は、表示パネル２６１、ＦＰＣ２３６−２３８、ＤＲＬドライバＩＣ３５１、センスＩＣ３５２、ソースドライバＩＣ３８１を有する。
【０１３４】
表示パネル２６１は、素子基板２６２、対向基板２６３を有する。対向基板２６３の外側の面には、センサアレイを構成するセンス線群２４４Ｓと、センス線群２４４Ｓと電気的に接続する端子部とが設けられている。端子部にＦＰＣ２３６が電気的に接続され、ＦＰＣ２３６にセンスＩＣ３５２が電気的に接続されている。
【０１３５】
素子基板２６２は、画素アレイ、ゲートドライバ回路、ＦＰＣ２３７、ＦＰＣ２３８、およびソースドライバＩＣ３８１用の端子部を有する。画素アレイのコモン電極が、タッチセンサのドライブ線の機能を持つ。ＦＰＣ２３８は、端子部を介して、画素アレイおよびソースドライバＩＣ３８１と電気的に接続されている。ＦＰＣ２３７にはＤＲＬドライバＩＣ３５１が電気的に接続されている。タッチ動作検出時には、ＤＲＬドライバＩＣ３５１によって、画素アレイのコモン電極が駆動される。
【０１３６】
なお、ゲートドライバ回路を素子基板２６２に設けない場合は、専用ＩＣとしてゲートドライバＩＣがさらに用いられる。あるいは、ソースドライバＩＣ３８１に代えて、ドライバＩＣ３８２が用いられる。
【０１３７】
図２５Ｃに示すタッチパネルユニット２６５は、表示パネル２６６、ＦＰＣ２３６−２３８、ＤＲＬドライバＩＣ３５１、センスＩＣ３５２、ソースドライバＩＣ３８１を有する。表示パネル２６６は、素子基板２６７、対向基板２６８を有する。表示パネル２６６は表示素子の光を素子基板２６７側から取り出す構造の表示パネルである。素子基板２６７の外側の面には、センス線群と、センス線群と電気的に接続する端子部とが設けられている。この端子部にＦＰＣ２３６が電気的に接続されている。
【０１３８】
タッチパネルユニット２６５において、ＤＲＬドライバ回路を画素アレイと共に、素子基板２６７に設けることができる。または、ソースドライバＩＣ３８１およびＤＲＬドライバＩＣ３５１の代わりに、図２５Ｄに示すソースドライバＩＣ３８３を素子基板２６７に設けてもよい。ソースドライバＩＣ３８３を用いることで、ＦＰＣ２３７用の端子部を設けなくてもよいため、タッチパネルユニット２６５の小型化、コストの削減、作製工程の簡略化ができる。タッチパネルユニット２６０も同様である。
【０１３９】
図２６Ａに示すタッチパネルユニット２７０は、表示パネル２７１、ＦＰＣ２３７、２３８、ＩＣ３５４、ソースドライバＩＣ３８１を有する。表示パネル２７１は、素子基板２７２、対向基板２７３を有する。対向基板２７３は、表示ユニット２３０の対向基板２３３と同様の構成にすることができる。
【０１４０】
素子基板２７２は、画素アレイ、ゲートドライバ回路、ＦＰＣ２３７、２３８、およびソースドライバＩＣ３８１用の端子部を有する。画素アレイのコモン電極の一部が、タッチセンサのドライブ線の機能をもち、他の一部のコモン電極がタッチセンサのセンス線の機能をもつ。ＦＰＣ２３８は、端子部を介して画素アレイ、およびソースドライバＩＣ３８１と電気的に接続されている。ＦＰＣ２３７にはＤＲＬドライバＩＣ３５１が電気的に接続されている。ＤＲＬドライバ回路を画素アレイと共に、素子基板２７２に設けてもよい。
【０１４１】
タッチパネルユニット２７０において、ソースドライバＩＣ３８１に代えて、ドライバＩＣ３８２を用いてもよい。なお、ゲートドライバ回路を素子基板２７２に設けない場合は、ゲートドライバＩＣが用いられる。
【０１４２】
タッチパネルユニット２７０では、画素アレイにタッチセンサが設けられるため、表示パネルの周辺回路と、タッチセンサの周辺回路とが設けられている専用ＩＣを用いることができる。図２６Ｂ―図２６Ｄを用いて、そのような専用ＩＣの構成例を説明する。図２６Ｂ―図２６Ｄは、素子基板の部分的な平面図である。
【０１４３】
図２６Ｂの素子基板２７２Ｂはベース基板２８０（以下、「基板２８０」と呼ぶ。）を有する。基板２８０には、画素アレイ２８１、ゲートドライバ回路２８２Ａ、２８２Ｂ、デマルチプレクサ（ＤＥＭＵＸ）２８４、端子部２８５が設けられている。端子部２８５はＦＰＣ接続用の端子である。基板２８０にはＩＣ接続用端子部も設けられており、この端子部にソースドライバＩＣ３８４が電気的に接続されている。
【０１４４】
ここでは、ゲートドライバ回路を２のゲートドライバ回路２８２Ａ、２８２Ｂに分けて設けているが、１つのゲートドライバ回路でもよい。ＤＥＭＵＸ２８４は、ソースドライバＩＣ３８４からデータ信号が入力されるソース線を選択する機能を有する。ＤＥＭＵＸ２８４は適宜設ければよい。図２３Ａ等に示す他の素子基板にも、同様の機能を有するＤＥＭＵＸが適宜設けられる。
【０１４５】
ソースドライバＩＣ３８４は、ＴＳ−ＤＲ６１、ＴＳ−ＳＮ６２、ＳＤＲ８１を有する。ＴＳ−ＤＲ６１とＴＳ−ＳＮ６２を隣接させないように、ソースドライバＩＣ３８４の内部回路を配置することで、ＴＳ−ＳＮ６２がＴＳ−ＤＲ６１のドライブ動作によるノイズの影響を受けにくくなるので、ＴＳ−ＳＮ６２のＳＮＲを向上できる。
【０１４６】
図２６Ｃに示す素子基板２７２Ｃには、基板２８０に、画素アレイ２８１と共にＤＲＬドライバ回路２８３Ａ、２８３Ｂが設けられている。そのため、ソースドライバＩＣには、ＴＳ−ＳＮ６２、ＳＤＲ８１を有するソースドライバＩＣ３８５を用いることができる。ＴＳ−ＳＮ６２がＤＲＬドライバ回路に近接していないため、ＴＳ−ＳＮ６２のＳＮＲが向上される。
【０１４７】
画素アレイ２８１の画素数に応じて、ソースドライバＩＣの使用数が決定される。使用するソースドライバＩＣは、ソースドライバＩＣ３８１、３８３−３８５から適宜選択することができる。複数のソースドライバＩＣが使用される例を図２６Ｄに示す。図２６Ｄの素子基板２７２Ｄには、ソースドライバＩＣ３８１、３８３、３８５が電気的に接続されている。この例でも、ＴＳ−ＳＮ６２がＤＲＬドライバ回路に近接していないため、ＴＳ−ＳＮ６２のＳＮＲが向上される。なお、素子基板２７２Ｄの基板２８０に、ＤＲＬドライバ回路２８３Ａ、２８３Ｂを設ける場合は、ソースドライバＩＣ３８３に代えて、ソースドライバＩＣ３８１が設けられる。
【０１４８】
タッチパネルユニット２５０（図２５Ａ）のように、対向基板の内側の面にタッチセンサが設けられている表示パネルにも、ソースドライバＩＣ３８３―３８５を用いることができる。その場合、対向基板に設けられている端子部を素子基板に設けられている端子部に電気的に接続すればよい。図２７Ａ、図２７Ｂを参照して、このような構成をもつタッチパネルユニットを説明する。図２７Ａはタッチパネルユニットの構成例を示す模式的な斜視図であり、図２７Ｂは、タッチパネルユニットの構成例を示す模式的な断面図である。
【０１４９】
図２７Ａ、図２７Ｂに示すタッチパネルユニット２５５は、表示パネル２５６、ＦＰＣ２３８、ソースドライバＩＣ３８４を有する。表示パネル２５６は、素子基板２５７、対向基板２５８を有する。ソースドライバＩＣ３８４はＦＰＣ２３８に電気的に接続されている。
【０１５０】
対向基板２５８の内側の面には、センサアレイ２４４、端子部２４９Ａ、２４９Ｂが設けられている。素子基板２５７の内側の面には、画素アレイ２９４、ゲートドライバ回路、端子部２９９Ａ−２９９Ｄが設けられている。画素アレイ２９４は端子部２９９Ｃ、２９９Ｄに電気的に接続され、ゲートドライバ回路は端子部２９９Ｄと電気的に接続され、端子部２９９Ａ、２９９Ｂはそれぞれ端子部２９９Ｃと電気的に接続されている。ソースドライバＩＣ３８４は端子部２９９Ｃに電気的に接続され、端子部２９９Ｃは端子部２９９Ｄに電気的に接続され、ＦＰＣ２３８は端子部２９９Ｄに電気的に接続されている。
【０１５１】
シール材２９０により、素子基板２５７に対向基板２５８が固定されている。シール材２９０は導電性粒子を含んでいる。そのため、シール材２９０により、端子部２４９Ａと端子部２９９Ａ間は導通され、端子部２４９Ｂと端子部２９９Ｂ間は導通される。例えば、端子部２４９Ａはドライブ線用の端子部であり、かつ端子部２４９Ｂがセンス線用端子部である場合、端子部２９９Ｃ、引き回し配線、端子部２９９Ａ、シール材２９０および端子部２４９Ａを介して、ソースドライバＩＣ３８４内のＴＰーＤＲ６１がドライブ線と電気的に接続される。また、端子部２９９Ｃ、引き回し配線、端子部２９９Ｂ、シール材２９０および端子部２４９Ｂを介して、ソースドライバＩＣ３８４内のＴＰーＳＮ６２がセンス線と電気的に接続される。
【０１５２】
複数のソースドライバＩＣを用いる場合は、ソースドライバＩＣ３８１、３８３−３８５から適宜選択すればよい。例えば、ソースドライバＩＣの使用数が２の場合、ソースドライバＩＣ３８３とソースドライバＩＣ３８５とが用いられる。使用数が３の場合、ソースドライバＩＣ３８１、ソースドライバＩＣ３８３、およびソースドライバＩＣ３８５が用いられる。
【０１５３】
〔実施の形態３〕
本実施の形態では、表示部を備えた電子機器等について説明する。
【０１５４】
例えば、表示部を備えた電子機器には、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。可撓性の電子機器は、家屋やビルなどの建築物の内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことも可能である。
【０１５５】
図２８Ａ―図３０に電子機器の構成例を示す。図２８Ａ―図３０に示す電子機器の表示部には、実施の形態１のタッチパネル装置を適用することができる。これにより、電子機器の表示部を入力部として機能させることができる。また、実施の形態１のタッチパネル装置は高感度であるため、これを入力部に用いることで、操作性が良い電子機器を提供することができる。
【０１５６】
図２８Ａに示す情報端末２０１０は、筐体２０１１に組み込まれた表示部２０１２の他、操作ボタン２０１３、外部接続ポート２０１４、スピーカ２０１５、マイクロフォン２０１６を有する。ここでは、表示部２０１２の表示領域は、湾曲している。情報端末２０１０は、バッテリで駆動する携帯型情報端末であり、タブレット型情報端末、あるいはスマートフォンとして使用することができる。情報端末２０１０は、電話、電子メール、手帳、インターネット接続、音楽再生等の機能を有する。指などで表示部２０１２に触れることで、情報を入力することができる。また、電話を掛ける、文字を入力する、表示部２０１２の画面切り替え動作などの各種の操作は、指などで表示部２０１２に触れることで行われる。また、マイクロフォン２０１６から音声を入力することで、情報端末２０１０を操作することもできる。操作ボタン２０１３の操作により、電源のオン／オフ動作や、表示部２０１２の画面切り替え動作などの各種の操作を行うこともできる。
【０１５７】
図２８Ｂに腕時計型の情報端末の一例を示す。情報端末２０３０は、筐体２０３１、表示部２０３２、リュウズ２０３３、ベルト２０３４、検知部２０３５を有する。リュウズ２０３３を回転することで情報端末２０３０を操作することができる。表示部２０３２を指で触れることで、情報端末２０３０を操作することができる。
【０１５８】
検知部２０３５は、例えば、使用環境の情報、生体情報を取得する機能を備える。マイクロフォン、撮像素子、加速度センサ、方位センサ、圧力センサ、温度センサ、湿度センサ、照度センサ、測位センサ（例えば、ＧＰＳ（全地球測位システム））等を検知部２０３５に設けてもよい。
【０１５９】
情報端末２０１０および情報端末２０３０に同じ規格の無線通信装置を組み込み、無線信号２０２０により双方向の通信を行うようにしてもよい。例えば、情報端末２０１０が電子メール、電話などを着信すると、情報端末２０３０の表示部２０３２に着信を知らせる情報が表示される。
【０１６０】
図２８Ｃに示すノート型ＰＣ（パーソナルコンピュータ）２０５０は、筐体２０５１、表示部２０５２、キーボード２０５３、ポインティングデバイス２０５４を有する。表示部２０５２のタッチ操作で、ノート型ＰＣ２０５０を操作することができる。
【０１６１】
図２８Ｄに示すビデオカメラ２０７０は、筐体２０７１、表示部２０７２、筐体２０７３、操作キー２０７４、レンズ２０７５、接続部２０７６を有する。表示部２０７２は筐体２０７１に設けられ、操作キー２０７４およびレンズ２０７５は筐体２０７３に設けられている。筐体２０７１と筐体２０７３とは、接続部２０７６により接続されており、筐体２０７１と筐体２０７３間の角度は、接続部２０７６により変更が可能である。接続部２０７６における筐体２０７１と筐体２０７３間の角度に従って、表示部２０７２の映像を切り替える構成としてもよい。表示部２０７２のタッチ操作によって、録画の開始および停止の操作、倍率ズーム調整、撮影範囲の変更などの各種の操作を実行できる。
【０１６２】
図２８Ｅに示す表示装置２０９０は、筐体２０９１、表示部２０９２、支持台２０９３等を有する。表示装置２０９０は、コンピュータ、遊技機等のモニタおよび入力装置として用いることができる。
【０１６３】
図２８Ｆに示す携帯型遊技機２１１０は、筐体２１１１、表示部２１１２、スピーカ２１１３、ＬＥＤランプ２１１４、操作キー２１１５、接続端子２１１６、カメラ２１１７、マイクロフォン２１１８、記録媒体読込部２１１９を有する。
【０１６４】
図２９Ａに示す情報端末２１３０は、筐体２１３１、表示部２１３２を有する。情報端末２１３０はバッテリで駆動する携帯型情報端末であり、スマートフォン、タブレット型情報端末等として用いることができる。情報端末２１３０は、電話、電子メール、手帳、インターネット接続、音楽再生等の機能を有する。表示部２１３２が湾曲しているため、情報端末２１３０は３面以上に情報を表示することが可能である。ここでは、情報２１４１−２１４３が表示部２１３２の異なる面に表示されている。例えば、使用者は、衣服の胸ポケットに情報端末２１３０を収納した状態で、表示部２１３２の上端部の表示（ここでは情報２１４２）を確認することができる。そのため使用者は、情報端末２１３０を胸ポケットから取り出さなくても、情報２１４２を確認して、電話を受けるか否かを判断できる。
【０１６５】
情報２１４１−２１４３としては、例えば、ＳＮＳ（ソーシャル・ネットワーキング・サービス）の通知、電子メールや電話などの着信を知らせる表示、電子メールの情報（題名、送信者名など）、日付、時刻、バッテリの残量、アンテナ受信の強度などがある。
【０１６６】
図２９Ｂに、折りたたみ可能な情報端末の構成例を示す。図２９Ｂに示す情報端末２１５０は、筐体２１５１、表示部２１５２、ヒンジ２１５３を有する。情報端末２１５０も携帯型情報端末であり、情報端末２１３０と同様の機能を有する。図２９Ｂは、展開された状態の情報端末２１５０を示している。図２９Ｄは、折りたたんだ状態の情報端末２１５０を示す。図２９Ｃの情報端末２１５０の状態は、展開中の状態、あるいは折り畳み中の状態である。折りたたむことで情報端末２１５０の携帯性が向上し、展開することで、広い表示画面を得られるため、情報端末２１５０の利便性が向上する。
【０１６７】
表示部２１５２はヒンジ２１５３によって連結された８つの筐体２１５１に支持されている。ヒンジ２１５３を介して２つの筐体２１５１間を屈曲させることで、情報端末２１５０を展開した状態から折りたたんだ状態に可逆的に変形できる。表示部２１５２は、例えば、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
【０１６８】
表示部２１５２が折り畳まれた状態（図２９Ｄ）であることを検知するセンサを備える構成としてもよい。また、センサで、同様に、表示部２１５２が展開された状態（図２９Ｂ）を検知してもよい。表示部２１５２が折りたたまれていることを検知すると、折りたたまれた部分（又は折りたたまれて使用者に視認されない部分）の表示を停止してもよい。または、タッチセンサによる検知を停止してもよい。この場合、表示部２１５２が展開された状態であることが検知されれば、表示およびタッチ検知を再開させる制御を行ってもよい。
【０１６９】
図３０に示す電子黒板２１７０は、筐体２１７１、表示部２１７２、支持部２１７３を有する。使用者は電子ペン２１７５によって、文字、図などを電子黒板２１７０に描くことが可能である。また、電子黒板２１７０に無線通信装置などの通信装置を設けてもよい。これにより、電子黒板２１７０に表示している情報を、他の電子機器（例えば、ＰＣ、タブレット型端末等）に送信することができる。
【０１７０】
〔実施の形態４〕
本実施の形態では、図３１―図３５Ｂを参照して、タッチパネル装置に適用される表示パネルのデバイス構造等について説明する。
【０１７１】
＜＜表示パネルの構成例１＞＞
インセル型タッチパネルユニットに適用できる表示パネルの構成例を説明する。図３１は、表示パネルの構成例を示す断面図である。図３１に示す表示パネル１０１０は、画素アレイ１０１１、ゲートドライバ回路１０１５、端子部１０１７、１０１８を有する。
【０１７２】
基板４０１は素子基板のベース基板であり、基板４０２は対向基板のベース基板である。基板４０１と基板４０２は、シール材４０３によって貼り合わされている。基板４０１、基板４０２、及びシール材４０３に囲まれた領域に、液晶層４０４が封止されている。
【０１７３】
画素アレイ１０１１の画素は、３つのサブ画素１０１２Ｒ、１０１２Ｇ、１０１２Ｂでなる。図３１には、画素アレイ１０１１として、代表的にサブ画素１０１２Ｒを示し、ゲートドライバ回路１０１５として、代表的にトランジスタＭＧ１、ＭＧ２を示している。
【０１７４】
シール材４０３には、熱硬化樹脂、光硬化樹脂、２液混合型の硬化性樹脂などの硬化性樹脂を用いることができる。例えば、シール材４０３には、アクリル樹脂、ウレタン樹脂、エポキシ樹脂、またはシロキサン結合を有する樹脂（例えば、シリコーン樹脂）などを用いることができる。
【０１７５】
トランジスタＭ１０はｎチャネル型トランジスタであり、トランジスタＭＧ１はｎチャネル型トランジスタであり、トランジスタＭＧ２はｐチャネル型である。ここでは、トランジスタＭＧ１とトランジスタＭＧ２は直列に電気的に接続され、インバータを構成している。
【０１７６】
基板４０１には、絶縁層４１１、４１２、導電層４２１−４２５、半導体層４３０が設けられている。基板４０２には、導電層４４１、４４２、カラーフィルタ層４４５Ｒ、遮光層４４６、スペーサ４０５が設けられている。ここでは、符号およびハッチングが付されていない領域は、絶縁層を表している。また同一の導電膜を加工して得られる複数の導電層に同じ符号を付して説明する場合がある。導電層は単層、または積層とすることができる。これは、絶縁層、半導体層についても同様である。また、これらは、図３２−図３５についても同様である。
【０１７７】
トランジスタＭ１０、ＭＧ１、ＭＧ２の半導体層４３０は、同じ半導体膜から形成される。この半導体膜の結晶性は、非晶質、微結晶、多結晶または単結晶である。半導体層４３０の半導体材料は特に制約はなく、例えば、第１４族の元素でなる半導体材料（シリコン、ゲルマニウム、炭化シリコン、Ｓｉ−Ｇｅ）、化合物半導体、金属酸化物（酸化物半導体）等が挙げられる。
【０１７８】
例えば、非晶質シリコンを成膜し、これを結晶化した多結晶シリコン膜から半導体層４３０を形成することができる。非晶質シリコン膜の結晶化方法には、波長４００ｎｍ以下のレーザを照射するレーザ結晶化法、赤外光によるランプアニール結晶化法、４００℃乃至６００℃の熱処理による固相成長法、９５０℃程度の高温アニール結晶化法などがある。固相成長法では、非晶質シリコン膜に、ニッケル等の触媒元素を添加した後、加熱処理を行う方法がある。また、非晶質シリコン膜の複数の結晶化方法を用いて、非晶質シリコン膜を結晶化してもよい。例えば、ニッケル等の触媒元素を添加して、熱処理によって固相成長させて多結晶シリコン膜を得る。しかる後、多結晶シリコン膜中の欠陥を低減するため、レーザ光をこの多結晶シリコン膜に照射する。
【０１７９】
また、単結晶（または多結晶）シリコンウェハに水素イオン等を注入して表層部を剥離した単結晶（または多結晶）シリコン膜から、半導体層４３０を形成することもできる。
【０１８０】
トランジスタＭＧ１はＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造のｎチャネル型トランジスタである。トランジスタＭＧ２は、ＬＤＤ領域をもたないｐチャネル型トランジスタある。
【０１８１】
トランジスタＭ１０はマルチチャネル構造のｎチャネル型トランジスタであり、かつＬＤＤ構造のトランジスタでもある。トランジスタＭ１０の半導体層４３０には、２のチャネル形成領域、４の低濃度不純物領域、３の高濃度不純物領域が形成されている。マルチチャネル構造とすることで、トランジスタＭ１０のオフ状態でのリーク電流を低減することができる。
【０１８２】
サブ画素１０１２Ｒにおいて、導電層４２４はコモン電極として機能し、導電層４２５は画素電極として機能する。導電層４２５は、櫛歯状の平面形状、またはスリットが設けられた平面形状を有する。
【０１８３】
基板４０２の画素アレイ１０１１と重なる領域にはセンサアレイが設けられている。センサアレイは、電極７５、７６、配線７７を有する。電極７５、配線７７は導電層４４１によって構成され、電極７６は導電層４４２によって構成されている。配線７７を挟んで隣接する２つの電極７５は、電極７６によって導通される。例えば、電極７５、７６によって構成される配線がセンス線として機能し、配線７７がドライブ線として機能する。サブ画素１０１２Ｒは、領域１２２０ａと領域１２２０ｂを有する。領域１２２０ａは表示に寄与しない領域である。領域１２２０ｂは表示に寄与する領域であり、サブ画素１０１２Ｒから光を取り出すことができる領域である。基板４０２において、領域１２２０ａには遮光層４４６、導電層４４１、４４２が設けられている。領域１２２０ｂにはカラーフィルタ層４４５Ｒが設けられ、導電層４４１、４４２は設けられていない。
【０１８４】
基板４０１に端子部１０１７が設けられ、基板４０２に端子部１０１８が設けられている。端子部１０１７は端子１０１７ａを有する。端子１０１７ａは導電層４２３、４２５を有する。端子１０１７ａは、導電層１２０７によって、ＦＰＣ１２１７に電気的に接続されている。端子部１０１８は端子１０１８ａを有する。端子１０１８ａは導電層４４１、４４２を有する。端子１０１８ａは導電層１２０８によって、ＦＰＣ１２１８に電気的に接続されている。
【０１８５】
ここでは、表示パネル１０１０はＦＦＳモードの液晶表示パネルであるが、表示パネル１０１０はその他の横電界モード（例えば、ＩＰＳモード等）の液晶表示パネルでもよいし、縦電界モード（ＴＮモード、ＶＡモード等）の液晶表示パネルでもよい。もちろん、表示パネル１０１０は液晶表示パネルに限定されず、ＥＬ表示パネル、電子ペーパーパネル等でもよい。
【０１８６】
＜＜表示パネルの構成例２＞＞
上記構成例１は、対向基板にセンサアレイを設けた例を示した。本構成例は、素子基板にセンサアレイを設ける例である。図３２Ａは表示パネルの構成例を示す断面図である。図３２Ａに示す表示パネル１０２０は、画素アレイ１０３１、ゲートドライバ回路１０３５、端子部１０３７を有する。
【０１８７】
画素アレイ１０３１の画素は、サブ画素１０３２Ｒ、１０３２Ｇ、１０３２Ｂでなる。各サブ画素は同様の構造をもつ。図３２Ａには、代表的にサブ画素１０３２Ｒ、サブ画素１０３２Ｇを示す。サブ画素１０３２Ｒは、トランジスタＭ１１を有する。トランジスタＭ１１はｎチャネル型トランジスタである。
【０１８８】
トランジスタＭ１１は半導体層４３１、導電層４５１、一対の導電層４５２、導電層４５３を有する。導電層４５１はゲート電極（フロントゲート電極）として機能し、導電層４５３はバックゲート電極として機能する。一対の導電層４５２はソース電極およびドレイン電極として機能する。半導体層４３１は、例えば、酸化物半導体膜で形成される。
【０１８９】
サブ画素１０３２Ｒにおいて、導電層４５５は画素電極として機能し、導電層４５４はコモン電極として機能し、導電層４５５と対向している。
【０１９０】
画素アレイ１０３１に設けられる導電層４５１と導電層４５４によって、センサアレイが構成される。図３２Ｂは表示パネル１０２０のセンサアレイの構成例を示す模式的な平面図である。センサアレイは、複数の配線７１、７２および複数の電極７３を有する。配線７１は導電層４５１で形成され、配線７２、電極７３は導電層４５４で形成されている。配線７１はＸ方向に延在して設けられ、配線７２はＹ方向に延在して設けられている。電極７３は配線７２に接続されている。例えば、配線７１はドライブ線として機能し、配線７２はセンス線として機能する。
【０１９１】
端子部１０３７には端子１０３７ａが設けられる。端子１０３７ａは、導電層４５１、４５５を有しており、導電層１２０７によって、ＦＰＣ１２１７と電気的に接続されている。
【０１９２】
ゲートドライバ回路１０３５として代表的にトランジスタＭＧ３を示している。トランジスタＭＧ３はトランジスタＭ１１と同じ工程で作製され、トランジスタＭ１１と同様の構成をもつ。
【０１９３】
半導体層４３１にシリコンよりもバンドギャップの大きな酸化物半導体を適用することで、トランジスタＭ１１、ＭＧ３のオフ状態における電流を非常に小さくすることができる。酸化物半導体は金属元素として、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含むことが好ましい。例えば、トランジスタの半導体層には、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｓｎ、またはＨｆ等の金属）で表記される酸化物半導体を用いることができる。
【０１９４】
また、トランジスタの半導体層には結晶性酸化物半導体を用いることが好ましい。結晶性酸化物半導体を用いることで、電気特性の変動を抑制でき、信頼性の高いトランジスタを得ることができる。
【０１９５】
＜＜表示パネルの構成例３＞＞
センサアレイを備えるトップエミッション型ＥＬ表示パネルの構成例を説明する。図３３Ａは表示パネルの構成例を示す断面図である。図３３Ａに示す表示パネル１０５０は、いわゆるトップエミッション型の自発光表示パネルである。基板４０２が接合層４０６により、基板４０１に固定されている。表示パネル１０５０は、画素アレイ１０６１、ゲートドライバ回路１０６５、端子部１０６７を有する。
【０１９６】
画素アレイ１０６１の画素は、サブ画素１０６２Ｒ、１０６２Ｇ、１０６２Ｂでなる。各サブ画素は同様の構成をもつ。図３３Ａには、代表的にサブ画素１０６２Ｒ、サブ画素１０６２Ｇを示している。サブ画素１０６２Ｒは、トランジスタＭ１２およびＥＬ素子４６０を有する。トランジスタＭ１２、ＭＧ４は、トランジスタＭ１１と同様の構成のトランジスタである。
【０１９７】
ＥＬ素子４６０は導電層４６１、４６２、ＥＬ層４６３を有する。ＥＬ素子４６０において、導電層４６１は反射型の画素電極として機能し、トランジスタＭ１２と電気的に接続されている。導電層４６２は透過型のコモン電極として機能する。導電層４６２は半反射膜の機能を有していてもよい。画素アレイ１０６１において、導電層４６２は、隣接する２の画素電極（導電層４６１）の間に開口４６２ａを有する。
【０１９８】
図３３Ｂは表示パネル１０５０のセンサアレイの構成例を示す模式的な平面図である。基板４０１に、センサアレイを構成する配線７１、７２、電極７３が設けられている。配線７１は導電層４５１で構成され、配線７２、電極７３は導電層４５３で構成されている。
【０１９９】
図３３Ａには、ゲートドライバ回路１０６５として代表的にトランジスタＭＧ４を示している。トランジスタＭＧ４はトランジスタＭ１２と同じ工程で作製され、トランジスタＭ１２と同様の構成をもつ。
【０２００】
基板４０２にはカラーフィルタ層４６６Ｒ、４６６Ｇ、遮光層４６７が設けられている。端子部１０６７には端子１０６７ａが設けられる。端子１０６７ａは、導電層４５１、４６１を有しており、導電層１２０７によって、ＦＰＣ１２１７と電気的に接続されている。
【０２０１】
＜＜表示パネルの構成例４＞＞
ここでは、ハイブリッド−インセル型タッチパネルユニットに適用できる表示パネルの構成例を示す。図３４Ａは表示パネルの構成例を示す断面図である。図３４Ａに示す表示パネル１０２１は、画素アレイ１０３３、ゲートドライバ回路１０３６、端子部１０３７、１０３８を有する。画素アレイ１０３３の画素は、サブ画素１０３４Ｒ、１０３４Ｇ、１０３４Ｂでなる。各サブ画素は同様の構成をもつ。図３４Ａには、代表的にサブ画素１０３４Ｒ、１０３４Ｇを示す。
【０２０２】
基板４０２には、端子部１０３８、配線７２、ダミー電極７２ｄが設けられている。配線７２、ダミー電極７２ｄはセンサアレイに含まれる。端子部１０３８は端子１０３８ａを有する。配線７２、ダミー電極７２ｄ、端子１０３８ａはそれぞれ導電層４８１で構成されている。端子１０３８ａは導電層１２０８を介してＦＰＣ１２１８と電気的に接続されている。
【０２０３】
図３４Ｂは、表示パネル１０２１のセンサアレイの構成例を示す模式的な平面図である。センサアレイは、複数の配線７１、７２、複数のダミー電極７２ｄを有する。ここでは、配線７１は導電層４５３で構成されている。複数の配線７２は、それぞれ、端子部１０３８を介してＦＰＣ１２１８に電気的に接続される。例えば、配線７１はドライブ線として機能し、配線７２はセンス線として機能する。例えば、ダミー電極７２ｄは電気的に浮遊状態とされる。
【０２０４】
＜＜表示パネルの構成例５＞＞
ここでは、ボトムエミッション型ＥＬ表示パネルの例を示す。図３５Ａは表示パネルの構成例を示す断面図である。図３５Ａに示す表示パネル１０５１は、画素アレイ１０６３、ゲートドライバ回路１０６５、端子部１０６７、１０６８を有する。画素アレイ１０６３の画素は、３つのサブ画素１０６４Ｒ、１０６４Ｇ、１０６４Ｂでなる。各サブ画素は同様の構成をもつ。ここでは、サブ画素１０６４Ｒ、１０６４Ｇを示す。
【０２０５】
基板４０１には、端子部１０６８、カラーフィルタ層４６６Ｒ、４６６Ｇ、遮光層４６７が設けられている。基板４０１の外側の面には、端子１０６８ａ、配線７２が設けられている。これらは、導電層４８２で形成されている。
【０２０６】
図３５Ｂは、表示パネル１０５１のセンサアレイの構成例を示す模式的な平面図である。センサアレイは、複数の配線７１、７２を有する。ここでは、配線７１は導電層４５３で構成されている。複数の配線７２は、それぞれ、端子部１０６８を介してＦＰＣ１２１８に電気的に接続される。例えば、配線７１はドライブ線として機能し、配線７２はセンス線として機能する。
【０２０７】
以下に、本明細書等に関する事項を示す。
【０２０８】
本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されていることである。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外の接続構造も、図または文章に記載されている。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
【０２０９】
トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御ノードとして機能するノードである。ソースまたはドレインとして機能する２つの入出力ノードは、トランジスタの型及び各端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合がある。
【０２１０】
ノードは、回路構成、デバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
【０２１１】
電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお、電位とは相対的であり、よって、ＧＮＤと記載されていても、必ずしも０Ｖを意味しない場合もある。
【０２１２】
図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示しており、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【０２１３】
本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【０２１４】
図面に記載した回路ブロック図において、一つの回路ブロックとして示していても、実際の回路においては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。または、図面で記載された異なる機能を持つ複数の回路ブロックが、実際の回路では１の回路ブロックで、これらの機能を実現しうるように設けられている場合もある。いずれの場合も図面に記載された本発明の一形態の範疇である。
【０２１５】
本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という用語を「絶縁層」という用語に変更することが可能な場合がある。
【符号の説明】
【０２１６】
９：ノイズ源、１０：サブ画素、１１：サブ画素、１２：サブ画素、１３：サブ画素、１４：サブ画素、１４ａ：サブ画素、１４ｂ：サブ画素、１５：サブ画素、１５ａ：サブ画素、１５ｂ：サブ画素、２０：積分回路、２１：増幅回路、２２：容量素子、２５：サンプルホールド回路、２６：容量素子、２８：ＡＤＣ（アナログ−デジタル変換回路）、２９：ＬＡＴ（ラッチ回路）、３５：バッファ、３６：インバータ、
４０Ａ：増幅回路、４０Ｂ：増幅回路、４１Ａ：差動増幅回路、４１Ｂ：差動増幅回路、４２Ａ：電流源、４２Ｂ：電流源、４３Ａ：負荷回路、４３Ｂ：負荷回路、４４Ａ：出力バッファ回路、４５Ｂ：出力バッファ回路、４８Ａ：増幅回路、４８Ｂ：増幅回路、
６１：ＴＳ−ＤＲ（ドライブ線ドライバ回路）、６２：ＴＳ−ＳＮ（センス回路）、６３：ＴＳ−ＣＴＲ（タッチセンサコントローラ）、７１：配線、７２：配線、７２ｄ：ダミー電極、７３：電極、７５：電極、７６：電極、７７：配線、８１：ＳＤＲ（ソースドライバ回路）、８２：ＧＤＲ（ゲートドライバ回路）、
１００：タッチパネル装置、１１０：表示ユニット、１１１：画素アレイ、１１２：サブ画素、１１５：周辺回路、１１６：ゲートドライバ回路、１１７：ソースドライバ回路、１２０：タッチセンサユニット、１２１：センサアレイ、１２５：周辺回路、１２６：ドライバ回路、１２７：センス回路、１４０：制御ユニット、１４１：表示コントローラ、１４２：メモリ、１４３：ＴＣＯＮ（タイミングコントローラ）、１４４：画像処理回路、１４５：ＴＳ（タッチセンサ）コントローラ、１４６：メモリ、１４７：ＴＣＯＮ（タイミングコントローラ）、１４８：信号処理回路、１６０：プロセッサ、１６１：実行ユニット、１６２：メモリ、
２０１：タッチパネル装置、２０２：タッチパネル装置、２１１：上部カバー、２１２：下部カバー、２１３：バッテリ、２１４：プリント基板、２１５：フレーム、２１６：バックライトユニット、２１６ａ：光源、２２０：タッチセンサユニット、２２１：タッチセンサパネル、２２２：基板、２２５：センサアレイ、２２９：ＦＰＣ、２３０：表示ユニット、２３１：表示パネル、２３２：素子基板、２３３：対向基板、２３６：ＦＰＣ、２３７：ＦＰＣ、２３８：ＦＰＣ、２３９：ＦＰＣ、２４０：タッチパネルユニット、２４１：表示パネル、２４２：素子基板、２４３：対向基板、２４４：センサアレイ、２４４Ｓ：センス線群、２４５：タッチパネルユニット、２４６：表示パネル、２４７：素子基板、２４８：対向基板、２４９Ａ：端子部、２４９Ｂ：端子部、２５０：タッチパネルユニット、２５１：表示パネル、２５２：素子基板、２５３：対向基板、２５４：素子基板、２５５：タッチパネルユニット、２５６：表示パネル、２５７：素子基板、２５８：対向基板、２６０：タッチパネルユニット、２６１：表示パネル、２６２：素子基板、２６３：対向基板、２６５：タッチパネルユニット、２６６：表示パネル、２６７：素子基板、２６８：対向基板、２７０：タッチパネルユニット、２７１：表示パネル、２７２：素子基板、２７２Ｂ：素子基板、２７２Ｃ：素子基板、２７２Ｄ：素子基板、２７３：対向基板、２７５：端子部、２８０：基板、２８１：画素アレイ、２８２Ａ：ベース基板（基板）、２８２Ｂ：ゲートドライバ回路、２８３Ａ：ＤＲＬドライバ回路、２８３Ｂ：ＤＲＬドライバ回路、２８４：ＤＥＭＵＸ（デマルチプレクサ）、２９０：シール材、２９４：画素アレイ、２９９Ａ：端子部、２９９Ｂ：端子部、２９９Ｃ：端子部、２９９Ｄ：端子部、３０１：ＤＲＬ（ドライブ線）ドライバＩＣ、３０２：センスＩＣ、３１８：入力回路、３１９：スイッチ回路、３２０：回路、３２１：出力回路、３２２：出力バッファ回路、３２４：ロジック回路およびレベルシフタ、３２５：レベルシフタ、３２６：レベルシフタ、３２７：ＳＲ（シフトレジスタ）、３３１：制御回路、３３２：ＳＲ（シフトレジスタ）、３３３：ロジック回路、３３５：回路、３５１：ＤＲＬ（ドライブ線）ドライバＩＣ、３５２：センスＩＣ、３５３：ＩＣ、３５４：ＩＣ、３８１：ソースドライバＩＣ、３８２：ドライバＩＣ、３８３：ソースドライバＩＣ、３８４：ソースドライバＩＣ、３８５：ソースドライバＩＣ、
４０１：基板、４０２：基板、４０３：シール材、４０４：液晶層、４０５：スペーサ、４１１：絶縁層、４１２：絶縁層、４２１：導電層、４２２：導電層、４２３：導電層、４２４：導電層、４２５：導電層、４２６：導電層、４３０：半導体層、４３１：半導体層、４４１：導電層、４４２：導電層、４４５Ｒ：カラーフィルタ層、４４６：遮光層、４５１：導電層、４５２：導電層、４５３：導電層、４５４：導電層、４５５：導電層、４６０：ＥＬ素子、４６１：導電層、４６２：導電層、４６２ａ：開口、４６３：ＥＬ層、４６６Ｇ：カラーフィルタ層、４６６Ｒ：カラーフィルタ層、４６７：遮光層、４８１：導電層、
１０１０：表示パネル、１０１１：画素アレイ、１０１２Ｂ：サブ画素、１０１２Ｇ：サブ画素、１０１２Ｒ：サブ画素、１０１５：ゲートドライバ回路、１０１７：端子部、１０１７ａ：端子、１０１８：端子部、１０１８ａ：端子、１０２０：表示パネル、１０２１：表示パネル、１０３１：画素アレイ、１０３２Ｇ：サブ画素、１０３２Ｒ：サブ画素、１０３５：ゲートドライバ回路、１０３７：端子部、１０３７ａ：端子、１０３８：端子部、１０３８ａ：端子、１０５０：表示パネル、１０５１：表示パネル、１０６１：画素アレイ、１０６２Ｇ：サブ画素、１０６２Ｒ：サブ画素、１０６５：ゲートドライバ回路、１０６７：端子部、１０６７ａ：端子、１０６８：端子部、１０６８ａ：端子、１２０７：導電層、１２０８：導電層、１２１７：ＦＰＣ、１２１８：ＦＰＣ、１２２０ａ：領域、１２２０ｂ：領域、
２０１０：情報端末、２０１１：筐体、２０１２：表示部、２０１３：操作ボタン、２０１４：外部接続ポート、２０１５：スピーカ、２０１６：マイクロフォン、２０２０：無線信号、２０３０：情報端末、２０３１：筐体、２０３２：表示部、２０３３：リュウズ、２０３４：ベルト、２０３５：検知部、２０５０：ノート型ＰＣ、２０５１：筐体、２０５２：表示部、２０５３：キーボード、２０５４：ポインティングデバイス、２０７０：ビデオカメラ、２０７１：筐体、２０７２：表示部、２０７３：筐体、２０７４：操作キー、２０７５：レンズ、２０７６：接続部、２０９０：表示装置、２０９１：筐体、２０９２：表示部、２０９３：支持台、２１１０：携帯型遊技機、２１１１：筐体、２１１２：表示部、２１１３：スピーカ、２１１４：ＬＥＤランプ、２１１５：操作キーボタン、２１１６：接続端子、２１１７：カメラ、２１１８：マイクロフォン、２１１９：記録媒体読込部、２１３０：情報端末、２１３１：筐体、２１３２：表示部、２１４１：情報、２１４２：情報、２１４３：情報、２１５０：情報端末、２１５１：筐体、２１５２：表示部、２１５３：ヒンジ、２１７０：電子黒板、２１７１：筐体、２１７２：表示部、２１７３：支持部、２１７５：電子ペン、
ＣＨ１：容量素子、ＣＨ２：容量素子、ＣＳ１：容量素子、ＣＳ２：容量素子、ＤＥ１：ＬＣ素子、ＤＥ２：ＥＬ素子、ＤＥ３：ＥＬ素子、ＤＨ１：ＬＣ素子、ＤＨ２：ＥＬ素子、ＧＬ：配線、ＧＬ１：配線、ＧＬ２：配線、ＧＬＡ：配線、ＧＬＢ：配線、ＧＬＣ：配線、ＩＮＭ：端子、ＩＮＰ１：端子、ＩＮＰ２：端子、
Ｍ１０：トランジスタ、Ｍ１１：トランジスタ、Ｍ１２：トランジスタ、ＭＣ１：トランジスタ、ＭＥ１：トランジスタ、ＭＥ２：トランジスタ、ＭＥ３：トランジスタ、ＭＥ４：トランジスタ、ＭＥ５：トランジスタ、ＭＥ６：トランジスタ、ＭＧ１：トランジスタ、ＭＧ２：トランジスタ、ＭＧ３：トランジスタ、ＭＧ４：トランジスタ、ＭＨ１：トランジスタ、ＭＨ２：トランジスタ、ＭＨ３：トランジスタ、ＭＨ４：トランジスタ、ＭＬ：配線、ＭＮ１：トランジスタ、ＭＮ２：トランジスタ、ＭＮ３：トランジスタ、ＭＮ１０：トランジスタ、ＭＮ１１：トランジスタ、ＭＮ１２：トランジスタ、ＭＮ１３：トランジスタ、ＭＮ１４：トランジスタ、ＭＮ１５：トランジスタ、ＭＰ１：トランジスタ、ＭＰ２：トランジスタ、ＭＰ３：トランジスタ、ＭＰ１０：トランジスタ、ＭＰ１１：トランジスタ、ＭＰ１２：トランジスタ、ＭＰ１３：トランジスタ、ＭＰ１４：トランジスタ、ＭＰ１５：トランジスタ、
Ｐ１：ピン、Ｐ２：ピン、Ｐ３：ピン、Ｐ４：ピン、Ｐ５：ピン、Ｐ１０：ピン、Ｐ１１：ピン、Ｐ１２：ピン、Ｐ１３：ピン、Ｐ１４：ピン、Ｐ１５：ピン、Ｐ１６：ピン、Ｐ１７：ピン、Ｐ１８：ピン、Ｐ１９：ピン、Ｐ３０：ピン、Ｐ３１：ピン、Ｐ３２：ピン、Ｐ３３：ピン、Ｐ３４：ピン、Ｐ３５：ピン、
ＳＬ：配線、ＳＬ１：配線、ＳＬ２：配線、ＳＷ１：スイッチ、ＳＷ２：スイッチ、ＳＷ１０：スイッチ、ＳＷ１１：スイッチ、ＳＷ１２：スイッチ、ＳＷ１３：スイッチ、ＳＷ１４：スイッチ、ＳＷ１５：スイッチ、ＳＷ１６：スイッチ、ＳＷ１７：スイッチ、ＳＷ１８：スイッチ、ＳＷ１９：スイッチ、ＳＷ２０：スイッチ、ＳＷ２１：スイッチ、ＳＷ３５：スイッチ、ＳＷ３６：スイッチ、
Ｘ１：ノード、Ｘ２：ノード、Ｘ３：ノード、Ｘ４：ノード、Ｘ５：ノード、Ｘ６：ノード
【図１】
2017111811.tif 000003
【図２】
2017111811.tif 000004
【図３】
2017111811.tif 000005
【図４】
2017111811.tif 000006
【図５】
2017111811.tif 000007
【図６】
2017111811.tif 000008
【図７】
2017111811.tif 000009
【図８】
2017111811.tif 000010
【図９】
2017111811.tif 000011
【図１０】
2017111811.tif 000012
【図１１】
2017111811.tif 000013
【図１２】
2017111811.tif 000014
【図１３】
2017111811.tif 000015
【図１４】
2017111811.tif 000016
【図１５】
2017111811.tif 000017
【図１６】
2017111811.tif 000018
【図１７】
2017111811.tif 000019
【図１８】
2017111811.tif 000020
【図１９】
2017111811.tif 000021
【図２０】
2017111811.tif 000022
【図２１】
2017111811.tif 000023
【図２２】
2017111811.tif 000024
【図２３】
2017111811.tif 000025
【図２４】
2017111811.tif 000026
【図２５】
2017111811.tif 000027
【図２６】
2017111811.tif 000028
【図２７】
2017111811.tif 000029
【図２８】
2017111811.tif 000030
【図２９】
2017111811.tif 000031
【図３０】
2017111811.tif 000032
【図３１】
2017111811.tif 000033
【図３２】
2017111811.tif 000034
【図３３】
2017111811.tif 000035
【図３４】
2017111811.tif 000036
【図３５】
2017111811.tif 000037