(57)【要約】【課題】回路規模の増大および最低動作電圧が高くなることを抑制しつつ、出力端子に重畳するノイズによる誤動作を防止する。【解決手段】信号出力回路１は、出力回路６、疑似出力回路９、キャパシタ１２およびスロープ制御回路７を備える。出力回路６は、トランジスタ３を備え、出力信号ＯＵＴを出力する。疑似出力回路９は、少なくとも一部の構成が出力回路６と相似する。キャパシタ１２は、疑似出力回路９の入出力ノードＮ１、Ｎ２間に接続される。スロープ制御回路７は、制御信号ＩＮのレベルに応じてキャパシタ１２の充電および放電を行い、ノードＮ１の電圧Ｖｃを用いてトランジスタ３を駆動することで出力信号ＯＵＴのスロープを制御する。疑似出力回路９は、ノードＮ１にゲートが接続されるとともにノードＮ２にドレインが接続されるトランジスタ１１を備え、出力回路６と同一の回路形式になっている。【選択図】図１
2017158011.tif 000002
【特許請求の範囲】
【請求項１】
外部より入力される制御信号に基づいて出力トランジスタ（３、６２）の駆動を制御することにより、前記出力トランジスタの一方の主端子に接続された出力端子（４）から前記制御信号のレベルに応じたレベルの出力信号を出力する信号出力回路（１、２１、４１、５１、６１、７１）であって、
前記出力トランジスタを備え、前記出力信号を出力する出力回路（６、６４）と、
少なくとも一部の構成が前記出力回路と相似する疑似出力回路（９、２８、６５）と、
前記疑似出力回路の入力ノードおよび出力ノードの間に接続されたフィードバック容量（１２、３４）と、
前記出力信号のスロープを制御するスロープ制御回路（７、３０）と、
を備え、
前記疑似出力回路は、前記入力ノードに導通制御端子が接続されるとともに前記出力ノードに一方の主端子が接続される疑似出力トランジスタ（１１、６６）を備え、
前記スロープ制御回路は、前記制御信号のレベルに応じて前記フィードバック容量の充電および放電を行い、前記入力ノードの電圧を用いて前記出力トランジスタを駆動することにより前記出力信号のスロープを制御する信号出力回路。
【請求項２】
前記疑似出力回路は、前記出力回路と同じ回路形式である請求項１に記載の信号出力回路。
【請求項３】
前記疑似出力回路を構成する各素子の特性は、それら各素子に対応する前記出力回路を構成する素子の特性と近似している請求項１または２に記載の信号出力回路。
【請求項４】
前記疑似出力回路を構成する各素子の構造は、それら各素子に対応する前記出力回路を構成する素子の構造と近似している請求項１から３のいずれか一項に記載の信号出力回路。
【請求項５】
さらに、前記入力ノードと、前記出力トランジスタの導通制御端子との間に接続されたバッファ（８）を備えている請求項１から４のいずれか一項に記載の信号出力回路。
【請求項６】
さらに、前記出力信号のスロープを検出する出力モニタ回路（２２、５２）と、
前記出力モニタ回路によるスロープの検出結果に基づいて前記出力信号のスロープが所望する値となるように調整するスロープ調整部（２６、４３）を備えている請求項１から５のいずれか一項に記載の信号出力回路。
【請求項７】
前記出力モニタ回路は、前記出力信号の電圧値が所定の閾値に達するまでの時間をカウントし、そのカウントされた時間に基づいて前記出力信号のスロープを検出する請求項６に記載の信号出力回路。
【請求項８】
さらに、前記出力ノードの信号のスロープを検出する疑似出力モニタ回路（４２）を備え、
前記スロープ調整部（４３）は、前記出力モニタ回路によるスロープの検出結果に加え、前記疑似出力モニタ回路によるスロープの検出結果に基づいて前記出力信号のスロープが所望する値となるように調整する請求項６または７に記載の信号出力回路。
【請求項９】
前記疑似出力モニタ回路は、前記出力ノードの電圧値が所定の閾値に達するまでの時間をカウントし、そのカウントされた時間に基づいて前記出力ノードの信号のスロープを検出する請求項８に記載の信号出力回路。
【請求項１０】
前記疑似出力回路（２８）は、前記疑似出力トランジスタの他方の主端子側に接続された可変抵抗（２７）を備え、
前記スロープ調整部は、前記可変抵抗の抵抗値を変更することで前記出力信号のスロープを調整する請求項６から９のいずれか一項に記載の信号出力回路。
【請求項１１】
前記スロープ制御回路（３０）は、前記フィードバック容量に充電および放電を行うための電流のうち少なくとも一方を可変とする可変電流源（３１、３２）を備え、
前記スロープ調整部は、前記可変電流源の電流値を変更することで前記出力信号のスロープを調整する請求項６から９のいずれか一項に記載の信号出力回路。
【請求項１２】
前記フィードバック容量は、その容量値を可変とする可変容量（３４）であり、
前記スロープ調整部は、前記可変容量の容量値を変更することで前記出力信号のスロープを調整する請求項６から９のいずれか一項に記載の信号出力回路。
【請求項１３】
前記出力信号は、バス型の通信に用いられる通信信号である請求項１から１２のいずれか一項に記載の信号出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御信号のレベルに応じた信号を出力する信号出力回路に関する。
【背景技術】
【０００２】
例えば車載用通信に用いられる通信ドライバなどの信号出力回路では、放射ノイズの抑制を目的として、出力信号の立ち上がりおよび立ち下がりの傾き（以下、スロープと呼ぶ）を制御するスロープ制御が行われる。スロープ制御としては、キャパシタに対する充放電を行い、そのキャパシタの端子電圧を用いて所望のスロープ波形を得る、という手法が一般的である。
【０００３】
この場合、ドレインが信号の出力端子に接続された出力トランジスタのドレイン・ゲート間に上記キャパシタを接続すれば、ミラー効果により、入力側から見たときの見かけ上の静電容量（以下、単に容量とも呼ぶ）が増加する。そのため、比較的小さい容量のキャパシタを用いて所望するスロープ波形を得ることが可能となる。しかし、この構成では、出力端子にノイズが重畳した場合、そのノイズがキャパシタを通じて内部の回路に伝搬し、誤動作を引き起こすおそれがある。
【０００４】
特許文献１には、上述した誤動作の発生を防止する技術が開示されている。特許文献１記載の構成では、スロープ制御された信号が生成される内部ノードと、信号を出力するための出力端子とを接続することなく、カレントミラー回路などを付加することにより内部ノードの電圧および出力端子の電圧を等しくする。このような構成により、出力信号のスロープ制御を実現しつつ、出力端子にノイズが重畳した際の誤動作の発生が防止される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第８４８７６６３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１記載の構成では、スロープ制御された信号を生成する回路、カレントミラー回路などを出力信号のハイレベルに相当する電圧（以下、出力側電圧と呼ぶ）と同じ電圧で動作させる必要がある。そのため、上記構成を出力側電圧が内部回路の動作電圧よりも高い用途に適用した場合には、高耐圧の素子を用いなければならず、その結果、回路面積の増大を招くおそれがある。
【０００７】
また、上記構成では、カレントミラー回路を用いて出力端子の電圧を定めているため、カレントミラー回路を構成するトランジスタの閾値電圧Ｖｔ分だけ最低動作電圧が高くなる。上記構成を例えばＬＩＮ（Local Interconnect Network）などの車載用通信の通信ドライバに適用した場合、大きく変動する可能性のある車載用バッテリの電圧が出力側電圧になると想定されるため、最低動作電圧が高くなることは大きなデメリットになる。
【０００８】
本発明は上記事情に鑑みてなされたものであり、その目的は、回路規模の増大および最低動作電圧が高くなることを抑制しつつ、出力端子に重畳するノイズによる誤動作を防止することができる信号出力回路を提供することにある。
【課題を解決するための手段】
【０００９】
請求項１に記載の信号出力回路（１、２１、４１、５１、６１、７１）は、外部より入力される制御信号に基づいて出力トランジスタ（３、６２）の駆動を制御することにより、出力トランジスタの一方の主端子に接続された出力端子（４）から制御信号のレベルに応じたレベルの出力信号を出力する。そして、その信号出力回路は、出力トランジスタを備えたものであり出力信号を出力する出力回路（６、６４）と、少なくとも一部の構成が出力回路と相似する疑似出力回路（９、２８、６５）と、疑似出力回路の入力ノードおよび出力ノードの間に接続されたフィードバック容量（１２、３４）と、出力信号のスロープを制御するスロープ制御回路（７、３０）を備える。疑似出力回路は、入力ノードに導通制御端子が接続されるとともに出力ノードに一方の主端子が接続される疑似出力トランジスタ（１１、６６）を備える。
【００１０】
スロープ制御回路は、次のように、疑似出力回路を利用して、出力信号のスロープを間接的に制御する。すなわち、スロープ制御回路は、制御信号のレベルに応じてフィードバック容量の充電および放電を行う。これにより、疑似出力回路の出力は、スロープ制御されたものとなる。スロープ制御回路は、出力のスロープ制御が行われている疑似出力回路の入力ノードの電圧を用いて出力トランジスタを駆動する。そのため、出力トランジスタの一方の主端子に接続された出力端子の信号、つまり出力信号のスロープも制御される。この場合、出力回路と疑似出力回路とは少なくとも一部の構成が相似している。そのため、上記構成によれば、出力回路の入出力間に設けたフィードバック容量に対する充放電を行う従来の制御により得られるスロープ波形に近いスロープ波形を得ることができる。
【００１１】
上記構成において、出力端子とスロープ制御回路との間には、フィードバック容量などの意図的に設けられる素子が何も接続されていない。したがって、上記構成によれば、出力端子にノイズが重畳されたとしても、そのノイズがスロープ制御回路に伝わる主たる経路が無いため、ノイズがスロープ制御回路の動作に影響を及ぼすことで出力信号が意図しないレベルになる、といった誤動作が発生することがない。
【００１２】
また、疑似出力回路は、出力端子に接続されないため、他の内部回路と同様の電源で動作する素子で構成することができる。そのため、上記構成によれば、出力側電圧が内部回路の動作電圧より高い場合でも、高耐圧の素子を用いる必要がない。さらに、フィードバック容量を疑似出力回路の入出力ノード間に接続しているため、ミラー効果により、比較的小さいフィードバック容量を用いて所望するスロープ波形を得ることが可能となる。このようなことから、上記構成によれば、回路規模の増大を抑制することができる。また、上記構成では、出力端子の電圧を定めるためのカレントミラー回路が不要であるため、最低動作電圧が高くなる、といった制約も生じない。
【００１３】
請求項２に記載の信号出力回路によれば、疑似出力回路は出力回路と同じ回路形式であるため、出力回路の入出力間に設けたフィードバック容量に対する充放電を行う従来の制御により得られるスロープ波形と略同等のスロープ波形を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態に係る信号出力回路の概略構成を示す図
【図２】信号出力回路の各部の動作波形を示す図
【図３】第２実施形態に係る信号出力回路の概略構成を示す図
【図４】出力モニタ回路の具体的な構成例を示す図
【図５】スロープ調整部の具体的な第１構成例を示す図
【図６】スロープ調整部の具体的な第２構成例を示す図
【図７】スロープ調整部の具体的な第３構成例を示す図
【図８】第３実施形態に係る信号出力回路の概略構成を示す図
【図９】第４実施形態に係る信号出力回路の概略構成を示す図
【図１０】疑似出力回路の入力電圧Ｖｃおよび出力電圧Ｖｄの関係を示す図
【図１１】出力モニタ回路の具体的な構成の変形例を示す図
【図１２】出力段の構成を変更した信号出力回路の構成を概略的に示す図
【図１３】バッファを省いた信号出力回路の構成を概略的に示す図
【発明を実施するための形態】
【００１５】
以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、本発明の第１実施形態について図１および図２を参照して説明する。
【００１６】
図１に示すように、信号出力回路１は、外部より入力端子２を通じて入力される制御信号ＩＮに基づいてＮチャネル型のＭＯＳトランジスタ３の駆動を制御することにより、出力端子４から制御信号ＩＮのレベルに応じたレベルの出力信号ＯＵＴを出力する。制御信号ＩＮおよび出力信号ＯＵＴは、いずれもハイレベル（以下、Ｈレベルと呼ぶ）およびローレベル（以下、Ｌレベルと呼ぶ）の２つの電圧レベルで２値を表すデジタル信号である。したがって、上述したレベルは、電圧レベルに相当する。
【００１７】
トランジスタ３は、出力トランジスタに相当するもので、そのソースは回路の基準電位となるグランドＧＮＤに接続され、そのドレインは出力端子４に接続されるとともに抵抗５を介して電源ＶＢに接続されている。このように、トランジスタ３および抵抗５によりソース接地増幅回路の回路形式を持つ出力回路６が構成されている。電源ＶＢは、例えば図示しないバッテリから供給されるものであり、その電圧の定常値は＋１２Ｖ程度となっている。
【００１８】
トランジスタ３の駆動は、スロープ制御回路７により制御される。したがって、トランジスタ３のゲートは、スロープ制御回路７の出力が与えられるノードＮ１に、バッファ８を介して接続されている。トランジスタ３のドレインは一方の主端子に相当し、ゲートは導通制御端子に相当する。
【００１９】
疑似出力回路９は、電源ＶＤＤおよびグランドＧＮＤの間に直列接続された抵抗１０およびＮチャネル型のＭＯＳトランジスタ１１からなるソース接地増幅回路である。つまり、疑似出力回路９は、出力回路６と同じ回路形式になっている。電源ＶＤＤは、信号出力回路１の動作用電源であり、その電圧の定常値は＋５Ｖ程度となっている。
【００２０】
トランジスタ１１は、疑似出力トランジスタに相当するもので、そのゲートは疑似出力回路９の入力ノードであるノードＮ１に接続され、そのドレインは疑似出力回路９の出力ノードであるノードＮ２に接続されている。トランジスタ１１のドレインは一方の主端子に相当し、ゲートは導通制御端子に相当する。疑似出力回路９の入出力間、つまりノードＮ１、Ｎ２間には、フィードバック容量に相当するキャパシタ１２が接続されている。
【００２１】
上述したように、出力回路６の構成と、疑似出力回路９の構成とは、相似している。信号出力回路１は集積回路として構成されており、その集積回路の設計では、出力回路６および疑似出力回路９において、対応する各素子間のペア性が良好になるように、次のような工夫がなされている。すなわち、抵抗５、１０と、トランジスタ３、１１とは、それぞれが同じ種類の材質で同じ構造になるように作成され、互いに近接配置されている。
【００２２】
したがって、抵抗５、１０と、トランジスタ３、１１とは、例えば温度特性などの特性が概ね同一になっている。また、抵抗５、１０の抵抗値、トランジスタ３、１１のサイズなどは、後述するように、出力信号ＯＵＴおよび電圧Ｖｄについて所望する傾きが得られるように設定されている。
【００２３】
このように、本実施形態では、出力回路６を構成する各素子の構造および特性と、それら各素子に対応する疑似出力回路９を構成する各素子の構造および特性とが近似している。なお、出力回路６および疑似出力回路９は、主たる部分の回路形式が同じであればよく、それらを構成する各素子の構造、特性、回路定数などについては、必ずしも近似していなくともよい。
【００２４】
スロープ制御回路７は、電源ＶＤＤおよびグランドＧＮＤの間に直列接続された電流源１３、Ｐチャネル型のＭＯＳトランジスタ１４、Ｎチャネル型のＭＯＳトランジスタ１５および電流源１６により構成されている。トランジスタ１４、１５の各ドレインは、ノードＮ１に接続され、各ゲートは入力端子２に接続されている。入力端子２には、信号出力回路１の動作を制御する図示しない制御回路などからの制御信号ＩＮが与えられる。
【００２５】
上記構成により、スロープ制御回路７は、制御信号ＩＮがＬレベルのときにキャパシタ１２の充電を行うとともに、制御信号ＩＮがＨレベルのときにキャパシタ１２の放電を行う。これにより、疑似出力回路９の出力であるノードＮ２の電圧Ｖｄは、スロープ制御されたものとなる。スロープ制御回路７は、出力のスロープ制御が行われている疑似出力回路９の入力ノードであるノードＮ１の電圧Ｖｃを用いてトランジスタ３を駆動する。そのため、トランジスタ３のドレインに接続された出力端子４の信号、つまり出力信号ＯＵＴのスロープも制御される。この場合、出力回路６と疑似出力回路９とは同一の回路形式であるため、出力回路６の入出力間に設けたフィードバック容量に対する充放電を行う従来の制御により得られるスロープ波形と略同等のスロープ波形を得ることができる。なお、電流源１３、１６が出力する電流Ｉ１、Ｉ２の値は、所望するスロープの制御量、つまり所望する出力信号ＯＵＴの傾きに応じて適宜設定される。
【００２６】
次に、上記構成によるスロープ制御の詳細について、図２に基づいて説明する。
「１」出力信号ＯＵＴの立ち下がり時
制御信号ＩＮがＨレベルからＬレベルに転じた時点ｔ１にて、キャパシタ１２の充電が開始されて電圧Ｖｃが上昇し始める。電圧Ｖｃがトランジスタ１１の閾値電圧Ｖｔに達した時点ｔ２にて、トランジスタ１１がターンオンして電圧Ｖｄが低下し始める。それに伴い、電圧Ｖｃの上昇の傾きは、時点ｔ１からｔ２までの期間の傾きよりも緩やかなものとなる。時点ｔ２から若干の遅延時間だけ経過した後の時点ｔ３にて、トランジスタ３がターンオンして出力信号ＯＵＴが低下し始める。このような遅延時間が生じるのは、バッファ８による遅延や、トランジスタ３、１１のゲート・ソース間寄生容量の大きさが違うことなどに起因している。
【００２７】
出力信号ＯＵＴが低下して最小値に達した時点ｔ４以降、出力信号ＯＵＴは最小値で一定となる。電圧Ｖｄが低下して最小値に達した時点ｔ５以降、電圧Ｖｄは最小値で一定となる。なお、出力信号ＯＵＴの最小値および電圧Ｖｄの最小値は、いずれも概ねＧＮＤ電位である。また、時点ｔ５以降には、電圧Ｖｄが最小値で一定になるため、電圧Ｖｃの上昇の傾きは、時点ｔ１からｔ２までの傾きと同様に急峻なものとなる。
【００２８】
この場合、時点ｔ２からｔ５の期間Ｔａでは、ミラー効果により電圧Ｖｃが緩やかに変化する。本実施形態では、ミラー効果によるメリットを確実に得るため、この期間Ｔａ内に、出力信号ＯＵＴの立ち下がり期間Ｔｂが収まるように、トランジスタ３、１１のサイズ、抵抗５、１０の抵抗値などの回路定数が決定されている。具体的には、電圧Ｖｄの傾きを出力信号ＯＵＴの傾きよりも緩やかにする必要があるため、トランジスタ１１のサイズを相対的に小さくするとともに、抵抗１０の抵抗値を相対的に大きく設定している。
【００２９】
「２」出力信号ＯＵＴの立ち上がり時
制御信号ＩＮがＬレベルからＨレベルに転じた時点ｔ６にて、キャパシタ１２の放電が開始されて電圧Ｖｃが低下し始める。電圧Ｖｃが時点ｔ５のときと同様の電圧に達した時点ｔ７にて、トランジスタ１１のオン抵抗が高くなり始めて電圧Ｖｄが上昇し始める。それに伴い、電圧Ｖｃの傾きは、時点ｔ６からｔ７までの期間の傾きよりも緩やかなものとなる。時点ｔ７から若干の遅延時間だけ経過した後の時点ｔ８にて、トランジスタ３のオン抵抗が高くなり始めて出力信号ＯＵＴが上昇し始める。このような遅延時間が生じる理由は上述した通りである。
【００３０】
トランジスタ３がオフ状態になった時点ｔ９以降、出力信号ＯＵＴは最大値で一定となる。トランジスタ１１がオフ状態になった時点ｔ１０以降、電圧Ｖｄは最大値で一定となる。なお、出力信号ＯＵＴの最大値は概ね電圧ＶＢであり、電圧Ｖｄの最大値は概ね電圧ＶＤＤである。また、時点ｔ１０以降には、電圧Ｖｄが最大値で一定になるため、電圧Ｖｃの傾きは、時刻ｔ６からｔ７までの傾きと同様に急峻なものとなる。
【００３１】
この場合、時刻ｔ７からｔ１０の期間Ｔｃでは、ミラー効果により電圧Ｖｃが緩やかに変化する。本実施形態では、ミラー効果によるメリットを確実に得るため、この期間Ｔｃ内に、出力信号ＯＵＴの立ち上がり期間Ｔｄが収まるように、トランジスタ３、１１のサイズ、抵抗５、１０の抵抗値などの回路定数が決定されている。
【００３２】
以上説明した本実施形態の信号出力回路１によれば、次のような効果が得られる。
信号出力回路１において、出力端子４とスロープ制御回路７との間には、キャパシタ１２などの意図的に設けられる素子が何も接続されていない。したがって、本実施形態によれば、出力端子４にノイズが重畳されたとしても、そのノイズがスロープ制御回路７に伝わる主たる経路が無いため、ノイズがスロープ制御回路７の動作に影響を及ぼすことで出力信号ＯＵＴが意図しないレベルになる、といった誤動作が発生することがない。
【００３３】
疑似出力回路９は、出力端子４に接続されないため、信号出力回路１を構成する他の回路と同様の電源ＶＤＤで動作する低耐圧の素子で構成されている。また、キャパシタ１２も、出力端子４に接続されないため、出力端子にフィードバック容量が接続される従来の構成に比べ、耐圧の低いものを用いることができる。そのため、信号出力回路１によれば、本実施形態のように出力側電圧が回路の動作電圧より高い場合でも、高耐圧の素子を用いる必要がない。さらに、キャパシタ１２を疑似出力回路９の入出力間に接続しているため、ミラー効果により、比較的小さい容量のキャパシタ１２を用いて所望するスロープ波形を得ることが可能となる。このようなことから、本実施形態によれば、回路規模の増大を抑制することができる。また、信号出力回路１では、出力段の構成は従来の基本的な構成と同様であり、出力端子４の電圧を定めるためのカレントミラー回路を追加する必要がないため、最低動作電圧が高くなる、といった制約も生じない。
【００３４】
本実施形態では、出力回路６を構成する各素子の構造および特性と、疑似出力回路９を構成する各素子の構造および特性とが近似するように集積回路が設計されており、出力回路６および疑似出力回路９において各素子間のペア性が良好になっている。そのため、本実施形態のように、疑似出力回路９を利用して出力信号ＯＵＴのスロープを間接的に制御する構成であるにもかかわらず、所望する出力信号ＯＵＴのスロープ波形を確実に得ることが可能となる。
【００３５】
信号出力回路１は、ノードＮ１とトランジスタ３のゲートとの間にバッファ８を介在させた構成となっている。本実施形態の信号出力回路１の場合、出力端子４にノイズが重畳した際、そのノイズが内部へと伝搬する主たる経路は存在しない。しかし、トランジスタ３のドレイン・ゲート間には図示しない寄生容量が存在する。そして、トランジスタ３は、出力段に設けられるものであるため、駆動能力確保のためにサイズが大きくなっており、上記寄生容量も比較的大きいものとなっている。したがって、出力端子４に重畳したノイズは、上記寄生容量を介してスロープ制御回路７などの内部回路に伝搬する可能性もある。上述したようにバッファ８を設けることで、上記寄生容量を介したノイズの伝搬経路が遮断されるため、そのノイズの影響でトランジスタ３が誤動作して出力信号ＯＵＴが意図しないレベルになる、といった誤動作の発生を防止することができる。また、バッファ８を設けることにより、トランジスタ３のゲートノードのインピーダンスが低くなり、ノイズの振幅が抑制される、という効果も得られる。
【００３６】
（第２実施形態）
以下、本発明の第２実施形態について、図３〜図７を参照して説明する。
図３に示すように、信号出力回路２１は、出力信号ＯＵＴのスロープを検出する出力モニタ回路２２を備えている。出力モニタ回路２２は、具体的には、図４に示すように、比較回路２３およびロジック回路２４により構成することができる。コンパレータなどからなる比較回路２３は、出力信号ＯＵＴの電圧値と所定の閾値Ｖｔｈとを比較し、その比較結果を示す比較信号Ｓａを出力する。この場合、閾値Ｖｔｈは、例えば電圧ＶＢの中間電圧、つまりＶＢ／２に設定されている。
【００３７】
ロジック回路２４は、クロック信号ＣＬＫにより動作するカウンタ回路を備えている。ロジック回路２４は、上記カウンタ回路を用いて、制御信号ＩＮが反転する時点から比較信号Ｓａが反転する時点までの時間をカウントする。すなわち、ロジック回路２４は、出力信号ＯＵＴの電圧値が、最小値または最大値から閾値Ｖｔｈに達するまでの時間をカウントする。ロジック回路２４は、そのカウントされた時間および閾値Ｖｔｈから出力信号ＯＵＴの傾き、つまりスロープを検出し、その検出結果を示す検出信号Ｓｂを出力する。
【００３８】
図３に示すように、信号出力回路２１は、出力モニタ回路２２によるスロープの検出結果に基づいて出力信号ＯＵＴのスロープが所望する値となるように調整するスロープ調整部２６を備えている。このスロープ調整部２６としての機能を実現するための具体的な構成例としては、図５〜図７に示すような第１〜第３構成例のいずれかを採用することができる。
【００３９】
＜第１構成例＞
図５に示すように、第１構成例では、トランジスタ１１の他方の主端子であるソースとＧＮＤとの間に可変抵抗２７が接続されている。この場合、抵抗１０、トランジスタ１１および可変抵抗２７により、ソース接地増幅回路の回路形式を持つ疑似出力回路２８が構成されている。ロジック回路などからなる制御部２９は、可変抵抗２７の抵抗値を変更することで出力信号ＯＵＴのスロープを調整する。
【００４０】
＜第２構成例＞
図６に示すように、第２構成例では、スロープ制御回路３０は、定電流Ｉ１、Ｉ２を出力する電流源１３、１６に代えて、可変電流Ｉａ、Ｉｂを出力する可変電流源３１、３２を備えている。ロジック回路などからなる制御部３３は、可変電流Ｉａの電流値を変更することで出力信号ＯＵＴの立ち下がりのスロープを調整し、可変電流Ｉｂの電流値を変更することで出力信号ＯＵＴの立ち上がりのスロープを調整する。なお、出力信号ＯＵＴの立ち上がりおよび立ち下がりのうち一方のスロープだけを調整すればよい場合、２つの電流源１３、１６のうち調整が必要な一方だけを可変電流源にすればよい。
【００４１】
＜第３構成例＞
図７に示すように、第３構成例では、ノードＮ１、Ｎ２間に、その容量値を可変とする可変容量であるキャパシタ３４が接続されている。ロジック回路などからなる制御部３５は、キャパシタ３４の容量値を変更することで出力信号ＯＵＴのスロープを調整する。
【００４２】
以上説明した本実施形態によっても、第１実施形態と同様の効果が得られる。
さらに、本実施形態の信号出力回路２１は、出力信号ＯＵＴのスロープを検出する出力モニタ回路２２と、出力モニタ回路２２によるスロープの検出結果に基づいて出力信号ＯＵＴのスロープが所望する値となるように調整するスロープ調整部２６を備えている。つまり、本実施形態の信号出力回路２１は、出力信号ＯＵＴのスロープをフィードバック制御する機能を有している。したがって、本実施形態によれば、出力信号ＯＵＴのスロープ制御の精度を高めることができる。
【００４３】
出力モニタ回路２２は、コンパレータ、カウンタ回路などから構成されたシンプルなものであり、複雑な回路構成ではない。したがって、出力モニタ回路２２の回路規模、ひいては信号出力回路２１の回路規模の増大を抑制することができる。
【００４４】
スロープ調整部２６の第１構成例によれば、疑似出力回路２８のトランジスタ１１のソース側に可変抵抗２７を追加するだけで出力信号ＯＵＴのスロープの調整を可能としている。つまり、第１構成例によれば、信号出力回路２１における回路規模の増加を低く抑えつつ、スロープの調整機能を付加することができる。
【００４５】
スロープ調整部２６の第２構成例によれば、キャパシタ１２に対する充放電電流を可変とし、それらを変更することで出力信号ＯＵＴのスロープを調整する構成であるため、スロープ調整の精度を高めることができる。また、第２構成例では、キャパシタ１２に対する充電電流および放電電流を独立して変更することが可能となっているため、立ち上がりおよび立ち下がりの各スロープを個別に調整することができる。さらに、出力回路６および疑似出力回路９の構成は、第１実施形態と同様であり変更が加えられておらず、同一の回路構成になっている。そのため、疑似出力回路９を利用して出力信号ＯＵＴのスロープを間接的に制御する構成であるにもかかわらず、所望する出力信号ＯＵＴのスロープ波形を確実に得ることが可能となる。
【００４６】
スロープ調整部２６の第３構成例によれば、フィードバック容量であるキャパシタ３４の容量を可変にすることでスロープの調整を可能としている。そのため、出力回路６および疑似出力回路９の構成は、第１実施形態と同様であり変更が加えられておらず、同一の回路構成になっている。そのため、第３構成例によれば、第２構成例と同様、所望する出力信号ＯＵＴのスロープ波形を確実に得ることが可能となる。
【００４７】
（第３実施形態）
以下、本発明の第３実施形態について、図８を参照して説明する。
図８に示すように、信号出力回路４１は、疑似出力回路９の出力ノードであるノードＮ２の電圧Ｖｄのスロープを検出する疑似出力モニタ回路４２を備えている。疑似出力モニタ回路４２は、出力モニタ回路２２と同様の構成を採用することができる。この場合、電圧Ｖｄの電圧値と比較するための閾値Ｖｔｈは、例えば電圧ＶＤＤの中間電圧、つまりＶＤＤ／２に設定すればよい。
【００４８】
信号出力回路４１は、出力モニタ回路２２および疑似出力モニタ回路４２によるスロープの検出結果に基づいて出力信号ＯＵＴのスロープが所望する値となるように調整するスロープ調整部４３を備えている。スロープ調整部４３としての機能を実現するための具体的な構成例は、スロープ調整部２６と同様の構成を採用することができる。
【００４９】
以上説明した本実施形態によっても、上記各実施形態と同様の効果が得られる。
さらに、信号出力回路４１では、出力信号ＯＵＴのスロープの検出結果に加え、疑似出力回路９の出力である電圧Ｖｄのスロープの検出結果に基づいて出力信号ＯＵＴのスロープが所望する値となるように調整するようになっている。そのため、本実施形態によれば、電圧Ｖｄが変化する期間、つまり電圧Ｖｃが緩やかに変化する期間内に出力信号ＯＵＴの立ち上がりおよび立ち下がり期間が確実に収まるようにスロープを調整することができ、その結果、ミラー効果によるメリットを一層確実に得ることが可能となる。
【００５０】
また、疑似出力モニタ回路４２は、出力モニタ回路２２と同様、コンパレータ、カウンタ回路などから構成されたシンプルなものであり、複雑な回路構成ではない。したがって、疑似出力モニタ回路４２の回路規模、ひいては信号出力回路４１の回路規模の増大を抑制することができる。
【００５１】
（第４実施形態）
以下、第４実施形態について、図９〜図１１を参照して説明する。
図９に示す信号出力回路５１は、第３実施形態の信号出力回路４１において第１構成例のスロープ調整部４３を採用した構成に相当している。信号出力回路５１は、車載用通信の通信ドライバ例えばＬＩＮの通信ドライバとして用いられる。そのため、この場合、入力端子２は、内部の通信制御回路から制御信号ＩＮに相当する送信データＴＸが与えられる端子である。また、出力端子４は、出力信号ＯＵＴに相当する通信信号ＬＩＮを出力するものであり、ＬＩＮ通信に用いられるバスに接続される端子である。
【００５２】
ＬＩＮなどのバス型の通信では、バスに接続される回路やバスの長さは用途などにより異なる。そのため、信号出力回路５１のように上記通信ドライバに適用される場合、出力端子４に接続される負荷の大きさは、その用途などに応じて様々な値に変化することが想定される。出力端子４に接続される負荷の大きさが変わると、それに応じて出力信号ＯＵＴのスロープが意図した通りにならずに変化するおそれがある。
【００５３】
このようなケースでも規定のスロープ規格を満足することが求められる場合、スロープ調整部４３による出力信号ＯＵＴのフィードバック制御機能が有用となる。本実施形態では、スロープ調整部４３は、出力信号ＯＵＴの電圧値が中間電圧（＝ＶＢ／２）に達するタイミングと電圧Ｖｄが中間電圧（＝ＶＤＤ／２）に達するタイミングとが一致するように、可変抵抗２７の抵抗値を調整する。
【００５４】
図１０に示すように、電圧Ｖｄおよび電圧Ｖｃの関係は、可変抵抗２７の抵抗値Ｒｖに応じて変化する。具体的には、抵抗値Ｒｖが小さくなるほど、電圧Ｖｄのスロープは急峻になって電圧Ｖｄが中間電圧に達するタイミングが早くなる。そして、抵抗値Ｒｖが大きくなるほど、電圧Ｖｄのスロープは緩やかになって電圧Ｖｄが中間電圧に達するタイミングが遅くなる。スロープ調整部４３は、このような関係を考慮して電圧Ｖｄが中間電圧に達するタイミングを変化させることにより、出力信号ＯＵＴの電圧値が中間電圧に達するタイミングと電圧Ｖｄが中間電圧に達するタイミングとを一致させる。
【００５５】
以上説明したように、本実施形態の信号出力回路５１によれば、出力端子４、つまりバスに接続される負荷の大きさが変動する場合でも、出力信号ＯＵＴのスロープを所望するものにフィードバック制御することが可能である。したがって、本実施形態の信号出力回路５１によれば、ＬＩＮなどのバス型通信の通信ドライバに適用した場合において、出力端子４に接続される負荷の大きさやバスの長さに関係なく、常に、出力信号ＯＵＴのスロープについて規定のスロープ規格を満足する状態を維持することが可能となる。
【００５６】
信号出力回路５１では、出力モニタ回路２２が出力端子４に接続されており、この部分がノイズの伝達経路になる可能性がある。そこで、出力モニタ回路２２の具体的構成として、図４に示した構成に代えて図１１に示す構成を採用するとよい。図１１に示す出力モニタ回路５２は、比較回路２３の出力端子およびロジック回路２４の間に介在するローパスフィルタ回路５３（以下、ＬＰＦ回路５３と呼ぶ）を備えている。そのため、出力端子４に重畳されたノイズは、ＬＰＦ回路５３により減衰されることになる。したがって、出力端子４にノイズが重畳された場合に、そのノイズがそのままのレベルでロジック回路２４、スロープ調整部４３などの内部回路に到達することはなく、そのノイズによる誤動作の発生を防止することができる。
【００５７】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
上記各実施形態では、出力トランジスタとしてＮチャネル型のＭＯＳトランジスタ３を用い、そのドレインを抵抗５によりプルアップした構成、つまりローサイド駆動構成の信号出力回路について説明したが、出力段の構成はこれに限らない。例えば、図１２に示す信号出力回路６１のように、出力トランジスタとしてＰチャネル型のＭＯＳトランジスタ６２を用い、そのドレインを抵抗６３によりプルダウンした構成、つまりハイサイド駆動構成でもよい。この場合、トランジスタ６２および抵抗６３により出力回路６４が構成される。また、疑似出力回路６５については、出力回路６４と同じ回路形式となるように、疑似出力トランジスタとしてＰチャネル型のＭＯＳトランジスタ６６を用い、そのドレインを抵抗６７によりプルダウンした構成とすればよい。
【００５８】
出力トランジスタの寄生容量を介して内部回路に伝搬するノイズの影響を考慮しなくとも問題無い場合などには、例えば図１３に示す信号出力回路７１のように、バッファ８を省いた構成でもよい。この場合、トランジスタ３のゲートは直接ノードＮ１に接続すればよい。
【符号の説明】
【００５９】
１、２１、４１、５１、６１、７１…信号出力回路、３、６２…トランジスタ、４…出力端子、６、６４…出力回路、７、３０…スロープ制御回路、９、２８、６５…疑似出力回路、１１、６６…トランジスタ、１２、３４…キャパシタ。
【図１】
2017158011.tif 000003
【図２】
2017158011.tif 000004
【図３】
2017158011.tif 000005
【図４】
2017158011.tif 000006
【図５】
2017158011.tif 000007
【図６】
2017158011.tif 000008
【図７】
2017158011.tif 000009
【図８】
2017158011.tif 000010
【図９】
2017158011.tif 000011
【図１０】
2017158011.tif 000012
【図１１】
2017158011.tif 000013
【図１２】
2017158011.tif 000014
【図１３】
2017158011.tif 000015