(57)【要約】【課題】低出力時に出力電流の変動幅を低減できる制御回路、インバータ装置および電源装置を提供する。【解決手段】ハーフブリッジ型のインバータ回路２、および、補助スイッチング素子８１，８２と補助コンデンサ８３，８４とを有する補助スイッチング回路８を制御する制御回路５が、インバータ回路２に配置されているスイッチング素子２１（２３）に入力する基準駆動信号Ｐ１（Ｐ２）と、補助スイッチング素子８１，８２に入力する制御駆動信号Ｐ３（Ｐ４）とを生成する。制御駆動信号Ｐ３（Ｐ４）は、基準駆動信号Ｐ１（Ｐ２）がオフに切り替わる前に、オフに切り替わる。制御回路５は、基準駆動信号Ｐ１（Ｐ２）または制御駆動信号Ｐ３（Ｐ４）のパルス幅の所定の割合だけ、基準駆動信号Ｐ１（Ｐ２）のパルスと制御駆動信号Ｐ３（Ｐ４）のパルスとが重なるようにして出力する重なり幅割合固定制御部５６を備えている。【選択図】図１
2017158281.tif 000002
【特許請求の範囲】
【請求項１】
ハーフブリッジ型のインバータ回路、および、前記インバータ回路の前段の電源線上に設けられ、前記インバータ回路のスイッチング動作と連動動作する補助スイッチング素子と、当該補助スイッチング素子の後段の電源線間に接続される補助コンデンサとを有する補助スイッチング回路を制御する制御回路であって、
前記インバータ回路に配置されているスイッチング素子に入力する基準駆動信号と、前記補助スイッチング素子に入力する制御駆動信号とを生成して出力し、
前記制御駆動信号は、前記基準駆動信号がオフに切り替わる前に、オフに切り替わり、
所定の割合だけ、前記基準駆動信号のパルスと前記制御駆動信号のパルスとが重なるようにして出力する第１の制御手段を備えている、
ことを特徴とする制御回路。
【請求項２】
前記制御駆動信号の位相を前記基準駆動信号の位相より進めて出力し、前記制御駆動信号の位相と前記基準駆動信号の位相との位相差を変化させることで出力電流を制御する第２の制御手段と、
前記第１の制御手段による制御と前記第２の制御手段による制御とを、前記インバータ回路の出力に応じて切り替える制御切替手段と、
をさらに備えている、
請求項１に記載の制御回路。
【請求項３】
前記基準駆動信号の位相と前記制御駆動信号の位相とを一致させて出力し、前記制御駆動信号および前記基準駆動信号のパルス幅を変化させることで出力電流を制御する第３の制御手段と、
前記第１の制御手段による制御と前記第３の制御手段による制御とを、前記インバータ回路の出力に応じて切り替える制御切替手段と、
をさらに備えている、
請求項１に記載の制御回路。
【請求項４】
前記制御切替手段は、前記インバータ回路の出力電流の目標値に基づいて制御を切り替える、
請求項２または３に記載の制御回路。
【請求項５】
前記制御切替手段は、前記インバータ回路の出力電流に基づいて制御を切り替える、
請求項２または３に記載の制御回路。
【請求項６】
前記制御切替手段は、前記制御駆動信号もしくは前記基準駆動信号のパルス幅、または、前記制御駆動信号の位相と前記基準駆動信号の位相との位相差に基づいて制御を切り替える、
請求項２または３に記載の制御回路。
【請求項７】
前記所定の割合は、０より大きく１／２より小さい、
請求項１ないし６のいずれかに記載の制御回路。
【請求項８】
前記所定の割合は、１／５である、
請求項７に記載の制御回路。
【請求項９】
前記第１の制御手段は、
前記インバータ回路の出力電流に基づいて、前記制御駆動信号のパルスと前記基準駆動信号のパルスとの重なる部分の長さである重なり幅を算出する重なり幅算出手段と、
前記重なり幅を前記所定の割合で除算した時間を、前記制御駆動信号および前記基準駆動信号のパルス幅として、前記駆動信号を生成する駆動信号生成手段と、
を備えている、
請求項１ないし８のいずれかに記載の制御回路。
【請求項１０】
前記重なり幅算出手段は、
前記インバータ回路の出力を変圧して整流した後の電流を検出した電流信号と、前回算出した重なり幅とからゲインを算出し、
前記電流信号と目標値との偏差より算出した補償値に、前記ゲインを乗算することで、重なり幅を算出する、
請求項９に記載の制御回路。
【請求項１１】
前記第１の制御手段は、
前記インバータ回路の出力電流に基づいて、前記制御駆動信号および前記基準駆動信号のパルス幅を調整する、
請求項１ないし８のいずれかに記載の制御回路。
【請求項１２】
前記第１の制御手段は、
前記インバータ回路の出力電流に基づいて、前記インバータ回路に入力する直流電圧を調整する、
請求項１ないし８のいずれかに記載の制御回路。
【請求項１３】
請求項１ないし１２のいずれかに記載の制御回路と、
前記インバータ回路と、
前記補助スイッチング回路と、
を備えていることを特徴とするインバータ装置。
【請求項１４】
請求項１３に記載のインバータ装置を備えていることを特徴とする電源装置。
【請求項１５】
溶接システムにおいて、溶接トーチに電力を供給する、
請求項１４に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハーフブリッジ型のインバータ回路と補助スイッチング回路とを備えたインバータ装置、当該インバータ装置を制御する制御回路、および、当該インバータ装置を備えた電源装置に関する。
【背景技術】
【０００２】
溶接トーチと被加工物との間にアークを発生させて、アークの熱で被加工物の溶接を行うアーク溶接が知られている。アークには、溶接電源装置から電力が供給される。溶接電源装置に備えられているインバータ回路は、スイッチング素子のオン状態とオフ状態とを切り替えることで、入力される直流電力を交流電力に変換する。スイッチング素子のスイッチング時に発生する電力損失を低減する方法として、ソフトスイッチング制御が知られている。また、インバータ回路として、構成が簡略なハーフブリッジ型のインバータ回路がある。
【０００３】
図１２は、ハーフブリッジ型のインバータ回路と、ソフトスイッチング制御を行うための補助回路とを備えている溶接電源装置Ａ１００を説明するための図であり、溶接システムの全体構成を示している。溶接電源装置Ａ１００の一方の出力端子ａは、パワーケーブルＣ１を介して、溶接トーチＴの先端の電極に接続される。溶接電源装置Ａ１００の他方の出力端子ｂは、パワーケーブルＣ２を介して、被加工物Ｗに接続される。溶接電源装置Ａ１００は、溶接トーチＴの電極の先端と、被加工物Ｗとの間にアークを発生させ、アークに電力を供給する。溶接電源装置Ａ１００は、直流電力を出力する直流電源１、直流電源１の出力電圧を分圧する分圧用コンデンサ１１，１２、直流電力を交流電力に変換するインバータ回路２、インバータ回路２が出力する交流電圧を変圧する変圧器３、交流電流を直流電流に変換するための整流回路４、インバータ回路２および補助スイッチング回路８を制御する制御回路５００、駆動信号Ｐ１〜Ｐ５を増幅するドライブ回路６、溶接電源装置Ａ１００の出力電流を検出する電流センサ７、および、ソフトスイッチング制御を行うための補助スイッチング回路８を備えている。制御回路５００は、電流センサ７が検出した電流信号Ｉに基づいて、出力電流制御を行う。また、補助スイッチング回路８は、補助スイッチング素子８１，８２を、インバータ回路２のスイッチング素子２１，２２と連動させることで、スイッチング素子２１，２２でのスイッチング損失を低減させる。
【０００４】
溶接電源装置Ａ１００において、低出力時の出力安定化と省電力化とを両立させるために、インバータ回路２の制御をパルス幅制御と位相シフト制御とで切り替えるものが知られている（例えば特許文献１参照）。このような溶接電源装置Ａ１００においては、低出力時に駆動信号のパルス幅が小さくなり過ぎないようにするために、制御回路５００は、パルス幅を固定したままで、パルスの位相をずらすことで出力の制御（位相シフト制御）を行っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１０６４０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１３は、位相シフト制御のシミュレーションを行った時の、溶接電源装置Ａ１００の出力電流波形を説明するための図である。
【０００７】
図１３において、２段目および４段目は、インバータ回路２のスイッチング素子２１，２２にそれぞれ入力される駆動信号Ｐ１，Ｐ２の波形を示している。また、１段目および３段目は、補助スイッチング回路８の補助スイッチング素子８１，８２にそれぞれ入力される駆動信号Ｐ３，Ｐ４の波形を示している。また、５段目は、電流センサ７が検出した電流信号Ｉの波形を示しており、６段目は、溶接電源装置Ａ１００の出力電圧Ｖの波形を示しており、７段目は、変圧器３の二次側巻線の電圧ＶTPの波形を示している。図に示すように、駆動信号Ｐ１の位相は駆動信号Ｐ３の位相より遅れており、駆動信号Ｐ２の位相は駆動信号Ｐ４の位相より遅れている。駆動信号Ｐ１（Ｐ２）のパルスと駆動信号Ｐ３（Ｐ４）のパルスとが重なるときにのみ、直流電源１が変圧器３の一次側巻線３１に接続されて、電圧が印加される。したがって、駆動信号Ｐ１（Ｐ２）と駆動信号Ｐ３（Ｐ４）との位相差を調整することで、溶接電源装置Ａ１００の出力を制御することができる。
【０００８】
図に示すように、電流信号Ｉは、駆動信号Ｐ１（Ｐ２）と駆動信号Ｐ３（Ｐ４）の両方がオンになっている時（両者のパルスが重なっている時）に上昇し、駆動信号Ｐ１（Ｐ２）と駆動信号Ｐ３（Ｐ４）のいずれか一方がオンになっているときに下降している。また、すべての駆動信号Ｐ１〜Ｐ４がオフになっている時（デッドタイム）に、フライバック電流が流れ、電流信号Ｉは上昇から下降へ転じている。図１３の例の場合、駆動信号Ｐ１〜Ｐ４のパルス幅が小さい状態で、駆動信号Ｐ１（Ｐ２）と駆動信号Ｐ３（Ｐ４）のパルスが重なっている時間が比較的長いので、デッドタイムが長くなっている。デッドタイム中で電流信号Ｉが下降している時間が長くなっているので、電流信号Ｉの変動範囲ｈが広く（最大値と最小値との差が大きく）なっている。そして、電流信号Ｉの目標値が小さい状態なので、電流信号Ｉの最小値が小さくなりすぎて、アークに流れる電流が不足してアーク切れが発生する場合がある。
【０００９】
本発明は上記した事情のもとで考え出されたものであって、低出力時に出力電流の変動幅を低減することができる制御回路、インバータ装置および電源装置を提供することをその目的としている。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明では、次の技術的手段を講じている。
【００１１】
本発明の第１の側面によって提供される制御回路は、ハーフブリッジ型のインバータ回路、および、前記インバータ回路の前段の電源線上に設けられ、前記インバータ回路のスイッチング動作と連動動作する補助スイッチング素子と、当該補助スイッチング素子の後段の電源線間に接続される補助コンデンサとを有する補助スイッチング回路を制御する制御回路であって、前記インバータ回路に配置されているスイッチング素子に入力する基準駆動信号と、前記補助スイッチング素子に入力する制御駆動信号とを生成して出力し、前記制御駆動信号は、前記基準駆動信号がオフに切り替わる前に、オフに切り替わり、所定の割合だけ、前記基準駆動信号のパルスと前記制御駆動信号のパルスとが重なるようにして出力する第１の制御手段を備えていることを特徴とする。この構成によると、第１の制御手段によって、制御駆動信号のパルスと基準駆動信号のパルスの重なる時間が、所定の割合に固定される。当該所定の割合を適切に設定することによって、インバータ回路の出力電流の上昇量と下降量が抑制されるので、出力電流の変動幅を低減することができる。これにより、低出力時に出力電流の最小値が小さくなりすぎることを抑制することができる。
【００１２】
本発明の好ましい実施の形態においては、前記制御回路は、前記制御駆動信号の位相を前記基準駆動信号の位相より進めて出力し、前記制御駆動信号の位相と前記基準駆動信号の位相との位相差を変化させることで出力電流を制御する第２の制御手段と、前記第１の制御手段による制御と前記第２の制御手段による制御とを、前記インバータ回路の出力に応じて切り替える制御切替手段とをさらに備えている。この構成によると、第１の制御手段による制御と第２の制御手段による制御とを、前記インバータ回路の出力に応じて切り替えることができるので、出力に応じた適切な制御を行うことができる。
【００１３】
本発明の好ましい実施の形態においては、前記制御回路は、前記基準駆動信号の位相と前記制御駆動信号の位相とを一致させて出力し、前記制御駆動信号および前記基準駆動信号のパルス幅を変化させることで出力電流を制御する第３の制御手段と、前記第１の制御手段による制御と前記第３の制御手段による制御とを、前記インバータ回路の出力に応じて切り替える制御切替手段とをさらに備えている。この構成によると、第１の制御手段による制御と第３の制御手段による制御とを、前記インバータ回路の出力に応じて切り替えることができるので、出力に応じた適切な制御を行うことができる。
【００１４】
本発明の好ましい実施の形態においては、前記制御切替手段は、前記インバータ回路の出力電流の目標値に基づいて制御を切り替える。この構成によると、センサでの検出誤差によって誤って切り替えてしまうことを防ぐことができる。
【００１５】
本発明の好ましい実施の形態においては、前記制御切替手段は、前記インバータ回路の出力電流に基づいて制御を切り替える。この構成によると、実際の状態に応じて切り替えることができる。
【００１６】
本発明の好ましい実施の形態においては、前記制御切替手段は、前記制御駆動信号もしくは前記基準駆動信号のパルス幅、または、前記制御駆動信号の位相と前記基準駆動信号の位相との位相差に基づいて制御を切り替える。この構成によると、問題が生じうるパルス幅や位相差となる前に確実に切り替えを行うことができる。
【００１７】
本発明の好ましい実施の形態においては、前記所定の割合は、０より大きく１／２より小さい。この構成によると、電流信号の変動幅を抑制しつつ、出力を行うことができる。
【００１８】
本発明の好ましい実施の形態においては、前記所定の割合は、１／５である。この構成によると、電流信号の変動幅を最小にすることができる。
【００１９】
本発明の好ましい実施の形態においては、前記第１の制御手段は、前記インバータ回路の出力電流に基づいて、前記制御駆動信号のパルスと前記基準駆動信号のパルスとの重なる部分の長さである重なり幅を算出する重なり幅算出手段と、前記重なり幅を前記所定の割合で除算した時間を、前記制御駆動信号および前記基準駆動信号のパルス幅として、前記駆動信号を生成する駆動信号生成手段とを備えている。この構成によると、パルス幅を調整することで出力電流をフィードバック制御しつつ、パルス幅に対する重なり幅の割合を固定した値とすることができる。
【００２０】
本発明の好ましい実施の形態においては、前記重なり幅算出手段は、前記インバータ回路の出力を変圧して整流した後の電流を検出した電流信号と、前回算出した重なり幅とからゲインを算出し、前記電流信号と目標値との偏差より算出した補償値に、前記ゲインを乗算することで、重なり幅を算出する。この構成によると、アーク負荷に応じて重なり幅を変化させ、パルス幅を変化させることができる。したがって、短絡時などのアーク負荷が急に小さくなった場合に、パルス幅を小さくすることで、大電流が流れることを抑制することができる。
【００２１】
本発明の好ましい実施の形態においては、前記第１の制御手段は、前記インバータ回路の出力電流に基づいて、前記制御駆動信号および前記基準駆動信号のパルス幅を調整する。この構成によると、重なり幅の演算が容易になる。
【００２２】
本発明の好ましい実施の形態においては、前記第１の制御手段は、前記インバータ回路の出力電流に基づいて、前記インバータ回路に入力する直流電圧を調整する。この構成によると、各駆動信号のパルス幅を固定することができる。
【００２３】
本発明の第２の側面によって提供されるインバータ装置は、本発明の第１の側面によって提供される制御回路と、前記インバータ回路と、前記補助スイッチング回路とを備えていることを特徴とする。この構成によると、インバータ装置の出力電流の変動幅を低減することができる。
【００２４】
本発明の第３の側面によって提供される電源装置は、本発明の第２の側面によって提供されるインバータ装置を備えていることを特徴とする。この構成によると、電源装置の出力電流の変動幅を低減することができる。
【００２５】
本発明の好ましい実施の形態においては、前記電源装置は、溶接システムにおいて、溶接トーチに電力を供給する。この構成によると、溶接トーチに電力を供給する電源装置（溶接電源装置）の出力電流の変動幅を低減することができる。
【発明の効果】
【００２６】
本発明によると、第１の制御手段によって、制御駆動信号のパルスと基準駆動信号のパルスの重なる時間が、所定の割合に固定される。当該所定の割合を適切に設定することによって、インバータ回路の出力電流の上昇量と下降量が抑制されるので、出力電流の変動幅を低減することができる。これにより、低出力時に出力電流の最小値が小さくなりすぎることを抑制することができる。したがって、溶接システムの電源装置に用いた場合に、アークに流れる電流が不足してアーク切れが発生してしまうことを抑制することができる。
【００２７】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００２８】
【図１】第１実施形態に係る溶接電源装置を説明するための図である。
【図２】第１実施形態に係る制御回路の各制御部の詳細を示すブロック図である。
【図３】駆動信号生成部で生成される駆動信号の波形を説明するための図である。
【図４】重なり幅割合固定制御部で生成される基準駆動信号の波形と制御駆動信号の波形とを説明するための図である。
【図５】所定の割合Ｒによって変化する電流波形を説明するための図である。
【図６】各スイッチング素子のオンオフの状態と流れる電流について説明するための図である。
【図７】各スイッチング素子のオンオフの状態と流れる電流について説明するための図である。
【図８】所定の割合Ｒによって変化する電流波形を説明するための図である。
【図９】重なり幅割合固定制御のシミュレーションを行った時の、溶接電源装置の出力電流波形を説明するための図である。
【図１０】重なり幅割合固定制御部の変形例について説明するための図である。
【図１１】第２実施形態に係る溶接電源装置を説明するための図である。
【図１２】従来の溶接電源装置を説明するための図である。
【図１３】位相シフト制御のシミュレーションを行った時の、溶接電源装置の出力電流波形を説明するための図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態を、本発明に係る電源装置を溶接電源装置として用いた場合を例として、図面を参照して具体的に説明する。
【００３０】
図１は、第１実施形態に係る溶接電源装置Ａ１を説明するための図であり、溶接電源装置Ａ１の全体構成を示している。図２は、制御回路５の各制御部の詳細を示すブロック図である。
【００３１】
溶接電源装置Ａ１は、溶接トーチの電極の先端と、被加工物との間にアークを発生させ、アークに電力を供給するものである。図１においては、溶接トーチ、被加工物およびアークをまとめて負荷Ｌとして示している。図１に示すように、溶接電源装置Ａ１は、直流電源１、分圧用コンデンサ１１，１２、インバータ回路２、変圧器３、整流回路４、制御回路５、ドライブ回路６、電流センサ７、および、補助スイッチング回路８を備えている。インバータ回路２、補助スイッチング回路８、分圧用コンデンサ１１，１２、制御回路５およびドライブ回路６を合わせたものが、本発明の「インバータ装置」に相当する。
【００３２】
直流電源１は、直流電力を出力するものであり、例えば、電力系統から入力される交流電流を整流する整流回路と、平滑する平滑コンデンサとを備えている。なお、直流電源１は、交流電力を直流電力に変換して出力するものに限られない。例えば、燃料電池、蓄電池、太陽電池などの直流電力を出力するものであってもよく、直流電力を出力するものであればよい。
【００３３】
分圧用コンデンサ１１，１２は、直流電源１の出力電圧を分圧するものであり、同じ静電容量のコンデンサである。分圧用コンデンサ１１と分圧用コンデンサ１２とは、直列接続されており、接続点には電源線Ｌ３が接続されている。分圧用コンデンサ１１の他端は、直流電源１の正極側の電源線Ｌ１に接続され、分圧用コンデンサ１２の他端は、直流電源１の負極側の電源線Ｌ２に接続されている。つまり、直列接続された分圧用コンデンサ１１，１２が、直流電源１に並列接続されている。分圧用コンデンサ１１，１２が同じ静電容量なので、電源線Ｌ１，Ｌ３間および電源線Ｌ２，Ｌ３間に、それぞれ、直流電源１の出力電圧の半分の電圧が印加される。なお、分圧用コンデンサ１１，１２は、直流電源１に含まれていてもよい。
【００３４】
インバータ回路２は、直流電源１から入力される直流電力を高周波電力に変換して、変圧器３に出力する。インバータ回路２は、単相ハーフブリッジ型のインバータであり、２個のスイッチング素子２１，２２を備えている。本実施形態では、スイッチング素子２１，２２としてＩＧＢＴ（Insulated Gate Bipolar Transistor : 絶縁ゲート・バイポーラトランジスタ）を使用している。なお、スイッチング素子２１，２２はＩＧＢＴに限定されず、バイポーラトランジスタ、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などであってもよい。
【００３５】
スイッチング素子２１とスイッチング素子２２とは、スイッチング素子２１のエミッタ端子とスイッチング素子２２のコレクタ端子とが接続されて、直列接続されている。スイッチング素子２１のコレクタ端子は直流電源１の正極側の電源線Ｌ１に接続され、スイッチング素子２２のエミッタ端子は直流電源１の負極側の電源線Ｌ２に接続されて、ブリッジ構造を形成している。スイッチング素子２１とスイッチング素子２２の接続点には出力ラインが接続され、当該出力ラインは、変圧器３の一次側巻線３１の一方の端子に接続している。また、分圧用コンデンサ１１と分圧用コンデンサ１２との接続点に接続された電源線Ｌ３が、変圧器３の一次側巻線３１の他方の端子に接続している。各スイッチング素子２１，２２には、それぞれ逆並列にフライホイールダイオードが接続されている。スイッチング素子２１のゲート端子には、ドライブ回路６から出力される駆動信号Ｐ１が入力される。スイッチング素子２２のゲート端子には、ドライブ回路６から出力される駆動信号Ｐ２が入力される。各スイッチング素子２１，２２は、それぞれ駆動信号Ｐ１，Ｐ２に基づいて、オン状態とオフ状態とを切り替えられる。これにより、直流電流が交流電流に変換される。なお、インバータ回路２は、これに限られない。
【００３６】
変圧器３は、インバータ回路２が出力する交流電圧を変圧して、整流回路４に出力する。変圧器３の二次側巻線３２には、２つの出力端子とは別にセンタタップが設けられている。
【００３７】
整流回路４は、変圧器３のセンタタップを用いた両波整流回路であり、変圧器３が出力する交流電流を整流して、直流電流として出力する。整流回路４は、２個の整流用ダイオード４１，４２と、直流リアクトル４３とを備えている。整流用ダイオード４１，４２は、変圧器３の二次側巻線３２の各出力端子に、それぞれアノード端子が接続されて、直列接続されている。直流リアクトル４３は、整流用ダイオード４１，４２のカソード端子側での接続点ｃと、溶接電源装置Ａ１の出力端子ａとの間に直列接続されており、出力電流を安定させる。変圧器３のセンタタップは、溶接電源装置Ａ１の出力端子ｂに接続されている。整流回路４が出力する直流電流が、溶接電流として、負荷Ｌ（アーク等）に流れる。
【００３８】
補助スイッチング回路８は、ソフトスイッチング制御を行うためのものであり、補助スイッチング素子８１，８２、補助コンデンサ８３，８４、および、ダイオード８５，８６を備えている。補助スイッチング素子８１は、分圧用コンデンサ１１，１２とインバータ回路２との間で、直流電源１の正極側の電源線Ｌ１上に配置されている。また、補助スイッチング素子８２は、分圧用コンデンサ１１，１２とインバータ回路２との間で、直流電源１の負極側の電源線Ｌ２上に配置されている。本実施形態では、補助スイッチング素子８１，８２としてＩＧＢＴを使用している。なお、補助スイッチング素子８１，８２はＩＧＢＴに限定されず、バイポーラトランジスタ、ＭＯＳＦＥＴなどであってもよい。補助スイッチング素子８１は、コレクタ端子が直流電源１側に接続され、エミッタ端子がインバータ回路２側に接続されている。補助スイッチング素子８２は、コレクタ端子がインバータ回路２側に接続され、エミッタ端子が直流電源１側に接続されている。また、補助スイッチング素子８１，８２には、逆並列にフライホイールダイオードが接続されている。補助コンデンサ８３は、補助スイッチング素子８１の後段で、電源線Ｌ１，Ｌ３間に接続されている。補助コンデンサ８４は、補助スイッチング素子８２の後段で、電源線Ｌ２，Ｌ３間に接続されている。また、ダイオード８５は、補助スイッチング素子８１の後段で、アノード端子が電源線Ｌ３に接続され、カソード端子が電源線Ｌ１に接続されて、配置されている。ダイオード８６は、補助スイッチング素子８２の後段で、アノード端子が電源線Ｌ２に接続され、カソード端子が電源線Ｌ３に接続されて、配置されている。
【００３９】
補助スイッチング素子８１のゲート端子には、ドライブ回路６から出力される駆動信号Ｐ３が入力される。補助スイッチング素子８２のゲート端子には、ドライブ回路６から出力される駆動信号Ｐ４が入力される。各補助スイッチング素子８１，８２は、それぞれ駆動信号Ｐ３，Ｐ４に基づいて、オン状態とオフ状態とを切り替えられる。後述するように、駆動信号Ｐ３は駆動信号Ｐ１に基づいて生成されており、補助スイッチング素子８１は、インバータ回路２のスイッチング素子２１に連動して駆動される。また、駆動信号Ｐ４は駆動信号Ｐ２に基づいて生成されており、補助スイッチング素子８２は、インバータ回路２のスイッチング素子２２に連動して駆動される。駆動信号Ｐ３（Ｐ４）は、駆動信号Ｐ１（Ｐ２）がオフに切り替わる前に、オフに切り替わるように生成される。
【００４０】
補助スイッチング素子８１（８２）が、スイッチング素子２１（２２）より先にオフ状態に切り替えられ、補助コンデンサ８３（８４）の端子間電圧が放電により小さくなってから、スイッチング素子２１（２２）がオフ状態に切り替えられる。したがって、スイッチング素子２１（２２）のターンオフ時のスイッチング損失が低減される。一方、補助スイッチング素子８１（８２）がオフ状態に切り替えられるときは、補助コンデンサ８３（８４）の端子間電圧が分圧用コンデンサ１１(１２)の端子間電圧（直流電源１の出力電圧の半分）と同電圧になっているので、補助スイッチング素子８１（８２）のターンオフ時のスイッチング損失も低減される。したがって、インバータ回路２および補助スイッチング回路８でのスイッチング損失が低減され、全体的な省電力化を行うことができる。また、スイッチング損失が低減されることにより、スイッチングによって発生する熱を抑制することができる。
【００４１】
電流センサ７は、変圧器３のセンタタップと出力端子ｂとの間の接続線に配置されており、溶接電源装置Ａ１の出力電流を検出して、電流信号Ｉとして制御回路５に出力する。なお、電流センサ７は、直流リアクトル４３と出力端子ａとの間の接続線に配置してもよい。
【００４２】
制御回路５は、インバータ回路２および補助スイッチング回路８を制御するものであり、インバータ回路２および補助スイッチング回路８を制御するための駆動信号を生成して、ドライブ回路６に出力する。制御回路５は、出力電流制御を行っており、電流センサ７より入力される電流信号Ｉに基づいて、溶接電源装置Ａ１の出力電流をフィードバック制御する。制御回路５は、高出力時には、通常のパルス幅制御を行い、中出力時には位相シフト制御を行い、低出力時には、後述する重なり幅割合固定制御を行う。制御回路５は、出力電流設定部５１、減算部５２、制御切替部５３、ＰＷＭ（Pulse Width Modulation）制御部５４、ＰＳＭ（Phase Shift Modulation）制御部５５、および、重なり幅割合固定制御部５６を備えている。
【００４３】
出力電流設定部５１は、溶接電源装置Ａ１の出力電流の目標値Ｉ*を設定するものである。出力電流設定部５１は、設定された目標値Ｉ*を、減算部５２および制御切替部５３に出力する。出力電流設定部５１は、作業者によって入力されたり、あらかじめプログラミングされている溶接条件に基づいて、目標値Ｉ*を設定する。減算部５２は、電流センサ７より入力される電流信号Ｉと、出力電流設定部５１より入力される目標値Ｉ*との偏差ΔＩ（＝Ｉ*−Ｉ）を算出して、制御切替部５３に出力する。
【００４４】
制御切替部５３は、出力電流設定部５１より入力される目標値Ｉ*に応じて、減算部５２より入力される偏差ΔＩを、ＰＷＭ制御部５４、ＰＳＭ制御部５５および重なり幅割合固定制御部５６のいずれかに出力する。制御切替部５３は、目標値Ｉ*が予め設定された高出力範囲の場合（高出力時）、偏差ΔＩをＰＷＭ制御部５４に出力する。また、目標値Ｉ*が予め設定された中出力範囲（＜高出力範囲）の場合（中出力時）、偏差ΔＩをＰＳＭ制御部５５に出力する。さらに、目標値Ｉ*が予め設定された低出力範囲（＜中出力範囲）の場合（低出力時）、偏差ΔＩを重なり幅割合固定制御部５６に出力する。ＰＷＭ制御部５４、ＰＳＭ制御部５５および重なり幅割合固定制御部５６は、偏差ΔＩを入力されている間、偏差ΔＩに基づいて駆動信号Ｐ１〜Ｐ４を生成してドライブ回路６に出力する。つまり、制御切替部５３が偏差ΔＩを出力したいずれかの制御部５４〜５６に応じた制御が行われる。これにより、制御回路５は、溶接電源装置Ａ１の出力に応じて制御を切り替えることができる。
【００４５】
なお、制御回路５における制御切替の方法は、上記したものに限られない。例えば、減算部５２が偏差ΔＩをＰＷＭ制御部５４、ＰＳＭ制御部５５および重なり幅割合固定制御部５６に出力し、制御切替部５３が目標値Ｉ*に応じてＰＷＭ制御部５４、ＰＳＭ制御部５５および重なり幅割合固定制御部５６のいずれかのみを駆動させるようにしてもよいし、ＰＷＭ制御部５４、ＰＳＭ制御部５５および重なり幅割合固定制御部５６のいずれかが出力する駆動信号Ｐ１〜Ｐ４のみをドライブ回路６に出力するようにしてもよい。制御回路５は、ＰＷＭ制御部５４による制御と、ＰＳＭ制御部５５による制御と、重なり幅割合固定制御部５６による制御とを切り替えるものであればよい。
【００４６】
本実施形態では、出力電流の目標値が通常のパルス幅制御を行うことができる範囲を高出力範囲とし、出力電流の目標値が小さくて、通常のパルス幅制御を行ったとしたら、ＰＷＭ信号のパルス幅が狭くなりすぎて、適切に制御を行うことができなくなる範囲であって、低出力範囲を除いた範囲を中出力範囲としている。例えば、ＰＷＭ信号のデューティ比が数％以下になる場合であり、出力電流の目標値が数［Ａ］以下になる場合である。また、出力電流の目標値がさらに小さくなって、位相シフト制御を行った場合に、出力電流が小さくなりすぎて、アークに流れる電流が不足してアーク切れが発生する可能性が高くなる範囲を低出力範囲としている。例えば、出力電流の目標値が数百［ｍＡ］以下になる場合である。なお、各範囲をどのように設定するかは、これに限られない。
【００４７】
また、制御回路５における制御切替は、目標値Ｉ*に応じて切り替える場合に限定されない。例えば、電流センサ７より入力される電流信号Ｉに応じて切り替えるようにしてもよいし、出力端子ａと出力端子ｂとの間の電圧を図示しない電圧センサで検出した電圧信号に応じて切り替えるようにしてもよい。また、電圧信号と電流信号とに基づいて所定の算出式によって算出された値に応じて切り替えるようにしてもよい。目標値Ｉ*に応じて切り替える場合、センサでの検出誤差によって誤って切り替えてしまうことを防ぐという効果がある。一方、検出された電流信号や電圧信号に基づいて切り替える場合、実際の状態に応じて切り替えることができるという効果がある。また、パルス幅に応じて、ＰＷＭ制御部５４による制御とＰＳＭ制御部５５による制御とを切り替え、位相差に応じて、ＰＳＭ制御部５５による制御と重なり幅割合固定制御部５６による制御とを切り替えるようにしてもよい。この場合、問題が生じうるパルス幅や位相差となる前に確実に切り替えを行うことができるという効果がある。
【００４８】
ＰＷＭ制御部５４は、パルス幅制御を行うためのものであり、制御切替部５３より入力される偏差ΔＩに基づいて駆動信号Ｐ１〜Ｐ４を生成して、ドライブ回路６に出力する。図２（ａ）に示すように、ＰＷＭ制御部５４は、ＰＩ制御部５４ａおよび駆動信号生成部５４ｂを備えている。ＰＩ制御部５４ａは、入力される偏差ΔＩに基づいて、ＰＩ制御（比例積分制御）による補償値を算出して、補償値信号として駆動信号生成部５４ｂに出力する。なお、ＰＩ制御以外の制御を行うようにしてもよい。
【００４９】
駆動信号生成部５４ｂは、ＰＩ制御部５４ａより入力される補償値信号と、内部で生成した三角波などのキャリア信号とを比較することでＰＷＭ信号を生成し、当該ＰＷＭ信号を駆動信号Ｐ１，Ｐ２として出力する。駆動信号Ｐ３（Ｐ４）は、駆動信号Ｐ１（Ｐ２）に基づいて生成される。以下では、スイッチング素子２１（２２）に入力する駆動信号Ｐ１（Ｐ２）を基準駆動信号Ｐ１（Ｐ２）とし、補助スイッチング素子８１（８２）に入力する駆動信号を制御駆動信号Ｐ３（Ｐ４）とする場合がある。
【００５０】
図３（ａ）は、駆動信号生成部５４ｂで生成される駆動信号Ｐ１〜Ｐ４の波形を説明するための図である。制御駆動信号Ｐ３（Ｐ４）のパルスは、基準駆動信号Ｐ１（Ｐ２）のパルスの立ち上がりと同じタイミングで立ち上がり、基準駆動信号Ｐ１（Ｐ２）のパルスの立ち下がりより早いタイミングで立ち下がる。このタイミングをずらす時間ｔ1は、補助コンデンサ８３（８４）が、充電された状態から、十分または完全に放電されるまでの時間に応じて設定されている。なお、制御駆動信号Ｐ３（Ｐ４）のパルスの立ち上がりのタイミングを、基準駆動信号Ｐ１（Ｐ２）のパルスの立ち上がりのタイミングより早くしてもよい。
【００５１】
なお、ＰＷＭ制御部５４の構成はこれに限定されず、パルス幅制御を行うための駆動信号Ｐ１〜Ｐ４を生成するものであればよい。当該「ＰＷＭ制御部５４」は、本発明の「第３の制御手段」に相当する。
【００５２】
ＰＳＭ制御部５５は、位相シフト制御を行うためのものであり、制御切替部５３より入力される偏差ΔＩに基づいて駆動信号Ｐ１〜Ｐ４を生成して、ドライブ回路６に出力する。図２（ｂ）に示すように、ＰＳＭ制御部５５は、ＰＩ制御部５５ａおよび駆動信号生成部５５ｂを備えている。ＰＩ制御部５５ａは、入力される偏差ΔＩに基づいて、ＰＩ制御（比例積分制御）による補償値を算出して、補償値信号として駆動信号生成部５５ｂに出力する。なお、ＰＩ制御以外の制御を行うようにしてもよい。
【００５３】
駆動信号生成部５５ｂは、所定のデューティ比で所定の周波数のパルス信号を生成し、当該パルス信号を基準駆動信号Ｐ１，Ｐ２として出力する。制御駆動信号Ｐ３（Ｐ４）は、基準駆動信号Ｐ１（Ｐ２）に基づいて生成される。具体的には、制御駆動信号Ｐ３（Ｐ４）は、基準駆動信号Ｐ１（Ｐ２）の位相を進めたものとして生成される。位相をずらすことで、基準駆動信号Ｐ１（Ｐ２）のパルスと制御駆動信号Ｐ３（Ｐ４）のパルスとが重なる部分が小さくなるので、位相をずらさない場合より出力を小さくすることができる。また、位相差は、ＰＩ制御部５５ａより入力される補償値信号に応じて、変化される。すなわち、補償値信号が大きいほど、位相差を大きくすることにより、出力を減少させる。一方、補償値信号が小さいほど、位相差を小さくすることにより、出力を増加させる。
【００５４】
図３（ｂ）は、ＰＳＭ制御部５５で生成される駆動信号Ｐ１〜Ｐ４の波形を説明するための図である。制御駆動信号Ｐ３（Ｐ４）は、基準駆動信号Ｐ１（Ｐ２）より位相を進めて出力される。進める位相に相当する時間ｔ2は、ＰＩ制御部５５ａより入力される補償値信号に応じて設定されている。
【００５５】
なお、本実施形態においては、制御駆動信号Ｐ３（Ｐ４）のパルス幅が基準駆動信号Ｐ１（Ｐ２）のパルス幅と同一なので、制御駆動信号Ｐ３（Ｐ４）のパルスの立ち下がりのタイミングは、基準駆動信号Ｐ１（Ｐ２）のパルスの立ち下がりのタイミングより、時間ｔ2進んだものとなる。したがって、時間ｔ2が時間ｔ1より短い場合、補助コンデンサ８３（８４）の端子間電圧が放電により十分小さくなる前に、スイッチング素子２１（２２）がオフ状態に切り替えられる。この場合、スイッチング素子２１（２２）のターンオフ時のスイッチング損失の低減効果は限定的になる。制御駆動信号Ｐ３（Ｐ４）のパルスの立ち下がりのタイミングが、基準駆動信号Ｐ１（Ｐ２）のパルスの立ち下がりのタイミングより、常に時間ｔ1進んだものとなるように、制御駆動信号Ｐ３（Ｐ４）のパルス幅を調整するようにしてもよい。この場合、補助コンデンサ８３（８４）の端子間電圧が放電により十分小さくなったタイミングで、スイッチング素子２１（２２）がオフ状態に切り替えられるので、スイッチング素子２１（２２）のターンオフ時のスイッチング損失の低減効果は大きくなる。なお、制御駆動信号Ｐ３（Ｐ４）を、基準駆動信号Ｐ１（Ｐ２）のパルスの立ち下がりの時間を時間ｔ2だけ早めた上で、位相を進めたもの（つまり、図３(ａ)に示す制御駆動信号Ｐ３（Ｐ４）の位相を進めたもの）としてもよい。この場合、制御駆動信号Ｐ３（Ｐ４）のパルスの立ち下がりのタイミングは、基準駆動信号Ｐ１（Ｐ２）のパルスの立ち下がりのタイミングより、時間ｔ1以上進んだものとなるので、補助コンデンサ８３（８４）の端子間電圧が放電により十分小さくなってから、スイッチング素子２１（２２）がオフ状態に切り替えられる。
【００５６】
なお、本実施形態では、基準駆動信号Ｐ１（Ｐ２）に基づいて、位相を進めた制御駆動信号Ｐ３（Ｐ４）を生成しているが、逆に、制御駆動信号Ｐ３（Ｐ４）に基づいて、位相を遅らせた基準駆動信号Ｐ１（Ｐ２）を生成するようにしてもよい。
【００５７】
なお、ＰＳＭ制御部５５の構成はこれに限定されず、位相シフト制御を行うための駆動信号Ｐ１〜Ｐ４を生成するものであればよい。当該「ＰＳＭ制御部５５」は、本発明の「第２の制御手段」に相当する。
【００５８】
重なり幅割合固定制御部５６は、より出力が小さいときの制御を行うためのものであり、制御切替部５３より入力される偏差ΔＩに基づいて駆動信号Ｐ１〜Ｐ４を生成して、ドライブ回路６に出力する。重なり幅割合固定制御部５６は、基準駆動信号Ｐ１（Ｐ２）のパルスと制御駆動信号Ｐ３（Ｐ４）のパルスとが重なる部分の長さの、パルス幅に対する割合を、所定の割合Ｒに固定する制御を行う。当該「重なり幅割合固定制御部５６」は、本発明の「第１の制御手段」に相当する。
【００５９】
図４は、基準駆動信号Ｐ１（Ｐ２）の波形と制御駆動信号Ｐ３（Ｐ４）の波形とを説明するための図である。上側の波形が制御駆動信号Ｐ３（Ｐ４）であり、下側の波形が基準駆動信号Ｐ１（Ｐ２）である。各駆動信号Ｐ１〜Ｐ４の周期Ｔは固定されている。また、各駆動信号Ｐ１〜Ｐ４のパルス幅はＴｏｎであり、基準駆動信号Ｐ１（Ｐ２）のパルスと制御駆動信号Ｐ３（Ｐ４）のパルスとの重なる部分の長さ（以下では、「重なり幅」とする）はＴｘである。パルス幅Ｔｏｎおよび重なり幅Ｔｘは、溶接電源装置Ａ１の出力によって変化するが、パルス幅Ｔｏｎに対する重なり幅Ｔｘの割合Ｒは固定されている。したがって、重なり幅Ｔｘが決まれば、パルス幅Ｔｏｎ（＝Ｔｘ／Ｒ）が決まり、パルス幅Ｔｏｎが決まれば、重なり幅Ｔｘ（＝Ｔｏｎ・Ｒ）が決まる。本実施形態においては、先に、重なり幅Ｔｘを算出して決定し、算出された重なり幅Ｔｘに基づいて、パルス幅Ｔｏｎ（＝Ｔｘ／Ｒ）を算出する。なお、先に、パルス幅Ｔｏｎを算出して決定し、算出されたパルス幅Ｔｏｎに基づいて、重なり幅Ｔｘ（＝Ｔｏｎ・Ｒ）を算出するようにしてもよい。また、本実施形態においては、割合Ｒを１／５（２０％）としている。以下では、パルス幅Ｔｏｎに対する重なり幅Ｔｘの割合Ｒを固定して行う制御を、「重なり幅割合固定制御」と記載する。
【００６０】
図５は、所定の割合Ｒによって変化する電流波形を説明するための図であり、溶接電源装置Ａ１の挙動をコンピュータでシミュレーションした結果を示したものである。
【００６１】
図５（ａ）は、Ｒ＝１（１００％）とした場合を示しており、図５（ｂ）は、Ｒ＝１／５（２０％）とした場合を示している。図５（ａ），（ｂ）とも、２段目および４段目は、基準駆動信号Ｐ１，Ｐ２の波形を示している。また、１段目および３段目は、制御駆動信号Ｐ３，Ｐ４の波形を示している。５段目は、電流センサ７が検出した電流信号Ｉの波形を示しており、６段目は、溶接電源装置Ａ１の出力電圧Ｖの波形を示しており、７段目は、変圧器３の二次側巻線の電圧ＶTPの波形を示している。両者の出力電流を同程度とするために、駆動信号Ｐ１〜Ｐ４のパルス幅は異なっている（図５（ａ）におけるパルス幅が小さくなっている）。
【００６２】
図５（ａ）では、基準駆動信号Ｐ１（Ｐ２）のパルスの位相と制御駆動信号Ｐ３（Ｐ４）のパルスの位相とが一致しており、位相差がない状態である。この場合、電流信号Ｉの周期は、各駆動信号Ｐ１〜Ｐ４の周期の半分の周期になっている。一方、図５（ｂ）では、重なり幅Ｔｘが各駆動信号Ｐ１〜Ｐ４のパルス幅Ｔｏｎの２０％になっており、制御駆動信号Ｐ３（Ｐ４）のパルスの８０％が経過したときに、基準駆動信号Ｐ１（Ｐ２）のパルスが立ち上がっている。この場合、電流信号Ｉの周期は、各駆動信号Ｐ１〜Ｐ４の周期の１／４の周期になっている。すなわち、図５（ｂ）の場合、図５（ａ）の場合より周期が短くなって、電流信号Ｉの上昇および下降にかかる時間が短くなっており、電流信号Ｉの変動幅が小さくなっている。図５（ａ）の電流信号Ｉが０〜５００ｍＡの間で変動している（図に示す範囲ｈ参照）のに対し、図５（ｂ）の電流信号Ｉは５０〜３００ｍＡの間で変動している（図に示す範囲ｈ参照）。つまり、同程度の電流を出力する場合、Ｒ＝１／５としたときの電流信号Ｉの変動幅は、Ｒ＝１としたときの半分程度になっている。また、Ｒ＝１の場合、電流信号Ｉが０ｍＡになる瞬間がある。このときにアークに流れる電流が不足してアーク切れが発生する場合がある。
【００６３】
図６および図７は、各スイッチング素子２１，２２および各補助スイッチング素子８１，８２のオンオフの状態と流れる電流について説明するための図である。
【００６４】
図６（ａ）は、図５（ｂ）に示す期間Ａでの状態を示している。期間Ａでは、スイッチング素子２１および補助スイッチング素子８１がオン状態となり、スイッチング素子２２および補助スイッチング素子８２がオフ状態となっている。この期間では、変圧器３の一次側巻線に電圧が印加されて、破線矢印で示す電流が流れる。このとき、変圧器３の二次側巻線から、一点鎖線矢印で示す出力電流が流れる。期間Ａの間、一次側の電流は徐々に増加し、出力電流も徐々に増加する（図５（ｂ）のＩ参照）。
【００６５】
図６（ｂ）は、図５（ｂ）に示す期間Ｂでの状態を示している。期間Ｂでは、補助スイッチング素子８１がオフ状態に切り替わったことで、直流電源１からの電力の供給は遮断されるが、充電状態にある補助コンデンサ８３から電力が供給されるので、変圧器３の一次側巻線には電流が流れ続ける。このときも、変圧器３の二次側巻線から、一点鎖線矢印で示す出力電流が流れる。期間Ｂの間、一次側の電流は徐々に減少し、出力電流も徐々に減少する（図５（ｂ）のＩ参照）。補助スイッチング素子８１がオフ状態に切り替えられるときは、補助コンデンサ８３の端子間電圧が分圧用コンデンサ１１の端子間電圧と同電圧になっているので、補助スイッチング素子８１のターンオフ時のスイッチング損失は低減される。
【００６６】
図６（ｃ）は、図５（ｂ）に示す期間Ｃでの状態を示している。期間Ｃでは、スイッチング素子２１もオフ状態に切り替わったので、すべてのスイッチング素子２１，２２および補助スイッチング素子８１，８２がオフ状態になり、変圧器３の一次側は無負荷になっている。このとき、変圧器３の二次側には、二次側巻線に蓄えられていたエネルギーが放出され、一点鎖線矢印で示す出力電流が流れる。期間Ｃの間、出力電流は徐々に増加する（図５（ｂ）のＩ参照）。スイッチング素子２１がオフ状態に切り替えられるときは、補助コンデンサ８３の端子間電圧が放電によりゼロまたは極小になっているので、スイッチング素子２１のターンオフ時のスイッチング損失は低減される。
【００６７】
図６（ｄ）は、図５（ｂ）に示す期間Ｄでの状態を示している。期間Ｄでは、スイッチング素子２１のフライホイールダイオードを含む電流経路を、破線矢印で示す電流が流れる。これにより、一点鎖線矢印で示す出力電流は、徐々に減少する（図５（ｂ）のＩ参照）。補助スイッチング素子８２は、オン状態に切り替わっている。補助スイッチング素子８２がオン状態に切り替えられるときは、電流が流れていない状態なので補助スイッチング素子８２のターンオン時のスイッチング損失は低減される。
【００６８】
図７（ａ）は、図５（ｂ）に示す期間Ｅでの状態を示している。期間Ｅでは、スイッチング素子２２がオン状態に切り替わったことで、変圧器３の一次側巻線に電圧が印加されて、破線矢印で示す電流が流れる。このとき、変圧器３の二次側巻線から、一点鎖線矢印で示す出力電流が流れる。期間Ｅの間、一次側の電流は徐々に増加し、出力電流も徐々に増加する（図５（ｂ）のＩ参照）。スイッチング素子２２がオン状態に切り替えられるときは、電流が流れていない状態なので、スイッチング素子２２のターンオン時のスイッチング損失は低減される。
【００６９】
図７（ｂ）は、図５（ｂ）に示す期間Ｆでの状態を示している。期間Ｆでは、補助スイッチング素子８２がオフ状態に切り替わったことで、直流電源１からの電力の供給は遮断されるが、充電状態にある補助コンデンサ８４から電力が供給されるので、変圧器３の一次側巻線には電流が流れ続ける。このときも、変圧器３の二次側巻線から、一点鎖線矢印で示す出力電流が流れる。期間Ｆの間、一次側の電流は徐々に減少し、出力電流も徐々に減少する（図５（ｂ）のＩ参照）。補助スイッチング素子８２がオフ状態に切り替えられるときは、補助コンデンサ８４の端子間電圧が分圧用コンデンサ１２の端子間電圧と同電圧になっているので、補助スイッチング素子８２のターンオフ時のスイッチング損失は低減される。
【００７０】
図７（ｃ）は、図５（ｂ）に示す期間Ｇでの状態を示している。期間Ｇでは、スイッチング素子２２もオフ状態に切り替わったので、すべてのスイッチング素子２１，２２および補助スイッチング素子８１，８２がオフ状態になり、変圧器３の一次側は無負荷になっている。このとき、変圧器３の二次側には、二次側巻線に蓄えられていたエネルギーが放出され、一点鎖線矢印で示す出力電流が流れる。期間Ｇの間、出力電流は徐々に増加する（図５（ｂ）のＩ参照）。スイッチング素子２２がオフ状態に切り替えられるときは、補助コンデンサ８４の端子間電圧が放電によりゼロまたは極小になっているので、スイッチング素子２２のターンオフ時のスイッチング損失は低減される。
【００７１】
図７（ｄ）は、図５（ｂ）に示す期間Ｈでの状態を示している。期間Ｈでは、スイッチング素子２２のフライホイールダイオードを含む電流経路を、破線矢印で示す電流が流れる。これにより、一点鎖線矢印で示す出力電流は、徐々に減少する（図５（ｂ）のＩ参照）。補助スイッチング素子８１は、オン状態に切り替わっている。補助スイッチング素子８１がオン状態に切り替えられるときは、電流が流れていない状態なので補助スイッチング素子８１のターンオン時のスイッチング損失は低減される。
【００７２】
以上のように、電流信号Ｉは、図５（ｂ）に示すように、上昇と下降を繰り返す。期間Ａおよび期間Ｅを短くしたことで、これらの期間での電流信号Ｉの上昇を抑制し、出力電流を抑制している。また、期間Ａおよび期間Ｅを期間Ｂ，Ｄ，Ｆ，Ｈの１／４とする（すなわち、重なり幅Ｔｘを各駆動信号Ｐ１〜Ｐ４のパルス幅Ｔｏｎの１／５とする）ことで、期間Ａおよび期間Ｅでの電流信号Ｉの上昇と、期間Ｃおよび期間Ｇでの電流信号Ｉの上昇とを一致させており、これによって、電流信号Ｉの周期を、各駆動信号Ｐ１〜Ｐ４の周期の１／４の周期としている。この場合、電流信号Ｉの変動幅は最小になる。
【００７３】
図８は、割合Ｒの値を変更したときの電流信号Ｉの波形の一例を示すものである。図８（ａ）は、Ｒ＝１／１０（１０％）とした場合を示しており、図８（ｂ）は、Ｒ＝１／２（５０％）とした場合を示している。図８（ａ），（ｂ）とも、２段目および４段目は、基準駆動信号Ｐ１，Ｐ２の波形を示している。また、１段目および３段目は、制御駆動信号Ｐ３，Ｐ４の波形を示している。５段目は、電流センサ７が検出した電流信号Ｉの波形を示している。割合Ｒが１／５より小さくなるにつれて、電流信号Ｉの波形はくずれてゆき（図８（ａ）参照）、電流信号Ｉの変動幅ｈは大きくなっていく。また、割合Ｒが１／５より大きくなるにつれても、電流信号Ｉの波形はくずれてゆき（図８（ｂ）参照）、電流信号Ｉの変動幅ｈは大きくなっていく。なお、負荷の状態によって電流信号Ｉの波形は変化する。
【００７４】
割合Ｒが１／２（５０％）以下である場合、電流信号Ｉの波形のくずれ方は限定的であり（図８（ｂ）参照）、電流信号Ｉの変動幅はあまり大きくならない。また、割合Ｒが「０」の場合、出力ができなくなってしまう。したがって、割合Ｒとして、１／２（５０％）以下で、「０」より大きい値を設定することで、電流信号Ｉの変動幅を抑制しつつ、出力を行うことができる。ただし、電流信号Ｉの波形がくずれない（電流信号Ｉの周期が各駆動信号Ｐ１〜Ｐ４の周期の１／４の周期になる）ように、割合Ｒを１／５（２０％）とするのが望ましい。
【００７５】
図２（ｃ）に示すように、重なり幅割合固定制御部５６は、重なり幅算出部５６ａおよび駆動信号生成部５６ｅを備えている。
【００７６】
重なり幅算出部５６ａは、重なり幅Ｔｘを算出するものである。重なり幅算出部５６ａは、制御切替部５３より入力される偏差ΔＩ、および、電流センサ７より入力される電流信号Ｉに基づいて、重なり幅Ｔｘを算出して、駆動信号生成部５６ｅに出力する。図２（ｃ）に示すように、重なり幅算出部５６ａは、ＰＩ制御部５６ｂ、ゲイン算出部５６ｃ、および、乗算部５６ｄを備えている。
【００７７】
ＰＩ制御部５６ｂは、制御切替部５３より入力される偏差ΔＩに基づいて、ＰＩ制御（比例積分制御）による補償値を算出する。ＰＩ制御部５６ｂは、算出した補償値を乗算部５６ｄに出力する。なお、ＰＩ制御以外の制御（例えば、ＰＩＤ制御など）を行うようにしてもよい。
【００７８】
ゲイン算出部５６ｃは、ＰＩ制御部５６ｂから出力される補償値に乗算するためのゲインＧを算出するものである。ゲイン算出部５６ｃは、電流センサ７より入力される電流信号Ｉと、前回算出した重なり幅Ｔｘとから、下記（１）式に基づいて、ゲインＧを算出する。パラメータｂ，ｃ，ｄ（０＜ｂ，０＜ｃ，０＜ｄ）は、適宜設定される。アーク長が長くなってアーク負荷（負荷Ｌ）が大きくなると、負荷電流が小さくなるので電流信号Ｉは小さくなり、アーク長が短くなってアーク負荷が小さくなると、負荷電流が大きくなるので電流信号Ｉは大きくなる。つまり、下記（１）式の｛（Ｔｘ−ｂ）／Ｉ｝は、アーク負荷に応じて変化し、ゲインＧは、アーク負荷に対して線形的に変化する。０＜ｃなので、アーク負荷が大きくなるとゲインＧは大きくなる。また、ゲインＧは、前回の重なり幅Ｔｘに応じて大きくなる。ゲイン算出部５６ｃは、算出したゲインＧを乗算部５６ｄに出力する。
Ｇ＝ｃ・｛（Ｔｘ−ｂ）／Ｉ｝+ｄ      ・・・・  （１）
【００７９】
乗算部５６ｄは、ＰＩ制御部５６ｂより入力される補償値に、ゲイン算出部５６ｃより入力されるゲインＧを乗算するものである。乗算部５６ｄは、算出結果を重なり幅Ｔｘとして、駆動信号生成部５６ｅに出力する。
【００８０】
駆動信号生成部５６ｅは、各駆動信号Ｐ１〜Ｐ４を生成するものである。駆動信号生成部５６ｅは、乗算部５６ｄより入力される重なり幅Ｔｘから割合Ｒ（例えば、Ｒ＝１／５）を除算した値をパルス幅Ｔｏｎ（＝Ｔｘ／Ｒ）として、各駆動信号Ｐ１〜Ｐ４を生成する。また、駆動信号生成部５６ｅは、基準駆動信号Ｐ１（Ｐ２）のパルスと制御駆動信号Ｐ３（Ｐ４）のパルスとの重なり幅が重なり幅Ｔｘになるように、制御駆動信号Ｐ３（Ｐ４）の位相を基準駆動信号Ｐ１（Ｐ２）の位相より進めて生成する。位相差は、Ｔｏｎ−Ｔｘ＝Ｔｘ／Ｒ−Ｔｘ＝｛（１−Ｒ）／Ｒ｝・Ｔｘとなる。例えば、Ｒ＝１／５の場合、位相差は４・Ｔｘとなる。
【００８１】
重なり幅割合固定制御部５６が行う重なり幅割合固定制御は、溶接電源装置Ａ１の出力電流に応じて重なり幅Ｔｘを算出し、重なり幅Ｔｘと固定値である割合Ｒからパルス幅Ｔｏｎを算出して、駆動信号のパルス幅で出力を制御するので、パルス幅制御の一種である。しかし、制御駆動信号Ｐ３（Ｐ４）の位相を基準駆動信号Ｐ１（Ｐ２）の位相より進めて、両者のパルスの重なり幅Ｔｘのパルス幅Ｔｏｎに対する割合を固定する点で、従来のパルス幅制御とは異なる。
【００８２】
なお、重なり幅割合固定制御部５６の構成はこれに限定されず、重なり幅割合固定制御を行うための駆動信号Ｐ１〜Ｐ４を生成するものであればよい。例えば、上記では、基準駆動信号Ｐ１（Ｐ２）のパルス幅と制御駆動信号Ｐ３（Ｐ４）のパルス幅とが同一である場合について説明したが、これに限られない。パルス幅が異なっていても、どちらかのパルス幅に対する重なり幅Ｔｘの割合Ｒが固定されていればよい。例えば、制御駆動信号Ｐ３（Ｐ４）のパルス幅を基準駆動信号Ｐ１（Ｐ２）の前回のパルス幅としておいて、基準駆動信号Ｐ１（Ｐ２）のパルス幅を、重なり幅Ｔｘと割合Ｒから算出するようにしてもよい。また、基準駆動信号Ｐ１（Ｐ２）のパルス幅を固定値としておいて、制御駆動信号Ｐ３（Ｐ４）のパルス幅を、重なり幅Ｔｘと割合Ｒから算出するようにしてもよい。
【００８３】
また、上記では、各駆動信号Ｐ１〜Ｐ４の周期Ｔが固定である場合について説明したが、これに限られない。例えば、各駆動信号Ｐ１〜Ｐ４のオフ期間を固定にしておいて、算出された重なり幅Ｔｘに応じてパルス幅Ｔｏｎが変化することで、周期Ｔが変化するようにしてもよい。また、上記では、先に、重なり幅Ｔｘを算出して決定し、算出された重なり幅Ｔｘに基づいて、パルス幅Ｔｏｎ（＝Ｔｘ／Ｒ）を算出する場合について説明したが、これに限られない。先に、パルス幅Ｔｏｎを算出して決定し、算出されたパルス幅Ｔｏｎに基づいて、重なり幅Ｔｘ（＝Ｔｏｎ・Ｒ））を算出するようにしてもよい。
【００８４】
なお、制御回路５は、アナログ処理を行うようにしてもよいし、デジタル処理を行うようにしてもよい。デジタル処理を行う場合は、制御回路５をマイクロコンピュータなどによって実現し、電流センサ７から入力される電流信号をアナログ/デジタル変換回路でデジタル信号に変換して入力するようにすればよい。
【００８５】
ドライブ回路６は、制御回路５より入力される各駆動信号Ｐ１〜Ｐ４を、各スイッチング素子２１，２２および各補助スイッチング素子８１，８２を駆動できるレベルに増幅して、出力する。ドライブ回路６の構成は限定されず、パルストランス方式でもよいし、フォトカプラ方式であってもよい。
【００８６】
次に、本実施形態の作用効果について説明する。
【００８７】
本実施形態によると、重なり幅割合固定制御部５６は、基準駆動信号Ｐ１（Ｐ２）のパルスと制御駆動信号Ｐ３（Ｐ４）のパルスとの重なり幅Ｔｘの、パルス幅Ｔｏｎに対する割合を、所定の割合Ｒに固定する。割合Ｒを適切に設定することで、溶接電源装置Ａ１の出力電流の変動幅を低減することができる。これにより、低出力時に出力電流の最小値が小さくなりすぎて、アーク切れが発生してしまうことを抑制することができる。本実施形態においては、割合Ｒを１／５（２０％）に設定しているので、電流信号Ｉの周期が各駆動信号Ｐ１〜Ｐ４の周期の１／４の周期になっている（図５（ｂ）参照）。したがって、電流信号Ｉの上昇および下降にかかる時間が最も短くなって、電流信号Ｉの変動幅が最も小さくなっている。これにより、溶接電源装置Ａ１の出力電流の変動幅を最も低減することができる。
【００８８】
図９は、重なり幅割合固定制御のシミュレーションを行って、図１３でのシミュレーションと同程度の出力電流（平均値２５０[ｍＡ]）とした時の、溶接電源装置Ａ１００の出力電流波形を説明するための図である。
【００８９】
図９において、２段目および４段目は、インバータ回路２のスイッチング素子２１，２２にそれぞれ入力される駆動信号Ｐ１，Ｐ２の波形を示している。また、１段目および３段目は、補助スイッチング回路８の補助スイッチング素子８１，８２にそれぞれ入力される駆動信号Ｐ３，Ｐ４の波形を示している。また、５段目は、電流センサ７が検出した電流信号Ｉの波形を示しており、６段目は、溶接電源装置Ａ１の出力電圧Ｖの波形を示しており、７段目は、変圧器３の二次側巻線の電圧ＶTPの波形を示している。当該シミュレーションでは、基準駆動信号Ｐ１（Ｐ２）のパルスと制御駆動信号Ｐ３（Ｐ４）のパルスとの重なり幅Ｔｘの、基準駆動信号Ｐ１（Ｐ２）のパルス幅Ｔｏｎに対する割合が、所定の割合Ｒ(３０％程度)に固定されている。
【００９０】
図１３のシミュレーションにおいて、出力電流Ｉの変動範囲ｈが０〜５６０[ｍＡ]であったのに対して、図９のシミュレーションでは、出力電流Ｉの変動範囲ｈが６０〜５００[ｍＡ]であった。出力電流Ｉの変動幅は、約８割程度に低減することができた。また、出力電流Ｉの最小値が６０[ｍＡ]なので、アークに流れる電流が不足してアーク切れが発生することを抑制することができる。
【００９１】
また、本実施形態によると、重なり幅割合固定制御部５６は、電流信号Ｉに基づいて、重なり幅算出部５６ａによって重なり幅Ｔｘを算出し、重なり幅Ｔｘを割合Ｒで除算することでパルス幅Ｔｏｎを算出する。したがって、パルス幅Ｔｏｎを調整することで出力電流をフィードバック制御しつつ、パルス幅Ｔｏｎに対する重なり幅Ｔｘの割合Ｒを固定した値とすることができる。
【００９２】
本実施形態によると、重なり幅算出部５６ａは、電流信号Ｉと前回算出した重なり幅ＴｘとからゲインＧを算出し、ＰＩ制御部５６ｂが算出した補償値に当該ゲインＧを乗算することで重なり幅Ｔｘを算出する。ゲインＧは、アーク負荷に対して線形的に変化するので、アーク負荷に応じて重なり幅Ｔｘを変化させ、パルス幅Ｔｏｎを変化させることができる。したがって、短絡時などのアーク負荷が急に小さくなった場合に、パルス幅Ｔｏｎを小さくすることで、大電流が流れることを抑制することができる。
【００９３】
本実施形態によると、制御回路５は、出力に応じて制御を切り替えることができる。すなわち、制御回路５は、高出力時には、制御切替部５３の出力先がＰＷＭ制御部５４になることでＰＷＭ制御を行い、中出力時には、制御切替部５３の出力先がＰＳＭ制御部５５になることで位相シフト制御を行い、低出力時には、制御切替部５３の出力先が重なり幅割合固定制御部５６になることで重なり幅割合固定制御を行う。これにより、出力に応じた適切な制御を行うことができる。
【００９４】
本実施形態によると、補助スイッチング素子８１（８２）が、スイッチング素子２１（２２）より先にオフ状態に切り替えられ、補助コンデンサ８３（８４）の端子間電圧が放電により小さくなってから、スイッチング素子２１（２２）がオフ状態に切り替えられる。したがって、スイッチング素子２１（２２）のターンオフ時のスイッチング損失を低減することができる。また、補助スイッチング素子８１（８２）がオフ状態に切り替えられるときは、補助コンデンサ８３（８４）の端子間電圧が分圧用コンデンサ１１(１２)の端子間電圧（直流電源１の出力電圧の半分）と同電圧になっているので、補助スイッチング素子８１（８２）のターンオフ時のスイッチング損失も低減することができる。したがって、インバータ回路２および補助スイッチング回路８でのスイッチング損失が低減され、全体的な省電力化を行うことができる。また、スイッチング損失が低減されることにより、スイッチングによって発生する熱を抑制することができる。
【００９５】
次に、重なり幅割合固定制御部５６の変形例について、以下に説明する。
【００９６】
図１０（ａ）は、重なり幅割合固定制御部５６の第１の変形例である重なり幅割合固定制御部５６’について説明するための図である。図１０（ａ）においては、重なり幅割合固定制御部５６（図２（ｃ）参照）と同一または類似の要素には、同一の符号を付している。重なり幅割合固定制御部５６’は、先に、一般的なパルス幅制御の手法でＰＷＭ信号を生成して、制御駆動信号Ｐ３（Ｐ４）を基準駆動信号Ｐ１（Ｐ２）より所定の位相差だけ進めて出力するようにしたものである。
【００９７】
図１０（ａ）に示す重なり幅割合固定制御部５６’は、ＰＩ制御部５６ｂおよび駆動信号生成部５６ｅ’を備えている。ＰＩ制御部５６ｂは、図２（ｃ）に示すＰＩ制御部５６ｂと同様のものである。
【００９８】
駆動信号生成部５６ｅ’は、各駆動信号Ｐ１〜Ｐ４を生成して、ドライブ回路６に出力するものである。駆動信号生成部５６ｅ’は、ＰＩ制御部５６ｂより入力される補償値の信号と内部で生成した三角波などのキャリア信号とを比較することでＰＷＭ信号を生成する。そして、駆動信号生成部５６ｅ’は、生成したＰＷＭ信号を基準駆動信号Ｐ１（Ｐ２）として出力し、生成したＰＷＭ信号の位相を進めて、制御駆動信号Ｐ３（Ｐ４）として出力する。位相差は、Ｔｏｎ−Ｔｘ＝Ｔｏｎ−Ｔｏｎ・Ｒ＝Ｔｏｎ・（１−Ｒ）となる。例えば、Ｒ＝１／５の場合、位相差は（４／５）・Ｔｏｎとなる。なお、基準駆動信号Ｐ１（Ｐ２）と制御駆動信号Ｐ３（Ｐ４）とで位相をずらすことにより出力が小さくなるので、ＰＷＭ信号のパルス幅を小さくし過ぎる必要はない。
【００９９】
第１の変形例によると、重なり幅割合固定制御部５６’は、制御駆動信号Ｐ３（Ｐ４）の位相を基準駆動信号Ｐ１（Ｐ２）の位相より進めて、基準駆動信号Ｐ１（Ｐ２）のパルスと制御駆動信号Ｐ３（Ｐ４）のパルスとの重なり幅Ｔｘの、パルス幅Ｔｏｎに対する割合を、所定の割合Ｒに固定する。したがって、第１の変形例においても、第１実施形態と同様の効果を奏することができる。また、第１の変形例によると、重なり幅Ｔｘの演算が容易になるという効果を奏することができる。
【０１００】
図１０（ｂ）は、重なり幅割合固定制御部５６の第２の変形例である重なり幅割合固定制御部５６”について説明するための図である。図１０（ｂ）においては、重なり幅割合固定制御部５６（図２（ｃ）参照）と同一または類似の要素には、同一の符号を付している。重なり幅割合固定制御部５６”は、各駆動信号Ｐ１〜Ｐ４のパルス幅を調整することで出力電流を制御するのではなく、インバータ回路２に入力する直流電圧を調整することで出力電流を制御するようにしたものである。
【０１０１】
図１０（ｂ）に示す重なり幅割合固定制御部５６”は、ＰＩ制御部５６ｂおよび駆動信号生成部５６ｅ”を備えている。また、溶接電源装置Ａ１の直流電源１（図１参照）が、出力電圧を変化させることができる直流電源１’になっている。ＰＩ制御部５６ｂは、図２（ｃ）に示すＰＩ制御部５６ｂと同様のものであるが、算出した補償値を直流電源１’に出力する。
【０１０２】
駆動信号生成部５６ｅ”は、各駆動信号Ｐ１〜Ｐ４を生成して、ドライブ回路６に出力するものである。駆動信号生成部５６ｅ”は、所定のパルス幅Ｔｏｎで所定の周波数の各駆動信号Ｐ１〜Ｐ４を生成する。また、駆動信号生成部５６ｅ”は、基準駆動信号Ｐ１（Ｐ２）のパルスと制御駆動信号Ｐ３（Ｐ４）のパルスとの重なり幅が所定の重なり幅Ｔｘ（＝Ｔｏｎ・Ｒ）になるように、制御駆動信号Ｐ３（Ｐ４）の位相を基準駆動信号Ｐ１（Ｐ２）の位相より進めて生成する。位相差は、Ｔｏｎ−Ｔｘ＝Ｔｏｎ−Ｔｏｎ・Ｒ＝Ｔｏｎ・（１−Ｒ）となる。
【０１０３】
直流電源１’は、出力電圧を変化させることができる直流電源であり、ＰＩ制御部５６ｂより入力される補償値に応じて、出力電圧を変化させる。つまり、制御回路５は、いわゆる振幅制御を行う。
【０１０４】
第２の変形例によると、重なり幅割合固定制御部５６”は、制御駆動信号Ｐ３（Ｐ４）の位相を基準駆動信号Ｐ１（Ｐ２）の位相より進めて、基準駆動信号Ｐ１（Ｐ２）のパルスと制御駆動信号Ｐ３（Ｐ４）のパルスとの重なり幅Ｔｘの、パルス幅Ｔｏｎに対する割合を、所定の割合Ｒに固定する。したがって、第２の変形例においても、第１実施形態と同様の効果を奏することができる。また、振幅制御を行うので、各駆動信号Ｐ１〜Ｐ４のパルス幅Ｔｏｎを固定することができる。なお、各駆動信号Ｐ１〜Ｐ４の周波数を調整することで出力電流を制御する周波数制御を行うようにしてもよい。
【０１０５】
第１実施形態においては、出力に応じて、３つの制御を切り替える場合について説明したが、これに限られない。例えば、高出力時および中出力時には位相シフト制御を行い、低出力時には重なり幅割合固定制御を行うようにしてもよい。このような場合を、第２実施形態として、以下に説明する。
【０１０６】
図１１は、第２実施形態に係る溶接電源装置Ａ２を説明するための図である。図１１においては、第１実施形態に係る溶接電源装置Ａ１（図１参照）と同一または類似の要素には、同一の符号を付している。溶接電源装置Ａ２は、ＰＷＭ制御部５４を備えていない点で、第１実施形態に係る溶接電源装置Ａ１と異なる。
【０１０７】
制御切替部５３は、出力電流設定部５１より入力される目標値Ｉ*に応じて、減算部５２より入力される偏差ΔＩを、ＰＳＭ制御部５５または重なり幅割合固定制御部５６に出力する。制御切替部５３は、目標値Ｉ*が予め設定された高出力範囲の場合（高出力時）および中出力範囲の場合（中出力時）、偏差ΔＩをＰＳＭ制御部５５に出力する。また、目標値Ｉ*が予め設定された低出力範囲の場合（低出力時）、偏差ΔＩを重なり幅割合固定制御部５６に出力する。ＰＳＭ制御部５５および重なり幅割合固定制御部５６は、偏差ΔＩを入力されている間、偏差ΔＩに基づいて駆動信号Ｐ１〜Ｐ４を生成してドライブ回路６に出力する。
【０１０８】
第２実施形態によると、制御回路５は、高出力時および中出力時には、制御切替部５３の出力先がＰＳＭ制御部５５になることで位相シフト制御を行い、低出力時には、制御切替部５３の出力先が重なり幅割合固定制御部５６になることで重なり幅割合固定制御を行う。これにより、出力に応じた適切な制御を行うことができる。また、第２実施形態においても、重なり幅割合固定制御部５６が重なり幅割合固定制御を行うので、溶接電源装置Ａ１の出力電流の変動幅を低減することができる。これにより、低出力時に出力電流の最小値が小さくなりすぎて、アーク切れが発生してしまうことを抑制することができる。
【０１０９】
また、高出力時にはパルス幅制御を行い、中出力時および低出力時には重なり幅割合固定制御を行うようにしてもよい。また、出力に関係なく、常に、重なり幅割合固定制御を行うようにしてもよい。
【０１１０】
上記第１および第２実施形態においては、本発明に係る電源装置を溶接電源装置として用いた場合について説明したが、これに限られない。本発明は、その他の電源装置にも適用することができる。本発明は、出力電流の変動幅を低減して、出力電流を安定化させることに有効であり、特に、低出力に制御する必要がある電源装置において、出力を安定化させる場合に、より有効である。
【０１１１】
本発明に係る制御回路、インバータ装置および電源装置は、上述した実施形態に限定されるものではない。本発明に係る制御回路、インバータ装置および電源装置の各部の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【０１１２】
Ａ１，Ａ２  溶接電源装置
１，１’  直流電源
１１，１２  分圧用コンデンサ
２  インバータ回路
２１，２２  スイッチング素子
３  変圧器
３１  一次側巻線
３２  二次側巻線
４  整流回路
４１，４２  整流用ダイオード
４３  直流リアクトル
５  制御回路
５１  出力電流設定部
５２  減算部
５３  制御切替部
５４  ＰＷＭ制御部（第３の制御手段）
５４ａ  ＰＩ制御部
５４ｂ  駆動信号生成部
５５  ＰＳＭ制御部（第２の制御手段）
５５ａ  ＰＩ制御部
５５ｂ  駆動信号生成部
５６，５６’，５６”  重なり幅割合固定制御部（第１の制御手段）
５６ａ  重なり幅算出部
５６ｂ  ＰＩ制御部
５６ｃ  ゲイン算出部
５６ｄ  乗算部
５６ｅ，５６ｅ’，５６ｅ”  駆動信号生成部
６  ドライブ回路
７  電流センサ
８  補助スイッチング回路
８１，８２  補助スイッチング素子
８３，８４  補助コンデンサ
８５，８６  ダイオード
Ｌ１，Ｌ２，Ｌ３  電源線
Ｌ  負荷
【図１】
2017158281.tif 000003
【図２】
2017158281.tif 000004
【図３】
2017158281.tif 000005
【図４】
2017158281.tif 000006
【図５】
2017158281.tif 000007
【図６】
2017158281.tif 000008
【図７】
2017158281.tif 000009
【図８】
2017158281.tif 000010
【図９】
2017158281.tif 000011
【図１０】
2017158281.tif 000012
【図１１】
2017158281.tif 000013
【図１２】
2017158281.tif 000014
【図１３】
2017158281.tif 000015