(57)【要約】【課題】消費電力を低減した半導体装置、又は該半導体装置を有する表示装置を提供する。【解決手段】バッファアンプに供給するためのバイアス電圧を生成する半導体装置である。表示装置に静止画像を表示する際、次フレームにおいてバッファアンプから画素アレイへ画像を更新するためのデータ信号は不要となるので、バッファアンプをスタンバイ状態にする（一時停止する）ように回路を構成する。具体的には、ＢＧＲ回路から該半導体装置への参照電流の入力を停止し、かつ該半導体装置からバッファアンプに所定のバイアス電圧を印加することによって、バッファアンプの動作を一時停止できるようにする。【選択図】図６
2017116932.tif 000002
【特許請求の範囲】
【請求項１】
第１乃至第５回路を有する半導体装置であって、
前記第１回路は、第１入力端子を有し、
前記第２回路は、複数の第２入力端子と、複数の出力端子と、を有し、
前記複数の出力端子は、第１端子群と、第２端子群と、を有し、
前記第１回路は、前記第２回路と電気的に接続され、
前記第１回路は、前記半導体装置が駆動状態である場合において、前記第１入力端子に入力された電位に応じて、前記複数の第２入力端子のそれぞれに異なる電位を印加する機能を有し、
前記第２回路は、前記半導体装置が駆動状態である場合において、前記電位に応じて、前記複数の出力端子からそれぞれ異なるバイアス電圧を出力する機能を有し、
前記第３回路は、前記第１回路と電気的に接続され、
前記第３回路は、前記第２回路と電気的に接続され、
前記第４回路は、前記第２回路の前記第１端子群と電気的に接続され、
前記第５回路は、前記第２回路と前記第２端子群と電気的に接続され、
前記第３回路は、前記半導体装置がスタンバイ状態の場合において、前記第１回路と、前記第２回路と、に低レベル電位を印加する機能を有し、
前記第４回路は、前記半導体装置がスタンバイ状態の場合において、前記複数の出力端子の第１端子群に高レベル電位を出力する機能を有し、
前記第５回路は、前記半導体装置がスタンバイ状態の場合において、前記複数の出力端子の第２端子群に低レベル電位を出力する機能を有することを特徴とする半導体装置。
【請求項２】
第１回路乃至第５回路と、第１乃至第ｋ配線（ｋは２以上の整数）と、を有する半導体装置であって、
前記第１回路は、入力端子を有し、
前記第２回路は、第１乃至第（２ｋ）出力端子を有し、
前記第１回路は、前記第ｈ配線（ｈは１以上ｋ以下の整数）を介して、前記第２回路と電気的に接続され、
前記第１回路は、前記半導体装置が駆動状態の場合において、前記入力端子に入力された電位に応じて、前記第１乃至第ｋ配線にそれぞれ第１乃至第ｋ電位を印加する機能を有し、
前記第２回路は、前記半導体装置が駆動状態の場合において、前記第１乃至第ｋ配線から入力された前記第１乃至第ｋ電位に応じて、前記第１乃至第（２ｋ）出力端子からそれぞれ、第（ｋ＋１）乃至第（３ｋ）電位を出力する機能を有し、
前記第３回路は、前記第１乃至第ｋ配線と電気的に接続され、
前記第４回路は、前記第１乃至第ｋ出力端子と電気的に接続され、
前記第５回路は、前記第（ｋ＋１）乃至第（２ｋ）出力端子と電気的に接続され、
前記第３回路は、前記半導体装置がスタンバイ状態の場合において、前記第１乃至第ｋ配線に低レベル電位を印加する機能を有し、
前記第４回路は、前記半導体装置がスタンバイ状態の場合において、前記第１乃至第ｋ出力端子に高レベル電位を出力する機能を有し、
前記第５回路は、前記半導体装置がスタンバイ状態の場合において、前記第（ｋ＋１）乃至第（２ｋ）出力端子に低レベル電位を出力する機能を有することを特徴とする半導体装置。
【請求項３】
請求項２において、
前記第１回路は、第１乃至第ｋトランジスタを有し、
前記第１トランジスタの第１端子は、前記入力端子と電気的に接続され、
前記第ｈトランジスタの第１端子は、前記第ｈトランジスタのゲートと電気的に接続され、
前記第ｈトランジスタの第１端子は、前記第ｈ配線と電気的に接続され、
前記第ｇトランジスタ（ｇは１以上（ｋ−１）以下の整数）の第２端子は、前記第（ｇ＋１）トランジスタの第１端子と電気的に接続されることを特徴とする半導体装置。
【請求項４】
請求項３において、
前記第１乃至第ｋトランジスタは、チャネル形成領域にインジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛の少なくともいずれか一を含む酸化物を有することを特徴とする半導体装置。
【請求項５】
請求項２乃至請求項４のいずれか一において、
前記第３回路は、第（ｋ＋１）乃至第（２ｋ）トランジスタを有し、
前記第（ｋ＋ｈ）トランジスタの第１端子は、前記第ｈ配線と電気的に接続され、
前記第（ｋ＋１）乃至第（２ｋ）トランジスタのそれぞれのゲートは、互いに電気的に接続されることを特徴とする半導体装置。
【請求項６】
請求項５において、
前記第（ｋ＋１）乃至第（２ｋ）トランジスタは、チャネル形成領域にインジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛の少なくともいずれか一を含む酸化物を有することを特徴とする半導体装置。
【請求項７】
請求項６において、
前記第（ｋ＋１）乃至第（２ｋ）トランジスタの少なくとも一は、バックゲートを有し、
前記バックゲートに電位を印加することによって、前記バックゲートを有するトランジスタのしきい値電圧をシフトさせることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記第４回路は、第（２ｋ＋１）乃至第（３ｋ）トランジスタを有し、
前記第（２ｋ＋ｈ）トランジスタの第１端子は、前記第ｈ出力端子と電気的に接続され、
前記第（２ｋ＋１）乃至第（３ｋ）トランジスタのそれぞれのゲートは、互いに電気的に接続されることを特徴とする半導体装置。
【請求項９】
請求項８において、
前記第（２ｋ＋１）乃至第（３ｋ）トランジスタは、ｐチャネル型トランジスタであることを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記第５回路は、第（３ｋ＋１）乃至第（４ｋ）トランジスタを有し、
前記第（３ｋ＋ｈ）トランジスタの第１端子は、前記第（ｋ＋ｈ）出力端子と電気的に接続され、
前記第（３ｋ＋１）乃至第（４ｋ）トランジスタのそれぞれのゲートは、互いに電気的に接続されることを特徴とする半導体装置。
【請求項１１】
請求項１０において、
前記第（３ｋ＋１）乃至第（４ｋ）トランジスタは、チャネル形成領域にインジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛の少なくともいずれか一を含む酸化物を有することを特徴とする半導体装置。
【請求項１２】
請求項１１において、
前記第（３ｋ＋１）乃至第（４ｋ）トランジスタの少なくとも一は、バックゲートを有し、
前記バックゲートに電位を印加することによって、前記バックゲートを有するトランジスタのしきい値電圧をシフトさせることを特徴とする半導体装置。
【請求項１３】
請求項１乃至請求項１２のいずれか一において、
前記第２回路は、行方向に（２ｋ）個、列方向に（２ｋ）個、合計（４ｋ２）個の第（４ｋ＋１）トランジスタを有し、
前記第２回路の第ｊ列目（ｊは１以上（２ｋ）以下の整数）には、（２ｋ）個の前記第（４ｋ＋１）トランジスタが直列に接続され、
前記第２回路の第ｊ列目、かつ第ｋ行目の前記第（４ｋ＋１）トランジスタと、前記第２回路の第ｊ列目、かつ第（ｋ＋１）行目の前記第（４ｋ＋１）トランジスタと、の接続部分を第ｊノードとし、
前記第２回路の第（ｋ＋ｈ）行目、かつ第１乃至第ｋ列の前記第（４ｋ＋１）トランジスタのそれぞれのゲートは、前記第ｈ配線と電気的に接続され、
前記第２回路の第ｈ行目、かつ第（ｋ＋１）乃至第（２ｋ）列の前記第（４ｋ＋１）トランジスタのそれぞれのゲートは、前記第ｈ出力端子と電気的に接続され、
前記第２回路の第ｈ列目、かつ第１乃至第（ｋ＋１−ｈ）行の前記第（４ｋ＋１）トランジスタのそれぞれのゲートは、第ｈノードと電気的に接続され、
前記第２回路の第ｈ行目、かつ第（ｋ＋１−ｈ）乃至第ｋ列の前記第（４ｋ＋１）トランジスタのそれぞれのゲートは、前記第ｈ出力端子と電気的に接続され、
前記第２回路の第（ｋ＋ｈ）列目、かつ第（２ｋ＋１−ｈ）乃至第（２ｋ）行の前記第（４ｋ＋１）トランジスタのそれぞれのゲートは、第（ｋ＋ｈ）ノードと電気的に接続され、
前記第２回路の第（ｋ＋ｈ）行目、かつ第（ｋ＋１）乃至第（２ｋ＋１−ｈ）列の前記第（４ｋ＋１）トランジスタのそれぞれのゲートは、前記第（ｋ＋ｈ）出力端子と電気的に接続されることを特徴とする半導体装置。
【請求項１４】
請求項１３において、
前記第２回路の第ｊ列目、かつ第１乃至第ｋ行の前記第（４ｋ＋１）トランジスタは、ｐチャネル型トランジスタであり、
前記第２回路の第ｊ列目、かつ第（ｋ＋１）乃至第（２ｋ）行の前記第（４ｋ＋１）トランジスタは、ｎチャネル型トランジスタであることを特徴とする半導体装置。
【請求項１５】
請求項１４において、
前記第２回路の第ｊ列目、かつ第（ｋ＋１）乃至第（２ｋ）行の前記第（４ｋ＋１）トランジスタは、チャネル形成領域にインジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛の少なくともいずれか一を含む酸化物を有することを特徴とする半導体装置。
【請求項１６】
請求項１乃至請求項１５のいずれか一に記載の半導体装置を有する駆動回路と、
表示部と、を有する表示装置。
【請求項１７】
請求項１６において、タッチセンサと、タッチセンサ駆動回路と、タッチセンサ検出回路と、を有する表示装置。
【請求項１８】
請求項１６、又は請求項１７に記載の表示装置と、筐体と、を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、又は該半導体装置を有する表示装置に関する。
【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、プロセッサ、電子機器、それらの駆動方法、それらの製造方法、それらの検査方法、又はそれらのシステムを一例として挙げることができる。
【背景技術】
【０００３】
近年、表示装置の高精細化が進んでいる。表示装置の高精細化が進むほど、表示装置へ画像信号の伝達及び表示装置への電力の供給を行うための回路や配線の数が増加する傾向がある。また、回路や配線の数が増加するので、表示装置の消費電力も大きくなりやすくなる。
【０００４】
表示装置の消費電力を低減する方法として、同一画像（静止画像）を連続して表示する場合、同一画像の信号を書き込む（以下、リフレッシュするという場合がある）回数を低減する技術が知られている（特許文献１）。なお、リフレッシュを行う頻度をリフレッシュレートという。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−２３７７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
表示装置に備わっているドライバ回路（又は、ドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などという場合がある）を駆動させることによって、表示装置に画像を映すことができる。ドライバ回路には、シリアルパラレル変換回路、シフトレジスタ回路、レベルシフタ回路、パストランジスタ論理回路、及びバッファアンプ回路などを有し、ドライバ回路に伝達された画像信号がそれらの回路で処理された後に、処理された画像信号が画素アレイに供給される。
【０００７】
特に、バッファアンプ回路では、それぞれの回路で処理された信号を所定の大きさにまで増幅して、画素に増幅された信号を伝達する機能を有する。表示装置が駆動している最中では、バッファアンプ回路は、複数のバイアス電圧が供給されているが、同一画像（静止画像）を連続して表示している場合でも、該複数のバイアス電圧が供給され続ける。つまり、バイアス電圧が供給され続けることによって、表示装置の消費電力が増加する。
【０００８】
本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。又は、本発明の一態様は、新規な半導体装置を有する表示装置、又は表示モジュールを提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置を有する表示装置、又は表示モジュールを使用した電子機器を提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置を有する表示装置、又は表示モジュールを有するシステムを提供することを課題の一とする。
【０００９】
又は、本発明の一態様は、消費電力を低減した半導体装置、該半導体装置を有する表示装置、又は該半導体装置を有する表示モジュールを提供することを課題の一とする。又は、本発明の一態様は、視認性に優れた表示装置、又は表示モジュールを提供することを課題の一とする。又は、本発明の一態様は、表示品位が良好な表示装置、又は表示モジュールを提供することを課題の一とする。
【００１０】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した記載、及び他の課題の全てを解決する必要はない。
【課題を解決するための手段】
【００１１】
（１）
本発明の一態様は、第１回路乃至第５回路と、第１乃至第ｋ配線（ｋは２以上の整数）と、を有する半導体装置であって、第１回路は、入力端子を有し、第２回路は、第１乃至第（２ｋ）出力端子を有し、第１回路は、第ｈ配線（ｈは１以上ｋ以下の整数）を介して、第２回路と電気的に接続され、第１回路は、半導体装置が駆動状態の場合において、入力端子に入力された電位に応じて、第１乃至第ｋ配線にそれぞれ第１乃至第ｋ電位を印加する機能を有し、第２回路は、半導体装置が駆動状態の場合において、第１乃至第ｋ配線から入力された第１乃至第ｋ電位に応じて、第１乃至第（２ｋ）出力端子からそれぞれ、第（ｋ＋１）乃至第（３ｋ）電位を出力する機能を有し、第３回路は、第１乃至第ｋ配線と電気的に接続され、第４回路は、第１乃至第ｋ出力端子と電気的に接続され、第５回路は、第（ｋ＋１）乃至第（２ｋ）出力端子と電気的に接続され、第３回路は、半導体装置がスタンバイ状態の場合において、第１乃至第ｋ配線に低レベル電位を印加する機能を有し、第４回路は、半導体装置がスタンバイ状態の場合において、第１乃至第ｋ出力端子に高レベル電位を出力する機能を有し、第５回路は、半導体装置がスタンバイ状態の場合において、第（ｋ＋１）乃至第（２ｋ）出力端子に低レベル電位を出力する機能を有することを特徴とする半導体装置である。
【００１２】
（２）
又は、本発明の一態様は、前記（１）において、第１回路は、第１乃至第ｋトランジスタを有し、第１トランジスタの第１端子は、入力端子と電気的に接続され、第ｈトランジスタの第１端子は、第ｈトランジスタのゲートと電気的に接続され、第ｈトランジスタの第１端子は、第ｈ配線と電気的に接続され、第ｇトランジスタ（ｇは１以上（ｋ−１）以下の整数）の第２端子は、第（ｇ＋１）トランジスタの第１端子と電気的に接続されることを特徴とする半導体装置である。
【００１３】
（３）
又は、本発明の一態様は、前記（２）において、第１乃至第ｋトランジスタは、ｎチャネル型トランジスタであることを特徴とする半導体装置である。
【００１４】
（４）
又は、本発明の一態様は、前記（１）乃至（３）のいずれか一において、第３回路は、第（ｋ＋１）乃至第（２ｋ）トランジスタを有し、第（ｋ＋ｈ）トランジスタの第１端子は、第ｈ配線と電気的に接続され、第（ｋ＋１）乃至第（２ｋ）トランジスタのそれぞれのゲートは、互いに電気的に接続されることを特徴とする半導体装置である。
【００１５】
（５）
又は、本発明の一態様は、前記（４）において、第（ｋ＋１）乃至第（２ｋ）トランジスタは、ｎチャネル型トランジスタであることを特徴とする半導体装置である。
【００１６】
（６）
又は、本発明の一態様は、前記（５）において、第（ｋ＋１）乃至第（２ｋ）トランジスタの少なくとも一は、バックゲートを有し、バックゲートに電位を印加することによって、バックゲートを有するトランジスタのしきい値電圧をシフトさせることを特徴とする半導体装置である。
【００１７】
（７）
又は、本発明の一態様は、前記（１）乃至（６）のいずれか一において、第４回路は、第（２ｋ＋１）乃至第（３ｋ）トランジスタを有し、第（２ｋ＋ｈ）トランジスタの第１端子は、第ｈ出力端子と電気的に接続され、第（２ｋ＋１）乃至第（３ｋ）トランジスタのそれぞれのゲートは、互いに電気的に接続されることを特徴とする半導体装置である。
【００１８】
（８）
又は、本発明の一態様は、前記（７）において、第（２ｋ＋１）乃至第（３ｋ）トランジスタは、ｐチャネル型トランジスタであることを特徴とする半導体装置である。
【００１９】
（９）
又は、本発明の一態様は、前記（１）乃至（８）のいずれか一において、第５回路は、第（３ｋ＋１）乃至第（４ｋ）トランジスタを有し、第（３ｋ＋ｈ）トランジスタの第１端子は、第（ｋ＋ｈ）出力端子と電気的に接続され、第（３ｋ＋１）乃至第（４ｋ）トランジスタのそれぞれのゲートは、互いに電気的に接続されることを特徴とする半導体装置である。
【００２０】
（１０）
又は、本発明の一態様は、前記（９）において、第（３ｋ＋１）乃至第（４ｋ）トランジスタは、ｎチャネル型トランジスタであることを特徴とする半導体装置である。
【００２１】
（１１）
又は、本発明の一態様は、前記（１０）において、第（３ｋ＋１）乃至第（４ｋ）トランジスタの少なくとも一は、バックゲートを有し、バックゲートに電位を印加することによって、バックゲートを有するトランジスタのしきい値電圧をシフトさせることを特徴とする半導体装置である。
【００２２】
（１２）
又は、本発明の一態様は、前記（１）乃至（１１）のいずれか一において、第２回路は、行方向に（２ｋ）個、列方向に（２ｋ）個、合計（４ｋ２）個の第（４ｋ＋１）トランジスタを有し、第２回路の第ｊ列目（ｊは１以上（２ｋ）以下の整数）には、（２ｋ）個の第（４ｋ＋１）トランジスタが直列に接続され、第２回路の第ｊ列目、かつ第ｋ行目の第（４ｋ＋１）トランジスタと、第２回路の第ｊ列目、かつ第（ｋ＋１）行目の第（４ｋ＋１）トランジスタと、の接続部分を第ｊノードとし、第２回路の第（ｋ＋ｈ）行目、かつ第１乃至第ｋ列の第（４ｋ＋１）トランジスタのそれぞれのゲートは、第ｈ配線と電気的に接続され、第２回路の第ｈ行目、かつ第（ｋ＋１）乃至第（２ｋ）列の第（４ｋ＋１）トランジスタのそれぞれのゲートは、第ｈ出力端子と電気的に接続され、第２回路の第ｈ列目、かつ第１乃至第（ｋ＋１−ｈ）行の第（４ｋ＋１）トランジスタのそれぞれのゲートは、第ｈノードと電気的に接続され、第２回路の第ｈ行目、かつ第（ｋ＋１−ｈ）乃至第ｋ列の第（４ｋ＋１）トランジスタのそれぞれのゲートは、第ｈ出力端子と電気的に接続され、第２回路の第（ｋ＋ｈ）列目、かつ第（２ｋ＋１−ｈ）乃至第（２ｋ）行の第（４ｋ＋１）トランジスタのそれぞれのゲートは、第（ｋ＋ｈ）ノードと電気的に接続され、第２回路の第（ｋ＋ｈ）行目、かつ第（ｋ＋１）乃至第（２ｋ＋１−ｈ）列の第（４ｋ＋１）トランジスタのそれぞれのゲートは、第（ｋ＋ｈ）出力端子と電気的に接続されることを特徴とする半導体装置である。
【００２３】
（１３）
又は、本発明の一態様は、前記（１２）において、第２回路の第ｊ列目、かつ第１乃至第ｋ行の第（４ｋ＋１）トランジスタは、ｐチャネル型トランジスタであり、第２回路の第ｊ列目、かつ第（ｋ＋１）乃至第（２ｋ）行の第（４ｋ＋１）トランジスタは、ｎチャネル型トランジスタであることを特徴とする半導体装置である。
【００２４】
（１４）
又は、本発明の一態様は、前記（１）乃至（１３）のいずれか一に記載の半導体装置を有する駆動回路と、表示部と、を有する表示装置である。
【００２５】
（１５）
又は、本発明の一態様は、前記（１４）において、タッチセンサと、タッチセンサ駆動回路と、タッチセンサ検出回路と、を有する表示装置である。
【００２６】
（１６）
又は、本発明の一態様は、前記（１４）又は前記（１５）に記載の表示装置と、筐体と、を有する電子機器である。
【発明の効果】
【００２７】
本発明の一態様によって、新規な半導体装置を提供することができる。又は、本発明の一態様によって、新規な半導体装置を有する表示装置、又は表示モジュールを提供することができる。又は、本発明の一態様によって、新規な半導体装置を有する表示装置、又は表示モジュールを使用した電子機器を提供することができる。又は、本発明の一態様によって、新規な半導体装置を有する表示装置、又は表示モジュールを有するシステムを提供することができる。
【００２８】
又は、本発明の一態様によって、消費電力を低減した半導体装置、該半導体装置を有する表示装置、又は該半導体装置を有する表示モジュールを提供することができる。又は、本発明の一態様によって、視認性に優れた表示装置、又は表示モジュールを提供することができる。又は、本発明の一態様によって、表示品位が良好な表示装置、又は表示モジュールを提供することができる。
【００２９】
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
【図面の簡単な説明】
【００３０】
【図１】半導体装置の一例を示すブロック図。
【図２】半導体装置が有する回路の一例を示すブロック図。
【図３】図２の具体例を示す回路図。
【図４】図２の具体例を示す回路図。
【図５】図２の具体例を示す回路図。
【図６】半導体装置が有する回路の一例を示すブロック図。
【図７】図６の具体例を示す回路図。
【図８】図６の具体例を示す回路図。
【図９】図６の具体例を示す回路図。
【図１０】図６の具体例を示す回路図。
【図１１】図６の具体例を示す回路図。
【図１２】バッファアンプの一例を示す回路図。
【図１３】表示装置の一例を示す回路図。
【図１４】表示画素の一例を示す回路図。
【図１５】表示画素の一例を示す回路図。
【図１６】表示装置の一例を示すブロック図及び回路図。
【図１７】半導体装置の一例を示すブロック図。
【図１８】タッチセンサの一例を示す回路図及びタイミングチャート。
【図１９】表示装置の一例を示す図。
【図２０】表示装置の一例を示す図。
【図２１】表示モジュールの一例を示す斜視図。
【図２２】電子機器の一例を示す斜視図。
【図２３】電子機器の一例を示す斜視図。
【図２４】トランジスタの構成例を示す上面図及び断面図。
【図２５】トランジスタの構成例を示す上面図及び断面図。
【図２６】トランジスタの構成例を示す上面図及び断面図。
【図２７】酸化物の原子数比の範囲を説明する図。
【図２８】ＩｎＭＺｎＯ４の結晶を説明する図。
【図２９】酸化物の積層構造におけるバンド図。
【図３０】トランジスタの構成例を示す上面図及び断面図。
【図３１】トランジスタの構成例を示す上面図及び断面図。
【図３２】ＣＡＡＣ−ＯＳ及び単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。
【図３３】ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像及びその画像解析像。
【図３４】ｎｃ−ＯＳの電子回折パターンを示す図、及びｎｃ−ＯＳの断面ＴＥＭ像。
【図３５】ａ−ｌｉｋｅ  ＯＳの断面ＴＥＭ像。
【図３６】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【発明を実施するための形態】
【００３１】
「電子機器」、「電子部品」、「モジュール」、「半導体装置」の記載について説明する。一般的に、「電子機器」とは、例えば、パーソナルコンピュータ、携帯電話、タブレット端末、電子書籍端末、ウェアラブル端末、ＡＶ機器（ＡＶ；Ａｕｄｉｏ  Ｖｉｓｕａｌ）、電化製品、住宅設備機器、業務用設備機器、デジタルサイネージ、自動車、又は、システムを有する電気製品などをいう場合がある。また、「電子部品」、又は「モジュール」とは、電子機器が有するプロセッサ、記憶装置、センサ、バッテリ、表示装置、発光装置、インターフェース機器、ＲＦタグ（ＲＦ；Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）、受信装置、送信装置などをいう場合がある。また、「半導体装置」とは、半導体素子を用いた装置、又は、電子部品又はモジュールが有する、半導体素子を適用した駆動回路、制御回路、論理回路、信号生成回路、信号変換回路、電位レベル変換回路、電圧源、電流源、切り替え回路、増幅回路、記憶回路、メモリセル、表示回路、表示画素などをいう場合がある。
【００３２】
また、本明細書において、酸化物半導体をＯＳ（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と表記する場合がある。そのため、チャネル形成領域に酸化物半導体を有するトランジスタをＯＳトランジスタという場合がある。
【００３３】
（実施の形態１）
本実施の形態では、ソースドライバ回路、及び該ソースドライバ回路が有するバイアスジェネレータについて説明する。
【００３４】
＜ソースドライバ回路＞
図１に本発明の一態様に係るソースドライバ回路の一例を示す。ソースドライバ回路１００は、ＬＶＤＳレシーバ１１０（Ｌｏｗ  Ｖｏｌｔａｇｅ  ＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）と、シリアルパラレル変換回路１２０と、シフトレジスタ回路１３０と、ラッチ回路１４０と、レベルシフタ回路１５０と、パストランジスタ論理回路１６０と、抵抗ストリング回路１７０と、外部補正回路１８０と、ＢＧＲ回路１９０（Ｂａｎｄ  Ｇａｐ  Ｒｅｆｅｒｅｎｃｅ）と、バイアスジェネレータ２００と、バッファアンプ３００と、を有している。なお、図１では、ソースドライバ回路１００は、バイアスジェネレータ２００を２つ有している。
【００３５】
ＬＶＤＳレシーバ１１０は、外部のホストプロセッサと電気的に接続されている。ＬＶＤＳレシーバ１１０は、該ホストプロセッサからのビデオ信号を受信する機能と、差動信号をシングルエンドの信号に変換して、シリアルパラレル変換回路１２０に該信号を送信する機能と、を有する。上述の動作は、ＬＶＤＳレシーバ１１０が駆動状態であるときに行われるものとする。図１では、ビデオ信号として、アナログ電圧信号ＤＡ，ＤＢ０、アナログ電圧信号ＤＡ，ＤＢ１、アナログ電圧信号ＤＡ，ＤＢ２、アナログ電圧信号ＤＡ，ＤＢ３、アナログ電圧信号ＤＡ，ＤＢ４、アナログ電圧信号ＤＡ，ＤＢ５、アナログ電圧信号ＤＡ，ＤＢ６、及びアナログ電圧信号ＤＡ，ＤＢ７がＬＶＤＳレシーバ１１０に入力される。なお、ＬＶＤＳレシーバ１１０は、クロック信号ＣＬＯＣＫ及びクロック信号ＣＬＯＣＫＢの入力により、逐次動作が行われ、また、ＬＶＤＳレシーバ１１０は、スタンバイ信号ＳＴＢＹにより、駆動状態からスタンバイ状態にする（一時停止する）ことができる。なお、クロック信号ＣＬＯＣＫＢは、クロック信号ＣＬＯＣＫの反転信号である。
【００３６】
シリアルパラレル変換回路１２０は、ＬＶＤＳレシーバ１１０と電気的に接続されている。シリアルパラレル変換回路１２０は、ＬＶＤＳレシーバ１１０からのシングルエンドの信号を受信する機能を有する。シリアルパラレル変換回路１２０は、シングルエンドの信号をパラレル信号に変換して、ＢＵＳ［１２７：０］の信号として内部バスに送信する。
【００３７】
シフトレジスタ回路１３０は、シリアルパラレル変換回路１２０と電気的に接続され、ラッチ回路１４０はシフトレジスタ回路１３０と電気的に接続されている。シフトレジスタ回路１３０は、シリアルパラレル変換回路１２０と同期して、内部バス上のデータを各信号線（データ線とも呼ぶ）のラッチ回路１４０に格納するタイミングを指定する機能を有する。
【００３８】
レベルシフタ回路１５０は、ラッチ回路１４０と電気的に接続されている。レベルシフタ回路１５０は、ラッチ回路１４０に全ての信号線のデータが格納されたときに、それぞれのデータをレベルシフトする機能を有する。
【００３９】
パストランジスタ論理回路１６０は、レベルシフタ回路１５０と、抵抗ストリング回路１７０と電気的に接続されている。なお、パストランジスタ論理回路１６０と抵抗ストリング回路１７０によってＤＡＣ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）が構成される。抵抗ストリング回路１７０には、８ビットの信号（図１ではＶＲ０−ＶＲ２５５と記載）が入力され、該信号に応じた電位をパストランジスタ論理回路１６０に出力する。パストランジスタ論理回路１６０は、該電位の供給によって、レベルシフトされた各データをデジタルアナログ変換する機能を有する。
【００４０】
バッファアンプ３００は、パストランジスタ論理回路１６０と電気的に接続されている。バッファアンプ３００は、デジタルアナログ変換されたデータを増幅して、データ信号として増幅されたデータ（図１ではＳ［２１５９：０］と記載）を画素アレイに送信する機能を有する。
【００４１】
ＢＧＲ回路１９０は、ソースドライバ回路１００を駆動するための基準となる電圧を生成する機能を有する。ＢＧＲ回路１９０は、バイアスジェネレータの一方及び他方のそれぞれと電気的に接続されている。
【００４２】
バイアスジェネレータ２００の一方は、ＢＧＲ回路１９０と、バッファアンプ３００と、に電気的に接続されている。バイアスジェネレータ２００の一方は、ＢＧＲ回路１９０で生成した基準となる電圧から、バッファアンプ３００を動作させるためのバイアス電圧を生成する機能を有する。また、この動作は、バイアスジェネレータ２００が駆動状態であるときに行われるものとする。なお、バイアスジェネレータ２００の一方には、ＬＶＤＳレシーバ１１０と同じタイミングでスタンバイ信号ＳＴＢＹが入力され、この信号によって、バイアスジェネレータ２００の一方を駆動状態からスタンバイ状態にする（一時停止する）ことができる。
【００４３】
バイアスジェネレータ２００の他方は、外部補正回路１８０に電気的に接続されている。バイアスジェネレータ２００の他方は、ＢＧＲ回路１９０で生成した基準となる電圧から、外部補正回路１８０を動作させるためのバイアス電圧を生成する機能を有する。なお、外部補正回路１８０を動作させる必要が無いとき、バイアスジェネレータ２００の他方には、スタンバイ信号ＣＭＳＴＢＹが送信され、この信号によって、バイアスジェネレータ２００の他方を駆動状態からスタンバイ状態にする（一時停止する）ことができる。
【００４４】
外部補正回路１８０は、画素が有するトランジスタと電気的に接続されている。画素アレイにおいて、それぞれの画素トランジスタに電圧電流特性のバラツキが存在する場合、その表示装置に映す画像に対して影響を与えるため、表示装置の表示品位の低下を引き起こす要因となる。外部補正回路１８０は、該画素トランジスタに流れる電流量を計測して、該電流量に応じて該画素トランジスタに流れる電流量を適切にする機能を有する。なお、外部補正回路１８０には、セット信号ＣＭＳＥＴが入力され、この信号によって、外部補正回路１８０の初期化が行われる。また、外部補正回路１８０には、クロック信号ＣＭＣＬＫが入力され、この信号によって外部補正回路１８０が動作する。また、外部補正回路１８０には、画素回路が有するトランジスタからの信号（図１ではＳ［７１９：０］と記載）が入力され、外部補正回路１８０によって参照電位ＶＲＥＦ１、及び参照電位ＶＲＥＦ２を比較の基準とした画像補正に関する判定が行われる。その補正に関する判定結果を、出力信号としてＣＭＯＵＴ［１１：０］がソースドライバ回路１００の外部にあるイメージプロセッサに送信される。該イメージプロセッサはＣＭＯＵＴ［１１：０］の内容に基づいて、映像データの補正を行う。
【００４５】
なお、本発明の一態様は、図１に示すソースドライバ回路１００に限定せず、外部補正回路１８０を有する構成でなくてもよい。例えば、外部補正回路１８０の代わりに、画素アレイが有するそれぞれの画素に補正回路を設ける構成であってもよい。
【００４６】
＜バイアスジェネレータ２００Ａ＞
次に、図１のソースドライバ回路１００に適用できるバイアスジェネレータ２００の回路構成について説明する。
【００４７】
図２に本発明の一態様のバイアスジェネレータを示す。バイアスジェネレータ２００Ａは、回路２０１、及び回路２０２を有する。
【００４８】
回路２０１は、一、又は複数の配線ＶＲＬによって、回路２０２と電気的に接続されている。また、回路２０１は、配線Ｌ０と電気的に接続されている。また、回路２０１は、低レベル電位を与える配線ＧＮＤＬと電気的に接続されている。
【００４９】
回路２０２は、複数の配線ＶＢＬと電気的に接続されている。また、回路２０２は、高レベル電位を与える配線ＶＤＤＬと電気的に接続されている。また、回路２０２は、低レベル電位を与える配線ＧＮＤＬと電気的に接続されている。
【００５０】
回路２０１は、配線Ｌ０から電流が供給されることによって、該電流に応じた電位を生成して、該電位を出力する機能を有する。該電位は、配線ＶＲＬの本数分生成され、配線ＶＲＬに印加される。なお、配線ＶＲＬが複数の場合、配線ＶＲＬに印加される該電位は、配線ＶＲＬ毎に異なる値であるものとする。
【００５１】
回路２０２は、配線ＶＲＬに印加された電位、配線ＶＤＤＬから与えられる高レベル電位、及び配線ＧＮＤＬから与えられる低レベル電位によって、複数のバイアス電圧を生成して、出力する機能を有する。該バイアス電圧は、配線ＶＢＬの本数分生成され、配線ＶＢＬに印加される。なお、配線ＶＢＬに印加される該バイアス電圧は、配線ＶＢＬ毎に異なる値であるものとする。
【００５２】
配線ＶＢＬは、バッファアンプ３００、又は、外部補正回路１８０と電気的に接続され、回路２０２で生成したバイアス電圧は、バッファアンプ３００、又は、外部補正回路１８０に印加される。
【００５３】
なお、それぞれのバイアス電圧は、配線ＧＮＤＬから与えられる低レベル電位以上、かつ配線ＶＤＤＬから与えられる高レベル電位以下の電位である。
【００５４】
なお、配線Ｌ０から与えられる電流は、ＢＧＲ回路１９０から出力される定電流である。
【００５５】
＜＜具体例１＞＞
ここで、バイアスジェネレータ２００Ａを実現するための具体的な回路の一例を、バイアスジェネレータ２００Ａ１として、図３に示す。
【００５６】
回路２０１は、トランジスタＲＴ１及びトランジスタＲＴ２を有し、回路２０２は、トランジスタＴｒ［１，１］と、トランジスタＴｒ［２，１］と、トランジスタＴｒ［３，１］と、トランジスタＴｒ［４，１］と、トランジスタＴｒ［１，２］と、トランジスタＴｒ［２，２］と、トランジスタＴｒ［３，２］と、トランジスタＴｒ［４，２］と、トランジスタＴｒ［１，３］と、トランジスタＴｒ［２，３］と、トランジスタＴｒ［３，３］と、トランジスタＴｒ［４，３］と、トランジスタＴｒ［１，４］と、トランジスタＴｒ［２，４］と、トランジスタＴｒ［３，４］と、トランジスタＴｒ［４，４］と、を有している。なお、トランジスタＴｒ［１，１］と、トランジスタＴｒ［１，２］と、トランジスタＴｒ［１，３］と、トランジスタＴｒ［１，４］と、トランジスタＴｒ［２，１］と、トランジスタＴｒ［２，２］と、トランジスタＴｒ［２，３］と、トランジスタＴｒ［２，４］と、は、ｐチャネル型トランジスタであり、トランジスタＴｒ［３，１］と、トランジスタＴｒ［３，２］と、トランジスタＴｒ［３，３］と、トランジスタＴｒ［３，４］と、トランジスタＴｒ［４，１］と、トランジスタＴｒ［４，２］と、トランジスタＴｒ［４，３］と、トランジスタＴｒ［４，４］と、は、ｎチャネル型トランジスタである。また、配線ＶＲＬは複数の配線として、配線ＶＲＬ１及び配線ＶＲＬ２で構成されているものとする。また、配線ＶＢＬは複数の配線として、配線Ｌ１乃至配線Ｌ４で構成されているものとする。
【００５７】
回路２０１の内部の接続構成について説明する。トランジスタＲＴ１の第１端子は、配線Ｌ０と電気的に接続され、トランジスタＲＴ１のゲートは配線Ｌ０と電気的に接続され、トランジスタＲＴ１の第１端子は配線ＶＲＬ１と電気的に接続されている。トランジスタＲＴ２の第１端子は、トランジスタＲＴ１の第２端子と電気的に接続され、トランジスタＲＴ２のゲートは、トランジスタＲＴ２の第１端子と電気的に接続され、トランジスタＲＴ２の第２端子は、配線ＧＮＤＬと電気的に接続され、トランジスタＲＴ２の第１端子は、配線ＶＲＬ２と電気的に接続されている。
【００５８】
つまり、トランジスタＲＴ１及びトランジスタＲＴ２は、それぞれダイオード接続となっている。配線Ｌ０の電位が低レベル電位よりも高いとき、配線Ｌ０からの電流は、トランジスタＲＴ１及びトランジスタＲＴ２を介して、配線ＧＮＤＬに流れる。
【００５９】
回路２０２の内部の接続構成について説明する。トランジスタＴｒ［１，ｊ］（ｊは１以上４以下の整数）の第１端子は、配線ＶＤＤＬと電気的に接続されている。トランジスタＴｒ［１，ｊ］の第２端子は、トランジスタＴｒ［２，ｊ］の第１端子と電気的に接続され、トランジスタＴｒ［２，ｊ］の第２端子は、トランジスタＴｒ［３，ｊ］の第１端子と電気的に接続され、トランジスタＴｒ［３，ｊ］の第２端子は、トランジスタＴｒ［４，ｊ］の第１端子と電気的に接続されている。また、トランジスタＴｒ［２，１］の第２端子と、トランジスタＴｒ［３，１］の第１端子との接続部をノードＮ１とし、トランジスタＴｒ［２，２］の第２端子と、トランジスタＴｒ［３，２］の第１端子との接続部をノードＮ２とし、トランジスタＴｒ［２，３］の第２端子と、トランジスタＴｒ［３，３］の第１端子との接続部をノードＮ３とし、トランジスタＴｒ［２，４］の第２端子と、トランジスタＴｒ［３，４］の第１端子との接続部をノードＮ４とする。
【００６０】
トランジスタＴｒ［４，ｊ］の第２端子は、配線ＧＮＤＬと電気的に接続されている。トランジスタＴｒ［３，１］のゲート及びトランジスタＴｒ［３，２］のゲートは、配線ＶＲＬ１と電気的に接続され、トランジスタＴｒ［４，１］のゲート及びトランジスタＴｒ［４，２］のゲートは、配線ＶＲＬ２と電気的に接続されている。
【００６１】
ノードＮ１は、トランジスタＴｒ［１，１］のゲートと、トランジスタＴｒ［２，１］乃至トランジスタＴｒ［２，４］のそれぞれのゲートと、配線Ｌ３と、に電気的に接続され、ノードＮ２は、トランジスタＴｒ［１，２］乃至トランジスタＴｒ［１，４］のそれぞれのゲートと、配線Ｌ４と、に電気的に接続されている。ノードＮ３は、トランジスタＴｒ［４，３］のゲートと、配線Ｌ１と、に電気的に接続され、ノードＮ４は、トランジスタＴｒ［３，３］のゲートと、トランジスタＴｒ［３，４］のゲートと、配線Ｌ２と、に電気的に接続されている。
【００６２】
＜＜動作例＞＞
次に、バイアスジェネレータ２００Ａ１の動作について説明する。
【００６３】
バイアスジェネレータ２００Ａ１が動作する際、ＢＧＲ回路１９０から配線Ｌ０を介して電位Ｖａが印加される。これにより、回路２０１では、配線Ｌ０から、トランジスタＲＴ１及びトランジスタＲＴ２を介して、配線ＧＮＤＬに電流ＩＲＥＦが流れるものとする。このとき、トランジスタＲＴ２の第２端子に印加される電位はＶｂであるものとする。つまり、電位Ｖｂは、低レベル電位よりも大きく、電位Ｖａよりも小さい電位である。
【００６４】
電位Ｖａは、配線ＶＲＬ１を介して、トランジスタＴｒ［３，１］のゲート及びトランジスタＴｒ［３，２］のゲートに印加される。また、電位Ｖｂは、配線ＶＲＬ２を介して、トランジスタＴｒ［４，１］のゲート及びトランジスタＴｒ［４，２］のゲートに印加される。これにより、トランジスタＴｒ［３，１］、トランジスタＴｒ［３，２］、トランジスタＴｒ［４，１］、及びトランジスタＴｒ［４，２］は導通状態となる。このため、ノードＮ１から、トランジスタＴｒ［３，１］及びトランジスタＴｒ［４，１］を介して、配線ＧＮＤＬに電流が流れるため、ノードＮ１に低レベル電位よりも高い電位が生じる。同様に、ノードＮ２から、トランジスタＴｒ［３，２］及びトランジスタＴｒ［４，２］を介して、配線ＧＮＤＬに電流が流れるため、ノードＮ２に低レベル電位よりも高い電位が生じる。
【００６５】
ここで、トランジスタＴｒ［１，１］のゲート、トランジスタＴｒ［２，１］乃至トランジスタＴｒ［２，４］のゲートには、ノードＮ１の電位が印加される。このため、トランジスタＴｒ［１，１］及びトランジスタＴｒ［２，１］は導通状態となり、配線ＶＤＤＬから、トランジスタＴｒ［１，１］及びトランジスタＴｒ［２，１］を介して、ノードＮ１に電流が流れる。そして、トランジスタＴｒ［３，１］及びトランジスタＴｒ［４，１］も導通状態となっているので、この結果、ノードＮ１の電位は、時間経過で一定の電位ＶＢＩＡＳ３に収束し、配線Ｌ３からＶＢＩＡＳ３が出力される。
【００６６】
また、ノードＮ２の電位は、トランジスタＴｒ［１，２］乃至トランジスタＴｒ［１，４］のそれぞれのゲートの電位と等しくなり、加えて、トランジスタＴｒ［１，２］乃至トランジスタＴｒ［１，４］のそれぞれの第１端子の電位は高レベル電位になっているので、トランジスタＴｒ［１，２］乃至トランジスタＴｒ［１，４］のサイズが等しい場合、それぞれのトランジスタに流れる電流は等しくなる。また、トランジスタＴｒ［１，２］乃至トランジスタＴｒ［１，４］のそれぞれの第２端子の電位も互いに等しくなる。
【００６７】
また、ノードＮ１の電位は、トランジスタＴｒ［２，２］乃至トランジスタＴｒ［２，４］のそれぞれのゲートの電位と等しくなる。トランジスタＴｒ［２，２］乃至トランジスタＴｒ［２，４］のそれぞれの第１端子の電位は互いに等しいため、トランジスタＴｒ［２，２］乃至トランジスタＴｒ［２，４］のサイズが等しい場合、トランジスタＴｒ［２，２］乃至トランジスタＴｒ［２，４］のそれぞれに流れる電流は等しくなり、トランジスタＴｒ［２，２］乃至トランジスタＴｒ［２，４］のそれぞれの第２端子の電位は互いに一時的に等しくなる。そして、トランジスタＴｒ［３，２］及びトランジスタＴｒ［４，２］も導通状態となっているので、ノードＮ２の電位は、時間経過で一定の電位ＶＢＩＡＳ４に収束し、配線Ｌ４からＶＢＩＡＳ４が出力される。
【００６８】
また、先述したとおり、ノードＮ１及びノードＮ２の電位によって、トランジスタＴｒ［１，４］及びトランジスタＴｒ［２，４］が導通状態となるので、配線ＶＤＤＬから、トランジスタＴｒ［１，４］及びトランジスタＴｒ［２，４］を介して、ノードＮ４に電流が流れる。このため、ノードＮ４に高レベル電位よりも低い電位が生じる。トランジスタＴｒ［３，４］のゲート及びトランジスタＴｒ［４，４］のゲートには、ノードＮ４の電位が印加されるため、トランジスタＴｒ［３，４］及びトランジスタＴｒ［４，４］は導通状態となり、ノードＮ４から、トランジスタＴｒ［３，４］及びトランジスタＴｒ［４，４］を介して、配線ＧＮＤＬに電流が流れる。この結果、ノードＮ４の電位は、時間経過で一定の電位ＶＢＩＡＳ２に収束し、配線Ｌ２からＶＢＩＡＳ２が出力される。
【００６９】
また、先述したとおり、ノードＮ１及びノードＮ２の電位によって、トランジスタＴｒ［１，３］及びトランジスタＴｒ［２，３］が導通状態となるので、配線ＶＤＤＬから、トランジスタＴｒ［１，３］及びトランジスタＴｒ［２，３］を介して、ノードＮ３に電流が流れる。このため、ノードＮ３に高レベル電位よりも低い電位が生じる。トランジスタＴｒ［３，４］のゲートの電位は、ノードＮ３と等しくなるので、トランジスタＴｒ［３，４］は導通状態となる。加えて、トランジスタＴｒ［３，３］のゲートの電位は、ノードＮ４の電位と等しいので、トランジスタＴｒ［３，３］は、トランジスタＴｒ［３，４］と同様に導通状態となる。従って、ノードＮ３から、トランジスタＴｒ［３，３］及びトランジスタＴｒ［４，３］に介して、配線ＧＮＤＬに電流が流れる。この結果、ノードＮ３の電位は、時間経過で一定の電位ＶＢＩＡＳ１に収束し、配線Ｌ１からＶＢＩＡＳ１が出力される。
【００７０】
バイアスジェネレータ２００Ａ１は、上記のような原理で、バイアス電圧として、ＶＢＩＡＳ１、ＶＢＩＡＳ２、ＶＢＩＡＳ３、及びＶＢＩＡＳ４を生成して、配線Ｌ１乃至配線Ｌ４に出力を行う。
【００７１】
＜＜具体例２＞＞
また、バイアスジェネレータの構成は、図３のバイアスジェネレータ２００Ａ１の構成に限定せず、別の回路構成としてもよい。例えば、バイアスジェネレータ２００Ａ１とは異なるバイアスジェネレータを図４に示す。バイアスジェネレータ２００Ａ２は、バイアスジェネレータ２００Ａ１の回路２０１に更にトランジスタを１つ増やし、かつバイアスジェネレータ２００Ａ１の回路２０２に更にトランジスタの数を増やした構成となっている。
【００７２】
図４のバイアスジェネレータ２００Ａ２において、回路２０１は、トランジスタＲＴ１、トランジスタＲＴ２、及びトランジスタＲＴ３を有する。また、回路２０２は、トランジスタＴｒ［１，１］乃至トランジスタＴｒ［６，６］を有する。なお、図４に示すトランジスタにおいて、トランジスタＲＴ１、トランジスタＲＴ２、トランジスタＲＴ３、トランジスタＴｒ［１，１］、及びトランジスタＴｒ［６，６］の符号は記載しており、それ以外のトランジスタの符号は省略している。また、配線ＶＲＬは複数の配線として、配線ＶＲＬ１、配線ＶＲＬ２、及び配線ＶＲＬ３で構成されているものとする。また、配線ＶＢＬは複数の配線として、配線Ｌ１、配線Ｌ２、配線Ｌ３、配線Ｌ４、配線Ｌ５、及び配線Ｌ６で構成されているものとする。
【００７３】
このような回路構成にすることにより、バイアスジェネレータ２００Ａ２は、バイアスジェネレータ２００Ａ１と同様に、バイアス電圧を生成して、配線Ｌ１乃至配線Ｌ６に出力を行うことができる。
【００７４】
また、バイアス電圧の出力端子数を増減したい場合、バイアスジェネレータ２００Ａ１及びバイアスジェネレータ２００Ａ２と同様に、回路２０１及び回路２０２が有するトランジスタの数を変更して、上記のように構成すればよい。例えば、回路２０１が有するトランジスタ数をｋ個（ｋは１以上の整数）としたときのバイアスジェネレータ２００Ａを、バイアスジェネレータ２００Ａ３として、図５に示す。この場合、回路２０２を構成するトランジスタは４ｋ２個となり、バイアス電圧の出力端子数（配線ＶＢＬの本数）を（２×ｋ）本とすることができる。なお、図５において、回路２０１を構成するトランジスタは、トランジスタＲＴ［１］乃至トランジスタＲＴ［ｋ］とし、回路２０２を構成するトランジスタは、トランジスタＴｒ［１，１］乃至トランジスタＴｒ［２ｋ，２ｋ］とし、複数の配線ＶＢＬは、配線Ｌ［１］乃至配線Ｌ［２ｋ］としている。
【００７５】
なお、図５のバイアスジェネレータ２００Ａ３では、回路２０１、回路２０２、複数の配線ＶＲＬ（配線ＶＲＬ［１］、配線ＶＲＬ［ｉ］（ｉは１以上ｋ以下の整数）、配線ＶＲＬ［ｋ］）、複数の配線ＶＢＬ（配線Ｌ［１］、配線Ｌ［ｉ１］（ｉ１は１以上ｋ以下の整数）、配線Ｌ［ｋ］、配線Ｌ［ｋ＋１］、配線Ｌ［ｉ２］（ｉ２はｋ＋１以上２ｋ以下の整数）、配線Ｌ［２ｋ］）、配線Ｌ０、配線ＧＮＤＬ、配線ＶＤＤＬ、トランジスタＲＴ［１］、トランジスタＲＴ［ｉ］、トランジスタＲＴ［ｋ］、トランジスタＴｒ［１，１］、トランジスタＴｒ［２ｋ，２ｋ］のみ記載しており、それ以外の配線、記号、符号は省略している。
【００７６】
＜バイアスジェネレータ２００Ｂ＞
表示装置において、静止画を表示しているとき、ソースドライバ回路１００が有するバッファアンプ３００の動作を一時的に停止してもよい場合がある。例えば、表示装置の各画素が有するトランジスタにＯＳトランジスタを適用している場合、ＯＳトランジスタは、良好なスイッチング特性を示し、オフ電流が非常に低いという性質を有するので、書き込まれたデータ信号を長時間保持することができる（詳しくは実施の形態２で後述する）。特に、静止画像のように、２フレーム以上連続して同じ画像を表示する場合において、この原理を利用することで、同じ内容のデータ信号を常に画素回路に伝達せず、画素回路で保持されたデータ信号によって、画像を表示することができる。つまり、データ信号を画素回路に送信する必要がなくなるため、表示装置の消費電力を低減することができる。
【００７７】
バイアスジェネレータ２００が駆動状態であるとき、バイアスジェネレータ２００はバッファアンプ３００に対して、バイアス電圧を供給する。表示装置が駆動状態、つまり表示装置に動画など画像を映す場合、高い駆動周波数（例えば、６０Ｈｚ以上の周波数を指す。）で、画素回路にデータ信号を送信するため、バッファアンプ３００、及びバイアスジェネレータ２００は常に駆動状態となる。そのため、バッファアンプ３００及びバイアスジェネレータ２００の消費電力が高くなる傾向がある。一方、表示装置に静止画を映す場合、画像の書き換えを行う必要が無いため、表示装置は、低い駆動周波数（例えば、６０Ｈｚ未満の周波数を指す。）で動作することができる。表示装置を低い駆動周波数で動作する場合、高い駆動周波数で動作するよりも書き換え回数が少なくなるため、その分、表示画像のデータの書き換えを行わない期間が生じる。この画像のデータの書き換えを行わない期間に、バッファアンプ３００、及びバイアスジェネレータ２００をスタンバイ状態にする（一時停止する）ことで、表示装置の消費電力を低減することができる。このように、必要でないときにバッファアンプ３００やバイアスジェネレータ２００などの駆動回路をスタンバイ状態にする（一時停止する）動作を、アイドリングストップ（ＩＤＳ）駆動と呼ぶ場合がある。
【００７８】
ここでは、バイアスジェネレータ２００をスタンバイ状態にすることができる構成について説明する。バイアスジェネレータ２００をスタンバイ状態にすることができる構成を図６に示す。バイアスジェネレータ２００Ｂは、バイアスジェネレータ２００Ａに、回路２０３乃至回路２０５を設けた構成となっている。
【００７９】
バイアスジェネレータ２００Ｂは、バイアスジェネレータ２００Ａの回路２０１と回路２０２の間に、回路２０３が設けられている構成となっている。つまり、回路２０１は、回路２０３を介して、回路２０２と電気的に接続されている。更に、バイアスジェネレータ２００Ｂは、バイアスジェネレータ２００Ａの回路２０２と複数の配線ＶＢＬの一部との間に、回路２０４が設けられ、かつバイアスジェネレータ２００Ａの回路２０２と複数の配線ＶＢＬの残りの配線との間に、回路２０５が設けられた構成となっている。つまり、回路２０２は、回路２０４を介して、複数の配線ＶＢＬの一部と電気的に接続され、かつ回路２０２は、回路２０５を介して、複数の配線ＶＢＬの残りの配線と電気的に接続されている。
【００８０】
具体的な接続構成について説明する。回路２０１は、一、又は複数の配線ＶＲＬａによって、回路２０３と電気的に接続されている。また、回路２０１は、配線Ｌ０と電気的に接続されている。また、回路２０１は、低レベル電位を与える配線ＧＮＤＬと電気的に接続されている。
【００８１】
回路２０２は、一、又は複数の配線ＶＲＬｂによって、回路２０３と電気的に接続されている。また、回路２０３は、低レベル電位を与える配線ＧＮＤＬと電気的に接続され、かつ回路２０３は、配線ＳＴＢＹＬと電気的に接続されている。
【００８２】
なお、配線ＶＲＬａの配線数は、配線ＶＲＬｂの配線数と同じとする。
【００８３】
回路２０２は、一、又は複数の配線ＶＢＬと電気的に接続されている。また、回路２０２は、高レベル電位を与える配線ＶＤＤＬと電気的に接続されている。また、回路２０２は、低レベル電位を与える配線ＧＮＤＬと電気的に接続されている。更に、回路２０４は、回路２０２と電気的に接続され、かつ回路２０５は、回路２０２と電気的に接続されている。
【００８４】
回路２０４は、配線ＳＴＢＹＬ−Ｂと電気的に接続され、かつ回路２０４は、高レベル電位を与える配線ＶＤＤＬと電気的に接続されている。なお、配線ＳＴＢＹＬ−Ｂは、配線ＳＴＢＹＬへの入力信号の反転信号が入力される構成としてもよい。
【００８５】
回路２０５は、配線ＳＴＢＹＬと電気的に接続され、かつ回路２０５は、低レベル電位を与える配線ＧＮＤＬと電気的に接続されている。
【００８６】
回路２０１、回路２０２の詳細な機能については、バイアスジェネレータ２００Ａで説明した回路２０１、回路２０２の記載を参酌する。
【００８７】
回路２０３は、配線ＶＲＬｂに配線ＶＲＬａの電位、又は低レベル電位のどちらか一方を出力する機能を有し、配線ＳＴＢＹＬから与えられる電位によって、配線ＶＲＬｂに印加される電位を決める。
【００８８】
回路２０４は、配線ＶＢＬの一部の配線に高レベル電位を印加する機能を有しており、配線ＳＴＢＹＬ−Ｂから与えられる電位によって、その機能を動作するか否かを決定することができる。具体的には、バイアスジェネレータ２００が駆動状態であるとき、回路２０４に電気的に接続されている配線ＶＢＬからは、所定のバイアス電圧が出力され、バイアスジェネレータ２００がスタンバイ状態となるとき、回路２０４に電気的に接続されている配線ＶＢＬからは、高レベル電位が出力される。
【００８９】
回路２０５は、配線ＶＢＬの残り全ての配線に低レベル電位を印加する機能を有しており、配線ＳＴＢＹＬから与えられる電位によって、その機能を動作するか否かを決定することができる。具体的には、バイアスジェネレータ２００が駆動状態であるとき、回路２０５に電気的に接続されている配線ＶＢＬからは、所定のバイアス電圧が出力され、バイアスジェネレータ２００がスタンバイ状態となるとき、回路２０５に電気的に接続されている配線ＶＢＬからは、低レベル電位が出力される。
【００９０】
このような回路構成にすることによって、データ信号の書き換えが必要ない時に動作をスタンバイ状態にする（一時停止する）ことができるバイアスジェネレータを実現することができる。
【００９１】
＜＜具体例１＞＞
ここで、バイアスジェネレータ２００Ｂを実現するための具体的な回路の一例をバイアスジェネレータ２００Ｂ１として、図７に示す。
【００９２】
バイアスジェネレータ２００Ｂ１は、バイアスジェネレータ２００Ａ１に回路２０３、回路２０４、及び回路２０５を組み込んだ構成となっている。したがって、バイアスジェネレータ２００Ａ１と異なる内容に関して説明を行い、バイアスジェネレータ２００Ａ１と同じ内容に関する説明は省略する。
【００９３】
なお、図７のバイアスジェネレータ２００Ｂ１は、図６に示したバイアスジェネレータ２００Ｂと異なり、回路２０２に回路２０４及び回路２０５を有する構成となっている。回路２０４及び回路２０５は、複数の配線ＶＢＬと電気的に接続していればよいので、回路２０２の内部に回路２０４及び回路２０５を設けた構成としてもよい。つまり、本発明の一態様は、図６に示したバイアスジェネレータ２００Ｂの構成に限定されず、バイアスジェネレータ２００と同様の効果が得られるのであるならば、図６に示したバイアスジェネレータ２００Ｂの構成を適宜変更してもよい。
【００９４】
回路２０３は、トランジスタＳＴ１１及びトランジスタＳＴ１２を有し、回路２０４は、トランジスタＳＴ２１及びトランジスタＳＴ２２を有し、回路２０５は、トランジスタＳＴ３１及びトランジスタＳＴ３２を有している。
【００９５】
配線ＶＲＬａは複数の配線として、配線ＶＲＬａ１と、配線ＶＲＬａ２と、で構成されているものとする。配線ＶＲＬｂは複数の配線として、配線ＶＲＬｂ１と、配線ＶＲＬｂ２と、で構成されているものとする。
【００９６】
バイアスジェネレータ２００Ｂ１が有する回路２０１のトランジスタＲＴ１の第１端子は、配線ＶＲＬａ１と電気的に接続され、バイアスジェネレータ２００Ｂ１が有する回路２０１のトランジスタＲＴ２の第１端子は、配線ＶＲＬａ２と電気的に接続されている。
【００９７】
回路２０３の内部の接続構成について説明する。トランジスタＳＴ１１の第１端子は、配線ＶＲＬａ１と、配線ＶＲＬｂ１と、に電気的に接続され、トランジスタＳＴ１１のゲートは、配線ＳＴＢＹＬと電気的に接続され、トランジスタＳＴ１１の第２端子は、配線ＧＮＤＬと電気的に接続されている。トランジスタＳＴ１２の第１端子は、配線ＶＲＬａ２と、配線ＶＲＬｂ２と、に電気的に接続され、トランジスタＳＴ１２のゲートは、配線ＳＴＢＹＬと電気的に接続され、トランジスタＳＴ１２の第２端子は、配線ＧＮＤＬと電気的に接続されている。
【００９８】
バイアスジェネレータ２００Ｂ１が有する回路２０２のトランジスタＴｒ［３，１］のゲートは配線ＶＲＬｂ１と電気的に接続され、バイアスジェネレータ２００Ｂ１が有する回路２０２のトランジスタＴｒ［３，２］のゲートは配線ＶＲＬｂ１と電気的に接続されている。バイアスジェネレータ２００Ｂ１が有する回路２０２のトランジスタＴｒ［４，１］のゲートは配線ＶＲＬｂ２と電気的に接続され、バイアスジェネレータ２００Ｂ１が有する回路２０２のトランジスタＴｒ［４，２］のゲートは配線ＶＲＬｂ２と電気的に接続されている。
【００９９】
回路２０４の内部の接続構成について説明する。トランジスタＳＴ２１の第１端子は、配線ＶＤＤＬと電気的に接続され、トランジスタＳＴ２１のゲートは、配線ＳＴＢＹＬ−Ｂと電気的に接続され、トランジスタＳＴ２１の第２端子は、配線Ｌ４と電気的に接続されている。トランジスタＳＴ２２の第１端子は、配線ＶＤＤＬと電気的に接続され、トランジスタＳＴ２２のゲートは、配線ＳＴＢＹＬ−Ｂと電気的に接続され、トランジスタＳＴ２２の第２端子は、配線Ｌ３と電気的に接続されている。
【０１００】
回路２０５の内部の接続構成について説明する。トランジスタＳＴ３１の第１端子は、配線ＧＮＤＬと電気的に接続され、トランジスタＳＴ３１のゲートは、配線ＳＴＢＹＬと電気的に接続され、トランジスタＳＴ３１の第２端子は、配線Ｌ２と電気的に接続されている。トランジスタＳＴ３２の第１端子は、配線ＧＮＤＬと電気的に接続され、トランジスタＳＴ３２のゲートは、配線ＳＴＢＹＬと電気的に接続され、トランジスタＳＴ３２の第２端子は、配線Ｌ１と電気的に接続されている。
【０１０１】
＜＜動作例＞＞
次に、バイアスジェネレータ２００Ｂ１の動作例について説明する。なお、バイアスジェネレータ２００Ｂ１は、バイアスジェネレータ２００Ａ１とほぼ同様の動作を行うため、バイアスジェネレータ２００Ｂ１のバイアスジェネレータ２００Ａ１と同様の動作は、バイアスジェネレータ２００Ａ１の動作例の記載を参照し、ここでは、回路２０３乃至回路２０５が組み込まれたことによる機能及び動作について説明する。
【０１０２】
上述したとおり、表示装置において、静止画を表示しているとき、バッファアンプ３００の動作、及びバイアスジェネレータ２００の動作をスタンバイ状態にする（一時停止する）ことによって、表示装置の消費電力を低減することができる。バイアスジェネレータ２００Ｂ１は、回路２０３乃至回路２０５の動作によって、バイアスジェネレータ２００Ｂ１の動作をスタンバイ状態にする（一時停止する）ことができる回路構成となっている。
【０１０３】
バイアスジェネレータ２００Ｂ１は、配線ＳＴＢＹＬ及び配線ＳＴＢＹＬ−Ｂに適切な電位を印加することによって、駆動状態、又はスタンバイ状態（一時停止）のどちらか一方にすることができる。
【０１０４】
配線ＳＴＢＹＬ及び配線ＳＴＢＹＬ−Ｂの一方には、高レベル電位が入力され、配線ＳＴＢＹＬ及び配線ＳＴＢＹＬ−Ｂの他方には、低レベル電位が入力される。なお、ここでいう高レベル電位とは、トランジスタＳＴ１１、トランジスタＳＴ１２、トランジスタＳＴ３１、及びトランジスタＳＴ３２のそれぞれを導通状態にするのに十分に高い電位であるとし、ここでいう低レベル電位とは、トランジスタＳＴ２１及びトランジスタＳＴ２２のそれぞれを導通状態にするのに十分に低い電位であるとする。
【０１０５】
バイアスジェネレータ２００Ｂ１を動作する場合、配線ＳＴＢＹＬに低レベル電位を印加し、配線ＳＴＢＹＬ−Ｂに高レベル電位を印加する。これにより、トランジスタＳＴ１１、トランジスタＳＴ１２、トランジスタＳＴ２１、トランジスタＳＴ２２、トランジスタＳＴ３１、及びトランジスタＳＴ３２を非導通状態にすることができる。つまり、バイアスジェネレータ２００Ｂ１は、配線ＳＴＢＹＬに低レベル電位を印加し、かつ配線ＳＴＢＹＬ−Ｂに高レベル電位を印加することで、バイアスジェネレータ２００Ａ１と同様の動作を行うことができる。
【０１０６】
バイアスジェネレータ２００Ｂ１をスタンバイ状態にする（一時停止する）場合、配線ＳＴＢＹＬに高レベル電位を印加し、配線ＳＴＢＹＬ−Ｂに低レベル電位を印加する。これにより、トランジスタＳＴ１１、トランジスタＳＴ１２、トランジスタＳＴ２１、トランジスタＳＴ２２、トランジスタＳＴ３１、及びトランジスタＳＴ３２を導通状態にすることができる。つまり、配線Ｌ０、配線ＶＲＬａ１、配線ＶＲＬａ２、配線ＶＲＬｂ１、配線ＶＲＬｂ２、配線Ｌ１、及び配線Ｌ２の電位をそれぞれ低レベル電位にし、配線Ｌ３、及び配線Ｌ４の電位を高レベル電位にすることができる。
【０１０７】
よって、回路２０１において、トランジスタＲＴ１及びトランジスタＲＴ２が非導通状態となるので、ＢＧＲ回路１９０から供給される電流ＩＲＥＦによって、電位Ｖａ及び電位Ｖｂは生成されなくなる。また、回路２０２において、トランジスタＴｒ［１，１］乃至トランジスタＴｒ［４，４］の全てが非導通状態となるので、バイアス電圧ＶＢＩＡＳ１、ＶＢＩＡＳ２、ＶＢＩＡＳ３、ＶＢＩＡＳ４が生成されなくなる。そして、回路２０４、回路２０５の回路構成によって、配線Ｌ１、及び配線Ｌ２には、低レベル電位が出力され、配線Ｌ３、及び配線Ｌ４には、高レベル電位が出力される。
【０１０８】
このように配線ＳＴＢＹＬに高レベル電位を印加し、配線ＳＴＢＹＬ−Ｂに低レベル電位を印加することによって、バイアスジェネレータ２００Ｂ１をスタンバイ状態にする（一時停止する）ことができる。また、配線Ｌ１、及び配線Ｌ２から出力される低レベル電位と、配線Ｌ３、及び配線Ｌ４から出力される高レベル電位と、をバッファアンプ３００に印加することによって、バッファアンプ３００もスタンバイ状態にする（一時停止する）ことができるように、バッファアンプ３００を構成してもよい。
【０１０９】
＜＜具体例２＞＞
また、バイアスジェネレータの構成は、図７のバイアスジェネレータ２００Ｂ１の構成に限定せず、別の回路構成としてもよい。例えば、バイアスジェネレータ２００Ｂ１とは異なるバイアスジェネレータを図８に示す。バイアスジェネレータ２００Ｂ２は、バイアスジェネレータ２００Ｂ１の回路２０３の設けた位置を変更した回路であり、回路２０３は、回路２０１を介して、回路２０２と電気的に接続されている構成となっている。つまり、バイアスジェネレータ２００Ｂ２の電気的な接続構成は、バイアスジェネレータ２００Ｂ１と変わらないため、バイアスジェネレータ２００Ｂ２は、バイアスジェネレータ２００Ｂ１と同様に動作、及びスタンバイ状態にする（一時停止する）ことができる。
【０１１０】
また、例えば、バイアスジェネレータ２００Ｂ１の回路２０３を、回路２０２の内部に設けた構成としてもよい。その構成を図９に示す。バイアスジェネレータ２００Ｂ３は、回路２０２の内部に、バイアスジェネレータ２００Ｂ３を動作状態及びスタンバイ状態（一時停止状態）にする回路２０３乃至回路２０５が設けられた構成となっている。バイアスジェネレータ２００Ｂ３の電気的な接続構成は、バイアスジェネレータ２００Ｂ１と変わらないため、バイアスジェネレータ２００Ｂ３は、バイアスジェネレータ２００Ｂ１と同様に動作状態、及びスタンバイ状態（一時停止状態）にすることができる。
【０１１１】
また、例えば、バイアスジェネレータ２００Ａ３に、回路２０３乃至回路２０５を設けた構成としてもよい。その構成を図１０に示す。バイアスジェネレータ２００Ｂ４は、バイアスジェネレータ２００Ａ３の回路２０１と回路２０２との電気的接続経路に回路２０３を挿入し、バイアスジェネレータ２００Ａ３の回路２０２と配線Ｌ［ｋ＋１］乃至配線Ｌ［２ｋ］との電気的接続経路に回路２０４を挿入し、バイアスジェネレータ２００Ａ３の回路２０２と配線Ｌ［１］乃至配線Ｌ［ｋ］との電気的接続経路に回路２０５を挿入した構成となっている。このような構成にすることにより、バイアス電圧の出力端子数（配線ＶＢＬの本数）を（２×ｋ）本としたバイアスジェネレータ２００を実現することができる。なお、図１０において、回路２０１を構成するトランジスタは、トランジスタＲＴ［１］乃至トランジスタＲＴ［ｋ］とし、回路２０２を構成するトランジスタは、トランジスタＴｒ［１，１］乃至トランジスタＴｒ［２ｋ，２ｋ］とし、回路２０３を構成するトランジスタは、トランジスタＳＴ１［１］乃至トランジスタＳＴ１［ｋ］とし、回路２０４を構成するトランジスタは、トランジスタＳＴ２［１］乃至トランジスタＳＴ２［ｋ］とし、回路２０５を構成するトランジスタは、トランジスタＳＴ３［１］乃至トランジスタＳＴ３［ｋ］とし、複数の配線ＶＢＬは、配線Ｌ［１］乃至配線Ｌ［２ｋ］としている。
【０１１２】
なお、図１０のバイアスジェネレータ２００Ｂ４では、回路２０１、回路２０２、回路２０３、回路２０４、回路２０５、複数の配線ＶＲＬ１、複数の配線ＶＲＬ２、複数の配線ＶＢＬ、配線Ｌ［１］、配線Ｌ［ｉ１］、配線Ｌ［ｋ］、配線Ｌ［ｋ＋１］、配線Ｌ［ｉ２］、配線Ｌ［２ｋ］、配線Ｌ０、配線ＧＮＤＬ、配線ＶＤＤＬ、配線ＳＴＢＹＬ、配線ＳＴＢＹＬ−Ｂ、トランジスタＲＴ［１］、トランジスタＲＴ［ｉ］、トランジスタＲＴ［ｋ］、トランジスタＴｒ［１，１］、トランジスタＴｒ［２ｋ，２ｋ］、トランジスタＳＴ１［１］、トランジスタＳＴ１［ｉ］、トランジスタＳＴ１［ｋ］、トランジスタＳＴ２［１］、トランジスタＳＴ２［ｉ］、トランジスタＳＴ２［ｋ］、トランジスタＳＴ３［１］、トランジスタＳＴ３［ｉ］、トランジスタＳＴ３［ｋ］のみ記載しており、それ以外の配線、記号、符号は省略している。また、回路２０３のトランジスタＳＴ１［１］乃至トランジスタＳＴ１［ｋ］のそれぞれの第２端子と電気的に接続されている配線ＧＮＤＬの符号は省略しており、回路２０５のトランジスタＳＴ３［１］乃至トランジスタＳＴ３［ｋ］のそれぞれの第１端子と電気的に接続されている配線ＧＮＤＬの符号は省略している。
【０１１３】
また、例えば、バイアスジェネレータ２００Ｂ１乃至バイアスジェネレータ２００Ｂ４において、回路２０３及び回路２０５を構成するトランジスタの少なくとも一を、ＯＳトランジスタとしてもよい。ＯＳトランジスタは、スイッチング特性が非常に優れており、オフ電流が極めて小さい特性を有している。バイアスジェネレータ２００Ｂが動作しているとき、回路２０３及び回路２０５が有するトランジスタは非導通状態となるが、該トランジスタにＯＳトランジスタを適用することによって、非導通状態となっている該トランジスタのリーク電流を極めて小さくすることができる。そのため、ＯＳトランジスタを用いることによって、動作が安定したバイアスジェネレータを実現することができる。
【０１１４】
また、例えば、バイアスジェネレータ２００Ｂ１乃至バイアスジェネレータ２００Ｂ４において、回路２０３及び回路２０５を構成するトランジスタの少なくとも一を、ＯＳトランジスタとしたとした場合、該ＯＳトランジスタはフロントゲートの他にバックゲートを有する構成であってもよい。その場合のバイアスジェネレータ２００Ｂの構成の例を図１１に示す。バイアスジェネレータ２００Ｂ５は、バイアスジェネレータ２００Ｂ４の回路２０３が有するトランジスタＳＴ１［１］乃至トランジスタＳＴ１［ｋ］をトランジスタＳＴＢ１［１］乃至トランジスタＳＴＢ１［ｋ］に置き換え、バイアスジェネレータ２００Ｂ４の回路２０５が有するトランジスタＳＴ３［１］乃至トランジスタＳＴ１［ｋ］をトランジスタＳＴＢ３［１］乃至トランジスタＳＴＢ３［ｋ］に置き換えたものである。なお、図１１では、回路２０３の有するトランジスタは、トランジスタＳＴＢ１［１］、トランジスタＳＴＢ１［ｉ］、トランジスタＳＴＢ１［ｋ］のみ図示しており、それ以外のトランジスタは省略している。また、図１１では、回路２０５の有するトランジスタは、トランジスタＳＴＢ３［１］、トランジスタＳＴＢ３［ｉ］、トランジスタＳＴＢ３［ｋ］のみ図示しており、それ以外のトランジスタは省略している。
【０１１５】
トランジスタＳＴＢ１［１］乃至トランジスタＳＴＢ１［ｋ］のそれぞれのバックゲートは、複数の配線ＢＧＬＳ１と電気的に接続されている。トランジスタＳＴＢ３［１］乃至トランジスタＳＴＢ３［ｋ］のそれぞれのバックゲートは、複数の配線ＢＧＬＳ２と電気的に接続されている。それ以外の接続構成は、バイアスジェネレータ２００Ｂ４の記載を参照する。
【０１１６】
バックゲートを有するＯＳトランジスタは、バックゲートに任意の電位を印加することによって、該ＯＳトランジスタのしきい値電圧を制御できる機能を有する。そのため、バックゲートに正の電位を印加してＯＳトランジスタをノーマリーオン状態にすることによって、より大きい電流を流すことができ、バイアスジェネレータの動作を早くすることができる。また、バックゲートに負の電位を印加することによって、ＯＳトランジスタを非導通状態にすることができる（以後、ノーマリーオフ状態と呼ぶ場合がある）。これを利用することで、フロントゲートだけでなく、バックゲートに任意の電位を印加することによって、ＯＳトランジスタの導通状態、非導通状態を制御することができる。なお、バックゲートを有するＯＳトランジスタとしては、実施の形態７に記載するトランジスタを適用するのが好ましい。
【０１１７】
＜バッファアンプ＞
ここで、上述したバイアスジェネレータ２００の出力電圧を用いて駆動するバッファアンプ３００の構成について説明する。
【０１１８】
＜＜構成例＞＞
図１２に、バイアスジェネレータ２００Ｂ１乃至バイアスジェネレータ２００Ｂ３のいずれかの出力電圧を用いて動作するバッファアンプ３００の一例を示す。以下のバッファアンプ３００の記載では、バイアスジェネレータ２００Ｂ１と電気的に接続されたものとする。
【０１１９】
バッファアンプ３００は、入力端子ＩＮと、出力端子ＯＵＴと、を有し、入力端子ＩＮに入力された電位に電位ΔＶを上乗せした電位を出力端子ＯＵＴに出力する回路である。入力端子ＩＮは、パストランジスタ論理回路１６０と電気的に接続され、入力端子ＩＮには、パストランジスタ論理回路１６０及び抵抗ストリング回路１７０によってデジタルアナログ変換されたデータ信号（電位）が印加される。なお、電位ΔＶは、後述するが、バッファアンプ３００に入力されるバイアス電圧によって決められる。
【０１２０】
バッファアンプ３００に接続されている配線Ｌ１乃至配線Ｌ４は、バイアスジェネレータ２００Ｂ１と電気的に接続されている配線である。つまり、バイアスジェネレータ２００Ｂ１で生成されたバイアス電圧ＶＢＩＡＳ１、ＶＢＩＡＳ２、ＶＢＩＡＳ３、ＶＢＩＡＳ４はそれぞれ配線Ｌ１乃至配線Ｌ４を介して、バッファアンプ３００に入力される。
【０１２１】
バッファアンプ３００に接続されている配線ＬＡ１、配線ＬＡ２は、バイアスジェネレータ２００Ｂ１とは別のバイアスジェネレータと電気的に接続されている配線である。つまり、配線ＬＡ１、及び配線ＬＡ２には配線Ｌ１乃至配線Ｌ４と同様に、それぞれ異なるバイアス電圧が入力される。
【０１２２】
なお、バイアス電圧の入力についてはバイアスジェネレータを２個使う方法に限定せず、バイアスジェネレータを１個使う方法でもよい。例えば、ｋの値を３としたバイアスジェネレータ２００Ｂ４のみを用いて、配線Ｌ１乃至配線Ｌ４、配線ＬＡ１、及び配線ＬＡ２にバイアス電圧を入力してもよい。
【０１２３】
バッファアンプ３００は、トランジスタＡＴ１乃至トランジスタＡＴ２０と、トランジスタＡＳＴ１と、トランジスタＡＳＴ２と、を有している。
【０１２４】
入力端子ＩＮは、トランジスタＡＴ１のゲートと、トランジスタＡＴ３のゲートと、に電気的に接続されている。トランジスタＡＴ１の第１端子は、トランジスタＡＴ２の第１端子と、トランジスタＡＴ５の第１端子と、に電気的に接続され、トランジスタＡＴ１の第２端子は、トランジスタＡＴ１３の第１端子と、トランジスタＡＴ１４の第１端子と、に電気的に接続されている。トランジスタＡＴ３の第１端子は、トランジスタＡＴ４の第１端子と、トランジスタＡＴ６の第１端子と、に電気的に接続され、トランジスタＡＴ３の第２端子は、トランジスタＡＴ９の第１端子と、トランジスタＡＴ１０の第１端子と、に電気的に接続されている。トランジスタＡＴ５の第２端子は、配線ＧＮＤＬと電気的に接続され、トランジスタＡＴ５のゲートは、配線Ｌ１と電気的に接続されている。トランジスタＡＴ６の第２端子は、配線ＶＤＤＬと電気的に接続され、トランジスタＡＴ６のゲートは、配線Ｌ４と電気的に接続されている。トランジスタＡＴ２の第２端子は、トランジスタＡＴ１１の第１端子と、トランジスタＡＴ１２の第１端子と、に電気的に接続されている。トランジスタＡＴ４の第２端子は、トランジスタＡＴ７の第１端子と、トランジスタＡＴ８の第１端子とに電気的に接続されている。トランジスタＡＴ２のゲートと、トランジスタＡＴ４のゲートは、出力端子ＯＵＴと電気的に接続されている。
【０１２５】
トランジスタＡＴ７の第２端子は、配線ＧＮＤＬと電気的に接続され、トランジスタＡＴ９の第２端子は、配線ＧＮＤＬと電気的に接続され、トランジスタＡＴ１１の第２端子は、配線ＶＤＤＬと電気的に接続され、トランジスタＡＴ１３の第２端子は、配線ＶＤＤＬと電気的に接続されている。トランジスタＡＴ８のゲートとトランジスタＡＴ１０のゲートは、配線Ｌ２と電気的に接続され、トランジスタＡＴ１２のゲートとトランジスタＡＴ１４のゲートは、配線Ｌ３と電気的に接続されている。トランジスタＡＴ１５の第１端子は、トランジスタＡＴ１７の第１端子と、トランジスタＡＴ８の第２端子と、トランジスタＡＴ７のゲートと、トランジスタＡＴ９のゲートと、に電気的に接続されている。トランジスタＡＴ１５の第２端子は、トランジスタＡＴ１７の第２端子と、トランジスタＡＴ１２の第２端子と、トランジスタＡＴ１１のゲートと、トランジスタＡＴ１３のゲートと、に電気的に接続されている。トランジスタＡＴ１５のゲートと、トランジスタＡＴ１６のゲートは、配線ＬＡ１と電気的に接続され、トランジスタＡＴ１７のゲートと、トランジスタＡＴ１８のゲートは、配線ＬＡ２と電気的に接続されている。
【０１２６】
トランジスタＡＴ１０の第２端子は、トランジスタＡＴ１６の第１端子と、トランジスタＡＴ１８の第１端子と、トランジスタＡＴ１９のゲートと、トランジスタＡＳＴ１の第１端子と、に電気的に接続されている。トランジスタＡＴ１４の第２端子は、トランジスタＡＴ１６の第２端子と、トランジスタＡＴ１８の第２端子と、トランジスタＡＴ２０のゲートと、トランジスタＡＳＴ２の第１端子と、に電気的に接続されている。トランジスタＡＳＴ１のゲートは、配線ＳＴＢＹＬと電気的に接続され、トランジスタＡＳＴ２のゲートは、配線ＳＴＢＹＬ−Ｂと電気的に接続されている。
【０１２７】
図１２に示したバッファアンプ３００は、表示装置で静止画を表示しているときに、スタンバイ状態にする（一時停止する）ことができる。バッファアンプ３００をスタンバイ状態にする（一時停止する）には、バイアスジェネレータ２００Ｂ１から、配線Ｌ１に低レベル電位、配線Ｌ２に低レベル電位、配線Ｌ３に高レベル電位、配線Ｌ４に高レベル電位を供給し、そして配線ＬＡ１に低レベル電位、配線ＬＡ２に高レベル電位を供給すればよい。特に、配線Ｌ１乃至配線Ｌ４のそれぞれに所定の電位を与えるには、バイアスジェネレータ２００Ｂ１において、配線ＳＴＢＹＬの電位を高レベル電位とし、配線ＳＴＢＹＬ−Ｂの電位を低レベル電位とすればよい。このとき、同時にトランジスタＡＳＴ１のゲートに高レベル電位が印加され、トランジスタＡＳＴ２のゲートに低レベル電位が印加されるため、トランジスタＡＴ１９のゲートに高レベル電位が印加され、トランジスタＡＴ２０のゲートに低レベル電位が印加される。このため、トランジスタＡＴ１９とトランジスタＡＴ２０は非導通状態となるので、出力端子ＯＵＴに電位は出力されなくなる。更に、トランジスタＡＳＴ１及びトランジスタＡＳＴ２が導通状態となるので、トランジスタＡＴ１９のゲート及びトランジスタＡＴ２０のゲートにチャージされた電荷を放電することができる。
【０１２８】
このようなバイアスジェネレータ、及びバッファアンプを構成することによって、消費電力を低減した表示装置を実現することができる。
【０１２９】
なお、本発明の一態様は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１３０】
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図１３乃至図１６を用いて説明を行う。
【０１３１】
図１３（Ａ）は、本発明の一態様の表示装置の一例を説明するブロック図であり、図１３（Ｂ）は、本発明の一態様の表示装置が有する画素回路の一例を説明する回路図である。なお、図１３の表示装置は、有機ＥＬなどの発光素子を用いた表示装置である。
【０１３２】
＜表示装置に関する説明＞
図１３（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部３３０２という）と、画素部３３０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部３３０４という）と、素子の保護機能を有する回路（以下、保護回路３３０６という）と、端子部３３０７と、を有する。なお、保護回路３３０６は、設けない構成としてもよい。
【０１３３】
駆動回路部３３０４の一部、又は全部は、画素部３３０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部３３０４の一部、又は全部が、画素部３３０２と同一基板上に形成されていない場合には、駆動回路部３３０４の一部、又は全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）によって、実装することができる。
【０１３４】
画素部３３０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路３３０１という）を有し、駆動回路部３３０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ回路３３０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ回路３３０４ｂ）などの駆動回路を有する。なお、ソースドライバ回路３３０４ｂとして、実施の形態１で述べたソースドライバ回路１００を適用することができる。これにより、図１３（Ａ）に示す表示装置において、静止画を表示している最中は、ソースドライバ回路３３０４ｂが有するバッファアンプ、バイアスジェネレータをスタンバイ状態にする（一時停止する）ことができ、該表示装置の消費電力を低減することができる。
【０１３５】
ゲートドライバ回路３３０４ａは、シフトレジスタ等を有する。ゲートドライバ回路３３０４ａは、端子部３３０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ回路３３０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ回路３３０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという。なお、図１３Ａでは走査線ＧＬ＿１、走査線ＧＬ＿２、走査線ＧＬ＿Ｘを図示しており、それら以外の走査線を省略している。また、走査線ＧＬ＿１乃至ＧＬ＿Ｘをまとめて走査線ＧＬと表記する場合がある。）の電位を制御する機能を有する。なお、ゲートドライバ回路３３０４ａを複数設け、複数のゲートドライバ回路３３０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。又は、ゲートドライバ回路３３０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ回路３３０４ａは、別の信号を供給することも可能である。
【０１３６】
ソースドライバ回路３３０４ｂは、シフトレジスタ等を有する。ソースドライバ回路３３０４ｂは、端子部３３０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ回路３３０４ｂは、画像信号を元に画素回路３３０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ回路３３０４ｂは、スタートパルス信号、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ回路３３０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという。なお、図１３Ａではデータ線ＤＬ＿１、データ線ＤＬ＿２、データ線ＤＬ＿Ｙを図示しており、それら以外のデータ線を省略している。また、データ線ＤＬ＿１乃至ＤＬ＿Ｙをまとめてデータ線ＤＬと表記する場合がある）の電位を制御する機能を有する。又は、ソースドライバ回路３３０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ回路３３０４ｂは、別の信号を供給することも可能である。
【０１３７】
ソースドライバ回路３３０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ回路３３０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ回路３３０４ｂを構成してもよい。
【０１３８】
複数の画素回路３３０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路３３０１のそれぞれは、ゲートドライバ回路３３０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路３３０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ回路３３０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ回路３３０４ｂからデータ信号が入力される。
【０１３９】
図１３（Ａ）に示す保護回路３３０６は、例えば、ゲートドライバ回路３３０４ａと画素回路３３０１の間の配線である走査線ＧＬに接続される。又は、保護回路３３０６は、ソースドライバ回路３３０４ｂと画素回路３３０１の間の配線であるデータ線ＤＬに接続される。又は、保護回路３３０６は、ゲートドライバ回路３３０４ａと端子部３３０７との間の配線に接続することができる。又は、保護回路３３０６は、ソースドライバ回路３３０４ｂと端子部３３０７との間の配線に接続することができる。なお、端子部３３０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
【０１４０】
保護回路３３０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
【０１４１】
図１３（Ａ）に示すように、画素部３３０２と駆動回路部３３０４にそれぞれ保護回路３３０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路３３０６の構成はこれに限定されず、例えば、ゲートドライバ回路３３０４ａに保護回路３３０６を接続した構成、又はソースドライバ回路３３０４ｂに保護回路３３０６を接続した構成とすることもできる。あるいは、端子部３３０７に保護回路３３０６を接続した構成とすることもできる。
【０１４２】
また、図１３（Ａ）においては、ゲートドライバ回路３３０４ａとソースドライバ回路３３０４ｂによって駆動回路部３３０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路３３０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
【０１４３】
＜画素回路の構成例＞
図１３（Ａ）に示す複数の画素回路３３０１は、例えば、図１３（Ｂ）に示す構成とすることができる。
【０１４４】
図１３（Ｂ）に示す画素回路３３０１は、トランジスタ３３５２と、トランジスタ３３５４と、容量素子３３６２と、発光素子３３７２と、を有する。
【０１４５】
トランジスタ３３５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、データ線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ３３５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
【０１４６】
トランジスタ３３５２は、データ信号のデータの書き込みを制御する機能を有する。
【０１４７】
容量素子３３６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ３３５２のソース電極及びドレイン電極の他方に電気的に接続される。
【０１４８】
容量素子３３６２は、書き込まれたデータを保持する保持容量としての機能を有する。
【０１４９】
トランジスタ３３５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ３３５４のゲート電極は、トランジスタ３３５２のソース電極及びドレイン電極の他方に電気的に接続される。
【０１５０】
発光素子３３７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ３３５４のソース電極及びドレイン電極の他方に電気的に接続される。
【０１５１】
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
【０１５２】
図１３（Ｂ）の画素回路３３０１を有する表示装置では、例えば、図１３（Ａ）に示すゲートドライバ回路３３０４ａにより各行の画素回路３３０１を順次選択し、トランジスタ３３５２をオン状態にしてデータ信号のデータを書き込む。
【０１５３】
データが書き込まれた画素回路３３０１は、トランジスタ３３５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ３３５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子３３７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
【０１５４】
なお、図１３（Ｂ）に示したトランジスタ３３５２、トランジスタ３３５４には、実施の形態７で述べるＯＳトランジスタを適用するのが好ましい。ＯＳトランジスタは、良好なスイッチング特性を示し、オフ電流が非常に低いという性質を有するので、トランジスタのソース−ドレイン間のリーク電流を少なくすることができる。例えば、トランジスタ３３５２にＯＳトランジスタを適用することによって、トランジスタ３３５２のリーク電流を少なくすることができ、トランジスタ３３５４のゲートの電位及び容量素子３３６２の一対の電極の他方の電位を長時間保持することができる。つまり、２フレーム以上連続してデータ信号が変わらない動画、すなわち静止画像を表示する場合において、トランジスタ３３５４のゲートの電位及び容量素子３３６２の一対の電極の他方の電位を書き換える必要がなくなる。そのため、画素回路３３０１に長時間データ信号の供給を停止することができるため、表示装置の消費電力を低減することができる。
【０１５５】
また、画素回路に、トランジスタのしきい値電圧等の変動の影響を補正する機能を持たせてもよい。図１４（Ａ）（Ｂ）及び図１５（Ａ）（Ｂ）に画素回路の一例を示す。
【０１５６】
図１４（Ａ）に示す画素回路は、６つのトランジスタ（トランジスタ３４３１、トランジスタ３４３２、トランジスタ３４３３、トランジスタ３４３４、トランジスタ３４３５、トランジスタ３４３６）と、容量素子３４４０と、発光素子３４５０と、を有する。また、図１４（Ａ）に示す画素回路には、配線３４１１、配線３４１２、配線３４１３、配線３４１４、配線３４１５、並びに配線３４２１及び配線３４２２が電気的に接続されている。なお、トランジスタ３４３１乃至トランジスタ３４３６については、例えばｐ型のトランジスタを用いることができる。
【０１５７】
図１４（Ｂ）に示す画素回路は、図１４（Ａ）に示す画素回路に、トランジスタ３４３７を追加した構成である。また、図１４（Ｂ）に示す画素回路には、配線３４１６及び配線３４１７が電気的に接続されている。ここで、配線３４１５と配線３４１６とは、それぞれ電気的に接続されていてもよい。なお、トランジスタ３４３７については、例えばｐ型のトランジスタを用いることができる。
【０１５８】
図１５（Ａ）に示す画素回路は、６つのトランジスタ（トランジスタ３４８１、トランジスタ３４８２、トランジスタ３４８３、トランジスタ３４８４、トランジスタ３４８５、トランジスタ３４８６）と、容量素子３４４０と、発光素子３４５０と、を有する。また、図１５（Ａ）に示す画素回路には、配線３４６１、配線３４６２、配線３４６３、配線３４７１、配線３４７２、及び配線３４７３が電気的に接続されている。ここで配線３４６１と配線３４６３とは、それぞれ電気的に接続されていてもよい。なお、トランジスタ３４８１乃至トランジスタ３４８６については、例えばｐ型のトランジスタを用いることができる。
【０１５９】
図１５（Ｂ）に示す画素回路は、２つのトランジスタ（トランジスタ３４９１及びトランジスタ３４９２）と、２つの容量素子（容量素子３４４１及び容量素子３４４２）と、発光素子３４５０と、を有する。また、図１５（Ｂ）に示す画素回路には、配線３５１１、配線３５１２、配線３５１３、配線３５２１及び配線３５２２が電気的に接続されている。また、図１５（Ｂ）に示す画素回路の構成とすることで、例えば、電圧入力−電流駆動方式（ＣＶＣＣ方式ともいう）とすることができる。なお、トランジスタ３４９１及びトランジスタ３４９２については、例えばｐ型のトランジスタを用いることができる。
【０１６０】
また、本発明の一態様に係る発光素子は、表示装置の画素に能動素子を有するアクティブマトリクス方式、又は、表示装置の画素に能動素子を有しないパッシブマトリクス方式のそれぞれの方式に適用することができる。
【０１６１】
アクティブマトリクス方式では、能動素子（アクティブ素子、非線形素子）として、トランジスタだけでなく、さまざまな能動素子（アクティブ素子、非線形素子）を用いることが出来る。例えば、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）、又はＴＦＤ（Ｔｈｉｎ  Ｆｉｌｍ  Ｄｉｏｄｅ）などを用いることも可能である。これらの素子は、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。又は、これらの素子は、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。
【０１６２】
アクティブマトリクス方式以外のものとして、能動素子（アクティブ素子、非線形素子）を用いないパッシブマトリクス型を用いることも可能である。能動素子（アクティブ素子、非線形素子）を用いないため、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。又は、能動素子（アクティブ素子、非線形素子）を用いないため、開口率を向上させることができ、低消費電力化、又は高輝度化などを図ることが出来る。
【０１６３】
また本発明の一態様は、図１３乃至図１５に示した、発光素子を有する表示装置に限定しない。例えば、発光素子で無く液晶などの表示素子を用いた表示装置であってもよい。液晶を表示素子として用いた表示装置の一例を図１６に示す。
【０１６４】
図１６（Ａ）に示す液晶表示装置３６００は、画素部３６１０と、走査線駆動回路３６２０と、信号線駆動回路３６３０と、各々が平行又は略平行に配設され、且つ走査線駆動回路３６２０によって電位が制御されるｍ本の走査線３６２１と、各々が平行又は略平行に配設され、且つ信号線駆動回路３６３０によって電位が制御されるｎ本の信号線３６３１と、を有する。ｍ、ｎは、ともに１以上の整数である。さらに、画素部３６１０はマトリクス状に配設された複数の画素３６１１を有する。また、走査線３６２１に沿って、各々が平行又は略平行に配設された容量配線３６２２を有する。また、走査線駆動回路３６２０及び信号線駆動回路３６３０をまとめて駆動回路部という場合がある。なお、信号線駆動回路３６３０として、実施の形態１で述べたソースドライバ回路１００を適用することができる。これにより、図１３（Ａ）に示す表示装置において、静止画を表示している最中は、信号線駆動回路３６３０が有するバッファアンプ、バイアスジェネレータをスタンバイ状態にする（一時停止する）ことができ、該表示装置の消費電力を低減することができる。
【０１６５】
各々の走査線３６２１は、画素部３６１０においてｍ行ｎ列に配設された画素３６１１のうち、いずれかの行に配設されたｎ個の画素３６１１と電気的に接続される。また、各々の信号線３６３１は、ｍ行ｎ列に配設された画素３６１１のうち、いずれかの列に配設されたｍ個の画素３６１１に電気的に接続される。また、各容量配線３６２２は、ｍ行ｎ列に配設された画素３６１１のうち、いずれかの行に配設されたｎ個の画素３６１１と電気的に接続される。
【０１６６】
図１６（Ｂ）は、図１６（Ａ）に示す液晶表示装置３６００の画素３６１１に用いることができる回路構成の一例を示している。
【０１６７】
図１６（Ｂ）に示す画素３６１１は、液晶素子３６４３と、トランジスタ３６４１と、容量素子３６４２と、を有する。
【０１６８】
液晶素子３６４３の一対の電極の一方は、トランジスタ３６４１と接続され、電位は、画素３６１１の仕様に応じて適宜設定される。液晶素子３６４３の一対の電極の他方は、コモン線と接続され、電位は各画素に対して共通の電位（コモン電位）が与えられる。液晶素子３６４３が有する液晶は、トランジスタ３６４１に書き込まれるデータにより配向状態が制御される。
【０１６９】
なお、液晶素子３６４３は、液晶の光学的変調作用によって光の透過又は非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子３６４３に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０１７０】
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
【０１７１】
液晶素子３６４３を有する液晶表示装置３６００の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０１７２】
また、液晶素子３６４３を有する液晶表示装置３６００の駆動方法として、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどの垂直配向モードを用いることができる。
【０１７３】
図１６（Ｂ）に示す画素３６１１の構成において、トランジスタ３６４１のソース電極及びドレイン電極の一方は、信号線３６３１に電気的に接続され、他方は液晶素子３６４３の一対の電極の一方に電気的に接続される。また、トランジスタ３６４１のゲート電極は、走査線３６２１に電気的に接続される。トランジスタ３６４１は、データ信号のデータの書き込みを制御する機能を有する。
【０１７４】
図１６（Ｂ）に示す画素３６１１の構成において、容量素子３６４２の一対の電極の一方は、トランジスタ３６４１のソース電極及びドレイン電極の他方に接続される。容量素子３６４２の一対の電極の他方は、容量配線３６２２に電気的に接続される。容量配線３６２２の電位の値は、画素３６１１の仕様に応じて適宜設定される。容量素子３６４２は、書き込まれたデータを保持する保持容量としての機能を有する。
【０１７５】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０１７６】
（実施の形態３）
本実施の形態では、実施の形態１で説明したソースドライバ回路１００とタッチセンサ用の駆動回路と、を１つのＩＣで形成されたタッチセンサ付き表示装置について説明する。
【０１７７】
図１７は、本発明の一態様の表示装置３８００の構成例を示す回路ブロック図である。表示装置３８００は、表示部３８１１と、タッチセンサ３８１４と、走査線駆動回路３８１３と、ＩＣ３８２０＿１乃至３８２０＿ｍ（ｍは２以上の整数）と、ホスト３８１６とを有する。
【０１７８】
＜表示部＞
表示部３８１１は、マトリクス状に配置された複数の画素３８１２と、複数の走査線ＧＬと、複数の信号線ＳＬを有し、画像を表示する機能を有する。
【０１７９】
表示部３８１１は、画素３８１２の発光／非発光を制御することで画像を表示することが可能である。画素３８１２には、例えば、液晶素子を用いることが可能である。画素３８１２は、この他にも例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、カーボンナノチューブを用いた表示素子、電子インク、エレクトロウェッティング素子、電気泳動素子、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミック表示部など）、又は、量子ドットなどの少なくとも１つを用いることが可能である。
【０１８０】
表示部３８１１は、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ、８Ｋといった極めて高い画素数を有していることが好ましい。特に４Ｋ、８Ｋ、又はそれ以上の画素数とすることが好ましい。また、表示部３８１１に設けられる画素の画素密度（精細度）は、３００ｐｐｉ以上、好ましくは５００ｐｐｉ以上、より好ましくは８００ｐｐｉ以上、より好ましくは１０００ｐｐｉ以上、より好ましくは１２００ｐｐｉ以上である。このように高い画素数で且つ高い精細度を有する表示部３８１１により、携帯型や家庭用途などのパーソナルユースにおいては、より臨場感や奥行き感などを高めることが可能となる。
【０１８１】
＜走査線駆動回路＞
走査線駆動回路３８１３は、走査線ＧＬを介して、画素３８１２に電気的に接続されている。走査線駆動回路３８１３は走査線ＧＬに走査信号を出力する機能を有する。走査線駆動回路３８１３を、ゲートドライバと呼ぶ場合もある。
【０１８２】
＜ＩＣ＞
ＩＣ３８２０は、複数（ｍ個）のＩＣチップ（以下、ＩＣと呼ぶ）であり、ＩＣ３８２０＿１乃至３８２０＿ｍで構成されることが好ましい。また、それぞれのＩＣが、ＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）方式で基板に実装されることが好ましい。
【０１８３】
例えば、ＩＣ３８２０が、１つのＩＣで構成される場合を考える。４Ｋ又は８Ｋのように表示部３８１１が高解像度化するにつれて、ＩＣの占有面積も大きくなる。占有面積の大きなＩＣは製造が難しく、価格も高い。また、ＣＯＧ方式でＩＣを基板に圧着する際、ＩＣの端子１つあたりにおいて最適な圧力が存在する。表示部３８１１が、４Ｋ又は８Ｋのように高い画素数を有する場合、ＩＣの端子の数も非常に多くなり、圧着の際にＩＣ全体にかかる荷重も大きくなる。その結果、ＩＣにクラックなどが発生し、ＩＣの実装が困難になる。ＩＣ３８２０を複数のＩＣで構成することで、１つのＩＣにかかる荷重が小さくなり、ＩＣの実装が容易になる。
【０１８４】
ＩＣ３８２０＿１は、回路３８２１＿１、信号線駆動回路３８２２＿１、タッチセンサ駆動回路３８２３及びタッチセンサ検出回路３８２４を有する。ＩＣ３８２０＿ｍは、回路３８２１＿ｍ及び信号線駆動回路３８２２＿ｍを有する。なお、以下において、ＩＣ３８２０＿１乃至３８２０＿ｍをまとめて、ＩＣ３８２０と呼称し、信号線駆動回路３８２２＿１乃至３８２２＿ｍをまとめて、信号線駆動回路３８２２と呼称する場合がある。なお、図１７に示すＩＣ３８２０は、ＩＣ３８２０＿１、ＩＣ３８２０＿２、ＩＣ３８２０＿ｍのみ記載しており、それ以外のＩＣ３８２０は省略している。また、図１７に示す信号線駆動回路３８２２では、信号線駆動回路３８２２＿１、信号線駆動回路３８２２＿２、信号線駆動回路３８２２＿ｍのみ記載しており、それ以外の信号線駆動回路３８２２は省略している。
【０１８５】
なお、ＩＣ３８２０は、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）方式やＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式などの実装方法により設けてもよい。
【０１８６】
＜＜信号線駆動回路＞＞
信号線駆動回路３８２２は、表示部３８１１に映像信号（ビデオ信号ともいう）を出力する機能を有する。信号線駆動回路３８２２は、信号線ＳＬを介して、画素３８１２に電気的に接続されている。信号線駆動回路３８２２は、信号線ＳＬを介して、表示部３８１１が有する画素３８１２にアナログ信号である映像信号を出力する機能を有する。例えば信号線駆動回路３８２２として、シフトレジスタ回路とバッファ回路を組み合わせた構成を有することができる。また、表示装置３８００は、信号線ＳＬに接続するデマルチプレクサ回路を有していてもよい。なお、信号線駆動回路３８２２をソースドライバと呼ぶ場合もある。なお、信号線駆動回路３８２２として、実施の形態１で述べたソースドライバ回路１００を適用することができる。これにより、表示装置３８００において、静止画を表示している最中は、信号線駆動回路３８２２が有するバッファアンプ、バイアスジェネレータをスタンバイ状態にする（一時停止する）ことができ、該表示装置の消費電力を低減することができる。
【０１８７】
＜＜タッチセンサ駆動回路＞＞
タッチセンサ駆動回路３８２３は、配線ＣＬｘを介して、タッチセンサ３８１４に電気的に接続される。タッチセンサ駆動回路３８２３は、タッチセンサ３８１４が有するセンサ素子を駆動する信号を出力する機能を有する。タッチセンサ駆動回路３８２３としては、例えばシフトレジスタ回路とバッファ回路を組み合わせた構成を用いることができる。
【０１８８】
＜＜タッチセンサ検出回路＞＞
タッチセンサ検出回路３８２４は、配線ＣＬｙを介して、タッチセンサ３８１４に電気的に接続される。タッチセンサ検出回路３８２４は、タッチセンサ３８１４が有するセンサ素子からの出力信号を回路３８２１＿１に出力する機能を有する。例えばタッチセンサ検出回路３８２４として、増幅回路と、アナログデジタル変換回路（ＡＤＣ：Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｏｒ）を有する構成を用いることができる。タッチセンサ検出回路３８２４は、タッチセンサ３８１４から出力されるアナログ信号を、デジタル信号に変換して回路３８２１＿１に出力する。
【０１８９】
図１７では、ＩＣ３８２０＿１が、表示部３８１１の端部に存在する画素３８１２に接続されているが、これに限定されず、ＩＣ３８２０＿１は、表示部３８１１の中央あるいはそれ以外の場所に存在する画素３８１２と接続されていてもよい。
【０１９０】
＜＜画像処理回路、ＲＡＭ＞＞
回路３８２１＿１は画像処理回路３８２５＿１及びＲＡＭ３８２６＿１を有する。同様に、回路３８２１＿ｍは画像処理回路３８２５＿ｍ及びＲＡＭ３８２６＿ｍを有する。なお、以下では、回路３８２１＿１乃至回路３８２１＿ｍをまとめて回路３８２１と呼称し、画像処理回路３８２５＿１乃至３８２５＿ｍをまとめて画像処理回路３８２５と呼称し、ＲＡＭ３８２６＿１乃至３８２６＿ｍをまとめて、ＲＡＭ３８２６と呼称する場合がある。なお、図１７に示す回路３８２１は、回路３８２１＿１、回路３８２１＿２、回路３８２１＿ｍのみ記載しており、それ以外の回路３８２１は省略している。また、図１７に示す画像処理回路３８２５では、画像処理回路３８２５＿１、画像処理回路３８２５＿２、画像処理回路３８２５＿ｍのみ記載しており、それ以外の画像処理回路３８２５は省略している。また、図１７に示すＲＡＭ３８２６では、ＲＡＭ３８２６＿１、ＲＡＭ３８２６＿２、ＲＡＭ３８２６＿ｍのみ記載しており、それ以外のＲＡＭ３８２６は省略している。
【０１９１】
画像処理回路３８２５は、ホスト３８１６からの命令に従い、映像信号を生成する機能を有する。また画像処理回路３８２５は、表示部３８１１の仕様に合わせて映像信号に信号処理を施し、アナログ映像信号に変換し、信号線駆動回路３８２２に供給する機能を有する。また画像処理回路３８２５＿１は、ホスト３８１６からの命令に従い、タッチセンサ駆動回路３８２３に出力する駆動信号を生成する機能を有する。また、画像処理回路３８２５＿１は、タッチセンサ検出回路３８２４から入力された信号を解析し、位置情報としてホスト３８１６に出力する機能を有する。
【０１９２】
ＲＡＭ３８２６は、画像処理回路３８２５が処理を行うために必要なデータを保持する機能を有する。
【０１９３】
画像処理回路３８２５としては、例えばプロセッサを有する構成とすることができる。例えばＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等の他のマイクロプロセッサを用いることができる。またこれらマイクロプロセッサをＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＦＰＡＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ａｎａｌｏｇ  Ａｒｒａｙ）といったＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）によって実現した構成としてもよい。プロセッサにより種々のプログラムからの命令を解釈し実行することで、各種のデータ処理やプログラム制御を行う。
【０１９４】
＜ホスト＞
ホスト３８１６は、ＣＰＵ３８２７及びタイミングコントローラ３８２８を有する。なお、本明細中において、ホスト３８１６を外部回路と呼ぶ場合がある。
【０１９５】
＜＜タイミングコントローラ＞＞
タイミングコントローラ３８２８は、表示部３８１１の書き換えのタイミングを決定する各種の同期信号が入力される。同期信号としては、例えば水平同期信号、垂直同期信号、及び基準クロック信号等があり、タイミングコントローラ３８２８は、これらの信号を基に走査線駆動回路３８１３、信号線駆動回路３８２２及びタッチセンサ駆動回路３８２３の制御信号を生成する。またタイミングコントローラ３８２８は、タッチセンサ検出回路３８２４が信号を出力するタイミングを規定する信号を生成する機能を有していてもよい。ここで、タイミングコントローラ３８２８は、走査線駆動回路３８１３に出力する信号と、タッチセンサ駆動回路３８２３に出力する信号とに、それぞれ同期させた信号を出力することが好ましい。特に、表示部３８１１のデータを書き換える期間と、タッチセンサ３８１４でセンシングする期間を、それぞれ分けることが好ましい。例えば、１フレーム期間を、表示部３８１１のデータを書き換える期間と、センシングする期間とに分けて表示装置３８００を駆動することができる。また、例えば１フレーム期間中に２以上のセンシングの期間を設けることで、検出感度及び検出精度を高めることが可能になる。
【０１９６】
＜＜ＣＰＵ＞＞
ＣＰＵ３８２７は、命令を実行し、表示装置３８００を統括的に制御するための機能を有する。ＣＰＵ３８２７が実行する命令は、外部から入力される命令、及び内部メモリに格納された命令である。ＣＰＵ３８２７は、タイミングコントローラ３８２８、画像処理回路３８２５を制御する信号を生成する。
【０１９７】
タイミングコントローラ３８２８を、ホスト３８１６に含めることで、ＩＣ３８２０にタイミングコントローラを含める必要がない。そのため、ＩＣの占有面積を小さくすることが可能になる。また、ＩＣの価格を低く抑えることが可能になる。また、複数のＩＣのタイミング制御を１つのタイミングコントローラで行うことが可能になる。上述の構成は、複数のＩＣを有する表示装置３８００には好ましい。
【０１９８】
＜タッチセンサ＞
タッチセンサ３８１４は、被検知体の表示装置３８００への接触、又は近接を検知する複数のセンサ素子を有する。タッチセンサ３８１４に用いることが可能なタッチセンサの方式としては、例えば静電容量方式を適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また投影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点検出が可能となるため好ましい。
【０１９９】
なおこれに限られず、指やスタイラスなどの被検知体の近接、又は接触を検知することのできる様々な方式のセンサをタッチセンサ３８１４に適用することもできる。例えばセンサの方式としては、静電容量方式以外にも、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式など様々な方式を用いることができる。
【０２００】
＜＜タッチセンサの一例＞＞
図１８（Ａ）は、タッチセンサ３８１４の一例として相互容量方式のタッチセンサを用いた場合の構成例を示すブロック図である。なお図１８（Ａ）では、一例として、パルス電圧が与えられる配線ＣＬｘをＸ１乃至Ｘ６の６本の配線、電流の変化を検知する配線ＣＬｙをＹ１乃至Ｙ６の６本の配線として示している。なお、配線の数は、これに限定されない。また図１８（Ａ）は、配線ＣＬｘ及び配線ＣＬｙが重畳すること、又は、配線ＣＬｘ及び配線ＣＬｙが近接して配置されることで形成される容量素子３８２９を図示している。
【０２０１】
タッチセンサ駆動回路３８２３は、一例としては、Ｘ１乃至Ｘ６の配線に順にパルス電圧を印加するための回路である。Ｘ１乃至Ｘ６の配線にパルス電圧が印加されることで、容量素子３８２９を形成する配線ＣＬｘ及び配線ＣＬｙの間に電界が生じる。そしてパルス電圧によって容量素子３８２９に電流が流れる。この電極間に生じる電界が、指やペンなどのタッチによる遮蔽等により変化する。つまり、指やペンなどのタッチなどにより、容量素子３８２９の容量値が変化する。このように、指やペンなどのタッチなどにより、容量値に変化を生じさせることを利用して、被検知体の近接、又は接触を検出することができる。
【０２０２】
タッチセンサ検出回路３８２４は、容量素子３８２９での容量値の変化による、Ｙ１乃至Ｙ６の配線での電流の変化を検出するための回路である。Ｙ１乃至Ｙ６の配線では、被検知体の近接又は接触がないと検出される電流値に変化はないが、検出する被検知体の近接又は接触により容量値が減少する場合には電流値が減少する変化を検出する。なお電流の検出は、電流量の総和を検出してもよい。その場合には、積分回路等を用いて検出を行えばよい。又は、電流のピーク値を検出してもよい。その場合には、電流を電圧に変換して、電圧値のピーク値を検出してもよい。
【０２０３】
次いで図１８（Ｂ）には、図１８（Ａ）で示すタッチセンサ３８１４における入出力波形のタイミングチャートを示す。図１８（Ｂ）では、１フレーム期間で各行列での被検知体の検出を行うものとする。また図１８（Ｂ）では、被検知体を検出しない場合（非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。なおＹ１−Ｙ６の配線については、検出される電流値に対応する電圧値とした波形を示している。なお、表示部３８１１における表示動作のタイミングと、タッチセンサ３８１４のタイミングとは、同期させて動作することが望ましいが、図１８（Ｂ）では、説明を単純にするために表示動作とは同期させていない場合の例を示す。
【０２０４】
Ｘ１乃至Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１乃至Ｙ６の配線での波形が変化する。被検知体の近接又は接触がない場合には、Ｘ１乃至Ｘ６の配線の電圧の変化に応じてＹ１乃至Ｙ６の波形が一様に変化する。一方、被検知体が近接又は接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
【０２０５】
このように、容量値の変化を検出することにより、被検知体の近接又は接触を検知することができる。なお、指やペンなどの被検知体は、タッチセンサや表示装置に接触せず、近接した場合でも、信号が検出される場合がある。
【０２０６】
また、図１８（Ａ）ではタッチセンサとして配線の交差部に容量素子３８２９のみを設けるパッシブマトリクス型のタッチセンサの構成を示したが、トランジスタと容量とを備えたアクティブマトリクス型のタッチセンサとしてもよい。
【０２０７】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０２０８】
（実施の形態４）
本実施の形態では、上述の実施の形態で説明した半導体装置を用いた応用例として、表示パネルに適用する例、該表示パネルを表示モジュールに適用する例、該表示モジュールの応用例、及び電子機器への応用例について、図１９乃至図２１を用いて説明する。
【０２０９】
＜表示パネルへの実装例＞
ソースドライバＩＣとして機能する半導体装置を、表示パネルに適用する例について、図１９（Ａ）、（Ｂ）を用いて説明する。
【０２１０】
図１９（Ａ）の場合には、表示パネルが有する表示部３７１１の周辺にソースドライバ３７１２、及びゲートドライバ３７１２Ａ、３７１２Ｂが設けられ、ソースドライバ３７１２として基板３７１３上に半導体装置を有するソースドライバＩＣ３７１４が実装される例を示している。
【０２１１】
ソースドライバＩＣ３７１４は、異方性導電接着剤、及び異方性導電フィルムを用いて基板３７１３上に実装される。
【０２１２】
なおソースドライバＩＣ３７１４は、ＦＰＣ３７１５を介して、外部回路基板３７１６と接続される。
【０２１３】
図１９（Ｂ）の場合には、表示部３７１１の周辺にソースドライバ３７１２、及びゲートドライバ３７１２Ａ、３７１２Ｂが設けられ、ソースドライバ３７１２としてＦＰＣ３７１５上にソースドライバＩＣ３７１４が実装される例を示している。
【０２１４】
ソースドライバＩＣ３７１４をＦＰＣ３７１５上に実装することで、基板３７１３に表示部３７１１を大きく設けることができ、狭額縁化を達成することができる。
【０２１５】
また、本発明の一態様は、図１９（Ａ）、（Ｂ）に限定せず、図１９（Ａ）、（Ｂ）の表示パネルに、タッチセンサを搭載した構成としてもよい。つまり、実施の形態３で説明した表示装置３８００の構成としてもよい。
【０２１６】
図２０に図１９（Ａ）、（Ｂ）の表示パネルにタッチセンサを搭載した表示パネルを示す。図２０（Ａ）の表示装置は、図１９（Ａ）の表示パネルにタッチセンサを搭載した表示パネルとなっており、表示部３７１１の表示面側にタッチセンサの入力部３７１７を貼り合わせた構成となっている。また、図２０（Ｂ）の表示装置は、図１９（Ｂ）の表示パネルにタッチセンサを搭載した表示パネルとなっており、表示部３７１１の表示面側にタッチセンサの入力部３７１７を貼り合わせた構成となっている。なお、図２０（Ａ）、（Ｂ）では、一部の入力部３７１７を省略して図示している。そのため、表示部３７１１の表示面側に入力部３７１７が図示されていない領域であっても、入力部３７１７が存在するものとする。
【０２１７】
なお、図２０（Ａ）、（Ｂ）の表示パネルが有するソースドライバＩＣ３７１４は、実施の形態３で説明したＩＣ３８２０＿１乃至ＩＣ３８３０＿ｍとすればよい。このような構成にすることによって、タッチセンサの駆動回路とソースドライバと、をまとめて１つのＩＣとして形成することができ、図２０（Ａ）、（Ｂ）は、タッチセンサをインターフェースとして機能する表示パネルとすることができる。
【０２１８】
＜表示モジュールの応用例＞
次いで図１９（Ａ）、（Ｂ）の表示パネルを用いた表示モジュールの応用例について、図２１を用いて説明を行う。
【０２１９】
図２１に示す表示モジュール４０００は、上部カバー４００１と下部カバー４００２との間に、ＦＰＣ４００３に接続されたタッチパネル４００４、ＦＰＣ４００５に接続された表示パネル４００６、フレーム４００９、プリント基板４０１０、バッテリ４０１１を有する。なお、バッテリ４０１１、タッチパネル４００４などは、設けられない場合もある。
【０２２０】
上記図１９（Ａ）、（Ｂ）、図２０（Ａ）、（Ｂ）で説明した表示パネルは、図２１における表示パネル４００６に用いることができる。
【０２２１】
上部カバー４００１及び下部カバー４００２は、タッチパネル４００４及び表示パネル４００６のサイズに合わせて、形状及び／又は寸法を適宜変更することができる。
【０２２２】
タッチパネル４００４は、抵抗膜方式又は静電容量方式のタッチパネルを表示パネル４００６に重畳して用いることができる。表示パネル４００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。又は、表示パネル４００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。又は、表示パネル４００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。この場合、タッチパネル４００４を省略することも可能である。
【０２２３】
フレーム４００９は、表示パネル４００６の保護機能の他、プリント基板４０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。フレーム４００９は、放熱板としての機能を有していてもよい。
【０２２４】
プリント基板４０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ４０１１による電源であってもよい。バッテリ４０１１は、商用電源を用いる場合には、省略可能である。
【０２２５】
表示モジュール４０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０２２６】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０２２７】
（実施の形態５）
ここでは、本発明の一態様の半導体装置を有する表示装置（また電子機器という場合がある。）について説明する。
【０２２８】
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、複写機、ファクシミリ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、医療機器などが挙げられる。これら電子機器の具体例を図２２に示す。
【０２２９】
図２２（Ａ）は携帯型ゲーム機であり、筐体５２０１、筐体５２０２、表示部５２０３、表示部５２０４、マイクロフォン５２０５、スピーカ５２０６、操作キー５２０７、スタイラス５２０８等を有する。本発明の一態様にかかる半導体装置は、携帯型ゲーム機の各種集積回路に用いることができる。なお、図２２（Ａ）に示した携帯型ゲーム機は、２つの表示部５２０３と表示部５２０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０２３０】
図２２（Ｂ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。本発明の一態様にかかる半導体装置は、携帯情報端末の各種集積回路に用いることができる。第１表示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部５６０５により変更が可能である。第１表示部５６０３における映像を、接続部５６０５における第１筐体５６０１と第２筐体５６０２との間の角度に従って、切り替える構成としても良い。また、第１表示部５６０３及び第２表示部５６０４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
【０２３１】
図２２（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２、キーボード５４０３、ポインティングデバイス５４０４等を有する。本発明の一態様にかかる半導体装置は、ノート型パーソナルコンピュータの各種集積回路に用いることができる。
【０２３２】
図２２（Ｄ）はウェアラブル端末の一種であるスマートウォッチであり、筐体５９０１、表示部５９０２、操作ボタン５９０３、操作子５９０４、バンド５９０５などを有する。本発明の一態様にかかる半導体装置は、スマートウォッチの各種集積回路に用いることができる。また、表示部５９０２に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。また、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。あるいは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。また、操作ボタン５９０３にスマートウォッチを起動する電源スイッチ、スマートウォッチのアプリケーションを操作するボタン、音量調整ボタン、又は表示部５９０２を点灯、あるいは消灯するスイッチなどのいずれかを備えることができる。また、図２２（Ｄ）に示したスマートウォッチでは、操作ボタン５９０３の数を２個示しているが、スマートウォッチの有する操作ボタンの数は、これに限定されない。また、操作子５９０４は、スマートウォッチの時刻合わせを行うリューズとして機能する。また、操作子５９０４は、時刻合わせ以外に、スマートウォッチのアプリケーションを操作する入力インターフェースとして、用いるようにしてもよい。なお、図２２（Ｄ）に示したスマートウォッチでは、操作子５９０４を有する構成となっているが、これに限定せず、操作子５９０４を有さない構成であってもよい。
【０２３３】
図２２（Ｅ）はビデオカメラであり、第１筐体５８０１、第２筐体５８０２、表示部５８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。本発明の一態様にかかる半導体装置は、ビデオカメラの各種集積回路に用いることができる。操作キー５８０４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体５８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続部５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接続部５８０６により変更が可能である。表示部５８０３における映像を、接続部５８０６における第１筐体５８０１と第２筐体５８０２との間の角度に従って切り替える構成としてもよい。
【０２３４】
図２２（Ｆ）は乗用車であり、車体５７０１、車輪５７０２、ダッシュボード５７０３、ライト５７０４等を有する。本発明の一態様にかかる表示装置は、乗用車のナビゲーションシステムに用いることができる。
【０２３５】
図２２（Ｇ）にテレビジョン装置の一例を示す。テレビジョン装置は、筐体５００１に表示部５００２が組み込まれている。ここでは、スタンド５００３により筐体５００１を支持した構成を示している。該テレビジョン装置の操作は、筐体５００１が備える操作スイッチや、別体のリモコン操作機５００４により行うことができる。又は、表示部５００２にタッチセンサを備えていてもよく、指等で表示部５００２に触れることで操作してもよい。リモコン操作機５００４は、当該リモコン操作機５００４から出力する情報を表示する表示部を有していてもよい。リモコン操作機５００４が備える操作キー又はタッチパネルにより、チャンネルや音量の操作を行うことができ、表示部５００２に表示される映像を操作することができる。なお、テレビジョン装置は、受信機やモデムなどを備えた構成としてもよい。受信機によって、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２３６】
図２２（Ｈ）は、情報端末の機能を有する携帯電話であり、筐体５５０１、表示部５５０２、マイク５５０３、スピーカ５５０４、操作ボタン５５０５を有する。また、表示部５５０２に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。また、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。あるいは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。また、操作ボタン５５０５に携帯電話を起動する電源スイッチ、携帯電話のアプリケーションを操作するボタン、音量調整ボタン、又は表示部５５０２を点灯、あるいは消灯するスイッチなどのいずれかを備えることができる。また、図２２（Ｈ）に示した携帯電話では、操作ボタン５５０５の数を２個示しているが、携帯電話の有する操作ボタンの数は、これに限定されない。また、図示していないが、図２２（Ｈ）に示した携帯電話は、カメラを有する構成であってもよい。また、図示していないが、図２２（Ｈ）に示した携帯電話は、フラッシュライト、又は照明の用途として発光装置を有する構成であってもよい。また、図示していないが、図２２（Ｈ）に示した携帯電話は、筐体５５０１の内部にセンサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線などを測定する機能を含むもの）を有する構成であってもよい。特に、ジャイロ、加速度センサなどの傾きを検出するセンサを有する検出装置を設けることで、図２２（Ｈ）に示す携帯電話の向き（鉛直方向に対して携帯電話がどの向きに向いているか）を判断して、表示部５５０２の画面表示を、携帯電話の向きに応じて自動的に切り替えるようにすることができる。また、特に、指紋、静脈、虹彩、又は声紋など生体情報を取得するセンサを有する検出装置を設けることで、生体認証機能を有する携帯電話を実現することができる。
【０２３７】
次に、本発明の一態様の半導体装置又は記憶装置を備えることができる表示装置について説明する。一例としては、表示装置は、画素を有する。画素は、例えば、トランジスタや表示素子を有する。又は、表示装置は、画素を駆動する駆動回路を有する。駆動回路は、例えば、トランジスタを有する。例えば、これらのトランジスタとして、他の実施の形態で述べたトランジスタを採用することができる。
【０２３８】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、プラズマディスプレイパネル（ＰＤＰ）、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、又は、量子ドットなどの少なくとも一つを有している。これらの他にも、表示素子、表示装置、発光素子又は発光装置は、電気的又は磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではなく、バックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、又は、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、又は、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤチップを用いる場合、ＬＥＤチップの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体��などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤチップを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤチップが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。また、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子においては、表示素子が封止されている空間（例えば、表示素子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳなどが水分によって動きにくくなることや、劣化しやすくなることを防止することができる。
【０２３９】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０２４０】
（実施の形態６）
ここでは、実施の形態５で説明した表示装置とは別の、本発明の一態様の半導体装置を有する表示装置について説明する。
【０２４１】
図２３（Ａ）はデジタルサイネージ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｇｅ：電子看板）であり、筐体６０００、表示部６００１、スピーカ６００３などを有することができる。
【０２４２】
図２３（Ｂ）は円柱状の柱に取り付けられたデジタルサイネージであり、筐体６０００、表示部６００１などを有することができる。特に、表示部６００１に可撓性の有する基材を適用することによって、取り付ける柱の形状によらず、取り付けることができる場合がある。
【０２４３】
図２３に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、表示装置機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器の場合は、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、又は、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動又は手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図２３に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
【０２４４】
（実施の形態７）
本実施の形態では、開示する発明の一態様に係るトランジスタについて説明する。
【０２４５】
なお、本発明の一態様に係るトランジスタは、実施の形態８で説明するｎｃ−ＯＳ又はＣＡＡＣ−ＯＳを有することが好ましい。
【０２４６】
＜トランジスタの構成例１＞
以下では、本発明の一態様に係るトランジスタの一例について説明する。図２４（Ａ）、図２４（Ｂ）、及び図２４（Ｃ）は、本発明の一態様に係るトランジスタの上面図及び断面図である。図２４（Ａ）は上面図であり、図２４（Ｂ）は、図２４（Ａ）に示す一点鎖線Ｘ１−Ｘ２、図２４（Ｃ）は、一点鎖線Ｙ１−Ｙ２に対応する断面図である。なお、図２４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０２４７】
トランジスタ１２００ａは、ゲート電極として機能する導電体１２０５、及び導電体１２６０と、ゲート絶縁層として機能する絶縁体１２２０、絶縁体１２２２、絶縁体１２２４と、及び絶縁体１２５０と、チャネルが形成される領域を有する金属酸化物１２３０と、ソース又はドレインの一方として機能する導電体１２４０ａ及び導電体１２４１ａと、ソース又はドレインの他方として機能する導電体１２４０ｂ及び導電体１２４１ｂと、絶縁体１２１４と、絶縁体１２１６と、絶縁体１２７０と、過剰酸素を有する絶縁体１２８０と、を有する。
【０２４８】
また、金属酸化物１２３０は、金属酸化物１２３０ａと、金属酸化物１２３０ａ上の金属酸化物１２３０ｂと、金属酸化物１２３０ｂ上の金属酸化物１２３０ｃと、を有する。なお、トランジスタ１２００ａをオンさせると、主として金属酸化物１２３０ｂに電流が流れる（チャネルが形成される）。一方、金属酸化物１２３０ａ及び金属酸化物１２３０ｃは、金属酸化物１２３０ｂとの界面近傍（混合領域となっている場合もある）は電流が流れる場合があるものの、その他の領域は絶縁体として機能する場合がある。
【０２４９】
＜＜層間絶縁膜、保護絶縁膜＞＞
絶縁体１２１４は、酸素や水素に対してバリア性を有する材料を用いるのが好ましい。例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを絶縁体１２１４に用いることができる。また、例えば、絶縁体１２１４に、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。特に、酸化アルミニウムは、酸素と、トランジスタの電気特性の変動要因となる水素、水分などの不純物と、に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ１２００ａへの混入を防止することができる。また、トランジスタ１２００ａを構成する金属酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ１２００ａに対する保護膜として用いることに適している。
【０２５０】
絶縁体１２１６は、絶縁体１２１４上に設けられる。絶縁体１２１６には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどの材料を用いることができる。
【０２５１】
絶縁体１２２０、及び絶縁体１２２４は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体であることが好ましい。特に、絶縁体１２２４として過剰酸素を含む（化学量論的組成よりも過剰に酸素を含む）絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を、トランジスタ１２００ａを構成する金属酸化物に接して設けることにより、金属酸化物中の酸素欠損を補償することができる。なお、絶縁体１２２２と絶縁体１２２４とは、必ずしも同じ材料を用いて形成しなくともよい。
【０２５２】
絶縁体１２２２は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層又は積層で用いることが好ましい。又はこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
【０２５３】
なお、絶縁体１２２２が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【０２５４】
絶縁体１２２０及び絶縁体１２２４の間に、ｈｉｇｈ−ｋ材料を含む絶縁体１２２２を有することで、特定の条件で絶縁体１２２２が電子を捕獲し、しきい値電圧を増大させることができる。つまり、絶縁体１２２２が負に帯電する場合がある。
【０２５５】
例えば、絶縁体１２２０、及び絶縁体１２２４に、酸化シリコンを用い、絶縁体１２２２に、酸化ハフニウム、酸化アルミニウム、酸化タンタルのような電子捕獲準位の多い材料を用いた場合、半導体装置の使用温度、あるいは保管温度よりも高い温度（例えば、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、導電体１２０５の電位をソース電極やドレイン電極の電位より高い状態を、１０ミリ秒以上、代表的には１分以上維持することで、トランジスタ１２００ａを構成する金属酸化物から導電体１２０５に向かって、電子が移動する。この時、移動する電子の一部が、絶縁体１２２２の電子捕獲準位に捕獲される。
【０２５６】
絶縁体１２２２の電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、しきい値電圧がプラス側にシフトする。なお、導電体１２０５の電圧の制御によって電子の捕獲する量を制御することができ、それに伴ってしきい値電圧を制御することができる。当該構成を有することで、トランジスタ１２００ａは、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
【０２５７】
また、電子を捕獲する処理は、トランジスタの作製過程におこなえばよい。例えば、トランジスタのソース導電体あるいはドレイン導電体に接続する導電体の形成後、あるいは、前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、パッケージ後等、工場出荷前のいずれかの段階で行うとよい。いずれの場合にも、その後に１２５℃以上の温度に１時間以上さらされないことが好ましい。
【０２５８】
なお、絶縁体１２２０と絶縁体１２２４とを酸化シリコン、絶縁体１２２２を酸化ハフニウムで構成する場合、絶縁体１２２０及び絶縁体１２２４は、化学的気相成長法（ＣＶＤ法、原子層堆積（ＡＬＤ）法を含む）で形成し、絶縁体１２２２は、スパッタリング法で形成してもよい。なお、絶縁体１２２２の形成に、スパッタリング法を用いることで、絶縁体１２２２が低温で結晶化しやすく、生じる固定電荷量が大きい場合がある。
【０２５９】
また、絶縁体１２２０、絶縁体１２２２、絶縁体１２２４の膜厚を適宜調整することで、しきい値電圧を制御することができる。絶縁体１２２０、絶縁体１２２２、絶縁体１２２４の材料と膜厚としては、好ましくは、それぞれ酸化窒化シリコン１０ｎｍ、酸化アルミニウム２０ｎｍ、酸化窒化シリコン３０ｎｍとするのがよい。より好ましくは、酸化窒化シリコン５ｎｍ、酸化アルミニウム５ｎｍ、酸化窒化シリコン５ｎｍとするのがよい。
【０２６０】
また、絶縁体１２２２には、酸素や水素に対してバリア性のある材料を用いることが好ましい。このような材料を用いて形成した場合、トランジスタ１２００ａを構成する金属酸化物からの酸素の放出や、外部からの水素等の不純物の混入を防ぐことができる。
【０２６１】
絶縁体１２５０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層又は積層で用いることができる。又はこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
【０２６２】
また、絶縁体１２５０として、絶縁体１２２４と同様に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を金属酸化物１２３０に接して設けることにより、金属酸化物１２３０中の酸素欠損を低減することができる。
【０２６３】
また、絶縁体１２５０は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの、酸素や水素に対してバリア性のある絶縁膜を用いることができる。このような材料を用いて形成した場合、金属酸化物１２３０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
【０２６４】
なお、絶縁体１２５０は、絶縁体１２２０、絶縁体１２２２、及び絶縁体１２２４と同様の積層構造を有していてもよい。絶縁体１２５０が、電子捕獲準位に必要な量の電子を捕獲させた絶縁体を有することで、トランジスタ１２００ａは、しきい値電圧をプラス側にシフトすることができる。当該構成を有することで、トランジスタ１２００ａは、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
【０２６５】
また、図２４に示すトランジスタにおいて、金属酸化物１２３０と導電体１２６０の間に、絶縁体１２５０の他にバリア膜を設けてもよい。もしくは、金属酸化物１２３０ｃにバリア性があるものを用いてもよい。
【０２６６】
例えば、過剰酸素を含む絶縁膜を金属酸化物１２３０に接して設け、さらにバリア膜で包み込むことで、金属酸化物を化学量論比組成とほぼ一致するような状態、又は化学量論的組成より酸素が多い過飽和の状態とすることができる。また、金属酸化物１２３０への水素等の不純物の侵入を防ぐことができる。
【０２６７】
絶縁体１２７０は、導電体１２６０を覆うように設けてもよい。絶縁体１２８０に酸素が脱離する酸化物材料を用いる場合、導電体１２６０が、脱離した酸素により酸化することを防止するため、絶縁体１２７０は、酸素に対してバリア性を有する材料を用いる。
【０２６８】
例えば、絶縁体１２７０には、酸化アルミニウムなどの金属酸化物を用いることができる。また絶縁体１２７０は、導電体１２６０の酸化を防止する程度に設けられていればよい。例えば、絶縁体１２７０の膜厚は、１ｎｍ以上１０ｎｍ以下、好ましくは３ｎｍ以上７ｎｍ以下として設ける。
【０２６９】
従って、導電体１２６０の酸化を抑制し、絶縁体１２８０から、脱離した酸素を効率的に金属酸化物１２３０へと供給することができる。
【０２７０】
＜＜金属酸化物＞＞
金属酸化物１２３０ａ、金属酸化物１２３０ｂ、及び金属酸化物１２３０ｃは、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）等の金属酸化物で形成される。また、金属酸化物１２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
【０２７１】
以下に、本発明に係る金属酸化物１２３０について説明する。
【０２７２】
金属酸化物１２３０に用いる金属酸化物としては、少なくともインジウム又は亜鉛を含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム又はスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種が含まれていてもよい。
【０２７３】
ここで、金属酸化物が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム又はスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０２７４】
まず、図２７（Ａ）、図２７（Ｂ）、及び図２７（Ｃ）を用いて、本発明に係る金属酸化物が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図２７には、酸素の原子数比については記載しない。また、金属酸化物が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、及び［Ｚｎ］とする。
【０２７５】
図２７（Ａ）、図２７（Ｂ）、及び図２７（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（αは−１以上１以下の実数）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
【０２７６】
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（βは０以上の実数）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
【０２７７】
また、図２７に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比又はその近傍値の金属酸化物は、スピネル型の結晶構造をとりやすい。
【０２７８】
図２７（Ａ）及び図２７（Ｂ）では、本発明の一態様の金属酸化物が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
【０２７９】
一例として、図２８に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ４の結晶構造を示す。また、図２８は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。なお、図２８に示すＭ、Ｚｎ、酸素を有する層（以下、（Ｍ，Ｚｎ）層）における金属元素は、元素Ｍ又は亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。
【０２８０】
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図２８に示すように、インジウム、及び酸素を有する層（以下、Ｉｎ層）が１に対し、元素Ｍ、亜鉛、及び酸素を有する（Ｍ，Ｚｎ）層が２となる。
【０２８１】
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
【０２８２】
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の金属酸化物は、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］及び［Ｍ］に対し［Ｚｎ］が大きくなると、金属酸化物が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が増加する。
【０２８３】
ただし、金属酸化物中において、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が非整数である場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造とが混在する層状構造となる場合がある。
【０２８４】
例えば、金属酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
【０２８５】
また、金属酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。金属酸化物中に複数の相が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場合がある。
【０２８６】
また、インジウムの含有率を高くすることで、金属酸化物のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する金属酸化物では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い金属酸化物はインジウムの含有率が低い金属酸化物と比較してキャリア移動度が高くなるためである。
【０２８７】
一方、金属酸化物中のインジウム及び亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、及びその近傍値である原子数比（例えば図２７（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
【０２８８】
従って、本発明の一態様に係る金属酸化物は、キャリア移動度が高く、かつ、粒界が少ない層状構造となりやすい、図２７（Ａ）の領域Ａで示される原子数比を有することが好ましい。
【０２８９】
また、図２７（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、及びその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する金属酸化物は、特に、結晶性が高く、キャリア移動度も高い優れた金属酸化物である。
【０２９０】
なお、金属酸化物が、層状構造を形成する条件は、原子数比によって一義的に定まらない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、図示する領域は、金属酸化物が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
【０２９１】
続いて、上記金属酸化物をトランジスタに用いる場合について説明する。
【０２９２】
なお、上記金属酸化物をトランジスタに用いることで、粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０２９３】
また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。例えば、金属酸化物は、キャリア密度が８×１０１１ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
【０２９４】
なお、高純度真性又は実質的に高純度真性である金属酸化物は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性又は実質的に高純度真性である金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０２９５】
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【０２９６】
従って、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０２９７】
ここで、金属酸化物中における各不純物の影響について説明する。
【０２９８】
金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度と、金属酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２９９】
また、金属酸化物にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０３００】
また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該金属酸化物において、窒素はできる限り低減されていることが好ましい、例えば、金属酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０３０１】
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０３０２】
不純物が十分に低減された金属酸化物をトランジスタのチャネル領域に用いることで、安定した電気特性を付与することができる。
【０３０３】
続いて、該金属酸化物を２層構造、又は３層構造とした場合について述べる。金属酸化物Ｓ１、金属酸化物Ｓ２、及び金属酸化物Ｓ３の積層構造に接する絶縁体のバンド図と、金属酸化物Ｓ１及び金属酸化物Ｓ２の積層構造にに接する絶縁体のバンド図、金属酸化物Ｓ２及び金属酸化物Ｓ３の積層構造に接する絶縁体のバンド図と、について、図２９を用いて説明する。
【０３０４】
図２９（Ａ）は、絶縁体Ｉ１、金属酸化物Ｓ１、金属酸化物Ｓ２、金属酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図２９（Ｂ）は、絶縁体Ｉ１、金属酸化物Ｓ２、金属酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図２９（Ｃ）は、絶縁体Ｉ１、金属酸化物Ｓ１、金属酸化物Ｓ２、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、金属酸化物Ｓ１、金属酸化物Ｓ２、金属酸化物Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
【０３０５】
金属酸化物Ｓ１、金属酸化物Ｓ３は、金属酸化物Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、金属酸化物Ｓ２の伝導帯下端のエネルギー準位と、金属酸化物Ｓ１、金属酸化物Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、又は０．５ｅＶ以上、かつ２ｅＶ以下、又は１ｅＶ以下であることが好ましい。すなわち、金属酸化物Ｓ１、金属酸化物Ｓ３の電子親和力と、金属酸化物Ｓ２の電子親和力との差が、０．１５ｅＶ以上、又は０．５ｅＶ以上、かつ２ｅＶ以下、又は１ｅＶ以下であることが好ましい。
【０３０６】
図２９（Ａ）、図２９（Ｂ）、及び図２９（Ｃ）に示すように、金属酸化物Ｓ１、金属酸化物Ｓ２、金属酸化物Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化又は連続接合するともいうことができる。このようなバンド図を有するためには、金属酸化物Ｓ１と金属酸化物Ｓ２との界面、又は金属酸化物Ｓ２と金属酸化物Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
【０３０７】
具体的には、金属酸化物Ｓ１と金属酸化物Ｓ２、金属酸化物Ｓ２と金属酸化物Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物の場合、金属酸化物Ｓ１、金属酸化物Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０３０８】
このとき、キャリアの主たる経路は金属酸化物Ｓ２となる。金属酸化物Ｓ１と金属酸化物Ｓ２との界面、及び金属酸化物Ｓ２と金属酸化物Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
【０３０９】
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。金属酸化物Ｓ１、金属酸化物Ｓ３を設けることにより、トラップ準位を金属酸化物Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
【０３１０】
金属酸化物Ｓ１、金属酸化物Ｓ３は、金属酸化物Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、金属酸化物Ｓ２、金属酸化物Ｓ２と金属酸化物Ｓ１との界面、及び金属酸化物Ｓ２と金属酸化物Ｓ３との界面が、主にチャネル領域として機能する。例えば、金属酸化物Ｓ１、金属酸化物Ｓ３には、図２７（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の金属酸化物を用いればよい。なお、図２７（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、又はその近傍値である原子数比を示している。
【０３１１】
特に、金属酸化物Ｓ２に領域Ａで示される原子数比の金属酸化物を用いる場合、金属酸化物Ｓ１及び金属酸化物Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である金属酸化物を用いることが好ましい。また、金属酸化物Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である金属酸化物を用いることが好適である。
【０３１２】
＜＜ソース電極、ドレイン電極＞＞
導電体１２４０ａ、及び導電体１２４１ａと、導電体１２４０ｂ、及び導電体１２４１ｂとは、一方がソース電極として機能し、他方がドレイン電極として機能する。
【０３１３】
導電体１２４０ａ、導電体１２４１ａと、導電体１２４０ｂ、及び導電体１２４１ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、又はタングステンなどの金属、又はこれを主成分とする合金を用いることができる。また、図では２層構造を示したが、単層構造又は３層以上の積層構造としてもよい。
【０３１４】
例えば、導電体１２４１ａ、及び導電体１２４１ｂにアルミニウム膜を用いて、導電体１２４０ａ及び導電体１２４０ｂに、チタン膜を積層するとよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
【０３１５】
また、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
【０３１６】
＜＜ゲート電極＞＞
ゲート電極として機能する導電体１２０５ａ、及び導電体１２０５ｂについて説明する。図２４では、導電体１２０５ａ、及び導電体１２０５ｂの２層構造を示したが、当該構成に限定されず、単層でも３層以上の積層構造でもよい。例えば、導電体１２０５ａとして、水素に対するバリア性を有する導電体として、窒化タンタル等を用い、導電体１２０５ｂとして、導電性が高いタングステンを積層するとよい。当該組み合わせを用いることで、配線としての導電性を保持したまま、金属酸化物１２３０への水素の拡散を抑制することができる。
【０３１７】
また、ゲート電極として機能する導電体１２６０ａ、及び導電体１２６０ｂは、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、又は上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一又は複数から選択された金属を用いてもよい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイドを用いてもよい。
【０３１８】
例えば、導電体１２６０ａにアルミニウムを用い、導電体１２６０ｂにチタン膜を積層する二層構造とするとよい。また、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜又は窒化タングステン膜上にタングステン膜を積層する二層構造としてもよい。
【０３１９】
また、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一又は複数の金属を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【０３２０】
また、導電体１２６０は、インジウム錫酸化物、酸化タングステンを含むインジウム金属酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
【０３２１】
＜＜ｓ−ｃｈａｎｎｅｌ構造＞＞
また、図２４（Ｃ）に示すように、トランジスタ１２００ａは、金属酸化物１２３０ｂの側面を導電体１２６０で囲んでいる構造を有している。本明細書では、このように、チャネルが形成される領域をゲート電極の電界によって電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶ。この構造をとることで、導電体１２６０の電界によって、金属酸化物１２３０を電気的に取り囲むことができ、金属酸化物１２３０ｂの全体（バルク）にチャネルを形成することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、オン電流を高くすることができる。また、チャネルが形成される領域に全周から電圧が印加されるため、リーク電流が抑制されたトランジスタを提供することができる。
【０３２２】
ｓ−ｃｈａｎｎｅｌ構造は、高いオン電流が得られるため、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）など微細化されたトランジスタが要求される半導体装置に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。
【０３２３】
＜トランジスタの構成例２＞
図２５にトランジスタ１２００ａとは別のトランジスタの構造の一例を示す。図２５（Ａ）はトランジスタ１２００ｂの上面を示す。また、図２５（Ｂ）は、図２５（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図２５（Ｃ）はＹ１−Ｙ２に対応する断面図である。
【０３２４】
なお、図２５に示すトランジスタ１２００ｂにおいて、図２４に示したトランジスタ１２００ａを構成する構造と同機能を有する構造には、同符号を付記する。
【０３２５】
図２５に示す構造は、絶縁体１２８０に形成された開口部に、金属酸化物１２３０ｃ、絶縁体１２５０、導電体１２６０を形成されている。また、導電体１２４０ａ、導電体１２４０ｂ、導電体１２４１ａ、及び導電体１２４１ｂの端部と、絶縁体１２８０に形成された開口部の端部が一致している。さらに、導電体１２４０ａ、導電体１２４０ｂ、導電体１２４１ａ、及び導電体１２４１ｂの端部が、金属酸化物１２３０の端部の一部と一致している。従って、導電体１２４０ａ、導電体１２４０ｂ、導電体１２４１ａ、及び導電体１２４１ｂは、金属酸化物１２３０又は絶縁体１２８０の開口部と、同時に整形することができる。そのため、マスク及び工程を削減することができる。また、歩留まりや生産性を向上させることができる。
【０３２６】
さらに、図２５に示すトランジスタ１２００ｂは、導電体１２４０ａ、導電体１２４０ｂ、導電体１２４１ａ、及び導電体１２４１ｂと、導電体１２６０と、がほとんど重ならない構造を有するため、導電体１２６０にかかる寄生容量を小さくすることができる。即ち、動作周波数が高いトランジスタ１２００ｂを提供することができる。
【０３２７】
＜トランジスタの構成例３＞
図２６には、トランジスタ１２００ａ及びトランジスタ１２００ｂとは別のトランジスタの構造の一例を示す。図２６（Ａ）はトランジスタ１２００ｃの上面を示す。なお、図の明瞭化のため、図２６（Ａ）において一部の膜は省略されている。また、図２６（Ｂ）は、図２６（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図２６（Ｃ）はＹ１−Ｙ２に対応する断面図である。
【０３２８】
なお、図２６に示すトランジスタ１２００ｃにおいて、図２４に示したトランジスタ１２００ａを構成する構造と同機能を有する構造には、同符号を付記する。
【０３２９】
図２６に示す構造は、金属酸化物１２３０に、ソース領域又はドレイン領域の一方として機能する領域１２４５ａ、及びソース領域又はドレイン領域の他方として機能する領域１２４５ｂとが設けられている。当該領域は、導電体１２６０をマスクとしてホウ素、リン、アルゴンなどの不純物を金属酸化物１２３０に添加することによって形成することができる。また、絶縁体１２８０を窒化珪素膜などの水素を含む絶縁体とすることで、水素を金属酸化物１２３０の一部に拡散させることで形成することができる。そのため、マスク又は工程を削減することができる。また、歩留まりや生産性を向上させることができる。
【０３３０】
＜トランジスタの構成例４＞
図３０（Ａ）乃至図３０（Ｄ）は、トランジスタ１４００の上面図及び断面図である。図３０（Ａ）は、トランジスタ１４００の上面図であり、図３０（Ｂ）は図３０（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図であり、図３０（Ｃ）は一点鎖線Ａ３−Ａ４に対応する断面図である。なお、一点鎖線Ａ１−Ａ２をチャネル長方向、一点鎖線Ａ３−Ａ４をチャネル幅方向という場合がある。なお、トランジスタ１４００もトランジスタ１２００ａ等と同様に、ｓ−ｃｈａｎｎｅｌ構造のトランジスタである。
【０３３１】
トランジスタ１４００は、基板１４５０と、基板１４５０上の絶縁体１４０１と、絶縁体１４０１上の導電体１４１４と、導電体１４１４を覆うように形成された絶縁体１４０２と、絶縁体１４０２上の絶縁体１４０３と、絶縁体１４０３上の絶縁体１４０４と、絶縁体１４０４上に、金属酸化物１４３１、金属酸化物１４３２、金属酸化物１４３３の順で形成された積層（まとめて金属酸化物１４３０と表記する場合がある。）と、金属酸化物１４３３上の絶縁体１４０６と、絶縁体１４０６上の導電体１４１２と、導電体１４１２の側面上の絶縁体１４０９と、絶縁体１４０４と金属酸化物１４３３と絶縁体１４０９と導電体１４１２とを覆うように形成された絶縁体１４０７と、絶縁体１４０７上の絶縁体１４０８と、を有する。
【０３３２】
絶縁体１４０６及び導電体１４１２は、少なくとも一部が導電体１４１４及び金属酸化物１４３２と重なる。導電体１４１２のチャネル長方向の側面端部と絶縁体１４０６のチャネル長方向の側面端部は概略一致していることが好ましい。ここで、絶縁体１４０６はトランジスタ１４００のゲート絶縁体として機能し、導電体１４１２はトランジスタ１４００のゲート電極として機能し、絶縁体１４０９はトランジスタ１４００のサイドウォール絶縁体として機能する。
【０３３３】
金属酸化物１４３２は、金属酸化物１４３３及び絶縁体１４０６を介して導電体１４１２と重なる領域を有する。金属酸化物１４３１の外周が金属酸化物１４３２の外周と概略一致し、金属酸化物１４３３の外周が金属酸化物１４３１及び金属酸化物１４３２の外周よりも外側に位置することが好ましい。ここでは、金属酸化物１４３３の外周が金属酸化物１４３１の外周よりも外側に位置する形状となっているが、本実施の形態に示すトランジスタはこれに限られるものではない。例えば、金属酸化物１４３１の外周が金属酸化物１４３３の外周より外側に位置してもよいし、金属酸化物１４３１の側面端部と、金属酸化物１４３３の側面端部とが概略一致する形状としてもよい。
【０３３４】
＜＜基板＞＞
基板１４５０としては、例えば、絶縁体基板、半導体基板又は導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、又は炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。又は、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体又は半導体が設けられた基板、半導体基板に導電体又は絶縁体が設けられた基板、導電体基板に半導体又は絶縁体が設けられた基板などがある。又は、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０３３５】
また、基板１４５０として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１４５０に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板１４５０として、繊維を編みこんだシート、フィルム又は箔などを用いてもよい。また、基板１４５０が伸縮性を有してもよい。また、基板１４５０は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。又は、元の形状に戻らない性質を有してもよい。基板１４５０の厚さは、例えば、５μｍ以上かつ７００μｍ以下、好ましくは１０μｍ以上かつ５００μｍ以下、さらに好ましくは１５μｍ以上かつ３００μｍ以下とする。基板１４５０を薄くすると、半導体装置を軽量化することができる。また、基板１４５０を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板１４５０上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
【０３３６】
可とう性基板である基板１４５０としては、例えば、金属、合金、樹脂もしくはガラス、又はそれらの繊維などを用いることができる。可とう性基板である基板１４５０は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板１４５０としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、又は１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリル、ポリテトラフルオロエチレン（ＰＴＦＥ）などがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板１４５０として好適である。
【０３３７】
＜＜下地絶縁体＞＞
絶縁体１４０１は、基板１４５０と導電体１４１４を電気的に分離させる機能を有する。
【０３３８】
絶縁体１４０１又は絶縁体１４０２は、単層構造又は積層構造の絶縁体で形成される。絶縁体を構成する材料には、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどがある。
【０３３９】
また、絶縁体１４０２として、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化シリコンを用いてもよい。
【０３４０】
また、絶縁体１４０２を成膜した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた平坦化処理を行ってもよい。
【０３４１】
絶縁体１４０４は、酸化物を含むことが好ましい。特に加熱により一部の酸素が脱離する酸化物材料を含むことが好ましい。好適には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、加熱により一部の酸素が脱離する。絶縁体１４０４から脱離した酸素は金属酸化物１４３０に供給され、金属酸化物１４３０の酸素欠損を低減することが可能となる。その結果、トランジスタの電気特性の変動を抑制し、信頼性を高めることができる。
【０３４２】
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、例えば、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上かつ７００℃以下、又は１００℃以上かつ５００℃以下の範囲が好ましい。
【０３４３】
絶縁体１４０４は、金属酸化物１４３０に酸素を供給することができる酸化物を含むことが好ましい。例えば、酸化シリコン又は酸化窒化シリコンを含む材料を用いることが好ましい。
【０３４４】
又は、絶縁体１４０４として、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いてもよい。
【０３４５】
絶縁体１４０４に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁体１４０４の成膜を行えばよい。又は、成膜後の絶縁体１４０４に酸素を導入して酸素を過剰に含有する領域を形成してもよく、双方の手段を組み合わせてもよい。
【０３４６】
例えば、成膜後の絶縁体１４０４に、酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
【０３４７】
酸素導入方法には、酸素を含むガスを用いることができる。酸素を含むガスとしては、例えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。又は、水素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよい。
【０３４８】
また、絶縁体１４０４を成膜した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた平坦化処理を行ってもよい。
【０３４９】
絶縁体１４０３は、絶縁体１４０４に含まれる酸素が、導電体１４１４に含まれる金属と結びつき、絶縁体１４０４に含まれる酸素が減少することを防ぐパッシベーション機能を有する。
【０３５０】
絶縁体１４０３は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁体１４０３を設けることで、金属酸化物１４３０からの酸素の外部への拡散と、外部から金属酸化物１４３０への水素、水等の入り込みを防ぐことができる。
【０３５１】
絶縁体１４０３としては、例えば、窒化物絶縁体を用いることができる。該窒化物絶縁体としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁体の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁体を設けてもよい。酸化物絶縁体としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０３５２】
トランジスタ１４００は、電荷捕獲層に電子を注入することで、しきい値電圧を制御することが可能になる。電荷捕獲層は、絶縁体１４０２又は絶縁体１４０３に設けることが好ましい。例えば、絶縁体１４０３を酸化ハフニウム、酸化アルミニウム、酸化タンタル、アルミニウムシリケート等で形成することで、電荷捕獲層として機能させることができる。
【０３５３】
＜＜ゲート電極＞＞
導電体１４１２は、第１のゲート電極として機能する。また、導電体１４１２は、複数の導電体が重なった積層構造としてもよい。また、ゲート電極の導電体１４１４は第２のゲート電極として機能する。
【０３５４】
導電体１４１２及び導電体１４１４として、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ストロンチウム（Ｓｒ）の低抵抗材料からなる単体、合金、又はこれらを主成分とする化合物を含む導電体の単層又は積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する機能を持つので好ましい。
【０３５５】
また、導電体１４１２又は導電体１４１４として、金属酸化物１４３１乃至金属酸化物１４３３のいずれか一を用いてもよい。この場合、金属酸化物１４３１乃至金属酸化物１４３３を導電体として機能させるため、別途工程を行う必要がある。具体的には、導電体１４１２又は導電体１４１４として、金属酸化物１４３１乃至金属酸化物１４３３のいずれか一を形成し、絶縁体１４０７として窒化シリコンを、ＣＶＤ法など水素を含むプラズマを用いて成膜することによって、金属酸化物１４３１乃至金属酸化物１４３３の抵抗を下げることができる。これにより、金属酸化物１４３１乃至金属酸化物１４３３のいずれか一を導電体として、導電体１４１２又は導電体１４１４に用いることができる。
【０３５６】
＜＜金属酸化物＞＞
金属酸化物１４３１の詳細は、図２４に示す金属酸化物１２３０ａの記載を参照すればよい。また、金属酸化物１４３２の詳細は、図２４に示す金属酸化物１２３０ｂの記載を参照すればよい。また、金属酸化物１４３３の詳細は、図２４に示す金属酸化物１２３０ｃの記載を参照すればよい。
【０３５７】
＜＜低抵抗領域＞＞
図３０（Ｄ）に図３０（Ｂ）の部分拡大図を示す。図３０（Ｄ）に示すように、金属酸化物１４３０には、領域１４６１ａ、１４６１ｂ、１４６１ｃ、１４６１ｄ及び１４６１ｅが形成されている。領域１４６１ｂ乃至領域１４６１ｅは、領域１４６１ａと比較してドーパントの濃度が高く、低抵抗化されている。さらに、領域１４６１ｂ及び領域１４６１ｃは、領域１４６１ｄ及び領域１４６１ｅと比較して水素の濃度が高く、より低抵抗化されている。例えば、領域１４６１ａは、領域１４６１ｂ又は領域１４６１ｃのドーパントの最大濃度に対して、５％以下の濃度の領域、２％以下の濃度の領域、又は１％以下の濃度の領域とすればよい。なお、ドーパントを、ドナー、アクセプター、不純物又は元素と言い換えてもよい。
【０３５８】
図３０（Ｄ）に示すように、金属酸化物１４３０において、領域１４６１ａは導電体１４１２と概ね重なる領域であり、領域１４６１ｂ、領域１４６１ｃ、領域１４６１ｄ及び領域１４６１ｅは、領域１４６１ａを除いた領域である。領域１４６１ｂ及び領域１４６１ｃにおいては、金属酸化物１４３３の上面が絶縁体１４０７と接する。領域１４６１ｄ及び領域１４６１ｅにおいては、金属酸化物１４３３の上面が絶縁体１４０９又は絶縁体１４０６と接する。つまり、図３０（Ｄ）に示すように、領域１４６１ｂと領域１４６１ｄの境界は、絶縁体１４０７と絶縁体１４０９の側面端部の境界と重なる部分である。領域１４６１ｃと領域１４６１ｅの境界についても同様である。ここで、領域１４６１ｄ及び領域１４６１ｅの一部が、金属酸化物１４３２の導電体１４１２と重なる領域（チャネル形成領域）の一部と重なることが好ましい。例えば、領域１４６１ｄ及び領域１４６１ｅのチャネル長方向の側面端部は、導電体１４１２の側面端部より距離ｄだけ導電体１４１２の内側に位置することが好ましい。このとき、絶縁体１４０６の膜厚ｔ４０６及び距離ｄは、０．２５ｔ４０６＜ｄ＜ｔ４０６を満たすことが好ましい。
【０３５９】
このように、金属酸化物１４３０の導電体１４１２と重なる領域の一部に領域１４６１ｄ及び領域１４６１ｅが形成される。これにより、トランジスタ１４００のチャネル形成領域と低抵抗化された領域１４６１ｄ及び領域１４６１ｅが接し、領域１４６１ｄ及び領域１４６１ｅと、領域１４６１ａとの間に、高抵抗のオフセット領域が形成されないため、トランジスタ１４００のオン電流を増大させることができる。さらに、領域１４６１ｄ及び領域１４６１ｅのチャネル長方向の側面端部が上記の範囲を満たして形成されることで、領域１４６１ｄ及び領域１４６１ｅがチャネル形成領域に対して深く形成されすぎて常に導通状態になってしまうことも防ぐことができる。
【０３６０】
領域１４６１ｂ、領域１４６１ｃ、領域１４６１ｄ及び領域１４６１ｅは、イオン注入法などのイオンドーピング処理により形成される。このため、図３０（Ｄ）に示すように、領域１４６１ｄ及び領域１４６１ｅのチャネル長方向の側面端部の位置が、金属酸化物１４３３上面から深くなるにしたがって、金属酸化物１４３０のチャネル長方向の側面端部側にシフトする場合がある。このとき、距離ｄは、最も導電体１４１２の内側の近くに位置する、領域１４６１ｄ及び領域１４６１ｅのチャネル長方向の側面端部と導電体１４１２のチャネル長方向の側面端部との距離とする。
【０３６１】
この場合、例えば、金属酸化物１４３１中に形成される領域１４６１ｄ及び領域１４６１ｅが導電体１４１２と重なる領域に形成されない場合がある。この場合、金属酸化物１４３１又は金属酸化物１４３２に形成される領域１４６１ｄ及び領域１４６１ｅの少なくとも一部が導電体１４１２と重なる領域に形成されることが好ましい。
【０３６２】
また、金属酸化物１４３１、金属酸化物１４３２及び金属酸化物１４３３の絶縁体１４０７との界面近傍に低抵抗領域１４５１及び低抵抗領域１４５２が形成されることが好ましい。低抵抗領域１４５１及び低抵抗領域１４５２は、絶縁体１４０７に含まれる元素の少なくとも一が含まれる。低抵抗領域１４５１及び低抵抗領域１４５２の一部が、金属酸化物１４３２の導電体１４１２と重なる領域（チャネル形成領域）と概略接するか、当該領域の一部と重なることが好ましい。
【０３６３】
また、金属酸化物１４３３は絶縁体１４０７と接する領域が大きいため、低抵抗領域１４５１及び低抵抗領域１４５２は金属酸化物１４３３に形成されやすい。金属酸化物１４３３における低抵抗領域１４５１と低抵抗領域１４５２は、金属酸化物１４３３の低抵抗領域１４５１及び低抵抗領域１４５２ではない領域（例えば、金属酸化物１４３３の導電体１４１２と重なる領域）より、絶縁体１４０７に含まれる元素の濃度が高い。
【０３６４】
領域１４６１ｂ中に低抵抗領域１４５１が形成され、領域１４６１ｃ中に低抵抗領域１４５２が形成される。金属酸化物１４３０の理想的な構造は、例えば、添加元素の濃度が最も高い領域が低抵抗領域１４５１、１４５２であり、次に濃度が高い領域が、領域１４６１ｂ、領域１４６１ｃ―１４６１ｅの低抵抗領域１４５１、１４５２を含まない領域であり、濃度が最も低い領域が領域１４６１ａであることである。添加元素とは、領域１４６１ｂ、１４６１ｃを形成するためのドーパント、及び低抵抗領域１４５１、１４５２に絶縁体１４０７から添加される元素が該当する。
【０３６５】
なおトランジスタ１４００では低抵抗領域１４５１、１４５２が形成される構成としているが、本実施の形態に示す半導体装置は、必ずしもこれに限られるものではない。例えば、領域１４６１ｂ及び領域１４６１ｃの抵抗が十分低い場合、低抵抗領域１４５１及び低抵抗領域１４５２を形成する必要はない。
【０３６６】
＜＜ゲート絶縁膜＞＞
絶縁体１４０６は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体１４０６は、酸化ガリウム、酸化ハフニウム、アルミニウム及びハフニウムを有する酸化物、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、又はシリコン及びハフニウムを有する酸化窒化物などを有することが好ましい。
【０３６７】
また、絶縁体１４０６は、酸化シリコン又は酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガリウム又は酸化ハフニウムを金属酸化物１４３３側に有することで、酸化シリコン又は酸化窒化シリコンに含まれるシリコンが、金属酸化物１４３２に混入することを抑制することができる。
【０３６８】
また、例えば、酸化シリコン又は酸化窒化シリコンを金属酸化物１４３３側に有することで、酸化アルミニウム、酸化ガリウム又は酸化ハフニウムと、酸化シリコン又は酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
【０３６９】
＜＜層間絶縁膜、保護絶縁膜＞＞
絶縁体１４０７は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁体１４０７を設けることで、金属酸化物１４３０からの酸素の外部への拡散と、外部から金属酸化物１４３０への水素、水等の入り込みを防ぐことができる。
【０３７０】
絶縁体１４０７としては、例えば、窒化物絶縁体を用いることができる。該窒化物絶縁体としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁体の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁体を設けてもよい。酸化物絶縁体としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０３７１】
酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果が高いので絶縁体１４０７に適用するのに好ましい。
【０３７２】
絶縁体１４０８には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。また、絶縁体１４０８には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の樹脂を用いることもできる。また、絶縁体１４０８は上記材料の積層であってもよい。
【０３７３】
＜トランジスタの構成例５＞
図３１（Ａ）及び図３１（Ｂ）は、トランジスタ１６００の上面図及び断面図である。図３１（Ａ）は上面図であり、図３１（Ａ）に示す一点鎖線Ａ−Ｂ方向の断面が図３１（Ｂ）に相当する。なお、図３１（Ａ）及び図３１（Ｂ）では、図の明瞭化のために一部の要素を拡大、縮小、又は省略して図示している。また、一点鎖線Ａ−Ｂ方向をチャネル長方向と呼称する場合がある。
【０３７４】
図３１（Ｂ）に示すトランジスタ１６００は、第１のゲートとして機能する導電体１６０９と、第２のゲートとして機能する導電体１６０８と、半導体１６０２と、ソース及びドレインとして機能する導電体１６０３及び導電体１６０４と、絶縁体１６０１と、絶縁体１６０５と、絶縁体１６０６と、絶縁体１６０７と、を有する。
【０３７５】
導電体１６０９は、絶縁表面上に設けられる。導電体１６０９と、半導体１６０２とは、絶縁体１６０１を間に挟んで、互いに重なる。また、導電体１６０８と、半導体１６０２とは、絶縁体１６０５、絶縁体１６０６及び絶縁体１６０７を間に挟んで、互いに重なる。また、導電体１６０３及び導電体１６０４は、半導体１６０２に、接続されている。
【０３７６】
導電体１６０９及び導電体１６０８の詳細は、図３０に示す導電体１４１２又は導電体１４１４の記載を参照すればよい。
【０３７７】
導電体１６０９と導電体１６０８は、異なる電位が与えられてもよいし、同時に同じ電位が与えられてもよい。トランジスタ１６００は、第２のゲート電極として機能する導電体１６０８を設けることで、しきい値電圧を安定化させることが可能になる。なお、導電体１６０８は、場合によっては省略してもよい。
【０３７８】
半導体１６０２の詳細は、図２４に示す金属酸化物１２３０ｂの記載を参照すればよい。また、半導体１６０２は、一層でも良いし、複数の半導体層の積層でも良い。
【０３７９】
導電体１６０３及び導電体１６０４として、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ストロンチウム（Ｓｒ）の低抵抗材料からなる単体、合金、又はこれらを主成分とする化合物を含む導電体の単層又は積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する機能を持つので好ましい。
【０３８０】
また、導電体１６０３及び導電体１６０４には、酸化イリジウム、酸化ルテニウム、ストロンチウムルテナイトなど、貴金属を含む導電性酸化物を用いることが好ましい。これらの導電性酸化物は、酸化物半導体と接しても酸化物半導体から酸素を奪うことが少なく、酸化物半導体の酸素欠損を作りにくい。
【０３８１】
絶縁体１６０１の詳細は、図３０に示す絶縁体１４０６の記載を参照すればよい。
【０３８２】
なお、図３１（Ｂ）では、半導体１６０２、導電体１６０３及び導電体１６０４上に、順に積層された絶縁体１６０５乃至絶縁体１６０７が設けられている場合を例示しているが、半導体１６０２、導電体１６０３及び導電体１６０４上に設けられる絶縁体は、一層でも良いし、複数の絶縁体の積層でも良い。
【０３８３】
半導体１６０２に酸化物半導体を用いた場合、絶縁体１６０６は、化学量論的組成以上の酸素が含まれており、加熱により上記酸素の一部を半導体１６０２に供給する機能を有する絶縁体であることが望ましい。ただし、絶縁体１６０６を半導体１６０２上に直接設けると、絶縁体１６０６の形成時に半導体１６０２にダメージが与えられる場合、図３１（Ｂ）に示すように、絶縁体１６０５を半導体１６０２と絶縁体１６０６の間に設けると良い。絶縁体１６０５は、その形成時に半導体１６０２に与えるダメージが絶縁体１６０６の場合よりも小さく、なおかつ、酸素を透過する機能を有する絶縁体であることが望ましい。ただし、半導体１６０２に与えられるダメージを小さく抑えつつ、半導体１６０２上に絶縁体１６０６を直接形成することができるのであれば、絶縁体１６０５は必ずしも設けなくとも良い。
【０３８４】
例えば、絶縁体１６０５及び絶縁体１６０６として、酸化シリコン又は酸化窒化シリコンを含む材料を用いることが好ましい。又は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いることもできる。
【０３８５】
絶縁体１６０７は、酸素、水素、水の拡散を防ぐブロッキング効果を有することが、望ましい。或いは、絶縁体１６０７は、水素、水の拡散を防ぐブロッキング効果を有することが、望ましい。
【０３８６】
絶縁体は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、より高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶縁体は、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いて、形成することができる。水素、水の拡散を防ぐブロッキング効果を示す絶縁体は、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。
【０３８７】
絶縁体１６０７が水、水素などの拡散を防ぐブロッキング効果を有する場合、パネル内の樹脂や、パネルの外部に存在する水、水素などの不純物が、半導体１６０２に侵入するのを防ぐことができる。半導体１６０２に酸化物半導体を用いる場合、酸化物半導体に侵入した水又は水素の一部は電子供与体（ドナー）となるため、上記ブロッキング効果を有する絶縁体１６０７を用いることで、トランジスタ１６００の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
【０３８８】
また、半導体１６０２に酸化物半導体を用いる場合、絶縁体１６０７が酸素の拡散を防ぐブロッキング効果を有することで、酸化物半導体からの酸素が外部に拡散するのを防ぐことができる。よって、酸化物半導体中において、ドナーとなる酸素欠損が低減されるので、トランジスタ１６００の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
【０３８９】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０３９０】
（実施の形態８）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタに適用可能な酸化物半導体膜の構造について説明する。
【０３９１】
＜酸化物半導体の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体などがある。
【０３９２】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体及びｎｃ−ＯＳなどがある。
【０３９３】
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
【０３９４】
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ  ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ  ＯＳは、物性的に非晶質酸化物半導体に近い。
【０３９５】
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０３９６】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
【０３９７】
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図３２（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、又は上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
【０３９８】
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図３２（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図３２（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸及びｂ軸の配向が不規則であることが確認できる。
【０３９９】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図３２（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面又は上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３２（Ｅ）に示す。図３２（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸及びｂ軸は配向性を有さないことがわかる。なお、図３２（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面及び（１００）面などに起因すると考えられる。また、図３２（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
【０４００】
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０４０１】
図３３（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
【０４０２】
図３３（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面又は上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面又は上面と平行となる。
【０４０３】
また、図３３（Ｂ）及び図３３（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図３３（Ｄ）及び図３３（Ｅ）は、それぞれ図３３（Ｂ）及び図３３（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図３３（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
【０４０４】
図３３（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
【０４０５】
図３３（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示し、格子配列の向きを破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形又は／及び七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０４０６】
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ  ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ  ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
【０４０７】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０４０８】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（又は分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０４０９】
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０４１０】
不純物及び酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【０４１１】
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
【０４１２】
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
【０４１３】
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図３４（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図３４（Ｂ）に示す。図３４（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
【０４１４】
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図３４（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
【０４１５】
図３４（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０４１６】
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０４１７】
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、又はＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０４１８】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０４１９】
＜ａ−ｌｉｋｅ  ＯＳ＞
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
【０４２０】
図３５に、ａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図３５（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図３５（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図３５（Ａ）及び図３５（Ｂ）より、ａ−ｌｉｋｅ  ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆又は低密度領域と推測される。
【０４２１】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
【０４２２】
試料として、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０４２３】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
【０４２４】
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０４２５】
図３６は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図３６より、ａ−ｌｉｋｅ  ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図３６より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図３６より、電子の累積照射量によらず、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度及び１．８ｎｍ程度であることがわかる。なお、電子線照射及びＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
【０４２６】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０４２７】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
【０４２８】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
【０４２９】
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０４３０】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０４３１】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０４３２】
（本明細書等の記載に関する付記）
以上の実施の形態における各構成の説明について、以下に付記する。
【０４３３】
＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
【０４３４】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
【０４３５】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【０４３６】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。
【０４３７】
＜序数詞に関する付記＞
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
【０４３８】
＜図面を説明する記載に関する付記＞
実施の形態について図面を参照しながら説明している。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【０４３９】
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。
【０４４０】
また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
【０４４１】
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【０４４２】
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【０４４３】
また、図面において、上面図（平面図、レイアウト図ともいう）や斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
【０４４４】
また、図面において、同一の要素又は同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【０４４５】
＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合や、第３端子、第４端子と呼ぶ場合がある。また、本明細書等に記載するトランジスタが２つ以上のゲートを有するとき（この構成をデュアルゲート構造という場合がある）、それらのゲートを第１ゲート、第２ゲートと呼ぶ場合や、フロントゲート、バックゲートと呼ぶ場合がある。特に、「フロントゲート」という語句は、単に「ゲート」という語句に互いに言い換えることができる。なお、ボトムゲートとは、トランジスタの作製時において、チャネル形成領域よりも先に形成される端子のことをいい、「トップゲート」とは、トランジスタの作製時において、チャネル形成領域よりも後に形成される端子ことをいう。
【０４４６】
トランジスタは、ゲート、ソース、及びドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子として機能する端子である。ソース又はドレインとして機能する２つの入出力端子は、トランジスタの型及び各端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合や、第３端子、第４端子と呼ぶ場合がある。
【０４４７】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０４４８】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０４４９】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
【０４５０】
なお本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、又は、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
【０４５１】
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及した語句の定義について説明する。
【０４５２】
＜＜半導体について＞＞
本明細書において、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
【０４５３】
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
【０４５４】
なお、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【０４５５】
＜＜トランジスタについて＞＞
本明細書において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネル形成領域を有しており、ドレインとチャネル形成領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
【０４５６】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【０４５７】
＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【０４５８】
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０４５９】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０４６０】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０４６１】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０４６２】
＜＜チャネル長について＞＞
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（又はトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、又はチャネルが形成される領域における、ソース（ソース領域又はソース電極）とドレイン（ドレイン領域又はドレイン電極）との間の距離をいう。
【０４６３】
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値又は平均値とする。
【０４６４】
＜＜チャネル幅について＞＞
本明細書等において、チャネル幅とは、例えば、上面図において半導体（又はトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、又はチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
【０４６５】
なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値又は平均値とする。
【０４６６】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【０４６７】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【０４６８】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅又は見かけ上のチャネル幅を指す場合がある。又は、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【０４６９】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【０４７０】
＜＜高レベル電位と低レベル電位について＞＞
本明細書において、ある配線に高レベル電位が印加される、と記載する場合、該高レベル電位は、その配線に接続されているゲートを有するｎ型トランジスタを導通状態にする大きさの電位か、又は、その配線に接続されているゲートを有するｐ型トランジスタを非導通状態にする大きさの電位か、の少なくともどちらか一方を示す場合がある。そのため、異なる２つ以上の配線に高レベル電位が印加されている場合、それぞれの配線に印加されている高レベル電位の大きさは、互いに異なる場合がある。
【０４７１】
本明細書において、ある配線に低レベル電位が印加される、と記載する場合、該低レベル電位は、その配線に接続されているゲートを有するｎ型トランジスタを非導通状態にする大きさの電位か、又は、その配線に接続されているゲートを有するｐ型トランジスタを導通状態にする大きさの電位か、の少なくともどちらか一方を示す場合がある。そのため、異なる２つ以上の配線に低レベル電位が印加されている場合、それぞれの配線に印加されている低レベル電位の大きさは、互いに異なる場合がある。
【０４７２】
＜＜接続について＞＞
本明細書等において、ＸとＹとが接続されている、と記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも含むものとする。
【０４７３】
ここで使用するＸ、Ｙなどは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０４７４】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。
【０４７５】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
【０４７６】
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
【０４７７】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【０４７８】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。又は、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０４７９】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【０４８０】
＜＜平行、垂直について＞＞
本明細書において、「平行」とは、二つの直線が−１０°以上かつ１０°以下の角度で配置されている状態をいう。したがって、−５°以上かつ５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上かつ３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上かつ１００°以下の角度で配置されている状態をいう。したがって、８５°以上かつ９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上かつ１２０°以下の角度で配置されている状態をいう。
【０４８１】
＜＜三方晶、菱面体晶について＞＞
本明細書において、結晶が三方晶又は菱面体晶である場合、六方晶系として表す。
【符号の説明】
【０４８２】
ＤＡ，ＤＢ０    アナログ電圧信号
ＤＡ，ＤＢ１    アナログ電圧信号
ＤＡ，ＤＢ２    アナログ電圧信号
ＤＡ，ＤＢ３    アナログ電圧信号
ＤＡ，ＤＢ４    アナログ電圧信号
ＤＡ，ＤＢ５    アナログ電圧信号
ＤＡ，ＤＢ６    アナログ電圧信号
ＤＡ，ＤＢ７    アナログ電圧信号
ＣＬＯＣＫ    クロック信号
ＣＬＯＣＫＢ    クロック信号
ＣＭＣＬＫ    クロック信号
ＳＴＢＹ    スタンバイ信号
ＣＭＳＴＢＹ    スタンバイ信号
ＣＭＳＥＴ    セット信号
ＧＬ＿１    走査線
ＧＬ＿２    走査線
ＧＬ＿ｍ    走査線
ＧＬ＿Ｘ    走査線
ＤＬ＿１    データ線
ＤＬ＿２    データ線
ＤＬ＿ｎ    データ線
ＤＬ＿Ｙ    データ線
ＶＬ＿ａ    電位供給線
ＶＬ＿ｂ    電位供給線
ＶＤＤＬ    配線
ＧＮＤＬ    配線
ＶＲＬ    配線
ＶＲＬ１    配線
ＶＲＬ２    配線
ＶＲＬ３    配線
ＶＲＬ［１］    配線
ＶＲＬ［ｉ］    配線
ＶＲＬ［ｋ］    配線
ＶＲＬａ    配線
ＶＲＬａ１    配線
ＶＲＬａ２    配線
ＶＲＬｂ    配線
ＶＲＬｂ１    配線
ＶＲＬｂ２    配線
ＶＢＬ    配線
Ｌ０    配線
Ｌ１    配線
Ｌ２    配線
Ｌ３    配線
Ｌ４    配線
Ｌ５    配線
Ｌ６    配線
Ｌ［１］    配線
Ｌ［ｉ１］    配線
Ｌ［ｋ］    配線
Ｌ［ｋ＋１］    配線
Ｌ［ｉ２］    配線
Ｌ［２ｋ］    配線
ＳＴＢＹＬ    配線
ＳＴＢＹＬ−Ｂ    配線
ＢＧＬＳ１    配線
ＢＧＬＳ２    配線
ＲＴ１    トランジスタ
ＲＴ２    トランジスタ
ＲＴ３    トランジスタ
ＲＴ［１］    トランジスタ
ＲＴ［ｉ］    トランジスタ
ＲＴ［ｋ］    トランジスタ
ＳＴ１１    トランジスタ
ＳＴ１２    トランジスタ
ＳＴ１［１］    トランジスタ
ＳＴ１［ｉ］    トランジスタ
ＳＴ１［ｋ］    トランジスタ
ＳＴ２１    トランジスタ
ＳＴ２２    トランジスタ
ＳＴ２［１］    トランジスタ
ＳＴ２［ｉ］    トランジスタ
ＳＴ２［ｋ］    トランジスタ
ＳＴ３１    トランジスタ
ＳＴ３２    トランジスタ
ＳＴ３［１］    トランジスタ
ＳＴ３［ｉ］    トランジスタ
ＳＴ３［ｋ］    トランジスタ
ＳＴＢ１［１］    トランジスタ
ＳＴＢ１［ｉ］    トランジスタ
ＳＴＢ１［ｋ］    トランジスタ
ＳＴＢ３［１］    トランジスタ
ＳＴＢ３［ｉ］    トランジスタ
ＳＴＢ３［ｋ］    トランジスタ
Ｔｒ［１，１］    トランジスタ
Ｔｒ［２，１］    トランジスタ
Ｔｒ［３，１］    トランジスタ
Ｔｒ［４，１］    トランジスタ
Ｔｒ［１，２］    トランジスタ
Ｔｒ［２，３］    トランジスタ
Ｔｒ［３，３］    トランジスタ
Ｔｒ［４，３］    トランジスタ
Ｔｒ［１，４］    トランジスタ
Ｔｒ［２，４］    トランジスタ
Ｔｒ［３，４］    トランジスタ
Ｔｒ［４，４］    トランジスタ
Ｔｒ［６，６］    トランジスタ
Ｔｒ［２ｋ，２ｋ］    トランジスタ
Ｎ１    ノード
Ｎ２    ノード
Ｎ３    ノード
Ｎ４    ノード
ＬＡ１    配線
ＬＡ２    配線
ＩＮ    入力端子
ＯＵＴ    出力端子
ＡＴ１    トランジスタ
ＡＴ２    トランジスタ
ＡＴ３    トランジスタ
ＡＴ４    トランジスタ
ＡＴ５    トランジスタ
ＡＴ６    トランジスタ
ＡＴ７    トランジスタ
ＡＴ８    トランジスタ
ＡＴ９    トランジスタ
ＡＴ１０    トランジスタ
ＡＴ１１    トランジスタ
ＡＴ１２    トランジスタ
ＡＴ１３    トランジスタ
ＡＴ１４    トランジスタ
ＡＴ１５    トランジスタ
ＡＴ１６    トランジスタ
ＡＴ１７    トランジスタ
ＡＴ１８    トランジスタ
ＡＴ１９    トランジスタ
ＡＴ２０    トランジスタ
ＡＳＴ１    トランジスタ
ＡＳＴ２    トランジスタ
Ｓ１    金属酸化物
Ｓ２    金属酸化物
Ｓ３    金属酸化物
Ｉ１    絶縁体
Ｉ２    絶縁体
ＣＬｘ    配線
ＣＬｙ    配線
１００    ソースドライバ回路
１１０    ＬＶＤＳレシーバ
１２０    シリアルパラレル変換回路
１３０    シフトレジスタ回路
１４０    ラッチ回路
１５０    レベルシフタ回路
１６０    パストランジスタ論理回路
１７０    抵抗ストリング回路
１８０    外部補正回路
１９０    ＢＧＲ回路
２００    バイアスジェネレータ
２００Ａ    バイアスジェネレータ
２００Ａ１    バイアスジェネレータ
２００Ａ２    バイアスジェネレータ
２００Ａ３    バイアスジェネレータ
２００Ｂ    バイアスジェネレータ
２００Ｂ１    バイアスジェネレータ
２００Ｂ２    バイアスジェネレータ
２００Ｂ３    バイアスジェネレータ
２００Ｂ４    バイアスジェネレータ
２００Ｂ５    バイアスジェネレータ
２０１    回路
２０２    回路
２０３    回路
２０４    回路
２０５    回路
３００    バッファアンプ
１２００ａ    トランジスタ
１２００ｂ    トランジスタ
１２００ｃ    トランジスタ
１２０５    導電体
１２０５ａ    導電体
１２０５ｂ    導電体
１２１４    絶縁体
１２１６    絶縁体
１２２０    絶縁体
１２２２    絶縁体
１２２４    絶縁体
１２３０    金属酸化物
１２３０ａ    金属酸化物
１２３０ｂ    金属酸化物
１２３０ｃ    金属酸化物
１２４０ａ    導電体
１２４０ｂ    導電体
１２４１ａ    導電体
１２４１ｂ    導電体
１２４５ａ    領域
１２４５ｂ    領域
１２５０    絶縁体
１２６０    導電体
１２６０ａ    導電体
１２６０ｂ    導電体
１２７０    絶縁体
１２８０    絶縁体
１４００    トランジスタ
１４０１    絶縁体
１４０２    絶縁体
１４０３    絶縁体
１４０４    絶縁体
１４０６    絶縁体
１４０７    絶縁体
１４０８    絶縁体
１４０９    絶縁体
１４１２    導電体
１４１４    導電体
１４３０    金属酸化物
１４３１    金属酸化物
１４３２    金属酸化物
１４３３    金属酸化物
１４５０    基板
１４５１    低抵抗領域
１４５２    低抵抗領域
１４６１ａ    領域
１４６１ｂ    領域
１４６１ｃ    領域
１４６１ｄ    領域
１４６１ｅ    領域
１６００    トランジスタ
１６０１    絶縁体
１６０２    半導体
１６０３    導電体
１６０４    導電体
１６０５    絶縁体
１６０６    絶縁体
１６０７    絶縁体
１６０８    導電体
１６０９    導電体
３３０１    画素回路
３３０２    画素部
３３０４    駆動回路部
３３０４ａ    ゲートドライバ回路
３３０４ｂ    ソースドライバ回路
３３０６    保護回路
３３０７    端子部
３３５２    トランジスタ
３３５４    トランジスタ
３３６２    容量素子
３３７２    発光素子
３４１１    配線
３４１２    配線
３４１３    配線
３４１４    配線
３４１５    配線
３４１６    配線
３４１７    配線
３４２１    配線
３４２２    配線
３４３１    トランジスタ
３４３２    トランジスタ
３４３３    トランジスタ
３４３４    トランジスタ
３４３５    トランジスタ
３４３６    トランジスタ
３４３７    トランジスタ
３４４０    容量素子
３４４１    容量素子
３４４２    容量素子
３４５０    発光素子
３４６１    配線
３４６２    配線
３４６３    配線
３４７１    配線
３４７２    配線
３４７３    配線
３４８１    トランジスタ
３４８２    トランジスタ
３４８３    トランジスタ
３４８４    トランジスタ
３４８５    トランジスタ
３４８６    トランジスタ
３４９１    トランジスタ
３４９２    トランジスタ
３５１１    配線
３５１２    配線
３５１３    配線
３５２１    配線
３５２２    配線
３６００    液晶表示装置
３６１０    画素部
３６１１    画素
３６２０    走査線駆動回路
３６２１    走査線
３６２２    容量配線
３６３０    信号線駆動回路
３６３１    信号線
３６４１    トランジスタ
３６４２    容量素子
３６４３    液晶素子
３７１１    表示部
３７１２    ソースドライバ
３７１２Ａ    ゲートドライバ
３７１２Ｂ    ゲートドライバ
３７１３    基板
３７１４    ソースドライバＩＣ
３７１５    ＦＰＣ
３７１６    外部回路基板
３８００    表示装置
３８１１    表示部
３８１２    画素
３８１３    走査線駆動回路
３８１４    タッチセンサ
３８１６    ホスト
３８２０＿１    ＩＣ
３８２０＿２    ＩＣ
３８２０＿ｍ    ＩＣ
３８２１＿１    回路
３８２１＿２    回路
３８２１＿ｍ    回路
３８２２＿１    信号線駆動回路
３８２２＿２    信号線駆動回路
３８２２＿ｍ    信号線駆動回路
３８２４    タッチセンサ検出回路
３８２３    タッチセンサ駆動回路
３８２５＿１    画像処理回路
３８２５＿２    画像処理回路
３８２５＿ｍ    画像処理回路
３８２６＿１    ＲＡＭ
３８２６＿２    ＲＡＭ
３８２６＿ｍ    ＲＡＭ
３８２７    ＣＰＵ
３８２８    タイミングコントローラ
３８２９    容量素子
４０００    表示モジュール
４００１    上部カバー
４００２    下部カバー
４００３    ＦＰＣ
４００４    タッチパネル
４００５    ＦＰＣ
４００６    表示パネル
４００９    フレーム
４０１０    プリント基板
４０１１    バッテリ
５００１    筐体
５００２    表示部
５００３    スタンド
５００４    リモコン操作機
５２０１    筐体
５２０２    筐体
５２０３    表示部
５２０４    表示部
５２０５    マイクロフォン
５２０６    スピーカ
５２０７    操作キー
５２０８    スタイラス
５４０１    筐体
５４０２    表示部
５４０３    キーボード
５４０４    ポインティングデバイス
５５０１    筐体
５５０２    表示部
５５０３    マイク
５５０４    スピーカ
５５０５    操作ボタン
５６０１    第１筐体
５６０２    第２筐体
５６０３    第１表示部
５６０４    第２表示部
５６０５    接続部
５６０６    操作キー
５７０１    車体
５７０２    車輪
５７０３    ダッシュボード
５７０４    ライト
５８０１    第１筐体
５８０２    第２筐体
５８０３    表示部
５８０４    操作キー
５８０５    レンズ
５８０６    接続部
５９０１    筐体
５９０２    表示部
５９０３    操作ボタン
５９０４    操作子
５９０５    バンド
６０００    筐体
６００１    表示部
６００３    スピーカ
【図１】
2017116932.tif 000003
【図２】
2017116932.tif 000004
【図３】
2017116932.tif 000005
【図４】
2017116932.tif 000006
【図５】
2017116932.tif 000007
【図６】
2017116932.tif 000008
【図７】
2017116932.tif 000009
【図８】
2017116932.tif 000010
【図９】
2017116932.tif 000011
【図１０】
2017116932.tif 000012
【図１１】
2017116932.tif 000013
【図１２】
2017116932.tif 000014
【図１３】
2017116932.tif 000015
【図１４】
2017116932.tif 000016
【図１５】
2017116932.tif 000017
【図１６】
2017116932.tif 000018
【図１７】
2017116932.tif 000019
【図１８】
2017116932.tif 000020
【図１９】
2017116932.tif 000021
【図２０】
2017116932.tif 000022
【図２１】
2017116932.tif 000023
【図２２】
2017116932.tif 000024
【図２３】
2017116932.tif 000025
【図２４】
2017116932.tif 000026
【図２５】
2017116932.tif 000027
【図２６】
2017116932.tif 000028
【図２７】
2017116932.tif 000029
【図２８】
2017116932.tif 000030
【図２９】
2017116932.tif 000031
【図３０】
2017116932.tif 000032
【図３１】
2017116932.tif 000033
【図３２】
2017116932.tif 000034
【図３３】
2017116932.tif 000035
【図３４】
2017116932.tif 000036
【図３５】
2017116932.tif 000037
【図３６】
2017116932.tif 000038