(57)【要約】【課題】半導体チップのトレーサビリティを容易かつ安価に確保することができる半導体装置等を提供する。【解決手段】半導体装置１は、リードフレーム１５上に搭載された第１半導体チップ１１および第２半導体チップ１２をプラスティックパッケージ１６に実装したものである。第１半導体チップ１１には不揮発性メモリが形成されている。第１半導体チップ１１に形成された不揮発性メモリは、該第１半導体チップ１１の識別情報を記憶している。【選択図】図１
2017117909.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリを有する第１半導体チップを作製する第１半導体チップ作製工程と、
前記第１半導体チップの識別情報を前記不揮発性メモリに書き込む識別情報書込工程と、
第２半導体チップを作製する第２半導体チップ作製工程と、
前記第１半導体チップおよび前記第２半導体チップをパッケージに実装して半導体装置を製造する実装工程と、
前記第１半導体チップおよび前記第２半導体チップそれぞれの識別情報を互いに関連付けて記憶装置に記憶させる記憶工程と、
を備える半導体装置製造方法。
【請求項２】
不揮発性メモリを有する第１半導体チップと、第２半導体チップと、前記第１半導体チップおよび前記第２半導体チップを実装するパッケージと、を備え、
前記不揮発性メモリが前記第１半導体チップの識別情報を記憶している、
半導体装置。
【請求項３】
請求項２に記載の半導体装置に含まれる前記第１半導体チップおよび前記第２半導体チップそれぞれの識別情報を互いに関連付けて記憶装置に予め記憶させておき、
前記第１半導体チップの前記不揮発性メモリに記憶されている前記第１半導体チップの識別情報を読み出して、
その読み出した前記第１半導体チップの識別情報に関連付けられて前記記憶装置により記憶されている前記第２半導体チップの識別情報を取得する、
半導体装置識別方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置製造方法および半導体装置識別方法に関するものである。
【背景技術】
【０００２】
高い信頼性が求められる半導体装置にとっては、出荷前に検査を行うことにより不良品を出荷しないようにすることが重要であり（特許文献１参照）、また、出荷後のトレーサビリティの確保も重要である。個々の半導体装置について、どの半導体ウェハのどの位置の半導体チップを実装したものであるかをトレースすることは、信頼性の向上に有益である。
【０００３】
仮に、個々の半導体装置に実装される半導体チップの識別情報を該半導体チップに書き込むことができれば、その半導体装置のトレースが可能である。ここで、半導体チップの識別情報は、該半導体チップが切り出された元の半導体ウェハを識別するための情報（ウェハＩＤ）や、該半導体ウェハにおける該半導体チップの位置を識別するための情報（ウェハ座標）を含む。しかし、ロジック回路専用プロセスで製造された半導体チップには識別情報を書き込むことができない。
【０００４】
また、半導体チップをパッケージに実装する際に、そのパッケージに該半導体チップの識別情報を印字することが考えられる。しかし、パッケージが小さい場合には、パッケージに半導体チップの識別情報を印字することは困難である。
【０００５】
また、半導体チップ上にロジック回路に加えて不揮発性メモリをも形成して、その不揮発性メモリに半導体チップの識別情報を書き込むことが考えられる。しかし、不揮発性メモリをも製造するロジック回路作製プロセスは、マスクの使用枚数が多いことから製造コストが高く、ロジック回路専用プロセスや不揮発性メモリ専用プロセスに比べ信頼性が低い。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−２５０８３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
以上のとおり、従来では半導体チップのトレーサビリティを安価に確保することは困難であった。
【０００８】
本発明は、上記問題点を解消する為になされたものであり、半導体チップのトレーサビリティを容易かつ安価に確保することができる半導体装置、半導体装置製造方法および半導体装置識別方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の半導体装置製造方法は、(1) 不揮発性メモリを有する第１半導体チップを作製する第１半導体チップ作製工程と、(2) 第１半導体チップの識別情報を不揮発性メモリに書き込む識別情報書込工程と、(3) 第２半導体チップを作製する第２半導体チップ作製工程と、(4) 第１半導体チップおよび第２半導体チップをパッケージに実装して半導体装置を製造する実装工程と、(5) 第１半導体チップおよび第２半導体チップそれぞれの識別情報を互いに関連付けて記憶装置に記憶させる記憶工程と、を備える。
【００１０】
本発明の半導体装置は、不揮発性メモリを有する第１半導体チップと、第２半導体チップと、第１半導体チップおよび第２半導体チップを実装するパッケージと、を備え、不揮発性メモリが第１半導体チップの識別情報を記憶している。
【００１１】
本発明の半導体装置識別方法は、(1) 上記の本発明の半導体装置に含まれる第１半導体チップおよび第２半導体チップそれぞれの識別情報を互いに関連付けて記憶装置に予め記憶させておき、(2) 第１半導体チップの不揮発性メモリに記憶されている第１半導体チップの識別情報を読み出して、(3) その読み出した第１半導体チップの識別情報に関連付けられて記憶装置により記憶されている第２半導体チップの識別情報を取得する。
【発明の効果】
【００１２】
本発明によれば、半導体チップのトレーサビリティを容易かつ安価に確保することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本実施形態の半導体装置１の一構成例を示す断面図である。
【図２】図２は、本実施形態の半導体装置製造方法のフローを説明する図である。
【図３】図３は、本実施形態の半導体装置製造方法および半導体装置識別方法のフローを説明する図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００１５】
図１は、本実施形態の半導体装置１の一構成例を示す断面図である。この図に示される構成例の半導体装置１は、リードフレーム１５上に搭載された第１半導体チップ１１および第２半導体チップ１２をプラスティックパッケージ１６に実装したものである。第１半導体チップ１１のパッドは、ボンディングワイヤ１３によりリードフレーム１５のリード線と電気的に接続されている。第２半導体チップ１２のパッドは、ボンディングワイヤ１４によりリードフレーム１５のリード線と電気的に接続されている。半導体装置１は、リードフレーム１５のリード線の先端部分を除いてプラスティックパッケージ１６により封止されている。
【００１６】
第１半導体チップ１１および第２半導体チップ１２は、リードフレーム１５上に順に積層されていてもよく、その場合に何れが上であっても構わない。また、第１半導体チップ１１および第２半導体チップ１２は、リードフレーム１５上に並べて搭載されていてもよい。パッケージは、図示のタイプに限定されるものでなく、任意のタイプであってよい。また、第１半導体チップ１１および第２半導体チップ１２のうちの一方の半導体チップのパッドは、他方の半導体チップのパッドと接続されていて、他方の半導体チップを介してリードフレーム１５のリード線と電気的に接続されていてもよい。
【００１７】
第１半導体チップ１１には不揮発性メモリが形成されている。不揮発性メモリは、電気的にデータを書き込むことが可能であるのが好ましく、例えば、ＥＰＲＯＭ（Erasable Programmable Read-Only Memory）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）、ＯＴＰ（One-Time Programmable Memory）およびフラッシュメモリ等である。また、第１半導体チップ１１は不揮発性メモリ混載ロジック回路が形成されていてもよい。
【００１８】
第１半導体チップ１１に形成された不揮発性メモリは、該第１半導体チップ１１の識別情報を記憶している。第１半導体チップ１１の識別情報は、該第１半導体チップ１１が切り出された元の半導体ウェハを識別するための情報（ウェハＩＤ）、および、該半導体ウェハにおける該第１半導体チップ１１の位置を識別するための情報（ウェハ座標）を含む。
【００１９】
第２半導体チップ１２にはロジック回路が形成されている。ロジック回路は、例えば、制御や演算処理を行うＣＰＵ（Central Processing Unit）やＤＳＰ（Digital SignalProcessor）の回路、信号を送信または受信する回路、等である。
【００２０】
第１半導体チップ１１は、不揮発性メモリを形成するのに好適なプロセスにより製造される。第２半導体チップ１２は、ロジック回路を形成するのに好適なプロセスにより製造される。１つの半導体チップ上に不揮発性メモリおよびロジック回路の双方を形成する場合と比較して、本実施形態のように第１半導体チップ１１および第２半導体チップ１２それぞれを専用のプロセスにより製造することができて、信頼性が高い不揮発性メモリを具備した第１半導体チップ１１、および、高性能のロジック回路を具備した第２半導体チップ１２を、低コストで製造することができる。
【００２１】
次に、半導体装置１を製造する方法について説明するとともに、半導体装置１を識別する方法について説明する。図２は、本実施形態の半導体装置製造方法のフローを説明する図である。図３は、本実施形態の半導体装置製造方法および半導体装置識別方法のフローを説明する図である。以下では、両図を用いて本実施形態の半導体装置製造方法および半導体装置識別方法について説明する。
【００２２】
ステップＳ１１（第１半導体チップ作製工程）で、多数の第１半導体チップ１１が形成された第１半導体ウェハ２１を不揮発性メモリ専用プロセスにより作製する。ステップＳ１２で、第１半導体ウェハ２１に形成された各第１半導体チップ１１のチッププローブを行なう。ステップＳ１３（識別情報書込工程）で、各第１半導体チップ１１の不揮発性メモリに該第１半導体チップ１１の識別情報を書き込む。
【００２３】
ステップＳ２１（第２半導体チップ作製工程）で、多数の第２半導体チップ１２が形成された第２半導体ウェハ２２をロジック回路専用プロセスにより作製する。ステップＳ２２で、第２半導体ウェハ２２に形成された各第２半導体チップ１２のチッププローブを行なう。
【００２４】
ステップＳ３１で、第１半導体チップ１１および第２半導体チップ１２のダイアタッチを行う。ステップＳ３２（記憶工程）で、第１半導体チップ１１および第２半導体チップ１２それぞれの識別情報を互いに関連付けて記憶装置３０に記憶させる。ステップＳ３３で、ダイアタッチした第１半導体チップ１１および第２半導体チップ１２をパッケージに封止する。ステップＳ３４でパッケージに型番等のマーキングをし、ステップＳ３５で最終検査をして、ステップＳ３６で半導体装置１を出荷する。
【００２５】
ステップＳ３１，Ｓ３３は、第１半導体チップ１１および第２半導体チップ１２をパッケージに実装して半導体装置１を製造する実装工程に相当する。識別情報を記憶装置３０に記憶させるステップＳ３２のタイミングは、ステップＳ３１とステップＳ３３との間でなくてもよく、１つのパッケージに実装される第１半導体チップ１１および第２半導体チップ１２の組が決定された後であれば任意である。記憶装置３０は、例えば、半導体装置１を設計した会社が有するサーバであってもよいし、半導体装置１を製造する会社が有するサーバであってもよいし、また、半導体装置１を販売する商社が有するサーバであってもよい。
【００２６】
第１半導体チップ１１の識別情報は、元の第１半導体ウェハ２１を識別するための情報（ウェハＩＤ）、および、該第１半導体ウェハ２１における該第１半導体チップ１１の位置を識別するための情報（ウェハ座標）を含む。第２半導体チップ１２の識別情報は、元の第２半導体ウェハ２２を識別するための情報（ウェハＩＤ）、および、該第２半導体ウェハ２２における該第２半導体チップ１２の位置を識別するための情報（ウェハ座標）を含む。
【００２７】
記憶装置３０は、各半導体装置１に含まれる第１半導体チップ１１および第２半導体チップ１２それぞれの識別情報を互いに関連付けて記憶することに加え、第２半導体チップ１２の製造年月日、製造ライン、製造条件および検査結果（チッププローブまたは最終検査の結果）などの情報をも関連付けて記憶するのが好適である。
【００２８】
半導体装置１に実装されている第１半導体チップ１１の不揮発性メモリから、該第１半導体チップ１１の識別情報を電気的に読み出すことができる。そして、記憶装置３０から、該第１半導体チップ１１の識別情報と対応付けられて記憶されている第２半導体チップ１２の識別情報を読み出すことができる。
【００２９】
例えば、或る半導体装置１に実装されている第２半導体チップ１２に不具合が見つかった場合、該半導体装置１に実装されている第１半導体チップ１１の不揮発性メモリに記憶されている該第１半導体チップ１１の識別情報を読み出して、その読み出した第１半導体チップ１１の識別情報に関連付けられて記憶装置３０により記憶されている第２半導体チップ１２の識別情報を取得する。
【００３０】
そして、その不具合品である第２半導体チップ１２の識別情報に基づいて解析を行って、様々な対策をとることができる。例えば、第１の対策として、その不具合品である第２半導体チップ１２と同じ第２半導体ウェハ２２から得られた他の第２半導体チップを実装する半導体装置の出荷・販売を取り止めたり、その不具合品である第２半導体チップ１２と同様の検査結果であった他の第２半導体チップを実装する半導体装置の出荷・販売を取り止めたり、また、その不具合品である第２半導体チップ１２と同じ製造条件により製造された他の第２半導体チップを実装する半導体装置の出荷・販売を取り止めたりすることができる。第２の対策として、不具合発生の要因を解明することができ、その解明結果に基づいて設計や製造条件を変更することができる。
【００３１】
以上のように、本実施形態では、第１半導体チップ１１および第２半導体チップ１２それぞれを専用のプロセスにより製造することができて、信頼性が高い半導体装置１を低コストで製造することができる。しかも、半導体チップのトレーサビリティを容易かつ安価に確保することができる。ひいては、不具合発生時の解析を効率的に行うことが可能となり、工程の改善や歩留の向上に有益となる。また、不適合発生時に、波及範囲の特定が容易となり、廃棄すべき製品の抑制に繋がる。
【００３２】
また、本実施形態では、第１半導体チップ１１および第２半導体チップ１２に加えて他の半導体チップや他の素子がパッケージ内に実装されていてもよい。他の素子として例えばアクティブ素子やＭＯＳトランジスタ等のディスクリート素子が挙げられる。この場合には、他の半導体チップや他の素子の識別情報をも第１半導体チップ１１の識別情報と関連付けて記憶しておくことにより、他の半導体チップや他の素子のトレーサビリティをも容易かつ安価に確保することができる。
【符号の説明】
【００３３】
１…半導体装置、１１…第１半導体チップ、１２…第２半導体チップ、１３…ボンディングワイヤ、１４…ボンディングワイヤ、１５…リードフレーム、１６…プラスティックパッケージ、２１…第１半導体ウェハ、２２…第２半導体ウェハ、３０…記憶装置。
【図１】
2017117909.tif 000003
【図２】
2017117909.tif 000004
【図３】
2017117909.tif 000005