(57)【要約】【課題】電気的試験を含む半導体装置の製造を効率的に行う。【解決手段】ウエハ（半導体ウエハ）ＷＨの複数の半導体チップＣＰＲのそれぞれの電気的テストを行う工程を以下のように行う。すなわち、複数の半導体チップＣＰＲのそれぞれは、複数の試験範囲ＴＳ１、ＴＳ２を有し、複数の試験範囲ＴＳ１、ＴＳ２に対して、複数回に分けて電気的試験を行う。また、複数の半導体チップＣＰＲのうち、半導体チップＣＰＲ１に形成された回路の合否判定を行った後、半導体チップＣＰＲ２に形成された回路の電気的試験を開始する。【選択図】図１２
2017032379.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）第１半導体チップと、第２半導体チップと、を含む複数の半導体チップが形成された半導体ウエハを準備し、前記複数の半導体チップのそれぞれに複数の回路と、前記複数の半導体チップのそれぞれの第１面上に前記複数の回路と電気的に接続された複数のパッドと、を形成する工程、
（ｂ）前記複数の半導体チップのそれぞれの電気的試験を行う工程、
（ｃ）前記半導体ウエハを分割し、個片化された前記複数の半導体チップを取得する工程、
を含み、
前記複数の半導体チップのそれぞれは、前記複数のパッドのうちの複数の第１パッドおよび複数の第２パッドを有し、
前記（ｂ）工程は、
（ｂ１）複数の第１テスト端子を前記第１半導体チップの前記複数の第１パッドに接触させ、前記複数の第１パッドに接続された第１回路の電気的試験を行う工程、
（ｂ２）前記（ｂ１）工程の後、前記複数の第１テスト端子を前記第１半導体チップの前記複数の第２パッドに接触させ、前記複数の第２パッドに接続された第２回路の電気的試験を行う工程、
（ｂ３）前記（ｂ２）工程の後、前記（ｂ１）工程と前記（ｂ２）工程のそれぞれの前記電気的試験の結果から前記第１半導体チップの合否を判定する工程、
（ｂ４）前記（ｂ３）工程の後、前記複数の第１テスト端子を前記第２半導体チップの前記複数の第１パッドに接触させて、前記第２半導体チップの前記複数の第１パッドに接続された第３回路の電気的試験を行う工程、
を有する、半導体装置の製造方法。
【請求項２】
請求項１において、
前記複数の第２パッドのそれぞれは、前記複数の第１パッドのそれぞれの間に配置されている、半導体装置の製造方法。
【請求項３】
請求項２において、
前記複数の第１テスト端子のうちの互いに隣り合う第１テスト端子の中心間距離は、前記複数のパッドのうちの、互いに隣り合うパッドの中心間距離より大きい、半導体装置の製造方法。
【請求項４】
請求項１において、
前記（ｂ）工程は、
（ｂ１１）前記（ｂ１）工程の後、かつ、前記（ｂ２）工程の前に、前記第１半導体チップの前記第１回路の合否を判定する工程、
を有し、
前記（ｂ１１）工程において合格と判定された場合には、前記（ｂ２）工程が実施され、
前記（ｂ１１）工程において不合格と判定された場合には、前記（ｂ２）工程および前記（ｂ３）工程の実施が省略され、前記（ｂ４）工程が実施される、半導体装置の製造方法。
【請求項５】
請求項１において、
前記複数の半導体チップのそれぞれが有する前記複数の第１パッドの数、および前記複数の第２パッドの数は、それぞれ１万個以上である、半導体装置の製造方法。
【請求項６】
請求項１において、
前記第１回路および前記第２回路は同一種類の回路である、半導体装置の製造方法。
【請求項７】
（ａ）第１半導体チップ、第２半導体チップ、第３半導体チップ、および第４半導体チップを含む複数の半導体チップが形成された半導体ウエハを準備し、前記複数の半導体チップのそれぞれに複数の回路と、前記複数の半導体チップのそれぞれの第１面上に前記複数の回路と電気的に接続された複数のパッドと、を形成する工程、
（ｂ）前記複数の半導体チップのそれぞれの電気的試験を行う工程、
（ｃ）前記半導体ウエハを分割し、個片化された前記複数の半導体チップを取得する工程、
を含み、
前記複数の半導体チップのそれぞれは、前記複数のパッドのうちの複数の第１パッドおよび複数の第２パッドを有し、
前記（ｂ）工程は、
（ｂ１）複数の第１テスト端子を前記第１半導体チップの前記複数の第１パッドに接触させ、かつ、複数の第２テスト端子を前記第２半導体チップの前記複数の第１パッドに接触させて、前記第１半導体チップの前記複数の第１パッドに接続された第１回路、および前記第２半導体チップの前記複数の第１パッドに接続された第２回路の電気的試験を行う工程、
（ｂ２）前記（ｂ１）工程の後、前記複数の第１テスト端子を前記第１半導体チップの前記複数の第２パッドに接触させ、かつ、前記複数の第２テスト端子を前記第２半導体チップの前記複数の第２パッドに接触させて、前記第１半導体チップの前記複数の第２パッドに接続された第３回路、および前記第２半導体チップの前記複数の第２パッドに接続された第４回路の電気的試験を行う工程、
（ｂ３）前記（ｂ２）工程の後、前記（ｂ１）工程と前記（ｂ２）工程のそれぞれの前記電気的試験の結果から前記第１半導体チップ、および前記第２半導体チップの合否を判定する工程、
（ｂ４）前記（ｂ３）工程の後、複数の第１テスト端子を前記第３半導体チップの前記複数の第１パッドに接触させ、かつ、前記複数の第２テスト端子を前記第４半導体チップの前記複数の第１パッドに接触させて、前記第３半導体チップの前記複数の第１パッドに接続された第５回路、および前記第４半導体チップの前記複数の第１パッドに接続された第６回路の電気的試験を行う工程、
を有する、半導体装置の製造方法。
【請求項８】
請求項７において、
前記第１半導体チップと前記第２半導体チップとの間には、前記第１半導体チップ、および前記第２半導体チップ以外の半導体チップが設けられている、半導体装置の製造方法。
【請求項９】
請求項７において、
前記複数の第２パッドのそれぞれは、前記複数の第１パッドのそれぞれの間に配列されている、半導体装置の製造方法。
【請求項１０】
請求項９において、
前記複数の第１テスト端子のうちの互いに隣り合う第１テスト端子の中心間距離は、前記複数のパッドのうちの、互いに隣り合うパッドの中心間距離より大きい、半導体装置の製造方法。
【請求項１１】
請求項７において、
前記（ｂ）工程は、
（ｂ１１）前記（ｂ１）工程の後、かつ、前記（ｂ２）工程の前に、前記第１半導体チップに形成された前記第１回路、および前記第２半導体チップに形成された前記第３回路の合否を判定する工程、
を有し、
前記（ｂ１１）工程において前記第１半導体チップに形成された前記第１回路および前記第２半導体チップに形成された前記第３回路のうちの少なくとも一方が合格と判定された場合には、前記（ｂ２）工程が実施され、
前記（ｂ１１）工程において前記第１半導体チップに形成された前記第１回路および前記第２半導体チップに形成された前記第１回路の両方が不合格と判定された場合には、前記（ｂ２）工程および前記（ｂ３）工程の実施が省略され、前記（ｂ４）工程が実施される、半導体装置の製造方法。
【請求項１２】
請求項７において、
前記複数の半導体チップのそれぞれが有する前記複数の第１パッドの数、および前記複数の第２パッドの数は、それぞれ１万個以上である、半導体装置の製造方法。
【請求項１３】
請求項７において、
前記第１回路および前記第２回路は同一種類の回路である、半導体装置の製造方法。
【請求項１４】
（ａ）第１半導体チップと、第２半導体チップと、を含む複数の半導体チップを有する半導体ウエハを準備し、前記複数の半導体チップのそれぞれに複数の回路を形成する工程、
（ｂ）前記複数の半導体チップのそれぞれの電気的試験を行う工程、
（ｃ）前記半導体ウエハを分割し、個片化された前記複数の半導体チップを取得する工程、
を含み、
前記複数の半導体チップのそれぞれは、第１試験範囲、および第１試験範囲とは異なる第２試験範囲を有し、
前記（ｂ）工程は、
（ｂ１）前記第１半導体チップの前記第１試験範囲に形成された第１回路の電気的試験を行う工程、
（ｂ２）前記（ｂ１）工程の後、前記第１半導体チップの前記第２試験範囲に形成された第２回路の電気的試験を行う工程、
（ｂ３）前記（ｂ２）工程の後、前記（ｂ１）工程と前記（ｂ２）工程のそれぞれの前記電気的試験の結果から前記第１半導体チップの合否を判定する工程、
（ｂ４）前記（ｂ３）工程の後、前記第２半導体チップの前記第１試験範囲に形成された第３回路の電気的試験を行う工程、
を有する、半導体装置の製造方法。
【請求項１５】
請求項１４において、
前記第１回路および前記第２回路は同一種類の回路である、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、例えば、半導体ウエハに形成された回路に対する電気的試験を行う工程を含む半導体装置の製造方法に適用して有効な技術に関する。
【背景技術】
【０００２】
特開平６-１４０４８６号公報（特許文献１）には、ウエハ内に形成された複数のチップが備えるパッドを結線することで、１回のプロービングで複数のチップの機能検査を行うことが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６-１４０４８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体ウエハに形成された回路に対する電気的試験を行う場合、上記回路に接続された複数のパッドにテスト用の端子を接触させて（以下、テスト用の端子とパッドとを接触させる動作をプロービング動作と呼ぶ）テスト回路と接続する。
【０００５】
しかし、近年の半導体装置に対する高性能化の要求に伴って、検査対象のパッドの数や配置密度を増加させた場合、テスト用の端子の数や配置密度を同様に増加させることが難しい。このため、プロービング動作の回数を増加させることになる。
【０００６】
また、検査対象のパッドの数や配置密度を増加させた場合、取得する試験データの数が増加するので、試験データの処理が煩雑になる。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態による半導体装置の製造方法は、半導体ウエハの複数の半導体チップのそれぞれの電気的テストを行う工程を以下のように行う。すなわち、複数の半導体チップのそれぞれに対して、複数回に分けて電気的試験を行う。また、複数の半導体チップのうち、第１半導体チップに形成された回路の合否判定を行った後、第２半導体チップに形成された回路の電気的試験を開始するものである。
【発明の効果】
【０００９】
上記一実施の形態によれば、電気的試験を含む半導体装置の製造を効率的に行うことができる。
【図面の簡単な説明】
【００１０】
【図１】一実施の形態である半導体装置が組み込まれた、車載用イメージセンシングシステムの概要を示す説明図である。
【図２】図１に示す半導体装置が有する回路の構成例を模式的に示す説明図である。
【図３】図２に示す半導体装置の表面側の平面図である。
【図４】図３のＡ−Ａ線に沿った断面図である。
【図５】図２に示す半導体装置の製造フローの概要を示す説明図である。
【図６】図５に示すウエハ準備工程で準備する半導体ウエハの上面側を示す平面図である。
【図７】図６に示す半導体チップのうちの二個分を拡大して示す拡大平面図である。
【図８】図５に示す電気的試験工程で使用する検査装置の概要構成を模式的に示す説明図である。
【図９】図５に示す電気的試験工程の詳細な工程順序の一例を示すフロー図である。
【図１０】図９に示す第１パッド試験工程でプロービング動作を行った状態を模式的に示す拡大断面図である。
【図１１】図９に示す第２パッド試験工程でプロービング動作を行った状態を模式的に示す拡大断面図である。
【図１２】図５に示す電気的試験工程で、プロービング動作を行う順序を模式的に示す平面図である。
【図１３】図１２に対する検討例の電気的試験工程で、プロービング動作を行う順序を模式的に示す平面図である。
【図１４】図１０に対する変形例であるウエハに対して、第１パッド試験工程でプロービング動作を行った状態を模式的に示す拡大断面図である。
【図１５】図１１に対する変形例であるウエハに対して、第２パッド試験工程でプロービング動作を行った状態を模式的に示す拡大断面図である。
【図１６】図１０に対する変形例である電気的試験工程において、第１パッド試験工程でプロービング動作を行った状態を模式的に示す拡大断面図である。
【図１７】図１１に対する変形例である電気的試験工程において、第２パッド試験工程でプロービング動作を行った状態を模式的に示す拡大断面図である。
【図１８】図１６および図１７に示す電気的試験工程で、プロービング動作を行う順序を模式的に示す平面図である。
【図１９】図９に示す電気的試験工程に対する変形例の詳細な工程順序の一例を示すフロー図である。
【発明を実施するための形態】
【００１１】
（本願における記載形式の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００１２】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金メッキ、Ｃｕ層、ニッケル・メッキ等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
【００１３】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００１４】
また、本願では、平面や側面という用語を用いるが、半導体チップのパッド形成面を基準面として、その基準面に平行な面を平面として記載する。また、平面に対して交差する面を側面として記載する。また、側面視において、離間して配置される二つの平面間を結ぶ方向を厚さ方向として記載する。
【００１５】
また、本願では、上面、あるいは下面という用語を用いる場合があるが、半導体パッケージの実装態様には、種々の態様が存在するので、半導体パッケージを実装した後、例えば上面が下面より下方に配置される場合もある。本願では、半導体チップの素子形成面側の平面、または配線基板のチップ搭載面側の平面を上面、上面とは反対側に位置する面を下面として記載する。
【００１６】
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００１７】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
【００１８】
また、本願で言う半導体装置とは、半導体ウエハに回路やパッドを形成した後、半導体ウエハを複数個に分割して得られる、所謂、半導体チップを指す。ただし、半導体チップを配線基板やリードフレームなどの配線部材に搭載して、組み立てられた、所謂、半導体パッケージが上記した半導体装置に含まれていても良い。
【００１９】
また、本願で言う「半導体チップ」は、半導体ウエハを分割することにより得られた１ピース（１断片、１個片）自身を指す。これにより、半導体ウエハは、前述のピースが複数集まって構成されたものと解釈できる。なお、本願で言う「半導体チップ」は、分割前の半導体ウエハ内の１ピース自身を指す場合もある。
【００２０】
また、以下で説明する技術は、種々の半導体装置の製造方法に適用可能であるが、以下では、一例として、複数の光エネルギーを電気的エネルギーに変換する光電変換回路、および上記光電変換回路に接続される複数のパッドを有する半導体装置を取り上げて説明する。
【００２１】
＜半導体装置＞
まず、図１〜図４を用いて、本実施の形態の半導体装置である、半導体チップ（半導体装置）ＣＰ１について説明する。図１は、本実施の形態の半導体装置が組み込まれた、車載用イメージセンシングシステムの概要を示す説明図である。また、図２は、図１に示す半導体装置が有する回路の構成例を模式的に示す説明図である。図３は、図２に示す半導体装置の表面側の平面図、図４は、図３のＡ−Ａ線に沿った断面図である。
【００２２】
本実施の形態では、多くの電極端子が高密度で配列された半導体装置を組み込んだアプリケーションの一例として、図１に示すように、自動車ＣＲ１に搭載された車載用のイメージセンシングシステムＩＳＳ１に組み込まれる半導体チップＣＰ１を取り上げて説明する。
【００２３】
近年、様々な種類の運転支援を目的として、自動車に多くの電子装置が搭載される。図１に示すイメージセンシングシステムＩＳＳ１は、自動車ＣＲ１に搭載される多くの電子装置のうちの一部であって、自動車ＣＲ１の周囲に存在する人や障害物などの対象物ＴＧ１を検出するシステムである。
【００２４】
イメージセンシングシステムＩＳＳ１に組み込まれた半導体チップＣＰ１は、イメージセンサチップであって、外部から入力される光信号ＬＳ１を電気的な信号に変換する機能を備えている。この半導体チップＣＰ１を、例えば自動車ＣＲ１の前方、後方、側面、あるいは車内に搭載することで、自動車ＣＲ１の周囲の状況を電気的にモニタリングすることが可能になる。そして、半導体チップＣＰ１により取得されたデータ信号を処理することで、運転支援に活用できる。
【００２５】
また、図２に示すように、本実施の形態の半導体装置である半導体チップＣＰ１は、回路ＣＬＥ、および回路ＣＬＥと電気的に接続される複数のパッド（ボンディングパッド、チップ電極、電極端子）ＰＤを有している。上記したように、本実施の形態の半導体チップＣＰ１は、イメージセンサチップであり、回路ＣＬＥは、受光部（受光素子）ＬＳＰに接続され、受光部ＬＳＰから入力される光信号ＬＳ１を電気信号に変換する光電変換回路である。また、複数のパッドＰＤは、半導体チップＣＰ１の外部接続端子であって、回路ＣＬＥから出力される電気信号を外部機器に出力する端子として機能する。
【００２６】
なお、パッドＰＤの機能は、出力端子には限定されず、回路ＣＬＥに対して、電気信号、駆動用の電位（電源電位）、あるいは、参照用の基準電位などを供給する入力端子であっても良い。また、図２では、判り易さのために受光部ＬＳＰと回路ＣＬＥとをそれぞれ独立して記載しているが、受光部ＬＳＰと回路ＣＬＥとが一体に形成されていても良い。
【００２７】
また、図４に示すように、半導体チップＣＰ１のそれぞれは、表面（主面、上面）ＣＰｔおよび表面ＣＰｔとは反対側の裏面（主面、下面）ＣＰｂを有している。表面ＣＰｔおよび裏面ＣＰｂのそれぞれは、四角形である。
【００２８】
また、半導体チップＣＰ１の表面ＣＰｔには、複数のパッドＰＤが配置されている。また、本実施の形態では、半導体チップＣＰ１の表面ＣＰｔには、受光部ＬＳＰが設けられている。なお、図３では、受光部ＬＳＰのレイアウトの例として、図２に示す複数の受光部ＬＳＰを一箇所に集約して配置した例を示している。受光部ＬＳＰのレイアウトには、種々の変形例がある。例えば、複数のパッドＰＤの間に複数の受光部ＬＳＰを並べて配置しても良い。あるいは、複数の受光部ＬＳＰは、複数のパッドＰＤが形成された表面ＣＰｔとは異なる面に形成されていても良い。
【００２９】
また、イメージセンサチップである半導体チップＣＰ１は多数のパッドＰＤを備えている。例えば、図２に示すように、受光部ＬＳＰのそれぞれに対して２個ずつのパッドＰＤが接続される構造の場合、受光部ＬＳＰの数の増加に応じてパッドＰＤの数が増大する。受光部ＬＳＰの数は、イメージセンシングシステムＩＳＳ１の解像度に影響する。このため、イメージセンシングシステムＩＳＳ１の解像度を向上させて、対象物ＴＧ１の検出精度や識別精度を向上させるためには、多くの受光部ＬＳＰが必要になる。例えば、図２に示す例において、１万画素以上の解像度を得るためには、１万個以上の受光部ＬＳＰが必要になり、パッドＰＤの数は２万個以上になる。また、取得するイメージがカラー画像である場合には、さらに多くの受光部ＬＳＰが必要になり、パッドＰＤの数が４万個以上になる場合もある。
【００３０】
＜半導体装置の製造方法＞
次に、本実施の形態の半導体装置の製造方法の全体の流れを説明する。図５は、図２に示す半導体装置の製造フローの概要を示す説明図である。また、図６は、図５に示すウエハ準備工程で準備する半導体ウエハの上面側を示す平面図、図７は、図６に示す半導体チップのうちの二個分を拡大して示す拡大平面図である。
【００３１】
まず、図５に示すウエハ準備工程として、図６に示すように、複数の半導体チップＣＰＲに区画されたウエハ（半導体ウエハ）ＷＨを準備する。ウエハＷＨは平面形状が略円形（詳しくは、周縁部に結晶方位を認識するため、ノッチやオリエンタルフラットなどの切り欠き部が形成されている）を成す。
【００３２】
また、ウエハＷＨは、各々が図３に示す半導体チップＣＰ１の一個分に相当する、複数の半導体チップＣＰＲを備えている。図６では、見易さのため半導体チップＣＰＲの平面サイズを大きく示しているので、１９６個の半導体チップＣＰＲが設けられているが、図６に示すより半導体チップＣＰＲの数が多い場合にも適用できる。一枚のウエハＷＨが備える半導体チップＣＰＲの数は、半導体チップＣＰＲの平面サイズに応じて変化するが、例えば、数百個〜数万個程度の半導体チップＣＰＲを備えている場合がある。
【００３３】
また、ウエハＷＨの複数の半導体チップＣＰＲの各々には回路（半導体集積回路）が形成され、回路と電気的に接続される複数のパッド（電極、チップ電極、電極端子）ＰＤ（図７参照）がウエハＷＨの表面ＣＰｔ上に配置されている。図７に示す例では、ウエハＷＨの複数の半導体チップＣＰＲの各々には、受光部ＬＳＰおよび受光部ＬＳＰと電気的に接続される光電変換回路である回路ＣＬＥ（図２参照）が形成され、複数のパッドＰＤは回路ＣＬＥと電気的に接続されている。
【００３４】
図６に示すウエハＷＨは、例えば以下のように形成される。まず、半導体基板準備工程（図５参照）で、主面（半導体素子形成面）を有する半導体基板を準備する。その後、回路形成工程（図５参照）で、半導体基板の主面上に複数の半導体素子を形成する。半導体素子は、例えばダイオード素子やトランジスタ素子であって、半導体基板に不純物をドープすることにより形成される。また、回路形成工程では、半導体基板の主面上に複数の配線層を積層する。配線層は、上記した複数の半導体素子に電気的に接続され、半導体素子および配線層により回路が形成される。また、本実施の形態の場合、図７に示す受光部ＬＳＰは回路形成工程で形成される。
【００３５】
次に、図５に示す電極端子形成工程では、半導体基板上に積層される複数の配線層の最上層に図７に示す複数のパッドＰＤが形成される。複数のパッドＰＤは、例えば、配線層上に金属膜を堆積させた後、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）をマスクとして、金属膜をエッチングすることによりパターニングされる。
【００３６】
次に、図５に示す保護膜形成工程では、複数の半導体基板上に積層された複数の配線層を覆うように、回路の保護膜である絶縁膜を堆積する。保護膜の材料は、例えば、窒化シリコン膜、あるいは酸化シリコン膜などの無機絶縁膜であって、例えばＣＶＤ法により堆積させる。また、保護膜形成工程では、保護膜に複数の開口部を形成し、複数のパッドＰＤの一部を保護膜から露出させる。
【００３７】
以上の各工程により、図６に示すウエハＷＨの複数の半導体チップＣＰＲのそれぞれには、回路および複数のパッドＰＤが形成される。なお、上記では、図５に示すウエハ準備工程の概要について簡単に説明したので、ウエハ準備工程には種々の変形例があることはいうまでもない。例えば、半導体ウエハＷＨの厚さを薄くする必要がある場合には、保護膜形成工程の後で、半導体基板の裏面を研削する、裏面研削工程を実施しても良い。
【００３８】
次に、図５に示す電気的試験工程として、図６に示すウエハＷＨの電気的試験を行う。電気的試験工程では、ウエハ準備工程において、ウエハＷＨに形成された回路の電気的特性を確認する。上記した回路の電気的特性の試験には、例えば、回路の導通を確認する、導通試験が含まれる。電気的試験工程の詳細については後述する。
【００３９】
次に、図５に示す個片化工程として、図６に示すウエハＷＨでは、複数個の半導体チップＣＰＲに分割され、図３に示す半導体チップ（半導体装置）ＣＰ１が複数個取得される。本工程では、例えば、図６に示す複数の半導体チップＣＰＲのそれぞれの間に配置されたスクライブ領域ＣＰｄに沿ってウエハＷＨを切断し、半導体チップＣＰＲ毎に個片化する。ウエハＷＨのスクライブ領域ＣＰｄを切断する方法には種々の方法がある。例えば、ダイシングブレードと呼ばれる回転刃（図示は省略）をスクライブ領域ＣＰｄに押し当てて、スクライブ領域ＣＰｄの部材を切削して切断することができる。また、レーザ光（図示は省略）をスクライブ領域ＣＰｄに照射して、スクライブ領域ＣＰｄに沿ってウエハＷＨを溶断しても良い。あるいは、上記した回転刃を用いた切削加工と、レーザ光を照射する溶断加工とを組み合わせても良い。
【００４０】
以上の工程により、本実施の形態の半導体装置である半導体チップＣＰ１（図３参照）が得られる。なお、上記は、半導体チップを製造する工程のうち、主要工程の概要を説明したものであり、種々の変形例を適用することができる。
【００４１】
＜検査装置＞
次に、図５に示す電気的試験工程で使用する検査装置の概要を説明する。図８は、図５に示す電気的試験工程で使用する検査装置の概要構成を模式的に示す説明図である。なお、見易さのため、複数のテスト端子ＰＲＴの一部を模式的に示している。しかし、テスト端子ＰＲＴは、図５に示す電気的試験工程において、一括して検査するパッドＰＤの数に対応して設けられているので、図８に示す数より多い。
【００４２】
図８に示すように、本実施の形態１のプローバ（検査装置）ＰＲは、プローブカードＰＲＣ、テスタヘッドＴＨＤ、インタフェースリングＩＦＲ、カードホルダＣＨＤ、ウエハステージＷＳＴ、およびウエハチャック（ウエハ保持台）ＷＣＨなどから形成されている。テスタヘッドＴＨＤとインタフェースリングＩＦＲとの間、およびインタフェースリングＩＦＲとプローブカードＰＲＣとの間は、それぞれ複数の配線ＩＦｗを介して電気的に接続され、それによりテスタヘッドＴＨＤとプローブカードＰＲＣとの間が電気的に接続されている。複数の配線ＩＦｗとしては、例えばポゴピン（ＰＯＧＯ ｐｉｎ）またはスプリングプローブと呼ばれる導電性部材を用いることができる。ポゴピンやスプリングプローブは、接触ピン（プランジャ（接触針））をばね（コイルスプリング）の弾性力で電極（端子）に押し当てる構造を有し、必要に応じてその電極への電気的接続を行うようにした接触針であって、たとえば金属製の管（保持部材）内に配置されたばねが金属ボールを介して接触ピンへ弾性力を伝える構成となっている。また、テスタヘッドＴＨＤは、テスタＴに電気的に接続され、テスタＴからプローブ検査に必要な電圧や信号電流が供給される。
【００４３】
カードホルダＣＨＤは、プローブカードＰＲＣをプローバＰＲに機械的に接続するもので、かつ、電気的試験時の圧力によってプローブカードＰＲＣに反りが生じてしまうことを防ぐ機械的強度を持つ。また、プローバＰＲの筐体内には、ウエハステージＷＳＴが配置され、ウエハステージＷＳＴ上には、ウエハ保持台であるウエハチャックＷＣＨが配置され、固定されている。
【００４４】
被検査対象であるウエハＷＨは、複数のパッドＰＤ（図７参照）が形成された表面ＣＰｔ側をプローブカードＰＲＣと対向させた状態でウエハチャックＷＣＨに保持される。ウエハチャックＷＣＨは、例えば、吸着方式により、ウエハＷＨを保持することができる。
【００４５】
また、プローブカードＰＲＣは、上面ＰＲＣｔ、上面ＰＲＣｔの反対側に位置する下面ＰＲＣｂを有している。下面ＰＲＣｂは、プローブカードＰＲＣのテスト端子配置面になっており、下面ＰＲＣｂの中央部には、複数のパッドＰＤ（図７参照）のそれぞれに接触させるための接触端子である、複数のテスト端子（プローブ、コンタクタ、接触端子）ＰＲＴが形成されている。また、プローブカードＰＲＣは、複数のテスト端子ＰＲＴに接続される複数の配線（図示は省略）を備える配線基板（図示は省略）を有する。複数のテスト端子ＰＲＴに接続されるテスト回路は、配線基板の複数の配線を介して、プローブカードＰＲＣの上面ＰＲＣｔ側に引き出され、複数の配線ＩＦｗと電気的に接続されている。つまり複数のテスト端子ＰＲＴは、プローブカードＰＲＣが備える配線基板を介して、テスタヘッドＴＨＤに形成された電気的試験用の回路（図示は省略）と電気的に接続されている。
【００４６】
ウエハＷＨには、上記したように、多くの半導体チップＣＰＲ（図６参照）が形成されているので、全ての半導体チップＣＰＲについて一括して検査することは難しい。したがって、図５に示す電気的試験工程では、ウエハＷＨの表面ＣＰｔを、複数の試験範囲に区画して、プローブカードＰＲＣとウエハＷＨの相対位置を移動させながら複数の試験範囲のそれぞれについて電気的試験を実施する。
【００４７】
特に、本実施の形態では、一つの半導体チップＣＰＲに２万個以上のパッドＰＤが設けられている。このように、多数のパッドＰＤが高密度で設けられている場合、一つの半導体チップＣＰＲに設けられたすべてのパッドＰＤに対して一括して検査を行うことが難しい。一回の試験で検査対象になるパッドＰＤの数が増加すると、パッドＰＤに接触させるテスト端子ＰＲＴの数、およびテスト端子ＰＲＴに接続される配線ＩＦｗの数が増加する。また、一回の試験で検査対象になるパッドＰＤの配置密度が高くなると、テスト端子ＰＲＴに接続される配線の引き回しのためのスペース確保が難しくなる。この結果、配線のレイアウトが複雑になり、プローバＰＲの構成部品が大型化する原因になる。
【００４８】
そこで、本実施の形態では、複数の試験範囲のそれぞれは、半導体チップＣＰＲの範囲より小さい。言い換えれば、本実施の形態のプローバＰＲが備える複数のテスト端子ＰＲＴの数は、一つの半導体チップＣＰＲに設けられたパッドＰＤの数より小さい。さらに言い換えれば、本実施の形態では、一つの半導体チップＣＰＲを、複数の試験範囲に区画して、プローブカードＰＲＣとウエハＷＨの相対位置を移動させながら複数の試験範囲のそれぞれについて電気的試験を実施する。このように、一つの半導体チップＣＰＲを複数の試験範囲に区画することで、テスト端子ＰＲＴの数を減らすことができる。また、テスト端子ＰＲＴの数を減らすことで、テスト端子ＰＲＴに接続される配線のレイアウトを単純化できるので、プローバＰＲの構成部品を小型化できる。また、テスト端子ＰＲＴに接続される配線のレイアウトを単純化することで、テスト用の回路の故障のリスクを低減できるので、電気的試験の信頼性を向上させることができる。
【００４９】
プローブカードＰＲＣとウエハＷＨの相対位置を移動させる方法としては、プローブカードＰＲＣとウエハＷＨのいずれか一方、あるいは両方を動かす方法がある。本実施の形態の例では、ウエハステージＷＳＴに取り付けられた駆動部（図示は省略）を動作させることにより、ウエハＷＨを固定するウエハチャックＷＣＨが、ウエハステージＷＳＴとともに、平面方向（図８に示すＸ−Ｙ平面方向）に動作する構造になっている。プローブカードＰＲＣを動かすことにより、ずれが生じることを抑制する観点からは、本実施の形態のように、ウエハチャックＷＣＨを動かす構造が好ましい。
【００５０】
なお、上記ではウエハチャックＷＣＨとともに、ウエハステージＷＳＴが移動する実施態様について説明したが、変形例としては、ウエハステージＷＳＴは移動せず、ウエハチャックＷＣＨがウエハステージＷＳＴからは独立して移動する構造にすることもできる。
【００５１】
＜電気的試験工程＞
次に、図８に示すプローバＰＲを用いて行う、図５に示す電気的試験工程について説明する。図９は、図５に示す電気的試験工程の詳細な工程順序の一例を示すフロー図である。また、図１０は、図９に示す第１パッド試験工程でプロービング動作を行った状態を模式的に示す拡大断面図である。また、図１１は、図９に示す第２パッド試験工程でプロービング動作を行った状態を模式的に示す拡大断面図である。また、図１２は、図５に示す電気的試験工程で、プロービング動作を行う順序を模式的に示す平面図である。また、図１３は、図１２に対する検討例の電気的試験工程で、プロービング動作を行う順序を模式的に示す平面図である。
【００５２】
図１０および図１１では、複数のパッドＰＤに接続される光電変換回路である回路ＣＬＥ、および複数のテスト端子ＰＲＴに接続されるテスト回路ＣＴＳＴを模式的に示している。また、図１２および図１３では、ウエハＷＨが備える複数の半導体チップＣＰＲに対してプロービング動作を行う順番を数字により模式的に示している。また、図１２および図１３は平面図であるが、試験範囲ＴＳ１と試験範囲ＴＳ２の区別を識別するために、試験範囲ＴＳ１および試験範囲ＴＳ２にそれぞれ模様を付している。
【００５３】
図９に示すウエハ固定工程では、図８に示すように、図６および図７を用いて説明したウエハＷＨをウエハチャックＷＣＨ上に固定させる。ウエハチャックＷＣＨは、吸着機能を備えており、ウエハＷＨの表面ＣＰｔの反対側に位置する裏面ＣＰｂと、ウエハチャックＷＣＨのウエハ保持面ＷＣＨｔと、を対向させた状態でウエハＷＨを吸着保持する。
【００５４】
次に、ウエハＷＨの表面ＣＰｔに形成された複数のパッドＰＤ（図７参照）に複数のテスト端子ＰＲＴ（図８参照）を接触させて、パッドＰＤに接続される回路の電気的試験を行う。上記したように、本実施の形態では、一つの半導体チップＣＰＲに多数のパッドＰＤが設けられているため、一つの半導体チップＣＰＲを、複数の試験範囲に区画して、プローブカードＰＲＣとウエハＷＨの相対位置を移動させながら複数の試験範囲のそれぞれについて電気的試験を実施する。
【００５５】
したがって、図１０に示すように、一つの半導体チップＣＰＲが有する複数のパッドＰＤには、第１パッド試験工程（図９参照）での試験対象になる複数のパッドＰＤ１および第２パッド試験工程（図９参照）での試験対象になる複数のパッドＰＤ２を有している。複数のパッドＰＤ１は、半導体チップＣＰＲの試験範囲ＴＳ１に、互いに隣り合うように配列されている。また、複数のパッドＰＤ２は、半導体チップＣＰＲの試験範囲ＴＳ２に、互いに隣り合うように配列されている。また、テスト端子ＰＲＴの数は、例えば、パッドＰＤ１の数またはパッドＰＤ２の数と同数であり、パッドＰＤ１とパッドＰＤ２とを合計した数より少ない。例えば本実施の形態の例では、パッドＰＤ１の数、パッドＰＤ２の数、およびテスト端子ＰＲＴの数は、それぞれ１万個以上である。
【００５６】
なお、本実施の形態では、技術思想の理解のし易さのため、一つの半導体チップＣＰＲを、２個の試験範囲ＴＳ１、ＴＳ２に区画して、２回の電気的試験（プロービング動作）によって一つの半導体チップＣＰＲの全てのパッドＰＤの検査が完了する実施態様を取り上げて説明する。しかし、試験範囲の分割数は２個には限定されず、例えば３個以上に分割しても良い。この場合、一つの半導体チップＣＰＲの検査が完了するまでの間に、試験範囲の分割数と同じ回数の電気的試験（プロービング動作）を行う。
【００５７】
図９に示す第１パッド試験工程では、プローブカードＰＲＣ（図８参照）のテスト端子配置面である下面ＰＲＣｂ（図８参照）と、被検査対象物であるウエハＷＨの表面ＣＰｔ側とが対向するようにそれぞれが配置された状態で、図１０に示すように複数のテスト端子ＰＲＴと、複数のパッドＰＤのうちの複数のパッドＰＤ１とを接触させる。第１回目の第１パッド試験工程では、図１２に示す複数の半導体チップＣＰＲのうち、半導体チップＣＰＲ１に設けられた複数のパッドＰＤ１（図１０参照）と複数のテスト端子ＰＲＴ（図１０参照）とを接触させる。そして、複数のパッドＰＤ１に接続される回路ＣＬＥ１の電気的試験を行う。
【００５８】
言い換えれば、第１パッド試験工程では、半導体チップＣＰＲ１（図１２参照）に設けられた複数のパッドＰＤのうちの複数のパッドＰＤ１に対してプロービング動作を行う。
【００５９】
さらに言い換えれば、第１パッド試験工程では、半導体チップＣＰＲ１（図１２参照）が有する試験範囲ＴＳ１に形成された複数の回路ＣＬＥ１に対して電気的試験を行う。
【００６０】
テスト端子ＰＲＴのそれぞれは、テスト回路ＣＴＳＴに接続されており、複数のパッドＰＤ１は複数の回路ＣＬＥ１にそれぞれ接続されている。そして、複数のテスト端子ＰＲＴと複数のパッドＰＤ１とを接触させた状態で、テスト回路ＣＴＳＴからテスト用の信号をパッドＰＤ１に供給することで、複数のパッドＰＤ１に接続された複数の回路ＣＬＥ１の電気的特性を試験する。例えば、導通確認試験を行う場合には、パッドＰＤ１にテスト用の信号を入力し、回路ＣＬＥ１を経由して戻る信号をパッドＰＤ１から出力させる。この時出力される信号データ（試験データ）の数は、例えば複数のパッドＰＤ１に接続される回路ＣＬＥ１の数と同じ数である。したがって、検査対象の回路の数が増える程、信号データ（試験データ）の数が増大する。以下、個々の回路にテスト信号を供給した結果、出力されるデータのことを試験データ（または信号データ）と記載する。
【００６１】
また、複数のテスト端子ＰＲＴの数は、少なくとも一つの半導体チップＣＰＲに形成された複数のパッドＰＤ１の数以上である。したがって、第１パッド試験工程では、複数のパッドＰＤ１に接続される複数の回路ＣＬＥ１については、一括して試験することができる。
【００６２】
次に、図９に示す第２パッド試験工程では、複数のテスト端子ＰＲＴと複数のパッドＰＤの相対的な位置を移動させて、複数のテスト端子ＰＲＴと複数のパッドＰＤ２とをそれぞれ対向させる。複数のテスト端子ＰＲＴと複数のパッドＰＤの相対的な位置を移動させる方法としては、上記したように、図８に示すプローブカードＰＲＣとウエハＷＨのいずれか一方、あるいは両方を動かす方法がある。
【００６３】
また、第２パッド試験工程では、図１１に示すように複数のテスト端子ＰＲＴと、複数のパッドＰＤのうちの複数のパッドＰＤ２とを接触させる。第１回目の第２パッド試験工程では、図１２に示す複数の半導体チップＣＰＲのうち、半導体チップＣＰＲ１に設けられた複数のパッドＰＤ２（図１１参照）と複数のテスト端子ＰＲＴ（図１１参照）とを接触させる。そして、複数のパッドＰＤ２に接続される回路ＣＬＥ２の電気的試験を行う。
【００６４】
言い換えれば、第２パッド試験工程では、半導体チップＣＰＲ１（図１２参照）に設けられた複数のパッドＰＤのうちの複数のパッドＰＤ２に対してプロービング動作を行う。
【００６５】
さらに言い換えれば、第２パッド試験工程では、半導体チップＣＰＲ１（図１２参照）が有する試験範囲ＴＳ２に形成された複数の回路ＣＬＥ２に対して電気的試験を行う。
【００６６】
複数のパッドＰＤ２は複数の回路ＣＬＥ２にそれぞれ接続されている。そして、複数のテスト端子ＰＲＴと複数のパッドＰＤ２とを接触させた状態で、テスト回路ＣＴＳＴからテスト用の信号をパッドＰＤに供給することで、複数のパッドＰＤ２に接続された複数の回路ＣＬＥ２の電気的特性を試験する。例えば、導通確認試験を行う場合には、パッドＰＤ２にテスト用の信号を入力し、回路ＣＬＥを経由して戻る信号をパッドＰＤ２から出力させる。この時出力される試験データの数は、例えば複数のパッドＰＤ２に接続される回路ＣＬＥ２の数と同じ数である。
【００６７】
また、複数のテスト端子ＰＲＴの数は、少なくとも複数のパッドＰＤ２の数以上である。したがって、第２パッド試験工程では、複数のパッドＰＤ２に接続される複数の回路ＣＬＥについては、一括して試験することができる。
【００６８】
本実施の形態では、図９に示す第１パッド試験工程と第２パッド試験工程が終われば、半導体チップＣＰＲ（図１０、図１１参照）に形成されたすべての回路ＣＬＥに対する試験結果の試験データが取得される。
【００６９】
次に、図９に示す合否判定工程では、例えば図８に示すテスタＴが有する判定回路において、電気的試験を行った半導体チップＣＰＲ（図１０、図１１参照）の合否を判定する。本工程では、第１パッド試験工程、および第２パッド試験工程で得られた試験データを合否判定用の参照データと比較することにより、試験データを取得した半導体チップＣＰＲの複数の回路の電気的特性が許容範囲内であるか否かを判定する。つまり、第１パッド試験工程と第２パッド試験工程のそれぞれの電気的試験の結果から半導体チップＣＰＲ１の合否を判定する。そして、例えば図８に示すテスタＴは、判定を行った半導体チップＣＰＲの位置座標、および判定結果を記憶する。一方、合否判定に用いた複数の試験データは、上記した位置座標および判定結果にリンクして記憶しても良いが、記憶容量を圧迫する原因になる場合には、消去しても良い。
【００７０】
次に、図９に示す半導体チップ変更工程では、複数のテスト端子ＰＲＴと複数のパッドＰＤの相対的な位置を移動させて、複数のテスト端子ＰＲＴのそれぞれが、合否判定が終わった半導体チップＣＰＲとは別の半導体チップＣＰＲの複数のパッドＰＤ１とをそれぞれ対向させる。複数のテスト端子ＰＲＴと複数のパッドＰＤの相対的な位置を移動させる方法としては、上記したように、図８に示すプローブカードＰＲＣとウエハＷＨのいずれか一方、あるいは両方を動かす方法がある。
【００７１】
次に、第２番目の半導体チップＣＰＲ２（図１２参照）に対して、上記と同様に第１パッド試験工程、第２パッド試験工程、合否判定工程を行う。以下、図６に示すウエハが備えるすべての半導体チップＣＰＲに対して合否判定工程を行うまで、半導体チップ変更工程、第１パッド試験工程、第２パッド試験工程、および合否判定工程を繰り返し実施する。そして、全ての半導体チップＣＰＲに対して合否判定を行った後、ウエハＷＨを図８に示すウエハチャックＷＣＨから取り外し、電気的試験を未実施の新たなウエハＷＨと交換する（ウエハ交換工程）。
【００７２】
ウエハＷＨが備える複数の半導体チップＣＰＲに対する合否判定のデータおよび位置座標のデータは、試験を行ったウエハＷＨを識別するための番号のデータと共に次工程（例えば図５に示す個片化工程）に搬送される。そして、不合格の半導体チップＣＰＲは、個片化工程の後で選択的に排除され、合格した半導体チップＣＰＲが半導体チップＣＰ１（図３参照）として取得される。
【００７３】
上記の通り、本実施の形態の電気的試験工程では、一つの半導体チップに対する複数回の電気的試験（プロービング動作）が完了し、その半導体チップに対する合否判定を行った後で、別の半導体チップに対する電気的試験（プロービング動作）を実施する。このため、本実施の形態では、図１２にプロービング動作の順番を数字で示すように、複数の半導体チップＣＰＲのそれぞれに対して、連続的に複数回の電気的試験（プロービング動作）を行っている。
【００７４】
言い換えれば、本実施の形態では、複数の半導体チップＣＰＲのそれぞれは、試験範囲（第１の試験範囲）ＴＳ１と試験範囲（第２の試験範囲）ＴＳ２のそれぞれを有している。そして本実施の形態の電気的試験工程では、一つの半導体チップＣＰＲが有する複数の試験範囲ＴＳ１、ＴＳ２に対して連続的にプロービング動作を行う。
【００７５】
一方、本実施の形態に対する検討例として、図１３に示す順序でプロービング動作を行う方法が考えられる。すなわち、図１３に示す電気的試験工程では、複数の半導体チップＣＰＲのそれぞれが有する試験範囲ＴＳ１および試験範囲ＴＳ２のうち、試験範囲ＴＳ１に対して連続的にプロービング動作を行う。そして、全ての試験範囲ＴＳ１に対してプロービング動作が完了した後、複数の試験範囲ＴＳ２に対して連続的にプロービング動作を行う。
【００７６】
図１３に示す電気的試験工程は、試験範囲ＴＳ１および試験範囲ＴＳ２にそれぞれ異なる種類の回路が形成されている場合に有利である。例えば、試験範囲ＴＳ１および試験範囲ＴＳ２にそれぞれ異なる種類の回路が形成されている場合、試験範囲ＴＳ１に対するプロービング動作と試験範囲ＴＳ２に対するプロービング動作とは、それぞれ異なるテスト回路ＣＴＳＴ（図１０、図１１参照）に接続して行うことがある。この場合、試験範囲ＴＳ１に対して連続的にプロービング動作を行えば、テスト回路の切り替え回数を低減することができる。
【００７７】
ところが、本願発明者の検討によれば、図１３に示す電気的試験工程の場合、以下の課題があることが判った。すなわち、図１３に示す順番でプロービング動作を行った場合、図１２に示す例と比較して、試験範囲ＴＳ１、ＴＳ２の切り替えのための移動距離が大きくなるので、電気的試験工程に要する時間が長くなる。言い換えれば、図１２に示す本実施の形態のように、複数の半導体チップＣＰＲが備える試験範囲ＴＳ１および試験範囲ＴＳ２のそれぞれに対して連続的に試験を行う場合、電気的試験工程に要する時間を短縮し、電気的試験工程を効率的に行うことができる。
【００７８】
あるいは、図１３に示す順番でプロービング動作を行った場合、合否判定工程までに保持する試験データの数が多くなる。例えば、図１３に示す例の場合、最初に試験範囲ＴＳ２の試験データを取得するのが、２５回目のプローブ動作の後なので、第１回目の合否判定を実施するまでの間に、２４個の試験範囲ＴＳ１に対する試験データを記憶しておく必要がある。また、本実施の形態の場合、１回のプローブ動作で取得する試験データの数が多いので、記憶しておくべき試験データの数がさらに増大する。
【００７９】
このように合否判定工程までの間、記憶すべき試験データの容量が増加すると、試験データの処理が煩雑になる。合否判定工程において、多数の試験データの中から必要な試験範囲ＴＳ１の試験データを抽出しなければならないので、照合処理などに時間を要する。また例えば、なんらかのトラブルにより、記憶していた試験データの一部または全部が消失した場合、第１回目のプロービング動作から電気的試験工程をやり直さなければならなくなる可能性がある。
【００８０】
一方、図１２に示すように、本実施の形態の電気的試験工程では、一つの半導体チップＣＰＲが有する試験範囲ＴＳ１および試験範囲ＴＳ２の試験データを連続的に取得して、次の半導体チップＣＰＲの試験データを取得する前に合否判定を行う。このため、次の半導体チップＣＰＲの試験データを行う際には、上記した通り、少なくとも判定を行った半導体チップＣＰＲの位置座標、および判定結果のデータが記憶されていれば、判定に利用した試験データは消去しても良い。したがって、取り扱うデータの容量が、図１３に示す検討例と比較して大幅に低減することができる。
【００８１】
このため、本実施の形態によれば、試験データの処理を効率的に行うことができる。例えば、判定を行った半導体チップＣＰＲの位置座標、および判定結果のデータの容量は小さいので、異なる複数の記憶回路に記憶しておくこともできる。この場合、一部の記憶回路のデータが消失した場合でも、他の記憶回路からデータを復元できる。したがって、第１回目のプロービング動作から電気的試験工程をやり直さなければならなくなる可能性を低減できる。
【００８２】
上記の通り、本実施の形態によれば、電気的試験工程を効率的に実施することができる。このため、電気的試験工程を含む半導体装置の製造効率を向上させることができる。
【００８３】
また、本実施の形態の場合、図１０および図１１に示す複数のパッドＰＤ１および複数のパッドＰＤ２のそれぞれは、同じ種類（同一種類）の回路ＣＬＥに接続されている。したがって、回路ＣＬＥ１と回路ＣＬＥ２とは同じテスト回路ＣＴＳＴに接続して電気的試験を行うことができる。
【００８４】
ただし、本実施の形態に対する変形例としては、複数のパッドＰＤ１および複数のパッドＰＤ２のそれぞれが互いに異なる回路に接続されていても良い。この場合、図１２に示すように検査範囲ＴＳ１と試験範囲ＴＳ２に対して連続的に電気的試験を行う場合、テスト回路ＣＴＳＴ（図１０、図１１参照）を切り替える場合がある。しかし、テスト回路ＣＴＳＴ（図１０、図１１参照）を切り替える回数が増加した場合でも、プロービング動作間の移動時間を短縮することができる。あるいは、試験データの処理を効率的に行うことができるので、電気的試験工程を効率的に実施できる。
【００８５】
＜変形例＞
以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８６】
（変形例１）
上記実施の形態では、図１０および図１１に示すように、複数のパッドＰＤ１試験範囲ＴＳ１に集約して配置し、かつ複数のパッドＰＤ２を試験範囲ＴＳ２に集約して配置する例を説明した。言い換えれば、図１０および図１１に示す例では、複数のパッドＰＤ１のそれぞれが隣り合い、かつ、複数のパッドＰＤ２のそれぞれが隣り合うように配列されている。しかし、試験範囲ＴＳ１と試験範囲ＴＳ２の分割方法は、図１０および図１１に示す例の他、種々の変形例がある。
【００８７】
図１４は、図１０に対する変形例であるウエハに対して、第１パッド試験工程でプロービング動作を行った状態を模式的に示す拡大断面図である。また、図１５は、図１１に対する変形例であるウエハに対して、第２パッド試験工程でプロービング動作を行った状態を模式的に示す拡大断面図である。
【００８８】
図１４および図１５に示すウエハＷＨ１は、複数のパッドＰＤ２のそれぞれは、複数のパッドＰＤ１のそれぞれの間に配列されている点で、図１０および図１１に示すウエハＷＨと相違する。言い換えれば、ウエハＷＨ１では、複数のパッドＰＤ１と複数のパッドＰＤ２とが交互に配列されている。さらに言い換えれば、ウエハＷＨ１では、試験範囲ＴＳ１および試験範囲ＴＳ２のそれぞれは、複数の領域に分割されており、試験範囲ＴＳ２を構成する複数の領域のそれぞれは、試験範囲ＴＳ１を構成する複数の領域のそれぞれの間に設けられている。
【００８９】
上記実施の形態で説明したように、一回の試験で検査対象になるパッドＰＤの配置密度が高くなると、テスト端子ＰＲＴに接続される配線の引き回しのためのスペース確保が難しくなる。例えば、図１０に示す例では、複数のパッドＰＤは等間隔で配置されており、隣り合うパッドＰＤの中心間距離であるパッドピッチＰＤｐ１は、２０μｍである。この場合、複数のテスト端子ＰＲＴのそれぞれの中心間距離である端子ピッチＰＲＴｐ１は、パッドピッチＰＤｐ１と同じである。このため、複数のテスト端子ＰＲＴに接続される配線は、中心間距離が２０μｍの条件で引き回す必要がある。
【００９０】
一方、図１４に示す例の場合、隣り合うパッドＰＤの中心間距離であるパッドピッチＰＤｐ１は、２０μｍである。しかし、複数のパッドＰＤ１のうち隣り合うパッドＰＤ１の間には、パッドＰＤ２が設けられているので、複数のテスト端子ＰＲＴのそれぞれの中心間距離である端子ピッチＰＲＴｐ２は、パッドピッチＰＤｐ１より大きい。例えば、図１４に示す例では、４０μｍである。したがって、複数のテスト端子ＰＲＴに接続される配線は、中心間距離が４０μｍの条件で引き回すことができる。
【００９１】
これにより、本変形例によれば、図１０に示す例と比較して、テスト端子ＰＲＴに接続される配線の引き回しのためのスペースが確保し易くなる。つまり、電気的試験を行う検査装置の配線のレイアウトを単純化して、装置を小型化することができる。
【００９２】
なお、図１４および図１５に示すウエハＷＨ１に対する電気的試験工程でも、試験範囲ＴＳ１に対して電気的試験（プロービング動作）を行った後、引き続いて試験範囲ＴＳ２に対して電気的試験（プロービング動作）を行う点は上記した電気的試験工程と同様である。
【００９３】
つまり、図１４および図１５に示す変形例の場合にも、複数の半導体チップＣＰＲのそれぞれに対して、合否判定までを連続的に実施するので、電気的試験工程を効率的に実施することができる。
【００９４】
（変形例２）
また上記実施の形態では、一つの半導体チップＣＰＲ毎に順々に電気的試験を完了させる実施態様について説明した。しかし、以下で説明する変形例では、電気的試験工程に要する時間をさらに短縮することができる。図１６は、図１０に対する変形例である電気的試験工程において、第１パッド試験工程でプロービング動作を行った状態を模式的に示す拡大断面図である。図１７は、図１１に対する変形例である電気的試験工程において、第２パッド試験工程でプロービング動作を行った状態を模式的に示す拡大断面図である。図１８は、図１６および図１７に示す電気的試験工程で、プロービング動作を行う順序を模式的に示す平面図である。
【００９５】
図１６〜図１８に示す電気的試験工程は、１回のプロービング動作で、複数の半導体チップＣＰＲに対して電気的試験を行う点で、図１０、図１１および図１２に示す電気的試験工程と相違する。本変形例の電気的試験工程のフローは図９に示すフローと同様である。しかし、第１パッド試験工程および第２パッド試験工程のそれぞれにおいて、複数の半導体チップに対して一括して電気的試験を行う点で上記した実施態様と相違する。
【００９６】
本変形例では、図９に示す第１パッド試験工程で、図１６に示すように複数のテスト端子ＰＲＴ１と複数のパッドＰＤ１とを接触させる。第１回目の第１パッド試験工程では、図１８に示す複数の半導体チップＣＰＲのうち、半導体チップＣＰＲ１に設けられた複数のパッドＰＤ１（図１６参照）と複数のテスト端子ＰＲＴ１（図１６参照）とを接触させる。また、第１回目の第１パッド試験工程では、図１８に示す複数の半導体チップＣＰＲのうち、半導体チップＣＰＲ２に設けられた複数のパッドＰＤ１（図１６参照）と複数のテスト端子ＰＲＴ２（図１６参照）とを接触させる。そして、半導体チップＣＰＲ１および半導体チップＣＰＲ２に形成された複数のパッドＰＤ１に接続される回路ＣＬＥ１の電気的試験を行う。
【００９７】
言い換えれば、本変形例の第１パッド試験工程では、半導体チップＣＰＲ１および半導体チップＣＰＲ２に設けられた複数のパッドＰＤのうちの複数のパッドＰＤ１に対してプロービング動作を行う。
【００９８】
さらに言い換えれば、本変形例の第１パッド試験工程では、半導体チップＣＰＲ１および半導体チップＣＰＲ２のそれぞれが有する試験範囲ＴＳ１（図１８参照）に形成された回路ＣＬＥ１に対して電気的試験を行う。
【００９９】
テスト端子ＰＲＴ１およびテスト端子ＰＲＴ２のそれぞれは、テスト回路ＣＴＳＴに接続されており、複数のパッドＰＤ１は複数の回路ＣＬＥにそれぞれ接続されている。そして、複数のテスト端子ＰＲＴと複数のパッドＰＤ１とを接触させた状態で、テスト回路ＣＴＳＴからテスト用の信号をパッドＰＤ１に供給することで、複数のパッドＰＤ１に接続された複数の回路ＣＬＥの電気的特性を試験する。
【０１００】
本変形例の場合、図１８に示すように、半導体チップＣＰＲ１の試験範囲ＴＳ１と半導体チップＣＰＲ２の試験範囲ＴＳ１の両方に対して一括して電気的試験を行う。このため、半導体チップＣＰＲ１の試験範囲ＴＳ１の試験データ、および半導体チップＣＰＲ２の試験範囲ＴＳ１の試験データが一括して取得される。
【０１０１】
次に、図９に示す第２パッド試験工程では、図１７に示すように、複数のテスト端子ＰＲＴと複数のパッドＰＤの相対的な位置を移動させる。本工程では、複数のテスト端子ＰＲＴ１は半導体チップＣＰＲ１の複数のパッドＰＤ２と対向する位置に配置される。また、複数のテスト端子ＰＲＴ２は半導体チップＣＰＲ２の複数のパッドＰＤ２と対向する位置に配置される。
【０１０２】
また、本変形例では、図９に示す第２パッド試験工程で、図１７に示すように複数のテスト端子ＰＲＴ１と複数のパッドＰＤ２とを接触させる。第１回目の第２パッド試験工程では、図１８に示す複数の半導体チップＣＰＲのうち、半導体チップＣＰＲ１に設けられた複数のパッドＰＤ２（図１７参照）と複数のテスト端子ＰＲＴ１（図１７参照）とを接触させる。また、第１回目の第２パッド試験工程では、図１８に示す複数の半導体チップＣＰＲのうち、半導体チップＣＰＲ２に設けられた複数のパッドＰＤ２（図１７参照）と複数のテスト端子ＰＲＴ２（図１７参照）とを接触させる。そして、半導体チップＣＰＲ１および半導体チップＣＰＲ２に形成された複数のパッドＰＤ２に接続される回路ＣＬＥ２の電気的試験を行う。
【０１０３】
言い換えれば、本変形例の第２パッド試験工程では、半導体チップＣＰＲ１および半導体チップＣＰＲ２に設けられた複数のパッドＰＤのうちの複数のパッドＰＤ２に対してプロービング動作を行う。
【０１０４】
さらに言い換えれば、本変形例の第２パッド試験工程では、半導体チップＣＰＲ１および半導体チップＣＰＲ２のそれぞれが有する試験範囲ＴＳ２（図１８参照）に形成された回路ＣＬＥ２に対して電気的試験を行う。
【０１０５】
本変形例では、図９に示す第１パッド試験工程と第２パッド試験工程が終われば、半導体チップＣＰＲ１、ＣＰＲ２（図１６、図１７参照）に形成されたすべての回路ＣＬＥに対する試験結果の試験データが取得される。
【０１０６】
次に、図９に示す合否判定工程では、例えば図８に示すテスタＴが有する判定回路において、電気的試験を行った半導体チップＣＰＲ１（図１８参照）および半導体チップＣＰＲ２（図１８参照）の合否を判定する。本工程では、第１パッド試験工程、および第２パッド試験工程で得られた試験データを合否判定用の参照データと比較することにより、試験データを取得した半導体チップＣＰＲ１、ＣＰＲ２の複数の回路の電気的特性が許容範囲内であるか否かを判定する。そして、例えば図８に示すテスタＴは、判定を行った半導体チップＣＰＲの位置座標、および判定結果を記憶する。一方、合否判定に用いた複数の試験データは、上記した位置座標および判定結果にリンクして記憶しても良いが、記憶容量を圧迫する原因になる場合には、消去しても良い。
【０１０７】
次に、図９に示す半導体チップ変更工程では、複数のテスト端子ＰＲＴと複数のパッドＰＤの相対的な位置を移動させて、複数のテスト端子ＰＲＴのそれぞれが、合否判定が終わった半導体チップＣＰＲとは別の半導体チップＣＰＲの複数のパッドＰＤ１とをそれぞれ対向させる。例えば、図１８に示す例では、半導体チップＣＰＲ１および半導体チップＣＰＲ２の合否判定が完了した後は、図１６に示す半導体チップＣＰＲ３の複数のパッドＰＤ１と対向する位置に図１６に示す複数のテスト端子ＰＲＴ１を移動させ、半導体チップＣＰＲ４の複数のパッドＰＤ１と対向する位置に図１６に示す複数のテスト端子ＰＲＴ２を移動させる。
【０１０８】
次に、第２回目の第１パッド試験工程では、図１８に示す複数の半導体チップＣＰＲのうち、半導体チップＣＰＲ３に設けられた複数のパッドＰＤ１（図１６参照）と複数のテスト端子ＰＲＴ１（図１６参照）とを接触させる。また、第２回目の第１パッド試験工程では、図１８に示す複数の半導体チップＣＰＲのうち、半導体チップＣＰＲ４に設けられた複数のパッドＰＤ１（図１６参照）と複数のテスト端子ＰＲＴ２（図１６参照）とを接触させる。そして、半導体チップＣＰＲ３および半導体チップＣＰＲ４に形成された複数のパッドＰＤ１に接続される回路ＣＬＥ１の電気的試験を行う。
【０１０９】
言い換えれば、本変形例の第２回目の第１パッド試験工程では、半導体チップＣＰＲ３および半導体チップＣＰＲ４に設けられた複数のパッドＰＤのうちの複数のパッドＰＤ１に対してプロービング動作を行う。
【０１１０】
さらに言い換えれば、本変形例の第２回目の第１パッド試験工程では、半導体チップＣＰＲ３および半導体チップＣＰＲ４のそれぞれが有する試験範囲ＴＳ１（図１８参照）に形成された回路ＣＬＥ１に対して電気的試験を行う。
【０１１１】
以下、図６に示すウエハが備えるすべての半導体チップＣＰＲに対して合否判定工程を行うまで、半導体チップ変更工程、第１パッド試験工程、第２パッド試験工程、および合否判定工程を繰り返し実施する。そして、全ての半導体チップＣＰＲに対して合否判定を行った後、ウエハＷＨを図８に示すウエハチャックＷＣＨから取り外し、電気的試験を未実施の新たなウエハＷＨと交換する（ウエハ交換工程）。
【０１１２】
ここで、上記したように、一回のプロービング動作で検査対象になるパッドＰＤの数が増加すると、テスト端子ＰＲＴに接続される配線の数が増加するため、配線レイアウトが複雑化する懸念がある。しかし、図１８に示すように半導体チップＣＰＲ１と半導体チップＣＰＲ２の距離が十分に離れている場合、配線を引き回すスペースを確保し易い。このため、複数の半導体チップＣＰＲに対して一括して電気的試験を行った場合でも、配線レイアウトの複雑化を抑制できる。
【０１１３】
また、本変形例の場合、複数の半導体チップＣＰＲに対する電気的試験を一括して行うので、図１２に示す例と比較して、一回の電気的試験（プロービング動作）で取得される試験データの数は２倍になる。しかし、本変形例の場合でも、図１３に示す検討例と比較すれば、合否判定まで記憶しておく必要がある試験データの数は、少なくて良い。
【０１１４】
また、本変形例によれば、図１８と図１２を比較して明らかなように、プロービング動作の回数を半減させることができる。このため、電気的試験工程に要する時間を図１０および図１１に示す実施態様と比較して、さらに短縮することができる。
【０１１５】
ところで、本変形例に対する更なる変形例としては、半導体チップＣＰＲ１と半導体チップＣＰＲ２とが互いに隣り合って配列されていても良い。ただし、配線引き回しのスペースを確保して配線レイアウトを単純化する観点からは、本変形例のように、半導体チップＣＰＲ１と半導体チップＣＰＲ２との間に半導体チップＣＰＲ１および半導体チップＣＰＲ２以外の半導体チップＣＰＲが設けられていることが好ましい。また、一括して電気的試験を行う半導体チップＣＰＲの距離を十分に離す観点からは、図１８に示すように、半導体チップＣＰＲ１と半導体チップＣＰＲ２との間に複数の半導体チップＣＰＲが設けられていることが特に好ましい。
【０１１６】
また、本変形例では、２個の半導体チップＣＰＲに対して一括で電気的試験を行う実施態様について説明した。しかし、３個以上の半導体チップＣＰＲに対して一括で電気的試験を行っても良い。ただし、一括して電気的試験を行う半導体チップＣＰＲの数に比例して試験データの数が増加する。また、一括して電気的試験を行う半導体チップＣＰＲの数に比例して配線レイアウトの困難性が増加する。したがって、本変形例で説明したように、２個の半導体チップＣＰＲに対して一括で電気的試験を行う実施態様が特に好ましい。
【０１１７】
（変形例３）
また、上記実施の形態では、図９に示すように、一つの半導体チップに対して第１パッド試験工程および第２パッド試験工程が完了した後に合否判定工程を行う実施態様について説明した。しかし、図１９に示す変形例のように、第１パッド試験工程または第２パッド試験工程を行った後に、それぞれ合否判定工程を行っても良い。図１９は、図９に示す電気的試験工程に対する変形例の詳細な工程順序の一例を示すフロー図である。
【０１１８】
図１９に示す変形例では、第１パッド試験工程を行った後、かつ、第２パッド試験工程を行う前に、合否判定工程を実施する点で、図９に示す実施態様と相違する。また、図１９に示す実施態様では、第２パッド試験工程の前の合否判定において、合格と判定された場合には、第２パッド試験工程を引き続き実施する。一方、第２パッド試験工程の前の第１合否判定において、不合格と判定された場合には、第２パッド試験工程および第２パッド試験工程後の第２合否判定工程を省略して、半導体チップ変更工程を実施する。
【０１１９】
図１２に示すように、一つの半導体チップＣＰＲを複数の試験範囲ＴＳ１、ＴＳ２に分割して電気的試験を行う場合、試験範囲ＴＳ１の電気的試験の結果によっては、試験範囲ＴＳ２の結果に関わらず、半導体チップＣＰＲが不合格と判定される場合がある。この場合、図１９に示す変形例のように、不合格の判定が判った時点で、不合格の半導体チップＣＰＲ（図１２参照）に対する第２パッド試験工程を中止することにより、図５に示す電気的試験工程全体の効率を向上させることができる。
【０１２０】
ただし、図１８に示す変形例のように、複数の半導体チップＣＰＲに対して一括して電気的試験を行う場合には、状況が異なる。例えば、半導体チップＣＰＲ１の試験範囲ＴＳ１の第１合否判定工程において、半導体チップＣＰＲ１は不合格と判定されたとしても、半導体チップＣＰＲ２の試験範囲ＴＳ１の第１合否判定工程において、合格と判定される場合がある。この場合、半導体チップＣＰＲ１が不合格と判定された場合でも、第２パッド試験工程を行った方が、製品のスループットを向上させられる点で好ましい。
【０１２１】
したがって、本変形例３と上記変形例２とを組み合わせて適用する場合には、以下の方法が好ましい。すなわち、第２パッド試験工程の前の第１合否判定工程において、図１６に示す半導体チップＣＰＲ１の試験範囲ＴＳ１に形成された回路ＣＬＥ１、および半導体チップＣＰＲ２の試験範囲ＴＳ１に形成された回路ＣＬＥ１のうち、少なくとも一方が合格と判定された場合には、引き続いて第２パッド試験工程を実施する。一方、第２パッド試験工程の前の第１合否判定工程において、図１６に示す半導体チップＣＰＲ１の試験範囲ＴＳ１に形成された回路ＣＬＥ１、および半導体チップＣＰＲ２の試験範囲ＴＳ１に形成された回路ＣＬＥ１の両方が不合格と判定された場合には、第２パッド試験工程および第２パッド試験工程後の第２合否判定工程を省略して、半導体チップ変更工程を実施する。
【０１２２】
（変形例４）
さらに、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。
【符号の説明】
【０１２３】
ＣＨＤ  カードホルダ
ＣＬＥ、ＣＬＥ１、ＣＬＥ２  回路（光電変換回路）
ＣＰ１  半導体チップ（半導体装置）
ＣＰｂ  裏面（主面、下面）
ＣＰｄ  スクライブ領域
ＣＰＲ、ＣＰＲ１、ＣＰＲ２、ＣＰＲ３、ＣＰＲ４  半導体チップ
ＣＰｔ  表面（主面、上面）
ＣＲ１  自動車
ＣＴＳＴ  テスト回路
ＩＦＲ  インタフェースリング
ＩＦｗ  配線
ＩＳＳ１  イメージセンシングシステム
ＬＳ１  光信号
ＬＳＰ  受光部（受光素子）
ＰＤ、ＰＤ１、ＰＤ２  パッド（ボンディングパッド、チップ電極、電極端子）
ＰＤｐ１  パッドピッチ
ＰＲ  プローバ（検査装置）
ＰＲＣ  プローブカード
ＰＲＣｂ  下面
ＰＲＣｔ  上面
ＰＲＴ、ＰＲＴ１、ＰＲＴ２  テスト端子（プローブ、コンタクタ、接触端子）
ＰＲＴｐ１  端子ピッチ
ＰＲＴｐ２  端子ピッチ
Ｔ  テスタ
ＴＧ１  対象物
ＴＨＤ  テスタヘッド
ＴＳ１、ＴＳ２  試験範囲
ＷＣＨ  ウエハチャック（ウエハ保持台）
ＷＣＨｔ  ウエハ保持面
ＷＨ、ＷＨ１  ウエハ（半導体ウエハ）
ＷＳＴ  ウエハステージ
【図１】
2017032379.tif 000003
【図２】
2017032379.tif 000004
【図３】
2017032379.tif 000005
【図４】
2017032379.tif 000006
【図５】
2017032379.tif 000007
【図６】
2017032379.tif 000008
【図７】
2017032379.tif 000009
【図８】
2017032379.tif 000010
【図９】
2017032379.tif 000011
【図１０】
2017032379.tif 000012
【図１１】
2017032379.tif 000013
【図１２】
2017032379.tif 000014
【図１３】
2017032379.tif 000015
【図１４】
2017032379.tif 000016
【図１５】
2017032379.tif 000017
【図１６】
2017032379.tif 000018
【図１７】
2017032379.tif 000019
【図１８】
2017032379.tif 000020
【図１９】
2017032379.tif 000021