(57)【要約】 【課題】ローサイドに制御スイッチ素子を接続するとともに、負荷（ＬＥＤ）に流れる電流に応じて、定電流制御することが可能な電源装置を提供する。【解決手段】電源装置は、一端が第１の電源端子に接続された第１の巻線と、一端が第１の巻線の他端に接続された制御スイッチ素子と、一端が制御スイッチ素子の他端に接続され、他端が接地された検出抵抗と、第１の巻線の一端および負荷の一端が接続される第１の負荷端子と、負荷の他端が接続される第２の負荷端子と、一端が第１の巻線の他端に接続され、他端が第２の負荷端子に接続され、第１の巻線の他端から第２の負荷端子に向かう方向が順方向となる整流素子と、第１の巻線とトランスを構成し、第１の巻線に流れる第１の電流に応じた第２の電流が流れる第２の巻線と、検出抵抗の一端の検出抵抗電圧および第２の巻線の一端の巻線電圧に基づいて、制御スイッチ素子を制御する制御回路と、を備える。【選択図】図１
2017099078.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源端子及び接地された第２の電源端子と、
交流電源が出力した交流電圧を整流し、得られた直流電圧を前記第１の電源端子に出力する整流回路と、
一端が前記第１の電源端子に接続された第１の巻線と、
一端が前記第１の巻線の他端に接続された制御スイッチ素子と、
一端が前記制御スイッチ素子の他端に接続され、他端が接地された検出抵抗と、
前記第１の巻線の一端および負荷の一端が接続される第１の負荷端子と、
前記負荷の他端が接続される第２の負荷端子と、  
一端が前記第１の巻線の他端に接続され、他端が前記第２の負荷端子に接続され、前記第１の巻線の他端から前記第２の負荷端子に向かう方向が順方向となる整流素子と、  
前記第１の巻線とトランスを構成し、前記第１の巻線に流れる第１の電流に応じた第２の電流が流れる第２の巻線と、
前記検出抵抗の一端の検出抵抗電圧および前記第２の巻線の一端の巻線電圧に基づいて、前記制御スイッチ素子を制御する制御回路と、を備え、
前記制御回路は、
前記制御スイッチ素子をオフした後から、前記巻線電圧が予め設定された設定電圧以上になった後に前記巻線電圧が初めて前記設定電圧未満になるまでの第１の期間の間は、前記制御スイッチ素子をオンさせていたオン期間における前記検出抵抗電圧のピーク電圧に基づいた第１の比較電圧と、前記第１の期間の後から前記制御スイッチ素子をオンした後にオフするまでの第２の期間は、第２の比較電圧と、をそれぞれの期間において予め設定された閾値電圧と、の誤差電圧を平均した電圧に基づいて、前記制御スイッチ素子のオンデューティを制御する
ことを特徴とする電源装置。
【請求項２】
前記制御回路は、
前記第１の期間において、前記第１の比較電圧と、前記第２の期間において、前記第２の比較電圧と、をそれぞれの期間において前記閾値電圧と、の誤差電圧を平均した電圧を出力するエラーアンプと、
前記エラーアンプの出力に基づいて、前記第１の制御信号により、前記制御スイッチ素子のオン／オフを制御する第１の制御部と、を備える
ことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第１の比較電圧は、前記第１の期間において、前記制御スイッチ素子をオンさせていたオン期間における前記検出抵抗電圧のピーク電圧の１／２である
ことを特徴とする請求項２に記載の電源装置。
【請求項４】
前記制御回路は、
一端が前記検出抵抗の一端に接続され、前記制御スイッチ素子がオンしているときはオンし、また、前記制御スイッチ素子がオフしているときはオフするように、前記第１の制御信号に応じて制御される第１のスイッチ素子と、
前記第１のスイッチ素子の他端の電圧のピークを保持し、前記第１の制御信号により前記制御スイッチ素子をオンするタイミングで、保持しているピーク電圧をリセットするピークホールド回路と、
前記第１の制御信号により前記制御スイッチ素子をオンするタイミングで、前記ピークホールド回路が保持しているピーク電圧をリセットさせるリセット回路と、
前記ピークホールド回路が保持しているピーク電圧が入力されるボルテージフォロア回路と、
一端が前記ボルテージフォロア回路の出力に接続された第２のスイッチ素子と、
前記第２のスイッチ素子の他端と接地との間に接続され、前記第２のスイッチ素子の他端の電圧を１／２に分圧した電圧を前記前記第１の比較電圧又は前記第２の比較電圧として出力する分圧回路と、
前記設定電圧と前記巻線電圧との比較結果に基づいた比較結果信号を出力する監視用コンパレータと、
前記第１の制御信号と前記比較結果信号とに基づいて、第２の制御信号により、前記第２のスイッチ素子を制御する第２の制御部と、を備える
ことを特徴とする請求項３に記載の電源装置。
【請求項５】
前記第２の制御部は、
前記第１の制御信号と前記比較結果信号とに基づいて、前記第１の期間の間は、前記第２のスイッチ素子をオンし、一方、前記第２の期間は、前記第２のスイッチ素子をオフする
ことを特徴とする請求項４に記載の電源装置。
【請求項６】
前記整流素子は、
アノードが前記第１の巻線の他端に接続され、カソードが前記第２の負荷端子に接続されたダイオードである
ことを特徴とする請求項１に記載の電源装置。
【請求項７】
前記負荷は、１つ又は直列に接続された複数のＬＥＤ素子を含むＬＥＤランプであって、カソード側が前記第１の負荷端子に接続され、アノード側が前記第２の負荷端子に接続されたＬＥＤランプである
ことを特徴とする請求項１に記載の電源装置。
【請求項８】
前記第１の負荷端子と前記第２の負荷端子との間に接続された出力コンデンサをさらに備える
ことを特徴とする請求項７に記載の電源装置。
【請求項９】
前記制御スイッチ素子は、ドレインが前記第１の巻線の他端に接続され、ソースが前記検出抵抗の一端に接続されたｎＭＯＳトランジスタである
ことを特徴とする請求項１に記載の電源装置。    
【請求項１０】
第１の電源端子及び接地された第２の電源端子と、
交流電源が出力した交流電圧を整流し、得られた直流電圧を前記第１の電源端子に出力する整流回路と、
前記第１の電源端子および負荷の一端が接続される第１の負荷端子と、
前記負荷の他端が接続される第２の負荷端子と、
一端が前記第２の負荷端子に接続された第１の巻線と、
一端が前記第１の巻線の他端に接続された制御スイッチ素子と、
一端が前記制御スイッチ素子の他端に接続され、他端が接地された検出抵抗と、
一端が前記第１の負荷端子に接続され、他端が前記第１の巻線の他端に接続され、前記第１の巻線の他端から前記第１の負荷端子に向かう方向が順方向となる整流素子と、  
前記第１の巻線とトランスを構成し、前記第１の巻線に流れる第１の電流に応じた第２の電流が流れる第２の巻線と、
前記検出抵抗の一端の検出抵抗電圧および前記第２の巻線の一端の巻線電圧に基づいて、前記制御スイッチ素子を制御する制御回路と、を備え、
前記制御回路は、
前記制御スイッチ素子をオフした後から、前記制御巻線電圧が予め設定された設定電圧以上になった後に前記巻線電圧が初めて前記設定電圧未満になるまでの第１の期間の間は、前記制御スイッチ素子をオンさせていたオン期間における前記検出抵抗電圧のピーク電圧に基づいた第１の比較電圧と、前記第１の期間の後から前記制御スイッチ素子をオンするまでの第２の期間は、第２の比較電圧と、前記第２の期間の後から前記制御スイッチ素子をオフするまでの第３の期間は、前記検出抵抗電圧である第３の比較電圧と、をそれぞれの期間において予め設定された閾値電圧と、の誤差電圧を平均した電圧に基づいて、前記制御スイッチ素子のオンデューティを制御する
ことを特徴とする電源装置。
【請求項１１】
前記制御回路は、
前記第１の期間において、前記第１の比較電圧と、前記第２の期間において、前記第２の比較電圧と、前記第３の期間において、前記第３の比較電圧と、をそれぞれの期間において前記閾値電圧と、の誤差電圧を平均した電圧を出力するエラーアンプと、
前記エラーアンプの出力に基づいて、前記第１の制御信号により、前記制御スイッチ素子のオン／オフを制御する第１の制御部と、を備える
ことを特徴とする請求項１０に記載の電源装置。
【請求項１２】
前記第２の巻線の他端は、前記接地に接続されていることを特徴とする請求項１又は１０に記載の電源装置。
【請求項１３】
前記負荷は、１つ又は直列に接続された複数のＬＥＤ素子を含むＬＥＤランプであって、アノード側が前記第１の負荷端子に接続され、カソード側が前記第２の負荷端子に接続されたＬＥＤランプである
ことを特徴とする請求項１０に記載の電源装置。
【請求項１４】
第１の電源端子及び接地された第２の電源端子と、交流電源が出力した交流電圧を整流し、得られた直流電圧を前記第１の電源端子に出力する整流回路と、一端が前記第１の電源端子に接続された第１の巻線と、一端が前記第１の巻線の他端に接続された制御スイッチ素子と、一端が前記制御スイッチ素子の他端に接続され、他端が接地された検出抵抗と、前記第１の巻線の一端および負荷の一端が接続される第１の負荷端子と、前記負荷の他端が接続される第２の負荷端子と、一端が前記第１の巻線の他端に接続され、他端が前記第２の負荷端子に接続され、前記第１の巻線の他端から前記第２の負荷端子に向かう方向が順方向となる整流素子と、前記第１の巻線とトランスを構成し、前記第１の巻線に流れる第１の電流に応じた第２の電流が流れる第２の巻線とを備えた電源装置に適用され、前記検出抵抗の一端の検出抵抗電圧および前記第２の巻線の一端の巻線電圧に基づいて、前記制御スイッチ素子を制御する半導体集積回路であって、
前記半導体集積回路は、
前記制御スイッチ素子をオフした後から、前記巻線電圧が予め設定された設定電圧以上になった後に前記巻線電圧が初めて前記設定電圧未満になるまでの第１の期間の間は、前記制御スイッチ素子をオンさせていたオン期間における前記検出抵抗電圧のピーク電圧に基づいた第１の比較電圧と、前記第１の期間の後から前記制御スイッチ素子をオンした後にオフするまでの第２の期間は、第２の比較電圧と、をそれぞれの期間において予め設定された閾値電圧と、の誤差電圧を平均した電圧に基づいて、前記制御スイッチ素子のオンデューティを制御する
ことを特徴とする半導体集積回路。
【請求項１５】
第１の電源端子及び接地された第２の電源端子と、交流電源が出力した交流電圧を整流し、得られた直流電圧を前記第１の電源端子に出力する整流回路と、前記第１の電源端子および負荷の一端が接続される第１の負荷端子と、前記負荷の他端が接続される第２の負荷端子と、一端が前記第２の負荷端子に接続された第１の巻線と、一端が前記第１の巻線の他端に接続された制御スイッチ素子と、一端が前記制御スイッチ素子の他端に接続され、他端が接地された検出抵抗と、一端が前記第１の負荷端子に接続され、他端が前記第１の巻線の他端に接続され、前記第１の巻線の他端から前記第１の負荷端子に向かう方向が順方向となる整流素子と、前記第１の巻線とトランスを構成し、前記第１の巻線に流れる第１の電流に応じた第２の電流が流れる第２の巻線と、を備えた電源装置に適用され、前記検出抵抗の一端の検出抵抗電圧および前記第２の巻線の一端の巻線電圧に基づいて、前記制御スイッチ素子を制御する半導体集積回路であって、
前記半導体集積回路は、
前記制御スイッチ素子をオフした後から、前記巻線電圧が予め設定された設定電圧以上になった後に前記巻線電圧が初めて前記設定電圧未満になるまでの第１の期間の間は、前記制御スイッチ素子をオンさせていたオン期間における前記検出抵抗電圧のピーク電圧に基づいた第１の比較電圧と、前記第１の期間の後から前記制御スイッチ素子をオンするまでの第２の期間は、第２の比較電圧と、前記第２の期間の後から前記制御スイッチ素子をオフするまでの第３の期間は、前記検出抵抗電圧である第３の比較電圧と、をそれぞれの期間において予め設定された閾値電圧と、の誤差電圧を平均した電圧に基づいて、前記制御スイッチ素子のオンデューティを制御する
ことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置、および、半導体集積回路に関する発明である。
【背景技術】
【０００２】
従来、交流電源が出力した交流を整流し、所定の出力電流を出力する昇降圧方式の電源装置がある（例えば、特許文献１参照）。
【０００３】
そして、この電源装置は、直列に接続された複数のＬＥＤ素子を有するＬＥＤランプ（負荷）に、該出力電流を供給する。
【０００４】
この従来の電源装置は、シングルステージＰＦＣ（力率改善）ＩＣの構成を有し、調光のためにマイクロコンピュータ等と信号のやり取りをする場合、該ＩＣは、ＧＮＤフローティングではなく、該マイクロコンピュータと同電位の接地とするために、ローサイド（接地側）に制御スイッチ素子を配置する必要がある。
【０００５】
しかし、このように、ローサイド（接地側）に制御スイッチ素子を配置すると、ＬＥＤランプ（負荷）がフローティングになる。
【０００６】
このため、ＬＥＤ電流を直接検出できず、該制御スイッチ素子のオン電流しか検出できず、定電流制御が困難であった。
【０００７】
また、制御スイッチ素子のオン電流に基づいてＬＥＤ電流を推測する場合にでも、力率改善のため、商用の交流電源の半波で入力電圧が変化しており、この入力電圧が変化すると、制御スイッチ素子のオンデューティも変化することとなり、簡単な演算ではＬＥＤ電流を推測することが困難であった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１２−１９６１３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、本発明では、ローサイドに制御スイッチ素子を接続するとともに、負荷（ＬＥＤ）に流れる電流に応じて、定電流制御することが可能な電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様に係る実施例に従った電源装置は、
第１の電源端子及び接地された第２の電源端子と、
交流電源が出力した交流電圧を整流し、得られた直流電圧を前記第１の電源端子に出力する整流回路と、
一端が前記第１の電源端子に接続された第１の巻線と、
一端が前記第１の巻線の他端に接続された制御スイッチ素子と、
一端が前記制御スイッチ素子の他端に接続され、他端が接地された検出抵抗と、
前記第１の巻線の一端および負荷の一端が接続される第１の負荷端子と、
前記負荷の他端が接続される第２の負荷端子と、  
一端が前記第１の巻線の他端に接続され、他端が前記第２の負荷端子に接続され、前記第１の巻線の他端から前記第２の負荷端子に向かう方向が順方向となる整流素子と、  
前記第１の巻線とトランスを構成し、前記第１の巻線に流れる第１の電流に応じた第２の電流が流れる第２の巻線と、
前記検出抵抗の一端の検出抵抗電圧および前記第２の巻線の一端の巻線電圧に基づいて、前記制御スイッチ素子を制御する制御回路と、を備え、
前記制御回路は、
前記制御スイッチ素子をオフした後から、前記巻線電圧が予め設定された設定電圧以上になった後に前記巻線電圧が初めて前記設定電圧未満になるまでの第１の期間の間は、前記制御スイッチ素子をオンさせていたオン期間における前記検出抵抗電圧のピーク電圧に基づいた第１の比較電圧と、前記第１の期間の後から前記制御スイッチ素子をオンした後にオフするまでの第２の期間は、第２の比較電圧と、をそれぞれの期間において予め設定された閾値電圧と、の誤差電圧を平均した電圧に基づいて、前記制御スイッチ素子のオンデューティを制御する
ことを特徴とする。
【００１１】
前記電源装置において、
前記制御回路は、
前記第１の期間において、前記第１の比較電圧と、前記第２の期間において、前記第２の比較電圧と、それぞれの期間において前記閾値電圧と、の誤差電圧を平均した電圧を出力するエラーアンプと、
前記エラーアンプの出力に基づいて、前記第１の制御信号により、前記制御スイッチ素子のオン／オフを制御する第１の制御部と、を備える
ことを特徴とする請求項１に記載の電源装置。
【００１２】
前記電源装置において、
前記第１の比較電圧は、前記第１の期間において、前記制御スイッチ素子をオンさせていたオン期間における前記検出抵抗電圧のピーク電圧の１／２である
ことを特徴とする。
【００１３】
前記電源装置において、
前記制御回路は、
一端が前記検出抵抗の一端に接続され、前記制御スイッチ素子がオンしているときはオンし、また、前記制御スイッチ素子がオフしているときはオフするように、前記第１の制御信号に応じて制御される第１のスイッチ素子と、
前記第１のスイッチ素子の他端の電圧のピークを保持し、前記第１の制御信号により前記制御スイッチ素子をオンするタイミングで、保持しているピーク電圧をリセットするピークホールド回路と、
前記第１の制御信号により前記制御スイッチ素子をオンするタイミングで、前記ピークホールド回路が保持しているピーク電圧をリセットさせるリセット回路と、
前記ピークホールド回路が保持しているピーク電圧が入力されるボルテージフォロア回路と、
一端が前記ボルテージフォロア回路の出力に接続された第２のスイッチ素子と、
前記第２のスイッチ素子の他端と接地との間に接続され、前記第２のスイッチ素子の他端の電圧を１／２に分圧した電圧を前記前記第１の比較電圧又は前記第２の比較電圧として出力する分圧回路と、
前記設定電圧と前記巻線電圧との比較結果に基づいた比較結果信号を出力する監視用コンパレータと、
前記第１の制御信号と前記比較結果信号とに基づいて、第２の制御信号により、前記第２のスイッチ素子を制御する第２の制御部と、を備える
ことを特徴とする。
【００１４】
前記電源装置において、
前記第２の制御部は、
前記第１の制御信号と前記比較結果信号とに基づいて、前記第１の期間の間は、前記第２のスイッチ素子をオンし、一方、前記第２の期間は、前記第２のスイッチ素子をオフする
ことを特徴とする。
【００１５】
前記電源装置において、
前記整流素子は、
アノードが前記第１の巻線の他端に接続され、カソードが前記第２の負荷端子に接続されたダイオードである
ことを特徴とする。
【００１６】
前記電源装置において、
前記負荷は、１つ又は直列に接続された複数のＬＥＤ素子を含むＬＥＤランプであって、カソード側が前記第１の負荷端子に接続され、アノード側が前記第２の負荷端子に接続されたＬＥＤランプである
ことを特徴とする。
【００１７】
前記電源装置において、
前記第１の負荷端子と前記第２の負荷端子との間に接続された出力コンデンサをさらに備える
ことを特徴とする。
【００１８】
前記電源装置において、
前記制御スイッチ素子は、ドレインが前記第１の巻線の他端に接続され、ソースが前記検出抵抗の一端に接続されたｎＭＯＳトランジスタである
ことを特徴とする請求項１に記載の電源装置。    
本発明の一態様に係る実施例に従った電源装置は、
第１の電源端子及び接地された第２の電源端子と、
交流電源が出力した交流電圧を整流し、得られた直流電圧を前記第１の電源端子に出力する整流回路と、
前記第１の電源端子および負荷の一端が接続される第１の負荷端子と、
前記負荷の他端が接続される第２の負荷端子と、
一端が前記第２の負荷端子に接続された第１の巻線と、
一端が前記第１の巻線の他端に接続された制御スイッチ素子と、
一端が前記制御スイッチ素子の他端に接続され、他端が接地された検出抵抗と、
一端が前記第１の負荷端子に接続され、他端が前記第１の巻線の他端に接続され、前記第１の巻線の他端から前記第１の負荷端子に向かう方向が順方向となる整流素子と、  
前記第１の巻線とトランスを構成し、前記第１の巻線に流れる第１の電流に応じた第２の電流が流れる第２の巻線と、
前記検出抵抗の一端の検出抵抗電圧および前記第２の巻線の一端の巻線電圧に基づいて、前記制御スイッチ素子を制御する制御回路と、を備え、
前記制御回路は、
前記制御スイッチ素子をオフした後から、前記巻線電圧が予め設定された設定電圧以上になった後に前記巻線電圧が初めて前記設定電圧未満になるまでの第１の期間の間は、前記制御スイッチ素子をオンさせていたオン期間における前記検出抵抗電圧のピーク電圧に基づいた第１の比較電圧と、前記第１の期間の後から前記制御スイッチ素子をオンするまでの第２の期間は、第２の比較電圧と、前記第２の期間の後から前記制御スイッチ素子をオフするまでの第３の期間は、前記検出抵抗電圧である第３の比較電圧と、をそれぞれの期間において予め設定された閾値電圧と、の誤差電圧を平均した電圧に基づいて、前記制御スイッチ素子のオンデューティを制御する
ことを特徴とする。
【００１９】
前記電源装置において、
前記制御回路は、
前記第１の期間において、前記第１の比較電圧と、前記第２の期間において、前記第２の比較電圧と、前記第３の期間において、前記第３の比較電圧と、をそれぞれの期間において前記閾値電圧と、の誤差電圧を平均した電圧を出力するエラーアンプと、
前記エラーアンプの出力に基づいて、前記第１の制御信号により、前記制御スイッチ素子のオン／オフを制御する第１の制御部と、を備える
ことを特徴とする。
【００２０】
前記電源装置において、
前記第２の巻線の他端は、前記接地に接続されていることを特徴とする請求項１又は１０に記載の電源装置。
【００２１】
前記電源装置において、
前記負荷は、１つ又は直列に接続された複数のＬＥＤ素子を含むＬＥＤランプであって、アノード側が前記第１の負荷端子に接続され、カソード側が前記第２の負荷端子に接続されたＬＥＤランプである
ことを特徴とする。
【００２２】
本発明の一態様に係る実施例に従った半導体集積回路は、
第１の電源端子及び接地された第２の電源端子と、交流電源が出力した交流電圧を整流し、得られた直流電圧を前記第１の電源端子に出力する整流回路と、一端が前記第１の電源端子に接続された第１の巻線と、一端が前記第１の巻線の他端に接続された制御スイッチ素子と、一端が前記制御スイッチ素子の他端に接続され、他端が接地された検出抵抗と、前記第１の巻線の一端および負荷の一端が接続される第１の負荷端子と、前記負荷の他端が接続される第２の負荷端子と、一端が前記第１の巻線の他端に接続され、他端が前記第２の負荷端子に接続され、前記第１の巻線の他端から前記第２の負荷端子に向かう方向が順方向となる整流素子と、前記第１の巻線とトランスを構成し、前記第１の巻線に流れる第１の電流に応じた第２の電流が流れる第２の巻線とを備えた電源装置に適用され、前記検出抵抗の一端の検出抵抗電圧および前記第２の巻線の一端の巻線電圧に基づいて、前記制御スイッチ素子を制御する半導体集積回路であって、
前記半導体集積回路は、
前記制御スイッチ素子をオフした後から、前記巻線電圧が予め設定された設定電圧以上になった後に前記巻線電圧が初めて前記設定電圧未満になるまでの第１の期間の間は、前記制御スイッチ素子をオンさせていたオン期間における前記検出抵抗電圧のピーク電圧に基づいた第１の比較電圧と、前記第１の期間の後から前記制御スイッチ素子をオンした後にオフするまでの第２の期間は、第２の比較電圧と、をそれぞれの期間において予め設定された閾値電圧と、の誤差電圧を平均した電圧に基づいて、前記制御スイッチ素子のオンデューティを制御する
ことを特徴とする。
【００２３】
本発明の一態様に係る実施例に従った半導体集積回路は、
第１の電源端子及び接地された第２の電源端子と、交流電源が出力した交流電圧を整流し、得られた直流電圧を前記第１の電源端子に出力する整流回路と、前記第１の電源端子および負荷の一端が接続される第１の負荷端子と、前記負荷の他端が接続される第２の負荷端子と、一端が前記第２の負荷端子に接続された第１の巻線と、一端が前記第１の巻線の他端に接続された制御スイッチ素子と、一端が前記制御スイッチ素子の他端に接続され、他端が接地された検出抵抗と、一端が前記第１の負荷端子に接続され、他端が前記第１の巻線の他端に接続され、前記第１の巻線の他端から前記第１の負荷端子に向かう方向が順方向となる整流素子と、前記第１の巻線とトランスを構成し、前記第１の巻線に流れる第１の電流に応じた第２の電流が流れる第２の巻線と、を備えた電源装置に適用され、前記検出抵抗の一端の検出抵抗電圧および前記第２の巻線の一端の巻線電圧に基づいて、前記制御スイッチ素子を制御する半導体集積回路であって、
前記半導体集積回路は、
前記制御スイッチ素子をオフした後から、前記巻線電圧が予め設定された設定電圧以上になった後に前記巻線電圧が初めて前記設定電圧未満になるまでの第１の期間の間は、前記制御スイッチ素子をオンさせていたオン期間における前記検出抵抗電圧のピーク電圧に基づいた第１の比較電圧と、前記第１の期間の後から前記制御スイッチ素子をオンするまでの第２の期間は、第２の比較電圧と、前記第２の期間の後から前記制御スイッチ素子をオフするまでの第３の期間は、前記検出抵抗電圧である第３の比較電圧と、をそれぞれの期間において予め設定された閾値電圧と、の誤差電圧を平均した電圧に基づいて、前記制御スイッチ素子のオンデューティを制御する
ことを特徴とする。
【発明の効果】
【００２４】
本発明の一態様に係る電源装置によれば、ローサイドに制御スイッチ素子を接続するとともに、負荷（ＬＥＤ）に流れる電流に応じて、定電流制御することができる。
【図面の簡単な説明】
【００２５】
【図１】図１は、第１の実施形態に係る電源装置（昇降圧型コンバータ）１００の構成の一例を示す図である。
【図２】図２は、図１に示す電源装置１００の動作波形の一例を示す波形図である。
【図３】図３は、第２の実施形態に係る電源装置（降圧型コンバータ）２００の構成の一例を示す回路図である。
【図４】図４は、図３に示す電源装置２００の動作波形の一例を示す波形図である。
【発明を実施するための最良の形態】
【００２６】
以下、本発明に係る実施形態について図面に基づいて説明する。
【第１の実施形態】
【００２７】
図１は、第１の実施形態に係る電源装置（昇降圧型コンバータ）１００の構成の一例を示す図である。
【００２８】
図１に示すように、電源装置１００は、例えば、第１の電源端子ＴＢ１と、第２の電源端子ＴＢ２と、整流回路ＲＥＣと、第１の巻線Ｌ１と、第２の巻線Ｌ２と、制御スイッチ素子ＣＳＷと、検出抵抗検出抵抗ＲＸと、第１の負荷端子ＴＸ１と、第２の負荷端子ＴＸ２と、整流素子Ｄと、出力コンデンサＣＯと、ゲート抵抗ＲＧと、抵抗ＲＹと、制御回路ＣＯＮと、を備える。
【００２９】
整流回路ＲＥＣは、交流電源Ｓが出力した交流電圧を整流し、得られた直流電圧を第１の電源端子ＴＢ１に出力するようになっている。
【００３０】
第１の巻線Ｌ１は、一端が第１の電源端子ＴＢ１に接続されている。
【００３１】
第２の巻線Ｌ２は、第１の巻線Ｌ１とトランスＴＲを構成する。この第２の巻線Ｌ２は、第１の巻線Ｌ１に流れる第１の電流Ｉ１に応じた第２の電流Ｉ２が流れるようになっている。
【００３２】
この第２の巻線Ｌ２の一端から（抵抗ＲＹを介して）巻線電圧ＶＺが出力され、第２の巻線Ｌ２の他端は接地されている。この巻線電圧ＶＺは、第１の巻線Ｌ１の電圧（第１の巻線Ｌ１に流れる電流Ｉ１）に応じた電圧となる。なお、巻線電圧ＶＺは、第２の巻線Ｌ２の一端の電圧に応じて変化する電圧であればよい。
【００３３】
制御スイッチ素子ＣＳＷは、一端が第１の巻線Ｌ１の他端に接続され、ソースが検出抵抗ＲＸの一端に接続されている。このように、制御スイッチ素子ＣＳＷは、昇降圧型コンバータのローサイドに配置されている。
【００３４】
この制御スイッチ素子ＣＳＷは、例えば、図１に示すように、ドレインが第１の巻線Ｌ１の他端に接続され、ソースが検出抵抗ＲＸの一端に接続され、ゲートに第１の制御信号Ｓ１（ゲート電圧ＶＧＳ）が供給されるｎＭＯＳトランジスタである。
【００３５】
また、検出抵抗ＲＸは、一端が制御スイッチ素子ＣＳＷの他端に接続され、他端が接地されている。
【００３６】
第１の負荷端子ＴＸ１は、第１の巻線Ｌ１の一端および負荷Ｘの一端が接続されている。
【００３７】
第２の負荷端子ＴＸ２は、負荷Ｘの他端が接続されている。
【００３８】
なお、上記負荷Ｘは、例えば、図１に示すように、１つ又は直列に接続された複数のＬＥＤ素子を含むＬＥＤランプＸである。このＬＥＤランプＸは、カソード側が第１の負荷端子ＴＸ１に接続され、アノード側が第２の負荷端子ＴＸ２に接続されている。
【００３９】
また、出力コンデンサＣＯは、第１の負荷端子ＴＸ１と第２の負荷端子ＴＸ２との間に接続されている。
【００４０】
整流素子Ｄは、一端が第１の巻線Ｌ１の他端に接続され、他端が第２の負荷端子ＴＸ２に接続されている。この整流素子Ｄは、第１の巻線Ｌ１の他端から第２の負荷端子ＴＸ２に向かう方向が順方向となる。
【００４１】
この整流素子Ｄは、例えば、図１に示すように、アノードが第１の巻線Ｌ１の他端に接続され、カソードが第２の負荷端子ＴＸ２に接続されたダイオードである。
【００４２】
また、制御回路（半導体集積回路）ＣＯＮは、検出抵抗ＲＸの一端の検出抵抗電圧ＶＸおよび第２の巻線Ｌ２の一端の巻線電圧ＶＺに基づいて、制御スイッチ素子ＣＳＷを制御するようになっている。すなわち、制御回路ＣＯＮは、負荷（ＬＥＤランプ）Ｘに流れる電流に応じて、制御スイッチ素子ＣＳＷを制御して、定電流制御する。
【００４３】
例えば、制御回路ＣＯＮは、制御スイッチ素子ＣＳＷをオフした後から、巻線電圧ＶＺが予め設定された設定電圧ＶＳＥ以上になった後に巻線電圧ＶＺが初めて設定電圧ＶＳＥ未満になるまでの第１の期間Ｐ１の間は、制御スイッチ素子ＣＳＷをオンさせていたオン期間における検出抵抗電圧ＶＸのピーク電圧に基づいた第１の比較電圧ＶＣ１と、第１の期間Ｐ１の後から制御スイッチ素子ＣＳＷをオンした後にオフするまでの第２の期間Ｐ２は、接地電圧である第２の比較電圧ＶＣ２と、をそれぞれの期間において閾値電圧ＶＴＨ１と、の誤差電圧を平均した電圧ＶＥＡに基づいて、制御スイッチ素子ＣＳＷのオン／オフを制御する（制御スイッチ素子ＣＳＷのオンデューティを制御する）。
【００４４】
この制御回路ＣＯＮは、例えば、図１に示すように、第１のスイッチ素子ＳＷ１と、第２のスイッチ素子ＳＷ２と、ピークホールド回路ＰＨと、リセット回路Ｙと、ボルテージフォロア回路ＶＦと、分圧回路ＲＤと、監視用コンパレータＭＣと、エラーアンプＥＡと、第１の制御部ＣＯＮ１と、第２の制御部ＣＯＮ２と、ドライバＧと、を備える。
【００４５】
エラーアンプＥＡは、閾値電圧ＶＴＨ１と比較電圧ＶＣ（第１の比較電圧ＶＣ１又は第２の比較電圧ＶＣ２）との誤差電圧を平均した電圧ＶＥＡを出力するようになっている。
【００４６】
例えば、エラーアンプＥＡは、既述の第１の期間Ｐ１において、第１の比較電圧ＶＣ１と、既述の第２の期間Ｐ２において、第２の比較電圧ＶＣ２と、をそれぞれの期間において閾値電圧ＶＴＨ１と、の誤差電圧を平均した電圧ＶＥＡを出力する。
【００４７】
このエラーアンプＥＡの出力と接地との間には、コンデンサＣＥが接続されている。なお、エラーアンプＥＡの出力は、比較電圧ＶＣが第１の比較電圧ＶＣ１と第２の比較電圧ＶＣ２とで切り替わっても、このコンデンサＣＥにより、平均化（平滑化）される。
【００４８】
第１の制御部ＣＯＮ１は、エラーアンプＥＡの出力（電圧ＶＥＡ）に基づいて（制御スイッチ素子ＣＳＷのオンデューティを決定して）、第１の制御信号Ｓ１により、制御スイッチ素子ＣＳＷおよび第１のスイッチ素子ＳＷ１のオン／オフを制御するようになっている。
【００４９】
なお、この第１の制御信号Ｓ１は、ドライバＧ、ゲート抵抗ＲＧを介して、制御スイッチ素子（ｎＭＯＳトランジスタ）ＣＳＷのゲートに供給される。さらに、この第１の制御信号Ｓ１は、第１のスイッチ素子ＳＷ１およびリセット回路Ｙに供給される。
【００５０】
第１のスイッチ素子ＳＷ１は、一端が検出抵抗ＲＸの一端に接続され、他端がボルテージフォロア回路ＶＦの反転入力端子に接続されている。
【００５１】
この第１のスイッチ素子ＳＷ１は、第１の制御部ＣＯＮ１が出力する第１の制御信号Ｓ１により、オン／オフが制御されるようになっている。
【００５２】
この第１のスイッチ素子ＳＷ１は、制御スイッチ素子ＣＳＷがオンしているときはオンし、また、制御スイッチ素子ＣＳＷがオフしているときはオフするように、第１の制御信号Ｓ１に応じて制御される。
【００５３】
ピークホールド回路ＰＨは、第１のスイッチ素子ＳＷ１の他端の電圧ＶＰのピーク（検出抵抗電圧ＶＸのピーク電圧）を保持するようになっている。このピークホールド回路ＰＨは、第１の制御信号Ｓ１により制御スイッチ素子ＣＳＷをオンするタイミングで、保持しているピーク電圧をリセットするようになっている。
【００５４】
このピークホールド回路ＰＨは、例えば、図１に示すように、ピークホールド用コンデンサＰＣと、ＭＯＳトランジスタ（ｎＭＯＳトランジスタ）ＰＴと、を備える。
【００５５】
ピークホールド用コンデンサＰＣは、一端が第１のスイッチ素子ＳＷ１の他端（ボルテージフォロア回路ＶＦの反転入力端子）に接続され、他端が接地に接続されている。このピークホールド用コンデンサＰＣの一端から保持しているピーク電圧が出力される。
【００５６】
ＭＯＳトランジスタＰＴは、ドレインがピークホールド用コンデンサＰＣの一端に接続され、ソースが接地に接続され、ゲートにリセット信号ＳＲが入力されるようになっている。
【００５７】
このＭＯＳトランジスタＴＴは、リセット信号ＳＲが入力されるとオンして、ピークホールド用コンデンサＰＣに充電された電荷を放電させる。これにより、ピークホールド回路ＰＨが保持しているピーク電圧が初期値（接地電圧）にリセットされる。
【００５８】
そして、リセット回路Ｙは、第１の制御信号Ｓ１により制御スイッチ素子ＣＳＷをオンするタイミングで、リセット信号ＳＲを出力して、ピークホールド回路ＰＨが保持しているピーク電圧ＶＰをリセットさせるようになっている。
【００５９】
このリセット回路Ｙは、第１の制御信号Ｓ１により制御スイッチ素子ＣＳＷをオンするタイミングで、既述のリセット信号ＳＲを出力するようになっている。
【００６０】
また、ボルテージフォロア回路ＶＦは、ピークホールド回路ＰＨが保持しているピーク電圧が入力されるようになっている。
【００６１】
このボルテージフォロア回路ＶＦは、例えば、図１に示すように、反転入力がピークホールド回路ＰＨの出力（ピークホールド用コンデンサＰＣの一端）に接続され、非反転入力がこのボルテージフォロア回路ＶＦの出力に接続されている。
【００６２】
また、第２のスイッチ素子ＳＷ２は、一端がボルテージフォロア回路ＶＦの出力に接続され、他端が分圧回路ＲＤの一端に接続されている。
【００６３】
この第２のスイッチ素子ＳＷ２は、第２の制御部ＣＯＮ２が出力する第２の制御信号Ｓ２により、オン／オフが制御されるようになっている。
【００６４】
分圧回路ＲＤは、第２のスイッチ素子ＳＷ２の他端と接地との間に接続されている。この分圧回路ＲＤは、第２のスイッチ素子ＳＷ２の他端の電圧を１／２に分圧した電圧を、分圧ノードＮＲＤから、比較電圧ＶＣ（第１の比較電圧ＶＣ１又は第２の比較電圧ＶＣ２）として出力するようになっている。
【００６５】
この分圧回路ＲＤは、例えば、図１に示すように、第１の分圧抵抗ＲＤ１と、第２の分圧抵抗ＲＤ２と、を備える。
【００６６】
第１の分圧抵抗ＲＤ１は、一端が第２のスイッチ素子ＳＷ２の他端に接続され、他端が分圧ノードＮＲＤに接続されている。
【００６７】
第２の分圧抵抗ＲＤ２は、一端が分圧ノードＮＲＤに接続され、他端が接地に接続されている。
【００６８】
なお、ここでは、分圧回路ＲＤの分圧比が１／２であるが、必要に応じて分圧比を変更してもよい。
【００６９】
監視用コンパレータＭＣは、既述の設定電圧ＶＳＥと巻線電圧ＶＺとの比較結果に基づいた比較結果信号ＳＫを出力するようになっている。
【００７０】
第２の制御部ＣＯＮ２は、第１の制御信号Ｓ１と比較結果信号ＳＫとに基づいて、第２の制御信号Ｓ２により、第２のスイッチ素子ＳＷ２を制御するようになっている。
【００７１】
例えば、第２の制御部ＣＯＮ２は、第１の制御信号Ｓ１と比較結果信号ＳＫとに基づいて、第１の期間Ｐ１の間は、第２の制御信号Ｓ２により、第２のスイッチ素子ＳＷ２をオンする。
【００７２】
これにより、ボルテージフォロア回路ＶＦの出力と分圧回路ＲＤとの間が導通する。これにより、第２のスイッチ素子ＳＷ２の他端の電圧がボルテージフォロア回路ＶＦの出力電圧（ピークホールド回路ＰＨで保持されたピーク電圧）になる。すなわち、比較電圧ＶＣが検出抵抗電圧ＶＸのピーク電圧に基づいた第１の比較電圧ＶＣ１になる。
【００７３】
すなわち、第１の比較電圧ＶＣ１は、既述の第２の期間Ｐ２において、制御スイッチ素子ＣＳＷをオンさせていたオン期間における検出抵抗電圧ＶＸのピーク電圧の１／２である。
【００７４】
一方、第２の制御部ＣＯＮ２は、第１の制御信号Ｓ１と比較結果信号ＳＫとに基づいて、第２の期間Ｐ２は、第２の制御信号Ｓ２により、第２のスイッチ素子ＳＷ２をオフする。
【００７５】
これにより、ボルテージフォロア回路ＶＦの出力と分圧回路ＲＤとの間が遮断される。これにより、第２のスイッチ素子ＳＷ２の他端の電圧が接地電圧になる。すなわち、比較電圧ＶＣが接地電圧である第２の比較電圧ＶＣ２になる。
【００７６】
次に、以上のような構成を有する電源装置１００の動作の一例について、図２を用いて説明する。図２は、図１に示す電源装置１００の動作波形の一例を示す波形図である。
【００７７】
先ず、図２に示すように、例えば、時刻ｔａにおいて、第１の制御部ＣＯＮ１は、エラーアンプＥＡの出力（電圧ＶＥＡ）に基づいて決定したオンデューティに基づいて、第１の制御信号Ｓ１により、制御スイッチ素子ＣＳＷをオフする。
【００７８】
これにより、制御スイッチ素子ＣＳＷの電流ＩＤが遮断される。これにより、検出抵抗ＲＸの一端の検出抵抗電圧ＶＸが接地電圧になる。このとき、負荷（ＬＥＤランプ）Ｘに電流ＩＦが流れる。
【００７９】
さらに、この時刻ｔａにおいて、第１の制御信号Ｓ１により第１のスイッチＳＷ１がオフする。これにより、ピークホールド用コンデンサＰＣの充電が停止して、ピークホールド回路ＰＨは、第１のスイッチ素子ＳＷ１の他端の電圧ＶＰのピーク（検出抵抗電圧ＶＸのピーク電圧）を保持する。
【００８０】
さらに、この第１のスイッチＳＷ１がオフしたとき、第２の制御部ＣＯＮ２は、第１の制御信号Ｓ１の制御スイッチ素子ＣＳＷをオンからオフへと切り替える信号を受けて、第２の制御信号Ｓ２によりスイッチＳＷ２をオンする。
【００８１】
これにより、第２のスイッチ素子ＳＷ２の他端の電圧がボルテージフォロア回路ＶＦの出力電圧（ピークホールド回路ＰＨで保持されたピーク電圧）になる。すなわち、比較電圧ＶＣが検出抵抗電圧ＶＸのピーク電圧に基づいた第１の比較電圧ＶＣ１になる。
【００８２】
そして、エラーアンプＥＡは、閾値電圧ＶＴＨ１と、第１の比較電圧ＶＣ１と、の誤差電圧に応じた結果を出力する。
【００８３】
時刻ｔａでは巻線電圧ＶＺは設定電圧ＶＳＥ未満であり、監視用コンパレータＭＣは、“ＬＯＷ”レベルの比較結果信号ＳＫを出力しているが、時刻ｔａから巻線電圧は上昇を始め、時刻ｔａ１において、監視用コンパレータＭＣは、巻線電圧ＶＺが設定電圧ＶＳＥ以上になり、巻線電圧ＶＺが設定電圧ＶＳＥ以上であることを示す“Ｈｉｇｈ”レベルの比較結果信号ＳＫを出力する。このときは、制御スイッチ素子ＣＳＷ及び第１のスイッチ素子ＳＷ１は第１の制御信号Ｓ１によりオフを維持している。
【００８４】
第２の制御部ＣＯＮ２は、第２の制御信号Ｓ２によりスイッチＳＷ２をオンに維持する。
【００８５】
その後、時刻ｔｂにおいて、制御スイッチ素子ＣＳＷをオフした（時刻ｔａ）後から、初めて巻線電圧ＶＺが予め設定された設定電圧ＶＳＥ未満になる。これにより、監視用コンパレータＭＣは、巻線電圧ＶＺが設定電圧ＶＳＥ未満であることを示す“Ｌｏｗ”レベルの比較結果信号ＳＫを出力する。このとき、制御スイッチ素子ＣＳＷ及び第１のスイッチ素子ＳＷ１は第１の制御信号Ｓ１によりオフを維持している。
【００８６】
これにより、第２の制御部ＣＯＮ２は、比較結果信号ＳＫが、巻線電圧ＶＺが設定電圧ＶＳＥ未満であることを示すので、第２の制御信号Ｓ２によりスイッチＳＷ２をオフする。
【００８７】
これにより、第２のスイッチ素子ＳＷ２の他端の電圧が接地電圧になる。すなわち、比較電圧ＶＣが接地電圧である第２の比較電圧ＶＣ２になる。
【００８８】
そして、エラーアンプＥＡは、閾値電圧ＶＴＨ１と、第２の比較電圧ＶＣ２と、の誤差電圧に応じた結果を出力する。
【００８９】
その後、時刻ｔｃにおいて、第１の制御部ＣＯＮ１は、エラーアンプＥＡの出力（電圧ＶＥＡ）に基づいて決定したオンデューティに基づいて、第１の制御信号Ｓ１により、制御スイッチ素子ＣＳＷをオンする。
【００９０】
これにより、制御スイッチ素子ＣＳＷに流れる電流ＩＤが上昇する。これにより、検出抵抗ＲＸの一端の検出抵抗電圧ＶＸも上昇する。このとき、負荷（ＬＥＤランプ）Ｘには電流ＩＦが流れない。
【００９１】
さらに、監視用コンパレータＭＣは、巻線電圧ＶＺが設定電圧ＶＳＥ未満であることを示す“Ｌｏｗ”レベルの比較結果信号ＳＫを出力する。
【００９２】
さらに、この時刻ｔｃにおいて、第１の制御信号Ｓ１により第１のスイッチＳＷ１がオンする。さらに、リセット回路Ｙは、第１の制御信号Ｓ１により制御スイッチ素子ＣＳＷをオンするタイミングで、既述のリセット信号ＳＲを出力する。これにより、ピークホールド回路ＰＨが保持しているピーク電圧ＶＰがリセットされる。
【００９３】
この後、第１のスイッチ素子ＳＷ１がオンしているので、ピークホールド用コンデンサＰＣが充電され、ピークホールド回路ＰＨは、第１のスイッチ素子ＳＷ１の他端の電圧ＶＰのピーク（検出抵抗電圧ＶＸのピーク電圧）が上昇する。
【００９４】
さらに、この第１のスイッチＳＷ１がオンしたとき、第２の制御部ＣＯＮ２は、第１の制御信号Ｓ１の制御スイッチ素子ＣＳＷをオンさせる信号を受けて、第２の制御信号Ｓ２によりスイッチＳＷ２をオフに維持する。
【００９５】
これにより、第２のスイッチ素子ＳＷ２の他端の電圧が接地電圧になる。すなわち、比較電圧ＶＣが接地電圧である第２の比較電圧ＶＣ２になる。
【００９６】
そして、エラーアンプＥＡは、閾値電圧ＶＴＨ１と、第２の比較電圧ＶＣ２と、の誤差電圧に応じた結果を出力する。
【００９７】
このように、制御回路ＣＯＮは、制御スイッチ素子ＣＳＷをオフした（時刻ｔａ）後から、巻線電圧ＶＺが予め設定された設定電圧ＶＳＥ以上になった（時刻ｔａ１）後に巻線電圧ＶＺが初めて設定電圧ＶＳＥ未満になる（時刻ｔｂ）までの第１の期間Ｐ１の間は、制御スイッチ素子ＣＳＷをオンさせていたオン期間における検出抵抗電圧ＶＸのピーク電圧に基づいた第１の比較電圧ＶＣ１と、第１の期間Ｐ１の後（時刻ｔｂ）から制御スイッチ素子ＣＳＷをオン（時刻ｔｃ）した後にオフ（時刻ｔｄ）するまでの第２の期間Ｐ２は、接地電圧である第２の比較電圧ＶＣ２と、それぞれの期間において閾値電圧ＶＴＨ１と、の誤差電圧を平均した電圧ＶＥＡに基づいて、制御スイッチ素子ＣＳＷのオンデューティを制御する。
【００９８】
以上のように、本実施形態に係る電源装置は、ローサイドに制御スイッチ素子を配置するとともに、負荷（ＬＥＤ）に流れる電流に応じて、定電流制御することが可能となる。
【００９９】
特に、検出抵抗電圧と検出用の第２の巻線の巻線電圧とに基づいて、簡易な構成で、負荷（ＬＥＤ）に流れる電流に応じて、定電流制御することができる。
【第２の実施形態】
【０１００】
本第２の実施形態では、電源装置の構成の他の例（降圧型コンバータ）について説明する。図３は、第２の実施形態に係る電源装置（降圧型コンバータ）２００の構成の一例を示す回路図である。なお、この図３において、図１と同じ符号は、第１の実施形態と同様の構成を示し、説明を省略する。
【０１０１】
図３に示すように、第２の実施形態に係る電源装置２００は、第１の実施形態の電源装置１００と同様に、第１の電源端子ＴＢ１と、第２の電源端子ＴＢ２と、整流回路ＲＥＣと、第１の巻線Ｌ１と、第２の巻線Ｌ２と、制御スイッチ素子ＣＳＷと、検出抵抗検出抵抗ＲＸと、第１の負荷端子ＴＸ１と、第２の負荷端子ＴＸ２と、整流素子Ｄと、出力コンデンサＣＯと、ゲート抵抗ＲＧと、抵抗ＲＹと、制御回路ＣＯＮと、を備える。
【０１０２】
この電源装置２００は、第１の実施形態と比較して、第１の巻線Ｌ１、整流素子Ｄ、及び負荷（ＬＥＤランプ）Ｘの接続関係と、制御回路ＣＯＮの回路構成が異なる。その他の構成は、第１の実施形態と同様である。
【０１０３】
ここで、本実施形態においては、第１の負荷端子ＴＸ１は、第１の電源端子ＴＢ１および負荷Ｘの一端が接続されている。そして、第２の負荷端子ＴＸ２は、負荷Ｘの他端が接続されている。
【０１０４】
なお、本実施形態においては、上記負荷Ｘは、例えば、図３に示すように、１つ又は直列に接続された複数のＬＥＤ素子を含むＬＥＤランプＸである。このＬＥＤランプＸは、アノード側が第１の負荷端子ＴＸ１に接続され、カソード側が第２の負荷端子ＴＸ２に接続されている。
【０１０５】
また、出力コンデンサＣＯは、第１の負荷端子ＴＸ１と第２の負荷端子ＴＸ２との間に接続されている。
【０１０６】
また、第１の巻線Ｌ１は、一端が第２の負荷端子ＴＸ２に接続されている。
【０１０７】
また、本実施形態においては、整流素子Ｄは、一端が第１の負荷端子ＴＸ１に接続され、他端が第１の巻線Ｌ１の他端に接続されている。この整流素子Ｄは、第１の巻線Ｌ１の他端から第１の負荷端子ＴＸ１に向かう方向が順方向となる。
【０１０８】
この整流素子Ｄは、例えば、図３に示すように、アノードが第１の巻線Ｌ１の他端に接続され、カソードが第１の負荷端子ＴＸ１に接続されたダイオードである。
【０１０９】
制御スイッチ素子ＣＳＷは、一端が第１の巻線Ｌ１の他端に接続され、ソースが検出抵抗ＲＸの一端に接続されている。このように、制御スイッチ素子ＣＳＷは、降圧型コンバータのローサイドに配置されている。
【０１１０】
また、制御回路（半導体集積回路）ＣＯＮは、検出抵抗ＲＸの一端の検出抵抗電圧ＶＸおよび第２の巻線Ｌ２の一端の巻線電圧ＶＺに基づいて、制御スイッチ素子ＣＳＷを制御するようになっている。すなわち、制御回路ＣＯＮは、負荷（ＬＥＤランプ）Ｘに流れる電流に応じて、制御スイッチ素子ＣＳＷを制御して、定電流制御する。
【０１１１】
例えば、制御回路ＣＯＮは、制御スイッチ素子ＣＳＷをオフした後から、巻線電圧ＶＺが予め設定された設定電圧ＶＳＥ以上になった後に巻線電圧ＶＺが初めて設定電圧ＶＳＥ未満になるまでの第１の期間Ｐ１の間は、制御スイッチ素子ＣＳＷをオンさせていたオン期間における検出抵抗電圧ＶＸのピーク電圧に基づいた第１の比較電圧ＶＣ１と、第１の期間Ｐ１の後から制御スイッチ素子ＣＳＷをオンするまでの第２の期間Ｐ２は、接地電圧である第２の比較電圧ＶＣ２と、第２の期間Ｐ２の後から制御スイッチ素子ＣＳＷをオフするまでの第３の期間Ｐ３は、検出抵抗電圧ＶＸである第３の比較電圧ＶＣ３と、それぞれの期間において閾値電圧ＶＴＨ１と、の誤差電圧を平均した電圧ＶＥＡに基づいて、制御スイッチ素子ＣＳＷのオン／オフを制御する（制御スイッチ素子ＣＳＷのオンデューティを制御する）。
【０１１２】
この制御回路ＣＯＮは、図３に示すように、第１のスイッチ素子ＳＷ１と、第２のスイッチ素子ＳＷ２と、第３のスイッチ素子ＳＷ３と、ピークホールド回路ＰＨと、リセット回路Ｙと、ボルテージフォロア回路ＶＦと、分圧回路ＲＤと、監視用コンパレータＭＣと、エラーアンプＥＡと、第１の制御部ＣＯＮ１と、第２の制御部ＣＯＮ２と、ドライバＧと、を備える。
【０１１３】
すなわち、図３に示す制御回路ＣＯＮは、第１の実施形態と比較して、第３のスイッチ素子ＳＷ３を、さらに備える。
【０１１４】
ここで、エラーアンプＥＡは、閾値電圧ＶＴＨ１と比較電圧ＶＣ（第１の比較電圧ＶＣ１、第２の比較電圧ＶＣ２、又は第３の比較電圧ＶＣ３）との誤差電圧を平均した電圧ＶＥＡを出力するようになっている。
【０１１５】
エラーアンプＥＡは、既述の第１の期間Ｐ１において、閾値電圧ＶＴＨ１と、第１の比較電圧ＶＣ１と、の誤差電圧に応じた結果を出力する。
【０１１６】
また、エラーアンプＥＡは、既述の第２の期間Ｐ２において、閾値電圧ＶＴＨ１と、第２の比較電圧ＶＣ２と、の誤差電圧に応じた結果を出力する。
【０１１７】
さらに、エラーアンプＥＡは、既述の第３の期間Ｐ３において、閾値電圧ＶＴＨ１と、第３の比較電圧ＶＣ３と、の誤差電圧に応じた結果を出力する。
【０１１８】
そして、第１の制御部ＣＯＮ１は、エラーアンプＥＡの出力（電圧ＶＥＡ）に基づいて（制御スイッチ素子ＣＳＷのオンデューティを決定して）、第１の制御信号Ｓ１により、制御スイッチ素子ＣＳＷ及び第１、第３のスイッチ素子ＳＷ１、ＳＷ３のオン／オフを制御するようになっている。なお、第１、第３のスイッチ素子ＳＷ１、ＳＷ３は、同期してオン/オフが制御される。
【０１１９】
また、本実施形態においては、第３のスイッチ素子ＳＷ３は、一端が検出抵抗ＲＸの一端に接続され、他端がエラーアンプＥＡの非反転入力端子に接続されている。
【０１２０】
既述のように、この第３のスイッチ素子ＳＷ３は、第１の制御部ＣＯＮ１が出力する第１の制御信号Ｓ１により、オン／オフが制御されるようになっている。
【０１２１】
上述の第２、第３のスイッチ素子ＳＷ２、ＳＷ３の他端の電圧が、それぞれの期間での、比較電圧ＶＣ（第１の比較電圧ＶＣ１、第２の比較電圧ＶＣ２、又は、第３の比較電圧ＶＣ３）となる。
【０１２２】
この電源装置２００のその他の構成は、図１に示す電源装置１００と同様である。
【０１２３】
次に、以上のような構成を有する電源装置２００の動作の一例について、図４を用いて説明する。図４は、図３に示す電源装置２００の動作波形の一例を示す波形図である。
【０１２４】
図４に示すように、時刻ｔａ〜ｔｃの間は、第３のスイッチ素子ＳＷ３は、第１のスイッチ素子ＳＷ１と同期してオフに制御されている。そして、この時刻ｔａ〜ｔｃの間の制御回路ＣＯＮの動作は、この第３のスイッチ素子ＳＷ３の動作以外は図２に示す動作と同様である。
【０１２５】
ここで、図４の時刻ｔｃにおいて、第１の制御部ＣＯＮ１は、エラーアンプＥＡの出力（電圧ＶＥＡ）に基づいて決定したオンデューティに基づいて、第１の制御信号Ｓ１により、制御スイッチ素子ＣＳＷをオンする。
【０１２６】
これにより、制御スイッチ素子ＣＳＷに流れる電流ＩＤが上昇する。これにより、検出抵抗ＲＸの一端の検出抵抗電圧ＶＸも上昇する。
【０１２７】
さらに、監視用コンパレータＭＣは、巻線電圧ＶＺが設定電圧ＶＳＥ未満であることを示す“Ｌｏｗ”レベルの比較結果信号ＳＫを出力する。
【０１２８】
さらに、この時刻ｔｃにおいて、第１の制御信号Ｓ１により第１のスイッチＳＷ１及び第３のスイッチ素子ＳＷ３がオンする。これにより、検出抵抗ＲＸの一端の検出抵抗電圧ＶＸ（第３の比較電圧ＶＣ３）が、第３のスイッチ素子ＳＷ３を介して、エラーアンプＥＡの非反転入力端子に供給される。
【０１２９】
さらに、リセット回路Ｙは、第１の制御信号Ｓ１により制御スイッチ素子ＣＳＷをオンするタイミングで、既述のリセット信号ＳＲを出力する。これにより、ピークホールド回路ＰＨが保持しているピーク電圧ＶＰがリセットされる。
【０１３０】
この後、第１のスイッチ素子ＳＷ１がオンしているので、ピークホールド用コンデンサＰＣが充電され、ピークホールド回路ＰＨは、第１のスイッチ素子ＳＷ１の他端の電圧ＶＰのピーク（検出抵抗電圧ＶＸのピーク電圧）が上昇する。
【０１３１】
なお、この第１、第３のスイッチＳＷ１、ＳＷ３がオンしたとき、第２の制御部ＣＯＮ２は、第１の制御信号Ｓ１の制御スイッチ素子ＣＳＷをオンさせる信号を受けて、第２の制御信号Ｓ２によりスイッチＳＷ２をオフに維持する。
【０１３２】
そして、エラーアンプＥＡは、閾値電圧ＶＴＨ１と、第３の比較電圧ＶＣ３と、の誤差電圧に応じた結果を出力する。
【０１３３】
このように、制御回路ＣＯＮは、制御スイッチ素子ＣＳＷをオフした（時刻ｔａ）後から、巻線電圧ＶＺが予め設定された設定電圧ＶＳＥ以上になった（時刻ｔａ１）後に巻線電圧ＶＺが初めて設定電圧ＶＳＥ未満になる（時刻ｔｂ）までの第１の期間Ｐ１の間は、制御スイッチ素子ＣＳＷをオンさせていたオン期間における検出抵抗電圧ＶＸのピーク電圧に基づいた第１の比較電圧ＶＣ１と、第１の期間Ｐ１の後（時刻ｔｂ）から制御スイッチ素子ＣＳＷをオン（時刻ｔｃ）するまでの第２の期間Ｐ２は、第２の比較電圧ＶＣ２と、第２の期間Ｐ２の後（時刻ｔｃ）から制御スイッチ素子ＣＳＷをオフ（時刻ｔｄ）するまでの第３の期間Ｐ３は、第３の比較電圧ＶＣ３と、それぞれの期間において閾値電圧ＶＴＨ１と、の誤差電圧を平均した電圧ＶＥＡに基づいて、制御スイッチ素子ＣＳＷのオンデューティを制御する。
【０１３４】
なお、電源装置２００のその他の動作特性は、第１の実施形態の電源装置１００と同様である。
【０１３５】
すなわち、本第２の実施形態に係る電源装置によれば、第１の実施形態と同様に、ローサイドに制御スイッチ素子を配置するとともに、負荷（ＬＥＤ）に流れる電流に応じて、定電流制御することが可能となる。
【０１３６】
特に、検出抵抗電圧と検出用の第２の巻線の巻線電圧とに基づいて、簡易な構成で、負荷（ＬＥＤ）に流れる電流に応じて、定電流制御することができる。
【０１３７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。  
【符号の説明】
【０１３８】
１００、２００  電源装置
ＴＢ１  第１の電源端子
ＴＢ２  第２の電源端子
ＴＸ１  第１の負荷端子
ＴＸ２  第２の負荷端子
ＣＳＷ  制御スイッチ素子
ＲＥＣ  整流回路
Ｌ１  第１の巻線
Ｌ２  第２の巻線
ＲＸ  検出抵抗
Ｄ  整流素子
ＣＯ  出力コンデンサ
ＲＧ  ゲート抵抗
ＲＹ  抵抗
【図１】
2017099078.tif 000003
【図２】
2017099078.tif 000004
【図３】
2017099078.tif 000005
【図４】
2017099078.tif 000006