(57)【要約】      （修正有）【課題】内蔵レギュレータの回路規模が小さく、少ない消費電流、且つ幅広い電源電圧で動作することが可能なセンサ装置を提供する。【解決手段】電源線と、接地線と、内部電源線と、第１乃至第４の端子を有し、前記第１の端子が前記内部電源線に接続され、前記第２の端子が前記接地線に接続されるブリッジ抵抗型センサ素子と、前記内部電源線に接続される電源端子を有し、前記ブリッジ抵抗型センサ素子の前記第３及び第４の端子それぞれに出力される出力電圧を入力として受ける増幅器と、基準電圧を出力する基準電圧回路と、前記基準電圧と前記第３の端子に出力される前記出力電圧とを入力として受ける誤差増幅器と、入力端子が前記電源線に接続され、出力端子が内部電源線に接続され、前記誤差増幅器の出力電圧を制御端子に受けるドライバ素子と、を備え、外部電源電圧から内部電源電圧を生成するための内蔵レギュレータを構成する。【選択図】図１
2017032278.tif 000002
【特許請求の範囲】
【請求項１】
電源線と、
接地線と、
内部電源線と、
第１乃至第４の端子を有し、前記第１の端子が前記内部電源線に接続され、前記第２の端子が前記接地線に接続されるブリッジ抵抗型センサ素子と、
前記内部電源線に接続される電源端子を有し、前記ブリッジ抵抗型センサ素子の前記第３及び第４の端子それぞれに出力される出力電圧を入力として受ける増幅器と、
基準電圧を出力する基準電圧回路と、
前記基準電圧と前記第３の端子に出力される前記出力電圧とを入力として受ける誤差増幅器と、
入力端子が前記電源線に接続され、出力端子が内部電源線に接続され、前記誤差増幅器の出力電圧を制御端子に受けるドライバ素子と、を備えることを特徴とするセンサ装置。
【請求項２】
前記基準電圧回路は、バンドギャップリファレンス回路であることを特徴とする請求項１に記載のセンサ装置。
【請求項３】
前記ブリッジ抵抗型センサ素子は、ホール素子であることを特徴とする請求項１又は２に記載のセンサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ装置に関し、特に印加される物理量に応じて電圧出力を行うセンサ装置に関する。
【背景技術】
【０００２】
従来のセンサ装置として、図２に示すようなレギュレータを内蔵した構成の装置が知られている（例えば、特許文献１参照）。
図２に示すように、従来のセンサ装置２００は、ブリッジ抵抗型センサ素子２１１、増幅器２１２、基準電圧回路２１３、誤差増幅器２１４、ドライバ素子２１５、及び第１の抵抗器２１６Ａと第２の抵抗器２１６Ｂとからなる分圧回路２１６を備えている。
【０００３】
上記のうち、基準電圧回路２１３、誤差増幅器２１４、ドライバ素子２１５、及び分圧回路２１６により、電源電圧から内部電源電圧Ｖｒｅｇを生成するための内蔵レギュレータが構成されている。
【０００４】
具体的には、基準電圧回路２１３から出力される基準電圧Ｖｒｅｆが誤差増幅器２１４の反転入力端子に入力され、誤差増幅器２１４の出力がドライバ素子２１５の制御電圧Ｖｃｏｎｔとしてドライバ素子２１５の制御端子に入力され、ドライバ素子２１５から出力される内部電源電圧Ｖｒｅｇがブリッジ抵抗型センサ素子２１１、増幅器２１２、及び分圧回路２１６に入力される。
【０００５】
内部電源電圧Ｖｒｅｇは、分圧回路２１６により、第１の抵抗器２１６Ａと第２の抵抗器２１６Ｂの分圧比に応じて分圧され、第１の抵抗器２１６Ａと第２の抵抗器２１６Ｂの接続点から帰還電圧Ｖｆｂが出力される。帰還電圧Ｖｆｂは、誤差増幅器２１４の非反転入力端子に入力される。制御電圧Ｖｃｏｎｔは、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆが等しくなるように誤差増幅器２１４によって制御される。その結果、内部電源電圧Ｖｒｅｇは、基準電圧Ｖｒｅｆと、第１の抵抗器２１６Ａと第２の抵抗器２１６Ｂとの分圧比によって決まる一定の電圧に保たれる。ブリッジ抵抗型センサ素子２１１には、この一定の内部電源電圧Ｖｒｅｇが印加されることから、ブリッジ抵抗型センサ素子２１１の出力も一定となり、増幅器２１２を介して所望の出力電圧Ｖｏを得ることができる。
【０００６】
ここで、基準電圧回路２１３がバンドギャップリファレンス回路である場合、基準電圧Ｖｒｅｆは１．２５Ｖである。しかしながら、バンドギャップリファレンス回路の出力電圧１．２５Ｖは、増幅器２１２の最低動作電圧に対しては低過ぎる。このため、第１の抵抗器２１６Ａと第２の抵抗器２１６Ｂの分圧比によって、内部電源電圧Ｖｒｅｇは２．５０Ｖ程度に設定される。
【０００７】
一般に、ブリッジ抵抗型センサ素子や増幅器は、高速動作を可能にすべく、微細且つ薄膜厚素子で形成される。かかる素子は耐圧が低いため、センサ装置を１２Ｖや２４Ｖといったバッテリー電圧（電源電圧）で駆動する場合、上記のように内蔵レギュレータを設け、バッテリー電圧を降圧した内部電源電圧を内部回路に供給するようにしている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１５６６４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述のような従来のセンサ装置では、分圧回路を構成する抵抗器を形成するための追加プロセスが必要であり、また、分圧回路によって占有面積が増大するという課題があった。
【００１０】
また、電源電圧変動や内部回路の負荷電流の変動に対して高速に応答するためには、分圧回路のインピーダンスを下げる必要があり、分圧回路に流れる消費電流が低消費電力化の妨げになるという課題があった。なお、内蔵レギュレータの高速応答を犠牲にして分圧回路の抵抗値を上げて消費電流を削減しようとした場合、抵抗器を構成するポリ抵抗への高抵抗インプラント等の追加プロセスが必要となりプロセスコストの増大を招く、あるいは、抵抗本数を増やすことにより抵抗値を上げると占有面積の増大を招く等の不利益が生じてしまう。
【００１１】
したがって、本発明の目的は、上記のような課題を解決し、内蔵レギュレータの回路規模が小さく、且つ消費電流が少なく、また、幅広い電源電圧で動作することが可能なセンサ装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明のセンサ装置は、電源線と、接地線と、内部電源線と、第１乃至第４の端子を有し、前記第１の端子が前記内部電源線に接続され、前記第２の端子が前記接地線に接続されるブリッジ抵抗型センサ素子と、前記内部電源線に接続される電源端子を有し、前記ブリッジ抵抗型センサ素子の前記第３及び第４の端子それぞれに出力される出力電圧を入力として受ける増幅器と、基準電圧を出力する基準電圧回路と、前記基準電圧と前記第３の端子に出力される前記出力電圧とを入力として受ける誤差増幅器と、入力端子が前記電源線に接続され、出力端子が内部電源線に接続され、前記誤差増幅器の出力電圧を制御端子に受けるドライバ素子と、を備えることを特徴とする。
【発明の効果】
【００１３】
本発明のセンサ装置によれば、ブリッジ抵抗型センサ素子の四つの端子のうちの一つの端子に出力される電圧を誤差増幅器に入力される帰還電圧とする、すなわち、ブリッジ抵抗型センサ素子を内蔵レギュレータの分圧回路としても利用することにより、別途分圧回路を設ける必要がなくなる。
【００１４】
したがって、本発明のセンサ装置は、幅広い電源電圧で動作可能であり、且つ回路規模を縮小でき、抵コスト化が実現できる。また、従来、分圧回路において消費されていた電流が無くなることから、消費電流を削減することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態によるセンサ装置の回路図である。
【図２】従来のセンサ装置の回路図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本実施形態のセンサ装置１００の回路図である。
センサ装置１００は、外部電源電圧Ｖｄｄが供給される電源線１０、接地電圧Ｖｓｓが供給される接地線１１、内部電源電圧Ｖｒｅｇが供給される内部電源線１２、ブリッジ抵抗型センサ素子１１１、増幅器１１２、基準電圧回路１１３、誤差増幅器１１４、及びドライバ素子１１５を備えている。
【００１７】
上記のうち、基準電圧回路１１３、誤差増幅器１１４、ドライバ素子１１５、及びブリッジ抵抗型センサ素子１１１により、外部電源電圧Ｖｄｄから内部電源電圧Ｖｒｅｇを生成するための内蔵レギュレータが構成されている。
ドライバ素子１１５は、入力端子が電源線１０に接続され、出力端子が内部電源線１２に接続される。
【００１８】
ブリッジ抵抗型センサ素子１１１は、例えばホール素子であり、端子Ｔ１〜Ｔ４を有する。端子Ｔ１は、ドライバ素子１１５の出力である内部電源電圧Ｖｒｅｇが供給される内部電源線１２に接続され、端子Ｔ２は、接地線１１に接続されている。
【００１９】
増幅器１１２は、電源端子ＳＴが内部電源線１２に接続され、ブリッジ抵抗型センサ素子の端子Ｔ３及びＴ４それぞれに出力されるセンサ出力電圧Ｓｏ１及びＳｏ２を入力として受け、出力電圧Ｖｏを出力する。
【００２０】
誤差増幅器１１４は、基準電圧回路１１３の出力である基準電圧Ｖｒｅｆを反転入力端子に受け、ブリッジ抵抗型センサ素子の端子Ｔ３に出力されるセンサ出力電圧Ｓｏ１を帰還電圧Ｖｆｂとして非反転入力端子に受ける。帰還電圧Ｖｆｂ（センサ出力電圧Ｓｏ１）は、ブリッジ抵抗型センサ素子１１１によって、入力された内部電源電圧Ｖｒｅｇが分圧比０．５で分圧された電圧となっている。誤差増幅器１１４の出力は、制御電圧Ｖｃｏｎｔとしてドライバ素子１１５の制御端子に入力される。
【００２１】
ここで、誤差増幅器１１４の反転入力端子と非反転入力端子は仮想短絡となることから、基準電圧Ｖｒｅｆ、内部電源電圧Ｖｒｅｇ、及び帰還電圧Ｖｆｂの間には、以下の関係が成り立つ。
【００２２】
Ｖｒｅｆ＝Ｖｆｂ＝０．５×Ｖｒｅｇ                      （１）
式（１）より、Ｖｒｅｇ＝２×Ｖｒｅｆである。ここで、基準電圧回路１１３がバンドギャップリファレンス回路であるとすると、基準電圧Ｖｒｅｆは、プロセス製造バラツキに依存しない安定した１．２５Ｖの電圧となる。したがって、２．５０Ｖの内部電源電圧Ｖｒｅｇを得ることができる。
【００２３】
一般的に、ブリッジ抵抗型センサ素子の等価抵抗値は２ｋΩ程度である。従来のセンサ装置２００において、内蔵レギュレータの高速応答化のために、ブリッジ抵抗型センサ素子と同等の抵抗値の分圧回路２１６を形成すると、２．５Ｖ÷２ｋΩ＝１．２５ｍＡの消費電流が必要となる。したがって、従来のセンサ装置２００では、例えば増幅器１１２の消費電流を０．５ｍＡとすると、ブリッジ抵抗型センサ素子２１１と分圧回路２１６でそれぞれ１．２５ｍＡ、増幅器２１２で例えば０．５ｍＡの消費電流となり、合計３．００ｍＡの消費電流となる。これに対し、本実施形態のセンサ装置１００では、ブリッジ抵抗型センサ素子１１１で１．２５ｍＡ、増幅器１１２で０．５ｍＡの消費電流となり、合計１．７５ｍＡの消費電流となる。よって、本実施形態のセンサ装置１００は、従来のセンサ装置２００に比べ、大幅に消費電流を削減することができる。
【００２４】
以上説明したように、本発明の実施形態のセンサ装置１００によれば、ブリッジ抵抗型センサ素子１１１が内蔵レギュレータにおける分圧回路としても機能するように構成することによって、別途、抵抗器による分圧回路を設ける必要がなくなる。結果として、占有面積や消費電流の増加を招くことなく、内部電源電圧を生成することができ、幅広い入力電源電圧によって高速且つ安定動作可能なセンサ装置を低コストで提供することが可能となる。
【００２５】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、上記実施形態においては、ブリッジ抵抗型センサ素子として、ホール素子を用いる例を示したが、その他のセンサ素子を用いることも可能である。
【符号の説明】
【００２６】
１００  センサ装置
１０  電源線
１１  接地線
１２  内部電源線
１１１  ブリッジ抵抗型センサ素子
１１２  増幅器
１１３  基準電圧回路
１１４  誤差増幅器
１１５  ドライバ素子
２００  センサ装置
２１１  ブリッジ抵抗型センサ素子
２１２  増幅器
２１３  基準電圧回路
２１４  誤差増幅器
２１５  ドライバ素子
２１６  分圧回路
２１６Ａ、２１６Ｂ  抵抗器
【図１】
2017032278.tif 000003
【図２】
2017032278.tif 000004