(57)【要約】【課題】ツェナダイオードを組み込まずに過電圧検出部を構築することができるクランプ回路を提供する。【解決手段】クランプ回路１０は過電圧検出部１４及びクランプ部１６を備えている。過電圧検出部１４は、電圧クランプの閾値を決定する第１抵抗２２と、第１抵抗２２に一方の第１主電極が接続されて他方の第２主電極に定電流が出力される第１トランジスタ２０と、第２主電極に接続されて定電流から中間電圧を生成する第２抵抗２４とを有する。クランプ部１６は、中間電圧に基づく制御信号が入力される第２トランジスタ３０を有する。【選択図】図１
2017099193.tif 000002
【特許請求の範囲】
【請求項１】
外部端子に一端が接続され、電圧クランプの閾値を決定する第１抵抗と、
当該第１抵抗の他端に一方の第１主電極が接続され、第１制御電極に第１電源電圧が入力されると他方の第２主電極に定電流が出力される第１トランジスタと、
前記第２主電極に一端が接続され、かつ、前記第１電源電圧よりも低電圧の第２電源電圧に他端が接続され、前記第２主電極と当該第２主電極に接続された当該一端との間において前記定電流を中間電圧に変換する第２抵抗と、
を有する過電圧検出部と、
前記外部端子に一方の第３主電極が接続され、前記第２電源電圧に他方の第４主電極が接続され、第２制御電極に前記中間電圧に基づく制御信号が入力される第２トランジスタを有するクランプ部と、
を備えたクランプ回路。
【請求項２】
前記第１トランジスタは、高耐圧構造を有する絶縁ゲート電界効果トランジスタにより構成されている請求項１に記載のクランプ回路。
【請求項３】
前記第１トランジスタは、前記第１主電極に入力される電流の増加に対して当該第１主電極から前記第２主電極に流れる電流が一定となる飽和領域を利用して、前記第２主電極に定電流を出力する構成とされている請求項１又は請求項２に記載のクランプ回路。
【請求項４】
前記過電圧検出部と前記クランプ部との間に、前記中間電圧に基づいて前記第１電源電圧から生成された制御信号が前記第２制御電極に出力されるバッファ部が設けられている請求項１〜請求項３のいずれか１項に記載のクランプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クランプ回路に関する。
【背景技術】
【０００２】
特許文献１には、半導体集積回路に組み込まれたクランプ回路が開示されている。クランプ回路は過電圧検出部及びクランプ部を備えている。過電圧検出部は、電源電圧が供給される外部端子にカソード領域が接続されたツェナダイオードにより構成されている。クランプ部はＭＯＳ（metal oxide semiconductor）トランジスタにより構成されている。ＭＯＳトランジスタのソース領域は接地され、ドレイン領域は外部端子に接続され、そしてゲート電極はツェナダイオードのアノード領域に接続されている。
【０００３】
クランプ回路では、外部端子に過電圧が印加されると、過電圧検出部のツェナダイオードに電流が流れる。これにより、クランプ部のＭＯＳトランジスタのゲート電極のゲート電圧が上昇し、ＭＯＳトランジスタがオン状態とされるので、ＭＯＳトランジスタを通して電流が引き抜かれ、電源電圧がクランプされる。
【０００４】
ところで、過電圧検出部にツェナダイオードが使用されているので、ツェナダイオードの製造工程が組み込まれていない半導体製造プロセスでは、過電圧検出部を形成することができない。このため、上記クランプ回路を実現することができなかった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−２５１６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事実を考慮し、ツェナダイオードを組み込まずに過電圧検出部を構築することができるクランプ回路を提供する。
【課題を解決するための手段】
【０００７】
本発明の第１実施態様に係るクランプ回路は、外部端子に一端が接続され、電圧クランプの閾値を決定する第１抵抗と、第１抵抗の他端に一方の第１主電極が接続され、第１制御電極に第１電源電圧が入力されると他方の第２主電極に定電流が出力される第１トランジスタと、第２主電極に一端が接続され、かつ、第１電源電圧よりも低電圧の第２電源電圧に他端が接続され、第２主電極と第２主電極に接続された一端との間において定電流を中間電圧に変換する第２抵抗と、を有する過電圧検出部と、外部端子に一方の第３主電極が接続され、第２電源電圧に他方の第４主電極が接続され、第２制御電極に中間電圧に基づく制御信号が入力される第２トランジスタを有するクランプ部と、を備えている。
【０００８】
第１実施態様に係るクランプ回路は、過電圧検出部とクランプ部とを備える。クランプ回路では、外部端子に電圧クランプの閾値を超える過電圧が入力すると、過電圧検出部において、第１抵抗に流れる電流が第１トランジスタにより定電流として出力される。この定電流は、第１トランジスタの第２主電極と第２抵抗の一端との間において中間電圧とされる。この中間電圧に基づく制御信号はクランプ部に出力される。クランプ部では、中間電圧に基づく制御信号が第２制御電極に入力されて第２トランジスタを動作させることができる。第２トランジスタの動作により、外部端子に入力される過電圧に基づく電流が第２電源電圧に引き抜かれる。
【０００９】
ここで、過電圧検出部にはツェナダイオードが組み込まれていない。このため、ツェナダイオードを組み込まずに過電圧検出部を構築することができるので、クランプ回路を実現することができる。
【００１０】
本発明の第２実施態様に係るクランプ回路は、第１実施態様に係るクランプ回路において、第１トランジスタは、高耐圧構造を有する絶縁ゲート電界効果トランジスタにより構成されている。
【００１１】
第２実施態様に係るクランプ回路では、第１トランジスタが高耐圧構造を有する絶縁ゲート電界効果トランジスタにより構成されているので、過電圧に対する第１トランジスタの耐圧を向上させることができる。
【００１２】
本発明の第３実施態様に係るクランプ回路は、第１実施態様又は第２実施態様に係るクランプ回路において、第１トランジスタは、第１主電極に入力される電流の増加に対して第１主電極から第２主電極に流れる電流が一定となる飽和領域を利用して、第２主電極に定電流を出力する構成とされている。
【００１３】
第３実施態様に係るクランプ回路では、外部端子に入力される過電圧に基づく電流が第１抵抗に流れ、この電流が第１トランジスタの飽和特性を利用してレベルシフトされた定電流とされる。そして、この定電流が第２抵抗によって中間電圧とされるので、少ない素子数により、かつ、簡易な構成により、過電圧検出部を構築することができる。
【００１４】
本発明の第４実施態様に係るクランプ回路は、第１実施態様〜第３実施態様のいずれか１つに係るクランプ回路において、過電圧検出部とクランプ部との間に、中間電圧に基づいて第１電源電圧から生成された制御信号が第２制御電極に出力されるバッファ部が設けられている。
【００１５】
第４実施態様に係るクランプ回路では、過電圧検出部とクランプ部との間にバッファ部が設けられているので、過電圧検出部からの中間電圧が制御信号として直接クランプ部に入力されない。このため、例えばクランプ部の第２トランジスタの特性をモニタリングする際に、第２制御電極に付加されるインピーダンス成分を小さくすることができる。
【発明の効果】
【００１６】
本発明の実施態様に係るクランプ回路によれば、ツェナダイオードを組み込まずに過電圧検出部を構築することができるという優れた効果を有する。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施の形態に係るクランプ回路の回路図である。
【図２】図１に示されるクランプ回路の過電圧検出部の縦断面構造を示す概略断面図である。
【図３】図１に示されるクランプ回路のバッファ部の一部及びクランプ部の縦断面構造を示す図２に対応する概略断面図である。
【図４】図１に示される過電圧検出部の第１トランジスタにおいてドレイン電圧とドレイン電流との関係を示す図である。
【図５】図１に示される過電圧検出部の第１トランジスタのドレイン電圧とノード端子の中間電圧及びバッファ部の出力端子の出力電圧との関係を示す図である。
【図６】図１に示されるクランプ回路のクランプ特性を示す図である。
【発明を実施するための形態】
【００１８】
以下、図１〜図５を用いて、本発明の一実施の形態に係るクランプ回路について説明する。
【００１９】
（クランプ回路の回路構成）
図１に示されるように、本実施の形態に係るクランプ回路１０は、外部端子１２にそれぞれ接続された過電圧検出部１４及びクランプ部１６と、過電圧検出部１４とクランプ部１６との間に接続されたバッファ部１８とを含んで構成されている。外部端子１２には車載バッテリから供給される高電圧の第３電源電圧ＶBB1が印加される。ここで、第３電源電圧ＶBB1は例えば８［Ｖ］〜１６［Ｖ］である。クランプ回路１０は外部端子１２に入力される過電圧を第４電源電圧ＶBBにクランプする構成とされている。
【００２０】
過電圧検出部１４は、第１トランジスタ２０と、第１抵抗（Ｒ１）２２と、第２抵抗（Ｒ２）２４と、第３抵抗（Ｒ３）２６とを含んで構成されている。詳しく説明すると、最初に、第１抵抗２２の一端は電源配線１２Ｌを介して外部端子１２に接続されている。第１抵抗２２は過電圧の電圧クランプの閾値を決定する構成とされている。第１抵抗２２は、第２抵抗２４の抵抗値よりも高い抵抗値に設定され、例えば１０［ｋΩ］に設定されている。
【００２１】
過電圧検出部１４の第１トランジスタ２０は、高耐圧構造を有する絶縁ゲート電界効果トランジスタ（IGFET：Insulated Gate Field Effect Transistor）により構成されている。縦断面構造の詳細は後述するが、本実施の形態では、第１トランジスタ２０として、垂直方向拡散構造を有する金属／酸化物／半導体型電界効果トランジスタ（VDMOSFET：  Vertical Diffused Metal Oxide Semiconductor Filed Effect Transistor）が使用されている。
【００２２】
第１トランジスタ２０の一方の第１主電極はドレイン電極であり、ドレイン電極は第１抵抗２２の他端に接続されている。第１トランジスタ２０の第１制御電極としてのゲート電極は第１電源電圧ＶCCに接続されている。第１電源電圧ＶCCは、第３電源電圧ＶBB1よりも低い電圧であり、例えば３．３［Ｖ］〜５．０［Ｖ］に設定されている。第１トランジスタ２０の他方の第２主電極はソース電極であり、ソース電極にはドレイン電極に供給されたドレイン電流からレベルシフトされた定電流が出力される。
【００２３】
第２抵抗２４の一端は第１トランジスタ２０の第２主電極に接続されている。この接続箇所は、便宜上、ノード端子２８として説明する。第２抵抗２４の他端は第２電源電圧ＶSSに接続されている。第２電源電圧ＶSSは回路の接地電位、例えば０［Ｖ］である。第２抵抗２４は、ノード端子２８において、第２主電極に出力された定電流を中間電圧に変換する。第２抵抗２４は、第１抵抗２２の抵抗値よりも低く、第３抵抗２６の抵抗値よりも高い抵抗値に設定され、例えば１［ｋΩ］に設定されている。
【００２４】
第３抵抗２６の一端は外部端子１２及び第１抵抗２２の一端に接続され、第３抵抗２６の他端は図示省略の例えば内部回路に接続されている。第３抵抗２６はクランプ電圧にホールドする機能を備えている。このため、第３抵抗２６は例えば１５０［Ω］に設定されている。
【００２５】
クランプ部１６は第２トランジスタ３０を含んで構成されている。詳しく説明すると、第２トランジスタ３０は、ここでは絶縁ゲート電界効果トランジスタにより構成されている。第２トランジスタ３０の一方の第３主電極はドレイン電極であり、ドレイン電極は外部端子１２と過電圧検出部１４との間において電源配線１２Ｌに接続されている。つまり、ドレイン電極は電源配線１２Ｌを介して外部端子１２に接続されている。第２トランジスタ３０の他方の第４主電極はソース電極であり、ソース電極は第２電源電圧ＶSSに接続されている。第２トランジスタ３０の第２制御電極としてのゲート電極はバッファ部１８を介して過電圧検出部１４に接続され、ゲート電極には過電圧検出部１４のノード端子２８の中間電圧に基づく制御信号が入力される。第２トランジスタ３０では、制御信号がハイレベルのときにオン動作し、外部端子１２に入力された過電圧が電流として第２電源電圧ＶSSに流れて吸収される。
【００２６】
バッファ部１８は、本実施の形態では、電気的に直列に接続された２段のインバータ３２及びインバータ４２を含んで構成されている。インバータ３２は、第１導電型としてのｐチャネルトランジスタ３４及び第２導電型としてのｎチャネルトランジスタ３６により構成されている。詳しく説明すると、トランジスタ３４、トランジスタ３６は、いずれも、絶縁ゲート電界効果トランジスタにより構成されている。トランジスタ３４では、一方の主電極（例えばソース電極）が第１電源電圧ＶCCに接続され、他方の主電極（例えばドレイン電極）が出力信号端子３２Ｏに接続されている。トランジスタ３４のゲート電極は入力信号端子３２Ｉに接続され、入力信号端子３２Ｉはノード端子２８に接続されている。トランジスタ３６では、一方の主電極（例えばソース電極）が第２電源電圧ＶSSに接続され、他方の主電極（例えばドレイン電極）が出力信号端子３２Ｏに接続されている。トランジスタ３６のゲート電極は入力信号端子３２Ｉに接続されている。
【００２７】
インバータ４２は、インバータ３２と同一構成とされ、ｐチャネルトランジスタ４４及びｎチャネルトランジスタ４６により構成されている。トランジスタ４４では、一方の主電極が第１電源電圧ＶCCに接続され、他方の主電極が出力信号端子４２Ｏに接続されている。出力信号端子４２Ｏはクランプ部１６の第２トランジスタ３０のゲート電極に接続されている。トランジスタ４４のゲート電極は入力信号端子４２Ｉに接続され、入力信号端子４２Ｉはインバータ３２の出力信号端子３２Ｏに接続されている。トランジスタ４６では、一方の主電極が第２電源電圧ＶSSに接続され、他方の主電極が出力信号端子４２Ｏに接続されている。トランジスタ４６のゲート電極は入力信号端子４２Ｉに接続されている。
【００２８】
（クランプ回路のデバイス構成）
本実施の形態に係るクランプ回路１０は、半導体集積回路（半導体装置）として構成されている。図２及び図３に示されるように、クランプ回路１０は、半導体基板５０をベースとして形成されている。本実施の形態において、半導体基板５０として、ｎ型シリコン単結晶基板が使用されている。
【００２９】
過電圧検出部１４の第１トランジスタ２０は、図２の中央右側に示されるように、素子分離領域５４により周囲が囲まれた領域内に形成されている。本実施の形態では、第１トランジスタ２０は、前述の通りVDMOSFETにより構成されている。詳しく説明すると、第１トランジスタ２０は、第１主電極と、チャネル形成領域と、第２主電極と、ゲート絶縁膜７０と、ゲート電極７２とを含んで構成されている。第１主電極は、半導体基板５０と、半導体基板５０の主面上に成長され、かつ、半導体基板５０よりも不純物密度が低いｎ型エピタキシャル層５２の主面部に形成されたｎ型ウエル領域５６とを含んで構成されている。ｎ型ウエル領域５６の不純物密度は、半導体基板５０の不純物密度よりも低い設定とされている。チャネル形成領域は、ゲート電極７２の端部において、ｎ型ウエル領域５６の主面部に形成されたｐ型半導体領域６０と、このｐ型半導体領域６０に接続され、かつ、ｐ型半導体領域６０よりも不純物密度が高いｐ型半導体領域６２とを含んで構成されている。第２主電極は、ｐ型半導体領域６０の主面部に形成され、ｎ型ウエル領域５６よりも不純物密度が高いｎ型半導体領域６４を含んで構成されている。ゲート絶縁膜７０はｎ型ウエル領域５６の主面上に形成され、ゲート絶縁膜７０上にゲート電極７２が形成されている。また、ｐ型半導体領域６２及びｎ型半導体領域６４上には電極７４が接続されている。
【００３０】
第１抵抗２２は、図２の最も左側に示されるように、素子分離領域５４により周囲が囲まれた領域内において、ｎ型ウエル領域５６の主面部に形成されたｐ型半導体領域６６を含んで構成されている。ｐ型半導体領域６６の不純物密度は、ここでは、図３に示されるｐ型ウエル領域５８の不純物密度よりも高い設定とされている。なお、抵抗値を高く設定する場合には、第１抵抗２２は不純物密度が低いｐ型ウエル領域５８等により形成してもよい。ｐ型半導体領域６６の主面上の一端、他端のそれぞれには電極７４が接続されている。一端側の電極７４は図示省略の電源配線１２Ｌ（図１参照）を介して外部端子１２に接続されている。他端側の電極７４は、図２の中央左側に示されるように、ｎ型半導体領域６４及びｎ型ウエル領域５６を介して半導体基板５０、すなわち第１トランジスタ２０の第１主電極に接続されている。
【００３１】
第２抵抗２４は、基本的には第１抵抗２２と同様の構成を有し、図２の最も右側に示されるように、素子分離領域５４により周囲が囲まれた領域内において、ｐ型半導体領域６６を含んで構成されている。ｐ型半導体領域６６の主面上の一端、他端のそれぞれには電極７４が接続されている。なお、図示省略の第３抵抗２６は、第１抵抗２２と同様の構成により形成されている。
【００３２】
クランプ部１６の第２トランジスタ３０は、図３の右側に示されるように、素子分離領域５４により周囲が囲まれた領域内において、ｐ型ウエル領域５８の主面部に形成されている。第２トランジスタ３０は、チャネル形成領域としてのｐ型ウエル領域５８と、第３主電極及び第４主電極としての一対のｎ型半導体領域６４と、ゲート絶縁膜７０と、ゲート電極７２とを含んで構成されている。ｎ型半導体領域６４の主面上には電極７４が構成されている。
【００３３】
一方、バッファ部１８のインバータ４２を構築するトランジスタ４４は、図３の左側に示されるように、素子分離領域５４により周囲が囲まれた領域内において、ｎ型ウエル領域５６の主面部に形成されている。トランジスタ４４は、チャネル形成領域としてのｎ型ウエル領域５６と、主電極としての一対のｐ型半導体領域６６と、ゲート絶縁膜７０と、ゲート電極７２とを含んで構成されている。ｐ型半導体領域６６の主面上には電極７４が構成されている。トランジスタ４６は、図３の中央に示されるように、第２トランジスタ３０と同一構造とされている。すなわち、トランジスタ４６は、素子分離領域５４により周囲が囲まれた領域内において、ｐ型ウエル領域５８の主面部に形成されている。トランジスタ４６は、チャネル形成領域としてのｐ型ウエル領域５８と、主電極としての一対のｎ型半導体領域６４と、ゲート絶縁膜７０と、ゲート電極７２とを含んで構成されている。ｎ型半導体領域６４の主面上には電極７４が構成されている。
【００３４】
なお、バッファ部１８のインバータ３２を構築するトランジスタ３４はトランジスタ４４と同一構造により構成され、トランジスタ３６はトランジスタ４６と同一構造により構成されている。
【００３５】
（本実施の形態の作用及び効果）
本実施の形態に係るクランプ回路１０は、図１に示されるように、過電圧検出部１４と、クランプ部１６とを含んで構成される。クランプ回路１０では、外部端子１２に電圧クランプの閾値を超える過電圧が入力すると、過電圧検出部１４において、第１抵抗２２に流れる電流が第１トランジスタ２０により定電流として出力される。
【００３６】
図４に第１トランジスタ２０におけるドレイン電圧とドレイン電流との関係が示されている。横軸は第１抵抗２２を通して第１トランジスタ２０の第１主電極に入力されるドレイン電圧［Ｖ］である。縦軸は第１トランジスタ２０のドレイン領域に流れるドレイン電流［μＡ］である。図４に示されるように、第１トランジスタ２０のゲート電極には一定低電圧の第１電源電圧ＶCC、例えば５［Ｖ］が印加されるので、ドレイン電圧が０［Ｖ］〜４［Ｖ］未満の範囲内では、ドレイン電圧の上昇に比例してドレイン電流（ＤＩ）が上昇する。ドレイン電圧が４［Ｖ］を超えて図４に示される１６［Ｖ］までの範囲内では、ドレイン電圧が上昇してもドレイン電流が一定電流となる飽和特性が生じる。このため、第１トランジスタ２０のソース電極には定電流が出力される。
【００３７】
この定電流は、第１トランジスタ２０のソース電極と第２抵抗２４の一端との間のノード端子２８において中間電圧とされる。図５に過電圧検出部１４のノード端子２８及びバッファ部１８の出力信号端子４２Ｏにおけるドレイン電圧と出力電圧との関係が合わせて示されている。横軸は第１抵抗２２を通して第１トランジスタ２０の第１主電極に入力されるドレイン電圧［Ｖ］である。縦軸はノード端子２８の中間電圧及び出力信号端子４２Ｏの出力電圧［Ｖ］である。図４に示されるように、ドレイン電圧が０［Ｖ］〜４［Ｖ］未満の範囲内では、ドレイン電圧の上昇に比例してドレイン電流が上昇する。このため、図５に示されるように、ドレイン電圧が０［Ｖ］〜４［Ｖ］未満の範囲内では、ドレイン電圧の上昇に比例してノード端子２８の中間電圧（ＭＶ）が上昇する。ところが、ドレイン電圧が４［Ｖ］を超えて図５に示される１６［Ｖ］までの範囲内では、ドレイン電圧が上昇しても第２抵抗２４によりノード端子２８に生成される中間電圧（ＭＶ）は４［Ｖ］未満の定電圧となる。
【００３８】
このため、バッファ部１８のインバータ３２の入力信号端子３２Ｉには４［Ｖ］未満の定電圧の中間電圧が入力される。ここで、トランジスタ３４及びトランジスタ３６の閾値電圧が例えば２．６［Ｖ］に設定され、４［Ｖ］未満の中間電圧がインバータ３２の入力信号端子３２Ｉに入力されると、トランジスタ３４はオフ動作になり、トランジスタ３６はオン動作になる。従って、インバータ３２の出力信号端子３２Ｏにはトランジスタ３６を介して第２電源電圧ＶSSが出力される。
【００３９】
この第２電源電圧ＶSSはバッファ部１８のインバータ４２の入力信号端子４２Ｉに入力される。トランジスタ４４及びトランジスタ４６の閾値電圧はトランジスタ３４及びトランジスタ３６の閾値電圧と同一に設定されている。このため、トランジスタ４４はオン動作になり、トランジスタ４６はオフ動作になる。従って、インバータ４２の出力信号端子４２Ｏにトランジスタ４４を介して第１電源電圧ＶCC（ＯＵＴ）が出力される。この出力は、バッファ部１８の出力とされ、ノード端子２８の中間電圧に基づく制御信号としてクランプ部１６に入力される。
【００４０】
クランプ部１６では、第１電源電圧ＶCCに相当する制御信号がゲート電極に入力されると、第２トランジスタ３０はオン動作する。このオン動作により、外部端子１２に入力される過電圧に基づく電流が第２電源電圧ＶSSに引き抜かれる。図６に本実施の形態に係るクランプ回路１０のクランプ特性が示されている。縦軸は外部端子１２から第３抵抗２６までの範囲内に入力される第３電源電圧ＶBB1［Ｖ］、横軸は第３抵抗２６以降に電源配線１２Ｌに印加される第４電源電圧ＶBB［Ｖ］である。外部端子１２に過電圧が入力し、クランプ回路１０が動作すると、クランプ部１６は第４電源電圧ＶBBから電流を引いて第３電源電圧ＶBB1の電位にクランプする。図６に示されるように、本実施の形態に係るクランプ回路１０では２６［Ｖ］〜２７［Ｖ］以下に過電圧をクランプすることができる。
【００４１】
ここで、クランプ回路１０において、過電圧検出部１４にはツェナダイオードが組み込まれていない。このため、半導体製造プロセスにツェナダイオードの製造工程が組み込まれているか否かを問わず、ツェナダイオードを組み込まずに過電圧検出部１４を構築することができる。従って、クランプ回路１０を実現することができる。
【００４２】
また、本実施の形態に係るクランプ回路１０では、図２に示されるように、過電圧検出部１４の第１トランジスタ２０が高耐圧構造を有する絶縁ゲート電界効果トランジスタにより構成されている。このため、高電圧に対する第１トランジスタ２０の耐圧を向上させることができる。本実施の形態では、第１トランジスタ２０は例えば４０Ｖ以上の耐圧に設定されている。
【００４３】
加えて、本実施の形態に係るクランプ回路１０では、第１トランジスタ２０の第２主電極からレベルシフトされた定電流が出力され、第２抵抗２４により中間電圧に変換される。本実施の形態において、中間電圧は例えば４Ｖ未満に設定され、静電気破壊に至る電圧はバッファ部１８に入力されない。
【００４４】
さらに、本実施の形態に係るクランプ回路１０では、外部端子１２に入力される過電圧に基づく電流が第１抵抗２２に流れ、この電流が第１トランジスタ２０の飽和特性を利用してレベルシフトされた定電流とされる。そして、この定電流が第２抵抗２４によってノード端子２８において中間電圧とされるので、少ない素子数、具体的には３つの素子により、かつ、簡易な構成により、過電圧検出部１４を構築することができる。
【００４５】
また、本実施の形態に係るクランプ回路１０では、過電圧検出部１４とクランプ部１６との間にバッファ部１８が設けられているので、過電圧検出部１４からの中間電圧が制御信号として直接的にクランプ部１６に入力されない。このため、例えばクランプ部１６の第２トランジスタ３０の特性をモニタリングする際に、第２制御電極に付加されるインピーダンス成分を小さくすることができる。これにより、クランプ回路１０の特性検査において、モニタリング精度を向上させることができる。
【００４６】
［上記実施の形態の補足説明］
本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において変形可能である。例えば、本発明は、クランプ回路の過電圧検出部において、第１トランジスタに横方向拡散構造を有するLDMOSFET（Lateral Diffused MOSFET）を使用してもよい。また、本発明は、クランプ回路のクランプ部において、第２トランジスタにバイポーラトランジスタを使用してもよい。また、本発明は、クランプ部において、電源配線と第２トランジスタとの間に抵抗等の素子を挿入してもよい。さらに、本発明は、バッファ部を備えないクランプ回路としてもよい。
【符号の説明】
【００４７】
１０  クランプ回路
１２  外部端子
１４  過電圧検出部
１６  クランプ部
１８  バッファ部
２０  第１トランジスタ
２２  第１抵抗
２４  第２抵抗
２８  ノード端子
３０  第２トランジスタ
３２、４２  インバータ
３４、３６、４４、４６  トランジスタ
【図１】
2017099193.tif 000003
【図２】
2017099193.tif 000004
【図３】
2017099193.tif 000005
【図４】
2017099193.tif 000006
【図５】
2017099193.tif 000007
【図６】
2017099193.tif 000008