(57)【要約】【課題】配線の残渣を伝って電流がリークすることを防止できる配線基板の製造方法を提供する。【解決手段】基材１６上に第１金属膜を設置し前記第１金属膜をパターニングして走査線２８を設置し、走査線２８を覆って素子層層間絶縁膜１８ｂを設置し、素子層層間絶縁膜１８ｂ上に第２金属膜を設置し第２金属膜をパターニングしてデータ信号線２７を設置し、第２金属膜をパターニングしたときに走査線２８の側面側に形成される残渣３２を除去する。残渣３２を除去するときには素子層層間絶縁膜１８ｂの一部も除去する。【選択図】図５
2017111362.tif 000002
【特許請求の範囲】
【請求項１】
基板上に第１金属膜を設置し前記第１金属膜をパターニングして第１配線を設置し、
前記第１配線を覆って第１絶縁膜を設置し、
前記第１絶縁膜上に第２金属膜を設置し前記第２金属膜をパターニングして第２配線を設置し、
前記第２金属膜をパターニングした後に前記第１配線の側面側に形成される前記第２金属膜の残渣を除去することを特徴とする配線基板の製造方法。
【請求項２】
請求項１に記載の配線基板の製造方法であって、
前記残渣を除去するときには前記第１絶縁膜の一部も除去することを特徴とする配線基板の製造方法。
【請求項３】
請求項１または２に記載の配線基板の製造方法であって、
前記第２配線の設置と前記残渣の除去との間に行われ、
前記第２配線を覆って第２絶縁膜を設置することを特徴とする配線基板の製造方法。
【請求項４】
請求項１〜３のいずれか一項に記載の配線基板の製造方法であって、
前記残渣を除去した場所には第３絶縁膜を設置することを特徴とする配線基板の製造方法。
【請求項５】
請求項１〜４のいずれか一項に記載の配線基板の製造方法であって、
前記第１配線は前記基板の平面方向に突出する凸部を有し、
前記残渣を除去する場所は前記凸部であることを特徴とする配線基板の製造方法。
【請求項６】
請求項１〜５のいずれか一項に記載の配線基板の製造方法であって、
前記第２配線は前記第１配線と交差して複数設置され、
隣り合う前記第２配線の間の前記残渣を除去することを特徴とする配線基板の製造方法。
【請求項７】
基板と、
前記基板上に設置された第１配線と、
前記第１配線を覆って設置された第１絶縁膜と、
前記第１絶縁膜上に設置された第２配線と、
前記第１配線の側面側に前記第１絶縁膜が凹んだ凹部と、を備えることを特徴とする配線基板。
【請求項８】
スイッチング素子及び前記スイッチング素子と接続する配線が設置された配線基板を備え、
前記配線基板が請求項７に記載の配線基板であることを特徴とする表示装置。
【請求項９】
表示部と、
前記表示部が表示する情報を供給する制御部と、を備え、
前記表示部は請求項８に記載の表示装置であることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板の製造方法、配線基板、表示装置および電子機器に関するものである。
【背景技術】
【０００２】
液晶、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、電気泳動素子等の表示素子をマトリスク状に配置した表示装置が広く用いられている。これらの表示装置は各表示素子を駆動するスイッチング素子を備える素子基板上に設置されている。スイッチング素子は表示素子に印加する電圧を制御する素子でありトランジスター等からなる。スイッチング素子も表示素子と同様にマトリスク状に配置され、各スイッチング素子には走査線及びデータ信号線の配線が接続されている。
【０００３】
上記の配線は、例えばアルミニウム合金からなり、フォトリソグラフィー法及びドライエッチング法を用いてパターニングされている。ドライエッチング法ではＣｌ2、ＢＣｌ3、ＨＢｒ等のハロゲンガスが用いられる。このハロゲンガスの一部はレジスト膜に付着し、雰囲気に水分が含まれるとき、酸性の液体が生じる。そして、アルミニウム合金と酸性の液体とが反応して化合物が形成される。この化合物が形成される現象をコロージョンと称す。
【０００４】
コロージョンにより形成された化合物を除去する方法が特許文献１に開示されている。特許文献１には、アルミニウム合金の化合物とエッチング工程で用いたレジスト膜とをアッシングして除去することが記載されている。さらに、アルカリ水溶液で洗浄することによりアルミ合金の酸化を防止することも記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−２９８１８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１のようにアッシングで化合物を除去するとき、素子基板の厚み方向に突出する化合物が除かれるが、配線の側面で基板の平面方向に突出する化合物は除去し難いという問題がある。また、上述したような素子基板上には走査線である配線が設置され、走査線上には絶縁膜を介してデータ信号線である配線が設置される場合がある。多くの場合、走査線とデータ信号線とは直交する。走査線の側面に化合物が突出するとき、化合物を覆う絶縁膜も側面から突出した形状になる。そして、走査線の側面側では素子基板と突出した化合物との間に凹部が形成される。
【０００７】
データ信号線である配線を設置するために、走査線の上に形成された絶縁膜上にアルミニウム合金を設置してパターンニングする。このとき、凹部にアルミニウム合金の残渣が残ることがあり、当該残渣がデータ信号線間に電流のリークを生じさせると、表示装置は正常な画面を表示するができない。そこで、配線の残渣を伝わって電流がリークすることを防止できる配線基板の製造方法が望まれていた。
【課題を解決するための手段】
【０００８】
本発明は、上述の課題若しくは課題の少なくともひとつを解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００９】
［適用例１］
本適用例にかかる配線基板の製造方法は、基板上に第１金属膜を設置し前記第１金属膜をパターニングして第１配線を設置し、前記第１配線を覆って第１絶縁膜を設置し、前記第１絶縁膜上に第２金属膜を設置し前記第２金属膜をパターニングして第２配線を設置し、前記第２金属膜をパターニングした後に前記第１配線の側面側に形成される前記第２金属膜の残渣を除去することを特徴とする。
【００１０】
本適用例によれば、基板上に第１金属膜が設置され、第１金属膜がパターニングされて第１配線になる。パターニングするとき第１配線を構成する金属がエッチングに用いる薬品と反応して化合物が形成されることがある。この化合物は凹凸のある形状であり第１配線の側面側に形成される。そして、第１配線を覆って第１絶縁膜が設置される。このとき、第１絶縁膜は球状の化合物を覆って設置されるので、第１絶縁膜の外観も一部が凹凸のある形状になる。
【００１１】
第１絶縁膜上に第２金属膜が設置される。凹凸のある形状となっている第１絶縁膜のある場所では第２金属膜も凹凸のある形状になる。次に、第２金属膜をパターニングして第２配線を設置する。パターニングする工程では第２金属膜の一部をエッチングして除去する。このとき、第１金属膜が凹凸のある形状になっている場所では第１絶縁膜の側面側が窪みになり、窪みに位置する第２金属膜が残る場合がある。この窪みに残った第２金属膜が残渣であるが、この残渣が繋がるとき当該残渣を伝わって電流がリークする。しかしながら、本適用例ではこの残渣を除去するので、残渣を伝わって第２配線間に電流がリークすることを防止できる。
【００１２】
［適用例２］
上記適用例にかかる配線基板の製造方法において、前記残渣を除去するときには前記第１絶縁膜の一部も除去することが好ましい。
【００１３】
本適用例によれば、残渣を除去するときには第１絶縁膜の一部も除去する。残渣は第１絶縁膜上に位置しているので、第１絶縁膜を残して残渣だけ除去するときには残渣が第１絶縁膜に残る可能性が高い。一方、残渣に加えて第１絶縁膜の一部も除去するときには、確実に残渣を除去できる。
【００１４】
［適用例３］
上記適用例にかかる配線基板の製造方法において、前記第２配線の設置と前記残渣の除去との間に行われ、前記第２配線を覆って第２絶縁膜を設置することが好ましい。
【００１５】
本適用例によれば、残渣を除去する前に第２配線を覆って第２絶縁膜が設置される。第２絶縁膜が第２配線を覆うので第２配線に塵等が付着することを防止できる。従って、第２配線から塵等を伝わって電流がリークすることを防止できる。
【００１６】
［適用例４］
上記適用例にかかる配線基板の製造方法において、前記残渣を除去した場所には第３絶縁膜を設置することが好ましい。
【００１７】
本適用例によれば、残渣を除去した場所には第３絶縁膜が設置される。残渣を除去する場所は第１配線に近い場所であり、残渣を除去するときに第１配線が露出する場合がある。第１配線が露出しても第３絶縁膜が第１配線を覆うので第１配線に塵等が付着するのを防止することができる。従って、第１配線から塵等を伝わって電流がリークすることを防止できる。
【００１８】
［適用例５］
上記適用例にかかる配線基板の製造方法において、前記第１配線は前記基板の平面方向に突出する凸部を有し、前記残渣を除去する場所は前記凸部であることが好ましい。
【００１９】
本適用例によれば、第１配線は基板の平面方向に突出する凸部を有している。基板の平面方向は基板の厚み方向と直交する方向であり、基板の表面と平行な方向である。そして、凸部における残渣を除去する。残渣を除去するとき、第１配線の一部を除去する可能性がある。このとき、第１配線で一部が除去される場所は凸部であるので、第１配線の断面積が局所的に小さくなることを防止できる。従って、第１配線の抵抗値を上げないようにすることができる。
【００２０】
［適用例６］
上記適用例にかかる配線基板の製造方法において、前記第２配線は前記第１配線と交差して複数設置され、隣り合う前記第２配線の間の前記残渣を除去することが好ましい。
【００２１】
本適用例によれば、第１配線と交差して第２配線が複数設置される。そして、隣り合う第２配線の間の残渣が除去される。従って、隣り合う第２配線の間の残渣を伝わって電流がリークすることを防止できる。
【００２２】
［適用例７］
本適用例にかかる配線基板であって、基板と、前記基板上に設置された第１配線と、前記第１配線を覆って設置された第１絶縁膜と、前記第１絶縁膜上に設置された第２配線と、前記第１配線の側面側に前記第１絶縁膜が凹んだ凹部と、を備えることを特徴とする。
【００２３】
本適用例によれば、配線基板では基板上に第１配線、第１絶縁膜及び第２配線がこの順に重ねて設置されている。そして、第１配線の側面側には第１絶縁膜に凹部が設置されている。第１絶縁膜上では第１配線の側面側に残渣が形成されることがあり、残渣により電流がリークする。第１絶縁膜に凹部が設置されるとき、第１絶縁膜とともに残渣が除去される。従って、残渣が途切れるので残渣を伝わって第２配線間に電流がリークすることを防止できる。
【００２４】
［適用例８］
本適用例にかかる表示装置であって、スイッチング素子及び前記スイッチング素子と接続する配線が設置された配線基板を備え、前記配線基板が上記に記載の配線基板であることを特徴とする。
【００２５】
本適用例によれば、表示装置は配線基板を備えている。そして、配線基板にはスイッチング素子及びスイッチング素子と接続する配線が設置されている。そして、配線基板では配線の側面側に残渣があるときにも残渣の一部が除去されて電流がリークすることを防止されている。従って、表示装置は電流がリークすることを防止された基板を備えた装置とすることができる。
【００２６】
［適用例９］
本適用例にかかる電子機器であって、表示部と、前記表示部が表示する情報を供給する制御部と、を備え、前記表示部は上記に記載の表示装置であることを特徴とする。
【００２７】
本適用例によれば、電子機器は表示部と制御部とを備え、制御部は表示部に表示する情報を供給する。そして、表示装置は配線間に電流がリークすることを防止した基板を備えた装置である。従って、電子機器は表示部の配線基板に配線間で電流がリークすることを防止した基板を備えた装置とすることができる。
【図面の簡単な説明】
【００２８】
【図１】第１の実施形態にかかわる電気泳動表示装置の構造を示す模式平断面図。
【図２】電気泳動表示装置の構造を示す模式側断面図。
【図３】素子基板の構造を示す要部模式側断面図。
【図４】配線基板の回路図。
【図５】配線基板の構造を示す要部概略斜視図。
【図６】配線基板の構造を示す要部模式平断面図。
【図７】配線基板の構造を示す要部模式側断面図。
【図８】配線基板の構造を示す要部模式側断面図。
【図９】配線基板の構造を示す要部模式側断面図。
【図１０】配線基板の製造方法のフローチャート。
【図１１】配線基板の製造方法を説明するための模式図。
【図１２】配線基板の製造方法を説明するための模式図。
【図１３】配線基板の製造方法を説明するための模式図。
【図１４】配線基板の製造方法を説明するための模式図。
【図１５】配線基板の製造方法を説明するための模式図。
【図１６】配線基板の製造方法を説明するための模式図。
【図１７】配線基板の製造方法を説明するための模式図。
【図１８】配線基板の製造方法を説明するための模式図。
【図１９】配線基板の製造方法を説明するための模式図。
【図２０】配線基板の製造方法を説明するための模式図。
【図２１】配線基板の製造方法を説明するための模式図。
【図２２】配線基板の製造方法を説明するための模式図。
【図２３】配線基板の製造方法を説明するための模式図。
【図２４】第２の実施形態にかかわる配線基板の製造方法を説明するための模式図。
【図２５】配線基板の製造方法を説明するための模式図。
【図２６】配線基板の製造方法を説明するための模式図。
【図２７】配線基板の製造方法を説明するための模式図。
【図２８】配線基板の製造方法を説明するための模式図。
【図２９】第３の実施形態にかかわる電子ブックの構造を示す概略斜視図。
【図３０】腕時計の構造を示す概略斜視図。
【発明を実施するための形態】
【００２９】
本実施形態では、電気泳動表示装置と、この電気泳動表示装置に用いられる配線基板と、配線基板を製造する特徴的な例について、図に従って説明する。尚、説明に用いる図面は便宜的なものであり、各図面における各部材は、各図面上で認識可能な程度の大きさとするため、各部材毎に縮尺を異ならせて図示している場合がある。
【００３０】
（第１の実施形態）
本実施形態にかかわる電気泳動表示装置について図１〜図２３に従って説明する。図１は、電気泳動表示装置の構造を示す模式平断面図であり、図２は、電気泳動表示装置の構造を示す模式側断面図である。図１は図２のＢ−Ｂ線に沿う断面から見た図であり、図２は図１のＡ−Ａ線に沿う断面から見た図である。
【００３１】
図１及び図２に示すように、表示装置としての電気泳動表示装置１は素子基板２を備えている。素子基板２にはＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等の図示しないスイッチング素子がマトリックス状に設置されている。さらに、素子基板２にはスイッチング素子を駆動する駆動回路３が設置されている。そして、素子基板２の一辺にそって端子４が配列して設置され、端子４には図示しないフレキシブルケーブルが設置される。そして、フレキシブルケーブルを通して外部機器から電気泳動表示装置１を制御する制御信号やデータ信号が送信される。
【００３２】
素子基板２は基材を備え、基材上にはスイッチング素子や配線が設置されている。基材は、例えば３０μｍ〜１００μｍ程度の厚さを有する板状部材である。基材の構成材料としては、例えばガラス基板、石英基板、シリコン基板、ガリウム砒素基板等の無機基板や、ポリイミド、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリカーボネイト（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、芳香族ポリエステル（液晶ポリマー）等で構成されるプラスチック基板等が挙げられる。本実施形態では、例えば、基材の材質にガラス基板を用いている。
【００３３】
素子基板２上にはスイッチング素子と対向する場所に画素電極５が設置されている。画素電極５はスイッチング素子と同様にマトリックス状に配置されている。
【００３４】
素子基板２の厚み方向をＺ方向とし、画素電極５が配列する方向をＸ方向及びＹ方向とする。Ｘ方向及びＹ方向は素子基板２の２つの辺が延びる方向である。そして、駆動回路３は素子基板２の−Ｙ方向側に位置しＸ方向に長い形状である。
【００３５】
画素電極５上には第１接着膜６が設置され、第１接着膜６上にはマイクロカプセル７が設置されている。マイクロカプセル７はＺ方向から見た形状が円形であり、マイクロカプセル７の直径は３０μｍから１００μｍである。マイクロカプセル７のＸ方向及びＹ方向から見た形状は略円形になっている。マイクロカプセル７は密閉された容器であり、マイクロカプセル７の内部には分散媒７ａ、黒色粒子７ｂ、白色粒子７ｃが封入されている。黒色粒子７ｂ及び白色粒子７ｃの一方は正に帯電され、他方は負に帯電されている。
【００３６】
分散媒７ａには、水やアルコール系溶媒、各種エステル類、ケトン類、脂肪族炭化水素、脂環式炭化水素、芳香族炭化水素、ハロゲン化炭化水素、カルボン酸塩またはその他の種々の油類等を用いることができる。そして、分散媒７ａにはこれらの材質を単独で用いる他、これらの混合物に界面活性剤等を配合して用いることができる。
【００３７】
黒色粒子７ｂにはカーボンブラック、アニリンブラック、酸窒化チタン等の黒色顔料からなる粒子、高分子、コロイドを用いることができる。白色粒子７ｃには二酸化チタン等の白色顔料を用いることができる。これらの顔料には、必要に応じて電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンド等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤等を添加しても良い。これらの添加材を加えることにより、反応性良く黒色粒子７ｂ及び白色粒子７ｃを移動させ、長期に安定して動作させることができる。
【００３８】
黒色粒子７ｂ及び白色粒子７ｃの他にもモノアゾのアゾ系顔料、イソインドリノン等の黄色顔料、モノアゾのアゾ系顔料、キナクリドンレッド等の赤色顔料、フタロシアニンブルー等の青色顔料、フタロシアニングリーン等の緑色顔料等の１種または２種以上を用いることができる。
【００３９】
図中では図を見易くするために画素電極５とマイクロカプセル７とが対向して配置されている。画素電極５とマイクロカプセル７とは１対１で対向していなくても良く。画素電極５に対してマイクロカプセル７が不規則に配置されていても良い。画素電極５に対してマイクロカプセル７が小さくて個数が多い方が大きくて個数が少ないときに比べて滑らかな線を表示できる。
【００４０】
マイクロカプセル７上には第２接着膜８、共通電極９、透明基板１０がこの順に重ねて設置されている。そして、第１接着膜６、マイクロカプセル７、第２接着膜８、共通電極９及び透明基板１０により電気泳動シート１１が構成されている。画素電極５の材質は導電性のある材質であれば良く特に限定されず、銅、アルミニウム、ニッケル、金、銀、ＩＴＯ（インジウム錫酸化物）の他、銅箔上にニッケル膜や金膜を積層した物、アルミニウム箔上にニッケル膜や金膜を積層した物を用いることができる。本実施形態では、例えば、画素電極５はアルミニウムと銅とを積層した配線上に金膜を設置した構造になっている。
【００４１】
共通電極９は、透明導電膜であれば良く特に限定されない。例えば、共通電極９にはＭｇＡｇ、ＩＧＯ（Ｉｎｄｉｕｍ−ｇａｌｌｉｕｍ  ｏｘｉｄｅ）、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＩＣＯ（Ｉｎｄｉｕｍ−ｃｅｒｉｕｍ  ｏｘｉｄｅ）、ＩＺＯ（インジウム・亜鉛酸化物）等を用いることができる。本実施形態では、例えば、共通電極９にＩＴＯを用いている。
【００４２】
透明基板１０の材質は光透過性、強度及び絶縁性があれば良く特に限定されない。透明基板１０の材質はガラスやアクリル樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネイト（ＰＣ）等の光透過性の高い材料を用いることができる。透明基板１０の＋Ｚ方向側の面には、不図示の防湿シート等が配置されても良い。
【００４３】
第１接着膜６及び第２接着膜８より共通電極９及び透明基板１０は−Ｘ方向に突出している。そして、共通電極９及び透明基板１０が突出した場所では素子基板２と共通電極９との間に導通部１２が設置されている。導通部１２により共通電極９に電圧が印加される。
【００４４】
素子基板２上には電気泳動シート１１を囲んで枠部１３が設置され、枠部１３の＋Ｚ方向側には保護基板１４が設置されている。そして、電気泳動シート１１と保護基板１４とが第３接着膜１５により接着されている。枠部１３は、電気泳動シート１１よりも外側に位置し素子基板２上に設けられている。枠部１３は保護基板１４と素子基板２とで挟まれている。枠部１３は例えばアクリル系樹脂やＰＥＴ等の有機材料によって構成されている。保護基板１４及び素子基板２の周縁部にそれぞれ密着していると共に周縁部をそれぞれ固定した状態になっている。これらの各部材はレーザー溶着によって固定させても良く、接着固定させても良い。
【００４５】
保護基板１４は、電気泳動表示装置１の視認側に設けられている。保護基板１４の板材は、光透過性が高く、平坦度が優れ、キズつき難い材料が適しており、アクリル系の板材や強化ガラス等を用いることができる。
【００４６】
第１接着膜６及び第２接着膜８及び第３接着膜１５の材質は挟まれた各部材を接着可能であり、絶縁性を有する材質であれば良く特に限定されない。例えば、第１接着膜６、第２接着膜８及び第３接着膜１５の材質にはポリウレタン、ポリ尿素、ポリ尿素−ポリウレタン、尿素−ホルムアルデヒド樹脂、メラミン−ホルムアルデヒド樹脂、ポリアミド、ポリエステル、ポリスルホンアミド等が用いることができる。他にも、例えば、第１接着膜６、第２接着膜８及び第３接着膜１５の材質にはポリカーボネイト、ポリスルフィネート、エポキシ樹脂、ポリアクリル酸エステル等のアクリル樹脂、ポリメタクリル酸エステル、ポリ酢酸ビニル、ゼラチン、フェノール樹脂、ビニル樹脂等が用いることができる。本実施形態では、例えば、第１接着膜６、第２接着膜８及び第３接着膜１５の材質に紫外性硬化型のアクリル樹脂やエポキシ樹脂を用いている。第２接着膜８及び第３接着膜１５には透明率が高い光学接着剤を用いることが好ましい。
【００４７】
図３は素子基板の構造を示す要部模式側断面図である。図３に示すように、素子基板２は基板としての基材１６を備えている。基材１６にはガラス板を所定の厚みに研削及び研磨して表面粗さを小さくした板が用いられる。基材１６上には第１層間絶縁膜１７が設置されている。第１層間絶縁膜１７は酸化シリコンまたは窒化シリコンの膜である。第１層間絶縁膜１７はスパッタリング法、真空蒸着法またはＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜される。
【００４８】
第１層間絶縁膜１７上には素子層１８が設置されている。素子層１８にはゲート絶縁膜１８ａ、第１絶縁膜としての素子層層間絶縁膜１８ｂ及びスイッチング素子２１が設置されている。第１層間絶縁膜１７上には半導体膜２１ｅが設置され、半導体膜２１ｅにはソース領域２１ｈ、ドレイン領域２１ｊ及びチャネル形成領域２１ｋが設置されている。
【００４９】
半導体膜２１ｅはＣＶＤ法等によって形成された膜厚５０ｎｍ程度の非晶質シリコン膜をレーザー結晶化法等によって結晶化した多結晶シリコン膜である。半導体膜２１ｅはフォトリソグラフィー法等によって島状にされている。ソース領域２１ｈ、ドレイン領域２１ｊ及びチャネル形成領域２１ｋはイオン注入法によって半導体膜２１ｅに不純物イオンを注入して形成された領域である。
【００５０】
半導体膜２１ｅ及び第１層間絶縁膜１７を覆ってゲート絶縁膜１８ａが設置されている。ゲート絶縁膜１８ａはＣＶＤ法等によって形成された膜厚１００ｎｍ程度のＳｉＯ2の膜である。ゲート絶縁膜１８ａ上には半導体膜２１ｅのチャネル形成領域２１ｋと対向する場所にゲート電極２１ｇが設置されている。ゲート電極２１ｇはスパッタリング法等によって形成された膜厚５００ｎｍ程度のアルミニウム合金膜である。ゲート電極２１ｇはフォトリソグラフィー法によって島状にされた膜である。
【００５１】
ゲート絶縁膜１８ａ及びゲート電極２１ｇを覆うように素子層層間絶縁膜１８ｂが設置されている。素子層層間絶縁膜１８ｂは膜厚８００ｎｍ程度のＳｉＯ2膜である。
【００５２】
素子層層間絶縁膜１８ｂにはソース領域２１ｈに達するコンタクトホールが設置されている。このコンタクトホール内から素子層層間絶縁膜１８ｂ上に掛けてソース電極２１ｎが設置されている。ソース電極２１ｎはスパッタリング法等によって形成された膜厚５００ｎｍ程度のアルミニウム合金膜である。ソース電極２１ｎはフォトリソグラフィー法によって島状にされた膜である。ソース電極２１ｎは図示しない配線と接続されている。
【００５３】
同様に、素子層層間絶縁膜１８ｂにはドレイン領域２１ｊに達するコンタクトホールが設置されている。このコンタクトホール内から素子層層間絶縁膜１８ｂ上に掛けてドレイン電極２１ｐが設置されている。ドレイン電極２１ｐはスパッタリング法等によって形成された膜厚５００ｎｍ程度のアルミニウム合金膜である。ドレイン電極２１ｐはフォトリソグラフィー法によって島状にされた膜である。
【００５４】
半導体膜２１ｅ、ゲート絶縁膜１８ａ、ゲート電極２１ｇ、ソース電極２１ｎ及びドレイン電極２１ｐ等によりスイッチング素子２１が構成される。
【００５５】
素子層層間絶縁膜１８ｂ、ソース電極２１ｎ、ドレイン電極２１ｐ及び配線を覆って第３絶縁膜としての第２層間絶縁膜２２が設置されている。第２層間絶縁膜２２はアクリル樹脂等の樹脂膜である。第２層間絶縁膜２２は樹脂を溶解した溶液を素子層１８上にスピンナーやロールコーターにて塗布し乾燥して設置される。第２層間絶縁膜２２にはドレイン電極２１ｐに到達するコンタクトホールが設置されている。さらに、第２層間絶縁膜２２上には第３層間絶縁膜２３が設置されている。第３層間絶縁膜２３は膜厚８００ｎｍ程度の窒化シリコン膜である。第３層間絶縁膜２３はスパッタリング法等によって形成され、フォトリソグラフィー法によりドレイン電極２１ｐが露出された膜である。
【００５６】
コンタクトホール内には貫通電極２４が設置され、第３層間絶縁膜２３上には画素電極配線２５が設置されている。貫通電極２４及び画素電極配線２５は膜厚５００ｎｍ程度のアルミニウム合金膜である。貫通電極２４及び画素電極配線２５はスパッタリング法または蒸着等によって形成され、ウエットエッチング法にてパターニングされた膜である。
【００５７】
貫通電極２４及び画素電極配線２５に重ねて画素電極５が設置されている。画素電極５は金膜であり、無電解めっき法を用いて設置されている。画素電極５に重ねて電気泳動シート１１の第１接着膜６が設置されている。基材１６、第１層間絶縁膜１７、素子層１８及び第２層間絶縁膜２２を含む基板を配線基板２６とする。
【００５８】
図４は配線基板の回路図である。図４に示すように、配線基板２６には複数の画素電極５がマトリックス状に構成されている。そして、これらの画素電極５の各々には、画素スイッチング用のスイッチング素子２１が設置されている。配線基板２６には図中左右方向に延びる配線及び第２配線としてのデータ信号線２７と図中上下方向に延びる配線及び第１配線としての走査線２８が設置されている。データ信号線２７にはスイッチング素子２１のソース電極２１ｎが接続されている。走査線２８にはスイッチング素子２１のゲート電極２１ｇが接続されている。そして、ドレイン電極２１ｐは画素電極５に接続されている。
【００５９】
データ信号線２７には駆動回路３から画素信号が供給され、走査線２８には駆動回路３から走査信号が供給される。そして、走査信号によりスイッチング素子２１がオン状態とオフ状態とに切り替えられる。そして、スイッチング素子２１がオン状態のときにデータ信号線２７に供給される電圧が画素電極５に印加される。
【００６０】
駆動回路３は画素信号と走査信号とを同期して切り替える。これにより、駆動回路３は各画素電極５にそれぞれ所定の電圧を印加させることができる。そして、マイクロカプセル７では共通電極９と画素電極５との電位差の極性に応じて黒色粒子７ｂ及び白色粒子７ｃが移動する。黒色粒子７ｂが＋Ｚ側に移動するときマイクロカプセル７は黒色になり、白色粒子７ｃが＋Ｚ側に移動するときマイクロカプセル７は白色になる。
【００６１】
駆動回路３は黒色に表示するマイクロカプセル７の位置と白色に表示するマイクロカプセル７の位置とを制御する。これにより、電気泳動表示装置１は白色と黒色とで構成される図形を表示できる。
【００６２】
図５は配線基板の構造を示す要部概略斜視図であり、Ｚ方向から見たとき走査線２８とデータ信号線２７とが交差する場所の構造を説明するための模式図である。図６は配線基板の構造を示す要部模式平断面図であり、図５のＣ−Ｃ線に沿う面側から見た図である。図中では配線基板２６上に第２層間絶縁膜２２が設置されていない状態を示している。
【００６３】
図５及び図６に示すように、ゲート絶縁膜１８ａ上には走査線２８が設置されている。走査線２８はＹ方向に延びている。さらに、ゲート絶縁膜１８ａ上に素子層層間絶縁膜１８ｂが設置され、素子層層間絶縁膜１８ｂ上にはデータ信号線２７が設置されている。データ信号線２７はＸ方向に延びている。従って、Ｚ方向から見たとき走査線２８とデータ信号線２７とは交差している。データ信号線２７と走査線２８との間には素子層層間絶縁膜１８ｂが位置しているので、データ信号線２７と走査線２８とは短絡しないようになっている。
【００６４】
隣り合うデータ信号線２７の中間の場所では走査線２８に＋Ｘ方向に延びる凸部としての第１凸部２８ａ及び−Ｘ方向に延びる凸部としての第２凸部２８ｂが設置されている。第１凸部２８ａの＋Ｘ方向側には素子層層間絶縁膜１８ｂが凹んだ凹部２９が形成されている。同様に、第２凸部２８ｂの−Ｘ方向側にも素子層層間絶縁膜１８ｂが凹んだ凹部２９が形成されている。
【００６５】
図７は配線基板の構造を示す要部模式側断面図であり、図５及び図６のＤ−Ｄ線に沿う断面側から見た図である。図７は配線基板２６上に第２層間絶縁膜２２が設置された図である。図７に示すように、走査線２８では＋Ｚ方向側の面に突起３０が形成されている。走査線２８の材質はアルミニウム合金である。走査線２８を製造する工程ではアルミニウム合金膜上にレジスト膜を設置する。そして、レジスト膜をフォトリソグラフィー法にて露光した後でドライエッチング法を用いてパターニングされる。
【００６６】
ドライエッチング法ではＣｌ2、ＢＣｌ3、ＨＢｒ等のハロゲンガスが用いられる。ハロゲンガスの一部はレジスト膜に付着する。そして、雰囲気に水分が含まれるとき、酸性の液体が生じる。そして、アルミニウム合金と酸性の液体とが反応して化合物が形成される。この化合物が形成される現象をコロージョンと称す。化合物ができた場所ではアルミニウム合金の体積が増えて突出する。そして、化合物が突起３０を形成する。突起３０の大きさは一様でなく大きな場所と小さい場所とが不規則に形成される。走査線２８の＋Ｘ方向側に形成された突起３０を第１突起３０ａとし、走査線２８の−Ｘ方向側に形成された突起３０を第２突起３０ｂとする。
【００６７】
走査線２８を覆って素子層層間絶縁膜１８ｂが設置されている。素子層層間絶縁膜１８ｂは走査線２８の断面形状に倣って設置される。従って、第１突起３０ａを覆う場所では素子層層間絶縁膜１８ｂも＋Ｘ方向に突出した形状になる。走査線２８の＋Ｘ方向側の面では第１突起３０ａが＋Ｘ方向に突出するので、第１突起３０ａとゲート絶縁膜１８ａとの間では素子層層間絶縁膜１８ｂの側面が−Ｘ方向に凹んだ形状になる。この凹んだ側面を第１凹部３１ａとする。
【００６８】
第２突起３０ｂを覆う場所でも素子層層間絶縁膜１８ｂが−Ｘ方向に突出した形状になる。走査線２８の−Ｘ方向側の面では第２突起３０ｂが−Ｘ方向に突出するので、第２突起３０ｂとゲート絶縁膜１８ａとの間では素子層層間絶縁膜１８ｂの側面が＋Ｘ方向に凹んだ形状になる。この凹んだ側面を第２凹部３１ｂとする。
【００６９】
素子層層間絶縁膜１８ｂの上にはデータ信号線２７が設置されている。データ信号線２７を製造する工程は走査線２８を製造する工程と同様の工程が用いられる。データ信号線２７を製造する工程ではアルミニウム合金膜上にレジスト膜を設置する。そして、レジスト膜をフォトリソグラフィー法にて露光した後でドライエッチング法を用いてパターニングされる。
【００７０】
ドライエッチング法にてアルミニウム合金膜の不要な部分を除去する。このとき、第１凹部３１ａ及び第２凹部３１ｂは凹んでいるので、ハロゲンガスが反応し難い。このため、アルミニウム合金が除去されず一部が残る場合がある。この残った金属を残渣３２と称す。残渣３２は走査線２８の側面で素子層層間絶縁膜１８ｂの外側に成形される。そして、素子層層間絶縁膜１８ｂ上には第２絶縁膜としてのデータ線絶縁膜３３が設置される。残渣３２は素子層層間絶縁膜１８ｂとデータ線絶縁膜３３に覆われる。
【００７１】
図８は配線基板の構造を示す要部模式側断面図であり、図５及び図６のＥ−Ｅ線に沿う断面側から見た図である。図８は配線基板２６上に第２層間絶縁膜２２が設置された図である。図８に示すように、走査線２８を覆って素子層層間絶縁膜１８ｂが設置されている。素子層層間絶縁膜１８ｂの側面には第１凹部３１ａ及び第２凹部３１ｂが形成されている。そして、素子層層間絶縁膜１８ｂ上にはデータ信号線２７が設置されているので、第１凹部３１ａ及び第２凹部３１ｂにはデータ信号線２７の一部が位置している。
【００７２】
図９は配線基板の構造を示す要部模式側断面図であり、図５及び図６のＦ−Ｆ線に沿う断面側から見た図である。図９は配線基板２６上に第２層間絶縁膜２２が設置された図である。図９に示すように、第１凸部２８ａの＋Ｘ方向側の側面では素子層層間絶縁膜１８ｂ、データ線絶縁膜３３及び残渣３２が除去されている。そして、第１凸部２８ａの＋Ｘ方向側の側面は第２層間絶縁膜２２に覆われている。同様に、第２凸部２８ｂの−Ｘ方向側の側面では素子層層間絶縁膜１８ｂ、データ線絶縁膜３３及び残渣３２が除去されている。そして、第２凸部２８ｂの−Ｘ方向側の側面も第２層間絶縁膜２２に覆われている。
【００７３】
図５及び図６に戻って、残渣３２は走査線２８と平行に形成された第１凹部３１ａ及び第２凹部３１ｂに沿って形成される。そして、残渣３２はデータ信号線２７と接続する。図中＋Ｙ方向側のデータ信号線２７を第１データ信号線２７ａとし、図中−Ｙ方向側のデータ信号線２７を第２データ信号線２７ｂとする。第１データ信号線２７ａと第２データ信号線２７ｂとは互いに隣り合うデータ信号線２７である。
【００７４】
第１データ信号線２７ａから第１凸部２８ａまでの間には残渣３２が形成されており、第２データ信号線２７ｂから第１凸部２８ａまでの間にも残渣３２が形成されている。そして、凹部２９では第１データ信号線２７ａと接続する残渣３２と第２データ信号線２７ｂと接続する残渣３２とが分断されている。従って、残渣３２により第１データ信号線２７ａと第２データ信号線２７ｂとが接続して短絡することが防止されている。
【００７５】
同様に、第１データ信号線２７ａから第２凸部２８ｂまでの間には残渣３２が形成されており、第２データ信号線２７ｂから第２凸部２８ｂまでの間にも残渣３２が形成されている。そして、凹部２９では第１データ信号線２７ａと接続する残渣３２と第２データ信号線２７ｂと接続する残渣３２とが分断されている。従って、残渣３２により第１データ信号線２７ａと第２データ信号線２７ｂとが接続して短絡することが防止されている。
【００７６】
次に上述した配線基板２６の製造方法について図１０〜図２３にて説明する。図１０は、配線基板の製造方法のフローチャートであり、図１１〜図２３は配線基板の製造方法を説明するための模式図である。図１０のフローチャートにおいて、ステップＳ１は走査線設置工程である。この工程は、ゲート絶縁膜１８ａ上に走査線２８を設置する工程である。次にステップＳ２に移行する。ステップＳ２は素子層層間絶縁膜設置工程である。この工程は、走査線２８に重ねて素子層層間絶縁膜１８ｂを設置する工程である。次にステップＳ３に移行する。ステップＳ３はデータ信号線設置工程である。この工程は、素子層層間絶縁膜１８ｂ上にデータ信号線２７を設置する工程である。次にステップＳ４に移行する。ステップＳ４はデータ線絶縁膜設置工程である。この工程は、データ信号線２７上にデータ線絶縁膜３３を設置する工程である。次にステップＳ５に移行する。ステップＳ５は残渣除去工程である。この工程は、第１凸部２８ａ及び第２凸部２８ｂの側面に位置する残渣３２を除去する工程である。次にステップＳ６に移行する。ステップＳ６は第２層間絶縁膜設置工程である。この工程は、データ線絶縁膜３３上に第２層間絶縁膜２２を設置する工程である。以上の工程により配線基板２６が完成する。
【００７７】
次に、図１１〜図２３を用いて、図１０に示したステップと対応させて、製造方法を詳細に説明する。
図１１〜図１３はステップＳ１の走査線設置工程に対応する図である。図１１に示すように、ゲート絶縁膜１８ａが設置されている基材１６を用意する。基材１６には半導体膜２１ｅ、ゲート絶縁膜１８ａ及びゲート電極２１ｇが設置されている。半導体膜２１ｅ、ゲート絶縁膜１８ａ及びゲート電極２１ｇの設置方法は公知であり説明を省略する。
【００７８】
ゲート絶縁膜１８ａ上に第１金属膜３４を設置する。第１金属膜３４は走査線２８の材料の膜であり、アルミニウム合金の膜である。第１金属膜３４はスパッタリング法、真空蒸着法またはＣＶＤ法を用いて成膜される。
【００７９】
図１２に示すように、第１金属膜３４をパターニングして走査線２８を設置する。まず、第１金属膜３４上にレジスト膜を設置する。そして、レジスト膜をフォトリソグラフィー法にて露光した後でドライエッチング法を用いてパターニングする。走査線２８には一部分が＋Ｘ方向に突出した第１凸部２８ａと−Ｘ方向に突出した第２凸部２８ｂが設置される。
【００８０】
図１３は図１２におけるＧ−Ｇ線に沿う断面図である。図１３に示すように、走査線２８はエッチングするときにレジスト及びハロゲンガスと反応して走査線２８に第１突起３０ａ及び第２突起３０ｂの突起３０が形成される。突起３０は走査線２８の表面に形成され、特に角になっているところに形成されやすい。
【００８１】
図１４はステップＳ２の素子層層間絶縁膜設置工程に対応する図である。図１４に示すように、ステップＳ２において、ゲート絶縁膜１８ａ及び走査線２８上に素子層層間絶縁膜１８ｂを設置する。素子層層間絶縁膜１８ｂは走査線２８を覆って設置される。素子層層間絶縁膜１８ｂはＳｉＯ2膜であり真空蒸着法またはＣＶＤ法を用いて成膜される。素子層層間絶縁膜１８ｂは走査線２８の表面に設置されるので、走査線２８の表面の凹凸に沿った膜になっている。従って、突起３０の部分では素子層層間絶縁膜１８ｂは突出した形状となる。そして、走査線２８の＋Ｘ方向側及び−Ｘ方向側では素子層層間絶縁膜１８ｂが突起３０に対して凹んだ形状になる。走査線２８の＋Ｘ方向側では素子層層間絶縁膜１８ｂが第１凹部３１ａになり、走査線２８の−Ｘ方向側では素子層層間絶縁膜１８ｂが第２凹部３１ｂになる。
【００８２】
図１５〜図１７はステップＳ３のデータ信号線設置工程に対応する図である。図１５に示すように、ステップＳ３において、素子層層間絶縁膜１８ｂ上に第２金属膜３５を設置する。第２金属膜３５はデータ信号線２７の材料の膜であり、アルミニウム合金の膜である。第２金属膜３５はスパッタリング法、真空蒸着法またはＣＶＤ法を用いて成膜される。第２金属膜３５は素子層層間絶縁膜１８ｂの表面形状に倣って設置される。
【００８３】
図１６に示すように、第２金属膜３５をパターニングしてデータ信号線２７を設置する。まず、第２金属膜３５上にレジスト膜を設置する。そして、レジスト膜をフォトリソグラフィー法にて露光した後でドライエッチング法を用いてパターニングする。そして、第１凸部２８ａ及び第２凸部２８ｂの＋Ｙ方向側には第１データ信号線２７ａが設置され、第１凸部２８ａ及び第２凸部２８ｂの−Ｙ方向側には第２データ信号線２７ｂが設置される。
【００８４】
図１７は図１６におけるＨ−Ｈ線に沿う断面図である。図１７に示すように、第１凹部３１ａ及び第２凹部３１ｂには第２金属膜３５をエッチングした残りである残渣３２が形成される。残渣３２は走査線２８の側面に沿ってＹ方向に繋がって形成される。このとき、第１データ信号線２７ａと第２データ信号線２７ｂとの間に残渣３２が連続して残っていると第１データ信号線２７ａと第２データ信号線２７ｂとが短絡し、正しい信号の伝達がなされなくなる。
【００８５】
図１８〜図２０はステップＳ４のデータ線絶縁膜設置工程に対応する図である。図１９は図１８におけるＩ−Ｉ面に沿う要部模式断面図である。図１８及び図１９に示すように、ステップＳ４において、データ信号線２７上及び素子層層間絶縁膜１８ｂ上にデータ線絶縁膜３３を設置する。データ線絶縁膜３３はＳｉＯ2膜でありスパッタリング法、真空蒸着法またはＣＶＤ法を用いて成膜される。データ線絶縁膜３３がデータ信号線２７を覆うのでデータ信号線２７に塵等が付着することを防止できる。従って、データ信号線２７から塵等を伝わって電流がリークすることを防止できる。
【００８６】
走査線２８は素子層層間絶縁膜１８ｂに覆われる。また、素子層層間絶縁膜１８ｂ及び走査線２８の側面側における素子層層間絶縁膜１８ｂに残った残渣３２はデータ線絶縁膜３３に覆われる。
【００８７】
図２０は図１８におけるＪ−Ｊ面に沿う要部模式断面図である。図２０に示すように、第１凸部２８ａの＋Ｘ方向側の側面では素子層層間絶縁膜１８ｂ、残渣３２及びデータ線絶縁膜３３が＋Ｘ方向に重なって設置される。残渣３２は第１データ信号線２７ａと第２データ信号線２７ｂとを接続する可能性がある。そのとき、第１データ信号線２７ａと第２データ信号線２７ｂとが短絡するのでデータ信号線２７が伝達する信号が正しく伝達されない。
【００８８】
同様に、第２凸部２８ｂの−Ｘ方向側の側面でも素子層層間絶縁膜１８ｂ、残渣３２及びデータ線絶縁膜３３が−Ｘ方向に重なって設置される。残渣３２は第１データ信号線２７ａと第２データ信号線２７ｂとを接続する可能性がある。そのときにも、第１データ信号線２７ａと第２データ信号線２７ｂとが短絡するのでデータ信号線２７が伝達する信号が正しく伝達されない。
【００８９】
図２１及び図２２はステップＳ５の残渣除去工程に対応する図である。図２１は凹部２９を説明するための要部模式平面図であり、図２２は図２１のＫ−Ｋ面に沿う模式側断面図である。共に残渣３２の除去が行われた後の状態を示している。図２１及び図２２に示すように、ステップＳ５において、第１凸部２８ａの＋Ｘ方向側に凹部２９を形成する。さらに、第２凸部２８ｂの−Ｘ方向側に凹部２９を形成する。凹部２９では走査線２８が露出する。
【００９０】
ステップＳ５について説明する。データ線絶縁膜３３上にレジスト膜を設置する。そして、レジスト膜をフォトリソグラフィー法にて露光した後でドライエッチング法を用いてパターニングする。エッチングによりデータ線絶縁膜３３、残渣３２及び素子層層間絶縁膜１８ｂの一部が除去される。除去することにより凹部２９が形成される。凹部２９では残渣３２が除去されるので、第１データ信号線２７ａと接続する残渣３２と第２データ信号線２７ｂと接続する残渣３２とが分断される。従って、第１データ信号線２７ａと第２データ信号線２７ｂとの間で残渣３２を伝わって電流がリークすることを防止できる。
【００９１】
残渣を除去するときには凹部２９に位置する第１層間絶縁膜１７上の素子層層間絶縁膜１８ｂも除去される。さらに、第１凸部２８ａの＋Ｘ方向側のデータ線絶縁膜３３、残渣３２及び素子層層間絶縁膜１８ｂの一部が除去される。さらに、第２凸部２８ｂの−Ｘ方向側のデータ線絶縁膜３３、残渣３２及び素子層層間絶縁膜１８ｂの一部を除去する。残渣３２は素子層層間絶縁膜１８ｂ上に位置しているので、素子層層間絶縁膜１８ｂを残して残渣３２だけ除去するときには残渣３２が素子層層間絶縁膜１８ｂに残る可能性が高い。一方、残渣３２に加えて素子層層間絶縁膜１８ｂも除去するときには、確実に残渣３２を除去できる。
【００９２】
さらに、第１凸部２８ａ及び第２凸部２８ｂではＹ方向から見た走査線２８が第１凸部２８ａ及び第２凸部２８ｂ以外の場所に比べて広くなっている。従って、第１凸部２８ａ及び第２凸部２８ｂを除去しても走査線２８の断面積が小さくなって抵抗値が大きくなることを抑制することができる。
【００９３】
図２３はステップＳ６の第２層間絶縁膜設置工程に対応する図である。図２３に示すように、ステップＳ６において、データ線絶縁膜３３上及び凹部２９に第２層間絶縁膜２２が設置される。凹部２９では走査線２８が露出していた場所を第２層間絶縁膜２２が覆う。走査線２８が露出しても第２層間絶縁膜２２が走査線２８を覆うので走査線２８から塵等を伝わって電流がリークすることを防止できる。
【００９４】
第２層間絶縁膜２２はアクリル樹脂等の樹脂膜である。樹脂を溶解した溶液を素子層１８上にスピンナーやロールコーターにて塗布し乾燥する。次に、必要に応じてフォトリソグラフィー法を用いて第２層間絶縁膜２２をパターニングする。以上の工程により、配線基板２６が完成する。
【００９５】
上述したように、本実施形態によれば、以下の効果を有する。
（１）本実施形態によれば、第１凹部３１ａ及び第２凹部３１ｂに残渣３２が残る場合がある。この残渣３２が隣り合うデータ信号線２７同士に繋がるとき、残渣３２を伝わって電流がリークする。本実施形態ではステップＳ５の残渣除去工程で残渣３２の一部を除去するので、残渣３２を伝わって電流がリークすることを防止できる。
【００９６】
（２）本実施形態によれば、ステップＳ５の残渣除去工程にて残渣３２を除去するときには素子層層間絶縁膜１８ｂの一部も除去される。残渣３２は素子層層間絶縁膜１８ｂ上に位置しているので、素子層層間絶縁膜１８ｂを残して残渣３２だけ除去するときには残渣３２が素子層層間絶縁膜１８ｂに残る可能性が高い。一方、残渣３２に加えて素子層層間絶縁膜１８ｂの一部も除去するときには、確実に残渣３２を除去することができる。
【００９７】
（３）本実施形態によれば、残渣３２を除去する前にデータ信号線２７を覆ってデータ線絶縁膜３３が設置される。データ線絶縁膜３３がデータ信号線２７を覆うのでデータ信号線２７に塵等が付着することを防止できる。従って、データ信号線２７から塵等を伝わって電流がリークすることを防止できる。
【００９８】
（４）本実施形態によれば、残渣３２を除去した場所には第２層間絶縁膜２２が設置される。残渣３２を除去する場所では走査線２８が露出する。第２層間絶縁膜２２が走査線２８を覆うので走査線２８から塵等を伝わって電流がリークすることを防止できる。
【００９９】
（５）本実施形態によれば、走査線２８は基材１６の平面方向に突出する第１凸部２８ａ及び第２凸部２８ｂを有している。そして、第１凸部２８ａ及び第２凸部２８ｂにおける残渣３２を除去する。残渣３２を除去するとき、走査線２８の一部を除去する。このとき、走査線２８で一部が除去される場所は第１凸部２８ａ及び第２凸部２８ｂであるので、走査線２８の抵抗値を上げないようにすることができる。
【０１００】
（６）本実施形態によれば、走査線２８と交差してデータ信号線２７が複数設置される。そして、隣り合う第１データ信号線２７ａと第２データ信号線２７ｂとの間の残渣３２が除去される。従って、隣り合うデータ信号線２７の間の残渣３２を伝わって電流がリークすることを防止できる。
【０１０１】
（７）本実施形態によれば、配線基板２６では基材１６上に走査線２８、素子層層間絶縁膜１８ｂ及びデータ信号線２７がこの順に重ねて設置されている。そして、走査線２８の側面側には素子層層間絶縁膜１８ｂに第１凹部３１ａ及び第２凹部３１ｂが設置されている。第１凹部３１ａ及び第２凹部３１ｂには残渣３２が形成されることがあり、当該残渣３２により電流がリークする場合がある。素子層層間絶縁膜１８ｂに凹部２９を形成することにより、素子層層間絶縁膜１８ｂとともに残渣３２が除去される。従って、残渣３２が途切れるので残渣３２を伝わって電流がリークすることを防止できる。
【０１０２】
（８）本実施形態によれば、電気泳動表示装置１は配線基板２６を備えている。そして、配線基板２６にはスイッチング素子２１及びスイッチング素子２１と接続する走査線２８が設置されている。そして、配線基板２６では走査線２８の側面側に残渣３２があるときにも残渣３２の一部が除去されて第１データ信号線２７ａと第２データ信号線２７ｂとの間の電流のリークが防止されている。従って、電気泳動表示装置１は残渣３２による電流のリークが防止された配線基板２６を備えた装置とすることができる。
【０１０３】
（第２の実施形態）
第１の実施形態と異なる実施形態について図２４〜図２８を用いて説明する。本実施形態が第１の実施形態と異なるところは、走査線２８に第１凸部２８ａ及び第２凸部２８ｂを設置しない点にある。尚、第１の実施形態と同様の構成要素については同じ番号を付与し、その説明を省略する場合がある。尚、本実施形態における製造方法の説明に、図１０のフローチャートが流用可能である。
【０１０４】
図２４及び図２５は、ステップＳ４のデータ線絶縁膜設置工程が終了した状態の図である。図２４は配線基板３８の構造を示す要部模式平面図である。図２５は配線基板３８の構造を示す要部模式側断面図であり、図２４のＬ−Ｌ線に沿う断面図である。図２４及び図２５に示すように、電気泳動表示装置３７に設置された配線基板３８は基材１６を備えている。基材１６の上には第１層間絶縁膜１７及びゲート絶縁膜１８ａが設置されている。
【０１０５】
ゲート絶縁膜１８ａ上には走査線４１が設置されている。走査線４１はＹ方向に直線状に延びている。そして、ゲート絶縁膜１８ａ及び走査線４１上には素子層層間絶縁膜１８ｂが設置されている。素子層層間絶縁膜１８ｂ上にはＸ方向に直線状に延びる第１データ信号線２７ａ及び第２データ信号線２７ｂのデータ信号線２７が設置されている。データ信号線２７と走査線４１とは直交している。
【０１０６】
素子層層間絶縁膜１８ｂの側面側には第１凹部３１ａ及び第２凹部３１ｂが形成されている。そして、第１凹部３１ａ及び第２凹部３１ｂには残渣３２が形成されている。そして、残渣３２により第１データ信号線２７ａと第２データ信号線２７ｂとが接続している状態になっている。
【０１０７】
図２６及び図２７はステップＳ５の残渣除去工程に対応する図である。図２６及び図２７はステップＳ５の残渣除去工程が終了した状態の図である。図２６は配線基板３８の構造を示す要部模式平面図である。図２７は配線基板３８の構造を示す要部模式側断面図であり、図２６のＭ−Ｍ線に沿う断面から見た図である。図２６及び図２７に示すように、ステップＳ５において、凹部４２を設置する。凹部４２では走査線４１が露出する。
【０１０８】
データ線絶縁膜３３上にレジスト膜を設置する。そして、レジスト膜をフォトリソグラフィー法にて露光した後でドライエッチング法を用いてパターニングする。エッチングでは走査線４１、データ線絶縁膜３３、残渣３２及び素子層層間絶縁膜１８ｂの一部を除去する。詳しくは、走査線４１の＋Ｘ方向側の面及び−Ｘ方向側の面の、走査線４１、素子層層間絶縁膜１８ｂ、残渣３２及びデータ線絶縁膜３３の一部を除去する。さらに、ゲート絶縁膜１８ａ上の素子層層間絶縁膜１８ｂ及びデータ線絶縁膜３３の一部を除去する。
【０１０９】
除去することにより凹部４２が設置される。凹部４２では残渣３２が除去されるので、第１データ信号線２７ａと接続する残渣３２と第２データ信号線２７ｂと接続する残渣３２とが分断される。従って、第１データ信号線２７ａと第２データ信号線２７ｂとの間で残渣３２を伝わって電流がリークすることを防止できる。
【０１１０】
凹部４２を設置するときには走査線４１の一部を除去する。凹部４２の間に位置する走査線４１の幅が狭くなるとき走査線４１の抵抗が高くなるので、凹部４２は位置精度良く設置する必要がある。
【０１１１】
図２８はステップＳ６の第２層間絶縁膜設置工程に対応する図である。図２８に示すように、ステップＳ６において、データ線絶縁膜３３上及び凹部４２に第２層間絶縁膜２２を設置する。凹部４２では走査線４１が露出していた場所を第２層間絶縁膜２２が覆う。走査線４１が露出しても第２層間絶縁膜２２が走査線４１を覆うので走査線４１から塵を伝わって電流がリークすることを防止できる。
【０１１２】
上述したように、本実施形態によれば、以下の効果を有する。
（１）本実施形態によれば、第１データ信号線２７ａと第２データ信号線２７ｂとの間に第１凸部２８ａ及び第２凸部２８ｂを設置せずに凹部４２を設置している。従って、第１データ信号線２７ａと第２データ信号線２７ｂとの間の距離が短くて第１凸部２８ａ及び第２凸部２８ｂを設置できないときにも残渣３２により第１データ信号線２７ａと第２データ信号線２７ｂとが短絡することを防止できる。
【０１１３】
（第３の実施形態）
次に、電気泳動表示装置を搭載した電子機器の一実施形態について図２９及び図３０を用いて説明する。図２９は電子ブックの構造を示す概略斜視図であり、図３０は腕時計の構造を示す概略斜視図である。図２９に示すように、電子機器としての電子ブック４５は板状のケース４６を備えている。ケース４６には蝶番４７を介して蓋部４８が設置されている。さらに、ケース４６には操作ボタン４９と表示装置としての表示部５０とが設置されている。操作者は操作ボタン４９を操作して表示部５０に表示する内容を操作することができる。
【０１１４】
ケース４６の内部には電子ブック４５を制御する制御部５１と表示部５０を駆動する駆動部５２が設置されている。制御部５１は駆動部５２に表示データを出力する。駆動部５２は表示データを入力して表示部５０を駆動する。そして、駆動部５２は表示部５０に表示データに対応する内容を表示させる。表示部５０には電気泳動表示装置１または電気泳動表示装置３７のいずれかが用いられている。従って、電子ブック４５は隣り合うデータ信号線２７間で電流がリークすることを防止した配線基板２６または配線基板３８を備えた装置とすることができる。
【０１１５】
図３０に示すように、電子機器としての腕時計５５は板状のケース５６を備えている。ケース５６にはバンド５７が設置され、操作者はバンド５７を腕に巻いて腕時計５５を腕に固定することができる。さらに、ケース５６には操作ボタン５８と表示装置としての表示部５９とが設置されている。操作者は操作ボタン５８を操作して表示部５９に表示する内容を操作することができる。
【０１１６】
ケース５６の内部には腕時計５５を制御する制御部６０と表示部５９を駆動する駆動部６１が設置されている。制御部６０は駆動部６１に表示データを出力する。駆動部６１は表示データを入力して表示部５９を駆動する。そして、駆動部６１は表示部５９に表示データに対応する内容を表示させる。そして、表示部５９には電気泳動表示装置１または電気泳動表示装置３７のいずれかが用いられている。従って、腕時計５５は隣り合うデータ信号線２７間で電流がリークすることを防止した配線基板２６または配線基板３８を備えた装置とすることができる。
【０１１７】
尚、本実施形態は上述した実施形態に限定されるものではなく、本発明の技術的思想内で当分野において通常の知識を有する者により種々の変更や改良を加えることも可能である。変形例を以下に述べる。
（変形例１）
前記第１の実施形態では、エッチング法を用いて凹部２９を設置した。このとき、残渣３２を除去した。残渣３２を除去する方法はエッチング法以外でも良く例えば、レーザー光を残渣３２に照射して除去しても良い。エッチング法はウエットエッチング法でも良い。
【０１１８】
（変形例２）
前記第１の実施形態では、第１データ信号線２７ａと第２データ信号線２７ｂとの中間の場所に凹部２９を設置した。凹部２９を設置する場所はデータ信号線２７に近い場所でも良い。配線基板２６のレイアウトで設置し易い場所に凹部２９を設置しても良い。また、凹部２９は第１データ信号線２７ａと第２データ信号線２７ｂとの間の総ての場所に設置しても良い。また、第１データ信号線２７ａと第２データ信号線２７ｂとの間で凹部２９を設置する個数は２カ所以上でも良い。
【０１１９】
（変形例３）
前記第１の実施形態では、ステップＳ４のデータ線絶縁膜設置工程の次にステップＳ５の残渣除去工程を行った。ステップＳ３のデータ信号線設置工程の次にステップＳ５を行っても良い。この工程順でも残渣３２を除去できる。
【０１２０】
（変形例４）
前記第１の実施形態では、データ信号線２７をデータ線絶縁膜３３で覆ってさらにデータ線絶縁膜３３を第２層間絶縁膜２２で覆っている。データ線絶縁膜３３の機能を第２層間絶縁膜２２が行えるときにはデータ線絶縁膜３３を設置しなくても良い。ステップＳ４のデータ線絶縁膜設置工程を省略できるので生産性良く配線基板２６を製造することができる。尚、変形例１〜変形例４の内容は前記第２の実施形態に適用しても良い。
【０１２１】
（変形例５）
前記第１の実施形態では、電気泳動表示装置１に用いられる素子基板２の例を示したが、電気泳動表示装置１以外の装置に配線基板を製造する方法を用いても良い。この製造方法を用いた配線基板においても残渣３２を伝わって電流がリークすることを防止できる
【符号の説明】
【０１２２】
１…表示装置としての電気泳動表示装置、１６…基板としての基材、１８ｂ…第１絶縁膜としての素子層層間絶縁膜、２１…スイッチング素子、２２…第３絶縁膜としての第２層間絶縁膜、２６…配線基板、２７…配線及び第２配線としてのデータ信号線、２８…配線及び第１配線としての走査線、２８ａ…凸部としての第１凸部、２８ｂ…凸部としての第２凸部、２９，４２…凹部、３２…残渣、３３…第２絶縁膜としてのデータ線絶縁膜、３４…第１金属膜、３５…第２金属膜、４５…電子機器としての電子ブック、５０，５９…表示部、５１，６０…制御部、５５…電子機器としての腕時計。
【図１】
2017111362.tif 000003
【図２】
2017111362.tif 000004
【図３】
2017111362.tif 000005
【図４】
2017111362.tif 000006
【図５】
2017111362.tif 000007
【図６】
2017111362.tif 000008
【図７】
2017111362.tif 000009
【図８】
2017111362.tif 000010
【図９】
2017111362.tif 000011
【図１０】
2017111362.tif 000012
【図１１】
2017111362.tif 000013
【図１２】
2017111362.tif 000014
【図１３】
2017111362.tif 000015
【図１４】
2017111362.tif 000016
【図１５】
2017111362.tif 000017
【図１６】
2017111362.tif 000018
【図１７】
2017111362.tif 000019
【図１８】
2017111362.tif 000020
【図１９】
2017111362.tif 000021
【図２０】
2017111362.tif 000022
【図２１】
2017111362.tif 000023
【図２２】
2017111362.tif 000024
【図２３】
2017111362.tif 000025
【図２４】
2017111362.tif 000026
【図２５】
2017111362.tif 000027
【図２６】
2017111362.tif 000028
【図２７】
2017111362.tif 000029
【図２８】
2017111362.tif 000030
【図２９】
2017111362.tif 000031
【図３０】
2017111362.tif 000032