(57)【要約】【課題】フリッカの発生を抑制し、表示品位を高めること。【解決手段】一実施形態に係る液晶表示装置は、表示領域に配列された画素ごとに設けられた画素電極及び上記画素電極に対向する共通電極を含む第１基板と、上記第１基板に対向する第２基板と、上記第１基板及び上記第２基板の間に封入された液晶層と、上記共通電極に電圧を供給するドライバと、を備える。上記共通電極は、第１電極と、上記第１電極よりも上記表示領域の縁部に近い第２電極とを含む。上記ドライバは、上記表示領域への画像表示に際して、上記第１電極に時間経過とともに変化する第１電圧を供給し、上記第２電極に上記第１電圧と異なる第２電圧を供給する。【選択図】図４
2017116820.tif 000002
【特許請求の範囲】
【請求項１】
表示領域に配列された画素ごとに設けられた画素電極と、前記画素電極に対向する共通電極と、を備える第１基板と、
前記第１基板に対向する第２基板と、
前記第１基板及び前記第２基板の間に封入された液晶層と、
前記共通電極に電圧を供給するドライバと、
を備え、
前記共通電極は、第１電極と、前記第１電極よりも前記表示領域の縁部に近い第２電極とを含み、
前記ドライバは、前記表示領域への画像表示に際して、前記第１電極に時間経過とともに変化する第１電圧を供給し、前記第２電極に前記第１電圧と異なる第２電圧を供給する、
液晶表示装置。
【請求項２】
前記ドライバは、前記第１電圧を時間経過とともに第１初期値から下降或いは上昇させる、
請求項１に記載の液晶表示装置。
【請求項３】
前記ドライバは、前記第２電圧を前記第１電圧よりも小さい勾配で時間経過とともに第２初期値から下降或いは上昇させる、
請求項２に記載の液晶表示装置。
【請求項４】
前記ドライバは、当該液晶表示装置への電源供給が停止された後に再開された場合、前記第１電圧を前記第１初期値にリセットし、前記第２電圧を前記第２初期値にリセットする、
請求項３に記載の液晶表示装置。
【請求項５】
前記ドライバは、当該液晶表示装置への電源供給が停止されていた時間に応じて前記第１初期値及び前記第２初期値の少なくとも一方を決定する、
請求項４に記載の液晶表示装置。
【請求項６】
前記第２電極は、前記第１電極を囲っている、
請求項１乃至５のうちいずれか１項に記載の液晶表示装置。
【請求項７】
前記第１電極は、矩形状であり、
前記第２電極は、前記第１電極の少なくとも１辺を除いて前記第１電極を囲っている、
請求項１乃至５のうちいずれか１項に記載の液晶表示装置。
【請求項８】
前記共通電極は、前記第１電極と前記第２電極の間に配置された第３電極をさらに備え、
前記ドライバは、前記表示領域への画像表示に際して、前記第３電極に前記第１電圧及び前記第２電圧と異なる第３電圧を供給する、
請求項６又は７に記載の液晶表示装置。
【請求項９】
前記第２基板は、前記第１電極及び前記第２電極の間の隙間と平面視で重畳する遮光層を備えている、
請求項１乃至７のうちいずれか１項に記載の液晶表示装置。
【請求項１０】
前記画素電極は、前記共通電極及び前記液晶層の間に配置され、
前記第１基板は、前記画素電極と同層に配置されたシールド電極をさらに備え、
前記シールド電極は、前記第１電極及び前記第２電極の間の隙間と平面視で重畳する、
請求項１乃至７のうちいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
画素電極及び共通電極が１つの基板に配置されたＩＰＳ（In-Plane-Switching）モードの液晶表示装置が知られている。ＩＰＳモードの一種であるＦＦＳ（Fringe Field Switching）モードの液晶表示装置においては、画素電極及び共通電極が絶縁層を介して対向している。また、ＦＦＳモードの液晶表示装置において、画素電極に交流の信号を供給する交流駆動方式がある。
【０００３】
交流駆動方式を採用した場合、表示画像が明滅するフリッカが発生することがある。一般に、このフリッカは、液晶表示装置に電源が供給されてからの時間経過とともに顕著となる。また、フリッカは、表示領域の縁部と中央部とで発生の程度が異なる傾向にある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２８２３３２号公報
【特許文献２】特開２００２−３５８０５６号公報
【特許文献３】特開２０１０−２４３９６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本開示の一態様における目的は、フリッカの発生を抑制し、表示品位を高めることが可能な液晶表示装置を提供することである。
【課題を解決するための手段】
【０００６】
一実施形態に係る液晶表示装置は、表示領域に配列された画素ごとに設けられた画素電極及び上記画素電極に対向する共通電極を含む第１基板と、上記第１基板に対向する第２基板と、上記第１基板及び上記第２基板の間に封入された液晶層と、上記共通電極に電圧を供給するドライバと、を備える。上記共通電極は、第１電極と、上記第１電極よりも上記表示領域の縁部に近い第２電極とを含む。上記ドライバは、上記表示領域への画像表示に際して、上記第１電極に時間経過とともに変化する第１電圧を供給し、上記第２電極に上記第１電圧と異なる第２電圧を供給する。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１実施形態に係る液晶表示装置の概略的な構成を示す斜視図である。
【図２】図２は、第１実施形態に係る液晶表示装置の概略的な等価回路を示す図である。
【図３】図３は、第１実施形態に係る液晶表示装置の断面の一例を模式的に示す図である。
【図４】図４は、第１実施形態に係る共通電極の形状を概略的に示す平面図である。
【図５】図５は、セグメントにより構成される共通電極の一部を例示する平面図である。
【図６】図６は、図４に示した共通電極において第１電極及び第２電極の境界を拡大して示す図である。
【図７】図７は、図６におけるVII−VII線に沿った表示パネルの断面の一部を模式的に示す図である。
【図８】図８は、ＦＦＳモードの液晶表示装置においてフリッカの程度を測定したグラフである。
【図９】図９は、フリッカの発生原因を示す図である。
【図１０】図１０は、第１電圧及び第２電圧の一制御例を示す波形図である。
【図１１】図１１は、第１電圧及び第２電圧の他の制御例を示す波形図である。
【図１２】図１２は、第１電圧及び第２電圧のさらに他の制御例を示す波形図である。
【図１３】図１３は、第２実施形態に係る共通電極の形状を概略的に示す平面図である。
【図１４】図１４は、第１電圧、第２電圧、及び第３電圧の第２実施形態に係る制御例を示す波形図である。
【図１５】図１５は、第３実施形態に係る共通電極の形状を概略的に示す平面図である。
【図１６】図１６は、第４実施形態に係る共通電極の形状を概略的に示す平面図である。
【図１７】図１７は、第５実施形態に係る第１電極及び第２電極の境界を拡大して示す図である。
【図１８】図１８は、図１７におけるXVII−XVII線に沿った表示パネルの断面の一部を模式的に示す図である。
【発明を実施するための形態】
【０００８】
いくつかの実施形態につき、図面を参照しながら説明する。  
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実際の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
【０００９】
各実施形態においては、液晶表示装置の一例として、バックライトを備える透過型の液晶表示装置を開示する。ただし、各実施形態は、他種の表示装置に対する、各実施形態にて開示される個々の技術的思想の適用を妨げるものではない。他種の表示装置としては、例えば、外光を反射してこの反射光を表示に利用する反射型の機能を備えた液晶表示装置などが想定される。
【００１０】
（第１実施形態）  
図１は、第１実施形態に係る液晶表示装置１の概略的な構成を示す斜視図である。液晶表示装置１は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器、ウェアラブル端末等の種々の装置に用いることができる。
【００１１】
液晶表示装置１は、表示パネル２と、バックライト３と、表示パネル２を駆動するドライバＩＣ４と、表示パネル２及びバックライト３の動作を制御する制御モジュール５と、表示パネル２及びバックライト３へ制御信号を伝達するフレキシブル回路基板ＦＰＣ１，ＦＰＣ２とを備えている。
【００１２】
本実施形態においては、図１に示すように、第１方向Ｘ及び第２方向Ｙを定義する。第１方向Ｘは、例えば表示パネル２の短辺に沿う方向である。第２方向Ｙは、例えば表示パネル２の長辺に沿う方向である。図示した例において、各方向Ｘ，Ｙは互いに垂直に交わるが、各方向，Ｘ，Ｙは他の角度で交わっても良い。
【００１３】
表示パネル２は、第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向する第２基板ＳＵＢ２と、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に配置された液晶層（後述する液晶層ＬＣ）とを備えている。表示パネル２は、画像を表示する表示領域ＤＡ（アクティブエリア）を有している。表示パネル２は、例えば、表示領域ＤＡにおいて、第１方向Ｘ及び第２方向Ｙにマトリクス状に並ぶ複数の画素ＰＸを備えている。
【００１４】
バックライト３は、第１基板ＳＵＢ１と対向している。ドライバＩＣ４は、例えば第１基板ＳＵＢ１に実装されている。但し、ドライバＩＣ４は、制御モジュール５などに実装されても良い。フレキシブル回路基板ＦＰＣ１は、第１基板ＳＵＢ１と制御モジュール５とを接続している。フレキシブル回路基板ＦＰＣ２は、バックライト３と制御モジュール５とを接続している。
【００１５】
図２は、液晶表示装置１の概略的な等価回路を示す図である。液晶表示装置１は、ゲートドライバＧＤと、ソースドライバＳＤと、走査線Ｇと、信号線Ｓとを備えている。走査線Ｇは、ゲートドライバＧＤに接続されている。信号線Ｓは、ソースドライバＳＤに接続され、各走査線Ｇと交差している。
【００１６】
各走査線Ｇは、表示領域ＤＡにおいて第１方向Ｘに延びるとともに第２方向Ｙに並んでいる。各信号線Ｓは、表示領域ＤＡにおいて第２方向Ｙに延びるとともに第１方向Ｘに並んでいる。各走査線Ｇ及び各信号線Ｓは、第１基板ＳＵＢ１に形成されている。
【００１７】
図２の例においては、各走査線Ｇ及び各信号線Ｓによって区画された領域が１つの副画素ＳＰＸに相当する。例えば、１つの画素ＰＸは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を表示する副画素ＳＰＸで構成されている。画素ＰＸは、白色を表示する副画素などをさらに含んでも良いし、同一の色に対応する複数の副画素を含んでも良い。なお、本開示においては、副画素ＳＰＸを単に画素と呼ぶこともある。
【００１８】
各副画素ＳＰＸは、スイッチング素子ＳＷと、画素電極ＰＥと、共通電極ＣＥとを備えている。これらスイッチング素子ＳＷ、画素電極ＰＥ及び共通電極ＣＥも、走査線Ｇ及び信号線Ｓと同じく第１基板ＳＵＢ１に形成されている。スイッチング素子ＳＷ及び画素電極ＰＥは、画素ＰＸごとに設けられている。スイッチング素子ＳＷは、例えば薄膜トランジスタであり、走査線Ｇ、信号線Ｓ、及び画素電極ＰＥと電気的に接続されている。共通電極ＣＥは、複数の副画素ＳＰＸに亘って形成され、これら副画素ＳＰＸの画素電極ＰＥと対向している。
【００１９】
ドライバＩＣ４は、共通電極ＣＥに電圧を供給する共通電極ドライバ４０を備えている。本実施形態においては、共通電極ドライバ４０は、カウンタ５０のカウント値に応じて、共通電極ＣＥに供給する電圧を変化させる。カウンタ５０は、例えば、液晶表示装置１への電源供給が停止されてから再開されるまでの時間をカウントする。他の例として、カウンタ５０は、バックライト３が消灯してから次に点灯するまでの時間をカウントしても良い。カウンタ５０は、例えば液晶表示装置１に設けられるとともにバッテリを備えており、液晶表示装置１への電源供給が停止している間も動作することが可能である。但し、カウンタ５０は、液晶表示装置１が搭載される電子機器に設けられても良い。この場合においては、当該電子機器から電源供給を受けることで、液晶表示装置１への電源供給の有無にかかわらずにカウンタ５０を動作させることができる。
【００２０】
ゲートドライバＧＤは、各走査線Ｇに対して走査信号を順次供給する。ソースドライバＳＤは、各信号線Ｓに対して映像信号を選択的に供給する。あるスイッチング素子ＳＷに接続された走査線Ｇに走査信号が供給され、かつこのスイッチング素子ＳＷに接続された信号線Ｓに映像信号が供給されると、この映像信号に応じた電圧が画素電極ＰＥに印加される。このとき画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって、液晶層ＬＣの液晶分子の配向が電圧の印加されていない初期配向状態から変化する。このような動作により、表示領域ＤＡに画像が表示される。
【００２１】
図３は、表示領域ＤＡにおける液晶表示装置１の断面の一例を模式的に示す図である。この図に示す断面は、１つの副画素ＳＰＸに着目したものである。図３の例において、第１基板ＳＵＢ１は、第１絶縁基板１０と、第１絶縁層１１と、第２絶縁層１２と、第３絶縁層１３と、第１配向膜１４と、画素電極ＰＥと、共通電極ＣＥと、信号線Ｓとを備えている。
【００２２】
第１絶縁基板１０は、第２基板ＳＵＢ２と対向する第１面１０Ａと、上述のバックライト３と対向する第２面１０Ｂとを有している。第１絶縁層１１は、第１面１０Ａの上に形成されている。信号線Ｓは、第１絶縁層１１の上に形成されている。第２絶縁層１２は、第１絶縁層１１及び信号線Ｓを覆っている。共通電極ＣＥは、第２絶縁層１２の上に形成されている。第３絶縁層１３は、共通電極ＣＥを覆っている。画素電極ＰＥは、第３絶縁層１３の上に形成されている。第１配向膜１４は、画素電極ＰＥ及び第３絶縁層１３を覆っている。
【００２３】
画素電極ＰＥは、スリットＳＴを有している。画素電極ＰＥ及び共通電極ＣＥは、例えばインジウム・ティン・オキサイド（ＩＴＯ）などの透明導電材料で形成されている。画素電極ＰＥと共通電極ＣＥの間には、電荷を保持する保持容量が形成される。
【００２４】
第２基板ＳＵＢ２は、第２絶縁基板２０と、遮光層２１と、カラーフィルタ２２と、オーバーコート層２３と、第２配向膜２４とを備えている。第２絶縁基板２０は、第１基板ＳＵＢ１と対向する第１面２０Ａと、第１面２０Ａの反対側の第２面２０Ｂとを有している。遮光層２１は、第１面２０Ａの上に形成され、副画素ＳＰＸを区画している。カラーフィルタ２２も第１面２０Ａの上に形成され、副画素ＳＰＸに対応する色に着色されている。オーバーコート層２３は、カラーフィルタ２２を覆っている。第２配向膜２４は、オーバーコート層２３を覆っている。第１配向膜１４と第２配向膜２４との間には、液晶分子を含む液晶層ＬＣが形成されている。
【００２５】
第１絶縁基板１０の第２面１０Ｂには、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。第２絶縁基板２０の第２面２０Ｂには、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１と第２偏光板ＰＬ２の偏光軸（或いは吸収軸）は互いに直交している。
【００２６】
なお、図３に示した構造は、ＩＰＳモードの一種であるＦＦＳモードに係る液晶表示装置に適用可能な構造である。このモードにおいては、画素電極ＰＥと共通電極ＣＥとの間に生じるいわゆる横電界（基板主面と略平行な電界、或いはフリンジ電界）を主に利用して液晶層ＬＣが駆動される。
【００２７】
続いて、共通電極ＣＥについて説明する。図４は、本実施形態に係る共通電極ＣＥの形状を概略的に示す平面図である。この図に示すように、共通電極ＣＥは、表示領域ＤＡの全面に亘って形成されている。これら共通電極ＣＥ及び表示領域ＤＡは、シール材ＳＬによって囲われている。シール材ＳＬは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に配置され、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を互いに貼り合せている。上述の液晶層ＬＣは、シール材ＳＬによって第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に封入されている。
【００２８】
共通電極ＣＥは、第１電極Ｅ１と、第２電極Ｅ２とを備えている。図４の例において、第１電極Ｅ１は矩形状であり、第２電極Ｅ２は第１電極Ｅ１を囲う矩形枠状である。したがって、第２電極Ｅ２は、第１電極Ｅ１よりも表示領域ＤＡの縁部やシール材ＳＬに近い位置に所在する。例えば、第２電極Ｅ２の幅Ｗは全周に亘って一定である。但し、幅Ｗは位置によって異なっていても良い。一例として、幅Ｗは１ｍｍ以上であり、好ましくは５ｍｍ以上である。
【００２９】
なお、第１電極Ｅ１は矩形状に限られず、少なくとも一部が曲線状であっても良い。また、第２電極Ｅ２も矩形枠状に限られず、内周及び外周の少なくとも一部が曲線状であっても良い。
【００３０】
第１電極Ｅ１及び第２電極Ｅ２は、共通電極ドライバ４０と電気的に接続されている。共通電極ドライバ４０は、第１電極Ｅ１及び第２電極Ｅ２に共通電圧Ｖcomを供給する。以下の説明においては、第１電極Ｅ１に供給される共通電圧Ｖcomを第１電圧Ｖ１、第２電極Ｅ２に供給される共通電圧Ｖcomを第２電圧Ｖ２と呼ぶ。
【００３１】
図４においては、第１電極Ｅ１及び第２電極Ｅ２のそれぞれを、一様に拡がる連続した電極として表している。しかしながら、第１電極Ｅ１及び第２電極Ｅ２は、所定サイズの複数のセグメントの集合であっても良い。
【００３２】
図５は、セグメントにより構成される共通電極ＣＥの一部を例示する平面図である。この例においては、矩形状のセグメントＳＧにより第１電極Ｅ１及び第２電極Ｅ２が構成されている。第１電極Ｅ１を構成するセグメントＳＧは、互いに電気的に接続されている。第２電極Ｅ２を構成するセグメントＳＧは、互いに電気的に接続されている。第１電極Ｅ１を構成するセグメントＳＧと、第２電極Ｅ２を構成するセグメントＳＧとは、電気的に接続されていない。
【００３３】
セグメントＳＧは、例えば第１方向Ｘ及び第２方向Ｙに沿ってマトリクス状に並んでいる。セグメントＳＧは矩形状に限られず、平行四辺形などの他の形状であっても良い。セグメントＳＧは、ＩＴＯなどの透明導電材料で形成することができる。
【００３４】
図６は、図４に示した共通電極ＣＥにおいて、第１電極Ｅ１及び第２電極Ｅ２の境界を拡大して示す図である。第１電極Ｅ１及び第２電極Ｅ２の間には、スリット状の隙間ＧＰが形成されている。すなわち、第１電極Ｅ１及び第２電極Ｅ２は、物理的かつ電気的に非接続である。隙間ＧＰは、例えば図示したように遮光層２１と平面視で重畳している。
【００３５】
図７は、図６におけるVII−VII線に沿った表示パネル２の断面の一部を模式的に示す図である。第１電極Ｅ１及び第２電極Ｅ２は、いずれも第２絶縁層１２の上に形成されている。隙間ＧＰは、第１方向Ｘ或いは第２方向Ｙに隣り合う２つの副画素ＳＰＸの間（２つの画素電極ＰＥの間）を通っている。
【００３６】
例えば、ソースドライバＳＤが交流の映像信号を信号線Ｓに供給する場合、表示領域ＤＡの表示画像が明滅するフリッカが発生し得る。図８は、本実施形態と同じくＦＦＳモードの液晶表示装置において、フリッカの程度を測定したグラフである。横軸は液晶表示装置への電源供給開始からの経過時間［ｍｉｎ］であり、縦軸はフリッカ値［％，ＦＭＡ］である。なお、ＦＭＡは、Flicker Modulation Amplitudeの略であり、フリッカの程度を表す。バックライトは電源供給開始時に点灯したため、横軸はバックライト点灯からの経過時間でもある。
【００３７】
測定は、表示領域ＤＡの中央付近と周縁付近を対象とした。図８中のＲ１が中央付近の測定結果であり、Ｒ２が周縁付近の測定結果である。表示領域ＤＡの中央付近は液晶層ＬＣの抵抗が高い領域であり、表示領域ＤＡの周縁付近は液晶層ＬＣの抵抗が（中央付近よりも）低い領域である。
【００３８】
測定結果Ｒ１，Ｒ２から判るように、中央付近及び周縁付近のいずれにおいても、フリッカ値は時間経過とともに増加する。測定開始当初においては、中央付近及び周縁付近それぞれのフリッカ値に大きな差は無いが、時間が経過するに連れて差が大きくなった。電源供給開始から十分に時間が経過すると、これらフリッカ値は一定の差分を有して、所定値で安定した。
【００３９】
このようなフリッカの発生原因の一考察につき、図９を用いて説明する。図中左側の波形はフリッカが発生していない状態において画素電極に供給される交流電圧Ｖsigと共通電極に供給される共通電圧Ｖcomの関係を示し、右側の波形はフリッカが発生している状態における交流電圧Ｖsigと共通電圧Ｖcomの関係を示す。ここでは共通電圧Ｖcomが一定である場合を想定する。
【００４０】
液晶表示装置への電源供給開始から間もない間は、左側の波形のように交流電圧Ｖsigの振幅中心Ｃと共通電圧Ｖcomとが一致している。一方で、電源供給開始からある程度の時間が経過すると、右側の波形のように交流電圧Ｖsigの振幅中心Ｃと共通電圧Ｖcomとにずれが生じることが判っている。
【００４１】
このずれが生じた状態は、振幅中心Ｃと共通電圧Ｖcomの差分ΔＶに相当する直流成分が画素電極と共通電極の間に印加された状態に相当する。画素電極と共通電極の電位差は、交流電圧Ｖsigの極性が正の場合と負の場合とで変わってしまうので、交流の周波数に応じたフリッカが発生する。なお、図９では振幅中心Ｃが共通電圧Ｖcomよりも正の方向にずれる例を示したが、負の方向にずれた場合でも同様にフリッカが発生する。
【００４２】
本実施形態では、共通電極ＣＥに供給する共通電圧Ｖcomを時間経過とともに変化させることで、フリッカを抑制する。さらに、第１電極Ｅ１に供給する第１電圧Ｖ１と第２電極Ｅ２に供給する第２電圧Ｖ２を異ならせることで、位置に応じたフリッカの程度の違いを吸収し、表示領域ＤＡ全体で好適にフリッカを抑制する。
【００４３】
具体的には、第１電極Ｅ１と対向する画素電極ＰＥの交流電圧Ｖsigの振幅中心と第１電圧Ｖ１とが一致するように、第１電圧Ｖ１を時間経過とともに変化させる。さらに、第２電極Ｅ２と対向する画素電極ＰＥの交流電圧Ｖsigの振幅中心と第２電圧Ｖ２とが一致するように、第２電圧Ｖ２を時間経過とともに変化させる。
【００４４】
なお、第１電圧Ｖ１及び第２電圧Ｖ２は、交流電圧Ｖsigの振幅中心と一致させなくても良い。この場合であっても、少なくともこの振幅中心に近づくように第１電圧Ｖ１及び第２電圧Ｖ２を変化させればフリッカを低減することができる。また、第１電極Ｅ１と対向する各画素電極ＰＥの交流電圧Ｖsigの振幅中心は表示領域ＤＡにおける位置によって異なり得る。そこで、第１電極Ｅ１と重畳する領域全体においてフリッカが好適に抑制される電圧を実験やシミュレーションにより特定し、この特定した電圧に第１電圧Ｖ１が制御されても良い。第２電圧Ｖ２についても同様に制御することができる。
【００４５】
以下、第１電圧Ｖ１及び第２電圧Ｖ２の制御例につき、図１０乃至図１２を用いて説明する。  
図１０は、第１電圧Ｖ１及び第２電圧Ｖ２の一制御例を示す波形図である。従来例においては、共通電圧ＶcomはＶ０で一定である。図１０の例においては、第１電圧Ｖ１及び第２電圧Ｖ２がいずれも時間経過に応じて低下している。
【００４６】
具体的には、第１電圧Ｖ１は、液晶表示装置１への電源供給開始時には第１初期値Ｖｉ１であり、時間経過とともに線形に下降し、やがて第１収束値Ｖｓ１で安定する。また、第２電圧Ｖ２は、液晶表示装置１への電源供給開始時には第２初期値Ｖｉ２であり、時間経過とともに線形に下降し、やがて第２収束値Ｖｓ２で安定する。
【００４７】
図１０の例においては、各初期値Ｖｉ１，Ｖｉ２は同一である。各収束値Ｖｓ１，Ｖｓ２は異なる値であって、Ｖｓ１＜Ｖｓ２である。第１電圧Ｖ１は、電源供給開始の当初を除き、いずれの時間においても第２電圧Ｖ２より小さい（Ｖ１＜Ｖ２）。また、第２電圧Ｖ２が下降する勾配は、第１電圧Ｖ１が下降する勾配よりも小さい。このような第１電圧Ｖ１及び第２電圧Ｖ２の波形は、例えば予め共通電極ドライバ４０がアクセス可能なメモリに設定されている。第１電圧Ｖ１及び第２電圧Ｖ２の具体的な波形は、各時相におけるフリッカが好適に抑制されるように適宜に定めれば良い。
【００４８】
なお、図１０においては第１電圧Ｖ１及び第２電圧Ｖ２を時間経過とともに下降させる例を示したが、第１電圧Ｖ１及び第２電圧Ｖ２は時間経過とともに上昇しても良い。この場合においては、Ｖｓ１＞Ｖｓ２となり、かつ電源供給開始の当初を除きＶ１＞Ｖ２となる。これら電圧の上昇及び下降は、上述した振幅中心が時間経過とともに正方向と負方向のいずれにずれるかに応じて決定される。
【００４９】
なお、第１電圧Ｖ１及び第２電圧Ｖ２が上昇する場合及び下降する場合のいずれであっても、｜Ｖｓ１｜＞｜Ｖｓ２｜かつ｜Ｖ１｜＞｜Ｖ２｜の関係が成り立つ。また、第２電圧Ｖ２が変化する勾配は、第１電圧Ｖ１が変化する勾配よりも小さい。
【００５０】
図１１は、第１電圧Ｖ１及び第２電圧Ｖ２の他の制御例を示す波形図である。この例においては、第１電圧Ｖ１及び第２電圧Ｖ２が曲線状に変化している点で、図１０に示した例と相違する。図８に示したようにフリッカ値が曲線状に変化する場合、これに合せて第１電圧Ｖ１及び第２電圧Ｖ２を曲線状に変化させれば、より好適にフリッカを抑制することができる。図１０の例と同じく、第１電圧Ｖ１及び第２電圧Ｖ２は時間経過とともに上昇しても良い。
【００５１】
図１２は、第１電圧Ｖ１及び第２電圧Ｖ２のさらに他の制御例を示す波形図である。この例においては、液晶表示装置１への電源供給（或いはバックライト点灯）と停止とを繰り返した場合の波形を示している。具体的には、液晶表示装置１への電源供給は、タイミングＴ１で開始され、タイミングＴ２で停止され、タイミングＴ３で再開され、タイミングＴ４で停止され、タイミングＴ５で再開されている。
【００５２】
第１電圧Ｖ１及び第２電圧Ｖ２は、液晶表示装置１に電源が供給されている期間（Ｔ１〜Ｔ２、Ｔ３〜Ｔ４、Ｔ５〜）は図１０の例と同様に下降する。電源供給の停止時間が短ければ、前回の電源供給時の影響が十分に解消されずに、電源供給の再開時から大きなフリッカが生じる可能性がある。そこで、図１２の例においては、直前の電源供給の停止時間に応じて第１初期値Ｖｉ１及び第２初期値Ｖｉ２を動的に定めている。
【００５３】
タイミングＴ２〜Ｔ３の期間Ｐ１が十分に長く、一方でタイミングＴ４〜Ｔ５の期間Ｐ２が短い場合を想定する。この場合、共通電極ドライバ４０は、図１２に示すように、タイミングＴ３における第１初期値Ｖｉ１及び第２初期値Ｖｉ２を図１０の例と同じく予め定められた値に設定（リセット）する。一方で、共通電極ドライバ４０は、タイミングＴ５における第１初期値Ｖｉ１及び第２初期値Ｖｉ２を、図１０の例よりも小さい値（絶対値が大きい値）に設定する。第１初期値Ｖｉ１及び第２初期値Ｖｉ２は、例えば予め定められた計算式やテーブルと、上述のカウンタ５０のカウント値とを用いて決めることができる。
【００５４】
また、第１初期値Ｖｉ１及び第２初期値Ｖｉ２は、直前の電源供給の停止時間だけでなく、前回の電源供給時間をさらに考慮して定めても良い。例えば、前回の電源供給時間が短いほど第１初期値Ｖｉ１及び第２初期値Ｖｉ２を大きく（絶対値を小さく）しても良い。また、第１初期値Ｖｉ１及び第２初期値Ｖｉ２の一方のみ、直前の電源供給の停止時間や前回の電源供給時間に応じて決定しても良い。
【００５５】
以上説明したように、本実施形態では、共通電極ＣＥを第１電極Ｅ１と第２電極Ｅ２に分割し、これら電極Ｅ１，Ｅ２に異なる電圧を供給する。これにより、表示領域ＤＡの位置に応じた適切な電圧を共通電極ＣＥに供給することが可能となり、フリッカの発生を表示領域ＤＡの全体に亘って好適に抑制することができる。
【００５６】
具体的には、第１電極Ｅ１に供給する第１電圧Ｖ１及び第２電極Ｅ２に供給する第２電圧Ｖ２を時間経過とともに変化させる。これにより、時間経過とともに大きくなるフリッカを一層好適に抑制することができる。
【００５７】
第１電圧Ｖ１及び第２電圧Ｖ２を異ならせると、第１電極Ｅ１及び第２電極Ｅ２の間に電界が発生する。この電界が液晶層ＬＣに作用すると表示に影響し得る。しかしながら、本実施形態では、図６に示すように遮光層２１が第１電極Ｅ１及び第２電極Ｅ２の間の隙間ＧＰと重畳している。したがって、上記電界が液晶層ＬＣに作用したとしても、これによる表示への影響を防止或いは低減することができる。  
これらの他にも、本実施形態からは種々の好適な効果を得ることができる。
【００５８】
（第２実施形態）  
第２実施形態について説明する。本実施形態では、共通電極ＣＥに適用し得る他の構成を開示する。特に言及しない構成は第１実施形態と同様である。
【００５９】
図１３は、本実施形態に係る共通電極ＣＥの形状を概略的に示す平面図である。共通電極ＣＥは、第１電極Ｅ１及び第２電極Ｅ２に加え、第３電極Ｅ３を備えている。第３電極Ｅ３は、第１電極Ｅ１と第２電極Ｅ２の間に配置されている。図１３の例においては、第１電極Ｅ１が矩形状であり、第３電極Ｅ３が第１電極Ｅ１を囲う矩形枠状であり、第２電極Ｅ２が第３電極Ｅ３を囲う矩形枠状である。例えば、第２電極Ｅ２の幅及び第３電極Ｅ３の幅は全周に亘って一定である。但し、これらの幅は位置によって異なっていても良い。一例として、第２電極Ｅ２及び第３電極Ｅ３を合せた幅Ｗは１ｍｍ以上であり、好ましくは５ｍｍ以上である。
【００６０】
なお、第１電極Ｅ１は矩形状に限られず、少なくとも一部が曲線状であっても良い。また、第２電極Ｅ２及び第３電極Ｅ３も矩形枠状に限られず、内周及び外周の少なくとも一部が曲線状であっても良い。
【００６１】
図１３においては、各電極Ｅ１〜Ｅ３のそれぞれを、一様に拡がる連続した電極として表している。しかしながら、各電極Ｅ１〜Ｅ３は、例えば図５に示したように所定サイズの複数のセグメントの集合であっても良い。
【００６２】
各電極Ｅ１〜Ｅ３は、共通電極ドライバ４０と電気的に接続されている。共通電極ドライバ４０は、第１電極Ｅ１に第１電圧Ｖ１を供給し、第２電極Ｅ２に第２電圧Ｖ２を供給し、第３電極Ｅ３に第３電圧Ｖ３を供給する。
【００６３】
図１４は、第１電圧Ｖ１、第２電圧Ｖ２、及び第３電圧Ｖ３の一制御例を示す波形図である。第１電圧Ｖ１及び第２電圧Ｖ２は、図１０の例と同様である。第３電圧Ｖ３は、液晶表示装置１への電源供給開始時には第３初期値Ｖｉ３であり、時間経過とともに線形に下降し、やがて第３収束値Ｖｓ３で安定する。
【００６４】
図１４の例においては、各初期値Ｖｉ１，Ｖｉ２，Ｖｉ３は同一である。各収束値Ｖｓ１，Ｖｓ２，Ｖｓ３は異なる値であって、Ｖｓ１＜Ｖｓ３＜Ｖｓ２である。第３電圧Ｖ３は、電源供給開始の当初を除き、いずれの時間においても第１電圧Ｖ１より大きく（Ｖ３＞Ｖ１）、かつ第２電圧Ｖ２より小さい（Ｖ３＜Ｖ２）。このような各電圧Ｖ１〜Ｖ３の波形は、例えば予め共通電極ドライバ４０がアクセス可能なメモリに設定されている。各電圧Ｖ１〜Ｖ３の具体的な波形は、各時相におけるフリッカが好適に抑制されるように適宜に定めれば良い。
【００６５】
なお、図１４においては各電圧Ｖ１〜Ｖ３を時間経過とともに下降させる例を示したが、各電圧Ｖ１〜Ｖ３は時間経過とともに上昇しても良い。各電圧Ｖ１〜Ｖ３が上昇する場合及び下降する場合のいずれであっても、｜Ｖｓ１｜＞｜Ｖｓ３｜＞｜Ｖｓ２｜かつ｜Ｖ１｜＞｜Ｖ３｜＞｜Ｖ２｜の関係が成り立つ。また、各電圧Ｖ１〜Ｖ３が下降或いは上昇する勾配は、第１電圧Ｖ１が最も大きく、第３電圧Ｖ３が次いで大きく、第２電圧Ｖ２が最も小さい。
【００６６】
各電圧Ｖ１〜Ｖ３は、図１１の例と同じく曲線状に変化しても良い。また、各初期値Ｖｉ１〜Ｖｉ３は、図１２の例と同じく直前の電源供給の停止時間や前回の電源供給時間に基づいて動的に定めても良い。
【００６７】
本実施形態のように、共通電極ＣＥを３つに分割すれば、一層正確にフリッカを抑制することができる。なお、３つに限らず、４つ以上に共通電極ＣＥを分割すれば、さらに正確にフリッカを抑制することができる。
【００６８】
（第３実施形態）  
第３実施形態について説明する。本実施形態では、共通電極ＣＥに適用し得るさらに他の構成を開示する。特に言及しない構成は上述の各実施形態と同様である。
【００６９】
図１５は、本実施形態に係る共通電極ＣＥの形状を概略的に示す平面図である。共通電極ＣＥは、図１３と同じく、第１電極Ｅ１、第２電極Ｅ２、及び第３電極Ｅ３を備えている。第１電極Ｅ１は、矩形状である。第３電極Ｅ３は、第１電極Ｅ１の３辺を囲っているが、図中下方の辺ＥＳを囲っていない。また、第２電極Ｅ２は、第３電極Ｅ３の３辺を囲っているが、第３電極Ｅ２の図中下方の端部、及び、第１電極Ｅ１の辺ＥＳを囲っていない。
【００７０】
辺ＥＳは、例えば第１基板ＳＵＢ１においてドライバＩＣ４が実装された領域に隣接する。この領域は、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが対向しない非対向領域（配線領域）である。
【００７１】
本実施形態の構成であれば、共通電極ドライバ４０と各電極Ｅ１〜Ｅ３との接続が容易となる。すなわち、図１３の構成であれば、第１電極Ｅ１と共通電極ドライバ４０との接続のための配線を、第２電極Ｅ２及び第３電極Ｅ３と接触しないように引き回すための工夫が必要となる。これに対し、図１５の構成においては、共通電極ドライバ４０と辺ＥＳとを特別な工夫を要することなく接続できる。第３電極Ｅ３についても同様に、図１３の構成に比べ、共通電極ドライバ４０との接続が容易である。  
なお、図４に示したように第３電極Ｅ３を備えない共通電極ＣＥにおいて、第１電極Ｅ１の１辺が第２電極Ｅ２で囲わないようにしても良い。
【００７２】
（第４実施形態）  
第４実施形態について説明する。本実施形態では、共通電極ＣＥに適用し得るさらに他の構成を開示する。特に言及しない構成は第１実施形態と同様である。
【００７３】
図１６は、本実施形態に係る共通電極ＣＥの形状を概略的に示す平面図である。この図の共通電極ＣＥは、第２方向Ｙに延びる複数の第１電極Ｅ１と、第２方向Ｙに延びる複数の第２電極Ｅ２とを備えている。これら第１電極Ｅ１及び第２電極Ｅ２は、第１方向Ｘに並んでいる。
【００７４】
具体的には、図中左端と右端に第２電極Ｅ２が１つずつ配置され、これら第２電極Ｅ２の間に各第１電極Ｅ１が並んでいる。各第１電極Ｅ１及び各第２電極Ｅ２は、共通電極ドライバ４０に接続されている。但し、図示した第１電極Ｅ１及び第２電極Ｅ２の数は一例であり、これらは適宜に増減させても良い。
【００７５】
以上のような構成の共通電極ＣＥは、例えばタッチパネル機能を備えた液晶表示装置に利用することができる。すなわち、共通電極ＣＥと対向する検出電極を第２基板ＳＵＢ２の外面や別途の基板に形成すれば、これら共通電極ＣＥと検出電極との間に形成される容量の変化に基づいて、表示領域ＤＡに近接するユーザの指などの物体を検出することができる。
【００７６】
なお、図１６においては第１電極Ｅ１及び第２電極Ｅ２が第２方向Ｙに延びるとともに第１方向Ｘに並ぶ例を示したが、これら電極は第１方向Ｘに延びるとともに第２方向Ｙに並んでいても良い。
【００７７】
（第５実施形態）  
第５実施形態について説明する。第１実施形態にて上述したように、図４及び図１６に示した共通電極ＣＥにおいては、第１電圧Ｖ１及び第２電圧Ｖ２が異なると第１電極Ｅ１及び第２電極Ｅ２の間に電界が発生し、この電界が液晶層ＬＣに作用すると表示に影響し得る。図１３及び図１５に示した共通電極ＣＥにおいても、第１電極Ｅ１と第３電極Ｅ３の間、及び、第２電極Ｅ２と第３電極Ｅ３の間で同様の電界が生じる。本実施形態では、このような電界の表示への影響を好適に防止するための構成を開示する。
【００７８】
図４或いは図１６に示した共通電極ＣＥに本実施形態を適用する場合を想定する。図１７は、第１電極Ｅ１及び第２電極Ｅ２の境界を拡大して示す図である。図１７は、隙間ＧＰと平面視で重畳するシールド電極ＳＥを設けた点で、図６と相違している。
【００７９】
図１８は、図１７におけるXVII−XVII線に沿った表示パネル２の断面の一部を模式的に示す図である。シールド電極ＳＥは、画素電極ＰＥと同層、すなわち第３絶縁層１３の上に形成されている。図１８には示していないが、シールド電極ＳＥは、第１配向膜１４で覆われている。例えば、シールド電極ＳＥは、画素電極ＰＥと同じ透明導電材料で形成されている。図１７及び図１８の例において、遮光層２１の幅はシールド電極ＳＥの幅よりも大きく、平面視においてシールド電極ＳＥは遮光層２１と完全に重畳している。
【００８０】
シールド電極ＳＥは、例えばドライバＩＣ４と電気的に接続されている。ドライバＩＣ４は、シールド電極ＳＥに電圧Ｖseを供給する。例えば液晶表示装置１がノーマリブラックモードであるとすると、電圧Ｖseは、画素電極ＰＥに印加される黒表示時の電圧と同じにしても良い。また、電圧Ｖseは、第１電圧Ｖ１、第２電圧Ｖ２、或いは第１電圧Ｖ１と第２電圧Ｖ２の中間値としても良い。
【００８１】
第１電極Ｅ１及び第２電極Ｅ２の間に形成される電界は、シールド電極ＳＥによって防がれるため、液晶層ＬＣへの影響を緩和ないしは防止できる。また、シールド電極ＳＥによって電界を防ぎきれない場合でも、遮光層２１によって表示への影響が防がれる。このように、本実施形態の構成であれば、第１電圧Ｖ１及び第２電圧Ｖ２の電位差に起因した表示品位の低下を防ぐことができる。
【００８２】
なお、図１７及び図１８では、図４或いは図１６に示した共通電極ＣＥを対象として本実施形態を説明したが、図１３及び図１４に示した第１電極Ｅ１と第３電極Ｅ３の間、及び、第２電極Ｅ２と第３電極Ｅ３の間にシールド電極ＳＥを設けても良い。
【００８３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００８４】
例えば、第１実施形態では、第１電圧Ｖ１と第２電圧Ｖ２を時間経過とともに変化させる例を示した。しかしながら、第１電圧Ｖ１のみ変化させて第２電圧Ｖ２を変化させなくても良い。また、第２実施形態や第３実施形態において、第１電圧Ｖ１及び第３電圧Ｖ３のみ変化させて第２電圧Ｖ２を変化させなくても良い。  
各実施形態にて開示した構成は、適宜に組み合わせることができる。
【符号の説明】
【００８５】
１…液晶表示装置、２…表示パネル、３…バックライト、４…ドライバＩＣ、２１…遮光層、４０…共通電極ドライバ、５０…カウンタ、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、ＬＣ…液晶層、ＤＡ…表示領域、ＰＸ…画素、ＰＥ…画素電極、ＣＥ…共通電極、ＳＬ…シール材、Ｅ１…第１電極、Ｅ２…第２電極、Ｅ３…第３電極、Ｖ１…第１電圧、Ｖ２…第２電圧、Ｖ３…第３電圧。
【図１】
2017116820.tif 000003
【図２】
2017116820.tif 000004
【図３】
2017116820.tif 000005
【図４】
2017116820.tif 000006
【図５】
2017116820.tif 000007
【図６】
2017116820.tif 000008
【図７】
2017116820.tif 000009
【図８】
2017116820.tif 000010
【図９】
2017116820.tif 000011
【図１０】
2017116820.tif 000012
【図１１】
2017116820.tif 000013
【図１２】
2017116820.tif 000014
【図１３】
2017116820.tif 000015
【図１４】
2017116820.tif 000016
【図１５】
2017116820.tif 000017
【図１６】
2017116820.tif 000018
【図１７】
2017116820.tif 000019
【図１８】
2017116820.tif 000020