(57)【要約】【課題】オン抵抗の増大を抑えながら、電界緩和領域とボディ領域を接続する接続領域を形成する技術を提供する。【解決手段】  トレンチゲートを備える半導体装置の製造方法は、ゲート用トレンチを形成する工程（Ｓ１３，Ｓ１４）と、ゲート用トレンチの底面にｐ型の不純物を導入して電界緩和領域を形成する工程（Ｓ１５）と、半導体基板の表面にマスクを形成する工程（Ｓ１１）と、マスクの開口を介して半導体基板にｐ型の不純物を導入し、電界緩和領域とボディ領域を電気的に接続する接続領域を形成する工程（Ｓ１２，Ｓ１６）と、を備える。マスクは、ゲート用トレンチの形成範囲の長手方向の端部よりも長手方向の外側の部分に開口を有する。【選択図】図４Ａ
2017117951.tif 000002
【特許請求の範囲】
【請求項１】
トレンチゲートを備える半導体装置の製造方法であって、
第１導電型のドリフト領域と第２導電型のボディ領域が積層されている半導体基板の前記ボディ領域側の主面から前記ボディ領域を貫通して前記ドリフト領域に達するとともに、前記半導体基板の前記主面に対して直交する方向から観測したときに長手方向を有して伸びる部分を含むゲート用トレンチを形成する工程と、
前記ゲート用トレンチの底面に第２導電型の不純物を導入して電界緩和領域を形成する工程と、
前記ゲート用トレンチの形成範囲の前記長手方向の端部よりも前記長手方向の外側の部分に開口を有するマスクを前記半導体基板の前記主面に形成する工程と、
前記電界緩和領域と前記ボディ領域を電気的に接続する第２導電型の接続領域を形成する工程と、を備え、
前記接続領域を形成する工程は、
前記マスクの前記開口を介して前記半導体基板に第２導電型の不純物を導入する段階を有する、製造方法。
【請求項２】
前記接続領域を形成する工程はさらに、
前記半導体基板を加熱処理して、前記電界緩和領域と前記ボディ領域の間に位置する前記ドリフト領域に前記第２導電型の不純物を拡散させて前記接続領域を位置付ける段階、を有しており、
前記接続領域を形成するために導入される前記第２導電型の不純物の拡散係数が、前記電界緩和領域を形成するために導入される前記第２導電型の不純物及び前記ボディ領域を構成する第２導電型の不純物の拡散係数よりも大きい、請求項１に記載の製造方法。
【請求項３】
前記接続領域を形成する工程はさらに、
前記マスクの前記開口に露出する前記半導体基板の前記主面から深さ方向に沿って伸びる接続用トレンチを形成する段階、を有しており、
前記接続領域を形成するための前記第２導電型の不純物が、前記マスクの前記開口を介して前記接続用トレンチの内壁に導入される、請求項２に記載の製造方法。
【請求項４】
前記接続用トレンチは、前記ボディ領域を貫通して前記ドリフト領域に侵入しており、
前記接続領域を形成するための前記第２導電型の不純物が、前記接続用トレンチの側面のうちの前記ゲート用トレンチの形成範囲の前記長手方向の端部に対向する側面に導入される、請求項３に記載の製造方法。
【請求項５】
前記ゲート用トレンチを形成する工程が、前記接続領域を形成するための前記第２導電型の不純物を導入する段階の後に実施される、請求項２〜４のいずれか一項に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、トレンチゲートを備える半導体装置の製造方法に関する。
【背景技術】
【０００２】
トレンチゲートを備える半導体装置の開発が進められている。この種の半導体装置のなかには、トレンチゲートの底面の電界を緩和するために、ｐ型の電界緩和領域を設けられている。電界緩和領域は、トレンチゲートの底面に接しており、半導体装置がオフのときに、トレンチゲートの底面近傍に空乏層を形成し、トレンチゲートの底面近傍の電界を緩和する。
【０００３】
電界緩和領域は、その電位がフローティングするように構成されている。このため、半導体装置がオフしたときに、電界緩和領域が空乏化し、電界緩和領域が帯電した状態で安定することがある。この場合、半導体装置がターンオンしたときに、電界緩和領域から伸びる空乏層が消失しないで残存する。この結果、電界緩和領域から伸びる空乏層によって電流経路が狭められ、ＪＦＥＴ効果によって半導体装置のオン抵抗が増加する。特許文献１は、このようなＪＦＥＴ抵抗の増加を抑えるために、電界緩和領域とボディ領域をｐ型の接続領域で電気的に接続する技術を開示する。これにより、半導体装置がターンオンするときに、ボディ領域から接続領域を介して電界緩和領域に正孔が注入され、電界緩和領域の帯電状態が解消され、電界緩和領域から伸びる空乏層をターンオンした直後に消失させることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２４２８５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１で開示される接続領域は、トレンチゲートの長手方向の端部の側面に沿って形成されており、電界緩和領域とボディ領域を接続するように構成されている。この接続領域は、トレンチゲートを形成するためのゲート用トレンチが形成された後に、そのゲート用トレンチの長手方向の端部の側面に対して斜め方向からｐ型の不純物を照射することで形成される。
【０００６】
しかしながら、このような斜めイオン注入法を利用して接続領域を形成すると、トレンチゲートの長手方向の端部の側面だけでなく、トレンチゲートの長手方向に沿って延びる側面にもｐ型の不純物が少なからず導入されてしまう。トレンチゲートの長手方向に沿って延びる側面は、チャネルが形成される部分である。このため、斜めイオン注入法を利用して接続領域を形成する技術は、半導体装置のオン抵抗を増加させてしまう。
【０００７】
本明細書は、オン抵抗の増大を抑えながら、電界緩和領域とボディ領域を接続する接続領域を形成する技術を提供する。
【課題を解決するための手段】
【０００８】
本明細書は、トレンチゲートを備える半導体装置の製造方法を開示する。この製造方法は、ゲート用トレンチを形成する工程、電界緩和領域を形成する工程、マスクを形成する工程及び接続領域を形成する工程を備える。ゲート用トレンチを形成する工程では、第１導電型のドリフト領域と第２導電型のボディ領域が積層されている半導体基板のボディ領域側の主面からボディ領域を貫通してドリフト領域に達するとともに、半導体基板のボディ領域側の主面に直交する方向から観測したときに長手方向を有して伸びる部分を含むゲート用トレンチを形成する。電界緩和領域を形成する工程では、ゲート用トレンチの底面に第２導電型の不純物を導入して電界緩和領域を形成する。マスクを形成する工程では、ゲート用トレンチの形成範囲の長手方向の端部よりも長手方向の外側の部分に開口を有するマスクを半導体基板のボディ領域側の主面に形成する。ここで、ゲート用トレンチの形成範囲とは、ゲート用トレンチが形成される予定の範囲とゲート用トレンチが形成された範囲のいずれかを意味する。即ち、マスクは、ゲート用トレンチが形成されるよりも前に半導体基板のボディ領域側の主面に形成されてもよく、ゲート用トレンチが形成された後に半導体基板のボディ領域側の主面に形成されてもよい。接続領域を形成する工程では、電界緩和領域とボディ領域を電気的に接続する第２導電型の接続領域を形成する。接続領域を形成する工程は、マスクの開口を介して半導体基板に第２導電型の不純物を導入する段階を有する。
【０００９】
上記製造方法では、ゲート用トレンチの形成範囲の長手方向の端部よりも長手方向の外側の部分に開口を有するマスクを利用して接続領域が形成される。このため、接続領域は、トレンチゲートの長手方向の端部近傍に選択的に形成される。上記製造方法によると、トレンチゲートの長手方向に沿って延びる側面、即ち、チャネルが形成される部分に不純物が導入されない。上記製造方法によると、オン抵抗の増大を抑えながら、電界緩和領域とボディ領域を接続する接続領域を形成することができる。
【図面の簡単な説明】
【００１０】
【図１】半導体装置の一実施形態の半導体基板の要部断面図を模式的に示しており、図２のI-I線に対応した断面図である。
【図２】半導体装置の一実施形態の半導体基板の要部平面図を模式的に示す。
【図３】半導体装置の一実施形態の半導体基板の要部断面図を模式的に示しており、図２のIII-III線に対応した断面図である。
【図４Ａ】半導体装置の一実施形態の接続領域を形成するための製造フローの概要を示す。
【図４Ｂ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図２のIII-III線に対応した断面図である。
【図４Ｃ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図２のIII-III線に対応した断面図である。
【図４Ｄ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図２のIII-III線に対応した断面図である。
【図４Ｅ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図２のIII-III線に対応した断面図である。
【図４Ｆ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図２のIII-III線に対応した断面図である。
【図４Ｇ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図２のIII-III線に対応した断面図である。
【図５Ａ】半導体装置の一実施形態の接続領域を形成するための製造フローの概要を示す。
【図５Ｂ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図２のIII-III線に対応した断面図である。
【図５Ｃ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図２のIII-III線に対応した断面図である。
【図５Ｄ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図２のIII-III線に対応した断面図である。
【図５Ｅ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図２のIII-III線に対応した断面図である。
【図５Ｆ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図２のIII-III線に対応した断面図である。
【図６】半導体装置の変形例の実施形態の半導体基板の要部断面図を模式的に示しており、図２のIII-III線に対応した断面図である。
【図７Ａ】半導体装置の変形例の実施形態の接続領域を形成するための製造フローの概要を示す。
【図７Ｂ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図６に対応した断面図である。
【図７Ｃ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図６に対応した断面図である。
【図７Ｄ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図６に対応した断面図である。
【図７Ｅ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図６に対応した断面図である。
【図７Ｆ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図６に対応した断面図である。
【図７Ｇ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図６に対応した断面図である。
【図７Ｈ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図６に対応した断面図である。
【図８】半導体装置の変形例の実施形態の半導体基板の要部断面図を模式的に示しており、図２のIII-III線に対応した断面図である。
【図９Ａ】半導体装置の変形例の実施形態の接続領域を形成するための製造フローの概要を示す。
【図９Ｂ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図８に対応した断面図である。
【図９Ｃ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図８に対応した断面図である。
【図９Ｄ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図８に対応した断面図である。
【図９Ｅ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図８に対応した断面図である。
【図９Ｆ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図８に対応した断面図である。
【図９Ｇ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図８に対応した断面図である。
【図９Ｈ】半導体装置の一実施形態の接続領域を形成するための製造過程の半導体基板の要部断面図を模式的に示しており、図８に対応した断面図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本明細書が開示する半導体装置の一実施形態を説明する。図面において繰返し表れる構成要素については、図示明瞭化のために符号を省略して示す。
【００１２】
図１に示されるように、半導体装置１は、ＭＯＳＦＥＴと称されるパワー半導体素子であり、半導体基板１０及びトレンチゲート２０を備える。半導体基板１０は、炭化珪素（ＳｉＣ）を材料とする基板であり、ｎ+型のドレイン領域１１、ｎ型のドリフト領域１２、ｐ型のボディ領域１３、ｐ+型のボディコンタクト領域１４、ｎ+型のソース領域１５及びｐ+型の電界緩和領域１６を有する。
【００１３】
ドレイン領域１１は、半導体基板１０の裏層部に配置されており、半導体基板１０の裏面１０ｂに露出する。ドレイン領域１１は、後述するドリフト領域１２がエピタキシャル成長するための下地基板でもある。ドレイン領域１１は、半導体基板１０の裏面１０ｂを被膜するドレイン電極（図示省略）にオーミック接触する。
【００１４】
ドリフト領域１２は、ドレイン領域１１上に設けられている。ドリフト領域１２は、エピタキシャル成長技術を利用して、ドレイン領域１１の表面から結晶成長して形成される。ドリフト領域１２の不純物濃度は、半導体基板１０の厚み方向に一定である。
【００１５】
ボディ領域１３は、ドリフト領域１２上に設けられており、半導体基板１０の表層部に配置されている。ボディ領域１３は、半導体基板１０の表面１０ａを被膜するソース電極（図示省略）にボディコンタクト領域１４を介して電気的に接続する。ボディ領域１３は、イオン注入技術を利用して、半導体基板１０の表層部にアルミニウムを導入して形成される。なお、ボディ領域１３は、エピタキシャル成長技術を利用して、ドリフト領域１２の表面から結晶成長して形成されてもよい。
【００１６】
ボディコンタクト領域１４は、ボディ領域１３上に設けられており、半導体基板１０の表層部に配置されており、半導体基板１０の表面１０ａに露出する。ボディコンタクト領域１４は、イオン注入技術を利用して、半導体基板１０の表層部にアルミニウムを導入して形成される。ボディコンタクト領域１４は、半導体基板１０の表面１０ａを被膜するソース電極（図示省略）にオーミック接触する。
【００１７】
ソース領域１５は、ボディ領域１３上に設けられており、半導体基板１０の表層部に配置されており、半導体基板１０の表面１０ａに露出する。ソース領域１５は、ボディ領域１３によってドリフト領域１２から隔てられており、トレンチゲート２０の側面に接する。ソース領域１５は、イオン注入技術を利用して、半導体基板１０の表層部に窒素又はリンを導入して形成される。ソース領域１５は、半導体基板１０の表面１０ａを被膜するソース電極（図示省略）にオーミック接触する。
【００１８】
電界緩和領域１６は、トレンチゲート２０の底面に接して設けられている。電界緩和領域１６は、イオン注入技術を利用して、トレンチゲート２０の底面に接する半導体基板１０の一部にアルミニウムを導入して形成される。
【００１９】
トレンチゲート２０は、半導体基板１０の表面１０ａから深部に向けて伸びるゲート用トレンチ２０Ｔ内に設けられており、ゲート絶縁膜２２及びゲート電極２４を有する。ゲート絶縁膜２２は、ゲート用トレンチ２０Ｔの内壁上に設けられており、酸化シリコンである。ゲート絶縁膜２２は、ＣＶＤ技術を利用して、ゲート用トレンチ２０Ｔの内壁に堆積される。ゲート電極２４は、ゲート絶縁膜２２を介して半導体基板１０に対向しており、不純物を含むポリシリコンである。ゲート電極２４は、ゲート用トレンチ２０Ｔの内壁にゲート絶縁膜２２を形成した後に、ＣＶＤ技術を利用して、ゲート用トレンチ２０Ｔ内に充填される。
【００２０】
図２に示されるように、トレンチゲート２０の各々は、半導体基板１０の表面１０ａに直交する方向から観測したときに（以下、「平面視したときに」という）、長手方向（紙面上下方向）を有して伸びる。これにより、トレンチゲート２０は、平面視したときに、ストライプ状のレイアウトを有する。なお、平面視したときのトレンチゲート２０のレイアウトは、長手方向を有して伸びる部分を有する限りにおいて、他の変形例が採用され得る。トレンチゲート２０のレイアウトは、例えば格子状であってもよい。
【００２１】
図２及び図３に示されるように、半導体基板１０はさらに、ｐ型の接続領域１７を有する。接続領域１７は、トレンチゲート２０の長手方向の端部近傍に設けられており、半導体基板１０の表層部に配置されており、ボディ領域１３と電界緩和領域１６の双方に接する。接続領域１７は、ボディ領域１３と電界緩和領域１６を電気的に接続するように構成されている。接続領域１７は、トレンチゲート２０の長手方向の両方の端部近傍に設けられているのが望ましい。接続領域１７は、イオン注入技術を利用して、半導体基板１０の表層部にボロンを導入して形成される。
【００２２】
次に、図１を参照し、半導体装置１の動作を説明する。ドレイン領域１１に接続するドレイン電極（図示省略）に正電圧が印加され、ボディコンタクト領域１４及びソース領域１５に接続するソース電極（図示省略）が接地され、トレンチゲート２０のゲート電極２４が接地されていると、半導体装置１はオフである。このとき、ドリフト領域１２と電界緩和領域１６のｐｎ接合から伸びる空乏層がトレンチゲート２０の底面近傍に形成され、トレンチゲート２０の底面近傍の電界が緩和される。半導体装置１は、高耐圧な特性を有することができる。
【００２３】
ドレイン領域１１に接続するドレイン電極（図示省略）に正電圧が印加され、ボディコンタクト領域１４及びソース領域１５に接続するソース電極（図示省略）が接地され、トレンチゲート２０のゲート電極２４にソース電極（図示省略）よりも正となる電圧が印加されると、ドリフト領域１２とソース領域１５を隔てるボディ領域１３のうちのトレンチゲート２０の側面に反転層が形成され、その反転層を介して電流が流れ、半導体装置１がターンオンする。
【００２４】
図３に示されるように、半導体装置１では、ボディ領域１３と電界緩和領域１６が接続領域１７を介して電気的に接続されていることを特徴とする。仮に、このような接続領域１７が設けられていないと、背景技術で説明したように、ＪＦＥＴ効果によって半導体装置のオン抵抗が増加する。一方、半導体装置１では、ターンオンするときに、ボディ領域１３から接続領域１７を介して電界緩和領域１６に正孔が注入される。この正孔注入により、電界緩和領域１６の帯電が抑制されているので、半導体装置１では、ＪＦＥＴ効果によるオン抵抗の増加が抑えられる。
【００２５】
次に、半導体装置１の製造方法を説明する。なお、以下では、半導体装置１を製造する過程で実施される工程のうちの接続領域１７を形成するための工程について説明する。その他の構成要素を形成する工程は、既知の製造技術を利用することができるので、その説明を省略する。以下、図４Ａの製造フローを参照しながら、図４Ｂ〜Ｇに基づいて接続領域１７を形成するための各工程を説明する。
【００２６】
まず、図４Ｂに示されるように、ドレイン領域１１、ドリフト領域１２及びボディ領域１３が形成された半導体基板１０を準備する。半導体基板１０は、エピタキシャル成長法を利用して、４Ｈ−ＳｉＣ支持基板（ドレイン領域１１に相当する）上にドリフト領域１２を結晶成長し、次に、イオン注入法を利用して、ドリフト領域１２の一部にアルミニウムを導入してボディ領域１３を形成することで準備される。次に、半導体基板１０の表面１０ａにシリコン酸化膜のマスク３２をパターニングする（図４ＡのＳ１１）。マスク３２には、開口３２ａが形成されている。マスク３２の開口３２ａは、ゲート用トレンチ２０Ｔの形成範囲２０Ａの長手方向の端部よりも長手方向の外側の部分に位置するように形成される。
【００２７】
次に、図４Ｃに示されるように、イオン注入法を利用して、マスク３２の開口３２ａを介して半導体基板１０の表面１０ａにボロンを導入してｐ型不純物導入領域１７Ａを形成する（図４ＡのＳ１２）。ｐ型不純物導入領域１７Ａは、半導体基板１０の浅い領域に形成されており、ボディ領域１３よりも浅い。マスク３２は、ｐ型不純物導入領域１７Ａを形成した後に除去される。
【００２８】
次に、図４Ｄに示されるように、半導体基板１０の表面１０ａにシリコン酸化膜のマスク３４をパターニングする（図４ＡのＳ１３）。マスク３４には、開口３４ａが形成されている。マスク３４の開口３４ａは、ゲート用トレンチ２０Ｔの形成範囲２０Ａに一致するように形成される。
【００２９】
次に、図４Ｅに示されるように、ドライエッチング法を利用して、マスク３４の開口３４ａに露出する半導体基板１０の異方性エッチングし、ゲート用トレンチ２０Ｔを形成する（図４ＡのＳ１４）。ゲート用トレンチ２０Ｔは、ボディ領域１３を貫通してドリフト領域１２に達するように形成される。
【００３０】
次に、図４Ｆに示されるように、イオン注入法を利用して、マスク３４の開口３４ａを介してゲート用トレンチ２０Ｔの底面にアルミニウムを導入して電界緩和領域１６を形成する（図４ＡのＳ１５）。この時点で、ｐ型不純物導入領域１７Ａは、ボディ領域１３と電界緩和領域１６の双方に接するようには形成されていない。ｐ型不純物導入領域１７Ａは、ボディ領域１３と電界緩和領域１６を隔てるドリフト領域１２の一部１２ａに対向する位置に配置されている。マスク３４は、電界緩和領域１６を形成した後に除去される。
【００３１】
次に、図４Ｇに示されるように、スパッタリング法又はプラズマＣＶＤ法を利用して、ゲート用トレンチ２０Ｔの内壁及び半導体基板１０の表面１０ａにカーボンキャップ膜３６を被膜する。次に、活性化アニール法を利用して、ボディ領域１３及び電界緩和領域１６に含まれるアルミニウムを活性化させるとともに、ｐ型不純物導入領域１７Ａに含まれるボロンを等方的に拡散させる（図４ＡのＳ１６）。これにより、ｐ型不純物導入領域１７Ａに含まれるボロンがボディ領域１３と電界緩和領域１６の間のドリフト領域１２の一部１２ａに拡散し、ボディ領域１３と電界緩和領域１６の間に位置付けられる。この結果、ボディ領域１３と電界緩和領域１６を電気的に接続する接続領域１７が形成される。
【００３２】
このように、上記製造方法では、ゲート用トレンチ２０Ｔの形成範囲２０Ａの長手方向の端部よりも長手方向の外側の部分に開口３２ａを有するマスク３２を利用してｐ型不純物導入領域１７Ａが形成され、そのｐ型不純物導入領域１７Ａに含まれるボロンを拡散させることで接続領域１７が形成される。このため、接続領域１７は、トレンチゲート２０の長手方向の端部近傍に選択的に形成される。上記製造方法によると、トレンチゲート２０の長手方向に沿って延びる側面、即ち、チャネルが形成される部分に不純物が導入されない。上記製造方法によると、オン抵抗の増大を抑えながら、ボディ領域１３と電界緩和領域１６を接続する接続領域１７を所定位置に形成することができる。さらに、ｐ型不純物導入領域１７Ａに含まれるボロンの拡散係数は、ボディ領域１３及び電界緩和領域１６に含まれるアルミニウムの拡散係数よりも大きい。このため、ボディ領域１３及び電界緩和領域１６が不必要に拡散するのを抑えながら、ボディ領域１３と電界緩和領域１６を接続する接続領域１７を所定位置に位置付けることができる。
【００３３】
ここで、図４ＡのＳ１１が特許請求の範囲に記載のマスクを形成する工程に対応し、図４ＡのＳ１２及びＳ１６が特許請求の範囲に記載の接続領域を形成する工程に対応し、図４ＡのＳ１３及びＳ１４が特許請求の範囲に記載のゲート用トレンチを形成する工程に対応し、図４ＡのＳ１５が特許請求の範囲に記載の電界緩和領域を形成する工程に対応する。さらに、図４ＡのＳ１２が特許請求の範囲に記載の第２導電型の不純物を導入する段階に対応し、図４ＡのＳ１６が特許請求の範囲に記載の接続領域を位置付ける段階に対応する。
【００３４】
上記製造方法では、ｐ型不純物導入領域１７Ａを形成した後に、ゲート用トレンチ２０Ｔを形成する。この順序を逆にすることもできる。以下、図５Ａの製造フローを参照しながら、図５Ｂ〜Ｆに基づいて接続領域１７を形成するための各工程を説明する。
【００３５】
まず、図５Ｂに示されるように、半導体基板１０の表面１０ａにシリコン酸化膜のマスク４２をパターニングする（図５ＡのＳ２１）。マスク４２には、開口４２ａが形成されている。マスク４２の開口４２ａは、ゲート用トレンチ２０Ｔの形成範囲２０Ａに一致するように形成される。
【００３６】
次に、図５Ｃに示されるように、ドライエッチング法を利用して、マスク４２の開口４２ａに露出する半導体基板１０の異方性エッチングし、ゲート用トレンチ２０Ｔを形成する（図５ＡのＳ２２）。ゲート用トレンチ２０Ｔは、ボディ領域１３を貫通してドリフト領域１２に達するように形成される。
【００３７】
次に、図５Ｄに示されるように、イオン注入法を利用して、マスク４２の開口４２ａを介してゲート用トレンチ２０Ｔの底面にアルミニウムを導入して電界緩和領域１６を形成する（図５ＡのＳ２３）。マスク４２は、電界緩和領域１６を形成した後に除去される。
【００３８】
次に、図５Ｅに示されるように、半導体基板１０の表面１０ａにシリコン酸化膜のマスク４４をパターニングする（図５ＡのＳ２４）。マスク４４はまた、ゲート用トレンチ２０Ｔ内を閉塞するように充填される。マスク４４には、開口４４ａが形成されている。マスク４４の開口４４ａは、ゲート用トレンチ２０Ｔの形成範囲２０Ａの長手方向の端部よりも長手方向の外側の部分に位置するように形成される。
【００３９】
次に、図５Ｆに示されるように、イオン注入法を利用して、マスク４４の開口４４ａを介して半導体基板１０の表面１０ａにボロンを導入してｐ型不純物導入領域１７Ａを形成する（図５ＡのＳ２５）。ｐ型不純物導入領域１７Ａは、半導体基板１０の浅い領域に形成されており、ボディ領域１３よりも浅い。この時点で、ｐ型不純物導入領域１７Ａは、ボディ領域１３と電界緩和領域１６の双方に接するようには形成されていない。ｐ型不純物導入領域１７Ａは、ボディ領域１３と電界緩和領域１６を隔てるドリフト領域１２の一部１２ａに対向する位置に配置されている。マスク４４は、ｐ型不純物導入領域１７Ａを形成した後に除去される。その後、図４Ｆと同様に、活性化アニール法を利用して、ボディ領域１３及び電界緩和領域１６に含まれるアルミニウムを活性化させるとともに、ｐ型不純物導入領域１７Ａに含まれるボロンを等方的に拡散させてボディ領域１３と電界緩和領域１６の間に位置付ける（図５ＡのＳ２６）。この結果、ボディ領域１３と電界緩和領域１６を電気的に接続する接続領域１７が形成される。
【００４０】
ここで、図５ＡのＳ２１及びＳ２２が特許請求の範囲に記載のゲート用トレンチを形成する工程に対応し、図５ＡのＳ２３が特許請求の範囲に記載の電界緩和領域を形成する工程に対応し、図５ＡのＳ２４が特許請求の範囲に記載のマスクを形成する工程に対応し、図５ＡのＳ２５及びＳ２６が特許請求の範囲に記載の接続領域を形成する工程に対応する。さらに、図５ＡのＳ２５が特許請求の範囲に記載の第２導電型の不純物を導入する段階に対応し、図５ＡのＳ２６が特許請求の範囲に記載の接続領域を位置付ける段階に対応する。
【００４１】
（第１の変形例）
図６に、変形例の半導体装置２の要部断面図を模式的に示す。なお、上記実施形態と共通する構成要素については共通の符号を付し、その説明を省略する。
【００４２】
半導体装置２は、半導体基板１０の表面１０ａから深部に向けて伸びる接続用トレンチ１１７Ｔが形成されていることを特徴とする。接続用トレンチ１１７Ｔは、トレンチゲート２０の長手方向の端部よりも長手方向の外側の部分に位置するように形成されている。ボディ領域１３と電界緩和領域１６を電気的に接続する接続領域１１７は、接続用トレンチ１１７Ｔの底部周囲に形成されている。接続用トレンチ１１７Ｔは、絶縁体が充填されていてもよい。
【００４３】
次に、半導体装置２の製造方法を説明する。以下では、半導体装置２を製造する過程で実施される工程のうちの接続領域１１７を形成するための工程を説明する。その他の構成要素を形成する工程は、既知の製造技術を利用することができるので、その説明を省略する。以下、図７Ａの製造フローを参照しながら、図７Ｂ〜Ｈに基づいて接続領域１１７を形成するための各工程を説明する。
【００４４】
まず、図７Ｂに示されるように、ドレイン領域１１、ドリフト領域１２及びボディ領域１３が形成された半導体基板１０を準備する。半導体基板１０は、エピタキシャル成長法を利用して、４Ｈ−ＳｉＣ支持基板（ドレイン領域１１に相当する）上にドリフト領域１２を結晶成長し、次に、イオン注入法を利用して、ドリフト領域１２の一部にアルミニウムを導入してボディ領域１３を形成することで準備される。次に、半導体基板１０の表面１０ａにシリコン酸化膜のマスク５２をパターニングする（図７ＡのＳ３１）。マスク５２には、開口５２ａが形成されている。マスク５２の開口５２ａは、ゲート用トレンチ２０Ｔの形成範囲２０Ａの長手方向の端部よりも長手方向の外側の部分に位置するように形成される。
【００４５】
次に、図７Ｃに示されるように、ドライエッチング法を利用して、マスク５２の開口５２ａに露出する半導体基板１０の異方性エッチングし、接続用トレンチ１１７Ｔを形成する（図７ＡのＳ３２）。接続用トレンチ１１７Ｔの深さは、ボディ領域１３の深さよりも浅くなるように調整される。
【００４６】
次に、図７Ｄに示されるように、イオン注入法を利用して、マスク５２の開口５２ａを介して接続用トレンチ１１７Ｔの底面にボロンを導入してｐ型不純物導入領域１１７Ａを形成する（図７ＡのＳ３３）。ｐ型不純物導入領域１１７Ａは、半導体基板１０の浅い領域に形成されており、ボディ領域１３よりも浅い。この例に代えて、ｐ型不純物導入領域１１７Ａの一部がドリフト領域１２に接するように形成されてもよい。マスク５２は、ｐ型不純物導入領域１１７Ａを形成した後に除去される。
【００４７】
次に、図７Ｅに示されるように、半導体基板１０の表面１０ａにシリコン酸化膜のマスク５４をパターニングする（図７ＡのＳ３４）。マスク５４には、開口５４ａが形成されている。マスク５４の開口５４ａは、ゲート用トレンチ２０Ｔの形成範囲２０Ａに一致するように形成される。
【００４８】
次に、図７Ｆに示されるように、ドライエッチング法を利用して、マスク５４の開口５４ａに露出する半導体基板１０の異方性エッチングし、ゲート用トレンチ２０Ｔを形成する（図７ＡのＳ３５）。ゲート用トレンチ２０Ｔは、ボディ領域１３を貫通してドリフト領域１２に達するように形成される。
【００４９】
次に、図７Ｇに示されるように、イオン注入法を利用して、マスク５４の開口５４ａを介してゲート用トレンチ２０Ｔの底面にアルミニウムを導入して電界緩和領域１６を形成する（図７ＡのＳ３６）。この時点で、ｐ型不純物導入領域１７Ａは、ボディ領域１３と電界緩和領域１６の双方に接するようには形成されていない。ｐ型不純物導入領域１７Ａは、ボディ領域１３と電界緩和領域１６を隔てるドリフト領域１２の一部１２ａに対向する位置に配置されている。マスク５４は、電界緩和領域１６を形成した後に除去される。
【００５０】
次に、図７Ｈに示されるように、スパッタリング法又はプラズマＣＶＤ法を利用して、ゲート用トレンチ２０Ｔの内壁、半導体基板１０の表面１０ａ及び接続用トレンチ１１７Ｔの内壁にカーボンキャップ膜５６を被膜する。次に、活性化アニール法を利用して、ボディ領域１３及び電界緩和領域１６に含まれるアルミニウムを活性化させるとともに、ｐ型不純物導入領域１１７Ａに含まれるボロンを等方的に拡散させる（図７ＡのＳ３７）。これにより、ｐ型不純物導入領域１１７Ａに含まれるボロンがボディ領域１３と電界緩和領域１６の間のドリフト領域１２に拡散し、ボディ領域１３と電界緩和領域１６の間に位置付けられる。これにより、ボディ領域１３と電界緩和領域１６を電気的に接続する接続領域１１７が形成される。
【００５１】
このように、上記製造方法では、ゲート用トレンチ２０Ｔの形成範囲２０Ａの長手方向の端部よりも長手方向の外側の部分に開口５２ａを有するマスク５２を利用して接続用トレンチ１１７Ｔを形成し、その接続用トレンチ１１７Ｔの底面にｐ型不純物導入領域１１７Ａが形成され、そのｐ型不純物導入領域１１７Ａに含まれるボロンを拡散させることで接続領域１１７が形成される。このため、接続領域１１７は、トレンチゲート２０の長手方向の端部近傍に選択的に形成される。上記製造方法によると、トレンチゲート２０の長手方向に沿って延びる側面、即ち、チャネルが形成される部分に不純物が導入されない。上記製造方法によると、オン抵抗の増大を抑えながら、ボディ領域１３と電界緩和領域１６を接続する接続領域１１７を形成することができる。さらに、ｐ型不純物導入領域１１７Ａに含まれるボロンの拡散係数は、ボディ領域１３及び電界緩和領域１６に含まれるアルミニウムの拡散係数よりも大きい。このため、ボディ領域１３及び電界緩和領域１６が不必要に拡散するのを抑えながら、ボディ領域１３と電界緩和領域１６を接続する接続領域１１７を所定位置に位置付けることができる。さらに、上記製造方法によると、図４Ａ〜Ｇ及び図５Ａ〜Ｆで説明した製造方法に比して、ｐ型不純物導入領域１１７Ａをボディ領域１３と電界緩和領域１６を隔てるドリフト領域１２の一部１２ａに対して近い位置に形成することができる。このため、ｐ型不純物導入領域１１７Ａを形成するときのイオン注入エネルギーを低減でき、注入時間も短くなり、生産性が向上する。また、ｐ型不純物導入領域１１７Ａを拡散させるときの温度を低くすることができるので、半導体基板１０に与える熱ダメージが低減され、信頼性の高い半導体装置２が提供可能となる。
【００５２】
なお、第１の変形例の半導体装置２においても、図５Ａ〜Ｆに示されるように、ゲート用トレンチ２０Ｔを形成した後に、ｐ型不純物導入領域１１７Ａを形成してもよい。
【００５３】
ここで、図７ＡのＳ３１が特許請求の範囲に記載のマスクを形成する工程に対応し、図７ＡのＳ３２、Ｓ３３及びＳ３７が特許請求の範囲に記載の接続領域を形成する工程に対応し、図７ＡのＳ３４及びＳ３５が特許請求の範囲に記載のゲート用トレンチを形成する工程に対応し、図７ＡのＳ３６が特許請求の範囲に記載の電界緩和領域を形成する工程に対応する。さらに、図７ＡのＳ３２が特許請求の範囲に記載の接続用トレンチを形成する段階に対応し、図７ＡのＳ３３が特許請求の範囲に記載の第２導電型の不純物を導入する段階に対応し、図７ＡのＳ３７が特許請求の範囲に記載の接続領域を位置付ける段階に対応する。
【００５４】
（第２の変形例）
図８に、変形例の半導体装置３の要部断面図を模式的に示す。なお、上記実施形態の共通する構成要素については共通の符号を付し、その説明を省略する。
【００５５】
半導体装置３は、半導体基板１０の表面１０ａから深部に向けて伸びる接続用トレンチ２１７Ｔが形成されていることを特徴とする。接続用トレンチ２１７Ｔは、トレンチゲート２０の長手方向の端部よりも長手方向の外側の部分に形成されている。接続用トレンチ２１７Ｔは、ボディ領域１３を貫通してドリフト領域１２に達する。接続用トレンチ２１７Ｔは、半導体基板１０を平面視したときに、トレンチゲート２０の長手方向の端部の各々に対応して分散配置されているのが望ましい。この場合、接続領域２１７は、接続用トレンチ２１７Ｔの間にあるボディ領域１３に接する。ボディ領域１３と電界緩和領域１６を電気的に接続する接続領域２１７は、接続用トレンチ２１７Ｔの側面のうちのトレンチゲート２０の長手方向の端部に対向する側面に沿って形成されている。接続用トレンチ２１７Ｔは、絶縁体が充填されていてもよい。
【００５６】
次に、半導体装置３の製造方法を説明する。以下では、半導体装置３を製造する過程で実施される工程のうちの接続領域２１７を形成するための工程を説明する。その他の構成要素を形成する工程は、既知の製造技術を利用することができるので、その説明を省略する。以下、図９Ａの製造フローを参照しながら、図９Ｂ〜Ｈに基づいて接続領域２１７を形成する各工程を説明する。
【００５７】
まず、図９Ｂに示されるように、ドレイン領域１１、ドリフト領域１２及びボディ領域１３が形成された半導体基板１０を準備する。半導体基板１０は、エピタキシャル成長法を利用して、４Ｈ−ＳｉＣ支持基板（ドレイン領域１１に相当する）上にドリフト領域１２を結晶成長し、次に、イオン注入法を利用して、ドリフト領域１２の一部にアルミニウムを導入してボディ領域１３を形成することで準備される。次に、半導体基板１０の表面１０ａにシリコン酸化膜のマスク６２をパターニングする（図９ＡのＳ４１）。マスク６２には、開口６２ａが形成されている。マスク６２の開口６２ａは、ゲート用トレンチ２０Ｔの形成範囲２０Ａの長手方向の端部よりも長手方向の外側の部分に位置に形成される。
【００５８】
次に、図９Ｃに示されるように、ドライエッチング法を利用して、マスク６２の開口６２ａに露出する半導体基板１０の異方性エッチングし、接続用トレンチ２１７Ｔを形成する（図９ＡのＳ４２）。接続用トレンチ２１７Ｔの深さは、ボディ領域１３の深さよりも深くなるように調整される。これにより、接続用トレンチ２１７Ｔは、ボディ領域１３を貫通してドリフト領域１２に達するように形成される。
【００５９】
次に、図９Ｄに示されるように、斜めイオン注入法を利用して、マスク６２の開口６２ａを介して接続用トレンチ２１７Ｔの側面にボロンを導入してｐ型不純物導入領域２１７Ａを形成する（図９ＡのＳ４３）。ｐ型不純物導入領域２１７Ａは、接続用トレンチ２１７Ｔの側面のうちのゲート用トレンチ２０Ｔの形成範囲２０Ａの長手方向の端部に対向する側面に形成される。マスク６２は、ｐ型不純物導入領域２１７Ａを形成した後に除去される。
【００６０】
次に、図９Ｅに示されるように、半導体基板１０の表面１０ａにシリコン酸化膜のマスク６４をパターニングする（図９ＡのＳ４４）。マスク６４には、開口６４ａが形成されている。マスク６４の開口６４ａは、ゲート用トレンチ２０Ｔの形成範囲２０Ａに一致するように形成される。
【００６１】
次に、図９Ｆに示されるように、ドライエッチング法を利用して、マスク６４の開口６４ａに露出する半導体基板１０の異方性エッチングし、ゲート用トレンチ２０Ｔを形成する（図９ＡのＳ４５）。ゲート用トレンチ２０Ｔは、ボディ領域１３を貫通してドリフト領域１２に達するように形成される。
【００６２】
次に、図９Ｇに示されるように、イオン注入法を利用して、マスク６４の開口６４ａを介してゲート用トレンチ２０Ｔの底面にアルミニウムを導入して電界緩和領域１６を形成する（図９ＡのＳ４６）。この時点で、ｐ型不純物導入領域２１７Ａは、ボディ領域１３と電界緩和領域１６の双方に接するようには形成されていない。ｐ型不純物導入領域２１７Ａは、ボディ領域１３と電界緩和領域１６を隔てるドリフト領域１２の一部１２ａに対向する位置に配置されている。マスク６４は、電界緩和領域１６を形成した後に除去される。
【００６３】
次に、図９Ｈに示されるように、スパッタリング法又はプラズマＣＶＤ法を利用して、ゲート用トレンチ２０Ｔの内壁、半導体基板１０の表面１０ａ及び接続用トレンチ２１７Ｔの内壁にカーボンキャップ膜６６を被膜する。次に、活性化アニール法を利用して、ボディ領域１３及び電界緩和領域１６に含まれるアルミニウムを活性化させるとともに、ｐ型不純物導入領域２１７Ａに含まれるボロンを等方的に拡散させる（図９ＡのＳ４７）。これにより、ｐ型不純物導入領域２１７Ａに含まれるボロンがボディ領域１３と電界緩和領域１６の間のドリフト領域１２の一部１２ａに拡散し、ボディ領域１３と電界緩和領域１６の間に位置付けられる。これにより、ボディ領域１３と電界緩和領域１６を電気的に接続する接続領域２１７が形成される。
【００６４】
このように、上記製造方法では、ゲート用トレンチ２０Ｔの形成範囲２０Ａの長手方向の端部よりも長手方向の外側の部分に開口６２ａを有するマスク６２を利用して接続用トレンチ２１７Ｔを形成し、その接続用トレンチ２１７Ｔの側面にｐ型不純物導入領域２１７Ａを形成し、そのｐ型不純物導入領域２１７Ａに含まれるボロンを拡散させることで接続領域２１７が形成される。このため、接続領域２１７は、トレンチゲート２０の長手方向の端部近傍に選択的に形成される。上記製造方法によると、トレンチゲート２０の長手方向に沿って延びる側面、即ち、チャネルが形成される部分に不純物が導入されない。上記製造方法によると、オン抵抗の増大を抑えながら、ボディ領域１３と電界緩和領域１６を接続する接続領域２１７を形成することができる。さらに、ｐ型不純物導入領域２１７Ａに含まれるボロンの拡散係数は、ボディ領域１３及び電界緩和領域１６に含まれるアルミニウムの拡散係数よりも大きい。このため、ボディ領域１３及び電界緩和領域１６が不必要に拡散するのを抑えながら、ボディ領域１３と電界緩和領域１６を接続する接続領域２１７を所定位置に位置付けることができる。さらに、上記製造方法によると、図４Ａ〜Ｇ及び図５Ａ〜Ｆで説明した製造方法に比して、ｐ型不純物導入領域２１７Ａをボディ領域１３と電界緩和領域１６を隔てるドリフト領域１２の一部１２ａに対して近い位置に形成することができる。このため、ｐ型不純物導入領域２１７Ａを形成するときのイオン注入エネルギーを低減でき、注入時間も短くなり、生産性が向上する。また、ｐ型不純物導入領域２１７Ａを拡散させるときの温度を低くすることができるので、半導体基板１０に与える熱ダメージが低減され、信頼性の高い半導体装置３が提供可能となる。
【００６５】
また、接続用トレンチ２１７Ｔを電界緩和領域１６が形成される深さまで伸ばすことで、ボディ領域１３と電界緩和領域１６を接続する位置関係に、ｐ型不純物導入領域２１７Ａを斜めイオン注入法で形成することができる。この場合、ｐ型不純物導入領域２１７Ａに導入される不純物の種類は、ボロンに代えて、アルミニウムであってもよい。
【００６６】
なお、第２の変形例の半導体装置３においても、図５Ａ〜Ｆに示されるように、ゲート用トレンチ２０Ｔを形成した後に、ｐ型不純物導入領域２１７Ａを形成してもよい。
【００６７】
ここで、図９ＡのＳ４１が特許請求の範囲に記載のマスクを形成する工程に対応し、図９ＡのＳ４２、Ｓ４３及びＳ４７が特許請求の範囲に記載の接続領域を形成する工程に対応し、図９ＡのＳ４４及びＳ４５が特許請求の範囲に記載のゲート用トレンチを形成する工程に対応し、図９ＡのＳ４６が特許請求の範囲に記載の電界緩和領域を形成する工程に対応する。さらに、図９ＡのＳ４２が特許請求の範囲に記載の接続用トレンチを形成する段階に対応し、図９ＡのＳ４３が特許請求の範囲に記載の第２導電型の不純物を導入する段階に対応し、図９ＡのＳ４７が特許請求の範囲に記載の接続領域を位置付ける段階に対応する。
【００６８】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
【００６９】
本明細書は、トレンチゲートを備える半導体装置の製造方法を開示する。本明細書で開示する半導体装置としては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）及びＩＧＢＴ（Insulated Gate Bipolar Transistor）が例示される。本明細書で開示する半導体装置の製造方法は、ゲート用トレンチを形成する工程、電界緩和領域を形成する工程、マスクを形成する工程及び接続領域を形成する工程を備えていてもよい。ゲート用トレンチを形成する工程では、第１導電型のドリフト領域と第２導電型のボディ領域が積層されている半導体基板のボディ領域側の主面からボディ領域を貫通してドリフト領域に達するとともに、半導体基板のボディ領域側の主面に直交する方向から観測したときに長手方向を有して伸びるゲート用トレンチを形成する。電界緩和領域を形成する工程では、ゲート用トレンチの底面に第２導電型の不純物を導入して電界緩和領域を形成する。マスクを形成する工程では、ゲート用トレンチの形成範囲の長手方向の端部よりも長手方向の外側の部分に開口を有するマスクを半導体基板のボディ領域側の主面に形成する。接続領域を形成する工程では、電界緩和領域とボディ領域を電気的に接続する第２導電型の接続領域を形成する。接続領域を形成する工程は、マスクの開口を介して半導体基板に第２導電型の不純物を導入する段階を有する。
【００７０】
接続領域を形成する工程はさらに、半導体基板を加熱処理して、電界緩和領域とボディ領域の間に位置するドリフト領域に第２導電型の不純物を拡散させて接続領域を位置付ける段階、を有していてもよい。この場合、接続領域を形成するために導入される第２導電型の不純物の拡散係数が、電界緩和領域を形成するために導入される第２導電型の不純物及びボディ領域を構成する第２導電型の不純物の拡散係数よりも大きくてもよい。この製造方法によると、電界緩和領域及びボディ領域が不必要に拡散するのを抑えながら、電界緩和領域とボディ領域を接続する接続領域を所定位置に位置付けることができる。
【００７１】
接続領域を形成する工程はさらに、マスクの開口に露出する半導体基板のボディ領域側の主面から深さ方向に沿って伸びる接続用トレンチを形成する段階を有していてもよい。この場合、接続領域を形成するための第２導電型の不純物が、マスクの開口を介して接続用トレンチの内壁に導入される。この製造方法によると、接続領域を形成するための第２導電型の不純物を、電界緩和領域とボディ領域の間に位置するドリフト領域に近接した位置に導入することができる。このため、接続領域を形成するための第２導電型の不純物を導入するときのエネルギーを低く抑えることができる。
【００７２】
接続用トレンチは、ボディ領域を貫通してドリフト領域に侵入していてもよい。この場合、接続領域を形成するための第２導電型の不純物が、接続用トレンチの側面のうちのゲート用トレンチの形成範囲の長手方向の端部に対向する側面に導入される。この製造方法によると、接続領域を形成するための第２導電型の不純物を、電界緩和領域とボディ領域の間に位置するドリフト領域にさらに近接した位置に導入することができる。このため、接続領域を形成するための第２導電型の不純物を導入するときのエネルギーをさらに低く抑えることができる。
【００７３】
ゲート用トレンチを形成する工程は、接続領域を形成するための第２導電型の不純物を導入する段階の後に実施されてもよい。また、必要に応じて、ゲート用トレンチを形成する工程は、接続領域を形成する第２導電型の不純物を導入する段階よりも先に実施されてもよい。
【００７４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００７５】
１，２，３：半導体装置
１０：半導体基板
１１：ドレイン領域
１２：ドリフト領域
１３：ボディ領域
１４：ボディコンタクト領域
１５：ソース領域
１６：電界緩和領域
１７，１１７，２１７：接続領域
２０：トレンチゲート
２０Ａ：ゲート用トレンチ
【図１】
2017117951.tif 000003
【図２】
2017117951.tif 000004
【図３】
2017117951.tif 000005
【図４Ａ】
2017117951.tif 000006
【図４Ｂ】
2017117951.tif 000007
【図４Ｃ】
2017117951.tif 000008
【図４Ｄ】
2017117951.tif 000009
【図４Ｅ】
2017117951.tif 000010
【図４Ｆ】
2017117951.tif 000011
【図４Ｇ】
2017117951.tif 000012
【図５Ａ】
2017117951.tif 000013
【図５Ｂ】
2017117951.tif 000014
【図５Ｃ】
2017117951.tif 000015
【図５Ｄ】
2017117951.tif 000016
【図５Ｅ】
2017117951.tif 000017
【図５Ｆ】
2017117951.tif 000018
【図６】
2017117951.tif 000019
【図７Ａ】
2017117951.tif 000020
【図７Ｂ】
2017117951.tif 000021
【図７Ｃ】
2017117951.tif 000022
【図７Ｄ】
2017117951.tif 000023
【図７Ｅ】
2017117951.tif 000024
【図７Ｆ】
2017117951.tif 000025
【図７Ｇ】
2017117951.tif 000026
【図７Ｈ】
2017117951.tif 000027
【図８】
2017117951.tif 000028
【図９Ａ】
2017117951.tif 000029
【図９Ｂ】
2017117951.tif 000030
【図９Ｃ】
2017117951.tif 000031
【図９Ｄ】
2017117951.tif 000032
【図９Ｅ】
2017117951.tif 000033
【図９Ｆ】
2017117951.tif 000034
【図９Ｇ】
2017117951.tif 000035
【図９Ｈ】
2017117951.tif 000036