(57)【要約】【課題】スイッチング動作時の電流アンバランスのみならず、定常動作時の電流アンバランスについても改善できるパワー半導体素子の制御回路を提供する。【解決手段】本発明のパワー半導体素子の制御回路は、並列に接続された複数のパワー半導体素子に対応して設けられた複数の駆動部と、複数の駆動部を制御する上位制御回路部と、を備えている。そして、上位制御回路部は、目標導通電流におけるパワー半導体素子のオン電圧のゲート電圧依存性を線形近似関数化し、この線形近似化した各関数に基づいて目標オン電圧となるパワー半導体素子のゲート電圧を算出する。複数の駆動部は、上位制御回路部が算出したゲート電圧に基づいて複数のパワー半導体素子を駆動する。【選択図】  図４
2017158319.tif 000002
【特許請求の範囲】
【請求項１】
並列に接続された複数のパワー半導体素子に対応して設けられた複数の駆動部と、
前記複数の駆動部を制御する上位制御回路部と、を備え、
前記上位制御回路部は、目標導通電流における前記パワー半導体素子のオン電圧のゲート電圧依存性を線形近似関数化し、この線形近似化した各関数に基づいて目標オン電圧となる前記パワー半導体素子のゲート電圧を算出し、
前記複数の駆動部は、前記上位制御回路部が算出したゲート電圧に基づいて前記複数のパワー半導体素子を駆動する
ことを特徴とするパワー半導体素子の制御回路。
【請求項２】
前記パワー半導体素子のゲート電圧依存性がある静特性の情報を記憶する記憶部を備えており、
前記上位制御回路部は、前記記憶部から取得した前記静特性の情報を基に前記パワー半導体素子のゲート電圧を算出する
ことを特徴とする請求項１に記載のパワー半導体素子の制御回路。
【請求項３】
前記パワー半導体素子に印加される前記ゲート電圧と、前記パワー半導体素子の導通電流とは、１次線形比例の関係にある
ことを特徴とする請求項１または請求項２に記載のパワー半導体素子の制御回路。
【請求項４】
前記複数のパワー半導体素子にそれぞれ印加される前記ゲート電圧の差分と、前記複数のパワー半導体素子の各導通電流とは、１次線形比例の関係にある
ことを特徴とする請求項１乃至請求項３のいずれか１項に記載のパワー半導体素子の制御回路。
【請求項５】
前記複数のパワー半導体素子のそれぞれの温度を検知する温度センサを備えており、
前記上位制御回路部は、前記温度センサが検知した温度に対応する前記パワー半導体素子の温度特性情報に基づいて、前記パワー半導体素子のゲート電圧を算出する
ことを特徴とする請求項１乃至請求項４のいずれか１項に記載のパワー半導体素子の制御回路。
【請求項６】
並列に接続された複数のパワー半導体素子の制御方法であって、
目標導通電流における前記パワー半導体素子のオン電圧のゲート電圧依存性を線形近似関数化し、
この線形近似化した各関数に基づいて目標オン電圧となる前記パワー半導体素子のゲート電圧を算出し、
この算出したゲート電圧に基づいて前記複数のパワー半導体素子を駆動する
ことを特徴とするパワー半導体素子の制御方法。
【請求項７】
パワー半導体素子および前記パワー半導体素子を駆動する駆動部を搭載し、並列に接続されて用いられる複数の電力変換ユニットと、
前記複数の電力変換ユニットの各駆動部を制御する上位制御回路部と、を備え、
前記上位制御回路部は、目標導通電流における前記パワー半導体素子のオン電圧のゲート電圧依存性を線形近似関数化し、この線形近似化した各関数に基づいて目標オン電圧となる前記パワー半導体素子のゲート電圧を算出し、
前記複数の電力変換ユニットの各駆動部は、前記上位制御回路部が算出したゲート電圧に基づいて前記複数のパワー半導体素子を駆動する
ことを特徴とする電力変換装置。
【請求項８】
前記複数の電力変換ユニットは、前記パワー半導体素子のゲート電圧依存性がある静特性の情報を記憶する記憶部を備えており、
前記上位制御回路部は、前記記憶部から取得した前記静特性の情報を基に前記パワー半導体素子のゲート電圧を算出する
ことを特徴とする請求項７に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体素子の制御回路、パワー半導体素子の制御方法および電力変換装置に関する。
【背景技術】
【０００２】
電力変換装置として、直流電力を交流電力に変換するインバータ装置や、交流電力を直流電力に変換するコンバータ装置がある。これらの電力変換装置では、パワー半導体素子のスイッチング動作によって電力変換を行う訳であるが、変換電力容量を増大させることを目的として、複数のパワー半導体素子を並列に接続し、これら複数のパワー半導体素子を同時にスイッチング駆動するようにしている。
【０００３】
このように複数のパワー半導体素子を並列に接続して駆動する場合、個々のパワー半導体素子には閾値電圧やオン電圧などの素子固有の特性のばらつきが存在するため、それらが導通する際にそれぞれのパワー半導体素子に流れる電流値がアンバランスしてしまう課題がある。この電流アンバランスを考慮して、従来は、パワー半導体素子を並列に接続する際に、各々の定格電流よりも小さい電流値で設計し、パワー半導体素子が異常な電圧や電流によって破壊されないようにする必要があった。それ故、パワー半導体素子の性能を最大限に発揮することができない。
【０００４】
また、パワー半導体素子の選別を行い、同じような特性を持つパワー半導体素子同士を組み合わせることで、上記の課題を解決できるものの、特性選別によるコスト増加および並列接続数の制限が課題となる。これらの課題を解決する技術として、特許文献１に記載の電力変換装置が提案されている。
【０００５】
特許文献１には、「ＩＧＢＴに対するゲート抵抗を変化させる複数の可変ゲート抵抗回路と、ＩＧＢＴにそれぞれ流れる電流パルスの時間的なずれに応じて各可変ゲート抵抗回路を制御して、ＩＧＢＴのターンオン・ターンオフ制御開始時における各ゲート抵抗を変化させる制御回路とを備える。」と記載されている。
【０００６】
また、定常時のオン電圧のばらつきによる電流アンバランスを解決する技術として、特許文献２に記載の電力変換装置が提案されている。
特許文献２には、「半導体素子を駆動する駆動制御回路用電源の電圧とエミッタ電位生成用電源の電圧の双方を、ゲート閾値電圧とゲート閾値電圧基準値との差分に応じて同極性に等量変位させる変位手段を備える。」と記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１４−２３０３０７号公報
【特許文献２】特開２００８−１７８２４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１に記載の従来技術によれば、ＩＧＢＴのターンオン・ターンオフ時、即ちスイッチング動作時に特定のＩＧＢＴに電流が集中することがなくなる。しかしながら、当該従来技術は、ＩＧＢＴのスイッチング動作時の電流アンバランスについて改善する技術であり、定常動作時の電流アンバランスについては考慮されていない。したがって、パワー半導体素子の閾値電圧やオン電圧などの特性の個体差によって生じる電流アンバランスを改善することはできない。
【０００９】
また、特許文献２に記載の従来技術によれば、定常時のオン電圧のばらつきによる電流アンバランスについて改善できる。しかしながら、オン電圧のばらつき要因としてはパワー半導体素子の閾値電圧以外にも存在するため、閾値電圧の等量変位のみでは、オン電圧のばらつきに起因する電流アンバランスを改善することはできない。
【００１０】
本発明は、スイッチング動作時の電流アンバランスのみならず、定常動作時の電流アンバランスについても改善できるパワー半導体素子の制御回路、パワー半導体素子の制御方法および電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、例えば特許請求の範囲に記載の構成を採用する。
本願は、上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、
並列に接続された複数のパワー半導体素子に対応して設けられた複数の駆動部と、
複数の駆動部を制御する上位制御回路部と、を備え、
上位制御回路部は、目標導通電流におけるパワー半導体素子のオン電圧のゲート電圧依存性を線形近似関数化し、この線形近似化した各関数に基づいて目標オン電圧となるパワー半導体素子のゲート電圧を算出し、
複数の駆動部は、上位制御回路部が算出したゲート電圧に基づいて複数のパワー半導体素子を駆動する
ことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、スイッチング動作時の電流アンバランスのみならず、定常動作時の電流アンバランスについても改善できるために、パワー半導体素子の閾値電圧やオン電圧などの特性の個体差によって生じる電流アンバランスを改善することができる。
上記した以外の課題、構成および効果は、以下の実施形態の説明によって明らかにされる。
【図面の簡単な説明】
【００１３】
【図１】パワー半導体素子の制御回路の基本構成を示すブロック図の例である。
【図２】パワー半導体素子の並列接続による変換電力容量の増大化のための回路構成の一例を示すブロック図の例である。
【図３】電力変換ユニット（パワーユニット）および電力変換装置の構成の概略を示す斜視図の例である。
【図４】本発明の一実施形態に係るパワー半導体素子の制御回路の基本的な構成を示すブロック図の例である。
【図５】本発明の一実施形態に係るパワー半導体素子の制御方法の処理の流れを示すフローチャートの例である。
【図６】２つのパワー半導体素子の静特性Ｉc，Ｖcesatを示す図の例である。
【図７】２つのパワー半導体素子の導通電流Ｉcとオン電圧Ｖcesatの１次近似関数を示す図の例である。
【図８】２つのパワー半導体素子のゲート電圧を同一にした場合の駆動評価結果の一例を示す図の例である。
【図９】一方のパワー半導体素子のゲートにＶge1＝１５Ｖを印加し、他方のパワー半導体素子のゲートにＶge2＝１７Ｖを印加した場合の駆動評価結果の一例を示す図の例である。
【図１０】並列接続されたパワー半導体素子のオン電圧Ｖcesatと導通電流Ｉｃの関係を示す特性図の例である。
【図１１】目標電流値を２００Ａとしたときのゲート電圧Ｖgeとオン電圧Ｖcesatの関係を示す図の例である。
【図１２】目標電流値を３００Ａとしたときのゲート電圧Ｖgeとオン電圧Ｖcesatの関係を示す図の例である。
【図１３】目標電流値を４００Ａとしたときのゲート電圧Ｖgeとオン電圧Ｖcesatの関係を示す図の例である。
【図１４】目標電流値を５００Ａとしたときのゲート電圧Ｖgeとオン電圧Ｖcesatの関係を示す図の例である。
【図１５】各目標電流値におけるゲート電圧Ｖgeとオン電圧Ｖcesatの関係から、目標オン電圧Ｏにおけるゲート電圧Ｖgeを求めた場合の、導通電流Ｉｃとゲート電圧Ｖgeの関係を示す図の例である。
【図１６】２つのパワー半導体素子のゲート電圧Ｖge1，Ｖge2の差分ΔＶgeと目標電流値の関係を示す図の例である。
【図１７】実施例１に係るパワー半導体素子の制御回路の構成を示すブロック図の例である。
【図１８】実施例２に係るパワー半導体素子の制御回路の構成を示すブロック図の例である。
【発明を実施するための形態】
【００１４】
以下、本発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本発明は実施形態に限定されるものではない。本明細書および図面において、同一の構成要素又は実質的に同一の機能を有する構成要素には同一の符号を付することとし、重複する説明は省略する。
【００１５】
＜電力変換装置＞
電力変換装置は、直流電力を交流電力に変換するインバータ機能、あるいは、交流電力を直流電力に変換するコンバータ機能を有する。そして、インバータ機能を有する電力変換装置はインバータ装置と呼ばれ、コンバータ機能を有する電力変換装置はコンバータ装置と呼ばれている。
【００１６】
この種の電力変換装置は、例えば、蓄電池などに蓄えられたエネルギーを使って、サーバなどの負荷に対して交流の電力を途切れることなく供給することを目的とした無停電電源装置（Uninterruptible Power System：ＵＰＳ）に用いることができる。ただし、ここで例示した用途は一例であって、無停電電源装置への用途に限られるものではない。すなわち、電力変換装置は、無停電電源装置の他、産業機器向け電力変換装置、鉄道向け電力変換装置、エレベータ向け電力変換装置、自動車向け電力変換装置、家庭用電気製品向け電力変換装置など、種々の用途に用いることができる。
【００１７】
［パワー半導体素子の制御回路の基本構成］
先ず、電力変換装置における主回路であるパワー半導体素子の制御回路の基本的な構成について説明する。図１は、パワー半導体素子の制御回路の基本構成を示すブロック図の例である。
【００１８】
図１において、パワー半導体素子の制御回路１は、上アームパワー半導体素子２を駆動する上アーム駆動部４と、下アームパワー半導体素子３を駆動する下アーム駆動部５と、上位制御回路部６と、を有する構成となっている。以下では、パワー半導体素子の制御回路１を単に制御回路１と記述する場合がある。また、上アーム駆動部４を単に駆動部４と記述し、下アーム駆動部５を単に駆動部５と記述する場合がある。パワー半導体素子２，３の各々には、還流ダイオード７，８が逆極性で並列に接続されている。
【００１９】
上アームパワー半導体素子２および下アームパワー半導体素子３は、高電圧の電源電圧をゲート電圧に応じてスイッチングするスイッチング素子であり、このスイッチング動作によって電力変換を行う。以下では、上アームパワー半導体素子２を単にパワー半導体素子２と記述し、下アームパワー半導体素子３を単にパワー半導体素子３と記述する場合がある。パワー半導体素子２およびパワー半導体素子３として、電圧駆動型の素子の一例である、絶縁ゲートバイポーラトランジスタ（Insulated Bipolar Transistor：ＩＧＢＴ）などを用いることができる。
【００２０】
上アームパワー半導体素子２および下アームパワー半導体素子３は、電力変換装置における主回路であり、高電位側電源と低電位側電源との間に直列に接続されて用いられている。すなわち、上アームパワー半導体素子２のコレクタが高電位側電源に接続され、下アームパワー半導体素子３のエミッタが低電位側電源に接続され、上アームパワー半導体素子２のエミッタと下アームパワー半導体素子３のコレクタとが出力端子９に共通に接続されている。そして、出力端子９に導出される電圧（出力電圧）は不図示の負荷に供給される。
【００２１】
上アームパワー半導体素子２、下アームパワー半導体素子３、還流ダイオード７および還流ダイオード８はモジュール化されている。以下、上アームパワー半導体素子２、下アームパワー半導体素子３、還流ダイオード７および還流ダイオード８からなるモジュールをパワーモジュール１０と呼ぶこととする。
【００２２】
上位制御回路部６は、上アーム駆動部４および下アーム駆動部５に対して、これらを制御するためのパルス列信号を供給する。パルス列信号は、例えば、一定の周波数で変化する搬送波を使用したパルス幅変調（Pulse Width Modulation：ＰＷＭ）信号である。パルス列信号がＰＷＭ信号である場合、搬送波の周波数を高くすることにより、制御の精度を高めることができる。
【００２３】
［変換電力容量の増大化］
ところで、上アームパワー半導体素子２および下アームパワー半導体素子３をそれぞれ複数個ずつ並列接続し、これら複数のパワー半導体素子を同時にスイッチング駆動することにより、電力変換装置の変換電力容量の増大化を図ることができる。
【００２４】
図２は、パワー半導体素子の並列接続による変換電力容量の増大化のための回路構成の一例を示す回路図の例である。ここでは、上アームパワー半導体素子２および下アームパワー半導体素子３をそれぞれ２つずつ並列接続した例を示している。本例では、２つ並列接続を例に挙げたが、パワー半導体素子２，３の並列接続数は２つに限られるものではなく、並列接続数が多いほど変換電力容量の増大化の効果は大きくなる。
【００２５】
図２において、上アームパワー半導体素子２-1および下アームパワー半導体素子３-1を含むパワーモジュール１０-1と、上アーム駆動部４-1および下アーム駆動部５-1とはユニット化されている。同様に、上アームパワー半導体素子２-2および下アームパワー半導体素子３-2を含むパワーモジュール１０-2と、上アーム駆動部４-2および下アーム駆動部５-2とはユニット化されている。以下、これらを電力変換ユニット１１と呼ぶこととする。電力変換ユニットは、パワーユニットと呼称される場合がある。
【００２６】
本例の場合、電力変換ユニット１１が２つであり、これら２つの電力変換ユニット１１-1，１１-2は互いに並列接続されて用いられることになる。より具体的には、電力変換ユニット１１-1側の上アームパワー半導体素子２-1のコレクタと、電力変換ユニット１１-2側の上アームパワー半導体素子２-2のコレクタとが高電位側電源端子１２に共通に接続されている。また、電力変換ユニット１１-1側の下アームパワー半導体素子３-1のエミッタと、電力変換ユニット１１-2側の下アームパワー半導体素子３-2のエミッタとが低電位側電源端子１３に共通に接続されている。そして、電力変換ユニット１１-1側および電力変換ユニット１１-2側の上アームパワー半導体素子２-1，２-2の各エミッタと下アームパワー半導体素子３-1，３-2の各コレクタとが出力端子９に共通に接続されている。
【００２７】
なお、本例では、電力変換ユニット１１-1，１１-2に、高電位側および低電位側の両方の上アームパワー半導体素子２-1，２-2および下アームパワー半導体素子３-1，３-2を搭載した２ｉｎ１構成のパワーモジュール１０-1，１０-2を例示したが、これに限られるものではない。すなわち、２ｉｎ１構成の他、片方のアームのパワー半導体素子を搭載した１ｉｎ１構成のパワーモジュールであってもよい。
【００２８】
［電力変換ユニットおよび電力変換装置の構成］
次に、電力変換ユニットおよび電力変換装置の構成について説明する。図３は、電力変換ユニットおよび電力変換装置の構成の概略を示す斜視図の例である。ただし、図３に示す電力変換装置の構成は一例であり、この構成に限られるものではない。
【００２９】
図３において、電力変換ユニット１１（１１-1，１１-2）は、受熱ブロック１４、平滑コンデンサ１５、ヒートパイプ１６、放熱フィン１７、バスバー１８、ヒューズ１９ｎ，１９ｐなどの部品を一体化して構成された単位ユニットである。受熱ブロック１４は、パワー半導体素子２およびパワー半導体素子２３を両側から挟むように設けられている。ヒートパイプ１６は、受熱ブロック１４に内蔵されている。放熱フィン１７は、ヒートパイプ１６の熱を逃がす作用をなす。バスバー１８は、パワー半導体素子２およびパワー半導体素子２３と平滑コンデンサ１５とを接続するための部材である。ヒューズ１９ｎ，１９ｐは、バスバー１８に接続されている。電力変換ユニット１１にはさらに、制御基板２０が取り付けられている。制御基板２０には、パワー半導体素子２の上アーム駆動部４およびパワー半導体素子３の下アーム駆動部５が搭載されている。
【００３０】
電力変換装置３０は、上記構成の電力変換ユニット１１を複数個用いて、冷却風を排出するためのファンユニット３１や、電力変換装置３０の受動部品３２等を組み合わせることによって構成されている。本例の場合、６個の電力変換ユニット１１が、電力変換装置３０の中間部に配置された構成となっている。６個の電力変換ユニット１１は、例えば、３相分のインバータに対応する３個の電力変換ユニットと、３相分のコンバータに対応する３個の電力変換ユニットとからなる。ただし、電力変換装置３０に配置される電力変換ユニット１１の数は６個に限られるものではなく、その数は任意である。ファンユニット３１は電力変換装置３０の上部に配置され、受動部品３２は電力変換装置３０の下部に配置されている。
【００３１】
上記構成の電力変換装置３０では、パワー半導体素子２，３および還流ダイオード７，８からなるパワーモジュール１０と、上アーム駆動部４および下アーム駆動部５とがユニット化されているために、電力変換ユニット１１の単位で交換や拡張が可能である。これにより、電力変換装置３０のメンテナンス性を向上できる。
【００３２】
ここで、電力変換装置３０において、図２に示すように、変換電力容量を増大させることを目的として、パワー半導体素子２，３をそれぞれ複数並列に接続し、これら複数のパワー半導体素子２，３を同時にスイッチング駆動する場合を考える。この場合、個々のパワー半導体素子は閾値電圧やオン電圧などの素子固有の特性がばらつきを有するため、それらが導通する際にそれぞれのパワー半導体素子に流れる電流値がアンバランスしてしまう課題がある。
【００３３】
＜実施形態＞
以下に、図１に示すパワー半導体素子の制御回路１において、並列接続された複数のパワー半導体素子２，３を同時にスイッチング駆動する際の、スイッチング動作時および定常動作時の電流アンバランスを改善する本発明の一実施形態について説明する。ここで、「スイッチング動作」とは、パワー半導体素子２，３のターンオン・ターンオフの動作である。また、「定常動作」とは、パワー半導体素子２，３のターンオン後からターンオフ前までの期間の動作、即ちパワー半導体素子２，３の導通時の動作である。
【００３４】
図４は、本発明の一実施形態に係るパワー半導体素子の制御回路の基本的な構成を示すブロック図の例である。ここでは、本実施形態に係るパワー半導体素子の制御回路について、図２の下アームパワー半導体素子３-1，３-2の制御系を例に挙げて説明するが、上アームパワー半導体素子２-1，２-2の制御系についても同様である。
【００３５】
パワー半導体素子３-1を駆動する下アーム駆動部５-1は、遅延回路部５１、ゲート電圧傾き可変回路部５２およびゲート電圧可変回路部５３を備えた構成となっている。パワー半導体素子３-2を駆動する下アーム駆動部５-2も同様に、遅延回路部５１、ゲート電圧傾き可変回路部５２およびゲート電圧可変回路部５３を備えた構成となっている。
【００３６】
下アーム駆動部５-1および下アーム駆動部５-2において、遅延回路部５１は、パワー半導体素子３-1およびパワー半導体素子３-2のスイッチング動作時の電流の立ち上がりタイミングもしくは立ち下がりタイミングの遅延ばらつきを調整する。ゲート電圧傾き可変回路部５２は、パワー半導体素子３-1およびパワー半導体素子３-2のスイッチング動作時の電流の傾きばらつきを調整するためにゲート電圧の傾きを変化させる。ゲート電圧可変回路部５３は、パワー半導体素子３-1およびパワー半導体素子３-2の定常動作時（導通時）の電流を調整するためにゲート電圧（ゲート−エミッタ間）Ｖgeを変化させる。
【００３７】
上位制御回路部６は、静特性取得部６１、ゲート電圧算出部６２および制御部６３を備えた構成となっている。静特性取得部６１は、並列接続されたパワー半導体素子３-1およびパワー半導体素子３-2の静特性を取得する。ここで、パワー半導体素子３-1およびパワー半導体素子３-2の静特性とは、各パワー半導体素子の固有の特性であり、具体的には導通電流Ｉcとオン電圧Ｖcesatである。これらの静特性Ｉc，Ｖcesatは、ゲート電圧依存性がある。静特性Ｉc，Ｖcesatのゲート電圧依存性および静特性取得部６１による静特性の取得の詳細については後述する。
【００３８】
ゲート電圧算出部６２は、静特性取得部６１が取得したパワー半導体素子３-1およびパワー半導体素子３-2のゲート電圧依存性がある静特性に基づいて、目標導通電流（以下、単に「目標電流」と記述する場合がある）におけるオン電圧Ｖcesatとゲート電圧Ｖgeとの関係式を求める。そして、ゲート電圧算出部６２は、求めた関係式から、目標オン電圧に対応するパワー半導体素子３-1およびパワー半導体素子３-2の各ゲート電圧Ｖgeを算出する。なお、オン電圧Ｖcesatとゲート電圧Ｖgeとの関係式は、１次線形近似関数であることが望ましい。
【００３９】
制御部６３は、ゲート電圧算出部６２で算出されたパワー半導体素子３-1およびパワー半導体素子３-2の各ゲート電圧Ｖgeに対応するゲート電圧指令値Ｓ１，Ｓ２を、下アーム駆動部５-1および下アーム駆動部５-2の各ゲート電圧可変回路部５３に送る。下アーム駆動部５-1および下アーム駆動部５-2の各ゲート電圧可変回路部５３は、パワー半導体素子３-1およびパワー半導体素子３-2の各ゲートに対して、ゲート電圧指令値Ｓ１，Ｓ２に基づく所望のゲート電圧Ｖgeを印加することによって、パワー半導体素子３-1およびパワー半導体素子３-2を駆動する。
【００４０】
上記構成の上位制御回路部６の各機能部、即ち、静特性取得部６１、ゲート電圧算出部６２および制御部６３については、マイクロコンピュータがそれぞれの機能を実現するプログラムを解釈し、実行することによってソフトウェアで実現することができる。また、上記の各機能部（６１〜６３）については、それらの一部または全部を、例えば集積回路で設計することにより、ハードウェアで実現することもできる。
【００４１】
上位制御回路部６は、下アーム駆動部５-1および下アーム駆動部５-2に対して、遅延回路部５１、ゲート電圧傾き可変回路部５２およびゲート電圧可変回路部５３を個別に制御することが可能である。そして、上位制御回路部６による個別制御により、下アーム駆動部５-1および下アーム駆動部５-2は、入力端子２１から同一の入力信号Ｓinが入力されても、パワー半導体素子３-1およびパワー半導体素子３-2の各ゲートに異なる波形のゲート電圧Ｖgeを印加することができる。
【００４２】
図５は、本発明の一実施形態に係るパワー半導体素子の制御方法の処理の流れを示すフローチャートの例である。
【００４３】
先ず、静特性取得部６１は、並列接続されたパワー半導体素子３-1およびパワー半導体素子３-2のゲート電圧依存性がある静特性、即ち導通電流Ｉcとオン電圧Ｖcesatを取得する（ステップＳ１１）。ここで、取得する静特性については、ゲート電圧を２水準以上有することが望ましい。次に、ゲート電圧算出部６２は、ステップＳ１１で取得したパワー半導体素子３-1およびパワー半導体素子３-2の静特性から、目標電流におけるオン電圧Ｖcesatとゲート電圧Ｖgeとの関係式を求める（ステップＳ１２）。次いで、ゲート電圧算出部６２は、求めた関係式から、目標オン電圧に対応するパワー半導体素子３-1およびパワー半導体素子３-2の各ゲート電圧Ｖgeを算出する（ステップＳ１３）。
【００４４】
次に、制御部６３は、ステップＳ１３で算出したパワー半導体素子３-1およびパワー半導体素子３-2の各ゲート電圧Ｖgeに対応するゲート電圧指令値Ｓ１，Ｓ２を、下アーム駆動部５-1および下アーム駆動部５-2の各ゲート電圧可変回路部５３に送信する（ステップＳ１４）。このゲート電圧指令値Ｓ１，Ｓ２を受けて、下アーム駆動部５-1および下アーム駆動部５-2の各ゲート電圧可変回路部５３は、パワー半導体素子３-1およびパワー半導体素子３-2の各ゲートに対して、ゲート電圧指令値Ｓ１，Ｓ２に基づく所望のゲート電圧Ｖgeを出力する（ステップＳ１５）。
【００４５】
ここで、パワー半導体素子３-1の静特性Ｉc，Ｖcesatおよび導通電流Ｉcとオン電圧Ｖcesatの１次近似関数、ならびに、パワー半導体素子３-2の静特性Ｉc，Ｖcesatおよび導通電流Ｉcとオン電圧Ｖcesatの１次近似関数について、図６および図７を用いて説明する。図６Ａは、パワー半導体素子３-1の静特性Ｉc，Ｖcesatを示す図の例であり、図６Ｂは、パワー半導体素子３-2の静特性Ｉc，Ｖcesatを示す図の例である。図７は、パワー半導体素子３-1の導通電流Ｉcとオン電圧Ｖcesatの１次近似関数及びパワー半導体素子３-2の導通電流Ｉcとオン電圧Ｖcesatの１次近似関数を示す図の例である。
【００４６】
図６Ａに示すパワー半導体素子３-1の静特性および図６Ｂに示すパワー半導体素子３-2の静特性において、ゲート電圧Ｖgeを変化させることにより、それぞれの導通電流Ｉcとオン電圧Ｖcesatの関係が変化する。一般的には、ゲート電圧Ｖgeが大きいほど、同一導通電流Ｉcにおけるオン電圧Ｖcesatが小さくなる。例えば、仮に目標導通電流Ｉcを３００Ａとした場合、パワー半導体素子３-1およびパワー半導体素子３-2のオン電圧Ｖcesatを抽出すると、ゲート電圧Ｖgeに対するオン電圧Ｖcesatの増減は、図７に示すように、ほぼ１次線形関数に近似することができる。
【００４７】
図７において、Ｔ１がパワー半導体素子３-1のゲート電圧Ｖgeとオン電圧Ｖcesatの１次近似関数であり、Ｔ２がパワー半導体素子３-2のゲート電圧Ｖgeとオン電圧Ｖcesatの１次近似関数であり、これらの１次近似関数Ｔ１，Ｔ２がゲート電圧算出部６２によって求められる。ここで、同一オン電圧Ｖcesatにおけるゲート電圧Ｖgeを求めると、例えば、パワー半導体素子３-1のゲート電圧Ｖge1は１５Ｖと算出され、パワー半導体素子３-2のゲート電圧Ｖge2は１７Ｖと算出される。
【００４８】
制御部６３は、ゲート電圧算出部６２によって算出されたそれぞれのゲート電圧Ｖge1，Ｖge2に基づいて、パワー半導体素子３-1にはＶge1＝１５Ｖのゲート電圧指令値Ｓ１を出力し、パワー半導体素子３-2にはＶge2＝１７Ｖのゲート電圧指令値Ｓ２を出力する。下アーム駆動部５-1は、ゲート電圧指令値Ｓ１を受けて、パワー半導体素子３-1のゲートに１５Ｖのゲート電圧Ｖge1を印加する。下アーム駆動部５-2は、ゲート電圧指令値Ｓ２を受けて、パワー半導体素子３-2のゲートに１７Ｖのゲート電圧Ｖge2を印加する。
【００４９】
続いて、本実施形態に係るパワー半導体素子の制御方法を実施した場合の実験結果の一例について、図８および図９を用いて説明する。図８は、２つのパワー半導体素子３-1，３-2のゲート電圧を同一にした場合の駆動評価結果の一例を示す図の例であり、図８Ａに時間に対するゲート電圧の変化を示し、図８Ｂに時間に対する駆動電流の変化を示している。図９は、パワー半導体素子３-1のゲートにＶge1＝１５Ｖを印加し、パワー半導体素子３-2のゲートにＶge2＝１７Ｖを印加した場合の駆動評価結果の一例を示す図の例であり、図９Ａに時間に対するゲート電圧の変化を示し、図９Ｂに時間に対する駆動電流の変化を示している。
【００５０】
パワー半導体素子３-1およびパワー半導体素子３-2のゲート電圧を同一にした場合、図８Ｂに示すように、パワー半導体素子３-1の駆動電流Ｉ１とパワー半導体素子３-2の駆動電流Ｉ２との定常動作時のアンバランスは±７％程度となる。これに対して、パワー半導体素子３-1のゲートに１５Ｖを印加し、パワー半導体素子３-2のゲートに１７Ｖを印加した場合、図９Ｂに示すように、パワー半導体素子３-1の駆動電流Ｉ１とパワー半導体素子３-2の駆動電流Ｉ２との定常動作時のアンバランスは±２％程度となる。このように、オン電圧が異なるパワー半導体素子３-1とパワー半導体素子３-2とを並列接続した場合においても、本実施形態に係るパワー半導体素子の制御方法を実施することで、定常動作時の電流アンバランスを改善できる。
【００５１】
図１０乃至図１６を用いて、本実施形態に係るパワー半導体素子の制御方法によるゲート電圧Ｖgeの変化と導通電流Ｉcの関係について説明する。
【００５２】
図１０は、並列接続されたパワー半導体素子３-1およびパワー半導体素子３-2のオン電圧Ｖcesatと導通電流Ｉｃの関係を示す特性図の例である。図１０において、実線はパワー半導体素子３-1のオン電圧Ｖcesatと導通電流Ｉｃの静特性Ｕ１を示しており、点線はパワー半導体素子３-2のオン電圧Ｖcesatと導通電流Ｉｃの静特性Ｕ２を示している。また、ゲート電圧Ｖgeが大きければ大きいほど、同一導通電流Ｉｃにおけるオン電圧Ｖcesatは小さくなる。
【００５３】
ここで、パワー半導体素子３-1，３-2の各導通電流Ｉｃの目標電流値を（ａ）２００Ａ、（ｂ）３００Ａ、（ｃ）４００Ａ、（ｄ）５００Ａと定めたとき、各目標電流値において、ゲート電圧Ｖgeとオン電圧Ｖcesatの関係を示すと、図１１乃至図１４に示すようになる。図１１は、目標電流値を２００Ａとしたときのゲート電圧Ｖgeとオン電圧Ｖcesatの関係を示す図の例である。図１２は、目標電流値を３００Ａとしたときのゲート電圧Ｖgeとオン電圧Ｖcesatの関係を示す図の例である。図１３は、目標電流値を４００Ａとしたときのゲート電圧Ｖgeとオン電圧Ｖcesatの関係を示す図の例である。図１４は、目標電流値を５００Ａとしたときのゲート電圧Ｖgeとオン電圧Ｖcesatの関係を示す図の例である。図１１乃至図１４において、一点鎖線は目標オン電圧Ｏを示している。
【００５４】
図１１乃至図１４から明らかなように、２００Ａ、３００Ａ、４００Ａ、５００Ａのいずれの目標電流値においても、ゲート電圧Ｖgeとオン電圧Ｖcesatの関係は１次関数で近似することが可能である。
【００５５】
図１５は、図１１乃至図１４の各目標電流値２００Ａ、３００Ａ、４００Ａ、５００Ａにおけるゲート電圧Ｖgeとオン電圧Ｖcesatの関係から、目標オン電圧Ｏにおけるゲート電圧Ｖgeを求めた場合の、導通電流Ｉｃとゲート電圧Ｖgeの関係を示す図の例である。ここで設定した目標オン電圧Ｏは、パワー半導体素子３-1のゲート電圧Ｖge1＝１５Ｖとなるオン電圧の値としている。ただし、図１１乃至図１４における１次近似関数Ｔ１および１次近似関数Ｔ２がとり得るオン電圧の値であればどんな値でも目標オン電圧Ｏに設定することが可能である。
【００５６】
図１５において、実線は各目標電流値２００Ａ、３００Ａ、４００Ａ、５００Ａにおける目標オン電圧Ｏより求めたパワー半導体素子３-1のゲート電圧Ｖge1であり、破線はパワー半導体素子３-2のゲート電圧Ｖge2である。図１５から、パワー半導体素子３-1，３-2の各ゲート電圧Ｖge1，Ｖge2と導通電流Ｉｃとは、１次線形比例の関係にあることがわかる。
【００５７】
図１６は、パワー半導体素子３-1のゲート電圧Ｖge1とパワー半導体素子３-2のゲート電圧Ｖge2との差分ΔＶgeと目標電流値の関係を示す図の例である。本図の示す結果から、パワー半導体素子３-1，３-2の各ゲート電圧Ｖge1，Ｖge2の差分ΔＶgeと導通電流Ｉｃの目標電流値も１次線形比例の関係にあることがわかる。
【００５８】
上述したように、並列接続されたパワー半導体素子３-1，３-2の目標導通電流におけるゲート電圧Ｖge1とオン電圧Ｖcesatとは１次線形比例する関係にある。また、パワー半導体素子３-1，３-2の同一オン電圧になるゲート電圧Ｖge1，Ｖge2をそれぞれ算出すると、そのゲート電圧Ｖge1，Ｖge2の差分ΔＶgeは目標導通電流に１次線形比例する。したがって、目標導通電流におけるパワー半導体素子３-1，３-2のオン電圧のゲート電圧依存性を線形近似化した各関数に基づいて、目標オン電圧となるパワー半導体素子３-1，３-2のゲート電圧Ｖge1，Ｖge2を算出することにより、定常動作時の電流アンバランスを改善できる。
【００５９】
以下に、本実施形態に係るパワー半導体素子の制御回路１の具体的な実施例について説明する。
【００６０】
［実施例１］
図１７は、実施例１に係るパワー半導体素子の制御回路１の構成を示すブロック図の例である。電力変換ユニット１１-1，１１-2において、下アーム駆動部５-1，５-2および上アーム駆動部４-1，４-2は全て同じ構成となっている。したがって、以下では、代表的に、下アーム駆動部（以下、単に「駆動部」と記述する場合がある）５-1の具体的な構成について説明する。
【００６１】
駆動部５-1は、遅延回路部５１、ゲート電圧傾き可変回路部５２およびゲート電圧可変回路部５３に加えて、記憶部（記憶装置）５４およびインタフェース（Ｉ／Ｆ）回路部５５を備えている。記憶部５４は、パワー半導体素子３-1のゲート電圧依存性がある静特性の情報、即ちオン電圧のゲート電圧依存性の情報を記憶している。記憶部５４に記憶する情報としては、例えばパワー半導体素子３-1の出荷検査時に取得したパワー半導体素子３-1のオン電圧特性情報であることが好ましい。また、オン電圧特性情報は、先述した通りの目標電流値におけるゲート電圧Ｖgeとオン電圧Ｖcesatの１次線形関数であることが好適である。何故ならば、目標電流値におけるゲート電圧Ｖgeとオン電圧Ｖcesatの１次線形関数であることで、記憶部５４に記憶するデータ量を削減できるため、記憶部５４の小型化や低コスト化を図ることができる。
【００６２】
インタフェース回路部５５は、上位制御回路部６から供給される情報を、遅延回路部５１、ゲート電圧傾き可変回路部５２およびゲート電圧可変回路部５３に伝達する。
【００６３】
上記構成の本実施形態に係るパワー半導体素子の制御回路１において、上位制御回路部６の静特性取得部６１は、パワー半導体素子３-1，３-2の１次近似関数化されたオン電圧特性情報を記憶部５４から取得する。ゲート電圧算出部６２は、静特性取得部６１が取得した１次近似関数化されたオン電圧特性情報を基に、パワー半導体素子３-1，３-2のゲートに印加するゲート電圧情報を算出する。そして、制御部６３は、ゲート電圧算出部６２が算出したゲート電圧情報を制御信号として、インタフェース回路部５５を介して遅延回路部５１、ゲート電圧傾き可変回路部５２およびゲート電圧可変回路部５３に供給する。
【００６４】
遅延回路部５１、ゲート電圧傾き可変回路部５２およびゲート電圧可変回路部５３は、上位制御回路部６から供給される制御信号を基に、パワー半導体素子３-1，３-2のゲート駆動条件を制御する。この場合、パワー半導体素子３-1，３-2の駆動信号として、入力端子２１から入力される信号が同一であっても、電力変換ユニット１１-1，１１-2のそれぞれに搭載されたパワー半導体素子３-1，３-2には異なる波形のゲート電圧Ｖge1，Ｖge2が印加される。
【００６５】
一方、詳細な内部構成は図示していないが、電力変換ユニット１１-1，１１-2にそれぞれ搭載されたパワーモジュール１０-1，１０-2の高電位側の上アームパワー半導体素子２-1，２-2には、同様の構成の駆動部４-1，４-2がそれぞれ接続されている。また、高電位側における駆動部４-1，４-2に搭載された記憶部（記憶部５４に相当）には、上アームパワー半導体素子２-1，２-2に対応したオン電圧特性情報が記録されている。
【００６６】
そして、上アームパワー半導体素子２-1，２-2を駆動する際には、下アームパワー半導体素子３-1，３-2を駆動する場合と同様に、並列接続されているパワー半導体素子２-1，２-2のそれぞれのゲート電圧Ｖgeとオン電圧Ｖcesatの１次近似関数からそれぞれのゲート電圧を算出し、上位制御回路部６により送られる指令に基づいて駆動部４-1，４-2を制御することになる。
【００６７】
［実施例２］
図１８は、実施例２に係るパワー半導体素子の制御回路１の構成を示すブロック図の例である。実施例２に係るパワー半導体素子の制御回路１において、パワーモジュール１０-1，１０-2は、温度センサ７１を搭載している。温度センサ７１については、例えば熱電対、温度センスダイオード、あるいはサーミスタなどによって構成することができる。
【００６８】
一般的に、パワー半導体素子の動作時の発熱によってパワー半導体素子のオン電圧特性が変化することがある。そして、並列接続されたパワー半導体素子同士に温度差が生じると、オン電圧特性がずれる。したがって、パワー半導体素子の温度に応じて、ゲート電圧Ｖgeを変化させる必要がある。
【００６９】
そこで、実施例２に係るパワー半導体素子の制御回路１は、パワーモジュール１０-1，１０-2に搭載され、パワー半導体素子３-1，３-2の温度を検知するための温度センサ７１と、当該温度センサ７１の温度を検出するための温度検出部７２とを備えている。温度検出部７２が検出した温度情報は、上位制御回路部６の静特性取得部６１に供給される。記憶部５４には、パワー半導体素子３-1のゲート電圧依存性がある静特性の情報に加えて、ゲート電圧Ｖgeとオン電圧Ｖcesatの１次近似関数の温度依存性の情報（温度特性情報）も記録されている。
【００７０】
静特性取得部６１は、温度検出部７２が所定温度を検出したとき、当該所定温度に対応する温度特性情報、即ちゲート電圧Ｖgeとオン電圧Ｖcesatの１次近似関数の記録情報を記憶部５４から取得する。また、ゲート電圧算出部６２は、静特性取得部６１が取得した温度特性情報を基に、パワー半導体素子３-1，３-2の各ゲートに印加するゲート電圧Ｖge1，Ｖge2を算出する。そして、制御部６３は、ゲート電圧算出部６２が算出したゲート電圧情報を制御信号として駆動部５-1，５-2に送り、パワー半導体素子３-1，３-2の駆動制御を行う。
【００７１】
以上により、実施例２に係るパワー半導体素子の制御回路１では、パワー半導体素子３-1，３-2間に温度差が存在する場合においても、それぞれの温度に応じたゲート電圧Ｖgeとオン電圧Ｖcesatの１次近似関数に基づき駆動制御を行うため、電流アンバランスを低減させることができる。
【００７２】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例を含む。例えば、上記した実施例は本発明を分かりやすく説明するために詳細したものであり、必ずしも全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることも可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【００７３】
例えば、実施例１および実施例２では、本発明のパワー半導体素子の制御回路およびその制御方法として、電力変換装置に用いられるパワー半導体素子の制御回路およびその制御方法を例に挙げて説明したが、これに限られるものではない。すなわち、本発明のパワー半導体素子の制御回路およびその制御方法は、電力変換装置に限らず、種々の装置において用いられるパワー半導体素子の制御回路およびその制御方法として用いることができる。
【００７４】
また、実施例１および実施例２では、パワー半導体素子が２つ並列接続された場合を例に挙げて説明したが、パワー半導体素子の並列接続数は２つに限られるものではない。すなわち、本発明のパワー半導体素子の制御回路およびその制御方法は、パワー半導体素子の並列接続数をｎ個（ｎは３以上の整数）に増やした場合にも適用できる。
【００７５】
また、実施例１および実施例２では、電力変換ユニットの単位で交換可能な電力変換装置において、パワー半導体素子のゲート電圧依存性がある静特性の情報を記憶する記憶部を、電力変換ユニットに搭載される駆動部毎に設けるとしたが、電力変換ユニット以外に設ける構成を採ることもできる。ただし、電力変換ユニットに搭載される駆動部毎に記憶部を設けることで、次のような効果を得ることができる。
【００７６】
すなわち、電力変換ユニットに搭載される駆動部毎に記憶部を設けることで、電力変換ユニットを交換した際に、交換後の電力変換ユニットの記憶部には、当該電力変換ユニットに搭載されているパワー半導体素子のゲート電圧依存性がある静特性の情報が記憶されていることになる。したがって、電力変換ユニットを交換したとしても、その都度記憶部の記憶情報を書き換える必要がない。因みに、複数の電力変換ユニットに対して記憶部を共通に設ける構成を採った場合には、電力変換ユニットを交換する度に記憶部の記憶内容を、交換後の電力変換ユニットのパワー半導体素子に対応したオン電圧特性情報に書き換える必要がある。
【符号の説明】
【００７７】
１…パワー半導体素子の制御回路、  ２（２-1，２-2）…上アームパワー半導体素子、  ３（３-1，３-2）…下アームパワー半導体素子、  ４（４-1，４-2）…上アーム駆動部、  ５（５-1，５-2）…下アーム駆動部、  ６…上位制御回路部、  ７，８…還流ダイオード、  １０（１０-1，１０-2）…パワーモジュール、  １１（１１-1，１１-2）…電力変換ユニット、  ２０…制御基板、  ３０…電力変換装置、  ５１…遅延回路部、  ５２…ゲート電圧傾き可変回路部、  ５３…ゲート電圧可変回路部、  ５４…記憶部（記憶装置）、  ５５…インタフェース（Ｉ／Ｆ）回路部、  ６１…静特性取得部、  ６２…ゲート電圧算出部、  ６３…制御部、  ７１…温度センサ、  ７２…温度検出部
【図１】
2017158319.tif 000003
【図２】
2017158319.tif 000004
【図３】
2017158319.tif 000005
【図４】
2017158319.tif 000006
【図５】
2017158319.tif 000007
【図６】
2017158319.tif 000008
【図７】
2017158319.tif 000009
【図８】
2017158319.tif 000010
【図９】
2017158319.tif 000011
【図１０】
2017158319.tif 000012
【図１１】
2017158319.tif 000013
【図１２】
2017158319.tif 000014
【図１３】
2017158319.tif 000015
【図１４】
2017158319.tif 000016
【図１５】
2017158319.tif 000017
【図１６】
2017158319.tif 000018
【図１７】
2017158319.tif 000019
【図１８】
2017158319.tif 000020