(57)【要約】【課題】応答性良くデータを転送する。【解決手段】機器から出力されたデータを転送する転送システムであって、主制御部と、第１メモリを含む第１通信部と、第１通信部と通信経路を介して接続され、第２メモリを含む第２通信部と、を備え、主制御部は、機器から出力されたデータを取得する場合、第１メモリにおける予め定められた第１記憶領域からデータを読み出し、第２通信部は、機器から出力されたデータを取得して、第２メモリにおける予め定められた第２記憶領域に書き込み、第１通信部は、主制御部によるデータの読み出しとは非同期に、第２通信部から第２メモリにおける第２記憶領域のデータを受信し、受信したデータを第１メモリにおける第１記憶領域に書き込む転送システムを提供する。【選択図】図１
2017117381.tif 000002
【特許請求の範囲】
【請求項１】
機器から出力されたデータを転送する転送システムであって、
主制御部と、
第１メモリを含む第１通信部と、
前記第１通信部と通信経路を介して接続され、第２メモリを含む第２通信部と、
を備え、
前記主制御部は、前記機器から出力されたデータを取得する場合、前記第１メモリにおける予め定められた第１記憶領域からデータを読み出し、
前記第２通信部は、前記機器から出力されたデータを取得して、前記第２メモリにおける予め定められた第２記憶領域に書き込み、
前記第１通信部は、前記主制御部によるデータの読み出しとは非同期に、前記第２通信部から前記第２メモリにおける前記第２記憶領域のデータを受信し、受信したデータを前記第１メモリにおける前記第１記憶領域に書き込む
転送システム。
【請求項２】
前記第１通信部および前記第２通信部は、シリアル通信経路を介して接続される
請求項１に記載の転送システム。
【請求項３】
前記第２通信部は、前記機器がデータを出力したことに応じて、前記機器が出力したデータを前記第２メモリにおける前記第２記憶領域に書き込む
請求項２に記載の転送システム。
【請求項４】
前記主制御部は、所定の間隔毎に、前記第１メモリにおける前記第１記憶領域からデータを読み出す
請求項３に記載の転送システム。
【請求項５】
前記第１通信部は、前記主制御部による前記第１メモリにおける前記第１記憶領域に対するデータの読み出しとは非同期に、所定の間隔毎に、前記第２メモリにおける前記第２記憶領域に記憶されたデータを読み出す読出命令を前記第２通信部に送信し、
前記第２通信部は、前記読出命令を受信したことに応じて前記第２メモリにおける前記第２記憶領域のデータを前記第１通信部に返信し、
前記第１通信部は、前記第２通信部から、前記読出命令に応じて返信されたデータを受信し、受信したデータを前記第１メモリにおける前記第１記憶領域に書き込む
請求項４に記載の転送システム。
【請求項６】
前記第２通信部は、前記主制御部による前記第１メモリにおける前記第１記憶領域に対するデータの読み出し間隔以下の間隔で、前記読出命令を前記第２通信部に送信する
請求項５に記載の転送システム。
【請求項７】
前記シリアル通信経路は、前記第１通信部をマスター、前記第２通信部をスレーブとしてシリアル信号を伝送し、
前記第１通信部から前記第２通信部へ出力データを伝送する出力データ線と、
前記第２通信部から前記第１通信部へ入力データを伝送する入力データ線と、
前記出力データ線および前記入力データ線にデータが伝送されているか否かを示す制御信号を伝送する制御信号線と、
前記出力データ線および前記入力データ線に伝送されているデータのクロックを表すクロック信号を伝送するクロック信号線と、
を含む
請求項４から６の何れか１項に記載の転送システム。
【請求項８】
前記第２通信部は、前記機器が出力したデータを前記第２メモリにおける前記第２記憶領域に書き込んだ場合、書き込んだデータを前記第１メモリにおける前記第１記憶領域へ書き込む書込命令を前記第１通信部に送信し、
前記第１通信部は、前記第２通信部から前記書込命令を受信した場合、前記第１メモリにおける前記第１記憶領域に、受信したデータを書き込む
請求項３に記載の転送システム。
【請求項９】
前記シリアル通信経路は、前記第１通信部をマスター、前記第２通信部をスレーブとしてシリアル信号を伝送する第１経路と、前記第２通信部をマスター、前記第１通信部をスレーブとしてシリアル信号を伝送する第２経路とを有し、
前記第１経路は、
前記第１通信部から前記第２通信部へ第１の出力データを伝送する第１の出力データ線と、
前記第２通信部から前記第１通信部へ第１の入力データを伝送する第１の入力データ線と、
前記第１の出力データ線および前記第１の入力データ線にデータが伝送されているか否かを示す第１の制御信号を伝送する第１の制御信号線と、
前記第１の出力データ線および前記第１の入力データ線に伝送されているデータのクロックを表す第１のクロック信号を伝送する第１のクロック信号線と、
を含み、
前記第２経路は、
前記第２通信部から前記第１通信部へ第２の出力データを伝送する第２の出力データ線と、
前記第１通信部から前記第２通信部へ第２の入力データを伝送する第２の入力データ線と、
前記第２の出力データ線および前記第２の入力データ線にデータが伝送されているか否かを示す第２の制御信号を伝送する第２の制御信号線と、
前記第２の出力データ線および前記第２の入力データ線に伝送されているデータのクロックを表す第２のクロック信号を伝送する第２のクロック信号線と、
を含む
請求項８に記載の転送システム。
【請求項１０】
前記第１メモリおよび前記第２メモリは、同一のアドレス空間を有し、
前記第１メモリにおける前記第１記憶領域および前記第２メモリにおける前記第２記憶領域は、同一のアドレスである
請求項１から９の何れか１項に記載の転送システム。
【請求項１１】
前記第１メモリおよび前記第２メモリは、異なるアドレス空間を有し、
前記第１通信部または前記第２通信部は、前記第１メモリにおける前記第１記憶領域のアドレスと前記第２メモリにおける前記第２記憶領域のアドレスとの間のアドレス変換をする変換部をさらに含む
請求項１から９の何れか１項に記載の転送システム。
【請求項１２】
前記転送システムは、第１機器および第２機器から出力されたデータを転送し、
前記第１メモリと同一のアドレス空間を有する第３メモリを含む第３通信部をさらに備え、
前記主制御部は、前記第１機器から出力されたデータを取得する場合、前記第３メモリにおける前記第１記憶領域からデータを読み出し、前記第２機器から出力されたデータを取得する場合、前記第３メモリにおける予め定められた記憶領域からデータを読み出し、
前記第３通信部は、前記第２機器からデータが出力された場合、前記第２機器から出力されたデータを前記第３メモリにおける前記予め定められた記憶領域に書き込み、
前記第２通信部は、前記第１機器から出力されたデータを取得して、前記第２メモリにおける前記第２記憶領域に書き込み、
前記第１通信部は、前記主制御部によるデータの読み出しとは非同期に、前記第２通信部から前記第２メモリにおける前記第２記憶領域のデータを受信し、受信したデータを前記第１メモリにおける前記第１記憶領域に書き込み、
前記第１通信部は、前記第１メモリにおける前記第１記憶領域にデータが書き込まれた場合、前記第１記憶領域に書き込まれたデータを出力し、
前記第３通信部は、前記第１通信部からデータが出力された場合、前記第１通信部からデータが出力されたデータを前記第３メモリにおける前記第１記憶領域に書き込む
請求項１から１１の何れか１項に記載の転送システム。
【請求項１３】
前記第１通信部および前記主制御部は、第１基板に設けられ、
前記第２通信部は、前記第１基板とは別体の第２基板に設けられ、
前記第１通信部および前記第２通信部は、通信ケーブルで接続される
請求項１から１２の何れか１項に記載の転送システム。
【請求項１４】
画像形成装置であって、
前記画像形成装置に設けられた機器と、
第１メモリを含む第１通信部と、
前記第１通信部と通信経路を介して接続され、第２メモリを含む第２通信部と、
前記機器から出力されたデータを取得する場合、前記第１メモリにおける予め定められた第１記憶領域からデータを読み出す主制御部と、
を備え、
前記第２通信部は、前記機器から出力されたデータを取得して、前記第２メモリにおける予め定められた第２記憶領域に書き込み、
前記第１通信部は、前記主制御部によるデータの読み出しとは非同期に、前記第２通信部から前記第２メモリにおける前記第２記憶領域のデータを受信し、受信したデータを前記第１メモリにおける前記第１記憶領域に書き込む
画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、転送システムおよび画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式の画像形成装置には、センサ等の機器が設けられている。これらの機器は、ＣＰＵ（Central  Processing  Unit）等の主制御部とデータバスを介して接続される。画像形成装置は、これらのセンサが多く設けられている。このため、画像形成装置は、センサと主制御部との間の信号配線の数が非常に多い。
【０００３】
このような問題を解決するため、主制御部とセンサとの間をシリアル通信経路により接続する方法が知られている。これにより、主制御部と機器との間を少ない信号配線で接続することができる。
【０００４】
特許文献１には、パラレル−シリアル変換を適切なタイミングで行うデータ転送装置が記載されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、主制御部がセンサの出力値をシリアル通信経路を介して読み取る場合、主制御部側およびセンサ側でパラレル−シリアル変換またはシリアル−パラレル変換しなければならない。従って、画像形成装置では、主制御部がセンサの出力値をシリアル通信経路を介して読み取る場合、応答性が悪くなってしまっていた。
【０００６】
本発明は、上記に鑑みてなされたものであって、機器から出力されたデータを応答性良く転送する転送システムおよび画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明は、機器から出力されたデータを転送する転送システムであって、主制御部と、第１メモリを含む第１通信部と、前記第１通信部と通信経路を介して接続され、第２メモリを含む第２通信部と、を備え、前記主制御部は、前記機器から出力されたデータを取得する場合、前記第１メモリにおける予め定められた第１記憶領域からデータを読み出し、前記第２通信部は、前記機器から出力されたデータを取得して、前記第２メモリにおける予め定められた第２記憶領域に書き込み、前記第１通信部は、前記主制御部によるデータの読み出しとは非同期に、前記第２通信部から前記第２メモリにおける前記第２記憶領域のデータを受信し、受信したデータを前記第１メモリにおける前記第１記憶領域に書き込むことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、機器から出力されたデータを応答性良く転送することができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１実施形態に係る転送システムの構成を示す図である。
【図２】図２は、第１実施形態に係る転送システムにおける、主制御部から出力されたデータを機器へ与える場合の各信号のタイミングチャートである。
【図３】図３は、第１実施形態に係る転送システムにおける、機器から出力されたデータを主制御部が取得する場合の各信号のタイミングチャートである。
【図４】図４は、第２実施形態に係る転送システムの構成を示す図である。
【図５】図５は、第２実施形態に係る転送システムにおける、機器から出力されたデータを主制御部が取得する場合の各信号のタイミングチャートである。
【図６】図６は、第３実施形態に係る転送システムの構成を示す図である。
【図７】図７は、第１メモリのメモリイメージ、および、第２メモリのメモリイメージを示す図である。
【図８】図８は、第４実施形態に係る転送システムの構成を示す図である。
【図９】図９は、第４実施形態に係る転送システムにおける、第１機器から出力されたデータを主制御部が取得する場合の各信号のタイミングチャートである。
【図１０】図１０は、第５実施形態に係る転送システムを示す図である。
【図１１】図１１は、第６実施形態に係る画像形成装置を示す図である。
【発明を実施するための形態】
【００１０】
（第１実施形態）
図１は、第１実施形態に係る転送システム１０の構成を示す図である。
【００１１】
転送システム１０は、主制御部２０と、機器３０と、第１通信部４０と、第２通信部５０とを備える。転送システム１０は、機器３０から出力されたデータを転送して主制御部２０に与える。また、転送システム１０は、主制御部２０から出力されたデータを機器３０に与える。
【００１２】
主制御部２０は、ＣＰＵ等のプロセッサである。主制御部２０は、プログラム等を実行して、機器３０にデータを与えて機器３０を制御したり、機器３０から取得したデータに基づき処理を実行したりする。主制御部２０は、機器３０から出力されたデータを第１通信部４０および第２通信部５０を介して取得する。また、主制御部２０は、データを第１通信部４０および第２通信部５０を介して機器３０に与える。
【００１３】
機器３０は、センサ、駆動装置または周辺機器等である。機器３０は、データを受け取り、受け取ったデータに応じて動作する。機器３０は、例えば、レジスタに書き込まれたデータに応じて動作する。また、機器３０は、検出結果等を表すデータを出力する。機器３０は、例えば、検出結果等を表すデータをレジスタに書き込むことにより、データを出力する。
【００１４】
第１通信部４０および第２通信部５０は、シリアル通信経路５３を介して、主制御部２０から出力されたデータを機器３０に与える。これにより、機器３０は、主制御部２０から与えられたデータに応じて動作することができる。また、第１通信部４０および第２通信部５０は、シリアル通信経路５３を介して、機器３０から出力されたデータを主制御部２０に与える。これにより、主制御部２０は、機器３０から出力されたデータに応じて処理を実行することができる。
【００１５】
第１通信部４０は、第１メモリ６１を含む。また、第２通信部５０は、第２メモリ６２を含む。第１メモリ６１および第２メモリ６２は、例えばＲＡＭ（Random  Access  Memory）である。
【００１６】
第１メモリ６１は、機器３０から出力されたデータを記憶するための予め定められた第１記憶領域を有する。また、第２メモリ６２は、機器３０から出力されたデータを記憶するための予め定められた第２記憶領域を有する。
【００１７】
第１メモリ６１における第１記憶領域および第２メモリ６２における第２記憶領域は、シリアル通信経路５３を介してミラーリングがされる。例えば、第２通信部５０は、機器３０からデータが出力された場合、機器３０から出力されたデータを第２記憶領域に書き込む。第１通信部４０は、第２メモリ６２における第２記憶領域のデータをシリアル通信経路５３を介して受信し、受信したデータを第１メモリ６１における第１記憶領域に書き込む。これにより、第１メモリ６１における第１記憶領域および第２メモリ６２における第２記憶領域は、同一のデータを記憶した状態となる。
【００１８】
また、第１メモリ６１は、機器３０へと与えるデータを記憶するための予め定められた第３記憶領域を有する。また、第２メモリ６２は、機器３０へと与えるデータを記憶するための予め定められた第４記憶領域を有する。
【００１９】
第１メモリ６１における第３記憶領域および第２メモリ６２における第４記憶領域は、シリアル通信経路５３を介してミラーリングがされる。例えば、主制御部２０は、機器３０にデータを与える場合、機器３０に与えるべきデータを第１メモリ６１における第３記憶領域に書き込む。第１通信部４０は、第１メモリ６１における第３記憶領域にデータが書き込まれた場合、書き込まれたデータをシリアル通信経路５３を介して第２通信部５０に送信する。第２通信部５０は、第１通信部４０から第３記憶領域に書き込まれたデータを受信した場合、受信したデータを第２メモリ６２における第４記憶領域に書き込む。これにより、第１メモリ６１における第３記憶領域および第２メモリ６２における第４記憶領域は、同一のデータを記憶した状態となる。
【００２０】
第１実施形態においては、第１メモリ６１および第２メモリ６２は、同一のアドレス空間を有する。従って、第１メモリ６１における第１記憶領域および第２メモリ６２における第２記憶領域は、同一のアドレスである。また、第１メモリ６１における第３記憶領域および第２メモリ６２における第４記憶領域は、同一のアドレスである。
【００２１】
また、第１メモリ６１および第２メモリ６２は、アドレス空間の全体がシリアル通信経路５３を介してミラーリングされてもよい。すなわち、第１メモリ６１および第２メモリ６２は、アドレス空間の全体が同一のデータを記憶した状態となってもよい。
【００２２】
主制御部２０と第１メモリ６１とは、パラレルバス６５により接続される。パラレルバス６５は、例えば、データ線と、アドレス線と、選択信号線と、書込指示信号線と、読出指示信号線とを含む。
【００２３】
データ線は、データを伝送する。具体的には、データ線は、書き込み時には、主制御部２０から第１メモリ６１へデータを伝送する。また、データ線は、読み出し時には、第１メモリ６１から主制御部２０へデータを伝送する。
【００２４】
アドレス線は、主制御部２０から第１メモリ６１に、アドレスを伝送する。具体的には、アドレス線は、書き込み時には、データを書き込むべき領域を特定するアドレスを伝送する。また、アドレス線は、読み出し時には、読み出すべきデータが記憶されている領域を特定するアドレスを伝送する。
【００２５】
選択信号線は、第１メモリ６１を書き込み対象または読み出し対象として選択しているか否かを示す選択信号を、主制御部２０から第１メモリ６１に伝送する。主制御部２０は、例えば、第１メモリ６１をアクセス対象として選択した場合、選択信号をＬ論理にし、選択していない場合には選択信号をＨ論理にする。
【００２６】
書込指示信号線は、主制御部２０から第１メモリ６１に、書き込みタイミングを示す書込指示信号を伝送する。主制御部２０は、例えば、第１メモリ６１にデータを書き込む場合、書込指示信号をＬ論理にするとともに、データ線にデータを送信する。これにより、第１メモリ６１は、データ線を介して取得したデータを、指定されたアドレスの領域に記憶することができる。主制御部２０は、データを書き込まない期間には、書込指示信号をＨ論理にする。
【００２７】
読出指示信号線は、主制御部２０から第１メモリ６１に、データの読み出しタイミングを示す読出指示信号を伝送する。主制御部２０は、例えば、第１メモリ６１からデータを読み出す場合、読出指示信号をＬ論理とする。これにより、第１メモリ６１は、指定されたアドレスの領域に記憶されているデータを、データ線を介して出力する。主制御部２０は、データを読み出さない場合には読出指示信号をＨ論理にする。
【００２８】
第１通信部４０および第２通信部５０は、シリアル通信経路５３を介して接続される。シリアル通信経路５３は、第１通信部４０をマスター、第２通信部５０をスレーブとしてシリアル信号を伝送する。例えば、シリアル通信経路５３は、出力データ線と、入力データ線と、制御信号線と、クロック信号線とを含む。
【００２９】
出力データ線は、第１通信部４０から第２通信部５０へ出力データを伝送する。出力データは、書込命令、読出命令、アドレス、および、書き込み対象のデータである。
【００３０】
入力データ線は、入力データを第２通信部５０から第１通信部４０へ伝送する。入力データは、第２メモリ６２から読み出されたデータである。
【００３１】
制御信号線は、制御信号を第１通信部４０から第２通信部５０へ伝送する。制御信号は、出力データ線および入力データ線にデータが伝送されているか否かを示す２値の信号である。マスターである第１通信部４０は、例えば、出力データ線および入力データ線にデータを伝送させる場合には、制御信号をＬ論理にし、出力データ線および入力データ線にデータを伝送させない場合には、制御信号をＨ論理にする。
【００３２】
クロック信号線は、クロック信号を第１通信部４０から第２通信部５０へ伝送する。クロック信号は、出力データ線および入力データ線に伝送されているデータのクロックを表す信号である。マスターである第１通信部４０は、例えば、出力データ線および入力データ線にデータを伝送する場合には、クロック信号を出力する。スレーブである第２通信部５０は、クロック信号に同期させて出力データを受信し、また、クロック信号に同期させて入力データを送信する。
【００３３】
第２通信部５０と機器３０とは、専用信号線６６により接続される。第２通信部５０は、機器３０からデータが出力されたことに応じて、機器３０から出力されたデータを専用信号線６６を介して取得して第２メモリ６２における第２記憶領域に書き込む。また、第２通信部５０は、第１通信部４０からシリアル通信経路５３を介してデータを受信し、受信したデータを第４記憶領域に書き込んだ場合、書き込んだデータを専用信号線６６を介して機器３０に与える。
【００３４】
図２は、第１実施形態に係る転送システム１０における、主制御部２０から出力されたデータを機器３０へ与える場合の各信号のタイミングチャートである。転送システム１０は、主制御部２０から機器３０へデータを与える場合、次のように動作する。
【００３５】
主制御部２０は、機器３０にデータを与える場合、パラレルバス６５を介して、第１メモリ６１における第３記憶領域（機器３０に与えるべきデータを記憶する予め定められた領域）にデータを書き込む。具体的には、図２のｔ１１に示すように、主制御部２０は、選択信号をＬ論理とするとともに、第３記憶領域のアドレスを指定する。さらに、主制御部２０は、書込指示信号をＬ論理とするとともに、データを出力する。これにより、第１メモリ６１は、第３記憶領域に、主制御部２０から出力されたデータを記憶することができる。
【００３６】
主制御部２０により第１メモリ６１における第３記憶領域にデータが書き込まれた場合、第１通信部４０は、シリアル通信経路５３を介して、書き込まれたデータを第２メモリ６２における第４記憶領域（機器３０に与えるべきデータを記憶する予め定められた領域）に書き込む書込命令を送信する。具体的には、図２のｔ１２に示すように、第１通信部４０は、制御信号をＬ論理とするとともに、書込命令、第４記憶領域のアドレスおよびデータを、出力データとして送信する。
【００３７】
第２通信部５０は、第１通信部４０から、書込命令、アドレスおよびデータを受信した場合、受信したデータを、第２メモリ６２における指定されたアドレスの領域（第４記憶領域）に書き込む。これにより、第２メモリ６２は、第４記憶領域に、主制御部２０から出力された、機器３０に与えるべきデータを記憶することができる。
【００３８】
第２メモリ６２における第４記憶領域にデータを書き込んだ場合、第２通信部５０は、第４記憶領域に書き込んだデータを機器３０に与える。具体的には、図２のｔ１３に示すように、第２通信部５０は、機器３０に、第２メモリ６２における第４記憶領域に書き込んだデータに応じた値の信号を出力する。
【００３９】
以上のように、転送システム１０は、主制御部２０から出力されたデータを、機器３０に与えることができる。これにより、機器３０は、主制御部２０から与えられたデータに応じて動作をすることができる。
【００４０】
なお、機器３０に与えるデータは、メモリ記憶単位より小さい単位のデータであってもよい。例えば、第１メモリ６１および第２メモリ６２は、バイト単位（８ビット単位）でデータを記憶する。この場合、機器３０に与えるデータは、１バイトより小さいビット単位のデータであってもよい。例えば、第２通信部５０は、図２のハッチングで示した部分のように、記憶および伝送されるデータにおける一部分のビットのデータを、機器３０に与える。
【００４１】
図３は、第１実施形態に係る転送システム１０における、機器３０から出力されたデータを主制御部２０が取得する場合の各信号のタイミングチャートである。転送システム１０は、機器３０から出力されたデータを主制御部２０が取得する場合、次のように動作する。
【００４２】
機器３０は、任意のタイミングでデータを出力する。例えば、機器３０は、測定等が完了したタイミングでデータを出力する。具体的には、機器３０は、図３のｔ２１に示すように、任意のタイミングでデータを出力する。
【００４３】
第２通信部５０は、機器３０がデータを出力した場合、機器３０から出力されたデータを取得して、第２メモリ６２における第２記憶領域（機器３０から出力されたデータを記憶する予め定められた領域）に書き込む。第２通信部５０は、機器３０と専用信号線６６により接続されているので、機器３０から出力されたデータを、機器３０がデータを出力してから直ぐに第２メモリ６２に書き込むことができる。
【００４４】
なお、機器３０から出力されるデータは、メモリ記憶単位より小さい単位のデータであってもよい。例えば、機器３０から出力されるデータは、１バイトより小さいデータであってもよい。例えば、第２通信部５０は、図３のハッチングで示した部分のように、記憶または伝送されるデータにおける一部分のビットのデータを、機器３０から取得する。
【００４５】
一方、主制御部２０は、機器３０から出力されたデータを取得する場合、第１メモリ６１における第１記憶領域からデータを読み出す。この場合、主制御部２０は、機器３０からデータが出力されたタイミングとは非同期のタイミングでデータを読み出す。
【００４６】
具体的には、図３のｔ２２に示すように、主制御部２０は、選択信号をＬ論理とするとともに、第１メモリ６１における第１記憶領域のアドレスを指定する。さらに、主制御部２０は、アドレスを指定した後に、読出指示信号をＬ論理とする。第１メモリ６１は、読出指示信号がＬ論理とされた場合、指定されたアドレスのデータを主制御部２０に出力する。これにより、主制御部２０は、第１メモリ６１における第１記憶領域に記憶されたデータを取得することができる。
【００４７】
また、第１通信部４０は、第２メモリ６２における第２記憶領域に記憶されたデータを読み出す読出命令を第２通信部５０に送信する。この場合、第１通信部４０は、主制御部２０が第１メモリ６１における第１記憶領域からデータを読み出すタイミングとは非同期のタイミングで読出命令を送信する。具体的には、図３のｔ２３に示すように、第１通信部４０は、制御信号をＬ論理とするとともに、読出命令および第２記憶領域のアドレスを出力データとして第２通信部５０に送信する。
【００４８】
続いて、第２通信部５０は、第１通信部４０から読出命令を受信したことに応じて、第２メモリ６２における指定されたアドレスの領域（第２記憶領域）のデータを第１通信部４０に返信する。具体的には、図３のｔ２３に示すように、第２通信部５０は、第２メモリ６２における指定されたアドレスのデータを、入力データとして第１通信部４０に返信する。
【００４９】
続いて、第１通信部４０は、読出命令に応じて返信されたデータを第２通信部５０から受信し、受信したデータを第１メモリ６１における第１記憶領域に書き込む。これにより、第１メモリ６１は、第１記憶領域に機器３０から出力されたデータを記憶することができる。
【００５０】
ここで、主制御部２０は、所定の間隔毎に、第１メモリ６１における第１記憶領域からデータを読み出す。例えば、主制御部２０は、図３に示すように、第１ポーリング間隔毎に、第１メモリ６１における第１記憶領域からデータを読み出す読出処理を実行する。
【００５１】
さらに、第１通信部４０は、主制御部２０による第１メモリ６１における第１記憶領域に対するデータの読み出しとは非同期に、所定の間隔毎に、読出命令を送信する。そして、第１通信部４０は、読出命令に応じて返信されたデータを第１メモリ６１における第１記憶領域に書き込む。例えば、第１通信部４０は、図３に示すように、第１ポーリング間隔とは非同期である第２ポーリング間隔毎に、読出命令を出力する。これにより、第１通信部４０は、主制御部２０による第１メモリ６１における第１記憶領域に対するデータの読み出しとは非同期に、所定の間隔毎に、第２メモリ６２における第２記憶領域に記憶されたデータを受信して、受信したデータを第１メモリ６１における第１記憶領域に書き込むことができる。
【００５２】
これにより、転送システム１０では、機器３０から任意のタイミングでデータが出力された場合（ｔ２１）、機器３０からデータが出力された後、最初に第１通信部４０から出力された読出命令により、機器３０から出力されたデータが第１通信部４０へと送信される（ｔ２３）。そして、転送システム１０では、機器３０から出力されたデータが第１メモリ６１に書き込まれた後、最初に主制御部２０がデータの読出処理をした場合、機器３０から出力されたデータが主制御部２０へと与えられる（ｔ２２）。
【００５３】
なお、第２通信部５０は、主制御部２０による第１メモリ６１における第１記憶領域に対するデータの読み出し間隔以下の間隔で、読出命令を第２通信部５０に送信することが好ましい。具体的には、第２ポーリング間隔は、第１ポーリング間隔以下であることが好ましい。これにより、主制御部２０が読出処理をした後に機器３０がデータを出力した場合であっても、主制御部２０は、次の読出処理により機器３０から出力されたデータを取得することができる。
【００５４】
以上のように、転送システム１０は、第２メモリ６２における第２記憶領域に記憶されているデータを第１メモリ６１における第１記憶領域にミラーリングされる。従って、主制御部２０は、第１メモリ６１にアクセスすれば、機器３０から出力されたデータを取得することができる。これにより、主制御部２０は、機器３０から出力されたデータを応答性良く取得することができる。
【００５５】
さらに、転送システム１０では、第２メモリ６２から第１メモリ６１へのデータ転送をシリアル通信経路５３を介して行う。このため、転送システム１０によれば、主制御部２０と機器３０との間を少ない信号配線で接続することができる。以上のように、本実施形態に係る転送システム１０によれば、少ない信号配線で、応答性良くデータを転送することができる。
【００５６】
（第２実施形態）
つぎに、第２実施形態に係る転送システム７０について説明する。第２実施形態に係る転送システム７０は、第１実施形態に係る転送システム１０と略同一の機能および構成を有する。従って、第２実施形態に係る転送システム７０については、第１実施形態と略同一の機能および構成を有するユニット等に同一の符号を付け、相違点を除き詳細な説明を省略する。また、第３実施形態以後も同様である。
【００５７】
図４は、第２実施形態に係る転送システム７０の構成を示す図である。第２実施形態において、シリアル通信経路５３は、第１経路７１と、第２経路７２とを含む。
【００５８】
第１経路７１は、第１通信部４０をマスター、第２通信部５０をスレーブとしてシリアル信号を伝送する。例えば、第１経路７１は、第１の出力データ線と、第１の入力データ線と、第１の制御信号線と、第１のクロック信号線とを含む。第１の出力データ線は、第１の出力データを第１通信部４０から第２通信部５０へ伝送する。第１の入力データ線は、第１の入力データを第２通信部５０から第１通信部４０へ伝送する。
【００５９】
第１の制御信号線は、第１の出力データ線および第１の入力データ線にデータが伝送されているか否かを示す第１の制御信号を、第１通信部４０から第２通信部５０へ伝送する。第１のクロック信号線は、第１の出力データ線および第２の入力データ線に伝送されているデータのクロックを表す第１のクロック信号を、第１通信部４０から第２通信部５０へ伝送する。
【００６０】
第２経路７２は、第２通信部５０をマスター、第１通信部４０をスレーブとしてシリアル信号を伝送する。例えば、第２経路７２は、第２の出力データ線と、第２の入力データ線と、第２の制御信号線と、第２のクロック信号線とを含む。第２の出力データ線は、第２の出力データを、第２通信部５０から第１通信部４０へ伝送する。第２の入力データ線は、第２の入力データを第１通信部４０から第２通信部５０へ伝送する。
【００６１】
第２の制御信号線は、第２の出力データ線および第２の入力データ線にデータが伝送されているか否かを示す第２の制御信号を、第２通信部５０から第１通信部４０へ伝送する。第２のクロック信号線は、第２の出力データ線および第２の入力データ線に伝送されているデータのクロックを表す第２のクロック信号を、第２通信部５０から第１通信部４０へ伝送する。
【００６２】
このような第１通信部４０および第２通信部５０は、両者が相手側に書込命令および読出命令を送信できる二重のシリアル通信をすることができる。
【００６３】
第２実施形態においては、第１通信部４０は、主制御部２０が第１メモリ６１における第３記憶領域にデータを書き込んだ場合、書き込まれたデータを第１経路７１を介して第２通信部５０に送信する。第２通信部５０は、第１経路７１を介して第１通信部４０からデータを受信した場合、受信したデータを第２メモリ６２における第４記憶領域に書き込む。そして、第２通信部５０は、第２メモリ６２における第４記憶領域にデータを書き込んだ場合、書き込んだデータを機器３０に与える。
【００６４】
また、第２通信部５０は、機器３０からデータが出力されたことに応じて第２メモリ６２の第２記憶領域にデータを書き込んだ場合、第２経路７２を介して第１通信部４０に、第２記憶領域に書き込んだデータを送信する。そして、第１通信部４０は、第２通信部５０から受信したデータを、第１メモリ６１における第３記憶領域に書き込む。
【００６５】
図５は、第２実施形態に係る転送システム７０における、機器３０から出力されたデータを主制御部２０が取得する場合の各信号のタイミングチャートである。転送システム７０は、機器３０から出力されたデータを主制御部２０に与える場合、次のように動作する。
【００６６】
機器３０は、データを任意のタイミングで出力する。具体的には、機器３０は、図５のｔ３１に示すように、任意のタイミングでデータを出力する。そして、第２通信部５０は、機器３０からデータが出力された場合、機器３０から出力されたデータを取得して、第２メモリ６２における第２記憶領域に書き込む。
【００６７】
第２通信部５０は、機器３０が出力したデータを第２メモリ６２における第２記憶領域に書き込んだ場合、書き込んだデータを第１メモリ６１における第１記憶領域へ書き込む書込命令を、第２経路７２を介して第１通信部４０に送信する。具体的には、第２通信部５０は、図５のｔ３２に示すように、第２の制御信号をＬ論理とするとともに、書込命令、第１記憶領域のアドレスおよび読み出したデータを、第２の出力データとして第１通信部４０に送信する。
【００６８】
第１通信部４０は、第２通信部５０から書込命令を受信した場合、受信したデータを第１メモリ６１における第１記憶領域に書き込む。これにより、第１メモリ６１は、第１記憶領域に、機器３０から出力されたデータを記憶することができる。
【００６９】
また、主制御部２０は、機器３０から出力されたデータを取得する場合、第１メモリ６１における第１記憶領域からデータを読み出す。具体的には、図５のｔ３３に示すように、主制御部２０は、選択信号をＬ論理とするとともに、第１メモリ６１における第１記憶領域のアドレスを指定する。さらに、主制御部２０は、アドレスを指定した後に、読出指示信号をＬ論理とする。第１メモリ６１は、読出指示信号がＬ論理とされた場合、指定されたアドレスのデータを主制御部２０に出力する。これにより、主制御部２０は、第１メモリ６１における機器３０に割り当てられたアドレスから、データを取得することができる。
【００７０】
ここで、主制御部２０は、所定の間隔で、第１メモリ６１における第１記憶領域からデータを読み出している。第２通信部５０は、機器３０からデータが出力されたことに応じて、機器３０から出力されるデータを第１記憶領域に書き込む書込命令を第１通信部４０に送信する。そして、第１通信部４０は、第２通信部５０からの書込命令に応じて、第１メモリ６１における第１記憶領域のデータを書き換える。
【００７１】
このように転送システム７０では、第２通信部５０から第１通信部４０へデータの書込命令を送信することができる。従って、転送システム７０によれば、機器３０からデータが出力された場合、短時間で主制御部２０にデータを転送することができる。これにより、転送システム７０によれば、より応答性良くデータを転送することができる。
【００７２】
（第３実施形態）
図６は、第３実施形態に係る転送システム８０の構成を示す図である。第１実施形態では、第１メモリ６１および第２メモリ６２は、同一のアドレス空間を有していた。従って、第１実施形態では、第１メモリ６１における第１記憶領域と、第２メモリ６２における第２記憶領域とは、同一のアドレスであった。これに対して、第３実施形態では、第１メモリ６１および第２メモリ６２は、異なるアドレス空間を有する。従って、第３実施形態では、第１メモリ６１における第１記憶領域と、第２メモリ６２における第２記憶領域とは、アドレスが異なる。
【００７３】
そこで、第３実施形態において、第１通信部４０は、変換部８１をさらに含む。変換部８１は、第１メモリ６１における第１記憶領域のアドレスと第２メモリ６２における第２記憶領域のアドレスとの間のアドレス変換をする。また、第１メモリ６１における第３記憶領域のアドレスと第２メモリ６２における第４記憶領域のアドレスとの間のアドレス変換もする。
【００７４】
例えば、変換部８１は、第２メモリ６２における第２記憶領域に記憶されたデータを受信して、第１メモリ６１における第１記憶領域に書き込む場合、第２メモリ６２における第２記憶領域のアドレスを第１メモリ６１における第１記憶領域のアドレスに変換する。また、例えば、変換部８１は、第１メモリ６１における第３記憶領域に記憶されたデータを、第２メモリ６２における第４記憶領域に書き込む場合、第１メモリ６１における第３記憶領域のアドレスを、第２メモリ６２における第４記憶領域のアドレスに変換する。
【００７５】
変換部８１は、予め登録された変換テーブルまたは変換用の演算式を用いてアドレスを変換する。なお、第１通信部４０が変換部８１を有するのではなく、第２通信部５０が変換部８１を有してもよい。
【００７６】
図７は、第１メモリ６１のメモリイメージ、および、第２メモリ６２のメモリイメージを示す図である。第２メモリ６２の記憶容量は、第１メモリ６１の記憶容量より少なくてよい。
【００７７】
例えば、転送システム８０が複数の機器３０を備える場合がある。この場合、転送システム８０は、複数の機器３０のそれぞれに対して一対一で設けられた複数の第２通信部５０と、１つの第１通信部４０とを備える。
【００７８】
このような場合、第１メモリ６１は、複数の機器３０のそれぞれから出力されたデータ（および複数の機器３０のそれぞれに与えるデータ）を記憶できるメモリ空間を有しなければならない。これに対して、第２メモリ６２は、対応する１つの機器３０から出力されたデータ（および１つの機器３０へ与えるデータ）を記憶できるメモリ空間を有すればよい。従って、変換部８１を用いてアドレス変換をすることができれば、第２メモリ６２の容量を、第１メモリ６１の容量より小さくすることができる。
【００７９】
また、第１メモリ６１は、例えば、図７に示すように、第１記憶領域８２（または第３記憶領域）がメモリ空間に分散して割り当てられてもよい。これに対して、第２メモリ６２は、第２記憶領域８３（または第４記憶領域）がメモリ空間における近傍の領域（例えば連続した領域）に集約されるように割り当てられてもよい。これにより、第２通信部５０は、第２メモリ６２へのアクセスを容易にすることができる。
【００８０】
そして、変換部８１は、このように第１記憶領域８２（または第３記憶領域）のアドレスと第２記憶領域８３（または第４記憶領域）のアドレスの対応関係を記憶しており、相互にアドレス変換をする。このような本実施形態に係る転送システム８０によれば、第２メモリ６２の容量を小さくして構成を簡易にすることができる。
【００８１】
（第４実施形態）
図８は、第４実施形態に係る転送システム９０の構成を示す図である。転送システム９０は、第１機器９１および第２機器９２から出力されたデータを転送して主制御部２０に与える。また、転送システム９０は、主制御部２０から出力されたデータを第１機器９１および第２機器９２に与える。
【００８２】
第１機器９１および第２機器９２は、第１実施形態に係る機器３０と同様の、センサ、駆動装置または周辺機器等である。
【００８３】
第１通信部４０および第２通信部５０は、シリアル通信経路５３を介して接続される。第１機器９１と第２通信部５０とは、専用信号線６６を介して接続される。第１通信部４０および第２通信部５０は、シリアル通信経路５３を介して、主制御部２０から出力されたデータを第１機器９１に与える。また、第１通信部４０および第２通信部５０は、シリアル通信経路５３を介して、第１機器９１から出力されたデータを主制御部２０に与える。
【００８４】
転送システム９０は、第３通信部１００をさらに備える。第３通信部１００は、専用信号線１０４を介して、第２機器９２と接続される。
【００８５】
第３通信部１００は、主制御部２０から出力されたデータを、専用信号線１０４を介して第２機器９２に与える。これにより、第２機器９２は、主制御部２０から与えられたデータに応じて動作することができる。また、第３通信部１００は、第１機器９１から出力されたデータを、専用信号線１０４を介して主制御部２０に与える。これにより、主制御部２０は、第２機器９２から出力されたデータに応じて処理を実行することができる。
【００８６】
第３通信部１００は、第３メモリ１１３を含む。第３メモリ１１３は、例えばＲＡＭである。
【００８７】
第３メモリ１１３は、第１メモリ６１と同一のメモリ空間を有する。従って、第３メモリ１１３は、第１メモリ６１と同様に第１記憶領域および第３記憶領域を有する。
【００８８】
さらに、第３メモリ１１３は、第２機器９２から出力されたデータを記憶するための予め定められた第５記憶領域を有する。また、第３メモリ１１３は、第２機器９２へと与えるデータを記憶するための予め定められた第６記憶領域を有する。
【００８９】
主制御部２０と第３メモリ１１３とは、第１メモリ６１と共通のパラレルバス６５により接続される。従って、主制御部２０は、第１メモリ６１および第３メモリ１１３に対して、同時に、同一のアドレスに同一のデータを書き込む。
【００９０】
ただし、第４実施形態においては、パラレルバス６５の読出指示信号線は、第１メモリ６１に接続されていない。従って、主制御部２０は、第３メモリ１１３からデータを読み出すが、第１メモリ６１からはデータを読み出すことはできない。
【００９１】
第１通信部４０は、第１メモリ６１における第１記憶領域にデータが書き込まれた場合、第１記憶領域に書き込まれたデータを第３通信部１００へ出力する。第３通信部１００は、第１通信部４０から、第１メモリ６１における第１記憶領域に記憶されたデータが出力された場合、第１通信部４０からデータが出力されたデータを第３メモリ１１３における第１記憶領域に書き込む。これにより、第３メモリ１１３における第１記憶領域には、第１機器９１から出力されたデータが記憶される。従って、主制御部２０は、第１機器９１から出力されたデータを、第３メモリ１１３における第１記憶領域から読み出すことができる。
【００９２】
転送システム９０は、主制御部２０から第２機器９２へデータを与える場合、次のように動作する。
【００９３】
主制御部２０は、第２機器９２にデータを与える場合、パラレルバス６５を介して、第３メモリ１１３における第６記憶領域（第２機器９２に与えるべきデータを記憶する予め定められた領域）にデータを書き込む。主制御部２０により第３メモリ１１３における第６記憶領域にデータが書き込まれた場合、第３通信部１００は、専用信号線１０４を介して、第６記憶領域に書き込まれたデータを第２機器９２に与える。これにより、第２機器９２は、主制御部２０から与えられたデータに応じて動作をすることができる。
【００９４】
また、転送システム９０は、第２機器９２から出力されたデータを主制御部２０に与える場合、次のように動作する。
【００９５】
第２機器９２は、任意のタイミングでデータを出力する。第３通信部１００は、第２機器９２から出力されたデータを専用信号線１０４を介して取得する。そして、第３通信部１００は、取得したデータを、第３メモリ１１３における第５記憶領域（第２機器９２から出力されたデータを記憶する予め定められた領域）に書き込む。第３通信部１００は、第２機器９２と専用信号線１０４により接続されているので、第２機器９２から出力されたデータを遅延無く第３メモリ１１３に書き込むことができる。
【００９６】
主制御部２０は、第２機器９２から出力されたデータを取得する場合、第３メモリ１１３における第５記憶領域からからデータを読み出す。第３メモリ１１３における第５記憶領域には、第２機器９２から出力されたデータが遅延無く書き込まれている。従って、主制御部２０は、第３メモリ１１３における第５記憶領域に記憶されたデータを読み出すことにより、第２機器９２から出力されたデータを取得することができる。
【００９７】
また、転送システム９０は、主制御部２０から第１機器９１へデータを与える場合、次のように動作する。
【００９８】
主制御部２０は、第１機器９１にデータを与える場合、パラレルバス６５を介して、第１メモリ６１における第３記憶領域（第１機器９１に与えるべきデータを記憶する予め定められた領域）にデータを書き込む。主制御部２０により第１メモリ６１における第３記憶領域にデータが書き込まれた場合、第１通信部４０は、シリアル通信経路５３を介して、書き込まれたデータを第２メモリ６２における第４記憶領域（第１機器９１に与えるべきデータを記憶する予め定められた領域）に書き込む書込命令を送信する。
【００９９】
第２通信部５０は、第１通信部４０から、書込命令を含む出力データを受信した場合、受信したデータを、第２メモリ６２における指定されたアドレスの領域（第４記憶領域）に書き込む。第２メモリ６２における第４記憶領域にデータを書き込んだ場合、第２通信部５０は、第４記憶領域に書き込んだデータを第１機器９１に与える。これにより、第１機器９１は、主制御部２０から与えられたデータに応じて動作をすることができる。
【０１００】
図９は、第４実施形態に係る転送システム９０における、第１機器９１から出力されたデータを主制御部２０が取得する場合の各信号のタイミングチャートである。転送システム９０は、第１機器９１から出力されたデータを主制御部２０が取得する場合、次のように動作する。
【０１０１】
第１機器９１は、任意のタイミングでデータを出力する。具体的には、第１機器９１は、図９のｔ４１に示すように、任意のタイミングでデータを出力する。そして、第２通信部５０は、第１機器９１から出力されたデータを取得して、第２メモリ６２における第２記憶領域（第１機器９１から出力されたデータを記憶する予め定められた領域）に書き込む。
【０１０２】
また、第１通信部４０は、第２メモリ６２における第２記憶領域に記憶されたデータを読み出す読出命令を第２通信部５０に送信する。具体的には、図９のｔ４２に示すように、第１通信部４０は、制御信号をＬ論理とするとともに、読出命令、および第２記憶領域のアドレスを出力データとして第２通信部５０に送信する。
【０１０３】
続いて、第２通信部５０は、第１通信部４０から読出命令を受信したことに応じて、第２メモリ６２における指定されたアドレスの領域（第２記憶領域）のデータを第１通信部４０に返信する。具体的には、図９のｔ４２に示すように、第２通信部５０は、第２メモリ６２における指定されたアドレスのデータを、入力データとして第１通信部４０に返信する。
【０１０４】
続いて、第１通信部４０は、読出命令に応じて返信されたデータを第２通信部５０から受信し、受信したデータを第１メモリ６１における第１記憶領域に書き込む。これにより、第１メモリ６１は、第１記憶領域に第１機器９１から出力されたデータを記憶することができる。
【０１０５】
続いて、第１通信部４０は、第１メモリ６１における第１記憶領域にデータが書き込まれた場合、第１記憶領域に書き込まれたデータを第３通信部１００へ出力する。具体的には、図９のｔ４３に示すように、第１通信部４０は、第１メモリ６１における第１記憶領域に書き込んだデータに応じた値の信号を第３通信部１００に出力する。
【０１０６】
そして、第３通信部１００は、第１通信部４０から、第１メモリ６１における第１記憶領域に記憶されたデータが出力された場合、第１通信部４０からデータが出力されたデータを第３メモリ１１３における第１記憶領域に書き込む。これにより、第３メモリ１１３における第１記憶領域には、第１機器９１から出力されたデータが記憶される。
【０１０７】
ここで、主制御部２０は、第１機器９１から出力されたデータを取得する場合、所定の間隔毎に、第３メモリ１１３における第１記憶領域からデータを読み出す。さらに、第１通信部４０は、主制御部２０による第３メモリ１１３における第１記憶領域に対するデータの読み出しとは非同期に、所定の間隔毎に、第２メモリ６２における第２記憶領域に記憶されたデータを受信して、受信したデータを第１メモリ６１における第１記憶領域に書き込む。
【０１０８】
これにより、転送システム９０では、第１機器９１から任意のタイミングでデータが出力された場合（ｔ４１）、第１機器９１からデータが出力された後、最初に第１通信部４０から出力された読出命令により、第１機器９１から出力されたデータが第１通信部４０へと送信される（ｔ４２）。続いて、転送システム９０では、第１機器９１から出力されたデータが、第１通信部４０から第３通信部１００へと出力され（ｔ４３）、第３メモリ１１３における第１記憶領域に書き込まれる。そして、転送システム９０では、第１機器９１から出力されたデータが第３メモリ１１３に書き込まれた後、最初に主制御部２０が第３メモリ１１３にデータの読出処理をした場合、第１機器９１から出力されたデータが主制御部２０へと与えられる。
【０１０９】
このように本実施形態に係る転送システム９０は、第１機器９１と主制御部２０との間のデータ転送をシリアル通信経路５３を介して行い、第２機器９２と主制御部２０との間のデータ転送を専用信号線１０４を介して行うことができる。
【０１１０】
また、主制御部２０は、第３メモリ１１３に対してアクセスをすれば、第１機器９１および第２機器９２の両者から出力されたデータを取得することができる。
【０１１１】
（第５実施形態）
図１０は、第５実施形態に係る転送システム１３０を示す図である。第５実施形態に係る転送システム１３０は、第１基板１３１と、第２基板１３２と、通信ケーブル１３３とを備える。
【０１１２】
第１基板１３１と第２基板１３２とは、別体であり、半導体装置等が設けられる基板である。主制御部２０および第１通信部４０は、第１基板１３１に設けられる。第２通信部５０は、第２基板１３２に設けられる。そして、通信ケーブル１３３は、第１基板１３１に設けられた第１通信部４０と、第２基板１３２に設けられた第２通信部５０との間を接続して、シリアル信号を伝送する。
【０１１３】
このような第５実施形態に係る転送システム１３０によれば、機器３０から離れた場所に配置された主制御部２０を少ない配線で接続することができる。
【０１１４】
（第６実施形態）
図１１は、第６実施形態に係る画像形成装置２１０を示す図である。画像形成装置２１０は、例えば、画像データに応じた画像を用紙に形成する印刷装置、複写装置またはファクシミリ等である。画像形成装置２１０は、例えば、電子写真方式の印刷装置であってもよい。
【０１１５】
画像形成装置２１０は、第１基板１３１と、第２基板１３２と、通信ケーブル１３３と、複数の機器３０とを備える。機器３０は、例えば用紙の有無を検出するためのセンサである。機器３０は、濃度を検出するためのセンサ等であってもよい。
【０１１６】
複数の機器３０のそれぞれは、画像形成装置２１０の各所に配置されている。第２基板１３２は、対応する機器３０の近傍に配置される。
【０１１７】
第１基板１３１は、複数の機器３０のそれぞれに対応する第２基板１３２と通信ケーブル１３３を介して接続される。第１基板１３１は、画像形成装置２１０内の所定の箇所に配置される。
【０１１８】
例えば、機器３０が用紙を収納される用紙トレイ２２１に設けられている場合がある。用紙トレイ２２１は、用紙を補充するために本体から離脱させることができる。そこで、このような場合、通信ケーブル１３３は、ドロワコネクタ２２２を有し、第１基板１３１側と第２基板１３２側とで離脱および装着が自在となっている。
【０１１９】
このような画像形成装置２１０は、シリアル信号を伝送する通信ケーブル１３３によりそれぞれの機器３０からデータを取得しまたはそれぞれの機器３０にデータを与える。これにより、画像形成装置２１０は、装置内部の配線数を少なくすることができ、小型化および低コスト化を図ることができる。
【０１２０】
なお、第１基板１３１、第２基板１３２および通信ケーブル１３３は、例えばロボット、家庭電化製品および情報処理装置等の画像形成装置２１０以外の装置に設けられてもよい。また、通信ケーブル１３３をドロワコネクタ２２２により途中で離脱および装着を可能とすることにより、例えば冷蔵庫の引き出し部、ロボット等の着脱部に設けられた機器３０を主制御部２０との間に接続することができる。
【０１２１】
以上、本発明の実施形態を説明したが、実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能である。
【符号の説明】
【０１２２】
１０  転送システム
２０  主制御部
３０  機器
４０  第１通信部
５０  第２通信部
５３  シリアル通信経路
６１  第１メモリ
６２  第２メモリ
６５  パラレルバス
６６  専用信号線
７０  転送システム
７１  第１経路
７２  第２経路
８０  転送システム
８１  変換部
９０  転送システム
９１  第１機器
９２  第２機器
１００  第３通信部
１０４  専用信号線
１１３  第３メモリ
１３０  転送システム
１３１  第１基板
１３２  第２基板
１３３  通信ケーブル
２１０  画像形成装置
２２１  用紙トレイ
２２２  ドロワコネクタ
【先行技術文献】
【特許文献】
【０１２３】
【特許文献１】特開２００３−００６１４９号公報
【図１】
2017117381.tif 000003
【図２】
2017117381.tif 000004
【図３】
2017117381.tif 000005
【図４】
2017117381.tif 000006
【図５】
2017117381.tif 000007
【図６】
2017117381.tif 000008
【図７】
2017117381.tif 000009
【図８】
2017117381.tif 000010
【図９】
2017117381.tif 000011
【図１０】
2017117381.tif 000012
【図１１】
2017117381.tif 000013