(57)【要約】【課題】ストリートのエッチングによって半導体ウエーハを個々のデバイスに分割する場合において、ストリート全体にわたるエッチングレートの不均一性を抑制しつつ、分割後のチップの加工品質を向上させる。【解決手段】表面側の複数のデバイスを覆うとともに、ストリートが交差する交差領域２２０の少なくとも一部をプラズマから遮蔽する遮蔽部３０を有するエッチングマスク３を形成する工程と、エッチングマスク３を介して、ストリートに沿ってエッチングしてデバイスの仕上がり厚さに相当する深さの加工溝を形成するエッチング工程と、エッチング工程の後に、半導体ウエーハ１の表面側を保持して、裏面を研削し個々のデバイスに分割する工程とを実施することにより、ストリート全域にわたって不均一な深さの加工溝が形成されるのを抑制し、交差領域においては、加工溝の側面が逆テーパー状に形成されるのを防ぐ。【選択図】図３
2017041587.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に格子状に形成されたストリートによって複数の領域が区画され、この区画された領域に複数のデバイスが形成された半導体ウエーハを分割する半導体ウエーハの分割方法であって、
前記表面側の複数のデバイスを覆うとともに、前記ストリートが交差する交差領域の少なくとも一部をプラズマから遮蔽する遮蔽部を有するエッチングマスクを形成するエッチングマスク形成工程と、
前記エッチングマスクを介して、前記ストリートに沿ってエッチングして前記デバイスの仕上がり厚さに相当する深さの加工溝を形成するエッチング工程と、
前記エッチング工程の後に、前記半導体ウエーハの前記表面側を保持して、前記裏面を研削し個々のデバイスに分割する分割工程と、
を含む半導体ウエーハの分割方法。
【請求項２】
半導体基板の表面に格子状に形成されたストリートによって複数の領域が区画され、この区画された領域に複数のデバイスが形成されている半導体ウエーハを分割する半導体ウエーハの分割方法であって、
前記半導体ウエーハの前記表面側を保持し、前記半導体ウエーハの裏面を研削して前記半導体ウエーハを仕上がり厚さに形成する研削工程と、
前記表面側の複数のデバイスを覆うとともに、前記ストリートが交差する交差領域の少なくとも一部をプラズマから遮蔽する遮蔽部を有するエッチングマスクを形成するエッチングマスク形成工程と、
前記エッチングマスクを介して、前記ストリートに沿ってエッチングして加工溝を形成し、個々のデバイスに分割するエッチング工程と、
を含む半導体ウエーハの分割方法。
【請求項３】
前記半導体ウエーハの前記ストリートには誘電体膜が積層され、
前記遮蔽部は、前記誘電体膜をプラズマエッチングすることにより形成される請求項１または２に記載の半導体ウエーハの分割方法。
【請求項４】
半導体基板の表面に格子状に形成されたストリートによって複数の領域が区画され、この区画された領域に複数のデバイスが形成されている半導体ウエーハを分割する半導体ウエーハの分割方法であって、
前記半導体基板の裏面を研削して前記半導体ウエーハを所定の仕上がり厚さに形成する研削工程と、
研削された前記裏面のうち、前記表面側の複数のデバイスに対応する部分を覆うとともに前記ストリートが交差する交差領域に対応する部分の少なくとも一部をプラズマから遮蔽する遮蔽部を有するエッチングマスクを形成するエッチングマスク形成工程と、
前記エッチングマスクを介して、前記ストリートに沿ってエッチングして加工溝を形成し、個々のデバイスに分割するエッチング工程と、
を含む半導体ウエーハの分割方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマエッチングによりウエーハを分割する方法に関する。
【背景技術】
【０００２】
シリコン基板等の板状物の切断・分割に、プラズマエッチングが用いられることがある。例えば、特許文献１には、ストリートに対応する領域以外にレジスト膜を被覆し、表面に保護部材を貼着した状態で裏面を研削してウエーハＷを所定の厚さに形成し、裏面に支持部材を貼着すると共に表面から保護部材を取り外してレジスト膜を露出させ、ストリートに対応する領域の表面から裏面にかけてプラズマエッチングしてウエーハＷを個々のデバイスに分割することが記載されている（例えば、特許文献１参照）。プラズマエッチングによる板状物の分割には、切削ブレードやレーザビームの照射による場合よりも、板状物に与えるダメージが小さいという利点がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１１４８２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ストリートが交差する領域（以下、「交差領域」という。）は、ストリートが交差しない領域（以下、「非交差領域」という。）よりもストリート幅が広いため、プラズマエッチングによる分割では、交差領域の方が非交差領域よりもエッチングが速く進み（エッチングレートが大きい）、ストリートがのびる方向に見ると、深さ方向に不均一な加工溝（エッチング溝）が形成されるという問題が生じている。また、交差領域には非交差領域に比べてより多くのラジカルが照射されるため、等方的にエッチングが進行し、エッチング溝の側面が表面及び裏面に対して垂直にならず、エッチングが進行するにつれて太さが広がる逆テーパー状となる。したがって、プラズマエッチングの後に板状物を分割すると、分割により形成されたチップの側面に傾斜が生じ、チップの裏面側が矩形形状に形成されないという問題が生じていることを発見した。
【０００５】
そこで、本発明は、ストリートのエッチングによって半導体ウエーハを個々のデバイスに分割する場合において、上記のような問題を解決し、ストリート全体にわたるエッチングレートの不均一性を抑制しつつ、分割後のチップの加工品質を向上させることを課題とする。
【課題を解決するための手段】
【０００６】
本発明は、半導体基板の表面に格子状に形成されたストリートによって複数の領域が区画され、この区画された領域に複数のデバイスが形成された半導体ウエーハを分割する半導体ウエーハの分割方法であって、表面側の複数のデバイスを覆うとともに、ストリートが交差する交差領域の少なくとも一部をプラズマから遮蔽する遮蔽部を有するエッチングマスクを形成するエッチングマスク形成工程と、エッチングマスクを介して、ストリートに沿ってエッチングしてデバイスの仕上がり厚さに相当する深さの加工溝を形成するエッチング工程と、エッチング工程の後に、半導体ウエーハの表面側を保持して、裏面を研削し個々のデバイスに分割する分割工程と、を含む。
【０００７】
また、本発明は、半導体基板の表面に格子状に形成されたストリートによって複数の領域が区画され、この区画された領域に複数のデバイスが形成されている半導体ウエーハを分割する半導体ウエーハの分割方法であって、半導体ウエーハの表面側を保持し、半導体ウエーハの裏面を研削して半導体ウエーハを仕上がり厚さに形成する研削工程と、表面側の複数のデバイスを覆うとともに、ストリートが交差する交差領域の少なくとも一部をプラズマから遮蔽する遮蔽部を有するエッチングマスクを形成するエッチングマスク形成工程と、エッチングマスクを介して、ストリートに沿ってエッチングして加工溝を形成し、個々のデバイスに分割するエッチング工程と、を含む。
【０００８】
上記半導体ウエーハの分割方法において、半導体ウエーハのストリートには誘電体膜が積層されている場合は、遮蔽部は、誘電体膜をプラズマエッチングすることにより形成されるようにするとよい。
【０００９】
さらに、本発明は、半導体基板の表面に格子状に形成されたストリートによって複数の領域が区画され、この区画された領域に複数のデバイスが形成されている半導体ウエーハを分割する半導体ウエーハの分割方法であって、半導体基板の裏面を研削して半導体ウエーハを所定の仕上がり厚さに形成する研削工程と、研削された裏面のうち、表面側の複数のデバイスに対応する部分を覆うとともにストリートが交差する交差領域に対応する部分の少なくとも一部をプラズマから遮蔽する遮蔽部を有するエッチングマスクを形成するエッチングマスク形成工程と、エッチングマスクを介して、ストリートに沿ってエッチングして加工溝を形成し、個々のデバイスに分割するエッチング工程と、を含む。
【発明の効果】
【００１０】
本発明では、エッチングマスク形成工程において、半導体ウエーハの表面又は裏面に、ストリートの交差する交差領域の少なくとも一部をプラズマから遮蔽する遮蔽部を有するエッチングマスクを形成するため、交差領域と非交差領域とのエッチングレートの不均一を抑制し、ストリート全域にわたって不均一な深さの加工溝が形成されるのを抑制することができる。また、交差領域においては、加工溝の側面が逆テーパー状に形成されるのを防ぐことができる。したがって、分割により形成されたチップの側面に傾斜が生じるのを防ぎ、チップの表面側及び裏面側を矩形形状に形成し、個片化されたチップの加工品質を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】半導体ウエーハの例を示す斜視図である。
【図２】半導体ウエーハの表面の一部を拡大して示す拡大平面図である。
【図３】第１実施形態において半導体ウエーハの表面側にレジストを被覆した状態を示す拡大断面図である。
【図４】第１実施形態において半導体ウエーハの表面側に遮蔽部を形成した状態を示す拡大平面図である。
【図５】第１実施形態においてレジストをエッチングマスクとして半導体ウエーハの表面側から半導体基板の内部に至るエッチング溝を形成する状態を示す拡大断面図である。
【図６】第１実施形態において半導体ウエーハの表面側からレジストを除去した状態を示す拡大断面図である。
【図７】第１実施形態において半導体ウエーハの裏面を研削して個々のチップに分割する状態を示す拡大断面図である。
【図８】第２実施形態においてレジストをエッチングマスクとして半導体ウエーハの表面側から半導体基板の表面に至るエッチング溝を形成する状態を示す拡大断面図である。
【図９】第２実施形態において半導体ウエーハの表面側からレジストを除去した状態を示す拡大断面図である。
【図１０】第２実施形態において誘電体膜をエッチングマスクとして半導体ウエーハの表面側から半導体基板の内部に至るエッチング溝を形成する状態を示す拡大断面図である。
【図１１】第２実施形態において半導体ウエーハの裏面を研削して個々のチップに分割する状態を示す拡大断面図である。
【図１２】第３実施形態において半導体ウエーハの裏面を研削する状態を示す拡大断面図である。
【図１３】第３実施形態において半導体ウエーハの表面にレジストを被覆した状態を示す拡大断面図である。
【図１４】第３実施形態においてレジストをエッチングマスクとして半導体ウエーハの表面から裏面に至るエッチング溝を形成して個々のチップに分割する状態を示す拡大断面図である。
【図１５】第４実施形態において半導体ウエーハの裏面にレジストを被覆した状態を示す拡大断面図である。
【図１６】第４実施形態においてレジストをエッチングマスクとして半導体ウエーハの裏面から表面に至るエッチング溝を形成して個々のチップに分割する状態を示す拡大断面図である。
【図１７】遮蔽部の別の例を示す拡大平面図である。
【図１８】ストリートの中央に金属（ＴＥＧ）が形成されたウエーハを示す拡大平面図である。
【図１９】ストリートの中央からずれた位置に金属（ＴＥＧ）が形成されたウエーハを示す拡大平面図である。
【発明を実施するための形態】
【００１２】
図１に示す半導体ウエーハ１は、半導体基板２の表面２１に、Ｘ軸方向にのびるＸストリート２２と、Ｙ軸方向にのびるＹストリート２３とが直交して格子状に形成されており、格子状に形成されたＸストリート２２とＹストリート２３とによって複数のデバイス領域２４が区画され、この区画された各デバイス領域２４にデバイスが形成されている。デバイスには、ＬＳＩやトランジスタなどの能動デバイスのほか、抵抗、キャパシタなどの受動デバイスも含まれる。
【００１３】
図２に示すように、Ｘストリート２２は、Ｙストリート２３と交差する交差領域２２０と、Ｙストリート２３と交差せずにＸ軸方向にのびる非交差領域２２１とで構成されている。同様に、Ｙストリート２３は、Ｘストリート２２と交差する交差領域２２０と、Ｘストリート２２と交差せずにＹ軸方向にのびる非交差領域２３１とで構成されている。半導体ウエーハ１は、Ｘストリート２２とＹストリート２３とをプラズマエッチングすることにより個々のデバイス２４ごとのデバイス（チップ）に分割される。以下では、半導体ウエーハ１をストリート２２，２３に沿ってプラズマエッチングして個々のデバイスに分割する方法について説明する。
【００１４】
１  第１実施形態
（１）エッチングマスク形成工程
半導体ウエーハ１においては、例えば図３に示すように、シリコンからなる半導体基板２の上に誘電体膜４が積層され、デバイス領域２４においては誘電体層４の上にメタル層５が形成され、さらにその上には誘電体膜６が全面にわたって積層されている。誘電体膜４は、例えばSiOCやSiOFのようなLow-k膜４１と、例えばSiO2膜４０とから構成されている。また、誘電体膜６は、例えばシリコン窒化（SiN）膜により構成される。メタル層５の下方には、メタル層５と半導体基板２とを導通させるための配線５０が形成されている。この配線５０は、例えばタングステンにより形成されている。プラズマエッチングの前に、図３に示すように、半導体ウエーハ１の表面側の誘電体膜６の上に、レジスト３を被覆する。誘電体膜の積層の組合せは、上記に限定されない。
【００１５】
レジスト３は、複数のデバイス領域２４を覆い、電気的なコンタクトをとるためのメタル５上の一部分と、ストリート上の一部とを露出させる。また、図４に示すＸストリート２２の非交差領域２２１とＹストリート２３の非交差領域２３１にはレジスト３を被覆せず誘電体膜６を露出させるが、交差領域２２０には、少なくともその一部に、プラズマを遮蔽する遮蔽部３０となるレジスト３を被覆する。こうして被覆されたレジスト３は、遮蔽部３０も含めて全体としてエッチングマスクとなる。遮蔽部３０は、図４の例では円柱状に形成されているが、この形状には限定されない。
【００１６】
レジスト３としては、例えば、フェノールノボラック系のレジストや、カーボン系のレジストを用いることができる。レジスト３に対するエッチング対象膜（誘電体膜４，６やメタル層５）のエッチング選択比を向上させるために、多層レジストを用いてもよい。
【００１７】
レジスト３を構成するレジスト材料は、最初に誘電体６の上面全面に塗布される。そして、例えば、プラズマを遮蔽する部分に対応した形状のマスクを介して露光し、露光した部分を除去することにより、所要部分のみを被覆したレジスト３を形成する。露光には、水銀灯のｇ線（λ＝４３６ｎｍ）、ｈ線（λ＝４０５ｎｍ）やｉ線（λ＝３６５ｎｍ）を用いてもよいし、ＬＥＤ光源を用いてもよい。
【００１８】
（２）エッチング工程
次に、エッチングチャンバーを有するプラズマエッチング装置において、プラズマエッチングを行う。半導体基板２の裏面２５を静電チャックからなる保持テーブル（不図示）において保持し、図５に示すように、エッチングチャンバー内にエッチング用ガスを導入し高周波電力を印加してプラズマ化することにより、半導体ウエーハ１の表面側のレジスト３が被覆されていない部分をエッチングしていく。なお、遮蔽部３０の下方に位置する誘電体層４及び誘電体膜６はエッチングされない。
【００１９】
Low-k膜４１及びSiO2膜４０並びに誘電体膜６のエッチングには、エッチング用ガスとして、CxFy系ガス、CxHyFz系ガスを用いることができる。プラズマ支援ガスとして、Ar、He等の希ガスを混合して用いてもよい。また、半導体基板２のエッチングには、例えばSF6、CF4、C2F6、C２F４等のフッ素系ガスを用いるとよい。
【００２０】
エッチングガスを導入し、半導体ウエーハ１の上方のプラズマ発生部（不図示）に高周波電力を印加するとともに、半導体ウエーハ１を保持する保持テーブル側にバイアス電力を印加して、プラズマ化したエッチングガスでエッチングする。例えば、半導体ウエーハ１の直径が３００［ｍｍ］である場合は、高周波電力の出力を３［ｋＷ］、バイアス電力の出力を３００［Ｗ］とする。また、高周波電力の周波数を１３．５６［ＭＨｚ］、バイアス電力の周波数を２［ＭＨｚ］とする。エッチング時には、半導体基板２の裏面２５にサポート基板（不図示）を貼着するとよい。
【００２１】
このようにして、エッチングマスクであるレジスト３を介してストリート２２，２３に沿ってエッチングを行う。そして、図５に示すように、半導体基板２の裏面側の最終仕上がり面２６まで加工溝（エッチング溝）７が伸長し、エッチング溝７がデバイスの仕上がり厚さ以上の深さに形成されると、エッチングを終了する。交差領域２２０には遮蔽部３０が形成されているため、その分、交差領域２２０におけるエッチングレートが小さくなり、ストリート全体のエッチングレートが均一化され、ストリート２２，２３がのびる方向（Ｘ軸方向及びＹ軸方向）に深さが均一なエッチング溝７を形成することができる。また、交差領域２２０と非交差領域２２１，２３１とに照射されるラジカルの量の不均一が是正されるため、エッチング溝７の側面が、表面及び裏面に対してほぼ垂直に形成される。
【００２２】
なお、半導体基板２のエッチングは、以下の条件Ａ，Ｂによるエッチング−堆積を交互に繰り返すことにより、条件Ａではエッチングが進行し、条件Ｂではエッチング溝７の側壁に保護膜が形成され、高速かつ高アスペクト比でのエッチングが可能となる。
（条件Ａ）
エッチングガス：      SF6ガス
プラズマ支援ガス：    Ａｒガス
エッチングガス供給量：１５００［ｃｃ／分］
プラズマ支援ガス供給量：１０００［ｃｃ／分］
高周波電力の出力：    ３［ｋＷ］
バイアス電力の出力：  ３００［Ｗ］
（条件Ｂ）
エッチングガス：      C４F８ガス
プラズマ支援ガス：    Ａｒガス
エッチングガス供給量：１０００［ｃｃ／分］
プラズマ支援ガス供給量：  ５００［ｃｃ／分］
高周波電力の出力：    ３［ｋＷ］
バイアス電力の出力：  ０［Ｗ］
ここで、処理圧力を１０Ｐａとし、条件Ａを０．６秒間、条件Ｂを０．４秒間、交互に繰り返して半導体基板２をエッチングする。
【００２３】
（３）レジスト除去工程
次に、酸素プラズマや窒素プラズマによるアッシングによって、図６に示すように、遮蔽部３０を含むレジスト３を除去する。また、必要に応じて、半導体ウエーハ１を洗浄してもよい。
【００２４】
（４）分割工程
次に、図７に示すように、半導体ウエーハ１の表面側に保護部材８を貼着して保護部材８側を保持し、半導体基板２の裏面２５に、回転する研削砥石９を接触させて裏面２５を研削する。そして、最終仕上がり面２６まで研削されると、エッチング溝７が半導体基板２から表出し、半導体ウエーハ１が個々のチップに個片化され、最終仕上がり厚さをチップが形成される。
【００２５】
エッチング工程において形成されたエッチング溝７は、その側面が半導体ウエーハ１の表面及び裏面に対してほぼ垂直に形成されているため、分割工程によって形成された個々のチップも、チップの表面及び裏面に対してほぼ垂直な面となり、チップの裏面が矩形に形成され、品質が向上する。
【００２６】
２  第２実施形態
（１）エッチングマスク形成工程
最初に、第１実施形態と同様に、図３に示したように、半導体ウエーハ１の表面側の誘電体膜６の上に、レジスト３を被覆する。半導体ウエーハ１の構造は、第1実施形態と同様であり、図３に示したとおりである。
【００２７】
レジスト３としては、例えば、フェノールノボラック系のレジストや、カーボン系のレジストを用いることができる。レジスト３に対するエッチング対象膜（誘電体膜４，６やメタル層５）のエッチング選択比を向上させるために、多層レジストを用いてもよい。
【００２８】
レジスト３を構成するレジスト材料は、誘電体６の上面全面に塗布される。そして、プラズマを遮蔽する部分に対応した形状のマスクを介して露光し、露光した部分を除去することにより、レジスト３を形成する。露光には、水銀灯のｇ線（λ＝４３６ｎｍ）、ｈ線（λ＝４０５ｎｍ）やｉ線（λ＝３６５ｎｍ）を用いてもよいし、ＬＥＤ光源を用いてもよい。
【００２９】
（２）エッチング工程
（２−１）第１エッチングステップ
次に、図８に示すように、半導体基板２の裏面２５をプラズマエッチング装置の保持テーブル（不図示）において保持し、エッチングチャンバー内にエッチング用ガスを導入する。そして、半導体ウエーハ１の上方のプラズマ発生部（不図示）に高周波電力を印加するとともに、半導体ウエーハ１を保持する保持テーブル側にバイアス電力を印加して、プラズマ化させたエッチングガスでエッチングする。Low-k膜４１及びSiO2膜４０並びに誘電体膜６のエッチングには、エッチング用ガスとして、CxFy系ガス、CxHyFz系ガスを用いることができる。プラズマ支援ガスとして、Ar、He等の希ガスを混合して用いてもよい。エッチング時には、半導体基板２の裏面２５にサポート基板（不図示）を貼着してもよい。
【００３０】
このようにして、エッチングマスクであるレジスト３を介してストリート２２，２３に沿ってエッチングを行う。そして、エッチングガスを導入して、半導体ウエーハ１の上方のプラズマ発生部に高周波電力を印加するとともに、半導体ウエーハ１を保持する保持テーブル側にバイアス電力を印加してプラズマ化したエッチングガスでエッチングする。
【００３１】
半導体基板２までエッチング溝１０が進行すると、エッチングを終了する。すなわち、ここで使用するプラズマ発生用のガスは、半導体基板２を侵食しないものを使用してもよい。交差領域２２０には遮蔽部３０が形成されているため、遮蔽部３０の下方に位置する誘電体層４及び誘電体膜６はエッチングされない。
【００３２】
交差領域２２０には遮蔽部３０が形成されているため、その分、交差領域２２０におけるエッチングレートが小さくなり、ストリート全体のエッチングレートが均一化され、ストリート２２，２３がのびる方向（Ｘ軸方向及びＹ軸方向）に深さが均一なエッチング溝１０を形成することができる。また、交差領域２２０と非交差領域２２１，２３１とに照射されるラジカルの量の不均一が是正されるため、エッチング溝１０の側面が、表面及び裏面に対してほぼ垂直に形成される。
【００３３】
なお、エッチングは、実施形態１と同様に行うことができ、このエッチングによって残存した誘電体膜６は、後の第２エッチングステップにおけるエッチングマスクとなる。
【００３４】
（２−２）レジスト除去ステップ
次に、酸素プラズマや窒素プラズマによるアッシングによって、図９に示すように、遮蔽部３０を含むレジスト３を除去する。また、必要に応じて、半導体ウエーハ１を洗浄してもよい。
【００３５】
（２−３）第２エッチングステップ
次に、半導体基板２の裏面２５をプラズマエッチング装置の保持テーブル（不図示）において保持し、半導体ウエーハ１の表面側にエッチング用ガスを導入する。そして、半導体ウエーハ１の上方のプラズマ発生部（不図示）に高周波電力を印加するとともに、半導体ウエーハ１を保持する保持テーブル側にバイアス電力を印加してプラズマ化されたエッチングガスで半導体基板２をエッチングする。エッチングガスとしては、例えばSF6、CF4、C2F6、C２F４等のフッ素系ガスを用いるとよい。また、半導体基板２のエッチングには、前述のプロセスを用いるとよい。エッチング時には、半導体基板２の裏面２５にサポート基板（不図示）を貼着してもよい。
【００３６】
このようにして、図１０に示すように、パターン化した状態で積層されている誘電体膜６をエッチングマスクとして、ストリート２２，２３に沿ってエッチングを行う。この場合は、誘電体膜６のうち、交差領域２２０に形成された遮蔽部６０が、交差領域２２０におけるマスクとなる。
【００３７】
エッチングによって、図９に示したエッチング溝１０からさらに下方にエッチングが進行してエッチング溝１０ａが形成される。そして、エッチング溝１０ａの下端が、後の分割工程における半導体基板２の裏面研削による最終仕上がり面２６まで進行すると、エッチングを終了する。交差領域２２０には遮蔽部３０が形成されているため、その分、交差領域２２０におけるエッチングレートが小さくなり、ストリート全体のエッチングレートが均一化され、ストリート２２，２３がのびる方向（Ｘ軸方向及びＹ軸方向）に深さが均一なエッチング溝１０ａを形成することができる。また、交差領域２２０と非交差領域２２１，２３１とに照射されるラジカルの量の不均一が是正されるため、エッチング溝１０ａの側面が、表面及び裏面に対してほぼ垂直に形成される。
【００３８】
（３）分割工程
次に、図１１に示すように、半導体ウエーハ１の表面側に保護部材８を貼着し、半導体基板２の裏面２５に回転する研削砥石９を接触させて裏面２５を研削する。そして、最終仕上がり面２６まで研削されると、エッチング溝７が半導体基板２から表出し、半導体ウエーハ１が個々のチップに個片化される。エッチング工程において形成されたエッチング溝１０ａは、その側面が半導体ウエーハ１の表面及び裏面に対してほぼ垂直に形成されているため、分割工程によって形成された個々のチップも、チップの表面及び裏面に対してほぼ垂直な面となり、チップの裏面が矩形に形成され、品質が向上する。
【００３９】
３  第３実施形態
（１）研削工程
図１２に示すように、半導体ウエーハ１の表面側に保護部材８を貼着し、保護部材８側を研削装置の保持テーブル（不図示）において保持する。そして、半導体基板２の裏面２５に回転する研削砥石９を接触させて裏面２５を研削する。そして、最終仕上がり面２６まで研削され、半導体ウエーハ１が所定の最終仕上がり厚さに形成されると、研削を終了する。
【００４０】
（２）エッチングマスク形成工程
次に、図１３に示すように、最終仕上がり面２６まで研削された半導体ウエーハ１ａの表面側に、遮蔽部３０を含むレジスト３を被覆する。レジスト３は、誘電体膜６の上に被覆する。レジスト３は、複数のデバイス領域２４を覆い、電気的なコンタクトをとるためのメタル５上の一部分と、ストリート上の一部とを露出させる。また、図４にも示したＸストリート２２の非交差領域２２１とＹストリート２３の非交差領域２３１にはレジスト３を被覆せず誘電体膜６を露出させるが、交差領域２２０には、少なくともその一部に、プラズマを遮蔽する遮蔽部３０となるレジスト３を被覆する。こうして被覆されたレジスト３は、全体としてエッチングマスクとなる。遮蔽部３０は、図示の例では円柱状に形成されているが、この形状には限定されない。
【００４１】
レジスト３としては、例えば、フェノールノボラック系のレジストや、カーボン系のレジストを用いることができる。レジスト３に対するエッチング対象膜（誘電体膜４，６やメタル層５）のエッチング選択比を向上させるために、多層レジストを用いてもよい。
【００４２】
レジスト３を構成するレジスト材料は、誘電体６の上面全面に塗布される。そして、プラズマを遮蔽する部分に対応した形状のマスクを介して露光し、露光した部分を除去することにより、レジスト３を形成する。露光には、ｇ線（λ＝４３６ｎｍ）を用いてもよいし、ｈ線、ｉ線の他、ＬＥＤ光源を用いてもよい。
【００４３】
（３）エッチング工程
次に、半導体基板２の最終仕上がり面２６に保護部材（不図示）を貼着し、その保護部材側をプラズマエッチング装置の保持テーブル（不図示）において保持する。そして、図１４に示すように、半導体ウエーハ１の表面側にエッチング用ガスを導入するとともに、半導体ウエーハ１の上方のプラズマ発生部（不図示）に高周波電力を印加するとともに、半導体ウエーハ１を保持する保持テーブル側にバイアス電力を印加してプラズマ化したエッチングガスでエッチングする。エッチング時には、半導体基板２の最終仕上がり面２６にサポート基板（不図示）を貼着してもよい。
【００４４】
このようにして、遮蔽部３０を含むレジスト３をエッチングマスクとし、エッチングマスクを介してストリート２２，２３に沿ってエッチングを行う。エッチング条件は、実施形態１と同様であってよい。エッチングにより形成されるエッチング溝１０ｂの下端が最終仕上がり面２６に達して表裏を貫通すると、半導体ウエーハ１ａが個々のチップに分割され、エッチングを終了する。交差領域２２０には遮蔽部３０が形成されているため、その分、交差領域２２０におけるエッチングレートが小さくなり、ストリート全体のエッチングレートが均一化され、ストリート２２，２３がのびる方向（Ｘ軸方向及びＹ軸方向）に深さが均一なエッチング溝１０ｂを形成することができる。また、交差領域２２０と非交差領域２２１，２３１とに照射されるラジカルの量の不均一が是正されるため、エッチング溝１０ｂの側面が、表面及び裏面に対してほぼ垂直に形成される。
【００４５】
４  第４実施形態
（１）研削工程
図１２に示したように、半導体ウエーハ１の表面側に保護部材８を貼着し、保護部材８側を研削装置の保持テーブル（不図示）において保持する。そして、半導体基板２の裏面２５に回転する研削砥石９を接触させて裏面２５を研削する。そして、最終仕上がり面２６まで研削され、半導体ウエーハ１ａが所定の最終仕上がり厚さに形成されると、研削を終了する。
【００４６】
（２）エッチングマスク形成工程
次に、図１５に示すように、保護部材１１を半導体ウエーハ１ａの表面側に貼着する。一方、半導体基板２の最終仕上がり面２６にはレジスト３ａを形成する。レジスト３ａは、研削された半導体基板２の裏面である最終仕上がり面２６のうち、表面側の複数のデバイス２４に対応する部分を覆うとともに、交差領域２２０に対応する裏面側の部分の少なくとも一部をプラズマから遮蔽する遮蔽部３０ａを有するエッチングマスクとなる。
【００４７】
（３）エッチング工程
次に、エッチングマスクであるレジスト３ａを介して、図１６に示すように、ストリート２２，２３に沿って、最初に半導体基板２をエッチングし、その後、誘電体膜４，６をエッチングする。それぞれのエッチング条件は、実施形態１と同様でよい。エッチングにより形成されるエッチング溝１０ｃの下端が半導体ウエーハ１ａの表面に達して表裏を貫通すると、半導体ウエーハ１ａが個々のチップに分割され、エッチングを終了する。交差領域２２０には遮蔽部３０ａが形成されているため、その分、交差領域２２０におけるエッチングレートが小さくなり、ストリート全体のエッチングレートが均一化され、ストリート２２，２３がのびる方向（Ｘ軸方向及びＹ軸方向）に深さが均一なエッチング溝１０ｃを形成することができる。また、交差領域２２０と非交差領域２２１，２３１とに照射されるラジカルの量の不均一が是正されるため、エッチング溝１０ｃの側面が、表面及び裏面に対してほぼ垂直に形成される。
【００４８】
上記第１実施形態〜第４実施形態のいずれの場合においても、図４に示した遮蔽部３０の形状は、円柱形状には限られない。例えば、図１７に示す遮蔽部３１は、交差領域２２０に隣接する各デバイス領域２４の角部２４０，２４１，２４２，２４３を中心とする断面扇形上の側面を有する柱状に形成されており、それぞれの角部２４０，２４１，２４２，２４３から各側面３１０，３１１，３１２，３１３の任意の位置までの距離が等しく形成されている。したがって、交差領域２２０内におけるエッチング溝の深さを均一化することができる。
【００４９】
なお、図１８に示す半導体ウエーハ１００のように、その表面側のＸ軸方向にのびるＸストリート１０１とＹ軸方向にのびるＹストリート１０２とに、金属製のＴＥＧ（Test Element Group）１０３が形成されている場合がある。この場合は、ＴＥＧ１０３がエッチングの妨げになるため、ＴＥＧ１０３にレーザビームを照射したり切削ブレードによって切削したりしてあらかじめＴＥＧ１０３を除去するＴＥＧ除去工程を実施してからエッチングを行う。第１実施形態、第２実施形態及び第３実施形態では、エッチングマスク形成工程の前に、ＴＥＧ除去工程を実施する。第４実施形態では、エッチング工程の前までに、ＴＥＧ除去工程を実施する。ＴＥＧ除去工程を実施することにより、プラズマから見たエッチング領域が広がるので、エッチングレートを向上させることができる。ＴＥＧ１０３は、半導体ウエーハ１００にデバイスを作り込む工程（前工程）において形成されるため、第１実施形態、第２実施形態及び第３実施形態では、ＴＥＧ１０３を形成する工程と同時に金属によって遮蔽部を形成することもできる。すなわち、ＴＥＧ１０３を形成する工程においてエッチングマスク形成工程（の一部を）実施することができる。このようにしてＴＥＧ１０３と同時に金属製の遮蔽部を形成しておけば、レジストによる遮蔽部の形成は不要となる。
【００５０】
また、図１９に示す半導体ウエーハ１１０のように、その表面側のＸ軸方向にのびるＸストリート１１１とＹ軸方向にのびるＹストリート１１２とに、そのセンターライン１１１ｏ及び１１２ｏを基準とする片側領域１１１ａ及び１１２ａにＴＥＧ１１３が埋め込まれている場合がある。この場合は、片側領域１１１ａ及び１１２ａにマスクを形成し、中心線１１１ｏ及び１１２ｏを基準として１１１ａ及び１１２ａとは逆側の片側領域１１１ｂ及び１１２ｂにエッチング溝を形成するようにすれば、ＴＥＧ１１３を除去せずに半導体ウエーハ１１０を分割することができる。この場合においては、片側領域１１１ｂと片側領域１１２ｂとが交差する片側交差領域１１４に遮蔽部１１５を形成してエッチングを行うと、ストリート全体のエッチングレートが均一化され、ストリート１１１，１１２がのびる方向（Ｘ軸方向及びＹ軸方向）に深さが均一なエッチング溝１０を形成することができる。また、片側交差領域１１４とそれ以外の非交差領域とに照射されるラジカルの量の不均一が是正されるため、エッチング溝ｃの側面が、表面及び裏面に対してほぼ垂直に形成される。
【００５１】
なお、第１〜第４実施形態では、レジスト又は誘電体膜を遮蔽部としたが、半導体基板の表面上にプラズマを生じさせて改質層（窒化層、酸窒化層、酸化層）をストリート上に形成し、これを遮蔽部とすることもできる。また、スパッタリングによって交差領域に金属等の導電膜を堆積させ、これを遮蔽部とすることもできる。
【００５２】
これまでの例では、Ｘ軸方向のストリートとＹ軸方向のストリートとが直交している半導体ウエーハをエッチングする場合について説明したが、例えば個々のデバイスが四角形でない場合は、ストリートが直交しない場合もある。その場合においても、ストリートが交差する交差領域に遮蔽部を形成してエッチングすれば、ストリートに均一な深さのエッチング溝を形成することができ、交差領域におけるエッチング溝の側面が表面及び裏面に対して垂直となる。
【符号の説明】
【００５３】
１，１ａ：半導体ウエーハ
２：半導体基板  ２１：表面  
２２：Ｘストリート  ２３：Ｙストリート  
２２０：交差領域  ２２１，２２１：非交差領域
２４：デバイス領域  ２４０，２４１，２４２，２４３：角部
２５：裏面  ２６：最終仕上がり面
３，３ａ：レジスト（エッチングマスク）  ３０，３１：遮蔽部
３１０，３１１，３１２，３１３：側面
４：誘電体層  ４１：Low-k膜  ４０：SiO2膜  ５：メタル層  
６：誘電体膜  ６０：遮蔽部
７，１０，１０ａ，１０ｂ，１０ｃ：エッチング溝  ８：保護部材  ９：研削砥石
１００：半導体ウエーハ  １０１：Ｘストリート  １０２：Ｙストリート  
１０３：ＴＥＧ
１１０：半導体ウエーハ  
１１１：Ｘストリート  １１１ｏ：センターライン  １１１ａ：片側領域
１１２：Ｙストリート  １１２ｏ：センターライン  １１２ａ：片側領域
１１３：ＴＥＧ  １１４：片側交差領域  １１５：遮蔽部
【図１】
2017041587.tif 000003
【図２】
2017041587.tif 000004
【図３】
2017041587.tif 000005
【図４】
2017041587.tif 000006
【図５】
2017041587.tif 000007
【図６】
2017041587.tif 000008
【図７】
2017041587.tif 000009
【図８】
2017041587.tif 000010
【図９】
2017041587.tif 000011
【図１０】
2017041587.tif 000012
【図１１】
2017041587.tif 000013
【図１２】
2017041587.tif 000014
【図１３】
2017041587.tif 000015
【図１４】
2017041587.tif 000016
【図１５】
2017041587.tif 000017
【図１６】
2017041587.tif 000018
【図１７】
2017041587.tif 000019
【図１８】
2017041587.tif 000020
【図１９】
2017041587.tif 000021