(57)【要約】【課題】複数電源が必要な制御部とメモリのバックアップ電源をＥＤＬＣで一元化し、かつＳｏＣの起動・終了シーケンスを確実に行う。【解決手段】本発明の電源回路は、単一のバックアップ電源からなる複数電源と、この複数電源と接続された制御部と、記憶部へ電源供給する記憶部用電源と、電源瞬断時に前記記憶部用電源および前記複数電源の電荷を保持するバックアップ電源とを備え、前記制御部がバックアップ電源が不要と判定した時にバックアップ電源を遮断する切断回路を備える。これによって、ＳｏＣなどの制御部が、電源の瞬断と判定した際に、バックアップ電源を用いることで、記憶部などのメモリや、マイコン等その他デバイスへのデータ退避処理を行う。【選択図】図１
2017059091.tif 000002
【特許請求の範囲】
【請求項１】
単一のバックアップ電源からなる複数電源と、この複数電源と接続された制御部と、記憶部へ電源供給する記憶部用電源と、電源瞬断時に前記記憶部用電源および前記複数電源の電荷を保持するバックアップ電源とを備え、
前記制御部が前記バックアップ電源の電荷保持を不要と判定した時に、前記バックアップ電源を切断する切断回路と、を備える電源回路。
【請求項２】
前記切断回路に加え、制御部に接続された複数の各電源部にそれぞれ放電抵抗を備える請求項１記載の電源回路。
【請求項３】
前記制御部は、前記バックアップ電源の充電電圧を監視し、
前記バックアップ電源の充電が完了したことを検知すると、前記切断回路のスイッチを短絡する信号を切断回路へ送り、
前記切断回路を介して、
前記バックアップ電源と前記記憶部用電源、及び前記複数電源の通電を制御する請求項１記載の電源回路。
【請求項４】
前記制御部は、電源の瞬断を判定した際に、前記バックアップ電源からの電圧供給を開始し、前記制御部から前記記憶部へのデータ書込みが完了するまで電圧供給を保持する請求項１記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御部とメモリのバックアップ電源を一元化した電源回路に関する。
【背景技術】
【０００２】
従来より、バックアップ電源として電気二重層キャパシタを使用する場合、電気二重層キャパシタで蓄えた電荷からさらに別の複数電源を構成しシステム制御部へ接続されることはなく、電気二重層キャパシタで蓄えた電荷をそのままバックアップ電源として使用する単電源構造のものが知られている（例えば、下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９-２７８４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
記憶素子として活用されるメモリなど電源の瞬断対策が必要なデバイスには、バックアップ電源としてＥＤＬＣ（Ｅｌｅｃｔｒｉｃ Ｄｏｕｂｌｅ  Ｌａｙｅｒ  Ｃａｐａｃｉｔｏｒ）が一般的に使われている。これらメモリ等の記憶部を制御し、システム制御部として働くＳｏＣ(Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ)等においてもＥＤＬＣを使用することで、電源瞬断時のメモリや、デバイスの退避処理を行っている。これによって、電源ＯＦＦ−ＯＮ時の再起動時間の短縮といった効果が期待できる。しかしながら、複数の電源を必要とするデバイスに対しては、バックアップ電源の残留電荷の影響により、電源の起動や終了が正常に動作しないため、このバックアップ電源をそのまま使用するのは困難となる。
【０００５】
本発明は、上記課題を解決するためになされたもので、制御部と記憶部の電源の一元化を図り、システム電源の起動時と終了時の制御動作を正常に行う電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために本発明の電源回路は、単一のバックアップ電源からなる複数電源と、この複数電源と接続された制御部と、記憶部へ電源供給する記憶部用電源と、電源瞬断時に前記記憶部用電源および前記複数電源の電荷を保持するバックアップ電源とを備え、前記制御部が前記バックアップ電源の電荷保持を不要と判定した時に、前記バックアップ電源を切断する切断回路を備える。
【発明の効果】
【０００７】
本発明によれば、電源からの電源供給が短い時間絶たれるような電源の瞬断を制御部が判定した際に、バックアップ電源を用いることで、例えば記憶部などのメモリや、その他デバイスからのデータ退避処理を可能とする。また、切断回路と放電抵抗を設けたことにより、制御部がバックアップ電源を不要と判定した際、終了時の制御シーケンスを正常に処理することが出来る。また、システム電源をＯＦＦした後、直ちにシステム電源を起動する場合に、再起動時間の短縮が可能となる。これにより、電源回路を使用した電子機器システム全体における起動時間の短縮が図れる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施例を示す電源回路のブロック図である。
【図２】本発明の一実施例における動作説明のための終了時フローチャートである。
【図３】本発明の一実施例における動作説明のための起動時フローチャートである。
【発明を実施するための形態】
【０００９】
（実施の形態）
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１０】
図１は、本発明の実施の形態に係る電源回路におけるブロック図を示す。電源回路１は、アナログ信号をデジタル信号に変換したり、画像処理等の制御動作を行うＳｏＣ(Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ)等からなる制御部２と、ＳＤ（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ）、マイクロＳＤ等からなる記憶部３と、電源瞬断時に制御部２から記憶部３へデータ退避処理を行うバックアップ電源４を備える。
【００１１】
制御部２は、アナログ信号をデジタル信号に変換したり、画像処理等の制御動作を行う機能を有しており、複数の電源を必要とする。この複数の電源としては、後述する電源６、電源７、電源８が制御部２の起動に必要な電源となる。
【００１２】
バックアップ電源４は、ＥＤＬＣ（Ｅｌｅｃｔｒｉｃ  Ｄｏｕｂｌｅ  Ｌａｙｅｒ  Ｃａｐａｃｉｔｏｒ）から構成されており、電源瞬断時において電荷を保持し、記憶部用電源９及び電源６、電源７、電源８の補助機能を有する。
【００１３】
システム電源５は、電源６、電源７、電源８及び記憶部用電源９へ電圧を供給する。
【００１４】
記憶部用電源９は、記憶部３に電圧を供給する。
【００１５】
電源６、電源７、電源８は、この順で電位が高くなり、最も電位が高いのは電源８となる。複数の電源を必要とする制御部２において、電位の低い順に電源を起動するのが一般的である。電流は電位の高い方から低い方へ流れるため、仮に電位の高い電源を先に起動してしまうと、制御部２内部で本来では流れない方向へ電流が流れてしまい、この結果、制御部２自体を破壊してしまう現象（電源回り込み）が発生するためである。この電源回り込みによって生じる制御部２の破損を防ぐため、システム電源５がＯＮとなるタイミングでは、電源６、電源７、電源８の順に起動する必要がある。また、システム電源５がＯＦＦされるタイミングでは、電源８、電源７、電源６の順に終了する必要がある。
【００１６】
バックアップ電源４は、システム電源５から通電が開始されると同時に電荷を保持する。また、電源瞬断時にシステム電源５からの通電が遮断されると、バックアップ電源４は記憶部用電源９や電源６、電源７、電源８のバックアップ電源として働き、記憶部３へデータ等の書き込みに必要な時間を確保するため、記憶部３や制御部２の動作を継続させる。
【００１７】
バックアップ電源４の切断回路１０は、電源瞬断時にバックアップ電源４により記憶部３のデータ書き込みに必要な時間が経過すると、記憶部３でのデータ書き込みの終了後にバックアップ電源４から電圧供給が不要となる。このため、切断回路１０によりバックアップ電源４からの電圧供給を遮断する。
【００１８】
また、バックアップ電源４が切断回路１０により切断された場合には、抵抗１１、抵抗１２、抵抗１３は、電源８、電源７、電源６の順番で正常に電源供給を終了させるための放電抵抗となる。
【００１９】
ダイオード１４とダイオード１５は、それぞれ記憶部用電源９や電源６、電源７、電源
８からの逆電流保護のためのダイオードとなる。
【００２０】
以上のように構成された電源回路において、システム電源５がＯＦＦされる際の電源回路１の終了シーケンスを図２を用いて説明する。
【００２１】
まず、電源回路１の通常起動（電源ＯＮ状態）時から電源瞬断が発生、またはシステム電源５のＯＦＦ（通電の遮断）が起こると（Ｓ１ステップ）、バックアップ電源４の放電が開始される（Ｓ２ステップ）。
【００２２】
制御部２は、電源の瞬断発生、又は電源ＯＦＦが行われると、記憶部３やマイコン等その他デバイスを安全にシャットダウンさせるため終了処理へ移行する。記憶部３のデータ書き込み要求が完了していない場合は、バックアップ電源４は制御部２の放電を継続する（Ｓ３ステップのＮＯ）。一方、制御部がバックアップ電源４の電荷保持を不要と判定すると、バックアップ電源を切断する切断回路１０へスイッチを開放する信号を制御部２から切断回路１０へ送る。すなわち、制御部２は記憶部３や、その他デバイスからのデータ書き込みが完了すると、これ以上のバックアップ電源４の放電は不要と判断し、バックアップ電源４からの電源供給を切断処理へ移行する（Ｓ３ステップのＹＥＳ）。
【００２３】
制御部２は、バックアップ電源の切断回路１０のスイッチを解放する信号を送り、バックアップ電源４の電源供給を遮断する（Ｓ４ステップ）。
【００２４】
制御部２は、バックアップ電源４の切断回路１０を遮断すると、記憶部用電源９と電源８を電源ＯＦＦ状態へ移行する。この際、電圧の高い順に電源ＯＦＦしないと電源回り込みが発生してしまい破損する惧れがあるため、制御部２は放電抵抗である抵抗１１、抵抗１２、抵抗１３を適切な抵抗値となるようにし、電源８を最初に電源ＯＦＦする（Ｓ５ステップ）。
【００２５】
制御部２は、電源８の電源ＯＦＦを行うと、次に電源７をＯＦＦする（Ｓ６ステップ）。
【００２６】
制御部２は、電源７の電源ＯＦＦを検知したら、最後に電源６を電源ＯＦＦする（Ｓ７ステップ）。このように、電源６がＯＦＦされると制御部２への電源供給が完全に止まり、電源回路１の終了シーケンスは完了となる（Ｓ８ステップ）。
【００２７】
続けて、電源回路１の終了シーケンスが完了後にシステム電源５が起動（ＯＮ）された際の電源回路１の起動シーケンスについて図３を用いて説明する。
【００２８】
システム電源５がＯＮされると、電源回路１の通電が開始され（Ｓ９ステップ）、まず電源６が起動され、制御部２へ電源供給を開始される（Ｓ１０ステップ）。電源６の起動が行われると、次に電源７を起動され、制御部２へ電源供給を行う（Ｓ１１ステップ）。電源７が起動されると、最後に電源８を起動し、制御部２へ電源供給を開始する（Ｓ１２ステップ）。
【００２９】
電源６、電源７、電源８の順番で電圧供給が行われると制御部２は起動される（Ｓ１３ステップ）。
【００３０】
ここで制御部２は、バックアップ電源４の充電電圧の監視を開始し、バックアップ電源４が完全に充電されていなければ（Ｓ１４ステップのＮｏ）、バックアップ電源４の充電は継続される（Ｓ１５ステップ）。
【００３１】
制御部２は、充電が完了したことを検知すると（Ｓ１４ステップのＹｅｓ）、バックアップ電源の切断回路１０のスイッチを短絡する信号を制御部２から切断回路１０へ送り、バックアップ電源４と記憶部用電源９及び電源６、電源７、電源８が切断回路１０と通電される（Ｓ１６ステップ）。すなわち制御部は、バックアップ電源４からの電荷供給を不要と判断した際、切断回路１０を介して、バックアップ電源４と記憶部用電源９、及び電源６，電源７、電源８の通電制御が可能となる。
【００３２】
このように、システム電源５がＯＮされると、直ちに電源回路１が起動される。
【００３３】
なお、システム電源５の電源瞬断を制御部２が判定した際は、バックアップ電源４からの電圧供給を開始し、制御部２から記憶部３へのデータ書込みが完了するまで、電圧供給を保持する。
【００３４】
以上説明したように、本発明の電源回路は、単一のバックアップ電源からなる複数電源と、この複数電源と接続された制御部と、記憶部へ電源供給する記憶部用電源と、電源瞬断時に記憶部用電源および複数電源の電荷を保持するバックアップ電源とを備えるため、制御部がバックアップ電源が不要と判定した時にバックアップ電源が直ちに遮断される。
【００３５】
これによって、ＳｏＣなどの制御部が、電源瞬断と判定した際に、バックアップ電源を用いることで記憶部などのメモリや、例えばマイコン等その他デバイスのデータ退避処理が可能となる。また、切断回路と放電抵抗を設けることにより、制御部がバックアップ電源を不要と判定した際は、終了時の制御シーケンスを正常に処理することが可能となる。また、システム電源をＯＦＦ後、システム電源を起動した際の制御部を駆動するための再起動時間の時間短縮が可能となる。この為、電源回路を使用した電子機器システム全体における起動時間の短縮が図れる。
【産業上の利用可能性】
【００３６】
電子機器等のバックアップ電源システムにおける電源回路に利用できる。
【符号の説明】
【００３７】
１  電源回路
２  制御部
３  記憶部
４  バックアップ電源
５  システム電源
６  電源
７  電源
８  電源
９  記憶部用電源
１０  切断回路
１１  抵抗
１２  抵抗
１３  抵抗
１４  ダイオード
１５  ダイオード
【図１】
2017059091.tif 000003
【図２】
2017059091.tif 000004
【図３】
2017059091.tif 000005