(57)【要約】      （修正有）【課題】分割露光された複数の領域間におけるパターンの繋ぎ合わせの精度を正確に検査することができる半導体装置の製造方法等を提供する。【解決手段】この半導体装置の製造方法は、フォトレジストを基板上又は基板に形成された膜上に形成する工程（ａ）と、フォトレジストの第１の領域を露光する工程（ｂ）と、フォトレジストの第２の領域を露光する工程（ｃ）であって、第１の領域と第２の領域とが部分的に重なり、第１の領域と第２の領域とが重ならない領域に、第１の領域の露光によって形成される第１のマーク６１〜６３と、第２の領域の露光によって形成される第２のマーク８１〜８３とが位置する工程（ｃ）と、第１のマークの所定部分と第２のマークの所定部分との間の距離を測定する工程（ｄ）とを備える。【選択図】図２
2017134099.tif 000002
【特許請求の範囲】
【請求項１】
フォトレジストを基板上又は基板に形成された膜上に形成する工程（ａ）と、
前記フォトレジストの第１の領域を露光する工程（ｂ）と、
前記フォトレジストの第２の領域を露光する工程（ｃ）であって、前記第１の領域と前記第２の領域とが部分的に重なり、前記第１の領域と前記第２の領域とが重ならない領域に、前記第１の領域の露光によって形成される第１のマークと、前記第２の領域の露光によって形成される第２のマークとが位置する工程（ｃ）と、
前記第１のマークの所定部分と前記第２のマークの所定部分との間の距離を測定する工程（ｄ）と、
を備える半導体装置の製造方法。
【請求項２】
前記第１の領域と前記第２の領域とが、少なくとも１つの半導体チップの露光領域をカバーする、請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１のマーク及び前記第２のマークの各々が、櫛形の形状を有する、請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記第１のマークと前記第２のマークとが互いに離間し、前記第１のマークが前記第２のマークを囲む、請求項１又は２記載の半導体装置の製造方法。
【請求項５】
前記第１のマーク及び前記第２のマークが、前記基板のダイシング領域上の前記フォトレジストに形成される、請求項１〜４のいずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトリソグラフィー技術を用いる半導体装置の製造方法等に関する。
【背景技術】
【０００２】
半導体装置の製造工程においては、半導体基板上又は半導体基板に形成された膜上にフォトレジストを塗布し、フォトリソグラフィー技術によって、レチクル（フォトマスク）に形成されたパターンをフォトレジストに転写することが行われている。また、大きなチップ面積を有する半導体装置を製造する場合には、１つの半導体チップの領域を分割して露光する分割露光技術が用いられている。
【０００３】
分割露光技術によれば、フォトレジストの１つの層において、分割露光された複数の領域におけるパターンが繋ぎ合わされる。また、分割露光された複数の領域間におけるパターンの繋ぎ合わせの精度を検査するために用いられる複数のパターン（検査マーク）が、フォトレジストに形成される。
【０００４】
関連する技術として、特許文献１には、第１の回路パターンに対する第２の回路パターンの重ね合わせの精度を光学的な検査で判定する方法が開示されている。マスク上で、第１の重ね合わせパターンが第１の回路パターンに隣接して配置され、第２の重ね合わせパターンが第２の回路パターンに隣接して配置される。第１及び第２の重ね合わせパターンは、現像されたフォトレジストの１つの層においてそれらの像が互いに隣接するように配置される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第６３６２４９１号明細書（アブストラクト、図３）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
分割露光を行う場合には、第１の領域及び第２の領域におけるパターンを繋ぎ合わすために、第１の領域と第２の領域とが部分的に重複して露光される。特許文献１においては、図３に示されているように、第１の重ね合わせパターンと第２の重ね合わせパターンとが、第１の領域と第２の領域とに跨って配置される。
【０００７】
しかしながら、第１の領域と第２の領域との重複領域は二重に露光されるので、他の領域と比較して露光量が高く、パターンの形状が変化してしまう。そのために、重ね合わせパターン（検査マーク）のサイズや形状に制約が生じて、第１の回路パターンと第２の回路パターンとの繋ぎ合わせの精度を正確に検査できないおそれがあった。
【０００８】
本発明の幾つかの態様は、分割露光された複数の領域間におけるパターンの繋ぎ合わせの精度を正確に検査することができる半導体装置の製造方法等を提供することに関連している。
【課題を解決するための手段】
【０００９】
本発明の１つの態様に係る半導体装置の製造方法は、フォトレジストを基板上又は基板に形成された膜上に形成する工程（ａ）と、フォトレジストの第１の領域を露光する工程（ｂ）と、フォトレジストの第２の領域を露光する工程（ｃ）であって、第１の領域と第２の領域とが部分的に重なり、第１の領域と第２の領域とが重ならない領域に、第１の領域の露光によって形成される第１のマークと、第２の領域の露光によって形成される第２のマークとが位置する工程（ｃ）と、第１のマークの所定部分と第２のマークの所定部分との間の距離を測定する工程（ｄ）とを備える。
【００１０】
本発明の１つの態様によれば、第１の領域と第２の領域とが重ならない領域に第１及び第２のマークが位置するので、二重露光によって第１及び第２のマークのサイズや形状が変化することがなく、分割露光された複数の領域間におけるパターンの繋ぎ合わせの精度を正確に検査することができる。
【００１１】
ここで、第１の領域と第２の領域とが、少なくとも１つの半導体チップの露光領域をカバーするようにしても良い。それにより、レチクルを大きくしなくても、１回のみの露光によっては全体をカバーできないような大きさのチップ面積を有する半導体装置を製造することが可能になる。
【００１２】
また、第１のマーク及び第２のマークの各々が、櫛形の形状を有するようにしても良い。その場合には、櫛形を構成する枝の幅を基準寸法として用いることができるので、分割露光された複数の領域間におけるパターンの繋ぎ合わせのずれ量を測定することが容易になる。
【００１３】
あるいは、第１のマークと第２のマークとが互いに離間し、第１のマークが第２のマークを囲むようにしても良い。その場合には、第１のマークと第２のマークとを容易に識別することができるので、分割露光された複数の領域間におけるパターンのずれを視覚的に確認し易くなる。
【００１４】
以上において、第１のマーク及び第２のマークが、基板のダイシング領域上のフォトレジストに形成されるようにしても良い。それにより、第１のマーク及び第２のマークを形成しても、半導体チップを製造するために利用できる基板の面積が減少することはない。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態において用いられるレチクルの構成例を示す平面図。
【図２】図１に示すレチクルを用いたときのショットイメージの例を示す平面図。
【図３】図２に示す検査マークの第１の具体例を示す平面図。
【図４】図２に示す検査マークの第２の具体例を示す平面図。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
本発明の一実施形態に係る半導体装置の製造方法においては、半導体基板（半導体ウエハー）上、又は、半導体ウエハーに形成された膜上に、フォトレジストが塗布される。次に、フォトリソグラフィー技術によって、レチクル（フォトマスク）に形成されたパターンが、フォトレジストに転写される。その際に、１つの半導体チップ（半導体装置）の領域を分割して露光する分割露光が行われる。
【００１７】
レチクルは、電子部品の製造工程で使用されるパターン原版を透明なガラス又は石英等に形成した板であり、フォトリソグラフィー技術によって電子部品の回路パターン等を被転写対象に転写する際の原版となるものである。以下においては、一例として、１枚のレチクルを用いて分割露光を行う場合について説明する。
【００１８】
図１は、本発明の一実施形態に係る半導体装置の製造方法において用いられるレチクルの構成例を示す平面図である。図１に示すように、レチクル１は、第１の半導体チップパターン部１１〜１３と、第１の検査マークパターン部２１〜２３と、第２の半導体チップパターン部３１〜３３と、第２の検査マークパターン部４１〜４３と、遮光帯５０とを含んでいる。遮光帯５０は、レチクル１における半導体チップパターン部及び検査マークパターン部等を除く領域における光の透過を遮断して、被転写対象の所定の領域のみが露光されるようにする部材である。
【００１９】
第１の半導体チップパターン部１１〜１３は、短軸方向（図中のＸ軸方向）に並んで配置されており、第１の検査マークパターン部２１〜２３は、第１の半導体チップパターン部１１〜１３に対応する位置に配置されている。第２の半導体チップパターン部３１〜３３は、短軸方向に並んで配置されており、第２の検査マークパターン部４１〜４３は、第２の半導体チップパターン部３１〜３３に対応する位置に配置されている。
【００２０】
例えば、第１回目の露光（ショット）において、第１の半導体チップパターン部１１〜１３及び第１の検査マークパターン部２１〜２３が、フォトレジストの第１の領域に転写される。次に、第２回目のショットにおいて、第２の半導体チップパターン部３１〜３３及び第２の検査マークパターン部４１〜４３が、フォトレジストの第２の領域に転写される。
【００２１】
その際に、第１の領域と第２の領域とにおける半導体チップパターンを繋ぎ合わすために、第１の領域と第２の領域とが部分的に重複して露光される。それにより、第１の半導体チップパターン部の端部１１ａ〜１３ａにおけるパターンと、第２の半導体チップパターン部の端部３１ａ〜３３ａにおけるパターンとが、フォトレジストの１つの層においてそれぞれ重ね合わされる。
【００２２】
しかしながら、第１の領域と第２の領域との重複領域は二重に露光されるので、他の領域と比較して露光量が高く、パターンの形状が変化してしまう。そこで、図１に示すように、第１の検査マークパターン部２１〜２３は、第１の半導体チップパターン部の端部１１ａ〜１３ａの下辺を通る直線よりも下方に配置されている。また、第２の検査マークパターン部４１〜４３は、第２の半導体チップパターン部の端部３１ａ〜３３ａの下辺を通る直線よりも下方に配置されている。
【００２３】
図１に示す例においては、第１の半導体チップパターン部１１〜１３と第２の半導体チップパターン部３１〜３３とが左右方向に並べて配置されているが、第１の半導体チップパターン部１１〜１３と第２の半導体チップパターン部３１〜３３とを上下方向に並べて配置しても良い。また、図１に示す例においては、第２の検査マークパターン部４１〜４３が第２の半導体チップパターン部３１〜３３の外側に配置されているが、第２の検査マークパターン部４１〜４３を第２の半導体チップパターン部３１〜３３の内部にそれぞれ配置しても良い。
【００２４】
あるいは、第１の検査マークパターン部２１〜２３を第１の半導体チップパターン部１１〜１３の内部にそれぞれ配置しても良い。その場合には、第１の検査マークパターン部２１〜２３は、第１の半導体チップパターン部の端部１１ａ〜１３ａの上辺を通る直線よりも上方に配置される。また、第２の検査マークパターン部４１〜４３は、第２の半導体チップパターン部の端部３１ａ〜３３ａの上辺を通る直線よりも上方に配置される。
【００２５】
また、図１に示す例においては、１つのレチクル１に３組の半導体チップパターン部及び３組の検査マークパターン部が配置されているが、１つのレチクル１に少なくとも１組の半導体チップパターン部及び少なくとも１組の検査マークパターン部が配置されていれば良い。あるいは、第１の半導体チップパターン部及び第１の検査マークパターン部と、第２の半導体チップパターン部及び第２の検査マークパターン部とを、複数の異なるレチクルに配置しても良い。
【００２６】
＜ショットイメージ＞
図２は、図１に示すレチクルを用いてフォトレジストを露光したときのショットイメージの例を示す平面図である。図２には、半導体ウエハーにおいて３つの半導体チップが形成される領域が示されている。図１に示すレチクル１に対して半導体ウエハーを相対的に縦方向（図中のＹ軸方向）及び横方向（図中のＸ軸方向）に移動させながら、半導体ウエハー上又は半導体ウエハーに形成された膜上に塗布されたフォトレジストの露光が複数回行われる。
【００２７】
例えば、第１回目のショットによって、フォトレジストの第１の領域が露光される。それにより、図１に示すレチクル１の第１の半導体チップパターン部１１〜１３がフォトレジストに転写されて、第１の半導体チップパターン領域５１〜５３が形成される。同時に、図１に示すレチクル１の第１の検査マークパターン部２１〜２３がフォトレジストに転写されて、第１の検査マーク６１〜６３が形成される。
【００２８】
また、第２回目のショットによって、フォトレジストの第２の領域が露光される。それにより、図１に示すレチクル１の第２の半導体チップパターン部３１〜３３がフォトレジストに転写されて、第２の半導体チップパターン領域７１〜７３が形成される。同時に、図１に示すレチクル１の第２の検査マークパターン部４１〜４３がフォトレジストに転写されて、第２の検査マーク８１〜８３が形成される。
【００２９】
ここで、第１の領域と第２の領域とは、領域Ａにおいて部分的に重なっている。即ち、第１の半導体チップパターン領域５１〜５３と、第２の半導体チップパターン領域７１〜７３とを、半導体チップの長手方向（図中のＹ軸方向）に所定の距離Ｄ０（例えば、１μｍ）だけ重ね合わせるようにして、フォトレジストの分割露光が行われる。
【００３０】
また、第１回目のショットによって領域Ａに転写されるレチクル１のパターンと、第２回目のショットによって領域Ａに転写されるレチクル１のパターンとは、同一形状に設定されている。それにより、フォトレジストの１つの層において、第１回目のショットによって形成される第１の半導体チップパターン領域５１〜５３のパターンと、第２回目のショットによって形成される第２の半導体チップパターン領域７１〜７３のパターンとが、それぞれ繋ぎ合わされる。
【００３１】
領域Ａは二重に露光されるので、他の領域と比較して露光量が高く、パターンの形状が変化してしまう。そこで、図２に示すように、第１の領域の露光によって形成される第１の検査マーク６１〜６３と、第２の領域の露光によって形成される第２の検査マーク８１〜８３とは、第１の領域と第２の領域とが重ならない領域、即ち、領域Ａの外側の領域に形成される。
【００３２】
本実施形態によれば、第１の領域と第２の領域とが重ならない領域に第１の検査マーク６１〜６３及び第２の検査マーク８１〜８３が位置するので、二重露光によって第１の検査マーク６１〜６３及び第２の検査マーク８１〜８３のサイズや形状が変化することがなく、分割露光された複数の領域間におけるパターンの繋ぎ合わせの精度を正確に検査することができる。
【００３３】
また、第１の領域と第２の領域とは、少なくとも１つの半導体チップの露光領域をカバーする。それにより、レチクルを大きくしなくても、１回のみの露光によっては全体をカバーできないような大きさのチップ面積を有する半導体装置を製造することが可能になる。図２に示す例においては、第１の領域と第２の領域とが、３つの半導体チップの露光領域をカバーしている。
【００３４】
第１の検査マーク６１〜６３及び第２の検査マーク８１〜８３は、半導体ウエハーのダイシング領域上のフォトレジストに形成されるようにしても良い。それにより、第１の検査マーク６１〜６３及び第２の検査マーク８１〜８３を形成しても、半導体チップを製造するために利用できる半導体ウエハーの面積が減少することはない。なお、ダイシング領域とは、回路素子が形成された半導体ウエハーを複数の半導体チップに分離する際の切り代となる領域であり、スクライブ領域とも呼ばれる。
【００３５】
複数回の露光が完了すると、フォトレジストの現像が行われて、硬化していないフォトレジストが除去される。その後、分割露光された複数の領域間におけるパターンの繋ぎ合わせの精度を検査するために、例えば、第１の検査マーク６１の所定部分と第２の検査マーク８１の所定部分との間の距離が測定される。あるいは、第１の検査マーク６２の所定部分と第２の検査マーク８２の所定部分との間の距離が測定されても良いし、第１の検査マーク６３の所定部分と第２の検査マーク８３の所定部分との間の距離が測定されても良い。
【００３６】
＜検査マークの具体例１＞
図３は、図２に示す検査マークの第１の具体例を示す平面図である。図３（Ａ）において、一点鎖線Ｌ１は、図２に示す第１の半導体チップパターン領域５１〜５３の下端を通る直線を表している。また、図３（Ｂ）において、一点鎖線Ｌ２は、図２に示す第２の半導体チップパターン領域７１〜７３の上端よりも所定の距離Ｄ０だけ下方を通る直線を表している。
【００３７】
図３（Ａ）は、図２に示す第１の検査マーク６１の第１の具体例を示している。第１の検査マーク６１は、各々が櫛形の形状を有する検査マーク６１ａ及び６１ｂを含み、直線Ｌ１から所定の距離Ｄ１（例えば、５０μｍ）だけ離れた直線Ｌ１'に接し、直線Ｌ１'と直線Ｌ１との間の領域に形成される。なお、図２に示す第１の検査マーク６２及び６３も、第１の検査マーク６１と同様の形状を有しても良い。
【００３８】
図３（Ｂ）は、図２に示す第２の検査マーク８１の第１の具体例を示している。第２の検査マーク８１は、各々が櫛形の形状を有する検査マーク８１ａ及び８１ｂを含み、直線Ｌ２から所定の距離Ｄ２（例えば、５０μｍ）だけ離れた直線Ｌ２'に接し、直線Ｌ２'よりも直線Ｌ２から遠い領域に形成される。なお、図２に示す第２の検査マーク８２及び８３も、第２の検査マーク８１と同様の形状を有しても良い。
【００３９】
図３（Ｃ）は、図３（Ａ）に示す検査マーク６１ａ及び６１ｂと、図３（Ｂ）に示す検査マーク８１ａ及び８１ｂとを重ね合わせて示している。分割露光においてパターンの位置ずれが発生しなければ、検査マーク６１ａの下端と検査マーク８１ａの上端とが接し、検査マーク６１ｂの下端と検査マーク８１ｂの上端とが接することになる。一方、分割露光においてパターンの位置ずれが発生した場合には、図３（Ｃ）に示すような検査マークの位置ずれが発生する。
【００４０】
そこで、検査マーク６１ａの所定部分と検査マーク８１ａの所定部分とのＸ軸方向における距離ＤＸが測定される。図３（Ｃ）に示す例において、検査マーク６１ａ及び８１ａの所定部分は、櫛形において対応する枝の右端である。測定された距離ＤＸは、図２に示す第１の半導体チップパターン領域５１と第２の半導体チップパターン領域７１とのＸ軸方向におけるずれ量を表している。
【００４１】
また、検査マーク６１ｂの所定部分と検査マーク８１ｂの所定部分とのＹ軸方向における距離ＤＹが測定される。検査マーク６１ｂにおいて、櫛形を構成する枝の幅は、所定の距離Ｄ０と等しくなるように設定されている。図３（Ｃ）に示す例において、検査マーク６１ｂの所定部分は、櫛形において最も下方に位置する枝の上端であり、検査マーク８１ｂの所定部分は、櫛形において最も上方に位置する枝の上端である。測定された距離ＤＹと所定の距離Ｄ０との和は、図２に示す第１の半導体チップパターン領域５１と第２の半導体チップパターン領域７１とのＹ軸方向におけるずれ量を表している。
【００４２】
このように、櫛形の形状を有する検査マークを用いることにより、櫛形を構成する枝の幅を基準寸法として用いることができるので、分割露光された複数の領域間におけるパターンの繋ぎ合わせのずれ量を測定することが容易になる。また、検査マーク６１ａと検査マーク８１ａとにおいて櫛形の向きを変えることにより、検査マーク６１ａと検査マーク８１ａとを容易に識別することができる。
【００４３】
＜検査マークの具体例２＞
図４は、図２に示す検査マークの第２の具体例を示す平面図である。図４（Ａ）において、一点鎖線Ｌ１は、図２に示す第１の半導体チップパターン領域５１〜５３の下端を通る直線を表している。また、図４（Ｂ）において、一点鎖線Ｌ２は、図２に示す第２の半導体チップパターン領域７１〜７３の上端よりも所定の距離Ｄ０だけ下方を通る直線を表している。
【００４４】
図４（Ａ）は、図２に示す第１の検査マーク６１の第２の具体例を示している。第１の検査マーク６１は、１辺の長さがＷ１の第１の正方形中に１辺の長さがＷ２の第２の正方形の開口を有する形状を有しており（Ｗ１＞Ｗ２）、中心が直線Ｌ１から所定の距離Ｄ３だけ離れた位置に形成される（Ｄ３＞Ｗ１／２）。なお、図２に示す第１の検査マーク６２及び６３も、第１の検査マーク６１と同様の形状を有しても良い。
【００４５】
図４（Ｂ）は、図２に示す第２の検査マーク８１の第２の具体例を示している。第２の検査マーク８１は、１辺の長さがＷ３の第３の正方形の形状を有しており（Ｗ２＞Ｗ３）、中心が直線Ｌ２から所定の距離Ｄ３だけ離れた位置に形成される。なお、図２に示す第２の検査マーク８２及び８３も、第２の検査マーク８１と同様の形状を有しても良い。
【００４６】
図４（Ｃ）は、図４（Ａ）に示す第１の検査マーク６１と、図４（Ｂ）に示す第２の検査マーク８１とを重ね合わせて示している。図３（Ｃ）に示すように、第１の検査マーク６１と第２の検査マーク８１とは互いに離間し、第１の検査マーク６１が第２の検査マーク８１を囲んでいる。分割露光においてパターンの位置ずれが発生しなければ、第１の検査マーク６１の中心の位置と第２の検査マーク８１の中心の位置とが一致する。
【００４７】
そこで、第１の検査マーク６１の所定部分と第２の検査マーク８１の所定部分とのＸ軸方向における距離ＤＸが測定される。図４（Ｃ）に示す例において、第１の検査マーク６１の所定部分は、第２の正方形の左辺であり、第２の検査マーク８１の所定部分は、第３の正方形の左辺である。測定された距離ＤＸと（Ｗ２−Ｗ３）／２との差は、図２に示す第１の半導体チップパターン領域５１と第２の半導体チップパターン領域７１とのＸ軸方向におけるずれ量を表している。
【００４８】
また、第１の検査マーク６１の所定部分と第２の検査マーク８１の所定部分とのＹ軸方向における距離ＤＹが測定される。図４（Ｃ）に示す例において、第１の検査マーク６１の所定部分は、第２の正方形の下辺であり、第２の検査マーク８１の所定部分は、第３の正方形の下辺である。測定された距離ＤＹと（Ｗ２−Ｗ３）／２との差は、図２に示す第１の半導体チップパターン領域５１と第２の半導体チップパターン領域７１とのＹ軸方向におけるずれ量を表している。
【００４９】
このように、第１の検査マーク６１と第２の検査マーク８１とが互いに離間し、第１の検査マーク６１が第２の検査マーク８１を囲むことにより、第１の検査マーク６１と第２の検査マーク８１とを容易に識別することができるので、分割露光された複数の領域間におけるパターンのずれを視覚的に確認し易くなる。
【００５０】
＜半導体装置の製造工程＞
半導体装置の製造工程においては、半導体ウエハー内にウエルや不純物領域が形成され、半導体ウエハー上に、酸化絶縁膜、ポリシリコン膜、層間絶縁膜、及び、金属膜等が順次形成される。本実施形態に係る半導体装置の製造方法は、上記の各工程に適用することができる。以下においては、一例として、図１に示すレチクルを用いた場合について、図１及び図２を参照しながら説明する。
【００５１】
例えば、半導体ウエハー上に酸化絶縁膜を介して形成されたポリシリコン膜をパターニングしてゲート電極を形成する際には、ポリシリコン膜上にフォトレジストが塗布され、フォトリソグラフィー技術によって、レチクルに形成されたパターンがフォトレジストに転写される。本実施形態に係る半導体装置の製造方法は、ポリシリコン膜のパターニングに適用することができる。
【００５２】
工程（ａ）において、フォトレジストが、半導体ウエハーに形成された酸化絶縁膜上に形成される。工程（ｂ）において、図１に示すレチクル１を用いて、フォトレジストの第１の領域が露光される。それにより、レチクル１の第１の半導体チップパターン部１１〜１３及び第１の検査マークパターン部２１〜２３が、フォトレジストに転写される。
【００５３】
工程（ｃ）において、図１に示すレチクル１を用いて、フォトレジストの第２の領域が露光される。それにより、レチクル１の第２の半導体チップパターン部３１〜３３及び第２の検査マークパターン部４１〜４３が、フォトレジストに転写される。
【００５４】
硬化していないフォトレジストを除去することにより、図２に示すように、硬化したフォトレジストによって、第１の半導体チップパターン領域５１〜５３及び第２の半導体チップパターン領域７１〜７３が形成されると共に、第１の検査マーク６１〜６３及び第２の検査マーク８１〜８３が形成される。
【００５５】
第１の領域と第２の領域とは、領域Ａにおいて部分的に重なっている。第１の領域の露光によって形成される第１の検査マーク６１〜６３と、第２の領域の露光によって形成される第２の検査マーク８１〜８３とは、第１の領域と第２の領域とが重ならない領域に位置している。
【００５６】
工程（ｄ）において、分割露光された複数の領域間におけるパターンの繋ぎ合わせの精度を検査するために、例えば、第１の検査マーク６１の所定部分と第２の検査マーク８１の所定部分との間の距離が測定される。
【００５７】
検査結果が良好である場合には、硬化したフォトレジストをハードマスクとしてポリシリコン膜等をエッチングすることにより、ゲート電極が形成される。一方、検査結果が良好でない場合には、硬化したフォトレジストが除去され、図１に示すレチクル１に対する半導体ウエハーの相対的な位置が修正される。その後、工程（ａ）〜工程（ｄ）が繰り返される。
【００５８】
ゲート電極が形成されると、第１のゲート電極の両側のＮウエル内にＰ型の不純物を拡散させることにより、ＰチャネルＭＯＳトランジスターのソース・ドレインとなるＰ型不純物領域が形成される。また、第２のゲート電極の両側のＰウエル内にＮ型の不純物を拡散させることにより、ＮチャネルＭＯＳトランジスターのソース・ドレインとなるＮ型不純物領域が形成される。本実施形態に係る半導体装置の製造方法は、不純物領域の形成にも適用することができる。
【００５９】
また、トランジスター等が形成された半導体ウエハー上に、ＢＰＳＧ（Boron Phosphorus Silicon Glass）等の層間絶縁膜が形成され、層間絶縁膜がパターニングされてコンタクトホールが形成される。本実施形態に係る半導体装置の製造方法は、層間絶縁膜のパターニングにも適用することができる。
【００６０】
さらに、層間絶縁膜等が形成された半導体ウエハー上に、アルミニウム（Ａｌ）等の金属膜が形成され、金属膜がパターニングされて配線が形成される。本実施形態に係る半導体装置の製造方法は、金属膜のパターニングにも適用することができる。配線層は、必要に応じて多層構造としても良い。
【００６１】
その後、配線層等が形成された半導体ウエハー上に、窒化ケイ素（Ｓｉ３Ｎ４）等のパッシベーション膜が形成される。パッシベーション膜等が形成された半導体ウエハーのダイシング領域をダイシングブレード又はレーザー光で切削することにより、複数の半導体チップが切り出される。
【００６２】
以上説明したように、本実施形態に係る半導体装置の製造方法によれば、大きなチップ面積を有する半導体装置を分割露光によって製造する場合に、分割露光される複数の領域が重ならない領域に複数の検査マークが位置する。従って、二重露光によって検査マークのサイズや形状が変化することがなく、分割露光された複数の領域間におけるパターンの繋ぎ合わせの精度を正確に検査することができる。
【００６３】
上記の実施形態においては、Ｙ軸方向に長い半導体装置を製造する場合について説明したが、本発明は、以上説明した実施形態に限定されるものではなく、Ｘ軸方向及びＹ軸方向に長い半導体装置を製造する場合に適用することも可能である。このように、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
【符号の説明】
【００６４】
１…レチクル、１１〜１３、３１〜３３…半導体チップパターン部、１１ａ〜１３ａ、３１ａ〜３３ａ…半導体チップパターン部の端部、２１〜２３、４１〜４３…検査マークパターン部、５０…遮光帯、５１〜５３、７１〜７３…半導体チップパターン領域、６１〜６３、６１ａ、６１ｂ、８１〜８３、８１ａ、８１ｂ…検査マーク。
【図１】
2017134099.tif 000003
【図２】
2017134099.tif 000004
【図３】
2017134099.tif 000005
【図４】
2017134099.tif 000006