(57)【要約】      （修正有）【課題】限界対谷比回路と、オン期間生成器と、駆動回路とを含むスイッチング電力変換装置用のコントローラーを提供する。【解決手段】限界対谷比回路１７５は、スイッチング電力変換装置１００の出力を調節する電力スイッチ１１０のスイッチ電流ＩＳＷを検出したことに応答して、比信号を生成するように接続されている。比信号は、スイッチ電流がスイッチ電流限界以上である第１の時間長ＵＬＩＭＬＩＭ４８と、スイッチ電流がスイッチ電流限界の一部であるスイッチ電流の谷以下である第２の時間長ＵＶＡＬＬＥＹ１５０と、の間の時間比を表す。スイッチオン期間生成器１２８は、比信号を受信したことに応答して、スイッチオン期間信号を変化させるように接続されている。駆動回路１３０は、スイッチオン期間信号を受信したことに応答して、スイッチの制御端子にドライブ信号を出力するように接続されている。【選択図】図１
2017063598.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング電力変換装置であって、
スイッチと、
前記スイッチに接続されたエネルギー伝達素子と、
前記スイッチに接続されて当該スイッチング電力変換装置の出力を調節するコントローラーと、
を備え、
前記コントローラーが、
前記スイッチのスイッチ電流を検出したことに応答して、比信号を生成するように接続された限界対谷比回路であって、
前記比信号が、前記スイッチ電流がスイッチ電流限界以上である第１の時間長と、前記スイッチ電流が前記スイッチ電流限界の一部であるスイッチ電流の谷以下である第２の時間長と、の間の時間比を表す、
当該限界対谷比回路と、
前記比信号を受信したことに応答して、スイッチオン期間信号を変化させるように接続されたオン期間生成器と、
前記スイッチオン期間信号を受信したことに応答して、前記スイッチの制御端子にドライブ信号を出力するように接続された駆動回路と、
を含む、
スイッチング電力変換装置。
【請求項２】
前記限界対谷回路が、
前記スイッチ電流が前記スイッチ電流限界以上であるときに限界信号を出力するように接続された限界比較器と、
前記スイッチ電流が前記スイッチ電流の谷以下であるときに谷信号を出力するように接続された谷比較器と、
前記谷信号に応答して、カウンターのカウントをインクリメントすることと、前記限界信号に応答して、前記カウントをデクリメントすることと、を行うように接続された当該カウンターであって、
当該カウンターが、前記比信号として前記カウントの最上位ビット（ＭＳＢ）を出力する、
当該カウンターと、
を備える、請求項１のスイッチング電力変換装置。
【請求項３】
前記カウントのインクリメントとデクリメントとが、クロック信号により制御され、
前記谷比較器により前記谷信号が出力されるとき、前記クロック信号の周波数が第１の周波数であり、
前記限界比較器により前記限界信号が出力されるとき、前記クロック信号の周波数が第２の周波数である、
請求項２のスイッチング電力変換装置。
【請求項４】
前記クロック信号の前記第２の周波数に対する前記クロック信号の前記第１の周波数の周波数比が、前記周波数比に向けて時間比を駆動する、
請求項３のスイッチング電力変換装置。
【請求項５】
前記駆動回路が、さらに、前記スイッチ電流を検出したことに応答して、前記ドライブ信号を生成するように接続されている、
請求項１のスイッチング電力変換装置。
【請求項６】
前記駆動回路が、前記エネルギー伝達素子に蓄積されたエネルギーを検出するように接続されており、
前記駆動回路は、前記エネルギー伝達素子における前記エネルギーがゼロに達したときにのみ前記ドライブ信号によって前記スイッチが有効化される臨界導通モードで動作するように構成されている、
請求項１のスイッチング電力変換装置。
【請求項７】
前記駆動回路が、
ラッチと、
前記エネルギー伝達素子を通る電流を検出するように接続されたオン期間トリガと、
を含み、
前記オン期間トリガは、前記エネルギー伝達素子を通る電流がゼロに達したときに前記ラッチをセットするように接続されており、
前記ドライブ信号が、前記ラッチの出力である、
請求項６のスイッチング電力変換装置。
【請求項８】
前記オン期間生成器が、前記比信号を受信したことに応答して、参照表の状態を増加または減少するように接続された当該参照表を含み、
前記オン期間生成器が、前記参照表の状態に応答して、アナログ値を出力する、
請求項１のスイッチング電力変換装置。
【請求項９】
前記参照表の状態が、以前の状態に対応する以前のアナログ値と前記以前のアナログ値の所定割合との合計に対応する、
請求項８のスイッチング電力変換装置。
【請求項１０】
前記駆動回路が、前記ドライブ信号を出力するように接続されたラッチを含み、
前記駆動回路は、（１）前記スイッチ電流が前記スイッチ電流限界に達したことと、（２）前記スイッチオン期間信号がオン期間閾値に達したことと、の少なくとも１つに応答して、前記ラッチをリセットするように構成されている、
請求項１のスイッチング電力変換装置。
【請求項１１】
スイッチング電力変換装置の出力を調節する前記スイッチング電力変換装置の前記スイッチの前記スイッチ電流を検出したことに応答して、比信号を生成するように接続された限界対谷比回路であって、
前記比信号は、前記スイッチ電流がスイッチ電流限界以上である第１の時間長と、前記スイッチ電流が前記スイッチ電流限界の一部であるスイッチ電流の谷以下である第２の時間長と、の間の時間比を表す、
当該限界対谷比回路と、
前記比信号を受信したことに応答して、スイッチオン期間信号を変化させるように接続されたオン期間生成器と、
前記スイッチオン期間信号を受信したことに応答して、前記スイッチの制御端子にドライブ信号を出力するように接続された駆動回路と、
を備えるスイッチング電力変換装置用のコントローラー。
【請求項１２】
前記限界対谷回路が、
前記スイッチ電流が前記スイッチ電流限界以上であるときに限界信号を出力するように接続された限界比較器と、
前記スイッチ電流が前記スイッチ電流の谷以下であるときに谷信号を出力するように接続された谷比較器と、
前記谷信号に応答して、カウンターのカウントをインクリメントすることと、前記限界信号に応答して、前記カウントをデクリメントすることと、を行うように接続された当該カウンターであって、
当該カウンターが、前記比信号として前記カウントの最上位ビット（ＭＳＢ）を出力する、
当該カウンターと、
を備える、請求項１１のコントローラー。
【請求項１３】
前記カウントのインクリメントとデクリメントとが、クロック信号により制御され、
前記谷比較器により前記谷信号が出力されるとき前記クロック信号の周波数が第１の周波数であり、
前記限界比較器により前記限界信号が出力されるとき前記クロック信号の周波数が第２の周波数である、
請求項１２のコントローラー。
【請求項１４】
前記クロック信号の前記第２の周波数に対する前記クロック信号の前記第１の周波数の周波数比が、前記周波数比に向けて時間比を駆動する、
請求項１３のコントローラー。
【請求項１５】
前記駆動回路が、さらに、前記スイッチ電流を検出したことに応答して、前記ドライブ信号を生成するように接続されている、
請求項１１のコントローラー。
【請求項１６】
前記駆動回路が、前記スイッチング電力変換装置のエネルギー伝達素子に蓄積されたエネルギーを検出するように接続されており、
前記駆動回路は、前記エネルギー伝達素子における前記エネルギーがゼロに達したときにのみ前記ドライブ信号によって前記スイッチが有効化される臨界導通モードで動作するように構成されている、
請求項１１のコントローラー。
【請求項１７】
前記駆動回路が、
ラッチと、
前記エネルギー伝達素子を通る電流を検出するように接続されたオン期間トリガと、
を含み、
当該オン期間トリガは、前記エネルギー伝達素子を通る電流がゼロに達したときに前記ラッチをセットするように接続されており、
前記ドライブ信号が、前記ラッチの出力である、
請求項１６のコントローラー。
【請求項１８】
前記オン期間生成器が、前記比信号を受信したことに応答して、参照表の状態を増加または減少させるように接続された参照表を含み、
前記オン期間生成器が、前記参照表の状態に応答して、アナログ値を出力する、
請求項１１のコントローラー。
【請求項１９】
前記状態の前記アナログ値が、以前の状態の以前のアナログ値と前記以前のアナログ値の所定割合との合計である、
請求項１８のコントローラー。
【請求項２０】
前記駆動回路が、前記ドライブ信号を出力するように接続されたラッチを含み、
前記駆動回路は、（１）前記スイッチ電流が前記スイッチ電流限界に達するしたことと、（２）前記スイッチオン期間信号がオン期間閾値に達したことと、の少なくとも１つに応答して、前記ラッチをリセットするように構成されている、
請求項１１のコントローラー。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して、電力変換装置に関し、特に、電力変換装置に関する。
【背景技術】
【０００２】
電子装置は、動作に電力を使用する。スイッチング電力変換装置は、その高効率と小寸法と軽量とを理由として、現在の多くの電子機器への給電用として一般的に使用される。従来の壁のコンセント差込口は、高電圧の交流を提供する。スイッチング電力変換装置では、高電圧の交流（ＡＣ：ａｌｔｅｒｎａｔｉｎｇ  ｃｕｒｒｅｎｔ）入力が変換されて、適切に調節された直流電流（ＤＣ：ｄｉｒｅｃｔ  ｃｕｒｒｅｎｔ）出力を、エネルギー伝達素子を通して負荷に提供する。動作時、デューティ比（典型的には、総スイッチング周期に対するスイッチのオン期間の比）を変化させること、スイッチング周波数を変化させること、または、電力変換装置におけるスイッチの単位時間あたりのパルス数を変化させることにより所望の出力を提供するため、スイッチが使用される。
【０００３】
電力変換装置は、さらに、コントローラーを含む。コントローラーは、電力変換装置の検出されたパラメータに応答して、スイッチを制御し得る。電力変換装置とコントローラーとを設計するときに、通常、効率、寸法、重さ、及びコストなどの性質が考慮される。また、電力変換装置とコントローラーとは、規制機関により設定された規格を満たすように設計され得る。例えば、壁のコンセント差込口は、大きさと周波数と高調波成分との規格に適合する波形をもつ交流電圧を提供する。しかし、壁のコンセント差込口から引き出された電流波形の特性は、交流電圧を受信する電力変換装置により決定される。規制機関は、交流電流の特定の周波数成分の大きさに限界を設定するか、または、壁のコンセント差込口が提供する電力量に従って電流のｒｍｓ値を制限し得る。力率と全高調波歪み（ＴＨＤ：ｔｏｔａｌ  ｈａｒｍｏｎｉｃ  ｄｉｓｔｏｒｔｉｏｎ）とは、電力変換装置が規制機関により設定された規格を満たすか判定する尺度として使用され得る。
【０００４】
以下の図を参照しながら、非限定的かつ非網羅的な本発明の実施形態について説明するが、異なる図の中の同様の参照番号は、別段の指定がない限り、同様の部分を示す。
【図面の簡単な説明】
【０００５】
【図１】図１は、本開示の実施形態に係る、限界セクションと谷セクションとの間の比に応答して、オン期間閾値を決定するための、例示的な電力変換装置とコントローラーとの機能ブロック図である。
【図２】図２Ａは、本開示の実施形態に係る、図１の入力電圧とスイッチ電流とインダクタ電流との例示的な波形を示す図である。  図２Ｂは、本開示の実施形態に係る、図２Ａの例示的なスイッチ電流とインダクタ電流とをさらに示す図である。  図２Ｃは、本開示の実施形態に係る、図２Ａの例示的なスイッチ電流とインダクタ電流とをさらに示す別の図である。
【図３】図３は、本開示の実施形態に係る、図１のスイッチ電流とインダクタ電流と限界信号と谷信号との例示的な波形を示す図である。
【図４】図４は、本開示の実施形態に係る、限界セクションと谷セクションとの間の比に応答して、オン期間閾値を決定する例示的な方法を示すフロー図である。
【図５】図５は、本開示の実施形態に係る、限界セクションと谷セクションとの間の比に応答してオン期間閾値を決定するための、図１の例示的なコントローラーの機能ブロック図である。
【図６】図６は、本開示の実施形態に係る、図５の例示的な参照アドレス表を示す表である。
【図７】図７Ａは、本開示の実施形態に係る、図５の参照アドレス表の様々な状態における例示的なオン期間閾値を示すグラフである。  図７Ｂは、本開示の実施形態に係る、ピーク入力電圧値における例示的なオン期間閾値を示すグラフである。
【発明を実施するための形態】
【０００６】
本明細書では、電力変換装置と、電力変換装置用のコントローラーと、電力変換装置を動作させる方法との実施形態について説明する。以下の説明では、実施形態を十分に理解できるように、多くの具体的な詳細事項を記載している。しかし、当業者は、本明細書で説明する技術が、１つ以上の具体的な詳細事項なしに、または他の方法、構成要素、材料などと共に実施され得ることとを認識すると考えられる。他の例では、よく知られた構造、材料、または動作については、特定の態様が理解しにくくなるのを防ぐため図示せず、または詳細に説明しない。
【０００７】
本明細書中での、「一実施形態（ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」または「一実施形態（ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」についての言及は、本実施形態に関連して説明する特定の特徴、構造または特性が本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書中の様々な場所で使用する「一実施形態において（ｉｎ  ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」または「一実施形態において（ｉｎ  ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」という語句は、必ずしもすべてが同じ実施形態に関するわけではない。さらに、特定の特徴、構造または特性が、１つ以上の実施形態において、あらゆる適切な方法で組み合わされ得る。
【０００８】
電力変換装置とコントローラーとは、力率を最大化すると共に、全高調波歪み（ＴＨＤ）を制限するように設計され得る。力率は、どれだけ近く入力交流電流が理想に近づくかの尺度であり得る。言い換えると、力率は、コンセントからの電力を、ｒｍｓ電流とｒｍｓ電圧との乗算結果で除算したものである。ＴＨＤは、基本周波数の電力に対する、電力変換装置のすべての高調波成分の電力の合計の比であり得る。
【０００９】
説明したとおり、電力変換装置は、スイッチを使用して、エネルギー伝達素子を通して出力を提供し得る。コントローラーは、電力変換装置の１つ以上のパラメータに応答して、スイッチの１つ以上のパラメータ（オン期間、オフ期間、デューティ比、または単位時間あたりのパルス数など）を制御し得る。一例において、力率補正（ＰＦＣ：ｐｏｗｅｒ  ｆａｃｔｏｒ  ｃｏｒｒｅｃｔｉｏｎ）付きのコントローラーは、臨界導通モードで動作し得る。臨界導通モードの場合、エネルギー伝達素子における電流が実質的にゼロに既に達していたら、スイッチがオンに切り替えられる。一例において、スイッチのオン期間がオン期間閾値に既に達しているか、または、スイッチ電流が電流限界値に既に達しているとき、スイッチがオフに切り替えられる。
【００１０】
小さな値の入力電圧の場合、一般的に、スイッチ電流が電流限界値に達する前に、オン期間閾値に達する。大きな値の入力電圧の場合、一般的に、オン期間がオン期間閾値に達する前に、スイッチ電流が電流限界値に達する。ピークスイッチ電流の包絡線の形状は、三角形、台形、または長方形であり得、オン期間閾値と電流限界値とその両方とのいずれかによって部分的に定まり得る。例えば、小さな電流限界値は、長方形の包絡線をもたらし得、大きな電流限界値は、三角形の包絡線をもたらし得る。より長いオン期間閾値は、より長方形の包絡線をもたらし得、より短いオン期間閾値は、三角形の包絡線をもたらし得る。包絡線形状がより長方形のとき、より大きな出力電力が伝達され得る、しかし、ＴＨＤは、増加し得る。
【００１１】
ピークスイッチ電流の包絡線は、ピークスイッチ電流が電流限界値に実質的に等しい時間長と、ピークスイッチ電流が谷限界未満である時間長とにより特徴付けられ得る。一例において、谷限界は、電流限界値のうちのある割合である。ピークスイッチ電流が電流限界値に実質的に等しい時間長は、限界セクションと呼ばれ得る一方で、ピークスイッチ電流が谷セクション未満である時間長は、谷セクションと呼ばれ得る。谷セクションに対する限界セクションの比がより大きいことは、谷セクションに対する限界セクションの比がより小さな場合に比べて、電力伝達がより大きいが、ＴＨＤが高いことに対応し得る。本発明の例は、限界セクションと谷セクションとの間の比を判定し得る。比がある値より大きい場合、オン期間閾値が下げられ得る。比がその値未満である場合、オン期間閾値が上げられ得る。従って、コントローラーは、谷セクションに対する限界セクションの比がその値に調節され得るように、スイッチを制御する。
【００１２】
図１は、整流器１０４と、入力コンデンサＣＩＮ１０８と、入力の戻り１１１と、電力スイッチ１１０と、エネルギー伝達素子１１２（インダクタＬ１として例示）と、還流ダイオードＤ１  １１４と、出力コンデンサＣＯ１１６と、コントローラー１２０とを含む例示的な電力変換装置１００の機能ブロック図を示す。さらに、コントローラー１２０は、限界対谷比回路１７５と、スイッチオン期間生成ブロック１２８と、駆動回路１３０とを含むものとして図示される。限界対谷比回路１７５は、比較器１２２と比較器１２４と、限界対谷比判定ブロック１２６とを含む。さらに、図１に、交流入力電圧ＶＡＣ１０２と、入力電圧ＶＩＮ１０６と、スイッチ電流ＩＳＷ１３４と、ドライブ信号ＵＤＲ１３２と、インダクタ電流ＩＬ１３６と、インダクタ電圧ＶＬ１３７と、出力電圧ＶＯ１３８と、出力電流ＩＯ１４０と、スイッチ電流検出１４１と、インダクタ検出信号１４２と、電流限界値ＩＬＩＭ１４４と、谷限界Ｘ％×ＩＬＩＭ１４６と、限界信号ＵＬＩＭ１４８と、谷信号ＵＶＡＬＬＥＹ１５０と、比信号ＵＲ１５２と、オン期間閾値ＵＴＯＮ＿Ｍ１５４とを示す。電力変換装置１００は、非絶縁バック型変換器として接続されている。しかし、他の電力変換装置の形態または構成が、本開示の教示を享受し得る。加えて、電力変換装置が非絶縁電力変換装置として示される（例えば、電力変換装置１００の入力と出力との間を直流電流が流れることが可能である）が、絶縁電力変換装置も使用され得ることが理解されるべきである。
【００１３】
電力変換装置１００は、未調節入力電圧（例えば、交流入力電圧ＶＡＣ１０２または入力電圧ＶＩＮ１０６）から負荷１１９に出力電力を提供する。示されるように、整流器１０４は、交流入力電圧ＶＡＣ１０２の受信と整流とを行い入力電圧ＶＩＮ１０６を生成する。入力コンデンサＣＩＮ１０８は、整流器１０４に接続されており、電力スイッチ１１０からの高周波電流をフィルタする。いくつかの用途において、入力コンデンサＣＩＮ１０８は、いずれのラインサイクルにおいても入力電圧ＶＩＮ１０６が実質的に直流電圧であるように、十分大きいものであり得る。しかし、力率補正（ＰＦＣ）付きの電源の場合、または、ＬＥＤ負荷を駆動する場合、入力電圧ＶＩＮ１０６が実質的に整流された交流入力電圧ＶＡＣ１０２に追従できるように、小さな入力コンデンサＣＩＮ１０８が使用され得る。
【００１４】
入力コンデンサＣＩＮ１０８は、電力スイッチ１１０の一端に接続されている。電力スイッチ１１０の他端は、エネルギー伝達素子Ｌ１  １１２と還流ダイオードＤ１  １１４とに接続されている。エネルギー伝達素子Ｌ１  １１２と還流ダイオードＤ１  １１４との両方が、出力コンデンサＣＯ１１６に接続されている。出力は、負荷１１８に提供され、出力電圧ＶＯ１３８と、出力電流ＩＯ１４０と、またはその２つの組み合わせとのいずれかとして提供され得る。一例において、負荷１１８は、ＬＥＤ、ＬＥＤモジュール、またはＬＥＤ配列を含み得る。
【００１５】
電力変換装置１００は、エネルギー伝達素子Ｌ１  １１２を検出してインダクタ検出信号１４２を提供する回路をさらに含み、インダクタ検出信号１４２は、インダクタ電流ＩＬ１３６、インダクタ電圧ＶＬ１３７、またはその両方を表す。電力変換装置１００は、スイッチ電流ＩＳＷ１３４を検出して、スイッチ電流ＩＳＷ１３４を表すスイッチ電流検出信号１４１を提供する回路をさらに含み得る。特に、スイッチ電流検出信号１４１は、ピークスイッチ電流ＩＳＷ１３４を表し得る。インダクタ検出信号１４２は、また、スイッチ電流ＩＳＷ１３４及び／またはピークスイッチ電流ＩＳＷ１３４を表し得る。示される例において、電力スイッチ１１０が導通しているとき、インダクタ電流ＩＬ１３６は、スイッチ電流ＩＳＷ１３４に実質的に等しい。コントローラー１２０は、インダクタ検出信号１４２とスイッチ電流検出信号１４１との両方を受信するものとして示されるが、インダクタ検出信号１４２がスイッチ電流ＩＳＷ１３４も表し得るので、受信されたスイッチ電流検出信号１４１は、任意選択的であり得る。
【００１６】
コントローラー１２０は、電力変換装置１００の入力から出力へのエネルギーの伝達を制御するため、電力スイッチ１１０の様々なスイッチングパラメータを制御する電力スイッチ１１０にドライブ信号ＵＤＲ１３２を提供する。このようなパラメータの例として、スイッチング周波数、スイッチング周期、デューティ比、電力スイッチ１１０のオン期間とオフ期間とのそれぞれ、または、電力スイッチ１１０の単位時間あたりのパルス数の変化が挙げられ得る。一例において、スイッチ１１０は、金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ：ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）などのトランジスタであり得る。他の例において、コントローラー１２０は、モノリシック集積回路として実装され得るか、または、ディスクリート型電気部品、若しくは、ディスクリート型部品と集積型部品の組み合わせと共に実装され得る。コントローラー１２０と電力スイッチ１１０とは、ハイブリッドとモノリシック集積回路とのいずれかとして製造される集積回路の一部を形成し得る。
【００１７】
コントローラー１２０は、比較器１２２と比較器１２４と、限界対谷比判定ブロック１２６と、スイッチオン期間生成器１２８と、駆動回路１３０とをさらに含む。比較器１２２と比較器１２４とは、（それぞれ、反転入力と非反転入力とにおいて）スイッチ電流検出信号１４１を受信するように接続されている。しかし、インダクタ検出信号１４２は、スイッチ電流ＩＳＷ１３４も表し得る。従って、比較器１２２と比較器１２４とは、スイッチ電流検出信号１４１の代わりにインダクタ検出信号１４２を受信し得る。図示されるように、（それぞれ、非反転入力と反転入力とにおいて）谷比較器１２２は、谷限界Ｘ％×ＩＬＩＭ１４６をさらに受信し、限界比較器１２４は、電流限界値ＩＬＩＭ１４４を受信する。一例において、谷限界×ＩＬＩＭ１４６は、電流限界値ＩＬＩＭ１４４の、ある割合の量であり得る。例えば、谷限界１４６は、電流限界値１４４のＸ％であり得る。一例において、谷限界１４６は、電流限界値１４４の３０％であり得る。谷比較器１２２は、谷信号ＵＶＡＬＬＥＹ１５０を出力し、限界比較器１２４は、限界信号ＵＬＩＭ１４８を出力する。限界対谷比判定ブロック１２６は、谷信号ＵＶＡＬＬＥＹ１５０と限界信号ＵＬＩＭ１４８とを受信し、谷信号ＵＶＡＬＬＥＹ１５０と限界信号ＵＬＩＭ１４８とに応答して、比信号ＵＲ１５２を出力するように接続されている。スイッチオン期間生成器１２８は、比信号ＵＲ１５２を受信し、比信号ＵＲ１５２に応答して、オン期間閾値ＵＴＯＮ＿Ｍ１５４を出力するように接続されている。図示されるように、駆動回路１３０は、オン期間閾値ＵＴＯＮ＿Ｍ１５４とインダクタ検出信号１４２とを受信し、オン期間閾値ＵＴＯＮ＿Ｍ１５４とインダクタ検出信号１４２とに応答して、ドライブ信号ＵＤＲ１３２を出力し得るように接続され得る。さらに、ドライブ信号ＵＤＲ１３２は、スイッチ電流検出信号１４１を受信して、スイッチ電流検出信号１４１に応答するようにさらに接続され得る。スイッチ１１０は、スイッチ１１０の制御端子（例えばゲート）においてドライブ信号ＵＤＲ１３２を受信するように接続され得る。
【００１８】
動作時、限界対谷比回路１７５は、スイッチのスイッチ電流を検出したことに応答して、比信号ＵＲ１５２を生成する。特に、比較器１２２と比較器１２４とは、スイッチ電流ＩＳＷ１３４（スイッチ電流検出信号１４１により提供される）を、谷限界Ｘ％×ＩＬＩＭ１４６と電流限界値ＩＬＩＭ１４４と比較する。谷信号ＵＶＡＬＬＥＹ１５０と限界信号ＵＬＩＭ１４８との両方が、論理ハイセクションと論理ローセクションとの長さが変化する方形パルス波形であり得る。示される例において、ピークスイッチ電流ＩＳＷ１３４が谷限界Ｘ％×ＩＬＩＭ１４６未満（谷セクションと呼ばれる）であるとき、谷信号ＵＶＡＬＬＥＹ１５０が論理ハイであり、ピークスイッチ電流ＩＳＷ１３４が電流限界値ＩＬＩＭ１４４以上（限界セクションと呼ばれる）であるとき、限界信号ＵＬＩＭ１４８が論理ハイである。従って、谷信号ＵＶＡＬＬＥＹ１５０は、ピークスイッチ電流ＩＳＷ１３４が谷限界Ｘ％×ＩＬＩＭ１４６未満である時間長を表し得、限界信号ＵＬＩＭ１４８は、ピークスイッチ電流ＩＳＷ１３４が電流限界値ＩＬＩＭ１４４以上である時間長を表し得る。
【００１９】
限界対谷比判定ブロック１２６は、限界信号ＵＬＩＭ１４８が論理ハイである時間長と、谷信号ＵＶＡＬＬＥＹ１５０が論理ハイである時間長との間の比（Ｋ：１）を判定する。言い換えると、限界対谷比判定ブロック１２６は、ピークスイッチ電流ＩＳＷ１３４が谷限界Ｘ％×ＩＬＩＭ１４６未満である時間長に対するピークスイッチ電流ＩＳＷ１３４が電流限界値ＩＬＩＭ１４４以上である時間長の比を判定する。判定された比は、比信号ＵＲ１５２としてスイッチオン期間生成器１２８に出力される。そのため、比信号ＵＲ１５２は、スイッチ電流がスイッチ電流限界以上である第１の時間長と、スイッチ電流がスイッチ電流限界の一部であるスイッチ電流の谷以下である第２の時間長との間の時間比を表す。さらに、限界対谷比判定ブロック１２６は、さらに、比が設定値Ｋ：１より大きいか小さいか判定し得る。出力される比信号ＵＲ１５２は、判定された比が設定値Ｋ：１より大きいか小さいかも示し得る。
【００２０】
スイッチオン期間生成器１２８は、受信された比信号ＵＲ１５２に応答して、オン期間閾値ＵＴＯＮ＿Ｍ１５４を増加または減少させ得る。一例において、判定された比が設定値Ｋ：１より大きい場合、オン期間閾値ＵＴＯＮ＿Ｍ１５４は、減少され得る。判定された比が設定値Ｋ：１未満である場合、オン期間閾値ＵＴＯＮ＿Ｍ１５４は、増加され得る。ピークスイッチ電流ＩＳＷ１３４の包絡線は、限界セクションと谷セクションとの間の比により特徴付けられ得る。谷セクションに対する限界セクションの比がより大きいことは、谷セクションに対する限界セクションの比がより小さい場合に比べて、電力伝達がより大きいが、ＴＨＤが高いことに対応し得る。比は、設定値Ｋ：１に調節され得、設定値は、設計者により選択された所定の値であり得る。さらに説明するように、一例において値Ｋは、タイマーがカウントする速度を設定することにより設定され得る。他の例において、値Ｋが、閾値として設定され得る。他の例において、値Ｋは、デジタルワードとして記憶され得る。オン期間閾値ＵＴＯＮ＿Ｍ１５４を増加または減少させることにより、限界セクションと谷セクションとの間の比が調節され得る。例えば、オン期間閾値ＵＴＯＮ＿Ｍ１５４における増加は、限界セクションと谷セクションとの間の比における増加をもたらし得、オン期間閾値ＵＴＯＮ＿Ｍ１５４における減少は、限界セクションと谷セクションとの間の比の減少をもたらし得る。
【００２１】
駆動回路１３０は、オン期間閾値ＵＴＯＮ＿Ｍ１５４とインダクタ検出信号１４２とスイッチ電流検出信号１４１とに応答して、ドライブ信号ＵＤＲ１３２を出力し得る。ドライブ信号ＵＤＲ１３２は、論理ハイセクションと論理ローセクションとの長さが変化する方形パルス波形であり得る。一例において、ドライブ信号ＵＤＲ１３２が論理ハイであるとき、電力スイッチ１１０がオンであり、逆も同様である。エネルギー伝達素子Ｌ１  １１２におけるエネルギーが実質的にゼロであるとき、コントローラー１２０は、臨界モードで動作して、電力スイッチ１１０をオンに切り替え得る。駆動回路１３０は、インダクタ電流ＩＬ１３６またはインダクタ電圧ＶＬ１３７が実質的にゼロに等しいとき、エネルギー伝達素子Ｌ１  １１２におけるエネルギーが実質的にゼロであると判定し得る。一例において、駆動回路は、インダクタ電流ＩＬ１３６またはインダクタ電圧ＶＬ１３７（インダクタ検出信号１４２により提供される）が閾値未満であるとき、電力スイッチ１１０をオンに切り替え得る。駆動回路１３０は、検出されたスイッチ電流ＩＳＷ１３４（インダクタ検出信号１４２またはスイッチ電流検出信号１４１により提供され得る）が電流限界値ＩＬＩＭ１４４に既に達しているとき、または、電力スイッチ１１０のオン期間がオン期間閾値ＵＴＯＮ＿Ｍ１５４に既に達しているとき、電力スイッチ１１０をオフに切り替える。従って、オン期間閾値ＵＴＯＮ＿Ｍ１５４の増加または減少は、限界セクションと谷セクションとの間の比を調節し得る。
【００２２】
図２Ａは、入力電圧ＶＩＮ２０６と、スイッチ電流ＩＳＷ２３４と、インダクタ電流ＩＬ２３６との例示的な波形のタイミング図２００を示す。さらに、図２Ａに、電流限界値ＩＬＩＭ２４４と、谷限界Ｘ％×ＩＬＩＭ２４６と、ハーフラインサイクルＴＨＬ２５６と、包絡線２５８と、傾きｍ１  ２６０とを示す。入力電圧ＶＩＮ２０６と、スイッチ電流ＩＳＷ２３４と、インダクタ電流ＩＬ２３６と、電流限界値ＩＬＩＭ２４４と、谷限界Ｘ％×ＩＬＩＭ２４６とは、図１に関連して説明した、同様に命名して番号付けした要素の一例であり得る。窓２０１及び２０３は、図２Ｂ及び２Ｃに関連して、さらに説明される。
【００２３】
一般的に、交流入力電圧ＶＡＣは、フルラインサイクルＴＦＬと呼ばれる周期をもつ正弦波形である。数学的に、
【数１】
2017063598.tif 000003
であり、ＶＰが交流入力電圧ＶＡＣのピーク電圧であり、ｆＬが交流入力電圧ＶＡＣの周波数である。示される入力電圧ＶＩＮ２０６は、実質的に整流された交流入力電圧ＶＡＣであり、すなわち、数学的に、
【数２】
2017063598.tif 000004
である。フルラインサイクルＴＦＬは、ライン周波数ｆＬの逆数であり、すなわち、数学的に、
【数３】
2017063598.tif 000005
であることが理解されるべきである。さらに、ハーフラインサイクルＴＨＬ２５６は、ライン周波数の２倍の逆数であり、すなわち、数学的に、
【数４】
2017063598.tif 000006
である。図示されるように、入力電圧ＶＩＮ２０６は、実質的にゼロに達し、ハーフラインサイクルＴＨＬ２５６は、２つの後続のゼロに近い交差の間の時間長であり得る。
【００２４】
スイッチ電流ＩＳＷ２３４とインダクタ電流ＩＬ２３６とは、一般的に三角波形であるが、それらは、スイッチ電流ＩＳＷ２３４とインダクタ電流ＩＬ２３６とのスイッチ周波数ｆＳＷがライン周波数ｆＬとライン周波数の２倍２ｆＬとより大きいので、細い線として示される。より太い線は、スイッチ電流ＩＳＷ２３４とインダクタ電流ＩＬ２３６とのピーク許容値により規定される包絡線２５８を表す。さらに、図１に関連して示される電力変換装置１００の場合、電力スイッチ１１０がオンであり導通しているとき、インダクタ電流ＩＬ２３６は、スイッチ電流ＩＳＷ２３４に実質的に等しい。
【００２５】
示される包絡線２５８は、実質的に台形である。しかし、包絡線は、また、長方形または三角形であり得る。上述のとおり、包絡線２５８の形状は、図２Ｂと図２Ｃに関連してさらに示される電流限界値ＩＬＩＭ２４４とオン期間閾値ＴＯＮ＿Ｍ２５４との値により特徴付けられ得る。例えば、より小さな電流限界値ＩＬＩＭ２４４が、長方形の包絡線をもたらし得る一方で、より大きな電流限界値ＩＬＩＭ２４４は、三角形の包絡線をもたらし得る。より長いオン期間閾値ＴＯＮ＿Ｍ２５４は、より長方形の包絡線をもたらし得る一方で、より短いオン期間閾値ＴＯＮ＿Ｍ２５４は、三角形の包絡線をもたらし得る。包絡線２５８の形状は、また、スイッチ電流ＩＳＷ２３４のピーク値の時間長により特徴付けられ得、またはインダクタ電流ＩＬ２３６は、電流限界値ＩＬＩＭ２４４に実質的に等しく、かつ、谷限界Ｘ％×ＩＬＩＭ２４６未満である。さらに、包絡線２５８は、包絡線が実質的に一定であるセクションをもち得、傾きｍ１  ２６０で実質的に増加するか、または実質的に減少する。一例において、包絡線は、傾き−ｍ１で実質的に減少する。
【００２６】
図２Ｂは、図２Ａの窓２０１におけるスイッチ電流ＩＳＷ２３４とインダクタ電流ＩＬ２３６とを示す。包絡線２５８が増加しているか、または減少しているとき、コントローラーは、一定のオン期間モードで動作中であり得る。電力スイッチがオンに切り替わり、スイッチ電流ＩＳＷ２３４とインダクタ電流ＩＬ２３６とが増加する。スイッチ電流ＩＳＷ２３４とインダクタ電流ＩＬ２３６とが増加する速度は、図１に示す電力変換装置における入力電圧ＶＩＮと出力電圧ＶＯとの間の差分に比例する。示される例示的な窓２０１において、スイッチ電流ＩＳＷ２３４とインダクタ電流ＩＬ２３６とが電流限界値ＩＬＩＭ２４４に達する前に、オン期間閾値ｔＯＮ＿Ｍ２５４に達する。これは、入力電圧ＶＩＮ２０６の値に部分的に起因する。従って、電力スイッチ１１０のオン期間は、オン期間閾値ｔＯＮ＿Ｍ２５４に実質的に等しい。
【００２７】
スイッチがオフに切り替わると、スイッチ電流ＩＳＷ２３４は、実質的にゼロに等しく、インダクタ電流ＩＬ２３６が減少し始める。臨界導通モードで動作する電力変換装置とコントローラーとの場合、エネルギー伝達素子にエネルギーがないと、電力スイッチがオンに切り替わる。図２Ｂに示すように、インダクタ電流ＩＬ２３６がゼロに達すると、電力スイッチがオンに切り替わり、スイッチ電流ＩＳＷ２３４とインダクタ電流ＩＬ２３６とが再度、増加し始める。図２Ｂの場合、オフ期間ＴＯＦＦ２６１は、インダクタ電流ＩＬ２３６が実質的にゼロに達するのにかかる時間長である。インダクタ電流が減少する速度は、出力電圧ＶＯの値に部分的に起因する。スイッチング周期ＴＳＷ２５７は、電力スイッチのオン期間ＴＯＮ（オン期間閾値ｔＯＮ＿Ｍ２５４に実質的に等しい）とオフ期間ＴＯＦＦ２６１との合計として示される。スイッチング周期ＴＳＷ２５７は、ハーフラインサイクルＴＨＬ２５６よりはるかに短い。同様に、減少する包絡線２５８のうちの複数の部分について、電力スイッチのオン期間は、オン期間閾値ＴＯＮ＿Ｍ２５４に実質的に等しい。
【００２８】
スイッチ電流ＩＳＷ２３４とインダクタ電流ＩＬ２３６とのピーク値の包絡線２５８は、傾きｍ１  ２６０で増加するものとして示される。傾きｍ１  ２６０の値は、オン期間閾値ＴＯＮ＿Ｍ２５４に比例する。一例において、オン期間閾値ＴＯＮ＿Ｍ２５４が増加するにつれて、傾きｍ１  ２６０が増加する。上述のとおり、一実施形態において、オン期間閾値ＴＯＮ＿Ｍ２５４の値は、スイッチ電流ＩＳＷ２３４またはインダクタ電流ＩＬ２３６のピーク値が電流限界値ＩＬＩＭ２４４に実質的に等しい時間長と、谷限界Ｘ％×ＩＬＩＭ２４６未満である時間長との間の比に応答して変わり得る。例えば、オン期間閾値ＴＯＮ＿Ｍ２５４は、比が設定値Ｋより大きい場合に下げられ得、比が設定値Ｋ未満である場合に上げられる。
【００２９】
図２Ｃは、図２Ａの窓２０３における、スイッチ電流ＩＳＷ２３４とインダクタ電流ＩＬ２３６とを示す。包絡線２５８が電流限界値ＩＬＩＭ２４４に実質的に等しいとき、コントローラーは、定電流モードで動作中であり得る。図２Ｃに示すスイッチ電流ＩＳＷ２３４とインダクタ電流ＩＬ２３６との特性は、図２Ｂに示すスイッチ電流ＩＳＷ２３４とインダクタ電流ＩＬ２３６との特性と同様であるが、スイッチ電流ＩＳＷ２３４とインダクタ電流ＩＬ２３６とは、オン期間閾値ＴＯＮ＿Ｍ２５４に達する前に電流限界値ＩＬＩＭ２４４に達する。従って、オン期間ＴＯＮ２６２は、オン期間閾値ＴＯＮ＿Ｍ２５４未満である。これは、入力電圧ＶＩＮ２０６の値に部分的に起因する。入力電圧ＶＩＮ２０６の値が大きい程、オン期間閾値ＴＯＮ＿Ｍ２５４前に電流限界値ＩＬＩＭ２４４に達する可能性が高い。
【００３０】
図３は、スイッチ電流ＩＳＷ３３４と、インダクタ電流ＩＬ３３６と、限界信号ＵＬＩＭ３４８と、谷信号ＵＶＡＬＬＥＹ３５０との例示的な波形のタイミング図３００を示す。さらに図３には、電流限界値ＩＬＩＭ３４４と、谷限界Ｘ％×ＩＬＩＭ３４６と、包絡線３５８と、傾きｍ１  ３６０と、限界セクションＴＬＩＭ３４９と、谷セクションＴＶＬＹ３５１とを示す。スイッチ電流ＩＳＷ３３４と、インダクタ電流ＩＬ３３６と、限界信号ＵＬＩＭ３４８と、谷信号ＵＶＡＬＬＥＹ３５０と、電流限界値ＩＬＩＭ３４４と、谷限界Ｘ％×ＩＬＩＭ３４６と、包絡線３５８と、傾きｍ１  ３６０と、限界セクションＴＬＩＭ３４９と、谷セクションＴＶＬＹ３５１とは、図１と図２Ａと図２Ｂと図２Ｃとに関連して説明した、同様に命名して番号付けした要素の一例であり得る。
【００３１】
限界信号ＵＬＩＭ３４８と谷信号ＵＶＡＬＬＥＹ３５０とは、図１に示す比較器１２４と比較器１２２とから出力され得る。上述のとおり、比較器１２２と比較器１２４とは、スイッチ電流ＩＳＷ３３４（または、任意選択的にインダクタ電流ＩＬ３３６）のピーク値を、谷限界Ｘ％×ＩＬＩＭ３４６と電流限界値ＩＬＩＭ３４４と比較する。示される例において、スイッチ電流ＩＳＷ３３４のピーク値（または任意選択的にインダクタ電流ＩＬ３３６）が、電流限界値ＩＬＩＭ３４４に実質的に等しいとき、限界信号ＵＬＩＭ３４８が論理ハイである。限界信号ＵＬＩＭ３４８が論理ハイである時間長は、限界セクションＴＬＩＭ３４９と呼ばれ得る。または、言い換えると、限界セクションＴＬＩＭ３４９は、スイッチ電流ＩＳＷ３３４のピーク値が電流限界値ＩＬＩＭ３４４に実質的に等しい時間長であり得る。示される例において、ピークスイッチ電流ＩＳＷ３３４（または任意選択的にインダクタ電流ＩＬ３３６）が谷限界Ｘ％×ＩＬＩＭ３４６未満であるとき、谷信号ＵＶＡＬＬＥＹ３５０は、論理ハイである。谷信号ＵＶＡＬＬＥＹ３５０が論理ハイである時間長は、谷セクションＴＶＬＹ３５１と呼ばれ得る。または、言い換えると、谷セクションＴＶＬＹ３５１はピークスイッチ電流ＩＳＷ３３４が谷限界Ｘ％×ＩＬＩＭ３４６未満である時間長であり得る。
【００３２】
傾きｍ１  ３６０は、限界セクションＴＬＩＭ３４９と谷セクションＴＶＬＹ３５１との間の比に比例し得、傾きｍ１  ３６０は、また、オン期間閾値ＴＯＮ＿Ｍに比例し得る。従って、オン期間閾値ＴＯＮ＿Ｍは、限界セクションＴＬＩＭ３４９と谷セクションＴＶＬＹ３５１との間の比に比例し得る。例示的実施形態は、限界セクションＴＬＩＭ３４９と谷セクションＴＶＬＹ３５１との間の比を判定し、オン期間閾値ＴＯＮ＿Ｍを変化させ得る。比が設定値Ｋより大きい場合、オン期間閾値ＴＯＮ＿Ｍ２５４が下げられ得、逆も同様であり、限界セクションＴＬＩＭ３４９と谷セクションＴＶＬＹ３５１との間の比は、設定値に調節され得る。
【００３３】
図４は、本開示の実施形態に係る、限界セクションＴＬＩＭと谷セクションＴＶＬＹとの間の比に応答してオン期間閾値ＴＯＮ＿Ｍを判定する、例示的なプロセス４００を示すフロー図である。プロセス４００において一部またはすべてのプロセスブロックが現れる順序は、限定するものとみなしてはならない。むしろ、本開示の利益を受ける当業者は、いくつかのプロセスブロックが、示されない様々な順序で、また、さらには並列に実施され得ることを理解するはずである。
【００３４】
プロセスは、ブロック４０５から始まり、ブロック４０５において、電流ハーフラインサイクルＴＨＬにおいてピークスイッチ電流ＩＳＷが電流限界値ＩＬＩＭ以上である時間長が判定され、この時間長は、また、限界セクションＴＬＩＭと呼ばれる。ブロック４１０において、電流ハーフラインサイクルＴＨＬにおけるピークスイッチ電流ＩＳＷが谷限界Ｘ％ＩＬＩＭ以下である時間長が判定され、この時間長は、また、谷セクションＴＶＬＹと呼ばれる。次のブロック４１５において、限界セクションＴＬＩＭと谷セクションＴＶＬＹとの間の比（ＵＲ）が判定される。
【００３５】
プロセスがブロック４２０に進み、ブロック４２０において、比（ＵＲ）が設定値Ｋ：１より大きいか判定される。比（ＵＲ）が設定値Ｋ：１より大きい場合、プロセスがブロック４２５に進み、次のハーフラインサイクルＴＨＬにおけるオン期間閾値ＴＯＮ＿Ｍが下げられる。オン期間閾値ＴＯＮ＿Ｍが下げられると、プロセスがブロック４０５に戻る。
【００３６】
しかし、比（ＵＲ）が設定値Ｋ：１以下である場合、プロセスがブロック４３０に進む。ブロック４３０において、比（ＵＲ）が設定値Ｋ：１未満であるか判定される。比（ＵＲ）が設定値Ｋ：１未満である場合、プロセスがブロック４３５に進み、次のハーフラインサイクルＴＨＬにおけるオン期間閾値ＴＯＮ＿Ｍが上げられる。オン期間閾値ＴＯＮ＿Ｍが上げられると、プロセスがブロック４０５に戻る。
【００３７】
図５は、比較器５２２と比較器５２４と、比判定回路５２６（カウンター５２６として示される）と、オン期間生成器５２８と、駆動回路５３０とを含む例示的なコントローラー５００を示す。オン期間生成器５２８は、参照表５６６とデジタル・アナログ変換器（ＤＡＣ：ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ  ｃｏｎｖｅｒｔｅｒ）５６８とを含むものとして示されている。駆動回路５３０は、オン期間トリガ回路５７０と、比較器５７２と比較器５７４と、ＯＲゲート５７６と、ＳＲラッチ５７８と、キャパシタンス５８２とを含むものとして示されている。さらに、図５に、ドライブ信号ＵＤＲ５３２と、スイッチ電流検出信号５４１と、インダクタ検出信号５４２と、電流限界値ＩＬＩＭ５４４と、谷限界Ｘ％ＩＬＩＭ５４６と、限界信号ＵＬＩＭ５４８と、谷信号ＵＶＡＬＬＥＹ５５０と、比信号ＵＲ５５２と、オン期間閾値ＵＴＯＮ＿Ｍ５５４と、ハーフラインサイクルＴＨＬ５５６と、クロック信号ＴＣＬＫと、基準電圧ＶＲＥＦ５８０とが図示されている。
【００３８】
一例において、コントローラー５００は、臨界モードで動作し、エネルギー伝達素子におけるエネルギーが実質的にゼロであるときに、電力スイッチをオンに切り替える。駆動回路５３０は、インダクタ検出信号５４２を受信して、インダクタ電流ＩＬが実質的にゼロに等しいとき、または、インダクタ電圧ＶＬが閾値未満であるとき、エネルギー伝達素子Ｌ１におけるエネルギーが実質的にゼロであるか判定するオン期間トリガ回路５７０を含むものとして図示される。図示されるように、駆動回路５３０は、オン期間トリガ回路５７０の出力を（Ｓ入力において）受信して、ドライブ信号ＵＤＲ５３２を出力するように接続されたラッチ５７８をさらに含む。動作時、エネルギー伝達素子Ｌ１におけるエネルギーが実質的にゼロであるとオン期間トリガ回路５７０が判定したとき、ラッチ５７８がセットされ、ドライブ信号ＵＤＲ５３２が論理ハイ値に遷移して、電力スイッチをオンに切り替える。
【００３９】
スイッチ電流検出信号５４１またはオン期間閾値ＵＴＯＮ＿Ｍ５５４に応答して、ラッチ５７８がリセットされて電力スイッチをオフに切り替え得る。駆動回路は、比較器５７２と比較器５７４とを含む。比較器５７２は、スイッチ電流検出信号５４１（非反転入力において）と、電流限界値ＩＬＩＭ５４４（反転入力において）とを受信するように接続されている。比較器５７４は、オン期間閾値ＵＴＯＮ＿Ｍ５５４（非反転入力において）と、基準電圧ＶＲＥＦ５８０（反転入力において）とを受信するように接続されている。比較器５７２と比較器５７４との出力は、ＯＲゲート５７６の入力に接続されている。ＯＲゲート５７６の出力は、ラッチ５７８により（Ｒ入力において）受信される。検出されたスイッチ電流ＩＳＷ（インダクタ検出信号５４２またはスイッチ電流検出信号５４１により提供され得る）が電流限界値ＩＬＩＭ５４４に既に達しているとき、または、電力スイッチのオン期間がオン期間閾値ＵＴＯＮ＿Ｍ５５４に既に達しているとき、駆動回路５３０が、電力スイッチをオフに切り替える。図５に示す例において、スイッチ電流検出信号５４１により提供される検出されたスイッチ電流ＩＳＷが電流限界値ＩＬＩＭ５４４に既に達しているとき、または、オン期間閾値ＩＴＯＮ＿Ｍ５５４の電流信号が、基準電圧ＶＲＥＦ５８０に既に達しているとき、ラッチ５７８がリセットされる。
【００４０】
図示されるように、駆動回路５３０は、キャパシタンス５８２と戻り５１１とをさらに含む。キャパシタンス５８２は、比較器５７４の非反転入力と戻り５１１とに接続されている。一例において、駆動回路５２０により受信されるオン期間閾値ＩＴＯＮ＿Ｍ５５４は、電流信号であり得る。キャパシタンス５８２が蓄電する速度は、オン期間閾値ＩＴＯＮ＿Ｍ５５４の電流信号の値によって部分的に定まる。値が大きい程、コンデンサ５８２がより速く蓄電し、キャパシタンス５８２にかかる電圧がより速く基準電圧ＶＲＥＦ５８０に達して、ラッチ５７８がリセットされる。従って、より大きなオン期間閾値ＩＴＯＮ＿Ｍ５５４の電流信号の値は、より短い電力スイッチのオン期間閾値をもたらし、逆も同様である。言い換えると、キャパシタンス５８２にかかる電圧が基準電圧ＶＲＥＦ５８０に達するのにかかる時間が、実質的にオン期間閾値である。従って、電流信号５５４の値が、キャパシタンス５８２にかかる電圧が基準電圧ＶＲＥＦ５８０に達するのにかかる時間の長さを決定するので、オン期間閾値ＩＴＯＮ＿Ｍ５５４の電流信号は、オン期間閾値を表す。基準電圧ＶＲＥＦ５８０に達するキャパシタンス５８２にかかる電圧は、オン期間閾値ＴＯＮ＿Ｍに既に達していることを示し、比較器５７４の出力が実質的に論理ハイであり、これが、ラッチ５７８をリセットし、電力スイッチをオフに切り替える。
【００４１】
オン期間閾値ＩＴＯＮ＿Ｍ５５４の電流信号の値（及び、それ自体がオン期間閾値である）は、限界セクションと谷セクションとの間の比を比較することにより判定され得る。コントローラー５２０は、比較器５２２と比較器５２４と、限界対谷比判定ブロック５２６とをさらに含む。比較器５２２と比較器５２４とは、スイッチ電流検出信号５４１を（それぞれ、反転入力と非反転入力とにおいて）受信するように接続されている。しかし、インダクタ検出信号５４２がスイッチ電流ＩＳＷ１３４も表し得ることと、比較器５２２と比較器５２４とが、インダクタ検出信号５４２を受信し得ることとが理解されるべきである。上記と同様に、比較器５２２と比較器５２４とは、それぞれ、非反転入力と反転入力とにおいて、谷限界Ｘ％ＩＬＩＭ５４６と電流限界値ＩＬＩＭ５４４とを受信する。比較器５２２の出力は、谷信号ＵＶＡＬＬＥＹ５５０と呼ばれ得、ピークスイッチ電流ＩＳＷが谷限界Ｘ％ＩＬＩＭ５４６未満である時間長を表す。比較器５２４の出力は、限界信号ＵＬＩＭ５４８と呼ばれ得、ピークスイッチ電流ＩＳＷが電流限界値ＩＬＩＭ５４４に達する時間長を表し得る。
【００４２】
図５に示す限界対谷比判定ブロック５２６は、Ｍビットカウンター５２６として例示され得る。カウンター５２６は、ビットＢＭ、ＢＭ−１、…Ｂ２、Ｂ１として例示された内部カウントをもち、ＢＭが最上位ビット（ＭＳＢ：ｍｏｓｔ  ｓｉｇｎｉｆｉｃａｎｔ  ｂｉｔ）であり、Ｂ１が最下位ビット（ＬＳＢ：ｌｅａｓｔ  ｓｉｇｎｉｆｉｃａｎｔ  ｂｉｔ）である。示される例において、カウンター５２６は、谷信号ＵＶＡＬＬＥＹ５５０をそのアップ入力（Ｕ）において受信し、限界信号ＵＬＩＭ５４８をそのダウン入力（Ｄ）において受信する。カウンター５２６は、論理ハイ値がそのダウン入力（Ｄ）において受信されたとき、その内部カウントをデクリメントし、そのアップ入力（Ｕ）において論理ハイ値が受信されたとき、その内部カウントをインクリメントする。言い換えると、カウンター５２６は、谷信号ＵＶＡＬＬＥＹ５５０が論理ハイであるとき、その内部カウントをインクリメントし、限界信号ＵＬＩＭＩＴ５４８が論理ハイであるとき、その内部カウントをデクリメントする。一例において、カウンター５２６の内部カウントは、カウンター５２６の総値の半分にプリセット／リセットする。例示的な８ビットカウンターの場合、１つのカウントアップまたはカウントダウンが、８ビットカウンターのＭＳＢをトグルするように、カウンターが１２８にプリセット／リセットされる。
【００４３】
カウンター５２６がその内部値に対してインクリメントとデクリメントとを行う速度は、そのクロック入力において受信されたクロック信号５６４により制御される。クロック信号５６４は、論理ハイ値まで増加して論理ロー値まで急速に低下するパルス波形をもち得る。前エッジ間の時間は、クロック信号５６４の周波数であり得る。示される例において、クロック信号５６４は、クロック周波数ｆＣＬＫと分数クロック周波数ｆＣＬＫ／Ｋとの２つの周波数をもち得る。周波数が実質的にクロック周波数ｆＣＬＫであるとき、前エッジ間の時間は、クロック周期ＴＣＬＫである。周波数が実質的に分数クロック周波数ｆＣＬＫ／Ｋであるとき、前エッジ間の時間は、クロック周期の倍数Ｋ×ＴＣＬＫである。Ｋの値は、実質的に、限界信号ＵＬＩＭ５４８と谷信号ＵＶＡＬＬＥＹ５５０との間の所望の比であり得る。
【００４４】
一例において、谷信号ＵＶＡＬＬＥＹ５５０が論理ハイであるとき、クロック信号５６４の周波数が実質的にクロック周波数ｆＣＬＫであり、限界信号ＵＬＩＭ５４８が論理ハイであるとき、クロック信号５６４の周波数が実質的に分数クロック周波数ｆＣＬＫ／Ｋである。従って、カウンター５２６がインクリメントする速度は、カウンター５２６がデクリメントする速度よりＫ倍速い。カウンター５２６は、カウンターのリセット入力において受信されたハーフラインサイクルＴＨＬ／ｆＨＬ５５６の終わりにリセットする。ＭＳＢ  ＢＭは、カウンター５２６から比信号ＵＲ５５２として出力される。限界信号ＵＬＩＭ５４８と谷信号ＵＶＡＬＬＥＹ５５０との間の比が、比Ｋより大きい（従って、カウンター５２６がカウントアップを上回ってカウントダウンした）場合、ビットＢＭ（すなわち、比信号ＵＲ５５２）は論理ローである。限界信号ＵＬＩＭ５４８と谷信号ＵＶＡＬＬＥＹ５５０との間の比が比Ｋ未満である（従って、カウンターがカウントアップを上回ってカウントダウンした）場合、ビットＢＭ（すなわち、比信号ＵＲ５５２）は、論理ハイである。上述のとおり、限界信号ＵＬＩＭ５４８と谷信号ＵＶＡＬＬＥＹ５５０との間の比がＫより大きいか、またはＫ未満であるときＭＳＢ  ＢＭがトグルされるように、カウンター５２６の内部カウントがカウンター５２６の総値の半分にプリセット／リセットされる。
【００４５】
スイッチオン期間生成器５２８は、参照表５６６とＤＡＣ５６８とを含むものとして図示される。スイッチオン期間生成器５２８は、受信された比信号ＵＲ５５２に応答して、オン期間閾値を増加または減少させ得る。示される例において、参照表５６６は、オン期間閾値に対する値を記憶し得る。記憶された値の各々は、参照表５６６のアドレス（または状態）に関連（または対応）する。比信号ＵＲ５５２は、参照表５６６のアップデート入力において受信され得る。参照表５６６が入っているアドレス（または状態）は、比信号ＵＲ５５２によりアップデートされ得る。一例において、比信号ＵＲ５５２の論理ハイ値（限界信号ＵＬＩＭ５４８と谷信号ＵＶＡＬＬＥＹ５５０との間の比が比Ｋ未満であることを示す）は、参照表５６６が状態を増加させ、従って、オン期間閾値に対する値をインクリメントするようにトリガし得る。比信号ＵＲ５５２の論理ロー値（限界信号ＵＬＩＭ５４８と谷信号ＵＶＡＬＬＥＹ５５０との間の比が比Ｋより大きいことを示す）は、参照表５６６が状態を減少させ、従って、オン期間閾値に対する値を減少するようにトリガし得る。オン期間閾値のデジタル表現は、ＤＡＣ５６８に信号ＵＤＴＯＮとして出力される。
【００４６】
示される図において、ＤＡＣ５６８は、信号ＵＤＴＯＮを受信して、オン期間閾値を表す電流信号ＩＴＯＮ＿Ｍ５５４を出力する。示される例において、より大きなオン期間閾値ＩＴＯＮ＿Ｍ５５４の電流信号の値は、より短い電力スイッチのオン期間閾値をもたらし、逆も同様である。言い換えると、キャパシタンス５８２にかかる電圧が基準電圧ＶＲＥＦ５８０に達するのにかかる時間が、実質的にオン期間閾値である。従って、電流信号５５４の値が、キャパシタンス５８２にかかる電圧が基準電圧ＶＲＥＦ５８０に達するのにかかる時間の長さを決定するので、オン期間閾値ＩＴＯＮ＿Ｍ５５４の電流信号が、オン期間閾値を表す。キャパシタンス５８２にかかる電圧が基準電圧ＶＲＥＦ５８０に達したことは、オン期間閾値ＴＯＮ＿Ｍに既に達していることを示し、比較器５７４の出力が実質的に論理ハイであり、これがラッチ５７８をリセットし、電力スイッチをオフに切り替える。
【００４７】
図６は、図５に示す参照表５６６の一例であり得る例示的な参照表６８５を示す。アドレス０において、オン期間閾値の値は、ＵＴＯＮ＿Ｍ（０）と表され得る。アドレス１において、オン期間閾値の値は、前のアドレス（アドレス０）におけるオン期間閾値の値と、前のアドレスにおけるオン期間閾値の値の割合（Ｚ％）との合計であり得、言い換えると：ＵＴＯＮ＿Ｍ（１）＝ＵＴＯＮ＿Ｍ（０）＋Ｚ％ＵＴＯＮ＿Ｍ（０）である。一例において、割合Ｚは、２と実質的に等しい値であり得る。アドレスの増加の各々において、現在のアドレスに関連したオン期間閾値の値は、前のアドレスにおけるオン期間閾値の値と、前のアドレスにおけるオン期間閾値の値の割合（Ｚ％）との合計であり得、すなわち：ＵＴＯＮ＿Ｍ（ｎ）＝ＵＴＯＮ＿Ｍ（ｎ−１）＋Ｚ％ＵＴＯＮ＿Ｍ（ｎ）である。従って、一例において状態間の変化は、一定でないものであり得る。他の例において、状態間の変化は、一定であり得る。
【００４８】
図７Ａは、例示的な参照アドレス表の様々な状態におけるオン期間閾値の例示的な波形を示すグラフ７００である。図示されるように、オン期間閾値７５４は、アドレス／状態が増加するにつれて増加する。加えて、オン期間閾値７５４に関して示される波形は、非直線状である。図７Ｂは、電力変換装置により受信されるピーク入力電圧ＶＩＮ＿ＰＥＡＫ７０６と共に、オン期間閾値７５４がどのように変化し得るかを示すグラフ７０１を示す。ピーク入力電圧ＶＩＮ＿ＰＥＡＫ７０６が増加するにつれて、コントローラーによって定まるオン期間閾値７５４は、減少し得る。
【００４９】
本発明に関して示す例についての上記の説明は、要約で説明している事項を含め、網羅的であることも、開示されている形態そのものに限定することも意図していない。本発明の特定の実施形態及び例は、本明細書において例示を目的として説明しているが、本発明のより広い趣旨および範囲から逸脱することなく様々な同等な変更が可能である。実際、説明のために具体的で例示的な電圧、電流、周波数、出力範囲値、時間などを提示していることと、本発明の教示に従った他の実施形態及び実施例において他の値も使用し得ることとが理解される。
【００５０】
これまでに説明したプロセスは、コンピュータソフトウェアとハードウェアとの観点で説明している。説明した技術は、機械により実行されたときに、説明した動作を機械に実施させる、有形または非一時的な機械（例えば、コンピュータ）で読み取り可能な記憶媒体内に具現化された、機械で実行可能な命令を構成し得る。さらに、プロセスは、例えば、特定用途向け集積回路（「ＡＳＩＣ」：ａｐｐｌｉｃａｔｉｏｎ  ｓｐｅｃｉｆｉｃ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）その他のハードウェア内で具現化され得る。
【００５１】
有形かつ非一時的な機械読み取り可能記憶媒体は、機械（例えば、コンピュータ、ネットワーク装置、携帯情報端末、製造工具、１つ以上のプロセッサの集合を含むあらゆる装置など）によりアクセス可能な形態で情報を提供（すなわち、記憶）するあらゆる仕組みを含む。例えば、機械読み取り可能記憶媒体は、書き込み可能／書き込み不能媒体（例えば、読み取り専用メモリ（ＲＯＭ：ｒｅａｄ  ｏｎｌｙ  ｍｅｍｏｒｙ）、ランダムアクセスメモリ（ＲＡＭ：ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイスなど）を含む。
【００５２】
示される本発明の実施形態の上記の説明は、要約で説明している事項を含め、網羅的であることも、本発明を開示している形態そのものに限定することも意図していない。本発明の特定の実施形態及び例は、本明細書において例示を目的として説明しているが、当業者が認識すると考えられる、本発明の範囲内での様々な変形が可能である。
【００５３】
前述の詳細な説明を考慮して、本発明にこれらの変更がなされ得る。後述の請求項で使用される用語は、本発明を明細書に開示している特定の実施形態に限定するように解釈してはならない。むしろ、本発明の範囲は、後述の請求項により完全に定義するべきであり、確立された請求項の解釈の原則に従って解釈するべきである。
【図１】
2017063598.tif 000007
【図２】
2017063598.tif 000008
【図３】
2017063598.tif 000009
【図４】
2017063598.tif 000010
【図５】
2017063598.tif 000011
【図６】
2017063598.tif 000012
【図７】
2017063598.tif 000013
【外国語明細書】
Limit-to-valley ratio circuitry in power converters
TECHNICAL FIELD
[0001]   This disclosure relates generally to power converters, and in particular to power converters.
BACKGROUND INFORMATION
[0002]   Electronic devices use power to operate.  Switched mode power converters are commonly used due to their high efficiency, small size and low weight to power many of today’s electronics.  Conventional wall sockets provide a high voltage alternating current.  In a switching power converter, a high voltage alternating current (ac) input is converted to provide a well regulated direct current (dc) output through an energy transfer element to a load.  In operation, a switch is utilized to provide the desired output by varying the duty cycle (typically the ratio of the ON time of the switch to the total switching period), varying the switching frequency, or varying the number of pulses per unit time of the switch in a power converter.
[0003]   The power converter also includes a controller.  The controller may control the switch in response to a sensed parameter of the power converter.  Properties, such as efficiency, size, weight and cost are usually taken into account when designing a power converter and controller.  Power converters and controllers may also be designed to meet standards set by regulatory agencies.  For example, wall sockets provide an ac voltage which has a waveform conforming to standards of magnitude, frequency, and harmonic content.  However, the characteristics of the current waveform drawn from the wall socket are determined by the power converter which receives the ac voltage.  Regulatory agencies may set limits on magnitudes of specific frequency components of an ac current or limit the rms value of the current in accordance with the amount of power the wall socket provides.  Power factor and total harmonic distortion (THD) may be used as measurements to determine if a power converter is meeting the standards set by regulatory agencies.
BRIEF DESCRIPTION OF THE DRAWINGS
[0004]   Non-limiting and non-exhaustive embodiments of the invention are described with reference to the following figures, wherein like reference numerals refer to like parts throughout the various views unless otherwise specified.
[0005]   FIG. 1 is a functional block diagram of an example power converter and controller for determining an on-time threshold in response to the ratio between a limit section and a valley section, in accordance with an embodiment of the disclosure.
[0006]   FIG. 2A is a diagram illustrating example waveforms of an input voltage, a switch current, and an inductor current of FIG. 1, in accordance with an embodiment of the disclosure.
[0007]   FIG. 2B is a diagram further illustrating an example switch current and inductor current of FIG. 2A, in accordance with an embodiment of the disclosure.
[0008]   FIG. 2C is another diagram further illustrating an example switch current and inductor current of FIG. 2A, in accordance with an embodiment of the disclosure.
[0009]   FIG. 3 is a diagram illustrating example waveforms of the switch current, inductor current, limit signal, and valley signal of FIG. 1, in accordance with an embodiment of the disclosure.
[0010]   FIG. 4 is a flow diagram illustrating an example method of determining an on-time threshold in response to the ratio between a limit section and a valley section, in accordance with an embodiment of the disclosure.
[0011]   FIG. 5 is a functional block diagram of an example controller of FIG. 1 for determining an on-time threshold in response to the ratio between a limit section and a valley section, in accordance with an embodiment of the disclosure.
[0012]   FIG. 6 is a chart illustrating an example lookup address table of FIG. 5, in accordance with an embodiment of the disclosure.
[0013]   FIG. 7A is a graph illustrating an example on-time threshold with the various states of the lookup address table of FIG. 5, in accordance with an embodiment of the disclosure.
[0014]   FIG. 7B is a graph illustrating an example on-time threshold with the value of the peak input-voltage, in accordance with an embodiment of the disclosure. 
DETAILED DESCRIPTION
[0015]   Embodiments of a power converter, a controller for a power converter, and a method of operating a power converter are described herein.  In the following description, numerous specific details are set forth to provide a thorough understanding of the embodiments.  One skilled in the relevant art will recognize, however, that the techniques described herein can be practiced without one or more of the specific details, or with other methods, components, materials, etc.  In other instances, well-known structures, materials, or operations are not shown or described in detail to avoid obscuring certain aspects.
[0016]   Reference throughout this specification to “one embodiment” or “an embodiment” means that a particular feature, structure, or characteristic described in connection with the embodiment is included in at least one embodiment of the present invention.  Thus, the appearances of the phrases “in one embodiment” or “in an embodiment” in various places throughout this specification are not necessarily all referring to the same embodiment.  Furthermore, the particular features, structures, or characteristics may be combined in any suitable manner in one or more embodiments.
[0017]   Power converters and controllers may be designed to maximize power factor and limit total harmonic distortion (THD).  Power factor may be a measure of how closely the input ac current approaches the ideal.  In other words, the power factor is the power from the outlet divided by the product of the rms current multiplied by the rms voltage.  THD may be the ratio of the sum of the powers of all harmonic components of the power converter to the power of the fundamental frequency.  
[0018]   As mentioned, the power converter may provide an output through an energy transfer element utilizing a switch.  The controller may control one or more parameters of the switch (such as on-time, off-time, duty cycle or the number of pulses per unit time) in response to one or more parameters of the power converter.  In one example, a controller with power factor correction (PFC) may operate in critical conduction mode.  For critical conduction mode, the switch is turned on once the current in the energy transfer element has substantially reached zero.  In one example, the switch is turned off when the on-time of the switch has reached an on-time threshold or the switch current has reached the current limit.  
[0019]   For small values of the input voltage, the on-time threshold is generally reached before the switch current has reached the current limit.  For large values of the input voltage, the switch current has generally reached the current limit before the on-time has reached an on-time threshold.  The shape of the envelope of the peak switch current may be triangular, trapezoidal, or rectangular and may be partially determined by either the on-time threshold, current limit, or both.  For example, a lower current limit may result in a rectangular shaped envelope while a large current limit may result in a triangular shaped envelope.  A longer on-time threshold may result in a more rectangular shaped envelope while a shorter on-time threshold may result in a triangular shaped envelope.  Greater output power may be delivered when the envelope shape is more rectangular, however THD may increase.  
[0020]   The envelope of the peak switch current may be characterized by the length of time which the peak switch current is substantially equal to the current limit and the length of time which the peak switch current is less than the valley limit.  In one example, the valley limit is a percentage of the current limit.  The length of time which the peak switch current is substantially equal to the current limit may be referred to as the limit section while the length of time which the peak switch current is less than the valley section may be referred to as the valley section.  A larger ratio of the limit to valley section may correspond to greater power delivery but high THD as compared to a smaller ratio of the limit to valley section.  Examples of the present invention may determine the ratio between the limit section and valley section.  If the ratio is greater than a value, the on-time threshold may be decreased.  If the ratio is less than the value, the on-time threshold may be increased.  As such, the controller controls the switch such that the ratio of the limit section to valley section may be regulated to the value.
[0021]   FIG. 1 illustrates a functional block diagram of an example power converter 100 that includes a rectifier 104, an input capacitor CIN 108, an input return 111, a power switch 110, an energy transfer element 112 (exemplified as an inductor L1), a freewheeling diode D1 114, an output capacitor CO 116, and a controller 120.  The controller 120 is further illustrated as including limit-to-valley ratio circuitry 175, a switch on-time generator block 128, and a drive circuit 130.  Limit-to-valley ratio circuitry 175 includes comparators 122 and 124, and a limit to valley ratio determination block 126.  Further illustrated in FIG. 1 are an ac input voltage VAC 102, an input voltage VIN 106, a switch current ISW 134, a drive signal UDR 132, an inductor current IL 136, an inductor voltage VL 137, an output voltage VO 138, an output current IO 140, a switch current sense 141, an inductor sense signal 142, a current limit ILIM 144, a valley limit X%*ILIM 146, a limit signal ULIM 148, a valley signal UVALLEY 150, a ratio signal UR 152, and an on-time threshold UTON_M 154.  The power converter 100 is coupled as a non-isolated buck converter.  However, other power converter topologies or configurations may benefit from the teachings of the present disclosure.  In addition, while the power converter is illustrated as a non-isolated power converter (e.g. dc current is able to flow between the input and the output of the power converter 100), it should be appreciated that isolated power converters may also be used.
[0022]   The power converter 100 provides output power to the load 119 from an unregulated input voltage (e.g., the ac input voltage VAC 102 or the input voltage VIN 106).  As shown, the rectifier 104 receives and rectifies the ac input voltage VAC 102 to produce the input voltage VIN 106.  The input capacitor CIN 108 is coupled to the rectifier 104 and filters the high frequency current from the power switch 110.  For some applications, the input capacitor CIN 108 may be large enough such that the input voltage VIN 106 is a substantially dc voltage for every line cycle.  However, for power supplies with power factor correction (PFC) or for driving an LED load, a small input capacitor CIN 108 may be utilized to allow the input voltage VIN 106 to substantially follow the rectified ac input voltage VAC 102.
[0023]   The input capacitor CIN 108 is coupled to one end of the power switch 110.  The other end of the power switch 110 is coupled to the energy transfer element L1 112 and the freewheeling diode D1 114.  Both the energy transfer element L1 112 and the freewheeling diode D1 114 are coupled to the output capacitor CO 116.  An output is provided to the load 118 and may be provided as either an output voltage VO 138, output current IO 140, or a combination of the two.  In one example, the load 118 may include an LED, an LED module, or an LED array.
[0024]   The power converter 100 further includes circuitry to sense the energy transfer element L1 112 and provide the inductor sense signal 142, which is representative of the inductor current IL 136, inductor voltage VL 137, or both.   The power converter 100 may also include circuitry to sense the switch current ISW 134 and provide the switch current sense signal 141, which is representative of the switch current ISW 134.  In particular, the switch current sense signal 141 may be representative of the peak switch current ISW 134.  The inductor sense signal 142 may also be representative of the switch current ISW 134 and/or peak switch current ISW 134.  In the example shown, the inductor current IL 136 is substantially equal to the switch current ISW 134 when the power switch 110 is conducting.  The controller 120 is illustrated as receiving both the inductor sense signal 142 and the switch current sense signal 141, however, the received switch current sense signal 141 may be optional as the inductor sense signal 142 may also be representative of the switch current ISW 134.  
[0025] Controller 120 provides drive signal UDR 132 to the power switch 110 to control various switching parameters of the power switch 110 to control the transfer of energy from the input to the output of power converter 100.  Examples of such parameters may include switching frequency, switching period, duty cycle, respective ON and OFF times of the power switch 110, or varying the number of pulses per unit time of the power switch 110.  In one example, the switch 110 may be a transistor such as a metal-oxide-semiconductor field-effect transistor (MOSFET).  In another example, controller 120 may be implemented as a monolithic integrated circuit or may be implemented with discrete electrical components or a combination of discrete and integrated components.  Controller 120 and power switch 110 can form part of an integrated circuit that is manufactured as either a hybrid or monolithic integrated circuit.
[0026]   Controller 120 further includes comparators 122 and 124, limit to valley ratio determination block 126, switch on-time generator 128, and drive circuit 130.  Comparators 122 and 124 are coupled to receive the switch current sense signal 141 (at the inverting and non-inverting inputs, respectively).  However, the inductor sense signal 142 may also be representative of the switch current ISW 134.  As such, the comparators 122 and 124 may receive the inductor sense signal 142 instead of the switch current sense signal 141.  As illustrated, valley comparator 122 also receives the valley limit X%*ILIM 146 while limit comparator 124 receives the current limit ILIM 144 (at the non-inverting and inverting inputs, respectively).   In one example, the valley limit %*ILIM 146 may be some percentage amount of the current limit ILIM 144.  For example, the valley limit 146 may be X% of the current limit 144.  In one example, the valley limit 146 may be 30% of the current limit 144.  Valley comparator 122 outputs the valley signal UVALLEY 150 while the limit comparator 124 outputs the limit signal ULIM 148.  The limit to valley ratio determination block 126 is coupled to receive the valley signal UVALLEY 150 and the limit signal ULIM 148 and outputs the ratio signal UR 152 in response to the valley signal UVALLEY 150 and the limit signal ULIM 148.  The switch on-time generator 128 is coupled to receive the ratio signal UR 152 and outputs the on-time threshold UTON_M 154 in response to the ratio signal UR 152.  As illustrated, the drive circuit 130 may be coupled to receive the on-time threshold UTON_M 154 and the inductor sense signal 142 and may output the drive signal UDR 132 in response to the on-time threshold UTON_M 154 and the inductor sense signal 142.  Further, the drive signal UDR 132 may also be coupled to receive and be responsive to the switch current sense signal 141.  Switch 110 may be coupled to receive drive signal UDR 132 at a control terminal (e.g. gate) of switch 110.
[0027]   In operation, limit-to-valley ratio circuitry 175 generates ratio signal UR 152 in response to sensing a switch current of the switch.  In particular, comparators 122 and 124 compare the switch current ISW 134 (provided by the switch current sense signal 141) to the valley limit X%*ILIM 146 and the current limit ILIM 144.  Both the valley signal UVALLEY 150 and the limit signal ULIM 148 may be rectangular pulse waveforms with varying lengths of logic high and logic low sections.  In the example shown, the valley signal UVALLEY 150 is logic high when the peak switch current ISW 134 is less than the valley limit X%*ILIM 146 (referred to as the valley section) while the limit signal ULIM 148 is logic high when the peak switch current ISW 134 is greater than or equal to the current limit ILIM 144 (referred to as the limit section).  As such, the valley signal UVALLEY 150 may be representative of the length of time which the peak switch current ISW 134 is less than the valley limit X%*ILIM 146 while the limit signal ULIM 148 may be representative of the length of time which the peak switch current ISW 134 is greater than or equal to the current limit ILIM 144.  
[0028]   The limit to valley ratio determination block 126 determines the ratio (K:1) between the length of time which the limit signal ULIM 148 is logic high and the length of time which valley signal UVALLEY 150 is logic high.  In other words, the limit to valley ratio determination block 126 determines the ratio between the length of time which the peak switch current ISW 134 is greater than or equal to the current limit ILIM 144 to the length of time which peak switch current ISW 134 is less than the valley limit X%*ILIM 146.  The determined ratio is outputted as the ratio signal UR 152 to the switch on-time generator 128.  Hence, ratio signal UR 152 is representative of a time ratio between a first length of time that the switch current is at or above a switch current limit and a second length of time that the switch current is at or below a switch current valley that is a portion of the switch current limit.  Further, the limit to valley ratio determination block 126 may also determine if the ratio is greater than or less than a set value, K:1.  The outputted ratio signal UR 152 may also indicate if the determined ratio, is greater than or less than the set value, K:1. 
[0029]   The switch on-time generator 128 may increase or decrease the on-time threshold UTON_M 154 in response to the received ratio signal UR 152.  In one example, the on-time threshold UTON_M 154 may be decreased if the determined ratio is greater than the set value, K:1.  The on-time threshold UTON_M 154 may be increased if the determined ratio is less than the set value, K:1. The envelope of the peak switch current ISW 134 may be characterized by the ratio between the limit section and the valley section.  A larger ratio of the limit to valley section may correspond to greater power delivery but high THD as compared to a smaller ratio of the limit to valley section.  The ratio may be regulated to the set value, K:1, which may be a predetermined value selected by a designer.  As will be further discussed, in one example the value K may be set by setting the speed at which a timer counts.  In another example, the value K may be set as a threshold.  In another example, the value K may be stored as a digital word. By increasing or decreasing the on-time threshold UTON_M 154, the ratio between the limit section and the valley section may be regulated.  For example, an increase in the on-time threshold UTON_M 154 may result in an increase in the ratio between the limit section and the valley section while a decrease in the on-time threshold UTON_M 154 may result in a decrease of the ratio between the limit section and the valley section.
[0030]   The drive circuit 130 may output the drive signal UDR 132 in response to the on-time threshold UTON_M 154, inductor sense signal 142, and switch current sense signal 141.  The drive signal UDR 132 may be a rectangular pulse waveform of varying lengths of logic high and logic low sections.  In one example, when the drive signal UDR 132 is logic high, the power switch 110 is on and vice versa.  The controller 120 may operate in critical mode and turn on the power switch 110 when the energy across the energy transfer element L1 112 is substantially zero.  Drive circuit 130 may determine that the energy across the energy transfer element L1 112 is substantially zero when the inductor current IL 136 or the inductor voltage VL 137 is substantially equal to zero.  In one example, the drive circuit may turn on the power switch 110 when the inductor current IL 136 or the inductor voltage VL 137 (provided by the inductor sense signal 142) is less than a threshold.  The drive circuit 130 turns off the power switch 110 when the sensed switch current ISW 134 (which may be provided by the inductor sense signal 142 or the switch current sense signal 141) has reached the current limit ILIM 144 or the on-time of the power switch 110 has reached the on-time threshold UTON_M 154.  As such, increasing or decreasing of the on-time threshold UTON_M 154, may regulate the ratio between the limit section and the valley section.
[0031]   FIG. 2A illustrates a timing diagram 200 of example waveforms of the input voltage VIN 206, switch current ISW 234, and inductor current IL 236.  Further shown in FIG. 2A are the current limit ILIM 244, valley limit X%* ILIM 246, half line cycle THL 256, an envelope 258, and a slope m1 260.  The input voltage VIN 206, switch current ISW 234, and inductor current IL 236, current limit ILIM 244, and valley limit X%* ILIM 246 may be one example of similarly named and numbered elements discussed with respect to FIG. 1.  Windows 201 and 203 are further illustrated with respect to FIGS. 2B and 2C.  
[0032]    In general, the ac input voltage VAC is a sinusoidal waveform having a period that is referred to as a full line cycle TFL.  Mathematically: 
2017063598.tif 000014
where VP is the peak voltage of the ac input voltage VAC and fL is the frequency of the ac input voltage VAC. The input voltage VIN 206 illustrated is substantially the rectified ac input voltage VAC, or mathematically:
2017063598.tif 000015
It should be appreciated that the full line cycle TFL is the reciprocal of the line frequency fL, or mathematically: 
2017063598.tif 000016
Further, the half line cycle THL 256 is the reciprocal of double the line frequency, or mathematically:
2017063598.tif 000017
As illustrated, the input voltage VIN 206 substantially reaches zero and the half line cycle THL 256 may be the length of time between two subsequent near zero crossings.
[0033]   The switch current ISW 234 and the inductor current IL 236 are generally triangular waveforms, however, they are illustrated as thin lines since the switch frequency fSW of the switch current ISW 234 and the inductor current IL 236 is greater than the line frequency fL and double the line frequency 2fL.  The bolder line denotes the envelope 258, which is defined by the peak allowed value of the switch current ISW 234 and the inductor current IL 236.  Further, for the power converter 100 illustrated with respect to FIG. 1, the inductor current IL 236 is substantially equal to the switch current switch current ISW 234 when the power switch 110 is on and conducting.
[0034]   The envelope 258 shown is substantially trapezoidal in shape.  However, the envelope may also be rectangular or triangular.  As mentioned above, the shape of the envelope 258 may be characterized by the value of the current limit ILIM 244 and an on-time threshold TON_M 254, illustrated further with respect to FIGS. 2B and 2C.  For example, a lower current limit current limit ILIM 244 may result in a rectangular shaped envelope while a large current limit ILIM 244 may result in a triangular shaped envelope.  A longer on-time threshold on-time threshold TON_M 254 may result in a more rectangular shaped envelope while a shorter on-time threshold TON_M 254may result in a triangular shaped envelope.  The shape of the envelope 258 may also be characterized by the length of times which the peak value of the switch current ISW 234 or the inductor current IL 236 is substantially equal to the current limit ILIM 244 and less than the valley limit X%* ILIM 246.  Further, the envelope 258 may have sections which the envelope is substantially constant, substantially increasing with slope m1 260, or substantially decreasing.  In one example, the envelope substantially decreases with slope -m1.
[0035]   FIG. 2B illustrates the switch current ISW 234 and inductor current IL 236 for the window 201 in FIG. 2A.  When the envelope 258 is increasing or decreasing, the controller may be operating in a constant on-time mode.  The power switch turns on and the switch current ISW 234 and inductor current IL 236 increases.  The rate at which the switch current ISW 234 and inductor current IL 236 increases is proportional to the difference between the input voltage VIN and output voltage VO for the power converter illustrated in FIG. 1.  For the example window 201 shown, the on-time threshold tON_M 254 is reached before the switch current ISW 234 and inductor current IL 236 reach the current limit ILIM 244.  This is partially due to the value of the input voltage VIN 206.  As such, the on-time of the power switch 110 is substantially equal to the on-time threshold tON_M 254.  
[0036]   Once the switch turns off, the switch current ISW 234 is substantially equal to zero and the inductor current IL 236 begins to decrease.  For a power converter and controller operating in critical conduction mode, the power switch turns on once there is no energy in the energy transfer element.  As illustrated in FIG. 2B, the power switch turns on once the inductor current IL 236 reaches zero and the switch current ISW 234 and inductor current IL 236 begin to increase again.  For FIG. 2B, the off-time TOFF 261 is the amount of time it takes for the inductor current IL 236 to substantially reach zero. The rate which the inductor current decreases is partially due to the value of the output voltage VO.  The switching period TSW 257 is illustrated as the sum of the on-time TON (which is substantially equal to the on-time threshold tON_M 254) and off-time TOFF 261 of the power switch.  The switching period TSW 257 is much shorter than the half line cycle THL 256.  Similarly for the portions of the envelope 258 which decreases, the on-time of the power switch is substantially equal to the on-time threshold TON_M  254.
[0037]   The envelope 258 of the peak value of the switch current ISW 234 and inductor current IL 236 is illustrated as increasing with slope m1 260.  The value of slope m1 260 is proportional to the on-time threshold TON_M  254.  In one example, the slope m1 260 increases as the on-time threshold TON_M  254 increases.  As mentioned above, in one embodiment the value of the on-time threshold TON_M  254 may be varied in response to the ratio between the length of times which the peak value of the switch current ISW 234 or the inductor current IL 236 is substantially equal to the current limit ILIM 244 and less than the valley limit X%* ILIM 246.  For example, the on-time threshold TON_M  254 may be decreased if the ratio is greater than a set value, K, and increased if the ratio is less than a set value, K.
[0038]   FIG. 2C illustrates the switch current ISW 234 and inductor current IL 236 for the window 203 in FIG. 2A.  When the envelope 258 is substantially equal to the current limit ILIM 244, the controller may be operating in a constant current mode.  The characteristics of the switch current ISW 234 and inductor current IL 236 shown in FIG. 2C are similar to the characteristics of the switch current ISW 234 and inductor current IL 236 shown in FIG. 2B, however, the switch current ISW 234 and inductor current IL 236 reach the current limit ILIM 244 before the on-time threshold TON_M  254 is reached.  As such, the on-time TON 262 is less than the on-time threshold TON_M  254.  This is partially due to the value of the input voltage VIN 206.  The larger value of the input voltage VIN 206, the more likely the current limit ILIM 244 is reached before the on-time threshold TON_M  254.  
[0039]   FIG. 3 illustrates a timing diagram 300 of example waveforms of the switch current ISW 334, inductor current IL 336, limit signal ULIM 348 and valley signal UVALLEY 350.  Further shown in FIG. 3 are the current limit ILIM 344, valley limit X%* ILIM 346, envelope 358, slope m1 360, a limit section TLIM 349, and a valley section TVLY 351.  The switch current ISW 334, inductor current IL 336, limit signal ULIM 348, valley signal UVALLEY 350, current limit ILIM 344, valley limit X%* ILIM 346, envelope 358, slope m1 360, limit section TLIM 349, and valley section TVLY 351 may be one example of similarly named and numbered elements discussed with respect to FIGS. 1, 2A, 2B, and 2C.
[0040]   The limit signal ULIM 348 and valley signal UVALLEY 350 may be outputted from comparators 124 and 122 illustrated in FIG. 1.  As mentioned above, the comparators 122 and 124 compare the peak value of the switch current ISW 334 (or optionally the inductor current IL 336) to the valley limit X%*ILIM 346 and the current limit ILIM 344.  In the example shown, the limit signal ULIM 348 is logic high when the peak value of the switch current ISW 334 (or optionally the inductor current IL 336) is substantially equal to the current limit ILIM 344.  The length of time which the limit signal ULIM 348 is logic high may be referred to as the limit section TLIM 349.  Or in other words, the limit section TLIM 349 may be the length of time which the peak value of the switch current ISW 334 is substantially equal to the current limit ILIM 344.  In the example shown, the valley signal UVALLEY 350 is logic high when the peak switch current ISW 334 (or optionally the inductor current IL 336) is less than the valley limit X%*ILIM 346.  The length of time which the valley signal UVALLEY 350 is logic high may be referred to as the valley section TVLY 351.  Or in other words, the valley section TVLY 351 may be the length of time which the peak switch current ISW 334 is less than the valley limit X%*ILIM 346.
[0041] The slope m1 360 may be proportional to the ratio between the limit section TLIM 349 and the valley section TVLY 351 and the slope m1 360 may also be proportional to the on-time threshold TON_M.  As such, the on-time threshold TON_M may be proportional to the ratio between the limit section TLIM 349 and the valley section TVLY 351.  Example embodiments may determine the ratio between the limit section TLIM 349 and the valley section TVLY 351 and vary the on-time threshold TON_M.  If the ratio is greater than a set value, K, the on-time threshold TON_M  254 may be decreased and vice versa and the ratio between the limit section TLIM 349 and the valley section TVLY 351 may be regulated to the set value.
[0042]   FIG. 4 is a flow diagram illustrating an example process 400 of determining an on-time threshold TON_M in response to the ratio between a limit section TLIM and a valley section TVLY, in accordance with an embodiment of the disclosure.  The order in which some or all of the process blocks appear in process 400 should not be deemed limiting.  Rather, one of ordinary skill in the art having the benefit of the present disclosure will understand that some of the process blocks may be executed in a variety of orders not illustrated, or even in parallel.
[0043]   The process begins in block 405 where the length of time which the peak switch current ISW is greater than or equal to the current limit ILIM is determined for the current half line cycle THL, this length of time is also referred to as the limit section TLIM.  At block 410, the length of time which the peak switch current ISW is less than or equal to the valley limit X%ILIM is determined for the current half line cycle THL, this length of time is also referred to as the valley section TVLY.  At the next block 415, the ratio (UR) between the limit section TLIM and valley section TVLY is determined.  
[0044]   The process continues to block 420 where it is determined if the ratio (UR) is greater than the set value, K:1.  If the ratio (UR) is greater than the set value, K:1, the process continues to block 425 and the on-time threshold TON_M is decreased for the next half line cycle THL. Once the on-time threshold TON_M is decreased, the process returns to block 405.  
[0045]   However, if the ratio (UR) is not greater than the set value, K:1, the process continues to block 430.  At block 430, it is determined if the ratio (UR) is less than the set value, K:1.  If the ratio (UR) is less than the set value, K:1, the process continues to block 435 and the on-time threshold TON_M is increased for the next half line cycle THL.  Once the on-time threshold TON_M is increased, the process returns to block 405.  
[0046]   FIG. 5 illustrates an example controller 500, including comparators 522 and 524, ratio determination circuit 526 (illustrated as a counter 526), on-time generator 528, and drive circuit 530.  The on-time generator 528 is shown including a lookup table 566 and digital-to-analog converter (DAC) 568.  Drive circuit 530 is shown including on-time trigger circuit 570, comparators 572 and 574, OR gate 576, S-R latch 578, and capacitance 582.  Further illustrated in FIG. 5 is the drive signal UDR 532, switch current sense signal 541, inductor sense signal 542, current limit ILIM 544, valley limit X%ILIM 546, limit signal ULIM 548, valley signal UVALLEY 550, ratio signal UR 552, on-time threshold UTON_M 554, half line cycle THL 556, clock signal TCLK, and reference voltage VREF 580.
[0047]   In one example, the controller 500 operates in critical mode and turns on the power switch when the energy across the energy transfer element is substantially zero.  The drive circuit 530 is illustrated as including an on time trigger circuit 570 which receives the inductor sense signal 542 and determines whether the energy across the energy transfer element L1 is substantially zero when the inductor current IL is substantially equal to zero or the inductor voltage VL is less than a threshold value.  As illustrated, the drive circuit 530 further includes a latch 578 which is coupled to receive the output of the on time trigger circuit 570 (at the S-input) and outputs the drive signal UDR 532.  In operation, when the on time trigger circuit 570 determines the energy across the energy transfer element L1 is substantially zero, the latch 578 is set and the drive signal UDR 532 transitions to a logic high value and turns on the power switch.  
[0048]   The latch 578 may be reset to turn off the power switch in response to the switch current sense signal 541 or the on-time threshold UTON_M 554.  The drive circuit includes comparators 572 and 574.  Comparator 572 is coupled to receive the switch current sense signal 541 (at the non-inverting input) and the current limit ILIM 544 (at the inverting input).  Comparator 574 is coupled to receive the on-time threshold UTON_M 554 (at the non-inverting input) and the reference voltage VREF 580 (at the inverting input).  The outputs of comparators 572 and 574 are coupled to the inputs of OR gate 576.  The output of the OR gate 576 is received by the latch 578 (at the R-input).  The drive circuit 530 turns off the power switch when the sensed switch current ISW (which may be provided by the inductor sense signal 542 or the switch current sense signal 541) has reached the current limit ILIM 544 or the on-time of the power switch has reached the on-time threshold UTON_M 554.  In the example illustrated in FIG. 5, the latch 578 is reset when the sensed switch current ISW provided by the switch current sense signal 541 has reached the current limit ILIM 544 or when the current signal of the on-time threshold ITON_M 554 has reached the reference voltage VREF 580.  
[0049]   As illustrated, the drive circuit 530 also includes the capacitance 582 and return 511.  The capacitance 582 is coupled to the non-inverting input of comparator 574 and the return 511.  In one example, the on-time threshold ITON_M 554 received by the drive circuit 520 may be a current signal.  The speed at which the capacitance 582 charges is partially determined by the value of the current signal of the on-time threshold ITON_M 554.  The greater the value, the faster the capacitor 582 charges and the faster the voltage across the capacitance 582 reaches the reference voltage VREF 580 and the latch 578 is reset.  As such, a larger value of the current signal of the on-time threshold ITON_M 554 results in a shorter on-time threshold of the power switch and vice versa.  In other words, the time it takes for the voltage across the capacitance 582 to reach the reference voltage VREF 580 is substantially the on-time threshold.  As such, the current signal of the on-time threshold ITON_M 554 is representative of the on-time threshold since the value of the current signal 554 determines the length of time it takes for the voltage across the capacitance 582 to reach the reference voltage VREF 580.  The voltage across the capacitance 582 reaching the reference voltage VREF 580 indicates that the on-time threshold TON_M has been reached and the output of the comparator 574 is substantially logic high, which resets the latch 578 and turns off the power switch.
[0050]   The value of the current signal of the on-time threshold ITON_M 554 (and as such the on-time threshold) may be determined by comparing the ratio between the limit section and the valley section. Controller 520 further includes comparators 522 and 524 and the limit to valley ratio determination block 526.  Comparators 522 and 524 are coupled to receive the switch current sense signal 541 (at the inverting and non-inverting inputs, respectively).  Although, it should be appreciated that the inductor sense signal 542 may also be representative of the switch current ISW 134 and the comparators 522 and 524 may receive the inductor sense signal 542.  Similar to above, comparators 522 and 524 receive the valley limit X%ILIM 546 and the current limit ILIM 544 at the non-inverting and inverting inputs, respectively.  The output of comparator 522 may be referred to as the valley signal UVALLEY 550 and is representative of the amount of time which the peak switch current ISW is less than the valley limit X%ILIM 546.  The output of comparator 524 may be referred to as the limit signal ULIM 548 and may be representative of the amount of time which the peak switch current ISW reaches the current limit ILIM 544.  
[0051]   The limit to valley ratio determination block 526 shown in FIG. 5 may be exemplified as an M bit counter 526.  The counter 526 has an internal count exemplified as bits BM, BM-1, … B2, B1 with BM as the most significant bit (MSB) and B1 as the least significant bit (LSB).  In the example shown, the counter 526 receives the valley signal UVALLEY 550 at its up-input (U) and receives the limit signal ULIM 548 at it’s down-input (D).  The counter 526 decrements its internal count when a logic high value is received at its down-input (D) and increments its internal count when a logic high value is received at its up-input (U).  In other words, the counter 526 increments its internal count when the valley signal UVALLEY 550 is logic high and decrements its internal count when the limit signal ULIMIT 548 is logic high.  In one example, the internal count of the counter 526 is preset/reset to half the total value of the counter 526.  For an example of an 8-bit counter, the counter would be preset/reset to 128so that one count up or down would toggle the MSB of the 8-bit counter.
[0052]   The speed at which the counter 526 increments and decrements its internal value is controlled by the clock signal 564 received at its clock-input.  The clock signal 564 may have a pulsed waveform which increases to a logic high value and quickly falls to the logic low value.  The time between leading edges may be the frequency of the clock signal 564.  In the example shown, the clock signal 564 may have two frequencies, clock frequency fCLK and a divided clock frequency fCLK/K.  When the frequency is substantially the clock frequency fCLK, the time between leading edges is the clock period TCLK.  When the frequency is substantially the divided clock frequency fCLK/K, the time between leading edges is the multiple of the clock period K*TCLK.  The value for K may be substantially the wanted ratio between the limit signal ULIM 548 and the valley signal UVALLEY 550.
[0053]   In one example, the frequency of the clock signal 564 is substantially the clock frequency fCLK when the valley signal UVALLEY 550 is logic high and the frequency of the clock signal 564 is substantially the divided clock frequency fCLK/K when the limit signal ULIM 548 is logic high.  As such, the speed at which the counter 526 increments is K times faster than the speed at which the counter 526 decrements.  The counter 526 resets at the end of the half line cycle THL/fHL 556 received at the reset input of the counter.  The MSB BM is outputted from the counter 526 as the ratio signal UR 552.  If the ratio between the limit signal ULIM 548 and the valley signal UVALLEY 550 is greater than the ratio K (and as such the counter 526 counted down more than it counted up) then bit BM (and therefore the ratio signal UR 552) is logic low.  If the ratio between the limit signal ULIM 548 and the valley signal UVALLEY 550 is less than the ratio K (and as such the counter counted up more than it counted down), then bit BM (and therefore the ratio signal UR 552) is logic high.  As mentioned above, the internal count of the counter 526 is preset/reset to half the total value of the counter 526 such that the MSB BM is toggled when the ratio between the limit signal ULIM 548 and the valley signal UVALLEY 550 is above or below K.  
[0054]   The switch on time generator 528 is illustrated as including a lookup table 566 and a DAC 568.  The switch on-time generator 528 may increase or decrease the on-time threshold in response to the received ratio signal UR 552.  For the example shown, the lookup table 566 may store values for the on-time threshold.  Each stored value is associated with (or corresponds to) an address (or state) of the lookup table 566.  The ratio signal UR 552 may be received at an update-input of the lookup table 566.  The address (or state) which the lookup table 566 is in may be updated by the ratio signal UR 552.  In one example, a logic high value for the ratio signal UR 552 (indicating that the ratio between the limit signal ULIM 548 and the valley signal UVALLEY 550 is less than the ratio K) may trigger the lookup table 566 to increase state, and therefore increment the value for the on-time threshold.  A logic low value for the ratio signal UR 552 (indicating that the ratio between the limit signal ULIM 548 and the valley signal UVALLEY 550 is greater than the ratio K) may trigger the lookup table 566 to decrease state, and therefore decrease the value for the on-time threshold.  The digital representation of the on-time threshold is outputted to the DAC 568 as signal UDTON.  
[0055]   In the figure shown, the DAC 568 receives the signal UDTON and outputs a current signal ITON_M 554 representative of the on-time threshold.  For the example shown, a larger value of the current signal of the on-time threshold ITON_M 554 results in a shorter on-time threshold of the power switch and vice versa.  In other words, the time it takes for the voltage across the capacitance 582 to reach the reference voltage VREF 580 is substantially the on-time threshold.  As such, the current signal of the on-time threshold ITON_M 554 is representative of the on-time threshold since the value of the current signal 554 determines the length of time it takes for the voltage across the capacitance 582 to reach the reference voltage VREF 580.  The voltage across the capacitance 582 reaches the reference voltage VREF 580 indicates that the on-time threshold TON_M has been reached and the output of the comparator 574 is substantially logic high, which resets the latch 578 and turns off the power switch.
[0056]   FIG. 6 illustrates an example lookup table 685, which may be one example of lookup table 566 shown in FIG. 5.  At address 0, the value of the on-time threshold may be represented as UTON_M(0).  At address 1, the value of the on-time threshold may be the sum of the value of the on-time threshold at the previous address (address 0) and a percentage (Z%) of the value of the on-time threshold at the previous address, or in other words: UTON_M(1) = UTON_M(0) + Z%UTON_M(0).  In on example, the percentage Z may be substantially equal to two.  For each increase of address, the value of the on-time threshold associated with the current address may be the sum of the value of the on-time threshold at the previous address and a percentage (Z%) of the value of the on-time threshold at the previous address, or:  UTON_M(n) = UTON_M(n-1) + Z%UTON_M(n).  As such, in one example the change between states may not be constant.  In another example, the change between states may be constant.
[0057]   FIG. 7A is a graph 700 illustrating an example waveform of the on-time threshold with the various states of an example lookup address table.  As illustrated, the on-time threshold 754 increases as the address/state increases.  In addition, the waveform shown for the on-time threshold 754 is non-linear.  FIG. 7B shows a graph 701 which illustrates how the on-time threshold 754 may vary with the peak input voltage VIN_PEAK 706 received by the power converter.  As the peak input voltage VIN_PEAK 706 increases, the on-time threshold 754 determined by the controller may decrease.
[0058]   The above description of illustrated examples of the present invention, including what is described in the Abstract, are not intended to be exhaustive or to be limitation to the precise forms disclosed.  While specific embodiments of, and examples for, the invention are described herein for illustrative purposes, various equivalent modifications are possible without departing from the broader spirit and scope of the present invention.  Indeed, it is appreciated that the specific example voltages, currents, frequencies, power range values, times, etc., are provided for explanation purposes and that other values may also be employed in other embodiments and examples in accordance with the teachings of the present invention. 
[0059]   The processes explained above are described in terms of computer software and hardware.  The techniques described may constitute machine-executable instructions embodied within a tangible or non-transitory machine (e.g., computer) readable storage medium, that when executed by a machine will cause the machine to perform the operations described.  Additionally, the processes may be embodied within hardware, such as an application specific integrated circuit (“ASIC”) or otherwise.  
[0060]   A tangible non-transitory machine-readable storage medium includes any mechanism that provides (i.e., stores) information in a form accessible by a machine (e.g., a computer, network device, personal digital assistant, manufacturing tool, any device with a set of one or more processors, etc.).  For example, a machine-readable storage medium includes recordable/non-recordable media (e.g., read only memory (ROM), random access memory (RAM), magnetic disk storage media, optical storage media, flash memory devices, etc.).
[0061]   The above description of illustrated embodiments of the invention, including what is described in the Abstract, is not intended to be exhaustive or to limit the invention to the precise forms disclosed.  While specific embodiments of, and examples for, the invention are described herein for illustrative purposes, various modifications are possible within the scope of the invention, as those skilled in the relevant art will recognize.
[0062]   These modifications can be made to the invention in light of the above detailed description.  The terms used in the following claims should not be construed to limit the invention to the specific embodiments disclosed in the specification.  Rather, the scope of the invention is to be determined entirely by the following claims, which are to be construed in accordance with established doctrines of claim interpretation.
CLAIMS
What is claimed is:
1.  A switched mode power converter comprising:
a switch;
an energy transfer element coupled to the switch; and
a controller coupled to the switch to regulate an output of the switched mode power converter, wherein the controller includes:
limit-to-valley ratio circuitry coupled to generate a ratio signal in response to sensing a switch current of the switch, wherein the ratio signal is representative of a time ratio between a first length of time that the switch current is at or above a switch current limit and a second length of time that the switch current is at or below a switch current valley that is a portion of the switch current limit;
an on-time generator coupled to vary a switch on-time signal in response to receiving the ratio signal; and
a drive circuit coupled to output a drive signal to a control terminal of the switch in response to receiving the switch on-time signal.
2.  The switched mode power converter of claim 1, wherein the limit-to-valley circuitry comprises:
a limit comparator coupled to output a limit signal when the switch current is at or above the switch current limit;
a valley comparator coupled to output a valley signal when the switch current is at or below the switch current valley; and
a counter coupled to increment a count  of the counter in response to the valley signal and decrement the count in response to the limit signal, wherein the counter outputs a Most-Significant-Bit (“MSB”) of the count as the ratio signal.
3.  The switched mode power converter of claim 2, wherein the incrementing and the decrementing of the count is controlled by a clock signal, and wherein a frequency of the clock signal is a first frequency when the valley signal is outputted by the valley comparator and the frequency of the clock signal is a second frequency when the limit signal is outputted by the limit comparator.
4.  The switched mode power converter of claim 3, wherein a frequency ratio of the first frequency of the clock signal to the second frequency of the clock signal drives the time ratio toward the frequency ratio.  
5.  The switched mode power converter of claim 1, wherein the drive circuit is also coupled to generate the drive signal in response to sensing the switch current.
6.  The switched mode power converter of claim 1, wherein the drive circuit is coupled to sense energy stored in the energy transfer element, and wherein the drive circuit is configured to operate in a critical conduction mode where the switch is only enabled by the drive signal upon the energy in the energy transfer element reaching zero.
7.  The switched mode power converter of claim 6, wherein the drive circuit includes a latch and an on-time trigger coupled to sense a current through the energy transfer element, the on-time trigger coupled to set the latch when the current through the energy transfer element reaches zero, and wherein the drive signal is on an output of the latch.
8.  The switched mode power converter of claim 1, wherein the on-time generator includes a lookup table coupled to increase or decrease a state of the lookup table in response to receiving the ratio signal, wherein the on-time generator outputs an analog value in response to the state of the lookup table.
9.  The switched mode power converter of claim 8, wherein the state of the lookup table corresponds to a sum of a previous analog value corresponding to a previous state and a percentage of the previous analog value.
10.  The switched mode power converter of claim 1, wherein the drive circuit includes a latch coupled to output the drive signal, wherein the drive circuit is configured to reset the latch in response to at least one of (1) the switch current reaching the switch current limit and (2) the switch on-time signal reaching an on-time threshold.
11.  A controller for a switched mode power converter comprising:
limit-to-valley ratio circuitry coupled to generate a ratio signal in response to sensing a switch current of a switch of the switched mode power converter that regulates an output of the switched mode power converter, wherein the ratio signal is representative of a time ratio between a first length of time that the switch current is at or above a switch current limit and a second length of time that the switch current is at or below a switch current valley that is a portion of the switch current limit;
an on-time generator coupled to vary a switch on-time signal in response to receiving the ratio signal; and
a drive circuit coupled to output a drive signal to a control terminal of the switch in response to receiving the switch on-time signal.
12.  The controller of claim 11, wherein the limit-to-valley circuitry comprises:
a limit comparator coupled to output a limit signal when the switch current is at or above the switch current limit;
a valley comparator coupled to output a valley signal when the switch current is at or below the switch current valley; and
a counter coupled to increment a count  of the counter in response to the valley signal and decrement the count in response to the limit signal, wherein the counter outputs a Most-Significant-Bit (“MSB”) of the count as the ratio signal.
13.  The controller of claim 12, wherein the incrementing and the decrementing of the count is controlled by a clock signal, and wherein a frequency of the clock signal is a first frequency when the valley signal is outputted by the valley comparator and the frequency of the clock signal is a second frequency when the limit signal is outputted by the limit comparator.
14.  The controller of claim 13, wherein a frequency ratio of the first frequency of the clock signal to the second frequency of the clock signal drives the time ratio toward the frequency ratio.  
15.  The controller of claim 11, wherein the drive circuit is also coupled to generate the drive signal in response to sensing the switch current.
16.  The controller of claim 11, wherein the drive circuit is coupled to sense energy stored in an energy transfer element of the switched mode power converter, and wherein the drive circuit is configured to operate in a critical conduction mode where the switch is only enabled by the drive signal upon the energy in the energy transfer element reaching zero.
17.  The controller of claim 16, wherein the drive circuit includes a latch and an on-time trigger coupled to sense a current through the energy transfer element, the on-time trigger coupled to set the latch when the current through the energy transfer element reaches zero, and wherein the drive signal is on an output of the latch.
18.  The controller of claim 11, wherein the on-time generator includes a lookup table coupled to increase or decrease a state of the lookup table in response to receiving the ratio signal, wherein the on-time generator outputs an analog value in response to the state of the lookup table.
19.  The controller of claim 18, wherein the analog value of the state is a sum of a previous analog value of a previous state and a percentage of the previous analog value.
20.  The controller of claim 11, wherein the drive circuit includes a latch coupled to output the drive signal, wherein the drive circuit is configured to reset the latch in response to at least one of (1) the switch current reaching the switch current limit; and (2) the switch on-time signal reaching an on-time threshold.
ABSTRACT OF DISCLOSURE
A controller for a switched mode power converter includes limit-to-valley ratio circuitry, an on-time generator, and a drive circuit.  The limit-to-valley ratio circuitry is coupled to generate a ratio signal in response to sensing a switch current of a switch that regulates an output of the switched mode power converter.  The ratio signal is representative of a time ratio between a first length of time that the switch current is at or above a switch current limit and a second length of time that the switch current is at or below a switch current valley that is a portion of the switch current limit.  The on-time generator is coupled to vary a switch on-time signal in response to receiving the ratio signal.  The drive circuit is coupled to output a drive signal to a control terminal of the switch in response to receiving the switch on-time signal.
2017063598.tif 000018
2017063598.tif 000019
2017063598.tif 000020
2017063598.tif 000021
2017063598.tif 000022
2017063598.tif 000023
2017063598.tif 000024