(57)【要約】      （修正有）【課題】ソフトスイッチングを行ったとしても、ノイズを低減させると共に、回路全体の効率を改善することができる電源装置を提供する。【解決手段】スイッチング回路１３と、トランスＴと、スイッチング回路１３と、トランスＴの一次側との間に設けられた抑制回路１５と、トランスＴの二次側巻線に生じる電流を整流する整流回路１７と、整流回路１７により整流された電流を平滑化する平滑回路１９と、抑制回路１５を制御する制御部３５とを備え、抑制回路１５は、トランスＴの一次側と直列に接続された追加インダクタＬａｄｄと、追加インダクタＬａｄｄと並列に接続されたバイパス回路とを備え、制御部３５は、スイッチング回路１３に印加される入力電圧と、トランスＴに流入する入力電流とに基づいて、バイパス回路を導通状態及び非導通状態の何れか一方に制御するものである。【選択図】図１
2017042000.tif 000002
【特許請求の範囲】
【請求項１】
直流を交流に変換するスイッチング回路、
前記スイッチング回路に接続されたトランスと、
前記スイッチング回路と、前記トランスの一次側との間に設けられ、前記スイッチング回路によるスイッチング損失を抑制する抑制回路と、
前記トランスの二次側に設けられ、前記トランスの二次側巻線に生じる電流を整流する整流回路と、
前記整流回路により整流された電流を平滑化する平滑回路と、
前記抑制回路を制御する制御部と
を備え、
前記抑制回路は、
前記トランスの一次側と直列に接続された追加インダクタと、
前記追加インダクタと並列に接続されたバイパス回路と
を備え、
前記制御部は、
前記スイッチング回路に印加される入力電圧と、前記トランスに流入する入力電流とに基づいて、前記バイパス回路を導通状態及び非導通状態の何れか一方に制御する
ことを特徴とする電源装置。
【請求項２】
前記スイッチング回路は、
複数のスイッチング素子
を備え、
前記制御部は、
前記入力電流と、前記トランスの漏れインダクタとにより求められる該漏れインダクタに溜まるエネルギーが、前記入力電圧と、前記複数のスイッチング素子のうちターンオンされたスイッチング素子の寄生容量に溜まるエネルギー以下である場合、前記バイパス回路を非導通状態に制御し、
前記漏れインダクタに溜まるエネルギーが、前記寄生容量に溜まるエネルギーより大きい場合、前記バイパス回路を導通状態に制御する
ことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記バイパス回路は、
導通状態及び非導通状態の何れかに切替自在なスイッチ
からなり、
前記制御部は、
前記スイッチを導通状態及び非導通状態の何れかに制御する
ことを特徴とする請求項１又は２に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関する。
【背景技術】
【０００２】
従来、一次側がフルブリッジ構成の絶縁型ＤＣＤＣコンバータのうち、トランス漏れインダクタンスを利用することにより、ソフトスイッチングを実現するものがある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１０１４９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、入力電圧Ｖが高い場合、又は入力電流Ｉが低い場合等のように条件によっては、漏れインダクタンスだけではソフトスイッチングを実現することができないため、スイッチング損失が発生する。そこで、インダクタをトランスの一次側に追加することにより、ソフトスイッチングを実現するものがある。
【０００５】
ところが、入力電圧Ｖが低い場合、又は入力電流Ｉが高い場合、漏れインダクタンスだけで十分にソフトスイッチングを実現することができるため、インダクタをトランスの一次側に追加した回路構成は、追加したインダクタに溜まったエネルギーが全て損失となる。
【０００６】
さらに、インダクタをトランスの一次側に追加した回路構成において、トランスの二次側で同期整流を行う場合、逆回復電流によりトランスの漏れインダクタ及び追加したインダクタにエネルギーが溜まるため、追加したインダクタによる余分なサージ電圧が発生し、ノイズを低減させることができない。そこで、余分なサージ電圧を抑制するために、スナバ回路の部品定数を大きくしたとしても、回路全体の効率は悪化する。
【０００７】
本発明はかかる事情に鑑みてなされたものであり、その目的は、ソフトスイッチングを行ったとしても、ノイズを低減させると共に、回路全体の効率を改善することができる電源装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明に係る電源装置は、直流を交流に変換するスイッチング回路と、前記スイッチング回路に接続されたトランスと、前記スイッチング回路と、前記トランスの一次側との間に設けられ、前記スイッチング回路によるスイッチング損失を抑制する抑制回路と、前記トランスの二次側に設けられ、前記トランスの二次側巻線に生じる電流を整流する整流回路と、前記整流回路により整流された電流を平滑化する平滑回路と、前記抑制回路を制御する制御部とを備え、前記抑制回路は、前記トランスの一次側と直列に接続された追加インダクタと、前記追加インダクタと並列に接続されたバイパス回路とを備え、前記制御部は、前記スイッチング回路に印加される入力電圧と、前記トランスに流入する入力電流とに基づいて、前記バイパス回路を導通状態及び非導通状態の何れか一方に制御することを特徴とする。
【０００９】
本発明に係る電源装置によれば、ソフトスイッチングを行ったとしても、ノイズを低減させると共に、回路全体の効率を改善することができる。
【００１０】
また、本発明に係る電源装置において、前記スイッチング回路は、複数のスイッチング素子を備え、前記制御部は、前記入力電流と、前記トランスの漏れインダクタとにより求められる該漏れインダクタに溜まるエネルギーが、前記入力電圧と、前記複数のスイッチング素子のうちターンオンされたスイッチング素子の寄生容量に溜まるエネルギー以下である場合、前記バイパス回路を非導通状態に制御し、前記漏れインダクタに溜まるエネルギーが、前記寄生容量に溜まるエネルギーより大きい場合、前記バイパス回路を導通状態に制御することが好ましい。
【００１１】
この電源装置によれば、全ての入力電圧範囲及び全ての入力電流範囲において、余計なエネルギー損失を発生させることなくソフトウェアスイッチングを実現することができる。
【００１２】
また、本発明に係る電源装置において、前記バイパス回路は、導通状態及び非導通状態の何れかに切替自在なスイッチからなり、前記制御部は、前記スイッチを導通状態及び非導通状態の何れかに制御することが好ましい。
【００１３】
この電源装置によれば、入力電圧及び入力電流に基づいてバイパス回路を制御することができる。
【発明の効果】
【００１４】
本発明によれば、スイッチング回路と、トランスの一次側との間に設けた抑制回路により、ソフトスイッチングを行ったとしても、ノイズを低減させると共に、回路全体の効率を改善することができる電源装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本実施形態に係る電源装置１の構成例を示す図である。
【図２】本実施形態に係る制御部３５の制御例を説明するフローチャートである。
【図３】従来のソフトスイッチングを実現する回路を説明する図である。
【図４】従来のソフトスイッチングを実施した場合の損失分を示す図である。
【図５】本実施形態に係る漏れインダクタＬに追加インダクタＬａｄｄを追加してソフトスイッチングを実現する回路を説明する図である。
【図６】本実施形態に係るソフトスイッチングを実施した場合の損失分の一例を示す図である。
【図７】従来の回路構成におけるトランスＴの二次側に生じた逆回復電流の電流経路の一例を示す図である。
【図８】トランスＴの二次側に生じたサージ電圧波形の一例を示す図である。
【発明を実施するための形態】
【００１６】
図１は、本実施形態に係る電源装置１の構成例を示す図である。図１に示すように、電源装置１は、直流電源１１、スイッチング回路１３、スイッチング回路１３に接続されたトランスＴ、トランスＴの二次側に設けられた整流回路１７、及び平滑回路１９を備える。また、電源装置１は、スイッチング回路１３と、トランスＴの一次側との間に設けられた抑制回路１５を備える。また、電源装置１は、スイッチング回路１３に印加される入力電圧Ｖを検出する入力電圧検出部３１、トランスＴに流入する入力電流Ｉを検出する入力電流検出部３３、及び制御部３５を備える。なお、平滑回路１９の出力側には、抵抗Ｒ１が接続されている。
【００１７】
次に、電源装置１について具体的に説明する。直流電源１１は、高電圧の電源であり、例えば、複数のセルが接続された組電池からなり、車両に搭載される。なお、直流電源１１は、一次電池又は二次電池のような安定した直流電圧を供給するものであればよい。
【００１８】
スイッチング回路１３は、直流を交流に変換するものであり、具体的には、複数のスイッチング素子Ｑ１〜Ｑ４からなる。複数のスイッチング素子Ｑ１〜Ｑ４のそれぞれは、例えば、光ＭＯＳＦＥＴからなるフルブリッジ構成のインバータとして機能するものである。スイッチング回路１３は、スイッチング素子Ｑ１，Ｑ４と、スイッチング素子Ｑ２，Ｑ３とが交互にターンオンすることにより、直流電源１１から供給される直流電圧を交流電圧に変換し、トランスＴに供給する。
【００１９】
なお、スイッチング素子Ｑ１と、スイッチング素子Ｑ２とは直列に接続され、スイッチング素子Ｑ３と、スイッチング素子Ｑ４とは直列に接続されているが、直列に接続されたもの同士が同時にターンオンすることがないように、ターンオンのタイミングは調整されている。
【００２０】
なお、複数のスイッチング素子Ｑ１〜Ｑ４のそれぞれには、寄生ダイオード及び寄生容量Ｃが含まれる。また、スイッチング素子Ｑ１〜Ｑ４の何れかを特に限定しない場合、スイッチング素子Ｑと称する。
【００２１】
トランスＴは、一次側には一次側巻線Ｔ１が巻回され、二次側には二次側巻線Ｔ２が巻回されたものであり、漏れインダクタＬを含むものである。整流回路１７は、トランスＴの二次側巻線Ｔ２に生じる電流を整流するものである。整流回路１７は、例えば、スイッチング素子Ｑ５と、スイッチング素子Ｑ６とからなる。スイッチング素子Ｑ５，Ｑ６のそれぞれは、例えば、光ＭＯＳＦＥＴからなる。スイッチング素子Ｑ５，Ｑ６のそれぞれには、寄生ダイオード及び寄生容量Ｃが含まれる。
【００２２】
平滑回路１９は、整流回路１７により整流された電流を平滑化するものであり、インダクタＬ１及びコンデンサＣ１を備える。
【００２３】
抑制回路１５は、スイッチング回路１３によるスイッチング損失を抑制するものである。抑制回路１５は、トランスＴの一次側と直列に接続された追加インダクタＬａｄｄと、追加インダクタＬａｄｄと並列に接続されたバイパス回路とを備える。バイパス回路は、導通状態及び非導通状態の何れかに切替自在なスイッチＳ１からなる。スイッチＳ１は、例えば、リレーから構成されるものであり、制御信号に応じて、導通状態及び非導通状態の何れかに切り替えられるものである。
【００２４】
ここで、追加インダクタＬａｄｄについて説明する。ソフトスイッチングの成立条件として、トランスＴの漏れインダクタＬに溜まるエネルギーと、トランスＴの一次側にあるスイッチング回路１３のスイッチング素子Ｑ１〜Ｑ４の寄生容量Ｃに溜まるエネルギーとを比べ、トランスＴの漏れインダクタＬに溜まるエネルギーの方が大きいことが必要となる。
【００２５】
ソフトスイッチング、例えば、ＺＶＳ（Ｚｅｒｏ  Ｖｏｌｔ  Ｓｗｉｔｃｈｉｎｇ）の成立条件は、次に示す式（１）で表される。
【００２６】
【数１】
2017042000.tif 000003
【００２７】
なお、式（１）を簡略化したものは、次に示す式（２）で表される。
【００２８】
【数２】
2017042000.tif 000004
【００２９】
なお、漏れインダクタＬに対して、例えば、スイッチング素子Ｑ３の寄生容量Ｃと、スイッチング素子Ｑ４の寄生容量Ｃとは２個あるように見えるが、実際には、スイッチング素子Ｑのドレイン−ソースに電位差がある光ＭＯＳＦＥＴ等の寄生容量Ｃは、数百ｐＦとなる。一方、スイッチング素子Ｑのドレイン−ソースに電位差がない光ＭＯＳＦＥＴ等の寄生容量Ｃは数万ｐＦとなる。よって、数万ｐＦの容量が１個あるように見える。つまり、ターンオンしたスイッチング素子Ｑの寄生容量Ｃについて考慮すればよい。
【００３０】
式（１），（２）から明らかなように、入力電圧Ｖが高い場合、Ｃ×Ｖ２が大きくなる。また、入力電流Ｉが小さい場合、Ｌ×Ｉ２が小さくなる。よって、入力電流Ｉと、トランスＴの漏れインダクタＬとにより求められる漏れインダクタＬに溜まるエネルギーが、入力電圧Ｖと、複数のスイッチング素子Ｑ１〜Ｑ４のうちターンオンされたスイッチング素子Ｑの寄生容量Ｃに溜まるエネルギー以下となる場合、式（１），（２）に示す関係が成立しないため、ソフトスイッチングが成立しない。
【００３１】
そこで、追加インダクタＬａｄｄを入れることにより、（Ｌ×Ｌａｄｄ）×Ｉ２となるため、誘導成分のエネルギーが大きくなり、次式（３）で表される関係が成立し、ソフトウェアスイッチングを成立させることができる。
【００３２】
【数３】
2017042000.tif 000005
【００３３】
しかし、入力電圧Ｖが低くなる場合、又は入力電流Ｉが高くなる場合、入力電流Ｉと、トランスＴの漏れインダクタＬとにより求められる漏れインダクタＬに溜まるエネルギーが、入力電圧Ｖと、複数のスイッチング素子Ｑ１〜Ｑ４のうちターンオンされたスイッチング素子Ｑの寄生容量Ｃに溜まるエネルギーより大きくなるため、追加インダクタＬａｄｄがなくてもソフトスイッチングが成立する。その上、次式（４）に示す損失が発生するため、周波数ｆが大きくなるにつれ、損失が増加する。この結果、回路全体としては効率が悪化する恐れがある。
【００３４】
【数４】
2017042000.tif 000006
【００３５】
そこで、入力電圧Ｖ及び入力電流Ｉに基づいて、バイパス回路を導通状態及び非導通状態の何れか一方に制御すればよい。この際、追加インダクタＬａｄｄは、式（３）の関係が成立するもので構成されればよい。
【００３６】
次に、上記の式（１）〜（３）の関係を成立するように動作する制御部３５について具体的に説明する。制御部３５は、抑制回路１５を制御するものであり、マイコンを主体として構成されるものである。制御部３５は、入力電圧検出部３１により検出された入力電圧Ｖと、入力電流検出部３３により検出された入力電流Ｉとに基づいて、バイパス回路を導通状態及び非導通状態の何れか一方に制御する。
【００３７】
具体的には、制御部３５は、入力電流Ｉと、トランスＴの漏れインダクタＬとにより求められる漏れインダクタＬに溜まるエネルギーが、入力電圧Ｖと、複数のスイッチング素子Ｑ１〜Ｑ４のうちターンオンされたスイッチング素子Ｑの寄生容量Ｃに溜まるエネルギー以下である場合、バイパス回路を非導通状態に制御する。また、制御部３５は、トランスＴの漏れインダクタＬに溜まるエネルギーが、複数のスイッチング素子Ｑ１〜Ｑ４のうちターンオンされたスイッチング素子Ｑの寄生容量Ｃに溜まるエネルギーより大きい場合、バイパス回路を導通状態に制御する。
【００３８】
なお、制御部３５は、スイッチング素子Ｑ１〜Ｑ４を制御することにより、スイッチング回路１３を駆動させ、スイッチング素子Ｑ５，Ｑ６を制御することにより、整流回路１７を駆動させる。
【００３９】
図２は、本実施形態に係る制御部３５の制御例を説明するフローチャートである。
【００４０】
（ステップＳ１１）
制御部３５は、漏れインダクタＬに溜まるエネルギーが複数のスイッチング素子Ｑのうちターンオンされたスイッチング素子Ｑの寄生容量Ｃに溜まるエネルギー以下であるか否かを判定する。漏れインダクタＬに溜まるエネルギーが複数のスイッチング素子Ｑのうちターンオンされたスイッチング素子Ｑの寄生容量Ｃに溜まるエネルギー以下である場合、ステップＳ１２に進む。一方、漏れインダクタＬに溜まるエネルギーが複数のスイッチング素子Ｑのうちターンオンされたスイッチング素子Ｑの寄生容量Ｃに溜まるエネルギーより大きい場合、ステップＳ１３に進む。
【００４１】
（ステップＳ１２）
制御部３５は、スイッチＳ１を非導通状態に制御する。これにより、漏れインダクタＬと、追加インダクタＬａｄｄとによるエネルギーが溜まることになり、上記で説明した式（３）の関係が成立する。
【００４２】
（ステップＳ１３）
制御部３５は、スイッチＳ１を導通状態に制御する。これにより、漏れインダクタＬにエネルギーが溜まることになり、上記で説明した式（２）の関係が成立する。
【００４３】
よって、電源装置１は、漏れインダクタＬに溜まるエネルギーが複数のスイッチング素子Ｑのうちターンオンされたスイッチング素子Ｑの寄生容量Ｃに溜まるエネルギー以下である場合、スイッチＳ１を非導通状態、すなわち、オフ状態にし、漏れインダクタＬと追加インダクタＬａｄｄとによりソフトスイッチングを行うようにする。なお、漏れインダクタＬによるエネルギーがスイッチング素子Ｑによるエネルギー以下である場合とは、式（２）の関係が成立しないことと等価であるため、入力電圧Ｖが高い場合、又は入力電流Ｉが低い場合が含まれる。
【００４４】
一方、電源装置１は、漏れインダクタＬに溜まるエネルギーが複数のスイッチング素子Ｑのうちターンオンされたスイッチング素子Ｑの寄生容量Ｃに溜まるエネルギーより大きい場合、スイッチＳ１を導通状態、すなわち、オン状態にし、漏れインダクタＬによりソフトスイッチングを行うようにする。なお、漏れインダクタＬによるエネルギーがスイッチング素子Ｑによるエネルギーより大きい場合とは、式（２）の関係が成立することと等価であるため、入力電圧Ｖが低い場合、又は入力電流Ｉが高い場合が含まれる。
【００４５】
次に、ソフトスイッチングについて従来の回路構成と比較して具体的に説明する。図３は、従来のソフトスイッチングを実現する回路を説明する図である。図４は、従来のソフトスイッチングを実施した場合の損失分を示す図である。図５は、本実施形態に係る漏れインダクタＬに追加インダクタＬａｄｄを追加してソフトスイッチングを実現する回路を説明する図である。図６は、本実施形態に係るソフトスイッチングを実施した場合の損失分の一例を示す図である。
【００４６】
図３に示すように、漏れインダクタＬだけでスイッチング素子Ｑのスイッチングを行う場合、電圧が０に下がる前に電流が流れる。これにより、図４に示すように、電圧と電流とが重なる部分が大きくなり、その部分がエネルギー損失となるため、回路全体の効率は悪化する。なお、図４において、エネルギー損失は、ハッチングで示す。
【００４７】
一方、図５に示すように、追加インダクタＬａｄｄと漏れインダクタＬとを使用してスイッチング素子Ｑのスイッチングを行う場合、追加インダクタＬａｄｄにもエネルギーが溜まるため、電圧が下がりやすくなる。そこで、図６に示すように、電圧が下がったタイミングで電流を流すことにより、エネルギー損失を抑えることができる。このような動作が、ソフトスイッチングとなる。この場合、具体的には、スイッチング回路１３に印加される入力電圧Ｖが０の状態でスイッチング素子Ｑをターンオンするものであるため、Ｚｅｒｏ  Ｖｏｌｔ  Ｓｗｉｔｃｈｉｎｇとなる。なお、図６においても、エネルギー損失は、ハッチングで示す。
【００４８】
これに対し、本実施形態においては、追加インダクタＬａｄｄがトランスＴの一次側と直列に接続され、追加インダクタＬａｄｄと並列にバイパス回路が接続されている。バイパス回路は、スイッチング回路１３に印加される入力電圧Ｖ又はトランスＴに流入する入力電流Ｉに基づいて、導通状態及び非導通状態の何れか一方の状態に制御されるものである。よって、バイパス回路が非導通状態であれば、追加インダクタＬａｄｄと、トランスＴの一次側とによる電流経路が形成される。一方、バイパス回路が導通状態であれば、スイッチＳ１と、トランスＴの一次側とによる電流経路が形成される。
【００４９】
これにより、追加インダクタＬａｄｄと、トランスＴの一次側とによる電流経路であれば、漏れインダクタＬに追加インダクタＬａｄｄを追加したことにより、誘導成分が大きくなるため、漏れインダクタＬだけに溜まるエネルギーと比べ、追加インダクタＬａｄｄの分だけ溜まるエネルギーは大きくなる。
【００５０】
よって、入力電圧Ｖが高かったとしても、スイッチング回路１３に含まれるスイッチング素子Ｑの寄生容量Ｃに溜まるエネルギーよりも相対的に、誘導成分に起因するエネルギーを大きくすることができる。また、入力電流Ｉが低かったとしても、スイッチング回路１３に含まれるスイッチング素子Ｑの寄生容量Ｃに溜まるエネルギーよりも相対的に、誘導成分に起因するエネルギーを大きくすることができる。
【００５１】
これにより、電源装置１は、入力電圧範囲及び入力電流範囲により漏れインダクタＬだけではソフトスイッチングができない状況である場合、追加インダクタＬａｄｄにより誘導成分に起因するエネルギーを大きくすることにより、ソフトスイッチングを実現することができる。
【００５２】
また、スイッチＳ１と、トランスＴの一次側とによる電流経路であれば、漏れインダクタＬによる電流経路となるため、入力電圧Ｖが低い、又は入力電流Ｉが高い場合であっても、スイッチング回路１３に含まれるスイッチング素子Ｑの寄生容量Ｃに溜まるエネルギーよりも相対的に、誘導成分に起因するエネルギーは大きくなる。
【００５３】
これにより、電源装置１は、入力電圧範囲及び入力電流範囲により漏れインダクタＬだけでソフトスイッチングができる状況である場合、追加インダクタＬａｄｄを無効にし、漏れインダクタＬを使用することにより、追加インダクタＬａｄｄにエネルギーを溜めることがなくなるため、余計なエネルギー損失を発生させることなくソフトスイッチングを実現することができる。
【００５４】
つまり、電源装置１は、入力電圧Ｖ及び入力電流Ｉに基づいてバイパス回路を非導通状態及び導通状態の何れかに制御することにより、全ての入力電圧範囲及び全ての入力電流範囲において、余計なエネルギー損失を発生させることなくソフトウェアスイッチングを実現することができる。
【００５５】
また、電源装置１は、スイッチＳ１を非導通状態及び導通状態の何れかに制御することにより、バイパス回路を非導通状態及び導通状態の何れかに制御するため、実質的に追加インダクタＬａｄｄの切り離す動作と追加する動作とを実現することができる。これにより、電源装置１は、入力電圧Ｖ及び入力電流Ｉに基づいてバイパス回路を制御することができる。
【００５６】
次に、サージ電圧について従来の回路構成と比較して具体的に説明する。図７は、従来の回路構成におけるトランスＴの二次側に生じた逆回復電流の電流経路の一例を示す図である。図８は、トランスＴの二次側に生じたサージ電圧波形の一例を示す図である。
【００５７】
図７の実線に示すように、トランスＴの一次側に電流が流れ始めたときには、トランスＴの二次側にも電流が流れる。しかし、図７の破線に示すように、逆回復電流が流れる。逆回復電流は急峻変化するため、図８に示すように、電流が流れなくなる。このとき、トランスＴの一次側の漏れインダクタＬは電流を流し続けようとして、電圧を上昇させる。上昇した電圧は、トランスＴの二次側に伝搬するため、トランスＴの二次側ではサージ電圧が生じる。サージ電圧が上がれば、光ＭＯＳＦＥＴ等のスイッチング素子Ｑ５，Ｑ６の耐圧要求は上がる。この結果、耐圧が高いスイッチング素子Ｑ５，Ｑ６が使用される場合、耐圧が高いスイッチング素子Ｑ５，Ｑ６のオン抵抗は高いため、回路全体の効率は悪化する。また、サージ電圧を吸収するためのスナバ回路を設ける場合、スナバ回路の部品定数を大きくする必要があるため、回路全体の効率は悪化する。
【００５８】
つまり、逆回復電流によるサージ電圧は、トランスＴの漏れインダクタＬに溜まったエネルギーが原因であるため、本実施形態のように、追加インダクタＬａｄｄを使用することにより、サージ電圧がさらに大きくなる。
【００５９】
しかし、バイパス回路を導通状態とすることにより、追加インダクタＬａｄｄを切り離すことと等価な状態に移行できるため、追加インダクタＬａｄｄを無効にできる。よって、追加インダクタＬａｄｄによる余分なサージ電圧を発生させないようにすることができる。
【００６０】
具体的には、本実施形態においては、入力電流Ｉが高いことにより、漏れインダクタＬに溜まるエネルギーが複数のスイッチング素子Ｑのうちターンオンされたスイッチング素子Ｑの寄生容量Ｃに溜まるエネルギーより大きい場合にはバイパス回路を導通状態とするため、追加インダクタＬａｄｄを無効にすることができる。これにより、追加インダクタＬａｄｄに起因する余分なサージ電圧を発生させることがない。
【００６１】
また、本実施形態においては、入力電流Ｉが低いことにより、漏れインダクタＬに溜まるエネルギーが複数のスイッチング素子Ｑのうちターンオンされたスイッチング素子Ｑの寄生容量Ｃに溜まるエネルギー以下の場合にはバイパス回路を非導通状態とするため、追加インダクタＬａｄｄを有効にしているが、入力電流Ｉが低ければ、逆回復電流の急峻変化する幅は小さくなり、急峻なサージ電圧の発生は回避される。
【００６２】
よって、トランスＴの二次側のサージ対策用の回路を小型化することができるため、回路全体の効率を改善することができる。
【００６３】
以上の説明から、電源装置１は、スイッチング回路１３と、トランスＴの一次側との間に設けた抑制回路１５により、ソフトスイッチングを行ったとしても、ノイズを低減させると共に、回路全体の効率を改善することができる。
【００６４】
以上、第１の実施形態に係る電源装置１は、直流を交流に変換するスイッチング回路１３と、スイッチング回路１３に接続されたトランスＴと、スイッチング回路１３と、トランスＴの一次側との間に設けられ、スイッチング回路１３によるスイッチング損失を抑制する抑制回路１５と、トランスＴの二次側に設けられ、トランスＴの二次側巻線Ｔ２に生じる電流を整流する整流回路１７と、整流回路１７により整流された電流を平滑化する平滑回路１９と、抑制回路１５を制御する制御部３５とを備え、抑制回路１５は、トランスＴの一次側と直列に接続された追加インダクタＬａｄｄと、追加インダクタＬａｄｄと並列に接続されたバイパス回路とを備え、制御部３５は、スイッチング回路１３に印加される入力電圧Ｖと、トランスＴに流入する入力電流Ｉとに基づいて、バイパス回路を導通状態及び非導通状態の何れか一方に制御するものである。
【００６５】
このような構成により、電源装置１は、ソフトスイッチングを行ったとしても、ノイズを低減させると共に、回路全体の効率を改善することができる。
【００６６】
また、本実施形態に係る電源装置１において、スイッチング回路１３は、複数のスイッチング素子Ｑを備え、制御部３５は、入力電流Ｉと、トランスＴの漏れインダクタＬとにより求められる漏れインダクタＬに溜まるエネルギーが、入力電圧Ｖと、複数のスイッチング素子Ｑのうちターンオンされたスイッチング素子Ｑの寄生容量Ｃに溜まるエネルギー以下である場合、バイパス回路を非導通状態に制御し、漏れインダクタＬに溜まるエネルギーが、寄生容量Ｃに溜まるエネルギーより大きい場合、バイパス回路を導通状態に制御するものである。
【００６７】
このような構成により、電源装置１は、全ての入力電圧範囲及び全ての入力電流範囲において、余計なエネルギー損失を発生させることなくソフトウェアスイッチングを実現することができる。
【００６８】
また、本実施形態に係る電源装置１において、バイパス回路は、導通状態及び非導通状態の何れかに切替自在なスイッチＳ１からなり、制御部３５は、スイッチＳ１を導通状態及び非導通状態の何れかに制御するものである。
【００６９】
このような構成により、電源装置１は、入力電圧Ｖ及び入力電流Ｉに基づいてバイパス回路を制御することができる。
【００７０】
以上、実施形態に基づき本発明を説明したが、本発明は上記実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で、変更を加えてもよい。
【００７１】
例えば、本実施形態においてスイッチＳ１により、追加インダクタＬａｄｄの切り離しと追加とを実現するようにしたが、これに限らず、バイパス回路を導通状態及び非導通状態に何れかに制御できるものであればよい。例えば、フォトカプラ又はフォトインタラプタ等により実現するものであってもよい。
【００７２】
また、本実施形態においてスイッチング回路１３は、４つのスイッチング素子Ｑからなるフルブリッジインバータであったが、これに限らず、インバータの機能を実現する回路構成であればよい。
【符号の説明】
【００７３】
１      ：電源装置
１１    ：直流電源
１３    ：スイッチング回路
１５    ：抑制回路
１７    ：整流回路
１９    ：平滑回路
３１    ：入力電圧検出部
３３    ：入力電流検出部
３５    ：制御部
【図１】
2017042000.tif 000007
【図２】
2017042000.tif 000008
【図３】
2017042000.tif 000009
【図４】
2017042000.tif 000010
【図５】
2017042000.tif 000011
【図６】
2017042000.tif 000012
【図７】
2017042000.tif 000013
【図８】
2017042000.tif 000014