(57)【要約】【課題】限られた寸法の積層体において内部電極層の枚数を多くすることができるように誘電体層の薄層化を実現することができ、かつ、信頼性の高い積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサ１０は、積層された複数の誘電体層１４と複数の内部電極層１６とを有する直方体状の積層体１２を備え、誘電体層１４はＢａ、Ｓｒ、Ｚｒ、Ｔｉ、Ｈｆを含み、Ｃａを任意で含むペロブスカイト型構造からなり、さらにＶを含み、Ｓｒのモル数／（Ｂａのモル数＋Ｃａのモル数＋Ｓｒのモル数）が０．６から０．９５であり、Ｚｒのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．９から０．９８であり、誘電体層１４の厚みは１μｍ以下であり、誘電体層１４を構成する誘電体粒子の平均粒径は０．８μｍ以下である。【選択図】図２
2017028254.tif 000002
【特許請求の範囲】
【請求項１】
直方体状の積層体を備え、
前記積層体は、積層された複数の誘電体層と複数の内部電極層とを有し、さらに、積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを有し、
前記第１の端面を覆い、前記第１の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置された第１の外部電極と、
前記第２の端面を覆い、前記第２の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置された第２の外部電極とを備え、
前記誘電体層は
Ｂａ、Ｓｒ、Ｚｒ、Ｔｉ、Ｈｆを含み、Ｃａを任意で含むペロブスカイト型構造からなり、さらにＶを含み、
Ｓｒのモル数／（Ｂａのモル数＋Ｃａのモル数＋Ｓｒのモル数）が０．６から０．９５であり、
Ｚｒのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．９から０．９８であり、
前記誘電体層の厚みは１μｍ以下であり、
前記誘電体層を構成する誘電体粒子の平均粒径は０．８μｍ以下であることを特徴とする、積層セラミックコデンサ。
【請求項２】
直方体状の積層体を備え、
前記積層体は、積層された複数の誘電体層と複数の内部電極層とを有し、さらに、積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを有し、
前記第１の端面を覆い、前記第１の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置された第１の外部電極と、
前記第２の端面を覆い、前記第２の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置された第２の外部電極とを備え、
前記誘電体層は、前記積層体を溶剤により溶解した場合、
Ｂａ、Ｓｒ、Ｚｒ、Ｔｉ、Ｈｆを含み、Ｃａを任意で含むペロブスカイト型構造からなり、さらにＶを含み、
Ｓｒのモル数／（Ｂａのモル数＋Ｃａのモル数＋Ｓｒのモル数）が０．６から０．９５であり、
Ｚｒのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．９から０．９８であり、
前記誘電体層の厚みは１μｍ以下であり、
前記誘電体層を構成する誘電体粒子の平均粒径は０．８μｍ以下であることを特徴とする、積層セラミックコデンサ。
【請求項３】
前記積層体の前記長さ方向の寸法が０．２５ｍｍ以下であり、前記積層方向の寸法が０．１２５ｍｍ以下であり、前記幅方向の寸法が０．１２５ｍｍ以下であることを特徴とする、請求項１または請求項２に記載の積層セラミックコンデンサ。
【請求項４】
前記誘電体粒子の平均粒径は、０．６μｍ以下であり、
前記誘電体層はさらにＳｉ、Ｍｎを含み、
前記Ｓｉのモル数／前記Ｍｎのモル数は、０．８以上１．０以下であることを特徴とする、請求項１ないし請求項３のいずれかに記載の積層セラミックコンデンサ。
【請求項５】
（前記誘電体粒子径の標準偏差／前記誘電体粒子の平均粒子径）×１００で表されるＣＶ値が４７％以下であることを特徴とする、請求項１ないし請求項４のいずれかに記載の積層セラミックコンデンサ。
【請求項６】
前記誘電体層は、
ＳｉとＭｎとを含み、
さらに、Ｒｅで表されるＬａ、Ｃｅ、ＰｒまたはＮｄの少なくとも１種以上を含み、
（Ｂａのモル数＋Ｃａのモル数＋Ｓｒのモル数＋Ｒｅのモル数）／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が１．００以上１．０３以下であり、
Ｂａのモル数／（Ｂａのモル数＋Ｃａのモル数＋Ｓｒのモル数）が０．０５以上０．４０以下であり、
Ｃａのモル数／（Ｂａのモル数＋Ｃａのモル数＋Ｓｒのモル数）が０．００以上０．３５以下であり、
Ｔｉのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．０２以上０．１０以下であり、
Ｓｉのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．１以上４．０以下であり、
Ｍｎのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．１以上４．０以下であり、
Ｖのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．０１以上０．３以下であり、
Ｒｅのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．０以上３．０以下であることを特徴とする、請求項１ないし請求項５のいずれかに記載の積層セラミックコンデンサ。
【請求項７】
前記誘電体層には、Ａｌが含まれていないことを特徴とする、請求項１ないし請求項６のいずれかに記載の積層セラミックコンデンサ。
【請求項８】
請求項１ないし請求項７のいずれかに記載の積層セラミックコンデンサを作製するための誘電体セラミック材料の原料粉末を混合したスラリーであって、
前記誘電体スラリーは、Ｂａ、Ｃａ、Ｚｒ、Ｔｉ、Ｈｆ、Ｖを含む原料粉末の凝集粒径（Ｄ５０）は１５０ｎｍ以下であることを特徴とする、誘電体セラミック材料の原料粉末を混合したスラリー。
【請求項９】
請求項８の原料粉末を混合したペロブスカイト型構造であって、前記ペロブスカイト型化合物を含む第１主成分粉末は、粉末Ｘ線回折による（２０２）回折ピークの積分幅が０．２８°以下となることを特徴とする、ペロブスカイト型構造。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層セラミックコンデンサに関し、特に、積層された複数の誘電体層および複数の内部電極層を有する積層体と、内部電極層に電気的に接続されるように積層体の端面に形成された外部電極とを備えた積層セラミックコンデンサに関する。
【背景技術】
【０００２】
積層セラミックコンデンサは、誘電体層と内部電極層とが交互に積層された素体を含む。内部電極層は、一対の内部電極層が交互に素体の両端面からそれぞれ露出するように形成される。交互に積層される一方の内部電極層は、素体の一方の端面を覆うように形成された端子電極の内側に対して電気的に接続してある。また、交互に積層される他方の内部電極層は、素体の他方の端面を覆うように形成された端子電極の内側に対して電気的に接続してある。このようにして、素体の両端に形成された端子電極間に静電容量が形成される（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−６２２１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、積層セラミックコンデンサの小型化がますます進んでいる。積層セラミックコンデンサの小型化が進むと、積層体内部における内部電極層の枚数が制限され、必要とする静電容量を得ることができなくなる。積層セラミックコンデンサに寸法制限がある中で、内部電極層の枚数を増やすためには、内部電極層で挟まれる誘電体層をより薄層化することが求められる。一方で、誘電体層の薄層化が進むと、積層セラミックコンデンサの信頼性の一つである絶縁性を保つことができなくなるという問題がある。
【０００５】
それゆえに、この発明の主たる目的は、限られた寸法の積層体において内部電極層の枚数を多くすることができるように誘電体層の薄層化を実現することができ、かつ、信頼性の高い積層セラミックコンデンサを提供することである。
【課題を解決するための手段】
【０００６】
この発明にかかる積層セラミックコンデンサは、直方体状の積層体を備え、
積層体は、積層された複数の誘電体層と複数の内部電極層とを有し、さらに、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを有し、
第１の端面を覆い、第１の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第１の外部電極と、
第２の端面を覆い、第２の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第２の外部電極とを備え、
誘電体層は
Ｂａ、Ｓｒ、Ｚｒ、Ｔｉ、Ｈｆを含み、Ｃａを任意で含むペロブスカイト型構造からなり、さらにＶを含み、
Ｓｒのモル数／（Ｂａのモル数＋Ｃａのモル数＋Ｓｒのモル数）が０．６から０．９５であり、
Ｚｒのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．９から０．９８であり、
誘電体層の厚みは１μｍ以下であり、
誘電体層を構成する誘電体粒子の平均粒径は０．８μｍ以下であることを特徴とする、積層セラミックコデンサである。
また、この発明にかかる積層セラミックコンデンサは、直方体状の積層体を備え、
積層体は、積層された複数の誘電体層と複数の内部電極層とを有し、さらに、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面とを有し、
第１の端面を覆い、第１の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第１の外部電極と、
第２の端面を覆い、第２の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第２の外部電極とを備え、
誘電体層は、前記積層体を溶剤により溶解した場合、
Ｂａ、Ｓｒ、Ｚｒ、Ｔｉ、Ｈｆを含み、Ｃａを任意で含むペロブスカイト型構造からなり、さらにＶを含み、
Ｓｒのモル数／（Ｂａのモル数＋Ｃａのモル数＋Ｓｒのモル数）が０．６から０．９５であり、
Ｚｒのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．９から０．９８であり、
誘電体層の厚みは１μｍ以下であり、
誘電体層を構成する誘電体粒子の平均粒径は０．８μｍ以下であることを特徴とする、積層セラミックコデンサである。
この発明にかかる積層セラミックコンデンサにおいて、積層体の長さ方向の寸法が０．２５ｍｍ以下であり、積層方向の寸法が０．１２５ｍｍ以下であり、幅方向の寸法が０．１２５ｍｍ以下であることが好ましい。
また、この発明にかかる積層セラミックコンデンサにおいて、誘電体粒子の平均粒径は、０．６μｍ以下であり、誘電体層はさらにＳｉ、Ｍｎを含み、Ｓｉのモル数／Ｍｎのモル数は、０．８以上１．０以下であることが好ましい。
また、この発明にかかる積層セラミックコンデンサにおいて、（誘電体粒子径の標準偏差／誘電体粒子の平均粒子径）×１００で表されるＣＶ値が４７％以下であることが好ましい。
この発明にかかる積層セラミックコンデンサにおいて、
誘電体層は、
ＳｉとＭｎとを含み、
さらに、Ｒｅで表されるＬａ、Ｃｅ、ＰｒまたはＮｄの少なくとも１種以上を含み、
（Ｂａのモル数＋Ｃａのモル数＋Ｓｒのモル数＋Ｒｅのモル数）／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が１．００以上１．０３以下であり、
Ｂａのモル数／（Ｂａのモル数＋Ｃａのモル数＋Ｓｒのモル数）が０．０５以上０．４０以下であり、
Ｃａのモル数／（Ｂａのモル数＋Ｃａのモル数＋Ｓｒのモル数）が０．００以上０．３５以下であり、
Ｔｉのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．０２以上０．１０以下であり、
Ｓｉのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．１以上４．０以下であり、
Ｍｎのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．１以上４．０以下であり、
Ｖのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．０１以上０．３以下であり、
Ｒｅのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．０以上３．０以下であることが好ましい。
また、この発明に係る積層セラミックコンデンサにおいて、誘電体層には、Ａｌが含まれていないことが好ましい。
また、この発明にかかる誘電体セラミック材料の原料粉末を混合したスラリーは、
上述のいずれかに記載の積層セラミックコンデンサを作製するための原料スラリーであって、
原料スラリーは、Ｂａ、Ｃａ、Ｓｒ、Ｚｒ、Ｔｉ、Ｈｆを含む原料粉末の凝集粒径（Ｄ５０）は１５０ｎｍ以下であることを特徴とする、原料スラリーである。
また、上記原料粉末を合成したペロブスカイト型構造は、
上述のいずれかに記載の積層セラミックコンデンサを作製するためのペロブスカイト型構造であって、Ｖをさらに含み、
ペロブスカイト型構造を含む第１主成分粉末は、粉末Ｘ線回折による（２０２）回折ピークの積分幅が０．２８°以下となることを特徴とする、ペロブスカイト型構造である。
【０００７】
この発明にかかる積層セラミックコンデンサでは、積層体を構成する誘電体層が、Ｂａ、Ｃａ、Ｓｒ、Ｚｒ、Ｔｉ、Ｈｆを含むペロブスカイト型構造とＶとからなり、各成分のモル比が上述のような割合となるように配合し、誘電体層の厚みを１μｍ以下とし、誘電体層を構成する誘電体粒子の平均粒径を０．８μｍ以下とすることにより、誘電体層の薄層化を図ることができるとともに、誘電体層の絶縁性の向上を図ることができる。
【発明の効果】
【０００８】
この発明によれば、誘電体セラミックコンデンサの寸法が制限されても、誘電体層を薄くすることができるとともに、誘電体層の絶縁性を良好にすることができるため、積層体内の内部電極層の数を多くすることができる。したがって、制限された寸法の中で、大きい静電容量を得ることができるとともに、信頼性の高い積層セラミックコンデンサを得ることができる。
【０００９】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００１０】
【図１】この発明にかかる積層セラミックコンデンサの一例を示す斜視図である。
【図２】図１に示す積層セラミックコンデンサの線ＩＩ−ＩＩにおける断面図である。
【図３】図１に示す積層セラミックコンデンサの線ＩＩＩ−ＩＩＩにおける断面図である。
【図４】この発明にかかる積層セラミックコンデンサに用いられる積層体の断面図における誘電体粒子の観測点を示す図解図である。
【図５】この発明にかかる積層セラミックコンデンサの一例の断面の電子顕微鏡写真像を示す。
【発明を実施するための形態】
【００１１】
図１、図２および図３に示すように、積層セラミックコンデンサ１０は、たとえば、直方体状の積層体１２を備える。積層体１２は、積層された複数の誘電体層１４と複数の内部電極層１６とを有する。さらに、積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。
【００１２】
誘電体層１４の積層方向の寸法は、０．３μｍ以上１．０μｍ以下である。誘電体層１４は、外層部１４ａと内層部１４ｂとを含む。外層部１４ａは、積層体１２の第１の主面１２ａ側および第２の主面１２ｂ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する誘電体層１４、および第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する誘電体層１４である。そして、両外層部１４ａに挟まれた領域が内層部１４ｂである。外層部１４ａの積層方向の寸法は、１５μｍ以上、２０μｍ以下であることが好ましい。なお、積層体１２の寸法は、長さ方向Ｌの寸法が０．２５ｍｍ以下、幅方向Ｗの寸法が０．１２５ｍｍ以下、厚み方向Ｔの寸法が０．１２５ｍｍ以下である。
【００１３】
図２および図３に示すように、積層体１２は、複数の内部電極層１６として、たとえば略矩形状の複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、積層体１２の積層方向ｘに沿って等間隔に交互に配置されるように埋設されている。
第１の内部電極層１６ａの一端側には、積層体１２の第１の端面１２ｅに引き出された引出電極部１８ａを有する。第２の内部電極層１６ｂの一端側には、積層体１２の第２の端面１２ｆに引き出された引出電極部１８ｂを有する。具体的には、第１の内部電極層１６ａの一端側の引出電極部１８ａは、積層体１２の第１の端面１２ｅに露出している。また、第２の内部電極層１６ｂの一端側の引出電極部１８ｂは、積層体１２の第２の端面１２ｆに露出している。
【００１４】
積層体１２は、誘電体層１４の内層部１４ｂにおいて、第１の内部電極層１６ａと第２の内部電極層１６ｂとが対向する対向電極部２０ａを含む。また、積層体１２は、対向電極部２０ａの幅方向Ｗの一端と第１の側面１２ｃとの間および対向電極部２０ａの幅方向Ｗの他端と第２の側面１２ｄとの間に形成される積層体１４の側部（以下、「Ｗギャップ」という。）２０ｂを含む。さらに、積層体１４は、第１の内部電極層１６ａの引出電極部１８ａとは反対側の端部と第２の端面１２ｆとの間および第２の内部電極層１６ｂの引出電極部１８ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１４の端部（以下、「Ｌギャップ」という。）２０ｃを含む。
ここで、積層体１２の端部のＬギャップ２０ｃの長さは、２０μｍ以上、４０μｍ以下であることが好ましい。また、積層体１２の側部のＷギャップ２０ｂの長さは、１５μｍ以上、２０μｍ以下であることが好ましい。
【００１５】
積層体１２の誘電体層１４は、Ｂａ、Ｚｒ、Ｔｉ、Ｈｆを含み、Ｃａを任意で含むペロブスカイト型構造を含み、さらにＶを含む。これらの成分の中で、特にＳｒとＺｒの比率が高く、Ｓｒのモル数／（Ｂａのモル数＋Ｃａのモル数＋Ｓｒのモル数）が０．６から０．９５であり、Ｚｒのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．９から０．９８である。
【００１６】
また、ペロブスカイト型構造は、ＳｉとＭｎとＲｅとを含み、Ｒｅは、Ｌａ、Ｃｅ、ＰｒまたはＮｄのいずれか１種を含む成分である。この場合、
（Ｂａのモル数＋Ｃａのモル数＋Ｓｒのモル数＋Ｒｅのモル数）／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が１．００以上１．０３以下であり、
Ｂａのモル数／（Ｂａのモル数＋Ｃａのモル数＋Ｓｒのモル数）が０．０５以上０．４０以下であり、
Ｃａのモル数／（Ｂａのモル数＋Ｃａのモル数＋Ｓｒのモル数）が０．００以上０．３５以下であり、
Ｔｉのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．０２以上０．１０以下であり、
Ｓｉのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．１以上４．０以下であり、
Ｍｎのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．１以上４．０以下であり、
Ｖのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．０１以上０．３以下であり、
Ｒｅのモル数／（Ｚｒのモル数＋Ｔｉのモル数＋Ｈｆのモル数）が０．０以上３．０以下である。
また、誘電体粒子径は、０．８μｍ以下であり、０．６μｍ以下であれば、さらに誘電体層１４を薄層化することができる。ここで、Ｓｉのモル数／Ｍｎのモル数は、０．８以上１．０以下であることが好ましい。また、誘電体層１４には、Ａｌが含まれていないことが好ましい。また、誘電体粒子は、０．３４μｍ以上である。
【００１７】
誘電体粒子径を得るために、積層体１２の長さ方向Ｌの１／２程度の深さにおける幅方向Ｗおよび厚み方向Ｔを含む断面（以下、「ＷＴ断面」という。）が露出するように試料が破断される。次に、セラミックスにおける誘電体粒子間の境界（以下、「粒界」という。）を明確にするために、上記試料が熱処理される。熱処理の温度は、粒成長しない温度で、かつ粒界が明確になる温度とし、本実施例においては１０００℃で処理される。このようにして準備されたサンプルにおいて、図４に示すように、積層体１２のＷＴ断面の幅方向Ｗおよび厚み方向Ｔのそれぞれの１／２程度の位置で、走査型電子顕微鏡（ＳＥＭ）にて誘電体層１４の誘電体粒子が１万倍で観察される。得られたＳＥＭ画像から無作為に１００個のグレインが抽出され、画像解析により各誘電体粒子の粒界の内側部分の面積を求めて円相当径が算出され、それが粒子径とされる。粒子径の代表値は、体積平均粒径で算出される。また、ＣＶ値は、１００個の誘電体粒子の粒子径の標準偏差を平均粒径で除して算出される。ここで、ＣＶ値とは、ＣＶ値（％）＝標準偏差／平均値＊１００で与えられる変動係数のことである。このＣＶ値は、４７％以下であることが好ましい。後述の実施例において得られた結果は、表１および表２に示した。
【００１８】
内部電極層１６は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどの金属を含有している。内部電極層１６は、さらに誘電体層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。内部電極層１６の枚数は、５０枚以下であることが好ましい。内部電極層１６の厚みは、０．７μｍ以上０．３μｍ以下であることが好ましい。第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、互いに対向する対向電極部２０ａと、対向電極部２０ａから積層体１２の第１の端面１２ｅおよび第２の端面１２ｆに引き出される引出電極部１８ａおよび１８ｂを備えている。
【００１９】
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２２が形成される。外部電極２２は、第１の外部電極２２ａおよび第２の外部電極２２ｂを有する。
積層体１２の第１の端面１２ｅ側には、第１の外部電極２２ａが形成される。第１の外部電極２２ａは、積層体１２の第１の端面１２ｅを覆い、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄの一部分を覆うように形成される。この場合、第１の外部電極２２ａは、第１の内部電極層１６ａの引出電極部１８ａと電気的に接続される。
積層体１２の第２の端面１２ｆ側には、第２の外部電極２２ｂが形成される。第２の外部電極２２ｂは、積層体１２の第２の端面１２ｆを覆い、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄの一部分を覆うように形成される。この場合、第２の外部電極２２ｂは、第２の内部電極層１６ｂの引出電極部１８ｂと電気的に接続される。
【００２０】
積層体１２内においては、各対向電極部２０ａで第１の内部電極層１６ａと第２の内部電極層１６ｂとが誘電体層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極２２ａと第２の内部電極層１６ｂが接続された第２の外部電極２２ｂとの間に、静電容量を得ることができる。したがって、このような構造の積層セラミック電子部品はコンデンサとして機能する。
【００２１】
第１の外部電極２２ａは、図５に示すように、積層体１２側から順に、下地電極層２４ａおよびめっき層２６ａを有する。同様に、第２の外部電極２２ｂは、積層体１２側から順に、下地電極層２４ｂおよびめっき層２６ｂを有する。
【００２２】
下地電極層２４ａおよび２４ｂは、それぞれ、焼付け層、樹脂層、薄膜層などから選ばれる少なくとも１つを含むが、ここでは焼付け層で形成された下地電極層２４ａおよび２４ｂについて説明する。
焼付け層は、Ｓｉを含むガラスと、金属としてのＣｕとを含む。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、誘電体層１４および内部電極層１６を焼成した後に焼き付けたものである。焼付け層のうちの最も厚い部分の厚みは、５μｍ以上２５μｍ以下であることが好ましい。
【００２３】
焼付け層上に、導電性粒子と熱硬化性樹脂とを含む樹脂層が形成されてもよい。樹脂層のうちの最も厚い部分の厚みは、５μｍ以上２５μｍ以下であることが好ましい。また、めっき層２６ａおよび２６ｂとしては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどから選ばれる少なくとも１種類が用いられる。
めっき層２６ａおよび２６ｂは、複数層によって形成されてもよい。好ましくは、焼付け層上に形成されたＮｉめっき層と、Ｎｉめっき層上に形成されたＳｎめっき層の２層構造である。Ｎｉめっき層は、下地電極層２４ａおよび２４ｂが積層セラミック電子部品を実装する際のはんだによって侵食されることを防止するために用いられ、Ｓｎめっき層は、積層セラミック電子部品を実装する際のはんだの濡れ性を向上させて、容易に実装することができるようにするために用いられる。
めっき層一層あたりの厚みは、１μｍ以上８μｍ以下であることが好ましい。
【００２４】
なお、積層体の寸法は、長さ方向Ｌの寸法が０．１８ｍｍ以上０．３２ｍｍ以下、幅方向Ｗの寸法が０．０９ｍｍ以上０．１８ｍｍ以下、厚み方向Ｔの寸法が０．０９ｍｍ以上０．２４０ｍｍ以下である。なお、各寸法の狙い値は、長さ方向Ｌの寸法が０．２５ｍｍ以下、幅方向Ｗの寸法が０．１２５ｍｍ以下、厚み方向Ｔの寸法が０．１２５ｍｍ以下である。なお、積層体の寸法は、マイクロスコープにより測定することができる。
【００２５】
また、上述の複数の導電体層および複数の誘電体層の各々の平均厚さは、以下のように測定される。まず、積層体の長さ方向Ｌおよび厚み方向Ｔを含む断面（以下、「ＬＴ断面」という。）が露出するように、積層セラミックコンデンサ１０が研磨される。このＬＴ断面を走査型電子顕微鏡で観察することにより、各部の厚みが観測される。この場合、積層体１２の断面の中心を通り、厚み方向Ｔに沿った中心線、およびこの中心線から両側に２本ずつ引いた線の合計５本の線上における厚さが測定される。これらの５つの測定値の平均値が、各部の平均厚さとされる。より正確な平均厚さを求めるためには、厚み方向Ｔにおける上部、中央部、下部のそれぞれについて上記５つの測定値を求め、これらの測定値の平均値が各部の平均厚さとされる。
【００２６】
このようにして得られた積層セラミックコンデンサ１０について、外部電極２２内のＣｕ結晶は、以下のようにして観察することができる。
まず、積層セラミックコンデンサ１０について、外部電極２２を含むＬＴ断面が露出するように研磨される。なお、研磨による外部電極２２の金属垂れが生じないように、金属垂れを除去しておくことが好ましい。そして、下地電極層２４ａおよび２４ｂの断面が、走査イオン電子顕微鏡（ＳＩＭ）にて撮像される。
【００２７】
Ｃｕの結晶のうち、結晶方位の異なるＣｕ結晶がＳＩＭ上で異なって見える。なお、コントラストが全て同じに見える場合は、コントラストが調整される。コントラストが異なるＣｕ結晶の界面を測長することで、Ｃｕ結晶の境界線の平均長さが算出される。なお、全てのＣｕ結晶の境界線を測長することが難しい場合は、積層体１２の端面にほぼ平行な仮想線を引き、その直線上に存在するＣｕ結晶の境界線を測長することで代用することができる。この積層セラミックコンデンサ１０では、Ｃｕ結晶の境界線を３μｍ以下とすることにより、内部電極層１６と外部電極２２との接触性を向上させることができる。
【００２８】
また、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆから２μｍ未満の範囲でほぼ平行な仮想線を引き、その直線上に存在するガラスの個数を数えることで、下地電極層２４ａおよび２４ｂに含まれるガラスが積層体１２とどれくらい接触しているかがわかる。このガラスの個数が５個以上の場合、下地電極層２４ａおよび２４ｂと積層体１２との固着力が強くなる。ただし、ガラスの個数が５個を下回ると、外部電極２２と内部電極層１６との固着力が悪くなる。
【００２９】
次に、この積層セラミックコンデンサ１０の製造プロセスについて説明する。まず、誘電体層１４の主成分を構成する素材として、原料粉末である純度９９％以上のＳｒＣＯ3、ＢａＣＯ3、ＣａＣＯ3、ＺｒＯ2、ＴｉＯ2、Ｒｅ2Ｏ3が準備される。ここで、Ｒｅは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄの中から選ばれる少なくとも１種類である。これらの各素材が、秤量された後、ボールミルにより湿式混合される。この時、上記の各原料粉末において、微粒側からの積算値が５０％の粒径が１５０ｎｍ以下である。微粒側からの積算値が５０％以下であることをここでは凝集粒径（Ｄ５０）が１５０ｎｍ以下であると呼ぶこととする。その後、乾燥、解砕される。このようにして得られた粉末が大気中において１１００℃以上１３００℃以下で２時間仮焼された後、解砕されて第１主成分粉末が得られる。この第１主成分は、ペロブスカイト型構造であり、粉末Ｘ線回折による（２０２）回折ピークの積分幅が０．２８°以下となる。なお、主成分の製造方法は、固相法、水熱法など特に限定されず、素材も炭酸物、酸化物、水酸化物、塩化物など、特に限定されない。また、ＨｆＯ2などの不可避的不純物を含有していても構わない。なお、Ｒｅ2Ｏ3は、添加物として後添加しても構わない。
【００３０】
続いて、添加物素材として、ＳｉＯ2、ＭｎＣＯ3、Ｒｅ2Ｏ3、Ｖ2Ｏ5の粉末を準備し、主成分粉末とこれらの添加物素材が秤量された後にボールミルにより湿式混合され、その後、乾燥、解砕されて原材料粉末が得られる。また、ＣａＣＯ3、ＳｒＣＯ3、ＢａＣＯ3、ＴｉＯ2、ＺｒＯ2は、モル比調整などのためにこの段階で添加されても構わない。
【００３１】
得られた原量粉末に、ポリビニルブチラール系バインダおよびトルエン、エタノールなどの有機溶剤を加えてボールミルで湿式混合し、誘電体スラリーが調整される。なお、分散する際には、ビーズ径が微小なものを用いることにより、より高い分散性を得ることができる。このようにして得られた誘電体スラリーを用いて、ドクターブレード法によりシート成形し、これをカットすることにより、セラミックグリーンシートを得ることができる。
【００３２】
次に、このようにして得られた誘電体シートおよび内部電極用の導電性ペーストが準備される。誘電体シートや内部電極用の導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
誘電体シート上には、たとえば、スクリーン印刷やグラビア印刷などにより、所定のパターンで内部電極用の導電性ペーストが印刷され、それにより内部電極パターンが形成される。
さらに、内部電極パターンが形成されていない外層用の誘電体シートが所定枚数積層され、その上に内部電極が形成された誘電体シートが順次積層され、その上に外層用の誘電体シートが所定枚数積層されて、積層シートが作製される。
【００３３】
得られた積層シートを静水圧プレスなどの手段により積層方向にプレスすることによって、積層ブロックが作製される。
次に、積層ブロックが所定のサイズにカットされ、積層チップが切り出される。このとき、バレル研磨などにより、積層チップの角部および稜線部に丸みがつけられてもよい。
さらに、積層チップを焼成することにより、積層体１２が作製される。
【００３４】
得られた積層体１２の両端面に外部電極用の導電性ペーストが塗布され、焼き付けられることによって、外部電極の焼付け層が形成される。このときの焼付け温度は、７００℃以上９００℃以下であることが好ましい。
外部電極用の導電性ペーストには、Ｃｕ粉が含まれており、このＣｕ粉は液相還元法により形成されている。そして、Ｃｕ粉の大きさは、２μｍ以下の粒径である。
外部電極用の導電性ペーストの焼結速度は遅いほうがよい。そのために、導電性ペースト内のＣｕ粉の周囲またはＣｕ粉の内側に、酸化物が点在していることが好ましい。このような酸化物としては、Ｚｒ、Ａｌ、Ｔｉ、Ｓｉの酸化物であり、特に、Ｚｒ、Ａｌの酸化物が好ましい。
さらに、必要に応じて、外部電極用の導電性ペーストの焼付け層の表面に、めっきが施される。
【００３５】
この積層セラミックコンデンサ１０では、誘電体層１４がＢａ、Ｓｒ、Ｚｒ、Ｔｉ、Ｈｆを含み、Ｃａを任意で含むペロブスカイト型構造からなり、さらにＶを含み、Ｓｒのモル数と他の成分のモル数の合計との比およびＺｒのモル数と他の成分のモル数の合計との比を所定の範囲内にすることにより、誘電体層１４の厚みを１μｍ以下にすることができ、誘電体層１４を構成する誘電体粒子の平均粒径を０．８μｍ以下とすることができる。それにより、誘電体層１４の薄層化を図ることができるとともに、誘電体層１４の絶縁性の向上を図ることができる。
したがって、積層セラミックコンデンサ１０の寸法が制限されても、誘電体層１４を薄くすることができるとともに、誘電体層１４の絶縁性を良好にすることができるため、積層体１２内の内部電極層１６の数を多くすることができる。したがって、制限された寸法の中で、大きい静電容量を得ることができるとともに、信頼性の高い積層セラミックコンデンサ１０を得ることができる。
【００３６】
また、誘電体層１４に含まれる誘電体粒子の平均粒径を０．６μｍ以下とすることにより、誘電体層１４をさらに薄層化することができ、薄層化しても、高電界で優れた絶縁劣化寿命と耐湿負荷寿命を得ることができる。
ここで、誘電体層に含まれるＳｉとＭｎについて、Ｓｉのモル数／Ｍｎのモル数の値が０．８以上１．０以下であることにより、Ｓｉ、ＭｎおよびＣａから構成される偏析相を三重点に形成でき、粒界部分の低抵抗成分が排出されることで高抵抗化できる。
また、（誘電体粒子径の標準偏差／誘電体粒子の平均粒子径）×１００で表されるＣＶ値が４７％以下であることにより、誘電体層１４に含まれる粒界面積が増加し、高耐圧化できる。
【００３７】
さらに、誘電体層を構成するペロブスカイト型構造は、Ｓｉ、Ｍｎ、Ｒｅを含み、ペロブスカイト型化合物を構成する各成分のモル数の比が請求項５に記載された範囲内にあることにより、さらに、誘電体層１４の薄層化を図ることができるとともに、誘電体層１４の絶縁性の向上を図ることができる。なお、Ｓｉ、ＭｎはＣａとともに誘電体層全体に偏析した状態で分布している。
【００３８】
また、誘電体層にＡｌが含まれていないことにより、Ｓｉ、ＭｎおよびＣａから構成される偏析相を優先的に形成でき、粒界部分を高抵抗化できる。
【００３９】
さらに、積層セラミックコンデンサ１０を作製するための誘電体セラミック材料の原料粉末を混合したスラリーについて、原料粉末の凝集粒径（Ｄ５０）が１５０ｎｍ以下であり、上記原料粉末を合成したペロブスカイト型構造を含む第１主成分粉末は、粉末Ｘ線回折による（２０２）回折ピークの積分幅が０．２８°以下であることにより、誘電体粒子の異常な粒成長を抑制でき、誘電体層１４に含まれる粒界面積が増加し、高耐圧化できる。
【００４０】
以上のような効果は、次の実施例からも明らかになるであろう。
【００４１】
（実施例）
上述のような製造方法を用いて、積層セラミックコンデンサを作製した。ここで、誘電体層の主成分を構成する各素材および添加物素材は、表１および表２に示す仕込み値となるように秤量した。なお、表中において、※印を付したものは本発明の範囲外のものである。そして、得られた原料粉末をＩＣＰ分析したところ、表１および表２に示した調合組成とほぼ同一であることが確認された。
また、原料粉末、バインダ、有機溶剤を混合することにより得られた誘電体スラリーについて、誘電体スラリーの粉末Ｘ線回折による（２０２）回折ピークの積分幅が０．２８°以下となることを確認した。
誘電体スラリーをシート成形し、これをカットする際に、縦×横×厚み＝１５ｃｍ×１５ｃｍ×４μｍまたは１５ｃｍ×１５ｃｍ×２μｍの矩形のセラミックグリーンシートとした。
また、内部電極用の導電性ペーストとして、金属粉末としてのＮｉ粉末１００重量部と、有機ビヒクルとしてのエチルセルロースを７重量部と、溶剤としてテルピネオールを含むものを用いた。
また、積層チップを焼成する際に、大気中において、２５０℃の温度に加熱してバインダを燃焼させた後、昇温速度３．３３〜２００℃／ｍｉｎ、最高温度１２００〜１３００℃、酸素分圧ｌｏｇＰO2＝−９．０〜−１１．０ＭＰａで焼成し、セラミック焼結体を得た。なお、得られた焼結体をＩＣＰ分析したところ、表１および表２に示した調合組成とほとんど同一であることが確認された。
なお、得られた積層体のＸＲＤ構造解析を行ったところ、主成分がチタン酸バリウム系のペロブスカイト型構造を有することが明らかとなった。
【００４２】
このようにして得られた積層セラミックコンデンサについて、以下のような評価を行った。
・初期ショート率
試料数ｎ＝１００の積層セラミックコンデンサで測定した。ここで、初期の絶縁抵抗の対数値ｌｏｇＩＲが６以下となるチップをショートチップとしてカウントした。その結果を表３および表４に示す。
・加速耐湿負荷試験（ＰＣＢＴ）
温度１２０℃、湿度１００％ＲＨ、圧力２０２．６５ｋＰａ、印加電圧５０Ｖの条件に試料数ｎ＝１００の積層セラミックコンデンサを置き、２５０時間経過後に、積層セラミックコンデンサの絶縁抵抗の対数値ｌｏｇＩＲを測定し、ｌｏｇＩＲの値が６以下となった積層セラミックコンデンサの数をカウントした。その結果を表３および表４に示す。
・高温負荷寿命
温度１５０℃で印加電圧７５Ｖ、温度１５０℃で印加電圧１００Ｖ、温度１５０℃で印加電圧１２５Ｖの条件に試料数ｎ＝１００の積層セラミックコンデンサを置き、２５０時間経過後に、積層セラミックコンデンサの絶縁抵抗の対数値ｌｏｇＩＲを測定し、ｌｏｇＩＲの値が６以下となった積層セラミックコンデンサの数をカウントした。その結果を表２および表３に示す。なお、印加電圧７５Ｖは積層セラミックコンデンサに与えられる電界強度７５ｋＶ／ｍｍに相当し、印加電圧１００Ｖは積層セラミックコンデンサに与えられる電界強度１００ｋＶ／ｍｍに相当し、印加電圧１２５Ｖは積層セラミックコンデンサに与えられる電界強度１２５ｋＶ／ｍｍに相当する。
【００４３】
【表１】
2017028254.tif 000003
【００４４】
【表２】
2017028254.tif 000004
【００４５】
【表３】
2017028254.tif 000005
【００４６】
【表４】
2017028254.tif 000006
【符号の説明】
【００４７】
１０  積層セラミックコンデンサ
１２  積層体
１２ａ  第１の主面
１２ｂ  第２の主面
１２ｃ  第１の側面
１２ｄ  第２の側面
１２ｅ  第１の端面
１２ｆ  第２の端面
１４  誘電体層
１４ａ  外層部
１４ｂ  内層部
１６  内部電極層
１６ａ  第１の内部電極層
１６ｂ  第２の内部電極層
１８ａ、１８ｂ  引出電極部
２０ａ  対向電極部
２０ｂ  Ｗギャップ
２０ｃ  Ｌギャップ
２２  外部電極
２２ａ  第１の外部電極
２２ｂ  第２の外部電極
２４ａ、２４ｂ  下地電極層
２６ａ、２６ｂ  めっき層
【図１】
2017028254.tif 000007
【図２】
2017028254.tif 000008
【図３】
2017028254.tif 000009
【図４】
2017028254.tif 000010
【図５】
2017028254.tif 000011