(57)【要約】【課題】簡易な構造で電子機器における放射無線周波数電磁界に対して堅牢性を有し、且つ不要輻射ノイズを低減させる。【解決手段】メイン基板１０とサブ基板５０と前記基板間を電気的に接続するＦＦＣ２０を具備した電子機器であるプリンター８０において、ＦＦＣ２０内の対をなす差動信号ライン２，４はグランドライン３を挟んで配置されている。【選択図】図２Ａ
2017059517.tif 000002
【特許請求の範囲】
【請求項１】
第１の回路基板と、
第２の回路基板と、
前記第１の回路基板上の回路と前記第２の回路基板上の回路とを電気的に接続する、導電ラインが複数並列配置されたフレキシブルケーブルと、を有し、
前記フレキシブルケーブルは、第１の信号ラインと第２の信号ラインとにより、差動信号を伝送する差動信号ライン対を有し、
前記第１の信号ラインと前記第２の信号ラインの間に前記第１の信号ラインと前記第２の信号ラインに対するグランド電位を供給するグランドラインを配置すると共に、
前記第１の回路基板と、前記第２の回路基板との基板間で、電源を共有するための電源ラインを有したことを特徴とする電子機器。
【請求項２】
前記グランドラインの少なくとも一本は、前記電源ラインの活線を兼ねることを特徴とする、請求項１に記載の電子機器。
【請求項３】
前記第１の信号ラインは、第１のコンデンサーを介して接地し、
前記第２の信号ラインは、第２のコンデンサーを介して接地していることを特徴とする、請求項１または請求項２に記載の電子機器。
【請求項４】
前記フレキシブルケーブルは、前記グランドライン、前記第１の信号ライン、前記グランドライン、前記第２の信号ライン、前記グランドラインの順で並列配置した前記導電ラインを有することを特徴とする、請求項１から請求項３のいずれか一項に記載の電子機器。
【請求項５】
前記第１の信号ラインと、前記第２の信号ラインとは、前記第１の回路基板上で第１の抵抗体、及び前記第２の回路基板上で第２の抵抗体をそれぞれ介して互いに電気的に接続することを特徴とする、請求項１から請求項４のいずれか一項に記載の電子機器。
【請求項６】
前記フレキシブルケーブルは、各ラインの幅が０．３ｍｍ以上、０．７ｍｍ以下であり、各ライン間のスペースの幅が０．２ｍｍ以上、０．３ｍｍ以下であることを特徴とする、請求項１から請求項５のいずれか一項に記載の電子機器。
【請求項７】
前記第１の抵抗体と、前記第２の抵抗体は、それぞれ２００±５０Ωであることを特徴とする、請求項６に記載の電子機器。
【請求項８】
前記差動信号ライン対において、前記第１の回路基板側が信号の送信側で前記第２の回路基板側が該信号の受信側となるとき、前記第１の回路基板側の差動信号出力素子の差動出力インピーダンス値（Ｒ１）と、前記第２の抵抗体（抵抗値Ｒ２）に関しては、Ｒ２はＲ１より大きい関係となることを特徴とする、請求項１から請求項７に記載の電子機器。
【請求項９】
前記フレキシブルケーブルは、第３の信号ラインと第４の信号ラインとを有し、
前記第１の信号ラインと前記第２の信号ラインとは、クロック信号を伝送する差動信号ライン対を形成し、
前記第３の信号ラインと前記第４の信号ラインとは隣り合って並列配置され、データ信号を伝送する差動信号ライン対を形成し、
前記データ信号を伝送する差動信号ライン対の両隣には、前記グランドラインが配置されていることを特徴とする、請求項１または請求項２に記載の電子機器。
【請求項１０】
請求項１から請求項９のいずれか一項に記載の電子機器は、プリンターであることを特徴とするプリンター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器、およびプリンターに関する。
【背景技術】
【０００２】
電子機器を構成する複数の回路基板間で、デジタル信号を高速に伝送する方式として、例えばＬＶＤＳ（Low Voltage Differential Signaling）やＵＳＢ（Universal Serial Bus）が知られており、伝送路としては差動信号ライン対を使用する。この差動信号ライン対としては回路基板上では２本の信号ラインの対とグランドパターンとにより、特定の伝送路インピーダンスとなるように構成して伝送される。一方、回路基板間の伝送については、２本の信号ラインの対をリード線として引き出し、ツイスト構造のケーブルにして伝送させる。
【０００３】
このツイスト構造のケーブルにして使用する目的は、差動信号ラインからのノイズ放射を低減できるという特長があるためである。それらの機能を高めるために、ツイスト構造のライン対の外周部を編組線構造の電極で覆い、且つグランド電位（グランド電極）とする、所謂シールドケーブルと呼ばれる構造とする。更にこのグランド電極の内部側に、回路基板間を接続するための電源ラインや他の信号ラインを加えることで、ケーブルの持つ柔軟性も活かして、電子機器内の基板間を電気的に接続するケーブルとして従来多く使用されていた。
【０００４】
また、回路基板間を接続するケーブルの廉価な部材として、例えば、絶縁材料で複数の伝導ラインを支持した構造のＦＦＣ（Flexible Flat Cable）を使って、特許文献１や特許文献２に開示されているように、差動信号ライン対をそのままＦＦＣに形成して差動信号の送受信を行う方式も考えられた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１４３１５４号公報
【特許文献２】特開２０１３−４５０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のような差動信号ラインをツイスト構造とした従来のシールドケーブルを使用する場合、該シールドケーブルの両端及び、該ケーブルと各回路基板とを電気的に接続するためにそれぞれ雄雌のコネクターを用意する必要があり、製造する電子機器の商品構成上、高価な部材となっていた。
【０００７】
また、従来のシールドケーブル自体にも、ツイストケーブルに加えて回路基板間に必要な電源ライン、その他の信号ライン等を内蔵させるとなると、製造する電子機器に合わせた特別仕様のケーブルとなり、高価な部品となり易かった。
【０００８】
更に、シールドケーブル内に多くのラインを入れることによって、ケーブル径が太くなりケーブルの柔軟性が悪化する。このため、製造する電子機器内の狭い所、特にケーブルの曲げ角度が鋭角になる所では、製造する電子機器内に収納が困難となる場合があった。そもそも編組線を使ったケーブルは鋭角の曲げに対して編組線が切れやすくなるため、鋭角に曲げることは禁物である。
【０００９】
一方、単に廉価を目的としてＦＦＣを使用する差動信号の伝送では、差動信号ライン対のライン同士がＦＦＣの誘電体上でスペースを介して隣り合って配置された構造となるため、外界からの放射無線周波数電磁界（８０ＭＨｚ〜１０００ＭＨｚ）による妨害に対して脆弱であり、製品に対するイミュニティ試験（国際規格：ＩＥＣ６１０００−４−３等）に合格させることが困難であった。またＦＦＣ上の差動信号ラインからのノイズ放射が増大する傾向もあり、ＶＣＣＩ協会（Voluntary Control Council for Information Technology Equipment）等の不要輻射の規格を満足することも困難であった。そのため製造した電子機器がＥＭＣ（Electro Magnetic Compatibility）の上記規格を満足できず、商品として出荷することができないという問題を生じていた。
【００１０】
本発明は、このような課題を鑑みてなされたものであって、その目的とするところは、簡易な構成で柔軟性を有し、折り曲げ、貼り付け等をして電子機器の筐体内に実装が可能で、且つ安価なフレキシブルケーブルで電子機器内の回路基板間の差動信号の伝送品質を確保でき、一方で該フレキシブルケーブルは外界からの放射無線周波数電磁界に対して堅牢性を有し、且つ不要輻射ノイズも低減させる、ＥＭＣ性能の高い電子機器を提供することである。
【課題を解決するための手段】
【００１１】
［適用例１］
本適用例に係る電子機器は、第１の回路基板と、第２の回路基板と、第１の回路基板上の回路と第２の回路基板上の回路とを電気的に接続する、導電ラインが複数並列配置されたフレキシブルケーブルと、を有し、フレキシブルケーブルは、第１の信号ラインと第２の信号ラインとにより、差動信号を伝送する差動信号ライン対を有し、第１の信号ラインと第２の信号ラインの間に前記第１の信号ラインと前記第２の信号ラインに対するグランド電位を供給するグランドラインを配置すると共に、第１の回路基板と、第２の回路基板との基板間で、電源を共有するための電源ラインを有したことを特徴とする。
【００１２】
この構成により、該電子機器の差動信号ライン対は外界からの放射無線周波数電磁界に対して堅牢性を有し、また不要輻射ノイズを低減でき、且つ廉価な電子機器を提供できる。
【００１３】
［適用例２］
グランドラインの少なくとも一本は、電源ラインの活線を兼ねることが好ましい。
【００１４】
この構成により、該電子機器の回路基板間を電気的に接続する配線を安価に、且つ柔軟性を有したフレキシブルケーブルで接続できる。
【００１５】
［適用例３］
第１の信号ラインは、第１のコンデンサーを介して接地し、第２の信号ラインは、第２のコンデンサーを介して接地していることが好ましい。
【００１６】
この構成により、該電子機器の差動信号ライン対は更に外界からの放射無線周波数電磁界に対して堅牢性を有し、また不要輻射ノイズの放射を低減でき、且つ廉価な電子機器を提供できる。
【００１７】
［適用例４］
フレキシブルケーブルは、グランドライン、第１の信号ライン、グランドライン、第２の信号ライン、グランドラインの順で並列配置した導電ラインを有することが好ましい。
【００１８】
この構成により、該電子機器の差動信号ライン対は外界からの放射無線周波数電磁界に対して堅牢性を有し、また不要輻射ノイズを低減でき、且つ差動信号ライン対で伝送する信号品質を向上させ、該電子機器の動作を安定化させることができる。
【００１９】
［適用例５］
第１の信号ラインと、第２の信号ラインとは、第１の回路基板上で第１の抵抗体、及び第２の回路基板上で第２の抵抗体をそれぞれ介して互いに電気的に接続することが好ましい。
【００２０】
この構成により、該電子機器の差動信号ラインにおいて、伝送する信号波形の品質を維持すると共に、不要輻射ノイズを低減できる。
【００２１】
［適用例６］
フレキシブルケーブルは、各ラインの幅が０．３ｍｍ以上、０．７ｍｍ以下であり、各ライン間のスペースの幅が０．２ｍｍ以上、０．３ｍｍ以下であることが好ましい。
【００２２】
この構成により、一般的に入手可能な市販部品が使用できると共に、ＥＭＣ特性をより高めることができる。
【００２３】
［適用例７］
第１の抵抗体と、第２の抵抗体は、それぞれ２００±５０Ωであることが好ましい。
【００２４】
この構成により、インピーダンス不整合を解消し、伝送する信号波形の品質を、安定、維持することができる。
【００２５】
［適用例８］
差動信号ライン対において、第１の回路基板側が信号の送信側で第２の回路基板側が該信号の受信側となるとき、第１の回路基板側の差動信号出力素子の差動出力インピーダンス値（Ｒ１）と、第２の抵抗体（抵抗値Ｒ２）に関しては、Ｒ２はＲ１より大きい関係となることが好ましい。
【００２６】
この構成により、受信側における差動信号の電圧振幅を大きくすることができ、回路基板間の通信が安定する。
【００２７】
［適用例９］
フレキシブルケーブルは、第３の信号ラインと第４の信号ラインとを有し、第１の信号ラインと第２の信号ラインとは、クロック信号を伝送する差動信号ライン対を形成し、第３の信号ラインと第４の信号ラインとは隣り合って配置され、データ信号を伝送する差動信号ライン対を形成し、データ信号を伝送する差動信号ライン対の両隣には、グランドラインが配置されていることが好ましい。
【００２８】
この構成により、フレキシブルケーブルにおけるグランドラインの本数の増加を抑えられるため、フレキシブルケーブル及びそのコネクターの部材に係る費用を削減できる。また、回路基板上に実装されるコネクターも小型化が可能になり、回路基板上の実装面積を削減することができる。
【００２９】
［適用例１０］
上記電子機器は、プリンターであることが好ましい。
【００３０】
プリンターに適用することにより、放射無線周波数電磁界に対する堅牢性の確保、不要輻射ノイズの低減を安価に実現することができる。
【図面の簡単な説明】
【００３１】
【図１】実施形態１に係るプリンターの概略構成図。
【図２Ａ】ＦＦＣ内における、差動信号ライン対の構成図。
【図２Ｂ】ＦＦＣを用いて接続した、基板間の構成図。
【図３】放射無線周波数電磁界の影響をシミュレーションするためのモデル図。
【図４】受信側ＬＶＤＳのＩＣ入力端子の電圧変化（妨害電圧）を示した図。
【図５】受信側ＬＶＤＳのＩＣ入力端子の電圧変化（妨害電圧）を示した図。
【図６】ＦＦＣについて不要輻射の傾向を示した図。
【図７】ＥＳＤ試験による影響をシミュレーションするためのモデル図。
【図８】ＥＳＤ試験の放電電流の波形を示した図。
【図９】ＦＦＣのＥＳＤ試験による妨害電圧を示した図。
【図１０】ＦＦＣのＥＳＤ試験による妨害電圧を示した図。
【図１１】実施形態２に係るプリンターの構成図。
【図１２】変形例２に係るＦＦＣの構成図。
【図１３】ＦＦＣを用いたプリンターの構成図。
【図１４】ＬＶＤＳ出力のクロック信号３２ＭＨｚの周波数分布の図。
【図１５】ＬＶＤＳ出力のデータ信号６４Ｍｂｐｓの周波数分布の図。
【図１６】ＦＦＣを実装した、プリンターのモデル図。
【図１７】ＦＦＣの屈曲（折り畳み）の状態を示す部分拡大図。
【図１８】ＦＣＣのアイパターンを示す図。
【図１９】従来のＦＦＣのアイパターンを示す図。
【発明を実施するための形態】
【００３２】
以下、本発明の電子機器について、好適な実施形態を例に図面を参照して説明する。尚、以下の各図においては、各部材を認識可能な程度の大きさとするため、各部材の尺度を実際とは異ならせしめている。
【００３３】
（実施形態１）
《電子機器の概略構成》
図１に、本発明の第１実施形態に係る電子機器としてプリンターを例にその構成を示す。本実施形態に係る電子機器としてのプリンター８０は、第１の回路基板となるメイン基板１０、第２の回路基板となるサブ基板５０を含み、更に他の第３の回路基板となるサブ基板６０を有している。
【００３４】
メイン基板１０にはプリンターの機能を実現する回路及び電源部回路部１３等が含まれている。グランドライン１５はメイン基板１０に固定されると共に、印刷のための主たる部材であるプリンターヘッドや紙送り装置等を収納する金属フレーム４０と電気的に接続されている。一般的な電気的な構成としては、金属フレーム４０はプリンター８０の外部で接地される。
次に、サブ基板５０は例えばＬＣＤ（Liquid Crystal Display）等の表示体を実装した基板であり、サブ基板６０は例えば外部メモリー媒体を装着するためのスロット等を実装した基板である。サブ基板５０，６０は、ユーザーにとって使い勝手がよい表示部及びメモリー装着部となるように、プリンター外装で最適な場所に配置されるため、メイン基板１０から離れたところに配置される。
【００３５】
また、メイン基板１０とサブ基板５０，６０とは、それぞれＦＦＣ２０，３０（フレキシブルケーブル）により電気的に接続される。サブ基板５０，６０に供給される電源及びグランドは、メイン基板１０内の電源ライン１１及びグランドライン１５にそれぞれ接続され、ＦＦＣ２０，３０内の電源ライン２１、グランドライン２５、及び電源ライン３１、グランドライン３５を介して電気的に接続される。
実際の構成では、サブ基板５０，６０が金属フレーム４０に直接接着できない構成の場合に、電源、及び信号の対となるグランド電位の接続はＦＦＣ内のラインを介して行われる。
【００３６】
更に、基板間の各信号伝送に関しては、データの高速伝送性を重要視する場合、メイン基板１０と表示機能のサブ基板５０とではＬＶＤＳ、メイン基板１０とメモリー機能のサブ基板６０とではＵＳＢといった、差動信号を利用した高速伝送線路が使用される。ＦＦＣ２０，３０内にある信号線２２，３２が差動信号伝送路となる。
【００３７】
《ＦＦＣの構成》
ここで本実施形態に係るＦＦＣ内における、差動信号伝送路の差動信号ライン対の構成を図２Ａに示す。図２ＡにおいてＦＦＣ２０は、絶縁材料７により、ライン状の電極１から電極５（導電ライン）が複数並列配置で支持されており、電極１，３，５はグランドラインであり、電極２，４が差動信号ライン（差動対をなす第１の信号ライン、及び第２の信号ライン）である。
【００３８】
従来における差動線路の考え方は、アナログ高周波信号の扱い方が根底にあり、２本の導体による差動信号を、アナログの高周波におけるバランス信号のように扱われていた。このバランス信号の扱いとは、基本的にはグランド電位に依存しない、２本の導線による伝送であるので、該２本の導線ではそれぞれ高周波電流が相反する方向に流れるような電磁気的結合が信号伝送上重要となるため、ＦＦＣ等でもできるだけ近づけた設計にする必要があった。
一方、デジタルの差動線路ではむしろグランド電位が重要である。例えばクロック信号を差動対で送信する場合、差動対をなす２本の信号線（信号ライン）はそれぞれグランド電位に対するクロック信号（パルス波）の振幅電圧を、該２本の信号線間でＨｉｇｈ側電圧とＬｏｗ側電圧とを同期して送り出す関係になる。そのため、アナログの差動信号とは異なり、差動対をなす２本の信号線間は電磁気的な結合の度合いはさほど重要ではなく、図２Ａの構成のように、差動対をなす２本の信号線（電極２，４）間にグランド電極（電極１，３，５）を配置しても目的の差動信号を伝送することができる。
【００３９】
但し、前述した差動対をなす２本の信号線間は、それぞれ信号線のグランド電極（電位）に対する伝送ラインのインピーダンスが等しいことが必要である。即ち、図２Ａに示すように、差動信号ライン（電極）２はグランドライン（電極）１，３に、また差動信号ライン（電極）４はグランドライン（電極）３，５に挟まれた構成で、且つ差動信号ライン２，４はそれぞれ略同一のライン幅であり、ライン間のスペースも略同一である必要がある。これにより、グランドライン１，３，５に対する、差動信号ライン２，４の、それぞれの伝送ラインのインピーダンスを等しくすることができる。
このインピーダンスを等しくすることが極めて重要であって、差動信号ライン２，４のインピーダンスが等しくないと、差動信号ライン２，４におけるそれぞれの伝送する信号に電圧差を生じ、差動信号の伝送成分としての同相成分が増加するため、機器としての不要輻射ノイズを増大させる要因となる。
【００４０】
更に本実施形態に係るＦＦＣ２０を用いて基板間を接続した際の構成を図２Ｂに示す。図２Ｂは、図１におけるＦＦＣ２０を中心とした要部の詳細図である。図２Ｂにおいて、第１の回路基板であるメイン基板１０と、第２の回路基板であるサブ基板５０とをＦＦＣ２０を用いて接続している。ＦＦＣ２０の差動信号ライン２，４の一方の端は、メイン基板１０上の差動信号の送信側となるＩＣ１１０の差動信号出力端１０２，１０３に、それぞれ電気的に接続すると共に、接地したコンデンサー１１２，１１３（第１のコンデンサー，第２のコンデンサー）にも電気的に接続している。コンデンサー１１２，１１３は略同一容量値のコンデンサーである。
また、差動信号ライン２，４の他方の端は、サブ基板５０上の差動信号の受信側となる、ＩＣ２１０の差動信号の入力端２０２，２０３に、それぞれ電気的に接続すると共に、グランドライン１，３，５を介して接地されたコンデンサー２１２，２１３にも電気的に接続している。尚、ＩＣ１１０，２１０については、送受信の関係が上記の逆の関係でもよく、また、ＩＣ１１０，２１０のそれぞれが送受信を兼用しているものでもよい。
メイン基板１０内のグランド電極１０５は、外部のグランド電位に接続している。サブ基板５０内のグランド電極は、ＦＦＣ２０内のグランドライン１，３，５により接続されている。または、該ＦＦＣ２０以外の別の接続線（図示せず）を使ってメイン基板１０のグランド電極とサブ基板５０内のグランド電極と、を電気的に接続するハーネス及びリード線が付加されていてもよい。
【００４１】
《シミュレーションによる評価》
次に、本実施形態に係る電子機器であるプリンターに関して、放射無線周波数電磁界下において受ける影響について電磁界シミュレーションを使って検討を行った。以下、図３を用いてシミュレーションの詳細について説明する。
図３は、プリンター８０を放射無線周波数電磁界下に暴露した時のシミュレーションモデルの概要を示した図である。プリンター８０は主として電磁気的に影響がある金属部分を抽出したモデルとなっており、金属フレーム４０と、メイン基板１０と、ＬＣＤ等の表示体を実装するサブ基板５０と、を含む。メイン基板１０とサブ基板５０との間のデータ伝送を高速に行うため、ＬＶＤＳを使って接続させるが、これにＦＦＣ２０を用いている。
【００４２】
ＦＦＣ２０については、図２Ａで説明した構成（これを『ＧＳＧＳＧ構成』と呼ぶ）であり、特許文献１に示されている構成（これを『ＧＳＳＧ構成』と呼ぶ）と比較して検討した。尚、ＦＦＣ２０の各電極は銅からなり、各ライン状の電極の幅方向の断面形状に関して、厚みは０．０３５ｍｍであり、電極の幅及び電極間のスペースは以下の条件設定にてシミュレーションを行った。
条件［Ａ］電極の幅０．７ｍｍ、電極間のスペース０．３ｍｍ。
条件［Ｂ］電極の幅０．３ｍｍ、電極間のスペース０．２ｍｍ。
従って、条件［Ａ］の構成では各ライン状の電極は１ｍｍピッチでＦＦＣ内に配置され、条件［Ｂ］の構成では各ライン状の電極は０．５ｍｍピッチでＦＦＣ内に配置される。部品の実装の観点からは、条件［Ｂ］の構成の場合、条件［Ａ］に比べＦＦＣの幅方向の長さが略半分になるメリットがある。
ＦＦＣ２０の各ライン状の電極を支持する絶縁材料は比誘電率が３．５で、ライン状電極を厚み方向でそれぞれ０．０５ｍｍ被覆している。
【００４３】
メイン基板１０は概形でＸ方向１４１ｍｍ、Ｙ方向６４ｍｍ、Ｚ方向１．２ｍｍである。電気的には１つの導電性プレートと見なせることから、モデルの単純化のために銅単体で構成している。サブ基板５０は概形でＸ方向１８６ｍｍ、Ｙ方向５５ｍｍ、Ｚ方向１．６ｍｍであり、上記と同じ理由により銅単体で構成している。メイン基板１０は鋼板からなる金属フレーム４０（概形：Ｘ方向３８０ｍｍ、Ｙ方向７４ｍｍ、Ｚ方向１１２ｍｍ）に装着されており、ねじ止め３０１，３０２，３０３により電気的に接続されている。
【００４４】
ＦＦＣ２０の長さは本シミュレーションでは２３６ｍｍに設定した。ＦＦＣ２０の一方の端は、メイン基板１０のコネクター部３０５で接続している。ＦＦＣ２０のラインのうち、３本のグランドラインはメイン基板１０に直接接続し、２本の差動信号ラインはそれぞれ５０Ωの抵抗（図示せず）を介してメイン基板１０に接続している。５０Ωの抵抗は、メイン基板１０側の、ＬＶＤＳの出力バッファーのインピーダンスを置き換えたものである。これに対しＦＦＣ２０の他方の端は、サブ基板５０とコネクター部６０５で接続している。ＦＦＣ２０の３本のグランドラインはサブ基板５０に直接接続する。一方、ＦＦＣ２０の２本の差動信号ラインは、ＬＶＤＳの受信側となる１００Ωの終端抵抗（図示せず）を介して互いに接続すると共に、該終端抵抗の両端部はサブ基板５０に対してはそれぞれ３ｐＦの容量値を介して接続する。尚、この容量は、ＬＶＤＳの受信側ＩＣの入力端部の負荷容量値であり、コンデンサーを実装する訳ではない。
空間１００は計算する直方体の領域であり、ＹＺ面８０１のＸ方向の正側から電界強度６Ｖ／ｍの放射無線周波数電磁界（電界方向：Ｚ方向）の入射を行った。
【００４５】
図４は入射した各放射無線周波数による、サブ基板５０のグランド電位に対するＬＶＤＳの終端抵抗の一方の端子（即ち、受信側のＬＶＤＳのＩＣの入力端子）における、電圧の変化を示したグラフ図である。横軸は入射させた放射無線周波数電磁界の周波数（３０ＭＨｚ〜１０００ＭＨｚ）であり、縦軸は発生した誘起（妨害）電圧（単位：Ｖ）である。図４の各グラフは、従来のＧＳＳＧ構成でライン状電極のピッチが１ｍｍ（図中グラフＥ）に対して、上記条件［Ａ］（電極１ｍｍピッチ）とした時（図中グラフ線Ａ）と、上記条件［Ｂ］（電極０．５ｍｍピッチ）とした時（図中グラフ線Ｂ）との電圧を示している。
いずれの条件でも約１５０ＭＨｚ帯の放射無線周波数電磁界を受けた際に、ＬＶＤＳの受信側のＩＣ入力端において妨害電圧が生じる状況を示している。詳しくは、妨害電圧の最大値はグラフ線Ｅが２Ｖを超えるのに対し、グラフ線Ａ，Ｂ共に１Ｖ程度まで半減している。また、ピーク前後の周波数範囲（１００ＭＨｚから２５０ＭＨｚ）においても、グラフ線Ａ，Ｂはグラフ線Ｅを大幅に下回っている。この妨害電圧の傾向と、ＬＶＤＳに接続したＬＣＤの表示部の不具合の傾向とに相関関係（該妨害電圧が高まるとＬＣＤの表示状況が悪化）があることが実験的に確認されている。
よって、この妨害電圧を低減することにより、ＬＣＤの表示の不具合発生を低減することになる。つまり図４は、従来のＧＳＳＧ構成に比べ、本実施形態のＧＳＧＳＧ構成は妨害電圧を半分以下に低減できることを示している。尚、図４のシミュレーション結果は、図２Ｂのコンデンサー１１２，１１３，２１２，２１３を実装しない状態での結果である。
【００４６】
更なる妨害電圧の低減をねらって、図２Ｂに示すように、ＦＦＣ２０の各差動信号ラインの一方の端は、メイン基板１０上でそれぞれ一方の電極を接地したコンデンサーの他方の電極にそれぞれ接続させ、ＦＦＣ２０の各差動信号ラインの他方の端は、サブ基板５０上でそれぞれ一方の電極を接地したコンデンサーの他方の電極にそれぞれ接続させる構成とした。尚、各コンデンサーの容量値は１０ｐＦとして、上記と同じ条件で放射無線周波数電磁界の入射を行うシミュレーションを行った。
【００４７】
図５はこの時の結果であり、比較として図４に示した従来のＧＳＳＧ構成の時のデータ（図中グラフ線Ｅ）を付け加えた。図５において、横軸及び縦軸は図４と同一である。ここで、図５中のグラフ線Ｃは条件［Ａ］（電極１ｍｍピッチ）の、グラフ線Ｄは条件［Ｂ］（電極０．５ｍｍピッチ）の、ＦＦＣ２０をそれぞれ適用した結果である。詳しくは、妨害電圧の発生傾向は図４と変わらないものの、約１５０ＭＨｚ帯の妨害電圧のピーク値が、グラフ線Ｃ，Ｄ共に０．７Ｖ以下まで減少している。よって、上記コンデンサーの付加によって、図４の結果より更に妨害電圧の低減ができることが示された。
【００４８】
ここで、プリンター８０の放射無線周波数電磁界に対するイミュニティについてまとめると、ＦＦＣ２０について以下の効果を得ることができる。
（１）本実施形態の構成であるＧＳＧＳＧ構成により、従来の構成よりも放射無線周波数電磁界に対してイミュニティが向上する。
（２）本実施形態の構成であるＧＳＧＳＧ構成のライン状電極のピッチを細くすることにより、更に放射無線周波数電磁界に対してイミュニティが向上する。
（３）本実施形態の構成であるＧＳＧＳＧ構成の各差動信号ラインの両端側で、一方の電極を接地したコンデンサーの他方の電極に電気的に接続させることにより、更に放射無線周波数電磁界に対してイミュニティが向上する。
上記の効果がシミュレーションから示され、この傾向は実際のプリンターの放射無線周波数電磁界に対するイミュニティ試験においても確認された。
【００４９】
また、本実施形態の構成による不要輻射の状況についてもシミュレーションを行った。検討したシミュレーションモデルは図３と同じであるが、メイン基板１０上のＦＦＣ２０とのコネクター部３０５において、上記シミュレーションでは出力抵抗として接地した５０Ωの抵抗を各差動信号ラインそれぞれに接続していたが、本シミュレーションでは、該５０Ωの抵抗をノイズ源とする信号源に置き換えた。該信号源によって入力される各周波数により、プリンター８０から放射される各周波数のレベルの最大値について、従来のＧＳＳＧ構成（ライン状電極の間隔は１ｍｍピッチ）を基準とし、以下の各条件（［Ａ］から［Ｄ］）においてシミュレーションを行った。
条件［Ａ］ＦＦＣ２０に関して本実施形態に係るＧＳＧＳＧ構成（ライン状電極の間隔は１ｍｍピッチ）とした。
条件［Ｂ］ＦＦＣ２０に関して本実施形態に係るＧＳＧＳＧ構成（ライン状電極の間隔は０．５ｍｍピッチ）とした。
尚、条件［Ａ］，［Ｂ］は前述の条件と同一である。
条件［Ｃ］ＦＦＣ２０に関して本実施形態に係るＧＳＧＳＧ構成（ライン状電極の間隔は１ｍｍピッチ）の各差動信号ラインの両端側で、一方の電極を接地したコンデンサーの他方の電極に電気的に接続した。
条件［Ｄ］ＦＦＣ２０に関して本実施形態に係るＧＳＧＳＧ構成（ライン状電極の間隔は０．５ｍｍピッチ）の各差動信号ラインの両端側で、一方の電極を接地したコンデンサーの他方の電極に電気的に接続した。
以上から、各構成条件について各周波数での最大値を比較することにより、不要輻射の改善の状況を解析した。その結果を図６に示す。
【００５０】
図６において、横軸は入力した信号源の周波数（単位：ＭＨｚ）である。縦軸は、信号源に起因してプリンター８０から放射された、各条件の不要輻射の電界強度（単位：ｄＢμＶ／ｍ）に対して、従来のＧＳＳＧ構成での不要輻射の電界強度を差し引いた電界強度の差（単位：ｄＢ）で表している。つまり、電界強度の差が０ｄＢより低い値（負の値）では、不要輻射のレベルが改善（低減）されていることを示している。尚、グラフ中のアルファベットは、条件のアルファベットと対応している。詳しくは、上記［Ａ］，［Ｂ］，［Ｃ］，［Ｄ］の条件について、殆どの周波数において電界強度差は負の値を示している。また、コンデンサーに接続した構成であるグラフＣ，Ｄの値は、全測定周波数において負の値を示し、コンデンサーを適用しない構成であるグラフＡ，Ｂの値よりも更に数値が低くなっている。
【００５１】
図６から、不要輻射について次のようにまとめられる。
（４）本実施形態の構成であるＧＳＧＳＧ構成によって、従来のＧＳＳＧ構成よりも不要輻射のレベルが改善する。
（５）本実施形態の構成であるＧＳＧＳＧ構成のライン状電極のピッチを細くすることにより、更に不要輻射のレベルの改善傾向が見られる。
（６）本実施形態の構成であるＧＳＧＳＧ構成の各差動信号ラインの両端側で、一方の電極に接地したコンデンサーの他方の電極に電気的に接続させることにより、更に不要輻射のレベルの改善傾向が見られる。
上記の効果がシミュレーションから示され、この傾向は実際のプリンター不要輻射の測定においても確認された。
以上から、本実施形態に係るＦＦＣ２０の構成により、放射無線周波数電磁界に対して堅牢性を有し、且つ不要輻射ノイズも低減させる、ＥＭＣ性能の高い電子機器を提供することができる。
【００５２】
更なる効果として、本実施形態のＦＦＣ２０の構成はＥＳＤ（Electrostatic Discharge）による電子機器の性能劣化や誤動作の対策としても機能する。
図７はプリンター８０のＥＳＤ試験をシミュレーションするモデルの概要を示した図である。構成は図３に示したプリンター８０のモデルと同一であるが、金属フレーム４０上でＥＳＤ印加個所９１にＥＳＤガンの当接部を加え、且つ印加したＥＳＤによる電流の流出先としてアース９０を追加したモデルである。
図８はＥＳＤガンにより金属フレーム４０に印加するＥＳＤの電流波形を説明した図であり、国際規格ＩＥＣ６１０００−４−２に準拠し、上昇時間を０．７ｎｓとして、出力電流のピーク値は１８Ａ±１０％としている。
このＥＳＤが印加された際の、サブ基板５０上のＬＶＤＳ受信側のＩＣ入力端子における電圧の応答について、ＦＦＣ２０の上記［Ａ］，［Ｂ］の条件で従来の構成と比較した。結果を図９に示す。
図９において、横軸はＥＳＤガンの電流印加後の経過時間を、縦軸は印加した電流に対する応答電圧の減衰振動を、それぞれ示している。振幅が大きいほど受信側ＬＶＤＳのＩＣの入力部へのダメージが大きく、且つ大きな電圧振動が長く続くほど、ＬＣＤ表示の不具合が生じやすい傾向がある。本実施形態に係るＦＦＣ２０の構成である条件［Ａ］（図中グラフ線Ａ），［Ｂ］（図中グラフ線Ｂ）は、図９において、いずれも従来のＦＦＣの構成（図中グラフ線Ｅ）に比べ、電圧の振幅が半分以下であり、減衰時間も短くなることが示されている。
よって図９により次の効果が言える。
（７）本実施形態の構成であるＧＳＧＳＧ構成によって、従来のＧＳＳＧ構成よりもＥＳＤ試験における不具合発生は改善する。
（８）本実施形態の構成であるＧＳＧＳＧ構成のライン状電極のピッチを細くすることにより、更にＥＳＤ試験における不具合発生を改善する。
更にＦＦＣ２０に関し、上記［Ｃ］，［Ｄ］の条件を従来の構成と比較した結果を図１０に示す。図１０において、横軸及び縦軸は図９と同一であり、条件［Ｃ］はグラフ線Ｃに、条件［Ｄ］はグラフ線Ｄにそれぞれ対応する。図１０において、明らかに従来の構成（図中グラフ線Ｅ）よりも応答する電圧は小さく、上記グラフ線Ａ，Ｂと比較すると、ＥＳＤ印加後の約３０ｎｓ以降の電圧振幅がより小さくなっており、早くＥＳＤからの影響を小さくできることが示されている。
よって図１０から次の効果が言える。
（９）本実施形態の構成であるＧＳＧＳＧ構成の各差動信号ラインの両端側で、一方の電極を接地したコンデンサーの他方の電極に電気的に接続することにより、更にＥＳＤ試験による不具合発生を改善する。
この傾向は実際のプリンターのＥＳＤ試験においても確認されている。
本実施形態では差動伝送を用いるＬＶＤＳについて説明したが、ＵＳＢ等、差動信号を用いる他の伝送システムでの基板間を電気的に接続するハーネスとして適用が可能である。
【００５３】
（実施形態２）
《インピーダンスに関する対応》
図１１は、実施形態２に係るプリンターの構成図である。まず、実施形態２の具体的な構成の説明をする前に、インピーダンスの不整合による不具合について説明する。
実施形態１で説明したように、ＦＦＣ２０は、差動信号ライン２，４、グランドライン１，３，５による各ライン幅が、０．３ｍｍ以上、０．７ｍｍ以下であることが好ましく、より好ましくは０．３ｍｍ以上、０．５ｍｍ以下であり、各ライン間のスペースが０．２ｍｍ以上、０．３ｍｍ以下であることが好ましい。これは、発明者らのシミュレーション結果に基づくものである。各ラインの幅と各ライン間のスペースを、以上の範囲にすることにより、安価で、電子機器の筐体内に収納が容易なＦＦＣを用いることが可能であり、且つ適用した電子機器のイミュニティを向上させることができる。この時、ＦＦＣ２０における差動信号ライン２，４のグランドラインに対する、各伝送路のシングルエンドインピーダンスは配線の断面構造から大凡１００Ω程度となり、この差動信号ライン２，４で差動信号を伝送する場合、差動信号ライン２，４による差動インピーダンスは２００Ω程度となる。一般的なＬＶＤＳでは差動のＩＣの出力インピーダンスは１００Ωとなっていることから、インピーダンス不整合による不具合が懸念される。
【００５４】
但し、この信号源と伝送路のインピーダンス整合については、アナログに比べてデジタルではラフであり、特に扱う矩形波信号の繰り返し周波数帯が３０ＭＨｚ程度以下で該矩形波信号の立ち上がりの時間が１０ｎｓ程度以上の場合は、送信側の出力インピーダンスと伝送路のインピーダンスに不整合があっても、電子機器内のハーネス配線長（５００ｍｍ程度以下）においては受信側における終端抵抗のインピーダンスが上記出力インピーダンスにとっては支配的な値（即ち信号源インピーダンスと終端抵抗とによる整合）となるので、伝送路のインピーダンスは無視でき、実際の回路での動作では問題は生じない。
一方、扱う矩形波信号の繰り返し周波数帯が３０ＭＨｚ以上で、該矩形波信号の立ち上がりの時間が１０ｎｓ程度以下になると該矩形波が含む高周波成分が増大することから、送信側の出力インピーダンスと伝送路のインピーダンス、終端抵抗の不整合は無視できなくなり、伝送する信号波形の品質が悪化し、信号波形のリンギング等により回路動作に支障をきたすと共に機器からの不要輻射ノイズを増加させる可能性がある。
【００５５】
この課題の解決方法を、実施形態２として図１１で説明する。図１１では図２Ｂと同一の符号は同一の部材を示している。異なる点としては、メイン基板１０上の差動信号の送信側となるＩＣ１１０の出力部に第１の抵抗体としての抵抗１５０を付加し、サブ基板５０上の差動信号の受信側となるＩＣについて、第２の抵抗体としての終端抵抗２５０を外付けできる構成にしたＩＣ２１０Ａに変更している。この時、差動信号の送信側となるＩＣ１１０の差動出力インピーダンスが１００Ωの場合、抵抗１５０と終端抵抗２５０とをそれぞれ２００Ωに設定することにより、差動信号の送信側となる差動信号出力素子としてのＩＣ１１０の出力部から見たインピーダンスは１００Ωとなり、前述したインピーダンス不整合を解消することができる。
即ち、２００Ωに設定した抵抗１５０を付加することにより、差動信号出力端１０２，１０３でＦＦＣ２０との接続部から見た負荷側（サブ基板５０側）の差動インピーダンスを２００Ωにすることができる。これに対し、本実施形態に係るＦＦＣ２０においては前述したように、差動信号ライン２，４の差動インピーダンスは２００Ω程度となるため、略インピーダンス整合の状態での接続が可能となる。更に、サブ基板５０上で該差動信号を２００Ωに設定した終端抵抗２５０で終端することにより、伝送された差動信号を略無反射の状態で受信することができる。
これにより、繰り返し周波数帯が３０ＭＨｚ以上で、立ち上がりの時間が１０ｎｓ程度以下となる高速な矩形波の差動信号も本発明に係るＦＦＣでは、信号波形の品質を維持して伝送させることが可能である。
【００５６】
尚、抵抗１５０及び終端抵抗２５０の抵抗値は、差動信号の送信側となるＩＣ１１０の出力インピーダンス及びＦＦＣ２０の差動インピーダンスにより適宜決定されるが、好ましくは１５０Ω以上、２５０Ω以下であり、より好ましくは２００Ω（有効数字１桁）である。これにより、本実施形態のＦＦＣ２０のライン幅及びライン間スペースにおいて、インピーダンス不整合を低減または解消することができる。また、上記実施形態では抵抗１５０と終端抵抗２５０とは同一の抵抗値とした。実際の設計時における動作状況及びＥＭＣ等の課題に対して異なる値とすることも可能であるが、等しい値に設定することが部品調達の面からも好ましい。
尚この時、終端抵抗２５０の抵抗値（Ｒ２）は、ＩＣ１１０の出力インピーダンス値（Ｒ１）と比べた場合、必ずＲ２＞Ｒ１の関係となる。これにより抵抗１５０が付加されても終端抵抗２５０における差動信号の電圧振幅を減少させることは無く、回路基板間の差動信号による伝送品質が安定する。
【００５７】
尚、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。
【００５８】
（変形例１）
図２Ａを用いて説明する。上記実施形態では、図２ＡのＦＦＣ２０では、一対の差動信号ライン２，４を配置したが、単一のＦＦＣ内に複数の差動信号ライン対を形成してもよい。つまり、差動信号ライン対を構成する各信号ラインが、グランドラインの間に配置されていれば良く、単一のＦＦＣ内に第２、第３、またはそれ以上の、複数の差動信号ライン対（差動線路）を配置してもよい。具体的には、図２Ａの構成において、両サイドのグランドライン１または５の外側に、新たな第２の差動線路として、第２の差動線路の一方の差動信号ライン、グランドライン、第２の差動線路の他方の差動信号ライン、グランドラインを配置することができる。更に第３以降の差動線路についても、同様な配置で構成することが好ましい。
【００５９】
また、差動ではない他の信号ラインは、最外列のグランドラインの外側に配置することが可能である。更に電源ラインも同様に、最外列のグランドラインの外側に配置することが可能であるが、一般的に電源ラインはＦＦＣが接続する基板上のコネクター付近で、所謂パスコン（一方の電極を接地した比較的容量が大きいコンデンサー）に接続した構成をとり、高周波帯のインピーダンスを下げる処理がされている。そのため、例えば図２Ａを用いて説明すると、グランドライン１，３，５の少なくとも１本を電源ラインとして使用することも可能である。最外列のグランドライン１，５の内の１本を電源ラインとして使用することも可能であるが、信号ライン２，４のシングルエンドインピーダンスの対称性を考慮すると、グランドライン３を電源ラインとしたり、グランドライン１，５の２本を電源ラインとしたりすることも可能である。また、グランドライン１，３，５の内、複数本を電源ラインにすることは、ＦＦＣを介して電源供給される回路基板側で比較的大きな電流を必要とする部品が搭載されている場合に、複数本での電源供給が可能となり、ＦＦＣの電極の抵抗による電圧降下を軽減でき、電子機器の動作の安定を図れるためより好ましい。
【００６０】
ここで、例えばＦＦＣをＬＶＤＳに適用する場合には、実際の構成として、クロック信号伝送に一対の差動ラインを使用すると共に、データ信号に関しては、一対の差動ラインを１チャネルとして、多チャネルで伝送することにより、データの伝送幅（バンド幅）が設定される。よって、本発明の構成としてはライン状電極が細く且つライン状電極間のスペースも細い、所謂ライン状電極のピッチがより小さいものが好ましい。しかし、ＦＦＣ両端が挿抜されるコネクターの実用性、耐久性、及び組立時の作業性、更には実際の製造方法の安定性から、必然的に狭ピッチのＦＦＣの安定且つ低コストでの供給には限界があり、実施形態で示した０．５ｍｍピッチのＦＦＣが最も好ましい構成となる。
【００６１】
以上に述べたように、本変形例によれば、上記実施形態での効果に加えて、以下の効果を得ることができる。
各差動信号ラインをグランドライン間に配置することにより、複数の差動信号ライン対を単一のＦＦＣに配置した場合でも、放射無線周波数電磁界に対する堅牢性を備え、不要輻射ノイズを低減させた電子機器を提供することができる。また、グランドラインを電源ラインとして使用することにより、ＦＦＣのライン状電極の使用本数を減らすことができる。更にＦＦＣの各ライン状電極は同一の幅で形成されているため、差動信号ラインのハーネスとしての目的以外にも当然のことながら使用でき、汎用性の高いハーネスとして使用できることから、供給が安定で且つ低コストで入手が可能である。
【００６２】
（変形例２）
本変形例に係るＦＦＣの構成について、図１２を参照して説明する。図１２は、ＦＦＣの差動信号ライン対の構成を示す模式図である。なお、本変形例では、上記実施形態と同一の構成部位には同一の符号を使用し、重複する説明は省略する。
【００６３】
図１２に示したＦＦＣ１２０は、電源（Ｖｃｃ）ライン１２１、クロック信号用の差動信号ライン対１２３、データ信号用の差動信号ライン対１２４，１２５，１２６、その他の制御信号（Ｃｏｎｔ）用ライン１２２を有している。クロック信号用の差動信号ライン対１２３は、上記実施形態と同様に、差動信号ライン（Ｓ）の両隣にグランドライン（Ｇ）を配置した、ＧＳＧＳＧ構成としている。これに対して、データ信号用の差動信号ライン対１２４，１２５，１２６は、第３の信号ラインおよび第４の信号ラインとしての、差動信号ラインの間にグランドラインを配置せず、差動信号ライン同士が隣り合って並列配置されたＧＳＳＧ構成としている。ここで、差動信号ライン対１２３，１２４，１２５，１２６のそれぞれの外側のグランドラインは、隣り合う他の差動信号ライン対の外側のグランドラインと共用される構成としている。
【００６４】
次に本変形例のＦＦＣを用いた基板間の接続について、図１３を参照して説明する。図１３は、ＦＦＣを用いたプリンターの構成図である。図１３は、図２Ｂ、図１１と対応している。
【００６５】
図１３に示したプリンター１８０は、メイン基板１０、サブ基板５０、ＦＦＣ１２０を有している。メイン基板１０上には、差動信号の送信側となるＩＣ１１０（回路）が実装され、サブ基板５０上には、差動信号の受信側となるＩＣ２１０（回路）が実装されている。ＩＣ１１０とＩＣ２１０とは、上述した図１２のＦＦＣ１２０によって電気的に接続されている。
【００６６】
クロック信号用の差動信号ライン対１２３の２本の差動信号ライン（Ｓ）は、ＩＣ１１０のクロック端子に接続されている。また、この２本の差動信号ラインは、サブ基板５０まで延在し、受信側のＩＣ２１０に接続されている。サブ基板５０上において、２本の差動信号ライン間には、終端抵抗２５０が接続されている。そして、２本の差動信号ラインの間および両隣には、グランドライン（Ｇ）が配置されている。換言すれば、３本のグランドラインの間に２本の差動信号ラインが配置され、５本のラインが並走してＧＳＧＳＧ構成をなしている。
【００６７】
次に、データ送信用の差動信号ライン対１２４，１２５，１２６について、代表として差動信号ライン対１２４を例に挙げて説明する。差動信号ライン対１２４の２本の差動信号ラインは、一端がＩＣ１１０のデータ出力端子に接続され、他端がＩＣ２１０の入力端子に接続されている。サブ基板５０上において、２本の差動信号ライン間には、終端抵抗２５０が接続されている。そして、この一対の差動信号ラインの両脇には、グランドラインが配置されている。換言すれば、２本のグランドラインの間に一対の差動信号ラインが挟まれた状態で、４本のラインが並走してＧＳＳＧ構成をなしている。ここで、上記の２本の差動信号ラインによって、ＩＣ１１０の出力端子から、データ１３１が送信される。
【００６８】
また、差動信号ライン対１２５，１２６についても、差動信号ライン対１２５がデータ１３２を、差動信号ライン対１２６がデータ１３３を送信する他は、上述した差動信号ライン対１２４と同様なＧＳＳＧ構成としている。
【００６９】
以上に説明したように、プリンター１８０に用いるＦＦＣ１２０は、クロック信号用の差動信号ライン対をＧＳＧＳＧ構成とし、データ信号用の差動信号ライン対をＧＳＳＧ構成としている。これは、発明者らのシミュレーション結果に基づくものである。詳しくは、データ信号用の差動信号ライン対については、ＧＳＳＧ構成であっても所期の電磁環境適合性を確保できるというシミュレーション結果を得たからである。以下、シミュレーション結果について、データを説明する。
【００７０】
一般的なＬＤＶＳとしては、クロック信号を伝送する一対の差動信号ライン対と、データ信号を伝送する複数の差動信号ライン対とを組み合わせた構成となる。そのため、上記実施形態の図２Ａの構成に対して、データ信号用の差動信号ライン対が複数形成され、グランドラインの本数がさらに増加した構成のＦＦＣとなる。この場合、ＦＦＣ及び、該ＦＦＣの嵌合相手となるコネクターは既成の部材を使用するため、導電ライン１本の増加に対応して、より多ピンのＦＦＣ及びコネクターを用意する必要が生じる。通常より多ピンのＦＦＣ及びコネクターは部材コストとしてより高価となり、且つ実装される回路基板側においてもコネクターによる実装面積が増大するため、回路基板の小型化設計上好ましくはない。
【００７１】
そこで、クロック信号およびデータ信号の矩形波波形をシミュレーションによって比較し、データ信号用の差動信号ライン対１２４，１２５，１２６における、ＧＳＳＧ構成の特性について検証した。
【００７２】
図１４は、あるＩＣの３２ＭＨｚの差動クロック信号の波形から周波数成分を抽出した図である。図１４において、横軸は周波数、縦軸は電力を示している。抽出にあたっては、ＩＣの差動バッファーの回路モデルを用い、回路シミュレーションによって時間軸に対する矩形波を計算し、それをフーリエ変換により周波数軸に展開して、信号の周波数成分（スペクトル）の分布を表示させている。このスペクトルの特徴として、３２ＭＨｚの奇数倍の高調波帯に鋭いピークが表れており、これらのスペクトル成分を有した信号がクロック信号用の差動信号ライン対を伝送されることになる。また該スペクトルが放射ノイズの原因となる。
【００７３】
図１５は、上記と同じＩＣの差動バッファーの回路モデルを、６４Ｍｂｐｓの擬似ランダムビットシーケンスを入れてシミュレーションで動作させた場合の、周波数成分に対する分布を示した図である。図１４と同様に、横軸は周波数、縦軸は電力を示している。即ち、データ信号用の差動信号ライン対では、図１５に示したスペクトル成分を有した信号が伝送されることになる。詳しくは、データ信号用のラインにおいては、基本波となる３２ＭＨｚの矩形波信号の０．５周期に１ｂｉｔの信号を重畳させる変調（矩形波としてのＨｉｇｈ又はＬｏｗレベルへ変化）が行われる。そのため、データとなるｂｉｔの不規則性（ランダム性）により、３２ＭＨｚのクロック信号のスペクトル（図１４）に比べて、上記の鋭いピークが１０ｄＢ以上抑制されたスペクトル分布となる。このとき、使用した６４Ｍｂｐｓの擬似ランダムビットシーケンスは、シミュレーション条件として生成ｂｉｔの５１１個目で元に戻るパターンを使用したが、実際は、ランダム性が極めて高くなるため、データ信号のスペクトル分布は図１５よりもさらにピークが低くなると考えられる。
【００７４】
以上から、図１４および図１５の比較により、データ信号用の差動信号ライン対については、ＧＳＳＧ構成であっても、クロック信号用の差動信号ライン対のＧＳＧＳＧ構成と比べて、放射ノイズの発生は小さくなると言える。また、データ信号用の差動信号ライン対を複数配置する場合、例えばデータ信号用の差動信号ライン対を２本としても放射ノイズのレベルは３ｄＢ増となり、４本としても６ｄＢ増となると計算される。但し、これら増加分の３ｄＢ，６ｄＢは同一パターンのデータ信号が各データ信号用の差動ラインに流れ続ける状況であって、現実的には起きえないデータ信号の組み合わせである。従って、実際の放射ノイズレベルの増加分は、３ｄＢ，６ｄＢよりも小さな値となると考えられる。
【００７５】
また、電子機器の放射無線周波数電磁界下において受ける影響に関しては、データ信号の一部が妨害されても基本的にクロック信号における堅牢性が高ければ、クロック信号によるデータの回復及び再生を図ることができる。よって、クロック信号用の差動信号ライン対をＧＳＧＳＧ構成とし、データ信号用の差動信号ライン対をＧＳＳＧ構成とすることが可能である。
【００７６】
この構成により、データ信号用の差動信号ライン対のグランドラインの増加を抑えることが可能となる。これによって、より廉価なＦＦＣ、及びそのコネクターを選択することができる。また、該コネクターが実装される回路基板の小型化設計にも貢献することができる。なお、ＦＦＣの設計に余裕がある場合などにおいては、データ信号用の差動信号ライン対にＧＳＧＳＧ構成を採用することがより好ましい。
尚、本変形例のＦＦＣ１２０においても実施形態２（図１１）で説明したように抵抗１５０及び終端抵抗２５０を接続させることにより、ＥＭＣの特性及び信号品質を向上させることが可能である。
【００７７】
（変形例３）
上記実施形態の電子機器は、プリンターを例に説明したが、筐体内に複数の回路基板を有し、その基板間で差動信号を伝送する電子機器であればよい。従って、例えばスキャナー、プロジェクター、ＨＭＤ（Head Mounted Display）等のウェアラブル端末、携帯電話、小型情報端末、ゲーム機、ＡＶ（Audio Visual）機器、撮影機器などにも、上記実施形態及び変形例のＦＦＣ構成を適用することができ、同様の作用効果を得ることができる。
以上により、本変形例によれば各実施形態での効果、即ち簡素、且つ安価な構成で、放射無線周波数電磁界に対する堅牢性を有し、不要輻射ノイズを低減する効果を備えた、多種多様な電子機器を提供することができる。
【００７８】
（変形例４）
本変形例に係るＦＦＣの折り曲げについて説明する。
上記実施形態（図３参照）では、メイン基板１０とサブ基板５０とを電気的に接続するＦＦＣ２０を略直線状に配置した構成として説明したが、ＦＦＣ２０は屈曲や湾曲を有していても良く、本変形例では、屈曲部を有した状態のＦＦＣ１０００として説明する。ＦＦＣ１０００はＦＦＣ２０と同じ構成を有する。なお、図３と同一の構成部位については、同一の番号を附し、重複する説明は省略する。
【００７９】
図１６は、ＦＦＣ１０００を実装した、プリンター１８０１のモデル図である。プリンター１８０１は、ＦＦＣ１０００によって、メイン基板１０とサブ基板５０とが電気的に接続されている。このプリンター１８０１は、ＦＦＣ１０００を用いている以外は、プリンター８０と同様な構成としている。ここで、上述したプリンター８０（図３）にて定義したＸＹＺ方向を、プリンター１８０１にも適用して説明する。即ち、メイン基板１０とサブ基板５０とはＺ方向において対向しており、その間をＦＦＣ１０００が、略Ｚ方向に延伸して実装されている。
【００８０】
図１７は、ＦＦＣ１０００の屈曲（折り畳み）の状態を示すモデル図であり、図１６のＦＦＣ１０００の略中央付近部Ａを拡大している。図１７に示すように、ＦＦＣ１０００は図２Ａと同様な構成（同一の番号を附し、重複する説明は省略する。）であり、４箇所の鉤の手状の折り畳み１０１０、１０２０、１０３０，１０４０を有している（配線の構造を分かり易くするため、絶縁材料７に部分は省略している。）。
【００８１】
この折り畳み１０１０、１０２０、１０３０，１０４０について、メイン基板１０からサブ基板５０に向って屈曲状態を説明する。ここでＸ方向（プリンター１８０１の幅方向）において、プリンター１８０１の外側に向う方向を右方、逆の方向を左方とする。
まず、ＦＦＣ１０００の略中央に折り畳み１０１０が設けられている。折り畳み１０１０は左方に約９０度の屈曲を有している。この折り畳み１０１０により、ＦＦＣ１０００の延伸方向は、Ｚ方向からＸ方向（プリンター１８０１の内部へ向かう方向）へ、一旦向きが変えられている。
次に、折り畳み１０１０から６０ｍｍ進んだ位置に折り畳み１０２０が設けられている。折り畳み１０２０は、再びＺ方向のサブ基板５０に向かって約９０度の屈曲を有している。この折り畳み１０２０により、ＦＦＣ１０００は、延伸方向がＸ方向から再びＺ方向に向きを変えられる。
次に、折り畳み１０２０から８７ｍｍ進んだ位置に折り畳み１０３０が設けられている。折り畳み１０３０は左方に約９０度の屈曲を有している。この折り畳み１０３０により、ＦＦＣ１０００の延伸方向は、Ｚ方向から再びＸ方向（プリンター１８０１の内部へ向かう方向）へ、向きが変えられている。
次に、折り畳み１０３０から６０ｍｍ進んだ位置に折り畳み１０４０が設けられている。折り畳み１０４０は、再びＺ方向のサブ基板５０に向かって約９０度の屈曲を有している。この折り畳み１０４０により、ＦＦＣ１０００は、延伸方向がＸ方向から再びＺ方向に向きを変えられ、サブ基板５０に到達して接続されている。なお、ＦＦＣ１０００は折り畳み１０１０、１０２０、１０３０，１０４０を有する以外に、実施形態２（図１１）で説明したように抵抗１５０（抵抗値２００Ω）及び終端抵抗２５０（抵抗値２００Ω）を接続させた構成としている。
【００８２】
上述した回路モデルの構成により、ＦＦＣ１０００に対する信号波形のシミュレーションを行った。扱う信号としては、図１１を回路モデルとして、送信側のＩＣ１１０より振幅±０．３５Ｖの差動信号を５００Ｍｂｐｓで送信した。このときの受信側ＩＣ２１０Ａの差動信号の入力端２０２，２０３における、差動電圧の状況を特定期間で電圧波形を重ね書きした結果、所謂アイパターンを図１８に示す。ＦＦＣ１０００は実施形態１の中で説明したようにＧＳＧＳＧ構成である。比較のために、従来の構成として、ＦＦＣ１０００の部位を従来のＧＳＳＧ構成のＦＦＣで、ＦＦＣ１０００と同様な４個の折り畳みを有した場合で、受信端部における抵抗値を１００Ωとしたときの、差動信号の入力端の差動電圧のアイパターンを図１９に示す。ここで、図１８および図１９において、横軸は特定期間０ｎｓから４ｎｓ（単位：ナノ秒）、縦軸は差動電圧（単位：Ｖ）としている。
【００８３】
このアイパターンでの検証は、さまざまなＢｉｔ列に対する矩形波波形を重ね書き表示することにより、信号品質の良否を判定することが可能である。即ち、矩形波の重なり度合いが高く、且つ矩形波の最大（オーバーシュート）及び最小値（アンダーシュート）が受信端における許容入力電圧内であって、アイパターンの中央部の領域が広がり（アイが開く）がある状態は伝送される信号品質がよいことを意味し、逆に矩形波の重なり具合が低く、且つ矩形波のオーバーシュート及びアンダーシュートが受信端における許容入力電圧付近又は許容入力電圧超える場合や、アイパターンの中央部の領域が狭く（アイが閉じる）なった状態は、伝送される信号品質が悪いことを意味する。
【００８４】
図１８および図１９を比較すると、ＦＣＣ１０００のアイパターン（図１８）の方が電圧で±０．１Ｖ程度アイが開いている上に、オーバーシュート及びアンダーシュートが０．１５Ｖ以上改善され、入力端側ＩＣの許容入力電圧内に十分な許容幅を持たせることができている。即ち、ＦＦＣの折り畳みに関して、本発明に係るＦＦＣの構成は、従来の構成に対して、伝送される信号波形品質の劣化が小さく、また受信側のオーバーシュート及びアンダーシュートの発生も抑制できることが分かる。
以上に述べたように、本変形例に係るＦＦＣ１０００によれば、上記実施形態での効果に加えて以下の効果を得ることができる。
ＦＦＣを収容、設置する空間が限られ、ＦＦＣを屈曲または湾曲させて実装しても、伝送する信号波形の品質が維持可能な電子機器を提供することができる。
【符号の説明】
【００８５】
１，３，５，１５，２５，３５…グランドライン、２，４…差動信号ライン、７…絶縁材料、１０…メイン基板、１１，２１，３１，１２１…電源ライン、１３…電源部回路部、２０，３０，１２０…ＦＦＣ、２２，３２…信号線、４０…金属フレーム、５０，６０…サブ基板、８０，１８０…プリンター、９０…アース、９１…ＥＳＤ印加個所、１００…空間、１０２，１０３…差動信号出力端、１０５…グランド電極、１１０，２１０，２１０Ａ…ＩＣ、１１２，１１３，２１２，２１３…コンデンサー、１２３，１２４，１２５，１２６…差動信号ライン対、１５０…抵抗、２０２，２０３…差動信号の入力端、２５０…終端抵抗、３０１，３０２，３０３…ねじ止め、３０５，６０５…コネクター部、８０１…ＹＺ面。
【図１】
2017059517.tif 000003
【図２Ａ】
2017059517.tif 000004
【図２Ｂ】
2017059517.tif 000005
【図３】
2017059517.tif 000006
【図４】
2017059517.tif 000007
【図５】
2017059517.tif 000008
【図６】
2017059517.tif 000009
【図７】
2017059517.tif 000010
【図８】
2017059517.tif 000011
【図９】
2017059517.tif 000012
【図１０】
2017059517.tif 000013
【図１１】
2017059517.tif 000014
【図１２】
2017059517.tif 000015
【図１３】
2017059517.tif 000016
【図１４】
2017059517.tif 000017
【図１５】
2017059517.tif 000018
【図１６】
2017059517.tif 000019
【図１７】
2017059517.tif 000020
【図１８】
2017059517.tif 000021
【図１９】
2017059517.tif 000022