(57)【要約】【課題】高性能で且つ小型化に適した撮像素子を提供する。【解決手段】固体撮像素子１は、第１の電極１１５と、第２の電極１１２と、第１の電極１１５と第２の電極１１２との間に配置され、有機膜からなる光電変換層１１４と、光電変換層１１４と第２の電極１１２との間に配置され、光電変換層１１４により生成された電荷を蓄積する電荷蓄積層１１３と、電荷蓄積層１１３に蓄積された電荷をリセットするための制御信号を生成する第１の素子１０１と、電荷蓄積層１１３に蓄積された電荷を示す電荷信号が入力される第２の素子１０２と、第１の素子１０１、第２の素子１０２、及び第２の電極１１２を接続する画素信号配線１０７，１０８，１０９，１１１と、を備える。【選択図】図５
2017059689.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と、
第２の電極と、
前記第１の電極と前記第２の電極との間に配置され、有機膜からなる光電変換層と、
前記光電変換層と前記第２の電極との間に配置され、前記光電変換層により生成された電荷を蓄積する電荷蓄積層と、
前記電荷蓄積層に蓄積された前記電荷をリセットするための制御信号を生成する第１の素子と、
前記電荷蓄積層に蓄積された前記電荷を示す電荷信号が入力される第２の素子と、
前記第１の素子、前記第２の素子、及び前記第２の電極を接続する画素信号配線と、
を備えることを特徴とする撮像素子。
【請求項２】
前記有機膜は、「アミン誘導体」、「キナクリドン誘導体」、「ナフタレン誘導体」、「アントラセン誘導体」、「フェナントレン誘導体」、「テトラセン誘導体」、「ピレン誘導体」、「ペリレン誘導体」、「フルオランテン誘導体」、「フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレン、又はジアセチレンの重合体及びその誘導体」、「ジチオール金属錯体系色素」、「金属フタロシアニン色素」、「金属ポルフィリン色素」、「ルテニウム錯体色素」、「シアニン系色素」、「メロシアニン系色素」、「フェニルキサンテン系色素」、「トリフェニルメタン系色素」、「ロダシアニン系色素」、「キサンテン系色素」、「大環状アザアヌレン系色素」、「アズレン系色素」、「ナフトキノン」、「アントラキノン系色素」、「アントラセン、ピレン等の縮合多環芳香族、芳香環、又は複素環化合物が縮合した鎖状化合物」、「スクアリリウム基及びクロコニックメチン基を結合鎖として持つキノリン」、「ベンゾチアゾール、ベンゾオキサゾール等の二つの含窒素複素環、又はスクアリリウム基及びクロコニックメチン基により結合したシアニン系類似の色素」、及び「Ｃ６０又はＣ７０のフラーレン及びその誘導体（前記有機膜がｎ型有機半導体である場合）」からなる群より選ばれる物質を含む、
ことを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記電荷蓄積層は、二元型遷移金属酸化物又はペロブスカイト型酸化物からなる、
ことを特徴とする請求項１に記載の撮像素子。
【請求項４】
前記二元型遷移金属酸化物は、ＭｏＯｘ、ＴｉＯｘ、ＨｆＯｘ、及びＷＯｘ（Ｘは自然数）からなる群より選ばれる物質を含む、
ことを特徴とする請求項３に記載の撮像素子。
【請求項５】
前記ペロブスカイト型酸化物は、チタン酸ストロンチウム及びチタン酸バリウムからなる群より選ばれる物質を含む、
ことを特徴とする請求項３に記載の撮像素子。
【請求項６】
前記第１の電極に供給される印加電圧をプラス側からマイナス側へ掃引した場合に、前記電荷を示す電流値が前記プラス側の領域で反転し、前記印加電圧をマイナス側からプラス側へ掃引した場合に、前記電流値が前記マイナス側の領域で反転する、
ことを特徴とする請求項１に記載の撮像素子。
【請求項７】
前記第１の電極、前記第２の電極、前記光電変換層、及び前記電荷蓄積層を含む複数の画素が配列されてなる画素アレイと、
パルス電圧を生成するパルス電源と、
前記パルス電圧を前記各画素の前記第１の電極に供給するパルス電源線と、
を更に備え、
前記パルス電圧及び第１の素子が出力する電圧の変化に応じて前記電荷蓄積層に蓄積された前記電荷がリセットされる、
ことを特徴とする請求項１に記載の撮像素子。
【請求項８】
前記第１の電極、前記第２の電極、前記光電変換層、及び前記電荷蓄積層を含む複数の画素が配列されてなる画素アレイと、
パルス電圧を生成するパルス電源と、
前記パルス電圧を前記各画素の前記第１の電極に供給し、前記画素アレイ内の全ての前記第１の電極と接続する１つの部材からなるパルス電源電極と、
を更に備え、
前記第１の素子が出力する電圧の変化に応じて前記電荷蓄積層に蓄積された前記電荷がリセットされる、
ことを特徴とする請求項１に記載の撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、撮像素子に関する。
【背景技術】
【０００２】
固体撮像素子に備えられる光電変換層として、光の吸収効率が高い有機膜が用いられている。
【０００３】
例えば、有機層からなる光電変換領域と、光電変換領域で生成された電気信号（電荷信号）を伝達する第１のコンタクトと、電荷信号を読み取るタイミングを制御する制御信号を伝達する第１の電極と、光電変換領域と第１の電極との間に配置される絶縁層とを備え、第１のコンタクトと第１の電極とが別部材により構成された固体撮像素子がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１３／００９３９３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
撮像装置の小型化、処理能力の向上、及びストレージの大容量化等に伴い、撮像素子の小型化及び高性能化が求められている。従来のように、電荷信号を伝達する電極と制御信号を伝達する電極とが別部材からなる構成では、素子の小型化が困難となる。
【０００６】
そこで、以下の実施形態では、高性能で且つ小型化に適した撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
実施形態の撮像素子は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に配置され、有機膜からなる光電変換層と、光電変換層と第２の電極との間に配置され、光電変換層により生成された電荷を蓄積する電荷蓄積層と、電荷蓄積層に蓄積された電荷をリセットするための制御信号を生成する第１の素子と、電荷蓄積層に蓄積された電荷を示す電荷信号が入力される第２の素子と、第１の素子、第２の素子、及び第２の電極を接続する画素信号配線と、を備えることを特徴とする。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態にかかる固体撮像素子の構成を例示する図。
【図２】第１の実施形態にかかる固体撮像素子の製造工程を例示する図。
【図３】第１の実施形態にかかる固体撮像素子の製造工程を例示する図。
【図４】第１の実施形態にかかる固体撮像素子の製造工程を例示する図。
【図５】第１の実施形態にかかる固体撮像素子の製造工程を例示する図。
【図６】第１の実施形態にかかる画素の回路構成を例示する図。
【図７】第１の実施形態にかかる有機光電変換構造の印加電圧と電流密度との関係を例示するグラフ。
【図８Ａ】第１の実施形態にかかる有機光電変換構造のエネルギーバンド図及び電圧印加状態を例示するグラフ。
【図８Ｂ】第１の実施形態にかかる有機光電変換構造のエネルギーバンド図及び電圧印加状態を例示するグラフ。
【図８Ｃ】第１の実施形態にかかる有機光電変換構造のエネルギーバンド図及び電圧印加状態を例示するグラフ。
【図８Ｄ】第１の実施形態にかかる有機光電変換構造のエネルギーバンド図及び電圧印加状態を例示するグラフ。
【図９】第１の実施形態にかかる固体撮像素子における入射光量と真空準位シフト量との関係を例示するグラフ。
【図１０】第１の実施形態にかかる有機光電変換構造の電流・電圧特性から見た各バイアスの印加状態を例示するグラフ。
【図１１】第１の実施形態にかかる画素の回路構成及び各ノードのバイアス名を例示する図。
【図１２】第１の実施形態にかかる固体撮像素子において電荷信号を読み出す際のタイミングチャートを例示する図。
【図１３】第２の実施形態にかかる固体撮像素子において電荷信号を読み出す際のタイミングチャートを例示する図。
【図１４】第３の実施形態にかかる固体撮像素子の構成を例示する図。
【図１５】第３の実施形態にかかる固体撮像装置において電荷信号を読み出す際のタイミングチャートを例示する図。
【図１６】第４の実施形態にかかる半導体チップの構成を例示する図。
【図１７】第５の実施形態にかかる携帯端末の構成を例示する図。
【図１８】第６の実施形態にかかる自動車の構成を例示する図。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
図１は、第１の実施形態にかかる固体撮像素子１の構成を例示する図である。固体撮像素子１は、画素アレイ１１、垂直シフトレジスタ１２、水平シフトレジスタ１３、行選択線１４Ａ，１４Ｂ，１４Ｃ、パルス電源線１５Ａ，１５Ｂ，１５Ｃ、列選択線１６Ａ，１６Ｂ，１６Ｃ、相関二重サンプリング（ＣＤＳ：Correlated  Double  Sampling）回路１７Ａ，１７Ｂ，１７Ｃ、アナログ−デジタル変換回路（ＡＤＣ：Analog-to-Digital  Converter）１８Ａ，１８Ｂ，１８Ｃ、出力バス１９、及び定電流回路２０Ａ，２０Ｂ，２０Ｃを含む。
【００１０】
画素アレイ１１は複数の画素２１がアレイ状に配置された領域である。図１においては、説明を容易にするため３×３の画素数を有する構成が示されているが、画素アレイ１１の構成はこれに限られるものではない。
【００１１】
先ず、垂直シフトレジスタ１２により複数の行選択線１４Ａ〜１４Ｃから１つの行選択線１４Ａが選択される。選択された行選択線１４Ａに接続された画素２１Ａ，２１Ｂ，２１Ｃの電荷信号が列選択線１６Ａ〜１６Ｃに出力される。電荷信号とは、入射光が光電変換されることにより発生する電気の量を示す信号である。電荷信号はＣＤＳ回路１７Ａ〜１７Ｃによりそのノイズが除去された後、ＡＤＣ１８Ａ〜１８Ｃにより１０ビットのデジタル信号に変換される。変換されたデジタル信号は水平シフトレジスタ１３により選択された列毎に、出力バス１９を通して固体撮像素子１外に出力される。定電流源２０Ａ〜２０Ｃは各画素２１内にあるアンプトランジスタとソースフォロア動作を行う。垂直シフトレジスタ１２は画素２１から電荷信号を読み出す動作を制御するためのパルス電源線１５Ａ〜１５Ｃの選択も行う。
【００１２】
図２〜図５は、第１の実施形態にかかる固体撮像素子１の製造工程を例示する図である。先ず、図２に示すように、単結晶からなるシリコン基板１００上に、通常のＬＳＩ（Large  Scale  Integration）製造工程を用いてリセットトランジスタ１０１、アンプトランジスタ１０２、及び分離領域１０３を形成する。
【００１３】
次に、図３に示すように、シリコン基板１００上に第１の中間層１０４を形成する。第１の中間層１０４の形成は、例えば化学気相堆積（ＣＶＤ:Chemical  Vapor  Deposition）法を用いてシリコン酸化膜を５００ｎｍ程度の厚さに堆積させることにより行われる。
【００１４】
次に、リセットトランジスタ１０１のソース側拡散層１０５と接続する第１のコンタクトビア１０７、及びアンプトランジスタ１０２のゲート１０６と接続する第２のコンタクトビア１０８を形成する。両コンタクトビア１０７，１０８の形成は、例えばフォトリソグラフィー技術及び反応性イオンエッチング（ＲＩＥ：Reactive  Ion  Etching）法を用いて第１の中間層１０４に開口を形成し、ＣＶＤ法を用いて当該開口にタングステンを堆積させ、その表面を化学機械研磨（ＣＭＰ：Chemical  Mechanical  Polishing）法を用いて平坦化することにより行われる。
【００１５】
次に、図４に示すように、第１の中間層１０４上に第１の配線層１０９を形成する。第１の配線層１０９の形成は、例えばスパッタ法を用いてアルミニウムを３００ｎｍ程度の厚さに堆積させた後、フォトリソグラフィー技術及びＲＩＥ法を用いて配線パターンを形成することにより行われる。第１の配線層１０９は第１のコンタクトビア１０７及び第２のコンタクトビア１０８と接続する。
【００１６】
次に、第１の中間層１０４及び第１の配線層１０９上に第２の中間層１１０を形成する。第２の中間層１１０の形成は、例えばＣＶＤ法を用いてシリコン酸化膜を２０００ｎｍ程度の厚さに堆積させることにより行われる。
【００１７】
次に、第２の中間層１１０にスルービア１１１を形成する。スルービア１１１の形成は、例えばフォトリソグラフィー技術及びＲＩＥ法を用いて第２の中間層１１０に開口を形成し、ＣＶＤ法を用いて当該開口にタングステンを堆積させ、ＣＭＰ法を用いてその表面を平坦化することにより行われる。
【００１８】
リセットトランジスタ１０１のソース側拡散層１０５、アンプトランジスタ１０２のゲート１０６、第１のコンタクトビア１０７、第２のコンタクトビア１０８、第１の配線層１０９、及びスルービア１１１をまとめて、画素信号配線と称する。
【００１９】
次に、第２の中間層１１０の上端部に下部電極１１２（第２の電極）を形成する。下部電極１１２の形成は、例えばフォトリソグラフィー技術及びＲＩＥ法を用いて第２の中間層１１０に深さ３００ｎｍ程度の溝パターンを形成し、ＣＶＤ法を用いて当該溝パターンにタングステンを堆積させ、ＣＭＰ法を用いてその表面を平坦化することにより行われる。
【００２０】
下部電極１１２としては、タングステンに限られるものではなく、ＩＴＯ、Ａｌ、ＴｉＮ等を用いることもできる。
【００２１】
次に、下部電極１１２上に電荷蓄積層１１３を形成する。本実施形態では、電荷蓄積層１１３はタングステンの酸化層である。例えば、タングステンを成膜した後、大気中に数日さらすことにより、厚さ２５ｎｍ程度のタングステンの自然酸化膜を形成することができる。また、タングステンを成膜した後、酸素アニール、酸素プラズマ処理、又はタングステンターゲットを用い、酸素及びアルゴン雰囲気中でスパッタ成膜することによっても、タングステンの酸化層を形成することができる。
【００２２】
電荷蓄積層１１３として、ＭｏＯｘ、ＴｉＯｘ、ＨｆＯｘ、ＷＯｘ等（Ｘは自然数）の二元型遷移金属酸化物、又はＳＴＯ（チタン酸ストロンチウム：ＳｒＴｉＯ３）、ＢＴＯ（チタン酸バリウム：ＢａＴｉＯ３）等のペロブスカイト型酸化物を用いることができる。このとき、強誘電性も併せ持つことから、ＷＯｘの酸素の価数（Ｘ）は３であることが望ましい。また、電荷蓄積層１１３は、下部電極１１２上にスパッタ法、蒸着法、原子層堆積法（Atomic  Layer  Deposition）等を用いて形成することも可能である。
【００２３】
次に、図５に示すように、下部電極１１２上に有機膜からなる光電変換層１１４を形成する。光電変換層１１４の形成は、例えば真空蒸着法を用いてジメチルキナクリドン及びサブフタロシアニンの共蒸着膜を２００ｎｍ程度の厚さに形成することにより行われる。
【００２４】
次に、光電変換層１１４上に上部電極１１５（第１の電極）を形成する。上部電極１１５の形成は、例えばスパッタ法を用いて透明電極となるＩＴＯ（Indium  Tin  Oxide）膜を５０ｎｍ程度の厚さに形成し、リソグラフィー技術、ヨウ化水素、及びアルゴンガスを用いたＲＩＥによりエッチングを行い、ＩＴＯ膜をライン状にパターニングすることにより行われる。
【００２５】
次に、上部電極１１５上に保護膜１１６を形成する。保護膜１１６の形成は、例えばＣＶＤ法を用いてシリコン窒化膜を４００ｎｍ程度の厚さに形成することにより行われる。
【００２６】
上部電極１１５及び保護膜１１６の透過率は、波長４００ｎｍ〜７００ｎｍの範囲で９０％以上であることが好ましい。
【００２７】
下部電極１１２、電荷蓄積層１１３、光電変換層１１４、上部電極１１５、及び保護膜１１６を、有機光電変換構造１１７と称する。
【００２８】
光電変換層１１４は、例えばｐ型有機半導体単層、ｎ型有機半導体層単層、又はｐ型有機半導体層とｎ型有機半導体層との混合膜であり得る。当該混合膜は、例えばｐ型有機半導体層とｎ型有機半導体層との積層構造、又はｐ型有機半導体層とｎ型有機半導体層とを混合塗布又は共蒸着させた混合構造であり得る。
【００２９】
ｐ型有機半導体及びｎ型有機半導体として、「アミン誘導体」、「キナクリドン誘導体」、「ナフタレン誘導体」、「アントラセン誘導体」、「フェナントレン誘導体」、「テトラセン誘導体」、「ピレン誘導体」、「ペリレン誘導体」、「フルオランテン誘導体」、「フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレン、又はジアセチレンの重合体及びその誘導体」、「ジチオール金属錯体系色素」、「金属フタロシアニン色素」、「金属ポルフィリン色素」、「ルテニウム錯体色素」、「シアニン系色素」、「メロシアニン系色素」、「フェニルキサンテン系色素」、「トリフェニルメタン系色素」、「ロダシアニン系色素」、「キサンテン系色素」、「大環状アザアヌレン系色素」、「アズレン系色素」、「ナフトキノン」、「アントラキノン系色素」、「アントラセン、ピレン等の縮合多環芳香族、芳香環、又は複素環化合物が縮合した鎖状化合物」、「スクアリリウム基及びクロコニックメチン基を結合鎖として持つキノリン」、「ベンゾチアゾール、ベンゾオキサゾール等の二つの含窒素複素環、又はスクアリリウム基及びクロコニックメチン基により結合したシアニン系類似の色素」等を用いることができる。また、ｎ型有機半導体として、「Ｃ６０、Ｃ７０等のフラーレン及びその誘導体」を用いることができる。
【００３０】
光電変換効率の観点からは、光電変換層１１４はｐ型有機半導体とｎ型有機半導体との混合膜であることが好ましい。この場合、ｐ型有機半導体としては、アミン、キナクリドン、チオフェン、カルバゾール等を含む誘導体及び重合体が好ましく、ｎ型有機半導体としては、ペリレン誘導体、ナフタレン誘導体、チオフェン誘導体、又はフラーレン誘導体が好ましい。
【００３１】
図６は、第１の実施形態にかかる画素２１Ａの回路構成を例示する図である。アンプトランジスタ１０２（第２の素子）は電荷蓄積層１１３に蓄積された電荷を示す電荷信号が入力されるトランジスタである。アンプトランジスタ１０２は画素信号配線１１８（ソース側拡散層１０５、ゲート１０６、第１のコンタクトビア１０７、第２のコンタクトビア１０８、第１の配線層１０９、及びスルービア１１１）の電位に応じた出力を行う。なお、電荷信号が入力される素子はこれに限定されるものではない。
【００３２】
リセットトランジスタ１０１（第１の素子）は電荷蓄積層１１３に蓄積された電荷をリセットするための制御信号を生成するトランジスタである。リセットトランジスタ１０１は有機光電変換構造１１７（下部電極１１２、電荷蓄積層１１３、光電変換層１１４、上部電極１１５、及び保護膜１１６）に定電流を流すための定電流源となる。なお、制御信号を生成する素子はこれに限定されるものではない。
【００３３】
有機光電変換構造１１７の上部電極１１５には、パルス電源１３９から正負両極性の電圧が印加される。選択トランジスタ１４０は行選択線１４Ａにより選択された画素２１Ａの信号の出力スイッチングを行うことで、逐次読出しを行う。アンプトランジスタ１０２からの出力は列選択線１６Ａに出力される。
【００３４】
以下に図７〜図９を参照して有機光電変換構造１１７における電荷蓄積層１１３の作用効果を説明する。図７は、第１の実施形態にかかる有機光電変換構造１１７の印加電圧と電流密度との関係（電流−電圧特性の入射光量依存性）を例示するグラフである。図７の縦軸は電流値の絶対値の対数を表している。矢印５１で示す点（Ｖｒｓｔ）及び矢印５２Ａ，５２Ｂで示す点（Ｖｓｉｇ＿１．２及びＶｓｉｇ＿１８７）において、有機光電変換構造１１７を流れる電流の向きが反転したことが示されている。
【００３５】
図８Ａ〜図８Ｄは、有機光電変換構造１１７のエネルギーバンド図及び電圧印加状態を例示するグラフである。図７のグラフの正側が順方向バイアス側（図８Ａ〜図８ＤのＷ電極側にプラス電圧（＋Ｖｆ）を印加）であり、負側が逆方向バイアス側（図８Ａ〜図ＤのＷ電極側にマイナス電圧（−Ｖｒ）を印加）である。
【００３６】
＋Ｖｆ側から−Ｖｒ側へ電圧掃引を行うと、＋Ｖｆ領域で電流の向きが反転するが、この反転電圧値（Ｖｒｓｔ）は光電変換層１１４の光起電力にほぼ等しい。これは、図８Ａ及び図８Ｂに示すように、下部電極（Ｗ）１１２から電荷蓄積層１１３への暗電流電荷ｅ（電子）の注入による界面電荷対が＋Ｖｆ印加により放出され、真空準位シフトがリセットされることにより、光電変換層１１４を構成するｐ型及びｎ型有機半導体のＨＯＭＯ（Highest  Occupied  Molecular  Orbital）−ＬＵＭＯ（Lowest  Unoccupied  Molecular  Orbital）エネルギー差が現れるためと考えられる。よって、＋Ｖｆ側から−Ｖｒ側へ電圧掃引を行うと、光入射量等の外部条件に拠らない材料固有の一定値が表れ、電荷蓄積層１１３がリセットされた状態となる。
【００３７】
−Ｖｆ側から＋Ｖｒ側へ電圧掃引を行うと、−Ｖｆ領域で電流の向きが反転する。これは、図８Ｂに示すように、下部電極１１２から電荷蓄積層１１３への暗電流電荷（電子）の注入による界面電荷対が発生し、真空準位シフトが起こるためであると考えられる。このとき、図７に示すように、当該真空準位シフト量は入射光量依存性を示す。その理由は次のように考えられる。入射光量が少ない場合（図８Ｃ）には、光電変換層１１４で生じた光電荷（四角枠付で示すホールｈ）は電荷蓄積層１１３の価電子帯を通った後下部電極（Ｗ）１１２に至る。そのため、真空準位シフトの影響が生ずる。一方、入射光量が多い場合（図８Ｄ）には、光電変換層１１４で生じた光電荷（四角枠付で示すホールｈ）は、電荷蓄積層１１３の価電子帯がホールで埋まるため、直接下部電極（Ｗ）１１２に至る。そのため、真空準位シフトの影響が小さくなる。入射光量が多くなると、見かけの真空準位シフト量（Ｖｒｓｔ−Ｖｓｉｇ）は減少する。
【００３８】
図９は、入射光量と真空準位シフト量（Ｖｒｓｔ−Ｖｓｉｇ）との関係（入射光量依存性）を例示するグラフである。真空準位シフト量ΔＶ＝Ｖｒｓｔ−Ｖｓｉｇは光検出に十分大きな値を示し、且つ入射光量に対して単調減少となる依存性を示す。図９に示すように、真空準位シフト量は入射光量が大きいときよりも入射光量が小さいときの方が大きい。従って、本実施形態にかかる有機光電変換構造１１７を備える固定撮像素子１によれば、ダイナミックレンジの拡張が可能である。
【００３９】
真空準位シフト量は電荷蓄積層１１３内の注入電荷量に依存する。従って、電荷蓄積層１１３の下部電極１１２に対する面積の割合を変えることにより、真空準位シフト量を任意に調整することが可能である。従って、本実施形態にかかる有機光電変換構造１１７を備える固定撮像素子１によれば、ゲイン値の設計が容易となる。電荷蓄積層１１３の下部電極１１２に対する面積の割合は、例えば４０％程度であることが好ましい。電荷蓄積層１１３の面積の調整は、表面酸化処理における酸化時間、Ｏ２流量、プラズマ条件等のプロセス条件の変更、フォトリソグラフィー及びエッチングを用いたパターニング等により行うことができる。
【００４０】
以下に図１０〜図１２を参照して画素２１Ａからの電荷信号の読出し方法について述べる。図１０は、第１の実施形態にかかる有機光電変換構造１１７の電流・電圧特性から見た各バイアスの印加状態を例示するグラフである。本例では、定電流印加時の真空準位シフト量（Ｖｒｓｔ−Ｖｓｉｇ）を電荷信号として読み出す。図１１は、第１の実施形態にかかる画素２１Ａの回路構成及び各ノードのバイアス名を例示する図である。図１２は、第１の実施形態にかかる固体撮像素子１において電荷信号を読み出す際のタイミングチャートを例示する図である。図１２中、左端に記載されているバイアス名は図１１に示す各ノードのバイアス名に対応している。
【００４１】
先ず、パルス電源１３９により上部電極１１５に負電圧を印加する。これにより、有機光電変換構造１１７に順方向バイアスが印加され、電荷蓄積層１１３中の注入電荷がリセットされる。このリセット動作は読出しのタイミングの直前に行われてもよいし、図１２に示すように、いわゆる電子シャッターとして読出しタイミングの複数行前に行われてもよい。
【００４２】
次に、パルス電源１３９により上部電極１１５に正電圧を印加する。これにより、有機光電変換構造１１７に逆方向バイアスが印加され、電荷蓄積層１１３中に電荷が注入され、光電変換層１１４による光電変換が行われる。ここでは、蓄積動作は必要なく、光入射時の電流量の変化が読み取られる。電荷蓄積層１１３への電荷注入が完了し、安定した後に読出しが可能となる。
【００４３】
次に、選択トランジスタ１４０をＯＮにし、列選択線１６Ａへの電荷信号の出力が可能となった後、リセットトランジスタ１０１のゲートバイアスを所定の定電流が得られるように設定する。これにより、アンプトランジスタ１０２のゲートノードの電位は電荷信号の出力値であるＶｓｉｇとなる。この出力値Ｖｓｉｇを、列選択線１６Ａを介してＣＤＳ回路１７Ａに記憶させる。
【００４４】
その後、再度パルス電源１３９により上部電極１１５に負電圧を印加することにより、有機光電変換構造１１７に順方向バイアスを印加し、電荷蓄積層１１３中の注入電荷をリセットする。このとき、リセットトランジスタ１０１のゲートバイアスを所定の定電流が得られるように設定し、アンプトランジスタ１０２のゲートノード電位としてのリセット電位Ｖｒｓｔが出力されるようにする。そして、この出力値Ｖｒｓｔを、列選択線１６Ａを介してＣＤＳ回路１７Ａに送ることにより、真空準位シフト量Ｖｒｓｔ−Ｖｓｉｇが所得される。
【００４５】
リセット読出し時におけるアンプトランジスタ１０２のゲート電圧が負電圧となる場合がある。この場合には、アンプトランジスタ１０２として、ノーマリーオンタイプのトランジスタを用いればよい。
【００４６】
上記固定撮像素子１によれば、リセットトランジスタ１０１と接続する電極とアンプトランジスタ１０２と接続する電極とが共通の部材（第１の配線層１０９、スルービア１１１、及び下部電極１１２）により構成されているため、小型化が容易となる。また、真空準位シフト量は入射光量が大きいときよりも入射光量が小さいときの方が大きくなるため、ダイナミックレンジの拡張が可能となる。また、電荷蓄積層１１３の下部電極１１２に対する面積の割合を変えることにより、真空準位シフト量を任意に調整することが可能であるため、ゲイン値の設計が容易となる。以上のことから、上記実施形態によれば、高性能で且つ小型化に適した撮像素子を提供することが可能となる。
【００４７】
以下、図面を参照して他の実施形態について説明するが、上記第１の実施形態と同一又は同様の作用効果を奏する箇所については同一の符号を付してその説明を省略する。
【００４８】
（第２の実施形態）
図１３は、第２の実施形態にかかる固体撮像素子において電荷信号を読み出す際のタイミングチャートを例示する図である。
【００４９】
第２の実施形態においては、パルス電源１３９が出力するパルス電圧とリセットトランジスタ１０１が出力する電圧とに基づいて、電荷蓄積層１１３のリセットを行う。
【００５０】
図１３に示す第２の実施形態にかかるタイミングチャートのＶｐｕｌｓｅの波形は、図１２に示す第１の実施形態にかかるタイミングチャートと異なっている。第２の実施形態においては、リセット（電子シャッター）時及び電荷読出し時におけるパルス電源１３９の負バイアス印加をなくし、リセットトランジスタ１０１により＋３．３Ｖのパルスを供給する。これにより、第１の実施形態と同様の作用効果を得ることができ、回路上から負電源を削除することができる。
【００５１】
（第３の実施形態）
図１４は、第３の実施形態にかかる固体撮像素子２の構成を例示する図である。図１５は、第３の実施形態にかかる固体撮像装置２において電荷信号を読み出す際のタイミングチャートを例示する図である。
【００５２】
第３の実施形態にかかる固体撮像装置２は、画素アレイ１１内の全ての上部電極１１５と接続する１つの部材からなるパルス電源電極１４４を含む。リセットトランジスタ１０１から出力される電圧の変化に基づいて、電荷蓄積層１１３のリセットを行う。
【００５３】
図１４に示す固体撮像装置２は、図１に示す第１の実施形態にかかる固体撮像装置１のパルス電源線１５Ａ〜１５Ｃを含んでおらず、これに代わるものとして、全画素２１共通の電極であるパルス電源電極１４４を含んでいる。これにより、光電変換層１１４上に複雑なパターニングを施す必要をなくすことができる。
【００５４】
図１５に示す第３の実施形態にかかるタイミングチャートのＶｐｕｌｓｅ及びＶｒｓｔ＿ｄの波形が図１２に示す第１の実施形態にかかるタイミングチャートと異なっている。
【００５５】
第３の実施形態においては、パルス電源１３９は＋１．５ＶのＤＣバイアスを印加する。リセットトランジスタ１０１はリセット時に＋３．３Ｖ、安定化時及び信号読出し時に−３．３Ｖのパルスバイアスを印加する。これにより、リセット時における順方向電圧の印加電圧値が低くなるが、順方向電流は逆方向に比べ大きくなるため、十分にリセット機能を果たすことができる。
【００５６】
（第４の実施形態）
以下に、上記固体撮像素子１，２の搭載例を示す。図１６は、第４の実施形態にかかる半導体チップ２０１の構成を例示する図である。半導体チップ２０１は基板２１１及び半導体素子２１２を含む。半導体素子２１２は基板２１１上に固定されている。
半導体素子２１２は上記固体撮像素子１，２を含み、光電変換処理を行う。このような半導体チップ２０１は、例えば撮像装置の一部として使用され得る。
【００５７】
（第５の実施形態）
図１７は、第５の実施形態にかかる携帯端末３０１の構成を例示する図である。携帯端末３０１は筐体３１１及び撮像装置３１２を含む。本例の撮像装置３１２は筐体３１１の裏面（ディスプレイが設置された面とは反対側の面）に搭載されている。撮像装置３１２は上記固体撮像装置１，２又はこれを含む半導体チップ２０１を含む。
【００５８】
（第６の実施形態）
図１８は、第６の実施形態にかかる自動車４０１の構成を例示する図である。自動車４０１は車体４１１及び撮像装置４１２を含む。本例の撮像装置４１２は車体４１１の後方に搭載されている。撮像装置４１２は上記固体撮像装置１，２又はこれを含む半導体チップ２０１を含む。
【００５９】
以上、本発明の実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することを意図するものではない。この新規な実施形態はその他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態及びその変形は発明の範囲及び要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６０】
１，２  固体撮像装置
１１  画素アレイ
１２  垂直シフトレジスタ
１３  水平シフトレジスタ
１４Ａ，１４Ｂ，１４Ｃ  行選択線
１５Ａ，１５Ｂ，１５Ｃ  パルス電源線
１６Ａ，１６Ｂ，１６Ｃ  列選択線
１７Ａ，１７Ｂ，１７Ｃ  相関二重サンプリング（ＣＤＳ）回路
１８Ａ，１８Ｂ，１８Ｃ  アナログ−デジタル変換回路（ＡＤＣ）
１９  出力バス
２０Ａ，２０Ｂ，２０Ｃ  定電流回路
２１，２１Ａ，２１Ｂ，２１Ｃ  画素
１００  シリコン基板
１０１  リセットトランジスタ
１０２  アンプトランジスタ
１０３  分離領域
１０４  第１の中間層
１０５  ソース側拡散層
１０６  ゲート
１０７  第１のコンタクトビア
１０８  第２のコンタクトビア
１０９  第１の配線層
１１０  第２の中間層
１１１  スルービア
１１２  下部電極
１１３  電荷蓄積層
１１４  光電変換層
１１５  上部電極
１１６  保護膜
１１７  有機光電変換構造
１１８  画素信号配線
１３９  パルス電源
１４０  選択トランジスタ
１４４  パルス電源電極
２０１  半導体チップ
２１１  基板
２１２  半導体素子
３０１  携帯端末
３１１  筐体
３１２，４１２  撮像装置
４０１  自動車
４１１  車体
【図１】
2017059689.tif 000003
【図２】
2017059689.tif 000004
【図３】
2017059689.tif 000005
【図４】
2017059689.tif 000006
【図５】
2017059689.tif 000007
【図６】
2017059689.tif 000008
【図７】
2017059689.tif 000009
【図８Ａ】
2017059689.tif 000010
【図８Ｂ】
2017059689.tif 000011
【図８Ｃ】
2017059689.tif 000012
【図８Ｄ】
2017059689.tif 000013
【図９】
2017059689.tif 000014
【図１０】
2017059689.tif 000015
【図１１】
2017059689.tif 000016
【図１２】
2017059689.tif 000017
【図１３】
2017059689.tif 000018
【図１４】
2017059689.tif 000019
【図１５】
2017059689.tif 000020
【図１６】
2017059689.tif 000021
【図１７】
2017059689.tif 000022
【図１８】
2017059689.tif 000023