(57)【要約】【課題】２値より多い値を記憶するメモリ効果を持つ強誘電体メモリを提供する。【解決手段】本発明の一態様は、半導体層３０と、前記半導体層上に形成された絶縁層２４と、前記絶縁層上に形成された反強誘電体膜２１と、前記反強誘電体膜上に形成された強誘電体膜２２と、前記強誘電体膜上に形成された第１の電極２６と、前記半導体層に形成されたソース領域２７及びドレイン領域２８と、を具備する強誘電体メモリである。【選択図】図１
2017059751.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層上に形成された絶縁層と、
前記絶縁層上に形成された反強誘電体膜と、
前記反強誘電体膜上に形成された強誘電体膜と、
前記強誘電体膜上に形成された第１の電極と、
前記半導体層に形成されたソース領域及びドレイン領域と、
を具備することを特徴とする強誘電体メモリ。
【請求項２】
請求項１において、
前記反強誘電体膜と前記絶縁層との間に形成された第２の電極を有することを特徴とする強誘電体メモリ。
【請求項３】
請求項１または２において、
前記反強誘電体膜は、Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜であり、
前記強誘電体膜は、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜であり、
Ａ、δ、ａ、ｂ、ｃ、ｄ及びｅは下記の式１及び式１０〜式１６を満たすことを特徴とする強誘電体メモリ。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
【請求項４】
請求項１または２において、
前記反強誘電体膜は、Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜であり、
前記強誘電体膜は、前記反強誘電体膜上に形成された（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜と、前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜上に形成された（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜と、を具備し、
Ａ、δ、ａ、ｂ、ｃ、Ｂ、ｘ及びｅは下記の式１、式１０〜式１２、式２３、式３３、式１４、式２５、式３５及び式１６を満たすことを特徴とする強誘電体メモリ。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋Ｂ＋ｅ≦１．１  ・・・式２３
１．００≦ｃ＋ｘ＋ｅ≦１．１  ・・・式３３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦Ｂ≦０．６  ・・・式２５
０．３≦ｘ≦０．６  ・・・式３５
０≦ｅ≦０．１  ・・・式１６
【請求項５】
請求項４において、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜は、前記反強誘電体膜をスパッタリングターゲットの上方に配置し、且つ前記反強誘電体膜を前記スパッタリングターゲットに対向させてスパッタリングにより形成したものであり、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜は、その膜厚方向の中央より前記（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜の側のＺｒ／Ｔｉ比が、その膜厚方向の中央より前記反強誘電体膜の側のＺｒ／Ｔｉ比より大きくなっており、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜は、当該（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜の成分金属を全て或いは一部含む金属化合物と、その部分重縮合物を有機溶媒中に含有する溶液を塗布し、加熱して結晶化されたものであることを特徴とする強誘電体メモリ。
【請求項６】
請求項４または５において、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜は、その膜厚方向の中央より前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜の側のＺｒ／Ｔｉ比が、その膜厚方向の中央より前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜と逆側のＺｒ／Ｔｉ比より大きくなっており、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜は、前記反強誘電体膜をスパッタリングターゲットの上方に配置し、且つ前記反強誘電体膜を前記スパッタリングターゲットに対向させてスパッタリングにより形成したものであり、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜は、当該（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜の成分金属を全て或いは一部含む金属化合物と、その部分重縮合物を有機溶媒中に含有する溶液を塗布し、加熱して結晶化されたものであることを特徴とする強誘電体メモリ。
【請求項７】
請求項１または２において、
前記反強誘電体膜は、Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜であり、
前記強誘電体膜は、ＬｉＮｂＯ３膜であり、
Ａ及びδは下記の式１及び式１０を満たすことを特徴とする強誘電体メモリ。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
【請求項８】
請求項３乃至７のいずれか一項において、
前記Ａが０であり、
前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜がＰｂＺｒＯ３−δ膜であることを特徴とする強誘電体メモリ。
【請求項９】
Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜と、
前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜上に形成されたＬｉＮｂＯ３膜と、
を具備し、
Ａ及びδは下記の式１及び式１０を満たすことを特徴とする強誘電体膜。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
【請求項１０】
半導体層上に絶縁層を形成する工程（ａ）と、
前記絶縁層上にＰｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜を形成する工程（ｂ）と、
前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜をスパッタリングターゲットの上方に配置し、且つ前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜を前記スパッタリングターゲットに対向させてスパッタリングにより、前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜上に（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜を形成する工程（ｃ）と、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜上に、当該（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜の成分金属を全て或いは一部含む金属化合物と、その部分重縮合物を有機溶媒中に含有する溶液を塗布することにより非結晶性前駆体膜を形成する工程（ｄ）と、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜及び前記非結晶性前駆体膜を酸素雰囲気で加熱することにより、前記非結晶性前駆体膜を酸化して結晶化することで（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜を形成する工程（ｅ）と、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜上に電極を形成する工程（ｆ）と、
前記半導体層にソース領域及びドレイン領域を形成する工程（ｇ）と、
を具備し、
Ａ、δ、ａ、ｂ、ｃ、Ｂ、ｘ及びｅは下記の式１、式１０〜式１２、式２３、式３３、式１４、式２５、式３５及び式１６を満たすことを特徴とする強誘電体メモリの製造方法。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋Ｂ＋ｅ≦１．１  ・・・式２３
１．００≦ｃ＋ｘ＋ｅ≦１．１  ・・・式３３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦Ｂ≦０．６  ・・・式２５
０．３≦ｘ≦０．６  ・・・式３５
０≦ｅ≦０．１  ・・・式１６
【請求項１１】
請求項１０において、
前記工程（ｃ）の（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜をスパッタリングにより形成した直後の当該（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜の分極方向は、前記工程（ｅ）の前記（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜を形成した直後の当該（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜の分極方向と同一であることを特徴とする強誘電体セラミックスの製造方法。
【請求項１２】
請求項１０または１１において、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜は、その膜厚方向の中央より前記（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜の側のＺｒ／Ｔｉ比が、その膜厚方向の中央より前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜の側のＺｒ／Ｔｉ比より大きくなっていることを特徴とする強誘電体セラミックスの製造方法。
【請求項１３】
半導体層上に絶縁層を形成する工程（ａ）と、
前記絶縁層上にＰｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜を形成する工程（ｂ）と、
前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜上にＮｂ膜を形成する工程（ｃ）と、
前記Ｎｂ膜上にＬｉ２Ｏ形成用前駆体を含む溶液を塗布することにより、前記Ｎｂ膜上に非結晶性前駆体膜を形成する工程（ｄ）と、
前記Ｎｂ膜及び前記非結晶性前駆体膜を酸素雰囲気で加熱することにより、前記非結晶性前駆体膜を酸化して結晶化することで前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜上にＬｉＮｂＯ３膜を形成する工程（ｅ）と、
前記ＬｉＮｂＯ３膜上に電極を形成する工程（ｆ）と、
前記半導体層にソース領域及びドレイン領域を形成する工程（ｇ）と、
を具備し、
Ａ及びδは下記の式１及び式１０を満たすことを特徴とする強誘電体メモリの製造方法。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
【請求項１４】
請求項１０乃至１３のいずれか一項において、
前記Ａが０であり、
前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜がＰｂＺｒＯ３−δ膜であることを特徴とする強誘電体メモリ。
【請求項１５】
基板上にＮｂ膜を形成する工程（ａ）と、
前記Ｎｂ膜上にＬｉ２Ｏ形成用前駆体を含む溶液を塗布することにより、前記Ｎｂ膜上に非結晶性前駆体膜を形成する工程（ｂ）と、
前記Ｎｂ膜及び前記非結晶性前駆体膜を酸素雰囲気で加熱することにより、前記非結晶性前駆体膜を酸化して結晶化することで前記基板上にＬｉＮｂＯ３膜を形成する工程（ｃ）と、
を具備することを特徴とする強誘電体膜の製造方法。
【請求項１６】
請求項１５において、
前記基板の表面にはＰｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜が形成されており、
前記工程（ａ）は、前記基板の前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜上にＮｂ膜を形成する工程であり、
Ａ及びδは下記の式１及び式１０を満たすことを特徴とする強誘電体膜の製造方法。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
【請求項１７】
半導体層と、
前記半導体層上に形成されたＺｒＯ２膜と、
前記ＺｒＯ２膜上に形成されたＳｒＲｕＯ３膜と、
前記ＳｒＲｕＯ３膜上に形成された強誘電体膜と、
前記強誘電体膜上に形成された電極と、
前記半導体層に形成されたソース領域及びドレイン領域と、
を具備することを特徴とする強誘電体メモリ。
【請求項１８】
請求項１７において、
前記ＳｒＲｕＯ３膜と前記ＺｒＯ２膜との間に形成されたＰｔ膜を有することを特徴とする強誘電体メモリ。
【請求項１９】
請求項１８において、
前記Ｐｔ膜の膜厚は、前記ＳｒＲｕＯ３膜の膜厚の１／１０    〜１／５であることを特徴とする強誘電体メモリ。
【請求項２０】
請求項１７乃至１９のいずれか一項において、
前記強誘電体膜はＰＺＴ膜であることを特徴とする強誘電体メモリ。
【請求項２１】
半導体層上にＺｒＯ２膜を形成する工程（ａ）と、
前記ＺｒＯ２膜上にＳｒＲｕＯ３膜を形成する工程（ｂ）と、
前記ＳｒＲｕＯ３膜上に強誘電体膜を形成する工程と、
前記強誘電体膜上に電極膜を形成する工程と、
前記電極膜、前記強誘電体膜、前記ＳｒＲｕＯ３膜及び前記ＺｒＯ２膜を加工することで、前記強誘電体膜上に電極を形成する工程（ｃ）と、
前記電極をマスクとして前記半導体層に不純物イオンを注入することで、前記半導体層にソース領域及びドレイン領域を形成する工程と、
を具備することを特徴とする強誘電体メモリの製造方法。
【請求項２２】
請求項２１において、
前記工程（ａ）と前記工程（ｂ）との間に、前記ＺｒＯ２膜上にＰｔ膜を形成する工程を有し、
前記工程（ｃ）は、前記電極膜、前記強誘電体膜、前記ＳｒＲｕＯ３膜、前記Ｐｔ膜及び前記ＺｒＯ２膜を加工することで、前記強誘電体膜上に電極を形成する工程であることを特徴とする強誘電体メモリの製造方法。
【請求項２３】
請求項２２において、
前記Ｐｔ膜の膜厚は、前記ＳｒＲｕＯ３膜の膜厚の１／１０    〜１／５であることを特徴とする強誘電体メモリの製造方法。
【請求項２４】
請求項２１乃至２３のいずれか一項において、
前記強誘電体膜は（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜であり、
Ａ、δ、ａ、ｂ、ｃ、ｄ及びｅは下記の式１及び式１０〜式１６を満たすことを特徴とする強誘電体メモリの製造方法。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体メモリ及びその製造方法、強誘電体膜及びその製造方法に関する。
【背景技術】
【０００２】
従来の強誘電体メモリは、Ｓｉ基板上に形成された絶縁層と、この絶縁層上に形成されたＰｔ膜と、このＰｔ膜上に形成された強誘電体膜としてのＰｂ（Ｚｒ，Ｔｉ）Ｏ３膜（以下、「ＰＺＴ膜」という。）と、このＰＺＴ膜上に形成された電極と、Ｓｉ基板に形成されたソース領域及びドレイン領域を有している。
【０００３】
上記従来の強誘電体メモリは、強誘電体の残留分極による電荷を利用して、ソースとドレイン間の抵抗を変化させることにより、メモリ効果を持たせるものである。つまり、上記の強誘電体メモリは、ソースとドレイン間の抵抗が低く電流が十分流れる状態を「ＯＮ」、ソースとドレイン間の抵抗が高く電流が流れない状態を「ＯＦＦ」として２値記憶のメモリ効果を有する素子として使用することができる。この強誘電体メモリに関連する技術が特許文献１に開示されている。
【０００４】
上記従来の強誘電体メモリでは、２値より多い値を記憶するメモリ効果を発現させることができない。
また、上記従来の強誘電体メモリでは、Ｐｔ膜を用いており、その膜厚が１００ｎｍ以上必要であるため、コストが高くなるという課題がある。そこで、Ｐｔ膜よりコストが低い膜を用いた強誘電体メモリが求められている。
また、強誘電体膜の一例であるＬｉＮｂＯ３（リチウムナイオベート）膜を作製する場合、Ｌｉの酸素との結合エネルギーが、Ｎｂの酸素との結合エネルギーと比べて大きく異なり、Ｎｂが酸化物になりやすく、Ｌｉが酸化物になりにくいため、結晶化したＬｉＮｂＯ３膜を得ることは困難であった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−８６２１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一態様は、２値より多い値を記憶するメモリ効果を有する強誘電体メモリまたはその製造方法を提供することを課題とする。
また、本発明の一態様は、コストを低減した強誘電体メモリまたはその製造方法を提供することを課題とする。
また、本発明の一態様は、結晶性のよい強誘電体膜またはその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００７】
以下に、本発明の種々の態様について説明する。
［１］半導体層と、
前記半導体層上に形成された絶縁層と、
前記絶縁層上に形成された反強誘電体膜と、
前記反強誘電体膜上に形成された強誘電体膜と、
前記強誘電体膜上に形成された第１の電極と、
前記半導体層に形成されたソース領域及びドレイン領域と、
を具備することを特徴とする強誘電体メモリ。
【０００８】
［２］上記［１］において、
前記反強誘電体膜と前記絶縁層との間に形成された第２の電極を有することを特徴とする強誘電体メモリ。
【０００９】
［３］上記［１］または２において、
前記反強誘電体膜は、Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜であり、
前記強誘電体膜は、（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜であり、
Ａ、δ、ａ、ｂ、ｃ、ｄ及びｅは下記の式１及び式１０〜式１６を満たすことを特徴とする強誘電体メモリ。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
【００１０】
［４］上記［１］または［２］において、
前記反強誘電体膜は、Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜であり、
前記強誘電体膜は、前記反強誘電体膜上に形成された（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜と、前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜上に形成された（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜と、を具備し、
Ａ、δ、ａ、ｂ、ｃ、Ｂ、ｘ及びｅは下記の式１、式１０〜式１２、式２３、式３３、式１４、式２５、式３５及び式１６を満たすことを特徴とする強誘電体メモリ。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋Ｂ＋ｅ≦１．１  ・・・式２３
１．００≦ｃ＋ｘ＋ｅ≦１．１  ・・・式３３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦Ｂ≦０．６  ・・・式２５
０．３≦ｘ≦０．６  ・・・式３５
０≦ｅ≦０．１  ・・・式１６
【００１１】
［５］上記［４］において、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜は、前記反強誘電体膜をスパッタリングターゲットの上方に配置し、且つ前記反強誘電体膜を前記スパッタリングターゲットに対向させてスパッタリングにより形成したものであり、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜は、その膜厚方向の中央より前記（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜の側のＺｒ／Ｔｉ比が、その膜厚方向の中央より前記反強誘電体膜の側のＺｒ／Ｔｉ比より大きくなっており、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜は、当該（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜の成分金属を全て或いは一部含む金属化合物と、その部分重縮合物を有機溶媒中に含有する溶液を塗布し、加熱して結晶化されたものであることを特徴とする強誘電体メモリ。
【００１２】
［６］上記［４］または［５］において、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜は、その膜厚方向の中央より前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜の側のＺｒ／Ｔｉ比が、その膜厚方向の中央より前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜と逆側のＺｒ／Ｔｉ比より大きくなっており、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜は、前記反強誘電体膜をスパッタリングターゲットの上方に配置し、且つ前記反強誘電体膜を前記スパッタリングターゲットに対向させてスパッタリングにより形成したものであり、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜は、当該（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜の成分金属を全て或いは一部含む金属化合物と、その部分重縮合物を有機溶媒中に含有する溶液を塗布し、加熱して結晶化されたものであることを特徴とする強誘電体メモリ。
【００１３】
［７］上記［１］または［２］において、
前記反強誘電体膜は、Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜であり、
前記強誘電体膜は、ＬｉＮｂＯ３膜であり、
Ａ及びδは下記の式１及び式１０を満たすことを特徴とする強誘電体メモリ。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
［８］上記［３］乃至［７］のいずれか一項において、
前記Ａが０であり、
前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜がＰｂＺｒＯ３−δ膜であることを特徴とする強誘電体メモリ。
［９］Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜と、
前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜上に形成されたＬｉＮｂＯ３膜と、
を具備し、
Ａ及びδは下記の式１及び式１０を満たすことを特徴とする強誘電体膜。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
【００１４】
［１０］半導体層上に絶縁層を形成する工程（ａ）と、
前記絶縁層上にＰｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜を形成する工程（ｂ）と、
前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜をスパッタリングターゲットの上方に配置し、且つ前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜を前記スパッタリングターゲットに対向させてスパッタリングにより、前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜上に（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜を形成する工程（ｃ）と、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜上に、当該（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜の成分金属を全て或いは一部含む金属化合物と、その部分重縮合物を有機溶媒中に含有する溶液を塗布することにより非結晶性前駆体膜を形成する工程（ｄ）と、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜及び前記非結晶性前駆体膜を酸素雰囲気で加熱することにより、前記非結晶性前駆体膜を酸化して結晶化することで（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜を形成する工程（ｅ）と、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜上に電極を形成する工程（ｆ）と、
前記半導体層にソース領域及びドレイン領域を形成する工程（ｇ）と、
を具備し、
Ａ、δ、ａ、ｂ、ｃ、Ｂ、ｘ及びｅは下記の式１、式１０〜式１２、式２３、式３３、式１４、式２５、式３５及び式１６を満たすことを特徴とする強誘電体メモリの製造方法。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋Ｂ＋ｅ≦１．１  ・・・式２３
１．００≦ｃ＋ｘ＋ｅ≦１．１  ・・・式３３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦Ｂ≦０．６  ・・・式２５
０．３≦ｘ≦０．６  ・・・式３５
０≦ｅ≦０．１  ・・・式１６
【００１５】
［１１］上記［１０］において、
前記工程（ｃ）の（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜をスパッタリングにより形成した直後の当該（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜の分極方向は、前記工程（ｅ）の前記（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜を形成した直後の当該（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜の分極方向と同一であることを特徴とする強誘電体セラミックスの製造方法。
【００１６】
［１２］上記［１０］または［１１］において、
前記（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜は、その膜厚方向の中央より前記（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜の側のＺｒ／Ｔｉ比が、その膜厚方向の中央より前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜の側のＺｒ／Ｔｉ比より大きくなっていることを特徴とする強誘電体セラミックスの製造方法。
【００１７】
［１３］半導体層上に絶縁層を形成する工程（ａ）と、
前記絶縁層上にＰｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜を形成する工程（ｂ）と、
前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜上にＮｂ膜を形成する工程（ｃ）と、
前記Ｎｂ膜上にＬｉ２Ｏ形成用前駆体を含む溶液を塗布することにより、前記Ｎｂ膜上に非結晶性前駆体膜を形成する工程（ｄ）と、
前記Ｎｂ膜及び前記非結晶性前駆体膜を酸素雰囲気で加熱することにより、前記非結晶性前駆体膜を酸化して結晶化することで前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜上にＬｉＮｂＯ３膜を形成する工程（ｅ）と、
前記ＬｉＮｂＯ３膜上に電極を形成する工程（ｆ）と、
前記半導体層にソース領域及びドレイン領域を形成する工程（ｇ）と、
を具備し、
Ａ及びδは下記の式１及び式１０を満たすことを特徴とする強誘電体メモリの製造方法。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
［１４］上記［１０］乃至［１３］のいずれか一項において、
前記Ａが０であり、
前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜がＰｂＺｒＯ３−δ膜であることを特徴とする強誘電体メモリ。
【００１８】
［１５］基板上にＮｂ膜を形成する工程（ａ）と、
前記Ｎｂ膜上にＬｉ２Ｏ形成用前駆体を含む溶液を塗布することにより、前記Ｎｂ膜上に非結晶性前駆体膜を形成する工程（ｂ）と、
前記Ｎｂ膜及び前記非結晶性前駆体膜を酸素雰囲気で加熱することにより、前記非結晶性前駆体膜を酸化して結晶化することで前記基板上にＬｉＮｂＯ３膜を形成する工程（ｃ）と、
を具備することを特徴とする強誘電体膜の製造方法。
［１６］上記［１５］において、
前記基板の表面にはＰｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜が形成されており、
前記工程（ａ）は、前記基板の前記Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜上にＮｂ膜を形成する工程であり、
Ａ及びδは下記の式１及び式１０を満たすことを特徴とする強誘電体膜の製造方法。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
［１７］半導体層と、
前記半導体層上に形成されたＺｒＯ２膜と、
前記ＺｒＯ２膜上に形成されたＳｒＲｕＯ３膜と、
前記ＳｒＲｕＯ３膜上に形成された強誘電体膜と、
前記強誘電体膜上に形成された電極と、
前記半導体層に形成されたソース領域及びドレイン領域と、
を具備することを特徴とする強誘電体メモリ。
なお、上記の半導体層は、単結晶基板（例えばＳｉ基板、Ｓｉウエハ）、単結晶層、エピタキシャル層、多結晶層（例えば多結晶シリコン層）等であるとよい。
【００１９】
［１８］上記［１７］において、
前記ＳｒＲｕＯ３膜と前記ＺｒＯ２膜との間に形成されたＰｔ膜を有することを特徴とする強誘電体メモリ。
【００２０】
［１９］上記［１８］において、
前記Ｐｔ膜の膜厚は、前記ＳｒＲｕＯ３膜の膜厚の１／１０    〜１／５であることを特徴とする強誘電体メモリ。
【００２１】
［２０］上記［１７］乃至［１９］のいずれか一項において、
前記強誘電体膜はＰＺＴ膜であることを特徴とする強誘電体メモリ。
【００２２】
［２１］半導体層上にＺｒＯ２膜を形成する工程（ａ）と、
前記ＺｒＯ２膜上にＳｒＲｕＯ３膜を形成する工程（ｂ）と、
前記ＳｒＲｕＯ３膜上に強誘電体膜を形成する工程と、
前記強誘電体膜上に電極膜を形成する工程と、
前記電極膜、前記強誘電体膜、前記ＳｒＲｕＯ３膜及び前記ＺｒＯ２膜を加工することで、前記強誘電体膜上に電極を形成する工程（ｃ）と、
前記電極をマスクとして前記半導体層に不純物イオンを注入することで、前記半導体層にソース領域及びドレイン領域を形成する工程と、
を具備することを特徴とする強誘電体メモリの製造方法。
【００２３】
［２２］上記［２１］において、
前記工程（ａ）と前記工程（ｂ）との間に、前記ＺｒＯ２膜上にＰｔ膜を形成する工程を有し、
前記工程（ｃ）は、前記電極膜、前記強誘電体膜、前記ＳｒＲｕＯ３膜、前記Ｐｔ膜及び前記ＺｒＯ２膜を加工することで、前記強誘電体膜上に電極を形成する工程であることを特徴とする強誘電体メモリの製造方法。
【００２４】
［２３］上記［２２］において、
前記Ｐｔ膜の膜厚は、前記ＳｒＲｕＯ３膜の膜厚の１／１０    〜１／５であることを特徴とする強誘電体メモリの製造方法。
【００２５】
［２４］上記［２１］乃至［２３］のいずれか一項において、
前記強誘電体膜は（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜であり、
Ａ、δ、ａ、ｂ、ｃ、ｄ及びｅは下記の式１及び式１０〜式１６を満たすことを特徴とする強誘電体メモリの製造方法。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
【発明の効果】
【００２６】
本発明の一態様によれば、２値より多い値を記憶するメモリ効果を有する強誘電体メモリまたはその製造方法を提供することができる。
また、本発明の一態様によれば、コストを低減した強誘電体メモリまたはその製造方法を提供することができる。
また、本発明の一態様によれば、結晶性のよい強誘電体膜またはその製造方法を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一態様に係るＭＦＭＩＳ構造の強誘電体メモリを示す断面図である。
【図２】図１に示すゲートキャパシタ２９の上部電極と下部電極に挟まれた圧電膜２３を示す断面図である。
【図３】（Ａ）は図２に示す反強誘電体膜２１のＤＥヒステリシス曲線を示す図、（Ｂ）は図２に示す強誘電体膜２２のＤＥヒステリシス曲線を示す図である。
【図４】図１の強誘電体メモリに２値を書き込む方法を説明するために模式的に示す強誘電性ヒステリシス曲線及び圧電バタフライ曲線である。
【図５】図１の強誘電体メモリに図４とは別の２値を書き込む方法を説明するために模式的に示す強誘電性ヒステリシス曲線及び圧電バタフライ曲線である。
【図６】図１に示す強誘電体メモリの反強誘電体膜２１及び強誘電体膜２２に相当する部分（図２の圧電膜に相当する部分）の強誘電性及び圧電性を示す図である。
【図７】図２に示す圧電膜２３の圧電性及び強誘電性を説明するための強誘電性ヒステリシス曲線及び圧電バタフライ曲線である。
【図８】比較例のＰＺＴ膜の圧電性及び強誘電性を説明するための強誘電性ヒステリシス曲線及び圧電バタフライ曲線である。
【図９】本発明の一態様に係る強誘電体メモリの反強誘電体膜２１及び強誘電体膜２２ａ，２２ｂを示す断面図である。
【図１０】本発明の一態様に係るＭＦＩＳ構造の強誘電体メモリを示す断面図である。
【図１１】（Ａ），（Ｂ）はＭＦＳＦＥＴの動作原理を説明するための断面図である。
【図１２】本発明の一態様に係る強誘電体メモリを示す断面図である。この強誘電体メモリは１トランジスター型のＦＲＡＭ（登録商標）である。
【図１３】本発明の一態様に係る強誘電体メモリを示す断面図である。
【図１４】実施例によるサンプル１の圧電膜のＤＥヒステリシス曲線と圧電バタフライ曲線を示す図等である。
【図１５】比較例１のサンプル３の膜厚２μｍのＰＺＴ膜のＤＥヒステリシス曲線と圧電バタフライ曲線、圧電ヒステリシス曲線を示す図である。
【図１６】実施例２によるサンプル１の圧電膜の断面図、ＤＥヒステリシス曲線、圧電ヒステリシス曲線を示す図である。
【図１７】実施例２によるサンプル２の圧電膜の断面図、ＤＥヒステリシス曲線、圧電ヒステリシス曲線を示す図である。
【図１８】実施例２によるサンプル３の圧電膜の断面図、ＤＥヒステリシス曲線、圧電ヒステリシス曲線を示す図である。
【図１９】図１７に示す実施例２のサンプル２の圧電膜及び図１８に示す実施例２のサンプル３の圧電膜を模式的に示す断面図である。
【図２０】実施例３のサンプルのＸＲＤチャートである。
【図２１】実施例４の強誘電体メモリのフローティングゲートキャパシタを示す斜視図である。
【図２２】図２１に示す強誘電体メモリのヒステリシスを示す図である。
【図２３】δ=0.125、或はn=8.0の場合の酸素欠損型ペロブスカイト構造の模式図である。
【図２４】δ=0.25、或はn=4.0の場合の酸素欠損型ペロブスカイト構造の模式図である。
【図２５】δ=0.5、或はn=2.0の場合の酸素欠損型ペロブスカイト構造の模式図である。
【図２６】δ=1.0、或はn=1.0の場合の酸素欠損型ペロブスカイト構造の模式図である。
【図２７】ＰＺＯの結晶構造が斜方晶であることを示す図である。
【図２８】（Ａ）はデポアップのスパッタリング装置におけるＳｉ基板とスパッタリングターゲットの位置関係を示す模式図、（Ｂ）は比較例のデポダウンのスパッタリング装置における基板とスパッタリングターゲットの位置関係を示す模式図である。
【発明を実施するための形態】
【００２８】
以下では、本発明の実施形態及び実施例について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施形態の記載内容及び実施例に限定して解釈されるものではない。
【００２９】
［第１の実施形態］
まず比較例として一般的な１トランジスター(FET)型強誘電体メモリについて説明する。ＭＦＳＦＥＴ(Metal Ferroelectric Semiconductor FET)は、１トランジスター型強誘電体メモリの最も簡単な構造である。このＭＦＳＦＥＴは、ＭＩＳＦＥＴ(Metal Insulator Semiconductor FET)のゲート絶縁膜に強誘電体膜を用いたものであり、その強誘電体膜の残留分極による電荷を利用して、ソースとドレイン間の抵抗を変化させることによりメモリ効果を持たせるものである。
【００３０】
図１１（Ａ），（Ｂ）は、ＭＦＳＦＥＴの動作原理を説明するための断面図である。このＭＦＳＦＥＴはＰ型Ｓｉ基板３１を有し、このＰ型Ｓｉ基板３１上には強誘電体膜３２が形成されている。この強誘電体膜３２上には金属電極であるゲート電極３３が形成されており、Ｐ型Ｓｉ基板３１にはＮ＋型のソース領域３４及びＮ＋型のドレイン領域３５が形成されている。
【００３１】
図１１（Ａ）のNチャネルFETを考えた場合、ゲート電極３３に正電圧（+V）を印加すると強誘電体膜３２が分極反転し、その発生電荷によりソースとドレイン間に反転層が形成される。そのため、ソース領域３４とドレイン領域３５の間に電圧を掛けると電流（ISD）が流れる。この反転層はゲート電圧（+V）を取り除いた後でも残留分極により保持される。
【００３２】
一方、ゲート電極３３に負電圧（-V）を印加すると強誘電体膜３２が逆方向に分極反転しチャネル領域に正電荷が発生する為に、反転層は形成されない。この時、ソースとドレイン間の抵抗は高くなりソースとドレイン間に電流は流れなくなる。この状態は、ゲート電圧（-V）を取り除いた後でも保持される。
【００３３】
すなわち、ゲート電極３３に電圧を印加していない場合でも、強誘電体膜３２の残留分極による電荷によりソースとドレイン間の抵抗を変化させることが出来る。例えば、ソースとドレイン間の抵抗が低く電流が十分流れる状態を「ＯＮ」、ソースとドレイン間の抵抗が高く電流が流れない状態を「ＯＦＦ」として２値記憶のメモリ効果を有する素子として使用することができる。
【００３４】
次に、本発明の一態様に係る強誘電体メモリについて説明する。この強誘電体メモリは、ＭＦＭＩＳ(Metal Ferroelectric Metal Insulator Semiconductor)構造を有し、このようなＭＦＭＩＳ構造で成り立つ電荷電歪独立制御型の１トランジスター型多値記憶メモリである。
【００３５】
図１は、本発明の一態様に係るＭＦＭＩＳ構造の強誘電体メモリを示す断面図である。この強誘電体メモリは半導体層としてのＳｉ基板３０を有する。このＳｉ基板３０上に絶縁層としての酸化物絶縁体層２４を形成し、この酸化物絶縁体層２４上に第２の電極としてのＰｔ膜２５を形成する。次いで、このＰｔ膜２５上に反強誘電体膜２１を形成し、この反強誘電体膜２１上に強誘電体膜２２を形成する。次いで、この強誘電体膜２２上に第１の電極としてのＰｔ膜２６を形成する。次いで、Ｐｔ膜２６、強誘電体膜２２、反強誘電体膜２１及びＰｔ膜２５を加工することで、図１に示すような形状とする。次いで、Ｐｔ膜２６をマスクとしてＳｉ基板３０に不純物イオンを注入することで、Ｓｉ基板３０にソース領域２７及びドレイン領域２８を形成する。なお、第１の電極（Ｐｔ膜２６）及び第２の電極（Ｐｔ膜２５）それぞれの厚さは、１．５μｍ以下が好ましく、より好ましくは０．０５μｍ以上０．５μｍ以下である。
【００３６】
Ｐｔ膜２５が下部電極となり、Ｐｔ膜２６が上部電極となることで、Ｐｔ膜２５、反強誘電体膜２１、強誘電体膜２２及びＰｔ膜２６によりゲートキャパシタ２９が形成される。
【００３７】
強誘電体膜２２としては、Pb(Zr,Ti)03、PbTiO3、LiNbO3、LiTaO3、BiFeO3、(K,Na)NbO3、Bi系、タングステンブロンズ他、全ての強誘電体膜を用いることができる。
【００３８】
なお、本実施形態では、第２の電極としてＰｔ膜２５を用いているが、Ｐｔ膜以外の金属膜（例えばＩｒ膜、Ｎｉ膜、Ｐｄ膜、Ａｇ−Ｐｄ合金膜、Ｒｕ膜等）または酸化物電極を用いてもよい。また、本実施形態では、第１の電極としてＰｔ膜２６を用いているが、Ｐｔ膜以外の金属膜（例えばＩｒ膜、Ｎｉ膜、Ｐｄ膜、Ａｇ−Ｐｄ合金膜、Ｒｕ膜、Ａｕ／Ｔｉの積層膜、Ａｕ／Ｃｒの積層膜等）または酸化物電極を用いてもよい。
【００３９】
図２は、図１に示すゲートキャパシタ２９の上部電極と下部電極に挟まれた圧電膜２３を示す断面図である。この圧電膜２３は、反強誘電体膜２１と、反強誘電体膜２１上に形成された強誘電体膜２２を有している。
【００４０】
図３（Ａ）は、図２に示す反強誘電体膜２１のＤＥヒステリシス曲線を示す図であり、図３（Ｂ）は、図２に示す強誘電体膜２２のＤＥヒステリシス曲線を示す図である。
【００４１】
圧電膜２３の圧電特性を測定し、圧電膜２３のヒステリシス特性を測定した場合、反強誘電体膜２１上に強誘電体膜２２を配置するため、圧電バタフライ曲線が極小値を取る電圧をヒステリシス曲線の抗電圧Ｖｃより大きくすることができる。つまり、圧電膜２３のヒステリシス曲線の抗電圧Ｖｃを超えた電圧を印加しても、圧電ヒステリシス特性に電歪の要素が入ってしまうことなくバイポーラ駆動をさせることができる。従って、圧電膜２３の膜厚が薄くても高い電圧で圧電動作させることが可能となる。
【００４２】
上述したような特性を有する圧電膜２３を上部電極と下部電極で挟んだゲートキャパシタ２９を用いることにより、４値を記憶するメモリ効果を有する強誘電体メモリを実現することが可能となる。
【００４３】
つまり、図１に示す強誘電体メモリは、ＭＦＭフローティングゲート構造を有し、上下メタル電極間に直流電圧をプラス・マイナス印加して、分極を任意に反転させることができるため、４値を記憶するメモリ効果を発現させることができる。
【００４４】
図７は、図２に示す圧電膜２３の圧電性及び強誘電性を説明するための強誘電性ヒステリシス曲線及び圧電バタフライ曲線である。なお、図７の強誘電性ヒステリシス曲線及び圧電バタフライ曲線は、図２の強誘電体膜２２がＰＺＴ膜の場合である。
図８は、比較例のＰＺＴ膜の圧電性及び強誘電性を説明するための強誘電性ヒステリシス曲線及び圧電バタフライ曲線である。このＰＺＴ膜下には反強誘電体膜が形成されていない。
【００４５】
図８に示すように、ＰＺＴ膜の膜厚が４μｍ、２μｍ、１μｍ、０．５μｍと薄くなると、強誘電性の変化とともに圧電性も変化する。比較例は、DEヒステリシスの抗電界Vc（横幅）を超えた電圧を加えると圧電特性が劣化する。つまり、強誘電性ヒステリシスと圧電性ヒステリシスは一致している。そのため、高電圧で圧電動作させるにはVcを稼ぐ必要があり、膜厚を厚くする必要がある。
【００４６】
これに対し、図７に示すように、図２の強誘電体膜２２の膜厚が４μｍ、１μｍ、０．５μｍと薄くなると、強誘電性は変化するが、圧電性は余り変化が見られない。図２の圧電膜２３は、圧電バタフライ（機械的振動）特性と強誘電性ヒステリシス特性（電子の動き）が一致しないことが特徴である。圧電性ヒステリシス特性は強誘電性ヒステリシスに一致しない。抗電界Vcを超えた電界で良好な圧電性を有する。圧電ヒステリシス特性は圧電バタフライに一致するする。強誘電体膜２２の膜厚が1μm以下の超薄膜でも、大きな圧電バタフライが得られることが最大の特徴であり、駆動が容易である。成膜タクト短時間化、原料使用料削減とコストダウンが可能である。
【００４７】
次に、図１に示す強誘電体メモリの読み書きの原理について説明する。なお、この説明は、図１に示す反強誘電体膜２１がＰｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜であり、強誘電体膜２２が（ＰｂａＬａｂ）（ＺｒｃＴｉｄＮｂｅ）Ｏ３−δ膜である場合とする。Ａ、δ、ａ、ｂ、ｃ、ｄ及びｅは下記の式１及び式１０〜式１６を満たす。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋ｄ＋ｅ≦１．１  ・・・式１３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦ｄ≦０．６  ・・・式１５
０≦ｅ≦０．１  ・・・式１６
上記式１においてδが０より大きい値を含むのは酸素欠損型ペロブスカイト構造を含むからである。但し、膜中の成分がすべて酸素欠損型ペロブスカイト構造であってもよいが、膜中の成分が部分的に酸素欠損型ペロブスカイト構造を含んでいてもよい。なお、酸素欠損型ペロブスカイト構造の詳細は後述する。
【００４８】
図６は、図１に示す強誘電体メモリの反強誘電体膜２１及び強誘電体膜２２に相当する部分（図２の圧電膜に相当する部分）の強誘電性及び圧電性を示す図である。
【００４９】
反強誘電体膜２１及び強誘電体膜２２に相当する部分の強誘電性ヒステリシス曲線の抗電界をVcfとし、圧電性ヒステリシス曲線の抗電界（実際には圧電バタフライ曲線の抗電界）をVcpとする。この時、Vcp＞Vcfである。且つ、第一の書き込み電圧をVf（±）とし、第二の書き込み電圧をVp（±）とする。この時、以下の式４１〜式４４が成り立つ。式４４の単位はボルトである。
|Vf|=Vcf+α  ・・・式４１
|Vp|=Vcp+β  ・・・式４２
0≦α＜|Vcp|−|Vcf|  ・・・式４３
0≦β≦1  ・・・式４４
【００５０】
図４は、図１の強誘電体メモリに２値を書き込む方法を説明するために模式的に示す強誘電性ヒステリシス曲線及び圧電バタフライ曲線である。
【００５１】
先ず初めに図１の強誘電体メモリの上部電極としてのＰｔ膜２６に、強誘電性ヒステリシスと圧電バタフライが共に反転する十分な負電圧である−（Vcp+β）を印加すると、強誘電体の分極状態になり、この状態のデータを「1」とし（図４の左上図）、且つ、圧電ヒステリシスも強誘電体の分極反転を反映し、左上がりの状態になり、この状態のデータを「1」とする（図４の左下図）。
【００５２】
更に、Vcf≦|V|＜Vcpの正電圧を印加すると、強誘電性ヒステリシスのみ反転が生じ、図４の右上図のような分極状態になる。つまり、強誘電性は反転してデータが「0」になるも、圧電ヒステリシスは左上がりの直線状のままであり、データは「1」のままである（図４の右下図）。
【００５３】
図５は、図１の強誘電体メモリに図４とは別の２値を書き込む方法を説明するために模式的に示す強誘電性ヒステリシス曲線及び圧電バタフライ曲線である。
【００５４】
先ず初めに図１の強誘電体メモリの上部電極としてのＰｔ膜２６に、強誘電性ヒステリシスと圧電バタフライが共に反転する十分な正電圧である＋（Vcp+β）を印加すると、強誘電体の分極状態になり、この状態のデータを「0」とし（図５の左上図）、且つ、圧電ヒステリシスも強誘電体の分極反転を反映し、右上がりの状態になり、この状態のデータを「0」とする（図５の左下図）。
【００５５】
更に、Vcf≦|V|＜Vcpの正電圧を印加すると、強誘電性ヒステリシスのみ反転が生じ、図５の右上図のような分極状態になる。つまり、強誘電性は反転してデータが「1」になるも、圧電ヒステリシスは右上がりの直線状のままであり、データは「0」のままである（図５の右下図）。
【００５６】
図１の強誘電体メモリから上記のデータを読み出すときは、十分に小さいユニポーラ電界（例えば0→0.5V、周波数1kHz）を与えると、強誘電体の残留分極による電荷と共に圧電体の残留歪を利用して、ソースとドレイン間の抵抗を変化させることができ、それにより、メモリ効果を持たせることが可能となる。ユニポーラ電界で、蓄積電荷の正負極性が分かり、且つ、圧電ヒステリシスの傾きが正か負かが判別でき、つまり右に上がればd31が+（伸びる方向）、下がれば−d31が−（縮む方向）であることを判別できる。つまり基板に引っ張り応力か圧縮応力が印加される。つまり、d31が+δであれば、縦方向には−δに縮むことになり、表面への電荷密度は裏面との斥力で電子密度が向上する。つまりISDは大きくなり、逆の状況ならば逆の現象でISDは小さくなる。つまり非破壊読み出しが可能、且つ1トランジスターで4値の読み書きが可能となる。
【００５７】
図１に示す強誘電体メモリでは、総蓄積電荷量より、電荷密度変化が重要であるため、FETトランジスターが小さくなれば、強誘電体の面積も小さくすることが可能である。同じ理由から残留分極は1μC/cm2で良く、キャパシタ容量を一定以上に保つ必要は無く、且つ、１トランジスター当たり、４値記憶の多値化が可能であり、高集積化に有利な構造である。
【００５８】
読み出しはソースとドレイン間の抵抗変化を検知する為、データ読み出しは非破壊で可能であり、ＳＲＡＭ同等の高速動作が期待出来る。
【００５９】
次に、図１に示す強誘電体メモリのＳｉ基板３０上の酸化物絶縁体層２４、下部電極としてのＰｔ膜２５、反強誘電体膜２１及び強誘電体膜２２についての具体的な製造方法の第１の例を以下に説明する。
【００６０】
（１００）に配向したＳｉ基板３０上に酸化物絶縁体層２４としてのＺｒＯ２膜を５５０℃以下の温度（好ましくは５００℃の温度）で蒸着法により形成する。このＺｒＯ２膜は（１００）に配向する。なお、７５０℃以上の温度でＺｒＯ２膜を蒸着法により形成すると、そのＺｒＯ２膜は（１００）に配向しない。
【００６１】
なお、本明細書において（１００）に配向することと（２００）に配向することとは実質的に同一である。
【００６２】
次いで、ＺｒＯ２膜上に５５０℃以下の温度（好ましくは４００℃の温度）でスパッタリングによってエピタキシャル成長によるＰｔ膜２５を下部電極として形成する。このＰｔ膜２５は（２００）に配向する。なお、このＰｔ膜２５に代えて酸化物からなる電極膜を用いてもよく、例えばＳｒ（Ｔｉ１−ｘＲｕｘ）Ｏ３膜を用いてもよい。ｘは下記式２４を満たす。
０．０１≦ｘ≦０．４  ・・・式２４
【００６３】
次いで、Ｐｔ膜２５上にＰｂＺｒＯ３膜（以下、「ＰＺＯ膜」ともいう。）を反強誘電体膜２１として形成する。このＰＺＯ膜は、種々の方法で形成でき、例えばゾルゲル法、ＣＶＤ法、スパッタ法によって形成することができる。ＰＺＯ膜をゾルゲル法で形成する場合は、ＰＺＯの前駆体溶液を基板上に塗布し、５ａｔｍ以上（好ましくは７．５気圧以上）の酸素雰囲気で結晶化を行うとよい。なお、ＰＺＯの格子定数は、それぞれa＝8.232オングストローム，b＝11.776オングストローム，c＝5.882オングストロームである。a軸長さが平均的ペロブスカイト（ap?4オングストローム）の約2倍，c軸長さがc?（√2）ap，b軸長さはb?2cとなっている。このＰＺＯの格子定数の変化は、基本的にはペロブスカイト八面体結晶の回転と、これに八面体の歪みが加わって、b軸方向の周期が2倍になったものである。
【００６４】
ＰＺＯは図２７に示すように斜方晶である。このため、ＰＺＯは見かけ上格子定数が大きくなっている。それは、ペロブスカイトが縦に４５°程度回転していて、あたかも回転した結晶を点線部分のように周囲を取り囲んで、大きな結晶のように取り扱っているためである。つまり、見かけ上、a,b,c軸の長さがとても長くなっているように取り扱うのが斜方晶の慣例である。実際のＰＺＯは実線のような結晶で、通常のペロブスカイト結晶である。
【００６５】
なお、本明細書において「ＰＺＯ膜」は、ＰｂＺｒＯ３に不純物を含有するものも含み、その不純物を含有させてもＰＺＯ膜の機能を消滅させないものであれば種々のものを含有させてもよいものとする。
【００６６】
次に、ＰＺＯ膜上に強誘電体膜２２としてＰＺＴ膜を形成する。このＰＺＴ膜は、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３−δ膜であり、ｘ及びδは下記式１及び式２'を満たす。Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３−δ膜は、（００１）に配向している。
０≦δ≦１  ・・・式１
０＜ｘ＜１  ・・・式２'
【００６７】
なお、本明細書において「ＰＺＴ膜」は、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３−δに不純物を含有するものも含み、その不純物を含有させてもＰＺＴ膜の圧電体の機能を消滅させないものであれば種々のものを含有させてもよいものとする。
【００６８】
以下にＰＺＴ膜の形成方法の一例について詳細に説明する。
PZT膜形成用ゾルゲル溶液としては、ブタノールを溶媒とする鉛が70%〜90%不足した量添加された、濃度10重量%濃度のE1溶液を用いた。
【００６９】
このゾルゲル溶液に、ジメチルアミノエタノールというアミノ基を有するアルカリ性アルコールを、体積比で、E1ゾルゲル溶液：ジメチルアミノエタノール＝７：３の割合で添加したところ、pH=12と強アルカリ性を示した。
【００７０】
上記、本溶液を用いて、PZTアモルファス膜のスピンコート形成を行った。スピンコーターはミカサ株式会社製MS-A200を用いて行った。先ず800rpmで5秒、1500rpmで10秒回転させた後、徐々に10秒で3000rpmまで回転を上昇させた後、150℃のホットプレート（アズワン株式会社製セラミックホットプレートAHS-300）上に5分間、大気中で放置した後、300℃のホットプレート（同AHS-300）上で10分間、同じく大気中で放置した後、室温まで冷却した。これを50回繰り返すことで、所望の膜厚2000nmのPZTアモルファス膜をＰＺＯ膜上に形成した。これを複数枚作製した。
【００７１】
上記のPZTアモルファス膜は、複数のPZTアモルファス膜が積層された形成されており、この積層されたPZTアモルファス膜の全体におけるＺｒとＴｉの比率は下記式３を満たすとよい。
５５／４５≦Ｚｒ／Ｔｉ  ・・・式３
なお、複数のPZTアモルファス膜の各々のＺｒ／Ｔｉ比は、同一であってもよいが、異なっていてもよい。異なる場合であっても、積層された複数のPZTアモルファス膜の全体におけるＺｒとＴｉの比率が上記式３を満たすとよい。
【００７２】
次いで、上記のPZTアモルファス膜を、加圧酸素雰囲気で熱処理することにより、ＰＺＴアモルファス膜を結晶化したＰＺＴ膜をＰＺＯ膜上に形成する。なお、ＰＺＴの格子定数の一例は０．４０１ｎｍである。
【００７３】
ＰＺＴ膜の膜厚が薄い場合は、ＺｒとＴｉの比率をＴｉリッチとして硬いＰＺＴ膜を形成することが好ましい。その理由は、Ｔｉリッチの硬い組成のＰＺＴ膜で膜厚を薄く形成しても、ＰＺＴ膜全体の硬さが硬くなり過ぎることがないため、良好な圧電動作を行うことが可能であるからである。これに対し、ＰＺＴ膜の膜厚が厚い場合は、ＺｒとＴｉの比率をＺｒリッチとして柔らかいＰＺＴ膜を形成することが好ましい。その理由は、Ｔｉリッチの硬い組成のＰＺＴ膜で膜厚を厚く形成するとＰＺＴ膜全体の硬さが硬くなり過ぎてしまい、圧電動作させにくくなるからである。
【００７４】
具体的には、上記の積層された複数のPZTアモルファス膜の合計膜厚が１．０μｍ未満である場合は、積層されたPZTアモルファス膜の全体におけるＺｒとＴｉの比率は下記式４を満たすことが好ましい。
５５／４５≦Ｚｒ／Ｔｉ≦６５／３５  ・・・式４
【００７５】
また、上記の積層された複数のPZTアモルファス膜の合計の膜厚が１．０μｍ以上である場合は、積層されたPZTアモルファス膜の全体におけるＺｒとＴｉの比率は下記式５を満たすことが好ましい。
６０／４０≦Ｚｒ／Ｔｉ≦７５／２５  ・・・式５
【００７６】
なお、ＰＺＯ膜の膜厚は、５００ｎｍ以下が好ましく、より好ましくは２５０ｎｍ以下、さらに好ましくは１００ｎｍ以下である。
【００７７】
なお、本実施形態では、ＰＺＴ膜をゾルゲル法により形成しているが、ＰＺＴ膜をスパッタ法により形成してもよい。
【００７８】
また、本実施形態では、反強誘電体膜としてＰＺＯ膜を用い、強誘電体膜としてＰＺＴ膜を用いているが、ＰＺＯ膜以外の反強誘電体膜を用い、ＰＺＴ膜以外の強誘電体膜を用いてもよい。
【００７９】
ＰＺＯ膜及びＰＺＴ膜を有する圧電膜の圧電特性を測定し、当該圧電膜のヒステリシス特性を測定した場合、反強誘電体膜上に強誘電体膜を配置するため、圧電バタフライ曲線が極小値を取る電圧をヒステリシス曲線の抗電圧Ｖｃより大きくすることができる。つまり、圧電膜のヒステリシス曲線の抗電圧Ｖｃを超えた電圧を印加しても、圧電ヒステリシス特性に電歪の要素が入ってしまうことなくバイポーラ駆動をさせることができる。
【００８０】
また、本実施形態では、ＰＺＯ膜をＰＺＴ膜の初期核層（即ちバッファ層）として用いることにより、ＰＺＴ膜の圧電特性を向上させることができる。詳細に説明すると、ＰｂＺｒＯ３（ＰＺＯ）はＰｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３（ＰＺＴ）の相図中、Ｔｉ比率０（ゼロ）の場合であり、反強誘電体であるが、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３の中でｃ軸長が最も長いため、ＰＺＯが全てのＰＺＴのｃ軸長を伸ばす方向に働き、その構造が取り得る最大の圧電パフォーマンスを得られ易くすることができる。つまり、ＰＺＯを初期核にすることで、ＰＺＴ全体がＰＺＯ初期核の結晶軸に影響を受けて、ＰＺＴ膜全体でｃ結晶軸が伸び易くなり、つまり分極し易くなり、圧電性を容易に取り出すことが可能となる。
【００８１】
なお、本実施形態では、Ｐｔ膜２５上に、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３の相図中、Ｔｉ比率０であるＰＺＯ膜を形成し、ＰＺＯ膜上にＰｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３−δ膜（０≦δ≦１  ・・・式１、０＜ｘ＜１・・・式２'）を形成するが、非常に少ないＴｉ比率のＰｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜上にＰｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３−δ膜を形成してもよい。ただし、Ａ、δ及びｘは下記式１、式１０、式２''を満たす。Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３膜は（００１）に配向している。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
０．１＜ｘ＜１  ・・・式２''
上記式１０を満たすこと、つまりＴｉ比率を１０％以下とすることで、初期核として用いるＰｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３膜が反強誘電性斜方晶相のＰＺＴ（つまりＰｂ（Ｚｒ，Ｔｉ）Ｏ３の相図中、斜方晶領域（ortho領域）のＰＺＴ）となり、Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３が全てのＰｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３（ＰＺＴ）のｃ軸長を伸ばす方向に働く。
【００８２】
次に、図１に示す強誘電体メモリのＳｉ基板３０上の酸化物絶縁体層２４、下部電極としてのＰｔ膜２５、反強誘電体膜２１及び強誘電体膜２２についての具体的な製造方法の第２の例を以下に説明する。
【００８３】
Ｓｉ基板３０、酸化物絶縁体層２４としてのＺｒＯ２膜、下部電極としてのＰｔ膜２５、反強誘電体膜２１としてのＰＺＯ膜までは上記と同様の方法で形成するので、説明を省略する。
【００８４】
次に、反強誘電体膜２１としてのＰＺＯ膜上にＮｂ膜をスパッタリング法または蒸着法により形成する。次いで、Ｎｂ膜上にＬｉ２Ｏ形成用前駆体を含む溶液を塗布することにより、Ｎｂ膜上に非結晶性前駆体膜を形成する。次いで、Ｎｂ膜及び非結晶性前駆体膜を酸素雰囲気で加熱することで、非結晶性前駆体膜を酸化して結晶化する。これにより、ＰＺＯ膜上にＬｉＮｂＯ３膜を形成する。なお、ほとんどのＮｂ膜はＬｉＮｂＯ３膜の形成に用いられ、ＰＺＯ膜とＬｉＮｂＯ３膜との間にはＮｂ膜がほとんど無くなっている。
【００８５】
上記第２の例によれば、酸素との結合エネルギーの違いによりＮｂが酸化物になりやすく、Ｌｉが酸化物になりにくくても、Ｎｂ膜上にＬｉ２Ｏ形成用前駆体を含む溶液の非結晶性前駆体膜を形成し、Ｎｂ膜及び非結晶性前駆体膜を酸素雰囲気で加熱するため、結晶化した結晶性の良いＬｉＮｂＯ３膜を得ることができる。
【００８６】
なお、本実施形態では、反強誘電体膜としてＰＺＯ膜を用いているが、ＰＺＯ膜以外の反強誘電体膜を用いてもよい。
【００８７】
ＰＺＯ膜及びＬｉＮｂＯ３膜を有する圧電膜の圧電特性を測定し、当該圧電膜のヒステリシス特性を測定した場合、反強誘電体膜上に強誘電体膜を配置するため、圧電バタフライ曲線が極小値を取る電圧をヒステリシス曲線の抗電圧Ｖｃより大きくすることができる。つまり、圧電膜のヒステリシス曲線の抗電圧Ｖｃを超えた電圧を印加しても、圧電ヒステリシス特性に電歪の要素が入ってしまうことなくバイポーラ駆動をさせることができる。
【００８８】
また、本実施形態では、ＬｉＮｂＯ３膜の下にＰＺＯ膜を配置するため、ＬｉＮｂＯ３膜の圧電特性を向上させることができる。
【００８９】
なお、本実施形態では、Ｐｔ膜２５上に、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３の相図中、Ｔｉ比率０であるＰＺＯ膜を形成し、ＰＺＯ膜上にＬｉＮｂＯ３膜を形成するが、非常に少ないＴｉ比率のＰｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜上にＬｉＮｂＯ３膜を形成してもよい。ただし、Ａ、δ及びｘは下記式１、式１０、式２''を満たす。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
０．１＜ｘ＜１  ・・・式２''
【００９０】
また、本発明の一態様は、基板上にＮｂ膜を形成し、このＮｂ膜上にＬｉ２Ｏ形成用前駆体を含む溶液を塗布することにより、Ｎｂ膜上に非結晶性前駆体膜を形成し、Ｎｂ膜及び非結晶性前駆体膜を酸素雰囲気で加熱することにより、非結晶性前駆体膜を酸化して結晶化することで基板上にＬｉＮｂＯ３膜を形成する強誘電体膜の製造方法を含むものとする。また、前記基板の表面にはＰｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜が形成されていてもよいこととする。
【００９１】
また、本発明の一態様は、Ｐｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜と、このＰｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜上に形成されたＬｉＮｂＯ３膜を具備する強誘電体膜を含むものとする。このようにＬｉＮｂＯ３膜の下にＰｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜を配置するため、ＬｉＮｂＯ３膜の結晶性を向上させることができる。
【００９２】
次に、図１に示す強誘電体メモリの変形例について説明する。
【００９３】
Ｓｉ基板３０、酸化物絶縁体層２４としてのＺｒＯ２膜及び下部電極としてのＰｔ膜２５までは上記と同様の方法で形成するので、説明を省略する。
【００９４】
次に、下部電極としてのＰｔ膜２５上に酸化膜（図示せず）を形成する。この酸化膜は、ペロブスカイト構造の酸化物であるとよく、例えばＳｒ（Ｔｉ１−ｘＲｕｘ）Ｏ３−δ膜であり、ｘは下記式２４を満たし、δは上記式１を満たし、スパッタリングにより形成される。この際のスパッタリングターゲットは、Ｓｒ（Ｔｉ１−ｘＲｕｘ）Ｏ３−δの焼結体を用いる。但し、ｘは下記式２４を満たし、δは上記式１を満たす。
０．０１≦ｘ≦０．４（好ましくは０．０５≦ｘ≦０．２）  ・・・式２４
【００９５】
なお、Ｓｒ（Ｔｉ１−ｘＲｕｘ）Ｏ３−δ膜のｘが０．４以下であるのは、ｘを０．４超とするとＳｒ（Ｔｉ１−ｘＲｕｘ）Ｏ３−δ膜が粉になり、十分に固められないからである。
【００９６】
この後、Ｓｒ（Ｔｉ１−ｘＲｕｘ）Ｏ３−δ膜を加圧酸素雰囲気でＲＴＡ(Rapid Thermal Anneal)により結晶化する。Ｓｒ（Ｔｉ１−ｘＲｕｘ）Ｏ３−δ膜は、ストロンチウムとチタンとルテニウムの複合酸化物で、ペロブスカイト構造をとる化合物である。
【００９７】
次に、酸化膜上にＰＺＯ膜を上記と同様の方法で形成する。次いで、ＰＺＯ膜上にＰＺＴ膜を上記と同様の方法で形成する。ＰＺＴ膜は（００１）に配向している。
【００９８】
本変形例においても本実施形態と同様の効果を得ることができる。
【００９９】
なお、本実施形態では、酸化膜上に、ＰＺＯ膜を形成し、ＰＺＯ膜上にＰＺＴ膜を形成するが、非常に少ないＴｉ比率のＰｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜上にＰｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３−δ膜を形成してもよい。ただし、δは上記式１を満たし、Ａ及びｘは下記式１０、式２''を満たす。Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３−δ膜は（００１）に配向している。
０≦Ａ≦０．１  ・・・式１０
０．１＜ｘ＜１  ・・・式２''
【０１００】
次に、酸素欠損型ペロブスカイト構造について図２３〜図２６を参照しつつ詳細に説明する。
【０１０１】
酸素欠損型ペロブスカイト構造を一般式で表すと以下のように分類される。以下の分類は実際に存在している結晶構造を基にしている。
ペロブスカイト構造はABO3-δ、或はAnBnO3n-1で表される。
図２３〜図２６それぞれの左図はABO3-δの酸素欠損を含有した各種結晶構造を示す模式図である。図２３〜図２６それぞれの右図は、a-b面の酸素欠損構造の模式図であり、C'層、D'層はそれぞれ、C層、D層をa-b面で鏡映した状態、或は位相がずれた状態を示す模式図である。
【０１０２】
図２３は、δ=0.125、或はn=8.0の場合の酸素欠損型ペロブスカイト構造の模式図である。
図２４は、δ=0.25、或はn=4.0の場合の酸素欠損型ペロブスカイト構造の模式図である。
図２５は、δ=0.5、或はn=2.0の場合の酸素欠損型ペロブスカイト構造の模式図である。
図２６は、δ=1.0、或はn=1.0の場合の酸素欠損型ペロブスカイト構造の模式図である。
【０１０３】
ペロブスカイトの派生構造の一つに酸素欠損秩序型ペロブスカイト構造というものがある。Bサイト遷移金属が高価数で不安定な場合や、試料作製雰囲気の制御により、酸素が欠損する。酸素が欠損するとBO6八面体は、BO5正方ピラミッドやBO4四面体などに変化する。酸素がわずかに欠損したABO3-δでは基本構造を保ったまま、ランダムなサイトの酸素が欠損するが、酸素欠損量δが大きくなると、多くの場合酸素欠損が規則的に配列する。
【０１０４】
酸素欠損状態の違いにより、配位構造は大きく異なる。BO6（B：Bサイトイオン、O：酸素イオン）八面体は、酸素欠損の無い八面体構造である。Bサイトイオンが5配位の場合は、BO5正方ピラミッド構造となり、 4配位の場合は、BO4四面体構造、BO4平面（酸素が完全に欠損）の2つの構造を有する。
【０１０５】
なお、上記の酸素欠損型ペロブスカイト構造の説明は、本明細書に記載したペロブスカイト構造に関するすべての物質に適用される。
【０１０６】
［第２の実施形態］
図９は、本発明の一態様に係る強誘電体メモリの反強誘電体膜２１及び強誘電体膜２２ａ，２２ｂを示す断面図である。この強誘電体メモリは、図１に示す反強誘電体膜２１及び強誘電体膜２２を図９に示す反強誘電体膜２１及び強誘電体膜２２ａ，２２ｂに変更し、その他の部分は図１と同様の構造である。
【０１０７】
図９に示す反強誘電体膜２１は、第１の実施形態と同様のＰｂ（Ｚｒ１−ＡＴｉＡ）Ｏ３−δ膜である。この反強誘電体膜２１上には（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａが形成されており、この（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａ上には（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜２２ｂが形成されている。
【０１０８】
Ａ、δ、ａ、ｂ、ｃ、Ｂ、ｘ及びｅは下記の式１、式１０〜式１２、式２３、式３３、式１４、式２５、式３５及び式１６を満たす。
０≦δ≦１  ・・・式１
０≦Ａ≦０．１  ・・・式１０
１．００≦ａ＋ｂ≦１．３５  ・・・式１１
０≦ｂ≦０．０８  ・・・式１２
１．００≦ｃ＋Ｂ＋ｅ≦１．１  ・・・式２３
１．００≦ｃ＋ｘ＋ｅ≦１．１  ・・・式３３
０．４≦ｃ≦０．７  ・・・式１４
０．３≦Ｂ≦０．６  ・・・式２５
０．３≦ｘ≦０．６  ・・・式３５
０≦ｅ≦０．１  ・・・式１６
【０１０９】
次に、本実施形態による強誘電体メモリの製造方法について説明する。
第１の実施形態と同様の方法で、Ｓｉ基板３０上に酸化物絶縁体層２４としてのＺｒＯ２膜、下部電極としてのＰｔ膜２５、反強誘電体膜２１としてのＰＺＯ膜を順に形成する（図１参照）。
【０１１０】
次いで、Ｓｉ基板３０上のＰＺＯ膜上に（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａをスパッタリング装置によりエピタキシャル成長させて形成する。この際のスパッタリング法は、スパッタリングターゲットに磁場をかけ、Ｓｉ基板３０を回転させながら成膜するとよい。
【０１１１】
上記のスパッタリング装置は、図２８（Ａ）に示すようにＳｉ基板３０をスパッタリングターゲット４０の上方に配置し、且つＳｉ基板３０上のＰＺＯ膜をスパッタリングターゲット４０に対向させてスパッタリング法によりエピタキシャル成長させて形成する装置である。つまり、このスパッタリング法は、スパッタリングターゲット４０をＳｉ基板３０の下方に配置し、スパッタリングターゲット４０の上方に位置するＳｉ基板３０にスパッタ膜を成膜する、所謂デポアップのスパッタリング法である。デポアップのスパッタリング法によって（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａを成膜すると、その（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａのＴｉ組成は、Ｓｉ基板３０より下方にかかる重力の影響を受けて、Ｓｉ基板３０に近づくほどＴｉ量が多くなる。その結果、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａのＳｉ基板３０側がマイナスに分極され、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａのＳｉ基板３０と逆側がプラスに分極されることになる。この分極方向は、後述するゾルゲル法によって形成される（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜２２ｂの分極方向と同一である。このように分極方向を同一にすることで、ポーリング処理を施す必要がなくなり、製造工程を削減できる。
【０１１２】
ここで比較のために、図２８（Ｂ）に示すようにＳｉ基板３０をスパッタリングターゲット４０の下方に配置し、且つＰＺＯ膜をスパッタリングターゲット４０に対向させて成膜する、所謂デポダウンのスパッタリング法によって（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜を成膜することを考える。デポダウンのスパッタリング法では、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜のＺｒ組成は、スパッタリングターゲット４０より下方にかかる重力の影響を受けて、Ｓｉ基板３０に近づくほどＺｒ量が多くなる。その結果、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜のＳｉ基板３０側がプラスに分極され、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜のＳｉ基板３０と逆側がマイナスに分極されることになる。この分極方向は、後述するゾルゲル法によって形成される（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜の分極方向と逆である。このように分極方向が逆であると、ポーリング処理を施す必要がある。
【０１１３】
（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａは、その膜厚方向の中央よりＰＺＯ膜（反強誘電体膜２１）の側のＺｒ／Ｔｉ比が、その膜厚方向の中央よりＰＺＯ膜と反対側のＺｒ／Ｔｉ比より小さくなることが好ましい。さらに好ましくは、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａのＺｒ／Ｔｉ比は、その膜厚方向のＰＺＯ膜から１／３までの領域、その膜厚方向のＰＺＯ膜から１／３から２／３までの領域、その膜厚方向のＰＺＯ膜から２／３から３／３までの領域の順に大きくなることである。
【０１１４】
上記のエピタキシャル成長による（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａは、（００１）または（１１１）のいずれかに単一配向または優先配向し、かつ非常に良好な結晶性を有する結晶膜を形成することができる。
【０１１５】
なお、本明細書において「（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜」は、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δに不純物を含有するものも含み、その不純物を含有させても（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜の機能を消滅させないものであれば種々のものを含有させてもよいものとする。
【０１１６】
この後、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａ上に、当該（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａの成分金属を全て或いは一部含む金属化合物と、その部分重縮合物を有機溶媒中に含有する前駆体溶液を塗布する方法（例えばスピンコート塗布法）により、非結晶性前駆体膜として形成する。次いで、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａ及び非結晶性前駆体膜を酸素雰囲気で加熱することにより、非結晶性前駆体膜を酸化して結晶化することで（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜２２ｂを形成する（図９参照）。
【０１１７】
上記の非結晶性前駆体膜と（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａが完全に面接触しているため、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａの単一配向性の強い結晶が非結晶性前駆体膜に良好に転写され、それによって非結晶性前駆体膜に単一配向性が強い結晶が形成される。
【０１１８】
上記の（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜２２ｂは、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａの配向と同一の配向を有している。例えば、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａが（００１）に配向されている場合は、（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜２２ｂも（００１）に配向されることになり、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａが（１１１）に配向されている場合は、（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜２２ｂも（１１１）に配向されることになる。
【０１１９】
また、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａのＢが下記式２１を満たすことで、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａが（００１）に配向され易くすることができる。
０．４８＜Ｂ≦０．６  ・・・式２１
【０１２０】
また、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａのＢが下記式２２を満たすことで、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａが（１１１）に配向され易くすることができる。
０．４≦Ｂ＜０．４８  ・・・式２２
【０１２１】
（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａは、非結晶性前駆体膜を結晶化する際の初期核としての役割を果たすものである。
【０１２２】
なお、本明細書において「（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜」は、（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δに不純物を含有するものも含み、その不純物を含有させても（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜の圧電体の機能を消滅させないものであれば種々のものを含有させてもよいものとする。
【０１２３】
次いで、第１の実施形態と同様の方法で、この（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜２２ｂ上に第１の電極としてのＰｔ膜２６を形成し、Ｐｔ膜２６、強誘電体膜２２、反強誘電体膜２１及びＰｔ膜２５を加工し、ソース領域２７及びドレイン領域２８を形成する。
【０１２４】
本実施形態によれば、図２８（Ａ）に示すデポアップのスパッタリング法によって（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａを成膜するため、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａのＳｉ基板３０側がマイナスに分極され、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａのＳｉ基板３０と逆側がプラスに分極される。この（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａ上の（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜２２ｂはゾルゲル法によって形成されるため、その（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜２２ｂのＳｉ基板３０側がマイナスに分極され、（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜２２ｂのＳｉ基板３０と逆側がプラスに分極される。従って、（ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜２２ａの分極方向は（ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜２２ｂの分極方向と同一となる。これにより、ポーリング処理を施す必要がなくなり、製造工程を削減できる。
【０１２５】
［第３の実施形態］
図１０は、本発明の一態様に係るＭＦＩＳ(Metal Ferroelectric Insulator Semiconductor)構造の強誘電体メモリを示す断面図であり、図１と同一部分には同一符合を付し、異なる部分についてのみ説明する。図１０の強誘電体メモリは、ＭＦＩＳ構造で成り立つ多値記憶のメモリである。
【０１２６】
図１に示す強誘電体メモリでは、酸化物絶縁体層２４と反強誘電体膜２１との間に下部電極としてのＰｔ膜２５を形成するが、図１０に示す強誘電体メモリでは、酸化物絶縁体層２４と反強誘電体膜２１との間に下部電極としてのＰｔ膜２５を形成しない点が異なる。
【０１２７】
１トランジスター型メモリは、このようなＭＦＩＳ構造をしている。一般的なＭＩＳゲート構造のＩの部分がＦ＋Ｉの直列構造であり、ＦとＩの合成容量がのっかったゲート構造である。上部メタル電極と下部Ｓｉ基板（通常、高濃度ドーパントが含有する低抵抗Ｓｉ基板を用いる為、Ｓｉ基板を下部電極に用い、上部メタル電極と、下部低抵抗Ｓｉ基板との間に直流電圧をプラス・マイナス印加して、分極を任意に反転させることが出来る。
【０１２８】
本実施形態においても第１の実施形態と同様の効果を得ることができる。
【０１２９】
［第４の実施形態］
図１２は、本発明の一態様に係る強誘電体メモリを示す断面図である。この強誘電体メモリは１トランジスター型のＦＲＡＭ（登録商標）(Ferroelectric Random Access Memory)である。
【０１３０】
強誘電体メモリ１０は半導体層１１を有し、半導体層１１は、単結晶基板（例えばＳｉ基板、Ｓｉウエハ等）、単結晶層、エピタキシャル層、多結晶層（例えば多結晶シリコン層）等であるとよい。半導体層１１上にはＺｒＯ２膜１２が形成され、ＺｒＯ２膜１２上にはＳｒＲｕＯ３膜１３が形成されている。ＳｒＲｕＯ３膜１３上にはＰＺＴ膜１４が形成され、ＰＺＴ膜１４上には電極１５が形成されている。電極１５の材質は例えば金属（例えばＰｔ、Ｉｒ、Ｎｉ、Ｐｄ、Ａｇ−Ｐｄ合金、Ｒｕ、Ａｕ／Ｔｉの積層、Ａｕ／Ｃｒの積層等）または酸化物電極を用いることができる。半導体層１１にはソース領域１６及びドレイン領域１７が形成されている。
【０１３１】
本実施の形態によれば、従来技術のＰｔ膜に代えてＳｒＲｕＯ３膜１３を用いるため、強誘電体メモリのコストを低減することができる。
【０１３２】
次に、図１２の強誘電体メモリの製造方法について説明する。
【０１３３】
半導体層１１としての基板を準備する。この基板としては、種々の基板を用いることができ、例えばＳｉ単結晶やサファイア単結晶などの単結晶基板、表面に金属酸化物膜が形成された単結晶基板、表面にポリシリコン膜またはシリサイド膜が形成された基板等を用いることができる。なお、本実施形態では、（１００）に配向したＳｉ基板を用いる。
【０１３４】
次に、半導体層１１としてのＳｉ基板上にＺｒＯ２膜を５５０℃以下の温度（好ましくは５００℃の温度）で蒸着法により形成する。このＺｒＯ２膜は（２００）に配向する。Ｓｉ基板は（１００）に配向している。なお、ＺｒＯ２膜は、後工程で加工されて図１２に示すＺｒＯ２膜１２となる。
【０１３５】
この後、ＺｒＯ２膜上にスパッタリングによりＳｒＲｕＯ３膜を形成する。次いで、ＳｒＲｕＯ３膜を加圧酸素雰囲気でＲＴＡ(Rapid Thermal Anneal)により結晶化する。この結晶化したＳｒＲｕＯ３膜は、ストロンチウムとルテニウムの複合酸化物で、ペロブスカイト構造をとる化合物である。なお、ＳｒＲｕＯ３膜は、後工程で加工されて図１２に示すＳｒＲｕＯ３膜１３となる。
【０１３６】
次に、ＳｒＲｕＯ３膜上にスパッタリング法またはゾルゲル法によりＰＺＴ膜を形成する。このＰＺＴ膜は、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３膜であり、ｘは下記式１を満たし、Ｐｂ：（Ｚｒ１−ｘ＋Ｔｉｘ）の元素比率は（１．４〜１．１）：１である。
０＜ｘ＜１（好ましくは０．１＜ｘ＜１）  ・・・式１
【０１３７】
なお、本明細書において「ＰＺＴ膜」は、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３に不純物を含有するものも含み、その不純物を含有させてもＰＺＴ膜の強誘電体の機能を消滅させないものであれば種々のものを含有させてもよいものとする。
【０１３８】
ＰＺＴ膜をスパッタリング法により形成する方法は次のとおりである。
Ｐｂ：（Ｚｒ１−ｘ＋Ｔｉｘ）の元素比率が（１．４〜１．１）：１であるＰｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３のスパッタリングターゲットをスパッタリングする。これにより、ＳｒＲｕＯ３膜上にＰＺＴ膜が形成される。
【０１３９】
ＰＺＴ膜をゾルゲル法により形成する方法は次のとおりである。
Ｐｂが１０原子％以上４０原子％以下過剰に添加されたＰＺＴ膜形成用の前駆体溶液をＳｒＲｕＯ３膜上に塗布し、例えば１０ａｔｍの加圧酸素雰囲気で熱処理して結晶化を行う。これにより、ＳｒＲｕＯ３膜上にＰＺＴ膜が形成される。
なお、ＰＺＴ膜は、後工程で加工されて図１２に示すＰＺＴ膜１４となる。
【０１４０】
次に、ＰＺＴ膜上に電極膜を形成し、この電極膜上にフォトレジスト膜を塗布し、露光及び現像することで、電極膜上にはレジストパターン（図示せず）が形成される。次いで、このレジストパターンをマスクとして電極膜、ＰＺＴ膜、ＳｒＲｕＯ３膜及びＺｒＯ２膜をエッチング加工する。これにより、Ｓｉ基板１１上にＺｒＯ２膜１２が形成され、ＺｒＯ２膜１２上にＳｒＲｕＯ３膜１３が形成され、ＳｒＲｕＯ３膜１３上にＰＺＴ膜１４が形成され、ＰＺＴ膜１４上に電極１５が形成される。
【０１４１】
この後、レジストパターン及び電極１５をマスクとしてＳｉ基板１１に不純物イオンを注入し、熱処理を施すことで、Ｓｉ基板１１にソース領域１６及びドレイン領域１７を形成する。
【０１４２】
なお、本実施の形態では、ＳｒＲｕＯ３膜１３上にＰＺＴ膜１４を形成しているが、これに限定されるものではなく、ＳｒＲｕＯ３膜１３上に他の強誘電体膜を形成することも可能である。
強誘電体膜は、ＡＢＯ３あるいは（Ｂｉ２Ｏ２）２＋（Ａｍ−１ＢｍＯ３ｍ＋１）２−（式中、ＡはＬｉ、Ｎａ、Ｋ、Ｒｂ、Ｐｂ、Ｃａ、Ｓｒ、Ｂａ、Ｂｉ、Ｌａ及びＨｆからなる群から選択される少なくとも１種、ＢはＲｕ、Ｆｅ、Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｖ、Ｗ及びＭｏからなる群から選択される少なくとも１種、ｍは５以下の自然数である。）で表されるペロブスカイトまたはビスマス層状構造酸化物を有する膜である。
【０１４３】
［第５の実施形態］
図１３は、本発明の一態様に係る強誘電体メモリを示す断面図であり、図１２と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【０１４４】
図１３に示す強誘電体メモリ２０は、ＳｒＲｕＯ３膜１３とＺｒＯ２膜１２との間にＰｔ膜１８が形成されている点が図１２に示す強誘電体メモリ１０と異なる。Ｐｔ膜１８の膜厚は、ＳｒＲｕＯ３膜１３の膜厚の１／１０    〜１／５であるとよい。詳細には、ＳｒＲｕＯ３膜１３の膜厚が例えば１００ｎｍである場合、Ｐｔ膜１８の膜厚は１０〜２０ｎｍであるとよい。
【０１４５】
本実施の形態によれば、ＳｒＲｕＯ３膜１３を有するため、Ｐｔ膜１８の膜厚を薄くすることができる。従来の強誘電体メモリでは、Ｐｔ膜の膜厚が少なくとも１００ｎｍ程度必要となるのに対し、本実施の形態では、ＳｒＲｕＯ３膜１３を有することで、Ｐｔ膜１８の膜厚を従来のＰｔ膜に比べて１／１０    〜１／５程度と薄くすることができる。その結果、従来の強誘電体メモリに比べてコストを低減することが可能となる。
【０１４６】
次に、図１３の強誘電体メモリの製造方法について説明するが、図１２の強誘電体メモリの製造方法と異なる部分についてのみ説明する。
【０１４７】
ＺｒＯ２膜上に５５０℃以下の温度（好ましくは４００℃の温度）でスパッタリングによってエピタキシャル成長によるＰｔ膜を形成する。このＰｔ膜は（２００）に配向する。なお、Ｐｔ膜は、後工程で加工されて図１３に示すＰｔ膜１８となる。
【０１４８】
上記のようにＺｒＯ２膜及びＰｔ膜を形成する際の基板温度を５５０℃以下として膜の成長速度及び熱応力を低く抑えることで、ＺｒＯ２膜上にＰｔ膜を直接形成しても、このＰｔ膜を（２００）に配向させることができる。
【０１４９】
次に、Ｐｔ膜上にスパッタリングによりＳｒＲｕＯ３膜を形成する。次に、ＳｒＲｕＯ３膜上にＰＺＴ膜を形成する。次に、ＰＺＴ膜上に電極膜を形成し、この電極膜上にレジストパターンを形成する。次いで、このレジストパターンをマスクとして電極膜、ＰＺＴ膜、ＳｒＲｕＯ３膜、Ｐｔ膜及びＺｒＯ２膜をエッチング加工する。これにより、Ｓｉ基板１１上にＺｒＯ２膜１２が形成され、ＺｒＯ２膜１２上にＰｔ膜１８が形成され、Ｐｔ膜１８上にＳｒＲｕＯ３膜１３が形成され、ＳｒＲｕＯ３膜１３上にＰＺＴ膜１４が形成され、ＰＺＴ膜１４上に電極１５が形成される。
【０１５０】
なお、上記の第１乃至第５の実施形態を適宜組み合わせて実施することも可能である。
【実施例１】
【０１５１】
図１４は、実施例１によるサンプル１及びサンプル２それぞれの圧電膜のＤＥヒステリシス曲線と圧電バタフライ曲線を示す図、圧電膜の圧電特性ｄ３１を測定した結果を示す図、圧電膜に７００Ｈｚの周波数で±２．５Ｖ、±５Ｖ、±１０Ｖそれぞれを印加してバイポーラ駆動させた圧電ヒステリシス曲線を示す図等である。
【０１５２】
サンプル１、２の圧電膜の製造方法は以下のとおりである。
（１００）の結晶面を有する６インチのＳｉ基板１１の上に反応性蒸着法によりＺｒＯ２膜を成膜した。この際の蒸着条件は表１に示すとおりである。このＺｒＯ２膜は（１００）に配向した。
【０１５３】
次に続けて、ＺｒＯ２膜上にスパッタリングにより膜厚１００ｎｍのＰｔ膜を成膜した。この際の成膜条件は表１に示すとおりである。このＰｔ膜は（２００）に配向した。
【０１５４】
【表１】
2017059751.tif 000003
【０１５５】
次に、Ｐｔ膜上にＰｂＺｒＯ３膜（以下、「ＰＺＯ膜」という。）とＰｂ（Ｚｒ０．５５Ｔｉ０．４５）Ｏ３膜（以下、「ＰＺＴ膜」という。）を順に積層した積層膜を形成した。詳細には、Ｐｔ膜上にゾルゲル法で膜厚２５０ｎｍのＰＺＯ膜を塗布した。この際の条件は以下のとおりである。
1.4mol/kg濃度の1.3PbZrO3形成用MOD溶液（豊島製作所製），エタノール，２−ｎ−ブトキシエタノールを合わせて1000ml（それぞれ1:1:1の割合で混合）とし、その中に、ポリビニルピロリドン（日本触媒K-30）という白色粉末を20g添加し、撹拌溶解したものを原料溶液とした、この溶液3mlを６インチウェハ上に滴下し、3000rpmで10秒間回転塗布した後、150℃ホットプレート上に30秒間保持、次に250℃ホットプレート上に90秒間保持した後、1atmのO2雰囲気中で600℃，3分間焼結した。
【０１５６】
続けて、ＰＺＯ膜上に所定の膜厚のＰＺＴ膜をゾルゲル法で形成した。サンプル１のＰＺＴ膜の膜厚が０．８μｍであり、サンプル２のＰＺＴ膜の膜厚が０．５μｍである。詳細な形成方法は以下のとおりである。
【０１５７】
ＰＺＴ前駆体溶液を用意する。ＰＺＴ前駆体溶液は、ＰＺＴ結晶の成分金属を全て或いは一部含む金属化合物と、その部分重縮合物を有機溶媒中に含有する前駆体溶液であり、濃度が２５重量％のＰＺＴ（Ｚｒ／Ｔｉ＝７０／３０）でＰｂが２０％過剰な溶液である。次いで、ＰＺＯ膜上にＰＺＴ前駆体溶液をスピンコート法により塗布することにより、ＰＺＯ膜上に１層目の塗布膜を形成する。詳細には、500μLのＰＺＴ前駆体溶液をＰＺＯ膜上に塗布し、0〜500rpmまで3秒間で上昇させ、500rpmで5秒間保持した後、1500rpmで20秒間回転後、停止させた。次いで、この塗布されたＰＺＴ前駆体溶液をホットプレート上で２５０℃に加熱しつつ３０秒間保持して乾燥させ、水分を除去した後、さらに高温に保持したホットプレート上で４５０℃に加熱しつつ６０秒間保持して仮焼成を行う。このようにして１層目のPZT（70/30）膜をＰＺＯ膜上に形成する。
【０１５８】
次に、上記と同様の方法で、回転塗布、乾燥、仮焼成を複数回繰り返し、所定の膜厚にする。
【０１５９】
次に、仮焼成を行った後の複数層のＰＺＴアモルファス膜に加圧式ランプアニール装置（RTA: rapidly thermal anneal）を用いて酸素雰囲気の１０ａｔｍで７００℃の温度に３分間保持してアニール処理を行い、ＰＺＴ結晶化を行う。この結晶化されたＰＺＴ膜は、ペロブスカイト構造からなる。なお、サンプル１のＰＺＴ膜の膜厚は０．７８７μｍであり、サンプル２のＰＺＴ膜の膜厚は０．４５８μｍである。
【０１６０】
次いで、上記の圧電膜の圧電特性を測定し、ＤＥヒステリシス特性を測定し、圧電特性ｄ３１を測定し、圧電膜に７００Ｈｚの周波数で±２．５Ｖ、±５Ｖ、±１０Ｖそれぞれを印加してバイポーラ駆動させて圧電ヒステリシス特性を測定した。これらの測定結果は図１４に示されている。
【０１６１】
図１４のサンプル１，２の圧電膜のＤＥヒステリシス曲線と圧電バタフライ曲線において、圧電バタフライ曲線が極小値を取る電圧がＤＥヒステリシス曲線の抗電圧Ｖｃより大きいことが分かる。このため、サンプル１、２の圧電膜のヒステリシス曲線の抗電圧Ｖｃを超えた電圧を印加してバイポーラ駆動させても、圧電ヒステリシス特性に電歪の要素が入ってしまうことがないことが確認できた。従って、サンプル１，２の圧電膜を本発明の一態様に係る強誘電体メモリに用いることで、４値を記憶するメモリ効果を実現できることが確認されたといえる。
【０１６２】
（比較例１）
図１５は、比較例１のサンプル３の膜厚２μｍのＰＺＴ膜のＤＥヒステリシス曲線と圧電バタフライ曲線、そのサンプル３のＰＺＴ膜に±２．５Ｖ、７００Ｈｚを印加してバイポーラ駆動させた圧電ヒステリシス曲線、サンプル３のＰＺＴ膜に±５Ｖ、７００Ｈｚを印加してバイポーラ駆動させた圧電ヒステリシス曲線、サンプル３のＰＺＴ膜に±１０Ｖ、７００Ｈｚを印加してバイポーラ駆動させた圧電ヒステリシス曲線を示す図である。
【０１６３】
サンプル３の膜厚２μｍのＰＺＴ膜は以下のように作製される。
４インチウェハ上に（１００）に配向したＰｔ膜を形成し、このＰｔ膜上にスパッタリング法によりＰＺＴ膜を成膜する（例えば特許文献１参照）。この際のスパッタ条件の一例は以下のとおりである。ＰＺＴ膜の成膜時間を調整することで、膜厚２μｍのＰＺＴ膜を形成したサンプル３を作製する。そして、サンプル３のＰＺＴ膜のヒステリシス評価及び圧電バタフライ評価を行う。
【０１６４】
［スパッタ条件］
装置  ：  ＲＦマグネトロンスパッタリング装置
パワー  ：  １５００Ｗ
ガス  ：  Ａｒ／Ｏ２
圧力  ：  ０．１４Ｐａ
温度  ：  ６００℃
成膜速度  ：  ０．６３ｎｍ／秒
【０１６５】
図１５のＤＥヒステリシス曲線と圧電バタフライ曲線によれば、圧電バタフライ曲線が極小値を取る電圧が、ＤＥヒステリシス曲線の抗電圧Ｖｃとほぼ一致することが分かる。圧電バタフライ曲線が極小値を取る電圧についてもＤＥヒステリシス曲線の抗電圧Ｖｃとほぼ一致することが読み取れる。このように比較例の圧電膜では、圧電バタフライ（機械的振動）特性と強誘電性ヒステリシス特性（電子の動き）がほぼ一致する。
【０１６６】
サンプル３のＰＺＴ膜に、ＤＥヒステリシス曲線の抗電圧Ｖｃを超えない±２．５Ｖ、±５Ｖの電圧を印加してバイポーラ駆動をさせた場合は、図１５に示すように圧電ヒステリシス特性は直線的な挙動を示す。しかし、サンプル２のＰＺＴ膜に、ＤＥヒステリシス曲線の抗電圧Ｖｃを超えた±１０Ｖの電圧を印加してバイポーラ駆動をさせた場合は、図１５に示すように圧電ヒステリシス特性に電歪の要素が入ってしまう。つまり、強誘電体膜の圧電性は、強誘電ヒステリシスを、その起源としている。駆動電圧が抗電圧Ｖｃを超えると、分極反転して圧電性が壊れてしまう。
【実施例２】
【０１６７】
図１６は、実施例２によるサンプル１の圧電膜の断面図、そのサンプル１のＤＥヒステリシス曲線を示す図、圧電膜に７００Ｈｚの周波数で±２．５Ｖ、±５Ｖ、±１０Ｖそれぞれを印加してバイポーラ駆動させた圧電ヒステリシス曲線を示す図である。サンプル１の圧電膜は基板（図示せず）上に形成されたものである。
【０１６８】
＜実施例２のサンプル１の作製方法＞
基板上に膜厚２００ｎｍの初期核としてのSPT-PZT（55/45）種結晶膜を以下の条件のスパッタリング法により形成する。
［スパッタリング条件］
装置  ：  ＲＦマグネトロンスパッタリング装置
スパッタ方式  ：  図２８（Ａ）に示すデポアップ
ターゲット組成  ：  Ｐｂ（Ｚｒ５５Ｔｉ４５）Ｏ３
パワー  ：  １５００Ｗ
ガス  ：  Ａｒ／Ｏ２
圧力  ：  ０．１４Ｐａ
温度  ：  ６００℃
成膜速度  ：  ０．６３ｎｍ／秒
成膜時間  ：  １．３分
【０１６９】
次に、ＰＺＴ前駆体溶液を用意する。ＰＺＴ前駆体溶液は、ＰＺＴ結晶の成分金属を全て或いは一部含む金属化合物と、その部分重縮合物を有機溶媒中に含有する前駆体溶液であり、濃度が２５重量％のＰＺＴ（Ｚｒ／Ｔｉ＝７０／３０）でＰｂが２０％過剰な溶液である。次いで、SPT-PZT（55/45）種結晶膜上にＰＺＴ前駆体溶液をスピンコート法により塗布することにより、SPT-PZT（55/45）種結晶膜上に塗布膜が重ねて形成される。詳細には、500μLのＰＺＴ前駆体溶液をSPT-PZT（55/45）種結晶膜上に塗布し、0〜500rpmまで3secで上昇させ、500rpmで5sec保持した後、1500rpmで20sec回転後、停止させた。次いで、この塗布されたＰＺＴ前駆体溶液をホットプレート上で２５０℃に加熱しつつ３０秒間保持して乾燥させ、水分を除去した後、さらに高温に保持したホットプレート上で４５０℃に加熱しつつ６０秒間保持して仮焼成を行う。このような塗布、乾燥、仮焼成を繰り返して所定の膜厚を得る。
【０１７０】
次に、仮焼成を行った後のＰＺＴアモルファス膜に加圧式ランプアニール装置（RTA: rapidly thermal anneal）を用いて酸素雰囲気の１０ａｔｍで７００℃の温度に３分間保持してアニール処理を行い、ＰＺＴ結晶化を行う。この結晶化されたＰＺＴ膜は、膜厚が１０００ｎｍの強誘電体塗布焼結結晶膜であり、ペロブスカイト構造からなる。
【０１７１】
図１７は、実施例２によるサンプル２の圧電膜の断面図、そのサンプル２のＤＥヒステリシス曲線を示す図、圧電膜に７００Ｈｚの周波数で±２．５Ｖ、±５Ｖ、±１０Ｖそれぞれを印加してバイポーラ駆動させた圧電ヒステリシス曲線を示す図である。サンプル２の圧電膜は基板（図示せず）上に形成されたものである。
【０１７２】
実施例２のサンプル２の作製方法は以下のとおりである。
基板上に膜厚２００ｎｍの初期核としてのSPT-PZT（55/45）種結晶膜をサンプル１と同様の方法でスパッタリング法により形成する。
【０１７３】
次に、サンプル１と同様のＰＺＴ前駆体溶液を用意し、サンプル１と同様の方法で、SPT-PZT（55/45）種結晶膜上にＰＺＴ前駆体溶液をスピンコート法により塗布し、乾燥、仮焼成を繰り返して所定の膜厚を得る。
【０１７４】
次に、ＰＺＴ前駆体溶液を用意する。ＰＺＴ前駆体溶液は、ＰＺＴ結晶の成分金属を全て或いは一部含む金属化合物と、その部分重縮合物を有機溶媒中に含有する前駆体溶液であり、濃度が２５重量％のＰＺＴ（Ｚｒ／Ｔｉ＝３０／７０）でＰｂが２０％過剰な溶液である。次いで、サンプル１と同様の方法で、SPT-PZT（55/45）種結晶膜上にＰＺＴ前駆体溶液をスピンコート法により塗布し、乾燥、仮焼成を繰り返して所定の膜厚を得る。
【０１７５】
次に、仮焼成を行った後のＰＺＴアモルファス膜に加圧式ランプアニール装置を用いて酸素雰囲気の１０ａｔｍで７００℃の温度に３分間保持してアニール処理を行い、ＰＺＴ結晶化を行う。この結晶化されたＰＺＴ膜は、膜厚が５００ｎｍの強誘電体塗布焼結結晶膜（Ｚｒ／Ｔｉ＝７０／３０）と膜厚が５００ｎｍの強誘電体塗布焼結結晶膜（Ｚｒ／Ｔｉ＝３０／７０）の積層膜であり、ペロブスカイト構造からなる。
【０１７６】
図１８は、実施例２によるサンプル３の圧電膜の断面図、そのサンプル３のＤＥヒステリシス曲線を示す図、圧電膜に７００Ｈｚの周波数で±２．５Ｖ、±５Ｖ、±１０Ｖそれぞれを印加してバイポーラ駆動させた圧電ヒステリシス曲線を示す図である。サンプル３の圧電膜は基板（図示せず）上に形成されたものである。
【０１７７】
実施例２のサンプル３の作製方法は、次の点以外はサンプル２の作製方法と同様である。サンプル３の結晶化されたＰＺＴ膜は、膜厚が３００ｎｍの強誘電体塗布焼結結晶膜（Ｚｒ／Ｔｉ＝７０／３０）と膜厚が７００ｎｍの強誘電体塗布焼結結晶膜（Ｚｒ／Ｔｉ＝３０／７０）の積層膜であり、ペロブスカイト構造からなる。
【０１７８】
上記のサンプル１〜３の圧電膜のＤＥヒステリシス特性を測定し、圧電膜に７００Ｈｚの周波数で±２．５Ｖ、±５Ｖ、±１０Ｖそれぞれを印加してバイポーラ駆動させて圧電ヒステリシス特性を測定した。サンプル１の測定結果は図１６に示され、サンプル２の測定結果は図１７に示され、サンプル３の測定結果は図１８に示されている。
【０１７９】
図１６〜図１８のサンプル１〜３それぞれの圧電膜のヒステリシス曲線の抗電圧Ｖｃを超えた電圧（±１０Ｖ）を印加してバイポーラ駆動させても、圧電ヒステリシス特性に電歪の要素が入ってしまうことがないことが確認できた。従って、サンプル１〜３の圧電膜を本発明の一態様に係る強誘電体メモリに用いることで、４値を記憶するメモリ効果を実現できることが確認されたといえる。
【０１８０】
図１９は、図１７に示す実施例２のサンプル２の圧電膜及び図１８に示す実施例２のサンプル３の圧電膜を模式的に示す断面図である。
【０１８１】
図１９に示すように、スパッタリングによりスパッタPZT（Zr=0.55/Ti=0.45）セラミックスを堆積する。この際に、PZT分子を基板に叩きつけぎゅうぎゅうと堆積することで基板に平行方向の矢印の様に、基板に対して引っ張り応力が掛かる。且つ、プラズマ中のイオンの影響で基板に垂直方向の矢印の様に自発分極（ポーリング）が生じる。
【０１８２】
次に、ゾルゲルPZT（Zr=0.70/Ti=0.30）をスピンコートすると、乾燥、仮焼成のプロセスで有機物がCO2になり、膜の体積が減少する。この時に基板に平行方向の矢印の様に基板に対して圧縮応力が発生する。また、基板に垂直方向の矢印の様に自発分極はスパッタPZTから連続する。
【０１８３】
最後に、ゾルゲルPZT（Zr=0.30/Ti=0.70）をスピンコートすると、乾燥、仮焼成のプロセスで有機物がCO2になり、膜の体積が減少する。且つ、Ti=0.70はPZTテトラゴナル結晶であり、Ti=0.3のロンボヘドラル結晶に比較して格子定数が短く、結晶が固い為、基板に平行方向の矢印の様に、基板に対して更に大きな圧縮応力が発生する。
【０１８４】
このように大きな内部応力がPZT膜中に残留することが、強誘電性ヒステリシスが反転しても、圧電性電歪ヒステリシスは反転しないことの原因であると示唆された。
【実施例３】
【０１８５】
図２０は、実施例３のサンプルのＸＲＤ(X-Ray Diffraction)チャートである。
【０１８６】
実施例３のサンプルの作製方法は以下のとおりである。
まず基板上にZO2膜を蒸着法により形成した。その上にNbメタルターゲットを用い、DCパルススパッタ法で300nmのメタルNb膜を形成した。DCパルススパッタ法とは、DC電源からパルス状の電圧をスパッタリングターゲットに印加してスパッタリングする方法である。
【０１８７】
次に、Li2O形成用ゾルゲル前駆体をスピンコート法により塗布し、加圧酸素雰囲気中でアニールしたところ、図２０に示す（110）配向したLiNbO3Li2O前駆体単一配向膜が得られた。
【実施例４】
【０１８８】
図２１は、実施例４の強誘電体メモリのフローティングゲートキャパシタを示す斜視図である。このフローティングゲートキャパシタは、図１に示すゲートキャパシタ２９に相当し、本実施例の強誘電体メモリは、図１のゲートキャパシタ２９以外の部分が図１と同様の構造である。
【０１８９】
本実施例の強誘電体メモリでは、図１のゲートキャパシタがPZTキャパシタである場合でも約10μC/cm2と大きすぎてゲートキャパシタ下のZrO2絶縁膜の絶縁耐圧を蓄積電荷量が超えてしまう場合がある為、PZTキャパシタ面積を1/10とした構造である。
【０１９０】
図２２は、図２１に示す強誘電体メモリのヒステリシスを示す図である。図２２に示すように、PZTキャパシタ面積を1/10とした構造であってもメモリ効果が得られることが確認された。
【符号の説明】
【０１９１】
１０    強誘電体メモリ
１１    半導体層（Ｓｉ基板）
１２    ＺｒＯ２膜
１３    ＳｒＲｕＯ３膜
１４    ＰＺＴ膜
１５    電極
１６    ソース領域
１７    ドレイン領域
１８    Ｐｔ膜
２０    強誘電体メモリ
２１    反強誘電体膜
２２    強誘電体膜
２２ａ  （ＰｂａＬａｂ）（ＺｒｃＴｉＢＮｂｅ）Ｏ３−δ種結晶膜
２２ｂ  （ＰｂａＬａｂ）（ＺｒｃＴｉｘＮｂｅ）Ｏ３−δ結晶膜
２３    圧電膜
２４    酸化物絶縁体層
２５    Ｐｔ膜（下部電極，第２の電極）
２６    Ｐｔ膜（上部電極，第１の電極）
２７    ソース領域
２８    ドレイン領域
２９    ゲートキャパシタ
３０    Ｓｉ基板
３１    Ｐ型Ｓｉ基板
３２    強誘電体膜
３３    ゲート電極
４０    スパッタリングターゲット
【図１】
2017059751.tif 000004
【図２】
2017059751.tif 000005
【図４】
2017059751.tif 000006
【図５】
2017059751.tif 000007
【図６】
2017059751.tif 000008
【図７】
2017059751.tif 000009
【図８】
2017059751.tif 000010
【図９】
2017059751.tif 000011
【図１０】
2017059751.tif 000012
【図１１】
2017059751.tif 000013
【図１２】
2017059751.tif 000014
【図１３】
2017059751.tif 000015
【図１９】
2017059751.tif 000016
【図２１】
2017059751.tif 000017
【図２７】
2017059751.tif 000018
【図２８】
2017059751.tif 000019
【図３】
2017059751.tif 000020
【図１４】
2017059751.tif 000021
【図１５】
2017059751.tif 000022
【図１６】
2017059751.tif 000023
【図１７】
2017059751.tif 000024
【図１８】
2017059751.tif 000025
【図２０】
2017059751.tif 000026
【図２２】
2017059751.tif 000027
【図２３】
2017059751.tif 000028
【図２４】
2017059751.tif 000029
【図２５】
2017059751.tif 000030
【図２６】
2017059751.tif 000031