(57)【要約】【課題】利得を可変とすることができるフィルタにおいて、利得の変更時に発生するDCオフセットの過渡応答信号を迅速に収束させることができる帯域通過フィルタを提供する。【解決手段】実施形態によれば、帯域通過フィルタは、利得を変更可能で、ローパスフィルタの機能とハイパスフィルタの機能を有する、増幅器と抵抗器とコンデンサで構成された３つの積分器と、制御器８ａと、を有する。制御器８ａは、利得を変更するタイミングに応じて、所定期間、ローパスフィルタのカットオフ周波数ωCとハイパスフィルタのカットオフ周波数ωC1の両方を高めるように３つの積分器を制御する。【選択図】図２
2017028630.tif 000002
【特許請求の範囲】
【請求項１】
利得を変更可能で、ローパスフィルタの機能とハイパスフィルタの機能を有する、増幅器と抵抗器とコンデンサで構成された１つ以上の積分器と、
前記利得を変更するタイミングに応じて、第１の所定期間、前記ローパスフィルタの第１カットオフ周波数と前記ハイパスフィルタの第２カットオフ周波数の両方を高めるように前記１つ以上の積分器を制御する制御器と、
を有する帯域通過フィルタ。
【請求項２】
前記１つ以上の積分器は、帰還経路に挿入された第１の積分器を含み、
前記制御器は、前記第１の積分器の第１の抵抗器の抵抗値と第１のコンデンサの容量値の少なくとも１つを変更することによって、前記ハイパスフィルタの第２カットオフ周波数を高くする請求項１に記載の帯域通過フィルタ。
【請求項３】
前記１つ以上の積分器は、完全積分器と、不完全積分器とを含み、
前記制御器は、前記完全積分器の第２のコンデンサの容量値と前記不完全積分器の第３のコンデンサの容量値の少なくとも１つを変更することによって、前記ローパスフィルタの前記第１カットオフ周波数を高くする請求項１又は２に記載の帯域通過フィルタ。
【請求項４】
前記制御器は、前記第１の所定期間が経過すると、第２の所定期間、前記ローパスフィルタの前記第１カットオフ周波数を、高くする前の元の周波数に戻し、かつ前記ハイパスフィルタの前記第２カットオフ周波数を、高くする前の周波数と高くした周波数との間の値の周波数に変更し、前記第２の所定期間が経過すると、前記ハイパスフィルタの前記第２カットオフ周波数を高くする前の元の周波数に戻すように前記１つ以上の積分器を制御する請求項１から３のいずれか１つに記載の帯域通過フィルタ。
【請求項５】
前記１つ以上の積分器は、第１の積分器、第２の積分器及び第３の積分器を含み、
前記第３の積分器は、前記第２の積分器の出力と前記第１の積分器の入力の間の帰還経路に設けられ、
前記制御器は、
前記第１の積分器の第１の抵抗器の抵抗値を変更することにより前記利得を変更し、
前記第１の積分器の第１のコンデンサの容量値と前記第２の積分器の第２のコンデンサの容量値とを変更することにより前記ローパスフィルタの第１カットオフ周波数を変更し、
前記第３の積分器の第２の抵抗器の抵抗値を変更することにより前記ハイパスフィルタの第２カットオフ周波数を変更する請求項１に記載の帯域通過フィルタ。
【請求項６】
請求項１から５のいずれか１つに記載の帯域通過フィルタを備えた無線通信機。
【請求項７】
利得を変更可能で、ローパスフィルタの機能とハイパスフィルタの機能を有する、増幅器と抵抗器とコンデンサで構成された１つ以上の積分器と、
前記利得を変更するタイミングに応じて、第１の所定期間、前記ローパスフィルタのQ値を下げかつ前記ハイパスフィルタのカットオフ周波数を高めるように前記１つ以上の積分器を制御する制御器と、
を有する帯域通過フィルタ。
【請求項８】
前記１つ以上の積分器は、帰還経路に挿入された第１の積分器を含み、
前記制御器は、前記第１の積分器の第１の抵抗器の抵抗値と第１のコンデンサの容量値の少なくとも１つを変更することによって、前記ハイパスフィルタの前記カットオフ周波数を高くする請求項７に記載の帯域通過フィルタ。
【請求項９】
前記１つ以上の積分器は、完全積分器と、不完全積分器とを含み、
前記制御器は、前記不完全積分器の抵抗器の抵抗値とコンデンサの容量値の少なくとも１つを変更することによって、前記ローパスフィルタの前記Q値を下げる請求項７又は８に記載の帯域通過フィルタ。
【請求項１０】
前記制御器は、前記第１の所定期間が経過すると、第２の所定期間、前記ローパスフィルタの前記Q値を、下げる前の元のQ値に戻し、かつ前記ハイパスフィルタの前記カットオフ周波数を、高くする前の周波数と高くした周波数との間の値の周波数に変更し、前記第２の所定期間が経過すると、前記ハイパスフィルタの前記カットオフ周波数を高くする前の元の周波数に戻すように前記１つ以上の積分器を制御する請求項７から９のいずれか１つに記載の帯域通過フィルタ。
【請求項１１】
前記１つ以上の積分器は、第１の積分器、第２の積分器及び第３の積分器を含み、
前記第３の積分器は、前記第２の積分器の出力と前記第１の積分器の入力の間の帰還経路に設けられ、
前記制御器は、
前記第１の積分器の第１の抵抗器の抵抗値を変更することにより前記利得を変更し、
前記第２の積分器の第２の抵抗器の抵抗値を変更することにより前記ローパスフィルタの前記Q値を変更し、
前記第３の積分器の第３の抵抗器の抵抗値を変更することにより前記ハイパスフィルタの第２カットオフ周波数を変更する請求項７に記載の帯域通過フィルタ。
【請求項１２】
請求項７から１１のいずれか１つに記載の帯域通過フィルタを備えた無線通信機。
【請求項１３】
利得を変更可能で、ローパスフィルタの機能とハイパスフィルタの機能を有する、増幅器と抵抗器とコンデンサで構成された１つ以上の積分器と、
前記利得を変更するタイミングに応じて、第１の所定期間、前記ローパスフィルタの第１カットオフ周波数と前記ハイパスフィルタの第２カットオフ周波数の両方を高め、かつ前記ローパスフィルタのQ値を下げるように前記１つ以上の積分器を制御する制御器と、
を有する帯域通過フィルタ。
【請求項１４】
前記１つ以上の積分器は、帰還経路に挿入された第１の積分器を含み、
前記制御器は、前記第１の積分器の第１の抵抗器の抵抗値と第１のコンデンサの容量値の少なくとも１つを変更することによって、前記ハイパスフィルタの第２カットオフ周波数を高くする請求項１３に記載の帯域通過フィルタ。
【請求項１５】
前記１つ以上の積分器は、完全積分器と、不完全積分器とを含み、
前記制御器は、前記完全積分器の第２のコンデンサの容量値と前記不完全積分器の第３のコンデンサの容量値の少なくとも１つを変更することによって、前記ローパスフィルタの前記第１カットオフ周波数を高くし、前記不完全積分器の抵抗器の抵抗値とコンデンサの容量値の少なくとも１つを変更することによって、前記ローパスフィルタの前記Q値を下げる請求項１３又は１４に記載の帯域通過フィルタ。
【請求項１６】
前記制御器は、前記第１の所定期間が経過すると、第２の所定期間、前記ローパスフィルタの前記第１カットオフ周波数を、高くする前の元の周波数に戻し、前記ローパスフィルタの前記Q値を、下げる前の元のQ値に戻し、かつ前記ハイパスフィルタの前記第２カットオフ周波数を、高くする前の周波数と高くした周波数との間の値の周波数に変更し、前記第２の所定期間が経過すると、前記ハイパスフィルタの前記第２カットオフ周波数を高くする前の元の周波数に戻すように前記１つ以上の積分器を制御する請求項１３から１５のいずれか１つに記載の帯域通過フィルタ。
【請求項１７】
前記１つ以上の積分器は、第１の積分器、第２の積分器及び第３の積分器を含み、
前記第３の積分器は、前記第２の積分器の出力と前記第１の積分器の入力の間の帰還経路に設けられ、
前記制御器は、
前記第１の積分器の第１の抵抗器の抵抗値を変更することにより前記利得を変更し、
前記第１の積分器の第１のコンデンサの容量値と前記第２の積分器の第２のコンデンサの容量値とを変更することにより前記ローパスフィルタの第１カットオフ周波数を変更し、
前記第２の積分器の第２の抵抗器の抵抗値を変更することにより前記ローパスフィルタの前記Q値を変更し、
前記第３の積分器の第３の抵抗器の抵抗値を変更することにより前記ハイパスフィルタの第２カットオフ周波数を変更する請求項１３に記載の帯域通過フィルタ。
【請求項１８】
請求項１３から１７のいずれか１つに記載の帯域通過フィルタを備えた無線通信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、帯域通過フィルタ及び無線通信機に関する。
【背景技術】
【０００２】
従来より、無線通信用の受信機は、アンテナからの受信信号から所望の信号のみを取り出すためのローパスフィルタと、デジタル信号に変換するアナログ・デジタル変換器への入力信号強度を最適化するために利得を変更可能な可変利得増幅器とを有している。
【０００３】
さらに、DC（Direct Current）オフセットが入力しないようにするためのDCオフセット除去回路が、可変利得増幅器に設けられている。
【０００４】
従来より、DCオフセットの過渡応答信号を速く収束させる方法として、ハイパスフィルタのカットオフ周波数を切り替える方法が知られているが、ローパスフィルタに可変増幅器の機能を持たせたフィルタを直列接続した場合、ハイパスフィルタのカットオフ周波数を切り替えても、ローパスフィルタの出力にリンギングが発生し、DCオフセットの過渡応答信号を速く収束させることができないという問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−５０６０号公報
【特許文献２】特開２０１２−１５６９３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、実施形態は、利得を可変とすることができるフィルタにおいて、利得の変更時に発生するDCオフセットの過渡応答信号を迅速に収束させることができる帯域通過フィルタ及び無線通信機を提供することを目的とする。
【課題を解決するための手段】
【０００７】
実施形態の帯域通過フィルタは、利得を変更可能で、ローパスフィルタの機能とハイパスフィルタの機能を有する、増幅器と抵抗器とコンデンサで構成された１つ以上の積分器と、前記利得を変更するタイミングに応じて、第１の所定期間、前記ローパスフィルタの第１カットオフ周波数と前記ハイパスフィルタの第２カットオフ周波数の両方を高めるように前記１つ以上の積分器を制御する制御器と、を有する。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係わる無線通信機の受信機の基本構成を示すブロック図である。
【図２】第１の実施形態に係わるLPF-VGA９の基本構成例を示すブロック図である。
【図３】第１の実施形態に係わる、バイカッドフィルタ１１とDCオフセット除去回路１３を含む回路図である。
【図４】第１の実施形態に係わる積分器Iの回路図である。
【図５】第１の実施形態に係わる、DCオフセットの迅速収束のための処理の流れの例を示すフローチャートである。
【図６】第１の実施形態に係わる、抵抗器Rの抵抗値RとコンデンサC1,C2の容量C1,C2を変更したことによるバンドパスフィルタとしてのLPF-VGA９の周波数特性の模式的なグラフである。
【図７】第１の実施形態に係わる、DCオフセットの迅速収束のための処理を行った場合におけるDCオフセットの過渡応答特性を示すグラフである。
【図８】第１の実施形態のDCオフセットの迅速収束のための処理を行わず、HPFのカットオフ周波数の切り替えのみを行った従来方式の場合におけるDCオフセットの過渡応答特性を示すグラフである。
【図９】第２の実施形態に係わる、バイカッドフィルタ１１とDCオフセット除去回路１３を含む回路図である。
【図１０】第２の実施形態に係わる、DCオフセットの迅速収束のための処理の流れの例を示すフローチャートである。
【図１１】第２の実施形態に係わる、DCオフセットの迅速収束のための処理を行った場合におけるDCオフセットの過渡応答特性を示すグラフである。
【図１２】第３の実施形態に係わる、バイカッドフィルタ１１とDCオフセット除去回路１３を含む回路図である。
【図１３】第３の実施形態に係わる、DCオフセットの迅速収束のための処理の流れの例を示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下、図面を参照して実施形態を説明する。
（第１の実施形態）
（構成）
図１は、本実施形態に係わる無線通信機の受信機の基本構成を示すブロック図である。
【００１０】
無線通信用の無線受信機１は、アンテナ２と、低雑音増幅器（以下、LNAと略す）３と、周波数変換を行うミキサ４と、ローパスフィルタ（以下、LPFと略す）５と、可変利得増幅器（以下、VGAと略す）６と、アナログ・デジタル変換器（以下、ADCと略す）７と、デジタル・ベースバンド部（以下、DBBと略す）８とを含んで構成されている。
【００１１】
アンテナ２で受信された信号は、LNA３により増幅されて、ミキサ４によりベースバンド帯域の信号にダウンコーバートされる。ダウンコンバートして得られたベースバンド信号は、LPF５により、受信すべき信号以外の妨害波信号が除去された後、ADC７において適切な変換が行われるようにするために、VGA６により所望の振幅レベルに増幅される。ADC７においてデジタル信号になったベースバンド信号は、DBB８により復調される。  
【００１２】
LPF５とVGA６は、別個の回路ではなく、構成要素である増幅器の数を削減し、消費電流を低減させるために、LPF５にVGA６の機能を持たせた可変利得増幅機能付きローパスフィルタ（以下、LPF-VGAと略す）９として構成されている。VGA６には、DCオフセット除去回路が挿入されている。
【００１３】
DBB８は、LPF-VGA９の制御を行う制御器８ａを有している。制御器８ａは、LPF-VGA９への各種制御信号CSを出力する。LNA３、ミキサ４及びLPF-VGA９を含む回路は、半導体装置に集積されている。
【００１４】
図２は、LPF-VGA９の基本構成例を示すブロック図である。LPF-VGA９は、２つのバイカッドフィルタ（BIQUAD）１１，１２と、２つのDCオフセット除去回路（DCOC）１３，１４と、VGA１５を含む。
【００１５】
各バイカッドフィルタ１１，１２は、２次のLPFの機能とVGAの機能を有する。図２のLPF-VGA９は、２つのバイカッドフィルタ１１と１２を縦続接続して構成された、４次のLPFである。
【００１６】
また、２段目のバイカッドフィルタ１２の後段にVGA１５を設けることで、LPF-VGA９は、より細かな利得調整が可能となっている。  
さらに、LPF-VGA９では、DCオフセット除去回路１３と１４が、それぞれバイカッドフィルタ１１と１２に追加されている。
【００１７】
なお、ここでは、LPF-VGA９では、バイカッドフィルタが用いられているが、LPFとVGAの機能を有するフィルタであれば、バイカッドフィルタ以外のフィルタを用いても良い。
【００１８】
次に、図２において、二点鎖線で示すバイカッドフィルタ１１とDCオフセット除去回路１３を含む回路部分２１の構成について説明する。  
図３は、バイカッドフィルタ１１とDCオフセット除去回路１３を含む回路図である。バイカッドフィルタ１２とDCオフセット除去回路１４も、VGA１５を除けば、図３と同様の構成である。すなわち、図２において、二点鎖線で示すバイカッドフィルタ１２とDCオフセット除去回路１４を含む回路部分２２の構成は、図３と同様の構成である。
【００１９】
図３に示す回路は、LPFとVGAとDCオフセット除去の３つの機能を有する。入力端子３１からの入力信号Xが、可変抵抗器R1を介して演算増幅器OP1の反転入力に入力される。演算増幅器OP1の出力と反転入力の間には、可変コンデンサC1が接続されている。演算増幅器OP1と可変抵抗器R1と可変コンデンサC1とにより１つの積分器が構成されている。
【００２０】
演算増幅器OP2の反転入力には、抵抗器R2を介して演算増幅器OP1の出力が入力される。演算増幅器OP2の出力と反転入力の間には、可変コンデンサC2と抵抗器R3が並列に接続されている。演算増幅器OP2は、出力信号Zを出力端子３２に出力する。演算増幅器OP2と抵抗器R2と可変コンデンサC2とにより１つの積分器が構成されている。
【００２１】
前段は、入力抵抗器としての可変抵抗器R1と、演算増幅器OP1と、帰還容量としての可変コンデンサC1とにより構成された完全積分器であり、後段は、入力抵抗器としての可変抵抗器R2と、演算増幅器OP2と、帰還容量としての可変コンデンサC2と、帰還抵抗としての抵抗器 R3により構成された不完全積分器である。  
また、演算増幅器OP1の反転入力と演算増幅器OP2の出力の間には、積分器Iが接続され、積分器Iの出力は、抵抗器R4を介して演算増幅器OP1の反転入力に入力されている。
【００２２】
図４は、積分器Iの回路図である。積分器Iは、可変抵抗器Rと、演算増幅器OPと、コンデンサCとを有する。積分器Iは可変抵抗器Rの抵抗値Rを変化させて帯域を変化させる。演算増幅器OP2の出力は、可変抵抗器Rを介して演算増幅器OPに入力される。演算増幅器OPの反転入力と出力の間には、コンデンサCが接続されている。
なお、ここでは積分器Iは可変抵抗器Rの抵抗値Rを変化させて帯域を変化させるが、可変コンデンサCの容量値Cを変化して帯域を変えることも可能である。
【００２３】
DCオフセット除去は、１次のLPFである積分器Iを、２次のLPFの帰還経路（フィードバックループ）に挿入することにより、LPF-VGA９のハイパスフィルタ（以下、HPFと略す）特性として実現される。
【００２４】
抵抗器R,R1,R2,R3の抵抗値をそれぞれR,R1,R2,R3とし、コンデンサC,C1,C2の容量をそれぞれC,C1,C2と、カットオフ周波数をωCとし、Q値をQとし、利得をAとするとき、図３の回路の伝達関数（Z/X）は、次の式（１）で示される。
（式１）
2017028630.tif 000003
LPFのカットオフ周波数ωCは、次の式（２）で示される。
（式２）
2017028630.tif 000004
Q値は、次の式（３）で示される。
（式３）
2017028630.tif 000005
利得Aは、次の式（４）で示される。
（式４）
2017028630.tif 000006
利得Aは、抵抗器R1の抵抗値R1を変更することにより、変更可能である。
【００２５】
LPFのカットオフ周波数ωCは、コンデンサC1,C2の容量C1,C2を変更することにより、変更可能である。  
LPFのQ値は、抵抗器R2,R3,R4の抵抗値とコンデンサC1,C2の容量値の少なくとも１つを変更することにより、変更可能である。
【００２６】
さらに、積分器Iの抵抗器Rの抵抗値RとコンデンサCの容量値Cの少なくとも１つを変更することにより、HPFのカットオフ周波数ωC1を変更可能である。  
以上のように、図３に示す回路は、利得Aを変更可能で、LPFの機能とHPFの機能を有する、増幅器と抵抗器とコンデンサで構成された１つ以上の積分器を含む帯域通過フィルタを構成する。
【００２７】
より具体的には、図３に示す回路は、演算増幅器OP1と可変抵抗器R1と可変コンデンサC1とにより構成された第１の積分器と、演算増幅器OP2と抵抗器R2と可変コンデンサC2とにより構成された第２の積分器と、積分器Iは、演算増幅器OPと可変抵抗器RとコンデンサCとにより構成された第３の積分器の、３つの積分器を含む。第１の積分器は、完全積分器であり、第２の積分器は、不完全積分器である。第３の積分器は、第２の積分器の出力と第１の積分器の入力の間の帰還経路に設けられている。
（作用）
DBB８の制御器８ａは、例えば、通信中のプリアンブル信号の信号レベルを検出して、検出した信号レベルに応じて、利得Aを変更する制御を行う。制御器８ａは、制御信号CSの１つとして、抵抗器R1の抵抗値R1を変更して利得Aを変更させる制御信号CSAを出力する。  
制御器８ａは、利得Aの変更時に、DCオフセットの迅速収束のための処理を実行する。図５は、DCオフセットの迅速収束のための処理の流れの例を示すフローチャートである。
【００２８】
図５の処理は、利得Aの変更があったときに、利得Aを変更するための動作と同時に、実行される。図５の処理は、制御器８ａ中のハードウエア回路により実行される。制御器８ａは、利得Aの変更時に、LPF-VGA９中の、バイカッドフィルタ１１、１２とDCオフセット除去回路１３、１４とVGA１５に、制御信号CSを出力する。図３に示す回路と、図５の処理を行う制御器８ａが、帯域通過フィルタを構成する。
【００２９】
利得Aの変更がされると判定されたとき、制御器８ａは、回路部分２１及び２２のLPFのカットオフ周波数ωCとHPFのカットオフ周波数ωC1をそれぞれ所定量PA1とPA2だけ増加する（S1）。例えば、LPFのカットオフ周波数ωCは、変更前の周波数、すなわち元の周波数の２倍に変更し、HPFのカットオフ周波数ωC1は、数MHzだけ高くするようにする制御信号CSBをLPF-VGA９へ出力する。  
制御器８ａは、利得Aを変更するための制御信号CSを、回路部分２１及び２２のそれぞれの可変抵抗器R1と、VGA１５とへ出力する。
【００３０】
S1の処理は、制御器８ａが利得Aを変更するために、回路部分２１及び２２のそれぞれの可変抵抗器R1の抵抗値R1を変更させる制御信号CSAを出力するタイミングと同じタイミングで実行され、制御信号CSAと制御信号CSBは同時に出力される。
【００３１】
よって、S1の処理のとき、LPF-VGA９への制御信号CSには、抵抗器R1の抵抗値R1、コンデンサC1,C2の容量C1, C2、及び抵抗器Rの抵抗値Rを変更するための制御信号CSAとCSBが含まれる。
【００３２】
図６は、抵抗器Rの抵抗値RとコンデンサC1,C2の容量C1,C2を変更したことによるバンドパスフィルタとしてのLPF-VGA９の周波数特性の模式的なグラフである。  
図６において、利得Aの変更前のLPF-VGA９の周波数特性は、実線で示すグラフであるが、利得Aの変更時は、S1により高域側へシフトし、点線で示すグラフの周波数特性となる。例えば、コンデンサC1とC2の容量C1とC2をそれぞれ半分にすることにより、LPFのカットオフ周波数ωCを２倍にすることができる。
【００３３】
S1により、図６において矢印で示すように、バンドパスフィルタとしてのLPF-VGA９の透過周波数帯域が高い周波数帯域へシフトされる。  
制御器８ａは、S1の処理の実行後、所定時間t1が経過したかを判定し（S2）、所定時間t1が経過しなければ（S2:NO）、処理は、何もしない。所定時間t1は、例えば、０．３μsecである。
【００３４】
所定時間t1が経過すると（S2:YES）、制御器８ａは、LPFのカットオフ周波数ωCを元に、HPFのカットオフ周波数ωC1を中間値に戻す（S3）。LPFの元のカットオフ周波数ωCは、例えば、S1により変更される前の周波数である。中間値は、例えば、HPFのカットオフ周波数ωC1の元の周波数と、S1により変更された周波数の半分の周波数である。S3のための制御信号CSBが、制御器８ａからLPF-VGA９へ出力される。
【００３５】
以上のように、制御器８ａは、利得を変更するタイミングに応じて、所定期間（t1）、LPFのカットオフ周波数ωCとHPFのカットオフ周波数ωC1の両方を高めるように２つの積分器を制御する。特に、制御器８ａは、完全積分器のコンデンサC1の容量値と不完全積分器のコンデンサC2の容量値の少なくとも１つ、ここでは両方を変更することによって、LPFのカットオフ周波数ωCを高くしている。制御器８ａは、積分器Iの抵抗器Rの抵抗値Rを変更することにより、HPFのカットオフ周波数ωC1を変更している。  
図６において、一点鎖線で示すように、HPFのカットオフ周波数ωC1は変更される。
【００３６】
制御器８ａは、S3の処理の実行後、所定時間t2が経過したかを判定し（S4）、所定時間t2が経過しなければ（S4:NO）、処理は、何もしない。所定時間t2は、例えば、０．７μsecである。
【００３７】
所定時間t2が経過すると（S4:YES）、制御器８ａは、HPFのカットオフ周波数ωC1を元に戻す（S5）。HPFの元のカットオフ周波数ωC1は、S1により変更される前の周波数である。S5のための制御信号CSが、制御器８ａからLPF-VGA９へ出力される。  
S5の処理により、図６において、実線で示すように、バンドパスフィルタとしてのLPF-VGA９の透過周波数帯域は、利得Aの変更前の帯域に戻る。
【００３８】
以上のように、制御器８ａは、所定期間（t1）が経過すると、所定期間（t2）、LPFのカットオフ周波数ωCを、高くする前の元の周波数に戻し、かつHPFのカットオフ周波数ωC1を、高くする前の周波数と高くした周波数との間の値の周波数に変更し、所定期間（t2）が経過すると、HPFのカットオフ周波数ωC1を高くする前の元の周波数に戻すように３つの積分器を制御する。
【００３９】
図７は、本実施形態のDCオフセットの迅速収束のための処理を行った場合におけるDCオフセットの過渡応答特性を示すグラフである。図７のグラフは、シミュレーションにより得られたものであり、定性的な特性を示す。図７の横軸は、時間tであり、縦軸は、オフセット電圧である。
【００４０】
図７の実線は、LPF-VGA９のVGA１５のオフセット出力（電圧）の変化を示し、点線は、LPF-VGA９のバイカッドフィルタ１１のオフセット出力（電圧）の変化を示す。  
図８は、本実施形態のDCオフセットの迅速収束のための処理を行わず、HPFのカットオフ周波数の切り替えのみを行った従来方式の場合におけるDCオフセットの過渡応答特性を示すグラフである。図８のグラフは、シミュレーションにより得られたものであり、定性的な特性を示す。
【００４１】
図８の実線は、LPF-VGA９のVGA１５のオフセット出力（電圧）の変化を示し、点線は、LPF-VGA９のバイカッドフィルタ１１のオフセット出力（電圧）の変化を示す。  
図８の場合、バイカッドフィルタ１１のオフセット出力（電圧）は、大きく変化した後、安定せず、バイカッドフィルタ１２の後段に接続されたVGA１５の出力も、大きく振れた後も、数回に渡って振動しながら、徐々に収束している。
【００４２】
これに対して図７をみてわかるように、本実施形態のDCオフセットの迅速収束のための処理を行った場合、バイカッドフィルタ１１のオフセット出力（電圧）は、一旦大きく変化するが、バイカッドフィルタ１２の後段に接続されたVGA１５の出力は、迅速に収束している。
【００４３】
よって、図８の場合、VGA１５のオフセット出力の収束時間が長く、通信規格などで規定された時間を超えてしまうと、所望のデータを受信できなくなる虞があるが、本実施形態によれば、VGA１５のオフセット出力は、図７のようになり、通信規格などで規定された時間内に収束するので、所望のデータを受信できる。
【００４４】
よって、本実施形態によれば、利得を可変とすることができるフィルタにおいて、利得の変更時に発生するDCオフセットの過渡応答信号を迅速に収束させることができるフィルタ及び無線通信機を提供することができる。
（第２の実施形態）
第１の実施形態では、利得の変更時に、所定期間だけ、LPF-VGA９のLPFのカットオフ周波数ωCと、HPFのカットオフ周波数ωC1を高くして、DCオフセットの迅速収束を達成しているが、本実施形態では、利得の変更時に、所定期間だけ、LPF-VGA９のLPFのQ値を下げ、かつHPFのカットオフ周波数ωC1を高くして、DCオフセットの迅速収束を達成している
本実施形態において、第１の実施形態と同じ構成要素については、同じ符号を付して説明は省略する。
【００４５】
本実施形態の無線受信機も、図１と同様の構成を有している。無線受信機のLPF-VGA９の基本構成も、図２と同様の構成を有している。  
図９は、本実施形態のバイカッドフィルタ１１とDCオフセット除去回路１３を含む回路図である。図２において、二点鎖線で示すバイカッドフィルタ１２とDCオフセット除去回路１４を含む回路部分２２の構成も、VGA１５を除けば、図９と同様の構成である。
【００４６】
図９に示す回路は、LPFとVGAとDCオフセット除去の３つの機能を有し、図３と略同様の構成であるが、コンデンサC1,C2は、可変コンデンサではなく固定コンデンサであり、代わりに、抵抗器R3が可変抵抗器である点が、図３の回路と異なっている。  
積分器Iも、図４と同じ構成を有している。
【００４７】
制御器８ａは、利得Aの変更時に、DCオフセットの迅速収束のための処理を実行する。図１０は、DCオフセットの迅速収束のための処理の流れの例を示すフローチャートである。なお、図１０において、図５と同じ処理については、同じステップ番号を付して説明は、簡略にする。
【００４８】
図１０の処理は、利得Aの変更があったときに、利得Aを変更するための動作と同時に、実行される。図１０の処理は、制御器８ａ中のハードウエア回路により実行される。制御器８ａは、利得Aの変更時に、LPF-VGA９中の、バイカッドフィルタ１１、１２とDCオフセット除去回路１３、１４とVGA１５に、制御信号CSを出力する。
【００４９】
利得Aの変更がされると判定されたとき、制御器８ａは、Q値を所定量PQだけ下げ、HPFのカットオフ周波数ωC1を所定量PA2だけ高くする（S11）。例えば、可変抵抗器R3の抵抗値を小さくすることにより、LPF-VGA９のカットオフ周波数ωCを一定のままでQ値を下げることができる。Q値を低下させるための制御信号CSCが、制御器８ａからLPF-VGA９へ出力される。  
S11の処理は、制御器８ａが利得Aを変更するために、回路部分２１及び２２の可変抵抗器R1の抵抗値R1を変更させる制御信号CSAを出力するタイミングと同じタイミングで実行され、制御信号CSCは、制御信号CSAと同時に出力される。  
よって、S11の処理のとき、LPF-VGA９への制御信号CSには、抵抗器R3の抵抗値R3を変更するための制御信号CSCが含まれる。
【００５０】
制御器８ａは、S11の処理の実行後、所定時間t1が経過したかを判定し（S2）、所定時間t1が経過しなければ（S2:NO）、処理は、何もしない。所定時間t1は、例えば、０．３μsecである。
【００５１】
所定時間t1が経過すると（S2:YES）、制御器８ａは、Q値を元に戻し、HPFのカットオフ周波数ωC1を中間値に戻す（S12）。中間値は、例えば、HPFのカットオフ周波数ωC1の元の周波数と、S11により変更された周波数の半分の周波数である。S12のための制御信号CSCが、制御器８ａからLPF-VGA９へ出力される。
【００５２】
すなわち、制御器８ａは、利得を変更するタイミングに応じて、所定期間（t1）、LPFのQ値を下げかつHPFのカットオフ周波数ωC1を高めるように３つの積分器を制御する。特に、制御器８ａは、抵抗器R3の抵抗値を変更することによりLPFのQ値を変更している。
【００５３】
制御器８ａは、S12の処理の実行後、所定時間t2が経過したかを判定し（S4）、所定時間t2が経過しなければ（S4:NO）、処理は、何もしない。所定時間t2は、例えば、０．７μsecである。
【００５４】
所定時間t2が経過すると（S4:YES）、制御器８ａは、HPFのカットオフ周波数ωC1を元に戻す（S5）。HPFの元のカットオフ周波数ωC1は、S11により変更される前の周波数である。S5のための制御信号CSが、制御器８ａからLPF-VGA９へ出力される。
【００５５】
以上のように、制御器８ａは、所定期間（t1）が経過すると、所定期間（t2）、LPFのQ値を、下げる前の元のQ値に戻し、かつHPFのカットオフ周波数ωC1を、高くする前の周波数と高くした周波数との間の値の周波数に変更し、所定期間（t2）が経過すると、HPFのカットオフ周波数ωC1を高くする前の元の周波数に戻すように２つの積分器を制御する。
【００５６】
図１１は、本実施形態のDCオフセットの迅速収束のための処理を行った場合におけるDCオフセットの過渡応答特性を示すグラフである。図１１のグラフは、シミュレーションにより得られたものであり、定性的な特性を示す。図１１の横軸は、時間tであり、縦軸は、オフセット電圧である。
【００５７】
図１１の実線は、本実施形態のDCオフセットの迅速収束のための処理を行った場合におけるDCオフセット出力（電圧）の過渡応答特性を示し、点線は、本実施形態のDCオフセットの迅速収束のための処理を行わない場合におけるDCオフセット出力（電圧）の過渡応答特性を示すグラフである。図１１のグラフは、シミュレーションにより得られたものであり、定性的な特性を示す。
【００５８】
図１１をみてわかるように、本実施形態のDCオフセットの迅速収束のための処理を行った場合、バイカッドフィルタ１１のオフセット出力（電圧）は、従来に比べて、迅速に収束している。
【００５９】
よって、図１１の点線の場合、VGA１５のオフセット出力の収束時間が長く、通信規格などで規定された時間を超えてしまうと、所望のデータを受信できなくなる虞があるが、本実施形態によれば、VGA１５のオフセット出力は、実線のようになり、通信規格などで規定された時間内に収束するので、所望のデータを受信できる。
【００６０】
よって、本実施形態によれば、利得を可変とすることができるフィルタにおいて、利得の変更時に発生するDCオフセットの過渡応答信号を迅速に収束させることができるフィルタ及び無線通信機を提供することができる。
（第３の実施形態）
第１の実施形態では、利得の変更時に、所定期間だけ、LPF-VGA９のLPFのカットオフ周波数ωCと、HPFのカットオフ周波数ωC1を高くして、DCオフセットの迅速収束を達成し、第２の実施形態では、利得の変更時に、所定期間だけ、LPF-VGA９のLPFのQ値を下げ、かつHPFのカットオフ周波数ωC1を高くして、DCオフセットの迅速収束を達成しているが、本実施形態では、利得の変更時に、所定期間だけ、LPF-VGA９のLPFのカットオフ周波数ωCと、HPFのカットオフ周波数ωC1を高くすると共に、LPF-VGA９のLPFのQ値を下げて、DCオフセットのさらなる迅速収束を達成している。
【００６１】
本実施形態も、第１及び第２の実施形態と同じ構成要素については、同じ符号を付して説明は省略する。  
本実施形態の無線受信機も、図１と同様の構成を有している。無線受信機のLPF-VGA９の基本構成も、図２と同様の構成を有している。
【００６２】
図１２は、本実施形態のバイカッドフィルタ１１とDCオフセット除去回路１３を含む回路図である。バイカッドフィルタ１２とDCオフセット除去回路１４も、VGA１５を除けば、図１２と同様の構成である。すなわち、図２において、二点鎖線で示すバイカッドフィルタ１２とDCオフセット除去回路１４を含む回路部分２２の構成は、図１２と同様の構成である。
【００６３】
図１２に示す回路は、LPFとVGAとDCオフセット除去の３つの機能を有し、図３と略同様の構成であるが、抵抗器R3が可変抵抗器である点が、図３の回路と異なっている。
【００６４】
積分器Iも、図４と同じ構成を有している。  
制御器８ａは、利得Aの変更時に、DCオフセットの迅速収束のための処理を実行する。図１３は、DCオフセットの迅速収束のための処理の流れの例を示すフローチャートである。なお、図１３において、図５と同じ処理については、同じステップ番号を付して説明は、簡略にする。
【００６５】
図１３の処理は、利得Aの変更があったときに、利得Aを変更するための動作と同時に、実行される。図１３の処理も、制御器８ａ中のハードウエア回路により実行される。制御器８ａは、利得Aの変更時に、LPF-VGA９中の、バイカッドフィルタ１１、１２とDCオフセット除去回路１３、１４とVGA１５に、制御信号CSを出力する。  
図１３の処理は、図５と図１０を組み合わせた処理を実行する。
【００６６】
すなわち、利得Aの変更がされると判定されたとき、制御器８ａは、回路部分２１及び２２のLPFのカットオフ周波数ωCとHPFのカットオフ周波数ωC1をそれぞれ所定量PA1とPA2だけ増加すると共に、Q値を所定量だけ下げる（S21）。  
S21の後、S2において所定時間t1が経過すると（S2:YES）、LPFのカットオフ周波数ωCとQ値を元にすると共に、HPFのカットオフ周波数ωC1を中間値に戻す（S22）。
【００６７】
S4及びS5の処理は、図５と同様である。  
すなわち、制御器８ａは、利得を変更するタイミングに応じて、所定期間（t1）、LPFのカットオフ周波数ωCとHPFのカットオフ周波数ωC1の両方を高め、かつLPFのQ値を下げるように３つの積分器を制御する。特に、制御器８ａは、抵抗器R3の抵抗値を変更することによりLPFのQ値を変更している。
【００６８】
よって、S21では、LPFのカットオフ周波数ωCとHPFのカットオフ周波数ωC1を変更する制御信号CSBと、Q値を低下させるための制御信号CSCが、制御器８ａからLPF-VGA９へ出力される。
【００６９】
そして、S22では、LPFのカットオフ周波数ωCを元に戻しかつHPFのカットオフ周波数ωC1を中間値に戻す制御信号CSBと、Q値を元も戻す制御信号CSCが、制御器８ａからLPF-VGA９へ出力される。
【００７０】
すなわち、制御器８ａは、所定期間（t1）が経過すると、所定期間（t2）、LPFのカットオフ周波数ωCを、高くする前の元の周波数に戻し、LPFのQ値を、下げる前の元のQ値に戻し、かつHPFのカットオフ周波数ωC1を、高くする前の周波数と高くした周波数との間の値の周波数に変更し、所定期間（t2）が経過すると、HPFのカットオフ周波数ωC1を高くする前の元の周波数に戻すように３つの積分器を制御する。  
その他の処理は、図５と同様である。
【００７１】
本実施の形態は、第１及び第２の実施形態の両方を実行することになるので、LPF-VGA９のオフセット出力は、通信規格などで規定された時間内に収束するので、所望のデータを受信できる。
【００７２】
よって、上述した各実施形態によれば、利得を可変とすることができるフィルタにおいて、利得の変更時に発生するDCオフセットの過渡応答信号を迅速に収束させることができるフィルタ及び無線通信機を提供することができる。
【００７３】
また、各実施形態における通過帯域フィルタは、無線受信機に用いられる例で説明したが、無線送信機においても用いることができる。
【００７４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として例示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７５】
１  無線受信機、２  アンテナ、３  低雑音増幅器、４  ミキサ、５  ローパスフィルタ、６  可変利得増幅器、７  アナログ・デジタル変換器、８  デジタル・ベースバンド部、８ａ  制御器、１１，１２  バイカッドフィルタ、１３、１４  オフセット除去回路、２１、２２  回路部分、３１  入力端子、３２  出力端子。
【図１】
2017028630.tif 000007
【図２】
2017028630.tif 000008
【図３】
2017028630.tif 000009
【図４】
2017028630.tif 000010
【図５】
2017028630.tif 000011
【図６】
2017028630.tif 000012
【図７】
2017028630.tif 000013
【図８】
2017028630.tif 000014
【図９】
2017028630.tif 000015
【図１０】
2017028630.tif 000016
【図１１】
2017028630.tif 000017
【図１２】
2017028630.tif 000018
【図１３】
2017028630.tif 000019