(57)【要約】【課題】  積層専用の構成を不要にする。【解決手段】  半導体集積回路１０の送信回路１８の出力端子１４，１６と、受信回路２８の入力端子２４，２６を、中心線５０に対して線対称になる位置に配置する。アース端子３０，３４，４０，４４を中心線５０に対して線対称になる位置に配置する。極性を持った電源端子３２，３６，４２，４６を、中心線５０に対して、同じ極性のもの同士で線対称になる位置に配置する。【選択図】  図１
2017028108.tif 000002
【特許請求の範囲】
【請求項１】
矩形面を有する半導体集積回路であって、
互いに対になる入力端子と出力端子が、前記矩形面の中心を通過しかつ前記矩形面のいずれかの辺に直交する中心線に対して線対称に位置し、
同じ特性の電源端子が前記中心線に対して線対称に位置し、
アース端子が前記中心線に対して線対称に位置する
ことを特徴とする半導体集積回路。
【請求項２】
前記入力端子、前記出力端子、前記電源端子及び前記アース端子が、貫通孔を介して裏面の対応する接続端子に接続することを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
請求項１または２に記載される半導体集積回路をそれぞれの前記中心線が一致するように積層した半導体装置であって、
一方の半導体集積回路の前記入力端子が他方の半導体集積回路の前記出力端子と対面し、前記一方の半導体集積回路の前記電源端子が前記他方の半導体集積回路の前記電源端子と同じ極性同士で対面し、前記一方の半導体集積回路の前記アース端子が前記他方の半導体集積回路の前記アース端子と対面するように、前記一方の半導体集積回路と前記他方の半導体集積回路を配置した
ことを特徴とする半導体装置。
【請求項４】
前記一方の半導体集積回路と前記他方の半導体集積回路がこれらの裏面の側で対面することを特徴とする請求項３に記載の半導体装置。
【請求項５】
さらに、前記請求項１または２に記載される半導体集積回路からなる第３の半導体集積回路であって、前記他方の半導体集積回路の、前記一方の半導体集積回路とは逆の側に、前記中心線と一致するように積層される第３の半導体集積回路を具備することを特徴とする請求項３または４に記載の半導体装置。
【請求項６】
さらに、前記他方の半導体集積回路と前記第３の半導体集積回路との間に配置されるインターポーザを具備することを特徴とする請求項５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路及び同じ構成の半導体集積回路を積層した構造からなる半導体装置に関する。
【背景技術】
【０００２】
半導体装置の小型化・高速化技術の１つとして、複数の半導体集積回路チップを積層し、１つのパッケージに実装するＭＣＰ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ）構造が知られている。
【０００３】
２枚の同種の半導体集積回路を積層したＭＣＰの場合、半導体集積回路チップ同士の通信を実現するためには、双方の半導体集積回路チップの互いに対面する位置に対応端子を配置する必要がある。例えば、アドレス、データ及び制御信号等の入力端子と出力端子を対面させる必要があり、電源については電源端子同士、アース端子同士が対面する必要がある。
【０００４】
同種の半導体集積回路を単純に積層した場合、各端子は当然２枚とも同じ位置に配置されているので、入力端子同士、出力端子同士が衝突してしまい、チップ間通信を実現することができない。
【０００５】
これに対し、半導体集積回路内に入力と出力の切り替え回路を設けておき、入力と出力を切り替え可能とする構成が提案されている（特許文献１参照）。特許文献１には、２枚の同じ半導体メモリチップを、それらの裏面同士を向かい合わせて積層した場合に、同一インタフェース機能を有する端子同士が共通のリード端子に接続するようになっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２４３１３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載される技術は、積層を前提とするものであり、積層せずに単独でパッケージを構成する目的では無駄な回路を搭載していることになる。すなわち、回路規模と生産コストの面で無駄が生じる。
【０００８】
積層構造専用に端子位置を鏡面対称位置に配置した半導体集積回路チップを用意することで、入出力切り替え回路のような追加回路無しに、積層構造のＭＣＰ構造に対応することができる。しかし、この手法では、積層構造のパッケージ用と単独でのパッケージ用とで異なる半導体集積回路を作成することになり、生産コストが増加する。
【０００９】
本発明は、このような問題点に鑑み、追加回路無しで積層化が可能であり、積層パッケージにも単独パッケージにも使用できる半導体集積回路及び半導体装置を提示することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の半導体集積回路は、矩形面を有する半導体集積回路であって、互いに対になる入力端子と出力端子が、前記矩形面の中心を通過しかつ前記矩形面のいずれかの辺に直交する中心線に対して線対称に位置し、同じ特性の電源端子が前記中心線に対して線対称に位置し、アース端子が前記中心線に対して線対称に位置することを特徴とする半導体集積回路。
【発明の効果】
【００１１】
本発明によれば、同一構造の半導体集積回路でＭＣＰ構造を実現できる。入出力の切り替え回路等を追加する必要無しに、チップ間通信を実現できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施例の平面図、断面図及び背面図である。
【図２】実施例１の半導体集積回路を積層した構造の断面図である。
【図３】実施例１の半導体集積回路を３枚積層した構造の断面図である。
【図４】実施例１の半導体集積回路を横に並置する場合の説明図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明の実施例を詳細に説明する。
【実施例１】
【００１４】
図１は、本発明に係る半導体集積回路の一実施例の平面図、断面図及び背面図を示す。図１（ａ）は、平面図を示し、図１（ｂ）は、図１（ａ）のＢ−Ｂ線で見た断面図を示し、図１（ｃ）は、図１（ａ）のＣ−Ｃ線で見た断面図を示し、図１（ｄ）は背面図を示す。
【００１５】
半導体集積回路１０は表面が正方形状の半導体チップからなり、その矩形面上に種々の電子回路と接続端子が実装されている。その矩形の４辺に沿って複数の接続端子１２，１４，１６，２４，２６，３０，３２，３４，３６，４０，４２，４４，４６が配置されている。例えば、１辺に５０個の接続端子が配置可能である。一部の接続端子１２，１４，１６，２４，２６，３０，３２，３４，３６，４０，４２，４４，４６は、貫通孔、いわゆるＴＳＶ（Through Silicon Via）を介して背面（図１（ｄ））の同位置の対応する接続端子と電気的に接続している。
【００１６】
接続端子１４，１６は半導体集積回路１０に実装される送信回路１８の出力信号を半導体集積回路１０の外部に出力する出力端子である。また、接続端子２４，２６は、半導体集積回路１０の外部から入力する信号を受信回路２８に供給する入力端子である。出力端子１４，１６及び入力端子２４，２６は、説明例としてそれぞれ差動信号を想定しており、同じ極性の入力端子及び出力端子に接続する必要がある。例えば、出力端子１４と入力端子２４は同じ極性に設定され、出力端子１６は入力端子２６と同じ極性に設定されている。
【００１７】
本実施例では、出力端子１４，１６と入力端子２４，２６は、半導体集積回路１０を図２（ａ）に示す平面図で上下に２分する、半導体集積回路１０の中心を通過する中心線５０に対して線対称な位置に配置されている。中心線５０は、出力端子１４，１６と入力端子２４，２６が配列される辺に直交し、かつ当該辺の中間点で交差する仮想的な線である。この配置により、同種の半導体集積回路を表裏逆に積層した場合、一方の半導体集積回路の出力端子１４，１６と入力端子２４，２６が、それぞれ、他方の半導体集積回路の入力端子２４，２６と出力端子１４，１６と対面する。同種の半導体集積回を横に並置した場合、一方の半導体集積回路の出力端子１４，１６と入力端子２４，２６がそれぞれ、他方の半導体集積回路の入力端子２４，２６と出力端子１４，１６に隣接する。これにより、それぞれを短距離で接続できる。
【００１８】
接続端子３０，３２，３４，３６，４０，４２，４６，４８は電源とアースに関する端子であり、本実施例では、接続端子３０，３４，４０，４４がアース端子（ＧＮＤ端子）であり、接続端子３２，３６，４２，４６がプラス又はマイナスの電圧の電源端子である。アース端子３０，４０は中心線５０に対して互いに線対称の位置に配置され、アース端子３４，４４は中心線５０に対して互いに線対称の位置に配置されている。また、電源端子３２，４２は同じ極性の電源端子であり、中心線５０に対して互いに線対称の位置に配置されている。電源端子３６，４６は同じ極性の電源端子であり、中心線５０に対して互いに線対称の位置に配置されている。詳細は後述するが、このような配置により、同種の半導体集積回路をその表面を向き合わせて積層した場合に、アース端子同士が対面し、同じ極性の電源端子が対面する。また、同種の半導体集積回を横に並べて置いた場合に、アース端子同士、及び同じ極性の電源端子同士が対面するので、短距離で電気的に接続することが可能になる。
【００１９】
なお、通信用の接続端子と電源に関する端子を対向する異なる縁辺上に配置したのは、説明例としてであり、同一辺上に配置してもよい。異なる極性の電源端子を例示したが、電圧の異なる電源端子についても、中心線５０に対して線対称になる位置に配置する。すなわち、広義には、極性または電圧等の特性の異なる電源端子について、中心線５０に対して線対称になる位置に配置する必要がある。
【００２０】
図１に示す構成からなる２つの半導体集積回路１０，１０を、それぞれの中心線５０が一致するようにかつ逆向きに積層することで、通信用接続端子と電源関連端子について互いに対応すべき接続端子同士を対面させることができる。図２は、図１に示す構成からなる２つの半導体集積回路をその裏面（図１（ｄ）に示す面）を向き合わせて積層した場合の、接続端子部分の断面図を示す。図２（ａ）は、通信用端子側の断面図、すなわち、入力端子１４，１６と出力端子２４，２６を含む部分の断面図を示す。図２（ｂ）は、電源関係端子側の断面図、すなわち、アース端子３０，３４，４０，４４と電源端子３２，３６，４２，４６の部分の断面図を示す。２つの半導体集積回路を区別するため、下側の半導体集積回路とその構成要素の符号にはＬを付加し、上側の半導体集積回路とその構成要素の符号にはＵを付加して、個々の要素を識別する。
【００２１】
印刷回路基板又はパッケージを構成する基板である基板６０上に、第１の半導体集積回路１０Ｌをフリップ実装する。具体的には、基板６０はその表面に半導体集積回路１０Ｌの裏面に配置される接続端子に位置的に対応する接続端子６２を具備する。そして、基板６０上の各接続端子６２はバンプ６４を介して半導体集積回路１０Ｌの表面（図１（ａ）に示す面）の対応する接続端子と電気的に接続する。さらに、第２の半導体集積回路１０Ｕをその裏面を半導体集積回路１０Ｌ側に向け、マイクロバンプ６６を介して半導体集積回路１０Ｌ上に載置する。
【００２２】
この積層構成では、図２（ａ）に示すように、半導体集積回路１０Ｕの出力端子１４Ｕ，１６Ｕはそれぞれ、マイクロバンプ６６及びＴＳＶを介して半導体集積回路１０Ｌの同じ極性の出力端子２４Ｌ，２６Ｌに電気的に接続する。また、半導体集積回路１０Ｌの出力端子１４Ｌ，１６Ｌはそれぞれ、マイクロバンプ６６及びＴＳＶを介して半導体集積回路１０Ｕの同じ極性の入力端子２４Ｕ，２６Ｕに電気的に接続する。この接続により、半導体集積回路１０Ｌの送信回路１８Ｌの出力信号は半導体集積回路１０Ｕの受信回路２８Ｕに入力し、半導体集積回路１０Ｕの送信回路１８Ｕの出力信号は半導体集積回路１０Ｌの受信回路２８Ｌに入力する。これにより、半導体集積回路１０Ｌは半導体集積回路１０Ｕと通信できる。
【００２３】
電源関連端子については、図２（ｂ）に示すように、半導体集積回路１０Ｕのアース端子３０Ｕ，３４Ｕ，４０Ｕ，４４Ｕはそれぞれ、マイクロバンプ６６及びＴＳＶを介して半導体集積回路１０Ｌのアース端子４０Ｌ，４４Ｌ，３０Ｌ，３４Ｌと電気的に接続する。また、半導体集積回路１０Ｕの電源端子３２Ｕ，３６Ｕ，４２Ｕ，４６Ｕはそれぞれ、マイクロバンプ６６及びＴＳＶを介して半導体集積回路１０Ｌの同じ極性の電源端子４２Ｌ，４６Ｌ，３２Ｌ，３６Ｌに電気的に接続する。このように、電源に関しても、正しい極性同士の接続が実現される。
【００２４】
図２には図示していないが、半導体集積回路１０Ｕの表面の接続端子と、基板６０の接続端子間をボンディングワイヤにより接続することができる。
【００２５】
図２に示すＭＣＰ構成にさらに、図１に示す構成の第３の半導体集積回路を積層することも可能である。図３は、第３の半導体集積回路を第２の半導体集積回路１０Ｕ上に接続する直前の断面図を示す。第３の半導体集積回路とその構成の符号にはＴを付加して、個々の要素を識別する。
【００２６】
第２の半導体集積回路１０Ｕ上に、インターポーザ７０及びマイクロバンプ７２，７４を配置し、さらに、第３の半導体集積回路１０Ｔを、その表面を第２の半導体集積回路１０Ｕの側に向けて配置し、これらを接着する。第３の半導体集積回路１０Ｔはインターポーザ７０に対してフリップ実装により接着可能である。すなわち、第３の半導体集積回路１０Ｔの通信端子及び電源関連端子は、バンプ７４，インターポーザ７０及びバンプ７２を介して、第２の半導体集積回路１０Ｕ上の対応する端子と接続する。これにより、第３の半導体集積回路１０Ｔと第２の半導体集積回路１０Ｕとの間でも通信が可能になり、電源関係端子も正しい極性関係で接続する。
【００２７】
図４は、同一構成の２つの半導体集積回路を横に並べて配置する場合の通信端子と接続関係を示す平面図である。半導体集積回路１０は、通信のための入力端子と出力端子を中心線５０に対して線対称の位置に配置する。そのため、同じ構成の二つの半導体集積回路１０を、それぞれ表面を上にして横に並べて置いた場合に、通信信号の入力端子と出力端子を互いに向き合うことになる。これにより、一方の半導体集積回路１０の出力端子１４，１６をそれぞれ他方の半導体集積回路１０の入力端子２４，２６に接続する導線８０，８２，８４，８６をごく短くすることができる。接続距離の短縮は、遅延の減少と処理速度の高速化につながる。
【００２８】
このように、本実施例では、同構成の半導体集積回路チップを積層した場合に、通信端子と電源関係端子を正しい極性関係で接続することができる。すなわち、積層用の端子構成のチップを別途用意する必要がなくなり、また、入出力の切り替え手段をチップに実装しておく必要もなくなる。
【００２９】
表面形状が正方形の半導体集積回路１０を例示したが、もちろん、長方形のものにも本発明は適用可能である。すなわち、原理的には、表面が矩形の形状であれば、適用可能であり、さらに言えば、積層状態で部分的に重複しない部分が発生するような形状であってもよい。
【００３０】
本発明の好ましい実施例を説明したが、本発明は上述の実施例に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【図１】
2017028108.tif 000003
【図２】
2017028108.tif 000004
【図３】
2017028108.tif 000005
【図４】
2017028108.tif 000006