(57)【要約】【課題】耐量を高めることが可能な炭化珪素半導体装置およびその製造方法を提供する。【解決手段】炭化珪素半導体装置１は、第１の主面１２ａに接し、第１の導電型を有するドリフト層１２と、ドリフト層１２内に位置し、第１の主面１２ａに接し、第２の導電肩を有するボディ領域１３と、第２の導電型を有し、かつボディ領域１３の底部１３ａにつながった、突出部１９とを含む。製造方法は、炭化珪素基板１０のドリフト層１２内に、イオン注入によって、各々が第２の導電型を有するボディ領域１３と、突出部１９と、ＪＴＥ領域２１と、少なくとも１つのガードリング領域２２とを形成する工程とを備える。【選択図】図２
2017063079.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素半導体装置であって、
第１の主面と、前記第１の主面の反対側に位置する第２の主面とを有する炭化珪素基板を備え、前記炭化珪素基板は、
前記第１の主面に接し、かつ第１の導電型を有する第１の不純物領域と、
前記第１の不純物領域内に位置し、前記第１の主面に接し、かつ前記第１の導電型と異なる第２の導電型を有する、第２の不純物領域と、
前記第２の導電型を有し、かつ前記第２の不純物領域の底部につながった、第３の不純物領域と、
前記第２の導電型を有し、前記第２の不純物領域に隣接して位置し、前記第３の不純物領域の不純物濃度よりも低い不純物濃度を有する電界緩和領域と、
前記第２の導電型を有し、前記電界緩和領域に対して、前記第２の不純物領域とは反対側に位置し、前記第３の不純物領域の不純物濃度よりも低い不純物濃度を有する、少なくとも１つのガードリング領域とを含み、
前記炭化珪素半導体装置は、
前記炭化珪素基板の前記第１の主面上に位置し、前記第２の不純物領域を露出させる開口部を有する酸化膜と、
前記開口部を通じて前記第２の不純物領域に電気的に接続された第１の電極と、
前記炭化珪素基板の前記第２の主面に電気的に接続された第２の電極とをさらに備える、炭化珪素半導体装置。
【請求項２】
前記第１の主面を深さの基準位置とした場合、前記電界緩和領域および前記少なくとも１つのガードリング領域は、前記第２の不純物領域よりも浅い、請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記炭化珪素半導体装置は、
複数のセルをさらに備え、前記複数のセルの各々は、
前記第２の不純物領域と、
前記第３の不純物領域とを含み、
前記第１の主面からの深さ方向に沿った、前記第３の不純物領域の前記第２の導電型の不純物の濃度プロファイルは、前記複数のセルの間で同じである、請求項１または請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記第１の主面から前記第３の不純物領域の底部までの深さは、０．９μｍ以上である、請求項１から請求項３のいずれか１項に記載の炭化珪素半導体装置。
【請求項５】
前記第２の不純物領域の底部と前記第３の不純物領域の底部との間の、前記第１の主面からの深さの差は、０．１μｍ以上である、請求項１から請求項４のいずれか１項に記載の炭化珪素半導体装置。
【請求項６】
前記第３の不純物領域における前記第２の導電型の不純物の濃度は、１×１０19ｃｍ-3以下である、請求項１から請求項５のいずれか１項に記載の炭化珪素半導体装置。
【請求項７】
前記電界緩和領域における前記第２の導電型の不純物のドーズ量は、０．５×１０13ｃｍ-2以上かつ５×１０13ｃｍ-2以下である、請求項１から請求項６のいずれか１項に記載の炭化珪素半導体装置。
【請求項８】
炭化珪素半導体装置の製造方法であって、
第１の主面と、前記第１の主面の反対側に位置する第２の主面とを有する炭化珪素基板を準備する工程を備え、前記炭化珪素基板は、前記第１の主面に接し、かつ第１の導電型を有する第１の不純物領域を含み、
炭化珪素半導体装置の製造方法は、
前記第１の不純物領域内に、イオン注入によって、各々が前記第１の導電型と異なる第２の導電型を有する、第２の不純物領域と、第３の不純物領域と、電界緩和領域と、少なくとも１つのガードリング領域とを形成する工程をさらに備え、
前記第２の不純物領域は、前記第１の不純物領域内に位置し、かつ前記第１の主面に接し、
前記第３の不純物領域は、前記第２の不純物領域の底部につながり、
前記電界緩和領域は、前記第２の不純物領域に隣接して位置し、かつ、前記第３の不純物領域の不純物濃度よりも低い不純物濃度を有し、
前記少なくとも１つのガードリング領域は、前記電界緩和領域に対して、前記第２の不純物領域とは反対側に位置し、かつ、前記第３の不純物領域の不純物濃度よりも低い不純物濃度を有し、
炭化珪素半導体装置の製造方法は、
前記炭化珪素基板の熱酸化によって、前記炭化珪素基板の前記第１の主面上に、酸化膜を形成する工程と、
前記第２の不純物領域が露出するように、前記酸化膜に開口部を形成する工程と、
前記開口部を通じて前記第２の不純物領域に電気的に接続された第１の電極を形成する工程と、
前記炭化珪素基板の前記第２の主面に電気的に接続された第２の電極を形成する工程とをさらに備える、炭化珪素半導体装置の製造方法。
【請求項９】
前記形成する工程において、前記第１の主面を深さの基準位置とした場合、前記電界緩和領域および前記少なくとも１つのガードリング領域を、前記第２の不純物領域よりも浅く形成する、請求項８に記載の炭化珪素半導体装置の製造方法。
【請求項１０】
前記炭化珪素半導体装置は、
複数のセルをさらに備え、前記複数のセルの各々は、
前記第２の不純物領域と、
前記第３の不純物領域とを含み、
前記形成する工程において、前記第１の主面からの深さ方向に沿った、前記第３の不純物領域の前記第２の導電型の不純物の濃度プロファイルが、前記複数のセルの間で同じであるように前記第３の不純物領域を形成する、請求項８または請求項９に記載の炭化珪素半導体装置の製造方法。
【請求項１１】
前記第１の主面から前記第３の不純物領域の底部までの深さは、０．９μｍ以上である、請求項８から請求項１０のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１２】
前記第２の不純物領域の底部と前記第３の不純物領域の底部との間の、前記第１の主面からの深さの差は、０．１μｍ以上である、請求項８から請求項１１のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１３】
前記第３の不純物領域における前記第２の導電型の不純物の濃度は、１×１０19ｃｍ-3以下である、請求項８から請求項１２のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１４】
前記形成する工程において、前記電界緩和領域における前記第２の導電型の不純物のドーズ量は、０．５×１０13ｃｍ-2以上かつ５×１０13ｃｍ-2以下である、請求項８から請求項１３のいずれか１項に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素（ＳｉＣ）の採用が進められつつある。半導体装置の高耐圧化を達成するために、半導体装置の材料に加えて、半導体装置の構造について検討が進められている。
【０００３】
高耐圧化を達成するためには半導体装置の終端領域での電界緩和構造が重要である。たとえば国際公開第２０１２／０４９８７２号（特許文献１）は、リサーフ（ＲＥＳＵＲＦ：Reduced Surface Field）層を有する半導体装置を開示する。このリサーフ層は、活性領域を囲む複数の層を含む。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１２／０４９８７２号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
信頼性向上の観点から、パワーデバイスでは、アバランシェ耐量などの耐量を高くすることが求められる。
【０００６】
本発明の目的は、耐量を高めることが可能な炭化珪素半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る炭化珪素半導体装置は、第１の主面と、第１の主面の反対側に位置する第２の主面とを有する炭化珪素基板を備える。炭化珪素基板は、第１の主面に接し、かつ第１の導電型を有する第１の不純物領域と、第１の不純物領域内に位置し、第１の主面に接し、かつ第１の導電型と異なる第２の導電型を有する、第２の不純物領域と、第２の導電型を有し、かつ第２の不純物領域の底部につながった、第３の不純物領域と、第２の導電型を有し、第２の不純物領域に隣接して位置し、第３の不純物領域の不純物濃度よりも低い不純物濃度を有する電界緩和領域と、第２の導電型を有し、電界緩和領域に対して、第２の不純物領域とは反対側に位置し、第３の不純物領域の不純物濃度よりも低い不純物濃度を有する、少なくとも１つのガードリング領域とを含む。炭化珪素半導体装置は、炭化珪素基板の第１の主面上に位置し、第２の不純物領域を露出させる開口部を有する酸化膜と、開口部を通じて第２の不純物領域に電気的に接続された第１の電極と、炭化珪素基板の第２の主面に電気的に接続された第２の電極とをさらに備える。
【０００８】
本発明の一態様に係る炭化珪素半導体装置の製造方法は、第１の主面と、第１の主面の反対側に位置する第２の主面とを有する炭化珪素基板を準備する工程を備える。炭化珪素基板は、第１の主面に接し、かつ第１の導電型を有する第１の不純物領域を含む。炭化珪素半導体装置の製造方法は、第１の不純物領域内に、イオン注入によって、各々が第１の導電型と異なる第２の導電型を有する、第２の不純物領域と、第３の不純物領域と、電界緩和領域と、少なくとも１つのガードリング領域とを形成する工程をさらに備える。第２の不純物領域は、第１の不純物領域内に位置し、かつ第１の主面に接する。第３の不純物領域は、第２の不純物領域の底部につながる。電界緩和領域は、第２の不純物領域に隣接して位置し、かつ、第３の不純物領域の不純物濃度よりも低い不純物濃度を有する。少なくとも１つのガードリング領域は、電界緩和領域に対して、第２の不純物領域とは反対側に位置し、かつ、第３の不純物領域の不純物濃度よりも低い不純物濃度を有する。炭化珪素半導体装置の製造方法は、炭化珪素基板の熱酸化によって、炭化珪素基板の第１の主面上に、酸化膜を形成する工程と、第２の不純物領域が露出するように、酸化膜に開口部を形成する工程と、開口部を通じて第２の不純物領域に電気的に接続された第１の電極を形成する工程と、炭化珪素基板の第２の主面に電気的に接続された第２の電極を形成する工程とをさらに備える。
【発明の効果】
【０００９】
上記によれば、耐量を高めることが可能な炭化珪素半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施の形態に係る炭化珪素半導体装置の概略的な平面図である。
【図２】図１のＩＩ−ＩＩに沿った、本発明の一実施の形態に係る炭化珪素半導体装置１の概略断面図である。
【図３】本発明の一実施形態に係る炭化珪素半導体装置による耐量の向上を説明するための模式図である。
【図４】炭化珪素半導体装置の１つの構造例を示した断面図である。
【図５】本実施の形態に係る炭化珪素半導体装置の製造方法を説明したフローチャートである。
【図６】炭化珪素単結晶基板準備工程を説明するための炭化珪素基板の断面図である。
【図７】不純物領域形成する工程を説明するための炭化珪素基板の断面図である。
【図８】絶縁膜形成工程およびコンタクト領域形成工程を説明するための炭化珪素基板の断面図である。
【図９】素子領域の中央部分のセルの構成の例を説明するための炭化珪素基板の断面図である。
【図１０】素子領域内のセルの構成の別の例を示した図である。
【図１１】本実施の形態に係る炭化珪素半導体装置の他の例を示した断面図である。
【発明を実施するための形態】
【００１１】
[本発明の実施形態の説明]
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一または対応する要素には同一の符号を付して、それらについての詳細な説明は繰り返さない。
【００１２】
本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付すことで結晶学上の負の指数が表現される。また角度の記載には、全方位角を３６０度とする系を用いている。
【００１３】
最初に本発明の実施態様を列記して説明する。
（１）本発明の一態様に係る炭化珪素半導体装置は、第１の主面（１２ａ）と、第１の主面の反対側に位置する第２の主面（１１ｂ）とを有する炭化珪素基板（１０）を備える。炭化珪素基板は、第１の主面に接し、かつ第１の導電型を有する第１の不純物領域（１２）と、第１の不純物領域内に位置し、第１の主面に接し、かつ第１の導電型と異なる第２の導電型を有する、第２の不純物領域（１３）と、第２の導電型を有し、かつ第２の不純物領域の底部（１３ａ）につながった、第３の不純物領域（１９）と、第２の導電型を有し、第２の不純物領域に隣接して位置し、第３の不純物領域の不純物濃度よりも低い不純物濃度を有する電界緩和領域（２１）と、第２の導電型を有し、電界緩和領域に対して、第２の不純物領域とは反対側に位置し、第３の不純物領域の不純物濃度よりも低い不純物濃度を有する、少なくとも１つのガードリング領域（２２）とを含む。炭化珪素半導体装置は、炭化珪素基板の第１の主面上に位置し、第２の不純物領域を露出させる開口部を有する酸化膜（１５ａ，１５ｂ）と、開口部を通じて第２の不純物領域に電気的に接続された第１の電極（１６）と、炭化珪素基板の第２の主面に電気的に接続された第２の電極（２０）とをさらに備える。
【００１４】
上記によれば、耐量を高めることが可能な炭化珪素半導体装置を提供できる。炭化珪素半導体装置の内部においてアバランシェブレークダウンが発生した場合、ブレークダウン電流が流れる。アバランシェブレークダウンは、電界緩和領域あるいはガードリング領域よりも、突出部において生じやすい。突出部においてアバランシェブレークダウンが生じた場合に、突出部および第２の不純物領域にブレークダウン電流が流れる。ブレークダウン電流によって熱が発生する。突出部は、電界緩和領域あるいはガードリング領域よりも、不純物濃度の高い領域である。したがってブレークダウン電流が流れる経路の電気抵抗値が低い。これにより熱の発生量を抑えることができるので、炭化珪素半導体装置の耐量を高めることができる。
【００１５】
（２）好ましくは、第１の主面を深さの基準位置とした場合、電界緩和領域および少なくとも１つのガードリング領域は、第２の不純物領域よりも浅い。
【００１６】
上記によれば、アバランシェブレークダウンを、電界緩和領域あるいはガードリング領域よりも、第３の不純物領域において生じやすくすることができる。
【００１７】
（３）好ましくは、炭化珪素半導体装置は、複数のセル（７）をさらに備える。複数のセルの各々は、第２の不純物領域と、第３の不純物領域とを含む。第１の主面からの深さ方向に沿った、第３の不純物領域の第２の導電型の不純物の濃度プロファイルは、複数のセルの間で同じである。
【００１８】
上記によれば、複数のセルにおいて、アバランシェブレークダウンが生じうる。ブレークダウン電流が分散することによって、耐量をより高くすることが期待できる。
【００１９】
（４）好ましくは、第１の主面から第３の不純物領域の底部（１９ａ）までの深さは、０．９μｍ以上である。
【００２０】
上記によれば、アバランシェブレークダウンを、電界緩和領域あるいはガードリング領域よりも、第３の不純物領域において生じやすくすることができる。
【００２１】
（５）好ましくは、第２の不純物領域の底部と第３の不純物領域の底部との間の、第１の主面からの深さの差は、０．１μｍ以上である。
【００２２】
上記によれば、第３の不純物領域を第２の不純物領域と明確に区別することができる。したがってアバランシェブレークダウンを、電界緩和領域あるいはガードリング領域よりも、第３の不純物領域において生じやすくすることができる。
【００２３】
（６）好ましくは、第３の不純物領域における第２の導電型の不純物の濃度は、１×１０19ｃｍ-3以下である。
【００２４】
上記によれば、炭化珪素半導体装置の耐圧を確保しつつ耐量を向上させることができる。
【００２５】
（７）好ましくは、電界緩和領域における第２の導電型の不純物のドーズ量は、０．５×１０13ｃｍ-2以上かつ５×１０13ｃｍ-2以下である。
【００２６】
上記によれば、炭化珪素半導体装置の耐圧を確保することができる。
（８）本発明の一態様に係る炭化珪素半導体装置の製造方法は、第１の主面と、第１の主面の反対側に位置する第２の主面（１１ｂ）とを有する炭化珪素基板（１０）を準備する工程（Ｓ１０）を備える。炭化珪素基板は、第１の主面に接し、かつ第１の導電型を有する第１の不純物領域（１２）を含む。炭化珪素半導体装置の製造方法は、第１の不純物領域内に、イオン注入によって、各々が第１の導電型と異なる第２の導電型を有する、第２の不純物領域（１３）と、第３の不純物領域（１９）と、電界緩和領域（２１）と、少なくとも１つのガードリング領域（２２）とを形成する工程（Ｓ２０）をさらに備える。第２の不純物領域は、第１の不純物領域内に位置し、かつ第１の主面に接する。第３の不純物領域は、第２の不純物領域の底部（１３ａ）につながる。電界緩和領域は、第２の不純物領域に隣接して位置し、かつ、第３の不純物領域の不純物濃度よりも低い不純物濃度を有する。少なくとも１つのガードリング領域は、電界緩和領域に対して、第２の不純物領域とは反対側に位置し、かつ、第３の不純物領域の不純物濃度よりも低い不純物濃度を有する。炭化珪素半導体装置の製造方法は、炭化珪素基板の熱酸化によって、炭化珪素基板の第１の主面上に、酸化膜（１５ａ，１５ｂ）を形成する工程（Ｓ３０）と、第２の不純物領域が露出するように、酸化膜に開口部（３０）を形成する工程（Ｓ４０）と、開口部を通じて第２の不純物領域に電気的に接続された第１の電極（１６）を形成する工程（Ｓ５０）と、炭化珪素基板の第２の主面に電気的に接続された第２の電極（２０）を形成する工程（Ｓ５０）とをさらに備える。
【００２７】
上記によれば、耐量を高めることが可能な炭化珪素半導体装置を提供できる。
（９）好ましくは、形成する工程において、第１の主面を深さの基準位置とした場合、電界緩和領域および少なくとも１つのガードリング領域を、第２の不純物領域よりも浅く形成する。
【００２８】
上記によれば、アバランシェブレークダウンが、電界緩和領域あるいはガードリング領域よりも、第３の不純物領域において生じやすくなるように第３の不純物領域を形成することができる。
【００２９】
（１０）好ましくは、炭化珪素半導体装置は、複数のセル（７）をさらに備える。複数のセルの各々は、第２の不純物領域と、第３の不純物領域とを含む。形成する工程において、第１の主面からの深さ方向に沿った、第３の不純物領域の第２の導電型の不純物の濃度プロファイルが、複数のセルの間で同じであるように第３の不純物領域を形成する。
【００３０】
上記によれば、複数のセルにおいて、アバランシェブレークダウンが生じうるように、第３の不純物領域を形成することができる。
【００３１】
（１１）好ましくは、第１の主面から第３の不純物領域の底部（１９ａ）までの深さは、０．９μｍ以上である。
【００３２】
上記によれば、アバランシェブレークダウンが、電界緩和領域あるいはガードリング領域よりも、第３の不純物領域において生じやすくなるように第３の不純物領域を形成することができる。
【００３３】
（１２）好ましくは、第２の不純物領域の底部と第３の不純物領域の底部との間の、第１の主面からの深さの差は、０．１μｍ以上である。
【００３４】
上記によれば第３の不純物領域を第２の不純物領域と明確に区別することができる。
（１３）好ましくは、第３の不純物領域における第２の導電型の不純物の濃度は、１×１０19ｃｍ-3以下である。
【００３５】
上記によれば、炭化珪素半導体装置の耐圧を確保しつつ耐量を向上させるように第３の不純物領域を形成することができる。
【００３６】
（１４）好ましくは、形成する工程において、電界緩和領域における第２の導電型の不純物のドーズ量は、０．５×１０13ｃｍ-2以上かつ５×１０13ｃｍ-2以下である。
【００３７】
上記によれば、炭化珪素半導体装置の耐圧を確保するように電界緩和領域を形成することができる。
【００３８】
[本発明の実施形態の詳細]
図１は、本発明の一実施の形態に係る炭化珪素半導体装置１の概略的な平面図である。図１に示されるように、炭化珪素半導体装置１は、素子領域ＣＬと、終端領域ＴＭとを有する。素子領域ＣＬは、複数のＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）セル７（図２参照）を含む。終端領域ＴＭは、素子領域ＣＬの外側に設けられて、素子領域ＣＬを囲む。
【００３９】
炭化珪素半導体装置１は、さらにゲートパッド２と、ソースパッド３とを含む。ソースワイヤ４は、ソースパッド３に接続される。領域２ａは、ゲートパッド２の直下および近傍の領域である。領域３ａは、ソースパッド３の直下および近傍の領域である。領域２ａ，３ａについては後に詳細に説明する。
【００４０】
図２は、図１のＩＩ−ＩＩに沿った、本発明の一実施の形態に係る炭化珪素半導体装置１の概略断面図である。図２に示されるように、炭化珪素半導体装置１は、炭化珪素基板１０を含む。炭化珪素基板１０は、炭化珪素単結晶基板１１と、ドリフト層１２（第１の不純物領域）とを含む。
【００４１】
炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素からなる半導体基板である。炭化珪素単結晶基板１１は、第１の主面１１ａと、第２の主面１１ｂとを含む。第２の主面１１ｂは、第１の主面１１ａの反対側に位置する。
【００４２】
炭化珪素単結晶基板１１の導電型は、ｎ型（第１の導電型）である。炭化珪素単結晶基板１１は、たとえばＮ（窒素）などの不純物（ドナー）を含む。炭化珪素単結晶基板１１の不純物濃度は、たとえば１．０×１０18ｃｍ-3程度である。
【００４３】
ドリフト層１２は、炭化珪素層であり、たとえばポリタイプ４Ｈの六方晶炭化珪素からなる。一実施形態では、ドリフト層１２は、ｎ型を有するエピタキシャル層である。ドリフト層１２は、炭化珪素単結晶基板１１の第１の主面１１ａ上に配置される。
【００４４】
ドリフト層１２は、たとえば窒素を不純物（ドナー）として含む。ドリフト層１２における不純物濃度は、炭化珪素単結晶基板１１における不純物濃度よりも低い。一実施形態では、ドリフト層１２の不純物濃度は、１×１０14ｃｍ-3程度である。ドリフト層１２の厚みＤｅｐｉは、１０μｍ程度以上３５μｍ程度以下である。
【００４５】
ドリフト層１２は、第１の主面１２ａおよび第２の主面１２ｂを有する。第２の主面１２ｂは、第１の主面１２ａの反対側に位置するとともに、炭化珪素単結晶基板１１の第１の主面１１ａに接触する。
【００４６】
この実施形態では、ドリフト層１２の第１の主面１２ａが、炭化珪素基板１０の第１の主面に相当する。換言すれば、炭化珪素基板１０の第１の主面にドリフ接するようにドリフト層１２が配置される。
【００４７】
炭化珪素単結晶基板１１の第２の主面１１ｂは、炭化珪素基板１０の第２の主面に相当する。第２の主面は、第１の主面の反対側に位置する。
【００４８】
本明細書において、「下方」との用語は、ドリフト層１２の第１の主面１２ａからドリフト層１２の第２の主面１２ｂに向かう向きを意味する。図２および以後に説明する図面において、Ｙ方向が「下方」を示す。さらに本明細書において、「厚み」または「深さ」との用語は、Ｙ方向の長さを意味する。
【００４９】
炭化珪素半導体装置１は、ボディ領域１３（第２の不純物領域）と、ソース領域１４と、コンタクト領域１８と、ＪＴＥ（Junction  Termination  Extension）領域２１と、ガードリング領域２２と、フィールドストップ領域２３とを含む。
【００５０】
ボディ領域１３は、ドリフト層１２の第１の主面１２ａに接するように、ドリフト層１２の内部に配置される。一実施形態では、第１の主面１２ａからのボディ領域１３の深さＤPBは、０．５μｍ程度以上である。好ましくは、深さＤPBは、１．０μｍ程度以下である。
【００５１】
ボディ領域１３は、ｎ型とは異なる導電型としてｐ型（第２の導電型）を有する。ボディ領域１３に含まれる不純物（アクセプタ）は、は、たとえばＡｌ（アルミニウム）、Ｂ（ホウ素）などである。一実施形態では、ボディ領域１３の不純物濃度の範囲は、５×１０17ｃｍ-3程度以上１×１０18ｃｍ-3程度以下である。
【００５２】
ソース領域１４は、導電型としてｎ型を有する。ソース領域１４は、ボディ領域１３の内部に配置され、かつボディ領域１３とともにドリフト層１２の第１の主面１２ａに接している。ソース領域１４は、ボディ領域１３によってドリフト層１２から隔てられる。
【００５３】
ボディ領域１３の深さＤPBが浅くなると、ソース領域１４の底部からボディ領域１３の底部１３ａまでの距離が短くなる。たとえば、パンチスルーの可能性が高くなりやすい。したがって、ボディ領域１３の深さＤPBをある程度の深さとする必要がある。一実施形態では、ボディ領域１３の深さＤPBは、０．８μｍ以上である。
【００５４】
ソース領域１４は、たとえばＰ（リン）などの不純物を含む。ソース領域１４に含まれる不純物の濃度は、ドリフト層１２に含まれる不純物の濃度よりも高い。一例として、ソース領域１４の不純物濃度は、１×１０20ｃｍ-3程度である。
【００５５】
コンタクト領域１８は、導電型としてｐ型を有する。コンタクト領域１８は、たとえばアルミニウムあるいはホウ素などの不純物を含む。
【００５６】
この実施形態では、コンタクト領域１８は、ボディ領域１３およびソース領域１４とともに、ドリフト層１２の第１の主面１２ａに接する。コンタクト領域１８の深さＤP+は、ボディ領域１３の深さＤPBよりも大きい（ＤP+＞ＤPB）。すなわち、コンタクト領域１８は、ボディ領域１３の底部１３ａから突出する。一実施形態では、深さＤP+は、０．９μｍ以上である。好ましくは、深さＤP+は、０．９μｍ以上１．５μｍ以下である。これにより、後述するように、アバランシェブレークダウンは、ＪＴＥ領域２１あるいはガードリング領域２２よりも、コンタクト領域１８において生じやすくなる。
【００５７】
コンタクト領域１８は、ボディ領域１３の底部１３ａから突出した突出部１９（第３の不純物領域）を有する。突出部１９は、ボディ領域１３の底部１３ａに接する。したがって突出部１９は、ボディ領域１３よりも深い位置にある。深さＤDPは、ボディ領域１３の底部１３ａを基準とした、突出部１９の底部１９ａの深さである。深さＤDPは、ボディ領域１３の底部１３ａと、突出部１９の底部１９ａとの間の、主面１２ａからの深さの差に相当する。すなわち、ＤDP＝ＤP+−ＤPBである。ボディ領域１３の底部１３ａに突出部１９が確実に存在するために、深さＤDPは、０．１μｍ以上であることが好ましい。深さＤDPは、炭化珪素半導体装置１に要求される耐圧に応じて適切に定めることができる。一例では、深さＤDPは、０．５μｍ程度である。
【００５８】
コンタクト領域１８に含まれる不純物の濃度は、ボディ領域１３に含まれる不純物の濃度よりも高くてもよい。したがって、突出部１９は、ボディ領域１３に含まれる不純物の濃度よりも高い不純物濃度を有していてもよい。しかし不純物濃度を高くするためにはイオン注入のドーズ量を多くしなければならない。このため、ドリフト層１２において、結晶性が低下する可能性がある。あるいは、イオン注入に要する時間が長くなるため、生産性が低下する可能性がある。
【００５９】
一例では、突出部１９の不純物濃度は１×１０19ｃｍ-3程度以下である。たとえば突出部１９の不純物濃度は、５×１０13ｃｍ-3程度以上かつ１×１０19ｃｍ-3程度以下でもよい。突出部１９が上記範囲の不純物濃度を有することにより、炭化珪素半導体装置１の耐圧を確保しつつ耐量を向上させることができる。
【００６０】
コンタクト領域１８において、不純物の深さ方向の濃度プロファイルは限定されない。たとえば主面１２ａから深くなるにつれて不純物濃度が低下してもよい。ボディ領域１３の底部１３ａにおける不純物濃度よりも、突出部１９の不純物濃度のピークが高くてもよい。
【００６１】
ＪＴＥ領域２１は、ドリフト層１２の内部に配置される。ＪＴＥ領域２１は、ドリフト層１２の第１の主面１２ａに接する。ＪＴＥ領域２１は、電界集中を緩和するための電界緩和領域に相当する。
【００６２】
ＪＴＥ領域２１は、導電型としてｐ型を有する。ＪＴＥ領域２１に含まれる不純物（アクセプタ）は、たとえばアルミニウム、ホウ素などである。一実施形態では、ＪＴＥ領域２１の不純物のドーズ量の範囲は、０．５×１０12ｃｍ-2程度以上５×１０13ｃｍ-2程度以下である。これにより炭化珪素半導体装置１の耐圧を確保することができる。
【００６３】
ＪＴＥ領域２１は、ボディ領域１３に隣接する。したがってＪＴＥ領域２１は、ボディ領域１３に電気的に接続される。第１の主面１２ａからのＪＴＥ領域２１の深さＤJTEは、ボディ領域１３の深さＤPBよりも小さい（ＤJTE＜ＤPB）。すなわちＪＴＥ領域２１は、ボディ領域１３より浅い。一実施形態では、深さＤJTEは、０．３μｍ以上である。好ましくは、深さＤJTEは、０．３μｍ以上０．９μｍ以下である。ＪＴＥ領域２１がボディ領域１３より浅いことにより、アバランシェブレークダウンが素子領域ＣＬにおいて起こる可能性を高くすることができる。
【００６４】
ガードリング領域２２は、ＪＴＥ領域２１の外側に配置され、かつＪＴＥ領域２１を囲む。ガードリング領域２２は、ＪＴＥ領域２１と離される。図２に示される構成では、ガードリング領域２２は、ドリフト層１２の第１の主面１２ａに接する。しかしガードリング領域２２は、ドリフト層１２の第１の主面１２ａから離されていてもよい。ガードリング領域２２の数、あるいはガードリング領域２２の不純物濃度は、炭化珪素半導体装置１に要求される耐圧に応じて適切に定められる。ガードリング領域２２において、不純物のドーズ量は、ＪＴＥ領域２１の不純物のドーズ量と実質的に同じであってもよい。一実施形態では、ガードリング領域２２の不純物のドーズ量は、０．５×１０12ｃｍ-2程度以上５×１０13ｃｍ-2程度以下である。
【００６５】
第１の主面１２ａからのガードリング領域２２の深さＤGRは、ボディ領域１３の深さＤPBよりも小さい（ＤGR＜ＤPB）。すなわちガードリング領域２２はボディ領域１３よりも浅い。一実施形態では、深さＤGRは、深さＤJTEと実質的に同じ深さを有する。しかしながら、深さＤGRは、深さＤJTEと異なっていてもよい。
【００６６】
フィールドストップ領域２３は、導電型としてｎ型を有する。フィールドストップ領域２３は、ガードリング領域２２の外周側に配置される。フィールドストップ領域２３は、導電型としてｎ型を有する。フィールドストップ領域２３は、省略されてもよい。
【００６７】
炭化珪素半導体装置１は、さらに、ゲート絶縁膜１５ａと、絶縁膜１５ｂと、ソース電極１６と、ゲート電極２７と、ソースパッド電極６５と、ドレイン電極２０と、裏面保護電極５０と、層間絶縁膜７０とを含む。セル７は、ボディ領域１３、コンタクト領域１８、ソース領域１４、ゲート絶縁膜１５ａ、ゲート電極２７、およびソース電極１６を含む。
【００６８】
ゲート絶縁膜１５ａは、ボディ領域１３のうち少なくともチャネル領域ＣＨの表面を覆う。チャネル領域ＣＨは、ドリフト層１２とソース領域１４とに挟まれたボディ領域１３の部分である。ゲート絶縁膜１５ａは、たとえば二酸化珪素からなる酸化膜である。ゲート絶縁膜１５ａの厚みは、たとえば５０ｎｍ程度である。
【００６９】
ゲート絶縁膜１５ａは、隣り合う２つのボディ領域１３のうちの一方に形成されたソース領域１４から、他方のボディ領域１３に形成されたソース領域１４まで延在するように、ボディ領域１３、ソース領域１４およびドリフト層１２に接する。したがって、ゲート絶縁膜１５ａは、隣り合う２つのボディ領域１３の各々のチャネル領域ＣＨの上に配置される。
【００７０】
ゲート電極２７は、ゲート絶縁膜１５ａに接して配置される。ゲート電極２７は、隣り合う２つのボディ領域１３の各々のソース領域、チャネル領域ＣＨ、および、それら２つのボディ領域１３に挟まれたドリフト層１２の部分に対向して配置される。さらに、ボディ領域１３およびＪＴＥ領域２１を跨ぐように、ゲート電極２７が配置される。ゲート電極２７は、たとえば不純物が添加されたポリシリコン、あるいはアルミニウムなどの導電体からなる。
【００７１】
ソース電極１６は、ソース領域１４およびコンタクト領域１８に接する。ソース電極１６は、ソース領域１４およびコンタクト領域１８に電気的に接続される。好ましくは、ソース電極１６は、ニッケルおよびシリコンを有する材料からなる。ソース電極１６は、チタン、アルミニウムおよびシリコンを有する材料からなっていてもよい。好ましくは、ソース電極１６はソース領域１４およびコンタクト領域１８にオーミック接合される。
【００７２】
絶縁膜１５ｂは、ドリフト層１２の第１の主面１２ａ上に配置されて、ボディ領域１３の一部と、ＪＴＥ領域２１と、ガードリング領域２２と、フィールドストップ領域２３とを覆う。絶縁膜１５ｂは、二酸化珪素（ＳｉＯ2）からなる酸化膜である。絶縁膜１５ｂは、ゲート絶縁膜１５ａの厚みと同じ厚みを有してもよい。
【００７３】
絶縁膜１５ｂとＪＴＥ領域２１との界面、および絶縁膜１５ｂとガードリング領域２２との界面において、界面固定電荷は、たとえば５×１０12ｃｍ-2以下の密度で存在することが好ましい。製造工程では、ＪＴＥ領域２１およびガードリング領域２２のドーズ量が変動しうる。ドーズ量が変動することにより、炭化珪素半導体装置１の耐圧も変動しやすくなる。界面固定電荷を下げることにより、第２導電型不純物のドーズ量の炭化珪素半導体装置１ごとのばらつきを低減することができる。
【００７４】
層間絶縁膜７０は、ゲート絶縁膜１５ａ上に配置されてゲート電極２７を覆う。加えて、層間絶縁膜７０は、絶縁膜１５ｂ上に配置される。
【００７５】
ソースパッド電極６５は、ソース電極１６に接し、かつ層間絶縁膜７０に被せられる。ソースパッド電極６５はたとえばアルミニウムからなる。ソースパッド電極６５とソース電極１６とが一体化されていてもよい。
【００７６】
ドレイン電極２０は、炭化珪素単結晶基板１１の第２の主面１１ｂに接するように配置される。ドレイン電極２０は、炭化珪素単結晶基板１１に電気的に接続されるとともに、炭化珪素単結晶基板１１を介してドリフト層１２に電気的に接続される。ドレイン電極２０は、たとえばソース電極１６と同様の構成を有していてもよい。代わりに、ドレイン電極２０は、たとえばニッケルなど、炭化珪素単結晶基板１１とオーミック接合可能な他の材料からなっていてもよい。
【００７７】
裏面保護電極５０は、ドレイン電極２０に接するように配置される。裏面保護電極５０は、ドレイン電極２０に電気的に接続される。裏面保護電極５０は、たとえばチタン、ニッケル、銀、あるいはそれらの合金からなる。
【００７８】
図３は、本発明の一実施形態に係る炭化珪素半導体装置１による耐量の向上を説明するための模式図である。図３に示されるように、ドレイン電圧Ｖｄが、裏面保護電極５０およびドレイン電極２０を介して、炭化珪素単結晶基板１１およびドリフト層１２に印加される。ゲート電圧Ｖｇが、ゲート電極２７に印加される。ソース電圧Ｖｓがソースパッド電極６５およびソース電極１６を介して、ソース領域１４およびコンタクト領域１８に印加される。ソース電圧Ｖｓは、コンタクト領域１８を介してボディ領域１３に印加される。
【００７９】
ゲート絶縁膜１５ａは、ボディ領域１３とゲート電極２７とに挟まれる。ゲート絶縁膜１５ａに印加される電圧は、ゲート電圧Ｖｇとソース電圧Ｖｓとの間の差に相当する電圧である。この電圧は、ゲート絶縁膜１５ａの絶縁耐圧を超えないように制御される。
【００８０】
本実施の形態では、炭化珪素半導体装置１はｎチャネル型ＭＯＳＦＥＴである。炭化珪素半導体装置１を使用する場合には、ドレイン電圧Ｖｄが、ソース電圧Ｖｓに対して高くなる。したがって高電圧下での炭化珪素半導体装置１の使用において、ソース電圧Ｖｓに対してドレイン電圧Ｖｄが高くなる。
【００８１】
ボディ領域１３と、ＪＴＥ領域２１とは電気的に接続される。ボディ領域１３およびＪＴＥ領域２１の各々の電圧は、ドレイン電圧Ｖｄに比べて低い。したがって、逆バイアス電圧が、ドリフト層１２とボディ領域１３との間に印加される。逆バイアス電圧は、同様に、ドリフト層１２とコンタクト領域１８との間、およびドリフト層１２とＪＴＥ領域２１との間に印加される。
【００８２】
炭化珪素半導体装置１の耐圧は、ドリフト層１２の厚みに依存する。コンタクト領域１８は突出部１９を有する。ドリフト層１２の厚みが最も小さい部分は、突出部１９の直下である。アバランシェブレークダウンは突出部１９の直下において生じやすい。
【００８３】
さらに、本実施の形態において、コンタクト領域１８と、ＪＴＥ領域２１と、ガードリング領域２２とは共通の平面（第１の主面１２ａ）に接する。これによって、コンタクト領域１８の突出部１９において、アバランシェブレークダウンが生じやすくなる。
【００８４】
突出部１９の直下においてアバランシェブレークダウンが発生した場合、ブレークダウン電流Ｉbrは、ドリフト層１２からコンタクト領域１８およびソース電極１６を介してソースパッド電極６５へと流れる。
【００８５】
ブレークダウン電流Ｉbrがコンタクト領域１８を流れることによって、熱が発生する。コンタクト領域１８の不純物濃度は、ボディ領域１３およびＪＴＥ領域２１の不純物濃度よりも高い。したがってボディ領域１３およびＪＴＥ領域２１に比べて、コンタクト領域１８の抵抗値は小さい。このため、ＪＴＥ領域２１にブレークダウン電流Ｉbrが流れる場合に比べて、発生する熱量を下げることができる。したがって、本実施の形態によれば、炭化珪素半導体装置の耐量を高めることができる。耐量が高まることによって、炭化珪素半導体装置の安全動作領域（Safety  Operation  Area：ＳＯＡ）を広げることができる。
【００８６】
本発明の実施の形態１に係る炭化珪素半導体装置１の利点をより明確にするために図４が示される。図４は、炭化珪素半導体装置の１つの構造例を示した断面図である。図４に示されるように、コンタクト領域１８は、ボディ領域１３の内部に配置される。すなわちコンタクト領域１８は、突出部１９を有していない。さらに、ＪＴＥ領域２１の深さＤJTEおよびガードリングの深さＤGRは、ボディ領域１３の深さＤPBと同じである。
【００８７】
図４に示された構成では、終端領域ＴＭにおいてアバランシェブレークダウンが発生しやすい。たとえばＪＴＥ領域２１においてアバランシェブレークダウンが発生する。この場合、ブレークダウン電流Ｉbrは、ＪＴＥ領域２１およびボディ領域１３を流れる。
【００８８】
コンタクト領域１８に比べてＪＴＥ領域２１およびボディ領域１３の不純物濃度は小さい。さらに、図２に示されたコンタクト領域１８の深さＤP+に比べて、ＪＴＥ領域２１のＸ方向の長さが大きい。したがって、ＪＴＥ領域２１は高抵抗領域である。ＪＴＥ領域２１にブレークダウン電流Ｉbrが流れることによって、熱が発生する。ブレークダウン電流Ｉbrがコンタクト領域１８を流れる場合に比べて多くの熱が発生しやすい。したがって炭化珪素半導体装置１が熱的なダメージを受けやすい。
【００８９】
さらに炭化珪素基板１０に高い逆バイアス電圧が印加されることにより、ＪＴＥ領域２１とゲート電極２７との間の電界が高くなる。炭化珪素基板１０の内部には、たとえば数千ボルト（たとえば６ｋＶ程度）の電圧が印加されることが考えられる。一方、絶縁膜１５ｂは酸化膜（二酸化珪素膜）からなる。さらに、絶縁膜１５ｂの厚みはゲート絶縁膜１５ａと同じ程度（たとえば４０ｎｍ）である。絶縁膜１５ｂに高い電界が印加されることによって、絶縁膜１５ｂの絶縁破壊が生じる可能性がある。絶縁膜１５ｂの絶縁破壊が生じた場合には、ＪＴＥ領域２１からゲート電極２７に向けて、リーク電流（破線の矢印によって示す）が流れる。
【００９０】
上記のように、本実施の形態では、素子領域ＣＬ内のコンタクト領域１８（突出部１９）においてブレークダウンを生じさせることができる。したがって、炭化珪素半導体装置１の耐量を高めることができるだけでなく、絶縁膜１５ｂの絶縁破壊の可能性も低減することができる。
【００９１】
図５は、本実施の形態に係る炭化珪素半導体装置１の製造方法を説明したフローチャートである。図５に示されるように、まず炭化珪素基板を準備する工程（Ｓ１０）が実施される。図６に示されるように、たとえばポリタイプ４Ｈの六方晶炭化珪素からなる炭化珪素単結晶基板１１が準備される。炭化珪素単結晶基板１１は、第１の主面１１ａおよび第２の主面１１ｂを有する。次に、第１の主面１１ａ上にエピタキシャル成長によりｎ型（第１導電型）の炭化珪素エピタキシャル層（ドリフト層１２）が形成される。ドリフト層１２の第１の主面１２ａは、炭化珪素基板１０の第１の主面を構成する。炭化珪素単結晶基板１１の第２の主面１１ｂは、炭化珪素基板１０の第２の主面を構成する。炭化珪素基板１０の第１の主面（ドリフト層１２の第１の主面１２ａ）は、たとえば（０００１）面から８°以下程度オフした面である。
【００９２】
次に、不純物領域を形成する工程（Ｓ２０：図５）が実施される。図７に示されるように、フォトリソグラフィおよびイオン注入によって、ドリフト層１２の第１の主面１２ａに対して、選択的にイオン注入が実施される。各イオン注入工程の後に、窒素アニール工程が実施されてもよい。
【００９３】
たとえばアルミニウムなどのｐ型不純物がドリフト層１２に対して選択的にイオン注入される。これにより、ボディ領域１３が形成される。一実施形態では、第１の主面１２ａからのボディ領域１３の底部１３ａまでの深さが０．９μｍ以上となるように、ｐ型不純物がドリフト層１２に注入される。
【００９４】
同様に、アルミニウムなどのｐ型不純物がドリフト層１２に対して選択的にイオン注入される。これにより、ＪＴＥ領域２１およびガードリング領域２２が形成される。一実施形態では、ＪＴＥ領域２１およびガードリング領域２２を形成するためのｐ型不純物イオンのドーズ量は、０．５×１０13ｃｍ-2以上かつ５×１０13ｃｍ-2以下である。
【００９５】
ＪＴＥ領域２１およびガードリング領域２２を形成するためのイオン注入のエネルギーは、ボディ領域１３を形成するためのイオン注入のエネルギーよりも低い。したがって、ＪＴＥ領域２１およびガードリング領域２２は、ボディ領域１３よりも浅く形成される。
【００９６】
ＪＴＥ領域２１は、ボディ領域１３に隣接するように形成される。ただし、ボディ領域１３とＪＴＥ領域２１とを形成する順序は限定されない。ＪＴＥ領域２１およびガードリング領域２２は、ボディ領域１３の後に形成されてもよく、ボディ領域１３に先立って形成されてもよい。
【００９７】
さらに、ドリフト層１２に対して、たとえばリンなどのｎ型不純物がイオン注入される。これにより、フィールドストップ領域２３が形成される。同様に、ボディ領域１３に対して、たとえばリンなどのｎ型不純物がイオン注入される。これにより、ソース領域１４が形成される。
【００９８】
ソース領域１４に対して、たとえばアルミニウムなどのｐ型不純物がイオン注入される。これにより、コンタクト領域１８が形成される。コンタクト領域１８を形成するためのイオン注入のエネルギーは、ボディ領域１３を形成するためのイオン注入のエネルギーよりも高い。これにより、ボディ領域１３の底部１３ａから突出する突出部１９を形成することができる。
【００９９】
たとえば、ボディ領域１３の底部１３ａから突出部１９の底部１９ａまでの距離が０．１μｍ以上となるように突出部１９が形成される。突出部１９の濃度プロファイルは、複数のセル７（図２参照）の間で同じとすることができる。一実施形態では、ｐ型不純物濃度が１×１０19ｃｍ-3以下であるように突出部１９が形成される。
【０１００】
次に、絶縁膜を形成する工程（Ｓ３０：図５）が実施される。図８に示されるように、ドリフト層１２上にゲート絶縁膜１５ａおよび絶縁膜１５ｂが形成される。具体的には、酸素雰囲気中において、炭化珪素基板１０が、たとえば１３００℃程度の温度下で１時間程度保持される。ドリフト層１２の第１の主面１２ａを熱酸化することによって、ゲート絶縁膜１５ａおよび絶縁膜１５ｂが形成される。次に、たとえばＣＶＤ（Chemical  Vapor  Deposition)法により、不純物が添加されたポリシリコン膜がゲート絶縁膜１５ａ上に形成される。フォトリソグラフィおよびエッチング工程によって、ゲート電極２７が形成される。続いて、層間絶縁膜７０を形成する工程が実施される。たとえばＣＶＤ法により、二酸化珪素から構成された層間絶縁膜７０が、ゲート電極２７を覆うように形成される。
【０１０１】
次に、コンタクト領域を形成する工程（Ｓ４０：図５）が実施される。フォトリソグラフィおよびエッチングによって、コンタクト領域１８およびソース領域１４が露出するように、層間絶縁膜７０およびゲート絶縁膜１５ａに開口部３０が形成される。
【０１０２】
次に、電極を形成する工程（Ｓ５０：図５）が実施される。たとえばスパッタリング法により、金属層が、炭化珪素基板１０の第１の主面（ドリフト層１２の第１の主面１２ａ）上に形成される。金属層は、たとえばＴｉ（チタン）層、Ａｌ（アルミニウム）層およびＳｉ（珪素）層を含んでもよい。金属層を形成した後にアニーリングが実施されてもよい。これにより、ソース電極１６が形成される。
【０１０３】
ソース電極１６の形成後に、ソースパッド電極６５を形成する工程が実施される。たとえばアルミニウムを含む材料からなるソースパッド電極６５が形成される。次に、炭化珪素単結晶基板１１の第２の主面１１ｂ上に、ドレイン電極２０が形成される。続いて、ドレイン電極２０上に、裏面保護電極５０が形成される。以上の手順により、図１および図２に示される炭化珪素半導体装置１が完成する。
【０１０４】
図２では、素子領域ＣＬの周縁部の構成が示される。次に、素子領域ＣＬの中央部分における構成を説明する。図９に示されるように、素子領域ＣＬの中央部におけるセル７の構成は、素子領域ＣＬの周縁部における構成と同じである。素子領域ＣＬの中央部において、コンタクト領域１８は、ボディ領域１３の底部１３ａにつながる突出部１９を有する。
【０１０５】
素子領域ＣＬの中の複数のセル７のすべてのコンタクト領域１８が、突出部１９を有していてもよい。言い換えると、すべてのコンタクト領域１８が、第２の導電型の不純物について同じ濃度プロファイルを有する。このような構成によれば、素子領域ＣＬの内部の複数の場所において、アバランシェブレークダウンが生じうる。この場合、ブレークダウン電流を分散させることができる。したがって耐量をより高くすることが期待できる。さらに、同一の工程によって複数のコンタクト領域１８を形成することができる。
【０１０６】
図１０は、素子領域ＣＬ内のセルの構成の別の例を示した図である。図１０に示されるように、素子領域ＣＬの中央部のセル７において、コンタクト領域１８は、ボディ領域１３の内部に配置されていてもよい。すなわち、素子領域ＣＬの中央部のセル７は、突出部１９を有さない。この構成によれば、素子領域ＣＬの周縁部、すなわち、素子領域ＣＬと終端領域ＴＭとの境界に近い部分にアバランシェブレークダウンを生じやすくすることができる。
【０１０７】
図９に示された構成と図１０に示された構成を組みわせることによって、素子領域ＣＬの内部においてアバランシェブレークダウンが生じやすい場所を作ることができる。図１に戻り、たとえば領域２ａでは、アバランシェブレークダウンが生じた場合に、ゲート絶縁膜１５ａの損傷が発生する可能性が高くなる。したがって領域２ａでは、図１０に示されたように、コンタクト領域１８がボディ領域１３の内部に配置されていてもよい。
【０１０８】
ブレークダウン電流は、コンタクト領域１８、ソース電極１６、ソースパッド電極６５を経由して、ソースワイヤ４を流れる。領域３ａでアバランシェブレークダウンが生じた場合、他の場所でブレークダウンが生じた場合に比べて、ブレークダウン電流Ｉbrの経路が短い。したがって、熱的なダメージを小さくすることができる。したがって、領域３ａ内のセルにおいて、コンタクト領域１８は、ボディ領域１３から突出する突出部１９を有することができる。
【０１０９】
上記実施の形態において、炭化珪素半導体装置１が平面型ＭＯＳＦＥＴである場合について説明した。しかし本実施の形態に係る炭化珪素半導体装置１は平面型ＭＯＳＦＥＴに限定されない。図１１に示されるように、炭化珪素半導体装置１は、たとえばトレンチ型ＭＯＳＦＥＴであってもよい。トレンチＴＲは、側部ＳＷおよび底部ＢＴを有する。側部ＳＷは、ドリフト層１２の第１の主面１２ａから、ソース領域１４およびボディ領域１３を貫通して、ドリフト層１２の内部に至る。言い換えるとボディ領域１３とドリフト層１２との接合面は、側部ＳＷと交わっている。
【０１１０】
側部ＳＷは、ゲート絶縁膜１５ａに覆われる。ゲート絶縁膜１５ａと接触するボディ領域１３の部分（ソース領域１４とドリフト層１２とに挟まれたボディ領域１３の部分）にチャネル領域ＣＨが形成される。
【０１１１】
側部ＳＷは、ドリフト層１２の第２の主面１２ｂに近づくように、ドリフト層１２の第１の主面１２ａに対して傾斜した面である。対向する２つの側部ＳＷは、ドリフト層１２の第１の主面１２ａに向かってテーパ状に拡がる。
【０１１２】
側部ＳＷは、ボディ領域１３上の部分において、所定の結晶面（特殊面とも称する）を有する。「特殊面」とは、面方位｛０−３３−８｝を有する第１の面を含む面である。より好ましくは、特殊面は、第１の面を微視的に含み、さらに、面方位｛０−１１−１｝を有する第２の面を微視的に含む。さらに好ましくは、第１の面および第２の面は、面方位｛０−１１−２｝を有する複合面を含む。また特殊面は、｛０００−１｝面に対して、巨視的に６２°±１０°のオフ角を有する面と定義することも可能である。「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なＸ線回折を用いた方法を用い得る。
【０１１３】
ボディ領域１３の底部につながった不純物領域（突出部１９）を有していれば、炭化珪素半導体装置１の種類はＭＯＳＦＥＴに限定されない。以下に限定されないが、たとえば炭化珪素半導体装置１は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、バイポーラトランジスタ、あるいはショットキーバリアダイオードでもよい。
【０１１４】
上記実施の形態において、第１導電型はｎ型であり、かつ第２導電型はｐ型であるとして説明したが、第１導電型はｐ型であり、かつ第２導電型はｎ型であってもよい。
【０１１５】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１１６】
１  炭化珪素半導体装置
２  ゲートパッド
２ａ，３ａ  領域
３  ソースパッド
４  ソースワイヤ
１０  炭化珪素基板
１１  炭化珪素単結晶基板
１１ａ  第１の主面（炭化珪素単結晶基板）
１１ｂ  第２の主面（炭化珪素単結晶基板）
１２  ドリフト層
１２ａ  第１の主面（ドリフト層）
１２ｂ  第２の主面（ドリフト層）
１３  ボディ領域
１３ａ  底部（ボディ領域）
１４  ソース領域
１５ａ  ゲート絶縁膜
１５ｂ  絶縁膜
１６  ソース電極
１８  コンタクト領域
１９  突出部
１９ａ  底部（突出部）
２０  ドレイン電極
２２  ガードリング領域
２３  フィールドストップ領域
２７  ゲート電極
３０  開口部
５０  裏面保護電極
６５  ソースパッド電極
７０  層間絶縁膜
ＣＨ  チャネル領域
ＣＬ  素子領域
ＢＴ  底部（トレンチ）
ＤDP，ＤGR，ＤJTE，ＤP+，ＤPB，Ｄｅｐｉ  厚み
Ｉbr  ブレークダウン電流
ＳＷ  側部
ＴＭ  終端領域
ＴＲ  トレンチ
Ｖｄ  ドレイン電圧
Ｖｇ  ゲート電圧
Ｖｓ  ソース電圧
【図１】
2017063079.tif 000003
【図２】
2017063079.tif 000004
【図３】
2017063079.tif 000005
【図４】
2017063079.tif 000006
【図５】
2017063079.tif 000007
【図６】
2017063079.tif 000008
【図７】
2017063079.tif 000009
【図８】
2017063079.tif 000010
【図９】
2017063079.tif 000011
【図１０】
2017063079.tif 000012
【図１１】
2017063079.tif 000013