(57)【要約】      （修正有）【課題】ゲート容量の充放電の高速化を図るために補助電源回路を設けるに当たり、相対的に低コストである耐電圧の低い補助電源回路を用いてもその絶縁破壊を防止することの可能な、電圧駆動型スイッチング素子のゲート駆動回路を提供する。【解決手段】ゲート駆動回路１０は、第１駆動回路１８及び第２駆動回路２２を備える。第１駆動回路１８は、定電圧源１６と、第１の接地ＧＮＤ１と、第１スイッチング素子Ｓ１と、第２スイッチング素子Ｓ２と、を備える。第２駆動回路２２は、定電圧源１６よりも低電圧の補助電源２０と、第２の接地ＧＮＤ２と、第３スイッチング素子Ｓ３と、第４スイッチング素子Ｓ４と、を備える。第２駆動回路は、定電圧源１６の電圧以上の耐電圧特性を有するコンデンサ２６を介してスイッチング素子１２のゲート端子１４と接続され、第２駆動回路及びコンデンサは、第１駆動回路と並列にゲート端子１４に接続される。【選択図】図１
2017028406.tif 000002
【特許請求の範囲】
【請求項１】
電圧駆動型スイッチング素子のゲート駆動回路であって、
電圧源と、第１の接地と、前記電圧駆動型スイッチング素子のゲート端子に接続され前記電圧駆動型スイッチング素子のゲート容量の充電時に前記電圧源と前記ゲート端子とを導通させる第１スイッチング素子と、前記ゲート端子に接続され前記ゲート容量の放電時に前記ゲート端子と前記第１の接地とを導通させる第２スイッチング素子と、を備える第１駆動回路と、
前記電圧源よりも低電圧の補助電源と、第２の接地と、前記ゲート端子に接続され前記ゲート容量の充電時に前記補助電源と前記ゲート端子とを導通させる第３スイッチング素子と、前記ゲート端子に接続され前記ゲート容量の放電時に前記ゲート端子と前記第２の接地とを導通させる第４スイッチング素子と、を備える第２駆動回路と、
を備え、
前記第２駆動回路は、前記電圧源の電圧以上の耐電圧特性を有するコンデンサを介して前記ゲート端子と接続され、
前記第２駆動回路及び前記コンデンサは、前記第１駆動回路と並列に前記ゲート端子に接続されることを特徴とする、電圧駆動型スイッチング素子のゲート駆動回路。
【請求項２】
請求項１に記載の電圧駆動型スイッチング素子のゲート駆動回路であって、
前記補助電源から前記ゲート端子に向かう向きを順方向とする第１ダイオードを備え、
前記第１ダイオードは、前記コンデンサと前記第３及び第４スイッチング素子とを接続する接続点と、前記第３スイッチング素子との間に配置されることを特徴とする、電圧駆動型スイッチング素子のゲート駆動回路。
【請求項３】
請求項１または２に記載の電圧駆動型スイッチング素子のゲート駆動回路であって、
前記ゲート端子から前記第２の接地に向かう向きを順方向とする第２ダイオードを備え、
前記第２ダイオードは、前記コンデンサと前記第３及び第４スイッチング素子とを接続する接続点と、前記第４スイッチング素子との間に配置されることを特徴とする、電圧駆動型スイッチング素子のゲート駆動回路。
【請求項４】
請求項１から３のいずれか一項に記載の電圧駆動型スイッチング素子のゲート駆動回路であって、
前記補助電源の電圧Ｖｃｃ２及び前記コンデンサの容量Ｃ１は、前記ゲート容量Ｃｇ及び前記ゲート容量Ｃｇの充放電時のミラー期間における前記ゲート端子電圧Ｖｍｒｒを用いて、Ｃ１×Ｖｃｃ２／（Ｃ１＋Ｃｇ）＜Ｖｍｒｒを満たすように定められていることを特徴とする、電圧駆動型スイッチング素子のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧駆動型スイッチング素子のゲートを駆動するゲート駆動回路に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴやＩＧＢＴなどの電圧駆動型スイッチング素子のゲート端子には、ゲート端子電圧を制御するゲート駆動回路（ゲートドライバ）が接続される。ゲート端子電圧の制御を介してゲートのオンオフ、つまりスイッチング素子のターンオン及びターンオフが制御される。
【０００３】
スイッチング素子には、空乏層を介してゲート、ソース、ドレインの３端子それぞれの間に寄生容量が生じる。ゲート端子には、ゲート−ソース間容量Ｃｇｓ及びゲート−ドレイン間容量Ｃｇｄの合成容量からなるゲート容量Ｃｇが生じる。
【０００４】
ゲートをオフからオンに切り替える、つまりゲート端子電圧を所定のゲートオフ電圧（例えば接地電圧）からゲートオン電圧まで引き上げるためにはゲート容量Ｃｇを充電する必要がある。同様にして、ゲートをオンからオフに切り替える、つまりゲート端子電圧をゲートオン電圧からゲートオフ電圧まで引き下げるためにはゲート容量Ｃｇを放電させる必要がある。ゲート駆動回路は、スイッチング素子のターンオンに際してゲート容量Ｃｇを充電し、ターンオフに際してゲート容量Ｃｇを放電させる。
【０００５】
ターンオンの際にゲート容量Ｃｇをゲートオフ電圧からゲートオン電圧まで充電させるまでの期間、及び、ターンオフの際にゲート容量Ｃｇをゲートオン電圧からゲートオフ電圧まで放電させるまでの期間はオンとオフとの切換期間となる。この切換期間が長いほど、スイッチングスピードが低下し、またスイッチング損失が増加する。
【０００６】
スイッチングスピードの高速化やスイッチング損失の低減のため、ゲート容量の充放電を高速化させる技術が従来から提案されている。例えば特許文献１では、配線が撚り線状に配索される等によりソース端子側にインダクタンス成分が形成された場合にこれを回避するようにして、ゲート容量及びその充電を行うコンデンサを含む回路を形成している。また、特許文献２では、ゲート容量の放電の際に、充電状態のコンデンサによってゲート容量に逆バイアスを掛けることで、ゲート容量の放電を促進している。また、特許文献３では、ゲート端子に対して定電圧回路と定電流回路とを並列に接続させたゲート駆動回路が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−３３６５３３号公報
【特許文献２】特開２００９−２００８９１号公報
【特許文献３】特開２０１３−３４３８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、上述の特許文献３のように、定電圧回路に加えて定電流回路等の補助電源回路を接続させて、定電圧回路及び補助電源回路から同時にゲート容量に電流を供給して、ゲート容量の充電期間を短縮することが考えられる。また、定電圧回路及び補助電源回路の両者に接地経路が設けられている場合、両者を介してゲート容量の電荷を放出させて、ゲート容量の放電期間を短縮することが考えられる。
【０００９】
しかしながら、そのような構成では、絶縁破壊防止のため、充電に際しては補助電源回路に定電圧源以上の耐電圧特性を持たせる必要があり、放電に際しては補助電源回路に満充電のゲート容量から印加されるゲートオン電圧以上の耐電圧特性を持たせる必要がある。その結果、補助電源回路の構成素子を高耐電圧の素子から構成するなど、コストが嵩むという別の問題が生じる。そこで本発明は、相対的に低コストである耐電圧が低い補助電源回路を用いてもその絶縁破壊を防止することの可能な、電圧駆動型スイッチング素子のゲート駆動回路を提供するものである。
【課題を解決するための手段】
【００１０】
本発明は、電圧駆動型スイッチング素子のゲート駆動回路に関する。当該駆動回路は、第１駆動回路と第２駆動回路を備える。第１駆動回路は、電圧源と、第１の接地と、前記電圧駆動型スイッチング素子のゲート端子に接続され前記電圧駆動型スイッチング素子のゲート容量の充電時に前記電圧源と前記ゲート端子とを導通させる第１スイッチング素子と、前記ゲート端子に接続され前記ゲート容量の放電時に前記ゲート端子と前記第１の接地とを導通させる第２スイッチング素子と、を備える。第２駆動回路は、前記電圧源よりも低電圧の補助電源と、第２の接地と、前記ゲート端子に接続され前記ゲート容量の充電時に前記補助電源と前記ゲート端子とを導通させる第３スイッチング素子と、前記ゲート端子に接続され前記ゲート容量の放電時に前記ゲート端子と前記第２の接地とを導通させる第４スイッチング素子と、を備える。前記第２駆動回路は、前記電圧源の電圧以上の耐電圧特性を有するコンデンサを介して前記ゲート端子と接続され、前記第２駆動回路及び前記コンデンサは、前記第１駆動回路と並列に前記ゲート端子に接続される。
【００１１】
コンデンサは、その両端電圧が変化する過渡状態では電流を導通させる（Ｉ＝Ｃ×ｄＶ／ｄｔ）ことが知られている。この特性を活かして、ゲート容量の充放電開始直後の電圧変動時に、第１駆動回路に加えて、コンデンサを介して、第２駆動回路を用いたゲート容量の速やかな充放電が可能となる。
【００１２】
加えて、コンデンサを設けることで、第２駆動回路の絶縁破壊が防止される。例えばコンデンサは、両端電極に蓄積された電荷に応じてその両端電極間に電位差が生じる（ｑ＝ＣＶ）ことが知られている。つまり、コンデンサの両端電極のうち、第１駆動回路側の電極に高電圧が印加されたとしても、コンデンサの蓄積電荷分、第２駆動回路側の電極電位は低減される。これにより第２駆動回路への高電圧印加が回避される。
【００１３】
また、上記発明において、前記補助電源から前記ゲート端子に向かう向きを順方向とする第１ダイオードを備えてもよい。前記第１ダイオードは、前記コンデンサと前記第３及び第４スイッチング素子とを接続する接続点と、前記第３スイッチング素子との間に配置されてよい。
【００１４】
このような構成を備えることで、ゲート容量の充電時に、第１駆動回路から第２駆動回路への電流の流れを遮断することが可能となり、第１駆動回路の電流を専らゲート端子に供給させることができる。
【００１５】
また、上記発明において、前記ゲート端子から前記第２の接地に向かう向きを順方向とする第２ダイオードを備えてもよい。前記第２ダイオードは、前記コンデンサと前記第３及び第４スイッチング素子とを接続する接続点と、前記第４スイッチング素子との間に配置されてよい。
【００１６】
このような構成を備えることで、ゲート容量の放電時に、第２の接地からコンデンサ及びコンデンサから第１の接地の経路で流れるコンデンサからの放電電流を遮断することが可能となる。その結果、ゲート容量から第１の接地に至る放電経路へのコンデンサの放電電流の割り込みを防止できる。
【００１７】
また、上記発明において、前記補助電源の電圧Ｖｃｃ２及び前記コンデンサの容量Ｃ１は、前記ゲート容量Ｃｇ及び前記ゲート容量Ｃｇの充放電時のミラー期間における前記ゲート端子電圧Ｖｍｒｒ（ミラー電圧）を用いて、Ｃ１×Ｖｃｃ２／（Ｃ１＋Ｃｇ）＜Ｖｍｒｒを満たすように定められていてもよい。
【００１８】
後述するように、ミラー期間におけるゲート容量はその他の期間と比較して大容量となる。上記構成を備えることで、ゲート端子電圧がミラー電圧Ｖｍｒｒに至る前に補助電源からゲート容量への電流供給が止まり、補助電源からゲート容量への大電流供給（サージ）を回避することができる。
【発明の効果】
【００１９】
本発明によれば、相対的に低コストである低耐電圧の補助電源回路を用いても、その絶縁破壊を防止することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本実施形態に係るゲート駆動回路を例示する図である。
【図２】本実施形態に係るゲート駆動回路に含まれるＲＣ直列回路を説明する図である。
【図３】本実施形態に係るゲート駆動回路によるスイッチング素子のターンオン時の動作を説明するタイムチャートである。
【図４】図３の時刻ｔ１〜ｔ２における電流の流れを模式的に表した図である。
【図５】図３の時刻ｔ２〜ｔ３及びｔ４〜ｔ５における電流の流れを模式的に表した図である。
【図６】図３の時刻ｔ３〜ｔ４における電流の流れを模式的に表した図である。
【図７】本実施形態に係るゲート駆動回路によるスイッチング素子のターンオフ時の動作を説明するタイムチャートである。
【図８】図７の時刻ｔ１１〜ｔ１２における電流の流れを模式的に表した図である。
【図９】図７の時刻ｔ１２〜ｔ１３及びｔ１４〜ｔ１５における電流の流れを模式的に表した図である。
【図１０】図７の時刻ｔ１３〜ｔ１４における電流の流れを模式的に表した図である。
【図１１】ハイサイド抵抗を相対的に小さくしたときの、スイッチング素子のターンオン時の動作を説明するタイムチャートである。
【図１２】ロウサイド抵抗を相対的に小さくしたときの、スイッチング素子のターンオフ時の動作を説明するタイムチャートである。
【図１３】本実施形態の別例に係るゲート駆動回路を例示する図である。
【図１４】ゲート容量充電時に第１駆動回路から第２駆動回路に流れ込む電流がダイオードによって遮断される様子を説明する図である。
【図１５】ゲート容量放電時にコンデンサから第１の接地に流れ込む電流がダイオードによって遮断される様子を説明する図である。
【図１６】本実施形態の別例に係るゲート駆動回路によるスイッチング素子のターンオン時の動作を説明するタイムチャートである。
【図１７】本実施形態の別例に係るゲート駆動回路によるスイッチング素子のターンオフ時の動作を説明するタイムチャートである。
【発明を実施するための形態】
【００２１】
＜全体構成＞
本実施形態に係るゲート駆動回路１０を図１に例示する。ゲート駆動回路１０は、電圧駆動型スイッチング素子１２のゲート端子１４に接続される。なお、図１には、ゲート駆動回路１０が接続される電圧駆動型スイッチング素子１２の例としてＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）が示されている。
【００２２】
ゲート駆動回路１０は、定電圧源１６を備える第１駆動回路１８、補助電源２０を備える第２駆動回路２２、及び制御回路２４を含んで構成される。第２駆動回路２２は、コンデンサ２６を介して第１駆動回路１８と並列にゲート端子１４に接続される。図１に示す第１駆動回路１８及び第２駆動回路２２は、ゲート容量３０の充電を行ういわゆるハイサイドドドライブ回路に加えて、ゲート容量３０の放電を行ういわゆるロウサイドドライブ回路を備えた回路構成となっている。
【００２３】
スイッチング素子１２のターンオンに当たり、ゲート駆動回路１０は、ゲート端子１４に生じたゲート容量３０を充電することで、ゲート端子電圧Ｖｇｓをゲートオン電圧Ｖｇｏｎまで引き上げる。この充電に当たり、制御回路２４は、ハイサイド駆動回路３４を介して第１駆動回路１８のハイサイドスイッチング素子Ｓ１をオンにする。このとき、定電圧源１６からハイサイドスイッチング素子Ｓ１及びハイサイド抵抗２８を経由してゲート容量３０に電流が流れ込む。
【００２４】
また、制御回路２４は、ハイサイドスイッチング素子Ｓ１のオンと同時に、第２駆動回路２２のハイサイドスイッチング素子Ｓ３をオンにする。このとき、コンデンサ２６の補助電源側電極２６Ｂの電位は接地電圧から速やかに補助電源２０の電圧まで上昇する。この電位変化によって、コンデンサ２６に電流が流れる（Ｉ＝Ｃ×ｄＶ／ｄｔ）。つまり第２駆動回路２２からもコンデンサ２６を介してゲート容量３０（ゲート端子１４）に電流が供給される。第１及び第２駆動回路１８，２２の両者からゲート容量３０に電流が流れ込むことで、ゲート容量３０は速やかに充電される。
【００２５】
ゲート容量３０の充電に伴い、これと直列に接続されたコンデンサ２６も充電される。コンデンサ２６に電荷ｑが蓄積されることでコンデンサ２６の両端電極に電位差Ｖが生じる（ｑ＝ＣＶ）。具体的には、ゲート容量３０がゲートオン電圧に達した定常状態において、コンデンサ２６のゲート端子側電極２６Ａはゲートオン電圧と等電位になる一方で、コンデンサ２６の補助電源側電極２６Ｂは補助電源２０の電圧と等電位のまま維持される。補助電源側電極２６Ｂが低電位に維持されることで、これと接続される第２駆動回路２２への高電圧印加が防止され、絶縁破壊が回避される。
【００２６】
スイッチング素子１２のターンオフに当たり、ゲート駆動回路１０は、ゲート容量３０を放電させることでゲート端子電圧Ｖｇｓを所定のオフ電圧Ｖｇｏｆｆまで引き下げる。この放電に当たり、制御回路２４は、ロウサイド駆動回路３６を介して第１駆動回路１８のロウサイドスイッチング素子Ｓ２をオンにする。このとき、ゲート容量３０からロウサイド抵抗３２及びロウサイドスイッチング素子Ｓ２を経由して電流が接地ＧＮＤ１（第１の接地）に流れ込む。
【００２７】
また、制御回路２４は、ロウサイドスイッチング素子Ｓ２のオンと同時に、第２駆動回路２２のロウサイドスイッチング素子Ｓ４をオンにする。このとき、コンデンサ２６の補助電源側電極２６Ｂの電位は補助電源電圧から接地電圧に低下する。その結果、コンデンサ２６の両端電圧が変化して電流が流れる。すなわち、ゲート容量３０からコンデンサ２６及びロウサイドスイッチング素子Ｓ４を経由して電流が接地ＧＮＤ２（第２の接地）に流れ込む。このように、第１及び第２駆動回路１８，２２の両者を介してゲート容量３０から接地に電流が流れ込むことで、ゲート容量３０は速やかに放電される。
【００２８】
＜各構成の詳細＞
第１駆動回路１８は、スイッチング素子１２のゲート端子１４に接続される。図１では、二点鎖線の囲いで第１駆動回路１８を示している。第１駆動回路１８は、ゲート容量３０の充電時には定電圧源１６とゲート端子１４とを導通させ、ゲート容量３０の放電時にはゲート端子１４と接地ＧＮＤ１とを導通させることで、ゲート容量３０の充放電を行う。第１駆動回路１８は、定電圧源１６、ハイサイドスイッチング素子Ｓ１、ロウサイドスイッチング素子Ｓ２、ハイサイド駆動回路３４、ロウサイド駆動回路３６、ハイサイド抵抗２８及びロウサイド抵抗３２を含んで構成される。
【００２９】
定電圧源１６は、ゲート端子１４に電圧を印加する電圧源であって、例えばその電圧Ｖｃｃ１は所定のゲートオン電圧Ｖｇｏｎとなるように定められる（Ｖｃｃ１＝Ｖｇｏｎ）。ゲートオン電圧Ｖｇｏｎは、スイッチング素子１２の完全なターンオン（ゲート端子１４の完全なゲートオン）を図るために、ゲート閾値電圧Ｖｔｈよりも高めに設定される。ゲート閾値電圧Ｖｔｈとはゲート端子直下のｐ層にｎチャネルが形成されて導通状態となるときの電圧を指している。また、一例として、ゲートオン電圧Ｖｇｏｎは、ゲート閾値電圧Ｖｔｈの２〜３倍に設定される。
【００３０】
ハイサイドスイッチング素子Ｓ１（第１スイッチング素子）は、定電圧源１６とゲート端子１４との間に設けられ、両者の導通／遮断を切り換える。ハイサイドスイッチング素子Ｓ１は、例えばＭＯＳＦＥＴ等の電圧駆動型のスイッチング素子から構成される。ハイサイドスイッチング素子Ｓ１を構成するＭＯＳＦＥＴは、例えばゲート端子にマイナス電圧（Ｌｏ）が掛かるとオンになり、プラス電圧（Ｈｉ）が掛かるとオフになるＰチャネル型のＭＯＳＦＥＴから構成される。ハイサイドスイッチング素子Ｓ１のゲート端子はハイサイド駆動回路３４に接続され、ソース端子は定電圧源１６に接続され、ドレイン端子はハイサイド抵抗２８を介してゲート端子１４に接続される。また、ハイサイドスイッチング素子Ｓ１と逆並列にダイオードＤ１が接続される。
【００３１】
ハイサイド駆動回路３４は、制御回路２４とハイサイドスイッチング素子Ｓ１のゲート端子との間に設けられる。ハイサイド駆動回路３４はＣＰＵ等の演算回路を備えており、制御回路２４からの信号（Ｌｏ／Ｈｉ）を受けて、ハイサイドスイッチング素子Ｓ１のゲート端子に対してオン電圧（Ｌｏ）またはオフ電圧（Ｈｉ）を印加する。
【００３２】
ロウサイドスイッチング素子Ｓ２（第２スイッチング素子）は、ゲート端子１４と接地ＧＮＤ１の間に設けられ、両者の導通／遮断を切り換える。ロウサイドスイッチング素子Ｓ２は、例えばＭＯＳＦＥＴ等の電圧駆動型のスイッチング素子から構成される。ロウサイドスイッチング素子Ｓ２を構成するＭＯＳＦＥＴは、例えばゲート端子にプラス電圧（Ｈｉ）が掛かるとオンになり、マイナス電圧（Ｌｏ）が掛かるとオフになるＮチャネル型のＭＯＳＦＥＴから構成される。ロウサイドスイッチング素子Ｓ２のゲート端子はロウサイド駆動回路３６に接続され、ソース端子は第１の接地ＧＮＤ１に接続され、ドレイン端子はロウサイド抵抗３２を介してゲート端子１４に接続される。また、ロウサイドスイッチング素子Ｓ２と逆並列にダイオードＤ２が接続される。
【００３３】
ロウサイド駆動回路３６は、制御回路２４とロウサイドスイッチング素子Ｓ２のゲート端子との間に設けられる。ロウサイド駆動回路３６はＣＰＵ等の演算回路を備えており、制御回路２４からの信号（Ｌｏ／Ｈｉ）を受けて、ロウサイドスイッチング素子Ｓ２のゲート端子に対してオン電圧（Ｈｉ）またはオフ電圧（Ｌｏ）を印加する。
【００３４】
第２駆動回路２２は、第１駆動回路１８とは並列にスイッチング素子１２のゲート端子１４に接続される。図１では、二点鎖線の囲いで第２駆動回路２２を示している。第２駆動回路２２は、ゲート容量３０の充電時には補助電源２０とゲート端子１４とを導通させ、ゲート容量３０の放電時にはゲート端子１４と接地ＧＮＤ２とを導通させることで、ゲート容量３０の充放電を行う。第２駆動回路２２は、補助電源２０、ハイサイドスイッチング素子Ｓ３及びロウサイドスイッチング素子Ｓ４を含んで構成される。
【００３５】
補助電源２０は、ゲート端子１４に電圧を印加する電圧源であって、例えば直流電源から構成される。その電圧Ｖｃｃ２は、定電圧源１６の電圧Ｖｃｃ１未満であって、後述する数式（１）及び（２）を満たす範囲となるように定められる。これに伴い、第２駆動回路２２の構成素子の耐電圧は、補助電源２０の電圧Ｖｃｃ２（＜Ｖｃｃ１）に耐えられる程度（例えば、耐電圧上限値≧Ｖｃｃ２）のものであればよい。
【００３６】
ハイサイドスイッチング素子Ｓ３（第３スイッチング素子）は、補助電源２０とゲート端子１４との間に設けられ、両者の導通／遮断を切り換える。ハイサイドスイッチング素子Ｓ３は、第１駆動回路１８のハイサイドスイッチング素子Ｓ１と同様に、Ｐチャネル型のＭＯＳＦＥＴから構成される。また、ハイサイドスイッチング素子Ｓ３のゲート端子は制御回路２４に接続され、ソース端子は補助電源２０に接続され、ドレイン端子はコンデンサ２６を介してゲート端子１４に接続される。ハイサイドスイッチング素子Ｓ３のゲート端子は制御回路２４に接続される。
【００３７】
ロウサイドスイッチング素子Ｓ４（第４スイッチング素子）は、ゲート端子１４と接地ＧＮＤ２（第２の接地）の間に設けられ、両者の導通／遮断を切り換える。ロウサイドスイッチング素子Ｓ４は、第１駆動回路１８のロウサイドスイッチング素子Ｓ２と同様に、Ｎチャネル型のＭＯＳＦＥＴから構成される。ロウサイドスイッチング素子Ｓ４のゲート端子は制御回路２４に接続され、ソース端子は第２の接地ＧＮＤ２に接続され、ドレイン端子はコンデンサ２６を介してゲート端子１４に接続される。また、ロウサイドスイッチング素子Ｓ４のゲート端子は制御回路２４に接続される。
【００３８】
なお、ハイサイドスイッチング素子Ｓ１，Ｓ３とロウサイドスイッチング素子Ｓ２，Ｓ４はともに、ＩＧＢＴ等のスイッチング素子１２と同様の電圧駆動型のスイッチング素子から構成される。したがって厳密にはこれらのスイッチング素子Ｓ１〜Ｓ４にもゲート容量が存在する。しかしながら実際には、スイッチング素子１２（ＩＧＢＴ）のゲート容量３０と比較してそのゲート容量が十分に小さくなるようにスイッチング素子Ｓ１〜Ｓ４が選択される。したがって、ゲート容量３０の充放電に際してこれらスイッチング素子Ｓ１〜Ｓ４のゲート容量の充放電に係る遅延時間等については実質的に無視できる。
【００３９】
コンデンサ２６は、第２駆動回路２２と、ゲート端子１４及び第１駆動回路１８との間に設けられる。つまり、第２駆動回路２２とコンデンサ２６が、第１駆動回路１８と並列にゲート端子１４に接続されるようになる。具体的には、第２駆動回路２２のハイサイドスイッチング素子Ｓ３とロウサイドスイッチング素子Ｓ４の配線が接続される接続点３８と、第２駆動回路２２から延びる配線が第１駆動回路１８に接続される接続点４０の間にコンデンサ２６が設けられる。
【００４０】
コンデンサ２６は第１駆動回路１８及びゲート端子１４から電圧が印加されたときに絶縁破壊されないよう、ゲートオン電圧Ｖｇｏｎ（＝Ｖｃｃ１）以上の耐電圧特性を備えている。例えば、コンデンサ２６はゲートオン電圧Ｖｇｏｎ（＝Ｖｃｃ１）の２倍から３倍の耐電圧特性（耐電圧上限値）を備える。また、コンデンサ２６の容量Ｃ１は、ゲート容量３０の容量Ｃｇ、補助電源２０の電圧Ｖｃｃ２、及び後述するミラー期間におけるゲート端子電圧Ｖｍｒｒ（ミラー電圧）を用いて、下記数式（１）を満たすように定められる。
【００４１】
【数１】
2017028406.tif 000003
【００４２】
すなわち、補助電源２０からゲート容量３０に印加される分圧が、ミラー期間におけるゲート端子電圧Ｖｍｒｒ（ミラー電圧）を下回るように、コンデンサ２６の容量Ｃ１（及び補助電源２０の電圧Ｖｃｃ２）が定められる。このようにすることで、相対的にゲート容量３０への充電電荷量が多くなるミラー期間において、第２駆動回路２２からゲート容量３０への電流供給が防止される。すなわち、第２駆動回路２２からゲート容量３０への大電流供給（サージ）の発生を抑制できる（なお、第１駆動回路１８からゲート容量３０への大電流供給は、ハイサイド抵抗２８やロウサイド抵抗３２により制限される）。
【００４３】
また、後述するように、第２駆動回路２２は第１駆動回路１８によるゲート容量３０（Ｃｇ）の充放電をサポートするために設けられる。このサポート期間が長いほど、ゲート容量３０の充放電期間が短縮される。このことから、補助電源２０からゲート容量３０に印加される分圧が、下記数式（２）のようにスイッチング素子１２のゲート閾値電圧Ｖｔｈよりも高くなるようにコンデンサ２６の容量Ｃ１（及び補助電源２０の電圧Ｖｃｃ２）を定めてもよい。
【００４４】
【数２】
2017028406.tif 000004
【００４５】
なお後述するように、コンデンサ２６の迅速な電圧値の上昇を図るために、コンデンサ２６及び補助電源２０を含むＲＣ直列回路Ｌ２ｃ（図２にて破線で示す）の時定数ＲＣは小さい方が好適である。具体的には、ＲＣ直列回路Ｌ２ｃの時定数ＲＣが、定電圧源１６とゲート容量３０を含むＲＣ直列回路Ｌ１ｃ（図２にて破線で示す）の時定数ＲＣよりも小さくなるように、ＲＣ直列回路Ｌ２ｃの抵抗値を定めてもよい。例えば、ＲＣ直列回路Ｌ２ｃの配線経路に抵抗素子を設けなくてもよい。
【００４６】
また同様にして、コンデンサ２６と接地ＧＮＤ２（第２の接地）を含むＲＣ直列回路Ｌ２ｄ（図２にて破線で示す）の時定数ＲＣが、ゲート容量３０と接地ＧＮＤ１（第１の接地）を含むＲＣ直列回路Ｌ１ｄ（図２にて破線で示す）の時定数ＲＣよりも小さくなるように、ＲＣ直列回路Ｌ２ｄ（図２にて破線で示す）の抵抗値を定めてもよい。例えばＲＣ直列回路Ｌ２ｄの配線経路に抵抗素子を設けなくてもよい。
【００４７】
図１に戻り、制御回路２４は、第１駆動回路１８のハイサイドスイッチング素子Ｓ１及びロウサイドスイッチング素子Ｓ２、ならびに、第２駆動回路２２のハイサイドスイッチング素子Ｓ３及びロウサイドスイッチング素子Ｓ４のオンオフ動作を制御する。制御回路２４は、ＣＰＵ等の演算回路を備えており、例えば電子コントロールユニット（ＥＣＵ）等の上位制御手段からの制御信号Ｓｇ１を受けて、各スイッチング素子Ｓ１〜Ｓ４への制御信号（オンオフ信号）を出力する。これら制御信号は、例えば電圧信号から構成される。
【００４８】
例えば、制御回路２４は、ハイサイド駆動回路３４に対して制御信号Ｓｇ２を、ロウサイド駆動回路３６に対して制御信号Ｓｇ３を、ハイサイドスイッチング素子Ｓ３及びロウサイドスイッチング素子Ｓ４に対して制御信号Ｓｇ４をそれぞれ出力する。
【００４９】
例えば制御信号Ｓｇ２は、Ｓｇ１のＬｏ／Ｈｉパターンと同一パターンの信号から構成される。（Ｓｇ２＝Ｓｇ１）。また例えば制御信号Ｓｇ３，Ｓｇ４は、Ｓｇ１の反転信号から構成される。（Ｓｇ３  ＆  Ｓｇ４＝／Ｓｇ１）。
【００５０】
スイッチング素子１２は、例えばハイブリッド車両や電気車両等のインバータやＤＣ／ＤＣコンバータ等の、いわゆるパワーエレクトロニクス機器に搭載される。スイッチング素子１２は高耐電圧、大電流容量の素子から構成され、例えばＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）から構成される。
【００５１】
スイッチング素子１２のゲート端子１４には、寄生容量としてゲート容量３０が生じる。ゲート容量３０は、ゲート−ドレイン間容量Ｃｇｄとゲート−ソース間容量Ｃｇｓの合成容量から構成される。スイッチング素子１２のターンオン（ゲート端子１４のゲートオン）に際してゲート端子電圧を引き上げる際には、ゲート容量３０が充電される。スイッチング素子１２のターンオフ（ゲート端子１４のゲートオフ）に際してゲート端子電圧を引き下げる際にはゲート容量３０が放電される。
【００５２】
＜ターンオン時の動作＞
図３を用いて、スイッチング素子１２のターンオン時の動作について説明する。図３には、紙面上から順に制御回路２４への制御信号Ｓｇ１（＝Ｓｇ２）、その反転信号／Ｓｇ１（＝Ｓｇ３，Ｓｇ４）、コンデンサ２６と第２駆動回路２２間の配線３１（コンデンサ配線）の電圧（コンデンサ配線電圧）Ｖｓｇ５、コンデンサ２６に流れる電流ＩＣ１、コンデンサ２６の両端電圧ＶＣ１、ゲート端子電圧Ｖｇｓ、及びゲート容量３０への充放電電流Ｉｇの時間変化が例示されている。このうち、コンデンサ配線電圧Ｖｓｇ５は、第２駆動回路２２への印加電圧に実質的に（配線抵抗等を無視すれば）等しい。
【００５３】
なお、コンデンサ電流ＩＣ１について、ゲート容量３０に電流が流れる向きを正方向とする。また、コンデンサ両端電圧ＶＣ１について、ゲート容量３０側の電位が相対的に高い場合を正、補助電源２０側の電位が相対的に高い場合を負とする。
【００５４】
図３を参照して、時刻ｔ０からｔ１までの期間はスイッチング素子１２のターンオフ期間（ゲート端子１４のゲートオフ期間）となる。このとき、制御回路２４は、ハイサイド駆動回路３４に対して制御信号Ｓｇ２（Ｌｏ）を出力する。また、制御回路２４は、ロウサイド駆動回路３６に対して制御信号Ｓｇ３（Ｈｉ）を出力する。さらに制御回路２４は、第２駆動回路２２のハイサイドスイッチング素子Ｓ３及びロウサイドスイッチング素子Ｓ４に対して制御信号Ｓｇ４（Ｈｉ）を出力する。
【００５５】
ハイサイド駆動回路３４ではＳｇ２（Ｌｏ）を受けて、Ｐチャネル型のハイサイドスイッチング素子Ｓ１に対してオフ信号（Ｈｉ）を出力する。また、ロウサイド駆動回路３６ではＳｇ３（Ｈｉ）を受けてＮチャネル型のロウサイドスイッチング素子Ｓ２に対してオン信号（Ｈｉ）を出力する。さらにＳｇ４（Ｈｉ）を受けてＰチャネル型のハイサイドスイッチング素子Ｓ３がオフとなり、Ｎチャネル型のロウサイドスイッチング素子Ｓ４がオンとなる。すなわち２つのロウサイドスイッチング素子Ｓ２及びＳ４がオンとなり、ゲート端子１４が接地される。ゲート容量３０の電位は接地電圧Ｖｇｎｄとなり、スイッチング素子１２はオフ状態となる。
【００５６】
時刻ｔ１から時刻ｔ５まではスイッチング素子１２のオンからオフへの切換期間となる。時刻ｔ１に制御回路２４が制御信号Ｓｇ１（Ｈｉ）を受信すると、制御回路２４は制御信号Ｓｇ２（Ｈｉ）、Ｓｇ３（Ｌｏ）、及びＳｇ４（Ｌｏ）を出力する。Ｓｇ２（Ｈｉ）を受けてハイサイド駆動回路３４はオン信号（Ｌｏ）をハイサイドスイッチング素子Ｓ１に出力してこれをオン状態とする。Ｓｇ３（Ｌｏ）を受けてロウサイド駆動回路３６はオフ信号（Ｌｏ）をロウサイドスイッチング素子Ｓ２に出力してこれをオフ状態とする。さらにＳｇ４（Ｌｏ）を受けてＰチャネル型のハイサイドスイッチング素子Ｓ３はオン状態となり、Ｎチャネル型のロウサイドスイッチング素子Ｓ４はオフ状態となる。すなわち２つのハイサイドスイッチング素子Ｓ１及びＳ３がオフからオンに切り換わり、２つのロウサイドスイッチング素子Ｓ２及びＳ４はオンからオフに切り換わる。
【００５７】
ハイサイドスイッチング素子Ｓ１がオン状態になることで、定電圧源１６とゲート容量３０が導通し、ゲート容量３０が充電される。このとき、ゲート容量３０の充電は、いわゆるＲＣ直列回路の過渡現象を記述する数式に沿って行われる。一般的に、ＲＣ直列回路における充電時のコンデンサの電圧ＶＣ（ｔ）は下記数式（３）のように変化する。
【００５８】
【数３】
2017028406.tif 000005
【００５９】
数式（３）中、Ｅは電源電圧[Ｖ]、ｅは自然対数の底（ネイピア数）、Ｒは抵抗[Ω]、Ｃは静電容量、ｔは時間を表す。ハイサイド抵抗２８及びゲート容量３０を含むＲＣ直列回路では、数式（３）に従い、時定数ＲＣに応じてゲート容量３０の電圧（ゲート端子電圧Ｖｇｓ）が増加する。初期時刻ｔ１（ｔ＝０）ではゲート端子電圧Ｖｇｓは接地電圧Ｖｇｎｄ（ＶＣ（０）＝０）となる。これを受けてコンデンサ２６のゲート端子側電極２６Ａの電位も時刻ｔ１においてＶｇｎｄとなる。
【００６０】
また、ハイサイドスイッチング素子Ｓ３がオン状態になることで、コンデンサ２６の補助電源側電極２６Ｂの電位は接地電圧Ｖｇｎｄから補助電源電圧Ｖｃｃ２に変化する。補助電源２０とコンデンサ２６との間の配線抵抗や、補助電源２０、ハイサイドスイッチング素子Ｓ３、及びコンデンサ２６の内部抵抗を無視すると、上記した数式（３）においてＲ＝０となるので（時定数ＲＣが０になるので）、時刻ｔ１において、補助電源側電極２６Ｂの電位は瞬時に接地電圧Ｖｇｎｄから補助電源電圧Ｖｃｃ２に変化する。
【００６１】
このような、ゲート端子側電極２６Ａの時定数ＲＣに応じた緩やかな電位の立ち上がりと、補助電源側電極２６Ｂの急速な電位の立ち上がりの差を受けて、コンデンサ両端電圧ＶＣ１は時刻ｔ１において０[Ｖ]から−Ｖｃｃ２に急変する。これに伴いコンデンサ２６に電流ＩＣ１が流れる。すなわち、補助電源２０からコンデンサ２６を介してゲート容量３０に電流が供給される。
【００６２】
時刻ｔ１以降、コンデンサ２６の補助電源側電極２６Ｂの電位は補助電源電圧Ｖｃｃ２を維持する。一方、第１駆動回路１８では、時定数ＲＣに応じたゲート容量３０への印加電圧が徐々に立ち上がり、これを受けてコンデンサ２６のゲート端子側電極２６Ａの電位は徐々に増加する。このようなコンデンサ２６の電圧変化を受けて、時刻ｔ１からｔ２にかけて補助電源２０からコンデンサ２６を介してゲート容量３０に電流ＩＣ１が供給される。
【００６３】
時刻ｔ１からｔ２にかけてのゲート容量３０への充電状況を図４に示す。図４の一点鎖線の矢印に示すように、第１駆動回路１８において定電圧源１６からゲート容量３０に電流が供給されるのに加えて、第２駆動回路２２において補助電源２０からコンデンサ２６を介してゲート容量３０に電流ＩＣ１が供給される。これらの電流供給により、図３の時刻ｔ１〜ｔ２においてゲート充放電電流Ｉｇの値が突出していることから明らかなように、ゲート容量３０は速やかに充電される。
【００６４】
なお、時刻ｔ１からｔ２にかけて、ゲート容量３０の充電に伴いゲート端子電圧Ｖｇｓは上昇し、ゲート閾値電圧Ｖｔｈを超過する。これによりスイッチング素子１２のゲート端子直下のｐ層にｎチャネルが形成される。また、コンデンサ２６の両端電圧ＶＣ１の変化割合が徐々に小さくなり、その結果、徐々にコンデンサ２６に流れる電流ＩＣ１が減少する。
【００６５】
時刻ｔ２にて、第１駆動回路１８の時定数ＲＣに伴う電圧上昇に伴い、ゲート端子電圧ＶｇｓがＣ１×Ｖｃｃ２／（Ｃ１＋Ｃｇ）に至る。この電圧値は、補助電源２０、コンデンサ２６、及びゲート容量３０を直列接続させた回路において、定常状態時に補助電源２０からゲート容量３０に印加される分圧に等しい。このとき、コンデンサ２６の各電極２６Ａ，２６Ｂは等電位となり（ＶＣ１＝０[Ｖ]）、補助電源２０からゲート容量３０への電流供給は一時的に０になる。
【００６６】
さらに時刻ｔ２以降、ゲート端子電圧Ｖｇｓがさらに上昇すると、コンデンサ２６のゲート端子側電極２６Ａの電位が補助電源側電極２６Ｂの電位よりも高くなる（逆バイアス）。このとき、図５の一点鎖線の矢印に示すように、第１駆動回路１８から供給される電流の一部がコンデンサ２６を介して補助電源２０側に流れる。また、この電流供給を通じてコンデンサ２６に電荷が蓄積される。
【００６７】
さらに時刻ｔ３にてゲート端子電圧がミラー電圧Ｖｍｒｒとなり時刻ｔ４までいわゆるミラー期間となる。ミラー期間については既知であることからここでは簡単に説明する。ゲート端子電圧Ｖｇｓがゲート閾値電圧Ｖｔｈ以上になるとゲート直下のｎチャネルを介してドレインからソースに電流が流れ始める。これに伴いドレインの端子電圧が下がり始め、ゲート端子１４とドレイン端子との間に電位差が生じる。これによりゲート容量３０のうちゲート−ドレイン間容量Ｃｇｄの容量が増加し、ゲート容量３０に流れ込む電流は専らゲート−ドレイン間容量Ｃｇｄに供給される。
【００６８】
本実施形態に係るゲート駆動回路１０では、補助電源２０の電圧Ｖｃｃ２及びコンデンサ２６の容量Ｃ１を上述した数式（１）を満たすように定めている。つまり、ゲート端子電圧がミラー電圧Ｖｍｒｒとなるよりも前に、コンデンサ２６のゲート端子側電極２６Ａの電位が補助電源側電極２６Ｂの電位よりも高くなる逆バイアス状態となるように、補助電源２０の電圧Ｖｃｃ２及びコンデンサ２６の容量Ｃ１が定められている。このようにすることで、補助電源２０からゲート容量３０に電流が流れることが防止される。ミラー期間における比較的大容量のゲート−ドレイン間容量Ｃｇｄへの電流供給が避けられることで、第２駆動回路２２の大電流供給（サージ）が避けられる。
【００６９】
なお、ミラー期間（時刻ｔ３〜ｔ４）におけるゲート容量３０への充電は専ら第１駆動回路１８により行われる。第１駆動回路１８のハイサイド抵抗２８により電流量が絞られるため、第１駆動回路１８におけるサージ発生は避けられる。
【００７０】
また、ミラー期間では、ゲート−ドレイン間容量Ｃｇｄがゲート−ソース間容量Ｃｇｓと同程度に充電されるまでゲート端子電圧Ｖｇｓはミラー電圧Ｖｍｒｒのまま保たれる（クランプされる）。このとき、コンデンサ２６の両端電圧ＶＣ１はＶｍｒｒ−Ｖｃｃ２のまま維持される。コンデンサ２６の両端電圧ＶＣ１に電圧変化が生じないことから、コンデンサ２６には電流が流れない。つまり時刻ｔ３〜ｔ４では図６の一点鎖線の矢印に示すように第１駆動回路１８から供給される電流のみによってゲート容量３０が充電される。
【００７１】
時刻ｔ４以降、ゲート容量３０の充電がさらに進んでゲート端子電圧Ｖｇｓがミラー電圧Ｖｍｒｒからゲートオン電圧Ｖｇｏｎ（＝Ｖｃｃ１）まで上昇する。これを受けてコンデンサ２６の両端電圧ＶＣ１も逆バイアス状態のまま変化し、図５に示したものと同様に、第１駆動回路１８の電流の一部がコンデンサ２６を介して補助電源２０側に流れる。これによりコンデンサ２６に電荷が蓄積される。
【００７２】
時刻ｔ５にてゲート端子電圧Ｖｇｓがゲートオン電圧Ｖｇｏｎに到達すると、それ以降はスイッチング素子１２のターンオン期間（ゲート端子１４のゲートオン期間）となる。このオン期間はゲート端子電圧Ｖｇｓがゲートオン電圧Ｖｇｏｎに固定されることから、コンデンサ２６の両端電圧ＶＣ１はＶｃｃ１−Ｖｃｃ２のまま一定となる（定常状態）。このことからコンデンサ２６には電流が流れず、したがって第２駆動回路２２に電流が流れ込むことが防止される。
【００７３】
また、時刻ｔ１〜ｔ５の期間を通してコンデンサ２６に電荷が蓄積されることで、時刻ｔ５においてコンデンサ両端電圧ＶＣ１はＶｃｃ１−Ｖｃｃ２となる（ｑ＝ＣＶ）。つまり、コンデンサ２６のゲート端子側電極２６Ａの電位はＶｃｃ１である一方、補助電源側電極２６Ｂの電位はＶｃｃ２となる。これにより、補助電源側電極２６Ｂを接続された第２駆動回路２２にはＶｃｃ２を超える電圧印加が避けられ、絶縁破壊が防止される。
【００７４】
＜ターンオフ時の動作＞
図７を用いて、スイッチング素子１２のターンオフ時の動作について説明する。図３と同様に、図７には、紙面上から順に制御回路２４への制御信号Ｓｇ１（＝Ｓｇ２）、その反転信号／Ｓｇ１（＝Ｓｇ３，Ｓｇ４）、コンデンサ配線電圧Ｖｓｇ５、コンデンサ２６に流れる電流ＩＣ１、コンデンサ２６の両端電圧ＶＣ１、ゲート端子電圧Ｖｇｓ、及びゲート容量３０への充放電電流Ｉｇの時間変化が例示されている。
【００７５】
まず、時刻ｔ１０からｔ１１までの期間はスイッチング素子１２のターンオン期間（ゲート端子１４のゲートオン期間）となる。つまり図３におけるｔ５以降と同様の動作状態となる。具体的には、ハイサイドスイッチング素子Ｓ１，Ｓ３がオンとなり、ロウサイドスイッチング素子Ｓ２，Ｓ４がオフとなる。
【００７６】
時刻ｔ１１に制御回路２４が制御信号Ｓｇ１（Ｌｏ）を受信すると、制御回路２４はハイサイド駆動回路３４に対して制御信号Ｓｇ２（Ｌｏ）を出力する。また制御回路２４は、ロウサイド駆動回路３６に対して制御信号Ｓｇ３（Ｈｉ）を出力する。さらに制御回路２４は、第２駆動回路２２のハイサイドスイッチング素子Ｓ３及びロウサイドスイッチング素子Ｓ４に対して制御信号Ｓｇ４（Ｈｉ）を出力する。
【００７７】
ハイサイド駆動回路３４ではＳｇ２（Ｌｏ）を受けて、Ｐチャネル型のハイサイドスイッチング素子Ｓ１に対してオフ信号（Ｈｉ）を出力する。また、ロウサイド駆動回路３６ではＳｇ３（Ｈｉ）を受けてＮチャネル型のロウサイドスイッチング素子Ｓ２に対してオン信号（Ｈｉ）を出力する。さらにＳｇ４（Ｈｉ）を受けてＰチャネル型のハイサイドスイッチング素子Ｓ３がオフとなり、Ｎチャネル型のロウサイドスイッチング素子Ｓ４がオンとなる。すなわち２つのハイサイドスイッチング素子Ｓ１及びＳ３がオンからオフになるとともに、ロウサイドスイッチング素子Ｓ２及びＳ４がオフからオンとなり、ゲート端子１４が接地される。
【００７８】
このとき、ロウサイドスイッチング素子Ｓ２がオン状態になることで、ゲート容量３０と接地ＧＮＤ１（第１の接地）とが導通し、ゲート容量３０が放電される。ゲート容量３０の放電は、充電時と同様にＲＣ直列回路の過渡現象を記述する数式に沿って行われる。一般的に、ＲＣ直列回路において放電時のコンデンサの電圧ＶＣ（ｔ）は下記数式（４）のように変化する。
【００７９】
【数４】
2017028406.tif 000006
【００８０】
また、ＲＣ直列回路における抵抗Ｒ（本実施形態ではロウサイド抵抗３２）の両端電圧（電圧降下）ＶＲ（ｔ）は下記数式（５）のように変化する。
【００８１】
【数５】
2017028406.tif 000007
【００８２】
ゲート容量３０及びロウサイド抵抗３２を含むＲＣ直列回路では、数式（４）に従い、時定数ＲＣに応じてゲート容量３０の電圧（ゲート端子電圧Ｖｇｓ）が減少する。初期時刻ｔ１１（ｔ＝０）ではゲート端子電圧Ｖｇｓはゲートオン電圧Ｖｇｏｎ（＝Ｖｃｃ１）となる（ＶＣ（０）＝Ｅ）。これを受けてコンデンサ２６のゲート端子側電極２６Ａの電位も時刻ｔ１１においてＶｃｃ１となる。
【００８３】
また、コンデンサ２６と接地ＧＮＤ２（第２の接地）の間には抵抗を挟んでいないことから、コンデンサ２６等の内部抵抗や配線抵抗を無視すれば、時定数ＲＣによる遅延は理論上無い。したがって、時刻ｔ１１にロウサイドスイッチング素子Ｓ４がオン状態になることで、コンデンサ２６の補助電源側電極２６Ｂの電位は補助電源電圧Ｖｃｃ２から接地電圧Ｖｇｎｄに変化する。
【００８４】
このような、ゲート端子側電極２６Ａの時定数ＲＣに応じた緩やかな電位の低下と、補助電源側電極２６Ｂの急速な電位の低下の差を受けて、コンデンサ両端電圧ＶＣ１は時刻ｔ１１においてＶｃｃ１−Ｖｃｃ２からＶｃｃ１に急変する。これに伴いコンデンサ２６に電流ＩＣ１が流れる。すなわち、ゲート容量３０からコンデンサ２６を介して接地ＧＮＤ２（第２の接地）に電流が放出される（捨てられる）。
【００８５】
時刻ｔ１１以降、ゲート容量３０の電荷の放出に伴ってゲート端子電圧Ｖｇｓが減少する。ゲート端子電圧Ｖｇｓの減少に伴いコンデンサ２６のゲート端子側電極２６Ａの電位も下がり始め、これに伴ってコンデンサ両端電圧ＶＣ１も減少する。コンデンサ両端電圧ＶＣ１の減少変化によりコンデンサ２６に電流ＩＣ１が流れる。すなわち、ゲート端子１４から、コンデンサ２６及びロウサイドスイッチング素子Ｓ４を介して接地ＧＮＤ２に電流が流れる。
【００８６】
このとき、図８の一点鎖線の矢印に示すように、第１駆動回路１８においてゲート容量３０から接地ＧＮＤ１に電流が放出されるのに加えて、第２駆動回路２２においてゲート容量３０から接地ＧＮＤ２に電流が放出される。これらの放電により、図７の時刻ｔ１１〜ｔ１２においてゲート充放電電流Ｉｇの値が突出していることから明らかなように、ゲート容量３０は速やかに放電される。
【００８７】
時刻ｔ１１からｔ１２にかけて、ゲート容量３０の放電に伴いゲート端子電圧Ｖｇｓは低下する。時刻ｔ１２にて、ゲート端子電圧ＶｇｓがＶｃｃ１−[Ｃ１×Ｖｃｃ２／（Ｃ１＋Ｃｇ）]に等しくなると、コンデンサ２６の両端は等電位となる。
【００８８】
時刻ｔ１２以降はゲート端子電圧Ｖｇｓの低下に伴い、ゲート容量３０からコンデンサ２６に電荷が流れ込んでコンデンサ２６を充電する流れから、充電されたコンデンサ２６の電荷が放出される流れに切り替わる。すなわち、図９の一点鎖線の矢印に示すように、コンデンサ２６の電荷が接地ＧＮＤ２ではなくロウサイド抵抗３２を経由して接地ＧＮＤ１（第１の接地）に流れ込む。つまり、ゲート容量３０から放出される電荷に加えてコンデンサ２６の電荷がロウサイドスイッチング素子Ｓ２を介して接地ＧＮＤ１に放出される。
【００８９】
さらに時刻ｔ１３にてゲート端子電圧Ｖｇｓがミラー電圧Ｖｍｒｒとなり時刻ｔ１４までミラー期間となる。ミラー期間ではゲート端子電圧Ｖｇｓがミラー電圧Ｖｍｒｒに維持され、コンデンサ２６の両端電圧ＶＣ１も一定となる。したがってコンデンサ２６は電流を通さなくなり、図１０の一点鎖線の矢印に示すように、ゲート容量３０の放電は専らロウサイドスイッチング素子Ｓ２を介して行われる。
【００９０】
時刻ｔ１４以降、ゲート容量３０の放電がさらに進んでゲート端子電圧Ｖｇｓが接地電圧Ｖｇｎｄまで減少する。これを受けてコンデンサ２６の両端電圧ＶＣ１も変化し、図９に示したものと同様に、コンデンサ２６からロウサイドスイッチング素子Ｓ２を介して接地ＧＮＤ１に電流が流れる。時刻ｔ１５以降は図３の時刻ｔ０〜ｔ１間と同様に、スイッチング素子１２のオフ期間（ターンオフ期間）となる（定常状態）。
【００９１】
このように、本実施形態に係るゲート駆動回路１０では、スイッチング素子１２のオンからオフへの切換期間の初期（時刻ｔ１１〜ｔ１２）において、第１駆動回路１８に加えて第２駆動回路２２によってゲート容量３０の放電が行われる。これにより、ゲート容量３０が速やかに放電され、切換期間を短縮することが可能となる。
【００９２】
さらに、図７のタイムチャートのうち、第２駆動回路２２への印加電圧を示すコンデンサ配線電圧Ｖｓｇ５に示されているように、スイッチング素子１２のオンからオフへの切換期間（ｔ１１〜ｔ１５）及びその後のオフ期間（ｔ１５〜）を通じて、第２駆動回路２２への印加電圧は接地電圧Ｖｇｎｄに保たれる。このように、コンデンサ２６を設けることで、第２駆動回路２２へのゲートオン電圧Ｖｇｏｎ（＝Ｖｃｃ１）などの高電圧印加が避けられ、第２駆動回路２２の絶縁破壊が防止される。
【００９３】
なお、図３及び図７で示した例では、充電時は時刻ｔ２〜ｔ３、ｔ４〜ｔ５、放電時は時刻ｔ１２〜１３、ｔ１４〜ｔ１５の区間でコンデンサ電流ＩＣ１が逆流する。つまり充電時は図５のようにゲート容量３０に向けられるべき第１駆動回路１８からの電流が第２駆動回路２２に流れ、放電時は図９のようにゲート容量３０の放電経路にコンデンサ２６の放電電流が割り込む。このようなコンデンサ電流ＩＣ１の逆流に伴ってゲート容量３０の充電や放電のペースが鈍くなる。
【００９４】
ゲート容量３０の充放電のペース鈍化を抑制するために、ハイサイド抵抗２８やロウサイド抵抗３２を相対的に低抵抗とすることで、第１駆動回路１８による充電量や放電量を相対的に高くすることが好適である。これによってコンデンサ電流ＩＣ１の逆流の影響が相対的に小さくなる。例えばゲート容量３０の充電時は図１１上段から下段のように、また放電時は図１２の上段から下段のように、コンデンサ電流ＩＣ１の逆流の影響を抑制することができる。
【００９５】
＜第２実施形態＞
上述したようなコンデンサ電流ＩＣ１の逆流を防止可能な回路として、図１３に示すようなゲート駆動回路１０が挙げられる。図１の回路と異なる点は、補助電源２０とゲート端子１４、及び、ゲート端子１４と接地ＧＮＤ２との間にダイオードＤ３，Ｄ４を設けた点にある。
【００９６】
具体的には、ダイオードＤ３（第１ダイオード）は、コンデンサ２６とハイサイドスイッチング素子Ｓ３及びロウサイドスイッチング素子Ｓ４とを接続する接続点３８と、ハイサイドスイッチング素子Ｓ３のドレイン端子との間に設けられる。ダイオードＤ３は、補助電源２０からゲート端子１４に向かう向きを順方向とし、ゲート端子１４から補助電源２０への電流の流れを遮断する。具体的には、ダイオードＤ３を設けることで、図１４に示すように、ゲート容量３０の充電時に、第１駆動回路１８から第２駆動回路２２の補助電源２０に流れる電流Ｉｃを遮断することができる。
【００９７】
ダイオードＤ４（第２ダイオード）は、接続点３８とロウサイドスイッチング素子Ｓ４のドレイン端子との間に設けられる。ダイオードＤ４は、ゲート端子１４から接地ＧＮＤ２（第２の接地）に向かう向きを順方向とし、接地ＧＮＤ２からゲート端子１４への電流の流れを遮断する。ダイオードＤ４を設けることで、図１５に示すように、ゲート容量３０の放電時に、コンデンサ２６から接地ＧＮＤ１に流れる電流Ｉｄを遮断することができる。
【００９８】
なお、ダイオードＤ３，Ｄ４はともに絶縁破壊を避けるために、ゲートオン電圧Ｖｇｏｎ（＝Ｖｃｃ１）以上の耐電圧特性を備えていることが好適である。
【００９９】
＜ターンオン時の動作＞
図１３に示すゲート駆動回路１０を用いたスイッチング素子１２のターンオン時の動作を、図１６を用いて説明する。図１６には、紙面上から順に制御回路２４への制御信号Ｓｇ１（＝Ｓｇ２）、その反転信号／Ｓｇ１（＝Ｓｇ３，Ｓｇ４）、コンデンサ配線３１の電圧Ｖｓｇ５、コンデンサ２６に流れる電流ＩＣ１、コンデンサ２６の両端電圧ＶＣ１、ゲート端子電圧Ｖｇｓ、及びゲート容量３０への充放電電流Ｉｇの時間変化が例示されている。
【０１００】
まず、時刻ｔ０’からｔ１’までの期間はスイッチング素子１２のターンオフ期間（ゲート端子１４のゲートオフ期間）となる。制御回路２４から出力される制御信号Ｓｇ２〜Ｓｇ４及びスイッチング素子Ｓ１〜Ｓ４のオンオフ状態は図３の時刻ｔ０からｔ１までの期間と同様である。つまりハイサイドスイッチング素子Ｓ１，Ｓ３はオフ、ロウサイドスイッチング素子Ｓ２，Ｓ４はオンとなる。
【０１０１】
なお、時刻ｔ０’において、コンデンサ２６の両端電圧ＶＣ１はＶｃｃ１-Ｖｃｃ２となる。これについては後述する。コンデンサ２６のゲート端子側電極２６Ａの電位はゲート端子電圧と同様に接地電圧Ｖｇｎｄであるから、補助電源側電極２６Ｂの電位は（Ｖｇｎｄ−（Ｖｃｃ１−Ｖｃｃ２）＝）Ｖｃｃ２−Ｖｃｃ１となる。
【０１０２】
時刻ｔ１’から時刻ｔ５’まではスイッチング素子１２のオンからオフへの切換期間となる。このとき、図３と同様に、時刻ｔ１’にハイサイドスイッチング素子Ｓ１，Ｓ３がオフからオン、ロウサイドスイッチング素子Ｓ２，Ｓ４がオンからオフに切り換わる。
【０１０３】
ハイサイドスイッチング素子Ｓ１がオン状態になることで、定電圧源１６とゲート容量３０とが導通し、時定数ＲＣに基づいてゲート容量３０が充電される。また、ハイサイドスイッチング素子Ｓ３がオン状態になることで補助電源２０と導通することからコンデンサ配線電圧Ｖｓｇ５は時刻ｔ１’にて−Ｖｃｃ１からＶｃｃ２まで引き上げられる。
【０１０４】
さらに、ゲート容量３０の充電に伴うゲート端子電圧Ｖｇｓの増加により、コンデンサ２６の両端電圧ＶＣ１が減少する（コンデンサ両端の電位差が小さくなる）。以上のようなコンデンサ２６の両端電圧ＶＣ１の変化に伴いコンデンサ２６に電流ＩＣ１が流れるようになる。このようにして、時刻ｔ１’からｔ２’にかけて補助電源２０からコンデンサ２６を介してゲート容量３０に電流が供給される。
【０１０５】
このとき、第１駆動回路１８において定電圧源１６からゲート容量３０に電流が供給されるのに加えて、第２駆動回路２２において補助電源２０からゲート容量３０に電流が供給される。これらの電流供給によって、図１６の時刻ｔ１’〜ｔ２’においてゲート充放電電流Ｉｇが突出していることから分かるように、ゲート容量３０は速やかに充電される。
【０１０６】
時刻ｔ２’にてゲート端子電圧Ｖｇｓが、補助電源２０から電圧印加されたときの分圧（Ｃ１×Ｖｃｃ２／（Ｃ１＋Ｃｇ））に等しくなると、コンデンサ２６の両端は等電位となる（ＶＣ１＝０[Ｖ]）。
【０１０７】
さらに時刻ｔ２’以降、ゲート端子電圧Ｖｇｓがさらに上昇する。つまりコンデンサ２６においてゲート端子側電極２６Ａの電位が補助電源側電極２６Ｂの電位よりも高くなる（逆バイアス）。しかしながら、ダイオードＤ３を設けることで、図１４に示すように、ゲート端子１４から補助電源２０への電流ＩＣの流れは防止される。つまり、コンデンサ２６においてゲート端子側電極２６Ａの電位が補助電源側電極２６Ｂの電位よりも高くなる時刻ｔ２’以降、定電圧源１６から補助電源２０に流れる電流の流れはダイオードＤ３によって遮断される。この遮断は、スイッチング素子１２のターンオン（時刻ｔ５’以降）に至るまで継続される。このようにすることで、定電圧源１６から供給される電流は、理論上すべてゲート容量３０に供給される。
【０１０８】
なお、コンデンサ２６に電流が流れないことから、コンデンサ２６の両端電圧ＶＣ１は時刻ｔ２’における０[Ｖ]を維持することになる（Ｉ＝Ｃ×ｄＶ／ｄｔ、Ｉ＝０によりｄＶ／ｄｔ＝０）。ゲート容量３０の充電に伴い、コンデンサ２６のゲート端子側電極２６Ａの電位が上昇する。コンデンサ２６の両端電圧ＶＣ１は０［Ｖ］を維持するため、ゲート端子側電極２６Ａに併せて補助電源側電極２６Ｂの電位も上昇する。つまり第２駆動回路２２への印加電圧を示すコンデンサ配線電圧Ｖｓｇ５も増加する。
【０１０９】
時刻ｔ５’にてゲート端子電圧Ｖｇｓがゲートオン電圧Ｖｇｏｎ（＝Ｖｃｃ１）に到達する（定常状態）と、コンデンサ２６のゲート端子側電極２６Ａの電位、補助電源側電極２６Ｂの電位、及びコンデンサ配線電圧Ｖｓｇ５もゲートオン電圧Ｖｇｏｎに到達する。
【０１１０】
コンデンサ配線電圧Ｖｓｇ５がゲートオン電圧Ｖｇｏｎに到達することで、第２駆動回路２２にはゲートオン電圧Ｖｇｏｎが印加されることになる。本実施形態に係るゲート駆動回路１０では、このようなときに第２駆動回路２２への電流の流れ込みを防止することで、第２駆動回路２２の絶縁破壊を防止している。
【０１１１】
一般的に絶縁破壊とは絶縁物に印加される電圧が耐電圧を超え、かつ、その状態で電流が流れ込むときに当該絶縁物に電流が流れる状態を指す。この定義に基づけば、第２駆動回路２２への印加電圧がＶｃｃ２を超過する時刻ｔ２’以降はダイオードＤ３によって電流の流れ込みが遮断されるので、第２駆動回路２２の絶縁破壊は回避される。つまり、第２駆動回路２２の耐電圧上限を少なくともＶｃｃ２以上としておけば、実質的に第２駆動回路２２の絶縁破壊は免れる。
【０１１２】
＜ターンオフ時の動作＞
図１７を用いて、スイッチング素子１２のターンオフ時の動作について説明する。図１６と同様に、図１７には、紙面上から順に制御回路２４への制御信号Ｓｇ１（＝Ｓｇ２）、その反転信号／Ｓｇ１（＝Ｓｇ３，Ｓｇ４）、コンデンサ配線電圧Ｖｓｇ５、コンデンサ２６に流れる電流ＩＣ１、コンデンサ２６の両端電圧ＶＣ１、ゲート端子電圧Ｖｇｓ、及びゲート容量３０への充放電電流Ｉｇの時間変化が例示されている。
【０１１３】
まず、時刻ｔ１０’からｔ１１’までの期間はスイッチング素子１２のターンオン期間（ゲート端子１４のゲートオン期間）となる。つまり図１６におけるｔ５’以降と同様の動作状態となる。具体的には、ハイサイドスイッチング素子Ｓ１，Ｓ３はオン、ロウサイドスイッチング素子Ｓ２，Ｓ４はオフとなる。
【０１１４】
時刻ｔ１１’にハイサイドスイッチング素子Ｓ１，Ｓ３がオンからオフ、ロウサイドスイッチング素子Ｓ２，Ｓ４がオフからオンに切り換わる。ロウサイドスイッチング素子Ｓ２がオンになることで、ゲート容量３０からロウサイド抵抗３２及びロウサイドスイッチング素子Ｓ２を経由して接地ＧＮＤ１（第１の接地）に電流が流れる。これに伴いゲート端子電圧Ｖｇｓがゲートオン電圧Ｖｇｏｎ（＝Ｖｃｃ１）から徐々に低下する。またこれを受けてコンデンサ２６のゲート端子側電極２６Ａの電位もゲートオン電圧Ｖｇｏｎ（＝Ｖｃｃ１）から徐々に低下する。
【０１１５】
また、時刻ｔ１１’にロウサイドスイッチング素子Ｓ４がオンになることで、コンデンサ２６の補助電源側電極２６Ｂの電位はＶｃｃ１から接地電圧Ｖｇｎｄに引き下げられる。
【０１１６】
以上のようなコンデンサ２６の両端電圧ＶＣ１の変化（ゲート端子側電極２６Ａと補助電源側電極２６Ｂの電位変化）に伴い、コンデンサ２６に電流ＩＣ１が流れる。すなわち、ゲート端子１４から、コンデンサ２６及びロウサイドスイッチング素子Ｓ４を介して接地ＧＮＤ２（第２の接地）に電流が流れる。
【０１１７】
このように、時刻ｔ１１’からｔ１２’の区間では、図７の時刻ｔ１１からｔ１２と同様に、第１駆動回路１８においてゲート容量３０から接地ＧＮＤ１に電流が放出される。またこれに加えて、第２駆動回路２２においてゲート容量３０からコンデンサ２６を介して接地ＧＮＤ２に電流が放出される。これらによりゲート容量３０は速やかに放電される。
【０１１８】
時刻ｔ１２’以降、ゲート端子電圧Ｖｇｓの低下に伴い、ゲート容量３０からコンデンサ２６に電荷が流れ込んでコンデンサ２６を充電する流れから、充電されたコンデンサ２６の電荷が放出される流れに切り替わる。本実施形態では、このコンデンサ２６の電荷放出の流れをダイオードＤ４によって遮る。すなわち、ダイオードＤ４により、接地ＧＮＤ２からコンデンサ２６、ロウサイドスイッチング素子Ｓ２を介して接地ＧＮＤ１に向かう電流ループは遮断される。その結果、時刻ｔ１２’以降、スイッチング素子１２のターンオフ（時刻ｔ１５’）に至るまで、図１５にて示したように、コンデンサ２６から接地ＧＮＤ１に流れる電流Ｉｄの流れはダイオードＤ４によって遮断される。この結果、ゲート容量３０から接地ＧＮＤ１に至る放電経路にコンデンサ２６からの放電電流が流入せずに済むので、ゲート容量３０の放電期間の遅延が避けられる。
【０１１９】
なお、ダイオードＤ４の作用によりコンデンサ２６に電流が流れなくなることから、コンデンサ２６の両端電圧ＶＣ１は時刻ｔ１２’におけるＶｃｃ１−Ｖｃｃ２のまま維持される。また、コンデンサ配線電圧Ｖｓｇ５は、ゲート端子電圧ＶｇｓとＶｃｃ１−Ｖｃｃ２の電圧差を保ったまま減少し、スイッチング素子１２のターンオフ時（時刻ｔ１５’）にはＶｃｃ２−Ｖｃｃ１に至る。この電圧状態が図１６の時刻ｔ０’における初期状態となる。
【０１２０】
このように、本実施形態に係るゲート駆動回路１０では、ゲート容量３０の放電時にゲート容量３０の放電経路へのコンデンサ２６の放電電流の流れ込みが遮断されるので、ゲート容量３０の放電時間の遅延を抑制することが可能となる。
【０１２１】
なお、図１３にて示した実施形態では、ゲート駆動回路１０にダイオードＤ３及びダイオードＤ４の両者を設けていたが、どちらか一方を設けるようにしてもよい。例えば両ダイオードＤ３，Ｄ４のうちダイオードＤ３のみを設ける回路構成とすると、ゲート容量３０の充電時に、第１駆動回路１８から第２駆動回路２２の補助電源２０に流れる電流Ｉｃを遮断することができる。したがって図１で示したゲート駆動回路１０と比較して、ゲート容量３０が速やかに充電される。また、両ダイオードＤ３，Ｄ４のうちダイオードＤ４のみを設ける回路構成とすると、ゲート容量３０の放電時に、コンデンサ２６から接地ＧＮＤ１に流れる電流Ｉｄを遮断することができる。したがって図１で示したゲート駆動回路１０と比較して、ゲート容量３０が速やかに放電される。
【符号の説明】
【０１２２】
１０  ゲート駆動回路、１２  スイッチング素子、１４  ゲート端子、１６  定電圧源、１８  第１駆動回路、２０  補助電源、２２  第２駆動回路、２４  制御回路、２６  コンデンサ、３０  ゲート容量、３４  ハイサイド駆動回路、３６  ロウサイド駆動回路、Ｄ１〜Ｄ４  ダイオード、Ｓ１  第１駆動回路のハイサイドスイッチング素子、Ｓ２  第１駆動回路のロウサイドスイッチング素子、Ｓ３  第２駆動回路のハイサイドスイッチング素子、Ｓ４  第２駆動回路のロウサイドスイッチング素子。
【図１】
2017028406.tif 000008
【図２】
2017028406.tif 000009
【図３】
2017028406.tif 000010
【図４】
2017028406.tif 000011
【図５】
2017028406.tif 000012
【図６】
2017028406.tif 000013
【図７】
2017028406.tif 000014
【図８】
2017028406.tif 000015
【図９】
2017028406.tif 000016
【図１０】
2017028406.tif 000017
【図１１】
2017028406.tif 000018
【図１２】
2017028406.tif 000019
【図１３】
2017028406.tif 000020
【図１４】
2017028406.tif 000021
【図１５】
2017028406.tif 000022
【図１６】
2017028406.tif 000023
【図１７】
2017028406.tif 000024