(57)【要約】【課題】エレクトレットによる発電に供される半導体装置において、より長期間の電荷安定性を有する半導体装置を提供する。【解決手段】この半導体装置は、エレクトレット膜を備え、エレクトレット膜に保持される電荷に起因して発電する。エレクトレット膜は、第１誘電体層と、第１誘電体層に積層される第２誘電体層と、第１誘電体層と第２誘電体層との界面の外周端を少なくとも覆うように第１誘電体層上に配置される第３誘電体層と、を有し、第３誘電体層は、第１誘電体層と同一の構成材料から形成される。【選択図】図１
2017028868.tif 000002
【特許請求の範囲】
【請求項１】
エレクトレット膜（２０）を備え、前記エレクトレット膜に保持される電荷に起因して発電するための半導体装置であって、
前記エレクトレット膜は、
第１誘電体層（１１）と、
前記第１誘電体層に積層される第２誘電体層（１２）と、
前記第１誘電体層と前記第２誘電体層との界面（１２ａ）の外周端（Ｐ）を少なくとも覆うように前記第１誘電体層上に配置される第３誘電体層（１３）と、
を有し、
前記第３誘電体層は、前記第１誘電体層と同一の構成材料から形成されることを特徴とする半導体装置。
【請求項２】
前記第１誘電体層および前記第３誘電体層はシリコン酸化膜であり、前記第２誘電体層はシリコン窒化膜であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置（１００）と、
さらに、前記半導体装置と一体的に形成された第１電極（３１）と、
前記第１電極と対向して配置され、前記半導体装置が備える前記エレクトレット膜を対向空間に含むように配置された第２電極（３２）と、を備え、
外力の印加により前記第１電極と前記第２電極との相対位置が変化することによって前記第１電極と前記第２電極との間に電位差を生じさせて発電することを特徴とする発電システム。
【請求項４】
半導体基板（１０）上に第１誘電体層（１１）を形成する第１誘電体層形成工程と、
前記第１誘電体層形成工程の後に、前記第１誘電体層上に第２誘電体層（１２）を積層する第２誘電体層形成工程と、
前記第２誘電体層形成工程の後に、前記第１誘電体層と前記第２誘電体層との界面（１２ａ）の外周端（Ｐ）を少なくとも覆うように前記第１誘電体層上に第３誘電体層（１３）を配置する第３誘電体層形成工程と、
前記第３誘電体層形成工程の後に、前記第１誘電体層、前記第２誘電体層および前記第３誘電体層を含むエレクトレット膜（２０）に電荷を保持させる保持工程と、を備え、
前記保持工程は、前記第３誘電体層の露出した表面（１３ａ）を帯電させる帯電工程と、
前記帯電工程の後に、前記第３誘電体層に帯電した電荷を熱励起させるアニール工程と、を有し、
一回の前記帯電工程において、前記第３誘電体層の帯電した表面と前記第２誘電体層との電位差が前記第３誘電体層の絶縁破壊強度を超えないように帯電量を調整しつつ、前記保持工程を複数回実施することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトレットによる発電に供される半導体装置およびその製造方法、および発電システムに関する。
【背景技術】
【０００２】
近年、環境への負荷の少ない発電の手段として、永久電気分極を保持する物質であるエレクトレットを用いる発電が注目されている。エレクトレットを用いた発電装置では、エレクトレットにより形成される静電場によって、対向する電極に誘導電荷を生じさせ、エレクトレットと対向電極の重なり面積を変化させることにより、対向電極に接続された外部回路に交流電流を発生させることができる。
【０００３】
エレクトレットを備えた発電装置を、例えば各種センサや無線デバイスの電源として採用することが検討されている。これによれば、外部電源の接続なしにセンサやデバイスを駆動させることができる。電源として採用する場合には電荷の安定性が求められる。特許文献１に記載のパターン化エレクトレット構造は、第１非パターン化誘電体層（酸化膜）および第２パターン化誘電体層（窒化膜）を含む誘電体構造を備えており、さらに、これらの界面において電荷パターンを備えている。そして、電荷パターンは、電荷有り領域と電荷無し領域と交互に配置している。電荷無し領域が交互に配置されていることにより、フリンジ電界による電荷の漏出を抑制している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５４７４９７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、第１非パターン化誘電体層と第２パターン化誘電体層との界面から、第１非パターン化誘電体層への電荷の漏出には不十分であり、時間の経過とともに、エレクトレットが保持する電荷が除々に減少してしまう虞がある。
【０００６】
本発明は、上記問題点を鑑みてなされたものであり、エレクトレットによる発電に供される半導体装置において、より長期間の電荷安定性を有する半導体装置、および、その製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
【０００８】
上記目的を達成するために、本発明は、エレクトレット膜（２０）を備え、エレクトレット膜に保持される電荷に起因して発電するための半導体装置であって、エレクトレット膜は、第１誘電体層（１１）と、第１誘電体層に積層される第２誘電体層（１２）と、第１誘電体層と第２誘電体層との界面（１２ａ）の外周端（Ｐ）を少なくとも覆うように第１誘電体層上に配置される第３誘電体層（１３）と、を有し、第３誘電体層は、第１誘電体層と同一の構成材料から形成されることを特徴としている。
【０００９】
発明者は、第２誘電体層から第１誘電体層への電荷の漏出が、第１誘電体層の露出した表面準位によるものであることを見出した。上記構造によれば、第３誘電体層が電荷の漏出経路である第１誘電体層と第２誘電体層との界面の外周端を少なくとも覆うようになっている。第３誘電体層は、第１誘電体層と同一材料により形成されるので、従来のように、界面の外周端が露出する、あるいは第１誘電体層とは別の構成材料の膜により被覆される構成に比較して、第１誘電体層の表面準位密度を低減することができる。したがって、電荷が保持された第２誘電体層から外部への電荷の漏出を抑制でき、長期間の電荷安定性を実現することができる。
【００１０】
また、開示された別の発明は、上記の半導体装置と、さらに、半導体装置（１００）と一体的に形成された第１電極（３１）と、第１電極と対向して配置され、半導体装置が備えるエレクトレット膜（２０）を対向空間に含むように配置された第２電極（３２）と、を備え、外力の印加により第１電極と第２電極との相対位置が変化することによって第１電極と第２電極との間に電位差を生じさせて発電することを特徴としている。
【００１１】
これによれば、上記の半導体装置を発電装置として適用した発電システムを構築することができる。そして、この発電システムは、上記したような長期間の電荷安定性を実現した半導体装置を備えているから、システム全体として、長期間に亘って安定した電気的特性を実現することができる。
【００１２】
また、開示された別の発明は、半導体基板（１０）上に第１誘電体層（１１）を形成する第１誘電体層形成工程と、第１誘電体層形成工程の後に、第１誘電体層上に第２誘電体層（１２）を積層する第２誘電体層形成工程と、第２誘電体層形成工程の後に、第１誘電体層と第２誘電体層との界面（１２ａ）の外周端（Ｐ）を少なくとも覆うように第１誘電体層上に第３誘電体層（１３）を配置する第３誘電体層形成工程と、第３誘電体層形成工程の後に、第１誘電体層、第２誘電体層および第３誘電体層を含むエレクトレット膜（２０）に電荷を保持させる保持工程と、を備え、保持工程は、第３誘電体層の露出した表面を帯電させる帯電工程と、帯電工程の後に、第３誘電体層に帯電した電荷を熱励起させるアニール工程と、を有し、一回の帯電工程において、第３誘電体層の帯電した表面と第２誘電体層との電位差が第３誘電体層の絶縁破壊強度を超えないように帯電量を調整しつつ、保持工程を複数回実施することを特徴としている。
【００１３】
発明者は、第２誘電体層から第１誘電体層への電荷の漏出が、絶縁破壊による第３誘電体層の結晶欠陥に起因することを見出した。エレクトレット膜に所望の電荷量を保持させるために、一回の帯電工程において、要求されるすべての電荷量に対応する電荷を帯電させると、第３誘電体層の帯電した表面と第２誘電体層との電位差により、第３誘電体層に絶縁破壊が生じて結晶欠陥が発生してしまう。この結晶欠陥が、欠陥準位を生じることにより電荷が漏出する経路となる。本発明によれば、一回の帯電工程において、第３誘電体層の帯電した表面と第２誘電体層との電位差が第３誘電体層の絶縁破壊強度を超えないように帯電量を調整しつつ、保持工程を複数回実施するので、第３誘電体層における絶縁破壊が生じることがない。したがって、第２誘電体層から第１誘電体層への電荷の漏出する経路が生じにくいので、電荷の漏出を抑制でき、長期間の電荷安定性を実現することができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態における発電システムの概略構成を示す断面図である。
【図２】半導体装置の製造方法のうち、第１誘電体層形成工程を示す断面図である。
【図３】第２誘電体層形成工程を示す断面図である。
【図４】第３誘電体層形成工程を示す断面図である。
【図５】保持工程にうち、帯電工程を示す断面図である。
【図６】保持工程にうち、アニール工程を示す断面図である。
【図７】従来構成におけるエレクトレット膜のポテンシャルを示す図である。
【図８】電荷の漏出のメカニズムを示す断面図である。
【図９】第１実施形態におけるエレクトレット膜のポテンシャルを示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
【００１６】
（第１実施形態）
最初に、図１を参照して、本実施形態に係る半導体装置および半導体装置を含む発電システムの概略構成について説明する。
【００１７】
この発電システムは、例えば日常的に発生する振動のエネルビーを電力に変換するシステムである。この発電システムでは、例えば車両に搭載され、車両の振動により発電された電力を車載センサの電源とすることによって、車載センサに電池などの外部電源を接続することなく、ハーネスレスでの駆動を実現することができる。
【００１８】
図１に示すように、発電システム２００は、エレクトレット膜２０を備える半導体装置１００と、第１電極３１と、第２電極３２と、電極基板３３と、を備えている。
【００１９】
半導体装置１００は、例えばシリコンを主成分とする基板１０と、基板１０に積層されたエレクトレット膜２０と、を備えている。基板１０は一般的に知られた、シリコンウェハから切りだされた半導体基板であり、所定厚さにグラインドされて成る。
【００２０】
エレクトレット膜２０は、例えばシリコン酸化膜を主成分とする第１誘電体層１１と、例えばシリコン窒化膜を主成分とする第２誘電体層１２と、第１誘電体層１１と同一成分で構成された第３誘電体層１３と、を有している。
【００２１】
第１誘電体層１１は、基板１０の一面を熱酸化して形成されるシリコン酸化膜である。
【００２２】
第２誘電体層１２はシリコン窒化膜であり、第１誘電体層１１の表面１１ａ上に選択的に形成されている。第２誘電体層は例えば低圧ＣＶＤ法により第１誘電体層１１に積層された後、ウェットエッチングによって櫛歯状にパターニングされることにより形成される。
【００２３】
第３誘電体層１３は、第２誘電体層１２を覆うように、露出した第１誘電体層１１の表面１１ａ上および第２誘電体層１２上に積層されている。換言すれば、第３誘電体層１３は、第１誘電体層１１と第２誘電体層１２との界面１２ａの外周端を覆うように第１誘電体層１１上に形成されている。本実施形態における第３誘電体層１３は第１誘電体層１１と第２誘電体層１２の全面に亘って形成されており、第１誘電体層１１と第２誘電体層１２の双方に接触している。
【００２４】
第３誘電体層１３は、例えば、一般的に知られたプラズマＣＶＤ法により形成することができ、本実施形態における第３誘電体層１３はシリコン酸化物を主成分としている。すなわち、第３誘電体層１３は第１誘電体層１１と同一の成分から構成されている。
【００２５】
本実施形態におけるエレクトレット膜２０では、第１誘電体層１１と第２誘電体層１２との界面１２ａにおける界面準位に電荷をトラップさせることにより電荷を保持させるようになっている。
【００２６】
第１電極３１は、基板１０においてエレクトレット膜２０が形成される面とは反対側の面に、全面に亘って形成されている。
【００２７】
第２電極３２は、第２誘電体層１２と対を成して櫛歯状に形成されつつ第１電極３１に対向配置されている。第２電極３２は板状の電極基板３３上にパターニングされており、電極基板３３と第１電極３１との間に第２電極３２が配置されるようになっている。これにより、第１電極３１と第２電極３２は互いに対向して配置される。
【００２８】
そして、第１電極３１と第２電極３２の間に負荷３００が接続され、第１電極３１と第２電極３２との間の電位差が、本発電システム２００における出力電圧となる。この出力電圧によって負荷３００に電力が供給されるようになっている。
【００２９】
次いで、図１を参照して、本実施形態における発電システム２００の発電の原理を簡単に説明する。
【００３０】
本実施形態における発電システム２００において、第１電極３１と第２電極３２との間の対向空間には、エレクトレット膜２０、とくに第２誘電体層１２および第２誘電体層１２と第１誘電体層１１の界面１２ａが配置されている。すなわち、この発電システム２００は、第１電極３１と第２電極３２とが第２誘電体層１２を挟み込むように構成されている。
【００３１】
上記したように、本実施形態におけるエレクトレット膜２０では、第１誘電体層１１と第２誘電体層１２との界面１２ａに電荷が保持されることによって永久電気分極を保持している。第２電極３２は第２誘電体層１２と対向配置されているので、エレクトレット膜２０の分極によって第２電極３２に誘導電荷を生じる。外力の印加によって第２電極３２と第２誘電体層１２との相対位置が変化すると、第２電極３２内における誘導電荷の分布が変化するので、誘導電荷の移動にともなって負荷３００に電流が流れる。すなわち、発電システム２００が外力の印加によって電力を発生する発電装置として機能している。
【００３２】
なお、本実施形態における発電システム２００においては、第１電極３１は基板１０と一体的に形成されている。換言すれば、半導体装置１００と一体的に形成されている。一方、第２電極３２は半導体装置１００とは別体として構成され、両者の相対位置は外力によって可変となっている。具体的には、第２電極３２は第２誘電体層１２の櫛歯の並び方向（図１における紙面左右方向）に並進できるようになっている。
【００３３】
第２誘電体層１２と第２電極３２とが直線上に並ぶときに第２電極３２への誘導電荷量は最大となる。そして、第２電極３２が第２誘電体層１２に対して相対的に並進すると、第２電極３２と第２誘電体層１２との離間距離が長くなるため、誘導電荷はエレクトレット膜２０の生じる電場から解放されて負荷３００を流れる電荷となる。第２電極３２が第２誘電体層１２に対して周期的に相対位置を変化させるような場合には取り出せる電力は交流電力となる。なお、発電システム２００は、例えば、出力電圧に対して一般的に知られたコンバータを介することにより、直流の発電装置としても機能させることができる。
【００３４】
次に、図２〜図６を参照して、発電システム２００に含まれる半導体装置１００の製造方法について説明する。なお、第１電極３１、第２電極３２、電極基板３３の形成については一般的に知られた方法を採用することができるので説明を省略する。ここでは、半導体装置１００、とくにエレクトレット膜２０の製造方法について詳しく説明する。
【００３５】
まず、第１誘電体層形成工程を実施する。図２に示すように、第１誘電体層形成工程では、シリコンを主成分とする基板１０を用意し、一般的に知られた熱酸化処理によって一面１０ａ側の主面を酸化する。これにより、酸化シリコン（ＳｉＯ２）を主成分とする第１誘電体層１１が基板１０の一面１０ａに積層される。
【００３６】
次いで、第２誘電体層形成工程を実施する。第２誘電体層形成工程では、例えば低圧化学気相成長（ＬＰＣＶＤ）法によって、窒化シリコン（Ｓｉ３Ｎ４）を主成分とする第２誘電体層１２を第１誘電体層１１の表面１１ａ上の全面に亘って堆積させる。そして、第２誘電体層１２を選択的に残す部分にレジストを施す。その後、一般的に知られたウェットエッチング法によってレジスタで保護される部分を除いて第１誘電体層１１上から第２誘電体層１２を除去する。そして、レジスタを除去することによって、図３に示すように、第１誘電体層１１上において櫛歯状にパターニングされた第２誘電体層１２を得る。
【００３７】
次いで、第３誘電体層形成工程を実施する。第３誘電体層形成工程では、図４に示すように、例えばプラズマＣＶＤ法によって、酸化シリコン（ＳｉＯ２）を主成分とする第３誘電体層１３を第１誘電体層１１の表面１１ａ上および第２誘電体層１２上の全面に亘って積層する。これにより、第１誘電体層１１と第２誘電体層１２との界面１２ａの外周端Ｐを少なくとも覆うように第３誘電体層１３が形成される。第１誘電体層１１および第３誘電体層１３はいずれもＳｉＯ２を主成分としている。よって、図４に示すように、第２誘電体層１２は、第１誘電体層１１と第３誘電体層１３とで構成される酸化膜中に埋設された状態となっている。
【００３８】
次いで、保持工程を実施する。保持工程は帯電工程およびアニール工程を有している。第３誘電体層形成工程の後、まずは帯電工程を実施する。なお、本実施形態における保持工程は、エレクトレット膜２０に負電荷を帯電させる。
【００３９】
帯電工程は、第３誘電体層１３の露出した表面１３ａに電荷を生じさせる工程である。本実施形態では、帯電工程を実施するための手法としてコロナ放電を採用する。コロナ放電を発生させるための装置は、図５に示すように、金属製のグリッド電極４００と針電極４１０とを有している。半導体装置１００、ひいては基板１０を接地して０Ｖに設定したうえで、半導体装置１００、グリッド電極４００、針電極４１０がこの順で並ぶように配置する。そして、グリッド電極４００には例えば−４００Ｖを印加する。
【００４０】
さらに、針電極４１０に例えば−５ｋＶを印加する。これによりグリッド電極４００と針電極４１０との間の電位差によってコロナ放電を生じ、グリッド電極４００と針電極４１０の間に空間に存在する気体が電離してイオンを増加させる。負イオンあるいは電子のうち、グリッド電極４００よりも半導体装置１００側に移動した電荷はグリッド電極４００と半導体装置１００の間の電位差によって加速される。加速された負電荷は半導体装置１００のうち第３誘電体層１３の表面１３ａにトラップされ、第３誘電体層１３の表面１３ａが負に帯電する。
【００４１】
本実施形態では、エレクトレット膜２０への帯電量を放電に要する時間により制御している。一回の放電時間を例えば、８０℃雰囲気中において１分程度を設定することができる。なお、一回の帯電工程において、第３誘電体層１３に到達した負電荷は、高いエネルギーを有する一部の電荷を除き、ほとんどが表面１３ａの表面準位にトラップされる。
【００４２】
帯電工程の後、アニール工程を実施する。アニール工程は、第３誘電体層１３に表面準位にトラップされた電荷を熱励起する工程である。アニール工程は一般的に知られたランプアニール、レーザーアニールなどにより実行される。アニール工程により熱励起された電荷は、図６に示すように、第３誘電体層１３内部の欠陥準位を経由して第２誘電体層１２の内部の欠陥準位あるいは第１誘電体層１１と第２誘電体層１２の界面１２ａにおける界面準位にトラップされるまで、接地されたシリコン製の基板１０に向かって第１〜第３誘電体層の積層方向にドリフトする。界面１２ａにおける界面準位にトラップされた電荷はエレクトレット膜２０の永久電気分極に寄与する。
【００４３】
また、界面準位へのトラップに寄与しない電荷は、アニール工程によりエネルギーを得て、第３誘電体層１３の表面準位を移動経路として表面１３ａを拡散しグランドへ流れる。換言すれば、アニール工程によってエレクトレット膜２０の帯電に寄与しない電荷は、グランドに排出される。
【００４４】
本実施形態におけるアニール工程は、１回のアニール工程において、例えば４００℃で２０分ほど実施される。
【００４５】
本実施形態における半導体装置１００の製造方法にあっては、上記の帯電工程およびアニール工程を含む保持工程を複数回繰り返すことによってエレクトレット膜２０に電荷を保持させる。１回の帯電工程において、第２誘電体層１２の外縁と第３誘電体層１３の電位差が絶縁破壊強度を超えないようにコロナ放電の時間が設定される。
【００４６】
なお、エレクトレット膜２０に帯電させるべき所望の帯電量をＱとし、１回の保持工程においてエレクトレット膜２０に帯電する電荷量をｑとすれば、保持工程をＱ／ｑ回実施することになる。また、コロナ放電を実施する時間は、１回の保持工程において電荷量ｑが蓄積するように、アニール工程により表面１３ａを拡散する分の電荷量も考慮して適宜設定されるべきである。
【００４７】
次に、図７〜図９を参照して、本実施形態における半導体装置１００の作用効果について説明する。
【００４８】
はじめに、本実施形態における半導体装置１００に対して第３誘電体層１３を備えない従来のエレクトレット膜について説明する。具体的には、図３に示すように、第１誘電体層１１と第２誘電体層１２との界面１２ａを有し、その界面準位に電荷の保持が可能であるものの、界面の外周端Ｐおよび第１誘電体層１１の表面１１ａが外部に露出した形態における電荷の保持特性について説明する。
【００４９】
発明者は、このような形態におけるエレクトレット膜において、保持工程実施後の電荷保持量の経時変化を調べた。実験は、界面１２ａの幅が８ｍｍとされた条件で行われた。図７はその結果を示す図である。図７を参照すると、このエレクトレット膜は、アニール工程直後において、界面１２ａのほぼ全域に亘って均一に電荷がトラップされ、略−１５０Ｖのポテンシャルを維持している。しかしながら、アニール工程の実施から日数が経過するにしたがって、ポテンシャルはゼロに向かって上昇している。特に、位置として負側の上昇量が多くなっている。これは、界面１２ａにトラップされていた電荷が漏出してポテンシャルが維持できていないことを意味している。なお、電荷の漏出量が正側と負側で非対称である理由は、実験系における境界条件の非対称性が原因と推察される。
【００５０】
発明者は、電荷が漏出する原因として、第１誘電体層１１における外部に露出した表面１１ａの表面準位が電荷漏出の経路であると推察した。外部に露出した表面１１ａの結晶構造はバルク内の構造と異なり、ダングリングボンドやコンタミネーション等に起因する表面準位が形成されている。この表面準位は、バルク中の結晶欠陥に比較して準位密度が高く、且つ、準位自体のエネルギーも低い。このため、図８に示すように、第１誘電体層１１と第２誘電体層１２の界面１２ａにトラップされた電荷が界面１２ａに沿ってホッピングした際に、界面１２ａの外周端Ｐから第１誘電体層１１の露出した表面１１ａに遷移しやすい状態にある。
【００５１】
これに対して、本実施形態における半導体装置１００は、例えば図４に示すように、第３誘電体層１３が第１誘電体層１１の表面１１ａ上および第２誘電体層１２上の全面に亘って積層している。したがって、第１誘電体層１１の表面１１ａは外部に露出することがなく、表面１１ａにおけるトラップに寄与する欠陥準位の密度を低減することができる。
【００５２】
とくに、第１誘電体層１１の表面１１ａを覆う第３誘電体層１３は、第１誘電体層１１と同一の構成材料によって形成される。このため、第１誘電体層１１と第３誘電体層１３は一体的なバルクと見なすことができるから、第１誘電体層１１の表面１１ａにおける欠陥準位をほぼ無くすことができる。したがって、第１誘電体層１１と第３誘電体層１３とが異なる構成材料により形成される場合に比較して優位な効果を奏することができる。
【００５３】
発明者は、本実施形態における半導体装置１００について、保持工程実施後のエレクトレット膜２０における電荷保持量の経時変化を調べた。実験は、界面１２ａの幅が８ｍｍとされた条件で行われた。図９はその結果を示す図である。図９を参照すると、このエレクトレット膜２０は、アニール工程直後において、界面１２ａのほぼ全域に亘って均一に電荷がトラップされ、略−１７０Ｖのポテンシャルを維持している。そして、アニール工程の実施から日数が経過しても、ポテンシャルがほぼ変化することなく維持されている。例えば、アニール工程の実施から２日後にあっては、第３誘電体層１３が無い構成においては、図７に示すように、位置−４ｍｍにおいてほぼ半減しているのに対して、本実施形態におけるエレクトレット膜２０は、図９に示すように、ポテンシャルをほぼアニール工程直後の状態で維持している。
【００５４】
以上示したように、表面準位の発生原因となりうる第１誘電体層１１の表面１１ａを、第１誘電体層１１と同一材料の第３誘電体層１３で覆うことにより、エレクトレット膜２０からの電荷の漏出を大幅に抑制することができる。すなわち、長期間の電荷安定性を実現することができる。
【００５５】
ところで、上記において、帯電工程においてコロナ放電を実行すると第３誘電体層１３の表面１３ａに電荷がトラップされることを説明した。帯電工程の後、アニール工程が実施される前までは、帯電工程によりトラップされた電荷はそのほとんどが第３誘電体層１３の表面１３ａに存在している。このため、第１誘電体層１１や第２誘電体層１２との間で電位差が発生する。とくに、第２誘電体層１２の形成によって第１誘電体層１１の表面１１ａと第２誘電体層１２との間で段差が生じている部分では、例えば図４に示すように、第３誘電体層１３がテーパ状となり層厚が薄くなる。このため、第２誘電体層１２の外縁と第３誘電体層１３との間で電界が集中する。
【００５６】
従来、エレクトレット膜を帯電させる場合には、一回のコロナ放電により帯電を完了するが、要求される帯電量によっては、第２誘電体層１２の外縁と第３誘電体層１３との間で電界、ひいては電位差が絶縁破壊強度を超える虞がある。第２誘電体層１２の外縁と第３誘電体層１３の電位差が絶縁破壊強度を超えると、通電により結晶欠陥が生じてしまい、第２誘電体層１２に蓄積された電荷の漏出経路となり得る虞がある。
【００５７】
これに鑑みて、本実施形態における半導体装置１００の製造方法では、１回の帯電工程において、第２誘電体層１２の外縁と第３誘電体層１３の電位差が絶縁破壊強度を超えないようにコロナ放電の時間が設定される。そして、帯電工程を含む保持工程が複数回に分けて実施されることによって所望の帯電量に達するようにする。
【００５８】
これによれば、１回の帯電工程においては、第２誘電体層１２の外縁と第３誘電体層１３の電位差が絶縁破壊強度を超えないので、第３誘電体層１３に結晶欠陥を生じさせることなく保持工程を完了することができる。したがって、絶縁破壊に起因する結晶欠陥をリークパスとして第２誘電体層１２の電荷が漏出することが抑制できるので、長期間の電荷安定性を実現することができる。
【００５９】
（その他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００６０】
上記した実施形態では、第１誘電体層１１および第３誘電体層１３としてシリコン酸化膜（ＳｉＯ２）、第２誘電体層１２としてシリコン窒化膜（Ｓｉ３Ｎ４）を採用する例について示した。しかしながら、各誘電体層の構成材料については上記に限定されるものではない。例えば、誘電体による静電容量の増大を目的にして、ＨｆＯ２系のいわゆるＨｉｇｈ−ｋ絶縁膜を採用してもよい。また、寄生容量の低減の観点から、フッ素添加シリコン酸化膜（ＳｉＯＦ系）や炭素添加シリコン酸化膜（ＳｉＯＣ系）に代表される、いわゆるＬｏｗ−ｋ絶縁膜を採用してもよい。
【００６１】
また、上記した実施形態では、帯電工程においてコロナ放電を採用する例について説明したが、第３誘電体層１３の表面１３ａに電荷を照射することができれば、その手段については限定されるものではない。例えば、電子ビーム照射やＸ線チャージングを採用することもできる。
【００６２】
また、上記した実施形態において、帯電工程における放電の継続時間や雰囲気温度、および、アニール工程におけるアニールの継続時間や温度を例示したが、あくまで一例であって、エレクトレット膜２０への帯電量や各種誘電体層１１〜１３の絶縁破壊強度に基づいて適宜設定されるべきである。
【符号の説明】
【００６３】
１０…基板，１１…第１誘電体層，１２…第２誘電体層，１３…第３誘電体層，２０…エレクトレット膜，３１…第１電極，３２…第２電極，３３…電極基板，１００…半導体装置，２００…発電システム，３００…負荷
【図１】
2017028868.tif 000003
【図２】
2017028868.tif 000004
【図３】
2017028868.tif 000005
【図４】
2017028868.tif 000006
【図５】
2017028868.tif 000007
【図６】
2017028868.tif 000008
【図７】
2017028868.tif 000009
【図８】
2017028868.tif 000010
【図９】
2017028868.tif 000011