(57)【要約】      （修正有）【課題】製造上の均一性や再現性の低下を招くことなく、且つ電流利得の低下を引き起こすことなく、最大発振周波数が向上できるヘテロ接合バイポーラトランジスタ（ＨＢＴ）を提供する。【解決手段】コレクタ層１０４の上に形成された第１ベース層１０５と、第１ベース層１０５の上に接して形成されたベースコンタクト層１０６と、ベースコンタクト層１０６の上に接して形成された第２ベース層１０７と、第２ベース層１０７の上に形成されたエミッタ層１０８とを備える。ベースコンタクト層１０６は、第１ベース層１０５および第２ベース層１０７より高い正孔濃度（平均の濃度）とされ、ベースコンタクト層１０６は、正孔濃度が１×１０21ｃｍ-3以下とされ、第１ベース層１０５および第２ベース層１０７は、正孔濃度が１×１０19ｃｍ-3以上とされている。【選択図】図１
2017022279.tif 000002
【特許請求の範囲】
【請求項１】
ＩｎＰから構成された基板と、
前記基板の上に形成されたＩＩＩ−Ｖ族化合物半導体からなるコレクタ層と、
Ｇａ，Ａｓ，Ｓｂを含み炭素がドープされたｐ型のＩＩＩ−Ｖ族化合物半導体から構成されて前記コレクタ層の上に形成された第１ベース層と、
Ｇａ，Ａｓ，Ｓｂを含み炭素がドープされたｐ型のＩＩＩ−Ｖ族化合物半導体から構成されて前記第１ベース層の上に接して形成されたベースコンタクト層と、
Ｉｎ，Ｇａ，Ａｓ，Ｓｂを含み炭素がドープされたｐ型のＩＩＩ−Ｖ族化合物半導体から構成されて前記ベースコンタクト層の上に接して形成された第２ベース層と、
前記第２ベース層の上に形成されたＩＩＩ−Ｖ族化合物半導体からなるエミッタ層と、
前記エミッタ層に接続するエミッタ電極と、
前記エミッタ層の周囲で前記ベースコンタクト層に接続するベース電極と、
前記コレクタ層に接続するコレクタ電極と
を備え、
前記ベースコンタクト層は、前記第１ベース層および前記第２ベース層より高い正孔濃度とされ、
前記ベースコンタクト層は、正孔濃度が１×１０21ｃｍ-3以下とされ、
前記前記第１ベース層および前記第２ベース層は、正孔濃度が１×１０19ｃｍ-3以上とされている
ことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項２】
請求項１のヘテロ接合バイポーラトランジスタにおいて、
前記ベース電極と前記エミッタ層の間に配置された前記第２ベース層を備える
ことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項３】
請求項１または２記載のヘテロ接合バイポーラトランジスタにおいて、
前記ベースコンタクト層は厚さが１ｎｍ以上５ｎｍ以下とされている
ことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項４】
請求項１〜３のいずれか１項に記載のヘテロ接合バイポーラトランジスタにおいて、
前記第１ベース層および前記第２ベース層はＩｎＧａＡｓＳｂから構成され、
前記ベースコンタクト層は、ＧａＡｓＳｂから構成されている
ことを特徴とするヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コレクタ，ベース，エミッタからなる素子部を備えるヘテロ接合バイポーラトランジスタに関するものである。
【背景技術】
【０００２】
通信の高速化、大容量化に対する要求が高まっており、ヘテロ接合バイポーラトランジスタ（Hetero-junction Bipolar Transistor；ＨＢＴ）などの高周波半導体トランジスタの性能向上が求められている。また、近年では、ミリ波やテラヘルツ帯と呼ばれる、〜１ＴＨｚ程度の帯域で動作させるＩＣにおいても、特に高周波特性の優れたＩｎＰ系ＨＢＴを用いる研究が盛んに行われている。
【０００３】
トランジスタの高周波特性を評価する指標として、電流利得遮断周波数（Current Gain Cut-off Frequency）ｆTと、最大発振周波数（Maximum Oscillation frequency）ｆmaxがある。ｆTは次のような式で表現される。
【０００４】
【数１】
2017022279.tif 000003
【０００５】
上記式において、τEはエミッタ充電時間、τBはベース走行時間、τCはコレクタ走行時間、τCCはコレクタ充電時間である。τEおよびτCCは、エミッタやコレクタのコンタクト抵抗や容量によって表される。従ってｆTの向上のために、素子面積を小さくして容量を低減させることや、高濃度にドーピングしたコンタクトによってコンタクト抵抗を低減することが重要である。また、τBおよびτCは、ベース、コレクタを、電子が通過するために必要な時間を表しており、さらなるｆTの向上にはこれら走行時間の短縮が必要である。
【０００６】
またｆmaxに関しては、次の式で表すことができる。
【０００７】
【数２】
2017022279.tif 000004
【０００８】
上記式において、ＲBはベース抵抗、ＣBCはベース−コレクタ間の容量である。これらを低減することが、さらなるｆmax向上に必要である。特にベース抵抗については、エミッタ直下のベースの真性抵抗、ベース電極からキャリアが流れる領域までのアクセス抵抗、およびベース電極とのコンタクト抵抗の和によって表される。ｆmaxを向上させるためには、高濃度ドーピングされたベースによって、真性抵抗を低減することも１つの手段ではあるが、電流利得がドーピング濃度の増大によって低下するために、むやみにドーピング濃度を高めることは望まれない。従って、コンタクト抵抗などの他の成分を小さくすることによってｆmaxを向上させる手段が求められる。
【０００９】
ところで、上述したような化合物半導体装置は、まず、有機金属化学気相堆積（ＭＯＣＶＤ）や分子線エピタキシ（ＭＢＥ）などのエピタキシャル成長法により、ＩｎＰなどの基板上に、所定の層を積層することで作製している。例えばＩｎＰ系のＨＢＴにおいては、一般に、ＩｎＰ基板の上に、サブコレクタ形成層、コレクタ形成層、ベース形成層、エミッタ形成層、エミッタコンタクト形成層などの所望の化合物半導体による層構造を積層する。
【００１０】
このような積層構造に対し、公知のリソグラフィ技術により形成したレジストパターンを用い、エッチング技術によりレジストパターンをマスクとしてパターニングを施し、エミッタメサ，ベースメサなどのメサ構造を作製する。エッチング選択性の高いエッチャントを用い、所望の半導体層のみをエッチングして必要な層を残すことで、比較的容易に上述したメサ構造が作製可能である。このようにメサ構造を作製し、エミッタコンタクト電極、ベースコンタクト電極、コレクタコンタクト電極を、高真空蒸着法などにより形成することでＨＢＴを作製する。
【００１１】
ＨＢＴのｆTを高めるための構造としては、いわゆる組成傾斜ベース構造があげられる。この構造は、ベース層のバンドギャップをベース層内で連続的に変化させており、これにより擬似電界を誘起してエミッタ側から走行する電子をベース層内で加速し、ベース層内での走行時間、すなわちτB＋τCを短縮させている。
【００１２】
例えばＩｎＧａＡｓをベース層に適用する場合、この材料のバンドギャップが、Ｉｎ組成を高めるほど小さくなる傾向にあることを利用し、ベース層のエミッタ層側からコレクタ層に近い側にかけて、固相Ｉｎ組成を小さい状態から大きい状態に変化させる。このようにすることで、ベース層のバンドギャップは、エミッタ側からコレクタ側にかけて、バンドギャップが大きい状態から小さい状態へと変化する。このようなバンドギャップの変化に伴い、ベース層内には擬似的に電界が印加され、エミッタから注入された電子は加速される。この擬似電界の効果により、τB＋τCが短縮され、ベース層に組成傾斜を有さない場合よりも高いｆTを得ることができる（非特許文献１参照）。
【００１３】
このような組成傾斜構造は、ベース層材料をＩｎＧａＡｓに限定することなく、例えばＧａＡｓＳｂでも、ベース層内でＳｂとＡｓの混合比を調整することで形成可能である（非特許文献２参照）。
【００１４】
また、擬似電界を生じさせる技術としては、組成傾斜に限らず、例えばベース層内でのドーピング濃度の変化によっても形成可能である。ベース層のドーピング濃度が高くなると、縮退した半導体ではフェルミエネルギーが価電子帯の内側に入り、その分熱平衡状態での伝導帯エネルギーが上昇する。従って、材料のバンドギャップを変化させることなく、ベース層のドーピング濃度をエミッタ側からコレクタ側へと小さくなるようにすることで、擬似電界を誘起することができる（非特許文献３参照）。
【００１５】
上述のような傾斜層は、主としてｆTを向上させるための構造的工夫である。一方のｆmaxの向上については、前述のように、ベース電極とベース層のコンタクト抵抗の低減が有効である。この１つの手法として、外部ベース層をエピタキシャル再成長によって形成する技術が報告されている。この技術について、図６を用いて説明する。
【００１６】
図６に示すＨＢＴは、基板６０１と、基板６０１の上に形成されたバッファ層６０２と、バッファ層６０２の上に形成されたサブコレクタ層６０３と、サブコレクタ層６０３の上に形成されたコレクタ層６０４と、コレクタ層６０４の上に形成されたベース層６０５と、ベース層６０５の上に形成されたエミッタ層６０７と、エミッタ層６０７の上に形成されたエミッタコンタクト層６０８とを備える。
【００１７】
また、エミッタコンタクト層６０８の上には、エミッタ電極６１１が形成されている。また、エミッタ層６０７およびエミッタコンタクト層６０８によるエミッタメサの周囲のベース層６０５の上に、再成長外部ベース層６０６を介してベース電極６１２が形成されている。また、コレクタ層６０４、ベース層６０５によるコレクタメサ周囲のサブコレクタ層６０３の上にコレクタ電極６１３が形成されている。
【００１８】
一般的なＨＢＴでは、エミッタメサを形成後、選択ウェットエッチングなどによってベース層表面を露出させ、ベース層表面に接するようにベース電極を形成する。これに対し、上述したＨＢＴは、再成長によって形成した再成長外部ベース層６０６の上にベース電極６１２を形成している。この構造においては、エミッタメサを形成してベース層６０５の表面を露出させたのちに、より高い正孔濃度にドープされた再成長外部ベース層６０６を選択再成長によって形成する。
【００１９】
再成長外部ベース層６０６の再成長において、既に形成したエミッタ電極６１１，エミッタメサ構造、およびベース電極６１２を形成しない領域などには結晶成長させないようにする目的で、ＳｉＮxなどによってあらかじめマスク６２１を形成しておく。
【００２０】
このより高い正孔濃度にドープされた再成長外部ベース層６０６の上に、ベース電極６１２を形成することで、ベース電極６１２と再成長外部ベース層６０６とのコンタクト抵抗を低減することができ、ＨＢＴのｆmaxを向上させることができる。
【００２１】
通常のＨＢＴは、電流利得とベース層の真性抵抗がトレードオフの関係にあり、真性抵抗の低下に従い、電流利得も低下する。一方で、ｆmaxの向上には、ベース抵抗の低減が必要である。従って、一般的にｆmaxと電流利得とは、トレードオフの関係となる。図６を用いて説明したＨＢＴの構造においては、エミッタ層の直下のデバイス構造は、従来の構造と変わらない。このため、このＨＢＴの電流利得は、再成長外部ベース層６０６を再成長しない構造とほぼ同等となる。このため外部ベース再成長構造は、電流利得を損なうことなく、ｆmaxを向上させることができる有効な手法である(非特許文献４参照)。
【００２２】
次に、別の構成について図７を用いて説明する。図７に示すＨＢＴは、基板７０１と、基板７０１の上に形成されたバッファ層７０２と、バッファ層７０２の上に形成されたサブコレクタ層７０３と、サブコレクタ層７０３の上に形成されたコレクタ層７０４と、コレクタ層７０４の上に形成された第１ベース層７０５と、第１ベース層７０５の上に形成された第２ベース層７０６と、第２ベース層７０６の上に形成されたエミッタ層７０７と、エミッタ層７０７の上に形成されたエミッタコンタクト層７０８とを備える。
【００２３】
エミッタコンタクト層７０８の上には、エミッタ電極７１１が形成されている。また、エミッタ層７０７およびエミッタコンタクト層７０８によるエミッタメサの周囲の第２ベース層７０６の上にベース電極７１２が形成されている。また、コレクタ層７０４、第１ベース層７０５、および第２ベース層７０６によるコレクタメサ周囲のサブコレクタ層７０３の上にコレクタ電極７１３が形成されている。
【００２４】
このＨＢＴでは、エミッタ層７０７に近い、厚さ数ｎｍとした第２ベース層７０６の不純物濃度を通常（第１ベース層７０５）よりも高いｐドーピング状態としている。この構造には様々な用途があるが、１つは電流利得を大きく損なうことなく、低いベースコンタクト抵抗を実現し、これにより高いｆmaxを実現することである。エミッタ層に近い第２ベース層７０６だけを高濃度ドーピングすることで、ベース層全体の平均のシート抵抗は大きく下げずに、ベース電極７１２とのコンタクト抵抗を低減することができるため、結果的にｆmaxの向上が可能である(非特許文献５参照)。
【００２５】
上記の報告は、ＩｎＧａＡｓをベース層に用いているが、ＧａＡｓＳｂをベース層に有するＨＢＴにおいても、同様の構造が報告されている。特にこの報告では、ベース層のうち、エミッタ層に近い厚さ４ｎｍ程度の領域を、Ａｓ組成が高く、かつ高濃度ドーピングされた層とすることで、上記のベースコンタクト抵抗低減効果と合わせて、ベース層内での擬似電界制御にも用いている（非特許文献６参照）。
【先行技術文献】
【非特許文献】
【００２６】
【非特許文献１】W. Snodgrass, W. Hafez, N. Harff, and M. Feng, "Pseudomorphic ＩｎＰ/ＩｎＧａＡｓ Heterojunction Bipolar Transistors （PＨＢＴs） Experimentally Demonstrating ｆT = 765 GHz at 25℃ Increasing to fT = 845 GHz at -55℃", IEEE Proceedings of IEDM, pp.1-4, 2006.
【非特許文献２】H. G. Liu, O. Ostinelli, Y. Zeng, and C. R. Bolognesi, "600 GHz InP/GaAsSb/InP DHBTs Grown by MOCVD with a Ga（As,Sb） Graded-Base and fT x BVCEO > 2.5 THz-V at Room Temperature", IEEE Proceedings of IEDM, pp.667-670, 2007.
【非特許文献３】H. Xu, B. Wu, E. W. Iverson, T. S. Low, and M. Feng, "0.5 THz Performance of a Type-II DHBT With a Doping-Graded and Constant-Composition GaAsSb Base", IEEE Electron Device Letter, vol.35, no.1, pp.24-26,2014.
【非特許文献４】M. Ida, S. Yamahata, K. Kurishima, H. Ito, T. Kobayashi, and Y. Matsuoka, "Enhancement of fmax in InP/InGaAs HBT's by Selective MOCVD Growth of Heavily-Doped Extrinsic Base Regions", IEEE TRANSACTIONS ON ELECTRON DEVICES, vol.43, no.11, pp.1812-1818, 1996.
【非特許文献５】M. J. W. Rodwell, J. Rode, H. W. Chiang, P. Choudhary, T. Reed, E. Bloch, S. Danesgar, H-C Park, A. C. Gossard, B. J. Thibeault, W. Mitchell, M. Urteaga, Z. Griffith, J. Hacker, M. Seo, B. Brar, "THz INDIUM PHOSPHIDE BIPOLAR TRANSISTOR TECHNOLOGY", IEEE Proceedings of CSICS 2012, pp.1-4.
【非特許文献６】R. Lovblom, R. Fluckiger, O. Ostinelli, M. Alexandrova, C. Bolognesi, "Base Design for High‐Speed InP/GaAsSb DHBTs", The 26th International Conferance on Indium Phosphide and Related Materials, 2014, Th-D2-3.
【非特許文献７】H. -W. Chiang, J. C. Rode, P. Choudhary, and M. J. W. Rodwell, "Optimization of direct current performance in terahertz InGaAs/InP doubleheterojunction bipolar transistors", Journal of Applied Physics, vol.116, 164509, 2014.
【非特許文献８】T. Hoshi, N. Kashio, H. Sugiyama, H. Yokoyama, K. Kurishima, M. Ida, H. Matsuzaki, and H. Gotoh, "A simple method for forming compositionally graded InxGa1-xAs1-ySby base of double-heterojunction bipolar transistors modulating CBr4-doping-precursor flow in metalorganic chemical vapor deposition", Applied Physics Express, vol.7, 114102, 2014.
【非特許文献９】T. Hoshi, N. Kashio, H. Sugiyama, H. Yokoyama, K. Kurishima, M. Ida, H. Matsuzaki, and M. Kohtoku, "Impact of strained GaAs spacer between InP emitter and GaAs1-ySby base on structural properties and electrical characteristics of MOCVD-grown InP/GaAs1-ySby/InP DHBTs", Journal of Crystal Growth, vol.395,pp.31-37, 2014.
【発明の概要】
【発明が解決しようとする課題】
【００２７】
上述したように、従来より、ＨＢＴのｆmaxを向上させるために、外部ベース領域に高正孔濃度の再成長外部ベース層を選択再成長する技術や、あらかじめエミッタ層に近い領域の正孔濃度を高めた第２ベース層を導入する技術が提案されている。しかしながら、いずれの技術においても、電流利得の低下や再現性などの観点から以下に示す課題がある。
【００２８】
再成長外部ベース層を用いるするＨＢＴ構造においては、電流利得を損なうことなく、ベースコンタクト抵抗を低減させ、高いｆmaxと電流利得との両立が可能であるが、再成長技術を用いるために、再成長外部ベース層の固相組成やドーピング濃度の均一性や再現性に課題が生ずる。
【００２９】
高正孔濃度の第２ベース層を、ベース層のエミッタ層に近い領域に形成する構造においては、再成長を用いないので、再成長を用いる場合に比較して再現性や均一性は問題とならない。しかしながら、エミッタ層に近い領域に高い正孔濃度の領域を形成するために、エミッタ−ベース界面での再結合電流の増大による電流利得の低下が引き起こされる。このため、この技術は、コンタクト抵抗低減によるｆmaxの向上が見込めるものの、再成長を用いる技術に比較して電流利得の低下が引き起こされてしまう（非特許文献７参照）。
【００３０】
これらのように、従来の技術では、製造上の均一性や再現性の低下を招き、一方で、電流利得の低下が引き起こされるという問題があった。
【００３１】
本発明は、以上のような問題点を解消するためになされたものであり、製造上の均一性や再現性の低下を招くことなく、かつ電流利得の低下を引き起こすことなく、最大発振周波数が向上できるようにすることを目的とする。
【課題を解決するための手段】
【００３２】
本発明に係るヘテロ接合バイポーラトランジスタは、ＩｎＰから構成された基板と、基板の上に形成されたＩＩＩ−Ｖ族化合物半導体からなるコレクタ層と、Ｇａ，Ａｓ，Ｓｂを含み炭素がドープされたｐ型のＩＩＩ−Ｖ族化合物半導体から構成されてコレクタ層の上に形成された第１ベース層と、Ｇａ，Ａｓ，Ｓｂを含み炭素がドープされたｐ型のＩＩＩ−Ｖ族化合物半導体から構成されて第１ベース層の上に接して形成されたベースコンタクト層と、Ｉｎ，Ｇａ，Ａｓ，Ｓｂを含み炭素がドープされたｐ型のＩＩＩ−Ｖ族化合物半導体から構成されてベースコンタクト層の上に接して形成された第２ベース層と、第２ベース層の上に形成されたＩＩＩ−Ｖ族化合物半導体からなるエミッタ層と、エミッタ層に接続するエミッタ電極と、エミッタ層の周囲でベースコンタクト層に接続するベース電極と、コレクタ層に接続するコレクタ電極とを備え、ベースコンタクト層は、第１ベース層および第２ベース層より高い正孔濃度とされ、ベースコンタクト層は、正孔濃度が１×１０21ｃｍ-3以下とされ、第１ベース層および第２ベース層は、正孔濃度が１×１０19ｃｍ-3以上とされている。
【００３３】
上記ヘテロ接合バイポーラトランジスタにおいて、ベース電極とエミッタ層の間に配置された第２ベース層を備えるようにするとよい。
【００３４】
上記ヘテロ接合バイポーラトランジスタにおいて、ベースコンタクト層は厚さが１ｎｍ以上５ｎｍ以下とされていればよい。
【００３５】
上記ヘテロ接合バイポーラトランジスタにおいて、第１ベース層および第２ベース層はＩｎＧａＡｓＳｂから構成され、ベースコンタクト層は、ＧａＡｓＳｂから構成されていればよい。
【発明の効果】
【００３６】
以上説明したことにより、本発明によれば、製造上の均一性や再現性の低下を招くことなく、かつ電流利得の低下を引き起こすことなく、最大発振周波数が向上できるという優れた効果が得られる。
【図面の簡単な説明】
【００３７】
【図１】図１は、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの構成を示す断面図である。
【図２Ａ】図２Ａは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの製造方法を説明するための途中工程における状態を示す断面図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの製造方法を説明するための途中工程における状態を示す断面図である。
【図２Ｃ】図２Ｃは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの製造方法を説明するための途中工程における状態を示す断面図である。
【図２Ｄ】図２Ｄは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの製造方法を説明するための途中工程における状態を示す断面図である。
【図２Ｅ】図２Ｅは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの製造方法を説明するための途中工程における状態を示す断面図である。
【図３Ａ】図３Ａは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの製造方法を説明するための途中工程における状態を示す断面図である。
【図３Ｂ】図３Ｂは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの製造方法を説明するための途中工程における状態を示す断面図である。
【図３Ｃ】図３Ｃは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの製造方法を説明するための途中工程における状態を示す断面図である。
【図３Ｄ】図３Ｄは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの製造方法を説明するための途中工程における状態を示す断面図である。
【図４Ａ】図４Ａは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの製造方法を説明するための途中工程における状態を示す断面図である。
【図４Ｂ】図４Ｂは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの製造方法を説明するための途中工程における状態を示す断面図である。
【図４Ｃ】図４Ｃは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの製造方法を説明するための途中工程における状態を示す断面図である。
【図５】図５は、実際に作製したＨＢＴのベースコンタクト抵抗を、ベースドーピング濃度に対してプロットして示した特性図である。
【図６】図６は、ヘテロ接合バイポーラトランジスタの構成を示す断面図である。
【図７】図７は、ヘテロ接合バイポーラトランジスタの構成を示す断面図である。
【発明を実施するための形態】
【００３８】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタ（ＨＢＴ）の構成を示す断面図である。
【００３９】
このＨＢＴは、基板１０１と、基板１０１の上に形成されたバッファ１０２と、バッファ層１０２の上に形成されたサブコレクタ層１０３と、サブコレクタ層１０３の上に形成されたコレクタ層１０４と、コレクタ層１０４の上に形成された第１ベース層１０５と、第１ベース層１０５の上に接して形成されたベースコンタクト層１０６と、ベースコンタクト層１０６の上に接して形成された第２ベース層１０７と、第２ベース層１０７の上に形成されたエミッタ層１０８と、エミッタ層１０８の上に形成されたエミッタコンタクト層１０９とを備える。
【００４０】
エミッタコンタクト層１０９の上には、エミッタ電極１１１が形成されている。実施の形態において、エミッタ電極１１１は、エミッタコンタクト層１０９を介してエミッタ層１０８に接続されている。また、第２ベース層１０７，エミッタ層１０８，およびエミッタコンタクト層１０９によるエミッタメサ（エミッタ層１０８）の周囲のベースコンタクト層１０６に接続してベース電極１１２が形成されている。また、コレクタ層１０４、第１ベース層１０５、およびベースコンタクト層１０６によるコレクタメサ周囲のサブコレクタ層１０３の上にコレクタ電極１１３が形成されている。バッファ層１０２およびサブコレクタ層１０３は、所定のメサ形状とされ、素子分離されている。このメサよりコレクタメサは小さい面積とされ、コレクタメサよりエミッタメサは小さい面積とされている。
【００４１】
また、基板１０１は、例えば、鉄をドープすることで半絶縁性としたＩｎＰから構成され、バッファ層１０２は、ＩｎＰから構成されている。また、サブコレクタ層１０３は、ｎ型不純物が高濃度（１×１０19ｃｍ-3以上）に添加されたＩｎＰ、またはｎ型不純物が高濃度（１×１０19ｃｍ-3以上）に添加されたＩｎＧａＡｓから構成されている。
【００４２】
また、コレクタ層１０４は、ｎ型のＩｎＰから構成され、エミッタ層１０８は、ｎ型不純物が１×１０16〜１０18ｃｍ-3の範囲に添加されたＩｎＰから構成され、層厚１０〜１００ｎｍ程度とされている。エミッタコンタクト層１０９は、ｎ型不純物が高濃度（１×１０19ｃｍ-3以上）に添加されたＩｎＧａＡｓから構成されている。
【００４３】
また、エミッタ電極１１１，ベース電極１１２，コレクタ電極１１３は、Ｔｉ，Ｐｔ，Ａｕ，Ｗなどの金属材料から構成されている。
【００４４】
また、第１ベース層１０５は、炭素がドープされたｐ型のＩｎＧａＡｓＳｂから構成され、ベースコンタクト層１０６は、炭素がドープされたｐ型のＧａＡｓＳｂから構成され、第２ベース層１０７は、炭素がドープされたｐ型のＩｎＧａＡｓＳｂから構成されている。本発明では、後述するように、第２ベース層１０７が、ＩｎＧａＡｓＳｂから構成されていることが重要である。第１ベース層１０５およびベースコンタクト層１０６は、ＧａＡｓＳｂから構成されていれば良い。特に、ベースコンタクト層１０６は、ＧａＡｓＳｂから構成した方が良い。一方、第１ベース層１０５は、ＩｎＧａＡｓＳｂから構成して後述する組成傾斜構造とした方がより良い。
【００４５】
ここで、ベースコンタクト層１０６は、第１ベース層１０５および第２ベース層１０７より高い正孔濃度（平均の濃度）とされ、ベースコンタクト層１０６は、正孔濃度が１×１０21ｃｍ-3以下とされ、第１ベース層１０５および第２ベース層１０７は、正孔濃度が１×１０19ｃｍ-3以上とされていることが重要である。第１ベース層１０５の正孔濃度をｐ１、第２ベース層１０７の正孔濃度をｐ２、ベースコンタクト層１０６の正孔濃度をｐｃとすると、「１×１０19ｃｍ-3＜ｐ１、ｐ２＜ｐｃ＜１×１０21ｃｍ-3」となっていれば良い。
【００４６】
また、実施の形態では、第１ベース層１０５は、積層方向にベースコンタクト層１０６に近い領域ほど、Ｉｎ組成およびＳｂ組成が低くされて大きなバンドギャップとされている（組成傾斜）。加えて、第１ベース層１０５は、炭素のドーピング濃度も、積層方向にベースコンタクト層１０６に近い領域ほど、高い濃度とされている（ドーピング傾斜）。これらの傾斜構造は、非特許文献８に示される方法により形成可能である。
【００４７】
一方、第２ベース層１０７は、積層方向にＩｎ組成およびＳｂ組成は一定とされている。また、第２ベース層１０７は、層厚２ｎｍ程度とされていれば良い。ここで、正孔濃度の高いベースコンタクト層１０６を、エミッタ層１０８より離間させて電流利得を向上させる目的においては、第２ベース層１０７の厚さは、１ｎｍ以上あれば良い。
【００４８】
なお、ベースコンタクト層１０６の層厚は、２〜４ｎｍ程度であれば、十分にコンタクト抵抗低減効果を得ることができる。ベース電極１１２とベースコンタクト層１０６との間の電気的コンタクト抵抗を低減する目的においては、ベースコンタクト層１０６の厚さは１ｎｍあれば良い。
【００４９】
上述した実施の形態におけるＨＢＴは、ベース電極１１２が、ベースコンタクト層１０６に接続して（接して）形成されている。ベースコンタクト層１０６は、正孔濃度が、第１ベース層１０５および第２ベース層１０７よりも高く設定されているため、ベース電極１１２とベースコンタクト層１０６とのコンタクト抵抗を低減することができる。
【００５０】
また、実施の形態によれば、エミッタ層１０８と接するのは第２ベース層１０７である。第２ベース層１０７は、ベースコンタクト層１０６よりもドーピング濃度が低く設定されているため、非特許文献５、非特許文献６で示されるような第２ベース層１０７を介さない構造に比べて、エミッタ層１０８との界面近傍の正孔濃度が低く設定される。
【００５１】
ＨＢＴの再結合電流は、エミッタ−ベース接合界面や、ベース層表面の露出している領域の影響が大きい。従って、非特許文献５，６のような、上記領域が高い正孔濃度にドープされている構造では、再結合電流の増大、すなわち電流利得の低下が引き起こされやすい。
【００５２】
これに対し、実施の形態によれば、高い正孔濃度を有するベースコンタクト層１０６が、第２ベース層１０７と第１ベース層１０５とに挟まれてこれらの内部に埋め込まれる構造となっているため、上述した電流利得低下が引き起き難い。また、実施の形態によれば、エミッタ層１０８に接して配置される第２ベース層１０７をＩｎＧａＡｓＳｂから構成しているので、後述するように、エミッタ層に接するベース層がＧａＡｓＳｂから構成されている場合に比較して、高い電流利得が得やすい。
【００５３】
これらのことにより、実施の形態によれば、電流利得の低下を引き起こすことなく、コンタクト抵抗低減によるｆmaxの向上を達成することができる。
【００５４】
次に、上述したＨＢＴの製造方法について説明する。まず、図２Ａに示すように、ＩＩＩ−Ｖ族化合物半導体からなるコレクタ形成層２０４と、ＩＩＩ−Ｖ族化合物半導体からなるエミッタ形成層２０８と、コレクタ形成層２０４とエミッタ形成層２０８との間に配置された第１ベース形成層２０５と、第１ベース形成層２０５とエミッタ形成層２０８との間において第１ベース形成層２０５に接して配置されたベースコンタクト形成層２０６と、第１ベース形成層２０５とエミッタ形成層２０８との間においてベースコンタクト形成層２０６に接して配置された第２ベース形成層２０７とからなる積層構造を、基板１０１の上に形成する。実施の形態では、基板１０１の側より、コレクタ形成層２０４，第１ベース形成層２０５，ベースコンタクト形成層２０６，第２ベース形成層２０７，エミッタ形成層２０８の順に形成している。各層の層厚は、適宜に設定する。
【００５５】
第１ベース形成層２０５は、炭素がドープされたｐ型のＩｎＧａＡｓＳｂから構成し、ベースコンタクト形成層２０６は、炭素がドープされたｐ型のＧａＡｓＳｂから構成し、第２ベース形成層２０７は、炭素がドープされたｐ型のＩｎＧａＡｓＳｂから構成する。また、ベースコンタクト形成層２０６は、第１ベース形成層２０５および第２ベース形成層２０７より高い正孔濃度とする。また、ベースコンタクト形成層２０６、正孔濃度が１×１０21ｃｍ-3以下とする。また、第１ベース形成層２０５および第２ベース形成層２０７は、正孔濃度を１×１０19ｃｍ-3以上とする。
【００５６】
実施の形態では、基板１０１の上に、ＩｎＰからなるバッファ形成層２０２、ｎ型不純物が１×１０19ｃｍ-3以上添加されたＩｎＰ、またはｎ型不純物が１×１０19ｃｍ-3以上添加されたＩｎＧａＡｓからなるサブコレクタ形成層２０３の上に、上述した積層構造を形成する。また、ｎ型不純物が１×１０16〜１０18ｃｍ-3の範囲に添加されたＩｎＰかなるエミッタ形成層２０８の上には、ｎ型不純物が１×１０19ｃｍ-3以上添加されたＩｎＧａＡｓからなるエミッタコンタクト形成層２０９を形成している。
【００５７】
上述した各半導体層は、例えば、有機金属気相成長法（ＭＯＣＶＤ）または分子線エピタキシャル成長法（ＭＢＥ）などにより、順次に成長させていけばよい。
【００５８】
上述した積層構造を形成した後、図２Ｂに示すように、エミッタコンタクト形成層２０９の上にエミッタ電極材料を堆積して金属膜を形成し、この金属膜を公知のリソグラフィ技術などによりパターニングしてエミッタ電極１１１を形成する。
【００５９】
次に、エミッタ電極１１１をマスクとし、エミッタコンタクト形成層２０９，エミッタ形成層２０８を、公知のエッチング技術によりパターニングし、図２Ｃに示すように、エミッタ層１０８、エミッタコンタクト層１０９によるエミッタメサを形成する。この段階においては、エミッタメサの周囲に、第２ベース形成層２０７の上面が露出する。
【００６０】
例えば、クエン酸などのＩｎＧａＡｓをよくエッチングし、ＩｎＰをあまりエッチングしない、といった選択性の高いエッチャントを用いてウェットエッチングすることにより、エミッタコンタクト形成層２０９をパターニングしてエミッタコンタクト層１０９を形成すれば良い。また、ＩｎＰをよくエッチングし、ＩｎＧａＡｓＳｂをあまりエッチングしない選択性の高いエッチャントを用いてウェットエッチングすることにより、エミッタ形成層２０８をパターニングしてエミッタ層１０８を形成すれば良い。
【００６１】
引き続き、第２ベース形成層２０７をパターニングし、図２Ｄに示すように、第２ベース層１０７を形成し、この周囲にベースコンタクト形成層２０６の上面を露出させる。この処理では、第２ベース形成層２０７（第２ベース層１０７）、ベースコンタクト形成層２０６（ベースコンタクト層１０６）が、ＩｎＧａＡｓＳｂあるいはＧａＡｓＳｂから構成されているため、第２ベース形成層２０７、ベースコンタクト形成層２０６との間で、高い選択性を有するウェットエッチングを実現するのは難しい。
【００６２】
しかしながら、第２ベース形成層２０７は、厚さが１〜２ｎｍ程度と薄いため、エッチングレートの低いエッチング条件でのドライ・ウェットエッチング技術を用い、エッチング時間などの制御によって、上述したように、第２ベース層１０７の周囲にベースコンタクト形成層２０６の上面を露出させた構造が形成可能である。
【００６３】
次に、図２Ｅに示すように、エミッタメサ周囲に露出したベースコンタクト形成層２０６の所定箇所に、よく知られたリフトオフ法により、ベース電極１１２を形成する。このとき、既に形成されているエミッタメサを絶縁材料による保護膜で覆っておくと良い。
【００６４】
次に、エミッタメサ形成部を中心としたベース電極１１２の形成領域を含む所定の領域を保護するマスクパターンをリソグラフィ技術により形成する。次いで、形成したマスクパターンを用いた選択的なエッチングにより、ベースコンタクト形成層２０６、第１ベース形成層２０５、コレクタ形成層２０４を順次にパターニングし、コレクタ層１０４、第１ベース層１０５、ベースコンタクト層１０６によるコレクタメサを形成する。コレクタメサの周囲には、サブコレクタ形成層２０３の上面が露出する。なお、コレクタメサを形成した後、上記マスクパターンは除去する。
【００６５】
次に、コレクタメサの周囲に露出したサブコレクタ形成層２０３の所定箇所に、リフトオフ法によりコレクタ電極１１３を形成する。この後、サブコレクタ形成層２０３およびバッファ形成層２０２を順次にパターニングし、図１に示すように、バッファ層１０２およびサブコレクタ層１０３を形成する。各電極の形成では、例えば、Ａｕ、Ｔｉ、Ｐｔ、Ｗ、Ｍｏなどを含むような積層構造を蒸着法により堆積することで形成すればよい。これらのことにより、実施の形態におけるＨＢＴが形成される。
【００６６】
なお、エミッタ電極１１１、ベース電極１１２、コレクタ電極１１３は、メサ形成の後に形成してもよい。また、長期信頼性や歩留まり向上の観点から、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3、ベンゾシクロブテン（ＢＣＢ：Benzo cyclo butene）などの酸化膜材料や保護膜材料で、メサ周囲のパッシベーションを行ってもよい。
【００６７】
次に、他の製造方法について説明する。エミッタ層１０８、エミッタコンタクト層１０９によるエミッタメサを形成し、この周囲に、第２ベース形成層２０７の上面を露出させるまでは、上述した製造方法と同様である。次に、図３Ａに示すように、マスクパターン３０１を用いて第２ベース形成層２０７をエッチングしてパターニングする。マスクパターン３０１には、ベース電極形成領域に対応する領域に開口部３０２を備えている。この結果、上記エッチングにより、第２ベース形成層２０７には、ベース電極形成領域に対応する領域に開口部３０３が形成される。このエッチングにより、開口部３０３の底部に、ベースコンタクト形成層２０６の上面を露出させる。
【００６８】
次に、ベース電極材料を堆積し、この後、マスクパターン３０１を除去（リフトオフ）することで、図３Ｂに示すように、開口部３０３の底部に露出させたベースコンタクト形成層２０６の上面に、ベース電極１１２を形成する。
【００６９】
この後、エミッタメサ形成部を中心としたベース電極１１２の形成領域を含む所定の領域を保護するマスクパターンをリソグラフィ技術により形成する。次いで、形成したマスクパターンを用いた選択的なエッチングにより、第２ベース形成層２０７、ベースコンタクト形成層２０６、第１ベース形成層２０５、コレクタ形成層２０４を順次にパターニングし、マスクパターンを除去することで、図３Ｃに示すように、第２ベース層１０７ａを形成し、また、コレクタ層１０４、第１ベース層１０５、ベースコンタクト層１０６によるコレクタメサを形成する。上述したことにより、コレクタメサの周囲には、サブコレクタ形成層２０３の上面が露出する。
【００７０】
次に、図３Ｄに示すように、コレクタメサの周囲に露出したサブコレクタ形成層２０３の所定箇所に、リフトオフ法によりコレクタ電極１１３を形成する。この後、サブコレクタ形成層２０３およびバッファ形成層２０２を順次にパターニングし、バッファ層１０２およびサブコレクタ層１０３を形成する。
【００７１】
この製造によれば、ベース電極１１２のエミッタメサ側のベースコンタクト層１０６上面は、第２ベース層１０７ａにより覆われた状態となり、ベース面として露出する領域は、第２ベース層１０７ａとなる。ベース電極１１２とエミッタ層１０８の間には、第２ベース層１０７ａを備える状態となる。この構成では、ベースコンタクト層１０６が露出する場合に比較し、露出面の正孔濃度が低い状態となる。
【００７２】
エミッタ−ベース界面での再結合電流の他、エミッタからベース電極までの間のエミッタやベースが露出した領域での再結合電流の増大によっても、電流利得は減少してしまう。上述したように、ベース面として露出する領域を第２ベース層１０７ａとし、正孔濃度が低い状態とすることで、再結合電流の増大を抑制でき、より高い電流利得を実現することができる。
【００７３】
上述したベース面として露出する領域を正孔濃度が低い状態とする構成は、次に示すように製造しても良い。エミッタ層１０８、エミッタコンタクト層１０９によるエミッタメサを形成し、この周囲に、第２ベース形成層２０７の上面を露出させるまでは、上述した製造方法と同様である。次に、図４Ａに示すように、エミッタ層１０８、エミッタコンタクト層１０９によるエミッタメサ周囲に露出した第２ベース形成層２０７の所定箇所に、よく知られたリフトオフ法により、ベース電極１１２を形成する。
【００７４】
次に、窒素雰囲気下での加熱処理によって、図４Ｂに示すように、ベース電極１１２直下の第２ベース形成層２０７に、ベース電極金属を拡散させて合金化することで、合金層１１２ａを形成する。合金層１１２ａは、ベースコンタクト形成層２０６に到達する状態に形成し、合金層１１２ａがベースコンタクト形成層２０６にコンタクトした状態とする。
【００７５】
次に、エミッタメサ形成部を中心としたベース電極１１２の形成領域を含む所定の領域を保護するマスクパターンをリソグラフィ技術により形成する。次いで、形成したマスクパターンを用いた選択的なエッチングにより、第２ベース形成層２０７、ベースコンタクト形成層２０６、第１ベース形成層２０５、コレクタ形成層２０４を順次にパターニングし、マスクパターンを除去することで、図４Ｃに示すように、第２ベース層１０７ｂを形成し、また、コレクタ層１０４、第１ベース層１０５、ベースコンタクト層１０６によるコレクタメサを形成する。
【００７６】
次いで、コレクタメサの周囲に露出したサブコレクタ形成層２０３の所定箇所に、リフトオフ法によりコレクタ電極１１３を形成する。この後、サブコレクタ形成層２０３およびバッファ形成層２０２を順次にパターニングし、バッファ層１０２およびサブコレクタ層１０３を形成する。この製造によっても、ベース電極１１２のエミッタメサ側のベースコンタクト層１０６上面は、第２ベース層１０７ｂにより覆われた状態となり、ベース面として露出する領域は、第２ベース層１０７ｂとなる。この結果、上述同様の効果が得られるようになる。
【００７７】
以下、実際に素子を作成して評価した結果について説明する。エミッタ電極の平面視の寸法を２５〜１００μｍ四方とした大面積ＨＢＴを作製した。作製した試料素子は、ＩｎＰ基板上にｎ型ＩｎＧａＡｓおよびｎ型ＩｎＰからなるサブコレクタ層、ｎ型ＩｎＰからなるコレクタ層、ｐ型のＩｎＧａＡｓＳｂまたはＧａＡｓＳｂからなるベース層、ｎ型ＩｎＰからなるエミッタ層、およびｎ型ＩｎＧａＡｓからなるエミッタコンタクトキャップ層を備える。また、Ｔｉ／Ｐｔ／Ａｕからベース電極を構成した。ベース層をＧａＡｓＳｂから構成した試料素子と、ベース層をＩｎＧａＡｓＳｂから構成した試料素子とを作製した。
【００７８】
作製したＨＢＴの電流利得を評価したところ、ベース層をＩｎＧａＡｓＳｂから構成したＨＢＴの方が、ＧａＡｓＳｂから構成したＨＢＴよりも、高い電流利得を得やすいことが明らかとなった。ベース層をＧａＡｓＳｂから構成したＨＢＴにおいては、非特許文献９で示されるようなＧａＡｓスペーサ層を、エミッタ層とベース層の間に挿入するなどの界面品質向上技術を取り入れないと、高い電流利得を得ることができないことが実験的に示された。これは、ＩｎＰエミッタとＩｎＧａＡｓＳｂベースの場合の方が、良好な界面品質を得やすく、再結合中心密度が低減されることを示唆する結果である。
【００７９】
以上の実験結果は、エミッタ層に接する第２ベース層をＩｎＧａＡｓＳｂから構成した本発明は、ベース層のエミッタ層に接する領域をＧａＡｓＳｂから構成する場合に比較して、高い電流利得を得ることができることを示すものである。
【００８０】
例えば、単にコンタクト抵抗を下げる目的であれば、第１ベース層、ベースコンタクト層、および第２ベース層をＧａＡｓＳｂで構成し、各層の間に単純なドーピングプロファイルの変化を設けた構成だけでも、コンタクト抵抗低減の効果は得ることができる。しかし、この構造では、第２ベース層をＩｎＧａＡｓＳｂから構成した本発明による電流利得向上効果を得ることができず、高電流利得化は難しい。本発明では、第２ベース層をＩｎＧａＡｓＳｂから構成したことにより、高電流利得と低コンタクト抵抗の両立の観点から、格別の効果を得ることを可能としている。
【００８１】
また、ベースコンタクト層を、ＩｎＧａＡｓＳｂではなく、ＧａＡｓＳｂから構成したことによって、コンタクト抵抗低減においても格別の効果を得ることができる。この点について、図５を用いて説明する。図５は、作製したＨＢＴのベースコンタクト抵抗を、ベースドーピング濃度に対してプロットしたものである。ベースコンタクト抵抗は、ＴＬＭ法によって見積もった。図中の白抜き四角がＧａＡｓＳｂベースＨＢＴの値、図中黒塗り四角がＩｎＧａＡｓＳｂベースＨＢＴの値である。この実験的事実に示されるよう、ＩｎＧａＡｓＳｂは、ＧａＡｓＳｂに比べてコンタクト抵抗が１桁程度高くなりやすい傾向にあることがわかる。このような実験結果は、単にＩｎＧａＡｓＳｂをベースに適用しベース電極とコンタクトを取る構造にしてしまうと、コンタクト抵抗が高く、高いｆmaxを実現し難いことを示すものである。
【００８２】
これに対し、本発明においては、ベース電極とコンタクトを取るのは、第２ベース層の下に位置するＧａＡｓＳｂからなるベースコンタクト層であり、ＩｎＧａＡｓＳｂよりも１桁程度コンタクト抵抗を低くすることができ、高いｆmaxを実現することができる。
【００８３】
以上に説明したように、本発明によれば、第１ベース層，ベースコンタクト層，第２ベース層からベースを構成するようにしたので、製造上の均一性や再現性の低下を招くことなく、かつ電流利得の低下を引き起こすことなく、最大発振周波数が向上できるようになる。
【００８４】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
【００８５】
例えば、上述では、第１ベース層をＩｎＧａＡｓＳｂから構成し、かつ組成傾斜およびドーピング傾斜構造としたが、これに限るものではなく、組成径やおよびドーピング傾斜構造となっていなくてもよく、またＧａＡｓＳｂから構成しても良く、ｆmax向上効果は発揮できる。ただし、ｆTを高めることでｆmaxの向上も同時に実現できるため、第１ベース層は、バンドギャップ変化量が大きいＩｎＧａＡｓＳｂの組成傾斜構造とした方がよい。
【００８６】
また、上述では、ベースコンタクト層をＧａＡｓＳｂから構成したが、高正孔濃度化が実現できる範囲では、ＩｎＧａＡｓＳｂから構成しても良い。高周波特性を損ねない程度に低いコンタクト抵抗を実現できるのであれば、ベースコンタクト層はＩｎＧａＡｓＳｂから構成しても良い。ただし前述したように、一般的にＧａＡｓＳｂの方が、ＩｎＧａＡｓＳｂよりも高正孔濃度化が可能であり、低コンタクト抵抗化の観点から、ベースコンタクト層はＧａＡｓＳｂから構成した方が良い。
【００８７】
また、ベースコンタクト層の厚さは、２〜４ｎｍとしたが、コンタクト抵抗を低減させる効果を得る目的においては、厚さは最低１ｎｍあれば効力を発揮できる。一方、ベース全体の抵抗やこの抵抗による電流利得との関係を考慮すると、ベースコンタクト層の厚さは、５ｎｍ以下に設定することが望ましい。
【００８８】
ところで、ベースコンタクト層をＧａＡｓＳｂから構成しているが、ＧａＡｓＳｂの伝導帯エネルギーは、一般にＩｎＧａＡｓＳｂよりも高くなりやすい。このため、ＩｎＧａＡｓＳｂより構成した第２ベース層より、ＧａＡｓＳｂから構成したベースコンタクト層の方が、伝導帯エネルギーが高くなりやすく、エミッタ側から注入された電子にとってベースコンタクト層が障壁になる。このため、ベースコンタクト層の層厚が大きすぎると、ベース層内を走行する電子の電子速度を減少させ、ｆTの低下が引き起こされかねない。
【００８９】
これに対し、ベースコンタクト層の厚さを、最大でも５ｎｍと設定すれば、第２ベース層から第１ベース層に向かって、電子がトンネリングによってベースコンタクト層を通過することができ、第２ベース層とベースコンタクト層の障壁による、ｆTの低下を最小限に抑えることができる。
【符号の説明】
【００９０】
１０１…基板、１０２…バッファ、１０３…サブコレクタ層、１０４…コレクタ層、１０５…第１ベース層、１０６…ベースコンタクト層、１０７…第２ベース層、１０８…エミッタ層、１０９…エミッタコンタクト層、１１１…エミッタ電極、１１２…ベース電極、１１３…コレクタ電極。
【図１】
2017022279.tif 000005
【図２Ａ】
2017022279.tif 000006
【図２Ｂ】
2017022279.tif 000007
【図２Ｃ】
2017022279.tif 000008
【図２Ｄ】
2017022279.tif 000009
【図２Ｅ】
2017022279.tif 000010
【図３Ａ】
2017022279.tif 000011
【図３Ｂ】
2017022279.tif 000012
【図３Ｃ】
2017022279.tif 000013
【図３Ｄ】
2017022279.tif 000014
【図４Ａ】
2017022279.tif 000015
【図４Ｂ】
2017022279.tif 000016
【図４Ｃ】
2017022279.tif 000017
【図５】
2017022279.tif 000018
【図６】
2017022279.tif 000019
【図７】
2017022279.tif 000020