(57)【要約】【課題】  液晶層中のイオンによる表示品位の低下を防止可能な表示装置を提供する。【解決手段】  一実施形態に係る表示装置は、第１基板と、上記第１基板に対向する第２基板と、上記第１基板及び第２基板の間にある液晶層と、を備える。さらに、上記表示装置は、表示領域と、上記表示領域の外側の周辺領域と、上記周辺領域と重畳する遮光層と、上記周辺領域に設けられ、第１方向に延在する電圧供給配線と、上記周辺領域に設けられ、上記電圧供給配線に接続された第１電極及び第２電極と、備える。上記第１電極及び上記第２電極は、上記第１方向又は第２方向において交互に配列している。そして、上記第１電極に供給される第１電圧と、上記第２電極に供給される第２電圧とが異なる。【選択図】    図３
2017207656.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、前記第１基板に対向する第２基板と、前記第１基板及び第２基板の間にある液晶層と、を備える表示装置であって、
表示領域と、
前記表示領域の外側の周辺領域と、
前記周辺領域と重畳する遮光層と、
前記周辺領域に設けられ、第１方向に延在する電圧供給配線と、
前記周辺領域に設けられ、前記電圧供給配線に接続された第１電極及び第２電極と、
を備え、
前記第１電極及び前記第２電極は、前記第１方向、又は、前記第１方向に交差する第２方向において交互に配列しており、
前記第１電極に供給される第１電圧と、前記第２電極に供給される第２電圧とが異なる、表示装置。
【請求項２】
第１基板と、前記第１基板に対向する第２基板と、前記第１基板及び第２基板の間にある液晶層と、を備える表示装置であって、
表示領域と、
前記表示領域の外側の周辺領域と、
前記周辺領域と重畳する遮光層と、
前記周辺領域に設けられ、第１方向に延在する電圧供給配線と、
前記周辺領域に設けられ、前記電圧供給配線に接続された第１電極及び第２電極と、
を備え、
前記第１電極及び前記第２電極は、前記電圧供給配線よりも液晶層に近い側に配置されており、
前記第１電極及び前記第２電極は、前記第１方向、又は、前記第１方向に交差する第２方向に配列しており、
前記第１電極に供給される第１電圧と、前記第２電極に供給される第２電圧とが異なる、表示装置。
【請求項３】
複数の走査信号線と、
前記複数の走査信号線と交差する複数の映像信号線と、
前記複数の走査信号線と前記複数の映像信号線とで区画された複数の画素領域と、
を備える請求項１又は２に記載の表示装置。
【請求項４】
前記周辺領域に設けられ、前記電圧供給配線が接続された走査ドライバを備え、
前記電圧供給配線は、前記第１電圧が供給される第１電源線と、前記第２電圧が供給される第２電源線とを含み、
前記走査ドライバは、前記複数の走査信号線に前記第１電圧又は前記第２電圧を選択的に供給し、
前記第１電極は前記第１電源線に接続され、前記第２電極は前記第２電源線に接続されている、
請求項３に記載の表示装置。
【請求項５】
前記複数の画素領域は、第１画素領域と、第２画素領域と、第３画素領域とを含み、
前記周辺領域は前記第１画素領域及び前記第２画素領域を含み、前記表示領域は前記第３画素領域を含み、
前記第１画素領域及び前記第２画素領域は、前記第１方向に配列し、
前記第１画素領域は前記第１電極を含み、前記第２画素領域は前記第２電極を含み、前記第３画素領域は画素電極を含み、
前記画素電極は、前記映像信号線と電気的に接続され、
前記第１電極及び前記第２電極は、前記走査信号線と電気的に接続される、
請求項３に記載の表示装置。
【請求項６】
前記第１電極及び前記第２電極は、前記電圧供給配線よりも前記液晶層に近い、
請求項１乃至５のうちいずれか１項に記載の表示装置。
【請求項７】
前記電圧供給配線は、前記第１電圧が供給される第１電源線と、前記第２電圧が供給される第２電源線とを含み、
前記第１電極は前記第１電源線に接続され、前記第２電極は前記第２電源線に接続され、
前記第１電源線は、平面視において前記第２電源線と前記表示領域の間にあり、
前記第１電極及び前記第２電極は、平面視において前記第１電源線と前記表示領域の間にある、
請求項１乃至６のうちいずれか１項に記載の表示装置。
【請求項８】
前記電圧供給配線は、前記第１電圧が供給される第１電源線と、前記第２電圧が供給される第２電源線とを含み、
前記第１電極は前記第１電源線に接続され、前記第２電極は前記第２電源線に接続され、
前記第１電極及び前記第２電極は、平面視において前記第１電源線と前記第２電源線の間にある、
請求項１乃至６のうちいずれか１項に記載の表示装置。
【請求項９】
前記電圧供給配線は、前記映像信号線であり、
前記第１電極及び前記第２電極は、前記画素領域内に配置されている、
請求項３に記載の表示装置。
【請求項１０】
前記第１電極と前記電圧供給配線の間にある第１整流素子と、
前記第２電極と前記電圧供給配線の間にある第２整流素子と、をさらに備え、
前記電圧供給配線には交流電圧が供給され、
前記第１整流素子は、前記交流電圧を第１極性の前記第１電圧に変換して前記第１電極に供給し、
前記第２整流素子は、前記交流電圧を前記第１極性とは異なる第２極性の前記第２電圧に変換して前記第２電極に供給する、
請求項９に記載の表示装置。
【請求項１１】
前記第１電圧と前記第２電圧の間の第３電圧が供給される第３電極をさらに備え、
前記第３電極は、前記第１電極と前記第２電極の間に配置されている、
請求項１乃至１０のうちいずれか１項に記載の表示装置。
【請求項１２】
前記周辺領域は、第１領域、第２領域、第３領域及び第４領域を含み、
前記第１領域と前記第２領域とは、前記表示領域を挟んでおり、
前記第３領域と前記第４領域とは、前記第１領域及び前記第２領域が配列している方向とは異なる方向に配列し、前記表示領域を挟んでおり、
前記第１領域には、走査信号線に走査信号を供給する走査ドライバがあり、
前記第１領域又は前記第２領域にある、前記第１電極及び前記第２電極の形状は、前記第３領域又は前記第４領域にある、前記第１電極及び前記第２電極の形状と異なる、
請求項１乃至１１のうちいずれか１項に記載の表示装置。
【請求項１３】
前記第１領域又は前記第２領域において、前記第１電極及び前記第２電極を含む電極列の幅は、第１幅であり、
前記第３領域又は前記第４領域において、前記第１電極及び前記第２電極を含む電極列の幅は、第２幅であり、
前記第１幅と前記第２幅が異なる、
請求項１２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
表示装置として、スイッチング素子や画素電極が形成されたアレイ基板と、このアレイ基板と対向する対向基板と、アレイ基板及び対向基板の間に配置された液晶層とを備える液晶表示装置が普及している。
【０００３】
液晶層には、不純物に起因したイオンや、アレイ基板と対向基板を貼り合せるシール材から溶出するイオンが混入することが知られている。液晶層においてイオンの密度が局所的に高まると、この部分において液晶層に印加される実行電圧が低下し得る。これに応じて、当該部分の輝度が低下し、表示画像において黒ムラなどの影響が現れることがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−９０４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、液晶層中のイオンによる表示品位の低下を防止可能な表示装置を提供することである。
【課題を解決するための手段】
【０００６】
一実施形態に係る表示装置は、第１基板と、上記第１基板に対向する第２基板と、上記第１基板及び第２基板の間にある液晶層と、を備える。さらに、上記表示装置は、表示領域と、上記表示領域の外側の周辺領域と、上記周辺領域と重畳する遮光層と、上記周辺領域に設けられ、第１方向に延在する電圧供給配線と、上記周辺領域に設けられ、上記電圧供給配線に接続された第１電極及び第２電極と、備える。上記第１電極及び上記第２電極は、上記第１方向又は上記第１方向に交差する第２方向において交互に配列している。そして、上記第１電極に供給される第１電圧と、上記第２電極に供給される第２電圧とが異なる。
【０００７】
一実施形態に係る表示装置は、第１基板と、上記第１基板に対向する第２基板と、上記第１基板及び第２基板の間にある液晶層と、を備える。さらに、上記表示装置は、表示領域と、上記表示領域の外側の周辺領域と、上記周辺領域と重畳する遮光層と、上記周辺領域に設けられ、第１方向に延在する電圧供給配線と、上記周辺領域に設けられ、上記電圧供給配線に接続された第１電極及び第２電極と、備える。上記第１電極及び上記第２電極は、上記電圧供給配線よりも液晶層に近い側に配置され、上記第１方向又は第１方向に交差する第２方向に配列している。そして、上記第１電極に供給される第１電圧と、上記第２電極に供給される第２電圧とが異なる。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１実施形態に係る表示装置の概略的な平面図である。
【図２】図２は、第１走査ドライバの一構成例を概略的に示す図である。
【図３】図３は、上記表示装置の概略的な平面図である。
【図４】図４は、上記表示装置の概略的な断面図である。
【図５】図５は、第１実施例を示す図である。
【図６】図６は、第２実施例を示す図である。
【図７】図７は、第３実施例を示す図である。
【図８】図８は、第２実施形態に係る表示装置の概略的な平面図である。
【図９】図９は、第３電極の効果を示す図である。
【図１０】図１０は、第４実施例を示す図である。
【図１１】図１１は、第５実施例を示す図である。
【図１２】図１２は、第３実施形態の概要を説明するための図である。
【図１３】図１３は、画素領域とダミー画素領域の概略的な構成を示す平面図である。
【図１４】図１４は、第６実施例を示す図である。
【図１５】図１５は、第７実施例を示す図である。
【図１６】図１６は、第８実施例を示す図である。
【図１７】図１７は、第９実施例を示す図である。
【図１８】図１８は、ダイオードである第２整流素子の構成例を示す断面図である。
【図１９】図１９は、第４実施形態における第１領域の構成例を示す図である。
【図２０】図２０は、第４実施形態における第３領域の構成例を示す図である。
【図２１】図２１は、第１０実施例を示す図である。
【図２２】図２２は、第１１実施例を示す図である。
【図２３】図２３は、第１ダミー画素領域の平面図である。
【図２４】図２４は、図２３のＦ２４−Ｆ２４線に沿う第１基板の断面図である。
【図２５】図２５は、第１走査ドライバの変形例を示す図である。
【発明を実施するための形態】
【０００９】
一実施形態につき、図面を参照しながら説明する。  
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実際の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
【００１０】
本実施形態においては、表示装置の一例として、液晶表示装置を開示する。ただし、本実施形態は、他種の表示装置に対する、本実施形態にて開示される個々の技術的思想の適用を妨げるものではない。
【００１１】
図１は、本実施形態に係る表示装置１の構成の一例を示す平面図である。表示装置１は、第１基板ＳＵＢ１（アレイ基板）と、第１基板ＳＵＢ１に対向する第２基板ＳＵＢ２（対向基板）とを備えている。各基板ＳＵＢ１，ＳＵＢ２は、シール材ＳＬによって貼り合わされている。各基板ＳＵＢ１，ＳＵＢ２の間には、シール材ＳＬによって囲われた空間に液晶層ＬＣが封入されている。
【００１２】
表示装置１は、表示領域ＤＡと、表示領域ＤＡの外側の周辺領域ＳＡとを有している。第１基板ＳＵＢ１は、第２基板ＳＵＢ２と対向しない出力領域ＴＡを有している。出力領域ＴＡにはドライバＩＣ２が実装されている。周辺領域ＳＡは、第２基板ＳＵＢ２に形成された遮光層３と平面視において重畳している。
【００１３】
表示装置１は、第１走査ドライバＧＤ１と、第２走査ドライバＧＤ２と、映像ドライバＳＤとを備えている。各ドライバＧＤ１，ＧＤ２，ＳＤは、いずれも周辺領域ＳＡにおいて、例えば第１基板ＳＵＢ１に設けられている。図１において、第１走査ドライバＧＤ１は表示領域ＤＡの左側にあり、第２走査ドライバＧＤ２は表示領域ＤＡの右側にある。映像ドライバＳＤは、表示領域ＤＡと出力領域ＴＡの間にある。なお、表示装置１は、走査ドライバを１つのみ備えても良い。また、映像ドライバＳＤは、表示装置１の外部に設けられ、フレキシブル回路基板を介して表示装置１に接続されても良い。
【００１４】
表示装置１は、複数の走査信号線Ｇと、各走査信号線Ｇに交差する複数の映像信号線Ｓとを備えている。各走査信号線Ｇは、Ｘ方向に延びるとともに、Ｘ方向に交わるＹ方向に並んでいる。各映像信号線Ｓは、Ｙ方向に延びるとともに、Ｘ方向に並んでいる。Ｘ方向とＹ方向は、例えば垂直に交わる。例えば、各走査信号線Ｇのうち、図１の上端から奇数番目の走査信号線Ｇは第１走査ドライバＧＤ１に接続され、偶数番目の走査信号線Ｇは第２走査ドライバＧＤ２に接続されている。各映像信号線Ｓは、映像ドライバＳＤに接続されている。各走査ドライバＧＤ１，ＧＤ２は、対応する走査信号線Ｇに走査信号を供給する。映像ドライバＳＤは、各映像信号線Ｓに映像信号を供給する。
【００１５】
表示装置１は、周辺領域ＳＡに設けられた電圧供給配線４を備えている。本実施形態において、電圧供給配線４は、第１電源線４１と、第２電源線４２とを含む。図１の例において、各電源線４１，４２は、表示領域ＤＡを囲い、両端がドライバＩＣ２に接続されている。平面視において、第１電源線４１は第２電源線４２と表示領域ＤＡの間にある。他の例として、第２電源線４２が第１電源線４１と表示領域ＤＡの間にあっても良い。
【００１６】
本実施形態において、ドライバＩＣ２は、第１電源線４１に第１電圧Ｖ１を供給し、第２電源線４２に第１電圧Ｖ１とは異なる第２電圧Ｖ２を供給する。各電圧Ｖ１，Ｖ２を生成する電源回路は、表示装置１に設けられても良いし、表示装置の外部に設けられても良い。
【００１７】
例えば、第１電圧Ｖ１は第１極性の電圧ＶＧＬであり、第２電圧Ｖ２は第１極性と異なる第２極性の電圧ＶＧＨである。本実施形態では、第１極性が負であり、第２極性が正である場合を想定する。各走査ドライバＧＤ１，ＧＤ２は、これらの電圧Ｖ１，Ｖ２を選択的に走査信号線Ｇに供給する。
【００１８】
表示装置１は、各走査信号線Ｇ及び各映像信号線Ｓで区画された多数の画素領域ＰＸを有している。画素領域ＰＸは、赤、緑、青、或いは白などの特定の色を表示する副画素に相当する領域である。異なる色に対応する複数の副画素により、カラー表示が可能な１つの画素が構成される。
【００１９】
各画素領域ＰＸは、走査信号線Ｇ及び映像信号線Ｓに接続されたスイッチング素子ＳＷと、スイッチング素子ＳＷに接続された画素電極ＰＥとを備えている。第１電圧Ｖ１はスイッチング素子ＳＷのオフ電圧であり、第２電圧Ｖ２はスイッチング素子ＳＷのオン電圧である。すなわち、あるスイッチング素子ＳＷに対応する走査信号線Ｇに第２電圧Ｖ２が供給された際に、このスイッチング素子ＳＷがオンされる。このとき、当該スイッチング素子ＳＷに対応する映像信号線Ｓと画素電極ＰＥとが電気的に接続され、当該映像信号線Ｓの映像信号が当該画素電極ＰＥに供給される。映像信号が供給された画素電極ＰＥは、複数の画素領域ＰＸに亘って設けられた共通電極ＣＥとの間で、液晶層ＬＣに作用する電界を形成する。
【００２０】
図２は、第１走査ドライバＧＤ１の一構成例を概略的に示す図である。第２走査ドライバＧＤ２も、ここで説明する第１走査ドライバＧＤ１と同様の構成を採用することができる。
【００２１】
第１走査ドライバＧＤ１は、シフトレジスタ回路ＳＲと、複数のゲートスイッチ回路ＧＳＷとを備えている。各ゲートスイッチ回路ＧＳＷには、それぞれ走査信号線Ｇが接続されている。図２の例において、第１電源線４１及び第２電源線４２は、シフトレジスタ回路ＳＲとゲートスイッチ回路ＧＳＷの間に延在している。
【００２２】
シフトレジスタ回路ＳＲは、各ゲートスイッチ回路ＧＳＷに対して、シフトパルスを順次出力する。シフトパルスが入力されていないとき、ゲートスイッチ回路ＧＳＷは、第１電源線４１に供給される第１電圧Ｖ１を、対応する走査信号線Ｇに出力する。一方、シフトパルスが入力されているとき、ゲートスイッチ回路ＧＳＷは、第２電源線４２に供給される第２電圧Ｖ２を、対応する走査信号線Ｇに出力する。
【００２３】
以上のような構成の表示装置１において、液晶層ＬＣには、液晶層ＬＣに含まれる不純物に起因したイオンや、シール材ＳＬから溶出するイオンが混入し得る。このようなイオンは、表示装置１の駆動に伴い、シール材ＳＬで囲われた領域の角部に密集し易いことが知られている。密集したイオンの影響が表示領域ＤＡに及ぶと、液晶層ＬＣの実行電圧が低下し、表示領域ＤＡに表示される画像に黒ムラなどの影響が現れることがある。
【００２４】
本実施形態に係る表示装置１は、液晶層ＬＣ中のイオンに起因した表示品位の低下を抑制するための構成を備えている。以下、当該構成の一例について説明する。  
図３は、表示装置１の概略的な平面図である。ここでは、図１に示した要素の一部を省略している。表示領域ＤＡは、第１辺ＤＳ１と、第１辺ＤＳ１の反対側の第２辺ＤＳ２と、第３辺ＤＳ３と、第３辺ＤＳ３の反対側の第４辺ＤＳ４とを有している。第４辺ＤＳ４は、出力領域ＴＡ側の辺である。
【００２５】
周辺領域ＳＡは、第１辺ＤＳ１とシール材ＳＬの間の第１領域Ａ１と、第２辺ＤＳ２とシール材ＳＬの間の第２領域Ａ２と、第３辺ＤＳ３とシール材ＳＬの間の第３領域Ａ３と、第４辺ＤＳ４とシール材ＳＬの間の第４領域Ａ４とを有している。各領域Ａ１，Ａ２，Ａ４は、図１に示した第１走査ドライバＧＤ１、第２走査ドライバＧＤ２、映像ドライバＳＤがそれぞれ設けられる領域である。第１領域Ａ１と第２領域Ａ２は、表示領域ＤＡを挟んでいる。第３領域Ａ３と第４領域Ａ４は、第１領域Ａ１及び第２領域Ａ２が配列している方向（Ｘ方向）とは異なる方向（Ｙ方向）に配列し、表示領域ＤＡを挟んでいる。
【００２６】
表示装置１は、複数の第１電極Ｅ１と、複数の第２電極Ｅ２とを備えている。各第１電極Ｅ１及び各第２電極Ｅ２は、いずれも周辺領域ＳＡの各領域Ａ１〜Ａ３に設けられている。第４領域Ａ４は、映像ドライバＳＤを含む種々の配線及び回路が設けられるため、スペースが少ない。そこで、図３の例では第４領域Ａ４に各電極Ｅ１，Ｅ２が設けられていない。
【００２７】
ここで、各領域Ａ１〜Ａ３における電圧供給配線４（各電源線４１，４２）の延在方向を第１方向Ｄ１と呼ぶ。例えば、第１領域Ａ１及び第２領域Ａ２における第１方向Ｄ１は映像信号線Ｓの延在方向（Ｙ方向）と一致し、第３領域Ａ３における第１方向Ｄ１は走査信号線Ｇの延在方向（Ｘ方向）と一致する。
【００２８】
各領域Ａ１〜Ａ３において、各電極Ｅ１，Ｅ２は、第１方向Ｄ１において交互に配列されている。図３においては各電極Ｅ１，Ｅ２が直線状に並んでいるが、各電極Ｅ１，Ｅ２は第１方向Ｄ１と交差する方向にずれていても良い。
【００２９】
各第１電極Ｅ１は、第１電源線４１に接続されている。各第２電極Ｅ２は、第２電源線４２に接続されている。すなわち、第１電極Ｅ１には第１電圧Ｖ１が供給され、第２電極Ｅ２には第２電圧Ｖ２が供給される。
【００３０】
液晶層ＬＣ中には、プラスイオン（＋）と、マイナスイオン（−）とが混在している。プラスイオンは、負極性の第１電圧Ｖ１が印加された第１電極Ｅ１に引き寄せられる。マイナスイオンは、正極性の第２電圧Ｖ２が印加された第２電極Ｅ２に引き寄せられる。このように、周辺領域ＳＡに分散して設けられた各電極Ｅ１，Ｅ２でプラスイオン及びマイナスイオンをそれぞれトラップ（拘束）することにより、特定箇所におけるこれらイオンの密集を防ぐことができる。
【００３１】
続いて、表示装置１の断面構造につき、図４を用いて説明する。第１基板ＳＵＢ１は、第１絶縁基板１０と、第１絶縁層１１と、第２絶縁層１２と、第３絶縁層１３と、第４絶縁層１４と、第５絶縁層１５と、第１配向膜１６とを備えている。さらに、第１基板ＳＵＢ１は、表示領域ＤＡにおいて、走査信号線Ｇ、映像信号線Ｓ、スイッチング素子ＳＷ、画素電極ＰＥ、及び共通電極ＣＥを備え、周辺領域ＳＡにおいて、第１電源線４１、第２電源線４２、第１電極Ｅ１、及び第２電極Ｅ２を備えている。
【００３２】
第１絶縁基板１０の第２基板ＳＵＢ２側の面にスイッチング素子ＳＷの半導体層ＳＣが形成され、第１絶縁基板１０の当該面と半導体層ＳＣが第１絶縁層１１で覆われている。第１絶縁層１１の上に走査信号線Ｇ及び各電源線４１，４２が形成されている。第１絶縁層１１、走査信号線Ｇ及び各電源線４１，４２は、第２絶縁層１２で覆われている。第２絶縁層１２の上にスイッチング素子ＳＷの中継電極ＲＥと映像信号線Ｓが形成されている。映像信号線Ｓ及び中継電極ＲＥは、各絶縁層１１，１２に設けられたコンタクトホールを通じて半導体層ＳＣに接触している。
【００３３】
第２絶縁層１２、中継電極ＲＥ及び映像信号線Ｓは、第３絶縁層１３で覆われている。第３絶縁層１３は、有機材料で形成された第４絶縁層１４で覆われている。第４絶縁層１４の上に共通電極ＣＥが形成されている。第４絶縁層１４及び共通電極ＣＥは、第５絶縁層１５で覆われている。第５絶縁層１５の上に、画素電極ＰＥ、第１電極Ｅ１、及び第２電極Ｅ２が形成されている。画素電極ＰＥは、各絶縁層１３〜１５に設けられたコンタクトホールを通じて中継電極ＲＥに接触している。
【００３４】
第１電極Ｅ１は、各絶縁層１２〜１５に設けられた第１コンタクトホールＣＨ１を通じて第１電源線４１に接続されている。第２電極Ｅ２は、各絶縁層１２〜１５に設けられた第２コンタクトホールＣＨ２を通じて第２電源線４２に接続されている。第５絶縁層１５、画素電極ＰＥ、及び各電極Ｅ１，Ｅ２は、第１配向膜１６で覆われている。第１配向膜１６は、液晶層ＬＣと接している。
【００３５】
このように、各電極Ｅ１，Ｅ２は、各電源線４１，４２よりも液晶層ＬＣに近い位置に配置されている。これにより、各電極Ｅ１，Ｅ２の電界が液晶層ＬＣに作用し易くなり、液晶層ＬＣ中のイオンを良好にトラップできる。特に図４の例では、各電極Ｅ１，Ｅ２が各絶縁層１１〜１５の中で最も厚い第４絶縁層１４よりも液晶層ＬＣに近い位置にある。したがって、各電極Ｅ１，Ｅ２によりイオンをトラップする能力が一層向上する。
【００３６】
第２基板ＳＵＢ２は、第２絶縁基板２０と、カラーフィルタ層２１と、オーバーコート層２２と、第２配向膜２３と、上述の遮光層３とを備えている。第２絶縁基板２０の第１基板ＳＵＢ２側の面に遮光層３が形成され、第２絶縁基板２０の当該面と遮光層３がカラーフィルタ層２１で覆われている。カラーフィルタ層２１は、オーバーコート層２２で覆われている。オーバーコート層２２は、第２配向膜２３で覆われている。第２配向膜２３は、液晶層ＬＣに接している。
【００３７】
遮光層３は、周辺領域ＳＡだけでなく、表示領域ＤＡにも設けられている。表示領域ＤＡに設けられた遮光層３は、スイッチング素子ＳＷ、走査信号線Ｇ、及び映像信号線Ｓと対向している。一般的に、表示領域ＤＡ内に設けられた遮光層３は、マトリクス状に形成されている。
【００３８】
画素電極ＰＥ、共通電極ＣＥ、及び各電極Ｅ１，Ｅ２は、例えばインジウム・ティン・オキサイド（ＩＴＯ）などの透明導電材料で形成されている。走査信号線Ｇ、映像信号線Ｓ、中継電極ＲＥ、及び各電源線４１，４２は、例えば金属材料で形成されている。
【００３９】
図４の例においては、各電源線４１，４２と走査信号線Ｇが同層に形成されている。しかしながら、各電源線４１，４２は、例えば映像信号線Ｓと同層など、走査信号線Ｇとは異なる層に形成されても良い。さらに、各電源線４１，４２は、互いに異なる層に形成されても良い。
【００４０】
図４の例においては、各電極Ｅ１，Ｅ２が画素電極ＰＥと同層に形成され、第１配向膜１６で覆われている。しかしながら、各電極Ｅ１，Ｅ２は、第１配向膜１６で覆われずに、液晶層ＬＣに露出していても良い。また、各電極Ｅ１，Ｅ２は、共通電極ＣＥと同層など、画素電極ＰＥとは異なる層に形成されても良い。さらに、各電極Ｅ１，Ｅ２は、互いに異なる層に形成されても良い。
【００４１】
各電極Ｅ１，Ｅ２は、金属材料で形成することもできる。例えば、金属材料の各電極Ｅ１，Ｅ２は、第４絶縁層１４の上に形成することができる。このように各電極Ｅ１，Ｅ２を形成するプロセスにおいて、同じ金属材料により共通電極ＣＥの上に映像信号線Ｓと対向する金属配線を形成しても良い。この金属配線を設けることで、共通電極ＣＥの抵抗を下げることができる。
【００４２】
続いて、各電極Ｅ１，Ｅ２及び各電源線４１，４２の平面的な配置及び形状の実施例につき、図５乃至図７を参照して説明する。各図においては、第１領域Ａ１に配置される各電極Ｅ１，Ｅ２及び各電源線４１，４２と、表示領域ＤＡとを概略的に示している。第２領域Ａ２及び第３領域Ａ３についても同様の態様を採用し得るため、説明を省略する。また、各図においては、第１方向Ｄ１と直交する方向を第２方向Ｄ２と定義する。例えば、第２方向Ｄ２は、図３に示した第１領域Ａ１及び第２領域Ａ２においては走査信号線Ｇの延在方向（Ｘ方向）と一致し、第３領域Ａ３においては映像信号線Ｓの延在方向（Ｙ方向）と一致する。
【００４３】
［第１実施例］  
図５は、第１実施例を示す図である。この図の例において、第１電極Ｅ１は、第１主部１０１と、第１接続部１０２とを有している。また、第２電極Ｅ２は、第２主部２０１と、第２接続部２０２とを有している。第１主部１０１と第１接続部１０２は、Ｌ字型に接続されている。第１主部１０１と第１接続部１０２は、例えばＴ字型など他の態様で接続されても良い。同じく、第２主部２０１と第２接続部２０２はＬ字型に接続されているが、Ｔ字型など他の態様で接続されても良い。
【００４４】
第１主部１０１及び第２主部２０１は、第１電源線４１と表示領域ＤＡの間に位置し、第１方向Ｄ１に長尺な形状を有している。第１接続部１０２は、第１主部１０１から第１電源線４１と重畳する位置まで第２方向Ｄ２に延び、第１コンタクトホールＣＨ１を通じて第１電源線４１に接続されている。第２接続部２０２は、第２主部２０１から第２電源線４２と重畳する位置まで第２方向Ｄ２に延び、第２コンタクトホールＣＨ２を通じて第２電源線４２に接続されている。
【００４５】
第１主部１０１及び第２主部２０１は、第１方向Ｄ１において、交互かつ直線状に並んでいる。第１主部１０１及び第２主部２０１の第１方向Ｄ１における長さと第２方向Ｄ２における幅は、例えば同じである。但し、これら長さ及び幅は異なっていても良い。また、一般的に液晶表示装置の不純物イオンはプラスイオンが多い。よって、第１方向Ｄ１における第１主部１０１の長さを、第１方向Ｄ１における第２主部２０１の長さよりも長くしても良い。他の実施形態でも同様である。第１電源線４１が第２電源線４２と表示領域ＤＡの間に配置されているために、第１接続部１０２の第２方向Ｄ２における長さは、第２接続部２０２の第２方向Ｄ２における長さよりも小さい。本実施例において、各電極Ｅ１，Ｅ２の第２方向Ｄ２における全体的な幅は、各電源線４１，４２の第２方向Ｄ２における幅よりも大きい。
【００４６】
交互に並ぶ各電極Ｅ１，Ｅ２によって構成される電極列は、幅Ｗ１を有している。図５において、この幅Ｗ１は、各電極Ｅ１，Ｅ２の表示領域ＤＡ側の端部から、第２電極Ｅ２の表示領域ＤＡ側とは反対側の端部までの、第２方向Ｄ２における距離に相当する。
【００４７】
第１実施例においては、各電極Ｅ１，Ｅ２が各電源線４１，４２よりも表示領域ＤＡに近い位置にある。この場合、表示領域ＤＡの液晶層ＬＣ中のイオンが、各電源線４１，４２により発生する電界の影響を受けることなく、各電極Ｅ１，Ｅ２に引き寄せられる。したがって、各電極Ｅ１，Ｅ２によるトラップ能力を高めることができる。
【００４８】
［第２実施例］  
図６は、第２実施例を示す図である。第２実施例は、平面視において、第１主部１０１及び第２主部２０１が各電源線４１，４２の間に配置されている点で、第１実施例と相違する。
【００４９】
図６では、第１接続部１０２の第２方向Ｄ２における長さと、第２接続部２０２の第２方向Ｄ２における長さとが同じである。但し、これらの長さは異なっていても良い。交互に並ぶ各電極Ｅ１，Ｅ２によって構成される電極列は、幅Ｗ２を有している。図６において、この幅Ｗ２は、第１電極Ｅ１の表示領域ＤＡ側の端部から、第２電極Ｅ２の表示領域ＤＡ側とは反対側の端部までの、第２方向Ｄ２における距離に相当する。  
第２実施例においては、各電源線４１，４２の間に各電極Ｅ１，Ｅ２が配置されている。したがって、電極列の幅Ｗ２を各電源線４１，４２の幅以内に抑えることができる。仮に、第１実施例と第２実施例とで各電源線４１，４２の間隔が同じである場合、幅Ｗ２は幅Ｗ１よりも小さくなる。
【００５０】
［第３実施例］  
図７は、第３実施例を示す図である。第３実施例は、第１電極Ｅ１が第１電源線４１の直上に配置され、第２電極Ｅ２が第２電源線４２の直上に配置されている点で、第１及び第２実施例と相違する。
【００５１】
各電極Ｅ１，Ｅ２は、第１方向Ｄ１に長尺な形状を有している。図７では、各電極Ｅ１，Ｅ２の第１方向Ｄ１における長さと第２方向Ｄ２における幅が同じである。但し、これら長さ及び幅は異なっていても良い。図７において、各電極Ｅ１，Ｅ２の第２方向Ｄ２における幅は、各電源線４１，４２の第２方向Ｄ２における幅よりも小さい。但し、各電極Ｅ１，Ｅ２の幅は、各電源線４１，４２の幅より大きくても良いし、各電源線４１，４２の幅と同じでも良い。
【００５２】
各電極Ｅ１，Ｅ２は、他の実施例と同じく第１方向Ｄ１において交互に並んでいる。但し、第３実施例では、各第１電極Ｅ１と各第２電極Ｅ２が、第２方向Ｄ２にずれている。交互に並ぶ各電極Ｅ１，Ｅ２によって構成される電極列は、幅Ｗ３を有している。図７において、この幅Ｗ３は、第１電極Ｅ１の表示領域ＤＡ側の端部から、第２電極Ｅ２の表示領域ＤＡ側とは反対側の端部までの、第２方向Ｄ２における距離に相当する。
【００５３】
第３実施例においては、各電極Ｅ１，Ｅ２が各電源線４１，４２の直上に配置されている。したがって、各電極Ｅ１，Ｅ２の幅を小さくできる。このような電極Ｅ１，Ｅ２は、配置スペースに余裕が無い場合に有利である。
【００５４】
以上の第１乃至第３実施例に係る構成の他にも、各電極Ｅ１，Ｅ２は種々の態様に変形できる。第１乃至第３実施例のいずれにおいても、各電極Ｅ１，Ｅ２は、第１方向Ｄ１において交互に配列されている。このような構成であれば、液晶層ＬＣ中のプラスイオンを正極性の第２電極Ｅ２に妨害されることなく負極性の第１電極Ｅ１に引き寄せることができる。同じく、液晶層ＬＣ中のマイナスイオンを負極性の第１電極Ｅ１に妨害されることなく正極性の第２電極Ｅ２に引き寄せることができる。
【００５５】
このように、周辺領域ＳＡに配置された各電極Ｅ１，Ｅ２によりプラスイオン及びマイナスイオンの双方を分散してトラップすることで、これらイオンの密集領域が生じ難くなる。したがって、密集したイオンに起因した黒ムラ等を抑制し、表示品位を高めることができる。
【００５６】
また、本実施形態では、各電極Ｅ１，Ｅ２に電圧を供給する電圧供給配線４として、各走査ドライバＧＤ１，ＧＤ２に電圧を供給する第１電源線４１及び第２電源線４２を利用している。そのため、各電極Ｅ１，Ｅ２に電圧を供給するための配線を別途に設ける必要がない。これにより、周辺領域ＳＡを省スペース化できる。
【００５７】
なお、本実施形態では第４領域Ａ４に各電極Ｅ１，Ｅ２が配置されない例を示した。しかしながら、第４領域Ａ４に各電極Ｅ１，Ｅ２を配置しても良い。
【００５８】
各領域Ａ１〜Ａ４において、各電極Ｅ１，Ｅ２の形状や配置態様を異ならせても良い。この場合において、例えば、第１領域Ａ１又は第２領域Ａ２における電極列の第１幅と、第３領域Ａ３又は第４領域Ａ４における電極列の第２幅とを異ならせても良い。
【００５９】
具体例として、各走査ドライバＧＤ１，ＧＤ２が配置されるためにスペースに余裕が無い各領域Ａ１，Ａ２に対しては第３実施例を適用し、スペースに余裕がある第３領域Ａ３に対しては第１実施例又は第２実施例を適用しても良い。この場合、各領域Ａ１，Ａ２の電極列の第１幅は上述の幅Ｗ３となり、第３領域Ａ３の電極列の第２幅は上述の幅Ｗ１又は幅Ｗ２となる。
【００６０】
第４領域Ａ４にも各電極Ｅ１，Ｅ２を配置する場合、この領域には映像ドライバＳＤが配置されることを考慮して、各領域Ａ１，Ａ２と同じく第３実施例を適用しても良い。或いは、第４領域Ａ４に十分なスペースが確保できるならば、第４領域Ａ４に対して第３領域Ａ３と同じく第１又は第２実施例を適用しても良い。
【００６１】
その他にも、各領域Ａ１〜Ａ４に配置する各電極Ｅ１，Ｅ２の形状及び配置態様は、各領域Ａ１〜Ａ４のスペースや層構造を考慮して、種々の態様を採用することができる。また、１つの領域において、異なる形状及び態様で各電極Ｅ１，Ｅ２が配置されても良い。
【００６２】
本実施形態では、各電極Ｅ１，Ｅ２が１つずつ交互に配列される例を示した。しかしながら、複数の第１電極Ｅ１と、複数の第２電極Ｅ２とが交互に配列されも良い。また、一般的に液晶表示装置はプラスイオンが不純物として出やすいため、第１電極Ｅ１の数を第２電極Ｅ２の数よりも多くしても良い。  
その他、本実施形態は種々の態様に変形することができる。
【００６３】
（第２実施形態）  
第２実施形態について説明する。第１実施形態と同一の要素には同一の符号を付し、重複する説明を省略する。  
図８は、第２実施形態に係る表示装置１の概略的な平面図である。この図の例では、各領域Ａ１〜Ａ３において、第１電極Ｅ１と第２電極Ｅ２の間に第３電極Ｅ３が配置されている。各電極Ｅ１〜Ｅ３は、第１方向Ｄ１において交互に配列されている。図８においては各電極Ｅ１〜Ｅ３が直線状に並んでいるが、各電極Ｅ１〜Ｅ３は第１方向Ｄ１と交差する方向にずれていても良い。
【００６４】
電圧供給配線４は、第３電源線４３をさらに備えている。第３電源線４３は、各電源線４１，４２とともに表示領域ＤＡを囲い、両端が上述のドライバＩＣ２に接続されている。図８の例において、第３電源線４３は、第１電源線４１と第２電源線４２の間にある。但し、第３電源線４３は、第１電源線４１と表示領域ＤＡの間にあっても良いし、第２電源線４２とシール材ＳＬの間にあっても良い。
【００６５】
第３電源線４３には、第３電圧Ｖ３が供給される。第３電圧Ｖ３は、第１電圧Ｖ１と第２電圧Ｖ２の中間の電圧である。例えば第３電圧Ｖ３は、共通電極ＣＥに供給される共通電圧ＶＣＯＭである。但し、第３電圧Ｖ３は、グラウンド電位など他の電圧であっても良い。第３電極Ｅ３は、第３電源線４３に接続されている。したがって、第３電極Ｅ３には第３電圧Ｖ３が印加される。
【００６６】
第３電源線４３は、各電源線４１，４２と同じく、図４に示した第１絶縁層１１の上に金属材料で形成することができる。また、第３電極Ｅ３は、各電極Ｅ１，Ｅ２と同じく、図４に示した第５絶縁層１５の上に形成し、第３コンタクトホール（後述のＣＨ３）を通じて第３電源線４３に接続することができる。但し、第３電源線４３は、各電源線４１，４２とは異なる層に形成されても良い。また、第３電極Ｅ３は、例えば図４に示した第４絶縁層１４の上など、各電極Ｅ１，Ｅ２とは異なる層に形成されても良い。
【００６７】
続いて、第３電極Ｅ３の作用について説明する。仮に第３電極Ｅ３を設けない場合、極性の異なる電圧が供給された各電極Ｅ１，Ｅ２の間に強い電界が生じ、各電極Ｅ１，Ｅ２から液晶層ＬＣに印加される電界が弱まる可能性がある。この場合、各電極Ｅ１，Ｅ２によりイオンをトラップする能力が低下し得る。
【００６８】
一方で、第３電極Ｅ３を設けた場合には、各電極Ｅ１，Ｅ３の間の電界、及び、各電極Ｅ２，Ｅ３の間の電界がそれぞれ生じる。第１電圧Ｖ１と第３電圧Ｖ３の電位差、及び、第２電圧Ｖ２と第３電圧Ｖ３の電位差は、いずれも第１電圧Ｖ１と第２電圧Ｖ２の電位差よりも小さい。したがって、各電極Ｅ１，Ｅ３の間の電界、及び、各電極Ｅ２，Ｅ３の間の電界は、いずれも、第３電極Ｅ３を設けない場合の各電極Ｅ１，Ｅ２の間の電界よりも弱くなる。これにより、各電極Ｅ１，Ｅ２が液晶層ＬＣに印加する電界を強く保つことができる。
【００６９】
以上のような第３電極Ｅ３の効果をシミュレーションにより実証した結果を図９に示す。この図の上段に示すシミュレーションモデルＭは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、液晶層ＬＣとを含む。さらに、第１基板ＳＵＢ１は、各電極Ｅ１〜Ｅ３と、これらの下方の各電源線４１〜４３と、各電極Ｅ１〜Ｅ３と同層に配置された一対のダミー電極ＤＥとを含む。ダミー電極ＤＥは、シミュレーションにおいて各電極Ｅ１，Ｅ２の電界を収束させるために配置している。第１電極Ｅ１及び第１電源線４１の電圧は第１電圧Ｖ１であり、第２電極Ｅ２及び第２電源線４２の電圧は第２電圧Ｖ２であり、第３電極Ｅ３及び第３電源線４３の電圧は第３電圧Ｖ３である。また、ダミー電極ＤＥの電圧は、グラウンド電位である。
【００７０】
図９の中段に示すグラフにおける実線曲線は、シミュレーションモデルＭにおいて生じる電界の強度［Ｖ／μｍ］を示す。破線曲線は、シミュレーションモデルＭにおいて第３電極Ｅ３及び第３電源線４３を無くした場合に生じる電界の強度［Ｖ／μｍ］を示す。
【００７１】
図９中の下段に示すグラフは、第３電極Ｅ３を設ける場合の電界強度の、第３電極Ｅ３を設けない場合の電界強度に対する変化率を示す。具体的には、下段のグラフは、中段のグラフにおける各位置において、実線曲線の値を破線曲線の値で除した値に相当する。このグラフから分かるように、第３電極Ｅ３を設ける場合には、各電極Ｅ１，Ｅ２の近傍での電界強度が向上する。これにより、液晶層ＬＣ中のイオンをトラップする能力を高めることができる。
【００７２】
続いて、各電極Ｅ１〜Ｅ３及び各電源線４１〜４３の平面的な配置及び形状の実施例につき、図１０及び図１１を参照して説明する。  
［第４実施例］  
図１０は、第４実施例を示す図である。上述の第１実施例と同じく、第１電極Ｅ１は第１主部１０１と第１接続部１０２を有し、第２電極Ｅ２は第２主部２０１と第２接続部２０２を有している。さらに、第３電極Ｅ３は、第３主部３０１と、第３接続部３０２とを有している。第３主部３０１と第３接続部３０２は、Ｌ字型に接続されている。第３主部３０１と第３接続部３０２は、例えばＴ字型など他の態様で接続されても良い。
【００７３】
第３電源線４３は、各電源線４１，４２の間に位置している。第３接続部３０３は、第３電源線４３の上方に延び、第３コンタクトホールＣＨ３を通じて第３電源線４３に接続されている。
【００７４】
各主部１０１，２０１，３０１は、第１電源線４１と表示領域ＤＡの間に位置し、第１方向Ｄ１に長尺な形状を有している。各主部１０１，２０１，３０１は、第１方向Ｄ１において、交互かつ直線状に並んでいる。例えば、第３電極Ｅ３の第１方向Ｄ１における長さは、各電極Ｅ１，Ｅ２の第１方向Ｄ１における長さよりも小さい。但し、第３電極Ｅ３の長さは、各電極Ｅ１，Ｅ２の長さと同じでも良いし、大きくても良い。
【００７５】
第３電源線４３が各電源線４１，４２の間に配置されているために、第３接続部３０２の第２方向Ｄ２における長さは、第１接続部１０２の第２方向Ｄ２における長さよりも大きく、且つ、第２接続部２０２の第２方向Ｄ２における長さよりも小さい。
【００７６】
［第５実施例］  
図１１は、第５実施例を示す図である。上述の第３実施例と同じく、第１電極Ｅ１が第１電源線４１の直上に配置され、第２電極Ｅ２が第２電源線４２の直上に配置されている。さらに、第３電極Ｅ３が第３電源線４３の直上に配置されている。各電極Ｅ１〜Ｅ３は、第４実施例と同じく第１方向Ｄ１において交互に並んでいる。但し、第５実施例では、各電極Ｅ１〜Ｅ３が第２方向Ｄ２にずれている。
【００７７】
図１１において、各電極Ｅ１〜Ｅ３の第２方向Ｄ２における幅は、各電源線４１〜４３の第２方向Ｄ２における幅よりも小さい。但し、各電極Ｅ１〜Ｅ２の幅は、各電源線４１〜４３の幅より大きくても良いし、各電源線４１〜４３の幅と同じでも良い。
【００７８】
以上の第４及び第５実施例に係る構成の他にも、各電極Ｅ１〜Ｅ３は種々の態様に変形できる。各電極Ｅ１，Ｅ２の間に第３電極Ｅ３が配置されない箇所があっても良い。また、各領域Ａ１〜Ａ４のいずれかに、第４実施例に係る構成を適用し、残りに第５実施例に係る構成を適用しても良い。また、各領域Ａ１〜Ａ４には、第１乃至第５実施例から適宜に選択した態様を適用しても良い。
【００７９】
以上の本実施形態によれば、第３電極Ｅ３を配置しているので、各電極Ｅ１，Ｅ２によりイオンをトラップする能力を向上させることができる。したがって、表示装置１の表示品位を一層向上させることが可能となる。  
その他、本実施形態からは、第１実施形態と同様の効果を得ることができる。
【００８０】
（第３実施形態）  
第３実施形態について説明する。上述の各実施形態と同一の要素には同一の符号を付し、重複する説明を省略する。  
図１２は、第３実施形態の概要を説明するための図である。本実施形態では、電圧供給配線４に入力電圧ＶＩＮが供給される。電圧供給配線４は、複数の電源線で構成されても良い。入力電圧ＶＩＮは、例えばグラウンド電位ＶＧＮＤを中心として正極性側と負極性側に変化する交流電圧である。第１電極Ｅ１は、第１整流素子５１を介して電圧供給配線４に接続されている。第２電極Ｅ２は、第２整流素子５２を介して電圧供給配線４に接続されている。
【００８１】
各整流素子５１，５２としては、例えばダイオードを用いることができる。この場合、第１整流素子５１のカソードを電圧供給配線４に接続し、アノードを第１電極Ｅ１に接続する。これにより、第１電極Ｅ１の第１電圧Ｖ１は半波整流され、図中の（ａ１）に示すように負極性の交流電圧となる。また、第２整流素子５２のアノードを電圧供給配線４に接続し、カソードを第２電極Ｅ２に接続する。これにより。第２電極Ｅ２の第２電圧Ｖ２は半波整流され、図中の（ｂ１）に示すように正極性の交流電圧となる。
【００８２】
各整流素子５１，５２として、ブリッジ整流回路を用いても良い。この場合においては、図中の（ａ２）及び（ｂ２）に示すように、全波整流された直流かつ負極性の第１電圧Ｖ１と、直流かつ正極性の第２電圧Ｖ２とを得ることができる。
【００８３】
本実施形態では、電圧供給配線４として、映像信号線Ｓを利用する。フレームごとに画素領域ＰＸの駆動電圧の極性を反転させるフレーム反転駆動や、走査信号線Ｇや映像信号線Ｓが延在する方向に並ぶ画素領域ＰＸのラインごとに駆動電圧の極性を反転させるライン反転駆動。カラム反転駆動を行うに際して、映像信号線Ｓには交流の映像信号が印加される。この映像信号が上述の入力電圧ＶＩＮに相当する。
【００８４】
さらに、本実施形態では、各電極Ｅ１，Ｅ２として、ダミー画素領域（ダミー画素）内に配置された画素電極を利用する。ダミー画素領域は、表示に寄与しない画素領域であって、表示領域ＤＡの画素領域ＰＸに隣接して設けられる。一般的に、最も外側の画素領域ＰＸは、周辺回路や配線からの電磁気的な影響を受ける可能性がある。これに対し、ダミー画素領域を設ければ、最も外側の画素領域ＰＸに対する電磁気的影響を抑制することができる。また、ダミー画素領域は、画素領域ＰＸを静電破壊から保護する役割も担う。
【００８５】
図１３は、画素領域ＰＸ及びダミー画素領域ＤＰＸの概略的な構成を示す平面図である。例えば、ダミー画素領域ＤＰＸは、周辺領域ＳＡにおいて、表示領域ＤＡを囲うように配置されている。
【００８６】
ダミー画素領域ＤＰＸは、画素領域ＰＸと同じく、画素電極ＰＥと、スイッチング素子ＳＷとを備えている。スイッチング素子ＳＷの半導体層ＳＣは、映像信号線Ｓと中継電極ＲＥに接続されている。中継電極ＲＥは、画素電極ＰＥに接続されている。図１３の例においては、画素領域ＰＸの画素電極ＰＥがスリットＳＬＴを有しているが、ダミー画素領域ＤＰＸの画素電極ＰＥはスリットＳＬＴを有していない。
【００８７】
表示領域ＤＡにおいて、遮光層３は、スイッチング素子ＳＷ、走査信号線Ｇ、及び映像信号線Ｓと重畳している。さらに、遮光層３は、画素領域ＰＸにおいて、開口部ＡＰを有している。周辺領域ＳＡにおいて、遮光層３は、開口部ＡＰを有していない。すなわち、ダミー画素領域ＤＰＸは、遮光層３と完全に重畳している。
【００８８】
続いて、ダミー画素領域ＤＰＸを利用して液晶層ＬＣ中のイオンをトラップする構成の実施例につき、図１４乃至図１８を参照して説明する。  
［第６実施例］  
図１４は、第６実施例を示す図である。ここでは、周辺領域ＳＡ（第１領域Ａ１）と表示領域ＤＡの境界付近に配列された画素領域ＰＸ及びダミー画素領域ＤＰＸの等価回路を示している。本実施例では、図１４において最も左に配置された映像信号線Ｓが電圧供給配線４として機能する。すなわち、第１方向Ｄ１は、この映像信号線Ｓの延在方向（Ｙ方向）となる。
【００８９】
電圧供給配線４に接続されたダミー画素領域ＤＰＸは、第１ダミー画素領域ＤＰＸ１（第１画素領域）と、第２ダミー画素領域ＤＰＸ２（第２画素領域）とを含む。各ダミー画素領域ＤＰＸ１，ＤＰＸ２は、第１方向Ｄ１において交互に並んでいる。各ダミー画素領域ＤＰＸ１，ＤＰＸ２は、スイッチング素子ＳＷを備えない点で、他のダミー画素領域ＤＰＸ及び画素領域ＰＸ（第３画素領域）と相違する。
【００９０】
第１ダミー画素領域ＤＰＸ１は、第１整流素子５１を備えている。第２ダミー画素領域ＤＰＸ２は、第２整流素子５２を備えている。本実施例において、第１整流素子５１は、アノードが画素電極ＰＥに接続され、カソードが電圧供給配線４に接続されたダイオードである。また、第２整流素子５２は、アノードが電圧供給配線４に接続され、カソードが画素電極ＰＥに接続されたダイオードである。
【００９１】
ダミー画素領域ＤＰＸに対応する映像信号線Ｓ（電圧供給配線４を含む）には、例えば画素領域ＰＸに対応する映像信号線Ｓに供給される映像信号と同様の交流電圧が供給される。但し、電圧供給配線４に供給される交流電圧は、映像信号とは異なる振幅及び周波数の信号であっても良い。例えば、電圧供給配線４に供給される交流電圧の振幅を、映像信号より大きくすることで、後述のイオンをトラップする能力を向上できる。
【００９２】
第１整流素子５１は、電圧供給配線４に供給される交流電圧を負極性の第１電圧Ｖ１に変換し、第１ダミー画素領域ＤＰＸ１の画素電極ＰＥに供給する。第１電圧Ｖ１が供給された当該画素電極ＰＥの電界により、液晶層ＬＣ中のプラスイオンがトラップされる。すなわち、第１ダミー画素領域ＤＰＸ１の画素電極ＰＥは、第１電極Ｅ１として機能する。
【００９３】
第２整流素子５２は、電圧供給配線４に供給される交流電圧を正極性の第２電圧Ｖ２に変換し、第２ダミー画素領域ＤＰＸ２の画素電極ＰＥに供給する。第２電圧Ｖ２が供給された当該画素電極ＰＥの電界により、液晶層ＬＣ中のマイナスイオンがトラップされる。すなわち、第２ダミー画素領域ＤＰＸ２の画素電極ＰＥは、第２電極Ｅ２として機能する。これら電極Ｅ１，Ｅ２は、各ダミー画素領域ＤＰＸ１，ＤＰＸ２と同じく、第１方向Ｄ１において交互に配列されている。
【００９４】
図１４の例では、各ダミー画素領域ＤＰＸ１，ＤＰＸ２と画素領域ＰＸとの間に、通常のダミー画素領域ＤＰＸが介在している。但し、各ダミー画素領域ＤＰＸ１，ＤＰＸ２と画素領域ＰＸとの間に通常のダミー画素領域ＤＰＸが無くても良い。
【００９５】
［第７実施例］  
図１５は、第７実施例を示す図である。本実施例では、図中の左から２番目の映像信号線Ｓを第１電源線４１として利用し、左端の映像信号線Ｓを第２電源線４２として利用する。第１電源線４１には第１ダミー画素領域ＤＰＸ１の第１整流素子５１が接続され、第２電源線４２には第２ダミー画素領域ＤＰＸ２の第２整流素子５２が接続されている。
【００９６】
各ダミー画素領域ＤＰＸ１，ＤＰＸ２は、第１方向Ｄ１において交互に配列されている。さらに、各ダミー画素領域ＤＰＸ１，ＤＰＸ２は、第２方向Ｄ２においてずれている。したがって、各電極Ｅ１，Ｅ２も第１方向Ｄ１において交互に配列されるとともに第２方向Ｄ２にずれている。
【００９７】
［第８実施例］  
図１６は、第８実施例を示す図である。ここでは、第３領域Ａ３と表示領域ＤＡの境界近傍に配列された画素領域ＰＸ及びダミー画素領域ＤＰＸの等価回路を示している。本実施例では、複数の映像信号線Ｓがそれぞれ第１電源線４１として機能し、これら第１電源線４１の間にある複数の映像信号線Ｓが第２電源線４２として機能する。
【００９８】
周辺領域ＳＡにおいて、各第１電源線４１には第１ダミー画素領域ＤＰＸ１の第１整流素子５１が接続され、各第２電源線４２には第２ダミー画素領域ＤＰＸ２の第２整流素子５２が接続されている。各ダミー画素領域ＤＰＸ１，ＤＰＸ２は、走査信号線Ｇの延在方向（Ｘ方向，第２方向Ｄ２）において交互に配列されている。したがって、各電極Ｅ１，Ｅ２も走査信号線Ｇの延在方向において交互に配列されている。
【００９９】
図１６の例では、各ダミー画素領域ＤＰＸ１，ＤＰＸ２と画素領域ＰＸの間に通常のダミー画素領域ＤＰＸが介在していない。但し、第６及び第７実施例と同様に、各ダミー画素領域ＤＰＸ１，ＤＰＸ２と画素領域ＰＸの間に通常のダミー画素領域ＤＰＸが介在しても良い。
【０１００】
［第９実施例］  
図１７は、第９実施例を示す図である。この実施例は、各ダミー画素領域ＤＰＸ１，ＤＰＸ２が映像信号線Ｓの延在方向（Ｙ方向，第１方向Ｄ１）にずれている点で、第８実施例と相違する。各電極Ｅ１，Ｅ２も映像信号線Ｓの延在方向にずれている。
【０１０１】
ここで、第６乃至第９実施例における各整流素子５１，５２に適用可能な構成について説明する。図１８は、ダイオードである第２整流素子５２の構成例を示す断面図である。この図に示す第２整流素子５２は、半導体層５２０を備えている。半導体層５２０は、第１絶縁基板１０の上に形成され、第１絶縁層１１で覆われている。
【０１０２】
半導体層５２０は、第１不純物領域５２１と、第１不純物領域５２１を囲う第２不純物領域５２２とを含む。第１不純物領域５２１は、ｐ型の不純物イオンがドープされている。第２不純物領域５２２は、ｎ型の不純物イオンがドープされている。ｐ型の不純物イオンとしては、例えばボロン（Ｂ）イオンを用いることができる。ｎ型の不純物イオンとしては、例えばリン（Ｐ）イオンを用いることができる。
【０１０３】
第１不純物領域５２１には、各絶縁層１１，１２に設けられたコンタクトホールを通じて、映像信号線Ｓが接続されている。第２不純物領域５２２には、各絶縁層１１，１２に設けられたコンタクトホールを通じて、中継電極５３０が接続されている。中継電極５３０には、各絶縁層１３〜１５に設けられたコンタクトホールを通じて、第２ダミー画素領域ＤＰＸ２の画素電極ＰＥが接続されている。
【０１０４】
このような構成においては、映像信号線Ｓの電圧が正極性のときに中継電極５３０を介して画素電極ＰＥに正極性の電圧が供給され、映像信号線Ｓの電圧が負極性のときには画素電極ＰＥに電圧が供給されない。
【０１０５】
ダイオードである第１整流素子５１についても、図１８に示した第２整流素子５２と同様の構成を採用できる。この場合には、第１不純物領域５２１にｎ型の不純物イオンをドープし、第２不純物領域５２２にｐ型の不純物イオンをドープすればよい。このような構成においては、映像信号線Ｓの電圧が負極性のときに中継電極５３０を介して画素電極ＰＥに負極性の電圧が供給され、映像信号線Ｓの電圧が正極性のときには画素電極ＰＥに電圧が供給されない。
【０１０６】
第６及び第７実施例においては、第１領域Ａ１に関する構成を開示したが、第２領域Ａ２にも同様の構成を適用できる。第８及び第９実施例においては、第３領域Ａ３に関する構成を開示したが、第４領域Ａ４にも同様の構成を適用できる。
【０１０７】
以上説明した本実施形態では、ダミー画素領域ＤＰＸの画素電極ＰＥを各電極Ｅ１，Ｅ２として利用する。したがって、周辺領域ＳＡに各電極Ｅ１，Ｅ２を別途に設ける必要がなく、周辺領域ＳＡを省スペース化できる。
【０１０８】
さらに、本実施形態では、映像信号線Ｓを電圧供給配線４（各電源線４１，４２）として利用する。そのため、各電極Ｅ１，Ｅ２に電圧を供給するための配線を別途に設ける必要がなく、周辺領域ＳＡをより省スペース化できる。
【０１０９】
その他、本実施形態からは上述の各実施形態と同様の効果を得ることができる。
【０１１０】
なお、第６乃至第９実施例においては、各ダミー画素領域ＤＰＸ１，ＤＰＸ２が１つずつ交互に配列されているが、この態様に限られない。例えば、複数の第１ダミー画素領域ＤＰＸ１と、複数の第２ダミー画素領域ＤＰＸ２とが交互に配列されても良い。また、各ダミー画素領域ＤＰＸ１，ＤＰＸ２の間に、通常のダミー画素領域ＤＰＸが配置されても良い。
【０１１１】
（第４実施形態）  
第４実施形態について説明する。上述の各実施形態と同一の要素には同一の符号を付し、重複する説明を省略する。
【０１１２】
本実施形態においては、各電極Ｅ１，Ｅ２を走査信号線Ｇに接続する。図１９及び図２０は、第４実施形態の概要を説明するための図である。図１９は第１領域Ａ１に適用可能な構成例を示し、図２０は第３領域Ａ３に適用可能な構成例を示す。
【０１１３】
図１９に示すように、第１領域Ａ１においては、ある走査信号線Ｇに第１電極Ｅ１が接続され、他の走査信号線Ｇに整流素子５０を介して第２電極Ｅ２が接続されている。各電極Ｅ１，Ｅ２は、第１方向Ｄ１において交互に配列されている。上述の通り、電圧供給配線４を構成する各電源線４１，４２には、第１電圧Ｖ１及び第２電圧Ｖ２がそれぞれ供給される。第１走査ドライバＧＤ１は、走査信号線Ｇに対して、第１電圧Ｖ１及び第２電圧Ｖ２を選択的に供給する。
【０１１４】
第１電極Ｅ１には、走査信号線Ｇの電圧が直接供給される。上述の通り、第１電圧Ｖ１はスイッチング素子ＳＷのオフ電圧であり、第２電圧Ｖ２はスイッチング素子ＳＷのオン電圧である。一般に、走査信号線Ｇに第１電圧Ｖ１が供給される期間は、第２電圧Ｖ２が供給される期間よりも長い。したがって、第１電極Ｅ１に負極性の第１電圧Ｖ１が印加される期間は、正極性の第２電圧Ｖ２が印加される期間よりも長い。そのため、第１電極Ｅ１は、液晶層ＬＣ中のプラスイオンを引き寄せる。
【０１１５】
整流素子５０としては、例えばダイオードを用いることができる。この場合、整流素子５０のアノードを走査信号線Ｇに接続し、カソードを第２電極Ｅ２に接続する。これにより、走査信号線Ｇに供給される各電圧Ｖ１，Ｖ２のうち、正極性の第２電圧Ｖ２のみが第２電極Ｅ２に供給される。なお、第２電圧Ｖ２が走査信号線Ｇに供給される期間は短いが、第２電極Ｅ２には電荷が溜まり続ける。このように電荷が溜まった第２電極Ｅ２は、液晶層ＬＣ中のマイナスイオンを引き寄せる。
【０１１６】
図２０に示すように、第３領域Ａ３においては、走査信号線Ｇに第１電極Ｅ１が接続され、さらにこの走査信号線Ｇに整流素子５０を介して第２電極Ｅ２が接続されている。但し、各電極Ｅ１，Ｅ２は、それぞれ異なる走査信号線Ｇに接続されても良い。図２０の構成であっても、第１電極Ｅ１はプラスイオンを引き寄せ、第２電極Ｅ２はマイナスイオンを引き寄せる。
【０１１７】
なお、図１９では第１領域Ａ１の構成を示したが、第２領域Ａ２についても同様の構成を採用できる。また、図２０では第３領域Ａ３の構成を示したが、第４領域Ａ４についても同様の構成を採用できる。
【０１１８】
各電極Ｅ１，Ｅ２としては、第３実施形態と同じく、ダミー画素領域ＤＰＸの画素電極ＰＥを利用できる。以下に、このような構成の実施例につき、図２１及び図２２を用いて説明する。
【０１１９】
［第１０実施例］  
図２１は、第１０実施例を示す図である。ここでは、第１領域Ａ１と表示領域ＤＡの境界付近に配列された画素領域ＰＸ及びダミー画素領域ＤＰＸの等価回路を示している。図１４乃至図１７と同じく、第１領域Ａ１は、第１ダミー画素領域ＤＰＸ１及び第２ダミー画素領域ＤＰＸ２を含む。
【０１２０】
第１ダミー画素領域ＤＰＸ１において、画素電極ＰＥは、走査信号線Ｇに直接接続されている。この画素電極ＰＥは、第１電極Ｅ１として機能する。第２ダミー画素領域ＤＰＸ２において、画素電極ＰＥは、整流素子５０を介して走査信号線Ｇに接続されている。この画素電極ＰＥは、第２電極Ｅ２として機能する。
【０１２１】
各ダミー画素領域ＤＰＸ１，ＤＰＸ２は、図１９に示した電圧供給配線４の延在方向である第１方向Ｄ１において交互に配列されている。したがって、各電極Ｅ１，Ｅ２も第１方向Ｄ１において交互に配列されている。図２１の例では、各ダミー画素領域ＤＰＸ１，ＤＰＸ２と画素領域ＰＸとの間に、通常のダミー画素領域ＤＰＸが介在している。但し、各ダミー画素領域ＤＰＸ１，ＤＰＸ２と画素領域ＰＸとの間にダミー画素領域ＤＰＸが無くても良い。
【０１２２】
［第１１実施例］  
図２２は、第１１実施例を示す図である。ここでは、第３領域Ａ３と表示領域ＤＡの境界付近に配列された画素領域ＰＸ及びダミー画素領域ＤＰＸの等価回路を示している。本実施例では、１本の走査信号線Ｇに沿って、各ダミー画素領域ＤＰＸ１，ＤＰＸ２が交互に配列されている。各第１ダミー画素領域ＤＰＸ１の画素電極ＰＥは、当該走査信号線Ｇに直接接続されている。各第２ダミー画素領域ＤＰＸ２の画素電極ＰＥは、整流素子５０を介して当該走査信号線Ｇに接続されている。
【０１２３】
図２２の例では、各ダミー画素領域ＤＰＸ１，ＤＰＸ２と画素領域ＰＸの間に通常のダミー画素領域ＤＰＸが介在していない。但し、各ダミー画素領域ＤＰＸ１，ＤＰＸ２と画素領域ＰＸの間に通常のダミー画素領域ＤＰＸが介在しても良い。  
第２領域Ａ２については、第１０実施例と同様の構成を適用できる。また、第４領域Ａ４については、第１１実施例と同様の構成を適用できる。
【０１２４】
ここで、第１ダミー画素領域ＤＰＸ１の構成の一例について説明する。図２３は、第１ダミー画素領域ＤＰＸ１の平面図である。図２４は、図２３におけるＦ２４−Ｆ２４線に沿う第１基板ＳＵＢ１の断面図である。
【０１２５】
図２３及び図２４に示すように、第１ダミー画素領域ＤＰＸ１の画素電極ＰＥは、接続先となる走査信号線Ｇと重畳する位置まで延びている。さらに、第１ダミー画素領域ＤＰＸ１は、各絶縁層１２〜１５に設けられたコンタクトホールＣＨを通じて当該走査信号線Ｇに接続されている。
【０１２６】
このように、第１ダミー画素領域ＤＰＸ１は、画素電極ＰＥを走査信号線Ｇに直接接続すればよいので、構成が単純である。なお、第２絶縁層１２の上などに中継電極を形成し、この中継電極を介して画素電極ＰＥと走査信号線Ｇを接続しても良い。
【０１２７】
第１０及び第１１実施例において、整流素子５０としては、図１８に示した構成のダイオードを利用できる。ダイオードに代えて、ブリッジ回路などを整流素子５０として利用しても良い。
【０１２８】
以上説明した本実施形態では、第３実施形態と同じく、ダミー画素領域ＤＰＸの画素電極ＰＥを各電極Ｅ１，Ｅ２として利用する。したがって、周辺領域ＳＡに各電極Ｅ１，Ｅ２を別途に設ける必要がなく、周辺領域ＳＡを省スペース化できる。
【０１２９】
その他、本実施形態からは上述の各実施形態と同様の効果を得ることができる。
【０１３０】
なお、第１０及び第１１実施例においては、各ダミー画素領域ＤＰＸ１，ＤＰＸ２が１つずつ交互に配列されているが、この態様に限られない。例えば、複数の第１ダミー画素領域ＤＰＸ１と、複数の第２ダミー画素領域ＤＰＸ２とが交互に配列されても良い。また、各ダミー画素領域ＤＰＸ１，ＤＰＸ２の間に、通常のダミー画素領域ＤＰＸが配置されても良い。
【０１３１】
各領域Ａ１〜Ａ４において、第１ダミー画素領域ＤＰＸ１の数と、第２ダミー画素領域ＤＰＸ２の数とを異ならせても良い。例えば、第１電圧Ｖ１が供給される期間よりも第２電圧Ｖ２が供給される期間の方が短いことに鑑み、各領域Ａ１〜Ａ４に含まれる第２ダミー画素領域ＤＰＸ２の数を、第１ダミー画素領域ＤＰＸ１の数より多くしても良い。この場合、各領域Ａ１〜Ａ４において、第１ダミー画素領域ＤＰＸ１については連続してｎ個を配置し、第２ダミー画素領域ＤＰＸ２については連続してｍ個を配置し、ｍ＞ｎとしても良い。
【０１３２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【０１３３】
各実施形態にて開示した構成は、適宜に組み合わせることができる。例えば、各領域Ａ１〜Ａ４の構成として、異なる実施形態にて開示した実施例の構成を、適宜に選択しても良い。
【０１３４】
各実施形態では、第１電源線４１に第１電圧Ｖ１が供給され、第２電源線４２に第２電圧Ｖ２が供給される例を示した。しかしながら、各電源線４１，４２に供給される電圧は、適宜に変形することができる。この観点からの一変形例につき、図２５を用いて説明する。
【０１３５】
図２５においては、第１走査ドライバＧＤ１の概略的な平面図を示している。この第１走査ドライバＧＤ１は、電圧切替回路６００をさらに備える点で、図２に示した構成と相違する。電圧切替回路６００は、第２電源線４２と、低電圧配線６０１と、高電圧配線６０２とに接続されている。
【０１３６】
低電圧配線６０１には第１電圧Ｖ１が供給され、高電圧配線６０２には第２電圧Ｖ２が供給されている。例えば、上述の各実施形態と同じく、第１電圧Ｖ１は電圧ＶＧＬであり、第２電圧Ｖ２は電圧ＶＧＨである。電圧切替回路６００は、第２電源線４２に供給する電圧を、各電圧Ｖ１，Ｖ２の間で交互に切り替える。第１電源線４１には、連続的に第１電圧Ｖ１が供給される。
【０１３７】
シフトレジスタ回路ＳＲは、各ゲートスイッチ回路ＧＳＷに対してシフトパルスを順次出力する。シフトパルスが入力されていないとき、ゲートスイッチ回路ＧＳＷは、第１電源線４１に供給される第１電圧Ｖ１を、対応する走査信号線Ｇに出力する。また、シフトパルスが入力され、かつ第２電源線４２に第１電圧Ｖ１が供給されているときも、ゲートスイッチ回路ＧＳＷは、対応する走査信号線Ｇに第１電圧Ｖ１を出力する。一方、シフトパルスが入力され、かつ第２電源線４２に第２電圧Ｖ２が供給されているとき、ゲートスイッチ回路ＧＳＷは、対応する走査信号線Ｇに第２電圧Ｖ２を供給する。  
以上に記載した表示装置は、黒画面を表示する待機状態の際は、第１電源線４１から第１電圧Ｖ１が供給される。また、カラー画像を表示する際は、シフトレジスタ回路ＳＲは第２電源線４２を選択し、電圧切替回路６００の切り替えによって走査信号線Ｇに第１電圧Ｖ１と第２電圧Ｖ２を供給している。  
以上のような構成は、第２走査ドライバＧＤ２に対しても適用することができる。
【０１３８】
第１及び第２実施形態において、図２５の変形例に係る構成を採用する場合、第２電源線４２に接続される第２電極Ｅ２には第１電圧Ｖ１と第２電圧Ｖ２が交互に印加される。そこで、第２電極Ｅ２と第２電源線４２の間に、整流素子を介在させても良い。この整流素子により、第２電源線４２に供給される第１電圧Ｖ１は第２電極Ｅ２に印加させず、第２電源線４２に供給される第２電圧Ｖ２は第２電極Ｅ２に印加させる。このような整流素子としては、上述のダイオードを用いることができる。
【符号の説明】
【０１３９】
１…表示装置、ＳＵＢ１…基板ＳＵＢ、ＳＵＢ２…基板ＳＵＢ、ＬＣ…液晶層、ＳＬ…シール材、３…遮光層、ＤＡ…表示領域、ＳＡ…周辺領域、Ｇ…走査信号線、Ｓ…映像信号線、ＧＤ１…第１走査ドライバ、ＧＤ２…第２走査ドライバ、ＳＤ…映像ドライバ、４…電圧供給配線、４１…第１電源線、４２…第２電源線、４３…第３電源線、Ｖ１…第１電圧、Ｖ２…第２電圧、Ｖ３…第３電圧、Ａ１…第１領域、Ａ２…第２領域、Ａ３…第３領域、Ａ４…第４領域、Ｅ１…第１電極、Ｅ２…第２電極、Ｅ３…第３電極、Ｄ１…第１方向、ＰＸ…画素領域、ＤＰＸ…ダミー画素領域、５１…第１整流素子、５２…第２整流素子。
【図１】
2017207656.tif 000003
【図２】
2017207656.tif 000004
【図３】
2017207656.tif 000005
【図４】
2017207656.tif 000006
【図５】
2017207656.tif 000007
【図６】
2017207656.tif 000008
【図７】
2017207656.tif 000009
【図８】
2017207656.tif 000010
【図９】
2017207656.tif 000011
【図１０】
2017207656.tif 000012
【図１１】
2017207656.tif 000013
【図１２】
2017207656.tif 000014
【図１３】
2017207656.tif 000015
【図１４】
2017207656.tif 000016
【図１５】
2017207656.tif 000017
【図１６】
2017207656.tif 000018
【図１７】
2017207656.tif 000019
【図１８】
2017207656.tif 000020
【図１９】
2017207656.tif 000021
【図２０】
2017207656.tif 000022
【図２１】
2017207656.tif 000023
【図２２】
2017207656.tif 000024
【図２３】
2017207656.tif 000025
【図２４】
2017207656.tif 000026
【図２５】
2017207656.tif 000027