(57)【要約】【課題】ブロック内の一部のページのデータを安全、かつ高速に消去できるようにする。【解決手段】本開示の半導体記憶装置は、複数のページを有するブロックと、データの書き込み、消去および読み出しの制御を行うコントローラとを備え、各ページは、それぞれが４段階以上のステートのうちのいずれかの段階のステートに変化し得る複数のメモリセルを有し、コントローラは、複数のページのうち、一部のページのみを消去する場合に、一部のページに、ステートの変化が１段階しか起きないような所定のデータを上書きする。【選択図】図１
2017059281.tif 000002
【特許請求の範囲】
【請求項１】
複数のページを有するブロックと、
データの書き込み、消去および読み出しの制御を行うコントローラと
を備え、
前記各ページは、それぞれが４段階以上のステートのうちのいずれかの段階のステートに変化し得る複数のメモリセルを有し、
前記コントローラは、前記複数のページのうち、一部のページのみを消去する場合に、前記一部のページに、前記ステートの変化が１段階しか起きないような所定のデータを上書きする
半導体記憶装置。
【請求項２】
複数のワード線と複数のビット線とをさらに備え、
前記メモリセルは、前記複数のワード線と前記複数のビット線との交点に配置され、
前記複数のワード線のそれぞれにおいて、１つのワード線上で、複数のページ分のデータの記憶が行われる
請求項１に記載の半導体記憶装置。
【請求項３】
前記コントローラは、前記一部のページを含む複数のページにおける書き込み済みのデータを読み出し、その読み出しデータに基づいて、前記所定のデータを生成する
請求項１に記載の半導体記憶装置。
【請求項４】
前記１つのワード線上の複数のページとして、第１のページと第２のページとを含み、
前記コントローラは、前記一部のページとして前記第１のページを消去する場合には、前記第１のページ内のすべての前記メモリセルに対して、前記所定のデータとして、前記第１のページと前記第２のページとの論理積のデータを上書きする
請求項２に記載の半導体記憶装置。
【請求項５】
前記複数のページとして、第１のページと第２のページとを含み、
前記コントローラは、
前記第１のページを消去する前に、前記一部のページとして前記第２のページを消去する場合には、前記第２のページ内のすべての前記メモリセルに対して、前記所定のデータとして、“１”のデータを上書きし、
前記第２のページを消去した後に、前記一部のページとして、さらに前記第１のページを消去する場合には、前記第１のページ内のすべての前記メモリセルに対して、前記所定のデータとして、前記第１のページと前記第２のページとの論理積のデータを上書きする
請求項２に記載の半導体記憶装置。
【請求項６】
前記複数のページとして、第１のページと第２のページとを含み、
前記コントローラは、
前記一部のページとして前記第１のページを消去する場合には、前記第１のページ内のすべての前記メモリセルに対して、前記所定のデータとして、前記第１のページと前記第２のページとの論理積のデータを上書きし、
その後、前記一部のページとして、さらに前記第２のページを消去する場合には、前記第２のページ内のすべての前記メモリセルに対して、前記所定のデータとして、“０”のデータを上書きする
請求項２に記載の半導体記憶装置。
【請求項７】
前記メモリセルは、４段階のステートに変化し得る
請求項１に記載の半導体記憶装置。
【請求項８】
前記１つのワード線上の複数のページとして、第１ないし第３のページを含み、
前記コントローラは、
前記一部のページとして、前記第１のページまたは前記第２のページを消去する場合には、前記第１のページ内のすべてのメモリセルまたは前記第２のページ内のすべての前記メモリセルに対して、前記所定のデータとして、“１”のデータを上書きし、
前記一部のページとして、前記第３のページを消去する場合には、前記第３のページ内のすべての前記メモリセルに対して、前記所定のデータとして、“０”のデータを上書きする
請求項２に記載の半導体記憶装置。
【請求項９】
前記メモリセルは、８段階のステートに変化し得る
請求項８に記載の半導体記憶装置。
【請求項１０】
複数のページを有するブロックを備え、前記各ページが、それぞれ４段階以上のステートのうちのいずれかの段階のステートになり得る複数のメモリセルを有する半導体記憶装置に対して、
前記複数のページのうち、一部のページのみを消去する場合に、前記一部のページに、前記ステートの変化が１段階しか起きないような所定のデータを上書きする
半導体記憶装置におけるデータ消去方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体記憶装置および半導体記憶装置におけるデータ消去方法に関する。
【背景技術】
【０００２】
ＮＡＮＤ型フラッシュメモリなどの不揮発性半導体メモリは、それぞれが複数のページで構成された複数のブロックを備えている。データの書き込みおよび読み出しは、ページ単位で一括して行われるが、データの消去は、通常、ブロック単位で一括して行われる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−９６１２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このため、ブロック内の一部のページのデータのみを消去する場合には、消去対象以外のページのデータを別のブロックなどに退避する等の操作が必要となり得る。結果として、ブロック内の一部のページのデータのみを消去する場合には、通常よりも時間がかかり得る。特許文献１には、ブロック内の一部のページのデータのみを消去する場合の高速化を図る技術が提案されているが、ブロック内に無駄な領域が発生するおそれがある。また、消去対象以外のページのデータを正しく読み出すことができなくなるおそれがある。
【０００５】
本開示の目的は、ブロック内の一部のページのデータを安全、かつ高速に消去できるようにした半導体記憶装置および半導体記憶装置におけるデータ消去方法を提供することにある。
【課題を解決するための手段】
【０００６】
本開示による半導体記憶装置は、複数のページを有するブロックと、データの書き込み、消去および読み出しの制御を行うコントローラとを備え、各ページは、それぞれが４段階以上のステートのうちのいずれかの段階のステートに変化し得る複数のメモリセルを有し、コントローラは、複数のページのうち、一部のページのみを消去する場合に、一部のページに、ステートの変化が１段階しか起きないような所定のデータを上書きするようにしたものである。
【０００７】
本開示による半導体記憶装置におけるデータ消去方法は、複数のページを有するブロックを備え、各ページが、それぞれ４段階以上のステートのうちのいずれかの段階のステートになり得る複数のメモリセルを有する半導体記憶装置に対して、複数のページのうち、一部のページのみを消去する場合に、一部のページに、ステートの変化が１段階しか起きないような所定のデータを上書きするようにしたものである。
【０００８】
本開示による半導体記憶装置、または半導体記憶装置におけるデータ消去方法では、複数のページのうち、一部のページのみを消去する場合に、一部のページに、ステートの変化が１段階しか起きないような所定のデータが上書きされる。
【発明の効果】
【０００９】
本開示の半導体記憶装置、または半導体記憶装置におけるデータ消去方法によれば、複数のページのうち、一部のページのみを消去する場合に、一部のページに、ステートの変化が１段階しか起きないような所定のデータを上書きするようにしたので、ブロック内の一部のページのデータを安全、かつ高速に消去できる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１０】
【図１】比較例としての一般的な不揮発性半導体メモリの書き込み単位と消去単位の一例を示す説明図である。
【図２】比較例としての一般的な不揮発性半導体メモリにおけるデータ消去時の動作例を示す説明図である。
【図３】比較例としての一般的な不揮発性半導体メモリにおけるカップリング現象の一例を示す説明図である。
【図４】本開示の一実施の形態に係る半導体記憶装置の一例を示す構成図である。
【図５】不揮発性半導体メモリの一例を示す構成図である。
【図６】ＭＬＣにおいて、ページＡのみを消去する場合のメモリセルのステートおよびデータの変化の一例を示す説明図である。
【図７】ＭＬＣにおいて、ページＢのみを消去した後、ページＡのみを消去する場合のメモリセルのステートおよびデータの変化の一例を示す説明図である。
【図８】ＭＬＣにおいて、ページＡのみを消去した後、ページＢのみを消去する場合のメモリセルのステートおよびデータの変化の一例を示す説明図である。
【図９】ＭＬＣのセル電位とステートおよび各ページのデータとの関係の一例を示す説明図である。
【図１０】ＴＬＣのセル電位とステートおよび各ページのデータとの関係の一例を示す説明図である。
【図１１】ＴＬＣにおいて、ページＡのみを消去する場合のメモリセルのステートおよびデータの変化の一例を示す説明図である。
【図１２】ＴＬＣにおいて、ページＢのみを消去する場合のメモリセルのステートおよびデータの変化の一例を示す説明図である。
【図１３】ＴＬＣにおいて、ページＣのみを消去する場合のメモリセルのステートおよびデータの変化の一例を示す説明図である。
【発明を実施するための形態】
【００１１】
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
０．比較例としての不揮発性半導体メモリの概要および課題（図１〜図３）
１．半導体記憶装置の一実施形態
１．１  構成（図４、図５）
１．２  動作（図６〜図１３）
１．３  効果
２．その他の実施の形態
【００１２】
＜０．比較例としての不揮発性半導体メモリの概要および課題＞
図１は、比較例としての一般的な不揮発性半導体メモリの書き込み単位と消去単位の一例を示している。図２は、比較例としての一般的な不揮発性半導体メモリにおけるデータ消去時の動作例を示している。
【００１３】
ＮＡＮＤ型フラッシュメモリなどの不揮発性半導体メモリは、図１に示したように、それぞれが複数のページ２で構成された複数のブロック１を備えている。データを記憶するメモリセルは、ワード線とビット線との交点に配置される。１つのワード線上に、１または複数ページ分のデータが記憶される。データの書き込みおよび読み出しは、ページ２単位で一括して行われる。データの消去は、ブロック１単位で一括して行われる。このように、データの書き込みおよび読み出しとデータの消去は、異なる単位で行われる。このため、通常、例えば図２の上段に示したようなブロック１内の一部のページ４のデータのみを消去することはできない。一部のページ４のデータのみを消去する場合、一旦、図２の中段に示すように消去対象以外のページ２のデータをコントローラ上のＲＡＭ（Random Access Memory）や、別のブロック３などに退避する。その後、図２の下段に示すように、ブロック１全体を消去することで、一部のページ４のデータを消去する。なお、ＲＡＭに消去対象以外のページ２のデータを退避した場合、ブロック１全体を消去した後、ブロック１または別のブロック３に退避したデータを書き込む必要がある。したがって、ブロック１内の一部のデータのみを消去したい場合、有効なデータの読み出し、および書き込みを必要な回数繰り返すことになり、時間がかかる。特にブロック１が多くのページ２で構成されている場合には多くの時間が必要となる。
【００１４】
これに対して、特許文献１（特開２０１４−９６１２２号公報）では、２種類の手法が提案されている。１つは、１つのブロックに１つのファイルのみを書くことにより消去時にデータの退避が必要なくなるというものである。この手法では小さいファイルを書いた場合にはブロック内に無駄な領域が多くなるなどの問題がある。もう１つは消去対象ページにデータを上書きすることにより消去対象ページのデータを破壊してしまう方法である。消去操作が必要な不揮発性半導体メモリの書き込みはセル電位が高くなる方向にしか遷移しない。そのため、書き込み済みページにデータを上書きすると、書き込み済みのデータも上書きしたデータも読めなくなる可能性がある。
【００１５】
図３は、不揮発性半導体メモリにおけるカップリング現象の一例を示している。
特許文献１では、上書きするデータとしてランダムデータやセル電位が最も高くなるデータが提案されている。しかしながら、ＮＡＮＤ型フラッシュメモリでは周辺のメモリセルの影響を受けるカップリングと呼ばれる現象がある。これは、図３に示したように、あるメモリセルと周辺の隣接するメモリセルとの電位差が大きい場合に、読み出し時において、セル電位が変化して見える現象である。例えば、図３に示したように、本来の電位よりも高い読み出し電位に変化して見える。特許文献１で提案されているデータパターンで上書きした場合、上書きしたページのメモリセルの電位が高くなり、周辺のワード線上のページ、特に前後のワード線上のページのセル電位が高く見えることがある。セル電位が高く見えると書き込み済みのデータが正しく読み出せなくなることがあり、意図しないデータ破壊につながる可能性がある。
【００１６】
＜１．半導体記憶装置の一実施形態＞
［１．１  構成］
図４は、本開示の一実施の形態に係る半導体記憶装置１１の一例を示している。
【００１７】
本実施の形態に係る半導体記憶装置１１は、不揮発性半導体メモリ１２と、コントローラ１３と、ホストＩ／Ｆ（インタフェース）１４とを備えている。
【００１８】
不揮発性半導体メモリ１２は、例えばＮＡＮＤ型フラッシュメモリである。不揮発性半導体メモリ１２は、図１に示した比較例と略同様に、複数のページ２で構成された複数のブロック１を備えている。不揮発性半導体メモリ１２の動作は、コントローラ１３によって制御される。ホストＩ／Ｆ１４は、コントローラ１３とＰＣ（パーソナルコンピュータ）などのホスト機器１０とを接続するためのインタフェースである。
【００１９】
不揮発性半導体メモリ１２は、図５のようにワード線（ＷＬ）２１とビット線（ＢＬ）２２とが交差するマトリクス状の構成になっている。ＷＬ２１とＢＬ２２との交わる部分がデータを記憶するメモリセル２３となっている。選択線２４は、書き込み時に各メモリセル２３に書き込む値を決めるためにＢＬ２２の電圧を決定する。１つのワード線２１上に、１または複数ページ分のデータが記憶される。
【００２０】
メモリセル２３は、例えばＭＬＣ（Multi Level Cell）やＴＬＣ（Triple Level Cell）の構成となっている。ＭＬＣの場合、１つのメモリセル２３に２ｂｉｔ分のデータを記憶でき、１つのＷＬ２１に２ページ分のデータが記憶される。ＴＬＣの場合、１つのメモリセル２３に３ｂｉｔ分のデータを記憶でき、１つのＷＬ２１に３ページ分のデータが記憶される。
【００２１】
［１．２  動作］
ホスト機器１０が不揮発性半導体メモリ１２にデータを書き込む場合、ホストＩ／Ｆ１４を経由してコントローラ１３に書き込みデータが送信される。コントローラ１３は、隣接するメモリセル２３とのカップリングの影響を抑えるため、線形帰還シフトレジスタ（ＬＦＳＲ）の出力などでスクランブルしたデータを不揮発性半導体メモリ１２に書き込む。書き込む位置はコントローラ１３が決定し、論物変換テーブルと呼ばれる書き込み位置の情報を保持する。
【００２２】
ホスト機器１０が不揮発性半導体メモリ１２のデータを読み出す場合、ホストＩ／Ｆ１４を経由してコントローラ１３に読み出しアドレスが通知される。コントローラ１３は論物変換テーブルを用いてデータが書き込まれている位置を取得し、不揮発性半導体メモリ１２からデータを読み出し、スクランブルを解除してホストＩ／Ｆ１４を経由してホストにデータを送信する。
【００２３】
ホスト機器１０が不揮発性半導体メモリ１２のデータを消去する場合、ホストＩ／Ｆ１４を経由してコントローラ１３に消去アドレスが通知される。コントローラ１３は論物変換テーブルを用いてデータが書き込まれている位置を取得する。なお、論物変換テーブルのデータを書き替えれば、通常はホスト機器１０から不揮発性半導体メモリ１２内のデータを読み出すことができなくなる。しかしながら、その場合でも、不揮発性半導体メモリ１２内にデータが残っているため不揮発性半導体メモリ１２の端子に測定器を繋ぐことによってデータが読み出される可能性がある。このため、セキュアにデータを消去するにはデータが書き込まれているページ２を消去する必要がある。コントローラ１３は同じブロック１内の他のページ２に有効なデータが残っていないのを確認した場合には、そのブロック１の消去処理を行う。有効なデータが残っている場合には、消去するデータが書き込まれているページ２を、後述する所定のデータで上書きし、該当のアドレスの論物変換テーブルも削除する。
【００２４】
以下に、データを消去する動作の具体例として、メモリセル２３がＭＬＣである場合と、メモリセル２３がＴＬＣある場合とを説明する。
【００２５】
［ＭＬＣの場合の消去動作の例］
図９は、ＭＬＣのセル電位とステートおよび各ページＡ，Ｂのデータの関係の一例を示している。ＭＬＣの場合、１つのメモリセル２３に２ｂｉｔ分のデータを記憶でき、１つのＷＬ２１に２ページ分のデータが記憶される。ここでは１つのＷＬ２１上の第１のページをページＡ、第２のページをページＢとする。ページＡに対してページＢの方が上位のページとする。また、１つのメモリセル２３につき、消去ステート、Ａステート、Ｂステート、およびＣステートの４段階のステートを取り得るものとする。セル電位が高い方を上位ステート、低い方を下位ステートと呼ぶ。最も下位のステートは消去ステート、最も上位のステートはＣステートとなる。消去ステートとＡステートとの閾値電圧をＡ、ＡステートとＢステートとの閾値電圧をＢ、ＢステートとＣステートとの閾値電圧をＣとする。
【００２６】
図９のようなセル電位とステートとの関係を考慮して、一部のページ４のみを消去する場合に、コントローラ１３は、消去対象の一部のページ４において、各メモリセル２３にステートの変化が１段階しか起きないような所定のデータを作成して上書きする。特に、ステートの変化が下位から上位へと１段階しか起きないような所定のデータを作成して上書きする。なお、通常、書き込まれるデータはスクランブルされているため、各電圧レベルにあるメモリセル２３の個数は、ブロック単位およびページ単位で大きな差はないものとする。
【００２７】
図６は、ＭＬＣにおいて、ページＡのみを消去する場合のメモリセル２３のステートおよびデータの変化の一例を示している。コントローラ１３は、消去対象の一部のページ４を含む複数のページにおける書き込み済みのデータを読み出し、その読み出しデータに基づいて、ページＡに上書きする所定のデータを生成する。具体的には、コントローラ１３は、ページＡを消去する場合、ページＡのデータとページＢのデータとを読み出し、それぞれの対応するビットのデータの論理積を計算して所定のデータを生成する。その所定のデータをページＡに上書きする。書き込みによりそれぞれのメモリセル２３のステートは図６のように変化する。図６に示したように、ページＡに所定のデータを上書き後にもページＢのデータは保持される。これに対して、ページＡのデータは約１／４のビットが１から０に反転するため、正しいデータが取得できなくなる。これにより、ページＡのデータは実質的に消去される。また、このとき、ページＡ内の各メモリセル２３は、ステートの変化があったとしても、１つ上のステートにしか変化しない。このため、消去対象の一部のページ４が存在するＷＬ２１に対して前後のＷＬ２１の他のページ２に書かれているデータへの影響を抑えることができる。
【００２８】
図７は、ＭＬＣにおいて、ページＢのみを消去した後、ページＡのみを消去する場合のメモリセル２３のステートおよびデータの変化の一例を示している。ページＡを消去する前に、一部のページ４としてページＢのみを消去する場合には、コントローラ１３は、ページＢ内のすべてのメモリセル２３に対して、所定のデータとして、“１”のデータを上書きする。書き込みによりそれぞれのメモリセル２３のステートは図７のように変化する。図７に示したように、Ｂステートにあったメモリセル２３のみがＣステートに変化するため、ページＢに所定のデータを上書き後にもページＡのデータは保持される。これに対して、ページＢのデータは約１／４のビットが０から１に反転するため、正しいデータが取得できなくなる。これにより、ページＢのデータは実質的に消去される。また、このとき、ページＢ内の各メモリセル２３は、ステートの変化があったとしても、１つ上のステートにしか変化しない。このため、消去対象の一部のページ４が存在するＷＬ２１に対して、前後のＷＬ２１の他のページ２に書かれているデータへの影響を抑えることができる。
【００２９】
ページＢを消去した後に、一部のページ４としてページＡを消去する場合には、上記図６の例と同様に、ページＡのデータとページＢのデータとを読み出し、それぞれの対応するビットのデータの論理積を計算して所定のデータを生成する。その所定のデータをページＡに上書きする。書き込みによりそれぞれのメモリセル２３のステートは図７のように変化する。図７に示したように、ページＡに所定のデータを上書き後にもページＢのデータは保持される。これに対して、ページＡのデータは約１／４のビットが１から０に反転するため、正しいデータが取得できなくなる。これにより、ページＡのデータは実質的に消去される。また、このとき、ページＢの消去前と比較しても、ページＡ内の各メモリセル２３のステートの変化は、最大で１つ上のステートにしか変化しない。このため、消去対象の一部のページ４が存在するＷＬ２１に対して前後のＷＬ２１の他のページ２に書かれているデータへの影響を抑えることができる。
【００３０】
図８は、ＭＬＣにおいて、ページＡのみを消去した後、ページＢのみを消去する場合のメモリセル２３のステートおよびデータの変化の一例を示している。まず、一部のページ４として、ページＡのみを消去する動作は、上記図６の例と同様である。その後、一部のページ４として、さらにページＢのみを消去する場合には、コントローラ１３は、ページＢ内のすべてのメモリセル２３に対して、所定のデータとして、“０”のデータを上書きする。書き込みによりそれぞれのメモリセル２３のステートは図８のように変化する。ページＡを消去する前と比べると、消去ステートおよびＡステートにあったメモリセル２３のみが１つ上のステートに変化し、ページＡおよびページＢともに約１／４のビットが１から０に反転するため、正しいデータが取得できなくなる。これにより、ページＡおよびページＢのデータは実質的に消去される。このとき、ページＡの消去前と比較しても、ページＡおよびページＢ内の各メモリセル２３のステートの変化は、最大で１つ上のステートにしか変化しない。このため、消去対象の一部のページ４が存在するＷＬ２１に対して前後のＷＬ２１の他のページ２に書かれているデータへの影響を抑えることができる。
【００３１】
［ＴＬＣの場合の消去動作の例］
図１０は、ＴＬＣのセル電位とステートおよび各ページＡ，Ｂ，Ｃのデータの関係の一例を示している。ＴＬＣの場合、１つのメモリセル２３に３ｂｉｔ分のデータを記憶でき、１つのＷＬ２１に３ページ分のデータが記憶される。ここでは１つのＷＬ２１上の第１のページをページＡ、第２のページをページＢ、第３のページをページＣとする。ページＡに対してページＢの方が上位のページ、ページＢに対してページＣの方が上位のページとする。また、１つのメモリセル２３につき、消去ステート、Ａステート、Ｂステート、Ｃステート、Ｄステート、Ｅステート、Ｆステート、およびＧステートの８段階のステートを取り得るものとする。セル電位が高い方を上位ステート、低い方を下位ステートと呼ぶ。最も下位のステートは消去ステート、最も上位のステートはＧステートとなる。消去ステートとＡステートとの閾値電圧をＡ、ＡステートとＢステートとの閾値電圧をＢ、ＢステートとＣステートとの閾値電圧をＣとする。また、ＣステートとＤステートとの閾値電圧をＤ、ＤステートとＥステートとの閾値電圧をＥ、ＥステートとＦステートとの閾値電圧をＦ、ＦステートとＧステートとの閾値電圧をＧとする。
【００３２】
図１０のようなセル電位とステートとの関係を考慮して、一部のページ４のみを消去する場合に、コントローラ１３は、消去対象の一部のページ４において、各メモリセル２３にステートの変化が１段階しか起きないような所定のデータを作成または選択して上書きする。特に、ステートの変化が下位から上位へと１段階しか起きないような所定のデータを作成または選択して上書きする。上述のＭＬＣの例とは異なり、消去するページの順番や書かれているデータに関係なく、消去対象の一部のページ４として、ページＡまたはページＢを消去する場合には、ページＡまたはページＢ内のすべてのメモリセル２３に対して、所定のデータとして、“１”のデータを上書きする。また、消去対象の一部のページ４として、ページＣを消去する場合には、ページＣ内のすべてのメモリセル２３に対して、所定のデータとして、“０”のデータを上書きする。それぞれの場合において、書き込みによりメモリセル２３のステートは図図１１〜図１３のように変化する。
【００３３】
図１１は、ＴＬＣにおいて、ページＡのみを消去する場合のメモリセル２３のステートおよびデータの変化の一例を示している。図１２は、ＴＬＣにおいて、ページＢのみを消去する場合のメモリセル２３のステートおよびデータの変化の一例を示している。図１３は、ＴＬＣにおいて、ページＣのみを消去する場合のメモリセル２３のステートおよびデータの変化の一例を示している。
【００３４】
図１１に示したように、ページＡに所定のデータとして“１”のデータを上書きした場合、ＦステートにあったページＡのメモリセル２３がＧステートに変化する。また、図１２に示したように、ページＢに所定のデータとして“１”のデータを上書きした場合、ＣステートにあったページＢのメモリセル２３がＤステートに変化する。また、図１３に示したように、ページＣに所定のデータとして“０”のデータを上書きした場合、消去ステートにあったページＣのメモリセル２３がＡステートに変化する。
【００３５】
上記した図１１〜図１３のそれぞれの場合において、所定のデータを上書き後は、消去対象の一部のページ４は正しいデータが取得できなくなり、データは実質的に消去される。これに対して、消去対象以外の他の２つのページ２のデータは保持される。また、いずれの場合も、消去対象の一部のページ４内の各メモリセル２３は、ステートの変化があったとしても、１つ上のステートにしか変化しない。このため、消去対象の一部のページ４が存在するＷＬ２１に対して前後のＷＬ２１の他のページ２に書かれているデータへの影響を抑えることができる。
【００３６】
以上のように、現在のページの状態とデータの状態とにより所定のデータのデータパターンを決定し、その所定のデータを消去対象の一部のページ４に対して上書きする。これにより、高速かつ確実にデータを消去しつつ、消去対象の一部のページ４が存在するＷＬ２１に対して前後のＷＬ２１上のページ２への影響を抑えることができる。
【００３７】
［１．３  効果］
以上のように、本実施の形態によれば、一部のページ４のみを消去する場合に、一部のページ４に、ステートの変化が１段階しか起きないような所定のデータを上書きするようにしたので、ブロック１内の一部のページ４のデータを安全、かつ高速に消去できる。これにより、例えば、メモリカード内のデータをセキュアに消去する必要がある場合において、高速、かつ、他のＷＬ２１におけるデータに影響を与えないように消去することが可能となる。
【００３８】
なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
【００３９】
＜２．その他の実施の形態＞
本開示による技術は、上記実施の形態の説明に限定されず種々の変形実施が可能である。
【００４０】
例えば、本技術は以下のような構成を取ることができる。
（１）
複数のページを有するブロックと、
データの書き込み、消去および読み出しの制御を行うコントローラと
を備え、
前記各ページは、それぞれが４段階以上のステートのうちのいずれかの段階のステートに変化し得る複数のメモリセルを有し、
前記コントローラは、前記複数のページのうち、一部のページのみを消去する場合に、前記一部のページに、前記ステートの変化が１段階しか起きないような所定のデータを上書きする
半導体記憶装置。
（２）
複数のワード線と複数のビット線とをさらに備え、
前記メモリセルは、前記複数のワード線と前記複数のビット線との交点に配置され、
前記複数のワード線のそれぞれにおいて、１つのワード線上で、複数のページ分のデータの記憶が行われる
上記（１）に記載の半導体記憶装置。
（３）
前記コントローラは、前記一部のページを含む複数のページにおける書き込み済みのデータを読み出し、その読み出しデータに基づいて、前記所定のデータを生成する
上記（１）または（２）に記載の半導体記憶装置。
（４）
前記１つのワード線上の複数のページとして、第１のページと第２のページとを含み、
前記コントローラは、前記一部のページとして前記第１のページを消去する場合には、前記第１のページ内のすべての前記メモリセルに対して、前記所定のデータとして、前記第１のページと前記第２のページとの論理積のデータを上書きする
上記（２）に記載の半導体記憶装置。
（５）
前記複数のページとして、第１のページと第２のページとを含み、
前記コントローラは、
前記第１のページを消去する前に、前記一部のページとして前記第２のページを消去する場合には、前記第２のページ内のすべての前記メモリセルに対して、前記所定のデータとして、“１”のデータを上書きし、
前記第２のページを消去した後に、前記一部のページとして、さらに前記第１のページを消去する場合には、前記第１のページ内のすべての前記メモリセルに対して、前記所定のデータとして、前記第１のページと前記第２のページとの論理積のデータを上書きする
上記（２）に記載の半導体記憶装置。
（６）
前記複数のページとして、第１のページと第２のページとを含み、
前記コントローラは、
前記一部のページとして前記第１のページを消去する場合には、前記第１のページ内のすべての前記メモリセルに対して、前記所定のデータとして、前記第１のページと前記第２のページとの論理積のデータを上書きし、
その後、前記一部のページとして、さらに前記第２のページを消去する場合には、前記第２のページ内のすべての前記メモリセルに対して、前記所定のデータとして、“０”のデータを上書きする
上記（２）に記載の半導体記憶装置。
（７）
前記メモリセルは、４段階のステートに変化し得る
上記（１）ないし（６）のいずれか１つに記載の半導体記憶装置。
（８）
前記１つのワード線上の複数のページとして、第１ないし第３のページを含み、
前記コントローラは、
前記一部のページとして、前記第１のページまたは前記第２のページを消去する場合には、前記第１のページ内のすべてのメモリセルまたは前記第２のページ内のすべての前記メモリセルに対して、前記所定のデータとして、“１”のデータを上書きし、
前記一部のページとして、前記第３のページを消去する場合には、前記第３のページ内のすべての前記メモリセルに対して、前記所定のデータとして、“０”のデータを上書きする
上記（２）に記載の半導体記憶装置。
（９）
前記メモリセルは、８段階のステートに変化し得る
上記（８）に記載の半導体記憶装置。
（１０）
複数のページを有するブロックを備え、前記各ページが、それぞれ４段階以上のステートのうちのいずれかの段階のステートになり得る複数のメモリセルを有する半導体記憶装置に対して、
前記複数のページのうち、一部のページのみを消去する場合に、前記一部のページに、前記ステートの変化が１段階しか起きないような所定のデータを上書きする
半導体記憶装置におけるデータ消去方法。
【符号の説明】
【００４１】
１…ブロック、２…ページ、３…ブロック、４…ページ、１０…ホスト機器、１１…半導体記憶装置、１２…不揮発性半導体メモリ、１３…コントローラ、１４…ホストＩ／Ｆ（インタフェース）、２１…ワード線（ＷＬ）、２２…ビット線（ＢＬ）、２３…メモリセル、２４…選択線。
【図１】
2017059281.tif 000003
【図２】
2017059281.tif 000004
【図３】
2017059281.tif 000005
【図４】
2017059281.tif 000006
【図５】
2017059281.tif 000007
【図６】
2017059281.tif 000008
【図７】
2017059281.tif 000009
【図８】
2017059281.tif 000010
【図９】
2017059281.tif 000011
【図１０】
2017059281.tif 000012
【図１１】
2017059281.tif 000013
【図１２】
2017059281.tif 000014
【図１３】
2017059281.tif 000015