(57)【要約】【課題】  ダイシングにおいて発生する金属の切削くずにより、半導体装置にキズが生じることを防止する。【解決手段】  半導体装置の製造方法であって、半導体基板上に層間絶縁膜を形成する工程と、層間絶縁膜にコンタクトホールと幅広のアライメントホールを形成する工程と、膜厚がコンタクトホールの幅の１／２よりも厚いとともにアライメントホールの幅の１／２よりも薄い第１金属層を堆積させる工程と、アライメントホールの底面が露出するとともにコンタクトホール内に第１金属層が残存するように第１金属層をエッチングする工程と、アライメントホールの位置に基づいて半導体基板を処理する工程と、半導体基板のアライメントホールを含む部分を切削する工程を有する。【選択図】図１３
2017028056.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
半導体基板上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜を部分的にエッチングすることによって、前記層間絶縁膜に、コンタクトホールと、前記コンタクトホールよりも幅が広いアライメントホールを形成する工程と、
前記層間絶縁膜の表面、前記コンタクトホールの内面及び前記アライメントホールの内面に、膜厚が前記コンタクトホールの幅の１／２よりも厚いとともに前記アライメントホールの幅の１／２よりも薄い第１金属層を堆積させる工程と、
前記層間絶縁膜の表面が露出し、前記アライメントホールの底面が露出し、前記コンタクトホールの底面を覆っている状態で前記第１金属層が残存するように、前記第１金属層をエッチングする工程と、
前記アライメントホールの位置を検出し、検出した前記位置に基づいて前記半導体基板を処理する工程と、
前記半導体基板の前記アライメントホールを含む部分を切削して、前記半導体基板から前記コンタクトホールを有する半導体装置を分割する工程、
を有する製造方法。
【請求項２】
前記第１金属層の少なくとも一部が、タングステンにより構成されている請求項１の製造方法。
【請求項３】
エッチングする前記工程の後であって処理する前記工程の前に、前記層間絶縁膜の表面、前記第１金属層の表面及び前記アライメントホールの内面に、第２金属層を堆積させる工程をさらに有し、
処理する前記工程では、検出した前記アライメントホールの前記位置に基づいて、前記第１金属層上に前記第２金属層が残存し、切削される前記部分上から前記第２金属層が除去されるように、前記第２金属層をパターニングする、
請求項１または２の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１の半導体装置は、半導体基板と、半導体基板上に形成されている層間絶縁膜と、層間絶縁膜上に形成されているエミッタ電極を有している。また、層間絶縁膜には、コンタクトホールが形成されている。コンタクトホール内には、金属層が配置されている。コンタクトホール内の金属層によって、エミッタ電極が半導体基板に接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１９２３５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置の製造工程において、半導体基板のダイシング部（後に切削される部分）の表面に、アライメントマークを設ける場合がある。アライメントマークは、半導体基板に対して処理（例えば、電極のパターニング、絶縁層のパターニング、イオン注入等）を行うときに、位置を調整するために利用される。半導体基板上に層間絶縁膜が形成されている場合には、ダイシング部の層間絶縁膜に穴（以下、アライメントホールという）を形成し、そのアライメントホールをアライメントマークとして利用する場合がある。この場合、アライメントホールは上述したコンタクトホールと同時に形成される。コンタクトホールとアライメントホールの形成後に、コンタクトホール内に金属層が堆積される。このとき、層間絶縁膜上とアライメントホール内にも金属層が堆積する。次に、コンタクトホール内に金属層が残存するように金属層がエッチングされることによって、層間絶縁膜上の不要な金属層が除去される。このとき、アライメントホール内にも金属層が残存する。その後にダイシング部（すなわち、アライメントホールを含む部分）を切削すると、アライメントホール内の金属層が削られて、金属の切削くずが発生する。金属の切削くずは、半導体装置にキズを生じさせる場合がある。このため、半導体装置の製造歩留まりが低下するという問題がある。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置の製造方法は、層間絶縁膜形成工程、ホール形成工程、第１金属層堆積工程、第１金属層エッチング工程、半導体基板処理工程及び切削工程を有する。前記層間絶縁膜形成工程では、半導体基板上に層間絶縁膜を形成する。前記ホール形成工程では、前記層間絶縁膜を部分的にエッチングすることによって、前記層間絶縁膜にコンタクトホールとアライメントホールを形成する。前記アライメントホールの幅は、前記コンタクトホールの幅よりも広い。前記第１金属層堆積工程では、前記層間絶縁膜の表面、前記コンタクトホールの内面及び前記アライメントホールの内面に、膜厚が前記コンタクトホールの幅の１／２よりも厚いとともに前記アライメントホールの幅の１／２よりも薄い第１金属層を堆積させる。前記第１金属層エッチング工程では、前記層間絶縁膜の表面が露出し、前記アライメントホールの底面が露出し、前記コンタクトホールの底面を覆っている状態で前記第１金属層が残存するように、前記第１金属層をエッチングする。前記処理工程では、前記アライメントホールの位置を検出し、検出した前記位置に基づいて前記半導体基板を処理する。前記切削工程では、前記半導体基板の前記アライメントホールを含む部分を切削して、前記半導体基板から前記コンタクトホールを有する半導体装置を分割する。
【０００６】
なお、層間絶縁膜は、半導体基板に直接接触するように形成されてもよいし、半導体基板と層間絶縁膜の間に他の層（例えば、導電層や絶縁層）が介在するように形成されてもよい。また、上記のコンタクトホール及びアライメントホールの幅は、前記層間絶縁膜の表面を平面視したときのコンタクトホール及びアライメントホールの幅（これらが細長い形状を有する場合は、短手方向の寸法）を意味する。また、アライメントホールの底面が露出することは、アライメントホールの底面全体が露出してもよいし、アライメントホールの底面の一部が露出してもよい。また、半導体基板を処理する工程は、例えば、半導体基板をエッチングする工程、半導体基板の表面の各層（導電層、絶縁層、加工用のマスク）をエッチングする工程、半導体基板にイオンを注入する工程等であり得る。
【０００７】
この製造方法では、ホール形成工程において、コンタクトホールよりも幅が広いアライメントホールが形成される。アライメントホールは、後で実施される切削工程において切削される部分（すなわち、ダイシング部）に形成される。第１金属層堆積工程では、第１金属層の厚みがコンタクトホールの幅の１／２よりも厚いので、コンタクトホールの両側面に堆積する第１金属層がコンタクトホールの略中央部で接続される。このため、コンタクトホールが第１金属層によって埋め込まれる。その結果、コンタクトホールを覆っている第１金属層の厚み（すなわち、コンタクトホールの底面と第１金属層の上面の間の距離）が、層間絶縁膜上の第１金属層の厚みよりも厚くなる。他方、第１金属層の厚みがアライメントホールの幅の１／２よりも薄いので、アライメントホール内には略均一に第１金属層が堆積する。その結果、アライメントホール内の第１金属層の厚みは、層間絶縁膜上の第１金属層の厚みと略同じとなる。つまり、コンタクトホールを覆っている第１金属層の厚みが、アライメントホールを覆っている第１金属層の厚みよりも厚くなる。したがって、その後の第１金属層エッチング工程において、アライメントホールの底面を露出させる一方で、コンタクトホールの底面を覆っている状態で第１金属層を残存させることができる。コンタクトホール内に残存する第１金属層は、層間絶縁膜の下層（例えば、半導体基板）にコンタクトする配線として機能する。第１金属層エッチング工程が完了したら、アライメントホールの位置に基づいて半導体基板を処理し（半導体基板処理工程）、その後に切削工程を実施する。切削工程では、半導体基板のアライメントホールを含む部分が切削される。これによって、半導体基板から、コンタクトホールを有する半導体装置が分割される。アライメントホール内から第１金属層の大部分が除去されているので、アライメントホールを含む部分を切削するときに第１金属層に起因する金属の切削くずの発生が抑制される。したがって、半導体装置の表面が金属の切削くずによってキズつけられ難くなる。したがって、この製造方法によれば、半導体層装置の製造歩留まりを向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】半導体装置１０の縦断面図。
【図２】加工前の半導体基板１２の平面図。
【図３】製造工程における半導体基板１２の縦断面図（図２のＡ−Ａ線における縦断面図）。
【図４】製造工程における半導体基板１２の縦断面図。
【図５】製造工程における半導体基板１２の縦断面図。
【図６】製造工程における半導体基板１２の縦断面図。
【図７】製造工程における半導体基板１２の縦断面図。
【図８】製造工程における半導体基板１２の縦断面図。
【図９】製造工程における半導体基板１２の縦断面図。
【図１０】製造工程における半導体基板１２の縦断面図。
【図１１】製造工程における半導体基板１２の縦断面図。
【図１２】製造工程における半導体基板１２の縦断面図。
【図１３】製造工程における半導体基板１２の縦断面図。
【図１４】製造工程における半導体基板１２の縦断面図。
【図１５】製造工程における半導体基板１２の縦断面図。
【図１６】製造工程における半導体基板１２の縦断面図。
【図１７】製造工程における半導体基板１２の縦断面図。
【図１８】製造工程における半導体基板１２の縦断面図。
【図１９】製造工程における半導体基板１２の縦断面図。
【図２０】製造工程における半導体基板１２の縦断面図。
【図２１】変形例のアライメントホール２６ａの縦断面図。
【発明を実施するための形態】
【０００９】
図１に示すように、実施例の半導体装置１０は、半導体基板１２を有している。半導体基板１２は、シリコンによって構成されている。
【００１０】
半導体基板１２内には、ＩＧＢＴが形成されている。ＩＧＢＴは、以下の構成を有している。半導体基板１２内には、エミッタ領域６０、ボディ領域６４、ドリフト領域６６及びコレクタ領域６８が形成されている。エミッタ領域６０は、ｎ型であり、半導体基板１２の上面１２ａに露出する位置に形成されている。ボディ領域６４は、ｐ型であり、エミッタ領域６０の下側に形成されている。また、ボディ領域６４は、図示しない位置で、半導体基板１２の上面１２ａに露出している。ボディ領域６４内のｐ型不純物濃度は、半導体基板１２の上面１２ａに露出する部分で高く、その他の部分では低い。ドリフト領域６６は、ｎ型であり、ボディ領域６４の下側に形成されている。コレクタ領域６８は、ｐ型であり、ドリフト領域６６の下側に形成されている。コレクタ領域６８は、半導体基板１２の下面１２ｂに露出する位置に形成されている。
【００１１】
半導体基板１２の上面１２ａには、複数のトレンチ７０が形成されている。トレンチ７０は、図１の紙面に対して垂直な方向に長く伸びている。トレンチ７０は、エミッタ領域６０とボディ領域６４を貫通してドリフト領域６６に達している。トレンチ７０の内面は、ゲート絶縁膜７２によって覆われている。トレンチ７０内には、ゲート電極７４が配置されている。ゲート電極７４は、不純物がドープされたポリシリコンによって構成されている。ゲート電極７４は、ゲート絶縁膜７２によって半導体基板１２から絶縁されている。ゲート電極７４は、ゲート絶縁膜７２を介して、エミッタ領域６０、ボディ領域６４及びドリフト領域６６に対向している。
【００１２】
半導体基板１２の上面１２ａには、層間絶縁膜８０が形成されている。層間絶縁膜８０は、酸化シリコンによって構成されている。層間絶縁膜８０は、キャップ絶縁膜７６、表面酸化膜１７、ＮＳＧ膜２２及びＢＰＳＧ膜２４を有している。キャップ絶縁膜７６は、ゲート電極７４の上面を覆っている。キャップ絶縁膜７６は、ゲート電極７４（すなわち、ポリシリコン）を酸化させることによって得られる絶縁膜である。表面酸化膜１７は、半導体基板１２の上面１２ａを覆っている。表面酸化膜１７は、半導体基板１２（すなわち、シリコン単結晶）を酸化させることによって得られる絶縁膜である。ＮＳＧ膜２２は、ＮＳＧ（Ｎｏｎ−ｄｏｐｅｄ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）により構成されている膜である。すなわち、ＮＳＧ膜２２は、ボロンとリンがドープされていない酸化シリコンにより構成された膜である。ＮＳＧ膜２２は、キャップ絶縁膜７６と表面酸化膜１７上に形成されている。ＢＰＳＧ膜２４は、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）により構成されている膜である。すなわち、ＢＰＳＧ膜２４は、ボロンとリンがドープされた酸化シリコンにより構成された膜である。ＢＰＳＧ膜２４は、ＮＳＧ膜２２上に形成されている。
【００１３】
層間絶縁膜８０には、複数のコンタクトホール８２が形成されている。各コンタクトホール８２は、トレンチ７０が形成されていない領域の上部に形成されている。各コンタクトホール８２は、トレンチ７０に沿って、図１の紙面に対して垂直な方向に長く伸びている。各コンタクトホール８２は、層間絶縁膜８０を上面から下面まで貫通している。コンタクトホール８２の幅は、１μｍ以下とすることが可能であり、本実施例では約０．８μｍである。コンタクトホール８２の底面は、半導体基板１２の上面１２ａによって構成されている。コンタクトホール８２の底面には、エミッタ領域６０が露出している。また、図示しない位置で、コンタクトホール８２の底面に、ボディ領域６４が露出している。
【００１４】
コンタクトホール８２の内部には、コンタクトプラグ８６が配置されている。コンタクトプラグ８６は、金属であり、半導体基板１２の上面１２ａに接している。コンタクトプラグ８６は、エミッタ領域６０に接続されている。また、コンタクトプラグ８６は、図示しない位置でボディ領域６４に接続されている。コンタクトプラグ８６は、バリアメタル２８と充填金属層９４を有している。
【００１５】
バリアメタル２８は、コンタクトホール８２の内面（すなわち、コンタクトホール８２の底面を構成する半導体基板１２の上面１２ａと層間絶縁膜８０の側面）を覆っている。
【００１６】
充填金属層９４は、バリアメタル２８上に形成されている。本実施例では、充填金属層９４はタングステンまたは銅により構成されている。
【００１７】
層間絶縁膜８０とコンタクトプラグ８６上に、エミッタ電極５６が形成されている。エミッタ電極５６は、層間絶縁膜８０上からコンタクトプラグ８６上に跨って伸びている。エミッタ電極５６は、ＡｌＳｉによって構成されている。エミッタ電極５６は、コンタクトプラグ８６を介して、エミッタ領域６０とボディ領域６４に接続されている。エミッタ電極５６は、層間絶縁膜８０によって、ゲート電極７４から絶縁されている。
【００１８】
エミッタ電極５６が形成されていない範囲の層間絶縁膜８０上に、ポリイミド膜３４が形成されている。ポリイミド膜３４は、エミッタ電極５６の端部も覆っている。
【００１９】
半導体基板１２の下面１２ｂには、コレクタ電極５８が形成されている。コレクタ電極５８は、コレクタ領域６８に対して低抵抗で接続されている。
【００２０】
次に、半導体装置１０の製造方法について説明する。半導体装置１０は、図２に示す加工前の半導体基板１２から製造される。図示していないが、加工前の半導体基板１２の上面１２ａには、複数のアライメントマークが設けられている。また、図２には、説明のためにアライメントホール２６ａ、２６ｂ、２６ｃ、２６ｄが示されているが、加工前の半導体基板１２にはアライメントホール２６ａ、２６ｂ、２６ｃ、２６ｄは形成されていない。後で詳述するように、アライメントホール２６ａ、２６ｂ、２６ｃ、２６ｄは、製造プロセスの途中で形成される。
【００２１】
加工前の半導体基板１２は、その全体がドリフト領域６６と同じｎ型不純物濃度を有するｎ型半導体によって構成されている。半導体基板１２に多数の半導体装置１０が製造される。図２において斜線によりハッチングされている部分５４は、半導体装置１０が形成される素子部５４である。また、図２において、隣接する２つの素子部５４に挟まれている部分１４は、後のダイシング工程において切削されるダイシング部１４である。
【００２２】
まず、図３に示すように、イオン注入によって素子部５４内にエミッタ領域６０及びボディ領域６４を形成する。次に、異方性エッチングによって、トレンチ７０を形成する。エミッタ領域６０、ボディ領域６４及びトレンチ７０は、半導体基板１２の上面１２ａに形成されているアライメントマークを基準として位置決めして形成される。
【００２３】
次に、図４に示すように、半導体基板１２の上面１２ａを酸化させることによって、ゲート絶縁膜７２と表面酸化膜１７を形成する。表面酸化膜１７は、素子部５４とダイシング部１４に形成される。
【００２４】
次に、図５に示すように、基板の表面にポリシリコン層９０を成長させる。ポリシリコン層９０は、トレンチ７０内に隙間なく充填される。また、ポリシリコン層９０は、表面酸化膜１７上に形成される。次に、ポリシリコン層９０をエッチングする。ここでは、図６に示すように、表面酸化膜１７上のポリシリコン層９０を除去するとともに、トレンチ７０内にポリシリコン層９０を残存させる。トレンチ７０内に残存したポリシリコン層９０が、ゲート電極７４である。また、図示していない範囲の表面酸化膜１７上に、部分的にポリシリコン層９０が残される。表面酸化膜１７上に残されたポリシリコン層９０は、ゲート電極７４に繋がっているゲート配線として機能する。エッチングによって、ゲート配線は、その断面において表面酸化膜１７から上方に突出した形状に成形される。
【００２５】
次に、図７に示すように、ゲート電極７４の上面を酸化させることによって、キャップ絶縁膜７６を形成する。
【００２６】
次に、図７に示すように、ＣＶＤによって、キャップ絶縁膜７６及び表面酸化膜１７上にＮＳＧ膜２２を成長させる。ＮＳＧ膜２２によって、キャップ絶縁膜７６と表面酸化膜１７が覆われる。
【００２７】
次に、図８に示すように、ＣＶＤによって、ＮＳＧ膜２２上にＢＰＳＧ膜２４を成長させる。ＢＰＳＧ膜２４を形成することで、層間絶縁膜８０が完成する。図８に示すように、層間絶縁膜８０は、素子部５４とダイシング部１４に跨って形成される。なお、ＢＰＳＧ膜２４を形成する際には、ＮＳＧ膜２２によってＢＰＳＧ膜２４中のボロンとリンが半導体基板１２に拡散することが防止される。このように、ＮＳＧ膜２２を先に形成し、その後、ＢＰＳＧ膜２４を形成することで、ＢＰＳＧ膜２４からボロンやリンが半導体基板１２中に拡散することを防止することができる。
【００２８】
次に、半導体基板１２を熱処理する。熱処理時に、ＢＰＳＧ膜２４が流動し、ＢＰＳＧ膜２４の上面が平坦化される。したがって、熱処理後に、図９に示すように、ＢＰＳＧ膜２４の上面が熱処理前に比べて平坦となる。なお、ＮＳＧ膜２２とＢＰＳＧ膜２４は、上述したゲート配線を覆うように形成される。上述したようにゲート配線は、表面酸化膜１７から上方に突出した形状を有している。したがって、平坦化処理後においても、ゲート配線の上部では、ＢＰＳＧ膜２４の上面に上方に突出する凸部が存在している。
【００２９】
次に、図１０に示すように、層間絶縁膜８０を選択的にエッチングすることによって、コンタクトホール８２とアライメントホール２６（２６ａ）を形成する。なお、コンタクトホール８２とアライメントホール２６は、ゲート配線の上部に存在しているＢＰＳＧ膜２４の凸部（上述したように、図示省略）を基準として位置決めして形成される。
【００３０】
コンタクトホール８２は、各素子部５４内に複数個形成される。各コンタクトホール８２は、ゲート電極７４が形成されていない位置に形成される。各コンタクトホール８２は、層間絶縁膜８０を貫通するように形成される。したがって、各コンタクトホール８２の底面に、半導体基板１２の上面１２ａが露出する。ここでは、各コンタクトホール８２が幅Ｗ１を有するように形成される。
【００３１】
図２に示すように、アライメントホール２６は、ダイシング部１４内に形成される。図２のアライメントホール２６ａは、ダイシング部１４の長手方向に沿って長く伸びている。また、図２のアライメントホール２６ｂ、２６ｃ、２６ｄは、ダイシング部１４の長手方向に直交する方向に沿って長く伸びている。このように、ダイシング部１４内には、種々の形状のアライメントホール２６を形成することができる。なお、アライメントホール２６ａ、２６ｂ、２６ｃ及び２６ｄの断面構造は略同じであるので、以下の説明ではアライメントホール２６ａの断面構造を例として説明する。
【００３２】
図１０に示すように、アライメントホール２６ａは、層間絶縁膜８０を貫通するように形成される。したがって、アライメントホール２６ａの底面に、半導体基板１２の上面１２ａが露出する。ここでは、アライメントホール２６ａが幅Ｗ２を有するように形成される。アライメントホール２６ａの幅Ｗ２は、コンタクトホール８２の幅Ｗ１よりも広い。すなわち、アライメントホール２６ａの幅Ｗ２は、何れのコンタクトホール８２の幅よりも広い。例えば、アライメントホール２６ａの幅Ｗ２を、４μｍ以上とすることができる。
【００３３】
次に、図１１に示すように、基板の表面にバリアメタル２８を形成する。バリアメタル２８は、コンタクトホール８２の内面、アライメントホール２６の内面及びＢＰＳＧ膜２４の上面を覆うように形成される。
【００３４】
次に、図１２に示すように、ＣＶＤ法によって基板の表面（バリアメタル２８の表面）に充填金属層９４を成長させる。充填金属層９４はＣＶＤ法によって成長可能な金属である。例えば、充填金属層９４として、タングステンまたは銅を使用することができる。充填金属層９４は、コンタクトホール８２の内面、アライメントホール２６の内面及びＢＰＳＧ膜２４の上部に成長する。ここでは、充填金属層９４の厚みが、コンタクトホール８２の幅Ｗ１の１／２よりも厚く、アライメントホール２６の幅Ｗ２の１／２よりも薄くなるように、充填金属層９４を成長させる。
【００３５】
コンタクトホール８２内では、コンタクトホール８２の底面と両側面に充填金属層９４が成長する。コンタクトホール８２の幅Ｗ１の１／２よりも厚く充填金属層９４が成長するため、コンタクトホール８２の両側面に成長する充填金属層９４がコンタクトホール８２の中央部で接続される。このため、充填金属層９４はコンタクトホール８２内に隙間なく成長する。したがって、コンタクトホール８２の底面上の充填金属層９４の厚みＴ２は、層間絶縁膜８０の上部の充填金属層９４の厚みＴ１よりも厚くなる。
【００３６】
他方、アライメントホール２６内では、アライメントホール２６の底面と両側面に充填金属層９４が成長する。アライメントホール２６の幅Ｗ２の１／２よりも薄く充填金属層９４が成長するため、アライメントホール２６の両側面に成長する充填金属層９４は互いに接続されることはない。したがって、アライメントホール２６内では、充填金属層９４がアライメントホール２６の内面に沿って均一な厚みで成長する。したがって、アライメントホール２６の底面上の充填金属層９４の厚みＴ３は、層間絶縁膜８０の上部の充填金属層９４の厚みＴ１と略等しくなる。このため、アライメントホール２６の底面上の充填金属層９４の厚みＴ３は、コンタクトホール８２の底面上の充填金属層９４の厚みＴ２よりも薄くなる。
【００３７】
なお、充填金属層９４を形成する際には、バリアメタル２８によって、充填金属層９４を構成している金属元素（すなわち、タングステンまたは銅）が半導体基板１２に拡散することが防止される。これによって、半導体基板１２のコンタクト部に欠陥等が形成されることが防止される。
【００３８】
次に、図１３に示すように、充填金属層９４をエッチングする。ここでは、層間絶縁膜８０の上部の充填金属層９４を除去し、コンタクトホール８２内に充填金属層９４を残存させる。より詳細には、コンタクトホール８２内に残存する充填金属層９４の上面が層間絶縁膜８０の上面と略一致するように、エッチングを行う。また、アライメントホール２６内の充填金属層９４もエッチングされる。上述したように、アライメントホール２６内の充填金属層９４の厚みは、層間絶縁膜８０の上部の充填金属層９４の厚みと略等しい。したがって、アライメントホール２６内の充填金属層９４の大部分が除去され、アライメントホール２６内にバリアメタル２８が露出する。但し、アライメントホール２６の底面と側面の間の角部近傍にはエッチング剤が届き難いので、角部近傍ではエッチング速度が遅くなる。このため、アライメントホール２６の角部を覆うように、充填金属層９４が残存する。
【００３９】
次に、図１４に示すように、露出している部分のバリアメタル２８をエッチングする。ここでは、層間絶縁膜８０の上部のバリアメタル２８を除去する。これによって、ＢＰＳＧ膜２４の上面が露出する。コンタクトホール８２内のバリアメタル２８は、充填金属層９４によって覆われているのでエッチングされない。したがって、コンタクトホール８２内にバリアメタル２８が残存する。つまり、コンタクトホール８２の底面はバリアメタル２８と充填金属層９４に覆われた状態に維持され、コンタクトホール８２の底面は露出しない。コンタクトホール８２内に残存する充填金属層９４とバリアメタル２８が、コンタクトプラグ８６である。また、アライメントホール２６の角部の充填金属層９４の下側のバリアメタル２８もエッチングされない。アライメントホール２６内の充填金属層９４に覆われていない範囲のバリアメタル２８は、除去される。このため、アライメントホール２６の底面（すなわち、半導体基板１２の上面１２ａ）が露出する。
【００４０】
次に、図１５に示すように、基板の表面にＡｌＳｉ層９２を成長させる。なお、本実施例では、ＡｌＳｉ層９２を低温（例えば、２００度以下の温度）で成長させる。ＡｌＳｉ層９２を低温で成長させると、ＡｌＳｉ層９２中にＳｉのノジュールが析出し難くなり、高強度のＡｌＳｉ層９２を形成することができる。また、ＡｌＳｉ層９２を、凹凸を有する表面に成長させると、ＡｌＳｉ層９２の表面に深い溝が形成されることがある。特に、ＡｌＳｉ層９２を低温で成長させる場合には、ＡｌＳｉ層９２の表面に溝が形成され易い。本実施例では、素子部５４の表面（すなわち、層間絶縁膜８０の上面とコンタクトプラグ８６の上面により構成される表面）は略平坦である。したがって、素子部５４に表面が平坦なＡｌＳｉ層９２を形成することができる。ＡｌＳｉ層９２の表面に溝が形成され難いので、高い強度及び耐久性を有するＡｌＳｉ層９２を形成することができる。
【００４１】
また、ＡｌＳｉ層９２の形成前において、ＢＰＳＧ膜２４が露出している。このため、ＡｌＳｉ層９２は、ＢＰＳＧ膜２４に直接接触する。このため、ＡｌＳｉ層９２はＢＰＳＧ膜２４に高強度で密着する。これによって、ＡｌＳｉ層９２が剥離し難くなっている。
【００４２】
次に、ＡｌＳｉ層９２をパターニングする。具体的には、まず、図１６に示すように、ＡｌＳｉ層９２の表面全体にレジスト膜９６を形成する。次に、アライメントホール２６（より詳細には、アライメントホール２６に沿って形成されているレジスト膜９６の表面の凹部）を画像認識してアライメントホール２６の位置を検出する。次に、検出したアライメントホール２６の位置に基づいて位置調整しながら、ステッパーによってレジスト膜９６にパターンを投影する。これによって、光が照射された部分のレジスト膜９６が不溶化する。次に、レジスト膜９６の不溶化していない部分を除去することで、図１７に示すようにレジスト膜９６をパターニングする。次に、レジスト膜９６をマスクとして利用してエッチングすることによって、レジスト膜９６に覆われていない範囲のＡｌＳｉ層９２を除去する。これによって、ダイシング部１４内のＡｌＳｉ層９２が除去される。その後、図１８に示すように、レジスト膜９６を除去する。図１８に示すように残存したＡｌＳｉ層９２が、エミッタ電極５６である。
【００４３】
エミッタ電極５６はコンタクトホール８２に対して正確に位置決めして形成する必要がある。上記のように、コンタクトホール８２と同時に形成されたアライメントホール２６を利用して位置調整を行うと、エミッタ電極５６をコンタクトホール８２に対して正確な位置に配置することができる。
【００４４】
次に、図１９に示すように、基板の表面全体に、ポリイミド膜３４を形成する。次に、上述したレジスト膜９６と同様にしてアライメントホール２６の位置を検出し、検出した位置を利用してポリイミド膜３４上にパターニングされたマスクを形成する。そして、そのマスクを介してポリイミド膜３４をエッチングする。これによって、図２０に示すように、エミッタ電極５６上のポリイミド膜３４に開口部を形成する。このように、アライメントホール２６の位置を検出し、検出された位置に基づいて位置調整してポリイミド膜３４をパターニングすることで、ポリイミド膜３４を設計された位置に正確に配置することができる。
【００４５】
次に、半導体装置１０の下面１２ｂ側の加工を行い、コレクタ領域６８とコレクタ電極５８を形成する。これによって、素子部５４内に、図１に示す半導体装置１０が形成される。
【００４６】
次に、半導体基板１２をダイシングする。より詳細には、ダイシングブレードによってダイシング部１４を切削することで、半導体基板１２を複数の半導体装置１０に分割する。すなわち、アライメントホール２６が形成されているダイシング部１４が切削される。しかしながら、上述したように、アライメントホール２６内から充填金属層９４及びバリアメタル２８の大部分が除去されているとともに、アライメントホール２６内からＡｌＳｉ層９２が除去されているので、アライメントホール２６が形成されているダイシング部１４が切削されても、アライメントホール２６内の金属に起因する切削くずはほとんど発生しない。したがって、ダイシング工程において、金属の切削くずの発生が抑制される。特に、従来の製造方法は、充填金属層９４をコンタクトホール８２内に残存させる必要があるため、アライメントホール２６内の充填金属層９４をエッチングにより除去することは難しい。しかしながら、この製造方法では、アライメントホール２６の幅Ｗ２をコンタクトホール８２の幅Ｗ１よりも広くすることで、コンタクトホール８２内に充填金属層９４を残存させながら、アライメントホール２６内の充填金属層９４の大部分を除去することが可能となっている。これによって、アライメントホール２６内の充填金属層９４に起因する切削くずの発生を抑制することができる。したがって、金属の切削くずによって半導体装置１０の表面が傷つけられることが抑制され、半導体装置１０の製造歩留まりが向上する。
【００４７】
また、充填金属層９４がタングステンである場合に充填金属層９４を切削すると、硬いタングステンの切削くずが発生する。すると、半導体装置１０の表面がより傷つきやすくなる。しかしながら、本実施例の方法によれば、充填金属層９４がタングステンである場合でも、アライメントホール２６から充填金属層９４の大部分を除去できるので、タングステンの切削くずの発生を抑制することができる。したがって、半導体装置１０が傷つくことを抑制することができる。
【００４８】
また、この製造方法では、上面１２ａにおいて金属の切削くずの発生を抑制することができるので、半導体装置１０の上面１２ａ側の構造（コンタクトホール等を有する複雑な構造）が傷つくことを抑制することができる。このため、半導体装置１０の製造歩留まりをより効果的に向上させることができる。
【００４９】
また、この製造方法では、層間絶縁膜８０の上部の充填金属層９４とバリアメタル２８をエッチング（除去）する工程において、アライメントホール２６内の充填金属層９４とバリアメタル２８の大部分が除去される。したがって、アライメントホール２６内の充填金属層９４とバリアメタル２８を除去するための特別な工程を設ける必要がない。したがって、この方法によれば、従来に比べて工程数を増加させることなく、半導体装置１０の製造歩留まりを向上させることができる。
【００５０】
なお、上述した実施例では、アライメントホール２６の底面が半導体基板１２の上面１２ａによって構成されていた。しかしながら、図２１に示すように、ダイシング部１４内では層間絶縁膜８０と半導体基板１２の間に絶縁膜８１が配置されており、絶縁膜８１によってアライメントホール２６の底面が構成されていてもよい。
【００５１】
また、上述した実施例では、アライメントホール２６の底面と側面の間の角部に充填金属層９４及びバリアメタル２８を残存させた。しかしながら、アライメントホール２６内から充填金属層９４とバリアメタル２８を完全に除去してもよい。
【００５２】
また、上述した実施例では、ＩＧＢＴを有する半導体装置１０の製造方法について説明した。しかしながら、その他の半導体装置の製造プロセスに、本明細書に開示の技術を適用してもよい。
【００５３】
また、半導体基板１２の下面１２ｂ側にパターン化した構造を形成する必要がある場合（例えば、下面１２ｂに露出する範囲にｐ型領域とｎ型領域を形成する場合）には、アライメントホール２６の位置を検出し、検出した位置に基づいて位置を調整して、下面１２ｂに対するイオン注入範囲を画定してもよい。
【００５４】
また、上述した実施例において、コンタクトプラグ８６の全体がタングステンによって構成されていてもよい。
【００５５】
以下に、実施例と請求項の各構成要素の対応関係について説明する。実施例の充填金属層９４とバリアメタル２８からなる金属層は、請求項の第１金属層の一例である。実施例のエミッタ電極５６を形成する工程とポリイミド膜３４を形成する工程は、請求項のアライメントホールの位置に基づいて半導体基板を処理する工程の一例である。実施例のＡｌＳｉ層９２は、請求項の第２金属層の一例である。
【００５６】
本明細書が開示する製造方法の構成を、以下に列記する。なお、以下に列記する工程は、いずれも独立して有用なものである。
【００５７】
本明細書が開示する一例の製造方法では、第１金属層の少なくとも一部が、タングステンによって構成されている。
【００５８】
タングステンは、コンタクトホール内を充填する金属層として広く使用されている。第１金属層の少なくとも一部がタングステンである場合には、コンタクトホール内にタングステン（第１金属層）を堆積させる場合に、アライメントホール内にもタングステンが成長する。仮に内部にタングステンが充填されているアライメントホールを切削すれば、硬いタングステンの切削くずが発生して半導体装置を傷つける。しかしながら、本明細書が開示する製造方法では、アライメントホール内に堆積したタングステンの大部分が除去されるので、タングステンを使用する場合でも、切削くずにより半導体装置が傷つくことを抑制することができる。
【００５９】
本明細書が開示する一例の製造方法は、第１金属層をエッチングする工程の後であって、検出したアライメントホールの位置に基づいて半導体基板を処理する工程の前に、層間絶縁膜の表面、第１金属層の表面及びアライメントホールの内面に、第２金属層を堆積させる工程をさらに有している。半導体基板を処理する工程では、検出したアライメントホールの位置に基づいて位置を調整して、第１金属層上に第２金属層が残存し、切削される部分上から第２金属層が除去されるように、第２金属層をパターニングする。
【００６０】
この構成によれば、第１金属層に接続されている第２金属層（電極層）を形成することができる。また、第２金属層が切削くずとなることを防止することができる。
【００６１】
アライメントホールを含む部分を切削する工程は、アライメントホールの底面の少なくとも一部が金属に覆われていない状態で実施される。この構成によれば、金属の切削くずの発生を抑制することができる。
【００６２】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００６３】
１０    ：半導体装置
１２    ：半導体基板
１４    ：ダイシング部
１７    ：表面酸化膜
２２    ：ＮＳＧ膜
２４    ：ＢＰＳＧ膜
２６    ：アライメントホール
２８    ：バリアメタル
３４    ：ポリイミド膜
５４    ：素子部
５６    ：エミッタ電極
５８    ：コレクタ電極
６０    ：エミッタ領域
６４    ：ボディ領域
６６    ：ドリフト領域
６８    ：コレクタ領域
７０    ：トレンチ
７２    ：ゲート絶縁膜
７４    ：ゲート電極
７６    ：キャップ絶縁膜
８０    ：層間絶縁膜
８２    ：コンタクトホール
８６    ：コンタクトプラグ
９２    ：ＡｌＳｉ層
９４    ：充填金属層
【図１】
2017028056.tif 000003
【図２】
2017028056.tif 000004
【図３】
2017028056.tif 000005
【図４】
2017028056.tif 000006
【図５】
2017028056.tif 000007
【図６】
2017028056.tif 000008
【図７】
2017028056.tif 000009
【図８】
2017028056.tif 000010
【図９】
2017028056.tif 000011
【図１０】
2017028056.tif 000012
【図１１】
2017028056.tif 000013
【図１２】
2017028056.tif 000014
【図１３】
2017028056.tif 000015
【図１４】
2017028056.tif 000016
【図１５】
2017028056.tif 000017
【図１６】
2017028056.tif 000018
【図１７】
2017028056.tif 000019
【図１８】
2017028056.tif 000020
【図１９】
2017028056.tif 000021
【図２０】
2017028056.tif 000022
【図２１】
2017028056.tif 000023