(57)【要約】      （修正有）【課題】半導体／絶縁膜界面の平坦性に優れ且つ界面準位抑制を確保した新たなゲート絶縁層により、チャネル移動度が向上し且つ耐絶縁性に優れたＭＯＳＦＥＴを提供する。【解決手段】ＳｉＣ基板２上にゲート絶縁層を有する半導体装置は、ＳｉＣ基板２上にエピタキシャルシリコン酸窒化膜Ｅ−ＳｉＯＮ３からなる中間層と、中間層上に絶縁性層状化合物からなる絶縁層ｈ−ＢＮ４とが順次形成された積層構造のゲート絶縁層を構成する。【選択図】図１
2017041503.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉＣ基板上にゲート絶縁層を有する半導体装置であって、
前記ゲート絶縁層は、
前記ＳｉＣ基板上に形成されたエピタキシャルシリコン酸窒化膜からなる中間層と、
前記中間層上に形成された絶縁性層状化合物からなる絶縁層と
を備えたことを特徴とする半導体装置。
【請求項２】
前記絶縁性層状化合物のバンドギャップは、５．９ｅＶ以上であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記絶縁性層状化合物は、六方晶窒化ホウ素であることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記絶縁性層状化合物の膜厚は、１０ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１ないし３のいずれかに記載の半導体装置。
【請求項５】
前記ＳｉＣ基板として、４Ｈ−ＳｉＣ基板又は６Ｈ−ＳｉＣ基板を用いたことを特徴とする請求項１ないし４のいずれかに記載の半導体装置。
【請求項６】
前記ＳｉＣ基板の[１１−２０]方向のオフ角は、０°以上８°以下であることを特徴とする請求項１ないし５のいずれかに記載の半導体装置。
【請求項７】
前記絶縁性層状化合物は、２次元状構造を有する絶縁性の原子層が複数層に積層されて構成されたことを特徴とする請求項１ないし６のいずれかに記載の半導体装置。
【請求項８】
ＭＯＳＦＥＴの構造を有する半導体装置であって、
前記ＭＯＳＦＥＴは、
ＳｉＣ基板と、
前記ＳｉＣ基板上に形成されたゲート絶縁層であって、前記ＳｉＣ基板上に形成されたエピタキシャルシリコン酸窒化膜からなる中間層と、前記中間層上に形成された絶縁性層状化合物からなる絶縁層とを含む、該ゲート絶縁層と、
前記ＳｉＣ基板の上面に形成され、一部が前記ゲート絶縁層に接触するソース領域と、
前記ＳｉＣ基板の上面に形成され、一部が前記ソース領域とは離れた位置の前記ゲート絶縁層に接触するドレイン領域と、
前記ゲート絶縁層上に電気的に接続されたゲート電極と、
前記ソース領域上に電気的に接続されたソース電極と、
前記ドレイン領域上に電気的に接続されたドレイン電極と
を備えたことを特徴とする半導体装置。
【請求項９】
ＳｉＣ基板上にゲート絶縁層を有する半導体装置の製造方法であって、
前記ＳｉＣ基板の表面を洗浄して、該表面の平坦化を行う工程と、
前記ＳｉＣ基板上に、エピタキシャルシリコン酸窒化膜からなる中間層を形成する工程と、
前記中間層上に、六方晶窒化ホウ素の絶縁性層状化合物からなる絶縁層を形成する工程と
を備え、
前記中間層と前記絶縁層とを前記ゲート絶縁層として構成したことを特徴とする半導体装置の製造方法。
【請求項１０】
ＭＯＳＦＥＴの構造を有する半導体装置の製造方法であって、
前記ＳｉＣ基板の表面を洗浄して、該表面の平坦化を行う工程と、
前記ＳｉＣ基板の上面にソース領域を形成する工程と、
前記ソース領域とは離れた位置における、前記ＳｉＣ基板の上面にドレイン領域を形成する工程と、
一部が前記ソース領域および前記ドレイン領域に接触する位置における、前記ＳｉＣ基板の上面にエピタキシャルシリコン酸窒化膜からなる中間層を形成する工程と、
前記中間層上に、六方晶窒化ホウ素の絶縁性層状化合物からなる絶縁層を形成する工程と、
前記ゲート絶縁層上に電気的に接続されたゲート電極を形成する工程と、
前記ソース領域上に電気的に接続されたソース電極を形成する工程と、
前記ドレイン領域上に電気的に接続されたドレイン電極を形成する工程と
を備え、
前記中間層と前記絶縁層とを前記ＭＯＳＦＥＴのゲート絶縁層として構成したことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳｉＣ基板上でのゲート絶縁膜の構成に関し、特に、エピタキシャルＳｉＯＮ上へのゲート絶縁膜の形成に関連した半導体装置、および、その製造方法に関する。
【背景技術】
【０００２】
近年、トランジスタの高耐圧化が可能な基板材料として、ＳｉＣ（シリコンカーバイド：炭化珪素）が注目を集めている。ＳｉＣは、従来の基板材料であるＳｉやＧａＡｓと比べて、１０倍程度の絶縁破壊強度を有する。特に、ＳｉＣを用いたＭＯＳＦＥＴは、耐圧の維持が可能な分だけ、素子の小型化が可能である。このことから、ＳｉＣを基板として用いることで、オン抵抗に占めるドリフト抵抗の割合が従来の基板材料からなる素子と比べて大幅に減少し、オン動作時に発生するエネルギーロスを低減できることが期待される。しかしながら、現状のＳｉＣ基板を用いた素子におけるオン抵抗値は、理論的に予想される値と比べて大きいことが知られている。その原因としては、ＳｉＣ基板を用いた素子では、オン抵抗に占めるチャネル抵抗の寄与が大きいことが挙げられる。現状のＳｉＣ基板を用いた素子は、小型化によりドリフト抵抗値を大きく低減できてはいるものの、チャネル抵抗が大きいために、抵抗値の総和としては従来の素子とほぼ同等となっている。ゆえに、ＳｉＣ基板を用いた素子の作製においては、チャネル抵抗値を低減させる技術の開発、具体的には、絶縁膜形成時の半導体／絶縁膜界面での制御手法の開発が重要である。
【０００３】
ＳｉＣ基板を用いたＭＯＳＦＥＴでは、ゲート絶縁膜の形成手法として、熱酸化法が一般に用いられている。この熱酸化法は、酸化ガス中の加熱においてＳｉＣ基板の表面を酸化することによって、その表面に絶縁膜であるＳｉＯ2を形成する手法である。これにより、絶縁膜形成プロセスの簡便化と低コスト化とが可能であるという長所がある。その一方で、短所としては、成膜の原理上、半導体／絶縁膜界面での状態の制御が難しく、キャリア散乱の主要因とされている界面凹凸や界面準位が酸化の過程で意図せずに発生してしまい、その結果としてチャネル移動度の低下を招くことが知られている。近年、ポストアニールの技術発展により、界面準位についてはある程度の抑制が可能となってはいるが、界面凹凸については熱酸化法を用いる以上はその抑制が困難である。ゆえに、熱酸化法を用いた場合のチャネル移動度は、現状１００ｃｍ2／Ｖs程度で頭打ちとなっており、バルク値である１０００ｃｍ2／Ｖsには遠く及ばない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】ＷＯ２０１２／１３１８９８号公報
【非特許文献】
【０００５】
【非特許文献１】Ｈ．  Ｔｏｃｈｉｈａｒａ，  Ｔ．  Ｓｈｉｒａｓａｗａ，  Ｐｒｏｇｒｅｓｓ  Ｉｎ  Ｓｕｒｆａｃｅ  Ｓｃｉｅｎｃｅ  ８６  （２０１１）  p．２９５−３２７
【発明の概要】
【発明が解決しようとする課題】
【０００６】
熱酸化法に代わるゲート絶縁膜の形成手法として、堆積法が知られている。堆積法は、ゲート絶縁膜の形成を、成膜装置を用いた絶縁性材料の堆積によって行う手法である。堆積法の利点としては、（１）半導体／ゲート絶縁膜界面の状態を前もって制御できること（２）絶縁膜の膜質の制御が比較的行い易いこと、（３）Ａｌ2Ｏ3、ＨｆＯ2といったいわゆるＨｉｇｈ−ｋ材料も使用可能なこと、が挙げられる。特に、(１)については、基板表面への適当な前処理を施すことにより、熱酸化法では原理的に制御困難である界面の凹凸や界面準位の発生を抑制することが可能であることを意味しており、界面状態の制御が容易という意味で、チャネル移動度の向上に関しては堆積法が原理的に優位である。堆積法によるチャネル移動度向上の先行事例としては、特許文献１に開示されているような窒素イオンのインプラによるＳｉＣ基板の表面を処理する方法が提案されている。しかし、この表面処理の方法では、ＳｉＣ基板の表面に荒れが発生してしまうため、結果として界面の凹凸が発生してしまう問題がある。また、この表面処理の方法では、窒素を界面に導入することと、チャネル移動度向上することとの因果関係が不明であるという点で、界面状態を十分に制御しているものではない。
【０００７】
また、ＳｉＣ基板にＣＶＤ等の方法によりＳｉＯ2（酸化シリコン）膜を形成した場合、ＳｉＣとＳｉＯとの界面における欠陥密度が大きくなってしまう。その為、チャネル移動度はＳｉとＳｉＯに比べ１桁以上小さくなってしまう。そこで、欠陥密度の低い絶縁層が必要である。
【０００８】
従って、ＳｉＣ基板を備えたＭＯＳＦＥＴにおけるチャネル移動度の向上を目的としたゲート絶縁膜堆積前の界面状態の制御については、堆積前のＳｉＣ基板の表面が、平坦性に優れかつダングリングボンドのない状態で形成されていることが必要である。また、ＳｉＣと絶縁膜の界面の欠陥密度が低いことが必要である。
【０００９】
そこで、本発明の目的は、ＳｉＣ基板を用いたゲート酸化膜の新たな構造を提案して、チャネル移動度および耐絶縁性に優れたＭＯＳＦＥＴを提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、ＳｉＣ基板上にゲート絶縁層を有する半導体装置であって、前記ゲート絶縁層は、前記ＳｉＣ基板上に形成されたエピタキシャルシリコン酸窒化膜からなる中間層と、前記中間層上に形成された絶縁性層状化合物からなる絶縁層とを備えた構成とすることができる。
【００１１】
前記絶縁性層状化合物のバンドギャップは、５．９ｅＶ以上としてよい。
【００１２】
前記絶縁性層状化合物は、六方晶窒化ホウ素を用いることができる。
【００１３】
前記絶縁性層状化合物の膜厚は、１０ｎｍ以上１００ｎｍ以下としてよい。
【００１４】
前記ＳｉＣ基板として、４Ｈ−ＳｉＣ基板又は６Ｈ−ＳｉＣ基板を用いることができる。
【００１５】
前記ＳｉＣ基板の[１１−２０]方向のオフ角は、０°以上８°以下としてよい。
【００１６】
前記絶縁性層状化合物は、２次元状構造を有する絶縁性の原子層が複数層に積層して構成することができる。
【００１７】
本発明は、ＭＯＳＦＥＴの構造を有する半導体装置であって、前記ＭＯＳＦＥＴは、ＳｉＣ基板と、前記ＳｉＣ基板上に形成されたゲート絶縁層であって、前記ＳｉＣ基板上に形成されたエピタキシャルシリコン酸窒化膜からなる中間層と、前記中間層上に形成された絶縁性層状化合物からなる絶縁層とを含む、該ゲート絶縁層と、前記ＳｉＣ基板の上面に形成され、一部が前記ゲート絶縁層に接触するソース領域と、前記ＳｉＣ基板の上面に形成され、一部が前記ソース領域とは離れた位置の前記ゲート絶縁層に接触するドレイン領域と、前記ゲート絶縁層上に電気的に接続されたゲート電極と、前記ソース領域上に電気的に接続されたソース電極と、前記ドレイン領域上に電気的に接続されたドレイン電極とを備えた構成とすることができる。
【００１８】
本発明は、ＳｉＣ基板上にゲート絶縁層を有する半導体装置の製造方法であって、前記ＳｉＣ基板の表面を洗浄して、該表面の平坦化を行う工程と、前記ＳｉＣ基板上に、エピタキシャルシリコン酸窒化膜からなる中間層を形成する工程と、前記中間層上に、六方晶窒化ホウ素の絶縁性層状化合物からなる絶縁層を形成する工程とを備え、前記中間層と前記絶縁層とを前記ゲート絶縁層として構成することができる。
【００１９】
本発明は、ＭＯＳＦＥＴの構造を有する半導体装置の製造方法であって、前記ＳｉＣ基板の表面を洗浄して、該表面の平坦化を行う工程と、前記ＳｉＣ基板の上面にソース領域を形成する工程と、前記ソース領域とは離れた位置における、前記ＳｉＣ基板の上面にドレイン領域を形成する工程と、一部が前記ソース領域および前記ドレイン領域に接触する位置における、前記ＳｉＣ基板の上面にエピタキシャルシリコン酸窒化膜からなる中間層を形成する工程と、前記中間層上に、六方晶窒化ホウ素の絶縁性層状化合物からなる絶縁層を形成する工程と、前記ゲート絶縁層上に電気的に接続されたゲート電極を形成する工程と、前記ソース領域上に電気的に接続されたソース電極を形成する工程と、前記ドレイン領域上に電気的に接続されたドレイン電極を形成する工程とを備え、前記中間層と前記絶縁層とを前記ＭＯＳＦＥＴのゲート絶縁層として構成することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施の形態である、半導体装置のゲート絶縁層における構成を示す説明図である。
【図２】半導体装置をＭＯＳＦＥＴとして構成した例を示す説明図である。
【図３】本発明の第２の実施の形態である、ゲート絶縁層を作成する製造方法を示すフローチャートである。
【図４】ＣＶＤ法により、Ｅ−ＳｉＯＮ上にｈ−ＢＮを形成する例を示す説明図である。
【図５】転写法により、Ｅ−ＳｉＯＮ上にｈ−ＢＮを形成する例を示す説明図である。
【発明を実施するための形態】
【００２１】
［半導体装置］
本発明の第１の実施形態である半導体装置の構成を、図１および図２に基づいて説明する。
＜ゲート絶縁層＞
図１は、半導体装置のゲート絶縁層１における構成例を示す。
【００２２】
ゲート絶縁層１は、ＳｉＣ基板２上に形成されたエピタキシャルシリコン酸窒化膜（Ｅ−ＳｉＯＮ）からなる中間層３と、中間層３上に形成された絶縁性層状化合物からなる絶縁層４とを含む。
【００２３】
以下、各部の構成について説明する。
（ＳｉＣ基板）
ＳｉＣ基板２は、十分な平坦性を有する表面を有し、例えば、４Ｈ−ＳｉＣ基板又は６Ｈ−ＳｉＣ基板を用いることができる。この場合、ＳｉＣ基板２の[１１−２０]方向のオフ角は、０°以上８°以下であればよい。なお、前記オフ角とは、ＳｉＣの（０００１）面に対するＳｉＣ基板の表面の角度である。
（Ｅ−ＳｉＯＮ）
中間層３を構成するエピタキシャルシリコン酸窒化膜（Ｅ−ＳｉＯＮ）は、４Ｈ−ＳｉＣ基板又は６Ｈ−ＳｉＣ基板のような十分な平坦性を有するＳｉＣ基板２の表面上にエピタキシャル成長される。前記Ｅ−ＳｉＯＮは、厚さ０．６ｎｍ程度の極薄の絶縁膜である。
【００２４】
前記Ｅ−ＳｉＯＮは、シリコンと酸素と窒素とがそれぞれ組成比４：５：３で構成される。また、一般的なＳｉＯＮ（酸窒化シリコン）はアモルファス構造であるのに対して、前記Ｅ−ＳｉＯＮは、窒化シリコン単原子層と酸化シリコン単原子層の積層構造（ヘテロ単原子二重層構造）を有する結晶質の薄膜である。前記Ｅ−ＳｉＯＮは、その構造上、ダングリングボンドが存在しないことから、ＳｉＣ基板２上のゲート絶縁膜堆積を行う前の表面状態としては理想的なものである。また、前記Ｅ−ＳｉＯＮは、ＳｉＣ基板上にエピタキシャル成長した膜であり、この膜自体の欠陥も少ない。さらに、ＳｉＣと前記Ｅ−ＳｉＯＮの界面の欠陥密度も低くすることができる。なお、一般的なアモルファス構造のＳｉＯＮ（酸窒化シリコン）をＳｉＣ基板上に形成すると、界面の欠陥密度は高く、チャネル移動度は小さくなってしまう。
【００２５】
Ｅ−ＳｉＯＮは、約８ｅＶのバンドギャップであることから、絶縁層４を堆積する前のバッファ層として使用可能である。従って、絶縁層４の堆積のプロセスにおいて、絶縁層４の堆積前にＥ−ＳｉＯＮを形成したことによって、平坦かつ界面準位の抑制された半導体／絶縁体界面を形成することができる。また、窒素加熱において形成することが可能である点も、簡便性の点で好ましい。しかし、前記Ｅ−ＳｉＯＮの膜厚が非常に薄いために、これだけでは絶縁破壊やリーク電流といったＳｉＯＮに特有の問題が発生してしまい、ＭＯＳＦＥＴのゲート絶縁層の構成としては不十分なものとなる。
【００２６】
なお、Ｅ−ＳｉＯＮであることの同定は、基板表面のＬＥＥＤ回折像にて√３×√３スポットが確認されることと、かつ、√３×√３スポットについての回折強度ＶＳ電子線エネルギー曲線（Ｉ−Ｖ曲線）のピークを示す曲線が、Ｅ−ＳｉＯＮの理論曲線の極大値のエネルギー位置にかかることである。好ましくは、ＰｅｎｄｒｙのＲｆａｃｔｏｒ（Ｒp）が０．３以下であることである。なお、前記ＰｅｎｄｒｙのＲｆａｃｔｏｒ（Ｒp）とは、２曲線間における極大値エネルギー位置の一致具合を定量化した指標であり、一致の程度が良好になるにつれその値は小さくなる性質がある。
【００２７】
（絶縁性層状化合物：ｈ−ＢＮ）
絶縁層４を構成する絶縁性層状化合物としては、六方晶窒化ホウ素（ｈ−ＢＮ）を用いることができる。絶縁性層状化合物のバンドギャップは、５．９ｅＶ以上である。絶縁性層状化合物の膜厚は、１０ｎｍ以上１００ｎｍ以下である。
【００２８】
絶縁性層状化合物とは、２次元状構造（シート状構造）を有する絶縁性の単原子層が互いの距離を一定に保って２層以上の複数層として積み重なって構成された化合物のことである。各単原子層にはその表面上にダングリングボンドが無く、前記絶縁性層状化合物は化学的不活性である。絶縁性層状化合物は前記単原子層同士がファンデルワールス力によって結合し、全体が構成された物質である。
【００２９】
通常、ＳｉＣ基板上への絶縁膜の堆積が行われるには、ＳｉＣ基板の表面の原子が堆積膜の原料原子と反応して結合を形成する必要があるが、前記Ｅ−ＳｉＯＮは表面が化学的不活性な構造あるため、通常の原理の成膜では膜が付かないか、若しくは堆積膜の高品質が難しいという問題が生じる。つまり、Ｅ-ＳｉＯＮ上に通常のＳｉＯやＳｉＮなどの膜は形成することが難しい。このことは、化学的に不活性な膜にダングリングボンドを有する膜は成長しずらいのではないかと考えられる。そこで、元来不活性な原子層が積層して構成された絶縁性層状化合物を絶縁膜材料として用いる。これにより、前記Ｅ−ＳｉＯＮのような不活性表面に対してもファンデルワールス力に起因した物理吸着による堆積膜の形成が可能となる。また、前記絶縁性層状化合物を用いることにより、原理的にＥ−ＳｉＯＮへのダメージの少ない成膜となることから、前記Ｅ−ＳｉＯＮの構造を破壊することなくゲート絶縁層１を形成することが可能となる。
【００３０】
なお、ＳｉＣ基板やＳｉＯ層に前記ｈ−ＢＮを形成しようとしても、密着性が得られず、また、前記ｈ-ＢＮの特性を得られないことが知見として得られた。これは、ＳｉＣ基板やＳｉＯ層の表面はダングリングボンドが存在するため、ダングリングボンドを有しないｈ-ＢＮが安定して成長できないためではないかと考えられる。
【００３１】
＜ＭＯＳＦＥＴ＞
図２は、半導体装置をＭＯＳＦＥＴ１０として構成した例を示す。
【００３２】
ＭＯＳＦＥＴ１０は、ＳｉＣ基板２と、上記図１に示すゲート絶縁層１と、ＳｉＣ基板２の上面に形成されその一部がゲート絶縁層１に接触するソース領域１１と、ＳｉＣ基板２の上面に形成されその一部がソース領域１１とは離れた位置のゲート絶縁層１に接触するドレイン領域１２と、ゲート絶縁層１上に電気的に接続されたゲート電極１３と、ソース領域１１上に電気的に接続されたソース電極１４と、ドレイン領域１２上に電気的に接続されたドレイン電極１５とを含む構成からなる。
【００３３】
ＳｉＣ基板２はｎ型ＳｉＣであり、その上部に低濃度のＰ型層（ｐ-）がエピタキシャル成長されている。ソース領域１１およびドレイン領域１２は、エピタキシャル成長された高濃度のｎ型層（ｎ+）である。
【００３４】
ＳｉＣ基板２を用いたＭＯＳＦＥＴの場合、４Ｈ−ＳｉＣのバンドギャップが３．２６ｅＶであることから、ゲート絶縁層１として一般には５ｅＶ以上のゲート絶縁膜が必要である。現在、ＳｉＣ基板２用の絶縁膜材料として研究が進んでいるものの一つにＨｆＯ2があるが、これは５．８ｅＶのバンドギャップを有しているため、ゲート絶縁膜に要求されるバンドギャップとしての信頼性を確保するには少なくともこの値以上であることが好ましい。
【００３５】
本発明における絶縁性層状化合物において５．８ｅＶ以上バンドギャップを有する物質の代表例としては、六方晶窒化ホウ素（ｈ−ＢＮ）が挙げられる。ｈ−ＢＮは、５．９ｅＶのバンドギャップを有しているため、ＳｉＣ基板２のゲート絶縁膜として使用可能な絶縁性層状化合物である。
【００３６】
上述したように、ＳｉＣ基板２上に形成されたＥ−ＳｉＯＮ（中間層３）と、Ｅ−ＳｉＯＮ上に形成されたｈ−ＢＮ（絶縁性層状化合物：絶縁層４）とからなる積層構造としたので、ＳｉＯＮへの損傷がなく、半導体／絶縁膜界面の欠陥密度が低く、平坦性および界面準位抑制に優れたゲート絶縁層１として新たに構成することができ、これにより、チャネル移動度を向上させ、耐絶縁性に優れたＭＯＳＦＥＴを作製することができる。
【００３７】
［半導体装置の製造方法］
次に、本発明の第２の実施形態である半導体装置の製造方法を、図３〜図５に基づいて説明する。
【００３８】
＜ゲート絶縁層の製造方法＞
まず、ゲート絶縁層の製造方法について説明する。
【００３９】
図３は、図１のゲート絶縁層１を作成する方法のフローチャートを示す。
【００４０】
ステップＳ１では、ＳｉＣ基板２の表面を洗浄して、該ＳｉＣ基板２の表面の平坦化処理を行う。
【００４１】
ステップＳ２では、ＳｉＣ基板２上に、エピタキシャルシリコン酸窒化膜（Ｅ−ＳｉＯＮ）からなる中間層３を形成する。
【００４２】
ステップＳ３では、中間層３であるＥ−ＳｉＯＮ上に、六方晶窒化ホウ素（ｈ−ＢＮ）の絶縁性層状化合物からなる絶縁層４を形成する。
【００４３】
以下、ｈ−ＢＮを代表例として、Ｅ−ＳｉＯＮ上にｈ−ＢＮを形成する手法について説明する。その形成する手法として、ＣＶＤ法および転写法について説明する。
【００４４】
＜製法１：ＣＶＤ法＞
まず、製法１として、ＣＶＤ法について説明する。
【００４５】
図４は、熱ＣＶＤ法を用いて、Ｅ−ＳｉＯＮ上にｈ−ＢＮを直接形成する例を示す模式図である。Ｅ−ＳｉＯＮが形成されたＳｉＣ基板２が加熱炉２０内にて約１０００℃で加熱され、加熱炉２０へ供給された原料ガスの熱分解により前記Ｅ−ＳｉＯＮ上にｈ−ＢＮが形成される。
【００４６】
ＣＶＤ法においては、成膜時間を増減させることで、膜厚を制御することが可能である。原料については、ホウ素原料としてジボラン、窒素原料としてアンモニアやヒドラジンを用いることができる。この他に、ボラジンやアンモニアボランといったホウ素原子と窒素原子を両方含む化合物を原料として用いてもよい。また、熱ＣＶＤ以外に、プラズマＣＶＤを用いた成膜も可能である。
【００４７】
以下、ＣＶＤ法によるゲート絶縁層１の具体的な作製例として、作製例１〜作製例４、比較例について説明する。
【００４８】
（作製例１）
まず、ステップＳ１について説明する。
【００４９】
ＳｉＣ基板２は、１０ｍｍ角にカットされた厚さ４３０μｍの４Ｈ−ＳｉＣで、オフ角が４°で、表面がＳｉ面の基板を使用した。このＳｉＣ基板２を表面不純物の除去として有機溶媒と純水による超音波洗浄をそれぞれ１０分間行った。次に、洗浄後のＳｉＣ基板２を、横型の加熱炉２０内に設置されたグラファイト製のサセプタ２１上におき、炉内真空度が１０-3Ｐａになるまで真空引きを行った。真空引き後、水素ガスを大気圧になるまで炉内に導入し、流量１０００ｓｃｃｍ、温度１４００℃にて２０分間加熱を行うことで、ＳｉＣ基板２の表面の平坦化処理を行った。加熱後、基板温度が室温になるまで１５分間冷却してから水素ガスの導入を停止し、炉内真空度が１０-3Ｐａになるまで真空引きを行った。なお、前記温度は１４００℃以上１６００℃以下で行うことができる。
【００５０】
なお、ＳｉＣ基板２の表面の平坦化処理について説明しておく。
【００５１】
Ｅ−ＳｉＯＮを成長する前のＳｉＣ基板２の平坦化処理の手法としては、一般的に、ＳｉＣ基板２のステップ−テラス構造上にエピタキシャル薄膜を含むファセット面を形成する手法や、ＳｉＣ基板２のステップ−テラス構造の凹凸を平滑化加工する手法がある。本例では、Ｅ−ＳｉＯＮを成長する前のＳｉＣ基板２の基板表面状態としては、ユニット半分高さ（４Ｈで０．５ｎｍ、６Ｈで０．７５ｎｍ）ないしユニット高さ（４Ｈで１．０  ｎｍ、６Ｈで１．５ｎｍ）のステップ−テラス構造がテラス幅均一で形成されていることが好ましい。なお、基板については、エピタキシャル膜形成の有無あるいはドーピングの有無を問わない。
【００５２】
次に、ステップＳ２について説明する。
【００５３】
そして、炉内に窒素ガスを大気圧になるまで導入し、流量１０００ｓｃｃｍ、温度１４００℃にて２０分間加熱を行うことで、ＳｉＣ基板２上に、Ｅ−ＳｉＯＮを厚さ０．６ｎｍ形成した。なお、炉内には酸素が残留していても良い。加熱後は、基板温度が室温になるまで１５分間冷却してから窒素ガスの導入を停止し、加熱炉を大気解放して試料を取り出した。なお、前記温度は１３００℃以上１５００℃以下で行うことができる。より好ましくは１４００℃である。１３００℃以下の場合は表面の窒化が進行せず、１５００℃以上の場合は表面荒れが発生してしまう。
【００５４】
次に、ステップＳ３について説明する。
【００５５】
続いて作製した試料を別の同型の横型管状炉内のサセプタ上へ搬送した。搬送後、炉内真空度が１０-3Ｐａになるまで真空引きを行った後、キャリアガスとして水素を５００ｓｃｃｍ流し、原料であるアンモニアボランを１００℃に加熱することで昇華させて供給した。そして、大気圧で温度１０００℃に昇温して３０分間加熱を行うことにより、前記Ｅ−ＳｉＯＮ上に、ｈ−ＢＮを厚さ５０ｎｍ成長した。加熱後、基板温度が室温になるまで１５分間冷却してからガスの導入を停止し、炉内真空度が１０-3Ｐａになるまで真空引きを行った後、炉内を外気でベントして試料を取り出した。なお、前記温度は９００℃以上１１００℃以下で行うことができる。より好ましくは１０００℃である。９００℃以下の場合はｈ−ＢＮの膜質が悪く、１１００℃以上の場合は膜厚の均一性が失われる。
【００５６】
（作製例２)
作製例１のステップＳ３の工程において、ｈ−ＢＮ成長の加熱時間を６０分間に変更することで、ｈ−ＢＮの膜厚を１００ｎｍとした。それ以外は、同じ工程にて作製した。
【００５７】
（作製例３）
作製例１のステップＳ１の工程において、ＳｉＣ基板２のポリタイプを６Ｈ−ＳｉＣ基板に変更した。それ以外は、同じ工程にて作製した。
【００５８】
（作製例４）
作製例１のステップＳ１の工程において、ＳｉＣ基板の［１１−２０］方向のオフ角を０°、８°、１２°に変更した。それ以外は、同じ工程にて作製した。
【００５９】
（比較例）
作製例１のステップＳ３の工程において、ｈ−ＢＮの成膜をスパッタリングによるＡｌ2Ｏ3の成膜に変更して行った。以下、スパッタリングの工程について説明する。
【００６０】
まず、作製例１のステップＳ２の工程にて作製したＥ−ＳｉＯＮを、ヘリコン型高周波マグネトロンスパッタリング装置内に設置された台座上に置き、１０-3Ｐａになるまで真空引きを行った後、Ａｒガスを１０ｓｃｃｍ、酸素ガス１ｓｃｃｍをチャンバ内に導入した。その後、１Ｐａになるようチャンバ内の圧力を調整した後、陰極電力１５０Ｗにて前記Ｅ−ＳｉＯＮ上へのアルミのスパッタリングを２分間行い、膜厚５０ｎｍのＡｌ2Ｏ3を形成した。
【００６１】
従来の手法であるスパッタリングを用いた場合、スパッタリングの原理上、ＳｉＣ基板２の基板表面に対して高エネルギーで原子が衝突する必要があるため、堆積初期の段階で極薄のＳｉＯＮの構造を破壊してしまう問題がある。したがって、中間層３であるＥ−ＳｉＯＮ上へのゲート絶縁膜の堆積においては、図３のステップＳ３に示すようなＥ−ＳｉＯＮを破壊しない絶縁層４の形成を実現することが求められる。
【００６２】
＜製法１の評価＞
次に、作製例１〜４、および比較例において作製した試料について評価する。
【００６３】
評価方法としては。ＴＥＭ（透過型電子顕微鏡）を用いて撮影した断面写真像において、ＳｉＣ／絶縁膜界面におけるＥ−ＳｉＯＮの損傷の有無を確認した。この評価により、前記界面の欠陥密度を定性的に評価することができる。つまり、損傷の確認できるものは、前記界面にも多くの欠陥があり、欠陥密度は高いといえる。以下、評価結果について説明する。
【００６４】
表１は、ＳｉＣ／絶縁膜界面に対する成膜法の影響をまとめたものである。
【００６５】
【表１】
2017041503.tif 000003
【００６６】
具体的には、作製例１にて作製したｈ−ＢＮと、比較例にて作製したＡｌ2Ｏ3との２試料についての界面におけるＥ−ＳｉＯＮの損傷の有無を評価した結果である。これにより、ｈ−ＢＮを成膜した試料については、Ｅ−ＳｉＯＮの構造が維持され、Ａｌ2Ｏ3を成膜した試料についてはＥ−ＳｉＯＮが損傷していることが確認された。
【００６７】
表２は、ｈ−ＢＮ成膜後のＳｉＣ／絶縁膜界面に対するｈ−ＢＮの膜厚の影響をまとめたものである。
【００６８】
【表２】
2017041503.tif 000004
【００６９】
具体的には、作製例１および作製例２にて作製した、ｈ−ＢＮの膜厚５０ｎｍと１００ｎｍとの２試料についての界面におけるＥ−ＳｉＯＮの損傷の有無を確認した結果である。これにより、いずれの試料においても、Ｅ−ＳｉＯＮの構造が維持されていることが確認された。
【００７０】
表３は、ｈ−ＢＮ成膜後のＳｉＣ／絶縁膜界面に対する基板のポリタイプの影響をまとめたものである。
【００７１】
【表３】
2017041503.tif 000005
【００７２】
具体的には、作製例１と作製例３において作製した４Ｈ−ＳｉＣと６Ｈ−ＳｉＣとの２試料についてのＥ−ＳｉＯＮの損傷の有無を評価した結果である。これにより、いずれの試料においても、ＳｉＯＮの構造が維持されていることが確認された。
【００７３】
表４は、ｈ−ＢＮ成膜後のＳｉＣ／絶縁膜界面に対する基板の[１１−２０]方向へのオフ角の影響をまとめたものである。
【００７４】
【表４】
2017041503.tif 000006
【００７５】
具体的には、作製例１および作製例３にて作製したオフ角０°、４°、８°、１２°の試料についての界面状態をそれぞれ評価した結果である。これにより、オフ角が０°、４°、８°の試料ではＳｉＯＮの構造が維持され、１２°の試料についてはＥ−ＳｉＯＮが損傷していることが確認された。
【００７６】
＜製法２：転写法＞
次に、製法２として、転写法について説明する。
【００７７】
図５（ａ）〜（ｄ）は、転写法を用いて、Ｅ−ＳｉＯＮ上にｈ−ＢＮを形成する製造方法を示す。
【００７８】
図５（ａ）において、適当なｈ−ＢＮ転写用基板３０上に形成されたｈ−ＢＮ３１に対して、転写用フィルム３２を押し付ける。
【００７９】
図５（ｂ）において、ｈ−ＢＮ３１を、ｈ−ＢＮ転写用基板３０から剥離する。
【００８０】
図５（ｃ）において、Ｅ−ＳｉＯＮ３３が別途予め形成されたＳｉＣ基板３４へ密着させる。この予め作成されたＥ−ＳｉＯＮ３３を有するＳｉＣ基板３４は、前述した図３のステップＳ２の工程を終了した時点での基板に対応する。この場合、転写前のＥ−ＳｉＯＮ３３の表面は、不純物が十分に除去されていることが望ましい。
【００８１】
図５（ｄ）において、有機洗浄等を用いて、転写用フィルム３２を除去する。
【００８２】
＜ＭＯＳＦＥＴの製造方法＞
次に、図３に示すＭＯＳＦＥＴの製造方法について説明する。
【００８３】
まず、ｎ型のＳｉＣ基板２上に、低濃度のｐ層（ｐ-）をエピタキシャル成長する。次に、そのｐ層上に、イオン注入用マスク材をパターニングし、ソース領域１１・ドレイン領域１２の形成として、イオン注入にて高濃度ｎウェル層（ｎ+）を形成する。次に、マスク材を除去した後、ｎウェル層の活性化アニールを行う。次に、その活性化アニール後のＳｉＣ基板２の表面を。ＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）により表面加工する。これによって活性化アニールにて発生した表面のステップバンチングを除去し、ＳｉＣ基板２の表面を平坦化させる。
【００８４】
その後は、図３のステップＳ１〜ステップＳ３に従って、以下の処理を行う、
ソース領域１１・ドレイン領域１２を形成した後のＳｉＣ基板２の表面のステップ−テラス構造において、水素加熱による平坦化処理を行う。次に、ＳｉＣ基板２上に、窒素加熱にてＥ−ＳｉＯＮ（中間層３）をエピタキシャル成長にて形成する。次に、Ｅ−ＳｉＯＮ上に、ｈ−ＢＮ（絶縁層４）をエピタキシャル成長にて形成する。次に、ｈ−ＢＮ上に、ドライエッチング用マスク材をパターニングする。次に、ウェル層表面上のゲート絶縁層１（Ｅ−ＳｉＯＮとｈ−ＢＮ）のみをドライエッチングする。次に、マスク材を除去する。最後に、ソース電極１４・ドレイン電極１５を、ソース領域１１・ドレイン領域１２上にそれぞれ形成し、ゲート絶縁層１上にゲート電極１３を形成する。
【００８５】
上述したように、ＳｉＣ基板２上にＥ−ＳｉＯＮを形成し、そのＥ−ＳｉＯＮ上にｈ−ＢＮを形成した積層構造を有するゲート絶縁層１を作成したので、ＳｉＯＮへの損傷がなく、欠陥密度が低い半導体／絶縁膜界面の平坦性および界面準位抑制に優れたゲート絶縁層１を構成することができ、これにより、チャネル移動度が向上しかつ耐絶縁性に優れたＭＯＳＦＥＴを作製することができる。
【符号の説明】
【００８６】
１  ゲート絶縁層
２  ＳｉＣ基板
３  中間層（Ｅ−ＳｉＯＮ）
４  絶縁層（絶縁性層状化合物、ｈ−ＢＮ）
１０  ＭＯＳＦＥＴ
１１  ソース領域
１２  ドレイン領域
１３  ゲート電極
１４  ソース電極
１５  ドレイン電極
２０  加熱炉
２１  サセプタ
３０  ｈ−ＢＮ転写用基板
３１  ｈ−ＢＮ
３２  転写用フィルム
３３  Ｅ−ＳｉＯＮ
３４  ＳｉＣ基板
【図１】
2017041503.tif 000007
【図２】
2017041503.tif 000008
【図３】
2017041503.tif 000009
【図４】
2017041503.tif 000010
【図５】
2017041503.tif 000011