(57)【要約】      （修正有）【課題】向上した信頼性および／または耐久性を有する半導体装置を提供する。【解決手段】半導体装置１００は、垂直方向電気素子配置の複数の補償領域１１０と、垂直方向電気素子配置の複数のドリフト領域１２０と、空乏化不可能ドーピング領域１３０とを含む。複数の補償領域のいくつかは、半導体装置の半導体基板中に配置される。さらに、垂直方向電気素子配置の複数のドリフト領域は、半導体装置のセル領域１０２内の半導体基板中に配置される。複数のドリフト領域と複数の補償領域は横方向に交互に配置される。空乏化不可能ドーピング領域は、セル領域の端から半導体基板の端１０４に向かって横方向に延びる。空乏化不可能ドーピング領域は遮断動作中に半導体装置へ印可される電圧により空乏化されないドーピングを有する。【選択図】図１
2017028263.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置（１００）であって、
垂直方向電気素子配置の複数の補償領域（１１０）であって、前記複数の補償領域（１１０）のうちのいくつかの補償領域（１１０）は前記半導体装置の半導体基板中に配置される、複数の補償領域（１１０）と、
前記半導体装置のセル領域（１０２）内の前記半導体基板中に配置された前記垂直方向電気素子配置の複数のドリフト領域（１２０）であって、前記複数のドリフト領域（１２０）と前記複数の補償領域（１１０）は横方向に交互に配置される、複数のドリフト領域（１２０）と、
前記セル領域（１０２）の端から前記半導体基板の端（１０４）に向かって横方向に延びる空乏化不可能ドーピング領域（１３０）であって、前記空乏化不可能ドーピング領域（１３０）は遮断動作中に前記半導体装置へ印可される電圧により空乏化されないドーピングを含み、前記複数の補償領域（１１０）と前記空乏化不可能ドーピング領域（１３０）は第１の導電型を含み、前記複数のドリフト領域（１２０）は第２の導電型を含む空乏化不可能ドーピング領域（１３０）と、を含む半導体装置（１００）において、
前記空乏化不可能ドーピング領域（１３０）は前記セル領域（１０２）近傍の領域において最大ドーピング濃度（１３２）を有し、前記空乏化不可能ドーピング領域（１３０）はさらに、前記半導体基板と前記セル領域（１０２）内の前記垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域まで２０μｍより長い横方向の距離において、または前記半導体基板と前記セル領域（１０２）内の前記垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域までドリフトゾーンの深さまたは前記複数の補償領域（１１０）のうちの一つの補償領域（１１０）の深さより長い横方向の距離において、または最も下側の導電層により実現されるゲートフィールドプレートより前記半導体基板の端（１０４）のより近い位置において、前記空乏化不可能ドーピング領域（１３０）の前記最大ドーピング濃度（１３２）より少なくとも１０％低い低ドーピング濃度（１３４）を有する、半導体装置（１００）。
【請求項２】
前記空乏化不可能ドーピング領域（１３０）は、オーム経路が前記空乏化不可能ドーピング領域（１３０）と前記セル領域（１０２）内の前記垂直方向電気素子配置の導電性コンタクト構造との間に存在するように、前記半導体基板内に配置される、請求項１に記載の半導体装置。
【請求項３】
前記空乏化不可能ドーピング領域（１３０）は、前記垂直方向電気素子配置の導電性コンタクト構造へ接続される前記垂直方向電気素子配置のドーピング領域から前記半導体装置の前記端（１０４）に向かって横方向に延在刷る、または前記セル領域（１０２）内の前記垂直方向電気素子配置の導電性コンタクト構造から前記半導体装置の前記端（１０４）に向かって横方向に延在する、請求項１または２に記載の半導体装置。
【請求項４】
前記垂直方向電気素子配置の前記ドーピング領域は、アノード領域、カソード領域、ドレイン領域、ボディ領域、コレクタ領域またはベース領域である、請求項３に記載の半導体装置。
【請求項５】
前記空乏化不可能ドーピング領域（１３０）は５μｍ未満の厚さを有する、請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記空乏化不可能ドーピング領域（１３０）は、前記垂直方向電気素子配置のボディ領域（２７０）より深く大きな前記半導体基板の中へ延在する、請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
前記空乏化不可能ドーピング領域（１３０）は、前記半導体基板の表面に隣接して配置される、請求項１〜６のいずれか一項に記載の半導体装置。
【請求項８】
前記空乏化不可能ドーピング領域（１３０）は、１×１０１６ｃｍ−３を超える最大ドーピング濃度を有する、請求項１〜７のいずれか一項に記載の半導体装置。
【請求項９】
前記空乏化不可能ドーピング領域（１３０）は、少なくとも２．５×１０１２ｃｍ−２の取り込みドーピング量を含む、請求項１〜８のいずれか一項に記載の半導体装置。
【請求項１０】
前記空乏化不可能ドーピング領域（１３０）の前記ドーピング濃度の横方向プロファイルは、平均すると、前記空乏化不可能ドーピング領域（１３０）の前記最大ドーピング濃度（１３２）を有する領域から前記低ドーピング濃度（１３４）を有する領域へと低下する、請求項１〜９のいずれか一項に記載の半導体装置。
【請求項１１】
前記空乏化不可能ドーピング領域（１３０）の前記ドーピング濃度の横方向プロファイルは、前記空乏化不可能ドーピング領域の前記最大ドーピング濃度（１３２）を有する領域と前記低ドーピング濃度（１３４）を有する領域との間に複数の極大値と極小値を含み、
前記複数の極大値および極小値のうちの隣接する極大値と極小値とは前記最大ドーピング濃度（１３２）の１０％より大きく異なる、請求項１〜１０のいずれか一項に記載の半導体装置。
【請求項１２】
前記空乏化不可能ドーピング領域（１３０）は、前記セル領域を横方向に囲む、請求項１〜１１のいずれか一項に記載の半導体装置。
【請求項１３】
前記空乏化不可能ドーピング領域（１３０）は、前記セル領域（１０２）の角領域（７３２）において平均ドーピング濃度を有し、前記平均ドーピング濃度は、前記半導体基板の端とほぼ平行に２００μｍを超えて延在する前記セル領域（１０２）の端（７３４）における平均ドーピング濃度より大きい、請求項１２に記載の半導体装置。
【請求項１４】
前記セル領域の角領域に配置される複数の空乏化不可能ドーピング領域（１３０）であって、前記半導体基板の端とほぼ平行に２００μｍを超えて延在する前記セル領域の端において遮断される、複数の空乏化不可能ドーピング領域（１３０）を含む、請求項１〜１１のいずれか一項に記載の半導体装置。
【請求項１５】
前記空乏化不可能ドーピング領域（１３０）は、前記半導体装置のゲートパッド（６１０）の少なくとも一部の下に横方向に延在する、請求項１〜１４のいずれか一項に記載の半導体装置。
【請求項１６】
前記セル領域（１０２）の外側に配置される前記第１の導電型の複数の終端補償領域（２１０）であって、前記空乏化不可能ドーピング領域（１３０）へ接続される複数の終端補償領域（２１０）を含む、請求項１〜１５のいずれか一項に記載の半導体装置。
【請求項１７】
前記垂直方向電気素子配置は電界効果トランジスタ配置であり、
前記空乏化不可能ドーピング領域（１３０）は、前記電界効果トランジスタ配置のゲートパッドから前記セル領域の前記端までの距離の５０％よりさらに離れて横方向に配置されたセル領域の端の一部に少なくとも配置される、請求項１〜１６のいずれか一項に記載の半導体装置。
【請求項１８】
半導体装置（９００）であって、
前記半導体装置の半導体基板の表側と裏側との間の通電を可能にする垂直方向電気素子配置（９１０）と、
前記半導体基板のセル領域（９０２）の端から前記半導体基板の端（９０４）に向かって横方向に延びる空乏化不可能ドーピング領域（９２０）であって、前記空乏化不可能ドーピング領域（９２０）は、遮断動作中に前記半導体装置へ印可される電圧により空乏化されないドーピングを含み、前記空乏化不可能ドーピング領域（９２０）は第１の導電型を含む空乏化不可能ドーピング領域（９２０）と、を含む半導体装置（９００）において、
前記空乏化不可能ドーピング領域（９２０）は、前記セル領域（９０２）近傍の領域において最大ドーピング濃度（９２２）を有し、前記空乏化不可能ドーピング領域（９２０）はさらに、前記半導体基板と前記セル領域（９０２）内の垂直方向電気素子配置（９１０）の導電性コンタクト構造との間の最も近いコンタクト領域まで２０μｍより長い横方向の距離において、または前記半導体基板と前記セル領域（９０２）内の前記垂直方向電気素子配置（９１０）の導電性コンタクト構造との間の最も近いコンタクト領域まで前記垂直方向電気素子配置（９１０）のドリフトゾーンの深さより長い横方向の距離において、または最も下側の導電層により実現されるゲートフィールドプレートより前記半導体基板の端（９０４）のより近い位置において、前記空乏化不可能ドーピング領域（９２０）の前記最大ドーピング濃度（９２２）より少なくとも１０％低い低ドーピング濃度（９２４）を有し、
前記低ドーピング濃度（９２４）を有する前記空乏化不可能ドーピング領域（９２０）の一部と前記第２の導電型を含み前記セル領域（９０２）の外側に配置される前記半導体基板のドーピング領域（９３０）との間の横方向の距離は、２０μｍ未満である、半導体装置（９００）。
【請求項１９】
半導体装置を形成する方法（８００）であって、
垂直方向電気素子配置の複数の補償領域を形成する工程（８１０）であって、前記複数の補償領域のいくつかの補償領域は前記半導体装置の半導体基板中に延び、前記垂直方向電気素子配置の複数のドリフト領域は前記半導体装置のセル領域内の前記半導体基板中に延び、前記複数のドリフト領域と前記複数の補償領域は横方向に交互に配置される、工程（８１０）と、
前記セル領域の端から前記半導体基板の端に向かって横方向に延びる空乏化不可能ドーピング領域を形成する工程（８２０）であって、前記空乏化不可能ドーピング領域は阻止動作中に前記半導体装置へ印可される電圧により空乏化されないドーピングを含み、前記複数の補償領域（１１０）と前記空乏化不可能ドーピング領域は第１の導電型を含み、前記複数のドリフト領域は第２の導電型を含む、工程（８２０）と、を含む方法において、
前記空乏化不可能ドーピング領域は前記セル領域に近い領域に最大ドーピング濃度を含み、前記空乏化不可能ドーピング領域はさらに、前記半導体基板と前記セル領域内の前記垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域まで２０μｍより長い横方向の距離に、または前記半導体基板と前記セル領域内の前記垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域までドリフトゾーンの深さまたは前記複数の補償領域（１１０）のうちの一つの補償領域（１１０）の深さより長い横方向の距離に、または最も下側の導電層により実現されるゲートフィールドプレートより前記半導体基板の端のより近い位置に、前記空乏化不可能ドーピング領域の前記最大ドーピング濃度の少なくとも１０％の低ドーピング濃度を含む、方法。
【請求項２０】
前記空乏化不可能ドーピング領域を形成する工程（８２０）は、前記半導体基板上にインプラントマスクを形成する工程を含み、
前記インプラントマスクは、前記空乏化不可能ドーピング領域の前記最大ドーピング濃度を得るように計画された領域から前記低ドーピング濃度を得るように計画された領域へと互いに低下するサイズまたは増加する距離を有する孔を含む、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、半導体装置の終端構造の概念に関し、特に半導体装置および半導体装置形成方法に関する。
【背景技術】
【０００２】
多くの用途では、電力用トランジスタは逆方向モード（例えば、ハーフブリッジ配置）で作動される。この接続では、ボディダイオードは順方向動作にされてもよく、ｐ型ボディ領域とｎ型基板（ｎチャネルＭＯＳ（金属酸化膜半導体）では）は電子と正孔をプラズマとしてドリフトゾーン内に注入する。プラズマの多くは高容積のために特に端領域に蓄積され得、端領域は阻止電圧の印加（整流）中に空乏化される。端領域からのすべての正孔は、最も外側のソース／ボディコンタクトを通して流れ出る必要があり、一方、電子は例えば設けられた大面積基板へ流れ出ることができる。結果、非常に高い正孔電流密度および高い正孔濃度が端領域に達しうる。半導体装置の信頼性および／または耐久性を向上することが望まれている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
向上した信頼性および／または耐久性を提供する半導体装置の概念を提供する要求がありうる。
【課題を解決するための手段】
【０００４】
このような要求は特許請求の範囲の主題により満たすことができる。
【０００５】
いくつかの実施形態は、垂直方向電気素子配置の複数の補償領域と、垂直方向電気素子配置の複数のドリフト領域と、空乏化不可能ドーピング領域とを含む半導体装置に関する。複数の補償領域のいくつかの補償領域は、半導体装置の半導体基板中に配置される。さらに、垂直方向電気素子配置の複数のドリフト領域は、半導体装置のセル領域内の半導体基板中に配置される。複数のドリフト領域と複数の補償領域は、横方向に交互に配置される。空乏化不可能ドーピング領域は、セル領域の端から半導体基板の端に向かって横方向に延在する。空乏化不可能ドーピング領域は、遮断動作中に半導体装置へ印可される電圧により空乏化されないドーピングを含む。さらに、複数の補償領域と空乏化不可能ドーピング領域は、第１の導電型を含み、複数のドリフト領域は第２の導電型を含む。空乏化不可能ドーピング領域は、セル領域に近い領域において最大ドーピング濃度を有する。空乏化不可能ドーピング領域はさらに、半導体基板とセル領域内の垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域まで２０μｍより長い横方向の距離において、または半導体基板とセル領域内の垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域までドリフトゾーンの深さまたは複数の補償領域のうちの一つの補償領域の深さより長い横方向の距離において、または最も下側の導電層により実現されるゲートフィールドプレートより半導体基板の端に近い位置において、空乏化不可能ドーピング領域の最大ドーピング濃度より少なくとも１０％低い低ドーピング濃度を有する。
【０００６】
いくつかの実施形態は、垂直方向電気素子配置と空乏化不可能ドーピング領域とを含む半導体装置に関する。垂直方向電気素子配置は、半導体装置の半導体基板の表側と裏側との間の通電を可能にする。さらに、空乏化不可能ドーピング領域は、半導体基板のセル領域の端から半導体基板の端に向かって横方向に延在する。空乏化不可能ドーピング領域は、遮断動作中に半導体装置へ印可される電圧により空乏化されないドーピングを含む。空乏化不可能ドーピング領域は、第１の導電型を含む。空乏化不可能ドーピング領域は、セル領域に近い領域において最大ドーピング濃度を有する。空乏化不可能ドーピング領域はさらに、半導体基板とセル領域内の垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域まで２０μｍより長い横方向の距離において、または半導体基板とセル領域内の垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域まで複数の補償領域のうちの一つの補償領域の深さより長い横方向の距離において、または最も下側の導電層により実現されるゲートフィールドプレートより半導体基板の端に近い位置において、空乏化不可能ドーピング領域の最大ドーピング濃度より少なくとも１０％低い低ドーピング濃度を有する。さらに、低ドーピング濃度を有する空乏化不可能ドーピング領域の一部と第２の導電型を含みセル領域の外側に配置される半導体基板のドーピング領域との間の横方向の距離は、２０μｍ未満である。
【０００７】
いくつかの実施形態は、半導体装置の形成方法に関する。本方法は、垂直方向電気素子配置の複数の補償領域を形成する工程を含む。複数の補償領域のいくつかの補償領域は、半導体装置の半導体基板中に延在する。さらに、垂直方向電気素子配置の複数のドリフト領域は、半導体装置のセル領域内の半導体基板の中へ延在する。複数のドリフト領域と複数の補償領域は、横方向に交互に配置される。複数の補償領域は、第１の導電型を含み、複数のドリフト領域は、第２の導電型を含む。さらに、本方法は、セル領域の端から半導体基板の端に向かって横方向に延びる空乏化不可能ドーピング領域を形成する工程を含む。空乏化不可能ドーピング領域は、遮断動作中に半導体装置へ印可される電圧により空乏化されないドーピングを含む。さらに、空乏化不可能ドーピング領域は、第１の導電型を含む。空乏化不可能ドーピング領域は、セル領域に近い領域において最大ドーピング濃度を有する。空乏化不可能ドーピング領域はさらに、半導体基板とセル領域内の垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域まで２０μｍより長い横方向の距離において、または半導体基板とセル領域内の垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域まで複数の補償領域のうちの一つの補償領域の深さより長い横方向の距離において、または最も下側の導電層により実現されるゲートフィールドプレートより半導体基板の端に近い位置において、空乏化不可能ドーピング領域の最大ドーピング濃度より少なくとも１０％低い低ドーピング濃度を有する。
【０００８】
装置および／または方法のいくつかの実施形態が、単に一例として以下の添付図面を参照して説明される。
【図面の簡単な説明】
【０００９】
【図１】半導体装置の一部の概略断面図を示す。
【図２】電界効果トランジスタ配置を含む半導体装置の一部の概略断面図を示す。
【図３】空乏化不可能ドーピング領域のドーピングプロファイルの概略図を示す。
【図４】セル領域を囲む空乏化不可能ドーピング領域を含む半導体装置の概略上面図を示す。
【図５】ゲートパッドの下に達する空乏化不可能ドーピング領域を含む半導体装置の概略上面図を示す。
【図６】角領域に高ドーピングを有する空乏化不可能ドーピング領域を含む半導体装置の概略上面図を示す。
【図７】半導体装置形成方法のフローチャートを示す。
【図８】半導体装置の一部の概略断面図を示す。
【図９】半導体装置形成方法のフローチャートを示す。
【発明を実施するための形態】
【００１０】
次に、様々な例示的実施形態について、いくつかの例示的実施形態を示す添付図面を参照してより完全に説明する。添付図面では、線、層、および／または領域の太さ、または厚さは明確化のために誇張されることがある。
【００１１】
したがって、例示的実施形態は、様々な修正および代替形態が可能であり、添付図面において一例として示され、本明細書において詳細に説明される。しかし、開示された特定の形式に例示的実施形態を限定する意図は無く、逆に、例示的実施形態は本開示の範囲に入るすべての修正、均等物、および代替物を含むということを理解すべきである。同じ参照符号は添付図面説明を通して同じ要素を指す。
【００１２】
要素が別の要素へ「接続された」、または「結合された」として参照される場合、要素は他の要素へ直接接続または結合されてもよいし、または介在要素が存在してもよいことが理解される。対照的に、要素が別の要素へ「直接接続された」、または「直接結合された」として参照される場合、介在要素は存在しない。要素間の関係を説明するために使用される他の語句は、（例えば、「間に」対「間に直接」、「隣接した」対「直接隣接した」など）同様に解釈されるべきである。
【００１３】
本明細書で使用される専門用語は、特定の実施形態だけを説明する目的のためだけであって、例示的実施形態を制限するようには意図されていない。本明細書においては、文脈で明示しない限り単数形の定冠詞と不定冠詞は複数形も同様に含むように意図される。本明細書で使用される場合、「備える」および「含む」という用語は、記載された機能、整数、工程、動作、要素、および／または部品の存在を特定するが、１つまたは複数の他の機能、整数、工程、動作、要素、部品、および／またはこれらのグループの存在または追加を排除するものではないということもさらに理解されるべきである。
【００１４】
特記しない限り、本明細書で使用されるすべて用語（技術的および科学的用語を含む）は、例示的実施形態が属する技術分野の当業者により一般的に理解される意味と同じ意味を有する。用語（例えば、通常使用される辞書に定義されるもの）は関連技術の文脈内のそれらの意味と一致する意味を有すると解釈されるべきである。しかし、本開示が当業者により一般的に理解される意味から逸脱する特定の意味を用語に持たせる場合には、この意味は、この定義が本明細書において与えられる特定の文脈において考慮されるべきである。
【００１５】
図１は一実施形態による半導体装置１００を示す。半導体装置１００は、垂直方向電気素子配置の複数の補償領域１１０と、垂直方向電気素子配置の複数のドリフト領域１２０と、空乏化不可能ドーピング領域１３０とを含む。複数の補償領域のうちのいくつかの補償領域１１０は、半導体装置１００の半導体基板中に配置される。さらに、垂直方向電気素子配置の複数のドリフト領域１２０は、半導体装置のセル領域１０２内の半導体基板中に配置される。複数のドリフト領域１２０と複数の補償領域１１０は、横方向に交互に配置される。
【００１６】
空乏化不可能ドーピング領域１３０は、セル領域１０２の端から半導体基板の端１０４に向かって横方向に延在する。空乏化不可能ドーピング領域１３０は、遮断動作中に半導体装置１００へ印可される電圧により空乏化されないドーピングを含む。さらに、複数の補償領域１１０と空乏化不可能ドーピング領域１３０は、第１の導電型を含み、複数のドリフト領域１２０は、第２の導電型を含む。空乏化不可能ドーピング領域１３０は、セル領域１０２に近い領域において最大ドーピング濃度１３２（または最大ドーピング量）を有する。空乏化不可能ドーピング領域１３０はさらに、半導体基板とセル領域１０２内の垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域まで２０μｍより長い横方向の距離において、または半導体基板とセル領域１０２内の垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域まで複数の補償領域のうちの一つの補償領域１１０の深さより長い横方向の距離において、または最も下側の導電層において実現されるゲートフィールドプレートより半導体基板の端１０４に近い位置において、空乏化不可能ドーピング領域１３０の最大ドーピング濃度１３２（または最大ドーピング量）より少なくとも１０％低い低ドーピング濃度１３４（または低ドーピング量）を有する。
【００１７】
半導体基板のセル領域１０２内のドリフト領域１２０と、セル領域１０２を囲む端領域は、電界効果トランジスタ配置（例えば、ボディダイオードの順方向モード）の逆方向モード、またはダイオード配置の順方向モードにおいて自由電荷キャリヤ（電子と正孔）により満たされていてもよい。これらの電荷キャリヤは、例えば端領域内にある電荷キャリヤ（正孔または電子）がセル領域１０２の端のコンタクトを介して流れ出るので、セル領域１０２の端において高電流密度に至る垂直方向電気素子配置の整流中に除去されうる。セル領域１０２から端領域内へ延びる空乏化不可能ドーピング領域１３０が、セル領域１０２の端のコンタクトを通る電荷キャリヤの除去を促進しうる。端領域内に依然として存在する電荷キャリヤの数は、空乏化不可能ドーピング領域１３０に起因する垂直方向電気素子配置の遮断状態への遷移の時点では著しく低くてもよい。さらに、垂直方向電気素子配置全体にわたる電圧降下は、遮断状態に到達後に除去される電荷キャリヤの量が少ないのでより早く増加されうる。空乏化不可能ドーピング領域１３０の最適または好適ドーピングは、空乏化不可能ドーピング領域１３０のドーピングの横方向の変化による整流中の速い変動条件に起因する高電流範囲に対して提供されうる。空乏化不可能ドーピング領域１３０を実現することにより、セル領域１０２の端における負荷またはストレスが低減されうる。このようにして、半導体装置１００の信頼性および／または耐久性が改善されうる。
【００１８】
空乏化不可能ドーピング領域１３０は、横方向に変化するドーピング濃度またはドーピング量を含む。空乏化不可能ドーピング領域１３０の各部分は、遮断動作中に半導体装置へ印可される電圧により空乏化されるドーピング濃度またはドーピング量を超える少なくとも１つのドーピング濃度またはドーピング量を有してもよい。半導体装置の垂直方向電気素子配置は、半導体装置の遮断動作中に遮断状態（例えば、ダイオードの逆方向または遮断モード、または電界効果トランジスタの閉ゲートによる順方向モード）となりうる。垂直方向電気素子配置は、遮断状態の垂直方向電気素子配置を通る電流をほぼ遮断しうる。
【００１９】
例えば、空乏領域（例えば、空乏化不可能ドーピング領域と第２の導電型の隣接領域との間）は、半導体装置１００の遮断動作中は空乏化不可能ドーピング領域全体にわたって拡張することはない。例えば、空乏化不可能ドーピング領域１３０は、少なくとも２．５×１０１２ｃｍ−２（または４×１０１２ｃｍ−２、または７×１０１２ｃｍ−２超）の取り込みドーピング量を有してもよい。換言すると、空乏化不可能ドーピング領域１３０の全領域は、少なくとも２．５×１０１２ｃｍ−２のドーピング量を有してもよい。空乏化不可能ドーピング領域１３０のドーピング量は、空乏化不可能ドーピング領域１３０の単位面積当たりのドーパントの垂直方向合計数であってもよい。
【００２０】
遮断動作は、半導体装置１００の正常動作中のいくつかの動作モードのうちの一つであってもよい。例えば、半導体装置１００に対して規定された（例えば、半導体装置のデータシート中に規定された）降伏電圧または最大阻止電圧より高い電圧は、半導体装置１００の正常動作中には発生しない。例えば、正常動作は、半導体装置１００を整流することおよび／または垂直方向電気素子配置をオン状態からオフ状態へ（およびその逆へ）切り替えることを含みうる。
【００２１】
空乏化不可能ドーピング領域１３０は、（少なくとも）セル領域１０２の端から半導体基板の端１０４に向かって延在する。半導体装置１００のセル領域１０２（またはセルフィールド、または活性領域）は、半導体装置１００の中心の近傍に、または半導体装置１００の中心に配置されうる。半導体装置１００のセル領域１０２は半導体装置の表面の例えば５０％超を占めうる。垂直方向電気素子配置のオン状態または非遮断状態（例えば、ダイオードの順方向モードまたは電界効果トランジスタの逆方向モード）における半導体基板の表側と裏側との間に流れる全電流またはその大多数（例えば、９０％を超える）は、半導体基板のセル領域１０２中を流れうる。
【００２２】
セル領域１０２の端は、セル領域内の垂直方向電気素子配置の導電性コンタクト構造（例えば、ソース電極構造）へ接続される垂直方向電気素子配置の最も外側のドーピング領域（例えば、ボディ領域）により表されるか、形成されうる。導電性コンタクト構造は、半導体基板の表面における最も外側のドーピング領域に接し得る。導電性コンタクト構造は、半導体基板に接する金属層構造（例えば、銅またはアルミニウムおよび任意選択障壁層（例えばチタンシリサイド））またはポリシリコン構造を含みうる。または、セル領域１０２の端は、導電性コンタクト構造が垂直方向電気素子配置のドーピング領域（例えば、ボディ領域またはソース領域）へショートカット（短絡）されれば、導電性コンタクト構造のコンタクト領域および半導体基板の表面における空乏化不可能ドーピング領域１３０により表されるか、形成されうる。例えば、通常の電界効果型トランジスタセルおよび遷移セルは、垂直方向電気素子配置を表す電界効果トランジスタ配置のセル領域内に配置されうる。遷移セルは、セル領域の端に配置されてもよく、いかなる電流も電界効果トランジスタ配置のオン状態の遷移セル中を流れないように、異なる幾何学形状でおよび／またはソース領域無しで実現されうる。しかし、遷移セルは、整流中に端電流が導電性コンタクト構造から流れ出るように導電性コンタクト構造へ接続され得る。
【００２３】
例えば、空乏化不可能ドーピング領域１３０は、垂直方向電気素子配置の導電性コンタクト構造へ接続された垂直方向電気素子配置のドーピング領域から半導体装置の端１０４に向かって横方向に延びてもよいし、セル領域１０２内の垂直方向電気素子配置の導電性コンタクト構造から半導体装置の端に向かって横方向に延在してもよい。垂直方向電気素子配置の（空乏化不可能ドーピング領域へ接続された）ドーピング領域は、垂直方向電気素子配置のアノード領域、カソード領域、ソース領域、ドレイン領域、ボディ領域、エミッタ領域、コレクタ領域またはベース領域でありうる。
【００２４】
例えば、空乏化不可能ドーピング領域１３０は、オーム経路が空乏化不可能ドーピング領域１３０とセル領域１０２内の垂直方向電気素子配置の導電性コンタクト構造との間に（半導体基板内に）存在するように、半導体基板内に配置されうる。例えば、空乏化不可能ドーピング領域１３０は、第１の導電型のボディ領域に隣接して配置されてもよく、ボディ領域は、セル領域内の垂直方向電気素子配置の導電性コンタクト構造（例えば、ソース電極構造）へ接続される。
【００２５】
セル領域１０２は、終端領域により横方向に囲まれてもよい。終端領域は、半導体装置１００（例えば、半導体ダイ）の半導体基板の端１０４からセル領域１０２に向かって横方向に延在しうる。終端領域は、半導体基板の端からセル領域１０２に向かって測定される例えば５０μｍより長く、５００μｍ未満（または１００μｍより長く、３００μｍ未満）の横方向幅を有してもよい。
【００２６】
空乏化不可能ドーピング領域１３０は、セル領域１０２に近い領域において最大ドーピング濃度１３２（または最大ドーピング量）を有する。このセル領域１０２に近い領域は、セル領域１０２の端に配置される空乏化不可能ドーピング領域１３０の外側端の近傍（例えば、空乏化不可能ドーピング領域の横方向拡張の最後の２０％）の領域であってもよい。例えば、このセル領域１０２に近い領域は、低ドーピング濃度１３４を含む領域よりセル領域１０２の近くに配置される空乏化不可能ドーピング領域１３０の一領域である。最大ドーピング濃度１３２は、空乏化不可能ドーピング領域１３０内の最高ドーピング濃度であってもよい。例えば、空乏化不可能ドーピング領域１３０は、１×１０１６ｃｍ−３より大きく、（または２×１０１６ｃｍ−３より大きい、または１×１０１７ｃｍ−３より大きい）の最大ドーピング濃度１３２を有してもよい。
【００２７】
空乏化不可能ドーピング領域１３０は、最大ドーピング濃度を含む領域より半導体装置の端に近い領域においても最大ドーピング濃度１３２の少なくとも１０％（または少なくとも２０％、または少なくとも３０％）低い低ドーピング濃度１３４（すなわち低ドーピング量）を有する。例えば、低ドーピング濃度１３４を有する領域は、依然として空乏化不可能でありうる。
【００２８】
例えば、最大ドーピング濃度の５０％を有する空乏化不可能ドーピング領域１３０の一部は、最大ドーピング濃度１３２を有する領域と低ドーピング濃度１３４を有する領域との間の距離の２０％〜８０％の間隔内で横方向に配置される。
【００２９】
低ドーピング濃度１３４を有する空乏化不可能ドーピング領域１３０の領域（または少なくとも１つの領域）は、半導体基板とセル領域１０２内の垂直方向電気素子配置の導電性コンタクト構造（例えば、ソース電極構造および／またはボディ電極構造）との間の最も近いコンタクト領域（例えば、ソースコンタクト、および／またはボディコンタクト）まで２０μｍより長いの横方向の距離をもって配置されてもよい。
【００３０】
または、低ドーピング濃度１３４を有する空乏化不可能ドーピング領域１３０の領域（または少なくとも１つの領域）は、半導体基板とセル領域１０２内の垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域（例えば、ソースコンタクトおよび／またはボディコンタクト）までドリフトゾーンの深さ、または複数の補償領域１１０のうちの一つの補償領域１１０の深さより長い横方向の距離をもって配置されてもよい。最も近いコンタクト領域は、例えばセル領域１０２内の垂直方向電気素子配置の最も外側のコンタクト領域であってもよい。垂直方向電気素子配置のドリフトゾーンは、垂直方向電気素子配置の前面側ドーピング領域（例えば、ボディ領域、アノード領域またはカソード領域）と半導体基板の高ドープ（例えば、１×１０１９ｃｍ−３〜１×１０２１ｃｍ−３）領域との間に配置された半導体基板の低ドープ（例えば、１×１０１７ｃｍ−３未満）領域であってもよい。任意選択的に、フィールドストップ層または緩衝層が、半導体基板のドリフトゾーンと高ドープ領域との間に配置されてもよい。
【００３１】
または、低ドーピング濃度１３４を有する空乏化不可能ドーピング領域１３０の領域（または少なくとも１つの領域）は、最も下側の導電層において実現されるフィールドプレートより半導体基板の端１０４に近い位置に配置されてもよい。例えば、垂直方向電気素子配置は、電界効果トランジスタ配置であれば、垂直方向電気素子配置の１つまたは複数のゲートとゲートパッドとを接続するゲート電極構造を含みうる。ゲート電極構造は、セル領域１０２の端の近傍のフィールド酸化膜端を覆うゲートフィールドプレートを含みうる。ゲートフィールドプレートは、半導体基板の前面側に形成された一番下の電気的導電層である導電層（例えば、ポリシリコン層または金属層）により実現されうる。フィールド酸化膜は、フィールド酸化膜層の端がセル領域１０２の端の近傍に発生するように、セル領域１０２を覆うことなく終端領域を覆う酸化物層であってもよい。
【００３２】
空乏化不可能ドーピング領域１３０は、５μｍ未満（または３μｍ未満、または２μｍ未満）の厚さ（垂直方向の寸法）を有しても良い。例えば、空乏化不可能ドーピング領域１３０は垂直方向電気素子配置のボディ領域より深く半導体基板の中に延在しうる。
【００３３】
空乏化不可能ドーピング領域１３０は、半導体基板の表面に隣接して配置されてもよい。換言すると、空乏化不可能ドーピング領域１３０は、半導体基板の（前側）表面に直接配置されてもよい。または、空乏化不可能ドーピング領域１３０は、半導体基板内に埋め込まれてもよい。例えば、第２の導電型を含む半導体層は、空乏化不可能ドーピング領域１３０と半導体基板の（前側）表面との間に配置されうる。
【００３４】
複数の補償領域１１０は、半導体装置１００の上面図でストライプ形状、円形形状または六角形状を含む半導体基板の領域であってもよい。ストライプ形状は、第１の横方向について、直交する第２の横方向よりもはるか遠くまで延びる幾何学形状であってもよい。例えば、補償領域１１０は、複数の補償領域のうちの一つの補償領域１１０の横方向の幅の１０倍を超える（または５０倍を超える、または１００倍を超える）複数の補償領域のうちの一つの補償領域１１０の横方向の長さを有してもよい。補償領域１１０の横方向の長さは、半導体基板の前側表面に沿って最大の長さであってもよい。補償領域の横方向の幅（例えば、１μｍ〜５μｍ、または２μｍ〜３μｍ）は補償領域１１０の最短の寸法であってもよい。複数の補償領域のいくつかの補償領域はすべて、同じ横方向の長さおよび／または同じ横方向の幅を有してもよい。または、複数の補償領域のいくつかの補償領域１１０の横方向の長さおよび／または横方向の幅は、少なくとも部分的に互いに異なっていてもよい。
【００３５】
さらに、複数の補償領域のいくつかの補償領域１１０は、垂直方向の伸張（例えば、垂直方向の深さ）を有する。換言すると、補償領域１１０は、層構造であってもよいし、柱、壁またはプレートの幾何学形状であってもよい。垂直方向の伸張は、例えば横方向の幅より長く、かつ横方向の長さより短い場合がある。例えば、複数の補償領域１１０のうちのいくつかの補償領域は、半導体基板の表面から１０μｍを超えて（または２０μｍを超えて、または５０μｍを超えて）深く延在する。例えば、複数の補償領域１１０のうちの一つの補償領域は、垂直方向電気素子配置のボディ領域から半導体基板の中へ垂直方向に延在しうる。
【００３６】
例えば、複数の補償領域のうちのいくつかの補償領域１１０は、全セル領域１０２にわたって一方向に横に延在しうる。任意選択的に、複数の補償領域のうちのいくつかの補償領域１１０は、終端領域内へも一方向に延在する。または、複数の補償領域のうちのいくつかの補償領域１１０は、セル領域１０２の横方向の伸張より著しく小さい場合がある（例えば、いくつかの補償構造は、直線上に配置されてもよく、補償構造によるいくつかの直線は、互いに平行に配置されてもよい）。例えば、複数の補償領域のうちのいくつかの補償領域１１０の少なくとも一部は、（例えば、製造公差を無視して）互いにほぼ平行に配置されてもよい。
【００３７】
セル補償領域１１０の横方向の長さに直交する断面では、補償領域は柱または円柱形状を有してもよい。複数の補償領域１１０は、（補償領域の横方向の長さに直交する断面において）垂直方向電気素子配置の複数のドリフト領域１２０に対し交互に配置される。換言すると、垂直方向電気素子配置のドリフト領域は、半導体装置１００のセル領域１０２内の２つの補償領域１１０間の半導体基板の中に延在してもよい。
【００３８】
複数のドリフト領域１２０は、垂直方向電気素子配置の共通ドリフトゾーンの一部であってもよい。例えば、ドリフト領域１２０は、ボディ領域から、または補償領域１１０同士間の垂直方向電気素子配置の表面から半導体基板の中に垂直方向に延在してもよい。ドリフト領域１２０は、補償領域の深さまで補償領域１１０により互いに分離されうる。ドリフト領域は、例えばドリフトゾーンの共通または共有部分により補償領域１１０の下で互いに接続されてもよい。ドリフト領域１２０は、垂直方向電気素子配置のオン状態の半導体基板の表側と裏側との間で流れる全電流またはその大多数を通しうる。
【００３９】
半導体装置１００は、補償装置（スーパ接合装置）であってもよい。補償装置は、垂直方向電気素子配置のドリフト領域内のｎおよびｐドープ領域の電荷の少なくとも一部の相互補償に基づいてもよい。例えば、縦方向トランジスタでは、ｐ型およびｎ型の柱またはプレート（複数のドリフト領域と複数の補償領域）は対で配置されうる。例えば、複数の補償領域１１０のうちの一つの補償領域１１０は、補償領域の両側に隣接して配置された２つのドリフト領域に含まれる第２の導電型（ｎまたはｐ）の単位面積当たりのドーパントの横方向合計数の半分から、補償領域により含まれる第１の導電型の単位面積当たりのドーパントの横方向合計数の＋／−２５％未満（または１５％未満、＋／−１０％未満、＋／−５％未満、２％未満、または１％未満）だけずれた第１の導電型（ｐまたはｎ）の単位面積当たりのドーパントの横方向合計数を有する。単位面積当たりのドーパントの横方向合計数はほぼ一定であってもよいし、異なる深さに対して変化してもよい。単位面積当たりのドーパントの横方向合計数は、例えば特定の深さにおいて補償される補償領域１１０またはドリフト領域内の自由電荷キャリヤの数に等しくてもよいし、または比例してもよい。
【００４０】
第１の導電型を含む領域は、ｐドープ領域（例えば、アルミニウムイオンまたは硼素イオンを取り込むことにより生じる）、またはｎドープ領域（例えば、アンチモンイオン、燐イオンまたは砒素イオンを取り込むことにより生じる）であってもよい。したがって、第２の導電型は、反対のｎドープ領域またはｐドープ領域を示す。換言すると、第１の導電型はｐドープを示し、第２の導電型はｎドープを示してもよく、逆も同様である。
【００４１】
例えば、半導体基板は、半導体ウェーハまたは半導体ダイの一部であってもよい。半導体装置１００の半導体基板は、例えばシリコン基板、炭化シリコン基板、ガリウム砒素基板または窒化ガリウム基板であってもよい。
【００４２】
半導体基板の表面（例えば、前面すなわち主面）は、半導体基板の半導体表面であり、その上の金属層、絶縁層または不活性化層を向く表面である。半導体基板のほぼ垂直な端（例えば、半導体基板を他から分離することにより生じる）と比較して、半導体基板の表面は、横方向に延びるほぼ水平な面であってもよい。半導体基板の表面は、（例えば、製造工程に起因する半導体構造の凹凸またはトレンチを無視して）ほぼ一様な面であってもよいる。換言すると、半導体基板の表面は、半導体材料と半導体基板の上の不活性化層、金属層または絶縁層との界面であってもよい。
【００４３】
例えば、横方向の伸張は、表面または裏面とほぼ平行に配向されてもよく、垂直方向の伸張は表面にほぼ直交して配向されてもよい。
【００４４】
垂直方向電気素子配置は、例えば電界効果トランジスタ配置（例えば、金属酸化物半導体トランジスタまたは絶縁ゲートバイポーラトランジスタ）、またはダイオード配置であってもよい。垂直方向電気素子配置は、セルフィールド内に複数のセルまたは繰り返し構造（例えば、電界効果型トランジスタセル、金属酸化物半導体トランジスタセル、または絶縁ゲートバイポーラトランジスタセル）を含んでもよい。例えば、電界効果トランジスタセルは、ソース領域、ボディ領域、ドレイン領域（例えば、他のセルと共有される）、およびボディ領域を通るチャネルを制御するためのゲートを含んでもよい。
【００４５】
例えば、空乏化不可能ドーピング領域１３０は、電界効果トランジスタ配置のゲートパッドからセル領域の端までの距離の５０％よりさらに離れて横方向に配置されたセル領域の端の一部に少なくとも配置されてもよい。換言すると、セル領域の端の各部分は、ゲートパッド（の最も近い部分）までの所定の距離であって、セル領域の端までの距離の半分の距離を含み、所定の距離はセル領域の端の他の半分までの距離よりも長い。空乏化不可能ドーピング領域１３０は、セル領域の端までの距離の５０％より長いゲートパッドまでの距離を含むセル領域の端の一部に少なくとも配置されてもよい。その代りにまたは追加的に、空乏化不可能ドーピング領域１３０は、半導体基板の第１の半分に配置されるセル領域の端の部分に少なくとも配置されてもよく、一方ゲートパッドは、半導体基板の第２の半分に配置される。それにもかかわらず、空乏化不可能ドーピング領域１３０の一部は、ゲートパッドの近傍に配置されたセル領域の端の一部におよび／またはゲートパッドの下にも配置されうる。
【００４６】
例えば、半導体装置１００は、１０Ｖを超える降伏電圧または阻止電圧（例えば、１０Ｖ、２０Ｖまたは５０Ｖの降伏電圧）、１００Ｖを超える降伏電圧または阻止電圧（例えば、２００Ｖ、３００Ｖ、４００Ｖまたは５００Ｖの降伏電圧）、または５００Ｖを超える降伏電圧または阻止電圧（例えば、６００Ｖ、７００Ｖ、８００Ｖまたは１０００Ｖの降伏電圧）、または１０００Ｖを超える降伏電圧または阻止電圧（例えば、１２００Ｖ、１５００Ｖ、１７００Ｖまたは２０００Ｖの降伏電圧）を含む電力半導体装置であってもよい。
【００４７】
図２は、一実施形態による半導体装置２００を示す。半導体装置２００は、図１に示す半導体装置と類似したものとして実現される。図２の例では、垂直方向電気素子配置は、補償またはスーパ接合電界効果トランジスタ配置である。垂直方向電気素子配置は、セル領域１０２内に複数のトランジスタセルを含む。各トランジスタセルは、（例えば、高ｎドープの）ソース領域２６０、（例えば、高ｐドープの）ボディ領域２７０、およびボディ領域２７０を通るチャネルを制御するためのゲート２４０を含む。ドレイン電極２２２（ドレインメタライゼーション）だけでなく半導体基板内のドリフト領域１２０および／またはドレイン領域２２０（例えば、高ｎドープ基板）は、垂直方向電気素子配置のうちの２つ以上またはすべてのトランジスタセルにより共有されうる。垂直方向電気素子配置のソース領域２６０とボディ領域２７０は、半導体基板の表面においてソース領域２６０およびボディ領域２７０に接するソース電極構造２３０により短絡される。垂直方向電気素子配置のゲート２４０は、ゲート電極構造によりゲートランナまたはゲートパッド２４４に接続される。ゲート電極構造は、最も下側の電気的導電層においてセル領域を囲むゲートフィールドプレート２４２と、ゲートフィールドプレート２４２の上に少なくとも部分的に配置されたゲートリングまたはゲートパッド２４４とを含みうる。ゲートリングまたはゲートパッド２４４は最も上側の導電層（例えば、銅層）内に実現されうる。さらに、ドレインリング２５０が半導体基板の端１０４またはその近傍において半導体基板を囲む。この例では、半導体基板はシリコン基板である。
【００４８】
空乏化不可能ドーピング領域１３０は、垂直方向電気素子配置のボディ領域からゲートフィールドプレート２４２のほぼ端まで横方向に延在する。例えば、空乏化不可能ｐドープ領域１３０は、ゲートポリ（ゲートフィールドプレート）およびゲートパッドＧの下に配置されてもよい。空乏化不可能ドーピング領域１３０はセル領域から半導体基板の端１０４まで例えば２０μｍより長く横方向に延在してもよい。
【００４９】
さらに高いドープドーピング領域２８０（例えば、空乏化不可能ドーピングも含む）が、空乏化不可能ドーピング領域１３０まで様々な距離でもって、そして空乏化不可能ドーピング領域１３０より半導体装置の端１０４の近くに配置されてもよい。さらに高いドープドーピング領域２８０は、１つまたは複数の空乏化可能ドーピング領域２９０により高ドープドーピング領域２８０へ接続されてもよい。
【００５０】
加えて、半導体装置２００は、セル領域１０２の外側に配置され、空乏化不可能ドーピング領域１３０へ直接接続される第１の導電型の複数の終端補償領域２１０を含みうる。１つまたは複数の空乏化可能ドーピング領域２９０により空乏化不可能ドーピング領域１３０へ間接的に接続される別の終端補償領域２１１が、終端領域内に配置されうる。例えば、空乏化不可能ドーピング領域１３０へ接続されない追加の終端補償領域２１２が終端領域内に配置されうる。
【００５１】
ｐ＋領域１３０（ｐドープ空乏化不可能ドーピング領域）は、低オーム経路を通して正孔を放出するように最終接触ボディ領域と重なりうる。任意選択的に、ｐ＋領域１３０（ｐドープ空乏化不可能ドーピング領域）は、端側において低ドープｐ型接合終端拡張部（ＪＴＥ）２９０と重なりうる。ｐ＋領域１３０は、ボディ領域より低くドープされてもよいが、その熱収支がより高いため、より深くに達しうる。ｐ型接合終端拡張部（ＪＴＥ）は、埋め込み的方法で実現されうる。このようにして、円柱（補償領域）はまた、例えば、表面フィールドがより均質となるように表面までも延在しなくてもよく、そのため電流のイオン化積分が低減され動的降伏電圧が増加されうる。
【００５２】
さらなる詳細と態様については、上に述べた、または以下に述べる実施形態に関連して言及される。図２に示す実施形態は、提案概念または上記（例えば、図１）または下記（例えば、図３〜図９）の１つまたは複数の実施形態に関連して述べる１つまたは複数の態様に対応する１つまたは複数の任意選択的追加特徴を含みうる。
【００５３】
上記概念、または上記または下記の１つまたは複数の実施形態による半導体装置の空乏化不可能ドーピング領域１３０のドーピングプロファイルは、様々な特徴を含みうる。例えば、空乏化不可能ドーピング領域１３０のドーピング濃度の横方向プロファイルは、平均では、空乏化不可能ドーピング領域の最大ドーピング濃度１３２を有する領域から低ドーピング濃度１３４を有する領域へと低下しうる。例えば、ドーピング濃度は、空乏化不可能ドーピング領域の最大ドーピング濃度１３２を有する領域から低ドーピング濃度１３４を有する領域へとほぼ線型に低下しうる。
【００５４】
または、空乏化不可能ドーピング領域１３０のドーピング濃度の横方向プロファイルは、空乏化不可能ドーピング領域の最大ドーピング濃度１３２を有する領域と低ドーピング濃度１３４を有する領域との間に複数の極大値および極小値を含みうる。例えば、複数の極大値および極小値のうちの隣接する極大値と極小値は、最大ドーピング濃度１３２の１０％を超えて（または２０％を超えて、または３０％を超えて）異なりうる。極大値および極小値のドーピング濃度は、空乏化不可能ドーピング領域の最大ドーピング濃度１３２を有する領域から低ドーピング濃度１３４を有する領域へと単調にまたはほぼ線型に低下しうる。
【００５５】
図３は、ほぼ一定の高ドーピング濃度を有する短い空乏化不可能ドーピング領域のドーピングプロファイル３２０と比較した、極大値および極小値を含む上記概念による空乏化不可能ドーピング領域の半導体表面の若干下の横断面に沿ったドーピングプロファイル３１０（ドーピング濃度対横方向の距離）の例を示す。ドーピングプロファイル３１０は、横方向の距離にわたるドーピングプロファイルの振幅のために最大ドーピング濃度１３２の１０％の低ドーピング濃度１３４を有する２つ以上の領域を含む。低ドーピング濃度１３４を有する領域のうちの少なくとも１つは、半導体基板とセル領域内の垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域まで２０μｍより長い横方向の距離において、または半導体基板とセル領域内の垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域まで複数の補償領域のうちの一つの補償領域の深さより長い横方向の距離において、または最も下側の導電層により実現されるゲートフィールドプレートより半導体基板の端のより近い位置において、配置されうる。
【００５６】
例えば、図３は、表面（半導体基板の）に沿った正味のドーピングを示す。ドーピングプロファイルは、線型傾斜領域のありうる特徴を示しうる。ドーピングは、平均では線型に低下しうる。いくぶん高い最大濃度だけでなくいくぶん高い山および谷（最大値と最小値）も外方拡散に応じて残りうる。
【００５７】
図４は、一実施形態による半導体装置５００の概略上面図を示す。半導体装置５００は、セル領域１０２を囲む空乏化不可能ドーピング領域１３０を含む。この例では、空乏化不可能ドーピング領域１３０は、半導体装置５００のフィールド酸化膜端５１０の下に配置される。
【００５８】
例えば、図４は、角にゲートパッドを有するチップレイアウトを示す。フィールド酸化膜端５１０は、活性領域１０２の端に配置され得る。
【００５９】
さらなる詳細と態様については、上に述べた、または以下に述べる実施形態に関連して言及する。図４に示す実施形態は、提案された概念または上（例えば、図１〜図３）に述べたまたは以下（例えば、図７〜図９）に述べる１つまたは複数の実施形態に関連して言及する１つまたは複数の態様に対応する１つまたは複数の任意選択的追加機能を含みうる。
【００６０】
任意選択的に、空乏化不可能ドーピング領域は、半導体装置のゲートパッドの少なくとも一部の下に横方向に延在しうる。図５は、一実施形態による半導体装置６００の概略上面図を示す。半導体装置６００は、ゲートパッド６１０の下に達する空乏化不可能ドーピング領域１３０を含む。
【００６１】
さらなる詳細と態様については、上に述べた、または以下に述べる実施形態に関連して言及する。図５に示す実施形態は、提案された概念または上（例えば、図１〜図３）に述べたまたは以下（例えば、図７〜図９）に述べる１つまたは複数の実施形態に関連して言及する１つまたは複数の態様に対応する１つまたは複数の任意選択的追加機能を含みうる。
【００６２】
任意選択的に、空乏化不可能ドーピング領域は、半導体基板の端とほぼ平行に２００μｍを超えて延在するセル領域の端における平均ドーピング濃度より高いセル領域の角領域において平均ドーピング濃度を有してもよい。図６は、一実施形態による半導体装置７００の概略上面図を示す。半導体装置７００は、角領域７３２に高ドーピングを有する空乏化不可能ドーピング領域を含む。角領域７３２は、半導体基板の端と平行に延びる空乏化不可能ドーピング領域の部分７３４より高いドーピング濃度を有してもよい。
【００６３】
例えば、図４は、角にゲートパッドを有するチップレイアウトを示す。フィールド酸化膜端５１０は、活性領域１０２の端に配置される。ｐ領域（空乏化不可能ドーピング領域）は、（インプラントマスク内の）大きな孔および／または（インプラントマスク内の孔同士の）短い距離により角７３２において高ドーピングで実現されうる。
【００６４】
例えば、チップにおける正孔の正孔逆流は幾何学形状に依存するので、角の領域またはゲートパッドにおいてより多くの正孔が放出されなければならない。したがって、ｐドープ（空乏化不可能ドーピング領域のドーピング）は、様々な電流密度に適応化されうる。例えば、インプラント孔は、長辺においてよりも少なくとも外周角の領域において大きくなるように、および／またはインプラント孔同士の距離が小さくなるように設計されうる。
【００６５】
さらなる詳細と態様については、上に述べた、または以下に述べる実施形態に関連して言及する。図６に示す実施形態は、上（例えば、図１〜図３）に述べたまたは以下（例えば、図７〜図９）に述べる提案概念または１つまたは複数の実施形態に関連して言及する１つまたは複数の態様に対応する１つまたは複数の任意選択的追加特徴を含みうる。
【００６６】
または、複数の空乏化不可能ドーピング領域が、セル領域の角領域に配置されてもよく、複数の空乏化不可能ドーピング領域は、半導体基板の端とほぼ平行に２００μｍを超えて延在するセル領域の端において遮断される。半導体装置の信頼性および／または耐久性を改善するためには、提案された空乏化不可能ドーピング領域をセルフィールドの角領域に配置することで十分な場合がある。
【００６７】
図７は、一実施形態による半導体装置形成方法のフローチャートを示す。方法８００は、垂直方向電気素子配置の複数の補償領域を形成する工程８１０を含む。複数の補償領域のいくつかの補償領域は、半導体装置の半導体基板の中へ延在する。さらに、垂直方向電気素子配置の複数のドリフト領域は、半導体装置のセル領域内の半導体基板の中へ延在する。複数のドリフト領域と複数の補償領域は、横方向に交互に配置される。複数の補償領域は、第１の導電型を含み、複数のドリフト領域は、第２の導電型を含む。
【００６８】
さらに、方法８００は、セル領域の端から半導体基板の端に向かって横方向に延びる空乏化不可能ドーピング領域を形成する工程８２０を含む。空乏化不可能ドーピング領域は、遮断動作中に半導体装置へ印可される電圧により空乏化されないドーピングを含む。さらに、空乏化不可能ドーピング領域は、第１の導電型を含む。空乏化不可能ドーピング領域は、セル領域に近い領域に最大ドーピング濃度を有する。空乏化不可能ドーピング領域はさらに、半導体基板とセル領域内の垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域まで２０μｍより長い横方向の距離において、または半導体基板とセル領域内の垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域まで複数の補償領域のうちの一つの補償領域の深さより長い横方向の距離において、または最も下側の導電層により実現されるゲートフィールドプレートより半導体基板の端に近い位置において、空乏化不可能ドーピング領域の最大ドーピング濃度より少なくとも１０％低い低ドーピング濃度を有する。
【００６９】
セル領域から端領域内へ延びる空乏化不可能ドーピング領域は、セル領域の端のコンタクトを通る電荷キャリヤの除去を促進しうる。空乏化不可能ドーピング領域を実現することにより、セル領域の端における負荷またはストレスが低減されうる。このようにして、半導体装置の信頼性および／または耐久性が改善されうる。
【００７０】
空乏化不可能ドーピング領域の変動ドーピング濃度は、様々な方法で形成されうる（８２０）。例えば、空乏化不可能ドーピング領域を形成する工程８２０は、半導体基板上にインプラントマスクを形成する工程を含みうる。インプラントマスクは、空乏化不可能ドーピング領域の最大ドーピング濃度を得るように計画された領域から低ドーピング濃度を得るように計画された領域へと互いに低下するサイズまたは増加する距離を有する孔を含みうる。このようにして、例えば、空乏化不可能ドーピング領域の全領域に対してほぼ一定のドーピング量でインプラントは行われるが、空乏化不可能ドーピング領域は変動ドーピング濃度または変動ドーピング量で実現されうる。マスク内の孔は、円形形状、多角形形状またはストリップ形状（例えば、セル領域を囲む）、または円、ポリゴン、および／またはストライプと反対の幾何学形状を有する連続領域を含みうる。
【００７１】
さらなる詳細と態様については、上に述べた、または以下に述べる実施形態に関連して言及する。図７に示す実施形態は、上（例えば、図１〜図６）に述べたまたは以下（例えば、図８〜図９）に述べる提案概念または１つまたは複数の実施形態に関連して言及する１つまたは複数の態様に対応する１つまたは複数の任意選択的追加機能を含みうる。
【００７２】
図８は、一実施形態による半導体装置９００の一部の概略断面図を示す。半導体装置９００は、垂直方向電気素子配置９１０と空乏化不可能ドーピング領域９２０を含む。垂直方向電気素子配置９１０は、半導体装置の半導体基板の表側９０８と裏側９０６間の通電を可能にする。
【００７３】
さらに、空乏化不可能ドーピング領域９２０は、半導体基板のセル領域の端から半導体基板の端９０４に向かって横方向に延在する。空乏化不可能ドーピング領域９２０は、遮断動作中に半導体装置９００へ印可される電圧により空乏化されないドーピングを含む。空乏化不可能ドーピング領域９２０は第１の導電型を含む。空乏化不可能ドーピング領域９２０は、セル領域９０２近傍の領域に最大ドーピング濃度９２２を有する。空乏化不可能ドーピング領域９２０はさらに、半導体基板とセル領域９０２内の垂直方向電気素子配置９１０の導電性コンタクト構造との間の最も近いコンタクト領域まで２０μｍより長い横方向の距離において、または半導体基板とセル領域９０２内の垂直方向電気素子配置９１０の導電性コンタクト構造との間の最も近いコンタクト領域まで垂直方向電気素子配置９１０のドリフトゾーンの深さより長い横方向の距離において、または最も下側の導電層により実現されるゲートフィールドプレートより半導体基板の端のより近い位置において、空乏化不可能ドーピング領域９２０の最大ドーピング濃度より少なくとも１０％低い低ドーピング濃度９２４を有する。さらに、低ドーピング濃度９２４を有する空乏化不可能ドーピング領域９２０の一部と第２の導電型を含みセル領域９０２の外側に配置される半導体基板のドーピング領域９３０との間の横方向の距離は２０μｍ未満である。
【００７４】
セル領域から端領域内へ延びる空乏化不可能ドーピング領域は、セル領域の端のコンタクトを通る電荷キャリヤの除去を促進しうる。空乏化不可能ドーピング領域を実現することにより、セル領域の端における負荷またはストレスが低減されうる。このようにして、半導体装置の信頼性および／または耐久性が改善されうる。
【００７５】
空乏化不可能ドーピング領域、空乏化不可能ドーピング、半導体装置の阻止動作、空乏化不可能ドーピング領域の最大ドーピング濃度、空乏化不可能ドーピング領域の低ドーピング濃度、補償領域、ゲートフィールドプレート、セル領域、垂直方向電気素子配置、半導体基板、半導体装置、および図８の例に関連して述べられた他の特徴に関する態様と詳細については、例えば図１に示す例または上に述べた、または以下に述べる別の実施形態に関連して説明される。
【００７６】
低ドーピング濃度９２４を含む空乏化不可能ドーピング領域９２０の一部とセル領域９０２の外側に配置される第２の導電型のドーピング領域９３０との横方向の距離は、２０μｍ未満（または１０μｍ未満、または５μｍ未満、または１μｍ未満）である。空乏化不可能ドーピング領域９２０の実施形態は、半導体装置９００の整流中のセル領域の端における負荷またはストレスを著しく低減しうる。したがって、例えば空乏化不可能ドーピング領域９２０を結合するとともに半導体基板の端９０４に向かってさらに伸びる空乏化可能ドーピング領域の追加の実施が回避されうる、または必要ではない場合がある。その結果、低ドーピング濃度９２４を有する空乏化不可能ドーピング領域９２０の一部における空乏化不可能ドーピング濃度から第２の導電型を含む半導体基板の一部における空乏化不可能ドーピング濃度への空乏化不可能ドーピング濃度の速い遷移が実現されうる。
【００７７】
垂直方向電気素子配置９１０は、例えば電界効果トランジスタ配置（例えば、金属酸化物半導体トランジスタまたは絶縁ゲートバイポーラトランジスタ）またはダイオード配置であってもよい。垂直方向電気素子配置は、セルフィールド内に複数のセルまたは、繰り返し構造（例えば、電界効果型トランジスタセル、金属酸化物半導体トランジスタセルまたは絶縁ゲートバイポーラトランジスタセル）を含みうる。例えば、電界効果トランジスタセルは、ソース領域、ボディ領域、（例えば、他のセルと共有される）ドレイン領域、およびボディ領域全体にわたるチャネルを制御するためのゲートを含みうる。
【００７８】
例えば、空乏化不可能ドーピング領域９２０は、電界効果トランジスタ配置のゲートパッドからセル領域の端までの距離の５０％よりさらに離れて横方向に配置されたセル領域の端の一部に少なくとも配置されうる。換言すると、セル領域の端の各部分は、ゲートパッド（の最も近い部分）までの所定の距離であって、セル領域の端までの距離の半分を含み、所定の距離は、セル領域の端までの距離の残りの半分よりも長い。空乏化不可能ドーピング領域９２０は、セル領域の端までの距離の５０％より長いゲートパッドまでの距離を含むセル領域の端の一部に少なくとも配置されてもよい。その代りにまたは追加的に、空乏化不可能ドーピング領域９２０は、半導体基板の第１の半分に配置されるセル領域の端の部分に少なくとも配置されてもよく、一方ゲートパッドは、半導体基板の第２の半分に配置される。それにもかかわらず、空乏化不可能ドーピング領域９２０は、ゲートパッド近傍に配置されたセル領域の端の一部に、および／またはゲートパッドの下にも同様に配置されうる。
【００７９】
さらなる詳細と態様については、上に述べた、または以下に述べる実施形態に関連して言及する。図８に示す実施形態は、上（例えば、図１〜図７）に述べたまたは以下（例えば、図９）に述べる提案概念または１つまたは複数の実施形態に関連して言及する１つまたは複数の態様に対応する１つまたは複数の任意選択的追加機能を含みうる。
【００８０】
図９は、一実施形態による半導体装置形成方法のフローチャートを示す。方法１０００は、半導体装置の半導体基板の表側と裏側との間の通電を可能にする垂直方向電気素子配置を形成する工程１０１０を含む。
【００８１】
さらに、方法１０００は、半導体基板のセル領域の端から半導体基板の端に向かって横方向に延びる空乏化不可能ドーピング領域を形成する工程１０２０を含む。空乏化不可能ドーピング領域は、遮断動作中に半導体装置へ印可される電圧により空乏化されないドーピングを含む。空乏化不可能ドーピング領域は第１の導電型を含む。空乏化不可能ドーピング領域は、セル領域に近い領域に最大ドーピング濃度を有する。空乏化不可能ドーピング領域はさらに、半導体基板とセル領域内の垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域まで２０μｍより長い横方向の距離において、または半導体基板とセル領域内の垂直方向電気素子配置の導電性コンタクト構造との間の最も近いコンタクト領域までドリフトゾーンの深さまたは複数の補償領域のうちの一つの補償領域の深さより長い横方向の距離において、または最も下側の導電層により実現されるゲートフィールドプレートより半導体基板の端に近い位置において、空乏化不可能ドーピング領域の最大ドーピング濃度より少なくとも１０％低い低ドーピング濃度を有する。さらに、低ドーピング濃度を有する空乏化不可能ドーピング領域の一部と第２の導電型を含みセル領域の外側に配置される半導体基板のドーピング領域との間の横方向の距離は、２０μｍ未満である。
【００８２】
セル領域から端領域内へ延びる空乏化不可能ドーピング領域は、セル領域の端のコンタクトを通る電荷キャリヤの除去を促進しうる。空乏化不可能ドーピング領域を実現することにより、セル領域の端における負荷またはストレスが低減されうる。このようにして、半導体装置の信頼性および／または耐久性が改善されうる。
【００８３】
さらなる詳細と態様については、上に述べた、または以下に述べる実施形態に関連して言及する。図９に示す実施形態は、提案概念または上に（例えば、図１〜図８）述べたまたは以下に述べる１つまたは複数の実施形態に関連して述べた１つまたは複数の態様に対応する１つまたは複数の任意選択的追加機能を含みうる。
【００８４】
いくつかの実施形態は、傾斜インプラントによる整流ローバストＣｏｏｌＭＯＳＴＭに関する。
【００８５】
垂直柱を有するスーパ接合トランジスタでは、正孔の大多数は、（セル領域正孔電流密度と比較して）最大一桁高い電流密度または正孔電流密度が発生するように、最初に柱中へそして表面へ流れ、その後最終セル方向の表面近傍まで流れる。これは、高い表面電界強度（例えば、酸化膜段差または傾斜下）の領域における電荷キャリヤ増倍の増加に繋がってもよく、その結果、動的降伏電圧が低下され、半導体装置が破壊されうる。この問題は、（端長当たりの）プラズマ充満容積が当該領域においてより高くなり（電流密度または正孔電流密度を増加し）、電界が追加曲率のために増加されうるので、チップ角においてまたはゲートパッド領域において増加されうる。破壊時に溶解される領域が、これらの位置において主に検知されうる。
【００８６】
例えば、フィールド酸化膜端および／またはゲートポリプレートおよび任意選択的にゲートパッド下の（例えば、外側方向に低下するドーピングを有する）高ドープ空乏化不可能表面近傍ｐ領域を実現することが提案され、これは、（マスク層内の）いくつかの孔を介したインプラントにより実現されうる。孔は、チップ端に向かって少なくとも部分的に低減し、および／または孔同士の（互いの間の）距離は増加しうる。孔が形成されうるが、孔はストリップまたはグリッドでありうる。
【００８７】
例えば、シリコン内の表面近傍ｐ領域（空乏化不可能ドーピング領域）における最大ｐドーズ量は、２．５×１０１２ｃｍ−２、または４×１０１２ｃｍ−２、または７×１０１３ｃｍ−２より大きくてもよい。インプラントドーズ量は、３×１０１２ｃｍ−２または６×１０１２ｃｍ−２より大きくてもよい（例えば、１．．．５のファクタが硼素偏析効果のために失われ得る）。セルは、例えばトレンチセルとして同様に実現されうる。傾斜プロファイルは、他の方法（例えば、グレースケールリソグラフィおよびインプラント）で同様に実現されうる。
【００８８】
表面近傍の高ドープ傾斜ｐ領域は、チップの全外周において、またはクリティカル領域においてだけ幾何学的に配置されてもよく、例えば、多くのプラズマが（例えば、チップ角においておよび／またはゲートパッド周囲におよび／またはその下において）放出されなければならない。長辺は、いかなる傾斜を含まないか、または別の傾斜（例えば、外側チップ角においてよりも小さな（インプラントマスクの）孔）も含んでもよい。
【００８９】
例えば、用途は、提案された傾斜ＸＵ（提案された空乏化不可能ドーピング領域）を有するスーパ接合装置を有するハーフブリッジまたはフルブリッジ構成でありうる。
【００９０】
例えば、提案された半導体装置は、補償構造に基づきうる。このような補償装置は、ｎまたはｐチャネル金属酸化膜半導体、電界効果トランジスタ、ダイオード、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、サイリスタまたは他の部品でありうる。補償装置は、トランジスタのドリフト領域内のｎおよびｐドープ領域の電荷の相互補償に基づいてもよいる。これらの領域は、ｐｎ接合に対し垂直に走る直線に沿ったドーピングにわたる線積分が材料固有の降伏電荷（低ドープシリコンに対して約２×１０１２ｃｍ−２）未満のままであるように空間的に配置されてもよい。例えば、縦方向トランジスタでは、ｐおよびｎ型柱またはプレートは対で配置されてもよい。
【００９１】
例示的実施形態はさらに、コンピュータプログラムがコンピュータまたはプロセッサ上で実行されると、上記方法の１つを実行するためのプログラムコードを有するコンピュータプログラムを提供しうる。当業者は、様々な上記方法の行為が、プログラムされたコンピュータにより実行しうることを容易に認識するであろう。本明細書では、いくつかの例示的実施形態はまた、機械またはコンピュータ可読であるとともに、上記方法の行為の一部またはすべてを実行する命令の機械実行可能またはコンピュータ実行可能プログラムをコード化するプログラム記憶装置（例えば、デジタルデータ記憶媒体）をカバーするように意図されている。プログラム記憶装置は、例えばデジタルメモリ、磁気ディスクおよび磁気テープなどの磁気記憶媒体、ハードディスクドライブ、または光学的可読デジタルデータ記憶媒体でありうる。別の例示的実施形態はまた、上記方法の行為を実行するようにプログラムされたコンピュータ、または上記方法の行為を実行するようにプログラムされた（フィールド）プログラマブルロジックアレイ（Ｆ）（ＰＬＡ）、または（フィールド）プログラマブルゲートアレイ（Ｆ）（ＰＧＡ）をカバーするように意図される。
【００９２】
本明細書と添付図面は、本開示の原理を単に例示する。したがって、当業者は、本開示に明示的に記載および示されなかったとしても本発明の原理を実現し、その精神と範囲に含まれる様々な配置を考案することができるということが理解される。さらに、本開示に列挙されたすべての例は、本技術をさらに進めるために、読者が本開示の原理と本発明者により寄与された概念とを理解するのを支援する教育的目的のためだけであることを主として明示的に意図されており、このような具体的に列挙された例と条件に限定するものではないものと解釈すべきである。さらに、本開示の原理、態様、および実施形態だけでなくその具体例についても本明細書において列挙するすべての記述はそれらの均等物を包含するように意図されている。
【００９３】
本明細書の任意のブロック図は本開示の原理を実現する例示的回路の概念図を表すということが当業者により理解されるべきである。同様に、任意のフローチャート、フローダイアグラム、状態遷移図、擬似コードなどはコンピュータ可読媒体内に実質的に表され、したがって、このようなコンピュータまたはプロセッサが明示的に示されても示されなくても、コンピュータまたはプロセッサにより実行されうる様々な処理を表すということが理解される。
【００９４】
さらに、以下の特許請求の範囲は、本明細書内の「発明を実施するための形態」に組み込まれ、各請求項はそのまま別個の実施形態として成立しうる。各請求項はそれぞれ別個の実施形態としてそのまま成立しうる。従属請求項は特許請求の範囲において１つまたは複数の請求項との特定の組合せを指しうるが、他の実施形態もまた従属請求項の他の各従属または独立請求項の主題との組合せを含みうるということに留意するべきである。このような組合せは、特定の組合せが意図されていないということが明示されない限り、本明細書において提案されている。さらに、請求項の特徴は、この請求項が任意の他の独立請求項に依存して直接なされなかったとしても、この任意の他の独立請求項に対する請求項の特徴を含むように意図されている。
【００９５】
本明細書または特許請求の範囲に開示された方法はこれらの方法のそれぞれの行為のそれぞれを行う手段を有する装置により実施され得るということにさらに留意するべきである。
【００９６】
さらに、本明細書または特許請求の範囲に開示された多数の行為または機能の開示は特定の順序であると解釈されなくてもよいということを理解すべきである。したがって、多数の行為または機能の開示は、このような行為または機能が技術的理由のために互に交換可能でない限り、これらを特定の順序に制限することはない。さらに、いくつかの実施形態では、単一行為は多数の副工程を含み得るまたは多数の副行為に分解されうる。このような副行為は、明示的に除外されない限り、この単一行為の開示に含まれてもよく、この単一工程の開示の一部でありうる。
【符号の説明】
【００９７】
１００  半導体装置
１０２  セル領域
１０４  端
１１０  補償領域
１２０  ドリフト領域
１３０  空乏化不可能ドーピング領域
１３２  最大ドーピング濃度
１３４  低ドーピング濃度
２００  半導体装置
２１０  終端補償領域
２１１  終端補償領域
２１２  終端補償領域
２２０  ドレイン領域
２２２  ドレイン電極
２３０  ソース電極構造
２４０  ゲート
２４２  ゲートフィールドプレート
２４４  ゲートパッド
２５０  ドレインリング
２６０  ソース領域
２７０  ボディ領域
２８０  高ドープドーピング領域
２９０  空乏化可能ドーピング領域
３１０  ドーピングプロファイル
３２０  ドーピングプロファイル
５００  半導体装置
５１０  フィールド酸化膜端
６００  半導体装置
６１０  ゲートパッド
７００  半導体装置
７３２  角領域
７３４  空乏化不可能ドーピング領域の一部
８００  方法
８１０  複数の補償領域を形成する工程
８２０  空乏化不可能ドーピング領域形成工程
９００  半導体装置
９０２  セル領域
９０４  端
９０６  裏側
９０８  表側
９１０  垂直方向電気素子配置
９２０  空乏化不可能ドーピング領域
９２２  最大ドーピング濃度
９２４  低ドーピング濃度
９３０  ドーピング領域
１０００  方法
１０１０  垂直電気素子形成工程
１０２０  空乏化不可能ドーピング領域形成工程
Ｇ  ゲートパッド
ＩＧＢＴ  絶縁ゲートバイポーラトランジスタ
ＪＴＥ  接合終端拡張部
ＭＯＳ  金属酸化膜半導体
ＰＧＡ  プログラマブルゲートアレイ
ＰＬＡ  プログラマブルロジックアレイ
【図１】
2017028263.tif 000003
【図２】
2017028263.tif 000004
【図３】
2017028263.tif 000005
【図４】
2017028263.tif 000006
【図５】
2017028263.tif 000007
【図６】
2017028263.tif 000008
【図７】
2017028263.tif 000009
【図８】
2017028263.tif 000010
【図９】
2017028263.tif 000011
【外国語明細書】
2017028263000001.pdf
2017028263000002.pdf
2017028263000003.pdf
2017028263000004.pdf