(57)【要約】      （修正有）【課題】ダイナミックレンジの減少を抑制する構成の光電センサを提供する。【解決手段】多分割フォトダイオード３を構成するフォトダイオードＰＤ１〜ＰＤ８毎に接続され、バイアス電流が流される分流回路４と、分流回路の一方の出力端が接続された第１の電流電圧変換増幅器６と、分流回路の他方の出力端が接続された第２の電流電圧変換増幅器７とを備えた光電センサにおいて、分流回路毎の分流比率を制御する分流制御回路１２と、分流制御回路による制御に基づき、第１、２の電流電圧変換増幅器に対し、分流回路で分流されたバイアス電流をキャンセルするキャンセル電流をそれぞれ出力する可変電流源回路１４とを備える。【選択図】図１
2017022595.tif 000002
【特許請求の範囲】
【請求項１】
多分割フォトダイオードを構成するフォトダイオード毎に接続され、バイアス電流が流される分流回路と、前記分流回路の一方の出力端が接続された第１の電流電圧変換増幅器と、前記分流回路の他方の出力端が接続された第２の電流電圧変換増幅器とを備えた光電センサにおいて、
前記分流回路毎の分流比率を制御する分流制御回路と、
前記分流制御回路による制御に基づき、前記第１，２の電流電圧変換増幅器に対し、前記分流回路で分流された前記バイアス電流をキャンセルするキャンセル電流をそれぞれ出力する可変電流源回路と
を備えたことを特徴とする光電センサ。
【請求項２】
前記可変電流源回路は、
ドレイン端子がゲート端子に接続され、ソース端子に電源電圧が印加され、ドレイン電流が前記バイアス電流と等しい電流である第０の電界効果トランジスタと、
前記分流回路と同数設けられ、ゲート端子が前記第０の電界効果トランジスタのゲート端子に接続され、ソース端子に前記電源電圧が印加された第１の電界効果トランジスタと、
前記分流回路と同数設けられ、ゲート端子が前記第０の電界効果トランジスタのゲート端子に接続され、ソース端子に前記電源電圧が印加された第２の電界効果トランジスタと、
前記分流制御回路による制御に基づいて選択した前記第１の電界効果トランジスタのドレイン端子を出力線に接続する第１のスイッチ群と、
前記分流制御回路による制御に基づいて選択した前記第２の電界効果トランジスタのドレイン端子を出力線に接続する第２のスイッチ群と、
前記第１のスイッチ群により接続された前記第１の電界効果トランジスタからの出力を加算して前記第１の電流電圧変換増幅器に対する前記キャンセル電流とする第１の加算部と、
前記第２のスイッチ群により接続された前記第２の電界効果トランジスタからの出力を加算して前記第２の電流電圧変換増幅器に対する前記キャンセル電流とする第２の加算部とを備えた
ことを特徴とする請求項１記載の光電センサ。
【請求項３】
前記第１，２の電流電圧変換増幅器は、
オペアンプと、
一端に電源電圧が印加され、他端が前記オペアンプの反転入力端子に接続された抵抗とを備えた
ことを特徴とする請求項１又は請求項２記載の光電センサ。
【請求項４】
多分割フォトダイオードを構成するフォトダイオード毎に接続され、バイアス電流が流される分流回路を備えた光電センサにおいて、
前記分流回路は、自身で分流した前記バイアス電流に対して反転した電流であるキャンセル電流を生成し、当該キャンセル電流を用いて当該分流した前記バイアス電流をキャンセルする機能を有する
ことを特徴とする光電センサ。
【請求項５】
前記分流回路は、
エミッタ端子に前記バイアス電流が流される第１の分流用トランジスタと、
エミッタ端子に前記バイアス電流が流される第２の分流用トランジスタと、
ゲート端子が前記第１の分流用トランジスタのゲート端子に接続された第１のトランジスタと、
ゲート端子が前記第２の分流用トランジスタのゲート端子に接続された第２のトランジスタと、
ゲート端子が前記第１のトランジスタのエミッタ端子に接続され、コレクタ端子が当該ゲート端子に接続された１つ以上の第１のレベルシフト用トランジスタと、
ゲート端子が前記第２のトランジスタのエミッタ端子に接続され、コレクタ端子が当該ゲート端子に接続された１つ以上の第２のレベルシフト用トランジスタと、
前記第１のレベルシフト用トランジスタのエミッタ端子に接続され、定電流を流す第１の電流源と、
前記第２のレベルシフト用トランジスタのエミッタ端子に接続され、定電流を流す第２の電流源と、
エミッタ端子に前記バイアス電流と等しい電流が流され、ゲート端子が前記第１の電流源と前記第１のレベルシフト用トランジスタのエミッタ端子との間に接続され、コレクタ端子が前記第２の分流用トランジスタのコレクタ端子に接続された第１のキャンセル電流生成用トランジスタと、
エミッタ端子に前記電流が流され、ゲート端子が前記第２の電流源と前記第２のレベルシフト用トランジスタのエミッタ端子との間に接続され、コレクタ端子が前記第１の分流用トランジスタのコレクタ端子に接続された第２のキャンセル電流生成用トランジスタとを備えた
ことを特徴とする請求項４記載の光電センサ。
【請求項６】
前記分流回路の一方の出力端が接続された第１の電流電圧変換増幅器と、
前記分流回路の他方の出力端が接続された第２の電流電圧変換増幅器とを備え、
前記第１，２の電流電圧変換増幅器は、
オペアンプと、
一端に電源電圧が接続され、他端に前記オペアンプの反転入力端子が接続された抵抗とを備えた
ことを特徴とする請求項４又は請求項５記載の光電センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、多分割フォトダイオードを構成するフォトダイオード毎に接続され、バイアス電流が流される分流回路を備えた光電センサに関するものである。
【背景技術】
【０００２】
従来から、多分割フォトダイオード上の受光スポットの位置を検出することで、検出体までの距離を検出し、ある設定距離より近くに存在する検出体の有無を判定するＢＧＳ（ＢａｃｋＧｒｏｕｎｄ  Ｓｕｐｐｒｅｓｓｉｏｎ）型の光電センサがある。この光電センサにおいて、分流回路を用いることで、受光スポットの位置を精度良く検出するものが知られている（例えば特許文献１参照）。そして、特許文献１に開示された光電センサでは、多分割フォトダイオードのフォトダイオードから出力された電流を分流回路で２つに分け、それぞれ加算した後にＩＶアンプで電圧に変換し、演算回路で電圧差を検出する。そして、この電圧差を閾値電圧と比較することで、設定距離より近くにある検出体を検出している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−５０５６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のように、ＢＧＳ型の光電センサでは、多分割フォトダイオードにより受光スポットの位置を検出して検出体との距離を求め、ある距離より近い場合にのみ検出体があると判定する。この際、受光スポットの位置の判別を精度良く行うためには、分流回路を用いることが有効である。ここで、分流回路を用いた場合には、分流回路の応答速度を確保するために、バイアス電流をある程度流す必要がある。しかしながら、このバイアス電流により、後段のＩＶアンプでのダイナミックレンジが減少するという課題がある。
【０００５】
図９は従来のＩＶアンプの構成例を示す図である。図９に示すＩＶアンプでは、分流回路を構成するトランジスタが線形領域で動作するため、オペアンプＯＰの非反転入力端子に印加される電圧として２Ｖ以上が必要となる。そのため、ＩＶアンプの出力は、上記２Ｖに対して、ＩＶ変換抵抗×（信号電流＋バイアス電流）を加算した電圧となる。よって、上記２ＶとＩＶ変換抵抗×バイアス電流を加算した電圧分だけ、ダイナミックレンジが減少することになる。その結果、高感度化のためにＩＶ変換抵抗を大きくしようとしても、ダイナミックレンジの減少により、大きくすることができない。
【０００６】
そこで、図１０に示すように、ＩＶアンプにＤＣ的なキャンセル電流を流すものが知られている。すなわち、ＩＶアンプの電源電圧ＶｃｃとオペアンプＯＰの反転入力端子との間に抵抗Ｒ８を接続し、適切な電流を流すことで、無信号時のＩＶアンプの出力電圧を下げることができ、ダイナミックレンジを広げることが可能となる。なお、上記適切な電流として、ＩＶアンプの出力電圧の下限値をＩＶｏｌとし、オペアンプＯＰの非反転入力端子に印加される電圧をＩＶｒｅｆとした場合に、下式（１）を満たす値に設定する。
（ＩＶｒｆ−ＩＶｏＬ）／Ｒ７＝（Ｖｃｃ−ＩＶｒｅｆ）／Ｒ８      （１）
しかしながら、図１０に示す構成では、十分にダイナミックレンジを確保することができていないという課題がある。
【０００７】
この発明は、上記のような課題を解決するためになされたもので、従来構成に対して、ダイナミックレンジの減少を抑制することができる光電センサを提供することを目的としている。
【課題を解決するための手段】
【０００８】
この発明に係る光電センサは、多分割フォトダイオードを構成するフォトダイオード毎に接続され、バイアス電流が流される分流回路と、分流回路の一方の出力端が接続された第１の電流電圧変換増幅器と、分流回路の他方の出力端が接続された第２の電流電圧変換増幅器とを備えた光電センサにおいて、分流回路毎の分流比率を制御する分流制御回路と、分流制御回路による制御に基づき、第１，２の電流電圧変換増幅器に対し、分流回路で分流されたバイアス電流をキャンセルするキャンセル電流をそれぞれ出力する可変電流源回路とを備えたものである。
【発明の効果】
【０００９】
この発明によれば、上記のように構成したので、従来構成に対して、ダイナミックレンジの減少を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１に係る光電センサの構成例を示す図である。
【図２】この発明の実施の形態１における多分割フォトダイオードと受光スポットとの関係の一例を示す図である。
【図３】この発明の実施の形態１に係る光電センサの動作原理を説明する図である。
【図４】この発明の実施の形態１における分流制御回路の構成例を示す図である。
【図５】この発明の実施の形態１における分流制御回路の動作例を示す図である。
【図６】この発明の実施の形態１におけるＩＶアンプの構成例を示す図である。
【図７】この発明の実施の形態１に係る可変電流源の構成例を示す図である。
【図８】この発明の実施の形態２における分流回路の構成例を示す図である。
【図９】従来のＩＶアンプの構成を示す図である。
【図１０】従来のＩＶアンプの構成を示す図である。
【発明を実施するための形態】
【００１１】
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態１．
図１はこの発明の実施の形態１に係る光電センサの構成例を示す図である。
光電センサは、設定距離を用いて検出体の検出範囲を設定する距離設定型の光電センサである。以下では、光電センサとして、設定距離よりも近くに存在する検出体を検出するＢＧＳ型の光電センサを例に説明を行う。この光電センサは、図１に示すように、投光回路１、投光素子２、多分割フォトダイオード３、分流回路４、加算部５、ＩＶアンプ（第１の電流電圧変換増幅器）６、ＩＶアンプ（第２の電流電圧変換増幅器）７、演算回路８、弁別回路９、判定ロジック回路１０、出力回路１１、分流制御回路１２、制御ロジック回路１３及び可変電流源回路１４を備えている。
【００１２】
投光回路１は、制御ロジック回路１３から通知された投光タイミングに従って、投光素子２への電流を生成するものである。
投光素子２は、投光回路１により生成された電流により駆動し、光を発光するものである。この投光素子２として、例えばＬＥＤを用いる。この投光素子２により発光された光は、検出領域に投光される。そして、検出領域に検出体が存在する場合に、この検出体によって上記光が反射される。
【００１３】
多分割フォトダイオード３は、検出領域に存在する検出体により反射された光を受光して電気信号（電流）に変換するフォトダイオードＰＤが複数配列されたものである。この多分割フォトダイオード３により、受光スポットの位置を検出することができる。なお以下では、多分割フォトダイオード３が、８個のフォトダイオードＰＤ１〜ＰＤ８から構成された場合を示す。
また、フォトダイオードＰＤ毎にトランジスタＴｒ０（Ｔｒ０＿１〜Ｔｒ０＿８）が並列接続されている。このトランジスタＴｒ０は、エミッタ端子が対応するフォトダイオードＰＤの入力端に接続されて接地され、コレクタ端子が対応するフォトダイオードＰＤの出力端に接続され、ゲート端子にバイアス電圧ＶＢが印加されている。
【００１４】
分流回路４は、多分割フォトダイオード３を構成するフォトダイオードＰＤ毎に接続されるものであり、フォトダイオードＰＤからの電気信号（電流）を分流するものである。分流回路４は、分流制御回路１２から出力された基準電圧及び制御電圧により分流比率が設定される。この分流回路４は、図１に示すように、差動対であるトランジスタ（第１，２の分流用トランジスタ）Ｔｒ１（Ｔｒ１＿１〜Ｔｒ１＿８），Ｔｒ２（Ｔｒ２＿１〜Ｔｒ２＿８）を備えている。このトランジスタＴｒ１は、エミッタ端子が対応するフォトダイオードＰＤの出力端に接続され、コレクタ端子がＩＶアンプ６の入力端に接続され、ベース端子が分流制御回路１２の対応する基準電圧の出力端（図４に示す基準電圧出力線ｌ１）に接続されている。また、トランジスタＴｒ２は、エミッタ端子が対応するフォトダイオードＰＤの出力端に接続され、コレクタ端子がＩＶアンプ７の入力端に接続され、ベース端子が分流制御回路１２の制御電圧の出力端（図４に示す制御電圧出力線ｌ３）に接続されている。
【００１５】
加算部５は、各分流回路４により分流された一方の電流を加算し、また、各分流回路４により分流された他方の電流を加算するものである。
【００１６】
ＩＶアンプ６は、加算部５により加算された一方の電流を電圧に変換するものである。
ＩＶアンプ７は、加算部５により加算された他方の電流を電圧に変換するものである。
ＩＶアンプ６，７の構成例については後述する。
【００１７】
演算回路８は、ＩＶアンプ６，７により変換された電圧をそれぞれ増幅して、その電圧差を演算するものである。また、演算回路８では、演算した電圧差を示す信号に対してノイズ除去を行っている。
【００１８】
弁別回路９は、演算回路８により演算された電圧差を示す信号（アナログ信号）を２値化（Ｈ又はＬに変換）するものである。
【００１９】
判定ロジック回路１０は、制御ロジック回路１３により通知された取り込みタイミングに従って弁別回路９により２値化された信号を取り込み、デジタル的に信号処理することで検出範囲における検出体の有無を判定するものである。
この判定ロジック回路１０では、弁別回路９により２値化された信号を信号処理する方法として、例えばデジタル積分方式（アップダウンカウント方式）を用いる。すなわち、判定ロジック回路１０にアップダウンカウンタを設け、弁別回路９から取り込んだ信号がＨのときはカウントアップし、信号がＬのときはカウントダウンする。そして、例えば１０段のアップダウンカウンタを用いた場合において、カウント値が０のときは遮光と判定し、カウント値が１０のときは入光と判定し、カウント値がその間の場合には前の状態を保持する。これにより、耐ノイズ性を向上することができる。すなわち、ノイズ等ある場合には、入光状態でも常にＨの信号が入り続けるとは限らず、たまにＬとなることがあるが、アップダウンカウンタではカウンタ値が０にならなければ入光判定を維持することになるため、誤判定を回避することができる。
出力回路１１は、判定ロジック回路１０による判定結果を外部に出力するものである。
【００２０】
分流制御回路１２は、制御ロジック回路１３から出力された制御信号に従い、各分流回路４に対する基準電圧及び制御電圧を設定するものである。この際、分流制御回路１２は、分流回路４毎に、フォトダイオードＰＤの一方の配列方向に沿って、前段の分流回路４に対する基準電圧の電圧値以上となる基準電圧をそれぞれ設定し、且つ、全ての分流回路４に対して、全ての基準電圧を含む範囲の中から１つの共通の制御電圧を設定する。この分流制御回路１２により分流回路４毎の分流比率を制御することができる。また、分流制御回路１２は、分流回路４毎の分流比率の制御に関する情報（制御情報）を可変電流源回路１４に通知する。この分流制御回路１２の構成例については後述する。この分流制御回路１２は、ソフトウェアに基づくＣＰＵを用いたプログラム処理によって設定される。
【００２１】
制御ロジック回路１３は、光電センサ内の各部の制御を行うものである。この制御ロジック回路１３は、投光タイミングを設定して投光回路１に通知する機能、弁別回路９からの信号の取り込みタイミングを設定して判定ロジック回路１０に通知する機能、分流制御回路１２を制御するための制御信号を出力する機能を有している。
なお以下では、制御ロジック回路１３は、外部のマイコン等からのデータを元に分流位置を設定して分流制御回路１２に対する制御信号を生成する。
【００２２】
可変電流源回路１４は、分流制御回路１２からの制御情報に基づいて、ＩＶアンプ６，７に対し、分流回路４で分流されたバイアス電流をキャンセルするキャンセル電流をそれぞれ出力するものである。この可変電流源回路１４の構成例については後述する。
【００２３】
次に、上記のように構成された光電センサの動作原理について、図２，３を用いて説明する。なお図２，３の例では、幅が１ｍｍ、長さが０．３ｍｍのフォトダイオードＰＤを用いた場合を示している。
光電センサでは、投光素子２から検出領域に光が投光され、当該検出領域に存在する検出体により上記光が反射されると、例えば図２に示すように多分割フォトダイオード３上に光が受光される（受光スポット２０１）。この多分割フォトダイオード３を構成する各フォトダイオードＰＤには、分流回路４がそれぞれ接続されている。そして、この分流回路４を構成するトランジスタＴｒ１，Ｔｒ２のベース電圧の差によって、フォトダイオードＰＤに流れる電流をＩＶアンプ６側とＩＶアンプ７側とに分けることができる。その後、各分流回路４により分流された電流をそれぞれ加算し、ＩＶアンプ６，７で電圧変換した後、演算回路８で電圧差を検出する。ここで、多分割フォトダイオード３上の受光スポット２０１の位置は、検出体までの距離により変化する。よって、上記電圧差を用いることで、光量ではなく、距離による検出体の検出が可能となる。
【００２４】
多分割フォトダイオード３上の受光スポット２０１の位置が図２に示すｘ方向に移動したときの、ＩＶアンプ６の出力ｖ１（実線）と、ＩＶアンプ７の出力ｖ２（破線）との関係を図３に示す。なお図３では、図１に示す各分流回路４の基準電圧を０．２Ｖ刻みで設定している（Ｖｒｅｆ１＝１．０Ｖ，Ｖｒｅｆ２＝１．２Ｖ，・・・，Ｖｒｅｆ８＝２．４Ｖ）。また、図３（ａ）では制御電圧をＶｃｎｔ＝１．７Ｖとし、図３（ｂ）では制御電圧をＶｃｎｔ＝１．８Ｖとしている。
【００２５】
この図３において、ｖ１＝ｖ２となる受光スポット２０１の位置は、Ｖｃｎｔ＝１．７Ｖのときには１．２ｍｍであり、Ｖｃｎｔ＝１．８Ｖのときには約１．３５ｍｍである。この場合、ＢＧＳ型の光電センサでは、Ｖｃｎｔ＝１．７Ｖのときには、受光スポット２０１の位置が１．２ｍｍより近い場合に検出体ありと判定し、それより遠い場合には反射光が強い場合でも検出体なしと判定する。一方、Ｖｃｎｔ＝１．８Ｖのときでは、受光スポット２０１の位置が１．３５ｍｍより近い場合に検出体ありと判定し、それより遠い場合には反射光が強い場合でも検出体なしと判定する。このように、制御電圧を変えることで、検出体の検出範囲を調整することができる。
【００２６】
また、上記の例では、フォトダイオードＰＤの長さは０．３ｍｍであるが、受光スポット２０１の位置が１．２ｍｍから１．３５ｍｍへ変化した場合の違いも検出可能となっている。すなわち、分流回路４を用いることで、検出範囲の設定間隔をフォトダイオードＰＤの長さより短い範囲にも設定することが可能となり、分解能を上げることができる。
【００２７】
次に、分流回路４の分流比率を決める基準電圧及び制御電圧の設定を行う分流制御回路１２の構成例について、図４を用いて説明する。なお図４では、８個の分流回路４に対する分流制御回路１２の構成例を示している。
分流制御回路１２は、図４に示すように、複数の基準電圧生成用抵抗Ｒ１（Ｒ１＿１〜Ｒ１＿９）、複数の基準電圧出力線ｌ１（ｌ１＿１〜ｌ１＿８）、制御電圧生成回路１２１、複数のスイッチｓｗ１（ｓｗ１＿０〜ｓｗ１＿９）から成るスイッチ群１２２、複数の抵抗Ｒ２（Ｒ２＿１〜Ｒ２＿９）及び２つの抵抗Ｒ３（Ｒ３＿１，Ｒ３＿２）を備えている。
【００２８】
基準電圧生成用抵抗Ｒ１は、２つの電圧（ＶＨ，ＶＬ）間に直列接続されたものである。この複数の基準電圧生成用抵抗Ｒ１により上記２つの電圧の分圧を行う。基準電圧生成用抵抗Ｒ１は、分流回路４をｋ個設けた場合に、（ｋ＋１）個設ける。また、各基準電圧生成用抵抗Ｒ１はそれぞれ等しい抵抗値のものを用いる。
【００２９】
なお、ＶＨ，ＶＬは回路動作に適した値に設定されている。すなわち、分流回路４及びＩＶアンプ６，７の入出力には正しく動作する電圧範囲があり、それに合うようにＶＨ，ＶＬが設定される。
また、分流回路４のトランジスタＴｒ１，Ｔｒ２には、応答速度を確保するためのバイアス電流を流す回路（トランジスタＴｒ０）が接続される。このバイアス電流を流す回路が正しく動作するためには、基準電圧Ｖｒｅｆ及び制御電圧Ｖｃｎｔは、２×ＶＢＥ（ベースエミッタ間電圧）≒１．４Ｖ以上の電圧が必要となる。そのため、ＩＶアンプ６，７の入力端子の電圧は、今回のような８個のフォトダイオードＰＤで基準電圧差が０．１Ｖとすると、１．４＋０．１×８＝２．２Ｖ以上にしないと分流回路４が飽和領域となることがあり、正しく動作しなくなる。また、ＩＶアンプ６，７の入力電圧範囲の上限もあり、入力電圧をあまり高くすることもできない。よって、これらを考慮して基準電圧Ｖｒｅｆ及び制御電圧Ｖｃｎｔを決める必要があり、また、ＶＨ，ＶＬはこれらを考慮して決められる。
【００３０】
基準電圧出力線ｌ１は、基準電圧生成用抵抗Ｒ１により分圧された電圧を基準電圧として出力するものである。図４では、基準電圧出力線ｌ１は、一端が基準電圧生成用抵抗Ｒ１間にそれぞれ接続され、他端が対応する分流回路４のトランジスタＴｒ１のベース端子にそれぞれ接続されている。
【００３１】
制御電圧生成回路１２１は、基準電圧生成用抵抗Ｒ１の機能と、接続される電圧間から制御電圧を生成する機能とを有するものである。この制御電圧生成回路１２１の構成例については後述する。
【００３２】
スイッチ群１２２は、制御ロジック回路１３からの制御信号（ｃｎｔｌ０〜ｃｎｔｌ９）に従って、制御電圧生成回路１２１をいずれかの基準電圧生成用抵抗Ｒ１と置き換えるものである。
【００３３】
抵抗Ｒ２は、基準電圧生成用抵抗Ｒ１毎に並列接続されたものである。なお、各抵抗Ｒ２はそれぞれ等しい抵抗値であり、且つ、基準電圧生成用抵抗Ｒ１の１／１０程度の抵抗値のものを用いる。
抵抗Ｒ３は、両端に位置する基準電圧生成用抵抗Ｒ１に直列接続されたものである。
【００３４】
次に、制御電圧生成回路１２１の構成について説明する。
制御電圧生成回路１２１は、一対の接続線ｌ２（ｌ２＿１，ｌ２＿２）、複数の制御電圧生成用抵抗Ｒ４（Ｒ４＿１〜Ｒ４＿ｎ）、複数のスイッチｓｗ２（ｓｗ２＿１〜ｓｗ２＿ｎ）から成るスイッチ群１２１１及び制御電圧出力線ｌ３を備えている。
【００３５】
接続線ｌ２は、スイッチ群１２２によりいずれかの基準電圧生成用抵抗Ｒ１と置き換わることで、一端が当該基準電圧生成用抵抗Ｒ１に隣接する基準電圧生成用抵抗Ｒ１にそれぞれ接続されるものである。
【００３６】
制御電圧生成用抵抗Ｒ４は、接続線ｌ２間に直列接続されたものである。この複数の制御電圧生成用抵抗Ｒ４により上記接続線ｌ２間の電圧の分圧を行う。なお、各制御電圧生成用抵抗Ｒ４の抵抗値の合計は、基準電圧生成用抵抗Ｒ１の抵抗値と等しくなるようにする。この制御電圧生成用抵抗Ｒ４により、制御電圧の調整ステップを細かくする。
【００３７】
スイッチ群１２１１は、制御ロジック回路１３からの制御信号（ｃｎｔｌ＿ｂ）に従って、制御電圧生成用抵抗Ｒ４により分圧された電圧のうちの１つを制御電圧として選択するものである。
【００３８】
制御電圧出力線ｌ３は、スイッチ群１２１１により選択された制御電圧を各分流回路４のトランジスタＴｒ２のベース端子に出力するものである。この制御電圧出力線ｌ３は、一端がスイッチ群１２１１を構成する各スイッチｓｗ１の出力端に接続され、他端が各分流回路４のトランジスタＴｒ２のベース端子に接続されている。
【００３９】
また、制御ロジック回路１３では、スイッチ群１２２に対する制御信号ｃｎｔｌ０〜ｃｎｔｌ９及びスイッチ群１２１１に対する制御信号ｃｎｔ＿ｂを出力する。なお図４において、制御信号ｃｎｔｌ１〜ｃｎｔｌ８は、スイッチｓｗ１＿１〜ｓｗ１＿８が取りうる状態として３状態あるため、２ｂｉｔ以上の信号とする。また、制御信号ｃｎｔｌ０，ｃｎｔｌ９は、スイッチｓｗ１＿０，ｓｗ１＿９が取りうる状態として２状態あるため、１ｂｉｔ以上の信号とする。
【００４０】
ここで、例えば図５に示すように、スイッチｓｗ１＿５，ｓｗ１＿６により、基準電圧生成用抵抗Ｒ１＿６を切断し、代わりに、制御電圧生成回路１２１を接続させる。この場合、基準電圧生成用抵抗Ｒ１＿６の代わりに制御電圧生成回路１２１が他の基準電圧生成用抵抗Ｒ１に直列接続されることになる。その結果、制御電圧として、Ｖｒｅｆ５〜Ｖｒｅｆ６間の電圧を選択することができる。
【００４１】
また、図４に示す分流制御回路１２では、分流回路４で用いる基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ８に対し、より高い電圧であるＶｒｅｆ９とより低い電圧であるＶｒｅｆ０を設定し、制御電圧生成回路１２１で電圧Ｖｒｅｆ０〜Ｖｒｅｆ９の範囲から制御電圧を選択可能としている。これにより、設定距離の設定可能な範囲を最大に広げることができる。
【００４２】
次に、分流回路４で分流されてＩＶアンプ６，７に入力されるバイアス電流をキャンセルするための構成について説明する。まず、ＩＶアンプ６，７の構成例について、図６を用いて説明する。以下では、ＩＶアンプ６の構成例について示すが、ＩＶアンプ７についても同様に構成されている。
ＩＶアンプ６は、図６に示すように、オペアンプＯＰ、抵抗Ｒ５〜Ｒ８及びコンデンサＣ１を備えている。
【００４３】
抵抗Ｒ５，Ｒ６は直列接続され、一端に電源電圧Ｖｃｃが印加され、他端が接地されている。
オペアンプＯＰは、入力された電流を電圧に変換するものである。このオペアンプＯＰは、反転入力端子に加算部５からの一方の電流が流れ、非反転入力端子が抵抗Ｒ５，Ｒ６間に接続されて基準電圧ＩＶｒｅｆが印加されている。また、オペアンプＯＰの反転入力端子には可変電流源回路１４の出力端が接続され、キャンセル電流Ｉ＿ｃａｎｃｅｌが流れる。
【００４４】
抵抗Ｒ７は、一端がオペアンプＯＰの反転入力端子に接続され、他端がオペアンプＯＰの出力端に接続されたものである。
コンデンサＣ１は、抵抗Ｒ７に並列接続されたものである。
抵抗Ｒ８は、一端に電源電圧Ｖｃｃが印加され、他端がオペアンプＯＰの反転入力端子に接続されたものである。
【００４５】
このように、ＩＶアンプ６の反転入力端子と電源電圧Ｖｃｃ間に抵抗Ｒ８を接続することで、無信号時のＩＶアンプ６の出力電圧を下げることができ、ダイナミックレンジを広げることが可能となる。また、可変電流源回路１４からキャンセル電流Ｉ＿ｃａｎｃｅｌを流すことで、ＩＶアンプ６に流れるバイアス電流をキャンセルすることができ、ダイナミックレンジをさらに広げることが可能となる。
【００４６】
次に、可変電流源回路１４の構成例について、図７を用いて説明する。図７では８個の分流回路４に対する可変電流源回路１４の構成例について示している。
可変電流源回路１４は、図７に示すように、電界効果トランジスタＱ０（第０の電界効果トランジスタ）、複数の電界効果トランジスタ（第１の電界効果トランジスタ）Ｑ１（Ｑ１＿１〜Ｑ１＿８）、複数の電界効果トランジスタ（第２の電界効果トランジスタ）Ｑ２（Ｑ２＿１〜Ｑ２＿８）、複数のスイッチｓｗ３（ｓｗ３＿１〜ｓｗ３＿８）から成るスイッチ群（第１のスイッチ群）１４１、複数のスイッチｓｗ４（ｓｗ４＿１〜ｓｗ４＿８）から成るスイッチ群（第２のスイッチ群）１４２、加算部（第１の加算部）１４３及び加算部（第２の加算部）１４４を備えている。
ここで、電界効果トランジスタＱ０と電界効果トランジスタＱ１，Ｑ２はカレントミラー回路を構成する。なお、カレントミラー回路では、その電流比を変えたいときに同じトランジスタを並列接続するのが一般的であり、その並列接続するトランジスタ数をｍ値という（トランジスタを並列接続することで比の精度を上げることができる）。
【００４７】
電界効果トランジスタＱ０は、ドレイン端子がゲート端子に接続され、ソース端子に電源電圧Ｖｃｃが印加されるものである。また、電界効果トランジスタＱ０のドレイン電流（図７のＩｂ１）は、分流回路４に流れるバイアス電流と等しい電流である。また、この電界効果トランジスタＱ０はｍ値が２に設定されている。
【００４８】
電界効果トランジスタＱ１は、分流回路４と同数設けられ、ゲート端子が電界効果トランジスタＱ０のゲート端子に接続され、ソース端子に電源電圧Ｖｃｃが印加されるものである。この電界効果トランジスタＱ１はｍ値が１又は２に設定されている。すなわち、ｍ値が２である電界効果トランジスタＱ１には、電界効果トランジスタＱ０のドレイン電流と同じ電流が流れ、ｍ値が１である電界効果トランジスタＱ１には、上記ドレイン電流の半分の電流が流れる。
【００４９】
電界効果トランジスタＱ２は、分流回路４と同数設けられ、ゲート端子が電界効果トランジスタＱ０のゲート端子に接続され、ソース端子に電源電圧Ｖｃｃが印加されるものである。この電界効果トランジスタＱ２はｍ値が１又は２に設定されている。すなわち、ｍ値が２である電界効果トランジスタＱ２には、電界効果トランジスタＱ０のドレイン電流と同じ電流が流れ、ｍ値が１である電界効果トランジスタＱ２には、上記ドレイン電流の半分の電流が流れる。
【００５０】
スイッチ群１４１は、分流制御回路１２からの制御情報に基づき選択した電界効果トランジスタＱ１のドレイン端子を出力線に接続するものである。
スイッチ群１４２は、分流制御回路１２からの制御情報に基づき選択した電界効果トランジスタＱ２のドレイン端子を出力線に接続するものである。
【００５１】
加算部１４３は、スイッチ群１４１により接続された電界効果トランジスタＱ１からの出力を加算してＩＶアンプ６に対するキャンセル電流とするものである。
加算部１４４は、スイッチ群１４２により接続された電界効果トランジスタＱ２からの出力を加算してＩＶアンプ７に対するキャンセル電流とするものである。
【００５２】
ここで、分流回路４は、分流制御回路１２によってベース電圧（基準電圧、制御電圧）が制御されて、所定の分流処理を行う。また、図１に示す分流回路４では、差動対である２つのトランジスタＴｒ１，Ｔｒ２のベース電圧の差が０．１Ｖ以上だとフォトダイオードＰＤからの電流（エミッタ端子からの電流）の約９８％がベース電圧が高い方のトランジスタに流れるという特性がある。
【００５３】
すなわち、Ｖｒｅｆｘ−Ｖｃｎｔ＞０．１Ｖのときはバイアス電流のほとんどがＩＶアンプ６に流れ、Ｖｒｅｆｘ−Ｖｃｎｔ＜０．１Ｖのときは逆にバイアス電流のほとんどがＩＶアンプ７に流れる。また、Ｖｒｅｆｘ＝Ｖｃｎｔのときは半々となる。
【００５４】
そして、分流制御回路１２では、各分流回路４がどのような分流状態であるかを認識できる状態となっている。そこで、可変電流源回路１４では、分流制御回路１２による制御状態から、以下のように条件判別してスイッチ群１４１，１４２を動作させる。
【００５５】
すなわち、可変電流源回路１４は、Ｖｒｅｆｘ−Ｖｃｎｔ≧０．１Ｖとなる分流回路４の数だけ、ｍ値が２である電界効果トランジスタＱ１に対応したスイッチｓｗ３を接続させる。また、０．１Ｖ＞Ｖｒｅｆｘ−Ｖｃｎｔ≧０となる分流回路４の数だけ、ｍ値が１である電界効果トランジスタＱ１に対応したスイッチｓｗ３を接続させる。
また、可変電流源回路１４は、Ｖｒｅｆｘ−Ｖｃｎｔ≦−０．１Ｖとなる分流回路４の数だけ、ｍ値が２である電界効果トランジスタＱ２に対応したスイッチｓｗ４を接続させる。また、０＞Ｖｒｅｆｘ−Ｖｃｎｔ＞−０．１Ｖとなる分流回路４の数だけ、ｍ値が１である電界効果トランジスタＱ２に対応したスイッチｓｗ４を接続させる。
以上のように動作することで、ＩＶアンプ６，７に流れるバイアス電流をほぼキャンセルすることができる。
【００５６】
以上のように、この実施の形態１によれば、分流制御回路１２による制御に基づき、ＩＶアンプ６，７に対し、分流回路４で分流されたバイアス電流をキャンセルするキャンセル電流をそれぞれ出力する可変電流源回路１４を設けたので、従来構成に対して、ダイナミックレンジの減少を抑制することができる。その結果、高速化のためにバイアス電流を大きくしたい場合、また、多分割フォトダイオード３の分割数が多く分流回路４のバイアス電流が大きくなるような場合にも、ＩＶアンプ６，７に流れるバイアス電流をほぼキャンセルすることができる。
【００５７】
実施の形態２．
実施の形態１では、可変電流源回路１４にて、分流制御回路１２による分流回路４に対する制御状態から、バイアス電流をキャンセルするキャンセル電流をＩＶアンプ６，７に出力する場合について示した。この可変電流源回路１４により、バイアス電流をほぼキャンセルすることができるが、より細かいキャンセルを行いたい場合には、分流回路単位でキャンセル電流を流すように構成する。以下、その構成例について説明する。
なお実施の形態２に係る光電センサの全体構成としては、図１に示す光電センサの全体構成から可変電流源回路１４を取除いた構成のものを用いる。また、ＩＶアンプ６，７は、図６に示す構成のものを用いる。
【００５８】
図８はこの発明の実施の形態２における分流回路４の構成例を示す図である。
実施の形態２における分流回路４は、実施の形態１で示した通常の分流機能に加え、自身で分流したバイアス電流に対して反転した電流であるキャンセル電流を生成し、当該キャンセル電流を用いて当該分流したバイアス電流をキャンセルする機能を有している。この分流回路４は、キャンセル電流に関する構成として、トランジスタＴｒ３〜Ｔｒ９及び電流源Ｉｓ１，Ｉｓ２を備えている。
【００５９】
トランジスタ（第１のトランジスタ）Ｔｒ３は、ゲート端子がトランジスタＴｒ１のゲート端子に接続されたものである。
トランジスタ（第２のトランジスタ）Ｔｒ４は、ゲート端子がトランジスタＴｒ２のゲート端子に接続されたものである。
【００６０】
トランジスタ（第１のレベルシフト用トランジスタ）Ｔｒ５（Ｔｒ５＿１，Ｔｒ５＿２）は、レベルシフト用のトランジスタであり、１つ以上設けられる。このトランジスタＴｒ５は、ゲート端子がトランジスタＴｒ３のエミッタ端子に接続され、コレクタ端子が当該ゲート端子に接続されている。
トランジスタ（第２のレベルシフト用トランジスタ）Ｔｒ６（Ｔｒ６＿１，Ｔｒ６＿２）は、レベルシフト用のトランジスタであり、１つ以上設けられる。このトランジスタＴｒ６は、ゲート端子がトランジスタＴｒ４のエミッタ端子に接続され、コレクタ端子が当該ゲート端子に接続されている。
【００６１】
電流源（第１の電流源）Ｉｓ１は、一端に電源電圧Ｖｃｃが印加され、他端がトランジスタＴｒ５のエミッタ端子に接続されて、定電流を流すものである。
電流源（第２の電流源）Ｉｓ２は、一端に電源電圧Ｖｃｃが印加され、他端がトランジスタＴｒ６のエミッタ端子に接続されて、定電流を流すものである。
【００６２】
トランジスタＴｒ７は、ゲート端子にバイアス電圧ＶＢが印加され、エミッタ端子に電源電圧Ｖｃｃが印加されたものである。
【００６３】
トランジスタ（第１のキャンセル電流生成用トランジスタ）Ｔｒ８は、キャンセル電流を生成するためのトランジスタである。このトランジスタＴｒ８は、エミッタ端子がトランジスタＴｒ７のコレクタ端子に接続されてバイアス電流と等しい電流が流され、ゲート端子が電流源Ｉｓ１とトランジスタＴｒ５のエミッタ端子との間に接続され、コレクタ端子がトランジスタＴｒ２のコレクタ端子に接続されている。
トランジスタ（第２のキャンセル電流生成用トランジスタ）Ｔｒ９は、キャンセル電流を生成するためのトランジスタである。このトランジスタＴｒ９は、エミッタ端子がトランジスタＴｒ７のコレクタ端子に接続されてバイアス電流と等しい電流が流され、ゲート端子が電流源Ｉｓ１とトランジスタＴｒ６のエミッタ端子との間に接続され、コレクタ端子がトランジスタＴｒ１のコレクタ端子に接続されている。
【００６４】
図８に示す分流回路４では、分流回路４から出力されるバイアス電流とほぼ等しい電流が逆向きに流れる。よって、ＩＶアンプ６，７へのＤＣ電流（バイアス電流）はほぼ零となり、パルス変調された受光電流のみがＩＶアンプ６，７に流れることになる。ただし、実際には、回路誤差を考慮して、キャンセル電流を少し小さくしておく方がよい。
また、図８に示す構成を用いても、ＩＶアンプ６，７の非反転入力端子の電圧によるロスは存在する。そのため、図６に示す回路と組み合わせて図８に示す回路を用いる。
【００６５】
以上のように、この実施の形態２によれば、分流回路４に、自身から出力されるバイアス電流に対して反転したキャンセル電流を生成し、当該キャンセル電流を用いて自身から出力されるバイアス電流をキャンセルする機能を設けたので、実施の形態１に対して、ダイナミックレンジの減少をより抑制することができる。
【００６６】
なお上記では、光電センサとして、設定距離よりも近くに存在する検出体を検出するＢＧＳ型の光電センサを用いて説明を行った。しかしながら、これに限るものではなく、設定距離よりも遠くに存在する検出体を検出するＦＧＳ（ＦｏｒｅＧｒｏｕｎｄ  Ｓｕｐｐｒｅｓｓｉｏｎ）型の光電センサについても同様に本発明を適用することができる。
【００６７】
また、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００６８】
１  投光回路
２  投光素子
３  多分割フォトダイオード
４  分流回路
５  加算部
６  ＩＶアンプ
７  ＩＶアンプ
８  演算回路
９  弁別回路
１０  判定ロジック回路
１１  出力回路
１２  分流制御回路
１３  制御ロジック回路
１４  可変電流源回路
１４１  スイッチ群
１４２  スイッチ群
【図１】
2017022595.tif 000003
【図２】
2017022595.tif 000004
【図３】
2017022595.tif 000005
【図４】
2017022595.tif 000006
【図５】
2017022595.tif 000007
【図６】
2017022595.tif 000008
【図７】
2017022595.tif 000009
【図８】
2017022595.tif 000010
【図９】
2017022595.tif 000011
【図１０】
2017022595.tif 000012