(57)【要約】【課題】信頼性の高い半導体装置の製造方法を提供すること。【解決手段】半導体装置は、酸化物半導体層と、酸化物半導体層に対向して配置されたゲート電極と、酸化物半導体層とゲート電極との間に配置されたゲート絶縁層と、酸化物半導体層の下層に配置された第１バリア層と、酸化物半導体層の上層に配置され、酸化物半導体層の上方及び側方を囲み、酸化物半導体層の周囲において第１バリア層と接する第２バリア層と、酸化物半導体層と第１バリア層との間に配置された第１酸化層と、酸化物半導体層と第２バリア層との間に配置された第２酸化層と、を有する。【選択図】図２Ａ
2017041536.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体層と、
前記酸化物半導体層に対向して配置されたゲート電極と、
前記酸化物半導体層と前記ゲート電極との間に配置されたゲート絶縁層と、
前記酸化物半導体層の下層に配置された第１バリア層と、
前記酸化物半導体層の上層に配置され、前記酸化物半導体層の上方及び側方を囲み、前記酸化物半導体層の周囲において前記第１バリア層と接する第２バリア層と、
を有することを特徴とする半導体装置。
【請求項２】
前記第１バリア層及び前記第２バリア層は窒素を含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記酸化物半導体層と前記第１バリア層との間に配置された第１酸化層と、
前記酸化物半導体層と前記第２バリア層との間に配置された第２酸化層と、
をさらに有することを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記ゲート電極は、前記酸化物半導体層の下方に配置され、
前記ゲート絶縁層は、前記第１バリア層及び前記第１酸化層を含むことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１酸化層は前記酸化物半導体層と略同一パターンを有し、
前記第１酸化層から露出した領域の前記第１バリア層の膜厚は、前記第１酸化層の下方の領域の前記第１バリア層の膜厚よりも薄いことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第２酸化層と前記第２バリア層との間に配置され、前記酸化物半導体層に接続するソース・ドレイン電極をさらに有することを特徴とする請求項４に記載の半導体装置。
【請求項７】
前記ゲート電極は、前記酸化物半導体層の上方に配置され、
前記ゲート絶縁層は、前記第２酸化層を含むことを特徴とする請求項３に記載の半導体装置。
【請求項８】
前記第２バリア層は、前記酸化物半導体層、前記ゲート絶縁層、及び前記ゲート電極の上方に配置されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第２酸化層から露出した領域の前記酸化物半導体層は、前記第２バリア層と接していることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記第２酸化層から露出した領域の前記酸化物半導体層の抵抗率は、前記第２酸化層の下方の領域の前記酸化物半導体層の抵抗率よりも低いことを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記第１酸化層は前記酸化物半導体層と略同一パターンを有し、
前記第１酸化層から露出した領域の前記第１バリア層の膜厚は、前記第１酸化層の下方の領域の前記第１バリア層の膜厚よりも薄いことを特徴とする請求項８に記載の半導体装置。
【請求項１２】
前記酸化物半導体層のソース領域及びドレイン領域に接続されたソース・ドレイン電極をさらに有し、
前記第２バリア層には、前記ソース領域及び前記ドレイン領域に達する開口部が設けられ、
前記ソース・ドレイン電極は、前記開口部の内部に配置されていることを特徴とする請求項８に記載の半導体装置。
【請求項１３】
第１バリア層を形成し、
前記第１バリア層の上方に第１酸化層を形成し、
前記第１酸化層の上方に酸化物半導体層を形成し、
前記酸化物半導体層から露出した前記第１酸化層をフッ素を含むガスを用いたフッ素エッチングを行って前記第１バリア層を露出し、
前記酸化物半導体層の上方に前記酸化物半導体層の一部を露出する第２酸化層を形成し、
前記酸化物半導体層を囲むように、露出した前記第１バリア層と接する第２バリア層を形成することを特徴とする半導体装置の製造方法。
【請求項１４】
第１バリア層を形成し、
前記第１バリア層の上方に第１酸化層を形成し、
前記第１酸化層の上方に酸化物半導体層を形成し、
前記酸化物半導体層の上方に第２酸化層を形成し、
前記酸化物半導体層の一部の領域を覆うマスクから露出した前記第２酸化層及び前記酸化物半導体層から露出した前記第１酸化層をフッ素を含むガスを用いたフッ素エッチングを行って前記第１バリア層を露出し、
前記酸化物半導体層を囲むように、露出した前記第１バリア層と接する第２バリア層を形成することを特徴とする半導体装置の製造方法。
【請求項１５】
前記フッ素エッチングによって前記第１バリア層をオーバーエッチングすることを特徴とする請求項１３又は１４に記載の半導体装置の製造方法。
【請求項１６】
ゲート電極をさらに形成し、
前記ゲート電極の上方に前記第１バリア層が形成されることを特徴とする請求項１３又は１４に記載の半導体装置の製造方法。
【請求項１７】
前記第２酸化層の上方に導電層をさらに形成し、
前記第２酸化層をエッチングストッパとして前記導電層をエッチングしてソース・ドレイン電極を形成し、
前記第２酸化層は、前記酸化物半導体層のチャネルになる領域を覆うように形成され、
前記ソース・ドレイン電極の上方に前記第２バリア層が形成されることを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記第２酸化層の上方にゲート電極をさらに形成し、
前記ゲート電極の上方に前記第２バリア層が形成されることを特徴とする請求項１３又は１４に記載の半導体装置の製造方法。
【請求項１９】
前記第２酸化層の上方にゲート電極をさらに形成し、
前記酸化物半導体層から露出した前記第１酸化層を前記フッ素エッチングし、前記第１バリア層を露出することを特徴とする請求項１３又は１４に記載の半導体装置の製造方法。
【請求項２０】
前記第２バリア層に前記酸化物半導体層のソース領域及びドレイン領域に達する開口部を形成し、
前記開口部に前記酸化物半導体層に接続されるソース・ドレイン電極を形成することを特徴とする請求項１８又は１９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、表示装置やパーソナルコンピュータなどの駆動回路には微細なスイッチング素子としてトランジスタ、ダイオードなどの半導体装置が用いられている。特に、表示装置において、半導体装置は、各画素の階調に応じた電圧又は電流を供給するための選択トランジスタだけでなく、電圧又は電流を供給する画素を選択するための駆動回路にも使用されている。半導体装置はその用途に応じて要求される特性が異なる。例えば、選択トランジスタとして使用される半導体装置は、オフ電流が低いことや半導体装置間の特性ばらつきが小さいことが要求される。また、駆動回路として使用される半導体装置は、高いオン電流が要求される。
【０００３】
上記のような表示装置において、従来からアモルファスシリコンや低温ポリシリコン、単結晶シリコンをチャネルに用いた半導体装置が開発されている。アモルファスシリコンをチャネルに用いた半導体装置は、より単純な構造かつ４００℃以下の低温プロセスで形成することができるため、例えば第８世代（２１６０×２４６０ｍｍ）と呼ばれる大型のガラス基板を用いて半導体装置を形成することができる。しかし、アモルファスシリコンをチャネルに用いた半導体装置は移動度が低く、駆動回路に使用することはできない。
【０００４】
また、低温ポリシリコンや単結晶シリコンをチャネルに用いた半導体装置は、アモルファスシリコンをチャネルに用いた半導体装置に比べて移動度が高いため、選択トランジスタだけでなく駆動回路の半導体装置にも使用することができる。しかし、低温ポリシリコンや単結晶シリコンをチャネルに用いた半導体装置は構造及びプロセスが複雑になる。また、５００℃以上の高温プロセスで半導体装置を形成する必要があるため、上記のような大型のガラス基板を用いて半導体装置を形成することができない。また、アモルファスシリコンや低温ポリシリコン、単結晶シリコンをチャネルに用いた半導体装置はいずれもオフ電流が高く、印加した電圧を長時間保持することが難しかった。
【０００５】
そこで、最近では、アモルファスシリコンや低温ポリシリコンや単結晶シリコンに替わり、酸化物半導体をチャネルに用いた半導体装置の開発が進められている（例えば、特許文献１）。酸化物半導体をチャネルに用いた半導体装置は、アモルファスシリコンをチャネルに用いた半導体装置と同様に単純な構造かつ低温プロセスで半導体装置を形成することができ、アモルファスシリコンをチャネルに用いた半導体装置よりも高い移動度を有することが知られている。また、酸化物半導体をチャネルに用いた半導体装置は、オフ電流が非常に低いことが知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−０６２２２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、酸化物半導体は水分や不純物による影響を受けやすい。特に、チャネルに用いられる酸化物半導体層に水分や不純物が侵入すると、半導体装置の特性が変動してしまうという問題が生じる。上記の問題を解消するために、酸化物半導体層の下方及び上方に水分や不純物のブロッキング性を有するバリア層を形成する構成が検討されているが、側方から侵入する水分や不純物に対するブロッキング性が十分ではなく、半導体装置の信頼性を低下させてしまう問題があった。
【０００８】
本発明は、上記実情に鑑み、信頼性の高い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一実施形態による半導体装置は、酸化物半導体層と、酸化物半導体層に対向して配置されたゲート電極と、酸化物半導体層とゲート電極との間に配置されたゲート絶縁層と、酸化物半導体層の下層に配置された第１バリア層と、酸化物半導体層の上層に配置され、酸化物半導体層の上方及び側方を囲み、酸化物半導体層の周囲において第１バリア層と接する第２バリア層と、を有する。
【００１０】
本発明の一実施形態による半導体装置の製造方法は、第１バリア層を形成し、第１バリア層の上方に第１酸化層を形成し、第１酸化層の上方に酸化物半導体層を形成し、酸化物半導体層から露出した第１酸化層をフッ素を含むガスを用いたフッ素エッチングを行って第１バリア層を露出し、酸化物半導体層の上方に酸化物半導体層の一部を露出する第２酸化層を形成し、酸化物半導体層を囲むように、露出した第１バリア層と接する第２バリア層を形成する。
【００１１】
本発明の一実施形態による半導体装置の製造方法は、第１バリア層を形成し、第１バリア層の上方に第１酸化層を形成し、第１酸化層の上方に酸化物半導体層を形成し、酸化物半導体層の上方に第２酸化層を形成し、酸化物半導体層の一部の領域を覆うマスクから露出した第２酸化層及び酸化物半導体層から露出した第１酸化層をフッ素を含むガスを用いたフッ素エッチングを行って第１バリア層を露出し、酸化物半導体層を囲むように、露出した第１バリア層と接する第２バリア層を形成する。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る半導体装置の概要を示す平面図である。
【図２Ａ】本発明の一実施形態に係る半導体装置の概要を示すＡ−Ａ’断面図である。
【図２Ｂ】本発明の一実施形態に係る半導体装置の概要を示すＡ’’−Ａ’’’断面図である。
【図３】本発明の一実施形態に係る半導体装置の製造方法において、ゲート電極を形成する工程を示す平面図である。
【図４】本発明の一実施形態に係る半導体装置の製造方法において、ゲート電極を形成する工程を示すＡ−Ａ’断面図である。
【図５】本発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁層を形成する工程を示すＡ−Ａ’断面図である。
【図６】本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。
【図７】本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示すＡ−Ａ’断面図である。
【図８】本発明の一実施形態に係る半導体装置の製造方法において、第１酸化層をエッチングして第１バリア層を露出する工程を示すＡ−Ａ’断面図である。
【図９】本発明の一実施形態に係る半導体装置の製造方法において、第２酸化層を形成する工程を示す平面図である。
【図１０】本発明の一実施形態に係る半導体装置の製造方法において、第２酸化層を形成する工程を示すＡ−Ａ’断面図である。
【図１１】本発明の一実施形態に係る半導体装置の製造方法において、ソース・ドレイン電極を形成する工程を示す平面図である。
【図１２】本発明の一実施形態に係る半導体装置の製造方法において、ソース・ドレイン電極を形成する工程を示すＡ−Ａ’断面図である。
【図１３】本発明の一実施形態に係る半導体装置の製造方法において、第２バリア層を形成する工程を示す平面図である。
【図１４】本発明の一実施形態に係る半導体装置の製造方法において、第２バリア層を形成する工程を示すＡ−Ａ’断面図である。
【図１５】本発明の一実施形態の変形例に係る半導体装置の製造方法において、第２酸化層を形成する工程を示すＡ−Ａ’断面図である。
【図１６】本発明の一実施形態の変形例に係る半導体装置の製造方法において、第１酸化層をエッチングして第１バリア層を露出する工程を示すＡ−Ａ’断面図である。
【図１７】本発明の一実施形態に係る半導体装置の概要を示す平面図である。
【図１８Ａ】本発明の一実施形態に係る半導体装置の概要を示すＢ−Ｂ’断面図である。
【図１８Ｂ】本発明の一実施形態に係る半導体装置の概要を示すＢ’’−Ｂ’’’断面図である。
【図１９】本発明の一実施形態に係る半導体装置の製造方法において、下地層を形成する工程を示すＢ−Ｂ’断面図である。
【図２０】本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。
【図２１】本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示すＢ−Ｂ’断面図である。
【図２２】本発明の一実施形態に係る半導体装置の製造方法において、第１酸化層をエッチングして第１バリア層を露出する工程を示すＢ−Ｂ’断面図である。
【図２３】本発明の一実施形態に係る半導体装置の製造方法において、ゲート電極及びゲート絶縁層を形成する工程を示す平面図である。
【図２４】本発明の一実施形態に係る半導体装置の製造方法において、ゲート電極及びゲート絶縁層を形成する工程を示すＢ−Ｂ’断面図である。
【図２５】本発明の一実施形態に係る半導体装置の製造方法において、第２バリア層を形成する工程を示す平面図である。
【図２６】本発明の一実施形態に係る半導体装置の製造方法において、第２バリア層を形成する工程を示すＢ−Ｂ’断面図である。
【図２７】本発明の一実施形態の変形例に係る半導体装置の製造方法において、ゲート電極及びゲート絶縁層を形成する工程を示すＢ−Ｂ’断面図である。
【図２８】本発明の一実施形態の変形例に係る半導体装置の製造方法において、第１酸化層をエッチングして第１バリア層を露出する工程を示すＢ−Ｂ’断面図である。
【発明を実施するための形態】
【００１３】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１４】
〈実施形態１〉
図１、図２Ａ、及び図２Ｂを用いて、本発明の一実施形態に係る半導体装置の概要について説明する。実施形態１の半導体装置１０は、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ：ＬＣＤ）、表示部に有機ＥＬ素子や量子ドット等の自発光素子（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：ＯＬＥＤ）を利用した自発光表示装置、又は電子ペーパー等の反射型表示装置の各画素や駆動回路に用いられる半導体装置について説明する。
【００１５】
ただし、本発明に係る半導体装置は表示装置に用いられるものに限定されず、例えば、マイクロプロセッサ（Ｍｉｃｒｏ−Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ：ＭＰＵ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：ＩＣ）に用いることができる。また、実施形態１の半導体装置１０は、チャネルとして酸化物半導体を用いた構造を例示する。ここで、実施形態１では半導体装置としてトランジスタを例示するが、これは本発明に係る半導体装置をトランジスタに限定するものではない。
【００１６】
［半導体装置１０の構造］
図１は、本発明の一実施形態に係る半導体装置の概要を示す平面図である。また、図２Ａは、本発明の一実施形態に係る半導体装置の概要を示すＡ−Ａ’断面図である。また、図２Ｂは、本発明の一実施形態に係る半導体装置の概要を示すＡ’’−Ａ’’’断面図である。図１、図２Ａ、及び図２Ｂに示すように、半導体装置１０は、基板１００、下地層１１０、ゲート電極１２０、ゲート絶縁層（第１バリア層１３０及び第１酸化層１４０）、酸化物半導体層１５０、第２酸化層１６０、ソース・ドレイン電極１７０、第２バリア層１８０、及び上部配線２００を有する。半導体装置１０はボトムゲート型トランジスタである。
【００１７】
下地層１１０は基板１００の上方に配置されている。ゲート電極１２０は下地層１１０の上方に配置されている。第１バリア層１３０はゲート電極１２０の上方及び下地層１１０の上方に配置されている。第１酸化層１４０は第１バリア層１３０の上方に配置されている。酸化物半導体層１５０は第１酸化層１４０の上方に配置されている。酸化物半導体層１５０は第１酸化層１４０と接している。また、第１酸化層１４０は酸化物半導体層１５０の下方のみに配置されており、酸化物半導体層１５０以外の領域の第１酸化層１４０は除去されている。つまり、第１酸化層１４０は酸化物半導体層１５０と略同一のパターンを有している。また、第１酸化層１４０から露出した領域の第１バリア層１３０の膜厚は、第１酸化層１４０の下方の領域の第１バリア層１３０の膜厚よりも薄い。つまり、上記領域において第１酸化層１４０は完全に除去されており、第１バリア層１３０はオーバーエッチングされている。
【００１８】
上記の構造を換言すると、ゲート電極１２０は酸化物半導体層１５０に対向して酸化物半導体層１５０の下方に配置されており、ゲート絶縁層（第１バリア層１３０及び第１酸化層１４０）は酸化物半導体層１５０とゲート電極１２０との間に配置されている、ということもできる。また、第１バリア層１３０は酸化物半導体層１５０の下層に配置されている、ということもできる。下層とは、複数の層が積層された構造体における上下関係を示すものであり、断面視において上下方向に重なっている構造に限定するものではない。また、第１酸化層１４０は酸化物半導体層１５０と第１バリア層１３０との間に配置されている、ということもできる。
【００１９】
図２Ａに示すように、第２酸化層１６０は酸化物半導体層１５０の上方において、酸化物半導体層１５０がチャネルとして機能する領域に配置されている。また、図２Ｂに示すように、第２酸化層１６０は上方にソース・ドレイン電極１７０が配置されない領域において、酸化物半導体層１５０の上方及び側方を覆っている。図２Ａ及び図２Ｂのいずれにおいても、第２酸化層１６０は酸化物半導体層１５０と接している。ソース・ドレイン電極１７０は酸化物半導体層１５０の上方、第２酸化層１６０の上方、及び第１酸化層１４０から露出した第１バリア層１３０の上方に配置されている。ソース・ドレイン電極１７０は酸化物半導体層１５０に接続されている。ソース・ドレイン電極１７０は互いに間隔をおいて配置された一対の電極を有しており、印加する電圧に応じて一方がソース電極となり、他方がドレイン電極となる。ここで、上記の一対の電極がそれぞれ酸化物半導体層１５０に接触している領域の間の領域が半導体装置１０のチャネル長に対応する。つまり、第２酸化層１６０の幅が半導体装置１０のチャネル長に対応する。
【００２０】
第２バリア層１８０はソース・ドレイン電極１７０の上方、第２酸化層１６０の上方、及び第１バリア層１３０の上方に配置されている。換言すると、第２バリア層１８０は酸化物半導体層１５０の上層に配置され、酸化物半導体層１５０の上方及び側方を囲んでいる。また、第２バリア層１８０はソース・ドレイン電極１７０及び第２酸化層１６０より外側のバリア層接触領域１８２において第１バリア層１３０と接している。バリア層接触領域１８２は酸化物半導体層１５０の周囲に位置している。換言すると、酸化物半導体層１５０は第１バリア層１３０及び第２バリア層１８０によって包み込まれている、ということもできる。
【００２１】
また、第２バリア層１８０には、ソース・ドレイン電極１７０の一部を露出する開口部１９０が設けられている。上記の構造を換言すると、第２酸化層１６０は酸化物半導体層１５０と第２バリア層１８０との間に配置されている、ということもできる。また、ソース・ドレイン電極１７０は第２酸化層１６０と第２バリア層１８０との間に配置されている、ということもできる。
【００２２】
上部配線２００は第２バリア層１８０の上方に配置されており、開口部１９０を介してソース・ドレイン電極１７０に接続されている。
【００２３】
基板１００としては、ガラス基板を使用することができる。また、ガラス基板の他にも、石英基板、サファイア基板、樹脂基板などの透光性を有する絶縁基板を使用することができる。また、表示装置ではない集積回路の場合は、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、ステンレス基板などの導電性基板など、透光性を有さない基板を使用することができる。
【００２４】
下地層１１０としては、基板１００とゲート電極１２０との密着性を向上させる材料を用いることができる。例えば、下地層１１０として、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、窒化シリコン（ＳｉＮｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、窒化アルミニウム（ＡｌＮｘ）などを使用することができる（ｘ、ｙは任意の正の数値）。また、これらの膜を積層した構造を使用してもよい。ここで、基板１００とゲート電極１２０との十分な密着性が確保される場合は、下地層１１０を省略することができる。また、下地層１１０として、基板１００からの不純物が酸化物半導体層１５０に拡散することを抑制することができる材料を用いることもできる。下地層１１０としては、上記の無機絶縁材料の他にＴＥＯＳ層や有機絶縁材料を用いることができる。
【００２５】
ここで、ＳｉＯｘＮｙ及びＡｌＯｘＮｙとは、酸素（Ｏ）よりも少ない量の窒素（Ｎ）を含有するシリコン化合物及びアルミニウム化合物である。また、ＳｉＮｘＯｙ及びＡｌＮｘＯｙとは、窒素よりも少ない量の酸素を含有するシリコン化合物及びアルミニウム化合物である。
【００２６】
上記に例示した下地層１１０は、物理蒸着法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ法）で形成してもよく、化学蒸着法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）で形成してもよい。ＰＶＤ法としては、スパッタリング法、真空蒸着法、電子ビーム蒸着法、めっき法、及び分子線エピタキシー法などを用いることができる。また、ＣＶＤ法としては、熱ＣＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法（Ｃａｔ（Ｃａｔａｌｙｔｉｃ）−ＣＶＤ法又はホットワイヤＣＶＤ法）などと用いることができる。また、ＴＥＯＳ層とはＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）を原料としたＣＶＤ層を指すものである。
【００２７】
また、有機絶縁材料としては、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などを用いることができる。下地層１１０は、上記の材料を単層で用いてもよく、積層させてもよい。例えば、無機絶縁材料及び有機絶縁材料を積層させてもよい。
【００２８】
ゲート電極１２０は、一般的な金属材料又は導電性半導体材料を使用することができる。例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）などを使用することができる。また、これらの材料の合金を使用してもよい。また、これらの材料の窒化物を使用してもよい。また、ＩＴＯ（酸化インジウム・スズ）、ＩＧＯ（酸化インジウム・ガリウム）、ＩＺＯ（酸化インジウム・亜鉛）、ＧＺＯ（ガリウムがドーパントとして添加された酸化亜鉛）等の導電性酸化物半導体を使用してもよい。また、これらの膜を積層した構造を使用してもよい。
【００２９】
ゲート電極１２０として使用する材料は、酸化物半導体をチャネルに用いた半導体装置の製造工程における熱処理工程に対して耐熱性を有し、ゲート電極１２０に０Ｖが印加されたときにトランジスタがオフするエンハンスメント型となる仕事関数を有する材料を用いることが好ましい。
【００３０】
第１バリア層１３０は、ＳｉＮｘ、ＳｉＮｘＯｙ、ＳｉＯｘＮｙ、ＡｌＮｘ、ＡｌＮｘＯｙ、ＡｌＯｘＮｙなどの無機絶縁材料を用いることができる。つまり、第１バリア層１３０として窒素を含む材料を用いることができる。また、第１バリア層１３０は下地層１１０と同様の方法で形成することができる。また、第１バリア層１３０は上記の絶縁層を積層した構造を使用することができる。第１バリア層１３０は、下地層１１０と同じ材料であってもよく、異なる材料であってもよい。なお、第１バリア層１３０としては、Ｈ２Ｏなどのガス成分やＮａなどの可動イオンのブロック能力を有していることが好ましい。
【００３１】
第１酸化層１４０は、ＳｉＯｘ、ＳｉＯｘＮｙ、ＡｌＯｘ、ＡｌＯｘＮｙ、ＴＥＯＳ層などの無機絶縁材料を用いることができる。また、第１酸化層１４０は下地層１１０と同様の方法で形成することができる。また、第１酸化層１４０は上記の絶縁層を積層した構造を使用することができる。第１酸化層１４０は、第１バリア層１３０と比べて酸素を多く含む材料を用いることができる。また、第１酸化層１４０は、第１バリア層１３０と比べて水素の含有量が少ない材料を用いることができる。また、第１酸化層１４０は、下地層１１０と同じ材料であってもよく、異なる材料であってもよい。なお、第１酸化層１４０としては、チャネルと接するゲート絶縁層としての役割を有するので、膜中に含まれる欠陥量（例えば、ダングリングボンドなど）が少ないことが好ましい。
【００３２】
酸化物半導体層１５０は、半導体の特性を有する酸化金属を用いることができる。例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を含む酸化物半導体を用いることができる。特に、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４の組成比を有する酸化物半導体を用いることができる。ただし、本発明に使用されＩｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体は上記の組成に限定されるものではなく、上記とは異なる組成の酸化物半導体を用いることもできる。例えば、移動度を向上させるためにＩｎの比率を大きくしてもよい。また、バンドギャップを大きくし、光照射による影響を小さくするためにＧａの比率を大きくしてもよい。
【００３３】
また、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体に他の元素が添加されていてもよく、例えばＡｌ、Ｓｎなどの金属元素が添加されていてもよい。また、上記の酸化物半導体以外にも酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）、酸化スズ（ＳｎＯ２）、酸化チタン（ＴｉＯ２）、酸化バナジウム（ＶＯ２）、酸化インジウム（Ｉｎ２Ｏ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）などを用いることができる。なお、酸化物半導体層１５０はアモルファスであってもよく、結晶性であってもよい。また、酸化物半導体層１５０はアモルファスと結晶の混相であってもよい。
【００３４】
第２酸化層１６０は、ＳｉＯｘ、ＳｉＯｘＮｙ、ＡｌＯｘ、ＡｌＯｘＮｙ、ＴＥＯＳ層などの無機絶縁材料を用いることができる。また、第２酸化層１６０は下地層１１０と同様の方法で形成することができる。また、第２酸化層１６０は上記の絶縁層を積層した構造を使用することができる。第２酸化層１６０は、その上層の第２バリア層１８０と比べて酸素を多く含む材料を用いることができる。また、第２酸化層１６０は、第２バリア層１８０と比べて水素の含有量が少ない材料を用いることができる。また、第２酸化層１６０は、第１酸化層１４０と同じ材料であってもよく、異なる材料であってもよい。なお、第２酸化層１６０としては、チャネルと接するチャネルストッパとしての役割を有するので、膜中に含まれる欠陥量（例えば、ダングリングボンドなど）が少ないことが好ましい。
【００３５】
第２バリア層１８０は、ＳｉＮｘ、ＳｉＮｘＯｙ、ＳｉＯｘＮｙ、ＡｌＮｘ、ＡｌＮｘＯｙ、ＡｌＯｘＮｙなどの無機絶縁材料を用いることができる。つまり、第２バリア層１８０として窒素を含む材料を用いることができる。また、第２バリア層１８０は下地層１１０と同様の方法で形成することができる。また、第２バリア層１８０は上記の絶縁層を積層した構造を使用することができる。第２バリア層１８０は、第１バリア層１３０と同じ材料であってもよく、異なる材料であってもよい。
【００３６】
ソース・ドレイン電極１７０は、ゲート電極１２０と同様に、一般的な金属材料又は導電性半導体材料を使用することができる。例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｚｎ、Ｍｏ、Ｉｎ、Ｓｎ、Ｈｆ、Ｔａ、Ｗ、Ｐｔ、Ｂｉなどをソース・ドレイン電極１７０に使用することができる。また、これらの材料の合金を使用してもよい。また、これらの材料の窒化物を使用してもよい。また、ＩＴＯ、ＩＧＯ、ＩＺＯ、ＧＺＯ等の導電性酸化物半導体を使用してもよい。また、これらの膜を積層した構造を使用してもよい。ソース・ドレイン電極１７０として使用する材料は、酸化物半導体をチャネルに用いた半導体装置の製造工程における熱処理工程に対して耐熱性を有し、酸化物半導体層１５０との接触抵抗が低い材料を使用することが好ましい。ここで、酸化物半導体層１５０と良好な電気的接触を得るために、仕事関数が酸化物半導体層１５０より小さい金属材料を用いることができる。
【００３７】
以上のように、本発明の実施形態１に係る半導体装置１０によると、酸化物半導体層１５０のパターンがその下層の第１バリア層１３０及びその上層の第２バリア層１８０によって包み込まれていることで、酸化物半導体層１５０の上方、下方、及び側方からの水分及び不純物の侵入を抑制することができる。その結果、特性の変動が抑制された信頼性の高い半導体装置を提供することができる。
【００３８】
また、第１バリア層１３０及び第２バリア層１８０が窒素を含むことで、水分や不純物に対する高いブロッキング性を得ることができる。また、第１バリア層１３０と酸化物半導体層１５０との間に配置された第１酸化層１４０、及び酸化物半導体層１５０と第２バリア層１８０との間に配置された第２酸化層１６０によって、例えば第１バリア層及び第２バリア層としてＳｉＮｘなどの窒素を含む材料を用いた場合に、酸化物半導体層１５０がＳｉＮｘに含まれる欠陥及び水素の影響を受けて特性変動することを抑制することができる。また、酸化物半導体層１５０から露出した領域において、第１酸化層１４０が完全に除去され、第１バリア層１３０がオーバーエッチングされていることで、確実に第１バリア層１３０及び第２バリア層１８０を接触させることができる。さらに、第１バリア層１３０がオーバーエッチングされることで第１バリア層１３０に段差が形成され、第１バリア層１３０と第２バリア層１８０との界面が折れ曲がった形状になる。その結果、酸化物半導体層１５０の側方からの水分や不純物の侵入を抑制することができる。
【００３９】
［半導体装置１０の製造方法］
図３乃至図１４を用いて、本発明の実施形態１に係る半導体装置１０の製造方法について、平面図及び平面図におけるＡ−Ａ’断面図を参照しながら説明する。図３及び図４は、本発明の一実施形態に係る半導体装置の製造方法において、ゲート電極を形成する工程を示す平面図及びそのＡ−Ａ’断面図である。図４に示すように、基板１００の上方に下地層１１０及びゲート電極１２０を成膜し、フォトリソグラフィ及びエッチングによって図３に示すゲート電極１２０のパターンを形成する。ここで、ゲート電極１２０のエッチングは、ゲート電極１２０のエッチングレートと下地層１１０のエッチングレートとの選択比が大きい条件で処理することが好ましい。
【００４０】
図５は、本発明の一実施形態に係る半導体装置の製造方法において、ゲート絶縁層を形成する工程を示すＡ−Ａ’断面図である。この工程における平面図は図３と同様なので、ここでは省略する。同様に、以降も平面図において変化がない場合は平面図を省略し断面図のみ示す。図５に示すように、下地層１１０の上方及びゲート電極１２０の上方にゲート絶縁層になる第１バリア層１３０及び第１酸化層１４０を成膜する。図５に示すように、ゲート電極１２０の上方に第１バリア層１３０を形成し、第１バリア層１３０の上方に第１酸化層１４０を形成する。
【００４１】
図６及び図７は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び平面図におけるＡ−Ａ’断面図である。図７に示すように、第１酸化層１４０の上方に酸化物半導体層１５０を成膜し、フォトリソグラフィによって形成されたレジストマスク１５２を用いて酸化物半導体層１５０をエッチングする。この工程によって、図６に示す酸化物半導体層１５０のパターンを形成する。
【００４２】
酸化物半導体層１５０はスパッタリング法を用いて成膜することができる。酸化物半導体層１５０のエッチングはドライエッチングで行ってもよく、ウェットエッチングで行ってもよい。ウェットエッチングで酸化物半導体層１５０をエッチングする場合、シュウ酸を含むエッチャント、リン酸を含むエッチャント、又はフッ酸を含むエッチャントを用いることができる。ここでは、酸化物半導体層１５０のエッチングレートと第１酸化層１４０のエッチングレートとの選択比が大きい条件で酸化物半導体層１５０をエッチングしている。つまり、第１酸化層１４０は酸化物半導体層１５０のエッチングのエッチングストッパとして機能する。
【００４３】
図８は、本発明の一実施形態に係る半導体装置の製造方法において、第１酸化層をエッチングして第１バリア層を露出する工程を示すＡ−Ａ’断面図である。上記のように、パターニングされた酸化物半導体層１５０をマスクとして第１酸化層１４０をエッチングして第１バリア層１３０を露出する。ここで、第１酸化層１４０のエッチングとして、フッ素を含むガスを用いたドライエッチングを用いる。ここで、上記のドライエッチングに用いるガスとしては、四フッ化炭素（ＣＦ４）、三フッ化メタン（ＣＨＦ３）、フロン（Ｃ２Ｆ６）、六フッ化硫黄（ＳＦ６）などのガスを単体又は複合して用いることができる。例えば、ＣＦ４及びＣＨＦ３を混合したガスを用いたドライエッチングを用いることができる。また、ドライエッチングとしては、ＲＩＥ又は上記のガスを用いたプラズマ処理を用いることができる。
【００４４】
ここで、上記のドライエッチングでは、酸化物半導体層１５０はほとんどエッチングされないため、酸化物半導体層１５０と第１酸化層１４０とは略同一の平面パターンで形成される。また、上記のドライエッチングによって酸化物半導体層１５０がエッチングされる場合であっても、酸化物半導体層１５０のエッチング量は、上記の第１酸化層１４０及び第１バリア層１３０のエッチングの量に比べて少ないため、酸化物半導体層１５０と第１酸化層１４０とは略同一の平面パターンで形成される。
【００４５】
図８では、第１酸化層１４０のエッチング残りが発生することを抑制するために、ドライエッチングによって露出された第１バリア層１３０をハーフエッチング（又はオーバーエッチング）している。つまり、第１酸化層１４０の下方に配置された第１バリア層１３０の膜厚に比べて、第１酸化層１４０から露出した第１バリア層１３０の膜厚が薄くなるように第１酸化層１４０をエッチングする。
【００４６】
上記では、レジストマスク１５２を除去し、パターニングされた酸化物半導体層１５０をマスクとして第１酸化層１４０をエッチングする方法を説明したが、この方法に限定されない。例えば、レジストマスク１５２を用いて第１酸化層１４０をエッチングしてもよい。その場合、酸化物半導体層１５０及び第１酸化層１４０を同じエッチング工程でエッチングしてもよい。また、酸化物半導体層１５０をウェットエッチングによってレジストマスク１５２の端部よりも内側までエッチングし、レジストマスク１５２をマスクとして第１酸化層１４０をエッチングすることで、酸化物半導体層１５０のパターンが第１酸化層１４０のパターンよりも内側に位置するように両者を形成してもよい。
【００４７】
図９及び図１０は、本発明の一実施形態に係る半導体装置の製造方法において、第２酸化層を形成する工程を示す平面図及び平面図におけるＡ−Ａ’断面図である。図１０に示すように、酸化物半導体層１５０の上方に第２酸化層１６０を成膜し、フォトリソグラフィ及びエッチングによって図９に示すように酸化物半導体層１５０の一部を露出する第２酸化層１６０のパターンを形成する。
【００４８】
ここで、第２酸化層１６０は酸化物半導体層１５０のチャネルになる領域を覆い、酸化物半導体層１５０のソース領域及びドレイン領域を露出するように形成される。また、図９に示すように、第２酸化層１６０は酸化物半導体層１５０の端部１５４を覆うように形成される。このように、エッチング処理等の影響を受けて物性が変動しやすい酸化物半導体層１５０のパターン端部１５４が第２酸化層１６０によって保護されるため、半導体装置１０の特性変動を抑制することができる。
【００４９】
図１１及び図１２は、本発明の一実施形態に係る半導体装置の製造方法において、ソース・ドレイン電極を形成する工程を示す平面図及び平面図におけるＡ−Ａ’断面図である。図１２に示すように、第２酸化層１６０の上方、酸化物半導体層１５０の上方、及び第１バリア層１３０の上方にソース・ドレイン電極１７０を成膜し、フォトリソグラフィ及びエッチングによって図１１に示すようなソース・ドレイン電極１７０のパターンを形成する。第２酸化層１６０はソース・ドレイン電極１７０のエッチングにおけるエッチングストッパとして機能し、酸化物半導体層１５０を保護する。また、図１１に示すように、第２酸化層１６０から露出された酸化物半導体層１５０はソース・ドレイン電極１７０で覆われている。
【００５０】
図１３及び図１４は、本発明の一実施形態に係る半導体装置の製造方法において、第２バリア層を形成する工程を示す平面図及び平面図におけるＡ−Ａ’断面図である。図１３に示すように、ソース・ドレイン電極１７０の上方、第２酸化層１６０の上方、及び第１バリア層１３０の上方に第２バリア層１８０を成膜し、フォトリソグラフィ及びエッチングによって図１３及び図１４に示すような開口部１９０を形成する。図１４に示すように、第１バリア層１３０と第２バリア層１８０とはバリア層接触領域１８２で接している。バリア層接触領域１８２を図１３の斜線で示す。図１３に示すように、バリア層接触領域１８２は酸化物半導体層１５０を囲んでいる。
【００５１】
そして、図１３及び図１４に示す基板に上部配線２００を成膜し、フォトリソグラフィ及びエッチングによって図１、図２Ａ、及び図２Ｂに示すような上部配線２００を形成する。上記に示す製造工程によって、本発明の実施形態１に係る半導体装置１０を形成することができる。
【００５２】
以上のように、本発明の実施形態１に係る半導体装置１０の製造方法によると、第１酸化層１４０をフッ素を含むガスを用いたドライエッチングによってエッチングすることで、酸化物半導体層１５０が露出した状態であっても酸化物半導体層１５０のエッチングを抑制し、エッチングに曝された酸化物半導体層１５０にダメージが入ることを抑制することができる。したがって、酸化物半導体層１５０をマスクとして第１酸化層１４０をエッチングすることができる。その結果、酸化物半導体層１５０のパターンを第１酸化層１４０に反映することができ、断面形状において酸化物半導体層１５０のパターン端部及び第１酸化層１４０のパターン端部が連続的となる形状を得ることができる。これによって、その上に形成される層の段切れ等の問題を抑制することができる。
【００５３】
〈実施形態１の変形例〉
図１５及び図１６を用いて、本発明の実施形態１の変形例について説明する。実施形態１の変形例に係る半導体装置の製造方法は、実施形態１で説明した半導体装置１０の製造方法と類似している。以下の説明において、半導体装置１０と同じ構造及び機能を有する要素には同一の符号を付与し、詳細な説明は省略する。実施形態１の変形例において、酸化物半導体層１５０のパターンを形成する工程までは実施形態１の図３から図７までの製造方法と同様なので説明は省略する。
【００５４】
図１５は、本発明の一実施形態の変形例に係る半導体装置の製造方法において、第２酸化層を形成する工程を示すＡ−Ａ’断面図である。実施形態１（図１０参照）では第１バリア層１３０を露出した後に第２酸化層１６０を形成したが、実施形態１の変形例では第１バリア層１３０を露出する前、つまり第１酸化層１４０をエッチングする前に第２酸化層１６０を形成している。具体的には、酸化物半導体層１５０のパターンが形成され、第１バリア層１３０が露出していない状態で酸化物半導体層１５０の上方に第２酸化層１６０を成膜する。そして、酸化物半導体層１５０のチャネルになる領域を覆うように第２酸化層１６０の上方に形成されたレジストマスク１６２を用いて第２酸化層１６０をエッチングする。第２酸化層１６０のエッチングとして、フッ素を含むガスを用いたドライエッチングを用いることができる。
【００５５】
図１６は、本発明の一実施形態の変形例に係る半導体装置の製造方法において、第１酸化層をエッチングして第１バリア層を露出する工程を示すＡ−Ａ’断面図である。図１５で説明した第２酸化層１６０のエッチングと同じエッチング工程で第１酸化層１４０をエッチングし、第１バリア層１３０をオーバーエッチングして露出させる。レジストマスク１６２を除去することで実施形態１の図１０と同じ状態の基板を得ることができる。以降の製造方法は実施形態１と同様なので、説明を省略する。
【００５６】
以上のように、本発明の実施形態１の変形例に係る半導体装置の製造方法によると、１回のエッチング工程で第１バリア層１３０の露出と第２酸化層１６０のパターンの形成との両方を実施することができる。つまり、工程を短縮することができる。
【００５７】
〈実施形態２〉
図１７、図１８Ａ、及び図１８Ｂを用いて、本発明の一実施形態に係る半導体装置の概要について説明する。実施形態２の半導体装置１０Ａは、ＬＣＤ、表示部にＯＬＥＤを利用した自発光表示装置、又は電子ペーパー等の反射型表示装置の各画素や駆動回路に用いられる半導体装置について説明する。
【００５８】
［半導体装置１０Ａの構造］
図１７は、本発明の一実施形態に係る半導体装置の概要を示す平面図である。また、図１８Ａは、本発明の一実施形態に係る半導体装置の概要を示すＢ−Ｂ’断面図である。また、図１８Ｂは、本発明の一実施形態に係る半導体装置の概要を示すＢ’’−Ｂ’’’断面図である。図１７、図１８Ａ、及び図１８Ｂに示すように、半導体装置１０Ａは、基板１００Ａ、下地層（第１バリア層１３０Ａ及び第１酸化層１４０Ａ）、酸化物半導体層１５０Ａ、ゲート絶縁層（第２酸化層１６０Ａ）、ゲート電極１２０Ａ、第２バリア層１８０Ａ、及びソース・ドレイン電極１７０Ａを有する。半導体装置１０Ａはトップゲート型トランジスタである。
【００５９】
第１バリア層１３０Ａは基板１００Ａの上方に配置されている。第１酸化層１４０Ａは第１バリア層１３０Ａの上方に配置されている。酸化物半導体層１５０Ａは第１酸化層１４０Ａの上方に配置されている。酸化物半導体層１５０Ａは第１酸化層１４０Ａと接している。第１酸化層１４０Ａは酸化物半導体層１５０Ａの下方のみに配置されており、酸化物半導体層１５０Ａ以外の領域の第１酸化層１４０Ａは除去されている。つまり、第１酸化層１４０Ａは酸化物半導体層１５０Ａと略同一のパターンを有している。また、第１酸化層１４０Ａから露出した領域の第１バリア層１３０Ａの膜厚は、第１酸化層１４０Ａの下方の領域の第１バリア層１３０Ａの膜厚よりも薄い。つまり、上記領域において第１酸化層１４０Ａは完全に除去されており、第１バリア層１３０Ａはオーバーエッチングされている。
【００６０】
図１８Ａに示すように、第２酸化層１６０Ａは酸化物半導体層１５０Ａの上方に酸化物半導体層１５０Ａと接して配置されている。ゲート電極１２０Ａは第２酸化層１６０Ａの上方に配置されている。また、図１８Ｂに示すように、第２酸化層１６０Ａは酸化物半導体層１５０Ａの上方及び側方を覆っている。ゲート電極１２０Ａは第２酸化層１６０Ａに沿って配置されている。つまり、第２酸化層１６０Ａはゲート絶縁層として機能する。また、ゲート絶縁層は第２酸化層１６０Ａ単層に限定されず、他の絶縁層を含んでいてもよい。換言すると、ゲート電極は第２酸化層１６０Ａを含む、ということもできる。半導体装置１０Ａでは、ゲート電極１２０Ａに対向する領域の酸化物半導体層１５０Ａがチャネルとして機能する。
【００６１】
第２バリア層１８０Ａは、ゲート電極１２０Ａの上方、酸化物半導体層１５０Ａの上方、及び第１酸化層１４０Ａから露出した第１バリア層１３０Ａの上方に配置されている。換言すると、第２バリア層１８０Ａは酸化物半導体層１５０Ａの上層に配置され、酸化物半導体層１５０Ａの上方及び側方を囲んでいる。また、第２バリア層１８０Ａは第１酸化層１４０Ａより外側のバリア層接触領域１８２Ａにおいて第１バリア層１３０Ａと接している。バリア層接触領域１８２Ａは酸化物半導体層１５０Ａの周囲に位置している。換言すると、酸化物半導体層１５０Ａは第１バリア層１３０Ａ及び第２バリア層１８０Ａによって包み込まれている、ということもできる。
【００６２】
また、酸化物半導体層１５０Ａのチャネル領域以外の領域、つまり第２酸化層１６０Ａから露出したソース領域及びドレイン領域において、第２バリア層１８０Ａは酸化物半導体層１５０Ａに接している。例えば、第２バリア層１８０ＡとしてＳｉＮｘなどの窒素を含む材料を用いた場合に、酸化物半導体層１５０ＡがＳｉＮｘに含まれる欠陥及び水素の影響を受けて低抵抗化する。つまり、第２酸化層１６０Ａから露出した領域の酸化物半導体層１５０Ａの抵抗率は、第２酸化層１６０Ａの下方の領域（つまりチャネル領域）の酸化物半導体層１５０Ａの抵抗率よりも低い。
【００６３】
また、第２バリア層１８０Ａには、酸化物半導体層１５０Ａの一部を露出する開口部１９０Ａが設けられている。上記の構造を換言すると、第２酸化層１６０Ａは酸化物半導体層１５０Ａと第２バリア層１８０Ａとの間に配置されている、ということもできる。また、ゲート電極１２０Ａは第２酸化層１６０Ａと第２バリア層１８０Ａとの間に配置されている、ということもできる。
【００６４】
ソース・ドレイン電極１７０Ａは開口部１９０Ａの内部に配置され、開口部１９０Ａを介して酸化物半導体層１５０Ａに接続されている。ソース・ドレイン電極１７０Ａは互いに間隔をおいて配置された一対の電極を有しており、印加する電圧に応じて一方がソース電極となり、他方がドレイン電極となる。換言すると、ソース・ドレイン電極１７０Ａは酸化物半導体のソース領域及びドレイン領域に接続している。
【００６５】
ここで、基板１００Ａ、第１バリア層１３０Ａ、第１酸化層１４０Ａ、酸化物半導体層１５０Ａ、第２酸化層１６０Ａ、ゲート電極１２０Ａ、第２バリア層１８０Ａ、及びソース・ドレイン電極１７０Ａは実施形態１に係る半導体装置１０と同様の材料を用いることができる。
【００６６】
以上のように、本発明の実施形態２に係る半導体装置１０Ａによると、酸化物半導体層１５０Ａのパターンがその下層の第１バリア層１３０Ａ及びその上層の第２バリア層１８０Ａによって包み込まれていることで、酸化物半導体層１５０Ａの上方、下方、及び側方からの水分及び不純物の侵入を抑制することができる。その結果、特性の変動が抑制された信頼性の高い半導体装置を提供することができる。
【００６７】
また、窒素を含む第２バリア層１８０Ａが第２酸化層１６０Ａから露出した酸化物半導体層１５０Ａに接していることで、半導体装置１０Ａのソース領域及びドレイン領域に該当する領域の酸化物半導体層１５０Ａの抵抗値を低抵抗化することができる。その結果、半導体装置１０Ａのオン電流を向上させることができる。また、酸化物半導体層１５０Ａから露出した領域において、第１酸化層１４０Ａが完全に除去され、第１バリア層１３０Ａがオーバーエッチングされていることで、確実に第１バリア層１３０Ａ及び第２バリア層１８０Ａを接触させることができる。さらに、第１バリア層１３０Ａがオーバーエッチングされることで第１バリア層１３０Ａに段差が形成され、第１バリア層１３０Ａと第２バリア層１８０Ａとの界面が折れ曲がった形状になる。その結果、酸化物半導体層１５０Ａの側方からの水分や不純物の侵入を抑制することができる。
【００６８】
［半導体装置１０Ａの製造方法］
図１９乃至図２６を用いて、本発明の実施形態２に係る半導体装置１０Ａの製造方法について、平面図及び平面図におけるＢ−Ｂ’断面図を参照しながら説明する。図１９は、本発明の一実施形態に係る半導体装置の製造方法において、下地層を形成する工程を示す断面図である。この工程では、まだパターンを形成していないので、平面図は省略した。図１９に示すように、基板１００Ａの上方に下地層として第１バリア層１３０Ａ及び第１酸化層１４０Ａを成膜する。
【００６９】
図２０及び図２１は、本発明の一実施形態に係る半導体装置の製造方法において、酸化物半導体層を形成する工程を示す平面図及び平面図におけるＢ−Ｂ’断面図である。図２１に示すように、第１酸化層１４０Ａの上方に酸化物半導体層１５０Ａを成膜し、フォトリソグラフィ及びエッチングによって形成されたレジストマスク１５２Ａを用いて酸化物半導体層１５０Ａをエッチングする。この工程によって、図２０に示す酸化物半導体層１５０Ａのパターンを形成する。
【００７０】
酸化物半導体層１５０Ａはスパッタリング法を用いて成膜することができる。酸化物半導体層１５０Ａのエッチングはドライエッチングで行ってもよく、ウェットエッチングで行ってもよい。ウェットエッチングで酸化物半導体層１５０Ａをエッチングする場合、シュウ酸を含むエッチャント、リン酸を含むエッチャント、又はフッ酸を含むエッチャントを用いることができる。ここでは、酸化物半導体層１５０Ａのエッチングレートと第１酸化層１４０Ａのエッチングレートとの選択比が大きい条件で酸化物半導体層１５０Ａをエッチングしている。つまり、第１酸化層１４０Ａは酸化物半導体層１５０Ａのエッチングのエッチングストッパとして機能する。
【００７１】
図２２は、本発明の一実施形態に係る半導体装置の製造方法において、第１酸化層をエッチングして第１バリア層を露出する工程を示すＢ−Ｂ’断面図である。上記のように、パターニングされた酸化物半導体層１５０Ａをマスクとして第１酸化層１４０Ａをエッチングして第１バリア層１３０Ａを露出する。ここで、第１酸化層１４０Ａのエッチングとして、フッ素を含むガスを用いたドライエッチングを用いる。ここで、上記のドライエッチングに用いるガスとしては、ＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、ＳＦ６などのガスを単体又は複合して用いることができる。例えば、ＣＦ４及びＣＨＦ３を混合したガスを用いたドライエッチングを用いることができる。また、ドライエッチングとしては、ＲＩＥ又は上記のガスを用いたプラズマ処理を用いることができる。
【００７２】
ここで、上記のドライエッチングでは、酸化物半導体層１５０Ａはほとんどエッチングされないため、酸化物半導体層１５０Ａと第１酸化層１４０Ａとは略同一の平面パターンで形成される。また、上記のドライエッチングによって酸化物半導体層１５０Ａがエッチングされる場合であっても、酸化物半導体層１５０Ａのエッチング量は、上記の第１酸化層１４０Ａ及び第１バリア層１３０Ａのエッチングの量に比べて少ないため、酸化物半導体層１５０Ａと第１酸化層１４０Ａとは略同一の平面パターンで形成される。
【００７３】
図２２では、第１酸化層１４０Ａのエッチング残りが発生することを抑制するために、ドライエッチングによって露出された第１バリア層１３０Ａをハーフエッチング（又はオーバーエッチング）している。つまり、第１酸化層１４０Ａの下方に配置された第１バリア層１３０Ａの膜厚に比べて、第１酸化層１４０Ａから露出した第１バリア層１３０Ａの膜厚が薄くなるように第１酸化層１４０Ａをエッチングする。
【００７４】
上記では、レジストマスク１５２Ａを除去し、パターニングされた酸化物半導体層１５０Ａをマスクとして第１酸化層１４０Ａをエッチングする方法を説明したが、この方法に限定されない。例えば、レジストマスク１５２Ａを用いて第１酸化層１４０Ａをエッチングしてもよい。その場合、酸化物半導体層１５０Ａ及び第１酸化層１４０Ａを同じエッチング工程でエッチングしてもよい。また、酸化物半導体層１５０Ａをウェットエッチングによってレジストマスク１５２Ａの端部よりも内側までエッチングし、レジストマスク１５２Ａをマスクとして第１酸化層１４０Ａをエッチングすることで、酸化物半導体層１５０Ａのパターンが第１酸化層１４０Ａのパターンよりも内側に位置するように両者を形成してもよい。
【００７５】
図２３及び図２４は、本発明の一実施形態に係る半導体装置の製造方法において、ゲート電極及びゲート絶縁層を形成する工程を示す平面図及び平面図におけるＢ−Ｂ’断面図である。図２４に示すように、酸化物半導体層１５０Ａの上方に第２酸化層１６０Ａ及びゲート電極１２０Ａを成膜し、フォトリソグラフィ及びエッチングによって図２３に示すような酸化物半導体層１５０Ａの一部を露出する第２酸化層１６０Ａ及びゲート電極１２０Ａのパターンを形成する。
【００７６】
ここで、第２酸化層１６０Ａ及びゲート電極１２０Ａは酸化物半導体層１５０Ａのチャネルになる領域に形成され、酸化物半導体層１５０Ａのソース領域及びドレイン領域を露出するように形成される。また、図２３に示すように、第２酸化層１６０Ａは酸化物半導体層１５０Ａの端部１５４Ａを覆うように形成される。このように、エッチング処理等の影響を受けて物性が変動しやすい酸化物半導体層１５０Ａのパターン端部１５４が第２酸化層１６０Ａによって保護されるため、半導体装置１０Ａの特性変動を抑制することができる。
【００７７】
図２５及び図２６は、本発明の一実施形態に係る半導体装置の製造方法において、第２バリア層を形成する工程を示す平面図及び平面図におけるＢ−Ｂ’断面図である。図２６に示すように、ゲート電極１２０Ａの上方、酸化物半導体層１５０Ａの上方、及び第１バリア層１３０Ａの上方に第２バリア層１８０Ａを成膜し、フォトリソグラフィ及びエッチングによって図２５及び図２６に示すような開口部１９０Ａを形成する。図２６に示すように、第１バリア層１３０Ａと第２バリア層１８０Ａとはバリア層接触領域１８２Ａで接している。バリア層接触領域１８２Ａを図２５の斜線で示す。図２５に示すように、バリア層接触領域１８２Ａは酸化物半導体層１５０Ａを囲んでいる。
【００７８】
そして、図２５及び図２６に示す基板にソース・ドレイン電極１７０Ａを成膜し、フォトリソグラフィ及びエッチングによって図１７、図１８Ａ、及び図１８Ｂに示すようなソース・ドレイン電極１７０Ａを形成する。上記に示す製造工程によって、本発明の実施形態２に係る半導体装置１０Ａを形成することができる。
【００７９】
以上のように、本発明の実施形態１に係る半導体装置１０の製造方法によると、第１酸化層１４０Ａをフッ素を含むガスを用いたドライエッチングによってエッチングすることで、酸化物半導体層１５０Ａが露出した状態であっても酸化物半導体層１５０Ａのエッチングを抑制し、エッチングに曝された酸化物半導体層１５０Ａにダメージが入ることを抑制することができる。したがって、酸化物半導体層１５０Ａをマスクとして第１酸化層１４０Ａをエッチングすることができる。その結果、酸化物半導体層１５０Ａのパターンを第１酸化層１４０Ａに反映することができ、断面形状において酸化物半導体層１５０Ａのパターン端部及び第１酸化層１４０Ａのパターン端部が連続的となる形状を得ることができる。これによって、その上に形成される層の段切れ等の問題を抑制することができる。
【００８０】
〈実施形態２の変形例〉
図２７及び図２８を用いて、本発明の実施形態２の変形例について説明する。実施形態２の変形例に係る半導体装置の製造方法は、実施形態２で説明した半導体装置１０Ａの製造方法と類似している。以下の説明において、半導体装置１０Ａと同じ構造及び機能を有する要素には同一の符号を付与し、詳細な説明は省略する。実施形態２の変形例において、酸化物半導体層１５０Ａのパターンを形成する工程までは実施形態２の図１９から図２１までの製造方法と同様なので説明は省略する。
【００８１】
図２７は、本発明の一実施形態の変形例に係る半導体装置の製造方法において、ゲート電極及びゲート絶縁層を形成する工程を示すＢ−Ｂ’断面図である。実施形態２（図２４参照）では第１バリア層１３０Ａを露出した後に第２酸化層１６０Ａ及びゲート電極１２０Ａを形成したが、実施形態２の変形例では第１バリア層１３０Ａを露出する前、つまり第１酸化層１４０Ａをエッチングする前に第２酸化層１６０Ａ及びゲート電極１２０Ａを形成している。具体的には、酸化物半導体層１５０Ａのパターンが形成され、第１バリア層１３０Ａが露出していない状態で酸化物半導体層１５０Ａの上方に第２酸化層１６０Ａ及びゲート電極１２０Ａを成膜する。そして、酸化物半導体層１５０Ａのチャネルになる領域を覆うようにゲート電極１２０Ａの上方に形成されたレジストマスク１６２Ａを用いてゲート電極１２０Ａ及び第２酸化層１６０Ａをエッチングする。ゲート電極１２０Ａのエッチングと第２酸化層１６０Ａのエッチングとをそれぞれ異なるエッチング工程で処理してもよい。
【００８２】
図２８は、本発明の一実施形態の変形例に係る半導体装置の製造方法において、第１酸化層をエッチングして第１バリア層を露出する工程を示すＢ−Ｂ’断面図である。第２酸化層１６０Ａのエッチングと同じエッチング工程で第１酸化層１４０Ａをエッチングし、第１バリア層１３０Ａをオーバーエッチングして露出させる。レジストマスク１６２Ａを除去することで実施形態２の図２４と同じ状態の基板を得ることができる。以降の製造方法は実施形態２と同様なので、説明を省略する。
【００８３】
以上のように、本発明の実施形態２の変形例に係る半導体装置の製造方法によると、１回のエッチング工程で第１バリア層１３０Ａの露出と第２酸化層１６０Ａのパターンの形成との両方を実施することができる。つまり、工程を短縮することができる。
【００８４】
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００８５】
１０：半導体装置
１００：基板
１１０：下地層
１２０：ゲート電極
１３０：第１バリア層
１４０：第１酸化層
１５０：酸化物半導体層
１５２：レジストマスク
１５４：端部
１６０：第２酸化層
１６２：レジストマスク
１７０：ドレイン電極
１８０：第２バリア層
１８２：バリア層接触領域
１９０：開口部
２００：上部配線
【図１】
2017041536.tif 000003
【図２Ａ】
2017041536.tif 000004
【図２Ｂ】
2017041536.tif 000005
【図３】
2017041536.tif 000006
【図４】
2017041536.tif 000007
【図５】
2017041536.tif 000008
【図６】
2017041536.tif 000009
【図７】
2017041536.tif 000010
【図８】
2017041536.tif 000011
【図９】
2017041536.tif 000012
【図１０】
2017041536.tif 000013
【図１１】
2017041536.tif 000014
【図１２】
2017041536.tif 000015
【図１３】
2017041536.tif 000016
【図１４】
2017041536.tif 000017
【図１５】
2017041536.tif 000018
【図１６】
2017041536.tif 000019
【図１７】
2017041536.tif 000020
【図１８Ａ】
2017041536.tif 000021
【図１８Ｂ】
2017041536.tif 000022
【図１９】
2017041536.tif 000023
【図２０】
2017041536.tif 000024
【図２１】
2017041536.tif 000025
【図２２】
2017041536.tif 000026
【図２３】
2017041536.tif 000027
【図２４】
2017041536.tif 000028
【図２５】
2017041536.tif 000029
【図２６】
2017041536.tif 000030
【図２７】
2017041536.tif 000031
【図２８】
2017041536.tif 000032