(57)【要約】【課題】絶縁膜を厚くすることなく耐湿性を向上させることができる半導体装置及びその製造方法を得る。【解決手段】窒化物半導体膜４が基板１上に形成されている。ゲート電極６が窒化物半導体膜４上に形成されている。窒化シリコンからなる第１の絶縁膜１１が、窒化物半導体膜４上に形成され、ゲート電極６の側面の少なくとも一部と接し、窒化物半導体膜４との間で界面を形成する。原子層が交互配列された酸化アルミニウムからなる第２の絶縁膜１２が、ゲート電極６及び第１の絶縁膜１１を覆っている。【選択図】図１
2017059621.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された窒化物半導体膜と、
前記窒化物半導体膜上に形成されたショットキー電極と、
前記窒化物半導体膜上に形成され、前記ショットキー電極の側面の少なくとも一部と接し、前記窒化物半導体膜との間で界面を形成する窒化シリコンからなる第１の絶縁膜と、
前記ショットキー電極及び前記第１の絶縁膜を覆い、原子層が交互配列された酸化アルミニウムからなる第２の絶縁膜とを備えることを特徴とする半導体装置。
【請求項２】
前記窒化物半導体膜にオーミック接合されたソース電極及びドレイン電極を更に備え、
前記ショットキー電極は、前記窒化物半導体膜にショットキー接合されたゲート電極であり、
前記半導体装置は電界効果トランジスタであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の絶縁膜を覆う第３の絶縁膜を更に備えることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第３の絶縁膜はＳｉ、Ａｌ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｚｒのうちから選ばれる元素の酸化物又は窒化物であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記ゲート電極と前記ドレイン電極の間に配置され、前記ソース電極に電気的に接続されたソースフィールドプレートを更に備えることを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記ソースフィールドプレートと前記ソース電極の接合は、全面接合、部分接合、及び引き回し接合の何れかであることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記ソースフィールドプレートを覆う第４の絶縁膜を更に備えることを特徴とする請求項５又は６に記載の半導体装置。
【請求項８】
前記第４の絶縁膜はＳｉ、Ａｌ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｚｒのうちから選ばれる元素の酸化物又は窒化物であることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第１の絶縁膜と前記第２の絶縁膜の間に挿入された第５の絶縁膜を更に備え、
前記第１及び第５の絶縁膜上に前記ショットキー電極の一部が配置されて２段のゲートフィールドプレート構造が形成されていることを特徴とする請求項１〜８の何れか１項に記載の半導体装置。
【請求項１０】
前記第５の絶縁膜はＳｉ、Ａｌ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｚｒのうちから選ばれる元素の酸化物又は窒化物であることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記ショットキー電極はＰｔ、Ｔｉ、Ｎｉ、Ｔａ、Ａｕ、Ａｌの何れか２つ以上の金属を含む電極であることを特徴とする請求項１〜１０の何れか１項に記載の半導体装置。
【請求項１２】
前記基板はＳｉ，ＳｉＣ，ＧａＮの何れかで構成されていることを特徴とする請求項１〜１１の何れか１項に記載の半導体装置。
【請求項１３】
基板上に窒化物半導体膜を形成する工程と、
前記窒化物半導体膜上にショットキー電極を形成する工程と、
前記窒化物半導体膜上に、前記ショットキー電極の側面の少なくとも一部と接し、前記窒化物半導体膜との間で界面を形成する窒化シリコンからなる第１の絶縁膜を形成する工程と、
前記ショットキー電極及び前記第１の絶縁膜を覆うように、酸化アルミニウムからなる第２の絶縁膜を原子層堆積法により形成する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜を厚くすることなく耐湿性を向上させることができる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来の装置では、耐圧向上や電流コラプス向上のため、ゲート電極と半導体の間に絶縁膜を挿入してＭＩＳを構成している（例えば、特許文献１参照）。また、信頼性向上のため、Ａｕで構成されるゲート金属とＳｉＮ絶縁膜の間に酸化物又は窒化物から成るバリア層を堆積した装置もある（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１１５３２３号公報
【特許文献２】特開２０１２−１７５０８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の高周波デバイス用ＧａＮ−ＨＥＭＴトランジスタでは、半導体表面とそれを保護する表面保護膜との間でのトラップ抑制のため、表面保護膜としてＳｉＮ（シリコン窒化物）が一般的に用いられている。また、ゲート周りと表面保護膜を覆うようにＳｉＮ耐湿膜を形成している。しかし、ＳｉＮ耐湿膜の膜厚を厚くしなければ耐湿性を向上させることができないが、厚くすると容量が増大してＲＦ特性が低下するという問題があった。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、その目的は絶縁膜を厚くすることなく耐湿性を向上させることができる半導体装置及びその製造方法を得るものである。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、基板と、前記基板上に形成された窒化物半導体膜と、前記窒化物半導体膜上に形成されたショットキー電極と、前記窒化物半導体膜上に形成され、前記ショットキー電極の側面の少なくとも一部と接し、前記窒化物半導体膜との間で界面を形成する窒化シリコンからなる第１の絶縁膜と、前記ショットキー電極及び前記第１の絶縁膜を覆い、原子層が交互配列された酸化アルミニウムからなる第２の絶縁膜とを備えることを特徴とする。
【発明の効果】
【０００７】
本発明では、ゲート電極及び第１の絶縁膜を原子層が交互配列された酸化アルミニウムからなる第２の絶縁膜で覆うことにより、絶縁膜を厚くすることなく耐湿性を向上させることができる。すなわち、原子層が交互配列された酸化アルミニウムは、等方性とカバレッジ性に優れているため、従来に比べて薄膜でも耐水性などが向上する。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１に係る半導体装置を示す断面図である。
【図２】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図６】第２の絶縁膜の材質に応じたＨＡＳＴバイアス試験の結果を示す図である。
【図７】第２の絶縁膜の材質に応じたＩｇ−Ｖｇ，Ｉｄ−Ｖｇ特性を示す図である。
【図８】第２の絶縁膜の材質に応じた高温Ｖｇスイープ時の破壊温度を示す図である。
【図９】本発明の実施の形態１に係る半導体装置の変形例を示す断面図である。
【図１０】本発明の実施の形態２に係る半導体装置を示す断面図である。
【図１１】本発明の実施の形態３に係る半導体装置を示す断面図である。
【図１２】ソースフィールドプレートの有無に応じたＩｇ−Ｖｇ，Ｉｄ−Ｖｇ特性を示す図である。
【図１３】本発明の実施の形態３に係る半導体装置の変形例を示す断面図である。
【図１４】本発明の実施の形態３に係る半導体装置を示す上面図である。
【図１５】本発明の実施の形態３に係る半導体装置を示す上面図である。
【図１６】本発明の実施の形態３に係る半導体装置を示す上面図である。
【図１７】本発明の実施の形態４に係る半導体装置を示す断面図である。
【図１８】本発明の実施の形態４に係る半導体装置の変形例を示す断面図である。
【図１９】本発明の実施の形態５に係る半導体装置を示す断面図である。
【発明を実施するための形態】
【０００９】
本発明の実施の形態に係る半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１０】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面図である。この半導体装置はショットキー電極を有する窒化ガリウム系ＨＥＭＴ（電界効果トランジスタ）である。
【００１１】
基板１はＳｉ，ＳｉＣ，ＧａＮの何れかで構成され、良好な高周波特性を得るためにその比抵抗率は１ｘ１０７Ωｃｍ以上が望ましい。基板１上にＡｌ１−ｘＧａｘＮバッファ層２（ｘ≦１）、ＧａＮチャネル層３及びＡｌ１−ｘＧａｘＮバリア層４が順に形成されている。ＧａＮチャネル層３の一部又は全てにＣ又はＦｅなどの不純物をドーピングしてもよい。Ａｌ１−ｘＧａｘＮバリア層４は単一の組成又は複数の組成の積層構造からなる。ＧａＮ−ＨＥＭＴ特有の２ＤＥＧ層５がＧａＮチャネル層３中に発生する。
【００１２】
Ａｌ１−ｘＧａｘＮバリア層４上に、ショットキー電極であるゲート電極６と、オーミック電極であるソース電極７及びドレイン電極８とが形成されている。ゲート電極６はＡｌ１−ｘＧａｘＮバリア層４にショットキー接合されている。ソース電極７及びドレイン電極８はＡｌ１−ｘＧａｘＮバリア層４にオーミック接合されている。ゲート電極６は、Ｐｔ、Ｔｉ、Ｎｉ、Ｔａ、Ａｕ、Ａｌの何れか２つ以上の金属を含む電極である。ソース電極７及びドレイン電極８はＰｔ、Ｎｉ、Ｔａの何れかである。ソース電極７及びドレイン電極８上にそれぞれソース配線９及びドレイン配線１０が形成されている。
【００１３】
ＳｉＮ（窒化シリコン）からなる第１の絶縁膜１１が、Ａｌ１−ｘＧａｘＮバリア層４上に形成され、ゲート電極６の側面の少なくとも一部と接し、Ａｌ１−ｘＧａｘＮバリア層４との間で界面を形成する。第１の絶縁膜１１はＣＶＤ法又はスパッタ法を用いて形成されている。ＡｌＯ（酸化アルミニウム）からなる第２の絶縁膜１２が、ゲート電極６の上面及び側面と、第１の絶縁膜１１の少なくとも半導体と接する部分上にＡＬＤ法（Atomic Layer Deposition：原子層堆積法）により形成され、ゲート電極６及び第１の絶縁膜１１を覆っている。ＡＬＤ法は、原料ガスを交互に反応室に供給し、自己停止機構を利用して原子層を一層ずつ成長させる方法である。
【００１４】
続いて、上記の半導体装置の製造方法を説明する。図２〜５は、本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【００１５】
まず、図２に示すように、基板１上にＡｌ１−ｘＧａｘＮバッファ層２（ｘ≦１）、ＧａＮチャネル層３及びＡｌ１−ｘＧａｘＮバリア層４を順に形成する。Ａｌ１−ｘＧａｘＮバリア層４上にソース電極７及びドレイン電極８を形成する。なお、オーミック接触抵抗を低減するために、電極の下にＳｉイオン注入及び熱アニールなどにより高濃度不純物層を選択的に形成してもよい。
【００１６】
次に、図３に示すように、Ａｌ１−ｘＧａｘＮバッファ層２、ソース電極７及びドレイン電極８を全て覆うように第１の絶縁膜１１をＣＶＤ法又はスパッタ法により形成する。次に、図４に示すように、ゲート部分の第１の絶縁膜１１をドライエッチング又はウェットエッチングにより開口し、ゲート電極６を蒸着又はスパッタ法などにより形成する。ゲート電極６の形状に関して、ＧＦＰ（ゲートフィールドプレート）の有無は問わず、第１の絶縁膜１１よりも厚ければよい。
【００１７】
次に、図５に示すように、ゲート電極６及び第１の絶縁膜１１を覆うように第２の絶縁膜１２をＡＬＤ法により形成する。最後に、ソース電極７及びドレイン電極８上の第１の絶縁膜１１及び第２の絶縁膜１２をドライエッチング又はウェットエッチングにより開口し、ソース配線９及びドレイン配線１０を蒸着又はスパッタ法により形成する。以上の工程により本実施の形態に係る半導体装置が製造される。
【００１８】
以上説明したように、本実施の形態では、ゲート電極６及び第１の絶縁膜１１を原子層が交互配列されたＡｌＯからなる第２の絶縁膜１２で覆う。これより、絶縁膜を厚くすることなく耐湿性を向上させることができる。また、第２の絶縁膜１２をＡＬＤ法により形成することで、ゲート電極６の周辺及び半導体表面で金属などの構造物で覆われていない部分を均質に成膜できる。また、原子層堆積の特徴である等方性とカバレッジ性に優れたＡｌＯ膜を形成することができる。従って、従来に比べて薄膜でも原子層の交互配列により耐水性などが向上する。
【００１９】
図６は、第２の絶縁膜の材質に応じたバイアス試験の結果を示す図である。Ｒａは１３０℃、ＲＨは８５％、ゲート電圧Ｖｇは−５Ｖ、ドレイン電圧Ｖｄは３０Ｖである。第２の絶縁膜１２がＳｉＮの従来構造に比べて、ＡｌＯからなる第２の絶縁膜１２をＡＬＤ法により形成した本実施の形態の方がトランジスタ動作における耐湿性が向上する。
【００２０】
図７は、第２の絶縁膜の材質に応じたＩｇ−Ｖｇ，Ｉｄ−Ｖｇ特性を示す図である。このデータはドレイン電圧Ｖｄが５Ｖの時のピンチオフカーブである。本実施の形態の方が従来構造に比べてＩｇ−Ｖｇ，Ｉｄ−Ｖｇ特性が改善される。
【００２１】
図８は、第２の絶縁膜の材質に応じた高温Ｖｇスイープ時の破壊温度を示す図である。ドレイン電圧Ｖｄは５５Ｖである。本実施の形態の方が従来構造に比べて破壊温度が高くなり、破壊時のゲート電流が小さくなる。
【００２２】
図９は、本発明の実施の形態１に係る半導体装置の変形例を示す断面図である。Ａｌ１−ｘＧａｘＮバリア層４上にＧａＮキャップ層１３（膜厚が１０ｎｍ以下）が挿入されている。この場合でも上記の実施の形態１の効果を得ることができる。
【００２３】
実施の形態２．
図１０は、本発明の実施の形態２に係る半導体装置を示す断面図である。本実施の形態は実施の形態１の構造に第２の絶縁膜１２を覆う第３の絶縁膜１４を追加したものである。第３の絶縁膜１４はＳｉ、Ａｌ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｚｒのうちから選ばれる元素の酸化物又は窒化物である。
【００２４】
第３の絶縁膜１４を積層することでカバレッジ性が向上するため、耐湿性が更に向上する。また、膜応力を緩和することができるため、高温動作時の膜剥離異常などを抑制することができる。
【００２５】
実施の形態３．
図１１は、本発明の実施の形態３に係る半導体装置を示す断面図である。本実施の形態は実施の形態１の構造にソースフィールドプレート１５を追加したものである。ソースフィールドプレート１５は、ゲート電極６とドレイン電極８の間に配置され、ソース電極７に電気的に接続されている。
【００２６】
ソースフィールドプレート１５により、ゲート電極６周辺の電界緩和効果を向上させることができる。さらに、電界緩和効果の向上によりゲートリーク電流が低減され、高温動作性も向上する。また、ソースフィールドプレート１５がゲート電極６からドレイン電極８に至る電気力線を遮断することにより、ゲート−ドレイン間容量を低減することができ、利得の向上を図ることができる。
【００２７】
図１２は、ソースフィールドプレート（ＳＦＰ）の有無に応じたＩｇ−Ｖｇ，Ｉｄ−Ｖｇ特性を示す図である。このデータはドレイン電圧Ｖｄが５Ｖの時のピンチオフカーブである。ソースフィールドプレートを設けることで、Ｉｇ−Ｖｇ，Ｉｄ−Ｖｇ特性が改善される。
【００２８】
図１３は、本発明の実施の形態３に係る半導体装置の変形例を示す断面図である。実施の形態２の構造にソースフィールドプレート１５を追加したものである。この場合でも上記の効果を得ることができる。
【００２９】
図１４〜１６は、本発明の実施の形態３に係る半導体装置を示す上面図である。図１４ではソース配線９の全面とソースフィールドプレート１５が接合されている。図１５ではソース配線９の一部とソースフィールドプレート１５が接合されている。このようにソース配線９の最低１箇所と接合されていればよい。また、図１６のようにソース配線９から外側に引き回してソースフィールドプレート１５に接合してもよい。これらのパターンはほぼ同様の効果を持つため、ソースフィールドプレート１５とソース電極７の接合として全面接合、部分接合、及び引き回し接合の何れを用いてもよい。
【００３０】
実施の形態４．
図１７は、本発明の実施の形態４に係る半導体装置を示す断面図である。本実施の形態では、ソースフィールドプレート１５を覆う耐湿膜として第４の絶縁膜１６を形成する。第４の絶縁膜１６はＳｉ、Ａｌ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｚｒのうちから選ばれる元素の酸化物又は窒化物である。その他の構成は実施の形態３の図１１と同様である。これにより、図１１の構成でソースフィールドプレート１５を設けたことによる耐湿性の低下を防ぐことができる。
【００３１】
図１８は、本発明の実施の形態４に係る半導体装置の変形例を示す断面図である。実施の形態３の図１３の構成にソースフィールドプレート１５を覆う第４の絶縁膜１６を追加している。これにより、図１３の構成でソースフィールドプレート１５を設けたことによる耐湿性の低下を防ぐことができる。
【００３２】
実施の形態５．
図１９は、本発明の実施の形態５に係る半導体装置を示す断面図である。本実施の形態では、第１の絶縁膜１１と第２の絶縁膜１２の間に第５の絶縁膜１７が挿入されている。第１及び第５の絶縁膜１１，１７上にゲート電極６の一部が配置されて２段のゲートフィールドプレート構造が形成されている。第５の絶縁膜１７はＳｉ、Ａｌ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｚｒのうちから選ばれる元素の酸化物又は窒化物である。その他の構成は実施の形態１と同様である。
【００３３】
第５の絶縁膜１７を挿入することで、ＧＦＰ（ゲートフィールドプレート）を２段にすることが容易となる。そして、２段のＧＦＰ構造を用いることで電界緩和効果が向上する。さらに、電界緩和効果の向上によりゲートリーク電流が低減され、高温動作性も向上する。
【００３４】
なお、第２の絶縁膜１２がゲート電極６を覆っていれば、ゲート電極６のＧＦＰが１段でも２段でもよく、ＧＦＰが無い台形ゲートのような形状でもよい。また、本実施の形態の構成を実施の形態２〜４に適用してもよい。
【符号の説明】
【００３５】
１  基板、４  Ａｌ１−ｘＧａｘＮバリア層（窒化物半導体膜）、６  ゲート電極、７  ソース電極、８  ドレイン電極、１１  第１の絶縁膜、１２  第２の絶縁膜、１４  第３の絶縁膜、１５  ソースフィールドプレート、１６  第４の絶縁膜、１７  第５の絶縁膜
【図１】
2017059621.tif 000003
【図２】
2017059621.tif 000004
【図３】
2017059621.tif 000005
【図４】
2017059621.tif 000006
【図５】
2017059621.tif 000007
【図６】
2017059621.tif 000008
【図７】
2017059621.tif 000009
【図８】
2017059621.tif 000010
【図９】
2017059621.tif 000011
【図１０】
2017059621.tif 000012
【図１１】
2017059621.tif 000013
【図１２】
2017059621.tif 000014
【図１３】
2017059621.tif 000015
【図１４】
2017059621.tif 000016
【図１５】
2017059621.tif 000017
【図１６】
2017059621.tif 000018
【図１７】
2017059621.tif 000019
【図１８】
2017059621.tif 000020
【図１９】
2017059621.tif 000021