(57)【要約】【課題】  高効率な光電変換素子及び太陽電池を提供することを目的とする。【解決手段】  実施形態の光電変換素子は、第１電極と、第２電極と、第１電極と第２電極との間に光吸収層とを備え、第２電極は、第１透明電極層と、第２透明電極層と、第３透明電極層とを少なくとも有する積層電極であって、第２透明電極層は、第１透明電極層と第３透明電極層との間に存在し、第３透明電極層は、第２透明電極層と光吸収層との間に存在し、第２電極の屈折率は、第２電極の前記光吸収層と対向する主面とは反対側の主面側から、第２電極の前記光吸収層と対向する主面に向かって小さくなっており、第１透明電極層は、第１ドーパントがドープされた酸化亜鉛層であり、第２透明電極層は、第２ドーパントがドープされた酸化亜鉛層であり、第３透明電極層は、ノンドープの酸化亜鉛層である。【選択図】図１
2017059656.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に光吸収層とを備え、
前記第２電極は、第１透明電極層と、第２透明電極層と、第３透明電極層とを少なくとも有する積層電極であって、
前記第２透明電極層は、前記第１透明電極層と前記第３透明電極層との間に存在し、
前記第３透明電極層は、前記第２透明電極層と前記光吸収層との間に存在し、
前記第２電極の屈折率は、前記第２電極の前記光吸収層と対向する主面とは反対側の主面側から、前記第２電極の前記光吸収層と対向する主面に向かって小さくなっており、
前記第１透明電極層は、第１ドーパントがドープされた酸化亜鉛層であり、
前記第２透明電極層は、第２ドーパントがドープされた酸化亜鉛層であり、
前記第３透明電極層は、ノンドープの酸化亜鉛層である光電変換素子。
【請求項２】
前記第１ドーパントは、Ａｌ、Ｇａ、Ｉｎ、Ｂのうちのいずれか１種以上のドーパントであり、
前記第２ドーパントは、Ａｌ、Ｇａ、Ｉｎ、Ｂのうちのいずれか１種以上のドーパントである請求項１に記載の光電変換素子。
【請求項３】
前記第１透明電極層の屈折率をｎ１とし、前記第２透明電極層の屈折率をｎ２とし、前記第３透明電極層の屈折率をｎ３とするとき、
ｎ１＜ｎ２＜ｎ３の関係を満たし、
０．００＜（ｎ２−ｎ１）≦０．１５且つ０．００＜（ｎ３−ｎ２）≦０．１５を満たす請求項１又は２に記載の光電変換素子。
【請求項４】
前記請求項1乃至３のいずれか１項に記載の光電変換素子を多接合型の光電変換素子に用いた光電変換素子。
【請求項５】
前記請求項１乃至４に記載の光電変換素子を用いてなる太陽電池。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、光電変換素子および太陽電池に関する。
【背景技術】
【０００２】
化合物半導体を光吸収層として用いる光電変換素子の開発が進んできており、その中でも、カルコパイライト構造を有するｐ型半導体を光吸収層とする光電変換素子は、高い変換効率を示し、比較的低コストで作れることから、応用上期待されている。具体的には、Ｃｕ−Ｉｎ−Ｇａ−Ｓｅ（ＣＩＧＳ）からなるＣｕ（Ｉｎ，Ｇａ）Ｓｅ２を光吸収層とした光電変換素子において、高い変換効率が得られている。
【０００３】
一般的に、Ｃｕ−Ｉｎ−Ｇａ−Ｓｅから構成されるｐ型半導体を光吸収層とする光電変換素子は、基板となるソーダライムガラス上に、下部電極、ｐ型半導体層、ｎ型半導体層、絶縁層、透明電極、上部電極、反射防止膜が積層した構造を有する。高効率ＣＩＧＳ太陽電池では、ｐ型ＣＩＧＳ層とｐｎ接合を形成するために、ｎ−ＣｄＳ等のｎ型半導体層をｐ型ＣＩＧＳ層上に堆積したヘテロ接合構造が広く知られているが、ｐ型ＣＩＧＳ層の表面をＣｄ等で一部置換したホモ接合構造も提案されている。透明電極には、スパッタ法で堆積したＡｌ添加したＺｎＯ（ＡＺＯ）を用い、そのスパッタダメージを回避する目的で、ｉ−ＺｎＯを低出力スパッタ法やスピンコートなどの塗布プロセスで、ｐｎ接合界面へのダメージを抑えた工程で堆積することが一般的である。異なる屈折率を持った透明電極を積層させた透明電極構造は、屈折率差を利用した光閉じ込めを行うことができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５５９４９４９号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態は、短絡電流密度の大きい光電変換素子及び太陽電池を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態の光電変換素子は、第１電極と、第２電極と、第１電極と第２電極との間に光吸収層とを備え、第２電極は、第１透明電極層と、第２透明電極層と、第３透明電極層とを少なくとも有する積層電極であって、第２透明電極層は、第１透明電極層と第３透明電極層との間に存在し、第３透明電極層は、第２透明電極層と光吸収層との間に存在し、第２電極の屈折率は、第２電極の前記光吸収層と対向する主面とは反対側の主面側から、第２電極の前記光吸収層と対向する主面に向かって小さくなっており、第１透明電極層は、第１ドーパントがドープされた酸化亜鉛層であり、第２透明電極層は、第２ドーパントがドープされた酸化亜鉛層であり、第３透明電極層は、ノンドープの酸化亜鉛層である。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態にかかる光電変換素子の断面概念図である。
【図２】本発明の一実施形態にかかる多接合型光電変換素子の断面概念図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら、本発明の好適な一実施形態について詳細に説明する。
（光電変換素子）
図１の光電変換素子の断面概念図に示す本実施形態に係る光電変換素子１００は、基板１と、基板１上に形成された第１電極２と、第1電極２上に形成された光吸収層３と、光吸収層３上に形成された第２電極４と、第２電極４上に第３電極５を備える。光電変換素子１００は具体的には、太陽電池が挙げられる。実施形態の光電変換素子１００は、図２の多接合型光電変換素子の断面概念図の様に、別の光電変換素子２００と接合することで多接合型とすることができる。光電変換素子１００の光吸収層は、光電変換素子２００の光吸収層よりもワイドギャップであることが好ましい。光電変換素子２００の光吸収層は、例えば、Ｓｉを用いたものである。
【０００９】
（基板）
実施形態の基板１としては、ソーダライムガラス等のＮａを含有したガラスを用いることが望ましく、白板ガラス、ステンレス、Ｔｉ又はＣｒ等の金属板又はポリイミド等の樹脂を用いることもできる。
【００１０】
（第１電極）
実施形態の第１電極２は、光電変換素子１００の下部電極であって、基板１上に形成されたＭｏやＷ等を含む金属膜、あるいは酸化インジウムスズ（ＩＴＯ：Ｉｎｄｉｕｍｕ  Ｔｉｎ  Ｏｘｉｄｅ）を含む透明導電膜を用いることができる。第１電極２が金属膜である場合は、Ｍｏ膜又はＷ膜が好ましい。第１電極２が透明電極膜である場合、ＩＴＯの光吸収層３側にＳｎＯ２とＴｉＯ２薄膜のいずれか一方又は両方を堆積した積層膜であってもよい。また、基板１からの不純物拡散を抑制するために、ＩＴＯと基板１の間にＳｉＯ２の極薄膜を挿入することが好ましい。具体的には、積層構造の第１電極２は、ＳｎＯ２／ＩＴＯ／ＳｉＯ２、ＳｎＯ２／ＴｉＯ２／ＩＴＯ／ＳｉＯ２、ＴｉＯ２／ＳｎＯ２／ＩＴＯ／ＳｉＯ２、ＴｉＯ２／ＩＴＯ／ＳｉＯ２が挙げられる。
【００１１】
第１電極２がＭｏやＷ等の金属膜の時、第１電極２の膜厚は、例えば１００ｎｍ以上１０００ｎｍ以下であることが好ましい。また、第１電極２が透明電極の積層構造の時、全層の合計膜厚は、１００ｎｍ以上１０００ｎｍ以下が好ましい。各層の膜厚は、例えば、ＳｎＯ２は１０ｎｍ以上１００ｎｍ以下が好ましく、ＴｉＯ２は１０ｎｍ以上１００ｎｍ以下が好ましく、ＩＴＯは１００ｎｍ以上５００ｎｍ以下が好ましく、ＳｉＯ２は５ｎｍ以上２０ｎｍ以下が好ましい。透明電極膜である第１電極２は、スパッタリング等によって、成膜することができる。
【００１２】
（光吸収層）
実施形態の光吸収層３は、光電変換素子１００の光電変換層であって、ｐ型化合物半導体層３ａとｎ型化合物半導体層３ｂがホモ接合もしくはヘテロ接合した半導体層である。光吸収層３は、第１電極２と第２電極４の間に存在する。光吸収層３としは、Ｉｂ族元素、ＩＩＩｂ族元素とＶＩｂ族元素を含む、例えばＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２）、ＣIＧＳＳ（Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２）、ＣＧＳ（ＣｕＧａＳｅ２）、ＡＧＳ（ＣｕＧａＳｅ２）、ＣＡＧＳ（（Ｃｕ，Ａｇ）ＧａＳｅ２）ＡＧＳＳ（ＣｕＧａ（Ｓｅ，Ｓ）２）やＡＩＧＳ（Ａｇ（Ｉｎ，Ｇａ）Ｓｅ２）といったカルコパイライト構造やスタンナイト構造やケステライト構造のいずれかを有する化合物半導体層を用いることができる。その中でも、カルコパイライト構造を有する化合物半導体層を光吸収層３に用いることが好ましい。Ｉｂ族元素としては、Ｃｕ又はＡｇを少なくとも含むことが好ましい。ＩＩＩｂ族元素としては、Ａｌ、Ｉｎ及びＧａからなる群から選ばれる少なくとも１種以上の元素が好ましく、Ｉｎ或いはＧａを含むことがより好ましい。ＶＩｂ族元素としては、Ｏ，Ｓ，Ｓｅ及びＴｅからなる群から選ばれる少なくとも１種以上の元素が好ましく、Ｓｅ又はＳを含むことがより好ましい。また、ＩＩＩｂ族元素の中からはＩｎを用いることがＧａとの組み合わせによりバンドギャップの大きさを目的とする値にしやすいことからより好ましい。
【００１３】
具体的には、光吸収層３として、Ｃｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）２、Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｔｅ）２、Ｃｕ（Ｉｎ，Ｇａ）３（Ｓｅ，Ｔｅ）５、Ｃｕ（Ａｌ，Ｇａ，Ｉｎ）Ｓｅ２、Ｃｕ２ＺｎＳｎＳ４又はＡｇ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）２、等、より具体的には、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２、ＣｕＩｎＳｅ２、ＣｕＩｎＴｅ２、ＣｕＧａＳｅ２、ＣｕＩｎ３Ｔｅ５、Ａｇ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）２等の化合物半導体を使用することができる。
【００１４】
実施形態の光吸収層３は、ホモ接合型の場合、第１電極２側がｐ型化合物半導体で、第２電極４側がｎ型化合物半導体である。光吸収層３の膜厚は、例えば、１０００ｎｍ以上３０００ｎｍ以下である。例えば、ｐ型領域３ａの厚さは、１５００ｎｍ以上２５００ｎｍ以下が好ましく、ｎ型領域３ｂの厚さは、１０ｎｍ以上５００ｎｍ以下が好ましい。
【００１５】
ヘテロ接合型のｐ型化合物半導体層３ａ上に設けられるｎ型化合物半導体層３ｂは、例えば、ＣｄＳ、ＺｎＯ１−ｘＳｘなどの公知のｎ型バッファー層を用いることができる。ｎ型化合物半導体層３ｂの厚さは、１０ｎｍ以上５００ｎｍ以下が好ましい。
【００１６】
次に実施形態の光吸収層３の製造方法について説明する。以下は、ホモ接合型及びヘテロ接合型の光吸収層３を作製する例である。
実施形態の光吸収層３は、その前駆体であるｐ型半導体層を第１電極２上に形成し、第２電極４が形成される側のｐ型半導体層の領域をｎ型化した層である。ｐ型半導体層の形成方法としては、３段階法と呼ばれる蒸着法やスパッタ法等の薄膜形成方法が挙げられる。実施形態の３段階法は、電極層２上にＧａ又はＩｎと、Ｓｅ又はＳを堆積した後、高温でＣｕとＳｅを堆積し、その後、再びＧａ又はＩｎと、Ｓｅ又はＳを堆積することで光吸収層３を形成することを特徴とする。なお、下記の製造方法は、蒸着法であるが、スパッタ法で実施形態の光吸収層３を形成することもできる。
【００１７】
蒸着法（３段階法）では、まず、基板（基板１に第１電極２が形成された部材）温度を２００℃以上４００℃以下に加熱し、Ｉｎ又はＧａ等のＩＩＩｂ族元素とＳｅ等のＶＩｂ族元素を堆積する（第１段階目）。
【００１８】
その後、基板温度を４５０℃以上５５０℃以下まで加熱し、Ｉｂ族元素であるＣｕと、Ｓｅ等のＶＩｂ族元素を堆積する。吸熱反応の開始を確認し、一旦、Ｉｂ族元素であるＣｕが過剰の組成でＩｂ族元素であるＣｕの堆積を停止する（第２段階目）。
【００１９】
２段階目終了後、再びＩｎ又はＧａ等のＩＩＩｂ族元素とＳｅ等のＶＩｂ族元素を堆積する（第３段階目）ことで、若干、Ｉｎ又はＧａ等のＩＩＩｂ族元素過剰組成にする。
【００２０】
光吸収層３の第２電極４側をｎ型化し、ｎ型半導体層３ｂを形成し、ホモ接合とする場合は、ｐ型半導体層形成工程である３段階法の２段階目終了直後に、基板を自然急冷、又は、窒素乃至アルゴン等の不活性ガスを局所的に噴射することで急冷し、基板温度を４００℃以下まで冷却する。冷却後、低温で３段目のＧａ又はＩｎと、Ｓｅ又はＳを堆積する。
【００２１】
光吸収層３の第１電極２側は、高温で成膜を行うため、結晶が大粒径化するのに対して、第２段階目の堆積終了後の急冷により、光吸収層３の第２電極４側は、小粒径、又はアモルファスとなる。また、急冷し、低温で第３段階目の成膜を行うことで、Ｉｂ族元素であるＣｕの拡散が抑制され、光吸収層３の第２電極４側は、急冷を行わない時と比較して、Ｃｕ空孔が多く存在することになる。Ｃｕ空孔が多い部材にｎ型ドーピングを行うと、多くのｎ型ドーパントが、Ｃｕ空孔サイトに侵入することで、ｎ型ドーパントの多いｎ型半導体として機能するため好ましい。ｐ型半導体層の形成後、ＣｄやＺｎなどのｎ型ドーパントを含んだ溶液（例えば硫酸カドミウム）を用い、液相でドープすることによってｐ型半導体層の一部をｐ型からｎ型化することができる。光吸収層３の前駆体であるｐ型半導体層を一部ｎ型化することによって、ｐ型化合物半導体層３ａとｎ型半導体層３ｂが接合したホモ接合型の光吸収層３になる。ドーピングを行う場合は、第２電極４が形成される側のｎドーパント濃度が高濃度になるように処理を行う。ｎドーパントのドーピング後は、水でドーパントを洗い乾燥させてから次の工程を行うことが好ましい。
【００２２】
ヘテロ接合型のｎ型化合物半導体層３ｂは、溶液成長（ＣＢＤ：Ｃｈｅｍｉｃａｌ  Ｂａｔｈ  Ｄｅｐｏｓｉｔｉｏｎ）法で堆積することができる。ｎ型化合物半導体層３ｂとして、ＣｄＳを用いる場合、水溶液中で金属塩（例えばＣｄＳＯ４）、硫化物（チオウレア）と錯化剤（アンモニア）を化学反応させ、ｐ型化合物半導体層３ａ上に堆積することができる。ｐ型化合物半導体層３ａにＣＧＳ層を用いた場合に、ｎ−ＣｄＳをｎ型化合物半導体層３ｂに用いることが好ましい。
【００２３】
（第２電極）
実施形態の第２電極４は、光電変換素子の光入射側の透光性のある積層電極である。実施形態の第２電極４は太陽光のような光を透過し尚且つ導電性を有する少なくとも３層の積層膜である。３層の積層膜は、光吸収層３上に第１透明電極層４ａと、第１透明電極層４ａ上に第２透明電極層４ｂと、第２透明電極層４ｂ層上に第３透明電極層４ｃから成る。第２電極４内を透過する光の反射を抑えるための構成を有する。かかる構成を有することによって、実施形態の光電変換素子は、光吸収層３へ到達する光量が増えることによって、短絡電流密度が増大するという利点を有する。
【００２４】
第１透明電極層４ａとしては、第１ドーパントや第２ドーパントといった添加元素（ドーパント）を含まない（ノンドープ）酸化亜鉛層（ｉ−ＺｎＯ）を用いることができる。第１透明電極層４ａは、第２電極４の光吸収層３側に存在する。光吸収層３は、第１透明電極層４ａと第１電極２の間に存在する。第１透明電極層４ａは、低屈折率な層である。第１透明電極層４ａを低屈折率な層にするために、第１透明電極層４ａは低密度な層であることが好ましい。第１透明電極層４ａの低密度な層としては、非晶質層や微結晶層が挙げられる。第１透明電極層４ａは、第２透明電極層４ｂ及び第３透明電極層４ｃを堆積する際の保護層としての役割を有する。第１透明電極層４ａは、薄い半絶縁性の酸化亜鉛層である。第１透明電極層４ａは、例えば１０ｎｍから１００ｎｍの厚さで堆積する。第１透明電極層４ａの厚さが薄すぎると第１透明電極層４ａの存在による効果が少なくなってしまう。また、第１透明電極層４ａが厚すぎると、第１透明電極層４ａを透過する光が減ってしまうことが好ましくない。第１透明電極層４ａは、低密度な薄膜であるため、比較的穏やかな条件で成膜することができる。スピンコートなどの塗布プロセスや低出力のスパッタ法で堆積することで、光吸収層３へのダメージを少なく成膜することができる。第１透明電極４ａだけを第２電極４とすると、光吸収層３で生成したキャリアが、低いキャリア移動度のために、第１透明電極層４ａ中で失活してしまう。しかし、実施形態では、少なくとも３層の積層膜を第２電極４に用いているため、第１透明電極層４ａが光吸収層３を保護しつつ、第２透明電極層４ｂ及び第３透明電極層４ｃで導電性を補償し、高い変換効率の光電変換素子を提供するのに寄与する。
【００２５】
第２透明電極層４ｂとしては、添加元素である第１ドーパントを含む酸化亜鉛層を用いることができる。第２透明電極層４ｂは、第１透明電極層４ａと第３透明電極層４ｃとの間に存在する。第２透明電極層４ｂは、第１透明電極層４ａよりも屈折率の高い層である。第２透明電極層４ｂは、第３透明電極層４ｃよりも低屈折率な層であることが好ましい。第２透明電極層４ｂと第３透明電極層４ｃは同じ材料系の層であっても例えば、低密度な層にすることで、低屈折率な層にすることができる。第２透明電極層４ｂの低密度な層としては、非晶質層が挙げられる。第２透明電極層４ｂと第１透明電極層４ａとの間には、第２透明電極層４ｂと第１透明電極層４ａの間の屈折率を有する透明な電極膜として用いられる層が含まれている場合がある。第１ドーパントしては、Ａｌ、Ｉｎ，Ｇａ、Ｂのうちいずれか１種類以上のドーパントが挙げられる。
【００２６】
添加元素である第１ドーパントを含む酸化亜鉛層の具体例として、Ｉｎ２Ｏ３にＺｎＯを１０ｗｔ％添加したＩＺＯ、アルミナ（Ａｌ２Ｏ３）を２ｗｔ％含有したＺｎＯ：Ａｌ（ＡＺＯ）、ジボランからのＢをドーパントとしたＺｎＯ：Ｂや酸化ガリウム（Ｇａ２Ｏ３）を添加したＺｎＯ：Ｇａ（ＧＺＯ）を用いることができる。第２透明電極層４ｂの膜厚は、例えば１０ｎｍ以上１０００ｎｍ以下とすることができる。第２透明電極膜４ｂは、低出力な例えば室温スパッタもしくは比較的低温に加熱したスパッタによって成膜されることが好ましい。第２透明電極層４ｂの厚さが薄すぎると第２透明電極層４ｂの存在による効果が少なくなってしまう。また、第２透明電極層４ｂが厚すぎると、第２透明電極層４ｂを透過する光が減ってしまうことが好ましくない。
【００２７】
第３透明電極層４ｃとしては、添加元素である第２ドーパントを含む酸化亜鉛層を用いることができる。第３透明電極層４ｃは、第２透明電極層４ｂよりも屈折率の高い層である。第３透明電極層４ｃと第２透明電極層４ｂとの間には、第３透明電極層４ｃと第２透明電極層４ｂの間の屈折率の透明な電極膜として用いられる層が含まれている場合がある。第２透明電極層４ｂと第３透明電極層４ｃは同じ材料系の層であっても例えば、第３透明電極層を高密度な層にすることで、高屈折率な層にすることができる。また、第３透明電極層４ｃも第２透明電極層４ｂと同じくドーパントを含むが、第３透明電極層４ｃの屈折率が高くなるよう密度を調整することが好ましい。第３透明電極層４ｃの高密度な層としては、結晶質層が挙げられる。第２ドーパントしては、Ａｌ、Ｉｎ，Ｇａ、Ｂのうちいずれか１種類以上のドーパントが挙げられる。
【００２８】
添加元素である第２ドーパントを含む酸化亜鉛層の具体例として、Ｉｎ２Ｏ３にＺｎＯを１０ｗｔ％添加したＩＺＯ、アルミナ（Ａｌ２Ｏ３）を２ｗｔ％含有したＺｎＯ：Ａｌ（ＡＺＯ）、ジボランからのＢをドーパントとしたＺｎＯ：Ｂや酸化ガリウム（Ｇａ２Ｏ３）を添加したＺｎＯ：Ｇａ（ＧＺＯ）を用いることができる。第３透明電極層４ｃの膜厚は、例えば１０ｎｍ以上１０００ｎｍ以下とすることができる。第３透明電極層４ｃは、高出力で、例えば１００℃から３００℃程度に加熱したスパッタによって成膜されることが好ましい。
【００２９】
第１透明電極層４ａ、第２透明電極層４ｂ及び第３透明電極層４ｃは異なる屈折率を示す。第３透明電極層４ｃが高屈折率で、第２透明電極層４ｂ、第１透明電極層４ａの順に光吸収層３に向けて屈折率が小さくなっている。第２電極４の光吸収層３と対向する主面（積層方向に対して垂直な方向の面）とは反対側の主面側から、第２電極４の光吸収層３と対向する主面に向かって、小さくなっている。第２電極４の光吸収層３と対向する主面（積層方向に対して垂直な方向の面）とは反対側の主面側から、第２電極４の光吸収層３と対向する主面に向かって、漸化的に小さくなっていることが好ましい。かかる構成にすることで、第３透明電極層４ｃから取り込まれた光が低い反射率で第２電極４を通過するため、効率よく光吸収層３に光が到達するために好ましい。３層の屈折率差が小さくなることで、各透明電極層界面での光学反射が低減されるためにより好ましい。
【００３０】
屈折率は、材料の種類だけでなく、密度によっても変化し、同じ材料では、高密度で高屈折率になり、低密度で低屈折率になる。すなわち、第１透明電極層４ａの例えばｉ−ＺｎＯ層は、スピンコートによる塗布プロセスで堆積することにより、低密度・低屈折率とできるために好ましい。次いで、第２透明電極層４ｂの例えばＩＺＯは室温でスパッタ成膜することで、アモルファスとなり、第１透明電極層４ａよりは密度・屈折率は高くなるが、低密度で低屈折率となる。第３透明電極層４ｃの例えばＡＺＯは１００℃でスパッタ成膜することで、結晶化し、高密度で高屈折率となるため好ましい。
【００３１】
第１透明電極層４ａの屈折率をｎ１、第２透明電極層４ｂの屈折率をｎ２、第３透明電極層４ｃの屈折率をｎ３としたとき、ｎ１＜ｎ２＜ｎ３の関係を満たしている。ｎ１＝ｎ２やｎ２＝ｎ３の関係を満たす第２電極４は、光透過量の増大の効果が少なくなってしまうため好ましくない。また、０．００＜（ｎ２−ｎ１）＜０．１５且つ０．００＜（ｎ３−ｎ２）≦０．１５を満たすことが、３層の各界面での屈折率差が小さくなるため好ましい。０．０３＜（ｎ２−ｎ１）＜０．１０、０．０５＜（ｎ３−ｎ２）≦０．１０を満たすことがより好ましい。各層の屈折率は、分光エリプソメトリー測定を元に、モデルを仮定し、フィッティングすることで見積もることができる。第２電極４は、第１透明電極層４ａ、第２透明電極層４ｂ及び第３透明電極層４ｃの３層構成としたが、４層或いは５層構成とすることもできる。そのときも光吸収層３側から順に屈折率が大きくなることが好ましい。ただし、層数が増加することで、屈折率差による反射は低減できるものの層数が増えることによる反射も増えてしまうため、層数が多すぎるのも好ましくない。
【００３２】
ＴＥＭ−ＥＤＸ（Transmission Electron Microscope - Energy Dispersive X-ray Spectroscope）で観察及び組成分析することで、第２電極４を構成する透明電極層の構成が求められる。具体的には、光吸収層３の主面の中央点を含む光電変換素子の断面を用意し、断面を４万倍から５０万倍のＴＥＭで観察し、不連続面から光電変換素子に含まれる層の存在位置が求められる。そして、膜厚方向に各層を横切るように、ＥＤＸの線分析をすることにより層を構成する組成が求められ、光吸収層３や第２電極４の詳細な層構成を知ることができる。また、透明電極層が非晶質か結晶質であるかどうかは、同じ断面ＴＥＭ像から知ることができる。
【００３３】
（第３電極）
実施形態の第３電極は、光電変換素子の電極であって、第２電極４上に形成された金属膜である。第２電極４は、第３電極と光吸収層３の間に存在する。第３電極としては、Ａｌ、Ａｇ又はＡｕ等を用いることができる。さらに、第２電極４との密着性を向上させるために、Ｎｉ又はＣｒの堆積膜上に、Ａｌ、Ａｇ又はＡｕ等を設けてもよい。第３電極の膜厚は、例えば、３００ｎｍ以上１０００ｎｍ以下である。第３電極は、例えば、抵抗加熱蒸着法で堆積することができる。なお、実施形態の光電変換素子において、第３電極を省略してもよい。
【００３４】
（反射防止膜）
実施形態の反射防止膜は、光吸収層３へ光を導入しやすくするための膜である。反射防止膜は、第２電極４上に形成されていることが好ましい。反射防止膜としては、例えば、ＭｇＦ２を用いることが望ましい。反射防止膜の膜厚は、例えば、９０ｎｍ以上１２０ｎｍ以下である。反射防止膜は、例えば、電子ビーム蒸着法により成膜することができる。実施形態の光電変換素子において、反射防止膜は省略してもよい。
【００３５】
（実施例１）
基板１としてソーダライムガラスを用い、第１電極２として、ＳｎＯ２（１００ｎｍ）／ＩＴＯ（１５０ｎｍ）／ＳｉＯ２（１０ｎｍ）を堆積するために、ＳｉＯ２層から順にスパッタにより成膜した。第１電極２上に、光吸収層３となるＣｕＧａＳｅ２薄膜を蒸着法（３段階法）により堆積した。まず、基板温度を３００℃に加熱し、ＧａとＳｅを堆積する（第１段階目）。その後、基板温度を５００℃まで加熱し、Ｃｕと、Ｓｅ堆積する。吸熱反応の開始を確認し、一旦、Ｃｕが過剰の組成でＣｕの堆積を停止する（第２段階目）。堆積停止後、再びＧａとＳｅを堆積する（第３段階目）ことで、若干、ＩＩＩｂ族元素過剰組成にする。光吸収層３の膜厚は１５００ｎｍとした。光吸収層である得られたｐ型半導体層３ａ上に、ｎ型半導体層３ｂとして、ｎ−ＣｄＳ層を溶液成長で堆積する。６７℃に加熱したアンモニア水に硫酸カドミウム０．００２Ｍを加え、その溶液にｐ型半導体層３ａまで堆積した部材を浸漬する。３分後、チオウレア０．０５Ｍ加え、１５０秒反応することで、ｎ型半導体層３ｂとして１０ｎｍ膜厚のｎ−ＣｄＳ層をｐ型半導体層３ａ上に形成した。このｎ型半導体層３ｂ上に、第１透明電極層４ａとして、半絶縁層のｉ−ＺｎＯ薄膜をスピンコートで５０ｎｍ程度堆積した。次いで、第２透明電極層４ｂとして、ＩＺＯ薄膜を、室温でスパッタにより、１０ｎｍ程度堆積し、その後、１００℃でのスパッタで、第３透明電極層４ｃとなるＡＺＯ薄膜を１００ｎｍ程度堆積した。さらに、第３電極として、Ａｌを抵抗加熱で堆積した。膜厚は３００ｎｍ程度とした。最後に反射防止膜としてＭｇＦ２を電子ビーム蒸着法により１００ｎｍ程度堆積した。これにより実施形態の光電変換素子１００を作製した。
【００３６】
第２電極４の各層の屈折率を分光エリプソメトリーによる測定から算出した。
開放端電圧（Ｖｏｃ）、短絡電流密度（Ｊｓｃ）、曲線因子ＦＦを測定し、変換効率ηを得た。ソーラーシミュレータによりＡＭ１．５の擬似太陽光照射下で、電圧源とマルチメータを用い、電圧源の電圧を変化させ、擬似太陽光照射下での電流が０ｍＡとなる電圧を測定して開放端電圧（Ｖｏｃ）を得て、電圧を印加しない時の電流を測定して短絡電流密度（Ｊｓｃ）を得た。表１に実施例及び比較例の第２電極４を構成する透明電極の各屈折率と短絡電流密度をまとめて示す。
【００３７】
（実施例２）
第２透明電極層４ｂのＩＺＯを１００℃でスパッタ成膜すること以外は実施例１と同じ方法で第２電極４を積層成膜して光電変換素子を作製した。そして、実施例１と同様に屈折率と短絡電流密度を求めた。
【００３８】
（実施例３）
第１透明電極層４ａのｉ−ＺｎＯを室温スパッタ成膜すること以外は実施例１と同じ方法で第２電極４を積層成膜して光電変換素子を作製した。そして、実施例１と同様に屈折率と短絡電流密度を求めた。
【００３９】
（実施例４）
第３透明電極層４ｃにＡＺＯを１００℃で実施例１の成膜速度の１．５倍でスパッタ成膜すること以外は実施例１と同じ方法で第２電極４を積層成膜して光電変換素子を作製した。なお、第３透明電極層４ｃの膜厚は、実施例１と同じく１００ｎｍである。そして、実施例１と同様に屈折率と短絡電流密度を求めた。
【００４０】
（実施例５）
基板１としてソーダライムガラスを用い、第１電極２として、ＳｎＯ２（１００ｎｍ）／ＩＴＯ（１５０ｎｍ）／ＳｉＯ２（１０ｎｍ）を堆積するために、ＳｉＯ２層から順にスパッタにより成膜した。第１電極２上に、光吸収層３となるＣｕ（ＩｎＧａ）Ｓｅ２薄膜を蒸着法（３段階法）により堆積した。まず、基板温度を３００℃に加熱し、Ｉｎ，ＧａとＳｅを堆積する（第１段階目）。その後、基板温度を５００℃まで加熱し、Ｃｕと、Ｓｅ堆積する。吸熱反応の開始を確認し、一旦、Ｃｕが過剰の組成でＣｕの堆積を停止する（第２段階目）。堆積停止後、再びＩｎ，ＧａとＳｅを堆積する（第３段階目）ことで、若干、ＩＩＩｂ族元素過剰組成にしてｐ型の光吸収層３を得る。光吸収層３の膜厚は１５００ｎｍとした。６７℃に加熱したアンモニア水に硫酸カドミウム０．００２Ｍを加えた溶液を用意し、その溶液に光吸収層まで堆積した部材を浸漬する。浸漬は、光吸収層側の面が浸るように行ってｐ型光吸収層を一部ｎ型化してｎ型領域３ｂが形成された光吸収層を得る。この光吸収層３のｎ領域３ｂ上に、第１透明電極層４ａとして、半絶縁層のｉ−ＺｎＯ薄膜をスピンコートで５０ｎｍ程度堆積した。次いで、第２透明電極層４ｂとして、ＩＺＯ薄膜を、室温でスパッタにより、１０ｎｍ程度堆積し、その後、１００℃でのスパッタで、第３透明電極層４ｃとなるＡＺＯ薄膜を１００ｎｍ程度堆積した。さらに、第３電極として、Ａｌを抵抗加熱で堆積した。膜厚は３００ｎｍ程度とした。最後に反射防止膜としてＭｇＦ２を電子ビーム蒸着法により１００ｎｍ程度堆積した。これにより実施形態の光電変換素子１００を作製した。そして、実施例１と同様に屈折率と短絡電流密度を求めた。
【００４１】
（実施例６）
第２透明電極層４ｂのＩＺＯを１００℃でスパッタ成膜すること以外は実施例５と同じ方法で第２電極４を積層成膜して光電変換素子を作製した。そして、実施例１と同様に屈折率と短絡電流密度を求めた。
【００４２】
（実施例７）
第１透明電極層４ａのｉ−ＺｎＯを室温スパッタ成膜すること以外は実施例５と同じ方法で第２電極４を積層成膜して光電変換素子を作製した。そして、実施例１と同様に屈折率と短絡電流密度を求めた。
【００４３】
（実施例８）
第３透明電極層４ｃにＡＺＯを１００℃で実施例１の成膜速度の１．５倍でスパッタ成膜すること以外は実施例５と同じ方法で第２電極４を積層成膜して光電変換素子を作製した。なお、第３透明電極層４ｃの膜厚は、実施例５と同じく１００ｎｍである。そして、実施例１と同様に屈折率と短絡電流密度を求めた。
【００４４】
（比較例１）
第２透明電極層４ｂのＩＺＯを３００℃でスパッタ成膜すること以外は実施例１と同じ方法で第２電極４を積層成膜して光電変換素子を作製した。そして、実施例１と同様に屈折率と短絡電流密度を求めた。
【００４５】
（比較例２）
第３透明電極層４ｃのＡＺＯを室温でスパッタ成膜すること以外は実施例１と同じ方法で第２電極４を積層成膜して光電変換素子を作製した。そして、実施例１と同様に屈折率と短絡電流密度を求めた。
【００４６】
（比較例３）
第１透明電極層４ａのｉ−ＺｎＯを１００℃でスパッタ成膜すること以外は実施例１と同じ方法で第２電極４を積層成膜して光電変換素子を作製した。そして、実施例１と同様に屈折率と短絡電流密度を求めた。
【００４７】
（比較例４）
第２透明電極層４ｂを堆積しないこと以外は実施例１と同じ方法で第２電極４を積層成膜して光電変換素子を作製した。そして、実施例１と同様に屈折率と短絡電流密度を求めた。
【００４８】
（比較例５）
第２透明電極層４ｂのＩＺＯを３００℃でスパッタ成膜すること以外は実施例５と同じ方法で第２電極４を積層成膜して光電変換素子を作製した。そして、実施例１と同様に屈折率と短絡電流密度を求めた。
【００４９】
（比較例６）
第３透明電極層４ｃのＡＺＯを室温でスパッタ成膜すること以外は実施例５と同じ方法で第２電極４を積層成膜して光電変換素子を作製した。そして、実施例１と同様に屈折率と短絡電流密度を求めた。
【００５０】
（比較例７）
第１透明電極層４ａのｉ−ＺｎＯを１００℃でスパッタ成膜すること以外は実施例５と同じ方法で第２電極４を積層成膜して光電変換素子を作製した。そして、実施例１と同様に屈折率と短絡電流密度を求めた。
【００５１】
（比較例８）
第２透明電極層４ｂを堆積しないこと以外は実施例５と同じ方法で第２電極４を積層成膜して光電変換素子を作製した。そして、実施例１と同様に屈折率と短絡電流密度を求めた。
【００５２】
【表１】
2017059656.tif 000003
【００５３】
上記の実施例及び比較例より、ｎ１＜ｎ２＜ｎ３の条件が成立している実施例は、いずれも対応する比較例よりも短絡電流密度が高く、光入射側の透明電極の屈折率の関係が短絡電流密度の増加に寄与することが確認される。また、異なる化合物の光吸収層（実施例１−４（比較例１−３）と実施例４−８（比較例５−７））であっても、同様に短絡電流密度が増加する。屈折率の関係は、透明電極の成膜方法によって調整が可能であり、実施例で示していないドーパントを用いても同様に好適な屈折率を満たすように調整することが可能である。比較例４や比較例８のように屈折率差を調整している第２透明電極層４ｂを設けないと、接合する第１透明電極層４ａと第３透明電極層４ｃとの屈折率差が大きくなり、透明電極で光が反射しやすいため、他の比較例と同様に実施例と比較して短絡電流密度が低い光電変換素子が得られる。
【００５４】
明細書中、元素の一部は元素記号のみで表している。以上、本発明の実施形態を説明したが、本発明は上記実施形態そのままに限定解釈されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成することができる。例えば、変形例の様に異なる実施形態にわたる構成要素を適宜組み合わせても良い。 
【符号の説明】
【００５５】
１…基板、２…裏面電極、３…光吸収層、３ａ…ｐ型半導体層、３ｂ…ｎ型半導体層、４…透明電極、５…上部電極、６…反射防止膜、１００…光電変換素子 
【図１】
2017059656.tif 000004
【図２】
2017059656.tif 000005