(57)【要約】      （修正有）【課題】機能プログラマブル回路及びその操作方法を提供する。【解決手段】マイクロコントローラユニット１１０と、フィールドプログラマブルゲートアレイ１２０とを備える機能プログラマブル回路である。フィールドプログラマブルゲートアレイは、マイクロコントローラユニットに接続され、第１の期間Ｔ１において第１の機能ＦＵＮＣ＿１を実行し、且つ、マイクロコントローラユニットと連携させると共に、マイクロコントローラユニットで第２の機能をフィールドプログラマブルゲートアレイにプログラムされるように配置される。フィールドプログラマブルゲートアレイは、マイクロコントローラユニットから出力される機能切替パルスにＳｔｒｉ制御されることにより、第１の期間を終了すると共に、第１の機能から第２の機能に切り替えて、第２の期間Ｔ２において第２の機能ＦＵＮＣ＿２を実行し、且つ、マイクロコントローラユニットと連携させる。【選択図】図２
2017028678.tif 000002
【特許請求の範囲】
【請求項１】
機能プログラマブル回路であって、マイクロコントローラユニットと、フィールドプログラマブルゲートアレイと、
を備え、
前記フィールドプログラマブルゲートアレイは、前記マイクロコントローラユニットに接続され、第１の期間において第１の機能を実行して前記マイクロコントローラユニットと連携させると共に、前記マイクロコントローラユニットで第２の機能を前記フィールドプログラマブルゲートアレイにプログラムされるように配置され、
前記フィールドプログラマブルゲートアレイは、前記マイクロコントローラユニットから出力される機能切替パルスに制御されることにより、前記第１の期間を終了すると共に、前記第１の機能から前記第２の機能に切り替えて、第２の期間において第２の機能を実行して前記マイクロコントローラユニットと連携させることを特徴とする、機能プログラマブル回路。
【請求項２】
前記フィールドプログラマブルゲートアレイは、複数のメモリブロックを備え、
前記複数のメモリブロックの一つは、
第１の端子が列プログラミングラインに接続される第１のスイッチと、
下部電極が前記第１のスイッチの第２の端子に接続され、上部電極が第１の行線に接続される第１の抵抗変化型不揮発性記憶素子と、
上部電極が前記第１の抵抗変化型不揮発性記憶素子の前記下部電極に接続され、下部電極が第２の行線に接続される第２の抵抗変化型不揮発性記憶素子と、
データ入力端子が前記第１の抵抗変化型不揮発性記憶素子の前記下部電極及び前記第２の抵抗変化型不揮発性記憶素子の前記上部電極に接続されるラッチユニットと、
制御端子が前記ラッチユニットのデータ出力端子に接続され、第１の端子が前記フィールドプログラマブルゲートアレイの入力線に接続され、第２の端子が前記フィールドプログラマブルゲートアレイの出力線に接続される第２のスイッチと、を備えることを特徴とする、請求項１に記載の機能プログラマブル回路。
【請求項３】
前記第１の期間において、前記ラッチユニットは、前記第１の機能に対応する第１論理レベルを前記第２のスイッチの前記制御端子に持続的に出力すると共に、前記マイクロコントローラユニットは、前記第１の行線と、前記第２の行線と、前記列プログラミングラインと、前記第１のスイッチを介して前記第２の機能に対応する抵抗状態を前記第１の抵抗変化型不揮発性記憶素子又は前記第２の抵抗変化型不揮発性記憶素子にプログラムされることを特徴とする、請求項２に記載の機能プログラマブル回路。
【請求項４】
前記フィールドプログラマブルゲートアレイは、
第１の端子が前記第１の行線に接続され、第２の端子が第１の電圧を受信するように配置される第３のスイッチと、
第１の端子が前記第１の行線に接続され、第２の端子が読み出し電圧を受信するように配置される第４のスイッチと、
第１の端子が第２の電圧を受信するように配置され、第２の端子が前記第２の行線に接続される第５のスイッチと、をさらに備えることを特徴とする、請求項２に記載の機能プログラマブル回路。
【請求項５】
前記ラッチユニットのサンプリング期間において、前記第４のスイッチ及び前記第５のスイッチが導通され、前記第３のスイッチが遮断され、前記ラッチユニットは、前記第１の抵抗変化型不揮発性記憶素子及び前記第２の抵抗変化型不揮発性記憶素子の分割電圧をサンプルすることを特徴とする、請求項４に記載の機能プログラマブル回路。
【請求項６】
前記第１の期間のプログラム期間において、前記第１のスイッチと、前記第３のスイッチと、前記第５のスイッチとが導通され、前記第４のスイッチが遮断され、前記マイクロコントローラユニットは、前記第１の行線と、前記第２の行線と、前記列プログラミングラインとを介して前記第２の機能に対応する抵抗状態を前記第１の抵抗変化型不揮発性記憶素子又は前記第２の抵抗変化型不揮発性記憶素子にプログラムされることを特徴とする、請求項４に記載の機能プログラマブル回路。
【請求項７】
前記フィールドプログラマブルゲートアレイは、
入力端子が前記機能切替パルスを受信するように配置され、出力端子が前記第４のスイッチの制御端子に接続される第１の論理ゲートと、
入力端子が前記第１の論理ゲートの前記出力端子に接続され、出力端子が各前記複数のメモリブロックの前記ラッチユニットの前記ゲート端子に接続される第２論理ゲートと、をさらに備えることを特徴とする、請求項４に記載の機能プログラマブル回路。
【請求項８】
第１の期間において、フィールドプログラマブルゲートアレイで第１の機能を実行し、且つマイクロコントローラユニットと連携すると共に、前記マイクロコントローラユニットで第２の機能を前記フィールドプログラマブルゲートアレイにプログラムするステップと、
前記マイクロコントローラユニットで機能切替パルスを出力することにより、前記第１の期間を終了し、前記フィールドプログラマブルゲートアレイを前記第１の機能から前記第２の機能に切り替え、第２の期間において、前記第２の機能を実行し、且つ前記マイクロコントローラユニットと連携するステップと、
を備えることを特徴とする、機能プログラマブル回路の操作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プログラマブル回路に関し、特に機能プログラマブル回路及びその操作方法に関するものである。
【背景技術】
【０００２】
様々な素子が高度に集積化される機能を有するマイクロコントローラユニット（ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ  ｕｎｉｔ，ＭＣＵ）は、様々な周辺素子（例えば、演算機能回路、論理回路及び／又はメモリなど）と連携可能であるため、車用装置、手持ち式装置などの製品に広く使用されている。フィールドプログラマブルゲートアレイ（ｆｉｅｌｄ  ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙ，ＦＰＧＡ）は、設定可能（ｃｏｎｆｉｇｕｒａｂｌｅ）な機能を有する集積回路であり、その内の設定可能論理ブロック（ｃｏｎｆｉｇｕｒａｂｌｅ  ｌｏｇｉｃ  ｂｌｏｃｋ，ＣＬＢ）がプログラム可能である。本来の機能を有する従来のＦＰＧＡがマイクロコントローラユニットと連携する場合、プログラムプラットフォーム（或いはプログラム回路）は、新しい機能を従来のＦＰＧＡにプログラムされることができない。プログラムプラットフォーム（或いはプログラム回路）が新しい機能を従来のＦＰＧＡにプログラムされる過程において、従来のＦＰＧＡはいずれの機能（本来の機能と新しい機能を含み）もマイクロコントローラユニットに提供することができないので、新しい機能を従来のＦＰＧＡにプログラムされることは長い時間を要する。新しい機能を従来のＦＰＧＡに完全にプログラムされた後、従来のＦＰＧＡは初めて新しい機能でマイクロコントローラユニットと連携する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、異なる機能の切り替えの時間を短くするため、機能プログラマブル回路及びその操作方法を提供する。
【課題を解決するための手段】
【０００４】
本発明の機能プログラマブル回路は、マイクロコントローラユニットと、フィールドプログラマブルゲートアレイとを備える。フィールドプログラマブルゲートアレイは、マイクロコントローラユニットに接続され、第１の期間において第１の機能を実行し、且つマイクロコントローラユニットと連携させると共に、マイクロコントローラユニットで第２の機能をフィールドプログラマブルゲートアレイにプログラムされるように配置される。フィールドプログラマブルゲートアレイは、マイクロコントローラユニットから出力される機能切替パルスに制御されることにより、第１の期間を終了すると共に、第１の機能から第２の機能に切り替えて、第２の期間において第２の機能を実行し、且つマイクロコントローラユニットと連携させる。
【０００５】
本発明の一実施例において、上述したフィールドプログラマブルゲートアレイは複数のメモリブロックを備える。複数のメモリブロックは、第１のスイッチと、第１の抵抗変化型不揮発性記憶素子と、第２の抵抗変化型不揮発性記憶素子と、ラッチユニットと、第２のスイッチとをそれぞれ備える。第１のスイッチは、第１の端子が列プログラミングラインに接続される。第１の抵抗変化型不揮発性記憶素子は、下部電極が第１のスイッチの第２の端子に接続され、上部電極が第１の行線に接続される。第２の抵抗変化型不揮発性記憶素子は、上部電極が第１の抵抗変化型不揮発性記憶素子の下部電極に接続され、下部電極が第２の行線に接続される。ラッチユニットは、データ入力端子が第１の抵抗変化型不揮発性記憶素子の下部電極及び第２の抵抗変化型不揮発性記憶素子の上部電極に接続される。第２のスイッチは、制御端子がラッチユニットのデータ出力端子に接続され、第１の端子がフィールドプログラマブルゲートアレイの入力線に接続され、第２の端子がフィールドプログラマブルゲートアレイの出力線に接続される。
【０００６】
本発明の一実施例において、上述した第１の期間において、ラッチユニットは、第１の機能に対応する第１の論理レベルを第２のスイッチの制御端子に持続的に出力すると共に、マイクロコントローラユニットは、第１の行線と、第２の行線と、列プログラミングラインと、第１のスイッチを介して第２の機能に対応する抵抗状態を第１の抵抗変化型不揮発性記憶素子又は第２の抵抗変化型不揮発性記憶素子にプログラムされる。
【０００７】
本発明の一実施例において、上述したフィールドプログラマブルゲートアレイは、第３のスイッチと、第４のスイッチと、第５のスイッチとをさらに備える。第３のスイッチは、第１の端子が第１の行線に接続され、第２の端子が第１の電圧を受信するように配置される。第４のスイッチは、第１の端子が第１の行線に接続され、第２の端子が読み出し電圧を受信するように配置される。第５のスイッチは、第１の端子が第２の電圧を受信するように配置され、第２の端子が第２の行線に接続される。
【０００８】
本発明の一実施例において、上述したラッチユニットのサンプリング期間において、第４のスイッチ及び第５のスイッチが導通され、第３のスイッチが遮断され、ラッチユニットは、第１の抵抗変化型不揮発性記憶素子及び第２の抵抗変化型不揮発性記憶素子の分割電圧をサンプルする。
【０００９】
本発明の一実施例において、上述した第１の期間のプログラム期間において，第１のスイッチと、第３のスイッチと、第５のスイッチとが導通され、第４のスイッチが遮断され、マイクロコントローラユニットは、第１の行線と、第２の行線と、列プログラミングラインとを介して第２の機能に対応する抵抗状態を第１の抵抗変化型不揮発性記憶素子又は第２の抵抗変化型不揮発性記憶素子にプログラムされる。
【００１０】
本発明の一実施例において、上述したフィールドプログラマブルゲートアレイは、第１の論理ゲートと、第２の論理ゲートとをさらに備える。第１の論理ゲートは、入力端子が機能切替パルスを受信するように配置され、出力端子が第４のスイッチの制御端子に接続される。第２の論理ゲートは、入力端子が第１の論理ゲートの出力端子に接続され、出力端子が各メモリブロックのラッチユニットのゲート端子に接続される。
【００１１】
本発明に係る機能プログラマブル回路の操作方法は、第１の期間において、フィールドプログラマブルゲートアレイで第１の機能を実行し、且つマイクロコントローラユニットと連携すると共に、マイクロコントローラユニットで第２の機能をフィールドプログラマブルゲートアレイにプログラムするステップと、マイクロコントローラユニットで機能切替パルスを出力することにより、第１の期間を終了し、フィールドプログラマブルゲートアレイを第１の機能から第２の機能に切り替え、第２の期間において、第２の機能を実行し、且つマイクロコントローラユニットと連携するステップと備える。
【発明の効果】
【００１２】
以上によって、本発明の実施例では、フィールドプログラマブルゲートアレイはマイクロコントローラユニットと連携する。マイクロコントローラユニットは新しい機能（第２の機能）をフィールドプログラマブルゲートアレイにプログラムされると共に、フィールドプログラマブルゲートアレイは本来の機能（第１の機能）を実行し、且つマイクロコントローラユニットと連携することができる。よって、フィールドプログラマブルゲートアレイがマイクロコントローラユニットから送信された機能切替パルスを受信する場合、フィールドプログラマブルゲートアレイを第１の機能から第２の機能に即時に切り替えることが可能となるので、プログラミング又は切り替えの時間を節約することができる。
【００１３】
本発明の上記の特徴及び効果は、添付図面を参照して、実施例の以下の詳細な説明から明らかになる。
【発明を実施するための最良の形態】
【００１４】
図１を参照すると、図１は、本発明の一実施例に係る機能プログラマブル回路１００のブロック図である。本実施例において、機能プログラマブル回路１００は、マイクロコントローラユニット１１０と、フィールドプログラマブルゲートアレイ１２０とを備え、マイクロコントローラユニット１１０はフィールドプログラマブルゲートアレイ１２０に接続される。マイクロコントローラユニット１１０は多機能集積及び処理機能を有するマイクロプロセッサー、マイクロコントロール又は中央処理ユニット（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ，ＣＰＵ）などであり、フィールドプログラマブルゲートアレイはプログラマブル論理装置であるが、これらに制限されない。本実施例において、フィールドプログラマブルゲートアレイ１２０は配置・プログラム（ｐｒｏｇｒａｍ）された後、一つの機能（例えば、第１の機能ＦＵＮＣ＿１）を有する。フィールドプログラマブルゲートアレイ１２０は、第１の期間において第１の機能ＦＵＮＣ＿１を実行し、且つマイクロコントローラユニット１１０と連携することができる。
【００１５】
続いて、図１及び図２を参照し、図２は、本発明の一実施例に係る図１の機能プログラマブル回路１００の操作シーケンスの概略図である。図２では、横軸を時間軸とする。第１の期間Ｔ１において、フィールドプログラマブルゲートアレイ１２０は、第１の機能ＦＵＮＣ＿１を有し、且つマイクロコントローラユニット１１０はフィールドプログラマブルゲートアレイ１２０と連携するように作業Ａを実行する。例えば、マイクロコントローラユニット１１０は相互接続バス（ｉｎｔｅｒｃｏｎｎｅｃｔ  ｂｕｓ）Ｂｕｓ２を介してフィールドプログラマブルゲートアレイ１２０を制御することにより、フィールドプログラマブルゲートアレイ１２０で第１の機能ＦＵＮＣ＿１を実行することができるが、その限りではない。特筆すべきことは、マイクロコントローラユニット１１０は、作業Ａを実行すると共に、作業Ｂも実行することにより、プログラミング・バス（ｐｒｏｇｒａｍｍｉｎｇ  ｂｕｓ）Ｂｕｓ１を介して新しい機能（例えば、第２の機能ＦＵＮＣ＿２）をフィールドプログラマブルゲートアレイ１２０にプログラムする。即ち、第１の期間Ｔ１において、フィールドプログラマブルゲートアレイ１２０は、マイクロコントローラユニット１１０と連携するように第１の機能ＦＵＮＣ＿１を実行する他、マイクロコントローラユニット１１０で第２の機能ＦＵＮＣ＿２をフィールドプログラマブルゲートアレイ１２０にプログラムする。よって、第２の機能ＦＵＮＣ＿２のプログラム作成では、第１の機能ＦＵＮＣ＿１の実行への影響（中断）を防ぐことができる。
【００１６】
続いて、第２の機能ＦＵＮＣ＿２をフィールドプログラマブルゲートアレイ１２０に完全にプログラムされた後、マイクロコントローラユニット１１０は制御信号線ＳＬを介してフィールドプログラマブルゲートアレイ１２０に機能切替パルスＳｔｒｉを出力する。フィールドプログラマブルゲートアレイ１２０は、機能切替パルスＳｔｒｉを受信した後、第１の期間Ｔ１を終了し、第１の機能ＦＵＮＣ＿１から第２の機能ＦＵＮＣ＿２に切り替える。第１の期間Ｔ１の後の第２の期間Ｔ２において、マイクロコントローラユニット１１０は、マイクロコントローラユニット１１０と連携するように作業Ｃを実行する。例えば、マイクロコントローラユニット１１０は、作業Ｃを実行すると共に、相互接続バスＢｕｓ２を介してフィールドプログラマブルゲートアレイ１２０を制御することにより、第２の期間Ｔ２においてフィールドプログラマブルゲートアレイ１２０で第２の機能ＦＵＮＣ＿２を実行することができるが、これに制限されない。
【００１７】
即ち、フィールドプログラマブルゲートアレイ１２０は、マイクロコントローラユニット１１０から出力される機能切替パルスＳｔｒｉに制御される。フィールドプログラマブルゲートアレイ１２０は、機能切替パルスＳｔｒｉを受信して第１の期間Ｔ１を終了すると共に、第１の機能ＦＵＮＣ＿１から第２の機能ＦＵＮＣ＿２に切り替えて、第２の期間Ｔ２において第２の機能ＦＵＮＣ＿２を実行し、且つマイクロコントローラユニット１１０と連携する。本発明における機能切替パルスＳｔｒｉは、ユーザ端末がソフトウェアなどでマイクロコントローラユニット１１０を調整する又はマイクロコントローラユニット１１０を予め設定する信号であってもよいが、これらに制限されない。
【００１８】
具体的に言えば、本実施例では、マイクロコントローラユニット１１０でフィールドプログラマブルゲートアレイ１２０を制御する。第１の期間Ｔ１において、マイクロコントローラユニット１１０は、フィールドプログラマブルゲートアレイ１２０で第１の機能ＦＵＮＣ＿１を実行するように制御すると共に、第２の機能ＦＵＮＣ＿２をフィールドプログラマブルゲートアレイ１２０にプログラムすることができる。フィールドプログラマブルゲートアレイ１２０が実行する第１の機能ＦＵＮＣ＿１を中断することなく、マイクロコントローラユニット１１０は第２の機能ＦＵＮＣ＿２をフィールドプログラマブルゲートアレイ１２０にプログラムすることができる。フィールドプログラマブルゲートアレイ１２０が第１の機能ＦＵＮＣ＿１を実行する期間に第２の機能ＦＵＮＣ＿２がフィールドプログラマブルゲートアレイ１２０に予めプログラムされているため、フィールドプログラマブルゲートアレイ１２０は、マイクロコントローラユニット１１０でのプログラムの完了を待たずに、第１の機能ＦＵＮＣ＿１から第２の機能ＦＵＮＣ＿２に即時に切り替えることができる。
【００１９】
図３及び図４を参照し、図３は、本発明の別の実施例に係る図１のフィールドプログラマブルゲートアレイ１２０の操作の概略図である。図４は、本発明の別の実施例に係る図３のフィールドプログラマブルゲートアレイ１２０の操作シーケンスの概略図である。本実施例のフィールドプログラマブルゲートアレイ１２０におけるトランジスタ数は１０Ｋであれば、機能ＦＵＮＣ＿Ａ、機能ＦＵＮＣ＿Ｂ及び機能ＦＵＮＣ＿Ｃが必要なトランジスタ数は、それぞれ３Ｋ、５Ｋ及び１０Ｋである。
【００２０】
図４に示す第１の期間Ｔ１において、フィールドプログラマブルゲートアレイ１２０は機能ＦＵＮＣ＿Ａ及び機能ＦＵＮＣ＿Ｂを有し、且つマイクロコントローラユニット１１０はフィールドプログラマブルゲートアレイ１２０と連携するように作業Ｄを実行することができる。例えば、マイクロコントローラユニット１１０は、相互接続バスＢｕｓ２を介してフィールドプログラマブルゲートアレイ１２０を制御することにより、フィールドプログラマブルゲートアレイ１２０で機能ＦＵＮＣ＿Ａ及び機能ＦＵＮＣ＿Ｂを実行することができるが、これに制限されない。なお、第１の期間Ｔ１において、マイクロコントローラユニット１１０は、作業Ｄを実行すると共に、作業Ｅも実行することにより、プログラミング・バスＢｕｓ１を介して新しい機能（例えば、機能ＦＵＮＣ＿Ｃ）をフィールドプログラマブルゲートアレイ１２０にプログラムする。機能ＦＵＮＣ＿Ｃのプログラム作成では、機能ＦＵＮＣ＿Ａ及び機能ＦＵＮＣ＿Ｂの実行への影響（中断）を防ぐことができる。
【００２１】
続いて、フィールドプログラマブルゲートアレイ１２０が制御信号線ＳＬを介してマイクロコントローラユニット１１０からの機能切替パルスＳｔｒｉを受信する場合、第１の期間Ｔ１を終了し、且つ機能ＦＵＮＣ＿Ａ及び機能ＦＵＮＣ＿Ｂから機能ＦＵＮＣ＿Ｃに切り替える。第２の期間Ｔ２において、マイクロコントローラユニット１１０は、フィールドプログラマブルゲートアレイ１２０と連携するように作業Ｆを実行することができる。例えば、マイクロコントローラユニット１１０は、作業Ｆを実行する時に相互接続バスＢｕｓ２を介してフィールドプログラマブルゲートアレイ１２０を制御することにより、フィールドプログラマブルゲートアレイ１２０は第２の期間Ｔ２において機能ＦＵＮＣ＿Ｃを実行することができるが、これに制限されない。
【００２２】
上記説明から分かるように、機能ＦＵＮＣ＿Ａ、機能ＦＵＮＣ＿Ｂ及び機能ＦＵＮＣ＿Ｃは同時にフィールドプログラマブルゲートアレイ１２０に書き込まれることができない（機能ＦＵＮＣ＿Ａ、機能ＦＵＮＣ＿Ｂ及び機能ＦＵＮＣ＿Ｃの必要なトランジスタ数の合計がフィールドプログラマブルゲートアレイ１２０のトランジスタ数を超えるため）が、機能を切り替えることにより、トランジスタ数が限定されたフィールドプログラマブルゲートアレイ１２０てもより多くの機能を実現することができる。
【００２３】
さらに、図５を参照し、図５は本発明の一実施例に係る図１のフィールドプログラマブルゲートアレイ１２０の回路構造の概略図である。本実施例のフィールドプログラマブルゲートアレイ１２０は、複数のメモリブロック、例えば、図５に示したメモリブロック５０１Ａ、５０１Ｂ、５０１Ｃ及び５０１Ｄを備える。以下、メモリブロック５０１Ａを例として説明し、他のメモリブロックについては、メモリブロック５０１Ａに関する説明を参照することができる。メモリブロック５０１Ａは、第１のスイッチＱ１と、第１の抵抗変化型不揮発性記憶素子５１１と、第２の抵抗変化型不揮発性記憶素子５１２と、ラッチユニット５１３と、第２のスイッチＱ２とを備える。上述した第１のスイッチＱ１及び第２のスイッチＱ２は、金属酸化物半導体電界効果トランジスタ（ｍｅｔａｌ−ｏｘｉｄｅ  ｓｅｍｉ−ｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ，ＭＯＳＦＥＴ）、バイポーラ接合トランジスタ（ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｏｒ，  ＢＪＴ）又は他のスイッチ回路／素子であってもよい。例えば、本実施例の第１のスイッチＱ１及び第２のスイッチＱ２はＮ型金属酸化物半導体（ＮＭＯＳ）電界効果トランジスタである。ラッチユニット５１３は、ラッチ（ｌａｔｃｈ）、フリップフロップ（ｆｌｉｐ−ｆｌｏｐ）又は他のデータ保存可能な回路／素子であるが、これらに制限されない。
【００２４】
上述した第１の抵抗変化型不揮発性記憶素子５１１及び第２の抵抗変化型不揮発性記憶素子５１２は、様々な需要に応じて異なる実施形態を採用することができる。例えば、第１の抵抗変化型不揮発性記憶素子５１１は、上部電極（ｔｏｐ  ｅｌｅｃｔｒｏｄｅ）ＴＥと、可変抵抗器と、下部電極（ｂｏｔｔｌｅ  ｅｌｅｃｔｒｏｄｅ）ＢＥとを備え、可変抵抗器は、上部電極ＴＥと下部電極ＢＥとの間に配置される。下部電極ＢＥの材料は、イットリウムバリウム銅酸化物ＹＢａ２Ｃｕ３Ｏ７  （ＹＢＣＯ）膜、窒化チタン（ＴｉＮ）、又はマンガン、鉄、ニッケル、コバルト、チタニウム、銅、バナジウム、ケイ素からなる群より選択される酸化物、窒化物、酸窒化物又はそれらの組合せ（例えば、チタニウム（Ｔｉ）、二酸化ケイ素（ＳｉＯ２）、ケイ素（Ｓｉ）など）であってもよい。可変抵抗器の材料は、ペロブスカイト型酸化物の結晶質のプラセオジム・カルシウム・マンガン酸化物Ｐｒ１−ＸＣａＸＭｎＯ３（ＰＣＭＯ）膜、ＺｎＳｅ−Ｇｅの不均質構造、又はＴｉ、Ｎｂ、Ｈｆ、Ｚｒ、Ｔａ、Ｎｉ、Ｖ、Ｚｎ、Ｓｎ、Ｉｎ、Ｔｈ、Ａｌ等の金属の酸化物（例えば、酸化ハフニウム（ＨｆＯ２）膜）であってもよい。上部電極ＴＥの材料は、スパッタ法によって堆積されたＡｇ膜又は窒化チタン（ＴｉＮ）であってもよい。上部電極ＴＥ、可変抵抗器及び下部電極ＢＥの材料及び／又は製造条件の変更に伴い、第１の抵抗変化型不揮発性記憶素子５１１の抵抗値とクランプ電圧（ｃｌａｍｐ  ｖｏｌｔａｇｅ）も変更される。第１の抵抗変化型不揮発性記憶素子５１１の上部電極ＴＥと下部電極ＢＥとの間の電圧の向き及び強度の調整により、メモリブロック５０１Ａ〜５０１Ｄの不揮発性の論理値が調整されるように、第１の抵抗変化型不揮発性記憶素子５１１の抵抗状態が変更されることができる。第２の抵抗変化型不揮発性記憶素子５１２については、第１の抵抗変化型不揮発性記憶素子５１１に関する説明を参照することができる。
【００２５】
メモリブロック５０１Ａでは、第１のスイッチＱ１は、制御端子（例えば、ゲート）が第１の制御信号ＰＲ１を受信し、第１の端子（例えば、ソース）が列（ｃｏｌｕｍｎ）プログラミングライン５２０に接続され、第２の端子（例えば、ドレイン）が第１の抵抗変化型不揮発性記憶素子５１１の下部電極ＢＥに接続される。第１の抵抗変化型不揮発性記憶素子５１１は、上部電極ＴＥが第１の行（ｒｏｗ）線５３１に接続され、下部電極ＢＥが第２の抵抗変化型不揮発性記憶素子５１２の上部電極ＴＥに接続される。第２の抵抗変化型不揮発性記憶素子５１２の下部電極ＢＥが第２の行線５３２に接続される。ラッチユニット５１３のデータ入力端子Ｄが第１の抵抗変化型不揮発性記憶素子５１１の下部電極ＢＥ及び第２の抵抗変化型不揮発性記憶素子５１２の上部電極ＴＥに接続される。第２のスイッチＱ２は、制御端子（例えば、ゲート）がラッチユニット５１３のデータ出力端子Ｑに接続され、第１の端子（例えば、ドレイン）がフィールドプログラマブルゲートアレイ１２０の入力線５４１に接続され、第２の端子（例えば、ソース）がフィールドプログラマブルゲートアレイ１２０の出力線５４２に接続される。
【００２６】
フィールドプログラマブルゲートアレイ１２０は、第３のスイッチＱ３と、第４のスイッチＱ４と、第５のスイッチＱ５と、第１の論理ゲートＬＧ１と、第２の論理ゲートＬＧ２とをさらに備える。上述した第３のスイッチＱ３、第４のスイッチＱ４及び第５のスイッチＱ５は、金属酸化物半導体電界効果トランジスタ、バイポーラ接合トランジスタ、又は他のスイッチ回路／素子であってもよい。例えば、第３のスイッチＱ３及び第５のスイッチＱ５はＮＭＯＳトランジスタであり、第４のスイッチＱ４はＰＭＯＳトランジスタであるが、これらに制限されない。第３のスイッチＱ３は、制御端子（例えば、ゲート）が第１の制御信号ＰＲ１を受信し、第１の端子（例えば、ソース）が第１の行線５３１に接続され、第２の端子（例えば、ドレイン）が第１の電圧Ｖ１を受信するように配置される。第４のスイッチＱ４は、第１の端子（例えば、ドレイン）が第１の行線５３１に接続され、第２の端子（例えば、ソース）が読み出し電圧Ｖｒを受信するように配置される。第５のスイッチＱ５は、制御端子（例えば、ゲート）が第２の制御信号ＰＲ２を受信し、第１の端子（例えば、ソース）が第２の電圧Ｖ２を受信するように配置され、第２の端子（例えば、ドレイン）が第２の行線５３２に接続される。第１の論理ゲートＬＧ１は、入力端子が機能切替パルスＳｔｒｉを受信するように制御信号線ＳＬに接続され、出力端子が第４のスイッチＱ４の制御端子（例えば、ゲート）に接続される。第２の論理ゲートＬＧ２は、入力端子が第１の論理ゲートの出力端子に接続され、出力端子が各メモリブロック５０１Ａ〜５０１Ｄのラッチユニット５１３のゲート端子Ｅに接続される。
【００２７】
フィールドプログラマブルゲートアレイ１２０の第１の期間Ｔ１において、制御信号線ＳＬの論理レベルは低レベルであることで、ラッチユニット５１３は本来の機能（例えば、第１の機能）に対応する第１の論理レベルを第２のスイッチＱ２の制御端子に持続的に出力する。即ち、制御信号線ＳＬの論理レベルが低レベルである期間に、ラッチユニット５１３の出力端子Ｑの出力信号とラッチユニット５１３のデータ入力端子Ｄの入力信号との関連はない。同時、マイクロコントローラユニット１１０は、第１のスイッチＱ１、第３のスイッチＱ３及び第５のスイッチＱ５が導通（ｔｕｒｎ  ｏｎ）され、第１の行線５３１、第２の行線５３２及び列プログラミングライン５２０を介して新しい機能（例えば、第２の機能）に対応する抵抗状態を第１の抵抗変化型不揮発性記憶素子５１１及び／又は第２の抵抗変化型不揮発性記憶素子５１２にプログラムされる。
【００２８】
例えば、第１の電圧Ｖ１を高レベル電圧ＨＶ（例えば、第１の抵抗変化型不揮発性記憶素子５１１のクランプ電圧より高いが、前記クランプ電圧の２倍より低い電圧）とし、第２の電圧Ｖ２を低レベル電圧ＬＶ（例えば、対地電圧或いは０ボルト）とする場合、第１の期間Ｔ１において、第１の電圧Ｖ１は第３のスイッチＱ３及び第１の行線５３１を介して第１の抵抗変化型不揮発性記憶素子５３１の上部電極ＴＥに印加され、且つ第２の電圧Ｖ２は第５のスイッチＱ５及び第２の行線５３２を介して第２の抵抗変化型不揮発性記憶素子５１２の下部電極ＢＥに印加される。その時、低レベル電圧（例えば、対地電圧或いは０ボルト）が列プログラミングライン５２０及び第１のスイッチＱ１を介して第１の抵抗変化型不揮発性記憶素子５１１の下部電極ＢＥに印加される場合、第１の抵抗変化型不揮発性記憶素子５１１は、「セット（ｓｅｔ）」の操作が発生することにより、第１の抵抗変化型不揮発性記憶素子５１１の抵抗状態を低抵抗状態とする。前記低抵抗状態の抵抗値は、数百オームより高い値（例えば、数ＫΩ）である。第２の抵抗変化型不揮発性記憶素子５１２の上部電極ＴＥと下部電極ＢＥとの間の電圧差はそのクランプ電圧より低いため、第２の抵抗変化型不揮発性記憶素子５１２の抵抗状態が高抵抗状態に維持される。前記高抵抗状態の抵抗値は、低抵抗状態の抵抗値の数十倍より高い値（例えば、１０Ｋ〜１００ＭΩ）である。
【００２９】
逆に言うと、高レベル電圧ＨＶが列プログラミングライン５２０及び第１のスイッチＱ１を介して第２の抵抗変化型不揮発性記憶素子５１２の上部電極ＴＥに印加され、且つ低レベル電圧ＬＶである第２の電圧Ｖ２が第５のスイッチＱ５及び第２の行線５３２を介して第２の抵抗変化型不揮発性記憶素子５１２の下部電極ＢＥに印加される場合。第２の抵抗変化型不揮発性記憶素子５１２は、「セット」の操作が発生することにより、第２の抵抗変化型不揮発性記憶素子５１２の抵抗状態を低抵抗状態とする。第１の抵抗変化型不揮発性記憶素子５１１の上部電極ＴＥと下部電極ＢＥとの間の電圧差は高レベル電圧ＨＶであるため、第１の抵抗変化型不揮発性記憶素子５１１の抵抗状態が高抵抗状態に維持される。
【００３０】
第１の抵抗変化型不揮発性記憶素子５１１の抵抗状態を低抵抗状態から高抵抗状態にリセット（ｒｅｓｅｔ）する場合、第１の電圧Ｖ１を低レベル電圧ＬＶとし、且つ第２の電圧Ｖ２を消去電圧ＥＶ（例えば、第１の抵抗変化型不揮発性記憶素子５１１のクランプ電圧より高いが、そのクランプ電圧の２倍より低い電圧）とすることができる。第２の電圧Ｖ２は第５のスイッチＱ５及び第２の行線５３２を介して第２の抵抗変化型不揮発性記憶素子５１２の下部電極ＢＥに印加され、第１の電圧Ｖ１は第３のスイッチＱ３及び第１の行線５３１を介して第１の抵抗変化型不揮発性記憶素子５１１の上部電極ＴＥに印加される。消去電圧ＥＶが列プログラミングライン５２０及び第１のスイッチＱ１を介して第１の抵抗変化型不揮発性記憶素子５１１の下部電極ＢＥに印加される場合、第１の抵抗変化型不揮発性記憶素子５１１は、「リセット」の操作が発生することにより、第１の抵抗変化型不揮発性記憶素子５１１の抵抗状態を低抵抗状態から高抵抗状態とする。第２の抵抗変化型不揮発性記憶素子５１２の上部電極ＴＥ及び下部電極ＢＥの電圧は、いずれも消去電圧ＥＶであるため、第２の抵抗変化型不揮発性記憶素子５１２の抵抗状態が変更されない。
【００３１】
以上により、第２の抵抗変化型不揮発性記憶素子５１２の抵抗状態を低抵抗状態から高抵抗状態にリセットする場合、低レベル電圧ＬＶは列プログラミングライン５２０及び第１のスイッチＱ１を介して第２の抵抗変化型不揮発性記憶素子５１２の上部電極ＴＥに印加されることができる。第２の抵抗変化型不揮発性記憶素子５１２の上部電極ＴＥと下部電極ＢＥの電圧は、それぞれ低レベル電圧ＬＶと消去電圧ＥＶであるため、第２の抵抗変化型不揮発性記憶素子５１２の抵抗状態を低抵抗状態から高抵抗状態とする。第１の抵抗変化型不揮発性記憶素子５１１の上部電極ＴＥと下部電極ＢＥの電圧は、いずれも低レベル電圧ＬＶであるため、第１の抵抗変化型不揮発性記憶素子５１１の抵抗状態が変更されない。
【００３２】
上記説明したとおり、フィールドプログラマブルゲートアレイ１２０の第１の期間Ｔ１中のプログラム期間において、第１のスイッチＱ１、第３のスイッチＱ３及び第５のスイッチＱ５が導通され、第４のスイッチＱ４が遮断され、マイクロコントローラユニット１１０は第１の行線５３１、第２の行線５３２及び列プログラミングライン５２０を介して新しい機能（例えば、第２の機能）に対応する抵抗状態を第１の抵抗変化型不揮発性記憶素子５１１又は第２の抵抗変化型不揮発性記憶素子５１２にプログラムされる。プログラム期間において、ラッチユニット５１３の出力端子Ｑの出力信号とラッチユニット５１３のデータ入力端子Ｄの入力信号との関連はないため、ラッチユニット５１３は本来の機能（例えば、第１の機能）に対応する第１の論理レベルを第２のスイッチＱ２の制御端子に持続的に出力することができる。新しい機能（例えば、第２の機能）のプログラム作成では、本来の機能（例えば、第１の機能）の実行への影響（中断）を防ぐことができる。
【００３３】
フィールドプログラマブルゲートアレイ１２０におけるラッチユニット５１３のサンプリング期間、即ち、制御信号線ＳＬが機能切替パルスＳｔｒｉを受信した場合、第４のスイッチＱ４及び第５のスイッチＱ５が導通され、第１のスイッチＱ１及び第３のスイッチＱ３が遮断される。このサンプリング期間において、ラッチユニット５１３は、ゲート端子Ｅからの信号に基づいてデータ入力端子Ｄの入力信号、即ち、第１の抵抗変化型不揮発性記憶素子５１１及び第２の抵抗変化型不揮発性記憶素子５１２の分割電圧をサンプルする。例えば、このサンプリング期間において、第１の電圧Ｖ１及び読み出し電圧Ｖｒをいずれもシステム電圧（例えば、第１の抵抗変化型不揮発性記憶素子のクランプ電圧より低い電圧）とし、且つ第２の電圧Ｖ２及び列プログラミングライン５２０の電圧をいずれも低レベル電圧ＬＶ（例えば、対地電圧或いは０ボルト）とするが、これに制限されない。第１の抵抗変化型不揮発性記憶素子５１１の抵抗状態が高抵抗状態であり、第２の抵抗変化型不揮発性記憶素子５１２が低抵抗状態である場合、ラッチユニット５１３がサンプリング期間においてデータ入力端子Ｄを介してサンプルされた論理値は０である。第１の抵抗変化型不揮発性記憶素子５１１の抵抗状態が低抵抗状態であり、第２の抵抗変化型不揮発性記憶素子５１２が高抵抗状態である場合、ラッチユニット５１３がサンプリング期間においてデータ入力端子Ｄを介してサンプルされた論理値は１である。よって、フィールドプログラマブルゲートアレイ１２０が機能切替パルスＳｔｒｉを受信した後、第１の期間Ｔ１を終了し、且つ本来の機能（例えば、第１の機能）から新しい機能（例えば、第２の機能）に即時に切り替えることができるため、待ち時間が不要となる。
【００３４】
特筆すべきことは、機能プログラマブル回路１００は、非サンプリング期間（保持期間）においてラッチユニット５１３の入力端子Ｄが遮断されることにより、ラッチユニット５１３の出力端子Ｑはラッチユニット５１３のサンプリング結果を持続的に出力する。よって、非サンプリング期間及び非プログラム期間において、すべてのメモリブロック５０１Ａ〜５０１Ｄのすべての抵抗変化型不揮発性記憶素子の上部電極ＴＥ及び下部電極ＢＥは電源供給が不要であることで、分割電圧の回路にリーク電流を減少させ、且つ消費電力を効果的に削減することができる。
【００３５】
図６を参照し、図６は本発明の一実施例に係る機能プログラマブル回路の操作方法である。ステップＳ６１０は、第１の期間においてフィールドプログラマブルゲートアレイで第１の機能を実行し、且つマイクロコントローラユニットと連携すると共に、マイクロコントローラユニットで第２の機能をフィールドプログラマブルゲートアレイにプログラムする。ステップＳ６２０は、マイクロコントローラユニットで機能切替パルスを出力することにより、第１の期間を終了し、フィールドプログラマブルゲートアレイを第１の機能から前記第２の機能に切り替え、第２の期間において、第２の機能を実行し、且つマイクロコントローラユニットと連携する。本実施例の操作方法については、上述した実施例の内容を参照することができるため、その説明を省略する。
【００３６】
上記説明したとおり、本発明に係る実施例におけるフィールドプログラマブルゲートアレイ１２０はマイクロコントローラユニット１１０に制御される。第１の期間Ｔ１において、マイクロコントローラユニット１１０は、フィールドプログラマブルゲートアレイ１２０で第１の機能を実行するように制御する他、第２の機能をフィールドプログラマブルゲートアレイ１２０にプログラムされる。よって、フィールドプログラマブルゲートアレイ１２０がマイクロコントローラユニット１１０からの機能切替パルスＳｔｒｉを受信した場合、フィールドプログラマブルゲートアレイ１２０は、第１の機能から第２の機能に即時に切り替えて、第１の期間を終了することで、追加のプログラム作成の時間が不要となる。なお、本発明に係る実施例におけるフィールドプログラマブルゲートアレイ１２０のラッチユニット５１３は、第１の抵抗変化型不揮発性記憶素子５１１及び第２の抵抗変化型不揮発性記憶素子５１２のリーク電流を減少させることで、フィールドプログラマブルゲートアレイ１２０の消費電力を改善することができる。
【００３７】
本発明は、上述した実施例について説明したが、これらに限定されるものではない。当業者は、本発明の範囲及び趣旨を逸脱することなく様々な変更及び修正が可能である。よって、本発明の範囲内にある変更及び修正は、特許請求の範囲で扱うものとする。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施例に係る機能プログラマブル回路のブロック図である。
【図２】本発明の一実施例に係る図１の機能プログラマブル回路の操作シーケンスの概略図である。
【図３】本発明の別の実施例に係る図１のフィールドプログラマブルゲートアレイの操作の概略図である。
【図４】本発明の別の実施例に係る図３の機能プログラマブル回路の操作シーケンスの概略図である。
【図５】本発明の一実施例に係る図１のフィールドプログラマブルゲートアレイの回路構造の概略図である。
【図６】本発明の一実施例に係る機能プログラマブル回路の操作方法である。
【符号の説明】
【００３９】
１００：機能プログラマブル回路
１１０：マイクロコントローラユニット
１２０：フィールドプログラマブルゲートアレイ
５０１Ａ、５０１Ｂ、５０１Ｃ、５０１Ｄ：メモリブロック
５１１：第１の抵抗変化型不揮発性記憶素子
５１２：第２の抵抗変化型不揮発性記憶素子
５１３：ラッチユニット
５２０：列プログラミングライン
５３１：第１の行線
５３２：第２の行線
５４１：入力線
５４２：出力線
Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ：作業
Ｂｕｓ１：プログラミング・バス
Ｂｕｓ２：相互接続バス
ＦＵＮＣ＿１：第１の機能
ＦＵＮＣ＿２：第２の機能
ＦＵＮＣ＿Ａ、ＦＵＮＣ＿Ｂ、ＦＵＮＣ＿Ｃ：機能
ＬＧ１：第１の論理ゲート
ＬＧ２：第２の論理ゲート
ＰＲ１：第１の制御信号
ＰＲ２：第２の制御信号
Ｑ１：第１のスイッチ
Ｑ２：第２のスイッチ
Ｑ３：第３のスイッチ
Ｑ４：第４のスイッチ
Ｑ５：第５のスイッチ
Ｓ６１０、Ｓ６２０：ステップ
ＳＬ：制御信号線
Ｓｔｒｉ：機能切替パルス
Ｔ１：第１の期間
Ｔ２：第２の期間
Ｖ１：第１の電圧
Ｖ２：第２の電圧
Ｖｒ：読み出し電圧
【図１】
2017028678.tif 000003
【図２】
2017028678.tif 000004
【図３】
2017028678.tif 000005
【図４】
2017028678.tif 000006
【図５】
2017028678.tif 000007
【図６】
2017028678.tif 000008