(57)【要約】【課題】アライメント精度良く半導体層と保護層を形成し、かつ簡便なプロセスでトランジスタの素子分離を行うことのできる薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置を提供する。【解決手段】薄膜トランジスタは、基板と、ゲート電極と、ゲート絶縁体層と、ソース電極及びドレイン電極と、平面視において、ソース電極及びドレイン電極の間のチャネル部形成予定部を挟み込むようにストライプ状に形成された１対の隔壁層と、１対の隔壁層の間に形成された半導体層と、チャネル部形成予定部に形成された半導体層からなるチャネル部を覆うようにストライプ状に形成された保護層とを有し、半導体層の両端は、保護層の幅方向における両端と一致し、保護層のストライプ形状の形成方向は、平面視において、チャネル部を流れる電流の方向と直交する方向である。【選択図】図３
2017059702.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されたゲート電極と、
前記基板と前記ゲート電極との上に形成されたゲート絶縁体層と、
前記ゲート絶縁体層上に形成されたソース電極及びドレイン電極と、
前記ゲート絶縁体層、前記ソース電極及び前記ドレイン電極の上に、平面視において、前記ソース電極及びドレイン電極の間のチャネル部形成予定部を挟み込むようにストライプ状に形成された１対の隔壁層と、
平面視において、前記１対の隔壁層の間に形成された半導体層と、
前記チャネル部形成予定部に形成された前記半導体層からなるチャネル部を覆うようにストライプ状に形成された保護層とを有し、
前記半導体層の、前記チャネル部を流れる電流の方向における両端は、平面視において、前記保護層の幅方向における両端と一致し、
前記保護層のストライプ形状の延伸方向は、平面視において、前記チャネル部を流れる電流の方向と直交する方向である、薄膜トランジスタ。
【請求項２】
前記半導体層が有機物を含む材料からなる、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記半導体層が金属酸化物を含む材料からなる、請求項１または２に記載の薄膜トランジスタ。
【請求項４】
前記保護層が有機物を含む材料からなる、請求項１乃至３のいずれかに記載の薄膜トランジスタ。
【請求項５】
前記保護層が無機化合物を含む材料からなる、請求項１乃至３のいずれかに記載の薄膜トランジスタ。
【請求項６】
前記保護層が有機物と無機化合物との混合物を含む材料からなる、請求項１乃至５のいずれかに記載の薄膜トランジスタ。
【請求項７】
前記隔壁層が前記ソース電極に接続されたソース配線と、平面視において、垂直に交差して形成されている、請求項１乃至６のいずれかに記載の薄膜トランジスタ。
【請求項８】
前記隔壁層が撥インク性を有する、請求項１乃至７のいずれかに記載の薄膜トランジスタ。
【請求項９】
前記隔壁層の厚さが５０ｎｍ以上１μｍ以下である、請求項１乃至８のいずれかに記載の薄膜トランジスタ。
【請求項１０】
複数の薄膜トランジスタが形成された薄膜トランジスタアレイの製造方法であって、
基板上に複数のゲート電極を形成する工程と、
前記基板と前記ゲート電極との上にゲート絶縁体層を形成する工程と、
前記ゲート絶縁体層上に複数のソース電極とドレイン電極とを形成する工程と、
前記ゲート絶縁体層と前記ソース電極及び前記ドレイン電極との上に、平面視において、前記ソース電極及びドレイン電極の間の複数のチャネル部形成予定部をそれぞれ挟み込むようにストライプ形状をした１対の隔壁層を複数形成する工程と、
前記ゲート絶縁体層と、前記ソース電極及び前記ドレイン電極との上、平面視において、前記１対の隔壁層の間に半導体層を形成する工程と、
複数の前記隔壁層と、複数の前記半導体層との上に複数の保護層をストライプ状に形成する工程と、
前記半導体層の前記保護層で被覆されていない箇所を除去する工程と、を有し、
前記半導体層を形成する工程では、前記半導体層を、平面視において、前記チャネル部形成予定部に形成された前記半導体層からなるチャネル部を流れる電流の方向と平行方向に延伸するストライプ状に形成し、
前記保護層を形成する工程では、前記保護層を複数の前記チャネル部にわたって前記ゲート電極の上方に、平面視において、前記チャネル部を流れる電流の方向と直交する方向に延伸するストライプ状に形成する、薄膜トランジスタアレイの製造方法。
【請求項１１】
前記半導体層が塗布法にて形成される、請求項１０に記載の薄膜トランジスタアレイの製造方法。
【請求項１２】
前記保護層が塗布法にて形成される、請求項１０または１１に記載の薄膜トランジスタアレイの製造方法。
【請求項１３】
前記半導体層の除去方法が、前記半導体層を有機系溶剤、無機系溶剤、又はこれらの混合溶液で洗い流す方法である、請求項１０乃至１２のいずれかに記載の薄膜トランジスタアレイの製造方法。
【請求項１４】
前記半導体層の除去方法が、前記半導体層を有機系溶剤、無機系溶剤、又はこれらの混合溶液の蒸気にさらすことで除去する方法である、請求項１０乃至１３のいずれかに記載の薄膜トランジスタアレイの製造方法。
【請求項１５】
前記塗布法は、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかである、請求項１０乃至１４のいずれかに記載の薄膜トランジスタアレイの製造方法。
【請求項１６】
請求項１乃至９のいずれかに記載の薄膜トランジスタと、
前記ソース電極と前記ドレイン電極との上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された、前記ドレイン電極に電気的に接続された画素電極と、
前記画素電極上に形成された共通電極を含む表示媒体とを有する画像表示装置。
【請求項１７】
前記表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置のいずれかである、請求項１６に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置に関する。
【背景技術】
【０００２】
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。
【０００３】
そのような情報端末に使用する電子部材の中でも、現在薄膜トランジスタに使用されている半導体材料の主流はシリコン系であり、製造方法としてはフォトリソグラフィを用いたものが一般的である。
【０００４】
図４に、従来技術に係る薄膜トランジスタアレイ３００の部分断面図を示す。図５に、薄膜トランジスタアレイ３００の部分平面図を示す。図４は図５のＢ−Ｂ’線に沿った断面図である。薄膜トランジスタアレイ３００は、基板１と、基板１上に形成されたゲート電極２及びキャパシタ電極３と、基板１、ゲート電極２及びキャパシタ電極３の上に形成されたゲート絶縁体層４と、ゲート絶縁体層４上に形成されたソース電極５及びドレイン電極６と、ゲート絶縁体層４と、平面視において、ソース電極５及びドレイン電極６の間のチャネル部形成予定部を覆うようにストライプ状に形成された半導体層７と、半導体層７を覆うようにストライプ状に形成された保護層８とを有する。
【０００５】
一方で、印刷技術を用いて電子部材を製造するプリンタブルエレクトロニクスが注目されている。印刷技術を用いることで、フォトリソグラフィよりも装置や製造コストが下がり、また真空や高温を必要としないことからプラスチック基板が利用できるなどのメリットが挙げられる。
【０００６】
またその応用分野は広く、薄型、軽量のフレキシブルディスプレイに限らず、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグやセンサーなどへの応用も見込まれている。このように、ユビキタス社会に向けてプリンタブルエレクトロニクスの研究は必要不可欠である。
【０００７】
プリンタブルエレクトロニクスを用いてトランジスタを形成するにあたり、溶液から半導体層を形成する方法としては、スピンコート法やディップ法、インクジェット法などの方法が挙げられる。このうち、スピンコート法やディップ法で製造されたトランジスタを複数配置したトランジスタアレイにおいては、トランジスタ素子間やトランジスタと画素電極との間の半導体層中を電流が流れやすいため、オフ状態での電流（リーク電流）値が大きくなり、オンオフ比が低下してしまう問題がある。
【０００８】
このため、例えば特許文献１においてはインクジェット法を用いて所望の場所に半導体層を形成することにより、トランジスタ素子分離を実現している。また、例えば特許文献２においてはソース電極、ドレイン電極の間のチャネル部に半導体溶液を注入することによってトランジスタ素子分離を実現している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−２１００８６号公報
【特許文献２】特開２００４−８００２６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１、２の方法において印刷法で半導体層を形成する場合、素子特性の向上、安定化には素子分離を図る必要がある為に位置精度の良い印刷方法が求められる。また、半導体層の線幅と膜厚を厳密に制御することで更なる素子特性の向上が期待される。
【００１１】
本発明は、上述の課題を鑑みてなされたものであり、位置精度の向上と、半導体層の線幅と膜厚を制御することで素子分離を行うことができる薄膜トランジスタアレイの製造方法及び高性能、高安定の薄膜トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するための本発明の一局面は、基板と、基板上に形成されたゲート電極と、基板と前記ゲート電極との上に形成されたゲート絶縁体層と、ゲート絶縁体層上に形成されたソース電極及びドレイン電極と、ゲート絶縁体層と、ソース電極及びドレイン電極との上に、平面視において、ソース電極及びドレイン電極の間のチャネル部形成予定部を挟み込むようにストライプ状に形成された１対の隔壁層と、平面視において、１対の隔壁層の間に形成された半導体層と、チャネル部形成予定部に形成された半導体層からなるチャネル部を覆うようにストライプ状に形成された保護層とを有し、半導体層の、チャネル部を流れる電流の方向における両端は、平面視において、保護層の幅方向における両端と一致し、保護層のストライプ形状の形成方向は、平面視において、チャネル部を流れる電流の方向と直交する方向である薄膜トランジスタである。
【００１３】
また、半導体層が有機物を含む材料からなってもよい。
【００１４】
また、半導体層が金属酸化物を含む材料からなってもよい。
【００１５】
また、保護層が有機物を含む材料からなってもよい。
【００１６】
また、保護層が無機化合物を含む材料からなってもよい。
【００１７】
また、保護層が有機物と無機化合物との混合物を含む材料からなってもよい。
【００１８】
また、隔壁層がソース電極に接続されたソース配線と、平面視において、垂直に交差して形成されてもよい。
【００１９】
また、隔壁層が撥インク性を有してもよい。
【００２０】
また、隔壁層の厚さが５０ｎｍ以上１μｍ以下であってもよい。
【００２１】
また、本発明の他の局面は、複数の薄膜トランジスタが形成された薄膜トランジスタアレイの製造方法であって、基板上に複数のゲート電極を形成する工程と、基板とゲート電極との上にゲート絶縁体層を形成する工程と、ゲート絶縁体層上に複数のソース電極とドレイン電極とを形成する工程と、ゲート絶縁体層と前記ソース電極及び前記ドレイン電極上との上に、平面視において、ソース電極及びドレイン電極の間の複数のチャネル部形成予定部を挟み込むようにストライプ形状をした１対の隔壁層を複数形成する工程と、ゲート絶縁体層と、ソース電極及びドレイン電極との上であって、平面視において、１対の隔壁層の間に半導体層を形成する工程と、複数の隔壁層と、複数の半導体層との上に複数の保護層をストライプ状に形成する工程と、半導体層の保護層で被覆されていない箇所を除去する工程と、を有し、半導体層を形成する工程では、半導体層を、平面視において、チャネル部形成予定部に形成された半導体層からなるチャネル部を流れる電流の方向と平行方向に延伸するストライプ状に形成し、保護層を形成する工程では、保護層を複数のチャネル部にわたって前記ゲート電極の上方に、平面視において、チャネル部を流れる電流の方向と直交する方向に延伸するストライプ状に形成する、薄膜トランジスタの製造方法である。
【００２２】
また、半導体層が塗布法にて形成されてもよい。
【００２３】
また、保護層が塗布法にて形成されてもよい。
【００２４】
また、半導体層の除去方法が、半導体層を有機系溶剤、無機系溶剤、又はこれらの混合溶液で洗い流す方法であってもよい。
【００２５】
また、半導体層の除去方法が、半導体層を有機系溶剤、無機系溶剤、又はこれらの混合溶液の蒸気にさらすことで除去する方法であってもよい。
【００２６】
また、塗布法は、凸版印刷、凹版印刷、平版印刷、転写印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかであってもよい。
【００２７】
また、本発明の他の局面は、ソース電極と前記ドレイン電極との上に形成された層間絶縁膜と、層間絶縁膜上に形成された前記ドレイン電極に電気的に接続された画素電極と、画素電極上に形成された共通電極を含む表示媒体と、を有する画像表示装置である。
【００２８】
また、表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置のいずれかであってもよい。
【発明の効果】
【００２９】
本発明によれば、チャネル部が露呈したバンクを持つ隔壁層を形成することで半導体層の線幅と膜厚を厳密に規定し、塗布法にて半導体層をチャネル部を流れる電流と垂直方向にストライプ形状に形成後、塗布法にて半導体層と直交する方向に保護層をストライプ形状に形成し、保護層で被覆されていない箇所の半導体層を除去することで、アライメント精度良く半導体層と保護層とを形成し、かつ簡便な方法でトランジスタ素子の分離が可能である。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態に係る薄膜トランジスタアレイの部分断面図
【図２】本発明の一実施形態に係る薄膜トランジスタアレイの製造途中の部分平面図
【図３】本発明の一実施形態に係る薄膜トランジスタアレイの部分平面図
【図４】従来技術に係る薄膜トランジスタアレイの部分断面図
【図５】従来技術に係る薄膜トランジスタアレイの部分平面図
【発明を実施するための形態】
【００３１】
以下、本発明の実施の形態を、図面を参照しつつ説明する。なお、各実施の形態において、同一または対応する構成要素には同一符号を付け、重複する説明は省略する。
【００３２】
なお、以下の実施形態は例示であって本発明は特にこれに限定されない。
【００３３】
図１に、本発明の一実施形態に係る薄膜トランジスタアレイ１００の部分断面図を示す。図２に、薄膜トランジスタアレイ１００の製造途中の部分平面図を示す。図３に、薄膜トランジスタアレイ１００の部分平面図を示す。図１は、図３のＡ−Ａ’線に沿った断面図である。。
【００３４】
図１、３に示すように、薄膜トランジスタアレイ１００は複数の薄膜トランジスタ２００を含む。薄膜トランジスタ２００は、基板１と、基板１上に形成されたゲート電極２と、基板１とゲート電極２との上に形成されたゲート絶縁体層４と、ゲート絶縁体層４上に形成されたソース電極５及びドレイン電極６と、ゲート絶縁体層４、ソース電極５及びドレイン電極６の上に、平面視において、ソース電極５及びドレイン電極６の間のチャネル部を挟み込むようにストライプ状に形成された１対の隔壁層９と、平面視において、１対の隔壁層９の間に形成された半導体層７と、そのチャネル部を覆うようにストライプ状に形成された保護層８とを有する。半導体層７の、チャネル部を流れる電流の方向（図１、３の紙面左右方向）における両端は、平面視において、保護層８の幅方向における両端と一致し、保護層８のストライプ形状の延伸方向は、平面視において、チャネル部を流れる電流の方向と直交する。
【００３５】
図３に示すように、隔壁層９は、ソース配線５’と、平面視において、直交して形成されている。
【００３６】
薄膜トランジスタアレイ１００の製造方法は、基板１上に複数のゲート電極２、キャパシタ電極３を形成する工程と、基板１とゲート電極２との上にゲート絶縁体層４を形成する工程と、ゲート絶縁体層４上に複数のソース電極５とドレイン電極６とを形成する工程と、ゲート絶縁体層４とソース電極５及びドレイン電極６との上に、平面視において、ソース電極５及びドレイン電極６の間の各チャネル部形成予定部をそれぞれ挟み込むようにストライプ形状をした１対の隔壁層９を複数形成する工程と、ゲート絶縁体層４と、ソース電極５及びドレイン電極６との上の、平面視において１対の隔壁層９の間の領域に半導体層７を形成する工程と、複数の隔壁層９および複数の半導体層７の上に複数の保護層８をストライプ状に形成する工程と、半導体層７の保護層８で被覆されていない箇所１０を除去する工程（図２から図３）とを有する。図２に示すように、半導体層７を形成する工程では、半導体層７を、平面視において、チャネル部を流れる電流の方向と平行方向にストライプ状に形成する。保護層８を形成する工程では、保護層８を複数のチャネル部にわたってゲート電極２の上方に、平面視において、チャネル部を流れる電流の方向と直交する方向に延伸するストライプ状に形成する。
【００３７】
半導体層７、保護層８は塗布法にて形成できる。塗布法としては、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかが好適である。
【００３８】
半導体層７の除去方法には、半導体層７を有機系溶剤、無機系溶剤、又はこれらの混合溶液で洗い流す方法を用いることができる。
【００３９】
半導体層７の除去方法には、半導体層７を有機系溶剤、無機系溶剤、又はこれらの混合溶液の蒸気にさらすことで除去する方法を用いることができる。
【００４０】
薄膜トランジスタ２００のソース電極５とドレイン電極６との上に層間絶縁膜を形成しと、層間絶縁膜上にドレイン電極６に電気的に接続された画素電極を形成し、画素電極上に共通電極を含む表示媒体を形成することにより画像表示装置が得られる。
【００４１】
表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置等とすることができる。
【００４２】
基板１は可撓性を有することが望ましい。基板１の材料としては、例えばポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのプラスチック材料が挙げられる。石英などのガラス基板やシリコンウェハなども絶縁性の基板として用いることができるが、薄型化、軽量化、フレキシブル化を考慮するとプラスチック基板が好ましい。また、各製造プロセスに用いられる温度などを考慮すると、基板１としては、特にＰＥＮやポリイミドなどを用いることが望ましい。
【００４３】
基板１が可撓性を有することで、フレキシブル、軽量、薄型な薄膜トランジスタを形成することができ、ひいては薄膜トランジスタを用いたデバイスにおいてもこれらの利点を生かすことができる。
【００４４】
ゲート電極２、キャパシタ電極３の材料としては特に限定されるものではないが、例えば金、白金、アニミニウム、ニッケル、インジウム錫酸化物（ＩＴＯ）などの金属あるいは酸化物の薄膜若しくはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。
【００４５】
ゲート絶縁体層４の材料は、例えばポリビニルフェノール、ポリイミド、ポリメタクリル酸メチルなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などを用いることができる。ゲート絶縁体層４の形成方法はスピンコート法やダイコート法などの方法を用いることができる。また、ＰＥＴやＰＥＮ、ＰＥＳなどの薄膜フィルムをゲート絶縁体層４として用いてもよい。また、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の各種絶縁材料を用い、スパッタリング法、プラズマＣＶＤ法、真空蒸着法等で形成することもできる。
【００４６】
ソース電極５、ドレイン電極６の材料としては特に限定されるものではないが、例えば金、白金、アニミニウム、ニッケル、インジウム錫酸化物（ＩＴＯ）などの金属あるいは酸化物の薄膜若しくはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。
【００４７】
半導体層７の材料としては有機半導体材料や金属酸化物等の酸化物半導体材料であることが望ましい。有機半導体や酸化物半導体は一部の有機溶媒に可溶であるため、半導体層７を印刷法により形成することができる。但し、半導体材料を溶媒に溶解させず粒子の状態で分散し、分散液を印刷した後、乾燥や焼成することにより半導体層７を形成してもよい。有機半導体材料にはポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子系有機半導体材料を用いてもよい。しかしながら、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体材料を用いることが望ましい。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いてもよい。また、酸化物半導体材料として亜鉛やインジウム、ガリウムなどの金属塩化物、金属アセテート、金属硝酸塩などを用いることも出来る。
【００４８】
隔壁層９の材料としては、ポリビニルフェノール（ＰＶＰ）、ポリスチレン（ＰＳ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリビニルアルコール（ＰＶＡ）、ポリ塩化ビニル（ＰＶＣ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリイミド（ＰＩ）、エポキシ樹脂、ポリジメチルシロキサン（ＰＤＭＳ）、ブタジエンゴム等の有機高分子化合物、またはこれらの混合物、またはアルコキシシラン基やビニル基、アクリル酸エステル、エポキシ基など反応性置換基を有する化合物との混合物を用いることができ、更には、酸化ケイ素、酸化チタン、酸化タンタル、酸化アルミニウム、酸化ニオブ、酸化ジルコニウム、酸化銅、酸化ニッケル、酸化インジウム、酸化ハフニウム等の酸化物、あるいはこれらの複合酸化物または酸化物混合物、酸窒化物などの絶縁性材料を用いることができる。また、これらの絶縁材料に撥インク性を付与するために、アルキル鎖と反応性置換基を有する化合物やフッ素含有化合物を添加しても良い。これらの添加する化合物としては、例えば、オクチルトリメトキシシラン、ヘキシルトリメトキシシラン、オクタデシルトリクロロシラン、トリデカフルオロ−１，１，２，２−テトラヒドロオクチルトリクロロシラン、ドデシルジメチルクロロシラン、ヘキサメチレンジシラザン、オクタデシルホスホン酸、オクタデセン、ヘキサン酸、ペンタフルオロチオフェノール、２−パーフルオロオクチルエタノールなどが挙げられる。更には、フッ素系高分子やポリシロキサン化合物等を用いても良い。
【００４９】
隔壁層９は、図２あるいは図３に示したように、１つの薄膜トランジスタ２００において、ソース電極５、ドレイン電極６、及びそれらに挟まれたチャネル部を挟み込むような１対のストライプ形状に形成することを特徴とする。ストライプの幅は特に限定されることはない。隔壁層９の膜厚は特に限定されることはないが、好ましくは５０ｎｍ以上１μｍ以下で形成すると良い。隔壁層９は、チャネル部さえ開口部を持てば薄膜トランジスタ２００の平面視においていずれの方向に延伸するストライプ状を形成してもよいが、より好ましくはソース配線５’及び／またはドレイン電極６の一部を覆う方向に形成するとよい。これは溶液状の半導体を塗布する際に、配線または電極材料の表面エネルギーの大きさから溶液が配線または電極材料の上に偏って形成されてしまうことを防ぐためである。
【００５０】
隔壁層９が、チャネル部形成予定部を挟み込むストライプ状に形成されることによって、半導体材料を堆積させる際にはチャネル部形成予定部に半導体を確実に形成することができる。このような効果は特に隔壁層９として表面エネルギーの低い材料、すなわちフッ素系の材料や、長鎖アルキル基を有する材料を用いた時に際立って得ることができる。半導体を溶液から形成する場合、溶液はチャネル部近傍にのみ塗布してもよいし、ストライプ状に隔壁層９間に形成しても良いが、隔壁層９間にストライプ状に形成したほうが、チャネル部に確実に半導体を形成することができるためより好ましい。また半導体は真空成膜法を用いて形成しても良い。このように隔壁層９がストライプ状であると、ストライプの長軸方向には厳密に位置合わせする必要がなく、容易に信頼性のあるＴＦＴアレイを製造することができる。
【００５１】
隔壁層９は、１対でチャネル部形成予定部を挟み込むようにストライプ状にレジストを形成した後、マイクログラビアコート、ディップコート、スクリーンコート、ダイコート、スピンコート、フレキソ印刷等既存のウエットコーティング法、あるいは、蒸着法、スパッタリング法、イオンプレーティング、ＣＶＤなどの真空成膜法を用いて隔壁層９を形成し、その後レジストを剥離することによって形成することができる。また、オフセットグラビア印刷、転写印刷、スクリーンコート、フレキソ印刷等既存の印刷手法用いてダイレクトに図２あるいは図３に示したようにストライプ状に作製する方法を用いてもよい。
【００５２】
保護層８の封止材料として用いる材料は特に限定されるものではないが、一般的に用いられる材料としてはフッ素系樹脂やポリビニルアルコールなどが挙げられるが、これらに限定されず有機物、無機化合物、これらの混合物を用いることができる。また、保護層８には必要に応じて遮光性を付与することも出来る。
【００５３】
保護層８は、隔壁層９と垂直に交わる方向にストライプ形状に形成される。チャネル部は１対の隔壁層９の間のチャネル部形成予定部に堆積された半導体材料によって形成される。更には、保護層８は印刷法で行われることが望ましい。薄膜トランジスタを低コストで形成するためには、印刷法が有用であるからである。例えば、真空蒸着法やスパッタリング法、フォトリソグラフィ、エッチングを用いて形成する場合に比べ、工程数を削減することができ、且つ真空プロセスを用いないことでコストを下げることができる。印刷法は特に限定されるものではないが、凸版印刷法、スクリーン印刷法、転写印刷法、インクジェット法などがある。
【００５４】
尚、本実施形態に係る薄膜トランジスタ２００は、マトリックス状に配置して薄膜トランジスタアレイ１００として用いることができる。薄膜トランジスタアレイ１００は、必要に応じて層間絶縁膜や上部画素電極、ガスバリア層、平坦化膜、遮光膜などを形成してもよい。
【実施例】
【００５５】
本発明者は、まず図２に示すように、チャネル部を挟み込む１対の隔壁層９を形成し、塗布法にて半導体層７をストライプ形状に形成し、半導体層７と直交する方向にストライプ形状に保護層８を形成した。次に、保護層８で被覆されていない箇所の半導体層１０を除去することで、図１、３に示す素子分離された、実施例に係る薄膜トランジスタアレイ１００を作製した。各実施例の詳細は後述する。
【００５６】
更に、比較例に係る薄膜トランジスタアレイを作製するため、図２に示すように、チャネル部を挟み込む１対の隔壁層９を形成し、塗布法にて半導体層７をストライプ形状に形成し、半導体層７と直交する方向にストライプ形状に保護層８を形成後、保護層８で被覆されていない箇所の半導体層１０を除去せずにストライプ形状のまま残すことで、素子分離されていない薄膜トランジスタアレイを作製した。各比較例の詳細は後述する。
【００５７】
上記２種類の素子特性の関係について検討した。
【００５８】
（実施例１）
実施例１に係る薄膜トランジスタアレイ１００の製造方法について説明する。まず、基板１の材料として、ポリエチレンナフタレート（ＰＥＮ）、厚さ１２５μｍを用いた。
【００５９】
次に、ゲート電極２、キャパシタ電極３の材料として、ナノ銀とポリエチレングリコールとの重量比が８：１であるナノ銀インキを用いた。ナノ銀インキを転写印刷法によりＰＥＮ基板１上に印刷し、１８０℃で１時間ベークしてゲート電極２、キャパシタ電極３を形成した。
【００６０】
次に、ゲート絶縁体層４の材料として、ポリビニルフェノールをシクロヘキサノンに１０重量％溶解させた溶液を用いた。ゲート絶縁体層４の溶液をダイコータ法により塗布し、１８０℃で１時間乾燥させて形成した。 
【００６１】
次に、ソース電極５及びドレイン電極６の材料として、ナノ銀とポリエチレングリコールとの重量比が８：１であるナノ銀インキを用いた。ナノ銀インキを転写印刷法により印刷し、１８０℃で１時間乾燥させてソース電極５及びドレイン電極６を形成した。 
【００６２】
次に、隔壁層９の材料として、サイトップ（旭硝子株式会社製）を用いて、フレキソ印刷により図２に示したように１対のストライプ状に塗工、１２０℃、３０分で乾燥した。
【００６３】
次に、半導体層７の材料として、フルオレン−ビチオフェンコポリマー（Ｆ８Ｔ２）をテトラリンで１．０重量％になるように溶解した溶液を用いた。半導体層７は、凸版印刷法を用いて形成するため、凸版として感光性樹脂凸版、１５０線のアニロックスロールを用いて半導体層７の溶液をチャネル部を流れる電流の方向と垂直方向になるように印刷し、１００℃で６０分乾燥させて形成した。
【００６４】
次に、上述のように保護層８を形成した後、半導体層７の保護層８で被覆されていない半導体層箇所１０をトルエンで洗い流すことで素子の分離を行った。この結果、オフ状態での電流（リーク電流）値を小さくすることができた。
【００６５】
（実施例２）
保護層８まで形成する工程は実施例１と全く同様な方法で薄膜トランジスタを作成した。
【００６６】
次に、半導体層７の保護層８で被覆されていない半導体層箇所１０をトルエンの蒸気にさらすことで除去して素子の分離を行った。この結果、オフ状態での電流（リーク電流）値を小さくすることができた。
【００６７】
（実施例３）
半導体層７の材料としてＩｎ―Ｚｎ―Ｏ系酸化物溶液を用いた。半導体層７は、凸版印刷法を用いて形成するため、凸版として感光性樹脂凸版、１５０線のアニロックスロールを用いて半導体層７の溶液をチャネル部を流れる電流の方向と水平方向になるように印刷し、３５０℃、３０分間ホットプレートにてアニール処理をして形成した。
【００６８】
保護層８までの形成プロセスにおいて、半導体層７の形成プロセス以外は実施例１と全く同様な方法で薄膜トランジスタを作成した。
【００６９】
次に、半導体層７の保護層８で被覆されていない半導体層箇所１０を塩酸で洗い流すことで素子の分離を行った。この結果、オフ状態での電流（リーク電流）値を小さくすることができた。
【００７０】
（実施例４）
保護層８まで形成する工程は実施例３と全く同様な方法で薄膜トランジスタを作成した。
【００７１】
次に、半導体層７の保護層８で被覆されていない半導体層箇所１０を塩酸の蒸気にさらすことで除去して素子の分離を行った。この結果、オフ状態での電流（リーク電流）値を小さくすることができた。
【００７２】
（比較例１）
保護層８まで形成する工程は実施例１と全く同様な方法で薄膜トランジスタを作成した。
【００７３】
次に、半導体層７の保護層８で被覆されていない半導体箇所１０を除去せずに素子の分離を行わなかった。この結果、オフ状態での電流（リーク電流）値が高くなってしまった。
【００７４】
（比較例２）
保護層８まで形成する工程は実施例３と全く同様な方法で薄膜トランジスタを作成した。
【００７５】
次に、半導体層７の保護層８で被覆されていない半導体層箇所１０を除去せずに素子の分離を行わなかった。この結果、オフ状態での電流（リーク電流）値が高くなってしまった。
【００７６】
以上のことから、塗布法にて半導体層７をストライプ形状に形成して、半導体層７と直交する方向に塗布法にて保護層８を形成後、有機系溶剤、無機系溶剤、又はそれらの混合溶液のいずれかで保護層８で被覆されていない箇所の半導体層１０を除去することで、アライメント精度良く半導体層７と保護層８とを形成し、かつ簡便な方法でトランジスタ素子の分離を実現し良好な素子特性を示す薄膜トランジスタを作製することができた。
【００７７】
以上説明したように、本発明に係る薄膜トランジスタアレイの製造方法は、位置精度の向上と、半導体層の線幅と膜厚とを制御する為に、チャネル部が露呈したバンクを有する１対の隔壁層を形成する。その後、半導体層を塗布法でストライプ形状に形成、かつ半導体層と直交する方向に塗布法で保護層をストライプ形状に成膜する。その後、保護層で被覆されていない箇所を有機溶剤、無機溶剤、もしくはそれらの混合溶液で除去することで、素子分離を図る。
【００７８】
チャネル部を挟み込む隔壁層を形成することで半導体層の線幅と膜厚を厳密に規定し、更に半導体層と保護層をストライプ形状に印刷することでアライメント精度よく半導体層と保護層を形成し、かつ保護層で被覆されていない半導体層を簡便な方法で除去することで素子分離を行うことができる為、トランジスタ素子分離が実現可能な薄膜トランジスタアレイの製造方法及び高性能、高安定の薄膜トランジスタが提供できる。
【産業上の利用可能性】
【００７９】
本発明は、薄膜トランジスタアレイ、画像表示装置等に有用である。
【符号の説明】
【００８０】
１    基板
２    ゲート電極
３    キャパシタ電極
４    ゲート絶縁体層
５    ソース電極
５’    ソース配線
６    ドレイン電極
７    半導体層
８    保護層
９    隔壁層
１０    保護層に被覆されていない半導体層
１００、３００    薄膜トランジスタアレイ
２００    薄膜トランジスタ
【図１】
2017059702.tif 000003
【図２】
2017059702.tif 000004
【図３】
2017059702.tif 000005
【図４】
2017059702.tif 000006
【図５】
2017059702.tif 000007