(57)【要約】【課題】半導体チップが積層される積層チップにおいて、チップ平面内に要求特性が異なる複数の領域が存在する場合においても各領域の要求特性を満足させるための技術を提供する。【解決手段】積層チップは、積層される複数の半導体チップと、積層される半導体チップ間に充填される絶縁性樹脂接着フィルムと、を備え、チップ平面内における領域毎の要求特性に応じて、特性の異なる複数種の絶縁性樹脂接着フィルムがチップ平面方向に配置されている。【選択図】図１
2017059707.tif 000002
【特許請求の範囲】
【請求項１】
積層される複数の半導体チップと、
積層される前記半導体チップ間に充填される絶縁性樹脂接着フィルムと、
を備え、
チップ平面内における領域毎の要求特性に応じて、特性の異なる複数種の絶縁性樹脂接着フィルムがチップ平面方向に配置されている
積層チップ。
【請求項２】
チップ平面内において隣接する絶縁性樹脂接着フィルムのうちの一方が、積層される２枚の半導体チップにおける一方の端子形成面に貼付され、隣接する絶縁性樹脂接着フィルムのうちの他方が、積層される２枚の半導体チップにおける他方の端子形成面に貼付されている
請求項１に記載の積層チップ。
【請求項３】
前記半導体チップの端子形成面のうち、アライメントマークが形成された領域に貼付される絶縁性樹脂接着フィルムは、他の領域に貼付される絶縁性樹脂接着フィルムよりもフィラーの含有量が少ない
請求項１又は２に記載の積層チップ。
【請求項４】
基板と、
積層される複数の半導体チップを有し、前記基板に実装される積層チップと、
積層される前記半導体チップ間に充填される絶縁性樹脂接着フィルムと、
を備え、
チップ平面内における領域毎の要求特性に応じて、特性の異なる複数種の前記絶縁性樹脂接着フィルムがチップ平面方向に並べられている
積層チップを搭載する基板。
【請求項５】
基板に搭載される積層チップの製造方法であって、
積層される半導体チップ間に絶縁性樹脂接着フィルムを充填する工程と、
前記半導体チップ間に絶縁性樹脂接着フィルムが充填された半導体チップ同士を積層する工程を有し、
前記絶縁性樹脂接着フィルムを充填する工程において、チップ平面内における領域毎の要求特性に応じて、特性の異なる複数種の絶縁性樹脂接着フィルムをチップ平面方向に配置する
積層チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層チップ、積層チップを搭載する基板、及び積層チップの製造方法に関する。
【背景技術】
【０００２】
ＨＰＣやサーバ等の電子機器の高機能化、小型化を実現する技術として、ＬＳＩ（Large Scale Integration）等の半導体チップをシリコン貫通電極（ＴＳＶ：Through Si Via
）で接続して垂直方向に積層する３次元実装技術が知られている。これに関連して、相互接続されたチップ端子の保護や半導体チップの力学的支持を目的として、積層される半導体チップ間に絶縁性樹脂接着フィルム（ＮＣＦ：Non Conductive Film）を充填する技術
も知られている。例えば絶縁性樹脂接着フィルムを半導体チップの端子設置面に予め貼付しておき、熱加圧ボンダー等による熱加圧で樹脂を硬化させると共に半導体チップの端子同士を相互接続することで、半導体チップを積層することができる。
【０００３】
ところで、絶縁性樹脂接着フィルムを形成する樹脂には、球状のフィラーが添加されている場合が多い。樹脂に添加されるフィラーの物性を変更することで、絶縁性樹脂接着フィルムの特性（例えば、熱伝導性、誘電率等）を変更することができる。例えば、熱伝導性が高い高熱伝導率フィラーを採用することで、半導体チップ間の放熱性能の向上が期待できる。また、誘電率が低い低誘電率フィラーを採用することで、半導体チップ間の伝送性能の向上が期待できる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１２２９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、半導体チップの平面内には、発熱量が多い高発熱領域や、高周波信号の減衰が懸念される高周波信号領域等、要求特性（課題）が異なる複数の領域が存在することが多い。これに対して、高熱伝導率フィラーが添加された絶縁性樹脂接着フィルムを半導体チップ間に配置した場合、チップ平面における高発熱領域に対しては有効であるが、高周波信号領域における高周波信号の減衰を改善することが困難となる場合があった。逆に、低誘電率フィラーが添加された絶縁性樹脂接着フィルムを半導体チップ間に配置した場合、高周波信号領域に対しては有効であるが、高発熱領域の熱を十分に放熱することが困難となる場合があった。
【０００６】
つまり、従来においては、要求特性（課題）が異なる複数の領域がチップ平面内に存在する場合、これらを同時に満足することが困難であった。なお、熱伝導性や誘電率等、複数の特性を同時に調整する新規材料を開発することは、多大な開発費用、労力の負担を強いられるためあまり現実的とは言えない。
【０００７】
本件は、上記の課題に鑑みてなされたものであり、半導体チップが積層される積層チップにおいて、チップ平面内に要求特性が異なる複数の領域が存在する場合においても各領域の要求特性を満足させるための技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本件の一観点によると、積層される複数の半導体チップと、積層される前記半導体チッ
プ間に充填される絶縁性樹脂接着フィルムと、を備え、チップ平面内における領域毎の要求特性に応じて、特性の異なる複数種の絶縁性樹脂接着フィルムがチップ平面方向に配置されている積層チップが提供される。
【０００９】
また、本件の他の観点によると、基板と、積層される複数の半導体チップを有し、前記基板に実装される積層チップと、積層される前記半導体チップ間に充填される絶縁性樹脂接着フィルムと、を備え、チップ平面内における領域毎の要求特性に応じて、特性の異なる複数種の前記絶縁性樹脂接着フィルムがチップ平面方向に並べられている積層チップを搭載する基板が提供される。
【００１０】
また、本件の他の観点によると、基板に搭載される積層チップの製造方法であって、積層される半導体チップ間に絶縁性樹脂接着フィルムを充填する工程と、前記半導体チップ間に絶縁性樹脂接着フィルムが充填された半導体チップ同士を積層する工程を有し、前記絶縁性樹脂接着フィルムを充填する工程において、チップ平面内における領域毎の要求特性に応じて、特性の異なる複数種の絶縁性樹脂接着フィルムをチップ平面方向に配置する積層チップの製造方法が提供される。
【発明の効果】
【００１１】
本件によれば、半導体チップが積層される積層チップにおいて、チップ平面内に要求特性が異なる複数の領域が存在する場合においても各領域の要求特性を満足させるための技術を提供できる。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施形態１に係る半導体装置の断面構造を示す図である。
【図２】図２は、実施形態１に係る積層される半導体チップ同士の接合部の拡大図である。
【図３】図３は、実施形態１に係る半導体チップのチップ平面における要求特性マップを示す図である。
【図４】図４は、実施形態１に係る半導体チップ間に配置されるＮＣＦの平面的な配置パターンを例示する図である。
【図５Ａ】図５Ａは、実施形態１における積層チップの製造方法を示す図である（１）。
【図５Ｂ】図５Ｂは、実施形態１における積層チップの製造方法を示す図である（２）。
【図６Ａ】図６Ａは、実施形態１に係る第１半導体チップの端子形成面に貼付されるＮＣＦのパターンを示す図である。
【図６Ｂ】図６Ｂは、実施形態１に係る第２半導体チップの端子形成面に貼付されるＮＣＦのパターンを示す図である。
【図７】図７は、第１変形例に係る半導体チップのチップ平面における要求特性マップを示す図である。
【図８】図８は、第１変形例に係る半導体チップ間に充填されるＮＣＦの平面的な配置パターンを示す図である。
【図９Ａ】図９Ａは、第１変形例に係る第１半導体チップの端子形成面に貼付されるＮＣＦのパターンを示す図である。
【図９Ｂ】図９Ｂは、第１変形例に係る第２半導体チップの端子形成面に貼付されるＮＣＦのパターンを示す図である。
【図１０】図１０は、第２変形例に係る第２半導体チップの端子形成面に貼付されるＮＣＦのパターンを示す図である。
【図１１】図１１は、第３変形例に係る半導体チップ間に充填されるＮＣＦの平面的な配置パターンを示す図である。
【図１２Ａ】図１２Ａは、第３変形例における第１半導体チップの端子形成面に貼付されるＮＣＦのパターンを示す図である。
【図１２Ｂ】図１２Ｂは、第３変形例における第２半導体チップの端子形成面に貼付されるＮＣＦのパターンを示す図である。
【発明を実施するための形態】
【００１３】
以下、積層チップ、積層チップを搭載する基板、及び積層チップの製造方法に係る実施形態について、図面を参照しながら詳細に説明する。
【００１４】
＜実施形態１＞
図１は、実施形態１に係る半導体装置１の断面構造を示す図である。半導体装置１は、基板１０と、基板１０に搭載された積層チップ２０を備えている。積層チップ２０は、互いに積層される複数の半導体チップ３０を含んでおり、各半導体チップ３０間には、絶縁性樹脂接着フィルムであるＮＣＦ（Non Conductive Film）４０が充填されている。
【００１５】
半導体チップ３０は、例えば、ＬＳＩ（Large Scale Integration）であるが、ＩＣ（Integrated Circuit）等といった他の能動素子であってもよいし、抵抗、コンデンサ、コ
イル等といった受動素子であってもよい。
【００１６】
符号１０ａは、基板１０の搭載面である。基板１０の搭載面１０ａには、電極パッド１１が形成されている。電極パッド１１は、積層チップ２０の下面に形成されている電極パッド２１と、半田バンプ１２を介して電気的及び機械的に接続されている。積層チップ２０の下面は、積層チップ２０に含まれる複数の積層チップ２０のうち、最下層に位置する半導体チップ３０の下面である。
【００１７】
図１に示す例では、積層チップ２０は、積層される３枚の半導体チップ３０を備えている。半導体チップ３０は、例えば、ＬＳＩ（Large Scale Integration）であるが、ＩＣ
（Integrated Circuit）等といった他の能動素子であってもよいし、抵抗、コンデンサ、コイル等といった受動素子であってもよい。但し、積層チップ２０における半導体チップ３０の積層数は、適宜変更することができる。積層チップ２０に含まれる半導体チップ３０のうち、最上層に位置する半導体チップ３０の上面にはクーリングプレート５０が載置されており、クーリングプレート５０によって積層チップ２０が冷却可能となっている。
【００１８】
半導体チップ３０は、半導体基板３１と、半導体基板３１内に設けられた貫通電極３２を有する。貫通電極３２は、半導体基板３１を貫通する所謂シリコン貫通電極（ＴＳＶ：Through Si Via）である。符号３３は、半導体チップ３０における半導体基板３１の主面に形成された「端子形成面」である。
【００１９】
図２は、積層される半導体チップ３０同士の接合部の拡大図である。半導体基板３１の端子形成面３３には、電極パッド３４が形成されている。半導体チップ３０を貫通する貫通電極３２は、半導体基板３１の上面側及び下面側における各端子形成面３３に形成された電極パッド３４間を電気的に接続する垂直配線である。なお、端子形成面３３の電極パッドには柱状電極、例えばＣＰＢ（Cupper Pillar Bump：以下、Ｃｕピラーという）３５が接続されており、上下に積層される半導体チップ３０のＣｕピラー３５の同士が半田接合部３６によって接合されている。なお、図１において、端子形成面３３に形成された電極パッド３４の図示を省略している。
【００２０】
次に、ＮＣＦ４０について説明する。ＮＣＦ４０は、積層される半導体チップ３０の力学的支持や、半導体チップ３０の電極パッド３４やＣｕピラー３５を含む接続端子３７（図２を参照）の保護を目的として、半導体チップ３０間に充填されるフィルム状の絶縁性
接着部材である。ＮＣＦ４０は、例えば熱硬化性のエポキシ樹脂等といった絶縁性樹脂を有し、絶縁性樹脂に球状のフィラーが含まれている。ＮＣＦ４０は、例えば常温（２５℃程度）では固体状であり、常温から昇温して反応開始温度（１２０℃程度〜１３０℃程度）までは粘度が低下して液状となる。更に昇温して反応開始温度に達してから粘度が増加してゆき、半固体状となる。
【００２１】
また、ＮＣＦ４０は、絶縁性樹脂に添加するフィラーの物性を変更することで、ＮＣＦ４０の特性（例えば、熱伝導性、誘電率等）を変更することができる。例えば、ＮＣＦ４０の絶縁性樹脂に熱伝導性が高い高熱伝導率フィラーを採用することで、半導体チップ３０間の放熱性能の向上を図ることができる。また、ＮＣＦ４０の絶縁性樹脂に誘電率が低い低誘電率フィラーを採用することで、半導体チップ３０間の伝送性能の向上を図ることができる。
【００２２】
図３は、半導体チップ３０のチップ平面における要求特性マップを示す図である。言い換えると、図３は、半導体チップ３０のチップ平面を、ＮＣＦ４０に対する要求特性毎に領域分けした図である。図３に示す符号ＰＡ１は、発熱量が他の領域に比べて大きく、ＮＣＦ４０に対して高い熱伝導率が要求される「高発熱領域」である。符号ＰＡ２は、接続端子３７を通じて高速信号が伝送される領域であり、ＮＣＦ４０に対して速い伝送速度が要求される「高周波信号領域」である。図３に示すように、半導体チップ３０のチップ平面には、ＮＣＦ４０に対する要求特性（課題）が異なる複数の領域が存在する。
【００２３】
これに対し、高熱伝導率フィラーが添加されたＮＣＦを半導体チップ３０間に配置した場合、高発熱領域ＰＡ１に対しては有効であるが、高周波信号領域ＰＡ２における高周波信号の伝送速度を十分に満足させることが困難となり易い。逆に、低誘電率フィラーが添加されたＮＣＦを半導体チップ３０間に配置した場合、高周波信号領域ＰＡ２に対しては有効であるが、高発熱領域ＰＡ１の熱を十分に放熱することが困難となり易い。
【００２４】
そこで図４に示すように、本実施形態においては、半導体チップ３０のチップ平面内における各領域の要求特性を満足させるべく、その平面領域毎に特性の異なる複数種のＮＣＦ４０をチップ平面方向に沿って配置するようにした。図４は、実施形態１に係る半導体チップ３０間に配置されるＮＣＦ４０の平面的な配置パターンを例示する図である。図中において、符号４０Ａは、絶縁性樹脂に高熱伝導率フィラーが添加されたＮＣＦ（以下、「高熱伝導率ＮＣＦ」という）」である。符号４０Ｂは、絶縁性樹脂に低誘電率フィラーが添加されたＮＣＦ（以下、「低誘電率ＮＣＦ」という）」である。なお、高熱伝導率ＮＣＦ４０Ａや低誘電率ＮＣＦ４０Ｂを総称する場合には、ＮＣＦ４０と呼ぶ。
【００２５】
図３及び図４に示す例では、高熱伝導率ＮＣＦ４０Ａは、チップ平面における中央部側の高発熱領域ＰＡ１に対応する位置に配置されている。また、低誘電率ＮＣＦ４０Ｂは、高熱伝導率ＮＣＦ４０Ａの外周を囲むようにして、半導体チップ３０の高周波信号領域ＰＡ２に対応する位置に配置されている。このように、半導体チップ３０の高発熱領域ＰＡ１に対応する位置に高熱伝導率ＮＣＦ４０Ａを配置することで、高発熱領域ＰＡ１の放熱を促し、十分に高発熱領域ＰＡ１を冷却することができる。そして、半導体チップ３０の高周波信号領域ＰＡ２に対応する位置に低誘電率ＮＣＦ４０Ｂを配置することで、高周波信号領域ＰＡ２における高周波信号の伝送速度を高めることができる。なお、図３及び図４に示す、チップ平面内における各領域の要求特性と、その要求特性に応じた特性を有するＮＣＦ４０の組み合わせについては例示的なものであり、適宜変更することができる。
【００２６】
以上のように、本実施形態に係る積層チップ２０によれば、積層されるチップ平面内の領域毎の要求特性に応じて、特性の異なるＮＣＦ４０をチップ平面方向に配置するようにした。そのため、チップ平面内に要求特性（課題）が異なる複数の領域が存在する場合に
おいても、これらの要求を同時に満足させることが可能となる。例えば、一般的なＮＣＦの熱伝導率が０．３（W/m・K）、比誘電率が３．５、誘電正接が０．００９程度であるのに対して、高熱伝導率ＮＣＦ４０Ａは熱伝導率を１．０（W/m・K）程度とすることができ、放熱性能を３倍以上にすることができる。また、低誘電率ＮＣＦ４０Ｂにおいては、比誘電率を２．４程度とし、誘電正接を０．００３程度とすることで、一般的なＮＣＦに比べて信号の伝送速度を２０％程度向上させ、損失を１／３程度にすることができる。しかも、本実施形態においては、ＮＣＦにおける新規材料を開発するなど、多大な開発費用や労力の負担を掛けることなく簡単な構造で、チップ平面内に要求特性が異なる複数の領域が存在する場合においても各領域の要求特性を満足させることができる。
【００２７】
次に、実施形態１における積層チップ２０の製造方法を説明する。まず、図５Ａに示すように、互いに積層される半導体チップ３０を準備する。半導体チップ３０の端子形成面３３には、上記のように、電極パッド３４及びＣｕピラー３５を含む複数の接続端子３７が形成されている。また、Ｃｕピラー３５の先端側には半球状の半田バンプが形成されている。
【００２８】
次に、図５Ｂに示すように、Ｃｕピラー３５を含む接続端子３７が覆われるように、高熱伝導率ＮＣＦ４０Ａ及び低誘電率ＮＣＦ４０Ｂを、半導体チップ３０の端子形成面３３に貼り付ける。具体的には、図３、４で説明したように、半導体チップ３０の要求特性マップに従い、高発熱領域ＰＡ１に対応する領域に高熱伝導率ＮＣＦ４０Ａを貼付し、高周波信号領域ＰＡ２に対応する領域に低誘電率ＮＣＦ４０Ｂを貼付する。その際、本実施形態では、一のチップ平面内で互いに隣接配置される高熱伝導率ＮＣＦ４０Ａ及び低誘電率ＮＣＦ４０Ｂの一方を、積層される２枚の半導体チップ３０の一方側に貼付する。また、一のチップ平面内で互いに隣接配置される高熱伝導率ＮＣＦ４０Ａ及び低誘電率ＮＣＦ４０Ｂの他方を、積層される２枚の半導体チップ３０の他方に貼付する。
【００２９】
ここで、図５Ａ、５Ｂに示す、互いに積層される一対の半導体チップ３０のうちの一方を第１チップ３０Ａと呼び、他方を第２半導体チップ３０Ｂと呼ぶ。図６Ａは、実施形態１に係る第１半導体チップ３０Ａの端子形成面３３に貼付されるＮＣＦのパターンを示す図である。図６Ｂは、実施形態１に係る第２半導体チップ３０Ｂの端子形成面３３に貼付されるＮＣＦのパターンを示す図である。図６Ａに示すように、第１半導体チップ３０Ａの端子形成面３３には、チップ平面の中央側に位置する高発熱領域ＰＡ１に高熱伝導率ＮＣＦ４０Ａが貼付されている。なお、第１半導体チップ３０Ａの端子形成面３３において、高発熱領域ＰＡ１の外周側に位置する高周波信号領域ＰＡ２は、ＮＣＦが貼付されていないＮＣＦ無し領域（図６Ａ中、白抜き領域として示す）となっている。例えば、第１半導体チップ３０Ａの端子形成面３３の全面に高熱伝導率ＮＣＦ４０Ａを貼付した後、レーザ等によってＮＣＦ無し領域の高熱伝導率ＮＣＦ４０Ａを切り取ることで高発熱領域ＰＡ１のみに高熱伝導率ＮＣＦ４０Ａを配置しても良い。但し、予め所定の形状にカットした高熱伝導率ＮＣＦ４０Ａを、第１半導体チップ３０Ａの端子形成面３３における高発熱領域ＰＡ１に貼付しても良い。
【００３０】
一方、第２半導体チップ３０Ｂの端子形成面３３については、図６Ｂに示すように、チップ平面の外周側に位置する高周波信号領域ＰＡ２に低誘電率ＮＣＦ４０Ｂが貼付されている。なお、第２半導体チップ３０Ｂの端子形成面３３において、高周波信号領域ＰＡ２の内周側に位置する高発熱領域ＰＡ１はＮＣＦが貼付されていないＮＣＦ無し領域（図６Ｂ中、白抜き領域として示す）となっている。例えば、第２半導体チップ３０Ｂの端子形成面３３の全面に低誘電率ＮＣＦ４０Ｂを貼付した後、レーザ等によってＮＣＦ無し領域の低誘電率ＮＣＦ４０Ｂを切り取ることで高周波信号領域ＰＡ２のみに低誘電率ＮＣＦ４０Ｂを配置しても良い。但し、予め所定の形状にカットした低誘電率ＮＣＦ４０Ｂを、第２半導体チップ３０Ｂの端子形成面３３における高周波信号領域ＰＡ２に貼付しても良い
。また、端子形成面３３に対するＮＣＦ４０の貼り付けは、公知の真空ラミネータ（例えば、ニチゴー・モートン社製、品番：ＣＶ−３００）を用いて行うことができる。なお、図６Ａ及び図６Ｂにおいて、端子形成面３３における接続端子３７の図示を省略している。
【００３１】
次に、積層チップ２０の製造に際して、第１半導体チップ３０Ａ及び第２半導体チップ３０Ｂにおける端子形成面３３同士を対峙させ、相互のＣｕピラー３５の位置を合わせた状態で、第１半導体チップ３０Ａ及び第２半導体チップ３０Ｂを接近させていく。その際、第２半導体チップ３０ＢのＣｕピラー３５は、第１半導体チップ３０Ａの端子形成面３３に貼付された高熱伝導率ＮＣＦ４０Ａを押し潰しながら、第１半導体チップ３０ＡのＣｕピラー３５に接近してゆく。また、第１半導体チップ３０ＡのＣｕピラー３５は、第２半導体チップ３０Ｂの端子形成面３３に貼付された低誘電率ＮＣＦ４０Ｂを押し潰しながら、第２半導体チップ３０ＢのＣｕピラー３５に接近してゆく。そして、第１半導体チップ３０Ａ及び第２半導体チップ３０ＢにおけるＣｕピラー３５の先端側に形成された半田バンプ同士を当接させた状態で、例えば真空リフロー装置を用いて熱加圧を行う。これにより、高熱伝導率ＮＣＦ４０Ａ及び低誘電率ＮＣＦ４０Ｂにおける絶縁性樹脂が熱硬化する。そして、互いに突き合わされた第１半導体チップ３０Ａ及び第２半導体チップ３０ＢにおけるＣｕピラー３５の半田バンプ同士が熱加圧によって溶融し、一体に接合されることで半田接合部３６が形成される（図２を参照）。
【００３２】
これにより、第１半導体チップ３０Ａ及び第２半導体チップ３０Ｂの積層が完了する。そして、積層チップ２０に含まれる半導体チップ３０の積層数に応じて、半導体チップ３０同士を順次積層することで、積層チップ２０が得られる。なお、積層チップ２０の製造において、半導体チップ３０を一括で積層しても良い。
【００３３】
なお、上述した高熱伝導率ＮＣＦ４０Ａの絶縁性樹脂に含まれる高熱伝導率フィラーとしては、酸化マグネシウム（MgO）、アルミナ（Al2O3）、六方晶窒化ホウ素（BN）、窒化アルミ（AIN）、炭化ケイ素（SiC）、ダイヤモンド（C）、シリカ（SiO2）等が一例とし
て挙げられる。高熱伝導率ＮＣＦ４０Ａにおける上記フィラーの含有率が高いほど、高熱伝導率ＮＣＦ４０Ａの熱伝導率が大きくなる傾向があるが、フィラー粒径や粒子形状等によっても高熱伝導率ＮＣＦ４０Ａの特性は影響を受ける。高熱伝導率ＮＣＦ４０Ａとしては、例えば市販されている東レ社製のＴＳＡ−３１（熱伝導率１W/m・K）、ＴＳＡ−３２（熱伝導率２W/m・K）、ＴＳＡ−３３（熱伝導率３W/m・K）等を用いても良い。
【００３４】
また、上述した低誘電率ＮＣＦ４０Ｂの絶縁性樹脂に含まれる低誘電率フィラーとしては、六方晶窒化ホウ素（BN）、酸化マグネシウム（MgO）、シリカ（SiO2）、アルミナ（Al2O3）等が一例として挙げられる。低誘電率ＮＣＦ４０Ｂとしては、例えば市販されているナミックス社製のＮＣ０２０４等を用いても良い。なお、本実施形態では、半導体チップ３０の高周波信号領域ＰＡ２に対応する領域に低誘電率ＮＣＦ４０Ｂを配置したが、その代わりに誘電正接が小さい低誘電正接フィラーを含むＮＣＦ４０を配置しても良い。誘電正接が小さいほど、高周波信号の伝送損失を低減することができ、高周波信号の減衰に対して有利である。
【００３５】
以下、上述した実施形態の変形例について説明する。図７は、第１変形例に係る半導体チップ３０のチップ平面における要求特性マップを示す図である。チップ平面の中央部に位置する符号ＰＡ３で示された領域は、ＮＣＦ４０に対して低いヤング率が要求される「低ヤング率領域」である。また、チップ平面の外周部に位置する符号ＰＡ４で示された領域は、ＮＣＦ４０に対して低い熱膨張率が要求される「低熱膨張率領域」である。
【００３６】
図８は、第１変形例に係る半導体チップ３０間に充填されるＮＣＦ４０の平面的な配置
パターンを示す図である。図８において、符号４０Ｃは、絶縁性樹脂に低ヤング率フィラーが添加されたＮＣＦ（以下、「低ヤング率ＮＣＦ」という）」である。符号４０Ｄは、絶縁性樹脂に低熱膨張率フィラーが添加されたＮＣＦ（以下、「低熱膨張率ＮＣＦ」という）」である。低ヤング率ＮＣＦ４０Ｃの絶縁性樹脂に含まれる低ヤング率フィラーとしては、六方晶窒化ホウ素（BN）、水酸化マグネシウム（Mg(OH)2）、酸化マグネシウム（MgO）、アルミナ（Al2O3）等が一例として挙げられる。低ヤング率ＮＣＦ４０Ｃは、低硬
度のフィラーを選択し、あるいは、フィラー含有率を少なくすることでＮＣＦのヤング率を下げることができる。また、低熱膨張率ＮＣＦ４０Ｄの絶縁性樹脂に含まれる低熱膨張率フィラーとしては、シリカ（SiO2）、アルミナ（Al2O3）、窒化アルミ（AIN）等が一例として挙げられる。
【００３７】
図９Ａは、第１変形例における第１半導体チップ３０Ａの端子形成面３３に貼付されるＮＣＦのパターンを示す図である。図９Ｂは、第１変形例における第２半導体チップ３０Ｂの端子形成面３３に貼付されるＮＣＦのパターンを示す図である。図９Ａに示すように、第１半導体チップ３０Ａの端子形成面３３には、チップ平面の中央側に位置する低ヤング率領域ＰＡ３に対応する領域に低ヤング率ＮＣＦ４０Ｃが貼付されている。なお、第１半導体チップ３０Ａの端子形成面３３において、低ヤング率領域ＰＡ３の外周側に位置する低熱膨張率領域ＰＡ４は、ＮＣＦが貼付されていないＮＣＦ無し領域（図９Ａ中、白抜き領域として示す）となっている。一方、第２半導体チップ３０Ｂの端子形成面３３については、図９Ｂに示すように、チップ平面の外周側に位置する低熱膨張率領域ＰＡ４に低熱膨張率ＮＣＦ４０Ｄが貼付されている。また、第２半導体チップ３０Ｂの端子形成面３３において、低熱膨張率領域ＰＡ４の内周側に位置する低ヤング率領域ＰＡ３はＮＣＦが貼付されていないＮＣＦ無し領域（図９Ｂ中、白抜き領域として示す）となっている。図９Ａ、９Ｂに示す第１半導体チップ３０Ａ及び第２半導体チップ３０Ｂを積層することで、異なる特性を有する低ヤング率ＮＣＦ４０Ｃ及び低熱膨張率ＮＣＦ４０Ｄがチップ平面方向に並べられた積層チップ２０が得られる。なお、図９Ａ及び図９Ｂにおいて、端子形成面３３における接続端子３７の図示を省略している。
【００３８】
なお、本変形例に係る積層チップ２０においては、チップ平面の中央側に位置する低ヤング率領域ＰＡ３に低ヤング率ＮＣＦ４０Ｃを配置することで、チップ積層時により小さな力で低ヤング率ＮＣＦ４０Ｃの絶縁性樹脂を押し潰すことができる。これによれば、チップ積層時において、チップ平面の中央側から外周側へと低ヤング率ＮＣＦ４０Ｃの絶縁性樹脂を流動させやすくい。これにより、積層チップ２０の製造時において、ＮＣＦ４Ｃの絶縁性樹脂を押し潰し易く、積層チップ２０の製造性を向上させることができる。なお、低ヤング率ＮＣＦ４０Ｄにおいては、絶縁性樹脂に低粘度型の樹脂を使用しても良い。これにより、チップ積層時において、チップ平面の中央側から外周側へとＮＣＦの絶縁性樹脂を、より一段と流動させやすくなるという利点がある。
【００３９】
一方、チップ平面の外周領域は、半導体装置１の製造後におけるＬＳＩのオン、オフの繰り返しによって熱膨張が起こり易い。そして、この熱膨張に起因してチップ平面の外周領域に反りが生じると、半田接合部３６が破損したり、剥離したりする虞がある。これに対して、チップ平面の外周側に位置する低熱膨張率領域ＰＡ４に低熱膨張率ＮＣＦ４０Ｄを配置することで、低熱膨張率領域ＰＡ４の反りを抑え、半田接合部３６の破損等を抑制することができる。なお、第１変形例においては、低ヤング率ＮＣＦ４０Ｃを第２半導体チップ３０Ｂの中央側に位置する低ヤング率領域ＰＡ３に貼付し、低熱膨張率ＮＣＦ４０Ｄを第１半導体チップ３０Ａの外周側に位置する低熱膨張率領域ＰＡ４に貼付しても良い。
【００４０】
図１０は、第２変形例における第２半導体チップ３０Ｂの端子形成面３３に貼付されるＮＣＦのパターンを示す図である。なお、本変形例における第１半導体チップ３０Ａの端
子形成面３３に貼付するＮＣＦのパターンは、図９Ａに示した第１変形例と同様である。図１０に示す例では、第２半導体チップ３０Ｂにおけるチップ平面の外周領域に貼付されたＮＣＦ（図１０に示す例では、低熱膨張率ＮＣＦ４０Ｄ）に、複数の切り欠き部４１が設けられている。この切り欠き部４１は、チップ積層時において、第１半導体チップ３０Ａのチップ内周側に貼付されるＮＣＦ（図９Ａに示す例では、低ヤング率ＮＣＦ４０Ｃ）の絶縁性樹脂を外周側に流動させて逃がすための中空部である。チップ平面の外周領域に配置されるＮＣＦに切り欠き部４１を形成することで、チップ積層時に、チップ内周側に配置されるＮＣＦ（図７に示す例では、低ヤング率ＮＣＦ４０Ｃ）を外周側に逃がしやすくなり、製造性を高めることができる。特に、本変形例においては、チップ平面の内周側に位置する低ヤング率ＮＣＦ４０Ｃに切り欠き部４１が接して配置されるとともに、切り欠き部４１を放射状に配置した。これにより、第１半導体チップ３０Ａ及び第２半導体チップ３０Ｂの積層時において、切り欠き部４１を通じて低ヤング率ＮＣＦ４０Ｃの絶縁性樹脂を外周領域に、より一層逃がし易くなる。
【００４１】
ここで、図１１は、第３変形例に係る半導体チップ３０間に充填されるＮＣＦ４０の平面的な配置パターンを示す図である。第３変形例においては、チップ平面の対角に位置する一対の角部（隅部）に、他の領域に比べてフィラーの含有量が他の領域に比べて少ないＮＣＦ（以下、「フィラー低減ＮＣＦ」という）４０Ｅが配置されている。
【００４２】
本変形例に係る第１半導体チップ３０Ａの端子形成面３３には、チップ積層時に第１半導体チップ３０Ａ及び第２半導体チップ３０Ｂの位置合わせを行うために撮像装置が読み取るアライメントマーク３８が形成されている。アライメントマーク３８は、第１半導体チップ３０Ａにおける端子形成面３３の対角に位置する一対の角部（隅部）に形成されている。本変形例においては、アライメントマーク３８が形成される領域（以下、「アライメントマーク形成領域」という）ＰＡ５にフィラー低減ＮＣＦ４０Ｅを配置する。その他については、図３に示す配置パターンと同様である。なお、図１１には、丸形状のアライメントマーク３８が図示されているが、アライメントマーク３８の形状は特に限定されず、例えば十字形状やその他の形状であっても良い。また、アライメントマーク３８は、第２半導体チップ３０Ｂにおける端子形成面３３に形成されていてもよく、また、アライメントマーク３８を配置する位置、数も特に限定されない。
【００４３】
図１２Ａは、第３変形例における第１半導体チップ３０Ａの端子形成面３３に貼付されるＮＣＦのパターンを示す図である。図１２Ｂは、第３変形例における第２半導体チップ３０Ｂの端子形成面３３に貼付されるＮＣＦのパターンを示す図である。図１２Ａに示すように、第１半導体チップ３０Ａの端子形成面３３には、チップ平面の中央側に位置する高発熱領域ＰＡ１に、高熱伝導率ＮＣＦ４０Ａが貼付されている。更に、第１半導体チップ３０Ａの端子形成面３３には、チップ平面の角部に位置するアライメントマーク形成領域ＰＡ５に、フィラー低減ＮＣＦ４０Ｅが貼付されている。また、第１半導体チップ３０Ａの端子形成面３３は、高周波信号領域ＰＡ２がＮＣＦ無し領域（図１２Ａ中、白抜き領域として示す）となっている。
【００４４】
一方、第２半導体チップ３０Ｂの端子形成面３３には、チップ平面における高発熱領域ＰＡ１の外周側に位置する高周波信号領域ＰＡ２に、低誘電率ＮＣＦ４０Ｂが貼付されている。また、第２半導体チップ３０Ｂの端子形成面３３において、高周波信号領域ＰＡ２の内周側に位置する高発熱領域ＰＡ１と、角部におけるアライメントマーク形成領域ＰＡ５は、ＮＣＦ無し領域（図１２Ｂ中、白抜き領域として示す）となっている。フィラー低減ＮＣＦ４０Ｅは、チップ平面において他の領域に貼付されるＮＣＦ（本変形例では、高熱伝導率ＮＣＦ４０Ａ、誘電率ＮＣＦ４０Ｂ）に比べて含有率が少ない。
【００４５】
ここで、ＮＣＦの絶縁性樹脂に含まれるフィラーの含有量が多い程、ＮＣＦが濃色とな
り、撮像装置によるアライメントマークの認識精度が低下し易い。これに対して本変形例では、チップ平面におけるアライメントマーク形成領域ＰＡ５に、フィラー低減ＮＣＦ４０Ｅを配置することで、アライメントマーク３８をフィラー低減ＮＣＦ４０Ｅによって覆うようにした。その結果、撮像装置によるアライメントマーク３８の認識精度が悪化することを抑制できる。なお、本変形例におけるフィラー低減ＮＣＦ４０Ｅは、絶縁性樹脂にフィラーが含有されていなくても良い。言い換えると、本変形例におけるフィラー低減ＮＣＦ４０Ｅは、絶縁性樹脂にフィラーが含有されていないＮＣＦを含んでいても良い。
【００４６】
以上、実施形態に沿って本件に係る積層チップ、積層チップを搭載する基板、及び積層チップの製造方法について説明したが、本件はこれらに限定されるものではない。そして、上記実施形態について、種々の変更、改良、組み合わせ等が可能なことは当業者にとって自明である。
【符号の説明】
【００４７】
１・・・半導体装置
１０・・・基板
２０・・・積層チップ
３０・・・半導体チップ
３１・・・半導体基板
３２・・・半導体基板
３３・・・端子形成面
３４・・・電極パッド
３５・・・Ｃｕピラー
３６・・・半田接合部
３７・・・接続端子
４０・・・ＮＣＦ
ＰＡ１・・・高発熱領域
ＰＡ２・・・高周波信号領域
ＰＡ３・・・低ヤング率領域
ＰＡ４・・・低熱膨張率領域
ＰＡ５・・・アライメントマーク形成領域
４０Ａ・・・高熱伝導率ＮＣＦ
４０Ｂ・・・低誘電率ＮＣＦ
４０Ｃ・・・低ヤング率ＮＣＦ
４０Ｄ・・・低熱膨張率ＮＣＦ
４０Ｅ・・・フィラー低減ＮＣＦ
【図１】
2017059707.tif 000003
【図２】
2017059707.tif 000004
【図３】
2017059707.tif 000005
【図４】
2017059707.tif 000006
【図５Ａ】
2017059707.tif 000007
【図５Ｂ】
2017059707.tif 000008
【図６Ａ】
2017059707.tif 000009
【図６Ｂ】
2017059707.tif 000010
【図７】
2017059707.tif 000011
【図８】
2017059707.tif 000012
【図９Ａ】
2017059707.tif 000013
【図９Ｂ】
2017059707.tif 000014
【図１０】
2017059707.tif 000015
【図１１】
2017059707.tif 000016
【図１２Ａ】
2017059707.tif 000017
【図１２Ｂ】
2017059707.tif 000018