(57)【要約】【課題】半導体素子を安定的に作動させることができる複合配線基板を提供することを課題とする。【解決手段】最小配線幅が２〜８μｍの配線導体３と絶縁層２とを積層して成り、２０〜２６０℃における熱膨張係数が８〜１５ｐｐｍ／℃であり上面に半導体素子Ｓが搭載される第１配線部Ａ１と、絶縁層７から成り、２０〜２６０℃における熱膨張係数が８〜１５ｐｐｍ／℃であり第１配線部Ａ１を囲繞する枠部Ａ２と、最小配線幅が２０〜４０μｍの配線導体１０と絶縁層９とを第１配線部Ａ１と枠部Ａ２との下面に積層して成り、２０〜２６０℃における熱膨張係数が１５〜２５ｐｐｍ／℃の第２配線部Ａ３と、最小配線幅が３０〜５０μｍの配線導体１３と絶縁層１２とを第２配線部Ａ３の下面に積層して成り、２０〜２６０℃における上下面に沿った方向の熱膨張係数が８〜１５ｐｐｍ／℃であり下面に外部回路基板が接続される第３配線部Ａ４とから成る。【選択図】図１
2017063170.tif 000002
【特許請求の範囲】
【請求項１】
最小配線幅が２〜８μｍの配線パターンを含む銅から成る配線導体と絶縁層とを積層して成り、２０〜２６０℃における上下面に沿った方向の熱膨張係数が８〜１５ｐｐｍ／℃であるとともに、上面に半導体素子が搭載される第１配線部と、絶縁層から成り、２０〜２６０℃における上下面に沿った方向の熱膨張係数が８〜１５ｐｐｍ／℃であるとともに、前記第１配線部を囲繞する枠部と、最小配線幅が２０〜４０μｍの配線パターンを含む銅から成る配線導体と絶縁層とを前記第１配線部と前記枠部との下面に積層して成り、２０〜２６０℃における上下面に沿った方向の熱膨張係数が１５〜２５ｐｐｍ／℃の第２配線部と、最小配線幅が３０〜５０μｍの配線パターンを含む銅から成る配線導体と絶縁層とを前記第２配線部の下面に積層して成り、２０〜２６０℃における上下面に沿った方向の熱膨張係数が８〜１５ｐｐｍ／℃であるとともに、下面に外部回路基板が接続される第３配線部と、から成ることを特徴とする複合配線基板。
【請求項２】
前記第１配線部の厚みと、前記枠部の厚みと、前記第３配線部の厚みとが同じであることを特徴とする請求項１記載の複合配線基板。
【請求項３】
前記第１〜第３配線部、あるいは前記枠部の少なくとも一箇所に、前記配線導体を介して前記半導体素子と電気的に接続される電子部品を具備して成ることを特徴とする請求項１および２に記載の複合配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子が搭載される複合配線基板に関するものである。
【背景技術】
【０００２】
図３を基に、半導体素子Ｓが搭載された従来の複合配線基板Ｂの一例を説明する。
複合配線基板Ｂは、第１の絶縁基板Ｂ１と、第２の絶縁基板Ｂ２とを具備する。
【０００３】
第１の絶縁基板Ｂ１は、コア用の絶縁層２１と、ビルドアップ用の絶縁層２２と、配線導体２３とから成る。第１の絶縁基板Ｂ１の熱膨張係数は、およそ８〜１５ｐｐｍ／℃程度である。
【０００４】
コア用の絶縁層２１には、複数のスルーホール２４が形成されている。コア用の絶縁層２１の表面およびスルーホール２４の内側には、配線導体２３が形成されている。
コア用の絶縁層２１の厚みは、およそ２００〜２２０μｍ程度である。スルーホール２４の直径はおよそ６０〜８０μｍ程度である。
【０００５】
ビルドアップ用の絶縁層２２は、コア用の絶縁層２１の上下面に積層されている。ビルドアップ用の絶縁層２２には、複数のビアホール２５が形成されている。ビルドアップ用の絶縁層２２の表面およびビアホール２５の内側には、配線導体２３が形成されている。最上層のビルドアップ用の絶縁層２２の表面に形成された配線導体２３の一部は、半導体素子接続パッド２６として機能する。
最下層のビルドアップ用の絶縁層２２の表面に形成された配線導体２３の一部は、第１の基板接続パッド２７として機能する。
ビルドアップ用の絶縁層２２の厚みは、およそ１０〜２０μｍ程度である。ビアホール２５の直径はおよそ１５〜２０μｍ程度である。
【０００６】
配線導体２３は、例えば周知のめっき法により、製造途中の第１の絶縁基板Ｂ１をめっき被着用の治具に装着してめっき浴槽に浸漬することで形成される。
なお、配線導体２３は、微細で高密度な回路を有する半導体素子Ｓに対応するために、微細で高密度な配線を有している。
配線導体２３の最小配線幅は、およそ２〜８μｍ程度である。
【０００７】
このような第１の絶縁基板Ｂ１の上面に、半導体素子Ｓが一次実装される。一次実装は、半導体素子接続パッド２６と半導体素子Ｓの電極Ｔとを半田を介して当接させるとともに、リフロー処理により、およそ２６０℃の高温下で半田を溶融させた後、冷却することで行われる。半導体素子Ｓは、例えばシリコンやゲルマニウム等から成る。半導体素子Ｓの熱膨張係数は、およそ３〜４ｐｐｍ／℃程度である。
【０００８】
第２の絶縁基板Ｂ２は、コア用の絶縁層３１と、ビルドアップ用の絶縁層３２と、配線導体３３とから成る。第２の絶縁基板Ｂ２の熱膨張係数は、およそ１５〜２０ｐｐｍ／℃程度である。
【０００９】
コア用の絶縁層３１には、複数のスルーホール３４が形成されている。コア用の絶縁層３１の表面およびスルーホール３４の内側には、配線導体３３が形成されている。
【００１０】
ビルドアップ用の絶縁層３２は、コア用の絶縁層３１の上下面に積層されている。ビルドアップ用の絶縁層３２には、複数のビアホール３５が形成されている。ビルドアップ用の絶縁層３２の表面およびビアホール３５の内側には、配線導体３３が形成されている。最上層のビルドアップ用の絶縁層３２の表面に形成された配線導体３３の一部は、第２の基板接続パッド３６として機能する。
最下層のビルドアップ用の絶縁層３２の表面に形成された配線導体３３の一部は、外部接続パッド３７として機能する。
なお、配線導体３３は、第１の絶縁基板Ｂ１の微細で高密度な配線に接続されるとともに、配線密度の低い外部回路基板に対応するために中密度の配線を含んでいる。
配線導体３３の最小配線幅は、およそ２０〜４０μｍ程度である。
【００１１】
このような第２の絶縁基板Ｂ２の上面に、半導体素子Ｓが搭載された第１の絶縁基板Ｂ１が二次実装される。二次実装は、第２の基板接続パッド３６と第１の基板接続パッド２７とを半田を介して当接させるとともに、リフロー処理により、およそ２６０℃の高温下で半田を溶融させた後、冷却することで行われる。
さらに、外部接続パッド３７が、外部回路基板の配線導体に半田を介して接続される。これにより、半導体素子Ｓと外部回路基板とが電気的に接続され、両者の間で信号を送受信することで半導体素子Ｓが作動する。
【００１２】
ところで、従来の複合配線基板Ｂを構成する第１の絶縁基板Ｂ１には、微細配線を実現するために最小線幅が２〜８μｍの配線導体２３が形成されている。このような最小線幅が２〜８μｍの配線導体２３を形成するためには、それに対応する小径のスルーホール２４やビアホール２５が必要となる。小径のスルーホール２４やビアホール２５を形成するためには、コア用の絶縁層２１やビルドアップ用の絶縁層２２の厚みを薄いものとする必要がある。
このため、第１の絶縁基板Ｂ１の剛性は非常に小さく、製造時に発生する内部応力や外力等により反りや撓みが生じてしまうことがある。その結果、一次実装のときに、半導体素子接続パッド２６の高さが不均一になってしまい、半導体素子Ｓの電極Ｔの一部が半導体素子接続パッド２６に確実に接続されない不具合が生じる場合がある。
また、一次実装終了後は、半導体素子Ｓと第１の絶縁基板Ｂ１との熱膨張係数が異なるため、一次実装時の熱伸縮差により半導体素子Ｓが搭載された第１の絶縁基板Ｂ１に反りが生じることがある。その結果、二次実装のときに、第１の基板接続パッド２７の高さが不均一になってしまい、第２の基板接続パッド３６の一部が第１の基板接続パッド２７に確実に接続されない不具合が生じる場合がある。
このような一次実装時、あるいは二次実装時の不具合により、半導体素子Ｓと外部回路基板との間で信号の送受信が不完全になり、半導体素子が安定的に作動しないという問題がある。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特許第４９２６６９２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明は、半導体素子と基板との接続を完全に行うことで、半導体素子を安定的に作動させることができる複合配線基板を提供することを課題とする。
【課題を解決するための手段】
【００１５】
本発明の複合配線基板は、最小配線幅が２〜８μｍの配線パターンを含む銅から成る配線導体と絶縁層とを積層して成り、２０〜２６０℃における上下面に沿った方向の熱膨張係数が８〜１５ｐｐｍ／℃であるとともに、上面に半導体素子が搭載される第１配線部と、絶縁層から成り、２０〜２６０℃における上下面に沿った方向の熱膨張係数が８〜１５ｐｐｍ／℃であるとともに、第１配線部を囲繞する枠部と、最小配線幅が２０〜４０μｍの配線パターンを含む銅から成る配線導体と絶縁層とを第１配線部と枠部との下面に積層して成り、２０〜２６０℃における上下面に沿った方向の熱膨張係数が１５〜２５ｐｐｍ／℃の第２配線部と、最小配線幅が３０〜５０μｍの配線パターンを含む銅から成る配線導体と絶縁層とを第２配線部の下面に積層して成り、２０〜２６０℃における上下面に沿った方向の熱膨張係数が８〜１５ｐｐｍ／℃であるとともに、下面に外部回路基板が接続される第３配線部とから成ることを特徴とするものである。
【発明の効果】
【００１６】
本発明の複合配線基板によれば、最小配線幅が２〜８μｍの微細な配線導体が形成されており上面に半導体素子が搭載される第１配線部が、第１配線部を囲繞する枠部と、第１配線部および枠部の下面に積層されており最小配線幅が２０〜４０μｍの銅から成る配線導体が形成された第２配線部と、第２配線部の下面に積層されており最小配線幅が３０〜５０μｍの銅から成る配線導体が形成された第３配線部と一体的に形成されている。
そのため、第１配線部の剛性が単体では小さいものであったとしても、これと一体的に形成された第２配線部および第３配線部により基板全体としての剛性が保たれる。それにより、第１配線部に大きな反りや撓みが発生することが有効に抑制される。したがって、第１配線部に半導体素子を確実に搭載することができる。
また、下面に外部回路基板が接続される第３配線部が、半導体素子が搭載される第１配線部および枠部、ならびに第２配線部と一体的に形成されている。このため、二次実装が不要になり半導体素子と第３配線部との接続を確実に行うことができる。
これらにより、半導体素子を安定的に作動させることが可能な複合配線基板を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の複合配線基板の実施形態の一例を示す概略断面図である。
【図２】図２は、本発明の複合配線基板の別の実施形態の一例を示す概略断面図である。
【図３】図３は、従来の複合配線基板の実施形態の一例を示す概略断面図である。
【発明を実施するための形態】
【００１８】
図１を基に、本発明の複合配線基板Ａの一例を説明する。
複合配線基板Ａは、第１配線部Ａ１と、枠部Ａ２と、第２配線部Ａ３と、第３配線部Ａ４と、を具備する。第１配線部Ａ１の上面には半導体素子Ｓが搭載される。第３配線部Ａ４の下面には外部回路基板が接続される。
【００１９】
第１配線部Ａ１は、コア用の絶縁層１と、ビルドアップ用の絶縁層２と、第１配線導体３とから成る。
第１配線導体３は、微細で高密度な回路を有する半導体素子Ｓに対応するために、微細で高密度な配線を有している。
【００２０】
コア用の絶縁層１は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させたプリプレグを上下から平板プレスで加熱しながら加圧することで形成されて成る。
コア用の絶縁層１には、複数のスルーホール４が形成されている。コア用の絶縁層１の表面およびスルーホール４の内側には、第１配線導体３が形成されている。
コア用の絶縁層１の厚みは、およそ２００〜２２０μｍ程度である。スルーホール４は、例えばブラスト加工やドリル加工により形成される。スルーホール４の直径は、およそ６０〜８０μｍ程度である。
【００２１】
ビルドアップ用の絶縁層２は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁フィルムを、コア用の絶縁層１の上下面に張着して加熱しながら加圧することで形成されて成る。ビルドアップ用の絶縁層２は、酸化ケイ素や水酸化アルミニウム等の無機絶縁粒子を含んでいても良い。
ビルドアップ用の絶縁層２には、複数のビアホール５が形成されている。ビルドアップ用の絶縁層２の表面およびビアホール５の内側には、第１配線導体３が形成されている。
ビルドアップ用の絶縁層２の厚みは、およそ１０〜２０μｍ程度である。ビアホール５は、例えばレーザー加工により形成される。ビアホール５の直径は、およそ１５〜２０μｍ程度である。最上層のビルドアップ用の絶縁層２の表面に形成された第１配線導体３の一部は、半導体素子接続パッド６として機能する。
【００２２】
第１配線導体３は、例えば周知のセミアディティブ法により、銅等の良導電性材料から形成されて成る。第１配線導体３の最小配線幅は、およそ２〜８μｍ程度である。
【００２３】
このような、第１配線部Ａ１の熱膨張係数は、およそ８〜１５ｐｐｍ／℃程度である。第１配線部Ａ１の熱膨張係数を小さくして、第１配線部Ａ１に搭載される半導体素子Ｓの熱膨張係数との差を抑えることで、熱伸縮差による応力によって半導体素子接続パッド６と半導体素子Ｓの電極Ｔとの間にクラックが生じることを抑制できる。
【００２４】
枠部Ａ２は、枠用絶縁層７と、開口部８と、を具備する。
枠部Ａ２は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させたプリプレグを上下から平板プレスで加熱しながら加圧した後に、レーザー加工により第１配線部Ａ１を収容する開口部８を形成されて成る。
開口部８に収容された第１配線部Ａ１と枠部Ａ２との間隙は、固定用の樹脂Ｒが充填されている。
このような、枠部Ａ２の熱膨張係数は、およそ８〜１５ｐｐｍ／℃程度である。枠部Ａ２の熱膨張係数を、第１配線部Ａ１の熱膨張係数に近い値にしておくことで熱伸縮差による応力の発生を小さくして、第１配線部Ａ１と枠部Ａ２との間隙にクラックが生じることを抑制できる。
【００２５】
第２配線部Ａ３は、第２絶縁層９と、第２配線導体１０と、を具備する。
なお、第２配線導体１０は、第１配線部Ａ１の微細で高密度な第１配線導体３に接続されるとともに、配線密度の低い第３配線部Ａ４に対応するために中密度の配線を含んでいる。
第２絶縁層９は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含有する電気絶縁フィルムを、第１配線部Ａ１および枠部Ａ２の下面、あるいは先に形成された上側の第２絶縁層９の下面に張着して加熱することで形成されて成る。第２絶縁層９は、酸化ケイ素や水酸化アルミニウム等の無機絶縁粒子を含んでいても良い。
第２絶縁層９には、第１配線導体３あるいは上側の第２絶縁層９に形成された第２配線導体１０の一部を底面とする複数の第２ビアホール１１が形成されている。第２絶縁層９の表面および第２ビアホール１１の内側には、第２配線導体１０が形成されている。
第２ビアホール１１は、例えばレーザー加工により形成される。第２ビアホール１１の直径は、およそ４０〜８０μｍ程度である。
なお、第２絶縁層９は、第２配線導体１０の伝送特性の安定化のためガラスクロスを埋設しないことが好ましい。このため、第２配線部Ａ３の熱膨張係数は、およそ１５〜２５ｐｐｍ／℃程度である。
【００２６】
第２配線導体１０は、例えば周知のセミアディティブ法により、銅等の良導電性材料から形成されて成る。第２配線導体１０の最小配線幅は、およそ２０〜４０μｍ程度である。
【００２７】
第３配線部Ａ４は、第３絶縁層１２と、第３配線導体１３と、を具備する。
第３絶縁層１２は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等を含浸させた熱硬化性樹脂を含有するプリプレグを、第２配線部Ａ３の下面に張着して加熱することで形成されて成る。
第３絶縁層１２には、第２配線導体１０および先に形成された上側の第３絶縁層１２の第３配線導体１３の一部を底面とする複数の第３ビアホール１４が形成されている。第３絶縁層１２の表面および第３ビアホール１４の内側には、第３配線導体１３が形成されている。
第３ビアホール１４は、例えばレーザー加工により形成される。第３ビアホール１４の直径は、およそ６０〜１００μｍ程度である。
【００２８】
第３配線導体１３は、例えば周知のセミアディティブ法により、銅等の良導電性材料から形成されて成る。第３配線導体１３の最小配線幅は、およそ３０〜５０μｍ程度である。
【００２９】
このような、第３配線部Ａ４の熱膨張係数は、およそ８〜１５ｐｐｍ／℃程度である。
【００３０】
上述のような複合配線基板Ａにおける第１配線部Ａ１上面の半導体素子接続パッド６に半導体素子Ｓの電極Ｔを半田を介して当接させるとともに、リフロー処理により、およそ２６０℃の高温下で半田を溶融させた後、冷却することで半導体素子Ｓが第１配線部Ａ１上面に搭載される。また、第３配線部Ａ４下面の第３配線導体１３に、外部回路基板の配線導体が半田を介して接続される。これにより、半導体素子Ｓと外部回路基板とが電気的に接続される。
【００３１】
ところで、本例の複合配線基板Ａにおいては、最小配線幅が２〜８μｍの微細な第１配線導体３が形成されており上面に半導体素子Ｓが搭載される第１配線部Ａ１が、第１配線部Ａ１を囲繞する枠部Ａ２と、第１配線部Ａ１および枠部Ａ２の下面に積層されており最小配線幅が２０〜４０μｍの銅から成る第２配線導体１０が形成された第２配線部Ａ３と、第２配線部Ａ３の下面に積層されており最小配線幅が３０〜５０μｍの銅から成る第３配線導体１３が形成された第３配線部Ａ４と一体的に形成されている。
第１配線部Ａ１は、微細な第１配線導体３に対応したスルーホール４やビアホール５の形成の便宜上、コア用の絶縁層１の厚みやビルドアップ用の絶縁層２の厚みを薄くする必要があり剛性が小さくなってしまう。しかしながら、第１配線部Ａ１の剛性が単体では小さいものであったとしても、これと一体的に形成された第２配線部Ａ３および第３配線部Ａ４により基板全体としての剛性が保たれる。それにより、第１配線部Ａ１に大きな反りや撓みが発生することが有効に抑制される。したがって、第１配線部Ａ１に半導体素子Ｓを確実に搭載することができる。
また、下面に外部回路基板が接続される第３配線部Ａ４が、半導体素子Ｓが搭載される第１配線部Ａ１および枠部Ａ２、ならびに第２配線部Ａ３と一体的に形成されている。このため、二次実装が不要であり半導体素子Ｓと第３配線部Ａ４との電気的な接続がより安定したものになる。
さらに、リフロー処理が行われる２０〜２６０℃における第１配線部Ａ１の熱膨張係数および枠部Ａ２の熱膨張係数、ならびに第３配線部Ａ４の熱膨張係数を近い値にしておくことで、第２配線部Ａ３を挟んで熱膨張係数が上下対称な関係になるため、第１配線部Ａ１および枠部Ａ２、ならびに第３配線部Ａ４の挙動差を小さくできることから複合配線基板Ａに生じる反りの発生を抑制することができる。
なお、第１配線部Ａ１の厚みおよび枠部Ａ２の厚み、ならびに第３配線部Ａ３の厚みを同じ厚みにしておくと反りの発生をさらに効果的に抑制することができる。
これにより、複合配線基板Ａと外部回路基板とを確実に接続することが可能になる。
これらの結果、半導体素子Ｓを安定的に作動させることが可能な複合配線基板Ａを提供することができる。
【００３２】
なお、本発明は、上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、本例では電子部品を具備しない複合配線基板Ａを示したが、図２に示すように、第１配線部Ａ１に電子部品Ｄを内蔵しても構わない。電子部品Ｄとしては、例えばチップコンデンサーが挙げられる。このようなチップコンデンサーは、第１配線導体３を介して半導体素子Ｓに電気的に接続される。半導体素子Ｓの近くにチップコンデンサーを設けることで、過渡的な電圧変化が生じた際にチップコンデンサーから半導体素子Ｓに適時電荷を供給することが可能になるため、半導体素子Ｓをより安定的に作動させることが可能な複合配線基板Ａを提供することができる。
【符号の説明】
【００３３】
１            （コア用の）絶縁層
２            （ビルドアップ用の）絶縁層
３            （第１）配線導体
７            （枠用の）絶縁層
９            （第２）絶縁層
１０          （第２）配線導体
１２          （第３）絶縁層
１３          （第３）配線導体
Ａ            複合配線基板
Ａ１          第１配線部
Ａ２          枠部
Ａ３          第２配線部
Ａ４          第３配線部
Ｓ            半導体素子
【図１】
2017063170.tif 000003
【図２】
2017063170.tif 000004
【図３】
2017063170.tif 000005