(57)【要約】【課題】クラックを抑制できるウェーハ及び半導体装置を提供する。【解決手段】実施形態によれば、ウェーハは、基体と、下地部と、を含む。前記基体は、複数の結晶粒を含む。前記下地部は、非晶質の第１下地層と、シリコンを含む第２下地層と、を含む。前記第１下地層は、前記第２下地層と前記基体との間に設けられる。前記第１下地層の厚さは、１４０ナノメートル以下である。前記第２下地層の厚さは、７０ナノメートル以下である。前記結晶粒の平均の粒径は、３．１マイクロメートル未満である。【選択図】図１
2017059598.tif 000002
【特許請求の範囲】
【請求項１】
複数の結晶粒を含む基体と、
下地部と、
を備え、
前記下地部は、
非晶質の第１下地層と、
シリコンを含む第２下地層と、
を含み、
前記第１下地層は、前記第２下地層と前記基体との間に設けられ、
前記第１下地層の厚さは、１４０ナノメートル以下であり、
前記第２下地層の厚さは、７０ナノメートル以下であり、
前記結晶粒の平均の粒径は、３．１マイクロメートル以下である、ウェーハ。
【請求項２】
前記平均の粒径は、２．５マイクロメートル以上である、請求項１記載のウェーハ。
【請求項３】
前記複数の多結晶は、窒化アルミニウムを含む、請求項１または２に記載のウェーハ。
【請求項４】
前記第１下地層は、酸化シリコンを含む、請求項１〜３のいずれか１つに記載のウェーハ。
【請求項５】
前記基体は、前記第１下地層と接する基体面を有し、
前記基体面は、凹凸を有し、
前記凹凸の深さは、５０ナノメートル以上６５ナノメートル以下である、請求項１〜４のいずれか１つに記載のウェーハ。
【請求項６】
前記第１下地層の前記厚さは、１５ナノメートル以上であり、
前記第２下地層の前記厚さは、８ナノメートル以上である、請求項１〜５のいずれか１つに記載のウェーハ。
【請求項７】
第３下地層をさらに含み、
前記第１下地層と前記第３下地層との間に、前記第２下地層が配置され、
前記第３下地層に含まれる窒素の濃度は、前記第２下地層に含まれる窒素の濃度よりも高い、請求項１〜６のいずれか１つに記載のウェーハ。
【請求項８】
前記第２下地層は、前記第１下地層の側の第１面と、前記第１面と反対側の第２面と、を有し、
前記第２面は、シリコンの（１１１）面及びシリコンの（１１３）面のいずれかである、請求項１〜７のいずれか１つに記載のウェーハ。
【請求項９】
前記第２下地層は、前記第１下地層の側の第１面と、前記第１面と反対側の第２面と、を有し、
前記第２面と、シリコンの（１１１）面と、の間の角度は、１度以下である、請求項１〜７のいずれか１つに記載のウェーハ。
【請求項１０】
中間部をさらに備え、
前記中間部と前記基体との間に前記下地部が配置され、
前記中間部は、
窒化アルミニウムを含む第１中間層と、
アルミニウムとガリウムと窒素と含む第２中間層と、
ガリウムと窒素とを含む第３中間層と、
を含み、
前記第３中間層と前記下地部との間に前記第１中間層が配置され、
前記第３中間層と前記第１中間層との間に前記第２中間層が配置される、請求項１〜９のいずれか１つに記載のウェーハ。
【請求項１１】
前記第１中間層における貫通転位密度は、１×１０１０／ｃｍ２以下である、請求項１０記載のウェーハ。
【請求項１２】
機能部をさらに備え、
前記機能部と前記下地部との間に前記中間部が配置され、
前記機能部は、第１導電形の第１窒化物半導体を含む第１半導体層を含む、請求項１０または１１に記載のウェーハ。
【請求項１３】
前記機能部は、
第２導電形の第２窒化物半導体を含む第２半導体層と、
前記第１半導体層と前記第２半導体層との間に設けられた第３半導体層と、
をさらに含む、請求項１２記載のウェーハ。
【請求項１４】
請求項１０または１１に記載のウェーハと、
第１導電形の第１窒化物半導体を含む第１半導体層を含む機能部と、
を備え、
前記下地部と前記機能部との間に前記中間部が配置される、半導体装置。
【請求項１５】
ゲート電極と、
ソース電極と、
ドレイン電極と、
をさらに備え、
前記中間部と前記ゲート電極との間に前記機能部が配置され、
前記機能部は、
前記ゲート電極と前記第１半導体層との間に設けられた第１半導体領域と、
前記ゲート電極と前記第１半導体領域との間に設けられた部分を含む第２半導体領域と、
前記ゲート電極と前記第２半導体領域との間に設けられた第３半導体領域と、
を含み、
前記ソース電極は、前記第２半導体領域と電気的に接続され、
前記ドレイン電極は、前記第２半導体領域と電気的に接続され、
前記基体から前記下地部に向かう第１方向に対して交差する第２方向における前記ゲート電極の位置は、前記第２方向における前記ソース電極の位置と、前記第２方向における前記ドレイン電極の位置との間に位置する、請求項１４記載の半導体装置。
【請求項１６】
基体側電極をさらに備え、
前記第２下地層は、導電性であり、
前記基体側電極は、前記第２下地層と電気的に接続される、請求項１５記載の半導体装置。
【請求項１７】
前記基体は、前記第１方向と交差する平面内において前記基体側電極の少なくとも一部の周りに設けられ、
前記基板は、前記基体と、前記基体側電極の前記少なくとも一部と、の間に設けられた間隙を有し、
前記第２方向における前記間隙の位置は、前記第２方向における前記ドレイン電極の前記位置と、前記基体側電極と前記第２下地層との界面の前記第２方向における位置と、の間に位置する、請求項１６記載の半導体装置。
【請求項１８】
前記基体側電極は、前記第１半導体層とさらに電気的に接続される、請求項１７記載の半導体装置。
【請求項１９】
前記基体側電極は、前記第２方向において前記基体と重なる部分を含み、
前記第２方向において前記基体と重なる前記部分の前記第２方向の長さと、記第２方向に沿った前記間隙の長さと、の和は、前記平均の粒径以上である、請求項１７または１８に記載の半導体装置。
【請求項２０】
前記機能部は、前記第１半導体領域と前記第２半導体領域との間に設けられた第４半導体領域をさらに含み、
前記第４半導体領域は、
前記ゲート電極と前記第１半導体層との間に設けられた部分と、
前記ドレイン電極と前記第１半導体層との間設けられた部分と、
を含み、
前記ドレイン電極と前記第１半導体層との間設けられた前記部分におけるアルミニウムの組成比は、前記ゲート電極と前記第１半導体層との間設けられた前記部分におけるアルミニウムの組成比よりも高い、請求項１７〜１９のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ウェーハ及び半導体装置に関する。
【背景技術】
【０００２】
窒化物半導体装置において、基板上に、窒化物半導体が形成される。基板と窒化物半導体との間の熱膨張係数の差に起因して、クラックが発生することがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第６７９４２７６Ｂ２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、クラックを抑制できるウェーハ及び半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、ウェーハは、基体と、下地部と、を含む。前記基体は、複数の結晶粒を含む。前記下地部は、非晶質の第１下地層と、シリコンを含む第２下地層と、を含む。前記第１下地層は、前記第２下地層と前記基体との間に設けられる。前記第１下地層の厚さは、１４０ナノメートル以下である。前記第２下地層の厚さは、７０ナノメートル以下である。前記結晶粒の平均の粒径は、３．１マイクロメートル以下である。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）〜図１（ｃ）は、第１の実施形態に係るウェーハを例示する模式図である。
【図２】図２（ａ）〜図２（ｃ）は、第１の実施形態に係る基板の製造方法を例示する工程順模式的断面図である。
【図３】図３（ａ）及び図３（ｂ）は、基板に生じる剥がれの実験結果を例示する模式図である。
【図４】基板に生じる剥がれの実験結果を例示する模式図である。
【図５】図５（ａ）及び図５（ｂ）は、基体の表面の凹凸を示す模式図である。
【図６】基体の特性を例示するグラフである。
【図７】シリコン膜の特性を例示するグラフ図である。
【図８】第１の実施形態に係る別のウェーハを例示する模式図である。
【図９】図９（ａ）及び図９（ｂ）は、第１の実施形態に係る別のウェーハを例示する模式的断面図である。
【図１０】ウェーハの特性を例示するグラフ図である。
【図１１】第２の実施形態に係る半導体装置を例示する模式的断面図である。
【図１２】第３の実施形態に係るウェーハを例示する模式的断面図である。
【図１３】第４の実施形態に係る半導体装置を例示する模式的断面図である。
【図１４】第５の実施形態に係る半導体装置を例示する模式的断面図である。
【図１５】図１５（ａ）及び図１５（ｂ）は、第５の実施形態に係る別の半導体装置を例示する模式図である。
【図１６】第５の実施形態に係る別の半導体装置を例示する模式的断面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）
図１（ａ）〜図１（ｃ）は、第１の実施形態に係るウェーハを例示する模式図である。  図１（ａ）及び図１（ｂ）は、模式的断面図である。図１（ｃ）は、走査型電子顕微鏡ＳＥＭ（Scanning Electron Microscope）像である。図１（ｂ）は、図１（ｃ）を基に描いた模式図である。  
図１（ａ）に示すように、本実施形態に係るウェーハ１５０は、基体６０と、下地部６５と、を含む。下地部６５は、第１下地層６１と、第２下地層６２と、を含む。基体６０及び下地部６５（第１下地層６１及び第２下地層６２）は、基板５０に含まれる。第１下地層６１は、第２下地層６２と基体６０との間に設けられる。第１下地層６１は、基体６０と接する。
【０００９】
基体６０から下地部６５に向かう方向（例えば基体６０から第２下地層６２に向かう方向）をＺ軸方向（第１方向）とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。
【００１０】
本願明細書において、第１要素が第２要素の上に設けられる状態は、第１要素と第２要素とが接する状態と、第１要素と第２要素との間に第３要素が設けられる状態と、を含む。
【００１１】
基体６０は、基体面６０ｓ（例えば、基体６０の主面）を有する。基体面６０ｓは、例えば、Ｚ軸方向に対して実質的に垂直である。基体面６０ｓは、第１下地層６１と接する。第１下地層６１は、基体面６０ｓの上に設けられる。第２下地層６２は、第１下地層６１の上に設けられる。
【００１２】
第１下地層６１は、例えば、非晶質である。第１下地層６１は、例えば、酸化シリコンを含む。第１下地層６１は、例えば、二酸化シリコンを含む。第１下地層６１は、例えば、酸化シリコン及び酸窒化シリコンの少なくともいずれかを含んでも良い。第１下地層６１は、例えば、酸化シリコン層である。
【００１３】
第１下地層６１の厚さｔ１（Ｚ軸方向の長さ）は、例えば、１４０ナノメートル（ｎｍ）以下である。厚さｔ１は、例えば、１５ｎｍ以上である。剥がれ抑制のため、厚さｔ１は、より望ましくは３５ｎｍ以上である。厚さｔ１は、例えば、約１００ｎｍである。
【００１４】
第２下地層６２は、結晶性である。第２下地層６２は、例えば、シリコンを含む。第２下地層６２は、例えば、シリコン層である。第２下地層６２の厚さｔ２（Ｚ軸方向の長さ）は、例えば、７０ｎｍ以下である。厚さｔ２は、例えば８ｎｍ以上である。剥がれ抑制のため、厚さｔ２は、より望ましくは１８ｎｍ以上である厚さｔ２は、例えば、約５０ｎｍである。
【００１５】
基体６０は、基体面６０ｓに加え、裏面６０ｒを有する。裏面６０ｒは、基体面６０ｓとは反対側の面である。基体６０の厚さｔ０（Ｚ軸方向の長さ）は、例えば、約０．７ｍｍ（例えば０．１５ｍｍ以上１．５ｍｍ以下）である。厚さｔ０は、基体面６０ｓと裏面６０ｒとの間の距離に対応する。
【００１６】
ウェーハ１５０の平面形状（基板５０の平面形状）は、例えば、略円形である。基板５０の直径は、例えば、２００ｍｍ以上である。直径は、例えば、４５０ｍｍ以下である。実施形態において、直径の上限は、任意である。
【００１７】
図１（ｂ）に示すように、基体６０は、複数の結晶粒６０ｇを含む。複数の結晶粒６０ｇは、例えば、窒化アルミニウム（ＡｌＮ）を含む。すなわち、基体６０は、例えば、多結晶を含む。多結晶は、ＡｌＮを含む。多結晶は、例えば、焼結体を含む。基体６０は、例えば、ＡｌＮ多結晶焼結体を含む。結晶粒６０ｇは、粒界６０ｂで囲まれる。
【００１８】
例えば、基体６０の断面において、複数の結晶粒６０ｇが観察される。例えば、ＳＥＭにより断面が観察される。観察像において、複数の結晶粒６０ｇのそれぞれは、必ずしも球形ではない。１つの方向における結晶粒６０ｇの長さは、別の１つの方向における結晶粒６０ｇの長さよりも長い。１つの結晶粒６０ｇにおいて、１つの方向において、その結晶粒６０ｇの長さが最も長い。１つの結晶粒６０ｇにおいて、結晶粒６０ｇの最も長い長さをＬ１とする。この１つの方向に対して直交する方向に沿ったその１つの結晶粒６０ｇの最も長い長さをＬ２とする。長さＬ１と長さＬ２との相乗平均（（Ｌ１×Ｌ２）１／２）を、その１つの結晶粒６０ｇの径とする。複数の結晶粒６０ｇのそれぞれは、このような径を有する。複数の結晶粒６０ｇのそれぞれの径の算術平均を、基体６０における平均の粒径ｄ６０とする。
【００１９】
このように、結晶粒６０ｇの平均の粒径ｄ６０は、例えば、基体６０の断面のＳＥＭ像から算出される。算出のための断面の面積は５０μｍ２である。
【００２０】
実施形態においては、結晶粒６０ｇの平均の粒径ｄ６０は、例えば、３．１μｍ（マイクロメートル）未満である。平均の粒径ｄ６０は、例えば、２．５μｍ以上である。
【００２１】
基体６０の基体面６０ｓは、凹凸６０ｄｐを有する。凹凸６０ｄｐの深さＤ６０（高さ）は、例えば、５０ｎｍ以上６５ｎｍ以下である。
【００２２】
凹凸６０ｄｐは、例えば、複数の凹部または複数の凸部を含む。例えば、基体６０の断面（Ｚ軸方向を含む断面）から、凹凸６０ｄｐ（複数の凹部または複数の凸部）が、観察される。凹凸６０ｄｐの深さＤ６０は、この断面から得られる。基体６０の基体面６０ｓの凹凸ｄｐの複数の凹部または複数の凸部の像（断面像）から、複数の凹部または複数の凸部のそれぞれの深さ（または高さ）が求められる。そして、所定の範囲における複数の凹部または複数の凸部のそれぞれの深さ（または高さ）の最大値が、凹凸６０ｄｐの深さＤ６０とされる。凹凸６０ｄｐの深さＤ６０は、凹凸６０ｄｐの高さでもある。基体面６０ｓの凹凸ｄｐは、複数の観察像から得られても良い。
【００２３】
凹凸６０ｄｐの深さＤ６０の算出において、所定の範囲は、７．５μｍの長さの範囲とする。すなわち、基体６０の断面（Ｚ軸方向を含む断面）のＳＥＭ像中において、基体面６０ｓの幅（Ｚ軸方向に対して垂直な方向の長さ）が７．５μｍの範囲が、所定の範囲とされる。この幅の基体面６０ｓにおける複数の凹凸６０ｄｐの深さ（最大値）が、深さＤ６０とされる。
【００２４】
基体面６０ｓは、例えば、研磨により形成される。基体面６０ｓにおける研磨の精度は、裏面６０ｒにおける研磨の精度よりも高い。裏面６０ｒも凹凸を有しても良い。基体面６０ｓにおける凹凸６０ｄｐの深さＤ６０は、裏面６０ｒにおける凹凸の深さよりも小さい。
【００２５】
図１（ａ）に示すように、第２下地層６２の上に機能部１０Ｆが形成される。機能部１０Ｆは、例えば、窒化物半導体を含む。機能部１０Ｆは、例えば、ＧａＮなどを含む。
【００２６】
実施形態に係る基板５０においては、基体６０は、例えば、ＡｌＮを含む。一方、機能部１０Ｆは、窒化物半導体を含む。基体６０の熱膨張係数は、機能部１０Ｆの熱膨張係数に比較的近い。このため、基板５０の上に、機能部１０Ｆを高温で形成し、その後室温に戻したときの、基板５０の反りが抑制できる。
【００２７】
例えば、シリコン基板の上に窒化物半導体層を形成する参考例において、基板に大きな反りが生じる。これは、シリコンと窒化物半導体との間の熱膨張係数の差が大きいためである。
【００２８】
実施形態においては、基体６０の熱膨張係数は、機能部１０Ｆの熱膨張係数の０．７５倍以上１．３倍以下である。これにより、反りが抑制できる。
【００２９】
基板５０の上に機能部１０Ｆを形成したとき、基体６０と機能部１０Ｆとの間に、第１下地層６１及び第２下地層６２が設けられる。これらの下地層の熱膨張係数と、基体６０の熱膨張係数と、の差は大きい。しかし、下地層の両側に、熱膨張係数が比較的近い２つの層（基体６０及び機能部１０Ｆ）が設けられるため、反りは抑制される。
【００３０】
そして、これらの下地層と基体６０との間の熱膨張係数が大きく異なり、これらの下地層と機能部１０Ｆとの間の熱膨張係数が大きく異なっていても、これらの下地層の厚さが薄いため、これらの下地層にクラックなどが生じることが抑制される。
【００３１】
例えば、サファイア基板の上に、窒化物半導体層を形成する第１参考例がある。この場合、サファイアと窒化物半導体との間において、熱膨張係数の差は比較的小さく、格子間隔の差も比較的小さい。このため、第１参考例において、窒化物半導体層にはクラックが生じにくい。しかし、窒化物半導体層における転位密度は比較的高い。これは、サファイアの結晶構造（コランダム構造）と、窒化物半導体層の結晶構造（ウルツァイト構造）と、が、互いに異なることが原因であると考えられる。
【００３２】
一方、シリコン基板の上に、窒化物半導体層を形成する第２参考例がある。大きい面積のシリコン基板が安価に入手できるため、低コスト化に有利であると考えられている。しかしながら、シリコンと窒化物半導体との間において熱膨張係数の差が大きい。このため、第２参考例においては、窒化物半導体層を高温で形成した後に室温に戻したときに、基板に大きな反りが生じる。窒化物半導体層にクラックが生じ易い。シリコンの熱膨張係数が窒化物半導体の熱膨張係数よりも小さく、シリコンの熱膨張係数と窒化物半導体の熱膨張係数の差が大きい。窒化物半導体が引っ張りひずみを受ける。このため、基板が反りやすく、クラックが発生しやすい。
【００３３】
一方、ＧａＮ単結晶基板またはＡｌＮ単結晶基板の上に、窒化物半導体層を形成する第３参考例がある。この場合には、基板と窒化物半導体層との間において、熱膨張係数の差が小さいため、クラックは生じにくい。そして、結晶構造が同様であるため、転位密度は低く、高い結晶品質が得られる。しかしながら、これらの単結晶基板において、大面積を得ることが困難である。このため、コストの低減に限界がある。
【００３４】
例えば、ＡｌＮなどの多結晶基板においては、大面積が、比較的容易に得られる。そして、ＡｌＮなどの熱膨張係数と、窒化物半導体層の熱膨張係数と、の差は小さい、または、差がない。このため、ＡｌＮなどの多結晶基板の上に、窒化物半導体層を設ける場合には、熱膨張係数の差に起因するクラックは生じ難い。ただし、多結晶基板の上に窒化物半導体層を直接形成すると、窒化物半導体層は、多結晶基板に含まれる複数の結晶粒のそれぞれの結晶方位の影響を受ける。このため、窒化物半導体層において、良好な結晶性を得ることが困難である。
【００３５】
実施形態においては、ウェーハ１５０（基板５０）は、例えば、ＡｌＮの多結晶の基体６０と、基体６０の上に設けられた酸化シリコンの第１下地層６１と、第１下地層６１の上に設けられたシリコンを含む第２下地層６２と、を含む。第２下地層６２を設けることで、第２下地層６２の上に窒化物半導体層を形成したときに、窒化物半導体層において、基体６０の複数の結晶粒のそれぞれの結晶方位の影響が抑制できる。
【００３６】
このとき、ＡｌＮの多結晶の基体６０の上に、シリコンの第２下地層６２を直接設けると、ＡｌＮとシリコンとが反応する。このため、所望の下地層を得ることが困難である。
【００３７】
実施形態においては、ＡｌＮの多結晶の基体６０と、シリコンを含む第２下地層６２と、の間に、酸化シリコンを含む第１下地層６１を設ける。これにより、この反応が抑制され、所望のシリコン層（第２下地層６２）が得られる。
【００３８】
このような基板５０の上（シリコンの第２下地層６２の上）に、窒化物半導体を含む機能部１０Ｆが形成される。シリコンの表面において、転移密度は、低い。このため、シリコンの第２下地層６２の上に、窒化物半導体層を形成することで、転位密度が低い窒化物半導体層（機能部１０Ｆ）が得られる。良好な結晶性の窒化物半導体層（機能部１０Ｆ）が得られる。シリコンの第２下地層６２の上に、例えば、シリコン窒化物（ＳｉＮ）を含む層を形成し、さらに、その上に、窒化物半導体層を形成しても良い。これにより、転位密度がさらに低い窒化物半導体層（機能部１０Ｆ）が得られる。
【００３９】
基体６０（ＡｌＮの多結晶基板）と、機能部１０Ｆ（窒化物半導体）と、の間において、熱膨張係数の差が小さいため、クラックは生じ難い。そして、多結晶基板を用いることで、大面積が比較的容易に得られる。
【００４０】
実施形態においては、これらの下地層の厚さを薄くする。これにより、機能部１０Ｆ（窒化物半導体層）を高温で成長させたときの温度変化に起因する応力が、下地層に加わったときにおいて、多数のクラックを生じさせないで、これらの下地層の変形が可能である。下地層に応力が加わったときに、下地層におけるクラックの発生が抑制される。
【００４１】
後述するように、実施形態において、基体６０の多結晶の結晶粒６０ｇの平均の粒径ｄ６０が所定の大きさのときに、良好な特性が得られる。適正な平均の粒径ｄ６０について説明する前に、実施形態に係る基板５０の製造方法の例について説明する。
【００４２】
図２（ａ）〜図２（ｃ）は、第１の実施形態に係る基板の製造方法を例示する工程順模式的断面図である。  
図２（ａ）に示すように、第１構造体Ｓ１と、第２構造体Ｓ２と、が用意される。
【００４３】
第１構造体Ｓ１は、基体６０と、第１酸化シリコン膜６１ａと、を含む。第１酸化シリコン膜６１ａは、第１下地層６１の一部となる。第１酸化シリコン膜６１ａは、基体６０の基体面６０ｓの上に設けられる。第１酸化シリコン膜６１ａの厚さｔ１１は、例えば、７ｎｍ以上１４０ｎｍ以下（例えば約４０ｎｍ）である。
【００４４】
基体６０となる多結晶基板は、例えば、焼結などにより形成される。この多結晶基板の表面を研磨することで、基体６０が得られる。
【００４５】
第２構造体Ｓ２は、シリコン基板６２ｓと、第２酸化シリコン膜６１ｂと、を含む。第２酸化シリコン膜６１ｂは、第１下地層６１の一部となる。シリコン基板６２ｓは、面６２ｓａと、面６２ｓｂと、を有する。面６２ｓｂは、面６２ｓａとは反対側の面である。第２酸化シリコン膜６１ｂは、面６２ｓａの上に設けられる。シリコン基板６２ｓの厚さｔ２１は、例えば、０．２８ｍｍ以上１．２ｍｍ以下（例えば約０．６５ｍｍ）である。第２酸化シリコン膜６１ｂの厚さｔ２２は、例えば５ｎｍ以上５０ｎｍ以下（例えば約３０ｎｍ）である。
【００４６】
図２（ａ）に示すように、第１構造体Ｓ１と、第２構造体Ｓ２と、が、互いに対向して配置される。第１酸化シリコン膜６１ａと、第２酸化シリコン膜６１ｂと、が互いに対向させられる。
【００４７】
図２（ｂ）に示すように、第１酸化シリコン膜６１ａと、第２酸化シリコン膜６１ｂと、を接合する。例えば、第１酸化シリコン膜６１ａと、第２酸化シリコン膜６１ｂと、を接触させて、加熱する。これにより、これらの酸化シリコン膜が接合される。これにより、第１構造体Ｓ１と第２構造体Ｓ２と、が接合される。接合された、第１酸化シリコン膜６１ａ及び第２酸化シリコン膜６１ｂにより、第１下地層６１が形成される。
【００４８】
図２（ｃ）に示すように、シリコン基板６２ｓの厚さｔ２１を減少させる。これにより、シリコン基板６２ｓから第２下地層６２が得られる。これにより、基板５０が得られる。
【００４９】
このような方法で得られる基板５０において、下地層の剥がれが生じる場合があることが分かった。下地層の剥がれは、基体６０の表面状態に依存する。特に、基体６０の表面（基体面６０ｓ）の凹凸６０ｄｐが剥がれに関係していると考えられる。
【００５０】
上記のように、基体６０となる多結晶基板の表面を研磨することで、基体６０が得られる。このとき、多結晶の結晶粒６０ｇを含む基体６０の基体面６０ｓに凹凸６０ｄｐが形成される。基体面６０ｓの凹凸６０ｄｐは、結晶粒６０ｇの粒径の影響を受ける。例えば、基体６０となる基板が非結晶または単結晶の場合は、基板の表面の凹凸の程度は、研磨の条件により定まる。しかしながら、多結晶基板の場合には、基板の表面を高い精度で研磨したとしても、基板の表面に、凹凸が残る。この凹凸は、多結晶の結晶粒６０ｇに起因している。基体６０の基体面６０ｓの凹凸６０ｄｐの深さＤ６０は、結晶粒６０ｇのサイズ（粒径）の影響を受ける。
【００５１】
以下、本願発明者が行った実験について説明する。実験においては、ＡｌＮの多結晶を含む基体６０において、結晶粒６０ｇの平均の粒径ｄ６０（サイズ）が変更される。サイズの変更は、基体６０の焼結条件などによって変更される。結晶粒６０ｇの平均の粒径ｄ６０が異なる基体６０の上に、酸化シリコンの第１下地層６１が形成され、第１構造体Ｓ１が形成される。このような第１構造体Ｓ１が、第２構造体Ｓ２と接合される。
【００５２】
実験によると、ＡｌＮの結晶粒６０ｇの平均の粒径ｄ６０が、約３．１μｍを超えるときは（例えば、３．３μｍまたは４．７μｍのとき）は、第１下地層６１の第１酸化シリコン膜６１ａが剥がれやすい。基体６０の基体面６０ｓの上に第１酸化シリコン膜６１ａを形成したときに、酸化シリコンが、基体面６０ｓの凹部の深い位置を埋め込むことができず、凹部の深い位置に空洞が残ることが原因であると、考えられる。この状態の第１構造体Ｓ１（基体６０及び第１酸化シリコン膜６１ａ）と、第２構造体Ｓ２と、を接合すると、接合処理後に、第１酸化シリコン膜６１ａが基体６０から剥がれやすい。接合の加熱工程（例えば１００℃以上３００℃以下）において、基体６０の基体面６０ｓの凹凸６０ｄｐの凹部の空洞に存在するガスが膨張し、剥がれが生じると、考えられる。
【００５３】
基体６０の結晶粒６０ｇの平均の粒径ｄ６０が３．１μｍ以下の場合（例えば、２．９μｍまたは、２．５μｍなど）の場合には、第１酸化シリコン膜６１ａは、剥がれにくいことが分かった。
【００５４】
図３（ａ）及び図３（ｂ）は、基板に生じる剥がれの実験結果を例示する模式図である。  
これらの図は、第１構造体Ｓ１と第２構造体Ｓ２とを接合した後の基体６０の表面の光学顕微鏡写真を例示している。図３（ａ）において、基体６０の結晶粒６０ｇの平均の粒径ｄ６０は、２．９μｍである。図３（ｂ）において、基体６０の結晶粒６０ｇの平均の粒径ｄ６０は、３．３μｍである。
【００５５】
図３（ｂ）に示すように、平均の粒径ｄ６０が３．３μｍのときは、第２下地層６２の一部（シリコン）が観察されているものの、第２下地層６２の一部が剥がれ、第１下地層６１（酸化シリコン）及び基体６０が、表面に露出している。
【００５６】
図３（ａ）に示すように、平均の粒径ｄ６０が２．９μｍのときは、第２下地層６２（シリコン）で表面が覆われており、剥がれが抑制されている。
【００５７】
複数の試料を評価したところ、平均の粒径ｄ６０が比較的小さい試料（平均の粒径ｄ６０が３．１μｍ以下）においても、基板上の一部で部分的に剥がれが生じる場合があることが分かった。剥がれが生じている領域と、剥がれが生じていない領域と、を調べると、剥がれが生じている部分における平均の粒径ｄ６０は、剥がれが生じていない部分における平均の粒径ｄ６０よりも小さいことが分かった。
【００５８】
図４は、基板に生じる剥がれの実験結果を例示する模式図である。  
これらの図は、第１構造体Ｓ１と第２構造体Ｓ２とを接合した後の基体６０の表面の光学顕微鏡写真を例示している。図４において、基体６０の結晶粒６０ｇの平均の粒径ｄ６０は、２．４μｍである。
【００５９】
図４に示すように、平均の粒径ｄ６０が２．４μｍのときは、第１下地層６１（酸化シリコン）及び第２下地層６２（シリコン）が観察されず、基体６０だけが観察される。すなわち、第１下地層６１及び第２下地層６２の全部が剥がれている。
【００６０】
このように、基体６０の平均の粒径ｄ６０が過度に小さいと、基体６０と第１下地層６１（酸化シリコン）との間の密着力が低下すると考えられる。例えば、基体６０の平均の粒径ｄ６０が過度に小さい場合（例えば２．４μｍ以下）には、基体６０の表面（基体面６０ｓ）の凹凸６０ｄｐが過度に小さく、基体面６０ｓは平坦になる。基体面６０ｓが過度に平坦になることで、基体６０と第１下地層６１との間の密着力が低くなったと考えられる。
【００６１】
基体６０の多結晶の結晶粒６０ｇの平均の粒径ｄ６０が過度に大きい場合、及び、過度に小さい場合に、第１構造体Ｓ１と第２構造体Ｓ２とを接合した後に、第１下地層６１が剥がれ易い。平均の粒径ｄ６０が過度に大きい場合には、基体６０の基体面６０ｓに形成される凹凸６０ｄｐが大きく、第１下地層６１により、凹凸６０ｄｐの凹部の埋め込みが不十分になる。これにより、凹部に空洞が形成され、ガスの発生などにより剥がれが生じると考えられる。一方、平均の粒径ｄ６０が過度に小さい場合は、基体面６０ｓが過度に平坦になり、その結果、基体面６０ｓと第１下地層６１との間の接触面積が小さくなる。これにより剥がれが生じると、考えられる。
【００６２】
基体６０において、多結晶（Ａｌの多結晶）の結晶粒６０ｇの平均の粒径ｄ６０が３．１μｍ以下のときに、下地層の剥がれが抑制される。平均の粒径ｄ６０が２．５μｍ以上３．１μｍ以下のときに、下地層の剥がれが、より安定して抑制できる。
【００６３】
図５（ａ）及び図５（ｂ）は、基体の表面の凹凸を示す模式図である。  
図５（ａ）において、平均の粒径ｄ６０は、１．７μｍである。図５（ｂ）において、平均の粒径ｄ６０は、４．７μｍである。図５（ａ）及び図５（ｂ）は、試料の断面ＳＥＭ像を基に描いた模式図である。
【００６４】
図５（ａ）に示すように、平均の粒径ｄ６０が１．７μｍのときに、基体６０の基体面６０ｓの凹凸６０ｄｐの深さは浅く、基体面６０ｓの平坦性は高い。平均の粒径ｄ６０が１．７μｍのとき、基体面６０ｓの凹凸６０ｄｐの深さＤ６０は、約４０ｎｍである。
【００６５】
図５（ｂ）に示すように、平均の粒径ｄ６０が４．７μｍのときに、基体６０の基体面６０ｓの凹凸６０ｄｐの深さが深く、基体面６０ｓの平坦性は低い。平均の粒径ｄ６０が４．７μｍのとき、基体面６０ｓの凹凸６０ｄｐの深さＤ６０は、約２５０ｎｍである。この場合、凹凸６０ｄｐの凹部は、大きい。例えば、凹凸６０ｄｐの凹部の上端（開口部）の幅は、約３μｍである。幅に対する、凹凸６０ｄｐの深さの比（深さ／幅）は、約０．０８３である。
【００６６】
基体面６０ｓの凹凸６０ｄｐの凹部が大きい場合は、第１下地層６１となる酸化シリコンによる埋め込み（平坦化）が不十分であると考えられる。基体面６０ｓの凹凸６０ｄｐの凹部が小さい場合は、凹凸６０ｄｐの凹部は、第１下地層６１となる酸化シリコンによって良好に埋め込まれると考えられる。
【００６７】
実施形態において、基体６０の基体面６０ｓの凹凸６０ｄｐの深さＤ６０の、凹凸６０ｄｐの凹部の上端（開口部）の幅に対する比は、例えば、０．０５以下である。この比は、例えば、０．０２以下である。この比は、例えば、０．０１５以下である。これにより、第１下地層６１による良好な埋め込みが得られる。この比は、０．０１５以上であることが好ましい。これにより、基体面６０ｓに適正な凹凸６０ｄｐが形成され、基体６０と第１下地層６１との間の接触面積が大きくできる。高い密着性が得られる。
【００６８】
以下、基体６０の結晶粒６０ｇの平均の粒径ｄ６０と、基体６０の表面（基体面６０ｓ）の凹凸６０ｄｐと、の関係について説明する。
【００６９】
図６は、基体の特性を例示するグラフである。  
図６の横軸は、基体６０に含まれる結晶粒６０ｇの平均の粒径ｄ６０（μｍ）を示す。図６の縦軸は、基体６０の基体面６０ｓの凹凸６０ｄｐの深さＤ６０（ｎｍ）を示す。
【００７０】
図６に示すように、基体６０の基体面６０ｓの凹凸６０ｄｐの深さＤ６０は、平均の粒径ｄ６０が大きいと、大きい。平均の粒径ｄ６０が３．３μｍのとき、凹凸６０ｄｐの深さＤ６０は、約１００ｎｍである。平均の粒径ｄ６０が３．１μｍのとき、凹凸６０ｄｐの深さＤ６０は、約５０ｎｍである。平均の粒径ｄ６０が２．９μｍのとき、凹凸６０ｄｐの深さＤ６０は、約６５ｎｍである。平均の粒径ｄ６０が２．５μｍのとき、凹凸６０ｄｐの深さＤ６０は、約６５ｎｍである。平均の粒径ｄ６０が２．４μｍのとき、凹凸６０ｄｐの深さＤ６０は、２０ｎｍである。
【００７１】
平均の粒径ｄ６０が３．３μｍ以上では、深さＤ６０は、１００ｎｍ以上であり、急激に大きくなる。平均の粒径ｄ６０が３．１μｍから２．５μｍの間では、深さＤ６０は、５０ｎｍから６５ｎｍの間になる。平均の粒径ｄ６０が２．４μｍ以下では、深さＤ６０は、５０ｎｍに達しない。
【００７２】
既に説明したように、基体６０の平均の粒径ｄ６０が、３．１μｍを超えると（領域Ｒｅ３）、剥がれが生じる。粒径ｄ６０が、３．１μｍ以下のとき（領域Ｒｅ１及び領域Ｒｅ２）、剥がれが抑制される。さらに、粒径ｄ６０が２．５μｍ以上３．１μｍ以下のとき（領域Ｒｅ２）に、下地層の剥がれがより安定して抑制できる。すなわち、基体６０の基体面６０ｓの凹凸６０ｄｐの深さＤ６０が、６５ｎｍ以下のときに、剥がれが抑制できる。深さＤ６０が、５０ｎｍ以上６５ｎｍ以下のときに、剥がれがより安定して抑制できる。
【００７３】
図７は、シリコン膜の特性を例示するグラフ図である。  
図７は、基体の上にシリコン膜を設けたときのシリコン膜の臨界膜厚を例示している。臨界膜厚は、シリコン膜と基体との間の熱膨張差により生じる熱歪に関する臨界の厚さである。図７の横軸は、基体の熱膨張係数と、シリコンの熱膨張係数と、の差（熱膨張係数差ｄＴＥ）である。縦軸は、臨界膜厚ｔｃ（ｎｍ）である。この例において、シリコン膜は、第２下地層６２に対応する。この例では、簡単のために、第１下地層６１を省略した条件での特性を示す。基体とシリコン膜とを含む積層体が、第１構造体Ｓ１に対応する。このような第１構造体Ｓ１と、第２構造体Ｓ２と、を接合した後に、１０００℃（機能部１０Ｆの成長温度に対応）に加熱し、室温に戻す。このとき、熱膨張係数の差に起因してシリコン膜にクラックが生じる場合がある。シリコン膜の厚さが臨界膜ｔｃよりも薄いと、シリコン膜が変形し易いため、熱膨張係数の差が存在していても、クラックが生じ難い。すなわち、所定の熱膨張係数差ｄＴＥにおいて、クラックが生じない厚さの最大値が、臨界膜厚ｔｃである。
【００７４】
図７に示すように、熱膨張係数差ｄＴＥが大きくなると、臨界膜厚ｔｃは薄くなる。例えば、基体がＳｉＣである場合には、熱膨張係数差ｄＴＥは、１．２×１０−６／℃（１／Ｋ）であり、このとき、臨界膜厚ｔｃは７５ｎｍである。例えば、基体がＡｌＮである場合には、熱膨張係数差ｄＴＥは、１．３×１０−６／℃（１／Ｋ）であり、このとき、臨界膜厚ｔｃは７０ｎｍである。例えば、基体がＡｌ２Ｏ３（サファイア）である場合には、熱膨張係数差ｄＴＥは、４．８×１０−６／℃（１／Ｋ）であり、このとき、臨界膜厚ｔｃは２５ｎｍである。
【００７５】
図７に示す臨界膜厚ｔｃの観点から、基体６０としてＡｌＮの多結晶基板を用いる場合には、第２下地層６２（シリコン膜）の厚さｔ２は、７０ｎｍ以下であることが好ましい。実用的な許容度を考慮すると、厚さｔ２は、約８５ｎｍ以下でも良い。
【００７６】
従って、本実施形態においては、第２下地層６２の厚さｔ２は、７０ｎｍ以下とする。実用的な許容度を考慮すると、厚さｔ２は、約８５ｎｍ以下でも良い。これにより、機能部１０Ｆ（例えば族窒化物半導体層）が基板５０の上に形成される過程において、第２下地層６２が、弾性変形する。これにより、クラックが抑制できる。
【００７７】
一方、本実施形態においては、第１下地層６１の厚さｔ１は、１４０ｎｍ以下である。これにより、機能部１０Ｆ（例えば族窒化物半導体層）が基板５０の上に形成される過程において、第１下地層６１が変形する。このときクラックは抑制される。例えば、高温での半導体層の成長の後に室温に戻したときに、第１下地層６１及び第２下地層６２において、クラックの発生が抑制される。
【００７８】
実施形態において、第１下地層６１の厚さｔ１の、第２下地層６２の厚さｔ２に対する比（ｔ１／ｔ２）は、約０．６７以上であることが好ましい。シリコンの弾性定数の、酸化シリコンの弾性定数に対する比は、約２である。一方、シリコンの降伏歪量の酸化シリコンの降伏歪量に対する比は、約１／３である。このため、酸化シリコン層の厚さ（厚さｔ１）のシリコン層の厚さ（厚さｔ２）に対する比（ｔ１／ｔ２）が約２／３のときに、酸化シリコン層とシリコン層とが同時に降伏し始める。これにより、これらの層において、応力が効果的に緩和される。実施形態においては、第１下地層６１の厚さｔ１の、第２下地層６２の厚さｔ２に対する比（ｔ１／ｔ２）は、実用的な許容値を考慮すると、比（ｔ１／ｔ２）は、０．５５以上であることが好ましい。比（ｔ１／ｔ２）は、０．６７以上であることがさらに好ましい。これにより、クラックの発生がより効果的に抑制できる。
【００７９】
例えば、比（ｔ１／ｔ２）が過度に低い場合、第１下地層６１において降伏が生じ易い。すなわち、第１下地層６１において、熱膨張係数の差に基づく応力が緩和できず、第１下地層６１が弾性変形せず、クラックが生じ易くなる。
【００８０】
一方、第１下地層６１の厚さｔ１の、第２下地層６２の厚さｔ２に対する比（ｔ１／ｔ２）は、約２以下であることが好ましい。この場合に、応力が加わったときの第１下地層６１（酸化シリコン）の変形量と、応力が加わったときの第２下地層６２（シリコン）の変形量とが、実質的に同じになる。例えば、第２下地層６２の厚さは、７０ｎｍ以下である。このとき、第１下地層６１の厚さは、１４０ｎｍとすると良い。実用的な許容値を考慮すると、比（ｔ１／ｔ２）は、２．４以下でも良い。比（ｔ１／ｔ２）は、２．０以下であることがさらに好ましい。
【００８１】
比（ｔ１／ｔ２）が、０．５５以上２．４以下である場合には、第１下地層６１と第２下地層６２との間の相互のひずみによっては、クラックが生じ難い。
【００８２】
既に説明したように、実施形態において、多結晶の基体６０の平均の粒径ｄ６０が２．５μｍ以上３．１μｍ以下である場合に、基体６０の基体面６０ｓの凹凸６０ｄｐの深さＤ６０を小さくできる。これにより、第１下地層６１及び第２下地層６２の剥がれが抑制できる。例えば、第１下地層６１の一部となる第１酸化シリコン膜６１ａの表面において、高い平坦性が得られる。これにより、第１酸化シリコン膜６１ａと第２酸化シリコン膜６１ｂとの間において、良好な接合が得られると考えられる。
【００８３】
図６に関して既に説明したように、基体６０に用いられるＡｌＮの多結晶基板においては、研磨後の平坦性は、結晶基板の結晶粒６０ｇの平均の粒径ｄ６０（サイズ）に依存する。結晶粒６０ｇの平均の粒径ｄ６０が大きい場合は、基体面６０ｓの凹凸６０ｄｐの深さＤ６０は、結晶粒６０ｇのサイズ（平均の粒径ｄ６０）に依存して変化する。結晶粒６０ｇのサイズが大きいと、結晶粒６０ｇの間に隙間ができ、研磨しても基体面６０ｓの平坦化が困難であり、平均の粒径ｄ６０に応じた凹凸６０ｄｐが形成されると考えられる。
【００８４】
例えば、ＡｌＮの多結晶基板を焼結により形成する際に、昇華によりＡｌＮの材料が移動して、結晶粒６０ｇが成長する。結晶粒６０ｇが小さい場合は、複数の結晶粒６０ｇの間の隙間が小さいため、材料の昇華移動により、隙間の間にＡｌＮの材料が埋め込まれ易い。このため、研磨により、多結晶基板の表面において高い平坦性が得られる。これに対して、結晶粒６０ｇが過度に大きい場合は、複数の結晶粒６０ｇの間の隙間が大きいため、ＡｌＮの材料の焼結中の移動によっては、この隙間は埋められない。このため、結晶粒６０ｇが過度に大きいと、多結晶基板の表面において高い平坦性が得られない。例えば、結晶粒６０ｇの平均の粒径ｄ６０が３．１μｍ以下の場合に、材料の昇華移動により、複数の結晶粒６０ｇの間の隙間が埋められると考えられる。
【００８５】
基体６０の基体面６０ｓの凹凸６０ｄｐの深さＤ６０が深い場合において、第１下地層６１の厚さｔ１を厚くすると、凹凸６０ｄｐの隙間（複数の結晶粒６０ｇの間の隙間）が第１下地層６１の材料で埋め込まれる可能性もある。しかしながら、第１下地層６１の厚さｔ１がこのように厚い場合には、基板５０の上に機能部１０Ｆを形成する際に、第１下地層６１にクラックが生じる。
【００８６】
機能部１０Ｆを形成するために、温度を上昇すると、室温との温度差により、基体６０及び第１下地層６１が膨張する。このとき、基体６０と第１下地層６１との間の熱膨張係数差により、膨張の程度が異なる。このことが、機能部１０Ｆを形成する際に第１下地層６１にクラックが生じる原因であると推定される。
【００８７】
実施形態においては、基体６０の平均の粒径ｄ６０を適正な範囲にすることで、基体６０の表面の凹凸６０ｄｐの深さＤ６０を所定の範囲にする。これにより、下地層におけるクラックが抑制される薄い下地層によって、下地層の表面を平坦にできる。これにより、下地層が基体６０から剥がれることが抑制できる。
【００８８】
図８は、第１の実施形態に係る別のウェーハを例示する模式図である。  
図８に示すように、本実施形態に係る別のウェーハ１５１においては、基体６０は、基体部分６０ｐと、境界部分６０ｑと、を有しても含んでも良い。境界部分６０ｑは、基体部分６０ｐと第１下地層６１との間に設けられる。これ以外は、図１（ａ）に例示した基板５０と同様である。
【００８９】
図８の例において、基体部分６０ｐは、例えば、ＡｌＮの多結晶基板である。多結晶基板の表面には、凹凸がある。この凹凸の凹部に、第１下地層６１となる材料の一部が埋め込まれる。例えば、Ｚ軸方向に沿って分析を行った場合に、第１下地層６１においては、例えば、シリコン及び酸素が検出される。第１下地層６１において、窒素が検出されても良い。一方、基体６０としてＡｌＮの多結晶基板を用いた場合には、基体６０のうちの基体部分６０ｐにおいては、Ａｌ及び窒素とが検出される。一方、境界部分６０ｑにおいては、凹凸の凸部に起因するＡｌ及び窒素と、凹凸の凹部に埋め込まれた材料に起因するシリコン及び酸素（及び窒素）と、が検出される。
【００９０】
境界部分６０ｑの厚さは、例えば５０ｎｍ以上６５ｎｍ以下である。例えば、境界部分６０ｑの厚さは、基体面６０ｓの凹凸の深さ６０ｄｐに対応している。境界部分６０ｑは、基体６０の一部と見なされても良い。境界部分６０ｑは、第１下地層６１の一部と見なされても良い。
【００９１】
例えば、境界部分６０ｑの厚さが、例えば５０ｎｍ以上６５ｎｍ以下であり、第１下地層６１の厚さｔ１が３５ｎｍ以上であり、第２下地層６２の厚さｔ２が１８ｎｍ以上である。これにより、第１下地層６１の剥がれ、及び、第２下地層６２の剥がれが抑制できる。例えば、第１下地層６１の厚さは、境界部分６０ｑの厚さの１／２以上である。これにより、基体６０の表面の凹凸６０ｄｐが、第１下地層６１で被覆される。例えば、第２下地層６２の厚さは、第１下地層６１の厚さの１／２以上とすることが望ましい。
【００９２】
図９（ａ）及び図９（ｂ）は、第１の実施形態に係る別のウェーハを例示する模式的断面図である。  
図９（ａ）は、模式的断面図である。図９（ｂ）は、ウェーハの一部を示す模式的断面図である。  
図９（ａ）に示すように、本実施形態に係る別のウェーハ１５２は、基板５０と、機能部１０Ｆと、を含む。以下では、ウェーハ１５２において、ウェーハ１５０及び１５１と同様の部分についての説明は省略する。
【００９３】
基板５０は、基体６０及び下地部６５に加えて中間部５５をさらに含む。中間部５５と基体６０との間に、下地部６５が配置される。基体６０と機能部１０Ｆとの間に下地部６５が設けられる。下地部６５と機能部１０Ｆとの間に中間部５５が設けられる。基体６０の上に上記の下地部６５が形成され。形成された下地部６５の上に上記の中間部５５が形成される。
【００９４】
この例では、基板５０は、第３下地層６３をさらに含む。第２下地層６２の上に第３下地層６３が設けられる。すなわち、第１下地層６１と第３下地層６３との間に、第２下地層６２が配置される。第３下地層６３は、例えば窒化シリコン層を含む。第２下地層６２は、シリコン層である。すなわち、第３下地層６３に含まれる窒素の濃度は、第２下地層６２に含まれる窒素の濃度よりも高い。例えば、第２下地層６２は、実質的に窒素を含まない。
【００９５】
例えば、第３下地層６３は、第２下地層６２となるシリコン層の表面を窒化することで形成できる。第２下地層６２となるシリコン層の表面を低温（例えば、７２０℃以上１１５０℃以下）で窒化する。第２下地層６２の表面の窒化された部分が、第３下地層６３となる。窒化されない、または、窒化の程度が低い部分が、第２下地層６２となる。第３下地層６３の厚さは、例えば、０．７ｎｍ以上２０ｎｍ以下である。
【００９６】
上記のシリコン層の表面の窒化において、窒化の温度が７２０℃以下の場合は、シリコン層の表面は不均一に窒化される。これは、窒化速度が遅いために、表面依存性が強くなるためと推定される。一方、窒化の温度が１１５０℃を超えると、シリコン層（第２下地層６２）の上に形成するＡｌＮ層（例えば後述する第１中間層など）の結晶性が低下する。例えば、ＡｌＮ層の(０００２)面のＸ線回折の半値幅が、急激に広くなる。
【００９７】
例えば、ＡｌＮ層（例えば後述する第１中間層）の厚さが０．２μｍのとき、ＡｌＮ層の(０００２)面のＸ線回折の半値幅は、１２００”（角度の単位のarcsecond）を越える。例えばＡｌＮ層（例えば後述する第１中間層）の厚さが０．５μｍのとき、ＡｌＮ層の(０００２)面のＸ線回折の半値幅は、８００”を越える。Ｘ線回折の半値幅は、測定される層の厚さに反比例する。厚さが０．２μｍのＡｌＮ層の（０００２）面のＸ線回折の半値幅、及び、厚さが０．５μｍのＡｌＮ層の（０００２）面のＸ線回折の半値幅は、ＡｌＮ層の厚さから導出されるＸ線回折の半値幅よりも広い。このことは、高温での窒化のプロセスがＡｌＮ層の質を低下させていることを示す。
【００９８】
この例では、中間部５５は、第１中間層５１、第２中間層５２及び第３中間層５３を含む。第３中間層５３と下地部６５との間に第１中間層５１が配置される。第３中間層５３と第１中間層５１との間に第２中間層５２が配置される。
【００９９】
例えば、第２下地層６２の上に第３下地層６３が設けられる。第３下地層６３の上に第１中間層５１が設けられる。第１中間層５１の上に第２中間層５２が設けられる。第２中間層５２の上に第３中間層５３が設けられる。
【０１００】
第１中間層５１は、窒化アルミニウム（ＡｌＮ）を含む。第２中間層５２は、アルミニウムとガリウムと窒素と含む。第３中間層５３は、ガリウムと窒素とを含む。第１中間層５１は、例えば、ＡｌＮ層である。第２中間層５２は、例えばＡｌＧａＮ層である。第２中間層５２は、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）層である。第３中間層５３は、例えば、ＧａＮ層である。第１中間層５１は、例えばＧａを実質的に含まない。第２中間層５２におけるＧａの組成比は、第１中間層５１におけるＧａの組成比よりも高く、第３中間層５３におけるＧａの組成比よりも低い。第１中間層５１は、例えばＡｌを実質的に含まない。第２中間層５２におけるＡｌの組成比は、第１中間層５１におけるＡｌの組成比よりも低く、第３中間層５３におけるＡｌの組成比よりも高い。
【０１０１】
この例では、第３下地層６３の上に、中間部５５の第１中間層５１（ＡｌＮ層）が形成される。実験によると、シリコン層（第２下地層６２）の上に、直接、高温でＡｌＮ層を形成すると、ＡｌＮ層の結晶品質は低くなり易い。これは、アルミニウムがシリコンと反応することが原因であると考えられる。一方、シリコン層（第２下地層６２）の上に、低温でＡｌＮを形成し、その後、高温でＡｌＮを形成すると、第１中間層５１の結晶品質は改善する。しかしながら、ＡｌＮ層における転位密度は高い。
【０１０２】
ウェーハ１５２においては、第２下地層６２となるシリコン層の表面を低温で窒化して第３下地層６３（ＳｉＮ層）を形成する。この第３下地層６３の上に、高温でＡｌＮ層を形成する。これにより、結晶品質が高く、かつ転位密度の低いＡｌＮ層（第１中間層５１）が得易い。
【０１０３】
中間部５５（第１中間層５１、第２中間層５２及び第３中間層５３など）は、例えば、結晶である。中間部５５における転位密度が低いと、中間部５５の上に形成される機能部１０Ｆにおける転位密度を低くできる。これにより、機能部１０Ｆにおいて高い特性が得られる。一方、熱膨張係数差などに起因する応力が下地部６５に加わる場合において、中間部５５における転位密度が低いと、応力が緩和されにくい。このため、中間部５５における転位密度が低いと、クラックが生じ易い。
【０１０４】
実施形態においては、下地部６５においてクラックが生じ難い。このため、中間部５５における転位密度を低くしても、クラックが生じ難い。例えば、第１中間層５１における貫通転位密度は、例えば、１×１０１０／ｃｍ２以下である。これにより、クラックを抑制しつつ、高い特性が得られる。第１中間層５１における貫通転位密度は、例えば、１×１０１０／ｃｍ２以上である。貫通転位密度は、螺旋転移密度と刃状転移密度との和である。螺旋転移密度及び刃状転移密度は、窒化物半導体の(０００２)面、(１１-２０)面、及び、これらの高指数面でのＸ線回折測定より求められる。
【０１０５】
第１中間層５１における貫通転位密度を低くすることで、第２中間層５２における貫通転位密度を低くできる。第２中間層５２における貫通転位密度は、例えば３×１０９／ｃｍ２以上０．５×１０１０／ｃｍ２以下である。第１中間層５１における貫通転位密度を低くすることで、第３中間層５３における貫通転位密度を低くできる。第３中間層５３における貫通転位密度は、例えば１×１０９／ｃｍ２以上３×１０９／ｃｍ２以下である。
【０１０６】
第１中間層５１の上に第２中間層５２を形成し、第２中間層５２の上に第３中間層５３を形成する。第２中間層５２を形成する前に、第１中間層５１の表面に高濃度のＳｉを添加しても良い。第３中間層５３を形成する前に、第２中間層５２の表面に高濃度のＳｉを添加しても良い。例えば、モノシラン（ＳｉＨ４）を用いた高濃度のＳｉ添加が行われる。
【０１０７】
これにより、第２中間層５２の貫通転位密度を、第１中間層５１の貫通転位密度よりも低くできる。これにより、第３中間層５３の貫通転位密度を、第１中間層５１の貫通転位密度よりも低くできる。第３中間層５３の貫通転位密度は、例えば、第１中間層５１の貫通転位密度の１／２０以下である。第３中間層５３の貫通転位密度を、例えば、３×１０８ｃｍ-２以下にすることができる。
【０１０８】
すなわち、第１中間層５１と第２中間層５２との界面部分、及び、第２中間層５２と第３中間層５３との界面部分の少なくともいずれかに、高濃度のＳｉ含有領域（δドーピング領域）を設けることで、例えば、転位が屈曲する。これにより、高い濃度のＳｉ含有領域の上に設けられる層において、転位密度（貫通転位密度）を下げることができる。
【０１０９】
例えば、第２中間層５２の表面部分に高濃度にＳｉを添加する。この上に、厚い第３中間層５３を設ける。これにより、第３中間層５３の表面は平坦化される。例えば、第３中間層５３の厚さを、１．５μｍ以上１０μｍ以下とする。第３中間層５３の貫通転位密度は、例えば、３×１０８ｃｍ−２以下になる。第３中間層５３の貫通転位密度は、例えば、１×１０８ｃｍ−２以下になる。
【０１１０】
第１中間層５１の厚さは、例えば、０．２ｎｍ以上３μｍ以下である。  
第２中間層５２の厚さは、例えば、２００ｎｍ以上１０００ｎｍ以下である。  
第３中間層５３の厚さは、例えば、１μｍ以上１０μｍ以下である。
【０１１１】
この例では、機能部１０Ｆは、第１半導体層１０と、積層体４０と、第３半導体層３０と、第２半導体層２０と、を含む。
【０１１２】
第１半導体層１０は、第１導電形の第１窒化物半導体を含む。第２半導体層２０は、第２導電形の第２窒化物半導体を含む。第３半導体層３０は、第１半導体層１０と第２半導体層２０との間に設けられる。第３半導体層３０と第１半導体層１０との間に、積層体４０が設けられる。
【０１１３】
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。実施形態において、第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形であり、第２導電形がｐ形とする。第３半導体層３０は、例えば、発光部である。
【０１１４】
第１半導体層１０は、例えば、ｎ形ＧａＮ層を含む。
【０１１５】
この例では、第２半導体層２０は、第１ｐ層２１と、第２ｐ層２２と、第３ｐ層２３と、を含む。第３ｐ層２３と第３半導体層３０との間に、第１ｐ層２１が設けられる。第３ｐ層２３と第１ｐ層２１との間に、第２ｐ層２２が設けられる。第１ｐ層２１は、例えば、ｐ形ＡｌＧａＮ層である。第１ｐ層２１の厚さは、例えば、５ｎｍ以上２５ｎｍ以下（例えば約１０ｎｍ）である。第１ｐ層２１におけるＡｌ組成比は、例えば５％以上３０％以下（例えば約１５％）である。第２ｐ層２２は、例えば、ｐ形ＧａＮ層である。第２ｐ層２２の厚さは、例えば、３０ｎｍ以上２５０ｎｍ以下（例えば約１００ｎｍ）である。第３ｐ層２３の厚さは、例えば、３ｎｍ以上１０ｎｍ以下（例えば約５ｎｍ）である。第３ｐ層２３は、例えばコンタクト層となる。
【０１１６】
図９（ｂ）に示すように、第３半導体層３０は、複数の障壁層３１と、複数の井戸層３２と、を含む。複数の障壁層３１と、複数の井戸層３２と、は、Ｚ軸方向に沿って交互に配置される。障壁層３１は、例えば、ＧａＮ層である。障壁層３１の厚さは、例えば２ｎｍ以上２０ｎｍ以下（例えば、約５ｎｍ）である。井戸層３２は、例えば、ＧａＩｎＮ層である。井戸層３２の厚さは、例えば、２ｎｍ以上９ｎｍ以下（例えば約３ｎｍ）である。１つの障壁層３１及び１つの井戸層３２を１ペアとする。第３半導体層３０において、ペアの数は、例えば、１以上９以下である。
【０１１７】
図９（ｂ）に示すように、積層体４０は、複数の第１層４１と、複数の第２層４２と、を含む。複数の第１層４１と、複数の第２層４２と、はＺ軸方向に沿って、交互に配置される。第１層４１は、例えば、ＧａＮ層である。第１層４１におけるＳｉ濃度は、例えば、１×１０１７ｃｍ３以上５×１０１９ｃｍ３以下（例えば約１×１０１８ｃｍ３）である。第１層４１の厚さは、例えば、０．５ｎｍ以上５ｎｍ以下（例えば約１ｎｍ）である。第１層４１は、例えば、ＡｌＧａＩｎＮ層またはＡｌＧａＮ層でも良い。第２層４２は、例えば、ＧａＩｎＮ層である。第２層４２は、Ｓｉを含んでも良い。第２層４２の厚さは、例えば０．３ｎｍ以上４ｎｍ以下（例えば約２ｎｍ）である。１つの第１層４１及び１つの第２層４２を１ペアとする。積層体４０において、ペアの数は、例えば、１０以上３０以下である。
【０１１８】
このようなウェーハ１５２から、例えば半導体発光素子（ＬＥＤなど）が得られる。
【０１１９】
図９（ａ）に示すように、第２下地層６２は、第１面６２ｌと、第２面６２ｕと、を有する。第１面６２ｌは、第１下地層６１の側の面である。第２面６２ｕは、第１面６２ｌと反対側の面である。第２面６２ｕは、例えば、上面である。
【０１２０】
第２面６２ｕは、シリコンの（１１１）面である。第２面６２ｕは、シリコンの（１１３）面でも良い。第２面６２ｕが、シリコンの（１１１）面に対して小さい角度で傾斜していても良い。第２面６２ｕと、シリコンの（１１１）面と、の間の角度は、例えば、１度以下である。第２面６２ｕが、シリコンの（１１３）面に対して小さい角度で傾斜していても良い。第２面６２ｕと、シリコンの（１１３）面と、の間の角度は、例えば、１度以下である。
【０１２１】
例えば、第２面６２ｕが、（１１１）面である場合、第１中間層５１の面方位は（０００１）面となる。
【０１２２】
第２面６２ｕと、（１１１）面と、の間の角度が１度以下（０．０２度以上０．０６度以下）であることが好ましい。例えば、第２下地層６２をＡｒ（アルゴン）雰囲気中で、１１００℃以上１３５０℃以下で加熱処理すると、第２下地層６２の結晶表面の原子が動く。これにより、結晶面の平坦性が高くなる。このとき、例えば、Bilayerの結晶面が得られる。この後、第２下地層６２の表面を、ＮＨ３ガスを用いて、窒化する。これにより、薄い均一な第３下地層６３が得られる。第３下地層６３は保護層となる。第３下地層６３を設けることにより、第１中間層５１の結晶の乱れを抑制できる。
【０１２３】
第１中間層５１を第３下地層６３の上に設けることで、第１中間層５１の結晶品質を向上できる。第１中間層５１における（０００２）面のロッキングカーブの幅（例えば半値全幅）は、第２下地層６２の（例えば半値全幅）と同程度に狭い。
【０１２４】
一方、第２下地層６２の第２面６２ｕが、シリコンの（１１３）面である場合、第１中間層５１の面方位は、例えば、（１１−２２）面となる。この場合には、機能部１０Ｆに設けられる井戸層３２において、キャリアの再結合確率を上げることができる。これにより、効率の高い半導体装置が得られる。
【０１２５】
本実施形態に係るウェーハ１５０を用いて半導体発光素子を形成することができる。半導体発光素子において、発光色は、例えば、緑色である。実施形態においては、ウェーハ１５０の基体６０の複数の多結晶６０ｇは、例えば、窒化アルミニウムを含む。この場合、Ｓｉ単結晶基板を用いる場合と比べて、半導体結晶（機能層１０Ｆ）の成長後に基体６０と半導体層との間の熱膨張係数差に伴って半導体結晶に加わる応力を小さくできる。応力を小さくできるため、高い発光効率が得られる。特に、緑色の光を放出する発光層においては、格子不整合が大きく発光層の格子の結合が弱いために、転位等の欠陥が発生しやすい。実施形態によれば、このような発光層の場合においても、発光層での転位が抑制でき、高効率の半導体発光素子が提供できる。
【０１２６】
第２下地層６２（例えばシリコン）の熱膨張係数は、例えば、２．５×１０-6／℃（１／Ｋ）である。一方、基体６０（例えばＡｌＮ）の熱膨張係数は、４．８×１０-6／℃（１／Ｋ）である。このため、第２下地層６２を含む下地部６５の上に、中間部５５及び機能部１０Ｆを１０００℃で形成し、この後、室温に戻すと、基体６０と第２下地層６２との間に、歪みが発生する。歪みは、０．２３％を越える。
【０１２７】
実施形態においては、第２下地層６２の厚さｔ２を７０ｎｍ以下とすることで、この歪み（０．２３％を越える歪み）を弾性的に緩和できる。
【０１２８】
一方、第２下地層６２の厚さｔ２が７０ｎｍ以上である場合において、第２下地層６２に結晶欠陥（転位）が存在すると、歪みによる変形を転位で発生させ、歪みを緩和できる。このため、第２下地層６２に多くの結晶欠陥（転位）が存在する場合には、第２下地層６２の厚さｔ２が７０ｎｍ以上の場合でも、第２下地層６２は、クラックが入らずに、変形する。
【０１２９】
図１０は、ウェーハの特性を例示するグラフ図である。  
図１０は、２つの層（下層及び上層）における熱膨張係数の差と転位密度との関係を例示している。上層が下層の上に設けられる。下層は、例えば基体６０である。上層は、例えば第２下地層６２である。この例では、簡単のために、第１下地層６１及び第３下地層６３は無視される。
【０１３０】
図１０の横軸は、２つの層のそれぞれの熱膨張係数の差Ｃ２（％）である。下層の熱膨張係数をＣＴＥ１とし、上層の熱膨張係数をＣＴＥ２とする。差Ｃ２は、ＣＴＥ１−ＣＴＥ２である。図１０の縦軸は、上層（第２下地層６２）における転位密度Ｃ１（／ｃｍ２）である。図１０の例では、上層の厚さは、１００ｎｍである。図１０において、上層は、無転位の複数の領域を含み、複数の領域の厚さのそれぞれが臨界厚以下の場合においては、複数の領域のそれぞれは弾性変形するとする。そして、転位は、バーガースベクトル（Burger's vector)の長さの範囲で、自由に移動できる、とする。バーガースベクトルの長さの範囲を超えて変形する場合は、クラックが発生する、とする。下層及び上層を形成した後、温度を、機能層１０Ｆを形成するための温度である１０００℃に上げる。この時、上層と下層とにおいて、熱膨張係数差Ｃ２がある。このため、上層は、下層に対して相対的に変形する。熱膨張係数差Ｃ２に応じて、変形によりクラックが発生する場合と発生しない場合がある。
【０１３１】
図１０中の曲線の下側（右側）の領域Ｒ１では、クラックが発生する。図１０中の曲線の上側（左側）の領域Ｒ２では、クラックが発生しない。
【０１３２】
例えば、上層の厚さが臨界厚を越えると、高密度の転位が上層中に導入される。例えば、上層（シリコン）の厚さが１００ｎｍのとき、上層中の転位密度は、１．５×１０９ｃｍ−２である。上層（第２下地層６２）中に転位が導入されると、その上に形成される中間部５５（及び機能部１０Ｆ）においても転位が導入される。上層（第２下地層６２）の厚さを７０ｎｍ以下にすることで、低転位密度の中間部５５及び機能部１０Ｆが得られる。
【０１３３】
実施形態において、第２中間層５２を省略しても良い。この場合、例えば、第１中間層５１の上に第３中間層５３が設けられる。第３中間層５３の形成の前に、第１中間層５１の上に高い濃度のシリコン含有領域を設けても良い。歪みを抑制しつつ転位密度を低減できる。第１中間層５１の転位密度が３×１０９ｃｍ-２以下のときに、第３中間層５３の転位密度を例えば、１×１０８ｃｍ−２以下にできる。
【０１３４】
このような低転位のＧａＮ（第３中間層５３）を、厚いシリコン基板上に形成することは困難である。それは、厚いシリコン基板上にＧａＮ層を形成する場合には、シリコンとＧａＮとの熱膨張係数差に基づく応力を緩和するために、ＧａＮ層に転位が発生するためである。一方、サファイア基板上にＧａＮ層を形成する場合にも、結晶構造の違いに加えて、結晶成長プロセスの制御の自由度が狭いため、ＧａＮ層において、１×１０８ｃｍ−２以下の貫通転位密度を得ることが困難である。
【０１３５】
本実施形態では、ＡｌＮ層（第１中間層５１）を厚くでき、第１中間層５１中の貫通転位密度を下げることができる。これにより、第１中間層５１の上に形成される第３中間層５３の貫通転位密度を、例えば１×１０８ｃｍ−２以下にできる。このような基体６０のサイズ（径）は、例えば、２００ｍｍ以上４５０ｍｍ以下である。このような大面積の基板上に、高品質なデバイスを形成することができる。
【０１３６】
ウェーハが大きくなると、ウェーハの反りの効果よりもウェーハの材料の物性の熱変形に与える影響が大きくなる。特に、大きいウェーハにおいて、そりの小さな状態でエピタキシャル膜を成長することができ、プロセス中の面内温度分布、及び、意図しない温度変化を抑制することができる。このため、均質なエピタキシャル膜の成長が可能となる。例えば、ＧａＩｎＮ／ＧａＮの多重量子井戸構造（例えば、８つのＧａＩｎＮの井戸層を含む）の井戸層において、例えば、ＰＬピークの半値幅は、１００ｎｍ以下となる。
【０１３７】
以下、ウェーハ１５２の製造方法の例について説明する。  
シリコン基板６２ｓの上に、第２酸化シリコン膜６１ｂを形成する（図２（ａ）参照）。第２酸化シリコン膜６１ｂの厚さは、例えば、約２００ｎｍである。１１００℃の温度で３０分間、加熱処理した後、第２酸化シリコン膜６１ｂの表面を研磨する。この加熱処理により、第２酸化シリコン膜６１ｂにおいて、脱気が進む。第２酸化シリコン膜６１ｂの表面の粗さＲａを、例えば１ｎｍ以下にする。これにより第２構造体Ｓ２が得られる。第２酸化シリコン膜６１ｂの表面の粗さＲａが３ｎｍ以下のときは、研磨は省略しても良い。
【０１３８】
一方、基体６０の表面に、第１酸化シリコン膜６１ａを形成する。第１酸化シリコン膜６１ａの厚さは、例えば、１０００ｎｍである。１２００℃で３０分間、加熱処理する。第１酸化シリコン膜６１ａの表面を研磨する。第１酸化シリコン膜６１ａの表面の粗さＲａを、例えば２ｎｍ以下にする。これにより、第１構造体Ｓ１が得られる。基体６０と第１酸化シリコン膜６１ａとの間に、例えば、窒化シリコン領域を形成しても良い。これにより、例えば、第１構造体Ｓ１と第２構造体Ｓ２とを接合したときに、アルミニウムがシリコン基板６２ｓに向けて拡散することが抑制される。
【０１３９】
第１構造体Ｓ１と第２構造体Ｓ２とを、減圧中で接合する。接合における減圧雰囲気の気圧は、例えば０．１気圧である。接合は、常圧で行われても良い。接合された第１構造体Ｓ１と第２構造体Ｓ２とを、窒素雰囲気中で加熱処理する。この加熱における昇降温は、例えば、１０℃／ｍｉｎ以下である。低速で昇降温することで、接合に伴って発生するガスを脱気でき、接合の剥がれを抑制できる。
【０１４０】
室温に戻した後に、シリコン基板６２ｓの厚さを減少させる。厚さの減少は、例えば、研磨により行われる。厚さの減少は、研削と研磨との組み合わせで行われても良い。研磨は、例えば、スラリーを用いたＣＭＰにより行なわれる。スラリーのｐＨは、例えば１０である。厚さが減少された第２酸化シリコン膜６１ｂの表面を、例えば、スクラブル洗浄する。これにより、基体６０、第１下地層６１及び第２下地層６２が形成される。
【０１４１】
第２下地層６２の上に、第３下地層６３を形成する場合には、シリコン基板６２ｓの厚さを減少させたあと、シリコン基板６２ｓの表面（面６２ｓｂ）を窒化する。例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置中において、シリコン基板６２ｓの表面を１１００℃の温度で、アンモニア（ＮＨ３）と接触させる。これにより、窒化された表面部分が、第３下地層６３となる。窒化されなかった部分が、第２下地層６２となる。
【０１４２】
温度を１２００℃として、第２下地層６２上（第３下地層６３の上）に、第１中間層５１（ＡｌＮ層）を形成する。第１中間層５１の厚さは、約０．８μｍである。第１中間層５１の転位密度は、低い。例えば、第１中間層５１における（０００２）面のロッキングカーブの半全幅は、例えば、６００秒以下である。この値は、シリコンの単結晶基板上に形成したＡｌＮのロッキングカーブの半全幅と、実質的に同じである。Ｓｉ単結晶基板上でこのような厚さのＡｌＮを成長すると、ＳｉとＡｌＮの熱膨張係数差により、ＡｌＮ堆積のプロセス温度から室温に温度を下げると、ＡｌＮにクラックが生じる。
【０１４３】
実施形態においては、第２下地層６２が薄い。熱膨張の観点からは、ＡｌＮ基体６０の上に第１中間層５１が直接設けられていると見なせる。このため、第１中間層５１を厚くできる。第１中間層５１を厚くすることで、転位が低減できる。このため、実施形態においては、Ｓｉ単結晶基板上と比べて低転位で良質な結晶が得られる。
【０１４４】
第１中間層５１の上に第２中間層５２を形成する。形成の温度は、例えば１０５０℃である。第２中間層５２は、多層構造または傾斜組成構造を有しても良い。例えば、第１中間層５１の上に、第１部分として、Ａｌ０．５Ｇａ０．５Ｎ層（厚さは例えば０．１μｍ）を形成する。この上に、第２部分として、Ａｌ０．２５Ｇａ０．７５Ｎ層（厚さは例えば２μｍ）を形成する。第２部分は、Ａｌ０．２Ｇａ０．８Ｎ層（厚さは、例えば０．１μｍ）でも良い。
【０１４５】
第２中間層５２の上に、第３中間層５３となるＧａＮ層を形成する。形成の温度は、例えば、約１０００℃である。例えば、第３中間層５３における刃状転位密度は、９×１０９ｃｍ−２である。第３中間層５３における螺旋転位密度は、例えば、１×１０９ｃｍ−２である。
【０１４６】
第１中間層５１上に、格子不整の第２中間層５２を形成し、第２中間層５２の上に第３中間層５３を形成することで、格子不整に伴って転位が曲がる。中間部５５の上に設けられる層における転位密度を下げることができる。
【０１４７】
中間部５５の上に、第１半導体層１０となるｎ形ＧａＮ層を形成する。ｎ形ＧａＮ層の上に積層体４０を形成する。積層体４０の上に、第３半導体層３０を形成する。第３半導体層３０の上に第２半導体層２０を形成する。これにより、ウェーハ１５２が形成される。
【０１４８】
ウェーハ１５２において、反りは小さい。反りの小さい状態で、第３半導体層３０を形成できる。これにより、例えば、第３半導体層３０から放出される光のピーク波長のウェーハ面内の分布を５ｎｍ以内にできる。光の強度は、ピーク波長において最高となる。
【０１４９】
さらに、第２半導体層２０の形成において、ｐ形ドーピング条件の面内分布を小さくできる。これにより、駆動電圧の分布が小さくできる。コンタクト抵抗の分布を小さくできる。例えば、駆動電流が３５０ｍＡのときの動作電圧の面内分布を０．１Ｖ以下とすることができる。
【０１５０】
実施形態において、例えば基体６０上に、１００ｎｍの厚さのＳｉＯ２の第１下地層６１が設けられている。その上に、（１１３）面Ｓｉの第２下地層６２が設けられている。基体６０上に設けられた第１酸化シリコン膜６１ａと、(１１３)面Ｓｉ基板上に設けられた第２酸化シリコン膜６１ｂと、が、減圧中で１５０℃に昇温して接合される。これにより、第１下地層６１が形成される。
【０１５１】
第２構造体Ｓ２のシリコン基板が、研削または研磨により薄膜化される。これにより、第２下地層６２が、形成される。第２構造体Ｓ２の（１１３）面Ｓｉ基板の第２酸化シリコン膜６１ｂ側から、(１１３)Ｓｉ基板に水素をイオン注入してスマートカットにより、薄膜化を行っても良い。スマートカット後、（１１３）Ｓｉ面の表面を研磨しても良い。
【０１５２】
第２下地層６２の上に、（１１−２２)面ＡｌＮの第１中間層５１を形成しても良い。第１中間層５１の厚さは、例えば１μｍである。ＡｌＮの第１中間層５１と、第２下地層６２と、の間に、ＳｉＮの第３下地層６３が設けられても良い。
【０１５３】
第３下地層６３の厚さは、例えば、０．６ｎｍ以上１ｎｍ以下が、好ましい。第１中間層５１の上に設けられる第２中間層５２において、例えば、５０ｎｍの厚さのＡｌ０．７Ｇａ０．３Ｎ層と、７０ｎｍの厚さのＡｌ０．１ＧａＮ層と、が積層されても良い。第２中間層５２の上に、ＧａＮの第３中間層５３が設けられても良い。
【０１５４】
第３中間層５３の上に、ＧａＮの第１半導体層１０が設けられる。第１半導体層１０において、Ｓｉの濃度は、例えば、４×１０１８ｃｍ−３である。第１半導体層１０の厚さは、例えば、２μｍである。
【０１５５】
第１半導体層１０の上に、積層体４０が設けられる。積層体４０において、３ｎｍの厚さのＧａＮ層と、１ｎｍのＧａＩｎＮ層と、のペアが、３０ペア積層される。積層体４０の上に、第３半導体層３０が設けられる。第３半導体層３０において、５ｎｍの厚さのＧａＮ層と、３ｎｍの厚さのＧａＩｎＮ層と、が交互に積層される。第３半導体層３０においては、例えば、５ｎｍの厚さのＧａＮ層と、２．５ｎｍ以上９ｎｍ以下の厚さで２５％のＩｎ組成比のＧａＩｎＮ層と、を積層することで、５００ｎｍ以上５５０ｎｍ以下の発光波長（緑色）が得られる。第３半導体層３０は、ＭＱＷ構造またはＳＱＷ構造を有する。
【０１５６】
第３半導体層３０の上に、第２半導体層２０が設けられる。第２半導体層２０として、ＡｌＧａＮ層及びＧａＮ層が設けられる。電流注入が可能な発光素子が得られる。このような発光素子においては、基板からの応力が小さく、高い発光効率が得られる。
【０１５７】
発光効率が高く、特に、電流注入密度が高い場合における効率低下が抑制される。このような発光素子における発光の波長（例えばピーク波長）は、例えば、５１０ｎｍ以上５４０ｎｍ以下である。
【０１５８】
第３半導体層３０のＧａＩｎＮ層は、Ｉｎ組成比が低い第１ＧａＩｎＮ層と、Ｉｎ組成比が高い第２ＧａＩｎＮ層と、を含んでも良い。第１及び第２ＧａＩｎＮ層は、積層される。第１ＧａＩｎＮ層において、例えば、厚さは３ｎｍであり、Ｉｎ組成比は５％である。第２ＧａＩｎＮ層においては、厚さは２ｎｍであり、Ｉｎ組成比は、３０％以上４５％以下である。
【０１５９】
第３半導体層３０のＧａＩｎＮ層が、Ｉｎ組成比が低い第１ＧａＩｎＮ層と、Ｉｎ組成比が高い第２ＧａＩｎＮ層と、を含んでいる場合に、第１ＧａＩｎＮ層のＩｎ組成比を５％以下とし、第１ＧａＩｎＮ層の厚さを３ｎｍ〜５ｎｍとし、第２ＧａＩｎＮ層の厚さを０．７ｎｍ以上１ｎｍ以下とする。このときに、青色の発光波長のＬＥＤが得られる。このような構成のＭＱＷにおいては、通常の青色ＬＥＤでオージェ吸収の大きな波長４５０ｎｍ以上４６０ｎｍ以下において、オージェ吸収の大きなバンドのエネルギーが、発光波長の２倍からずれる。このため、このような構成のＭＱＷにおいては、オージェ吸収が抑制できる。これにより、高電流注入密度において光出力のＤｒｏｏｐの小さな青色ＬＥＤが得られる。多結晶のＡｌＮの基体６０を用いると、基体６０とエピタキシャル成長層との間の熱膨張係数差が小さく、エピタキシャル成長層に応力が加わり難い。このため、このような基体６０の上に高Ｉｎ組成のＧａＩｎＮ成長が容易になる。これにより、上記のようなＭＱＷの形成が容易になる。
【０１６０】
（第２の実施形態）  
図１１は、第２の実施形態に係る半導体装置を例示する模式的断面図である。  
本実施形態に係る半導体装置１１０は、第１の実施形態に係るウェーハ（ウェーハ１５０、１５１及び１５２など）を用いて製造される。半導体装置１１０によれば、クラックを抑制できる半導体装置が得られる。
【０１６１】
図１１に示すように、半導体装置１１０は、第１半導体層１０と、積層体４０と、第３半導体層３０と、第２半導体層２０と、第１電極１０ｅと、第２電極２０ｅと、を有する。半導体装置１１０においては、基板５０の上に機能部１０Ｆが形成された後に、基板５０の一部が除去される。この例では、基体６０と下地部６５が除去され、中間部５５の一部がさらに除去されている。除去には、例えば、塩素系イオンエッチングが用いられる。中間部５５の一部の除去により露出した第１半導体層１０の表面に第１電極１０ｅが設けられている。第２半導体層２０の表面（第３ｐ層２３の表面）に第２電極２０ｅが設けられている。第１電極１０ｅは、第１半導体層１０と電気的に接続される。第２電極２０ｅは、第２半導体層２０と電気的に接続される。この他の構成は、ウェーハ１５０、１５１及び１５２に関して説明したものと同様である。
【０１６２】
半導体装置１１０において、第１半導体層１０は、第１半導体部分１０ｐ及び第２半導体部分１０ｑを含む。第１半導体部分１０ｐから第２半導体部分１０ｑに向かう方向は、Ｚ軸方向に沿う。
【０１６３】
第１半導体部分１０ｐは、ｎ形のＧａＮを含み、Ｓｉを含む。第１半導体部分１０ｐにおけるＳｉの濃度は、例えば、０．５×１０１８ｃｍ−３以上８×１０１８ｃｍ−３以下であり、例えば、３×１０１８ｃｍ−３である。第１半導体部分１０ｐの厚さは、例えば、１μｍ以下１０μｍ以下であり、例えば、１．５μｍである。
【０１６４】
第２半導体部分１０ｑは、ｎ形のＧａＮを含む。第２半導体部分１０ｑにおけるキャリア濃度は、例えば、３×１０１８ｃｍ−３以下１２×１０１８ｃｍ−３以下であり、例えば、８×１０１８ｃｍ−３である。第２半導体部分１０ｑの厚さは、例えば、０．２μｍ以上１．５μｍ以下であり、例えば、０．５μｍである。第１電極１０ｅは、第２半導体部分１０ｑに接触している。
【０１６５】
半導体装置１１０においては、第１電極１０ｅと第２電極２０ｅとの間に電圧を加えることで、第３半導体層３０から光が放出される。半導体装置１１０は、例えば、ＬＥＤである。
【０１６６】
半導体装置１１０においては、第３中間層５３における転位密度は低い。これにより、機能部１０Ｆにおいて、低い転位密度が得られる。これにより、高い発光効率が得られる。
【０１６７】
基体６０と第１半導体層１０との間において、熱膨張係数差が小さい。反りの小さい状態で第３半導体層３０を形成できる。このため、第２半導体層２０の形成における形成条件の面内分布を小さくできる。例えば、ｐ形ドーパントのＭgを均一に添加できる。駆動電圧の面内分布が小さくできる。コンタクト抵抗の面内分布を小さくできる。
【０１６８】
（第３の実施形態）  
図１２は、第３の実施形態に係るウェーハを例示する模式的断面図である。  
図１２に示すように、本実施形態に係るウェーハ１６０においては、基体６０に、孔６０ｈが設けられる。一方、第３半導体層３０及び積層体４０のそれぞれにおいて、複数の領域が設けられている。これ以外は、ウェーハ１５２と同様である。
【０１６９】
孔６０ｈは、例えば、後退部である。孔６０ｈは、基体６０の裏面６０ｒからＺ軸方向に延びる。孔６０ｈの底部６０ｈｂは、例えば第１下地層６１には達しない。この例では、複数の孔６０ｈが、設けられている。
【０１７０】
第３半導体層３０は、第１低Ｉｎ組成比領域３０ａと、第１高Ｉｎ組成比領域３０ｂと、を含む。第１低Ｉｎ組成比領域３０ａは、Ｚ軸方向において孔６０ｈと重ならない。第１高Ｉｎ組成比領域３０ｂは、Ｚ軸方向において孔６０ｈと重なる。第１低Ｉｎ組成比領域３０ａから第１高Ｉｎ組成比領域３０ｂに向かう方向は、Ｚ軸方向と交差する。第１低Ｉｎ組成比領域３０ａから第１高Ｉｎ組成比領域３０ｂに向かう方向は、例えば、Ｚ軸方向に対して垂直である。
【０１７１】
第１高Ｉｎ組成比領域３０ｂにおける平均のＩｎ組成比は、第１低Ｉｎ組成比領域３０ａにおける平均のＩｎ組成比よりも高い。
【０１７２】
例えば、第１低Ｉｎ組成比領域３０ａは、交互に積層された複数の障壁層３１（ＧａＮ層）及び複数の井戸層３２（ＧａＩｎＮ層）を含む。障壁層３１は、例えば、ＡｌＧａＩｎＮ層またはＡｌＧａＮ層である。例えば、第１高Ｉｎ組成比領域３０ｂは、交互に積層された複数の障壁層（ＧａＮ層）及び複数の井戸層（ＧａＩｎＮ層）を含む。第１高Ｉｎ組成比領域３０ｂに含まれる障壁層は、第１低Ｉｎ組成比領域３０ａに含まれる障壁層３１と連続している。第１高Ｉｎ組成比領域３０ｂに含まれる障壁層と第１低Ｉｎ組成比領域３０ａに含まれる障壁層との組成比は連続的に変化していても良い。第１高Ｉｎ組成比領域３０ｂに含まれる井戸層は、第１低Ｉｎ組成比領域３０ａに含まれる井戸層３２と連続している。第１高Ｉｎ組成比領域３０ｂに含まれる井戸層（ＧａＩｎＮ層）におけるＩｎ組成比は、第１低Ｉｎ組成比領域３０ａに含まれる井戸層３２（ＧａＩｎＮ層）におけるＩｎ組成比よりも高い。
【０１７３】
第１高Ｉｎ組成比領域３０ｂに含まれる井戸層と第１低Ｉｎ組成比領域３０ａに含まれる井戸層の組成比は連続的に変化していても良い。
【０１７４】
積層体４０は、第２低Ｉｎ組成比領域４０ａと、第２高Ｉｎ組成比領域４０ｂと、を含む。第２低Ｉｎ組成比領域４０ａは、Ｚ軸方向において孔６０ｈと重ならない。第２高Ｉｎ組成比領域４０ｂは、Ｚ軸方向において孔６０ｈと重なる。第２低Ｉｎ組成比領域４０ａから第２高Ｉｎ組成比領域４０ｂに向かう方向は、Ｚ軸方向と交差する。第２低Ｉｎ組成比領域４０ａから第２高Ｉｎ組成比領域４０ｂに向かう方向は、例えば、Ｚ軸方向に対して垂直である。
【０１７５】
第２高Ｉｎ組成比領域４０ｂにおける平均のＩｎ組成比は、第２低Ｉｎ組成比領域４０ａにおける平均のＩｎ組成比よりも高い。
【０１７６】
例えば、第２低Ｉｎ組成比領域４０ａは、交互に積層された複数の第１層４１（ＧａＮ層、ＡｌＧａＩｎＮ層及びＡｌＧａＮ層のいずれか）及び複数の第２層４２（ＧａＩｎＮ層）を含む。例えば、第２高Ｉｎ組成比領域４０ｂは、交互に積層された複数の第３層（ＧａＮ層、ＡｌＧａＩｎＮ層及びＡｌＧａＮ層のいずれか）及び複数の第４層（ＧａＩｎＮ層）を含む。第２高Ｉｎ組成比領域４０ｂに含まれる第３層は、第２低Ｉｎ組成比領域４０ａに含まれる第１層４１と連続している。
【０１７７】
第１高Ｉｎ組成比領域４０ｂに含まれる第３層と第１低Ｉｎ組成比領域４０ａに含まれる第１層の組成比は連続的に変化しても良い。
【０１７８】
第２高Ｉｎ組成比領域４０ｂに含まれる第４層は、第２低Ｉｎ組成比領域４０ａに含まれる第２層４２と連続している。第２高Ｉｎ組成比領域４０ｂに含まれる第４層（ＧａＩｎＮ層）におけるＩｎ組成比は、第２低Ｉｎ組成比領域４０ａに含まれる第２層４２（ＧａＩｎＮ層）におけるＩｎ組成比よりも高い。
【０１７９】
第２高Ｉｎ組成比領域４０ｂに含まれる第４層と第２低Ｉｎ組成比領域４０ａに含まれる第２層の組成比は連続的に変化しても良い。  
ウェーハ１６０は、例えば、ウェーハ１５０、１５１及び１５２などに関して説明したのと同様に形成できる。ウェーハ１６０において、クラックを抑制できる。
【０１８０】
ウェーハ１６０において、基体６０には孔６０ｈｂが設けられている。孔６０ｈｂは、平坦な基体６０の形成後に設けてもよい。孔６０ｈｂは、例えば、切削により形成される。孔６０ｈｂは、例えば、基体６０の上に窒化物半導体層（機能部１０Ｆ）などを形成した後に、基体６０の下面に孔６０ｈｂを形成しても良い。例えば、開口部を有するマスクを用いて基体６０の一部を除去することで、孔６０ｈｂを形成できる。孔６０ｈｂは、基体６０となる材料（焼結体の母材）を型枠に入れて焼結させることで形成しても良い。型枠に、孔６０ｈｂ対応する凸部が設けられる。
【０１８１】
孔６０ｈが設けられた基体６０を含む基板５０の上に、半導体結晶層（第１半導体層１０、積層体４０、第３半導体層３０及び第２半導体層２０など）が形成される。このとき、基体６０に孔６０ｈが設けられているため、半導体結晶層の成長の際に、孔６０ｈと重なる位置における基板５０の温度は、孔６０ｈと重ならない位置における基板５０の温度よりも低い。一般に、温度が低いとＩｎが取り込まれやすい。このため、孔６０ｈと重ならない領域において、Ｉｎが取り込まれ易い。
【０１８２】
このため、第３半導体層を形成する際の温度の差により、孔６０ｈと重なる第１高Ｉｎ組成比領域３０ｂにおけるＩｎ組成比が、孔６０ｈと重ならない第１低Ｉｎ組成比領域３０ａにおけるＩｎ組成比よりも高くなる。そして、積層体４０を形成する際の温度の差により、孔６０ｈと重なる第２高Ｉｎ組成比領域４０ｂにおけるＩｎ組成比が、孔６０ｈと重ならない第２低Ｉｎ組成比領域４０ａにおけるＩｎ組成比よりも高くなる。
【０１８３】
このため、第３半導体層３０において第１高Ｉｎ組成比領域３０ｂにおける井戸層のバンドギャップエネルギーは、第１低Ｉｎ組成比領域３０ａにおける井戸層３２のバンドギャップエネルギーよりも低くなる。このため、第３半導体層３０の中で、電位差が生じる。すなわち、第３半導体層３０において、第１低Ｉｎ組成比領域３０ａから第１高Ｉｎ組成比領域３０ｂに向かう方向において、キャリアに作用する電界（ドライブ電圧）が加わる。このドライブ電圧は、Ｚ軸方向と交差する方向の成分を有する。これにより、動作時において、第３半導体層３０における発光の面内均一性が高まる。
【０１８４】
孔６０ｈの幅（例えばＸ軸方向に沿った長さ）は、例えば１００μｍ以上３５０μｍ以下（例えば、約１５０μｍ）である。例えば、孔６０ｈの幅は、素子の辺の長さの約１／６以上約１／３以下である。例えば、孔６０ｈが素子の中央部分に設けられる。孔６０ｈが設けられていない２つの領域の間に孔６０ｈが配置される。孔６０ｈの幅が辺の長さの１／３以上のときに、この２つの領域のそれぞれの幅は、孔６０ｈの幅と実質的に同じになる。これにより、大きな温度差が得られる。孔６０ｈの幅が、辺の１／２以上のときに温度差が得られる。
【０１８５】
孔６０ｈの深さ（例えばＺ軸方向に沿った長さ）は、例えば２００μｍ以上６００μｍ以下（例えば約３５０μｍ）である。
【０１８６】
例えば、基体６０の基体面６０ｓと、孔６０ｈの底部６０ｈｂと、の間のＺ軸方向に沿った距離は、孔６０ｈの幅以下である。この場合、基体６０において、孔６０ｈが設けられている領域と、孔６０ｈが設けられていない領域と、の間の温度差が熱拡散によって小さくなったときにも、基体面６０ｓにおいて、温度差が生じる。例えば、基体面６０ｓと、孔６０ｈの底部６０ｈｂとの間の距離は、５μｍ以上である。例えば、基体面６０ｓと、孔６０ｈの底部６０ｈｂとの間の距離は、機能部１０Ｆの厚さと同じ程度である。これにより、例えば、機能部１０Ｆにおいて、大きな変形が生じにくくなる。孔６０ｈは、基体６０を貫通しても良い。孔６０ｈは、下地部６５に到達しても良い。孔６５ｈは、機能部１０Ｆに到達しても良い。
【０１８７】
（第４の実施形態）  
本実施形態に係る半導体装置は、例えば、第３の実施形態に係るウェーハ１６０を用いて形成される。  
図１３は、第４の実施形態に係る半導体装置を例示する模式的断面図である。  
本実施形態に係る半導体装置１１１においては、上記のウェーハ１６０を形成した後に、基板５０が除去される。除去により露出した第１半導体層１０の表面に第１電極１０ｅが形成される。そして、第２半導体層２０の表面に第２電極２０ｅが形成される。
【０１８８】
図１３に示すように、第１電極１０ｅは、Ｚ軸方向において、第１低Ｉｎ組成比領域３０ａ及び第２低Ｉｎ組成比領域４０ａと重なる。第１電極１０ｅは、Ｚ軸方向において、第１高Ｉｎ組成比領域３０ｂ及び第２高Ｉｎ組成比領域４０ｂと重ならない。すなわち、第１電極１０ｅは、Ｚ軸方向において、基体６０の孔６０ｈと重ならない位置に設けられている。
【０１８９】
第１電極１０ｅと第２電極２０ｅとの間に、第１半導体層１０が配置される。第１半導体層１０と第２電極２０ｅとの間に、積層体４０、第３半導体層３０及び第２半導体層２０が配置される。
【０１９０】
第１電極１０ｅと第２電極２０ｅとの間に、第１低Ｉｎ組成比領域３０ａ及び第２低Ｉｎ組成比領域４０ａが配置される。
【０１９１】
ウェーハ１６０について説明したように、第３半導体層３０において、第１高Ｉｎ組成比領域３０ｂと第１低Ｉｎ組成比領域３０ａとの間に、バンドギャップエネルギーの差が設けられる。これにより、第３半導体層３０の中に電位差が生じ、キャリアに対するドライブ電圧が加わる。このとき、第１電極１０ｅのＸ−Ｙ平面内の位置が、第１高Ｉｎ組成比領域３０ｂのＸ−Ｙ平面内の位置に対してシフトしている。このため、第３半導体層３０内において、第１高Ｉｎ組成比領域３０ｂの中心領域から、第１低Ｉｎ組成比領域３０ａの中心領域に向けてキャリアがドライブされる。これにより、第３半導体層３０内において、第１電極１０ｅから遠い領域における発光の割合が、第１電極１０ｅに近い領域における発光の割合よりも高くなる。これにより、発光効率の面内の均一性が高まる。
【０１９２】
例えば、膜形成装置において、基板５０がヒータの上に配置される。例えば、ヒータからの距離が長くなると、基板５０の表面の温度が低下す。例えば、ヒータからの距離の変化が１ｍｍのときに、基板５０の表面の温度の変化は８０℃である。基体６０に孔６０ｈが設けられると、基体６０の底面とヒータとの距離が場所によって異なるので、基体６０の内部に温度分布が生じる。一方、基体６０に孔６０ｈが設けられて温度分布が生じる場合、基体６０中の熱伝導により熱の均熱化が生じる。均熱化は、約４５度の角度で生じる。これらを考慮すると、孔６０ｈの中央部分と重なる領域の温度と、孔６０ｈと重ならない領域と、における温度の差は約３℃となる。
【０１９３】
一方、ＧａＩｎＮ層（井戸層３２）は、例えば４５０ｎｍのピーク波長を有する。ＧａＩｎＮ層におけるピーク波長は、結晶成長の温度に依存する。例えば、ピーク波長の結晶成長温度に対する依存性は、約１．５ｎｍ／℃である。温度の差が約３℃の場合、発光波長（ピーク波長）の差は、約５ｎｍである。発光波長の差の約５ｎｍは、エネルギーの差に換算すると、約６０ｍｅＶに相当する。すなわち、約６０ｍｅＶの電位差が、第３半導体層３０の中に生じる。これにより、第１高Ｉｎ組成比領域３０ｂから第１低Ｉｎ組成比領域３０ａに向かう方向に沿って、ドライブ電圧が生じる。この場合のドライブ電圧は、約６０ｍｅＶである。
【０１９４】
このとき、第１電極１０ｅと、第１高Ｉｎ組成比領域３０ｂと、の間において、Ｘ−Ｙ平面内の位置がシフトしている。第１高Ｉｎ組成比領域３０ｂから第１低Ｉｎ組成比領域３０ａに向かう方向に沿って、キャリアがドライブされる。これにより、第３半導体層３０における発光効率が、均一化される。すなわち、電流集中が抑制され、ドループの効果が小さくできる。これにより、発光特性が向上できる。例えば、ＥＱＥ（External Quantum Efficiency：外部量子効率）が向上できる。第１電極１０ｅと、第１高Ｉｎ組成比領域３０ｂと、の間においてＸ−Ｙ平面内の位置がシフトしている構成におけるＥＱＥは、例えば、シフトしていない構成におけるＥＱＥよりも高い。ＥＱＥの向上は、例えば、約１％である。
【０１９５】
例えば、素子サイズ（略正方形の素子の１辺の長さ）が１ｍｍで、電極幅が７μｍで、電極間の距離が略２４０μｍの素子の場合に、第１電極１０ｅと、第１高Ｉｎ組成比領域３０ｂと、の間において、Ｘ−Ｙ平面内の位置がシフトしていない構成におけるＥＱＥは、８０％である。このとき、第１電極１０ｅと、第１高Ｉｎ組成比領域３０ｂと、の間において、Ｘ−Ｙ平面内の位置がシフトしている構成におけるＥＱＥは、８１％である。損失が、２０％から１９％に低減する。従来の損失に対して、５％の損失量低減が可能となる。
【０１９６】
基体６０において、結晶粒６０ｇの平均の粒径ｄ６０は、第１電極１０ｅの幅（Ｚ軸方向と交差する方向の長さ）よりも小さい。これにより、例えば、孔６０ｈにおいて、電極との相対位置において、高い位置精度が得られる。
【０１９７】
第１電極１０ｅと第２電極２０ｅとの間において、電流の広がる範囲は、Ｚ軸方向との間の角度が４５度以下の範囲である。従って、電流の広がりは、第１半導体層１０の厚さと同程度である。電流の広がりの観点では、第１電極１０ｅと孔６０ｈとの相対的な位置関係の精度は、第１半導体層１０の厚さの精度と、同程度であることが好ましい。平均の粒径ｄ６０は、例えば、第１半導体層１０の厚さ以下である。
【０１９８】
（第５の実施形態）  
図１４は、第５の実施形態に係る半導体装置を例示する模式的断面図である。  
本実施形態に係る半導体装置１１２は、ウェーハ１５３と、機能部１０Ｆと、を含む。
【０１９９】
ウェーハ１５３は、基板５０を含む。基板５０は、基体６０と、下地部６５と、中間部５５と、を含む。後述するように、この例では、下地部６５の第２下地層６２は、ｎ形である。これを除いて、基板５０の構成は、例えば、ウェーハ１５２について説明した構成と同様である。
【０２００】
下地部６５と機能部１０Ｆとの間に中間部５５が配置される。
【０２０１】
機能部１０Ｆは、第１半導体層１０を含む。第１半導体層１０は、第１導電形の第１窒化物半導体を含む。
【０２０２】
この例では、半導体装置１１２は、ゲート電極７５ｇｅと、ソース電極７５ｓｅと、ドレイン電極７５ｄｅと、ゲート絶縁膜７５ｇｉと、をさらに含む。中間部５５とゲート電極７５ｇｅとの間に機能部１０Ｆが配置される。中間部５５とソース電極７５ｓｅとの間に機能部１０Ｆが配置される。中間部５５とドレイン電極７５ｄｅとの間に機能部１０Ｆが配置される。
【０２０３】
機能部１０Ｆは、第１半導体領域７１と、第２半導体領域７２と、第３半導体領域７３と、を含む。第１半導体領域７１は、ゲート電極７５ｇｅと第１半導体層１０との間に設けられる。第２半導体領域７２は、ゲート電極７５ｇｅと第１半導体領域７１との間に設けられた部分を含む。第３半導体領域７３は、ゲート電極７５ｇｅと第２半導体領域７２との間に設けられる。第１半導体領域７１、第２半導体領域７２及び第３半導体領域７３は、窒化物半導体を含む。
【０２０４】
ソース電極７５ｓｅは、第２半導体領域７２と電気的に接続される。ドレイン電極７５ｄｅは、第２半導体領域７２と電気的に接続される。
【０２０５】
Ｚ軸方向（基体６０から下地部６５に向かう第１方向）に対して交差するＸ軸方向（第２方向）におけるゲート電極７５ｇｅの位置は、Ｘ軸方向（第２方向）におけるソース電極７５ｓｅの位置と、Ｘ軸方向（第２方向）におけるドレイン電極７５ｄｅの位置との間に位置する。
【０２０６】
ゲート電極７５ｇｅと第３半導体領域７３との間にゲート絶縁膜７５ｇｉが設けられる。
【０２０７】
第１半導体層１０は、例えば、Ｃ（炭素）を含むＧａＮを含む。第１半導体層１０は、ｎ形である。
【０２０８】
第１半導体領域７１は、第１半導体層１０の上に設けられる。第１半導体領域７１は、例えば、ＧａＮ層である。
【０２０９】
第２半導体領域７２は、第１半導体領域７１の上に設けられる。第２半導体領域７２は、例えば、ＧａＩｎＮ層である。第２半導体領域７２は、例えば、ＧａＮでも良い。
【０２１０】
第２半導体領域７２は２層構造を有しても良い。第２半導体領域７２は、ＧａＮ層と、ＧａＩｎＮ層と、を含む。このＧａＮ層と第１半導体領域７１との間にＧａＩｎＮ層が設けられる。
【０２１１】
第３半導体領域７３は、第２半導体領域７２の一部の上に設けられる。第３半導体領域７３は、例えば、ＡｌＧａＮ層である。第３半導体領域７３は、例えば、ＧａＮでも良い。
【０２１２】
第１半導体領域７１の一部、及び、第２半導体領域７２の一部にソース領域７５ｓｒが設けられる。ソース領域７５ｓｒの上に、ソース電極７５ｓｅが設けられる。ソース領域７５ｓｒを介して、ソース電極７５ｓｅは、第２半導体領域７２及び第１半導体領域７１と電気的に接続される。
【０２１３】
第１半導体領域７１の別の一部、及び、第２半導体領域７２の別の一部にドレイン領域７５ｄｒが設けられる。ドレイン領域７５ｄｒの上に、ドレイン電極７５ｄｅが設けられる。ドレイン領域７５ｄｒを介して、ドレイン電極７５ｄｅは、第２半導体領域７２及び第１半導体領域７１と電気的に接続される。
【０２１４】
Ｘ軸方向において、第３半導体領域７３は、ソース電極７５ｓｅとドレイン電極７５ｄｅとの間に設けられる。第３半導体領域７３の上にゲート絶縁膜７５ｇｉが設けられる。ゲート絶縁膜７５ｇｉは、例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、アルミニウム窒化物、及び、アルミニウム酸化物、の少なくともいずれかを含む。ゲート絶縁膜７５ｇｉは、例えば、シリコン及びアルミニウムの少なくともいずれかを含む第１元素と、酸素及び窒素の少なくともいずれかを含む第２元素と、の混合物を含む。
【０２１５】
第３半導体領域７３は、ソース領域７５ｓｒ上及びドレイン領域７５ｄｒ上に広がっていて良い。第３半導体領域７３は、高濃度にｎ形不純物を含んでも良い。ｎ形不純物として、Ｓｉ、Ｇｅ及びＳｎの少なくともいずれかが用いられる。
【０２１６】
ソース領域７５ｓｒ及びドレイン領域７５ｄｒの少なくともいずれかは、高濃度のｎ形不純物を含んでも良い。第３半導体領域７３の内のソース領域７５ｓｒの上の部分、及び、第３半導体領域７３のうちのドレイン領域７５ｄｒの上の部分、の少なくともいずれかは、高濃度のｎ形不純物を含んでも良い。
【０２１７】
半導体装置１１２において、ゲート電極７５ｇｅに加えられる電圧に応じて、ソース電極７５ｓｅとドレイン電極７５ｄｅとの間に流れる電流が制御される。半導体装置１１２は、例えばトランジスタである。
【０２１８】
この例では、第２下地層６２は、導電性である。例えば、第２下地層６２は、シリコンに加えて、ｎ形の不純物（Ａｓ、Ｐ、及びＳｂなど）を含む。第２下地層６２は、Ａｓ及びＳｂの少なくともいずれかを含む。
【０２１９】
半導体装置１１２は、基体側電極７６ｅをさらに含んでいる。基体側電極７６ｅは、第２下地層６２と電気的に接続される。基体側電極７６ｅにより、第２下地層６２の電位が制御される。
【０２２０】
例えば、基体６０の裏面６０ｒに孔６０ｈが設けられる。孔６０ｈは、第２下地層６２に到達する。孔６０ｈの内壁の少なくとも一部の上に導電膜を形成する。この導電膜が基体側電極７６ｅとなる。
【０２２１】
図１４に示すように、基体６０は、Ｘ−Ｙ平面（Ｚ軸方向（第１方向）と交差する平面）内において、基体側電極７６ｅの少なくとも一部の周りに設けられる。この例では、基板５０は、間隙７６ｇを有する。間隙７６ｇは、基体６０と、基体側電極７６ｅの上記の少なくとも一部と、の間に設けられている。孔６０ｈの側壁の一部の上に基体側電極７６ｅが設けられており、孔６０ｈの側壁の別の一部の上には基体側電極７６ｅは設けられていない。
【０２２２】
この例では、孔６０ｈのＸ軸方向における中心と、孔６０ｈ内における基体側電極７６ｅのＸ軸方向とが、シフトしている。第２方向（例えばＸ軸方向）における間隙７６ｇの位置は、第２方向（例えばＸ軸方向）におけるドレイン電極７５ｄｅの位置と、基体側電極７６ｅと第２下地層６２との界面の第２方向（例えばＸ軸方向）における位置と、の間に位置する。
【０２２３】
図１５（ａ）及び図１５（ｂ）は、第５の実施形態に係る別の半導体装置を例示する模式図である。  
図１５（ａ)は、模式的断面図である。図１５（ｂ)は、模式的平面図である。
【０２２４】
本実施形態に係る半導体装置１１３も、ウェーハ１５３と、機能部１０Ｆと、を含む。ウェーハ１５３の構成は、半導体装置１１２に関して説明したのと同様の構成を有する。
【０２２５】
半導体装置１１３においては、機能部１０Ｆは、第４半導体領域７４をさらに含む。第４半導体領域７４は、第１半導体領域７１と第２半導体領域７２との間に設けられる。第４半導体領域７４は、窒化物半導体を含む。第４半導体領域７４は、ゲート電極７５ｇｅと第１半導体層１０との間に設けられた部分７４ｇと、ソース電極７５ｓｅと第１半導体層１０との間に設けられた部分７４ｒと、を含む。部分７４ｇと部分７４ｒの間には、境界７４ｂが形成される。
【０２２６】
部分７４ｇは、例えばＧａＮ層である。部分７４ｒは、例えばＡｌＧａＮ層である。部分７４ｒは、例えばＧａＮでも良い。部分７４ｒの導電形は、例えばｐ形である。ソース電極７５ｓｅと第１半導体層１０との間に設けられた上記の部分７４ｒにおけるアルミニウムの組成比は、ゲート電極７５ｇｅと第１半導体層１０との間設けられた上記の部分７４ｇにおけるアルミニウムの組成比よりも高くてもよい。
【０２２７】
基板５０の上に、ｎ−の導電性の第１半導体層１０が設けられる。第１半導体層１０の上に、第１半導体領域７１（例えばＧａＮ層）が設けられ、その上に、第４半導体領域７４が設けられる。第４半導体領域７４において、部分７４ｒ（ＡｌＧａＮ）及び部分７４ｇ（ＧａＮ）が設けられる。第４半導体領域７４の上に、第２半導体領域７２（例えばＧａＮ層）が設けられる。第２半導体領域７２の少なくとも一部の上に、第３半導体領域７３（例えばＡｌＧａＮ層）が設けられる。
【０２２８】
この例においても、基体側電極７６ｅが設けられている。基体側電極７６ｅは、第２下地層６２と電気的に接続され、さらに、第１半導体層１０とさらに電気的に接続される。
【０２２９】
半導体装置１１３において、ソース電極７５ｓｅから基板側電極７６ｅに電流が流れる。この電流は、ゲート電極７５ｇｅに印加されるバイアス電圧により制御される。半導体装置１１３では、孔６０ｈの大きさ及び配置により、電流の広がりと、動作時の熱の広がりと、を制御可能である。これにより、装置の特性の制御が可能である。例えば、電流の広がりの向上と、動作に伴う温度上昇の抑制と、が可能になる。
【０２３０】
図１６は、第５の実施形態に係る別の半導体装置を例示する模式的断面図である。  
本実施形態に係る半導体装置１１４も、ウェーハ１５３と、機能部１０Ｆと、を含む。ウェーハ１５３の構成は、半導体装置１１２に関して説明した通りである。
【０２３１】
半導体装置１１４においては、第１半導体層１０の抵抗は比較的高い。第１半導体層１０は、高抵抗のＧａＮ層である。第１半導体領域７１中の不純物濃度は、第１半導体層１０中の不純物濃度よりも低い。第１半導体領域７１は、高純度のＧａＮ層である。
【０２３２】
上記の半導体装置１１２及び１１４においては、孔６０ｈが設けられた基板５０の上に、機能部１０Ｆが形成される。このため、孔６０ｈと重なる領域と、孔６０ｈと重ならない領域と、において、機能部１０Ｆの形成中に温度の差が形成される。例えば、Ｉｎを含む層（領域）中のＩｎの組成比が、孔６０ｈと重なる領域と、孔６０ｈと重ならない領域と、の間で変化する。これにより、Ｚ軸方向と交差する方向においてバンドギャップエネルギーの差が形成される。例えば、ソース電極７５ｓｅからドレイン電極７５ｄｅに向かう方向に沿った電界が形成される。これにより、キャリアにバイアス電圧が加わる。これにより、例えば、トランジスタのオフ時間が短くなり、動作が高速化する。スイッチングエネルギーの低減が可能になる。
【０２３３】
半導体装置１１２〜１１４において、孔６０ｈの位置の精度が高いことが望ましい。実施形態において、孔６０ｈの幅（例えば径）は、基体６０の平均の粒径ｄ６０以上である。孔６０ｈの幅（例えば径）は、基体６０の平均の粒径ｄ６０の１．５倍以上でも良い。すなわち、実施形態においては、孔６０ｈのサイズに比べて、平均の粒径ｄ６０を小さくする。これにより、孔６０ｈの位置の精度が高まる。これにより、形成されるバイアス電圧の精度が高まる。
【０２３４】
例えば、実施形態において、基体側電極７６ｅは、第２方向（Ｘ軸方向）において基体６０と重なる部分７６ｅｘを含む。孔６０ｈの幅は、第２方向において基体６０と重なるこの部分７６ｅｘの第２方向の長さと、第２方向に沿った間隙７６ｇの長さと、の和に対応する。実施形態においては、この和は、平均の粒径ｄ６０以上である。
【０２３５】
実施形態によれば、ウェーハの製造コストを抑えることができる。結晶品質の高い窒化物半導体層を形成できる。
【０２３６】
実施形態によれば、クラックを抑制できるウェーハ及び半導体装置を提供することができる。
【０２３７】
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【０２３８】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【０２３９】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、ウェーハ及び半導体装置に含まれる基板、基体、下地部、下地層、中間部、中間層、機能部、半導体層、半導体領域及び電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【０２４０】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０２４１】
その他、本発明の実施の形態として上述したウェーハ及び半導体装置を基にして、当業者が適宜設計変更して実施し得る全てのウェーハ及び半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０２４２】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０２４３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０２４４】
１０…第１半導体層、  １０Ｆ…機能部、  １０ｅ…第１電極、  １０ｐ…第１半導体部分、  １０ｑ…第２半導体部分、  ２０…第２半導体層、  ２０ｅ…第２電極、  ２１…第１ｐ層、  ２２…第２ｐ層、  ２３…第３ｐ層、  ３０…第３半導体層、  ３０ａ…第１低Ｉｎ組成比領域、  ３０ｂ…第１高Ｉｎ組成比領域、  ３１…障壁層、  ３２…井戸層、  ４０…積層体、  ４０ａ…第２低Ｉｎ組成比領域、  ４０ｂ…第２高Ｉｎ組成比領域、  ４１…第１層、  ４２…第２層、  ５０…基板、  ５１…第１中間層、  ５２…第２中間層、  ５３…第３中間層、  ５５…中間部、  ６０…基体、  ６０ｂ…粒界、  ６０ｄｐ…凹凸、  ６０ｇ…結晶粒、  ６０ｈ…孔、  ６０ｈｂ…底部、  ６０ｐ…基体部分、  ６０ｑ…境界部分、  ６０ｒ…裏面、  ６０ｓ…基体面、  ６１…第１下地層、  ６１ａ…第１酸化シリコン膜、  ６１ｂ…第２酸化シリコン膜、  ６２…第２下地層、  ６２ｌ…第１面、  ６２ｓ…シリコン基板、  ６２ｓａ、６２ｓｂ…面、  ６２ｕ…第２面、  ６３…第３下地層、  ６５…下地部、  ７１…第１半導体領域、  ７２…第２半導体領域、  ７３…第３半導体領域、  ７４…第４半導体領域、  ７４ｂ…境界、  ７４ｇ、７４ｓ…部分、  ７５ｄｅ…ドレイン電極、  ７５ｄｒ…ドレイン領域、  ７５ｇｅ…ゲート電極、  ７５ｇｉ…ゲート絶縁膜、  ７５ｓｅ…ソース電極、  ７５ｓｒ…ソース領域、  ７６ｅ…基体側電極、  ７６ｅｘ…部分、  ７６ｇ…間隙、  １１０〜１１４…半導体装置、  １５０、１５１、１５２、１５３、１６０…ウェーハ、  Ｃ１…転位密度、  Ｃ２…差、  Ｄ６０…深さ、  Ｌ１、Ｌ２…長さ、  Ｒ１、Ｒ２…領域、  Ｒｅ１〜Ｒｅ３…領域、  Ｓ１…第１構造体、  Ｓ２…第２構造体、  ｄ６０…平均の粒径、  ｄＴＥ…熱膨張係数差、  ｔ０、ｔ１、ｔ１１、ｔ２、ｔ２１、ｔ２２…厚さ、  ｔｃ…臨界膜厚
【図２】
2017059598.tif 000003
【図５】
2017059598.tif 000004
【図６】
2017059598.tif 000005
【図７】
2017059598.tif 000006
【図８】
2017059598.tif 000007
【図９】
2017059598.tif 000008
【図１０】
2017059598.tif 000009
【図１１】
2017059598.tif 000010
【図１２】
2017059598.tif 000011
【図１３】
2017059598.tif 000012
【図１４】
2017059598.tif 000013
【図１５】
2017059598.tif 000014
【図１６】
2017059598.tif 000015
【図１】
2017059598.tif 000016
【図３】
2017059598.tif 000017
【図４】
2017059598.tif 000018