(57)【要約】【課題】  室温比抵抗が低く、耐電圧性の高い積層型ＰＴＣサーミスタを提供する。【解決手段】  内部電極３ａ、３ｂと半導体セラミック層２とが積層されたセラミック積層体１の表面に、１対の外部電極５ａ、５ｂが形成されたものからなり、半導体セラミック層２が、結晶構造が正方晶のチタン酸バリウム粉末を主な原料にして、焼結させて作製されたものであり、かつ、焼結後の平均磁器粒径が０．８μｍ以下であって、１２３ケルビンから１６３ケルビンにおいて、ケルビン温度の逆数に対する粒内抵抗の変化の傾きが、１３５以上、３４０以下となるようにした。【選択図】  図１
2017027980.tif 000002
【特許請求の範囲】
【請求項１】
内部電極と正の抵抗温度特性を有する半導体セラミック層とが積層されたセラミック積層体の表面に、１対の外部電極が形成されてなる積層型ＰＴＣサーミスタであって、
前記半導体セラミック層は、結晶構造が正方晶のチタン酸バリウム粉末を主な原料にして、焼結させて作製されたものであり、かつ、焼結後の平均磁器粒径が０．８μｍ以下であり、
１２３ケルビンから１６３ケルビンにおいて、ケルビン温度の逆数に対する粒内抵抗の変化の傾きが、１３５以上、３４０以下である積層型ＰＴＣサーミスタ。
【請求項２】
前記原料に、半導体化剤として、少なくとも、α、βの一方が添加され、
αが、Ｐｍ、Ｔｍ、Ｙｂ、Ｌｕを除く希土類元素から選ばれた少なくとも１種類の元素であり、
βが、Ｎｂ、Ｗ、Ｓｂ、Ｔａの中から選ばれた少なくとも１種類の元素である、請求項１に記載された積層型ＰＴＣサーミスタ。
【請求項３】
前記αが、Ｌａである、請求項２に記載された積層型ＰＴＣサーミスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型ＰＴＣサーミスタに関し、さらに詳しくは、室温比抵抗が低く、耐電圧性の高い積層型ＰＴＣサーミスタに関する。
【背景技術】
【０００２】
電子機器において、小型で軽量化された積層型のＰＴＣ（Positive Temperature Coefficient；正温度特性）サーミスタが、過電流保護、加熱検知などの用途に広く使用されている。
【０００３】
たとえば、特許文献１（特開２００１−１３０９５７公報）には、内部電極と半導体セラミック層とが積層されたセラミック積層体の表面に、１対の外部電極が形成された積層型ＰＴＣサーミスタが開示されている。この積層型ＰＴＣサーミスタの半導体セラミック層は、チタン酸バリウム系半導体材料を原料として作製されている。なお、特許文献１には、平均磁器粒径（平均粒径）が０．８μｍ以上の実施例のみが開示されている。
【０００４】
また、特許文献２（特開平１１−１１６３２７公報）には、積層型ＰＴＣサーミスタの半導体セラミック層に使用しうるチタン酸バリウム系半導体磁器が開示されている。なお、特許文献２に開示されたチタン酸バリウム系半導体磁器は、立方晶のチタン酸バリウム粉末を原料に使用している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１３０９５７公報
【特許文献２】特開平１１−１１６３２７公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＰＴＣサーミスタにおいては、キュリー点（抵抗変化温度）以上で急激に高抵抗化するという優れたＰＴＣ特性に加えて、室温比抵抗が低いこと、耐電圧性が高いことなどが求められている。室温比抵抗が低いことにより通常使用時の電力ロスを低減でき、耐電圧性が高いことにより大電力に対応した幅広い回路に用いることができるからである。
【０００７】
しかしながら、特許文献１に開示された積層型ＰＴＣサーミスタは、近年求められている水準の高耐電圧性は備えておらず、さらに耐電圧性を高める必要があった。
【０００８】
これに対し、特許文献２に開示されたチタン酸バリウム系半導体磁器は、耐電圧性については近年求められている水準の高耐電圧性を満たしている。しかしながら、原料粉末に、結晶性の低い立方晶のチタン酸バリウム粉末を使用しており、素子にした場合に十分に低い室温比抵抗が得られない場合が多かった。
【課題を解決するための手段】
【０００９】
本発明は、上述した従来の問題を解決するためになされたものであり、その手段として本発明の積層型ＰＴＣサーミスタは、内部電極と正の抵抗温度特性を有する半導体セラミック層とが積層されたセラミック積層体の表面に、１対の外部電極が形成され、半導体セラミック層が、結晶構造が正方晶のチタン酸バリウム粉末を主な原料にして、焼結させて作製されたものであり、かつ、焼結後の平均磁器粒径が０．８μｍ以下であって、１２３ケルビンから１６３ケルビンにおいて、ケルビン温度の逆数に対する粒内抵抗の変化の傾きが、１３５以上、３４０以下となるようにした。
【００１０】
本発明の発明者は、鋭意研究の結果、立方晶のチタン酸バリウム粉末に代えて、結晶性の高い正方晶のチタン酸バリウム粉末を原料に使用し、かつ、１２３ケルビンから１６３ケルビンにおいて、ケルビン温度の逆数に対する粒内抵抗の変化の傾きが、１３５以上、３４０以下となるように制御すれば、室温比抵抗を低くすることを見出し、本発明に至ったものである。
【００１１】
ただし、焼結後の平均磁器粒径が０．８μｍを超えると耐電圧性が低下する傾向があるため、焼結後の平均磁器粒径が０．８μｍ以下のものに限定した。
【００１２】
なお、ケルビン温度の逆数に対する粒内抵抗の変化の傾きを、１３５以上、３４０以下となるようにするためには、原料に添加される半導体化剤の比表面積（ＳＳＡ；Specific Surface Area）や、焼成温度などを制御すれば良い。
【発明の効果】
【００１３】
本発明の積層型ＰＴＣサーミスタは、室温比抵抗が低く、耐電圧性が高い。
【図面の簡単な説明】
【００１４】
【図１】実施形態にかかる積層型ＰＴＣサーミスタ１００を示す断面図である。
【図２】半導体化剤のＳＳＡを異ならせて作製した３種類の積層型ＰＴＣサーミスタそれぞれの、コールコールプロットから求めた粒内抵抗値Ｒｇのアレニウスプロットを示すグラフである。
【図３】図２のグラフにおける傾きと、室温比抵抗値との関係を示すグラフである。
【発明を実施するための形態】
【００１５】
以下、図面とともに、本発明を実施するための形態について説明する。なお、図面は、発明の実施形態の理解を助けるためのものであり、必ずしも厳密に描画されていない場合がある。たとえば、構成要素の個数が省略されている場合や、構成要素ないし構成要素間の寸法の比率が実際の比率と一致していない場合などがある。
【００１６】
［実施形態］
図１に、本発明の実施形態にかかる積層型ＰＴＣサーミスタ１００を示す。
【００１７】
ただし、図１は積層型ＰＴＣ正特性サーミスタ１００の断面図である。
【００１８】
積層型ＰＴＣ正特性サーミスタ１００は、積層体１を備える。
【００１９】
積層体１は、正の抵抗温度特性を有する半導体セラミック層２と、内部電極３ａ、３ｂとが積層された構造からなる。
【００２０】
半導体セラミック層２は、結晶構造が正方晶のチタン酸バリウム粉末を主成分とする原料を焼結させて作製されたものである。なお、原料には、半導体化剤が添加される。
【００２１】
内部電極３ａ、３ｂは、たとえば、Ｎｉなどを主成分にしている。ただし、内部電極３ａ、３ｂの材質などは任意であり、他の金属を主成分にしていても良い。
【００２２】
積層体１の表面には、次に説明する外部電極５ａ、５ｂの形成された部分を除いて、ガラス層４が形成されている。
【００２３】
積層体１の両端には、外部電極５ａ、５ｂが形成されている。外部電極５ａは内部電極３ａと接続され、外部電極５ｂは内部電極３ｂと接続されている。外部電極５ａ、５ｂは、たとえば、下から順に、スパッタリングにより、ＮｉＣｒ層、ＮｉＣｕ層、Ａｇ層が形成され、さらに電解めっきにより、その上にＳｎ層が形成された多層構造からなる。ただし、外部電極５ａ、５ｂの材質や構造などは任意であり、たとえば焼付け電極とめっき電極との多層構造であっても良い。
【００２４】
以上の構造からなる、本実施形態にかかる積層型ＰＴＣ正特性サーミスタ１００は、以下の特徴を備えている。
【００２５】
まず、積層型ＰＴＣ正特性サーミスタ１００は、半導体セラミック層２の焼結後の平均磁器粒径が０．８μｍ以下となるように作製されている。
【００２６】
なお、平均磁器粒径は、次の方法により測定した。まず、完成品における積層体１を、幅方向に１／２の寸法になるまで研磨し、長さ方向と高さ方向が現れた断面を観察した。具体的には、この断面の中央部のセラミック層２を、ＳＥＭ観察像（走査電子顕微鏡：日本電子製JSM-7500FA  加速電圧5kV,5000倍で観察）により画像解析（解析装置名：旭エンジニアリング  IP-1000）し、ＳＥＭ観察像におけるセラミック粒子の面積を求め、この粒子面積と同じ面積を有する円の直径を磁器粒径として算出した。平均磁器粒径は、観察したＳＥＭ画像の視野の中に完全に収まっている各粒子径の平均値である。
【００２７】
焼結後の平均磁器粒径を０．８μｍ以下としたのは、高い耐電圧性を得るためである。すなわち、焼結後の平均磁器粒径が０．８μｍを超えると耐電圧性が低下する傾向があるため、これを回避したものである。
【００２８】
なお、焼結後の平均磁器粒径を０．８μｍ以下とするためには、製造時に、チタン酸バリウム粉末の結晶性や粒径、焼成温度などを調整すれば良い。
【００２９】
また、積層型ＰＴＣ正特性サーミスタ１００は、半導体セラミック層２が、１２３ケルビン（−１５０℃）から１６３ケルビン（−１１０℃）において、ケルビン温度の逆数に対する粒内抵抗の変化の傾きが、１３５以上、３４０以下となるように作製されている。
１２３ケルビンから１６３ケルビンにおける、半導体セラミック層２の、ケルビン温度の逆数に対する粒内抵抗の変化の傾きを、１３５以上、３４０以下としたのは、室温比抵抗を低くするためである。
【００３０】
粒内抵抗の大きさは、以下の方法により測定した。
【００３１】
まず、Novocontrol Technologies社製インピーダンスアナライザー(Broadband Dielectric, Conductivity and Electrochemical Impedance Spectrometers  System) を用いて、積層型ＰＴＣ正特性サーミスタ１００に対して、コールコール測定を実施した。具体的には、１２３ケルビンから１６３ケルビンの温度範囲において、１０℃ステップで温度を変化させて、１００Ｈｚから４００００Ｈｚの周波数範囲で、積層型ＰＴＣ正特性サーミスタ１００のインピーダンスを測定した。次に、得られたインピーダンスの周波数データを、東洋テクニカ社製の解析ソフトZViewを用いて粒界抵抗と粒内抵抗とに分離し、粒内抵抗の値を得た。
【００３２】
ケルビン温度の逆数に対する粒内抵抗の変化の傾きは、原料に添加する半導体化剤の比表面積（ＳＳＡ；Specific Surface Area）や、焼成温度などを制御することにより変化させることができる。
【００３３】
図２に、半導体化剤としてＬａ２Ｏ３を使用し、焼成温度を一定にして、Ｌａ２Ｏ３のＳＳＡを変化させた場合の、コールコールプロットから求めた粒内抵抗値Ｒｇの１２３ケルビン（−１５０℃）から１６３ケルビン（−１１０℃）のアレニウスプロットを示す。ただし、粒内抵抗値Ｒｇは対数で示している。
【００３４】
図２からわかるように、Ｌａ２Ｏ３のＳＳＡを変えることにより、グラフの傾き（ケルビン温度の逆数に対する粒内抵抗の変化の傾き）が変化している。
【００３５】
また、図３に、図２のグラフにおける傾きと、室温比抵抗値との関係を示す。図３からわかるように、傾きが急である程、低い室温低抵抗が得られている。本実施形態においては、傾きを１３５以上とすることにより、室温比抵抗が２２Ωｃｍよりも小さくなっている。
【００３６】
参考文献（Journal of the Ceramic Society of Japan 103 [10] 1006-1010 (1995)）によれば、この粒内抵抗のアレニウスプロットの傾きは、次の（式１）より、ドナー準位を表しているとされており、粒内抵抗アレニウスプロットの傾きが急であるということは、ドナー準位が深い位置まで存在していると考えられる。そして、ドナー準位が深いエネルギー準位をとることで、キャリア濃度が増加し、低抵抗が得られているものと考えられる。
【００３７】
【数１】
2017027980.tif 000003
【００３８】
以上のように、本実施形態の積層型ＰＴＣ正特性サーミスタ１００は、半導体セラミック層２が、１２３ケルビン（−１５０℃）から１６３ケルビン（−１１０℃）において、ケルビン温度の逆数に対する粒内抵抗の変化の傾きが、１３５以上、３４０以下となるように作製されている。そして、その結果、本実施形態においては、ケルビン温度の逆数に対する粒内抵抗の変化の傾きを１３５以上とすることにより、低い室温比抵抗を得ることが可能になっている。なお、ケルビン温度の逆数に対する粒内抵抗の変化の傾きを３４０以下としたのは、３４０を超えると耐電圧特性が低下するからである。
【００３９】
次に、積層型ＰＴＣ正特性サーミスタ１００の製造方法の一例について説明する。
【００４０】
まず、主成分としてＢａおよびＴｉを含む、結晶構造が正方晶のペロブスカイト型化合物（以下、「原料」と呼ぶ）を準備する。
【００４１】
原料は、最終的な半導体セラミックス焼結体が、次の（式２）を満たすように準備される。  
【００４２】
【化１】
2017027980.tif 000004
【００４３】
原料には、半導体化剤として、少なくとも、α、βの一方が添加される。
【００４４】
αは、Ｐｍ、Ｔｍ、Ｙｂ、Ｌｕを除く希土類元素から選ばれた少なくとも１種類の元素である。
【００４５】
βは、Ｎｂ、Ｗ、Ｓｂ、Ｔａの中から選ばれた少なくとも１種類の元素である。
【００４６】
原料において、Ｔｉとβの合計を１００モル部とした時に、Ｂａの含有モル部がｍＢａ、αの含有モル部がｍα、αとβの合計の含有モル部がｍ（α＋β）、Ｔｉとβの合計の含有モル部がｍ（Ｔｉ＋β）と定義される。そして、ｍ＝（ｍＢａ+ｍ（α＋β））／ｍ（Ｔｉ＋β）がモル比と定義される。
【００４７】
この定義の下で、ｍ（α＋β）の範囲は、０．０００≦ｍ（α＋β）≦０．５００とする。また、ｍの範囲は、０．９９５≦ｍ≦１．００５とする。
【００４８】
準備した原料に有機バインダー、分散剤、水を加えて、ジルコニアボールとともに数時間混合して、セラミックススラリーを得る。なお、原料のｍ（α＋β）が零である場合、すなわち、（式１）におけるαとβの合計が零である場合には、このスラリー化の工程において、別途、半導体化剤を所定量添加する必要がある。
【００４９】
次に、得られたセラミックススラリーを、ドクターブレード法により、たとえばＰＥＴフィルム上にシート状に成形し、乾燥させて、セラミックスグリーンシートを得る。このときの、セラミックスグリーンシートの厚みは、たとえば３０μｍする。セラミックスグリーンシートは、複数枚、作製する。
【００５０】
次に、たとえば、Ｎｉ金属粉末と有機バインダーを有機溶剤に分散させて、内部電極用導電性ペーストを作製する。
【００５１】
次に、セラミックグリーンシートの大半のものの主面上に、内部電極用導電性ペーストをスクリーン印刷により所望の形状に印刷する。印刷の厚みは、たとえば、焼結後の厚みが０．５〜２μｍとなるように設定する。
【００５２】
次に、セラミックグリーンシートを積層し、未焼成の積層体を作製する。具体的には、たとえば、まず、内部電極用導電性ペーストが印刷されていないセラミックグリーンシートを５枚積層し、次に、内部電極用導電性ペーストが印刷されたセラミックグリーンシートを２４枚積層し、さらに、内部電極用導電性ペーストが印刷されていないセラミックグリーンシートを５枚積層する。なお、上述したとおり、セラミックスグリーンシートの厚みが３０μｍであるので、この段階の内部電極間距離は、おおよそ３０μｍになる。
【００５３】
次に、未焼成の積層体を加圧して一体化する。続いて、未焼成の積層体を、たとえば、焼結後の寸法が長さ２．０ｍｍ、幅１．２ｍｍ、高さ１．０ｍｍとなるようにカットする。
【００５４】
次に、カットされた個々の未焼成の積層体に対し、たとえば、大気雰囲気中において、３００℃で、１２時間、脱脂処理をおこなう。
【００５５】
次に、脱脂後の個々の未焼成の積層体を、たとえば、Ｎ２+Ｈ２の還元雰囲気中において、１０５０℃〜１２４０℃で２時間焼成し、焼成された積層体１を得る。
【００５６】
次に、得られた積層体１の表面にガラスコートを形成し、たとえば、大気雰囲気中において、８００℃で熱処理することにより、積層体１の表面にガラス層２を形成するとともに、積層体１を再酸化させる。なお、ガラスコートは、積層体１の外部電極５ａ、５ｂが形成される部分を除いた表面に形成する。
【００５７】
次に、積層体１をバレル研磨する。
【００５８】
最後に、積層体１の両端面に、スパッタリングにより、下から順にＮｉＣｒ層、ＮｉＣｕ層、Ａｇ層を成膜し、さらに電解めっきにより、Ｓｎ層を成膜して外部電極５ａ、５ｂを形成し、本実施形態にかかる積層型ＰＴＣサーミスタ１００を完成させる。
【００５９】
［実験例］
本発明の有効性を確認するために、以下の実験をおこなった。
【００６０】
半導体化剤であるＬａ２Ｏ３のＳＳＡと、焼成温度を変化させて、試料１〜１２にかかる、上述した実施形態と同じ構造の積層型ＰＴＣサーミスタを作製した。すなわち、上述した（式２）における半導体化剤αとしてＬａを採用し、添加するＬａ２Ｏ３のＳＳＡを変化させた。ただし、（式２）における半導体化剤βは添加しなかった。
【００６１】
表１に、各試料のＬａ２Ｏ３のＳＳＡと、焼成温度を示す。
また、表１に、各試料の平均磁器粒径と、室温比抵抗と、耐電圧と粒内抵抗アレニウスプロットの傾きを示す。
【００６２】
なお、試料番号に※を付したものは、本発明の範囲外である。
【００６３】
【表１】
2017027980.tif 000005
【００６４】
試料１、３、８〜１０、１２は、平均磁器粒径が０．８μｍ以下であり、かつ、粒内抵抗アレニウスプロットの傾きが１３５以上、３４０以下であり、本発明の範囲内である。      
【００６５】
これに対し、試料２、４、５、７、１１は、粒内抵抗アレニウスプロットの傾きが本発明の範囲外である。また、試料６は、平均磁器粒径が本発明の範囲外であり、かつ、粒内抵抗アレニウスプロットの傾きが本発明の範囲外である。
【００６６】
試料１、３、８〜１０、１２は、５０Ω・ｃｍ以下の低い室温比抵抗と、７１０Ｖ／ｍｍ以上の高い耐電圧性を得ることができた。
【００６７】
これに対し、試料２、４、５、７、１１は、基準とした５０Ω・ｃｍ以下の室温比抵抗を得ることができなかった。試料６は、基準とした７１０Ｖ／ｍｍ以上の耐電圧を得ることができなかった。
【００６８】
以上より、本発明によれば、耐電圧７１０Ｖ／ｍｍを満足しながら５０Ωｃｍ以下の低比抵抗特性を備えた積層型ＰＴＣサーミスタを得ることができることがわかった。この特性を満たせば、たとえば、不動差電流５０ｍＡ以上で、６０Ｖ以上の高い耐電圧特性を示す積層型ＰＴＣサーミスタを得ることができる。  
【符号の説明】
【００６９】
１・・・積層体
２・・・半導体セラミック層
３ａ、３ｂ・・・内部電極
４・・・ガラス層
５ａ、５ｂ・・・外部電極
１００・・・積層型ＰＴＣ正特性サーミスタ 
【図１】
2017027980.tif 000006
【図２】
2017027980.tif 000007
【図３】
2017027980.tif 000008