(57)【要約】【課題】差動信号の正信号と負信号との間のスキューを補正することができ且つ簡素な回路構成を有するスキュー補正回路を提供する。【解決手段】スキュー補正回路１は、位相差検出回路１０と、補正信号生成回路２０とを有する。位相差検出回路１０は、差動信号の一方の第１信号ＶP-INのエッジと、差動信号の他方の第２信号ＶN-INのエッジの位相差を示す位相差信号を生成する。補正信号生成回路２０は、位相差信号Ｖkと第１信号ＶP-INとを合成して、第２信号ＶN-INの位相を反転させた補正信号ＶC-OUTを生成する。【選択図】図２
2017028489.tif 000002
【特許請求の範囲】
【請求項１】
差動信号の一方の第１信号のエッジと、前記差動信号の他方の第２信号のエッジの位相差を示す位相差信号を生成する位相差検出回路と、
前記位相差信号と前記第１信号とを合成して、前記第２信号の位相を反転させた補正信号を生成する補正信号生成回路と、
を有するスキュー補正回路。
【請求項２】
前記位相差検出回路は、接地された第１入力端子と、前記第１信号及び前記第２信号が入力される第２入力端子と、前記第２入力端子と接続され且つ前記位相差信号を出力する出力端子とを有する検出オペアンプを有する、請求項１に記載のスキュー補正回路。
【請求項３】
前記補正信号生成回路は、前記第１信号及び前記位相差信号が入力される第１入力端子と、一端が接地された第１補正抵抗素子の他端が接続された第２入力端子と、抵抗値が前記第１補正抵抗素子の抵抗値と等しく且つ一端が前記第２入力端子に接続された第２補正抵抗素子の他端が接続された出力端子とを有する補正オペアンプを有する、請求項１又は２に記載のスキュー補正回路。
【請求項４】
伝送路を介して伝送された差動信号のスキューを補正するスキュー補正回路と、
前記スキュー補正回路がスキューを補正した前記差動信号を受信する受信回路と、を有し、
スキュー補正回路は、
差動信号の一方の第１信号のエッジと、前記差動信号の他方の第２信号のエッジの位相差を示す位相差信号を生成する位相差検出回路と、
前記位相差信号と前記第１信号とを合成して、前記第２信号の位相を反転させた補正信号を生成する補正信号生成回路と、
を有する電子装置。
【請求項５】
差動信号の一方の第１信号のエッジと、前記差動信号の他方の第２信号のエッジの位相差を示す位相差信号を生成し、
前記位相差信号と前記第１信号とを合成して、前記第２信号の位相を反転させた補正信号を生成する、
ことを有するスキュー補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スキュー補正回路、スキュー補正回路を有する電子装置及びスキュー補正方法に関する。
【背景技術】
【０００２】
２つの信号の間のスキューを補正するスキュー補正回路が知られている（例えば、特許文献１及び２を参照）。一例では、スキュー補正回路は、位相比較器と、積分回路とを有し、第１の信号発生回路、第２の信号発生回路及び遅延回路を有する信号発生回路に接続される。信号発生回路の第１の信号発生回路は基準信号を発生し、信号発生回路の第２の信号発生回路は比較信号を発生する。スキュー補正回路の位相比較器は基準信号と比較信号との位相差を出力し、スキュー補正回路の積分回路は位相比較器から出力された信号を積分することにより、位相差に比例した信号を信号発生器の遅延回路に出力する。スキュー補正回路は、基準信号と比較信号との位相差を積分して生成した遅延時間に基づいて、第２の信号発生回路が発生した比較信号を遅延して、第１の信号発生回路及び第２の信号発生回路が発生する信号の間のスキューを補正する。
【０００３】
他の例では、多段のゲート回路を用いてデータの遅延時間を補正する方式、フリップフロップ回路を用いる方式、にフェーズロックドループ回路を用いる方式及び微分又は積分回路を用いて位相補正する方式が知られる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１１０４２２号公報
【特許文献２】特開２００４−２０７７９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＬＳＩ間での通信等の伝送路を介して情報を通信するときに、正信号と、正信号の位相を反転させた負信号とを有する差動信号が使用される。差動信号を送信回路から受信回路に伝送路を介して通信するとき、正信号を伝送する伝送線の長さと、負信号を伝送する伝送線の長さとの差等に起因して、受信回路が受信した差動信号の正信号と負信号との間のスキューが生じるおそれがある。差動信号の正信号と負信号との間のスキューにより誤った情報が通信されるおそれがあるので、差動信号は、差動信号の正信号と負信号との間のスキューが補正されることが望ましい。
【０００６】
一実施形態では、差動信号の正信号と負信号との間のスキューを補正することができ且つ簡素な回路構成を有するスキュー補正回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
１つの態様では、スキュー補正回路は、位相差検出回路と、補正信号生成回路とを有する。位相差検出回路は、差動信号の一方の第１信号のエッジと、差動信号の他方の第２信号のエッジの位相差を示す位相差信号を生成する。補正信号生成回路は、位相差信号と第１信号とを合成して、第２信号の位相を反転させた補正信号を生成する。
【発明の効果】
【０００８】
一実施形態では、差動信号の正信号と負信号との間のスキューを補正することができ且つ簡素な回路構成を有するスキュー補正回路を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態に係るスキュー補正回路を有する受信回路を含む通信システムの回路ブロック図である。
【図２】実施形態に係るスキュー補正回路の内部回路ブロック図である。
【図３】実施形態に係るスキュー補正回路に入力される差動信号の一方の信号である第１信号の波形と、差動信号の他方の信号である第２信号の波形の一例を示す図である。
【図４】第１信号及び第２信号のそれぞれが図３に示す波形であるときに図１に示す位相差検出回路が生成する位相差信号の波形を示す図である。
【図５】第１信号及び第２信号のそれぞれが図３に示す波形であるときに図１に示す補正信号生成回路に入力される第１信号及び位相差信号の波形を示す図である。
【図６】第１信号及び第２信号のそれぞれが図３に示す波形であるときの図１に示す補正信号生成回路が生成する補正信号の波形と、差動信号の第１信号及び第２信号の波形とを示す図である。
【図７】図１に示す伝送路を介して受信側ＩＣに送信される差動信号の一方の信号である第１信号の例を示す図である。
【図８】（ａ）はミアンダ配線を使用して差動信号の正信号と負信号との間の遅延時間を調整する基板の一例を示す図であり、（ｂ）はミアンダ配線を使用することなく差動信号の正信号と負信号との間の遅延時間を調整する基板の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下図面を参照して、本発明に係るスキュー補正回路、電子装置及びスキュー補正方法について説明する。但し、本発明の技術的範囲はそれらの実施の形態に限定されない。
【００１１】
（実施形態に係るスキュー補正回路の概要）
実施形態に係るスキュー補正回路は、それぞれが単一のオペアンプと複数の抵抗素子で形成される位相差検出回路及び補正信号生成回路により差動信号のスキューを補正する。実施形態に係るスキュー補正回路は、従来の位相補正回路と比較して簡素な回路構成により差動信号のスキューを補正することができる。
【００１２】
（実施形態に係るスキュー補正回路の構成及び機能）
図１は、実施形態に係るスキュー補正回路を有する受信回路を含む通信システムの回路ブロック図である。
【００１３】
通信システム１００は、第１基板１０１と、第２基板１０２と、伝送路１０３とを有する。通信システム１００は、種々の機能を有するシステムであり、一例ではサーバである。また、第１基板１０１及び第２基板１０２のそれぞれは、一例は基板装着装置から着脱可能なモジュール基板である。
【００１４】
第１基板１０１は送信側ＩＣ１１０が搭載され、受信側ＩＣ１２０が搭載される。送信側ＩＣ１１０は、第１内部回路１１１と、第１内部回路１１１から入力されるデジタル信号を伝送路１０３に差動信号として出力する送信回路１１２とを有する。
【００１５】
受信側ＩＣ１２０は、スキュー補正回路１と、受信回路１２１と、第２内部回路１２２とを有する。スキュー補正回路１は、位相差検出回路１０と、補正信号生成回路２０とを有し、送信回路１１２から伝送路１０３を介して送信された差動信号の正信号と負信号との間のスキューを補正して、受信回路１２１に出力する。以下、差動信号の正信号は第１信号と称し、差動信号の負信号は第２信号と称することがある。受信回路１２１は、スキュー補正回路１が補正した差動信号に対応するデジタル信号を第２内部回路に出力する。
【００１６】
伝送路１０３は、第１信号が伝送される第１伝送線１３１と、第２信号が伝送される第２伝送線１３２とを有する。第１伝送線１３１は第１カップリングコンデンサ１３３が接続され、第２伝送線１３２は第２カップリングコンデンサ１３４が接続される。
【００１７】
図２は、スキュー補正回路１のより詳細な内部回路ブロック図である。
【００１８】
位相差検出回路１０は、検出オペアンプ１１と、第１検出抵抗素子１２と、第２検出抵抗素子１３と、第３検出抵抗素子１４とを有する。第１検出抵抗素子１２、第２検出抵抗素子１３及び第３検出抵抗素子１４の抵抗値は同一であり、一例では第１検出抵抗素子１２、第２検出抵抗素子１３及び第３検出抵抗素子１４の抵抗値は１０ｋΩである。検出オペアンプ１１は、第１入力端子が接地され、第２入力端子に第１検出抵抗素子１２、第２検出抵抗素子１３及び第３検出抵抗素子１４の一端が接続され、出力端子が第３検出抵抗素子１４の他端及び補正信号生成回路２０に接続される。第１検出抵抗素子１２の他端は第１伝送線１３１に接続され、第２検出抵抗素子１３の他端は第２伝送線１３２に接続される。
【００１９】
位相差検出回路１０は、差動信号の一方の第１信号ＶP-INと差動信号の他方の第２信号ＶN-INとを加算することにより、第１信号ＶP-INのエッジと、第２信号ＶN-INのエッジの位相差を示す位相差信号Ｖkを生成する加算回路である。位相差検出回路１０が実行する演算を式（１）に示す。
Ｖk  ＝  −（  ＶP-IN  ＋  ＶN-IN  ）      （１）
位相差検出回路１０は、第１信号ＶP-INと、第２信号ＶN-INとを加算して、第１信号ＶP-INと第２信号ＶP-INとの加算信号の反転信号である位相差信号Ｖkを生成し、生成した位相差信号Ｖkを補正信号生成回路２０に出力する。
【００２０】
補正信号生成回路２０は、補正オペアンプ２１と、第１補正抵抗素子２２と、第２補正抵抗素子２３と、第３補正抵抗素子２４と、第４補正抵抗素子２５とを有する。第１補正抵抗素子２２、第２補正抵抗素子２３、第３補正抵抗素子２４及び第４補正抵抗素子２５の抵抗値は同一であり、第１補正抵抗素子２２、第２補正抵抗素子２３、第３補正抵抗素子２４及び第４補正抵抗素子２５の抵抗値は一例では１０ｋΩである。補正オペアンプ２１は、第１入力端子に第３補正抵抗素子２４及び第４補正抵抗素子２５の一端が接続され、第２入力端子に第１補正抵抗素子２２及び第２補正抵抗素子２３の一端が接続される。第１補正抵抗素子２２の他端は接地され、第２補正抵抗素子２３の他端は補正オペアンプ２１の出力端子に接続される。第３補正抵抗素子２４の他端は第１伝送線１３１に接続され、第４補正抵抗素子２５の他端は位相差検出回路１０の検出オペアンプ１１の出力端子に接続される。
【００２１】
補正信号生成回路２０は、位相差信号Ｖkと第２信号ＶN-INとを合成して、第２信号ＶN-INの位相を反転させた補正信号ＶC-OUTを生成する演算回路である。補正オペアンプ２１の入力インピーダンスは無限大であり且つ第３抵抗素子３４及び第４抵抗素子３５の抵抗値は同一なので、補正オペアンプ２１の第１入力端子に入力される補正入力信号ＶC-IN1は、第１信号ＶP-IN及び位相差信号Ｖkから式（２）で示される。
ＶC-IN1  ＝  （ＶP-IN  ＋  Ｖk  ）  ／  ２      （２）
一方、補正オペアンプ２１の第２入力端子に入力される第２補正入力信号ＶC-IN2は、補正オペアンプ２１の入力インピーダンスは無限大であり且つ第１抵抗素子３２及び第２抵抗素子３３の抵抗値は同一なので、補正信号ＶC-OUTから式（３）で示される。
ＶC-IN2  ＝  ＶC-OUT  ／  ２      （３）
さらに、補正オペアンプ２１の第１入力端子と第２入力端子との間の電圧はゼロなので、補正入力信号ＶC-IN1と第２補正入力信号ＶC-IN2との間では、式（４）に示す関係が成立する。
ＶC-IN1  ＝  ＶC-IN2      （４）
式（４）に式（２）及び（３）を代入すると、
（ＶP-IN  ＋  Ｖk  ）  ／  ２  ＝  ＶC-OUT  ／  ２      （５）
となり、式（５）の左辺の位相差信号Ｖkに式（１）を代入すると、
（ＶP-IN  −（  ＶP-IN  ＋  ＶN-IN  ））  ／  ２  ＝  ＶC-OUT  ／  ２
（ＶP-IN  −（  ＶP-IN  ＋  ＶN-IN  ））  ＝  ＶC-OUT
−ＶN-IN  ＝  ＶC-OUT      （６）
となり、補正信号ＶC-OUTは、第２信号ＶN-INの位相を反転させた信号になる。第２信号ＶN-INの位相を反転させた信号である補正信号ＶC-OUTを差動信号の一方の信号とし、第２信号ＶN-INを受信回路１２１に入力される差動信号の他方の信号とすることで受信回路１２１に入力される差動信号のスキューはゼロになる。
【００２２】
図３は、差動信号の一方の信号である第１信号ＶP-INの波形と、差動信号の他方の信号である第２信号ＶN-INの波形の一例を示す図である。図３において、横軸は時間ｔ０〜ｔ９までの間の時間を示し、縦軸は第１信号ＶP-IN及び第２信号ＶN-INの振幅を示す。波形３１は第１信号ＶP-INの波形を示し、波形３２は第２信号ＶN-INの波形を示す。
【００２３】
第１信号ＶP-IN及び第２信号ＶN-INのそれぞれは、振幅がＶａであり且つ周期がｔｄである。第１信号ＶP-INと第２信号ＶN-INとの間のスキューｔｓは、第１信号ＶP-INがゼロになるタイミングと、第２信号ＶN-INがゼロになるタイミングとの間の時間差により規定される。一例では、第１信号ＶP-INと第２信号ＶN-INとの間のスキューｔｓは、伝送路１０３の第１伝送線１３１の長さと第２伝送線１３２の長さとの差により生じる第１信号ＶP-INと第２信号ＶN-INとの間の遅延差を含む。
【００２４】
図４は、第１信号ＶP-IN及び第２信号ＶN-INのそれぞれが図３に示す波形であるときの位相差信号Ｖkの波形を示す図である。図４において、横軸は時間を示し、図３に対応する時間ｔ０〜ｔ９までの間が示され、縦軸は位相差信号Ｖkの振幅を示す。図４において、波形４１は位相差信号Ｖkの波形を示す。
【００２５】
位相差信号Ｖkは、第１信号ＶP-INと第２信号ＶP-INとの間のスキューに応じて正及び負のパルス波が交互に発生する波形を有する。図４において矢印Ａで示す時間ｔ２の近傍のパルス波は、第１信号ＶP-INの電圧が正から負に遷移し、第２信号ＶP-INの電圧が負から正に遷移することにより、正の振幅を有する。一方、図４において矢印Ｂで示す時間ｔ５の近傍のパルス波は、第１信号ＶP-INの電圧が負から正に遷移し、第２信号ＶP-INの電圧が正から負に遷移することにより、負の振幅を有する。
【００２６】
図５は、第１信号ＶP-IN及び第２信号ＶN-INのそれぞれが図３に示す波形であるときに補正信号生成回路２０に入力される第１信号ＶP-IN及び位相差信号Ｖkの波形を示す図である。図５において、横軸は時間を示し、図３に対応する時間ｔ０〜ｔ９までの間が示され、縦軸は第１信号ＶP-IN及び位相差信号Ｖkの振幅を示す。図５において、波形３１は第１信号ＶP-INの波形を示し、波形４１は位相差信号Ｖkの波形を示す。
【００２７】
補正信号生成回路２０の第１端子には、第１信号ＶP-INと位相差信号Ｖkとを合成した信号が入力され、補正信号生成回路２０の第２端子の電圧は、第１端子に入力される第１信号ＶP-INと位相差信号Ｖkとを合成した信号の電圧と同一となる。
【００２８】
図６は、第１信号ＶP-IN及び第２信号ＶN-INのそれぞれが図３に示す波形であるときの補正信号生成回路２０が生成する補正信号ＶC-OUTの波形と、第１信号ＶP-IN及び第２信号ＶN-INの波形とを示す図である。図６において、横軸は時間を示し、図３に対応する時間ｔ０〜ｔ９までの間が示され、縦軸は第１信号ＶP-IN、第２信号ＶN-IN及び補正信号ＶC-OUTの振幅を示す。図６において、波形３１は第１信号ＶP-INの波形を示し、波形３２は第２信号ＶN-INの波形を示し、波形６１は補正信号ＶC-OUTの波形を示す。
【００２９】
補正信号生成回路２０は、位相差検出回路１０が生成した第１信号ＶP-INのエッジと第２信号ＶN-INのエッジの位相差を示す位相差信号Ｖkと第１信号ＶP-INとを合成して、第２信号ＶN-INの位相を反転させた補正信号ＶC-OUTを生成する。補正信号ＶC-OUTは、第２信号ＶN-INの位相を反転させた信号なので、補正信号ＶC-OUTのエッジと第２信号ＶN-INのエッジの位相差はゼロになる。エッジの位相差がゼロである補正信号ＶC-OUT及び第２信号ＶN-INは、受信回路１２１に差動信号として入力される。
【００３０】
（実施形態に係るスキュー補正回路の作用効果）
実施形態に係るスキュー補正回路は、差動信号のエッジの位相差を示す位相差信号と差動信号の一方の信号とを合成して、差動信号の他方の信号の位相を反転させた補正信号を生成することによりエッジの位相差がゼロである差動信号を受信回路に提供する。実施形態に係るスキュー補正回路がエッジの位相差がゼロでありスキューがない差動信号を受信回路に提供することにより、誤った情報が通信されるおそれは低くなる。
【００３１】
図７は、伝送路１０３を介して受信側ＩＣ１２０に送信される差動信号の一方の信号である第１信号ＶP-INの例を示す図である。図７において、横軸は時間を示し、図３に対応する時間ｔ０〜ｔ９までの間が示され、縦軸は第１信号ＶP-INの振幅を示す。図６において、波形７１は立上り時間及び立下り時間が比較的短い第１信号ＶP-INの波形を示し、波形７２は立上り時間及び立下り時間が比較的長い第１信号ＶP-INの波形を示す。
【００３２】
第１信号ＶP-INの立上り時間及び立下り時間を短くして、波形７１に示すように、第１信号ＶP-INが「Ｈｉｇｈ」から「Ｌｏｗ」又は「Ｌｏｗ」から「Ｈｉｇｈ」に早急に遷移することが好ましい。しかしながら、伝送路１０３の距離が長い場合等では、波形７２に示すように、第１信号ＶP-INの立上り時間及び立下り時間が長くなる。第１信号ＶP-INの立上り時間及び立下り時間が長くなり且つ差動信号の正信号と負信号との間のスキューがある場合、差動信号のアイパターンのアイが閉じて差動信号の品質が悪化することになる。実施形態に係るスキュー補正回路は、スキューがない差動信号を受信回路に提供することにより、差動信号の立上り時間及び立下り時間が長くなった場合の品質の悪化を最小限に抑えることができる。
【００３３】
また、実施形態に係るスキュー補正回路は、それぞれが単一のオペアンプと複数の抵抗素子で形成される位相差検出回路及び補正信号生成回路により形成される。実施形態に係るスキュー補正回路は、多段のゲート回路、フリップフロップ回路、フェーズロックドループ回路又は積分回路等を使用する従来の位相補正回路と比較して簡素な回路構成とすることができる。
【００３４】
また、実施形態に係るスキュー補正回路は、スキューがない差動信号を受信回路に提供することができるので、ミアンダ配線を使用することなく、差動信号の正信号と負信号との間の遅延時間を調整することができる。
【００３５】
図８（ａ）はミアンダ配線を使用して差動信号の正信号と負信号との間の遅延時間を調整する基板の一例を示す図であり、図８（ｂ）はミアンダ配線を使用することなく差動信号の正信号と負信号との間の遅延時間を調整する基板の一例を示す図である。
【００３６】
基板８１は、差動信号の一方の信号を伝送する第１配線８１１と、差動信号の他方の信号を伝送する第２配線８１２とを有する。矢印Ｃで示すように、第１配線８１１は、遅延時間を調整するためにミアンダ配線が形成される。
【００３７】
基板８２は、差動信号の一方の信号を伝送する第１配線８２１と、差動信号の他方の信号を伝送する第２配線８２２とを有する。矢印Ｄで示すように、第１配線８２１は、遅延時間を調整するためにミアンダ配線が形成されずに、基板８２において第１配線８２１がミアンダ配線を形成する領域は他の配線又は素子を配置するために利用することができる。
【００３８】
（実施形態に係るスキュー補正回路の変形例）
スキュー補正回路１は、通信システム１００の受信回路１２１が受信する差動信号のスキューを補正するために使用されるが、ＬＳＩの内部の差動信号等の他の差動信号のスキューを補正するために使用されてもよい。
【００３９】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【符号の説明】
【００４０】
１    スキュー補正回路
１０    位相差検出回路
２０    補正信号生成回路
１１、２１    オペアンプ
１２〜１４、２２〜２５    抵抗素子
１００    通信システム（電子装置）
１０１、１０２    基板
１０３    伝送路
１１０    送信側ＩＣ
１１２    送信回路
１２０    受信側ＩＣ
１２１    受信回路
【図１】
2017028489.tif 000003
【図２】
2017028489.tif 000004
【図３】
2017028489.tif 000005
【図４】
2017028489.tif 000006
【図５】
2017028489.tif 000007
【図６】
2017028489.tif 000008
【図７】
2017028489.tif 000009
【図８】
2017028489.tif 000010