(57)【要約】【課題】液晶表示装置では、液晶の特性から静止画と動画で異なった表示性能が求められる。静止画では階調性、動画では高速なフレームレートでの駆動が求められる。また、ランプ電圧を用いた液晶表示装置では、階調性を上げるためには、ランプ電圧のサンプリング周波数を上げる必要がある。しかし、現状サンプリング周波数は190MHzとなっており、これ以上の高速化は困難である。 【解決手段】入力画像が動画か静止画かを判別し、動画の場合には倍速のフレームレートで駆動し、静止画の場合には等速のフレームレートで駆動を行う。決定されたフレームレートに応じてランプ電圧の周波数を決定する。このとき、倍速のフレームレートでも、等速のフレームレートでも、常に倍速のフレームレートでのランプ電圧サンプリング周波数でランプ電圧をサンプリングする。 さらに、入力が動画と判断された場合にはディザ機能をONにし、動画視認性を上げる。【選択図】図１
2017161680.tif 000002
【特許請求の範囲】
【請求項１】
入力画像の動画/静止画の判断を行う入力画像判断手段と、 
液晶駆動時のフレームレートを変更可能なフレームレート設定手段と、
入力された映像データを受けて前記フレームレート設定手段からのフレームレートに合わせて液晶駆動のデータを生成するとともに、液晶の駆動制御を行う液晶制御回路と、
前記液晶駆動のデータに対して誤差拡散を行うディザ回路と、
サンプリング制御回路から出力されたデータテーブルに応じて単調変化して所定の電圧を生成する電圧生成回路と、
液晶制御回路から出力される入力データと前記電圧生成回路によって生成された電圧を参照する事によって画像を表示する液晶パネルを有する液晶表示装置に於いて、
前記サンプリング制御回路のデータテーブルは、動画用の第1のテーブルと、静止画用の第2のテーブルを有し、
前記サンプリング制御回路は、前記フレームレート設定手段で設定されたフレームレートに応じて第1或いは第2データテーブルを選択するとともに、
前記ランプ電圧生成回路は、電圧生成データテーブルをもとに電圧を生成し、 
前記液晶制御回路はパネルへ入力するデータ及びサンプリング制御回路の駆動を前記設定されたフレームレートに応じて切り換え制御するとともに
前記ディザ回路で、フレームレート設定手段で決定されたフレームレートに応じてbit深度を変更して誤差拡散を行うことを特徴とした液晶表示装置。
【請求項２】
電圧生成回路から出力された電圧をサンプリングするサンプリング周波数は、フレームレート設定手段で選択できる最大周波数で駆動することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
フレームレート設定手段は、入力画像判断手段で動画と判断された場合には、静止画と判断された場合に使用されるフレームレートよりも速いフレームレートで駆動することを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記液晶制御回路はパネルへ入力するデータ及びサンプリング制御回路の駆動の切り替え制御は、前記フレームレートに応じて、パネルデータの階調及びサンプリングの階調を切り替えることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記ディザ回路は、入力画像判断回路で動画と判断された場合に、誤差拡散を行い、静止画と判断された場合に誤差拡散を行わないことを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特にアクティブマトリクス型の液晶表示装置の表示品質を向上する技術に関する。
【背景技術】
【０００２】
近年、液晶テレビや携帯電話、液晶プロジェクタに代表される液晶を用いた製品が多数販売されている。これらの液晶表示装置では、人間の視認性の観点から、動画と静止画で求められる駆動方法が異なる。動画では高速なフレームレート、静止画では階調性が求められる。
【０００３】
従来、複数のデータ線に供給可能なサンプリング用電圧（ランプ電圧）を、各走査線に選択電圧が印加される期間に前記サンプリング電圧をもとに画素に対して電圧を書き込む液晶表示装置の駆動システムが用いられている。この駆動システムにおいてランプ電圧をサンプリングするサンプリングクロックの周波数によって階調数が決定されるが、前述の通り高周波数化（例えば200MHｚ）しており、これ以上の高周波数化は困難な状況なってきている。
【０００４】
特許文献１には、サンプリングクロックの周波数を低速化し、かつ多階調化をするために、パネル駆動データのデータラッチ数を限定してサンプリング数を減らし、不足しているデータは水平走査期間のデータラッチ後に別途データラッチする機構を設けている技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開2011-33906号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１の技術においては、液晶パネル内の液晶保持容量への電圧書き込み構成が複雑になるとともに、複雑な制御方法も追加しなくてはならない、という問題が指摘されている。
【０００７】
そこで、本発明の目的は、従来の簡単な駆動回路/パネル構成から回路構成を複雑にすることなく、動画と静止画それぞれに適した駆動方法を用いた液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明に係る液晶駆動装置は、
液晶駆動時のフレームレートを変更可能なフレームレート設定手段と、前期フレームレートに合わせた画像データを受けて、液晶の駆動制御を行う液晶制御回路と、前記画像データに対して誤差拡散を行うディザ回路を有する。
サンプリング制御回路から出力されたデータテーブルに応じて単調変化して所定の電圧を生成する電圧生成回路の電圧は、サンプリング制御回路の電圧は、動画用の第1のテーブルと、静止画用の第2のテーブルにより生成される。 
液晶制御回路から出力される入力データと前記電圧生成回路によって生成された電圧を参照する事によって画像を液晶パネルに表示する。 
そしてサンプリング制御回路は、前記フレームレート設定手段で設定されたフレームレートに応じて第1或いは第2データテーブルを選択するとともに、前記ランプ電圧生成回路は、電圧生成データテーブルをもとに電圧を生成する。
液晶制御回路はパネルへ入力するデータ及びサンプリング制御回路の駆動を前記設定されたフレームレートに応じて切り換え制御する。
そしてディザ回路で、フレームレート設定手段で決定されたフレームレートに応じてbit深度を変更して誤差拡散を行うことを特徴する。 
【発明の効果】
【０００９】
本発明に係る液晶駆動装置によれば、等速/倍速の駆動条件に応じてサンプリング制御を切り替えることによって、静止画表示を行う等速フレームレート時に階調性を上げることが可能になる。さらに、ディザ制御回路によって動画検出時に誤差拡散を行うことによって動画視認性も向上する。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る液晶表示装置のブロック図である。
【図２】同液晶表示装置における画素の構成を示す図である。
【図３】表示領域内を表示対象が移動したことを示す図である。
【図４】ビデオ線の各状況でのランプ信号の電圧変動を示す図である。
【図５】実施例の動作を示すフローチャートである。
【図６】各ランプ電圧とCCLKの周波数から10bit階調を示す図である。
【図７】各ランプ電圧とCCLKの周波数から11bit階調を示す図である。
【図８】水平走査時のタイミングを示すタイミングチャートである。
【図９】D/Aコンバータで構成されるランプ電圧生成回路のタイミングチャートである。
【発明を実施するための形態】
【００１１】
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
【００１２】
図１は本発明の実施形態に関わるブロック図である。
【００１３】
図１の制御回路200及びランプ電圧生成回路300は液晶表示パネル100に入力されXGAの水平：1024×垂直：768とした時の表示領域130の液晶駆動を行う構成である。
【００１４】
［実施例１］
以下、図１を参照して、本発明の第１の実施例による、標準的な液晶駆動について説明する。
【００１５】
液晶パネル100は、Ｈ駆動回路110、Ｖシフトレジスタ120および表示領域130で構成される。制御回路200は、入力画像判断手段210、フレームレート設定手段220、液晶パネル制御回路230、サンプリング制御回路240およびディザ制御回路250から構成される。
【００１６】
入力画像判断手段210は入力された画像が動画、もしくは静止画かを動き検出アルゴリズムにて判断する。入力画像判断手段210で入力画像が動画と判断された場合にはフレームレート設定手段220に対して動画用のフレームレートに設定するように指示を出す。また入力画像判断手段210によって入力画像が静止画を判断された場合には、フレームレート設定手段220に静止画用のフレームレートに設定するように指示を出す。フレームレート設定手段220は、入力画像判断手段210によって命令されたフレームレートにするようにフレームレートを変更する。
【００１７】
液晶パネル制御回路230は、フレームレート設定手段によって決定されたフレームレートに応じて液晶を駆動する。例えば倍速駆動(120Hz)駆動の指示が出たとすると、60Hzの入力画像データに対して中間フレームを生成して液晶パネルにデータを送信する。また、液晶パネル制御回路230は図示のスケーラ等からデジタル化された映像入力を受けて液晶表示パネル100への駆動制御信号を生成する。
【００１８】
サンプリング制御回路240は、液晶パネル制御回路230からフレームレート設定手段220で決定したフレームレート情報を受け取り、動画用のフレームレートの場合は10bitモード、静止画用のフレームレートの場合には11bitモードのランプ電圧生成データテーブルを選択する。
【００１９】
ランプ電圧生成回路300はサンプリング制御回路から出力されたデータに応じてランプ電圧を生成する。ランプ電圧生成回路300から出力されたランプ電圧を用いて、液晶パネル制御回路230は液晶パネルの輝度電圧としてサンプリングし、液晶に電圧を印加する。
【００２０】
また図２において、Ｈ駆動回路110は、図１にて説明した制御回路200内の液晶パネル制御回路230から駆動する。駆動信号及び映像データ、サンプリング制御回路240からのサンプリングカウントクロック(CCLK)とCCLKのカウント数をリセットするカウントリセット(CRT)信号を受けて水平方向の駆動を行う。
【００２１】
ディザ制御回路250は入力データbit深度と、表示デバイスの表現可能bit深度の差分を画質の劣化を最小限にとどめるための処理を行う。
【００２２】
Ｈ駆動回路110内のインプットデータレジスタ111は、液晶パネル制御回路230からのガンマ処理、色ムラ処理、その他の補正を行った映像データを順次受けて水平方向に対してのＮ＋１ライン分の映像データを記憶する。
【００２３】
データメモリ112は、インプットデータレジスタ111にて受けたＮライン目の１Ｈライン分の映像データを記憶する。
【００２４】
データコンパレータ113はデータメモリ112に記憶している映像データと、データコンパレータ113に入力されるカウンタークロックであるCCLKのカウント値を比較する。
【００２５】
SWコントローラ114は、データコンパレータ113からの出力をもとに、アナログSW133のスイッチングを行うSW信号132が、アナログSW133をON/OFF可能な電圧に変換して出力する。
【００２６】
そしてアナログSW133は、ランプ電圧生成回路300で生成されたランプ電圧であるRV131を表示領域130に垂直に配線された（XGAの場合表示エリアとして768本）のビデオ線134に接続制御する。Ｖシフトレジスタ120はVS信号VCLK信号でV走査信号135を制御する。
【００２７】
アナログSW133を介してビデオ線134に供給されるランプ電圧であるRV131は、画素トランジスタ136のドレインに接続され、画素トランジスタ136はゲートがV走査信号135に接続され、画素トランジスタ136のオン/オフ制御を行う。
【００２８】
画素コンデンサ137は画素トランジスタ136のソースに接続されビデオ線134に印加されたランプ電圧を受けて、その電圧を液晶駆動電圧としてチャージする。
【００２９】
ビデオ線137は、画素トランジスタ136のソースに接続されるとともに、配線がコンデンサ容量として機能し、画素コンデンサ136の容量より大きい容量（数百倍から数万倍）で構成されている。
【００３０】
また画素コンデンサの他端は所定電圧である所のVcomCに接続されている。
【００３１】
液晶であるLC138はから画素コンデンサ137にチャージされた電圧と不図示透明電極に印加される所定電圧であるVcomLの電位差を受けて液晶駆動される。液晶表示は、LC138が画素電極と電位差（実効値）に応じて変化する構成となっている。
【００３２】
なお、本実施形態では便宜上、画素コンデンサ137において保持される電圧実効値がゼロに近ければ、LC138の光の透過率が最小となって黒色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が増加するノーマリーブラックモードとして説明する。
【００３３】
表示領域130では、前提をXGAとした時、768行のV走査信号135、1024列のビデオ線134とともに、これらの交差にそれぞれ画素を構成する画素トランジスタ136、画素コンデンサ137が設けられている。
【００３４】
次に、図１及び図２をもとに制御回路200は、ランプ電圧生成回路300及び液晶表示パネル100の詳細な動作を説明する。
【００３５】
制御回路200は映像入力を受けてパネル制御回路210にて前述の通りガンマ回路によるガンマ処理、色ムラ回路による色ムラ処理、その他の補正を行った液晶駆動を行うため映像データを生成する。生成された映像データはDATAラインにより液晶表示パネル100のＨ駆動回路110に入力される。
【００３６】
Ｈ駆動回路110に入力された映像データは、Ｈ駆動回路110内に有する、図２に示すインプットデータレジスタ111にパネル制御回路210からの図９に示すように水平スタート信号であるHS信号を起点にHCLKに同期してデータD１〜D1024を受けて格納していく。即ちここで、前述の通り液晶表示パネル100の解像度をXGAの水平：1024×垂直：768とした時、水平方向の映像データ1024を記憶する。データメモリ112は、インプットデータレジスタ111にて受けた１Ｈライン分のＮライン目の映像データを記憶する。即ち、インプットデータレジスタ111に入力される映像データは次のＨライン、Ｎ＋１番目の映像データが入力される。
【００３７】
データコンパレータ113はサンプリング制御回路220から出力される図９に示すようにCRST信号を起点として、CCLKのカウントを行うカウンタを含み、データメモリ112に記憶している映像データと、前記カウンタでカウントしたカウント値とを比較する。ここで例えば映像データが10ビットの階調だとして、D1のデータが100だとする。その場合はCK100にてコンパレータ出力を、また例えば、D2のデータが4だとすると、CK4にてコンパレータ出力をSWコントローラ114に出力する。このコンパレータ出力は水平の行に対して1024の出力をする。
【００３８】
SWコントローラ114はデータコンパレータからの水平の行に対して1024の出力を受けて電圧変換して、アナログSW133に対しての制御信号を出力する。このアナログSW133のON/OFFすることにより、ランプ電圧生成回路300から出力されるランプ電圧RV131をビデオ線134に印加する制御を行う。このアナログSW133は、CRST信号により1024のSWが全てON状態となりランプ電圧RV131をビデオ線134に印加状態にしている。コンパレータ出力を受けるとSWコントローラ114はアナログSW133をOFF制御する。
【００３９】
次にランプ電圧生成回路300のランプ電圧生成の説明をする。ここでは、ランプ電圧生成回路300をD/Aコンバータを例として説明する。
【００４０】
ランプ電圧はサンプリング回路240からランプ電圧生成回路300である、D/Aコンバータに電圧生成のD/ADATAを入力する。このD/Aコンバータに入力されるD/ACLKとD/ADATAは、前述のCRSTを起点として、CCLKと同期して出力される。
【００４１】
またD/ADATAは、D/ACLKのクロック数に応じてインクリメントしていくデータとしてサンプリング制御回路220から出力される。ここでは例えば、ランプ電圧生成回路300の階調を10bitとした場合、1024分解能にてランプ波形を生成する。この結果、D/Aコンバータは、図４に示すようなランプ電圧を生成する。即ち、ランプ電圧生成回路300から出力されたランプ電圧RV131は、CRSTからON状態に有り、前述した例えばD1に於いてはランプ電圧生成回路300のD/Aコンバータ、D/ADATA：100の図４のD1：100に示す電圧をビデオ線134に印加する。10bitの1024分解能とした場合で、ランプ電圧のΔ電圧が４Ｖとした時、D1の電圧=（100-1）/1024×4Vとなり、ランプ電圧の開始電圧に対して＋0.367Vがビデオ線134に印加される事になる。
【００４２】
また、D2に於いてはD/ADATA：4の図４のD2：4に示す電圧D2電圧=（4-1）/1024×4=0.0117Vとなりンプ電圧の開始電圧に対して+0.0117Vをビデオ線134に印加する。このようなサンプリングを行い、1024列のビデオ線134に対して電圧の印加を行う。ビデオ線134に印加された電圧は、Ｖシフトレジスタから出力されるV走査信号135により、1列のＨ方向のH1〜H1024の画素トランジスタ136のゲートに接続され画素トランジスタ134を1024個の画素トランジスタ136をONさせる。この画素トランジスタ136のONによりビデオ線134と画素コンデンサ137は画素トランジスタ136を介して接続され、画素トランジスタ137にランプ電圧RVからサンプリングした所望の電圧をチャージする。H1〜H1024の画素コンデンサ137にそれぞれにチャージされた電圧で、液晶でLC138に駆動電圧印加を行う。
【００４３】
前述のV走査信号135は、パネル制御回路210からのVSの垂直走査スタート信号及び、VCLKの垂直走査クロックの信号を受けた、液晶表示パネル100内のＶシフトレジスタ120が垂直方向のV走査信号135を垂直方向にV1から順にVCLKのクロック毎に走査しV768まで走査する。この走査により、液晶表示パネル100の表示領域130に全体に対して、液晶LC138の駆動電圧の書き込み（チャージ）制御を行う。そして不図示透明電極に印加される所定電圧と液晶LC130の駆動電圧により表示画像を生成する。
【００４４】
また、ディザ制御回路250によるディザ処理について説明する。
【００４５】
ディザ法とは、限られた階調数の中でより多くの階調を表現するための画像処理に関する手法である。ある表示機器に入力される画像データの階調数が多く、どんなに色彩豊かな情報を持っていたとしても、それを表現するハード（たとえば液晶パネル）が入力データに応じた階調数を表現できるスペックを満たしていないと意味がない。しかし、得てしてこういう場合が多く存在する。例えば、ランダムディザリング法では、表示できる色の階調が限られていて、それより細かい階調を表現したいときに、画像の細かい点の集まりとして表現し、色が濃い部分は色の濃い点を密集させ、色の薄い部分は点の密度を下げる。さらに動画では、時間軸上で誤差分配の間隔や箇所、密度などを分散させて、ある一定時間区間で平均すると中間調がなめらかに表現できる。ディザの手法は様々な手法が存在し、その手法は限定しない。
【００４６】
次に、図１と図５の本発明に関するフローチャートを用いて詳細に説明する。
【００４７】
不図示の入力画像有無検知部にて、外部からの入力画像があるかどうかを判断する(＃101)。入力画像がなければ入力画像があるまで待機状態となる(＃101のループ)。入力画像があるか否かの判断は、外部入力からのHsync信号、Vsync信号、データ信号などのデジタルデータを監視しておき、例えばHiからLoもしくはLoからHiになることがあれば外部入力ありと判断する。本外部入力の有無の判断はこの方法に限らず、どのような方法でも良い。以降は外部入力ありと判断された場合について記載する。
【００４８】
入力画像があった場合には、入力画像判断手段210にて入力画像が動画なのか、静止画なのかを判断する。入力画像判断部210には不図示のフレームメモリと呼ばれるメモリが搭載されている。このフレームメモリは、複数のフレームデータを記憶することができ、１つのフレームメモリで１フレーム分の画像データを記憶する。また、静止画の画像データの連続するフレームの画像データはデータの差分が少なくなる。したがってこの画像データの差分を比較して、動画/静止画の判断を行う。
【００４９】
まず、入力された画像の１フレーム目の画像データを第１のフレームメモリが記憶し、その記憶を維持したまま第２のフレームメモリが入力画像の２フレーム目のデータを記憶する。１フレーム目と２フレーム目の画像データを比較し、１フレーム目に存在するデータブロックと同じブロックが２フレーム目の異なる座標に存在すれば、移動があったとみなして、動画と判断する。
【００５０】
例えば図３を用いて説明する。第１フレームに、(H5,V5)からＨ方向、Ｖ方向にそれぞれ４画素で構成されるアルファベットAがあったとする。第２フレームではアルファベットAが、第１フレームでの場所よりＨ方向に+1画素、Ｖ方向に+1画素移動したとする。このとき、第１フレーム内の画像データを画素ブロック(ここでは4x4とする)で切り出し、切り出したブロックの画像データが第２フレーム内で一致する場所がないかを検索する。図３の例の場合には第１フレームと第２フレームで一致するので、画素ブロックの座標差分を算出し、差分があれば動きがあったと判断し、動画とする。
【００５１】
また、座標の差分がなければ静止画とする。一致する画素ブロックを検索する方法は、(H1,V1)からＨ方向に１画素ずつ移動させ、画祖ブロックの右端がH1024まで進めば、Ｖ方向に+1画素ずらす。再度Ｈ方向に１画素ずつ移動させていく方法でフレーム内をすべて検索する。本稿では一例として動きベクトルを用いた動き検出方法を示したが、輝度差分検出などでもよく、さらに単純化させるアルゴリズムなどもその手法は問わない。
【００５２】
動画、静止画の判断が決定すれば、次にフレームレート設定手段220でフレームレートを決定する(＃103)。例えばここでは、静止画の場合には60Hz、動画の場合には120Hzとする。入力画像判断手段210にて入力画像が静止画と判断されれば、入力画像判断手段210からフレームレート設定手段220に60Hzに設定するように指示を出し、動画と判断された場合には120Hzに設定するように指示を出す。フレームレート設定手段220は受けた指示に応じてフレームレートを設定する。
【００５３】
液晶パネル制御回路230は、＃103によって決定されたフレームレートに応じてランプ電圧を生成するサンプリングデータテーブルを決定する。例えば、入力画像が動画で120Hz駆動の場合には10bit mode、静止画で60Hz駆動の場合には11bit modeを選択し、サンプリング制御回路240に何れの駆動modeで有るかの信号を送る(＃104)。
【００５４】
液晶パネル制御回路230は、前述のmode信号に応じて動画か静止画かを判断して(＃105)、動画の場合にはフレーム毎の画像を補完して中間フレームを生成する(＃106)。中間フレームの生成方法には、様々な手法があるがどのような手法を用いてもよい。例えば、ｎフレームとｎ＋１フレームとの間のフレームを補完する場合には、ｎフレームをまったく同様の画像データを用いても良い。また、液晶パネル制御回路230にフレームメモリを搭載し、ｎフレームとｎ＋１フレームを記憶させて、動きのある中間フレームを生成しても良い。
【００５５】
ここでは一例として静止画の場合には60Hz、動画の場合には120Hz駆動としたが、周波数はこの限りではなく、静止画のフレームレートより動画のフレームレートの方が高ければ、どの数字でも良い。
【００５６】
液晶パネル制御回路230は＃106にて生成された動画用の60Hzのフレームデータ、或いは静止画用の120Hzのフレームデータを用いて、ディザ処理回路250にてディザ処理を施す。入力データが12bitだとして、表示デバイスが10bitの場合には2bit分が余剰データとなる。単純に2bit分のデータを切り捨てるのではなく、2bit分のデータ組み合わせ(00.01.10.11)によって10bitデータのLSBに丸め込む。また、周囲の画素に誤差分を分散させてかつデータ丸め込みを行う。丸め込みとは、例えば、12bitデータの下位2bit分のデータが(11)の場合であり、かつ10bitデータのLSBが(0)の場合には、10bitデータのLSBを繰り上げて(1)とする。つまり、12bitデータの下位2bit分のデータと、10bitデータのLSBの組み合わせにより10bitデータのLSBを変化させる。
【００５７】
このディザ処理を行うことによって、時間積分を行うと人間の目には中間調を表現できているように視認することができ、結果的に階調数を増やすことにつながる。ディザ処理を行ったデータをさらに、γ処理、色ムラ処理等の補正し、パネル100に出力する(＃107)。このディザ処理は、動画を出力する際に有用である。次に、ｎ番目のHsync信号を起点として1line分の映像データを、液晶パネル内インプットデータレジスタ111に書き込む(＃112)。次にｎ＋１番目のHsync信号の出力までの空白期間(ブランキング期間)に＃112にてインプットデータレジスタ111に書き込まれた映像データをインプットデータレジスタ111からデータメモリ112にすべてのデータを転送する(＃112)。
【００５８】
Ｎ＋１番目のHsync信号を起点にしてインプットデータレジスタ111に1line分のデータを書き込む。このとき、データメモリにはｎ番目の１lineデータが、インプットデータレジスタ112にはｎ＋１番目のデータが記憶されている。＃112に並行してランプ電圧生成回路240にてランプ電圧の生成とCCLKのカウントを開始する(＃112)。このとき静止画のフレームレート60Hz、動画用のフレームレート120Hz、それぞれのモードで同じCCLKの周波数を用いて駆動する。この動作によって動画用のフレームレート120Hzに対して静止画のフレームレート60Hzは１Ｈ期間が倍長くなる。
【００５９】
よって静止画のフレームレート60Hz、動画用のフレームレート120Hzでも同一であるCCLKの１Ｈ期間のCCLKのカウント数は、動画用のフレームレート120Hzに対して静止画のフレームレート60Hzは倍になる。すなわち、階調数が１bit増加することが可能になる。その動作を図６を用いて説明する。図６に、本来、静止画用のCCLK周波数を100MHz、動画用のCCLK周波数を200MHzだとして駆動した場合であるが、動画用に比べて静止画用の駆動はフレームレート、CCLKともに1/2の周波数を用いている。そのため、動画でも静止画でも10bit階調しか表現できない。しかし、図９に示すように静止画の駆動時にも200MHzの周波数を用いることによって、カウント期間を倍取ることが可能なので、11bit分の階調を得ることができる。
【００６０】
次に、データコンパレータ113でデータメモリ112に記憶されている１line分のすべての各画素毎の映像データ値と、CCLKのカウント数を比較する(＃112)。例えば、映像データが100hex(256dec)で有った場合、CCLKが256カウント目に映像データとCCLKクロック数が比較して一致した事となりSWコントローラ114においてアナログSW133のONを行う(＃112)。一致しなければアナログSW133はOFFのままである。つまり、１line中の低階調の画素から順番に電圧が書き込まれていく。このように１Hsync期間で最高階調まで比較が行われたら、CCLKの数値をリセットして(＃112)、１フレーム期間、つまりVsync信号が出力されるまで＃112から＃114をループする。１フレーム期間の操作が終了すればまたスタートに戻る。
【００６１】
これらの一連の動作によって、入力画像に応じてフレームレートを変更し、CCLKの周波数を調整することによって、静止画の場合にはより高い階調が得られ、動画の場合にはより高いフレームレートが得られる。この効果によって視認性の向上が期待できる。前述の液晶表示パネルの解像度、及び水平走査線等の本数等、映像信号の入力形式（パラレル/シリアル/データ相数等）は限定されるものでは無いことは、言うまでもない。また、本実施例に於いてフレーム周波数を等速（60Hz）倍速（120Hz）にて説明したが、フレーム周波数は、本実施例の周波数に限るもので無い。
【００６２】
液晶表示装置が適用される電子機器としては、液晶プロジェクタ、液晶テレビの他、携帯電話、ノートパソコン、デジタルスチルカメラカーナビゲーション装置等の機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した液晶表示装置が適用可能であることは言うまでもない。
【符号の説明】
【００６３】
100  液晶パネル、110  H駆動回路、120  Vシフトレジスタ、130  表示領域、
200  制御回路、210  入力画像判断手段、220  フレームレート設定手段、
230  液晶パネル制御回路、240  サンプリング制御回路、250  ディザ制御回路、
300  ランプ電圧生成回路
【図１】
2017161680.tif 000003
【図２】
2017161680.tif 000004
【図３】
2017161680.tif 000005
【図４】
2017161680.tif 000006
【図５】
2017161680.tif 000007
【図６】
2017161680.tif 000008
【図７】
2017161680.tif 000009
【図８】
2017161680.tif 000010
【図９】
2017161680.tif 000011