(57)【要約】      （修正有）【課題】電極の膜はがれによる信頼性低下が抑制された半導体装置を提供する。【解決手段】第１の面１４と、第１の面１４の反対側に設けられた第２の面１２と、を有する炭化珪素層１０と、第１の面１４上に設けられた第１の絶縁膜４０と、第１の絶縁膜４０上に設けられた第１の電極３４と、炭化珪素層１０内に設けられ、一部が第１の面に設けられた第１導電型の第１の炭化珪素領域１０ｂと、第１の炭化珪素領域１０ｂ内に設けられ、一部が第１の面１４に設けられた第２導電型の第２の炭化珪素領域２０と、第２の炭化珪素領域１４内に設けられ、一部が第１の面に設けられた第１導電型の第３の炭化珪素領域２２と、第２の面１２に設けられ、金属とシリコンと炭素を含む第２の電極３０と、第３の炭化珪素領域２２と接して設けられ、金属とシリコンと炭素を含み、炭素濃度が第２の電極３０より高い第３の電極３２と、を備える。【選択図】図１
2017059562.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と、前記第１の面の反対側に設けられた第２の面と、を有する炭化珪素層と、
前記第１の面上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられた第１の電極と、
前記炭化珪素層内に設けられ、一部が前記第１の面に設けられた第１導電型の第１の炭化珪素領域と、
前記第１の炭化珪素領域内に設けられ、一部が前記第１の面に設けられた第２導電型の第２の炭化珪素領域と、
前記第２の炭化珪素領域内に設けられ、一部が前記第１の面に設けられた第１導電型の第３の炭化珪素領域と、
前記第２の面に設けられ、金属とシリコンと炭素を含む第２の電極と、
前記第３の炭化珪素領域と接して設けられ、前記金属とシリコンと炭素を含み、炭素濃度が前記第２の電極より高い第３の電極と、
を備える半導体装置。
【請求項２】
前記第３の電極の前記炭素濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以上である請求項１記載の半導体装置。
【請求項３】
前記第２の電極の膜厚は前記第３の電極の膜厚より大きい請求項１又は請求項２記載の半導体装置。
【請求項４】
前記第２の電極は、
前記金属とシリコンを含む第１の電極層と、
前記金属とシリコンと炭素を含み前記第１の電極層と前記炭化珪素層の間に設けられた第２の電極層と、
を有する請求項１ないし請求項３いずれか一項記載の半導体装置。
【請求項５】
前記金属はニッケルである請求項１ないし請求項４いずれか一項記載の半導体装置。
【請求項６】
前記第２の炭化珪素領域内に設けられ、前記第３の電極に電気的に接続され、不純物濃度は前記第２の炭化珪素領域より高い第２導電型の第４の炭化珪素領域をさらに備える請求項１ないし請求項５いずれか一項記載の半導体装置。
【請求項７】
前記第１の炭化珪素領域と前記第２の電極の間の、前記炭化珪素層内に設けられた第１導電型の第５の炭化珪素領域をさらに備える請求項１ないし請求項６いずれか一項記載の半導体装置。
【請求項８】
前記第１の炭化珪素領域と前記第２の電極の間の、前記炭化珪素層内に設けられた第２導電型の第６の炭化珪素領域をさらに備える請求項１ないし請求項６いずれか一項記載の半導体装置。
【請求項９】
第１の面と、前記第１の面の反対側に設けられた第２の面と、を有する炭化珪素層と、
前記炭化珪素層内に設けられた第１導電型の第１の炭化珪素領域と、
前記第１の炭化珪素領域上の前記炭化珪素層内に設けられ、一部が前記第１の面に設けられた第２導電型の第２の炭化珪素領域と、
前記第１の面上に設けられ、金属とシリコンと炭素を含む第１の電極と、
前記第２の面に設けられ、前記金属とシリコンと炭素を含み、炭素濃度が前記第１の電極より低い第２の電極と、
前記第１の炭化珪素領域と前記第２の電極の間の前記炭化珪素層内に設けられ、一部が前記第２の面に設けられた第１導電型の第３の炭化珪素領域と、
を備える半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較してバンドギャップの大きさが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍という特徴を有する。そのため、ＳｉＣを用いることにより低損失かつ高温動作が可能な半導体デバイスを実現することが出来る。
【０００３】
ＳｉＣを用いた半導体デバイスでは、電極の膜はがれが起こり、信頼性が問題となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３８７１６０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、電極の膜はがれによる信頼性低下が抑制された半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、第１の面と、第１の面の反対側に設けられた第２の面と、を有する炭化珪素層と、第１の面上に設けられた第１の絶縁膜と、第１の絶縁膜上に設けられた第１の電極と、炭化珪素層内に設けられ、一部が第１の面に設けられた第１導電型の第１の炭化珪素領域と、第１の炭化珪素領域内に設けられ、一部が第１の面に設けられた第２導電型の第２の炭化珪素領域と、第２の炭化珪素領域内に設けられ、一部が第１の面に設けられた第１導電型の第３の炭化珪素領域と、第２の面に設けられ、金属とシリコンと炭素を含む第２の電極と、第３の炭化珪素領域と接して設けられ、金属とシリコンと炭素を含み、炭素濃度が第２の電極より高い第３の電極と、を備える。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体装置の模式断面図である。
【図２】第１の実施形態の半導体装置の製造方法のフローチャートである。
【図３】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。
【図４】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。
【図５】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。
【図６】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。
【図７】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。
【図８】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。
【図９】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。
【図１０】第１の実施形態の作用効果を示す図である。
【図１１】第２の実施形態の半導体装置の模式断面図である。
【図１２】第２の実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。
【図１３】第３の実施形態の半導体装置の模式断面図である。
【図１４】第４の実施形態の半導体装置の模式断面図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態について図面を参照しつつ説明する。
【０００９】
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略することがある。
【００１０】
以下、第１導電型がｎ型、第２導電型がｐ型である場合を例に説明する。また、本明細書中、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを表す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを表す。なお、ｎ＋とｎ−を単にｎ型、またｐ＋とｐ−を単にｐ型と記載する場合もある。
【００１１】
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【００１２】
本明細書中、「ＡとＢは接して設けられている」という場合には、ＡとＢが直接接して設けられている場合と、ＡとＢの間に設けられた中間層などを介してＡとＢが間接的に接して設けられている場合の両方を含むものとする。
【００１３】
（第１の実施形態）
本実施形態の半導体装置は、第１の面と、第１の面の反対側に設けられた第２の面と、を有する炭化珪素層と、第１の面上に設けられた第１の絶縁膜と、第１の絶縁膜上に設けられた第１の電極と、炭化珪素層内に設けられ、一部が第１の面に設けられた第１導電型の第１の炭化珪素領域と、第１の炭化珪素領域内に設けられ、一部が第１の面に設けられた第２導電型の第２の炭化珪素領域と、第２の炭化珪素領域内に設けられ、一部が第１の面に設けられた第１導電型の第３の炭化珪素領域と、第２の面に設けられ、金属とシリコンと炭素を含む第２の電極と、第３の炭化珪素領域と接して設けられ、金属とシリコンと炭素を含み、炭素濃度が第２の電極より高い第３の電極と、を備える。
【００１４】
図１は、本実施形態の半導体装置の模式断面図である。
【００１５】
半導体装置１００は、炭化珪素層１０と、第１の電極３４と、第２の電極３０と、第３の電極３２と、第１の絶縁膜４０と、第２の絶縁膜４２を備える。
【００１６】
炭化珪素層１０は、第１の面と、第１の面の反対側に設けられた第２の面と、を有する。炭化珪素層１０は、内部にｎ型のドリフト領域（第１の炭化珪素領域１０ｂ）と、ｐ型のウェル領域（第２の炭化珪素領域）２０と、ｎ型のソース領域（第３の炭化珪素領域）２２と、ｐ型のコンタクト領域（第４の炭化珪素領域）２４と、ｎ型のドレイン領域（第５の炭化珪素領域）１０ａと、を有する。
【００１７】
本実施形態の半導体装置１００は、ウェル領域２０とソース領域２２をイオン注入で形成する、ＤＩ  ＭＯＳＦＥＴ（Ｄｏｕｂｌｅ  Ｉｍｐｌａｎｔａｔｉｏｎ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である。
【００１８】
ｎ型の第１の炭化珪素領域１０ｂは、炭化珪素層１０内に設けられ、一部が第１の面１４に設けられている。第１の炭化珪素領域１０ｂは、ＭＯＳＦＥＴのドリフト領域として機能する。第１の炭化珪素領域１０ｂは、例えば、ｎ型不純物を５×１０１５ｃｍ−３以上５×１０１６ｃｍ−３以下含む。第１の炭化珪素領域１０ｂの不純物濃度は、後述する第５の炭化珪素領域１０ａの不純物濃度より低い。
【００１９】
第１の絶縁膜４０は、第１の面１４上に設けられている。第１の絶縁膜４０は、ゲート絶縁膜である。第１の絶縁膜４０は、例えばシリコン酸化膜やｈｉｇｈ−ｋ膜である。
【００２０】
第１の電極３４は、第１の絶縁膜４０上に設けられている。第１の電極３４は、ゲート電極である。第１の電極３４は、例えば、不純物がドープされた多結晶シリコンを含む。
【００２１】
ｐ型のウェル領域２０は、第１の炭化珪素領域１０ｂ内に設けられ、一部が第１の面１４に設けられている。ウェル領域２０は、ＭＯＳＦＥＴのチャネル領域として機能する。ウェル領域２０の深さは、例えば０．６μｍ程度である。ウェル領域２０は、例えば、ｐ型不純物を５×１０１５ｃｍ−３以上１×１０１９ｃｍ−３以下含む。ｐ型不純物は、例えば、Ａｌ（アルミニウム）、Ｂ（ホウ素）、Ｇａ（ガリウム）又はＩｎ（インジウム）である。
【００２２】
ｎ型のソース領域２２は、ウェル領域２０内に設けられ、一部が前記第１の面１４に設けられている。ソース領域２２は、ＭＯＳＦＥＴのソースとして機能する。ソース領域２２の深さは、例えば０．３μｍ程度で、ウェル領域２０より小さい。ソース領域２２は、例えば、ｎ型不純物を１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下含む。ｎ型不純物は、例えば、Ｐ（リン）、Ｎ（窒素）、Ａｓ（砒素）又はＳｂ（アンチモン）である。
【００２３】
ｐ型のコンタクト領域２４は、ウェル領域２０内に設けられ、後述する第３の電極３２と電気的に接続されている。コンタクト領域２４は、ウェル領域２０と、後述する第３の電極３２の接触抵抗を低減するために用いられる。コンタクト領域２４の深さは、例えば０．３μｍ程度で、ウェル領域２０より小さい。コンタクト領域２４は、例えば、ｐ型不純物を１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下含む。コンタクト領域２４の不純物濃度は、ウェル領域２０の不純物濃度より高い。
【００２４】
第２の電極３０は、第２の面１２に設けられている。第２の電極３０は、ドレイン電極である。第２の電極３０は、金属とシリコンを含む第１の電極層３０ａと、金属とシリコンと炭素を含み第１の電極層３０ａと炭化珪素層１０の間に設けられた第２の電極層３０ｂと、を有する。第１の電極層３０ａの膜厚は、例えば５００ｎｍ程度である。第２の電極層３０ｂの膜厚は、例えば１００ｎｍ程度である。
【００２５】
第１の電極層３０ａは、好ましくは、金属シリサイド（金属とシリコンの化合物）を含む。接触抵抗を小さくするため、金属はニッケルであることが好ましい。
【００２６】
第２の電極層３０ｂは、好ましくは、金属シリサイドと炭素を含む第１の相３０ｂ１と、炭素を含む第２の相３０ｂ２と、を含む。接触抵抗を小さくするため、金属はニッケルであることが好ましい。
【００２７】
第３の電極３２は、ソース領域２２に、ソース領域２２と接して設けられている。第３の電極３２は、第３の炭化珪素領域２２及び第４の炭化珪素領域２４と電気的に接続されている。第３の電極３２は、ソース電極である。第３の電極３２は、金属とシリコンと炭素を含む。第３の電極３２の炭素濃度は、第２の電極３０の炭素濃度より高い。第３の電極３２は、好ましくは、金属シリサイドを含む。金属はニッケルであることが良好なオーミックコンタクトを形成する上で好ましい。
【００２８】
第２の電極３０の炭素濃度と第３の電極３２の炭素濃度は、例えば、ＴＥＭ−ＥＤＸ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ−Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定することが出来る。第２の電極３０と第３の電極３２それぞれにおいて、膜厚方向の中央における炭素濃度を、膜厚方向に平行な面内に測定することにより、炭素濃度を求める。炭素濃度を測定する場合の空間分解能は、例えば５ｎｍとする。
【００２９】
第５の炭化珪素領域１０ａは、第１の炭化珪素領域１０ｂと第２の電極３０の間の、炭化珪素層１０内に設けられている。第５の炭化珪素領域１０ａは、例えば、ｎ型不純物を１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下含む、ｎ型の４Ｈ−ＳｉＣである。なお、例えば３Ｃ−ＳｉＣ又は６Ｈ−ＳｉＣも好ましく用いられる。ｎ型不純物は、例えばＮ（窒素）、Ａｓ（ヒ素）、Ｐ（リン）又はＳｂ（アンチモン）である。
【００３０】
第２の絶縁膜４２は、第１の絶縁膜４０の上方、第１の電極３４の側方及び上方に設けられている。第２の絶縁膜４２は、第３の電極３２と第１の電極３４を電気的に絶縁する。
【００３１】
次に、本実施形態の半導体装置１００の製造方法について説明する。図２は、本実施形態の半導体装置の製造方法のフローチャートである。図３ないし図９は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。
【００３２】
本実施形態の半導体装置１００の製造方法は、ｎ型の第５の炭化珪素領域１０ａ上にｎ型の第１の炭化珪素領域１０ｂを形成し、第１の炭化珪素領域１０ｂ上に第１の面１４に接するようにｐ型のウェル領域２０を形成し、ウェル領域２０内で第１の面１４に接するようにｎ型のソース領域２２を形成し、ウェル領域２０上のソース領域２２側方で第１の面１４に接するようにｐ型のコンタクト領域２４を形成し、第１の面１４上に第１の絶縁膜４０を形成し、第１の絶縁膜４０上に第１の電極３４を形成し、第１の絶縁膜４０及び第１の電極３４上に第２の絶縁膜４２を形成し、第１の炭化珪素領域１０ｂ、ウェル領域２０、ソース領域２２、コンタクト領域２４、第１の絶縁膜４０、第２の絶縁膜４２上に第１の膜５２を形成し、第１の熱処理を行い、未反応の第１の膜５２を除去し、第２の面と接して第２の膜５４を形成し、第２の熱処理を行う。
【００３３】
まず、図３に示すように、ｎ型の第５の炭化珪素領域１０ａ上に、例えばエピタキシャル法により、ｎ型の第１の炭化珪素領域１０ｂを形成する（Ｓ１０）。第５の炭化珪素領域１０ａと第１の炭化珪素領域１０ｂは、炭化珪素層１０を構成する。第１の炭化珪素領域１０ｂ上の面は第１の面１４であり、第１の面１４の反対側に設けられた面は第２の面１２である。
【００３４】
次に、図４に示すように、第１の炭化珪素領域１０ｂ上に第１の面１４に接するように、例えばＡｌのイオン注入により、ｐ型のウェル領域２０を形成する（Ｓ１２）。
【００３５】
次に、ウェル領域２０内で第１の面１４に接するように、例えばＰのイオン注入により、ｎ型のソース領域２２を形成する（Ｓ１４）。また、ウェル領域２０上のソース領域２２側方で第１の面１４に接するように、ｐ型のコンタクト領域２４を形成する（Ｓ１６）。その後、ウェル領域２０とソース領域２２とコンタクト領域２４の活性化熱処理を行う。
【００３６】
次に、図５に示すように、第１の面１４上に、例えば熱酸化法又はＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、第１の絶縁膜４０を形成する（Ｓ１８）。次に、第１の絶縁膜４０上に、例えば多結晶シリコンを含む第１の電極３４を形成し、その後にエッチングする（Ｓ２０）。
【００３７】
次に、図６に示すように、第１の絶縁膜４０及び第１の電極３４上に、例えばシリコン酸化膜を含む第２の絶縁膜４２を形成する。次に、例えばエッチングにより、ソース領域２２上の一部とコンタクト領域２４上に形成された第２の絶縁膜４２の一部を除去する（Ｓ２２）。
【００３８】
次に、図７に示すように、第１の炭化珪素領域１０ｂ、ウェル領域２０、ソース領域２２、コンタクト領域２４、第１の絶縁膜４０、第２の絶縁膜４２上に、例えばＮｉ（ニッケル）を含む第１の膜５２を形成する（Ｓ２４）。
【００３９】
次に、第１の熱処理を行う。これにより、ソース領域２２及びコンタクト領域２４と第１の膜５２を反応させ、ニッケルシリサイドを含む金属半導体化合物の層である、第３の電極３２を形成する（Ｓ２６）。
【００４０】
次に、図８に示すように、硫酸を含む酸溶液等で未反応の第１の膜５２を除去する（Ｓ２８）。
【００４１】
次に、図９に示すように、第２の面と接してＮｉＳｉを含む第２の膜５４を、例えばスパッタ法により形成する（Ｓ３０）。ここで、ＮｉとＳｉの比は、第５の炭化珪素領域のシリサイド化反応量を低減するため２：１と１：３の間であることが好ましい。
【００４２】
第２の膜５４の膜厚は、１００ｎｍ以上１０００ｎｍ以下であることが好ましい。１００ｎｍより膜厚が小さいと、後述するような第５の炭化珪素領域１０ａと反応が第２の膜５４全てでおこり、第２の相３０ｂ２の発生量が増加してコンタクト抵抗が大きくなる。一方１０００ｎｍより膜厚が大きいと、半導体装置１００から生じる熱を、半導体装置１００下方に設けられる放熱板等から効率良く放熱することが難しくなる。
【００４３】
次に、第２の熱処理を行い、第２の膜５４と第５の炭化珪素領域１０ａを反応させて第２の電極３０を形成し（Ｓ３２）、図１に示した半導体装置１００を製造する。
【００４４】
第２の熱処理の温度は、例えば８００℃以上１０５０℃以下である。８００℃未満である場合は、温度が低すぎるため、第２の膜５４と第５の炭化珪素領域１０ａとの反応が十分におこらずコンタクト抵抗が大きくなる。一方１０５０℃より高い場合は、温度が高すぎるため、多くの第２の相３０ｂ２が発生し、第２の電極３０の膜はがれが起こりやすくなる。
【００４５】
第２の熱処理は、例えばＡｒ（アルゴン）等の不活性ガス雰囲気中で行われる。また、第２の熱処理を行う時間は、例えば４分程度である。
【００４６】
次に、本実施形態の半導体装置１００の作用効果を記載する。
【００４７】
図１０は、本実施形態の作用効果を示す図である。図１０（ａ）は、本実施形態の比較形態となる半導体装置における第２の熱処理前の第２の膜５５と第５の炭化珪素領域１０ａの模式断面図である。図１０（ｂ）は、本実施形態の比較形態となる半導体装置における第２の熱処理後の第２の電極３１と第５の炭化珪素領域１０ａの模式断面図である。図１０（ｃ）は、本実施形態の半導体装置１００における第２の熱処理前の第２の膜５４と第５の炭化珪素領域１０ａの模式断面図である。図１０（ｄ）は、本実施形態の半導体装置１００における第２の熱処理後の第２の電極３０と第５の炭化珪素領域１０ａの模式断面図である。
【００４８】
図１０（ａ）において、第２の膜５５にはＮｉ（ニッケル）が用いられている。この場合、図１０（ｂ）に示すように、第２の熱処理により第２の膜５５全体が第５の炭化珪素領域１０ａと反応する。これにより形成された第２の電極３１においては、Ｎｉ中にＣ（炭素）が拡散するため第２の電極３１全体がＮｉとＣを含む第１の相３１ｂ１になっている。言い換えると、図１に示した半導体装置１００での第１の電極層３０ａに相当する電極層は設けられていない。また、第２の電極３１の、第５の炭化珪素領域１０ａに近い側では、Ｃ（炭素）からなる第２の相３１ｂ２が数多く設けられている。この第２の相３１ｂ２は、第２の電極３１の膜はがれの原因となる。
【００４９】
図１０（ｃ）において、第２の膜５４にはＮｉＳｉが用いられている。この場合、図１０（ｄ）に示すように、第２の熱処理後は、炭素含有量の少ない第１の電極層３０ａと、第１の電極層３０ａと第５の炭化珪素領域１０ａの間に設けられ第１の相３０ｂ１と第２の相３０ｂ２を含む第２の電極層３０ｂと、が形成される。第２の膜５４がＳｉを含む場合、第２の膜５４と反応する第５の炭化珪素領域１０ａの量は抑制される。そのため、第２の電極３０内において形成される第２の相３０ｂ２の量は少ない。よって、第２の電極３０の膜はがれは抑制される。
【００５０】
第３の電極３２形成のためには、硫酸を含む酸溶液等で未反応の第１の膜５２を除去することにより簡便に第３の電極３２を形成することが可能になるため、シリコンが含まれていない金属膜、例えばニッケルを含む膜を、第１の膜５２として用いることが好ましい。この場合、第１の膜５２と反応ソース領域２２及びコンタクト領域２４の反応量は抑制されないため、第３の電極の炭素濃度は第２の電極の炭素濃度より高くなる。この場合、第３の電極の炭素濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
【００５１】
また、第２の電極３０の膜厚は第３の電極３２の膜厚より大きいことが、第２の電極３０の強度を増加させて膜はがれを抑制し、かつ第３の電極３２の接触抵抗を低減させる上で好ましい。
【００５２】
以上により、本実施形態の半導体装置１００によれば、第２の電極（ドレイン電極）の膜はがれによる信頼性低下が抑制された半導体装置の提供が可能になる。
【００５３】
（第２の実施形態）
本実施形態の半導体装置は、金属シリサイドを含む第４の電極３５がゲート電極として機能する点で、第１の実施形態の半導体装置と異なっている。ここで、第１の実施形態と重複する内容については、記載を重複する。
【００５４】
図１１は、本実施形態の半導体装置の模式断面図である。
【００５５】
本実施形態の半導体装置においては、第１の絶縁膜４０上に第４の電極３５が設けられている。第２の絶縁膜４２は、第１の絶縁膜４０上で第４の電極３５の側方に設けられている。また、第２の絶縁膜４２及び第４の電極３５上には第３の絶縁膜４４が設けられている。
【００５６】
図１２は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。本実施形態の半導体装置の製造方法においては、多結晶シリコンからなるシリコン膜５０上とソース領域２２上とコンタクト領域２４上に第１の膜５２を形成する。この後に第１の熱処理を行い、シリコン膜５０と第１の膜５２を反応させ、ニッケルシリサイドを含む金属半導体化合物の層である、第４の電極３５を形成する。また、硫酸を含む酸溶液等で未反応の第１の膜５２を除去した後に、第２の絶縁膜４２及び第４の電極３５上に第３の絶縁膜４４を形成する。これらの点以外は、第１の実施形態の半導体装置の製造方法と同様である。
【００５７】
多結晶シリコンを用いたゲート電極の場合には界面空乏層が生じる。一方本実施形態の半導体装置２００においてはゲート電極に金属シリサイドを用いているため界面空乏層が生じない。そのため、本実施形態の半導体装置２００によれば、さらに高周波動作に適した半導体装置の提供が可能となる。
【００５８】
（第３の実施形態）
本実施形態の半導体装置は、ｎ型のドレイン領域（第５の炭化珪素領域）１０ａの代わりにｐ＋型の第６の炭化珪素領域１０ｃが設けられている点で、第１及び第２の実施形態の半導体装置と異なっている。ここで、第１及び第２の実施形態と重複する内容については、記載を重複する。
【００５９】
図１３は、本実施形態の半導体装置の模式断面図である。
【００６０】
本実施形態の半導体装置３００においては、第６の炭化珪素領域１０ｃはｐ＋型の炭化珪素層である。第６の炭化珪素領域１０ｃは、例えば、不純物濃度１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下のＡｌ（アルミニウム）をｐ型不純物として含む。第６の炭化珪素領域１０ｃは、半導体装置２００のコレクタ領域として機能する。本実施形態の半導体装置３００は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）である。
【００６１】
第２の電極３０は、コレクタ電極として機能する。また、第３の電極３２は、エミッタ電極として機能する。
【００６２】
本実施形態の半導体装置３００によれば、第２の電極（コレクタ電極）の膜はがれによる信頼性低下が抑制された半導体装置の提供が可能となる。
【００６３】
（第４の実施形態）
本実施形態の半導体装置は、第１の面と、第１の面の反対側に設けられた第２の面と、を有する炭化珪素層と、炭化珪素層内に設けられた第１導電型の第１の炭化珪素領域と、第１の炭化珪素領域上の炭化珪素層内に設けられ、一部が第１の面に設けられた第２導電型の第２の炭化珪素領域と、第１の面上に設けられ、金属とシリコンと炭素を含む第１の電極と、第２の面に設けられ、金属とシリコンと炭素を含み、炭素濃度が第１の電極より低い第２の電極と、第１の炭化珪素領域と第２の電極の間の炭化珪素層内に設けられ、一部が第２の面に設けられた第１導電型の第３の炭化珪素領域と、を備える。本実施形態の半導体装置は、ＰＩＮ型ダイオードである。ここで、第１乃至第３の実施形態と重複する内容については、記載を重複する。
【００６４】
図１４は、本実施形態の半導体装置の模式断面図である。
【００６５】
第１乃至第３の実施形態における第３の電極３２は、本実施形態の第１の電極３４に相当する。第２の電極３０はカソード電極、また第１の電極３４はアノード電極として、それぞれ機能する。第３の炭化珪素領域１０ｄはｎエミッタ層、第１の炭化珪素領域１０ｂはｎ―ベース層、第４の炭化珪素層１８はｐエミッタ層として、それぞれ機能する。
【００６６】
本実施形態の半導体装置によれば、第２の電極（カソード電極）の膜はがれによる信頼性低下が抑制された半導体装置の提供が可能となる。
【００６７】
本発明のいくつかの実施形態および実施例を説明したが、これらの実施形態および実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６８】
１０      炭化珪素層
１０ａ    第５の炭化珪素領域（ドレイン領域）
１０ｂ    第１の炭化珪素領域（ドリフト領域）
１０ｃ    第６の炭化珪素領域（コレクタ領域）
１０ｄ    第３の炭化珪素領域
１２      第２の面
１４      第１の面
１８      第４の炭化珪素層
２０      第２の炭化珪素領域（ウェル領域）
２２      第３の炭化珪素領域（ソース領域、エミッタ領域）
２４      第４の炭化珪素領域（コンタクト領域）
３０      第２の電極
３０ａ    第１の電極層
３０ｂ    第２の電極層
３０ｂ１  第１の相
３０ｂ２  第２の相
３１      第２の電極
３１ａ    第１の電極層
３１ｂ１  第１の相
３１ｂ２  第２の相
３２      第３の電極
３４      第１の電極
３４ｂ１  第１の相
３４ｂ２  第２の相
３５      第４の電極
４０      第１の絶縁膜（ゲート絶縁膜）
４２      第２の絶縁膜
４４      第３の絶縁膜
５０      シリコン膜
５２      第１の膜
５４      第２の膜
５５      第２の膜
１００    半導体装置
２００    半導体装置
３００    半導体装置
４００    半導体装置
【図１】
2017059562.tif 000003
【図２】
2017059562.tif 000004
【図３】
2017059562.tif 000005
【図４】
2017059562.tif 000006
【図５】
2017059562.tif 000007
【図６】
2017059562.tif 000008
【図７】
2017059562.tif 000009
【図８】
2017059562.tif 000010
【図９】
2017059562.tif 000011
【図１０】
2017059562.tif 000012
【図１１】
2017059562.tif 000013
【図１２】
2017059562.tif 000014
【図１３】
2017059562.tif 000015
【図１４】
2017059562.tif 000016