(57)【要約】【課題】信頼性の高い過熱保護素子を提供する。【解決手段】過熱保護素子２は、過熱時にゲート配線ＧＬとソース配線ＳＬを短絡させるように構成されている。過熱保護素子２は、可変抵抗体Ｒ１を備える。可変抵抗体Ｒ１は、ゲート配線ＧＬとソース配線ＳＬの間に接続されており、所定温度を超えると絶縁体相から金属相に相転移する相転移材料である。【選択図】図１
2017041585.tif 000002
【特許請求の範囲】
【請求項１】
過熱時に第１配線と第２配線を短絡させる過熱保護素子であって、
前記第１配線と前記第２配線の間に接続されており、所定温度を超えると絶縁体相から金属相に相転移する相転移材料の可変抵抗体を備える、過熱保護素子。
【請求項２】
前記第１配線が、スイッチング素子のゲート配線であり、
前記第２配線が、前記スイッチング素子のソース配線又はエミッタ配線である、請求項１に記載の過熱保護素子。
【請求項３】
前記可変抵抗体は、前記スイッチング素子が形成されている基板上に一体的に形成されている、請求項２に記載の過熱保護素子。
【請求項４】
前記基板が、サファイア基板である、請求項３に記載の過熱保護素子。
【請求項５】
前記可変抵抗体の材料が、モット絶縁体である、請求項１〜４のいずれか一項に記載の過熱保護素子。
【請求項６】
前記モット絶縁体が、バナジウム酸化物である、請求項５に記載の過熱保護素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する技術は、過熱保護素子に関する。
【背景技術】
【０００２】
過熱時に回路素子を保護するための過熱保護素子の開発が進められている。例えば、特許文献１は、過熱時にスイッチング素子を保護する過熱保護素子を開示する。この過熱保護素子は、過熱時にスイッチング素子のゲート配線をソース配線に短絡させ、スイッチング素子の動作を停止させるように構成されている。このような過熱保護動作を行うために、この過熱保護素子は、温度を検出するための温度センサ回路、検出された温度を所定温度と比較する比較回路、比較結果に応じてゲート配線とソース配線を短絡させるように制御する制御回路を必要とする。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−３０９２６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このように、従来の過熱保護素子は、複雑な回路構成を必要とする。この結果、従来の過熱保護素子は、信号の送受信の不具合（例えば、信号線の断線）が頻繁に発生し、信頼性が低いという問題がある。本明細書は、信頼性の高い過熱保護素子を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本明細書で開示する過熱保護素子は、過熱時に第１配線と第２配線を短絡させるように構成されている。過熱保護素子の一実施形態は、第１配線と第２配線の間に接続されており、所定温度を超えると絶縁体相から金属相に相転移する相転移材料の可変抵抗体を備える。
【０００６】
上記実施形態の過熱保護素子の可変抵抗体は、所定温度よりも低い温度範囲において絶縁体相であり、第１配線と第２配線の間を短絡させない。一方、上記実施形態の過熱保護素子の可変抵抗体は、所定温度よりも高い温度範囲において金属体相であり、第１配線と第２配線の間を短絡させる。このように、上記実施形態の過熱保護素子は、可変抵抗体自体が温度に依存して絶縁体相と金属相の間を相転移することにより、過熱保護動作を行うことができる。上記実施形態の過熱保護素子は、複雑な回路構成を必要としない。このため、上記実施形態の過熱保護素子は、高い信頼性を有することができる。
【図面の簡単な説明】
【０００７】
【図１】過熱保護素子が内蔵されている半導体装置の回路構成の概略を示す。
【図２】モット絶縁体の温度と電気抵抗の関係を示す。
【図３】半導体装置の要部断面図を模式的に示しており、図４のIII-III線に対応した要部断面図である。
【図４】半導体装置の平面図を模式的に示す。
【発明を実施するための形態】
【０００８】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
【０００９】
本明細書で開示する過熱保護素子は、過熱時に第１配線と第２配線を短絡させるように構成されている。過熱保護素子の一実施形態は、第１配線と第２配線の間に接続されており、所定温度を超えると絶縁体相から金属相に相転移する相転移材料の可変抵抗体を備えていてもよい。相転移材料は、温度変化により絶縁体相と金属相の間を相転移するものであればよく、その種類を特に限定するものではない。例えば、相転移材料は、ｄ−ブロック遷移元素（Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｔｃ，Ｒｕ，Ｒｈ，Ｐｄ，Ａｇ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔ，Ａｕ）を含む酸化物のモット絶縁体であるのが望ましい。このような相転移材料は、温度変化により絶縁体相と金属相の間を効果的に相転移することができる。より好ましくは、相転移材料は、バナジウム酸化物であるのが望ましい。バナジウム酸化物の相転移温度は、比較的に高く、過熱保護動作において望ましい温度である。
【００１０】
過熱保護素子の過熱保護する対象は、スイッチング素子であってもよい。スイッチング素子としては、例えば、ＨＦＥＴ（Heterostructure Field Effect Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）及びＩＧＢＴ（Insulated Gate Bipolar Transistor）が例示される。ＨＦＥＴ及びＭＯＳＦＥＴは、ゲート配線、ソース配線及びドレイン配線を有する。ＩＧＢＴは、ゲート配線、エミッタ配線及びコレクタ配線を有する。このように、過熱保護素子の過熱保護する対象がスイッチング素子の場合、第１配線がスイッチング素子のゲート配線であり、第２配線がスイッチング素子のソース配線又はエミッタ配線であるのが望ましい。また、この場合、可変抵抗体は、スイッチング素子が形成されている基板上に一体的に形成されていてもよい。過熱保護素子は、可変抵抗体で構成される簡易な形態であり、基板上に容易に一体化することができる。基板の材料は、特に限定されるものではないが、可変抵抗体を成膜できる材料であるのが望ましい。例えば、可変抵抗体の相転移材料がバナジウム酸化物の場合、基板の材料は、サファイア基板（Ａｌ２Ｏ３）又は酸化チタン基板（ＴｉＯ２）であるのが望ましい。バナジウム酸化物は、これら材料の基板上にエピタキシャル成長が可能である。さらに、基板の材料は、スイッチング素子を形成するための半導体層が成膜できる材料であるのが望ましい。例えば、基板の材料がサファイア基板であれば、バナジウム酸化物を成膜できるとともに、窒化物系半導体層又はシリコン半導体層を成膜することができる。このため、基板の材料は、サファイア基板であるのが望ましい。
【実施例１】
【００１１】
図１に示されるように、半導体装置１は、スイッチング素子ＳＷ１及び過熱保護素子２を備える。スイッチング素子ＳＷ１は、ＨＦＥＴ（Heterostructure Field Effect Transistor）であり、ドレイン電極ＤＥがドレイン配線ＤＬに電気的に接続されており、ゲート電極ＧＥがゲート配線ＧＬに電気的に接続されており、ソース電極ＳＥがソース配線ＳＬに電気的に接続されている。後述するように、この例では、ドレインパッドＤＰがドレイン配線ＤＬとして構成されており、ゲートパッドＧＰがゲート配線ＧＬとして構成されており、ソースパッドＳＰがソース配線ＳＬとして構成されている。過熱保護素子２は、可変抵抗体Ｒ１を有する。可変抵抗体Ｒ１は、一端がゲート配線ＧＬ（即ち、ゲートパッドＧＰ）に電気的に接続されており、他端がソース配線ＳＬ（即ち、ソースパッドＳＰ）に電気的に接続されている。
【００１２】
可変抵抗体Ｒ１は、所定温度を超えると絶縁体相から金属相に相転移する相転移材料で形成されている。この例では、可変抵抗体Ｒ１の材料には、遷移金属酸化物のモット絶縁体が用いられている。具体的には、可変抵抗体Ｒ１の材料には、バナジウム酸化物（VO2）が用いられている。遷移金属酸化物のモット絶縁体は、相転移温度を境に絶縁体相と金属相の間を可逆的に相転移することができる（図２参照）。バナジウム酸化物は、約３４０Ｋを相転移温度とし、その相転移温度よりも低い温度範囲では絶縁体相であり、その相転移温度を超える温度範囲では金属相である。なお、バナジウム酸化物の相転移温度は、酸素欠陥及び不純物を制御することにより、所望の値に設定することができる。
【００１３】
図３に示されるように、半導体装置１は、サファイア基板１２を備える。半導体装置１では、スイッチング素子ＳＷ１と過熱保護素子２の可変抵抗体Ｒ１が、サファイア基板１２上に一体的に形成されている。
【００１４】
図３に示されるように、スイッチング素子ＳＷ１は、サファイア基板１２上に成膜されているヘテロ接合層１４を有する。ヘテロ接合層１４は、窒化ガリウム（ＧａＮ）の電子走行層１４ａと窒化アルミニウムガリウム（ＡｌＧａＮ）のバリア層１４ｂが積層して構成されており、電子走行層１４ａとバリア層１４ｂの接合面近傍に２次元電子ガス層が発生する。スイッチング素子ＳＷ１は、ヘテロ接合層１４上に設けられているドレイン電極ＤＥ、ゲート電極ＧＥ及びソース電極ＳＥを有する。ドレイン電極ＤＥとソース電極ＳＥの間を流れる電流は、ヘテロ接合層１４の２次元電子ガス層を介して流れ、ゲート電極ＧＥに印加される電圧に基づいてオン・オフが制御される。図の明瞭化のために、詳細な図示は省略するが、これら電極ＤＥ，ＧＥ，ＳＥは、図４に示すハッチング部分に配設されている。具体的には、図４に示すハッチング部分において、複数のドレイン電極ＤＥがドレインパッドＤＰから紙面上向きに伸びて櫛歯状に配設され、複数のソース電極ＳＥがソースパッドＳＰから紙面下向きに伸びて櫛歯状に配設され、複数のドレイン電極ＤＥと複数のソース電極ＳＥが噛み合うように構成されている。ゲート電極ＧＥは、ゲートパッドＧＰから伸びており、ドレイン電極ＤＥとソース電極ＳＥの間を蛇行するように配設されている。
【００１５】
図３に示されるように、過熱保護素子２の可変抵抗体Ｒ１は、サファイア基板１２の表面に成膜されている。図４に示されるように、可変抵抗体Ｒ１は、一端がゲートパッドＧＰ（即ち、ゲート配線ＧＬ）に直接的に接触し、他端がソースパッドＳＰ（即ち、ソース配線ＳＬ）に直接的に接触する。例えば、可変抵抗体Ｒ１は、次の工程を経て作製することができる。まず、サファイア基板１２上にヘテロ接合層１４を成膜する。次に、ヘテロ接合層１４の一部をエッチング除去してサファイア基板１２の一部を露出させる。次に、ＰＬＤ（Pluse Laser Deposition）法又はスパッタ法を利用して、バナジウム酸化物層を成膜する。次に、エッチング技術を利用してバナジウム酸化物層を加工し、所望のパターンを有する可変抵抗体Ｒ１をパターニングする。なお、エッチングに代えて、リフトオフ法を利用して、所望のパターンを有する可変抵抗体Ｒ１をパターニングしてもよい。最後に、熱処理技術を利用して、ゲートパッドＧＰ及びソースパッドＳＰに対する可変抵抗体Ｒ１のコンタクト特性を改善させる。これらの工程を経て、可変抵抗体Ｒ１が作製される。なお、可変抵抗体Ｒ１を配置する位置に基づいて、スイッチング素子ＳＷ１の温度と可変抵抗体Ｒ１の温度差を調整することができる。これにより、スイッチング素子ＳＷ１が過熱状態にあると判断する温度を適宜に設定することができる。
【００１６】
次に、過熱保護素子２の動作を説明する。ドレインパッドＤＰを介してドレイン電極ＤＥに正電圧が印加され、ソースパッドＳＰを介してソース電極ＳＥに接地電圧が印加され、ゲートパッドＧＰを介してゲート電極ＧＥに正電圧が印加されると、スイッチング素子ＳＷ１がターンオンする。これにより、スイッチング素子ＳＷ１に接続する負荷（図示省略）に電流が流れる。このとき、スイッチング素子ＳＷ１での発熱が小さく、過熱保護素子２の可変抵抗体Ｒ１の温度が相転移温度よりも低ければ、可変抵抗体Ｒ１は絶縁体相である。このため、ゲートパッドＧＰ（即ち、ゲート配線ＧＬ）とソースパッドＳＰ（即ち、ソース配線ＳＬ）は短絡していない。
【００１７】
例えば、負荷（図示省略）が短絡し、スイッチング素子ＳＷ１に過電流が流れると、スイッチング素子ＳＷ１の発熱が大きくなる。このとき、過熱保護素子２の可変抵抗体Ｒ１の温度が相転移温度を超えると、可変抵抗体Ｒ１は絶縁体相から金属相に相転移する。これにより、ゲートパッドＧＰ（即ち、ゲート配線ＧＬ）とソースパッドＳＰ（即ち、ソース配線ＳＬ）が短絡し、ゲート配線ＧＬの電位が降下し、スイッチング素子ＳＷ１がターンオフする。
【００１８】
このように、過熱保護素子２は、可変抵抗体Ｒ１自体が温度に依存して絶縁体相と金属相の間を相転移することにより、過熱時にスイッチング素子ＳＷ１のゲートパッドＧＰ（即ち、ゲート配線ＧＬ）とソースパッドＳＰ（即ち、ソース配線ＳＬ）を短絡させてスイッチング素子ＳＷ１を強制的にターンオフさせる過熱保護動作を行うことができる。過熱保護素子２は、過熱保護動作を行うために複雑な回路構成を必要としない。このため、過熱保護素子２は、高速な過熱保護動作を行うことができる。また、過熱保護素子２では、複雑な回路構成の場合の信号の送受信の不具合（例えば、信号線の断線）も生じないので、高い信頼性を有することができる。
【００１９】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２０】
１：半導体装置
２：過熱保護素子
Ｒ１：可変抵抗体
ＳＷ１：スイッチング素子
ＤＥ：ドレイン電極
ＤＬ：ドレイン配線
ＤＴ：ドレインパッド
ＧＥ：ゲート電極
ＧＬ：ゲート配線
ＧＴ：ゲートパッド
ＳＥ：ソース電極
ＳＬ：ソース配線
ＳＴ：ソースパッド
【図１】
2017041585.tif 000003
【図２】
2017041585.tif 000004
【図３】
2017041585.tif 000005
【図４】
2017041585.tif 000006