(57)【要約】【課題】高精度な電流検出が可能な半導体装置を提供する。【解決手段】エラーアンプと、ＶＣＯと、カウンタと、第１回路と、端子を有する半導体装置である。端子はエラーアンプの非反転入力端子に電気的に接続される。エラーアンプの反転入力端子は第１電圧が与えられる。エラーアンプの出力端子はＶＣＯに電気的に接続される。ＶＣＯの出力端子はカウンタに電気的に接続される。第１回路はＶＣＯの出力端子及び端子に電気的に接続される。回路は、ＶＣＯから出力された信号の周波数に応じて、端子に電流を流す。【選択図】図１
2017161521.tif 000002
【特許請求の範囲】
【請求項１】
エラーアンプと、
ＶＣＯと、
カウンタと、
第１回路と、
端子と、を有し、
前記端子は前記エラーアンプの非反転入力端子に電気的に接続され、
前記エラーアンプの反転入力端子は第１電圧が与えられ、
前記エラーアンプの出力端子は前記ＶＣＯの入力端子に電気的に接続され、
前記ＶＣＯの出力端子は前記カウンタに電気的に接続され、
前記第１回路は前記ＶＣＯの出力端子及び前記端子に電気的に接続され、
前記第１回路は、前記ＶＣＯから出力された信号の周波数に応じて、前記端子に電流を流す機能を有し、
前記カウンタは、前記信号のパルスを数えて、前記パルスの数を出力する機能を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第１回路は、
第２回路と、
第１スイッチと、
第２スイッチと、
容量素子と、を有し、
前記第１スイッチは、前記端子と前記容量素子の第１端子との間の導通を制御する機能を有し、
前記第２スイッチは、前記容量素子の第１端子と前記容量素子の第２端子との間の導通を制御する機能を有し、
前記第２回路は前記第１スイッチと前記第２スイッチのオン・オフを制御する機能を有し、
前記第１スイッチがオンの場合、前記第２スイッチはオフになり、
前記第２スイッチがオンの場合、前記第１スイッチはオフになることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置を用いて画素に流れる電流を検出し、前記画素に流れる電流に基づいて表示データを補正することを特徴とする表示パネル。
【請求項４】
請求項３に記載の表示パネルと、タッチパネルと、を有する表示モジュール。
【請求項５】
請求項３に記載の表示パネルと、操作ボタン、スピーカまたはマイクロフォンのうち少なくとも１つを有する電子機器。
【請求項６】
請求項１または請求項２に記載の半導体装置を複数有し、
分離領域を有する半導体ウエハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、表示パネル、および電子機器に関する。
【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）などの発光素子を用いたアクティブマトリクス型の表示パネルの画素について、様々な回路構成が提案されている。一般的に、画素には、発光素子、画素へのデータ信号の入力を制御するトランジスタ、および発光素子に供給する電流を制御するトランジスタ（駆動トランジスタ）が少なくとも設けられている。駆動トランジスタを流れるドレイン電流を発光素子に供給することで、ドレイン電流の値に応じた輝度で発光素子を発光させている。駆動トランジスタのドレイン電流は、データ信号の電圧により制御される。
【０００５】
そのため、表示パネルの画面を構成する複数の画素間で、駆動トランジスタの電気特性（閾値電圧、電界効果移動度等）にばらつきがあると、同じ電圧のデータ信号を供給しても、発光素子の輝度にばらつきが生じてしまう。複数の画素間での駆動トランジスタの電気特性のばらつきは、表示パネルの表示品位を低下させしまう原因の１つである。
【０００６】
一方、アクティブマトリクス型の表示パネルは高精細化のため多画素化が推し進められており、１つの表示パネルに数十万乃至数千万もの画素が設けられている。例えば、画素数は、解像度がＦｕｌｌ−ＨＤであれば、１９２０×１０８０＝２，０７３，６００であり、８Ｋ４Ｋ（スーパーハイビジョン）であれば、７６８０×４３２０＝３３，１７７，６００である。多数の画素同士で駆動トランジスタの電気特性を完全に一致させるのは非常に困難である。そこで、駆動トランジスタのドレイン電流を取得し、発光素子の輝度を補正することが提案されている（特許文献１、非特許文献１）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２６５４５９号公報
【非特許文献】
【０００８】
【非特許文献１】Ｋｅｉ  Ｔａｋａｈａｓｈｉ、ｅｔ  ａｌ．、「１３．３‐ｉｎｃｈ  ８ｋ４ｋ  ６６４‐ｐｐｉ  Ｆｏｌｄａｂｌｅ  ＯＬＥＤ  Ｄｉｓｐｌａｙ  Ｕｓｉｎｇ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＦＥＴｓ」、ＳＩＤ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ｐｐ．２５２‐２５３、２０１５．
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記駆動トランジスタのドレイン電流は１ｎＡ乃至数百ｎＡ程度と非常に小さい。上述のドレイン電流を精度よく検出するために、ノイズが小さい電流検出回路が表示パネルに要求されている。
【００１０】
非特許文献１にはオペアンプおよびコンパレータを用いた電流検出回路が開示されているが、これら増幅回路はばらつきやノイズを発生し易く、ドレイン電流検出の精度を低下させる要因となり易い。例えば、オペアンプは、オフセット電圧の影響、スルーレートの影響、などによって、ばらつきやノイズを発生し易い。例えば、コンパレータは、オフセット電圧の影響、入出力遅延の影響、などによって、ばらつきやノイズを発生し易い。
【００１１】
本発明の一態様は、高精度に電流検出が可能な半導体装置を提供することを課題の一とする。また、本発明の一態様は、表示品質の優れた表示パネルを提供することを課題の一とする。また、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。
【００１２】
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
【課題を解決するための手段】
【００１３】
本発明の一態様は、エラーアンプと、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）と、カウンタと、第１回路と、端子と、を有する半導体装置である。端子はエラーアンプの非反転入力端子に電気的に接続される。エラーアンプの反転入力端子は第１電圧が与えられる。エラーアンプの出力端子はＶＣＯの入力端子に電気的に接続される。ＶＣＯの出力端子はカウンタに電気的に接続される。第１回路はＶＣＯの出力端子及び端子に電気的に接続される。第１回路は、ＶＣＯから出力された信号の周波数に応じて、端子に電流を流す機能を有する。カウンタは、ＶＣＯから出力された信号のパルスの数を数えて、パルスの数を出力する機能を有する。
【００１４】
上記態様において、第１回路は、第２回路と、第１スイッチと、第２スイッチと、容量素子と、を有する。第１スイッチは、端子と容量素子の第１端子との間の導通を、制御する機能を有する。第２スイッチは、容量素子の第１端子と容量素子の第２端子との間の導通を、制御する機能を有する。第２回路は第１スイッチと第２スイッチのオン・オフを制御する機能を有する。第１スイッチがオンの場合、第２スイッチはオフになり、第２スイッチがオンの場合、第１スイッチはオフになることが好ましい。
【００１５】
本発明の一態様は、上記態様に記載の半導体装置を用いて画素に流れる電流を検知し、画素に流れる電流に基づいて表示データを補正する表示パネルである。
【００１６】
本発明の一態様は、上記態様に記載の表示パネルと、タッチパネルと、を有する表示モジュールである。
【００１７】
本発明の一態様は、上記態様に記載の表示パネルと、操作ボタン、スピーカまたはマイクロフォンのうち少なくとも１つを有する電子機器である。
【００１８】
本発明の一態様は、上記態様に記載の半導体装置を複数有し、分離領域を有する半導体ウエハである。
【発明の効果】
【００１９】
本発明の一態様により、高精度に電流検出が可能な半導体装置を提供することができる。また、本発明の一態様により、表示品質の優れた表示パネルを提供することができる。また、本発明の一態様により、新規な半導体装置を提供することができる。
【００２０】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２１】
【図１】半導体装置の構成例を示す回路図。
【図２】（Ａ）半導体装置の動作例を説明するための回路図。（Ｂ）半導体装置の動作例を説明するためのタイミングチャート。
【図３】半導体装置の動作例を説明するためのタイミングチャート。
【図４】（Ａ）半導体装置の構成例を説明するための回路図。（Ｂ）半導体装置の動作例を説明するためのタイミングチャート。
【図５】表示パネルの構成例を示すブロック図。
【図６】（Ａ）画素の構成例を示す回路図。（Ｂ）画素の動作例を説明するためのタイミングチャート。
【図７】モニター回路の構成例を示す回路図。
【図８】ＡＤＣの構成例を示す回路図。
【図９】半導体装置の構成例を示す回路図。
【図１０】半導体装置の構成例を示す回路図。
【図１１】表示パネルの構成例を示す上面図。
【図１２】表示パネルの構成例を示す上面図。
【図１３】表示パネルの構成例を示す断面図。
【図１４】表示パネルの構成例を示す断面図。
【図１５】表示パネルの構成例を示す断面図。
【図１６】表示モジュールの例を示す図。
【図１７】タッチパネルの構成例を示す模式図。
【図１８】電子機器の例を示す図。
【図１９】半導体ウエハの上面図。
【図２０】半導体装置の作製工程を示すフローチャート図及び斜視図。
【発明を実施するための形態】
【００２２】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２３】
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００２４】
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【００２５】
なお、本明細書中において、高電源電位をＨレベル（又はＶＤＤ）、低電源電位をＬレベル（又はＧＮＤ）と呼ぶ場合がある。
【００２６】
また、本明細書は、以下の実施の形態を適宜組み合わせることが可能である。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
【００２７】
（実施の形態１）
本実施の形態では本発明の一態様である半導体装置１０ａについて説明を行う。
【００２８】
＜＜半導体装置１０ａ＞＞
図１は、半導体装置１０ａの構成例を示す回路ブロック図を示している。半導体装置１０ａは、エラーアンプ１１と、ＶＣＯ１２と、カウンタ１３と、回路１６と、スイッチＳ０と、端子２０とを有する。回路１６は回路１４および回路１５を有する。回路１５は、スイッチＳ１と、スイッチＳ２と、容量素子Ｃ１とを有する。
【００２９】
スイッチＳ０の第１端子は端子２０に電気的に接続され、スイッチＳ０の第２端子は電圧ＶＲＥＦ１が与えられる。エラーアンプ１１の非反転入力端子（以下、端子（＋）と呼ぶ）は端子２０に電気的に接続される。エラーアンプ１１の反転入力端子（以下、端子（−）と呼ぶ）は電圧ＶＲＥＦ２が与えられる。エラーアンプ１１の出力端子はＶＣＯ１２の入力端子に電気的に接続される。ＶＣＯ１２の出力端子はカウンタ１３に電気的に接続される。回路１６はＶＣＯ１２の出力端子および端子２０に電気的に接続される。
【００３０】
回路１５において、スイッチＳ１の第１端子は端子２０に電気的に接続され、スイッチＳ１の第２端子は容量素子Ｃ１の第１端子に電気的に接続される。スイッチＳ２の第１端子は容量素子Ｃ１の第１端子に電気的に接続され、スイッチＳ２の第２端子は容量素子Ｃ１の第２端子に電気的に接続される。容量素子Ｃ１の第２端子はＧＮＤが与えられる。
【００３１】
図１において、スイッチＳ０の第１端子、スイッチＳ１の第１端子及びエラーアンプ１１の端子（＋）との結節点をノードＮ０と呼称する。
【００３２】
半導体装置１０ａは、外部回路に流れる電流ＩＭＯＮを検出し、デジタル信号に変換する機能を有する。半導体装置１０ａは端子２０から流れ込んだ電流ＩＭＯＮを、エラーアンプ１１、ＶＣＯ１２及び回路１６を用いて、ある特定の周波数を有するパルス信号に変換し、さらに、カウンタ１３を用いて上記パルス信号をデジタルデータに変換する機能を有する。
【００３３】
容量素子Ｃ０は外部回路の配線が有する寄生容量を表す。
【００３４】
エラーアンプ１１は、端子（＋）の電圧Ｖｉｎと端子（−）の電圧ＶＲＥＦ２の差を積分して、電圧Ｖｅｒｒとして出力する機能を有する。
【００３５】
ＶＣＯ１２は発振回路であり、入力された電圧（Ｖｅｒｒ）によって、出力信号（Ｓｏｓｃ）の発振周波数を制御する機能を有する。ＶＣＯ１２として、例えば、弛張型のＶＣＯを用いればよい。
【００３６】
カウンタ１３は、クロック信号ＣＬＫで定められた時間内で、信号Ｓｏｓｃのパルスの数を数え、その数を出力する機能を有する。
【００３７】
回路１４は、信号Ｓｏｓｃから信号φと信号Ｂ＿φを出力する機能を有する。なお、Ｂ＿φの“Ｂ＿”はφに付した上線を意味する。信号φと信号Ｂ＿φは、信号Ｓｏｓｃの周波数に従って、ＨレベルとＬレベルを繰り返すパルス信号である。信号φがＨレベルにあるときは、信号Ｂ＿φは常にＬレベルであり、逆に信号Ｂ＿φがＨレベルにあるときは、信号φは常にＬレベルである。
【００３８】
回路１５において、スイッチＳ１は信号φによって、オン・オフが制御される。より具体的には、信号φがＨレベルのときにオンになり、信号φがＬレベルのときにオフになる。同様に、スイッチＳ２は信号Ｂ＿φによって、オン・オフが制御される。より具体的には、信号Ｂ＿φがＨレベルのときにオンになり、信号Ｂ＿φがＬレベルのときにオフになる。スイッチＳ１及びスイッチＳ２は同時にオン状態にならないようにすることが好ましい。そのために、信号φおよび信号Ｂ＿φは同時にＨレベルにならないようにすることが好ましい。
【００３９】
＜回路１５＞
次に、図２を用いて回路１５の動作について説明を行う。
【００４０】
容量素子Ｃ１の容量をＣとし、スイッチＳ１の第１端子には電圧Ｖが印加されていると仮定する（図２（Ａ）参照）。また、信号φおよび信号Ｂ＿φは周波数Ｆのパルス信号と仮定する（図２（Ｂ）参照）。
【００４１】
スイッチＳ１およびスイッチＳ２は周波数Ｆで交互にオン・オフを繰り返す。すなわち、容量素子Ｃ１は、周波数Ｆで充電と放電を交互に繰り返す。このとき、回路１５は抵抗素子に電圧Ｖを印加した回路と等価である（図２（Ａ）参照）。
【００４２】
回路１５に流れる電流Ｉは以下の式で表される。
【００４３】
Ｉ＝ＦＣＶ                （１）
【００４４】
上式より、回路１５は周波数Ｆに応じて電流を流すことがわかる。
【００４５】
＜半導体装置１０ａの動作例＞
次に、図３に示すタイミングチャートを用いて、半導体装置１０ａの動作について説明を行う。
【００４６】
図３に示すタイミングチャートは、上から順に、信号ＲＥＳＥＴ、信号Ｓｏｓｃ、信号φ、信号Ｂ＿φ、電圧Ｖｉｎ、電圧Ｖｃ、電圧Ｖｅｒｒのそれぞれの電圧の大きさを表している。なお、電圧Ｖｃとは、容量素子Ｃ１の第１端子の電圧のことをいう。
【００４７】
また、図３に示すタイミングチャートは、期間Ｐ０、期間Ｐ１および期間Ｐ２の３つの期間を有する。期間Ｐ０は初期化期間である。期間Ｐ１は遷移期間を表している。期間Ｐ２は定常期間を表している。
【００４８】
まず、期間Ｐ０において、信号ＲＥＳＥＴはＨレベルとなる。このとき、スイッチＳ０はオンになり、ノードＮ０に電圧ＶＲＥＦ１が与えられる。電圧Ｖｉｎは電圧ＶＲＥＦ１となる。また、エラーアンプ１１は信号ＲＥＳＥＴが入力され、電圧ＶｅｒｒはＬレベルとなる。同様に、ＶＣＯ１２は信号ＲＥＳＥＴが入力され、信号ＳｏｓｃはＬレベルとなる。
【００４９】
このとき回路１４は、信号φとしてＬレベル、信号Ｂ＿φとしてＨレベルを出力し、スイッチＳ１はオフ、スイッチＳ２はオンとなる。電圧ＶｃはＬレベル（ＧＮＤ）となる。
【００５０】
次に、期間Ｐ１において、信号ＲＥＳＥＴはＬレベルとなり、スイッチＳ０はオフになる。また、エラーアンプ１１およびＶＣＯ１２のリセットが解除される。ＶＣＯ１２は発振を始め、信号Ｓｏｓｃとしてパルス信号を生成する。
【００５１】
信号Ｓｏｓｃによって、回路１４はタイミングの異なる信号φおよび信号Ｂ＿φを生成する。スイッチＳ１およびスイッチＳ２は交互にオン・オフを繰り返す。
【００５２】
スイッチＳ１がオン、スイッチＳ２がオフ（信号φがＨレベル、信号Ｂ＿φがＬレベル）になった直後は、ノードＮ０の電荷が容量素子Ｃ１に移動するので、電圧Ｖｉｎは低下する。その後、電流ＩＭＯＮによって運ばれた電荷がノードＮ０および容量素子Ｃ１に蓄積され、電圧Ｖｉｎおよび電圧Ｖｃが上昇する。その後、スイッチＳ１がオフになることで、容量素子Ｃ１への電荷の移動が止まり、電圧Ｖｃは一定になる。ノードＮ０には引き続き電荷が注入されているので電圧Ｖｉｎは上昇を続ける。
【００５３】
スイッチＳ１がオフ、スイッチＳ２がオン（信号φがＬレベル、信号Ｂ＿φがＨレベル）になった直後は、容量素子Ｃ１に充電された電荷が放電され、電圧ＶｃがＬレベルになる。ノードＮ０には引き続き電荷が注入されているので電圧Ｖｉｎは上昇を続ける。
【００５４】
期間Ｐ１の初期において、電圧Ｖｉｎと電圧ＶＲＥＦ２との差に応じて、電圧Ｖｅｒｒは上昇する。電圧Ｖｅｒｒが上昇すると、信号Ｓｏｓｃの周波数が高くなり、信号φおよび信号Ｂ＿φの周波数も高くなる。その結果、式（１）より回路１５に流れ込む電流が増大していくが、その電流よりも電流ＩＭＯＮの方が大きいため、電圧Ｖｃおよび電圧Ｖｉｎは上昇する。
【００５５】
期間Ｐ１の後期において、電圧Ｖｉｎと電圧ＶＲＥＦ２との差が小さくなり、電圧Ｖｅｒｒは一定に近づく。その結果、信号Ｓｏｓｃ、信号φおよび信号Ｂ＿φの周波数は一定に近づく。
【００５６】
期間Ｐ２において、電圧Ｖｉｎと電圧ＶＲＥＦ２との差がなくなり、電圧Ｖｅｒｒは一定になる。その結果、信号Ｓｏｓｃ、信号φおよび信号Ｂ＿φの周波数も一定になる。
【００５７】
期間Ｐ２は定常状態であり、ノードＮ０の電圧が電圧ＶＲＥＦ２に保たれている。このときのカウンタ１３の出力値（デジタル信号）を読み取ることで、半導体装置１０ａは電流ＩＭＯＮをデジタル信号に変換することができる。
【００５８】
以上の動作により、半導体装置１０ａは電流ＩＭＯＮを検出し、デジタル信号に変換することができる。なお、本実施の形態では、電圧ＶＲＥＦ１と電圧ＶＲＥＦ２は異なるとして説明を行ったが、上記２つの電圧は同じでも良い。
【００５９】
例えば、電流ＩＭＯＮが表示パネルの駆動トランジスタを流れるドレイン電流とした場合、半導体装置１０ａを上述のように駆動させることで、半導体装置１０ａは、ノードＮ０の電圧を常に電圧ＶＲＥＦ２とした状態で、電流ＩＭＯＮを検出することができる。つまり、駆動トランジスタに常に同じ電圧（ドレインとソース間の電圧、ゲートとソース間の電圧など）を印加した状態で、そのドレイン電流を検出するため、ばらつきの少ないより高精度な検出が可能になる。
【００６０】
＜回路１４＞
次に、回路１４の構成例およびその動作例について、図４を用いて説明を行う。
【００６１】
図４（Ａ）は回路１４の構成例を示す回路図である。回路１４は、インバータ３０乃至４０、ＮＡＮＤ４１およびＮＡＮＤ４２を有する。なお、ＮＡＮＤ４１の出力端子をノードＱとし、ＮＡＮＤ４２の出力端子をノードＱＢと呼称する。
【００６２】
回路１４は、端子ＩＮから入力された信号Ｓｏｓｃから、信号φおよび信号Ｂ＿φを生成する機能を有する。
【００６３】
回路１４はフリップ・フロップ回路である。回路１４は、信号φのパルスと信号Ｂ＿φのパルスの間にデッドタイムを設けるために、インバータチェーン（インバータ３１乃至３４、インバータ３５乃至３８）を有する。図４（Ａ）に示す回路１４は、４段のインバータチェーンを有しているが、これに限定されず、任意の偶数段のインバータチェーンで構成されていてもよい。
【００６４】
図４（Ｂ）は、回路１４の動作例を示すタイミングチャートである。上から順に、端子ＩＮ（信号Ｓｏｓｃ）、ノードＱ、ノードＱＢ、信号φ、信号Ｂ＿φの電圧を示している。
【００６５】
図４（Ｂ）より、信号φと信号Ｂ＿φのパルスの間には、デッドタイムが設けられていることがわかる。これにより、スイッチＳ１及びスイッチＳ２がともにオン状態になることを防ぎ、半導体装置１０ａが誤動作することを防いでいる。
【００６６】
半導体装置１０ａが有する増幅回路はエラーアンプ１１だけなので、複数の増幅回路を有する電流検出回路と比べて、半導体装置１０ａはばらつきやノイズの影響を受けにくい。そのため、半導体装置１０ａは高精度な電流検出ができる。
【００６７】
（実施の形態２）
本実施の形態では、実施の形態１に示した半導体装置１０ａを、表示パネルの駆動回路に用いた場合について説明を行う。
【００６８】
＜＜表示パネル＞＞
図５は表示パネル２００の構成例を示すブロック図である。表示パネル２００は、画素部２１０、周辺回路２２０、ＣＰＵ２３０、制御回路２３１、電源回路２３２、画像処理回路２３３、および、メモリ２３４を有する。
【００６９】
ＣＰＵ２３０は、命令を実行し、表示パネル２００を統括的に制御するための回路である。ＣＰＵ２３０が実行する命令は、外部から入力される命令、および内部メモリに格納された命令である。ＣＰＵ２３０は、制御回路２３１、画像処理回路２３３を制御する信号を生成する。ＣＰＵ２３０の制御信号に基づき、制御回路２３１は、表示パネル２００の動作を制御する。制御回路２３１は、ＣＰＵ２３０が決定した処理が実行されるように、周辺回路２２０、電源回路２３２、画像処理回路２３３およびメモリ２３４を制御する。制御回路２３１には、例えば、画面の書き換えのタイミングを決定する各種の同期信号が入力される。同期信号としては、例えば水平同期信号、垂直同期信号、および基準クロック信号等があり、制御回路２３１は、これらの信号から周辺回路２２０の制御信号を生成する。電源回路２３２は、画素部２１０、周辺回路２２０に電源電圧を供給する機能を有する。
【００７０】
画素部２１０は、複数の画素２１１、複数の配線ＧＬ、複数の配線ＳＬ、および複数の配線ＭＬを有する。複数の画素２１１はマトリクス状に配置されている。複数の配線ＧＬ、ＳＬ、ＭＬは、複数の画素２１１の配置に応じて設けられている。配線ＧＬは垂直方向に配置されている。配線ＳＬ、ＭＬは水平方向に配置されている。配線ＧＬはゲート線、走査線、選択信号線等と呼ばれることがある。配線ＳＬは、ソース線、データ線等と呼ばれることがある。配線ＭＬは、画素２１１をモニターするために設けられた配線であり、例えば、モニター配線と呼ぶことができる。
【００７１】
周辺回路２２０は、ゲートドライバ回路２２１、およびソースドライバ回路２２２、モニター回路２２３およびアナログ‐デジタル変換回路（ＡＤＣ）２２４を有する。
【００７２】
ゲートドライバ回路２２１は配線ＧＬを駆動するための回路であり、配線ＧＬに供給する信号を生成する機能を有する。ソースドライバ回路２２２は配線ＳＬを駆動するための回路であり、配線ＳＬに供給する信号を生成する機能を有する。モニター回路２２３は配線ＭＬを流れるアナログ信号を検出する機能を有する。ＡＤＣ２２４はモニター回路２２３から出力されるアナログ信号をデジタル信号に変換するための回路である。信号ＣＭＯＵＴは、ＡＤＣ２２４の出力信号であり、デジタル信号である。信号ＣＭＯＵＴは画像処理回路２３３に入力される。ここでは、ＡＤＣ２２４に実施の形態１の半導体装置１０ａが適用されている。
【００７３】
画像処理回路２３３は、外部から入力される映像信号を処理してデータ信号ＶＤＡＴＡを生成する機能を有する。データ信号ＶＤＡＴＡは階調を表すデジタル信号である。また、画像処理回路２３３は、信号ＣＭＯＵＴを用いて、データ信号ＶＤＡＴＡを補正する機能を有する。ソースドライバ回路２２２は、データ信号ＶＤＡＴＡを処理して、各配線ＳＬに供給するデータ信号を生成する機能を有する。メモリ２３４は、画像処理回路２３３が処理を行うために必要なデータを格納するために設けられている。メモリ２３４には、例えば、信号ＣＭＯＵＴ、データ信号ＶＤＡＴＡ、または外部から入力される映像信号が格納される。
【００７４】
以下、画素部２１０の配線ＧＬと並行方向の解像度がｎ×ＲＧＢであり、配線ＳＬと並行方向の解像度がｍであるとして、表示パネル２００について説明する。ｎ、ｍは、２以上の整数である。ＲＧＢ（赤緑青）は、画素２１１が表示する色を表している。ここでは、３（ＲＧＢ）の画素２１１（サブ画素）で、１の単位画素が構成される。
【００７５】
なお、単位画素の構成はこれに限定されるものでない。サブ画素の数、サブ画素の発光色、および単位画素内におけるサブ画素の配列等は、適宜設定することが可能である。例えば、１個の単位画素が４個のサブ画素でなる場合、表示する色の組み合わせは、［赤（Ｒ）、緑（Ｇ）、青（Ｂ）、黄（Ｙ）］、または［赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）］等とすることができる。本明細書等では、画素で表示される色を用いて構成要素を区別する場合、＿Ｒ、［Ｒ］、Ｒ［１］等の識別記号を付すことにする。例えば、画素２１１＿Ｒは赤色の画素２１１を表す。配線ＳＬ＿Ｇ［２］は、画素２１１＿Ｇに電気的に接続される第２列の配線ＳＬを表している。
【００７６】
＜＜画素＞＞
図６（Ａ）は画素２１１の一例を示す回路図であり、図６（Ｂ）は図６（Ａ）に示す画素２１１の動作例を示すタイミングチャートである。
【００７７】
図６（Ａ）は、第ｋ行、第ｊ列（ｋは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）に配置される画素２１１を示している。画素２１１は、配線ＧＬ、配線ＳＬ、配線ＭＬ、および配線ＡＮＬと電気的に接続されている。画素２１１は、トランジスタＭ１、トランジスタＭ２、トランジスタＭ３、容量素子Ｃ１および発光素子ＥＬ１を有する。
【００７８】
発光素子ＥＬ１は一対の端子（アノードおよびカソード）を有する。発光素子ＥＬ１としては、電流または電圧によって輝度を制御することが可能な素子を用いることができる。発光素子ＥＬ１は、ＥＬ（エレクトロルミネセンス）層を有することが好ましい。ＥＬ層は陽極と陰極の間に設けられており、単層または複数の層で構成される。ＥＬ層は、発光性の物質を含む層（発光層）を少なくとも含む。
【００７９】
図６（Ａ）は、例としてトランジスタＭ１乃至Ｍ３がｎチャネル型トランジスタの場合を示しているが、これに限定されず、トランジスタＭ１乃至Ｍ３の一部またはすべてをｐチャネル型トランジスタとしてもよい。トランジスタＭ１乃至Ｍ３はゲートに電気的に接続されているバックゲートを有する。このようなデバイス構造とすることで、トランジスタＭ１乃至Ｍ３の電流駆動能力を向上させることができる。なお、トランジスタＭ１乃至Ｍ３の一部または全てがバックゲートを有しないトランジスタでもよい。
【００８０】
トランジスタＭ１は、トランジスタＭ２のゲート（ノードＮ２）と配線ＳＬとの間を接続するパストランジスタである。トランジスタＭ３は、配線ＭＬと発光素子ＥＬ１のアノード（ノードＮ１）との間を接続するパストランジスタである。トランジスタＭ２は駆動トランジスタであり、発光素子ＥＬ１に供給される電流の電流源として機能する。トランジスタＭ２のドレイン電流の大きさによって、発光素子ＥＬ１の輝度が調節される。容量素子Ｃ１は、ノードＮ１とノードＮ２間の電圧を保持する保持容量である。
【００８１】
＜動作例＞
配線ＳＬにはデータ信号Ｖｄａが入力される。データ信号Ｖｄａの電圧は映像信号の階調に対応する値を持つ。図６（Ｂ）のＶｄａ［ｋ］、Ｖｄａ［ｋ＋１］は、それぞれ、第ｋ行、第ｋ＋１行の画素２１１に入力されるデータ信号Ｖｄａであることを表している。また、配線ＡＮＬに与えられる電位をＶａｎｏとし、発光素子ＥＬ１のカソードに与えられる電位をＶｃａｔとする。
【００８２】
期間Ｐ１は、書き込み動作期間であり、発光素子ＥＬ１は発光させない。配線ＭＬは電位Ｖ０を供給する電源線と電気的に接続される。配線ＧＬをＨレベルにして、トランジスタＭ１およびＭ３をオン状態にする。ノードＮ２に、配線ＳＬの電位が与えられるため、この電位に対応する大きさのドレイン電流がトランジスタＭ２に流れる。
【００８３】
期間Ｐ１において、配線ＭＬの電位（Ｖ０）は、Ｖｃａｔに発光素子ＥＬ１の閾値電圧（Ｖｔｈｅ）を加算した電位よりも低く、ＶａｎｏはＶ０よりも高いことが望ましい。上記構成により、トランジスタＭ２のドレイン電流を、発光素子ＥＬ１ではなく配線ＭＬに優先的に流すことができる。
【００８４】
期間Ｐ２は発光期間であり、発光素子ＥＬ１は発光する。配線ＧＬにＬレベルの電位が与えられ、トランジスタＭ１及びトランジスタＭ３がオフとなる。トランジスタＭ１がオフになることで、ノードＮ１において、データ信号Ｖｄａが保持される。Ｖａｎｏは、ＶｃａｔにＶｔｈｅを加算した電位よりも高くすることが望ましい。配線ＡＮＬと発光素子ＥＬ１のカソードとの間に上記電位差が設けられることにより、発光素子ＥＬ１が発光する。
【００８５】
期間Ｐ３は、トランジスタＭ２のドレイン電流を取得するモニター期間である。配線ＧＬにＨレベルの電位が与えられ、トランジスタＭ１及びトランジスタＭ３がオンとなる。配線ＳＬには、トランジスタＭ２がオンになるような電位が与えられる。配線ＭＬの電位は、ＶｃａｔにＶｔｈｅを加算した電位よりも低くし、Ｖａｎｏは、配線ＭＬの電位よりも高くすることが望ましい。上記構成により、トランジスタＭ２のドレイン電流を、配線ＭＬに優先的に流すことができる。
【００８６】
期間Ｐ３で画素２１１から配線ＭＬに出力される電流ＩＭＯＮは、発光期間にトランジスタＭ２に流れるドレイン電流に相当する。電流ＩＭＯＮを解析し、解析結果に基づき、データ信号Ｖｄａの電圧を補正することで、画素２１１の輝度のずれを補正することができる。
【００８７】
モニター動作を発光動作の後に常に行う必要はない。例えば、画素２１１において、データの書き込み動作と発光動作のサイクルを複数回繰り返した後に、モニター動作を行うようにすることができる。また、モニター動作させた後、最小の階調０に対応するデータ信号を画素２１１に書き込むことで、発光素子ＥＬ１を非発光状態にするようにしてもよい。
【００８８】
＜＜モニター回路＞＞
電流ＩＭＯＮはモニター回路２２３に入力される。モニター回路２２３は、電流ＩＭＯＮのＡＤＣ２２４への出力を制御する機能を有する。図７（Ａ）はモニター回路２２３の構成例を示す。モニター回路２２３は信号Ｖ０＿ＳＷ、信号ＭＳＥＬ［３］乃至ＭＳＥＬ［１］により制御され、ｎ段の回路ＭＯＮＩを有する。図７（Ｂ）は回路ＭＯＮＩ［ｊ］の構成例を示す回路図である。例えば、画素部２１０の解像度が８Ｋ４Ｋ（４３２０×ＲＧＢ（Ｈ）×７６８０（Ｖ））である場合、モニター回路２２３は４３２０個の回路ＭＯＮＩを有する。
【００８９】
回路ＭＯＮＩは、３入力１出力の回路である。回路ＭＯＮＩの入力端子は３つの配線（ＭＬ＿Ｒ、ＭＬ＿Ｇ、ＭＬ＿Ｂ）が電気的に接続され、回路ＭＯＮＩの出力端子が端子ＭＯＵＴであり、ＡＤＣ２２４に電気的に接続される。回路ＭＯＮＩは、６のトランジスタＭｓｗ１、Ｍｓｗ２、Ｍｓｗ３、ＭＳ１、ＭＳ２，ＭＳ３を有する。これらトランジスタはスイッチとしての機能を有する。トランジスタＭｓｗ１は電源線２１５と配線ＭＬ＿Ｒとの導通状態を制御し、トランジスタＭｓｗ２は電源線２１５と配線ＭＬ＿Ｇとの導通状態を制御し、トランジスタＭｓｗ３は電源線２１５と配線ＭＬ＿Ｂとの導通状態を制御する。トランジスタＭＳ１は端子ＭＯＵＴと配線ＭＬ＿Ｒとの導通状態を制御し、トランジスタＭＳ２は端子ＭＯＵＴと配線ＭＬ＿Ｇとの導通状態を制御し、トランジスタＭＳ３は端子ＭＯＵＴと配線ＭＬ＿Ｂとの導通状態を制御する。電源線２１５は電圧Ｖ０の供給用配線である。
【００９０】
トランジスタＭｓｗ１乃至Ｍｓｗ３のゲートには信号Ｖ０＿ＳＷが入力される。トランジスタＭＳ１、ＭＳ２、ＭＳ３のゲートには信号ＭＳＥＬ［１］、ＭＳＥＬ［２］、ＭＳＥＬ［３］がそれぞれ入力される。書き込み期間（図６（Ｂ）の期間Ｐ１）、および発光期間（図６（Ｂ）の期間Ｐ２）では、トランジスタＭｓｗ１乃至Ｍｓｗ３をオンにし、トランジスタＭＳ１乃至ＭＳ３をオフにする。モニター期間（図６（Ｂ）の期間Ｐ３）では、トランジスタＭｓｗ１乃至Ｍｓｗ３をオフにする。トランジスタＭＳ１乃至ＭＳ３は何れか１がオンになるように制御される。モニター期間では、ＭＬ＿Ｒ［ｊ］、ＭＬ＿Ｇ［ｊ］、ＭＬ＿Ｂ［ｊ］を流れる電流信号ＩＭＯＮ＿Ｒ［ｊ］、ＩＭＯＮ＿Ｇ［ｊ］、ＩＭＯＮ＿Ｂ［ｊ］が、順次、端子ＭＯＵＴ［ｊ］から出力される。
【００９１】
ここでは、トランジスタＭｓｗ１乃至Ｍｓｗ３およびトランジスタＭＳ１乃至ＭＳ３はｎ型トランジスタとしているが、これらの一部または全てをｐ型トランジスタとしてもよい。また、トランジスタＭｓｗ１乃至Ｍｓｗ３およびトランジスタＭＳ１乃至ＭＳ３はバックゲートを有しているが、これらの一部または全てがバックゲートを有さないトランジスタでもよい。
【００９２】
＜＜ＡＤＣ、読み出し回路＞＞
図８にＡＤＣ２２４の構成例を示す。ＡＤＣ２２４は、ＡＤＣ１３０、ロジック回路（ＬＧＣ）１３１および読み出し回路１３２を有する。
【００９３】
ＡＤＣ１３０はｎ個のＡＤＣ１３３を有する。端子ＣＭＩＮはＡＤＣ１３３の入力端子としての機能を有する。図７（Ｂ）の端子ＭＯＵＴ［ｊ］から出力された信号は、端子ＣＭＩＮ［ｊ］からＡＤＣ１３３［ｊ］に入力される。
【００９４】
ＡＤＣ１３３は端子ＣＭＩＮから入力された電流信号（ＩＭＯＮ＿Ｒ、ＩＭＯＮ＿Ｇ、ＩＭＯＮ＿Ｂ）の値を検出する機能を有する。言い換えると、ＡＤＣ１３３は端子ＣＭＩＮから入力された電流信号をデジタル信号に変換する機能を有する。
【００９５】
読み出し回路１３２は、シフトレジスタ（ＳＲ）３３２およびｎ個の回路３３１を有する。回路３３１［ｊ］は、ＡＤＣ１３３［ｊ］から端子１６２への信号の出力を制御する機能を有する。回路３３１は、例えば、１または複数のトライステートバッファ回路（ＴＲＩＢＵＦ）で構成することができる。ＳＲ３３２は、回路３３１の制御信号を生成する機能を有する。ここでは、ＳＲ３３２は、ＴＲＩＢＵＦのイネーブル信号を生成する。ＳＲ３３２は、複数のＴＲＩＢＵＦのうちの１つを選択し、端子１６２と接続させ、他のＴＲＩＢＵＦの出力をハイインピーダンス状態にする。
【００９６】
ＬＧＣ１３１は、ＡＤＣ１３０および読み出し回路１３２を制御する制御信号を生成する機能を有する。
【００９７】
また、ＳＲ３３２はＡＤＣ１３０を制御する信号を生成する機能を有する。例えば、ＡＤＣ１３０には、ＳＲ３３２の最終段の信号ＣＭＳＲＯＵＴが入力される。
【００９８】
ＡＤＣ１３３として、実施の形態１に示す半導体装置１０ａを適用することが好ましい。ＡＤＣ１３３として半導体装置１０ａを用いることで、ＡＤＣ１３３は電流信号（ＩＭＯＮ＿Ｒ、ＩＭＯＮ＿Ｇ、ＩＭＯＮ＿Ｂ）を高精度に検出することができる。その結果、発光素子の輝度のばらつきが抑えられた表示品位の高い表示パネルを提供することができる。
【００９９】
（実施の形態３）
本実施の形態では、上記実施の形態に示す表示パネル２００に適用可能な電流検出回路について、図９および図１０を用いて説明を行う。
【０１００】
＜＜半導体装置１０ｂ＞＞
図９に示す半導体装置１０ｂは、図６（Ａ）に示す画素２１１［ｋ、ｊ］の配線ＭＬ［ｊ］に流れる電流ＩＭＯＮ［ｊ］をモニターする機能を有する。半導体装置１０ｂにおいて、エラーアンプ１１の端子（−）は、端子２０［ｊ−１］および配線ＭＬ［ｊ−１］を介して、画素２１１［ｋ、ｊ−１］に電気的に接続されている。エラーアンプ１１の端子（＋）は、端子２０［ｊ］および配線ＭＬ［ｊ］を介して、画素２１１［ｋ、ｊ］に電気的に接続されている。画素２１１［ｋ、ｊ−１］は画素２１１［ｋ、ｊ］と隣接している。また、エラーアンプ１１の端子（−）は、スイッチＳ３を介して、電圧ＶＲＥＦ２を与えられる。スイッチＳ３は信号ＲＥＳＥＴによって、オン・オフを行う。半導体装置１０ｂのその他の構成の詳細は、実施の形態１に示す半導体装置１０ａの記載を参照すればよい。
【０１０１】
電流ＩＭＯＮ［ｊ］をモニターする場合、配線ＭＬ［ｊ−１］に電流が流れないようにすることが好ましい。具体的には、画素２１１［ｋ、ｊ−１］の駆動トランジスタに電流が流れないように画像信号を与えればよい。例えば、画像信号が１２ビットの信号であれば、画素２１１［ｋ、ｊ−１］に階調０のデータ信号（黒表示用データ信号）を書き込めばよい。
【０１０２】
上述の配線ＭＬ［ｊ−１］に電流が流れない状態で、信号ＲＥＳＥＴによりスイッチＳ３をオンにし、電圧ＶＲＥＦ２をエラーアンプ１１の端子（−）に与える。その後、スイッチＳ３をオフにし、配線ＭＬ［ｊ−１］を電気的に浮遊状態にすることで、端子（−）に電圧ＶＲＥＦ２が与えられた状態を維持できる。なお、画素２１１［ｋ、ｊ］は階調４０９５のデータ信号（白表示用データ信号）を書き込めばよい。その後の半導体装置１０ｂの動作の詳細については、図３に示す半導体装置１０ａのタイミングチャートを参照すればよい。
【０１０３】
図９において、配線ＭＬ［ｊ−１］と配線ＭＬ［ｊ］は、共通のノイズ源（配線の寄生容量など）を有する。そのため、差動増幅回路であるエラーアンプ１１において、これらノイズ源から発生するノイズ（コモンノイズ）がキャンセルされる。すなわち、半導体装置１０ｂは、コモンノイズをキャンセルする機能を有する。その結果、半導体装置１０ｂは、より高精度に電流ＩＭＯＮ［ｊ］を検出することができる。
【０１０４】
＜＜半導体装置１０ｃ＞＞
図１０に示す半導体装置１０ｃは、図６（Ａ）に示す画素２１１［ｋ、ｊ］の配線ＭＬ［ｊ］に流れる電流ＩＭＯＮ［ｊ］をモニターする機能を有する。半導体装置１０ｃは、１つの端子（＋）と、２つの端子（−）を有するエラーアンプ１７を有する。なお、以下、エラーアンプ１７の端子（＋）を端子ＩＮＰと呼び、２つの端子（−）の一方を端子ＩＮＭ１と、他方を端子ＩＮＭ２と呼ぶ。
【０１０５】
エラーアンプ１７は、端子ＩＮＭ１の電圧と端子ＩＮＭ２の電圧の平均電圧と、端子ＩＮＰの電圧との差を積分して出力する機能を有する。例えば、端子ＩＮＭ１、ＩＮＭ２、ＩＮＰの電圧がそれぞれ、Ｖｉｎｍ１、Ｖｉｎｍ２、Ｖｉｎｐである場合、エラーアンプ１７はこれら端子間の電圧の差分（（Ｖｉｎｍ１＋Ｖｉｎｍ２）／２―Ｖｉｎｐ）を積分して出力する機能を有する。
【０１０６】
図１０に示す半導体装置１０ｃにおいて、端子ＩＮＰは、端子２０［ｊ］および配線ＭＬ［ｊ］を介して、画素２１１［ｋ、ｊ］に電気的に接続される。端子ＩＮＭ１は、端子２０［ｊ−１］および配線ＭＬ［ｊ−１］を介して、画素２１１［ｋ、ｊ−１］に電気的に接続される。端子ＩＮＭ２は、端子２０［ｊ＋１］および配線ＭＬ［ｊ＋１］を介して、画素２１１［ｋ、ｊ＋１］に電気的に接続される。画素２１１［ｋ、ｊ］は画素２１１［ｋ、ｊ‐１］および画素２１１［ｋ、ｊ＋１］と隣接し、且つ、画素２１１［ｋ、ｊ−１］と画素２１１［ｋ、ｊ＋１］は、画素２１１［ｋ、ｊ］を間に介して配置される。また、端子ＩＮＭ１は、スイッチＳ４を介して、電圧ＶＲＥＦ２が与えられ、端子ＩＮＭ２は、スイッチＳ５を介して、電圧ＶＲＥＦ２が与えられる。スイッチＳ４およびスイッチＳ５は信号ＲＥＳＥＴによって、オン・オフが制御される。半導体装置１０ｃのその他の構成の詳細は、実施の形態１に示す半導体装置１０ａの記載を参照すればよい。
【０１０７】
半導体装置１０ｂと同様に、半導体装置１０ｃにおいて電流ＩＭＯＮ［ｊ］をモニターする場合、配線ＭＬ［ｊ−１］および配線ＭＬ［ｊ＋１］に電流が流れないようにすることが好ましい。具体的には、画素２１１［ｋ、ｊ−１］および画素２１１［ｋ、ｊ＋１］のそれぞれの駆動トランジスタに電流が流れないように画像信号を与えればよい。例えば、画像信号が１２ビットの信号であれば、画素２１１［ｋ、ｊ−１］および画素２１１［ｋ、ｊ＋１］に階調０のデータ信号（黒表示用データ信号）を書き込めばよい。
【０１０８】
上述の配線ＭＬ［ｊ−１］および配線ＭＬ［ｊ＋１］に電流が流れない状態で、信号ＲＥＳＥＴによりスイッチＳ４およびスイッチＳ５をオンにし、エラーアンプ１７の端子ＩＮＭ１と端子ＩＮＭ２に、電圧ＶＲＥＦ２をそれぞれ与える。その後、スイッチＳ４をオフにし、配線ＭＬ［ｊ−１］を電気的に浮遊状態にすることで、端子ＩＮＭ１に電圧ＶＲＥＦ２が与えられた状態を維持できる。また、スイッチＳ５をオフにし、配線ＭＬ［ｊ＋１］を電気的に浮遊状態にすることで、端子ＩＮＭ２に電圧ＶＲＥＦ２が与えられた状態を維持できる。なお、画素２１１［ｋ、ｊ］は階調４０９５のデータ信号（白表示用データ信号）を書き込めばよい。その後の半導体装置１０ｃの動作の詳細については、図３に示す半導体装置１０ａのタイミングチャートを参照すればよい。
【０１０９】
図１０において、配線ＭＬ［ｊ−１］乃至ＭＬ［ｊ＋１］は共通のノイズ源を有する。そのため、差動増幅回路であるエラーアンプ１７において、これらノイズ源から発生するノイズがキャンセルされる。すなわち、半導体装置１０ｃは、コモンノイズをキャンセルする機能を有する。その結果、半導体装置１０ｃは、より高精度に電流ＩＭＯＮ［ｊ］を検出することができる。
【０１１０】
以上、半導体装置１０ｂまたは半導体装置１０ｃを表示パネル２００に用いることで、高精度に駆動トランジスタの電流検出が可能になる。そのため、表示パネル２００は発光素子の輝度のばらつきを補正することが可能になり、表示品位の高い表示パネルを提供することができる。
【０１１１】
（実施の形態４）
本実施の形態では、上記実施の形態に示す表示パネルのより具体的な構成例について、図１１乃至図１５を用いて説明を行う。
【０１１２】
〈表示パネルの構成例  上面図〉
図１１および図１２は、表示パネルの構成例を示す上面図である。
【０１１３】
図１１（Ａ）において、第１の基板４００１上に設けられた画素部２１０、ゲートドライバ回路２２１およびモニター回路２２３を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって上記回路が封止されている。図１１（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域にソースドライバ回路２２２及びＡＤＣ２２４が設けられている。ソースドライバ回路２２２及びＡＤＣ２２４はＩＣで形成されていてもよい。図１１（Ａ）はソースドライバ回路２２２及びＡＤＣ２２４が６個のＩＣ１００で構成されている例を示している。なお、ＩＣ１００の数はこれに限定されず、画素数に応じて必要な数だけ設ければよい。
【０１１４】
図１１（Ａ）において、６個のＩＣ１００はそれぞれソースドライバ回路２２２およびＡＤＣ２２４を有する。例えば、表示パネルの解像度が４Ｋ２Ｋ（３８４０×２１６０）の場合、図８における端子ＣＭＩＮの数（ｎ）は、１つのＩＣにおいて６４０（＝３８４０／６）である。例えば、解像度が８Ｋ４Ｋ（７６８０×４３２０）の場合、図８における端子ＣＭＩＮの数（ｎ）は、１つのＩＣにおいて１２８０（＝７６８０／６）である。
【０１１５】
第１の基板４００１上の各回路に与えられる信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）４０１８から供給されている。
【０１１６】
図１１（Ａ）において、ゲートドライバ回路２２１は、画素部２１０の左右に設けてもよい。その場合の上面図を図１１（Ｂ）に示す。図１１（Ｂ）において、画素部２１０、ゲートドライバ回路２２１Ｌ、ゲートドライバ回路２２１Ｒおよびモニター回路２２３を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって上記回路が封止されている。
【０１１７】
図１１（Ａ）、（Ｂ）は、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）によりＩＣ１００を設けている例である。
【０１１８】
なお、ＩＣ１００の接続方法は特に限定されるものではない。ＣＯＧの他に、ワイヤーボンディング、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）などを用いることができる。図１１（Ｃ）は図１１（Ａ）のＩＣ１００をＴＣＰにより設けている例である。同様に、図１１（Ｄ）は図１１（Ｂ）のＩＣ１００をＴＣＰにより設けている例である。
【０１１９】
図１２（Ａ）において、第１の基板４００１上に設けられた画素部２１０を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって画素部２１０が封止されている。図１２（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に周辺回路２２０（ゲートドライバ回路２２１、モニター回路２２３、ソースドライバ回路２２２およびＡＤＣ２２４）が設けられている。周辺回路２２０はＩＣなど画素部２１０と異なる製造方法で形成されていてもよい。周辺回路２２０をＩＣで形成した場合、ＩＣの数は１つとは限らず複数でもよい。また、なお、ＩＣの接続方法は特に限定されるものではない。ＣＯＧ、ワイヤーボンディング、ＴＣＰ、ＣＯＦなどを用いることができる。
【０１２０】
図１２（Ｂ）において、第１の基板４００１上に設けられた画素部２１０および周辺回路２２０（ゲートドライバ回路２２１、モニター回路２２３、ソースドライバ回路２２２およびＡＤＣ２２４）を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって画素部２１０および周辺回路２２０が封止されている。周辺回路２２０は画素部２１０と同じ製造工程で形成してもよいし、異なる製造工程で形成してもよい。例えば、画素部２１０および周辺回路２２０を多結晶シリコントランジスタで形成してもよい。例えば、画素部２１０および周辺回路２２０を単結晶シリコントランジスタで形成してもよい。例えば、画素部２１０を酸化物半導体トランジスタで形成し、周辺回路２２０を多結晶シリコントランジスタで形成してもよい。
【０１２１】
〈表示パネルの構成例  断面図〉
図１３は、図１１（Ａ）中でＮ１−Ｎ２の一点鎖線で示した部位の断面構成を示す断面図である。
【０１２２】
図１３に示す表示パネルは電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、電極４０１５は、絶縁層４１１０、絶縁層４１１１、および絶縁層４１１２に形成された開口において配線４０１４と電気的に接続されている。電極４０１５は、第１の電極層４０３０と同じ導電層から形成されている。
【０１２３】
また第１の基板４００１上に設けられた画素部２１０とゲートドライバ回路２２１は、トランジスタを複数有しており、図１３では、画素部２１０に含まれるトランジスタ４０１０と、ゲートドライバ回路２２１に含まれるトランジスタ４０１１とを例示している。図１３では、絶縁層４１１２の上に隔壁４５１０が形成されている。
【０１２４】
また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けられている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に形成された電極５１７を有し、電極５１７上に絶縁層４１０３が形成されている。絶縁層４１０３上に半導体層５１２が形成されている。半導体層５１２上に電極５１０及び電極５１１が形成され、電極５１０及び電極５１１上に絶縁層４１１０及び絶縁層４１１１が形成され、絶縁層４１１０及び絶縁層４１１１上に電極５１６が形成されている。電極５１０及び電極５１１は、配線４０１４と同じ導電層で形成されている。
【０１２５】
トランジスタ４０１０およびトランジスタ４０１１において、電極５１７はゲート電極としての機能を有し、電極５１０はソース電極またはドレイン電極の一方としての機能を有し、電極５１１はソース電極またはドレイン電極の他方としての機能を有し、電極５１６はバックゲート電極としての機能を有する。
【０１２６】
トランジスタ４０１０及びトランジスタ４０１１はボトムゲート及びバックゲートを有することで、オン電流を増大させることができる。また、トランジスタの閾値を制御することができる。
【０１２７】
トランジスタ４０１０およびトランジスタ４０１１において、半導体層５１２はチャネル形成領域としての機能を有する。半導体層５１２として、結晶シリコン、多結晶シリコン、非晶質シリコン、酸化物半導体、有機半導体、などを用いればよい。また、必要に応じて、半導体層５１２の導電率を高めるため、または、トランジスタの閾値を制御するために、半導体層５１２に不純物を導入してもよい。
【０１２８】
半導体層５１２として酸化物半導体を用いた場合、半導体層５１２はインジウム（Ｉｎ）を含むことが好ましい。半導体層５１２がインジウムを含む酸化物半導体の場合、半導体層５１２はキャリア移動度（電子移動度）が高くなる。また、半導体層５１２は、元素Ｍを含む酸化物半導体であると好ましい。元素Ｍは、好ましくは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）またはスズ（Ｓｎ）などとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）などがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。また、半導体層５１２は、亜鉛（Ｚｎ）を含む酸化物半導体であると好ましい。亜鉛を含む酸化物半導体は結晶化しやすくなる場合がある。
【０１２９】
ただし、半導体層５１２は、インジウムを含む酸化物半導体に限定されない。半導体層５１２は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。
【０１３０】
また、図１３に示す表示パネルは、容量素子４０２０を有する。容量素子４０２０は、電極５１１と電極４０２１が絶縁層４１０３を介して重なる領域を有する。電極４０２１は、電極５１７と同じ導電層で形成されている。
【０１３１】
図１３は、表示素子としてＥＬ素子などの発光素子を用いた表示パネルの一例である。ＥＬ素子は有機ＥＬ素子と無機ＥＬ素子に区別される。
【０１３２】
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）などを有していてもよい。ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
【０１３３】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。
【０１３４】
以下、発光素子４５１３として有機ＥＬ素子を用いた例を説明する。
【０１３５】
発光素子４５１３は、画素部２１０に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
【０１３６】
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０１３７】
発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０１３８】
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ−Ｌｉｋｅ  Ｃａｒｂｏｎ）などを形成することができる。また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０１３９】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。
【０１４０】
シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。
【０１４１】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０１４２】
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
【０１４３】
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０１４４】
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
【０１４５】
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、もしくは、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体またはその誘導体等が挙げられる。
【０１４６】
発光素子４５１３が光を外部に取り出すため、少なくとも第１の電極層４０３０または第２の電極層４０３１の一方が透明であればよい。表示パネルは、光の取り出し方によって、上面射出（トップエミッション）構造と、下面射出（ボトムエミッション）構造と、両面射出（デュアルエミッション）構造に分類される。上面射出構造は、トランジスタ及び発光素子が形成された基板とは逆側の面（上面）から光を取り出す場合をいう。下面射出構造は、トランジスタ及び発光素子が形成された基板の面（下面）から光を取り出す場合をいう。両面射出構造は、上面と下面の両方から光を取り出す場合をいう。例えば、上面射出構造の場合、第２の電極層４０３１を透明にすればよい。例えば、下面射出構造の場合、第１の電極層４０３０を透明にすればよい。例えば、両面射出構造の場合、第１の電極層４０３０及び第２の電極層４０３１を透明にすればよい。
【０１４７】
図１４は、図１３に示すトランジスタ４０１１、４０１０に、トップゲート型のトランジスタを適用した場合の断面図を示している。
【０１４８】
図１４のトランジスタ４０１０、４０１１において、電極５１７はゲート電極としての機能を有し、電極５１０はソース電極またはドレイン電極の一方としての機能を有し、電極５１１はソース電極またはドレイン電極の他方としての機能を有する。
【０１４９】
図１４のその他の構成要素の詳細については、図１３の記載を参照すればよい。
【０１５０】
図１５は、図１４に示すトランジスタ４０１１及びトランジスタ４０１０に、バックゲートとして機能する電極５１６を設けた場合の断面図を示している。
【０１５１】
トランジスタ４０１０及びトランジスタ４０１１はトップゲート及びバックゲートを有することで、オン電流を増大させることができる。また、トランジスタの閾値を制御することができる。
【０１５２】
図１５のその他の構成要素の詳細については、図１３の記載を参照すればよい。
【０１５３】
（実施の形態５）
次いで上記実施の形態に示す表示パネルを用いた表示モジュールの応用例について、図１６を用いて説明を行う。
【０１５４】
図１６に示す表示モジュール８００は、上部カバー８０１と下部カバー８０２との間に、ＦＰＣ８０３に接続されたタッチパネル８０４、ＦＰＣ８０５に接続された表示パネル８０６、フレーム８０９、プリント基板８１０、バッテリー８１１を有する。なお、バッテリー８１１、タッチパネル８０４などは、設けられない場合もある。
【０１５５】
上記実施の形態で説明した表示パネルは、図１６における表示パネル８０６に用いることができる。
【０１５６】
上部カバー８０１及び下部カバー８０２は、タッチパネル８０４及び表示パネル８０６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０１５７】
タッチパネル８０４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８０６に重畳して用いることができる。また、表示パネル８０６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８０６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル８０６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。この場合、タッチパネル８０４を省略することも可能である。
【０１５８】
図１７（Ａ）は、タッチパネル８０４の一例として相互容量方式のタッチセンサを用いた場合の構成例を示す模式図である。なお図１７（Ａ）では、一例として、パルス電圧が与えられる配線ＣＬｘをＸ１−Ｘ６の６本の配線、電流の変化を検知する配線ＣＬｙをＹ１−Ｙ６の６本の配線として示している。なお、配線の数は、これに限定されない。また図１７（Ａ）は、配線ＣＬｘおよび配線ＣＬｙが重畳すること、または、配線ＣＬｘおよび配線ＣＬｙが近接して配置されることで形成される容量８２４を図示している。
【０１５９】
配線ＣＬｘは駆動回路８２１に電気的に接続され、配線ＣＬｙは検出回路８２２に電気的に接続されている。駆動回路８２１および検出回路８２２は、ＩＣチップ８２０に形成されている。
【０１６０】
駆動回路８２１は、一例としては、Ｘ１−Ｘ６の配線に順にパルス電圧を印加するための回路である。Ｘ１−Ｘ６の配線にパルス電圧が印加されることで、容量８２４を形成する配線ＣＬｘおよび配線ＣＬｙの間に電界が生じる。そしてパルス電圧によって容量８２４に電流が流れる。この配線間に生じる電界が、指やペンなどのタッチによる遮蔽等により変化する。つまり、指やペンなどのタッチなどにより、容量８２４の容量値が変化する。このように、指やペンなどのタッチなどにより、容量値に変化を生じさせることを利用して、被検知体の近接、または接触を検出することができる。
【０１６１】
検出回路８２２は、容量８２４での容量値の変化による、Ｙ１−Ｙ６の配線での電流の変化を検出するための回路である。Ｙ１−Ｙ６の配線では、被検知体の近接または接触がないと検出される電流値に変化はないが、検出する被検知体の近接または接触により容量値が減少する場合には電流値が減少する変化を検出する。なお電流の検出は、電流量の総和を検出してもよい。その場合には、積分回路等を用いて検出を行えばよい。または、電流のピーク値を検出してもよい。その場合には、電流を電圧に変換して、電圧値のピーク値を検出してもよい。
【０１６２】
図１７（Ａ）において、駆動回路８２１と検出回路８２２は１つのＩＣチップに形成されているが、それぞれの回路を異なるＩＣチップに形成してもよい。検出回路８２２は、ノイズの影響を受けて誤動作し易い。一方で、駆動回路８２１はノイズの発生源になり得る。駆動回路８２１と検出回路８２２を異なるＩＣチップに形成することで、検出回路８２２の誤動作を防ぐことができる。
【０１６３】
また、駆動回路８２１、検出回路８２２及び表示パネル８０６の駆動回路を１つのＩＣチップに形成してもよい。その場合、表示モジュール全体に占めるＩＣチップのコストを削減することができる。
【０１６４】
図１７（Ａ）においてＩＣチップ８２０はタッチパネル８０４に配置されているが、ＩＣチップ８２０はＦＰＣ８０３に配置されてもよい。その場合の模式図を図１７（Ｂ）に示す。
【０１６５】
再び、図１６に戻る。
【０１６６】
フレーム８０９は、表示パネル８０６の保護機能の他、プリント基板８１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８０９は、放熱板としての機能を有していてもよい。
【０１６７】
プリント基板８１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８１１による電源であってもよい。バッテリー８１１は、商用電源を用いる場合には、省略可能である。
【０１６８】
また、表示モジュール８００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０１６９】
（実施の形態６）
本実施の形態では、上記実施の形態に示す表示パネルを適用した電子機器の例について、図１８を用いて説明を行う。
【０１７０】
上記表示パネルを表示部にもつ電子機器としては、例えば、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニター、デジタルカメラ、デジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。特に、上記電子機器は、可撓性を有する場合、家屋やビルの内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことも可能である。図１８に電気機器の構成例を示す。
【０１７１】
図１８（Ａ）に示す携帯電話機７４００は、筐体７４０１に組み込まれた表示部７４０２のほか、操作ボタン７４０３、外部接続ポート７４０４、スピーカ７４０５、マイクロフォン７４０６などを備えている。携帯電話機７４００は、指などで表示部７４０２に触れることで、情報を入力することができる。また、電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指などで表示部７４０２に触れることにより行うことができる。また、操作ボタン７４０３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部７４０２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
【０１７２】
図１８（Ｂ）は、腕時計型の携帯情報端末の一例を示している。図１８（Ｂ）に示す携帯情報端末７１００は、筐体７１０１、表示部７１０２、バンド７１０３、バックル７１０４、操作ボタン７１０５、入出力端子７１０６などを備える。携帯情報端末７１００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。表示部７１０２はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、表示部７１０２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部７１０２に表示されたアイコン７１０７に触れることで、アプリケーションを起動することができる。
【０１７３】
操作ボタン７１０５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、携帯情報端末７１００に組み込まれたオペレーティングシステムにより、操作ボタン７１０５の機能を自由に設定することもできる。携帯情報端末７１００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末７１００は入出力端子７１０６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子７１０６を介して充電を行うこともできる。なお、充電動作は入出力端子７１０６を介さずに無線給電により行ってもよい。
【０１７４】
図１８（Ｃ）はノート型のパーソナルコンピュータ（ＰＣ）を示している。図１８（Ｃ）に示すＰＣ７２００は、筐体７２２１、表示部７２２２、キーボード７２２３、ポインティングデバイス７２２４等を有する。
【０１７５】
図１８（Ｄ）は据え置き型の表示装置である。図１８（Ｄ）の表示装置７０００は、筐体７００１、表示部７００２、支持台７００３等を有する。
【０１７６】
図１８（Ｅ）はビデオカメラ７６００であり、第１筐体７６４１、第２筐体７６４２、表示部７６４３、操作キー７６４４、レンズ７６４５、接続部７６４６等を有する。
【０１７７】
図１８（Ｆ）は自動車７５００であり、車体７５５１、車輪７５５２、ダッシュボード７５５３、ライト７５５４等を有する。
【０１７８】
上記電子機器に、実施の形態１に示した半導体装置を用いることで、表示品位の優れた表示部をもつ電子機器を提供することができる。
【０１７９】
（実施の形態７）
本実施の形態では、実施の形態１で説明した半導体装置１０ａを有する半導体ウエハ、ＩＣチップおよび電子部品の例について、図１９及び図２０を用いて説明する。
【０１８０】
〔半導体ウエハ、チップ〕
図１９（Ａ）は、ダイシング処理が行なわれる前の基板６１１の上面図を示している。基板６１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板６１１上には、複数の回路領域６１２が設けられている。回路領域６１２には、上記実施の形態に示す半導体装置などを設けることができる。
【０１８１】
複数の回路領域６１２は、それぞれが分離領域６１３に囲まれている。分離領域６１３と重なる位置に分離線（「ダイシングライン」ともいう。）６１４が設定される。分離線６１４に沿って基板６１１を切断することで、回路領域６１２を含むチップ６１５を基板６１１から切り出すことができる。図１９（Ｂ）にチップ６１５の拡大図を示す。
【０１８２】
また、分離領域６１３に導電層や半導体層を設けてもよい。分離領域６１３に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程の歩留まり低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に流しながら行なわれる。分離領域６１３に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
【０１８３】
分離領域６１３に設ける半導体層としては、バンドギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．７ｅＶ以上３．５ｅＶ以下の材料を用いることが好ましい。このような材料を用いると、蓄積された電荷をゆっくりと放電することができるため、ＥＳＤによる電荷の急激な移動が抑えられ、静電破壊を生じにくくすることができる。
【０１８４】
〔電子部品〕
チップ６１５を電子部品に適用する例について、図２０を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
【０１８５】
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
【０１８６】
図２０（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において上記実施の形態に示した半導体装置を有する素子基板が完成した後、該素子基板の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ１）。研削により素子基板を薄くすることで、素子基板の反りなどを低減し、電子部品の小型化を図ることができる。
【０１８７】
次に、素子基板を複数のチップに分離する「ダイシング工程」を行う（ステップＳ２）。そして、分離したチップを個々ピックアップしてリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ３）。ダイボンディング工程におけるチップとリードフレームとの接合は、樹脂による接合や、テープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップを接合してもよい。
【０１８８】
次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
【０１８９】
ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを機械的な外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）を低減することができる。
【０１９０】
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ６）。めっき処理によりリードの錆を防止し、後にプリント基板に設ける際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７）。
【０１９１】
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ８）。そして外観形状の良否や動作不良の有無などを調べる「検査工程」（ステップＳ９）を経て、電子部品が完成する。
【０１９２】
また、完成した電子部品の斜視模式図を図２０（Ｂ）に示す。図２０（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示している。図２０（Ｂ）に示す電子部品６５０は、リード６５５および半導体装置６５３を示している。半導体装置６５３としては、上記実施の形態に示した半導体装置などを用いることができる。
【０１９３】
図２０（Ｂ）に示す電子部品６５０は、例えばプリント基板６５２に設けられる。このような電子部品６５０が複数組み合わされて、それぞれがプリント基板６５２上で電気的に接続されることで電子部品が設けられた基板６５４が完成する。完成した基板６５４は、電子機器などに用いられる。
【０１９４】
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
【０１９５】
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソースまたはドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソースまたはドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０１９６】
本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０１９７】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０１９８】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【０１９９】
本明細書等において、スイッチとは、導通状態（オン）、または、非導通状態（オフ）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０２００】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０２０１】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０２０２】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０２０３】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【０２０４】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０２０５】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【０２０６】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【０２０７】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【０２０８】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【０２０９】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【０２１０】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０２１１】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０２１２】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０２１３】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【符号の説明】
【０２１４】
ＡＮＬ    配線、Ｃ０    容量素子、Ｃ１    容量素子、ＣＬｘ    配線、ＣＬｙ    配線、ＣＭＩＮ    端子、ＥＬ１    発光素子、ＧＬ    配線、ＩＮ    端子、ＩＮＭ１    端子、ＩＮＭ２    端子、ＩＮＰ    端子、Ｍ１    トランジスタ、Ｍ２    トランジスタ、Ｍ３    トランジスタ、ＭＬ    配線、ＭＬ＿Ｂ    配線、ＭＬ＿Ｇ    配線、ＭＬ＿Ｒ    配線、ＭＯＮＩ    回路、ＭＯＵＴ    端子、ＭＳ１    トランジスタ、ＭＳ２    トランジスタ、ＭＳ３    トランジスタ、Ｍｓｗ１    トランジスタ、Ｍｓｗ２    トランジスタ、Ｍｓｗ３    トランジスタ、Ｎ０    ノード、Ｎ１    ノード、Ｎ２    ノード、Ｐ０    期間、Ｐ１    期間、Ｐ２    期間、Ｐ３    期間、Ｓ０    スイッチ、Ｓ１    スイッチ、Ｓ２    スイッチ、Ｓ３    スイッチ、Ｓ４    スイッチ、Ｓ５    スイッチ、ＳＬ    配線、Ｑ    ノード、ＱＢ    ノード、１０ａ    半導体装置、１０ｂ    半導体装置、１０ｃ    半導体装置、１１    エラーアンプ、１２    ＶＣＯ、１３    カウンタ、１４    回路、１５    回路、１６    回路、１７    エラーアンプ、２０    端子、３０    インバータ、３１    インバータ、３２    インバータ、３３    インバータ、３４    インバータ、３５    インバータ、３６    インバータ、３７    インバータ、３８    インバータ、４０    インバータ、４１    ＮＡＮＤ、４２    ＮＡＮＤ、１００    ＩＣ、１３０    ＡＤＣ、１３１    ＬＧＣ、１３２    回路、１３３    ＡＤＣ、１６２    端子、２００    表示パネル、２１０    画素部、２１１    画素、２１１＿Ｇ    画素、２１１＿Ｒ    画素、２１５    電源線、２２０    周辺回路、２２１    ゲートドライバ回路、２２１Ｌ    ゲートドライバ回路、２２１Ｒ    ゲートドライバ回路、２２２    ソースドライバ回路、２２３    モニター回路、２２４    ＡＤＣ、２３０    ＣＰＵ、２３１    制御回路、２３２    電源回路、２３３    画像処理回路、２３４    メモリ、３３１    回路、５１０    電極、５１１    電極、５１２    半導体層、５１６    電極、５１７    電極、６１１    基板、６１２    回路領域、６１３    分離領域、６１４    分離線、６１５    チップ、６５０    電子部品、６５２    プリント基板、６５３    半導体装置、６５４    基板、６５５    リード、８００    表示モジュール、８０１    上部カバー、８０２    下部カバー、８０３    ＦＰＣ、８０４    タッチパネル、８０５    ＦＰＣ、８０６    表示パネル、８０９    フレーム、８１０    プリント基板、８１１    バッテリー、８２０    ＩＣチップ、８２１    駆動回路、８２２    検出回路、８２４    容量、４００１    基板、４００５    シール材、４００６    基板、４０１０    トランジスタ、４０１１    トランジスタ、４０１４    配線、４０１５    電極、４０１８    ＦＰＣ、４０１９    異方性導電層、４０２０    容量素子、４０２１    電極、４０３０    電極層、４０３１    電極層、４０９５    階調、４１０２    絶縁層、４１０３    絶縁層、４１１０    絶縁層、４１１１    絶縁層、４１１２    絶縁層、４５１０    隔壁、４５１１    発光層、４５１３    発光素子、４５１４    充填材、７０００    表示装置、７００１    筐体、７００２    表示部、７００３    支持台、７１００    携帯情報端末、７１０１    筐体、７１０２    表示部、７１０３    ��ンド、７１０４    バックル、７１０５    操作ボタン、７１０６    入出力端子、７１０７    アイコン、７２００    ＰＣ、７２２１    筐体、７２２２    表示部、７２２３    キーボード、７２２４    ポインティングデバイス、７４００    携帯電話機、７４０１    筐体、７４０２    表示部、７４０３    操作ボタン、７４０４    外部接続ポート、７４０５    スピーカ、７４０６    マイクロフォン、７５００    自動車、７５５１    車体、７５５２    車輪、７５５３    ダッシュボード、７５５４    ライト、７６００    ビデオカメラ、７６４１    筐体、７６４２    筐体、７６４３    表示部、７６４４    操作キー、７６４５    レンズ、７６４６    接続部
【図１】
2017161521.tif 000003
【図２】
2017161521.tif 000004
【図３】
2017161521.tif 000005
【図４】
2017161521.tif 000006
【図５】
2017161521.tif 000007
【図６】
2017161521.tif 000008
【図７】
2017161521.tif 000009
【図８】
2017161521.tif 000010
【図９】
2017161521.tif 000011
【図１０】
2017161521.tif 000012
【図１１】
2017161521.tif 000013
【図１２】
2017161521.tif 000014
【図１３】
2017161521.tif 000015
【図１４】
2017161521.tif 000016
【図１５】
2017161521.tif 000017
【図１６】
2017161521.tif 000018
【図１７】
2017161521.tif 000019
【図１８】
2017161521.tif 000020
【図１９】
2017161521.tif 000021
【図２０】
2017161521.tif 000022