(57)【要約】      （修正有）【課題】確実な駆動ができ回路全体を小型化できる半導体リレー素子及び半導体リレーモジュールを提供する。【解決手段】半導体リレー素子１００及び半導体リレーモジュールにおいて、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０は、同一基板上に互いに隣接して形成されているため第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０のキャリアが半導体素子内部を相互に移動可能となり、別チップのＭＯＳＦＥＴを直列接続した場合に比べ、導通損失を低減させる。また、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０は、同一基板上に互いに隣接して形成されているため、製造上、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０のオン閾値分布が近似した値となり、安定した駆動が可能となる。【選択図】図１
2017028213.tif 000002
【特許請求の範囲】
【請求項１】
第１ゲート電極部、及び第１ソース電極部、を有する第１半導体スイッチ領域と、
第２ゲート電極部、及び第２ソース電極部、を有する第２半導体スイッチ領域と、
を備え、
前記第１半導体スイッチ領域及び前記第２半導体スイッチ領域は、同一基板上に互いに隣接して形成され、前記第１半導体スイッチ領域及び前記第２半導体スイッチ領域は同一基板上に形成された共通ドレイン電極部を有することを特徴とする半導体リレー素子。
【請求項２】
前記第１ゲート電極部及び第２ゲート電極部は、金属部材により電気接続されていることを特徴とする請求項１に記載の半導体リレー素子。
【請求項３】
前記第１ゲート電極部及び第２ゲート電極部は、ワイヤボンディングにより電気接続されていることを特徴とする請求項２に記載の半導体リレー素子。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体リレー素子を備え、更に、入力端子と、出力端子と、を備え、
前記第１ソース端子電極部は前記入力端子に電気接続され、前記第２ソース電極部は前記出力端子に電気接続されていることを特徴とする半導体リレーモジュール。
【請求項５】
電気的基準電位である基準端子と、
前記入力端子と前記基準端子との間の第１電圧を昇圧して前記第１電圧よりも高く、かつ、第１半導体スイッチ領域及び第２半導体スイッチ領域のゲート閾値電圧以上の第２電圧を生成し、前記第１ゲート電極部と前記基準端子との間、及び、前記第２ゲート電極部と前記基準端子との間に、前記第２電圧を印加する昇圧部と、
を備えていることを特徴とする請求項４に記載の半導体リレーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体リレー素子及び半導体リレーモジュールに関するものである。
【背景技術】
【０００２】
バッテリから供給される電力によりモータを駆動する回路においては、通常、バッテリ部、リレー部、インバータ部及びモータ部により構成される。上記リレー部には、従来、機械式のリレースイッチが用いられてきたが、機械式のリレースイッチは、チャタリングによるサージノイズや接点の劣化といった課題だけでなく、小型化及び低コスト化が困難であるといった課題があり、近年では、機械式のリレースイッチを半導体スイッチに置換させたいといった要求が増えてきている。
【０００３】
半導体スイッチを用いてリレー部を構成する場合においては、例えば、図９に示すような構成がある。この回路２においては、２つの半導体スイッチＱ５１０，Ｑ５２０が互いのソース端子Ｓ５１０，Ｓ５２０で接続されており、半導体スイッチＱ５１０及びＱ５２０においてゲート電位がソース電位よりも高い電位のバイアス電圧が印加されるように、半導体スイッチＱ５１０及びＱ５２０の駆動回路をバッテリ部に対して電気的にフローティングとなるように構成される。
【０００４】
このような構成に用いられる半導体リレーとしては、例えば、特許文献１の図１に開示されているようなものを用いることも可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−１９１２４４
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、数十〜数百Ａの大電流を流すモータ等の用途における半導体リレーでは光信号駆動だけでは駆動能力が不足するため、確実な駆動が困難となる。そのため、数十〜数百Ａの大電流を流すモータ等の用途においては、絶縁トランス及びバッファ回路を付加した駆動回路が必要となり、回路全体が大型化してしまうといった課題があった。
【０００７】
本発明は、上記課題に鑑みてなされたものであり、数十〜数百Ａの大電流を流すモータ等の用途においても、絶縁トランス等を用いずに確実な駆動が可能となると共に、回路全体を小型化できる半導体リレー素子及び半導体リレーモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、上記の課題を解決するために、以下の事項を提案している。
【０００９】
第１ゲート電極部、及び第１ソース電極部、を有する第１半導体スイッチ領域と、第２ゲート電極部、及び第２ソース電極部、を有する第２半導体スイッチ領域と、を備え、第１半導体スイッチ領域及び第２半導体スイッチ領域は、同一基板上に互いに隣接して形成され、第１半導体スイッチ領域及び第２半導体スイッチ領域は同一基板上に形成された共通ドレイン電極部を有することを特徴とする半導体リレー素子を提案している。
【００１０】
第１ゲート電極部及び第２ゲート電極部は、金属部材により電気接続されていることを特徴とする半導体リレー素子を提案している。
【００１１】
第１ゲート電極部及び第２ゲート電極部は、ワイヤボンディングにより電気接続されていることを特徴とする半導体リレー素子を提案している。
【００１２】
上記半導体リレー素子を備え、更に、入力端子と、出力端子と、を備え、第１ソース端子電極部は入力端子に電気接続され、第２ソース電極部は出力端子に電気接続されていることを特徴とする半導体リレーモジュールを提案している。
【００１３】
更に、電気的基準電位である基準端子と、入力端子と基準端子との間の第１電圧を昇圧して第１電圧よりも高く、かつ、第１半導体スイッチ領域及び第２半導体スイッチ領域のゲート閾値電圧以上の第２電圧を生成し、第１ゲート電極部と基準端子との間、及び、第２ゲート電極部と基準端子との間に、第２電圧を印加する昇圧部と、を備えていることを特徴とする半導体リレーモジュールを提案している。
【発明の効果】
【００１４】
本発明に係る半導体リレー素子によれば、第１半導体スイッチ領域及び第２半導体スイッチ領域のキャリアが半導体素子内部を相互に移動可能となり、別チップのＭＯＳＦＥＴを直列接続した場合に比べ、導通損失を低減させることができる。
【００１５】
本発明に係る半導体リレー素子によれば、第１半導体スイッチ領域及び第２半導体スイッチ領域は、同一基板上に互いに隣接して形成されているため、製造上、第１半導体スイッチ領域及び第２半導体スイッチ領域のオン閾値分布が近似した値となり、安定した駆動が可能となる。
【００１６】
本発明に係る半導体リレー素子によれば、数十〜数百Ａの大電流を流すモータ等の用途においても、確実な駆動が可能となると共に、回路全体を小型化できる。
【００１７】
本発明に係る半導体リレー素子によれば、第１ゲート電極部及び第２ゲート電極部は、金属部材により電気接続されているため、共通の駆動回路を用いて、第１半導体スイッチ領域及び第２半導体スイッチ領域を駆動することが可能となり、回路全体を小型・簡素化することができる。
【００１８】
本発明に係る半導体リレー素子においては、耐圧強化の目的で第１ゲート電極部と第２ゲート電極部とを離隔配置せざるを得ない場合や、基板上で金属部材配線パターンを容易に形成できない場合等は、第１ゲート電極部及び第２ゲート電極をワイヤボンディングによって電気接続すると好適である。第１ゲート電極部と第２ゲート電極部とをワイヤボンディングによって電気接続すると、第１ゲート電極部と第２ゲート電極部とを容易かつ確実に同電位にすることができる。
【００１９】
本発明に係る半導体リレーモジュールによれば、入力端子と、出力端子と、を備え、第１ソース端子電極部は入力端子に電気接続され、第２ソース電極部は出力端子に電気接続されているため、大電流を流す用途においても、確実な駆動が可能となると共に、回路全体を小型化・簡素化することができる。
【００２０】
本発明に係る半導体リレーモジュールによれば、昇圧部は、入力端子と基準端子との間の第１電圧を昇圧して第１電圧よりも高く、かつ、第１半導体スイッチ領域及び第２半導体スイッチ領域のゲート閾値電圧以上の第２電圧を生成し、第１ゲート電極部と基準端子との間、及び、第２ゲート電極部と基準端子との間に、第２電圧を印加するため、大電流を流す用途においても、絶縁トランス等を用いずに確実な駆動が可能となると共に、回路全体を小型化・簡素化することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施形態に係る半導体リレー素子のモデル構造を表す上面図である。
【図２】本発明の第１の実施形態に係る半導体リレー素子のモデル構造を表す断面図である。
【図３】本発明の第１の実施形態に係る半導体リレー素子の動作説明図である。
【図４】本発明の第２の実施形態に係る半導体リレー素子のモデル構造を表す上面図である。
【図５】本発明の第２の実施形態に係る半導体リレー素子のモデル構造を表す断面図である。
【図６】本発明の第２の実施形態に係る半導体リレー素子の動作説明図である。
【図７】本発明の第３の実施形態に係る半導体リレーモジュールを用いた回路の構成を示す回路図である。
【図８】本発明の第４の実施形態に係る半導体リレーモジュールを用いた回路の構成を示す回路図である。
【図９】従来の半導体リレーモジュールを用いた回路の構成を示す回路図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について図面を参照して説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せをする様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００２３】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体リレー素子の構造を表す上面図である。図２は、本発明の第１の実施形態に係る半導体リレー素子の構造を表す断面図である。図３は、本発明の第１の実施形態に係る半導体リレー素子の動作説明図である。
【００２４】
半導体リレー素子１００は、第１ゲート電極部Ｇ１１０、及び第１ソース電極部Ｓ１１０、を有する第１半導体スイッチ領域Ｑ１１０と、第２ゲート電極部Ｇ１２０、及び第２ソース電極部Ｓ１２０、を有する第２半導体スイッチ領域Ｑ１２０と、を備えている。なお、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０においては、それぞれ、図２の断面図中の破線部に示したセルが複数個並列接続された構造となっている。
【００２５】
第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０は、同一基板上に互いに隣接して形成されている。第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０は、同一基板上に形成された共通ドレイン電極部Ｄ１００を有している。
【００２６】
上記のように、半導体リレー素子１００においては、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０は、同一基板上に互いに隣接して形成され、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０は同一基板上に形成された共通ドレイン電極部Ｄ１００を有する構成としているため、半導体リレー素子を小型化できる。
【００２７】
また、半導体リレー素子１００においては、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０は、同一基板上に互いに隣接して形成されているため、製造上、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０のオン閾値分布が近似した値となり、安定した駆動が可能となる。
【００２８】
なお、半導体リレー素子１００において、耐圧強化の目的で第１ゲート電極部Ｇ１１０と第２ゲート電極部Ｇ１２０とを離隔配置せざるを得ない場合や、基板上で金属部材配線パターンを容易に形成できない場合等は、第１ゲート電極部Ｇ１１０と第２ゲート電極部Ｇ１２０とをワイヤボンディングによって電気接続すると好適である。第１ゲート電極部Ｇ１１０と第２ゲート電極部Ｇ１２０とをワイヤボンディングによって電気接続すると、第１ゲート電極部と第２ゲート電極部とを容易かつ確実に同電位にすることができる。
【００２９】
この場合、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０は、共通の駆動回路を用いて、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０を駆動することが可能となり、回路全体を小型・簡素化することができる。
【００３０】
なお、第１ゲート電極部Ｇ１１０及び第２ゲート電極部Ｇ１２０は、メタルパターン層を基板上に形成し電気接続するようにしても良い。
【００３１】
半導体リレー素子１００は、ドレイン電極部Ｄ１００の上に、シリコン材料で構成されたＮ型半導体層（ｎ＋＋層）１３１及びＮ型半導体層（ｎ−層）１３２が形成され、Ｎ型半導体層１３２の上部において、シリコン材料で構成されたＰ型半導体層（ｐ層）１１３及びＰ型半導体層（ｐ層）１２３が形成されている。
【００３２】
また、Ｐ型半導体層１１３及びＰ型半導体層１２３の上部には、それぞれ、シリコン材料で構成されたＮ型半導体層（ｎ＋層）１１５及びＮ型半導体層（ｎ＋層）１２５が形成されている。
【００３３】
Ｎ型半導体層１３２、Ｐ型半導体層１１３及びＮ型半導体層１１５の上部の一部には、二酸化ケイ素材料で構成された絶縁層１１７が形成されている。また、Ｎ型半導体層１３２、Ｐ型半導体層１２３及びＮ型半導体層１２５の上部の一部には、絶縁層１２７が接続されている。
【００３４】
また、Ｐ型半導体層１１３及びＮ型半導体層１１５の上部の一部には、例えばアルミニウム材料などの金属部材で構成された第１ソース電極部Ｓ１１０が形成されている。また、Ｐ型半導体層１２３及びＮ型半導体層１２５の上部の一部には、金属部材で構成された第２ソース電極部Ｓ１２０が形成されている。
【００３５】
絶縁層１１７の上部には、ポリシリコン材料で構成されたＮ型半導体層（ｎ＋層）１１８が形成されている。Ｎ型半導体層１１８の上部には、金属部材で構成された第１ゲート電極部Ｇ１１０が形成されている。また、絶縁層１２７の上部には、Ｎ型半導体層１２８が形成されている。Ｎ型半導体層１２８の上部には、金属部材で構成されたで構成された第２１ゲート電極部Ｇ１２０が形成されている。
【００３６】
半導体リレー素子１００においては、ドレイン電極部Ｄ１００と第２ソース電極部Ｓ１２０との間に正の第１電圧Ｖ１を印加した状態で、第１ゲート電極部Ｇ１１０及び第２ゲート電極部Ｇ１２０と第２ソース電極部Ｓ１２０との間に第１電圧Ｖ１よりも高い第２電圧Ｖ２を印加すると、図３に示すようなキャリアが流れ、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０がオン状態となる。
【００３７】
この状態において、同一基板上に互いに第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０が隣接して形成された半導体リレー素子１００では、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０のキャリアが半導体素子内部を相互に移動可能となる。そのため、別チップのＭＯＳＦＥＴを直列接続した場合に比べ、導通損失を低減させることができる。
【００３８】
第１の実施形態に係る半導体リレー素子１００によれば、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０は、同一基板上に互いに隣接して形成され、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０は同一基板上に形成された共通ドレイン電極部Ｄ１００を有する構成としている。
【００３９】
そのため、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０は、同一基板上に互いに隣接して形成されているため第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０のキャリアが半導体素子内部を相互に移動可能となり、別チップのＭＯＳＦＥＴを直列接続した場合に比べ、導通損失を低減させることができる。
【００４０】
また、第１の実施形態に係る半導体リレー素子１００によれば、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０は、同一基板上に互いに隣接して形成されているため、製造上、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０のオン閾値分布が近似した値となり、安定した駆動が可能となる。
【００４１】
また、第１の実施形態に係る半導体リレー素子１００によれば、第１ゲート電極部Ｇ１１０及び第２ゲート電極部Ｇ１２０は、金属部材により電気接続する構成にすることにより、共通の駆動回路を用いて、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０を駆動することが可能となり、回路全体を小型・簡素化することができる。
【００４２】
これらに加え、第１の実施形態に係る半導体リレー素子１００によれば、第１ゲート電極部Ｇ１１０及び第２ゲート電極部Ｇ１２０は、ワイヤボンディングにより電気接続構成にすると、半導体リレー素子１００の製造を容易化することができる。
【００４３】
（第２の実施形態）
図４は、本発明の第２の実施形態に係る半導体リレー素子の構造を表す上面図である。図５は、本発明の第２の実施形態に係る半導体リレー素子の構造を表す断面図である。図６は、本発明の第２の実施形態に係る半導体リレー素子の動作説明図である。
【００４４】
第２の実施形態においては、第１の実施形態との共通部分の説明は省略し、第１の実施形態と相違する部分について説明する。なお、第２の実施形態においても、第１の実施形態と同様に、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０においては、それぞれ、図５の断面図中の破線部に示したセルが複数個並列接続された構造となっている。
【００４５】
第２の実施形態においては、第１ゲート電極部Ｇ１１０及び第２ゲート電極部Ｇ１２０が隣接して形成されており、メタルパターン層を基板上に形成することにより、第１ゲート電極部Ｇ１１０及び第２ゲート電極部Ｇ１２０が電気接続された構造となっている。
【００４６】
第２の実施形態においては、図５に示したように、第１半導体スイッチ領域Ｑ１１０と第２半導体スイッチ領域Ｑ１２０との間に、シリコン材料で構成されたＮ型半導体層（ｎ＋層）１５０及びＰ型半導体層（ｐ層）１６０を形成する。このような構造にすると、第１ゲート電極部Ｇ１１０及び第２ゲート電極部Ｇ１２０が隣接して形成されていても、耐圧を確保できる点で好適である。
【００４７】
第２の実施形態において、第１の実施形態と同様に、半導体リレー素子１００において、ドレイン電極部Ｄ１００と第２ソース電極部Ｓ１２０との間に正の第１電圧Ｖ１を印加した状態で、第１ゲート電極部Ｇ１１０及び第２ゲート電極部Ｇ１２０と第２ソース電極部Ｓ１２０との間に第１電圧Ｖ１よりも高い第２電圧Ｖ２を印加すると、図６に示すようなキャリアが流れ、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０がオン状態となる。
【００４８】
この状態において、同一基板上に互いに第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０が隣接して形成された半導体リレー素子１００では、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０のキャリアが半導体素子内部を相互に移動可能となる。そのため、別チップのＭＯＳＦＥＴを直列接続した場合に比べ、導通損失を低減させることができる。
【００４９】
第２の実施形態に係る半導体リレー素子１００においては、第１ゲート電極部Ｇ１１０及び第２ゲート電極部Ｇ１２０が隣接して形成されていても、耐圧確保を可能とし、第１の実施形態と同様の効果を奏することができる。
【００５０】
また、第２の実施形態に係る半導体リレー素子１００によれば、第１ゲート電極部Ｇ１１０及び第２ゲート電極部Ｇ１２０は、ワイヤボンディングではない金属部材（例えば、アルミニウム材料の金属部材配線層）で電気接続することが可能となり、半導体リレー素子１００の製造を簡素化することができる。
【００５１】
（第３の実施形態）
図７は、本発明の第３の実施形態に係る半導体リレーモジュール２００を用いた回路１の構成を示す回路図である。
【００５２】
回路１は、直流電源５と、負荷１０と、半導体リレーモジュール２００と、を備えている。半導体リレーモジュール２００は、直流電源５と負荷１０との間に設けられ、直流電源５と負荷１０とを短絡又は開放する。
【００５３】
半導体リレーモジュール２００は、第１の実施形態又は第２の実施形態に記載の半導体リレー素子１００を備えた例である。半導体リレーモジュール２００は、入力端子２０１と、出力端子２０２と、を備えている。第１ソース端子電極部Ｓ１１０は入力端子２０１に電気接続され、第２ソース電極部Ｓ１２０は出力端子２０２に電気接続されている。
【００５４】
なお、第１半導体スイッチ領域Ｑ１１０のボディダイオードＢＤ１１０は、直流電源５が逆接続された場合には逆流防止ダイオードとして機能する。
【００５５】
更に、半導体リレーモジュール２００は、第１ゲート電極部Ｇ１１０及び第２ゲート電極部Ｇ１２０に電気接続された制御端子２０３を備えている。
【００５６】
半導体リレーモジュール２００においては、制御端子２０３と回路１のＧＮＤとの間に、直流電源５の電圧よりも高く、かつ、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０のゲート閾値電圧Ｖｔｈ以上の正の駆動電圧を印加すると、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０がオン状態となる。
【００５７】
第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０がオン状態になると、直流電源５から負荷１０へ電力が供給される。
【００５８】
第３の実施形態に係る半導体リレー素子１００によれば、入力端子２０１と、出力端子２０２と、を備え、第１ソース端子電極部Ｓ１１０は入力端子２０１に電気接続され、第２ソース電極部Ｓ１２０は出力端子２０２に電気接続されているため、大電流を流す用途においても、確実な駆動が可能となると共に、回路全体を小型化・簡素化することができる。
【００５９】
（第４の実施形態）
図８は、本発明の第４の実施形態に係る半導体リレーモジュール２１０を用いた回路２の構成を示す回路図である。
【００６０】
回路２は、直流電源５と、負荷１０と、半導体リレーモジュール２１０と、を備えている。半導体リレーモジュール２１０は、直流電源５と負荷１０との間に設けられ、直流電源５と負荷１０とを短絡又は開放する。
【００６１】
半導体リレーモジュール２１０は、第１の実施形態又は第２の実施形態に記載の半導体リレー素子１００を備えた例である。
【００６２】
半導体リレーモジュール２１０は、第１ゲート電極部Ｇ１１０及び第２ゲート電極部Ｇ１２０に図８中のＡ点で電気接続され、後述する昇圧部２５０に接続されている。また、半導体リレーモジュール２１０は、電気的基準電位である基準端子２０５を備えている。
【００６３】
半導体リレーモジュール２１０は、昇圧部２５０を備えている。昇圧部２５０は、例えば、チャージポンプ回路の構成とする。昇圧部２５０にチャージポンプ回路を用いた構成と、簡易な構成でありながら、確実な駆動が可能となると共に、回路全体を小型化・簡素化することができる点、好適である。
【００６４】
昇圧部２５０は、入力端子２０１と基準端子２０５との間の第１電圧Ｖ１を昇圧して第１電圧Ｖ１よりも高く、かつ、第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０のゲート閾値電圧Ｖｔｈ以上の第２電圧Ｖ２を生成する。
【００６５】
また、昇圧部２５０は、第１ゲート電極部Ｇ１１０と基準端子２０５との間、及び、第２ゲート電極部Ｇ１２０と基準端子２０５との間、すなわち、図８に示すＡ点と基準端子２０５との間に、第２電圧Ｖ２を印加する。
【００６６】
昇圧部２５０が図８に示すＡ点と基準端子２０５との間に第２電圧Ｖ２を印加すると、半導体リレーモジュール２１０の半導体リレー素子１００がオン状態となる。
【００６７】
第１半導体スイッチ領域Ｑ１１０及び第２半導体スイッチ領域Ｑ１２０がオン状態になると、直流電源５から負荷１０へ電力が供給される。
【００６８】
第４の実施形態に係る半導体リレー素子１００によれば、昇圧部２５０は、入力端子２０１と基準端子２０５との間の第１電圧Ｖ１を昇圧して第１電圧Ｖ１よりも高い第２電圧Ｖ２を生成する。
【００６９】
そして、昇圧部２５０は、第１ゲート電極部Ｇ１１０と基準端子２０５との間、及び、第２ゲート電極部Ｇ１２０と基準端子２０５との間に、第２電圧Ｖ２を印加する。
【００７０】
そのため、大電流を流す用途においても、絶縁トランス等を用いずに確実な駆動が可能となると共に、回路全体を小型化・簡素化することができる。
【００７１】
以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【符号の説明】
【００７２】
１：回路
５：直流電源
１０：負荷
１００：半導体リレー素子
Ｑ１１０：第１半導体スイッチ領域
Ｑ１２０：第２半導体スイッチ領域
Ｄ１００：共通ドレイン電極部
Ｇ１１０：第１ゲート電極部
Ｇ１２０：第２ゲート電極部
Ｓ１１０：第１ソース電極部
Ｓ１２０：第２ソース電極部
２００：半導体リレーモジュール
２５０：昇圧部
【図１】
2017028213.tif 000003
【図２】
2017028213.tif 000004
【図３】
2017028213.tif 000005
【図４】
2017028213.tif 000006
【図５】
2017028213.tif 000007
【図６】
2017028213.tif 000008
【図７】
2017028213.tif 000009
【図８】
2017028213.tif 000010
【図９】
2017028213.tif 000011