(57)【要約】      （修正有）【課題】磁気感度を調整可能な半導体装置および磁気センサを提供する。【解決手段】磁気センサ１は、制御電圧端子Ｐ３に供給される制御電圧Ｖｃｔに応じた出力電流を出力する電圧−電流変換器３と、出力電流と磁場の磁束密度とに応じて発生される電圧信号を出力するホール素子４と、ホール素子４が出力する電圧信号を入力し、これを増幅するアンプ５と、調整端子Ｐ４に接続される抵抗素子Ｒ２の抵抗値を変更することでアンプのゲインを調整する端子Ｐ４と、を備える。【選択図】図１
2017161475.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧に応じた出力電流を出力する電圧−電流変換器と、
前記出力電流と磁場の磁束密度とに応じて発生される電圧信号を出力するホール素子と、
前記電圧信号を増幅するアンプと、
前記アンプのゲインを調整する端子と、を備える半導体装置。
【請求項２】
前記アンプは、前記端子のインピーダンスに応じたゲインで前記電圧信号を増幅する請求項１に記載の半導体装置。
【請求項３】
前記端子のインピーダンス変更により、磁気感度の粗調が行われ、
前記制御電圧の電圧値変更により、磁気感度の微調が行われる請求項１または２に記載の半導体装置。
【請求項４】
前記アンプの出力信号を、ヒステリシスを持たせて二値化する二値化回路を備える請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
制御電圧に応じた出力電流を出力する電圧−電流変換器と、
前記出力電流と磁場の磁束密度とに応じて発生される電圧信号を出力するホール素子と、
前記電圧信号を増幅するアンプと、
前記アンプのゲインを調整する端子と、
前記端子に接続される抵抗素子と、を備える磁気センサ。
【請求項６】
前記アンプは、前記抵抗素子の抵抗値に応じたゲインで前記電圧信号を増幅する請求項５に記載の磁気センサ。
【請求項７】
前記アンプの出力信号を、ヒステリシスを持たせて二値化する二値化回路を備える請求項５または６に記載の磁気センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置および磁気センサに関する。
【背景技術】
【０００２】
ホール素子を用いた既存の磁気センサに関する各製品では、磁気感度は製品側で一意に決められているため、ユーザー側で各製品の磁気感度を事前に調べて、所望の磁気感度が保証されている製品を選択する必要があった。すなわち、磁気センサの磁気感度は予め決められており、ユーザ側で磁気センサの磁気感度を変更することは原則できなかった。このため、開発側は、磁気感度が異なる磁気センサを複数の製品として開発しなければならず、開発コストがかかっていた。ユーザ側も、最適な磁気感度の製品を選択しなければならず、製品の選択にも手間がかかっていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１１８７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、磁気感度を調整可能な半導体装置および磁気センサを提供するものである。
【課題を解決するための手段】
【０００５】
本実施形態によれば、制御電圧に応じた出力電流を出力する電圧−電流変換器と、
前記出力電流と磁場の磁束密度とに応じて発生される電圧信号を出力するホール素子と、
前記電圧信号を増幅するアンプと、
前記アンプのゲインを調整する端子と、を備える半導体装置が提供される。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態による磁気センサのブロック図。
【図２】図１の電圧−電流変換器の内部構成の一例を示す回路図。
【図３】図１のアンプの内部構成の一例を示す回路図。
【図４Ａ】抵抗素子の抵抗値を可変させた場合の磁束密度と磁気センサの出力電圧との対応関係を示すグラフ。
【図４Ｂ】制御電圧を可変させた場合の磁束密度と磁気センサの出力電圧との対応関係を示すグラフ。
【図５】第２の実施形態による磁気センサのブロック図。
【図６Ａ】抵抗素子の抵抗値を可変させた場合の磁束密度と磁気センサの出力電圧との対応関係を示すグラフ。
【図６Ｂ】制御電圧を可変させた場合の磁束密度と磁気センサ１の出力電圧との対応関係を示すグラフ。
【発明を実施するための形態】
【０００７】
以下、図面を参照しながら、本発明の実施形態を説明する。
【０００８】
（第１の実施形態）
図１は第１の実施形態による磁気センサ１のブロック図である。図１の磁気センサ１は、半導体装置２と抵抗素子Ｒ２とを備えている。半導体装置２は、電圧−電流変換器３と、抵抗素子Ｒ１と、ホール素子４と、アンプ（Amp）５と、電源電圧端子Ｐ１と、出力端子Ｐ２と、制御電圧端子Ｐ３と、調整端子Ｐ４とを有するＩＣチップである。半導体装置２は、電源電圧端子Ｐ１に印加される電源電圧Ｖccにより駆動される。
【０００９】
制御電圧端子Ｐ３は、電圧−電流変換器３に接続されている。電圧−電流変換器３は、制御電圧端子Ｐ３に供給された制御電圧Ｖctに応じた出力電流を生成して出力する。電圧−電流変換器３には、抵抗素子Ｒ１が接続されている。電圧−電流変換器３は、抵抗素子Ｒ１の両端電圧と制御電圧Ｖctとの電圧差に応じた出力電流を出力する。
【００１０】
ホール素子４は、電圧−電流変換器３の出力電流とホール素子４の周囲の磁場の磁束密度とによって生じる電圧信号を出力する。より詳細には、電圧−電流変換器３の出力電流と磁場の磁束密度とによってローレンツ力が発生し、このローレンツ力によりキャリアが移動して電場が発生する。この電場による電圧信号をホール素子４は出力する。
【００１１】
アンプ５は、ホール素子４から出力された電圧信号を増幅して出力する。アンプ５の出力信号が磁気センサ１の出力信号Ｖoutとなる。アンプ５のゲインは、調整端子Ｐ４に接続される抵抗素子Ｒ２の抵抗値（インピーダンス）にて調整可能にしている。
【００１２】
図２は図１の電圧−電流変換器３の内部構成の一例を示す回路図である。図２の電圧−電流変換器３は、差動増幅器１１と、ＰＭＯＳトランジスタＱ１と、抵抗素子Ｒ３と、抵抗素子Ｒ４と、ＰＭＯＳトランジスタＱ２とを有する。
【００１３】
ＰＭＯＳトランジスタＱ１のソースは電源電圧ノードＶccに接続され、ゲートは差動増幅器１１の出力ノードに接続されている。ＰＭＯＳトランジスタＱ１のドレインと接地ノードとの間には、抵抗素子Ｒ３と抵抗素子Ｒ４が直列接続されている。これら抵抗素子Ｒ３と抵抗素子Ｒ４が図１の抵抗素子Ｒ２に対応する。抵抗素子Ｒ３はＮ型ウェル領域の拡散抵抗であり、抵抗素子Ｒ４はポリシリコン抵抗である。抵抗素子Ｒ３と抵抗素子Ｒ４は温度特性が逆になるため、温度特性を相殺できる。よって、抵抗素子Ｒ３，Ｒ４を合成した抵抗素子Ｒ２の抵抗値は温度依存性がない。なお、温度特性を問題にしなくてもよい場合は、図２における抵抗素子Ｒ３，Ｒ４を１個の抵抗素子Ｒ１で構成してもよい。
【００１４】
差動増幅器１１は、制御電圧端子Ｐ３に供給される制御電圧Ｖctと、ＰＭＯＳトランジスタＱ１のドレイン電圧との電圧差に応じた信号を出力する。差動増幅器１１の出力信号は、ＰＭＯＳトランジスタＱ１のゲートとＰＭＯＳトランジスタＱ２のゲートに供給される。これにより、ＰＭＯＳトランジスタＱ２のソース−ドレイン間には、差動増幅器１１の出力信号に応じた電流が流れる。この電流がホール素子４に供給される。
【００１５】
ホール素子４が磁場の中に配置されると、ホール素子４は、磁場の磁束密度と電圧−電流変換器３の出力電流とに応じた電圧信号を出力する。ホール素子４から出力される電圧信号は、磁束密度が大きいほど、また電圧−電流変換器３の出力電流が大きいほど大きくなる。
【００１６】
図１のアンプ５は、ホール素子４から出力された電圧信号を、調整端子Ｐ４に接続される抵抗素子Ｒ２の抵抗値に応じたゲインで増幅して出力する。
【００１７】
図３は図１のアンプ５の内部構成の一例を示す回路図である。図３のアンプ５は、ＮＭＯＳトランジスタＱ３およびＮＭＯＳトランジスタＱ４と、これらトランジスタＱ３，Ｑ４のドレインと電源電圧ノードＶccとの間に接続される電流源１２と、ＮＭＯＳトランジスタＱ３のソースと接地ノードとの間に接続される抵抗素子Ｒ２と、ＮＭＯＳトランジスタＱ４のソースと接地ノードとの間に接続される抵抗素子Ｒ５とを有する。
【００１８】
ＮＭＯＳトランジスタＱ３のソースに接続される抵抗素子Ｒ２は、図１の調整端子Ｐ４に接続された抵抗素子Ｒ２であり、外付け抵抗である。ＮＭＯＳトランジスタＱ３のソースは、調整端子Ｐ４を介して、抵抗素子Ｒ２に接続されている。上述したように、抵抗素子Ｒ２は、任意の抵抗値に設定可能である。
【００１９】
これに対して、抵抗素子Ｒ５は固定抵抗値である。抵抗素子Ｒ２の抵抗値を任意に調整することで、アンプ５のゲインを調整することができる。アンプ５のゲインを調整できることは、磁気センサ１の出力電圧を調整できることを意味する。調整端子Ｐ４に接続される抵抗素子Ｒ１は、磁気センサ１の磁気感度の粗調を行うために用いられる。
【００２０】
一方、制御電圧端子Ｐ３に供給される制御電圧Ｖctを変更すると、差動増幅器１１の出力信号の電圧レベルが変化し、これにより、図２のＰＭＯＳトランジスタＱ２のソース−ドレイン間を流れる電流が変化する。よって、制御電圧端子Ｐ３に供給される制御電圧Ｖctを変更することで、ホール素子４に流れる電流を調整することができる。制御電圧端子Ｐ３に供給される制御電圧Ｖctは、磁気センサ１の磁気感度の微調を行うために用いられる。
【００２１】
図４Ａは調整端子Ｐ４に接続される抵抗素子Ｒ２の抵抗値を可変させた場合の磁束密度と磁気センサ１の出力電圧との対応関係を示すグラフである。図４Ｂは制御電圧端子Ｐ３に供給される制御電圧Ｖctを可変させた場合の磁束密度と磁気センサ１の出力電圧との対応関係を示すグラフである。図４Ａと図４Ｂの横軸は磁束密度［Ｂ］、縦軸は磁気センサ１の出力電圧［Ｖ］である。
【００２２】
図４Ａからわかるように、調整端子Ｐ４に接続される抵抗素子Ｒ２の抵抗値を変更することで、磁気センサ１の出力電圧を大きく変化させることができる。一方、図４Ｂからわかるように、制御電圧端子Ｐ３に供給される制御電圧Ｖctを変更しても、磁気センサ１の出力電圧はそれほど変化しない。よって、磁気センサ１の磁気感度を調整するには、まずは調整端子Ｐ４に接続される抵抗素子Ｒ２の抵抗値を所望の磁気感度が得られるような抵抗値に設定して磁気感度の粗調を行い、その後に、制御電圧端子Ｐ３に供給される制御電圧Ｖctの電圧値を調整して、磁気感度の微調を行う。これにより、同じ磁気センサ１でありながら、磁気感度を広い範囲で精度よく調整することができる。
【００２３】
抵抗素子Ｒ２は、半導体装置２に外付けされるものであり、ユーザがその抵抗値を任意に設定可能である。また、ユーザは、抵抗素子Ｒ２として可変抵抗器を用いることも可能である。この場合、ユーザは、半導体装置２と抵抗素子Ｒ２を実装した後に、磁気感度を測定しながら、最適な抵抗値を設定可能となり、磁気センサ１の磁気感度を最適化する作業を比較的容易に行うことができる。
【００２４】
このように、第１の実施形態では、半導体装置２に調整端子Ｐ４と制御電圧端子Ｐ３を設けて、調整端子Ｐ４に接続される抵抗素子Ｒ２の抵抗値を調整することで、磁気センサ１の磁気感度の粗調を行うことができる。また、制御電圧端子Ｐ３に供給される制御電圧Ｖctを調整することで、磁気センサ１の磁気感度の微調を行うことができる。よって、本実施形態によれば、同じ磁気センサ１でありながらも、磁気感度を広い範囲で調整でき、磁気センサ１の利用価値を高めることができる。
【００２５】
（第２の実施形態）
上述した第１の実施形態では、磁場の磁束密度に応じた出力電圧を出力するリニア出力の磁気センサ１の例を説明したが、以下に説明する第２の実施形態による磁気センサ１は、デジタル出力である。
【００２６】
図５は第２の実施形態による磁気センサ１のブロック図である。図５では、図１と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。図５の磁気センサ１は、図１の構成部分に加えて、ヒステリシス回路１３を備えている。ヒステリシス回路１３は、アンプ５の後段側に接続されている。ヒステリシス回路１３は、電源電圧ノードＶccと接地ノードとの間にカスコード接続されたＰＭＯＳトランジスタＱ５およびＮＭＯＳトランジスタＱ６を有する。ＰＭＯＳトランジスタＱ５のゲートとＮＭＯＳトランジスタＱ６のゲートはいずれも、アンプ５の出力ノードに接続されている。ＰＭＯＳトランジスタＱ５のドレインとＮＭＯＳトランジスタＱ６のドレインは磁気センサ１の出力端子Ｐ２に接続されている。ＰＭＯＳトランジスタＱ５の閾値とＮＭＯＳトランジスタＱ６の閾値とは異なっており、これにより、ヒステリシス特性を持たせている。
【００２７】
図６Ａは調整端子Ｐ４に接続される抵抗素子Ｒ２の抵抗値を可変させた場合の磁束密度と磁気センサ１の出力電圧ＤＯＵＴとの対応関係を示すグラフである。図６Ｂは制御電圧端子Ｐ３に供給される制御電圧Ｖctを可変させた場合の磁束密度と磁気センサ１の出力電圧ＤＯＵＴとの対応関係を示すグラフである。図６Ａと図６Ｂの横軸は磁束密度［Ｂ］、縦軸は磁気センサ１の出力電圧［Ｖ］である。図６Ａと図６Ｂの矢印が磁気感度の調整範囲を示している。
【００２８】
図６Ａと図６Ｂからわかるように、磁気センサ１がデジタル信号ＤＯＵＴを出力する場合であっても、調整端子Ｐ４に接続される抵抗素子Ｒ２の抵抗値調整により、磁気感度の粗調を行うことができる。また、制御電圧端子Ｐ３に供給される制御電圧Ｖctの電圧調整により、磁気感度の微調を行うことができる。
【００２９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３０】
１  磁気センサ、２  半導体装置、３  電圧−電流変換器、４  ホール素子、５  アンプ、１１  差動増幅器、１２  電流源、１３  ヒステリシス回路
【図１】
2017161475.tif 000003
【図２】
2017161475.tif 000004
【図３】
2017161475.tif 000005
【図４Ａ】
2017161475.tif 000006
【図４Ｂ】
2017161475.tif 000007
【図５】
2017161475.tif 000008
【図６Ａ】
2017161475.tif 000009
【図６Ｂ】
2017161475.tif 000010