(57)【要約】【課題】  モータ駆動電流を適切な値に設定することのできるモータ駆動制御装置を提供する。【解決手段】  コンパレータ１は、モータのコイルＬが接続されたＨブリッジ回路１０１がハイインピーダンスとなる期間にコイルＬに発生する誘起電圧Ｖｉをオフセット電圧Ｖｏｓ１と比較する。コンパレータ２は、誘起電圧Ｖｉを、オフセット電圧Ｖｏｓ１とは異なるオフセット電圧Ｖｏｓ２と比較する。電流検知部３は、Ｈブリッジ回路１０１に流れる電流がゼロとなったことを検知する。ＤＡＣデータ決定部４は、コンパレータ１の出力信号ＣＭＰ１、コンパレータ２の出力信号ＣＭＰ２および電流検知部３の出力信号である０Ａ検知信号にもとづいて、モータ駆動電流制御のための基準電圧を生成するＤＡコンバータ１０３へ入力するデジタルデータの値を決定する。【選択図】  図１
2017041951.tif 000002
【特許請求の範囲】
【請求項１】
モータのコイルが接続されたＨブリッジ回路がハイインピーダンスとなる期間に前記コイルに発生する誘起電圧を第１の閾値と比較する第１のコンパレータと、
前記誘起電圧を前記第１の閾値とは異なる値の第２の閾値と比較する第２のコンパレータと、
前記Ｈブリッジ回路に流れる電流がゼロとなったことを検知する電流検知部と、
前記第１のコンパレータの出力、前記第２のコンパレータの出力および前記電流検知部の出力にもとづいて、モータ駆動電流制御のための基準電圧を生成するＤＡコンバータへ入力するデジタルデータの値を決定するＤＡＣデータ決定部と
を備えることを特徴とするモータ駆動制御装置。
【請求項２】
前記ＤＡＣデータ決定部は、
前記電流検知部が電流ゼロを検出した後のクロックの立ち上り時点での前記第１のコンパレータの出力を第１比較出力とし、前記第２のコンパレータの出力を第２比較出力として、
前記第１比較出力が、前記誘起電圧が前記第１の閾値を超えていることを示し、前記第２比較出力が、前記誘起電圧が前記第２の閾値を超えていることを示すときは、現在のデータ値から予め定められた値を減算し、
前記第１比較出力が、前記誘起電圧が前記第１の閾値を超えていないことを示し、前記第２比較出力が前記誘起電圧が前記第２の閾値を超えていないことを示すときは、前記デジタルデータの値をブースト処理設定値とし、
前記第１比較出力が、前記誘起電圧が前記第１の閾値を超えていることを示し、前記第２比較出力が、前記誘起電圧が前記第２の閾値を超えていないことを示すときは、現在のデータ値を保持する
ことを特徴とする請求項１に記載のモータ駆動制御装置。
【請求項３】
前記誘起電圧は、前記Ｈブリッジ回路がＭＯＳ回生モードとされた後に前記電流検知部が電流ゼロを検出したときに前記コイルに発生した電圧である
ことを特徴とする請求項２に記載のモータ駆動制御装置。
【請求項４】
前記ＤＡＣデータ決定部は、前記電流検知部が電流ゼロを検出しないときは、現在のデータ値を保持する
ことを特徴とする請求項１に記載のモータ駆動制御装置。
【請求項５】
前記ＤＡＣデータ決定部は、前記電流検知部が電流ゼロを検出しないときは、前記デジタルデータの値を初期化する
ことを特徴とする請求項１に記載のモータ駆動制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、モータ駆動制御装置に関する。
【背景技術】
【０００２】
ステッピングモータの駆動制御では、モータ駆動波のゼロクロス位相とロータ回転のゼロクロス位相が一致しているときが最も効率が高い状態である。しかし、モータ回転には揺らぎがあるため、効率を高めすぎると低負荷での脱調が発生する。そのため、高効率駆動では、必要最小限の電流よりも多めの電流を流し、モータ回転の安定化を図る必要がある。
【０００３】
そこで、従来、モータコイルの両端がハイインピーダンスになる期間の誘起電圧の大きさとオフセット電圧とをコンパレータで比較し、その比較結果にもとづいてモータ駆動電流の大きさを制御することが行われている。
【０００４】
この場合、モータコイルの誘起電圧がオフセット電圧よりも大きい場合はモータ駆動電流を減らすように制御される。モータ駆動電流の初期値は最大電流とされるので、低負荷の場合、この制御によりモータ駆動電流は、次第に小さくなる。これに対して、負荷が変動して高負荷になると、モータコイルの誘起電圧がオフセット電圧よりも小さくなる。この場合、モータ駆動電流を急速に高めるブースト処理が行われる。
【０００５】
ところが、ロータ回転に揺らぎが発生すると、低負荷にも関わらず、モータコイルの誘起電圧がオフセット電圧よりも小さくなり、本来必要のないブースト処理が実行されてしまう、という問題が生じる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開特開２０１０−１７８４７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、モータ駆動電流を適切な値に設定することのできるモータ駆動制御装置を提供することにある。
【課題を解決するための手段】
【０００８】
実施形態のモータ駆動制御装置は、第１のコンパレータと、第２のコンパレータと、電流検知部と、ＤＡＣデータ決定部とを備える。第１のコンパレータは、モータのコイルが接続されたＨブリッジ回路がハイインピーダンスとなる期間に前記コイルに発生する誘起電圧を第１の閾値と比較する。第２のコンパレータは、前記誘起電圧を前記第１の閾値とは異なる値の第２の閾値と比較する。電流検知部は、前記Ｈブリッジ回路に流れる電流がゼロとなったことを検知する。ＤＡＣデータ決定部は、前記第１のコンパレータの出力、前記第２のコンパレータの出力および前記電流検知部の出力にもとづいて、モータ駆動電流制御のための基準電圧を生成するＤＡコンバータへ入力するデジタルデータの値を決定する。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態のモータ駆動制御装置の構成の例を示すブロック図。
【図２】第１の実施形態のＤＡＣデータ決定部の内部構成の例を示すブロック図。
【図３】第１の実施形態のＤＡＣデータ決定部の判定部の判定例を示す図。
【図４】第１の実施形態のモータ駆動制御装置の動作の例を示す波形図。
【図５】第１の実施形態のモータ駆動制御装置の動作の例を示す波形図。
【図６】第１の実施形態のモータ駆動制御装置の動作の例を示す波形図。
【図７】第１の実施形態のモータ駆動制御装置の動作の例を示す波形図。
【図８】第２の実施形態のＤＡＣデータ決定部の内部構成の例を示すブロック図。
【図９】第２の実施形態のＤＡＣデータ決定部のクロス判定用フリップフロップの動作の例を示す波形図。
【図１０】第２の実施形態のＤＡＣデータ決定部の判定部の判定例を示す図。
【図１１】第２の実施形態のＤＡＣデータ決定部の判定部の判定動作を説明するための図。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【００１１】
（第１の実施形態）
図１は、第１の実施形態のモータ駆動制御装置の構成の例を示すブロック図である。
【００１２】
本実施形態のモータ駆動制御装置は、コンパレータ１と、コンパレータ２と、電流検知部３と、ＤＡＣデータ決定部４と、を備える。
【００１３】
コンパレータ１は、モータのコイルＬが接続されたＨブリッジ回路１０１がハイインピーダンスとなる期間にコイルＬに発生する誘起電圧Ｖｉを、第１の閾値であるオフセット電圧Ｖｏｓ１と比較する。ここでは、誘起電圧Ｖｉがオフセット電圧Ｖｏｓ１よりも小さいときに、コンパレータ１の出力信号ＣＭＰ１が‘１’になるものとする。
【００１４】
ここで、Ｈブリッジ回路１０１は、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３およびＭ４により構成される回路であり、モータのコイルＬへ流す電流の向きおよび導通を制御する。
【００１５】
モータのコイルＬに発生する誘起電圧Ｖｉは、コイルＬの両端に接続された誘起電圧検出部１０２から出力される。
【００１６】
コンパレータ２は、コイルＬに発生する誘起電圧Ｖｉを、第２の閾値であるオフセット電圧Ｖｏｓ２と比較する。オフセット電圧Ｖｏｓ２は、オフセット電圧Ｖｏｓ１とは異なる値に設定される。ここでは、誘起電圧Ｖｉがオフセット電圧Ｖｏｓ２よりも小さいときに、コンパレータ２の出力信号ＣＭＰ２が‘１’になるものとする。
【００１７】
コンパレータ１およびコンパレータ２は、ともに、コイルＬに発生する誘起電圧Ｖｉを閾値と比較する。しかし、閾値が異なるので、その判定タイミングが異なる。
【００１８】
例えば、Ｖｏｓ１＞Ｖｏｓ２と設定した場合、誘起電圧Ｖｉが立ち下り状態では、コンパレータ１の出力ＣＭＰ１が先ず‘０’から‘１’へ変化し、その後、コンパレータ２の出力ＣＭＰ２が‘０’から‘１’へ変化する。一方、誘起電圧Ｖｉの立ち上り状態では、コンパレータ２の出力ＣＭＰ２の方が先に‘１’から‘０’へ変化し、その後、コンパレータ１の出力ＣＭＰ１が‘１’から‘０’へ変化する。
【００１９】
そこで、本実施形態では、コンパレータ１、２の出力変化の順番が常に一定になるよう、誘起電圧検出部１０２により、誘起電圧Ｖｉの極性が半周期ごとに反転させられている。
【００２０】
ここでは、誘起電圧Ｖｉが立ち下り状態でコンパレータ１が先に出力変化するよう、Ｖｏｓ１＞Ｖｏｓ２と設定されている。
【００２１】
電流検知部３は、Ｈブリッジ回路１０１に流れる電流がゼロとなったことを検知する回路である。電流検知部３は、Ｈブリッジ回路１０１と接地端子との間に接続された抵抗ＲＳの端子電圧を接地電位と比較し、抵抗ＲＳの端子電圧が接地電位と等しくなったときに、出力信号である０Ａ検知信号を‘１’とする。
【００２２】
Ｈブリッジ回路１０１に流れる電流はハイインピーダンス状態になったときにゼロとなるので、電流検知部３から出力される０Ａ検知信号は、Ｈブリッジ回路１０１がハイインピーダンス状態になったことを示す信号となる。
【００２３】
なお、本実施形態では、電流検知部３の検知感度を高めるため、Ｈブリッジ回路１０１は、ＭＯＳ回生期間を設けてコイルＬに流れる電流を電源へ還流させた後に、ハイインピーダンス状態とされる。
【００２４】
ＤＡＣデータ決定部４は、コンパレータ１の出力信号ＣＭＰ１、コンパレータ２の出力信号ＣＭＰ２および電流検知部３の出力信号である０Ａ検知信号にもとづいて、モータ駆動電流制御のための基準電圧を生成するＤＡコンバータ１０３へ入力するデジタルデータの値を決定する。
【００２５】
ここで、ＤＡコンバータ１０３は、Ｈブリッジ回路１０１のＭＯＳトランジスタＭ１〜Ｍ４のスイッチングを制御する駆動制御部１０４へ入力する基準電圧を生成する回路である。
【００２６】
駆動制御部１０４は、ＤＡコンバータ１０３から入力される基準電圧が変化すると、それに応じてモータの駆動電流を変化させるべく、Ｈブリッジ回路１０１を制御する。このとき、駆動制御部１０４は、入力される基準電圧が下がるとモータの駆動電流を減少させ、基準電圧が上がると駆動電流を増加させ、基準電圧が変化しないときは駆動電流の大きさを保持するよう、Ｈブリッジ回路１０１を制御する。
【００２７】
図２に、ＤＡＣデータ決定部４の内部構成の例を示す。図２に示す例では、ＤＡＣデータ決定部４は、Ｆ／Ｆ（フリップフロップ回路）４１、Ｆ／Ｆ４２、Ｆ／Ｆ４３、判定部４４およびレジスタ４５を備える。
【００２８】
Ｆ／Ｆ４１は、データ入力端子Ｄが電源端子に接続され、クロック端子ＣＫへ０Ａ検知信号が入力され、リセット端子Ｒへクロック信号ＣＫが入力される。Ｆ／Ｆ４１の出力信号ＴＰは、０Ａ検知信号が‘１’となったときに‘１’となり、その後、クロック信号ＣＫが‘１’となると、‘０’へリセットされる。
【００２９】
０Ａ検知信号はＨブリッジ回路１０１がハイインピーダンス状態になったときに‘１’となる信号である。したがって、Ｆ／Ｆ４１の出力信号ＴＰは、Ｈブリッジ回路１０１がハイインピーダンス期間であることを示す信号となる。
【００３０】
Ｆ／Ｆ４２は、データ入力端子Ｄへコンパレータ１の出力信号ＣＭＰ１が入力され、クロック端子ＣＫへＦ／Ｆ４１の出力信号ＴＰが入力される。ここで、Ｆ／Ｆ４２は、クロック信号の立ち下り同期型のフリップフリップ回路とする。
【００３１】
したがって、Ｆ／Ｆ４２は、Ｆ／Ｆ４１の出力信号ＴＰの立ち下り、すなわち、Ｈブリッジ回路１０１のハイインピーダンス期間の終了に同期して、コンパレータ１の出力信号ＣＭＰ１の値を取り込む。
【００３２】
Ｆ／Ｆ４３は、データ入力端子Ｄへコンパレータ２の出力信号ＣＭＰ２が入力され、クロック端子ＣＫへＦ／Ｆ４１の出力信号ＴＰが入力される。このＦ／Ｆ４３も、クロック信号の立ち下り同期型のフリップフリップとする。
【００３３】
したがって、Ｆ／Ｆ４３は、Ｈブリッジ回路１０１のハイインピーダンス期間の終了に同期して、コンパレータ２の出力信号ＣＭＰ２の値を取り込む。
【００３４】
判定部４４は、Ｆ／Ｆ４２の出力信号Ｃ１とＦ／Ｆ４３の出力信号Ｃ２の値の組み合わせに応じて、ＤＡコンバータ１０３へ入力するデジタルデータの値をどうするかを決定する。
【００３５】
レジスタ４５には、ＤＡＣデータ決定部４により決定された値が格納される。また、初期状態では、このレジスタ４５に初期値が格納される。このレジスタ４５に格納された値が、ＤＡＣデータとしてＤＡコンバータ１０３へ出力される。
【００３６】
図３に、Ｆ／Ｆ４２の出力信号Ｃ１とＦ／Ｆ４３の出力信号Ｃ２の組み合わせに対する判定部４４の判定結果の例を示す。この判定部４４の判定動作について、図４〜図７に示す波形図を参照しながら説明する。
【００３７】
（１）Ｃ１＝１、Ｃ２＝１のとき
この組み合わせは、図４に示すように、誘起電圧Ｖｉの位相がモータ駆動電流の位相よりも進んでいるときに生じる。
【００３８】
すなわち、誘起電圧Ｖｉの位相がモータ駆動電流の位相よりも進んでいるときは、０Ａ検知信号が‘１’になるより前に、コンパレータ１の出力信号ＣＭＰ１およびコンパレータ２の出力信号ＣＭＰ２は、ともに‘１’となっている。したがって、Ｆ／Ｆ４１の出力信号ＴＰの立ち下り時にＦ／Ｆ４２、Ｆ／Ｆ４３からそれぞれ出力される出力信号Ｃ１、Ｃ２は、ともに‘１’となる。
【００３９】
この場合は、モータの負荷が軽負荷と考えられるので、判定部４４は、モータの駆動電流を減少させるため、ＤＡＣデータを現在の値からある一定値を減算した値とするように決定する。ここで、減算する一定値は、予め定められているものとする。
【００４０】
これにより、図４に示すように、ＤＡＣデータは、Ｆ／Ｆ４１の出力信号ＴＰの立ち下り時、すなわち、Ｈブリッジ回路１０１のハイインピーダンス（ＨＺ）期間の終了時に、それまでの値から一定値が減算された値となる。
【００４１】
（２）Ｃ１＝０、Ｃ２＝０のとき
この組み合わせは、図５に示すように、誘起電圧Ｖｉの位相がモータ駆動電流の位相よりも遅れているときに生じる。
【００４２】
すなわち、誘起電圧Ｖｉの位相がモータ駆動電流の位相よりも遅れているときは、Ｈブリッジ回路１０１のＨＺ期間終了後に、コンパレータ１の出力信号ＣＭＰ１およびコンパレータ２の出力信号ＣＭＰ２は、１’となる。したがって、Ｆ／Ｆ４１の出力信号ＴＰの立ち下り時にＦ／Ｆ４２、Ｆ／Ｆ４３からそれぞれ出力される出力信号Ｃ１、Ｃ２は、ともに‘０’である。
【００４３】
この場合は、モータの負荷が重負荷と考えられるので、モータのトルクを急速に高めるため、モータ駆動電流に対するブースト処理を行う必要がある。そこで、判定部４４は、ＤＡＣデータをこのブースト処理に対応した値とするように決定する。
【００４４】
これにより、図５に示すように、ＤＡＣデータは、Ｈブリッジ回路１０１のＨＺ期間の終了時に、それまでの値からブースト処理値へと一気に上昇する。
【００４５】
（３）Ｃ１＝１、Ｃ２＝０のとき
この組み合わせは、図６に示すように、誘起電圧Ｖｉの位相とモータ駆動電流の位相がほぼ一致しているときに生じる。
【００４６】
すなわち、誘起電圧Ｖｉの位相とモータ駆動電流の位相がほぼ一致しているときは、コンパレータ１の出力信号ＣＭＰ１は、Ｈブリッジ回路１０１のＨＺ期間の終了前に‘１’となるが、コンパレータ２の出力信号ＣＭＰ２は、Ｈブリッジ回路１０１のＨＺ期間の終了後に‘１’となる。したがって、Ｆ／Ｆ４１の出力信号ＴＰの立ち下り時に、Ｆ／Ｆ４２の出力信号Ｃ１は‘１’となるが、Ｆ／Ｆ４３の出力信号Ｃ２は、‘０’となる。
【００４７】
この場合は、モータ駆動電流は最適と考えられるので、判定部４４は、ＤＡＣデータの値を保持するように決定する。
【００４８】
（ロータ回転の揺らぎ発生時の動作）
このとき、ロータ回転に揺らぎが発生すると、図７に示すように、誘起電圧Ｖｉも揺らいで、その位相に遅れが生じる場合がある。その場合、コンパレータ１の出力信号ＣＭＰ１およびコンパレータ２の出力信号ＣＭＰ２の立ち上りにも遅れが生じる。
【００４９】
しかし、コンパレータ１の出力信号ＣＭＰ１の立ち上りが、Ｈブリッジ回路１０１のＨＺ期間の終了前であれば、Ｆ／Ｆ４２の出力信号Ｃ１は‘１’のままである。したがって、この場合、判定部４４は、ＤＡＣデータの値を保持するように決定する。
【００５０】
すなわち、ロータ回転に揺らぎが発生しても、Ｆ／Ｆ４２の出力信号Ｃ１が‘１’である限りは、ブースト処理が行われることはない。
【００５１】
（０Ａ検知信号が出力されないときの処理）
クロック信号ＣＫの周波数が高い場合、Ｈブリッジ回路１０１のＨＺ期間が短く、電流検知部３での処理が間に合わず、０Ａ検知信号が出力されない場合がある。この場合、ＤＡＣデータ決定部４は、ＤＡＣデータの現在の値を保持するようにする。あるいは、ＤＡＣデータの値を初期値とするようにする。
【００５２】
このような本実施形態によれば、２つのコンパレータを設け、Ｈブリッジ回路のハイインピーダンス期間終了時の２つのコンパレータの出力値の組み合わせにもとづいてＤＡＣデータ値を決定するので、高効率駆動時にロータ回転の揺らぎが生じてモータのコイルの誘起電圧に位相遅れが生じたときに、ブースト処理が行われないようにすることができる。これにより、ロータ回転に揺らぎにより不必要なブースト処理が実行されることを防止することができる。
【００５３】
（第２の実施形態）
上述の第１の実施形態では、２つのコンパレータの出力値の組み合わせにもとづいてブースト処理に対する判定を行うことのできるＤＡＣデータ決定部の例を示したが、モータ駆動制御では脱調を防止することも重要である。そこで、本実施形態では、ブースト処理に対する判定のみならず、脱調防止に対する判定も行うことのできるＤＡＣデータ決定部の例を示す。
【００５４】
図８は、本実施形態のＤＡＣデータ決定部４Ａの内部構成の例を示すブロック図である。ＤＡＣデータ決定部４Ａでは、図２に示した第１の実施形態のＤＡＣデータ決定部４に対して、フリップフロップ回路Ｆ／Ｆ４６、Ｆ／Ｆ４７が追加され、その出力が判定部４４Ａへ入力されている。
【００５５】
Ｆ／Ｆ４６およびＦ／Ｆ４７は、誘起電圧Ｖｉが、Ｈブリッジ回路１０１のＨＺ期間中に、オフセット電圧Ｖｏｓ１、Ｖｏｓ２を横切った（クロス）か、どうかを検出するために設けられた回路である。
【００５６】
Ｆ／Ｆ４６は、データ入力端子ＤへＦ／Ｆ４１の出力信号ＴＰが入力され、クロック端子ＣＫへコンパレータ１の出力信号ＣＭＰ１が入力され、出力端子Ｑからクロス検出信号Ｘ１が出力される。
【００５７】
Ｆ／Ｆ４７は、データ入力端子ＤへＦ／Ｆ４１の出力信号ＴＰが入力され、クロック端子ＣＫへコンパレータ２の出力信号ＣＭＰ２が入力され、出力端子Ｑからクロス検出信号Ｘ２が出力される。
【００５８】
次に、図９に示す波形図を用いて、Ｆ／Ｆ４６におけるクロス検出動作について説明する。
【００５９】
Ｆ／Ｆ４１の出力信号ＴＰは、Ｈブリッジ回路１０１のＨＺ期間中‘１’となる信号である。また、コンパレータ１の出力信号ＣＭＰ１は、誘起電圧Ｖｉがオフセット電圧Ｖｏｓ１をクロスすると、‘０’から‘１’へ変化する信号である。
【００６０】
したがって、図９（ａ）に示すように、Ｈブリッジ回路１０１のＨＺ期間中に誘起電圧Ｖｉがオフセット電圧Ｖｏｓ１をクロスすると、コンパレータ１の出力信号ＣＭＰ１は、このＨＺ期間中に‘０’から‘１’へ立ち上がる。
【００６１】
そのため、Ｆ／Ｆ４６は、この出力信号ＣＭＰ１の立ち上りで、Ｆ／Ｆ４１の出力信号ＴＰの‘１’を読み取り、クロス検出信号Ｘ１に‘１’を出力する。
【００６２】
その後、出力信号ＴＰの立ち下りで、Ｆ／Ｆ４２の出力信号Ｃ１が‘０’から‘１’へ変化する。
【００６３】
一方、図９（ｂ）に示すように、Ｈブリッジ回路１０１のＨＺ期間よりも前に誘起電圧Ｖｉがオフセット電圧Ｖｏｓ１をクロスした場合、このときのＦ／Ｆ４１の出力信号ＴＰは‘０’であるため、Ｆ／Ｆ４６は、この‘０’を読み取り、クロス検出信号Ｘ１に‘０’を出力する。
【００６４】
この場合も、Ｆ／Ｆ４２の出力信号Ｃ１は、出力信号ＴＰの立ち下りで‘０’から‘１’へ変化する。
【００６５】
このように、Ｆ／Ｆ４６から出力されるクロス検出信号Ｘ１は、誘起電圧ＶｉがＨブリッジ回路１０１のＨＺ期間中にオフセット電圧Ｖｏｓ１をクロスしたことを示す信号となる。同様に、Ｆ／Ｆ４７から出力されるクロス検出信号Ｘ２は、誘起電圧ＶｉがＨブリッジ回路１０１のＨＺ期間中にオフセット電圧Ｖｏｓ２をクロスしたことを示す信号となる。
【００６６】
図９（ａ）と図９（ｂ）に示す例では、いずれも、Ｆ／Ｆ４１の出力信号ＴＰの立ち下り、すなわち、Ｈブリッジ回路１０１のＨＺ期間の終了時点でＦ／Ｆ４２の出力信号Ｃ１が‘１’であるので、誘起電圧Ｖｉの位相がモータ駆動電流の位相よりも進んだ状態である。しかし、位相の進み具合を比較すると、図９（ａ）に示す例の方が、図９（ｂ）示す例よりも位相の進みが小さい状態といえる。
【００６７】
すなわち、図９（ａ）示す例は、モータのトルクが適正に制御され、誘起電圧Ｖｉの位相がモータ駆動電流の位相に接近した状態、いわば理想に近い状態を示している。しかし、このような理想に近い状態のときは、ＤＡＣデータを減算してモータ駆動電流を減らすと、逆に脱調の危険性が増大する。
【００６８】
そこで、本実施形態では、判定部４４Ａが、クロス検出信号Ｘ１、Ｘ２を用いて、誘起電圧Ｖｉの位相の進みの程度を判断し、脱調のおそれがある場合にはＤＡＣデータを加算し、モータ駆動電流の脱調に対するマージンを増大させるような処理を行う。
【００６９】
図１０に、Ｆ／Ｆ４２、４３の出力信号Ｃ１、Ｃ２と、クロス検出信号Ｘ１、Ｘ２の組み合わせに対する判定部４４Ａの判定結果の例を示す。この判定部４４Ａの判定動作について、図１１に示す誘起電圧Ｖｉの位相の違いを示す図を参照しながら説明する。ここでは、Ｃ１、Ｃ２、Ｘ１、Ｘ２の組み合わせを（ａ）〜（ｆ）の６通りに分け、図１１も、それに合わせて（ａ）〜（ｆ）の６通りの例を示す。
【００７０】
（ａ）Ｃ１＝１、Ｃ２＝１、Ｘ１＝０、Ｘ２＝０のとき
この組み合わせは、図１１（ａ）に示すように、誘起電圧Ｖｉの位相が大きく進んでいるときに生じる。そこで、判定部４４Ａは、モータの駆動電流を減少させるため、ＤＡＣデータの減算を決定する。
【００７１】
（ｂ）Ｃ１＝１、Ｃ２＝１、Ｘ１＝０、Ｘ２＝１のとき
この組み合わせは、図１１（ｂ）に示すように、誘起電圧Ｖｉの位相の進みが小さくなったときに生じる。そこで、判定部４４Ａは、ＤＡＣデータの保持を決定する。
【００７２】
（ｃ）Ｃ１＝１、Ｃ２＝１、Ｘ１＝１、Ｘ２＝１のとき
この組み合わせは、図１１（ｃ）に示すように、誘起電圧Ｖｉの位相が急速に遅れ出しているときに生じる。そこで、判定部４４Ａは、脱調に対するマージンを増大させるため、ＤＡＣデータの加算を決定する。
【００７３】
（ｄ）Ｃ１＝１、Ｃ２＝０、Ｘ１＝０、Ｘ２＝０のとき
この組み合わせは、図１１（ｄ）に示すように、誘起電圧Ｖｉの位相が緩やかに遅れ出したときに生じる。そこで、判定部４４Ａは、ＤＡＣデータの保持を決定する。
【００７４】
（ｅ）Ｃ１＝１、Ｃ２＝０、Ｘ１＝１、Ｘ２＝０のとき
この組み合わせは、図１１（ｅ）に示すように、誘起電圧Ｖｉの位相の遅れが大きくなり出したときに生じる。そこで、判定部４４Ａは、ＤＡＣデータをモータ駆動電流のブースト処理に対応した値とするように決定する。
【００７５】
（ｆ）Ｃ１＝０、Ｃ２＝０、Ｘ１＝０、Ｘ２＝０のとき
この組み合わせは、図１１（ｆ）に示すように、誘起電圧Ｖｉの位相が遅れているときに生じる。そこで、判定部４４Ａは、ＤＡＣデータをモータ駆動電流のブースト処理に対応した値とするように決定する。
【００７６】
このような本実施形態によれば、クロス検出信号Ｘ１、Ｘ２も加えて、誘起電圧Ｖｉの位相に対する判定条件を細分化しているので、モータ駆動電流をよりきめ細かく制御でき、モータの脱調を防止することができる。
【００７７】
以上説明した少なくとも１つの実施形態のモータ駆動制御装置によれば、モータ駆動電流を適切な値に設定することができる。
【００７８】
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７９】
１、２  コンパレータ
３  電流検知部
４、４Ａ  ＤＡＣデータ決定部
４１、４２、４３、４６，４７  フリップフリップ回路
４４、４４Ａ  判定部
４５  レジスタ
【図１】
2017041951.tif 000003
【図２】
2017041951.tif 000004
【図３】
2017041951.tif 000005
【図４】
2017041951.tif 000006
【図５】
2017041951.tif 000007
【図６】
2017041951.tif 000008
【図７】
2017041951.tif 000009
【図８】
2017041951.tif 000010
【図９】
2017041951.tif 000011
【図１０】
2017041951.tif 000012
【図１１】
2017041951.tif 000013