(57)【要約】【課題】歩留りの向上を図ることが可能なプリント配線板及びその製造方法の提供を目的とする。【解決手段】本発明のプリント配線板１０は、ビルドアップ絶縁層１５と、ビルドアップ絶縁層１５上に形成されるＦ面導体パッド２３と、Ｆ面導体パッド２３上に積層され、Ｆ面導体パッド２３を露出するためのＦ面開口２７を有するＦ面ソルダーレジスト層２９Ｆと、Ｆ面開口２７に形成され、Ｆ面ソルダーレジスト層２９Ｆの上表面より上方に突出する外部接続端子４１と、を有する。外部接続端子４１は、複数の第１外部接続端子４１Ａと、複数の第１外部接続端子４１Ａよりも端子間のピッチが小さい複数の第２外部接続端子４１Ｂとからなり、第１外部接続端子４１Ａは、めっき膜又は半田ボールにより形成され、第２外部接続端子４１Ｂは、スタッドバンプにより形成されている。【選択図】図３
2017022321.tif 000002
【特許請求の範囲】
【請求項１】
層間樹脂絶縁層と、
前記層間樹脂絶縁層上に形成される導体パッドと、
前記導体パッド上に積層され、前記導体パッドの少なくとも一部を露出するための開口部を有するソルダーレジスト層と、
前記開口部に形成され、前記ソルダーレジスト層の上表面より上方に突出する外部接続端子と、を有するプリント配線板であって、
前記外部接続端子は、複数の第１外部接続端子と、前記複数の第１外部接続端子よりも端子間のピッチが小さい複数の第２外部接続端子とからなり、
前記第１外部接続端子は、めっき膜又は半田ボールにより形成され、
前記第２外部接続端子は、スタッドバンプにより形成されている。
【請求項２】
請求項１に記載のプリント配線板において、
前記複数の第１外部接続端子の上表面と前記複数の第２外部接続端子の上表面は、同一平面上に位置している。
【請求項３】
請求項１又は２に記載のプリント配線板において、
前記第１外部接続端子は、無電解Ｎｉ／Ｐｄ／Ａｕめっき膜又はＣｕめっき膜により形成されている。
【請求項４】
請求項３に記載のプリント配線板において、
前記第１外部接続端子は、無電解Ｎｉ／Ｐｄ／Ａｕめっき膜により形成され、
前記無電解Ｎｉ／Ｐｄ／Ａｕめっき膜におけるＮｉ層の厚みは１０〜３５μｍ、Ｐｄ層の厚みは０．１〜１μｍ、Ａｕ層の厚みは０．０３〜０．１μｍである。
【請求項５】
請求項１乃至４のうち何れか１の請求項に記載のプリント配線板において、
前記スタッドバンプは、Ａｕ、Ｃｕ、Ａｌ、Ａｇ又はＡｕ合金により形成されている。
【請求項６】
請求項１乃至５のうち何れか１の請求項に記載のプリント配線板において、
前記開口部には、前記第１外部接続端子を形成するための第１開口部と、前記第２外部接続端子を形成するための第２開口部と、が設けられ、
前記第１開口部の開口径が前記第２開口部の開口径よりも大きくなっている。
【請求項７】
請求項１乃至６のうち何れか１の請求項に記載のプリント配線板において、
前記第１外部接続端子の頂部と前記ソルダーレジスト層の上表面との高低差が１５μｍ以下である。
【請求項８】
請求項１乃至７のうち何れか１の請求項に記載のプリント配線板において、
電子部品を内蔵するキャビティを、さらに有し、
前記第２外部接続端子は、前記電子部品の端子に接続されている。
【請求項９】
請求項８に記載のプリント配線板において、
前記複数の第２外部接続端子は、厚さ方向から見て前記電子部品に重ねて配置されると共に、前記複数の第１外部接続端子は、厚さ方向から見て前記電子部品の外側に配置され、
前記複数の第１外部接続端子の端子間のピッチは、６０〜１８０μｍであって、前記複数の第２外部接続端子の端子間のピッチは、３０〜８０μｍである。
【請求項１０】
層間樹脂絶縁層上に複数の導体パッドを形成することと、
前記導体パッド上に、前記導体パッドの少なくとも一部を露出するための開口部を有するソルダーレジスト層を形成することと、
前記開口部に外部接続端子を形成することと、を含むプリント配線板の製造方法であって、
前記複数の導体パッドを形成するにあたり、複数の第１導体パッドと、前記複数の第１導体パッドよりもパッド間の間隔が小さい複数の第２導体パッドと、を形成しておき、
前記外部接続端子を形成するにあたり、前記第１導体パッド上にめっき膜又は半田ボールを形成して第１外部接続端子を形成してから、前記第２導体パッド上にスタッドバンプを形成して第２接続端子を形成する。
【請求項１１】
請求項１０に記載のプリント配線板の製造方法において、
フラッタニング治具を用いて前記複数の第１外部接続端子の上表面と前記複数の第２外部接続端子の上表面の高さを揃えることをさらに含む。
【請求項１２】
請求項１１に記載のプリント配線板の製造方法において、
前記フラッタニング治具は、金属板、切削工具又は研磨工具である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導体パッドを露出させる開口部に外部接続端子が形成されているプリント配線板及びその製造方法に関する。
【背景技術】
【０００２】
従来、この種のプリント配線板として、ソルダーレジスト層に導体パッドを露出させる複数の開口部が形成され、導体パッド上の半田バンプによって、開口部にソルダーレジスト層の上表面より上方に突出する外部接続端子が複数形成されているものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１７２０７３号公報（段落［００１７］、図６）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来のプリント配線板では、端子間のピッチが異なる２種類の外部接続端子を設けることが困難であり、歩留りが低くなるという問題が考えられる。
【０００５】
本発明は、上記事情に鑑みてなされたもので、歩留りの向上を図ることが可能なプリント配線板及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた本発明に係るプリント配線板は、層間樹脂絶縁層と、前記層間樹脂絶縁層上に形成される導体パッドと、前記導体パッド上に積層され、前記導体パッドの少なくとも一部を露出するための開口部を有するソルダーレジスト層と、前記開口部に形成され、前記ソルダーレジスト層の上表面より上方に突出する外部接続端子と、を有するプリント配線板であって、前記外部接続端子は、複数の第１外部接続端子と、前記複数の第１外部接続端子よりも端子間のピッチが小さい複数の第２外部接続端子とからなり、前記第１外部接続端子は、めっき膜又は半田ボールにより形成され、前記第２外部接続端子は、スタッドバンプにより形成されている。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１実施形態に係るプリント配線板の側断面図
【図２】プリント配線板の一部を拡大した側断面図
【図３】第１外部接続端子及び第２外部接続端子の断面図
【図４】プリント配線板の製造工程を示す図
【図５】プリント配線板の製造工程を示す図
【図６】プリント配線板の製造工程を示す図
【図７】プリント配線板の製造工程を示す図
【図８】プリント配線板の製造工程を示す図
【図９】第２実施形態に係るプリント配線板の一部を拡大した側断面図
【図１０】プリント配線板の製造工程を示す図
【図１１】プリント配線板の製造工程を示す図
【図１２】プリント配線板の製造工程を示す図
【図１３】第３実施形態に係るプリント配線板の一部を拡大した側断面図
【図１４】プリント配線板の製造工程を示す図
【図１５】プリント配線板の製造工程を示す図
【図１６】第４実施形態に係るプリント配線板の一部を拡大した側断面図
【図１７】プリント配線板の製造工程を示す図
【図１８】プリント配線板の製造工程を示す図
【図１９】変形例に係るプリント配線板の一部を拡大した側断面図
【図２０】（Ａ）変形例に係るプリント配線板の一部を拡大した側断面図、（Ｂ）変形例に係るプリント配線板の製造工程を示す図
【図２１】（Ａ）変形例に係るプリント配線板の側断面図、（Ｂ）変形例に係るプリント配線板の製造工程を示す図
【図２２】（Ａ）変形例に係るプリント配線板の側断面図、（Ｂ）変形例に係るプリント配線板の製造工程を示す図
【図２３】変形例に係るプリント配線板の側断面図
【図２４】変形例に係るプリント配線板の側断面図
【発明を実施するための形態】
【０００８】
［第１実施形態］
以下、本発明の第１実施形態を図１〜図８に基づいて説明する。図１に示すように、本実施形態のプリント配線板１０は、交互に積層されるビルドアップ絶縁層１５とビルドアップ導体層１６を備えている。本実施形態のプリント配線板１０の例では、ビルドアップ絶縁層１５とビルドアップ導体層１６は、コア基板１１の表側面であるＦ面１１Ｆと裏側面であるＢ面１１Ｂとに積層されている。
【０００９】
コア基板１１の表裏の両面には、コア導体層１２が形成されている。表側のコア導体層１２と裏側のコア導体層１２とは、コア基板１１を貫通するスルーホール導体１３によって接続されている。スルーホール導体１３は、コア基板１１を貫通するスルーホール１３Ａの壁面に、例えば、銅のめっきが形成されることにより形成されている。コア基板１１の厚さは、約６０〜７００μｍになっていて、コア導体層１２の厚さは、約７〜３５μｍになっている。なお、コア基板１１は、特開２０１２−６９９２６号公報の図１〜図２に示されるような製造方法によって製造されてもよい。
【００１０】
ビルドアップ絶縁層１５は、絶縁性材料で構成され、本発明の「層間樹脂絶縁層」に相当する。ビルドアップ絶縁層１５の厚さは、約１０〜３０μｍになっている。ここで、ビルドアップ絶縁層１５の厚さは、上下導体層間の距離で定義される。ビルドアップ導体層１６は、金属（例えば、銅）で構成され、その厚さは、約５〜１５μｍになっている
【００１１】
コア基板１１に最も近い最内のビルドアップ導体層１６とコア導体層１２とは、コア基板１１に最も近い最内のビルドアップ絶縁層１５を貫通するビア導体１７によって接続されている。また、積層方向で隣り合うビルドアップ導体層１６，１６同士は、それらビルドアップ導体層１６，１６の間に位置するビルドアップ絶縁層１５を貫通するビア導体１８によって接続されている。
【００１２】
複数のビルドアップ導体層１６のうちコア基板１１から最も遠い最外ビルドアップ導体層１６Ａ，１６Ａ上には、プリント配線板１０の表側面であるＦ面１０Ｆと裏側面であるＢ面１０Ｂとを構成するソルダーレジスト層２９，２９が形成されている。なお、ソルダーレジスト層２９の厚さは、約７〜２５μｍとなっている。ここで、ソルダーレジスト層２９の厚さは、最外ビルドアップ導体層１６Ａの上表面からソルダーレジスト層２９の上表面までの距離で定義される。
【００１３】
Ｂ面１０Ｂ側の最外ビルドアップ導体層１６Ａは、Ｂ面導体パッド２４を形成する。そして、プリント配線板１０のＢ面１０Ｂ側のソルダーレジスト層２９（以下、「Ｂ面ソルダーレジスト層２９Ｂ」という。）には、Ｂ面導体パッド２４の少なくとも一部を露出させるＢ面開口２８が複数形成されている。
【００１４】
Ｂ面導体パッド２４の上には、表面処理によってＢ面めっき膜４２が形成されている。このＢ面めっき膜４２は、Ｂ面開口２８の底部に配置されて、Ｂ面ソルダーレジスト層２９Ｂの外面に対して凹んでいる。また、Ｂ面めっき膜４２は、無電解Ｎｉ／Ｐｄ／Ａｕ金属層で構成されている。Ｂ面めっき膜４２におけるＮｉ層の厚さは３〜１０μｍ、Ｐｄ層の厚さは０．１〜１μｍ、Ａｕ層の厚さは０．０３〜０．１μｍになっている。なお、当該Ｂ面の表面処理については、特に限定されず、例えば、無電解Ｎｉ／Ａｕ層、ＯＳＰ膜等を形成する表面処理であってもよい。
【００１５】
Ｆ面１０Ｆ側の最外ビルドアップ導体層１６Ａは、Ｆ面導体パッド２３を形成する。そして、プリント配線板１０のＦ面１０Ｆを構成するソルダーレジスト層２９（以下、「Ｆ面ソルダーレジスト層２９Ｆ」という。）には、Ｆ面導体パッド２３の少なくとも一部を露出させるＦ面開口２７が複数形成されている。
【００１６】
Ｆ面導体パッド２３には、複数の第１導体パッド２３Ａと、複数の第１導体パッド２３Ａよりもパッド間のピッチが短い複数の第２導体パッド２３Ｂとが含まれている。具体的には、複数の第１導体パッド２３Ａのピッチは、約６０〜１８０μｍとなっていて、複数の第２導体パッド２３Ｂのピッチは、約３０〜８０μｍとなっている。なお、本実施形態では、Ｆ面導体パッド２３が本発明の「導体パッド」に相当し、Ｆ面ソルダーレジスト層２９Ｆが本発明の「ソルダーレジスト層」に相当する。
【００１７】
複数のＦ面開口２７には、第１導体パッド２３Ａを露出させる複数の第１開口２７Ａと、第２導体パッド２３Ｂを露出させる複数の第２開口２７Ｂとが含まれている。第１開口２７Ａの開口径は、第２開口２７Ｂの開口径より大きくなっている。具体的には、第１開口２７Ａの開口径は、約６０〜９０μｍとなっていて、第２開口２７Ｂの開口径は、約１５〜４０μｍとなっている。
【００１８】
図２に示すように、第１導体パッド２３Ａ及び第２導体パッド２３Ｂの上には、外部接続端子４１が形成されている。第１導体パッド２３Ａ上の外部接続端子４１（以下、「第１外部接続端子４１Ａ」という。）は、第１開口２７Ａ内を充填すると共に、Ｆ面ソルダーレジスト層２９Ｆの外側にバンプ状に突出し、外周部がＦ面ソルダーレジスト層２９Ｆ上に配置されている。第２導体パッド２３Ｂ上の外部接続端子４１（以下、「第２外部接続端子４１Ｂ」という。）は、第２導体パッド２３Ｂの上に配置される略ボール状のボディ４１Ｓと、ボディ４１Ｓの上部から突出した突部４１Ｔと、を有し、Ｆ面ソルダーレジスト層２９Ｆの上表面より上方に突出している。複数の第１外部接続端子４１Ａにおける端子間のピッチは、約６０〜１８０μｍとなっていて、複数の第２外部接続端子４１Ｂにおける端子間のピッチは、約３０〜８０μｍとなっている。。
【００１９】
詳細には、図３に示すように、第１導体パッド２３Ａ及び第２導体パッド２３Ｂの上には、表面処理層２２が形成されていて、その表面処理層２２の上に、第１外部接続端子４１Ａ及び第２外部接続端子４１Ｂが形成されている。表面処理層２２は、Ｂ面めっき膜４２と同様の構成となっていて、例えば、無電解Ｎｉ／Ｐｄ／Ａｕめっき膜で構成されている。
【００２０】
図３に示すように、第１外部接続端子４１Ａは、無電解Ｎｉ／Ｐｄ／Ａｕめっき膜で構成されている。無電解Ｎｉ／Ｐｄ／Ａｕめっき膜におけるＮｉ層４１Ｌの厚さは、１０〜３５μｍ、Ｐｄ層４１Ｍの厚さは、０．１〜１μｍ、Ａｕ層４１Ｎの厚さは、０．０３〜０．１μｍになっている。また、Ｆ面ソルダーレジスト層２９Ｆの上表面からのＮｉ層４１Ｌの突出高さは、３〜１５μｍになっている。なお、第１外部接続端子４１は、例えば、無電解Ｎｉ／Ａｕめっき膜等の他の無電解めっき膜で構成されてもよいし、電解めっき膜で構成されていてもよい。
【００２１】
第２外部接続端子４１Ｂは、スタッドバンプで形成されている。スタッドバンプを構成する金属としては、例えば、Ａｕ、Ｃｕ、Ａｌ、Ａｇ又はＡｕ合金等が挙げられる。
【００２２】
図３に示すように、複数の第１外部接続端子４１Ａの上表面と複数の第２外部接続端子４１Ｂの上表面とは、同一平面上に位置している。そして、外部接続端子４１（第１外部接続端子４１Ａと第２接続端子４１Ｂ）の上表面とＦ面ソルダーレジスト層２９Ｆの上表面との高低差は、１５μｍ以下となっている。なお、複数の第１外部接続端子４１Ａには、平坦な上表面を有するものが含まれ、複数の第２外部接続端子４１Ｂには、平坦な上表面を有するものが含まれている。
【００２３】
プリント配線板１０の構造に関する説明は以上である。次に、プリント配線板１０の製造方法を図４〜図８に基づいて説明する。
【００２４】
プリント配線板１０は、以下のようにして製造される。
（１）まず、図４に示す基板５０が準備される。基板５０は、以下のようにして得られる。即ち、コア基板１１のＦ面１１Ｆ側とＢ面１１Ｂ側とに複数のビルドアップ絶縁層１５とビルドアップ導体層１６が交互に積層される。そして、最も外側に配置される最外ビルドアップ導体層１６Ａ，１６Ａ上にＦ面導体パッド２３（第１導体パッド２３Ａと第２導体パッド２３Ｂ）とＢ面導体パッド２４が形成され、それらＦ面導体パッド２３とＢ面導体パッド２４の上にソルダーレジスト層２９，２９が形成されることで基板５０が得られる。なお、基板５０の表裏の一方側のＦ面５０Ｆがプリント配線板１０のＦ面１０Ｆとなり、他方側のＢ面５０Ｂがプリント配線板１０のＢ面１０Ｂとなる。
【００２５】
（２）図５に示すように、基板５０のＢ面５０Ｂ側のＢ面ソルダーレジスト層２９Ｂに、Ｂ面導体パッド２４の少なくとも一部を露出させるＢ面開口２８が形成される。また、基板５０のＦ面５０Ｆ側のＦ面ソルダーレジスト層２９Ｆに、Ｆ面導体パッド２３の少なくとも一部を露出させるＦ面開口２７が形成される。ここで、Ｆ面開口２７には、第１導体パッド２３Ａを露出させる第１開口２７Ａと、第１開口２７Ａよりも小径で第２導体パッド２３Ｂを露出させる第２開口２７Ｂとが形成される（図７（Ａ）参照）。
【００２６】
（３）図６に示すように、基板５０のＢ面５０Ｂ側に無電解めっき処理が行われ、Ｂ面導体パッド２４上にＢ面めっき膜４２が形成される。詳細には、まず、無電解Ｎｉめっき処理によってＢ面導体パッド２４上に無電解Ｎｉ層が形成される。次いで、無電解Ｐｄめっき処理によって、無電解Ｎｉ層の上に無電解Ｐｄ層が形成され、無電解Ａｕめっき処理によって、無電解Ｐｄ層上に無電解Ａｕ層が形成される。なお、無電解めっき処理の際、第２導体パッド２３Ｂ及び第１導体パッド２３Ａは、図示しない保護膜により保護される。
【００２７】
（４）図７（Ｂ）に示すように、Ｆ面導体パッド２３（第１導体パッド２３Ａ及び第２導体パッド２３Ｂ）上に表面処理層２２が形成される。表面処理層２２は、基板５０のＦ面５０Ｆ側に、無電解Ｎｉめっき処理、無電解Ｐｄめっき処理と無電解Ａｕめっき処理が順番に行われることで形成される。なお、表面処理層２２が形成される際、Ｂ面導体パッド２４は、図示しない保護膜により保護される。なお、表面処理層２２は、無電解Ｎｉ／Ａｕ層、無電解Ｓｎ層であっても良い。
【００２８】
（５）図７（Ｃ）に示すように、第１導体パッド２３Ａ上に形成されている表面処理層２２の上に、無電解めっき処理が行われ、第１外部接続端子４１Ａが形成される。無電解めっき処理では、まず、無電解Ｎｉ処理が行われ、表面処理層２２の上にＮｉ層４１Ｌが形成される。Ｎｉ層４１Ｌは、第１開口２７Ａを充填すると共に、Ｆ面ソルダーレジスト層２９Ｆの上表面から突出する。Ｎｉ層４１ＬのうちＦ面ソルダーレジスト層２９Ｆから突出する部分はドーム状になっていて、当該突出部分の外周部はＦ面ソルダーレジスト層２９Ｆ上に重ねて配置される。Ｎｉ層４１Ｌが形成されると、無電解Ｐｄめっき処理が行われ、さらに、無電解Ａｕめっき処理が行われる。これにより、Ｎｉ層４１Ｌ上にＰｄ層４１ＭとＡｕ層４１Ｎが積層され、図７（Ｃ）に示した第１外部接続端子４１Ａが形成される。なお、第１外部接続端子４１Ａが形成される際、第２導体パッド２３Ｂは、図示しない保護膜により保護される。
【００２９】
（６）図８（Ａ）に示すように、第２導体パッド２３Ｂ上に形成されている表面処理層２２の上に、ボンディングワイヤにより、第２外部接続端子４１Ｂが形成される。具体的には、第２外部接続端子４１Ｂは、ボール状に形成されたボンディングワイヤの先端部が切断されることで形成される。
【００３０】
（７）図８（Ｂ）に示すように、フラッタニング治具７０を用いて、第１外部接続端子４１Ａの上表面と第２外部接続端子４１Ｂの上表面とが同一平面上に揃えられる。フラッタニング治具７０としては、金属板が用いられる。これにより、第１外部接続端子４１Ａの上表面と第２外部接続端子４１Ｂの上表面とが共に、Ｆ面ソルダーレジスト層２９Ｆの上表面からの高さが１５μｍ以下となる位置に揃えられる。以上により、図１に示したプリント配線板１０が完成する。
【００３１】
本実施形態のプリント配線板１０の構造及び製造方法に関する説明は以上である。次に、プリント配線板１０の作用効果について説明する。
【００３２】
本実施形態のプリント配線板１０では、複数の外部接続端子４１に、複数の第１外部接続端子４１Ａと、複数の第１外部接続端子４１Ａよりも端子間のピッチが小さい複数の第２外部接続端子４１Ｂと、が設けられている。ここで、複数の第１外部接続端子４１Ａについては、めっき膜（詳細には、無電解Ｎｉ／Ｐｄ／Ａｕめっき膜）で形成され、複数の第２外部接続端子４１Ｂについては、スタッドバンプで形成されているので、例えば、第１外部接続端子４１Ａと第２外部接続端子４１Ｂの両方がめっき膜により形成される場合と比較して、第１外部接続端子４１Ａと第２外部接続端子４１Ｂの形成が容易となる。これにより、プリント配線板１０の歩留りの向上を図ることが可能となる。
【００３３】
また、本実施形態では、複数の第１外部接続端子４１Ａの上表面と複数の第２外部接続端子４１Ｂの上表面は、同一平面上に位置しているので、プリント配線板１０のＦ面１０Ｆ上に実装される電子部品９０（図３参照）の実装性を向上することが可能となる。
【００３４】
［第２実施形態］
以下、本発明の第２実施形態を図９〜図１２に基づいて説明する。図９に示すように、本実施形態のプリント配線板１０Ｖでは、第１導体パッド２３Ａの上に表面処理層２２が形成されていない。プリント配線板１０Ｖのその他の構成については、上記第１実施形態と同様になっているので、同一符号を付すことで説明を省略する。本実施形態のプリント配線板１０Ｖによれば、上記第１実施形態と同様の効果を奏することが可能となる。
【００３５】
次に、プリント配線板１０Ｖの製造方法を図１０〜図１２に基づいて説明する。
（１）上記第１実施形態と同様に、基板５０（上記第１実施形態の図４参照）が準備される。
【００３６】
（２）基板５０のＢ面５０Ｂ側のＢ面ソルダーレジスト層２９Ｂに、Ｂ面導体パッド２４の少なくとも一部を露出させるＢ面開口２８が形成される。また、図１０（Ａ）に示すように、基板５０のＦ面５０Ｆ側のＦ面ソルダーレジスト層２９Ｆに、第１導体パッド２３Ａの少なくとも一部を露出させる第１開口２７Ａが形成される。
【００３７】
（３）上記第１実施形態と同様に、基板５０のＢ面５０Ｂ側に無電解めっき処理が行われ、Ｂ面導体パッド２４上にＢ面めっき膜４２が形成される（上記第１実施形態の図６参照）。
【００３８】
（４）図１０（Ｂ）に示すように、第１導体パッド２３Ａの上に、無電解Ｎｉ処理が行われ、Ｎｉ層４１Ｌが形成される。
【００３９】
（５）図１１（Ａ）に示すように、基板５０のＦ面５０Ｆ側のＦ面ソルダーレジスト層２９Ｆに、第２導体パッド２３Ｂの少なくとも一部を露出させる第２開口２７Ｂが形成される。
【００４０】
（６）図１１（Ｂ）に示すように、第２導体パッド２３Ｂ上に表面処理層２２が形成される。表面処理層２２は、基板５０のＦ面５０Ｆ側に、無電解Ｎｉめっき処理、無電解Ｐｄめっき処理と無電解Ａｕめっき処理が順番に行われることで形成される。表面処理層２２を形成する際の無電解めっき処理によって、第１導体パッド２３Ａ上のＮｉ層４１Ｌの上に、Ｐｄ層４１ＭとＡｕ層４１Ｎが積層され、第１外部接続端子４１Ａが形成される。
【００４１】
（７）図１２（Ａ）に示すように、第２導体パッド２３Ｂ上に形成されている表面処理層２２の上に、ボンディングワイヤにより、第２外部接続端子４１Ｂが形成される。
【００４２】
（８）図１２（Ｂ）に示すように、フラッタニング治具７０を用いて、第１外部接続端子４１Ａの上表面と第２外部接続端子４１Ｂの上表面とが同一平面上に揃えられる。フラッタニング治具７０としては、金属板が用いられる。以上により、図９に示したプリント配線板１０Ｖが完成する。
【００４３】
［第３実施形態］
以下、本発明の第３実施形態を図１３〜図１５に基づいて説明する。本実施形態のプリント配線板１０Ｗでは、第２開口２７Ｂが複数の第１導体パッド２３Ｂ全体を露出させる構成となっている。また、本実施形態では、表面処理層２２が、第２導体パッド２３Ｂの側面を覆っている。プリント配線板１０Ｗのその他の構成については、上記第２実施形態と同様になっているので、同一符号を付すことで説明を省略する。本実施形態のプリント配線板１０Ｗによれば、上記第２実施形態と同様の効果を奏することが可能となる。
【００４４】
次に、プリント配線板１０Ｗの製造方法を図１４〜図１５に基づいて説明する。
（１）上記第１実施形態と同様に、基板５０（上記第１実施形態の図４参照）が準備される。
【００４５】
（２）基板５０のＢ面５０Ｂ側のＢ面ソルダーレジスト層２９Ｂに、Ｂ面導体パッド２４の少なくとも一部を露出させるＢ面開口２８が形成される。また、図１４（Ａ）に示すように、基板５０のＦ面５０Ｆ側のＦ面ソルダーレジスト層２９Ｆに、第１導体パッド２３Ａの少なくとも一部を露出させる第１開口２７Ａが形成される。
【００４６】
（３）上記第１実施形態と同様に、基板５０のＢ面５０Ｂ側に無電解めっき処理が行われ、Ｂ面導体パッド２４上にＢ面めっき膜４２が形成される（上記第１実施形態の図６参照）。
【００４７】
（４）図１４（Ｂ）に示すように、第１導体パッド２３Ａの上に、無電解Ｎｉ処理が行われ、Ｎｉ層４１Ｌが形成される。
【００４８】
（５）図１４（Ｃ）に示すように、基板５０のＦ面５０Ｆ側のＦ面ソルダーレジスト層２９Ｆに、複数の第２導体パッド２３Ｂを露出させる第２開口２７Ｂが形成される。
【００４９】
（６）図１５（Ａ）に示すように、第２導体パッド２３Ｂ上に表面処理層２２が形成される。表面処理層２２は、基板５０のＦ面５０Ｆ側に、無電解Ｎｉめっき処理、無電解Ｐｄめっき処理と無電解Ａｕめっき処理が順番に行われることで形成される。表面処理層２２を形成する際の無電解めっき処理によって、第１導体パッド２３Ａ上のＮｉ層４１Ｌの上に、Ｐｄ層４１ＭとＡｕ層４１Ｎが積層され、第１外部接続端子４１Ａが形成される。
【００５０】
（７）図１５（Ｂ）に示すように、第２導体パッド２３Ｂ上に形成されている表面処理層２２の上に、ボンディングワイヤにより、第２外部接続端子４１Ｂが形成される。そして、フラッタニング治具７０を用いて、第１外部接続端子４１Ａの上表面と第２外部接続端子４１Ｂの上表面とが同一平面上に揃えられる。フラッタニング治具７０としては、金属板が用いられる。以上により、図１３に示したプリント配線板１０Ｗが完成する。
【００５１】
なお、プリント配線板１０Ｗの製造方法において、上記（１）の基板５０で、複数の第１導体パッド２３Ａ上にのみを覆うようにＦ面ソルダーレジスト層２９Ｆ（即ち、予め第２開口２７Ｂが形成されているＦ面ソルダーレジスト層２９Ｆ）が形成されているものを用いてもよい。この場合には、上記（５）の工程（第２開口２７Ｂを形成する工程）が省略される。
【００５２】
［第４実施形態］
以下、本発明の第４実施形態を図１６〜図１８に基づいて説明する。本実施形態のプリント配線板１０Ｘでは、第１外部接続端子４１Ａが、第１導体パッド２３Ａ上に形成される柱状の端子本体４１Ｈと、端子本体４１Ｈの上部を覆う表面処理層２２とからなる。端子本体４１Ｈは、例えば、銅めっき膜により形成され、Ｆ面ソルダーレジスト層２９Ｆの上表面より上方に突出している。表面処理層２２は、上記第１実施形態と同様に、無電解Ｎｉ／Ｐｄ／Ａｕめっき膜、無電解Ｎｉ／Ａｕめっき膜等の無電解めっき膜で形成され、端子本体４１ＨのうちＦ面ソルダーレジスト層２９Ｆより上側に位置する部分の上面と側面とを被覆する。このように、本実施形態においても、第１外部接続端子４１Ａは、めっき膜により形成されている。プリント配線板１０Ｘのその他の構成については、上記第１実施形態と同様になっているので、同一符号を付すことで説明を省略する。本実施形態によれば、上記第１実施形態と同様の効果を奏することが可能となる。
【００５３】
次に、プリント配線板１０Ｘの製造方法について図１７〜図１８に基づいて説明する。  （１）上記第１実施形態と同様に、基板５０（上記第１実施形態の図４参照）が準備される。
【００５４】
（２）基板５０のＢ面５０Ｂ側のＢ面ソルダーレジスト層２９Ｂに、Ｂ面導体パッド２４の少なくとも一部を露出させるＢ面開口２８が形成される。また、基板５０のＦ面５０Ｆ側のＦ面ソルダーレジスト層２９Ｆに、第１導体パッド２３Ａの少なくとも一部を露出させる第１開口２７Ａが形成されると共に、第２導体パッド２３Ｂの少なくとも一部を露出させる第２開口２７Ｂが形成される。そして、Ｆ面ソルダーレジスト層２９Ｆ上に、第１開口２７Ａに対応する開口５１Ａを有するレジスト５１が積層される（図１７（Ａ）参照）。
【００５５】
（３）図１７（Ｂ）に示すように、めっき処理（例えば、銅めっき処理）により、第１開口２７Ａ及び開口５１Ａ内がめっき充填され、第１導体パッド２３Ａ上に端子本体４１Ｈが形成される。
【００５６】
（４）図１８（Ａ）に示すように、レジスト５１が剥離され、端子本体４１Ｈの上部と第２導体パッド２３Ｂ上とに表面処理層２２が形成される。表面処理層２２は、基板５０のＦ面５０Ｆ側に、無電解Ｎｉめっき処理、無電解Ｐｄめっき処理と無電解Ａｕめっき処理が順番に行われることで形成される。なお、表面処理層２２は、端子本体４１ＨのうちＦ面ソルダーレジスト層２９Ｆの上表面から突出する部分の外面（端子本体４１Ｈの上面と側面）を被覆する。なお、表面処理層２２は、無電解Ｎｉ／Ａｕ層、無電解Ｓｎ層であっても良い。
【００５７】
（５）図１８（Ｂ）に示すように、第２導体パッド２３Ｂ上に形成されている表面処理層２２の上に、ボンディングワイヤにより、第２外部接続端子４１Ｂが形成される。そして、フラッタニング治具７０を用いて、第１外部接続端子４１Ａの上表面と第２外部接続端子４１Ｂの上表面とが同一平面上に揃えられる。フラッタニング治具７０としては、金属板が用いられる。以上により、図１６に示したプリント配線板１０Ｘが完成する。
【００５８】
［他の実施形態］
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００５９】
（１）上記実施形態において、プリント配線板１０〜１０Ｘは、電子部品内蔵配線板であってもよい。具体的には、図１９に示すプリント配線板１００のように、電子部品８０は、ビルドアップ絶縁層１５に形成されるキャビティ３０に収容される。複数の第２導体パッド２３Ｂ及び複数の第２外部接続端子４１Ｂは、プリント配線板１００の厚さ方向から見て、電子部品８０と重なる部分に配置され、複数の第１導体パッド２３Ａ及び複数の第１外部接続端子４１Ａは、プリント配線板１００の厚さ方向からみて、電子部品８０の外側に配置される。複数の第１外部接続端子４１Ａの端子間のピッチは、６０〜１８０μｍでとなっていて、複数の第２外部接続端子４１Ｂの端子間のピッチは、３０〜８０μｍとなっている。
【００６０】
（２）図２０（Ａ）に示すプリント配線板１０Ｙのように、第１外部接続端子４１Ａは、半田ボールにより形成されてもよい。また、プリント配線板１０Ｙの製造方法において、図２０（Ｂ）に示すように、フラッタニング治具７０として切削工具又は研磨工具を用いてもよい。
【００６１】
（３）上記実施形態及び上記（１）では、コア基板１１を有するプリント配線板１０〜１０Ｘ，１００を示したが、図２１（Ａ）及び図２２（Ａ）に示すプリント配線板２００，３００のように、コア基板を有さないコアレス基板であってもよい。図２２（Ｂ）に示すプリント配線板３００は、電子部品８０を内蔵する電子部品内蔵配線板となっている。プリント配線板２００は、まず、図２１（Ｂ）に示す基板２１０が準備され、その基板２１０に、ビルドアップ絶縁層１５、ビルドアップ導体層１６及びソルダーレジスト層２９が積層されることで形成される。また、プリント配線板３００は、まず、図２２（Ｂ）に示すキャビティ付き配線板３１０が準備され、そのキャビティ付き基板２１０のキャビティ３０に電子部品８０が収容されて、ビルドアップ絶縁層１５、ビルドアップ導体層１６及びソルダーレジスト層２９が積層されることで形成される。なお、第１外部接続端子４１Ａ及び第２外部接続端子４１Ｂの形成については、上記実施形態と同様になっているので、説明を省略する。
【００６２】
（４）本実施形態では、プリント配線板１０上に１つの電子部品９０を搭載していたが、図２３に示すように、電子部品９０（例えばＣＰＵ、ＭＰＵ等の半導体電子）と、電子部品９１（例えばＨＢＭ等のメモリー素子））といった２つの電子部品９０，９１を搭載してもよい。なお、図２３で示すように、各電子部品９０，９１は、第１外部接続端子４１Ａ上に形成される第１半田バンプ４５Ａ及び第２外部接続端子４１Ｂ上に形成される第２半田バンプ４５Ｂの上に搭載されていてもよい。
【００６３】
（５）本実施形態では、プリント配線板１０上に１つの電子部品９０を搭載する使用例を示したが、図２４に示すような使用例であってもよい。即ち、第１外部接続端子４１Ａ上に形成される大半田バンプ４５Ａに回路基板８２が搭載され、回路基板８２とプリント配線板１０とに挟まれる部分に、第２外部接続端子４１Ｂ上に形成される小半田バンプ４５Ｂに搭載されるチップ８０が配置されている。なお、回路基板８２のＦ面８２Ｆにチップ８１が実装されると共に、図示しない樹脂が充填されてパッケージ基板８２Ｐが形成される。また、プリント配線板１０とパッケージ基板８２ＰとでＰｏＰ８３（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ８３）が形成されている。
【符号の説明】
【００６４】
１０    プリント配線板
１６    ビルドアップ絶縁層（層間樹脂絶縁層）
２３Ａ    第１導体パッド
２３Ｂ    第２導体パッド
２９    ソルダーレジスト層
４１Ａ    第１外部接続端子
４１Ｂ    第２外部接続端子
【図１】
2017022321.tif 000003
【図２】
2017022321.tif 000004
【図３】
2017022321.tif 000005
【図４】
2017022321.tif 000006
【図５】
2017022321.tif 000007
【図６】
2017022321.tif 000008
【図７】
2017022321.tif 000009
【図８】
2017022321.tif 000010
【図９】
2017022321.tif 000011
【図１０】
2017022321.tif 000012
【図１１】
2017022321.tif 000013
【図１２】
2017022321.tif 000014
【図１３】
2017022321.tif 000015
【図１４】
2017022321.tif 000016
【図１５】
2017022321.tif 000017
【図１６】
2017022321.tif 000018
【図１７】
2017022321.tif 000019
【図１８】
2017022321.tif 000020
【図１９】
2017022321.tif 000021
【図２０】
2017022321.tif 000022
【図２１】
2017022321.tif 000023
【図２２】
2017022321.tif 000024
【図２３】
2017022321.tif 000025
【図２４】
2017022321.tif 000026