(57)【要約】【課題】ＷＬＢＩ試験工程に要する時間を短くする。【解決手段】本発明の第１の態様は、Ｎ個の領域からなる半導体ウエハーのＭ個の領域にストレスを第１の時間印加する工程（ａ１）と、前記半導体ウエハーのＭ個の領域を検査する工程（ｂ１）と、前記工程（ａ１）と前記工程（ｂ１）をＡ回繰り返す工程（ｃ１）（Ｓ２）と、前記工程（ｃ１）で前記工程（ａ１）をＡ回繰り返した後の前記工程（ｂ１）の検査によって不良が検出されなかった場合は、前記工程（ａ１）と前記半導体ウエハーの（Ｎ−Ｍ）個の領域を検査する工程（ｂ２）をＢ回繰り返す工程（ｄ１）（Ｓ４）を含み、Ｎ、Ｍ、Ａ及びＢは下記式１及び式２を満たす半導体ウエハーの検査方法である。  Ｍ＜Ｎ  ・・・式１    Ｂ＜Ａ  ・・・式２【選択図】図１
2017059564.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ個の領域からなる半導体ウエハーのＭ個の領域にストレスを第１の時間印加する工程（ａ１）と、
前記半導体ウエハーのＭ個の領域を検査する工程（ｂ１）と、
前記工程（ａ１）と前記工程（ｂ１）をＡ回繰り返す工程（ｃ１）と、
前記工程（ｃ１）で前記工程（ａ１）をＡ回繰り返した後の前記工程（ｂ１）の検査によって不良が検出されなかった場合は、前記工程（ａ１）と前記半導体ウエハーの（Ｎ−Ｍ）個の領域を検査する工程（ｂ２）をＢ回繰り返す工程（ｄ１）と、
を含み、
Ｎ、Ｍ、Ａ及びＢは下記式１及び式２を満たす半導体ウエハーの検査方法。
Ｍ＜Ｎ  ・・・式１
Ｂ＜Ａ  ・・・式２
【請求項２】
前記工程（ｃ１）で前記工程（ａ１）をＡ回繰り返した後の前記工程（ｂ１）の検査によって不良が検出された場合は、前記工程（ａ１）と、前記工程（ｂ２）をＡ回繰り返す工程（ｃ２）を含む、請求項１記載の半導体ウエハーの検査方法。
【請求項３】
前記工程（ｄ１）で前記工程（ａ１）をＢ回繰り返した後の前記工程（ｂ２）の検査結果の不良率が所定値以下でない場合は、前記工程（ａ１）と、前記半導体ウエハーのＮ個の領域を検査する工程（ｂ３）をＡ回繰り返す工程（ｃ３）を含む、請求項１または２記載の半導体ウエハーの検査方法。
【請求項４】
前記工程（ｃ２）で前記工程（ａ１）をＡ回繰り返した後の前記工程（ｂ２）の検査結果の不良率が所定値以下でない場合は、前記工程（ａ１）と、前記半導体ウエハーのＮ個の領域を検査する工程（ｂ３）をＡ回繰り返す工程（ｃ３）を含む、請求項２記載の半導体ウエハーの検査方法。
【請求項５】
前記工程（ｄ１）で前記工程（ａ１）をＢ回繰り返した後の前記工程（ｂ２）の検査結果の不良率が所定値以下でない場合は、
前記半導体ウエハーのＭ個の領域にストレスを第１の時間印加する工程（ａ２）と、
前記半導体ウエハーのＭ個の領域を検査する工程（ｂ４）と、
前記工程（ａ２）と前記工程（ｂ４）をＡ回繰り返す工程（ｃ４）と、
前記工程（ｃ４）で前記工程（ａ２）をＡ回繰り返した後の前記工程（ｂ４）の検査によって不良が検出されなかった場合は、前記工程（ａ２）と前記半導体ウエハーの（Ｎ−Ｍ）個の領域を検査する工程（ｂ５）をＢ回繰り返す工程（ｄ２）と、
前記工程（ｃ４）で前記工程（ａ２）をＡ回繰り返した後の前記工程（ｂ４）の検査によって不良が検出された場合は、前記工程（ａ２）と、前記工程（ｂ５）をＡ回繰り返す工程（ｃ５）と、
を含む、請求項１または２記載の半導体ウエハーの検査方法。
【請求項６】
前記工程（ｃ２）で前記工程（ａ１）をＡ回繰り返した後の前記工程（ｂ２）の検査結果の不良率が所定値以下でない場合は、
前記半導体ウエハーのＭ個の領域にストレスを第１の時間印加する工程（ａ２）と、
前記半導体ウエハーのＭ個の領域を検査する工程（ｂ４）と、
前記工程（ａ２）と前記工程（ｂ４）をＡ回繰り返す工程（ｃ４）と、
前記工程（ｃ４）で前記工程（ａ２）をＡ回繰り返した後の前記工程（ｂ４）の検査によって不良が検出されなかった場合は、前記工程（ａ２）と前記半導体ウエハーの（Ｎ−Ｍ）個の領域を検査する工程（ｂ５）をＢ回繰り返す工程（ｄ２）と、
前記工程（ｃ４）で前記工程（ａ２）をＡ回繰り返した後の前記工程（ｂ４）の検査によって不良が検出された場合は、前記工程（ａ２）と、前記工程（ｂ５）をＡ回繰り返す工程（ｃ５）と、
を含む、請求項２記載の半導体ウエハーの検査方法。
【請求項７】
前記Ｎ、Ｍ、Ａ及びＢは下記式３及び式４を満たす、請求項１乃至６のいずれか一項に記載の半導体ウエハーの検査方法。
２Ｍ≦Ｎ  ・・・式３
２Ｂ≦Ａ  ・・・式４
【請求項８】
前記所定値は０．１〜０．３％である、請求項３乃至６のいずれか一項に記載の半導体ウエハーの検査方法。
【請求項９】
半導体ウエハーを検査する工程を有する半導体装置の製造方法であり、
前記工程は、
Ｎ個の領域からなる半導体ウエハーのＭ個の領域にストレスを第１の時間印加する工程（ａ１）と、
前記半導体ウエハーのＭ個の領域を検査する工程（ｂ１）と、
前記工程（ａ１）と前記工程（ｂ１）をＡ回繰り返す工程（ｃ１）と、
前記工程（ｃ１）で前記工程（ａ１）をＡ回繰り返した後の前記工程（ｂ１）の検査によって不良が検出されなかった場合は、前記工程（ａ１）と前記半導体ウエハーの（Ｎ−Ｍ）個の領域を検査する工程（ｂ２）をＢ回繰り返す工程（ｄ１）と、
を含み、
Ｎ、Ｍ、Ａ及びＢは下記式１及び式２を満たす半導体装置の製造方法。
Ｍ＜Ｎ  ・・・式１
Ｂ＜Ａ  ・・・式２
【請求項１０】
前記工程（ｃ１）で前記工程（ａ１）をＡ回繰り返した後の前記工程（ｂ１）の検査によって不良が検出された場合は、前記工程（ａ１）と、前記工程（ｂ２）をＡ回繰り返す工程（ｃ２）を含む、請求項９記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエハーの検査方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置の製造方法は、半導体ＩＣが作りこまれた半導体ウエハーにウエハーレベルバーンイン試験（以下、「ＷＬＢＩ試験」という。）を行う工程を有している。このＷＬＢＩ試験工程は、一定時間（例えば３０秒間）半導体ウエハーに高温あるいは低温雰囲気中で温度ストレスおよび電圧ストレスを加えるストレス工程と、その後に半導体ウエハーの個々のＩＣのプローブ検査を行うプローブ検査工程と、その後にストレス工程とプローブ検査工程を繰り返す工程を有している（例えば特許文献１参照）。
【０００３】
上記のＷＬＢＩ試験とは、高温あるいは低温雰囲気中で温度ストレスおよびＩＣの動作電圧より高い電圧ストレスを加えて将来不良に到る可能性のあるチップをスクリーニングすることをいう。
【０００４】
上記のプローブ検査とは、半導体ウエハーに形成されたチップ領域の端子にプローブ針の先端を当てて半導体集積回路の電気的検査を行うことをいい、所定の機能通りに動作するか否かを確認する機能テストやＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するものである。
【０００５】
ＷＬＢＩ試験工程では、ストレス工程とプローブ検査工程を繰り返す回数が多いため、その回数にストレス工程の時間を乗じた時間が必要となり、一枚の半導体ウエハーのＷＬＢＩ試験工程に膨大な時間を要することになる。その結果、ＷＬＢＩ試験コストが増大し、生産能力も低下するため、ＷＬＢＩ試験工程の時間短縮が求められている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２９７８８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の幾つかの態様は、ＷＬＢＩ試験工程に要する時間を短くできる半導体ウエハーの検査方法及びその検査方法を有する半導体装置の製造方法に関連している。
【課題を解決するための手段】
【０００８】
本発明の第１の態様は、Ｎ個の領域からなる半導体ウエハーのＭ個の領域にストレスを第１の時間印加する工程（ａ１）と、前記半導体ウエハーのＭ個の領域を検査する工程（ｂ１）と、前記工程（ａ１）と前記工程（ｂ１）をＡ回繰り返す工程（ｃ１）と、前記工程（ｃ１）で前記工程（ａ１）をＡ回繰り返した後の前記工程（ｂ１）の検査によって不良が検出されなかった場合は、前記工程（ａ１）と前記半導体ウエハーの（Ｎ−Ｍ）個の領域を検査する工程（ｂ２）をＢ回繰り返す工程（ｄ１）と、を含み、Ｎ、Ｍ、Ａ及びＢは下記式１及び式２を満たす半導体ウエハーの検査方法である。
Ｍ＜Ｎ  ・・・式１
Ｂ＜Ａ  ・・・式２
【０００９】
本発明の第１の態様によれば、前記工程（ｂ１）の検査によって不良が検出されなかった場合は、前記工程（ａ１）と前記半導体ウエハーの（Ｎ−Ｍ）個の領域を検査する工程（ｂ２）をＢ回繰り返す工程（ｄ１）を有する。Ｂ＜Ａであるため、ＷＬＢＩ試験工程に要する時間を短くすることができる。
【００１０】
本発明の第２の態様は、本発明の第１の態様において、前記工程（ｃ１）で前記工程（ａ１）をＡ回繰り返した後の前記工程（ｂ１）の検査によって不良が検出された場合は、前記工程（ａ１）と、前記工程（ｂ２）をＡ回繰り返す工程（ｃ２）を含むとよい。これにより、将来不良に到る可能性のあるチップをもれなくスクリーニングすることができる。
【００１１】
本発明の第３の態様は、本発明の第１の態様または第２の態様において、前記工程（ｄ１）で前記工程（ａ１）をＢ回繰り返した後の前記工程（ｂ２）の検査結果の不良率が所定値以下でない場合は、前記工程（ａ１）と、前記半導体ウエハーのＮ個の領域を検査する工程（ｂ３）をＡ回繰り返す工程（ｃ３）を含むとよい。これにより、将来不良に到る可能性のあるチップをもれなくスクリーニングすることができる。
【００１２】
本発明の第４の態様は、本発明の第２の態様において、前記工程（ｃ２）で前記工程（ａ１）をＡ回繰り返した後の前記工程（ｂ２）の検査結果の不良率が所定値以下でない場合は、前記工程（ａ１）と、前記半導体ウエハーのＮ個の領域を検査する工程（ｂ３）をＡ回繰り返す工程（ｃ３）を含むとよい。これにより、将来不良に到る可能性のあるチップをもれなくスクリーニングすることができる。
【００１３】
本発明の第５の態様は、本発明の第１の態様または第２の態様において、前記工程（ｄ１）で前記工程（ａ１）をＢ回繰り返した後の前記工程（ｂ２）の検査結果の不良率が所定値以下でない場合は、前記半導体ウエハーのＭ個の領域にストレスを第１の時間印加する工程（ａ２）と、前記半導体ウエハーのＭ個の領域を検査する工程（ｂ４）と、前記工程（ａ２）と前記工程（ｂ４）をＡ回繰り返す工程（ｃ４）と、前記工程（ｃ４）で前記工程（ａ２）をＡ回繰り返した後の前記工程（ｂ４）の検査によって不良が検出されなかった場合は、前記工程（ａ２）と前記半導体ウエハーの（Ｎ−Ｍ）個の領域を検査する工程（ｂ５）をＢ回繰り返す工程（ｄ２）と、前記工程（ｃ４）で前記工程（ａ２）をＡ回繰り返した後の前記工程（ｂ４）の検査によって不良が検出された場合は、前記工程（ａ２）と、前記工程（ｂ５）をＡ回繰り返す工程（ｃ５）と、を含むとよい。これにより、ＷＬＢＩ試験工程に要する時間を短くしつつ、将来不良に到る可能性のあるチップをもれなくスクリーニングすることができる。
【００１４】
本発明の第６の態様は、本発明の第２の態様において、前記工程（ｃ２）で前記工程（ａ１）をＡ回繰り返した後の前記工程（ｂ２）の検査結果の不良率が所定値以下でない場合は、前記半導体ウエハーのＭ個の領域にストレスを第１の時間印加する工程（ａ２）と、前記半導体ウエハーのＭ個の領域を検査する工程（ｂ４）と、前記工程（ａ２）と前記工程（ｂ４）をＡ回繰り返す工程（ｃ４）と、前記工程（ｃ４）で前記工程（ａ２）をＡ回繰り返した後の前記工程（ｂ４）の検査によって不良が検出されなかった場合は、前記工程（ａ２）と前記半導体ウエハーの（Ｎ−Ｍ）個の領域を検査する工程（ｂ５）をＢ回繰り返す工程（ｄ２）と、前記工程（ｃ４）で前記工程（ａ２）をＡ回繰り返した後の前記工程（ｂ４）の検査によって不良が検出された場合は、前記工程（ａ２）と、前記工程（ｂ５）をＡ回繰り返す工程（ｃ５）と、を含むとよい。これにより、ＷＬＢＩ試験工程に要する時間を短くしつつ、将来不良に到る可能性のあるチップをもれなくスクリーニングすることができる。
【００１５】
本発明の第７の態様は、本発明の第１の態様乃至第６の態様のいずれか一において、前記Ｎ、Ｍ、Ａ及びＢは下記式３及び式４を満たすとよい。
２Ｍ≦Ｎ  ・・・式３
２Ｂ≦Ａ  ・・・式４
これにより、ＷＬＢＩ試験工程に要する時間を短くすることができる。
本発明の第８の態様は、本発明の第３の態様乃至第６の態様のいずれか一において、前記所定値は０．１〜０．３％であるとよい。
【００１６】
本発明の第９の態様は、半導体ウエハーを検査する工程を有する半導体装置の製造方法であり、前記工程は、Ｎ個の領域からなる半導体ウエハーのＭ個の領域にストレスを第１の時間印加する工程（ａ１）と、前記半導体ウエハーのＭ個の領域を検査する工程（ｂ１）と、前記工程（ａ１）と前記工程（ｂ１）をＡ回繰り返す工程（ｃ１）と、前記工程（ｃ１）で前記工程（ａ１）をＡ回繰り返した後の前記工程（ｂ１）の検査によって不良が検出されなかった場合は、前記工程（ａ１）と前記半導体ウエハーの（Ｎ−Ｍ）個の領域を検査する工程（ｂ２）をＢ回繰り返す工程（ｄ１）と、を含み、Ｎ、Ｍ、Ａ及びＢは下記式１及び式２を満たす半導体装置の製造方法である。
Ｍ＜Ｎ  ・・・式１
Ｂ＜Ａ  ・・・式２
【００１７】
本発明の第９の態様によれば、前記工程（ｂ１）の検査によって不良が検出されなかった場合は、前記工程（ａ１）と前記半導体ウエハーの（Ｎ−Ｍ）個の領域を検査する工程（ｂ２）をＢ回繰り返す工程（ｄ１）を有する。Ｂ＜Ａであるため、ＷＬＢＩ試験工程に要する時間を短くすることができる。
【００１８】
本発明の第１０の態様は、本発明の第９の態様において、前記工程（ｃ１）で前記工程（ａ１）をＡ回繰り返した後の前記工程（ｂ１）の検査によって不良が検出された場合は、前記工程（ａ１）と、前記工程（ｂ２）をＡ回繰り返す工程（ｃ２）を含むとよい。これにより、将来不良に到る可能性のあるチップをもれなくスクリーニングすることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係る半導体ウエハーの検査方法を示すフローチャート。
【図２】（Ａ），（Ｂ）は半導体ウエハーの測定エリアと未測定エリアを模式的に示す平面図。
【図３】ストレス印加累積時間とＷＬＢＩ試験の不良率の関係を示す図。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施形態の記載内容に限定して解釈されるものではない。
【００２１】
図１は、本発明の一実施形態に係る半導体ウエハーの検査方法を示すフローチャートである。図２（Ａ），（Ｂ）は、半導体ウエハーの測定エリアと未測定エリアを模式的に示す平面図である。図３は、ストレス印加累積時間とＷＬＢＩ試験の不良率の関係を示す図である。この図は、素性の良いウエハーと悪いウエハーの不良率を模式的に示している。
【００２２】
まず半導体ウエハーに半導体素子、配線、絶縁膜等を形成し、半導体ウエハーに複数のチップ領域を形成する（図２（Ａ）参照）。
【００２３】
次に、図１に示すＷＬＢＩ試験を開始する（ステップＳ１）。
図２（Ａ）に示す半導体ウエハーはＮ個の領域を有している。本実施形態では、Ｎ個は３１個である。この半導体ウエハーに高温あるいは低温雰囲気中で温度ストレスを加えながら、半導体ウエハーのＭ個の領域に対して電圧のストレスを第１の時間加える（ストレス工程）。本実施形態では、室温より高い温度ストレスおよびＩＣの動作電圧より高い電圧（例えば３〜１２Ｖ）のストレスを３０秒間加えるが、これに限定されるものではなく、室温で電圧のストレスだけを第１の時間加えることとしてもよい。
【００２４】
第１の時間である３０秒間が経過した後に、電圧のストレスを半導体ウエハーに加えることを停止し、半導体ウエハーのＭ個の領域に対してプローブ検査を行う（プローブ検査工程）。但し、Ｍは下記式１を満たし、好ましくは下記式３を満たし、Ｍ，Ｎは自然数である。温度ストレスはプローブ検査を行っている間に加えていてもよい。本実施形態では、Ｍ個の領域は図２（Ａ）に示すように５個の領域であり、半導体ウエハーの中央部と外周部に位置する。但し、ここでいう１個の領域は、１個のチップ領域であってもよいし、２個以上のチップ領域であってもよい。なお、Ｍ個の領域は、ＷＬＢＩ試験の前工程の装置特性や処理内容および過去の製造実績から想定される不良チップが多発すると予測される領域であることが好ましい。
Ｍ＜Ｎ  ・・・式１
２Ｍ≦Ｎ  ・・・式３
【００２５】
詳細には、半導体ウエハーの１個の領域の端子にプローブ針の先端を当てて半導体集積回路の電気的検査を行うことで、チップが所定の機能通りに動作するか否かを確認する機能テストやＤＣ動作特性およびＡＣ動作特性のテストを行ってチップの良品／不良品を判別する。この電気的検査をＭ回行う。
【００２６】
次いで、上記のストレス工程とプローブ検査工程をＡ回繰り返す（図１のステップＳ２）。そして、ストレス工程をＡ回繰り返した後のプローブ検査工程によってチップの不良が検出されるか否かを判定する（図１のステップＳ３）。本実施形態では、Ａ回は１２回である。１回目から１１回目までのプローブ検査工程によって検出された不良チップは、１２回目（Ａ回目）のプローブ検査工程によって検出される不良チップに含めない。
【００２７】
図１のステップＳ３でストレス工程をＡ回繰り返した後のプローブ検査の判定の結果、不良チップが検出されなかった場合は、不良チップがあったとしても（Ａ−１）回目（１１回目）までに検出されたことになる。このような場合は素性の良い半導体ウエハーであると判別できる。その理由は、図３に示すように素性の良い半導体ウエハーは、素性の悪い半導体ウエハーに比べてストレス印加累積時間が少ないうちに発生する不良チップが無くなるからである。つまり、素性の良い半導体ウエハーではストレス工程をＡ回繰り返すことで不良チップの発生が収束すると考えられる。
【００２８】
次いで、上記のストレス工程と同様のストレス工程を行う。次いで、第１の時間である３０秒間が経過した後に、電圧のストレスを半導体ウエハーに加えることを停止し、半導体ウエハーの残りの（Ｎ−Ｍ）個の領域に対してプローブ検査を行う（プローブ検査工程）。本実施形態では、（Ｎ−Ｍ）個の領域は図２（Ｂ）に示すように２６個の領域である。
【００２９】
次いで、上記のストレス工程とプローブ検査工程をＢ回繰り返す（図１のステップＳ４）。但し、Ｂは下記式２を満たし、好ましくは下記式４を満たし、Ａ，Ｂは自然数である。このようにストレス工程とプローブ検査工程の繰り返し回数をＡ回より少ないＢ回とする理由は、次のとおりである。上述したように、素性の良い半導体ウエハーは、素性の悪い半導体ウエハーに比べてストレス印加累積時間が少ないうちに発生する不良チップが無くなるため、繰り返し回数を少なくしても不良チップを検出し損なうおそれがないからである。その結果、ＷＬＢＩ試験工程に要する時間を短縮することができる。
Ｂ＜Ａ  ・・・式２
２Ｂ≦Ａ  ・・・式４
【００３０】
図１のステップＳ４でストレス工程をＢ回繰り返した後のプローブ検査工程によってチップの不良を検出し、その不良率を測定する。その結果、不良率が所定値以下（例えば０．１〜０．３％以下）であるか否かを判定する（図１のステップＳ５）。本実施形態では、Ｂ回は３回である。１回目から２回目までのプローブ検査工程によって検出された不良チップは、３回目（Ｂ回目）のプローブ検査工程によって検出される不良チップに含めない。
【００３１】
図１のステップＳ５の判定の結果、不良率が所定値以下である場合は、ＷＬＢＩ試験を終了する（図１のステップＳ８）。
【００３２】
また、図１のステップＳ３でストレス工程をＡ回繰り返した後のプローブ検査の判定の結果、不良チップが検出された場合は、素性の悪い半導体ウエハーであると判別できる。その理由は、図３に示すように素性の悪い半導体ウエハーは、素性の良い半導体ウエハーに比べてストレス印加累積時間が長くても不良チップの発生が無くならないからである。
【００３３】
次いで、上記のストレス工程と同様のストレス工程を行う。次いで、第１の時間である３０秒間が経過した後に、電圧のストレスを半導体ウエハーに加えることを停止し、半導体ウエハーの残りの（Ｎ−Ｍ）個の領域に対してプローブ検査を行う（プローブ検査工程）。
【００３４】
次いで、上記のストレス工程とプローブ検査工程をＡ回繰り返す（図１のステップＳ６）。このように繰り返し回数をＡ回とする理由は、素性の悪い半導体ウエハーだからである。
【００３５】
図１のステップＳ６でストレス工程をＡ回繰り返した後のプローブ検査工程によってチップの不良を検出し、その不良率を測定する。その結果、不良率が所定値以下（例えば０．１〜０．３％以下）であるか否かを判定する（図１のステップＳ７）。１回目から（Ａ−１）回目（１１回目）までのプローブ検査工程によって検出された不良チップは、１２回目（Ａ回目）のプローブ検査工程によって検出される不良チップに含めない。
【００３６】
図１のステップＳ７の判定の結果、不良率が所定値以下である場合は、ＷＬＢＩ試験を終了する（図１のステップＳ８）。
【００３７】
また、図１のステップＳ５の判定の結果、不良率が所定値以下でない場合は、不良チップを検出し損なっている可能性がある。そのため、もう一度、図１のステップＳ２に戻り、上述したステップＳ２〜Ｓ８を繰り返す。
【００３８】
また、図１のステップＳ７の判定の結果、不良率が所定値以下でない場合は、不良チップを検出し損なっている可能性がある。そのため、もう一度、図１のステップＳ２に戻り、上述したステップＳ２〜Ｓ８を繰り返す。
【００３９】
なお、本実施形態では、図１のステップＳ５の判定の結果、不良率が所定値以下でない場合は、図１のステップＳ２〜Ｓ８を繰り返すこととしているが、これに限定されるものではない。図１のステップＳ５の判定の結果、不良率が所定値以下でない場合は、次のように実施してもよい。上記のストレス工程と同様のストレス工程を行う。次いで、第１の時間である３０秒間が経過した後に、電圧のストレスを半導体ウエハーに加えることを停止し、半導体ウエハーのＮ個の領域に対してプローブ検査を行う（プローブ検査工程）。次いで、上記のストレス工程とプローブ検査工程をＡ回繰り返す。
【００４０】
また、本実施形態では、図１のステップＳ７の判定の結果、不良率が所定値以下でない場合は、図１のステップＳ２〜Ｓ８を繰り返すこととしているが、これに限定されるものではない。図１のステップＳ７の判定の結果、不良率が所定値以下でない場合は、次のように実施してもよい。上記のストレス工程と同様のストレス工程を行う。次いで、第１の時間である３０秒間が経過した後に、電圧のストレスを半導体ウエハーに加えることを停止し、半導体ウエハーのＮ個の領域に対してプローブ検査を行う（プローブ検査工程）。次いで、上記のストレス工程とプローブ検査工程をＡ回繰り返す。
【００４１】
また、本実施形態で説明した半導体ウエハーを検査する工程を有する半導体装置の製造方法として本発明の一態様を実施することも可能である。
【００４２】
本実施形態によれば、ＷＬＢＩ試験工程に要する時間を短くすることができるため、ＷＬＢＩ試験のコストを大幅に削減することが可能となる。
【符号の説明】
【００４３】
Ｓ１〜Ｓ８…ステップ。
【図１】
2017059564.tif 000003
【図２】
2017059564.tif 000004
【図３】
2017059564.tif 000005