(57)【要約】【課題】駆動部品を駆動するドライバに供給する電流を制御することにより、素子が破壊されることを防止する。【解決手段】  実施の形態に係る半導体集積回路は、制御信号に基づいて、出力端子から制御対象に電流を流出させるか又は前記制御対象から前記出力端子を介して電流を流入させる出力回路と、前記出力回路に設けられ、前記出力端子に供給可能な電流を切換可能な電流源部と、前記制御信号に基づいて、前記電流源部に発生させる電流を切換える調整回路と、を具備する。【選択図】図１
2017028649.tif 000002
【特許請求の範囲】
【請求項１】
制御信号に基づいて、出力端子から制御対象に電流を流出させるか又は前記制御対象から前記出力端子を介して電流を流入させる出力回路と、
前記出力回路に設けられ、前記出力端子に供給可能な電流を切換可能な電流源部と、
前記制御信号に基づいて、前記電流源部に発生させる電流を切換える調整回路と、
を具備した半導体集積回路。
【請求項２】
前記調整回路は、前記制御信号に基づくタイミングを基準にして、所定の時間で前記電流源部に発生させる電流を切換える
請求項１に記載の半導体集積回路。
【請求項３】
前記調整回路は、前記出力端子から電流を流出した開始時間から第１の時間までは前記電流源部に第１の電流を発生させ、前記第１の時間が経過すると前記電流源部に前記第１の電流よりも小さい第２の電流を発生させる
請求項２に記載の半導体集積回路。
【請求項４】
前記調整回路は、前記出力端子から電流を流出した開始時間から所定時間までは前記電流源部に第１の電流を発生させ、前記所定時間経過後の第１の時間までは前記電流源部が発生する電流を前記第１の電流から順次低下させ、前記第１の時間が経過すると前記電流源部に更に低下した第２の電流を発生させる
請求項２に記載の半導体集積回路。
【請求項５】
前記調整回路は、前記出力端子の電圧及び前記出力端子に流れる電流に応じて前記電流源部に発生させる電流を切換える
請求項１に記載の半導体集積回路。
【請求項６】
主電流経路が直列に接続され、制御信号に応じて相補的にオンオフが制御される第１及び第２のトランジスタと、
前記第１のトランジスタの主電流経路の一方と接続された第１の可変電流源と、
前記第２のトランジスタの主電流経路の一方と接続された第２の可変電流源と、
を備え、
前記第１又は第２の可変電流源は、前記第１又は第２のトランジスタが前記制御信号に応じてオン制御開始時に第１の電流、前記オン制御開始後所定時間経過時に前記第１の電流より小さい第２の電流を流す
半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体集積回路に関する。
【背景技術】
【０００２】
従来、モータ等をＦＥＴ（Field Effect Transistor）駆動回路によって駆動する場合には、比較的大きい電流をＦＥＴに供給するためにプリドライバが用いられる。プリドライバはＩＣ化されていることが多く、外付け部品であるＦＥＴのゲートに電流を供給してＦＥＴを駆動する。
【０００３】
一般的には、プリドライバやＦＥＴ駆動回路等のドライバを含むシステム全体としては、故障等を考慮した各種保護機能が設けられている。例えば、ＦＥＴ駆動回路によってモータを駆動するシステムの場合には、ＦＥＴの出力電流が異常になると、マイコン等によって電源オフ等の制御を行い、モータを停止させる等の安全対策が施される。
【０００４】
しかしながら、プリドライバを構成するＩＣそのものについての保護機能は設けられていない。プリドライバを構成するＭＯＳトランジスタには、ドライバの応答性能を向上させるために数Ａ程度の大電流を流す必要がある。このため、駆動部品の故障やＩＣ端子の天絡・地絡等の各種故障等が発生した場合には、プリドライバが破壊されたり、他の機能に悪影響を与える虞があるという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０４−１１７７１６号公報
【特許文献２】特開平０６−２３７１６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実施形態は、素子が破壊されることを防止することができる半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
実施形態の半導体集積回路は、制御信号に基づいて、出力端子から制御対象に電流を流出させるか又は前記制御対象から前記出力端子を介して電流を流入させる出力回路と、前記出力回路に設けられ、前記出力端子に供給可能な電流を切換可能な電流源部と、前記制御信号に基づいて、前記電流源部に発生させる電流を切換える調整回路と、を具備する。
【図面の簡単な説明】
【０００８】
【図１】第１の実施の形態に係る半導体集積回路を含む駆動システムの構成を示す回路図。
【図２】横軸に時間をとり、縦軸に電圧及び電流値をとって一般的なＦＥＴのゲート電圧及びゲートに流れる電流の変化を示すグラフ。
【図３】第１の実施の形態の動作を説明するためのタイミングチャート。
【図４】第２の実施の形態を示す回路図。
【図５】図２と同様の表示方法を採用して、電流源部１８Ｈの電流源の切換を説明するためのグラフ。
【図６】第３の実施の形態を示す回路図。
【図７】第４の実施の形態を示す回路図。
【図８】第５の実施の形態を示す回路図。
【図９】電流源部１５Ｈ，１５Ｌ又は１８Ｈ，１８Ｌの変形例を示す回路図。
【図１０】電流源部１５Ｈ，１５Ｌ又は１８Ｈ，１８Ｌの変形例を示す回路図。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１は第１の実施の形態に係る半導体集積回路を含む駆動システムの構成を示す回路図である。図１の装置は、半導体集積回路１０の制御対象として、図示しないモータ等の駆動部品を駆動するドライバであるＦＥＴ駆動回路２０を例に示しているが、制御対象は特に限定されるものではない。例えば、ＦＥＴ駆動回路２０に代えてコンデンサ充放電回路やソレノイド回路等を制御対象としてもよい。
【００１０】
半導体集積回路１０は、入力端子ＩＮを介して入力される制御信号に基づいて、出力端子ＯＵＴから流出又は出力端子ＯＵＴから流入する電流を制御するものである。入力端子ＩＮには、図示しないマイクロコンピュータ等から制御信号が入力される。例えば、制御対象が図１に示すように、モータ等を駆動するＦＥＴ駆動回路２０である場合には、制御信号としてトランジスタＴＤをオンオフ制御するためのＰＷＭ制御信号が入力される。なお、マイクロコンピュータが半導体集積回路１０に内蔵されていてもよい。
【００１１】
制御対象であるＦＥＴ駆動回路２０は、 図示しない電源端子と基準電位点との間にドレイン・ソース路が接続されたトランジスタＴＤによって構成される。トランジスタＴＤのゲートは、抵抗Ｒを介して半導体集積回路１０の出力端子ＯＵＴに接続されるとともに、ツェナーダイオードＺを介してソースに接続される。トランジスタＴＤは、ゲート・ソース間の電圧（ゲート電圧）が所定の閾値を超えることによってオンとなり、モータ等の駆動部品を駆動するようになっている。
【００１２】
半導体集積回路１０は、制御部１１、調整回路１２及び出力回路１４が含まれる。例えば、制御対象がモータ等を駆動するドライバとしてのＦＥＴ駆動回路２０である場合には、出力回路１４は、ＦＥＴ駆動回路２０をオンオフ制御するプリドライバとして機能する。
【００１３】
出力回路１４は、出力端子ＯＵＴへの電流の流出を制御するハイサイドに設けられたＰＭＯＳトランジスタＴＨと出力端子ＯＵＴからの電流の流入を制御するローサイドに設けられたＮＭＯＳトランジスタＴＬとを有する。制御部１１は、入力端子ＩＮからバッファ１３を介して入力された制御信号に基づいて、トランジスタＴＨ，ＴＬをオン，オフ制御するためのオン信号又はオフ信号を発生する。
【００１４】
ハイサイドに設けられたトランジスタＴＨは、ゲートに制御部１１からのオン信号又はオフ信号が供給され、ドレインは出力端子ＯＵＴに接続される。トランジスタＴＨは、ゲートにオン信号が供給されることでオンとなり、ソース・ドレイン路を介して流れる電流を出力端子ＯＵＴに供給する。
【００１５】
また、ローサイドに設けられたトランジスタＴＬは、ゲートに制御部１１からのオン信号又はオフ信号が供給され、ドレインは出力端子ＯＵＴに接続される。トランジスタＴＬは、ゲートにオン信号が供給されることでオンとなり、出力端子ＯＵＴから流入する電流をドレイン・ソース路を介して流す。
【００１６】
実施の形態においては、トランジスタＴＨと電源端子１６との間には電流源部１５Ｈが設けられ、トランジスタＴＬと基準電位点との間には電流源部１５Ｌが設けられる。電流源部１５Ｈは、ハイサイドで比較的大きい電流（以下、単に大電流という）を発生する電流源ＩＨＨと比較的小さい電流（以下、単に小電流という）を発生する電流源ＩＨＳとを有する。また、電流源部１５Ｌは、ローサイドで大電流を発生する電流源ＩＬＨと小電流を発生する電流源ＩＬＳとを有する。
【００１７】
電流源部１５Ｈ，１５Ｌは、調整回路１２に制御されて、電流源ＩＨＨ，ＩＨＳのいずれか一方が動作するとともに、電流源ＩＬＨ，ＩＬＳのいずれか一方が動作するようになっている。電流源ＩＨＨ，ＩＬＨが動作する場合には、トランジスタＴＨがオンになると、大電流が電流源ＩＨＨからトランジスタＴＨを介して出力端子ＯＵＴに流れ、トランジスタＴＬがオンになると、大電流が出力端子ＯＵＴからトランジスタＴＬを介して電流源ＩＬＨに流れる。同様に、電流源ＩＨＳ，ＩＬＳが動作する場合には、トランジスタＴＨがオンになると、小電流が電流源ＩＨＳからトランジスタＴＨを介して出力端子ＯＵＴに流れ、トランジスタＴＬがオンになると、小電流が出力端子ＯＵＴからトランジスタＴＬを介して電流源ＩＬＳに流れる。
【００１８】
実施の形態においては、電流源ＩＨＨ，ＩＬＨが発生する大電流は、制御対象を駆動するのに十分な電流値、即ち、モータ等の駆動性能として十分な性能が得られるようにトランジスタＴＤを高速にオン，オフできる電流値、例えば数Ａ程度の電流値に設定される。一方、電流源ＩＨＳ，ＩＬＳが発生する小電流は、半導体集積回路１０内の各部や外部部品等を破壊することのない十分に小さい電流値、例えば、数ｍＡ程度の電流値に設定される。
【００１９】
制御部１１は、制御信号に基づいて、トランジスタＴＨ，ＴＬの一方をオン、他方をオフにするオン信号，オフ信号を発生するとともに、半導体集積回路１０内に貫通電流が流れることを防止するために、トランジスタＴＨ，ＴＬが同時にオンとならないようにデッドタイムを設定するようになっている。例えば、制御部１１は、制御信号としてＰＷＭパルスが入力された場合には、ＰＷＭパルスのエッジに同期してトランジスタＴＨ，ＴＬに同時にオフとなるオフ信号を発生し、ＰＷＭパルスのエッジから所定時間経過後にトランジスタＴＨ，ＴＬの一方にオン信号を発生する。
【００２０】
ところで、プリドライバを含む従来の半導体集積回路においては、調整回路１２及び電流源部１５Ｈ，１５Ｌは設けられていない。この場合、例えば、出力端子ＯＵＴの短絡、地絡、あるいは、ＦＥＴ駆動回路２０の故障等が生じると、プリドライバを構成するトランジスタに大電流が流れ続けてしまうことがあり、トランジスタの破壊や、ＩＣの他の回路部品の破壊、或いは、外付け部品の故障等の障害が生じる虞があった。例えば、駆動システムにおいて、半導体集積回路の出力端子ＯＵＴに地絡が発生すると、システムで異常検出し、マイコン制御によってプリドライバをＬ出力制御する。しかしながら、異常検出からマイコンを介してＬ出力制御するまでの時間によって、その間に大電流が流れ続け、プリドライバまたは周辺回路が破壊に至る可能性がある。また、例えば、駆動システムにおいて、半導体集積回路の出力端子ＯＵＴに天絡が発生すると、システムで異常検出し、マイコン制御によってプリドライバをＬ出力制御する。この場合、出力端子ＯＵＴからプリドライバのローサイドのトランジスタを介して大電流が流れ続け、プリドライバまたは周辺回路が破壊に至る可能性がある。
【００２１】
図２は横軸に時間をとり、縦軸に電圧値及び電流値をとって一般的なＦＥＴのゲート電圧及びゲートに流れる電流の変化を示すグラフである。なお、実施の形態では調整回路１２が電流源部１５Ｈの電流源ＩＨＨ，ＩＨＳを切換えて動作させるようになっているが、図２は、仮に調整回路１２がこの切換えを行わずに、大電流を継続的に流した場合に得られるトランジスタＴＤのゲート電圧の変化と同じ特性を示している。
【００２２】
トランジスタＴＨが時間Ｔ０においてオンになると、大電流がトランジスタＴＨを介して出力端子ＯＵＴから流出して、トランジスタＴＤのゲートに供給される。これにより、トランジスタＴＤのゲート電圧は、図２に示すように上昇する。時間Ｔ１になると、ゲート電圧は閾値電圧を超えトランジスタＴＤはオンする。以後、ゲート電圧は更に上昇するが所定の電圧値で飽和する。
【００２３】
一方、ゲートに流れる電流は、時間Ｔ０から急激に上昇してピーク値を迎えた後、急激に低下して十分に小さい電流値に収束する。通常、ゲートに流れる電流が十分小さい電流値に収束した時点では、トランジスタＴＤは完全にオン状態となっており、ゲート電圧は概ね飽和している。
【００２４】
一方、一般的には、故障時等においても、大電流が流れる時間が十分に短ければ、半導体集積回路において素子の破壊等は生じない。そこで、実施形態の調整回路１２は、トランジスタＴＤが完全にオン状態となって、ゲートに流れる電流が十分小さい電流値に収束した時点（例えば、ハイサイドトランジスタをオンにして１μ秒後）以降であって、大電流により素子の破壊等が生じるまでの時間（以下、耐破壊限界時間という）中の所定の時間（以下、Ｈ側電流制限移行時間という）Ｔ２（例えば、ハイサイドトランジスタをオンにして１０μ秒後）において、電流源部１５Ｈにおいて動作させる電流源を電流源ＩＨＨから電流源ＩＨＳに切換えて出力端子ＯＵＴから流出可能な電流を小電流に制限するようになっている。
【００２５】
なお、調整回路１２は、出力端子ＯＵＴから流出する電流を小電流ではなく０にするようにしてもよい。しかし、ＦＥＴ駆動回路２０においては正常時に完全にオフさせるためにゲートにプルダウン抵抗（図示せず）が設けられていることがあり、ゲートに供給する電流が０になった場合には、プルダウン抵抗によってゲート電圧が低下し本来オンとなっているべきトランジスタＴＤがオフになってしまう可能性もある。このため、実施の形態では、Ｈ側電流制限移行時間後には小電流を流すようになっている。
【００２６】
また、図２はトランジスタＴＤのオン時のゲート電圧の変化及びゲートに流れる電流の変化を示したが、オフ時においても極性が異なるのみで同様の変化が生じる。即ち、トランジスタＴＨがオフでトランジスタＴＬがオンになる時点において、調整回路１２は、電流源部１５Ｌについて電流源ＩＬＨを動作させる。これにより、トランジスタＴＤのゲートから抵抗Ｒ及び出力端子ＯＵＴを介してトランジスタＴＬ側に電流が流れる。トランジスタＴＤのゲート電圧は下降し、ゲート電圧は閾値電圧よりも低下してトランジスタＴＤはオフする。以後、ゲート電圧は更に下降するが所定の電圧値に収束する。一方、ゲートから出力端子ＯＵＴ側に流れる電流は、トランジスタＴＬのオンから急激に上昇してピーク値を迎えた後、急激に低下して十分に小さい電流値に収束する。通常、ゲートに流れる電流が十分小さい電流値に収束した時点では、トランジスタＴＤは完全にオフ状態となっており、ゲート電圧は概ね所定の電圧値に収束している。
【００２７】
そこで、調整回路１２は、トランジスタＴＤが完全にオフ状態となって、ゲートに流れる電流が十分小さい電流値に収束した時点以降であって、耐破壊限界時間中の十分に短い所定の時間（以下、Ｌ側電流制限移行時間という、例えば、１０μ秒）において、電流源部１５Ｌにおいて動作させる電流源を電流源ＩＬＨから電流源ＩＬＳに切換えて出力端子ＯＵＴから流入可能な電流を小電流に制限するようになっている。
【００２８】
調整回路１２は、時間の計測を行うための図示しないタイマ及びＨ側及びＬ側電流制限移行時間の情報を格納する図示しないメモリを有しており、メモリから読み出した情報を用い、入力される制御信号及びタイマからの時間情報に基づいて、各電流源部１５Ｈ，１５Ｌの各電流源の動作の切換制御を行うようになっている。なお、タイマ及びメモリの少なくとも一方については、調整回路１２内に設けずに外部に設けて、時間情報、Ｈ側及びＬ側電流制限移行時間の情報は調整回路１２が外部から読み込むようにしてもよい。
【００２９】
次に、このように構成された実施の形態の動作について図３のタイミングチャートを参照して説明する。図３は説明の簡略化のためにデッドタイムを無視して示しており、トランジスタＴＨがオンの場合にはトランジスタＴＬはオフであり、トランジスタＴＨがオフの場合にはトランジスタＴＬはオンであるものとして説明する。図３（ａ）はトランジスタＴＨに供給されるオン，オフ信号を示し、図３（ｂ）はトランジスタＴＤのゲート電圧の変化を示し、図３（ｃ）は出力端子ＯＵＴからトランジスタＴＤのゲートに流出する電流の変化を示し、図３（ｄ）はトランジスタＴＤのゲートから出力端子ＯＵＴを介してトランジスタＴＬ側に流入する電流の変化を示している。なお、図３では流出する電流の向きを負、流入する電流の向きを正として示している。
【００３０】
入力端子ＩＮを介してトランジスタＴＤをオンにするための制御信号が入力されるものとする。制御部１１は、時間ｔ１においてオン信号をトランジスタＴＨのゲートに与え、オフ信号をトランジスタＴＬのゲートに与える。また、調整回路１２は、時間ｔ１において、電流源部１５Ｈに電流源ＩＨＨを動作させ、電流源部１５Ｌに電流源ＩＬＳのみを動作させる。トランジスタＴＬはオフ、トランジスタＴＨはオンとなって、電流源ＩＨＨからの大電流がトランジスタＴＨを介して出力端子ＯＵＴから流出する。トランジスタＴＤのゲートに電流が流れ始めて、ゲート電圧は上昇する。ゲート電圧が閾値を超えると、トランジスタＴＤはオンする。これにより、ＦＥＴ駆動回路２０によってモータ等が駆動される。この場合には、トランジスタＴＤのゲートには大電流が供給されるので、トランジスタＴＤは高速にオンとなり、十分な駆動性能が得られる。
【００３１】
時間の経過とともに、トランジスタＴＤのゲートに流れる電流は低下する。時間ｔ１からＨ側電流制限移行時間だけ経過した時間ｔ２になると、調整回路１２は、電流源部１５Ｈについては電流源ＩＨＨの動作を停止させて電流源ＩＨＳのみを動作させる。これにより、電流源部１５Ｈからは小電流が供給される。Ｈ側電流制限移行時間は、素子の破壊等が生じる可能性がある耐破壊限界時間よりも短い時間に設定されているとともに、小電流が素子の破壊等を生じさせることのない小さい電流値に設定されていることから、端子の天絡・地絡等を含む各種故障が発生している場合でも、電流源部１５Ｈから流れる電流によって、半導体集積回路１０内の素子及び外付け部品等が破壊されることはなく、またその他の機能に悪影響が及ぶこともない。なお、調整回路１２は、電流源部１５Ｈについては、トランジスタＴＨを次にオンにする時間ｔ５まで電流源ＩＨＳのみを動作させる。
【００３２】
時間ｔ３になると、入力端子ＩＮを介してトランジスタＴＤをオフにするための制御信号が入力され、制御部１１は、時間ｔ３においてオン信号をトランジスタＴＬのゲートに与え、オフ信号をトランジスタＴＨのゲートに与える。また、調整回路１２は、時間ｔ３において、電流源部１５Ｌの電流源ＩＬＨを動作させる。トランジスタＴＨはオフ、トランジスタＴＬはオンとなって、トランジスタＴＤのゲートから抵抗Ｒ及び出力端子ＯＵＴを介して電流がトランジスタＴＬ側に流れる。トランジスタＴＤのゲート電圧は下降し、ゲート電圧が閾値よりも小さくなると、トランジスタＴＤはオフする。これにより、ＦＥＴ駆動回路２０によるモータ等の駆動が停止する。この場合には、トランジスタＴＤのゲートから大電流が出力端子ＯＵＴ側に流れるので、トランジスタＴＤは高速にオフとなり、十分な駆動性能が得られる。
【００３３】
更に、時間が経過すると、トランジスタＴＤのゲートから出力端子ＯＵＴ側に流れる電流は減少する。時間ｔ３からＬ側電流制限移行時間だけ経過した時間ｔ４になると、調整回路１２は、電流源部１５Ｌについては電流源ＩＬＨの動作を停止させて電流源ＩＬＳのみを動作させる。これにより、電流源部１５Ｌからは小電流が供給され、出力端子ＯＵＴからトランジスタＴＬ側に流入する電流が制限される。Ｌ側電流制限移行時間は、素子の破壊等が生じる可能性がある耐破壊限界時間よりも短い時間に設定されているとともに、小電流が素子の破壊等を生じさせることのない小さい電流値に設定されていることから、端子の天絡・地絡等を含む各種故障が発生している場合でも、電流源部１５Ｌに向けて流入する電流によって、半導体集積回路１０内の素子及び外付け部品等が破壊されることはなく、またその他の機能に悪影響が及ぶこともない。なお、調整回路１２は、電流源部１５Ｌについては、トランジスタＴＬを次にオンにする時間まで電流源ＩＬＳのみを動作させる。
【００３４】
以後同様の動作が繰り返される。このように、トランジスタＴＨ、ＴＬのオン開始直後には大電流を流してトランジスタＴＤを高速にオン，オフすることで十分な駆動特性を得る。また、トランジスタＴＤがオンオフした後には耐破壊限界時間が経過する前に小電流に切換える。これにより、トランジスタＴＤの十分な駆動特性を維持しながら、天絡・地絡等を含む故障時においても、大電流によって素子等が破壊されてしまうことを防止することができる。
【００３５】
このように実施の形態においては、出力端子に制御対象が十分な駆動特性が得られる大電流を流すとともに、大電流を流す期間を電流制限移行時間に制限して、それ以降は出力端子に素子が破壊されてしまうことのない小電流を流す。これにより、正常時には十分な駆動特性が得られるように制御対象を駆動することができるとともに、天絡・地絡等を含む故障時においても、半導体集積回路内の素子及び外付け部品等が破壊されること、その他の機能に悪影響が及ぶことを防止することができる。
【００３６】
なお、ＦＥＴのオンに要する時間や耐破壊限界時間は、素子毎に決まる値であり、Ｈ側及びＬ側電流制限移行時間は、これらの値に応じて適宜設定可能である。
（第２の実施の形態）
図４は第２の実施の形態を示す回路図である。図４において図１と同一の構成要素には同一符号を付して説明を省略する。
【００３７】
第２の実施の形態は、電流源部１５Ｈ，１５Ｌにそれぞれ代えて電流源部１８Ｈ，１８Ｌを採用した点が第１の実施の形態と異なる。電流源部１８Ｈは、ｎ個の電流源ＩＨ１，ＩＨ２，…，ＩＨｎを有しており、電流源ＩＨ１，ＩＨ２，…，ＩＨｎはそれぞれ電流ｉｈ１，ｉｈ２，…，ｉｈｎを発生する。電流源ＩＨ１が発生する電流ｉｈ１は大電流であり、電流ｉｈ１及び電流ｉｈ２，ｉｈ３，…は、ｉｈ１＞ｉｈ２＞ｉｈ３＞…の関係を有する。また、電流源ＩＨｎが発生する電流ｉｈｎは小電流である。同様に、電流源部１８Ｌは、ｎ個の電流源ＩＬ１，ＩＬ２，…，ＩＬｎを有しており、電流源ＩＬ１，ＩＬ２，…，ＩＬｎはそれぞれ電流ｉｌ１，ｉｌ２，…，ｉｌｎを発生する。電流源ＩＬ１が発生する電流ｉｌ１は大電流であり、電流ｉｈ１及び電流ｉｌ２，ｉｌ３，…は、ｉｌ１＞ｉｌ２＞ｉｌ３＞…の関係を有する。また、電流源ＩＬｎが発生する電流ｉｌｎは小電流である。
【００３８】
調整回路１２は、電流源部１８Ｈ，１８Ｌを制御して、動作させる電流源を切換える。調整回路１２は、トランジスタＴＤをオンにするタイミングにおいて電流源ＩＨ１に大電流を発生させるとともに、Ｈ側電流制限移行時間経過時に電流源ＩＨｎに小電流を発生させるまでの間に、時間の経過とともに、動作させる電流源をＩＨ２，ＩＨ３，…と順次切換えるようになっている。同様に、調整回路１２は、トランジスタＴＤをオフにするタイミングにおいて電流源ＩＬ１に大電流を発生させるとともに、Ｌ側電流制限移行時間経過時に電流源ＩＬｎに小電流を発生させるまでの間に、時間の経過とともに、動作させる電流源をＩＬ２，ＩＬ３，…と順次切換えるようになっている。
【００３９】
図５は図２と同様の表示方法を採用して、電流源部１８Ｈの電流源の切換を説明するためのグラフである。図５の例は、ｎ＝５の例を示しており、調整回路１２は、時間Ｔ０からゲートに流れる電流がピークを越すまでの期間に電流源ＩＨ１を動作させ、Ｈ側電流制限移行時間Ｔ２までの間に、電流源ＩＨ２〜ＩＨ４に順次切換え、Ｈ側電流制限移行時間Ｔ２になると電流源ＩＨ５に切換えて動作させる。そして、次にトランジスタＴＨをオンにするまで、電流源ＩＨ５の動作を継続させる。
【００４０】
調整回路１２は、電流源部１８Ｌについても同様の制御を行う。即ち、調整回路１２は、トランジスタＴＬのオンからゲートに流れる電流がピークを越すまでの期間に電流源ＩＬ１を動作させ、Ｌ側電流制限移行時間までの間に、電流源ＩＨ２，…に順次切換え、Ｌ側電流制限移行時間になると電流源ＩＬｎに切換えて動作させる。そして、次にトランジスタＴＬをオンにするまで、電流源ＩＬｎの動作を継続させる。
【００４１】
なお、Ｈ側及びＬ側電流制限移行時間並びに電流源部１８Ｈ，１８Ｌの各電流源を切換えるタイミングは、素子毎に決めればよく、調整回路１２が用いる切換タイミングの情報も図示しないメモリに記憶されているものとする。
【００４２】
このように構成された実施の形態においても、第１の実施の形態と略同様の動作が行われる。第１の実施の形態を示す図３では図示を省略したが、電流源ＩＨＨから電流源ＩＨＳへの切換え時にゲート電圧が若干低下することがある。これは、抵抗Ｒの電圧降下によるもので、電流が大幅に低下することによって、抵抗Ｒの両端の電圧の変化が大きくなり、ゲート電圧が影響を受ける。これに対し、第２の実施の形態においては、電流源部１８Ｈ，１８Ｌの電流量が少しずつ変化するので、ゲート電圧の変化量も小さくなり、結果的にゲート電圧は滑らかに変化することになる。
【００４３】
このように実施の形態においては、第１の実施の形態と同様の効果が得られるとともに、ゲート電圧の変化を滑らかにすることができるという効果を有する。
（第３の実施の形態）
図６は第３の実施の形態を示す回路図である。図６において図１と同一の構成要素には同一符号を付して説明を省略する。
【００４４】
第１及び第２の実施の形態においては、電流源部１５Ｈ，１５Ｌ，１８Ｈ，１８Ｌにおける各電流源の切換えを、それぞれトランジスタＴＨ，ＴＬのオン信号に同期させて行った。調整回路１２は、トランジスタＴＨ，ＴＬのオン開始タイミングを基準として、オン開始タイミングからの所定時間の経過に応じた切換タイミングで各電流源を切換えるものであった。この場合には、Ｈ側及びＬ側電流制限移行時間の情報を予め素子毎に決定して、調整回路１２において利用可能にする必要がある。これに対し、第３の実施の形態においては、出力端子ＯＵＴの電圧及び電流の少なくとも一方を監視することで切換タイミングを求めて、各電流源部１５Ｈ，１５Ｌを制御するものである。
【００４５】
図３のグラフに示すように、トランジスタＴＤのゲート電圧及びゲートに流れる電流は、所定の形状で変化する。天絡、地絡や各種故障等が発生すると、ゲート電圧やゲートに流れる電流の波形が、図３に示す想定した波形とは異なる波形となる。
【００４６】
調整回路１９は、バッファ１３からの制御信号が与えられるとともに、出力端子ＯＵＴに接続されて、出力端子ＯＵＴの電圧及び電流の少なくとも一方を検出する。調整回路１９は、制御信号の立ち上がり及び立ち下がりエッジから所定の時間後における出力端子ＯＵＴの電圧及び電流の少なくとも一方を監視する。調整回路１９は、トランジスタＴＨ，ＴＬがオンになる時点においては電流源ＩＨＨ，ＩＬＨを動作させるとともに、出力端子ＯＵＴの電圧又は電流が所定の電圧範囲内、電流範囲内になった場合には、電流源ＩＨＨ，ＩＬＨを停止させて電流源ＩＨＳ，ＩＬＳを動作させる。すなわち、調整回路１９は、Ｈ側及びＬ側電流制限移行時間を出力端子ＯＵＴの電圧又は電流に応じて検出し、小電流である電流源ＩＨＳ、ＩＬＳに切り替えることができる。
【００４７】
このように構成された実施の形態においては、出力端子ＯＵＴの電圧及び電流の少なくとも一方に基づいて、電流源部１５Ｈ，１５Ｌの各電流源の切換制御が行われる。調整回路１９は、制御信号によってトランジスタＴＨがオンになるタイミングで電流源ＩＨＨを動作させ、トランジスタＴＬがオンになるタイミングで電流源ＩＬＨを動作させる。これにより、トランジスタＴＤは高速にオン，オフして十分な駆動特性が得られる。
【００４８】
調整回路１９は、トランジスタＴＨ，ＴＬのオンから所定の時間後における出力端子ＯＵＴの電圧及び電流の少なくとも一方を監視する。トランジスタＴＤのゲート電圧及びゲートに流れる電流は、図３に示すように、所定の特性を有しており、調整回路１９は、トランジスタＴＨ，ＴＬのオンから所定の時間後における出力端子ＯＵＴの電圧及び電流の少なくとも一方を監視することで、第１の実施の形態におけるＨ側及びＬ側電流制限移行時間に相当する時間を判定することができる。
【００４９】
調整回路１９は、監視している出力端子ＯＵＴの電圧及び電流が、想定する電圧範囲、電流範囲内の値に到達すると、Ｈ又はＬ側電流制限移行時間に相当する時間に到達したものと判断して、電流源ＩＨＨ，ＩＬＨを停止させて、電流源ＩＨＳ，ＩＬＳを動作させる。これにより、天絡、地絡や各種故障等が生じている場合でも、大電流が流れる時間は十分に短く、素子の破壊等が生じることはない。また、天絡、地絡や各種故障等が生じている場合でも、電流源の切換後は小電流が流れるので、素子の破壊等を防止することができる。
【００５０】
このように実施の形態においては、第１の実施の形態と同様に、天絡・地絡等を含む故障時においても、半導体集積回路内の素子及び外付け部品等が破壊されること、その他の機能に悪影響が及ぶことを防止することができる。また、第３の実施の形態では、予め電流源の切換タイミングの情報を求めておく必要が無く、運用が容易である。
（第４の実施の形態）
図７は第４の実施の形態を示す回路図である。図７において図５又は図６と同一の構成要素には同一符号を付して説明を省略する。
【００５１】
第４の実施の形態は、電流源部１５Ｈ，１５Ｌにそれぞれ代えて電流源部１８Ｈ，１８Ｌを採用した点が第３の実施の形態と異なるのみである。電流源部１８Ｈ，１８Ｌの構成は第２の実施の形態と同様である。第４の実施の形態は、調整回路１９が出力端子ＯＵＴの電圧及び電流の少なくとも一方を監視することで、図５の切換タイミングを求める点が異なるのみである。即ち、調整回路１９は、出力端子ＯＵＴの電圧及び電流の少なくとも一方の監視結果から、電流源の切換タイミングを求める。
【００５２】
他の構成及び作用効果は第３の実施の形態と同様である。
【００５３】
このように実施の形態においては、第３の実施の形態と同様の効果が得られるとともに、ゲート電圧の変化を滑らかにすることができるという効果を有する。
（第５の実施の形態）
図８は第５の実施の形態を示す回路図である。図８において図１と同一の構成要素には同一符号を付して説明を省略する。
【００５４】
第１及び第２の実施の形態においては、電流源部１５Ｈ，１５Ｌ，１８Ｈ，１８Ｌにおける各電流源の切換えを、それぞれトランジスタＴＨ，ＴＬのオン，オフに同期させて行った。調整回路１２は、トランジスタＴＨ，ＴＬのオン開始タイミングを基準として、オン開始タイミングからの所定時間の経過に応じた切換タイミングで各電流源を切換えるものであった。この場合には、Ｈ側及びＬ側電流制限移行時間の情報を予め素子毎に決定して、調整回路１２において利用可能にする必要がある。これに対し、第５の実施の形態においては、トランジスタＴＨ，ＴＬのオンに同期した所定の時間タイミングにおいて、出力端子ＯＵＴの電圧及び電流の少なくとも一方を監視することで切換タイミングを求めて、各電流源部１５Ｈ，１５Ｌを制御するものである。
【００５５】
図３のグラフに示すように、トランジスタＴＤのゲート電圧及びゲートに流れる電流は、所定の形状で変化する。天絡、地絡や各種故障等が発生すると、ゲート電圧やゲートに流れる電流の波形が、図３に示す想定した波形とは異なる波形となる。
【００５６】
調整回路３０には、バッファ１３からの制御信号が与えられるとともに、出力端子ＯＵＴに接続されて、出力端子ＯＵＴの電圧及び電流の少なくとも一方を検出する。調整回路３０は、制御信号の立ち上がり及び立ち下がりエッジから所定の時間後における出力端子ＯＵＴの電圧及び電流の少なくとも一方を監視する。調整回路３０は、通常時は電流源ＩＨＨ，ＩＬＨを動作させるとともに、出力端子ＯＵＴの電圧が所定の電圧範囲外や電流範囲外になった場合には、電流源ＩＨＨ，ＩＬＨを停止させて電流源ＩＨＳ，ＩＬＳを動作させ、以後、電流源ＩＨＳ，ＩＬＳのみを動作させる。
【００５７】
このように構成された実施の形態においては、出力端子ＯＵＴの電圧及び電流の少なくとも一方に基づいて、電流源部１５Ｈ，１５Ｌの各電流源の切換制御が行われる。調整回路３０は、制御信号のエッジから所定の時間後における出力端子ＯＵＴの電圧及び電流の少なくとも一方を監視する。監視している出力端子ＯＵＴの電圧及び電流が、想定する電圧範囲、電流範囲内の値である場合には、天絡、地絡や各種故障等が生じていないものと判定して、調整回路３０は、電流源ＩＨＨ，ＩＬＨを動作させる。これにより、トランジスタＴＤを高速にオン，オフさせて、十分な駆動能力を得ることができる。
【００５８】
一方、監視している出力端子ＯＵＴの電圧及び電流が、想定する電圧範囲、電流範囲外の値になった場合には、天絡、地絡や各種故障等が生じているものと判定して、調整回路３０は、電流源ＩＨＨ，ＩＬＨを停止させて、電流源ＩＨＳ，ＩＬＳを動作させる。これにより、天絡・地絡等を含む故障時においても、半導体集積回路内の素子及び外付け部品等が破壊されること、その他の機能に悪影響が及ぶことを防止することができる。
【００５９】
このように実施の形態においては、第１の実施の形態と同様に、天絡・地絡等を含む故障時においても、半導体集積回路内の素子及び外付け部品等が破壊されること、その他の機能に悪影響が及ぶことを防止することができる。また、第３の実施の形態では、予め電流源の切換タイミングの情報を求めておく必要が無く、運用が容易である。
（変形例）
図９及び図１０は電流源部１５Ｈ，１５Ｌ又は１８Ｈ，１８Ｌの変形例を示す回路図である。
【００６０】
図９の電流源部３５Ｈ，３５Ｌは、それぞれ可変電流源３６Ｈ，３６Ｌを備えている。可変電流源３６Ｈは、電源端子１６とトランジスタＴＨのソースとの間に接続されており、調整回路１２、１９又は３０に制御されて、可変電流を発生することができるようになっている。同様に、可変電流源３６Ｌは、基準電位点とトランジスタＴＬのソースとの間に接続されており、調整回路１２、１９又は３０に制御されて、可変電流を発生することができるようになっている。すなわち、可変電流源３６Ｈ、３６Ｌは、トランジスタＴＨ、ＴＬがオン開始後は大電流を流し、Ｈ側及びＬ側電流制限移行時間経過後、小電流を流す。実施形態２又は４のように段階的に電流値を切り替えることもできる。
【００６１】
また、図１０の電流源部４１Ｈは電流源４２Ｈ及びスイッチ４３Ｈによって構成されており、電流源部４１Ｌは電流源４２Ｌ及びスイッチ４３Ｌによって構成されている。電流源４２Ｈは、調整回路１２、１９又は３０に制御されて、上述した小電流を発生するか又は電流ｉｈ２，ｉｈ３，…を発生することができるようになっている。スイッチ４３Ｈは、調整回路１２、１９又は３０に制御されてオンになると、電源端子１６からトランジスタＴＨを介して出力端子ＯＵＴに大電流を流すことができるようになっている。
【００６２】
また、電流源４２Ｌは、調整回路１２、１９又は３０に制御されて、上述した小電流を発生するか又は電流ｉｌ２，ｉｌ３，…を発生することができるようになっている。スイッチ４３Ｌは、調整回路１２、１９又は３０に制御されてオンになると、出力端子ＯＵＴからトランジスタＴＬを介して基準電位点に大電流を流すことができるようになっている。
【００６３】
このように、図９及び図１０の電流源部を採用しても、上記各実施の形態を実現することができる。
【００６４】
なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【００６５】
１０…半導体集積回路、１１…制御部、１２…調整回路、１４…出力回路、ＴＨ，ＴＬ…トランジスタ、１５Ｈ，１５Ｌ…電流源部、２０…ＦＥＴ駆動回路、ＩＨＨ，ＩＨＳ，ＩＬＨ，ＩＬＳ…電流源、ＩＮ…入力端子、ＯＵＴ…出力端子、ＴＤ…ＦＥＴ。
【図１】
2017028649.tif 000003
【図２】
2017028649.tif 000004
【図３】
2017028649.tif 000005
【図４】
2017028649.tif 000006
【図５】
2017028649.tif 000007
【図６】
2017028649.tif 000008
【図７】
2017028649.tif 000009
【図８】
2017028649.tif 000010
【図９】
2017028649.tif 000011
【図１０】
2017028649.tif 000012