(57)【要約】【課題】新規な構成の表示システム、および移動体を提供すること。【解決手段】ディスプレイと、コントローラＩＣと、を有する表示システムである。コントローラＩＣは、フレームメモリと、演算回路と、記憶回路と、を有する。ディスプレイは、湾曲した表示面を有する。フレームメモリは、平面に表示するための第１の画像データを保持する機能を有する。記憶回路は、ディスプレイの形状データを記憶する機能を有する。演算回路は、湾曲した表示面の第１の座標を、形状データに応じて演算することで、第１の画像データが有する平面の第２の座標に変換する機能を有する。演算回路は、第２の座標に基づいて前記フレームメモリに記憶された第１の画像データをディスプレイに第２の画像データとして出力する機能を有する。【選択図】図１
2017207747.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレイと、コントローラＩＣと、を有する表示システムであって、
前記コントローラＩＣは、フレームメモリと、演算回路と、記憶回路と、を有し、
前記ディスプレイは、湾曲した表示面を有し、
前記フレームメモリは、平面に表示するための第１の画像データを保持する機能を有し、
前記記憶回路は、前記ディスプレイの形状データを記憶する機能を有し、
前記演算回路は、前記湾曲した表示面の第１の座標を、前記形状データに応じて演算することで、前記第１の画像データが有する前記平面の第２の座標に変換する機能を有し、
前記演算回路は、前記第２の座標に基づいて前記フレームメモリに記憶された前記第１の画像データを前記ディスプレイに第２の画像データとして出力する機能を有することを特徴とする表示システム。
【請求項２】
請求項１において、
前記記憶回路は、トランジスタと、容量素子と、を有し、
前記トランジスタは、チャネル形成領域を有する半導体層に酸化物半導体を有することを特徴とする表示システム。
【請求項３】
請求項１または２において、
前記演算回路は、積和演算回路を有し、
前記積和演算回路は、積和演算を行うためのアナログ回路を有することを特徴とする表示システム。
【請求項４】
請求項１乃至３に記載の表示システムを適用したダッシュボードと、窓部と、を有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、表示システムおよび移動体に関する。
【背景技術】
【０００２】
有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を有する曲面ディスプレイが提案されている（例えば、特許文献１）。なお曲面ディスプレイは、湾曲した表示面を有するディスプレイのことをいう。
【０００３】
曲面ディスプレイは、車両などの移動体のインストルメントパネル（以下、インパネと略記する場合がある）に適用することでデザイン性を向上できることが期待されている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１３４２９５号公報
【特許文献２】特開２００５−１１２２５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
曲面ディスプレイに画像データを供給する場合、元の画像データが平面ディスプレイに表示するためのものであると、ユーザーは曲面ディスプレイに表示される画像に歪みを感じる虞がある。なお平面ディスプレイは、平らな表示面を有するディスプレイのことをいう。
【０００６】
また平面ディスプレイに表示するための画像データを曲面ディスプレイで表示を行うために補正する場合、曲面ディスプレイが複数だと画像信号を供給するホストコントローラの演算処理が膨大となり、決められた期間での演算処理が難しいといった問題が生じる。また平面ディスプレイで表示するための画像データを曲面ディスプレイで表示するための画像データに変換するために、ディスプレイ毎にデジタル処理を行うＧＰＵ（Ｇｒａｐｈｉｃ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）やＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）といった演算回路を設ける場合、演算量が増加するにつれて消費電力の増加および製造コストの増大といった問題が生じる。
【０００７】
本発明の一態様は、新規な表示システム、および当該表示システムを備えた移動体等を提供することを課題の一とする。
【０００８】
または本発明の一態様は、元の画像データが平面ディスプレイに表示するためのものであっても曲面ディスプレイに表示される画像に歪みを感じることが低減された、新規な表示システム、および当該表示システムを備えた移動体等を提供することを課題の一とする。または本発明の一態様は、平面ディスプレイに表示するための画像データを曲面ディスプレイで表示を行うために補正回路を有する構成であっても消費電力の増加あるいは製造コストの増大が軽減された、新規な表示システム、および当該表示システムを備えた移動体等を提供することを課題の一とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、ディスプレイと、コントローラＩＣと、を有する表示システムであって、コントローラＩＣは、フレームメモリと、演算回路と、記憶回路と、を有し、ディスプレイは、湾曲した表示面を有し、フレームメモリは、平面に表示するための第１の画像データを保持する機能を有し、記憶回路は、ディスプレイの形状データを記憶する機能を有し、演算回路は、湾曲した表示面の第１の座標を、前記形状データに応じて演算することで、第１の画像データが有する平面の第２の座標に変換する機能を有し、演算回路は、第２の座標に基づいてフレームメモリに記憶された第１の画像データをディスプレイに第２の画像データとして出力する機能を有する表示システムである。
【００１０】
本発明の一態様において、記憶回路は、トランジスタと、容量素子と、を有し、トランジスタは、チャネル形成領域を有する半導体層に酸化物半導体を有する表示システムが好ましい。
【００１１】
本発明の一態様において、演算回路は、積和演算回路を有し、積和演算回路は、積和演算を行うためのアナログ回路を有す表示システムが好ましい。
【００１２】
本発明の一態様は、上述した本発明の一態様の表示システムを適用したダッシュボードと、窓部と、を有する移動体である。
【００１３】
なおその他の本発明の一態様については、以下で述べる「発明を実施するための形態」、および「図面」に記載されている。
【発明の効果】
【００１４】
本発明の一態様は、新規な表示システム、および当該表示システムを備えた移動体等を提供することができる。
【００１５】
または本発明の一態様は、元の画像データが平面ディスプレイに表示するためのものであっても曲面ディスプレイに表示される画像に歪みを感じることが低減された、新規な表示システム、および当該表示システムを備えた移動体等を提供することができる。または本発明の一態様は、平面ディスプレイに表示するための画像データを曲面ディスプレイで表示を行うために補正回路を有する構成であっても消費電力の増加あるいは製造コストの増大が軽減された、新規な表示システム、および当該表示システムを備えた移動体等を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】表示システムの構成を説明するための図。
【図２】表示システムの構成を説明するための図。
【図３】表示システムの構成を説明するための図。
【図４】表示システムの構成を説明するための図。
【図５】表示システムの構成を説明するための図。
【図６】表示システムの構成を説明するための図。
【図７】表示システムが有する累乗演算回路および平方根演算回路の構成を説明するための図。
【図８】表示システムが有する積和演算回路の構成を説明するための図。
【図９】表示システムが有する積和演算回路の構成を説明するための図。
【図１０】表示システムが有する積和演算回路の構成を説明するための図。
【図１１】表示システムが有する記憶回路の構成を説明するための図。
【図１２】表示システムが有するディスプレイの構成を説明するための図。
【図１３】ディスプレイの適用例を説明するための図。
【図１４】移動体の一例を説明する図。
【発明を実施するための形態】
【００１７】
以下、本発明の一態様について図面を参照しながら説明する。但し、本発明の一態様は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の記載内容に限定して解釈されるものではない。
【００１８】
＜表示システムの構成＞
本発明の一態様である表示システムの構成例について説明する。表示システムは、湾曲した面に設けられるディスプレイに適用することができる。
【００１９】
図１は、表示システムの構成を説明するためのブロック図である。図１は、コントロールＩＣ１００、ディスプレイ２００およびホストコントローラ３００を図示している。コントロールＩＣ１００は、インターフェース１０１、フレームメモリ１０２、タイミングコントローラ１０３、ディスプレイドライバＩＣ１０４、演算回路１０５および記憶回路１０７を有する。記憶回路１０７は、形状データ１０６を有する。
【００２０】
ディスプレイ２００は、湾曲した表示面を有する。湾曲した表示面を有するディスプレイは、曲面ディスプレイともいう。曲面ディスプレイに供給する画像データが平面ディスプレイ（平らな表示面を有するディスプレイ）に供給する画像データの場合、ユーザーは曲面ディスプレイに表示される画像に歪みを感じる虞がある。
【００２１】
そこでコントロールＩＣ１００は、ディスプレイ２００の形状に応じて、平面ディスプレイに供給する画像データを補正して出力する構成とする。当該構成とすることで曲面ディスプレイに表示される画像をユーザーが視認した際に感じる歪みを低減することができる。
【００２２】
フレームメモリ１０２には、平面ディスプレイに供給する画像データがインターフェース１０１を介してホストコントローラ３００より記憶される。このフレームメモリ１０２に記憶される画像データは、平面ディスプレイの各座標（各画素）に与える階調データに相当する。各座標（各画素）に与える階調データは、フレームメモリ１０２の所定のアドレスに順に書き込まれて、記憶される。フレームメモリ１０２としては、データの書き込みと読み出しを同時に行うことができるデュアルポートＳＲＡＭが好適である。当該構成とすることで、遅滞なく画像データの補正を行うことが可能になる。
【００２３】
記憶回路１０７に記憶される形状データ１０６は、ディスプレイ２００の形状に応じたデータである。演算回路１０５は、形状データ１０６に応じて、フレームメモリ１０２から読み出す画像データのアドレスを演算によって補正する。演算回路１０５は、補正されたアドレスに基づいてフレームメモリ１０２の所定のアドレスから画像データを読み出し、曲面ディスプレイに供給する画像データとして出力させる。
【００２４】
つまり演算回路１０５は、平面ディスプレイに供給する画像データを平面に表示する際の平面の各座標を、形状データ１０６に応じて演算し、曲面に表示する際の曲面の座標に変換する。そして演算回路１０５は、当該曲面の座標に相当するフレームメモリ１０２のアドレスから画像データを読み出し、曲面ディスプレイに供給する画像データとして出力させる。
【００２５】
あるいは演算回路１０５は、曲面ディスプレイに供給する画像データを平面に表示する際の曲面の各座標を、形状データ１０６に応じて演算し、平面に表示する際の平面の座標に変換する。そして演算回路１０５は、当該平面の座標に相当するフレームメモリ１０２のアドレスから画像データを読み出し、曲面ディスプレイに供給する画像データとして出力させる。
【００２６】
なおインターフェース１０１の一例としては、ＤＶＩ、ＨＤＭＩ（登録商標）、ｅＤＰ、ｉＤＰ、Ｖ−ｂｙ−Ｏｎｅ  ＨＳ、ＦＰＤ−Ｌｉｎｋ  ＩＩ、Ａｄｖａｎｃｅｄ  ＰＰｍＬなどのインターフェース技術に即した信号に変換する回路が挙げられる。
【００２７】
なおタイミングコントローラ１０３およびディスプレイドライバＩＣ１０４は、フレームメモリ１０２より読み出される補正された画像データをもとにディスプレイ２００で画像を表示させるための各種制御信号を出力するための回路である。
【００２８】
平面ディスプレイに供給する画像データを曲面ディスプレイに供給する画像データに補正して出力する構成について、具体的な例を挙げて説明する。
【００２９】
図２（Ａ）には、平面ディスプレイ３００Ｈ（点ａ、ｂ、ｃ、ｄで囲まれる領域）および曲面ディスプレイ３００Ｐ（点ａ’、ｂ’、ｃ’、ｄ’で囲まれる領域）を図示している。ユーザーが図２（Ａ）に図示する点Ｃから曲面ディスプレイ３００Ｐを視認する場合、平面ディスプレイ３００Ｈの座標Ｂ（ｘ，ｙ）が曲面ディスプレイ３００Ｐに投影されるように座標を補正する。つまり、点Ｃと座標Ｂの間に曲面ディスプレイ３００Ｐがある場合、座標Ｄ（Ｘ，Ｙ）となるように補正することで上述したユーザーが視認した際に感じる歪みを低減させる。
【００３０】
なお図２（Ｂ）には、図２（Ａ）とは異なる形状の曲面ディスプレイ３００Ｑ（点ａ’’、ｂ’’、ｃ’’、ｄ’’で囲まれる領域）および平面ディスプレイ３００Ｈを図示している。ユーザーが図２（Ｂ）に図示する点Ｃから曲面ディスプレイ３００Ｑを視認する場合、平面ディスプレイ３００Ｈの座標Ｂ（ｘ，ｙ）が曲面ディスプレイ３００Ｑに投影されるように座標を補正する。つまり、点Ｃと座標Ｂの間に曲面ディスプレイ３００Ｑがある場合、図２（Ａ）とは異なる座標Ｄ’（Ｘ，Ｙ）となるように補正することで上述したユーザーが視認した際に感じる歪みを低減させる。
【００３１】
図２（Ａ）、（Ｂ）に示す曲面ディスプレイ３００Ｐ、３００Ｑのように形状が異なる場合、平面ディスプレイ３００Ｈの座標Ｂ（ｘ，ｙ）に対応する座標を補正する必要がある。そのため図１に示すコントロールＩＣ１００は、ディスプレイごとに設ける構成とする。
【００３２】
図３は、ディスプレイごとに異なるコントロールＩＣを有する表示システムの構成を説明するためのブロック図である。図３は、コントロールＩＣ１００Ａ、ディスプレイ２００Ａ、コントロールＩＣ１００Ｂ、ディスプレイ２００Ｂおよびホストコントローラ３００を図示している。コントロールＩＣ１００Ａは、インターフェース１０１Ａ、フレームメモリ１０２Ａ、タイミングコントローラ１０３Ａ、ディスプレイドライバＩＣ１０４Ａ、演算回路１０５Ａおよび記憶回路１０７Ａを有する。記憶回路１０７Ａは、形状データ１０６Ａを有する。コントロールＩＣ１００Ｂは、インターフェース１０１Ｂ、フレームメモリ１０２Ｂ、タイミングコントローラ１０３Ｂ、ディスプレイドライバＩＣ１０４Ｂ、演算回路１０５Ｂおよび記憶回路１０７Ｂを有する。記憶回路１０７Ｂは、形状データ１０６Ｂを有する。図３の各構成は、図１の各構成に対応する。
【００３３】
図３に示すディスプレイ２００Ａとディスプレイ２００Ｂとが異なる形状の曲面ディスプレイの場合、コントロールＩＣ１００Ａが有する記憶回路１０７Ａの形状データ１０６Ａと、コントロールＩＣ１００Ｂが有する記憶回路１０７Ｂの形状データ１０６Ｂとが異なることになる。そのため、同じ画像データをホストコントローラ３００からディスプレイ２００Ａおよびディスプレイ２００Ｂに供給する場合であっても、ディスプレイの形状に応じた画像データに補正することができる。その結果、形状の異なるディスプレイ２００Ａとディスプレイ２００Ｂとに画像データを供給する場合、ホストコントローラ３００での膨大な演算処理が不要とすることができる。
【００３４】
図４（Ａ）乃至（Ｅ）は、ディスプレイを複数組み合わせて一つのディスプレイとする場合の構成例について説明するための図である。
【００３５】
図４（Ａ）に示すディスプレイ２００は、表示領域２０１と非表示領域２０２とを有する。非表示領域２０２は、画像データによる階調表示を行わない領域、あるいは黒表示を行う領域とする。表示領域２０１は、画像データによる階調表示を行う領域である。
【００３６】
図４（Ａ）に示すディスプレイ２００において非表示領域２０２が広い場合、ディスプレイ２００の端部を折り曲げる構成が好ましい。この場合の例を図４（Ｂ）に示す。図４（Ｂ）においてディスプレイ２００は、折り曲げ部２０３を有することでディスプレイ２００が占めるスペースの省スペース化を図ることができる。
【００３７】
図４（Ｃ）は、図４（Ｂ）に示すディスプレイ２００であるディスプレイ２００Ａ乃至２００Ｄを組み合わせて一つのディスプレイをする際の展開図である。図４（Ｄ）に示す球状のディスプレイ２０４は、ディスプレイ２００Ａ乃至２００Ｄを組み合わせたものである。ディスプレイ２００Ａ乃至２００Ｄが有する表示領域２０１Ａ乃至２０１Ｄは、同じ形状の領域として図示しているが、それぞれ異なっていてもよい。当該構成とすることで、より複雑な形状のディスプレイとすることができる。
【００３８】
なお図４（Ｂ）では、矩形状のディスプレイを折り曲げて所望の表示領域の形状とする構成を説明したが、図４（Ｅ）に示すように所望の形状のディスプレイ２０５を作製し、当該ディスプレイ２０５に合う形状の表示領域を設ける構成としてもよい。
【００３９】
＜演算回路における演算処理の一例＞
図５（Ａ）は、図１に示す演算回路１０５で行う演算処理の一例について説明するためのブロック図である。図５（Ａ）に示す演算回路１０５は、ルックアップテーブル１１１、累乗演算回路１１２、積和演算回路１１３および平方根演算回路１１４を有する。また図５（Ａ）では、形状データ１０６が記憶された記憶回路１０７を図示している。
【００４０】
また図６（Ａ）乃至（Ｈ）は、平面ディスプレイの画像を曲面ディスプレイに表示する際の一例を説明するための図である。図６（Ａ）乃至（Ｈ）では、平面ディスプレイの画像を曲面ディスプレイに投影するように表示を補正する。図６（Ａ）に示す正方形の平面Ｓの画像を曲面Ｓ’に投影するように表示を行う。平面Ｓ上の任意の座標をＢ（ｘ，ｙ）とすると、曲面Ｓ’上の座標Ｄ（Ｘ，Ｙ）に投影するように表示を行う。
【００４１】
図６（Ａ）乃至（Ｈ）に示すように平面Ｓ面上の２軸をｘ軸およびｙ軸とし、平面Ｓから垂直方向にあるユーザーの視点となる点Ｃに向かう軸をｚ軸とする。図６（Ａ）はユーザーの視点となる点Ｃから平面Ｓと曲面Ｓ’を重ねて示した図であり、ｘｙ座標で表すことができる。図６（Ｂ）は、点Ｃと、平面Ｓ、曲面Ｓ’を併せて示した図であり、ｙｚ座標で表すことができる。図６（Ｃ）は、曲面Ｓ’をｘｙ座標で表すために展開して示した図である。図６（Ｄ）は点Ｃと、曲面Ｓ’の一部として弧ＡＧ、弧ＡＬ、弧ＧＬ、弧ＧＦ等を含む曲面とを表した図であり、ｘｙｚ座標で表すことができる。図６（Ｅ）は、図６（Ｄ）に示す面ＡＣＧを抜き出した図に相当する。図６（Ｆ）は、図６（Ｄ）に示す面ＦＣＧを抜き出した図に相当する。図６（Ｇ）は、図６（Ｄ）に示す面ＣＬＧを抜き出した図に相当する。図６（Ｈ）は、図６（Ｄ）に示す面ＪＭＨを抜き出した図に相当する。また図６（Ａ）乃至（Ｈ）では、角φ、角θ、角α、角βを図示している。
【００４２】
座標Ｄ（Ｘ，Ｙ）のＸは弧ＤＨであり、式（１）で表すことができる。なお図６（Ａ）乃至（Ｈ）を用いて説明する数式等において、ｒは曲面Ｓ’の曲率半径である。ユーザーの視点となる点Ｃから平面Ｓまでの距離もｒとする。
【００４３】
【数１】
2017207747.tif 000003
【００４４】
座標Ｄ（Ｘ，Ｙ）のＹは弧ＡＨであり、式（２）で表すことができる。
【００４５】
【数２】
2017207747.tif 000004
【００４６】
座標Ｂ（ｘ，ｙ）のｘおよびｙは、角φを使うと式（３）で表すことができる。
【００４７】
【数３】
2017207747.tif 000005
【００４８】
座標Ｂ（ｘ，ｙ）のｘおよびｙは、角θを使うと式（４）で表すことができる。
【００４９】
【数４】
2017207747.tif 000006
【００５０】
線分ＤＫの長さは、式（５）で表すことができる。
【００５１】
【数５】
2017207747.tif 000007
【００５２】
線分ＪＫの長さは、式（６）で表すことができる。
【００５３】
【数６】
2017207747.tif 000008
【００５４】
上述した式（１）乃至（６）をパラメータｓ、ｔを用いて表すと、（ｘ２，ｙ２）は式（７）の行列式で表すことができる。またｓ、ｔは、式（８）、式（９）で表すことができる。
【００５５】
【数７】
2017207747.tif 000009
【００５６】
【数８】
2017207747.tif 000010
【００５７】
【数９】
2017207747.tif 000011
【００５８】
上述した図５（Ａ）に示すブロック図では上記式（１）乃至（９）で説明した演算を行うため、図５（Ｂ）に示すフローチャートに沿って必要なパラメータの値を演算する。
【００５９】
まずＤ（Ｘ，Ｙ）のＸ，Ｙが与えられる（ステップＳ０１）。そしてルックアップテーブル１１１を用いてｓ，ｔの値を出力する（ステップＳ０２）。図６（Ａ）乃至（Ｈ）で例示した曲面の例では、記憶回路１０７に記憶する形状データ１０６として曲率半径ｒのデータを有する。この形状データ１０６を参照してルックアップテーブル１１１は、ｓ，ｔの値を出力する。ｓ，ｔの値は、アナログ信号として出力する。
【００６０】
なおディスプレイが有する曲面の形状が変化しない限り、記憶回路１０７に記憶する形状データ１０６は不変である。そのため、ルックアップテーブル１１１で出力するｓ，ｔの値は、不揮発性の記憶回路に記憶させてもよい。この場合、記憶回路１０７に記憶する形状データ１０６を含む値をルックアップテーブル１１１内に記憶させ、記憶回路１０７を省略することも可能である。
【００６１】
次いでルックアップテーブル１１１から出力されるアナログ信号であるｓ，ｔをもとに、累乗演算回路１１２はｓ２ｔ２、ｓ２を出力する（ステップＳ０３）。ｓ２ｔ２、ｓ２の値は、アナログ信号として出力する。累乗演算回路１１２の回路構成の一例は、後述する。
【００６２】
次いで累乗演算回路１１２から出力されるアナログ信号であるｓ２ｔ２、ｓ２をもとに、積和演算回路１１３は（ｘ２，ｙ２）を出力する（ステップＳ０４）。（ｘ２，ｙ２）の値は、アナログ信号として出力する。積和演算回路１１３の回路構成の一例は、後述する。
【００６３】
次いで積和演算回路１１３から出力されるアナログ信号である（ｘ２，ｙ２）をもとに、平方根演算回路１１４は（ｘ，ｙ）を出力する（ステップＳ０５）。（ｘ，ｙ）の値は、アナログ信号として出力する。平方根演算回路１１４の回路構成の一例は、後述する。
【００６４】
以上の演算で得られた座標Ｂ（ｘ，ｙ）の画像データを座標Ｄ（Ｘ，Ｙ）に表示することで平面の画像を曲面に投影することができる。上述した構成は、複雑な形状のディスプレイでも適用可能である。
【００６５】
なお累乗演算回路１１２、積和演算回路１１３および平方根演算回路１１４は、アナログ信号の演算処理によって所望の演算結果を得ることができる。そのため、平面ディスプレイで表示するための画像データを曲面ディスプレイで表示するための画像データに変換するために、ディスプレイ毎にデジタル処理を行うＧＰＵやＣＰＵといった演算回路を設ける場合、演算量が増加するにつれて消費電力の増加および製造コストの増大といった問題を生じにくくすることができる。
【００６６】
＜累乗演算回路および平方根演算回路の構成例＞
図７（Ａ）には、図５（Ａ）で示した累乗演算が可能な回路の一例を図示している。図７（Ａ）に示す累乗演算回路は、電流源回路１２１およびトランジスタ１２２を有する。図７（Ａ）に示す累乗演算回路は電源電圧ＶＤＤ−ＧＮＤが与えられる。
【００６７】
入力端子ＩＮにはアナログ値の電圧が与えられ、出力端子ＯＵＴに累乗演算されたアナログ値の電圧を出力する。出力端子ＯＵＴの電圧は、トランジスタ１２２の電気特性によって決まる。出力端子ＯＵＴの電圧は、飽和領域でのトランジスタ特性を利用して入力端子ＩＮの電圧の２乗に比例した出力を得ることができる。
【００６８】
図７（Ｂ）には、図５（Ａ）で示した平方根演算が可能な回路の一例を図示している。図７（Ｂ）に示す平方根演算回路は、トランジスタ１３１、トランジスタ１３２、トランジスタ１３３、トランジスタ１３４、トランジスタ１３５およびトランジスタ１３６を有する。図７（Ｂ）に示す平方根演算回路は電源電圧ＶＤＤ−ＧＮＤが与えられる。図７（Ｂ）に示すトランジスタ１３１、トランジスタ１３２およびトランジスタ１３３はｐチャネル型のトランジスタ、トランジスタ１３４、トランジスタ１３５およびトランジスタ１３６はｎチャネル型のトランジスタとしている。電圧ＶＢＩＡＳは、トランジスタ１３５およびトランジスタ１３６に定電流を流すための電圧である。
【００６９】
入力端子ＩＮ＋、ＩＮ−には、積和演算回路の出力電流が入力される。出力端子ＯＵＴの電圧は、入力端子ＩＮ＋、ＩＮ−に出力電流を入力すると、１／２乗に比例した出力値を得ることができる。
【００７０】
＜積和演算回路の構成例＞
積和演算回路の構成の一例を図８に示す。図８に示す積和演算回路１０は、記憶回路１１、参照用記憶回路１２、電流ソース回路１３、電流シンク回路１４、および電流源回路１５を有する。
【００７１】
記憶回路１１は、メモリセルＭＣ［ｉ、ｊ］、メモリセルＭＣ［ｉ＋１、ｊ］で例示されるメモリセルＭＣを有する。また、各メモリセルＭＣは、入力された電位を電流に変換する機能を有する素子を有する。上記機能を有する素子として、例えばトランジスタなどの能動素子を用いることができる。図８では、各メモリセルＭＣがトランジスタＴｒ１を有する場合を例示している。
【００７２】
メモリセルＭＣには、配線ＷＤ［ｊ］で例示される配線ＷＤから第１のアナログ電位が入力される。そして、メモリセルＭＣは、第１のアナログ電位に応じた第１のアナログ電流を生成する機能を有する。具体的には、トランジスタＴｒ１のゲートに第１のアナログ電位を供給したときに得られるトランジスタＴｒ１のドレイン電流を、第１のアナログ電流とすることができる。なお、以下、メモリセルＭＣ［ｉ、ｊ］に流れる電流をＩ［ｉ、ｊ］とし、メモリセルＭＣ［ｉ＋１、ｊ］に流れる電流をＩ［ｉ＋１、ｊ］とする。
【００７３】
なお、トランジスタＴｒ１が飽和領域で動作する場合、そのドレイン電流はソースとドレイン間の電圧に依存せず、ゲート電圧と閾値電圧の差分によって制御される。よって、トランジスタＴｒ１は飽和領域で動作させることが望ましい。トランジスタＴｒ１を飽和領域で動作させるために、そのゲート電圧、ソースとドレイン間の電圧は、飽和領域で動作する範囲の電圧に適切に設定されているものとする。
【００７４】
具体的に、図８に示す積和演算回路１０では、メモリセルＭＣ［ｉ、ｊ］に配線ＷＤ［ｊ］から第１のアナログ電位Ｖｘ［ｉ、ｊ］または第１のアナログ電位Ｖｘ［ｉ、ｊ］に応じた電位が入力される。メモリセルＭＣ［ｉ、ｊ］は、第１のアナログ電位Ｖｘ［ｉ、ｊ］に応じた第１のアナログ電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣ［ｉ、ｊ］の電流Ｉ［ｉ、ｊ］は、第１のアナログ電流に相当する。
【００７５】
また、具体的に、図８に示す積和演算回路１０では、メモリセルＭＣ［ｉ＋１、ｊ］に配線ＷＤ［ｊ］から第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］または第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］に応じた電位が入力される。メモリセルＭＣ［ｉ＋１、ｊ］は、第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］に応じた第１のアナログ電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣ［ｉ＋１、ｊ］の電流Ｉ［ｉ＋１、ｊ］は、第１のアナログ電流に相当する。
【００７６】
メモリセルＭＣは、第１のアナログ電位を保持する機能を有する。すなわち、メモリセルＭＣは、第１のアナログ電位を保持することで、第１のアナログ電位に応じた第１のアナログ電流を保持する機能を有すると言える。
【００７７】
また、メモリセルＭＣには、配線ＲＷ［ｉ］、配線ＲＷ［ｉ＋１］で例示される配線ＲＷから第２のアナログ電位が入力される。メモリセルＭＣは、既に保持されている第１のアナログ電位に、第２のアナログ電位或いは第２のアナログ電位に応じた電位を加算する機能と、加算することで得られる第３のアナログ電位を保持する機能とを有する。そして、メモリセルＭＣは、第３のアナログ電位に応じた第２のアナログ電流を生成する機能を有する。すなわち、メモリセルＭＣは、第３のアナログ電位を保持することで、第３のアナログ電位に応じた第２のアナログ電流を保持する機能を有すると言える。
【００７８】
具体的に、図８に示す積和演算回路１０では、メモリセルＭＣ［ｉ、ｊ］に配線ＲＷ［ｉ］から第２のアナログ電位Ｖｗ［ｉ、ｊ］が入力される。そして、メモリセルＭＣ［ｉ、ｊ］は、第１のアナログ電位Ｖｘ［ｉ、ｊ］及び第２のアナログ電位Ｖｗ［ｉ、ｊ］に応じた第３のアナログ電位を保持する機能を有する。そして、メモリセルＭＣ［ｉ、ｊ］は、第３のアナログ電位に応じた第２のアナログ電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣ［ｉ、ｊ］の電流Ｉ［ｉ、ｊ］は、第２のアナログ電流に相当する。
【００７９】
また、図８に示す積和演算回路１０では、メモリセルＭＣ［ｉ＋１、ｊ］に配線ＲＷ［ｉ＋１］から第２のアナログ電位Ｖｗ［ｉ＋１、ｊ］が入力される。そして、メモリセルＭＣ［ｉ＋１、ｊ］は、第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］及び第２のアナログ電位Ｖｗ［ｉ＋１、ｊ］に応じた第３のアナログ電位を保持する機能を有する。そして、メモリセルＭＣ［ｉ＋１、ｊ］は、第３のアナログ電位に応じた第２のアナログ電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣ［ｉ＋１、ｊ］の電流Ｉ［ｉ＋１、ｊ］は、第２のアナログ電流に相当する。
【００８０】
そして、電流Ｉ［ｉ、ｊ］は、メモリセルＭＣ［ｉ、ｊ］を介して配線ＢＬ［ｊ］と配線ＶＲ［ｊ］の間を流れる。電流Ｉ［ｉ＋１、ｊ］は、メモリセルＭＣ［ｉ＋１、ｊ］を介して配線ＢＬ［ｊ］と配線ＶＲ［ｊ］の間を流れる。よって、電流Ｉ［ｉ、ｊ］と電流Ｉ［ｉ＋１、ｊ］との和に相当する電流Ｉ［ｊ］が、メモリセルＭＣ［ｉ、ｊ］及びメモリセルＭＣ［ｉ＋１、ｊ］を介して配線ＢＬ［ｊ］と配線ＶＲ［ｊ］の間を流れることとなる。
【００８１】
参照用記憶回路１２は、メモリセルＭＣＲ［ｉ］、メモリセルＭＣＲ［ｉ＋１］で例示されるメモリセルＭＣＲを有する。メモリセルＭＣＲには、配線ＷＤＲＥＦから第１の参照電位ＶＰＲが入力される。そして、メモリセルＭＣＲは、第１の参照電位ＶＰＲに応じた第１の参照電流を生成する機能を有する。なお、以下、メモリセルＭＣＲ［ｉ］に流れる電流をＩＲＥＦ［ｉ］とし、メモリセルＭＣＲ［ｉ＋１］に流れる電流をＩＲＥＦ［ｉ＋１］とする。
【００８２】
そして、具体的に、図８に示す積和演算回路１０では、メモリセルＭＣＲ［ｉ］に配線ＷＤＲＥＦから第１の参照電位ＶＰＲが入力される。メモリセルＭＣＲ［ｉ］は、第１の参照電位ＶＰＲに応じた第１の参照電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣＲ［ｉ］の電流ＩＲＥＦ［ｉ］は、第１の参照電流に相当する。
【００８３】
また、図８に示す積和演算回路１０では、メモリセルＭＣＲ［ｉ＋１］に配線ＷＤＲＥＦから第１の参照電位ＶＰＲが入力される。メモリセルＭＣＲ［ｉ＋１］は、第１の参照電位ＶＰＲに応じた第１の参照電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣＲ［ｉ＋１］の電流ＩＲＥＦ［ｉ＋１］は、第１の参照電流に相当する。
【００８４】
そして、メモリセルＭＣＲは、第１の参照電位ＶＰＲを保持する機能を有する。すなわち、メモリセルＭＣＲは、第１の参照電位ＶＰＲを保持することで、第１の参照電位ＶＰＲに応じた第１の参照電流を保持する機能を有すると言える。
【００８５】
また、メモリセルＭＣＲには、配線ＲＷ［ｉ］、配線ＲＷ［ｉ＋１］で例示される配線ＲＷから第２のアナログ電位が入力される。メモリセルＭＣＲは、既に保持されている第１の参照電位ＶＰＲに、第２のアナログ電位或いは第２のアナログ電位に応じた電位を加算する機能と、加算することで得られる第２の参照電位を保持する機能を有する。そして、メモリセルＭＣＲは、第２の参照電位に応じた第２の参照電流を生成する機能を有する。すなわち、メモリセルＭＣＲは、第２の参照電位を保持することで、第２の参照電位に応じた第２の参照電流を保持する機能を有すると言える。
【００８６】
具体的に、図８に示す積和演算回路１０では、メモリセルＭＣＲ［ｉ］に配線ＲＷ［ｉ］から第２のアナログ電位Ｖｗ［ｉ、ｊ］が入力される。そして、メモリセルＭＣＲ［ｉ］は、第１の参照電位ＶＰＲ及び第２のアナログ電位Ｖｗ［ｉ、ｊ］に応じた第２の参照電位を保持する機能を有する。そして、メモリセルＭＣＲ［ｉ］は、第２の参照電位に応じた第２の参照電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣＲ［ｉ］の電流ＩＲＥＦ［ｉ］は、第２の参照電流に相当する。
【００８７】
また、図８に示す積和演算回路１０では、メモリセルＭＣＲ［ｉ＋１］に配線ＲＷ［ｉ＋１］から第２のアナログ電位Ｖｗ［ｉ＋１、ｊ］が入力される。そして、メモリセルＭＣＲ［ｉ＋１］は、第１の参照電位ＶＰＲ及び第２のアナログ電位Ｖｗ［ｉ＋１、ｊ］に応じた第２の参照電位を保持する機能を有する。そして、メモリセルＭＣＲ［ｉ＋１］は、第２の参照電位に応じた第２の参照電流を生成する機能を有する。すなわち、この場合、メモリセルＭＣＲ［ｉ＋１］の電流ＩＲＥＦ［ｉ＋１］は、第２の参照電流に相当する。
【００８８】
そして、電流ＩＲＥＦ［ｉ］は、メモリセルＭＣＲ［ｉ］を介して配線ＢＬＲＥＦと配線ＶＲＲＥＦの間を流れる。電流ＩＲＥＦ［ｉ＋１］は、メモリセルＭＣＲ［ｉ＋１］を介して配線ＢＬＲＥＦと配線ＶＲＲＥＦの間を流れる。よって、電流ＩＲＥＦ［ｉ］と電流ＩＲＥＦ［ｉ＋１］との和に相当する電流ＩＲＥＦが、メモリセルＭＣＲ［ｉ］及びメモリセルＭＣＲ［ｉ＋１］を介して配線ＢＬＲＥＦと配線ＶＲＲＥＦの間を流れることとなる。
【００８９】
電流源回路１５は、配線ＢＬＲＥＦに流れる電流ＩＲＥＦと同じ値の電流、もしくは電流ＩＲＥＦに対応する電流を、配線ＢＬに供給する機能を有する。そして、後述するオフセットの電流を設定する際には、メモリセルＭＣ［ｉ、ｊ］及びメモリセルＭＣ［ｉ＋１、ｊ］を介して配線ＢＬ［ｊ］と配線ＶＲ［ｊ］の間を流れる電流Ｉ［ｊ］が、メモリセルＭＣＲ［ｉ］及びメモリセルＭＣＲ［ｉ＋１］を介して配線ＢＬＲＥＦと配線ＶＲＲＥＦの間を流れる電流ＩＲＥＦと異なる場合、差分の電流は電流ソース回路１３または電流シンク回路１４に流れる。
【００９０】
具体的に、電流Ｉ［ｊ］が電流ＩＲＥＦよりも大きい場合、電流ソース回路１３は、電流Ｉ［ｊ］と電流ＩＲＥＦの差分に相当する電流ΔＩ［ｊ］を生成する機能を有する。また、電流ソース回路１３は、生成した電流ΔＩ［ｊ］を配線ＢＬ［ｊ］に供給する機能を有する。すなわち、電流ソース回路１３は、電流ΔＩ［ｊ］を保持する機能を有すると言える。
【００９１】
また、電流Ｉ［ｊ］が電流ＩＲＥＦよりも小さい場合、電流シンク回路１４は、電流Ｉ［ｊ］と電流ＩＲＥＦの差分に相当する電流ΔＩ［ｊ］を生成する機能を有する。また、電流シンク回路１４は、生成した電流ΔＩ［ｊ］を配線ＢＬ［ｊ］から引き込む機能を有する。すなわち、電流シンク回路１４は、電流ΔＩ［ｊ］を保持する機能を有すると言える。
【００９２】
次いで、図８に示す積和演算回路１０の動作の一例について説明する。
【００９３】
まず、メモリセルＭＣ［ｉ、ｊ］に第１のアナログ電位に応じた電位を格納する。具体的には、第１の参照電位ＶＰＲから第１のアナログ電位Ｖｘ［ｉ、ｊ］を差し引いた電位ＶＰＲ−Ｖｘ［ｉ、ｊ］が、配線ＷＤ［ｊ］を介してメモリセルＭＣ［ｉ、ｊ］に入力される。メモリセルＭＣ［ｉ、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ、ｊ］が保持される。また、メモリセルＭＣ［ｉ、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ、ｊ］に応じた電流Ｉ［ｉ、ｊ］が生成される。例えば第１の参照電位ＶＰＲは、接地電位よりも高いハイレベルの電位とする。具体的には、接地電位よりも高く、電流源回路１５に供給されるハイレベルの電位ＶＤＤと同程度か、それ以下の電位であることが望ましい。
【００９４】
また、メモリセルＭＣＲ［ｉ］に第１の参照電位ＶＰＲを格納する。具体的には、電位ＶＰＲが、配線ＷＤＲＥＦを介してメモリセルＭＣＲ［ｉ］に入力される。メモリセルＭＣＲ［ｉ］では、電位ＶＰＲが保持される。また、メモリセルＭＣＲ［ｉ］では、電位ＶＰＲに応じた電流ＩＲＥＦ［ｉ］が生成される。
【００９５】
また、メモリセルＭＣ［ｉ＋１、ｊ］に第１のアナログ電位に応じた電位を格納する。具体的には、第１の参照電位ＶＰＲから第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］を差し引いた電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］が、配線ＷＤ［ｊ］を介してメモリセルＭＣ［ｉ＋１、ｊ］に入力される。メモリセルＭＣ［ｉ＋１、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］が保持される。また、メモリセルＭＣ［ｉ＋１、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］に応じた電流Ｉ［ｉ＋１、ｊ］が生成される。
【００９６】
また、メモリセルＭＣＲ［ｉ＋１］に第１の参照電位ＶＰＲを格納する。具体的には、電位ＶＰＲが、配線ＷＤＲＥＦを介してメモリセルＭＣＲ［ｉ＋１］に入力される。メモリセルＭＣＲ［ｉ＋１］では、電位ＶＰＲが保持される。また、メモリセルＭＣＲ［ｉ＋１］では、電位ＶＰＲに応じた電流ＩＲＥＦ［ｉ＋１］が生成される。
【００９７】
上記動作において、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］は基準電位とする。例えば、基準電位として接地電位、接地電位よりも低いローレベルの電位ＶＳＳなどを用いることができる。或いは、基準電位として電位ＶＳＳと電位ＶＤＤの間の電位を用いると、第２のアナログ電位Ｖｗを正負にしても、配線ＲＷの電位を接地電位よりも高くできるので信号の生成を容易にすることができ、正負の電位に対する積演算が可能になるので好ましい。
【００９８】
上記動作により、配線ＢＬ［ｊ］には、配線ＢＬ［ｊ］に接続されたメモリセルＭＣにおいてそれぞれ生成される電流を合わせた電流が、流れることとなる。具体的に図８では、メモリセルＭＣ［ｉ、ｊ］で生成される電流Ｉ［ｉ、ｊ］と、メモリセルＭＣ［ｉ＋１、ｊ］で生成される電流Ｉ［ｉ＋１、ｊ］とを合わせた電流Ｉ［ｊ］が流れる。また、上記動作により、配線ＢＬＲＥＦには、配線ＢＬＲＥＦに接続されたメモリセルＭＣＲにおいてそれぞれ生成される電流を合わせた電流が、流れることとなる。具体的に図８では、メモリセルＭＣＲ［ｉ］で生成される電流ＩＲＥＦ［ｉ］と、メモリセルＭＣＲ［ｉ＋１］で生成される電流ＩＲＥＦ［ｉ＋１］とを合わせた電流ＩＲＥＦが流れる。
【００９９】
次いで、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］の電位を基準電位としたまま、第１のアナログ電位を入力することによって得られる電流Ｉ［ｊ］と第１の参照電位を入力することによって得られる電流ＩＲＥＦとの差分から得られるオフセットの電流Ｉｏｆｆｓｅｔ［ｊ］を、電流ソース回路１３または電流シンク回路１４において保持する。
【０１００】
具体的に、電流Ｉ［ｊ］が電流ＩＲＥＦよりも大きい場合、電流ソース回路１３は電流Ｉｏｆｆｓｅｔ［ｊ］を配線ＢＬ［ｊ］に供給する。すなわち、電流ソース回路１３に流れる電流ＩＣＭ［ｊ］は電流Ｉｏｆｆｓｅｔ［ｊ］に相当することとなる。そして、当該電流ＩＣＭ［ｊ］の値は電流ソース回路１３において保持される。また、電流Ｉ［ｊ］が電流ＩＲＥＦよりも小さい場合、電流シンク回路１４は電流Ｉｏｆｆｓｅｔ［ｊ］を配線ＢＬ［ｊ］から引き込む。すなわち、電流シンク回路１４に流れる電流ＩＣＰ［ｊ］は電流Ｉｏｆｆｓｅｔ［ｊ］に相当することとなる。そして、当該電流ＩＣＰ［ｊ］の値は電流シンク回路１４において保持される。
【０１０１】
次いで、既にメモリセルＭＣ［ｉ、ｊ］において保持されている第１のアナログ電位または第１のアナログ電位に応じた電位に加算するように、第２のアナログ電位または第２のアナログ電位に応じた電位をメモリセルＭＣ［ｉ、ｊ］に格納する。具体的には、配線ＲＷ［ｉ］の電位を基準電位に対してＶｗ［ｉ］だけ高い電位とすることで、第２のアナログ電位Ｖｗ［ｉ］が、配線ＲＷ［ｉ］を介してメモリセルＭＣ［ｉ、ｊ］に入力される。メモリセルＭＣ［ｉ、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ、ｊ］＋Ｖｗ［ｉ］が保持される。また、メモリセルＭＣ［ｉ、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ、ｊ］＋Ｖｗ［ｉ］に応じた電流Ｉ［ｉ、ｊ］が生成される。
【０１０２】
また、既にメモリセルＭＣ［ｉ＋１、ｊ］において保持されている第１のアナログ電位または第１のアナログ電位に応じた電位に加算するように、第２のアナログ電位または第２のアナログ電位に応じた電位をメモリセルＭＣ［ｉ＋１、ｊ］に格納する。具体的には、配線ＲＷ［ｉ＋１］の電位を基準電位に対してＶｗ［ｉ＋１］だけ高い電位とすることで、第２のアナログ電位Ｖｗ［ｉ＋１］が、配線ＲＷ［ｉ＋１］を介してメモリセルＭＣ［ｉ＋１、ｊ］に入力される。メモリセルＭＣ［ｉ＋１、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］＋Ｖｗ［ｉ＋１］が保持される。また、メモリセルＭＣ［ｉ＋１、ｊ］では、電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］＋Ｖｗ［ｉ＋１］に応じた電流Ｉ［ｉ＋１、ｊ］が生成される。
【０１０３】
なお、電位を電流に変換する素子として飽和領域で動作するトランジスタＴｒ１を用いる場合、配線ＲＷ［ｉ］の電位がＶｗ［ｉ］であり、配線ＲＷ［ｉ＋１］の電位がＶｗ［ｉ＋１］であると仮定すると、メモリセルＭＣ［ｉ、ｊ］が有するトランジスタＴｒ１のドレイン電流が電流Ｉ［ｉ、ｊ］に相当するので、第２のアナログ電流は以下の式１０で表される。なお、ｋは係数、ＶｔｈはトランジスタＴｒ１の閾値電圧である。
【０１０４】
Ｉ［ｉ、ｊ］＝ｋ（Ｖｗ［ｉ］−Ｖｔｈ＋ＶＰＲ−Ｖｘ［ｉ、ｊ］）２（１０）
【０１０５】
また、メモリセルＭＣＲ［ｉ］が有するトランジスタＴｒ１のドレイン電流が電流ＩＲＥＦ［ｉ］に相当するので、第２の参照電流は以下の式１１で表される。
【０１０６】
ＩＲＥＦ［ｉ］＝ｋ（Ｖｗ［ｉ］−Ｖｔｈ＋ＶＰＲ）２（１１）
【０１０７】
そして、メモリセルＭＣ［ｉ、ｊ］に流れる電流Ｉ［ｉ、ｊ］と、メモリセルＭＣ［ｉ＋１、ｊ］に流れる電流Ｉ［ｉ＋１、ｊ］の和に相当する電流Ｉ［ｊ］は、Ｉ［ｊ］＝ΣｉＩ［ｉ、ｊ］であり、メモリセルＭＣＲ［ｉ］に流れる電流ＩＲＥＦ［ｉ］と、メモリセルＭＣＲ［ｉ＋１］に流れる電流ＩＲＥＦ［ｉ＋１］の和に相当する電流ＩＲＥＦは、ＩＲＥＦ＝ΣｉＩＲＥＦ［ｉ］となり、その差分に相当する電流ΔＩ［ｊ］は以下の式１２で表される。
【０１０８】
ΔＩ［ｊ］＝ＩＲＥＦ−Ｉ［ｊ］＝ΣｉＩＲＥＦ［ｉ］−ΣｉＩ［ｉ、ｊ］（１２）
【０１０９】
式１０、式１１、式１２から、電流ΔＩ［ｊ］は以下の式１３のように導き出される。
【０１１０】
ΔＩ［ｊ］
＝Σｉ｛ｋ（Ｖｗ［ｉ］−Ｖｔｈ＋ＶＰＲ）２−ｋ（Ｖｗ［ｉ］−Ｖｔｈ＋ＶＰＲ−Ｖｘ［ｉ、ｊ］）２｝
＝２ｋΣｉ（Ｖｗ［ｉ］・Ｖｘ［ｉ、ｊ］）−２ｋΣｉ（Ｖｔｈ−ＶＰＲ）・Ｖｘ［ｉ、ｊ］−ｋΣｉＶｘ［ｉ、ｊ］２（１３）
【０１１１】
式１３において、２ｋΣｉ（Ｖｗ［ｉ］・Ｖｘ［ｉ、ｊ］）で示される項は、第１のアナログ電位Ｖｘ［ｉ、ｊ］及び第２のアナログ電位Ｖｗ［ｉ］の積と、第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］及び第２のアナログ電位Ｖｗ［ｉ＋１］の積と、の和に相当する。
【０１１２】
また、電流Ｉｏｆｆｓｅｔ［ｊ］は、配線ＲＷの電位を全て基準電位としたとき、すなわち第２のアナログ電位Ｖｗ［ｉ］を０、第２のアナログ電位Ｖｗ［ｉ＋１］を０としたときの電流ΔＩ［ｊ］とすると、式１３から、以下の式１４が導き出される。
【０１１３】
Ｉｏｆｆｓｅｔ［ｊ］＝−２ｋΣｉ（Ｖｔｈ−ＶＰＲ）・Ｖｘ［ｉ、ｊ］−ｋΣｉＶｘ［ｉ、ｊ］２（１４）
【０１１４】
したがって、式１２乃至式１４から、第１のアナログ電流と第２のアナログ電流の積和値に相当する２ｋΣｉ（Ｖｗ［ｉ］・Ｖｘ［ｉ、ｊ］）は、以下の式１５で表されることが分かる。
【０１１５】
２ｋΣｉ（Ｖｗ［ｉ］・Ｖｘ［ｉ、ｊ］）＝ＩＲＥＦ−Ｉ［ｊ］−Ｉｏｆｆｓｅｔ［ｊ］（１５）
【０１１６】
そして、メモリセルＭＣに流れる電流の和を電流Ｉ［ｊ］、メモリセルＭＣＲに流れる電流の和を電流ＩＲＥＦ、電流ソース回路１３または電流シンク回路１４に流れる電流を電流Ｉｏｆｆｓｅｔ［ｊ］とすると、配線ＲＷ［ｉ］の電位をＶｗ［ｉ］、配線ＲＷ［ｉ＋１］の電位をＶｗ［ｉ＋１］としたときに配線ＢＬ［ｊ］から流れ出る電流Ｉｏｕｔ［ｊ］は、ＩＲＥＦ−Ｉ［ｊ］−Ｉｏｆｆｓｅｔ［ｊ］で表される。式１５から、電流Ｉｏｕｔ［ｊ］は、２ｋΣｉ（Ｖｗ［ｉ］・Ｖｘ［ｉ、ｊ］）であり、第１のアナログ電位Ｖｘ［ｉ、ｊ］及び第２のアナログ電位Ｖｗ［ｉ］の積と、第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］及び第２のアナログ電位Ｖｗ［ｉ＋１］の積と、の和に相当することが分かる。
【０１１７】
なお、トランジスタＴｒ１は飽和領域で動作させることが望ましいが、トランジスタＴｒ１の動作領域が理想的な飽和領域と異なっていたとしても、第１のアナログ電位Ｖｘ［ｉ、ｊ］及び第２のアナログ電位Ｖｗ［ｉ］の積と、第１のアナログ電位Ｖｘ［ｉ＋１、ｊ］及び第２のアナログ電位Ｖｗ［ｉ＋１］の積との和に相当する電流を、所望の範囲内の精度で問題なく得ることができる場合は、トランジスタＴｒ１は飽和領域で動作しているものとみなせる。
【０１１８】
図８に示す積和演算回路の構成とすることにより、アナログデータの演算処理をデジタルデータに変換せずとも実行することができるので、半導体装置の回路規模を小さく抑えることができる。或いは、図８に示す積和演算回路の構成とすることにより、アナログデータの演算処理をデジタルデータに変換せずとも実行することができるので、の演算処理に要する時間を抑えることができる。或いは、図８に示す積和演算回路の構成とすることにより、アナログデータの演算処理に要する時間を抑えつつ、半導体装置の低消費電力化を実現することができる。
【０１１９】
次いで、記憶回路１１、参照用記憶回路１２、電流ソース回路１３、電流シンク回路１４、および電流源回路１５の具体的な構成の一例について、図９を用いて説明する。
【０１２０】
図９では、一例として、任意の２行２列のメモリセルＭＣと、任意の２行１列のメモリセルＭＣＲとの、具体的な回路構成と接続関係とを示している。具体的に図９では、ｉ行ｊ列目のメモリセルＭＣ［ｉ、ｊ］と、ｉ＋１行ｊ列目のメモリセルＭＣ［ｉ＋１、ｊ］と、ｉ行ｊ＋１列目のメモリセルＭＣ［ｉ、ｊ＋１］と、ｉ＋１行ｊ＋１列目のメモリセルＭＣ［ｉ＋１、ｊ＋１］とを図示している。また、具体的に図９では、ｉ行目のメモリセルＭＣＲ［ｉ］と、ｉ＋１行目のメモリセルＭＣＲ［ｉ＋１］とを図示している。
【０１２１】
ｉ行目のメモリセルＭＣ［ｉ、ｊ］と、メモリセルＭＣ［ｉ、ｊ＋１］と、メモリセルＭＣＲ［ｉ］とは、配線ＲＷ［ｉ］及び配線ＷＷ［ｉ］に接続されている。また、ｉ＋１行目のメモリセルＭＣ［ｉ＋１、ｊ］と、メモリセルＭＣ［ｉ＋１、ｊ＋１］と、メモリセルＭＣＲ［ｉ＋１］とは、配線ＲＷ［ｉ＋１］及び配線ＷＷ［ｉ＋１］に接続されている。
【０１２２】
ｊ列目のメモリセルＭＣ［ｉ、ｊ］と、メモリセルＭＣ［ｉ＋１、ｊ］とは、配線ＷＤ［ｊ］、配線ＶＲ［ｊ］、及び配線ＢＬ［ｊ］に接続されている。また、ｊ＋１列目のメモリセルＭＣ［ｉ、ｊ＋１］と、メモリセルＭＣ［ｉ＋１、ｊ＋１］とは、配線ＷＤ［ｊ＋１］、配線ＶＲ［ｊ＋１］、及び配線ＢＬ［ｊ＋１］に接続されている。また、ｉ行目のメモリセルＭＣＲ［ｉ］と、ｉ＋１行目のメモリセルＭＣＲ［ｉ＋１］とは、配線ＷＤＲＥＦ、配線ＶＲＲＥＦ、及び配線ＢＬＲＥＦに接続されている。
【０１２３】
そして、各メモリセルＭＣと各メモリセルＭＣＲとは、トランジスタＴｒ１と、トランジスタＴｒ２と、容量素子Ｃ１と、を有する。トランジスタＴｒ２は、メモリセルＭＣまたはメモリセルＭＣＲへの第１のアナログ電位の入力を制御する機能を有する。トランジスタＴｒ１は、ゲートに入力された電位に従って、アナログ電流を生成する機能を有する。容量素子Ｃ１は、メモリセルＭＣまたはメモリセルＭＣＲにおいて保持されている第１のアナログ電位または第１のアナログ電位に応じた電位に、第２のアナログ電位或いは第２のアナログ電位に応じた電位を加算する機能を有する。
【０１２４】
具体的に、図９に示すメモリセルＭＣでは、トランジスタＴｒ２は、ゲートが配線ＷＷに接続され、ソース又はドレインの一方が配線ＷＤに接続され、ソース又はドレインの他方がトランジスタＴｒ１のゲートに接続されている。また、トランジスタＴｒ１は、ソース又はドレインの一方が配線ＶＲに接続され、ソース又はドレインの他方が配線ＢＬに接続されている。容量素子Ｃ１は、第１の電極が配線ＲＷに接続され、第２の電極がトランジスタＴｒ１のゲートに接続されている。
【０１２５】
また、図９に示すメモリセルＭＣＲでは、トランジスタＴｒ２は、ゲートが配線ＷＷに接続され、ソース又はドレインの一方が配線ＷＤＲＥＦに接続され、ソース又はドレインの他方がトランジスタＴｒ１のゲートに接続されている。また、トランジスタＴｒ１は、ソース又はドレインの一方が配線ＶＲＲＥＦに接続され、ソース又はドレインの他方が配線ＢＬＲＥＦに接続されている。容量素子Ｃ１は、第１の電極が配線ＲＷに接続され、第２の電極がトランジスタＴｒ１のゲートに接続されている。
【０１２６】
メモリセルＭＣにおいてトランジスタＴｒ１のゲートをノードＮとすると、メモリセルＭＣでは、トランジスタＴｒ２を介してノードＮに第１のアナログ電位または第１のアナログ電位に応じた電位が入力され、次いでトランジスタＴｒ２がオフになるとノードＮが浮遊状態になり、ノードＮにおいて第１のアナログ電位または第１のアナログ電位に応じた電位が保持される。また、メモリセルＭＣでは、ノードＮが浮遊状態になると、容量素子Ｃ１の第１の電極に入力された第２のアナログ電位または第２のアナログ電位に応じた電位がノードＮに与えられる。上記動作により、ノードＮは、第１のアナログ電位または第１のアナログ電位に応じた電位に、第２のアナログ電位または第２のアナログ電位に応じた電位が加算されることで得られる電位となる。
【０１２７】
なお、容量素子Ｃ１の第１の電極の電位は容量素子Ｃ１を介してノードＮに与えられるため、実際には、第１の電極の電位の変化量がそのままノードＮの電位の変化量に反映されるわけではない。具体的には、容量素子Ｃ１の容量値と、トランジスタＴｒ１のゲート容量の容量値と、寄生容量の容量値とから一意に決まる結合係数を、第１の電極の電位の変化量に乗ずることで、ノードＮの電位の変化量を正確に算出することができる。以下、説明を分かり易くするために、第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものとして説明を行う。
【０１２８】
トランジスタＴｒ１は、ノードＮの電位にしたがってそのドレイン電流が定まる。よって、トランジスタＴｒ２がオフになることでノードＮの電位が保持されると、トランジスタＴｒ１のドレイン電流の値も保持される。上記ドレイン電流には第１のアナログ電位と第２のアナログ電位が反映されている。
【０１２９】
また、メモリセルＭＣＲにおいてトランジスタＴｒ１のゲートをノードＮＲＥＦとすると、メモリセルＭＣＲでは、トランジスタＴｒ２を介してノードＮＲＥＦに第１の参照電位または第１の参照電位に応じた電位が入力され、次いでトランジスタＴｒ２がオフになるとノードＮＲＥＦが浮遊状態になり、ノードＮＲＥＦにおいて第１の参照電位または第１の参照電位に応じた電位が保持される。また、メモリセルＭＣＲでは、ノードＮＲＥＦが浮遊状態になると、容量素子Ｃ１の第１の電極に入力された第２のアナログ電位または第２のアナログ電位に応じた電位がノードＮＲＥＦに与えられる。上記動作により、ノードＮＲＥＦは、第１の参照電位または第１の参照電位に応じた電位に、第２のアナログ電位または第２のアナログ電位に応じた電位が加算されることで得られる電位となる。
【０１３０】
トランジスタＴｒ１は、ノードＮＲＥＦの電位にしたがってそのドレイン電流が定まる。よって、トランジスタＴｒ２がオフになることでノードＮＲＥＦの電位が保持されると、トランジスタＴｒ１のドレイン電流の値も保持される。上記ドレイン電流には第１の参照電位と第２のアナログ電位が反映されている。
【０１３１】
メモリセルＭＣ［ｉ、ｊ］のトランジスタＴｒ１に流れるドレイン電流を電流Ｉ［ｉ、ｊ］とし、メモリセルＭＣ［ｉ＋１、ｊ］のトランジスタＴｒ１に流れるドレイン電流を電流Ｉ［ｉ＋１、ｊ］とすると、配線ＢＬ［ｊ］からメモリセルＭＣ［ｉ、ｊ］及びメモリセルＭＣ［ｉ＋１、ｊ］に供給される電流の和は、電流Ｉ［ｊ］となる。また、メモリセルＭＣ［ｉ、ｊ＋１］のトランジスタＴｒ１に流れるドレイン電流を電流Ｉ［ｉ、ｊ＋１］とし、メモリセルＭＣ［ｉ＋１、ｊ＋１］のトランジスタＴｒ１に流れるドレイン電流を電流Ｉ［ｉ＋１、ｊ＋１］とすると、配線ＢＬ［ｊ＋１］からメモリセルＭＣ［ｉ、ｊ＋１］及びメモリセルＭＣ［ｉ＋１、ｊ＋１］に供給される電流の和は、電流Ｉ［ｊ＋１］となる。また、メモリセルＭＣＲ［ｉ］のトランジスタＴｒ１に流れるドレイン電流を電流ＩＲＥＦ［ｉ］とし、メモリセルＭＣＲ［ｉ＋１］のトランジスタＴｒ１に流れるドレイン電流を電流ＩＲＥＦ［ｉ＋１］とすると、配線ＢＬＲＥＦからメモリセルＭＣＲ［ｉ］及びメモリセルＭＣＲ［ｉ＋１］に供給される電流の和は、電流ＩＲＥＦとなる。
【０１３２】
また図９に示す電流ソース回路１３は、ｊ列目のメモリセルＭＣに対応した電流ソース回路１３［ｊ］と、ｊ＋１列目のメモリセルＭＣに対応した電流ソース回路１３［ｊ＋１］とを有する。また、図９に示す電流シンク回路１４は、ｊ列目のメモリセルＭＣに対応した電流シンク回路１４［ｊ］と、ｊ＋１列目のメモリセルＭＣに対応した電流シンク回路１４［ｊ＋１］とを有する。
【０１３３】
電流ソース回路１３［ｊ］及び電流シンク回路１４［ｊ］は、配線ＢＬ［ｊ］に接続されている。また、電流ソース回路１３［ｊ＋１］及び電流シンク回路１４［ｊ＋１］は、配線ＢＬ［ｊ＋１］に接続されている。
【０１３４】
電流源回路１５は、配線ＢＬ［ｊ］、配線ＢＬ［ｊ＋１］、配線ＢＬＲＥＦに接続されている。そして、電流源回路１５は、配線ＢＬＲＥＦに電流ＩＲＥＦを供給する機能と、電流ＩＲＥＦと同じ電流または電流ＩＲＥＦに応じた電流を、配線ＢＬ［ｊ］及び配線ＢＬ［ｊ＋１］のそれぞれに供給する機能を有する。
【０１３５】
具体的に、電流ソース回路１３［ｊ］及び電流ソース回路１３［ｊ＋１］は、トランジスタＴｒ７乃至Ｔｒ９と、容量素子Ｃ３とをそれぞれ有する。オフセットの電流を設定する際に、電流ソース回路１３［ｊ］において、トランジスタＴｒ７は、電流Ｉ［ｊ］が電流ＩＲＥＦよりも大きい場合に、電流Ｉ［ｊ］と電流ＩＲＥＦの差分に相当する電流ＩＣＭ［ｊ］を生成する機能を有する。また、電流ソース回路１３［ｊ＋１］において、トランジスタＴｒ７は、電流Ｉ［ｊ＋１］が電流ＩＲＥＦよりも大きい場合に、電流Ｉ［ｊ＋１］と電流ＩＲＥＦの差分に相当する電流ＩＣＭ［ｊ＋１］を生成する機能を有する。電流ＩＣＭ［ｊ］及び電流ＩＣＭ［ｊ＋１］は、電流ソース回路１３［ｊ］及び電流ソース回路１３［ｊ＋１］から配線ＢＬ［ｊ］及び配線ＢＬ［ｊ＋１］に供給される。
【０１３６】
電流ソース回路１３［ｊ］及び電流ソース回路１３［ｊ＋１］において、トランジスタＴｒ７は、ソース又はドレインの一方が対応する配線ＢＬに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。トランジスタＴｒ８は、ソース又はドレインの一方が配線ＢＬに接続されており、ソース又はドレインの他方がトランジスタＴｒ７のゲートに接続されている。トランジスタＴｒ９は、ソース又はドレインの一方がトランジスタＴｒ７のゲートに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。容量素子Ｃ３は、第１の電極がトランジスタＴｒ７のゲートに接続されており、第２の電極が所定の電位が供給される配線に接続されている。
【０１３７】
トランジスタＴｒ８のゲートは配線ＯＳＭに接続されており、トランジスタＴｒ９のゲートは配線ＯＲＭに接続されている。
【０１３８】
なお、図９では、トランジスタＴｒ７がｐチャネル型であり、トランジスタＴｒ８及びＴｒ９がｎチャネル型である場合を例示している。
【０１３９】
また、電流シンク回路１４［ｊ］及び電流シンク回路１４［ｊ＋１］は、トランジスタＴｒ４乃至Ｔｒ６と、容量素子Ｃ４とをそれぞれ有する。オフセットの電流を設定する際に、電流シンク回路１４［ｊ］において、トランジスタＴｒ４は、電流Ｉ［ｊ］が電流ＩＲＥＦよりも小さい場合に、電流Ｉ［ｊ］と電流ＩＲＥＦの差分に相当する電流ＩＣＰ［ｊ］を生成する機能を有する。また、電流シンク回路１４［ｊ＋１］において、トランジスタＴｒ４は、電流Ｉ［ｊ＋１］が電流ＩＲＥＦよりも小さい場合に、電流Ｉ［ｊ＋１］と電流ＩＲＥＦの差分に相当する電流ＩＣＰ［ｊ＋１］を生成する機能を有する。電流ＩＣＰ［ｊ］及び電流ＩＣＰ［ｊ＋１］は、配線ＢＬ［ｊ］及び配線ＢＬ［ｊ＋１］から電流シンク回路１４［ｊ］及び電流シンク回路１４［ｊ＋１］に引き込まれる。
【０１４０】
なお、電流ＩＣＭ［ｊ］と電流ＩＣＰ［ｊ］とが、Ｉｏｆｆｓｅｔ［ｊ］に相当する。また、なお、電流ＩＣＭ［ｊ＋１］と電流ＩＣＰ［ｊ＋１］とが、Ｉｏｆｆｓｅｔ［ｊ＋１］に相当する。
【０１４１】
そして、電流シンク回路１４［ｊ］及び電流シンク回路１４［ｊ＋１］において、トランジスタＴｒ４は、ソース又はドレインの一方が対応する配線ＢＬに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。トランジスタＴｒ５は、ソース又はドレインの一方が配線ＢＬに接続されており、ソース又はドレインの他方がトランジスタＴｒ４のゲートに接続されている。トランジスタＴｒ６は、ソース又はドレインの一方がトランジスタＴｒ４のゲートに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。容量素子Ｃ４は、第１の電極がトランジスタＴｒ４のゲートに接続されており、第２の電極が所定の電位が供給される配線に接続されている。
【０１４２】
トランジスタＴｒ５のゲートは配線ＯＳＰに接続されており、トランジスタＴｒ６のゲートは配線ＯＲＰに接続されている。
【０１４３】
なお、図９では、トランジスタＴｒ４乃至Ｔｒ６がｎチャネル型である場合を例示している。
【０１４４】
また、電流源回路１５は、配線ＢＬに対応したトランジスタＴｒ１０と、配線ＢＬＲＥＦに対応したトランジスタＴｒ１１とを有する。具体的に、図９に示す電流源回路１５は、トランジスタＴｒ１０として、配線ＢＬ［ｊ］に対応したトランジスタＴｒ１０［ｊ］と、配線ＢＬ［ｊ＋１］に対応したトランジスタＴｒ１０［ｊ＋１］とを有する場合を例示している。
【０１４５】
トランジスタＴｒ１０のゲートは、トランジスタＴｒ１１のゲートに接続されている。また、トランジスタＴｒ１０は、ソース又はドレインの一方が対応する配線ＢＬに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。トランジスタＴｒ１１は、ソース又はドレインの一方が配線ＢＬＲＥＦに接続されており、ソース又はドレインの他方が所定の電位が供給される配線に接続されている。
【０１４６】
トランジスタＴｒ１０とトランジスタＴｒ１１とは、同じ極性を有している。図９では、トランジスタＴｒ１０とトランジスタＴｒ１１とが、共にｐチャネル型を有する場合を例示している。
【０１４７】
トランジスタＴｒ１１のドレイン電流は電流ＩＲＥＦに相当する。そして、トランジスタＴｒ１０とトランジスタＴｒ１１とはカレントミラー回路としての機能を有するため、トランジスタＴｒ１０のドレイン電流は、トランジスタＴｒ１１のドレイン電流とほぼ同じ値、またはトランジスタＴｒ１１のドレイン電流に応じた値となる。
【０１４８】
次いで、図９と図１０を用いて、積和演算回路１０の具体的な動作の一例について説明する。
【０１４９】
図１０は、図９に示すメモリセルＭＣ、メモリセルＭＣＲ、電流ソース回路１３、電流シンク回路１４、および電流源回路１５の動作を示すタイミングチャートの一例に相当する。図１０では、時刻Ｔ０１乃至時刻Ｔ０４において、メモリセルＭＣ及びメモリセルＭＣＲに第１のアナログ電流を格納する動作が行われる。時刻Ｔ０５乃至時刻Ｔ１０において、電流ソース回路１３及び電流シンク回路１４が流すオフセットの電流Ｉｏｆｆｓｅｔの値を設定する動作が行われる。時刻Ｔ１１乃至時刻Ｔ１６において、第１のアナログ電流と第２のアナログ電流との積和値に対応したデータを取得する動作が行われる。
【０１５０】
なお、配線ＶＲ［ｊ］及び配線ＶＲ［ｊ＋１］にはローレベルの電位が供給されるものとする。また、電流ソース回路１３に接続される所定の電位を有する配線は、全てハイレベルの電位ＶＤＤが供給されるものとする。また、電流シンク回路１４に接続される所定の電位を有する配線は、全てローレベルの電位ＶＳＳが供給されるものとする。また、電流源回路１５に接続される所定の電位を有する配線は、全てハイレベルの電位ＶＤＤが供給されるものとする。
【０１５１】
また、トランジスタＴｒ１、Ｔｒ４、Ｔｒ７、Ｔｒ１０［ｊ］、Ｔｒ１０［ｊ＋１］、Ｔｒ１１は飽和領域で動作するものとする。
【０１５２】
まず、時刻Ｔ０１乃至時刻Ｔ０２において、配線ＷＷ［ｉ］にハイレベルの電位が与えられ、配線ＷＷ［ｉ＋１］にローレベルの電位が与えられる。上記動作により、図９に示すメモリセルＭＣ［ｉ、ｊ］、メモリセルＭＣ［ｉ、ｊ＋１］、メモリセルＭＣＲ［ｉ］においてトランジスタＴｒ２がオンになる。また、メモリセルＭＣ［ｉ＋１、ｊ］、メモリセルＭＣ［ｉ＋１、ｊ＋１］、メモリセルＭＣＲ［ｉ＋１］においてトランジスタＴｒ２がオフの状態を維持する。
【０１５３】
また、時刻Ｔ０１乃至時刻Ｔ０２では、図９に示す配線ＷＤ［ｊ］と配線ＷＤ［ｊ＋１］とに、第１の参照電位ＶＰＲから第１のアナログ電位を差し引いた電位がそれぞれ与えられる。具体的に、配線ＷＤ［ｊ］には電位ＶＰＲ−Ｖｘ［ｉ、ｊ］が与えられ、配線ＷＤ［ｊ＋１］には電位ＶＰＲ−Ｖｘ［ｉ、ｊ＋１］が与えられる。また、配線ＷＤＲＥＦには第１の参照電位ＶＰＲが与えられ、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］には基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。
【０１５４】
よって、図９に示すメモリセルＭＣ［ｉ、ｊ］のノードＮ［ｉ、ｊ］にはトランジスタＴｒ２を介して電位ＶＰＲ−Ｖｘ［ｉ、ｊ］が与えられ、メモリセルＭＣ［ｉ、ｊ＋１］のノードＮ［ｉ、ｊ＋１］にはトランジスタＴｒ２を介して電位ＶＰＲ−Ｖｘ［ｉ、ｊ＋１］が与えられ、メモリセルＭＣＲ［ｉ］のノードＮＲＥＦ［ｉ］にはトランジスタＴｒ２を介して電位ＶＰＲが与えられる。
【０１５５】
時刻Ｔ０２が終了すると、図９に示す配線ＷＷ［ｉ］に与えられる電位はハイレベルからローレベルに変化し、メモリセルＭＣ［ｉ、ｊ］、メモリセルＭＣ［ｉ、ｊ＋１］、メモリセルＭＣＲ［ｉ］においてトランジスタＴｒ２がオフになる。上記動作により、ノードＮ［ｉ、ｊ］には電位ＶＰＲ−Ｖｘ［ｉ、ｊ］が保持され、ノードＮ［ｉ、ｊ＋１］には電位ＶＰＲ−Ｖｘ［ｉ、ｊ＋１］が保持され、ノードＮＲＥＦ［ｉ］には電位ＶＰＲが保持される。
【０１５６】
次いで、時刻Ｔ０３乃至時刻Ｔ０４において、図９に示す配線ＷＷ［ｉ］の電位はローレベルに維持され、配線ＷＷ［ｉ＋１］にハイレベルの電位が与えられる。上記動作により、図９に示すメモリセルＭＣ［ｉ＋１、ｊ］、メモリセルＭＣ［ｉ＋１、ｊ＋１］、メモリセルＭＣＲ［ｉ＋１］においてトランジスタＴｒ２がオンになる。また、メモリセルＭＣ［ｉ、ｊ］、メモリセルＭＣ［ｉ、ｊ＋１］、メモリセルＭＣＲ［ｉ］においてトランジスタＴｒ２がオフの状態を維持する。
【０１５７】
また、時刻Ｔ０３乃至時刻Ｔ０４では、図９に示す配線ＷＤ［ｊ］と配線ＷＤ［ｊ＋１］とに、第１の参照電位ＶＰＲから第１のアナログ電位を差し引いた電位がそれぞれ与えられる。具体的に、配線ＷＤ［ｊ］には電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］が与えられ、配線ＷＤ［ｊ＋１］には電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ＋１］が与えられる。また、配線ＷＤＲＥＦには第１の参照電位ＶＰＲが与えられ、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］には基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。
【０１５８】
よって、図９に示すメモリセルＭＣ［ｉ＋１、ｊ］のノードＮ［ｉ＋１、ｊ］にはトランジスタＴｒ２を介して電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］が与えられ、メモリセルＭＣ［ｉ＋１、ｊ＋１］のノードＮ［ｉ＋１、ｊ＋１］にはトランジスタＴｒ２を介して電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ＋１］が与えられ、メモリセルＭＣＲ［ｉ＋１］のノードＮＲＥＦ［ｉ＋１］にはトランジスタＴｒ２を介して電位ＶＰＲが与えられる。
【０１５９】
時刻Ｔ０４が終了すると、図９に示す配線ＷＷ［ｉ＋１］に与えられる電位はハイレベルからローレベルに変化し、メモリセルＭＣ［ｉ＋１、ｊ］、メモリセルＭＣ［ｉ＋１、ｊ＋１］、メモリセルＭＣＲ［ｉ＋１］においてトランジスタＴｒ２がオフになる。上記動作により、ノードＮ［ｉ＋１、ｊ］には電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ］が保持され、ノードＮ［ｉ＋１、ｊ＋１］には電位ＶＰＲ−Ｖｘ［ｉ＋１、ｊ＋１］が保持され、ノードＮＲＥＦ［ｉ＋１］には電位ＶＰＲが保持される。
【０１６０】
次いで、時刻Ｔ０５乃至時刻Ｔ０６において、図９に示す配線ＯＲＰ及び配線ＯＲＭにハイレベルの電位が与えられる。図９に示す電流ソース回路１３［ｊ］及び電流ソース回路１３［ｊ＋１］では、配線ＯＲＭにハイレベルの電位が与えられることで、トランジスタＴｒ９がオンになり、トランジスタＴｒ７のゲートは電位ＶＤＤが与えられることでリセットされる。また、図９に示す電流シンク回路１４［ｊ］及び電流シンク回路１４［ｊ＋１］では、配線ＯＲＰにハイレベルの電位が与えられることで、トランジスタＴｒ６がオンになり、トランジスタＴｒ４のゲートは電位ＶＳＳが与えられることでリセットされる。
【０１６１】
時刻Ｔ０６が終了すると、図９に示す配線ＯＲＰ及び配線ＯＲＭに与えられる電位はハイレベルからローレベルに変化し、電流ソース回路１３［ｊ］及び電流ソース回路１３［ｊ＋１］においてトランジスタＴｒ９がオフになり、電流シンク回路１４［ｊ］及び電流シンク回路１４［ｊ＋１］においてトランジスタＴｒ６がオフになる。上記動作により、電流ソース回路１３［ｊ］及び電流ソース回路１３［ｊ＋１］においてトランジスタＴｒ７のゲートに電位ＶＤＤが保持され、電流シンク回路１４［ｊ］及び電流シンク回路１４［ｊ＋１］においてトランジスタＴｒ４のゲートに電位ＶＳＳが保持される。
【０１６２】
次いで、時刻Ｔ０７乃至時刻Ｔ０８において、図９に示す配線ＯＳＰにハイレベルの電位が与えられる。また、図９に示す配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］には基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。配線ＯＳＰにハイレベルの電位が与えられることにより、電流シンク回路１４［ｊ］及び電流シンク回路１４［ｊ＋１］においてトランジスタＴｒ５がオンになる。
【０１６３】
配線ＢＬ［ｊ］に流れるＩ［ｊ］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも小さい場合、すなわちΔＩ［ｊ］が正の場合、図９に示すメモリセルＭＣ［ｉ、ｊ］のトランジスタＴｒ１が引き込むことのできる電流と、メモリセルＭＣ［ｉ＋１、ｊ］のトランジスタＴｒ１が引き込むことのできる電流との和が、トランジスタＴｒ１０［ｊ］のドレイン電流より小さいことを意味する。よって、電流ΔＩ［ｊ］が正の場合、電流シンク回路１４［ｊ］においてトランジスタＴｒ５がオンになると、トランジスタＴｒ１０［ｊ］のドレイン電流の一部がトランジスタＴｒ４のゲートに流れ込み、当該ゲートの電位が上昇し始める。そして、トランジスタＴｒ４のドレイン電流が電流ΔＩ［ｊ］とほぼ等しくなると、トランジスタＴｒ４のゲートの電位は所定の値に収束する。このときのトランジスタＴｒ４のゲートの電位は、トランジスタＴｒ４のドレイン電流が電流ΔＩ［ｊ］、すなわちＩｏｆｆｓｅｔ［ｊ］（＝ＩＣＰ［ｊ］）となるような電位に相当する。つまり、電流シンク回路１４［ｊ］のトランジスタＴｒ４は、電流ＩＣＰ［ｊ］を流し得る電流源に設定された状態であると言える。
【０１６４】
同様に、配線ＢＬ［ｊ＋１］に流れるＩ［ｊ＋１］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも小さい場合、つまり電流ΔＩ［ｊ＋１］が正の場合、電流シンク回路１４［ｊ＋１］においてトランジスタＴｒ５がオンになると、トランジスタＴｒ１０［ｊ＋１］のドレイン電流の一部がトランジスタＴｒ４のゲートに流れ込み、当該ゲートの電位が上昇し始める。そして、トランジスタＴｒ４のドレイン電流が電流ΔＩ［ｊ＋１］とほぼ等しくなると、トランジスタＴｒ４のゲートの電位は所定の値に収束する。このときのトランジスタＴｒ４のゲートの電位は、トランジスタＴｒ４のドレイン電流が電流ΔＩ［ｊ＋１］、すなわちＩｏｆｆｓｅｔ［ｊ＋１］（＝ＩＣＰ［ｊ＋１］）となるような電位に相当する。つまり、電流シンク回路１４［ｊ＋１］のトランジスタＴｒ４は、電流ＩＣＰ［ｊ＋１］を流し得る電流源に設定された状態であると言える。
【０１６５】
時刻Ｔ０８が終了すると、図９に示す配線ＯＳＰに与えられる電位はハイレベルからローレベルに変化し、電流シンク回路１４［ｊ］及び電流シンク回路１４［ｊ＋１］においてトランジスタＴｒ５がオフになる。上記動作により、トランジスタＴｒ４のゲートの電位は保持される。よって、電流シンク回路１４［ｊ］は電流ＩＣＰ［ｊ］を流し得る電流源に設定された状態を維持し、電流シンク回路１４［ｊ＋１］は電流ＩＣＰ［ｊ＋１］を流し得る電流源に設定された状態を維持する。
【０１６６】
次いで、時刻Ｔ０９乃至時刻Ｔ１０において、図９に示す配線ＯＳＭにハイレベルの電位が与えられる。また、図９に示す配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］には基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。配線ＯＳＭにハイレベルの電位が与えられることにより、電流ソース回路１３［ｊ］及び電流ソース回路１３［ｊ＋１］においてトランジスタＴｒ８がオンになる。
【０１６７】
配線ＢＬ［ｊ］に流れるＩ［ｊ］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも大きい場合、すなわちΔＩ［ｊ］が負の場合、図９に示すメモリセルＭＣ［ｉ、ｊ］のトランジスタＴｒ１が引き込むことのできる電流と、メモリセルＭＣ［ｉ＋１、ｊ］のトランジスタＴｒ１が引き込むことのできる電流との和が、トランジスタＴｒ１０［ｊ］のドレイン電流より大きいことを意味する。よって、電流ΔＩ［ｊ］が負の場合、電流ソース回路１３［ｊ］においてトランジスタＴｒ８がオンになると、トランジスタＴｒ７のゲートから配線ＢＬ［ｊ］に電流が流れ出し、当該ゲートの電位が下降し始める。そして、トランジスタＴｒ７のドレイン電流が電流ΔＩ［ｊ］とほぼ等しくなると、トランジスタＴｒ７のゲートの電位は所定の値に収束する。このときのトランジスタＴｒ７のゲートの電位は、トランジスタＴｒ７のドレイン電流が電流ΔＩ［ｊ］、すなわちＩｏｆｆｓｅｔ［ｊ］（＝ＩＣＭ［ｊ］）となるような電位に相当する。つまり、電流ソース回路１３［ｊ］のトランジスタＴｒ７は、電流ＩＣＭ［ｊ］を流し得る電流源に設定された状態であると言える。
【０１６８】
同様に、配線ＢＬ［ｊ＋１］に流れるＩ［ｊ＋１］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも大きい場合、つまり電流ΔＩ［ｊ＋１］が負の場合、電流ソース回路１３［ｊ＋１］においてトランジスタＴｒ８がオンになると、トランジスタＴｒ７のゲートから配線ＢＬ［ｊ＋１］に電流が流れ出し、当該ゲートの電位が下降し始める。そして、トランジスタＴｒ７のドレイン電流が電流ΔＩ［ｊ＋１］の絶対値とほぼ等しくなると、トランジスタＴｒ７のゲートの電位は所定の値に収束する。このときのトランジスタＴｒ７のゲートの電位は、トランジスタＴｒ７のドレイン電流が電流ΔＩ［ｊ＋１］、すなわちＩｏｆｆｓｅｔ［ｊ＋１］（＝ＩＣＭ［ｊ＋１］）の絶対値に等しい電位に相当する。つまり、電流ソース回路１３［ｊ＋１］のトランジスタＴｒ７は、電流ＩＣＭ［ｊ＋１］を流し得る電流源に設定された状態であると言える。
【０１６９】
時刻Ｔ１０が終了すると、図９に示す配線ＯＳＭに与えられる電位はハイレベルからローレベルに変化し、電流ソース回路１３［ｊ］及び電流ソース回路１３［ｊ＋１］においてトランジスタＴｒ８がオフになる。上記動作により、トランジスタＴｒ７のゲートの電位は保持される。よって、電流ソース回路１３［ｊ］は電流ＩＣＭ［ｊ］を流し得る電流源に設定された状態を維持し、電流ソース回路１３［ｊ＋１］は電流ＩＣＭ［ｊ＋１］を流し得る電流源に設定された状態を維持する。
【０１７０】
なお、電流シンク回路１４［ｊ］及び電流シンク回路１４［ｊ＋１］において、トランジスタＴｒ４は電流を引き込む機能を有する。そのため、時刻Ｔ０７乃至時刻Ｔ０８において配線ＢＬ［ｊ］に流れる電流Ｉ［ｊ］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも大きくΔＩ［ｊ］が負の場合、或いは、配線ＢＬ［ｊ＋１］に流れる電流Ｉ［ｊ＋１］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも大きくΔＩ［ｊ＋１］が負の場合、電流シンク回路１４［ｊ］または電流シンク回路１４［ｊ＋１］から過不足なく配線ＢＬ［ｊ］または配線ＢＬ［ｊ＋１］に電流を供給するのが難しくなる恐れがある。この場合、配線ＢＬ［ｊ］または配線ＢＬ［ｊ＋１］に流れる電流と、配線ＢＬＲＥＦに流れる電流とのバランスを取るために、メモリセルＭＣのトランジスタＴｒ１と、電流シンク回路１４［ｊ］または電流シンク回路１４［ｊ＋１］のトランジスタＴｒ４と、トランジスタＴｒ１０［ｊ］またはＴｒ１０［ｊ＋１］とが、共に飽和領域で動作することが困難になる可能性がある。
【０１７１】
時刻Ｔ０７乃至時刻Ｔ０８においてΔＩ［ｊ］が負の場合でも、トランジスタＴｒ１、Ｔｒ４、Ｔｒ１０［ｊ］またはＴｒ１０［ｊ＋１］における飽和領域での動作を確保するために、時刻Ｔ０５乃至時刻Ｔ０６において、トランジスタＴｒ７のゲートを電位ＶＤＤにリセットするのではなく、トランジスタＴｒ７のゲートの電位を所定のドレイン電流が得られる程度の高さに設定しておいても良い。上記構成により、トランジスタＴｒ１０［ｊ］またはＴｒ１０［ｊ＋１］のドレイン電流に加えてトランジスタＴｒ７から電流が供給されるため、トランジスタＴｒ１において引き込めない分の電流を、トランジスタＴｒ４においてある程度引き込むことができるため、トランジスタＴｒ１、Ｔｒ４、Ｔｒ１０［ｊ］またはＴｒ１０［ｊ＋１］における飽和領域での動作を確保することができる。
【０１７２】
なお、時刻Ｔ０９乃至時刻Ｔ１０において、配線ＢＬ［ｊ］に流れる電流Ｉ［ｊ］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも小さい場合、すなわちΔＩ［ｊ］が正の場合、時刻Ｔ０７乃至時刻Ｔ０８において電流シンク回路１４［ｊ］が電流ＩＣＰ［ｊ］を流し得る電流源に既に設定されているため、電流ソース回路１３［ｊ］においてトランジスタＴｒ７のゲートの電位はほぼ電位ＶＤＤのままとなる。同様に、配線ＢＬ［ｊ＋１］に流れる電流Ｉ［ｊ＋１］が配線ＢＬＲＥＦに流れる電流ＩＲＥＦよりも小さい場合、すなわちΔＩ［ｊ＋１］が正の場合、時刻Ｔ０７乃至時刻Ｔ０８において電流シンク回路１４［ｊ＋１］が電流ＩＣＰ［ｊ＋１］を流し得る電流源に既に設定されているため、電流ソース回路１３［ｊ＋１］においてトランジスタＴｒ７のゲートの電位はほぼ電位ＶＤＤのままとなる。
【０１７３】
次いで、時刻Ｔ１１乃至時刻Ｔ１２において、図９に示す配線ＲＷ［ｉ］に第２のアナログ電位Ｖｗ［ｉ］が与えられる。また、配線ＲＷ［ｉ＋１］には、基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられたままである。具体的に、配線ＲＷ［ｉ］の電位は、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２に対して電位差Ｖｗ［ｉ］だけ高い電位となるが、以下説明を分かり易くするために、配線ＲＷ［ｉ］の電位は電位Ｖｗ［ｉ］であると仮定する。
【０１７４】
配線ＲＷ［ｉ］が電位Ｖｗ［ｉ］になると、容量素子Ｃ１の第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものと仮定すると、図９に示すメモリセルＭＣ［ｉ、ｊ］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ、ｊ］＋Ｖｗ［ｉ］となり、メモリセルＭＣ［ｉ、ｊ＋１］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ、ｊ＋１］＋Ｖｗ［ｉ］となる。そして、上記の式１５から、メモリセルＭＣ［ｉ、ｊ］に対応する第１のアナログ電流と第２のアナログ電流の積和値は、電流ΔＩ［ｊ］からＩｏｆｆｓｅｔ［ｊ］を差し引いた電流、すなわち、配線ＢＬ［ｊ］から流れ出る電流Ｉｏｕｔ［ｊ］に反映されることが分かる。また、メモリセルＭＣ［ｉ、ｊ＋１］に対応する第１のアナログ電流と第２のアナログ電流の積和値は、電流ΔＩ［ｊ＋１］からＩｏｆｆｓｅｔ［ｊ＋１］を差し引いた電流、すなわち、配線ＢＬ［ｊ＋１］から流れ出る電流Ｉｏｕｔ［ｊ＋１］に反映されることが分かる。
【０１７５】
時刻Ｔ１２が終了すると、配線ＲＷ［ｉ］には、再度、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。
【０１７６】
次いで、時刻Ｔ１３乃至時刻Ｔ１４において、図９に示す配線ＲＷ［ｉ＋１］に第２のアナログ電位Ｖｗ［ｉ＋１］が与えられる。また、配線ＲＷ［ｉ］には、基準電位として電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられたままである。具体的に、配線ＲＷ［ｉ＋１］の電位は、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２に対して電位差Ｖｗ［ｉ＋１］だけ高い電位となるが、以下説明を分かり易くするために、配線ＲＷ［ｉ＋１］の電位は電位Ｖｗ［ｉ＋１］であると仮定する。
【０１７７】
配線ＲＷ［ｉ＋１］が電位Ｖｗ［ｉ＋１］になると、容量素子Ｃ１の第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものと仮定すると、図９に示すメモリセルＭＣ［ｉ＋１、ｊ］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ＋１、ｊ］＋Ｖｗ［ｉ＋１］となり、メモリセルＭＣ［ｉ＋１、ｊ＋１］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ＋１、ｊ＋１］＋Ｖｗ［ｉ＋１］となる。そして、上記の式１５から、メモリセルＭＣ［ｉ＋１、ｊ］に対応する第１のアナログ電流と第２のアナログ電流の積和値は、電流ΔＩ［ｊ］からＩｏｆｆｓｅｔ［ｊ］を差し引いた電流、すなわち、Ｉｏｕｔ［ｊ］に反映されることが分かる。また、メモリセルＭＣ［ｉ＋１、ｊ＋１］に対応する第１のアナログ電流と第２のアナログ電流の積和値は、電流ΔＩ［ｊ＋１］からＩｏｆｆｓｅｔ［ｊ＋１］を差し引いた電流、すなわち、Ｉｏｕｔ［ｊ＋１］に反映されることが分かる。
【０１７８】
時刻Ｔ１４が終了すると、配線ＲＷ［ｉ＋１］には、再度、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。
【０１７９】
次いで、時刻Ｔ１５乃至時刻Ｔ１６において、図９に示す配線ＲＷ［ｉ］に第２のアナログ電位Ｖｗ［ｉ］が与えられ、配線ＲＷ［ｉ＋１］に第２のアナログ電位Ｖｗ［ｉ＋１］が与えられる。具体的に、配線ＲＷ［ｉ］の電位は、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２に対して電位差Ｖｗ［ｉ］だけ高い電位となり、配線ＲＷ［ｉ＋１］の電位は、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２に対して電位差Ｖｗ［ｉ＋１］だけ高い電位となるが、以下説明を分かり易くするために、配線ＲＷ［ｉ］の電位は電位Ｖｗ［ｉ］であり、配線ＲＷ［ｉ＋１］の電位は電位Ｖｗ［ｉ＋１］であると仮定する。
【０１８０】
配線ＲＷ［ｉ］が電位Ｖｗ［ｉ］になると、容量素子Ｃ１の第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものと仮定すると、図９に示すメモリセルＭＣ［ｉ、ｊ］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ、ｊ］＋Ｖｗ［ｉ］となり、メモリセルＭＣ［ｉ、ｊ＋１］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ、ｊ＋１］＋Ｖｗ［ｉ］となる。また、配線ＲＷ［ｉ＋１］が電位Ｖｗ［ｉ＋１］になると、容量素子Ｃ１の第１の電極の電位の変化量がほぼノードＮの電位の変化量に反映されるものと仮定すると、図９に示すメモリセルＭＣ［ｉ＋１、ｊ］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ＋１、ｊ］＋Ｖｗ［ｉ＋１］となり、メモリセルＭＣ［ｉ＋１、ｊ＋１］におけるノードＮの電位はＶＰＲ−Ｖｘ［ｉ＋１、ｊ＋１］＋Ｖｗ［ｉ＋１］となる。
【０１８１】
そして、上記の式１５から、メモリセルＭＣ［ｉ、ｊ］とメモリセルＭＣ［ｉ＋１、ｊ］とに対応する第１のアナログ電流と第２のアナログ電流の積和値は、電流ΔＩ［ｊ］からＩｏｆｆｓｅｔ［ｊ］を差し引いた電流、すなわち、電流Ｉｏｕｔ［ｊ］に反映されることが分かる。また、メモリセルＭＣ［ｉ、ｊ＋１］とメモリセルＭＣ［ｉ＋１、ｊ＋１］とに対応する第１のアナログ電流と第２のアナログ電流の積和値は、電流ΔＩ［ｊ＋１］からＩｏｆｆｓｅｔ［ｊ＋１］を差し引いた電流、すなわち、電流Ｉｏｕｔ［ｊ＋１］に反映されることが分かる。
【０１８２】
時刻Ｔ１６が終了すると、配線ＲＷ［ｉ］及び配線ＲＷ［ｉ＋１］には、再度、基準電位である電位ＶＳＳと電位ＶＤＤの間の電位、例えば電位（ＶＤＤ＋ＶＳＳ）／２が与えられる。
【０１８３】
上記構成により、積和演算を小さな回路規模で行うことができる。また、上記構成により、積和演算を高速で行うことができる。また、上記構成により、低消費電力で積和演算を行うことができる。
【０１８４】
なお、トランジスタＴｒ２、Ｔｒ５、Ｔｒ６、Ｔｒ８、またはＴｒ９は、オフ電流の著しく低いトランジスタを用いることが望ましい。トランジスタＴｒ２にオフ電流の著しく低いトランジスタを用いることにより、ノードＮの電位の保持を長時間に渡って行うことができる。また、トランジスタＴｒ５及びＴｒ６にオフ電流の著しく低いトランジスタを用いることにより、トランジスタＴｒ４のゲートの電位の保持を、長時間に渡って行うことができる。また、トランジスタＴｒ８及びＴｒ９にオフ電流の著しく低いトランジスタを用いることにより、トランジスタＴｒ７のゲートの電位の保持を、長時間に渡って行うことができる。
【０１８５】
トランジスタのオフ電流を下げるには、例えば、チャネル形成領域をエネルギーギャップが広い半導体で形成すればよい。半導体のエネルギーギャップは、２．５ｅＶ以上、または２．７ｅＶ以上、または３ｅＶ以上であることが好ましい。このような半導体材料として酸化物半導体が挙げられる。トランジスタＴｒ２、Ｔｒ５、Ｔｒ６、Ｔｒ８、またはＴｒ９として、チャネル形成領域に酸化物半導体を含むトランジスタ（ＯＳトランジスタ）を用いればよい。チャネル幅で規格化したＯＳトランジスタのリーク電流は、ソースドレイン電圧が１０Ｖ、室温（２５℃程度）の状態で１０×１０−２１Ａ／μｍ（１０ゼプトＡ／μｍ）以下とすることが可能である。トランジスタＴｒ２、Ｔｒ５、Ｔｒ６、Ｔｒ８、またはＴｒ９に適用されるＯＳトランジスタのリーク電流は、室温（２５℃程度）にて１×１０−１８Ａ以下、または、１×１０−２１Ａ以下、または１×１０−２４Ａ以下が好ましい。または、リーク電流は８５℃にて１×１０−１５Ａ以下、または１×１０−１８Ａ以下、または１×１０−２１Ａ以下であることが好ましい。
【０１８６】
酸化物半導体はエネルギーギャップが大きく、電子が励起されにくく、ホールの有効質量が大きい半導体である。このため、チャネル形成領域に酸化物半導体を含むトランジスタは、シリコン等を用いた一般的なトランジスタと比較して、アバランシェ崩壊等が生じにくい場合がある。アバランシェ崩壊に起因するホットキャリア劣化等が抑制されることで、チャネル形成領域に酸化物半導体を含むトランジスタは高いドレイン耐圧を有することとなり、高いドレイン電圧で駆動することが可能である。
【０１８７】
トランジスタのチャネル形成領域に含まれる酸化物半導体は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ酸化物、Ｚｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、Ｇａ、Ａｌ、Ｔｉ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）が代表的である。これら酸化物半導体は、電子供与体（ドナー）となる水素などの不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型半導体（真性半導体）にする、あるいはｉ型半導体に限りなく近づけることができる。このような酸化物半導体は、高純度化された酸化物半導体と呼ぶことができる。
【０１８８】
チャネル形成領域を、キャリア密度の低い酸化物半導体で形成することが好ましい。酸化物半導体のキャリア密度は、例えば、８×１０１１／ｃｍ３未満１×１０−９／ｃｍ３以上であるとよい。キャリア密度は、１×１０１１／ｃｍ３未満が好ましく、１×１０１０／ｃｍ３未満がさらに好ましい。
【０１８９】
＜記憶回路に適用可能なメモリセル＞
図１１（Ａ）乃至（Ｆ）では、上述した記憶回路１０７に適用可能なメモリセルの構成例について説明する。
【０１９０】
図１１（Ａ）は、記憶回路１０７の構成例を説明するためのブロック図である。図１１（Ａ）に示すブロック図では、メモリセルアレイ９０、ワード線駆動回路９１、およびビット線駆動回路９２を図示している。
【０１９１】
メモリセルアレイ９０は、ｍ行ｎ列（ｍ、ｎは自然数）のマトリクス状に設けられたメモリセルＭＣを有する。メモリセルＭＣは、ワード線ＷＬ＿１乃至ＷＬ＿ｍおよびビット線ＢＬ＿１乃至ＢＬ＿ｎに接続される。メモリセルＭＣは、ビット線およびワード線の他、電流を流すためのソース線、トランジスタのバックゲートに電圧を印加するための配線、または容量素子の一方の電極を固定電位にするための容量線等に接続されていてもよい。
【０１９２】
ワード線駆動回路９１は、各行におけるメモリセルＭＣを選択するための信号を出力する回路である。ワード線ＷＬ＿１乃至ＷＬ＿ｍは、書き込み用と読み出し用とに別々のワード線とがあってもよい。
【０１９３】
ビット線駆動回路９２は、各列におけるメモリセルＭＣへのデータを書き込み、またはメモリセルＭＣからのデータの読み出しを行うための回路である。ビット線ＢＬ＿１乃至ＢＬ＿ｎは、書き込み用と読み出し用とに別々のビット線とがあってもよい。
【０１９４】
図１１（Ｂ）乃至（Ｆ）には、図１１（Ａ）で説明したメモリセルＭＣが取り得る回路構成の一例を示す。
【０１９５】
図１１（Ｂ）に示すメモリセルＭＣ＿Ａは、トランジスタＯＳ１および容量素子９３を有する。トランジスタＯＳ１は、半導体層に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）である。ＯＳトランジスタは、半導体層にシリコンを有するトランジスタ（Ｓｉトランジスタ）と比べて、非導通状態時のリーク電流（オフ電流）が極めて低いといった特性を有する。そのため、トランジスタＯＳ１を非導通状態にすることで、電荷保持ノードＳＮにデータに応じた電荷を保持することができる。そのため、電荷保持ノードＳＮに保持したデータのリフレッシュレートを小さくすることができる。
【０１９６】
図１１（Ｃ）に示すメモリセルＭＣ＿Ｂは、トランジスタＯＳ２および容量素子９３を有する。トランジスタＯＳ２は、ＯＳトランジスタである。図１１（Ｂ）のトランジスタＯＳ１との違いは、ゲートとバックゲートとを接続し、双方よりワード線ＷＬの電圧を印加する点にある。このような構成とすることで、トランジスタＯＳ２を導通状態とした際にソースとドレインとの間を流れる電流量を増加させることができる。
【０１９７】
図１１（Ｄ）に示すメモリセルＭＣ＿Ｃは、トランジスタＯＳ３および容量素子９３を有する。トランジスタＯＳ３は、ＯＳトランジスタである。図１１（Ｂ）のトランジスタＯＳ１との違いは、バックゲートとバックゲート線ＢＧＬとを接続し、バックゲートにゲートとは異なる電圧を印加する点にある。このような構成とすることで、トランジスタＯＳ３の閾値電圧を制御してソースとドレインとの間を流れる電流量を制御することができる。
【０１９８】
図１１（Ｅ）に示すメモリセルＭＣ＿Ｄは、トランジスタＯＳ１、トランジスタＭ１および容量素子９３を有する。トランジスタＯＳ１のソースまたはドレインの一方は書き込みビット線ＷＢＬに接続される。トランジスタＯＳ１のソースまたはドレインの他方はトランジスタＭ１のゲート、および容量素子９３の一方の電極に接続される。トランジスタＯＳ１のゲートは書き込みワード線ＷＷＬに接続される。容量素子９３の他方の電極は、読み出しワード線ＲＷＬに接続される。トランジスタＭ１のソース又はドレインの一方は読み出しビット線ＲＢＬに接続される。トランジスタＭ１のソース又はドレインの他方はソース線ＳＬに接続される。トランジスタＭ１は、ｐチャネルトランジスタを図示したが、ｎチャネル型トランジスタでもよい。トランジスタＯＳ１を非導通状態にすることで、電荷保持ノードＳＮにデータに応じた電荷を保持することができる。トランジスタＭ１は、チャネル形成領域にシリコンを有するトランジスタ（Ｓｉトランジスタ）である。なおトランジスタＯＳ１は、上述したトランジスタＯＳ２、ＯＳ３と同様の構成とすることができる。
【０１９９】
図１１（Ｆ）に示すメモリセルＭＣ＿Ｅは、トランジスタＯＳ１、トランジスタＭ１、トランジスタＭ２および容量素子９３を有する。トランジスタＯＳ１のソースまたはドレインの一方は書き込みビット線ＷＢＬに接続される。トランジスタＯＳ１のソースまたはドレインの他方はトランジスタＭ１のゲート、および容量素子９３の一方の電極に接続される。トランジスタＯＳ１のゲートは書き込みワード線ＷＷＬに接続される。容量素子９３の他方の電極は、容量線ＣＬに接続される。トランジスタＭ１のソース又はドレインの一方はトランジスタＭ２のソースまたはドレインの一方に接続される。トランジスタＭ１のソース又はドレインの他方はソース線ＳＬに接続される。トランジスタＭ２のゲートは読み出しワード線ＲＷＬに接続される。トランジスタＭ２のソース又はドレインの他方は読み出しビット線ＲＢＬに接続される。トランジスタＭ２は、ｐチャネルトランジスタを図示したが、ｎチャネル型トランジスタでもよい。トランジスタＯＳ１を非導通状態にすることで、電荷保持ノードＳＮにデータに応じた電荷を保持することができる。トランジスタＭ２は、Ｓｉトランジスタである。なおトランジスタＯＳ１は、上述したトランジスタＯＳ２、ＯＳ３と同様の構成とすることができる。
【０２００】
なお図１１（Ｂ）乃至（Ｆ）に示すメモリセルの構成は、記憶回路に記憶するデータが増加する場合に特に有効である。記憶回路のメモリセルをＳＲＡＭ（Ｓｔａｔｉｃ  ＲＡＭ）で構成する場合と比べて、メモリセルを１乃至３つのトランジスタとする構成は、回路面積の増加を抑制できる。特に図１１（Ｂ）乃至（Ｄ）に示すメモリセルの構成は回路面積の増加の抑制に有効である。
【０２０１】
またＯＳトランジスタは、動作温度が上昇した際のトランジスタ特性の変動がＳｉトランジスタに比べて小さい。そのため、自動車等の車載仕様に耐えうる温度範囲での動作を、より確実におこなうことができる記憶回路とすることができる。
【０２０２】
なお図１１（Ｂ）乃至（Ｆ）に示す回路構成はあくまで一例であり、本発明の一態様を実現可能であれば任意の構成とすることができる。
【０２０３】
＜ディスプレイの画素の構成例＞
本実施の形態では、上記表示システムに適用可能なディスプレイの画素の構成例について説明する。
【０２０４】
図１２（Ａ）は、ディスプレイの構成例を説明するブロック図である。
【０２０５】
図１２（Ａ）に示すディスプレイ５００は、駆動回路５４１、駆動回路５４２Ａ、駆動回路５４２Ｂ、および画素部５４３を有する。なお、駆動回路５４１、駆動回路５４２Ａ、および駆動回路５４２Ｂをまとめて「駆動回路」または「周辺駆動回路」という場合がある。
【０２０６】
駆動回路５４２Ａ、駆動回路５４２Ｂは、例えば走査線駆動回路として機能できる。また、駆動回路５４１は、例えば信号線駆動回路として機能できる。なお、駆動回路５４２Ａ、および駆動回路５４２Ｂは、どちらか一方のみとしてもよい。また、画素部５４３を挟んで駆動回路５４１と向き合う位置に、何らかの回路を設けてもよい。
【０２０７】
また、図１２（Ａ）に例示するディスプレイ５００は、各々が略平行に配設され、且つ、駆動回路５４２Ａ、および／または駆動回路５４２Ｂによって電位が制御されるｐ本の配線５４４と、各々が略平行に配設され、且つ、駆動回路５４１によって電位が制御されるｑ本の配線５４５と、を有する（ｐ、ｑは、ともに１以上の自然数）。さらに、画素部５４３はマトリクス状に配設された複数の画素５４６を有する。画素５４６は、画素回路および表示素子を有する。
【０２０８】
また、３つの画素５４６を１つの画素として機能させることで、フルカラー表示を実現することができる。３つの画素５４６は、それぞれが赤色光、緑色光、または青色光の、透過率、反射率、または発光光量などを制御する。なお、３つの画素５４６で制御する光の色は赤、緑、青の組み合わせに限らず、黄、シアン、マゼンタであってもよい。
【０２０９】
また、赤色光、緑色光、青色光を制御する画素に、白色光を制御する画素５４６を加えて、４つの画素５４６をまとめて１つの画素として機能させてもよい。白色光を制御する画素５４６を加えることで、表示領域の輝度を高めることができる。また、１つの画素として機能させる画素５４６を増やし、赤、緑、青、黄、シアン、およびマゼンタを適宜組み合わせて用いることにより、再現可能な色域を広げることができる。
【０２１０】
ｇ行目の配線５４４＿ｇ（ｇは１以上ｐ以下の自然数。）は、画素部５４３においてｐ行ｑ列に配設された複数の画素５４６のうち、ｇ行に配設されたｑ個の画素５４６と接続される。また、ｈ列目の配線５４５＿ｈ（ｈは１以上ｑ以下の自然数。）は、ｐ行ｑ列に配設された画素５４６のうち、ｈ列に配設されたｐ個の画素５４６に接続される。
【０２１１】
ディスプレイ５００は、様々な形態を用いること、または様々な表示素子を有することが出来る。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機ＥＬ素子、無機ＥＬ素子、または、有機物及び無機物を含むＥＬ素子）など、電気的作用により、輝度などが変化する表示媒体を有するものがある。
【０２１２】
図１２（Ｂ）に示す画素５４６Ａは、トランジスタ４６１と、容量素子４６３と、トランジスタ４６８と、トランジスタ４６４と、表示素子として機能できる発光素子４２６と、を有する。
【０２１３】
トランジスタ４６１のソース電極およびドレイン電極の一方は、配線５４５＿ｈに接続される。さらに、トランジスタ４６１のゲート電極は、配線５４４＿ｇに接続される。配線５４５＿ｈからはビデオ信号が供給される。
【０２１４】
トランジスタ４６１は、ビデオ信号のノード４６５への書き込みを制御する機能を有する。
【０２１５】
容量素子４６３の一対の電極の一方は、ノード４６５に接続され、他方は、ノード４６７に接続される。また、トランジスタ４６１のソース電極およびドレイン電極の他方は、ノード４６５に接続される。
【０２１６】
容量素子４６３は、ノード４６５に書き込まれたデータを保持する保持容量としての機能を有する。
【０２１７】
トランジスタ４６８のソース電極およびドレイン電極の一方は、電位供給線ＶＬ＿ａに接続され、他方はノード４６７に接続される。さらに、トランジスタ４６８のゲート電極は、ノード４６５に接続される。
【０２１８】
トランジスタ４６４のソース電極およびドレイン電極の一方は、配線Ｖ０に接続され、他方はノード４６７に接続される。さらに、トランジスタ４６４のゲート電極は、配線５４４＿ｇに接続される。
【０２１９】
発光素子４２６のアノードまたはカソードの一方は、電位供給線ＶＬ＿ｂに接続され、他方は、ノード４６７に接続される。
【０２２０】
発光素子４２６としては、例えば有機エレクトロルミネッセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子４２６としては、これに限定されず、例えば無機材料からなる無機ＥＬ素子を用いても良い。
【０２２１】
例えば、電位供給線ＶＬ＿ａまたは電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
【０２２２】
図１２（Ｂ）の画素５４６Ａを有するディスプレイ５００では、駆動回路５４２Ａ、および／または駆動回路５４２Ｂにより各行の画素５４６を順次選択し、トランジスタ４６１をオン状態にしてビデオ信号をノード４６５に書き込む。
【０２２３】
ノード４６５にデータが書き込まれた画素５４６Ａは、トランジスタ４６１、およびトランジスタ４６４がオフ状態になることで保持状態になる。さらに、ノード４６５に書き込まれたデータの電位に応じてトランジスタ４６８のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子４２６は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
【０２２４】
また、トランジスタ４６１、トランジスタ４６４、およびトランジスタ４６８として、バックゲートを有するトランジスタを用いてもよい。この場合、トランジスタ４６１、トランジスタ４６４、およびトランジスタ４６８のゲートは、それぞれバックゲートと接続されていてもよい。
【０２２５】
なお上述したトランジスタ４６１、トランジスタ４６４、およびトランジスタ４６８としては、ＯＳトランジスタとすることが好ましい。ＯＳトランジスタは、上述したようにオフ電流が極めて低い。そのため、ノード４６５に一旦書き込んだデータの電位を保持し続けることが可能である。そのため、同じ画像を表示する場合にデータの書き込み頻度であるリフレッシュレートを小さくして消費電力を低減することができる。
【０２２６】
加えてＯＳトランジスタは、トランジスタのチャネル形成領域に低温ポリシリコン（ＬＴＰＳ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ−Ｓｉｌｉｃｏｎ））を用いる場合と比べて、低温で作製することができる。そのため、トランジスタを形成する基材の耐熱温度を小さくすることができ、材料の選択の幅を広げることができる。中でも基材となるポリイミド等の樹脂層として数μｍと薄い基材を選択できるため、ディスプレイの軽量化および薄型化を実現できる。加えて、折り曲げが容易なディスプレイとすることができる。
【０２２７】
また発光素子４２６である有機ＥＬ素子は、液晶素子と比べて低温での応答速度が良好である。ディスプレイを自動車に適用する場合、ディスプレイを使用する環境温度の範囲は広い。このような場合であっても、有機ＥＬ素子を発光素子に適用したディスプレイは表示品位の低下を抑制することができる。
【０２２８】
加えて有機ＥＬ素子を発光素子に適用したディスプレイは、液晶素子に比べて視点の位置の違いによる輝度の変化が小さい。つまり、視野角依存性が小さい。そのため、ディスプレイを自動車に適用する場合にメーター等の情報を表示する際、ボケのない正常な表示を行うことができる。
【０２２９】
＜表示システムの適用例＞
上述した表示システムに適用可能なディスプレイは、取り付ける面の形状に応じて適用することができる。
【０２３０】
例えば図１３（Ａ）は、自動車の室内におけるフロントガラス周辺を表す図である。図１３（Ａ）では、ダッシュボードに取り付けられたディスプレイ５１Ａ乃至５１Ｃの他、ピラーに取り付けられたディスプレイ５１Ｄを図示している。
【０２３１】
ディスプレイ５１Ａ乃至５１Ｃは、ナビゲーション情報、スピードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を提供することができる。また、ディスプレイに表示される表示項目やレイアウトなどは、ユーザーの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。ディスプレイ５１Ａ乃至５１Ｃは、照明装置として用いることも可能である。
【０２３２】
ディスプレイ５１Ｄには、車体に設けられた撮像手段からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に設けられた撮像手段からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。ディスプレイ５１Ｄは、照明装置として用いることも可能である。
【０２３３】
また図１３（Ｂ）は、運転席と助手席にベンチシートを採用した自動車の室内を示している。図１３（Ｂ）では、ドア部に設けられたディスプレイ５２Ａ、ハンドルに設けられたディスプレイ５２Ｂ、ベンチシートの座面の中央部に設けられたディスプレイ５２Ｃを図示している。
【０２３４】
ディスプレイ５２Ａに、例えば、車体に設けられた撮像手段からの画像を映し出すことによって、ドアで遮られた視界を補完することができる。
【０２３５】
ディスプレイ５２Ｂおよび５２Ｃは、ナビゲーション情報、スピードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を提供することができる。また、ディスプレイに表示される表示項目やレイアウトなどは、ユーザーの好みに合わせて適宜変更することができる。ディスプレイ５２Ｂおよび５２Ｃは、照明装置として用いることも可能である。
【０２３６】
次いで、移動体の例について図１４（Ａ）乃至（Ｄ）に示す。
【０２３７】
図１４（Ａ）は自動車３０１である。自動車３０１は、窓部３１１を有する。本発明の一態様に係る移動体は、窓部３１１を有する自動車３０１に用いることができる。表示システムに適用されるディスプレイは、自動車３０１内の曲面に設けることが可能である。当該構成とすることで、自動車３０１内の曲面に設けられたディスプレイに歪みの低減された画像を表示させることができる。
【０２３８】
図１４（Ｂ）はバス３０２である。バス３０２は、窓部３１１を有する。本発明の一態様に係る移動体は、窓部３１１を有するバス３０２に用いることができる。表示システムに適用されるディスプレイは、バス３０２内の曲面に設けることが可能である。当該構成とすることで、バス３０２内の曲面に設けられたディスプレイに歪みの低減された画像を表示させることができる。
【０２３９】
図１４（Ｃ）は電車３０３である。電車３０３は、窓部３１１を有する。本発明の一態様に係る移動体は、窓部３１１を有する電車３０３に用いることができる。表示システムに適用されるディスプレイは、電車３０３内の曲面に設けることが可能である。当該構成とすることで、電車３０３内の曲面に設けられたディスプレイに歪みの低減された画像を表示させることができる。
【０２４０】
図１４（Ｄ）は飛行機３０４である。飛行機３０４は、窓部３１１を有する。本発明の一態様に係る移動体は、窓部３１１を有する飛行機３０４に用いることができる。表示システムに適用されるディスプレイは、飛行機３０４内の曲面に設けることが可能である。当該構成とすることで、飛行機３０４内の曲面に設けられたディスプレイに歪みの低減された画像を表示させることができる。
【０２４１】
＜本明細書等の記載に関する付記＞
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。
【０２４２】
本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【０２４３】
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【０２４４】
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０２４５】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０２４６】
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【０２４７】
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０２４８】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０２４９】
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
【符号の説明】
【０２５０】
１００    コントロールＩＣ
１０１    インターフェース
１０２    フレームメモリ
１０３    タイミングコントローラ
１０４    ディスプレイドライバＩＣ
１０５    演算回路
１０６    形状データ
１０７    記憶回路
２００    ディスプレイ
２０１    表示領域
２０２    非表示領域
２０３    折り曲げ部
２００Ａ    ディスプレイ
２００Ｂ    ディスプレイ
２００Ｃ    ディスプレイ
２００Ｄ    ディスプレイ
２０１Ａ    表示領域
２０１Ｂ    表示領域
２０１Ｃ    表示領域
２０１Ｄ    表示領域
２０４    ディスプレイ
２０５    ディスプレイ
３００    ホストコントローラ
１００Ａ    コントロールＩＣ
１０１Ａ    インターフェース
１０２Ａ    フレームメモリ
１０３Ａ    タイミングコントローラ
１０４Ａ    ディスプレイドライバＩＣ
１０５Ａ    演算回路
１０６Ａ    形状データ
１０７Ａ    記憶回路
１００Ｂ    コントロールＩＣ
１０１Ｂ    インターフェース
１０２Ｂ    フレームメモリ
１０３Ｂ    タイミングコントローラ
１０４Ｂ    ディスプレイドライバＩＣ
１０５Ｂ    演算回路
１０６Ｂ    形状データ
１０７Ｂ    記憶回路
１１１    ルックアップテーブル
１１２    累乗演算回路
１１３    積和演算回路
１１４    平方根演算回路
１２１    電流源回路
１２２    トランジスタ
１３１    トランジスタ
１３２    トランジスタ
１３３    トランジスタ
１３４    トランジスタ
１３５    トランジスタ
１３６    トランジスタ
１０    積和演算回路
１１    記憶回路
１２    参照用記憶回路
１３    電流ソース回路
１４    電流シンク回路
１５    電流源回路
９０    メモリセルアレイ
９１    ワード線駆動回路
９２    ビット線駆動回路
９３    容量素子
ＯＳ１    トランジスタ
ＯＳ２    トランジスタ
ＯＳ３    トランジスタ
Ｍ１    トランジスタ
Ｍ２    トランジスタ
ＭＣ＿Ａ    メモリセル
ＭＣ＿Ｂ    メモリセル
ＭＣ＿Ｃ    メモリセル
ＭＣ＿Ｄ    メモリセル
ＭＣ＿Ｅ    メモリセル
５００    ディスプレイ
５４１    駆動回路
５４２Ａ    駆動回路
５４２Ｂ    駆動回路
５４３    画素部
５４４    配線
５４５    配線
５４６    画素
５４６Ａ    画素
４６１    トランジスタ
４６３    容量素子
４６８    トランジスタ
４６４    トランジスタ
４２６    発光素子
５１Ａ    ディスプレイ
５１Ｂ    ディスプレイ
５１Ｃ    ディスプレイ
５１Ｄ    ディスプレイ
５２Ａ    ディスプレイ
５２Ｂ    ディスプレイ
５２Ｃ    ディスプレイ
３０１    自動車
３０２    バス
３０３    電車
３０４    飛行機
３１１    窓部
【図１】
2017207747.tif 000012
【図２】
2017207747.tif 000013
【図３】
2017207747.tif 000014
【図４】
2017207747.tif 000015
【図５】
2017207747.tif 000016
【図６】
2017207747.tif 000017
【図７】
2017207747.tif 000018
【図８】
2017207747.tif 000019
【図９】
2017207747.tif 000020
【図１０】
2017207747.tif 000021
【図１１】
2017207747.tif 000022
【図１２】
2017207747.tif 000023
【図１３】
2017207747.tif 000024
【図１４】
2017207747.tif 000025