(57)【要約】【課題】Ａ／Ｄ変換回路の入力端子における断線検出の時間を短縮する。【解決手段】半導体装置は、第１の入力端子とＡ／Ｄ変換部とを接続する第１の入力チャネルと、第２の入力端子とＡ／Ｄ変換部とを接続する第２の入力チャネルと、第１の入力端子に入力される信号をＡ／Ｄ変換部でサンプリングするとき、第２の入力チャネルを第２の入力端子およびＡ／Ｄ変換部から分離し、第２の入力チャネルをチャージまたはディスチャージする制御回路部と、を備える。【選択図】図２７
2017063355.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置は、
第１の入力端子と、
第２の入力端子と、
サンプルホールド回路を有するＡ／Ｄ変換部と、
前記第１の入力端子と前記Ａ／Ｄ変換部とを接続する第１の入力チャネルと、
前記第２の入力端子と前記Ａ／Ｄ変換部とを接続する第２の入力チャネルと、
前記第１の入力端子に入力される信号を前記サンプルホールド回路でサンプリングするとき、前記第２の入力チャネルを前記第２の端子および前記Ａ／Ｄ変換部から分離し、前記第２の入力チャネルをチャージまたはディスチャージする制御部と、
を備える。
【請求項２】
前記請求項１の半導体装置において、さらに、
前記第１の入力チャネルの出力と前記第２の入力チャネルの出力と前記サンプルホールド回路の入力とを接続する出力信号線と、
前記出力信号線をチャージするチャージ部と、
前記出力信号線をディスチャージするディスチャージ部と、
を備える。
【請求項３】
請求項２の半導体装置において、
前記第１のチャネルは、
前記第１の入力端子を第１の入力信号線に接続する第１の入力信号選択スイッチと、
前記第１の入力信号線を前記出力信号線に接続する第１のスイッチと、
を備え、
前記第２のチャネルは、
前記第２の入力端子を第２の入力信号線に接続する第２の入力信号選択スイッチと、
前記第２の入力信号線を前記出力信号線に接続する第２のスイッチと、
を備える。
【請求項４】
請求項３の半導体装置において、
前記チャージ部は、
前記出力信号線に電源線を接続する第１のチャージスイッチと、
前記第１の入力信号線に電源線を接続する第１のチャージ制御スイッチと、
前記第２の入力信号線に電源線を接続する第２のチャージ制御スイッチと、
を備え、
前記ディスチャージ部は、
前記出力信号線に接地線を接続する第１のディスチャージスイッチと、
前記第１の入力信号線に接地線を接続する第１のディスチャージ制御スイッチと、
前記第２の入力信号線に接地線を接続する第２のディスチャージ制御スイッチと、
を備える。
【請求項５】
請求項３の半導体装置において、
前記第１の入力チャネルは、さらに、
前記第１のスイッチの一端と接続される第１のアンプと、
前記第１のアンプの出力を前記第１のスイッチの他端に接続する第１のアンプスイッチと、
を備え、
前記第２の入力チャネルは、さらに、
前記第２のスイッチの一端と接続される第２のアンプと、
前記第２のアンプの出力を前記第２のスイッチの他端に接続する第２のアンプスイッチと、
を備える。
【請求項６】
請求項３の半導体装置において、
前記第１の入力チャネルは、さらに、
前記第１のスイッチを前記出力信号線に接続する第１のバイパススイッチと、
前記第１のバイパススイッチの一端に接続される第１のサンプルホールド回路と、
前記第１のサンプルホールド回路の出力を前記第１のバイパススイッチの他端に接続する第１のサンプルホールドスイッチと、
を備え、
前記第２の入力チャネルは、さらに、
前記第２のスイッチを前記出力信号線に接続する第２のバイパススイッチと、
前記第２のバイパススイッチの一端に接続される第２のサンプルホールド回路と、
前記第２のサンプルホールド回路の出力を前記第２のバイパススイッチの他端に接続する第２のサンプルホールドスイッチと、
を備える。
【請求項７】
請求項３の半導体装置において、さらに、
前記第１の入力信号線を中間信号線に接続する第１のアンプスイッチと、
前記第２の入力信号線を前記中間信号線に接続する第２のアンプスイッチと、
前記中間信号線に接続される共通アンプと、
前記共通アンプを前記出力信号線に接続する共通スイッチと、
を備える。
【請求項８】
請求項７の半導体装置において、さらに、
前記中間信号線に電源線を接続する第２のチャージスイッチと、
前記中間信号線に接地線を接続する第２のディスチャージスイッチと、
を備える。
【請求項９】
請求項１の半導体装置において、さらに、
前記Ａ／Ｄ変換部の変換結果と所定値とを比較して断線を判定する判定部を備える。
【請求項１０】
請求項９の半導体装置において、さらに、
前記所定値を格納するレジスタと、
前記レジスタに前記所定値を設定するＣＰＵと、
を備える。
【請求項１１】
半導体装置は、
第１の入力端子と、
前記第１の入力端子に接続される第１の入力信号選択スイッチと、
前記第１の入力信号選択スイッチに接続される第１の入力信号線と、
前記第１の入力信号線に接続される入力部と、
前記入力部に接続される出力信号線と、
前記出力信号線に接続されるＡ／Ｄ変換部と、
を備え、
前記入力部は、
前記第１の入力信号線に接続される第１の寄生容量と、
前記第１の入力信号線に電源線を接続する第１のチャージ制御スイッチと、
前記第１の入力信号線に接地線を接続する第１のディスチャージ制御スイッチと、
前記第１の入力信号線に前記出力信号線を接続する第１のスイッチと、
前記出力信号線に接続される寄生容量と、
前記出力信号線に電源線を接続するチャージスイッチと、
前記出力信号線に接地線を接続するディスチャージスイッチと、
を備える。
【請求項１２】
請求項１１の半導体装置において、
前記入力部は、さらに、
第２の入力端子と、
前記第２の入力端子に接続される第２の入力信号選択スイッチと、
前記第２の入力信号選択スイッチに接続される第２の入力信号線と、
前記第２の入力信号線に接続される第２の寄生容量と、
前記第２の入力信号線に電源線を接続する第２のチャージ制御スイッチと、
前記第２の入力信号線に接地線を接続する第２のディスチャージ制御スイッチと、
前記第２の入力信号線に前記出力信号線を接続する第２のスイッチと、
を備える。
【請求項１３】
請求項１２の半導体装置において、
前記入力部は、さらに、
前記第１のスイッチの一端と接続される第１のアンプと、
前記第１のアンプの出力を前記第１のスイッチの他端に接続する第１のアンプスイッチと、
前記第２のスイッチの一端と接続される第２のアンプと、
前記第２のアンプの出力を前記第２のスイッチの他端に接続する第２のアンプスイッチと、
を備える。
【請求項１４】
請求項１３の半導体装置において、
前記入力部は、さらに、
前記第１のスイッチを前記出力信号線に接続する第１のバイパススイッチと、
前記第１のバイパススイッチの一端に接続される第１のサンプルホールド回路と、
前記第１のサンプルホールド回路の出力を前記第１のバイパススイッチの他端に接続する第１のサンプルホールドスイッチと、
前記第２のスイッチを前記出力信号線に接続する第２のバイパススイッチと、
前記第２のバイパススイッチの一端に接続される第２のサンプルホールド回路と、
前記第２のサンプルホールド回路の出力を前記第２のバイパススイッチの他端に接続する第２のサンプルホールドスイッチと、
を備える。
【請求項１５】
請求項１３の半導体装置において、
前記入力部は、さらに、
前記第１の入力信号線を中間信号線に接続する第１のアンプスイッチと、
前記第２の入力信号線を前記中間信号線に接続する第２のアンプスイッチと、
前記中間信号線に接続される共通アンプと、
前記共通アンプを前記出力信号線に接続する共通スイッチと、
を備える。
【請求項１６】
請求項１５の半導体装置において、
前記入力部は、さらに、
前記中間信号線に電源線を接続する第２のチャージスイッチと、
前記中間信号線に接地線を接続する第２のディスチャージスイッチと、
を備える。
【請求項１７】
請求項１１の半導体装置において、さらに、
前記Ａ／Ｄ変換部の変換結果と所定値とを比較して断線を判定する判定部を備える。
【請求項１８】
請求項１７の半導体装置において、さらに、
前記所定値を格納するレジスタと、
前記レジスタに前記所定値を設定するＣＰＵと、
を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は半導体装置に関し、例えばＡ／Ｄ変換回路を備える半導体装置に適用可能である。
【背景技術】
【０００２】
マイクロコンピュータ等の半導体装置においては、センサからの信号を取り込んで、その信号の状態に応じて処理を行なう場合、センサからのアナログ信号を制御回路で使用可能なデジタル信号に変換するためのＡ／Ｄ変換回路が使用されている。
自動車等には、人命に関わる状況を自動的に回避するセーフティ機能が搭載されている。このような機能は、各種センサが接続された半導体装置によって実現される。もしこのような半導体装置のＡ／Ｄ変換回路の入力信号線に断線が生ずると、重要なセンサからの信号が入力されなくなり、半導体装置は異常事態の発生を検知することができなくなる。そして、必要な時にセーフティ機能が実行されないといった大きな問題が発生することとなる。このような、半導体装置の誤判定を防止するために、断線を確実に検出する技術が提案されている（例えば、米国特許出願公開第２０１０／０２４５１４１号明細書（特許文献１））。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２０１０／０２４５１４１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１ではＡ／Ｄ変換対象の入力信号部のマイコン外配線容量による影響を受けずに断線検出ができることを示している。しかし、断線検出のためにサンプルホールドコンデンサへの電荷のチャージとディスチャージ、更に１端子に対して少なくとも２回のＡ／Ｄ変換を実施するため、通常のＡ／Ｄ変換に比べ、２倍以上の時間を要する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００５】
本開示のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、半導体装置は、Ａ／Ｄ変換を実施していない端子に対してＡ／Ｄ変換中に寄生容量をチャージまたはディスチャージする機構を有するＡ／Ｄ変換回路を備える。
【発明の効果】
【０００６】
上記半導体装置によれば、断線検出の時間を短縮することが可能となる。
【図面の簡単な説明】
【０００７】
【図１】実施例に係る半導体装置の構成を示すブロック図
【図２】図１のＡ／Ｄ変換回路の構成を示すブロック図
【図３】図２の入力部の構成を示す回路図
【図４】図２のＡ／Ｄ変換回路のタイミング図
【図５】図３の選択入力チャネルのスイッチ制御を説明するための図
【図６Ａ】図３の非選択入力チャネル（ＣＤ期間）のスイッチ制御を説明するための図
【図６Ｂ】図３の非選択入力チャネル（ＰＣＤ期間）のスイッチ制御を説明するための図
【図７】変形例１に係るＡ／Ｄ変換回路の構成を示すブロック図
【図８】図７の入力部の構成を示す回路図
【図９】図８の信号伝達部の構成を示す回路図
【図１０】図７のＡ／Ｄ変換回路のタイミング図
【図１１Ａ】図９の選択入力チャネル（Ａ期間）のスイッチ制御を説明するための図
【図１１Ｂ】図９の選択入力チャネル（Ｂ期間）のスイッチ制御を説明するための図
【図１２Ａ】図９の非選択入力チャネル（ＣＤ期間）のスイッチ制御を説明するための図
【図１２Ｂ】図９の入力部の非選択入力チャネル（ＰＣＤ期間）のスイッチ制御を説明するための図
【図１３】変形例２に係るＡ／Ｄ変換回路の構成を示すブロック図
【図１４】図１３の入力部の構成を示す回路図
【図１５】図１４の信号伝達部の構成を示す回路図
【図１６】図１３のＡ／Ｄ変換回路のタイミング図
【図１７Ａ】図１５の選択入力チャネル（Ａ期間）のスイッチ制御を説明するための図
【図１７Ｂ】図１５の選択入力チャネル（Ｂ期間）のスイッチ制御を説明するための図
【図１７Ｃ】図１５の選択入力チャネル（ＰＡ期間）のスイッチ制御を説明するための図
【図１８Ａ】図１５の非選択入力チャネル（ＣＤ期間）のスイッチ制御を説明するための図
【図１８Ｂ】図１５の非選択入力チャネル（ＰＣＤ期間）のスイッチ制御を説明するための図
【図１９】変形例３に係るＡ／Ｄ変換回路の構成を示すブロック図
【図２０】図１９の入力部の構成を示す回路図
【図２１】図２０の信号伝達部の構成を示す回路図
【図２２】図１９のＡ／Ｄ変換回路のタイミング図
【図２３Ａ】図２１の選択入力チャネル（Ａ期間）のスイッチ制御を説明するための図
【図２３Ｂ】図２１の選択入力チャネル（Ｂ期間）のスイッチ制御を説明するための図
【図２４Ａ】図２１の非選択入力チャネル（ＣＤ期間）のスイッチ制御を説明するための図
【図２４Ｂ】図２１の非選択入力チャネル（ＰＣＤ期間）のスイッチ制御を説明するための図
【図２５】応用例１に係るモータ制御システムの構成を示すブロック図
【図２６】応用例２に係るエアバックシステムの構成を示すブロック図
【図２７】実施形態に係る半導体装置の構成を示すブロック図
【発明を実施するための形態】
【０００８】
以下、実施形態、実施例、変形例および応用例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。
【０００９】
＜実施形態＞
実施形態に係る半導体装置の構成について図２７を用いて説明する。
実施形態に係る半導体装置は、第１の入力端子（ＣＨ１）と、第２の入力端子（ＣＨ２）と、サンプルホールド回路（Ｓ／Ｈ）を有するＡ／Ｄ変換部（ＡＤＣ）と、第１の入力端子（ＣＨ１）とＡ／Ｄ変換部（ＡＤＣ）とを接続する第１の入力チャネル（ＣＨＮ１）と、第２の入力端子（ＣＨ２）とＡ／Ｄ変換部（ＡＤＣ）とを接続する第２の入力チャネル（ＣＨＮ２）と、制御部（ＣＮＴ）と、を備える。制御部（ＣＮＴ）は、第１の入力端子（ＣＨ１）に入力される信号をサンプルホールド回路（Ｓ／Ｈ）でサンプリングするとき、第２の入力チャネル（ＣＨＮ２）を第２の入力端子（ＣＨ２）およびＡ／Ｄ変換部（ＡＤＣ）から分離し、第２の入力チャネル（ＣＨＮ２）をチャージまたはディスチャージする
【００１０】
実施形態によれば、非選択の入力チャネルをチャージまたはディスチャージすることにより、当該入力チャネルが選択されたときのＡ／Ｄ変換によって断線を検出することができる。また、断線が検出されなければ、そのＡ／Ｄ変換結果は通常のＡ／Ｄ変換となるので、通常のＡ／Ｄ変換とは別の断線検出用のＡ／Ｄ変換を行う必要がない。言い換えると、通常のＡ／Ｄ変換中に断線検出が可能となる。
【実施例】
【００１１】
実施例に係る半導体装置の構成について図１〜３を用いて説明する。
図１に示すように、半導体装置であるマイクロコントローラ（ＭＣＵ）１はＡ／Ｄ変換回路（ＡＤＣ）１１と内部バス（ＢＵＳ）１２とフラッシュメモリ等の電気的に消去および書き込み可能な不揮発性メモリ（ＮＶＭ）１３と中央処理装置（ＣＰＵ）１４とを１つの半導体基板上に備える。ＣＰＵ１４は不揮発性メモリ１３から内部バス（ＢＵＳ）１２を介して読み出したプログラムに基づいて、内部バス１２を介してＡ／Ｄ変換回路１１を制御し、内部バス１２を介してＡ／Ｄ変換結果を読み込む。センサ等の信号発生源から出力される信号は、Ａ／Ｄ変換回路１１に接続される入力端子ＣＨ１〜ＣＨｎに入力される。
【００１２】
図２に示すように、Ａ／Ｄ変換回路１１は入力信号選択部２２と入力部２０とＡ／Ｄ変換部２６と制御部２７と比較判定部２９とを備える。Ａ／Ｄ変換回路１１は、さらに、制御部２７を介して内部バス１２に接続され、ＣＰＵ１４によって読み書きが可能なメモリやレジスタ等で構成されるＡ／Ｄ変換結果格納部１５、上限／下限判定結果格納部１６、および上限／下限値格納部１７を備える。
【００１３】
入力信号選択部２２は、入力端子ＣＨ１〜ＣＨｎ経由で入力される信号を、入力信号選択スイッチＦ１〜Ｆｎによって選択的に入力信号線ＦＴ１〜ＦＴｎに出力する。入力信号線ＦＴ１〜ＦＴｎは入力部２０に接続される。入力信号選択部２２はＡ／Ｄ変換時に対象入力端子を選択する必要があることから、入力信号選択スイッチＦ１〜Ｆｎは入力端子ＣＨ１〜ＣＨｎと同じ個数存在する。これらの入力信号選択スイッチＦ１〜Ｆｎは制御部２７からの制御信号（ＣＦ１〜ＣＦｎ）によって制御される。
【００１４】
図３に示すように、入力部２０はチャージ部２１と寄生容量部２３と信号伝達部ＳＴＵとディスチャージ部２８とを備える。チャージ部２１では、入力信号線ＦＴ１〜ＦＴｎはチャージ制御スイッチＭ１〜Ｍｎを経由して電源線（Ｖｄｄ）に接続され、出力信号線ＣＴはチャージスイッチＥを経由して電源線（Ｖｄｄ）に接続される。チャージ制御スイッチＭ１〜Ｍｎ、チャージスイッチＥの開閉制御は、制御部２７から出力される制御信号（ＣＭ１〜ＣＭｎ、ＣＥ）により行われる。ディスチャージ部２８では、入力信号線ＦＴ１〜ＦＴｎはディチャージ制御スイッチＮ１〜Ｎｎを経由して接地線に接続され、出力信号線ＣＴはディチャージスイッチＤを経由して接地線に接続される。ディチャージ制御スイッチＮ１〜Ｎｎ、ディチャージスイッチＤの開閉制御は、制御部２７から出力される制御信号（ＣＮ１〜ＣＮｎ、ＣＤ）により行われる。寄生容量部２３は、入力信号線ＦＴ１〜ＦＴｎのそれぞれと接地線との間の寄生容量であるコンデンサＰＳ１１〜ＰＳ１ｎを備える。
【００１５】
信号伝達部ＳＴＵはスイッチ部２４と寄生容量部２５とを備える。スイッチ部２４では、入力信号線ＦＴ１〜ＦＴｎはスイッチＧ１〜Ｇｎ経由して出力信号線ＣＴに接続する。スイッチＧ１〜Ｇｎの開閉制御は、制御部２７から出力される制御信号（ＣＧ１〜ＣＧｎ）により行われる。寄生容量部２５は、出力信号線ＣＴと接地線との間の寄生容量であるコンデンサＰＳ２を備える。
【００１６】
入力端子ＣＨ１〜ＣＨｎから入力信号選択スイッチＦ１〜Ｆｎ、入力信号線ＦＴ１〜ＦＴｎ、スイッチＧ１〜Ｇｎを介して出力信号線ＣＴまでに至る経路をそれぞれ第１入力チャネル〜第ｎ入力チャネルという。第ｎ入力チャネルが選択されると、入力端子ＣＨｎに接続される信号発生源の出力信号がＡ／Ｄ変換部２６に取り込まれる。第１入力チャネル〜第ｎ入力チャネルのそれぞれの出力は出力信号線ＣＴに結合されるので、第１入力チャネル〜第ｎ入力チャネルのうち１つの入力チャネルのみが選択される。
【００１７】
図２に示すように、Ａ／Ｄ変換部２６は、出力信号線ＣＴの電荷を保持するサンプルホールド（Ｓ／Ｈ）回路部Ｃ１と保持した電荷をＡ／Ｄ変換するＡ／Ｄ変換機構Ｃ２とを有し、Ａ／Ｄ変換結果（ＤＴ）を比較判定部２９に出力する。比較判定部２９では、Ａ／Ｄ変換部２６から出力されるＡ／Ｄ変換結果（ＤＴ）と上限／下限値格納部１７から出力される上限／下限データ（ＩＴ）とを比較し、その結果を上限／下限判定結果（ＨＴ）として上限／下限判定結果格納部１６に格納し、比較結果が断線と判断された場合、割り込み要求信号（ＪＴ）としてＣＰＵ１４に通知する。また、比較判定部２９はＡ／Ｄ変換結果（ＤＴ）をＡ／Ｄ変換結果格納部１５に格納する。
【００１８】
図２のＡ／Ｄ変換回路の動作について図４、５、６Ａ、６Ｂを用いて説明する。
Ａ／Ｄ変換回路のスイッチング制御はＡ／Ｄ変換を実施する入力端子（選択入力チャネル）とＡ／Ｄ変換を実施しない入力端子（非選択入力チャネル）で制御が異なる。入力チャネルは第１入力チャネル〜第ｎ入力チャネルあるが、以下、第ｎ入力チャネルを代表して説明する。
【００１９】
入力端子ＣＨｎの信号をＡ／Ｄ変換する場合、制御部２７は入力信号選択スイッチＦｎを導通にし、入力信号選択スイッチＦｎ以外の入力信号選択スイッチを非導通にする。
【００２０】
図４のＣＤ期間では、Ｓ／Ｈ回路部Ｃ１に信号発生源の電荷をチャージする前に他の端子でＡ／Ｄ変換を実施した際の電荷の影響を抑制するため、図６Ａに示すように制御部２７はＡ／Ｄ変換の前にディチャージスイッチＤを導通にしてＳ／Ｈ回路部Ｃ１と寄生容量部２５から電荷をディスチャージする。制御部２７はディチャージスイッチＤ以外のスイッチを非導通にする。以下、ディスチャージする場合を中心について説明するが、チャージする場合も同様な制御が行われる。入力チャネル毎にチャージまたはディスチャージを選択することができる。ＣＤ期間はＳ／Ｈ回路部Ｃ１のチャージまたはディスチャージの期間である。
【００２１】
図４のＢ期間では、Ｓ／Ｈ回路部Ｃ１から電荷をディスチャージした後、図５に示すように、制御部２７はスイッチＧｎを導通にしてＳ／Ｈ回路部Ｃ１に電荷をチャージする。制御部２７はチャージ部２１およびディスチャージ部２８の各スイッチを非導通にする。Ｂ期間はＳ／Ｈ回路部Ｃ１のサンプリング期間である（Ｓ期間）。
【００２２】
図４のＣ期間では、Ｓ／Ｈ回路部Ｃ１に信号発生源の電荷チャージが完了した後、制御部２７はスイッチＧｎを非導通にしてＡ／Ｄ変換を実施する。Ｃ期間はＡ／Ｄ変換部２６のコンバージョン期間である。
【００２３】
入力端子ＣＨｎの信号をＡ／Ｄ変換しない場合であって、断線検出のためにＳ／Ｈ回路部Ｃ１の電荷チャージを下限で判定するとき、図４のＰＣＤ期間では、図６Ｂに示すように制御部２７は入力信号選択スイッチＦｎを非導通にし、スイッチＧｎを非導通にし、ディスチャージ制御スイッチＮｎを導通にして、寄生容量部２３（コンデンサＰＳ１ｎ）にチャージされた電荷をディスチャージする。すなわち、制御部２７はディスチャージ制御スイッチＮｎ以外のスイッチを非導通にする。ＰＣＤ期間は入力信号線ＦＴｎのディスチャージまたはチャージ期間である。入力端子ＣＨｎが断線状態の場合は寄生容量部２３（コンデンサＰＳ１ｎ）から電荷をディスチャージすることで、Ａ／Ｄ変換を実施する際に入力信号線ＦＴｎからＡ／Ｄ変換部２６までの電荷をディスチャージしているため、Ａ／Ｄ変換結果が０Ｖ近傍になることを比較判定部２９で判定し、断線状態を検出する。
【００２４】
入力端子ＣＨｎの信号をＡ／Ｄ変換しない場合であって、断線検出のためにＳ／Ｈ回路部Ｃ１の電荷チャージを上限で判定するとき、図４のＰＣＤ期間では、スイッチＧｎを非導通にし、チャージ制御スイッチＭｎを導通にして寄生容量部２３に電荷をチャージする。すなわち、制御部２７はチャージ制御スイッチＭｎ以外のスイッチを非導通にする。入力端子ＣＨｎが断線状態の場合は寄生容量部２３に電荷をチャージすることで、Ａ／Ｄ変換を実施する際に入力信号線ＦＴｎからＡ／Ｄ変換部２６までの電荷をチャージしているため、Ａ／Ｄ変換結果が電源電圧（例えば５Ｖ）近傍になることを比較判定部２９で判定し、断線状態を検出する。
【００２５】
センサ入力電圧（例えば、０．１５Ｖ〜４．８５Ｖ）に対し、０Ｖまたは５ＶのＡ／Ｄ変換結果が得られるため、例えば上限／下限値格納部に格納される下限値データを０〜０．１５Ｖの間の０．１Ｖに、上限値データを４．８５〜５Ｖの間の４．９Ｖに設定して、断線検出の判定を行う。選択された各入力チャネルからの入力が正常な値（例えば３Ｖ）の場合は、Ｓ／Ｈ回路部Ｃ１に３Ｖに相当する電荷が蓄えられてＡＤ変換が行われ、３ＶのＡＤ変換結果が得られる。しかし、入力端子に断線異常がある場合には、Ｓ／Ｈ回路部Ｃ１に電荷が蓄積されないため、Ｓ／Ｈ回路部Ｃ１に蓄積されている電荷は、Ｓ／Ｈ回路部Ｃ１を初期化した状態（０Ｖまたは５Ｖ）のままである。この時にＡＤ変換を行えば、０Ｖまたは５Ｖという変換結果が得られ、比較判定部２９が断線であると判定することができる。なお、上限／下限データ（ＩＴ）はセンサの入力電圧範囲に応じて設定するものであり、上述の値に限定されるものではない。
【００２６】
各入力チャネルは、ＣＤ期間、Ｂ期間、ＰＣＤ期間が順番に周期的に繰り返される。１つの入力チャネルのＣＤ期間、Ｂ期間は、他の入力チャネルのＰＣＤ期間と並列に行われる。言い換えると、１つの入力チャネルに入力される信号のＡ／Ｄ変換と他の入力チャネルのチャージまたはディスチャージとが並列に行われる。
【００２７】
実施例によれば、Ａ／Ｄ変換を実施していない端子（入力チャネル）に対してＡ／Ｄ変換中に寄生容量をチャージまたはディスチャージする機構を追加しているので、１回のＡ／Ｄ変換で断線検出が可能となる。また、通常のＡ／Ｄ変換中に断線検出が可能となる。
【００２８】
なお、スイッチの制御信号がＨｉｇｈレベルのときスイッチは導通し、Ｌｏｗレベルのとき非導通する。ディスチャージスイッチＤとチャージスイッチＥは入力チャネル毎に制御され、同時に導通しない。チャージ制御スイッチＭｎはチャージスイッチＥを制御する場合に有効であり、ディスチャージ制御スイッチＮｎはディスチャージスイッチＤを制御する場合に有効であり、有効でない場合は常にスイッチを非導通にする。以下の変形例１〜３でも同様である。
【００２９】
＜変形例１＞
実施例の第１の変形例に係るＡ／Ｄ変換回路の構成について図７〜９を用いて説明する。
図７に示すように、変形例１に係るＡ／Ｄ変換回路１１Ａは信号伝達部ＳＴＵＡおよび制御部２７Ａを除いて実施例と同様な構成である。図８に示すように、変形例１に係る入力部２０Ａは図３の信号伝達部ＳＴＵを図９の信号伝達部ＳＴＵＡに置き換えたものである。
【００３０】
図９に示すように、信号伝達部ＳＴＵＡはバイパス・アンプ部２４Ａと寄生容量部２５とを備える。バイパス・アンプ部２４Ａは、入力信号線ＦＴ１〜ＦＴｎを、アンプＧＣ１〜ＧＣｎを通さずに出力信号線ＣＴに接続するバイパススイッチＧＡ１〜ＧＡｎと、アンプＧＣ１〜ＧＣｎを通して出力信号線ＣＴに接続するアンプスイッチＧＢ１〜ＧＢｎと、を備える。バイパススイッチＧＡ１〜ＧＡｎおよびアンプスイッチＧＢ１〜ＧＢｎの開閉制御は、制御部２７Ａから出力される制御信号（ＣＧＡ１〜ＣＧＡｎ、ＣＧＢ１〜ＣＧＢｎ）により行われる。寄生容量部２５Ａは、出力信号線ＣＴと接地線との間の寄生容量であるコンデンサＰＳ２１〜ＰＳ２ｎを備える。入力端子ＣＨｎから入力信号選択スイッチＦｎ、入力信号線ＦＴｎ、バイパススイッチＧＡｎ（アンプＧＣｎ、アンプスイッチＧＢｎ）を介して出力信号線ＣＴまでに至る経路を第ｎ入力チャネルという。
【００３１】
図７のＡ／Ｄ変換回路の動作について図１０、１１Ａ、１１Ｂ、１２Ａ、１２Ｂを用いて説明する。
実施例と同様、Ａ／Ｄ変換回路のスイッチング制御はＡ／Ｄ変換を実施する入力端子（選択入力チャネル）とＡ／Ｄ変換を実施しない入力端子（非選択入力チャネル）で制御が異なる。入力チャネルは第１入力チャネル〜第ｎ入力チャネルあるが、以下、第ｎ入力チャネルを代表して説明する。
【００３２】
入力端子ＣＨｎの信号をＡ／Ｄ変換する場合は、制御部２７Ａは入力信号選択スイッチＦｎを導通し、入力信号選択スイッチＦｎ以外の入力信号選択スイッチを非導通にする。
【００３３】
図１０のＣＤ期間では、Ｓ／Ｈ回路部Ｃ１に信号発生源の電荷をチャージする前に他の端子でＡ／Ｄ変換を実施した際の電荷の影響を抑制するため、図１２Ａに示すように制御部２７ＡはＡ／Ｄ変換の前にディスチャージスイッチＤを導通にしてＳ／Ｈ回路部Ｃ１と寄生容量部２５Ａから電荷をディスチャージする。制御部２７ＡはディスチャージスイッチＤ以外のスイッチを非導通にする。以下、ディスチャージする場合を中心について説明するが、チャージする場合も同様な制御が行われる。ＣＤ期間はＳ／Ｈ回路部Ｃ１のチャージまたはディスチャージの期間である。
【００３４】
図１０のＡ期間では、Ｓ／Ｈ回路部Ｃ１から電荷をディスチャージした後、図１１Ａに示すように制御部２７ＡはスイッチＧＢｎを導通にし、アンプＧＣｎからの出力でＳ／Ｈ回路部Ｃ１に信号発生源の電荷をチャージする。制御部２７Ａはチャージ部２１およびディスチャージ部２８の各スイッチを非導通にする。
【００３５】
図１０のＢ期間では、Ａ／Ｄ変換精度を改善するために、図１１Ｂに示すように制御部２７ＡはアンプスイッチＧＢｎを非導通にし、バイパススイッチＧＡｎを導通にしてＳ／Ｈ回路部Ｃ１に信号発生源の電荷をチャージする。制御部２７Ａはチャージ部２１およびディスチャージ部２８の各スイッチを非導通にする。Ａ期間およびＢ期間はＳ／Ｈ回路部Ｃ１のサンプリング期間である（Ｓ期間）。
【００３６】
図１０のＣ期間では、Ｓ／Ｈ回路部Ｃ１に信号発生源の電荷チャージが完了した後、制御部２７ＡはバイパススイッチＧＡｎを非導通にしてＡ／Ｄ変換を実施する。Ｃ期間はＡ／Ｄ変換部２６のコンバージョン期間である。
【００３７】
入力端子ＣＨｎの信号をＡ／Ｄ変換しない場合であって、断線検出のためにＳ／Ｈ回路部Ｃ１の電荷チャージを下限で判定するときについて説明する。図１０のＰＣＤ期間では、図１２Ｂに示すように制御部２７Ａは入力信号選択スイッチＦｎを非導通にし、バイパススイッチＧＡｎおよびアンプスイッチＧＢｎを非導通にし、ディスチャージ制御スイッチＮｎを導通にして寄生容量部２３（コンデンサＰＳ１ｎ）にチャージされた電荷をディスチャージする。すなわち、制御部２７Ａはディスチャージ制御スイッチＮｎ以外のスイッチを非導通にする。ＰＣＤ期間は入力信号線ＦＴｎのディスチャージまたはチャージ期間である。入力端子ＣＨｎが断線状態の場合は寄生容量部２３（コンデンサＰＳ１ｎ）から電荷をディスチャージすることで、Ａ／Ｄ変換を実施する際に入力信号線ＦＴｎからＡ／Ｄ変換部２６までの電荷をディスチャージしているため、Ａ／Ｄ変換結果が０Ｖ近傍になることを比較判定部２９で判定し、断線状態を検出する。
【００３８】
入力端子ＣＨｎの信号をＡ／Ｄ変換しない場合であって、断線検出のためにＳ／Ｈ回路部Ｃ１の電荷チャージを上限で判定するときについて説明する。図１０のＰＣＤ期間では、制御部２７ＡはバイパススイッチＧＡｎおよびアンプスイッチＧＢｎを非導通にし、チャージ制御スイッチＭｎを導通して寄生容量部２３（コンデンサＰＳ１ｎ）に電荷をチャージする。すなわち、制御部２７はチャージ制御スイッチＭｎ以外のスイッチを非導通にする。入力端子ＣＨｎが断線状態の場合は寄生容量部２３に電荷をチャージすることで、Ａ／Ｄ変換を実施する際に入力信号線ＦＴｎからＡ／Ｄ変換部２６までの電荷をチャージしているため、Ａ／Ｄ変換結果が電源電圧（例えば、５Ｖ）近傍になることを比較判定部２９で判定し、断線状態を検出する。
【００３９】
各入力チャネルでは、ＣＤ期間、Ａ期間、Ｂ期間、ＰＣＤ期間が順番に周期的に繰り返される。１つの入力チャネルのＣＤ期間、Ａ期間、Ｂ期間は、他の入力チャネルのＰＣＤ期間と並列に行われる。言い換えると、１つの入力チャネルに入力される信号のＡ／Ｄ変換と他の入力チャネルのチャージまたはディスチャージとが並列に行われる。
【００４０】
変形例１によれば、Ａ／Ｄ変換回路の入力部にアンプを用いる場合でも、実施例と同様に断線状態を検出することができる。
【００４１】
＜変形例２＞
実施例の第２の変形例に係るＡ／Ｄ変換回路の構成について図１３〜１５を用いて説明する。
変形例２は変形例１の信号伝達部に対し、入力端子（入力チャネル）ごとに設けたＳ／Ｈ回路（端子Ｓ／Ｈ回路）を追加し、バイパス・端子Ｓ／Ｈ回路部を追加した構成となる。バイパス・端子Ｓ／Ｈ回路部は端子Ｓ／Ｈ回路をバイパスする経路と端子Ｓ／Ｈ回路を選択するスイッチを備える。
【００４２】
図１３に示すように、変形例２に係るＡ／Ｄ変換回路１１Ｂは信号伝達部ＳＴＵＢおよび制御部２７Ｂを除いて実施例と同様な構成である。図１４に示すように、変形例２に係る入力部２０Ｂは図３の信号伝達部ＳＴＵを図１５の信号伝達部ＳＴＵＢに置き換えたものである。
【００４３】
図１５に示すように、信号伝達部ＳＴＵＢはバイパス・アンプ部２４Ａと端子Ｓ／Ｈ回路部３０と寄生容量部２５Ａとを備える。バイパス・端子Ｓ／Ｈ回路部３０は、バイパス・アンプ部２４Ａの中間信号線ＧＴ１〜ＧＴｎを端子Ｓ／Ｈ回路ＨＣ１〜ＨＣｎを通さずに出力信号線ＣＴに接続するバイパススイッチＨＡ１〜ＨＡｎと、端子Ｓ／Ｈ回路ＨＣ１〜ＨＣｎを通して出力信号線ＣＴに接続するＳ／ＨスイッチＨＢ１〜ＨＢｎと、を有する。バイパススイッチＨＡ１〜ＨＡｎおよびＳ／ＨスイッチＨＢ１〜ＨＢｎの開閉制御は、制御部２７Ｂから出力される制御信号（ＣＨＡ１〜ＣＨＡｎ、ＣＨＢ１〜ＣＨＢｎ）により制御される。入力端子ＣＨｎから入力信号選択スイッチＦｎ、入力信号線ＦＴｎ、バイパススイッチＧＡｎ（またはアンプＧＣｎ、アンプスイッチＧＢｎ）、バイパススイッチＨＡｎ（または端子Ｓ／Ｈ回路ＨＣｎ、Ｓ／ＨスイッチＨＢｎ）を介して出力信号線ＣＴまでに至る経路を第ｎ入力チャネルという。
【００４４】
変形例２は変形例１に対してバイパス・端子Ｓ／Ｈ回路部を追加しているが、その端子Ｓ／Ｈ回路の電荷をディスチャージまたは端子Ｓ／Ｈ回路に電荷をチャージするための追加回路は有さず、スイッチング制御を追加してチャージまたはディスチャージ行うようにしている。
【００４５】
図１３のＡ／Ｄ変換回路の動作について図１６、１７Ａ、１７Ｂ、１７Ｃ、１８Ａ、１８Ｂを用いて説明する。
実施例と同様、Ａ／Ｄ変換回路のスイッチング制御はＡ／Ｄ変換を実施する入力端子（選択入力チャネル）とＡ／Ｄ変換を実施しない入力端子（非選択入力チャネル）で制御が異なる。入力チャネルは第１入力チャネル〜第ｎ入力チャネルあるが、以下、第ｎ入力チャネルを代表して説明する。
【００４６】
スイッチング制御はＡ／Ｄ変換を実施する端子の入力信号選択スイッチＦｎを導通にし、図１６のＡ期間、Ｂ期間に図１７Ａ、１７Ｂに示すように変形例１と同様に制御部２７ＢはバイパススイッチＧＡｎおよびアンプスイッチＧＢｎを制御して端子Ｓ／Ｈ回路部３０のＳ／Ｈ回路ＨＣｎに信号発生源の電荷をチャージする。このとき、制御部２７Ｂはチャージ部２１、ディスチャージ部２８、端子Ｓ／Ｈ回路部３０の各スイッチを非導通にする。Ａ期間、Ｂ期間は、変形例１とは異なり端子Ｓ／Ｈ回路部３０のサンプリング期間である。端子Ｓ／Ｈ回路部３０の電荷チャージが完了した後、制御部２７ＢはバイパススイッチＧＡｎおよびアンプスイッチＧＢｎを非導通にしてセンサ入力信号を端子Ｓ／Ｈ回路ＨＣｎで保持する。
【００４７】
図１６のＣＤ期間では、図１８Ａに示すようにＡ／Ｄ変換を実施する前に実施例同様、制御部２７ＢはディスチャージスイッチＤを導通にしてＳ／Ｈ回路部Ｃ１と寄生容量部２５から電荷をディスチャージする。以下、ディスチャージする場合を中心について説明するが、チャージする場合も同様な制御が行われる。ＣＤ期間は、実施例、変形例１と同様に、Ｓ／Ｈ回路部Ｃ１のチャージまたはディスチャージの期間である。
【００４８】
図１６のＰＡ期間では、図１７Ｃに示すように制御部２７ＢはディスチャージスイッチＤを非導通にし、入力信号選択スイッチＦｎを非導通にし、Ｓ／ＨスイッチＨＢｎを導通にしてＳ／Ｈ回路部Ｃ１にＳ／Ｈ回路ＨＣｎの電荷をチャージする。すなわち、制御部２７ＢはＳ／ＨスイッチＨＢｎ以外のスイッチを非導通にする。ＰＡ期間はＳ／Ｈ回路部Ｃ１のサンプリング期間である（Ｓ期間）。
【００４９】
図１６のＣ期間では、制御部２７ＢはＳ／ＨスイッチＨＢｎを非導通にし、Ｓ／Ｈ回路部Ｃ１の電荷チャージが完了し、バイパススイッチＨＡｎを非導通にしてＡ／Ｄ変換を実施する。Ｃ期間はＡ／Ｄ変換部２６のコンバージョン期間である。
【００５０】
入力端子ＣＨｎの信号をＡ／Ｄ変換しない場合であって、断線検出のためにＳ／Ｈ回路部Ｃ１の電荷チャージを下限で判定するときについて説明する。図１６のＰＣＤ期間では、図１８Ｂに示すように制御部２７Ｂは入力信号選択スイッチＦｎを非導通にし、アンプスイッチＧＢｎを非導通にし、バイパススイッチＧＡｎを導通にし、ディスチャージ制御スイッチＮｎを導通にして寄生容量部２３（コンデンサＰＳ１ｎ）および端子Ｓ／Ｈ回路部３０にチャージされた電荷をディスチャージする。制御部２７Ｂはチャージ部２１の各スイッチ、ディスチャージスイッチＤ、バイパススイッチＨＡｎおよびＳ／ＨスイッチＨＢｎを非導通にする。ＰＣＤ期間は、実施例、変形例１と同様に、入力信号線ＦＴｎのディスチャージまたはチャージ期間である。入力端子ＣＨｎが断線状態の場合は寄生容量部２３（コンデンサＰＳ１ｎ）および端子Ｓ／Ｈ回路部３０から電荷をディスチャージすることで、Ａ／Ｄ変換を実施する際に入力信号線ＦＴｎからＡ／Ｄ変換部２６までの電荷をディスチャージしているため、Ａ／Ｄ変換結果が０Ｖ近傍になることを比較判定部２９で判定し、断線状態を検出する。
【００５１】
入力端子ＣＨｎの信号をＡ／Ｄ変換しない場合であって、断線検出のためにＳ／Ｈ回路部Ｃ１の電荷チャージを上限で判定するときについて説明する。図１６のＰＣＤ期間では、制御部２７ＢはアンプスイッチＧＢｎを非導通にし、バイパススイッチＧＡｎを導通にし、チャージ制御スイッチＭｎを導通にして寄生容量部２３（コンデンサＰＳ１ｎ）および端子Ｓ／Ｈ回路部３０に電荷をチャージする。制御部２７Ｂはディスチャージ部２８の各スイッチ、チャージスイッチＥ、バイパススイッチＨＡｎおよびＳ／ＨスイッチＨＢｎを非導通にする。入力端子ＣＨｎが断線状態の場合は寄生容量部２３（コンデンサＰＳ１ｎ）および端子Ｓ／Ｈ回路部３０に電荷をチャージすることで、Ａ／Ｄ変換を実施する際に入力信号線ＦＴｎからＡ／Ｄ変換部２６までの電荷をチャージしているため、Ａ／Ｄ変換結果が電源電圧（例えば、５Ｖ）近傍になることを比較判定部２９で判定し、断線状態を検出する。
【００５２】
各入力チャネルでは、Ａ期間、Ｂ期間、ＣＤ期間、ＰＡ期間、ＰＣＤ期間が順番に周期的に繰り返される。また、各入力チャネルのＡ期間、Ｂ期間は並列に行われ、その後、第１入力チャネルのＣＤ期間、ＰＡ期間、第２入力チャネルのＣＤ期間、ＰＡ期間、・・・、第ｎ入力チャネルのＣＤ期間、ＰＡ期間、が順次行われる。
【００５３】
変形例２では変形例１のＡ／Ｄ変換回路の構成に加え、モータ制御等を考慮した端子Ｓ／Ｈ回路を有する場合においても、寄生容量、Ｓ／Ｈ回路部から電荷をディスチャージまたはチャージすることができ、変形例１と同様に通常のＡ／Ｄ変換中に断線検出が可能となる。なお、端子Ｓ／Ｈ機能（Ｓ／Ｈ回路）を使用しない場合は、バイパススイッチＨＡｎを導通にし、Ｓ／ＨスイッチＨＢｎを非導通にする。これにより変形例１と同様の動作を行うことができる。
【００５４】
＜変形例３＞
実施例の第３の変形例に係るＡ／Ｄ変換回路の構成について図１９〜２１を用いて説明する。
変形例３は変形例１の信号伝達回路からアンプ部を減少させたて、アンプを複数の端子で共有する回路構成をとる。
【００５５】
図１９に示すように、変形例３に係るＡ／Ｄ変換回路１１Ｃは信号伝達部ＳＴＵＣ、チャージ部２１Ｃ、ディスチャージ部２８Ｃおよび制御部２７Ｃを除いて実施例と同様な構成である。図２０に示すように、変形例３に係る入力部２０Ｃは図３の信号伝達部ＳＴＵを図２１の信号伝達部ＳＴＵＣに置き換えたものである。
【００５６】
図２１に示すように、信号伝達部ＳＴＵＣはバイパス・アンプ部２４Ｃと寄生容量部２５とを備える。バイパス・アンプ部２４Ｃでは、入力信号線ＦＴ１〜ＦＴｎを、共通アンプＩＢを通さずに出力信号線ＣＴに接続するバイパススイッチＧＡ１〜ＧＡｎと、共通アンプＩＢに接続するアンプスイッチＧＢ１〜ＧＢｎと、中間信号線ＩＴの寄生容量部３１と、出力信号線ＣＴを共通アンプＩへ接続する共通スイッチＩと、を有する。寄生容量部３１は、アンプスイッチＧＢ１〜ＧＢｎと共通アンプＩＢとを接続する中間信号線ＩＴ１〜ＩＴｎと、接地線との間の寄生容量であるコンデンサＰＳ３１〜ＰＳ３ｎを備える。バイパススイッチＧＡ１〜ＧＡｎ、アンプスイッチＧＢ１〜ＧＢｎ、共通スイッチＩの開閉制御は、制御部２７Ｃから出力される制御信号（ＣＧＡ１〜ＣＧＡｎ、ＣＧＢ１〜ＣＧＢｎ、ＣＩ）により制御される。入力端子ＣＨｎから入力信号選択スイッチＦｎ、入力信号線ＦＴｎ、バイパススイッチＧＡｎ（またはアンプスイッチＧＢｎ、共通アンプＩＢ、共通スイッチＩ）、を介して出力信号線ＣＴまでに至る経路を第ｎ入力チャネルという。
【００５７】
図２０に示すように、ディスチャージ部２８Ｃに設けるディスチャージスイッチＤＣは中間信号線ＩＴを介して寄生容量部３１を接地線へ接続する。また、チャージ部２１Ｃに設けるチャージスイッチＥＣは中間信号線ＩＴを介して寄生容量部３１を電源線（Ｖｄｄ）へ接続する。ここで、中間信号線ＩＴは中間信号線ＩＴ１〜ＩＴｎが接続された信号線である。ディスチャージスイッチＤＣ、チャージスイッチＥＣの開閉制御は、制御部２７Ｃから出力される制御信号（ＣＤ、ＣＥ）により制御される。
【００５８】
図１９のＡ／Ｄ変換回路の動作について図２２、２３Ａ、２３Ｂ、２４Ａ、２４Ｂを用いて説明する。
実施例と同様、Ａ／Ｄ変換回路のスイッチング制御はＡ／Ｄ変換を実施する入力端子（選択入力チャネル）とＡ／Ｄ変換を実施しない入力端子（非選択入力チャネル）で制御が異なる。入力チャネルは第１入力チャネル〜第ｎ入力チャネルあるが、以下、第ｎ入力チャネルを代表して説明する。
【００５９】
入力端子ＣＨｎの信号をＡ／Ｄ変換する場合は、制御部２７Ｃは入力信号選択スイッチＦｎを導通にし、入力信号選択スイッチＦｎ以外の入力信号選択スイッチを非導通にする。
図２２のＣＤ期間では、Ｓ／Ｈ回路部Ｃ１に信号発生源の電荷をチャージする前に他の端子でＡ／Ｄ変換を実施した際の電荷の影響を抑制するため、図２４Ａに示すように制御部２７ＣはＡ／Ｄ変換の前にバイパススイッチＧＡｎおよびアンプスイッチＧＢｎを非導通にし、ディスチャージスイッチＤ、ＤＣを導通にしてＳ／Ｈ回路部Ｃ１と寄生容量部２５Ａと寄生容量部３１から電荷をディスチャージする。すなわち、制御部２７ＣはディスチャージスイッチＤ、ＤＣ以外のスイッチを非導通にする。以下、ディスチャージする場合を中心について説明するが、チャージする場合も同様な制御が行われる。ＣＤ期間はＳ／Ｈ回路部Ｃ１および寄生容量部３１のチャージまたはディスチャージの期間である。
【００６０】
図２２のＡ期間では、Ｓ／Ｈ回路部Ｃ１から電荷をディスチャージした後、図２３Ａに示すように制御部２７ＣはアンプスイッチＧＢｎおよび共通スイッチＩを導通にし、共通アンプＩＢからの出力でＳ／Ｈ回路部Ｃ１に信号発生源の電荷をチャージする。制御部２７Ｃはチャージ部２１Ｃおよびディスチャージ部２８Ｃの各スイッチとバイパススイッチＧＡｎを非導通にする。
【００６１】
図２２のＢ期間では、Ａ／Ｄ変換精度を改善するために、図２３Ｂに示すようにアンプスイッチＧＢｎを非導通にし、バイパススイッチＧＡｎを導通にしてＳ／Ｈ回路部Ｃ１に信号発生源の電荷をチャージする。制御部２７Ｃはチャージ部２１Ｃおよびディスチャージ部２８Ｃの各スイッチを非導通にする。Ａ期間およびＢ期間はＳ／Ｈ回路部Ｃ１のサンプリング期間である（Ｓ期間）。図２２のＣ期間では、Ｓ／Ｈ回路部Ｃ１に信号発生源の電荷チャージが完了した後、バイパススイッチＧＡｎを非導通にしてＡ／Ｄ変換を実施する。Ｃ期間はＡ／Ｄ変換部２６のコンバージョン期間である。
【００６２】
入力端子ＣＨｎの信号をＡ／Ｄ変換しない場合であって、断線検出のためにＳ／Ｈ回路部Ｃ１の電荷チャージを下限で判定するときについて説明する。図２２のＰＣＤ期間では、図２４Ｂに示すように制御部２７Ｃは入力信号選択スイッチＦｎを非導通にし、バイパススイッチＧＡｎ、アンプスイッチＧＢｎおよび共通スイッチＩを非導通にし、ディスチャージ制御スイッチＮｎを導通にして寄生容量部２３にチャージされた電荷をディスチャージする。制御部２７Ｃはチャージ部２１Ｃの各スイッチおよびディスチャージスイッチＤを非導通にする。ＰＣＤ期間は入力信号線ＦＴｎのディスチャージまたはチャージ期間である。入力端子ＣＨｎが断線状態の場合は寄生容量部２３から電荷をディスチャージすることで、Ａ／Ｄ変換を実施する際に入力信号線ＦＴｎからＡ／Ｄ変換部２６までの電荷をディスチャージしているため、Ａ／Ｄ変換結果が０Ｖ近傍になることを比較判定部２９で判定し、断線状態を検出する。
【００６３】
入力端子ＣＨｎの信号をＡ／Ｄ変換しない場合であって、断線検出のためにＳ／Ｈ回路部Ｃ１の電荷チャージを上限で判定するときについて説明する。図２２のＰＣＤ期間では、制御部２７ＣはバイパススイッチＧＡｎ、アンプスイッチＧＢｎおよび共通スイッチＩを非導通にし、チャージ制御スイッチＭｎを導通させて寄生容量部２３に電荷をチャージする。制御部２７Ｃはディスチャージ部２８Ｃの各スイッチおよびチャージスイッチＥを非導通にする。入力端子ＣＨｎが断線状態の場合は寄生容量部２３に電荷をチャージすることで、Ａ／Ｄ変換を実施する際に入力信号線ＦＴｎからＡ／Ｄ変換部２６までの電荷をチャージしているため、Ａ／Ｄ変換結果が電源電圧（例えば、５Ｖ）近傍になることを比較判定部２９で判定し、断線状態を検出する。
【００６４】
各入力チャネルでは、ＣＤ期間、Ａ期間、Ｂ期間、ＰＣＤ期間が順番に周期的に繰り返される。１つの入力チャネルのＣＤ期間、Ａ期間、Ｂ期間は、他の入力チャネルのＰＣＤ期間と並列に行われる。
【００６５】
変形例３によれば、端子ごとに設けられていたアンプを複数の端子で共有する構成をとる回路構成においても、上記で述べる追加回路とスイッチング制御により寄生容量、Ｓ／Ｈ回路部から電荷をディスチャージまたは寄生容量、Ｓ／Ｈ回路部にチャージするができ、変形例１と同様に通常のＡ／Ｄ変換中に断線検出が可能となる。これにより、半導体装置のチップサイズの縮小化に寄与することができる。
【００６６】
＜応用例１＞
応用例１に係るモータ制御システムの構成について図２５を用いて説明する。
自動車や産業用途等の三相モータ３をマイクロコントローラ１で制御する場合、ドライバ／インバータ／電流検出回路２からの三相モータ３の各相の電流値やレゾルバ４からの出力に応じて三相モータ３への出力値（モータ制御タイマ１８のモータ駆動信号、励起信号生成タイマ１９の励起波形信号）をマイクロコントローラ１が制御する。以下の理由により応用例１では変形例２のＡ／Ｄ変換回路１１Ｂを使用する。
（１）三相モータ３の回転角や速度を取得するために三相モータの各相の電流値を電流検出回路２からのＵ相電流値、Ｖ相電流値、Ｗ相電流値をサンプリングするが、時間により各相の電流出力が逐次変わる。三相モータ３を精度よく制御するため同時に各相の電流値を取得する必要があり、端子Ｓ／Ｈ回路（Ｓ＆Ｈ）が使用される。
（２）三相モータ３の回転角を得るためにレゾルバ４が使用される。マイクロコントローラ１の励起信号生成タイマからレゾルバ４へ励磁波形信号を出力し、レゾルバ４からマイクロコントローラ１のＡ／Ｄ変換回路１１ＢへSin波形信号とCos波形信号のアナログ値を出力する。レゾルバ４からのSin波形信号とCos波形信号の位相差から回転角を検知するため同時にアナログ値を保持する必要があり、端子Ｓ／Ｈ回路（Ｓ＆Ｈ）が使用される。
【００６７】
＜応用例２＞
応用例２に係るエアバッグシステムの構成について図２６を用いて説明する。
自動車のエアバッグは車両の衝突を各種センサ（Ｇセンサ７、ヨーレートセンサ８等)からの信号をマイクロコントローラ１で判定する。センサからの信号はアナログ信号のため、マイクロコントローラ１で信号を受け取る際はＡ／Ｄ変換回路１１で信号をデジタル信号に変換する。応用例２では各種センサの信号を同時に取り込む必要がないので、実施例、変形例１、３のＡ／Ｄ変換回路１１、１１Ａ、１１Ｃを使用する。
【００６８】
以上、本発明者によってなされた発明を実施形態、実施例および応用例に基づき具体的に説明したが、本発明は、上記実施形態、実施例および応用例に限定されるものではなく、種々変更可能であることはいうまでもない。
【符号の説明】
【００６９】
１・・・マイクロコントローラ（半導体装置）
１１・・・Ａ／Ｄ変換回路
ＣＨ１、ＣＨ２、ＣＨｎ・・・入力端子
２２・・・入力信号選択部
Ｆ１、Ｆ２、Ｆ３・・・入力信号選択スイッチ
２０・・・入力部
２１・・・チャージ部
Ｍ１、Ｍ２、Ｍｎ・・・チャージ制御スイッチ
Ｅ・・・チャージスイッチ
２８・・・ディスチャージ部
Ｎ１、Ｎ２、Ｎｎ・・・ディスチャージ制御スイッチ
Ｄ・・・ディスチャージスイッチ
２３・・・寄生容量部
２４・・・スイッチ部
Ｇ１、Ｇ２、Ｇｎ・・・スイッチ
２５・・・寄生容量部
２６・・・Ａ／Ｄ変換部
２７・・・制御部
２９・・・比較判定部
１２・・・内部バス
１３・・・不揮発性メモリ
１４・・・中央処理装置
【図１】
2017063355.tif 000003
【図２】
2017063355.tif 000004
【図３】
2017063355.tif 000005
【図４】
2017063355.tif 000006
【図５】
2017063355.tif 000007
【図６Ａ】
2017063355.tif 000008
【図６Ｂ】
2017063355.tif 000009
【図７】
2017063355.tif 000010
【図８】
2017063355.tif 000011
【図９】
2017063355.tif 000012
【図１０】
2017063355.tif 000013
【図１１Ａ】
2017063355.tif 000014
【図１１Ｂ】
2017063355.tif 000015
【図１２Ａ】
2017063355.tif 000016
【図１２Ｂ】
2017063355.tif 000017
【図１３】
2017063355.tif 000018
【図１４】
2017063355.tif 000019
【図１５】
2017063355.tif 000020
【図１６】
2017063355.tif 000021
【図１７Ａ】
2017063355.tif 000022
【図１７Ｂ】
2017063355.tif 000023
【図１７Ｃ】
2017063355.tif 000024
【図１８Ａ】
2017063355.tif 000025
【図１８Ｂ】
2017063355.tif 000026
【図１９】
2017063355.tif 000027
【図２０】
2017063355.tif 000028
【図２１】
2017063355.tif 000029
【図２２】
2017063355.tif 000030
【図２３Ａ】
2017063355.tif 000031
【図２３Ｂ】
2017063355.tif 000032
【図２４Ａ】
2017063355.tif 000033
【図２４Ｂ】
2017063355.tif 000034
【図２５】
2017063355.tif 000035
【図２６】
2017063355.tif 000036
【図２７】
2017063355.tif 000037