(57)【要約】【課題】静電気に対する保護機能が低下するのを抑制することができる放射線検出器用アレイ基板、および放射線検出器の製造方法を提供することである。【解決手段】実施形態に係る放射線検出器用アレイ基板は、基板と、前記基板に設けられ、第１の方向に延びる複数の制御ラインと、前記基板に設けられ、前記第１の方向に交差する第２の方向に延びる複数のデータラインと、前記複数の制御ラインと、前記複数のデータラインと、により画された複数の領域のそれぞれに設けられ、対応する前記制御ラインと対応する前記データラインとに電気的に接続された薄膜トランジスタおよび光電変換素子を有する光電変換部と、複数の前記光電変換部が設けられた領域の外側に設けられ、前記複数の制御ラインと前記複数のデータラインとが電気的に接続された共通配線と、前記共通配線と前記制御ラインとの間、および、前記共通配線と前記データラインとの間に電気的に接続され、整流素子を有する保護回路と、前記保護回路を覆う膜体と、を備えている。【選択図】図４
2017135182.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に設けられ、第１の方向に延びる複数の制御ラインと、
前記基板に設けられ、前記第１の方向に交差する第２の方向に延びる複数のデータラインと、
前記複数の制御ラインと、前記複数のデータラインと、により画された複数の領域のそれぞれに設けられ、対応する前記制御ラインと対応する前記データラインとに電気的に接続された薄膜トランジスタおよび光電変換素子を有する光電変換部と、
複数の前記光電変換部が設けられた領域の外側に設けられ、前記複数の制御ラインと前記複数のデータラインとが電気的に接続された共通配線と、
前記共通配線と前記制御ラインとの間、および、前記共通配線と前記データラインとの間に電気的に接続され、整流素子を有する保護回路と、
前記保護回路を覆う膜体と、
を備えた放射線検出器用アレイ基板。
【請求項２】
前記膜体は、金属を含んでいる請求項１記載の放射線検出器用アレイ基板。
【請求項３】
前記データラインと前記データラインとの間に、対応する前記光電変換素子のアノード側が電気的に接続されたバイアスラインをさらに備え、
前記膜体は、前記バイアスラインと同じ材料を含んでいる請求項１または２に記載の放射線検出器用アレイ基板。
【請求項４】
前記共通配線は、前記薄膜トランジスタのゲート電極と同じ材料を含んでいる請求項１〜３のいずれか１つに記載の放射線検出器用アレイ基板。
【請求項５】
前記保護回路は、極性が互いに逆となるように並列に接続された一対の前記整流素子を有する請求項１〜４のいずれか１つに記載の放射線検出器用アレイ基板。
【請求項６】
前記整流素子は、アモルファスシリコンを含むダイオード、または、アモルファスシリコンを含みダイオード接続された前記薄膜トランジスタである請求項１〜５のいずれか１つに記載の放射線検出器用アレイ基板。
【請求項７】
前記共通配線の電気抵抗は、前記整流素子の電気抵抗よりも低い請求項１〜６のいずれか１つに記載の放射線検出器用アレイ基板。
【請求項８】
基板の上に、複数の薄膜トランジスタを並べて形成する工程と、
基板の上に、整流素子を有する複数の保護回路を並べて形成する工程と、
前記複数の薄膜トランジスタおよび前記複数の保護回路が設けられた領域の外側に共通配線を形成する工程と、
前記薄膜トランジスタと前記薄膜トランジスタとの間を、第１の方向に延び対応する前記薄膜トランジスタと前記共通配線とに電気的に接続される複数の制御ラインと、前記第１の方向に交差する第２の方向に延び対応する前記薄膜トランジスタと前記共通配線とに電気的に接続される複数のデータラインとを形成する工程と、
前記複数の制御ラインと、前記複数のデータラインと、により画された複数の領域のそれぞれに、対応する前記薄膜トランジスタと電気的に接続された光電変換素子を形成する工程と、
前記複数の保護回路を覆う膜体を形成する工程と、
前記複数の薄膜トランジスタおよび複数の前記光電変換素子が設けられた領域にＵＶ／Ｏ３処理を施す工程と、
前記ＵＶ／Ｏ３処理が施された領域の上に、放射線を蛍光に変換するシンチレータ層を形成する工程と、
を備えた放射線検出器の製造方法。
【請求項９】
前記整流素子を有する複数の保護回路を並べて形成する工程は、前記複数の薄膜トランジスタを並べて形成する工程において行われ、前記共通配線は、前記薄膜トランジスタのゲート電極を形成する際に一緒に形成する請求項８記載の放射線検出器の製造方法。
【請求項１０】
前記整流素子を有する複数の保護回路を並べて形成する工程は、前記複数の薄膜トランジスタを並べて形成する工程において行われ、前記複数の保護回路は、前記複数の薄膜トランジスタと一緒に形成する請求項８または９に記載の放射線検出器の製造方法。
【請求項１１】
前記データラインと前記データラインとの間に、対応する前記光電変換素子のアノード側が電気的に接続されるバイアスラインを形成する工程をさらに備え、
前記複数の保護回路を覆う膜体を形成する工程は、前記バイアスラインを形成する工程において行われ、前記膜体は、前記バイアスラインと一緒に形成する請求項８〜１０のいずれか１つに記載の放射線検出器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、放射線検出器用アレイ基板、および放射線検出器の製造方法に関する。
【背景技術】
【０００２】
放射線検出器の一例にＸ線検出器がある。Ｘ線検出器には、複数の光電変換部を有する検出基板と、複数の光電変換部の上に設けられＸ線を蛍光に変換するシンチレータとが設けられている。また、光電変換部には、フォトダイオードやＣＣＤ（Charge Coupled Device）など光電変換素子、信号電荷の蓄積および放出のスイッチングを行う薄膜トランジスタ、信号電荷を蓄積する蓄積キャパシタなどが設けられている。
【０００３】
光電変換素子および薄膜トランジスタは、一般的に、静電気に対する耐性が低い。そのため、検出基板の製造やＸ線検出器の製造においては、製造工程中において発生した静電気を逃がす必要がある。  
そのため、光電変換素子および薄膜トランジスタが設けられた領域の外側に共通配線を設けて、製造工程中において発生した静電気を共通配線を介して放電させるようにしている。
【０００４】
また、光電変換素子および薄膜トランジスタと、共通配線との間には、保護ダイオードが電気的に接続される場合もある。保護ダイオードを設ければ、共通配線の外側および共通配線の内側で発生した静電気により、光電変換素子および薄膜トランジスタに損傷が発生するのを抑制することができる。
【０００５】
一方、検出基板とシンチレータとの密着力が弱いと、検出基板からシンチレータが剥がれるおそれがある。そのため、シンチレータを形成する前に、検出基板の表面に紫外線／オゾン洗浄処理（以下、ＵＶ／Ｏ３処理と称する）を施すようにしている。
【０００６】
ところが、ＵＶ／Ｏ３処理を施す際に、紫外線が保護ダイオードに照射されると、保護ダイオードの特性が変化して抵抗値が高くなるという問題がある。保護ダイオードの抵抗値が高くなると、静電気により、光電変換素子および薄膜トランジスタに損傷が発生するおそれがある。  
そのため、静電気に対する保護機能が低下するのを抑制することができる技術の開発が望まれていた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−１５６２０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、静電気に対する保護機能が低下するのを抑制することができる放射線検出器用アレイ基板、および放射線検出器の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
実施形態に係る放射線検出器用アレイ基板は、基板と、前記基板に設けられ、第１の方向に延びる複数の制御ラインと、前記基板に設けられ、前記第１の方向に交差する第２の方向に延びる複数のデータラインと、前記複数の制御ラインと、前記複数のデータラインと、により画された複数の領域のそれぞれに設けられ、対応する前記制御ラインと対応する前記データラインとに電気的に接続された薄膜トランジスタおよび光電変換素子を有する光電変換部と、複数の前記光電変換部が設けられた領域の外側に設けられ、前記複数の制御ラインと前記複数のデータラインとが電気的に接続された共通配線と、前記共通配線と前記制御ラインとの間、および、前記共通配線と前記データラインとの間に電気的に接続され、整流素子を有する保護回路と、前記保護回路を覆う膜体と、を備えている。
【図面の簡単な説明】
【００１０】
【図１】Ｘ線検出器１を例示するための模式斜視図である。
【図２】Ｘ線検出器１のブロック図である。
【図３】Ｘ線検出器１の回路図である。
【図４】アレイ基板１００の模式図である。
【図５】アレイ基板１００の模式図である。
【図６】アレイ基板１００の模式図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しつつ、実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。  
本実施の形態に係る放射線検出器は、Ｘ線のほかにもγ線などの各種放射線に適用させることができる。ここでは、一例として、放射線の中の代表的なものとしてＸ線に係る場合を例にとり説明をする。したがって、以下の実施形態の「Ｘ線」を「他の放射線」に置き換えることにより、他の放射線にも適用させることができる。
【００１２】
まず、本実施の形態に係るＸ線検出器用アレイ基板１００（以下、単にアレイ基板１００と称する）を用いて製造されたＸ線検出器１について説明する。  
図１は、Ｘ線検出器１を例示するための模式斜視図である。  
なお、図１においては、バイアスライン２ｃ３を省いて描いている。  
図２は、Ｘ線検出器１のブロック図である。  
図３は、Ｘ線検出器１の回路図である。  
図１〜図３に示すように、Ｘ線検出器１には、検出基板２、信号処理部３、画像伝送部４、およびシンチレータ層５が設けられている。
【００１３】
検出基板２は、シンチレータ層５によりＸ線から変換された蛍光（可視光）を電気信号に変換する。  
検出基板２は、基板２ａ、光電変換部２ｂ、制御ライン（又はゲートライン）２ｃ１、データライン（又はシグナルライン）２ｃ２、およびバイアスライン２ｃ３を有する。  
基板２ａは、板状を呈し、無アルカリガラスなどの透光性材料から形成されている。  
光電変換部２ｂは、基板２ａの一方の表面に複数設けられている。  
光電変換部２ｂは、矩形状を呈し、制御ライン２ｃ１とデータライン２ｃ２とにより画された領域に設けられている。複数の光電変換部２ｂは、マトリクス状に並べられている。
なお、１つの光電変換部２ｂは、１つの画素（pixel）に対応する。
【００１４】
複数の光電変換部２ｂのそれぞれには、光電変換素子２ｂ１と、スイッチング素子である薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）２ｂ２が設けられている。  
また、図３に示すように、光電変換素子２ｂ１において変換した信号電荷を蓄積する蓄積キャパシタ２ｂ３を設けることができる。蓄積キャパシタ２ｂ３は、例えば、矩形平板状を呈し、各薄膜トランジスタ２ｂ２の下に設けることができる。ただし、光電変換素子２ｂ１の容量によっては、光電変換素子２ｂ１が蓄積キャパシタ２ｂ３を兼ねることができる。
【００１５】
光電変換素子２ｂ１は、例えば、フォトダイオードなどとすることができる。  
薄膜トランジスタ２ｂ２は、蛍光が光電変換素子２ｂ１に入射することで生じた電荷の蓄積および放出のスイッチングを行う。薄膜トランジスタ２ｂ２は、アモルファスシリコン（ａ−Ｓｉ）やポリシリコン（Ｐ−Ｓｉ）などの半導体材料を含むものとすることができる。薄膜トランジスタ２ｂ２は、ゲート電極２ｂ２ａ、ソース電極２ｂ２ｂ及びドレイン電極２ｂ２ｃを有している。薄膜トランジスタ２ｂ２のゲート電極２ｂ２ａは、対応する制御ライン２ｃ１と電気的に接続される。薄膜トランジスタ２ｂ２のソース電極２ｂ２ｂは、対応するデータライン２ｃ２と電気的に接続される。薄膜トランジスタ２ｂ２のドレイン電極２ｂ２ｃは、対応する光電変換素子２ｂ１と蓄積キャパシタ２ｂ３とに電気的に接続される。また、光電変換素子２ｂ１のアノード側と蓄積キャパシタ２ｂ３は、対応するバイアスライン２ｃ３に電気的に接続される（図３を参照）。
【００１６】
制御ライン２ｃ１は、所定の間隔を開けて互いに平行に複数設けられている。制御ライン２ｃ１は、例えば、行方向（第１の方向の一例に相当する）に延びている。  
１つの制御ライン２ｃ１は、基板２ａの周縁近傍に設けられた複数の配線パッド２ｄ１のうちの１つと電気的に接続されている。１つの配線パッド２ｄ１には、フレキシブルプリント基板２ｅ１に設けられた複数の配線のうちの１つが電気的に接続されている。フレキシブルプリント基板２ｅ１に設けられた複数の配線の他端は、信号処理部３に設けられた制御回路３１とそれぞれ電気的に接続されている。
【００１７】
データライン２ｃ２は、所定の間隔を開けて互いに平行に複数設けられている。データライン２ｃ２は、例えば、行方向に直交する列方向（第２の方向の一例に相当する）に延びている。  
１つのデータライン２ｃ２は、基板２ａの周縁近傍に設けられた複数の配線パッド２ｄ２のうちの１つと電気的に接続されている。１つの配線パッド２ｄ２には、フレキシブルプリント基板２ｅ２に設けられた複数の配線のうちの１つが電気的に接続されている。フレキシブルプリント基板２ｅ２に設けられた複数の配線の他端は、信号処理部３に設けられた増幅・変換回路３２とそれぞれ電気的に接続されている。
【００１８】
図３に示すように、バイアスライン２ｃ３は、データライン２ｃ２とデータライン２ｃ２との間に、データライン２ｃ２と平行に設けられている。  
バイアスライン２ｃ３には、図示しないバイアス電源が接続されている。図示しないバイアス電源は、例えば、信号処理部３などに設けることができる。  
なお、バイアスライン２ｃ３は、必ずしも必要ではなく、必要に応じて設けるようにすればよい。バイアスライン２ｃ３が設けられない場合には、光電変換素子２ｂ１のアノード側と蓄積キャパシタ２ｂ３は、バイアスライン２ｃ３に代えてグランドに接続される。
制御ライン２ｃ１、データライン２ｃ２、およびバイアスライン２ｃ３は、例えば、アルミニウムやクロムなどの低抵抗金属を用いて形成することができる。
【００１９】
保護層２ｆは、光電変換部２ｂ、制御ライン２ｃ１、データライン２ｃ２、およびバイアスライン２ｃ３を覆っている。  
保護層２ｆは、例えば、酸化物絶縁材料、窒化物絶縁材料、酸窒化物絶縁材料、および樹脂材料の少なくとも１種を含む。  
酸化物絶縁材料は、例えば、酸化シリコン、酸化アルミニウムなどである。  
窒化物絶縁材料は、例えば、窒化シリコン、窒化アルミニウムなどである。  
酸窒化物絶縁材料は、例えば、酸窒化シリコンなどである。  
樹脂材料は、例えば、アクリル系樹脂などである。
【００２０】
ただし、後述するカットライン１０５を含む領域には、樹脂材料を用いないようにすることが好ましい。樹脂材料のような柔らかい材料をカッターホイールを用いて切断すると、カッターホイールの寿命が短くなったり、切断精度などのカット品位が低下したりするおそれがあるからである。  
そのため、保護層２ｆの全体、あるいは、保護層２ｆのカットライン１０５を含む領域は、酸化物絶縁材料、窒化物絶縁材料、および酸窒化物絶縁材料の少なくとも１種を含むようにすることが好ましい。
【００２１】
すなわち、保護層２ｆの少なくとも基板２ａの周縁近傍の領域は、酸化物絶縁材料、窒化物絶縁材料、および酸窒化物絶縁材料の少なくとも１種を含むようにすることが好ましい。
【００２２】
信号処理部３は、基板２ａの、光電変換部２ｂが設けられる側とは反対側に設けられている。  
信号処理部３には、制御回路３１と、増幅・変換回路３２とが設けられている。  
図２に示すように、制御回路３１は、複数のゲートドライバ３１ａと行選択回路３１ｂとを有する。  
ゲートドライバ３１ａは、対応する制御ライン２ｃ１に制御信号Ｓ１を印加する。  
行選択回路３１ｂは、Ｘ線画像の走査方向に従って、対応するゲートドライバ３１ａに外部からの制御信号Ｓ１を送る。  
例えば、制御回路３１は、フレキシブルプリント基板２ｅ１と制御ライン２ｃ１とを介して、制御信号Ｓ１を各制御ライン２ｃ１毎に順次印加する。制御ライン２ｃ１に印加された制御信号Ｓ１により薄膜トランジスタ２ｂ２がオン状態となり、光電変換素子２ｂ１からの信号電荷（画像データ信号Ｓ２）が受信できるようになる。
【００２３】
増幅・変換回路３２は、複数の積分増幅器３２ａと、複数のアナログ−デジタル変換器３２ｂを有する。  
積分増幅器３２ａは、データライン２ｃ２と配線パッド２ｄ２とフレキシブルプリント基板２ｅ２とを介して各光電変換素子２ｂ１からの画像データ信号Ｓ２を受信し、受信した画像データ信号Ｓ２を順次増幅する。積分増幅器３２ａから出力された画像データ信号Ｓ２は、図示しない並列／直列変換器により順次直列信号に変換されてアナログ−デジタル変換器３２ｂに入力される。  
アナログ−デジタル変換器３２ｂは、入力された画像データ信号Ｓ２（アナログ信号）をデジタル信号に変換する。
【００２４】
画像伝送部４は、配線４ａを介して、信号処理部３の増幅・変換回路３２と電気的に接続されている。なお、画像伝送部４は、信号処理部３と一体化されていてもよい。  
画像伝送部４は、複数のアナログ−デジタル変換器３２ｂによりデジタル信号に変換された画像データ信号Ｓ２に基づいて、Ｘ線画像を構成する。構成されたＸ線画像のデータは、画像伝送部４から外部の機器に向けて出力される。
【００２５】
シンチレータ層５は、複数の光電変換素子２ｂ１の上に設けられ、入射するＸ線を可視光すなわち蛍光に変換する。シンチレータ層５は、基板２ａ上の複数の光電変換部２ｂが設けられた領域（有効画素領域）を覆うように設けられている。  
シンチレータ層５は、例えば、ヨウ化セシウム（ＣｓＩ）：タリウム（Ｔｌ）、あるいはヨウ化ナトリウム（ＮａＩ）：タリウム（Ｔｌ）などを用いて形成することができる。この場合、真空蒸着法などを用いて、シンチレータ層５を形成すれば、複数の柱状結晶の集合体からなるシンチレータ層５が形成される。  
シンチレータ層５の厚み寸法は、例えば、６００μｍ程度とすることができる。柱状結晶の柱（ピラー）の太さ寸法は、例えば、最表面で８μｍ〜１２μｍ程度とすることができる。
【００２６】
また、シンチレータ層５は、例えば、酸硫化ガドリニウム（Ｇｄ２Ｏ２Ｓ）などを用いて形成することもできる。この場合、例えば、以下のようにしてシンチレータ層５を形成することができる。まず、酸硫化ガドリニウムからなる粒子をバインダ材と混合する。次に、混合された材料を、有効画素領域を覆うように塗布する。次に、塗布された材料を焼成する。次に、ブレードダイシング法などを用いて、焼成された材料に溝部を形成する。この際、複数の光電変換部２ｂごとに四角柱状のシンチレータ層５が設けられるように、マトリクス状の溝部を形成することができる。溝部には、大気（空気）、あるいは酸化防止用の窒素ガスなどの不活性ガスが満たされるようにすることができる。また、溝部が真空状態となるようにしてもよい。
【００２７】
その他、蛍光の利用効率を高めて感度特性を改善するために、シンチレータ層５の表面側（Ｘ線の入射面側）を覆うように図示しない反射層を設けることができる。  
また、空気中に含まれる水蒸気により、シンチレータ層５の特性と図示しない反射層の特性が劣化するのを抑制するために、シンチレータ層５と図示しない反射層を覆う図示しない防湿体を設けることができる。
【００２８】
次に、Ｘ線検出器１を製造する際に用いられるアレイ基板１００について説明する。  
図４および図５は、アレイ基板１００の模式図である。  
なお、図４および図５は、制御ライン２ｃ１の片方の端部に配線パッド２ｄ１が設けられ、データライン２ｃ２の片方の端部に配線パッド２ｄ２が設けられた場合である。すなわち、図４および図５は、検出基板２が、いわゆる片側駆動、片側読み出しを行うものの場合である。なお、図４はバイアスライン２ｃ３が設けられる場合、図５はバイアスライン２ｃ３が設けられない場合である。
【００２９】
図４および図５に示すように、アレイ基板１００は、検出基板２の基板２ａよりも大きな基板１００ａを有する。  
光電変換部２ｂ、制御ライン２ｃ１、データライン２ｃ２、バイアスライン２ｃ３、配線パッド２ｄ１、および配線パッド２ｄ２は、基板１００ａの一方の面に設けられている。
【００３０】
共通配線１０１は、光電変換部２ｂ、制御ライン２ｃ１、データライン２ｃ２、バイアスライン２ｃ３、配線パッド２ｄ１、および配線パッド２ｄ２が設けられた領域（カットライン１０５の内側の領域）の外側に設けられている。  
この場合、図４に示すように、共通配線１０１は、リング状を呈するものとすることもできるし、図５に示すようにＬ字状を呈するものとすることもできる。
【００３１】
すべての制御ライン２ｃ１は、配線パッド２ｄ１を介して共通配線１０１に電気的に接続されている。すべてのデータライン２ｃ２は、配線パッド２ｄ２を介して共通配線１０１に電気的に接続されている。すべてのバイアスライン２ｃ３は、共通配線１０１に電気的に接続されている。
【００３２】
ここで、光電変換部２ｂに設けられている光電変換素子２ｂ１および薄膜トランジスタ２ｂ２は、静電気に対する耐性が低い。  
また、人体に対して大量のＸ線照射を行うと健康への悪影響があるため、人体へのＸ線照射量は必要最低限に抑えられる。  
そのため、Ｘ線検出器１に入射するＸ線の強度は非常に弱いものとなり、薄膜トランジスタ２ｂ２から出力される信号電荷の電荷量が極めて小さいものとなる。  
この様な微弱な信号を扱う用途に用いられる薄膜トランジスタ２ｂ２は、静電気によって容易に特性変化が生じ、もしくは破壊されてしまう。すなわち、薄膜トランジスタ２ｂ２の静電気に対する耐性はさらに低くなる。
【００３３】
そのため、Ｘ線検出器１を製造する際に用いられるアレイ基板１００においては、製造工程中において発生した静電気を逃がす必要がある。  
この場合、光電変換素子２ｂ１および薄膜トランジスタ２ｂ２には、制御ライン２ｃ１とデータライン２ｃ２が電気的に接続されている。  
そのため、アレイ基板１００には、すべての制御ライン２ｃ１と、すべてのデータライン２ｃ２とに電気的に接続された共通配線１０１を設けている。
【００３４】
共通配線１０１の電気抵抗は、後述する整流素子１０２ａ、１０２ｂの電気抵抗よりも低い。  
共通配線１０１は、例えば、アルミニウムやクロムなどの低抵抗金属を用いて形成することができる。  
この場合、共通配線１０１は、薄膜トランジスタ２ｂ２のゲート電極２ｂ２ａと同じ材料から形成することが好ましい。この様にすれば、後述する薄膜トランジスタ２ｂ２を形成する工程において、共通配線１０１を一緒に形成することができる。
【００３５】
またさらに、制御ライン２ｃ１と共通配線１０１との間、および、データライン２ｃ２と共通配線１０１との間に、保護回路１０２を設けている。  
なお、保護回路１０２が１つ設けられる場合を例示したが、制御ライン２ｃ１と共通配線１０１との間、および、データライン２ｃ２と共通配線１０１との間に、電気的に接続された保護回路１０２を設けるようにしてもよい。
【００３６】
保護回路１０２には、極性が互いに逆となるように並列に接続された一対の整流素子１０２ａ、１０２ｂが設けられている。極性が互いに逆となるように並列に接続された一対の整流素子１０２ａ、１０２ｂが設けられていれば、共通配線１０１の外側および共通配線１０１の内側で発生した静電気によるサージ電圧を低くすることができる。そのため、光電変換素子２ｂ１および薄膜トランジスタ２ｂ２に損傷が発生するのを抑制することができる。
【００３７】
整流素子１０２ａ、１０２ｂの種類には特に限定はなく、例えば、ｐｎダイオード、ｐｉｎダイオード、薄膜トランジスタ２ｂ２をいわゆるダイオード接続したものなどとすることができる。ダイオード接続は、薄膜トランジスタ２ｂ２のゲート電極２ｂ２ａとドレイン電極２ｂ２ｃとを短絡して、薄膜トランジスタ２ｂ２をダイオードとして用いることである。整流素子１０２ａ、１０２ｂが薄膜トランジスタ２ｂ２をダイオード接続したものであれば、光電変換部２ｂの薄膜トランジスタ２ｂ２を形成する工程において、整流素子１０２ａ、１０２ｂを一緒に形成することができる。  
また、整流素子１０２ａ、１０２ｂは、アモルファスシリコンを含むものとすることができる。
【００３８】
ここで、シンチレータ層５は、基板２ａ上の複数の光電変換部２ｂが設けられた領域を覆うように設けられる。この場合、アレイ基板１００とシンチレータ層５との密着力が弱いと、アレイ基板１００からシンチレータ層５が剥がれるおそれがある。そのため、シンチレータ層５を形成する前に、アレイ基板１００の表面にＵＶ／Ｏ３処理を施すようにしている。
【００３９】
ところが、ＵＶ／Ｏ３処理を施す際に、紫外線がアモルファスシリコンを含む整流素子１０２ａ、１０２ｂに照射されると、整流素子１０２ａ、１０２ｂの特性が変化して抵抗値が高くなる。整流素子１０２ａ、１０２ｂの抵抗値が高くなると、静電気によるサージ電圧が高くなるので、光電変換素子２ｂ１および薄膜トランジスタ２ｂ２に損傷が発生するおそれがある。
【００４０】
そこで、本実施の形態に係るアレイ基板１００においては、保護回路１０２を覆う膜体１０３を設けている。  
膜体１０３は、紫外線を遮光することができ、且つ、紫外線およびオゾンに対する耐性を有する材料から形成される。膜体１０３は、例えば、金属から形成することができる。また、膜体１０３の厚み寸法は、紫外線を遮光することができるのであれば特に限定はない。  
この場合、膜体１０３の材料は、バイアスライン２ｃ３の材料と同じとすることが好ましい。この様にすれば、後述するバイアスライン２ｃ３を形成する工程において、膜体１０３を一緒に形成することができる。
【００４１】
また、共通配線１０１には抵抗１０４を設けることもできる。抵抗１０４を設けるようにすれば、静電気によるサージ電流を熱に変換することが容易となる。
【００４２】
ここで、図３に示すように、Ｘ線検出器１に組み込まれた状態では、すべての制御ライン２ｃ１と、すべてのデータライン２ｃ２とは、それぞれ独立している必要がある。  
そのため、アレイ基板１００は、配線パッド２ｄ１、配線パッド２ｄ２の外側に位置するカットライン１０５に沿って切断され、検出基板２となる。また、基板１００ａから基板２ａが切り出されることになる。  
なお、切断は、例えば、カッターホイールを用いた切断やレーザスクライブによる切断などにより行うことができる。
【００４３】
図６も、アレイ基板１００の模式図である。  
なお、図６は、制御ライン２ｃ１の両方の端部に配線パッド２ｄ１が設けられ、データライン２ｃ２の両方の端部に配線パッド２ｄ２が設けられた場合である。すなわち、図６は、検出基板２が、いわゆる両側駆動、両側読み出しを行うものの場合である。また、図６はバイアスライン２ｃ３が設けられない場合である。
【００４４】
図６に示すように、共通配線１０１は、光電変換部２ｂ、制御ライン２ｃ１、データライン２ｃ２、配線パッド２ｄ１、および配線パッド２ｄ２が設けられた領域（カットライン１０５の内側の領域）の外側に設けることができる。  
この場合、図６に示すように、共通配線１０１は、リング状を呈するものとすることができる。
【００４５】
次に、本実施の形態に係るＸ線検出器の製造方法について説明する。  
まず、アレイ基板１００を作成する。  
アレイ基板１００の各要素は、例えば、半導体製造プロセスを用いて形成することができる。
【００４６】
まず、基板１００ａの上に、複数の薄膜トランジスタ２ｂ２を並べて形成する。
例えば、基板１００ａ上に金属を堆積させ、その金属の一部をエッチングによって除去して、薄膜トランジスタ２ｂ２のゲート電極２ｂ２ａを形成する。  
続いて、プラズマＣＶＤ法などにより、窒化シリコンなどを堆積させて絶縁層を形成する。  
続いて、絶縁層の表面に、プラズマＣＶＤ法などにより、アンドープアモルファスシリコン層、ｎ形不純物を導入したアモルファスシリコン層を順次形成する。  
続いて、アンドープアモルファスシリコン層、およびｎ形不純物を導入したアモルファスシリコン層を島状にエッチングする。  
以上の様にして、薄膜トランジスタ２ｂ２を形成することができる。
【００４７】
また、基板１００ａの上に、整流素子１０２ａ、１０２ｂを有する複数の保護回路１０２を並べて形成する。  
なお、複数の薄膜トランジスタ２ｂ２を並べて形成する工程において、複数の保護回路１０２（整流素子１０２ａ、１０２ｂ）を、複数の薄膜トランジスタ２ｂ２と一緒に形成することができる。
また、複数の薄膜トランジスタ２ｂ２および複数の保護回路１０２が設けられた領域の外側に共通配線１０１を形成する。  
なお、整流素子１０２ａ、１０２ｂを有する複数の保護回路１０２を並べて形成する工程は、複数の薄膜トランジスタ２ｂ２を並べて形成する工程において行うことができる。またさらに、共通配線１０１は、薄膜トランジスタ２ｂ２のゲート電極２ｂ２ａを形成する際に一緒に形成することができる。
このように、共通配線１０１および整流素子１０２ａ、１０２ｂは、製造の早い段階において形成される。そのため、以降の工程において静電気が発生したとしても、静電気による損傷などを抑制することができる。
【００４８】
次に、コンタクト部に対応する領域の絶縁膜をエッチングしコンタクトホールを形成する。  
次に、薄膜トランジスタ２ｂ２と薄膜トランジスタ２ｂ２との間を、行方向に延び対応する薄膜トランジスタ２ｂ２と共通配線１０１とに電気的に接続される複数の制御ライン２ｃ１と複数の配線パッド２ｄ１を形成する。  
また、列方向に延び対応する薄膜トランジスタ２ｂ２と共通配線１０１とに電気的に接続される複数のデータライン２ｃ２と配線パッド２ｄ２を形成する。
制御ライン２ｃ１、データライン２ｃ２、配線パッド２ｄ１、および配線パッド２ｄ２は、例えば、スパッタリング法などにより、５０ｎｍ程度のモリブデン層、３５０ｎｍ程度のアルミニウム層、２０ｎｍ〜約５０ｎｍ程度のモリブデン層を順次成膜することで形成することができる。
次に、プラズマＣＶＤ法などにより、窒化シリコンなどを堆積させて保護層を形成する。
【００４９】
次に、複数の制御ライン２ｃ１と、複数のデータライン２ｃ２と、により画された複数の領域のそれぞれに、対応する薄膜トランジスタ２ｂ２と電気的に接続された光電変換素子２ｂ１を形成する。
例えば、画素電極、ｎ＋アモルファスシリコン層、アモルファスシリコン層、ｐ形不純物を導入したアモルファスシリコン層を順次成膜し、表面にＩＴＯ層を成膜して、フォトダイオードを形成する。このフォトダイオードが光電変換素子２ｂ１となる。
【００５０】
次に、窒化シリコンなどを堆積させて保護層を形成し、保護層に光電変換素子２ｂ１に達するコンタクトホールを形成する。  
次に、データライン２ｃ２とデータライン２ｃ２との間に、対応する光電変換素子２ｂ１のアノード側が電気的に接続されるバイアスライン２ｃ３を形成する。  
例えば、バイアスライン２ｃ３は、スパッタリング法などにより、コンタクトホールの上方に５０ｎｍ程度のモリブデン層、３５０ｎｍ程度のアルミニウム層、２０ｎｍ〜約５０ｎｍ程度のモリブデン層を順次成膜することで形成することができる。この際、光電変換素子２ｂ１の上部電極であるＩＴＯ層とバイアスライン２ｃ３とを電気的に接続するコンタクトも形成される。
また、複数の保護回路１０２を覆う膜体１０３を形成する。  
なお、バイアスライン２ｃ３を形成する工程において、膜体１０３を、バイアスライン２ｃ３と一緒に形成することができる。
膜体１０３の厚みは、整流素子１０２ａ、１０２ｂが隠れる程度であればよい。  
次に、保護絶縁膜を形成し、配線パッド２ｄ１、配線パッド２ｄ２などに到達するコンタクトホールを形成する。  
以上の様にして、アレイ基板１００を作成することができる。
【００５１】
次に、アレイ基板１００の表面にＵＶ／Ｏ３処理を施す。  
例えば、複数の薄膜トランジスタ２ｂ２および複数の光電変換素子２ｂ１が設けられた領域にＵＶ／Ｏ３処理を施す。
本実施の形態に係るアレイ基板１００においては、保護回路１０２（整流素子１０２ａ、１０２ｂ）を覆う膜体１０３が設けられているので、紫外線が整流素子１０２ａ、１０２ｂに照射されるのを防ぐことができる。そのため、整流素子１０２ａ、１０２ｂの特性が変化するのを抑制することができる。その結果、静電気に対する保護機能が低下するのを抑制することができる。
【００５２】
次に、ＵＶ／Ｏ３処理が施された領域の上に、Ｘ線を蛍光に変換するシンチレータ層５を形成する。  
シンチレータ層５は、例えば、真空蒸着法などを用いて、ヨウ化セシウム：タリウムからなる膜を成膜することで形成することができる。この場合、シンチレータ層５の厚み寸法は、６００μｍ程度とすることができる。柱状結晶の柱の太さ寸法は、最表面で８μｍ〜１２μｍ程度とすることができる。
【００５３】
次に、必要に応じて、シンチレータ層５の表面側（Ｘ線の入射面側）の面を覆うように反射層を形成する。  
反射層は、例えば、酸化チタンからなるサブミクロン粉体と、樹脂と、溶媒を混合して作成した材料をシンチレータ層５上に塗布し、これを乾燥させることで形成することができる。
【００５４】
次に、シンチレータ層５を覆うように防湿体を設ける。  
防湿体は、例えば、ハット状を呈し、アルミニウムなどから形成されたものとすることができる。ハット状を呈する防湿体のつば部は、水蒸気バリア性の高い接着剤を用いてアレイ基板１００上に接着する。
【００５５】
次に、シンチレータ層５などが設けられたアレイ基板１００を、カットライン１０５に沿って切断する。アレイ基板１００は、カットライン１０５に沿って切断されることで検出基板２となる。  
切断は、例えば、カッターホイールを用いた切断やレーザスクライブによる切断などにより行うことができる。
【００５６】
次に、フレキシブルプリント基板２ｅ１、２ｅ２を介して、検出基板２と信号処理部３を電気的に接続する。  
また、配線４ａを介して、信号処理部３と画像伝送部４を電気的に接続する。  
その他、回路部品などを適宜実装する。
【００５７】
次に、図示しない筐体の内部に、シンチレータ層５などが設けられた検出基板２、信号処理部３、画像伝送部４などを格納する。  
そして、必要に応じて、光電変換素子２ｂ１の異常の有無や電気的な接続の異常の有無を確認する電気試験、Ｘ線画像試験、高温高湿試験、冷熱サイクル試験などを行う。  
以上のようにして、Ｘ線検出器１を製造することができる。
【００５８】
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【００５９】
１  Ｘ線検出器、２  検出基板、２ａ  基板、２ｂ  光電変換部、２ｂ１  光電変換素子、２ｂ２  薄膜トランジスタ、２ｂ３  蓄積キャパシタ、２ｃ１  制御ライン、２ｃ２  データライン、２ｃ３  バイアスライン、２ｄ１  配線パッド、２ｄ２  配線パッド、５  シンチレータ層、１００  アレイ基板、１００ａ  基板、１０１  共通配線、１０２  保護回路、１０２ａ  整流素子、１０２ｂ  整流素子、１０３  膜体、１０４  抵抗、１０５  カットライン
【図１】
2017135182.tif 000003
【図２】
2017135182.tif 000004
【図３】
2017135182.tif 000005
【図４】
2017135182.tif 000006
【図５】
2017135182.tif 000007
【図６】
2017135182.tif 000008