(57)【要約】【課題】第１および第２の半導体素子間のデータのやり取りを行う第２の配線基板におけるインピーダンス整合や電磁シールドを向上させ、それにより第１および第２の半導体素子間でのデータのやり取りを良好に行うことが可能な複合配線基板を提供すること。【解決手段】第１の配線基板２０に形成された第１の配線導体２２および第２の配線基板３０に形成された第２の配線導体３２は、それぞれが接地用または電源用の配線導体２２ａ，３２ａを含み、これらの接地用または電源用の配線導体２２ａ，３２ａ同士が互いに電気的に接続されている複合配線基板１０である。【選択図】図１
2017098389.tif 000002
【特許請求の範囲】
【請求項１】
上面に、第１の半導体素子が搭載される第１の搭載部および第２の半導体素子が搭載される第２の搭載部を有し、内部および表面に、前記第１および第２の半導体素子と外部との間のデータのやり取りを行うための第１の配線導体が形成されているとともに、前記第１の搭載部に、前記第１の配線導体から成り、前記第１の半導体素子の電極に半田接続される複数の第１の半導体素子接続パッドを第１の配列ピッチで有するとともに、前記第２の搭載部に、前記第１の配線導体から成り、前記第２の半導体素子の電極に半田接続される複数の第２の半導体素子接続パッドを前記第１の配列ピッチで有する第１の配線基板と、該第１の配線基板の上面に、前記第１の搭載部と前記第２の搭載部との間に部分的に跨って埋設されており、内部および表面に、前記第１の半導体素子と前記第２の半導体素子との間でデータのやり取りを行うための第２の配線導体が形成されているとともに、前記第１の搭載部に、前記第２の配線導体から成り、前記第１の半導体素子の電極に半田接続される複数の第３の半導体素子接続パッドを前記第１の配列ピッチよりも小さな第２の配列ピッチで有するとともに、前記第２の搭載部に、前記第２の配線導体から成り、前記第２の半導体素子の電極に半田接続される複数の第４の半導体素子接続パッドを前記第２の配列ピッチで有する第２の配線基板と、を具備して成る複合配線基板であって、前記第１の配線導体および前記第２の配線導体は、それぞれが接地用または電源用の配線導体を含み、該接地用または電源用の配線導体同士が互いに電気的に接続されていることを特徴とする複合配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体素子を搭載する第１の配線基板に、それらの複数の半導体素子間を接続するための第２の配線基板を埋設して成る複合配線基板に関するものである。
【背景技術】
【０００２】
図７に、従来の複合配線基板５０を示す。複合配線基板５０は、第１の配線基板６０と第２の配線基板７０とから成る。第１の配線基板６０は、その上面に第１の半導体素子８１が搭載される第１の搭載部６０Ａと、第２の半導体素子８２が搭載される第２の搭載部６０Ｂとを有している。第２の配線基板７０は、第１の配線基板６０の上面に、第１の搭載部６０Ａから第２の搭載部６０Ｂとの間に部分的に跨って埋設されている。第１の配線基板６０の上面と第２の配線基板７０の上面とは面一となっている。なお、第１および第２の半導体素子８１，８２は、その一方がＭＰＵ、他方がメモリであり、両者間のデータのやり取りを第２の配線基板７０を介して行い、外部とのデータのやり取りを第１の配線基板６０を介して行うようになっている。
【０００３】
第１の配線基板６０は、第１の絶縁基板６１の内部および表面に第１の配線導体６２が形成されて成る。第１の絶縁基板６１は、複数の第１の絶縁層６１ａが積層されて成る。第１の配線導体６２は、信号用の配線導体および接地用の配線導体および電源用の配線導体を含んでいる。第１の配線基板６０の第１の搭載部６０Ａには、第１の半導体素子８１の電極に半田接続される第１の半導体素子接続パッド６３が形成されている。第１の配線基板６０の第２の搭載部６０Ｂには、第２の半導体素子８２の電極に半田接続される第２の半導体素子接続パッド６４が形成されている。第１および第２の半導体素子接続パッド６３，６４は、第１の配線導体６２の一部により形成されている。第１および第２の半導体素子接続パッド６３，６４は直径が７５〜１００μｍで、厚みが５〜２５μｍの円板状である。第１および第２の半導体素子接続パッド６３，６４の配列ピッチは、１００〜１５０μｍ程度である。
【０００４】
第１の配線基板６０の下面には、外部の電気回路基板に接続される外部接続パッド６５が形成されている。外部接続パッド６５は、直径が３００〜６５０μｍの円板状である。外部接続パッド６５は、第１の配線導体６２の一部により形成されている。なお、第１および第２の半導体素子接続パッド６３，６４と外部接続パッド６５とは、所定のもの同士が絶縁基板６１内部の第１の配線導体６２を介して互いに電気的に接続されている。
【０００５】
第２の配線基板７０は、第２の絶縁基板７１の内部および表面に第２の配線導体７２が形成されて成る。第２の絶縁基板７１は、複数の第２の絶縁層７１ａが積層されて成る。第２の配線導体７２は信号用の配線導体を含んでいる。第２の配線基板７０における第１の搭載部６０Ａには、第１の半導体素子８１の電極に半田接続される第３の半導体素子接続パッド７３が形成されている。第２の配線基板７０における第２の搭載部６０Ｂには、第２の半導体素子８２の電極に半田接続される第４の半導体素子接続パッド７４が形成されている。第３および第４の半導体素子接続パッド７３，７４は、第２の配線導体７２の一部により形成されている。第３および第４の半導体素子接続パッド７３，７４は、直径が２５〜５０μｍで、厚みが５〜２５μｍの円板状である。第３および第４の半導体素子接続パッド７３，７４の配列ピッチは、３０〜７５μｍである。第３の半導体素子接続パッド７３と第４の半導体素子接続パッド７４とは、所定のもの同士が絶縁基板７１内部の第２の配線導体７２を介して互いに接続されている。
【０００６】
さらに、第１および第２の半導体素子接続パッド６３，６４には、半田バンプ６６が溶着されている。また、第３および第４の半導体素子接続パッド７３，７４には、半田バンプ７５が溶着されている。そして、図８に示すように、第１の半導体素子８１の電極と第１および第３の半導体素子接続パッド６３，７３とを、それぞれ半田バンプ６６，７５を介して半田接続するとともに、第２の半導体素子８２の電極と第２および第４の半導体素子接続パッド６４，７４とを、それぞれ半田バンプ６６，７５を介して半田接続することにより、第１および第２の半導体素子８１，８２が複合配線基板５０に搭載される。
【０００７】
しかしながら、この複合配線基板５０においては、第２の配線基板７０は、第１および第２の半導体素子８１，８２間でデータのやり取りのみを行う。そのため、第２の配線導体７２は、信号用の配線導体のみであり、接地用または電源用の配線導体を含んでいない。あるいは、第２の配線導体７２が接地用または電源用の配線導体を含んでいたとしても、その接地用または電源用の配線導体は、第１の配線基板における第１の配線導体６２には直接的に接続されていなかった。したがって、第２の配線基板７０の第２の配線導体７２における信号用の配線導体に対するインピーダンス整合や電磁シールドが不十分となり、第１および第２の半導体素子８１，８２間でのデータのやり取りを良好に行うことが困難となる場合があった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１４−１７９６１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、第１および第２の半導体素子間のデータのやり取りを行う第２の配線基板におけるインピーダンス整合や電磁シールドを向上させ、それにより第１および第２の半導体素子間でのデータのやり取りを良好に行うことが可能な複合配線基板を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の複合配線基板は、上面に、第１の半導体素子が搭載される第１の搭載部および第２の半導体素子が搭載される第２の搭載部を有し、内部および表面に、前記第１および第２の半導体素子と外部との間のデータのやり取りを行うための第１の配線導体が形成されているとともに、前記第１の搭載部に、前記第１の配線導体から成り、前記第１の半導体素子の電極に半田接続される複数の第１の半導体素子接続パッドを第１の配列ピッチで有するとともに、前記第２の搭載部に、前記第１の配線導体から成り、前記第２の半導体素子の電極に半田接続される複数の第２の半導体素子接続パッドを前記第１の配列ピッチで有する第１の配線基板と、該第１の配線基板の上面に、前記第１の搭載部と前記第２の搭載部との間に部分的に跨って埋設されており、内部および表面に、前記第１の半導体素子と前記第２の半導体素子との間でデータのやり取りを行うための第２の配線導体が形成されているとともに、前記第１の搭載部に、前記第２の配線導体から成り、前記第１の半導体素子の電極に半田接続される複数の第３の半導体素子接続パッドを前記第１の配列ピッチよりも小さな第２の配列ピッチで有するとともに、前記第２の搭載部に、前記第２の配線導体から成り、前記第２の半導体素子の電極に半田接続される複数の第４の半導体素子接続パッドを前記第２の配列ピッチで有する第２の配線基板と、を具備して成る複合配線基板であって、前記第１の配線導体および前記第２の配線導体は、それぞれが接地用または電源用の配線導体を含み、該接地用または電源用の配線導体同士が互いに電気的に接続されていることを特徴とするものである。
【発明の効果】
【００１１】
本発明の複合配線基板によれば、第１の配線基板に形成された第１の配線導体および第２の配線基板に形成された第２の配線導体は、それぞれが接地用または電源用の配線導体を含み、これらの接地用または電源用の配線導体同士が互いに電気的に接続されていることから、第２の配線基板に形成された第２の配線導体の接地用または電源用の配線導体により、第２の配線導体におけるインピーダンス整合や電磁シールドを向上させ、それにより第１および第２の半導体素子間でのデータのやり取りを良好に行うことが可能な複合配線基板を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の複合配線基板の一実施形態例を示す概略断面図である。
【図２】図２は、本発明の複合配線基板の一実施形態例に半導体素子を搭載した状態を示す概略断面図である。
【図３】図３（ａ）〜（ｄ）は、本発明の複合配線基板の一実施形態例の製造方法を説明するための概略断面図である。
【図４】図４（ｅ）〜（ｈ）は、本発明の複合配線基板の一実施形態例の製造方法を説明するための概略断面図である。
【図５】図５（ａ）〜（ｈ）は、本発明の複合配線基板の一実施形態例の製造方法を説明するための概略断面図である。
【図６】図６（ａ）〜（ｅ）は、本発明の複合配線基板の一実施形態例の製造方法を説明するための概略断面図である。
【図７】図７は、従来の複合配線基板の概略断面図である。
【図８】図８は、従来の複合配線基板に半導体素子を搭載した状態を示す概略断面図である。
【発明を実施するための形態】
【００１３】
次に、本発明の複合配線基板の一実施形態例を図１および図２を参照して説明する。図１に示すように、本例の複合配線基板１０は、第１の配線基板２０と第２の配線基板３０とから成る。第１の配線基板２０は、その上面に第１の半導体素子４１が搭載される第１の搭載部２０Ａと、第２の半導体素子４２が搭載される第２の搭載部２０Ｂとを有している。第２の配線基板３０は、第１の配線基板２０の上面に、第１の搭載部２０Ａから第２の搭載部２０Ｂとの間に部分的に跨って埋設されている。なお、第１および第２の半導体素子４１，４２は、その一方がＭＰＵ、他方がメモリであり、両者間のデータのやり取りを第２の配線基板３０を介して行い、外部とのデータのやり取りを第１の配線基板２０を介して行うようになっている。
【００１４】
第１の配線基板２０は、第１の絶縁基板２１の内部および表面に第１の配線導体２２が形成されて成る。第１の絶縁基板２１は、複数の第１の絶縁層２１ａが積層されて成る。第１の絶縁層２１ａを形成する材料としては、ガラスクロス入りの熱硬化性樹脂や、ガラスクロス無しの熱硬化性樹脂が用いられる。第１の配線導体２２は、信号用の配線導体および接地用の配線導体および電源用の配線導体を含んでいる。また、第１の配線導体２２としては、銅箔や銅めっき等の銅が好適に用いられる。
【００１５】
第１の配線基板２０の第１の搭載部２０Ａには、第１の半導体素子４１の電極に半田接続される第１の半導体素子接続パッド２３が形成されている。第１の配線基板２０の第２の搭載部２０Ｂには、第２の半導体素子４２の電極に半田接続される第２の半導体素子接続パッド２４が形成されている。第１および第２の半導体素子接続パッド２３，２４は、第１の配線導体２２の一部から形成されている。第１および第２の半導体素子接続パッド２３，２４は直径が７５〜１００μｍで、厚みが５〜２５μｍの円板状である。第１および第２の半導体素子接続パッド２３，２４の配列ピッチは、１００〜１５０μｍ程度である。
【００１６】
第１の配線基板２０の下面には、外部の電気回路基板に接続される外部接続パッド２５が形成されている。外部接続パッド２５は、直径が３００〜６５０μｍの円板状である。外部接続パッド２５は、第１の配線導体２２の一部から形成されている。なお、第１および第２の半導体素子接続パッド２３，２４と外部接続パッド２５とは、所定のもの同士が絶縁基板２１内部の第１の配線導体２２を介して互いに電気的に接続されている。
【００１７】
第２の配線基板３０は、第２の絶縁基板３１の内部および表面に第２の配線導体３２が形成されて成る。第２の絶縁基板３１は、複数の第２の絶縁層３１ａが積層されて成る。第２の絶縁基板３１を形成する材料としては、ガラスクロス入りの熱硬化性樹脂やガラスクロス無しの熱硬化性樹脂、液晶ポリマー等の有機材料系の絶縁材料が用いられる。第２の配線導体３２は、信号用の配線導体および接地用または電源用の配線導体を含んでいる。第２の配線導体３２としては、銅が好適に用いられる。
【００１８】
第２の配線基板３０における第１の搭載部２０Ａには、第１の半導体素子４１の電極に半田接続される第３の半導体素子接続パッド３３が形成されている。第２の配線基板３０における第２の搭載部２０Ｂには、第２の半導体素子４２の電極に半田接続される第４の半導体素子接続パッド３４が形成されている。第３および第４の半導体素子接続パッド３３，３４は、直径が２５〜５０μｍで、厚みが５〜２５μｍの円板状である。第３および第４の半導体素子接続パッド３３，３４の配列ピッチは、３０〜７５μｍである。第３の半導体素子接続パッド３３と第４の半導体素子接続パッド３４とは、所定のもの同士が第２の配線導体３２を介して互いに接続されている。
【００１９】
さらに、第１および第２の半導体素子接続パッド２３，２４には、半田バンプ２６が溶着されている。また、第３および第４の半導体素子接続パッド３３，３４には、半田バンプ３５が溶着されている。そして、図２に示すように、第１の半導体素子４１の電極と第１および第３の半導体素子接続パッド２３，３３とを、それぞれ半田バンプ２６，３５を介して半田接続するとともに、第２の半導体素子４２の電極と第２および第４の半導体素子接続パッド２４，３４とを、それぞれ半田バンプ２６，３５を介して半田接続することにより、第１および第２の半導体素子４１，４２が複合配線基板１０に搭載される。
【００２０】
ところで、本例の複合配線基板１０においては、第１の配線基板２０は、その内部に第１の配線導体２２の一部から成る接地用または電源用の配線導体２２ａを有している。この接地用または電源用の配線導体２２ａは、ベタ状であり、絶縁基板２１内部の第１の配線導体２２を介して接地用または電源用の半導体素子接続パッド２４および接地または電源用の外部接続パッド２５に電気的に接続されている。さらに、第２の配線基板３０は、その下面に第２の配線導体３２の一部から成る接地用または電源用の配線導体３２ａを有している。この接地用または電源用の配線導体３２ａは、ベタ状であり、第１の配線導体２２における接地用または電源用の配線導体２２ａに電気的に接続されている。
【００２１】
このように、本例の複合配線基板１０によれば、第１の配線基板２０に形成された第１の配線導体２２および第２の配線基板３０に形成された第２の配線導体３２は、それぞれが接地用または電源用の配線導体２２ａ，３２ａを含み、これらの接地用または電源用の配線導体２２ａ，３２ａ同士が互いに電気的に接続されていることから、第２の配線基板３０に形成されたベタ状の接地用または電源用の配線導体３２ａにより、第２の配線導体３２におけるインピーダンス整合や電磁シールドを向上させ、それにより第１および第２の半導体素子４１，４２間でのデータのやり取りを良好に行うことが可能な複合配線基板１０を提供することができる。
【００２２】
ここで、上述した複合配線基板１０の製造方法について説明する。先ず、図３（ａ）に示すように、剛性を有する平板状の第１の支持基板９０Ａの上面に接着層９１Ａを介して金属箔９２Ａを剥離可能に貼着する。第１の支持基板９０Ａとしては、ガラスクロス入りの熱硬化性樹脂や、金属、ガラス等の材料を採用することができる。接着層９１Ａとしては、アクリル系の粘着性樹脂を採用することができる。金属箔９２Ａとしては、銅箔やアルミニウム箔を用いることができる。
【００２３】
次に、図３（ｂ）に示すように、金属箔９２Ａ上に、第１および第２の半導体素子接続パッド２３，２４を含む１層目の第１の配線導体２２を被着させる。１層目の第１の配線導体２２の被着は、電解銅めっきによるアディティブ法を用いればよい。
【００２４】
次に、図３（ｃ）に示すように、１層目の第１の配線導体２２が被着された金属箔９２Ａ上に、第１および第２の半導体素子接続パッド２３，２４の一部を底面とするビアホールを有する１層目の第１の絶縁層２１ａを形成する。１層目の第１の絶縁層２１ａは、未硬化または半硬化の熱硬化性樹脂シートを、１層目の第１の配線導体２２が被着された金属箔９２Ａ上に、積層プレス機により積層した後、熱硬化させることにより形成される。ビアホールは、熱硬化性樹脂シートの熱硬化後にレーザ加工を施すことにより形成される。
【００２５】
次に、図３（ｄ）に示すように、１層目の第１の絶縁層２１ａの表面およびビアホール内に２層目の第１の配線導体２２を形成する。２層目の第１の配線導体２２は、周知のセミアディティブ法により形成される。
【００２６】
次に、図４（ｅ）に示すように、２層目の第１の絶縁層２１ａおよび３層目の第１の配線導体２２を同様にして形成する。
【００２７】
次に、図４（ｆ）に示すように、１〜３層目の第１の配線導体２２および１〜２層目の第１の絶縁層２１ａの積層体を金属箔９２Ａとともに接着層９１Ａおよび第１の支持基板９０Ａから剥離する。
【００２８】
次に、図４（ｇ）に示すように、金属箔９２Ａをエッチング除去する。このとき、金属箔９２Ａを銅以外の金属により形成しておくと、金属箔９２Ａのみを選択的にエッチング除去することが容易となる。
【００２９】
次に、金属箔９２Ａが除去された１〜３層目の第１の配線導体２２および１〜２層目の第１の絶縁層２１ａの積層体の中央部に開口部を形成する。この開口部は例えばルータ加工やレーザ加工により形成することができる。開口部の大きさは、第２の配線基板３０が収まる大きさとする。これにより第１の配線基板２０の中間体２０Ａが形成される。
【００３０】
これとは別に、図５（ａ）に示すように、剛性を有する平板状の第２の支持基板９０Ｂの上面に接着層９１Ｂを介して金属箔９２Ｂを剥離可能に貼着する。第２の支持基板９０Ｂとしては、ガラスクロス入りの熱硬化性樹脂や、金属、ガラス等の材料を採用することができる。接着層９１Ｂとしては、アクリル系の粘着性樹脂を採用することができる。金属箔９２Ｂとしては、銅箔やアルミニウム箔を用いることができる。
【００３１】
次に、図５（ｂ）に示すように、金属箔９２Ｂ上に、第３および第４の半導体素子接続パッド３３，３４を含む１層目の第２の配線導体３２を被着させる。１層目の第２の配線導体３２の被着は、電解銅めっきによるアディティブ法を用いればよい。
【００３２】
次に、図５（ｃ）に示すように、１層目の第２の配線導体３２が被着された金属箔９２Ｂ上に、第３および第４の半導体素子接続パッド３３，３４の一部を底面とするビアホールを有する１層目の第２の絶縁層３１ａを形成する。１層目の第２の絶縁層３１ａは、未硬化または半硬化の熱硬化性樹脂シートを、１層目の第２の配線導体３２が被着された金属箔９２Ｂ上に、積層プレス機により積層した後、熱硬化させることにより形成される。ビアホールは、熱硬化性樹脂シートの熱硬化後にレーザ加工を施すことにより形成される。
【００３３】
次に、図５（ｄ）１層目の第２の絶縁層３１ａの表面およびビアホール内に２層目の第２の配線導体３２を形成する。２層目の第２の配線導体３２は、周知のセミアディティブ法により形成される。
【００３４】
次に、図５（ｅ）に示すように、２層目の第２の絶縁層３１ａおよび３層目の第２の配線導体３２を同様にして形成する。
【００３５】
さらに、図５（ｆ）に示すように、３層目の第２の絶縁層３１ａおよび４層目の第２の配線導体３２を形成する。なお、４層目の第２の配線導体３２はベタ状の接地用または電源用の配線導体３２ａを形成している。
【００３６】
次に、図５（ｇ）に示すように、１〜４層目の第２の配線導体３２および１〜３層目の第２の絶縁層３１ａの積層体を金属箔９２Ｂとともに接着層９１Ｂおよび第２の支持基板９０Ｂから剥離する。
【００３７】
次に、図５（ｈ）に示すように、金属箔９２Ｂをエッチング除去する。このとき、金属箔９２Ｂを銅以外の金属により形成しておくと、金属箔９２Ｂのみを選択的にエッチング除去することが容易となる。これにより第２の配線基板３０が形成される。
【００３８】
次に、図６（ａ）に示すように、剛性を有する平板状の第３の支持基板９０Ｃの上面に接着層９１Ｃを介して、第１の配線基板２０の中間体２０Ａおよび第２の配線基板３０を、第１〜第４の半導体素子接続パッド２３，２４，３３，３４が下側となるようにして剥離可能に貼着する。第３の支持基板９０Ｃとしては、ガラスクロス入りの熱硬化性樹脂や、金属、ガラス等の材料を採用することができる。接着層９１Ｃとしては、アクリル系の粘着性樹脂を採用することができる。
【００３９】
次に、図６（ｂ）に示すように、中間体２０Ａおよび第２の配線基板３０上に３層目の第１の絶縁層２１ａを形成する。３層目の第１の絶縁層２１ａには、３層目の第１の配線導体層２２の一部を底面とするビアホールおよびベタ状の接地用または電源用の配線導体３２ａの一部を底面とするビアホールを形成する。これらのビアホールは、レーザ加工により形成する。
【００４０】
次に、図６（ｃ）に示すように、３層目の第１の絶縁層２１ａの表面およびビアホール内に４層目の第１の配線導体２２を形成する。４層目の第１の配線導体２２には、ベタ状の接地用または電源用の配線導体３２ａにビアホールを介して接続されたベタ状の接地用または電源用の配線導体２２ａを形成する。
【００４１】
次に、図６（ｄ）に示すように、４層目および５層目の第１の絶縁層ならびに５層目および６層目の第１の配線導体２２を形成する。これにより第３の支持基板９０Ｃ上に第１の配線基板２０と第２の配線基板３０とが一体的に形成される。
【００４２】
最後に、図６（ｅ）に示すように、一体となった第１の配線基板２０および第２の配線基板３０を支持基板９０Ｃから剥離する。これにより上述した複合配線基板１０が完成する。
【符号の説明】
【００４３】
１０    複合配線基板
２０    第１の配線基板
２０Ａ  第１の搭載部
２０Ｂ  第２の搭載部
２２    第１の配線導体
２２ａ  第１の配線導体における接地用または電源用の配線導体
２３    第１の半導体素子接続パッド
２４    第２の半導体素子接続パッド
３０    第２の配線基板
３２    第２の配線導体
３２ａ  第２の配線導体における接地用または電源用の配線導体
３３    第３の半導体素子接続パッド
３４    第４の半導体素子接続パッド
４１    第１の半導体素子
４２    第２の半導体素子
【図１】
2017098389.tif 000003
【図２】
2017098389.tif 000004
【図３】
2017098389.tif 000005
【図４】
2017098389.tif 000006
【図５】
2017098389.tif 000007
【図６】
2017098389.tif 000008
【図７】
2017098389.tif 000009
【図８】
2017098389.tif 000010