(57)【要約】【課題】簡易な構造によって転送のタイミングをずらすことにより、タイミングマージンの減少無しにノイズを低減することを可能とした表示装置の駆動回路を提供すること。【解決手段】ＲＧＢ毎の画像データ及び制御信号を出力して液晶パネルを駆動する駆動手段と、前記駆動手段から出力される画像データ及び制御信号を受けて表示を行うＲ、Ｇ、Ｂの液晶パネルで構成される表示装置に於いて、前記駆動手段は、レジストレーションのずれを調整するレジ調整手段と、ＲＧＢそれぞれのデータに対して前記画像データの転送クロックに同期して制御信号もしくは画像データの出力タイミングをずらすタイミング変更手段を有し、タイミング変更手段はＲＧＢの少なくとも一色のデータのタイミングをレジ調整手段のレジ調整値に応じてずらすことを特徴とする。【選択図】図１
2017173467.tif 000002
【特許請求の範囲】
【請求項１】
ＲＧＢ毎の画像データ及び制御信号を出力して液晶パネルを駆動する駆動手段と、前記駆動手段から出力される画像データ及び制御信号を受けて表示を行うＲ、Ｇ、Ｂの液晶パネルで構成される表示装置に於いて、前記駆動手段は、レジストレーションのずれを調整するレジ調整手段と、ＲＧＢそれぞれのデータに対して前記画像データの転送クロックに同期して制御信号もしくは画像データの出力タイミングをずらすタイミング変更手段を有し、タイミング変更手段はＲＧＢの少なくとも一色のデータのタイミングをレジ調整手段のレジ調整値に応じてずらすことを特徴とする表示装置。
【請求項２】
出力タイミングのずらし値を設定するタイミング設定手段を持ち、前記タイミング変更手段は、レジ調整によるタイミングの変化に対して前記設定された出力タイミングのずらし値に合うようタイミングを変更することを特徴とする請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に液晶表示装置の駆動回路に関する。
【背景技術】
【０００２】
従来から、液晶表示装置を動作させる際にはノイズの放射の問題があることがよく知られており、近年の表示装置の高解像度化やフレームレートの上昇に伴うデータ転送速度の高速化により、ますますノイズ低減化することの重要性が大きくなっている。
【０００３】
ノイズの原因として、駆動の際に電流が流れることによる磁界起因のノイズがあげられる。電流が集中することによって、瞬間的に大電流が流れることが大きなノイズの発生につながっているため、電流が一度に流れる量を分散させることによりノイズを低減させる方法がある。
【０００４】
特許文献１には、ＴＦＴ液晶パネルを駆動するための駆動回路で、Ｒ，Ｇ，Ｂデータを転送する際に任意の複数ビット単位で構成されるまとまりごとに少しずつタイミングをずらして転送する技術が開示されている。
【０００５】
また、特許文献２には、液晶パネル駆動ドライバにおいて、ソース線側を駆動させるタイミングを分散させるようなタイミング制御を行う技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−２５９０５０号公報
【特許文献２】特開２００３−２３３３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示された従来技術では、転送のタイミングをずらす際に同一クロック内でずらす方式であるため、ｓｅｔｕｐ・ｈｏｌｄマージンが減少してしまう。データ転送速度の高速化によりタイミングマージンの確保が難しくなっているため、マージンの減少は好ましくない。また、タイミングを微妙にずらすためにはＰＬＬが必要となってしまい、回路構成が複雑化してしまう。
【０００８】
また、特許文献２に開示された従来技術では、液晶ドライバが液晶パネルを駆動する部分についてのタイミング分散であり、距離が長くなることでノイズが出やすくなる駆動装置と液晶ドライバ間の転送ノイズを防ぐことが出来ない。
【０００９】
そこで、本発明の目的は、簡易な構造によって転送のタイミングをずらすことにより、タイミングマージンの減少無しにノイズを低減することを可能とした表示装置の駆動回路を提供することにある。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明に係る表示装置は、
ＲＧＢ毎の画像データ及び制御信号を出力して液晶パネルを駆動する駆動手段と、前記駆動手段から出力される画像データ及び制御信号を受けて表示を行うＲ、Ｇ、Ｂの液晶パネルで構成される表示装置に於いて、前記駆動手段は、レジストレーションのずれを調整するレジ調整手段と、ＲＧＢそれぞれのデータに対して前記画像データの転送クロックに同期して制御信号もしくは画像データの出力タイミングをずらすタイミング変更手段を有し、タイミング変更手段はＲＧＢの少なくとも一色のデータのタイミングをレジ調整手段のレジ調整値に応じてずらすことを特徴とする。
【発明の効果】
【００１１】
本発明に係る表示装置よれば、簡易な構造によって転送のタイミングをずらすことにより、タイミングマージンの減少無しにノイズを低減することを可能とした表示装置の駆動回路を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る表示装置駆動回路のブロック図
【図２】同表示装置駆動回路における画素の構成を示す図
【図３】レジ調整を必要とする場合のイメージ図
【図４】レジ調整時のタイミングを示すタイミングチャート
【図５】タイミングずらしを示すタイミングチャート
【図６】レジ調整とタイミングずらしによるタイミングずらし相殺を示すタイミングチャート
【図７】レジ調整前のタイミング調整のタイミングチャート
【図８】レジ調整を考慮に入れたタイミング調整のフローチャート
【図９】タイミング設定値、レジ・タイミング調整量と計算値の対応表
【図１０】レジ調整を考慮に入れたタイミング調整のタイミングチャート
【発明を実施するための形態】
【００１３】
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
【００１４】
図１は本発明の実施形態にかかわる表示装置のブロック図である。図１のパネル駆動回路４００及びランプ電圧生成回路５０１の出力によりＲ用液晶パネル１００、Ｇ用液晶パネル２００、Ｂ用液晶パネル３００の駆動を行う構成である。
【実施例１】
【００１５】
以下、図１〜図６を参照して、本発明の第１の実施例による、レジストレーション（以下レジと呼称する）調整に対応したタイミングずらしを行う液晶駆動について説明する。
【００１６】
まず図１〜図４を使ってパネル駆動動作の概要を説明する。
【００１７】
図１において、基板５００上を伝送されてきた、不図示画像処理回路により画像処理等を行われた画像データと制御信号の出力信号がパネル駆動回路４００に入力される。画像データと制御信号は内部のＲＧＢデータパネル補正回路４１０に入力され、ガンマ処理、色むら処理、その他パネル用の補正を行った後、ＲＧＢにそれぞれ分離してＲ／Ｇ／Ｂパネル用タイミングジェネレータ４２０、４３０、４４０に入力される。
【００１８】
Ｒ／Ｇ／Ｂパネル用タイミングジェネレータ４２０、４３０、４４０に入力された画像データと制御信号は、まずレジ調整回路４２１、４３２、４４１でレジ調整を行う。その後、タイミング調整回路４２２，４３２、４４２でタイミング調整を行った後、パネル駆動用の画像データと同期信号を生成する。生成された画像データと同期信号はパネル駆動回路４００から出力され、基板５００とＲ／Ｇ／Ｂパネルフレキ１０１、２０１、３０１を通ってＲ／Ｇ／Ｂパネル１００、２００、３００に入力される。
【００１９】
ＲＧＢデータパネル補正回路４１０は上記とは別に、サンプリング制御回路４５０へと同期信号を受け渡す。サンプリング制御回路４５０は受け取った同期信号をもとに各パネルへのサンプリング用信号の出力とランプ電圧生成回路５０１の制御を行う。ランプ電圧生成回路５０１はサンプリング制御回路４５０からの制御でＤ／Ａ変換を行うことでランプ電圧を生成し、各パネルへと出力する。ランプ電圧は後述のカウンタークロックに同期して上昇或いは下降する。
【００２０】
また、図１における液晶パネルであるＲパネル１００、Ｇパネル２００、Ｂパネル３００は全て同様の構造であり、その内部の構造を図２に示す。
【００２１】
Ｈ駆動回路１１０は、Ｒ／Ｇ／Ｂパネル用タイミングジェネレータ４２０〜４４０からの同期信号及び画像データと、サンプリング制御回路４５０からのサンプリング信号を受けて水平方向の駆動を行う。Ｈ駆動回路１１０内のインプットデータレジスタ１１１は、入力された画像データと同期信号を順次受けとって、水平方向に対してのＮ＋１ライン目の１Ｈライン分の映像データを記憶する。
【００２２】
データメモリ１１２は、インプットデータレジスタ１１１にて記憶した１Ｈライン分のＮライン目の映像データを記憶する。インプットデータレジスタ１１１からデータメモリ１１２のデータの移行は、インプットデータレジスタが入力される１Ｈライン分のデータのブランキング期間中に行われる。データコンパレータ１１３はデータメモリ１１２に記憶しているＮライン目の映像データと、データコンパレータ１１３に入力されるカウンタークロックであるＣＣＬＫのカウント値を比較する。データコンパレータ１１３のデータが例えば、１０２４階調（１０ｂｉｔ）の５のデータ（階調）で有った場合、カウンタークロックＣＣＬＫのクロック数が５クロックカウントした事によりコンパレータの合致結果を出力する。
【００２３】
ＳＷコントローラ１１４は、データコンパレータ１１３からの出力をもとにアナログＳＷ１３３のスイッチングを行う。ＳＷ信号線１３２はアナログＳＷ１３３をＯＮ／ＯＦＦ可能な電圧に変換して出力する。そしてアナログＳＷ１３３は、ランプ電圧生成回路５０１で生成されたランプ電圧であるＲＶ１３１を表示領域１３０に垂直に配線されたビデオ線１３４に接続制御する。この接続制御により、映像データに応じたランプ電圧をビデオ線に印加する。
【００２４】
Ｖシフトレジスタ１２０はパネル駆動回路４００からの駆動信号であるＶＳ信号とＶＣＬＫ信号でＶ操作信号１３５を制御する。アナログＳＷ１３３を介してビデオ線１３４に供給されるランプ電圧であるＲＶ１３１は、画素トランジスタ１３６のドレインに接続される。画素トランジスタ１３６のゲートにはＶ操作信号１３５に接続され、画素トランジスタ１３６のオン／オフ制御を行う。画素コンデンサ１３７は画素トランジスタ１３６のソースに接続されビデオ線１３４に印加されたランプ電圧を受けて、その電圧を液晶駆動電圧として充電する。また、画素トランジスタ１３６は不図示画素電極に接続されている。
【００２５】
ビデオ線１３４は、画素トランジスタ１３６のソースに接続されるとともに、配線がコンデンサ容量として機能し、画素コンデンサ１３６の容量より大きい容量（数百倍から数万倍）で構成されている。また画素コンデンサ１３６の他端は所定電圧である所のＶｃｏｍＣに接続されている。液晶であるＬＣ１３８は画素コンデンサ１３７に充電された電圧と不図示透明電極に印加される所定電圧であるＶｃｏｍＬの電位差を受けて液晶駆動される。液晶であるＬＣ１３８は画素電極と電位差（実効値）に応じて変化する構成となっている。
【００２６】
ＲＧＢの３枚の液晶パネルにて構成される液晶プロジェクタに於いては、ＲＧＢのそれぞれの液晶パネルが、投影上で位置が合致している状態で投影される。しかしながらパネルの取り付け位置が何らかの要因でずれた状態。所謂、レジストレーションのずれが生じた状態が発生する事がある。このレジストレーションのずれ（後述はレジずれと言う）に対して電気的に位置をずらして書き込む方法が知られている（本件では、レジ調整と後述する。）。
【００２７】
以下レジ調整について説明する。
【００２８】
図３はＲパネル／Ｇパネル／Ｂパネルによる表示のレジストレーションずれイメージ図である。
【００２９】
このイメージ図ではＲパネルによる表示を基準とすると、Ｇパネルによる表示が右に１画素、上に１画素ずれており、Ｂパネルによる表示が右に１画素ずれている。レジずれには本来の表示画素数より上下左右に余分な画素をレジ領域として用意しておくことで対応できる。図３のＢパネルのように水平にレジずれした場合に対するレジ調整のタイミングチャートを図４に示す。図４は右に１画素ずらしている例で、上からＨＣＬＫ、ＨＳＹＮＣ、標準状態のＤＡＴＡ、右に１画素レジ調整しているＤＡＴＡのタイミングである。ここでは、水平１０２４画素分の表示に対して、＋６画素分余分に画素を持っておき、標準状態のＤＡＴＡでは左右に各３画素分のレジ領域（常に黒表示）を持っている。右へ１画素分のレジ調整が必要になった場合には、左のレジ領域を４画素分、右のレジ領域２画素分となるようＤＡＴＡを移動することにより表示領域をずらすことができる。
【００３０】
次に、図５〜図６を使ってタイミングずらしと、レジ調整によるタイミング相殺について説明する。
【００３１】
図５はタイミングずらしを行った時のタイミングチャートである。上からＨＣＬＫ、Ｒ／Ｇ／Ｂ分のＨＳＹＮＣ（タイミングが同じなのでまとめている）、ＲＤＡＴＡ、ＧＤＡＴＡ、ＢＤＡＴＡ、タイミングずらし後のＧのＨＳＹＮＣ、タイミングずらし後のＧＤＡＴＡのタイミングである。ここでは、ＤＡＴＡはＣＬＫとＳＹＮＣのタイミングに同期して動いていることを利用して、ＨＳＹＮＣを１ＣＬＫ分ずらすことでＤＡＴＡをずらしている。
【００３２】
図からわかるように、Ｒ／Ｇ／ＢＤＡＴＡの立上り、立下りが同一のタイミングで起こらないようにＧＤＡＴＡを１ＣＬＫ分ずらしているため、タイミングマージンの減少は存在しない。タイミングがずれている期間はＧパネル用タイミング変更回路４３２にてタイミング調整を行い、データと制御信号をパネル駆動回路から出力後から、基板５００とＧパネルフレキ２０１を伝送されてＧパネルへと入力されるまでの間である。この間の伝送において、立上り／立下り時に流れる電流量がノイズ放射に関わってくる。同時に立上り／立下りが行われないことにより、一度に流れる電流量が減少してノイズ放射が抑えられる。また、Ｇパネルのインプットデータレジスタ１１１に入力された後、データメモリ１１２からの読み込み時には、ＨＣＬＫではなくＣＣＬＫを使用して読み込みを行うため、その時点でタイミングずれは修正される。
【００３３】
図６はレジ調整とタイミングずらしを同時に行った時のタイミングチャートである。上から、ＨＣＬＫ、元ＨＳＹＮＣ、元ＤＡＴＡ、レジ調整後のＤＡＴＡ、タイミング調整後のＨＳＹＮＣ、レジ・タイミング調整後のＤＡＴＡである。
【００３４】
元ＤＡＴＡとレジ・タイミング調整後のＤＡＴＡを比較すると、Ｄ１〜Ｄ１０２４のＤＡＴＡが同一タイミングとなっており、タイミングずらしの効果がなくなっている。これは、レジ調整分で１ＣＬＫ分ＤＡＴＡを戻した（左に１画素ずらした）ことと、タイミング調整により１ＣＬＫ分ＤＡＴＡを遅らせたことが相殺し合ったためである。タイミングの相殺によって想定よりもノイズ放射が大きくなることを避けるため、レジ調整値を考慮に入れてタイミング調整する必要がある。
【００３５】
次に、図７〜１０を使ってレジ調整とタイミングずらしの相殺を避けて調整する方法について説明する。
【００３６】
図７はレジ調整前のタイミング調整のタイミングチャートである。上からＨＣＬＫ、Ｒ／Ｇ／ＢＨＳＹＮＣ、Ｒ／Ｇ／ＢＤＡＴＡ（初期）で従来の駆動タイミング、タイミング調整後のＲＨＳＹＮＣとＲＤＡＴＡ、ＧＨＳＹＮＣとＧＤＡＴＡ、ＢＨＳＹＮＣとＢＤＡＴＡで、これらはノイズ低減を目的としたパネルへのデータ出力タイミングである。
【００３７】
各データに対してどのようなタイミング調整を行うかを最終タイミング設定値で設定され、設定された通りに予めタイミングをずらしている。
【００３８】
図８はレジ調整を考慮に入れたタイミング調整のフローチャートを示している。
【００３９】
まずＳＴＥＰ１０１において、レジ調整含めてどの程度タイミング調整を行うかを決める量である、最終タイミング設定値を確認する。
【００４０】
ＳＴＥＰ１０２では現在のレジ調整量がどうなっているかを確認する。
【００４１】
最終タイミング設定値／レジ調整量／タイミング調整量は図９の対応表に示すように計算値が設定され、ＳＴＥＰ１０３ではＳＴＥＰ１０１／ＳＴＥＰ１０２で確認した計算値を使用してタイミング調整量を計算する。タイミング調整量の計算は、タイミング調整量＝最終タイミング設定値−水平レジ調整量＋Ａ×垂直レジ調整で計算される。Ａは製数値で、通常垂直レジ調整量はタイミング相殺にからまないため０で良いが、タイミング相殺に絡むような場合には０以外になる。
【００４２】
ＳＴＥＰ１０４では、ＳＴＥＰ１０３での計算結果からタイミング調整を行うか否かを決定する。
【００４３】
タイミング調整量が０の場合はそのまま終了し、タイミング調整量が０以外であればＳＴＥＰ１０５に進み、計算されたタイミング調整量分のタイミング調整を行って終了する。
【００４４】
図１０は図７に対してレジ調整が行われた場合のタイミングチャートである。上からＨＣＬＫ、ＨＳＹＮＣ、ＲＤＡＴＡの調整過程、ＧＤＡＴＡの調整過程、ＢＤＡＴＡの調整過程となっている（ＨＳＹＮＣ部分のタイミングずらしは省略してある）。
【００４５】
以下、図８のフローに沿って内容を説明する。
【００４６】
まず、ＲＤＡＴＡ部分を見てみると、ＲＤＡＴＡ（初期）状態において最終タイミング設定値は０となっている（ＳＴＥＰ１０１）。
【００４７】
一つ下のＲＤＡＴＡ（レジ調整後）の状態は、水平レジ調整量が右に１画素（図９より計算値＋１）かけられたことが分かる（ＳＴＥＰ１０２）。
【００４８】
それらを踏まえた、ＲＤＡＴＡ（タイミング調整後）は、最終タイミング設定値とレジ調整量から計算して、タイミング調整量は０−（＋１）＝−１となる（ＳＴＥＰ１０３）。
【００４９】
タイミング調整量が−１の為、タイミング調整を行うことにする（ＳＴＥＰ１０４）。
【００５０】
タイミング調整量−１分の調整、つまり（図９より）１ＣＬＫ分タイミングを戻す調整を行う（ＳＴＥＰ１０５）。
【００５１】
上記の結果、最終タイミングが０に調整されていることが見て取れる。
【００５２】
同様にＧＤＡＴＡ部分を見てみると、ＧＤＡＴＡ（初期）状態において最終タイミング設定値は＋２となっている（ＳＴＥＰ１０１）。
【００５３】
一つ下のＧＤＡＴＡ（レジ調整後）の状態は、水平レジ調整量が左に１画素（図８より計算値−１）かけられたことが分かる（ＳＴＥＰ１０２）。
【００５４】
それらを踏まえた、ＧＤＡＴＡ（タイミング調整後）は、最終タイミング設定値とレジ調整量から計算して、タイミング調整量は＋２−（−１）＝＋３となる（ＳＴＥＰ１０３）。
【００５５】
タイミング調整量が＋３の為、タイミング調整を行うことにする（ＳＴＥＰ１０４）。
【００５６】
タイミング調整量＋３分の調整、つまり（図８より）３ＣＬＫ分タイミングを進める調整を行う（ＳＴＥＰ１０５）。
【００５７】
上記の結果、最終タイミングが＋２に調整されていることが見て取れる。
【００５８】
次に、ＢＤＡＴＡ部分を見てみると、ＢＤＡＴＡ（初期）状態において最終タイミング設定値は＋１となっている（ＳＴＥＰ１０１）。
【００５９】
一つ下のＢＤＡＴＡ（レジ調整後）の状態は、水平レジ調整量が右に１画素（図８より計算値＋１）かけられたことが分かる（ＳＴＥＰ１０２）。
【００６０】
それらを踏まえた、ＢＤＡＴＡ（タイミング調整後）は、最終タイミング設定値とレジ調整量から計算して、タイミング調整量は＋１−（＋１）＝０となる（ＳＴＥＰ１０３）。
【００６１】
タイミング調整量が０の為、タイミング調整は行わない（ＳＴＥＰ１０４）。
【００６２】
上記の結果、最終タイミングが＋１に調整されていることが見て取れる。
【００６３】
レジ調整もしくは最終タイミング設定値を行うごとに図７のフローをたどることで、レジ調整値を考慮に入れたタイミング調整を行うことが出来る。最終タイミング設定値はパネル駆動回路４００の外部から設定できるようにしても良いし、所定値を決めて登録しておいても良い。
【００６４】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されない。本実施例では、ランプ電圧をサンプリングする構成のパネルに関して記述したが、デジタルデータを入力する形式のパネルであれば対応可能である。また、例えば前述の液晶パネルの解像度、透過型・反射型等の液晶パネル方式、及び水平走査線等の本数等、映像信号の入力形式（パラレル／シリアル／データ相数等）は限定されるものでは無い。その要旨の範囲内で種々の変形及び変更が可能である。
【符号の説明】
【００６５】
１００  Ｒパネル、１０１  Ｒパネル用フレキ、２００  Ｇパネル、
２０１  Ｇパネル用フレキ、３００  Ｂパネル、３０１  Ｂパネル用フレキ、
４００  パネル駆動回路、４１０  ＲＧＢデータパネル補正回路、
４２０  Ｒパネル用タイミングジェネレータ、４２１  Ｒパネル用レジ調整回路、
４２２  Ｒパネル用タイミング変更回路、４３０  Ｇパネル用タイミングジェネレータ、
４３１  Ｇパネル用レジ調整回路、４３２  Ｇパネル用タイミング変更回路、
４４０  Ｂパネル用タイミングジェネレータ、４４１  Ｂパネル用レジ調整回路、
４４２  Ｂパネル用タイミング変更回路、４５０  サンプリング制御回路、
５００  基板、５０１  ランプ電圧生成回路
【図１】
2017173467.tif 000003
【図２】
2017173467.tif 000004
【図３】
2017173467.tif 000005
【図４】
2017173467.tif 000006
【図５】
2017173467.tif 000007
【図６】
2017173467.tif 000008
【図７】
2017173467.tif 000009
【図８】
2017173467.tif 000010
【図９】
2017173467.tif 000011
【図１０】
2017173467.tif 000012