(57)【要約】【課題】内視鏡自体の遮光構造、配光特性または組立精度等によらず、固体撮像素子における有効画素開始位置を正確に算出する。【解決手段】光電変換部において生成した信号電荷に基づいて撮像信号を生成し出力するための複数の画素を備えた撮像素子２２と、撮像素子２２の基板電圧ＶＳＵＢを第１の電圧と当該第１の電圧より低い電圧であって前記光電変換部に電荷を逆注入可能とする第２の電圧、とに切り替えて設定することを可能とする基板電圧ＶＳＵＢ制御部２６と、撮像信号のエッジを抽出し有効画素開始位置を算出するＦＰＧＡ２５と、を備え、有効画素開始位置を算出する際は、基板電圧ＶＳＵＢを第２の電圧に設定して光電変換部に電荷が逆注入された状態にせしめた後、前記エッジを抽出して有効画素開始位置を算出する。【選択図】図２
2017120972.tif 000002
【特許請求の範囲】
【請求項１】
入射光に応じて光を光電変換して信号電荷を生成する複数の光電変換部を有し、当該光電変換部において生成した信号電荷に基づいて撮像信号を生成し出力するための複数の画素を備えた固体撮像素子と、
前記固体撮像素子の基板電圧を、所定の第１の電圧と当該第１の電圧より低い電圧であって前記光電変換部に電荷を逆注入可能とする第２の電圧、とに切り替えて設定することを可能とする基板電圧制御部と、
前記固体撮像素子から出力した前記撮像信号のエッジを抽出し、前記複数の画素に係る有効画素開始位置を算出する有効画素開始位置算出部と、
を備え、
前記有効画素開始位置算出部は、前記基板電圧を前記第２の電圧に設定するよう前記基板電圧制御部を制御して前記光電変換部に電荷が逆注入された状態にせしめた後、前記固体撮像素子から出力した前記撮像信号のエッジを抽出し、前記複数の画素に係る有効画素開始位置を算出する
ことを特徴とする撮像装置。
【請求項２】
前記有効画素開始位置算出部により算出された前記有効画素開始位置に係る情報を記憶する記憶部を備える請求項１に記載の撮像装置。
【請求項３】
前記有効画素開始位置に係る情報は、前記有効画素開始位置と水平同期信号との位相差に係る情報である
ことを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記固体撮像素子に接続され、前記撮像信号を伝送する伝送ケーブルを備え、
前記有効画素開始位置に係る情報は、前記伝送ケーブルを伝送する前記撮像信号の遅延量の情報である
ことを特徴とする請求項３に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関し、特に、固体撮像素子における有効画素開始位置を算出可能とする撮像装置に関する。
【背景技術】
【０００２】
被検体の内部の被写体を撮像する内視鏡、及び、内視鏡により撮像された被写体の観察画像を生成する画像処理装置等を具備する内視鏡システムが、医療分野及び工業分野等において広く用いられている。
【０００３】
このような内視鏡システムにおける内視鏡としては、従来、被写体像を入光する固体撮像素子として例えばＣＣＤイメージセンサを採用し、また、この固体撮像素子から出力されるアナログ撮像信号を伝送するケーブルを内部に配設する内視鏡が知られている（特許文献１参照）。
【０００４】
一方、この種の伝送ケーブルを配設する内視鏡においては、近年、撮像素子の高画素化および高速化に伴い、当該伝送ケーブル内を伝送する撮像信号の遅延が後段側（例えば、ビデオプロセッサ）における画像処理に影響を及ぼすようになってきた。
【０００５】
しかしながら、この伝送ケーブルにおける撮像信号の遅延量は、主として当該伝送ケーブルのケーブル長に起因することが知られていることから、従来、内視鏡ごとに予め当該遅延量を求めておくことにより、上述した後段側における画像処理への影響を排除することが可能となっている。
【０００６】
具体的には、内視鏡における固体撮像素子に一定の光を照射し、この固体撮像素子における複数の画素のうち当該照射光に反応し始める画素を有効画素の開始位置とみなすことで、伝送ケーブルに起因する遅延量を求め、この遅延量を当該内視鏡固有の遅延量として所定のメモリに記憶し、後段側の画素処理においてこの遅延量を考慮することにより、悪影響を排除することが可能となる。
【０００７】
すなわち、当該固体撮像素子における有効画素開始位置を正確に算出することができれば、この有効画素開始位置の算出結果と、上述した伝送ケーブルに由来する遅延に係るパラメータとに基づいて、当該内視鏡固有の「正しい遅延量」を求めることができることから、上述した「有効画素開始位置」を正確に算出することが重要となる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１０６４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
一方、この種の内視鏡においては、従来、内視鏡自体の遮光構造、配光特性または組立精度等により、固体撮像素子における光に反応し始める画素の位置（すなわち、上述した有効画素開始位置）を正確に求めることが困難となる虞があった。
【００１０】
この場合、すなわち、有効画素開始位置を誤って認識してしまうと、上述した理由により、伝送ケーブルに起因する「遅延量」についても間違って認識しまうこととなり、上記の「正しい遅延量」を得ることができない虞があった。
【００１１】
そして、この「正しい遅延量」を得ることができない場合、後段の画像処理において、例えば、色ずれ、または、レンズとの中心位置ずれという不具合を生じる虞があった。
【００１２】
本発明は上述した事情に鑑みてなされたものであり、内視鏡自体の遮光構造、配光特性または組立精度等によらず、固体撮像素子における有効画素開始位置を正確に算出することができる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の一態様の撮像装置は、入射光に応じて光を光電変換して信号電荷を生成する複数の光電変換部を有し、当該光電変換部において生成した信号電荷に基づいて撮像信号を生成し出力するための複数の画素を備えた固体撮像素子と、前記固体撮像素子の基板電圧を、所定の第１の電圧と当該第１の電圧より低い電圧であって前記光電変換部に電荷を逆注入可能とする第２の電圧、とに切り替えて設定することを可能とする基板電圧制御部と、前記固体撮像素子から出力した前記撮像信号のエッジを抽出し、前記複数の画素に係る有効画素開始位置を算出する有効画素開始位置算出部と、を備え、前記有効画素開始位置算出部は、前記基板電圧を前記第２の電圧に設定するよう前記基板電圧制御部を制御して前記光電変換部に電荷が逆注入された状態にせしめた後、前記固体撮像素子から出力した前記撮像信号のエッジを抽出し、前記複数の画素に係る有効画素開始位置を算出する。
【発明の効果】
【００１４】
本発明によれば、内視鏡自体の遮光構造、配光特性または組立精度等によらず、固体撮像素子における有効画素開始位置を正確に算出することができる撮像装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の第１の実施形態の内視鏡を含む内視鏡システムの構成を示す図である。
【図２】図２は、第１の実施形態の内視鏡を含む内視鏡システムの電気的な構成を示すブロック図である。
【図３】図３は、第１の実施形態の内視鏡における撮像素子およびの基板電圧ＶＳＵＢ制御部の構成を示すブロック図である。
【図４】図４は、第１の実施形態の内視鏡において、内視鏡構造等に問題が無いとした場合における有効画素開始位置の算出工程を示すフローチャートである。
【図５】図５は、第１の実施形態の内視鏡において、内視鏡構造等に問題が無いとした場合における有効画素開始位置の算出工程を示すタイミングチャートである。
【図６】図６は、第１の実施形態の内視鏡において、内視鏡構造等に問題が無いとした場合における、露光時の固体撮像素子に係るポテンシャル図である。
【図７】図７は、第１の実施形態の内視鏡において、内視鏡構造等に問題が無いとした場合における、読み出し時の固体撮像素子に係るポテンシャル図である。
【図８】図８は、第１の実施形態の内視鏡において、水平同期信号と有効画素開始位置との位相差を求める際の様子を示したタイミングチャートである。
【図９】図９は、第１の実施形態の内視鏡における有効画素開始位置の算出工程を示すフローチャートである。
【図１０】図１０は、第１の実施形態の内視鏡における有効画素開始位置の算出工程を示すタイミングチャートである。
【図１１】図１１は、第１の実施形態の内視鏡の有効画素開始位置の算出工程における電荷の逆注入時の固体撮像素子に係るポテンシャル図である。
【図１２】図１２は、第１の実施形態の内視鏡の有効画素開始位置の算出工程における読み出し時の固体撮像素子に係るポテンシャル図である。
【図１３】図１３は、従来の内視鏡において、内視鏡自体の遮光構造、配光特性および組立精度に問題が無く、有効画素領域とＯＢ画素領域との境界に光が適切に照射されている状態を示した説明図である。
【図１４】図１４は、従来の内視鏡において、内視鏡自体の遮光構造、配光特性または組立精度に問題が有り、有効画素領域とＯＢ画素領域との境界に光が十分に照射されていない状態を示した説明図である。
【図１５】図１５は、従来の内視鏡において、内視鏡自体の遮光構造、配光特性および組立精度に問題が無く、有効画素領域とＯＢ画素領域との境界に光が適切に照射されている状態における有効画素開始位置を示した説明図である。
【図１６】図１６は、従来の内視鏡において、内視鏡自体の遮光構造、配光特性および組立精度に問題が無い状態における、伝送ケーブルによる撮像信号の遅延状態を示したタイミングチャートである。
【図１７】図１７は、従来の内視鏡において、内視鏡自体の遮光構造、配光特性または組立精度に問題が有り、有効画素領域とＯＢ画素領域との境界に光が十分に照射されていない状態における有効画素開始位置を示した説明図である。
【図１８】図１８は、従来の内視鏡において、内視鏡自体の遮光構造、配光特性または組立精度に問題が有る状態における、伝送ケーブルによる撮像信号の遅延状態を示したタイミングチャートである。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の実施形態を説明する。
【００１７】
＜第１の実施形態＞
図１は、本発明の第１の実施形態の撮像装置を含む内視鏡システムの構成を示す図であり、図２は、第１の実施形態の撮像装置を含む内視鏡システムの電気的な構成を示すブロック図である。
【００１８】
なお、本実施形態においては、撮像装置として、固体撮像素子を有し被検体の内部の被写体を撮像する内視鏡を例に挙げて説明する。
【００１９】
図１、図２に示すように、本第１の実施形態の撮像装置（内視鏡）を有する内視鏡システム１は、被検体の観察し撮像する内視鏡２と、当該内視鏡２に接続され前記撮像信号を入力し所定の画像処理を施すビデオプロセッサ３と、被検体を照明するための照明光を供給する光源装置４と、撮像信号に応じた観察画像を表示するモニタ装置５と、を有している。
【００２０】
内視鏡２は、被検体の体腔内等に挿入される細長の挿入部６と、挿入部６の基端側に配設され術者が把持して操作を行う内視鏡操作部１０と、内視鏡操作部１０の側部から延出するように一方の端部が設けられたユニバーサルコード４１と、を有して構成されている。
【００２１】
挿入部６は、先端側に設けられた硬質の先端部７と、先端部７の後端に設けられた湾曲自在の湾曲部８と、湾曲部８の後端に設けられた長尺かつ可撓性を有する可撓管部９と、を有して構成されている。
【００２２】
前記ユニバーサルコード４１の基端側にはコネクタ４２が設けられ、当該コネクタ４２は光源装置４に接続されるようになっている。すなわち、コネクタ４２の先端から突出する流体管路の接続端部となる口金（図示せず）と、照明光の供給端部となるライトガイド口金（図示せず）とは光源装置４に着脱自在で接続されるようになっている。
【００２３】
さらに、前記コネクタ４２の側面に設けた電気接点部には接続ケーブル４３の一端が接続されるようになっている。そして、この接続ケーブル４３には、例えば内視鏡２における撮像素子２２（図２参照）からの撮像信号を伝送する信号線が内設され、また、他端のコネクタ部はビデオプロセッサ３に接続されるようになっている。
【００２４】
なお、前記コネクタ４２には、後述するＡＦＥ２４、ＦＰＧＡ２５、基板電圧ＶＳＵＢ制御部２６および当該内視鏡２における固有の所定ＩＤ情報（例えば、遅延データ等）を記憶した記憶部２７等（図２参照）が配設されている（これら各構成要素については、後に詳述する）。
【００２５】
ここで、本実施形態の内視鏡２の構成を説明するに先立って、本願発明の課題を明確にするために、内視鏡自体の遮光構造、配光特性または組立精度が、固体撮像素子における有効画素開始位置の算出に及ぼす影響について、図１３〜図１８を参照して説明する。
【００２６】
上述したように、伝送ケーブルに起因する、内視鏡固有の撮像信号に係る「正しい遅延量」を正確に求めるためには、固体撮像素子における有効画素開始位置を正確に算出することを要するが、内視鏡自体の遮光構造、配光特性または組立精度等により、この有効画素開始位置を正確に求めることが困難となる虞があった。
【００２７】
この場合、すなわち、有効画素開始位置を誤って認識してしまうと、上述した理由により、伝送ケーブルに起因する「遅延量」についても間違って認識しまうこととなり、上記の「正しい遅延量」を得ることができない虞があった。
【００２８】
図１３、図１５、図１６は、従来の内視鏡において、内視鏡自体の遮光構造、配光特性および組立精度に問題が無く、有効画素領域とＯＢ画素領域との境界に光が適切に照射されている状態を示した図であって、図１５は、有効画素開始位置を示した説明図であり、図１６は、伝送ケーブルによる撮像信号の遅延状態を示したタイミングチャートである。
【００２９】
図１３、図１５に示すように、内視鏡自体の遮光構造、配光特性および組立精度に問題が無い状態において撮像素子に光を照射すると、有効画素領域（図１５中、「画面」と表示）とＯＢ画素領域８１との境界には光が適切に照射されることとなる。
【００３０】
すなわちこのとき、図１５における有効画素領域とＯＢ画素領域８１との境界の拡大部が示すように、複数の画素のうちＯＢ画素領域８１における画素８２に対して、直近の有効画素面の左端の画素８３には適切に光が照射され、当該画素８３からは適切に撮像信号が出力されることとなる。
【００３１】
そしてこのとき内視鏡は、この画素８３の位置を当該内視鏡における「有効画素開始位置」として算出することができる。
【００３２】
ところで、上述したように、内視鏡先端部に配設された撮像素子からの撮像信号（図１６においては、先端部撮像信号）は、伝送ケーブルにおいて所定の遅延を生じることとなり、例えば、図１６に示す水平同期信号に対して、後段側（図１６においてはＣＶ部（ビデオプロセッサ３）撮像信号）において１クロック分の遅延を生じることとなる。
【００３３】
ここで、上述したように、有効画素開始位置を正確に算出できている以上、この遅延分（今の場合１クロック分）は、内視鏡固有の情報として正しく認識できるため、後段側において支障を来すことはない。
【００３４】
一方、内視鏡自体の遮光構造、配光特性または組立精度に問題が有り、有効画素領域とＯＢ画素領域との境界に光が十分に照射されていない状態を考える。
【００３５】
図１４、図１７、図１８は、従来の内視鏡において、内視鏡自体の遮光構造、配光特性または組立精度に問題が有り、有効画素領域とＯＢ画素領域との境界に光が十分に照射されていない状態を示した図であって、図１７は、有効画素開始位置を示した説明図であり、図１８は、伝送ケーブルによる撮像信号の遅延状態を示したタイミングチャートである。
【００３６】
図１４、図１７に示すように、内視鏡自体の遮光構造、配光特性および組立精度に問題が有る状態において撮像素子に光を照射すると、有効画素領域（図１７中、「画面」と表示）とＯＢ画素領域８１との境界には光が十分に照射されないこととなる（図１７中、斜線部分）。
【００３７】
すなわちこのとき、図１７における有効画素領域とＯＢ画素領域８１との境界の拡大部が示すように、複数の画素のうちＯＢ画素領域８１における画素８２に対して、直近の有効画素面の左端の画素８３には十分に光が照射されておらず、当該画素８３からは撮像信号が出力されない虞がある。
【００３８】
このとき内視鏡は、この画素８３を有効画素開始位置として算出することはなく、さらに右方向の画素（例えば、右隣の画素）の位置を当該内視鏡における「有効画素開始位置」として算出することとなる。
【００３９】
そして、もともと伝送ケーブルの遅延量が１クロック分である内視鏡の場合において、上述したように正しく有効画素開始位置を算出することができずに例えば、画素８３の右隣の画素の位置を有効画素開始位置と算出してしまうと、間違った遅延量（例えば、２クロック分の遅延量；図１８参照）として認識される虞がある。
【００４０】
そして、この「正しい遅延量」を得ることができない場合、後段の画像処理において、例えば、色ずれ、または、レンズとの中心位置ずれという不具合を生じる虞がある。
【００４１】
本願発明は、上述した事情に鑑みてなされたものであり、内視鏡自体の遮光構造、配光特性または組立精度等によらず、固体撮像素子における有効画素開始位置を正確に算出することができる撮像装置（内視鏡）を提供するものである。
【００４２】
図２に戻って、内視鏡２は、挿入部６の先端部７に配設された、被写体像を入光するレンズを含む対物光学系２１と、対物光学系２１における結像面に配設された撮像素子２２と、を備える。
【００４３】
また内視鏡２は、撮像素子２２から延出され、当該撮像素子２２から挿入部６、操作部１０、ユニバーサルコード４１を経て、コネクタ４２に至るまで配設されたケーブル２３を備える。
【００４４】
さらに内視鏡２は、ケーブル２３の後端側であってコネクタ４２に配設された、ＡＦＥ２４、ＦＰＧＡ２５、基板電圧ＶＳＵＢ制御部２６、記憶部２７等を有する。
【００４５】
撮像素子２２は、本実施形態においてはＣＣＤイメージセンサにより構成される。また、入射光に応じて光を光電変換して信号電荷を生成する複数の光電変換部であるフォトダイオード（ＰＤ）を有し、当該光電変換部において生成した信号電荷に基づいて撮像信号を生成し出力するための複数の画素を備える。
【００４６】
そして撮像素子２２は、被写体からの光学像が撮像面に結像されと、各画素に入射した光を光電変換部において光電変換してアナログ撮像信号を出力するようになっている。
【００４７】
また、撮像素子２２は、基板電圧（ＶＳＵＢ）を出力する出力端（ＶＳＵＢ出力端）を備えており、当該ＶＳＵＢ出力端は、ケーブル２３を経由して基板電圧ＶＳＵＢ制御部２６に接続されるようになっている（基板電圧ＶＳＵＢ制御部２６については、後に詳述する）。
【００４８】
ケーブル２３は、撮像素子２２の駆動信号および当該撮像素子２２からのアナログの撮像信号を伝送するケーブルであり、本実施形態においては、撮像素子２２からコネクタ４２に至るまで配設されている。
【００４９】
また、ケーブル２３を伝送するアナログ撮像信号は、上述したように、当該ケーブル２３において所定の遅延を生じることとなる（図１６等参照）。
【００５０】
ＡＦＥ（アナログフロントエンド）２４は、ケーブル２３を経たアナログ撮像信号に対して所定の処理を行う回路であり、公知のＣＤＳ（Correlation Double Sampling）回路およびアナログ／デジタル変換器（ＡＤ）等を備え、当該撮像信号をデジタル撮像信号として出力する。
【００５１】
ＦＰＧＡ２５は、いわゆるField Programmable Gate Arrayにより構成され、ビデオプロセッサ３からの動作制御を受け、各種のタイミング調整を行うタイミング調整部２８を形成する。
【００５２】
また、後述するようにＦＰＧＡ２５は、基板電圧ＶＳＵＢ制御部２６に対してＶＳＵＢ制御信号を送出する役目を果たすようになっている。
【００５３】
基板電圧ＶＳＵＢ制御部２６は、撮像素子２２に接続され、本願発明の特徴をなす基板電圧ＶＳＵＢを制御する。
【００５４】
＜基板電圧制御部および有効画素開始位置算出部について＞
以下、基板電圧制御部である基板電圧ＶＳＵＢ制御部２６および有効画素開始位置算出部であるＦＰＧＡ２５について詳しく説明する。
【００５５】
図３は、第１の実施形態の内視鏡における撮像素子２２およびの基板電圧ＶＳＵＢ制御部２６の構成を示すブロック図である。
【００５６】
図３に示すように基板電圧ＶＳＵＢ制御部２６は、撮像素子２２における前記ＶＳＵＢ出力端に接続されると共に、ＦＰＧＡ２５からの制御信号が入力される基板電圧ＶＳＵＢ切替部６１と、基板電圧ＶＳＵＢ切替部６１の一出力端に接続されると共に、垂直同期信号ドライバに接続される出力コンデンサ６２と、基板電圧ＶＳＵＢ切替部６１の他の出力端に接続されたＶＳＵＢ切替用電圧源６３と、を備える。
【００５７】
基板電圧ＶＳＵＢ切替部６１は、ＦＰＧＡ２５からの制御信号（ＶＳＵＢ電圧制御）により切り替えられるスイッチであり、撮像素子２２の基板電圧ＶＳＵＢを、内視鏡２内部電圧である第１の電圧と（図３におけるスイッチ状態）、当該第１の電圧とは異なる第２の電圧とのいずれかに設定することができるようになっている。
【００５８】
ＶＳＵＢ切替用電圧源６３は、前記基板電圧ＶＳＵＢ切替部６１のスイッチが当該電圧源側に切り替わった際に、撮像素子２２の基板電圧ＶＳＵＢが前記第２の電圧に設定可能となるような電圧源である。
【００５９】
具体的に前記第２の電圧は、前記第１の電圧より低い電圧であって撮像素子２２における光電変換部（フォトダイオードＰＤ）に電荷を逆注入可能とする電圧である。
【００６０】
また、ＦＰＧＡ２５は、上述したように、基板電圧ＶＳＵＢ制御部２６に対してＶＳＵＢ制御信号を送出する役目を果たすと共に、撮像素子２２から出力した前記撮像信号のエッジを抽出し、前記複数の画素に係る有効画素開始位置を算出する有効画素開始位置算出部としての役目を果たす。
【００６１】
さらにＦＰＧＡ２５は、撮像素子２２が遮光された状態（例えば、工場出荷時等）において、前記基板電圧ＶＳＵＢを前記第２の電圧に設定するよう前記基板電圧ＶＳＵＢ切替部６１を制御して前記光電変換部ＰＤに電荷が逆注入された状態にせしめた後、撮像素子２２から出力した前記撮像信号のエッジを抽出し、前記複数の画素に係る有効画素開始位置を算出することを可能とする。
【００６２】
なお、本実施形態においては、工場出荷時等において撮像素子２２が遮光された状態で前記光電変換部ＰＤに電荷を逆注入し、撮像素子２２から出力した撮像信号のエッジを抽出し、前記複数の画素に係る有効画素開始位置を算出するものととした。
【００６３】
しかしながら、本願発明は、撮像素子２２が遮光されているかいないか関わらず、前記光電変換部ＰＤに電荷を逆注入することで、撮像信号のエッジを抽出し、有効画素開始位置を算出することができる。
【００６４】
記憶部２７は、当該内視鏡２における固有の情報、例えば、例えば、ケーブル２３に起因する遅延データ等を不揮発的に記憶する記憶部である。
【００６５】
＜有効画素開始位置の算出方法＞
次に、本実施形態における有効画素開始位置の算出方法について説明する。
【００６６】
まず、内視鏡自体の遮光構造、配光特性および組立精度等に問題が無いとした場合における有効画素開始位置の算出工程について説明する。
【００６７】
図４は、第１の実施形態の内視鏡において、内視鏡構造等に問題が無いとした場合の、有効画素開始位置の算出工程を示すフローチャートであり、図５は、同タイミングチャートである。
【００６８】
また、図６は、同じく内視鏡構造等に問題が無いとした場合における、露光時の固体撮像素子に係るポテンシャル図であり、図７は、読み出し時の固体撮像素子に係るポテンシャル図である。
【００６９】
さらに、図８は、第１の実施形態の内視鏡において、水平同期信号（ＨＤ）と有効画素（ＤＥ）における有効画素開始位置との位相差を求める際の様子を示したタイミングチャートである。
【００７０】
図４、図５に示すように、工場出荷維時において撮像素子２２に所定の光が照射されると（ステップＳ１１）、撮像素子２２は露光制御と共に読み出し制御され、所定の画像情報を取得する（ステップＳ１２）。
【００７１】
このとき、ＦＰＧＡ２５からの制御信号により基板電圧ＶＳＵＢ切替部６１は前記第１の電圧側（図３に示す状態）に設定され、すなわち、撮像素子２２の基板電圧ＶＳＵＢは、当該内視鏡２の内部電圧である第１の電圧に設定された状態にある。
【００７２】
また、撮像素子２２における露光時においては、図６のポテンシャル図に示すように、光電変換部であるフォトダイオードＰＤのポテンシャル井戸には、照射された光量に応じて電荷が発生することとなる。
【００７３】
続いて撮像素子２２における読み出し時においては、内視鏡２は、読み出しゲートを制御し、図７のポテンシャル図に示すように、フォトダイオードＰＤと垂直転送路ＶＣＣＤとの間のポテンシャル障壁を低くし、フォトダイオードＰＤに貯められた電荷を垂直転送路ＶＣＣＤに向けて移動する。
【００７４】
その後、内視鏡２におけるＦＰＧＡ２５は、撮像素子２２において取得した画像からエッジ部（ＯＢ画素（ＰＤ有り）の開始位置）を抽出し（ステップＳ１３）、抽出したエッジ部の画素位置から有効画素開始位置を算出すると共に、当該有効画素開始位置と水平同期信号との位相差を求める（図４のステップＳ１４および図８参照）。
【００７５】
ここで、ＯＢ画素（ＰＤ有り）の開始位置から有効画素までの距離は、内視鏡ごと（撮像素子ごと）に決まる値であるため、抽出したエッジ部位置（ＯＢ画素の開始位置）から有効画素開始位置を算出することが可能となる。
【００７６】
なお、本実施形態においては、ＯＢ画素としてＰＤ有りのものと採用したが、仮にＯＢ画素としてＰＤが無い場合は、抽出したエッジ部が有効画素開始位置となる。
【００７７】
この後、内視鏡２は、算出した有効画素開始位置および前記位相差の情報から、当該内視鏡２に係る「遅延量」のデータを求め、当該遅延量のデータを記憶部２７に記憶する（ステップＳ１５）。
【００７８】
次に、内視鏡自体の遮光構造、配光特性および組立精度等に問題が有る場合であっても対応可能な本実施形態における有効画素開始位置の算出工程について説明する。
【００７９】
図９は、第１の実施形態の内視鏡における有効画素開始位置の算出工程を示すフローチャートであり、図１０は、同タイミングチャートである。
【００８０】
また、図１１は、第１の実施形態の内視鏡の有効画素開始位置の算出工程における電荷の逆注入時の固体撮像素子に係るポテンシャル図であり、図１２は、同読み出し時の固体撮像素子に係るポテンシャル図である。さらに、図８は、第１の実施形態の内視鏡において、水平同期信号（ＨＤ）と有効画素（ＤＥ）における有効画素開始位置との位相差を求める際の様子を示したタイミングチャートである。
【００８１】
図９、図１０に示すように、本実施形態の内視鏡２は、工場出荷維時における撮像素子２２が遮光状態の際に、ＦＰＧＡ２５からの制御信号により基板電圧ＶＳＵＢ切替部６１をＶＳＵＢ切替用電圧源６３側に設定する。このとき、撮像素子２２の基板電圧ＶＳＵＢは、ＶＳＵＢ切替用電圧源６３に応じた第２の電圧（第１の電圧より低い電圧）に設定される（ステップＳ２１）。
【００８２】
ここで、撮像素子２２の基板電圧ＶＳＵＢが第２の電圧に設定された際、撮像素子２２は遮光状態にあって光が照射されるものではないのだが、図１１のポテンシャル図に示すように、光電変換部であるフォトダイオードＰＤのポテンシャル井戸には、当該第２の電圧に応じた電荷が逆注入され、あたかも光が照射された如く電荷が貯まることとなる。
【００８３】
この後、内視鏡２は、撮像素子２２における読み出し時においては、読み出しゲートを制御し、図１２のポテンシャル図に示すように、フォトダイオードＰＤと垂直転送路ＶＣＣＤとの間のポテンシャル障壁を低くし、フォトダイオードＰＤに貯められた電荷を垂直転送路ＶＣＣＤに向けて移動する。
【００８４】
上述した工程によりフォトダイオードＰＤから電荷を読み出した後、ＦＰＧＡ２５の制御により基板電圧ＶＳＵＢ切替部６１を前記第１の電圧側（図３に示す状態）に設定し、すなわち、撮像素子２２の基板電圧ＶＳＵＢを、当該内視鏡２の内部電圧である第１の電圧に戻し（ステップＳ２２）、撮像素子２２から上記同様に画像を取得する。
【００８５】
その後、内視鏡２におけるＦＰＧＡ２５は、上記同様に、撮像素子２２において取得した画像からエッジ部（ＯＢ画素（ＰＤ有り）の開始位置）を抽出し（ステップＳ２４）、抽出したエッジ部の画素位置から有効画素開始位置を算出すると共に、当該有効画素開始位置と水平同期信号との位相差を求める（図９のステップＳ２５および図８参照）。
【００８６】
この後、内視鏡２は、算出した有効画素開始位置および前記位相差の情報から、上記同様に当該内視鏡２に係る「遅延量」のデータを求め、当該遅延量のデータを記憶部２７に記憶する（ステップＳ２６）。
【００８７】
以上説明したように、本実施形態においては、撮像素子２２の有効画素開始位置を算出する工程において、撮像素子２２の基板電圧ＶＳＵＢを切り替えることにより光電変換部であるフォトダイオードＰＤに対して電荷を逆注入する工程を設けることで、撮像素子２２に照射される光によらず、有効画素開始位置を正確に算出することができる。
【００８８】
換言すれば、内視鏡自体の遮光構造、配光特性または組立精度に問題が有り、有効画素領域とＯＢ画素領域との境界に光が十分に照射されていない状態が発生し得る場合であっても、有効画素開始位置を正確に算出することを可能とし、ひいては、ケーブルに起因する撮像信号の遅延量を「正しい遅延量」として求めることができる。
【００８９】
本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【符号の説明】
【００９０】
１…内視鏡システム
２…内視鏡
３…ビデオプロセッサ
４…光源
５…モニタ装置
２１…対物光学系
２２…撮像素子
２３…ケーブル
２４…アナログフロントエンド回路（ＡＦＥ）
２５…ＦＰＧＡ
２６…基板電圧ＶＳＵＢ制御部
２７…記憶部
２８…タイミング調整部
３１…画像処理部
３２…映像出力部
３３…動作制御部
６１…基板電圧ＶＳＵＢ切替部
６３…ＶＳＵＢ切替用電圧源
【図１】
2017120972.tif 000003
【図２】
2017120972.tif 000004
【図３】
2017120972.tif 000005
【図４】
2017120972.tif 000006
【図５】
2017120972.tif 000007
【図６】
2017120972.tif 000008
【図７】
2017120972.tif 000009
【図８】
2017120972.tif 000010
【図９】
2017120972.tif 000011
【図１０】
2017120972.tif 000012
【図１１】
2017120972.tif 000013
【図１２】
2017120972.tif 000014
【図１３】
2017120972.tif 000015
【図１４】
2017120972.tif 000016
【図１５】
2017120972.tif 000017
【図１６】
2017120972.tif 000018
【図１７】
2017120972.tif 000019
【図１８】
2017120972.tif 000020