(57)【要約】【課題】サーバブレードを構成する要素ごとに電力制御を行うための新たな仕組みを提供する。【解決手段】  例示的な実施形態のサーバブレードは、他のサーバブレードからの制御情報を受信するように構成されたインタフェースと、複数のプロセッサを有する。前記制御情報に基づき、前記複数のプロセッサの少なくとも一つに対して、消費電力を減らす制御が行われる。【選択図】図１６
2017173885.tif 000002
【特許請求の範囲】
【請求項１】
他のサーバブレードからの制御情報を受信するように構成されたインタフェースと、
複数のプロセッサを有し、
前記制御情報に基づき、前記複数のプロセッサの少なくとも一つに対して、消費電力を減らす制御が行われる、
サーバブレード。
【請求項２】
前記消費電力を減らす制御は、
前記制御の対象であるプロセッサに対して所定のコマンドを送ることによって、前記制御の対象であるプロセッサをスリープモードに移行させる制御である、
請求項１に記載のサーバブレード。
【請求項３】
前記インタフェースが前記他のサーバブレードから第２の制御情報を受信した場合に、
前記第２の制御情報に基づき、前記複数のプロセッサすべての消費電力を減らす制御が行われる、
請求項１または２に記載のサーバブレード。
【請求項４】
前記複数のプロセッサは、
第１のプロセッサと、
少なくとも一つの第２のプロセッサとから構成され、
前記第１のプロセッサは、
前記第２のプロセッサの消費電力を減らす制御を、前記制御情報に基づき行う、
請求項１乃至３のいずれか一項に記載のサーバブレード。
【請求項５】
前記第１のプロセッサと前記第２のプロセッサとを接続する制御回路を更に有し、
前記制御回路は、
前記制御情報に応じて前記第１のプロセッサから送られる信号に基づき、前記第２のプロセッサの消費電力を実質的にゼロにする制御を行う、
請求項４に記載のサーバブレード。
【請求項６】
前記第１のプロセッサが、
前記少なくとも一つの第２のプロセッサに対してヘルスチェックを行い、
前記ヘルスチェックに対する応答の有無によって、前記第２のプロセッサの状態が把握される、
請求項４または５に記載のサーバブレード。
【請求項７】
前記インタフェースが前記他のサーバブレードから第３の制御情報を受信した場合に、
前記第１のプロセッサは、前記第３の制御情報に基づき、前記制御が行われている第２のプロセッサに対して、前記制御の解除を行う、
請求項４乃至６のいずれか一項に記載のサーバブレード。
【請求項８】
第１のサーバブレードと、
少なくとも一つの第２のサーバブレードとを有し、
前記第２のサーバブレードは複数のプロセッサを有し、
前記第１のサーバブレードから前記第２のサーバブレードに対して送られる制御情報に基づき、前記複数のプロセッサの少なくとも一つの消費電力を減らす制御が、行われる、
通信装置。
【請求項９】
他のサーバブレードからの制御情報を受信し、
前記制御情報に基づき、サーバブレードに含まれる複数のプロセッサの少なくとも一つに対して、消費電力を減らす制御を行う、
制御方法。
【請求項１０】
他のサーバブレードからの制御情報を受信し、
前記制御情報に基づき、サーバブレードに含まれる複数のプロセッサの少なくとも一つに対して、消費電力を減らす制御を行う、
ことをコンピュータに実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、サーバブレード、通信装置、制御方法、プログラムに関する。
【背景技術】
【０００２】
特許文献１には、ブレードサーバの消費電力を低減するための技術が開示されている。特許文献１記載のブレードサーバシステムは、サーバブレードの状態を監視し、サーバブレードの機能停止状態を検出する。サーバブレードの機能停止状態が検出されると、サーバブレードへの電力供給が切断される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２１０７２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１において、サーバブレードへの電力供給が切断されるため、このサーバブレードを構成する要素に電力が供給されない。このため、サーバブレードを構成する要素ごとの電力制御ができない。
【０００５】
例示的な実施形態の目的は、サーバブレードを構成する要素ごとに電力制御を行うための新たな仕組みを提供することである。
【０００６】
なお、この目的は、本明細書に開示される実施形態が達成しようとする複数の目的の１つに過ぎないことに留意されるべきである。その他の目的又は課題と新規な特徴は、本明細書の記述又は添付図面から明らかにされる。
【課題を解決するための手段】
【０００７】
例示的な実施形態のサーバブレードは、他のサーバブレードからの制御情報を受信するように構成されたインタフェースと、複数のプロセッサを有する。前記制御情報に基づき、前記複数のプロセッサの少なくとも一つに対して、消費電力を減らす制御が行われる。
【０００８】
例示的な実施形態の通信装置は、第１のサーバブレードと、少なくとも一つの第２のサーバブレードを有する。前記第２のサーバブレードは複数のプロセッサを有する。前記第１のサーバブレードから前記第２のサーバブレードに対して送られる制御情報に基づき、前記複数のプロセッサの少なくとも一つの消費電力を減らす制御が、行われる。
【０００９】
例示的な実施形態の制御方法は、他のサーバブレードからの制御情報を受信し、前記制御情報に基づき、サーバブレードに含まれる複数のプロセッサの少なくとも一つに対して、消費電力を減らす制御を行う。
【００１０】
例示的な実施形態のプログラムは、他のサーバブレードからの制御情報を受信し、前記制御情報に基づき、サーバブレードに含まれる複数のプロセッサの少なくとも一つに対して、消費電力を減らす制御を行うことをコンピュータに実行させる。
【発明の効果】
【００１１】
例示的な実施形態によれば、サーバブレードを構成する要素ごとに電力制御を行うための新たな仕組みを提供できる。
【図面の簡単な説明】
【００１２】
【図１】第１の例示的な実施形態の通信装置を示す。
【図２】第１の例示的な実施形態のブレードを示す。
【図３】第１の例示的な実施形態に関する消費電力の比較例を示す。
【図４】第１の例示的な実施形態におけるブレード単位の制御の例を示す。
【図５】第１の例示的な実施形態における、ブレード単位とプロセッサ単位の制御の例を示す。
【図６】第１の例示的な実施形態における、省電力制御の第１の状態を示す。
【図７】第１の例示的な実施形態における、省電力制御の第２の状態を示す。
【図８】第１の例示的な実施形態における、省電力制御の第３の状態を示す。
【図９】第１の例示的な実施形態における、省電力を解除する制御に関する第１の状態を示す。
【図１０】第１の例示的な実施形態における、省電力を解除する制御に関する第２の状態を示す。
【図１１】第１の例示的な実施形態における、省電力を解除する制御に関する第３の状態を示す。
【図１２】第１の例示的な実施形態の省電力制御に関する動作を示す。
【図１３】第１の例示的な実施形態の省電力を解除する制御に関する動作を示す。
【図１４】第２の例示的な実施形態におけるサーバブレードの一例を示す。
【図１５】第４の例示的な実施形態における通信装置の例を示す。
【図１６】第４の例示的な実施形態におけるサーバブレードの一例を示す。
【図１７】第４の例示的な実施形態における他のサーバブレードの一例を示す。
【発明を実施するための形態】
【００１３】
以下において、添付図面を参照しながら、例示的な（exemplary）実施形態が詳細に示される。各図面において、同一又は対応する要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。以下に説明される複数の例示的な実施形態は、独立に実施されることもできるし、適宜組み合わせて実施されることもできる。
【００１４】
また、本明細書及び図面において、実質的に同一の機能構成を有する複数の構成要素を、同一の符号の後に異なるアルファベットを付して区別する場合もある。例えば、実質的に同一の機能構成を有する複数の構成を、必要に応じてＣＰＵ１０２Ａ、１０２Ｂおよび１０２Ｃのように区別する。ただし、実質的に同一の機能構成を有する複数の構成要素の各々を特に区別する必要がない場合、同一符号のみを付する。例えば、ＣＰＵ１０２Ａ、１０２Ｂおよび１０２Ｃを特に区別する必要が無い場合には、単にＣＰＵ１０２と称する。
【００１５】
１．第１の例示的な実施形態
図１は、第１の例示的な実施形態のサーバを示す。
図１において、通信装置１は、ラック搭載型の装置（通信設備またはブレードサーバ）である。通信装置１には、複数のサーバが搭載されている。複数のサーバの一つは、サーバブレード（またはブレード）ともいう。サーバブレードが複数搭載されることによって、通信装置１の処理能力が高められ得る。
【００１６】
図１の例において、通信装置１は、複数のブレード２ａ〜２ｉを有する。複数のブレード２は、マスタブレードと、スレーブブレードとを含む。図１はあくまで一例であり、通信装置１が、１台のマスタブレードと、１台のスレーブブレードとから構成されてもよい。
【００１７】
マスタブレードは、スレーブブレードの状態を監視するように構成される。または、マスタブレードは、スレーブブレードの制御を行うように構成される。
【００１８】
スレーブブレードは、通信装置１に少なくとも一つ搭載される。複数のスレーブブレードが通信装置１に搭載されることにより、通信装置１の処理負荷への耐性が強化される。また、複数のスレーブブレードが通信装置１に搭載されることにより、通信装置１の冗長化が図られる。
【００１９】
各ブレード２（マスタブレード及び／又はスレーブブレード）は、省電力モードへ移行可能に構成される。
【００２０】
省電力モードに移行した場合、ブレード２の省電力化が実現できる。例えば、マスタブレード又はスレーブブレード単位で省電力モードが実行されることによって、負荷の状態に合わせてブレード単位で消費電力を低減する事ができる。
【００２１】
また、各ブレードは、ヘルスチェック機能を備えていても良い。この詳細は後述される。
【００２２】
図２は、第１の例示的な実施形態のブレード（サーバブレード）の一例を示す。
図２のブレード２には、複数のＣＰＵ１０が搭載されている。これによって、ブレード２単体の処理能力を高めることができる。図２の例において、ブレード２には、４つのＣＰＵ１０Ａ、ＣＰＵ１０Ｂ、ＣＰＵ１０Ｃ、ＣＰＵ１０Ｄが搭載されている。
【００２３】
ここで、複数のＣＰＵ１０は、メインＣＰＵ１０１とサブＣＰＵ１０２とを有する。
【００２４】
メインＣＰＵ１０１は、ブレード２上に搭載された各構成要素の状態監視や制御を行う。各構成要素は、例えば、サブＣＰＵ１０２、インタフェース２０、メモリ３０、ストレージ４０、電源５０、ファン６０等である。
【００２５】
サブＣＰＵ１０２は、信号処理を行う。例えば、信号処理の負荷が高い場合、処理負荷に応じて、サブＣＰＵ１０２の稼動数を変更することができる。
【００２６】
本実施形態によれば、ブレードに設けられたプロセッサ単位の省電力化が実現できる。言い換えれば、サーバブレードにおける、部品レベルでの省電力機能が実現できる。
【００２７】
通信設備に搭載されている全サーバブレードの全プロセッサを動かすことによって、高いトラヒック時等の高い処理能力が求められる状況に対応できる。一方、たとえばサーバブレード1台の1プロセッサで対応可能な低いトラヒックの状況において、全サーバブレードの全プロセッサを動かすことは電力効率の無駄が生じる。本実施形態によれば、このような状況であってもプロセッサ単位の電力制御を行うことによって、状況に対して最適な処理を行いつつ、省電力化を実現できる。
【００２８】
また、例えば、通信トラヒックは曜日、時間帯、場所等によって大きく変動する。本実施形態によれば、このような変動が大きな状況に対しても柔軟に対応できる。
【００２９】
図３は、第１の例示的な実施形態に関する消費電力の比較例を示す。
この例において、ブレード単位の消費電力とプロセッサ単位の消費電力が比較されている。縦軸は消費電力を、横軸は処理能力を、示している。ブレード単位の消費電力は、点線にて示される。プロセッサ単位の消費電力は、実線にて示される。
【００３０】
ブレード単位で制御する場合、ブレードに搭載している全てのプロセッサの電源を入れておく必要がある。例えば、ブレード単位の制御は、１つのプロセッサで足りる処理であっても、ブレードに含まれる全てのプロセッサの電源を入れる必要がある。
【００３１】
一方、プロセッサ単位で制御する場合、１つのプロセッサのみ電源を入れれば良い。
【００３２】
したがって、プロセッサ単位での制御は、ブレード単位での制御に比べて、より細かな電力制御を行うことができる。
【００３３】
図３には、プロセッサ単位で制御することで、ブレード単位の制御よりも消費電力が抑えられ、改善した例が示されている。図３中の点線と実線にて囲まれた領域（網掛けで示されている）が、この改善された分の消費電力を示す。
【００３４】
図４は、第１の例示的な実施形態におけるブレード単位の制御の例を示す。
図４において、通信装置１は、１つのマスタブレード２１と複数のスレーブブレード２２から構成される。
【００３５】
マスタブレード２１はＣＰＵ１００を有する。なお、説明を簡単にするため、ＣＰＵ１００は一つのみ示されたが、複数のＣＰＵがマスタブレード２１に設けられてもよい。ＣＰＵ１００は、スレーブブレード２２を制御する。本例では、ＣＰＵ１００は、スレーブブレード２２ｂ及びスレーブブレード２２ｃに対して、ブレード単位の省電力化制御を行う。ＣＰＵ１００は、スレーブブレード２２ｂ及びスレーブブレード２２ｃに対して、制御情報を送ることによって、ブレード単位の省電力化制御を行う。
【００３６】
スレーブブレード２２は、メインＣＰＵ１０１と少なくとも一つのサブＣＰＵ１０２とを有する。
【００３７】
この例では、スレーブブレード２２ｂ及びスレーブブレード２２ｃは、省電力モードに遷移（移行）する。一方、スレーブブレード２２ａにおける全てのＣＰＵが動作している。
【００３８】
図５は、第１の例示的な実施形態における、ブレード単位とプロセッサ単位の制御の例を示す。
【００３９】
図５の例では、スレーブブレード２２ａに対して、プロセッサ単位の制御が行われる。一方、スレーブブレード２２ｂ及び２２ｃに対して、ブレード単位の制御が行われる。スレーブブレード２２ａにおける処理負荷が低いため、スレーブブレード２２ａにおけるサブＣＰＵ１０２が１基あれば、この負荷に対する処理能力が足りる場合が示されている。
【００４０】
この例において、スレーブブレード２２ｂ及び２２ｃは、省電力モードに遷移可能である。
【００４１】
さらに、スレーブブレード２２ａは、サブＣＰＵ１０２ＢとサブＣＰＵ１０２Ｃとを、省電力モードに遷移可能である。プロセッサ単位で省電力することができることで、都合２基分のサブＣＰＵ１０２の消費電力の低減を追加で行える。
【００４２】
このように、ブレード単位とプロセッサ単位の省電力制御が組み合わされることで、通信装置１が処理する通信トラヒックの状況や処理負荷に応じた柔軟な電力制御が実現される。
【００４３】
次に、本実施形態に係る省電力化のための動作の詳細が図６〜図８に示される。
【００４４】
図６は、第１の例示的な実施形態における、省電力制御の第１の状態を示す。
図６において、マスタブレード２１からスレーブブレード２２に対して、省電力制御が発行される。省電力制御の発行とは、マスタブレード２１からスレーブブレード２２に対して制御情報を与える（送信する）ことをいう。省電力制御の発行とは、マスタブレード２１がスレーブブレード２２を制御しスレーブブレード２２の消費電力を低減することをいう。
【００４５】
プロセッサ単位の制御の場合、スレーブブレード２２ａが、マスタブレード２１からの制御をうける。例えば、マスタブレード２１からの制御情報が、メインＣＰＵ１０１に与えられる。この制御情報は、サブＣＰＵ１０２ＢとサブＣＰＵ１０２Ｃの省電力化を行うよう制御することを、示す。
【００４６】
マスタブレード２１は、スレーブブレード２２ｂおよびスレーブブレード２２ｃに対して、ブレード単位の省電力化を行うための制御情報（第２の制御情報ともいう）を与える。
【００４７】
図７は、第１の例示的な実施形態における、省電力制御の第２の状態を示す。
図７において、マスタブレード２１からの制御情報に基づき、スレーブブレード２２ａのメインＣＰＵ１０１は、サブＣＰＵ１０２ＢとサブＣＰＵ１０２Ｃに対して、省電力制御を発行する。
【００４８】
サブＣＰＵ１０２ＢとサブＣＰＵ１０２Ｃは、メインＣＰＵ１０１からの省電力制御を受けて、自プロセッサの省電力制御を行う。
【００４９】
なお、マスタブレード２１から与えられた、ブレード単位の省電力化を行うための制御情報を受けて、スレーブブレード２２ｂおよびスレーブブレード２２ｃは、ブレード単位の省電力化を行う。例えば、スレーブブレード２２ｂおよびスレーブブレード２２ｃは、サブＣＰＵ１０２Ａ、Ｂ及びＣ全ての省電力化を実施する。
【００５０】
図８は、第１の例示的な実施形態における、省電力制御の第３の状態を示す。
この状態において、スレーブブレード２２が省電力モードに遷移している。スレーブブレード２２ａでは、サブＣＰＵ１０２Ｂ及びサブＣＰＵ１０２Ｃが省電力化状態である。スレーブブレード２２ａのメインＣＰＵ１０１はスレーブブレード２２ａを制御するため起動したままの状態である。また、スレーブブレード２２ａのサブＣＰＵ１０２Ａは、負荷が低い場合の処理を行うために、起動したままの状態である。
【００５１】
次に、本実施形態に係る省電力解除のための動作の詳細が図９〜図１１に示される。
【００５２】
図９は、第１の例示的な実施形態における、省電力を解除する制御に関する第１の状態を示す。
図９において、マスタブレード２１からスレーブブレード２２に対して、省電力制御の解除が発行される。省電力制御の解除の発行とは、マスタブレード２１からスレーブブレード２２に対して省電力制御を解除するための制御情報（第３の制御情報ともいう）を与えることをいう。省電力制御の発行とは、マスタブレード２１がスレーブブレード２２を制御しスレーブブレード２２の省電力制御を解除することをいう。
【００５３】
プロセッサ単位の制御の場合、スレーブブレード２２ａが、マスタブレード２１からの制御をうける。例えば、マスタブレード２１からの省電力制御を解除するための制御情報が、メインＣＰＵ１０１に与えられる。この制御情報は、サブＣＰＵ１０２ＢとサブＣＰＵ１０２Ｃの省電力制御を解除するよう制御することを、示す。
【００５４】
マスタブレード２１は、スレーブブレード２２ｂおよびスレーブブレード２２ｃに対して、ブレード単位の省電力制御を解除するための制御情報を与える。
【００５５】
図１０は、第１の例示的な実施形態における、省電力を解除する制御に関する第２の状態を示す。
図１０において、マスタブレード２１からの省電力制御を解除するための制御情報に基づき、スレーブブレード２２ａのメインＣＰＵ１０１は、サブＣＰＵ１０２ＢとサブＣＰＵ１０２Ｃに対して、省電力制御の解除を発行する。
【００５６】
サブＣＰＵ１０２ＢとサブＣＰＵ１０２Ｃは、メインＣＰＵ１０１からの省電力制御の解除を受けて、自プロセッサの省電力状態を解除する。
【００５７】
なお、マスタブレード２１から与えられた、ブレード単位の省電力制御を解除するための制御情報を受けて、スレーブブレード２２ｂおよびスレーブブレード２２ｃは、ブレード単位の省電力化の解除を行う。例えば、スレーブブレード２２ｂおよびスレーブブレード２２ｃは、サブＣＰＵ１０２Ａ、Ｂ及びＣ全ての省電力化の解除を実施する。
【００５８】
図１１は、第１の例示的な実施形態における、省電力を解除する制御に関する第３の状態を示す。
この状態において、スレーブブレード２２における省電力モードが解除されている。スレーブブレード２２ａでは、サブＣＰＵ１０２Ｂ及びサブＣＰＵ１０２Ｃが省電力化状態から省電力解除の状態に遷移している。スレーブブレード２２ａのサブＣＰＵ１０２Ｂ及びサブＣＰＵ１０２Ｃは、省電力化状態から省電力解除の状態に遷移している。
【００５９】
図１２は、第１の例示的な実施形態の省電力制御に関する動作を示す。
【００６０】
Ｓ１１において、マスタブレード２１は、スレーブブレード２２に対して、Ｈｅａｌｔｈ  Ｃｈｅｃｋを送る。なお、Ｈｅａｌｔｈ  ＣｈｅｃｋはＨｅａｌｔｈ  ＣｈｅｃｋコマンドあるいはＨｅａｌｔｈ  Ｃｈｅｃｋのための要求等と言い換えることができる。
【００６１】
Ｓ１２において、スレーブブレード２２は、マスタブレード２１に対して、Ｈｅａｌｔｈ  Ｃｈｅｃｋ  Ｒｅｐｌｙを返す。
【００６２】
このように、マスタブレード２１はスレーブブレード２２に対して、周期的なヘルスチェックを行っている。
【００６３】
Ｓ１３において、メインＣＰＵ１０１は、サブＣＰＵ１０２Ａ、サブＣＰＵ１０２Ｂ、サブＣＰＵ１０２Ｃに対して、Ｈｅａｌｔｈ  Ｃｈｅｃｋを送る。
【００６４】
Ｓ１４において、サブＣＰＵ１０２Ａ、サブＣＰＵ１０２Ｂ、サブＣＰＵ１０２Ｃは、マスタブレード２１に対して、Ｈｅａｌｔｈ  Ｃｈｅｃｋ  Ｒｅｐｌｙを返す。
【００６５】
このように、スレーブブレード２２内においてもメインＣＰＵ１０１から各サブＣＰＵ１０２に対して、周期的なヘルスチェックを行っている。
【００６６】
次に、Ｓ１５〜Ｓ１８において、省電力化プロセスの詳細が示される。
【００６７】
Ｓ１５において、マスタブレード２１からスレーブブレード２２のメインＣＰＵ１０１に対して、サブＣＰＵ１０２Ｂの省電力制御のための制御情報が送られる。
【００６８】
Ｓ１６において、メインＣＰＵ１０１は、制御情報を受けた後で、サブＣＰＵ１０２Ｂの省電力制御を実行する。実行された制御を受けて、サブＣＰＵ１０２Ｂは、省電力状態に遷移する。
【００６９】
なお、サブＣＰＵ１０２ＢはメインＣＰＵ１０１に対して、制御された結果を返さなく得も良い。同様に、スレーブブレード２２は、マスタブレード２１に対して、サブＣＰＵ１０２Ｂが省電力状態に遷移した制御が完了したことを返さなくてもよい。
【００７０】
Ｓ１７において、マスタブレード２１からスレーブブレード２２のメインＣＰＵ１０１に対して、サブＣＰＵ１０２Ｃの省電力制御のための制御情報が送られる。
【００７１】
Ｓ１８において、メインＣＰＵ１０１は、制御情報を受けた後で、サブＣＰＵ１０２Ｃの省電力制御を実行する。実行された制御を受けて、サブＣＰＵ１０２Ｃは、省電力状態に遷移する。
【００７２】
なお、サブＣＰＵ１０２ＣはメインＣＰＵ１０１に対して、制御された結果を返さなく得も良い。同様に、スレーブブレード２２は、マスタブレード２１に対して、サブＣＰＵ１０２Ｃが省電力状態に遷移した制御が完了したことを返さなくてもよい。
【００７３】
次に、Ｓ１９〜Ｓ２３おいて、マスタブレード２１が、プロセッサ単位の省電力制御を完了したことを知るためのプロセスの詳細が示される。
【００７４】
Ｓ１９はＳ１１と同様である。Ｓ２０はＳ１２と同様である。
【００７５】
Ｓ２１において、メインＣＰＵ１０１は、スレーブブレード２２内のサブＣＰＵ１０２に対して周期的にヘルスチェックを行っている。
【００７６】
Ｓ２２において、メインＣＰＵ１０１は、サブＣＰＵ１０２Ａから、Ｈｅａｌｔｈ  Ｃｈｅｃｋ  Ｒｅｐｌｙを受ける。しかし、メインＣＰＵ１０１は、サブＣＰＵ１０２Ｂ及びサブＣＰＵ１０２Ｃから、Ｈｅａｌｔｈ  Ｃｈｅｃｋ  Ｒｅｐｌｙを受けない。
【００７７】
Ｓ２３において、メインＣＰＵ１０１は、マスタブレード２１に対して、サブＣＰＵ１０２Ｂ及びサブＣＰＵ１０２ＣからＨｅａｌｔｈ  Ｃｈｅｃｋ  Ｒｅｐｌｙを受けない、ことを示す情報を送る。この情報は、Ｈｅａｌｔｈ  Ｃｈｅｃｋ  Ｎｏ  Ｒｅｓｐｏｎｃｅ通知であってもよい。
【００７８】
この情報を受けたマスタブレード２１は、Ｓ１５及びＳ１７にて示した省電力の制御対象であるサブＣＰＵ１０２Ｂ及びサブＣＰＵ１０２Ｃに関するこの情報を受ける。これによって、マスタブレード２１は、サブＣＰＵ１０２ＢとサブＣＰＵ１０２Ｃが、要求した制御どおりに省電力状態に遷移したと、把握する。
【００７９】
図１３は、第１の例示的な実施形態の省電力を解除する制御に関する動作（復旧シーケンス）を示す。
【００８０】
Ｓ３０において、マスタブレード２１は、スレーブブレード２２に対して、Ｈｅａｌｔｈ  Ｃｈｅｃｋを送る。
【００８１】
Ｓ３１において、スレーブブレード２２は、マスタブレード２１に対して、Ｈｅａｌｔｈ  Ｃｈｅｃｋ  Ｒｅｐｌｙを返す。
【００８２】
このように、マスタブレード２１はスレーブブレード２２に対して、周期的なヘルスチェックを行っている。
【００８３】
Ｓ３２において、メインＣＰＵ１０１は、スレーブブレード２２内のサブＣＰＵ１０２に対して周期的にヘルスチェックを行っている。
【００８４】
Ｓ３３において、メインＣＰＵ１０１は、サブＣＰＵ１０２Ａから、Ｈｅａｌｔｈ  Ｃｈｅｃｋ  Ｒｅｐｌｙを受ける。しかし、メインＣＰＵ１０１は、サブＣＰＵ１０２Ｂ及びサブＣＰＵ１０２Ｃから、Ｈｅａｌｔｈ  Ｃｈｅｃｋ  Ｒｅｐｌｙを受けない。
【００８５】
Ｓ３４において、メインＣＰＵ１０１は、マスタブレード２１に対して、Ｈｅａｌｔｈ  Ｃｈｅｃｋ  Ｎｏ  Ｒｅｓｐｏｎｃｅ通知を送る。この通知は、サブＣＰＵ１０２Ｂ及びサブＣＰＵ１０２ＣからＨｅａｌｔｈ  Ｃｈｅｃｋ  Ｒｅｐｌｙを受けない、ことを示す情報である。
【００８６】
次に、Ｓ３５〜Ｓ３８において、省電力状態からの復旧プロセスの詳細が示される。
【００８７】
Ｓ３５において、マスタブレード２１からスレーブブレード２２のメインＣＰＵ１０１に対して、サブＣＰＵ１０２Ｂの省電力状態を解除するための制御情報が送られる。
【００８８】
Ｓ３６において、メインＣＰＵ１０１は、制御情報を受けた後で、サブＣＰＵ１０２Ｂの省電力状態を解除する制御を実行する。実行された制御を受けて、サブＣＰＵ１０２Ｂは、省電力状態を解除する。
【００８９】
なお、サブＣＰＵ１０２ＢはメインＣＰＵ１０１に対して、制御された結果を返さなく得も良い。同様に、スレーブブレード２２は、マスタブレード２１に対して、サブＣＰＵ１０２Ｂの省電力状態が解除されたこと（省電力状態からの復旧通知）を返さなくてもよい。
【００９０】
Ｓ３７において、マスタブレード２１からスレーブブレード２２のメインＣＰＵ１０１に対して、サブＣＰＵ１０２Ｃの省電力状態を解除するための制御情報が送られる。
【００９１】
Ｓ３８において、メインＣＰＵ１０１は、制御情報を受けた後で、サブＣＰＵ１０２Ｃの省電力状態を解除する制御を実行する。実行された制御を受けて、サブＣＰＵ１０２Ｃは、省電力状態を解除する。
【００９２】
なお、サブＣＰＵ１０２ＣはメインＣＰＵ１０１に対して、制御された結果を返さなく得も良い。同様に、スレーブブレード２２は、マスタブレード２１に対して、サブＣＰＵ１０２Ｃの省電力状態が解除されたこと（省電力状態からの復旧通知）を返さなくてもよい。
【００９３】
次に、Ｓ３９〜Ｓ４２おいて、マスタブレード２１が、プロセッサ単位の省電力状態が解除されたことを知るためのプロセスの詳細が示される。
【００９４】
Ｓ３９はＳ３０と同様である。Ｓ４０はＳ３１と同様である。
【００９５】
Ｓ４１において、メインＣＰＵ１０１は、スレーブブレード２２内のサブＣＰＵ１０２に対して周期的にヘルスチェックを行っている。
【００９６】
Ｓ４２において、サブＣＰＵ１０２Ａ、サブＣＰＵ１０２Ｂ、サブＣＰＵ１０２Ｃは、マスタブレード２１に対して、Ｈｅａｌｔｈ  Ｃｈｅｃｋ  Ｒｅｐｌｙを返す。
【００９７】
このように、サブＣＰＵ１０２ＢとサブＣＰＵ１０２Ｃからの応答を受けるため、マスタブレード２１宛のＨｅａｌｔｈ  Ｃｈｅｃｋ  Ｎｏ  Ｒｅｓｐｏｎｃｅ通知が止まる。
【００９８】
これによって、マスタブレード２１は、省電力解除の制御を行った後に、制御対象であるサブＣＰＵ１０２ＢとサブＣＰＵ１０２ＣのＨｅａｌｔｈ  Ｃｈｅｃｋ  Ｎｏ  Ｒｅｓｐｏｎｃｅ通知が止まることから、正しく、省電力状態が解除されたと把握できる。
【００９９】
２．第２の例示的な実施形態
図１４は、第２の例示的な実施形態におけるブレード（サーバブレード）の一例を示す。
【０１００】
サーバブレード２００は、第１のＣＰＵ２１０と、第２のＣＰＵ２２０と、第２のＣＰＵ２２１と、第２のＣＰＵ２２２と、制御回路２３０と、制御回路２３１と、制御回路２３２とを有する。
【０１０１】
サーバブレード２００は、上述したブレード２の他の例である。サーバブレード２００はブレード２と同様にインタフェース２０、メモリ３０、ストレージ４０、電源５０、ファン６０等の構成を有する。これらの構成は、説明の簡略化のために省略される。
【０１０２】
制御回路２３０は、第１のＣＰＵ２１０と第２のＣＰＵ２２０とを接続する。
【０１０３】
制御回路２３１は、第１のＣＰＵ２１０と第２のＣＰＵ２２１とを接続する。
【０１０４】
制御回路２３２は、第１のＣＰＵ２１０と第２のＣＰＵ２２２とを接続する。
【０１０５】
第１のＣＰＵ２１０と、第２のＣＰＵ２２０と、第２のＣＰＵ２２１と、第２のＣＰＵ２２２において、省電力機能に対応するピンをアサインする。
【０１０６】
メインＣＰＵ（第１のＣＰＵ２１０）では、各サブＣＰＵ（第２のＣＰＵ２２０と、第２のＣＰＵ２２１と、第２のＣＰＵ２２２）に対して、省電力化または省電力化解除の制御を指示するためのピンを設定する。
【０１０７】
各サブＣＰＵ（第２のＣＰＵ２２０と、第２のＣＰＵ２２１と、第２のＣＰＵ２２２）では、メインＣＰＵ（第１のＣＰＵ２１０）からの省電力化または省電力化解除を受けるためのピンを設定する。
【０１０８】
メインＣＰＵ（第１のＣＰＵ２１０）と各サブＣＰＵ（第２のＣＰＵ２２０と、第２のＣＰＵ２２１と、第２のＣＰＵ２２２）とのピンは１対１で対応づけられている。
【０１０９】
メインＣＰＵと各サブＣＰＵとの間で省電力化及び省電力化解除のための制御信号が、制御回路２３０、２３１、２３２を介して、送られる。なお、１つの制御回路を設け、この制御回路を介して、メインＣＰＵと各サブＣＰＵとが制御信号が送られてもよい。
【０１１０】
本実施形態は、ハードウェア制御による省電力制御の実現方法に関する。
【０１１１】
このようなハードウェア制御はピン（端子）のＨｉｇｈ／Ｌｏｗによる検知（ピンに関する電圧のｈｉｇｈ／ｌｏｗ検知）で制御を行うことができる。このため、例えば、各サブＣＰＵ（第２のＣＰＵ２２０と、第２のＣＰＵ２２１と、第２のＣＰＵ２２２）のほとんどの機能を停止すること（シャットダウン）が可能である。この場合、メインＣＰＵがサブＣＰＵに対して、信号（制御信号）を送り、サブＣＰＵの消費電力が、実質的にゼロにするように制御される。なお、メインＣＰＵ自体も省電力モードに移行させてもよい。
【０１１２】
３．第３の例示的な実施形態
第３の例示的な実施形態は、ソフトウェア制御による省電力制御の実現方法に関する。
【０１１３】
本実施形態では、ブレード２において、各ＣＰＵ１０同士を接続する通信路（例えばバス）を設ける。なお、この通信路は既に各ＣＰＵ１０同士を接続する通信路が用いられても良い。
【０１１４】
この通信路を介して、制御主体となるメインＣＰＵが、サブＣＰＵ宛のアドレスに対して、制御コマンドを送る。この制御コマンドを受けたサブＣＰＵは、省電力化または省電力化解除の制御を実施する。
【０１１５】
本実施形態によれば、ブレード単位の省電力制御を行う技術と比べて、柔軟な省電力制御が実現できる。例えば、パワーを完全に落とさずに、スリープモードに移行させるような制御が可能である。また、ハードウェア制御のように、制御回路を設ける必要もない（省電力制御用のピンアサインを行う必要がない）。
【０１１６】
４．第４の例示的な実施形態
図１５は、第４の例示的な実施形態における通信装置の例を示す。
本実施形態の通信装置は、第１のサーバブレード３００と、少なくとも一つの第２のサーバブレード３１０とを有する。
第２のサーバブレード３１０は、複数のプロセッサ（３２０＿１〜３２０＿ｎ）を有する。第１のサーバブレード３００から第２のサーバブレード３１０に対して送られる制御情報に基づき、複数のプロセッサ（３２０＿１〜３２０＿ｎ）の少なくとも一つの消費電力を減らす制御が、行われる。
【０１１７】
図１６は、第４の例示的な実施形態におけるサーバブレードの一例を示す。
サーバブレード４００は、インタフェース４１０と、複数のプロセッサ４２０とを有する。
インタフェース４１０は、他のサーバブレードからの制御情報を受信するように構成される。
プロセッサ（４２０＿１〜４２０＿ｎ）の少なくとも一つに対して、受信した制御情報に基づき消費電力を減らす制御が行われる。
【０１１８】
図１７は、第４の例示的な実施形態における他のサーバブレードの一例を示す。
サーバブレード５００は、プロセッサ５１０と、インタフェース５２０とを有する。
プロセッサ５１０は、他のサーバブレードに含まれる複数のプロセッサの少なくとも一つの消費電力を減らす制御を行うための制御情報を生成するように構成される。
インタフェース５２０は、生成された制御情報を、他のブレードに対して、送信するように構成される。
【０１１９】
本実施形態によれば、通信装置に含まれるサーバブレードを構成するプロセッサごとに電力制御を行うことができる。
【０１２０】
５．他の例示的な実施形態
上記における「省電力モード」または「省電力状態」は、スリープモードを含みうる。スリープモードにおいて、スリープモードにおいて、ＣＰＵ（プロセッサ）は省電力状態（低消費電力モード）で待機し、その他の関連する周辺機器（メモリ３０、ストレージ４０、ファン６０、ディスプレイ等）も停止していてもよい。
【０１２１】
上記の「制御情報」は、送信先のサーバブレードに含まれる制御対象のプロセッサを識別する情報と、制御命令とを含んでもよい。
【０１２２】
制御命令は、例えば以下の情報を含んでも良い。
・制御対象プロセッサを所定の値まで消費電力を低減する。
・制御対象プロセッサをスリープモードにする。
・制御対象プロセッサのパワーをオフにする（シャットダウン）。
【０１２３】
ここで、制御命令は、サーバブレードに必要な処理能力や、サーバブレードのために必要な通信トラヒックを示すものを含んでもよい。この場合、制御情報を受信したサーバブレード（スレーブブレード）が、制御命令に示される処理能力や通信トラヒックの情報に基づいて、省電力化すべきプロセッサを特定することができる。
【０１２４】
なお、制御情報は、制御信号、信号、指示または命令等言い換えることができる。
【０１２５】
マスタブレード２１のＣＰＵ１００あるいは、サーバブレード５００のプロセッサ５１０は、複数のサーバブレードの中から制御情報の送信先であるサーバブレードを選択することができる。この制御情報の送信先であるサーバブレードは、サーバブレードが含まれる通信装置が処理すべき通信トラヒックに基づき、選択されてもよい。この選択は、通信トラヒックと、通信の種別、サーバブレードの処理能力等に基づき行われてもよい。
【０１２６】
また、プロセッサ（ＣＰＵ１００またはプロセッサ５１０）は、上記選択に用いられる通信トラヒックを測定できる。例えば、プロセッサは、通信トラヒックが所定の閾値より低い場合に、制御情報の生成や制御情報の送信先の選択を行ってもよい。
【０１２７】
上記において、通信装置１に設けられたブレード２が行う処理は、目的に応じてそれぞれ作製された論理回路で行うようにしても良い。また、処理内容を手順として記述したコンピュータプログラム（以下、プログラムと称する）を、通信装置１に設けられたブレード２にて読取可能な記録媒体に記録し、この記録媒体に記録されたプログラムが通信装置１に設けられたブレード２に読み込まれ、実行されるものであっても良い。この記録媒体に記録されたプログラムは、通信装置１に設けられたブレード２に設けられたCentral Processing Unit (CPU)にて読み込まれ、CPUの制御によって、上述したものと同様の処理が行われる。ここで、CPUは、プログラムが記録された記録媒体から読み込まれたプログラムを実行するコンピュータとして動作するものである。
【０１２８】
上述の例において、プログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ（Compact Disc）−ＲＯＭ（Read Only Memory）、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、Digital Versatile Disk (DVD)、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（Random Access Memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【０１２９】
さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。本明細書で説明したそれぞれの実施形態による機能またはステップおよび/または動作は特定の順序で実行しなくてもよい。さらに、本発明の要素は、単数形で説明または請求されていることがあるが、単数形に限定することが明示的に述べられていない限り、複数形であってもよい。
【０１３０】
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【０１３１】
＜付記＞
前述の例示的な実施形態の一部または全部は、以下の各付記のようにも記載することができる。しかしながら、以下の各付記は、あくまでも、本発明の単なる例示に過ぎず、本発明は、かかる場合のみに限るものではない。
（付記１）
他のサーバブレードからの制御情報を受信するように構成されたインタフェースと、
複数のプロセッサを有し、
前記制御情報に基づき、前記複数のプロセッサの少なくとも一つに対して、消費電力を減らす制御が行われる、
サーバブレード。
（付記２）
前記消費電力を減らす制御は、
前記制御の対象であるプロセッサに対して所定のコマンドを送ることによって、前記制御の対象であるプロセッサをスリープモードに移行させる制御である、
付記１に記載のサーバブレード。
（付記３）
前記インタフェースが前記他のサーバブレードから第２の制御情報を受信した場合に、
前記第２の制御情報に基づき、前記複数のプロセッサすべての消費電力を減らす制御が行われる、
付記１または２に記載のサーバブレード。
（付記４）
前記複数のプロセッサは、
第１のプロセッサと、
少なくとも一つの第２のプロセッサとから構成され、
前記第１のプロセッサは、
前記第２のプロセッサの消費電力を減らす制御を、前記制御情報に基づき行う、
付記１乃至３のいずれか一項に記載のサーバブレード。
（付記５）
前記第１のプロセッサと前記第２のプロセッサとを接続する制御回路を更に有し、
前記制御回路は、
前記制御情報に応じて前記第１のプロセッサから送られる信号に基づき、前記第２のプロセッサの消費電力を実質的にゼロにする制御を行う、
付記４に記載のサーバブレード。
（付記６）
前記第１のプロセッサが、
前記少なくとも一つの第２のプロセッサに対してヘルスチェックを行い、
前記ヘルスチェックに対する応答の有無によって、前記第２のプロセッサの状態が把握される、
付記４または５に記載のサーバブレード。
（付記７）
前記インタフェースが前記他のサーバブレードから第３の制御情報を受信した場合に、
前記第１のプロセッサは、前記第３の制御情報に基づき、前記制御が行われている第２のプロセッサに対して、前記制御の解除を行う、
付記４乃至６のいずれか一項に記載のサーバブレード。
（付記８）
第１のサーバブレードと、
少なくとも一つの第２のサーバブレードとを有し、
前記第２のサーバブレードは複数のプロセッサを有し、
前記第１のサーバブレードから前記第２のサーバブレードに対して送られる制御情報に基づき、前記複数のプロセッサの少なくとも一つの消費電力を減らす制御が、行われる、
通信装置。
（付記９）
前記消費電力を減らす制御は、
前記制御の対象であるプロセッサに対して所定のコマンドを送ることによって、前記制御の対象であるプロセッサをスリープモードに移行させる制御である、
付記８に記載の通信装置。
（付記１０）
少なくとも一つの第３のサーバブレードを更に有し、
前記第３のサーバブレードは、
前記第１のサーバブレードから送られる第２の制御情報に基づき、前記第３のサーバブレードの消費電力を減らす制御を行う、
付記８または９に記載の通信装置。
（付記１１）
前記複数のプロセッサは、
第１のプロセッサと、
少なくとも一つの第２のプロセッサとから構成され、
前記第１のプロセッサは、
前記第２のプロセッサの消費電力を減らす制御を、前記制御情報に基づき行う、
付記８乃至１０のいずれか一項に記載の通信装置。
（付記１２）
前記第２のサーバブレードは、
前記第１のプロセッサと前記第２のプロセッサとを接続する制御回路を有し、
前記制御回路は、
前記制御情報に応じて前記第１のプロセッサから送られる信号に基づき、前記第２のプロセッサの消費電力を実質的にゼロにする制御を行う、
付記１１に記載の通信装置。
（付記１３）
前記第１のプロセッサが、
前記少なくとも一つの第２のプロセッサに対してヘルスチェックを行い、
前記ヘルスチェックに対する応答の有無によって、前記第２のプロセッサの状態が把握される、
付記１１または１２に記載の通信装置。
（付記１４）
前記第１のプロセッサは、
前記第１のサーバブレードから前記第２のサーバブレードに対して送られる第３の制御情報に基づき、前記制御が行われている第２のプロセッサに対して、前記制御の解除を行う、
付記１１乃至１３のいずれか一項に記載の通信装置。
（付記１５）
他のサーバブレードからの制御情報を受信し、
前記制御情報に基づき、サーバブレードに含まれる複数のプロセッサの少なくとも一つに対して、消費電力を減らす制御を行う、
制御方法。
（付記１６）
前記消費電力を減らす制御は、
前記制御の対象であるプロセッサに対して所定のコマンドを送ることによって、前記制御の対象であるプロセッサをスリープモードに移行させる制御である、
付記１５に記載の制御方法。
（付記１７）
前記他のサーバブレードから第２の制御情報を受信した場合に、
前記第２の制御情報に基づき、前記複数のプロセッサすべての消費電力を減らす制御を行う、
付記１５または１６に記載の制御方法。
（付記１８）
前記複数のプロセッサは、
第１のプロセッサと、
少なくとも一つの第２のプロセッサとから構成され、
前記第１のプロセッサは、
前記第２のプロセッサの消費電力を減らす制御を、前記制御情報に基づき行う、
付記１５乃至１７のいずれか一項に記載の制御方法。
（付記１９）
前記第１のプロセッサと前記第２のプロセッサとを接続する制御回路が、
前記制御情報に応じて前記第１のプロセッサから送られる信号に基づき、前記第２のプロセッサの消費電力を実質的にゼロにする制御を行う、
付記１８に記載の制御方法。
（付記２０）
前記第１のプロセッサが、
前記少なくとも一つの第２のプロセッサに対してヘルスチェックを行い、
前記ヘルスチェックに対する応答の有無によって、前記第２のプロセッサの状態が把握される、
付記１８または１９に記載の制御方法。
（付記２１）
前記他のサーバブレードから第３の制御情報を受信した場合に、
前記第１のプロセッサは、前記第３の制御情報に基づき、前記制御が行われている第２のプロセッサに対して、前記制御の解除を行う、
付記１８乃至２０のいずれか一項に記載の制御方法。
（付記２２）
他のサーバブレードからの制御情報を受信し、
前記制御情報に基づき、サーバブレードに含まれる複数のプロセッサの少なくとも一つに対して、消費電力を減らす制御を行う、
ことをコンピュータに実行させるプログラム。
（付記２３）
前記消費電力を減らす制御は、
前記制御の対象であるプロセッサに対して所定のコマンドを送ることによって、前記制御の対象であるプロセッサをスリープモードに移行させる制御である、
付記２２に記載のプログラム。
（付記２４）
前記他のサーバブレードから第２の制御情報を受信した場合に、
前記第２の制御情報に基づき、前記複数のプロセッサすべての消費電力を減らす制御を行う、
付記２２または２３に記載のプログラム。
（付記２５）
前記複数のプロセッサは、
第１のプロセッサと、
少なくとも一つの第２のプロセッサとから構成され、
前記第１のプロセッサは、
前記第２のプロセッサの消費電力を減らす制御を、前記制御情報に基づき行う、
付記２２乃至２４のいずれか一項に記載のプログラム。
（付記２６）
前記第１のプロセッサと前記第２のプロセッサとを接続する制御回路が、
前記制御情報に応じて前記第１のプロセッサから送られる信号に基づき、前記第２のプロセッサの消費電力を実質的にゼロにする制御を行う、
付記２５に記載のプログラム。
（付記２７）
前記第１のプロセッサが、
前記少なくとも一つの第２のプロセッサに対してヘルスチェックを行い、
前記ヘルスチェックに対する応答の有無によって、前記第２のプロセッサの状態が把握される、
付記２５または２６に記載のプログラム。
（付記２８）
前記他のサーバブレードから第３の制御情報を受信した場合に、
前記第１のプロセッサは、前記第３の制御情報に基づき、前記制御が行われている第２のプロセッサに対して、前記制御の解除を行う、
付記２５乃至２７のいずれか一項に記載のプログラム。
（付記２９）
他のサーバブレードに含まれる複数のプロセッサの少なくとも一つの消費電力を減らす制御を行うための制御情報を生成するように構成されるプロセッサと、
前記生成された制御情報を、前記他のブレードに対して、送信するように構成されたインタフェースとを有する、
サーバブレード。
【符号の説明】
【０１３２】
１  通信装置
２  ブレード
１０  ＣＰＵ
２０  インタフェース
３０  メモリ
４０  ストレージ
５０  電源
６０  ファン
２１  マスタブレード
２２  スレーブブレード
１００  ＣＰＵ
１０１  メインＣＰＵ
１０２  サブＣＰＵ
２００  サーバブレード
２１０  第１のＣＰＵ
２２０、２２１、２２２  第２のＣＰＵ
２３０、２３１、２３２  制御回路
３００  第１のサーバブレード
３１０  第２のサーバブレード
３２０  プロセッサ
４００  サーバブレード
４１０  インタフェース
４２０  プロセッサ
５００  サーバブレード
５１０  プロセッサ
５２０  インタフェース
【図１】
2017173885.tif 000003
【図２】
2017173885.tif 000004
【図３】
2017173885.tif 000005
【図４】
2017173885.tif 000006
【図５】
2017173885.tif 000007
【図６】
2017173885.tif 000008
【図７】
2017173885.tif 000009
【図８】
2017173885.tif 000010
【図９】
2017173885.tif 000011
【図１０】
2017173885.tif 000012
【図１１】
2017173885.tif 000013
【図１２】
2017173885.tif 000014
【図１３】
2017173885.tif 000015
【図１４】
2017173885.tif 000016
【図１５】
2017173885.tif 000017
【図１６】
2017173885.tif 000018
【図１７】
2017173885.tif 000019