(57)【要約】      （修正有）【課題】デジタル復調・受信回路において受信チャンネル数が複数（Ｎ＞１）になった場合であっても、小型化、省電力化を実現可能なデジタル復調・受信回路を提供する。【解決手段】受信した多チャンネルのアナログ信号を各々デジタル信号に変換するＡ/Ｄ変換器２、５、８と、数値制御発振器１０が出力する位相検波用信号と、復調コード生成回路１１が出力する復調コード３０１を乗算処理し、乗算処理後の信号４０１をＡ/Ｄ変換器に出力する位相検波及び復調信号生成用乗算器１２と、Ａ/Ｄ変換器が出力する各デジタル信号変換後の受信信号と、位相検波及び復調信号生成用乗算器が出力する乗算処理後の信号を入力し、デジタル信号変換後の受信信号１０２、２０２、Ｎ０２と乗算処理後の信号を乗算処理し、乗算処理後の信号１０３、２０３、Ｎ０３を各々出力する位相検波復調用乗算器３、６、９を備える。【選択図】図１
2017135586.tif 000002
【特許請求の範囲】
【請求項１】
多チャンネルのアナログ信号をデジタル回路で位相検波および位相復調処理を行うデジタル復調・受信回路であって、
受信した多チャンネルのアナログ信号を各々デジタル信号に変換するＡ/Ｄ変換器と、
数値制御発振器が出力する位相検波用信号と、復調コード生成回路が出力する復調コードを乗算処理し、前記乗算処理後の信号を前記Ａ/Ｄ変換器に出力する位相検波及び復調信号生成用乗算器と、
前記Ａ/Ｄ変換器が出力する各デジタル信号変換後の受信信号と、位相検波及び復調信号生成用乗算器が出力する乗算処理後の信号を入力し、前記デジタル信号変換後の受信信号と前記乗算処理後の信号を乗算処理し、前記乗算処理後の信号を各々出力する位相検波復調用乗算器と、
を備えることを特徴とするデジタル復調・受信回路。
【請求項２】
多チャンネルのアナログ信号をデジタル回路で位相検波および位相復調処理を行うデジタル復調・受信回路であって、
多チャンネルのアナログ信号を各々入力する複数の受信信号入力部と、
前記受信信号入力部に各々接続され、前記アナログ信号をデジタル信号に変換しデジタル信号変換後の受信信号を出力する複数のＡ/Ｄ変換器と、
数値制御発振器が出力する位相検波用信号と、復調コード生成回路が出力する復調コードを乗算処理し、前記乗算処理後の信号を前記Ａ/Ｄ変換器に出力する位相検波及び復調信号生成用乗算器と、
各々の前記Ａ/Ｄ変換器と、前記位相検波及び復調信号生成用乗算器に接続され、前記Ａ/Ｄ変換器が出力するデジタル信号変換後の受信信号と、前記位相検波及び復調信号生成用乗算器が出力する前記乗算処理後の信号を乗算処理し、前記乗算処理後の信号を各々出力する複数の位相検波復調用乗算器と、
を備えることを特徴とするデジタル復調・受信回路。
【請求項３】
多チャンネルのアナログ信号をデジタル信号に変換し位相検波および位相復調を行う位相検波・位相復調方法であって、
受信した多チャンネルのアナログ信号を各々デジタル信号に変換し、デジタル信号変換後の受信信号を出力するＡ/Ｄ変換処理工程と、
位相検波のための位相検波用信号と、位相復調のための復調コードを乗算処理し、前記乗算処理後の信号を出力する第１の乗算処理工程と、
前記デジタル信号変換後の受信信号と、前記乗算処理後の信号を入力し、前記デジタル信号変換後の受信信号と前記乗算処理後の信号を乗算処理する第２の乗算処理工程と、
を備えることを特徴とする位相検波・位相復調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アナログ受信信号をデジタル回路で位相検波および位相復調処理を行うデジタル復調・受信回路に関するものである。特に、多チャンネルのアナログ信号を位相検波および位相復調処理を行うデジタル復調・受信回路において、小型化、省電力化が可能なデジタル復調・受信回路に関するものである。
【背景技術】
【０００２】
アナログ受信信号をＡ／Ｄ変換器でデジタル信号に変換し、デジタル回路で位相検波および位相復調処理を行うレーダ受信系の構成において、位相検波については、受信信号と、数値制御発振器(ＮＣＯ：Numerical Controlled Oscillator)で生成した信号とを乗算器で掛け合わせるという処理を行っている（例えば特許文献１の図１を参照）。
また、復調処理については、受信信号と、復調コード生成部で生成した復調コードとを乗算器で掛け合わせるという処理を行っている（例えば特許文献２の図１、９ｃ、６ｈを参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６-１２０９９７号公報
【特許文献２】特開２０００−１４７１００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
受信チャンネル数が１（Ｎ＝１）のデジタル復調・受信回路では、従来、アンテナで受信したアナログ受信信号を受信系回路で増幅したのち、Ａ／Ｄ変換器（ＡＤＣ）でデジタル信号に変換し、デジタル回路で生成した数値制御発振器（ＮＣＯ）からの信号を乗算器で掛け合わせて位相検波を行い、さらに復調コードと乗算器で掛け合わせて復調処理を行っている。
受信チャンネル数が１（Ｎ＝１）の場合、位相検波用乗算器と復調用乗算器は各１個ずつでよいが、受信チャンネル数が複数（Ｎ＞１）になった場合、チャンネル数の増加に比例して位相検波用乗算器および復調用乗算器の数が増加し、回路構成が大型化して消費電力が増加するという課題があった。
【０００５】
この発明は係る課題を解決するためになされたものであり、デジタル復調・受信回路において受信チャンネル数が複数（Ｎ＞１）になった場合であっても、小型化、省電力化を実現可能なデジタル復調・受信回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係るデジタル復調・受信回路は、多チャンネルのアナログ信号をデジタル回路で位相検波および位相復調処理を行うデジタル復調・受信回路であって、受信した多チャンネルのアナログ信号を各々デジタル信号に変換するＡ/Ｄ変換器と、数値制御発振器が出力する位相検波用信号と、復調コード生成回路が出力する復調コードを乗算処理し、前記乗算処理後の信号を前記Ａ/Ｄ変換器に出力する位相検波及び復調信号生成用乗算器と、前記Ａ/Ｄ変換器が出力する各デジタル信号変換後の受信信号と、位相検波及び復調信号生成用乗算器が出力する乗算処理後の信号を入力し、前記デジタル信号変換後の受信信号と前記乗算処理後の信号を乗算処理し、前記乗算処理後の信号を各々出力する位相検波復調用乗算器とを備える。
【発明の効果】
【０００７】
この発明に係るデジタル復調・受信回路によれば、受信系が多チャンネル化され、受信チャンネル数が複数（Ｎ＞１）になった場合であっても、デジタル復調・受信回路に要する乗算器の数を低減することができ、回路規模を小形化するとともに省力化を図ることができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１に係るデジタル復調・受信回路の回路ブロックを説明する図である。
【図２】従来のデジタル復調・受信回路の回路ブロックを説明する図である。
【図３】この発明の実施の形態１に係るデジタル復調・受信回路５００と、従来のデジタル復調・受信回路５０１における、Ａ/Ｄ変換後の第１の受信信号１０２の波形の一例である。
【図４】この発明の実施の形態１に係るデジタル復調・受信回路５００と、従来のデジタル復調・受信回路５０１における、数値制御発振器ＮＣＯの出力信号３００の波形の一例である。
【図５】この発明の実施の形態１に係るデジタル復調・受信回路５００と、従来のデジタル復調・受信回路５０１における、復調コード生成回路の出力信号３０１の波形の一例である。
【図６】この発明の実施の形態１に係るデジタル復調・受信回路５００における、乗算処理後の出力信号４０１の波形の一例である。
【図７】この発明の実施の形態１に係るデジタル復調・受信回路５００における、第１の位相検波復調後の出力信号１０３の波形の一例である。
【図８】従来のデジタル復調・受信回路５０１における、位相検波後の第１の受信信号１１３の波形の一例である。
【図９】従来のデジタル復調・受信回路５０１における、デジタル復調後の第１の受信信号１１４の波形の一例である。
【発明を実施するための形態】
【０００９】
従来のデジタル復調・受信回路を多チャンネル化した構成とその課題について説明する。
図２は、従来のチャンネル数が１である場合のデジタル復調・受信回路を多チャンネル化した場合の回路ブロックを説明する図である。図２において、従来のデジタル復調・受信回路５０１は、Ｎチャンネルの受信信号＃１〜＃Ｎを受信する受信信号＃１入力部１、受信信号＃２入力部４、受信信号＃Ｎ入力部７、Ａ/Ｄ変換器であるＡＤＣ２、ＡＤＣ５、ＡＤＣ８、数値制御発振器であるＮＣＯ１０、復調コード生成回路１１、Ａ/Ｄ変換器ＡＤＣと数値制御発振器ＮＣＯ１０に接続され、各々から入力された信号の乗算処理を行う位相検波用乗算器２１、２３、２５、各位相検波用乗算器２１、２３、２５と復調コード生成回路１１に接続され、各々から入力された信号の乗算処理を行う復調用乗算器２２、２４、２６から構成される。
ここで、数値制御発振器ＮＣＯ１０は、例えば特許文献１の図１に示す数値制御発振器と９０°移相器に相当する構成であり、Ｉチャンネル（Ｉ相）とＱチャンネル（Ｑ相）の２種類の信号を出力する。
【００１０】
次に、従来のデジタル復調・受信回路を多チャンネル化した構成の動作を説明する。
図２において、受信信号＃１入力部１は、図示しないレーダ用受信アンテナで受信した第１チャンネルの受信信号＃１を入力し、増幅した後にＡ/Ｄ変換器ＡＤＣ２に出力する。ＡＤＣ２は、受信信号＃１入力部１から入力したアナログ信号１０１をデジタル信号１０２に変換し、第１の位相検波用乗算器２１に出力する。第１の位相検波用乗算器２１は数値制御発振器ＮＣＯ１０が生成した位相検波用信号３００とデジタル信号１０２を掛け合わせて位相検波を行い、位相検波後の信号１１３を出力する。ここで位相検波の方法については例えば特許文献１に記載がありその説明を省略する。第１の復調用乗算器２２は、復調コード生成回路１１が生成した復調コード３０１とデジタル信号１１３を掛け合わせて復調処理を行い、デジタル復調後の信号１１４を出力する。
【００１１】
同様に、受信信号＃２入力部２は、レーダ用受信アンテナで受信した第２チャンネルの受信信号＃２を入力し、増幅した後に第２のＡ/Ｄ変換器ＡＤＣ５に出力する。その後、第１チャンネルの受信信号＃１のときと同様に、第２の位相検波用乗算器２３において位相検波を行う。第２の復調用乗算器２４は、復調コード生成回路１１が生成した復調コード３０１とデジタル信号２１３を掛け合わせて復調処理を行い、デジタル復調後の信号２１４を出力する。
【００１２】
同様に、受信信号＃Ｎ入力部７は、レーダ用受信アンテナで受信した第Ｎチャンネルの受信信号＃Ｎを入力し、増幅した後に第ＮのＡ/Ｄ変換器ＡＤＣ８に出力する。その後、受信信号＃１、＃２のときと同様に、第Ｎの位相検波用乗算器２５において位相検波を行った後、第Ｎの復調用乗算器２６は復調コード生成回路１１が生成した復調コード３０１とデジタル信号Ｎ１３を掛け合わせて復調処理を行い、デジタル復調後の信号Ｎ１４を出力する。
【００１３】
このように、従来のデジタル復調・受信回路を多チャンネル化した場合、チャンネル数の増加に比例して位相検波用乗算器、復調用乗算器の数が増加し、回路構成が大型化すると共に消費電力も増大するという課題があった。
【００１４】
以下では、本発明に係るデジタル復調・受信回路について説明する。
【００１５】
実施の形態１．
図１は、本発明の実施の形態１に係るデジタル復調・受信回路５００の構成を示すブロック図である。なお、前に説明した従来のデジタル復調・受信回路５０１（図１）の構成と同じ機能を有する構成には同一の番号を付し、その説明を省略する。
図１において、デジタル復調・受信回路５００は、Ｎチャンネルの受信信号＃１〜＃Ｎを受信する第１の受信信号＃１入力部１、第２の受信信号＃２入力部４、第Ｎの受信信号＃Ｎ入力部７、第１のＡ/Ｄ変換器ＡＤＣ２、第２のＡ/Ｄ変換器ＡＤＣ５、第ＮのＡ/Ｄ変換器ＡＤＣ８、位相検波用信号（Ｉチャンネル（Ｉ相）とＱチャンネル（Ｑ相）の２種類の信号）を出力する数値制御発振器ＮＣＯ１０、復調コード生成回路１１、数値制御発振器ＮＣＯ１０と復調コード生成回路１１と接続され、数値制御発振器ＮＣＯ１０と復調コード生成回路１１の各々から入力した信号を乗算処理する位相検波および復調信号生成用乗算器１２、第１のＡ/Ｄ変換器ＡＤＣ２と位相検波および復調信号生成用乗算器１２と接続され乗算処理を実行する第１の位相検波復調用乗算器３、第２のＡ/Ｄ変換器ＡＤＣ５と位相検波および復調信号生成用乗算器１２と接続され乗算処理を実行する第２の位相検波復調用乗算器６、第３のＡ/Ｄ変換器ＡＤＣ８と位相検波および復調信号生成用乗算器１２と接続され乗算処理を実行する第３の位相検波復調用乗算器９から構成される。
【００１６】
復調コード生成回路１１は、例えば特許文献２の図１に示すランダム二位相復調信号発生器９ｃに相当する構成でありパルスドップラーレーダ装置において二位相変調された送信信号を復調するための復調コードを生成する回路である。
【００１７】
実施の形態１に係るデジタル復調・受信回路５００は、従来のデジタル復調・受信回路５０１と比べて、位相検波および復調信号生成用乗算器１２を新たに備える点に特徴を有する。
位相検波および復調処理はいずれも乗算処理であるため、演算結果は処理の順番に依らない。すなわち、Ａ/Ｄ変換後の受信信号と数値制御発振器ＮＣＯ１０の出力信号３００とを乗算処理した後に、復調コード３０１と乗算処理した結果と、数値制御発振器ＮＣＯ１０の出力信号３００と復調コード３０１とを乗算処理した後に、Ａ/Ｄ変換後の受信信号と乗算処理した結果とは同一の結果となる。
そこで、実施の形態１に係るデジタル復調・受信回路５００においては、先に数値制御発振器ＮＣＯ１０の出力信号３００と復調コード３０１とを乗算処理した後に、Ａ/Ｄ変換後の受信信号と乗算処理を行う構成とした。
【００１８】
次に、実施の形態１に係るデジタル復調・受信回路５００の動作について説明する。
第１のＡ/Ｄ変換器ＡＤＣ２、第２のＡ/Ｄ変換器ＡＤＣ５、第３のＡ/Ｄ変換器ＡＤＣ９が各々Ａ/Ｄ変換後の第１、第２、第Ｎの受信信号１０２、２０２、Ｎ０２を出力する処理までは、図２で説明した従来のデジタル復調・受信回路５０１のときと同じである。  すなわち、第１の受信信号＃１入力部１、第２の受信信号＃２入力部４、第Ｎの受信信号＃Ｎ入力部７において、第１〜第Ｎチャンネルの受信信号＃１〜＃Ｎを各々受信し、後続の第１〜第ＮのＡ/Ｄ変換器ＡＤＣ２、５、８においてＡ/Ｄ変換後の第１、第２、第Ｎの受信信号１０２、２０２、Ｎ０２を出力する。
【００１９】
位相検波および復調信号生成用乗算器１２は、数値制御発振器ＮＣＯ１０と復調コード生成回路１１と接続され、数値制御発振器ＮＣＯ１０が出力する位相検波用信号３００と、復調コード生成回路１１が出力する復調コード３０１を入力し、位相検波用信号３００と復調コード３０１の乗算処理を実行する。
位相検波および復調信号生成用乗算器１２は、乗算処理後の出力信号４０１を第１の位相検波復調用乗算器３、第２の位相検波復調用乗算器６、第Ｎの位相検波復調用乗算器９の各々の乗算器に対して出力する。
【００２０】
第１の位相検波復調用乗算器３は、Ａ/Ｄ変換後の第１の受信信号１０２と、位相検波および復調信号生成用乗算器１２における乗算処理後の出力信号４０１を入力し、Ａ/Ｄ変換後の第１の受信信号１０２と乗算処理後の出力信号４０１とで乗算処理を実行する。そして、乗算処理後の信号を第１の位相検波復調後の出力信号１０３として出力する。
【００２１】
同様に、第２の位相検波復調用乗算器６は、Ａ/Ｄ変換後の第２の受信信号２０２と、位相検波および復調信号生成用乗算器１２における乗算処理後の出力信号４０１を入力し、Ａ/Ｄ変換後の第２の受信信号２０２と乗算処理後の出力信号４０１とで乗算処理を実行する。そして、乗算処理後の信号を第２の位相検波復調後の出力信号２０３として出力する。
【００２２】
同様に、第Ｎの位相検波復調用乗算器９は、Ａ/Ｄ変換後の第Ｎの受信信号Ｎ０２と、位相検波および復調信号生成用乗算器１２における乗算処理後の出力信号４０１を入力し、Ａ/Ｄ変換後の第Ｎの受信信号Ｎ０２と乗算処理後の出力信号４０１とで乗算処理を実行する。そして、乗算処理後の信号を位相検波復調後の出力信号Ｎ０３として出力する。
【００２３】
このように実施の形態１に係るデジタル復調・受信回路５００は、位相検波および復調処理はいずれも乗算処理であり、演算結果は処理の順序によらないという性質を利用し、数値制御発振器ＮＣＯの出力信号と復調コード３０１を予め位相検波および復調信号生成用乗算器１２で乗算したものを、Ａ/Ｄ変換器ＡＤＣ２、５、８でデジタル信号に変換した信号１０２、２０２、Ｎ０２と、第１の位相検波復調用乗算器３、第２の位相検波復調用乗算器６および第３の位相検波復調用乗算器９において乗算処理する構成を採用した。  これにより、複数チャンネルを同時に受信する受信系において、乗算器の数を減らすことが可能となる。
具体的には、チャンネル数がＮである受信信号処理を行うデジタル回路において、従来の構成では乗算器が２×Ｎ（個）必要であったのに対し、本実施の形態では、Ｎ＋１（個）に削減することが可能であり、回路規模を小形化することが可能である。
特に受信チャンネル数が増えた場合、その効果は大きくなるため、受信系の多チャンネル化において、回路規模小形化および省電力化を図ることができる。
【００２４】
以下では、位相検波および復調処理はいずれも乗算処理であって演算結果は処理の順序によらないことを、図１、図２において具体例を用いて示す。
ここでは、第１の受信信号を例にとり、本発明に係る図１の回路と従来の図２の回路が等価であることを説明する。
【００２５】
図３は、この発明の実施の形態１に係るデジタル復調・受信回路５００と、従来のデジタル復調・受信回路５０１において、変換後の第１の受信信号１０２の波形の一例である。縦軸は出力値であり、デジタル変換後の波形が「7,-7,2,4,-8,6,-3,-5,7,-7,2,3,-8」である。
図４は、この発明の実施の形態１に係るデジタル復調・受信回路５００と、従来のデジタル復調・受信回路５０１において、数値制御発振器ＮＣＯ１０の出力信号３００の波形の一例である。数値制御発振器ＮＣＯ１０から出力される信号は、Ｉチャンネル（Ｉ相）とＱチャンネル（Ｑ相）の２種類あり、Ｉチャンネル、Ｑチャンネルの各々の波形は「1,0,-1,0,1,0,-1,0,1,0,-1,0,1」、「0,1,0,-1,0,1,0,-1,0,1,0,-1,0」である。
図５は、この発明の実施の形態１に係るデジタル復調・受信回路５００と、従来のデジタル復調・受信回路５０１において、復調コード生成回路１１の出力信号３０１の波形の一例である。縦軸は出力値であり、復調コードの波形は「1,1,0,0,1,0,1,0,1,1,1,0,0」である。
図３〜図５で示した波形は、この発明の実施の形態１に係るデジタル復調・受信回路５００と、従来のデジタル復調・受信回路５０１において、共通の波形となる。
【００２６】
図６は、本発明のデジタル復調・受信回路５００における、乗算処理後の出力信号４０１の波形の一例である。図４で示した数値制御発振器ＮＣＯ１０から出力される信号３００と、図５で示した復調コード３０１を乗算処理した結果であり、Ｉチャンネル、Ｑチャンネルの乗算処理後の各々の波形は「1,0,0,0,1,0,-1,0,1,0,-1,0,0」、「0,1,0,0,0,0,0,0,0,1,0,0,0」となる。
【００２７】
図７は、本発明のデジタル復調・受信回路５００における、第１の位相検波復調後の出力信号１０３の波形を示した図である。図３で示したデジタル変換後の第１の受信信号１０２と、図６で示した乗算処理後の出力信号４０１を乗算処理した結果であり、Ｉチャンネル、Ｑチャンネルの乗算処理後の波形として「7,0,0,0,-8,0,3,0,7,0,-2,0,0」、「0,-7,0,0,0,0,0,0,0,-7,0,0,0」が、本発明のデジタル復調・受信回路５００から出力される。
【００２８】
一方、図８は、従来のデジタル復調・受信回路５０１における位相検波後の第１の受信信号の波形である。図３で示したデジタル変換後の第１の受信信号１０２と、図４で示した数値制御発振器ＮＣＯ１０から出力される信号３００を乗算処理した結果であり、Ｉチャンネル、Ｑチャンネルの乗算処理後の各々の波形は「7,0,-2,0,-8,0,1,0,7,0,-2,0,-8」、「0,-7,0,-4,0,6,0,5,0,-7,0,-3,0」となる。
【００２９】
図９は、従来のデジタル復調・受信回路５０１における、第１の位相検波復調後の出力信号１１４の波形を示した図である。図８で示した位相検波後の第１の受信信号１１３と、図５で示した復調コード生成回路１１の出力信号３０１を乗算処理した結果であり、Ｉチャンネル、Ｑチャンネルの波形として「7,0,0,0,-8,0,3,0,7,0,-2,0,0」、「0,-7,0,0,0,0,0,0,0,-7,0,0,0」が、従来のデジタル復調・受信回路５０１から出力される。Ｉチャンネル、Ｑチャンネルの乗算処理後の波形は「1,0,0,0,1,0,-1,0,1,0,-1,0,0」、「0,1,0,0,0,0,0,0,0,1,0,0,0」となる。
【００３０】
このように、図７で示した本発明のデジタル復調・受信回路５００における受信信号＃１の出力結果と、図９で示した従来のデジタル復調・受信回路５００における受信信号＃１の出力結果は一致しており、本発明のデジタル復調・受信回路５００と従来のデジタル復調・受信回路５０１が等価であることが示される。
【符号の説明】
【００３１】
１  第１の受信信号＃１入力部、２  第１のＡ/Ｄ変換器、３  第１の位相検波復調用乗算器、４  第２の受信信号＃２入力部、５  第２のＡ/Ｄ変換器、６  第２の位相検波復調用乗算器、７  第Ｎの受信信号＃Ｎ入力部、８  第ＮのＡ/Ｄ変換器、９  第Ｎの位相検波復調用乗算器、１０  数値制御発振器ＮＣＯ、１１  復調コード生成回路、１２  位相検波および復調信号生成用乗算器、２１  第１の位相検波用乗算器、２２  第１の復調用乗算器、２３  第２の位相検波用乗算器、２４  第２の復調用乗算器、２５  第３の位相検波用乗算器、２６  第３の復調用乗算器、１０１  増幅後の第１の受信信号、１０２  Ａ/Ｄ変換後の第１の受信信号、１０３  第１の位相検波復調後の出力信号、１１３  位相検波後の第１の受信信号、１１４  デジタル復調後の第１の受信信号、２１３  位相検波後の第２の受信信号、２１４  デジタル復調後の第２の受信信号、２０１  増幅後の第２の受信信号、２０２  Ａ/Ｄ変換後の第１の受信信号、２０３  第２の位相検波復調後の出力信号、３００  数値制御発振器ＮＣＯ１０の出力信号（位相検波用信号）、３０１  復調コード、４０１  乗算処理後の出力信号、５００  本発明のデジタル復調・受信回路、５０１  従来のデジタル復調・受信回路、Ｎ０１  増幅後の第Ｎの受信信号、Ｎ０２  Ａ/Ｄ変換後の第Ｎの受信信号、Ｎ０３  第Ｎの位相検波復調後の出力信号、Ｎ１３  位相検波後の第Ｎの受信信号、Ｎ１４  デジタル復調後の第Ｎの受信信号。
【図１】
2017135586.tif 000003
【図２】
2017135586.tif 000004
【図３】
2017135586.tif 000005
【図４】
2017135586.tif 000006
【図５】
2017135586.tif 000007
【図６】
2017135586.tif 000008
【図７】
2017135586.tif 000009
【図８】
2017135586.tif 000010
【図９】
2017135586.tif 000011