(57)【要約】【課題】ＡＶＳと省電ＳＷ制御を実施する場合において、ＰＷＭ制御方式から省電ＳＷ制御方式への切り替え後もＣＰＵの最低動作電圧を下回る事無く、省電力化が図れるスイッチング電源を提供すること。【解決手段】同期整流方式の降圧型電源システムであって、固定周波数と周波数が固定でないパルス制御を切り替え、同期整流器を流れる電流を検出し、前記同期整流器を電流が逆流する時間を検出する。同期整流器がオン制御されている時間に対する逆流時間検出手段で検出した時間の時間比率を演算し、生成された電圧値におけるＣＰＵの性能指標を取得する。性能指標に基づいて電源システムの設定電圧値を算出し送信する。演算手段からの時間比率が所定値よりも大きい場合に、前記電源システムの制御方法を固定周波数でのパルス幅制御から周波数が固定でないパルス制御へ切り替える。【選択図】図１
2017121101.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ素子をオンオフ制御して入力電源より低い定電圧を生成する同期整流方式の降圧型電源システムであって、
固定周波数でのパルス幅制御と周波数が固定でないパルス制御を切り替える切替手段と、
同期整流器を流れる電流を検出する電流検出手段と、
前記同期整流器を電流が逆流する時間を検出する逆流時間検出手段と、
前記同期整流器がオン制御されている時間に対する前記逆流時間検出手段で検出した時間の時間比率を演算する演算手段と、
前記電源システムで生成された電圧で動作するＣＰＵと、
前記電源システムで生成された電圧値における前記ＣＰＵの性能指標を取得する性能評価部と、
前記性能評価部で得られた性能指標に基づいて前記電源システムの設定電圧値を算出し前記電源システムに送信する設定電圧算出部を備え、
前記演算手段からの時間比率が所定値よりも大きい場合に、前記電源システムの制御方法を固定周波数でのパルス幅制御から周波数が固定でないパルス制御へ切り替えることを特徴とする電源システム。
【請求項２】
前記演算手段は、所定の時間における時間比率の平均化を行ない、平均化した時間比率が所定値よりも大きい場合に、前記電源システムの制御方法を固定周波数でのパルス幅制御から周波数が固定でないパルス制御へ切り替えることを特徴とする請求項１に記載の電源システム。
【請求項３】
前記演算手段からの時間比率の値に応じて、周波数が固定でないパルス制御へ切り替えた後の前記電源システムの設定電圧値を変更し、時間比率が大きいほど設定電圧値を高くすることを特徴とする請求項１又は請求項２に記載の電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源システムに関し、特に、降圧電源回路の適応型電圧制御に関する。
【背景技術】
【０００２】
高集積化されたＣＰＵの半導体製造プロセスのバラつきは、集積されるトランジスタの動作速度バラつきにつながり、その結果として、ＣＰＵのコアを動作させるために必要な最低動作電圧のバラつきが増加する。このようなＣＰＵを電子機器製品に組み込む場合には、最低動作電圧が高いＣＰＵでも確実に動作させるために、想定されるバラつき上限電圧に対してマージンを持った高い電圧をＣＰＵに供給する必要がある。
【０００３】
しかし、供給する電圧が高ければ、ＣＰＵで消費する電力が増加するため、電池で駆動する電子機器においては、電池寿命を延ばすという観点から省電力化が課題となる。
【０００４】
これに対し、ＣＰＵに集積されるトランジスタの動作速度バラつきを抑え、ＣＰＵに適切な駆動電圧を与えることを目的とした、適応型電圧制御（ＡＶＳ：Ａｄａｐｔｉｖｅ  Ｖｏｌｔａｇｅ  Ｓｃａｌｉｎｇの略で、以下、ＡＶＳという）と呼ばれる技術がある。これは、現在供給されている電圧でのＣＰＵの動作状況をモニタし、その結果に応じてＣＰＵに供給する電圧を最適に変更する技術である。この技術を用いる事で、半導体製造プロセスのバラつき分布の上限品を除いたＣＰＵに対しては、供給する電圧を低く変更する事ができるため、省電力化が図れる事になる。
【０００５】
一方、軽負荷時におけるスイッチング電源の省電力化として、スイッチング周波数を負荷に応じて低下させる制御や、間欠的にスイッチング制御する技術（以下、省電ＳＷ制御方式という）がある。負荷に関係なく固定周波数で制御するＰＷＭ制御方式のスイッチング電源と比較すると、省電ＳＷ制御方式のスイッチング電源は、負荷に応じて単位時間当たりのスイッチング回数を少なく抑えられるため、スイッチング損失を低減する事ができる。
【０００６】
しかし、省電ＳＷ制御方式では、ＰＷＭ制御方式よりもスイッチング周期のリップル電圧が大きく、負荷急変時の電圧変動も大きくなる。
【０００７】
そこで、スイッチング電源が省電ＳＷ制御方式でＰＷＭ制御方式よりも省電力化が図れるようになる軽負荷時に、ＰＷＭ制御と省電ＳＷ制御を自動で切り替える技術がある。この技術を用いる事で、電子機器が軽負荷動作時のスイッチング損失を低減する事ができるため、省電力化が図れる事になる。
【０００８】
上述したＡＶＳと軽負荷時の省電ＳＷ制御を組み合わせて更なる省電力化を図る場合、省電ＳＷ制御方式による省電力化が図れない重負荷では、ＰＷＭ制御方式でＡＶＳを実施する。この時の設定電圧は、ＣＰＵの消費電流に応じたＰＷＭ制御方式のリップル電圧と、電圧変動、基板配線による電圧降下、定電圧精度、ＣＰＵの最低駆動電圧を鑑みた電圧値となっている。そして、省電ＳＷ制御方式による省電力化が図れる軽負荷では、省電ＳＷ制御方式によるリップル電圧や電圧変動の増加を鑑みて、ＰＷＭ制御方式でＡＶＳを実施していた際の設定電圧よりも高い電圧値で省電ＳＷ制御方式にする必要がある。
【０００９】
特許文献１には、ＰＷＭ／ＰＦＭ切り替え制御時に、設定電圧を変更する技術が開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００５−３４１７８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、ＰＷＭ制御方式から省電ＳＷ制御方式への切り替え時において、設定電圧を高くする事によるＣＰＵでの電力増加分が、省電ＳＷ制御方式でのスイッチング損失の低減分を上回り、電子機器での消費電力が増加する可能性がある。
【００１２】
仮に設定電圧が固定であれば、一般的な切り替えポイントはスイッチング電源のインダクタ電流が反転し始める負荷になった時である。スイッチング電源の入力側のハイサイドスイッチがオフ状態で、同期整流用のローサイドスイッチがオンしている期間において、インダクタの電流が負荷から逆流してくると同期整流用のローサイドスイッチをオフ制御して、省電ＳＷ制御へと移行していく。
【００１３】
省電ＳＷ制御によるスイッチング損失の低減効果は負荷が軽くなるほど大きくなるが、インダクタ電流が反転し始める時の負荷状態では、まだ低減効果は得られていないため、設定電圧を高くするとＣＰＵでの消費電力が増加してしまう。
【００１４】
そのため、ＡＶＳを実施してＣＰＵの最低動作電圧を鑑みた設定電圧としている場合は、設定電圧を高くする事によるＣＰＵでの電力増加分よりも、スイッチング損失の低減分が大きくなる状態で切り替え制御する必要がある。
【００１５】
また、省電ＳＷ制御方式では負荷に応じてスイッチングの周波数や間欠度合いが変化するため、リップル電圧や電圧変動の増加分も異なり、制御切り替え後の設定電圧が固定だとＣＰＵの最低動作電圧を下回る可能性がある。
【００１６】
省電ＳＷ制御方式に切り替え後の設定電圧は、ＣＰＵの消費電流に応じた省電ＳＷ制御方式のリップル電圧と、電圧変動、基板配線による電圧降下、定電圧精度、ＣＰＵの最低駆動電圧を鑑みた電圧値となっている。
【００１７】
省電化を図るためには、マージン電圧は小さく抑える事が必要となるが、負荷が軽くなってリップル電圧や電圧変動の増加分がマージン電圧を上回ると、ＣＰＵの最低動作電圧を下回ってしまう。そのため、ＰＷＭ制御方式から省電ＳＷ制御方式への切り替え後も、負荷に応じて設定電圧を変更する必要がある。
【００１８】
したがって、ＡＶＳと軽負荷時の省電ＳＷ制御を組み合わせて更なる省電力化を図る場合、ＰＷＭ制御方式から省電ＳＷ制御方式への切り替え制御の最適化と、省電ＳＷ制御方式での設定電圧の最適化を、それぞれ図る事が必要となる。
【００１９】
本発明の目的は、ＡＶＳと省電ＳＷ制御を実施する場合において、ＰＷＭ制御方式から省電ＳＷ制御方式への切り替え後もＣＰＵの最低動作電圧を下回る事無く、省電力化が図れるスイッチング電源を提供することにある。
【課題を解決するための手段】
【００２０】
上記の目的を達成するために、本発明に係る電源システムは、
スイッチ素子をオンオフ制御して入力電源より低い定電圧を生成する同期整流方式の降圧型電源システムであって、固定周波数でのパルス幅制御と周波数が固定でないパルス制御を切り替える切替手段と、同期整流器を流れる電流を検出する電流検出手段と、前記同期整流器を電流が逆流する時間を検出する逆流時間検出手段と、前記同期整流器がオン制御されている時間に対する前記逆流時間検出手段で検出した時間の時間比率を演算する演算手段と、前記電源システムで生成された電圧で動作するＣＰＵと、前記電源システムで生成された電圧値における前記ＣＰＵの性能指標を取得する性能評価部と、前記性能評価部で得られた性能指標に基づいて前記電源システムの設定電圧値を算出し前記電源システムに送信する設定電圧算出部を備え、前記演算手段からの時間比率が所定値よりも大きい場合に、前記電源システムの制御方法を固定周波数でのパルス幅制御から周波数が固定でないパルス制御へ切り替えることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、ＡＶＳと省電ＳＷ制御を実施する場合において、ＰＷＭ制御方式から省電ＳＷ制御方式への切り替え後もＣＰＵの最低動作電圧を下回る事無く、省電力化が図れるスイッチング電源を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】撮像装置における電源部の詳細ブロック構成を示す図である。
【図２】撮像装置のブロック構成を示す図である。
【図３】切替制御フローを示す図である。
【図４】平均時比率ａに応じた電圧降下分を示したテーブルである。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態による電源制御装置の一例について図面を参照して説明する。
【００２４】
（実施例１）
図１は本発明の実施形態による電源制御装置の詳細なブロック構成を示す図であり、図２は図１の電源制御装置を備える撮像装置のブロック構成を示す図である。
【００２５】
以下、図２を参照して、本発明における撮像装置の構成について説明する。
【００２６】
１は、電源制御装置を備える撮像装置の着脱可能な電池である。１３は、撮像装置の各ブロックや各種デバイスに電圧・電流を供給するための電源部である。１０は、撮像装置の各ブロックを制御し、供給された電圧で動作性能を評価して適正電圧値との電圧過不足量を算出するためのＣＰＵである。１１は、撮像装置が外部から取り込んだ入射光を電気信号に変換し、画像データとして処理するための撮像部である。１２は、撮像装置が起動するための起動プログラムなどが格納されている不揮発性メモリである。１４は、撮像装置を起動したり、撮像装置の駆動ｍｏｄｅを変更したり、撮影する時に操作するための操作部である。
【００２７】
性能評価部１５では、現在供給されている電圧でのＣＰＵ１０の動作性能を評価し、その指標である評価値Ｅを得る。動作性能は電源電圧に依存するので、供給される電圧が低いほど評価値も低くなる。ＣＰＵ１０の出荷検査時に各個体で最低限の性能が保証される基準評価値Ｅｒが撮像装置の記録部１２に記録される。実動作時に得られたＥと基準評価値Ｅｒとを比較することで、供給されている電源電圧の適正電圧値に対する電圧過不足量を算出することができる。算出された電圧過不足量を用いて、設定電圧算出部１６で設定電圧を算出し、電源部１３に電圧指令値として送信する。
【００２８】
以下、図１を参照して、電源部１３の詳細な構成と動作について説明する。
【００２９】
ＣＰＵ１０内のＣＰＵコア３６に供給する電源部１３は、電流モード方式を用いた同期整流型の降圧電源回路で構成している。ＰＷＭ制御における、出力電圧を定電圧制御するためのフィードバック機構は、ＰＷＭ制御部１００で電圧ループ信号と電流ループ信号を比較することで実現している。電圧ループ信号は出力電圧を出力設定抵抗３０で分圧してエラーアンプ２３で基準電圧用Ｄ／Ａコンバータ２２と比較増幅することで得られる。また、電流ループ信号は入力側のハイサイドスイッチ２０に流れる電流に、スロープ補償部３７で不安定動作を防ぐスロープ補償を加えることで得られる。ハイサイドスイッチ２０に流れる電流はハイサイドスイッチ２０のオン抵抗による電位差を差動アンプで増幅することによって検出される。
【００３０】
次に、ＰＷＭ制御部１００にあるフリップフロップ４０にＰＷＭコンパレータ４１で電圧・電流ループ信号を比較した出力と、ＰＷＭ制御の基準クロックであるＯＳＣ３１の信号を接続する。このフリップフロップ４０の出力に対し、ハイサイドスイッチ２０とローサイドスイッチ２１が同時にオンにならないためのデッドタイムをＬｏｇｉｃＣＮＴ１０３で付加する。その駆動信号から、プリドライバ２７とプリドライバ２８を介してそれぞれハイサイドスイッチ２０とローサイドスイッチ２１をオンオフ制御する。ハイサイドスイッチ２０とローサイドスイッチ２１のオンオフ制御にしたがい、インダクタ１９に流れる電流が制御され、これがコンデンサ３８で平滑されることで一定の出力電圧が得られる。
【００３１】
省電ＳＷ制御であれば、出力電圧を出力設定抵抗３０で分圧してコンパレータ２４で基準電圧用Ｄ／Ａコンバータ２２と比較する。その比較結果に応じてＰＦＭ制御や間欠制御でＬｏｇｉｃＣＮＴ１０３からの駆動信号を生成し、プリドライバ２７とプリドライバ２８を介してそれぞれハイサイドスイッチ２０とローサイドスイッチ２１をオンオフ制御する。ＰＷＭ制御と同様に、ハイサイドスイッチ２０とローサイドスイッチ２１のオンオフ制御にしたがい、インダクタ１９に流れる電流が制御され、これがコンデンサ３８で平滑されることで一定の出力電圧が得られる。このとき、コンパレータ２５はローサイドスイッチ２１のスイッチング・ノード側とＧＮＤ側の電位差を比較している。ローサイドスイッチ２１がオン制御中に、スイッチング・ノード側の正電圧を検出するとローサイドスイッチ２１をオフ制御し、インダクタ１９の電流が出力方向とは逆に流れる事を防止している。
【００３２】
省電ＳＷ制御そのものは本発明の特徴ではないため、ここではコンパレータ２４による非線形な制御方法として説明したが、その他の制御方法でスイッチング損失を低減しても構わない。
【００３３】
ＰＷＭ制御と省電ＳＷ制御の切替制御について、図３のフローチャートを用いて詳細に説明する。
【００３４】
まず、電源制御回路が起動シーケンスに従って電圧を出力する（Ｓ１００）。初期設定では、切替制御部はＰＷＭ制御となっている（Ｓ１０１）。次に、電源部１３はＣＰＵ１が性能評価部で得られた評価値Ｅと基準評価値Ｅｒから適正な設定電圧を算出し、電圧指令値として送信することで、電圧設定値を初期値のＶｏからＡＶＳ実施後のＶｏ＿ｐｗｍに設定する（Ｓ１０２、Ｓ１０３）。ここで、Ｖｏ＿ｐｗｍは次の式１のように定義する。
【００３５】
【数１】
2017121101.tif 000003
Ｖｔ：ＣＰＵ１０が性能評価部から算出した動作下限電圧値
Ｖａ：電源部１３の定電圧精度の初期許容差に相当する電圧値
ＶＲ：配線抵抗によるＩＲドロップに相当する電圧値
Ｖｓ＿ｐｗｍ：ＰＷＭ制御での負荷変動による電圧降下分
Ｖｒ＿ｐｗｍ：ＰＷＭ制御でのスイッチングリップルによる電圧降下分
上述したＶｔ以外の電圧値は、予め記録部１２に格納された変数であり、Ｖｏ＿ｐｗｍを演算するために用いる。
【００３６】
次に、電源部１３はＣＰＵ１０から撮像装置の駆動ｍｏｄｅ設定情報を得て、ＰＷＭ制御を継続するか否かを判断する（Ｓ１０４）。例えば、撮像装置の駆動ｍｏｄｅが撮影待機状態であれば、同じ駆動ｍｏｄｅでレリーズ押下となり大きな負荷変動が起こりえるためＰＷＭ制御を継続し、カメラ省電ｍｏｄｅや再生ｍｏｄｅ等であれば、省電ＳＷ制御への切替制御可能と判断する。ここでも、ＰＷＭ制御を継続する駆動ｍｏｄｅと、省電ＳＷ制御へ切替制御可能な駆動ｍｏｄｅを、予め記録部１２で区別して格納しておき、ＣＰＵ１０が撮像装置の駆動ｍｏｄｅ切り替わり時に電源部１３へ送信する。電源部１３は、Ｒｅｇｉｓｔｅｒｓ４２において、ＣＰＵ１０からの送信で２つの駆動ｍｏｄｅを判別する。
【００３７】
次に、ＰＷＭ制御を継続する場合は、撮像装置の駆動ｍｏｄｅ切り替わり時にＣＰＵ１０が電源部１３へ送信するまで待機し（Ｓ１０５）、切り替わりの信号を受信すれば、駆動ｍｏｄｅ切り替わり許可の信号をＣＰＵ１０へ送信する（Ｓ１０６）。
【００３８】
次に、省電ＳＷ制御へ切替制御可能な場合は、ローサイドスイッチ２１のオン制御時間Ｔ＿ＬＯＮに対する、インダクタ１９の電流が出力方向とは逆に流れる時間ＴＤの、所定時間での平均時比率ａを演算する（Ｓ１０７）。ここで、時間ＴＤは、コンパレータ２５の出力をインバータ４３で反転した信号と、ローサイドスイッチ２１のオン制御時間Ｔ＿ＬＯＮ信号とのＡＮＤをＡＮＤゲート４４で得て、後段の時間検出部４５で算出できる。また、一回のスイッチングにおける時比率ａ１は、時間検出部４５で算出したＴ＿ＬＯＮとＴＤから、後段の演算部４６で演算される。Ｌｏｇｉｃ部４７は一つの実施例であり、上述した平均時比率ａを演算するために、他の構成で実現しても構わない。所定時間での平均時比率ａは、次の式２のように演算する。
【００３９】
【数２】
2017121101.tif 000004
ＴＤｍ：ｍ回目のスイッチングにおけるＴＤ
Ｔ＿ＬＯＮｍ：ｍ回目のスイッチングにおけるＴ＿ＬＯＮ
ここで示した平均時比率ａは、負荷の状態を表しており、０≦ａ≦０．５の範囲に収まる数字になる。ａ＝０となるのは、インダクタ１９の電流が出力方向から逆流しない状態で、負荷電流がスイッチングリップル電流の１／２以上である事を意味している。また、ａ＝０．５となるのは、負荷電流がゼロの状態で、ローサイドスイッチ２１のオン制御時間Ｔ＿ＬＯＮの１／２の期間にインダクタ１９の電流が出力方向から逆流している事を意味している。
【００４０】
一回のスイッチング期間における時比率としない理由は、過渡的な負荷変動による時比率ではなく、定常的な負荷として捉えるために所定時間での平均化を行なっている。ａ＝０となる時の負荷電流Ｉｏは式３で表せる。
【００４１】
【数３】
2017121101.tif 000005
Ｖｉｎ：電池１からの入力電源電圧
Ｖｏｕｔ：コンデンサ３８で平滑された出力電圧値
Ｌ：インダクタ１９のインダクタンス値
ｆｏｓｃ：ＯＳＣ３１の基準クロック周波数
これより、電池電圧や出力設定電圧に依存して閾値が変化する事が分かるが、ａ≧０となるのはインダクタ１９の電流が出力方向から逆流し始めるタイミングであることには変わりがない。つまり、ＯＳＣ３１の基準クロック周波数に応じてスイッチング毎に入力側から供給する電荷が、負荷側で消費されずに無効電流として逆流し始める点であり、スイッチングを間欠制御にしても出力電圧を維持できるようになる閾値である事が分かる。
【００４２】
しかし、ＰＷＭ制御から省電ＳＷ制御へ切り替える場合は、リップル電圧や負荷変動による電圧降下分を鑑みて、出力設定電圧を高くする必要があるため、ａ＝０で切り替えると撮像装置で消費する電力は増加してしまう。
【００４３】
そこで、省電ＳＷ制御に切り替えても撮像装置で消費する全体の損失が増加しない閾値をａ＝ａｏとする。同じ負荷電流でシステムの省電力化を図るには、固定損失であるスイッチング制御の周波数を下げる必要がある。つまり、一回のスイッチングでスイッチがオンする時間を長くして供給するエネルギー量を大きくし、次のスイッチングまでの停止期間を長くする必要があるため、システムの省電力化と低リップル電圧は相反関係である事が分かる。
【００４４】
また、電源部の省電力化のために、スイッチング停止期間中のＰＷＭ制御部１００への電源供給停止や、高速コンパレータから低消費電力の低速コンパレータによる省電力ＳＷ制御は、負荷変動への追従が遅れるため電圧降下が大きくなる。したがって、最適な切替閾値となるａｏは、設計する省電ＳＷ制御方法によって変わってくるため、予め撮像装置の各駆動ｍｏｄｅにおける負荷電流や負荷変動を鑑みて、要求されるリップル電圧や過渡応答特性を満足する調整値を記録部１２に格納しておく。同様に、平均時比率ａに応じたリップル電圧と負荷変動による電圧降下分を予め図４で示したテーブル（以下、ＬＵＴという）で持っておき、ａ≧ａｏであれば（Ｓ１０８）、ａに応じてＬＵＴからＶｏ＿ｐｓを演算する（Ｓ１０９）。ここで、Ｖｏ＿ｐｓは次の式４のように定義する。
【００４５】
【数４】
2017121101.tif 000006
Ｖｔ：ＣＰＵ１０が性能評価部から算出した動作下限電圧値
Ｖａ：電源部１３の定電圧精度の初期許容差に相当する電圧値
ＶＲ：配線抵抗によるＩＲドロップに相当する電圧値
Ｖｓ＿ｐｓ：省電ＳＷ制御での負荷変動による電圧降下分
Ｖｒ＿ｐｓ：省電ＳＷ制御でのスイッチングリップルによる電圧降下分
上述したＶｓ＿ｐｓとＶｒ＿ｐｓは電圧降下分として定義しているが、Ｖｏ＿ｐｓにそれぞれの電圧上昇分を更に上乗せした電圧値Ｖｏ＿ｐｓｍａｘが、ＣＰＵ１０の電圧許容範囲の上限であるＶｏ＿ｍａｘよりも低く抑えられている必要がある。Ｖｏ＿ｐｓｍａｘ＞Ｖｏ＿ｍａｘだと省電ＳＷ制御へは切替できない（Ｓ１１０）。Ｖｏ＿ｐｓｍａｘ＜Ｖｏ＿ｍａｘで、撮像装置の駆動ｍｏｄｅ変更が無ければ（Ｓ１１１）、電圧設定値をＶｏ＿ｐｓに設定する（Ｓ１１４）。
【００４６】
設定電圧に電圧が上昇した後で、切替制御手段１０２によりＰＷＭ制御から省電ＳＷ制御に切り替える（Ｓ１１５）。省電ＳＷ制御へ切り替え後は、撮像装置の駆動ｍｏｄｅ切り替わり時のＣＰＵ１０から電源部１３への送信があるまで、Ｓ１０７からのフローをループしながらａに応じた最適なＶｏ＿ｐｓの設定を繰り返す（Ｓ１１６）。ＣＰＵ１０から電源部１３へ、撮像装置の駆動ｍｏｄｅ切り替わりの送信があると、ＰＷＭ制御へ切り替え（Ｓ１１７）てから、電圧設定値をＶｏ＿ｐｗｍに設定（Ｓ１１８）し、駆動ｍｏｄｅ切り替わり許可の信号をＣＰＵ１へ送信する（Ｓ１１９）。
【００４７】
以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。上述の実施形態の一部を適宜組み合わせてもよい。
【００４８】
例えば、上記実施の形態では、ハイサイドスイッチ２０の電流検出をドレイン−ソース間のオン抵抗による電位差を差動アンプで増幅することで実現しているが、カレントミラー構成でミラーリングしたＦＥＴの電流を検出してもよい。
【符号の説明】
【００４９】
１  電池、１０  ＣＰＵ、１１  撮像部、１２  記録部、１３  電源部、１４  操作部、
１５  性能評価部、１６  設定電圧算出部、２０  ハイサイドスイッチ、
２１  ローサイドスイッチ、２３  エラーアンプ、２４  コンパレータ、
２５  コンパレータ、２７  プリドライバ、２８  プリドライバ、２９  差動増幅器、
３０  出力分圧抵抗、３１  基準クロック、３６  ＣＰＵコア、３７  スロープ補償部、
３８  平滑コンデンサ、４０  フリップフロップ、４１  ＰＷＭコンパレータ、
４２  Ｒｅｇｉｓｔｅｒｓ、４３  インバータ、４４  ＡＮＤゲート、
４５  時間検出部、４６  演算部、４７  Ｌｏｇｉｃ部、１００  ＰＷＭ制御部、
１０１  省電ＳＷ制御部、１０２  切替制御部、１０３  ＬｏｇｉｃＣＮＴ、
１０４  Ｉ／Ｆ
【図１】
2017121101.tif 000007
【図２】
2017121101.tif 000008
【図３】
2017121101.tif 000009
【図４】
2017121101.tif 000010