(57)【要約】【課題】消費電力を抑える半導体装置。【解決手段】デコーダと、信号生成回路と、表示装置と、を有し、上記デコーダは、解析回路と、演算回路と、を有し、上記解析回路は、受信したデータを用いて、受信した第１の画像データの復号化を行うか否かを判断する機能を有し、上記信号生成回路は、上記解析回路の判断に従って、上記第１の画像データの復号化を行うか否かの命令を含む信号を、生成する機能を有し、上記演算回路は、上記信号に従って、上記第１の画像データの復号化を行う機能を有し、上記表示装置は、上記演算回路において上記第１の画像データが復号化されない場合に、上記表示装置において表示されている第２の画像を維持する機能を有する半導体装置。【選択図】図１
2017121047.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体装置と、第２の半導体装置と、を用い、
前記第１の半導体装置は、エンコーダと、差分判定回路と、を有し、
前記第２の半導体装置は、デコーダと、信号生成回路と、表示装置と、を有し、
前記デコーダは、解析回路と、演算回路と、を有し、
前記エンコーダは、前記第１の画像データと第２の画像データとを比較し差分情報を得る機能と、前記差分情報を用いて前記第１の画像データを符号化する機能と、を有し、
前記差分判定回路は、前記差分情報を用いて、前記第１の画像データと前記第２の画像データとが一致しているか否かのデータを生成し、符号化された前記第１の画像データに前記データを付加する機能を有し、
前記解析回路は、前記第１の半導体装置から送られてきた前記データを用いて、前記第１の半導体装置から送られてきた、符号化された前記第１の画像データの復号化を行うか否かを判断する機能を有し、
前記信号生成回路は、前記解析回路の判断に従って、符号化された前記第１の画像データの復号化を行うか否かの命令を含む信号を、生成する機能を有し、
前記演算回路は、前記信号に従って、符号化された前記第１の画像データの復号化を行う機能を有し、
前記表示装置は、符号化された前記第１の画像データが前記演算回路において復号化されない場合に、前記表示装置において表示されている第２の画像を維持する機能を有する伝送システム。
【請求項２】
デコーダと、信号生成回路と、表示装置と、を有し、
前記デコーダは、解析回路と、演算回路と、を有し、
前記解析回路は、受信したデータを用いて、受信した第１の画像データの復号化を行うか否かを判断する機能を有し、
前記信号生成回路は、前記解析回路の判断に従って、前記第１の画像データの復号化を行うか否かの命令を含む信号を、生成する機能を有し、
前記演算回路は、前記信号に従って、前記第１の画像データの復号化を行う機能を有し、
前記表示装置は、前記演算回路において前記第１の画像データが復号化されない場合に、前記表示装置において表示されている第２の画像を維持する機能を有する半導体装置。
【請求項３】
請求項２において、
前記表示装置は、第１のトランジスタと、液晶素子と、を画素に有し、
前記第１のトランジスタは、チャネル形成領域に酸化物半導体を有する半導体装置。
【請求項４】
請求項２または請求項３において、
前記表示装置は、フレームメモリを有し、
前記フレームメモリは、第２のトランジスタと、容量素子と、をメモリセルに有し、
前記第２のトランジスタは、チャネル形成領域に酸化物半導体を有する半導体装置。
【請求項５】
請求項２乃至請求項４のいずれか１項において、
前記デコーダは、フレームメモリを有し、
前記フレームメモリは、トランジスタと、容量素子と、をメモリセルに有し、
前記トランジスタは、チャネル形成領域に酸化物半導体を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置と上記半導体装置を用いた伝送システムに関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【背景技術】
【０００３】
衛星放送では、定められた放送帯域で映像データの伝送が行われるため、放送局は映像データの伝送を行う前に当該映像データに圧縮処理などの符号化（エンコード）を施している。下記の特許文献１には、ソースデバイスと宛先デバイスの間を、チャネルを介して符号化したビデオデータを送る構成について開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２０１４−５３５２２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
映像コンテンツの高解像度化に伴い、大きなデータ量の映像データに対応した符号化技術が確立されつつある。例えば、超高精細テレビジョン（ＵＨＤＴＶ：Ｕｌｔｒａ  ｈｉｇｈ  ｄｅｆｉｎｉｔｉｏｎ  ｔｅｌｅｖｉｓｉｏｎ）で行われる放送においては、ＩＴＵ−Ｔ  Ｈ．２６５（ＩＳＯ／ＩＥＣ  ２３００８−２）と呼ばれる映像データの高圧縮化技術が、国際規格として採用されている。
【０００６】
データを受信する半導体装置は、符号化された映像データを復号化して元のデータ量に戻すための演算処理を行う。そのため、映像コンテンツの高解像度化に伴い、符号化前の映像データのデータ量が大きくなり、映像データの復号化のための演算処理に要する時間と、当該演算処理に要する消費電力が大きくなってしまう。
【０００７】
上述したような技術的背景のもと、本発明の一態様では、演算処理に要する時間を抑えることができる半導体装置の提供を目的の一つとする。或いは、本発明の一態様では、演算処理に要する消費電力を抑えることができる半導体装置の提供を目的の一つとする。或いは、本発明の一態様では、消費電力を抑えることができる半導体装置の提供を目的の一つとする。
【０００８】
また、本発明の一態様では、消費電力を抑えることができるデータの伝送方法、伝送システムの提供を目的の一つとする。
【０００９】
なお、本発明の一態様は、新規な半導体装置などの提供を、課題の一つとする。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１０】
本発明の一態様において、送信機としての機能を有する第１の半導体装置は、データの符号化を行う際に、第１の画像データと第２の画像データとの差分情報を取得する機能を有する。そして、上記第１の半導体装置は、上記差分情報を用いて２つの画像データが一致しているか否かを判断し、その判断した結果を含むデータを、符号化された第１の画像データに付加する機能を有する。受信機としての機能を有する第２の半導体装置は、符号化された第１の画像データと、第１の画像データが第２の画像データに一致しているか否かのデータとを受け取る機能と、一致しているか否かの上記データを解析し、符号化された第１の画像データを復号化するか否かを判断する機能とを有する。そして、第２の半導体装置は、上記判断に従って、符号化された第１の画像データを復号化するための演算処理を行うか否かの命令を含む信号を生成する機能を有し、上記信号に従って上記演算処理を行う機能を有する。第２の半導体装置が有する表示装置は、演算処理によって得られた、復号化された第１の画像データを用いて、第１の画像を表示する機能を有する。
【００１１】
さらに、第２の半導体装置が有する表示装置は、演算回路において第１の画像データが復号化されない場合に、既に表示装置において表示されている第２の画像を維持する機能を有していても良い。
【００１２】
具体的に、本発明の一態様に係る伝送システムは、第１の半導体装置と、第２の半導体装置と、を用い、上記第１の半導体装置は、エンコーダと、差分判定回路と、を有し、上記第２の半導体装置は、デコーダと、信号生成回路と、表示装置と、を有し、上記デコーダは、解析回路と、演算回路と、を有し、上記エンコーダは、上記第１の画像データと第２の画像データとを比較し差分情報を得る機能と、上記差分情報を用いて上記第１の画像データを符号化する機能と、を有し、上記差分判定回路は、上記差分情報を用いて、上記第１の画像データと上記第２の画像データとが一致しているか否かのデータを生成し、符号化された上記第１の画像データに上記データを付加する機能を有し、上記解析回路は、上記第１の半導体装置から送られてきた上記データを用いて、上記第１の半導体装置から送られてきた、符号化された上記第１の画像データの復号化を行うか否かを判断する機能を有し、上記信号生成回路は、上記解析回路の判断に従って、符号化された上記第１の画像データの復号化を行うか否かの命令を含む信号を、生成する機能を有し、上記演算回路は、上記信号に従って、符号化された上記第１の画像データの復号化を行う機能を有し、上記表示装置は、符号化された上記第１の画像データが上記演算回路において復号化されない場合に、上記表示装置において表示されている第２の画像を維持する機能を有する。
【００１３】
具体的に、本発明の一態様に係る半導体装置は、デコーダと、信号生成回路と、表示装置と、を有し、上記デコーダは、解析回路と、演算回路と、を有し、上記解析回路は、受信したデータを用いて、受信した第１の画像データの復号化を行うか否かを判断する機能を有し、上記信号生成回路は、上記解析回路の判断に従って、上記第１の画像データの復号化を行うか否かの命令を含む信号を、生成する機能を有し、上記演算回路は、上記信号に従って、上記第１の画像データの復号化を行う機能を有し、上記表示装置は、上記演算回路において上記第１の画像データが復号化されない場合に、上記表示装置において表示されている第２の画像を維持する機能を有する。
【００１４】
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップは、半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置である場合があり、又は半導体装置を有している場合がある。
【００１５】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００１６】
トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御ノードとして機能するノードである。ソースまたはドレインとして機能する２つの入出力ノードは、トランジスタの型及び各端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合がある。
【００１７】
ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
【００１８】
電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお、電位とは、相対的なものである。よって、接地電位と記載されていても、必ずしも、０Ｖを意味しない場合もある。
【００１９】
本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００２０】
本明細書等において、“第１”、“第２”、“第３”という序数詞は構成要素の混同を避けるために付す場合があり、その場合は数的に限定するものではなく、また順序を限定するものでもない。
【発明の効果】
【００２１】
本発明の一態様によって、半導体装置の演算処理に要する時間を抑えることができる。或いは、本発明の一態様によって、半導体装置の演算処理に要する消費電力を抑えることができる。或いは、本発明の一態様によって、半導体装置の消費電力を抑えることができる。
【００２２】
また、本発明の一態様では、上記半導体装置を用いることにより、消費電力を抑えることができるデータの伝送方法、伝送システムを提供することができる。
【００２３】
なお、本発明の一態様により、新規な半導体装置などを提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２４】
【図１】伝送システムの一形態を示す図。
【図２】送信機の一形態を示す図。
【図３】半導体装置の一形態を示す図。
【図４】半導体装置の動作を示す図。
【図５】表示装置の構成を示す図。
【図６】表示装置の動作を示す図。
【図７】データの階層構造を示す図。
【図８】ＮＡＬの構造を示す図。
【図９】送信機の一形態を示す図。
【図１０】半導体装置の一形態を示す図。
【図１１】フレームメモリの構成を示すブロック図。
【図１２】メモリセル、センスアンプ、プリチャージ回路、スイッチ回路、及びメインアンプの接続構成を示す図。
【図１３】フレームメモリの構成を示す図。
【図１４】１フレームの画像の分割方式を模式的に示す図。
【図１５】画素部とＣＴＵの関係を模式的に示す図。
【図１６】縦方向と横方向の画素数の関係を示す図と、画素部における画素の縦方向のアドレスと横方向のアドレスの関係を示す図。
【図１７】画素の上面図。
【図１８】画素の断面図。
【図１９】トランジスタの構造を示す図。
【図２０】トランジスタの構造を示す図。
【図２１】トランジスタの構造を示す図。
【図２２】エネルギーバンド構造の模式図。
【図２３】半導体装置の断面構造を示す図。
【図２４】電子機器の図。
【図２５】メモリセルの構成を示す図。
【図２６】表示装置の構成を示す図。
【図２７】メモリアレイとＣＴＵの関係を模式的に示す図。
【発明を実施するための形態】
【００２５】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２６】
図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【００２７】
本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００２８】
図面に記載したブロック図の各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路ブロックにおいては同じ回路ブロック内で別々の機能を実現しうるように設けられている場合もある。また各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路ブロックにおいては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。
【００２９】
（実施の形態１）
図１に、本発明の一態様に係る伝送システムの構成を一例として示す。図１に示す伝送システムは、送信機１０と、半導体装置１１と、を有する。送信機１０は、エンコーダ１２と、差分判定回路１３と、を有する。
【００３０】
エンコーダ１２は、送信機１０に入力された第１の画像データ（Ｄａｔａ１）と、基準となる画像データとを比較し、差分情報を得る機能と、差分情報を用いて、第１の画像データ（Ｄａｔａ１）に圧縮などの符号化を施す機能と、を有する。基準となる画像データは、第１の画像データ（Ｄａｔａ１）と同一のフレーム内のものであっても良い。或いは、基準となる画像データは、第１の画像データ（Ｄａｔａ１）とは異なるフレーム内のものであっても良い。或いは、基準となる画像データは、第１の画像データ（Ｄａｔａ１）とは異なるフレーム内の画像データと、差分情報とを用いて作成されたものであっても良い。
【００３１】
差分判定回路１３は、上記差分情報を用いて、第１の画像データ（Ｄａｔａ１）が基準となる画像データと一致しているか否かを判定する機能を有する。そして、エンコーダ１２は、差分判定回路１３において得られた、第１の画像データ（Ｄａｔａ１）が基準となる画像データと一致しているか否かのデータ（以下、比較データ（Ｄａｔａ−ｓ）とする）を、符号化した第１の画像データ（Ｄａｔａ１−ｅ）に付加する機能も有する。
【００３２】
半導体装置１１は、デコーダ１４と、信号生成回路１５と、表示装置１６と、を有する。また、デコーダ１４は、解析回路１７と、演算回路１８と、を有する。
【００３３】
解析回路１７は、送信機１０からデコーダ１４に送られてきた比較データ（Ｄａｔａ−ｓ）を解析することで、比較データ（Ｄａｔａ−ｓ）に対応する符号化した第１の画像データ（Ｄａｔａ１−ｅ）の、復号化を行うか否かを判断する機能を有する。具体的に、解析回路１７は、比較データ（Ｄａｔａ−ｓ）を解析することで、比較データ（Ｄａｔａ−ｓ）に対応する符号化した第１の画像データ（Ｄａｔａ１−ｅ）が、第１の画像データ（Ｄａｔａ１−ｅ）の前にデコーダ１４に入力された、基準となる画像データと一致しているか否かを判断する機能を有する。
【００３４】
信号生成回路１５は、解析回路１７の判断に従って、第１の画像データ（Ｄａｔａ１−ｅ）の復号化を行うか否かの命令を含む信号（Ｓｉｇｅ）を生成する機能を有する。なお、図１では、信号生成回路１５が上記信号（Ｓｉｇｅ）を生成する機能を有する場合の半導体装置１１の一例を示しているが、デコーダ１４が上記機能を有する回路を有していても良い。
【００３５】
演算回路１８は、演算処理を行うことで、第１の画像データ（Ｄａｔａ１−ｅ）の復号化を行う機能を有する。そして、演算回路１８は、上記演算処理を、信号生成回路１５において生成された信号（Ｓｉｇｅ）に従って行う。具体的に、解析回路１７が第１の画像データ（Ｄａｔａ１−ｅ）の復号化を行わないとする判断を下した場合、信号生成回路１５は解析回路１７の上記判断に従って、第１の画像データ（Ｄａｔａ１−ｅ）の復号化を行わないとする命令を含む信号（Ｓｉｇｅ）を生成する。この場合、演算回路１８は、信号（Ｓｉｇｅ）に従って、第１の画像データ（Ｄａｔａ１−ｅ）の復号化のための演算処理を行わない。また、解析回路１７が第１の画像データ（Ｄａｔａ１−ｅ）の復号化を行うとする判断を下した場合、信号生成回路１５は解析回路１７の上記判断に従って、第１の画像データ（Ｄａｔａ１−ｅ）の復号化を行うとする命令を含む信号（Ｓｉｇｅ）を生成する。この場合、演算回路１８は、信号（Ｓｉｇｅ）に従って、第１の画像データ（Ｄａｔａ１−ｅ）の復号化のための演算処理を行う。
【００３６】
表示装置１６は、信号（Ｓｉｇｅ）に従って、画像データを用いた画像の表示を更新する機能を有する。具体的に、表示装置１６は、演算回路１８において第１の画像データ（Ｄａｔａ１−ｅ）の復号化が行われた場合に、信号（Ｓｉｇｅ）に従って、復号化された第１の画像データ（Ｄａｔａ１−ｄ）を用いて第１の画像の表示を行う機能を有する。また、表示装置１６は、演算回路１８において第１の画像データ（Ｄａｔａ１−ｅ）の復号化が行われなかった場合に、信号（Ｓｉｇｅ）に従って、既に表示装置１６において表示されている第２の画像を維持する機能を有する。
【００３７】
なお、基準となる画像データは、第１の画像データ（Ｄａｔａ１）の前にエンコーダ１２に入力された画像データなどを用いることができる。例えば、第１の画像データ（Ｄａｔａ１）の前にエンコーダ１２に入力された画像データを第２の画像データ（Ｄａｔａ２）とすると、第１の画像データ（Ｄａｔａ１）と第２の画像データ（Ｄａｔａ２）とは、一のフレーム期間に対応する画像データであって、なおかつ、互いに異なるエリアに含まれる画素に対応する画像データであっても良い。或いは、第１の画像データ（Ｄａｔａ１）と第２の画像データ（Ｄａｔａ２）とは、同一のエリアに含まれる画素に対応する画像データであって、なおかつ、互いに異なるフレーム期間に対応する画像データであっても良い。
【００３８】
本発明の一態様では、上記構成により、符号化した第１の画像データ（Ｄａｔａ１−ｅ）が、第１の画像データ（Ｄａｔａ１）よりも先にエンコーダ１２に入力され、符号化された第２の画像データ（Ｄａｔａ２−ｅ）と一致している場合に、演算回路１８において同じ演算処理を行う手間を省くことができる。よって、演算回路１８は、演算処理によって生じる消費電力を抑えることができる。そして、表示装置１６において、第１の画像と一致する第２の画像の表示を維持することで、画像データを用いた画像の表示を更新する際に生じる消費電力を抑えることができる。
【００３９】
表示装置１６の具体的な構成例については、後述する。
【００４０】
次いで、送信機１０のより具体的な構成の一例を、図２に示す。図２に示す送信機１０は、エンコーダ１２と、差分判定回路１３と、を有する。エンコーダ１２は、フレームメモリ２２と、減算回路２１と、信号処理回路１９と、ヘッダ付与回路２０と、を有する。
【００４１】
フレームメモリ２２は、基準となる画像データを記憶する機能を有する。減算回路２１は、エンコーダ１２に入力された第１の画像データ（Ｄａｔａ１）と、フレームメモリ２２に記憶されている基準となる画像データとを比較し、差分情報を演算処理により算出する機能を有する。信号処理回路１９は、減算回路２１により算出された差分情報を用いて、第１の画像データ（Ｄａｔａ１）に圧縮などの符号化を施す機能を有する。
【００４２】
また、信号処理回路１９は、基準となる画像データと上記差分情報とを用いることで、新たに基準となる画像データを生成する機能を有していても良い。この場合、信号処理回路１９において生成された基準となる画像データは、フレームメモリ２２に記憶される。そして、減算回路２１は、新たに基準となった画像データと、エンコーダ１２に入力された第１の画像データ（Ｄａｔａ１）とを比較し、差分情報を演算処理により算出することとなる。
【００４３】
また、第１の画像データ（Ｄａｔａ１）の前に第２の画像データ（Ｄａｔａ２）がエンコーダ１２に入力される場合、信号処理回路１９は、第２の画像データ（Ｄａｔａ２）に符号化を施した後復号化して、元の第２の画像データ（Ｄａｔａ２）を生成する機能、或いは、第２の画像データ（Ｄａｔａ２）に符号化を施した後復号化して、元の第２の画像データ（Ｄａｔａ２）とほぼ同じ画像データを生成する機能を有していても良い。この場合、信号処理回路１９において生成された、元の第２の画像データ（Ｄａｔａ２）とほぼ同じ画像データは、新たに基準となる画像データとしてフレームメモリ２２に記憶される。そして、減算回路２１は、当該基準となる画像データと、エンコーダ１２に入力された第１の画像データ（Ｄａｔａ１）とを比較し、差分情報を演算処理により算出することとなる。
【００４４】
なお、第１の画像データ（Ｄａｔａ１）と第２の画像データ（Ｄａｔａ２）とが、同一のエリアに含まれる画素に対応する画像データであって、なおかつ、互いに異なるフレーム期間に対応する画像データである場合、第２の画像データ（Ｄａｔａ２）を元に信号処理回路１９において生成された基準となる画像データは、フレームメモリ２２に一旦記憶させておく。そして、第１の画像データ（Ｄａｔａ１）がエンコーダ１２に入力されたときに、減算回路２１は、フレームメモリ２２に記憶されている基準となる画像データと、第１の画像データ（Ｄａｔａ１）とを比較し、差分情報を演算処理により算出することができる。
【００４５】
また、第１の画像データ（Ｄａｔａ１）と第２の画像データ（Ｄａｔａ２）とが、一のフレーム期間に対応する画像データであって、なおかつ、互いに異なるエリアに含まれる画素に対応している場合、第２の画像データ（Ｄａｔａ２）を元に信号処理回路１９において生成された基準となる画像データは、必ずしもフレームメモリ２２に記憶させる必要はない。この場合、第２の画像データ（Ｄａｔａ２）を元に信号処理回路１９において生成された基準となる画像データを記憶させるための、フレームメモリ２２よりも回路規模の小さいメモリを、エンコーダ１２に設けても良い。
【００４６】
差分判定回路１３は、上記差分情報を用いて、第１の画像データ（Ｄａｔａ１）が基準となる画像データと一致しているか否かを判定する機能を有する。ヘッダ付与回路２０は、画像データの属性情報を符号化された画像データに付与する機能を有する。また、ヘッダ付与回路２０は、差分判定回路１３において得られた、第１の画像データ（Ｄａｔａ１）が基準となる画像データと一致しているか否かの比較データ（Ｄａｔａ−ｓ）を、符号化した第１の画像データ（Ｄａｔａ１−ｅ）に付加する機能を有する。
【００４７】
次いで、半導体装置１１のより具体的な構成の一例を、図３に示す。図３に示す半導体装置１１は、デコーダ１４と、信号生成回路１５と、表示装置１６と、を有する。デコーダ１４は、解析回路１７と、演算回路１８と、フレームメモリ２３と、を有する。フレームメモリ２３は、演算回路１８において復号化された第１の画像データ（Ｄａｔａ１−ｄ）を、記憶する機能を有する。
【００４８】
図３では、半導体装置１１において、信号生成回路１５において生成される、第１の画像データ（Ｄａｔａ１−ｅ）の復号化を行うか否かの命令を含む信号（Ｓｉｇｅ）が、演算回路１８、フレームメモリ２３、表示装置１６に送られる場合を例示しいている。演算回路１８は、信号（Ｓｉｇｅ）に従って、第１の画像データ（Ｄａｔａ１−ｅ）の復号化のための演算処理を行う機能を有する。フレームメモリ２３は、信号（Ｓｉｇｅ）に従って、復号化された第１の画像データ（Ｄａｔａ１−ｄ）の書き込みと読み出し、基準となる画像データの書き込みと読み出しを行う機能を有する。表示装置１６は、信号（Ｓｉｇｅ）に従って、復号化された第１の画像データ（Ｄａｔａ１−ｄ）を用いて第１の画像の表示を行う機能を有する。また、表示装置１６は、信号（Ｓｉｇｅ）に従って、既に表示装置１６において表示されている第２の画像を維持する機能を有する。
【００４９】
なお、エンコーダ１２と同様に、第１の画像データ（Ｄａｔａ１）と第２の画像データ（Ｄａｔａ２）とが、一のフレーム期間に対応する画像データであって、なおかつ、互いに異なるエリアに含まれる画素に対応している場合、第２の画像データ（Ｄａｔａ２）を元に演算回路１８において復号化された基準となる画像データを記憶させるための、フレームメモリ２３よりも回路規模の小さいメモリを、半導体装置１１に設けても良い。
【００５０】
図４を用いて、信号（Ｓｉｇｅ）に従って行われる、演算回路１８、フレームメモリ２３、及び表示装置１６の、動作の切り替え方法の一例について説明する。
【００５１】
まず、解析回路１７が画像データの復号化を行わないとする判断を下した場合、信号生成回路１５は、解析回路１７の上記判断に従って、第１の画像データの復号化を行わないとする命令を含む第１の信号（Ｓｉｇｅ１）を生成する。そして、図４（Ａ）に示すように、第１の信号（Ｓｉｇｅ１）に従って、演算回路１８は、第１の画像データ（Ｄａｔａ１−ｅ）の復号化を行うための演算処理を停止する。
【００５２】
また、第１の信号（Ｓｉｇｅ１）に従って、フレームメモリ２３は、フレームメモリ２３への画像データの書き込みと、フレームメモリ２３からの画像データの読み出しとを停止する。具体的には、フレームメモリ２３からの基準となる画像データの読み出しが停止される。また、フレームメモリ２３からの、復号化された画像データ（Ｄａｔａ１−ｄ）の読み出しが停止される。
【００５３】
次いで、図４（Ｂ）に示すように、第２の信号（Ｓｉｇｅ２）に従って、表示装置１６は、画像データを用いた画像の表示の更新を停止し、既に表示装置１６において表示されている画像を維持する。
【００５４】
次いで、画像信号と比較データ（Ｄａｔａ−ｓ）とがデコーダ１４に新たに入力され、解析回路１７が上記画像信号の復号化を行うとする判断を下した場合、信号生成回路１５は解析回路１７の上記判断に従って、画像データの復号化を行うとする命令を含む第１の信号（Ｓｉｇｅ１）を生成する。この場合、第１の信号（Ｓｉｇｅ１）に従って、フレームメモリ２３は、フレームメモリ２３への画像データの書き込みと、フレームメモリ２３からの画像データの読み出しとを再開する。具体的には、フレームメモリ２３からの基準となる画像データの読み出しが再開される。また、フレームメモリ２３からの、復号化された画像データの読み出しが再開される。また、演算回路１８は、第１の信号（Ｓｉｇｅ１）に従って画像データの復号化のための演算処理を再開する。
【００５５】
次いで、第２の信号（Ｓｉｇｅ２）に従って、表示装置１６は、復号化された画像データを用いた画像の表示の更新を再開する。
【００５６】
なお、図４では、演算回路１８の動作と、フレームメモリ２３の動作とが、共に第１の信号（Ｓｉｇｅ１）及び第２の信号（Ｓｉｇｅ２）に従って制御される場合について例示しているが、演算回路１８の動作と、フレームメモリ２３の動作とが、異なる系統の信号（Ｓｉｇｅ）に従って制御されていても良い。この場合、解析回路１７が画像データの復号化を行わないとする判断を下した場合、演算回路１８の動作を停止した後に、フレームメモリ２３の動作を停止するのが望ましい。また、解析回路１７が上記画像データの復号化を行うとする判断を下した場合、フレームメモリ２３の動作を再開した後に、演算回路１８の動作を再開するのが望ましい。
【００５７】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【００５８】
（実施の形態２）
次いで、本発明の一態様に係る表示装置の構成例について説明する。図５（Ａ）に示す表示装置１６は、画素部３０と、駆動回路３１と、駆動回路３２と、コントローラ３７と、フレームメモリ３８と、を有する。
【００５９】
画素部３０は、複数の画素３３と、走査線としての機能を有する、配線ＧＬ１乃至配線ＧＬｙ（ｙは自然数）で示される配線ＧＬと、信号線としての機能を有する、配線ＳＬ１乃至配線ＳＬｘ（ｘは自然数）で示される配線ＳＬとが設けられている。複数の画素３３は、配線ＧＬの少なくとも一つと、配線ＳＬの少なくとも一つとに、それぞれ電気的に接続されている。具体的に、配線ＧＬ１乃至配線ＧＬｙには、画素３３を行毎に選択するための信号が入力される。また、配線ＳＬ１乃至配線ＳＬｘには画像信号が入力される。選択された画素３３には、画像信号が供給される。駆動回路３１は、配線ＧＬへの信号の入力を制御する機能を有する。駆動回路３２は、配線ＳＬへの画像信号の入力を制御する機能を有する。
【００６０】
なお、画素部３０に設けられる配線の種類及びその数は、画素３３の構成、数及び配置によって決めることができる。具体的に、図５（Ａ）に示す画素部３０の場合、ｘ列×ｙ行の画素３３がマトリクス状に配置されており、配線ＳＬ１乃至配線ＳＬｘ、配線ＧＬ１乃至配線ＧＬｙが、画素部３０内に配置されている場合を例示している。
【００６１】
コントローラ３７は、垂直同期信号（Ｖｓｙｎｃ）と、水平同期信号（Ｈｓｙｎｃ）とに従って、駆動回路３１及び駆動回路３２の動作を制御するクロック信号、スタートパルス信号などの各種制御信号を生成する機能を有する。フレームメモリ３８は、表示装置１６に入力される、復号化された画像データ（Ｄａｔａ−ｄ）を記憶する機能を有する。そして、コントローラ３７は、フレームメモリ３８に記憶される画像データ（Ｄａｔａ−ｄ）を用いて、画素部３０、駆動回路３１、及び駆動回路３２の仕様に合わせた画像信号（Ｖｓｉｇ）を生成する機能を有する。
【００６２】
なお、駆動回路３１、駆動回路３２、及びコントローラ３７のいずれか一つまたは複数は、画素部３０と供に一の基板上に形成されていても良い。或いは、駆動回路３１、駆動回路３２、及びコントローラ３７の全てが、画素部３０と異なる基板上に形成されていても良い。或いは、駆動回路３１の一部の回路、駆動回路３２の一部の回路、またはコントローラ３７の一部の回路が、画素部３０と異なる基板上に形成されていても良い。
【００６３】
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態にすることができるような回路構成になっている場合に相当する。従って、接続している回路構成とは、直接接続している回路構成を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの素子を介して間接的に接続している回路構成も、その範疇に含む。また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００６４】
また、図５（Ｂ）に、画素３３の構成を一例として示す。各画素３３は、液晶素子３４と、当該液晶素子３４への画像信号の供給を制御する機能を有するトランジスタ３５と、液晶素子３４の画素電極と共通電極間の電圧を保持する機能を有する容量素子３６とを有する。液晶素子３４は、画素電極と、共通電極と、画素電極と共通電極の間の電圧が印加される液晶材料を含んだ液晶層と、を有している。
【００６５】
トランジスタ３５は、液晶素子３４の画素電極に、配線ＳＬの電位を与えるか否かを制御する機能を有する。液晶素子３４の共通電極には、所定の電位が与えられている。
【００６６】
以下、トランジスタ３５と液晶素子３４の具体的な接続構成について説明する。図５（Ｂ）では、トランジスタ３５のゲートが、配線ＧＬ１から配線ＧＬｙのいずれか１つに電気的に接続されている。トランジスタ３５のソース及びドレインの一方は、配線ＳＬ１から配線ＳＬｘのいずれか１つに電気的に接続され、トランジスタ３５のソース及びドレインの他方は、液晶素子３４の画素電極に電気的に接続されている。
【００６７】
なお、トランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
【００６８】
トランジスタが有するソースとドレインは、トランジスタの導電型及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
【００６９】
液晶素子３４では、画素電極と共通電極の間に与えられる電圧の値に従って、液晶層に含まれる液晶分子の配向が変化し、透過率が変化する。よって、液晶素子３４は、画素電極に与えられる画像信号の電位によって、その透過率が制御されることで、階調を表示することができる。そして、画素部３０が有する複数の画素３３のそれぞれにおいて、液晶素子３４の階調が画像信号に従って調整されることで、画素部３０に画像が表示される。
【００７０】
図５（Ｂ）では、画素３３において、画像信号の画素３３への入力を制御するスイッチとして、一のトランジスタ３５を用いる場合を例示している。しかし、一のスイッチとして機能する、複数のトランジスタを、画素３３に用いていても良い。
【００７１】
図５（Ｃ）に、画素３３の別の一例を示す。画素３３は、画素３３への画像信号の入力を制御するトランジスタ９５と、発光素子９８と、画像信号に従って発光素子９８に供給する電流値を制御するトランジスタ９６と、画像信号の電位を保持するための容量素子９７と、を有する。
【００７２】
発光素子９８は、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）やＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）などの、電流または電圧によって輝度が制御される素子をその範疇に含んでいる。例えば、ＯＬＥＤは、ＥＬ層と、アノードと、カソードとを少なくとも有している。ＥＬ層はアノードとカソードの間に設けられた単層または複数の層で構成されており、これらの層の中に、発光性の物質を含む発光層を少なくとも含んでいる。
【００７３】
なお、ＥＬ層は、カソードとアノード間の電位差が、発光素子９８の閾値電圧以上になったときに供給される電流により、エレクトロルミネッセンスが得られる。エレクトロルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【００７４】
発光素子９８のアノードとカソードのいずれか一方は、画素３３に入力される画像信号に従ってその電位が制御される。アノードとカソードのうち、画像信号に従ってその電位が制御される電極を画素電極とし、もう一方の電極を共通電極とする。発光素子９８の共通電極には、所定の電位が与えられており、発光素子９８の輝度は、画素電極と共通電極間の電位差によって定まる。よって、発光素子９８は、画像信号の電位に従ってその輝度が制御されることで、階調を表示することができる。そして、画素部が有する複数の画素３３のそれぞれにおいて、発光素子９８の階調が画像情報を有する画像信号に従って調整されることで、画素部３０に画像が表示される。
【００７５】
次いで、画素３３が有する、トランジスタ９５、トランジスタ９６、容量素子９７、発光素子９８の接続構成について説明する。
【００７６】
トランジスタ９５は、ソース及びドレインの一方が配線ＳＬに接続され、ソース及びドレインの他方がトランジスタ９６のゲートに接続されている。トランジスタ９５のゲートは、配線ＧＬに接続されている。トランジスタ９６は、ソース及びドレインの一方が電源線ＶＬに接続され、ソース及びドレインの他方が発光素子９８に接続されている。具体的に、トランジスタ９６のソース及びドレインの他方は、発光素子９８のアノードとカソードのいずれか一方に接続されている。発光素子９８のアノードとカソードのいずれか他方には、所定の電位が与えられる。
【００７７】
図５（Ｃ）では、トランジスタ９６が、半導体膜を介して重なり合った、一対のゲート電極を有していても良い。当該一対のゲート電極は電気的に接続されている。本発明の一態様では、上記構成により、トランジスタ９６のオン電流を大きくし、なおかつトランジスタ９６の信頼性を高めることができる。
【００７８】
そして、本発明の一態様では、表示装置１６が、信号（Ｓｉｇｅ）に従って画素部３０において表示されている画像を維持する機能を有する。具体的に、本発明の一態様では、コントローラ３７は、信号（Ｓｉｇｅ）に従って、復号化された画像データ（Ｄａｔａ−ｄ）のフレームメモリ３８への書き込みを停止する機能を有する。そして、コントローラ３７が、既にフレームメモリ３８に記憶されている画像データ（Ｄａｔａ−ｄ）を用いて画像信号（Ｖｓｉｇ）を生成することで、画素部３０に同一の画像信号（Ｖｓｉｇ）が書き込まれるため、画素部３０において表示されている画像を維持することができる。
【００７９】
或いは、本発明の一態様では、コントローラ３７は、信号（Ｓｉｇｅ）に従って、制御信号を生成する機能の実行と停止、また、画像信号（Ｖｓｉｇ）を生成する機能の実行と停止が制御されても良い。信号（Ｓｉｇｅ）に従って、コントローラ３７において画像信号（Ｖｓｉｇ）を生成する機能が停止され、制御信号を生成する機能が停止されると、表示装置１６は、画像データを用いた画像の表示の更新が停止される。上記構成により、画素部３０において表示されている画像を維持することができる。また、コントローラ３７において画像信号（Ｖｓｉｇ）を生成する機能の実行が再開され、制御信号を生成する機能実行が再開されると、表示装置１６は、復号化された画像データを用いて画像の表示の更新を再開する。
【００８０】
なお、画像データを用いた画像の表示の更新を停止することで、表示されている画像を維持する場合、オフ電流が著しく小さいトランジスタ３５、トランジスタ９５を、画像信号の画素３３への入力を制御するスイッチとして用いるのが好ましい。トランジスタ３５またはトランジスタ９５のオフ電流が小さいと、トランジスタ３５またはトランジスタ９５を介して電荷がリークするのを防ぐことができる。よって、例えば、図５（Ｂ）に示す画素３３の場合、液晶素子３４及び容量素子３６に与えられた画像信号の電位をより確実に保持することができるので、１フレーム期間内において電荷のリークにより液晶素子３４の透過率が変化するのを防ぎ、それにより、表示する画像の質を向上させることができる。また、トランジスタ３５、トランジスタ９５のオフ電流が小さい場合、トランジスタ３５、トランジスタ９５を介して電荷がリークするのを防ぐことができるため、演算回路１８において演算処理が停止された際に、駆動回路３１及び駆動回路３２への電源電位または信号の供給を停止しても良い。上記構成により、画素部３０への画像信号の書き込み回数を少なくし、表示装置の消費電力を低減させることができる。
【００８１】
トランジスタのオフ電流を下げるには、例えば、チャネル形成領域をエネルギーギャップが広い半導体で形成すればよい。半導体のエネルギーギャップは、２．５ｅＶ以上、または２．７ｅＶ以上、または３ｅＶ以上であることが好ましい。このような半導体材料として酸化物半導体が挙げられる。トランジスタ３５として、チャネル形成領域に酸化物半導体を含むトランジスタ（ＯＳトランジスタ）を用いればよい。チャネル幅で規格化したＯＳトランジスタのリーク電流は、ソースードレイン間電圧が１０Ｖ、室温（２５℃程度）の状態で１０×１０−２１Ａ／μｍ（１０ゼプトＡ／μｍ）以下とすることが可能である。トランジスタ３５、トランジスタ９５に適用されるＯＳトランジスタのリーク電流は、室温（２５℃程度）にて１×１０−１８Ａ以下、または、１×１０−２１Ａ以下、または１×１０−２４Ａ以下が好ましい。または、リーク電流は８５℃にて１×１０−１５Ａ以下、または１×１０−１８Ａ以下、または１×１０−２１Ａ以下であることが好ましい。
【００８２】
酸化物半導体はエネルギーギャップが大きく、電子が励起されにくく、ホールの有効質量が大きい半導体である。このため、チャネル形成領域に酸化物半導体を含むトランジスタは、シリコン等を用いた一般的なトランジスタと比較して、アバランシェ崩壊等が生じにくい場合がある。アバランシェ崩壊に起因するホットキャリア劣化等が抑制されることで、チャネル形成領域に酸化物半導体を含むトランジスタは高いドレイン耐圧を有することとなり、高いドレイン電圧で駆動することが可能である。
【００８３】
トランジスタのチャネル形成領域に含まれる酸化物半導体は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ酸化物、Ｚｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）が代表的である。これら酸化物半導体は、電子供与体（ドナー）となる水素などの不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型半導体（真性半導体）にする、あるいはｉ型半導体に限りなく近づけることができる。このような酸化物半導体は、高純度化された酸化物半導体と呼ぶことができる。
【００８４】
チャネル形成領域を、キャリア密度の低い酸化物半導体で形成することが好ましい。酸化物半導体のキャリア密度は、例えば、８×１０１１／ｃｍ３未満１×１０−９／ｃｍ３以上であるとよい。キャリア密度は、１×１０１１／ｃｍ３未満が好ましく、１×１０１０／ｃｍ３未満がさらに好ましい。
【００８５】
高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物は、欠陥準位密度が低いため、トラップ準位密度も低い場合がある。酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、チャネル形成領域がトラップ準位密度の高い酸化物半導体である場合、トランジスタの電気特性は不安定になる場合がある。
【００８６】
従って、チャネル形成領域に酸化物半導体を含むトランジスタの電気特性を安定にするためには、チャネル形成領域の不純物濃度を低減することが有効である。チャネル形成領域の不純物濃度を低減するためには、チャネル形成領域に近接する領域の不純物濃度も低いことが好ましい。酸化物半導体の不純物は、水素、窒素、炭素、シリコン、アルカリ金属、アルカリ土類金属等である。
【００８７】
次いで、画像データを用いた画像の表示の更新を停止することで、表示されている画像を維持する場合の、図５（Ｂ）に示す画素３３を有する図５（Ａ）に示す表示装置１６の動作の一例について説明する。
【００８８】
図６に、第１フレーム期間（Ｆ１）乃至第ｔフレーム期間（Ｆｔ）における（ｔは６以上の自然数）、垂直同期信号（Ｖｓｙｎｃ）の電位の時間変化と、表示装置１６の動作を制御する信号（Ｓｉｇｅ）の電位の時間変化と、を例示する。また、配線ＧＬ１及び配線ＳＬ１に電気的に接続された画素を画素（Ｐｉｘ１−１）とし、画素（Ｐｉｘ１−１）に書き込まれる画像信号に対応する画像データを、図６に例示する。垂直同期信号（Ｖｓｙｎｃ）は、最も短いフレーム期間の長さを定めることができる。
【００８９】
まず、第１フレーム期間（Ｆ１）乃至第ｔ−３フレーム期間（Ｆｔ−３）における、画素部３０の動作について説明する。
【００９０】
垂直同期信号（Ｖｓｙｎｃ）のパルスに従って、第１フレーム期間（Ｆ１）が開始されると、配線ＧＬ１にパルスを有する信号が入力されることで、配線ＧＬ１が選択される。選択された配線ＧＬ１に接続された複数の各画素３３において、トランジスタ３５が導通状態になる。そして、トランジスタ３５が導通状態である期間（１ライン期間）に、配線ＳＬ１から配線ＳＬｘに画像信号の電位が与えられる。そして、配線ＳＬ１から配線ＳＬｘに与えられた画像信号の電位に従い、導通状態のトランジスタ３５を介して、容量素子３６に電荷が蓄積される。また、上記画像信号の電位は、導通状態のトランジスタ３５を介して、液晶素子３４の画素電極に与えられる。
【００９１】
図６に示すタイミングチャートでは、第１フレーム期間（Ｆ１）において、画素（Ｐｉｘ１−１）に画像データ（ＤａｔａＡ）に対応する画像信号が書き込まれる例を示している。
【００９２】
液晶素子３４では、画素電極と共通電極の間に与えられる電圧の値に従って、液晶分子の配向が変化し、透過率が変化する。よって、液晶素子３４は、画像信号の電位によってその透過率が制御されることで、階調を表示することができる。
【００９３】
配線ＳＬ１から配線ＳＬｘへの画像信号の入力が終了すると、配線ＧＬ１の選択は終了する。配線ＧＬ１の選択が終了すると、該配線ＧＬ１を有する画素３３において、トランジスタ３５が非導通状態になる。すると、液晶素子３４は、画素電極と共通電極の間に与えられた電圧を保持することで、階調の表示を維持する。
【００９４】
同様に、配線ＧＬ２から配線ＧＬｙが順に選択され、配線ＧＬ１が選択されていた期間と同様の動作が、配線ＧＬ２から配線ＧＬｙの各配線に接続された画素３３において順次繰り返される。上記動作により、画素部３０において、一の画像が表示される。そして、上記画像の表示は、第１フレーム期間（Ｆ１）が終了するまで維持される。
【００９５】
なお、配線ＧＬの選択は、上述したように配線ＧＬ１から配線ＧＬｙまで順に行うプログレッシブ方式を用いていてもよいし、インターレース方式などのプログレッシブ方式以外の方式を用いていても良い。
【００９６】
次いで、次に出現する垂直同期信号（Ｖｓｙｎｃ）のパルスに従って、第１フレーム期間（Ｆ１）が終了し、第２フレーム期間（Ｆ２）が開始される。第２フレーム期間（Ｆ２）乃至第ｔ−３フレーム期間（Ｆｔ−３）においても、第１フレーム期間（Ｆ１）と同様に、画素部３０への画像信号の書き込みが行われる。ただし、第２フレーム期間（Ｆ２）乃至第ｔ−３フレーム期間（Ｆｔ−３）において画素部３０に書き込まれる画像信号と、必ずしも第１フレーム期間（Ｆ１）において画素部３０に書き込まれる画像信号とは、対応する画像データが同じでなくとも良い。
【００９７】
次いで、第ｔ−２フレーム期間（Ｆｔ−２）乃至第ｔフレーム期間（Ｆｔ）における画素部３０の動作について説明する。図６では、第ｔ−２フレーム期間（Ｆｔ−２）乃至第ｔフレーム期間（Ｆｔ）において、信号（Ｓｉｇｅ）に従って、表示装置１６が画像の表示の更新を停止する場合を例示している。
【００９８】
具体的に、図６では、垂直同期信号（Ｖｓｙｎｃ）のパルスに従って、第ｔ−２フレーム期間（Ｆｔ−２）が開始されると、第１フレーム期間（Ｆ１）と同様に、画素部３０への画像信号の書き込みが行われる。図６に示すタイミングチャートでは、第ｔ−２フレーム期間（Ｆｔ−２）において、画素（Ｐｉｘ１−１）に画像データ（ＤａｔａＢ）に対応する画像信号が書き込まれる例を示している。そして、画素部３０への画像信号の書き込みにより画素部３０において一の画像が表示された後、次の第ｔ−１フレーム期間（Ｆｔ−１）が開始されるまでの間に、駆動回路３１及び駆動回路３２を停止状態にすることで、上記画像の表示は第ｔ−２フレーム期間（Ｆｔ−２）が終了するまで維持される。
【００９９】
駆動回路３１及び駆動回路３２の動作の停止は、信号（Ｓｉｇｅ）に従って、コントローラ３７が、クロック信号またはスタートパルス信号などの制御信号を生成する機能を停止することで行われる。また、駆動回路３１及び駆動回路３２の動作を停止するのに並行して、コントローラ３７は、画像信号（Ｖｓｉｇ）を生成する機能を停止する。図６では、信号（Ｓｉｇｅ）の電位がローレベルからハイレベルに変化するのに従って、コントローラ３７が、クロック信号またはスタートパルス信号などの制御信号を生成する機能を停止し、画像信号（Ｖｓｉｇ）を生成する機能を停止する場合を例示している。
【０１００】
具体的に、駆動回路３１または駆動回路３２への制御信号の供給の停止は、当該制御信号を駆動回路３１または駆動回路３２に供給するための配線に、駆動回路３１または駆動回路３２の動作が停止するような高さの電位を与えること、或いは、上記配線を電気的に浮遊状態にすることで、実行することができる。
【０１０１】
駆動回路３１が停止状態になると、駆動回路３１による配線ＧＬの選択が停止される。また、駆動回路３２が停止状態になると、駆動回路３２による配線ＳＬへの画像信号の書き込みが停止される。上記動作により、画素部３０では画像の表示が維持される。
【０１０２】
具体的に、図６では、第ｔ−２フレーム期間（Ｆｔ−２）において、画素部３０への画像信号の書き込みが終了した後、駆動回路３１及び駆動回路３２を停止状態にし、画素部３０における画像の表示を維持している場合を例示している。上記動作により、第１フレーム期間（Ｆ１）乃至第ｔ−３フレーム期間（Ｆｔ−３）のそれぞれに比べて、第ｔ−２フレーム期間（Ｆｔ−２）を長くすることができる。具体的に、図６では、垂直同期信号（Ｖｓｙｎｃ）のパルスが出現する周期と、第１フレーム期間（Ｆ１）乃至第ｔ−３フレーム期間（Ｆｔ−３）のそれぞれとは、長さが概略一致しているが、第ｔ−２フレーム期間（Ｆｔ−２）は上記周期よりも長くなっている。
【０１０３】
なお、画素３３が階調の表示を維持できる期間には限りがある。また、液晶素子３４に同じ方向の電界が印加され続けると液晶層が劣化するため、所定の期間内に液晶素子３４に印加する電界の向きを逆方向に変更してやる必要がある。よって、画素３３が階調の表示を維持できる期間や、液晶層の劣化が生じにくい期間などを考慮し、画像信号（Ｖｓｉｇ）の書き換えの命令がない期間における、フレーム期間が取り得る最大の長さをあらかじめ定めておく。例えば、静止画の表示を行う期間が、フレーム期間の取り得る最大の長さよりも長い場合は、画像の書き換えの命令がなくても、コントローラ３７が強制的に当該フレーム期間を終了させる機能を有していれば良い。そして、次のフレーム期間において同じ画像信号を画素部３０に再度書き込み、画素部３０において、前のフレーム期間において表示されていた画像を、再度表示するようにする。
【０１０４】
図２６に、本発明の一態様に係る表示装置１６の構成例を示す。図２６に示す表示装置１６は、図５（Ａ）に示す表示装置１６のコントローラ３７に、カウンタ３９が追加された構成を有している。カウンタ３９は、Ｖｓｙｎｃ信号が有するパルスのうち、一のパルスに従ってカウントを開始し、フレーム期間の長さを定める機能を有する。カウンタ３９によって定められたフレーム期間が終了すると、信号（Ｓｉｇｅ）に関わらず、コントローラ３７は、画素部３０における画像信号の書き換えを行うよう、駆動回路３１、駆動回路３２の動作を制御する機能を有する。
【０１０５】
また、入力装置などからの画像信号の書き換えの命令に従って、フレーム期間を強制的に終了させても良い。
【０１０６】
なお、表示装置１６において、前のフレーム期間と同じ画像信号（Ｖｓｉｇ）を用いて画像の表示を行う場合、フレームメモリ２３内の復号化された画像データ（Ｄａｔａ−ｄ）を用いて、再度、画像の表示を行えばよい。
【０１０７】
図６では、垂直同期信号（Ｖｓｙｎｃ）のパルスに従って、第ｔ−２フレーム期間（Ｆｔ−２）の次に開始される第ｔ−１フレーム期間（Ｆｔ−１）と、第ｔ−１フレーム期間（Ｆｔ−１）の次に開始される第ｔフレーム期間（Ｆｔ）においても、第ｔ−２フレーム期間（Ｆｔ−２）と同様に、画素（Ｐｉｘ１−１）に画像データ（ＤａｔａＢ）に対応する画像信号が書き込まれる例を示している。具体的に、図６では、第ｔ−１フレーム期間（Ｆｔ−１）と、第ｔフレーム期間（Ｆｔ）とでは、その期間の開始時に、信号（Ｓｉｇｅ）の電位がハイレベルからローレベルに変化するのに従って、コントローラ３７において画像信号（Ｖｓｉｇ）を生成する機能の実行が再開され、制御信号を生成する機能の実行が再開される場合を例示している。そして、画像信号（Ｖｓｉｇ）の画素部３０への再書き込みが終了した後、信号（Ｓｉｇｅ）の電位がローレベルからハイレベルに変化するのに従って、コントローラ３７において画像信号（Ｖｓｉｇ）を生成する機能の実行が停止され、制御信号を生成する機能の実行が停止される。
【０１０８】
本発明の一態様では、間欠的に駆動回路３１及び駆動回路３２を動作状態とすることで、画素部３０における画像の表示を維持しつつ、画像信号の画素部３０への書き込み回数を大幅に削減することができる。例えば、高純度化された酸化物半導体をチャネル形成領域に含むトランジスタを、画素３３のトランジスタ３５に用いる場合、フレーム期間の長さを１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上にすることができる。よって、駆動回路３１及び駆動回路３２の駆動周波数を大幅に低減することができ、表示装置１６の消費電力を低減することができる。
【０１０９】
なお、本発明の一態様では、駆動回路３２から配線ＳＬ１乃至配線ＳＬｘに、画像信号を順に入力する点順次駆動を用いていても良いし、駆動回路３２から配線ＳＬ１乃至配線ＳＬｘに一斉に画像信号を入力する線順次駆動を用いていても良い。或いは、本発明の一態様に係る半導体装置は、複数の配線ＳＬごとに順に、画像信号を入力する駆動方法を用いていても良い。
【０１１０】
また、液晶は、電圧が印加されてからその透過率が収束するまでの応答時間が、一般的に十数ｍｓｅｃ程度である。よって、液晶の応答の遅さが動画のぼやけとして視認されやすい。そこで、本発明の一態様では、液晶素子３４に印加する電圧を一時的に大きくして液晶の配向を速く変化させるオーバードライブ駆動を用いるようにしても良い。オーバードライブ駆動を用いることで、液晶の応答速度を上げ、動画のぼやけを防ぎ、動画の画質を改善することができる。
【０１１１】
また、トランジスタ３５が非導通状態になった後においても、液晶素子３４の透過率が収束せずに変化し続けると、液晶の比誘電率が変化するため、液晶素子３４の保持する電圧が変化しやすい。特に、液晶素子３４に接続される容量素子３６の容量値が小さい場合、上述した液晶素子３４の保持する電圧の変化は顕著に起こりやすい。しかし、上記オーバードライブ駆動を用いることで、応答時間を短くすることができるので、トランジスタ３５が非導通状態になった後における液晶素子３４の透過率の変化を小さくすることができる。したがって、液晶素子３４に並列で接続される容量素子３６の容量値が小さい場合でも、トランジスタ３５が非導通状態になった後に、液晶素子３４の保持する電圧が変化するのを防ぐことができる。
【０１１２】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０１１３】
（実施の形態３）
本実施の形態では、動画の圧縮規格の一つであるＩＴＵ−Ｔ  Ｈ．２６５（ＩＳＯ／ＩＥＣ  ２３００８−２  ＨＥＶＣ）を用いた、データの伝送システムを例に挙げて、本発明の一態様に係る伝送システムと半導体装置の具体的な構成例について説明する。以下、ＩＴＵ−Ｔ  Ｈ．２６５（ＩＳＯ／ＩＥＣ  ２３００８−２  ＨＥＶＣ）をＨ．２６５／ＨＥＶＣと呼ぶ。
【０１１４】
図７に、Ｈ．２６５／ＨＥＶＣにて圧縮されたデータの階層構造を示す。Ｈ．２６５／ＨＥＶＣにおいて、符号化されたコアの画像データを扱うレイヤは、Ｖｉｄｅｏ  Ｃｏｄｉｎｇ  Ｌａｙｅｒ（ＶＣＬ）と呼ばれる。ＶＣＬデータは、Ｎｅｔｗｏｒｋ  Ａｂｓｔｒａｃｔｉｏｎ  Ｌａｙｅｒ（ＮＡＬ）と呼ばれる画像データの伝送を目的としたレイヤに含まれる。ＶＣＬデータに付随する、画像データ以外の情報を含むＮｏｎ−ＶＣＬデータも、ＮＡＬに含まれる。更に、ＮＡＬのデータは、システムレイヤにて映像、音声、その他の情報が多重化され、伝送が行われる。
【０１１５】
図８にＮＡＬのデータの基本的な構成を示す。ＮＡＬのデータは、多くのＮＡＬの最小単位であるＮＡＬユニット（ＮＡＬＵ）から構成される。そして、ＮＡＬＵは、Ｎｏｎ−ＶＣＬデータを有するＮＡＬＵ（Ｎｏｎ−ＶＣＬ）と、ＶＣＬのデータを有するＮＡＬＵ（ＶＣＬ）とに分類される。
【０１１６】
実際のデータの伝送の際には、まず、ＮＡＬＵ（Ｎｏｎ−ＶＣＬ）が送信され、当該ＮＡＬＵ（Ｎｏｎ−ＶＣＬ）において、後続のＮＡＬＵ（ＶＣＬ）のデータ属性が定義される。当該ＮＡＬＵ（ＶＣＬ）は、対応するＮＡＬＵ（Ｎｏｎ−ＶＣＬ）にて定義されたデータ属性に対応する画像データを有する。
【０１１７】
また、ＮＡＬＵはＮＡＬＵヘッダ（ＮＡＬＵ  ｈｅａｄｅｒ）、ＲＢＳＰ（Ｒａｗ  Ｂｙｔｅ  Ｓｅｑｕｅｎｃｅ  Ｐａｙｌｏａｄ）、ＲＢＳＰ  ｔｒａｉｌｉｎｇ  ｂｉｔｓを有する。ＮＡＬＵヘッダには、ＮＡＬＵの種類を表す識別子（ｎａｌ＿ｕｎｉｔ＿ｔｙｐｅ）やスケーラビリティで用いられるｎｕｈ＿ｌａｙｅｒ＿ｉｄ、ｎｕｈ＿ｔｅｍｐｏｒａｌ＿ｉｄ＿ｐｌｕｓ１などの、後続するＲＢＳＰに関する情報が含まれている。ＮＡＬＵ（Ｎｏｎ−ＶＣＬ）の場合、ＲＢＳＰにはＮｏｎ−ＶＣＬデータが含まれており、ＮＡＬＵ（ＶＣＬ）の場合、ＲＢＳＰにはＶＣＬデータが含まれている。
【０１１８】
ｎａｌ＿ｕｎｉｔ＿ｔｙｐｅは、６ビットのデータから構成されているが、当該６ビットのデータにおいて、後続のＲＢＳＰがどのようなＶＣＬデータなのか、或いは、どのようなＮｏｎ−ＶＣＬデータなのかを定義している。
【０１１９】
また、Ｈ．２６５／ＨＥＶＣにおいて、ｎａｌ＿ｕｎｉｔ＿ｔｙｐｅには、拡張用の枠や未定義枠が設けられている。本発明の一態様では、当該未定義枠を用いて、ＲＢＳＰに含まれる画像データが基準となる画像データと一致しているか否かの比較データを、ＮＡＬＵに付加する。すなわち、エンコーダ１２にて符号化を行う際に、基準となる画像データとＲＢＳＰに含まれる画像データとが全く同じである場合、そのことを示すＮＡＬＵヘッダ、特にｎａｌ＿ｕｎｉｔ＿ｔｙｐｅとして、当該未定義枠を使うことができる。具体的には、Ｈ．２６５／ＨＥＶＣではｎａｌ＿ｕｎｉｔ＿ｔｙｐｅ＝４８乃至６３が未定義枠であるので、例えばｎａｌ＿ｕｎｉｔ＿ｔｙｐｅ＝６２としたときに、比較データが一致している、すなわち、基準となる画像データとＲＢＳＰに含まれる画像データとが一致している、と定義することができる。なお、基準となる画像データとＲＢＳＰに含まれる画像データとが一致しているか否かの比較データを、ＮＡＬＵに付加するのに用いる未定義枠は、６２以外であっても良い。
【０１２０】
送信機１０から半導体装置１１に１フレームの画像データを伝送する際には、最初にＮＡＬＵ（Ｎｏｎ−ＶＣＬ）が伝送された後に、ＮＡＬＵ（ＶＣＬ）が送られる。よって、半導体装置１１が有するデコーダ１４は、初めに受け取ったＮＡＬＵ（Ｎｏｎ−ＶＣＬ）にて定義されたデータ形式において、後続のＮＡＬＵ（ＶＣＬ）のデータの復号化の処理を行う。
【０１２１】
なお、符号化を行う必要のない全てのＮＡＬＵにおいて、ｎａｌ＿ｕｎｉｔ＿ｔｙｐｅを６２としておいても良いし、特定のグループに属する複数のＮＡＬＵのうち、最初に伝送される先頭のＮＡＬＵ（Ｎｏｎ−ＶＣＬ）だけ、ｎａｌ＿ｕｎｉｔ＿ｔｙｐｅを６２としても良い。
【０１２２】
例えば、第１のフレームと、第１のフレームの後に伝送される第２のフレームとで画像データが全く同じである場合、第２のフレームの画像データを伝送する際に、先頭のＮＡＬＵ（Ｎｏｎ−ＶＣＬ）のｎａｌ＿ｕｎｉｔ＿ｔｙｐｅを６２とすることで、デコーダ１４において、先頭のＮＡＬＵ（Ｎｏｎ−ＶＣＬ）を含め、第２のフレームの画像データに対応する全てのＮＡＬＵの復号化の処理を省略することができる。
【０１２３】
また、例えば、第１のフレームと、第１のフレームの後に伝送される第２のフレームとで、特定のエリアの画素だけ画像データが同じである場合、当該エリアの画素に対応する画像データを含んだ複数のＮＡＬＵのうち、先頭のＮＡＬＵ（Ｎｏｎ−ＶＣＬ）のｎａｌ＿ｕｎｉｔ＿ｔｙｐｅを６２とする。そして、先頭のＮＡＬＵ（Ｎｏｎ−ＶＣＬ）のＮＡＬＵヘッダに後続するＲＢＳＰに含まれるＮｏｎ−ＶＣＬデータには、上記特定のエリアの画素に対応する画像データを含んだ複数のＮＡＬＵの情報が含まれている。デコーダ１４において、当該Ｎｏｎ−ＶＣＬデータを復号化し、該当する複数のＮＡＬＵを特定し、当該複数のＮＡＬＵの復号化の処理を省略することができる。
【０１２４】
図９に、Ｈ．２６５／ＨＥＶＣに準じた、本発明の一態様に係る送信機１０の構成例を示す。図９に示す送信機１０は、エンコーダ１２と、差分判定回路１３と、を有する。エンコーダ１２は、フレームメモリ２２と、減算回路２１と、信号処理回路１９と、ヘッダ付与回路２０と、ブロック分割回路４０と、を有する。また、信号処理回路１９は、ＤＣＴ（Ｄｉｓｃｒｅｔｅ  Ｃｏｓｉｎｅ  Ｔｒａｎｓｆｏｒｍ）回路４１と、量子化回路４２と、エントロピー符号化回路４３と、逆量子化回路４４と、ｉＤＣＴ（ｉｎｖｅｒｓｅ  Ｄｉｓｃｒｅｔｅ  Ｃｏｓｉｎｅ  Ｔｒａｎｓｆｏｒｍ）回路４５と、加算回路４６と、フレーム間予測回路４７と、フレーム内予測回路４８と、を有する。
【０１２５】
ブロック分割回路４０は、１フレームの画像データを複数の画素に対応するエリアに対応する画像データに分割する機能を有する。分割された画像データは、ＣＴＵ（Ｃｏｄｉｎｇ  Ｔｒｅｅ  Ｕｎｉｔ）と呼ばれる。図９に示す送信機１０では、減算回路２１において、符号化前の画像データのＣＴＵと、基準となる画像データのＣＴＵとを比較する機能を有する。そして、複数のＣＴＵの画像データは、一のＮＡＬＵ（ＶＣＬ）に含まれる。
【０１２６】
ＤＣＴ回路４１は、画像データに離散コサイン変換を施す機能を有する。量子化回路４２は、離散コサイン変換を施されたＣＴＵに量子化処理を施す機能を有する。エントロピー符号化回路４３は、量子化処理を施されたＣＴＵにエントロピー符号化処理を施す機能を有する。エントロピー符号化処理を施されたＣＴＵは、ヘッダ付与回路２０において一のＮＡＬＵに統合される。統合されることで生成されたＮＡＬＵは、ヘッダ付与回路２０において比較データが付与される。
【０１２７】
また、逆量子化回路４４は、量子化処理を施されたＣＴＵに逆量子化処理を施す機能を有する。ｉＤＣＴ回路４５は、逆量子化処理を施されたＣＴＵに逆離散コサイン変換を施す機能を有する。加算回路４６は、フレーム内予測回路４８にて算出された差分の情報、またはフレーム間予測回路４７にて算出された差分の情報と、逆離散コサイン変換を施されたＣＴＵとを合成し、基準となる画像データのＣＴＵを生成する機能を有する。フレームメモリ２２は、上記基準となる画像データのＣＴＵを記憶する機能を有する。
【０１２８】
フレーム内予測回路４８は、同一フレーム内にて、隣接するＣＴＵから予測される値と、実際に入力されたＣＴＵの値との差分を算出する機能を有する。フレーム間予測回路４７は、フレーム間にて、既に伝送されたＣＴＵから予測される値と、当該ＣＴＵと同一エリアの画素に対応した、実際のＣＴＵの値との差分を算出する機能を有する。
【０１２９】
次いで、図１０に、Ｈ．２６５／ＨＥＶＣに準じた、本発明の一態様に係る半導体装置１１の構成例を示す。図１０に示す半導体装置１１は、デコーダ１４と、信号生成回路１５と、表示装置１６と、を有する。デコーダ１４は、システムレイヤヘッダ解析回路５０と、解析回路１７と、演算回路１８と、を有する。また、演算回路１８は、エントロピー復号化回路５２と、加算回路５３と、インループフィルタ５４と、フレーム内予測回路５５と、フレーム間予測回路５６と、逆量子化回路５７と、ｉＤＣＴ回路５８と、フレームメモリ２３と、を有する。
【０１３０】
システムレイヤヘッダ解析回路５０は、システムレイヤのヘッダ解析を行う機能を有する。システムレイヤのヘッダ解析が行われることで、受信したＣＴＵのＮＡＬに含まれるデータの種類、具体的には画像データ、音声データ等の種類の特定が行われる。解析回路１７は、ＮＡＬに含まれるＮＡＬＵの、ＮＡＬＵヘッダを解析する機能を有する。ＮＡＬＵヘッダの解析が行われることで、当該ＮＡＬＵに含まれるＲＢＳＰの属性が判別する。演算回路１８は、演算処理により、ＲＢＳＰの属性に基づいた復号化を行う機能を有する。
【０１３１】
解析回路１７において、ＮＡＬＵヘッダに含まれるｎａｌ＿ｕｎｉｔ＿ｔｙｐｅが６２であること判別されると、解析回路１７は、ＣＴＵの復号化を行わないとする判断を下す。この場合、信号生成回路１５は、解析回路１７の上記判断に従って、ＮＡＬＵヘッダに後続するＲＢＳＰの復号化を行わないとする命令を含む信号（Ｓｉｇｅ）を生成することができる。また、解析回路１７において、ＮＡＬＵヘッダに含まれるｎａｌ＿ｕｎｉｔ＿ｔｙｐｅが６２ではないと判別されると、解析回路１７は、ＣＴＵの復号化を行うとする判断を下す。この場合、信号生成回路１５は、解析回路１７の上記判断に従って、ＮＡＬＵヘッダに後続するＲＢＳＰの復号化を行うとする命令を含む信号（Ｓｉｇｅ）を生成することができる。演算回路１８は、信号（Ｓｉｇｅ）に従って、復号化を行う機能を有する。
【０１３２】
また、表示装置１６は、信号（Ｓｉｇｅ）に従って、画像データを用いた画像の表示を更新する機能を有する。具体的に、表示装置１６は、演算回路１８においてＮＡＬＵヘッダに後続するＲＢＳＰの復号化が行われた場合に、信号（Ｓｉｇｅ）に従って、復号化されたＲＢＳＰに含まれる画像データを用いて画像の表示を行う機能を有する。また、表示装置１６は、演算回路１８においてＮＡＬＵヘッダに後続するＲＢＳＰの復号化が行われなかった場合に、信号（Ｓｉｇｅ）に従って、既に表示装置１６において表示されている画像を維持する機能を有する。
【０１３３】
エントロピー復号化回路５２は、ＣＴＵにエントロピー復号化処理を施す機能を有する。逆量子化回路５７は、エントロピー復号化処理を施されたＣＴＵに逆量子化処理を施す機能を有する。ｉＤＣＴ回路５８は、逆量子化処理を施されたＣＴＵに逆離散コサイン変換を施す機能を有する。加算回路５３は、フレーム内予測回路５５で算出された差分の情報、またはフレーム間予測回路５６にて算出された差分の情報と、逆離散コサイン変換を施されたＣＴＵとを合成する機能を有する。フレーム内予測回路５５は、同一フレーム内にて、隣接するＣＴＵから予測される値と、実際に入力されたＣＴＵの値との差分を算出する機能を有する。フレーム間予測回路５６は、フレーム間にて、既に伝送されたＣＴＵから予測される値と、当該ＣＴＵと同一エリアの画素に対応した、実際のＣＴＵの値との差分を算出する機能を有する。
【０１３４】
インループフィルタ５４は、加算回路５３において生成されたＣＴＵのノイズを低減する機能を有する。フレームメモリ２３は、インループフィルタ５４においてノイズが低減されたＣＴＵを記憶する機能を有する。
【０１３５】
デコーダ１４から出力された、復号化されたＣＴＵは、表示装置１６に送られる。表示装置１６は、復号化されたＣＴＵを記憶する機能を有するフレームメモリを有し、ＣＴＵは当該フレームメモリにおいて１フレームの画像データとして再構築される。表示装置１６が有するコントローラ３７は、当該１フレームの画像データから、画像信号（Ｖｓｉｇ）を生成する機能を有する。なお、表示装置１６が有するフレームメモリは、コントローラ３７の一部と見なすこともできるし、コントローラ３７とは別の回路として見なすこともできる。
【０１３６】
本発明の一態様では、上記構成により、復号化を行う演算回路１８の消費電力、フレームメモリ２３における画像データの書き込み、読み出しに伴う消費電力、表示装置１６のフレームメモリにおける画像データの書き込み及び読み出しに伴う消費電力、表示装置１６における画像の表示の更新に伴う消費電力を、抑えることができる。
【０１３７】
次いで、表示装置が有する画素部の一部のエリアにおいて、表示する画像の一部にフレーム間で変化がない場合に、フレームメモリのうち、そのエリアに対応する画像データが記憶されている記憶領域のみ、画像データの書き換えを行わない場合について述べる。
【０１３８】
第２のフレームと、第２のフレームの後に伝送される第１のフレームとで、一部の画像データが同じである場合、当該一部の画像データに含まれるＮＡＬＵに、画像データが同じであることを示すＮＡＬＵヘッダとして、未定義枠を使うことができる。例えば、部分的に同じ画像データが存在する場合、ＮＡＬＵヘッダにおけるｎａｌ＿ｕｎｉｔ＿ｔｙｐｅを６３とすれば良い。ただし、第２のフレームと、第２のフレームの後に伝送される第１のフレームとで、一部の画像データが同じか否かの比較データを、ＮＡＬＵに付加するのに用いる未定義枠は、６３以外であっても良い。
【０１３９】
ＮＡＬＵヘッダに後続するＲＢＳＰには、Ｎｏｎ−ＶＣＬデータが含まれている。そして、当該Ｎｏｎ−ＶＣＬデータには、フレーム間で部分的に画像データが同じであることの詳細の情報が含まれる。具体的には、先の伝送されたフレーム（第２フレーム）と、特定のアドレスのＣＴＵが有する画像データが同じである、などの情報が含まれる。
【０１４０】
次いで、画像データの分割方式の一例について述べる。図１４（Ａ）に、１フレームの画像の分割方式の一例を、模式的に示す。Ｈ．２６５／ＨＥＶＣでは、画像データの分割方式の一つにスライス分割がある。１フレームの画像データは、複数のスライスにより構成され、一つのスライスは、走査線方向に並んだ複数のＣＴＵで構成されている。具体的に、図１４（Ａ）では、１フレームの画像データが、スライスＳ１、スライスＳ２、スライスＳ３、スライスＳ４で示す４つのスライスで構成される例を模式的に示している。
【０１４１】
また、ＣＴＵは８×８画素乃至６４×６４画素分の画像データに相当する。図１４（Ａ）では、１フレームの画像データが８×１６個のＣＴＵにて構成される例を示している。そして、図１４（Ａ）では、スライスＳ１が２４個のＣＴＵで構成されており、スライスＳ２が３１個のＣＴＵで構成されており、スライスＳ３が４１個のＣＴＵで構成されており、スライスＳ４が３２個のＣＴＵで構成されている場合を例示している。そして、一のスライスに含まれるＣＴＵの画像データは、一のＮＡＬＵ（ＶＣＬ）に含まれる。
【０１４２】
なお、一のスライスに含まれるＣＴＵの数が多いとき、一のスライスに含まれるＣＴＵの画像データを複数のＮＡＬＵ（ＶＣＬ）に含めるようにしても良い。
【０１４３】
図１４（Ａ）に示す１フレームの画像データのうち、スライスＳ３に含まれる一部のＣＴＵの画像データにおいて、フレーム間で変化があり、それ以外のスライスでは、全てのＣＴＵの画像データにおいて、フレーム間で変化がないと仮定する。図１４（Ａ）に示す１フレームの画像データのうち、フレーム間で変化がある３つのＣＴＵの画像データ６０がスライスＳ３に含まれている様子を、図１４（Ｂ）に模式的に示す。
【０１４４】
３つのＣＴＵの画像データ６０に、フレーム間で変化がある場合に、１フレームの画像データに対応するＮＡＬＵのうち、先頭のＮＡＬＵ（Ｎｏｎ−ＶＣＬ）のＮＡＬＵヘッダにおけるｎａｌ＿ｕｎｉｔ＿ｔｙｐｅが６３であったとする。この場合、当該ＮＡＬＵ（Ｎｏｎ−ＶＣＬ）のＮＡＬＵヘッダに後続するＲＢＳＰには、画像データに変化のあるスライスの情報、或いは、画像データに変化のあるＣＴＵの情報が含まれている。
【０１４５】
図１４（Ｂ）では、スライスＳ３に対応するＮＡＬＵ（ＶＣＬ）に、フレーム間で変化があるＣＴＵの画像データ６０が含まれている。そして、信号生成回路１５は、解析回路１７の上記判断に従って、スライスＳ３に対応するＮＡＬＵ（Ｎｏｎ−ＶＣＬ）とＮＡＬＵ（ＶＣＬ）の復号化を行い、それ以外のスライスＳ１、Ｓ２、Ｓ４に対応するＮＡＬＵ（Ｎｏｎ−ＶＣＬ）とＮＡＬＵ（ＶＣＬ）の復号化を行わないとする命令を含む信号（Ｓｉｇｅ）を生成することができる。
【０１４６】
演算回路１８は、信号（Ｓｉｇｅ）に従って、スライスＳ３に対応するＮＡＬＵ（Ｎｏｎ−ＶＣＬ）とＮＡＬＵ（ＶＣＬ）の復号化を行い、スライスＳ１、Ｓ２、Ｓ４に対応するＮＡＬＵ（Ｎｏｎ−ＶＣＬ）とＮＡＬＵ（ＶＣＬ）の復号化を行わない。また、信号（Ｓｉｇｅ）には、フレーム間で変化があるＣＴＵの画像データ６０のアドレスが含まれる。フレームメモリ２３は、信号（Ｓｉｇｅ）に従って、フレーム間で変化があるＣＴＵの画像データ６０の書き換えを行い、フレーム間で変化がないＣＴＵの画像データの書き換えを行わない。また、表示装置１６は、信号（Ｓｉｇｅ）に従って、フレーム間で変化があるＣＴＵに対応する画素において、画像信号の書き込みを行い、フレーム間で変化がないＣＴＵに対応する画素において、画像信号の書き込みを行わない。
【０１４７】
なお、１フレームの画像データのうち、３つのＣＴＵの画像データ６０に対応する画素において、画像信号の書き換えを行う場合、当該画素と配線ＧＬを共有する画素において、画像信号の書き換えを行えばよい。３つのＣＴＵの画像データ６０に対応する画素６０ｐと、画素６０ｐと走査線を共有する画素６１ｐの画素部３０における配置の一例を、図１５に模式的に示す。画素６１ｐ以外の領域に含まれる画素は、画像信号の書き換えを行う必要はなく、既に表示されている階調を維持すれば良い。
【０１４８】
次いで、画像データの更新が必要な画素のアドレスの、特定方法の一例について説明する。
【０１４９】
ＵＨＤＴＶを例に挙げて、表示装置１６が有する画素部３０の、縦方向（配線ＳＬに沿う方向）と横方向（配線ＧＬに沿う方向）の画素数の関係を図１６（Ａ）に示し、画素部３０における画素の、縦方向のアドレスと横方向のアドレスの関係を図１６（Ｂ）に模式的に示す。
【０１５０】
横方向の画素数は７６８０であり、横方向における画素のアドレスは１３ｂｉｔ（８１９２通り）で表現することができる。縦方向の画素数は４３２０であり、横方向における画素のアドレスは１３ｂｉｔ（８１９２通り）で表現することができる。従って、全ての画素のアドレスは、横方向１３ｂｉｔ及び縦方向１３ｂｉｔの計２６ｂｉｔで表現することができる。
【０１５１】
一のＣＴＵが６４（＝６ｂｉｔ）画素×６４画素に対応すると仮定した場合、横方向のアドレスと縦方向のアドレスにおいて、それぞれ下位６ビットは、一のＣＴＵに対応する画素のアドレスを示すこととなる。そのため、横方向のアドレスと縦方向のアドレスにおいて、それぞれ上位７ビット、計１４ビットさえ判別することができれば、所望のＣＴＵに対応する画素のアドレスを特定することができる。
【０１５２】
画素部３０に含まれる画素のうち、フレーム間で変化があるＣＴＵに対応する画素を含む行は、一括で画像信号の書き換えが必要となる。そのため、画像信号の書き換えが必要な行に関する情報は、上述した縦方向のアドレス７ビットで表現することができる。
【０１５３】
フレームメモリが有するメモリアレイが複数のメモリバンクに分割されている場合、その分割数に応じて、メモリセルのアドレスのビット数を増やせばよい。例えば、フレームメモリが有するメモリアレイが、横方向（ワード線に沿う方向）において８分割されていた場合、当該８分割されたメモリアレイのアドレスを指定するために更に３ビット追加すれば良い。
【０１５４】
フレームメモリが有するメモリアレイ６０２が、８つのメモリバンク７１を有する場合、表示装置の画像データは、８分割して当該フレームメモリに格納できる。図２７に、フレームメモリにおける、３つのＣＴＵの画像データに対応するメモリセル群６０３ｐと、メモリセル群６０３ｐと配線ＷＬを共有するメモリセル群６０３ｑの、メモリアレイ６０２における配置の一例を、模式的に示す。フレームメモリは、メモリバンク７１により制御が分割されることにより、表示装置１６よりも書き換えが必要な画像データが少なくて済む。
【０１５５】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０１５６】
（実施の形態４）
本実施の形態では、フレームメモリの構成例について説明する。
【０１５７】
図１１に、フレームメモリの構成を一例としてブロック図で示す。なお、図１１に示すブロック図では、フレームメモリ内の回路を機能ごとに分類し、互いに独立したブロックとして示しているが、実際の回路は機能ごとに完全に切り分けることが難しく、一つの回路が複数の機能に係わることもあり得る。
【０１５８】
図１１に示すフレームメモリ６００は、複数のメモリセル６０３を有するメモリアレイ６０２と、駆動回路６０４と、コントローラ６０１と、を有する。駆動回路６０４は、入出力バッファ６０５と、メインアンプ６０６と、カラムデコーダ６０７と、スイッチ回路６０８と、プリチャージ回路６０９と、センスアンプ６１０と、書き込み回路６１１と、ローデコーダ６１２と、を有する。
【０１５９】
また、図１２に、一列のメモリセル６０３に対応した、センスアンプ６１０、プリチャージ回路６０９、スイッチ回路６０８、及びメインアンプ６０６の接続構成を例示する。なお、図１２では、一の列に属するメモリセル６０３−１、メモリセル６０３−２を例示している。
【０１６０】
メモリセル６０３−１と、メモリセル６０３−２は、スイッチとしての機能を有するトランジスタ６１３と、容量素子６１４と、をそれぞれ有している。そして、メモリセル６０３−１とメモリセル６０３−２は、配線ＢＬａに接続されている。また、センスアンプ６１０、プリチャージ回路６０９、及びスイッチ回路６０８は、配線ＢＬａ及び配線ＢＬｂに接続されている。配線ＢＬａ及び配線ＢＬｂは、配線ＢＬ１乃至配線ＢＬｘのいずれか２つの配線ＢＬに、それぞれ相当するものとする。ただし、配線ＢＬａ及び配線ＢＬｂに接続された全てのメモリセル６０３は、互いに異なる配線ＷＬに接続されているものとする。
【０１６１】
入出力バッファ６０５は、各種信号、及び、メモリアレイ６０２に書き込まれるデータの、フレームメモリ６００への入力を制御する機能を有する。信号生成回路１５で生成された信号（Ｓｉｇｅ）は、入出力バッファ６０５を介してコントローラ６０１に入力される。また、入出力バッファ６０５は、メモリアレイ６０２から読み出されたデータの、フレームメモリ６００からの出力を制御する機能を有する。
【０１６２】
コントローラ６０１は、入出力バッファ６０５を介して入力された信号を用いて、カラムデコーダ６０７の駆動を制御するスタートパルス信号やクロック信号などの各種信号、ローデコーダ６１２の駆動を制御するスタートパルス信号やクロック信号などの各種信号を生成する機能を有する。その他、コントローラ６０１は、スイッチ回路６０８、プリチャージ回路６０９、センスアンプ６１０、書き込み回路６１１などの駆動回路６０４に含まれる各種回路の駆動を制御する信号や電源電位などを生成する機能を有する。
【０１６３】
ローデコーダ６１２は、ワード線としての機能を有する配線ＷＬに与える電位を制御することで、指定されたアドレスに従ってメモリセル６０３を行ごとに選択する機能を有する。カラムデコーダ６０７は、スイッチ回路６０８の動作を制御することで、データの書き込み時、または読み出し時の、列方向におけるメモリセル６０３の選択を、指定されたアドレスに従って行う機能を有する。
【０１６４】
スイッチ回路６０８は、ビット線としての機能を有する配線ＢＬとメインアンプ６０６の間の接続と、配線ＢＬと書き込み回路６１１の間の接続とを行う機能を有する。書き込み回路６１１は、指定されたアドレスのメモリセル６０３に、スイッチ回路６０８を介してデータを書き込む機能を有する。
【０１６５】
センスアンプ６１０は、メモリセル６０３からデータを読み出すときに、配線ＢＬの電位の変化を増幅させる機能を有する。具体的に、センスアンプ６１０は、基準となる電位と、メモリセル６０３−１またはメモリセル６０３−２から出力される、データを含む信号の電位との間の電位差を増幅する機能を有する。図１２では、データを含む信号の電位を配線ＢＬａに与え、基準となる電位を配線ＢＬｂに与えることができる。また、センスアンプ６１０は、増幅された上記電位差を一時的に記憶する機能を有する。
【０１６６】
メインアンプ６０６は、センスアンプ６１０により増幅された配線ＢＬの電位を用いて、データを読み出す機能を有する。プリチャージ回路６０９は、データの読み出し前に、配線ＢＬａ、配線ＢＬｂの電位をリセットする機能を有する。
【０１６７】
なお、フレームメモリ６００は、指定されたメモリセル６０３のアドレスを、一時的に記憶することができるアドレスバッファを、有していても良い。
【０１６８】
信号（Ｓｉｇｅ）に従い、フレームメモリ６００へのデータの書き込み、及びフレームメモリ６００からのデータの読み出しを停止する場合、コントローラ６０１は、クロック信号やスタートパルス信号などのローデコーダ６１２の駆動を制御するための信号の、ローデコーダ６１２への供給を停止する。また、信号（Ｓｉｇｅ）に従い、フレームメモリ６００へのデータの書き込み、及びフレームメモリ６００からのデータの読み出しを再開する場合、コントローラ６０１は、クロック信号やスタートパルス信号などのローデコーダ６１２の駆動を制御するための信号の、ローデコーダ６１２への供給を再開する。
【０１６９】
また、メモリセル６０３−１、６０３−２において、トランジスタ６１３の導通状態は、トランジスタ６１３のゲート電極に接続されている配線ＷＬの電位に従って制御される。そして、容量素子６１４は、トランジスタ６１３を介して配線ＢＬａに接続される。
【０１７０】
具体的に、図１２では、センスアンプ６１０がラッチ型である場合を例示している。センスアンプ６１０は、ｐチャネル型のトランジスタ６１５及びトランジスタ６１６と、ｎチャネル型のトランジスタ６１７及びトランジスタ６１８とを有している。トランジスタ６１５は、ソースまたはドレインの一方が配線ＳＰに接続され、他方がトランジスタ６１６及びトランジスタ６１８のゲート電極と、配線ＢＬａとに接続されている。トランジスタ６１７は、ソースまたはドレインの一方がトランジスタ６１６及びトランジスタ６１８のゲート電極と、配線ＢＬａとに接続され、他方が配線ＳＮに接続されている。トランジスタ６１６は、ソースまたはドレインの一方が配線ＳＰに接続され、他方がトランジスタ６１５及びトランジスタ６１７のゲート電極と、配線ＢＬｂとに接続されている。トランジスタ６１８は、ソースまたはドレインの一方がトランジスタ６１５及びトランジスタ６１７のゲート電極と、配線ＢＬｂとに接続され、他方が配線ＳＮに接続されている。
【０１７１】
また、プリチャージ回路６０９は、ｎチャネル型のトランジスタ６１９乃至トランジスタ６２１を有している。トランジスタ６１９乃至トランジスタ６２１は、ｐチャネル型であっても良い。トランジスタ６１９のソースまたはドレインは、一方が配線ＢＬａに接続され、他方が配線ＶＰｒｅに接続されている。トランジスタ６２０のソースまたはドレインは、一方が配線ＢＬｂに接続され、他方が配線ＶＰｒｅに接続されている。トランジスタ６２１のソースまたはドレインは、一方が配線ＢＬａに接続され、他方が配線ＢＬｂに接続されている。そして、トランジスタ６１９乃至トランジスタ６２１は、それぞれのゲート電極が配線ＰＬに接続されている。
【０１７２】
スイッチ回路６０８は、ｎチャネル型のトランジスタ６２２及びトランジスタ６２３を有している。トランジスタ６２２及びトランジスタ６２３は、ｐチャネル型トランジスタであっても良い。トランジスタ６２２のソースまたはドレインは、一方が配線ＢＬａに接続され、他方が配線ＩＯａに接続されている。トランジスタ６２３のソースまたはドレインは、一方が配線ＢＬｂに接続され、他方が配線ＩＯｂに接続されている。そして、トランジスタ６２２及びトランジスタ６２３は、それぞれのゲート電極が配線ＣＳＬに接続されている。配線ＣＳＬの電位は、カラムデコーダ６０７によって制御される。
【０１７３】
配線ＩＯａ及び配線ＩＯｂは、メインアンプ６０６に接続されている。また、書き込み回路６１１は、データに従って、配線ＩＯａ及び配線ＩＯｂへの電位の供給を行う機能を有する。
【０１７４】
なお、センスアンプ６１０は上述したようなラッチ型に限定されず、カレントミラー型やシングルエンド型であっても良い。シングルエンド型のセンスアンプ６１０を用いる場合、配線ＢＬｂの電位をリセットする必要がないので、プリチャージ回路６０９においてトランジスタ６２０及びトランジスタ６２１を省略することができる。
【０１７５】
また、配線ＢＬａ及び配線ＢＬｂの組み合わせは、アレイ方式によって適宜決めることができる。本発明の一態様では、折り返し方式、クロスポイント方式、開放方式などのアレイ方式を用いることができ、これらのアレイ方式に合わせて、配線ＢＬ１乃至配線ＢＬｘのうちいずれか２つの配線ＢＬと、メインアンプ６０６とを、スイッチ回路６０８を介して接続すれば良い。ただし、上述したように、配線ＢＬａ及び配線ＢＬｂに接続された全てのメモリセル６０３は、互いに異なる配線ＷＬに接続されているものとする。
【０１７６】
なお、１フレームの画像データのうち、一部のＣＴＵの画像データにおいて、フレーム間で変化があり、それ以外の全てのＣＴＵの画像データにおいて、フレーム間で変化がないと仮定する。この場合、変化が見られる一部のＣＴＵの画像データだけを、フレームメモリにおいて書き換えればよい。画像データの書き換えが必要な第１のメモリセル６０３と、画像データの書き換えが不要な第２のメモリセル６０３とが、一の配線ＷＬに接続されている場合、第１のメモリセル６０３においてデータの書き換えを行うためにトランジスタ６１３を導通状態とすると、第２のメモリセル６０３が有するトランジスタ６１３も導通状態となる。この場合、第１のメモリセル６０３と同様に、第２のメモリセル６０３にも再度画像データを書き込んでも良いし、第２のメモリセル６０３が有するトランジスタ６１３が導通状態になった時に、第２のメモリセル６０３に記憶されているデータをセンスアンプ６１０において一時的に記憶させ、当該データをセンスアンプ６１０から第２のメモリセル６０３に戻すようにしても良い。
【０１７７】
なお、駆動回路６０４のうち、特にセンスアンプ６１０とメモリセル６０３とを積層することで、メモリセル６０３とセンスアンプ６１０との電気的な接続を行う配線ＢＬａ、配線ＢＬｂなどの各種配線の長さを抑えることができる。よって、上記配線の配線抵抗を小さく抑えることができるので、フレームメモリ６００の消費電力の低減、高速駆動を実現することができる。
【０１７８】
なお、フレームメモリ６００では、駆動回路６０４上に複数のメモリアレイ６０２が積層するように設けられていても良い。駆動回路６０４とメモリアレイ６０２を積層させることで、駆動回路６０４とメモリアレイ６０２の電気的な接続を行う各種配線の長さを抑えることができる。よって、配線抵抗を小さく抑えることができるので、フレームメモリ６００の消費電力の低減、高速駆動を実現することができる。また、駆動回路６０４とメモリアレイ６０２を積層させることで、フレームメモリ６００の小型化と高集積化とを、共に実現することができる。
【０１７９】
なお、図１２に示すメモリセル６０３−１、メモリセル６０３−２では、トランジスタ６１３において、ゲート電極が半導体膜の一方の側にのみ設けられている場合を例示しているが、トランジスタ６１３は、２つのゲート電極を有し、半導体膜が当該２つのゲート電極に挟まれていても良い。図２５に、メモリセル６０３の回路図の一例を示す。図２５に示すメモリセル６０３は、トランジスタ６１３と容量素子６１４とを有する。そして、図２５に示すトランジスタ６１３は、配線ＷＬに接続されたゲート電極と、配線ＢｇＬに接続された第２の電極（バックゲート電極）とを有する。
【０１８０】
メモリセル６０３に用いられるトランジスタ６１３に限らず、駆動回路６０４に用いられるトランジスタがバックゲート電極を有していても良い。
【０１８１】
バックゲート電極を有するトランジスタは、閾値電圧とシフト値とを、バックゲート電極に与える電位によって制御することができる。なお、シフト値とは、ドレイン電流が１０−１２Ａであるときの、ゲート電圧の値に相当する。具体的には、トランジスタが例えばｎチャネル型である場合、バックゲート電極に与える電位をプラス側にシフトさせることで、閾値電圧をマイナス側にシフトさせ、シフト値を大きくすることができる。また、トランジスタが例えばｎチャネル型である場合、バックゲート電極に与える電位をマイナス側にシフトさせることで、閾値電圧をプラス側にシフトさせ、シフト値を小さくすることができる。トランジスタがｐチャネル型である場合、バックゲート電極に与える電位と、閾値電圧及びシフト値との関係は、ｎチャネル型の場合とは逆になる。
【０１８２】
よって、例えば、駆動回路が有するトランジスタのバックゲート電極の電位を制御することで、閾値電圧をマイナス側にシフトさせ、シフト値を大きくすれば、当該トランジスタのオン電流を高めることができるので、駆動回路の高速動作を実現することができる。また、例えば、メモリセル６０３に用いられるトランジスタ６１３のバックゲート電極の電位を制御することで、閾値電圧をプラス側にシフトさせ、シフト値を小さくすれば、当該トランジスタのカットオフ電流を小さくすることができるので、メモリセル６０３におけるデータの保持時間を長く確保することができる。
【０１８３】
図１３に、一のセンスアンプ６１０と、当該一のセンスアンプ６１０に電気的に接続されたメモリセル６０３とが重なり合う場合の、センスアンプ６１０とメモリセル６０３の構成例を示す。
【０１８４】
図１３では、第１の層に位置する一のセンスアンプ６１０と、当該一のセンスアンプ６１０に電気的に接続されている複数のメモリセル６０３ａ及び複数のメモリセル６０３ｂとの組が、４つ設けられている場合を例示している。そして、図１３では、４つのセンスアンプ６１０を、センスアンプ６１０−１乃至センスアンプ６１０−４として図示している。ただし、本発明の一態様に係るフレームメモリ６００は、上記組を単数有していても良いし、４以外の複数有していても良い。
【０１８５】
また、図１３では、複数のメモリセル６０３ａが設けられている一の領域６３０ａと、複数のメモリセル６０３ｂが設けられている一の領域６３０ｂとが、当該複数のメモリセル６０３ａ及び当該複数のメモリセル６０３ｂに電気的に接続されている一のセンスアンプ６１０と、重なっている。
【０１８６】
なお、図１３では、センスアンプ６１０−１乃至センスアンプ６１０−４が、配線ＢＬａ１乃至配線ＢＬａ４のそれぞれと、配線ＢＬｂ１乃至配線ＢＬｂ４のそれぞれとに、電気的に接続されている。そして、一の領域６３０ａに設けられている複数のメモリセル６０３ａは、配線ＢＬａ１乃至配線ＢＬａ４で示す配線ＢＬａの一つに電気的に接続されている。また、一の領域６３０ｂに設けられている複数のメモリセル６０３ｂは、配線ＢＬｂ１乃至配線ＢＬｂ４で示す配線ＢＬｂの一つに電気的に接続されている。
【０１８７】
また、センスアンプ６１０−１乃至センスアンプ６１０−４にそれぞれ電気的に接続されたメモリセル６０３ａを含む４つの領域６３０ａでは、複数の配線ＷＬａを共有している。具体的に、一の配線ＷＬａは、配線ＢＬａ１乃至配線ＢＬａ４にそれぞれ電気的に接続された４つのメモリセル６０３ａと、電気的に接続されている。また、センスアンプ６１０−１乃至センスアンプ６１０−４にそれぞれ電気的に接続されたメモリセル６０３ｂを含む４つの領域６３０ｂでは、複数の配線ＷＬｂを共有している。具体的に、一の配線ＷＬｂは、配線ＢＬｂ１乃至配線ＢＬｂ４にそれぞれ電気的に接続された４つのメモリセル６０３ｂと、電気的に接続されている。
【０１８８】
そして、図１３に示すフレームメモリ６００は開放方式であるため、任意の一の配線ＢＬａが、配線ＷＬａ及び配線ＷＬｂのうち配線ＷＬａとのみ、第２の層において交差している。また、配線ＢＬｂが、配線ＷＬａ及び配線ＷＬｂのうち配線ＷＬｂとのみ、第２の層において交差している。
【０１８９】
図１３に示すフレームメモリ６００ではメモリセル６０３のアレイの方式として開放方式を適用することで、折り返し方式を適用する場合に比べてメモリアレイ６０２の面積を小さく抑えることができる。よって、メモリアレイ６０２の下層にセンスアンプ６１０が複数存在した場合に、複数のセンスアンプ６１０どうしを第１の層において密に配置したとしても、複数のセンスアンプ６１０にそれぞれ対応する複数のメモリセル６０３を、互いの領域を侵すことなく第２の層において配置させることができる。よって、本発明の一態様では、開放型を適用することで、さらにフレームメモリ６００のレイアウト面積を小さく抑え、単位面積あたりの記憶容量を高めることができる。
【０１９０】
また、メモリセル６０３と、センスアンプ６１０とを積層することで、メモリセル６０３とセンスアンプ６１０との電気的な接続を行う配線ＢＬａ、配線ＢＬｂなどの各種配線の長さを抑えることができる。よって、上記配線の配線抵抗を小さく抑えることができるので、フレームメモリ６００の消費電力の低減、高速駆動を実現することができる。
【０１９１】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０１９２】
（実施の形態５）
次いで、図１８に示した表示装置１６の、画素３３の構成例について説明する。図１７に、画素３３の上面図を一例として示す。なお、図１７では、画素３３のレイアウトを明確にするために、各種絶縁膜、液晶、対向電極、対向基板を省略している。また、図１７に示す画素３３を有する表示装置１６の、破線Ｂ１−Ｂ２における断面図を、図１８に示す。図１８に示す液晶表示装置のうち、第１基板１３１を含む素子基板は、図１７の断面図に相当する。
【０１９３】
図１７及び図１８に示す画素３３は、トランジスタ３５と、容量素子３６とを有する。さらに、図１８に示す画素３３は、液晶素子３４を有する。
【０１９４】
トランジスタ３５は、絶縁表面を有する基板１３１上に、ゲート電極としての機能を有する導電膜１４０と、ゲート絶縁膜としての機能を有し、なおかつ導電膜１４０上に位置する絶縁膜１２２と、絶縁膜１２２上において導電膜１４０と重なる酸化物半導体膜１４１と、酸化物半導体膜１４１に電気的に接続され、ソース電極またはドレイン電極としての機能を有する導電膜１４３及び導電膜１４４とを有する。導電膜１４０は、図５（Ｂ）に示す配線ＧＬとしての機能を有する。また、導電膜１４３は、図５（Ｂ）に示す配線ＳＬとしての機能を有する。
【０１９５】
また、画素３３は、絶縁膜１２２上に金属酸化物膜１４２を有する。金属酸化物膜１４２は、可視光に対して透光性を有する導電膜である。そして、金属酸化物膜１４２上には、金属酸化物膜１４２に電気的に接続された導電膜１６１が設けられている。導電膜１６１は、金属酸化物膜１４２に所定の電位を供給する配線としての機能を有する。
【０１９６】
また、図１８では、酸化物半導体膜１４１、導電膜１４３及び導電膜１４４上と、金属酸化物膜１４２及び導電膜１６１上とに、絶縁膜１２６及び絶縁膜１２７が、順に積層するように設けられている。トランジスタ３５は、絶縁膜１２６及び絶縁膜１２７をその構成要素に含んでいても良い。なお、図１８では、順に積層された絶縁膜１２６及び絶縁膜１２７を例示しているが、絶縁膜１２６及び絶縁膜１２７の代わりに、単層の絶縁膜が用いられていてもよいし、積層された３層以上の絶縁膜が用いられていてもよい。
【０１９７】
そして、絶縁膜１２６及び絶縁膜１２７は、金属酸化物膜１４２と重なる位置に開口部１５８を有する。開口部１５８は、酸化物半導体膜１４１、導電膜１４３及び導電膜１４４とは異なる領域であって、なおかつ金属酸化物膜１４２と重なる領域に設けられている。
【０１９８】
また、図１８では、絶縁膜１２６及び絶縁膜１２７上と、開口部１５８における金属酸化物膜１４２上とに、窒化物絶縁膜１２８と、絶縁膜１２９とが、順に積層するように設けられている。
【０１９９】
なお、絶縁膜１２２上に酸化物半導体膜を形成し、当該酸化物半導体膜に接するように窒化物絶縁膜１２８を形成することで、上記酸化物半導体膜の導電性を高めることができる。そして、導電性の高まった酸化物半導体膜を、金属酸化物膜１４２として用いることができる。酸化物半導体膜の導電性が高まるのは、開口部１５８の形成時、または、窒化物絶縁膜１２８の形成時に酸化物半導体膜中に酸素欠損が形成され、窒化物絶縁膜１２８から拡散してきた水素が当該酸素欠損に結合することでドナーが生成されるからだと考えられる。具体的に、金属酸化物膜１４２の抵抗率は、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
【０２００】
金属酸化物膜１４２は、酸化物半導体膜１４１より水素濃度が高いことが好ましい。金属酸化物膜１４２において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である。酸化物半導体膜１４１において、二次イオン質量分析法により得られる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下である。
【０２０１】
窒化物絶縁膜１２８として、例えば、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどを用いることができる。上述した材料を用いた窒化物絶縁膜１２８は、酸化シリコンや酸化アルミニウムなどの酸化物絶縁膜に比べて、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜１４１に拡散するのを防ぐことができる。
【０２０２】
また、窒化物絶縁膜１２８及び絶縁膜１２９には、導電膜１４４と重なる位置に開口部１６２が設けられている。そして、窒化物絶縁膜１２８及び絶縁膜１２９上には、可視光に対して透光性を有し、画素電極としての機能を有する導電膜１４５が設けられている。導電膜１４５は、開口部１６２において、導電膜１４４に電気的に接続されている。また、導電膜１４５は、開口部１５８において金属酸化物膜１４２と重なっている。導電膜１４５と金属酸化物膜１４２とが、窒化物絶縁膜１２８及び絶縁膜１２９を介して重なる部分が、容量素子３６として機能する。
【０２０３】
容量素子３６は、一対の電極として機能する金属酸化物膜１４２及び導電膜１４５と、誘電体膜として機能する窒化物絶縁膜１２８及び絶縁膜１２９とが、可視光に対して透光性を有している。よって、容量素子３６は可視光に対して透光性を有することとなり、容量素子の可視光に対する透光性が低い画素に比べて、画素３３の開口率を高めることができる。そのため、高い画質を得るために必要な容量値を確保しつつ、パネル内における光の損失を小さく抑えて、半導体装置の消費電力を低減させることができる。
【０２０４】
なお、絶縁膜１２９は必ずしも設ける必要はないが、窒化物絶縁膜１２８よりも比誘電率の低い絶縁物を用いた絶縁膜１２９を窒化物絶縁膜１２８と共に誘電体膜として用いることで、容量素子３６の誘電体膜の誘電率を、窒化物絶縁膜１２８の膜厚を大きくすることなく所望の値に調整することができる。
【０２０５】
導電膜１４５上には、配向膜１５２が設けられている。
【０２０６】
また、基板１３１と対向するように、基板１４６が設けられている。基板１４６上には、可視光を遮る機能を有する遮蔽膜１４７と、特定の波長範囲の可視光を透過する着色層１４８とが、設けられている。遮蔽膜１４７及び着色層１４８上には、樹脂膜１５０が設けられており、樹脂膜１５０上には共通電極としての機能を有する導電膜１５９が設けられている。また、導電膜１５９上には配向膜１５１が設けられている。
【０２０７】
そして、基板１３１と基板１４６の間には、配向膜１５２と配向膜１５１に挟まれるように、液晶材料を含む液晶層１５３が設けられている。液晶素子３４は、導電膜１４５、導電膜１５９、及び液晶層１５３を有する。
【０２０８】
なお、図１７及び図１８では、液晶の駆動方法としてＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モードを用いる場合を例示したが、液晶の駆動方法としては、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ブルー相モード、ＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ  Ｂｅｎｄ  Ａｌｉｇｎｍｅｎｔ）モード、ＶＡ−ＩＰＳモード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ゲストホストモード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モードなどを適用することも可能である。
【０２０９】
また、本発明の一態様に係る液晶表示装置において、液晶層には、例えば、サーモトロピック液晶またはリオトロピック液晶に分類される液晶材料を用いることができる。或いは、液晶層には、例えば、ネマチック液晶、スメクチック液晶、コレステリック液晶、または、ディスコチック液晶に分類される液晶材料を用いることができる。或いは、液晶層には、例えば、強誘電性液晶、または反強誘電性液晶に分類される液晶材料を用いることができる。或いは、液晶層には、例えば、主鎖型高分子液晶、側鎖型高分子液晶、或いは、複合型高分子液晶などの高分子液晶、または低分子液晶に分類される液晶材料を用いることができる。或いは、液晶層には、例えば、高分子分散型液晶（ＰＤＬＣ）に分類される液晶材料を用いることができる。
【０２１０】
また、配向膜を用いないブルー相を示す液晶を液晶層に用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。
【０２１１】
また、図１８では、カラーフィルタを用いることでカラーの画像を表示する液晶表示装置を例示しているが、本発明の一態様にかかる液晶表示装置は、異なる色相の光を発する複数の光源を順次点灯させることで、カラーの画像を表示する構成を有していてもよい。
【０２１２】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２１３】
（実施の形態６）
次いで、図１２に示したメモリセル６０３−１またはメモリセル６０３−２が有するトランジスタ６１３に用いられる、トランジスタの構成例について説明する。
【０２１４】
図１９Ａはトランジスタの構成例を示す上面図である。図１９Ｂは、図１９ＡのＸ１−Ｘ２線断面図であり、図１９ＣはＹ１−Ｙ２線断面図である。ここでは、Ｘ１−Ｘ２線の方向をチャネル長方向と、Ｙ１−Ｙ２線方向をチャネル幅方向と呼称する場合がある。図１９Ｂは、トランジスタのチャネル長方向の断面構造を示す図であり、図１９Ｃは、トランジスタのチャネル幅方向の断面構造を示す図である。なお、デバイス構造を明確にするため、図１９Ａでは、一部の構成要素が省略されている。
【０２１５】
トランジスタ５０１は、絶縁層５１２−５１９、金属酸化物膜５２１−５２３、導電層５４０−５４４を有する。トランジスタ５０１は絶縁表面に形成される。ここでは、絶縁層５１１上に形成されている。トランジスタ５０１は絶縁層５１８、５１９で覆われている。
【０２１６】
なおトランジスタを構成している絶縁層、金属酸化物膜、導電層等は、単層でも積層でもよい。これらの作製には、スパッタリング法、分子線エピタキシー法（ＭＢＥ法）、パルスレーザアブレーション法（ＰＬＡ法）、ＣＶＤ法、原子層堆積法（ＡＬＤ法）などの各種の成膜方法を用いることができる。なお、ＣＶＤ法は、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属ＣＶＤ法などがある。
【０２１７】
金属酸化物膜５２１−５２３をまとめて酸化物層５２０と呼ぶ。図１９Ｂ、図１９Ｃに示すように、酸化物層５２０は、金属酸化物膜５２１、金属酸化物膜５２２、金属酸化物膜５２３の順に積層している部分を有する。トランジスタ５０１がオン状態のとき、チャネルは酸化物層５２０の金属酸化物膜５２２に主に形成される。
【０２１８】
トランジスタ５０１のゲート電極は導電層５４０で構成され、ソース電極またはドレイン電極として機能する一対の電極は、導電層５４１、５４０で構成される。バックゲート電極は、導電層５４３、５４４で構成されている。ゲート（フロントゲート）側のゲート絶縁層は絶縁層５１７で構成され、バックゲート側のゲート絶縁層は、絶縁層５１４−５１６の積層で構成される。絶縁層５１８は層間絶縁層である。絶縁層５１９はバリア層である。
【０２１９】
金属酸化物膜５２３は、金属酸化物膜５２１、５２２、導電層５４１、５４２でなる積層体を覆っている。絶縁層５１７は金属酸化物膜５２３を覆っている。導電層５４１、５４２はそれぞれ、金属酸化物膜５２３、絶縁層５１５を介して、導電層５４０と重なる領域を有する。
【０２２０】
トランジスタ５０１の導電層５４１および導電層５４２は、金属酸化物膜５２１と金属酸化物膜５２２との積層を形成するために使用されるハードマスクから作製されている。そのため、導電層５４１および導電層５４２は、金属酸化物膜５２１および金属酸化物膜５２２の側面に接する領域を有していない。例えば、次のような工程を経て、金属酸化物膜５２１、５２２、導電層５４１、５４２を作製することができる。２層の金属酸化物膜を形成する。２層の金属酸化物膜上に導電膜を形成する。この導電膜をエッチングしてハードマスクを形成する。ハードマスクを用いて、２層の金属酸化物膜をエッチングして、金属酸化物膜５２１と金属酸化物膜５２２の積層を形成する。次に、ハードマスクをエッチングして、導電層５４１および導電層５４２を形成する。
【０２２１】
絶縁層５１１−５１８に用いられる絶縁材料には、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどがある。絶縁層５１１−５１８はこれらの絶縁材料でなる単層、または積層して構成される。絶縁層５１１−５１８を構成する層は、複数の絶縁材料を含んでいてもよい。
【０２２２】
なお、本明細書等において、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物であり、窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことをいう。
【０２２３】
酸化物層５２０の酸素欠損の増加を抑制するため、絶縁層５１６−５１８は、酸素を含む絶縁層であることが好ましい。絶縁層５１６、５１７、５１８は、加熱により酸素が放出される絶縁膜（以下、「過剰酸素を含む絶縁膜」という。）で形成されることがより好ましい。過剰酸素を含む絶縁膜から酸化物層５２０に酸素を供給することで、酸化物層５２０の酸素欠損を補償することができる。トランジスタ５０１の信頼性および電気特性を向上することができる。
【０２２４】
過剰酸素を含む絶縁膜とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）において、膜の表面温度が１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲における酸素分子の放出量が１．０×１０１８［分子／ｃｍ３］以上である膜とする。酸素分子の放出量は、３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
【０２２５】
過剰酸素を含む絶縁膜は、絶縁膜に酸素を添加する処理を行って形成することができる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて行うことができる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。
【０２２６】
酸化物層５２０の水素濃度の増加を防ぐために、絶縁層５１２―５１９中の水素濃度を低減することが好ましい。特に絶縁層５１３−５１８の水素濃度を低減することが好ましい。具体的には、水素濃度は、２×１０２０ａｔｏｍｓ／ｃｍ３以下であり、５×１０１９ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０１９ａｔｏｍｓ／ｃｍ３以下がより好ましく、は５×１０１８ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。
【０２２７】
酸化物層５２０の窒素濃度の増加を防ぐために、絶縁層５１３―５１８の窒素濃度を低減することが好ましい。具体的には、窒素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満であり、５×１０１８ａｔｏｍｓ／ｃｍ３以下であり、１×１０１８ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０１７ａｔｏｍｓ／ｃｍ３以下がより好ましい。
【０２２８】
上掲の水素濃度、窒素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定された値である。
【０２２９】
トランジスタ５０１において、酸素および水素に対してバリア性をもつ絶縁層（以下、バリア層）によって酸化物層５２０が包み込まれる構造であることが好ましい。このような構造であることで、酸化物層５２０から酸素が放出されること、酸化物層５２０に水素が侵入することを抑えることができる。トランジスタ５０１の信頼性、電気特性を向上できる。
【０２３０】
例えば、絶縁層５１９をバリア層として機能させ、かつ絶縁層５１１、５１２、５１４の少なくとも１つをバリア層と機能させればよい。バリア層は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの材料で形成することができる。
【０２３１】
絶縁層５１１−５１８の構成例を記す。この例では、絶縁層５１１、５１２、５１５、５１９は、それぞれ、バリア層として機能する。絶縁層５１６―５１８は過剰酸素を含む酸化物層である。絶縁層５１１は窒化シリコンであり、絶縁層５１２は酸化アルミニウムであり、絶縁層５１３は酸化窒化シリコンである。バックゲート側のゲート絶縁層（５１４−５１６）は、酸化シリコン、酸化アルミニウム、酸化シリコンの積層である。フロントゲート側のゲート絶縁層（５１７）は、酸化窒化シリコンである。層間絶縁層（５１８）は酸化シリコンである。絶縁層５１９は酸化アルミニウムである。
【０２３２】
導電層５４０−５４４に用いられる導電材料には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属、または上述した金属を成分とする金属窒化物（窒化タンタル、窒化チタン、窒化モリブデン、窒化タングステン）等がある。インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることができる。
【０２３３】
導電層５４０−５４４の構成例を記す。導電層５４０は窒化タンタル、またはタングステン単層である。あるいは、導電層５４０は窒化タンタル、タンタルおよび窒化タンタルでなる積層である。導電層５４１は、窒化タンタル単層、または窒化タンタルとタングステンとの積層である。導電層５４２の構成は導電層５４１と同じである。導電層５４３は窒化タンタルであり、導電体はタングステンである。
【０２３４】
トランジスタ５０１のオフ電流の低減のために、金属酸化物膜５２２は、例えば、エネルギーギャップが大きいことが好ましい。金属酸化物膜５２２のエネルギーギャップは、２．５ｅＶ以上４．２ｅＶ以下であり、２．８ｅＶ以上３．８ｅＶ以下が好ましく、３ｅＶ以上３．５ｅＶ以下がさらに好ましい。
【０２３５】
酸化物層５２０は、結晶性金属酸化物膜であることが好ましい。酸化物層５２０において、少なくとも、金属酸化物膜５２２は結晶性金属酸化物膜であることが好ましい。信頼性、および電気特性の良いトランジスタ５０１を実現できる。
【０２３６】
金属酸化物膜５２２に適用できる酸化物は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）である。金属酸化物膜５２２は、インジウムを含む酸化物層に限定されない。金属酸化物膜５２２は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物、Ｚｎ−Ｍｇ酸化物等で形成することができる。金属酸化物膜５２１、５２３も、金属酸化物膜５２２と同様の酸化物で形成することができる。特に、金属酸化物膜５２１、５２３は、それぞれ、Ｇａ酸化物で形成することができる。
【０２３７】
金属酸化物膜５２２と金属酸化物膜５２１の界面に界面準位が形成されると、界面近傍の領域にもチャネル領域が形成されるために、トランジスタ５０１の閾値電圧が変動してしまう。そのため、金属酸化物膜５２１は、構成要素として、金属酸化物膜５２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜５２２と金属酸化物膜５２３の界面には、界面準位が形成されにくくなり、トランジスタ５０１の閾値電圧等の電気特性のばらつきを低減することができる。
【０２３８】
金属酸化物膜５２３は、構成要素として、金属酸化物膜５２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜５２２と金属酸化物膜５２３との界面では、界面散乱が起こりにくくなり、キャリアの動きが阻害されにくくなるので、トランジスタ５０１の電界効果移動度を高くすることができる。
【０２３９】
金属酸化物膜５２１−５２３のうち、金属酸化物膜５２２のキャリア移動度が最も高いことが好ましい。これにより、絶縁層５１６、５１７から離間している金属酸化物膜５２２にチャネルを形成することができる。
【０２４０】
例えば、Ｉｎ−Ｍ−Ｚｎ酸化物等のインジウム含有金属酸化物は、インジウムの含有率を高めることで、キャリア移動度を高めることができる。Ｉｎ−Ｍ−Ｚｎ酸化物では主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸化物と比較して移動度が高くなる。そのため、酸化物半導体膜にインジウムの含有量が多い酸化物を用いることで、キャリア移動度を高めることができる。
【０２４１】
そのため、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物で金属酸化物膜５２２を形成し、Ｇａ酸化物で金属酸化物膜５２１、５２３を形成する。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物で、金属酸化物膜５２１−５２３を形成する場合、金属酸化物膜５２２のインジウムの含有率を金属酸化物膜５２１、５２３のインジウムの含有率よりも高くする。Ｉｎ−Ｍ−Ｚｎ酸化物をスパッタリング法で形成する場合、ターゲットの金属元素の原子数比を変えることで、インジウム含有率を変化させることができる。
【０２４２】
例えば、金属酸化物膜５２２の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：１：１、３：１：２、または４：２：４．１が好ましい。例えば、金属酸化物膜５２１、５２３の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：３：２、または１：３：４が好ましい。Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１のターゲットで成膜したＩｎ−Ｍ−Ｚｎ酸化物の原子数比は、およそＩｎ：Ｍ：Ｚｎ＝４：２：３である。
【０２４３】
トランジスタ５０１に安定した電気特性を付与するには、酸化物層５２０の不純物濃度を低減することが好ましい。金属酸化物において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンおよび炭素は酸化物半導体中で不純物準位の形成に寄与する。不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。
【０２４４】
例えば、酸化物層５２０は、シリコン濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは、２×１０１７ａｔｏｍｓ／ｃｍ３以下の領域を有する。酸化物層５２０の炭素濃度も同様である。
【０２４５】
酸化物層５２０は、アルカリ金属濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下の、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下の領域を有する。金属酸化物膜５２２のアルカリ土類金属の濃度についても同様である。
【０２４６】
酸化物層５２０は、窒素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３未満の、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下の、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下の、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の領域を有する。
【０２４７】
酸化物層５２０は、水素濃度が１×１０２０ａｔｏｍｓ／ｃｍ３未満の、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満の、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満の、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満の領域を有する。
【０２４８】
上掲した金属酸化物膜５２２の不純物濃度は、ＳＩＭＳにより得られる値である。
【０２４９】
金属酸化物膜５２２が酸素欠損を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。その結果、トランジスタ５０１のオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、金属酸化物膜５２２中の酸素欠損を低減することで、トランジスタ５０１のオン電流を大きくすることができる場合がある。よって、金属酸化物膜５２２の水素を低減することで、酸素欠損のサイトに水素が入りこまないようにすることが、オン電流特性の向上に有効である。
【０２５０】
金属酸化物に含まれる水素は、金属原子に結合している酸素と反応して水になるため、酸素欠損を形成することがある。酸素欠損に水素が入ることで、キャリアである電子が生成されることがある。また、水素の一部が金属原子に結合している酸素と結合して、キャリアである電子を生成することがある。金属酸化物膜５２２にチャネル形成領域が設けられるので、金属酸化物膜５２２に水素が含まれていると、トランジスタ５０１はノーマリーオン特性となりやすい。このため、金属酸化物膜５２２中の水素はできる限り低減されていることが好ましい。
【０２５１】
図１９は、酸化物層５２０が３層構造の例であるが、これに限定されない。例えば、酸化物層５２０を金属酸化物膜５２１または金属酸化物膜５２３のない２層構造とすることができる。または、金属酸化物膜５２１の上もしくは下、または金属酸化物膜５２３上もしくは下に、金属酸化物膜５２１、金属酸化物膜５２２および金属酸化物膜５２３として例示した酸化物半導体膜のいずれか一を有する４層構造とすることもできる。または、酸化物層５２０の任意の層の間、酸化物層５２０の上、酸化物層５２０の下のいずれか二箇所以上に、金属酸化物膜５２１―５２３と同様の金属酸化物膜を１層または複数を設けることができる。
【０２５２】
図２２を参照して、金属酸化物膜５２１―５２３の積層によって得られる効果を説明する。図２２は、トランジスタ５０１のチャネル形成領域のエネルギーバンド構造の模式図である。ここでは、トランジスタ５０１を例に説明するが、金属酸化物膜５２１―５２３の積層による効果は、後述するトランジスタ５０２、５０３でも同様である。
【０２５３】
図２２中、Ｅｃ５１６ｅ、Ｅｃ５２１ｅ、Ｅｃ５２２ｅ、Ｅｃ５２３ｅ、Ｅｃ５１７ｅは、それぞれ、絶縁層５１６、金属酸化物膜５２１、金属酸化物膜５２２、金属酸化物膜５２３、絶縁層５１７の伝導帯下端のエネルギーを示している。
【０２５４】
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ  ＪＯＢＩＮ  ＹＶＯＮ社  ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社  ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
【０２５５】
絶縁層５１２、５１３は絶縁体であるため、Ｅｃ５１３ｅとＥｃ５１２ｅは、Ｅｃ５２１ｅ、Ｅｃ５２２ｅ、およびＥｃ５２３ｅよりも真空準位に近い（電子親和力が小さい）。
【０２５６】
金属酸化物膜５２２は、金属酸化物膜５２１、５２３よりも電子親和力が大きい。例えば、金属酸化物膜５２２と金属酸化物膜５２１との電子親和力の差、および金属酸化物膜５２２と金属酸化物膜５２３との電子親和力の差は、それぞれ、０．０７ｅＶ以上１．３ｅＶ以下である。電子親和力の差は、０．１ｅＶ以上０．７ｅＶ以下が好ましく、０．１５ｅＶ以上０．４ｅＶ以下がさらに好ましい。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０２５７】
トランジスタ５０１のゲート電極（導電層５３０）に電圧を印加すると、金属酸化物膜５２１、金属酸化物膜５２２、金属酸化物膜５２３のうち、電子親和力が大きい金属酸化物膜５２２に主にチャネルが形成される。
【０２５８】
インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、金属酸化物膜５２３がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
【０２５９】
また、金属酸化物膜５２１と金属酸化物膜５２２との間には金属酸化物膜５２１と金属酸化物膜５２２の混合領域が存在する場合がある。また、金属酸化物膜５２３と金属酸化物膜５２２との間には金属酸化物膜５２３と金属酸化物膜５２２の混合領域が存在する場合がある。混合領域は、界面準位密度が低くなるため、金属酸化物膜５２１−５２３の積層体（酸化物層５２０）は、それぞれの界面近傍においてエネルギーが連続的に変化する（連続接合ともいう）バンド構造となる。
【０２６０】
このようなエネルギーバンド構造を有する酸化物層５２０において、電子は主に金属酸化物膜５２２を移動することになる。そのため、金属酸化物膜５２１と絶縁層５１２との界面に、または、金属酸化物膜５２３と絶縁層５１３との界面に準位が存在したとしても、これらの界面準位により、酸化物層５２０中を移動する電子の移動が阻害されにくくなるため、トランジスタ５０１のオン電流を高くすることができる。
【０２６１】
また、図２２に示すように、金属酸化物膜５２１と絶縁層５１６の界面近傍、および金属酸化物膜５２３と絶縁層５１７の界面近傍には、それぞれ、不純物や欠陥に起因したトラップ準位Ｅｔ５２６ｅ、Ｅｔ５２７ｅが形成され得るものの、金属酸化物膜５２１、５２３があることにより、金属酸化物膜５２２をトラップ準位Ｅｔ５２６ｅ、Ｅｔ５２７ｅから離間することができる。
【０２６２】
なお、Ｅｃ５２１ｅとＥｃ５２２ｅとのエネルギー差が小さい場合、金属酸化物膜５２２の電子が該エネルギー差を越えてトラップ準位Ｅｔ５２６ｅに達することがある。トラップ準位Ｅｔ５２６ｅに電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トランジスタの閾値電圧はプラス方向にシフトしてしまう。Ｅｃ５２１ｅとＥｃ５２３ｅとのエネルギー差が小さい場合も同様である。
【０２６３】
トランジスタ５０１の閾値電圧の変動が低減され、トランジスタ５０１の電気特性を良好なものとするため、Ｅｃ５２１ｅとＥｃ５２２ｅとの差、Ｅｃ５２３ｅとＥｃ５２２ｅとのエネルギー差を、それぞれ０．１ｅＶ以上とすることが好ましく、０．１５ｅＶ以上とすることがより好ましい。
【０２６４】
図２０Ａ−図２０Ｃに示すトランジスタ５０２は、トランジスタ５０１の変形例である。トランジスタ５０２では、導電層５４０、金属酸化物膜５２３および絶縁層５１７がエッチングされている。
【０２６５】
図２１Ａ−図２１Ｃに示すトランジスタ５０３のゲート電極の構造は、トランジスタ５０１と異なる。
【０２６６】
絶縁層５１８に形成された開口部には、金属酸化物膜５２３、絶縁層５１７、導電層５４０が設けられている。つまり、絶縁層５１８の開口部を利用して、ゲート電極が自己整合的に形成することができる。よって、トランジスタ５０３では、ゲート電極（５４０）は、ゲート絶縁層（５１７）を介してソース電極およびドレイン電極（５４１、５４２）と重なる領域を有していない。そのためゲート−ソース間の寄生容量、ゲート−ドレイン間の寄生容量が低減できる。また、絶縁層５１８の開口部によってゲート電極幅を制御できるため、チャネル長の短いトランジスタの作製が容易である。
【０２６７】
トランジスタ５０１−５０３は、バックゲートを有さない構造とすることができる。
【０２６８】
図２３に、図１１に示すフレームメモリ６００の、メモリセル６０３が有するトランジスタ６１３（図１２）と、フレームメモリ６００の駆動回路６０４が有するトランジスタの積層構造を例示する。
【０２６９】
フレームメモリ６００は、ＣＭＯＳ層２６０、配線層Ｗ１−Ｗ５、トランジスタ層２６１、配線層Ｗ６、Ｗ７の積層で構成されている。
【０２７０】
ＣＭＯＳ層２６０には、駆動回路６０４に用いられる、シリコンをチャネル形成領域に有するトランジスタが設けられている。当該トランジスタの活性層は単結晶シリコンウエハ５６０に設けられている。
【０２７１】
トランジスタ層２６１には、フレームメモリ６００のトランジスタ６１３が設けられている。図２３では、トランジスタ６１３がトランジスタ５０２（図２０）と同様の構造を有する。これらのバックゲート電極は、配線層Ｗ５に設けられている。また、配線層Ｗ６には、フレームメモリ６００の容量素子６１４が設けられている。
【０２７２】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２７３】
（実施の形態７）
本実施の形態では、酸化物半導体について説明する。酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０２７４】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
【０２７５】
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
【０２７６】
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ  ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ  ＯＳは、物性的に非晶質酸化物半導体に近い。
【０２７７】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
【０２７８】
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数の結晶部（ナノ結晶）が連結し、歪みを有した結晶構造となっている。結晶部一つの大きさは１ｎｍ以上、または３ｎｍ以上である。よって、ＣＡＡＣ−ＯＳの結晶部をナノ結晶と称することができ、ＣＡＡＣ−ＯＳを、ＣＡＡ  ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ  ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
【０２７９】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０２８０】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０２８１】
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０２８２】
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【０２８３】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。ｎｃ−ＯＳは、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。結晶部（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０２８４】
ｎｃ−ＯＳの結晶は配向性を有さないので、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０２８５】
なお、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
【０２８６】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
【０２８７】
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０２８８】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。酸化物半導体の構造は、Ｘ線回折（ＸＲＤ）、ナノビーム電子回折、ＴＥＭ（透過型電子顕微鏡）観察などによって、特定することができる。
【０２８９】
次に、酸化物半導体のキャリア密度について、説明する。
【０２９０】
酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。
【０２９１】
酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
【０２９２】
ここで、酸化物半導体をチャネル領域に用いるトランジスタを考える。
【０２９３】
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好ましい。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体のキャリア密度としては、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
【０２９４】
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くなる。
【０２９５】
上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称してもよい。
【０２９６】
実質的に真性の酸化物半導体のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
【０２９７】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２９８】
（実施の形態８）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２４に示す。
【０２９９】
図２４（Ａ）は携帯型ゲーム機であり、第１筐体５００１、第２筐体５００２、表示部５００３、表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタイラス５００８等を有する。なお、図２４（Ａ）に示した携帯型ゲーム機は、２つの表示部５００３と表示部５００４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０３００】
図２４（Ｂ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。第１表示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部５６０５により変更が可能となっている。第１表示部５６０３における映像を、接続部５６０５における第１筐体５６０１と第２筐体５６０２の間の角度に従って、切り替える構成としても良い。
【０３０１】
図２４（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２、キーボード５４０３、ポインティングデバイス５４０４等を有する。
【０３０２】
図２４（Ｄ）は腕時計であり、筐体５２０１、表示部５２０２、操作ボタン５２０３、バンド５２０４等を有する。
【０３０３】
図２４（Ｅ）はビデオカメラであり、第１筐体５８０１、第２筐体５８０２、表示部５８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。操作キー５８０４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体５８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続部５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接続部５８０６により変更が可能となっている。表示部５８０３における映像の切り替えを、接続部５８０６における第１筐体５８０１と第２筐体５８０２の間の角度に従って行う構成としても良い。
【０３０４】
図２４（Ｆ）は携帯電話であり、筐体５９０１に、表示部５９０２、マイク５９０７、スピーカー５９０４、カメラ５９０３、外部接続部５９０６、操作用のボタン５９０５が設けられている。
【符号の説明】
【０３０５】
１０    送信機
１１    半導体装置
１２    エンコーダ
１３    差分判定回路
１４    デコーダ
１５    信号生成回路
１６    表示装置
１７    解析回路
１８    演算回路
１９    信号処理回路
２０    ヘッダ付与回路
２１    減算回路
２２    フレームメモリ
２３    フレームメモリ
３０    画素部
３１    駆動回路
３２    駆動回路
３３    画素
３４    液晶素子
３５    トランジスタ
３６    容量素子
３７    コントローラ
３８    フレームメモリ
３９    カウンタ
４０    ブロック分割回路
４１    ＤＣＴ回路
４２    量子化回路
４３    エントロピー符号化回路
４４    逆量子化回路
４５    ｉＤＣＴ回路
４６    加算回路
４７    フレーム間予測回路
４８    フレーム内予測回路
５０    システムレイヤヘッダ解析回路
５２    エントロピー復号化回路
５３    加算回路
５４    インループフィルタ
５５    フレーム内予測回路
５６    フレーム間予測回路
５７    逆量子化回路
５８    ｉＤＣＴ回路
６０    画像データ
６０ｐ    画素
６１ｐ    画素
７１    メモリバンク
９５    トランジスタ
９６    トランジスタ
９７    容量素子
９８    発光素子
１２２    絶縁膜
１２６    絶縁膜
１２７    絶縁膜
１２８    窒化物絶縁膜
１２９    絶縁膜
１３１    基板
１４０    導電膜
１４１    酸化物半導体膜
１４２    金属酸化物膜
１４３    導電膜
１４４    導電膜
１４５    導電膜
１４６    基板
１４７    遮蔽膜
１４８    着色層
１５０    樹脂膜
１５１    配向膜
１５２    配向膜
１５３    液晶層
１５８    開口部
１５９    導電膜
１６１    導電膜
１６２    開口部
２６０    ＣＭＯＳ層
２６１    トランジスタ層
５０１    トランジスタ
５０２    トランジスタ
５０３    トランジスタ
５０４    駆動回路
５１１    絶縁層
５１２ｅ    Ｅｃ
５１２    絶縁層
５１３ｅ    Ｅｃ
５１３    絶縁層
５１４    絶縁層
５１５    絶縁層
５１６ｅ    Ｅｃ
５１６    絶縁層
５１７ｅ    Ｅｃ
５１７    絶縁層
５１８    絶縁層
５１９    絶縁層
５２０    酸化物層
５２１ｅ    Ｅｃ
５２１    金属酸化物膜
５２２ｅ    Ｅｃ
５２２    金属酸化物膜
５２３ｅ    Ｅｃ
５２３    金属酸化物膜
５２６ｅ    トラップ準位Ｅｔ
５２７ｅ    トラップ準位Ｅｔ
５３０    導電層
５４０    導電層
５４１    導電層
５４２    導電層
５４３    導電層
５４４    導電層
５６０    単結晶シリコンウエハ
６００    フレームメモリ
６０１    コントローラ
６０２    メモリアレイ
６０３    メモリセル
６０３−１    メモリセル
６０３−２    メモリセル
６０３ａ    メモリセル
６０３ｂ    メモリセル
６０３ｐ    メモリセル群
６０３ｑ    メモリセル群
６０４    駆動回路
６０５    入出力バッファ
６０６    メインアンプ
６０７    カラムデコーダ
６０８    スイッチ回路
６０９    プリチャージ回路
６１０    センスアンプ
６１０−１    センスアンプ
６１０−４    センスアンプ
６１１    書き込み回路
６１２    ローデコーダ
６１３    トランジスタ
６１４    容量素子
６１５    トランジスタ
６１６    トランジスタ
６１７    トランジスタ
６１８    トランジスタ
６１９    トランジスタ
６２０    トランジスタ
６２１    トランジスタ
６２２    トランジスタ
６２３    トランジスタ
６３０ａ    領域
６３０ｂ    領域
５００１    第１筐体
５００２    第２筐体
５００３    表示部
５００４    表示部
５００５    マイクロホン
５００６    スピーカー
５００７    操作キー
５００８    スタイラス
５２０１    筐体
５２０２    表示部
５２０３    操作ボタン
５２０４    バンド
５４０１    筐体
５４０２    表示部
５４０３    キーボード
５４０４    ポインティングデバイス
５６０１    第１筐体
５６０２    第２筐体
５６０３    第１表示部
５６０４    第２表示部
５６０５    接続部
５６０６    操作キー
５８０１    第１筐体
５８０２    第２筐体
５８０３    表示部
５８０４    操作キー
５８０５    レンズ
５８０６    接続部
５９０１    筐体
５９０２    表示部
５９０３    カメラ
５９０４    スピーカー
５９０５    ボタン
５９０６    外部接続部
５９０７    マイク
【図１】
2017121047.tif 000003
【図２】
2017121047.tif 000004
【図３】
2017121047.tif 000005
【図４】
2017121047.tif 000006
【図５】
2017121047.tif 000007
【図６】
2017121047.tif 000008
【図７】
2017121047.tif 000009
【図８】
2017121047.tif 000010
【図９】
2017121047.tif 000011
【図１０】
2017121047.tif 000012
【図１１】
2017121047.tif 000013
【図１２】
2017121047.tif 000014
【図１３】
2017121047.tif 000015
【図１４】
2017121047.tif 000016
【図１５】
2017121047.tif 000017
【図１６】
2017121047.tif 000018
【図１７】
2017121047.tif 000019
【図１８】
2017121047.tif 000020
【図１９】
2017121047.tif 000021
【図２０】
2017121047.tif 000022
【図２１】
2017121047.tif 000023
【図２２】
2017121047.tif 000024
【図２３】
2017121047.tif 000025
【図２４】
2017121047.tif 000026
【図２５】
2017121047.tif 000027
【図２６】
2017121047.tif 000028
【図２７】
2017121047.tif 000029