(57)【要約】【課題】クロストークを抑制すること。【解決手段】絶縁層１０と、前記絶縁層１０の第１面に形成された第１配線層１４ａおよび第２配線層１４ｂと、前記絶縁層１０の第２面に形成された基準電位の供給された基準電位層１２と、を具備し、前記第１配線層１４ａと前記第２配線層１４ｂとの間の第１領域６０における前記基準電位層と前記絶縁層との界面１１の表面粗さは、前記第１領域６０以外の第２領域６２における前記界面１１の表面粗さより大きい配線基板。【選択図】図３
2017098311.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と
前記絶縁層の第１面に形成された第１配線層および第２配線層と、
前記絶縁層の第２面に形成された基準電位の供給された基準電位層と、
を具備し、
前記第１配線層と前記第２配線層との間の第１領域における前記基準電位層と前記絶縁層との界面の表面粗さは、前記第１領域以外の第２領域における前記界面の表面粗さより大きいことを特徴とする配線基板。
【請求項２】
前記絶縁層の第１面に形成された第３配線層を具備し、
前記第１領域における前記界面の表面粗さは、前記第１配線層と前記第３配線層との間の第３領域における前記界面の表面粗さより大きく、前記第３領域における前記界面の表面粗さは、前記第２領域における前記界面の表面粗さより大きいことを特徴とする請求項１記載の配線基板。
【請求項３】
前記第１配線層は第１回路に電源電位を供給し、前記第２配線層は第２回路に電源電位を供給し、前記第３配線層は第３回路に電源電位を供給し、
前記第３回路は、前記第１回路および前記第２回路より周波数の高い信号を扱う回路であることを特徴とする請求項２記載の配線基板。
【請求項４】
前記絶縁層の第１面に形成され、前記基準電位が供給される第４配線層と、
前記第３配線層と前記第４配線層との間に接続されたキャパシタを具備し、
前記第３回路から前記キャパシタに至る前記第３配線層内の経路に重なる第４領域における前記界面の表面粗さは、前記第３領域における前記界面の表面粗さより小さいことを特徴とする請求項３記載の配線基板。
【請求項５】
前記第３領域における前記界面の表面粗さは、前記第３回路が扱う信号の周波数の表皮深さ以上であり、前記第１回路が扱う信号の周波数の表皮深さ以下であることを特徴とする請求項３または４記載の配線基板。
【請求項６】
前記第１配線層は、第１回路に電源電位を供給し、
前記第２配線層は、前記第１回路より高い周波数の信号を扱う第２回路に電源電位を供給し、
前記第２領域は、前記第１領域より前記第２回路に近い、前記第１配線層と前記第２配線層との間の領域であることを特徴とする請求項１記載の配線基板。
【請求項７】
前記絶縁層の第１面に形成され、前記基準電位が供給される第３配線層と、
前記第２配線層と前記第３配線層との間に接続されたキャパシタを具備し、
前記第２回路から前記キャパシタに至る前記第２配線層内の経路に重なる第３領域における前記界面の表面粗さは、前記第２領域における前記界面の表面粗さより小さいことを特徴とする請求項６記載の配線基板。
【請求項８】
前記第２領域における前記界面の表面粗さは、前記第２回路が扱う信号の周波数の表皮深さ以上であり、前記第１回路が扱う信号の周波数の表皮深さ以下であることを特徴とする請求項６または７記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板に関する。
【背景技術】
【０００２】
絶縁層を挟み、信号線と定電位層とが対向する多層プリント配線板において、定電位層と絶縁層との界面を、信号線を流れる高周波信号の表皮深さ以上の表面粗さを有するように粗化することが知られている（例えば特許文献１）。絶縁層を挟み、信号配線と接地層とが対向する回路基板において、信号配線間の絶縁層を低誘電率化することが知られている（例えば特許文献２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１１４１３７号公報
【特許文献２】特開２０００−３４０９０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
高周波信号を扱う配線基板においては、配線間のクロストークを抑制することが求められている。本配線基板は、配線間のクロストークを抑制することを目的とする。
【課題を解決するための手段】
【０００５】
絶縁層と前記絶縁層の第１面に形成された第１配線層および第２配線層と、前記絶縁層の第２面に形成された基準電位の供給された基準電位層と、を具備し、前記第１配線層と前記第２配線層との間の第１領域における前記基準電位層と前記絶縁層との界面の表面粗さは、前記第１領域以外の第２領域における前記界面の表面粗さより大きいことを特徴とする配線基板を用いる。
【発明の効果】
【０００６】
本配線基板によれば、配線間のクロストークを抑制することができる。
【図面の簡単な説明】
【０００７】
【図１】図１は、比較例１に係る配線基板の断面図である。
【図２】図２（ａ）は、比較例２に係る配線基板の断面図、図２（ｂ）は、図２（ａ）の領域Ａの拡大図である。
【図３】図３は、実施例１に係る配線基板の断面図である。
【図４】図４は、実施例２に係る配線基板を示す断面図である。
【図５】図５は、実施例３に係る配線基板の平面図である。
【図６】図６は、実施例３における各領域を示す平面図である。
【図７】図７（ａ）および図７（ｂ）は、図５および図６におけるそれぞれＡ−Ａ断面図およびＢ−Ｂ断面図である。
【図８】図８は、実施例４に係る配線基板の平面図である。
【図９】図９は、実施例４における各領域を示す平面図である。
【図１０】図１０は、図８および図９におけるＡ−Ａ断面図である。
【発明を実施するための形態】
【０００８】
図１は、比較例１に係る配線基板の断面図である。図１に示すように、配線基板１１０は、絶縁層１０、基準電位層１２、配線層１４ａおよび１４ｂを備えている。基準電位層１２は絶縁層１０の下面に設けられている。基準電位層１２はグランド電位等の基準電位が供給される金属層である。配線層１４ａおよび１４ｂは、絶縁層１０の上面に設けられている。配線層１４ａおよび１４ｂとして、回路等に電源（例えば直流等の電源電位）を供給する配線層を例に説明する。配線層１４ａおよび１４ｂはそれぞれ異なる回路に電源電位を供給する。高周波信号を扱う回路においては、高周波数のノイズが電源に重畳される。例えば直流の電源電圧にノイズが重畳される。配線層１４ａの電源に高周波数のノイズが重畳すると、基準電位層１２内の絶縁層１０との界面１１付近に配線層１４ａと基準電位層１２との間に発生した電界５４により誘起されたノイズ電流５０が流れ、このノイズ電流５０が基準電位層１２を伝わり配線層１４ｂに伝わる。これにより、矢印５２のように配線層１４ａと１４ｂとの間の漏話特性が劣化する。配線層１４ａに重畳したノイズの一部が配線層１４ｂの電源に重畳する。このような電源電位を供給する配線層１４ａと１４ｂとの間のノイズ電流５０に起因したクロストークを電源間クロストークという。配線層１４ａおよび１４ｂと基準電位層１２との結合は容量結合のため、電源間クロストークは周波数の高い領域で顕著となる。
【０００９】
電源間クロストークを抑制する方法として、配線層１４ａと１４ｂとの間の基準電位層１２を分離することが考えられる。これにより、基準電位層１２内をノイズ電流５０が流れることを抑制できる。しかしながら、基準電位の供給経路が分断されることになるため、配線基板１１０のグランド特性が劣化する。
【００１０】
図２（ａ）は、比較例２に係る配線基板の断面図、図２（ｂ）は、図２（ａ）の領域Ａの拡大図である。図２（ａ）に示すように、配線基板１１２においては、絶縁層１０と基準電位層１２との界面１１に凹凸が形成されている。その他の構成は比較例１と同じであり説明を省略する。
【００１１】
周波数が高いノイズ電流５０は、表皮効果により基準電位層１２内において表皮深さより浅い領域を流れる。表皮深さδは、基準電位層１２の抵抗率をρ、基準電位層１２の比透磁率をμｒ、真空中の透磁率をμ０およびノイズ電流の周波数をｆとすると、次式となる。
δ＝√（２ρ／（２πｆ・μ０μｒ））
表皮深さは抵抗率ρが小さくなると小さくなり、周波数が高くなると小さくなる。例えばアルミニウム、銅、金および銀の１０ＧＨｚでの表皮深さはそれぞれ０．８０μｍ、０．６５μｍ、０．７９μｍおよび０．６４μｍである。
【００１２】
絶縁層１０と基準電位層１２の界面１１の表面粗さが表皮深さ以上となると、図２（ｂ）に示すように、高周波数（例えば数１００ＭＨｚ以上）のノイズ電流５０が基準電位層１２の界面１１の凹凸に沿って流れる。このため、電流経路が長くなる。これにより、基準電位層１２の抵抗によりノイズ電流５０が減衰する。よって、図１のような配線層１４ａと１４ｂとの電源間クロストークを抑制できる。
【００１３】
基準電位層１２は、基準電位を回路等に供給する。このとき、基準電位層１２内には直流または周波数の低い電流５６が流れる。直流または周波数の低い（例えば数１０ＭＨｚ以下）電流に対しては、表面粗さは表皮深さより十分小さい。このため、この電流５６は基準電位層１２全体を流れる。よって、高周波電流のような抵抗による劣化は小さい。よって、直流または周波数の低い電流５６に対するグランド特性等の劣化は小さい。
【００１４】
配線基板１１２の物理的な厚さに寄与する基準電位層１２の厚さはＴ１である。厚さＴ１は、界面１１の凸部に相当する厚さである。直流または周波数の低い電流５６に対する抵抗として寄与する基準電位層１２の厚さはＴ２である。厚さＴ２は、界面１１の凹部に相当する厚さである。配線基板１１２を小型化するため、基準電位層１２の厚さＴ１を小さくしようとすると、厚さＴ２も小さくなる。このため、基準電位を回路等に供給するための電流５６に対する抵抗が高くなる。これにより、グランド特性等が劣化する。グランド特性等を確保しようとすると、配線基板１１２の小型化が難しくなる。このように、比較例２では、クロストークを抑制と小型化とを両立させることは難しい。
【実施例１】
【００１５】
図３は、実施例１に係る配線基板の断面図である。図３に示すように、実施例１に係る配線基板１００には、絶縁層１０と基準電位層１２との界面１１の凹凸が大きい領域６０と、界面１１の凹凸が小さい領域６２が形成されている。その他の構成は比較例２と同じであり、説明を省略する。
【００１６】
実施例１によれば、領域６０（第１領域）は配線層１４ａと配線層１４ｂとの間の領域を含む。領域６２（第２領域）は、領域６０以外の領域であり、例えば配線層１４ａおよび１４ｂの外側の領域である。領域６０における界面１１の表面粗さは領域６２における表面粗さより大きい。ノイズ電流５０が流れる領域６０における界面１１の表面粗さが大きいため、比較例２と同様に配線層１４ａと１４ｂとの間の領域６０においてノイズ電流５０を抑制できる。よって、配線層１４ａと１４ｂとの間のクロストークを抑制できる。
【００１７】
配線層１４ａおよび１４ｂの間以外の領域６２はクロストークにほとんど関与しない。このため、領域６２における界面１１の凹凸が小さくてもクロストーク特性は劣化しない。そこで、実施例１において、領域６２における界面の凹凸を小さくする、例えばほぼ平坦とする。このとき、実施例１の領域６２における基準電位層１２の厚さＴ１を薄くして、比較例２の基準電位層１２の厚さＴ２とすると、実施例１の領域６２と比較例２との基準電位層１２における、電流５６に対する抵抗としての寄与は、ほとんど同じである。よって、このとき実施例１の領域６２におけるグランド特性と比較例２におけるグランド特性とは同程度となる。
【００１８】
実施例１において、領域６２の凹凸の小さな面に凹部を形成することにより領域６０における界面１１の凹凸が形成される場合を考える。この場合、領域６０における凸部のトップに相当する厚さと領域６２における凸部のトップに相当する厚さとはＴ１となりほぼ同じである。この場合、実施例１の領域６２のグランド特性を比較例２のグランド特性と同程度とすると、実施例１の領域６０におけるグランド特性は比較例２に比べ劣化する。しかし、領域６０におけるグランド特性が全体のグランド特性にあまり影響しない場合、実施例１のグランド特性を比較例２のグランド特性とほぼ同じにできる。かつ、実施例１では厚さＴ１を小さくできるので小型化が可能となる。領域６０のグランド特性が影響しない場合とは、例えば、領域６０の面積が小さい場合または後述するようにバイパスキャパシタを設けた場合である。
【００１９】
実施例１において、領域６０における凹部の底に相当する厚さと領域６２における凹部の底に相当する厚さとをほぼ同じとする場合を考える。この場合、領域６０および６２ともグランド特性は同程度である。よって、領域６２における基準電位層１２の厚さを小さくできる。領域６０の凸部のトップは領域６２より厚くなるが、領域６０の範囲は限定的であるとすれば、全体として、基準電位層１２を薄くでき小型化が可能となる。以上のように、実施例１では、配線層１４ａと１４ｂとの間のクロストークを抑制し、かつ配線基板１００の小型化が可能となる。
【００２０】
領域６０における表面粗さは、ノイズ電流５０の周波数における表皮深さ以上とすることが好ましい。ノイズ電流５０の経路を長くする観点から、表面粗さは表皮深さの２倍以上が好ましく、５倍以上がより好ましい。表面粗さを表皮深さの２倍および５倍としたとき、周波数がそれぞれ１／４および１／２５以上のノイズ等を減衰できる。例えば、基準電位層１２が銅層であり、ノイズ電流の周波数が１０ＧＨｚのとき表皮深さは約０．６５μｍ、周波数が１ＧＨｚのとき表皮深さは約２μｍ、周波数が１００ＭＨｚのとき表皮深さは約６．５μｍである。界面１１の表面粗さとして、表面粗さを表すパラメータである算術平均粗さＲａを用いることができる。界面１１の表面粗さとして、最大高さＲｙまたは十点平均粗さＲｚを用いてもよい。
【００２１】
実施例１の配線基板１００は、例えばＰＣＢ（Printed Circuit Board）である。絶縁層１０は例えば樹脂層である。配線層１４ａ、１４ｂおよび基準電位層１２は例えば銅箔等の金属層である。図３では、絶縁層１０が１層を例に説明したが、配線基板は複数の絶縁層１０を有してもよい。絶縁層１０が複数の場合、配線層１４ａ、１４ｂおよび基準電位層１２の少なくとも１つは絶縁層１０の間に形成されていてもよい。配線層１４ａおよび１４ｂとして主に回路に電源電位を供給する配線の例を説明したが、配線層１４ａおよび１４ｂは高周波信号を伝送する配線でもよい。この場合、配線層１４ａと１４ｂとの間のノイズ電流は、配線層１４ａと１４ｂとの間の信号のクロストーク特性を劣化させるが、配線層１４ａと１４ｂとの間の界面１１の表面粗さを大きくすることで、信号のクロストークを抑制できる。
【００２２】
界面の表面粗さの異なる領域を形成する方法について説明する。基準電位層１２である銅箔の表面を粗化する方法としては、銅箔の表面を薬剤を用い処理する方法がある。薬剤処理をマスクを用い選択的に行なえば、銅箔の表面を選択的に粗化させることができる。また、薬剤の種類または薬剤の濃度等により、表面粗さの大きさが異なる領域を選択的に形成できる。
【００２３】
また、銅箔にレーザ光を照射する方法がある。銅箔にレーザ光を照射することにより、銅箔の表面に凹凸を形成でき、または、凹凸のある銅箔の表面を平坦化できる。レーザ光の強度またはレーザ光の波長により、銅箔表面の表面粗さを制御できる。よって、銅箔の表面に選択的にレーザ光を照射することにより、銅箔に表面粗さの異なる領域を形成できる。レーザ光を用いる方法では、微細な領域の表面粗さを異ならせることができる。
【実施例２】
【００２４】
図４は、実施例２に係る配線基板を示す断面図である。図４に示すように、配線基板１０２は、絶縁層１０の上面に配線層１４ａ、１４ｂおよび１４ｃを備える。配線層１４ａと１４ｃとの間の領域６４では、絶縁層１０と基準電位層１２との界面１１は領域６０より凹凸が小さく、領域６２より凹凸が大きい。その他の構成は実施例１と同じであり説明を省略する。
【００２５】
配線層１４ａと１４ｂとの間と、配線層１４ａと１４ｃとの間では、ノイズ電流の周波数が異なる場合がある。例えば、配線層１４ａと配線層１４ｃとの間のノイズ電流５０ｂは、配線層１４ａと配線層１４ｂとの間のノイズ電流５０ａより高い周波数のとき、実施例２では、領域６０（第１領域）における界面１１の表面粗さを領域６４（第３領域）における界面１１の表面粗さより大きくする。これにより、ノイズ電流５０ｂの周波数がノイズ電流５０ａより高い場合も、より適切にノイズ電流を抑制し、クロストークを抑制できる。また、領域６４では領域６０より電流５６に対して抵抗として寄与する基準電位層１２の厚さを大きくできる。よって、実施例１と同様に配線基板１０２の小型化が可能となる。
【実施例３】
【００２６】
実施例３は、アナログ回路およびデジタル回路を有する集積回路を搭載するプリント基板の例である。図５は、実施例３に係る配線基板１０４の平面図である。図５では、集積回路２０を透過して図示している。図６は、実施例３における配線層間の領域を示す平面図である。図６では、領域６０、６２および６４と配線層１４ａから１４ｄを図示している。図７（ａ）および図７（ｂ）は、それぞれ図５および図６におけるＡ−Ａ断面図およびＢ−Ｂ断面図である。
【００２７】
図５から図７（ｂ）に示すように、配線基板１０４おいては、絶縁層１０の上面に配線層１４ａから１４ｅが設けられている。絶縁層１０の下面に基準電位層１２が設けられている。配線層１４ａから１４ｅの上にはバンプ２４を介し集積回路２０が搭載されている。配線層１４ａには電源端子１６ａが接続され、配線層１４ｂには電源端子１６ｂが接続され、配線層１４ｃには電源端子１６ｃが接続されている。配線層１４ａから１４ｃと配線層１４ｄとの間にはバイパスキャパシタ２２ａから２２ｃが搭載されている。
【００２８】
集積回路２０は、デジタル回路２１ｂおよびアナログ回路を含むＬＳＩ（Large Scale Integration Circuit）である。アナログ回路は、高い周波数（例えば１０ＧＨｚ程度）の信号を扱う高周波アナログ回路２１ｃおよび低い周波数（例えば１ＧＨｚ程度）の信号を扱う低周波アナログ回路２１ａを含む。集積回路２０の下面には、電源用端子ＧＮＤ、ＤＶＤ、ＡＶＤおよびＲＡＶＤ、並びに信号用端子ＳＧＬ１およびＳＧＬ２が設けられている。電源用端子ＧＮＤは、集積回路２０に基準電位（例えばグランド電位）を供給する端子であり、配線層１４ｄに電気的に接続されている。電源端子ＤＶＤは、デジタル回路２１ｂに電源電位を供給する端子であり、配線層１４ｂに電気的に接続されている。電源端子ＡＶＤは、低周波アナログ回路２１ａに電源電位を供給する端子であり、配線層１４ａに電気的に接続されている。電源端子ＲＡＶＤは、高周波アナログ回路２１ｃに電源電位を供給する端子であり、配線層１４ｃに電気的に接続されている。信号用端子ＳＧＬ１およびＳＧＬ２は、高周波信号が入力または出力する端子であり配線層１４ｅに電気的に接続されている。
【００２９】
配線層１４ａは、電源端子１６ａに供給された電源電位を低周波アナログ回路２１ａに供給する。配線層１４ｂは、電源端子１６ｂに供給された電源電位をデジタル回路２１ｂに供給する。配線層１４ｃは、電源端子１６ｃに供給された電源電位を高周波アナログ回路２１ｃに供給する。配線層１４ｄは、基準電位層１２とビア配線２６を介し電気的に接続されている。ビア配線２６は絶縁層１０を貫通する例えば銅層等の金属層である。配線層１４ｄは基準電位層１２における基準電位を集積回路２０に供給する。配線層１４ｅは、集積回路２０に高周波信号を伝送する伝送線路である。
【００３０】
バイパスキャパシタ２２ａから２２ｃは、それぞれ配線層１４ａから１４ｃの高周波ノイズを配線層１４ｄを介して基準電位層１２に導通させるためのキャパシタである。領域６０は、配線層１４ａと１４ｂとが隣接する領域を含むように形成されている。領域６４は、配線層１４ａと１４ｃとが隣接する領域を含むように形成されている。領域６２は、領域６０および６４以外の領域である。領域６０、６２および６４における界面１１の表面粗さは例えばそれぞれ約１０μｍ、約１μｍおよび約２μｍである。
【００３１】
配線層１４ａの電源電位に低周波アナログ回路２１ａが扱う低い周波数のノイズ電流３０ａが重畳する。ノイズ電流３０ａはバイパスキャパシタ２２ａを介し配線層１４ｄに流れ、ビア配線２６を介し基準電位層１２に流れる。配線層１４ｂの電源電位にデジタル回路２１ｂが扱う周波数のノイズ電流３０ｂが重畳する。デジタル回路２１ｂが扱うデジタル信号の周波数は例えば１００ＭＨｚである。デジタル信号は矩形波のため、ノイズ電流３０ｂは１００ＭＨｚより広帯域となる。ノイズ電流３０ｂはバイパスキャパシタ２２ｂを介し配線層１４ｄに流れ、ビア配線２６を介し基準電位層１２に流れる。配線層１４ｃの電源電位に高周波アナログ回路２１ｃが扱う高い周波数のノイズ電流３０ｃが重畳する。ノイズ電流３０ｃはバイパスキャパシタ２２ｃを介し配線層１４ｄに流れ、ビア配線２６を介し基準電位層１２に流れる。
【００３２】
配線層１４ａの電源電位に重畳したノイズ電流３０ａが配線層１４ａと１４ｂとの電源間クロストークにより、デジタル回路２１ｂの電源電位に重畳する。なお、電源電位に重畳するのは正確にはノイズの電位成分であるが、ここでは、簡易的に電源電位にノイズ電流が重畳するという。配線層１４ｂの電源電位に重畳したノイズ電流３０ｂのうち、低い周波数成分が配線層１４ａと１４ｂとの電源間クロストークにより、低周波アナログ回路２１ａの電源電位に重畳する。これにより、デジタル回路２１ｂおよび／または低周波アナログ回路２１ａの動作に影響を及ぼす。そこで、配線層１４ａと１４ｂとが隣接する領域６０の界面１１の表面粗さを例えば１０μｍとする。低い周波数が例えば１ＧＨｚ程度のとき、表皮深さは約２μｍである。よって、図４の基準電位層１２を流れる１ＧＨｚ程度のノイズ電流５０ａの経路を長くでき、電源間クロストークを抑制できる。
【００３３】
配線層１４ｃの電源電位に重畳したノイズ電流３０ｃが配線層１４ｃと１４ａとの電源間クロストークにより、低周波アナログ回路２１ａの電源電位に重畳する。これにより、低周波アナログ回路２１ａの動作に影響を及ぼす。一方、低周波数のノイズは高周波アナログ回路２１ｃの動作には余り影響を及ぼさない。そこで、配線層１４ａと１４ｃとが隣接する領域を領域６４とし、界面１１の表面粗さを例えば２μｍとする。高い周波数が例えば１０ＧＨｚ程度のとき、表皮深さは約０．６５μｍである。よって、図４の基準電位層１２を流れる１０ＧＨｚ程度のノイズ電流５０ｂの経路を長くでき、電源間クロストークを抑制できる。
【００３４】
配線層１４ｃの電源電位に重畳したノイズ電流３０ｃが配線層１４ｂと１４ｃとの電源間クロストークにより、デジタル回路２１ｂの電源電位に重畳する。また、配線層１４ｂの電源電位に重畳したノイズ電流３０ｂのうち、高い周波数成分が配線層１４ｂと１４ｃとの電源間クロストークにより、高周波アナログ回路２１ｃの電源電位に重畳する。これにより、デジタル回路２１ｂおよび／または高周波アナログ回路２１ｃの動作に影響を及ぼす。そこで、配線層１４ｂと１４ｃとが隣接する領域を領域６４とする。これにより、配線層１４ｂと１４ｃとの間の電源間クロストークを抑制できる。
【００３５】
ノイズ電流３０ａから３０ｃの経路に重なる基準電位層１２はリターンパスとなり、直流成分に近い電流（図４の電流５６）が流れる。そこで、ノイズ電流３０ａから３０ｃの経路を領域６２とする。領域６２の表面粗さは例えば１μｍである。これにより、リターンパスの基準電位層１２の抵抗を低くできる。
【００３６】
実施例３によれば、高周波アナログ回路２１ｃ（第３回路）は、低周波アナログ回路２１ａ（第１回路）およびデジタル回路２１ｂ（第２回路）より周波数の高い信号を扱う回路である。このとき、配線層１４ａと１４ｂとの間の領域を含む領域６０における界面１１の表面粗さを、配線層１４ａと１４ｃとの間の領域を含む領域６４における界面１１の表面粗さより大きくする。これにより、低周波アナログ回路２１ａとデジタル回路２１ｂとの間の電源間クロストーク、高周波アナログ回路２１ｃから低周波アナログ回路２１ａへの電源間クロストークを抑制できる。また、基準電位層１２の凹部における厚さ（Ｔ２に相当）を領域６４では領域６０より大きくできる。これにより、領域６４では領域６０に比べ、電流５６に対する抵抗として寄与する基準電位層１２の厚さを大きくできる。よって、実施例２と同様に、配線基板１０４を小型化できる。
【００３７】
また、リターンパスの低抵抗化は周波数の高い信号においてより重要となる。そこで、バイパスキャパシタ（キャパシタ）を配線層１４ｃと配線層１４ｄとの間に接続する。高周波アナログ回路２１ｃからバイパスキャパシタ２２ｃに至る配線層１４ｃ内のノイズ電流３０ｃの経路は、領域６２に含まれる。領域６２における界面１１の表面粗さは、領域６４における界面１１の表面粗さより小さい。これにより、配線層１４ｃ内のノイズ電流３０ｃの経路を領域６４とする場合に比べ、周波数の高いノイズ電流３０ｃのリターンパスにおける電流５６の抵抗に寄与する基準電位層１２の厚さを実質的に大きくできる。よって、リターンパスの電流を確保できる。配線層１４ａおよび１４ｂ内のノイズ電流３０ａおよび３０ｂの経路に重なる領域も領域６２含まれることが好ましい。
【００３８】
以上のように、領域６０における界面１１の表面粗さは低周波アナログ回路２１ａが扱う周波数での表皮深さより大きいことが好ましい。領域６４における界面１１の表面粗さは高周波アナログ回路２１ｃが扱う周波数での表皮深さより大きく低周波アナログ回路２１ａが扱う周波数での表皮深さより小さいことが好ましい。領域６２における界面１１の表面粗さは高周波アナログ回路２１ｃが扱う周波数での表皮深さより小さいことが好ましい。
【実施例４】
【００３９】
実施例４は、複数の集積回路を搭載するプリント基板の例である。図８は、実施例４に係る配線基板１０６の平面図である。図９は、実施例４における各領域を示す平面図である。図９では、領域６０、６２および６４と配線層１４ａから１４ｄを図示している。図１０は、図８および図９におけるＡ−Ａ断面図である。
【００４０】
配線層１４ａ、１４ｂおよび１４ｃ上に集積回路２０ａ、２０ｂおよび２０ｃが搭載されている。集積回路２０ａから２０ｃに接続される信号配線は図示を省略している。集積回路２０ａ、２０ｂおよび２０ｃは、それぞれ低周波アナログ回路、デジタル回路および高周波アナログ回路である。その他の構成は実施例３と同じであり説明を省略する。
【００４１】
配線層１４ａと１４ｂとの間の領域は領域６０に含まれる。配線層１４ｂと１４ｃの間の領域のうち集積回路２０ｃに近い領域は領域６４であり、遠い領域は領域６０である。集積回路２０ｃは、最も高い周波数を扱う回路である。高い周波数（例えば１０ＧＨｚ）のノイズ電流３０ｃは遠くまでは伝搬しない。一方、低い周波数の成分は遠くまで伝搬する。このため、集積回路２０ｃに近い領域では高い周波数の電源間クロストークを抑制することが、低い周波数の電源間クロストークを抑制することより重要となる。集積回路２０ｃから遠い領域では、低い周波数の電源間クロストークを抑制することが、高い周波数の電源間クロストークを抑制することより重要となる。
【００４２】
実施例４によれば、配線層１４ａ（第１配線層）は、集積回路２０ａ（第１回路）に電源電位を供給する。配線層１４ｃ（第２配線層）は、集積回路２０ｃ(第２回路)に電源電位を供給する。集積回路２０ｃは２０ａより高い周波数の信号を扱う。配線層１４ａと１４ｃとの間の領域のうち、集積回路２０ｃから遠い領域６０（第１領域）の表面粗さを集積回路２０ｃに近い領域６４（第３領域）より大きくする。これにより、集積回路２０ｃに近い領域では高い周波数の電源間クロストークを抑制し、集積回路２０ｃから遠い領域では、低い周波数の電源間クロストークを抑制することができる。さらに、実施例１から３と同様に、配線基板１０６を小型化できる。
【００４３】
また、バイパスキャパシタ（キャパシタ）が配線層１４ｃと配線層１４ｄ（第３配線層）との間に接続されている。集積回路２０ｃからバイパスキャパシタ２２ｃに至るノイズ電流３０ｃの配線層１４ｃ内の経路に重なる領域は、領域６２に含まれる。領域６２における界面１１の表面粗さは、領域６４における界面１１の表面粗さより小さい。これにより、周波数の高いノイズ電流３０ｃのリターンパスとなる基準電位層１２の抵抗を小さくできる。
【００４４】
領域６０における界面１１の表面粗さは集積回路２０ａが扱う周波数での表皮深さより大きいことが好ましい。領域６４における界面１１の表面粗さは、集積回路２０ｃが扱う信号の周波数の表皮深さ以上であり、集積回路２０ａが扱う信号の周波数の表皮深さ以下であることが好ましい。領域６２における界面１１の表面粗さは集積回路２０ｃが扱う周波数での表皮深さより小さいことが好ましい。
【００４５】
実施例３および４では、電源が供給される複数の回路として、アナログ回路およびデジタル回路を例に説明したが、電源が供給される回路は、全てデジタク回路でもよく、全てアナログ回路でもよい。各配線層間の界面１１の表面粗さは、抑制が求められる電源間クロストークの周波数により適宜設定することができる。
【００４６】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００４７】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１）絶縁層と、前記絶縁層の第１面に形成された第１配線層および第２配線層と、前記絶縁層の第２面に形成された基準電位の供給された基準電位層と、を具備し、前記第１配線層と前記第２配線層との間の第１領域における前記基準電位層と前記絶縁層との界面の表面粗さは、前記第１領域以外の第２領域における前記界面の表面粗さより大きいことを特徴とする配線基板。
（付記２）前記絶縁層の第１面に形成された第３配線層を具備し、前記第１領域における前記界面の表面粗さは、前記第１配線層と前記第３配線層との間の第３領域における前記界面の表面粗さより大きく、前記第３領域における前記界面の表面粗さは、前記第２領域における前記界面の表面粗さより大きいこことを特徴とする付記１記載の配線基板。
（付記３）前記第１配線層は第１回路に電源電位を供給し、前記第２配線層は第２回路に電源電位を供給し、前記第３配線層は第３回路に電源電位を供給し、前記第３回路は、前記第１回路および前記第２回路より周波数の高い信号を扱う回路であることを特徴とする付記２記載の配線基板。
（付記４）前記第１回路および前記第３回路はアナログ回路であり、前記第２回路はデジタル回路であることを特徴とする付記３記載の配線基板。
（付記５）前記絶縁層の第１面に形成され、前記基準電位が供給される第４配線層と、前記第３配線層と前記第４配線層との間に接続されたキャパシタを具備し、前記第３回路から前記キャパシタに至る前記第３配線層内の経路に重なる第４領域における前記界面の表面粗さは、前記第２領域における前記界面の表面粗さより小さいことを特徴とする付記３または４記載の配線基板。
（付記６）前記第３領域における前記界面の表面粗さは、前記第３回路が扱う信号の周波数の表皮深さ以上であり、前記第１回路が扱う信号の周波数の表皮深さ以下であることを特徴とする付記３から５のいずれか一項記載の配線基板。
（付記７）前記第１領域における前記界面の表面粗さは、前記第１回路が扱う信号の周波数の表皮深さ以上であることを特徴とする付記３から６のいずれか一項記載の配線基板。
（付記８）前記第２領域における前記界面の表面粗さは、前記第３回路が扱う信号の周波数の表皮深さ以下であることを特徴とする付記７記載の配線基板。
（付記９）前記第１配線層は、第１回路に電源電位を供給し、前記第２配線層は、前記第１回路より高い周波数の信号を扱う第２回路に電源電位を供給し、前記第２領域は、前記第１領域より前記第２回路に近い、前記第１配線層と前記第２配線層との間の領域であることを特徴とする付記１記載の配線基板。
（付記１０）前記絶縁層の第１面に形成され、前記基準電位が供給される第３配線層と、前記第２配線層と前記第３配線層との間に接続されたキャパシタを具備し、前記第２回路から前記キャパシタに至る前記第２配線層内の経路に重なる第３領域における前記界面の表面粗さは、前記第２領域における前記界面の表面粗さより小さいことを特徴とする付記９記載の配線基板。
（付記１１）前記第２領域における前記界面の表面粗さは、前記第２回路が扱う信号の周波数の表皮深さ以上であり、前記第１回路が扱う信号の周波数の表皮深さ以下であることを特徴とする付記９または１０記載の配線基板。
【符号の説明】
【００４８】
１０            絶縁層
１２            基準電位層
１４ａ−１４ｅ  配線層
１６−１６ｃ    電源端子
２０，２０ａ−２０ｃ  集積回路
２１ａ          低周波アナログ回路
２１ｂ          デジタル回路
２１ｃ          高周波アナログ回路
２２−２２ｃ    バイパスキャパシタ
２４            バンプ
２６            ビア配線
３０ａ−３０ｃ  ノイズ電流
６０、６２、６４  領域
【図１】
2017098311.tif 000003
【図２】
2017098311.tif 000004
【図３】
2017098311.tif 000005
【図４】
2017098311.tif 000006
【図５】
2017098311.tif 000007
【図６】
2017098311.tif 000008
【図７】
2017098311.tif 000009
【図８】
2017098311.tif 000010
【図９】
2017098311.tif 000011
【図１０】
2017098311.tif 000012