(57)【要約】【課題】セラミックス部材とＣｕ部材とが良好に接合され、かつ、比較的高温にまで達する冷熱サイクルを負荷した場合でも部分放電の発生を抑えることが可能な接合体、この接合体からなるパワーモジュール用基板、パワーモジュール、及び、この接合体の製造方法、パワーモジュール用基板の製造方法を提供する。【解決手段】セラミックスからなるセラミックス部材１１とＣｕ又はＣｕ合金からなるＣｕ部材１２との接合体であって、セラミックス部材１１とＣｕ部材１２との間に形成された接合層１８において、セラミックス部材１１の接合面からＣｕ部材１２側へ５０μｍまでの領域におけるＣｕ３Ｐ相１６の面積率が１５％以下とされていることを特徴とする。【選択図】図３
2017135374.tif 000002
【特許請求の範囲】
【請求項１】
セラミックスからなるセラミックス部材とＣｕ又はＣｕ合金からなるＣｕ部材との接合体であって、
前記セラミックス部材と前記Ｃｕ部材との間に形成された接合層において、前記セラミックス部材の接合面から前記Ｃｕ部材側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％以下とされていることを特徴とする接合体。
【請求項２】
請求項１に記載の接合体からなり、
前記セラミックス部材からなるセラミックス基板と、このセラミックス基板の一方の面に形成された前記Ｃｕ部材からなる回路層と、を備え、
前記セラミックス基板と前記回路層との間に形成された接合層において、前記セラミックス基板の接合面から前記回路層側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％以下とされていることを特徴とするパワーモジュール用基板。
【請求項３】
前記セラミックス基板の他方の面に、Ａｌ又はＡｌ合金からなる金属層が形成されていることを特徴とする請求項２に記載のパワーモジュール用基板。
【請求項４】
請求項１に記載の接合体からなり、
前記セラミックス部材からなるセラミックス基板と、このセラミックス基板の一方の面に形成された回路層と、前記セラミックス基板の他方の面に形成された前記Ｃｕ部材からなる金属層と、を備え、
前記セラミックス基板と前記金属層との間に形成された接合層において、前記セラミックス基板の接合面から前記金属層側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％以下とされていることを特徴とするパワーモジュール用基板。
【請求項５】
請求項２から請求項４のいずれか一項に記載されたパワーモジュール用基板と、前記パワーモジュール用基板の前記回路層上に搭載された半導体素子と、を備えたことを特徴とするパワーモジュール。
【請求項６】
セラミックスからなるセラミックス部材とＣｕ又はＣｕ合金からなるＣｕ部材との接合体の製造方法であって、
Ｃｕ−Ｐ系ろう材とＴｉ材とを介して前記セラミックス部材と前記Ｃｕ部材とを積層する積層工程と、前記Ｃｕ−Ｐ系ろう材の溶融開始温度以上の温度で加熱して液相を生じさせる加熱処理工程と、を備え、
前記積層工程においては、前記セラミックス部材と前記Ｃｕ部材の間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が、０．１以上０．８以下の範囲内となるように、前記Ｃｕ−Ｐ系ろう材及び前記Ｔｉ材を配置し、
前記加熱処理工程においては、昇温速度を５℃／ｍｉｎ以上３０℃／ｍｉｎ以下の範囲内とすることを特徴とする接合体の製造方法。
【請求項７】
セラミックス基板の一方の面にＣｕ又はＣｕ合金からなる回路層が配設されたパワーモジュール用基板の製造方法であって、
前記セラミックス基板と前記回路層を、請求項６に記載の接合体の製造方法によって接合することを特徴とするパワーモジュール用基板の製造方法。
【請求項８】
セラミックス基板の一方の面に回路層が配設され、前記セラミックス基板の他方の面にＣｕ又はＣｕ合金からなる金属層が配設されたパワーモジュール用基板の製造方法であって、
前記セラミックス基板と前記金属層を、請求項６に記載の接合体の製造方法によって接合することを特徴とするパワーモジュール用基板の製造方法。
【請求項９】
セラミックス基板の一方の面にＣｕ又はＣｕ合金からなる回路層が配設され、前記セラミックス基板の他方の面にＡｌ又はＡｌ合金からなる金属層が配設されたパワーモジュール用基板の製造方法であって、
前記セラミックス基板と前記回路層を、請求項６に記載の接合体の製造方法によって接合することを特徴とするパワーモジュール用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、セラミックス部材とＣｕ部材とが接合された接合体、及びセラミックス基板にＣｕ又はＣｕ合金からなるＣｕ板が接合されたパワーモジュール用基板、このパワーモジュール用基板を備えたパワーモジュール、接合体の製造方法及びパワーモジュール用基板の製造方法に関するものである。
【背景技術】
【０００２】
ＬＥＤやパワーモジュール等の半導体装置においては、導電材料からなる回路層の上に半導体素子が接合された構造とされている。
風力発電、電気自動車等の電気車両などを制御するために用いられる大電力制御用のパワー半導体素子においては、発熱量が多いことから、これを搭載する基板としては、例えばＡｌＮ（窒化アルミ）などからなるセラミックス基板の一方の面に導電性の優れた金属板を回路層として接合したパワーモジュール用基板が、従来から広く用いられている。また、セラミックス基板の他方の面に、金属板を金属層として接合することもある。
【０００３】
例えば、特許文献１に示すパワーモジュール用基板においては、セラミックス基板（セラミックス部材）の一方の面に、Ｃｕ板（Ｃｕ部材）を接合することで回路層が形成された構造とされている。このパワーモジュール用基板は、セラミックス基板の一方の面に、Ｃｕ−Ｍｇ−Ｔｉろう材を介在させてＣｕ板を配置し、加熱処理を行うことによりＣｕ板が接合されている。
ところで、特許文献１に開示されたようにＣｕ−Ｍｇ−Ｔｉろう材を介してセラミックス基板とＣｕ板とを接合すると、セラミックス基板の近傍には、Ｃｕ、Ｍｇ、又はＴｉを含む金属間化合物が形成される。
【０００４】
このセラミックス基板近傍に形成される金属間化合物は、硬いため、パワーモジュール用基板に冷熱サイクルが負荷された際にセラミックス基板に発生する熱応力が大きくなり、セラミックス基板にクラックが生じ易くなる問題があった。
また、セラミックス基板と回路層を接合する際に、セラミックス基板の近傍に硬い金属間化合物が形成されると、セラミックス基板と回路層との接合率が低下し、良好に接合することができないおそれがあった。
【０００５】
そこで、例えば特許文献２−４には、セラミックス基板と回路層とを、Ｃｕ−Ｐ系ろう材及び活性元素を用いて接合したパワーモジュール用基板が提案されている。
これら特許文献２−４に記載された発明においては、Ｃｕ−Ｐ系ろう材中のＰが活性元素と反応することにより、セラミックス基板側にＣｕ層が形成され、セラミックス基板の近傍に硬い金属間化合物層が配設されないことから、冷熱サイクルを負荷した際にセラミックス基板に生じる熱応力を低減でき、セラミックス基板にクラックが発生することを抑制することが可能となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４３７５７３０号公報
【特許文献２】特開２０１５−０４３３９２号公報
【特許文献３】特開２０１５−０６５４２３号公報
【特許文献４】特開２０１５−０４３３９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、最近では、パワーモジュール用基板に搭載される半導体素子の発熱温度が高くなる傾向にあり、これが搭載されるパワーモジュール用基板においては、従来よりも高温（例えば２００℃以上）にまで達する冷熱サイクルが負荷されることになる。
ここで、特許文献２−４に記載されたように、Ｃｕ−Ｐ系ろう材を用いてセラミックス基板とＣｕ板とを接合したパワーモジュール用基板においては、高温にまで達する冷熱サイクルが負荷された際に、部分放電が発生しやすくなるといった問題があった。
【０００８】
この発明は、前述した事情に鑑みてなされたものであって、セラミックス部材とＣｕ部材とが良好に接合され、かつ、比較的高温にまで達する冷熱サイクルを負荷した場合でも部分放電の発生を抑えることが可能な接合体、この接合体からなるパワーモジュール用基板、パワーモジュール、及び、この接合体の製造方法、パワーモジュール用基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前述の課題を解決するために、本発明者ら鋭意検討した結果、Ｃｕ−Ｐ系ろう材を用いてセラミックス基板とＣｕ板とを接合したパワーモジュール用基板においては、セラミックス基板とＣｕ板との間に形成された接合層内に脆いＣｕ３Ｐ相が形成されることがあり、比較的高温にまで達する冷熱サイクルが負荷された際に、脆弱なＣｕ３Ｐ相にクラックが生じ、空隙が形成されることで、部分放電が発生しやすくなるとの知見を得た。また、冷熱サイクルが負荷された際に、Ｃｕ３Ｐ相にクラックが生じ、Ｃｕ３Ｐ相と接合層内のＣｕ−Ｓｎ層との間に空隙が形成され、部分放電が発生しやすくなるとの知見も得た。
【００１０】
本発明は、上述の知見に基づいてなされたものであって、本発明の接合体は、セラミックスからなるセラミックス部材とＣｕ又はＣｕ合金からなるＣｕ部材との接合体であって、前記セラミックス部材と前記Ｃｕ部材との間に形成された接合層において、前記セラミックス部材の接合面から前記Ｃｕ部材側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％以下とされていることを特徴としている。
【００１１】
本発明の接合体によれば、前記セラミックス部材と前記Ｃｕ部材との間に形成された接合層において、前記セラミックス部材の接合面から前記Ｃｕ部材側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％以下に制限されているので、比較的高温にまで達する冷熱サイクルが負荷された場合であっても、Ｃｕ３Ｐ相を起因とする部分放電の発生を抑制することが可能となる。
【００１２】
本発明のパワーモジュール用基板は、上述の接合体からなり、前記セラミックス部材からなるセラミックス基板と、このセラミックス基板の一方の面に形成された前記Ｃｕ部材からなる回路層と、を備え、前記セラミックス基板と前記回路層との間に形成された接合層において、前記セラミックス基板の接合面から前記回路層側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％以下とされていることを特徴としている。
【００１３】
本発明のパワーモジュール用基板によれば、前記セラミックス基板と前記回路層との間に形成された接合層において、前記セラミックス基板の接合面から前記回路層側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％以下とされているので、比較的高温にまで達する冷熱サイクルが負荷された場合であっても、回路層側においてＣｕ３Ｐ相を起因とする部分放電の発生を抑制することができ、信頼性に優れている。
【００１４】
ここで、上述の本発明のパワーモジュール用基板においては、前記セラミックス基板の他方の面に、Ａｌ又はＡｌ合金からなる金属層が形成されていてもよい。
この場合、セラミックス基板の他方の面に、比較的変形抵抗の小さなＡｌ又はＡｌ合金からなる金属層が形成されているので、パワーモジュール用基板に応力が負荷された場合に金属層が優先的に変形し、セラミックス基板に作用する応力を低減することができ、セラミックス基板の割れを抑制することができる。
【００１５】
また、本発明のパワーモジュール用基板は、上述の接合体からなり、前記セラミックス部材からなるセラミックス基板と、このセラミックス基板の一方の面に形成された回路層と、前記セラミックス基板の他方の面に形成された前記Ｃｕ部材からなる金属層と、を備え、前記セラミックス基板と前記金属層との間に形成された接合層において、前記セラミックス基板の接合面から前記金属層側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％以下とされていることを特徴としている。
【００１６】
本発明のパワーモジュール用基板によれば、前記セラミックス基板と前記金属層との間に形成された接合層において、前記セラミックス基板の接合面から前記金属層側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％以下とされているので、比較的高温にまで達する冷熱サイクルが負荷された場合であっても、金属層側においてＣｕ３Ｐ相を起因とする部分放電の発生を抑制することができる。
【００１７】
本発明のパワーモジュールは、上述のパワーモジュール用基板と、前記パワーモジュール用基板の前記回路層上に搭載された半導体素子と、を備えたことを特徴としている。
この構成のパワーモジュールによれば、部分放電の発生が抑制されたパワーモジュール用基板を備えているので、比較的高温にまで達する冷熱サイクルが負荷される使用環境下においても信頼性に優れている。
【００１８】
本発明の接合体の製造方法は、セラミックスからなるセラミックス部材とＣｕ又はＣｕ合金からなるＣｕ部材との接合体の製造方法であって、Ｃｕ−Ｐ系ろう材とＴｉ材とを介して前記セラミックス部材と前記Ｃｕ部材とを積層する積層工程と、前記Ｃｕ−Ｐ系ろう材の溶融開始温度以上の温度で加熱して液相を生じさせる加熱処理工程と、を備え、前記積層工程においては、前記セラミックス部材と前記Ｃｕ部材の間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が、０．１以上０．８以下の範囲内となるように、前記Ｃｕ−Ｐ系ろう材及び前記Ｔｉ材を配置し、前記加熱処理工程においては、昇温速度を５℃／ｍｉｎ以上３０℃／ｍｉｎ以下の範囲内とすることを特徴としている。
【００１９】
この構成の接合体の製造方法によれば、Ｃｕ−Ｐ系ろう材とＴｉ材とを介して前記セラミックス部材と前記Ｃｕ部材とを積層する積層工程において、前記セラミックス部材と前記Ｃｕ部材の間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が、０．１以上０．８以下の範囲内となるように、前記Ｃｕ−Ｐ系ろう材及び前記Ｔｉ材を配置しているので、Ｐと反応するＴｉ量が確保され、Ｃｕ３Ｐ相の形成を抑制することができる。ここで、ＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．１未満の場合、Ｐと反応するＴｉの量が減少するため、Ｃｕ３Ｐ相の生成を抑制することができない。また、ＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．８を超えた場合、加熱した際に生成するろう材の液相にＴｉが多く溶け込むため、液相の融点が上昇し凝固が進みやすくなる。その結果、Ｔｉと未反応のＰが残留することとなり、Ｃｕ３Ｐ相が多く形成することとなる。
【００２０】
また、前記Ｃｕ−Ｐ系ろう材の溶融開始温度以上の温度で加熱して液相を生じさせる加熱処理工程における昇温速度を５℃／ｍｉｎ以上としているので、ＴｉがＰ以外の元素と反応して消費されることが抑制され、ＰがＴｉと反応することになり、Ｃｕ３Ｐ相の形成を抑制することができる。また、加熱処理工程における昇温速度を３０℃／ｍｉｎ以下としているので、必要以上に速くＴｉの液相への拡散が起こらず、液相が凝固しにくくなり、Ｃｕ３Ｐ相の生成を抑制することができる。
【００２１】
本発明のパワーモジュール用基板の製造方法は、セラミックス基板の一方の面にＣｕ又はＣｕ合金からなる回路層が配設されたパワーモジュール用基板の製造方法であって、前記セラミックス基板と前記回路層を、上述の接合体の製造方法によって接合することを特徴としている。
【００２２】
この構成のパワーモジュール用基板の製造方法によれば、セラミックス基板と回路層との間に脆いＣｕ３Ｐ相が形成されることが抑制される。よって、比較的高温にまで達する冷熱サイクルを負荷した場合であっても、部分放電の発生を抑制することが可能なパワーモジュール用基板を製造することができる。
【００２３】
本発明のパワーモジュール用基板の製造方法は、セラミックス基板の一方の面に回路層が配設され、前記セラミックス基板の他方の面にＣｕ又はＣｕ合金からなる金属層が配設されたパワーモジュール用基板の製造方法であって、前記セラミックス基板と前記金属層を、上述の接合体の製造方法によって接合することを特徴としている。
【００２４】
この構成のパワーモジュール用基板の製造方法によれば、セラミックス基板と金属層との間に脆いＣｕ３Ｐ相が形成されることが抑制される。よって、比較的高温にまで達する冷熱サイクルを負荷した場合であっても、部分放電の発生を抑制することが可能なパワーモジュール用基板を製造することができる。
【００２５】
本発明のパワーモジュール用基板の製造方法は、セラミックス基板の一方の面にＣｕ又はＣｕ合金からなる回路層が配設され、前記セラミックス基板の他方の面にＡｌ又はＡｌ合金からなる金属層が配設されたパワーモジュール用基板の製造方法であって、前記セラミックス基板と前記回路層を、上述の接合体の製造方法によって接合することを特徴としている。
【００２６】
この構成のパワーモジュール用基板の製造方法によれば、セラミックス基板と回路層との間に脆いＣｕ３Ｐ相が形成されることが抑制される。よって、比較的高温にまで達する冷熱サイクルを負荷した場合であっても、回路層側においてＣｕ３Ｐ相を起因とする部分放電の発生を抑制することが可能なパワーモジュール用基板を製造することができる。
また、比較的低温でＣｕ又はＣｕ合金からなる回路層とセラミックス基板とを接合できるので、Ｃｕ又はＣｕ合金からなる回路層と、セラミックス基板と、Ａｌ又はＡｌ合金からなる金属層と、を同時に接合することも可能となる。
【発明の効果】
【００２７】
本発明によれば、セラミックス部材とＣｕ部材とが良好に接合され、かつ、比較的高温にまで達する冷熱サイクルを負荷した場合でも部分放電の発生を抑えることが可能な接合体、この接合体からなるパワーモジュール用基板、パワーモジュール、及び、この接合体の製造方法、パワーモジュール用基板の製造方法を提供することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第一実施形態に係るパワーモジュール用基板を用いたパワーモジュールの概略説明図である。
【図２】本発明の第一実施形態に係るパワーモジュール用基板の概略説明図である。
【図３】図２に示すパワーモジュール用基板の回路層とセラミックス基板との間の接合層の断面観察写真である。
【図４】本発明の第一実施形態に係るパワーモジュール用基板の製造方法及びパワーモジュールの製造方法を説明するフロー図である。
【図５】本発明の第一実施形態に係るパワーモジュール用基板の製造方法及びパワーモジュールの製造方法の概略説明図である。
【図６】本発明の第二実施形態に係るパワーモジュール用基板を用いたパワーモジュールの概略説明図である。
【図７】本発明の第二実施形態に係るパワーモジュール用基板の概略説明図である。
【図８】図７に示すパワーモジュール用基板の回路層及び金属層とセラミックス基板との接合界面における断面の概略図である。
【図９】本発明の第二実施形態に係るパワーモジュール用基板の製造方法及びパワーモジュールの製造方法を説明するフロー図である。
【図１０】本発明の第二実施形態に係るパワーモジュール用基板の製造方法及びパワーモジュールの製造方法の概略説明図である。
【図１１】本発明の第三実施形態に係るパワーモジュール用基板を用いたパワーモジュールの概略説明図である。
【図１２】本発明の第三実施形態に係るパワーモジュール用基板の概略説明図である。
【図１３】図１２に示すパワーモジュール用基板の回路層とセラミックス基板との接合界面における断面の概略図である。
【図１４】本発明の第三実施形態に係るパワーモジュール用基板の製造方法及びパワーモジュールの製造方法を説明するフロー図である。
【図１５】本発明の第三実施形態に係るパワーモジュール用基板の製造方法及びパワーモジュールの製造方法の概略説明図である。
【発明を実施するための形態】
【００２９】
（第一実施形態）
以下に、本発明の実施形態について添付した図面を参照して説明する。まず、本発明の第一実施形態について説明する。
本実施形態に係る接合体は、セラミックス部材であるセラミックス基板１１と、Ｃｕ部材であるＣｕ板２２（回路層１２）とが接合されてなるパワーモジュール用基板１０である。図１に、本実施形態であるパワーモジュール用基板１０を備えたパワーモジュール１を示す。
このパワーモジュール１は、回路層１２が配設されたパワーモジュール用基板１０と、回路層１２の一方の面（図１において上面）にはんだ層２を介して接合された半導体素子３とを備えている。
【００３０】
パワーモジュール用基板１０は、図２に示すように、セラミックス基板１１と、このセラミックス基板１１の一方の面（図２において上面）に配設された回路層１２とを備えている。
セラミックス基板１１は、絶縁性の高いＡｌＮ（窒化アルミニウム）、Ｓｉ３Ｎ４（窒化ケイ素）、Ａｌ２Ｏ３（アルミナ）等のセラミックスで構成されている。本実施形態では、放熱性の優れたＡｌＮ（窒化アルミニウム）で構成されている。また、セラミックス基板１１の厚さは、０．２〜１．５ｍｍの範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。
【００３１】
回路層１２は、セラミックス基板１１の一方の面に、導電性を有するＣｕ又はＣｕ合金の金属板が接合されることにより形成されている。
本実施形態において、回路層１２は、セラミックス基板１１の一方の面にＣｕ−Ｐ系ろう材２４、Ｔｉ材２５、無酸素銅からなるＣｕ板２２を積層して加熱処理し、セラミックス基板１１にＣｕ板２２を接合することで形成されている（図５参照）。なお、本実施形態では、Ｃｕ−Ｐ系ろう材２４として、Ｃｕ−Ｐ−Ｓｎ−Ｎｉろう材を用いている。
ここで、回路層１２においてセラミックス基板１１側は、ＳｎがＣｕ中に固溶した構造となっている。
なお、回路層１２の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．２ｍｍに設定されている。
【００３２】
図３に、セラミックス基板１１と回路層１２との間に形成された接合層１８の断面概略説明図を示す。
セラミックス基板１１と回路層１２との間の接合層１８のうちセラミックス基板１１の接合面近傍にＣｕ−Ｓｎ層１４が形成されており、このＣｕ−Ｓｎ層１４の回路層１２側には、Ｔｉを含むＴｉ含有層１５が形成されている。
【００３３】
Ｃｕ−Ｓｎ層１４は、ＳｎがＣｕ中に固溶した層である。このＣｕ−Ｓｎ層１４は、Ｃｕ−Ｐ系ろう材２４に含まれるＰがＴｉ材２５のＴｉと反応して消費されることによって形成される層である。
Ｔｉ含有層１５としては、例えば、Ｐ−Ｔｉ系金属間化合物層、Ｔｉ層、Ｃｕ−Ｔｉ金属間化合物層等が挙げられる。なお、Ｔｉ材２５におけるＴｉ量や接合条件等により、Ｔｉ含有層１５の構成は異なることになる。
【００３４】
ここで、Ｃｕ−Ｓｎ層１４内には、Ｃｕ３Ｐ相１６が分散している、このＣｕ３Ｐ相１６は、Ｔｉ材２５のＴｉと反応せずに残存したＣｕ−Ｐ系ろう材２４に含まれるＰがＣｕと反応することによって生成されるものである。
そして、本実施形態においては、セラミックス基板１１と回路層１２との間に形成された接合層１８において、セラミックス基板１１の接合面から回路層１２側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％以下とされている。
【００３５】
半導体素子３は、Ｓｉ等の半導体材料で構成されている。この半導体素子３と回路層１２は、はんだ層２を介して接合されている。
はんだ層２は、例えばＳｎ−Ａｇ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系のはんだ材とされている。
【００３６】
以下に、本実施形態に係るパワーモジュール用基板１０、及びパワーモジュール１の製造方法について、図４のフロー図及び図５を参照して説明する。
【００３７】
まず、図５に示すように、セラミックス基板１１の一方の面（図５において上面）に、Ｃｕ−Ｐ系ろう材２４、Ｔｉ材２５、及び回路層１２となるＣｕ板２２を順に積層する（積層工程Ｓ０１）。
この積層工程Ｓ０１においては、セラミックス基板１１とＣｕ板２２との間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．１以上０．８以下の範囲内となるように、Ｃｕ−Ｐ系ろう材２４及びＴｉ材２５を配置する。具体的には、Ｃｕ−Ｐ系ろう材２４のＰの含有量及びＴｉ材２５の純度を考慮して、Ｃｕ−Ｐ系ろう材２４の厚さとＴｉ材２５の厚さを調整することで、セラミックス基板１１とＣｕ板２２との間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕を調整することになる。
【００３８】
ここで、セラミックス基板１１とＣｕ板２２との間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．１未満の場合には、Ｐと反応するＴｉ量が不十分となり、Ｃｕ３Ｐ相１６が多く形成され、セラミックス基板１１の接合面から回路層１２側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率を１５％以下とすることができないおそれがある。
一方、セラミックス基板１１とＣｕ板２２との間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．８を超える場合には、加熱した際に生成するろう材の液相にＴｉが多く溶け込むため、液相の融点が上昇し凝固が進みやすくなる。その結果、Ｔｉと未反応のＰが残留することとなり、Ｃｕ３Ｐ相１６が多く形成することとなる。
そこで、本実施形態では、積層工程Ｓ０１において、セラミックス基板１１とＣｕ板２２との間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕を０．１以上０．８以下の範囲内に設定している。
【００３９】
なお、Ｃｕ３Ｐ相１６の生成をさらに抑制するためには、セラミックス基板１１とＣｕ板２２との間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕の下限を０．１５以上とすることが好ましく、０．２以上とすることがさらに好ましい。
また、Ｃｕ３Ｐ相１６の生成をさらに抑制するためには、セラミックス基板１１とＣｕ板２２との間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕の上限を０．７以下とすることが好ましく、０．６以下とすることがさらに好ましい。
【００４０】
また、Ｔｉ材２５は、厚さが０．１μｍ以上１μｍ未満の場合には蒸着やスパッタによって成膜することが好ましく、厚さが１μｍ以上５μｍ以下の場合には箔材を用いることが好ましい。なお、Ｔｉ材２５の厚さの下限は０．２μｍ以上とすることが好ましく、０．４μｍ以上とすることがさらに好ましい。また、Ｔｉ材２５の厚さの上限は３μｍ以下とすることが好ましく、１.５μｍ以下とすることがさらに好ましい。
【００４１】
次に、セラミックス基板１１、Ｃｕ−Ｐ系ろう材２４、Ｔｉ材２５、及びＣｕ板２２を積層方向に加圧（圧力１ｋｇｆ／ｃｍ２以上３５ｋｇｆ／ｃｍ２以下）した状態で真空加熱炉内に装入して、Ｃｕ−Ｐ系ろう材２４の溶融開始温度以上の温度にまで加熱する（加熱処理工程Ｓ０２）。ここで、本実施形態では、真空加熱炉内の圧力は１０−６Ｐａ以上１０−３Ｐａ以下の範囲内に、加熱温度は６００℃以上６５０℃以下の範囲内に、加熱時間は３０分以上２４０分以下の範囲内に設定している。
この加熱処理工程Ｓ０２においては、上述の加熱温度までの昇温速度を５℃／ｍｉｎ以上３０℃／ｍｉｎ以下の範囲内としている。
【００４２】
ここで、上述の加熱温度までの昇温速度が５℃／ｍｉｎ未満の場合には、昇温過程においてＴｉがＰ以外の元素と反応して消費されてしまい、Ｐと反応するＴｉ量が不十分となり、Ｃｕ３Ｐ相１６が多く形成され、セラミックス基板１１の接合面から回路層１２側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率を１５％以下とすることができないおそれがある。
一方、上述の加熱温度までの昇温速度が３０℃／ｍｉｎを超える場合には、Ｔｉのろう材の液相への拡散が速くなることから、液相の凝固も早くなり、未反応のＰが多く残留し、Ｃｕ３Ｐ相１６が多く形成される。
そこで、本実施形態では、上述の加熱温度までの昇温速度を５℃／ｍｉｎ以上３０℃／ｍｉｎ以下の範囲内に設定している。
【００４３】
なお、Ｃｕ３Ｐ相１６の生成をさらに抑制するためには、上述の加熱温度までの昇温速度の下限を７℃／ｍｉｎ以上とすることが好ましく、１０℃／ｍｉｎ以上とすることがさらに好ましい。
また、Ｃｕ３Ｐ相１６の生成をさらに抑制するためには、上述の加熱温度までの昇温速度の上限を２５℃／ｍｉｎ以下とすることが好ましく、２０℃／ｍｉｎ以下とすることがさらに好ましい。
【００４４】
この加熱処理工程Ｓ０２においては、Ｃｕ−Ｐ系ろう材２４が溶融して液相を形成し、この液相にＴｉ材２５が溶け込み、液相が凝固することにより、セラミックス基板１１とＣｕ板２２とが接合されることになる。このとき、Ｃｕ−Ｐ系ろう材２４中に含まれるＰは、Ｔｉ材２５のＴｉと結合することになり、セラミックス基板１１の接合面側にはＣｕ−Ｓｎ層１４が形成される。
これにより、セラミックス基板１１の一方の面に回路層１２が形成され、本実施形態であるパワーモジュール用基板１０が製造される。
【００４５】
次に、パワーモジュール用基板１０の回路層１２の上面に、はんだ材を介して半導体素子３を接合する（半導体素子接合工程Ｓ０３）。
このようにして、本実施形態に係るパワーモジュール１が製造される。
【００４６】
以上のような構成とされた本実施形態に係るパワーモジュール用基板１０によれば、セラミックス基板１１と回路層１２との間に形成された接合層１８において、セラミックス基板１１の接合面から回路層１２側へ５０μｍまでの領域におけるＣｕ３Ｐ相１６の面積率が１５％以下とされているので、接合層１８内において脆いＣｕ３Ｐ相１６が占める面積が少なく、例えば２００℃以上といった比較的高温にまで達する冷熱サイクルが負荷された場合であっても、回路層１２側におけるＣｕ３Ｐ相１６に起因する部分放電の発生を抑制することができる。よって、本実施形態に係るパワーモジュール用基板１０は、高温環境下で使用した際の信頼性に優れている。
【００４７】
また、本実施形態では、Ｃｕ−Ｐ系ろう材２４とＴｉ材２５とを介してセラミックス基板１１と回路層１２となるＣｕ板２２とを積層する積層工程Ｓ０１において、セラミックス基板１１とＣｕ板２２との間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．１以上０．８以下の範囲内となるように、Ｃｕ−Ｐ系ろう材２４及びＴｉ材２５を配置しているので、Ｐと反応するＴｉ量が確保され、かつ、未反応のＰが低減されているので、Ｃｕ３Ｐ相１６の形成を抑制することができる。したがって、部分放電の発生を抑制することができる。
【００４８】
さらに、本実施形態では、加熱処理工程Ｓ０２における加熱温度までの昇温速度を５℃／ｍｉｎ以上３０℃／ｍｉｎ以下としているので、Ｃｕ３Ｐ相１６の形成を抑制することができる。したがって、部分放電の発生を抑制することができる。
【００４９】
また、加熱処理工程Ｓ０２において、加圧される圧力を１ｋｇｆ／ｃｍ２以上としているので、セラミックス基板１１とＣｕ−Ｐ系ろう材２４との液相を密着させることができ、セラミックス基板１１とＣｕ−Ｓｎ層１４とを良好に接合できる。また、加圧される圧力を３５ｋｇｆ／ｃｍ２以下としているので、セラミックス基板１１に割れが発生することを抑制できる。
【００５０】
（第二実施形態）
次に、本発明の第二実施形態について説明する。なお、第一実施形態と同一の構成のものについては、同一の符号を付して記載し、詳細な説明を省略する。
図６に、第二実施形態に係るパワーモジュール用基板１１０を備えたパワーモジュール１０１を示す。
このパワーモジュール１０１は、回路層１１２及び金属層１１３が配設されたパワーモジュール用基板１１０と、回路層１１２の一方の面（図６において上面）にはんだ層２を介して接合された半導体素子３と、金属層１１３の他方側（図６において下側）に配置されたヒートシンク１３０と、を備えている。
【００５１】
パワーモジュール用基板１１０は、図７に示すように、セラミックス基板１１と、このセラミックス基板１１の一方の面（図７において上面）に配設された回路層１１２と、セラミックス基板１１の他方の面（図７において下面）に配設された金属層１１３と、を備えている。
セラミックス基板１１は、第一実施形態と同様に、放熱性の優れたＡｌＮ（窒化アルミ）で構成されている。
【００５２】
回路層１１２は、第一実施形態と同様に、セラミックス基板１１の一方の面にＣｕ−Ｐ系ろう材１２４、Ｔｉ材２５、無酸素銅からなるＣｕ板１２２を順に積層して加熱処理し、セラミックス基板１１にＣｕ板１２２を接合することで形成されている（図１０参照）。
なお、回路層１１２の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．２ｍｍに設定されている。
【００５３】
金属層１１３は、セラミックス基板１１の他方の面に、Ｃｕ又はＣｕ合金の金属板が、Ｃｕ−Ｐ系ろう材１２４を介して接合されることにより形成されている。本実施形態において、金属層１１３は、セラミックス基板１１の他方の面にＣｕ−Ｐ系ろう材１２４、Ｔｉ材２５、無酸素銅からなるＣｕ板１２３を積層して加熱処理し、セラミックス基板１１にＣｕ板１２３を接合することで形成されている（図１０参照）。
この金属層１１３の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．１５ｍｍに設定されている。
ここで、本実施形態では、Ｃｕ−Ｐ系ろう材１２４として、具体的にはＣｕ−Ｐ−Ｓｎ―Ｎｉろう材を用いている。
【００５４】
図８に、セラミックス基板１１と回路層１１２及び金属層１１３との間の接合層１１８の断面概略説明図を示す。
セラミックス基板１１と回路層１１２及び金属層１１３との間の接合層１１８のうちセラミックス基板１１の接合面近傍にＣｕ−Ｓｎ層１４が形成されており、このＣｕ−Ｓｎ層１４の回路層１１２側及び金属層１１３側には、Ｔｉを含むＴｉ含有層１５が形成されている。
【００５５】
ここで、Ｃｕ−Ｓｎ層１４内には、Ｃｕ３Ｐ相１６が分散している、このＣｕ３Ｐ相１６は、Ｔｉ材２５のＴｉと反応せずに残存したＰがＣｕと反応することによって生成されるものである。
そして、本実施形態においては、セラミックス基板１１と回路層１１２及び金属層１１３との間に形成された接合層１１８において、セラミックス基板１１の接合面から回路層１１２及び金属層１１３側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％以下とされている。
【００５６】
ヒートシンク１３０は、前述のパワーモジュール用基板１１０からの熱を放散するためのものである。このヒートシンク１３０は、Ｃｕ又はＣｕ合金で構成されており、本実施形態では無酸素銅で構成されている。このヒートシンク１３０には、冷却用の流体が流れるための流路１３１が設けられている。なお、本実施形態においては、ヒートシンク１３０と金属層１１３とが、はんだ材からなるはんだ層１３２によって接合されている。
【００５７】
以下に、本実施形態に係るパワーモジュール１０１の製造方法について、図９のフロー図及び図１０を参照して説明する。
まず、図１０に示すように、セラミックス基板１１の一方の面（図１０において上面）に、Ｃｕ−Ｐ系ろう材１２４、Ｔｉ材２５、及び回路層１１２となるＣｕ板１２２を順に積層するとともに、セラミックス基板１１の他方の面（図１０において下面）に、Ｃｕ−Ｐ系ろう材１２４、Ｔｉ材２５、及び金属層１１３となるＣｕ板１２３を順に積層する（積層工程Ｓ１０１）。
【００５８】
この積層工程Ｓ１０１においては、セラミックス基板１１とＣｕ板１２２，１２３との間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．１以上０．８以下の範囲内となるように、Ｃｕ−Ｐ系ろう材１２４及びＴｉ材２５を配置している。具体的には、Ｃｕ−Ｐ系ろう材１２４のＰの含有量及びＴｉ材２５の純度を考慮して、Ｃｕ−Ｐ系ろう材１２４の厚さとＴｉ材２５の厚さを調整することで、セラミックス基板１１とＣｕ板２２との間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕を調整することになる。
【００５９】
次に、Ｃｕ板１２２、Ｔｉ材２５、Ｃｕ−Ｐ系ろう材１２４、セラミックス基板１１、Ｃｕ−Ｐ系ろう材１２４、Ｔｉ材２５、及びＣｕ板１２３を、積層方向に加圧（圧力１ｋｇｆ／ｃｍ２以上３５ｋｇｆ／ｃｍ２以下）した状態で、真空加熱炉内に装入し、Ｃｕ−Ｐ系ろう材１２４の溶融開始温度以上の温度にまで加熱する（加熱処理工程Ｓ１０２）。
この加熱処理工程Ｓ１０２においては、上述の加熱温度までの昇温速度を５℃／ｍｉｎ以上３０℃／ｍｉｎ以下の範囲内としている。
【００６０】
この加熱処理工程Ｓ１０２においては、Ｃｕ−Ｐ系ろう材１２４が溶融して液相を形成し、この液相にＴｉ材２５が溶け込み、液相が凝固することにより、セラミックス基板１１とＣｕ板１２２及びセラミックス基板１１とＣｕ板１２３が接合されることになる。このとき、Ｃｕ−Ｐ系ろう材１２４中に含まれるＰは、Ｔｉ材２５のＴｉと結合し、セラミックス基板１１側にはＣｕ−Ｓｎ層１４が形成される。
【００６１】
これにより、セラミックス基板１１の一方の面に回路層１１２が形成されるとともに、他方の面に金属層１１３が形成され、本実施形態であるパワーモジュール用基板１１０が製造される。
【００６２】
次いで、パワーモジュール用基板１１０の金属層１１３の下面に、はんだ材を介してヒートシンク１３０を接合する（ヒートシンク接合工程Ｓ１０３）。
次に、パワーモジュール用基板１１０の回路層１１２の上面に、はんだ材を介して半導体素子３を接合する（半導体素子接合工程Ｓ１０４）。
このようにして、本実施形態に係るパワーモジュール１０１が製造される。
【００６３】
以上のような構成とされた本実施形態に係るパワーモジュール用基板１１０においては、セラミックス基板１１と回路層１１２との接合界面及びセラミックス基板１１と金属層１１３との間の接合層１１８において、セラミックス基板１１の接合面から回路層１１２側及び金属層１１３側へ５０μｍまでの領域におけるＣｕ３Ｐ相１６の面積率が１５％以下とされているので、接合層１１８内において脆いＣｕ３Ｐ相１６が占める面積が少なく、例えば２００℃以上といった比較的高温にまで達する冷熱サイクルが負荷された場合であっても、部分放電の発生を抑制することができる。
【００６４】
また、本実施形態に係るパワーモジュール用基板１１０の製造方法によれば、セラミックス基板１１の一方の面に回路層１１２を、他方の面に金属層１１３を同時に接合する構成とされているので、製造工程を簡略化し、製造コストを低減できる。
【００６５】
（第三実施形態）
次に、本発明の第三実施形態について説明する。なお、第一実施形態と同一の構成のものについては、同一の符号を付して記載し、詳細な説明を省略する。
図１１に、第三実施形態に係るパワーモジュール用基板２１０を備えたパワーモジュール２０１を示す。
このパワーモジュール２０１は、回路層２１２及び金属層２１３が配設されたパワーモジュール用基板２１０と、回路層２１２の一方の面（図１１において上面）にはんだ層２を介して接合された半導体素子３と、パワーモジュール用基板２１０の他方側（図１１において下側）に接合されたヒートシンク２３０と、を備えている。
【００６６】
パワーモジュール用基板２１０は、図１２に示すように、セラミックス基板１１と、このセラミックス基板１１の一方の面（図１２において上面）に配設された回路層２１２と、セラミックス基板１１の他方の面（図１２において下面）に配設された金属層２１３と、を備えている。
セラミックス基板１１は、第一実施形態と同様に、放熱性の優れたＡｌＮ（窒化アルミ）で構成されている。
【００６７】
回路層２１２は、第一実施形態と同様に、セラミックス基板１１の一方の面にＣｕ−Ｐ系ろう材２２４、Ｔｉ材２５、無酸素銅からなるＣｕ板２２２を積層して加熱処理し、セラミックス基板１１にＣｕ板２２２を接合することで形成されている（図１５参照）。
なお、回路層２１２の厚さは０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．２ｍｍに設定されている。
ここで、本実施形態では、Ｃｕ−Ｐ系ろう材２２４として、具体的にはＣｕ−Ｐ−Ｓｎ―Ｎｉろう材を用いている。
【００６８】
図１３に、セラミックス基板１１と回路層２１２との間の接合層２１８の断面概略説明図を示す。
セラミックス基板１１と回路層２１２との間の接合層２１８のうちセラミックス基板１１の接合面近傍にＣｕ−Ｓｎ層１４が形成されており、このＣｕ−Ｓｎ層１４の回路層２１２側には、Ｔｉを含むＴｉ含有層１５が形成されている。
【００６９】
ここで、Ｃｕ−Ｓｎ層１４内には、Ｃｕ３Ｐ相１６が分散している、このＣｕ３Ｐ相１６は、Ｔｉ材２５のＴｉと反応せずに残存したＰがＣｕと反応することによって生成されるものである。
そして、本実施形態においては、セラミックス基板１１と回路層２１２との間に形成された接合層２１８において、セラミックス基板１１の接合面から回路層２１２側へ５０μｍまでの領域におけるＣｕ３Ｐ相１６の面積率が１５％以下とされている。
【００７０】
金属層２１３は、セラミックス基板１１の他方の面に、Ａｌ又はＡｌ合金からなるＡｌ板が接合されることにより形成されている。本実施形態において、金属層２１３は、セラミックス基板１１の他方の面に、純度９９．９９ｍａｓｓ％以上のＡｌ板２２３を接合することで形成されている（図１５参照）。本実施形態では、Ａｌ−Ｓｉ系ろう材からなる接合材２２７を用いてＡｌ板２２３が接合されている。
この金属層２１３の厚さは０．１ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では、２.１ｍｍに設定されている。
【００７１】
ヒートシンク２３０は、Ａｌ又はＡｌ合金で構成されており、本実施形態ではＡ６０６３（Ａｌ合金）で構成されている。このヒートシンク２３０には、冷却用の流体が流れるための流路２３１が設けられている。なお、このヒートシンク２３０と金属層２１３とが、Ａｌ−Ｓｉ系ろう材からなる接合材２４２によって接合されている。
【００７２】
次に、本実施形態に係るパワーモジュール２０１の製造方法について、図１４のフロー図及び図１５を参照して説明する。
まず、図１５に示すように、セラミックス基板１１の一方の面（図１５において上面）に、Ｃｕ−Ｐ系ろう材２２４、Ｔｉ材２５、及び回路層２１２となるＣｕ板２２２を順に積層するとともに、セラミックス基板１１の他方の面（図１５において下面）に、接合材２２７を介して金属層２１３となるＡｌ板２２３を順に積層する。そして、さらにＡｌ板２２３の下側に、接合材２４２を介してヒートシンク２３０を積層する（積層工程Ｓ２０１）。
【００７３】
この積層工程Ｓ２０１においては、セラミックス基板１１とＣｕ板２２２との間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．１以上０．８以下の範囲内となるように、Ｃｕ−Ｐ系ろう材２２４及びＴｉ材２５を配置している。具体的には、Ｃｕ−Ｐ系ろう材２２４のＰの含有量及びＴｉ材２５の純度を考慮して、Ｃｕ−Ｐ系ろう材２２４の厚さとＴｉ材２５の厚さを調整することで、セラミックス基板１１とＣｕ板２２２との間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕を調整することになる。
【００７４】
次に、セラミックス基板１１、Ｃｕ−Ｐ系ろう材２２４、Ｔｉ材２５及びＣｕ板２２２、接合材２２７、Ａｌ板２２３、接合材２４２、及びヒートシンク２３０を積層方向に加圧（圧力１〜３５ｋｇｆ／ｃｍ２）した状態で、真空加熱炉内に装入して加熱する（加熱処理工程Ｓ２０２）。ここで、本実施形態では、真空加熱炉内の圧力は１０−６Ｐａ以上１０−３Ｐａ以下の範囲内に、加熱温度は６００℃以上６５０℃以下の範囲内に、加熱時間は３０分以上２４０分以下の範囲内に設定している。
この加熱処理工程Ｓ２０２においては、上述の加熱温度までの昇温速度を５℃／ｍｉｎ以上３０℃／ｍｉｎ以下の範囲内としている。
【００７５】
この加熱処理工程Ｓ２０２においては、Ｃｕ−Ｐ系ろう材２２４が溶融して液相を形成し、この液相にＴｉ材２５が溶け込み、液相が凝固することにより、セラミックス基板１１とＣｕ板２２２が接合されることになる。このとき、Ｃｕ−Ｐ系ろう材２２４中に含まれるＰは、Ｔｉ材２５のＴｉと結合し、セラミックス基板１１側にはＣｕ−Ｓｎ層１４が形成される。
また、加熱処理工程Ｓ２０２においては、接合材２２７が溶融して液相を形成し、この液相が凝固することにより、接合材２２７を介してセラミックス基板１１とＡｌ板２２３とが接合される。さらに、加熱処理工程Ｓ２０２においては、接合材２４２が溶融して液相を形成し、この液相が凝固することにより、接合材２４２を介してＡｌ板２２３とヒートシンク２３０とが接合される。
これにより、本実施形態であるパワーモジュール用基板２１０及びヒートシンク付きパワーモジュール用基板が製造される。
【００７６】
次に、パワーモジュール用基板２１０の回路層２１２の上面に、はんだ材を介して半導体素子３を接合する（半導体素子接合工程Ｓ２０４）。
このようにして、本実施形態に係るパワーモジュール２０１が製造される。
【００７７】
以上のような構成とされた本実施形態に係るパワーモジュール用基板２１０においては、第一実施形態で説明したパワーモジュール用基板１０と同様の効果を奏する。
また、本実施形態に係るパワーモジュール用基板２１０においては、セラミックス基板１１の他方の面にＡｌ板２２３が接合されてなる金属層２１３が形成されているので、半導体素子３からの熱を、金属層２１３を介して効率的に放散することができる。また、Ａｌは比較的変形抵抗が低いので、冷熱サイクルが負荷された際に、パワーモジュール用基板２１０とヒートシンク２３０との間に生じる熱応力を金属層２１３によって吸収し、セラミックス基板１１に割れが発生することを抑制できる。
【００７８】
また、本実施形態に係るパワーモジュール用基板２１０の製造方法によれば、セラミックス基板１１とＣｕ板２２２とを比較的低温で接合可能とされているので、Ｃｕ板２２２からなる回路層２１２とＡｌ板２２３からなる金属層２１３とを同時に接合することができ、製造工程を簡略化し、製造コストを低減できる。
【００７９】
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、絶縁回路基板に半導体素子を搭載してパワーモジュールを構成するものとして説明したが、これに限定されることはない。例えば、絶縁回路基板の回路層にＬＥＤ素子を搭載してＬＥＤモジュールを構成してもよいし、絶縁回路基板の回路層に熱電素子を搭載して熱電モジュールを構成してもよい。
【００８０】
また、第二実施形態及び第三実施形態においては、セラミックス基板の一方の面に回路層を、他方の面に金属層を同時に接合する場合について説明したが、回路層と金属層とを別々に接合しても良い。
また、第三実施形態において、回路層、金属層、及びヒートシンクを同時に接合する場合について説明したが、回路層と金属層をセラミックス基板に接合した後に、金属層とヒートシンクとを接合する構成としても良い。
また、第三実施形態において、セラミックス基板の他方の面にＡｌ−Ｓｉ系ろう材を介して金属層を接合する場合について説明したが、過渡液相接合法（ＴＬＰ）やＡｇペーストなどによって接合しても良い。
【００８１】
また、第二実施形態及び第三実施形態では、流路が設けられたヒートシンクを用いる場合について説明したが、放熱板と呼ばれる板状のものや、ピン状フィンを有するものとしてもよい。
また、パワーモジュール用基板とヒートシンクとをはんだ材又はろう材で接合する場合について説明したが、パワーモジュール用基板とヒートシンクとの間にグリースを介してネジ止めなどによって固定する構成とされても良い。
また、第二実施形態及び第三実施形態のパワーモジュール用基板において、パワーモジュール用基板の他方の面側にヒートシンクが接合されていなくても良い。
【００８２】
なお、Ｔｉ材としては、Ｔｉ箔を用いてもよいし、蒸着やスパッタでＴｉ材を形成してもよい。また、Ｃｕ部材の一方の面にＴｉを配設したＣｕ部材／Ｔｉクラッド材を用いることもできる。
さらに、Ｔｉ材の一方の面にＣｕ−Ｐ系ろう材を配設したＴｉ材／ろう材クラッド材や、Ｃｕ部材、Ｔｉ材、Ｃｕ−Ｐ系ろう材の順に積層されたＣｕ部材／Ｔｉ材／ろう材クラッドを用いることができる。
【００８３】
また、上記実施形態ではＣｕ−Ｐ系ろう材として、Ｃｕ−Ｐ−Ｓｎ−Ｎｉろう材を用いるものとして説明したが、Ｃｕ−Ｐろう材等のその他のＣｕ−Ｐ系ろう材を用いてもよい。以下に、本発明の接合体の製造方法に適したＣｕ−Ｐ系ろう材について詳しく説明する。
【００８４】
Ｃｕ−Ｐ系ろう材のＰの含有量は、３ｍａｓｓ％以上１０ｍａｓｓ％以下とされていることが好ましい。
Ｐは、ろう材の溶融開始温度を低下させる作用効果を有する元素である。また、このＰは、Ｐが酸化することで発生するＰ酸化物により、ろう材表面を覆うことでろう材の酸化を防止するとともに、溶融したろう材の表面を流動性の良いＰ酸化物が覆うことでろう材の濡れ性を向上させる作用効果を有する元素である。
Ｐの含有量が３ｍａｓｓ％未満では、ろう材の溶融開始温度を低下させる効果が十分に得られずろう材の溶融開始温度が上昇したり、ろう材の流動性が不足し、セラミックス基板と回路層との接合性が低下したりするおそれがある。また、Ｐの含有量が１０ｍａｓｓ％超では、脆い金属間化合物が多く形成され、セラミックス基板と回路層との接合性や接合信頼性が低下するおそれがある。
このような理由からＣｕ−Ｐ系ろう材に含まれるＰの含有量は、３ｍａｓｓ％以上１０ｍａｓｓ％以下の範囲内とすることが好ましい。
【００８５】
また、Ｃｕ−Ｐ系ろう材は、Ｓｎを０．５ｍａｓｓ％以上２５ｍａｓｓ％以下含有していても良い。
Ｓｎは、ろう材の融点を低下させる作用効果を有する元素である。Ｓｎの含有量が０．５ｍａｓｓ％以上では、ろう材の融点を確実に低くすることができる。また、Ｓｎの含有量が２５ｍａｓｓ％以下では、ろう材の低温脆化を抑制することができ、セラミックス基板と回路層との接合信頼性を向上させることができる。
このような理由からＣｕ−Ｐ系ろう材にＳｎを含有させる場合、その含有量は０．５ｍａｓｓ％以上２５ｍａｓｓ％以下の範囲内とすることが好ましい。
【００８６】
また、Ｃｕ−Ｐ系ろう材は、Ｎｉ、Ｃｒ、Ｆｅ、Ｍｎのうちいずれか１種または２種以上を２ｍａｓｓ％以上２０ｍａｓｓ％以下含有していても良い。
Ｎｉ、Ｃｒ、Ｆｅ、Ｍｎは、セラミックス基板とろう材との界面にＰを含有する金属間化合物が形成されることを抑制する作用効果を有する元素である。
Ｎｉ、Ｃｒ、Ｆｅ、Ｍｎのうちいずれか１種または２種以上の含有量が２ｍａｓｓ％以上では、セラミックス基板とろう材との接合界面にＰを含有する金属間化合物が形成されることを抑制することができ、セラミックス基板と回路層との接合信頼性が向上する。また、Ｎｉ、Ｃｒ、Ｆｅ、Ｍｎのうちいずれか１種または２種以上の含有量が２０ｍａｓｓ％以下では、ろう材の溶融開始温度が上昇することを抑制し、ろう材の流動性が低下することを抑え、セラミックス基板と回路層との接合性を向上させることができる。
このような理由からＣｕ−Ｐ系ろう材にＮｉ、Ｃｒ、Ｆｅ、Ｍｎのうちいずれか１種または２種以上を含有させる場合、その含有量は２ｍａｓｓ％以上２０ｍａｓｓ％以下の範囲内とすることが好ましい。
【実施例】
【００８７】
（実施例１）
以下に、本発明の効果を確認すべく行った確認実験（実施例１）の結果について説明する。
【００８８】
ＡｌＮからなるセラミックス基板（４０ｍｍ×４０ｍｍ×０．６３５ｍｍｔ）の一方の面に表１に示すＣｕ−Ｐ系ろう材、Ｔｉ材、無酸素銅からなるＣｕ板（３７ｍｍ×３７ｍｍ×０．２ｍｍｔ）を順に積層する。
このとき、セラミックス基板とＣｕ板との間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が表１に記載の数値となるように、Ｃｕ−Ｐ系ろう材及びＴｉ材を配置した。
なお、本実施例において使用したセラミックス基板は、ＡｌＮを１００ｍａｓｓ％としてＺｒＯ２を１０ｍａｓｓ％添加して焼結したセラミックス基板とした。
【００８９】
加熱処理工程として、積層方向に圧力１５ｋｇｆ／ｃｍ２で加圧した状態で真空加熱炉内に装入し、Ｃｕ−Ｐ系ろう材の溶融開始温度以上の温度で加熱することによって、セラミックス基板の一方の面にＣｕ板を接合し、回路層を形成した。
この加熱処理工程における加熱温度、加熱温度における保持時間、加熱温度までの昇温速度を表１の条件で実施した。
【００９０】
このようにして本発明例１−１〜１−８及び比較例１−１〜１−４のパワーモジュール用基板を得た。
【００９１】
上述のようにして得られたパワーモジュール用基板に対して、セラミックス基板と回路層との間の接合層におけるセラミックス基板近傍のＣｕ３Ｐ相の面積率、及び、部分放電特性を評価した。
【００９２】
（Ｃｕ３Ｐ相の面積率）
上述したパワーモジュール用基板のＣｕ板／セラミックス基板界面の断面をＥＰＭＡ（電子線マイクロアナライザー）を用い、７５０倍で観察し、セラミックス基板の接合面からＣｕ板側へ５０μｍの領域Ａの面積Ａを求めた。次に、領域Ａ内において、Ｐ濃度が２２ａｔ％〜２８ａｔ％の領域ＢをＣｕ３Ｐ相とみなし、その面積Ｂを求め、面積Ｂ／面積ＡをＣｕ３Ｐ相の面積率（％）とした。評価結果を表１に示す。
【００９３】
（部分放電特性）
得られたパワーモジュール用基板に対し、２００℃×５分⇔−４０℃×５分の冷熱サイクルを１００サイクル負荷した。その後、パワーモジュール用基板の回路層表面及びセラミックス基板の回路層の形成されていない側にプローブを当て、３Ｍ社製フロリナートに浸漬し、放電電荷量を国際規格ＩＥＣ６１２８７に規定する条件で、測定電圧を３．３ｋＶに設定し、部分放電特性を評価した。測定電圧評価結果を表１に示す。
【００９４】
【表１】
2017135374.tif 000003
【００９５】
比較例１−１は、セラミックス基板とＣｕ板の間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．１未満とされており、セラミックス基板の接合面からＣｕ板側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％を超えているので、部分放電特性が不十分であった。
比較例１−２は、セラミックス基板とＣｕ板の間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．８を超えており、部分放電特性が不十分であった。
【００９６】
比較例１−３は、加熱処理工程における加熱温度までの昇温速度が５℃／ｍｉｎ未満とされており、セラミックス基板の接合面からＣｕ板側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％を超えているので、部分放電特性が不十分であった。
比較例１−４は、加熱処理工程における加熱温度までの昇温速度が３０℃／ｍｉｎを超えており、部分放電特性が不十分であった。
【００９７】
これに対して、本発明例１−１〜１−８においては、いずれも部分放電特性に優れていた。この実施例１により、セラミックス基板の片面にＣｕ板を接合する場合、部分放電特性を向上させることが可能であることが確認された。
【００９８】
（実施例２）
次に、本発明の効果を確認すべく行った確認実験（実施例２）の結果について説明する。
【００９９】
ＡｌＮからなるセラミックス基板（４０ｍｍ×４０ｍｍ×０．６３５ｍｍｔ）の一方の面及び他方の面に表２に示すＣｕ−Ｐ系ろう材、Ｔｉ材、無酸素銅からなるＣｕ板（３７ｍｍ×３７ｍｍ×０．２ｍｍｔ）を順に積層する。
このとき、セラミックス基板とＣｕ板との間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が表２に記載の数値となるように、Ｃｕ−Ｐ系ろう材及びＴｉ材を配置した。
なお、本実施例において使用したセラミックス基板は、ＡｌＮを１００ｍａｓｓ％としてＺｒＯ２を１０ｍａｓｓ％添加して焼結したセラミックス基板とした。
【０１００】
加熱処理工程として、積層方向に圧力１５ｋｇｆ／ｃｍ２で加圧した状態で真空加熱炉内に装入し、Ｃｕ−Ｐ系ろう材の溶融開始温度以上の温度で加熱することによって、セラミックス基板の一方の面及び他方の面にＣｕ板を接合し、回路層及び金属層を形成した。
この加熱処理工程における加熱温度、加熱温度における保持時間、加熱温度までの昇温速度を表２の条件で実施した。
【０１０１】
このようにして本発明例２−１〜２−８及び比較例２−１〜２−４のパワーモジュール用基板を得た。
【０１０２】
上述のようにして得られたパワーモジュール用基板に対して、実施例１と同様に、セラミックス基板と回路層との間の接合層におけるセラミックス基板近傍のＣｕ３Ｐ相の面積率、及び、部分放電特性を評価した。なお、部分放電特性を評価の際には、回路層及び金属層表面にプローブを当てて測定した。
評価結果を表２に示す。
【０１０３】
【表２】
2017135374.tif 000004
【０１０４】
比較例２−１は、セラミックス基板とＣｕ板の間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．１未満とされており、セラミックス基板の接合面からＣｕ板側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％を超えているので、部分放電特性が不十分であった。
比較例２−２は、セラミックス基板とＣｕ板の間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．８を超えており、部分放電特性が不十分であった。
【０１０５】
比較例２−３は、加熱処理工程における加熱温度までの昇温速度が５℃／ｍｉｎ未満とされており、セラミックス基板の接合面からＣｕ板側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％を超えているので、部分放電特性が不十分であった。
比較例２−４は、加熱処理工程における加熱温度までの昇温速度が３０℃／ｍｉｎを超えており、部分放電特性が不十分であった。
【０１０６】
これに対して、本発明例２−１〜２−８においては、いずれも部分放電特性に優れていた。この実施例２により、セラミックス基板の両面にＣｕ板を接合する場合であっても、部分放電特性を向上させることが可能であることが確認された。
【０１０７】
（実施例３）
次に、本発明の効果を確認すべく行った確認実験（実施例３）の結果について説明する。
【０１０８】
ＡｌＮからなるセラミックス基板（４０ｍｍ×４０ｍｍ×０．６３５ｍｍｔ）の一方の面に表３に示すＣｕ−Ｐ系ろう材、Ｔｉ材、無酸素銅からなるＣｕ板（３７ｍｍ×３７ｍｍ×０．２ｍｍｔ）を順に積層するとともに、セラミックス基板の他方の面に、Ａｌ−Ｓｉ系ろう材を介して純度９９．９９ｍａｓｓ％のＡｌからなるＡｌ板（３７ｍｍ×３７ｍｍ×２.１ｍｍｔ）を積層した。
このとき、セラミックス基板とＣｕ板との間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が表３に記載の数値となるように、Ｃｕ−Ｐ系ろう材及びＴｉ材を配置した。
なお、本実施例において使用したセラミックス基板は、ＡｌＮを１００ｍａｓｓ％としてＺｒＯ２を１０ｍａｓｓ％添加して焼結したセラミックス基板とした。
【０１０９】
加熱処理工程として、積層方向に圧力１５ｋｇｆ／ｃｍ２で加圧した状態で真空加熱炉圧力を１０−６Ｐａ以上、１０−３Ｐａ以下内に装入し、Ｃｕ−Ｐ系ろう材の溶融開始温度以上の温度で加熱することによって、セラミックス基板の一方の面にＣｕ板を接合して回路層を形成するとともに、セラミックス基板の他方の面にＡｌ板を接合して金属層を形成した。
この加熱処理工程における加熱温度、加熱温度における保持時間、加熱温度までの昇温速度を表３の条件で実施した。
【０１１０】
このようにして本発明例３−１〜３−８及び比較例３−１〜３−４のパワーモジュール用基板を得た。
【０１１１】
上述のようにして得られたパワーモジュール用基板に対して、実施例１と同様に、セラミックス基板と回路層との間の接合層におけるセラミックス基板近傍のＣｕ３Ｐ相の面積率、及び、部分放電特性を評価した。なお、部分放電特性を評価の際には、回路層及び金属層表面にプローブを当てて測定した。
評価結果を表３に示す。
【０１１２】
【表３】
2017135374.tif 000005
【０１１３】
比較例３−１は、セラミックス基板とＣｕ板の間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．１未満とされており、セラミックス基板の接合面からＣｕ板側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％を超えているので、部分放電特性が不十分であった。
比較例３−２は、セラミックス基板とＣｕ板の間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．８を超えており、部分放電特性が不十分であった。
【０１１４】
比較例３−３は、加熱処理工程における加熱温度までの昇温速度が５℃／ｍｉｎ未満とされており、セラミックス基板の接合面からＣｕ板側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％を超えているので、部分放電特性が不十分であった。
比較例３−４は、加熱処理工程における加熱温度までの昇温速度が３０℃／ｍｉｎを超えており、部分放電特性が不十分であった。
【０１１５】
これに対して、本発明例３−１〜３−８においては、いずれも部分放電特性に優れていた。この実施例３により、セラミックス基板の一面にＣｕ板を接合するとともにセラミックス基板の他方の面にＡｌ板を接合した場合であっても、部分放電特性を向上させることが可能であることが確認された。
【０１１６】
（実施例４）
次に、本発明の効果を確認すべく行った確認実験（実施例４）の結果について説明する。
【０１１７】
ＡｌＮからなるセラミックス基板（４０ｍｍ×４０ｍｍ×１．０ｍｍｔ）の一方の面及び他方の面に表４に示すＣｕ−Ｐ系ろう材、Ｔｉ材、無酸素銅からなるＣｕ板（３７ｍｍ×３７ｍｍ×０．２ｍｍｔ）を順に積層する。
このとき、セラミックス基板とＣｕ板との間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が表４に記載の数値となるように、Ｃｕ−Ｐ系ろう材及びＴｉ材を配置した。
なお、本実施例において使用したセラミックス基板は、ＡｌＮを１００ｍａｓｓ％としてＺｒＯ２を１０ｍａｓｓ％添加して焼結したセラミックス基板とした。
【０１１８】
加熱処理工程として、積層方向に圧力１５ｋｇｆ／ｃｍ２で加圧した状態で真空加熱炉内に装入し、Ｃｕ−Ｐ系ろう材の溶融開始温度以上の温度で加熱することによって、セラミックス基板の一方の面及び他方の面にＣｕ板を接合し、回路層及び金属層を形成した。
この加熱処理工程における加熱温度、加熱温度における保持時間、加熱温度までの昇温速度を表４の条件で実施した。
【０１１９】
このようにして本発明例４−１〜４−８及び比較例４−１〜４−４のパワーモジュール用基板を得た。
【０１２０】
上述のようにして得られたパワーモジュール用基板に対して、実施例１と同様に、セラミックス基板と回路層との間の接合層におけるセラミックス基板近傍のＣｕ３Ｐ相の面積率を評価した。
また、部分放電特性については、まず、得られたパワーモジュール用基板に対し、１５０℃×１５分⇔−５０℃×１５分の冷熱サイクルを２００サイクル負荷した。そして、その後、パワーモジュール用基板の回路層表面及び金属層表面にプローブを当て、フロリナートに浸漬し、放電電荷量を国際規格ＩＥＣ６１２８７に規定する条件で、測定電圧を５．１ｋＶに設定し、部分放電特性を評価した。すなわち、この実施例４においては、高電圧負荷時の部分放電特性について評価した。
評価結果を表４に示す。
【０１２１】
【表４】
2017135374.tif 000006
【０１２２】
比較例４−１は、セラミックス基板とＣｕ板の間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．１未満とされており、セラミックス基板の接合面からＣｕ板側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％を超えているので、部分放電特性が不十分であった。
比較例４−２は、セラミックス基板とＣｕ板の間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．８を超えており、部分放電特性が不十分であった。
【０１２３】
比較例４−３は、加熱処理工程における加熱温度までの昇温速度が５℃／ｍｉｎ未満とされており、セラミックス基板の接合面からＣｕ板側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％を超えているので、部分放電特性が不十分であった。
比較例４−４は、加熱処理工程における加熱温度までの昇温速度が３０℃／ｍｉｎを超えており、部分放電特性が不十分であった。
【０１２４】
これに対して、本発明例４−１〜４−８においては、いずれも部分放電特性に優れていた。この実施例４により、測定電圧を５．１Ｋｖと高く設定した場合であっても、十分な部分放電特性を得ることが可能であることが確認された。
【０１２５】
（実施例５）
次に、本発明の効果を確認すべく行った確認実験（実施例５）の結果について説明する。
【０１２６】
Ｓｉ３Ｎ４からなるセラミックス基板（４０ｍｍ×４０ｍｍ×０．３２ｍｍｔ）の一方の面及び他方の面に表５に示すＣｕ−Ｐ系ろう材、Ｔｉ材、無酸素銅からなるＣｕ板（３７ｍｍ×３７ｍｍ×０．２ｍｍｔ）を順に積層する。
このとき、セラミックス基板とＣｕ板との間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が表５に記載の数値となるように、Ｃｕ−Ｐ系ろう材及びＴｉ材を配置した。
【０１２７】
加熱処理工程として、積層方向に圧力１５ｋｇｆ／ｃｍ２で加圧した状態で真空加熱炉内に装入し、Ｃｕ−Ｐ系ろう材の溶融開始温度以上の温度で加熱することによって、セラミックス基板の一方の面及び他方の面にＣｕ板を接合し、回路層及び金属層を形成した。
この加熱処理工程における加熱温度、加熱温度における保持時間、加熱温度までの昇温速度を表５の条件で実施した。
【０１２８】
このようにして本発明例５−１〜５−８及び比較例５−１〜５−４のパワーモジュール用基板を得た。
【０１２９】
上述のようにして得られたパワーモジュール用基板に対して、実施例１と同様に、セラミックス基板と回路層との間の接合層におけるセラミックス基板近傍のＣｕ３Ｐ相の面積率、及び、部分放電特性を評価した。なお、部分放電特性を評価の際には、回路層及び金属層表面にプローブを当てて測定した。
評価結果を表５に示す。
【０１３０】
【表５】
2017135374.tif 000007
【０１３１】
比較例５−１は、セラミックス基板とＣｕ板の間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．１未満とされており、セラミックス基板の接合面からＣｕ板側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％を超えているので、部分放電特性が不十分であった。
比較例５−２は、セラミックス基板とＣｕ板の間に介在されるＰとＴｉの原子比〔Ｔｉ／Ｐ〕が０．８を超えており、部分放電特性が不十分であった。
【０１３２】
比較例５−３は、加熱処理工程における加熱温度までの昇温速度が５℃／ｍｉｎ未満とされており、セラミックス基板の接合面からＣｕ板側へ５０μｍまでの領域におけるＣｕ３Ｐ相の面積率が１５％を超えているので、部分放電特性が不十分であった。
比較例５−４は、加熱処理工程における加熱温度までの昇温速度が３０℃／ｍｉｎを超えており、部分放電特性が不十分であった。
【０１３３】
これに対して、本発明例５−１〜５−８においては、いずれも部分放電特性に優れていた。この実施例５により、Ｓｉ３Ｎ４からなるセラミックス基板の両面にＣｕ板を接合する場合であっても、部分放電特性を向上させることが可能であることが確認された。
【符号の説明】
【０１３４】
１０、１１０、２１０  パワーモジュール用基板（接合体）
１１  セラミックス基板（セラミックス部材）
１２、１１２、２１２  回路層（Ｃｕ部材）
１６  Ｃｕ３Ｐ相
１８，１１８，２１８  接合層
２２、１２２、１２３、２２２  Ｃｕ板（Ｃｕ部材）
２４，１２４，２２４  Ｃｕ−Ｐ系ろう材
１１３  金属層（Ｃｕ部材）
【図１】
2017135374.tif 000008
【図２】
2017135374.tif 000009
【図３】
2017135374.tif 000010
【図４】
2017135374.tif 000011
【図５】
2017135374.tif 000012
【図６】
2017135374.tif 000013
【図７】
2017135374.tif 000014
【図８】
2017135374.tif 000015
【図９】
2017135374.tif 000016
【図１０】
2017135374.tif 000017
【図１１】
2017135374.tif 000018
【図１２】
2017135374.tif 000019
【図１３】
2017135374.tif 000020
【図１４】
2017135374.tif 000021
【図１５】
2017135374.tif 000022