(57)【要約】【課題】ルックアップテーブルに記憶された歪み補償係数を満遍なく更新し、スプリアスを低減すること。【解決手段】無線装置は、無線送信される信号の電力を増幅する増幅器と、前記増幅器において発生する歪みを補償する歪み補償係数を記憶する記憶部と、第１の時間区間において、入力信号の前記第１の時間区間に入力される部分に対応する歪み補償係数を前記記憶部から読み出してメモリに格納し、第２の時間区間において、前記メモリに格納された歪み補償係数を更新して前記記憶部に書き込む更新部と、同一の入力信号が繰り返して入力される度に、前記第１の時間区間において、前記入力信号の前回とは異なる部分に対応する歪み補償係数が前記メモリに格納されるように前記更新部を制御する制御部とを有する。【選択図】図２
2017200147.tif 000002
【特許請求の範囲】
【請求項１】
無線送信される信号の電力を増幅する増幅器と、
前記増幅器において発生する歪みを補償する歪み補償係数を記憶する記憶部と、
第１の時間区間において、入力信号の前記第１の時間区間に入力される部分に対応する歪み補償係数を前記記憶部から読み出してメモリに格納し、第２の時間区間において、前記メモリに格納された歪み補償係数を更新して前記記憶部に書き込む更新部と、
同一の入力信号が繰り返して入力される度に、前記第１の時間区間において、前記入力信号の前回とは異なる部分に対応する歪み補償係数が前記メモリに格納されるように前記更新部を制御する制御部と
を有することを特徴とする無線装置。
【請求項２】
前記制御部は、
同一の入力信号が繰り返して入力される度に、前記入力信号の先頭を基準とした前記第１の時間区間の開始タイミングを前回とは異なる開始タイミングとすることを特徴とする請求項１記載の無線装置。
【請求項３】
前記制御部は、
同一の入力信号が繰り返して入力される度に、前記第１の時間区間において前記メモリに格納される歪み補償係数の量に相当するメモリサイズを前回とは異なるメモリサイズとすることを特徴とする請求項１記載の無線装置。
【請求項４】
無線送信される信号の電力を増幅する増幅器と、前記増幅器において発生する歪みを補償する歪み補償係数を記憶する記憶部とを有する無線装置が実行する係数更新方法であって、
第１の時間区間において、入力信号の前記第１の時間区間に入力される部分に対応する歪み補償係数を前記記憶部から読み出してメモリに格納し、
第２の時間区間において、前記メモリに格納された歪み補償係数を更新して前記記憶部に書き込み、
同一の入力信号が繰り返して入力される度に、前記第１の時間区間において、前記入力信号の前回とは異なる部分に対応する歪み補償係数が前記メモリに格納されるように制御する
処理を有することを特徴とする係数更新方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線装置及び係数更新方法に関する。
【背景技術】
【０００２】
近年、例えば移動体通信システムなどの無線通信システムにおいては、デジタル化によって高効率にデータが伝送されるようになっている。具体的には、例えば１シンボルで複数ビットのデータを伝送するために、多値位相変調方式が採用されることがある。無線通信システムにおいて多値位相変調方式を採用する場合、送信側では、送信信号を増幅する電力増幅器の増幅特性を直線化して非線形歪みを抑制するのが望ましい。しかし、電力増幅器の線形性を高めるためには、高価なデバイスを利用したり電力増幅器への印加電圧を高くしたりすることが必要となり、コストや消費電力の増大を招いてしまう。
【０００３】
そこで、電力増幅器において発生する非線形歪みを補償する歪み補償技術として、例えばデジタル非線形歪み補償方式（Digital  PreDistortion：ＤＰＤ）が用いられることがある。ＤＰＤは、電力増幅器において発生する非線形歪みの逆特性を有する歪み補償係数を送信信号に乗算して非線形歪みを補償するものである。歪み補償係数は、送信信号と増幅後にフィードバックされるフィードバック信号との振幅をデジタル変換して比較し、比較結果に基づいてリアルタイムに更新される。
【０００４】
ＤＰＤの実現方法には様々なものがあるが、一般的にはルックアップテーブル（Look  Up  Table：ＬＵＴ）方式が知られている。ＬＵＴ方式は、入力信号の電力に基づいてアドレスを決定し、ＬＵＴに記憶された歪み補償係数を参照及び更新する方式である。このように、ＬＵＴに対しては参照及び更新という複数のアクセスが実行されるため、デュアルポートＲＡＭ（Dual  Port  Random  Access  Memory）がＬＵＴとして使用されることが多い。
【０００５】
ＬＵＴへのアクセスは、送信信号に乗算するために歪み補償係数を読み出す参照と、送信信号及びフィードバック信号から歪み補償係数を修正して書き込む更新とに分けられる。参照では、送信信号に対する歪み補償係数が読み出されるため、１ポート分の処理が実行される。一方、更新では、既に記憶されている歪み補償係数が読み出されて更新され、更新後の歪み補償係数が書き込まれるため、２ポート分の処理が実行される。したがって、参照及び更新で合計３ポート分の処理が実行されるが、通常のデュアルポートＲＡＭでは２ポート分の処理までしか許容されていない。
【０００６】
そこで、ＬＵＴの更新においては、ＬＵＴからの歪み補償係数の読み出しと、更新後の歪み補償係数の書き込みとが時分割で実行されることがある。すなわち、読み出し区間で、更新に用いられるデータがＬＵＴから読み出されてメモリに格納され、その後の書き込み区間で、メモリに格納されたデータを用いて歪み補償係数が更新されてＬＵＴに書き込まれる。これにより、ＬＵＴの参照では、１ポートを使用して歪み補償係数を読み出し、リアルタイムに送信信号の歪み補償が可能であるとともに、ＬＵＴの更新では、残りの１ポートを時分割で使用して歪み補償係数を更新することが可能である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１１−１９９４２８号公報
【特許文献２】特開２００９−１１８４５４号公報
【特許文献３】特開平１０−２９３５８９号公報
【特許文献４】特開２０１５−１９２４２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、例えば無線装置の動作テストなどにおいては、同一の信号が繰り返し無線装置に入力され、歪み補償などが正常に動作することが確認される。このような場合、上記のＬＵＴの更新が行われると、同一の信号が繰り返し入力されるにもかかわらず、信号の一部に対応する歪み補償係数が正しく更新されないという問題がある。すなわち、ＬＵＴの更新では、読み出し区間と書き込み区間とに分けて歪み補償係数の更新が実行されるが、常に書き込み区間に相当する信号部分に対応する歪み補償係数は読み出されることがないため、該当する歪み補償係数が更新されることがない。
【０００９】
具体的に、例えば図８に示すように、サンプル番号０〜９９９９の１万サンプルの信号が繰り返して無線装置に入力される場合を考える。ＬＵＴがデュアルポートＲＡＭを用いて構成される場合、１つのポートは、入力信号に乗算される歪み補償係数を参照するための参照用ポートとなり、常にリアルタイムで歪み補償係数が読み出される。一方、残りの１つのポートは、ＬＵＴに記憶された歪み補償係数を更新するための更新用ポートとなり、更新対象の歪み補償係数を読み出す読み出し区間と、更新後の歪み補償係数を書き込む書き込み区間とに分けて利用される。
【００１０】
図８に示す例では、例えば０〜９９などの１００サンプルずつに対応する区間が読み出し区間となっており、これらの１００サンプルずつに対応するアドレスの歪み補償係数がＬＵＴから読み出される。読み出された歪み補償係数は、例えば１００〜１９９などの１００サンプルずつに対応する書き込み区間において更新され、ＬＵＴに書き込まれる。このように、更新用ポートが読み出し区間と書き込み区間とに分けて利用されるため、書き込み区間に相当するサンプルに対応する歪み補償係数は、ＬＵＴから読み出されることがなく更新対象とはならない。
【００１１】
このため、例えば頻度が低いサンプルが常に書き込み区間に含まれる場合には、このサンプルに対応する歪み補償係数が更新されない。一方で、参照用ポートを利用した歪み補償は常時実行されているため、更新されずに最適な状態ではない歪み補償係数を用いた歪み補償が実行される。結果として、電力増幅器における非線形歪みが十分に補償されず、無線装置から不要な周波数帯域の放射であるスプリアスが発生してしまう。
【００１２】
また、頻度が低いサンプルが読み出し区間に含まれる場合でも、同一のアドレスの歪み補償係数が短時間に連続して読み出されると、最初に読み出された歪み補償係数の更新処理遅延によって、後から読み出された歪み補償係数の更新が実行されない。つまり、歪み補償係数の更新がスキップされてしまい、最適な歪み補償係数による歪み補償が実行されない。
【００１３】
開示の技術は、かかる点に鑑みてなされたものであって、ルックアップテーブルに記憶された歪み補償係数を満遍なく更新し、スプリアスを低減することができる無線装置及び係数更新方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本願が開示する無線装置は、１つの態様において、無線送信される信号の電力を増幅する増幅器と、前記増幅器において発生する歪みを補償する歪み補償係数を記憶する記憶部と、第１の時間区間において、入力信号の前記第１の時間区間に入力される部分に対応する歪み補償係数を前記記憶部から読み出してメモリに格納し、第２の時間区間において、前記メモリに格納された歪み補償係数を更新して前記記憶部に書き込む更新部と、同一の入力信号が繰り返して入力される度に、前記第１の時間区間において、前記入力信号の前回とは異なる部分に対応する歪み補償係数が前記メモリに格納されるように前記更新部を制御する制御部とを有する。
【発明の効果】
【００１５】
本願が開示する無線装置及び係数更新方法の１つの態様によれば、ルックアップテーブルに記憶された歪み補償係数を満遍なく更新し、スプリアスを低減することができるという効果を奏する。
【図面の簡単な説明】
【００１６】
【図１】図１は、実施の形態１に係る無線基地局システムの構成を示すブロック図である。
【図２】図２は、実施の形態１に係るＰＤ処理部の構成を示すブロック図である。
【図３】図３は、実施の形態１に係る更新処理を示すフロー図である。
【図４】図４は、実施の形態１に係る更新処理の具体例を示す図である。
【図５】図５は、実施の形態２に係るＰＤ処理部の構成を示すブロック図である。
【図６】図６は、実施の形態２に係る更新処理を示すフロー図である。
【図７】図７は、実施の形態２に係る更新処理の具体例を示す図である。
【図８】図８は、ＬＵＴのポート処理の具体例を示す図である。
【発明を実施するための形態】
【００１７】
以下、本願が開示する無線装置及び係数更新方法の実施の形態について、図面を参照して詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【００１８】
（実施の形態１）
図１は、実施の形態１に係る無線基地局システムの構成を示すブロック図である。図１に示す無線基地局システムは、ＲＥＣ（Radio  Equipment  Control）装置１００とＲＥ（Radio  Equipment）装置２００とが例えばＣＰＲＩ（Common  Public  Radio  Interface）などのインタフェースによって接続されて構成される。
【００１９】
ＲＥＣ装置１００は、ＲＥ装置２００に接続され、送信ベースバンド信号を生成してＲＥ装置２００へ送信する。また、ＲＥＣ装置１００は、ＲＥ装置２００から受信ベースバンド信号を受信し、受信処理を実行する。
【００２０】
ＲＥ装置２００は、ＲＥＣ装置１００から送信された送信ベースバンド信号を受信し、無線送信処理を実行する。また、ＲＥ装置２００は、アンテナを介して信号を受信し、受信信号に対して無線受信処理を実行し、得られた受信ベースバンド信号をＲＥＣ装置１００へ送信する。
【００２１】
具体的には、ＲＥ装置２００は、コネクタ２１０、プリディストーション処理部（以下「ＰＤ処理部」と略記する）２２０、ＤＡ（Digital  Analog）コンバータ２３０、アップコンバータ２４０及び電力増幅器２５０を有する。また、ＲＥ装置２００は、ダウンコンバータ２６０及びＡＤ（Analog  Digital）コンバータ２７０を有する。なお、図１においては、ＲＥ装置２００の信号送信に係る部分のみを示しており、信号受信に係る部分の図示を省略している。
【００２２】
コネクタ２１０は、例えばＣＰＲＩなどのインタフェースに対応するコネクタであり、ＲＥ装置２００をＲＥＣ装置１００と接続する。そして、コネクタ２１０は、ＲＥＣ装置１００から送信された送信ベースバンド信号を受信し、ＰＤ処理部２２０へ出力する。また、コネクタ２１０は、受信ベースバンド信号をＲＥＣ装置１００へ送信する。
【００２３】
ＰＤ処理部２２０は、コネクタ２１０から送信ベースバンド信号が入力されると、入力信号に歪み補償係数を乗算する歪み補償を実行し、得られた補償信号をＤＡコンバータ２３０へ出力する。また、ＰＤ処理部２２０は、歪み補償係数の更新処理を実行する。ＰＤ処理部２２０の構成については、後に詳述する。
【００２４】
ＤＡコンバータ２３０は、補償信号をＤＡ変換し、得られたアナログ信号をアップコンバータ２４０へ出力する。
【００２５】
アップコンバータ２４０は、アナログ信号を無線周波数にアップコンバートし、得られた無線信号を電力増幅器２５０へ出力する。
【００２６】
電力増幅器２５０は、無線信号を増幅し、アンテナから送信するとともに、ダウンコンバータ２６０へフィードバックする。電力増幅器２５０においては、非線形歪みが発生するが、ＰＤ処理部２２０による歪み補償によって非線形歪みが相殺される。
【００２７】
ダウンコンバータ２６０は、電力増幅器２５０からフィードバックされるフィードバック信号（以下「ＦＢ信号」と略記する）をベースバンド周波数にダウンコンバートし、ベースバンドのＦＢ信号をＡＤコンバータ２７０へ出力する。
【００２８】
ＡＤコンバータ２７０は、ＦＢ信号をＡＤ変換し、得られたデジタルのＦＢ信号をＰＤ処理部２２０へ出力する。
【００２９】
図２は、実施の形態１に係るＰＤ処理部２２０の構成を示すブロック図である。図２に示すＰＤ処理部２２０は、歪み補償部２２１、アドレス生成部２２２、ルックアップテーブル（ＬＵＴ）２２３、更新部２２４、信号タイミング取得部２２５及びタイミング制御部２２６を有する。なお、図２に示すＰＤ処理部２２０は、プロセッサとメモリを用いて構成される。プロセッサとしては、例えばＦＰＧＡ（Field  Programmable  Gate  Array）、ＡＳＩＣ（Application  Specific  Integrated  Circuit）、ＤＳＰ（Digital  Signal  Processor）又はＣＰＵ（Central  Processing  Unit）などを用いることができる。また、メモリとしては、例えばＲＯＭ（Read  Only  Memory）、ＲＡＭ（Random  Access  Memory）又はデュアルポートＲＡＭなどを用いることができる。
【００３０】
歪み補償部２２１は、ＬＵＴ２２３から読み出された歪み補償係数を入力信号に乗算し、入力信号の歪み補償を実行する。すなわち、歪み補償部２２１は、電力増幅器２５０において発生する非線形歪みの逆特性を有する歪み補償係数をＬＵＴ２２３から取得して入力信号に乗算し、非線形歪みが補償された補償信号を生成する。
【００３１】
アドレス生成部２２２は、入力信号に基づいて、入力信号に対応する歪み補償係数のアドレスを生成する。具体的には、アドレス生成部２２２は、例えば入力信号の電力に対応するアドレスを生成し、生成したアドレスをＬＵＴ２２３へ通知する。また、アドレス生成部２２２は、生成したアドレスを更新部２２４にも通知する。
【００３２】
ＬＵＴ２２３は、複数のアドレスそれぞれに歪み補償係数を記憶する。そして、ＬＵＴ２２３は、アドレス生成部２２２からアドレスが通知されると、通知されたアドレスに記憶された歪み補償係数を歪み補償部２２１及び更新部２２４へ出力する。ＬＵＴ２２３に記憶される各歪み補償係数は、更新部２２４によって更新される。ＬＵＴ２２３がデュアルポートＲＡＭを用いて構成される場合には、１つのポートが歪み補償部２２１による歪み補償係数の参照用に利用され、残りの１つのポートが更新部２２４による歪み補償係数の更新用に利用される。
【００３３】
更新部２２４は、アドレス生成部２２２によって生成されたアドレスの歪み補償係数を更新のためにＬＵＴ２２３から読み出し、入力信号とＦＢ信号の誤差に基づいて歪み補償係数を更新する。そして、更新部２２４は、更新後の歪み補償係数をＬＵＴ２２３に書き込む。このとき、更新部２２４は、タイミング制御部２２６による制御に従って、読み出し区間では歪み補償係数の更新に用いられる種々の情報をメモリに格納する。そして、更新部２２４は、書き込み区間が到来すると、メモリに格納された種々の情報を用いて歪み補償係数を更新し、ＬＵＴ２２３に書き込む。
【００３４】
具体的には、更新部２２４は、メモリ３０１〜３０４、減算器３０５、乗算器３０６及び加算器３０７を有する。
【００３５】
メモリ３０１は、読み出し区間では、アドレス生成部２２２によって生成されたアドレスを一時的に格納し、書き込み区間では、格納されたアドレスを更新された歪み補償係数の書き込みアドレスとして順次ＬＵＴ２２３へ出力する。
【００３６】
メモリ３０２は、読み出し区間では、ＬＵＴ２２３から歪み補償部２２１へ出力された歪み補償係数と同じ歪み補償係数を一時的に格納し、書き込み区間では、格納された歪み補償係数を順次加算器３０７へ出力する。
【００３７】
メモリ３０３は、読み出し区間では、歪み補償部２２１へ入力される入力信号と同じ入力信号を一時的に格納し、書き込み区間では、格納された入力信号を順次減算器３０５へ出力する。
【００３８】
メモリ３０４は、読み出し区間では、電力増幅器２５０からフィードバックされたＦＢ信号を一時的に格納し、書き込み区間では、格納されたＦＢ信号を順次減算器３０５へ出力する。
【００３９】
なお、ＦＢ信号がＰＤ処理部２２０へフィードバックされるまでの処理遅延があるため、メモリ３０１〜３０３に格納される情報はそれぞれ適宜遅延され、各メモリ３０１〜３０４には、互いに対応するタイミングの情報が格納される。すなわち、同一の入力信号に対応するアドレス、歪み補償係数、入力信号及びＦＢ信号がそれぞれメモリ３０１〜３０４に格納される。また、メモリ３０１〜３０４は、読み出し区間において、それぞれ所定のメモリサイズ分の情報を格納する。すなわち、メモリサイズを例えば入力信号の１００サンプル分とする場合には、メモリ３０３は、読み出し区間において入力信号の１００サンプルを格納する。そして、メモリ３０１、３０２、３０４はそれぞれ、この１００サンプルに対応するアドレス、歪み補償係数及びＦＢ信号を格納する。
【００４０】
減算器３０５は、メモリ３０３に格納された入力信号とメモリ３０４に格納されたＦＢ信号との誤差を算出する。歪み補償部２２１によって理想的な歪み補償が実行されていれば、減算器３０５によって算出される誤差は０となる。したがって、減算器３０５によって算出される誤差を小さくする歪み補償係数が適切な歪み補償係数である。
【００４１】
乗算器３０６は、減算器３０５によって算出された誤差に所定のパラメータμを乗算する。これにより、乗算器３０６は、入力信号とＦＢ信号の誤差を小さくするための、歪み補償係数の更新量を求める。なお、所定のパラメータμは、例えば最小二乗平均（Least  Mean  Square：ＬＭＳ）法によって決定されるステップサイズパラメータなどである。
【００４２】
加算器３０７は、メモリ３０２に格納された歪み補償係数に、乗算器３０６によって求められた更新量を加算する。すなわち、加算器３０７は、読み出し区間においてＬＵＴ２２３から読み出された歪み補償係数を、入力信号とＦＢ信号の誤差を小さくするように更新する。
【００４３】
減算器３０５、乗算器３０６及び加算器３０７は、書き込み区間において上記の処理を実行し、歪み補償係数を更新する。そして、加算器３０７によって更新された歪み補償係数は、メモリ３０１から出力される書き込みアドレスに書き込まれる。このように、読み出し区間においてメモリ３０１〜３０４に格納された情報が用いられることにより、書き込み区間において歪み補償係数が更新されてＬＵＴ２２３に書き込まれる。
【００４４】
信号タイミング取得部２２５は、ＰＤ処理部２２０へ信号が入力されるタイミングを取得する。すなわち、例えばＴＤＤ（Time  Division  Duplex）を採用する無線通信システムにおいては、送受信が異なるタイミングで実行されるため、信号タイミング取得部２２５は、ＰＤ処理部２２０へ信号が入力されるタイミングとして信号の送信タイミングを取得する。また、信号タイミング取得部２２５は、例えばＲＥ装置２００の動作テストなどにおいて同一の信号が繰り返しＰＤ処理部２２０へ入力される場合には、繰り返して入力される各信号の先頭のタイミングを取得する。
【００４５】
タイミング制御部２２６は、信号タイミング取得部２２５によって取得された信号のタイミングを基準として、更新部２２４の読み出し区間及び書き込み区間を制御する。具体的には、タイミング制御部２２６は、同一の信号が繰り返しＰＤ処理部２２０へ入力される場合に、信号が繰り返して入力される度に、読み出し区間及び書き込み区間を所定幅ずつシフトする。すなわち、タイミング制御部２２６は、最初に信号がＰＤ処理部２２０へ入力された場合には、この信号の先頭タイミングと同時に読み出し区間を開始し、更新部２２４の各メモリ３０１〜３０４に情報を格納させる。そして、タイミング制御部２２６は、次に同一の信号がＰＤ処理部２２０へ入力された場合には、この信号の先頭タイミングから例えば１サンプル分遅れて読み出し区間を開始し、更新部２２４の各メモリ３０１〜３０４に情報を格納させる。
【００４６】
このように、タイミング制御部２２６は、ＰＤ処理部２２０へ繰り返して信号が入力される度に、読み出し区間及び書き込み区間からなる更新タイミングを１サンプル分ずつシフトする。これにより、信号が繰り返して入力される度に、異なる信号部分が読み出し区間に相当し、異なる信号部分に対応する情報が各メモリ３０１〜３０４に格納される。
【００４７】
なお、タイミング制御部２２６は、必ずしも１サンプル分ずつ更新タイミングをシフトする必要はなく、２サンプル分以上の幅で更新タイミングをシフトしても良い。また、タイミング制御部２２６は、所定幅ずつ更新タイミングをシフトする代わりに、信号が繰り返して入力される度に乱数を発生させ、発生した乱数の幅だけ更新タイミングを信号の先頭タイミングから遅らせるようにしても良い。
【００４８】
次いで、上記のように構成されたＰＤ処理部２２０による歪み補償係数の更新処理について、図３に示すフロー図を参照しながら説明する。以下では、同一の信号が繰り返してＰＤ処理部２２０へ入力される場合の更新処理について説明する。
【００４９】
信号が最初にＰＤ処理部２２０へ入力される際には、更新タイミング及び更新回数が初期化される。具体的には、読み出し区間及び書き込み区間のタイミングを示す更新タイミングが０に初期化され（ステップＳ１０１）、入力信号全体に対する読み出し区間及び書き込み区間の繰り返し回数を示す更新回数が０に初期化される（ステップＳ１０２）。これらの更新タイミング及び更新回数は、タイミング制御部２２６によって管理される。
【００５０】
そして、信号がＰＤ処理部２２０へ入力されると、タイミング制御部２２６によって、更新部２２４による処理のタイミングが制御される。具体的には、タイミング制御部２２６によって、信号タイミング取得部２２５によって取得された入力信号の先頭タイミングを基準にして、読み出し区間の開始が更新部２２４へ指示される。すなわち、入力信号の先頭タイミングから現在の更新タイミング（ここでは０）だけ遅れたタイミングに読み出し区間が開始される。
【００５１】
読み出し区間が開始すると、更新部２２４の各メモリ３０１〜３０４によって、それぞれアドレス、歪み補償係数、入力信号及びＦＢ信号が格納される（ステップＳ１０３）。このとき、例えば入力信号の１００サンプル分など所定のメモリサイズの情報がそれぞれのメモリ３０１〜３０４に格納される。すなわち、メモリサイズ分の入力信号がメモリ３０３に格納され、この入力信号からアドレス生成部２２２によって生成されるアドレスがメモリ３０１に格納される。また、アドレス生成部２２２によって生成されるアドレスは、ＬＵＴ２２３へ出力され、該当するアドレスに記憶された歪み補償係数がメモリ３０２に格納される。さらに、メモリ３０３に格納された入力信号に対応するＦＢ信号がメモリ３０４に格納される。
【００５２】
読み出し区間において、所定のメモリサイズの情報がメモリ３０１〜３０４に格納されると、書き込み区間が開始される。すなわち、メモリ３０１〜３０４に格納された情報が用いられて、歪み補償係数が更新される（ステップＳ１０４）。具体的には、減算器３０５によって、メモリ３０３に格納された入力信号とメモリ３０４に格納されたＦＢ信号との誤差が算出される。そして、乗算器３０６によって、誤差に所定のパラメータμが乗算され、得られた更新量が加算器３０７によって、メモリ３０２に格納された歪み補償係数に加算される。これにより、入力信号とＦＢ信号の誤差を小さくする新たな歪み補償係数が算出される。新たな歪み補償係数は、メモリ３０１に格納された、ＬＵＴ２２３の書き込みアドレスに書き込まれる。
【００５３】
このようにして所定のメモリサイズに対応する読み出し区間及び書き込み区間が完了すると、タイミング制御部２２６によって、更新回数が１インクリメントされる（ステップＳ１０５）。すなわち、入力信号全体のサイズは、読み出し区間に各メモリ３０１〜３０４に格納される情報のメモリサイズよりも十分に大きいため、信号全体がＰＤ処理部２２０へ入力される間に読み出し区間及び書き込み区間が繰り返される。この繰り返しの回数が更新回数として計数される。更新回数の上限は、入力信号全体がＰＤ処理部２２０へ入力されてから出力されるまでの間に繰り返される読み出し区間及び書き込み区間の回数に等しく、タイミング制御部２２６によって、あらかじめ設定値として保持されている。
【００５４】
そして、タイミング制御部２２６によって、更新回数があらかじめ保持された設定値に到達したか否かが判断され（ステップＳ１０６）、更新回数が設定値に到達するまでは（ステップＳ１０６Ｎｏ）、読み出し区間及び書き込み区間が繰り返されて歪み補償係数が更新される。そして、入力信号全体を用いた更新が完了して更新回数が設定値に到達すると（ステップＳ１０６Ｙｅｓ）、更新処理を終了するか否かが判断される（ステップＳ１０７）。この判断は、例えば、ＰＤ処理部２２０への信号の入力の繰り返しが完了した場合に、更新処理を終了すると判断することにより行われる。すなわち、ＰＤ処理部２２０には同一の信号が繰り返して入力されるが、入力の繰り返しが完了した場合には、歪み補償係数の更新処理も終了する。
【００５５】
なお、更新処理を終了するか否かの判断は、例えば信号がＰＤ処理部２２０へ繰り返して入力された回数に基づいて行われても良い。すなわち、例えば入力の繰り返し回数が所定回数に達した場合に、更新処理を終了すると判断されても良い。更新処理を終了すると判断された場合には（ステップＳ１０７Ｙｅｓ）、更新部２２４による歪み補償係数の更新は終了する。一方、更新処理を継続すると判断された場合には（ステップＳ１０７Ｎｏ）、タイミング制御部２２６によって、更新タイミングが所定のメモリサイズ以上となったか否かが判定される（ステップＳ１０８）。すなわち、読み出し区間では、例えば入力信号の１００サンプル分のような所定のメモリサイズの情報がメモリ３０１〜３０４に格納されるが、このメモリサイズと更新タイミングが比較される。
【００５６】
ここでは、更新タイミングが０であるため、更新タイミングがメモリサイズ未満であり（ステップＳ１０８Ｎｏ）、タイミング制御部２２６によって更新タイミングが１インクリメントされる（ステップＳ１０９）。そして、信号が２回目にＰＤ処理部２２０へ入力されると、更新回数が初期化され（ステップＳ１０２）、入力信号の先頭タイミングから現在の更新タイミング（ここでは１）だけ遅れたタイミングに読み出し区間が開始される。すなわち、信号が最初にＰＤ処理部２２０へ入力された際には、入力信号の先頭のサンプルから読み出し区間が開始したが、信号が２回目にＰＤ処理部２２０へ入力された際には、入力信号の先頭から２番目のサンプルから読み出し区間が開始する。このように、信号が繰り返して入力される度に、更新タイミングが１ずつインクリメントされることにより、読み出し区間が１サンプルずつシフトする。
【００５７】
そして、２回目に入力された信号に対しても読み出し区間及び書き込み区間が繰り返され（ステップＳ１０３〜Ｓ１０６）、最初に入力された信号とは異なるサンプルを用いた歪み補償係数の更新が実行される。このように、信号がＰＤ処理部２２０へ繰り返して入力される度に、読み出し区間及び書き込み区間からなる更新タイミングを１サンプルずつシフトすることにより、入力信号全体を順次読み出し区間とすることができ、歪み補償係数を満遍なく更新することができる。
【００５８】
更新タイミングを１サンプルずつシフトしながら歪み補償係数を更新すると、いずれは更新タイミングが読み出し区間で用いられるメモリサイズ以上になる。この場合（ステップＳ１０８Ｙｅｓ）、更新タイミングをシフトしたことにより、最初にＰＤ処理部２２０へ入力された信号の書き込み区間に含まれたすべてのサンプルが、その後読み出し区間に含まれたことになる。そこで、次の信号がＰＤ処理部２２０へ入力される際には、更新タイミングが初期化され（ステップＳ１０１）、最初の信号が入力された際と同様の更新処理が実行される。
【００５９】
次に、実施の形態１に係る歪み補償係数の更新処理の具体例について、図４を参照しながら説明する。
【００６０】
図４に示すように、ＬＵＴ２２３がデュアルポートＲＡＭを用いて構成される場合、１つのポートは、入力信号に乗算される歪み補償係数を参照するための参照用ポートとなり、常にリアルタイムで歪み補償係数が読み出される。一方、残りの１つのポートは、ＬＵＴ２２３に記憶された歪み補償係数を更新するための更新用ポートとなり、更新対象の歪み補償係数を読み出す読み出し区間と、更新後の歪み補償係数を書き込む書き込み区間とに分けて利用される。
【００６１】
読み出し区間及び書き込み区間は、入力信号の１００サンプル分に相当し、読み出し区間では、入力信号の１００サンプル分に対応する情報が各メモリ３０１〜３０４に格納されるものとする。したがって、最初の信号がＰＤ処理部２２０へ入力されると、各読み出し区間では、入力信号の例えば０〜９９及び２００〜２９９などの１００サンプルずつに対応する情報がメモリ３０１〜３０４に格納される。また、各読み出し区間に続く書き込み区間では、メモリ３０１〜３０４に格納された情報が用いられて歪み補償係数が更新され、ＬＵＴ２２３に書き込まれる。このため、信号が最初にＰＤ処理部２２０へ入力された際には、入力信号の例えば０〜９９及び２００〜２９９などの１００サンプルずつに対応する歪み補償係数のみが更新される。
【００６２】
そして、次の信号がＰＤ処理部２２０へ入力される際には、更新タイミングがインクリメントされているため、各読み出し区間では、入力信号の例えば１〜１００及び２０１〜３００などの１００サンプルずつに対応する情報がメモリ３０１〜３０４に格納される。また、各読み出し区間に続く書き込み区間では、メモリ３０１〜３０４に格納された情報が用いられて歪み補償係数が更新され、ＬＵＴ２２３に書き込まれる。このため、信号が２回目にＰＤ処理部２２０へ入力された際には、入力信号の例えば０〜９９及び２００〜２９９などの１００サンプルずつに対応する歪み補償係数のみが更新される。
【００６３】
以降、ＰＤ処理部２２０へ信号が入力される度に、更新タイミングがインクリメントされ、読み出し区間及び書き込み区間が１サンプルずつシフトする。これにより、更新用ポートにおいて、読み出し区間に対応するサンプルが変更され、入力信号全体に対応する歪み補償係数を満遍なく更新することができる。結果として、ＬＵＴ２２３に記憶された歪み補償係数の精度を向上することができ、適切な歪み補償によってスプリアスを低減することができる。
【００６４】
そして、信号が１００回目にＰＤ処理部２２０へ入力された際には、更新タイミングが９９までインクリメントされており、更新タイミングが０のときに書き込み区間に含まれたサンプルが読み出し区間に含まれたことになる。このため、信号が１０１回目にＰＤ処理部２２０へ入力される際には、更新タイミングが０に初期化され、信号が最初にＰＤ処理部２２０へ入力された場合と同様の更新処理が実行される。
【００６５】
以上のように、本実施の形態によれば、同一の信号が繰り返してＰＤ処理部へ入力される場合に、信号が繰り返して入力される度に、読み出し区間及び書き込み区間からなる更新タイミングをシフトする。このため、信号が繰り返して入力される度に、入力信号の異なる部分に対応する歪み補償係数が読み出し区間でＬＵＴから読み出されてメモリに格納され、書き込み区間で更新される。したがって、入力信号全体に対応する歪み補償係数がＬＵＴから満遍なく読み出されて更新され、歪み補償係数の精度を向上することができる。結果として、入力信号の歪み補償が適切に実行され、スプリアスを低減することができる。
【００６６】
（実施の形態２）
実施の形態２の特徴は、同一の信号が繰り返して入力される度に、読み出し区間で記憶されるメモリサイズを変更し、ＬＵＴに記憶された歪み補償係数を満遍なく更新する点である。
【００６７】
実施の形態２に係る無線基地局システムの構成は、実施の形態１（図１）と同様であるため、その説明を省略する。実施の形態２においては、ＰＤ処理部２２０の構成が実施の形態１とは異なる。
【００６８】
図５は、実施の形態２に係るＰＤ処理部２２０の構成を示すブロック図である。図５において、図２と同じ部分には同じ符号を付し、その説明を省略する。図５に示すＰＤ処理部２２０は、図２に示すＰＤ処理部２２０のタイミング制御部２２６に代えて、メモリサイズ制御部４０１を有する。
【００６９】
メモリサイズ制御部４０１は、信号タイミング取得部２２５によって取得された信号のタイミングから開始される読み出し区間のメモリサイズを制御する。具体的には、メモリサイズ制御部４０１は、同一の信号が繰り返しＰＤ処理部２２０へ入力される場合に、信号が繰り返して入力される度に、各メモリ３０１〜３０４に格納する情報のメモリサイズを所定幅ずつ増加させる。すなわち、メモリサイズ制御部４０１は、最初に信号がＰＤ処理部２２０へ入力された場合には、入力信号の先頭から例えば１００サンプルに対応する情報を、最初の読み出し区間で更新部２２４の各メモリ３０１〜３０４に格納させる。そして、メモリサイズ制御部４０１は、次に同一の信号がＰＤ処理部２２０へ入力された場合には、入力信号の先頭から例えば１０１サンプルに対応する情報を、最初の読み出し区間で更新部２２４の各メモリ３０１〜３０４に格納させる。
【００７０】
このように、メモリサイズ制御部４０１は、ＰＤ処理部２２０へ繰り返して信号が入力される度に、読み出し区間においてメモリ３０１〜３０４に格納される情報のメモリサイズを１サンプルずつ増加させる。これにより、信号が繰り返して入力される度に、異なる信号部分が読み出し区間に相当し、異なる信号部分に対応する情報が各メモリ３０１〜３０４に格納される。
【００７１】
なお、メモリサイズ制御部４０１は、必ずしも１サンプルずつメモリサイズを増加させる必要はなく、２サンプル以上の幅でメモリサイズを増加させても良い。また、メモリサイズ制御部４０１は、メモリサイズを増加させる代わりに、メモリサイズを減少させたり、信号が繰り返して入力される度に発生させた乱数に応じてメモリサイズを変更したりしても良い。
【００７２】
次いで、上記のように構成されたＰＤ処理部２２０による歪み補償係数の更新処理について、図６に示すフロー図を参照しながら説明する。図６において、図３と同じ部分には同じ符号を付し、その詳しい説明を省略する。以下では、同一の信号が繰り返してＰＤ処理部２２０へ入力される場合の更新処理について説明する。
【００７３】
信号が最初にＰＤ処理部２２０へ入力される際には、メモリサイズ及び更新回数が初期化される。具体的には、読み出し区間においてメモリ３０１〜３０４に格納される情報のメモリサイズが所定の初期値である１００サンプルに初期化され（ステップＳ２０１）、更新回数が０に初期化される（ステップＳ１０２）。これらのメモリサイズ及び更新回数は、メモリサイズ制御部４０１によって管理される。
【００７４】
そして、信号がＰＤ処理部２２０へ入力されると、メモリサイズ制御部４０１によって、読み出し区間におけるメモリサイズが設定される。具体的には、メモリサイズ制御部４０１によって、読み出し区間において、現在のメモリサイズ（ここでは１００サンプル）の入力信号に対応する情報を格納するようにメモリ３０１〜３０４に指示される。この指示を受け、更新部２２４の各メモリ３０１〜３０４によって、それぞれメモリサイズに対応するアドレス、歪み補償係数、入力信号及びＦＢ信号が格納される（ステップＳ２０２）。すなわち、メモリサイズ分の入力信号がメモリ３０３に格納され、この入力信号からアドレス生成部２２２によって生成されるアドレスがメモリ３０１に格納される。また、アドレス生成部２２２によって生成されるアドレスは、ＬＵＴ２２３へ出力され、該当するアドレスに記憶された歪み補償係数がメモリ３０２に格納される。さらに、メモリ３０３に格納された入力信号に対応するＦＢ信号がメモリ３０４に格納される。
【００７５】
読み出し区間において、メモリサイズ制御部４０１によって設定されたメモリサイズの情報がメモリ３０１〜３０４に格納されると、書き込み区間が開始される。すなわち、メモリ３０１〜３０４に格納された情報が用いられて、歪み補償係数が更新される（ステップＳ１０４）。すなわち、減算器３０５、乗算器３０６及び加算器３０７によって、入力信号とＦＢ信号の誤差を小さくする新たな歪み補償係数が算出される。新たな歪み補償係数は、メモリ３０１に格納された、ＬＵＴ２２３の書き込みアドレスに書き込まれる。
【００７６】
このようにして所定のメモリサイズに対応する読み出し区間及び書き込み区間が完了すると、メモリサイズ制御部４０１によって、更新回数が１インクリメントされる（ステップＳ１０５）。そして、メモリサイズ制御部４０１によって、更新回数があらかじめ保持された設定値に到達したか否かが判断され（ステップＳ１０６）、更新回数が設定値に到達するまでは（ステップＳ１０６Ｎｏ）、読み出し区間及び書き込み区間が繰り返されて歪み補償係数が更新される。そして、入力信号全体を用いた更新が完了して更新回数が設定値に到達すると（ステップＳ１０６Ｙｅｓ）、更新処理を終了するか否かが判断される（ステップＳ１０７）。
【００７７】
この判断において、更新処理を終了すると判断された場合には（ステップＳ１０７Ｙｅｓ）、更新部２２４による歪み補償係数の更新は終了する。一方、更新処理を継続すると判断された場合には（ステップＳ１０７Ｎｏ）、メモリサイズ制御部４０１によって、メモリサイズが初期値の２倍以上となったか否かが判定される（ステップＳ２０３）。すなわち、現在メモリサイズ制御部４０１によって設定されているメモリサイズが、最初の信号がＰＤ処理部２２０へ入力された際の初期値と比較される。
【００７８】
ここでは、メモリサイズが初期値の１００サンプルのままであるため、メモリサイズが初期値の２倍未満であり（ステップＳ２０３Ｎｏ）、メモリサイズ制御部４０１によってメモリサイズが１インクリメントされる（ステップＳ２０４）。そして、信号が２回目にＰＤ処理部２２０へ入力されると、更新回数が初期化され（ステップＳ１０２）、読み出し区間において、現在のメモリサイズ（ここでは１０１サンプル）の入力信号に対応する情報がメモリ３０１〜３０４に格納される。すなわち、信号が最初にＰＤ処理部２２０へ入力された際には、読み出し区間において入力信号の１００サンプルに対応する情報がメモリ３０１〜３０４に格納されたが、信号が２回目にＰＤ処理部２２０へ入力された際には、入力信号の１０１サンプルに対応する情報がメモリ３０１〜３０４に格納される。このように、信号が繰り返して入力される度に、メモリサイズが１ずつインクリメントされることにより、読み出し区間にメモリ３０１〜３０４に格納される情報が変化する。
【００７９】
そして、２回目に入力された信号に対しても読み出し区間及び書き込み区間が繰り返され（ステップＳ２０２〜Ｓ１０６）、最初に入力された信号とは異なるサンプルを用いた歪み補償係数の更新が実行される。このように、信号がＰＤ処理部２２０へ繰り返して入力される度に、読み出し区間におけるメモリサイズを１サンプルずつ増加させることにより、入力信号全体を順次読み出し区間とすることができ、歪み補償係数を満遍なく更新することができる。
【００８０】
メモリサイズを１サンプルずつ増加させながら歪み補償係数を更新すると、いずれはメモリサイズが初期値の２倍以上になる。この場合（ステップＳ２０３Ｙｅｓ）、メモリサイズを増加させたことにより、最初にＰＤ処理部２２０へ入力された信号の書き込み区間に含まれたすべてのサンプルが、その後読み出し区間に含まれたことになる。そこで、次の信号がＰＤ処理部２２０へ入力される際には、メモリサイズが初期化され（ステップＳ２０１）、最初の信号が入力された際と同様の更新処理が実行される。
【００８１】
次に、実施の形態２に係る歪み補償係数の更新処理の具体例について、図７を参照しながら説明する。
【００８２】
図７に示すように、ＬＵＴ２２３がデュアルポートＲＡＭを用いて構成される場合、１つのポートは、入力信号に乗算される歪み補償係数を参照するための参照用ポートとなり、常にリアルタイムで歪み補償係数が読み出される。一方、残りの１つのポートは、ＬＵＴ２２３に記憶された歪み補償係数を更新するための更新用ポートとなり、更新対象の歪み補償係数を読み出す読み出し区間と、更新後の歪み補償係数を書き込む書き込み区間とに分けて利用される。
【００８３】
最初の信号がＰＤ処理部２２０へ入力される際には、メモリサイズ制御部４０１によってメモリサイズが１００サンプルに設定されるものとする。このため、最初の信号がＰＤ処理部２２０へ入力されると、各読み出し区間では、入力信号の例えば０〜９９及び２００〜２９９などの１００サンプルずつに対応する情報がメモリ３０１〜３０４に格納される。また、各読み出し区間に続く書き込み区間では、メモリ３０１〜３０４に格納された情報が用いられて歪み補償係数が更新され、ＬＵＴ２２３に書き込まれる。このため、信号が最初にＰＤ処理部２２０へ入力された際には、入力信号の例えば０〜９９及び２００〜２９９などの１００サンプルずつに対応する歪み補償係数のみが更新される。
【００８４】
そして、次の信号がＰＤ処理部２２０へ入力される際には、メモリサイズがインクリメントされているため、各読み出し区間では、入力信号の例えば０〜１００及び２０２〜３０２などの１０１サンプルずつに対応する情報がメモリ３０１〜３０４に格納される。また、各読み出し区間に続く書き込み区間では、メモリ３０１〜３０４に格納された情報が用いられて歪み補償係数が更新され、ＬＵＴ２２３に書き込まれる。このため、信号が２回目にＰＤ処理部２２０へ入力された際には、入力信号の例えば０〜１００及び２０２〜３０２などの１０１サンプルずつに対応する歪み補償係数のみが更新される。
【００８５】
以降、ＰＤ処理部２２０へ信号が入力される度に、メモリサイズがインクリメントされ、読み出し区間において読み出される情報のメモリサイズが１サンプルずつ増加する。これにより、更新用ポートにおいて、読み出し区間に対応するサンプルが変更され、入力信号全体に対応する歪み補償係数を満遍なく更新することができる。結果として、ＬＵＴ２２３に記憶された歪み補償係数の精度を向上することができ、適切な歪み補償によってスプリアスを低減することができる。
【００８６】
そして、信号が１０１回目にＰＤ処理部２２０へ入力された際には、メモリサイズが２００サンプルまでインクリメントされており、初期値の１００サンプルの２倍に到達したことになる。このため、信号が１０２回目にＰＤ処理部２２０へ入力される際には、メモリサイズが１００サンプルに初期化され、信号が最初にＰＤ処理部２２０へ入力された場合と同様の更新処理が実行される。
【００８７】
以上のように、本実施の形態によれば、同一の信号が繰り返してＰＤ処理部へ入力される場合に、信号が繰り返して入力される度に、読み出し区間においてメモリに格納される情報のメモリサイズを増加させる。このため、信号が繰り返して入力される度に、入力信号の異なる部分に対応する歪み補償係数が読み出し区間でＬＵＴから読み出されてメモリに格納され、書き込み区間で更新される。したがって、入力信号全体に対応する歪み補償係数がＬＵＴから満遍なく読み出されて更新され、歪み補償係数の精度を向上することができる。結果として、入力信号の歪み補償が適切に実行され、スプリアスを低減することができる。
【００８８】
なお、上記各実施の形態においては、ＲＥＣ装置１００及びＲＥ装置２００を有する無線基地局システムについて説明したが、各実施の形態に係るＰＤ処理部２２０は、例えば無線基地局装置などに設けられても良い。
【符号の説明】
【００８９】
２２０  ＰＤ処理部
２２１  歪み補償部
２２２  アドレス生成部
２２３  ＬＵＴ
２２４  更新部
２２５  信号タイミング取得部
２２６  タイミング制御部
２３０  ＤＡコンバータ
２４０  アップコンバータ
２５０  電力増幅器
２６０  ダウンコンバータ
２７０  ＡＤコンバータ
３０１、３０２、３０３、３０４  メモリ
３０５  減算器
３０６  乗算器
３０７  加算器
４０１  メモリサイズ制御部
【図１】
2017200147.tif 000003
【図２】
2017200147.tif 000004
【図３】
2017200147.tif 000005
【図４】
2017200147.tif 000006
【図５】
2017200147.tif 000007
【図６】
2017200147.tif 000008
【図７】
2017200147.tif 000009
【図８】
2017200147.tif 000010