(57)【要約】【課題】簡易な構成によってＵＳＢ規格の制限を超えた電力を利用可能にする技術の提供。【解決手段】ＵＳＢ接続口と、前記ＵＳＢ接続口と接続し、前記ＵＳＢ接続口のＶＢＵＳ端子から供給される電流の電流値を計測する計測回路と、前記計測回路と接続し、前記ＶＢＵＳ端子から前記計測回路を介して供給される電流の電圧を、前記計測回路が計測した電流値に応じたデューティ比で上昇させる昇圧回路と、を備えたＵＳＢ機器を構成する。【選択図】図２
2017224016.tif 000002
【特許請求の範囲】
【請求項１】
ＵＳＢ接続口と、
前記ＵＳＢ接続口と接続し、前記ＵＳＢ接続口のＶＢＵＳ端子から供給される電流の電流値を計測する計測回路と、
前記計測回路と接続し、前記ＶＢＵＳ端子から前記計測回路を介して供給される電流の電圧を、前記計測回路が計測した電流値に応じたデューティ比で上昇させる昇圧回路と、
を備えたＵＳＢ機器。
【請求項２】
前記電流値に応じた前記デューティ比は、
前記電流値が基準電流値より大きい場合よりも前記電流値が基準電流値より小さい場合の方が大きい、
請求項１に記載のＵＳＢ機器。
【請求項３】
前記ＶＢＵＳ端子と前記計測回路とをつなぐスイッチ回路を備える、
請求項１または請求項２のいずれかに記載のＵＳＢ機器。
【請求項４】
前記計測回路と前記昇圧回路とをつなぐ配線に遅延回路を備え、
前記遅延回路は、前記昇圧回路のコンデンサーへの充電タイミングを遅延させる、
請求項１〜請求項３のいずれかに記載のＵＳＢ機器。
【請求項５】
前記ＶＢＵＳ端子と前記計測回路とをつなぐ配線に遅延回路を備え、
前記遅延回路は、前記昇圧回路のコンデンサーへの充電タイミングを遅延させる、
請求項１〜請求項３のいずれかに記載のＵＳＢ機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＵＳＢ機器に関する。
【背景技術】
【０００２】
従来、ＵＳＢ（Universal Serial Bus）規格のケーブルを介して通信および電力供給を行う機器が知られており、当該ＵＳＢ規格においては、電源線が接続されるＶＢＵＳ端子に印加可能な電圧と電源線に流すことが可能な電流に上限が設定されている。このような規格上の制限があると、その制限を超える電圧や電流を必要とする機器を駆動することができない。そこで、制限を超える電圧や電流を利用可能にする技術が開発されている。例えば、特許文献１においては、ＶＢＵＳ端子に接続された配線をＨＤＤブロックの給電ラインに送るとともに、その一部を用いて二次電池を充電し、ＨＤＤブロックでの要求電圧が高い場合には当該二次電池の出力電圧を昇圧して供給する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２４３８６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、簡易な構成によってＵＳＢ規格の制限を超えた電力を利用可能にすることを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するためのＵＳＢ機器は、ＵＳＢ接続口と、ＵＳＢ接続口と接続し、ＵＳＢ接続口のＶＢＵＳ端子から供給される電流の電流値を計測する計測回路と、計測回路と接続し、ＶＢＵＳ端子から計測回路を介して供給される電流の電圧を、計測回路が計測した電流値に応じたデューティ比で上昇させる昇圧回路と、を備える。
【０００６】
ＵＳＢケーブルの電源線が接続されるＶＢＵＳ端子に印加可能な電圧と、当該ＶＢＵＳ端子を介して流れる電流の上限は、ＵＳＢ規格によって決められている（例えば、ＵＳＢ２．０において５Ｖおよび０．５Ａ、ＵＳＢ３．０において５Ｖおよび０．９Ａ等）。そこで、ＵＳＢ機器においては、ＶＢＵＳ端子から計測回路を介して供給される電流を昇圧回路によって昇圧して後段の負荷に電力を供給する。この結果、ＶＢＵＳ端子に印加される電圧がＵＳＢ規格の上限以下の電圧であったとしても、後段の負荷に対してはより大きい電圧を印加することができる。
【０００７】
さらに、ＵＳＢ機器は計測回路を備えており、ＵＳＢ接続口のＶＢＵＳ端子から供給される電流の電流値を計測し、昇圧回路は当該電流値に応じたデューティ比で電圧を上昇させる。従って、当該電流値が過大になる場合には電圧の上昇が抑制されるようにデューティ比を変化させることができる。電圧の上昇が抑制されると当該電流値も抑制されるため、このような電流値によるデューティ制御の仕組みを利用すれば、電流値に上限を設けながら電圧を昇圧させることができる。
【０００８】
そこで、当該電流値の上限がＵＳＢ規格において許容される電流値の上限以下となるようにすることで、ＶＢＵＳ端子に流れる電流値をＵＳＢ規格の上限以下にすることができる。この結果、簡易な構成によって、昇圧回路の後段の負荷においてＵＳＢ規格の制限を超えた電圧の電力を利用することが可能になる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態にかかるＵＳＢ機器の使用態様を説明する説明図である。
【図２】充電回路の概略構成を示すブロック図である。
【図３】充電回路の構成例を示す回路図である。
【図４】充電回路の構成例のシミュレート結果である。
【図５】デューティ比の差異を説明するための図である。
【図６】デューティ制御のための信号生成を説明するための図である。
【図７】デューティ制御のための信号を説明するための図である。
【発明を実施するための形態】
【００１０】
ここでは、下記の順序に従って本発明の実施の形態について説明する。
（１）ＵＳＢ機器の構成：
（１−１）充電回路の構成：
（２−１）スイッチ回路の構成：
（２−２）計測回路の構成：
（２−３）昇圧回路の構成：
（２−４）遅延回路の構成：
（３）他の実施形態：
【００１１】
（１）ＵＳＢ機器の構成：
図１は、本発明の実施形態にかかるＵＳＢ機器の使用態様を説明する説明図である。本実施形態にかかるＵＳＢ機器１０は、ホスト２５とＵＳＢケーブルによって接続される。すなわち、ＵＳＢの規格において電力供給を受けるＵＳＢ機器１０が本発明の一実施形態であり、ＵＳＢ機器１０はホスト２５から電力供給を受ける。
【００１２】
ＵＳＢ機器１０は充電回路２０を備えており、ホスト２５が備えるＵＳＢ接続口２５ａと充電回路２０が備えるＵＳＢ接続口２０ａとがＵＳＢケーブルＣによって接続される。充電回路２０のＵＳＢ接続口２０ａは、少なくとも電力供給を受けるＶＢＵＳ端子を備えており、充電回路２０はＵＳＢケーブルＣを介して供給された電力を利用して二次電池を充電することができる。ＵＳＢ機器１０は、当該二次電池に充電された電力を利用して駆動可能である。
【００１３】
本実施形態においてＵＳＢ機器１０は、ＵＳＢ規格を二次電池への充電を行うために利用しているが、むろん、ＵＳＢ規格の利用態様は種々の態様が想定可能であり、ＵＳＢ機器１０がＵＳＢ規格によって給電されて駆動する態様であってもよいし、ＵＳＢ規格の信号線によってＵＳＢ機器１０と他の機器とで情報が授受されてもよい。
【００１４】
ＵＳＢ規格においては、ＶＢＵＳ端子に印加される電圧、ＶＢＵＳ端子を流れる電流、ＶＢＵＳ端子に接続されるコンデンサーの容量に上限が決められている。例えば、ＵＳＢ３．０の場合、電圧の上限値が５Ｖ、電流の上限値が０．９Ａ、コンデンサー容量の上限値が１０μＦと決められている。本実施形態において、二次電池を充電する際に必要となる電圧はＵＳＢ規格上の電圧の上限値よりも大きいため、充電回路２０においてはＶＢＵＳ端子に印加される電圧を昇圧して必要な電圧値を生成する。
【００１５】
しかし、単に昇圧を行おうとすると、ＶＢＵＳ端子を流れる電流の電流値が上限値を超えることや、容量が上限値を超えたコンデンサーが制限なくＶＢＵＳ端子に接続されることが懸念される。そこで、充電回路２０においては、電圧および電流の上限値を超えない、または規格で禁止されていない態様でコンデンサーの接続が行われるように回路が構成されている。
【００１６】
（１−１）充電回路の構成：
図２は、充電回路２０の概略構成を示すブロック図である。図２においては、ホスト２５を直流電源として模式的に示し、二次電池を充電する充電装置を負荷抵抗Ｒｂとして模式的に示している。また、図２においてはホスト２５から延びるＵＳＢケーブルの電源線がＶＢＵＳ端子２０ａ１に接続されていることを模式的に示している。
【００１７】
充電回路２０は、スイッチ回路３０、計測回路４０、遅延回路５０、昇圧回路６０を備えている。スイッチ回路３０、計測回路４０、遅延回路５０、昇圧回路６０は、図２に示すようにＶＢＵＳ端子２０ａ１と負荷抵抗Ｒｂ（充電装置）との間に配置され、本実施形態においてはＶＢＵＳ端子２０ａ１側から負荷抵抗Ｒｂ側に向けてスイッチ回路３０、計測回路４０、遅延回路５０、昇圧回路６０の順に配置されている。
【００１８】
スイッチ回路３０は、ＶＢＵＳ端子２０ａ１と計測回路４０とをつなぐ回路であり、ＶＢＵＳ端子２０ａ１から計測回路４０への導通の程度を制御する回路である。すなわち、スイッチ回路３０は、ＶＢＵＳ端子２０ａ１に対してＵＳＢケーブルの電源端子が接続された後、計測回路４０に作用する電圧が所定のスイッチオン時間をかけて徐々に上昇し、所定のスイッチオン時間経過後にＶＢＵＳ端子２０ａ１に印加された電圧が計測回路４０に作用するようにスイッチングを行う。
【００１９】
この構成であれば、ＶＢＵＳ端子２０ａ１に対してＵＳＢケーブルが接続された直後において、後段の回路、例えば、昇圧回路６０に対してラッシュ電流が流れることを効果的に防止することができる。従って、昇圧回路６０が昇圧のためにＵＳＢ規格における制限（１０μＦ）を超える容量のコンデンサーを備えていたとしても、ＵＳＢ規格において禁止されていない状態で当該コンデンサーを備えた昇圧回路６０を利用することができる（当該コンデンサーに起因する過度のラッシュ電流が発生しないように構成することができる）。
【００２０】
計測回路４０は、ＶＢＵＳ端子２０ａ１から供給される電流の電流値を計測する回路である。また、昇圧回路６０は、計測回路４０および遅延回路５０と接続し、ＶＢＵＳ端子２０ａ１からスイッチ回路３０，計測回路４０，遅延回路５０を介して供給される電流の電圧を、計測回路４０が計測した電流値に応じたデューティ比で上昇させる回路である。
【００２１】
本実施形態において、計測回路４０は、ＶＢＵＳ端子２０ａ１から延びる配線に挿入された抵抗素子を備えており（詳細は後述）、当該抵抗素子に印加される電圧値が当該抵抗素子に流れる電流に比例することを利用して電流値を計測する。
【００２２】
昇圧回路６０は、コイルとコンデンサーとの間の導通と非導通とをトランジスターによって切り替える事によってコイルに印加された電圧を昇圧させる回路を備えている。すなわち、トランジスターのオンとオフに応じて、コンデンサーへの充電とコンデンサーからの放電が繰り返されることで昇圧回路６０に入力された電圧（ＶＢＵＳ端子２０ａ１に印加された電圧と実質的に同じ）を昇圧する。当該トランジスターにおけるオン時間とオフ時間との比がデューティ比である。なお、本実施形態において、昇圧回路６０が備えるトランジスターの容量は、例えば、４７μＦであり、ＵＳＢ規格の上限値である１０μＦより大きい（詳細は後述）。
【００２３】
計測回路４０によって計測された電流値は、昇圧回路６０におけるデューティ比を制御するために利用される。すなわち、計測回路４０は、当該電圧値に応じて変化する信号を出力する配線Ｗｉを備えている。本実施形態において当該配線Ｗｉには、昇圧回路６０が接続されており、配線Ｗｉには、計測対象の電流値が基準電流値より大きい場合にデューティ比を低下させ、計測対象の電流値が基準電流値より小さい場合にデューティ比を上昇させるための信号が出力される。
【００２４】
遅延回路５０は、昇圧回路６０のコンデンサーへの充電タイミングを遅延させる回路である。すなわち、遅延回路５０は、ＶＢＵＳ端子２０ａ１から供給された電力が昇圧回路６０に対して供給された直後ではなく、所定の遅延時間経過後に昇圧回路６０の昇圧が開始するように昇圧回路６０を制御する。具体的には、本実施形態においては、昇圧回路６０でトランジスターのオンオフを切り替える制御を実行するために、上述の配線Ｗｉが接続される端子が既定の基準電圧に設定されることが必要である。
【００２５】
そこで、本実施形態において遅延回路５０は、配線Ｗｉに接続された配線Ｗｖを備えており、スイッチ回路３０による導通が開始された後、配線Ｗｉが接続される端子の電圧が徐々に上昇して既定の基準電圧となるように配線Ｗｖの電圧を変化させる。この結果、昇圧回路６０においては、電力の供給開始後、所定の遅延時間が経過した後に昇圧を開始する。この構成によれば、ＶＢＵＳ端子２０ａ１と昇圧回路６０とが導通した瞬間に大きなラッシュ電流が昇圧回路６０のコンデンサーに流れることを防止することができる。
【００２６】
以上のような本実施形態において、充電回路２０は、ＶＢＵＳ端子２０ａ１からスイッチ回路３０、計測回路４０、遅延回路５０を介して供給される電圧を昇圧回路６０によって昇圧して充電装置に対して供給する。従って、ＶＢＵＳ端子２０ａ１に印加される電圧がＵＳＢ規格の上限以下の電圧であったとしても、後段の充電装置に対してより大きい電圧を印加することができ、充電装置によって二次電池を充電することができる。
【００２７】
さらに、充電回路２０は計測回路４０を備えており、ＵＳＢ接続口２０ａのＶＢＵＳ端子２０ａ１から供給される電流の電流値を計測し、昇圧回路６０は電流値が基準電流値より大きい場合にデューティ比を低下させながら電圧を上昇させる。従って、当該電流値が過大になる場合には電圧の上昇が抑制される。電圧の上昇が抑制されると当該電流値も抑制されるため、このような電流値によるデューティ制御の仕組みを利用すれば、電流値に上限を設けながら電圧を昇圧させることができる。
【００２８】
なお、本実施形態においては、計測回路４０で計測される電流値の上限がＵＳＢ規格において許容される電流値の上限以下となるように上述の基準電流値が決定され、電流値と基準電流値との大小関係を比較できるように計測回路４０の素子が選定されている。また、昇圧回路６０においては、当該比較の結果として得られるデューティ比で昇圧が行われることで、ＶＢＵＳ端子２０ａ１に流れる電流値をＵＳＢ規格の上限以下に抑制しながら昇圧を行うことができるように素子が選定されている。以上の構成によれば、簡易な構成によって、昇圧回路６０の後段の充電装置においてＵＳＢ規格の制限を超えた電力を利用することが可能になる。
【００２９】
（２−１）スイッチ回路の構成：
次に、各回路の具体例を詳細に説明する。図３は、スイッチ回路３０、計測回路４０、遅延回路５０、昇圧回路６０の構成例を示す図である。以下、各回路の主な素子を参照しながら各回路の機能を説明する。スイッチ回路３０は、ＦＥＴ０（Field Effect Transistor）を備えており、ＦＥＴ０のソースがＶＢＵＳ端子２０ａ１、ドレインが計測回路４０に延びる配線に接続されている。従って、ＦＥＴ０のオンオフによってＶＢＵＳ端子２０ａ１に供給された電力を後段の計測回路４０以後に伝達するか否かを制御することができる。
【００３０】
ＦＥＴ０のドレイン、ゲート間にはコンデンサーＣｓが接続され、ＦＥＴ０のゲートとグラウンド間には抵抗素子Ｒｓが接続されている。スイッチ回路３０への電力供給直後（すなわち、ＦＥＴ０がオンした直後）の、コンデンサーＣｓへの充電が行われている間においては、ＦＥＴ０のソースからドレインに流れた電流がコンデンサーＣｓの充電に利用され、コンデンサーＣｓの充電が進むにつれて電流は計測回路４０側へと流れ始め、やがて充電が完了すると電流のほぼ全てが計測回路４０側に流れる。
【００３１】
昇圧回路６０による昇圧が開始されていないという前提であれば、コンデンサーＣｓの挙動を単純化して記述することができる。すなわち、この場合におけるコンデンサーＣｓへの充電時間ｔは、コンデンサーＣｓの容量を記述する式Ｑ＝ＣＶにおける電荷Ｑを電流の時間積分と表現し、式変形することでｔ＝（Ｃ・Ｖ）／ｉと記述できる。なお、ＱはコンデンサーＣｓの電荷、Ｃはコンデンサーの容量、Ｖはコンデンサーの電圧、ｉはコンデンサーを流れる電流である。ここで、コンデンサーＣｓへの充電時間ｔにおいては、電流ｉがコンデンサーＣｓから抵抗素子Ｒｓに流れると見なせば、充電時間ｔは（Ｃ・Ｖvbus）／（（Ｖvbus−Ｖgs）／Ｒｓ）と記述することができる。ここで、ＶvbusはＶＢＵＳ端子２０ａ１に印加された電圧、ＶgsはＦＥＴ０のソース、ゲート間電圧である。
【００３２】
さらに、コンデンサーＣｓへの充電が完了した後、ＦＥＴ０のドレインから計測回路４０側に流れる電流値を決定する支配的な素子は、コンデンサーＣ1、Ｃ2である。すなわち、充電完了後の電流値は、Ｑ＝ＣＶにおける電荷Ｑを電流の時間積分と表現し、式変形することでｉ＝（Ｃ・Ｖ）／ｔと記述できる。ここで、ＣはコンデンサーＣ1、Ｃ2の合成容量であり、ＶはコンデンサーＣ1、Ｃ2に印加される電圧であり、ｔはコンデンサーＣ1、Ｃ2への充電が完了するまでの時間である。なお、当該ｔをスイッチオン時間とも呼ぶ。
【００３３】
従って、充電完了後の電流値ｉは、ｉ＝（（Ｃ1＋Ｃ2）・Ｖvbus）／（（Ｃｓ・Ｖvbus）／（（Ｖvbus−Ｖgs）／Ｒｓ））と記述することができる。ここで、Ｃ1、Ｃ2はコンデンサーＣ1、Ｃ2の容量、ＣｓはコンデンサーＣｓの容量である。当該ｉがＵＳＢ規格の電流値の上限以下となるように、コンデンサーＣ1、Ｃ2の容量に応じてコンデンサーＣｓの容量および抵抗素子Ｒｓの抵抗値を決定すれば、ＵＳＢ規格の電流値の上限以下となるようにＶＢＵＳ端子２０ａ１から計測回路４０へ電力を供給することができる。
【００３４】
図４は、図３に示す回路のシミュレート結果を示す図であり、横軸が時間、左の縦軸が電圧値、右の縦軸が電流値である。このグラフにおいては、ＶＢＵＳ端子２０ａ１に流れる電流Ｉ（黒い線）と、昇圧回路６０の出力電圧Ｖout（充電装置に印加される電圧：グレーの線）を示している。同図に示すように、時刻０ｓでＶＢＵＳ端子２０ａ１への電力の供給が開始されると、ＶＢＵＳ端子２０ａ１に流れる電流は急に増加した後、時刻ｔ1の直前まで徐々に上昇する。一方、ＶＢＵＳ端子２０ａ１に流れる電流値の増加とともに昇圧回路６０の出力電圧Ｖoutは上昇するが、時刻ｔ1における出力電圧はＶvbusと同等である。従って、この段階において昇圧回路６０の昇圧は開始されていない。また、図４に示すグラフにおけるスイッチオン時間（０（ｓ）〜ｔ1（ｓ）まで）において、電流値はＵＳＢ規格の電流値の上限であるＩmaxより小さい。
【００３５】
（２−２）計測回路の構成：
計測回路４０は、スイッチ回路３０のＦＥＴ０のドレインから延びる配線に直列に接続された微小抵抗Ｒｍを備えている。微小抵抗Ｒｍの両端は同一抵抗値の抵抗素子Ｒ1を介してオペアンプＡ1に接続されている。微小抵抗Ｒｍの高電位側（＋）の端子は、抵抗素子Ｒ1を介してオペアンプＡ1の非反転入力端子（＋）に接続され、微小抵抗Ｒｍの低電位側（−）の端子は、抵抗素子Ｒ1を介してオペアンプＡ1の反転入力端子（−）に接続される。従って、オペアンプＡ1は、微小抵抗Ｒｍにおいて高電位側（＋）から低電位側（−）に電流が流れるとハイレベルの信号を出力し、微小抵抗Ｒｍに電流が流れないと出力がローレベルになる。
【００３６】
オペアンプＡ1の出力は抵抗素子を介してトランジスターＴｒ1のベースＢに接続されており、トランジスターＴｒ1のエミッターＥとグラウンドの間には抵抗素子Ｒ2が接続されている。一方、微小抵抗Ｒｍの高電位側（＋）とグラウンドの間には抵抗素子Ｒ3，Ｒ4が接続されている。抵抗素子Ｒ1と抵抗素子Ｒ2との間に存在するトランジスターＴｒ1のエミッターＥはオペアンプＡ2の反転入力端子（−）に接続される。抵抗素子Ｒ3，Ｒ4の間はオペアンプＡ2の非反転入力端子（＋）に接続される。
【００３７】
微小抵抗Ｒｍに高電位側（＋）から低電位側（−）に電流が流れ、オペアンプＡ1からハイレベルの信号が出力されると、トランジスターＴｒ1がオンになり、微小抵抗Ｒｍの高電位側の電圧が抵抗素子Ｒ1および抵抗素子Ｒ2によって分圧される。また、微小抵抗Ｒｍの高電位側の電圧は、抵抗素子Ｒ3，Ｒ4によって分圧される。これらの分圧された電圧はオペアンプＡ2の各端子に印加され、オペアンプＡ2は、各端子に印加された電圧の大小に応じたレベルとなる。
【００３８】
そして、本実施形態においては、抵抗素子Ｒ2の高電位側（＋）の電位が微小抵抗Ｒｍの電位差の所定倍の電圧となるように抵抗素子Ｒ1と抵抗素子Ｒ2の抵抗値が設定されている。当該所定倍の電圧は、微小抵抗Ｒｍに流れる電流値に比例するため、当該所定倍の電圧によってＶＢＵＳ端子２０ａ１から流れる電流値が計測されると見なすことができる。
【００３９】
さらに、本実施形態においては、抵抗素子Ｒ4の高電位側（＋）の電位が、抵抗素子Ｒ2の高電位側（＋）の電位に対する比較対象基準となるように抵抗素子Ｒ3，Ｒ4の抵抗値が設定されている。すなわち、計測回路４０においては、ＶＢＵＳ端子２０ａ１から流れる電流値を計測対象としており、抵抗素子Ｒ4の高電位側の電位（グラウンドとの電位差）が当該計測対象の電流値と比較される基準電流値と見なされるように、抵抗値が設定されている。
【００４０】
オペアンプＡ2の出力は、抵抗素子Ｒ4の高電位側（＋）の電位が抵抗素子Ｒ2の高電位側（＋）の電位よりも大きい場合にハイレベルとなり、抵抗素子Ｒ4の高電位側（＋）の電位が抵抗素子Ｒ2の高電位側（＋）の電位よりも小さい場合にローレベルとなる。オペアンプＡ2の出力には抵抗素子およびツェナーダイオードが接続されているため、オペアンプＡ2の出力がハイレベルの場合、ツェナーダイオードの影響により、その先の配線Ｗｉに影響は与えない。オペアンプＡ2の出力がローレベルの場合、ツェナーダイオードの先の配線Ｗｉの電位を下げるように作用する。
【００４１】
従って、計測回路４０において、スイッチ回路３０から計測回路４０に流れる電流の電流値が抵抗素子Ｒ4の高電位側の電位で示される基準電流値よりも小さい場合には、オペアンプＡ2の出力がハイレベルとなり、ツェナーダイオードの影響により、その先の配線Ｗｉに影響は与えない状態となる。一方、スイッチ回路３０から計測回路４０に流れる電流の電流値が抵抗素子Ｒ4の高電位側の電位で示される基準電流値よりも大きい場合には、オペアンプＡ2の出力がローレベルとなり、計測回路４０は、ツェナーダイオードの先の配線Ｗｉの電位を下げるように作用する。
【００４２】
（２−３）昇圧回路の構成：
昇圧回路６０は、計測回路４０の微小抵抗Ｒｍから延びる配線に対して直列に接続されたコイルＬを備える。また、昇圧回路６０は、当該コイルＬから充電装置（負荷抵抗Ｒｂ）までの間の配線とグラウンドとの間に並列に接続されたＦＥＴ１（Field Effect Transistor）およびコンデンサーＣ2を備えている。また、コイルＬとコンデンサーＣ2との間の配線には、ツェナーダイオードが接続されている。以上の構成により、昇圧回路６０においては、ＦＥＴ１のオンとオフとを繰り返すことにより、コイルＬに入力される電力の電圧を昇圧して充電装置に対して印加することができる。
【００４３】
昇圧回路６０は、さらに、ＰＷＭ部６０ａと三角波生成部６０ｂと抵抗素子Ｒo1，Ｒo2，Ｒr1，Ｒr2を備えている。三角波生成部６０ｂは、オペアンプＡ3および抵抗素子Ｒs1，Ｒs2を備えるシュミット回路と、オペアンプＡ4および抵抗素子Ｒi，コンデンサーＣiを備える積分回路を備えている。シュミット回路は、方形波を出力する回路であり、オペアンプＡ3の反転入力端子（−）には昇圧回路６０への入力電圧が抵抗素子Ｒt1，Ｒt2によって分圧された電圧が印加される。オペアンプＡ3の非反転入力端子（＋）にはオペアンプＡ3，Ａ4の出力の電位差が抵抗素子Ｒs1，Ｒs2によって分圧された電圧が印加される。従って、シュミット回路からは、両電圧の比較結果に応じて方形波が出力される。
【００４４】
一方、積分回路においてオペアンプＡ4は、抵抗素子Ｒiに印加される電圧のレベルに応じて正または負の一定の傾きで変化する（直線的に変化する）電圧を出力する。従って、積分回路からは、シュミット回路における方形波のレベルに応じて正または負の傾きの電圧、すなわち、三角波が出力される。図６は、横軸が時間、縦軸が電圧のグラフであり、オペアンプＡ4から出力される三角波Ｖ4を一点鎖線によって示している。
【００４５】
ＰＷＭ部６０ａは、オペアンプＡ5，Ａ6を備えている。オペアンプＡ5の反転入力端子（−）には、昇圧回路６０の出力電圧Ｖoutが抵抗素子Ｒo1，Ｒo2で分圧された電圧Ｖosが入力される。オペアンプＡ5の非反転入力端子（＋）には、昇圧回路６０の入力電圧Ｖinが抵抗素子Ｒr1，Ｒr2で分圧された電圧Ｖrefが入力される。従って、オペアンプＡ5は、電圧Ｖrefから電圧Ｖosとの差を増幅した電圧を出力する。ここで、電圧Ｖosが出力電圧Ｖoutを間接的に示す電圧であり、電圧Ｖrefが基準電圧であると見なすと、オペアンプＡ5は、出力電圧Ｖoutを間接的に示す電圧Ｖosと基準電圧Ｖrefとの差が大きいほど大きい値の電圧を出力し、出力電圧Ｖoutを間接的に示す電圧Ｖosが基準電圧Ｖrefに近づくほど小さい値の電圧を出力する。
【００４６】
図６においては、オペアンプＡ5から出力される電圧の例を実線で示している。この例において、電圧Ｖ5は一定であるが、実際には、出力電圧Ｖoutを間接的に示す電圧Ｖosと基準電圧Ｖrefとの差の大きさに応じて電圧Ｖ5の値は変化する。例えば、基準電圧Ｖref＞電圧Ｖosの状況において、基準電圧Ｖrefが一定であり、電圧Ｖosが大きくなると電圧Ｖ5は低下する。また、電圧Ｖosが一定であり、基準電圧Ｖrefが小さくなると電圧Ｖ5は低下する。基準電圧Ｖrefが電圧Ｖosよりも小さくなると、電圧Ｖ5はローレベルになり、電圧Ｖ5は、オペアンプＡ4が出力する三角波Ｖ4の最小値よりも小さい値となり、電圧Ｖ5と三角波Ｖ4とが比較し得る値とならない。
【００４７】
オペアンプＡ5の出力はオペアンプＡ6の非反転入力端子（＋）に入力され、三角波生成部６０ｂのオペアンプＡ4の出力はオペアンプＡ6の反転入力端子（−）に入力される。従って、電圧Ｖosと基準電圧Ｖrefとの差を増幅した電圧Ｖ5を基準レベルの電圧と見なしたとき、オペアンプＡ6は、基準レベルの電圧Ｖ5と三角波との比較結果に応じてハイレベルとローレベルとが変化する信号を出力する。三角波と基準レベルの電圧とが比較され、一方が他方より大きい場合にハイレベル、一方より他方が小さい場合にローレベルとなる信号は、基準レベルの電圧の大きさによってデューティ比が変化する方形波であると見なすことができる。
【００４８】
図７は、オペアンプＡ6の出力例を説明するグラフであり、横軸が時間、縦軸が電圧のグラフ上にオペアンプＡ6が出力する電圧Ｖ6を実線で示している。同図７は、図６における三角波Ｖ4と基準レベルの電圧Ｖ5とによって出力される電圧Ｖ6を例示している。すなわち、図６に示すグラフにおいて、時刻Ｔ1〜Ｔ2，Ｔ3〜Ｔ4においては、三角波Ｖ4が基準レベルの電圧Ｖ5より大きい。従って、これらの期間においてオペアンプＡ6の出力はローレベルになる。時刻Ｔ2〜Ｔ3，Ｔ4〜Ｔ5においては、三角波Ｖ4が基準レベルの電圧Ｖ5より小さい。従って、これらの期間においてオペアンプＡ6の出力はハイレベルになる。この結果、図６に示す電圧を入力とした場合に、オペアンプＡ6の出力は、図７に示すような方形波になる。
【００４９】
オペアンプＡ6の出力は、ＦＥＴ１のゲートに印加されており、オペアンプＡ6の出力がハイレベルの場合にＦＥＴ１がオンになり、オペアンプＡ6の出力がローレベルの場合にＦＥＴ１がオフになる。昇圧回路６０においては、当該ＦＥＴ１のスイッチング動作により昇圧を行う。
【００５０】
本実施形態においては、出力電圧Ｖoutを間接的に示す電圧Ｖosが大きくなって、基準電圧Ｖrefとの差分が小さくなるほど、オペアンプＡ5の出力である基準レベルの電圧Ｖ5が低下し、ＦＥＴ１がオンになっている時間が短くなるように各素子が選定されている。従って、ＰＷＭ部６０ａにおいては、出力電圧Ｖoutを間接的に示す電圧Ｖosが大きくなるほど、デューティ比が低下し、昇圧回路６０に流入する電流量が抑制されるように構成されている。
【００５１】
さらに、昇圧回路６０においては、基準電圧Ｖrefが電圧Ｖosよりも大きい場合にオペアンプＡ5から出力される電圧が出力と三角波とが、オペアンプＡ6によって比較されることによって、有効なデューティ比が定義される。従って、基準電圧Ｖrefが電圧Ｖosよりも小さい場合には、有効なデューティ比が定義されず、昇圧は開始されない。本実施形態においては、この構成を利用して計測回路４０による測定結果に基づいてデューティ比を変化させる。
【００５２】
上述のように、計測回路４０は、配線Ｗｉを介して昇圧回路６０と接続されており、昇圧回路６０側において配線Ｗｉが接続される端子は、抵抗素子Ｒr1，Ｒr2の間の端子である。スイッチ回路３０から計測回路４０に流れる電流の電流値が抵抗素子Ｒ4の高電位側の電位で示される基準電流値よりも小さい場合には、計測回路４０においてオペアンプＡ2の出力がハイレベルとなり、ツェナーダイオードの影響により、その先の配線Ｗｉに影響は与えない状態となる。従って、スイッチ回路３０から計測回路４０に流れる電流（遅延回路５０や昇圧回路６０に供給される電流）の電流値が基準電流値よりも小さい場合、計測回路４０は、昇圧回路６０に影響を与えない。
【００５３】
一方、スイッチ回路３０から計測回路４０に流れる電流の電流値が抵抗素子Ｒ4の高電位側の電位で示される基準電流値よりも大きい場合には、オペアンプＡ2の出力がローレベルとなり、計測回路４０は、ツェナーダイオードの先の配線Ｗｉの電位を下げるように作用する。従って、スイッチ回路３０から計測回路４０に流れる電流（遅延回路５０や昇圧回路６０に供給される電流）の電流値が基準電流値よりも大きい場合、計測回路４０は、昇圧回路６０の基準電圧Ｖrefを下げるように作用する。
【００５４】
この結果、昇圧回路６０においては、出力電圧Ｖoutを間接的に示す電圧Ｖosと基準電圧Ｖrefとの差が小さくなり、オペアンプＡ5の出力は低下する。図６に示す例であれば、基準レベルの電圧Ｖ5が低下する。一方、三角波Ｖ4は変化しないため、三角波Ｖ4が基準レベルの電圧Ｖ5より大きい期間が長くなり、オペアンプＡ6の出力がハイレベルである期間が短くなる。従って、ＦＥＴ１がオンとなっている時間が短くなり、デューティ比が低下する。
【００５５】
このように、昇圧回路６０におけるデューティ比が低下すると、昇圧回路６０に流れる電流が少なくなる。本実施形態においては、このように、計測回路４０による計測結果に基づいて電流値を抑制する構成が採用されており、昇圧回路６０等に流れる電流の電流値がＵＳＢ規格の上限値を超えないように構成されている。
【００５６】
すなわち、本実施形態においては、当該電流量の抑制の結果、昇圧回路６０に流入する電流がＵＳＢ規格の電流の上限値を超えないように各素子が選定されている。具体的には、図４に示すように、昇圧回路６０による電圧上昇が行われた後であっても、電流の最大値がＵＳＢ規格の電流値の上限であるＩmaxより小さくなるように回路素子が選定されている。このため、ＶＢＵＳ端子２０ａ１から供給された電力が、昇圧回路６０に対して入力されて昇圧回路６０によって昇圧が行われると、ＵＳＢ規格の電流の上限値を超えない範囲で昇圧が行われ、昇圧された電圧の電力が充電装置に印加される。
【００５７】
図５は、デューティ比の差異を説明するためのグラフであり、図４に示すグラフにおいて電流Ｉが減少する期間内の出力電圧Ｖoutと電流Ｉが増加する期間内の出力電圧Ｖoutとを抜き出し、並べて示すグラフである。具体的には、図５は、図４に示す時刻ｔ3における出力電圧Ｖoutを抜き出して一点鎖線で示し、時刻ｔ4における出力電圧Ｖoutを抜き出して実線で示している。なお、図５においては、両電圧が比較できるように、横軸および縦軸方向に値をシフトさせて並べて示している。
【００５８】
電圧Ｖosと基準電圧Ｖrefとの差分が小さくなってＦＥＴ１がオンになっている時間が短くなると、図５において一点鎖線で示すように出力電圧Ｖoutがハイレベルとなっている期間が短くなる。また、電圧Ｖosと基準電圧Ｖrefとの差分が大きくなってＦＥＴ１がオンになっている時間が長くなると、図５において一点鎖線で示すように出力電圧Ｖoutがハイレベルとなっている期間が長くなる。
【００５９】
この結果、双方の例において出力電圧Ｖoutは上昇するものの、出力電圧Ｖoutがハイレベルとなっている期間が短い場合には出力電圧Ｖoutがハイレベルとなっている期間が長い場合と比較して昇圧の程度が抑制される。また、出力電圧Ｖoutがハイレベルとなっている期間が短い期間、例えば、時刻ｔ3において、電流は減少する。この結果、ＶＢＵＳ端子２０ａ１に流れる電流Ｉは、ＵＳＢ規格での上限値Ｉmaxを超えない。すなわち、本実施形態においては、抵抗素子Ｒ4の高電位側の電位で示される基準電流値と抵抗素子Ｒ2の高電位側の電位で示される電流の計測値との比較結果によって昇圧回路６０における昇圧の程度が抑制されることで、電流値がＵＳＢ規格の上限値を超えないように、計測回路４０の各素子が選定されている。
【００６０】
なお、昇圧回路６０においては、出力電圧Ｖoutが充電装置で必要とされる電圧Ｖnとなるように回路素子が選定されている。当該電圧ＶnはＵＳＢ規格における電圧の上限値より大きい値である。従って、ＶＢＵＳ端子２０ａ１から供給された電力が、昇圧回路６０に対して入力されて昇圧回路６０によって昇圧が行われると、ＵＳＢ規格の電圧の上限値を超え、充電装置で必要とされる電圧Ｖnとなるいように昇圧が行われ、昇圧された電圧の電力が充電装置に印加される。
【００６１】
（２−４）遅延回路の構成：
遅延回路５０は、トランジスターＴｒ2とコンデンサーＣdと抵抗素子Ｒdを備えている。コンデンサーＣdおよび抵抗素子Ｒdは直列に接続されるとともに、コンデンサーＣdの一方の端子が計測回路４０から昇圧回路６０に延びる配線（昇圧回路６０の入力端子（電圧がＶinとなる端子））に接続され、抵抗素子Ｒdの一方の端子はグラウンドに接続される。コンデンサーＣｓと抵抗素子Ｒdとの間にはトランジスターＴｒ2のベースＢが接続される。トランジスターＴｒ2のコレクターＣは、配線Ｗvを介して昇圧回路６０における基準電圧Ｖrefの端子に接続される。トランジスターＴｒ2のエミッターＥはグラウンドに接続される。
【００６２】
計測回路４０から電力が遅延回路５０に供給されると、コンデンサーＣdの充電が開始されるが、充電開始直後においては電圧Ｖinの大半が抵抗素子Ｒdに印加され、トランジスターＴｒ2がオンになる。一方、コンデンサーＣdの充電が徐々に進むと、コンデンサーＣdに印加される電圧が徐々に高くなり、抵抗素子Ｒdに印加される電圧が徐々に低下し、やがてトランジスターＴｒ2がオフになる。
【００６３】
トランジスターＴｒ2がオンである場合、トランジスターＴｒ2を介して配線Ｗvがグラウンドに接続されるため、昇圧回路６０の基準電圧Ｖrefはほぼグラウンド電位となる。従って、トランジスターＴｒ2がオンである状態において、基準電圧Ｖrefが電圧Ｖosより大きくなることはなく、オペアンプＡ5から有効なデューティ比を設定するための基準レベルの電圧は出力されない。従って、昇圧回路６０において昇圧は行われない。
【００６４】
一方、トランジスターＴｒ2がオフになると、昇圧回路６０の抵抗素子Ｒr1，Ｒr2の間の端子がグラウンドと切り離された状態になる。従って、昇圧回路６０は、入力電圧を昇圧し得る状態となる。ただし、本実施形態において抵抗素子Ｒr2には、ソフトスタートのためのコンデンサーＣssが並列に接続されているため、基準電圧Ｖrefは徐々に上昇する。すなわち、昇圧回路６０への入力電圧Ｖinが印加される配線から見ると、コンデンサーＣssの充電が完了するまでの間、コンデンサーＣssと抵抗素子Ｒr2との並列回路が抵抗素子Ｒr1に接続された状態に見える。コンデンサーＣssへの充電が完了すると、昇圧回路６０への入力電圧Ｖinが印加される配線からは、抵抗素子Ｒr1と抵抗素子Ｒr2との直列回路に見える。
【００６５】
トランジスターＴｒ2がオンからオフに切り替えられた直後にほぼグラウンド電位であった基準電圧Ｖrefは、コンデンサーＣssの作用により、徐々に上昇し、最終的に、入力電圧Ｖinを抵抗素子Ｒr1，Ｒr2で分圧した電圧になる。従って、トランジスターＴｒ2がオフになった後、徐々に基準電圧Ｖrefが上昇し、有効なデューティ比が設定される状態となる。このため、基準電圧Ｖrefが上昇し、有効なデューティ比が設定される状態になってから昇圧回路６０による昇圧が開始される。
【００６６】
本実施形態において遅延回路５０は、昇圧回路６０への入力電圧の供給開始から、昇圧の開始までの間にタイムラグを設けることが可能であり、この時間を遅延時間と呼ぶ。本実施形態において、当該遅延時間はスイッチオン時間よりも長い。例えば、図４に示すグラフにおいて、スイッチオン時間は０（ｓ）からｔ1（ｓ）までの間の時間であり、遅延時間は０（ｓ）からｔ2（ｓ）までの間の時間である。従って、本実施形態においては、スイッチ回路３０より後段の回路とＶＢＵＳ端子２０ａ１との導通が時刻ｔ1において完了した後、時刻ｔ2において昇圧回路６０による昇圧を開始させ、さらに、徐々にデューティ比を上昇させることができる。このため、昇圧回路６０の起動時にラッシュ電流が過度に大きくなることを防止することができる。
【００６７】
（３）他の実施形態：
以上の実施形態は本発明を実施するための一例であり、他にも種々の実施形態を採用可能である。例えば、昇圧回路６０の出力電圧が供給される対象は充電装置に限定されず、ＵＳＢ規格の電圧の上限値よりも高い電圧が必要になる任意の装置に適用可能である。また、図２に示すＵＳＢ機器の充電回路２０から一部の回路が省略された回路が構成されても良い。例えば、スイッチ回路３０、遅延回路５０のいずれかまたは双方が省略されるＵＳＢ機器が構成されても良い。
【００６８】
さらに、図２に示す遅延回路５０は、種々の位置に配置されてよく、図２に示すように計測回路４０と昇圧回路６０とをつなぐ配線に遅延回路５０が備えられていてもよいし、ＶＢＵＳ端子２０ａ１と計測回路４０とをつなぐ配線に遅延回路５０が備えられていてもよい。ＵＳＢ接続口は、ＵＳＢケーブルのコネクタを接続可能な接続口であれば良く、電源線が接続されるＶＢＵＳ端子を有している。ＵＳＢ規格の種類（世代（２．０，３．０等）やタイプ（ｔｙｐｅ−Ａ等））は特に限定されず、電圧および電流に上限が設定された規格であれば良い。
【００６９】
計測回路は、ＵＳＢ接続口と接続し、ＵＳＢ接続口のＶＢＵＳ端子から供給される電流の電流値を計測する回路であれば良い。すなわち、計測回路は、デューティ比を電流値によって制御することができるような回路構成を有していればよく、例えば、ＵＳＢ接続口のＶＢＵＳ端子から供給される電流の電流値に応じて変化する信号を昇圧回路のデューティ比を制御可能な端子に対して出力する回路等によって構成可能である。
【００７０】
電流を計測する手法は種々の手法を採用可能であり、例えば、ＶＢＵＳ端子に対して直接的、または間接的（他の回路や部品を介して）に接続された配線に対して直列に接続された抵抗素子の両端電圧値が電流値を示しているとみなす手法等を採用可能である。この手法であれば、電流値を示す電圧値を増幅したり、当該電圧値が示す電流値を基準電流値と比較したりするなどして、ＵＳＢ接続口のＶＢＵＳ端子から供給される電流の電流値を計測し、計測結果に基づいて昇圧回路のデューティ比を変化させることが可能である。
【００７１】
昇圧回路は、計測回路と接続し、ＶＢＵＳ端子から計測回路を介して供給される電流の電圧を、計測回路が計測した電流値に応じたデューティ比で上昇させることができればよい。すなわち、昇圧回路は、計測回路が計測した電流値に応じて昇圧の度合いを変化させることができればよい。
【００７２】
昇圧のための構成は、種々の構成を採用可能であり、各種のＤＣ／ＤＣコンバーターによって構成可能である。むろん、ＤＣ／ＤＣコンバーターの構成要素としては種々の要素を採用可能であり、例えば、各種のオペアンプ、抵抗素子、コイル、コンデンサー、トランジスター等によって構成可能であるし、各要素で実現される機能としても三角波を生成するためのスイッチングレギュレーターやソフトスタート機能を実現するための回路、ＰＷＭ制御のための回路など、種々の機能が負荷されていてよい。
【００７３】
いずれにしても、昇圧回路は、デューティ比によって昇圧の程度が変化するように構成されていればよく、計測回路が計測した電流値に応じて当該デューティ比が変化することにより、当該計測回路が計測した電流値に応じて昇圧の程度が変化すればよい。このような構成の例として、例えば、電流値が基準電流値より大きい場合よりも、電流値が基準電流値より小さい場合の方が電流値に応じたデューティ比が大きい構成であってもよい。
【００７４】
すなわち、電気回路においては、オペアンプなど、種々の回路によって計測対象と基準との比較結果に対応した信号を出力する比較回路を容易に構成することができる。そこで、この種の比較回路を利用して計測回路を構成すれば、基準電流値に対する計測対象の電流値の大小に応じてデューティ比を制御する回路を容易に構成することができる。
【００７５】
デューティ比を変化させる回路も比較回路等を利用して容易に構成可能である。例えば、基準レベルの電圧と三角波とを比較した結果、前者が後者より大きい場合にハイレベル、前者が後者より小さい場合にローレベルとなる回路を構成すれば、基準レベルの電圧の大小によってデューティ比を変化させることができる。そこで、計測された電流値が基準電流値より大きい場合に基準レベルの電圧が上昇（または下降）し、計測された電流値が基準電流値より小さい場合に基準レベルの電圧が下降（または上昇）する回路を構成すれば、当該電流値の計測結果に基づいてデューティ比が変化する回路を構成することができる。
【００７６】
なお、基準電流値は電流値と比較される基準となる電流値であれば良く、抵抗素子の両端の電圧によって間接的に電流値が表現されている場合には、電圧値によって間接的に基準電流値が表現されていてもよい。また、基準電流値は、計測回路によって計測された電流値が当該基準電流値を超えた場合に、デューティ比の変化を介して昇圧回路における昇圧の程度が抑制されることで、ＶＢＵＳ端子に接続された配線に流れる電流値（計測された電流値や昇圧回路に流れる電流値であってもよい）がＵＳＢ規格の上限値を超えないように設定されていればよい。
【００７７】
さらに、ＵＳＢ機器は、計測回路や昇圧回路以外の回路を備えていてもよい。例えば、ＶＢＵＳ端子と計測回路とをつなぐスイッチ回路を備える構成であってもよい。すなわち、ＶＢＵＳ端子から計測回路や昇圧回路への導通の有無（導通の程度でもよい）がスイッチ回路によって制御される構成が採用されてもよい。
【００７８】
この構成によれば、ＶＢＵＳ端子の電力が後段の回路（計測回路や昇圧回路等）に供給されるタイミングを制御することができるため、昇圧回路の起動時に昇圧回路にラッシュ電流が流れる程度を制御することができる。この結果、ＵＳＢ規格を超える電流値がＶＢＵＳ端子を流れることを防止することが可能である。
【００７９】
なお、スイッチ回路においては、ＶＢＵＳ端子から計測回路や昇圧回路への導通する程度を制御する構成を備えていてもよい。例えば、スイッチ回路が、所定のスイッチオン時間をかけてＶＢＵＳ配線と後段の回路（計測回路や昇圧回路等）との間の導通を完了させるように構成されていても良い。この構成であれば、後段の回路に対してラッシュ電流が流れることを効果的に防止することができる。従って、後段の回路において、ＵＳＢ規格における制限（１０μＦ）を超える容量のコンデンサーを利用することができる（当該コンデンサーに起因する過度のラッシュ電流が発生しないように構成することができる）。
【００８０】
なお、ここで、ＶＢＵＳ端子と他の回路とにおける導通の完了とは、当該他の回路に対してＶＢＵＳ端子に印加された電圧値が印加される状況を指す。また、ＶＢＵＳ端子と計測回路とをつなぐスイッチ回路が構成された状態とは、ＶＢＵＳ端子と計測回路との間にスイッチ回路が介在することを指している。むろん、スイッチ回路の前後に他の回路や素子が配置されていてもよい（以下同様）。
【００８１】
さらに、昇圧回路のコンデンサーへの充電タイミングを遅延させる遅延回路が備えられていてもよい。すなわち、昇圧回路は、コンデンサーへの充電とコンデンサーからの放電を繰り返すことによりＶＢＵＳ端子に印加された電圧を昇圧する回路を備えている。ただし、ＶＢＵＳ端子に印加された電圧の上昇幅を大きくするためにはコンデンサーの容量を大きくする必要があり、コンデンサーの容量が大きくなるとラッシュ電流が大きくなり得る。
【００８２】
そこで、昇圧回路のコンデンサーへの充電タイミングを遅延させる遅延回路が備えられていれば、ＶＢＵＳ端子と昇圧回路とが導通した瞬間に大きなラッシュ電流がコンデンサーに流れることを防止することができる。なお、遅延回路は、昇圧回路のコンデンサーへの充電タイミングを遅延させることができればよく、例えば、昇圧回路に対してＶＢＵＳ端子から電力の供給が開始された後、すぐに昇圧回路によって昇圧が開始されるのではなく、より後のタイミングで昇圧を開始させる回路等によって構成可能である。
【００８３】
遅延回路は、昇圧回路への電力の供給開始直後ではなく、所定の遅延時間経過後に昇圧回路の昇圧が開始するように昇圧回路を制御することができればよい。このような回路は種々の回路によって構成可能である。例えば、昇圧回路において、昇圧回路の出力電圧と基準電圧とを直接的または間接的に比較した結果に基づいてレベルが変化する信号が出力され、当該信号に基づいてデューティが設定される回路が構成された場合を想定する。この場合において、遅延時間が経過する前には基準電圧が無効な状態（例えば、グラウンドに固定される状態）であり、遅延時間が経過した後に基準電圧が有効な状態（例えば、既定のバイアス電圧となる状態）となるように回路が構成されれば、昇圧回路の昇圧開始タイミング（コンデンサーへの充電タイミング）を遅延させることができる。
【００８４】
遅延時間は、種々の時間に設定可能であるが、例えば、上述のスイッチ回路が設けられる場合において、所定のスイッチオン時間よりも長い時間を遅延時間とする構成を採用してもよい。この構成によれば、ＶＢＵＳ端子に対する電力供給の開始後、スイッチ回路におけるスイッチングが完了した後（導通が完了した後）、しばらくしてから昇圧回路による昇圧が開始するように構成することができる。
【００８５】
遅延回路は、種々の位置に配置されてよく、例えば、計測回路と昇圧回路とをつなぐ配線に遅延回路が備えられていてもよいし、ＶＢＵＳ端子と計測回路とをつなぐ配線に遅延回路が備えられていてもよい。ここでも、任意の２カ所をつなぐ状態、とは、当該任意の２カ所の間にスイッチ回路が介在することを指している。むろん、遅延回路の前後に他の回路や素子が配置されていてもよい。また、上述した回路の一部をハードウェアに代えてＡＳＩＣ等を用いたソフトウェアで実現してもよい。
【００８６】
さらに、以上のように、ＶＢＵＳ端子から供給される電流の電流値を計測し、計測された電流値に基づいて昇圧回路のデューティ比を制御する手法は、方法としても実現可能である。
【符号の説明】
【００８７】
１０…ＵＳＢ機器、２０…充電回路、２０ａ…ＵＳＢ接続口、２０ａ１…ＶＢＵＳ端子、２５…ホスト、２５ａ…ＵＳＢ接続口、３０…スイッチ回路、４０…計測回路、５０…遅延回路、６０…昇圧回路、６０ａ…ＰＷＭ部、６０ｂ…三角波生成部
【図１】
2017224016.tif 000003
【図２】
2017224016.tif 000004
【図３】
2017224016.tif 000005
【図４】
2017224016.tif 000006
【図５】
2017224016.tif 000007
【図６】
2017224016.tif 000008
【図７】
2017224016.tif 000009