(57)【要約】      （修正有）【課題】暗時の撮像性能を向上することができる固体撮像装置を提供する。【解決手段】固体撮像装置は、光電変換素子ＰＤとフローティングディフュージョンＦＤと第１コンデンサＣ１と第１端子Ｔ１と比較器６と第２端子Ｔ２とを備える。光電変換素子は、入射する光を信号電荷に変換する。フローティングディフュージョンは、光電変換素子から転送される信号電荷を保持する。第１コンデンサは、一方の端子がフローティングディフュージョンに接続される。第１端子は、第１コンデンサの他方の端子に接続され、電圧値が所定の最小値まで低下してから所定の最大値まで上昇する参照電圧ＶＲＥＦが入力される。比較器は、フローティングディフュージョンの電圧が印加される制御ゲート５１と所定の電荷を蓄積する浮遊ゲート５２とを備えるトランジスタ５を有し、フローティングディフュージョンの電位と浮遊ゲートの電位とを比較する。【選択図】図３
2017135556.tif 000002
【特許請求の範囲】
【請求項１】
入射する光を信号電荷に変換する光電変換素子と、
前記光電変換素子から転送される前記信号電荷を保持するフローティングディフュージョンと、
一方の端子が前記フローティングディフュージョンに接続される第１コンデンサと、
前記第１コンデンサの他方の端子に接続され、電圧値が所定の最小値まで低下してから所定の最大値まで上昇する参照電圧が入力される第１端子と、
前記フローティングディフュージョンの電圧が印加される制御ゲートと所定の電荷を蓄積する浮遊ゲートとを備えるトランジスタを有し、前記フローティングディフュージョンの電位と前記浮遊ゲートの電位とを比較する比較器と、
前記比較器の出力に接続され、前記比較器による比較結果が出力される第２端子と
を備えることを特徴とする固体撮像装置。
【請求項２】
前記トランジスタは、
前記浮遊ゲートの電位を制御するバックゲート
をさらに備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
一方の端子が前記フローティングディフュージョンに接続され、他方の端子が前記制御ゲートに接続される第２コンデンサ
をさらに備えることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記制御ゲートは、
前記フローティングディフュージョンに接続される
ことを特徴とする請求項１または２に記載の固体撮像装置。
【請求項５】
前記第２端子に接続され、当該第２端子から出力される比較結果を記憶するメモリ部
を備えることを特徴とする請求項１〜４のいずれか一つに記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
従来、入射光を信号電荷へ光電変換する画素セルが複数配列された画素チップと、画素チップに配置された全画素セルから画素信号を同時に読み出す回路チップとが積層された固体撮像装置がある。
【０００３】
かかる固体撮像装置としては、各画素セル内に、信号電荷を一時的に保持するフローティングディフュージョンの電位と閾値とを比較してアナログ／デジタル変換を行う比較器と、比較器における閾値を設定するスイッチング素子とを備えるものがある。
【０００４】
かかる固体撮像装置は、閾値を設定してスイッチング素子をオフにした状態でも、比較器とスイッチング素子との接合点を介したリーク電流が発生する。このリーク電流は微小であるが、暗時の撮像においては白傷として現れるため、固体撮像装置における暗時の撮像性能が低下する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１３９５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一つの実施形態は、暗時の撮像性能を向上することができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、光電変換素子とフローティングディフュージョンと第１コンデンサと第１端子と比較器と第２端子とを備える。光電変換素子は、入射する光を信号電荷に変換する。フローティングディフュージョンは、光電変換素子から転送される信号電荷を保持する。第１コンデンサは、一方の端子がフローティングディフュージョンに接続される。第１端子は、第１コンデンサの他方の端子に接続され、電圧値が所定の最小値まで低下してから所定の最大値まで上昇する参照電圧が入力される。比較器は、フローティングディフュージョンの電圧が印加される制御ゲートと所定の電荷を蓄積する浮遊ゲートとを備えるトランジスタを有し、フローティングディフュージョンの電位と浮遊ゲートの電位とを比較する。第２端子は、比較器の出力に接続され、比較器による比較結果が出力される。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施形態に係る固体撮像装置の概略斜視図である。
【図２】図２は、実施形態に係る固体撮像装置の概略断面図である。
【図３】図３は、実施形態に係る画素セルおよび比較器の回路構成の一例を示す説明図である。
【図４】図４は、実施形態に係る画素セルおよび比較器の動作のタイミングを示すタイミングチャートである。
【図５】図５は、実施形態に係る回路チップに設けられるロジック回路の回路構成の一例を示す説明図である。
【図６】図６は、実施形態に係る比較器の模式的な配置の一例を示す説明図である。
【図７】図７は、実施形態に係る画素セルおよび比較器の回路構成の他の例を示す説明図である。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、実施形態に係る固体撮像装置について詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【００１０】
図１は、実施形態に係る固体撮像装置１の概略斜視図であり、図２は、実施形態に係る固体撮像装置１の概略断面図である。図１に示すように、固体撮像装置１は、互いに積層される画素チップ１０と、回路チップ１１とを備える。
【００１１】
画素チップ１０は、撮像画像の各画素に対応する複数の画素セル１２が水平方向（行方向）および垂直方向（列方向）へ２次元アレイ（行列）状に配置される画素アレイ１３などを備える。回路チップ１１は、各画素セル１２から撮像画像の画素信号を読み出し、読み出した画素信号に対して種々の信号処理を行うロジック回路などを備える。
【００１２】
また、図２に示すように、固体撮像装置１は、画素チップ１０と回路チップ１１とを電気的に接続する接続部２と、画素チップ１０と回路チップ１１とを接着する絶縁性の接着部材３とを備える。接続部２は、画素チップ１０における光が入射する側の面とは反対側の面に設けられる出力端子２０と、回路チップ１１における画素チップ１０に対向する側の面に設けられる入力端子２１と、これら端子同士を電気的に接続するバンプ２２とを備える。
【００１３】
画素チップ１０に配置される各画素セル１２は、入射した光を光電変換し、光電変換した信号電荷に応じた画素信号を接続部２を介して回路チップ１１へ出力する。
【００１４】
また、かかる固体撮像装置１は、画素チップ１０に配置される全画素セル１２を同時に駆動し、各画素セル１２の画素信号を接続部２を介して回路チップ１１へ同時に出力する。
【００１５】
ここで、一般的は画素チップと回路チップとを積層した固体撮像装置は、画素チップに配置される各画素セル内に、信号電荷を一時的に保持するフローティングディフュージョンの電位と閾値とを比較してアナログ／デジタル変換を行う比較器と、比較器における閾値を設定するスイッチング素子とを備える。
【００１６】
かかる固体撮像装置は、閾値を設定してスイッチング素子をオフにした状態でも、比較器とスイッチング素子との接合点を介したリーク電流が発生する。このリーク電流は微小であるが、暗時の撮像においては白傷として現れるため、固体撮像装置における暗時の撮像性能が低下する。
【００１７】
そこで、実施形態に係る固体撮像装置１は、比較器の回路構成を工夫してスイッチング素子を用いずにフローティングディフュージョンの電位と比較するための閾値を設定することで、暗時の撮像性能を向上させた。
【００１８】
次に、図３および図４を参照して、暗時の撮像性能の向上を可能とした実施形態に係る画素セル１２および比較器６の回路構成と画素セル１２および比較器６の動作とについて具体的に説明する。なお、固体撮像装置１の各画素セル１２および各比較器６は同じ回路構成であるため、ここでは１つの画素セル１２および比較器６について説明する。
【００１９】
図３は、実施形態に係る画素セル１２および比較器６の回路構成の一例を示す説明図である。図３に示すように、画素チップ１０は画素セル１２を備え、回路チップ１１は比較器６と第２端子Ｔ２とを備える。なお、図３中の点線は、画素チップ１０と回路チップ１１との境界を示し、点線に対して一方側を画素チップ１０とし、この点線に対して他方側を回路チップ１１として図示している。また、この実施形態における比較器６は、画素セル１２内に配置されるのではなく、回路チップ１１に積層される画素チップ１０に設けられる。
【００２０】
先ず、画素チップ１０に設けられる画素セル１２について説明する。図３に示すように、画素セル１２は、フォトダイオードＰＤと、転送トランジスタＴＲＳと、リセットトランジスタＲＳＴとを備える。さらに、画素セル１２は、フローティングディフュージョンＦＤと、第１コンデンサＣ１と、第２コンデンサＣ２とを備える。
【００２１】
フォトダイオードＰＤは、カソードがグランドに接続され、アノードが転送トランジスタＴＲＳのソースに接続される。転送トランジスタＴＲＳは、ドレインがフローティングディフュージョンＦＤに接続される。リセットトランジスタＲＳＴは、ソースがフローティングディフュージョンＦＤに接続され、ドレインが電源電圧線ＶＤＤに接続される。
【００２２】
フローティングディフュージョンＦＤは、第１コンデンサＣ１の一方の端子Ｎ１ａと第２コンデンサＣ２の一方の端子Ｎ２ａとにそれぞれ接続される。第１コンデンサＣ１の他方の端子Ｎ１ｂは、第１端子Ｔ１に接続される。第１端子Ｔ１には、図示しない参照電圧生成回路で生成された参照電圧ＶＲＥＦが入力される。参照電圧ＶＲＥＦは、例えば、時間の経過とともに電圧値が増加または減少するランプ波である。
【００２３】
転送トランジスタＴＲＳは、転送ゲートに転送信号ＲＥＡＤが入力されると、フォトダイオードＰＤによって光電変換された信号電荷をフローティングディフュージョンＦＤへ転送する。
【００２４】
リセットトランジスタＲＳＴは、ゲートへリセット信号ＲＥＳＥＴが入力されると、フローティングディフュージョンＦＤの電位を電源電圧の電位にリセットする。
【００２５】
フローティングディフュージョンＦＤは、第１端子Ｔ１から入力される参照電圧ＶＲＥＦが第１コンデンサＣ１に印加されると、参照電圧ＶＲＥＦに同調して電位が推移する。
【００２６】
次に、回路チップ１１に設けられる比較器６について説明する。図３に示すように、比較器６は、Ｐ型ＭＯＳトランジスタ４と、浮遊ゲートＭＯＳトランジスタ５と、第１制御端子Ｖｃｃ１と、第２制御端子Ｖｃｃ２とバイアス電圧４０とを備える。
【００２７】
Ｐ型ＭＯＳトランジスタ４は、ソースが第１制御端子Ｖｃｃ１に接続され、ドレインが分岐点Ｐ１を介して第２端子Ｔ２に接続される。また、Ｐ型ＭＯＳトランジスタ４は、制御ゲート４１がバイアス電圧４０に接続される。バイアス電圧４０は、制御ゲート４１に所定の電圧を印加して、比較動作する際の制御ゲート４１の電圧を固定する。
【００２８】
浮遊ゲートＭＯＳトランジスタ５は、ソースが第２制御端子Ｖｃｃ２に接続され、ドレインが分岐点Ｐ１を介して第２端子Ｔ２に接続される。また、浮遊ゲートＭＯＳトランジスタ５は制御ゲート５１と浮遊ゲート５２とバックゲート５５とを備え、制御ゲート５１が第２コンデンサＣ２の他方の端子Ｎ２ｂに接続される。
【００２９】
比較器６は、所定の電荷が蓄積された浮遊ゲート５２の電位を閾値として、この閾値と推移するフローティングディフュージョンＦＤの電位とに基づいて比較動作を行う。また、比較器６は、比較結果である画素信号ＶＳＩＧを第２端子Ｔ２から出力する。
【００３０】
具体的には、比較器６は、第２コンデンサＣ２にフローティングディフュージョンＦＤの電圧が印加されると、浮遊ゲートＭＯＳトランジスタ５の制御ゲート５１にフローティングディフュージョンＦＤの電圧が印加される。また、比較器６は、バイアス電圧４０によってＰ型ＭＯＳトランジスタ４の制御ゲート４１に浮遊ゲート５２の電位よりも低い電圧が印加される。
【００３１】
そして、比較器６は、フローティングディフュージョンＦＤの電位が浮遊ゲート５２の電位よりも低い場合、Ｐ型ＭＯＳトランジスタ４のソースからドレインに電流が流れて第２端子Ｔ２から反転した「Ｈｉｇｈ」の画素信号ＶＳＩＧを出力する。
【００３２】
また、比較器６は、フローティングディフュージョンＦＤの電位が浮遊ゲート５２の電位よりも高い場合、浮遊ゲートＭＯＳトランジスタ５のソースからドレインに電流が流れて第２端子Ｔ２から反転した「Ｌｏｗ」の画素信号ＶＳＩＧを出力する。
【００３３】
つまり、比較器６は、浮遊ゲート５２の閾値電圧ΔＶＴを基準電圧として、かかる基準電圧と推移するフローティングディフュージョンＦＤの電圧とを逐次比較してアナログ／デジタル変換を行う。
【００３４】
ここで、浮遊ゲート５２の閾値電圧ΔＶＴは、浮遊ゲート５２への注入電荷量−ΔＱＦと浮遊ゲート５２の容量ＣＧとにより下記の式（１）に示す関係式で表すことができる。
ΔＶＴ＝−ΔＱＦ／ＣＧ…（１）
【００３５】
上記の式（１）に示すように、浮遊ゲート５２の閾値電圧ΔＶＴは、浮遊ゲート５２に蓄積する電荷を増やすことで大きくなる。つまり、浮遊ゲート５２の閾値電圧ΔＶＴは、可変することができる。
【００３６】
また、比較器６は、バックゲート５５に電圧が印加されることで、浮遊ゲート５２の閾値電圧ΔＶＴが小さくなる。そのため、比較器６は、閾値電圧ΔＶＴが小さくなることで、アナログ／デジタル変換をより高速に行うことができる。
【００３７】
次に、図４に示すタイミングチャートにしたがって上記した画素セル１２および比較器６の動作について詳細に説明する。図４は、実施形態に係る画素セル１２および比較器６の動作のタイミングを示すタイミングチャートである。固体撮像装置１は、全て同時に露光される所謂グローバルシャッタ方式によって撮像を行い、かかる露光によってフォトダイオードＰＤに信号電荷を蓄積する。
【００３８】
また、ここでは、時刻ｔ１にリセットトランジスタＲＳＴがオフされた後、時刻ｔ４に転送トランジスタＴＲＳがオンされるものとする。また、時刻ｔ７にリセットトランジスタＲＳＴがオンされるものとする。なお、図４に示すタイミングチャートは、一例である。
【００３９】
また、浮遊ゲート５２には予め所定の電荷が蓄積されており、この実施形態では、浮遊ゲート５２の閾値電圧ΔＶＴは、例えば、３．４Ｖである。なお、浮遊ゲート５２への電荷の蓄積方法としては、第１および第２制御端子Ｖｃｃ１，Ｖｃｃ２に負の電圧を印加して、第１端子Ｔ１あるいはリセットトランジスタＲＳＴから入力された正の電圧を制御ゲート５１に印加することで、浮遊ゲート５２に所定の電荷が蓄積されて保持される。つまり、比較器６は、グローバルシャッタを行う前に、浮遊ゲートＭＯＳトランジスタ５の閾値電圧ΔＶＴを予め保持している。
【００４０】
先ず、図４に示すように、フローティングディフュージョンＦＤは、時刻ｔ１にリセット信号ＲＥＳＥＴが立ち下がると、電源電圧の電位からリセットノイズ分だけ電位が下降する。この実施形態では、電源電圧は、例えば、３．４Ｖである。
【００４１】
そして、フローティングディフュージョンＦＤは、第１端子Ｔ１から入力された参照電圧ＶＲＥＦが第１コンデンサＣ１に印加されていることから、参照電圧ＶＲＥＦに同調して電位が推移する。この参照電圧ＶＲＥＦは、推移するフローティングディフュージョンＦＤの電位が閾値電圧ΔＶＴと交差するように最大値と最小値とが予め設定された電圧である。
【００４２】
次に、フローティングディフュージョンＦＤは、参照電圧ＶＲＥＦが最小値まで下がると、それに伴って最小値の電圧分だけ電位が下がる。そして、フローティングディフュージョンＦＤは、時刻ｔ２に参照電圧ＶＲＥＦが上昇し始めると、同調して電位が上昇する。それに伴って、比較器６は、時刻ｔ２からクロック（ＣＬＯＣＫ）によるカウント値の更新を継続するか停止するかの判定を行う。
【００４３】
そして、比較器６は、推移するフローティングディフュージョンＦＤの電位と、浮遊ゲート５２に保持された閾値電圧ΔＶＴとに基づいて比較動作を行う。
【００４４】
ここでは、参照電圧ＶＲＥＦは、時刻ｔ２から時刻ｔ３までの第１の期間ｗ１において、信号レベルが低い状態から高い状態へ上昇する。つまり、参照電圧ＶＲＥＦは、第１の期間ｗ１において時刻ｔ２が最小の電圧値であり、時刻ｔ３が最大の電圧値である。
【００４５】
なお、この実施形態では、クロックのカウントは、図示しない参照電圧生成回路で行い、後述するメモリ部でクロックによるカウント値を保持する。つまり、比較器６は、メモリ部でのカウント値の更新を継続するか停止するかの判定を行う。
【００４６】
そして、比較器６は、図４に示すように、フローティングディフュージョンＦＤの電位が閾値電圧ΔＶＴと同じ電位に到達するまでクロックによるカウント値の更新を継続させる判定を行う。この例では、６カウントで、フローティングディフュージョンＦＤの電位が閾値電圧ΔＶＴと同じ電位に到達する。
【００４７】
つまり、具体的には、比較器６は、フローティングディフュージョンＦＤの電位が閾値電圧ΔＶＴと同じ電位に到達するまで、Ｐ型ＭＯＳトランジスタ４のソースからドレインに電流が流れて第２端子Ｔ２から反転した「Ｈｉｇｈ」の画素信号ＶＳＩＧを出力する。
【００４８】
また、比較器６は、フローティングディフュージョンＦＤの電位が閾値電圧ΔＶＴに到達したときにクロックによるカウント値の更新を停止させる判定を行う。つまり、具体的には、比較器６は、浮遊ゲートＭＯＳトランジスタ５のソースからドレインに電流が流れて第２端子Ｔ２から反転した「Ｌｏｗ」の画素信号ＶＳＩＧが出力され始めると、クロックによるカウント値の更新を停止する。この第１の期間ｗ１におけるカウント数は、フォトダイオードＰＤに信号電荷が蓄積されているか否かの判断の目安となる。
【００４９】
また、フローティングディフュージョンＦＤは、閾値電圧ΔＶＴに到達した後も参照電圧ＶＲＥＦに同調して時刻ｔ４の最大値まで電位が上昇する。したがって、比較器６は、浮遊ゲートＭＯＳトランジスタ５のソースからドレインに電流が流れて第２端子Ｔ２から反転した「Ｌｏｗ」の画素信号ＶＳＩＧを出力する。
【００５０】
次に、画素セル１２では、時刻ｔ４に転送信号ＲＥＡＤが立ち上がると、転送トランジスタＴＲＳの転送ゲートへ転送信号ＲＥＡＤが入力される。そして、画素セル１２では、フォトダイオードＰＤに信号電荷が蓄積されている場合、フォトダイオードＰＤの信号電荷がフローティングディフュージョンＦＤへ転送される。
【００５１】
これにより、図４に示すように、フローティングディフュージョンＦＤは、フォトダイオードＰＤに蓄積されていた信号電荷の電荷量の分だけ電位が下降して安定する。その後、フローティングディフュージョンＦＤは、第１端子Ｔ１から入力された参照電圧ＶＲＥＦが第１コンデンサＣ１に印加されていることから、参照電圧ＶＲＥＦが再び最小値まで下がると、それに伴って最小値の電圧分だけ電位が下がる。
【００５２】
そして、フローティングディフュージョンＦＤは、時刻ｔ５に参照電圧ＶＲＥＦが上昇し始めると、同調して電位が上昇する。それに伴って、比較器６は、時刻ｔ５からクロックによるカウント値の更新を継続するか停止するかの判定を行う。そして、比較器６は、推移するフローティングディフュージョンＦＤの電位と、浮遊ゲート５２に保持された閾値電圧ΔＶＴとに基づいて比較動作を行う。
【００５３】
ここでは、参照電圧ＶＲＥＦは、時刻ｔ５から時刻ｔ６までの第２の期間ｗ２において、信号レベルが低い状態から高い状態へ上昇する。つまり、参照電圧ＶＲＥＦは、第２の期間ｗ２において時刻ｔ５が最小の電圧値であり、時刻ｔ６が最大の電圧値である。
【００５４】
また、参照電圧ＶＲＥＦは、第１の期間ｗ１および第２の期間ｗ２において上昇する傾きが同じである。画素セル１２では、信号電荷の電荷量の分だけ下降したフローティングディフュージョンＦＤの電位が閾値電圧ΔＶＴと交差するために、第２の期間ｗ２は第１の期間ｗ１よりも時間が長く設定される。したがって、参照電圧ＶＲＥＦは、時刻ｔ６における電圧値が時刻ｔ３における電圧値よりも大きい。
【００５５】
そして、比較器６は、図４に示すように、フローティングディフュージョンＦＤの電位が閾値電圧ΔＶＴと同じ電位に到達するまでクロックによるカウント値の更新を継続させる判定を行う。この例では、２１カウントで、フローティングディフュージョンＦＤの電位が閾値電圧ΔＶＴと同じ電位に到達する。
【００５６】
また、比較器６は、フローティングディフュージョンＦＤの電位が閾値電圧ΔＶＴに到達したときにクロックによるカウント値の更新を停止させる判定を行う。フローティングディフュージョンＦＤは、閾値電圧ΔＶＴに到達した後も参照電圧ＶＲＥＦに同調して時刻ｔ６の最大値まで電位が上昇する。
【００５７】
つまり、具体的には、比較器６は、フローティングディフュージョンＦＤの電位が閾値電圧ΔＶＴと同じ電位に到達した後、浮遊ゲートＭＯＳトランジスタ５のソースからドレインに電流が流れて第２端子Ｔ２から反転した「Ｌｏｗ」の画素信号ＶＳＩＧを出力する。
【００５８】
その後、画素セル１２では、時刻ｔ７にリセット信号ＲＥＳＥＴが立ち上がると、リセットトランジスタＲＳＴのゲートへリセット信号ＲＥＳＥＴが入力され、フローティングディフュージョンＦＤの電位が電源電位の電位にリセットされる。そして、上記と同様の手順で、次の露光によってフォトダイオードＰＤに蓄積された信号電荷の転送動作が行われる。
【００５９】
一方、画素セル１２では、図４に示すように、フォトダイオードＰＤに信号電荷が蓄積されていない場合、時刻ｔ４に転送信号ＲＥＡＤが立ち上がると、フローティングディフュージョンＦＤの電位は下降せず、参照電圧ＶＲＥＦの電圧値が安定しているため、同調して安定する。
【００６０】
そして、フローティングディフュージョンＦＤは、参照電圧ＶＲＥＦが最小値まで下がると、それに伴って最小値の電圧分だけ電位が下がる。そして、フローティングディフュージョンＦＤは、時刻ｔ５に参照電圧ＶＲＥＦが上昇し始めると、同調して電位が上昇する。それに伴って、比較器６は、時刻ｔ５からクロックによるカウント値の更新を継続するか停止するかの判定を行う。
【００６１】
そして、比較器６は、フローティングディフュージョンＦＤの電位が閾値電圧ΔＶＴと同じ電位に到達するまでクロックによるカウント値の更新を継続させる判定を行う。この例では、６カウントで、フローティングディフュージョンＦＤの電位が閾値電圧ΔＶＴと同じ電位に到達する。このカウント数は、第１の期間ｗ１でカウントしたカウント数と同じである。
【００６２】
したがって、固体撮像装置１は、第２の期間ｗ２でカウントしたカウント数が第１の期間ｗ１でカウントしたカウント数と一致したことをもって、フォトダイオードＰＤに信号電荷の蓄積がないことを判定する。
【００６３】
上述の実施形態に係る固体撮像装置１は、回路チップ１１に比較器６を備える。比較器６は、一方の端子Ｎ２ａがフローティングディフュージョンＦＤに接続された第２コンデンサＣ２に接続される制御ゲート５１と所定の電荷を蓄積する浮遊ゲート５２とを備える浮遊ゲートＭＯＳトランジスタ５を有する。
【００６４】
これにより、かかる比較器６は、推移するフローティングディフュージョンＦＤの電位と、浮遊ゲート５２に保持された閾値電圧ΔＶＴとに基づいて比較動作を行う。
【００６５】
つまり、上述の実施形態に係る固体撮像装置１は、スイッチング素子によるゼロオフセット動作で閾値を設定するのではなく、比較器６における浮遊ゲートＭＯＳトランジスタ５の浮遊ゲート５２に所定の電荷を蓄積させて、この浮遊ゲート５２の電位を閾値として設定する。
【００６６】
したがって、上述の実施形態に係る固体撮像装置１は、スイッチング素子を用いずにフローティングディフュージョンＦＤの電位と比較するための閾値を設定することができるため、スイッチング素子を用いたことによるリーク電流が発生するおそれがなく、暗時の撮像性能が向上する。
【００６７】
なお、上述の実施形態に係る固体撮像装置１は、浮遊ゲート５２に所定の電荷を蓄積させて保持させた後、バックゲート５５に電圧を印加させて浮遊ゲート５２の閾値電圧ΔＶＴを、この例では電源電圧と同じ電圧である３．４Ｖよりも小さくしてもよい。
【００６８】
具体的には、図４に示すように、バックゲート５５に電圧を印加させて、参照電圧ＶＲＥＦが最小値まで下がったときのフローティングディフュージョンＦＤの電位と電源電圧の電位との範囲ａ内に浮遊ゲート５２の閾値電圧ΔＶＴを設定してもよい。
【００６９】
これにより、かかる固体撮像装置１は、フローティングディフュージョンＦＤの電位が閾値電圧ΔＶＴに到達するまでの時間が短くなることから、比較器６におけるアナログ／デジタル変換をより高速に行うことができる。
【００７０】
また、上述の実施形態に係る固体撮像装置１は、浮遊ゲート５２に一度蓄積された電荷を放出して、改めて浮遊ゲート５２に所定の電荷を蓄積するようにしてもよい。浮遊ゲート５２に蓄積された電荷の放出方法としては、例えば、第１および第２制御端子Ｖｃｃ１，Ｖｃｃ２に正の電圧を印加して、リセットトランジスタＲＳＴから入力された負の電圧を制御ゲート５１に印加することで、浮遊ゲート５２に蓄積された電荷を引き抜く。
【００７１】
これにより、かかる固体撮像装置１は、浮遊ゲート５２への電荷の注入および放出を行うことができるため、浮遊ゲート５２から一度蓄積された電荷が漏れて閾値電圧ΔＶＴが変わった場合でも、所定の閾値電圧ΔＶＴに再設定することができる。
【００７２】
次に、図５を参照して、クロックによるカウント値をメモリ部に記憶する動作について説明する。図５は、実施形態に係る回路チップ１１に設けられるロジック回路の回路構成の一例を示す説明図である。なお、図３に示す構成要素と同様の機能を有する構成要素については、図３に示す符号と同一の符号を付すことにより、その説明を省略する。また、図５中の点線は、画素チップ１０と回路チップ１１との境界を示し、点線に対して一方側を画素チップ１０とし、この点線に対して他方側を回路チップ１１として図示している。
【００７３】
図５に示すように、回路チップ１１は、比較器６と第２端子Ｔ２とメモリ部７とを備える。メモリ部７は、複数のＳＲＡＭ(Static  Random  Access  Memory)１４と信号線１５と複数のバスライン１６とを備える。なお、この実施形態では、メモリ部７においてＳＲＡＭ１４が用いられているが、これに限られず、ＳＲＡＭ１４の代りにＤＲＡＭ(Dynamic  Random  Access  Memory)やＦＲＡＭ（登録商標）(Ferroelectric  Random  Access  Memory)等を用いることができる。
【００７４】
ＳＲＡＭ１４は、バスライン１６毎に保持するラインメモリである。信号線１５は、第２端子Ｔ２と各ＳＲＡＭ１４とをそれぞれ接続する線である。また、信号線１５は、カウント動作時におけるカウント値の更新を継続するか停止するかを制御するＳＲＡＭ１４のライトイネーブル信号線である。バスライン１６は、各ＳＲＡＭ１４のビット入力端子とそれぞれ接続する線である。
【００７５】
また、バスライン１６では、カウント動作時においては、１カウント毎に更新されるＮビット（Ｎは自然数）のカウント値が入力され、読み出し動作時においては、各ＳＲＡＭ１４に保持されたＮビットのカウント値を出力する。
【００７６】
固体撮像装置１は、各メモリ部７にフローティングディフュージョンＦＤの電位が閾値電圧ΔＶＴに到達した時点におけるＮビットのカウント値を記憶する。この実施形態では、図５に示すように、固体撮像装置１は、メモリ部７において８個のＳＲＡＭ１４を備えており、８ビットのカウント値を記憶する。
【００７７】
具体的には、固体撮像装置１は、フローティングディフュージョンＦＤの電位が閾値電圧ΔＶＴに到達した時点におけるクロックによるカウント数が６３カウントである場合、メモリ部７では「０００１１１１１」のカウント値を記憶する。また、固体撮像装置１は、フローティングディフュージョンＦＤの電位が閾値電圧ΔＶＴに到達した時点におけるクロックによるカウント数が２５５カウントである場合、メモリ部７では「１１１１１１１１」のカウント値を記憶する。
【００７８】
上述の実施形態に係る固体撮像装置１は、回路チップ１１に各画素セル１２に対応して複数のメモリ部７を備える。各メモリ部７は、フローティングディフュージョンＦＤの電位が閾値電圧ΔＶＴに到達した時点におけるＮビットのカウント値を記憶する。
【００７９】
これにより、固体撮像装置１は、画素チップ１０にメモリ部７の配置領域を確保する必要がないため、画素チップ１０における撮像領域を拡大させて、画素チップ１０により多くの画素セル１２を配列することができる。
【００８０】
次に、図６を参照して、回路チップ１１に配置される比較器６の具体的な構造について説明する。図６は、図３および図５に示す比較器６の半導体層８内における模式的な配置の一例を示す説明図である。なお、図３および図５に示す構成要素と同様の機能を有する構成要素については、図３および図５に示す符号と同一の符号を示すことにより、その説明を省略する。
【００８１】
図６に示すように、比較器６は、半導体層８における表層部にＰ型ＭＯＳトランジスタ４のソース領域４２ａおよびドレイン領域４２ｂと浮遊ゲートＭＯＳトランジスタ５のソース領域５３ａおよびドレイン領域５３ｂとを備える。また、比較器６は、半導体層８における中層部に埋め込み絶縁膜８１を備え、半導体層８におけるＰ型ＭＯＳトランジスタ４側の下層部にバックゲート５５を備える。
【００８２】
Ｐ型ＭＯＳトランジスタ４のソース領域４２ａおよびドレイン領域４２ｂは、Ｐ型のＳｉ層８０の表層部に形成されたＮ型ウェル領域８２にＰ型の高濃度の不純物がイオン注入されることで形成される。
【００８３】
浮遊ゲートＭＯＳトランジスタ５のソース領域５３ａおよびドレイン領域５３ｂは、Ｐ型のＳｉ層８０の表層部にＮ型の高濃度の不純物がイオン注入されることで形成される。埋め込み絶縁膜８１は、Ｐ型のＳｉ層８０の中層部に酸素イオンが注入されることで形成される。バックゲート５５は、Ｎ型の高濃度の不純物がイオン注入されることで形成される。
【００８４】
半導体層８の表面上には、ソース領域４２ａとドレイン領域４２ｂとの間に位置するＰ型ＭＯＳトランジスタ４の制御ゲート４１が形成される。また、半導体層８の表面上には、ソース領域５３ａとドレイン領域５３ｂとの間に位置する浮遊ゲート５２と、かかる浮遊ゲート５２に位置する浮遊ゲートＭＯＳトランジスタ５の制御ゲート５１とが形成される。
【００８５】
このように、比較器６は、半導体層８にＰ型ＭＯＳトランジスタ４のソース領域４２ａおよびドレイン領域４２ｂと、浮遊ゲートＭＯＳトランジスタ５のソース領域５３ａ、ドレイン領域５３ｂおよびバックゲート５５とが配置される。
【００８６】
上述の実施形態に係る固体撮像装置１は、比較器６が備えるＰ型ＭＯＳトランジスタ４および浮遊ゲートＭＯＳトランジスタ５を半導体層８において隣接して配置することで、回路チップ１１のサイズの縮小化を図ることができる。
【００８７】
なお、上述の実施形態に係る固体撮像装置１は、一方の端子Ｎ２ａがフローティングディフュージョンＦＤに接続され、他方の端子Ｎ２ｂが制御ゲート５１に接続される第２コンデンサＣ２を備えているが、浮遊ゲート５２が第２コンデンサＣ２を兼ねる構成であってもよい。
【００８８】
図７は、実施形態に係る画素セル１２および比較器６の回路構成の他の例を示す説明図である。なお、図３に示す構成要素と同様の機能を有する構成要素については、図３に示す符号と同一の符号を示すことにより、その説明を省略する。
【００８９】
図７に示すように、固体撮像装置１は、比較器６における浮遊ゲートＭＯＳトランジスタ５の制御ゲート５１がフローティングディフュージョンＦＤに直接接続されている。
【００９０】
かかる固体撮像装置１は、回路チップ１１に設けられた浮遊ゲートＭＯＳトランジスタ５の浮遊ゲート５２が画素チップ１２に設けられていた第２コンデンサＣ２を兼ねるため、画素チップ１２の縮小化を図ることができる。
【００９１】
また、かかる固体撮像装置１は、上述と同様にスイッチング素子を用いずにフローティングディフュージョンＦＤの電位と比較するための閾値を設定することができるため、スイッチング素子を用いたことによるリーク電流が発生するおそれがなく、暗時の撮像性能が向上する。
【００９２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９３】
１  固体撮像装置、  １０  画素チップ、  １１  回路チップ、  １２  画素セル、  １３  画素アレイ、  １４  ＳＲＡＭ、  １５  信号線、  １６  バスライン、  ２  接続部、  ２０  出力端子、  ２１  入力端子、  ２２  バンプ、  ３  接着部材、  ４  Ｐ型ＭＯＳトランジスタ、  ４０  バイアス電圧、  ４１  制御ゲート、  ４２ａ  ソース領域、  ４２ｂ  ドレイン領域、  ５  浮遊ゲートＭＯＳトランジスタ、  ５１  制御ゲート、  ５２  浮遊ゲート、  ５３ａ  ソース領域、  ５３ｂ  ドレイン領域、  ５５  バックゲート、  ６  比較器、  ７  メモリ部、  ８  半導体層、  ８０  Ｐ型のＳｉ層、  ８１  埋め込み絶縁膜、  ８２  Ｎ型ウェル領域、  ＰＤ  フォトダイオード、  ＦＤ  フローティングディフュージョン、  ＴＲＳ  転送トランジスタ、  ＲＳＴ  リセットトランジスタ、  Ｃ１  第１コンデンサ、  Ｃ２  第２コンデンサ、  Ｎ１ａ，Ｎ２ａ  一方の端子、  Ｎ１ｂ，Ｎ２ｂ  他方の端子、  Ｔ１  第１端子、  Ｔ２  第２端子、  ＶＲＥＦ  参照電圧、  ＶＳＩＧ  画素信号、  ＲＥＡＤ  転送信号、  ＲＥＳＥＴ  リセット信号、  ΔＶＴ  閾値電圧、  ＶＤＤ  電源電圧線、  ｗ１  第１の期間、  ｗ２  第２の期間、  Ｖｃｃ１  第１制御端子、  Ｖｃｃ２  第２制御端子、  Ｐ１  分岐点
【図１】
2017135556.tif 000003
【図２】
2017135556.tif 000004
【図３】
2017135556.tif 000005
【図４】
2017135556.tif 000006
【図５】
2017135556.tif 000007
【図６】
2017135556.tif 000008
【図７】
2017135556.tif 000009