(57)【要約】【課題】パッドにおける高周波信号の反射を抑制すること。【解決手段】半導体素子が形成された半導体基板１２と、前記半導体基板上に設けられ、基準電位が供給される基準層３２と、前記半導体素子と電気的に接続し、前記基準層に対向して設けられ、前記基準層とともに伝送線路３３を構成する信号配線３４と、前記半導体基板上に設けられ、前記信号配線と電気的に接続されたパッド３６と、一端が前記パッドと電気的に接続し、他端が前記基準層に電気的に接続し、前記基準層に対向して設けられ、前記伝送線路で伝送される信号の波長をλとしたときλ／４未満の長さを有する導体３８と、を具備する、高周波装置。【選択図】図４
2017121032.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が形成された半導体基板と、
前記半導体基板上に設けられ、基準電位が供給される基準層と、
前記半導体素子と電気的に接続し、前記基準層に対向して設けられ、前記基準層とともに伝送線路を構成する信号配線と、
前記半導体基板上に設けられ、前記信号配線と電気的に接続されたパッドと、
一端が前記パッドと電気的に接続し、他端が前記基準層に電気的に接続し、前記基準層に対向して設けられ、前記伝送線路で伝送される信号の波長をλとしたときλ／４未満の長さを有する導体と、
を具備する、高周波装置。
【請求項２】
一端が前記導体の他端に電気的に接続され、他端が前記基準層に電気的に接続されたキャパシタを具備する、請求項１に記載の高周波装置。
【請求項３】
前記導体の他端と前記基準層とは、前記キャパシタと並列に直流的に接続されている、請求項２に記載の高周波装置。
【請求項４】
前記パッドと電気的に分離した別のパッドと、
一端が前記別のパッドと電気的に接続し、他端が前記基準層に電気的に接続し、前記基準層に対向して設けられ、前記伝送線路で伝送される信号の波長をλとしたときλ／４未満の長さを有する別の導体と、
を具備する、請求項１から３のいずれか一項に記載の高周波装置。
【請求項５】
前記信号配線と前記パッドとの間に前記信号配線より幅の大きい幅広配線が接続されている請求項１から４のいずれか一項に記載の高周波装置。
【請求項６】
前記パッドは、前記基準層に設けられた開口内に前記基準層から離間して設けられ、
前記伝送線路側の前記開口の端部と前記パッドの端部との距離は、前記導体側の前記開口の端部と前記パッドの端部との距離より小さい請求項１から５のいずれか一項に記載の高周波装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波装置に関し、例えば伝送線路を有する高周波装置に関する。
【背景技術】
【０００２】
高周波装置における高周波信号の伝送には、マイクロストリップライン等の伝送線路を用いる。伝送線路と外部回路との電気的な接続には、パッドを用いる。パッドはボンディングワイヤやバンプにより外部回路と電気的に接続される。高周波装置として、回路基板にパワーアンプ素子を搭載したパワーアンプモジュールが知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３２７６１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
伝送線路は、高周波信号に対し、インピーダンスで整合されているが、パッドは、インピーダンスで整合されていない。このため、伝送線路とパッドとの間でインピーダンスの不整合が生じ、高周波信号の反射が生じる。特にマイクロ波やミリ波等の周波数の高い信号においてはパッドにおける反射が大きくなる。
【０００５】
本高周波装置は、パッドにおける高周波信号の反射を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態は、半導体素子が形成された半導体基板と、前記半導体基板上に設けられ、基準電位が供給される基準層と、前記半導体素子と電気的に接続し、前記基準層に対向して設けられ、前記基準層とともに伝送線路を構成する信号配線と、前記半導体基板上に設けられ、前記信号配線と電気的に接続されたパッドと、一端が前記パッドと電気的に接続し、他端が前記基準層に電気的に接続し、前記基準層に対向して設けられ、前記伝送線路で伝送される信号の波長をλとしたときλ／４未満の長さを有する導体と、を具備する、高周波装置である。
【発明の効果】
【０００７】
本高周波装置によれば、パッドにおける高周波信号の反射を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、比較例１に係る高周波装置の断面図である。
【図２】図２は、比較例１における半導体チップをバンプ側からみた平面図である。
【図３】図３は、比較例１における実装基板をバンプ側からみた平面図である。
【図４】図４は、実施例１に係る高周波装置の断面図である。
【図５】図５は、実施例１における半導体チップをバンプ側からみた平面図である。
【図６】図６は、実施例１における実装基板をバンプ側からみた平面図である。
【図７】図７は、実施例１におけるパッド３６付近の拡大図である。
【図８】図８は、比較例１におけるシミュレーションに用いた等価回路を示す図である。
【図９】図９は、実施例１におけるシミュレーションに用いた等価回路を示す図である。
【図１０】図１０は、実施例１および比較例１における周波数に対するＳ１１を示す図である。
【図１１】図１１は、実施例１および比較例１におけるＳ１１のスミスチャートである。
【図１２】図１２は、実施例２における半導体チップの平面図である。
【図１３】図１３は、実施例２に係る高周波装置の断面図である。
【図１４】図１４は、実施例３に係る高周波装置の断面図である。
【図１５】図１５は、実施例３における半導体チップのバンプ側からみた平面図である。
【図１６】図１６は、実施例３におけるパッド３６付近の拡大図である。
【図１７】図１７は、実施例４における半導体チップのバンプ側からみた平面図である。
【図１８】図１８は、実施例５に係る高周波装置の断面図である。
【図１９】図１９は、実施例５における半導体チップをバンプ側からみた平面図である。
【図２０】図２０は、実施例５における実装基板をバンプ側からみた平面図である。
【図２１】図２１は、実施例５に係る高周波装置の等価回路を示す図である。
【図２２】図２２は、Ｌ３８を変えた実施例１および比較例１における周波数に対するＳ１１を示す図である。
【図２３】図２３は、Ｌ３８を変えた実施例１および比較例１におけるＳ１１のスミスチャートである。
【図２４】図２４は、実施例６における半導体チップをバンプ側からみた平面図である。
【図２５】図２５は、実施例６におけるシミュレーションに用いた等価回路を示す図である。
【図２６】図２６は、実施例１、実施例６および比較例１における周波数に対するＳ１１を示す図である。
【図２７】図２７は、実施例１、実施例６および比較例１におけるＳ１１のスミスチャートである。
【図２８】図２８は、実施例６の変形例１における半導体チップをバンプ側から見た平面図である。
【図２９】図２９は、実施例７における半導体チップをバンプ側からみた平面図である。
【図３０】図３０は、実施例６、実施例７および比較例１における周波数に対するＳ１１を示す図である。
【図３１】図３１は、実施例６、実施例７および比較例１におけるＳ１１のスミスチャートである。
【図３２Ａ】図３２Ａは、実施例７の変形例における半導体チップをバンプ側からみた平面図（その１）である。
【図３２Ｂ】図３２Ｂは、実施例７の変形例における半導体チップをバンプ側からみた平面図（その２）である。
【図３２Ｃ】図３２Ｃは、実施例７の変形例における半導体チップをバンプ側からみた平面図（その３）である。
【図３２Ｄ】図３２Ｄは、実施例７の変形例における半導体チップをバンプ側からみた平面図（その４）である。
【発明を実施するための形態】
【０００９】
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。
本願発明は、半導体素子が形成された半導体基板と、前記半導体基板上に設けられ、基準電位が供給される基準層と、前記半導体素子と電気的に接続し、前記基準層に対向して設けられ、前記基準層とともに伝送線路を構成する信号配線と、前記半導体基板上に設けられ、前記信号配線と電気的に接続されたパッドと、一端が前記パッドと電気的に接続し、他端が前記基準層に電気的に接続し、前記基準層に対向して設けられ、前記伝送線路で伝送される信号の波長をλとしたときλ／４未満の長さを有する導体と、を具備する、高周波装置である。
【００１０】
導体は高周波信号に対しインダクタとしてみえる。これにより、パッドと伝送線路との間のインピーダンス不整合を抑制できる。よって、パッドによる高周波信号の反射を抑制できる。
【００１１】
一端が前記導体の他端に電気的に接続され、他端が前記基準層に電気的に接続されたキャパシタを具備することが好ましい。これにより、高周波信号より周波数の高い不要波を除去することができる。
【００１２】
前記導体の他端と前記基準層とは、前記キャパシタと並列に直流的に接続されていることが好ましい。これにより、広帯域にわたりインピーダンス整合させることができる。
【００１３】
前記パッドと電気的に分離した別のパッドと、一端が前記別のパッドと電気的に接続し、他端が前記基準層に電気的に接続し、前記基準層に対向して設けられ、前記伝送線路で伝送される信号の波長をλとしたときλ／４未満の長さを有する別の導体と、を具備することが好ましい。これにより、高周波信号の反射を抑制できる。
【００１４】
前記信号配線と前記パッドとの間に前記信号配線より幅の大きい幅広配線が接続されていることが好ましい。これにより、高周波信号の反射をより抑制できる。
【００１５】
前記パッドは、前記基準層に設けられた開口内に前記基準層から離間して設けられ、前記伝送線路側の前記開口の端部と前記パッドの端部との距離は、前記導体側の前記開口の端部と前記パッドの端部との距離より小さいことが好ましい。これにより、高周波信号の反射をより抑制できる。
【００１６】
［比較例１］
まず、比較例１について説明する。図１は、比較例１に係る高周波装置の断面図である。図１に示すように、実装基板２０に半導体チップ１０がバンプ３０を用い搭載されている。半導体チップ１０においては、半導体基板１２上（図１では下、以下同様）に絶縁層１４が形成されている。絶縁層１４内に配線層１６が形成されている。絶縁層１４上に金属層１８が形成されている。絶縁層１４の少なくとも一部を貫通するビアホール１５が形成されている。ビアホール１５には金属が埋め込まれている。ビアホール１５は配線層１６間を電気的に接続する、または配線層１６と金属層１８とを電気的に接続する。配線層１６は信号配線３４を含む。信号配線３４は、半導体基板１２に形成された半導体素子に電気的に接続される。金属層１８は基準層３２およびパッド３６を含む。基準層３２には、グランド電位等の基準電位（例えば直流電位）が供給される。基準層３２と信号配線３４とは対向して設けられ、伝送線路３３を形成する。伝送線路３３はマイクロストリップラインである。
【００１７】
絶縁性の基板２２上に金属層２８が形成されている。基板２２の下面に基準層２６が形成されている。金属層２８は、基準層４２、パッド４６および信号配線４４を含む。基板２２を貫通するビアホール２５が設けられている。ビアホール２５には金属が埋め込まれている。ビアホール２５は基準層４２と基準層２６とを電気的に接続する。金属層２８上に保護膜としてレジスト２４が形成されている。信号配線４４と基準層２６とは伝送線路４３を形成する。
【００１８】
図２は、比較例１における半導体チップをバンプ側からみた平面図である。絶縁層１４内の信号配線３４を破線で示す。半導体チップ１０の上面（図２では下面、以下同様）に基準層３２が形成されている。基準層３２に開口３５が形成されている。開口３５内にパッド３６が形成されている。基準層３２に対向するように信号配線３４が形成されている。
【００１９】
図３は、比較例１における実装基板をバンプ側からみた平面図である。ビアホール２５および半導体チップ１０を破線で示す。図３に示すように、半導体チップ１０の基準層３２に対向するように基準層４２が形成されている。基準層４２には切り込み４５が形成されている。パッド４６は切り込み４５内に形成されている。パッド４６に信号配線４４が電気的に接続されている。パッド４６上におよび基準層４２上にバンプ３０が接続される。基準層４２にビアホール２５が接続されている。
【００２０】
図１から図３に示すように、例えば、信号配線３４と基準層３２から形成される伝送線路３３の特性インピーダンスが５０Ωとなるように信号配線３４の幅が設定されている。伝送線路３３を伝送する信号の周波数が高い場合、信号配線３４の幅は小さくなる。例えば、ミリ波では、この幅は１０μｍ程度である。一方、パッド３６の幅は基板２２と接続するため１００μｍ程度である。このため、高周波信号には、パッド３６はパッド３６と基準層３２との間およびバンプ３０と基準層３２との間のキャパシタＣｐａｄとしてみえる。このため、伝送線路３３とパッド３６と間でインピーダンス不整合が生じ、高周波信号が反射されてしまう。
【実施例１】
【００２１】
図４は、実施例１に係る高周波装置の断面図である。図５は、実施例１における半導体チップをバンプ側からみた平面図である。図６は、実施例１における実装基板をバンプ側からみた平面図である。図４から図６に示すように、配線層１６は導体３８を含む。導体３８の一端はビアホール１５を介しパッド３６に電気的に接続されている。導体３８の他端はビアホール１５ｈを介し基準層３２に電気的に接続されている。膜厚Ｈ１２、Ｈ１４、Ｈ１８、Ｈ２２、Ｈ２４およびＨ２８は、それぞれ半導体基板１２、絶縁層１４、金属層１８、基板２２、レジスト２４および金属層２８の膜厚である。幅Ｗ２５、Ｗ３０、Ｗ３４、Ｗ３５、Ｗ３６、Ｗ３８、Ｗ４４、Ｗ４５およびＷ４６は、それぞれビアホール２５、バンプ３０、信号配線３４、開口３５、パッド３６、導体３８、信号配線４４、切り込み４５およびパッド４６の幅である。Ｗ３１およびＬ３８は、それぞれバンプ３０のピッチおよび導体３８の長さである。その他の構成は比較例１の図１から図３と同じであり説明を省略する。
【００２２】
図７は、実施例１におけるパッド３６付近の拡大図である。図７に示すように、絶縁層１４は複数の絶縁層１４ａから１４ｄが積層されている。絶縁層１４ｂから１４ｄ上に配線層１６ａから１６ｃが形成されている。絶縁層１４ｄ上（図７では下）に金属層１８が形成されている。絶縁層１４ｂから１４ｄを貫通するビアホール１５ｂから１５ｄが形成されている。配線層１６ａは信号配線３４および導体３８を含む。信号配線３４は、ビアホール１５ｂから１５ｄ、配線層１６ｂおよび１６ｃから構成されるビアホール１５ｆを介しパッド３６に電気的に接続される。導体３８の一端は、ビアホール１５ｂから１５ｄ、配線層１６ｂおよび１６ｃから構成されるビアホール１５ｇを介しパッド３６に電気的に接続される。導体３８の他端は、ビアホール１５ｂから１５ｄ、配線層１６ｂおよび１６ｃから構成されるビアホール１５ｈを介し基準層３２に電気的に接続される。
【００２３】
実施例１によれば、 導体３８は基準層３２に対向して設けられている。導体３８の一端がビアホール１５ｇを介してパッド３６と電気的に接続され、他端がビアホール１５ｈを介して基準層３２に電気的に接続されている。これにより、導体３８、ビアホール１５ｇおよび１５ｈを含むパッド３６から基準層３２までのラインが、ショートスタブとして機能する。ただし、ビアホール１５ｇおよび１５ｈは導体３８に比べ非常に短いため、導体３８の長さが実質的にショートスタブの長さとなる。導体３８は、伝送線路３３を伝送する高周波信号の波長をλとしたとき、λ／４未満の長さとする。これにより、導体３８は高周波信号にインダクタとしてみえる。パッド３６の基準層３２に対するキャパシタンスをＣｐａｄとし、導体３８によるインダクタンスをＬｓｔｕｂとする。このとき、ＣｐａｄとＬｓｔｕｂによる基準層３２に対するキャパシタンスＣｔｏｔａｌは次式となる。
Ｃｔｏｔａｌ＝Ｃｐａｄ−１／（ω２Ｌｓｔｕｂ）
主に導体３８の長さを調整することにより、Ｃｔｏｔａｌを調整することができる。これにより、パッド３６と伝送線路３３との間のインピーダンス不整合を抑制できる。よって、パッド３６およびバンプ３０による高周波信号の反射を抑制できる。
【００２４】
ショートスタブは、例えば金属層１８または２８で形成することも考えられる。しかしながら、パッド３６と基準層３２との距離およびパッド４６と基準層４２との距離は大きく変更することができない。このため、ショートスタブの電気長を任意に設定することができない。実施例１では、ショートスタブを基準層３２と対向する導体３８を含んで形成する。このため、導体３８の長さを調整することで、ショートスタブの電気長を任意に設定できる。よって、高周波信号の周波数に応じ、ショートスタブの電気長を設計できる。また、実施例１のように、ショートスタブを半導体基板１２に形成された配線層１６を用い形成する。これにより、ショートスタブをサイズの精度よく形成できる。よって、ショートスタブを基板２２に形成した場合に比べ、高周波特性のばらつきの影響を抑制できる。
【００２５】
また、導体３８は、信号配線３４に対しパッド３６の反対側に設けることが好ましい。例えば、パッド３６から信号配線３４が延伸する方向と、パッド３６から導体３８が延伸する方向とのなす角度は９０°以上であることが好ましい。
【００２６】
以下、高周波信号を４０ＧＨｚから６０ＧＨｚとしたときの実施例１における各部材の材料および寸法の一例について以下に示す。以下の各部材の材料および寸法は一例であり、適宜設定できることは言うまでもない。
半導体基板１２：ＧａＡｓ基板、膜厚Ｈ１２＝２５０μｍ
絶縁層１４：ポリイミド、比誘電率３．５、膜厚Ｈ１４＝８μｍ
金属層１８：金、膜厚Ｈ１８＝２μｍ
バンプ３０：はんだ：膜厚Ｈ３０＝１００μｍ、幅Ｗ３０＝１５０μｍ、ピッチＷ３１＝４００μｍ
信号配線３４：特性インピーダンス５０Ω、幅Ｗ３４＝１０μｍ
開口３５：幅Ｗ３５＝２５０μｍ
パッド３６：幅Ｗ３６＝１５０μｍ
導体３８：特性インピーダンス５０Ω、幅Ｗ３８＝１０μｍ、長さＬ３８＝２５０μｍ
基板２２：テフロン（登録商標）、膜厚Ｈ２２＝１０１μｍ
レジスト２４：膜厚Ｈ２４＝３０μｍ
ビアホール２５：銅、幅Ｗ２５＝１００μｍ
金属層２８：銅、膜厚Ｈ２４＝３０μｍ
信号配線４４：特性インピーダンス５０Ω、幅Ｗ４４=１９０μｍ
切り込み４５：幅Ｗ４５＝１００μｍ
パッド４６：幅Ｗ４６＝２５０μｍ
【００２７】
次に、比較例１と実施例１について信号配線４４からみた反射特性Ｓ１１についてシミュレーションした。シミュレーションには、例示した材料および寸法を用いた。図８は、比較例１におけるシミュレーションに用いた等価回路を示す図である。図９は、実施例１におけるシミュレーションに用いた等価回路を示す図である。図８および図９に示すように、バンプ３０はインダクタ１、インダクタ２およびキャパシタＣ１により等価的に表した。インダクタ１およびインダクタ２はパッド３６と４６との間に直列に接続されている。キャパシタＣ１は、インダクタ１とインダクタ２との間のノードと基準電位との間に接続されている。インダクタ１およびインダクタ２のインダクタンスを各々５ｐＨ、キャパシタＣ１のキャパシタンスを１５ｐＦとした。
【００２８】
パッド３６および４６は、それぞれ伝送線路３および伝送線路４を用い等価的に表した。伝送線路３および伝送線路４の長さ等は、例示したパッド３６および４６を等価的に表すように設定した。伝送線路３３は抵抗Ｒ１で終端されているとした。抵抗Ｒ１の抵抗値は５０Ωとした。導体３８は、伝送線路５を用い等価的に表した。実装基板２０に形成された伝送線路４３を端子Ｔ１とし、端子Ｔ１からバンプ３０をみたＳ１１をシミュレーションした。
【００２９】
図１０は、実施例１および比較例１における周波数に対するＳ１１を示す図である。実線は実施例１を示し、破線は比較例１を示す。図１０に示すように、比較例１では、周波数が４０ＧＨｚ以上においてＳ１１が大きくなる。実施例１では、周波数が４０ＧＨｚから６０ＧＨｚにおいて、Ｓ１１を比較例１より小さくできている。
【００３０】
図１１は、実施例１および比較例１におけるＳ１１のスミスチャートである。シミュレーションした周波数は０．２ＧＨｚから１００ＧＨｚである。図１１に示すように、高い周波数範囲において、実施例１は比較例１よりＳ１１が小さくなっている。図１０および図１１のように、実施例１は比較例１に比べ高周波数信号の反射を抑制することができる。反射特性を改善する周波数は導体３８の長さ等により適宜設定できる。
【００３１】
パッド３６およびバンプ３０による高周波信号の反射を抑制するため、導体３８の長さはλ／１２以上かつ３λ／１２以下が好ましい。例えば導体３８の長さはλ／６が好ましい。
【実施例２】
【００３２】
実施例２は、実施例１をＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）に用いた例である。信号配線３４ａ、３４ｂ、導体３８ａおよび３８ｂは破線で示す。半導体素子５０を簡略化して破線で示す。図１２は、実施例２における半導体チップの平面図である。図１３は、実施例２に係る高周波装置の断面図である。
【００３３】
図１２および図１３に示すように、半導体基板１２内に半導体素子５０が形成されている。半導体素子５０には、信号配線３４ａおよび３４ｂが接続されている。半導体素子５０は、例えば、チャネル層としてＩｎＧａＡｓ層、電子供給層としてＡｌＧａＡｓを用いたＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）を用いたアンプである。半導体素子５０としては、例えばＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタでもよい。また、アンプ以外の電子回路でもよい。半導体基板１２は、半導体基板に半導体層が形成されているもののほか、絶縁基板（例えばサファイア基板）上に半導体層（例えばＧａＮ層）が形成されていてもよい。
【００３４】
絶縁層１４の上面（図では下面）に基準層３２が形成されている。基準層３２には開口３５ａおよび３５ｂが形成されている。開口３５ａおよび３５ｂ内にそれぞれパッド３６ａおよび３６ｂが形成されている。パッド３６ａには、信号配線３４ａおよび導体３８ａが接続されている。導体３８ａの他端はビアホール１５ｈを介し基準層３２に接続されている。パッド３６ｂには、信号配線３４ｂおよび導体３８ｂが接続されている。導体３８ｂの他端はビアホール１５ｈを介し基準層３２に接続されている。導体３８ａおよび３８ｂは電気長がλ／４未満のショートスタブである。パッド３６ａは、半導体素子５０に高周波信号を入力する入力端子である。パッド３６ｂは半導体素子５０からの高周波信号を出力する出力端子である。
【００３５】
パッド３６ａはバンプ３０ａを介し、実装基板２０のパッド４６ａに接合されている。パッド３６ｂはバンプ３０ｂを介しパッド４６ｂに接合されている。半導体チップ１０の下面のバンプ３０はＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）を構成する。その他の構成は実施例１と同じであり説明を省略する。
【００３６】
実施例２のように、導体３８ａおよび３８ｂを接続するパッド３６ａおよび３６ｂを、入力端子または出力端子の少なくとも一方とすることができる。これにより、半導体素子に入力または出力される高周波信号のパッド３６ａまたは３６ｂでの反射を抑制できる。
【００３７】
パッド３６ａおよび３６ｂ上にバンプ３０ａおよび３０ｂが設けられていると、バンプ３０ａおよび３０ｂと基準層３２とのキャパシタンスが大きくなる。このため、高周波信号の反射が大きくなる。そこで、ショートスタブをパッド３６ａおよび３６ｂに接続することにより、高周波信号の反射を抑制することができる。パッド３６ａおよび３６ｂはボンディングワイヤ用のパッドでもよい。
【実施例３】
【００３８】
実施例３は導体３８の他端がキャパシタを介し基準層に接続する例である。図１４は、実施例３に係る高周波装置の断面図である。図１５は、実施例３における半導体チップのバンプ側からみた平面図である。実装基板２０をバンプ側から見た平面図は実施例１の図６と同じである。図１４および図１５に示すように、実施例３に係る高周波装置においては、導体３８の他端と基準層３２との間にキャパシタ６０が接続されている。
【００３９】
図１６は、実施例３におけるパッド３６付近の拡大図である。図１６に示すように、キャパシタ６０は電極６２、６６および誘電体膜６４を備える。誘電体膜６４は電極６２および６６に挟まれている。導体３８と電極６２とはビアホール１５ｂにより電気的に接続されている。基準層３２と電極６６とはビアホール１５ｄにより電気的に接続されている。
【００４０】
実施例３によれば、キャパシタ６０の一端が導体３８の他端に電気的に接続され、キャパシタ６０の他端が基準層３２に電気的に接続されている。キャパシタ６０により、導体３８と基準層３２とは直流的にはオープンとなる。キャパシタ６０のキャパシタンスを伝送線路３３が伝送する高周波信号において導体３８と基準層３２とがショートとなるように設定する。これにより、導体３８は高周波的にショートスタブとして機能する。さらに、キャパシタ６０により、伝送線路３３が伝送する高周波信号より周波数の高い不要波を除去することができる。
【００４１】
高周波信号を４０ＧＨｚから６０ＧＨｚとしたときの実施例３におけるキャパシタ６０の各部材の材料および寸法の一例について説明する。
電極６２：金、膜厚Ｈ６２＝０．１μｍ
誘電体膜６４：窒化シリコン（ＳｉＮ）、比誘電率７．９、膜厚Ｈ６４＝０．２μｍ
電極６６：金、膜厚Ｈ６６＝０．１μｍ
キャパシタ６０：幅Ｗ６０＝５０μｍ
【実施例４】
【００４２】
実施例４は導体３８の他端がキャパシタと並列にビアホールを介し基準層に接続する例である。図１７に示すように、実施例４に係る高周波装置においては、導体３８の他端と基準層３２との間にキャパシタ６０に並列にビアホール１５ｊが接続されている。その他の構成は実施例３と同じであり説明を省略する。
【００４３】
実施例４によれば、導体３８の他端と基準層３２とがビアホール１５ｊを介し、キャパシタ６０と並列に直流的に接続されている。このように、導体３８の他端はビアホール１５ｊを介し直流的に接地され、キャパシタ６０が高周波的に接地される。これにより、広帯域にわたりインピーダンス整合させることができる。
【実施例５】
【００４４】
実施例５はバンプをショートスタブの一部として用いる例である、図１８は、実施例５に係る高周波装置の断面図である。図１９は、実施例５における半導体チップをバンプ側からみた平面図である。図２０は、実施例５における実装基板をバンプ側からみた平面図である。
【００４５】
図１８から図２０に示すように、半導体チップ１０において、導体３８が接続されたパッド３６の外側にパッド３６ｃが設けられている。パッド３６ｃは半導体チップ１０内においてパッド３６と電気的に分離されている。導体３８ｃは配線層１６により形成され基準層３２に対向して設けられている。導体３８ｃの一端はビアホールを介しパッド３６ｃに電気的に接続されている。導体３８ｃの他端はビアホール１５ｈを介し基準層３２に電気的に接続されている。
【００４６】
実装基板２０において、パッド４６の外側にパッド４６ｃが設けられている。パッド４６と４６ｃは信号配線４４ｃにより接続されている。信号配線４４ｃは基準層２６とともに伝送線路４３ｃを形成する。パッド４６ｃは信号配線４４に接続されている。パッド３６ｃと４６ｃとはバンプ３０ｃにより接合されている。
【００４７】
図２１は、実施例５に係る高周波装置の等価回路を示す図である。図２１に示すように、パッド４６に伝送線路４３ｃを介しパッド４６ｃが接続されている。パッド４６ｃに端子Ｔ１が接続されている。パッド４６ｃは、バンプ３０ｃ、パッド３６ｃおよび導体３８ｃを介し接地される。バンプ３０ｃ、パッド３６ｃおよび導体３８ｃがショートスタブとして機能する。導体３８ｃと導体３８との幅が同じとき、導体３８ｃを導体３８より短くする。例えば導体３８の長さが２５０μｍのとき、導体３８ｃの長さを２００μｍとする。これにより、バンプ３０ｃ、パッド３６ｃ及び導体３８ｃをλ／４未満とすることができる。
【００４８】
実施例５によれば、導体３８ｃ（別の導体）の一端がパッド３６ｃ（別のパッド）に電気的に接続され、他端が基準層３２に電気的に接続されている。導体３８の長さは伝送線路３３で伝送される信号の波長をλとしたときλ／４未満である。これにより、パッド４６ｃに起因したキャパシタンスをショートスタブのインダクタンス成分により相殺させることができる。このように、実装基板２０側の高周波信号の反射を抑制できる。
【００４９】
半導体チップ１０がＢＧＡを用い実装基板２０に実装される場合を考える。この場合、半導体チップ１０の入力端子または出力端子として最外周以外のパッドを用いると、実装基板２０のパッド４６は最外周のパッド４６ｃを介し信号配線４４に接続される。パッド４６ｃおよびバンプ３０ｃと基準層４２との間にキャパシタが形成され、伝送線路４３の高周波信号が反射される。そこで、実施例５のように導体３８ｃを設ける。これにより、高周波信号の反射を抑制できる。
【００５０】
実施例３から実施例５を、実施例２のようなＭＭＩＣに適用することもできる。実施例５を実施例３および４に適用することもできる。
【実施例６】
【００５１】
図１０のように、実施例１では、周波数が４０ＧＨｚから６０ＧＨｚの反射特性は比較例１に比べ改善している。しかし、周波数が８０ＧＨｚ以上の反射特性は比較例１と同程度である。そこで、実施例１における導体３８の長さＬ３８を５０μｍから５００μｍまで変えて、反射特性をシミュレーションした。導体３８の長さＬ３８を変えた以外の条件は実施例１のシミュレーションと同じである。
【００５２】
図２２は、Ｌ３８を変えた実施例１および比較例１における周波数に対するＳ１１を示す図である。図２３は、Ｌ３８を変えた実施例１および比較例１におけるＳ１１のスミスチャートである。シミュレーションした周波数は５０ＧＨｚから１００ＧＨｚである。図２２および図２３に示すように、８０ＧＨｚ付近では、導体３８の長さＬ３８を変えても反射特性はほとんど変わらない。８５ＧＨｚのＳ１１は、以下である。
比較例１            Ｓ１１＝−７．４ｄＢ
Ｌ３８＝５０μｍ    Ｓ１１＝−６．９ｄＢ
Ｌ３８＝１００μｍ  Ｓ１１＝−７．３ｄＢ
Ｌ３８＝２５０μｍ  Ｓ１１＝−７．９ｄＢ
Ｌ３８＝４００μｍ  Ｓ１１＝−７．９ｄＢ
Ｌ３８＝５００μｍ  Ｓ１１＝−７．０ｄＢ
導体３８の長さＬ３８を２５０μｍおよび４００μｍとしてもＳ１１は比較例１から０．５ｄＢの改善にとどまる。
【００５３】
一方、９０ＧＨｚから１００ＧＨｚ付近では、長さＬ３８＝２５０μｍ以外では、比較例１に比べ反射特性が劣化している。特に、長さＬ３８＝５００μｍでは、反射特性が大きく劣化する。
【００５４】
図２４は、実施例６における半導体チップをバンプ側からみた平面図である。図２４に示すように、パッド３６から信号配線３４が引き出される引き出し部において、幅広配線３４ｃが設けられている。幅広配線３４ｃの長さＬ３４ｃおよび幅Ｗ３４ｃである。幅広配線３４ｃの幅Ｗ３４ｃと信号配線の幅Ｗ３４との間では、幅がテーパ状に小さくなる。
【００５５】
図２５は、実施例６におけるシミュレーションに用いた等価回路を示す図である。図２５に示すように、幅広配線３４ｃを等価的にキャパシタとして機能する伝送線路４ｃとする。パッド３６と伝送線路３３との間にグランドに繋がるシャントキャパシタとして機能する伝送線路４ｃが接続されている。その他の構成およびは実施例１と同じであり、説明を省略する。
【００５６】
シミュレーションに用いた条件は以下である。
幅広配線３４ｃ：幅Ｗ３４ｃ＝１００μｍ、長さＬ３４ｃ＝３０μｍ
導体３８：特性インピーダンス５０Ω、幅Ｗ３８＝１０μｍ、長さＬ３８＝６０μｍ
その他のシミュレーション条件は実施例１と同じであり説明を省略する。
【００５７】
図２６は、実施例１、実施例６および比較例１における周波数に対するＳ１１を示す図である。図２７は、実施例１、実施例６および比較例１におけるＳ１１のスミスチャートである。シミュレーションした周波数は５０ＧＨｚから１００ＧＨｚである。図２６および図２７に示すように、実施例６は５０ＧＨｚから１００ＧＨｚにおいて比較例１よりＳ１１が小さい。８０ＧＨｚ以上において比較例１および実施例１よりＳ１１が小さい。
８５ＧＨｚのＳ１１は、以下である。
比較例１            Ｓ１１＝−７．３６ｄＢ
実施例１            Ｓ１１＝−７．９２ｄＢ
実施例６            Ｓ１１＝−１１．５９ｄＢ
このように、実施例６により、Ｓ１１を４ｄＢ改善できた。
【００５８】
導体３８はショートスタブとして機能し、パッド３６と基準層３２との間のキャパシタンスを低減する。一方、幅広配線３４ｃは、集中定数回路としては基準層３２との間のシャントのキャパシタンスにみえる。実施例６では、ショートスタブで低減させた容量成分を幅広配線３４ｃで増加させることになる。よって、幅広配線３４ｃを設けても反射特性は改善しないように考えられる。
【００５９】
幅広配線３４ｃにより、反射特性が改善する理由は、例えば以下のように考えている。上記考察は、幅広配線３４ｃを集中定数回路としてみている。しかし、８０ＧＨｚから１００ＧＨｚのように高い周波数では、集中定数回路としてではなく分布定数回路として機能する。そこで、パッド３６を、導体３８側と幅広配線３４ｃ側に分けて考える。パッド３６の導体３８側は、高周波信号に対しオープンスタブにみえ、かつ周囲の基準層３２との間のキャパシタとして機能する。導体３８を含むショートスタブは、シャントのインダクタとして機能し、パッド３６の導体３８側のキャパシタンスを打ち消す。一方、パッド３６の伝送線路３３側は、伝送線路３３とパッド３６とのインピーダンス整合のためのキャパシタとして機能している。しかし、実施例１では、パッド３６の伝送線路３３側のキャパシタンスが十分でない。そこで、幅広配線３４ｃを設ける。これにより、パッド３６の幅広配線３４ｃ側のキャパシタンスに幅広配線３４ｃのキャパシタンスが付加される。よって、伝送線路３３とパッド３６とのインピーダンス整合が改善し、反射特性が改善する。
【００６０】
以上のように、実施例６によれば、信号配線３４とパッド３６との間に信号配線３４より幅の大きい幅広配線３４ｃが接続されている。これにより、反射特性を改善できる。幅広配線３４ｃの幅Ｗ３４ｃおよび長さＬ３４ｃは適宜設定できる。幅広配線３４ｃの幅Ｗ３４ｃは場所により異なっていてもよい。パッド３６から信号配線３４が延伸する方向と、パッド３６から導体３８が延伸する方向とのなす角度は任意に設定できる。実施例１と同様に９０°以上であることが好ましい。
【００６１】
図２８は、実施例６の変形例１における半導体チップをバンプ側から見た平面図である。図２８に示すように、幅広配線３４ｃと信号配線３４との間で幅が変化している。その他の構成は実施例６と同じであり説明を省略する。
【００６２】
実施例２から５に実施例６およびその変形例の幅広配線３４ｃを設けてもよい。実施例１から６において、高周波装置は半導体チップ１０と実装基板２０を含むとしたが、高周波装置は半導体チップ１０を含めばよい。高周波信号として４０ＧＨｚから６０ＧＨｚおよび５０ＧＨｚから１００Ｈｚのミリ波を例に説明したが、高周波信号はその他の周波数でもよい。周波数が高い信号においては、パッド３６による反射がより大きくなる。よって、ミリ波を用いた高周波装置に導体３８を設けることが好ましい。
【実施例７】
【００６３】
図２９は、実施例７における半導体チップをバンプ側からみた平面図である。図２９に示すように、パッド３６から導体３８が引き出される箇所における開口３５の端部とパッド３６の端部との距離Ｗ３５ａとする。パッド３６から伝送線路３３が引き出される箇所における開口３５の端部とパッド３６の端部の距離Ｗ３５ｂとする。距離Ｗ３５ｂはＷ３５ａより小さい。開口３５の端部とパッド３６の端部との距離は伝送線路３３の引き出し箇所近傍でのみ小さく、他の箇所ではほぼ一定である。その他の構成は実施例１と同じであり説明を省略する。
【００６４】
実施例７において、Ｓ１１をシミュレーションした。シミュレーションに用いた条件は以下である。
距離Ｗ３５ａ：５０μｍ
距離Ｗ３５ｂ：１０μｍ
その他のシミュレーション条件は実施例１と同じであり説明を省略する。
【００６５】
図３０は、実施例６、実施例７および比較例１における周波数に対するＳ１１を示す図である。図３１は、実施例６、実施例７および比較例１におけるＳ１１のスミスチャートである。シミュレーションした周波数は５０ＧＨｚから１１０ＧＨｚである。図３０および図３１に示すように、実施例７では、５０ＧＨｚから１１０ＧＨｚにおいてＳ１１は実施例６と同程度である。
【００６６】
実施例７では、距離Ｗ３５ｂを小さくすることで、パッド３６の信号配線３４側の対地キャパシタンスが大きくなる。これにより、実施例６において幅広配線３４ｃを設けることと同様にパッド３６の伝送線路３３側にキャパシタンス成分を付加することができる。これにより、実施例６と同様に、伝送線路３３とパッド３６とのインピーダンス整合が改善し、反射特性が改善する。
【００６７】
以上のように、実施例７によれば、パッド３６は、基準層３２に設けられた開口３５内に基準層３２から離間して設けられている。伝送線路３３側の開口３５の端部とパッド３６の端部との距離Ｗ３５ｂは、導体３８側の開口３５の端部とパッド３６の端部との距離Ｗ３５ａより小さい。これにより、反射特性を改善できる。距離Ｗ３５ａおよびＷ３５ｂは適宜設定できる。
【００６８】
図３２Ａから図３２Ｄは、実施例７の変形例における半導体チップをバンプ側からみた平面図である。図３２Ａに示すように、図２９に比べ距離Ｗ３５ｂが一定の範囲が広い。その他の構成は実施例７と同じであり説明を省略する。このように、距離Ｗ３５ａおよびＷ３５ｂを一定とする範囲は任意に設定できる。
【００６９】
図３２Ｂに示すように、開口３５およびパッド３６は五角形である。図３２Ｃに示すように、開口３５およびパッド３６は三角形である。このように、開口３５およびパッド３６の形状は任意に設定できる。
【００７０】
図３２Ｄに示すように、距離Ｗ３５ｂがＷ３５ａより小さく、かつ幅広配線３４ｃが設けられている。その他の構成は実施例７と同じで有り説明を省略する。このように、パッド３６の伝送線路３３側に実施例６の幅広配線３４ｃを設けてもよい。距離Ｗ３５ｂをＷ３５ａより小さくすることで、幅広配線の長さＬ３４ｃを実施例６より小さくできる。
【００７１】
実施例２から５において実施例７およびその変形例のように距離Ｗ３５ｂをＷ３５ａより小さくしてもよい。
【００７２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７３】
１０        半導体チップ
１２        半導体基板
１４、１４ａ−１４ｄ  絶縁層
１５、１５ｂ−１５ｊ  ビアホール
１６、１６ａ−１６ｄ  配線層
１８        金属層
２０        実装基板
２２        基板
２４        レジスト
２５        ビアホール
２６        基準層
２８        金属層
３０、３０ａ−３０ｃ  バンプ
３２        基準層
３３        伝送線路
３４、３４ａ、３４ｂ  信号配線
３４ｃ      幅広配線
３５、３５ａ−３５ｃ  開口
３６，３６ａ−３６ｃ  パッド
３８、３８ａ−３８ｃ  導体
４２        基準層
４３、４３ｃ  伝送線路
４４、４４ｃ  信号配線
４５        切り込み
４６、４６ｃ  パッド
５０        半導体素子
６０        キャパシタ
６２、６６  電極
６４        誘電体膜
【図１】
2017121032.tif 000003
【図２】
2017121032.tif 000004
【図３】
2017121032.tif 000005
【図４】
2017121032.tif 000006
【図５】
2017121032.tif 000007
【図６】
2017121032.tif 000008
【図７】
2017121032.tif 000009
【図８】
2017121032.tif 000010
【図９】
2017121032.tif 000011
【図１０】
2017121032.tif 000012
【図１１】
2017121032.tif 000013
【図１２】
2017121032.tif 000014
【図１３】
2017121032.tif 000015
【図１４】
2017121032.tif 000016
【図１５】
2017121032.tif 000017
【図１６】
2017121032.tif 000018
【図１７】
2017121032.tif 000019
【図１８】
2017121032.tif 000020
【図１９】
2017121032.tif 000021
【図２０】
2017121032.tif 000022
【図２１】
2017121032.tif 000023
【図２２】
2017121032.tif 000024
【図２３】
2017121032.tif 000025
【図２４】
2017121032.tif 000026
【図２５】
2017121032.tif 000027
【図２６】
2017121032.tif 000028
【図２７】
2017121032.tif 000029
【図２８】
2017121032.tif 000030
【図２９】
2017121032.tif 000031
【図３０】
2017121032.tif 000032
【図３１】
2017121032.tif 000033
【図３２Ａ】
2017121032.tif 000034
【図３２Ｂ】
2017121032.tif 000035
【図３２Ｃ】
2017121032.tif 000036
【図３２Ｄ】
2017121032.tif 000037