(57)【要約】【課題】反転駆動方式において画像信号の伝送経路の開閉に係る消費電力の抑制がより容易な表示装置を提供する。【解決手段】表示装置は、伝送経路を開閉する開閉信号の極性が異なる２つ１組のスイッチ素子のうち少なくともいずれか一方によって伝送経路が開かれている場合に画像信号が流れる信号線と、画像信号の極性に基づいて２つ１組のスイッチ素子の動作を制御する制御回路とを備え、制御回路は、画像信号の極性が正である場合に負の開閉信号で伝送経路を開くスイッチ素子ｐＲｏ，ｐＲｅ，ｐＧｏ，ｐＧｅ，ｐＢｏ，ｐＢｅの伝送経路を開かせ、画像信号の極性が負である場合に正の開閉信号で伝送経路を開くスイッチ素子ｎＲｏ，ｎＲｅ，ｎＧｏ，ｎＧｅ，ｎＢｏ，ｎＢｅの伝送経路を開かせる。【選択図】図１１
2017173758.tif 000002
【特許請求の範囲】
【請求項１】
伝送経路を開閉する開閉信号の極性が異なる２つ１組のスイッチ素子のうち少なくともいずれか一方によって伝送経路が開かれている場合に画像信号が流れる信号線と、
前記画像信号の極性に基づいて前記２つ１組のスイッチ素子の動作を制御する制御回路とを備え、
前記制御回路は、前記画像信号の極性が正である場合に負の開閉信号で伝送経路を開くスイッチ素子の伝送経路を開かせ、前記画像信号の極性が負である場合に正の開閉信号で伝送経路を開くスイッチ素子の伝送経路を開かせる
表示装置。
【請求項２】
前記制御回路は、前記開閉信号を出力する出力端子が前記２つ１組のスイッチ素子に対して個別に設けられている
請求項１に記載の表示装置。
【請求項３】
前記信号線が設けられた基板上に、前記開閉信号を前記２つ１組のスイッチ素子のいずれに伝送するかを示すフラグ信号に応じて前記開閉信号が伝送されるスイッチ素子を切り替える切替回路が設けられ、
前記制御回路は、前記開閉信号及び前記フラグ信号を前記切替回路に出力する
請求項１に記載の表示装置。
【請求項４】
前記制御回路は、前記画像信号が所定の中間階調範囲内である場合に前記２つ１組のスイッチ素子の両方の伝送経路を開かせる
請求項１又は２に記載の表示装置。
【請求項５】
画像信号の伝送経路を開閉する開閉信号の極性が異なる２つ１組のスイッチ素子の動作を制御する制御回路を備え、
前記制御回路は、前記開閉信号を出力する出力端子が前記２つ１組のスイッチ素子の各々に対して個別に設けられている
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
液晶表示装置が有する複数の画素は、信号線を介して伝送される画像信号に応じて駆動される。係る画像信号による液晶表示装置の駆動方式として、画像信号の極性を周期的に反転させる反転駆動方式が一般的に知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−１６１３７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
画像信号を出力するソースドライバと複数の画素が設けられた表示部との間には、信号線を介した画像信号の伝送経路を開閉する開閉回路が設けられている。すなわち、開閉回路によって伝送経路が開いている場合のみ、画像信号はソースドライバから画素に伝送される。
【０００５】
開閉回路を構成するスイッチ素子として、負電圧に応じて伝送回路を開くｐ型のスイッチ素子と、正電圧に応じて伝送回路を開くｎ型のスイッチ素子とが知られている。ｐ型のスイッチ素子が設けられた伝送経路は、正の信号を伝送するのに適している。ｎ型のスイッチ素子が設けられた伝送経路は、負の信号を伝送するのに適している。
【０００６】
反転駆動方式が採用されている表示装置は、１つの信号線の伝送経路に設けられる１つの開閉回路がｐ型のスイッチ素子が設けられた系統とｎ型のスイッチ素子が設けられた系統の２系統を有していた。係る表示装置では、従来、画像信号の伝送時に開閉回路を２系統とも開くことで画像信号の極性に関わらず画像信号を伝送する方法が採用されていた。しかしながら、係る従来の方法では、画像信号の伝送時に２系統の両方を常に開くための正電圧及び負電圧を開閉回路に供給する必要があり、消費電力の抑制が困難であった。
【０００７】
本発明は、上記の課題に鑑みてなされたもので、反転駆動方式において画像信号の伝送経路の開閉に係る消費電力の抑制がより容易な表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、伝送経路を開閉する開閉信号の極性が異なる２つ１組のスイッチ素子のうち少なくともいずれか一方によって伝送経路が開かれている場合に画像信号が流れる信号線と、前記画像信号の極性に基づいて前記２つ１組のスイッチ素子の動作を制御する制御回路とを備え、前記制御回路は、前記画像信号の極性が正である場合に負の開閉信号で伝送経路を開くスイッチ素子の伝送経路を開かせ、前記画像信号の極性が負である場合に正の開閉信号で伝送経路を開くスイッチ素子の伝送経路を開かせる表示装置である。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施形態１に係る表示装置のシステム構成例を表すブロック図である。
【図２】図２は、実施形態１に係る表示装置の画素を駆動する駆動回路を示す回路図である。
【図３】図３は、信号選択回路が有するスイッチの基本的構成を示す模式図である。
【図４】図４は、ｎ型スイッチとして設けられるｎＭＯＳのＶｇｓ−Ｉｄｓ特性の一例を示すグラフである。
【図５】図５は、ｐ型スイッチとして設けられるｐＭＯＳのＶｇｓ−Ｉｄｓ特性の一例を示すグラフである。
【図６】図６は、ドライバＩＣと信号選択回路との間及び信号選択回路と表示エリアとの間における信号の伝送経路の構成例を示す図である。
【図７】図７は、１つの画素に対応する１つの入力ラインと当該１つの画素を構成する副画素に対応する複数の出力ラインとの接続関係の一例を示す模式的な回路図である。
【図８】図８は、図７に示す回路において入力される画素信号と開閉信号との関係を示すタイミングチャートである。
【図９】図９は、図７に示す回路において入力される画素信号に応じて、従来の動作制御方法に従って開閉信号を制御した場合の例を示すタイミングチャートである。
【図１０】図１０は、カラム反転を行うためのドライバＩＣ及び信号選択回路の構成の一例を示す図である。
【図１１】図１１は、図１０に示す信号選択回路における入力ラインと出力ラインとの接続関係を示す模式的な回路図である。
【図１２】図１２は、図１１に示す回路において入力される画素信号と開閉信号との関係を示すタイミングチャートである。
【図１３】図１３は、ドライバＩＣと信号選択回路との間及び信号選択回路と表示エリアとの間における信号の伝送経路の変形例を示す図である。
【図１４】図１４は、カラム反転を行うためのドライバＩＣ及び信号選択回路の構成の変形例を示す図である。
【図１５】図１５は、図１４に示す信号選択回路における入力ラインと出力ラインとの接続関係を示す模式的な回路図である。
【図１６】図１６は、図１５に示す回路において入力される画素信号と、開閉信号と、フラグ信号との関係を示すタイミングチャートである。
【図１７】図１７は、実施形態２に係るドライバＩＣの構成例を示す図である。
【図１８】図１８は、ｎ型スイッチ素子として設けられるｎＭＯＳのＶｇｓ−Ｉｄｓ特性と所定の中間階調範囲との関係の一例を示す図である。
【図１９】図１９は、ｐ型スイッチ素子として設けられるｐＭＯＳのＶｇｓ−Ｉｄｓ特性と所定の中間階調範囲との関係の一例を示す図である。
【図２０】図２０は、ｎ型スイッチ素子として設けられるｎＭＯＳのＶｇｓ−Ｉｄｓ特性と所定の中間階調範囲との関係の一例を示す図である。
【図２１】図２１は、ｐ型スイッチ素子として設けられるｐＭＯＳのＶｇｓ−Ｉｄｓ特性と所定の中間階調範囲との関係の一例を示す図である。
【図２２】図２２は、階調データ平均値と２系統のスイッチ素子の開閉との関係の一例を示す図である。
【図２３】図２３は、中間階調範囲を電圧の範囲で定める場合の階調データ比較回路と２系統のスイッチ素子との接続関係の一例を示す図である。
【図２４】図２４は、図２３に示すＡＮＤ回路の出力及びＯＲ回路の出力と、中間階調範囲を設定する設定値と、出力に応じたスイッチ素子の開閉との関係を示す図である。
【発明を実施するための形態】
【００１０】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１１】
（実施形態１）
図１は、実施形態１に係る表示装置１のシステム構成例を表すブロック図である。表示装置１は、例えば透過型の液晶表示装置であり、表示パネル２と、ドライバＩＣ３と、バックライトコントローラ４と、光源６を備えている。図示しないフレキシブルプリント基板（ＦＰＣ：Flexible  Printed  Circuits）は、ドライバＩＣ３への外部信号又はドライバＩＣ３を駆動する駆動電力を伝送する。表示パネル２は、積層された透光性絶縁基板（例えばガラス基板）及び当該基板に挟まれた液晶層等を有し、液晶セルを含む画素Ｐｉｘ（図２参照）がマトリクス状（行列状）に多数配置されてなる表示エリア２１、ゲートドライバ（垂直駆動回路）２２、ドライバＩＣ３、信号選択回路２３等の構成を備えている。ガラス基板は、能動素子（例えば、トランジスタ）を含む多数の画素回路がマトリクス状に配置形成される第１の基板と、この第１の基板と所定の間隙をもって対向して配置される第２の基板とによって構成される。第１の基板と第２の基板との間隙は、第１の基板上の各所に配置形成されるフォトスペーサによって所定の間隙に保持される。そして、これら第１の基板及び第２の基板間に液晶が封入される。なお、図１に示す表示パネル２における表示エリア２１等の各部の配置及び大きさは模式的なものであり、実際の配置等を反映したものでない。
【００１２】
表示エリア２１は、液晶層を含む副画素ＶｐｉｘがＭ行×Ｎ列に配置されたマトリクス（行列状）構造を有している。なお、この明細書において、行とは、一方向に配列されるＮ個の副画素Ｖｐｉｘを有する画素行をいう。また、列とは、行が配列される方向と直交する方向に配列されるＭ個の副画素Ｖｐｉｘを有する画素列をいう。そして、ＭとＮとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。表示エリア２１は、副画素ＶｐｉｘのＭ行Ｎ列の配列に対して行毎に走査線２４１、２４２、２４３・・・２４Ｍが配線され、列毎に信号線２５１、２５２、２５３・・・２５Ｎが配線されている。以後、実施形態１においては、走査線２４１、２４２、２４３・・・２４Ｍを代表して走査線２４のように表記し、信号線２５１、２５２、２５３・・・２５Ｎを代表して信号線２５のように表記することがある。また、実施形態１においては、走査線２４１、２４２、２４３・・・２４Ｍの任意の３本の走査線を、走査線２４ｍ、２４ｍ＋１、２４ｍ＋２（ただし、ｍは、ｍ≦Ｍ−２を満たす自然数）のように表記し、信号線２５１、２５２、２５３・・・２５Ｎの任意の４本の信号線を、信号線２５ｎ、２５ｎ＋１、２５ｎ＋２、２５ｎ＋３（ただし、ｎは、ｎ≦Ｎ−３を満たす自然数）のように表記する。
【００１３】
表示装置１には、外部から画像データが入力され、ドライバＩＣ３に与えられる。ドライバＩＣ３は、画像データに基づいて、１ライン（１画素行）に相当する１Ｈ（Ｈは水平期間）単位で出力される画像信号を生成して信号選択回路２３に出力する集積回路である。より具体的には、実施形態１では、１ラインを構成する複数の画素Ｐｉｘ（図２参照）の各々の画像信号を構成する信号として、各画素Ｐｉｘを構成する複数の副画素Ｖｐｉｘの各々に出力される画素信号を生成する。ドライバＩＣ３は、当該画素信号と、当該画素信号の伝送経路に設けられたスイッチ素子の動作を制御する開閉信号（例えば、後述する開閉信号ＡＳＷ，ＸＡＳＷ等）を信号選択回路２３に出力する。また、実施形態１のドライバＩＣ３は、画像データに基づいて光源６からの光を制御するための光源制御信号を生成し、バックライトコントローラ４に出力する。
【００１４】
なお、ドライバＩＣ３は、各回路の同期を制御する基準の信号となるマスタークロックに応じて垂直同期信号及び水平同期信号を生成し、ゲートドライバ２２、信号選択回路２３、バックライトコントローラ４等に出力する同期制御機能を有していてもよい。係る同期制御機能は、ドライバＩＣ３と別個に設けられた専用の回路が有していてもよい。その場合、当該専用の回路は、ドライバＩＣ３にも垂直同期信号、水平同期信号等を出力する。
【００１５】
ゲートドライバ２２は、垂直同期信号及び水平同期信号に同期して水平同期信号に応じた１水平期間単位でデジタルデータをラッチする。ゲートドライバ２２は、ラッチされた１ライン分のデジタルデータを垂直走査パルスとして順に出力し、表示エリア２１の走査線２４（走査線２４１，２４２，２４３，…，２４Ｍ）に与えることによって副画素Ｖｐｉｘを行単位で順次選択する。ゲートドライバ２２は、例えば、走査線２４１，２４２，…の表示エリア２１の上寄り、垂直走査上方向から、表示エリア２１の下寄り、垂直走査下方向へ順にデジタルデータを出力する。また、ゲートドライバ２２は、走査線２４Ｍ，…の表示エリア２１の下寄り、垂直走査下方向から、表示エリア２１の上寄り、垂直走査上方向へ順にデジタルデータを出力することもできる。
【００１６】
信号選択回路２３は、ドライバＩＣ３から出力された画像信号を副画素Ｖｐｉｘに振り分ける。具体的には、信号選択回路２３は、画像信号を構成する信号として入力された各副画素Ｖｐｉｘの画素信号を、対応する副画素Ｖｐｉｘに接続されている伝送経路を以て伝送する。当該伝送経路にはスイッチ素子が設けられており、信号選択回路２３は、ドライバＩＣ３から出力される開閉信号に応じてスイッチ回路を開閉することで画素信号を対応する副画素Ｖｐｉｘに伝送する。
【００１７】
信号選択回路２３は、チップとして形成された回路が表示パネル２の透光性絶縁基板に設けられた構成であってもよいし、回路が透光性絶縁基板上に形成された構成であってもよい。実施形態１では、信号選択回路２３は、回路が透光性絶縁基板上に形成された構成である。
【００１８】
図２は、実施形態１に係る表示装置１の画素Ｐｉｘを駆動する駆動回路を示す回路図である。表示エリア２１には、副画素Ｖｐｉｘの薄膜トランジスタ（ＴＦＴ：Thin  Film  Transistor）素子Ｔｒに表示データとして画素信号を供給する信号線２５ｎ、２５ｎ＋１、２５ｎ＋２、各ＴＦＴ素子Ｔｒを駆動する走査線２４ｍ、２４ｍ＋１、２４ｍ＋２等の配線が形成されている。このように、信号線２５ｎ、２５ｎ＋１、２５ｎ＋２は、上述したガラス基板の表面と平行な平面に延在し、副画素Ｖｐｉｘに画像を表示するための画素信号を供給する。副画素Ｖｐｉｘは、ＴＦＴ素子Ｔｒ及び液晶素子ＬＣを備えている。ＴＦＴ素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal  Oxide  Semiconductor）型のＴＦＴで構成されている。ＴＦＴ素子Ｔｒのソース又はドレインの一方は信号線２５ｎ、２５ｎ＋１、２５ｎ＋２に接続され、ゲートは走査線２４ｍ、２４ｍ＋１、２４ｍ＋２に接続され、ソース又はドレインの他方は液晶素子ＬＣの一端に接続されている。液晶素子ＬＣは、一端がＴＦＴ素子Ｔｒのソース又はドレインの他方に接続され、他端が共通電極ＣＯＭに接続されている。
【００１９】
副画素Ｖｐｉｘは、走査線２４ｍ、２４ｍ＋１、２４ｍ＋２により、表示エリア２１の同じ行に属する他の副画素Ｖｐｉｘと互いに接続されている。走査線２４ｍ、２４ｍ＋１、２４ｍ＋２は、ゲートドライバ２２と接続され、ゲートドライバ２２から走査信号の垂直走査パルスが供給される。また、副画素Ｖｐｉｘは、信号線２５ｎ、２５ｎ＋１、２５ｎ＋２により、表示エリア２１の同じ列に属する他の副画素Ｖｐｉｘと互いに接続されている。信号線２５ｎ、２５ｎ＋１、２５ｎ＋２は、信号選択回路２３と接続され、信号選択回路２３を介して画素信号が供給される。さらに、副画素Ｖｐｉｘは、共通電極ＣＯＭにより、表示エリア２１の同じ列に属する他の副画素Ｖｐｉｘと互いに接続されている。共通電極ＣＯＭは、不図示の駆動電極ドライバと接続され、駆動電極ドライバが出力するコモン電位による駆動信号が供給される。なお、ドライバＩＣ３は、駆動電極ドライバに代えて、当該コモン電位を出力する機能を有していてもよい。
【００２０】
図１に示すゲートドライバ２２は、垂直走査パルスを、図２に示す走査線２４ｍ、２４ｍ＋１、２４ｍ＋２を介して、副画素ＶｐｉｘのＴＦＴ素子Ｔｒのゲートに印加することにより、表示エリア２１にマトリクス状に形成されている副画素Ｖｐｉｘのうちの１行（１水平ライン）を表示駆動の対象として順次選択する。ドライバＩＣ３は、画素信号を、図２に示す信号線２５ｎ、２５ｎ＋１、２５ｎ＋２を介して、ゲートドライバ２２により順次選択される１水平ラインを含む副画素Ｖｐｉｘにそれぞれ供給する。そして、これらの副画素Ｖｐｉｘでは、供給される画素信号に応じて、１水平ラインの表示が行われるようになっている。駆動電極ドライバは、駆動信号を印加し、所定の本数の共通電極ＣＯＭを含む駆動電極ブロック毎に共通電極ＣＯＭを駆動する。
【００２１】
上述したように、表示装置１は、ゲートドライバ２２が走査線２４ｍ、２４ｍ＋１、２４ｍ＋２を順次走査するように駆動することにより、１水平ラインが順次選択される。また、表示装置１は、１水平ラインに属する副画素Ｖｐｉｘに対して、ドライバＩＣ３が信号選択回路２３を介して画素信号を供給する信号選択回路２３は、ゲートドライバ２２の出力によって選択されている行の副画素Ｖｐｉｘに対して、ドライバＩＣ３の制御下で画素信号を表示エリア２１に伝送する。これによって、１水平ラインずつ表示が行われる。この表示動作を行う際、駆動電極ドライバは、その１水平ラインに対応する共通電極ＣＯＭに対して駆動信号を印加するようになっている。
【００２２】
実施形態１では、液晶表示装置である表示装置１の表示エリア２１に設けられた画素Ｐｉｘの駆動方式として、カラム反転が採用されている。カラム反転は、１カラム（１画素列）単位で表示エリア２１に出力される信号（例えば、後述する画素信号）の極性を反転させる駆動方式である。
【００２３】
他の駆動方式として、ライン反転、ドット反転、フレーム反転などの駆動方式が知られている。ライン反転は、１ライン（１画素行）に相当する１Ｈ（Ｈは水平期間）の時間周期で画素信号の極性を反転させる駆動方式である。ドット反転は、互いに隣接する上下左右の副画素毎に画素信号の極性を交互に反転させる駆動方式である。フレーム反転は、１画面に相当する１フレーム毎に全副画素に書き込む画素信号を一度に同じ極性で反転させる駆動方式である。表示装置１は、上記の各駆動方式のいずれを採用することも可能である。
【００２４】
また、表示エリア２１は、カラーフィルタを有する。カラーフィルタは、格子形状のブラックマトリクス７６ａと、開口部７６ｂと、を有する。ブラックマトリクス７６ａは、図２に示すように副画素Ｖｐｉｘの外周を覆うように形成されている。つまり、ブラックマトリクス７６ａは、二次元配置された副画素Ｖｐｉｘと副画素Ｖｐｉｘとの境界に配置されることで、格子形状となる。ブラックマトリクス７６ａは、光の吸収率が高い材料で形成されている。開口部７６ｂは、ブラックマトリクス７６ａの格子形状で形成されている開口であり、副画素Ｖｐｉｘに対応して配置されている。
【００２５】
開口部７６ｂは、例えば、３色の出力用副画素に対応する色領域を含む。具体的には、開口部７６ｂは、例えば、第１の色、第２の色、第３の色の一形態である赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域を含む。カラーフィルタは、開口部７６ｂに例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域を行方向に沿って周期的に配列する。実施形態１では、図２に示す各副画素ＶｐｉｘにＲ、Ｇ、Ｂの３色の色領域が１組として画素Ｐｉｘとして対応付けられている。このように、表示パネル２は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の出力用副画素（副画素Ｖｐｉｘ）が配列された画素（画素Ｐｉｘ）を複数有し、複数の画素がマトリクス状に配置された表示領域（例えば表示エリア２１）を有する表示部として機能する。実施形態１における画像データは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の副画素Ｖｐｉｘを有する画素Ｐｉｘの出力に対応する所謂ＲＧＢ画像データである。以下、赤（Ｒ）、緑（Ｇ）、青（Ｂ）を単にＲ，Ｇ，Ｂと記載することがある。また、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の組み合わせをＲＧＢと記載することがある。
【００２６】
なお、副画素Ｖｐｉｘの色及び色の組み合わせは上記で例示した色に限られず、適宜変更可能である。例えば、副画素Ｖｐｉｘの色は４色以上であってもよいし、２色以下であってもよい。具体例として、第４の色として白（Ｗ）が設定された場合、この白（Ｗ）の開口部７６ｂに対してカラーフィルタによる着色は施されない。第４の色が他の色である場合、第４の色として採用された色がカラーフィルタにより着色される。第５の色以降の色についても同様である。また、２色以下の色は、Ｒ，Ｇ，Ｂ以外の色であってよい。副画素Ｖｐｉｘは、所謂モノクロ表示に対応した画素であってよい。その場合、副画素Ｖｐｉｘの色を白（Ｗ）とし、１つの副画素Ｖｐｉｘが１つの画素Ｐｉｘを構成するようにしてよい。
【００２７】
表示エリア２１は、正面に直交する方向からみた場合、走査線２４と信号線２５がカラーフィルタのブラックマトリクス７６ａと重なる領域に配置されている。つまり、走査線２４及び信号線２５は、正面に直交する方向からみた場合、ブラックマトリクス７６ａの後ろに隠されることになる。また、表示エリア２１は、ブラックマトリクス７６ａが配置されていない領域が開口部７６ｂとなる。
【００２８】
図２に示すように、走査線２４ｍ、２４ｍ＋１、２４ｍ＋２が等間隔で配置され、信号線２５ｎ、２５ｎ＋１、２５ｎ＋２も等間隔で配置されている。そして、副画素Ｖｐｉｘは、走査線２４ｍ、２４ｍ＋１、２４ｍ＋２と信号線２５ｎ、２５ｎ＋１、２５ｎ＋２とで区画される領域に、同じ方向を向いて配置されている。
【００２９】
表示画素部として機能する表示パネル２の背面には、バックライトとして機能する光源６が設けられる。光源６から出射された光は、表示領域に入射することで、表示装置１による表示出力における光源になる。光源６は、バックライトコントローラ４の制御下で動作する。バックライトコントローラ４は、ドライバＩＣ３から出力される光源制御信号に応じて、光源６の点灯の有無及び点灯時の明るさの制御等、光源６の動作制御を行う。
【００３０】
ここでは光源６を有する所謂透過型（又は半透過型）の液晶表示装置を例示しているが、所謂反射型の液晶表示装置の場合、光源６、光源６の動作制御に係る構成、信号の生成処理等は省略可能である。反射型の液晶表示装置であっても、所謂フロントライトの形式で光源を設けてもよい。
【００３１】
図３は、信号選択回路２３が有するスイッチの基本的構成を示す模式図である。信号選択回路２３は、ドライバＩＣ３からの入力（Ｓｏｕｒｃｅ＿ｉｎ）に基づいた出力を表示エリア２１に対して行う信号の伝送経路に設けられた２系統のスイッチ素子として、ｎ型スイッチｎＳＷ及びｐ型スイッチｐＳＷとを有する。ｎ型スイッチｎＳＷは、正の開閉信号で伝送経路を開くスイッチ素子であり、主に、負の信号が伝送経路に流れる際に伝送経路を開くように動作を制御される。ｐ型スイッチｐＳＷは、負の開閉信号で伝送経路を開くスイッチ素子であり、主に、正の信号が伝送経路に流れる際に伝送経路を開くように動作を制御される。より具体的には、ｎ型スイッチｎＳＷ及びｐ型スイッチｐＳＷは、ＭＯＳＦＥＴ（metal-oxide-semiconductor  field-effect  transistor）である。すなわち、ｎ型スイッチｎＳＷは所謂ｎＭＯＳであり、ｐ型スイッチｐＳＷは所謂ｐＭＯＳである。このように、表示装置１は、伝送経路を開閉する開閉信号の極性が異なる２つ１組のスイッチ素子（例えば、ｎ型スイッチｎＳＷとｐ型スイッチｐＳＷ）を有する。
【００３２】
図４は、ｎ型スイッチｎＳＷとして設けられるｎＭＯＳのＶｇｓ−Ｉｄｓ特性の一例を示すグラフである。図５は、ｐ型スイッチｐＳＷとして設けられるｐＭＯＳのＶｇｓ−Ｉｄｓ特性の一例を示すグラフである。ｎ型スイッチｎＳＷ及びｐ型スイッチｐＳＷが設けられた伝送経路は、ｎ型スイッチｎＳＷ又はｐ型スイッチｐＳＷの少なくともいずれか一方によって伝送経路が開かれている場合に信号を伝送することができる状態になっている。よって、出力（Ｓｏｕｒｃｅ＿ｏｕｔ）側に接続される信号線（例えば、信号線２５）は、伝送経路を開閉する開閉信号の極性が異なる２つ１組のスイッチ素子のうち少なくともいずれか一方によって伝送経路が開かれている場合に画像信号が流れる信号線になる。ただし、図４の例で示すように、伝送経路に入力される信号が正の信号である場合、ｐ型スイッチｐＳＷの系統は、ｎ型スイッチの系統に比して信号を伝送しやすい。また、図５の例で示すように、伝送経路に入力される信号が負の信号である場合、ｎ型スイッチｐＳＷの系統は、ｐ型スイッチの系統に比して信号を伝送しやすい。
【００３３】
伝送経路に入力される信号、すなわち、画像信号を構成する画素信号（後述）は、例えば−５．５［Ｖ］〜５．５［Ｖ］の電圧範囲内で出力されるパルスである。この場合、正の画素信号は、０［Ｖ］〜５．５［Ｖ］の電圧範囲内のパルスである。負の画素信号は、−５．５［Ｖ］〜０［Ｖ］の電圧範囲内のパルスである。０［Ｖ］〜５．５［Ｖ］の電圧範囲内のパルスである正の画像信号に対して、ｐ型スイッチｐＳＷは、図５に示す（ｎ）の範囲、例えば、−５［Ｖ］〜−１０．５［Ｖ］の範囲で適宜設定された開閉信号に応じて伝送経路を開く。−５．５［Ｖ］〜０［Ｖ］の電圧範囲内のパルスである負の画像信号に対して、ｎ型スイッチｎＳＷは、図４に示す（ｐ）の範囲、例えば、５［Ｖ］〜１０．５［Ｖ］の範囲で適宜設定された開閉信号に応じて伝送経路を開く。係る画素信号と開閉信号との差はあくまで一例であってこれに限られるものでなく、適宜変更可能である。
【００３４】
図６は、ドライバＩＣ３と信号選択回路２３との間及び信号選択回路２３と表示エリア２１との間における信号の伝送経路の構成例を示す図である。実施形態１では、ドライバＩＣ３と信号選択回路２３との間における信号の伝送経路の数は、表示エリア２１の行方向に並ぶ画素Ｐｉｘの数である。また、信号選択回路２３と表示エリア２１との間における信号の伝送経路の数は、表示エリア２１の行方向に並ぶ副画素Ｖｐｉｘの数である。実施形態１では、行方向に並ぶ赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に対応する３つの副画素Ｖｐｉｘが１つの画素Ｐｉｘを構成している。よって、ドライバＩＣ３と信号選択回路２３との間における信号の伝送経路の数と信号選択回路２３と表示エリア２１との間における信号の伝送経路の数との比は１：３である。
【００３５】
信号選択回路２３を基準とすると、ドライバＩＣ３と信号選択回路２３との間における信号の伝送経路は入力ラインであり、信号選択回路２３と表示エリア２１との間における信号の伝送経路は出力ラインである。図６等では、入力ラインに、符号Ｓ１，Ｓ２，…Ｓ（Ｍ／３）を付している。また、出力ラインのうち、赤（Ｒ）の副画素Ｖｐｉｘの信号線２５に接続されている出力ラインにＲ１，Ｒ２，…，Ｒ（Ｍ／３）を付している。また、緑（Ｇ）の副画素Ｖｐｉｘの信号線２５に接続されている出力ラインにＧ１，Ｇ２，…，Ｇ（Ｍ／３）を付している。また、青（Ｂ）の副画素Ｖｐｉｘの信号線２５に接続されている出力ラインにＢ１，Ｂ２，…，Ｂ（Ｍ／３）を付している。
【００３６】
より具体的な例を挙げると、行方向に並ぶ画素Ｐｉｘの数が１０８０であり、行方向に並ぶ赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に対応する３つの副画素Ｖｐｉｘが１つの画素Ｐｉｘを構成している場合、行方向に並ぶ副画素Ｖｐｉｘの数は３２４０である。よって、Ｍ＝３２４０、（Ｍ／３）＝１０８０になる。この場合、入力ラインは、Ｓ１，Ｓ２，…Ｓ１０８０のようになる。また、出力ラインにおける各色の副画素Ｖｐｉｘに対応する出力ラインはそれぞれ、Ｒ１，Ｒ２，…，Ｒ１０８０、Ｇ１，Ｇ２，…，Ｇ１０８０、Ｂ１，Ｂ２，…，Ｂ１０８０のようになる。係る例はあくまで一例であり、表示エリア２１の画素Ｐｉｘの数、配置、画素Ｐｉｘを構成する副画素Ｖｐｉｘの数及び配置並びにこれらの数及び配置に応じた伝送経路の構成を限定するものでなく、適宜変更可能である。
【００３７】
ドライバＩＣ３は、画像信号を出力する。画像信号は、画像データに基づいて出力される画素Ｐｉｘの各々のＲＧＢ階調値に対応する信号である。画像信号は、入力ラインＳ１，Ｓ２，…Ｓ（Ｍ／３）の各々を介して、信号選択回路２３に入力される。より具体的には、画像信号は、画素Ｐｉｘを構成する副画素Ｖｐｉｘの各々に対応する画素信号からなる。実施形態１の画像信号は、例えば、赤（Ｒ）の階調値に対応する画素信号と、緑（Ｇ）の階調値に対応する画素信号と、青（Ｂ）の階調値に対応する画素信号の３つの画素信号からなる。係る３つの画素信号は、それぞれ異なるタイミングに出力される。信号選択回路２３は、各画素信号を対応する色の副画素Ｖｐｉｘの出力ラインから出力する。
【００３８】
また、ドライバＩＣ３と信号選択回路２３との間には、２系統のスイッチ素子（ｎ型スイッチｎＳＷ、ｐ型スイッチｐＳＷ）を制御するための開閉信号ＡＳＷ，ＸＡＳＷを伝送する配線が設けられている。開閉信号ＡＳＷは、ｎ型スイッチｎＳＷの開閉信号であって、開くときにハイであり、閉じるときにロウである。開閉信号ＸＡＳＷは、ｐ型スイッチｐＳＷの開閉信号であって、開くときにロウであり、閉じるときにハイである。ドライバＩＣ３は、開閉信号ＡＳＷ，ＸＡＳＷを信号選択回路２３に出力する。以下の説明では、開閉信号ＡＳＷ，ＸＡＳＷを、電圧のハイ／ロウによって表される２値の信号として説明している。実施形態１では、開閉信号ＡＳＷ，ＸＡＳＷは、ハイである場合に正であり、ロウである場合に負である。
【００３９】
図７は、１つの画素Ｐｉｘに対応する１つの入力ラインと当該１つの画素Ｐｉｘを構成する副画素Ｖｐｉｘに対応する複数の出力ラインとの接続関係の一例を示す模式的な回路図である。実施形態１では、１つの画素Ｐｉｘを構成する副画素Ｖｐｉｘが赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に対応する３つの副画素Ｖｐｉｘであるので、１つの入力ライン（Ｓｏｕｒｃｅ＿ＲＧＢ）に対して３つの出力ライン（Ｓｏｕｒｃｅ＿Ｒ，Ｓｏｕｒｃｅ＿Ｇ，Ｓｏｕｒｃｅ＿Ｂ）が設けられている。１つの入力ライン（Ｓｏｕｒｃｅ＿ＲＧＢ）は、入力ラインＳ１，Ｓ２，…Ｓ（Ｍ／３）のいずれか１つである。３つの出力ライン（Ｓｏｕｒｃｅ＿Ｒ，Ｓｏｕｒｃｅ＿Ｇ，Ｓｏｕｒｃｅ＿Ｂ）は、当該１つの入力ラインに対応する画素Ｐｉｘの列を構成する赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に対応する３つの副画素Ｖｐｉｘと接続されている信号線２５に画素信号を出力する出力ラインである。
【００４０】
信号選択回路２３は、１つの画素Ｐｉｘに対応する１つの入力ライン（例えば、Ｓｏｕｒｃｅ＿ＲＧＢ）と当該１つの画素Ｐｉｘを構成する副画素Ｖｐｉｘに対応する複数の出力ライン（例えば、Ｓｏｕｒｃｅ＿Ｒ，Ｓｏｕｒｃｅ＿Ｇ，Ｓｏｕｒｃｅ＿Ｂ）とを接続する構成を有する。具体的には、信号選択回路２３は、当該構成として、例えば、入力ラインと出力ラインとを接続する伝送経路として機能する配線と、当該配線に設けられたスイッチ素子ｎＲ，ｐＲ，ｎＧ，ｐＧ，ｎＢ，ｐＢと、係るスイッチ素子を制御するための開閉信号ＡＳＷ１，ＡＳＷ２，ＡＳＷ３，ＸＡＳＷ１，ＸＡＳＷ２，ＸＡＳＷ３を伝送する配線とを有する。スイッチ素子ｎＲ，ｎＧ，ｎＢは、ｎ型スイッチｎＳＷを上位概念とする下位概念的構成であり、その具体的構成はｎ型スイッチｎＳＷと同様の構成である。スイッチ素子ｐＲ，ｐＧ，ｐＢは、ｐ型スイッチｐＳＷを上位概念とする下位概念的構成であり、その具体的構成はｐ型スイッチｐＳＷと同様の構成である。開閉信号ＡＳＷ１，ＡＳＷ２，ＡＳＷ３は、開閉信号ＡＳＷを上位概念とする下位概念的信号であり、その具体的態様は開閉信号ＡＳＷと同様である。開閉信号ＸＡＳＷ１，ＸＡＳＷ２，ＸＡＳＷ３は、開閉信号ＸＡＳＷを上位概念とする下位概念的信号であり、その具体的態様は開閉信号ＸＡＳＷと同様である。
【００４１】
入力ラインと出力ラインとを接続する伝送経路として機能する配線は、入力ライン側から出力ライン側に向かって１つの画素Ｐｉｘを構成する副画素Ｖｐｉｘの数に応じた分岐を有する。図７に示す例では、当該配線は、入力ライン（Ｓｏｕｒｃｅ＿ＲＧＢ）側から出力ライン（Ｓｏｕｒｃｅ＿Ｒ，Ｓｏｕｒｃｅ＿Ｇ，Ｓｏｕｒｃｅ＿Ｂ）側に向かって３分岐している。伝送経路を開閉する２系統のスイッチ素子は、係る分岐後の出力ライン側の配線における伝送経路を開閉するよう設けられる。図７に示す例では、赤（Ｒ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｒ）側に設けられる２系統のスイッチ素子として、スイッチ素子ｎＲ，ｐＲが設けられている。また、緑（Ｇ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｇ）側に設けられる２系統のスイッチ素子として、スイッチ素子ｎＧ，ｐＧが設けられている。また、青（Ｂ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｂ）側に設けられる２系統のスイッチ素子として、スイッチ素子ｎＢ，ｐＢが設けられている。これらのスイッチ素子（例えば、スイッチ素子ｎＲ，ｐＲ，ｎＧ，ｐＧ，ｎＢ，ｐＢ）はそれぞれ、個別の開閉信号に応じて動作する。図７に示す例では、スイッチ素子ｎＲの開閉信号ＡＳＷ１、スイッチ素子ｐＲの開閉信号ＸＡＳＷ１、スイッチ素子ｎＧの開閉信号ＡＳＷ２、スイッチ素子ｐＧの開閉信号ＸＡＳＷ２、スイッチ素子ｎＢの開閉信号ＡＳＷ３、スイッチ素子ｐＢの開閉信号ＸＡＳＷ３を個別に伝送するための配線が設けられている。
【００４２】
図８は、図７に示す回路において入力される画素信号と開閉信号との関係を示すタイミングチャートである。図８では、正の信号を符号（ｐ：positive）で示し、負の信号を符号（ｎ：negative）で示している。また、図８は、赤（Ｒ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｒ）に伝送される画素信号と、緑（Ｇ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｇ）に伝送される画素信号と、青（Ｂ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｂ）に伝送される画素信号とが、同一の入力ライン（Ｓｏｕｒｃｅ＿ＲＧＢ）から入力されることを示している。
【００４３】
上記で説明した通り、表示エリア２１に設けられた副画素Ｖｐｉｘは反転駆動される。このため、副画素Ｖｐｉｘを駆動する画素信号の極性は、フレーム画像の更新タイミングで反転する。よって、図８に示すように、各出力ラインに伝送される画素信号は、正の信号（ｐ）と負の信号（ｎ）が交互に入れ替わる。ここで、ドライバＩＣ３は、画像信号の極性が正である場合に負の開閉信号で伝送経路を開くスイッチ素子の伝送経路を開かせ、画像信号の極性が負である場合に正の開閉信号で伝送経路を開くスイッチ素子の伝送経路を開かせることで、画像信号の極性に基づいて伝送経路に設けられた２系統の開閉回路を構成する２つ１組のスイッチ素子の動作を制御する制御回路として機能する。具体的には、ドライバＩＣ３は、赤（Ｒ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｒ）に伝送される正（ｐ）の画素信号が入力されるタイミングには、開閉信号ＸＡＳＷ１をロウ（ｎ）にしてスイッチ素子ｐＲが設けられた伝送経路を開いている。また、ドライバＩＣ３は、緑（Ｇ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｇ）に伝送される正（ｐ）の画素信号が入力されるタイミングには、開閉信号ＸＡＳＷ２をロウ（ｎ）にしてスイッチ素子ｐＧが設けられた伝送経路を開いている。また、ドライバＩＣ３は、青（Ｂ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｂ）に伝送される正（ｐ）の画素信号が入力されるタイミングには、開閉信号ＸＡＳＷ３をロウ（ｎ）にしてスイッチ素子ｐＢが設けられた伝送経路を開いている。また、ドライバＩＣ３は、赤（Ｒ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｒ）に伝送される負（ｎ）の画素信号が入力されるタイミングには、信号ＡＳＷ１をハイ（ｐ）にしてスイッチ素子ｎＲが設けられた伝送経路を開いている。また、ドライバＩＣ３は、緑（Ｇ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｇ）に伝送される負（ｎ）の画素信号が入力されるタイミングには、信号ＡＳＷ２をハイ（ｐ）にしてスイッチ素子ｎＧが設けられた伝送経路を開いている。また、ドライバＩＣ３は、青（Ｂ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｂ）に伝送される負（ｎ）の画素信号が入力されるタイミングには、信号ＡＳＷ３をハイ（ｐ）にしてスイッチ素子ｎＢが設けられた伝送経路を開いている。
【００４４】
逆に言えば、ドライバＩＣ３は、画素信号が正（ｐ）の信号である場合、正（ｐ）の信号で伝送経路を開くスイッチ素子（例えば、ｎ型スイッチｎＳＷに相当するスイッチ素子ｎＲ，ｎＧ，ｎＢ）を動作させない。また、ドライバＩＣ３は、画素信号が負（ｎ）の信号である場合、負（ｎ）の信号で伝送経路を開くスイッチ素子（例えば、ｐ型スイッチｐＳＷに相当するスイッチ素子ｐＲ，ｐＧ，ｐＢ）を動作させない。すなわち、実施形態１では、２系統のスイッチ素子のうち、画像信号を構成する信号（例えば、画素信号）の極性の伝送においてより優れている一方の系統のみ開き、他方の系統を特に動作させずに閉じたままにする。これによって、他方の系統の動作に係る消費電力の増加を抑制することができる。
【００４５】
図９は、図７に示す回路において入力される画素信号に応じて、従来の動作制御方法に従って開閉信号を制御した場合の例を示すタイミングチャートである。図９のタイミングチャートは、実施形態１の基本的なスイッチ素子の制御の仕組みを示す図８のタイミングチャートに対する比較例である。図９に示すように、従来の動作制御方法では、画像信号を構成する画素信号の極性に関わらず、出力ラインに設けられた２系統のスイッチの両方を動作させている。具体的には、従来では、赤（Ｒ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｒ）に伝送される画素信号が入力されるタイミングには、信号ＡＳＷ１をハイにし、ＸＡＳＷ１をロウにしてスイッチ素子ｎＲ，ｐＲが設けられた伝送経路を開いていた。また、従来では、緑（Ｇ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｇ）に伝送される画素信号が入力されるタイミングには、信号ＡＳＷ２をハイにし、ＸＡＳＷ２をロウにしてスイッチ素子ｎＧ，ｐＧが設けられた伝送経路を開いていた。また、従来では、青（Ｂ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｂ）に伝送される画素信号が入力されるタイミングには、信号ＡＳＷ３をハイにし、ＸＡＳＷ３をロウにしてスイッチ素子ｎＢ，ｐＢが設けられた伝送経路を開いていた。このような動作制御方法では、２系統のスイッチ素子の両方を動作させるための消費電力の増加を抑制することができない。
【００４６】
なお、図８では、赤（Ｒ），緑（Ｇ），青（Ｂ）の順に画素信号が出力されているが、副画素Ｖｐｉｘの色に応じた画素信号の出力順序は任意であり、適宜変更可能である。
【００４７】
図１０は、カラム反転を行うためのドライバＩＣ３及び信号選択回路２３の構成の一例を示す図である。実施形態１では、カラム反転を行うため、行方向について、一方端側（例えば、左側）から数えて「奇数番目に位置する画素Ｐｉｘ」に対する画像信号の極性と、「偶数番目に位置する画素Ｐｉｘ」に対する画像信号の極性と、を反転している。すなわち、実施形態１では、列単位で２系統のスイッチ素子の動作を異ならせる必要があることになる。なぜなら、隣り合う２列の画素Ｐｉｘの各々を構成する副画素Ｖｐｉｘに伝送される画素信号の極性は逆になることから、当該画素信号をそれぞれ伝送する各伝送経路における２系統のスイッチ素子の動作制御も異なって然るべきだからである。このため、ドライバＩＣ３は、「奇数番目に位置する画素Ｐｉｘ」を構成する副画素Ｖｐｉｘに対する画素信号に応じたスイッチ素子の動作制御と、「偶数番目に位置する画素Ｐｉｘ」を構成する副画素Ｖｐｉｘに対する画素信号に応じたスイッチ素子の動作制御とを個別に行う。具体的には、ドライバＩＣ３は、「奇数番目に位置する画素Ｐｉｘ」を構成する副画素Ｖｐｉｘに対する画素信号に応じたスイッチ素子の開閉信号ＡＳＷ１＿ｏｄｄ，ＡＳＷ２＿ｏｄｄ，ＡＳＷ３＿ｏｄｄ，ＸＡＳＷ１＿ｏｄｄ，ＸＡＳＷ２＿ｏｄｄ，ＸＡＳＷ３＿ｏｄｄを出力する。また、ドライバＩＣ３は、「偶数番目に位置する画素Ｐｉｘ」を構成する副画素Ｖｐｉｘに対する画素信号に応じたスイッチ素子の開閉信号ＡＳＷ１＿ｅｖｅｎ，ＡＳＷ２＿ｅｖｅｎ，ＡＳＷ３＿ｅｖｅｎ，ＸＡＳＷ１＿ｅｖｅｎ，ＸＡＳＷ２＿ｅｖｅｎ，ＸＡＳＷ３＿ｅｖｅｎを出力する。また、ドライバＩＣ３は、入力ラインＳ１，Ｓ２，…を介して、各列の画素Ｐｉｘに対する画像信号（Ｓｏｕｒｃｅ＿１，Ｓｏｕｒｃｅ＿２，…）を個別に出力する。
【００４８】
開閉信号ＡＳＷ１＿ｏｄｄ，ＡＳＷ１＿ｅｖｅｎは、開閉信号ＡＳＷ１を上位概念とする下位概念的信号であり、その具体的態様は図８を参照して説明した開閉信号ＡＳＷ１と同様である。開閉信号ＡＳＷ２＿ｏｄｄ，ＡＳＷ２＿ｅｖｅｎは、開閉信号ＡＳＷ２を上位概念とする下位概念的信号であり、その具体的態様は図８を参照して説明した開閉信号ＡＳＷ２と同様である。開閉信号ＡＳＷ３＿ｏｄｄ，ＡＳＷ３＿ｅｖｅｎは、開閉信号ＡＳＷ３を上位概念とする下位概念的信号であり、その具体的態様は図８を参照して説明した開閉信号ＡＳＷ３と同様である。開閉信号ＸＡＳＷ１＿ｏｄｄ，ＸＡＳＷ１＿ｅｖｅｎは、開閉信号ＸＡＳＷ１を上位概念とする下位概念的信号であり、その具体的態様は図８を参照して説明した開閉信号ＸＡＳＷ１と同様である。開閉信号ＸＡＳＷ２＿ｏｄｄ，ＸＡＳＷ２＿ｅｖｅｎは、開閉信号ＸＡＳＷ２を上位概念とする下位概念的信号であり、その具体的態様は図８を参照して説明した開閉信号ＸＡＳＷ２と同様である。開閉信号ＸＡＳＷ３＿ｏｄｄ，ＸＡＳＷ３＿ｅｖｅｎは、開閉信号ＸＡＳＷ３を上位概念とする下位概念的信号であり、その具体的態様は図８を参照して説明した開閉信号ＸＡＳＷ３と同様である。
【００４９】
図１１は、図１０に示す信号選択回路２３における入力ラインと出力ラインとの接続関係を示す模式的な回路図である。図１１では、「奇数番目に位置する画素Ｐｉｘ」に対応する１つの入力ライン（Ｓｏｕｒｃｅ＿ｏｄｄ）と「偶数番目に位置する画素Ｐｉｘ」に対応する１つの入力ライン（Ｓｏｕｒｃｅ＿ｅｖｅｎ）を例示的に示している。「奇数番目に位置する画素Ｐｉｘ」に対応する１つの入力ライン（Ｓｏｕｒｃｅ＿ｏｄｄ）は、例えば、入力ラインＳ１，Ｓ３，…である。「偶数番目に位置する画素Ｐｉｘ」に対応する１つの入力ライン（Ｓｏｕｒｃｅ＿ｅｖｅｎ）は、例えば、入力ラインＳ２，Ｓ４，…である。図１０における画像信号のうち、末尾番号が奇数である画像信号（Ｓｏｕｒｃｅ＿１）は、「奇数番目に位置する画素Ｐｉｘ」に対応する１つの入力ライン（Ｓｏｕｒｃｅ＿ｏｄｄ）に入力されることになる。図１０における画像信号のうち、末尾番号が偶数である画像信号（Ｓｏｕｒｃｅ＿２）は、「偶数番目に位置する画素Ｐｉｘ」に対応する１つの入力ライン（Ｓｏｕｒｃｅ＿ｅｖｅｎ）に入力されることになる。「奇数番目に位置する画素Ｐｉｘ」に対応する１つの入力ライン（Ｓｏｕｒｃｅ＿ｏｄｄ）からの画素信号は、当該入力ラインと接続された出力ライン（Ｓｏｕｒｃｅ＿ｏｄｄ＿Ｒ，Ｓｏｕｒｃｅ＿ｏｄｄ＿Ｇ，Ｓｏｕｒｃｅ＿ｏｄｄ＿Ｂ）のいずれかから出力される。「偶数番目に位置する画素Ｐｉｘ」に対応する１つの入力ライン（Ｓｏｕｒｃｅ＿ｅｖｅｎ）からの画素信号は、当該入力ラインと接続された出力ライン（Ｓｏｕｒｃｅ＿ｅｖｅｎ＿Ｒ，Ｓｏｕｒｃｅ＿ｅｖｅｎ＿Ｇ，Ｓｏｕｒｃｅ＿ｅｖｅｎ＿Ｂ）のいずれかから出力される。
【００５０】
スイッチ素子ｎＲｏ，ｎＲｅは、図７を参照して説明したｎ型スイッチｎＲを上位概念とする下位概念的構成であり、その具体的構成はｎ型スイッチｎＲと同様の構成である。また、スイッチ素子ｎＧｏ，ｎＧｅは、図７を参照して説明したｎ型スイッチｎＧを上位概念とする下位概念的構成であり、その具体的構成はｎ型スイッチｎＧと同様の構成である。また、スイッチ素子ｎＢｏ，ｎＢｅは、図７を参照して説明したｎ型スイッチｎＢを上位概念とする下位概念的構成であり、その具体的構成はｎ型スイッチｎＢと同様の構成である。また、スイッチ素子ｐＲｏ，ｐＲｅは、図７を参照して説明したｐ型スイッチｐＲを上位概念とする下位概念的構成であり、その具体的構成はｐ型スイッチｐＲと同様の構成である。また、スイッチ素子ｐＧｏ，ｐＧｅは、図７を参照して説明したｎ型スイッチｐＧを上位概念とする下位概念的構成であり、その具体的構成はｐ型スイッチｐＧと同様の構成である。また、スイッチ素子ｐＢｏ，ｐＢｅは、図７を参照して説明したｐ型スイッチｐＢを上位概念とする下位概念的構成であり、その具体的構成はｐ型スイッチｐＢと同様の構成である。
【００５１】
図１２は、図１１に示す回路において入力される画素信号と開閉信号との関係を示すタイミングチャートである。図１２等のタイミングチャートでは、連続する２フレーム分の期間をフレーム単位で区別する目的で、２フレーム分の期間のうち先行する１フレーム分の期間に「Ｆｒａｍｅ＿（Ｎ）」と記載し、後に続く１フレーム分の期間に「Ｆｒａｍｅ＿（Ｎ＋１）」と記載している。実施形態１では、ドライバＩＣ３は、行方向に並ぶ１行分の画素行を構成する複数の画素Ｐｉｘに対して一斉に画像信号を出力する。具体的には、ドライバＩＣ３は、「奇数番目に位置する画素Ｐｉｘ」を構成する副画素Ｖｐｉｘに対して正（ｐ）又は負（ｎ）の画素信号を出力しているタイミングで、「偶数番目に位置する画素Ｐｉｘ」を構成する副画素Ｖｐｉｘに対してその逆の極性の画素信号を出力している。このため、これらの画素信号に対応する開閉信号は、「奇数番目に位置する画素Ｐｉｘ」を構成する副画素Ｖｐｉｘの出力ラインのスイッチ素子と「偶数番目に位置する画素Ｐｉｘ」を構成する副画素Ｖｐｉｘの出力ラインのスイッチ素子とで異なることになる。
【００５２】
具体的には、例えば、Ｆｒａｍｅ＿（Ｎ）の期間において、ドライバＩＣ３は、「奇数番目に位置する画素Ｐｉｘ」を構成する赤（Ｒ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｒ＿ｏｄｄ）に伝送される正（ｐ）の画素信号を出力する。この出力に応じて、ドライバＩＣ３は、信号ＸＡＳＷ１＿ｏｄｄをロウ（ｎ）にしている。これによって、当該出力ライン（Ｓｏｕｒｃｅ＿Ｒ＿ｏｄｄ）における２系統のスイッチ素子ｎＲｏ，ｐＲｏのうちスイッチ素子ｐＲｏが設けられた伝送経路を開いている。また、ドライバＩＣ３は、並行して、「偶数番目に位置する画素Ｐｉｘ」を構成する赤（Ｒ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｒ＿ｅｖｅｎ）に伝送される負（ｎ）の画素信号を出力する。この出力に応じて、ドライバＩＣ３は、信号ＡＳＷ１＿ｅｖｅｎをハイ（ｐ）にしている。これによって、当該出力ライン（Ｓｏｕｒｃｅ＿Ｒ＿ｅｖｅｎ）における２系統のスイッチ素子ｎＲｅ，ｐＲｅのうちスイッチ素子ｎＲｅが設けられた伝送経路を開いている。このように、カラム反転を行う実施形態１では、ドライバＩＣ３は、行方向について隣り合う画素Ｐｉｘの各々を構成する副画素Ｖｐｉｘに対する画素信号の極性を反転させるとともに、これらの画素信号の各々の伝送経路における２系統のスイッチ素子の一方と他方の動作の関係を逆にする。
【００５３】
上記では赤（Ｒ）の副画素Ｖｐｉｘを以て例示したが、他の色の副画素についても同様である。ドライバＩＣ３は、「奇数番目に位置する画素Ｐｉｘ」を構成する緑（Ｇ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｇ＿ｏｄｄ）に伝送される正（ｐ）の画素信号を出力する。この出力に応じて、ドライバＩＣ３は、信号ＸＡＳＷ２＿ｏｄｄをロウ（ｎ）にしている。これによって、当該出力ライン（Ｓｏｕｒｃｅ＿Ｇ＿ｏｄｄ）における２系統のスイッチ素子ｎＧｏ，ｐＧｏのうちスイッチ素子ｐＧｏが設けられた伝送経路を開いている。また、ドライバＩＣ３は、並行して、「偶数番目に位置する画素Ｐｉｘ」を構成する緑（Ｇ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｇ＿ｅｖｅｎ）に伝送される負（ｎ）の画素信号を出力する。この出力に応じて、ドライバＩＣ３は、信号ＡＳＷ２＿ｅｖｅｎをハイ（ｐ）にしている。これによって、当該出力ライン（Ｓｏｕｒｃｅ＿Ｇ＿ｅｖｅｎ）における２系統のスイッチ素子ｎＧｅ，ｐＧｅのうちスイッチ素子ｎＧｅが設けられた伝送経路を開いている。その後、ドライバＩＣ３は、「奇数番目に位置する画素Ｐｉｘ」を構成する青（Ｂ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｂ＿ｏｄｄ）に伝送される正（ｐ）の画素信号を出力する。この出力に応じて、ドライバＩＣ３は、信号ＸＡＳＷ３＿ｏｄｄをロウ（ｎ）にしている。これによって、当該出力ライン（Ｓｏｕｒｃｅ＿Ｂ＿ｏｄｄ）における２系統のスイッチ素子ｎＢｏ，ｐＢｏのうちスイッチ素子ｐＢｏが設けられた伝送経路を開いている。また、ドライバＩＣ３は、並行して、「偶数番目に位置する画素Ｐｉｘ」を構成する青（Ｂ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｂ＿ｅｖｅｎ）に伝送される負（ｎ）の画素信号を出力する。この出力に応じて、ドライバＩＣ３は、信号ＡＳＷ３＿ｅｖｅｎをハイ（ｐ）にしている。これによって、当該出力ライン（Ｓｏｕｒｃｅ＿Ｂ＿ｅｖｅｎ）における２系統のスイッチ素子ｎＢｅ，ｐＢｅのうちスイッチ素子ｎＢｅが設けられた伝送経路を開いている。
【００５４】
また、上記では「奇数番目に位置する画素Ｐｉｘ」を構成する副画素Ｖｐｉｘの出力ラインに正（ｐ）の画素信号が出力され、「偶数番目に位置する画素Ｐｉｘ」を構成する副画素Ｖｐｉｘの出力ラインに負（ｎ）の画素信号が出力される場合について例示したが、画素信号の極性が逆である場合にも、ドライバＩＣ３は、同様に、行方向について隣り合う画素Ｐｉｘの各々を構成する副画素Ｖｐｉｘに対する画素信号の極性を反転させるとともに、これらの画素信号の各々の伝送経路における２系統のスイッチ素子の一方と他方の動作の関係を逆にする。具体的には、例えば、Ｆｒａｍｅ＿（Ｎ＋１）の期間において、ドライバＩＣ３は、「奇数番目に位置する画素Ｐｉｘ」を構成する赤（Ｒ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｒ＿ｏｄｄ）に伝送される負（ｎ）の画素信号を出力する。この出力に応じて、ドライバＩＣ３は、信号ＡＳＷ１＿ｏｄｄをハイ（ｐ）にしている。これによって、当該出力ライン（Ｓｏｕｒｃｅ＿Ｒ＿ｏｄｄ）における２系統のスイッチ素子ｎＲｏ，ｐＲｏのうちスイッチ素子ｎＲｏが設けられた伝送経路を開いている。また、ドライバＩＣ３は、並行して、「偶数番目に位置する画素Ｐｉｘ」を構成する赤（Ｒ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｒ＿ｅｖｅｎ）に伝送される正（ｐ）の画素信号を出力する。この出力に応じて、ドライバＩＣ３は、信号ＸＡＳＷ１＿ｅｖｅｎをロウ（ｎ）にしている。これによって、当該出力ライン（Ｓｏｕｒｃｅ＿Ｒ＿ｅｖｅｎ）における２系統のスイッチ素子ｎＲｅ，ｐＲｅのうちスイッチ素子ｐＲｅが設けられた伝送経路を開いている。
【００５５】
その後、ドライバＩＣ３は、「奇数番目に位置する画素Ｐｉｘ」を構成する緑（Ｇ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｇ＿ｏｄｄ）に伝送される負（ｎ）の画素信号を出力する。この出力に応じて、ドライバＩＣ３は、信号ＡＳＷ２＿ｏｄｄをハイ（ｐ）にしている。これによって、当該出力ライン（Ｓｏｕｒｃｅ＿Ｇ＿ｏｄｄ）における２系統のスイッチ素子ｎＧｏ，ｐＧｏのうちスイッチ素子ｎＧｏが設けられた伝送経路を開いている。また、ドライバＩＣ３は、並行して、「偶数番目に位置する画素Ｐｉｘ」を構成する緑（Ｇ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｇ＿ｅｖｅｎ）に伝送される正（ｐ）の画素信号を出力する。この出力に応じて、ドライバＩＣ３は、信号ＸＡＳＷ２＿ｅｖｅｎをロウ（ｎ）にしている。これによって、当該出力ライン（Ｓｏｕｒｃｅ＿Ｇ＿ｅｖｅｎ）における２系統のスイッチ素子ｎＧｅ，ｐＧｅのうちスイッチ素子ｐＧｅが設けられた伝送経路を開いている。その後、ドライバＩＣ３は、「奇数番目に位置する画素Ｐｉｘ」を構成する青（Ｂ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｂ＿ｏｄｄ）に伝送される負（ｎ）の画素信号を出力する。この出力に応じて、ドライバＩＣ３は、信号ＡＳＷ３＿ｏｄｄをハイ（ｐ）にしている。これによって、当該出力ライン（Ｓｏｕｒｃｅ＿Ｂ＿ｏｄｄ）における２系統のスイッチ素子ｎＢｏ，ｐＢｏのうちスイッチ素子ｎＢｏが設けられた伝送経路を開いている。また、ドライバＩＣ３は、並行して、「偶数番目に位置する画素Ｐｉｘ」を構成する青（Ｂ）の副画素Ｖｐｉｘの出力ライン（Ｓｏｕｒｃｅ＿Ｇ＿ｅｖｅｎ）に伝送される正（ｐ）の画素信号を出力する。この出力に応じて、ドライバＩＣ３は、信号ＸＡＳＷ３＿ｅｖｅｎをロウ（ｎ）にしている。これによって、当該出力ライン（Ｓｏｕｒｃｅ＿Ｂ＿ｅｖｅｎ）における２系統のスイッチ素子ｎＢｅ，ｐＢｅのうちスイッチ素子ｐＢｅが設けられた伝送経路を開いている。
【００５６】
実施形態１では、制御回路として機能するドライバＩＣ３は、開閉信号ＡＳＷを出力する出力端子と開閉信号ＸＡＳＷを出力する出力端子が２系統の開閉回路を構成する２つ１組のスイッチ素子（ｎ型スイッチｎＳＷ、ｐ型スイッチｐＳＷ）に対して個別に設けられている（図６、図７、図１０、図１１参照）。
【００５７】
以上、実施形態１によれば、画像信号の極性が正である場合に負の開閉信号で伝送経路を開くスイッチ素子の伝送経路を開かせ、画像信号の極性が負である場合に正の開閉信号で伝送経路を開くスイッチ素子の伝送経路を開かせる。よって、２つ１組のスイッチ素子のうち、画像信号を構成する信号（例えば、画素信号）の極性の伝送においてより優れている一方のみ開き、他方を特に動作させずに閉じたままにすることができる。これによって、他方の動作に係る消費電力の増加を抑制することができる。従って、カラム反転等の反転駆動方式において画像信号の伝送経路の開閉に係る消費電力の抑制がより容易になる。
【００５８】
また、開閉信号を出力する出力端子が伝送経路における２系統の開閉回路を構成する２つ１組のスイッチ素子に対して個別に設けられているので、開閉信号のみによって当該２つのスイッチを直接制御することができる。
【００５９】
（変形例）
以下、実施形態１の変形例について説明する。変形例に係る説明では、実施形態１と異なる部分のみ特筆して説明し、実施形態１と同様の構成について同じ符号を付して説明を省略することがある。
【００６０】
図１３は、ドライバＩＣ３Ａと信号選択回路２３Ａとの間及び信号選択回路２３Ａと表示エリア２１との間における信号の伝送経路の変形例を示す図である。変形例では、ドライバＩＣ３Ａと信号選択回路２３Ａとの間には、２系統のスイッチ素子（ｎ型スイッチｎＳＷ、ｐ型スイッチｐＳＷ）を制御するための信号を伝送する配線として、開閉信号ＡＳＷ，ＸＡＳＷを伝送する配線に加えて、フラグ信号Ｆｒａｍｅ＿ｏｄｄを伝送する配線が設けられている。
【００６１】
図１４は、カラム反転を行うためのドライバＩＣ３Ａ及び信号選択回路２３Ａの構成の変形例を示す図である。ドライバＩＣ３Ａは、上記の実施形態１における開閉信号ＡＳＷ１＿ｏｄｄ，ＡＳＷ２＿ｏｄｄ，ＡＳＷ３＿ｏｄｄ，ＸＡＳＷ１＿ｏｄｄ，ＸＡＳＷ２＿ｏｄｄ，ＸＡＳＷ３＿ｏｄｄ，ＡＳＷ１＿ｅｖｅｎ，ＡＳＷ２＿ｅｖｅｎ，ＡＳＷ３＿ｅｖｅｎ，ＸＡＳＷ１＿ｅｖｅｎ，ＸＡＳＷ２＿ｅｖｅｎ，ＸＡＳＷ３＿ｅｖｅｎを出力しない。ドライバＩＣ３Ａは、開閉信号ＡＳＷ１＿ｉｎ，ＡＳＷ２＿ｉｎ，ＡＳＷ３＿ｉｎ，ＸＡＳＷ１＿ｉｎ，ＸＡＳＷ２＿ｉｎ，ＸＡＳＷ３＿ｉｎを信号選択回路２３Ａに出力する。また、ドライバＩＣ３Ａは、フラグ信号Ｆｒａｍｅ＿ｏｄｄを信号選択回路２３Ａに出力する。すなわち、変形例では、開閉信号ＡＳＷ，ＸＡＳＷの出力に係るドライバＩＣ３Ａの出力端子数（例えば、６）が実施形態１における開閉信号ＡＳＷ，ＸＡＳＷの出力に係るドライバＩＣ３の出力端子数（例えば、１２）に比して低減されている。
【００６２】
図１５は、図１４に示す信号選択回路２３Ａにおける入力ラインと出力ラインとの接続関係を示す模式的な回路図である。変形例では、正の開閉信号で伝送経路を開くスイッチ素子に伝送する配線にＡＮＤ回路が設けられている。また、変形例では、負の開閉信号で伝送経路を開くスイッチ素子に伝送する配線にＯＲ回路が設けられている。
【００６３】
具体的には、開閉信号ＡＳＷ１＿ｉｎは、ＡＮＤ回路を介してスイッチ素子ｎＲｏに伝送される。また、開閉信号ＡＳＷ１＿ｉｎは、ＡＮＤ回路を介してスイッチ素子ｎＲｅに伝送される。また、開閉信号ＡＳＷ２＿ｉｎは、ＡＮＤ回路を介してスイッチ素子ｎＧｏに伝送される。また、開閉信号ＡＳＷ２＿ｉｎは、ＡＮＤ回路を介してスイッチ素子ｎＧｅに伝送される。また、開閉信号ＡＳＷ３＿ｉｎは、ＡＮＤ回路を介してスイッチ素子ｎＢｏに伝送される。また、開閉信号ＡＳＷ３＿ｉｎは、ＡＮＤ回路を介してスイッチ素子ｎＢｅに伝送される。これらのＡＮＤ回路は個別の回路である。開閉信号ＡＳＷ１＿ｉｎ，ＡＳＷ２＿ｉｎ，ＡＳＷ３＿ｉｎは、ＡＮＤ回路が有する２系統の入力のうち一方に入力される。また、開閉信号ＸＡＳＷ１＿ｉｎは、ＯＲ回路を介してスイッチ素子ｐＲｏに伝送される。また、開閉信号ＸＡＳＷ１＿ｉｎは、ＯＲ回路を介してスイッチ素子ｐＲｅに伝送される。また、開閉信号ＸＡＳＷ２＿ｉｎは、ＯＲ回路を介してスイッチ素子ｐＧｏに伝送される。また、開閉信号ＸＡＳＷ２＿ｉｎは、ＯＲ回路を介してスイッチ素子ｐＧｅに伝送される。また、開閉信号ＸＡＳＷ３＿ｉｎは、ＯＲ回路を介してスイッチ素子ｐＢｏに伝送される。また、開閉信号ＸＡＳＷ３＿ｉｎは、ＯＲ回路を介してスイッチ素子ｐＢｅに伝送される。これらのＯＲ回路は、個別の回路である。開閉信号ＸＡＳＷ１＿ｉｎ，ＸＡＳＷ２＿ｉｎ，ＸＡＳＷ３＿ｉｎは、ＯＲ回路が有する２系統の入力のうち一方に入力される。
【００６４】
フラグ信号Ｆｒａｍｅ＿ｏｄｄは、ＡＮＤ回路及びＯＲ回路の２系統の入力のうち他方に入力される。ただし、「奇数番目に位置する画素Ｐｉｘ」の出力ラインに設けられたスイッチ素子の開閉信号を伝送する配線に設けられたＡＮＤ回路及びＯＲ回路に入力されるフラグ信号Ｆｒａｍｅ＿ｏｄｄと、「偶数番目に位置する画素Ｐｉｘ」の出力ラインに設けられたスイッチ素子の開閉信号を伝送する配線に設けられたＡＮＤ回路及びＯＲ回路に入力されるフラグ信号Ｆｒａｍｅ＿ｏｄｄとは極性が逆である。具体的には、例えば図１５に示すように、ＡＮＤ回路及びＯＲ回路にフラグ信号Ｆｒａｍｅ＿ｏｄｄを入力する配線には、ＮＯＴ回路が設けられる。ＮＯＴ回路は、「奇数番目に位置する画素Ｐｉｘ」又は「偶数番目に位置する画素Ｐｉｘ」のいずれか一方について、出力ラインに設けられたスイッチ素子の開閉信号を伝送する配線に設けられたＡＮＤ回路及びＯＲ回路にフラグ信号Ｆｒａｍｅ＿ｏｄｄを入力する配線における信号のハイ／ロウを逆転する位置に設けられる。図１５では、「偶数番目に位置する画素Ｐｉｘ」の系について、フラグ信号Ｆｒａｍｅ＿ｏｄｄのハイ／ロウを逆転するようにＮＯＴ回路が設けられているが、ＮＯＴ回路は、「奇数番目に位置する画素Ｐｉｘ」の系について、フラグ信号Ｆｒａｍｅ＿ｏｄｄのハイ／ロウを逆転するように設けられてもよい。
【００６５】
図１６は、図１５に示す回路において入力される画素信号と、開閉信号と、フラグ信号との関係を示すタイミングチャートである。変形例では、例えば図１６に示すＦｒａｍｅ＿（Ｎ）の期間において、ドライバＩＣ３Ａは、赤（Ｒ）の副画素Ｖｐｉｘの画素信号の入力タイミングに応じて開閉信号ＡＳＷ１＿ｉｎをハイ（ｐ）にし、開閉信号ＸＡＳＷ１＿ｉｎをロウ（ｎ）にする。また、ドライバＩＣ３Ａは、緑（Ｇ）の副画素Ｖｐｉｘの画素信号の入力タイミングに応じて開閉信号ＡＳＷ２＿ｉｎをハイ（ｐ）にし、開閉信号ＸＡＳＷ２＿ｉｎをロウ（ｎ）にする。また、ドライバＩＣ３Ａは、青（Ｂ）の副画素Ｖｐｉｘの画素信号の入力タイミングに応じて開閉信号ＡＳＷ３＿ｉｎをハイ（ｐ）にし、開閉信号ＸＡＳＷ３＿ｉｎをロウ（ｎ）にする。また、変形例では、ドライバＩＣ３Ａは、「奇数番目に位置する画素Ｐｉｘ」に対する画像信号の極性及び「偶数番目に位置する画素Ｐｉｘ」に対する画像信号の極性が反転して入れ替わるたびにフラグ信号Ｆｒａｍｅ＿ｏｄｄのハイ／ロウを逆転する。具体的には、例えばＦｒａｍｅ＿（Ｎ＋１）の期間において、ドライバＩＣ３Ａは、「奇数番目に位置する画素Ｐｉｘ」に対する画像信号を構成する画素信号の極性が正（ｐ）である場合にフラグ信号Ｆｒａｍｅ＿ｏｄｄをハイにし、「奇数番目に位置する画素Ｐｉｘ」に対する画像信号を構成する画素信号の極性が負（ｎ）である場合にフラグ信号Ｆｒａｍｅ＿ｏｄｄをロウにする。これによって、変形例におけるスイッチ素子ｎＲｏ，ｎＲｅ，ｎＧｏ，ｎＧｅ，ｎＢｏ，ｎＢｅ，ｐＲｏ，ｐＲｅ，ｐＧｏ，ｐＧｅ，ｐＢｏ，ｐＢｅの開閉制御は、上記の実施形態１と同様になる。
【００６６】
以上、特筆した点を除いて、変形例に係るドライバＩＣ３Ａ及び信号選択回路２３Ａは、上記の実施形態１におけるドライバＩＣ３及び信号選択回路２３と同様である。また、変形例に係る表示装置における他の構成は、上記の実施形態１と同様である。このように、変形例では、信号線２５が設けられた基板（例えば、表示パネル２の透光性絶縁基板）上に、開閉信号を２つ１組のスイッチ素子のいずれに伝送するかを示すフラグ信号（例えば、フラグ信号Ｆｒａｍｅ＿ｏｄｄ）に応じて開閉信号が伝送されるスイッチ素子を切り替える切替回路（例えば、図１５に示すＡＮＤ回路、ＯＲ回路及びＮＯＴ回路を含む信号選択回路２３Ａ）が設けられている。変形例の制御回路として機能するドライバＩＣ３Ａは、開閉信号及び当該フラグ信号を当該切替回路に出力する。
【００６７】
変形例によれば、フラグ信号（例えば、フラグ信号Ｆｒａｍｅ＿ｏｄｄ）を用いることで、カラム反転において個別に開閉が切り替えられる列単位でのスイッチ素子の動作制御に必要になる開閉信号の出力端子数を減らすことができる。このため、ドライバＩＣ３Ａを小型化しやすくなる。
【００６８】
（実施形態２）
以下、実施形態１と異なる本発明の実施形態である、実施形態２について説明する。実施形態２に係る説明では、実施形態１と異なる部分のみ特筆して説明し、実施形態１と同様の構成について同じ符号を付して説明を省略することがある。
【００６９】
図１７は、実施形態２に係るドライバＩＣ３Ｂの構成例を示す図である。図１７に示すように、実施形態２に係るドライバＩＣ３Ｂは、レジスタ３１と、階調データ比較回路３２とを有する。レジスタ３１は、画像信号が所定の中間階調範囲内であるか否かを判定するために用いられる閾値を記憶する記憶回路である。階調データ比較回路３２は、レジスタ３１に記憶されている閾値に基づいて、信号選択回路２３に出力する画像信号が所定の中間階調範囲内であるか否か判定する。
【００７０】
図１８は、ｎ型スイッチｎＳＷとして設けられるｎＭＯＳのＶｇｓ−Ｉｄｓ特性と所定の中間階調範囲との関係の一例を示す図である。図１９は、ｐ型スイッチｐＳＷとして設けられるｐＭＯＳのＶｇｓ−Ｉｄｓ特性と所定の中間階調範囲との関係の一例を示す図である。開閉信号の電圧は、画像信号を構成する画素信号の電圧に応じる。ここで、画素信号が正の信号である場合、ｐ型スイッチｐＳＷは、図１９に示すように、画素信号が示す副画素Ｖｐｉｘの階調がより高く、より明るい出力が行われる場合ほど開閉信号の絶対値が大きくなる。例えば、図１９に示す閾値Ｐ２以下のより低い電圧の範囲でｐ型スイッチｐＳＷの開閉信号が設定されるほど、当該画素信号が明るい出力の階調を示す場合、ｐ型スイッチｐＳＷの伝送経路が開かれるだけで十分に当該画素信号を当該伝送経路で伝送することができる。一方、図１９に示す閾値Ｐ２よりも高い比較的高い電圧の範囲でｐ型スイッチｐＳＷの開閉信号が設定されるような、当該画素信号が比較的暗めの中間階調を示す場合、ｐ型スイッチｐＳＷの伝送経路に加えて、ｎ型スイッチｎＳＷの伝送経路を開くことで、より確実に当該画素信号を伝送することができるようになる。具体的には、例えば、画素信号が正の信号であって、図１９に示す閾値Ｐ２に対応する電圧でｐ型スイッチｐＳＷの開閉信号が設定された場合、図１８に示す閾値Ｐ１に対応する電圧でｎ型スイッチｎＳＷの開閉信号が設定されてｎ型スイッチｎＳＷの伝送経路が開くよう、画素信号が示す階調と開閉信号との関係の基準を定める。そして、ｐ型スイッチｐＳＷの開閉信号の電圧が高くなるほどｎ型スイッチｎＳＷの開閉信号の電圧を高くするようにしてｎ型スイッチｎＳＷの伝送経路を開くようにすることで、より確実に当該画素信号を伝送することができるようになる。
【００７１】
図２０は、ｎ型スイッチｎＳＷとして設けられるｎＭＯＳのＶｇｓ−Ｉｄｓ特性と所定の中間階調範囲との関係の一例を示す図である。図２１は、ｐ型スイッチｐＳＷとして設けられるｐＭＯＳのＶｇｓ−Ｉｄｓ特性と所定の中間階調範囲との関係の一例を示す図である。画素信号が負の信号である場合、ｎ型スイッチｎＳＷは、図２０に示すように、画素信号が示す副画素Ｖｐｉｘの階調がより高く、より明るい出力が行われる場合ほど開閉信号の絶対値が大きくなる。例えば、図２０に示す閾値Ｐ３以上のより高い電圧の範囲でｎ型スイッチｎＳＷの開閉信号が設定されるほど、当該画素信号が明るい出力の階調を示す場合、ｎ型スイッチｎＳＷの伝送経路が開かれるだけで十分に当該画素信号を当該伝送経路で伝送することができる。一方、図２０に示す閾値Ｐ３未満の比較的低い電圧の範囲でｎ型スイッチｎＳＷの開閉信号が設定されるような、当該画素信号が比較的暗めの中間階調を示す場合、ｎ型スイッチｎＳＷの伝送経路に加えて、ｐ型スイッチｐＳＷの伝送経路を開くことで、より確実に当該画素信号を伝送することができるようになる。具体的には、例えば、画素信号が負の信号であって、図２０に示す閾値Ｐ３に対応する電圧でｎ型スイッチｎＳＷの開閉信号が設定された場合、図２１に示す閾値Ｐ４に対応する電圧でｐ型スイッチｐＳＷの開閉信号が設定されてｐ型スイッチｐＳＷの伝送経路が開くよう、画素信号が示す階調と開閉信号との関係の基準を定める。そして、ｎ型スイッチｎＳＷの開閉信号の電圧が低くなるほどｐ型スイッチｐＳＷの開閉信号の電圧を低くすることで、より確実に当該画素信号を伝送することができるようになる。
【００７２】
閾値Ｐ２の開閉信号に対応する正の画素信号の電圧は、例えば２［Ｖ］である。閾値Ｐ３の開閉信号に対応する負の画素信号の電圧は、例えば−２［Ｖ］である。この場合、２系統のスイッチ素子の伝送経路が開かれることになる中間階調範囲を示す画素信号の電圧範囲は、−２［Ｖ］〜２［Ｖ］になる。レジスタ３１は、当該電圧範囲に対応する中間階調範囲を示す値（例えば、階調値の範囲を示す値又は当該電圧を示す値）を記憶する。これはあくまで中間階調範囲を定めるための閾値の設定例であってこれに限られるものでなく、中間階調範囲を定めるための閾値は任意である。
【００７３】
図２２は、階調データ平均値と２系統のスイッチ素子の開閉との関係の一例を示す図である。なお、図２２は、画素Ｐｉｘに対する電圧の無印加状態において暗出力（黒）が行われる場合の例を示すものであり、画素Ｐｉｘに対する電圧の無印加状態において明出力（白）が行われる場合には白と黒とが逆転する。実施形態２では、階調データ比較回路３２は、同一タイミングで一括出力される１行分の画素行を構成する複数の画素の各々の画像信号が示す階調値の平均値を算出する。階調データ比較回路３２は、算出された平均値（又は当該平均値から導出される画素信号の平均電圧）とレジスタ３１に記憶されている中間階調範囲を示す値とを比較し、算出された平均値が中間階調範囲に含まれるか否か判定する。算出された平均値が中間階調範囲に含まれると判定された場合、ドライバＩＣ３Ｂは、画像信号を構成する画素信号の正負に関わらず、信号選択回路２３における２系統のスイッチ素子（例えば、図１１に示すスイッチ素子ｎＲｏ，ｎＲｅ，ｎＧｏ，ｎＧｅ，ｎＢｏ，ｎＢｅ，ｐＲｏ，ｐＲｅ，ｐＧｏ，ｐＧｅ，ｐＢｏ，ｐＢｅ）の伝送経路を両方とも開かせる。具体的には、ドライバＩＣ３Ｂは、この場合、例えば、開閉信号ＡＳＷ１＿ｏｄｄ，ＡＳＷ２＿ｏｄｄ，ＡＳＷ３＿ｏｄｄ，ＡＳＷ１＿ｅｖｅｎ，ＡＳＷ２＿ｅｖｅｎ，ＡＳＷ３＿ｅｖｅｎの電圧を図１８で示す閾値Ｐ１以上の電圧にする。また、ドライバＩＣ３Ｂは、ＸＡＳＷ１＿ｏｄｄ，ＸＡＳＷ２＿ｏｄｄ，ＸＡＳＷ３＿ｏｄｄ，ＸＡＳＷ１＿ｅｖｅｎ，ＸＡＳＷ２＿ｅｖｅｎ，ＸＡＳＷ３＿ｅｖｅｎ）の電圧を図２１で示す閾値Ｐ４以下の電圧にする。一方、算出された平均値が中間階調範囲に含まれないと判定された場合、ドライバＩＣ３Ｂは、上記の実施形態１と同様に２系統のスイッチ素子のうち１系統のスイッチ素子の伝送経路を開かせる。
【００７４】
このように、実施形態２における制御回路として機能するドライバＩＣ３Ｂは、画像信号を構成する画素信号が所定の中間階調範囲内である場合に、伝送経路における２系統の開閉回路を構成する２つ１組のスイッチ素子の両方の伝送経路を開かせる。上記では、階調データ比較回路３２が同一タイミングで一括出力される１行分の画素行を構成する複数の画素の各々の画像信号が示す階調値の平均値を算出し、当該平均値に基づいてライン出力単位で一括して２系統のスイッチ素子の制御方法を決定する方式を例示したが、これは中間階調範囲に基づいたスイッチ素子の制御の具体的一例であってこれに限られるものでない。例えば、画像信号を構成する画素信号ごとに個別に中間階調範囲内であるか否か判定するようにしてもよい。
【００７５】
図２３は、中間階調範囲を電圧の範囲で定める場合の階調データ比較回路３２と２系統のスイッチ素子との接続関係の一例を示す図である。図２３に示す例では、開閉信号ＡＳＷをｎ型スイッチｎＳＷに伝送する配線にＡＮＤ回路が設けられている。また、図２３に示す例では、開閉信号ＸＡＳＷをｎ型スイッチｎＳＷ、ｐ型スイッチｐＳＷに伝送する配線にＯＲ回路が設けられている。係るＡＮＤ回路及びＯＲ回路は、中間階調範囲に対応する画素信号の電圧の閾値と画素信号の電圧との比較結果に応じたコンパレータＣｏｍｐ１，Ｃｏｍｐ２の出力に応じて、２系統のｎ型スイッチｎＳＷ、ｐ型スイッチｐＳＷに対する開閉信号ＡＳＷ，ＸＡＳＷの伝送の有無を切り替える。
【００７６】
具体的には、開閉信号ＡＳＷをｎ型スイッチｎＳＷに伝送する配線に設けられているＡＮＤ回路の２系統の入力のうち一方には開閉信号が入力される。また、当該ＡＮＤ回路の２系統の入力のうち他方にはコンパレータＣｏｍｐ１が接続されている。コンパレータＣｏｍｐ１の入力側の２系統のうち一方には中間階調範囲を示す設定値（ｐｏｓｉｔｉｖｅ）に対応する電圧が印加されている。コンパレータＣｏｍｐ１の入力側の２系統のうち他方には、画素信号が入力される。
【００７７】
また、開閉信号ＸＡＳＷをｐ型スイッチｐＳＷに伝送する配線に設けられているＯＲ回路の２系統の入力のうち一方には開閉信号が入力される。また、当該ＯＲ回路の２系統の入力のうち他方にはコンパレータＣｏｍｐ２が接続されている。コンパレータＣｏｍｐ２の入力側の２系統のうち一方には中間階調範囲を示す設定値（ｎｅｇａｔｉｖｅ）に対応する電圧が印加されている。コンパレータＣｏｍｐ２の入力側の２系統のうち他方には、画素信号が入力される。中間階調範囲は、例えば、設定値（ｎｅｇａｔｉｖｅ）を下限とし、設定値（ｐｏｓｉｔｉｖｅ）を上限とする範囲として設定される。
【００７８】
図２４は、図２３に示すＡＮＤ回路の出力（ＣｍｐＯｕｔ＿ＡＳＷ）及びＯＲ回路の出力（ＣｍｐＯｕｔ＿ＸＡＳＷ）と、中間階調範囲を設定する設定値（ｎｅｇａｔｉｖｅ，ｐｏｓｉｔｉｖｅ）と、出力（Ｓｏｕｒｃｅ＿Ｏｕｔ）に応じたｎ型スイッチｎＳＷ、ｐ型スイッチｐＳＷの開閉との関係を示す図である。図２４に示すように、出力が中間階調範囲内、すなわち、設定値（ｎｅｇａｔｉｖｅ）と設定値（ｐｏｓｉｔｉｖｅ）で規定された範囲内である場合、画素信号の正負に関わらず、ｎ型スイッチｎＳＷ及びｐ型スイッチｐＳＷの両方の伝送経路が開く。一方、出力が中間階調範囲である場合、出力の極性に対応したｎ型スイッチｎＳＷ又はｐ型スイッチｐＳＷの一方の伝送経路が開く。この場合、出力が正の信号であるときにｐ型スイッチｐＳＷの経路が開き、出力が負の信号であるときにｎ型スイッチｎＳＷの経路が開く。
【００７９】
以上、特筆した点を除いて、実施形態２に係るドライバＩＣ３Ｂ及び信号選択回路２３は、上記の実施形態１におけるドライバＩＣ３及び信号選択回路２３と同様である。また、実施形態２に係る表示装置における他の構成は、上記の実施形態１と同様である。
【００８０】
実施形態２によれば、画像信号が所定の中間階調範囲内である場合に２つ１組のスイッチ素子の両方の伝送経路を開かせるので、より確実に画像信号を伝送することができるようになる。
【００８１】
なお、上記で述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【００８２】
１      表示装置
２      表示パネル
３，３Ａ，３Ｂ      ドライバＩＣ
４      バックライトコントローラ
６      光源
２１    表示エリア
２２    ゲートドライバ
２３，２３Ａ    信号選択回路
２４    走査線
２５    信号線
３１    レジスタ
３２    階調データ比較回路
ＡＳＷ  開閉信号
ＣＯＭ  共通電極
Ｆｒａｍｅ＿ｏｄｄ  フラグ信号
ｎＳＷ  ｎ型スイッチ
Ｐｉｘ  画素
ｐＳＷ  ｐ型スイッチ
Ｖｐｉｘ  副画素
ＸＡＳＷ  開閉信号
【図１】
2017173758.tif 000003
【図２】
2017173758.tif 000004
【図３】
2017173758.tif 000005
【図４】
2017173758.tif 000006
【図５】
2017173758.tif 000007
【図６】
2017173758.tif 000008
【図７】
2017173758.tif 000009
【図８】
2017173758.tif 000010
【図９】
2017173758.tif 000011
【図１０】
2017173758.tif 000012
【図１１】
2017173758.tif 000013
【図１２】
2017173758.tif 000014
【図１３】
2017173758.tif 000015
【図１４】
2017173758.tif 000016
【図１５】
2017173758.tif 000017
【図１６】
2017173758.tif 000018
【図１７】
2017173758.tif 000019
【図１８】
2017173758.tif 000020
【図１９】
2017173758.tif 000021
【図２０】
2017173758.tif 000022
【図２１】
2017173758.tif 000023
【図２２】
2017173758.tif 000024
【図２３】
2017173758.tif 000025
【図２４】
2017173758.tif 000026