(57)【要約】【課題】データ信号を画素に書き込む期間を十分にとることができる、新規な構成の表示装置等を提供すること。表示品位を大きく低下させることなく１フレームの画像を表示することができる、表示装置等を提供すること。【解決手段】表示装置は、ゲートドライバと、画素部と、を有する。画素部は、複数の画素を有する。ゲートドライバは、第１のフレーム期間において第１のゲート線に第１の走査信号を出力する機能を有する。ゲートドライバは、第２のフレーム期間において第２のゲート線に第２の走査信号を出力する機能を有する。第２のゲート線は、第１のゲート線の次行のゲート線である。画素は、第１のフレーム期間において当該画素に書き込まれたデータ信号を前記第１のフレーム期間および前記第２のフレーム期間において保持する機能を有する。【選択図】図１
2017173809.tif 000002
【特許請求の範囲】
【請求項１】
ゲートドライバと、画素部と、を有する表示装置であって、
前記画素部は、複数の画素を有し、
前記ゲートドライバは、第１のフレーム期間において第１のゲート線に第１の走査信号を出力する機能を有し、
前記ゲートドライバは、第２のフレーム期間において第２のゲート線に第２の走査信号を出力する機能を有し、
前記第２のゲート線は、前記第１のゲート線の次行のゲート線であり、
前記画素は、前記第１のフレーム期間において当該画素に書き込まれたデータ信号を前記第１のフレーム期間および前記第２のフレーム期間において保持する機能を有する、
ことを特徴とする表示装置。
【請求項２】
ゲートドライバと、画素部と、を有する表示装置であって、
前記画素部は、複数の画素を有し、
前記画素部は、第１の表示領域および第２の表示領域を有し、
前記第１の表示領域は、第１のゲート線に第１の走査信号、および第２のゲート線に第２の走査信号、が出力される領域であり、
前記第２の表示領域は、第３のゲート線に第３の走査信号、および第４のゲート線に第４の走査信号、が出力される領域であり、
前記ゲートドライバは、第１のフレーム期間において前記第１の走査信号、前記第３の走査信号、および前記第４の走査信号を出力する機能を有し、
前記ゲートドライバは、第２のフレーム期間において前記第２の走査信号、前記第３の走査信号、および前記第４の走査信号を出力する機能を有し、
前記第２のゲート線は、前記第１のゲート線の次行のゲート線であり、
前記第３のゲート線は、前記第２のゲート線の次行のゲート線であり、
前記第４のゲート線は、前記第３のゲート線の次行のゲート線であり、
前記第１の表示領域が有する前記画素は、前記第１のフレーム期間において当該画素に書き込まれたデータ信号を前記第１のフレーム期間および前記第２のフレーム期間において保持する機能を有する、
ことを特徴とする表示装置。
【請求項３】
請求項１または２において、
前記画素は、トランジスタを有し、
前記トランジスタは、チャネル形成領域に酸化物半導体を有することを特徴とする表示装置。
【請求項４】
請求項１乃至３のいずれか一に記載の表示装置と、
タッチセンサと、
を有することを特徴とする表示モジュール。
【請求項５】
請求項１乃至３のいずれか一に記載の表示装置、または請求項４に記載の表示モジュールと、
操作キーまたはバッテリと、を
有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、表示装置、表示モジュール、および電子機器に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。
【背景技術】
【０００３】
表示装置の付加価値を高めるための手段の一つとして、「４Ｋ」や「８Ｋ」といわれるデジタルビデオフォーマットに代表される、超高精細画像を表示する表示装置の技術開発が活発である（例えば、特許文献１、２を参照）。
【０００４】
動画を表示する期間と、静止画を表示する期間と、でフレームレートを切り替え、表示装置の消費電力を削減する技術が提案されている（例えば、非特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開２０１２／１５７７２４号
【特許文献２】国際公開２０１４／１０４１９３号
【非特許文献】
【０００６】
【非特許文献１】Ｋａｚｕｈｉｋｏ  Ｔｓｕｄａ  ｅｔ  ａｌ．，ＩＤＷ’０２，ｐｐ２９５−２９８
【発明の概要】
【発明が解決しようとする課題】
【０００７】
表示装置では、画素数の増加に伴い、ゲート線および信号線の数が増加する。１フレーム期間に選択するゲート線の数が増加するため、一行のゲート線を選択する期間が短くなる。一行のゲート線を選択する期間が短いと、データ信号を画素に書き込む期間が確保できず、表示品位が大きく低下する問題が生じる。
【０００８】
フレームレートを低下させた場合、一行のゲート線を選択する期間を長くすることができる。そのため、データ信号を画素に書き込む期間が確保できる。しかしながら、１フレーム分の画像を表示するためにかかる期間が長くなり、特に動画を表示する期間においては、表示品位が大きく低下する問題が生じる。
【０００９】
上記問題に鑑み、本発明の一態様は、表示品位の低下を抑制できる、新規な構成の表示装置等を提供することを課題の一とする。
【００１０】
または本発明の一態様は、データ信号を画素に書き込む期間を十分にとることができる、新規な構成の表示装置等を提供することを課題の一とする。または本発明の一態様は、表示品位を大きく低下させることなく１フレームの画像を表示することができる、新規な構成の表示装置等を提供することを課題の一とする。
【００１１】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、および／または他の課題のうち、少なくとも一つの課題を解決するものである。
【課題を解決するための手段】
【００１２】
本発明の一態様は、ゲートドライバと、画素部と、を有する表示装置であって、画素部は、複数の画素を有し、ゲートドライバは、第１のフレーム期間において第１のゲート線に第１の走査信号を出力する機能を有し、ゲートドライバは、第２のフレーム期間において第２のゲート線に第２の走査信号を出力する機能を有し、第２のゲート線は、第１のゲート線の次行のゲート線であり、画素は、第１のフレーム期間において当該画素に書き込まれたデータ信号を第１のフレーム期間および第２のフレーム期間において保持する機能を有する表示装置である。
【００１３】
本発明の一態様は、ゲートドライバと、画素部と、を有する表示装置であって、画素部は、複数の画素を有し、画素部は、第１の表示領域および第２の表示領域を有し、第１の表示領域は、第１のゲート線に第１の走査信号、および第２のゲート線に第２の走査信号、が出力される領域であり、第２の表示領域は、第３のゲート線に第３の走査信号、および第４のゲート線に第４の走査信号、が出力される領域であり、ゲートドライバは、第１のフレーム期間において第１の走査信号、第３の走査信号、および第４の走査信号を出力する機能を有し、ゲートドライバは、第２のフレーム期間において第２の走査信号、第３の走査信号、および第４の走査信号を出力する機能を有し、第２のゲート線は、第１のゲート線の次行のゲート線であり、第３のゲート線は、第２のゲート線の次行のゲート線であり、第４のゲート線は、第３のゲート線の次行のゲート線であり、第１の表示領域が有する画素は、第１のフレーム期間において当該画素に書き込まれたデータ信号を第１のフレーム期間および第２のフレーム期間において保持する機能を有する表示装置である。
【００１４】
本発明の一態様において、画素は、トランジスタを有し、トランジスタは、チャネル形成領域に酸化物半導体を有する表示装置が好ましい。
【００１５】
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、および図面に記載されている。
【発明の効果】
【００１６】
本発明の一態様は、表示品位の低下を抑制できる、新規な構成の表示装置等を提供することができる。または本発明の一態様は、データ信号を画素に書き込む期間を十分にとることができる、新規な構成の表示装置等を提供することができる。または本発明の一態様は、表示品位を大きく低下させることなく１フレームの画像を表示することができる、新規な構成の表示装置等を提供することができる。
【００１７】
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、および／または他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
【図面の簡単な説明】
【００１８】
【図１】表示装置の構成およびその動作を説明するための図。
【図２】表示装置の構成およびその動作を説明するための図。
【図３】表示装置の構成を説明するための図。
【図４】表示装置の動作を説明するための図。
【図５】表示装置の動作を説明するための図。
【図６】表示装置の構成およびその動作を説明するための図。
【図７】表示装置の動作を説明するための図。
【図８】表示装置の動作を説明するための図。
【図９】表示装置の構成を説明するための図。
【図１０】表示装置の構成およびその動作を説明するための図。
【図１１】表示装置の構成およびその動作を説明するための図。
【図１２】表示装置の動作を説明するための図。
【図１３】表示装置の構成を説明するための図。
【図１４】表示装置の構成を説明するための図。
【図１５】表示装置の動作を説明するための図。
【図１６】表示装置の構成を説明するための図。
【図１７】表示装置の動作を説明するための図。
【図１８】表示装置の構成およびその動作を説明するための図。
【図１９】表示装置の構成およびその動作を説明するための図。
【図２０】トランジスタの上面および断面を説明する図。
【図２１】酸化物半導体膜をチャネル領域に用いるトランジスタにおけるエネルギーバンドを説明する図。
【図２２】トランジスタの上面および断面を説明する図。
【図２３】トランジスタの上面および断面を説明する図。
【図２４】トランジスタの上面および断面を説明する図。
【図２５】トランジスタの断面を説明する図。
【図２６】トランジスタの断面を説明する図。
【図２７】トランジスタの断面を説明する図。
【図２８】バンド構造を説明する図。
【図２９】トランジスタの作製方法を説明する断面図。
【図３０】トランジスタの作製方法を説明する断面図。
【図３１】トランジスタの作製方法を説明する断面図。
【図３２】トランジスタの作製方法を説明する断面図。
【図３３】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。
【図３４】ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。
【図３５】ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。
【図３６】ａ−ｌｉｋｅ  ＯＳの断面ＴＥＭ像。
【図３７】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図３８】表示装置の一態様を示す上面図。
【図３９】表示装置の一態様を示す断面図。
【図４０】表示装置の一態様を示す断面図。
【図４１】表示モジュールを説明する図。
【図４２】電子機器を説明する図。
【図４３】表示装置の動作を説明するための図。
【図４４】表示装置の動作を説明するための図。
【発明を実施するための形態】
【００１９】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２０】
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
【００２１】
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
【００２２】
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００２３】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、チャネル領域を介してソース・ドレイン間に電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
【００２４】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００２５】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【００２６】
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
【００２７】
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００２８】
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
【００２９】
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
【００３０】
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
【００３１】
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
【００３２】
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタに要求される信頼性が保証される温度、または、当該トランジスタが使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタに要求される信頼性が保証される温度、または、当該トランジスタが使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【００３３】
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書等において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタに要求される信頼性が保証されるＶｄｓ、または、当該トランジスタが使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタに要求される信頼性が保証されるＶｄｓ、または、当該トランジスタにおいて使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【００３４】
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
【００３５】
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
【００３６】
（実施の形態１）
本実施の形態では、データ信号を画素に書き込む期間を十分にとること、および表示品位を大きく低下させることなく１フレームの画像を表示すること、ができる表示装置の構成例、および画素が有するトランジスタの構成例について、図１乃至図３２を用いて説明する。
【００３７】
＜１−１．表示装置の構成例１＞
表示装置の構成例について、図１乃至図１２を用いて説明する。
【００３８】
図１（Ａ）は、表示装置１０Ａのブロック図である。表示装置１０Ａは、ゲートドライバ１１、ソースドライバ１２、および画素部１３を有する。画素部１３は、複数の画素を有する。
【００３９】
図１（Ａ）では、ｍ行ｎ列（ｍ、ｎは共に２以上の整数）の画素を図示している。画素は、階調を制御できる最小単位である。
【００４０】
図１（Ａ）では、奇数行の画素を画素１４Ａ、偶数行の画素を画素１４Ｂとして図示している。図１（Ａ）では、１行１列目の画素を画素１４Ａ＿１として図示している。図１（Ａ）では、２行１列目の画素を画素１４Ｂ＿１として図示している。
【００４１】
画素１４Ａ、１４Ｂは、トランジスタを有する。画素１４Ａ、１４Ｂが有するトランジスタは、ゲートがゲート線ＧＬ＿１乃至ＧＬ＿ｍのいずれか一に接続される。画素１４Ａ、１４Ｂが有するトランジスタは、ソースまたはドレインの一方が信号線ＤＬ＿１乃至ＤＬ＿ｎのいずれか一に接続される。
【００４２】
画素１４Ａ、１４Ｂが有するトランジスタは、オフ状態で流れるリーク電流（オフ電流）が極めて小さい。オフ電流が極めて小さいトランジスタは、半導体層に酸化物半導体を用いたトランジスタとすることで実現できる。オフ電流が極めて小さいトランジスタを有する画素１４Ａ、１４Ｂは、当該トランジスタをオフ状態とすることで、画素に書き込まれたデータ信号を保持することができる。なお酸化物半導体を用いたトランジスタについては、後で詳述する。
【００４３】
なお画素１４Ａ、１４Ｂが有するトランジスタは、特に断りのない限り、ｎチャネル型のトランジスタであるとして説明する。画素１４Ａ、１４Ｂが有するトランジスタは、ゲートにＨレベルの電圧が印加されることで、導通状態となる。画素１４Ａ、１４Ｂが有するトランジスタは、ゲートにＬレベルの電圧が印加されることで、非導通状態となる。
【００４４】
画素部１３においてカラー表示を行う場合には、画素部１３が有する画素は、それぞれ、カラー表示を行うために副画素に相当する。この場合、複数の副画素を組み合わせた表示単位を、絵素という場合がある。
【００４５】
ゲートドライバ１１は、ゲート線ＧＬ＿１乃至ＧＬ＿ｍに走査信号を与える。走査信号は、信号線に接続されたトランジスタを導通状態とするための信号である。
【００４６】
ソースドライバ１２は、信号線ＤＬ＿１乃至ＤＬ＿ｎにデータ信号を与える。データ信号は、所望の階調に応じた表示を、画素が有する表示素子に行わせるための信号である。
【００４７】
図１（Ｂ）は、表示装置１０Ａの動作を説明するためのタイミングチャートである。
【００４８】
図１（Ｂ）では、第１のフレーム期間Ｐ１と第２のフレーム期間Ｐ２とを図示している。図示するように、第２のフレーム期間Ｐ２は、第１のフレーム期間Ｐ１に続いて連続したフレーム期間である。
【００４９】
第１のフレーム期間Ｐ１でゲートドライバ１１は、奇数行の画素に走査信号を与える。第１のフレーム期間Ｐ１でゲートドライバ１１は、偶数行の画素に走査信号を与えない。
【００５０】
第２のフレーム期間Ｐ２でゲートドライバ１１は、偶数行の画素に走査信号を与える。第２のフレーム期間Ｐ２でゲートドライバ１１は、奇数行の画素に走査信号を与えない。
【００５１】
表示装置１０Ａの各画素は、上述したように、トランジスタをオフ状態とすることで、書き込まれたデータ信号を保持することができる。第１のフレーム期間Ｐ１において当該画素に書き込まれたデータ信号は、第１のフレーム期間Ｐ１のみならず、第２のフレーム期間Ｐ２においても保持することができる。第２のフレーム期間Ｐ２において当該画素に書き込まれたデータ信号は、第２のフレーム期間Ｐ２のみならず、続く第１のフレーム期間Ｐ１においても保持することができる。
【００５２】
図１（Ｂ）に示す表示装置１０Ａの動作では、１フレーム期間に選択するゲート線の数を削減して表示を行う。そのため、単位時間当たりで、一行のゲート線を選択する期間を十分長くすることができる。一行のゲート線を選択する期間を長くできるため、データ信号を画素に書き込む期間が確保でき、表示品位を大きく向上させることができる。
【００５３】
図１（Ｂ）に示す表示装置１０Ａの動作は、特に表示装置で有効である。表示装置は、画素数の増加に伴い、ゲート線および信号線の数が多く、一行のゲート線を選択する期間が短い。図１（Ｂ）に示す表示装置１０Ａの動作とすることで、一行のゲート線を選択する期間を長くでき、直前のフレーム期間で書き込んだデータ信号を保持することができるため、当該フレーム期間でデータ信号を書き込まない画素にもデータ信号が保持されている状態とすることができ、表示品位の低下を招くことなく表示を行うことができる。
【００５４】
図１（Ｂ）に示す表示装置１０Ａの動作は、１行おきにデータ信号を書き込み、書き込んだフレーム期間と次のフレーム期間でデータ信号を保持する構成としている。そのため、画素ごとのフレームレートを半分にしても表示品位が低下しないインターレース方式の表示を実現できる。加えて、１行ずつ画素にデータ信号を書き込んで１枚の画像を表示させる場合と比べて１枚の画像を表示させるまでの期間を短くすることができる。当該構成は、データ信号の書き換え頻度が少ない静止画を表示する期間において特に有効である。
【００５５】
図２（Ａ）は、画素１４Ａ、１４Ｂの回路図の一例である。図２（Ａ）に示す画素１４Ａ、１４Ｂは、表示素子として液晶素子を有する。
【００５６】
図２（Ａ）では、トランジスタＭ１、液晶素子ＣＬＣ、保持容量ＣＳの他、データ信号が保持されるノードＮＬＣを図示している。また図２（Ａ）では、コモン電圧ＶＣＯＭが与えられる端子、信号線ＤＬ、ゲート線ＧＬを図示している。
【００５７】
図２（Ｂ）は、図２（Ａ）に示す画素１４Ａ、１４Ｂが１行１列目の画素１４Ａ＿１、２行１列目の画素１４Ｂ＿１である場合における、データ信号を書き込む際の動作の一例を説明するタイミングチャートである。図２（Ｂ）では、第１のフレーム期間Ｐ１および第２のフレーム期間Ｐ２における、１行目のゲート線ＧＬ＿１、２行目のゲート線ＧＬ＿２、および１列目の信号線ＤＬ＿１の波形を図示している。加えて図２（Ｂ）では、１行１列目の画素１４Ａ＿１、２行１列目の画素１４Ｂ＿１におけるデータ信号が保持されるノードＮＬＣに保持されるデータ信号を図示している。図２（Ｂ）において、１列目の信号線ＤＬ＿１に与えるデータ信号として、１乃至６行目の画素に与えるデータ信号Ｄ１乃至Ｄ６を図示している。
【００５８】
図２（Ｂ）に図示するように第１のフレーム期間Ｐ１では、１行目のゲート線ＧＬ＿１をＨレベルとして、１列目の信号線ＤＬ＿１のデータ信号Ｄ１を、画素１４Ａ＿１のノードＮＬＣに書き込む。次いで、第２のフレーム期間Ｐ２では、２行目のゲート線ＧＬ＿２をＨレベルとして、１列目の信号線ＤＬ＿１のデータ信号Ｄ２を、画素１４Ｂ＿１のノードＮＬＣに書き込む。第２のフレーム期間Ｐ２では、１行目のゲート線ＧＬ＿１をＬレベルとして、第１のフレーム期間Ｐ１で書き込んだデータ信号Ｄ１を保持させる。
【００５９】
上述したように、画素１４Ａ＿１、１４Ｂ＿１が有するトランジスタは、オフ電流が極めて小さい。そのため、１行おきにデータ信号を書き込む、所謂インターレース方式の表示を行うとともに、書き込んだフレーム期間と次のフレーム期間で保持する構成とすることができる。そのため、表示品位の低下を招くことなく、画素ごとのフレームレートを半分にすることができる。
【００６０】
なお本発明の一態様は、図２（Ａ）に示す画素の回路構成に限らない。図２（Ａ）とは異なる画素の回路構成の一例について図３（Ａ）乃至（Ｃ）に図示する。
【００６１】
図３（Ａ）では、画素が有する表示素子として、ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子のような発光素子を有する画素を図示している。図３（Ａ）に示す画素１４Ａ、１４Ｂは、トランジスタＭ２、容量素子Ｃｓ、トランジスタＭ３、および発光素子ＥＬを図示している。また図３（Ａ）では、カソード電圧ＶＣＡＴが与えられる端子、信号線ＤＬ、ゲート線ＧＬおよび電流供給線ＶＬを図示している。
【００６２】
図３（Ｂ）では、画素が有するトランジスタを、バックゲート電極を有するトランジスタとした画素を図示している。図３（Ｂ）に示す画素１４Ａ、１４Ｂは、トランジスタＭ１＿Ａ、液晶素子ＣＬＣ、保持容量ＣＳを有する。また図３（Ｂ）ではデータ信号が保持されるノードＮＬＣを図示している。また図３（Ｂ）では、コモン電圧ＶＣＯＭが与えられる端子、信号線ＤＬ、ゲート線ＧＬを図示している。トランジスタＭ１＿Ａは、ゲート電極（第１のゲート電極）およびバックゲート電極（第２のゲート電極）の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に取り囲むトランジスタのデバイス構造とすることができる。このようなデバイス構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶ。なおトランジスタＭ１＿Ａの構成は、図３（Ａ）のトランジスタＭ３にも適用可能である。
【００６３】
図３（Ｃ）では、画素が有するトランジスタを、ゲート電極とバックゲート電極とで異なる電圧を印加することができるトランジスタとした画素を図示している。図３（Ｃ）に示す画素１４Ａ、１４Ｂは、トランジスタＭ１＿Ｂ、液晶素子ＣＬＣ、保持容量ＣＳを有する。また図３（Ｃ）ではデータ信号が保持されるノードＮＬＣを図示している。また図３（Ｃ）では、コモン電圧ＶＣＯＭが与えられる端子、信号線ＤＬ、ゲート線ＧＬ、バックゲート電圧制御線ＢＧＬを図示している。トランジスタＭ１＿Ｂは、バックゲート電圧制御線ＢＧＬに与える電圧を制御することで、閾値電圧の制御ができるトランジスタとすることができる。なおトランジスタＭ１＿Ｂの構成は、図３（Ａ）のトランジスタＭ３にも適用可能である。
【００６４】
図４は、図１（Ａ）の表示装置１０Ａが第１のフレーム期間Ｐ１および第２のフレーム期間Ｐ２において、各行のゲート線にどのように走査信号が与えられるかを模式的に示す図である。
【００６５】
図４に示すゲート線ＧＬ＿１乃至ＧＬ＿ｍは、図１（Ａ）の表示装置１０Ａにおけるゲート線ＧＬ＿１乃至ＧＬ＿ｍに対応する。図４には、データ信号を書き込む領域として、書き込み領域１５を図示している。
【００６６】
上述したように本実施の形態の表示装置では、第１のフレーム期間Ｐ１で奇数行のゲート線に走査信号を与えてデータ信号を画素に書き込む。この第１のフレーム期間Ｐ１の間、偶数行のゲート線には走査信号を与えず、データ信号を画素に書き込まない。次いで、第２のフレーム期間Ｐ２で偶数行のゲート線に走査信号を与えてデータ信号を画素に書き込む。この第２のフレーム期間Ｐ２の間、奇数行のゲート線には走査信号を与えず、データ信号を画素に書き込まない。この第２のフレーム期間Ｐ２の間、奇数行の画素は、第１のフレーム期間Ｐ１で書き込まれたデータ信号を保持することができる。そのため、インターレース方式の表示を行うとともに、書き込んだデータ信号を次のフレーム期間においても保持する構成とすることができる。そのため、表示品位の低下を招くことなく、画素ごとのフレームレートを半分にすることができる。
【００６７】
図５（Ａ）乃至（Ｄ）では、図４で説明した動作をより具体的に説明する。図５（Ａ）乃至（Ｄ）では、８行９列の画素部を挙げて説明する。なお表示する画像は、白黒の２値の画像であるとして説明する。つまり、画素に書き込むデータ信号も２値のデータである。
【００６８】
図５（Ａ）は、８行９列の画素部の模式図である。図５（Ａ）の画素は、黒データ書き込み領域１６Ａと、白データ書き込み領域１６Ｂとに大別される。
【００６９】
図５（Ｂ）は、第１のフレーム期間Ｐ１で奇数行のゲート線に走査信号を与えてデータ信号が書き込まれる画素である。図５（Ｂ）の場合、１行目、３行目、５行目、および７行目の画素を図示している。
【００７０】
図５（Ｃ）は、第２のフレーム期間Ｐ２で偶数行のゲート線に走査信号を与えてデータ信号が書き込まれる画素である。図５（Ｃ）の場合、２行目、４行目、６行目、および８行目の画素を図示している。
【００７１】
上述したように本実施の形態の表示装置では、各フレーム期間において、インターレース方式の表示を行う。そのため、１フレーム期間に書き込むデータ信号のデータ量を小さくすることができ、フレームメモリへのアクセス回数を半分にできる。加えて外部の回路から転送されるデータ量が小さくなるため、インターフェース部における低消費電力化およびノイズの低減を図ることができる。
【００７２】
図５（Ｂ）に示すデータ信号が書き込まれる画素は、８行９列の画素部の模式図において図５（Ｄ）のように表すことができる。なお図５（Ｄ）において、データ信号が書き込まれない領域を非書き込み領域１６Ｃとして図示している。図５（Ｄ）において、第１のフレーム期間Ｐ１では、奇数行のゲート線に走査信号を与えてデータ信号を書き込む。この第１のフレーム期間Ｐ１の間、偶数行のゲート線には走査信号を与えず、データ信号を書き込まない。次いで、第２のフレーム期間Ｐ２で偶数行のゲート線に走査信号を与えてデータ信号を書き込む。第２のフレーム期間Ｐ２の間、奇数行の画素は、第１のフレーム期間Ｐ１で書き込まれたデータ信号を保持することができる。書き込んだデータ信号を次のフレーム期間においても保持する構成とするため、表示品位の低下を招くことなく、画素ごとのフレームレートを半分にすることができる。
【００７３】
図６（Ａ）は、図１（Ａ）とは異なる、表示装置１０Ｂのブロック図である。図６（Ａ）に示す表示装置１０Ｂが、図１（Ａ）に示す表示装置１０Ａと異なる点として、ｋ行目（ｋは１以上の整数）の画素を画素１４Ｃ、（ｋ＋１）行目の画素を画素１４Ｄ、（ｋ＋２）行目の画素を画素１４Ｅ、として図示している点にある。図６（Ａ）では、１行１列目の画素を画素１４Ｃ＿１として図示している。図６（Ａ）では、２行１列目の画素を画素１４Ｄ＿１として図示している。図６（Ａ）では、３行１列目の画素を画素１４Ｅ＿１として図示している。
【００７４】
画素１４Ｃ、１４Ｄ、１４Ｅは、トランジスタを有する。画素１４Ｃ、１４Ｄ、１４Ｅが有するトランジスタは、ゲートがゲート線ＧＬ＿１乃至ＧＬ＿ｍのいずれか一に接続される。画素１４Ｃ、１４Ｄ、１４Ｅが有するトランジスタは、ソースまたはドレインの一方が信号線ＤＬ＿１乃至ＤＬ＿ｎのいずれか一に接続される。
【００７５】
画素１４Ｃ、１４Ｄ、１４Ｅが有するトランジスタは、画素１４Ａ、１４Ｂと同様に、オフ電流が極めて小さい。そのため画素１４Ｃ、１４Ｄ、１４Ｅは、トランジスタをオフ状態とすることで、画素に書き込まれたデータ信号を保持することができる。
【００７６】
図６（Ｂ）は、表示装置１０Ｂの動作を説明するためのタイミングチャートである。
【００７７】
図６（Ｂ）では、第１のフレーム期間Ｐ１と第２のフレーム期間Ｐ２と第３のフレーム期間Ｐ３とを図示している。図示するように、第２のフレーム期間Ｐ２は、第１のフレーム期間Ｐ１に続いて連続したフレーム期間である。第３のフレーム期間Ｐ３は、第２のフレーム期間Ｐ２に続いて連続したフレーム期間である。
【００７８】
第１のフレーム期間Ｐ１でゲートドライバ１１は、ｋ行目の画素に走査信号を与える。第１のフレーム期間Ｐ１でゲートドライバ１１は、（ｋ＋１）行目、（ｋ＋２）行目の画素に走査信号を与えない。
【００７９】
第２のフレーム期間Ｐ２でゲートドライバ１１は、（ｋ＋１）行目の画素に走査信号を与える。第２のフレーム期間Ｐ２でゲートドライバ１１は、ｋ行目、（ｋ＋２）行目の画素に走査信号を与えない。
【００８０】
第３のフレーム期間Ｐ３でゲートドライバ１１は、（ｋ＋２）行目の画素に走査信号を与える。第３のフレーム期間Ｐ３でゲートドライバ１１は、ｋ行目、（ｋ＋１）行目の画素に走査信号を与えない。
【００８１】
表示装置１０Ｂの各画素は、上述したように、トランジスタをオフ状態とすることで、書き込まれたデータ信号を保持することができる。第１のフレーム期間Ｐ１において当該画素に書き込まれたデータ信号は、第１のフレーム期間Ｐ１のみならず、第２のフレーム期間Ｐ２および第３のフレーム期間Ｐ３においても保持することができる。第２のフレーム期間Ｐ２において当該画素に書き込まれたデータ信号は、第２のフレーム期間Ｐ２のみならず、第３のフレーム期間Ｐ３、続く第１のフレーム期間Ｐ１においても保持することができる。第３のフレーム期間Ｐ３において当該画素に書き込まれたデータ信号は、第３のフレーム期間Ｐ３のみならず、続く第１のフレーム期間Ｐ１、第２のフレーム期間Ｐ２においても保持することができる。
【００８２】
図６（Ｂ）に示す表示装置１０Ｂの動作では、図１（Ｂ）に示す表示装置１０Ａの動作と同様に、１フレーム期間に選択するゲート線の数を削減して表示を行う。そのため、単位時間当たりで、一行のゲート線を選択する期間を十分長くすることができる。一行のゲート線を選択する期間を長くできるため、データ信号を画素に書き込む期間が確保でき、表示品位を大きく向上させることができる。
【００８３】
図６（Ｂ）に示す表示装置１０Ｂの動作は、特に表示装置で有効である。表示装置は、画素数の増加に伴い、ゲート線および信号線の数が多く、一行のゲート線を選択する期間が短い。図６（Ｂ）に示す表示装置１０Ｂの動作とすることで、図１（Ｂ）に示す表示装置１０Ａの動作よりもさらに、一行のゲート線を選択する期間を長くでき、直前のフレーム期間で書き込んだデータ信号を保持することができるため、当該フレーム期間でデータ信号を書き込まない画素にもデータ信号が保持されている状態とすることができ、表示品位の低下を招くことなく表示を行うことができる。
【００８４】
図６（Ｂ）に示す表示装置１０Ｂの動作は、２行おきにデータ信号を書き込み、書き込んだフレーム期間と次のフレーム期間で保持する構成としている。そのため、画素ごとのフレームレートを１／３にすることができる。加えて、１行ずつ画素にデータ信号を書き込んで１枚の画像を表示させる場合と比べて１枚の画像を表示させるまでの期間を短くすることができる。当該構成は、データ信号の書き換え頻度が少ない静止画を表示する期間において特に有効である。
【００８５】
なお画素１４Ｃ、１４Ｄ、１４Ｅの構成は、画素１４Ａ、１４Ｂと同様である。つまり、図２（Ａ）および図３（Ａ）乃至（Ｃ）の回路構成を採用することができる。
【００８６】
図７は、図６（Ａ）に示す表示装置１０Ｂにおいて、１行１列目の画素１４Ｃ＿１、２行１列目の画素１４Ｄ＿１、３行１列目の画素１４Ｅ＿１に、データ信号を書き込む際の動作の一例を説明するタイミングチャートである。図７では、第１のフレーム期間Ｐ１、第２のフレーム期間Ｐ２、および第３のフレーム期間Ｐ３における、１行目のゲート線ＧＬ＿１、２行目のゲート線ＧＬ＿２、３行目のゲート線ＧＬ＿３、および１列目の信号線ＤＬ＿１の波形を図示している。加えて図７では、１行１列目の画素１４Ｃ＿１、２行１列目の画素１４Ｄ＿１、３行１列目の画素１４Ｅ＿１におけるデータ信号が保持されるノードＮＬＣに保持されるデータ信号を図示している。図７において、１列目の信号線ＤＬ＿１に与えるデータ信号として、１乃至９行目の画素に与えるデータ信号Ｄ１乃至Ｄ９を図示している。
【００８７】
図７に図示するように第１のフレーム期間Ｐ１では、１行目のゲート線ＧＬ＿１をＨレベルとして、１列目の信号線ＤＬ＿１のデータ信号Ｄ１を、画素１４Ｃ＿１のノードＮＬＣに書き込む。次いで、第２のフレーム期間Ｐ２では、２行目のゲート線ＧＬ＿２をＨレベルとして、１列目の信号線ＤＬ＿１のデータ信号Ｄ２を、画素１４Ｄ＿１のノードＮＬＣに書き込む。第２のフレーム期間Ｐ２では、１行目のゲート線ＧＬ＿１をＬレベルとして、第１のフレーム期間Ｐ１で書き込んだデータ信号Ｄ１を保持させる。次いで、第３のフレーム期間Ｐ３では、３行目のゲート線ＧＬ＿３をＨレベルとして、１列目の信号線ＤＬ＿１のデータ信号Ｄ３を、画素１４Ｅ＿１のノードＮＬＣに書き込む。第３のフレーム期間Ｐ３では、１行目のゲート線ＧＬ＿１および２行目のゲート線ＧＬ＿２をＬレベルとして、第１のフレーム期間Ｐ１および第２のフレーム期間Ｐ２で書き込んだデータ信号Ｄ１、Ｄ２を保持させる。
【００８８】
上述したように、画素１４Ｃ＿１、１４Ｄ＿１、１４Ｅ＿１が有するトランジスタは、オフ電流が極めて小さい。そのため、２行おきにデータ信号を書き込んで表示を行うとともに、書き込んだフレーム期間から次に書き込むまでのフレーム期間で保持する構成とすることができる。そのため、表示品位の低下を招くことなく、画素ごとのデータ信号を書き込む間隔を長くすることができる。
【００８９】
図８は、図６（Ａ）の表示装置１０Ｂが第１のフレーム期間Ｐ１、第２のフレーム期間Ｐ２、および第３のフレーム期間Ｐ３において、各行のゲート線にどのように走査信号が与えられるかを模式的に示す図である。
【００９０】
図８に示すゲート線ＧＬ＿１乃至ＧＬ＿ｍは、図６（Ａ）の表示装置１０Ｂにおけるゲート線ＧＬ＿１乃至ＧＬ＿ｍに対応する。図８には、データ信号を書き込む領域として、書き込み領域１５を図示している。
【００９１】
上述したように本実施の形態の表示装置では、第１のフレーム期間Ｐ１でｋ行目のゲート線に走査信号を与えてデータ信号を書き込む。この第１のフレーム期間Ｐ１の間、（ｋ＋１）行目および（ｋ＋２）行目のゲート線には走査信号を与えず、データ信号を書き込まない。同様に、第２のフレーム期間Ｐ２および第３のフレーム期間Ｐ３で、（ｋ＋１）行目、（ｋ＋２）行目のゲート線に走査信号を与えてデータ信号を書き込む。走査信号を与えずデータ信号を書き込まない画素では、前のフレーム期間で書き込まれたデータ信号を保持することができる。そのため、表示品位の低下を招くことなく、画素ごとのデータ信号を書き込む間隔を長くすることができる。
【００９２】
図９（Ａ）乃至（Ｃ）は、表示装置１０Ａに適用可能なゲートドライバの構成例である。図９（Ｄ）は、表示装置１０Ｂに適用可能なゲートドライバの構成例である。
【００９３】
図９（Ａ）の表示装置１０Ｃでは、ゲートドライバ１１Ａ、およびゲートドライバ１１Ｂを有する。ゲートドライバ１１Ａは、奇数行のゲート線に走査信号を与える。ゲートドライバ１１Ｂは、偶数行のゲート線に走査信号を与える。
【００９４】
図９（Ｂ）の表示装置１０Ｄでは、ゲートドライバ１１Ｌ、およびゲートドライバ１１Ｒを有する。ゲートドライバ１１Ｌ、およびゲートドライバ１１Ｒは、画素部１３の左右に配置する。当該構成とすることで、配線の混雑度を緩和することができる。ゲートドライバ１１Ｌは、奇数行のゲート線に走査信号を与える。ゲートドライバ１１Ｒは、偶数行のゲート線に走査信号を与える。
【００９５】
図９（Ｃ）の表示装置１０Ｅでは、ゲートドライバ１１Ｃ、および複数の切り替え回路１７Ａを有する。複数の切り替え回路１７Ａは、ゲートドライバ１１Ｃが出力する走査信号を奇数行のゲート線と偶数行のゲート線に切り替えて出力する。当該構成とすることで、ゲートドライバ１１Ｃが出力する走査信号の数を削減することができる。
【００９６】
図９（Ｄ）の表示装置１０Ｆでは、ゲートドライバ１１Ｄ、および複数の切り替え回路１７Ｂを有する。複数の切り替え回路１７Ｂは、ゲートドライバ１１Ｄが出力する走査信号をｋ行目のゲート線と（ｋ＋１）行目のゲート線と（ｋ＋２）行目のゲート線とで切り替えて出力する。当該構成とすることで、ゲートドライバ１１Ｄが出力する走査信号の数を削減することができる。
【００９７】
図１０（Ａ）は、切り替え回路１７Ａに適用可能な回路構成の一例を示す。パルス信号ＳＲＯＵＴ１およびパルス信号ＳＲＯＵＴ２は、ゲートドライバ１１Ｃから出力される。切り替え信号ＳＡ、ＳＢは、奇数行のゲート線または偶数行のゲート線に出力するパルス信号ＳＲＯＵＴ１およびパルス信号ＳＲＯＵＴ２を切り替えるための信号である。切り替え回路１７Ａは、論理回路である論理積回路１８Ａ、１８Ｂを有する。論理積回路１８Ａ、１８Ｂは、入力される切り替え信号ＳＡ、ＳＢによって、パルス信号ＳＲＯＵＴ１の出力先をゲート線ＧＬ＿１またはＧＬ＿２とするか、およびパルス信号ＳＲＯＵＴ２の出力先をゲート線ＧＬ＿３またはＧＬ＿４とするかを選択する。
【００９８】
図１０（Ｂ）は、図１０（Ａ）に示す切り替え回路１７Ａの動作の一例を説明するためのタイミングチャートである。パルス信号ＳＲＯＵＴ１およびパルス信号ＳＲＯＵＴ２は、切り替え信号ＳＡ、ＳＢがＨレベルとなる期間で切り替えた行に出力することができる。
【００９９】
図１１（Ａ）は、切り替え回路１７Ｂに適用可能な回路構成の一例を示す。パルス信号ＳＲＯＵＴ１およびパルス信号ＳＲＯＵＴ２は、ゲートドライバ１１Ｄから出力される。切り替え信号ＳＡ、ＳＢ、ＳＣは、ｋ行目のゲート線、（ｋ＋１）行目のゲート線、または（ｋ＋２）行目のゲート線に出力するパルス信号ＳＲＯＵＴ１およびパルス信号ＳＲＯＵＴ２を切り替えるための信号である。切り替え回路１７Ｂは、論理回路である論理積回路１８Ｃ、１８Ｄ、１８Ｅを有する。論理積回路１８Ｃ、１８Ｄ、１８Ｅは、入力される切り替え信号ＳＡ、ＳＢ、ＳＣによって、パルス信号ＳＲＯＵＴ１の出力先をゲート線ＧＬ＿１、ＧＬ＿２、またはＧＬ＿３とするか、パルス信号ＳＲＯＵＴ２の出力先をゲート線ＧＬ＿４、ＧＬ＿５、またはＧＬ＿６とするか、を選択する。
【０１００】
図１１（Ｂ）は、図１１（Ａ）に示す切り替え回路１７Ｂの動作の一例を説明するためのタイミングチャートである。パルス信号ＳＲＯＵＴ１およびパルス信号ＳＲＯＵＴ２は、切り替え信号ＳＡ、ＳＢ、ＳＣがＨレベルとなる期間で切り替えた行に出力することができる。
【０１０１】
図１２（Ａ）は、図１０（Ｂ）とは異なる動作例について説明するタイミングチャートである。ゲート線に出力する走査信号は、パルス信号ＳＲＯＵＴ１（パルス信号ＳＲＯＵＴ２）と切り替え信号ＳＡ、またはＳＢとが共にＨレベルとなるタイミングで、選択した行に出力することができる。
【０１０２】
図１２（Ｂ）は、図１１（Ｂ）とは異なる動作例について説明するタイミングチャートである。ゲート線に出力する走査信号は、パルス信号ＳＲＯＵＴ１（パルス信号ＳＲＯＵＴ２）と切り替え信号ＳＡ、ＳＢ、またはＳＣとが共にＨレベルとなるタイミングで、選択した行に出力することができる。
【０１０３】
図１２（Ａ）、（Ｂ）の構成とすることでゲートドライバを高速で動作させなくても、必要な信号を生成することができる。ゲートドライバでは、動作に必要なクロック信号の周波数を小さくすることができる。そのため、表示装置の低消費電力化を図ることができる。
【０１０４】
以上説明した表示装置は、１フレーム期間に選択するゲート線の数を削減して表示を行う。そのため、単位時間当たりで、一行のゲート線を選択する期間を十分長くすることができる。一行のゲート線を選択する期間を長くできるため、データ信号を画素に書き込む期間が確保でき、表示品位を大きく向上させることができる。加えて、以上説明した表示装置は、直前のフレーム期間で書き込んだデータ信号を保持することができるため、当該フレーム期間でデータ信号を書き込まない画素にもデータ信号が保持されている状態とすることができ、表示品位の低下を招くことなく表示を行うことができる。加えて、表示装置の低消費電力化を図ることができる。
【０１０５】
＜１−２．表示装置の構成例２＞
上述した構成例とは異なる表示装置の構成例について、図１３乃至図１９を用いて説明する。特に、動画または静止画といった表示領域に応じて、フレームレートを異ならせることができる表示装置について説明する。
【０１０６】
図１３（Ａ）は、表示部となる画素部１３の表示の一例を模式的に示す図である。図１３（Ａ）では、テキスト表示領域１９Ａおよびビデオ表示領域１９Ｂを図示している。スマートフォン等の携帯情報端末では、図１３（Ａ）のようにテキスト表示領域１９Ａおよびビデオ表示領域１９Ｂで表示領域が区切られることがある。
【０１０７】
図１３（Ａ）に示すテキスト表示領域１９Ａは、静止画表示領域に大別することができる。静止画表示領域では、フレームレートを下げて表示をおこなっても表示品位の低下の影響は小さい。図１３（Ａ）に示すビデオ表示領域１９Ｂは、動画表示領域に大別することができる。動画表示領域では、フレームレートを上げて表示をおこなうことで表示品位を高めることができる。
【０１０８】
図１３（Ｂ）は、図１３（Ａ）に基づいて、画素部１３の静止画表示領域２０Ａおよび動画表示領域２０Ｂを模式的に示した図である。図１３（Ｂ）では、画素部１３の静止画表示領域２０Ａにおいてゲートドライバから走査信号を与える行を、第１の領域２１Ａとして図示している。図１３（Ｂ）では、画素部１３の動画表示領域２０Ｂにおいてゲートドライバから走査信号を与える行を、第２の領域２１Ｂとして図示している。
【０１０９】
図１４では、上述した図９（Ｃ）の表示装置１０Ｅにおいて、図１３（Ｂ）で示した画素部１３の静止画表示領域２０Ａに対応する第１の領域２１Ａ、および図１３（Ｂ）で示した画素部１３の動画表示領域２０Ｂに対応する第２の領域２１Ｂを図示している。
【０１１０】
図１４では、２ｋ行目のゲート線と（２ｋ＋１）行目のゲート線との間に、第１の領域２１Ａと第２の領域２１Ｂとの境界がある様子を図示している。図１４では、パルス信号ＳＲＯＵＴ＿ｋ−１乃至ＳＲＯＵＴ＿ｋ＋２が与えられる配線、およびゲート線ＧＬ＿２ｋ−３乃至ＧＬ＿２ｋ＋４を図示している。例えば、パルス信号ＳＲＯＵＴ＿ｋ−１は、切り替え回路１７Ａによって、ゲート線ＧＬ＿２ｋ−３またはゲート線ＧＬ＿２ｋ−２に走査信号を出力することができる。
【０１１１】
図１５は、上述した図１２（Ａ）で説明した動作例に基づいて、動画または静止画といった表示領域に応じてフレームレートを異ならせることができる際のタイミングチャートである。図１５では、第１のフレーム期間Ｐ１および第２のフレーム期間Ｐ２における、第１の領域２１Ａと第２の領域２１Ｂとの境界付近にある、パルス信号ＳＲＯＵＴ＿ｋ−１乃至ＳＲＯＵＴ＿ｋ＋２、切り替え信号ＳＡ、ＳＢ、およびゲート線ＧＬ＿２ｋ−３乃至ＧＬ＿２ｋ＋４の走査信号を図示している。
【０１１２】
図１５に図示するように、第１のフレーム期間Ｐ１における第１の領域２１Ａに走査信号を出力する期間では、切り替え信号ＳＡを周期的にＨレベルとして、奇数行目にあるゲート線ＧＬ＿２ｋ−３、ＧＬ＿２ｋ−１に走査信号を出力する。当該期間において、切り替え信号ＳＢをＬレベルとして、偶数行目にあるゲート線ＧＬ＿２ｋ−２、ＧＬ＿２ｋには走査信号を出力しない。
【０１１３】
図１５に図示するように、第１のフレーム期間Ｐ１における第２の領域２１Ｂに走査信号を出力する期間では、切り替え信号ＳＡ、ＳＢを交互にＨレベルとなるようにして、ゲート線ＧＬ＿２ｋ＋１、ＧＬ＿２ｋ＋２、ＧＬ＿２ｋ＋３、ＧＬ＿２ｋ＋４で順に走査信号を出力する。
【０１１４】
図１５に図示するように、第２のフレーム期間Ｐ２における第１の領域２１Ａに走査信号を出力する期間では、切り替え信号ＳＢを周期的にＨレベルとして、偶数行目にあるゲート線ＧＬ＿２ｋ−２、ＧＬ＿２ｋに走査信号を出力する。当該期間において、切り替え信号ＳＡをＬレベルとして、奇数行目にあるゲート線ＧＬ＿２ｋ−３、ＧＬ＿２ｋ−１には走査信号を出力しない。
【０１１５】
図１５に図示するように、第２のフレーム期間Ｐ２における第２の領域２１Ｂに走査信号を出力する期間では、切り替え信号ＳＡ、ＳＢを交互にＨレベルとなるようにして、ゲート線ＧＬ＿２ｋ＋１、ＧＬ＿２ｋ＋２、ＧＬ＿２ｋ＋３、ＧＬ＿２ｋ＋４で順に走査信号を出力する。
【０１１６】
なお、第１のフレーム期間Ｐ１における第１の領域２１Ａに走査信号を出力する期間、および第２のフレーム期間Ｐ２における第１の領域２１Ａに走査信号を出力する期間では、図４３に図示するように、切り替え信号ＳＡまたは切り替え信号ＳＢをＨレベルで一定にしてもよい。当該構成とすることで、切り替え信号ＳＡまたは切り替え信号ＳＢを与える配線の充放電に要する分の消費電力を低減できる。
【０１１７】
以上説明したように図１３乃至図１５、および図４３の構成では、静止画表示領域に対応する第１の領域２１Ａと、動画表示領域に対応する第２の領域２１Ｂと、１フレーム期間での走査信号をＨレベルとする頻度を異ならせることで、異なる領域で異なるフレームレートによる表示を行うことを実現できる。当該構成とすることで、静止画表示領域では、データ信号の書き換え頻度を低減してデータ信号を画素に書き込む期間を十分にとることができる。加えて、動画表示領域では、データ信号の書き換え頻度を高めて動画の表示品位を高めることができる。
【０１１８】
図１６では、上述した図９（Ｄ）の表示装置１０Ｆにおいて、図１３（Ｂ）で示した画素部１３の静止画表示領域２０Ａに対応する第１の領域２１Ａ、および図１３（Ｂ）で示した画素部１３の動画表示領域２０Ｂに対応する第２の領域２１Ｂを図示している。
【０１１９】
図１６では、３ｋ行目のゲート線と（３ｋ＋１）行目のゲート線との間に、第１の領域２１Ａと第２の領域２１Ｂとの境界がある様子を図示している。図１６では、パルス信号ＳＲＯＵＴ＿ｋ−１乃至ＳＲＯＵＴ＿ｋ＋２が与えられる配線、およびゲート線ＧＬ＿３ｋ−５乃至ＧＬ＿３ｋ＋６を図示している。例えば、パルス信号ＳＲＯＵＴ＿ｋ−１は、切り替え回路１７Ｂによって、ゲート線ＧＬ＿３ｋ−５、ＧＬ＿３ｋ−４、またはＧＬ＿３ｋ−３に走査信号を出力することができる。
【０１２０】
図１７は、上述した図１２（Ｂ）で説明した動作例に基づいて、動画または静止画といった表示領域に応じてフレームレートを異ならせることができる際のタイミングチャートである。図１７では、第１のフレーム期間Ｐ１、第２のフレーム期間Ｐ２、および第３のフレーム期間Ｐ３における、第１の領域２１Ａと第２の領域２１Ｂとの境界付近にある、パルス信号ＳＲＯＵＴ＿ｋ−１乃至ＳＲＯＵＴ＿ｋ＋２、切り替え信号ＳＡ、ＳＢ、ＳＣ、およびゲート線ＧＬ＿３ｋ−５乃至ＧＬ＿３ｋ＋６の走査信号を図示している。
【０１２１】
図１７に図示するように、第１のフレーム期間Ｐ１における第１の領域２１Ａに走査信号を出力する期間では、切り替え信号ＳＡを周期的にＨレベルとして、ゲート線ＧＬ＿３ｋ−５、ＧＬ＿３ｋ−２に走査信号を出力する。当該期間において、切り替え信号ＳＢ、ＳＣをＬレベルとして、ゲート線ＧＬ＿３ｋ−４、ＧＬ＿３ｋ−３、ＧＬ＿３ｋ−１、ＧＬ＿３ｋには走査信号を出力しない。
【０１２２】
図１７に図示するように、第１のフレーム期間Ｐ１における第２の領域２１Ｂに走査信号を出力する期間では、切り替え信号ＳＡ、ＳＢ、ＳＣを交互にＨレベルとなるようにして、ゲート線ＧＬ＿３ｋ＋１、ＧＬ＿３ｋ＋２、ＧＬ＿３ｋ＋３、ＧＬ＿３ｋ＋４、ＧＬ＿３ｋ＋５、ＧＬ＿３ｋ＋６で順に走査信号を出力する。
【０１２３】
図１７に図示するように、第２のフレーム期間Ｐ２における第１の領域２１Ａに走査信号を出力する期間では、切り替え信号ＳＢを周期的にＨレベルとして、ゲート線ＧＬ＿３ｋ−４、ＧＬ＿３ｋ−１に走査信号を出力する。当該期間において、切り替え信号ＳＡ、ＳＣをＬレベルとして、ゲート線ＧＬ＿３ｋ−５、ＧＬ＿３ｋ−３、ＧＬ＿３ｋ−２、ＧＬ＿３ｋには走査信号を出力しない。
【０１２４】
図１７に図示するように、第２のフレーム期間Ｐ２における第２の領域２１Ｂに走査信号を出力する期間では、切り替え信号ＳＡ、ＳＢ、ＳＣを交互にＨレベルとなるようにして、ゲート線ＧＬ＿３ｋ＋１、ＧＬ＿３ｋ＋２、ＧＬ＿３ｋ＋３、ＧＬ＿３ｋ＋４、ＧＬ＿３ｋ＋５、ＧＬ＿３ｋ＋６で順に走査信号を出力する。
【０１２５】
図１７に図示するように、第３のフレーム期間Ｐ３における第１の領域２１Ａに走査信号を出力する期間では、切り替え信号ＳＣを周期的にＨレベルとして、ゲート線ＧＬ＿３ｋ−３、ＧＬ＿３ｋに走査信号を出力する。当該期間において、切り替え信号ＳＡ、ＳＢをＬレベルとして、ゲート線ＧＬ＿３ｋ−５、ＧＬ＿３ｋ−４、ＧＬ＿３ｋ−２、ＧＬ＿３ｋ−１には走査信号を出力しない。
【０１２６】
図１７に図示するように、第３のフレーム期間Ｐ３における第２の領域２１Ｂに走査信号を出力する期間では、切り替え信号ＳＡ、ＳＢ、ＳＣを交互にＨレベルとなるようにして、ゲート線ＧＬ＿３ｋ＋１、ＧＬ＿３ｋ＋２、ＧＬ＿３ｋ＋３、ＧＬ＿３ｋ＋４、ＧＬ＿３ｋ＋５、ＧＬ＿３ｋ＋６で順に走査信号を出力する。
【０１２７】
なお、第１のフレーム期間Ｐ１における第１の領域２１Ａに走査信号を出力する期間、第２のフレーム期間Ｐ２における第１の領域２１Ａに走査信号を出力する期間、および第３のフレーム期間Ｐ３における第１の領域２１Ａに走査信号を出力する期間では、図４４に図示するように、切り替え信号ＳＡまたは切り替え信号ＳＢをＨレベルで一定にしてもよい。当該構成とすることで、切り替え信号ＳＡまたは切り替え信号ＳＢを与える配線の充放電に要する分の消費電力を低減できる。
【０１２８】
以上説明したように図１６乃至図１７、および図４４の構成では、静止画表示領域に対応する第１の領域２１Ａと、動画表示領域に対応する第２の領域２１Ｂと、１フレーム期間での走査信号をＨレベルとする頻度を異ならせることで、異なる領域で異なるフレームレートによる表示を行うことを実現できる。当該構成とすることで、静止画表示領域では、データ信号の書き換え頻度を低減してデータ信号を画素に書き込む期間を十分にとることができる。加えて、動画表示領域では、データ信号の書き換え頻度を高めて動画の表示品位を高めることができる。加えて、表示装置の低消費電力化を図ることができる。
【０１２９】
なお上記説明ではフレームレートを低下させる領域において、１行おきに走査信号をＨレベルとしていく構成を説明したが、本発明に一態様はこの構成に限らない。
【０１３０】
図１８（Ａ）は、カラー表示するための色要素で構成される絵素の画素がストライプ配列の場合を６行６列の画素で図示している。図１８（Ａ）では、ゲート線ＧＬ＿ｋ乃至ＧＬ＿ｋ＋５、および信号線ＤＬ＿ｊ乃至ＤＬ＿ｊ＋５を図示している。
【０１３１】
図１８（Ａ）に図示するように、１つの絵素２２Ａを構成するＲＧＢ（赤緑青）の画素が同じ行に配置されている場合は、図１８（Ｂ）に図示するように、データ信号の書き込み領域１５を１行おきにすればよい。
【０１３２】
図１９（Ａ）は、カラー表示するための色要素で構成される絵素の画素がべイヤー配列の場合を６行６列の画素で図示している。図１９（Ａ）では、ゲート線ＧＬ＿ｋ乃至ＧＬ＿ｋ＋５、および信号線ＤＬ＿ｊ乃至ＤＬ＿ｊ＋５を図示している。
【０１３３】
図１９（Ａ）に図示するように、１つの絵素２２Ｂを構成するＲＧＢＷ（赤緑青白）の画素が異なる行に配置されている場合は、図１９（Ｂ）に図示するように、データ信号の書き込み領域１５を２行おきにすればよい。
【０１３４】
以上説明したように図１８乃至図１９の構成では、同じ絵素にある画素は同じフレーム期間でデータ信号を書き込む動作とすることができる。そのため、カラー表示の表示品位を高めることができる。
【０１３５】
＜１−３．トランジスタの構成例１＞
トランジスタＭ１、トランジスタＭ２、Ｍ１＿Ａ、およびＭ１＿Ｂに適用可能なトランジスタの構成例について説明する。トランジスタの構成は、トップゲート構造、ボトムゲート構造等を取りうることができる。チャネル形成領域に酸化物半導体を用いたトランジスタでは、特にバックゲートを有するトランジスタ構成が有効である。そこで以下では、バックゲートを有するトランジスタＭ１＿Ａに適用可能なトランジスタの構成例について、図２０（Ａ）、（Ｂ）および（Ｃ）を用いて説明する。
【０１３６】
図２０（Ａ）、（Ｂ）および（Ｃ）に、トランジスタの一例を示す。なお、図２０（Ａ）（Ｂ）（Ｃ）に示すトランジスタは、半導体層に酸化物半導体膜を有する。そして、トランジスタＭ１＿Ａは、第１のゲート電極および第２のゲート電極を有し、第１のゲート電極および第２のゲート電極の電界によって半導体層として機能する酸化物半導体膜を電気的に取り囲む構成とする。
【０１３７】
図２０（Ａ）は、トランジスタ１００の上面図であり、図２０（Ｂ）は図２０（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図２０（Ｃ）は図２０（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。なお、図２０（Ａ）では、明瞭化のため、絶縁膜１１０などの構成要素を省略して図示している。なお、トランジスタの上面図においては、以降の図面においても図２０（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長（Ｌ）方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅（Ｗ）方向と呼称する場合がある。
【０１３８】
図２０（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００は、基板１０２上に形成された導電膜１０６と、導電膜１０６上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の酸化物半導体膜１１２と、絶縁膜１０４、酸化物半導体膜１０８、および酸化物半導体膜１１２上の絶縁膜１１６と、開口部１４３と、を有する。また、酸化物半導体膜１０８は、酸化物半導体膜１１２が重畳し、且つ絶縁膜１１０と接するチャネル領域１０８ｉと、絶縁膜１１６と接するソース領域１０８ｓと、絶縁膜１１６と接するドレイン領域１０８ｄと、を有する。
【０１３９】
開口部１４３は、絶縁膜１０４、１１０に設けられる。また、導電膜１０６は、開口部１４３を介して、酸化物半導体膜１１２と、電気的に接続される。よって、導電膜１０６と酸化物半導体膜１１２には、同じ電位が与えられる。
【０１４０】
また、トランジスタ１００は、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１６、１１８に設けられた開口部１４１ａを介して、ソース領域１０８ｓに電気的に接続される導電膜１２０ａと、絶縁膜１１６、１１８に設けられた開口部１４１ｂを介して、ドレイン領域１０８ｄに電気的に接続される導電膜１２０ｂと、を有していてもよい。
【０１４１】
なお、導電膜１０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、酸化物半導体膜１１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁膜１０４は、第１のゲート絶縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有する。
【０１４２】
このように、図２０（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００は、酸化物半導体膜１０８の上下にゲート電極として機能する導電膜または酸化物半導体膜を有する構造である。
【０１４３】
また、図２０（Ｃ）に示すように、酸化物半導体膜１０８は、第１のゲート電極として機能する導電膜１０６と、第２のゲート電極として機能する酸化物半導体膜１１２のそれぞれと対向するように位置し、２つのゲート電極に挟まれている。
【０１４４】
また、酸化物半導体膜１１２のチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル幅方向の長さよりも長く、酸化物半導体膜１０８のチャネル幅方向全体は、絶縁膜１１０を介して酸化物半導体膜１１２に覆われている。また、酸化物半導体膜１１２と導電膜１０６とは、絶縁膜１０４および絶縁膜１１０に設けられる開口部１４３において接続されるため、酸化物半導体膜１０８のチャネル幅方向の側面の一方は、絶縁膜１１０を介して酸化物半導体膜１１２と対向している。
【０１４５】
別言すると、トランジスタ１００のチャネル幅方向において、導電膜１０６および酸化物半導体膜１１２は、絶縁膜１０４および絶縁膜１１０に設けられる開口部１４３において接続すると共に、絶縁膜１０４および絶縁膜１１０を介して酸化物半導体膜１０８を取り囲む構成である。
【０１４６】
このような構成を有することで、トランジスタ１００に含まれる酸化物半導体膜１０８を、第１のゲート電極として機能する導電膜１０６および第２のゲート電極として機能する酸化物半導体膜１１２の電界によって電気的に取り囲むことができる。このような構造とすることで、トランジスタ１００は、導電膜１０６または酸化物半導体膜１１２によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８に印加することができる。そのため、トランジスタ１００の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１００を微細化することが可能となる。また、トランジスタ１００は、酸化物半導体膜１０８が、導電膜１０６、および酸化物半導体膜１１２によって取り囲まれた構造を有するため、トランジスタ１００の機械的強度を高めることができる。
【０１４７】
なお、トランジスタ１００のチャネル幅方向において、酸化物半導体膜１０８の開口部１４３が形成されていない側に、開口部１４３と異なる開口部を形成してもよい。
【０１４８】
なお、本明細書等において、絶縁膜１０４を第１の絶縁膜と、絶縁膜１１６を第２の絶縁膜と、絶縁膜１１８を第３の絶縁膜と、それぞれ呼称する場合がある。また、絶縁膜１１０は、ゲート絶縁膜としての機能を有し、酸化物半導体膜１１２は、ゲート電極としての機能を有する。また、導電膜１２０ａは、ソース電極としての機能を有し、導電膜１２０ｂは、ドレイン電極としての機能を有する。
【０１４９】
また、絶縁膜１１６は、窒素または水素のいずれか一方または双方を有する。絶縁膜１１６が窒素または水素のいずれか一方または双方を有する構成とすることで、酸化物半導体膜１０８、および酸化物半導体膜１１２に窒素または水素のいずれか一方または双方を供給することができる。
【０１５０】
また、酸化物半導体膜１１２は、絶縁膜１１０に酸素を供給する機能を有する。酸化物半導体膜１１２が、絶縁膜１１０に酸素を供給する機能を有することで、絶縁膜１１０中に過剰酸素を含ませることが可能となる。絶縁膜１１０が過剰酸素領域を有することで、酸化物半導体膜１０８、より具体的にはチャネル領域１０８ｉ中に当該過剰酸素を供給することができる。よって、信頼性の高い表示装置を提供することができる。
【０１５１】
なお、酸化物半導体膜１０８中に過剰酸素を供給させるためには、酸化物半導体膜１０８の下方に形成される絶縁膜１０４に過剰酸素を供給してもよい。ただし、この場合、絶縁膜１０４中に含まれる過剰酸素は、酸化物半導体膜１０８が有するソース領域１０８ｓ、およびドレイン領域１０８ｄにも供給され得る。ソース領域１０８ｓ、およびドレイン領域１０８ｄ中に過剰酸素が供給されると、ソース領域１０８ｓ、およびドレイン領域１０８ｄ中の抵抗が高くなる場合がある。
【０１５２】
一方で、酸化物半導体膜１０８の上方に形成される絶縁膜１１０に過剰酸素を有する構成とすることで、チャネル領域１０８ｉにのみ選択的に過剰酸素を供給させることが可能となる。あるいは、チャネル領域１０８ｉ、ソース領域１０８ｓ、およびドレイン領域１０８ｄに過剰酸素を供給させたのち、ソース領域１０８ｓ、およびドレイン領域１０８ｄのキャリア密度を選択的に高めればよい。
【０１５３】
また、酸化物半導体膜１１２は、絶縁膜１１０に酸素を供給したのち、絶縁膜１１６から窒素または水素のいずれか一方または双方が供給されることで、キャリア密度が高くなる。別言すると、酸化物半導体膜１１２は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）としての機能も有する。したがって、酸化物半導体膜１１２は、酸化物半導体膜１０８よりもキャリア密度が高くなる。
【０１５４】
また、酸化物半導体膜１０８が有するソース領域１０８ｓ、およびドレイン領域１０８ｄ、並びに酸化物半導体膜１１２は、それぞれ、酸素欠損を形成する元素を有していてもよい。上記酸素欠損を形成する元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、およびキセノン等がある。
【０１５５】
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
【０１５６】
また、トランジスタ１００において、絶縁膜１１０の側端部と、酸化物半導体膜１１２の側端部とが、揃う領域を有すると好ましい。別言すると、トランジスタ１００において、絶縁膜１１０の上端部と、酸化物半導体膜１１２の下端部が概略揃う構成である。例えば、酸化物半導体膜１１２をマスクとして絶縁膜１１０を加工することで、上記構造とすることができる。
【０１５７】
次に、図２０（Ａ）（Ｂ）（Ｃ）に示すトランジスタの構成要素の詳細について説明する。
【０１５８】
［基板］
基板１０２としては、様々な基板を用いることができ、特定のものに限定されることはない。基板の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
【０１５９】
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板１０２とトランジスタの間に剥離層を設けてもよい。剥離層は、その上にトランジスタを一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタを耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成、または基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
【０１６０】
トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
【０１６１】
［第１の絶縁膜］
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１０４において少なくとも酸化物半導体膜１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１０４に含まれる酸素を、酸化物半導体膜１０８に移動させることが可能である。
【０１６２】
絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで、絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と酸化物半導体膜１０８との界面における界面準位、並びに酸化物半導体膜１０８のチャネル領域１０８ｉに含まれる酸素欠損を低減することが可能である。
【０１６３】
絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、酸化物半導体膜１０８中に効率よく酸素を導入することができる。
【０１６４】
［酸化物半導体膜］
酸化物半導体膜１０８および酸化物半導体膜１１２のいずれか一方または双方は、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）等の金属酸化物で形成される。また、酸化物半導体膜１０８および酸化物半導体膜１１２として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。とくに、酸化物半導体膜１０８と、酸化物半導体膜１１２とは、同じ構成元素からなる金属酸化物で形成されると、製造コストを低減できるため好ましい。
【０１６５】
なお、酸化物半導体膜１０８および酸化物半導体膜１１２がＩｎ−Ｍ−Ｚｎ酸化物の場合、ＩｎとＭの原子数比率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、またはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
【０１６６】
酸化物半導体膜１０８および酸化物半導体膜１１２は、エネルギーギャップが２ｅＶ以上、または２．５ｅＶ以上、または３ｅＶ以上であると好ましい。
【０１６７】
酸化物半導体膜１０８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下である。また、酸化物半導体膜１１２の厚さは、５ｎｍ以上５００ｎｍ以下、好ましくは１０ｎｍ以上３００ｎｍ以下、さらに好ましくは２０ｎｍ以上１００ｎｍ以下である。
【０１６８】
酸化物半導体膜１０８、および酸化物半導体膜１１２がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等が好ましい。なお、成膜される酸化物半導体膜１０８、および酸化物半導体膜１１２の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％程度変動することがある。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
【０１６９】
また、酸化物半導体膜１０８、および酸化物半導体膜１１２において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型となる場合がある。このため、酸化物半導体膜１０８、特にチャネル領域１０８ｉにおいて、シリコンあるいは炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。この結果、トランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
【０１７０】
また、チャネル領域１０８ｉにおいて、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、チャネル領域１０８ｉのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。この結果、トランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
【０１７１】
また、チャネル領域１０８ｉに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型となる場合がある。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、チャネル領域１０８ｉにおいて、窒素はできる限り低減されていることが好ましい。例えば、二次イオン質量分析法により得られる窒素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３以下とすればよい。
【０１７２】
また、チャネル領域１０８ｉにおいて、不純物元素を低減することで、酸化物半導体膜のキャリア密度を低減することができる。
【０１７３】
酸化物半導体膜のキャリア密度に影響を与える因子としては、酸化物半導体膜中の酸素欠損（Ｖｏ）、または酸化物半導体膜中の不純物などが挙げられる。
【０１７４】
酸化物半導体膜中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体膜中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体膜中の欠陥準位密度を制御することで、酸化物半導体膜のキャリア密度を制御することができる。
【０１７５】
ここで、酸化物半導体膜をチャネル領域に用いるトランジスタを考える。
【０１７６】
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体膜のキャリア密度を低くする方が好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体膜のキャリア密度としては、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
【０１７７】
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体膜のキャリア密度を高くする方が好ましい。酸化物半導体膜のキャリア密度を高くする場合においては、酸化物半導体膜の不純物濃度をわずかに高める、または酸化物半導体膜の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体膜のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体膜は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体膜は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体膜を用いた場合には、トランジスタのしきい値電圧がより低くなる。
【０１７８】
上述のキャリア密度が高められた酸化物半導体膜は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体膜を、「Ｓｌｉｇｈｔｌｙ−ｎ型の酸化物半導体膜」と呼称してもよい。
【０１７９】
実質的に真性の酸化物半導体膜のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
【０１８０】
また、上述の実質的に真性の酸化物半導体膜を用いることで、トランジスタの信頼性が向上する場合がある。ここで、図２１を用いて、酸化物半導体膜をチャネル領域に用いるトランジスタの信頼性が向上する理由について説明する。図２１は、酸化物半導体膜をチャネル領域に用いるトランジスタにおけるエネルギーバンドを説明する図である。
【０１８１】
図２１において、ＧＥはゲート電極を、ＧＩはゲート絶縁膜を、ＯＳは酸化物半導体膜を、ＳＤはソース電極またはドレイン電極を、それぞれ表す。すなわち、図２１は、ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、酸化物半導体膜に接するソース電極またはドレイン電極のエネルギーバンドの一例である。
【０１８２】
また、図２１において、ゲート絶縁膜としては、酸化シリコン膜を用い、酸化物半導体膜にＩｎ−Ｇａ−Ｚｎ酸化物を用いる構成である。また、酸化シリコン膜中に形成されうる欠陥の遷移レベル（εｆ）はゲート絶縁膜の伝導帯下端から約３．１ｅＶ離れた位置に形成されるものとし、ゲート電圧（Ｖｇ）が３０Ｖの場合の酸化物半導体膜と酸化シリコン膜との界面における酸化シリコン膜のフェルミ準位（Ｅｆ）はゲート絶縁膜の伝導帯下端から約３．６ｅＶ離れた位置に形成されるものとする。なお、酸化シリコン膜のフェルミ準位は、ゲート電圧に依存し変動する。例えば、ゲート電圧を大きくすることで、酸化物半導体膜と、酸化シリコン膜との界面における酸化シリコン膜のフェルミ準位（Ｅｆ）は低くなる。また、図２１中の白丸は電子（キャリア）を表し、図２１中のＸは酸化シリコン膜中の欠陥準位を表す。
【０１８３】
図２１に示すように、ゲート電圧が印加された状態で、例えばキャリアが熱励起されると、欠陥準位（図中Ｘ）にキャリアがトラップされ、プラス（“＋”）からニュートラル（“０”）に欠陥準位の荷電状態が変化する。すなわち、酸化シリコン膜のフェルミ準位（Ｅｆ）に上述の熱励起のエネルギーを足した値が欠陥の遷移レベル（εｆ）よりも高くなる場合、酸化シリコン膜中の欠陥準位の荷電状態は正の状態から中性となり、トランジスタのしきい値電圧がプラス方向に変動することになる。
【０１８４】
また、電子親和力が異なる酸化物半導体膜を用いると、ゲート絶縁膜と酸化物半導体膜との界面のフェルミ準位が形成される深さが異なることがある。電子親和力の大きな酸化物半導体膜を用いると、ゲート絶縁膜と酸化物半導体膜との界面近傍において、ゲート絶縁膜の伝導帯下端が相対的に高くなる。この場合、ゲート絶縁膜中に形成されうる欠陥準位（図２１中Ｘ）も相対的に高くなるため、ゲート絶縁膜のフェルミ準位と酸化物半導体膜のフェルミ準位とのエネルギー差が大きくなる。該エネルギー差が大きくなることにより、ゲート絶縁膜中にトラップされる電荷が少なくなる。例えば、上述の酸化シリコン膜中に形成されうる欠陥準位の荷電状態の変化が少なくなり、ゲートバイアス熱（Ｇａｔｅ  Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ：ＧＢＴともいう）ストレスにおける、トランジスタのしきい値電圧の変動を小さくできる。
【０１８５】
一方で、ソース領域１０８ｓ、ドレイン領域１０８ｄ、および酸化物半導体膜１１２は、絶縁膜１１６と接する。ソース領域１０８ｓ、ドレイン領域１０８ｄ、および酸化物半導体膜１１２が絶縁膜１１６と接することで、絶縁膜１１６からソース領域１０８ｓ、ドレイン領域１０８ｄ、および酸化物半導体膜１１２に水素および窒素のいずれか一方または双方が添加されるため、キャリア密度が高くなる。
【０１８６】
また、酸化物半導体膜１０８、および酸化物半導体膜１１２のいずれか一方または双方は、非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
【０１８７】
なお、酸化物半導体膜１０８が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、および単結晶構造の領域の二種以上を有する単層膜、あるいはこの膜が積層された構造であってもよい。また、酸化物半導体膜１１２が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、および単結晶構造の領域の二種以上を有する単層膜、あるいはこの膜が積層された構造であってもよい。
【０１８８】
なお、酸化物半導体膜１０８において、チャネル領域１０８ｉと、ソース領域１０８ｓおよびドレイン領域１０８ｄとの結晶性が異なる場合がある。具体的には、酸化物半導体膜１０８において、チャネル領域１０８ｉよりもソース領域１０８ｓおよびドレイン領域１０８ｄの方が、結晶性が低い場合がある。これは、ソース領域１０８ｓおよびドレイン領域１０８ｄに不純物元素が添加された際に、ソース領域１０８ｓおよびドレイン領域１０８ｄにダメージが入ってしまい、結晶性が低下するためである。
【０１８９】
［ゲート絶縁膜として機能する絶縁膜］
絶縁膜１１０は、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１１０において少なくとも酸化物半導体膜１０８と接する領域は酸化物絶縁膜を用いて形成することが好ましい。絶縁膜１１０として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。
【０１９０】
また、絶縁膜１１０として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜１０８からの酸素の外部への拡散と、外部から酸化物半導体膜１０８への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等がある。
【０１９１】
また、絶縁膜１１０として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリーク電流を低減できる。
【０１９２】
また、絶縁膜１１０として、加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１１０に含まれる酸素を、酸化物半導体膜１０８に移動させることが可能である。
【０１９３】
絶縁膜１１０の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎｍ以下、または１０ｎｍ以上２５０ｎｍ以下とすることができる。
【０１９４】
［第２の絶縁膜］
絶縁膜１１６は、窒素または水素のいずれか一方または双方を有する。絶縁膜１１６としては、例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用いて形成することができる。絶縁膜１１６に含まれる水素濃度は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁膜１１６は、酸化物半導体膜１０８のソース領域１０８ｓ、およびドレイン領域１０８ｄと接する。また、絶縁膜１１６は、酸化物半導体膜１１２と接する。したがって、絶縁膜１１６と接するソース領域１０８ｓ、ドレイン領域１０８ｄ、および酸化物半導体膜１１２中の水素濃度が高くなり、ソース領域１０８ｓ、ドレイン領域１０８ｄ、および酸化物半導体膜１１２のキャリア密度を高めることができる。なお、ソース領域１０８ｓ、ドレイン領域１０８ｄ、および酸化物半導体膜１１２としては、それぞれ絶縁膜１１６と接することで、膜中の水素濃度が同じ領域を有する場合がある。
【０１９５】
［第３の絶縁膜］
絶縁膜１１８としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。絶縁膜１１８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。
【０１９６】
また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
【０１９７】
絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
【０１９８】
［導電膜］
導電膜１０６、１２０ａ、１２０ｂとしては、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、導電膜１２０ａ、１２０ｂとしては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、導電膜１０６、１２０ａ、１２０ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【０１９９】
また、導電膜１０６、１２０ａ、１２０ｂは、インジウム錫酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：ＩＴＯ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを含むインジウム錫酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物：ＩＴＳＯともいう）等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【０２００】
導電膜１０６、１２０ａ、１２０ｂの厚さとしては、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
【０２０１】
＜１−４．トランジスタの構成例２＞
次に、図２０（Ａ）（Ｂ）（Ｃ）に示すトランジスタと異なる構成について、図２２（Ａ）（Ｂ）（Ｃ）を用いて説明する。
【０２０２】
図２２（Ａ）は、トランジスタ１５０の上面図であり、図２２（Ｂ）は図２２（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図２２（Ｃ）は図２２（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
【０２０３】
図２２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０は、基板１０２上に形成された導電膜１０６と、導電膜１０６上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の酸化物半導体膜１１２と、酸化物半導体膜１１２上の導電膜１１４と、絶縁膜１０４、酸化物半導体膜１０８、および導電膜１１４上の絶縁膜１１６と、開口部１４３と、を有する。また、酸化物半導体膜１０８は、酸化物半導体膜１１２が重畳し、且つ絶縁膜１１０と接するチャネル領域１０８ｉと、絶縁膜１１６と接するソース領域１０８ｓと、絶縁膜１１６と接するドレイン領域１０８ｄと、を有する。
【０２０４】
開口部１４３は、絶縁膜１０４、１１０に設けられる。また、導電膜１０６は、開口部１４３を介して、酸化物半導体膜１１２と、電気的に接続される。よって、導電膜１０６と酸化物半導体膜１１２には、同じ電位が与えられる。
【０２０５】
また、トランジスタ１５０は、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１６、１１８に設けられた開口部１４１ａを介して、ソース領域１０８ｓに電気的に接続される導電膜１２０ａと、絶縁膜１１６、１１８に設けられた開口部１４１ｂを介して、ドレイン領域１０８ｄに電気的に接続される導電膜１２０ｂと、を有していてもよい。
【０２０６】
なお、導電膜１０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、酸化物半導体膜１１２と、導電膜１１４とは、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、導電膜１１４は、酸化物半導体膜１１２をｎ型にする機能を有する。導電膜１１４が酸化物半導体膜１１２をｎ型にする機能を有する構成とすることで、酸化物半導体膜１１２は、ゲート電極の一部として機能する。また、絶縁膜１０４は、第１のゲート絶縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有する。
【０２０７】
このように、図２２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０は、酸化物半導体膜１０８の上下にゲート電極として機能する導電膜または酸化物半導体膜を有する構造である。
【０２０８】
このような構成を有することで、トランジスタ１５０に含まれる酸化物半導体膜１０８を、第１のゲート電極として機能する導電膜１０６および第２のゲート電極として機能する酸化物半導体膜１１２および導電膜１１４の電界によって電気的に取り囲むことができる。このような構造とすることで、トランジスタ１５０は、導電膜１０６または酸化物半導体膜１１２および導電膜１１４によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８に印加することができる。そのため、トランジスタ１５０の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１５０を微細化することが可能となる。また、トランジスタ１５０は、酸化物半導体膜１０８が、導電膜１０６、ならびに酸化物半導体膜１１２および導電膜１１４によって取り囲まれた構造を有するため、トランジスタ１５０の機械的強度を高めることができる。
【０２０９】
また、絶縁膜１１６は、窒素または水素のいずれか一方または双方を有する。絶縁膜１１６が窒素または水素のいずれか一方または双方を有する構成とすることで、ソース領域１０８ｓおよびドレイン領域１０８ｄに窒素または水素のいずれか一方または双方を供給することができる。
【０２１０】
また、酸化物半導体膜１１２は、絶縁膜１１０に酸素を供給する機能を有する。酸化物半導体膜１１２が、絶縁膜１１０に酸素を供給する機能を有することで、絶縁膜１１０中に過剰酸素を含ませることが可能となる。絶縁膜１１０が過剰酸素領域を有することで、チャネル領域１０８ｉ中に当該過剰酸素を供給することができる。よって、信頼性の高い表示装置を提供することができる。
【０２１１】
なお、酸化物半導体膜１１２は、絶縁膜１１０に酸素を供給したのち、導電膜１１４と接することによって、キャリア密度が高くなる。別言すると、酸化物半導体膜１１２は、酸化物導電体（ＯＣ）としての機能も有する。したがって、製造工程を増加させることが無く、酸化物半導体膜１１２をゲート電極の一部として機能させることが可能となる。
【０２１２】
導電膜１１４としては、先に記載の導電膜１０６、１２０ａ、１２０ｂと同様の形成方法、および同様の材料を用いて形成される。特に導電膜１１４としては、チタン、銅、またはタングステンを用いて、スパッタリング法を用いて形成すると好適である。導電膜１１４にチタン、銅、またはタングステンを用いることで、導電膜１１４と接する酸化物半導体膜１１２の導電性を向上させることができる。また、導電膜１１４を積層構造としてもよい。当該積層構造としては、例えば、マンガンを含む銅膜上に銅膜を有する構造、または、タングステン膜上にアルミニウム膜を有する構造とすればよい。
【０２１３】
＜１−５．トランジスタの構成例３＞
次に、図２０（Ａ）（Ｂ）（Ｃ）に示すトランジスタと異なる構成について、図２３（Ａ）（Ｂ）（Ｃ）を用いて説明する。
【０２１４】
図２３（Ａ）は、トランジスタ１００Ｂの上面図であり、図２３（Ｂ）は図２３（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図２３（Ｃ）は図２３（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
【０２１５】
図２３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ｂは、先に示すトランジスタ１００と酸化物半導体膜１１２の形状が異なる。具体的には、トランジスタ１００Ｂが有する酸化物半導体膜１１２の下端部は、絶縁膜１１０の上端部よりも内側に形成される。別言すると、絶縁膜１１０の側端部は、酸化物半導体膜１１２の側端部よりも外側に位置する。
【０２１６】
例えば、酸化物半導体膜１１２と、絶縁膜１１０と、を同じマスクで加工し、酸化物半導体膜１１２をウエットエッチング法で、絶縁膜１１０をドライエッチング法で、それぞれ加工することで、上記構造とすることができる。
【０２１７】
また、酸化物半導体膜１１２を上記の構造とすることで、酸化物半導体膜１０８中に、領域１０８ｆが形成される場合がある。領域１０８ｆは、チャネル領域１０８ｉとソース領域１０８ｓとの間、およびチャネル領域１０８ｉとドレイン領域１０８ｄとの間に形成される。
【０２１８】
領域１０８ｆは、高抵抗領域あるいは低抵抗領域のいずれか一方として機能する。高抵抗領域とは、チャネル領域１０８ｉと同等の抵抗を有し、ゲート電極として機能する酸化物半導体膜１１２が重畳しない領域である。領域１０８ｆが高抵抗領域の場合、領域１０８ｆは、所謂オフセット領域として機能する。領域１０８ｆがオフセット領域として機能する場合においては、トランジスタ１００Ｂのオン電流の低下を抑制するために、チャネル長（Ｌ）方向において、領域１０８ｆを１μｍ以下とすればよい。
【０２１９】
また、低抵抗領域とは、チャネル領域１０８ｉよりも抵抗が低く、且つソース領域１０８ｓおよびドレイン領域１０８ｄよりも抵抗が高い領域である。領域１０８ｆが低抵抗領域の場合、領域１０８ｆは、所謂、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域として機能する。領域１０８ｆがＬＤＤ領域として機能する場合においては、ドレイン領域の電界緩和が可能となるため、ドレイン領域の電界に起因したトランジスタのしきい値電圧の変動を低減することができる。
【０２２０】
なお、領域１０８ｆを低抵抗領域とする場合には、例えば、絶縁膜１１６から領域１０８ｆに水素または窒素のいずれか一方または双方を供給する、あるいは、絶縁膜１１０および酸化物半導体膜１１２をマスクとして、酸化物半導体膜１１２の上方から不純物元素を添加することで、当該不純物が絶縁膜１１０を介し、酸化物半導体膜１０８に添加されることで形成される。
【０２２１】
また、先に示すトランジスタ１５０Ｂも、第２のゲート電極として機能する酸化物半導体膜１１２の形状を変えることで、トランジスタ１００Ｂと同様の構成とすることができる。この場合の一例を図２４（Ａ）（Ｂ）（Ｃ）に示す。なお、図２４（Ａ）は、トランジスタ１５０Ｂの上面図であり、図２４（Ｂ）は図２４（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図２４（Ｃ）は図２４（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
【０２２２】
＜１−６．トランジスタの変形例１＞
次に、図２２（Ａ）（Ｂ）（Ｃ）に示すトランジスタの変形例について、図２５（Ａ）（Ｂ）を用いて説明する。
【０２２３】
図２５（Ａ）（Ｂ）は、トランジスタ１００Ｃの断面図である。トランジスタ１００Ｃの上面図としては、図２３（Ａ）に示すトランジスタ１００Ｂと同様であるため、図２３（Ａ）を援用して説明する。図２５（Ａ）は図２３（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図２５（Ｂ）は図２３（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
【０２２４】
トランジスタ１００Ｃは、先に示すトランジスタ１００Ｂに平坦化絶縁膜として機能する絶縁膜１２２が設けられている点が異なる。それ以外の構成については、先に示すトランジスタ１００Ｂと同様の構成であり、同様の効果を奏する。
【０２２５】
絶縁膜１２２は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する。絶縁膜１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。該無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材料としては、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる。
【０２２６】
なお、図２５（Ａ）（Ｂ）においては、絶縁膜１２２が有する開口部の形状は、開口部１４１ａ、１４１ｂよりも小さい形状としたが、これに限定されず、例えば、開口部１４１ａ、１４１ｂと同じ形状、または開口部１４１ａ、１４１ｂよりも大きい形状としてもよい。
【０２２７】
また、図２５（Ａ）（Ｂ）においては、絶縁膜１２２上に導電膜１２０ａ、１２０ｂを設ける構成について例示したがこれに限定されず、例えば、絶縁膜１１８上に導電膜１２０ａ、１２０ｂを設け、導電膜１２０ａ、１２０ｂ上に絶縁膜１２２を設ける構成としてもよい。
【０２２８】
＜１−７．トランジスタの変形例２＞
次に、図２０（Ａ）（Ｂ）（Ｃ）に示すトランジスタの変形例について、図２６乃至図２８を用いて説明する。
【０２２９】
図２６（Ａ）（Ｂ）は、トランジスタ１００Ｆの断面図である。トランジスタ１００Ｆの上面図としては、図２０（Ａ）に示すトランジスタ１００と同様であるため、図２０（Ａ）を援用して説明する。図２６（Ａ）は図２０（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図２６（Ｂ）は図２０（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
【０２３０】
トランジスタ１００Ｆは、先に示すトランジスタ１００と酸化物半導体膜１０８の構造が異なる。それ以外の構成については、先に示すトランジスタ１００と同様の構成であり、同様の効果を奏する。
【０２３１】
トランジスタ１００Ｆが有する酸化物半導体膜１０８は、絶縁膜１１６上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。
【０２３２】
また、チャネル領域１０８ｉ、ソース領域１０８ｓ、およびドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、および酸化物半導体膜１０８＿３の３層の積層構造である。
【０２３３】
図２７（Ａ）（Ｂ）は、トランジスタ１００Ｇの断面図である。トランジスタ１００Ｇの上面図としては、図２０（Ａ）に示すトランジスタ１００と同様であるため、図２０（Ａ）を援用して説明する。図２７（Ａ）は図２０（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図２７（Ｂ）は図２０（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
【０２３４】
トランジスタ１００Ｇは、先に示すトランジスタ１００と酸化物半導体膜１０８の構造が異なる。それ以外の構成については、先に示すトランジスタ１００と同様の構成であり、同様の効果を奏する。
【０２３５】
トランジスタ１００Ｇが有する酸化物半導体膜１０８は、絶縁膜１１６上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。
【０２３６】
また、チャネル領域１０８ｉ、ソース領域１０８ｓ、およびドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２、および酸化物半導体膜１０８＿３の２層の積層構造である。
【０２３７】
また、トランジスタ１００Ｇは、チャネル領域１０８ｉにおいては、酸化物半導体膜１０８＿２、および酸化物半導体膜１０８＿３の２層の積層構造である。
【０２３８】
ここで、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、および絶縁膜１１０のバンド構造、並びに、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、および絶縁膜１１０のバンド構造について、図２８を用いて説明する。
【０２３９】
図２８（Ａ）は、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、および絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。また、図２８（Ｂ）は、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、および絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、および絶縁膜１１０の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
【０２４０】
また、図２８（Ａ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
【０２４１】
また、図２８（Ｂ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
【０２４２】
図２８（Ａ）に示すように、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位はなだらかに変化する。また、図２８（Ｂ）に示すように、酸化物半導体膜１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、または酸化物半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
【０２４３】
酸化物半導体膜１０８＿１、１０８＿２、１０８＿３に連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
【０２４４】
図２８（Ａ）（Ｂ）に示す構成とすることで酸化物半導体膜１０８＿２がウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１０８＿２に形成されることがわかる。
【０２４５】
なお、酸化物半導体膜１０８＿１、１０８＿３を設けることにより、トラップ準位を酸化物半導体膜１０８＿２より遠ざけることができる。
【０２４６】
また、トラップ準位がチャネル領域として機能する酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
【０２４７】
また、酸化物半導体膜１０８＿１、１０８＿３は、酸化物半導体膜１０８＿２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体膜１０８＿１、１０８＿３の電子親和力と、酸化物半導体膜１０８＿２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
【０２４８】
このような構成を有することで、酸化物半導体膜１０８＿２が主な電流経路となる。すなわち、酸化物半導体膜１０８＿２は、チャネル領域としての機能を有し、酸化物半導体膜１０８＿１、１０８＿３は、酸化物絶縁膜としての機能を有する。また、酸化物半導体膜１０８＿１、１０８＿３は、チャネル領域が形成される酸化物半導体膜１０８＿２を構成する金属元素の一種以上から構成される酸化物半導体膜を用いると好ましい。このような構成とすることで、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、または酸化物半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
【０２４９】
また、酸化物半導体膜１０８＿１、１０８＿３は、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。そのため、酸化物半導体膜１０８＿１、１０８＿３を、その物性および／または機能から、それぞれ酸化物絶縁膜とも呼べる。または、酸化物半導体膜１０８＿１、１０８＿３には、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜１０８＿２よりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜１０８＿２の伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位が、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位より真空準位に近い材料を用いると好適である。例えば、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差が、０．２ｅＶ以上、好ましくは０．５ｅＶ以上とすることが好ましい。
【０２５０】
また、酸化物半導体膜１０８＿１、１０８＿３は、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜１０８＿１、１０８＿３の膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１２０ａ、１２０ｂの構成元素が酸化物半導体膜１０８＿２へ拡散してしまう場合がある。なお、酸化物半導体膜１０８＿１、１０８＿３がＣＡＡＣ−ＯＳである場合、導電膜１２０ａ、１２０ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
【０２５１】
また、本実施の形態においては、酸化物半導体膜１０８＿１、１０８＿３として、金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成について例示したが、これに限定されない。例えば、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、またはＩｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いてもよい。
【０２５２】
なお、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β１（０＜β１≦２）：β２（０＜β２≦２）となる場合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β３（１≦β３≦５）：β４（２≦β４≦６）となる場合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β５（１≦β５≦５）：β６（４≦β６≦８）となる場合がある。
【０２５３】
＜１−８．トランジスタの作製方法＞
次に、図２５に示すトランジスタ１００Ｃの作製方法の一例について、図２９乃至図３２を用いて説明する。なお、図２９乃至図３２は、トランジスタ１００Ｃの作製方法を説明するチャネル長（Ｌ）方向、およびチャネル幅（Ｗ）方向の断面図である。
【０２５４】
まず、基板１０２上に導電膜１０６を形成する。次に、基板１０２、および導電膜１０６上に絶縁膜１０４を形成し、絶縁膜１０４上に酸化物半導体膜を形成する。その後、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０７を形成する（図２９（Ａ）参照）。
【０２５５】
導電膜１０６としては、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。実施の形態においては、導電膜１０６として、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。
【０２５６】
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態においては、絶縁膜１０４として、ＰＥＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。
【０２５７】
また、絶縁膜１０４を形成した後、絶縁膜１０４に酸素を添加してもよい。絶縁膜１０４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁膜１０４に酸素を添加してもよい。
【０２５８】
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金、上述した金属元素を有する金属窒化物、上述した金属元素を有する金属酸化物、上述した金属元素を有する金属窒化酸化物等の導電性を有する材料を用いて形成することができる。
【０２５９】
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁膜１０４への酸素添加量を増加させることができる。
【０２６０】
酸化物半導体膜１０７としては、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱ＣＶＤ法等により形成することができる。なお、酸化物半導体膜１０７への加工には、酸化物半導体膜上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすること形成することができる。また、印刷法を用いて、島状の酸化物半導体膜１０７を直接形成してもよい。
【０２６１】
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。また、酸化物半導体膜を形成する場合のスパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガスおよび酸素の混合ガスを適宜用いる。なお、希ガスおよび酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
【０２６２】
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、または１５０℃以上４５０℃以下、または２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、結晶性を高めることができるため好ましい。
【０２６３】
なお、本実施の形態においては、酸化物半導体膜１０７として、スパッタリング装置を用い、スパッタリングターゲットとしてＩｎ−Ｇａ−Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）を用いて、膜厚４０ｎｍの酸化物半導体膜を成膜する。
【０２６４】
また、酸化物半導体膜１０７を形成した後、加熱処理を行い、酸化物半導体膜１０７の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である。
【０２６５】
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行うことができる。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気および酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
【０２６６】
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
【０２６７】
酸化物半導体膜を加熱しながら成膜する、または酸化物半導体膜を形成した後、加熱処理を行うことで、酸化物半導体膜において、二次イオン質量分析法により得られる水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０２６８】
次に、絶縁膜１０４および酸化物半導体膜１０７上に絶縁膜１１０＿０を形成する（図２９（Ｂ）参照）。
【０２６９】
絶縁膜１１０＿０としては、酸化シリコン膜または酸化窒化シリコン膜を、ＰＥＣＶＤ法を用いて形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【０２７０】
また、絶縁膜１１０＿０として、堆積性気体の流量に対して酸化性気体の流量を２０倍より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、または５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
【０２７１】
また、絶縁膜１１０＿０として、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
【０２７２】
また、絶縁膜１１０＿０を、マイクロ波を用いたＰＥＣＶＤ法を用いて形成してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、マイクロ波を用いたＰＥＣＶＤ装置を用いると、供給された電力のうちプラズマを生成する、すなわち分子の電離に用いられる電力の割合が高く、電子の加速に用いられる電力の割合が少ない。したがって、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面および堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１１０＿０を形成することができる。
【０２７３】
また、絶縁膜１１０＿０を、有機シランガスを用いたＣＶＤ法を用いて形成することができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁膜１１０＿０を形成することができる。
【０２７４】
本実施の形態では絶縁膜１１０＿０として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの酸化窒化シリコン膜を形成する。
【０２７５】
次に、絶縁膜１１０＿０上の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１１０＿０および絶縁膜１０４の一部をエッチングすることで、導電膜１０６に達する開口部１４３を形成する（図２９（Ｃ）参照）。
【０２７６】
開口部１４３の形成方法としては、ウエットエッチング法および／またはドライエッチング法を適宜用いることができる。本実施の形態においては、ドライエッチング法を用い、開口部１４３を形成する。
【０２７７】
次に、開口部１４３を覆うように、絶縁膜１１０＿０上に酸化物半導体膜１１２＿０を形成する。なお、酸化物半導体膜１１２＿０の形成時において、酸化物半導体膜１１２＿０から絶縁膜１１０＿０中に酸素が添加される（図２９（Ｄ）参照）。
【０２７８】
酸化物半導体膜１１２＿０の形成方法としては、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成すると好ましい。形成時に酸素ガスを含む雰囲気で酸化物半導体膜１１２＿０を形成することで、絶縁膜１１０＿０中に酸素を好適に添加することができる。
【０２７９】
なお、図２９（Ｄ）において、絶縁膜１１０＿０中に添加される酸素を矢印で模式的に表している。また、開口部１４３を覆うように、酸化物半導体膜１１２＿０を形成することで、導電膜１０６と、酸化物半導体膜１１２＿０とが電気的に接続される。
【０２８０】
本実施の形態においては、酸化物半導体膜１１２＿０として、スパッタリング装置を用い、スパッタリングターゲットとしてＩｎ−Ｇａ−Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、膜厚１００ｎｍの酸化物半導体膜を成膜する。
【０２８１】
次に、酸化物半導体膜１１２＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形成する（図３０（Ａ）参照）。
【０２８２】
次に、マスク１４０上から、エッチングを行うことで酸化物半導体膜１１２＿０を加工し、島状の酸化物半導体膜１１２を形成する（図３０（Ｂ）参照）。
【０２８３】
本実施の形態においては、ウエットエッチング法を用い、酸化物半導体膜１１２＿０を加工する。
【０２８４】
続けて、マスク１４０上から、エッチングを行うことで絶縁膜１１０＿０を加工し、島状の絶縁膜１１０を形成する（図３０（Ｃ）参照）。
【０２８５】
本実施の形態においては、ドライエッチング法を用い、絶縁膜１１０＿０を加工する。
【０２８６】
なお、酸化物半導体膜１１２と、絶縁膜１１０との加工の際に、酸化物半導体膜１１２が重畳しない領域の酸化物半導体膜１０７の膜厚が薄くなる場合がある。または、酸化物半導体膜１１２と、絶縁膜１１０との加工の際に、酸化物半導体膜１０７が重畳しない領域の絶縁膜１０４の膜厚が薄くなる場合がある。
【０２８７】
次に、マスク１４０を除去した後、絶縁膜１０４、酸化物半導体膜１０７、および酸化物半導体膜１１２上から、不純物元素１４５の添加を行う（図３０（Ｄ）参照）。
【０２８８】
不純物元素１４５の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができる。上記プラズマを発生させる装置としては、ドライエッチング装置、アッシング装置、ＰＥＣＶＤ装置、高密度ＰＥＣＶＤ装置等を用いることができる。
【０２８９】
なお、不純物元素１４５の原料ガスとして、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２および希ガス（例えばアルゴン）の一以上を用いることができる。または、希ガスで希釈されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、Ｆ２、ＨＦ、およびＨ２の一以上を用いることができる。希ガスで希釈されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、Ｆ２、ＨＦ、およびＨ２の一以上を用いて不純物元素１４５を酸化物半導体膜１０７および酸化物半導体膜１１２に添加することで、希ガス、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、および塩素の一以上を酸化物半導体膜１０７および酸化物半導体膜１１２に添加することができる。
【０２９０】
または、不純物元素１４５は、希ガスを原料ガスとして添加した後、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、およびＨ２の一以上を原料ガスとして酸化物半導体膜１０７および酸化物半導体膜１１２に添加してもよい。
【０２９１】
または、不純物元素１４５は、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、およびＨ２の一以上を原料ガスとして添加した後、希ガスを原料ガスとして酸化物半導体膜１０７および酸化物半導体膜１１２に添加してもよい。
【０２９２】
不純物元素１４５の添加は、加速電圧、ドーズ量などの注入条件を適宜設定して制御すればよい。例えば、イオン注入法でアルゴンの添加を行う場合、加速電圧１０ｋＶ以上１００ｋＶ以下、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とすればよく、例えば、１×１０１４ｉｏｎｓ／ｃｍ２とすればよい。また、イオン注入法でリンイオンの添加を行う場合、加速電圧３０ｋＶ、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよく、例えば、１×１０１５ｉｏｎｓ／ｃｍ２とすればよい。
【０２９３】
また、本実施の形態においては、マスク１４０を除去してから、不純物元素１４５を添加する構成について例示したが、これに限定されず、例えば、マスク１４０を残したままの状態で不純物元素１４５の添加を行ってもよい。
【０２９４】
また、本実施の形態においては、不純物元素１４５として、ドーピング装置を用いて、アルゴンを酸化物半導体膜１０７および酸化物半導体膜１１２に添加する。なお、本実施の形態においては、不純物元素１４５を添加する構成について例示したがこれに限定されず、例えば、不純物元素１４５を添加する工程を行わなくてもよい。
【０２９５】
なお、不純物元素１４５の添加の際に、酸化物半導体膜１０７の表面が露出している領域（後にソース領域１０８ｓ、およびドレイン領域１０８ｄとなる領域）には、多くの不純物が添加される。一方で、酸化物半導体膜１０７の酸化物半導体膜１１２が重畳しなく、且つ絶縁膜１１０が重畳する領域（後に領域１０８ｆとなる領域）には、絶縁膜１１０を介して不純物元素１４５が添加されるため、ソース領域１０８ｓ、およびドレイン領域１０８ｄよりも不純物元素１４５の添加量が少なくなる。
【０２９６】
また、本実施の形態においては、不純物元素１４５として、ドーピング装置を用いて、アルゴンを酸化物半導体膜１０７および酸化物半導体膜１１２に添加する。
【０２９７】
なお、本実施の形態においては、不純物元素１４５として、アルゴンを添加する構成について例示したがこれに限定されず、例えば、不純物元素１４５を添加する工程を行わなくてもよい。不純物元素１４５を添加する工程を行わない場合、領域１０８ｆは、チャネル領域１０８ｉと同等の不純物濃度となる。
【０２９８】
次に、絶縁膜１０４、酸化物半導体膜１０７、絶縁膜１１０、および酸化物半導体膜１１２上に絶縁膜１１６を形成する。なお、絶縁膜１１６を形成することで、絶縁膜１１６と接する酸化物半導体膜１０７は、ソース領域１０８ｓおよびドレイン領域１０８ｄとなる。また、絶縁膜１１６と接しない酸化物半導体膜１０７、別言すると絶縁膜１１０と接する酸化物半導体膜１０７はチャネル領域１０８ｉとなる。これにより、チャネル領域１０８ｉ、ソース領域１０８ｓ、およびドレイン領域１０８ｄを有する酸化物半導体膜１０８が形成される（図３１（Ａ）参照）。
【０２９９】
絶縁膜１１６としては、絶縁膜１１６に用いることのできる材料を選択することで形成できる。本実施の形態においては、絶縁膜１１６として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの窒化シリコン膜を形成する。
【０３００】
絶縁膜１１６として、窒化シリコン膜を用いることで、絶縁膜１１６に接する酸化物半導体膜１１２、ソース領域１０８ｓ、およびドレイン領域１０８ｄに窒化シリコン膜中の水素が入り込み、酸化物半導体膜１１２、ソース領域１０８ｓ、およびドレイン領域１０８ｄのキャリア密度を高めることができる。
【０３０１】
なお、チャネル領域１０８ｉと、ソース領域１０８ｓとの間、およびチャネル領域１０８ｉと、ドレイン領域１０８ｄとの間には、領域１０８ｆが形成される。
【０３０２】
次に、絶縁膜１１６上に絶縁膜１１８を形成する（図３１（Ｂ）参照）。
【０３０３】
絶縁膜１１８としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁膜１１８として、ＰＥＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シリコン膜を形成する。
【０３０４】
次に、絶縁膜１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１１８および絶縁膜１１６の一部をエッチングすることで、ソース領域１０８ｓに達する開口部１４１ａと、ドレイン領域１０８ｄに達する開口部１４１ｂと、を形成する（図３１（Ｃ）参照）。
【０３０５】
次に、絶縁膜１１８上に絶縁膜１２２を形成する（図３１（Ｄ）参照）。
【０３０６】
なお、絶縁膜１２２は、平坦化絶縁膜としての機能を有する。また、絶縁膜１２２は、開口部１４１ａ、および開口部１４１ｂに重畳する位置に開口部を有する。
【０３０７】
本実施の形態としては、絶縁膜１２２として、スピンコーター装置を用いて感光性のアクリル系樹脂を塗布し、その後該アクリル系樹脂の所望の領域を感光させることで、開口部を有する絶縁膜１２２を形成する。
【０３０８】
次に、開口部１４１ａ、１４１ｂを覆うように、絶縁膜１２２上に導電膜１２０を形成する（図３２（Ａ）参照）。
【０３０９】
次に、導電膜１２０上の所望の位置に、リソグラフィ工程によりマスクを形成した後、導電膜１２０の一部をエッチングすることで、導電膜１２０ａ、１２０ｂを形成する（図３２（Ｂ）参照）。
【０３１０】
本実施の形態においては、導電膜１２０の加工にはドライエッチング法を用いる。また、導電膜１２０の加工の際に、絶縁膜１２２の上部の一部が除去される場合がある。
【０３１１】
以上の工程により、図２５に示すトランジスタ１００Ｃを作製することができる。
【０３１２】
なお、トランジスタ１００Ｃを構成する膜（絶縁膜、酸化物半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、ＡＬＤ（原子層成膜）法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、ＭＯＣＶＤ（有機金属化学気相堆積）法が挙げられる。
【０３１３】
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
【０３１４】
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスをチャンバーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス（アルゴン、或いは窒素など）をキャリアガスとして導入しても良い。例えば２種類以上の原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらないように第１の原料ガスの反応後、不活性ガスを導入し、第２の原料ガスを導入する。あるいは、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着・反応して第１の層を成膜し、後から導入される第２の原料ガスが吸着・反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
【０３１５】
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記記載の導電膜、絶縁膜、酸化物半導体膜などの膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
【０３１６】
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。
【０３１７】
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
【０３１８】
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
【０３１９】
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
【０３２０】
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを用いてＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに替えてＡｒ等の不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。
【０３２１】
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
【０３２２】
（実施の形態２）
本実施の形態においては、酸化物半導体の構造等について、図３３乃至図３７を参照して説明する。
【０３２３】
＜２−１．酸化物半導体の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０３２４】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
【０３２５】
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
【０３２６】
逆の見方をすると、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ  ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ  ＯＳは、物性的に非晶質酸化物半導体に近い。
【０３２７】
＜２−２．ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０３２８】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
【０３２９】
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図３３（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
【０３３０】
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図３３（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図３３（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０３３１】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図３３（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３３（Ｅ）に示す。図３３（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図３３（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図３３（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
【０３３２】
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０３３３】
図３４（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
【０３３４】
図３４（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０３３５】
また、図３４（Ｂ）および図３４（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図３４（Ｄ）および図３４（Ｅ）は、それぞれ図３４（Ｂ）および図３４（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図３４（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
【０３３６】
図３４（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
【０３３７】
図３４（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形が形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０３３８】
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ  ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ  ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
【０３３９】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０３４０】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０３４１】
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０３４２】
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【０３４３】
＜２−３．ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
【０３４４】
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
【０３４５】
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図３５（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図３５（Ｂ）に示す。図３５（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
【０３４６】
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図３５（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
【０３４７】
図３５（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０３４８】
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０３４９】
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０３５０】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０３５１】
＜２−４．ａ−ｌｉｋｅ  ＯＳ＞
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
【０３５２】
図３６に、ａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図３６（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図３６（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図３６（Ａ）および図３６（Ｂ）より、ａ−ｌｉｋｅ  ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
【０３５３】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
【０３５４】
試料として、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０３５５】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
【０３５６】
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０３５７】
図３７は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図３７より、ａ−ｌｉｋｅ  ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図３７より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図３７より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
【０３５８】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０３５９】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
【０３６０】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０３６１】
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０３６２】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０３６３】
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜、組み合わせて用いることができる。
【０３６４】
（実施の形態３）
本実施の形態においては、先の実施の形態で例示したトランジスタを、画素が有するトランジスタに適用した表示装置の一例について、図３８乃至図４０を用いて以下説明を行う。
【０３６５】
図３８は、表示装置の一例を示す上面図である。図３８に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたデマルチプレクサ７０３、ソースドライバ７０４およびゲートドライバ７０６と、画素部７０２、デマルチプレクサ７０３、およびゲートドライバ７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、デマルチプレクサ７０３、およびゲートドライバ７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図３８には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
【０３６６】
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、デマルチプレクサ７０３、ソースドライバ７０４、およびゲートドライバ７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、デマルチプレクサ７０３、ソースドライバ７０４、およびゲートドライバ７０６に各種信号等が供給される。また、画素部７０２、デマルチプレクサ７０３、ソースドライバ７０４、ゲートドライバ７０６、およびＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、デマルチプレクサ７０３、ソースドライバ７０４、ゲートドライバ７０６、およびＦＰＣ端子部７０８に与えられる。
【０３６７】
また、表示装置７００にゲートドライバ７０６を複数設けてもよい。また、表示装置７００としては、ゲートドライバ７０６を画素部７０２と同じ第１の基板７０１に形成し、ソースドライバ７０４をソースドライバＩＣとしている例を示しているが、この構成に限定されない。例えば、ソースドライバ７０４を第１の基板７０１に形成しても良い。なおソースドライバＩＣは、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方法、ワイヤボンディング方法などで設けることができる。
【０３６８】
また、先の実施の形態で例示したトランジスタは、デマルチプレクサ７０３が有するトランジスタ、および画素が有するトランジスタに適用する以外にも、ゲートドライバ７０６の複数のトランジスタに適用することができる。
【０３６９】
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどが挙げられる。
【０３７０】
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
【０３７１】
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０３７２】
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
【０３７３】
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
【０３７４】
本実施の形態においては、表示素子として液晶素子およびＥＬ素子を用いる構成について、図３９および図４０を用いて説明する。なお、図３９は、図３８に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図４０は、図３８に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
【０３７５】
まず、図３９および図４０に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
【０３７６】
＜３−１．表示装置の共通部分に関する説明＞
図３９および図４０に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、デマルチプレクサ７０３と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０および容量素子７９０を有する。また、デマルチプレクサ７０３は、トランジスタ７５２を有する。
【０３７７】
トランジスタ７５０およびトランジスタ７５２は、先に示すトランジスタ１００と同様の構成である。なお、トランジスタ７５０およびトランジスタ７５２の構成については、先の実施の形態に示す、その他のトランジスタを用いてもよい。
【０３７８】
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０３７９】
容量素子７９０は、トランジスタ７５０が有する第１の酸化物半導体膜と、同一の酸化物半導体膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有するソース電極およびドレイン電極として機能する導電膜と、同一の導電膜を加工する工程を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０が有する第２の絶縁膜として機能する絶縁膜、および第３の絶縁膜として機能する絶縁膜と、同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体として機能する絶縁膜が挟持された積層型の構造である。
【０３８０】
また、図３９および図４０において、トランジスタ７５０、トランジスタ７５２、および容量素子７９０上に平坦化絶縁膜７７０が設けられている。
【０３８１】
平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構成としてもよい。
【０３８２】
また、信号線７１０は、トランジスタ７５０、７５２のソース電極およびドレイン電極として機能する導電膜と同じ工程を経て形成される。なお、信号線７１０は、トランジスタ７５０、７５２のソース電極およびドレイン電極と異なる工程を経て形成された導電膜、例えば、ゲート電極として機能する酸化物半導体膜と同じ工程を経て形成される酸化物半導体膜を用いてもよい。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
【０３８３】
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、およびＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極およびドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
【０３８４】
また、第１の基板７０１および第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１および第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
【０３８５】
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。
【０３８６】
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８および着色膜７３６に接する絶縁膜７３４が設けられる。
【０３８７】
＜３−２．液晶素子を用いる表示装置の構成例＞
図３９に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、および液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図３９に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
【０３８８】
また、導電膜７７２は、トランジスタ７５０が有するソース電極およびドレイン電極として機能する導電膜に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。また、導電膜７７２は、反射電極としての機能を有する。図３９に示す表示装置７００は、外光を利用し導電膜７７２で光を反射して着色膜７３６を介して表示する、所謂反射型のカラー液晶表示装置である。
【０３８９】
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、可視光において、反射性のある導電膜を用いる。
【０３９０】
また、図３９に示す表示装置７００においては、画素部７０２の平坦化絶縁膜７７０の一部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁膜７７０を樹脂膜で形成し、該樹脂膜の表面に凹凸を設けることで形成することができる。また、反射電極として機能する導電膜７７２は、上記凹凸に沿って形成される。したがって、外光が導電膜７７２に入射した場合において、導電膜７７２の表面で光を乱反射することが可能となり、視認性を向上させることができる。
【０３９１】
なお、図３９に示す表示装置７００は、反射型のカラー液晶表示装置について例示したが、これに限定されない、例えば、導電膜７７２を可視光において、透光性のある導電膜を用いることで透過型のカラー液晶表示装置としてもよい。透過型のカラー液晶表示装置の場合、平坦化絶縁膜７７０に設けられる凹凸については、設けない構成としてもよい。
【０３９２】
なお、図３９において図示しないが、導電膜７７２、７７４の液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図３９において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０３９３】
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０３９４】
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
【０３９５】
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０３９６】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
【０３９７】
＜３−３．発光素子を用いる表示装置＞
図４０に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７８４、ＥＬ層７８６、および導電膜７８８を有する。図４０に示す表示装置７００は、発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。
【０３９８】
また、導電膜７８４は、トランジスタ７５０が有するソース電極およびドレイン電極として機能する導電膜に接続される。導電膜７８４は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。導電膜７８４としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。
【０３９９】
また、図４０に示す表示装置７００には、平坦化絶縁膜７７０および導電膜７８４上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７８４の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜７８４側に光を射出するボトムエミッション構造や、導電膜７８４および導電膜７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
【０４００】
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置、引き回し配線部７１１、およびソースドライバ７０４に遮光膜７３８が設けられている。また、着色膜７３６および遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図４０に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
【０４０１】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０４０２】
（実施の形態４）
本実施の形態では、本発明の一態様の表示装置を有する表示モジュールおよび電子機器について、図４１および図４２を用いて説明を行う。
【０４０３】
＜４−１．表示モジュール＞
図４１に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
【０４０４】
本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
【０４０５】
上部カバー８００１および下部カバー８００２は、タッチパネル８００４および表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０４０６】
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
【０４０７】
バックライト８００７は、光源８００８を有する。なお、図４１において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定されない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
【０４０８】
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
【０４０９】
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
【０４１０】
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０４１１】
＜４−２．電子機器＞
図４２（Ａ）乃至図４２（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、または操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有することができる。
【０４１２】
図４２（Ａ）乃至図４２（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図４２（Ａ）乃至図４２（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図４２（Ａ）乃至図４２（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
【０４１３】
図４２（Ａ）乃至図４２（Ｇ）に示す電子機器の詳細について、以下説明を行う。
【０４１４】
図４２（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、例えば、５０インチ以上、または１００インチ以上の大画面の表示部９００１を組み込むことが可能である。
【０４１５】
図４２（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ、接続端子、センサ等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
【０４１６】
図４２（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号または氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
【０４１７】
図４２（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧および作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
【０４１８】
図４２（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図４２（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図４２（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図４２（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
【０４１９】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【符号の説明】
【０４２０】
１０Ａ    表示装置
１０Ｂ    表示装置
１０Ｃ    表示装置
１０Ｄ    表示装置
１０Ｅ    表示装置
１０Ｆ    表示装置
１１    ゲートドライバ
１１Ａ    ゲートドライバ
１１Ｂ    ゲートドライバ
１１Ｌ    ゲートドライバ
１１Ｒ    ゲートドライバ
１１Ｃ    ゲートドライバ
１１Ｄ    ゲートドライバ
１２    ソースドライバ
１３    画素部
１４Ａ    画素
１４Ｂ    画素
１４Ｃ    画素
１４Ｄ    画素
１４Ｅ    画素
１４Ａ＿１    画素
１４Ｂ＿１    画素
１４Ｃ＿１    画素
１４Ｄ＿１    画素
１４Ｅ＿１    画素
１５    書き込み領域
１６Ａ    黒データ書き込み領域
１６Ｂ    白データ書き込み領域
１６Ｃ    非書き込み領域
１７Ａ    切り替え回路
１７Ｂ    切り替え回路
１８Ａ    論理積回路
１８Ｂ    論理積回路
１８Ｃ    論理積回路
１８Ｄ    論理積回路
１８Ｅ    論理積回路
１９Ａ    テキスト表示領域
１９Ｂ    ビデオ表示領域
２０Ａ    静止画表示領域
２０Ｂ    動画表示領域
２１Ａ    第１の領域
２１Ｂ    第２の領域
２２Ａ    絵素
２２Ｂ    絵素
Ｍ１    トランジスタ
Ｍ１＿Ａ    トランジスタ
Ｍ１＿Ｂ    トランジスタ
Ｍ２    トランジスタ
Ｍ３    トランジスタ
１００    トランジスタ
１００Ｂ    トランジスタ
１００Ｃ    トランジスタ
１００Ｆ    トランジスタ
１００Ｇ    トランジスタ
１０２    基板
１０４    絶縁膜
１０６    導電膜
１０７    酸化物半導体膜
１０８    酸化物半導体膜
１０８＿１    酸化物半導体膜
１０８＿２    酸化物半導体膜
１０８＿３    酸化物半導体膜
１０８ｂ    酸化物半導体膜
１０８ｃ    酸化物半導体膜
１０８ｄ    ドレイン領域
１０８ｆ    領域
１０８ｉ    チャネル領域
１０８ｓ    ソース領域
１１０    絶縁膜
１１０＿０    絶縁膜
１１２    酸化物半導体膜
１１２＿０    酸化物半導体膜
１１４    導電膜
１１６    絶縁膜
１１８    絶縁膜
１２０    導電膜
１２０ａ    導電膜
１２０ｂ    導電膜
１２２    絶縁膜
１４０    マスク
１４１ａ    開口部
１４１ｂ    開口部
１４３    開口部
１４５    不純物元素
１５０    トランジスタ
１５０Ｂ    トランジスタ
７００    表示装置
７０１    基板
７０２    画素部
７０３    デマルチプレクサ
７０４    ソースドライバ
７０５    基板
７０６    ゲートドライバ
７０８    ＦＰＣ端子部
７１０    信号線
７１１    配線部
７１２    シール材
７１６    ＦＰＣ
７３０    絶縁膜
７３２    封止膜
７３４    絶縁膜
７３６    着色膜
７３８    遮光膜
７５０    トランジスタ
７５２    トランジスタ
７６０    接続電極
７７０    平坦化絶縁膜
７７２    導電膜
７７４    導電膜
７７５    液晶素子
７７６    液晶層
７７８    構造体
７８０    異方性導電膜
７８２    発光素子
７８４    導電膜
７８６    ＥＬ層
７８８    導電膜
７９０    容量素子
８０００    表示モジュール
８００１    上部カバー
８００２    下部カバー
８００３    ＦＰＣ
８００４    タッチパネル
８００５    ＦＰＣ
８００６    表示パネル
８００７    バックライト
８００８    光源
８００９    フレーム
８０１０    プリント基板
８０１１    バッテリ
９０００    筐体
９００１    表示部
９００３    スピーカ
９００５    操作キー
９００６    接続端子
９００７    センサ
９００８    マイクロフォン
９０５０    操作ボタン
９０５１    情報
９０５２    情報
９０５３    情報
９０５４    情報
９０５５    ヒンジ
９１００    テレビジョン装置
９１０１    携帯情報端末
９１０２    携帯情報端末
９２００    携帯情報端末
９２０１    携帯情報端末
【図１】
2017173809.tif 000003
【図２】
2017173809.tif 000004
【図３】
2017173809.tif 000005
【図４】
2017173809.tif 000006
【図５】
2017173809.tif 000007
【図６】
2017173809.tif 000008
【図７】
2017173809.tif 000009
【図８】
2017173809.tif 000010
【図９】
2017173809.tif 000011
【図１０】
2017173809.tif 000012
【図１１】
2017173809.tif 000013
【図１２】
2017173809.tif 000014
【図１３】
2017173809.tif 000015
【図１４】
2017173809.tif 000016
【図１５】
2017173809.tif 000017
【図１６】
2017173809.tif 000018
【図１７】
2017173809.tif 000019
【図１８】
2017173809.tif 000020
【図１９】
2017173809.tif 000021
【図２０】
2017173809.tif 000022
【図２１】
2017173809.tif 000023
【図２２】
2017173809.tif 000024
【図２３】
2017173809.tif 000025
【図２４】
2017173809.tif 000026
【図２５】
2017173809.tif 000027
【図２６】
2017173809.tif 000028
【図２７】
2017173809.tif 000029
【図２８】
2017173809.tif 000030
【図２９】
2017173809.tif 000031
【図３０】
2017173809.tif 000032
【図３１】
2017173809.tif 000033
【図３２】
2017173809.tif 000034
【図３３】
2017173809.tif 000035
【図３４】
2017173809.tif 000036
【図３５】
2017173809.tif 000037
【図３６】
2017173809.tif 000038
【図３７】
2017173809.tif 000039
【図３８】
2017173809.tif 000040
【図３９】
2017173809.tif 000041
【図４０】
2017173809.tif 000042
【図４１】
2017173809.tif 000043
【図４２】
2017173809.tif 000044
【図４３】
2017173809.tif 000045
【図４４】
2017173809.tif 000046