(57)【要約】【課題】安定した電気特性を有するトランジスタを有する半導体装置を提供する。【解決手段】窒素を有する金属と、第１の導電体と、第２の導電体と、絶縁体と、を有し、絶縁体には、絶縁体を貫通して第２の導電体に達する開口部が設けられ、開口部の側面および開口部の底面は、金属と接する領域を有し、第１の導電体は、金属を介して開口部の側面および開口部の底面と接する領域を有し、開口部の底面に接する金属の電気抵抗率は、開口部の側面に接する金属の電気抵抗率よりも低い電極。【選択図】図１
2017120904.tif 000002
【特許請求の範囲】
【請求項１】
窒素を有する金属と、第１の導電体と、第２の導電体と、絶縁体と、を有し、
前記絶縁体には、前記絶縁体を貫通して前記第２の導電体に達する開口部が設けられ、
前記開口部の側面および前記開口部の底面は、前記金属と接する領域を有し、
前記第１の導電体は、前記金属を介して前記開口部の側面および前記開口部の底面と接する領域を有し、
前記開口部の底面に接する前記金属の電気抵抗率は、前記開口部の側面に接する前記金属の電気抵抗率よりも低いことを特徴とする電極。
【請求項２】
前記金属は、タンタルおよび酸素を含むことを特徴とする請求項１に記載の電極。
【請求項３】
前記第１の導電体は、銅またはタングステンを含むことを特徴とする請求項１または請求項２に記載の電極。
【請求項４】
前記絶縁体は、アルミニウムおよび酸素を含むことを特徴とする請求項１乃至請求項３のいずれか一に記載の電極。
【請求項５】
電極、第１のトランジスタおよび第２のトランジスタを有し、
前記第１のトランジスタは、ゲート電極を有し、
前記第２のトランジスタは、ドレイン電極を有し、
前記ゲート電極は、前記ドレイン電極と前記電極を介して電気的に接続され、
前記電極は、請求項１乃至請求項５のいずれか一に記載の電極であることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項４のいずれか一に記載の電極、請求項５に記載の半導体装置、およびプリント基板を有することを特徴とするモジュール。
【請求項７】
請求項１乃至請求項４のいずれか一に記載の電極、請求項５に記載の半導体装置、請求項６に記載のモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器。
【請求項８】
請求項１乃至請求項４のいずれか一に記載の電極を複数個、または、請求項５に記載の半導体装置を複数個有し、
ダイシング用の領域を有する半導体ウエハー。
【請求項９】
第１の導電体上に第１の絶縁体を成膜し、
前記第１の絶縁体上に第２の絶縁体を成膜し、
前記第２の絶縁体上に第３の絶縁体を成膜し、
前記第３の絶縁体上にハードマスクを形成し、
前記ハードマスクをエッチングマスクとして、前記第１の絶縁体、前記第２の絶縁体および前記第３の絶縁体の一部をエッチングすることで、前記第１の絶縁体、前記第２の絶縁体および前記第３の絶縁体を通り、前記第１の導電体の上面に達する開口を形成し、
前記開口の側面および底面を覆うように窒素を有する金属を成膜し、
プラズマ処理を行い、
前記開口を埋め込むように前記窒素を有する金属上に第２の導電体を成膜し、
前記ハードマスク、前記窒素を有する金属および前記第２の導電体に研磨処理を行って、前記ハードマスクを除去し、前記窒素を有する金属、前記第２の導電体および前記第３の絶縁体の上面の高さを略一致させ、
前記開口の底面と接する前記窒素を有する金属の電気抵抗率は、前記開口の側面と接する前記窒素を有する金属の電気抵抗率よりも低いことを特徴とする電極の作製方法。
【請求項１０】
前記プラズマ処理に用いるガスは、アルゴンを含むことを特徴とする請求項９に記載の電極の作製方法。
【請求項１１】
半導体装置の作製方法であって、
半導体装置は、電極、第１のトランジスタおよび第２のトランジスタを有し、
前記第１のトランジスタは、ゲート電極を有し、
前記第２のトランジスタは、ドレイン電極を有し、
前記ゲート電極は、前記ドレイン電極と前記電極を介して電気的に接続され、
前記電極は、請求項９または請求項１０のいずれか一に記載の電極の作製方法を用いて作製されていることを特徴とする半導体装置。
【請求項１２】
モジュールの作製方法であって、
前記モジュールは、請求項９または１０のいずれか一に記載の電極の作製方法を用いて作製された電極、請求項１１に記載の半導体装置の作製方法を用いて作製された半導体装置、およびプリント基板を有することを特徴とするモジュールの作製方法。
【請求項１３】
電子機器の作製方法であって、
前記電子機器は、請求項９または１０のいずれか一に記載の電極の作製方法を用いて作製された容量素子、請求項１１に記載の半導体装置の作製方法を用いて作製された半導体装置、請求項１２に記載のモジュールの作製方法を用いて作製されたモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、トランジスタおよび半導体装置に関する。または、本発明は、例えば、トランジスタおよび半導体装置の製造方法に関する。または、本発明は、例えば、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサ、電子機器に関する。または、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の製造方法に関する。または、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の駆動方法に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
近年、酸化物半導体（代表的にはＩｎ−Ｇａ−Ｚｎ酸化物）を用いたトランジスタの開発が活発化しており、集積回路などにも用いられている。酸化物半導体の歴史は古く、１９８８年には、結晶Ｉｎ−Ｇａ−Ｚｎ酸化物を半導体素子へ利用することが開示されている（特許文献１参照。）。また、１９９５年には、酸化物半導体を用いたトランジスタが発明されており、その電気特性が開示されている（特許文献２参照。）。
【０００５】
さらに、シリコン（Ｓｉ）を半導体層に用いたトランジスタと、酸化物半導体を半導体層に用いたトランジスタと、を組み合わせた半導体装置が注目されている（特許文献３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６３−２３９１１７
【特許文献２】特表平１１−５０５３７７
【特許文献３】特開２０１１−１１９６７４
【発明の概要】
【発明が解決しようとする課題】
【０００７】
安定した電気特性を有するトランジスタを有する半導体装置を提供することを課題の一とする。または、非導通時のリーク電流の小さいトランジスタを有する半導体装置を提供することを課題の一とする。または、ノーマリーオフの電気特性を有するトランジスタを有する半導体装置を提供することを課題の一とする。または、信頼性の高いトランジスタを有する半導体装置を提供することを課題の一とする。
【０００８】
または、該半導体装置を有するモジュールを提供することを課題の一とする。または、該半導体装置、または該モジュールを有する電子機器を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。または、新規なモジュールを提供することを課題の一とする。または、新規な電子機器を提供することを課題の一とする。
【０００９】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１０】
（１）
本発明の一態様は、窒素を有する金属と、第１の導電体と、第２の導電体と、絶縁体と、を有し、絶縁体には、前記絶縁体を貫通して前記第２の導電体に達する開口部が設けられ、前記開口部の側面および前記開口部の底面は、前記金属と接する領域を有し、前記第１の導電体は、前記金属を介して前記開口部の側面および前記開口部の底面と接する領域を有し、前記開口部の底面に接する前記金属の電気抵抗率は、前記開口部の側面に接する前記金属の電気抵抗率よりも低いことを特徴とする電極である。
【００１１】
（２）
本発明の一態様は、金属は、タンタルおよび酸素を含むことを特徴とする（１）に記載の電極である。
【００１２】
（３）
本発明の一態様は、第１の導電体は、銅またはタングステンを含むことを特徴とする（１）または（２）に記載の電極である。
【００１３】
（４）
本発明の一態様は、絶縁体は、アルミニウムおよび酸素を含むことを特徴とする（１）乃至（３）のいずれか一に記載の電極である。
【００１４】
（５）
本発明の一態様は、電極、第１のトランジスタおよび第２のトランジスタを有し、第１のトランジスタは、ゲート電極を有し、第２のトランジスタは、ドレイン電極を有し、ゲート電極は、ドレイン電極と電極を介して電気的に接続され、電極は（１）乃至（４）のいずれか一に記載の電極であることを特徴とする半導体装置である。
【００１５】
（６）
本発明の一態様は、（１）乃至（４）のいずれか一に記載の電極、（５）に記載の半導体装置、およびプリント基板を有することを特徴とするモジュールである。
【００１６】
（７）
本発明の一態様は、（１）乃至（４）のいずれか一に記載の電極、（５）に記載の半導体装置、（６）に記載のモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器である。
【００１７】
（８）
本発明の一態様は、（１）乃至（４）のいずれか一に記載の電極を複数個、または、（５）に記載の半導体装置を複数個有し、ダイシング用の領域を有する半導体ウエハーである。
【００１８】
（９）
本発明の一態様は、第１の導電体上に第１の絶縁体を成膜し、第１の絶縁体上に第２の絶縁体を成膜し、第２の絶縁体上に第３の絶縁体を成膜し、第３の絶縁体上にハードマスクを形成し、ハードマスクをエッチングマスクとして、第１の絶縁体、第２の絶縁体および第３の絶縁体の一部をエッチングすることで、第１の絶縁体、第２の絶縁体および第３の絶縁体を通り、第１の導電体の上面に達する開口を形成し、開口の側面および底面を覆うように窒素を有する金属を成膜し、プラズマ処理を行い、開口を埋め込むように窒素を有する金属上に第２の導電体を成膜し、ハードマスク、窒素を有する金属および第２の導電体に研磨処理を行って、ハードマスクを除去し、窒素を有する金属、第２の導電体および第３の絶縁体の上面の高さを略一致させ、開口の底面と接する窒素を有する金属の電気抵抗率は、開口の側面と接する窒素を有する金属の電気抵抗率よりも低いことを特徴とする電極の作製方法である。
【００１９】
（１０）
本発明の一態様は、プラズマ処理に用いるガスは、アルゴンを含むことを特徴とする（９）に記載の電極の作製方法である。
【００２０】
（１１）
本発明の一態様は、半導体装置の作製方法であって、半導体装置は、電極、第１のトランジスタおよび第２のトランジスタを有し、第１のトランジスタは、ゲート電極を有し、第２のトランジスタは、ドレイン電極を有し、ゲート電極は、ドレイン電極と電極を介して電気的に接続され、電極は、（９）または（１０）のいずれか一に記載の電極の作製方法を用いて作製されていることを特徴とする半導体装置である。
【００２１】
（１２）
本発明の一態様は、モジュールの作製方法であって、モジュールは、（９）または（１０）のいずれか一に記載の電極の作製方法を用いて作製された電極、（１１）に記載の半導体装置の作製方法を用いて作製された半導体装置、およびプリント基板を有することを特徴とするモジュールの作製方法である。
【００２２】
（１３）
本発明の一態様は、電子機器の作製方法であって、電子機器は、（９）または（１０）のいずれか一に記載の電極の作製方法を用いて作製された容量素子、（１１）に記載の半導体装置の作製方法を用いて作製された半導体装置、（１２）に記載のモジュールの作製方法を用いて作製されたモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器の作製方法である。
【発明の効果】
【００２３】
安定した電気特性を有するトランジスタを有する半導体装置を提供することができる。または、非導通時のリーク電流の小さいトランジスタを有する半導体装置を提供することができる。または、ノーマリーオフの電気特性を有するトランジスタを有する半導体装置を提供することができる。または、信頼性の高いトランジスタを有する半導体装置を提供することができる。
【００２４】
または、該半導体装置を有するモジュールを提供することができる。または、該半導体装置、または該モジュールを有する電子機器を提供することができる。または、新規な半導体装置を提供することができる。または、新規なモジュールを提供することができる。または、新規な電子機器を提供することができる。
【００２５】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２６】
【図１】本発明の一態様に係る半導体装置の構成を説明する断面図および上面図。
【図２】本発明の一態様に係る半導体装置の構成を説明する断面図および上面図。
【図３】本発明の一態様に係る半導体装置の構成を説明する断面図。
【図４】本発明の一態様に係る半導体装置の構成を説明する断面図。
【図５】本発明の一態様に係る半導体装置の作製方法を説明する断面図および上面図。
【図６】本発明の一態様に係る半導体装置の作製方法を説明する断面図および上面図。
【図７】本発明の一態様に係る半導体装置の作製方法を説明する断面図および上面図。
【図８】本発明の一態様に係る半導体装置の作製方法を説明する断面図および上面図。
【図９】本発明の一態様に係る半導体装置の作製方法を説明する断面図および上面図。
【図１０】本発明の一態様に係る半導体装置の作製方法を説明する断面図および上面図。
【図１１】本発明の一態様に係る半導体装置の作製方法を説明する断面図および上面図。
【図１２】本発明の一態様に係るトランジスタの構成を説明する断面図および上面図。
【図１３】本発明の一態様に係るトランジスタの構成を説明する断面図および上面図。
【図１４】本発明に係る酸化物半導体の原子数比の範囲を説明する図。
【図１５】ＩｎＭＺｎＯ４の結晶を説明する図。
【図１６】酸化物半導体の積層構造におけるバンド図。
【図１７】本発明の一態様に係る容量素子の構成を説明する断面図。
【図１８】本発明の一態様に係るトランジスタの構成を説明する断面図。
【図１９】本発明の一態様に係る半導体装置の構成を説明する断面図。
【図２０】本発明の一態様に係る半導体装置の構成を説明する断面図。
【図２１】本発明の一態様に係るトランジスタの作製方法を説明する断面図。
【図２２】本発明の一態様に係るトランジスタの作製方法を説明する断面図。
【図２３】本発明の一態様に係る半導体装置の構成を説明する断面図。
【図２４】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。
【図２５】ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。
【図２６】ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。
【図２７】ａ−ｌｉｋｅ  ＯＳの断面ＴＥＭ像。
【図２８】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図２９】本発明の一態様に係る半導体装置を示す回路図。
【図３０】本発明の一態様に係る記憶装置を示す回路図。
【図３１】本発明の一態様に係る記憶装置を示す回路図。
【図３２】本発明の一態様を説明するための回路図およびタイミングチャート。
【図３３】本発明の一態様を説明するためのグラフおよび回路図。
【図３４】本発明の一態様を説明するための回路図およびタイミングチャート。
【図３５】本発明の一態様を説明するための回路図およびタイミングチャート。
【図３６】本発明の一態様を説明するためのブロック図、回路図および波形図。
【図３７】本発明の一態様を説明するための回路図およびタイミングチャート。
【図３８】本発明の一態様を説明するための回路図。
【図３９】本発明の一態様を説明するための回路図。
【図４０】本発明の一態様を説明するための回路図。
【図４１】本発明の一態様を説明するための回路図。
【図４２】本発明の一態様を説明するための回路図。
【図４３】本発明の一態様に係る半導体装置を示すブロック図。
【図４４】本発明の一態様に係る半導体装置を示す回路図。
【図４５】本発明の一態様に係る半導体装置を示す上面図。
【図４６】本発明の一態様に係る半導体装置を示すブロック図。
【図４７】本発明の一態様に係る半導体装置を示す断面図。
【図４８】本発明の一態様に係る半導体装置を示す断面図。
【図４９】本発明の一態様に係る電子機器を示す斜視図。
【図５０】実施例に係る窒化タンタルの膜減り量を示す図。
【図５１】実施例に係るシート抵抗の測定結果を示す図。
【図５２】実施例に係るＸＰＳ分析結果を示す図。
【図５３】実施例係るＸＰＳ分析結果を示す図。
【図５４】本発明の一態様に係る半導体ウエハーの上面図。
【図５５】電子部品の作製工程例を説明するフローチャートおよび斜視模式図。
【発明を実施するための形態】
【００２７】
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２８】
以下の実施の形態に示す構成は、実施の形態に示す他の構成に対して適宜、適用、組み合わせ、または置き換えなどを行って、本発明の一態様とすることができる。
【００２９】
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。
【００３０】
なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替えることが可能である。
【００３１】
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大きさによって決定される。したがって、「接地電位」などと記載されている場合であっても、電位が０Ｖであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場合もある。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場合には、その電位を基準として、正の電位と負の電位が規定される。
【００３２】
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００３３】
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
【００３４】
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
【００３５】
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【００３６】
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００３７】
チャネル幅とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、チャネル長方向を基準として垂直方向のチャネル領域の長さを言う。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００３８】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【００３９】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００４０】
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【００４１】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００４２】
なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
【００４３】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００４４】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００４５】
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置の作製方法について、図を用いて説明する。
【００４６】
＜プラグの作製方法１＞
以下では、本発明の一態様に係る半導体装置の構成の一部として、プラグの構成とその作製方法について、図１、図５および図６に示す断面図と上面図を用いて説明する。図１（Ａ）、図５（Ａ）、図５（Ｃ）、図６（Ａ）および図６（Ｃ）は、図１（Ｂ）、図５（Ｂ）、図５（Ｄ）、図６（Ｂ）および図６（Ｄ）に示す上面図の一点鎖線Ｘ１−Ｘ２に対応する断面図を示している。
【００４７】
図１（Ａ）および（Ｂ）はプラグの完成図であり、図５および図６では導電体１２（以下、導電膜または配線などと呼ぶ場合がある。）と、絶縁体１３ａ、絶縁体１４ａおよび絶縁体１５ａに形成された開口１７に埋め込まれた窒素を有する金属２０ａおよび導電体２１ａと、を接続する工程について説明している。ここで、開口１７はビアホールなどとして機能し、窒素を有する金属２０ａおよび導電体２１ａが開口１７に埋め込まれるプラグとして機能する。また、開口１７の底面において、窒素を有する金属２０ａと導電体１２とが接する領域の窒素を有する金属２０ａは低抵抗化されている領域を有する。図１（Ａ）中に窒素を有する金属２０ａが低抵抗化された領域を点線で表記する。
【００４８】
まず、基板の上に導電体１２を形成する。導電体１２は、単層構造としてもよいし、積層構造としてもよい。なお、図１（Ａ）、図６および図６では基板は図示していない。また、基板と導電体１２の間に、他の導電体、絶縁体または半導体などを設ける構成としてもよい。
【００４９】
導電体１２の成膜は、後述する窒素を有する金属２０および導電体２１などと同様の方法を用いればよい。
【００５０】
次に、導電体１２の上に絶縁体１３を成膜する。絶縁体１３は、単層構造としてもよいし、積層構造としてもよい。絶縁体１３の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
【００５１】
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ  ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法に分けることができる。
【００５２】
次に、絶縁体１３の上に絶縁体１４を成膜する。絶縁体１４は、単層構造としてもよいし、積層構造としてもよい。絶縁体１４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
【００５３】
絶縁体１４は、絶縁体１３より水素および水を透過させにくい材料を用いることが好ましい。絶縁体１４としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いることができる。これらを絶縁体１４として用いることにより、水素および水の拡散をブロックする効果を示す絶縁膜として機能することができる。
【００５４】
次に、絶縁体１４の上に絶縁体１５を成膜する。絶縁体１５は、単層構造としてもよいし、積層構造としてもよい。または、絶縁体１５を省略した構造としてもよい。絶縁体１５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
【００５５】
次に、絶縁体１５の上にハードマスク１６の材料を成膜する。ここで、ハードマスク１６の材料は、金属材料などの導電体を用いてもよいし、絶縁体を用いてもよい。また、ハードマスク１６の材料の成膜は、単層としてもよいし、絶縁体と導電体の積層としてもよい。なお、本明細書等において、「ハードマスク」とは、レジスト以外の材料（金属材料や絶縁材料）を用いて作製したマスクをいう。ハードマスク１６の材料の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
【００５６】
次に、リソグラフィー法などを用いて形成したレジストマスクを用いて、ハードマスク１６の材料をエッチングして開口１７ａを有するハードマスク１６を形成する（図５（Ａ）（Ｂ）参照。）。ここで、図５（Ａ）は、図５（Ｂ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図である。以下、同様に断面図と上面図を一点鎖線Ｘ１−Ｘ２に対応させて示す。
【００５７】
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、またはウエットエッチング処理を行う、またはドライエッチング処理に加えてウエットエッチング処理を行う、またはウエットエッチング処理に加えてドライエッチング処理を行うことができる。
【００５８】
なお、開口１７ａは、上面を円形状としているがこれに限られるものではなく、例えば上面を楕円形状としてもよいし、三角形、四角形などの多角形状にしてもよい。また、多角形状とする場合、角部が丸みを帯びている形状としてもよい。
【００５９】
次に、ハードマスク１６をエッチングマスクとして絶縁体１５、絶縁体１４および絶縁体１３を導電体１２の上面が露出するまでエッチングすることで開口１７を有する絶縁体１５ａ、絶縁体１４ａおよび絶縁体１３ａを形成する。ここでハードマスク１６はエッチング膜厚が薄くなりハードマスク１６ａとなる。なお、エッチングはドライエッチングを用いることが好ましい。
【００６０】
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置などを用いることができる。
【００６１】
開口１７の側面に副生成物が形成されることがある。副生成物は、絶縁体１３、絶縁体１４、絶縁体１５またはハードマスク１６に含まれる成分、あるいは絶縁体１３、絶縁体１４または絶縁体１５のエッチングガスに含まれる成分を含んで形成される。副生成物は、Ｏ２ガス含むガスを用いたプラズマ処理を行うことで除去することができる。
【００６２】
また、開口１７の底面部分の導電体１２が露出した部分に導電体１２の酸化物が生成されることがある。この酸化物は、純水または薬液を用いた洗浄を行うことで除去することができる（図５（Ｃ）および（Ｄ）参照。）。
【００６３】
次に、開口１７の中に窒素を有する金属２０を成膜する。窒素を有する金属２０は、導電体２１より水素を透過させにくい導電体を用いることが好ましい。窒素を有する金属２０としては、窒化タンタルまたは窒化チタン、特に窒化タンタルを用いることが好ましい。このような窒素を有する金属２０を設けることにより、水素、水などの不純物が導電体２１中に拡散することを抑制することができる。さらに、導電体２１に含まれる金属成分の拡散を防ぐ、導電体２１の酸化を防ぐ、導電体２１の開口１７に対する密着性を向上させるなどの効果を得ることができる。また、窒素を有する金属２０を積層で形成する場合、例えば、チタン、タンタル、窒化チタンまたは窒化タンタルなどを用いてもよい。また、窒素を有する金属として窒化タンタルを成膜する場合、成膜後にＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置による加熱処理を行ってもよい。
【００６４】
窒素を有する金属２０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。ここで、窒素を有する金属２０は開口１７の内壁および底面を覆うように被覆性良く成膜されることが好ましい。例えば、コリメートスパッタ法、ＭＣＶＤ法またはＡＬＤ法などを用いることが好ましい。
【００６５】
コリメートスパッタ法は、ターゲットと基板との間にコリメータを設置することによって、指向性のある成膜を行うことができる。つまり、基板に対し垂直成分を持つスパッタ粒子がコリメータを通過して基板に到達する。これにより、アスペクト比が高い開口１７の底面までスパッタ粒子が到達しやすくなるため、開口１７の底面にも十分成膜することができる。
【００６６】
また、窒素を有する金属２０を、ＡＬＤ法を用いて成膜することにより、窒素を有する金属２０を良好な被覆性で成膜し、且つ窒素を有する金属２０にピンホールなどが形成されることを抑制することができる。このように窒素を有する金属２０を成膜することにより、水素、水などの不純物が窒素を有する金属２０を通過して導電体２１に拡散することをさらに抑制することができる。例えば、ＡＬＤ法を用いて窒素を有する金属２０として窒化タンタルを成膜する場合、ペンタキス（ジメチルアミノ）タンタル（構造式：Ｔａ［Ｎ（ＣＨ３）２］５）をプリカーサとして用いることができる。
【００６７】
窒素を有する金属２０の成膜にＡＬＤ法などを用いて行うと、電気抵抗率の高い窒素を有する金属２０が形成されることがある。窒素を有する金属２０の電気抵抗率が高くなると導電体１２との電気的な接続に不具合が生じることがある。
【００６８】
ここで本発明の一態様である窒素を有する金属の低抵抗化の処理方法について説明する。窒素を有する金属２０に希ガスを含むプラズマを照射することによって窒素を有する金属２０の電気抵抗率を低くすることができる。具体的には、例えばアルゴンガスを用いたプラズマを照射することで窒素を有する金属２０の表面にプラズマ中のアルゴンのプラスイオンが照射される。アルゴンのプラスイオンは、プラズマ中の電界によって加速されるため、例えば、基板の裏面と平行な面に対して垂直方向が電界の方向であれば、この電界の方向に照射される。従って、開口１７の側面に形成された窒素を有する金属２０の表面は電界方向と略平行に面するため、アルゴンのプラスイオンの照射量は少なくなるので開口１７の側面に形成された窒素を有する金属２０は低抵抗化され難い。一方、基板の裏面と略平行に面した領域は、電界方向と垂直に面するためアルゴンのプラスイオンの照射が多くなるために基板の裏面と略平行に面した領域は低抵抗化される。従って、開口１７の底面の導電体１２の露出した部分との電気的接続が良好となり好ましい。図６（Ａ）中にイオンの照射方向を矢印で記す。また、イオン照射によって窒素を有する金属２０が低抵抗化された領域を点線で表記する（図６（Ａ）および（Ｂ）参照。）。
【００６９】
プラズマ処理を行う装置としては、ドライエッチング装置、ＰＥＣＶＤ装置、高密度プラズマ装置およびスパッタ装置などを用いることができる。特にスパッタ装置を用いる場合は、該スパッタ装置が逆スパッタ処理の機能を有することが好ましい。
【００７０】
スパッタ法による成膜では、通常はプラズマ中のプラスイオンはターゲットに向かって進むように電界が設定されているが、逆スパッタ処理とは、プラズマ中のプラスイオンが、ターゲットの方向ではなく、基板の方向に向かって進むように電界を切り替えて処理を行なうことを言う。
【００７１】
次に、窒素を有する金属が、イオン照射されることによって低抵抗化されるメカニズムについて、窒化タンタルを用いた一例を説明する。窒化タンタル中には、ＴａとＮの結合の他に、ＴａとＯの結合などが含まれる。ＴａとＮの結合の割合が大きい窒化タンタルは抵抗率が低いがＴａとＯの結合の割合が多くなると抵抗率が高くなる。従って、イオン照射による物理的なダメージによってＴａとＯの結合を切断し、ＴａとＯの結合を減少させることにより、窒化タンタル中のＴａとＮの結合の割合を増加させることができる。この結果、窒化タンタルを低抵抗化することができると考えられる。
【００７２】
または、窒化タンタルの成膜にＡＬＤ法などを用いて行うと窒化タンタルの表面付近は、ＴａとＮの結合よりもＴａとＯの結合の割合が大きいことがある。このＴａとＯの結合の割合が大きい高抵抗な部分をイオン照射による物理的なダメージによって除去することで窒化タンタルを低抵抗化することができると考えられる。ＴａとＯの結合の割合が大きい高抵抗な部分は、表面から３ｎｍ以下、または５ｎｍ以下とする。
【００７３】
次に窒素を有する金属２０の上に開口１７を埋め込むように導電体２１を成膜する。（図６（Ｃ）および（Ｄ）参照。）。
【００７４】
導電体２１としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。導電体２１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法またはメッキ法などを用いて行うことができる。ここで、導電体２１の成膜は、開口１７を埋め込むように行うので、ＣＶＤ法（特にＭＣＶＤ法）またはメッキ法を用いることが好ましい。
【００７５】
次に、導電体２１、窒素を有する金属２０、ハードマスク１６ａおよび絶縁体１５ａに研磨処理を行って、開口１７に埋め込まれた窒素を有する金属２０ａおよび導電体２１ａを形成する（図１（Ａ）および（Ｂ）参照。）。研磨処理としては、機械的研磨、化学的研磨、化学的機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などを行えばよい。
【００７６】
ここで、開口１７は、ビアホールまたはコンタクトホールなどとして機能する。窒素を有する金属２０ａおよび導電体２１ａが開口１７に埋め込まれプラグとして機能する。
【００７７】
ここで、本実施の形態に示す半導体装置は、半導体基板の上に酸化物半導体が設けられており、半導体基板と酸化物半導体の間に、上記の積層された絶縁体と、当該絶縁体に形成された開口に埋め込まれた、プラグとして機能する導電体が設けられている。本実施の形態に示す半導体装置は、酸化物半導体を用いてトランジスタが形成されており、当該トランジスタを含む素子層が半導体基板を含む素子層の上に形成されている。半導体基板を含む素子層にトランジスタを形成してもよい。また、容量素子などを含む素子層を適宜設けてもよい。例えば、容量素子などを含む素子層を、酸化物半導体を含む素子層の上に形成してもよいし、半導体基板を含む素子層と酸化物半導体を含む素子層との間に形成してもよい。
ここで、絶縁体１４ａは水素および水の拡散をブロックする機能を有しているため、絶縁体１３ａから絶縁体１４ａを通って、酸化物半導体を含む素子層に水素や水などの不純物が拡散することを防ぐことができる。さらに、窒素を有する金属２０は水素および水の拡散をブロックする機能を有しており、窒素を有する金属２０が絶縁体１４ａの開口１７を塞ぐように設けられている。これにより、絶縁体１４ａの開口１７において、導電体２１を通って、酸化物半導体を含む素子層に水素や水などの不純物が拡散することを防ぐことができる。
【００７８】
このように、半導体基板と酸化物半導体の間を、絶縁体１４ａと窒素を有する金属２０ａで分断することにより、半導体基板を含む素子層などに含まれる水素または水などの不純物が、絶縁体１４ａに形成されるプラグ（導電体２１）やビアホール（開口１７）を介して上層に拡散することをふせぐことができる。特に半導体基板としてシリコン基板を用いる場合、シリコン基板のダングリングボンドを終端するために水素が用いられるため、半導体基板を含む素子層に含まれる水素の量が多く、酸化物半導体を含む素子層まで水素が拡散する恐れがあるが、本実施の形態に示すような構成とすることにより、酸化物半導体を含む素子層に水素が拡散することを防ぐことができる。
【００７９】
酸化物半導体は、水素または水などの不純物を低減し、キャリア密度を低くし、高純度真性または実質的に高純度真性である酸化物半導体とすることが好ましい。このような酸化物半導体を用いてトランジスタを形成することにより、トランジスタの電気特性を安定させることができる。また、高純度真性または実質的に高純度真性である酸化物半導体を用いることで、トランジスタの非導通時のリーク電流を低減することができる。また、高純度真性または実質的に高純度真性である酸化物半導体を用いることで、トランジスタの信頼性を向上させることができる。
【００８０】
＜プラグの作製方法２＞
以下では、図１（Ａ）および（Ｂ）とは異なる構成のプラグについて、図１（Ｃ）（Ｄ）の断面図および上面図を用いて説明する。図１（Ｃ）および（Ｄ）は、一点鎖線Ｘ１−Ｘ２に対応する断面図および上面図を示している。
【００８１】
図１（Ｃ）および（Ｄ）はプラグの完成図であり、絶縁体１３ａ、絶縁体１４ａおよび絶縁体１５ａに形成された開口１７に埋め込まれた窒素を有する金属２０ａ、導電体２２ａおよび導電体２１ａと、を接続する構成となっている。ここで、開口１７はビアホールなどとして機能し、窒素を有する金属２０ａおよび導電体２１ａおよび導電体２２ａが開口１７に埋め込まれるプラグとして機能する。図１（Ａ）および（Ｂ）に示すプラグとは、窒素を有する金属２０ａと、導電体２１ａと、の間に導電体２２ａが配置されている点が異なる。また、開口１７の底面において、窒素を有する金属２０ａと導電体１２とが接する領域の窒素を有する金属２０ａは低抵抗化されている領域を有する。図１（Ｃ）中に窒素を有する金属２０ａが低抵抗化された領域を点線で表記する。
【００８２】
図１（Ｃ）および（Ｄ）に示す本プラグの作製方法としては、窒素を有する金属２０を成膜し、プラズマ処理を行うまでは、プラグの作製方法１と同様である（図６（Ａ）および（Ｂ）参照。）。プラズマ処理の方法およびプラズマ処理による窒素を有する金属２０ａの低抵抗化の効果については、上述のプラグの作製方法１を参酌する。
【００８３】
また、プラズマ処理として例えば、逆スパッタを行った後に、導電体２２ａとなる導電体をスパッタ法によって成膜してもよい。この方法は、同一のスパッタ装置内で連続して行うことができるので生産性の向上が見込まれる。
【００８４】
導電体２２ａとなる導電体としては、例えば、窒化タンタルまたは窒化チタン、特に窒化タンタルを用いることが好ましい。また、導電体２２ａとなる導電体を積層膜とすることもできる。例えば、窒化タンタルとタンタルとの積層膜とすることができる。窒化タンタルとタンタルとの積層膜とすることで、導電体２１ａとして銅を用いた場合、銅とタンタルとの密着性が向上して好ましい。
【００８５】
この後の作製工程および効果については、上述のプラグの作製方法１を参酌する。これで、図１（Ｃ）および（Ｄ）に示す、プラグを作製する事ができる。
【００８６】
＜配線とプラグの作製方法１＞
以下では、本発明の一態様に係る半導体装置の構成の一部として、配線とプラグの構成とその作製方法について、図２（Ａ）（Ｂ）および図７乃至図１１に示す断面図と上面図を用いて説明する。図２（Ａ）（Ｂ）および図７乃至図１１は、一点鎖線Ｘ１−Ｘ２に対応する断面図および上面図を示している。
【００８７】
図２（Ａ）（Ｂ）は配線とプラグの完成図であり、図７乃至図１１では導電体１２（以下、導電膜または配線などと呼ぶ場合がある。）と、絶縁体１３ａ、絶縁体１４ｂおよび絶縁体１５ｃに形成された開口１７ｆに埋め込まれた窒素を有する金属２０ａおよび導電体２１ａと、を接続する工程について説明している。ここで、開口１７ｆは上部と下部で形状が異なり、開口１７ｆの下部（以下、開口１７ｆａと呼ぶ。）は、ビアホールまたはコンタクトホールなどとして機能し、開口１７ｆの上部（以下、開口１７ｆｂと呼ぶ。）は、配線パターンなどを埋め込む溝として機能する。よって、窒素を有する金属２０ａおよび導電体２１ａの開口１７ｆａに埋め込まれる部分はプラグとして機能し、窒素を有する金属２０ａおよび導電体２１ａの開口１７ｆｂに埋め込まれる部分は配線などとして機能する。また、開口１７ｆａの底面において、窒素を有する金属２０ａと導電体１２とが接する領域の窒素を有する金属２０ａは低抵抗化されている領域を有する。図２（Ａ）中に窒素を有する金属２０ａが低抵抗化された領域を点線で表記する。
【００８８】
まず、基板の上に導電体１２を形成する。導電体１２は、単層構造としてもよいし、積層構造としてもよい。なお、図２（Ａ）（Ｂ）および図７乃至図１１では基板は図示していない。また、基板と導電体１２の間に、他の導電体、絶縁体または半導体などを設ける構成としてもよい。
【００８９】
導電体１２の成膜は、窒素を有する金属２０および導電体２１などと同様の方法を用いればよい。
【００９０】
次に、導電体１２の上に絶縁体１３を成膜する。絶縁体１３は、単層構造としてもよいし、積層構造としてもよい。絶縁体１３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【００９１】
次に、絶縁体１３の上に絶縁体１４を成膜する。絶縁体１４は、単層構造としてもよいし、積層構造としてもよい。絶縁体１４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
【００９２】
絶縁体１４は、絶縁体１３より水素および水を透過させにくい材料を用いることが好ましい。絶縁体１４としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いることができる。これらを絶縁体１４として用いることにより、水素および水の拡散をブロックする効果を示す絶縁膜として機能することができる。
【００９３】
次に、絶縁体１４の上に絶縁体１５を成膜する。絶縁体１５は、単層構造としてもよいし、積層構造としてもよい。絶縁体１５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
【００９４】
次に、絶縁体１５の上にハードマスク１６の材料を成膜する。ここで、ハードマスク１６の材料は、金属材料などの導電体を用いてもよいし、絶縁体を用いてもよい。また、ハードマスク１６の材料の成膜は、単層としてもよいし、絶縁体と導電体の積層としてもよい。なお、本明細書等において、「ハードマスク」とは、レジスト以外の材料（金属材料や絶縁材料）を用いて作製したマスクをいう。ハードマスク１６の材料の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
【００９５】
次に、リソグラフィー法などを用いて形成したレジストマスクを用いて、ハードマスク１６の材料をエッチングして開口１７ａを有するハードマスク１６を形成する（図７（Ａ）（Ｂ）参照。）。ここで、図７（Ａ）は、図７（Ｂ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図である。以下、同様に断面図と上面図を一点鎖線Ｘ１−Ｘ２に対応させて示す。
【００９６】
ここで、開口１７ａは、後の工程で形成する開口１７ｆｂ、つまり配線パターンを埋め込む溝に対応している。このため、開口１７ａの上面形状は配線パターンに対応したものになる。
【００９７】
次に、絶縁体１５およびハードマスク１６の上に、開口１７ｂを有するレジストマスク１８ａを形成する（図７（Ｃ）（Ｄ）参照。）。ここで、レジストマスク１８ａはハードマスク１６を覆って形成されることが好ましい。なお、単にレジストを形成するという場合、レジストの下に有機塗布膜などを形成する場合も含まれる。
【００９８】
ここで、開口１７ｂは、後の工程で形成する開口１７ｆａ、つまりビアホールまたはコンタクトホールに対応している。このため、開口１７ｂの上面形状はビアホールまたはコンタクトホールに対応したものになる。また、ビアホールまたはコンタクトホールに対応する開口１７ｂは、配線パターンを埋め込む溝に対応する開口１７ａの中に形成されることが好ましい。この場合、開口１７ｂの幅の最大値が、開口１７ａの幅の最小値以下となる。例えば、図７（Ｃ）（Ｄ）に示す開口１７ｂのＸ１−Ｘ２方向の幅の大きさが、図７（Ａ）（Ｂ）に示す開口１７ａのＸ１−Ｘ２方向の幅の大きさ以下になる。このようにすることで、ビアホールまたはコンタクトホールを、配線パターンの溝に対してマージンを持たせて形成することができる。
【００９９】
なお、開口１７ｂは、上面を円形状としているがこれに限られるものではなく、例えば上面を楕円形状としてもよいし、三角形、四角形などの多角形状にしてもよい。また、多角形状とする場合、角部が丸みを帯びている形状としてもよい。
【０１００】
次に、レジストマスク１８ａを用いて、絶縁体１５をエッチングして開口１７ｃを有する絶縁体１５ａを形成する（図８（Ａ）（Ｂ）参照。）。ここで、開口１７ｃにおいて、絶縁体１４の上面が露出するまでエッチングを行う。なお、エッチングは、ドライエッチングを用いることが好ましい。
【０１０１】
次に、レジストマスク１８ａを用いて、絶縁体１４をエッチングして開口１７ｄを有する絶縁体１４ａを形成する（図８（Ｃ）（Ｄ）参照。）。ここで、開口１７ｄにおいて、絶縁体１３の上面が露出するまでエッチングを行う。なお、エッチングには、ドライエッチングを用いることが好ましい。ドライエッチング装置は、上記と同様のものを用いることができる。
【０１０２】
また、開口１７ｄを形成する際に、必ずしも絶縁体１３の上面でエッチングを止める必要はない。例えば、開口１７ｄを形成し、さらに絶縁体１３の一部をエッチングして、開口１７ｄと重なる位置に凹部が形成された絶縁体を形成してもよい。
【０１０３】
次に、レジストマスク１８ａを除去する（図９（Ａ）（Ｂ）参照。）。レジストマスク１８ａの下に有機塗布膜を形成している場合、レジストマスク１８ａと一緒に除去することが好ましい。レジストマスク１８ａの除去は、アッシングなどのドライエッチング処理を行う、またはウエットエッチング処理を行う、またはドライエッチング処理に加えてウエットエッチング処理を行う、またはウエットエッチング処理に加えてドライエッチング処理を行うことによってできる。
【０１０４】
また、レジストマスク１８ａを除去した後で、開口１７ｃの上部の縁を囲むように副生成物が形成されることがある。副生成物は、絶縁体１４、絶縁体１５またはレジストマスク１８ａに含まれる成分、あるいは絶縁体１４または絶縁体１５のエッチングガスに含まれる成分を含んで形成される。副生成物は、次工程で開口１７ｅを形成するときに除去することができる。
【０１０５】
次に、ハードマスク１６を用いて、絶縁体１３、絶縁体１４ａおよび絶縁体１５ａをエッチングして開口１７ｅが形成された絶縁体１３ａ、絶縁体１４ｂおよび絶縁体１５ｂを形成する（図９（Ｃ）（Ｄ）参照。）。ここで、開口１７ｅにおいて、導電体１２の上面が露出するまでエッチングを行う。また、このとき、ハードマスク１６の開口１７ａの縁もエッチングされて、ハードマスク１６ａが形成されることがある。ハードマスク１６ａでは、開口１７ａの縁がテーパー形状を有し、且つ開口１７ａの縁の上部が丸みを有する。なお、エッチングには、ドライエッチングを用いることが好ましい。ドライエッチング装置は、上記と同様のものを用いることができる。
【０１０６】
ここで、開口１７ｅは、下部に位置し、絶縁体１４ａをマスクとして形成される開口１７ｅａと、上部に位置し、ハードマスク１６をマスクとして形成される開口１７ｅｂから構成されているとみることができる。開口１７ｅａは後の工程でビアホールまたはコンタクトホールなどとして機能し、開口１７ｅｂは後の工程で配線パターンなどを埋め込む溝として機能する。
【０１０７】
絶縁体１５ｂは、開口１７ｅｂの縁（開口１７ｅｂの内壁ということもできる。）がテーパー形状を有することが好ましい。なお、図９（Ｄ）に示すように、絶縁体１５ｂのテーパー形状部分が上面から見えるように形成されることもある。
【０１０８】
絶縁体１３ａおよび絶縁体１４ｂは開口１７ｅａの縁（開口１７ｅａの内壁ということもできる。）がテーパー形状を有することが好ましい。また、絶縁体１４ｂの開口１７ｅａの縁の上部が丸みを有することが好ましい。開口１７ｅａをこのような形状とすることにより、後の工程で、水素に対するブロック性能が高い窒素を有する金属２０を被覆性良く形成することができる。なお、図９（Ｄ）に示すように、絶縁体１３ａのテーパー形状部分が上面から見えるように形成されることもある。
【０１０９】
開口１７ｅａをこのような形状にエッチングするために、上記ドライエッチングにおいて、絶縁体１４ａのエッチングレートに対する絶縁体１３のエッチングレートを過剰に大きくしないことが好ましい。例えば、絶縁体１３のエッチングレートが絶縁体１４ａのエッチングレートの、８倍以下、好ましくは６倍以下、より好ましくは４倍以下とすればよい。
【０１１０】
このような条件で上記ドライエッチングを行うことにより、開口１７ｅａの縁にテーパー形状を形成することができる。さらに、副生成物が形成されている場合でも、副生成物を除去して、絶縁体１４ｂの開口１７ｅａの縁の上部が丸みを有する形状にすることができる。
【０１１１】
ただし、開口１７ｅの形状は必ずしも上記の形状に限られるものではない。例えば、開口１７ｅａおよび開口１７ｅｂの内壁が略垂直に形成されている形状とすることもできる。また、開口１７ｅｂが絶縁体１５ｂおよび絶縁体１４ｂに形成されるようにしてもよいし、開口１７ｅｂが絶縁体１５ｂ、絶縁体１４ｂおよび絶縁体１３ａに形成されるようにしてもよい。
【０１１２】
次に、開口１７ｅの中に窒素を有する金属２０を成膜する。ここで、窒素を有する金属２０は開口１７ｅの内壁および底面を覆うように被覆性良く成膜されることが好ましい。特に窒素を有する金属２０が、絶縁体１４ｂと開口１７ｅの縁において接していることが好ましく、絶縁体１４ｂに形成された開口を窒素を有する金属２０で塞ぐ形状となることがより好ましい。上述のように、絶縁体１４ｂの開口１７ｅａの縁をテーパー形状とし、絶縁体１４ｂの開口１７ｅａの縁の上部が丸みを有する形状とすることにより、窒素を有する金属２０の被覆性をより向上させることができる。
【０１１３】
窒素を有する金属２０は、導電体２１より水素を透過させにくい導電体を用いることが好ましい。窒素を有する金属２０としては、窒化タンタルまたは窒化チタン、特に窒化タンタルを用いることが好ましい。このような窒素を有する金属２０を設けることにより、水素、水などの不純物が導電体２１中に拡散することを抑制することができる。さらに、導電体２１に含まれる金属成分の拡散を防ぐ、導電体２１の酸化を防ぐ、導電体２１の開口１７ｅに対する密着性を向上させるなどの効果を得ることができる。また、窒素を有する金属２０を積層で形成する場合、例えば、チタン、タンタル、窒化チタンまたは窒化タンタルなどを用いてもよい。また、窒素を有する金属として窒化タンタルを成膜する場合、成膜後にＲＴＡ装置による加熱処理を行ってもよい。
【０１１４】
窒素を有する金属２０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。ここで、窒素を有する金属の成膜は、被覆性の良好な方法で行われることが好ましく、例えば、コリメートスパッタ法、ＭＣＶＤ法またはＡＬＤ法などを用いることが好ましい。
【０１１５】
ここで、コリメートスパッタ法は、ターゲットと基板との間にコリメータを設置することによって、指向性のある成膜を行うことができる。つまり、基板に対し垂直成分を持つスパッタ粒子がコリメータを通過して基板に到達する。これにより、アスペクト比が高い開口１７ｅａの底面までスパッタ粒子が到達しやすくなるため、開口１７ｅａの底面にも十分成膜することができる。また、上述のように開口１７ｅａおよび開口１７ｅｂの内壁をテーパー形状とすることにより、開口１７ｅａおよび開口１７ｅｂの内壁にも十分成膜することができる。
【０１１６】
また、窒素を有する金属２０を、ＡＬＤ法を用いて成膜することにより、窒素を有する金属２０を良好な被覆性で成膜し、且つ窒素を有する金属２０にピンホールなどが形成されることを抑制することができる。このように窒素を有する金属２０を成膜することにより、水素、水などの不純物が窒素を有する金属２０を通過して導電体２１に拡散することをさらに抑制することができる。例えば、ＡＬＤ法を用いて窒素を有する金属２０として窒化タンタルを成膜する場合、ペンタキス（ジメチルアミノ）タンタル（構造式：Ｔａ［Ｎ（ＣＨ３）２］５）をプリカーサとして用いることができる。
【０１１７】
窒素を有する金属２０の成膜にＡＬＤ法などを用いて行うと、電気抵抗率の高い窒素を有する金属２０が形成されることがある。窒素を有する金属２０の電気抵抗率が高くなると導電体１２との電気的な接続に不具合が生じることがある。
【０１１８】
ここで本発明の一態様である窒素を有する金属の低抵抗化の処理方法について説明する。窒素を有する金属２０に希ガスを含むプラズマを照射することによって窒素を有する金属２０の電気抵抗率を低くすることができる。具体的には、例えばアルゴンガスを用いたプラズマを照射することで窒素を有する金属２０の表面にプラズマ中のアルゴンのプラスイオンが照射される。アルゴンのプラスイオンは、プラズマ中の電界によって加速されるため、例えば、基板の裏面と略平行な面に対して垂直方向が電界の方向であれば、この電界の方向に照射される。従って、開口１７ｅの側面に形成された窒素を有する金属２０の表面は電界方向と略平行に面するため、アルゴンのプラスイオンの照射量は少なくなるので開口１７ｅの側面に形成された窒素を有する金属２０は低抵抗化され難い。一方、基板の裏面と略平行に面した領域は、電界方向と垂直に面するためアルゴンのプラスイオンの照射が多くなるために基板の裏面と略平行に面した領域は低抵抗化される。従って、開口１７ｅの底面の導電体１２の露出した部分との電気的接続が良好となり好ましい。なお、絶縁体１４ｂと窒素を有する金属２０とが接する領域のうち基板の裏面と略平行な領域の窒素を有する金属２０も低抵抗化される。図１０（Ａ）中にイオンの照射方向を矢印で記す。また、イオン照射によって窒素を有する金属２０が低抵抗化された領域を点線で表記する。（図１０（Ａ）および（Ｂ）参照。）。
【０１１９】
プラズマ処理を行う装置としては、ドライエッチング装置、ＰＥＣＶＤ装置、高密度プラズマ装置およびスパッタ装置などを用いることができる。特にスパッタ装置を用いる場合は、該スパッタ装置が逆スパッタ処理の機能を有することが好ましい。
【０１２０】
スパッタ法による成膜では、通常はプラズマ中のプラスイオンはターゲットに向かって進むように電界が設定されているが、逆スパッタ処理とは、プラズマ中のプラスイオンが、ターゲットの方向ではなく、基板の方向に向かって進むように電界を切り替えて処理を行なうことを言う。
【０１２１】
次に、窒素を有する金属が、イオン照射されることによって低抵抗化されるメカニズムについて、窒化タンタルを用いた一例を説明する。窒化タンタル中には、ＴａとＮの結合の他に、ＴａとＯの結合などが含まれる。ＴａとＮの結合の割合が大きい窒化タンタルは抵抗率が低いがＴａとＯの結合の割合が多くなると抵抗率が高くなる。従って、イオン照射による物理的なダメージによってＴａとＯの結合を切断し、ＴａとＯの結合を減少させることにより、窒化タンタル中のＴａとＮの結合の割合を増加させることができる。この結果、窒化タンタルを低抵抗化することができると考えられる。
【０１２２】
または、窒化タンタルの成膜にＡＬＤ法などを用いて行うと窒化タンタルの表面付近は、ＴａとＮの結合よりもＴａとＯの結合の割合が大きいことがある。このＴａとＯの結合の割合が大きい高抵抗な部分をイオン照射による物理的なダメージによって除去することで窒化タンタルを低抵抗化することができると考えられる。ＴａとＯの結合の割合が大きい高抵抗な部分は、表面から３ｎｍ以下、または５ｎｍ以下とする。
【０１２３】
次に窒素を有する金属２０の上に開口１７ｅを埋め込むように導電体２１を成膜する。（図１１（Ａ）（Ｂ）参照。）。
【０１２４】
導電体２１としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。導電体２１の成膜は、導電体２１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法またはメッキ法などを用いて行うことができる。ここで、導電体２１の成膜は、開口１７ｅを埋め込むように行うので、ＣＶＤ法（特にＭＣＶＤ法）またはメッキ法を用いることが好ましい。
【０１２５】
次に、導電体２１、窒素を有する金属２０、ハードマスク１６ａおよび絶縁体１５ｂに研磨処理を行って、開口１７ｆに埋め込まれた窒素を有する金属２０ａおよび導電体２１ａを形成する（図１１（Ｃ）（Ｄ）参照。）。研磨処理としては、機械的研磨、化学的研磨、ＣＭＰなどを行えばよい。例えば、ＣＭＰ処理を行うことで、絶縁体１５ｂ、導電体２１および窒素を有する金属２０の上部、並びにハードマスク１６ａを除去し、上面が平坦な絶縁体１５ｃ、導電体２１ａおよび窒素を有する金属２０ａを形成することができる。
【０１２６】
ここで、開口１７ｆは、下部に位置し、ビアホールまたはコンタクトホールなどとして機能する開口１７ｆａと、上部に位置し、配線パターンなどを埋め込む溝として機能する開口１７ｆｂから構成されているとみることができる。開口１７ｆａは絶縁体１３ａおよび絶縁体１４ｂに形成され、開口１７ｆｂは絶縁体１５ｃに形成される。窒素を有する金属２０ａおよび導電体２１ａの開口１７ｆａに埋め込まれる部分はプラグとして機能し、窒素を有する金属２０ａおよび導電体２１ａの開口１７ｆｂに埋め込まれる部分は配線などとして機能する。
【０１２７】
窒素を有する金属２０ａは、絶縁体１４ｂと開口１７ｆａの縁で接していることが好ましい。窒素を有する金属２０ａは、絶縁体１４ｂの開口１７ｆａの上部の丸みを有する形状の部分、開口１７ｆａの縁のテーパー形状を有する部分と接していることがより好ましく、絶縁体１４ｂの上面と接していることがさらに好ましい。さらに、窒素を有する金属２０ａは、絶縁体１３ａの開口１７ｆａの内壁と接し、絶縁体１５ｃの開口１７ｆｂの内壁と接していることが好ましい。
【０１２８】
また、本実施の形態に示すように、ビアホールまたはコンタクトホールなどとして機能する開口１７ｅａと、配線パターンなどを埋め込む溝として機能する開口１７ｅｂからなる開口１７ｅを形成してから、窒素を有する金属２０を成膜することにより、窒素を有する金属２０ａの配線として機能する部分とプラグとして機能する部分が一体化されて形成される。これにより、例えば、開口１７ｅａと開口１７ｅｂの境界近傍などで、窒素を有する金属２０ａが途切れることなく成膜されるので、より水素および水に対するブロックする機能を向上させることができる。また、配線とプラグをそれぞれシングルダマシン法を用いて成膜する場合、プラグの形成と配線の形成にそれぞれ、導電体の成膜とＣＭＰ処理などの研磨処理が一回ずつ必要だが、本実施の形態に示す方法では、配線およびプラグ形成のための導電体の成膜とＣＭＰ処理などの研磨処理を一回で済ませることができるため、工程の短縮を図ることができる。
【０１２９】
ここで、本実施の形態に示す半導体装置は、半導体基板の上に酸化物半導体が設けられており、半導体基板と酸化物半導体の間に、上記の積層された絶縁体と、当該絶縁体に形成された開口に埋め込まれた、配線およびプラグとして機能する導電体と、が設けられている。本実施の形態に示す半導体装置は、酸化物半導体を用いてトランジスタが形成されており、当該トランジスタを含む素子層が半導体基板を含む素子層の上に形成されている。半導体基板を含む素子層にトランジスタを形成してもよい。また、容量素子などを含む素子層を適宜設けてもよい。例えば、容量素子などを含む素子層を、酸化物半導体を含む素子層の上に形成してもよいし、半導体基板を含む素子層と酸化物半導体を含む素子層との間に形成してもよい。
【０１３０】
このような構成の半導体装置において、図１１（Ｃ）（Ｄ）に示すように、絶縁体１４ｂに形成された開口１７ｆａの縁において窒素を有する金属２０ａが接していることが好ましい。言い換えると、絶縁体１４ｂに形成された開口１７ｆａを窒素を有する金属２０ａで塞ぐ形状となることが好ましい。
【０１３１】
ここで、絶縁体１４ｂは水素および水の拡散をブロックする機能を有しているため、絶縁体１３ａから絶縁体１４ｂを通って、酸化物半導体を含む素子層に水素や水などの不純物が拡散することを防ぐことができる。さらに、窒素を有する金属２０は水素および水の拡散をブロックする機能を有しており、窒素を有する金属２０が絶縁体１４ｂの開口１７ｆを塞ぐように設けられている。これにより、絶縁体１４ｂの開口１７ｆにおいて、導電体２１を通って、酸化物半導体を含む素子層に水素や水などの不純物が拡散することを防ぐことができる。
【０１３２】
このように、半導体基板と酸化物半導体の間を、絶縁体１４ｂと窒素を有する金属２０ａで分断することにより、半導体基板を含む素子層などに含まれる水素または水などの不純物が、絶縁体１４ｂに形成されるプラグ（導電体２１）やビアホール（開口１７ｆａ）を介して上層に拡散することをふせぐことができる。特に半導体基板としてシリコン基板を用いる場合、シリコン基板のダングリングボンドを終端するために水素が用いられるため、半導体基板を含む素子層に含まれる水素の量が多く、酸化物半導体を含む素子層まで水素が拡散する恐れがあるが、本実施の形態に示すような構成とすることにより、酸化物半導体を含む素子層に水素が拡散することを防ぐことができる。
【０１３３】
詳しくは後述するが、酸化物半導体は、水素または水などの不純物を低減し、キャリア密度を低くし、高純度真性または実質的に高純度真性である酸化物半導体とすることが好ましい。このような酸化物半導体を用いてトランジスタを形成することにより、トランジスタの電気特性を安定させることができる。また、高純度真性または実質的に高純度真性である酸化物半導体を用いることで、トランジスタの非導通時のリーク電流を低減することができる。また、高純度真性または実質的に高純度真性である酸化物半導体を用いることで、トランジスタの信頼性を向上させることができる。
【０１３４】
＜配線とプラグの作製方法２＞
以下では、図２（Ａ）および（Ｂ）とは異なる構成のプラグについて、図２（Ｃ）（Ｄ）の断面図および上面図を用いて説明する。図２（Ｃ）および（Ｄ）は、一点鎖線Ｘ１−Ｘ２に対応する断面図および上面図を示している。
【０１３５】
図２（Ｃ）は配線とプラグの完成図であり、絶縁体１３ａ、絶縁体１４ｂおよび絶縁体１５ｃに形成された開口１７ｆに埋め込まれた窒素を有する金属２０ａ、導電体２２ａおよび導電体２１ａと、を接続する構成となっている。ここで、開口１７ｆは上部と下部で形状が異なり、開口１７ｆの下部（以下、開口１７ｆａと呼ぶ。）は、ビアホールまたはコンタクトホールなどとして機能し、開口１７ｆの上部（以下、開口１７ｆｂと呼ぶ。）は、配線パターンなどを埋め込む溝として機能する。よって、窒素を有する金属２０ａ、導電体２２ａおよび導電体２１ａの開口１７ｆａに埋め込まれる部分はプラグとして機能し、窒素を有する金属２０ａ、導電体２２ａおよび導電体２１ａの開口１７ｆｂに埋め込まれる部分は配線などとして機能する。図２（Ａ）および（Ｂ）に示す配線とプラグとは、窒素を有する金属２０ａと、導電体２１ａと、の間に導電体２２ａが配置されている点が異なる。また、開口１７ｆａの底面において、窒素を有する金属２０ａと導電体１２とが接する領域の窒素を有する金属２０ａは低抵抗化されている領域を有する。図２（Ｃ）中に窒素を有する金属２０ａが低抵抗化された領域を点線で表記する。
【０１３６】
図２（Ｃ）および（Ｄ）に示す本配線とプラグの作製方法としては、窒素を有する金属２０を成膜し、プラズマ処理を行うまでは、配線とプラグの作製方法１と同様である（図１０（Ａ）および（Ｂ）参照。）。プラズマ処理の方法およびプラズマ処理による窒素を有する金属２０ａの低抵抗化の効果については、上述の配線とプラグの作製方法１を参酌する。
【０１３７】
また、プラズマ処理として例えば、逆スパッタを行った後に、導電体２２ａとなる導電体をスパッタ法によって成膜してもよい。この方法は、同一のスパッタ装置内で連続して行うことができるので生産性の向上が見込まれる。
【０１３８】
導電体２２ａとなる導電体としては、例えば、窒化タンタルまたは窒化チタン、特に窒化タンタルを用いることが好ましい。また、導電体２２ａとなる導電体を積層膜とすることもできる。例えば、窒化タンタルとタンタルとの積層膜とすることができる。窒化タンタルとタンタルとの積層膜とすることで、導電体２１ａとして銅を用いた場合、銅とタンタルとの密着性が向上して好ましい。
【０１３９】
この後の作製工程および効果については、上述の配線とプラグの作製方法１を参酌する。これで、図２（Ｃ）および（Ｄ）に示す、配線とプラグを作製する事ができる。
【０１４０】
なお、本実施の形態に示す配線とプラグの形状は、図２に示す形状に限られるものではない。図２に示す形状とは異なる配線とプラグを以下に示す。
【０１４１】
図３（Ａ）に示す配線とプラグの形状は、開口１７ｇの形状が開口１７ｆと違う点において、図２（Ｃ）に示す形状と異なる。開口１７ｇは、下部に位置し、ビアホールまたはコンタクトホールなどとして機能する開口１７ｇａと、上部に位置し、配線パターンなどを埋め込む溝として機能する開口１７ｇｂから構成されているとみることができる。開口１７ｇａは絶縁体１３ａおよび絶縁体１４ｂの下部に形成され、開口１７ｇｂは絶縁体１５ｃおよび絶縁体１４ｂの上部に形成される。よって、図３（Ａ）に示す構成において、窒素を有する金属２０ａおよび導電体２１ａの配線などとして機能する部分が絶縁体１４ｂの上部に埋め込まれるように設けられる。ここで、絶縁体１４ｂに設けられた開口の内壁は、開口１７ｇａの内壁と開口１７ｇｂの内壁が階段状に形成される。
【０１４２】
図３（Ｂ）に示す配線とプラグの形状は、開口１７ｈの形状が開口１７ｆと違う点において、図２（Ｃ）に示す形状と異なる。開口１７ｈは、下部に位置し、ビアホールまたはコンタクトホールなどとして機能する開口１７ｈａと、上部に位置し、配線パターンなどを埋め込む溝として機能する開口１７ｈｂから構成されているとみることができる。開口１７ｈａは絶縁体１３ａの下部に形成され、開口１７ｈｂは絶縁体１５ｃ、絶縁体１４ｂおよび絶縁体１３ａの上部に形成される。よって、図３（Ｂ）に示す構成において、窒素を有する金属２０ａおよび導電体２１ａの配線などとして機能する部分が絶縁体１３ａの上部に埋め込まれるように設けられる。ここで、絶縁体１３ａに設けられた開口の内壁は、開口１７ｈａの内壁と開口１７ｈｂの内壁が階段状に形成される。
【０１４３】
図３（Ｃ）に示す配線とプラグの形状は、開口１７ｉの形状が開口１７ｆと違う点において、図２（Ｃ）に示す形状と異なる。開口１７ｉは、下部に位置し、ビアホールまたはコンタクトホールなどとして機能する開口１７ｉａと、上部に位置し、配線パターンなどを埋め込む溝として機能する開口１７ｉｂから構成されているとみることができる。開口１７ｉａは絶縁体１３ａに形成され、開口１７ｉｂは絶縁体１５ｃおよび絶縁体１４ｂに形成される。よって、図３（Ｃ）に示す構成において、窒素を有する金属２０ａおよび導電体２１ａの配線などとして機能する部分が絶縁体１４ｂに埋め込まれるように設けられる。ここで、絶縁体１４ｂの開口に設けられた内壁はなだらかなテーパー状に形成される。
【０１４４】
図４（Ａ）に示す配線とプラグの形状は、開口１７ｊの形状が開口１７ｆと違う点において、図２（Ｃ）に示す形状と異なる。開口１７ｊは、下部に位置し、ビアホールまたはコンタクトホールなどとして機能する開口１７ｊａと、上部に位置し、配線パターンなどを埋め込む溝として機能する開口１７ｊｂから構成されているとみることができる。開口１７ｊａは絶縁体１３ａおよび絶縁体１４ｂに形成され、開口１７ｊｂは絶縁体１５ｃに形成される。よって、図４（Ａ）に示す構成において、窒素を有する金属２０ａおよび導電体２１ａの配線などとして機能する部分が絶縁体１５ｃに埋め込まれるように設けられる。ここで、絶縁体１３ａおよび絶縁体１４ｂに設けられた開口１７ｊａの内壁は導電体１２に対して略垂直に設けられる。また、絶縁体１５ｃに設けられた開口１７ｊｂの内壁は絶縁体１４ｂに対して略垂直に設けられる。また、このように開口の内壁を略垂直に設ける場合、開口の内壁にも窒素を有する金属２０ａを十分な膜厚で成膜するために、ＡＬＤ法などを用いて窒素を有する金属２０ａを成膜することが好ましい。
【０１４５】
図４（Ｂ）（Ｃ）に示す配線とプラグの形状は、開口１７ｋの形状が開口１７ｊと違う点において、図４（Ａ）に示す形状と異なる。開口１７ｋは、下部に位置し、ビアホールまたはコンタクトホールなどとして機能する開口１７ｋａと、上部に位置し、配線パターンなどを埋め込む溝として機能する開口１７ｋｂから構成されているとみることができる。図４（Ｂ）（Ｃ）に示す配線とプラグの形状は、開口１７ｋａの幅の最大値が、開口１７ｋｂの幅の最小値と略一致する。例えば、図４（Ｂ）（Ｃ）に示す開口１７ｋａのＸ１−Ｘ２方向の幅が、開口１７ｋｂのＸ１−Ｘ２方向の幅と略一致する。このようにすることで、配線の占有面積を低減することができる。開口１７ｋのような形状にする場合、例えば、図７（Ａ）（Ｂ）に示すハードマスク１６の開口１７ａのＸ１−Ｘ２方向の幅と、図７（Ｃ）（Ｄ）に示すレジストマスク１８ａの開口１７ｂのＸ１−Ｘ２方向の幅が略一致するように設定すればよい。
【０１４６】
＜酸化物半導体膜を有するトランジスタの構成＞
図１２（Ａ）（Ｂ）および（Ｃ）に酸化物半導体を含む素子層に形成されるトランジスタ６０ａの構成の一例を示す。図１２（Ａ）はトランジスタ６０ａの上面図であり、図１２（Ｂ）はトランジスタ６０ａのチャネル長方向Ａ１−Ａ２に対応する断面図であり、図１２（Ｃ）はトランジスタ６０ａのチャネル幅方向Ａ３−Ａ４に対応する断面図である。なお、トランジスタのチャネル長方向とは、基板と水平な面内において、ソース（ソース領域またはソース電極）およびドレイン（ドレイン領域またはドレイン電極）間において、キャリアが移動する方向を意味し、チャネル幅方向は、基板と水平な面内において、チャネル長方向に対して垂直の方向を意味する。
【０１４７】
なお、図１２（Ｂ）および図１２（Ｃ）などの断面図においては、パターン形成された導電体、半導体または絶縁体などの端部が直角に図示されているものがあるが本実施の形態に示す半導体装置はこれに限らず、端部を丸めた形状とすることもできる。
【０１４８】
トランジスタ６０ａは、導電体６２ａと、導電体６２ｂと、絶縁体６５と、絶縁体６３と、絶縁体６４と、絶縁体６６ａと、半導体６６ｂと、導電体６８ａと、導電体６８ｂと、絶縁体６６ｃと、絶縁体７２と、導電体７４と、を有している。ここで、導電体６２ａおよび導電体６２ｂはトランジスタ６０ａのバックゲートとして機能し、絶縁体６５、絶縁体６３および絶縁体６４はトランジスタ６０ａのバックゲートに対するゲート絶縁膜として機能する。また、導電体６８ａおよび導電体６８ｂはトランジスタ６０ａのソースまたはドレインとして機能する。また、絶縁体７２はトランジスタ６０ａのゲート絶縁膜として機能し、導電体７４はトランジスタ６０ａのゲートとして機能する。
【０１４９】
なお、詳細は後述するが、絶縁体６６ａ、絶縁体６６ｃは、単独で用いる場合、導電体、半導体または絶縁体として機能させることができる物質を用いる場合がある。しかしながら、半導体６６ｂと積層させてトランジスタを形成する場合、電子は半導体６６ｂ、半導体６６ｂと絶縁体６６ａの界面近傍、および半導体６６ｂと絶縁体６６ｃの界面近傍を流れ、絶縁体６６ａおよび絶縁体６６ｃは当該トランジスタのチャネルとして機能しない領域を有する。このため、本明細書などにおいては、絶縁体６６ａおよび絶縁体６６ｃを導電体および半導体と記載せず、絶縁体または酸化物絶縁体と記載するものとする。
【０１５０】
なお、本実施の形態などにおいて、絶縁体という記載は、絶縁膜または絶縁層と言い換えることもできる。また、導電体という記載は、導電膜または導電層と言い換えることもできる。また、半導体という記載は、半導体膜または半導体層と言い換えることもできる。
【０１５１】
トランジスタ６０ａの下部では、絶縁体６１の上に、開口を有する絶縁体６７が設けられており、当該開口の中に導電体６２ａが設けられ、さらに導電体６２ａの上に導電体６２ｂが設けられている。導電体６２ａおよび導電体６２ｂの少なくとも一部は、絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃ、と重なっている。ここで、トランジスタ６０ａのバックゲートとして機能する導電体６２ａおよび導電体６２ｂは、上述の配線およびプラグとして機能する導電体２１ａおよび導電体２１ｂと並行して作製することができる。よって、絶縁体６１は絶縁体１４ｂと、絶縁体６７は絶縁体１５ｃと、導電体６２ａは窒素を有する金属２０ａと、導電体６２ｂは導電体２１ａと対応している。
【０１５２】
導電体６２ａおよび導電体６２ｂの上に接して、導電体６２ａおよび導電体６２ｂの上面を覆うように絶縁体６５が設けられている。絶縁体６５の上に絶縁体６３が設けられ、絶縁体６３の上に絶縁体６４が設けられている。
【０１５３】
ここで、導電体６２ａおよび導電体６２ｂのチャネル長方向の一端は導電体６８ａの一部と重なり、導電体６２ａおよび導電体６２ｂのチャネル長方向の他端は導電体６８ｂの一部と重なることが好ましい。このように導電体６２ａおよび導電体６２ｂを設けることにより、半導体６６ｂの導電体６８ａと導電体６８ｂの間の領域、つまり半導体６６ｂのチャネル形成領域、を導電体６２ａおよび導電体６２ｂで十分覆うことができる。これにより、導電体６２ａおよび導電体６２ｂは、トランジスタ６０ａのしきい値電圧の制御をより効果的に行うことができる。
【０１５４】
絶縁体６４の上に絶縁体６６ａが設けられ、絶縁体６６ａの上面の少なくとも一部に接して半導体６６ｂが設けられている。なお、図１２（Ｂ）（Ｃ）においては、絶縁体６６ａおよび半導体６６ｂの端部が概略一致するように絶縁体６６ａおよび半導体６６ｂが形成されているが、本実施の形態に示す半導体装置の構成はこれに限られるものではない。
【０１５５】
半導体６６ｂの上面の少なくとも一部に接して導電体６８ａおよび導電体６８ｂが形成されている。導電体６８ａと導電体６８ｂは離間して形成されており、図１２（Ｂ）に示すように導電体７４を挟んで対向して形成されていることが好ましい。
【０１５６】
半導体６６ｂの上面の少なくとも一部に接して絶縁体６６ｃが設けられる。絶縁体６６ｃは、導電体６８ａの上面および導電体６８ｂの上面などを覆うように形成され、導電体６８ａと導電体６８ｂの間で半導体６６ｂの上面の一部と接することが好ましい。
【０１５７】
絶縁体６６ｃの上に絶縁体７２が設けられる。絶縁体７２は、導電体６８ａと導電体６８ｂの間で絶縁体６６ｃの上面の一部と接することが好ましい。
【０１５８】
絶縁体７２の上に導電体７４が設けられる。導電体７４は導電体６８ａと導電体６８ｂの間で絶縁体７２の上面の一部と接することが好ましい。
【０１５９】
また、導電体７４を覆って絶縁体７９が設けられる。ただし、絶縁体７９は必ずしも設ける必要はない。
【０１６０】
絶縁体６６ｃは、絶縁体６６ａ、半導体６６ｂ、導電体６８ａおよび導電体６８ｂを覆って、絶縁体６４の上面と接するように設けられている。
【０１６１】
ただし、トランジスタ６０ａは図１２（Ａ）、（Ｂ）および（Ｃ）に示す構成に限定されるものではない。例えば、絶縁体６６ｃ、絶縁体７２および導電体７４のＡ１−Ａ２方向の側面が一致するように設けられていてもよい。また、例えば、絶縁体７２が絶縁体６６ａ、半導体６６ｂ、導電体６８ａおよび導電体６８ｂを覆って、絶縁体６４の上面と接するように設けられる構成としてもよい。
【０１６２】
なお、導電体７４は、絶縁体７２、絶縁体６６ｃ、絶縁体６４、絶縁体６３、絶縁体６５などに形成された開口を介して導電体６２ｂと接続される構成としてもよい。
【０１６３】
絶縁体６６ｃ上および、絶縁体７９上に絶縁体７７が設けられている。さらに、絶縁体７７の上に絶縁体７８が設けられている。
【０１６４】
次に、トランジスタ６０ａの変形例について図１３（Ａ）、（Ｂ）および（Ｃ）を用いて説明する。なお、図１３（Ａ）はトランジスタ６０ｂ上面図であり、図１３（Ｂ）および（Ｃ）は、図１２（Ｂ）および（Ｃ）と同様に、トランジスタ６０ｂのチャネル長方向の断面図とトランジスタ６０ｂのチャネル幅方向の断面図になる。
【０１６５】
図１３（Ａ）、（Ｂ）および（Ｃ）に示すトランジスタ６０ｂは、絶縁体６４、導電体６８ａおよび導電体６８ｂの上に絶縁体７７が設けられ、絶縁体７７、並びに導電体６８ａおよび導電体６８ｂに形成された開口の中に埋め込まれるように、絶縁体６６ｃ、絶縁体７２および導電体７４が設けられている点において、図１２（Ａ）、（Ｂ）および（Ｃ）に示すトランジスタ６０ａと異なる。なお、図１３（Ａ）、（Ｂ）および（Ｃ）に示すトランジスタ６０ｂの他の構成については、図１２（Ａ）、（Ｂ）および（Ｃ）に示すトランジスタ６０ａの構成を参酌することができる。
【０１６６】
また、トランジスタ６０ｂは、絶縁体７７の上に絶縁体７６が設けられ、絶縁体７６の上に絶縁体７８が設けられる構成としてもよい。このとき、絶縁体７６は絶縁体７７に用いることができる絶縁体を用いればよい。また、トランジスタ６０ｂは絶縁体７９を設けない構成としているが、これに限られず、絶縁体７９を設けてもよい。
【０１６７】
ただし、トランジスタ６０ｂは図１３（Ａ）、（Ｂ）および（Ｃ）に示す構成に限定されるものではない。例えば、絶縁体６６ｃ、絶縁体７２および導電体７４の側面が半導体６６ｂの上面に対して３０°以上９０°未満の角度で傾斜しているテーパー形状としてもよい。
【０１６８】
＜酸化物半導体＞
以下に、半導体６６ｂに用いられる酸化物半導体について説明する。
【０１６９】
酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０１７０】
ここで、酸化物が、インジウム、元素Ｍおよび亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０１７１】
まず、図１４（Ａ）、図１４（Ｂ）、および図１４（Ｃ）を用いて、本発明に係る酸化物が有するインジウム、元素Ｍおよび亜鉛の原子数比の好ましい範囲について説明する。なお、図１４には、酸素の原子数比については記載しない。また、酸化物が有するインジウム、元素Ｍ、および亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
【０１７２】
図１４（Ａ）、図１４（Ｂ）、および図１４（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
【０１７３】
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
【０１７４】
また、二点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋γ）：２：（１−γ）の原子数比（−１≦γ≦１）となるラインを表す。また、図１４に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近傍値の酸化物は、スピネル型の結晶構造をとりやすい。
【０１７５】
図１４（Ａ）および図１４（Ｂ）では、本発明の一態様の酸化物が有する、インジウム、元素Ｍ、および亜鉛の原子数比の好ましい範囲の一例について示している。
【０１７６】
一例として、図１５に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ４の結晶構造を示す。また、図１５は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。なお、図１５に示すＭ、Ｚｎ、酸素を有する層（以下、（Ｍ，Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。
【０１７７】
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図１５に示すように、インジウム、および酸素を有する層（以下、Ｉｎ層）が１に対し、元素Ｍ、亜鉛、および酸素を有する（Ｍ，Ｚｎ）層が２となる。
【０１７８】
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
【０１７９】
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物は、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚｎ］が大きくなると、酸化物が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が増加する。
【０１８０】
ただし、酸化物中において、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が非整数である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が整数である層状構造を複数種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造とが混在する層状構造となる場合がある。
【０１８１】
例えば、酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
【０１８２】
また、酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物中に複数の相が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場合がある。
【０１８３】
また、インジウムの含有率を高くすることで、酸化物のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍおよび亜鉛を有する酸化物では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い酸化物はインジウムの含有率が低い酸化物と比較してキャリア移動度が高くなるためである。
【０１８４】
一方、酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびその近傍値である原子数比（例えば図１４（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
【０１８５】
従って、本発明の一態様の酸化物は、キャリア移動度が高く、かつ、粒界が少ない層状構造となりやすい、図１４（Ａ）の領域Ａで示される原子数比を有することが好ましい。
【０１８６】
また、図１４（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物は、特に、結晶性が高く、キャリア移動度も高い優れた酸化物である。
【０１８７】
なお、酸化物が、層状構造を形成する条件は、原子数比によって一義的に定まらない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、図示する領域は、酸化物が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
【０１８８】
続いて、上記酸化物をトランジスタに用いる場合について説明する。
【０１８９】
なお、上記酸化物をトランジスタに用いることで、粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０１９０】
また、トランジスタには、キャリア密度の低い酸化物を用いることが好ましい。例えば、酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０１９１】
なお、高純度真性または実質的に高純度真性である酸化物は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０１９２】
また、酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【０１９３】
従って、トランジスタの電気特性を安定にするためには、酸化物中の不純物濃度を低減することが有効である。また、酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０１９４】
ここで、酸化物中における各不純物の影響について説明する。
【０１９５】
酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物において欠陥準位が形成される。このため、酸化物におけるシリコンや炭素の濃度と、酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１９６】
また、酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０１９７】
また、酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物において、窒素はできる限り低減されていることが好ましい、例えば、酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１９８】
また、酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中の水素はできる限り低減されていることが好ましい。具体的には、酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０１９９】
不純物が十分に低減された酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【０２００】
続いて、該酸化物を２層構造、または３層構造とした場合について述べる。酸化物Ｓ１、酸化物Ｓ２、および酸化物Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、酸化物Ｓ２および酸化物Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、について、図１６を用いて説明する。
【０２０１】
図１６（Ａ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、および絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図１６（Ｂ）は、絶縁体Ｉ１、酸化物Ｓ２、酸化物Ｓ３、および絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、および絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
【０２０２】
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物Ｓ２の伝導帯下端のエネルギー準位と、酸化物Ｓ１、酸化物Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物Ｓ１、酸化物Ｓ３の電子親和力と、酸化物Ｓ２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
【０２０３】
図１６（Ａ）、および図１６（Ｂ）に示すように、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、酸化物Ｓ１と酸化物Ｓ２との界面、または酸化物Ｓ２と酸化物Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
【０２０４】
具体的には、酸化物Ｓ１と酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物Ｓ１、酸化物Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０２０５】
このとき、キャリアの主たる経路は酸化物Ｓ２となる。酸化物Ｓ１と酸化物Ｓ２との界面、および酸化物Ｓ２と酸化物Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
【０２０６】
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物Ｓ１、酸化物Ｓ３を設けることにより、トラップ準位を酸化物Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
【０２０７】
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ１との界面、および酸化物Ｓ２と酸化物Ｓ３との界面が、主にチャネル領域として機能する。例えば、酸化物Ｓ１、酸化物Ｓ３には、図１４（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物を用いればよい。なお、図１４（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、またはその近傍値である原子数比を示している。
【０２０８】
特に、酸化物Ｓ２に領域Ａで示される原子数比の酸化物を用いる場合、酸化物Ｓ１および酸化物Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物を用いることが好ましい。また、酸化物Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物を用いることが好適である。
【０２０９】
なお、絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃはスパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて成膜することができる。
【０２１０】
また、絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃは、成膜時に基板加熱処理を行う、または成膜後に加熱処理を行うことが好ましい。このような加熱処理を行うことで、絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃなどに含まれる水、または水素をさらに低減させることができる。また、絶縁体１０６ａおよび半導体１０６ｂに過剰酸素を供給することができる場合がある。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上４５０℃以下、さらに好ましくは３５０℃以上４００℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理は、ランプ加熱によるＲＴＡ装置を用いることもできる。ＲＴＡ装置による加熱処理は、炉と比べて短時間で済むため、生産性を高めるために有効である。
【０２１１】
なお、トランジスタのバックゲートなる導電体６２ａ、図２などに示すプラグおよび配線を構成する窒素を有する金属２０ａなどに窒化タンタルを用いる場合、上記熱処理温度を３５０℃以上４１０℃以下、好ましくは３７０℃以上４００℃以下とすればよい。このような温度範囲で熱処理を行うことにより、窒化タンタル膜から水素が放出することを抑制できる。
【０２１２】
また、半導体６６ｂまたは絶縁体６６ｃなどの導電体６８ａまたは導電体６８ｂと接する領域に低抵抗領域が形成されることがある。低抵抗領域は、主に、半導体６６ｂが接した導電体６８ａまたは導電体６８ｂに酸素を引き抜かれる、または導電体６８ａまたは導電体６８ｂに含まれる導電材料が半導体６６ｂ中の元素と結合することにより形成される。このような低抵抗領域が形成されることにより、導電体６８ａまたは導電体６８ｂと半導体６６ｂとの接触抵抗を低減することが可能となるのでトランジスタ６０ａのオン電流を増大させることができる。
【０２１３】
また、半導体６６ｂは、導電体６８ａと導電体６８ｂの間に導電体６８ａおよび導電体６８ｂと重なった領域より厚さの薄い領域を有することがある。これは、導電体６８ａおよび導電体６８ｂを形成する際に、半導体６６ｂの上面の一部を除去することにより形成される。半導体６６ｂの上面には、導電体６８ａおよび導電体６８ｂとなる導電体を成膜した際に、上記低抵抗領域と同様の抵抗の低い領域が形成される場合がある。このように、半導体６６ｂの上面の導電体６８ａと導電体６８ｂの間に位置する領域を除去することにより、半導体６６ｂの上面の抵抗が低い領域にチャネルが形成されることを防ぐことができる。
【０２１４】
なお、上述の絶縁体６６ａ、半導体６６ｂおよび絶縁体６６ｃの３層構造は一例である。例えば、絶縁体６６ａまたは絶縁体６６ｃのいずれか一方を設けない２層構造としてもよい。また、絶縁体６６ａまたは絶縁体６６ｃの両方を設けない単層構造としてもよい。または、絶縁体６６ａ、半導体６６ｂまたは絶縁体６６ｃとして例示した絶縁体、半導体または導電体のいずれかを有するｎ層構造（ｎは４以上の整数）としても構わない。
【０２１５】
＜絶縁体、導電体＞
以下に、トランジスタ６０ａの半導体以外の各構成要素について詳細な説明を行う。
【０２１６】
絶縁体５９および絶縁体６１は、水素または水をブロックする機能を有する絶縁体を用いる。絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃ近傍に設けられる絶縁体中の水素や水は、酸化物半導体としても機能する絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃ中にキャリアを生成する要因の一つとなる。これによりトランジスタ６０ａの信頼性が低下するおそれがある。特に、半導体基板９１においてシリコンなどを用いる場合、半導体基板のダングリングボンドを終端するために水素が用いられるため、当該水素が酸化物半導体を有するトランジスタまで拡散するおそれがある。これに対して水素または水をブロックする機能を有する絶縁体５９および絶縁体６１を設けることにより酸化物半導体を有するトランジスタの下層から水素または水が拡散するのを抑制し、酸化物半導体を有するトランジスタの信頼性を向上させることができる。絶縁体５９および絶縁体６１は、絶縁体６５または絶縁体６４より水素または水を透過させにくいことが好ましい。
【０２１７】
また、絶縁体５９および絶縁体６１は酸素をブロックする機能も有することが好ましい。絶縁体５９および絶縁体６１が絶縁体６４から拡散する酸素をブロックすることにより、絶縁体６４から絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃに効果的に酸素を供給することができる。
【０２１８】
絶縁体５９および絶縁体６１としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いることができる。好ましくは、絶縁体５９をＡＬＤ法を用いて成膜し、絶縁体６１をスパッタ法を用いて成膜する。これらを絶縁体５９および絶縁体６１として用いることにより、酸素、水素または水の拡散をブロックする効果を示す絶縁膜として機能することができる。また、絶縁体５９および絶縁体６１としては、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。これらを絶縁体５９および絶縁体６１として用いることにより、水素、水の拡散をブロックする効果を示す絶縁膜として機能することができる。なお、絶縁体５９および絶縁体６１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２１９】
絶縁体６７としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。なお、絶縁体６７の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２２０】
導電体６２ａおよび導電体６２ｂは、少なくとも一部が導電体６８ａと導電体６８ｂに挟まれる領域において半導体６６ｂと重なることが好ましい。導電体６２ａおよび導電体６２ｂは、トランジスタ６０ａのバックゲートとして機能する。このような導電体６２ａおよび導電体６２ｂを設けることにより、トランジスタ６０ａのしきい値電圧の制御を行うことができる。しきい値電圧の制御を行うことによって、トランジスタ６０ａのゲート（導電体７４）に印加された電圧が低い、例えば印加された電圧が０Ｖ以下のときに、トランジスタ６０ａが導通状態となることを防ぐことができる。つまり、トランジスタ６０ａの電気特性を、よりノーマリーオフの方向にシフトさせることが容易になる。
【０２２１】
また、バックゲートとして機能する導電体６２ａおよび導電体６２ｂは、所定の電位が供給される配線または端子と接続されていてもよい。例えば、導電体６２ａおよび導電体６２ｂが一定の電位が供給される配線と接続されていてもよい。一定の電位は、高電源電位や、接地電位などの低電源電位とすることができる。
【０２２２】
導電体６２ａは、上記窒素を有する金属に用いることができる導電体を用いればよく、導電体６２ｂは上記導電体２１に用いることができる導電体を用いればよい。
【０２２３】
絶縁体６５は導電体６２ａおよび導電体６２ｂを覆うように設けられる。絶縁体６５は、後述する絶縁体６４または絶縁体７２と同様の絶縁体を用いることができる。
【０２２４】
絶縁体６３は絶縁体６５を覆うように設けられる。絶縁体６３は、酸素をブロックする機能を有することが好ましい。このような絶縁体６３を設けることにより絶縁体６４から導電体６２ａおよび導電体６２ｂが酸素を引き抜くことを防ぐことができる。これにより、絶縁体６４から絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃに効果的に酸素を供給することができる。また、絶縁体６３の被覆性を高くすることにより、より絶縁体６４から引き抜かれる酸素をより低減し、絶縁体６４から絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃに、より効果的に酸素を供給することができる。
【０２２５】
絶縁体６３としては、ホウ素、アルミニウム、シリコン、スカンジウム、チタン、ガリウム、イットリウム、ジルコニウム、インジウム、ランタン、セリウム、ネオジム、ハフニウムまたはタリウムを有する酸化物または窒化物を用いる。好ましくは、酸化ハフニウムまたは酸化アルミニウムを用いる。なお、絶縁体６３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２２６】
なお、絶縁体６５、絶縁体６３および絶縁体６４において、絶縁体６３が電子捕獲領域を有すると好ましい。絶縁体６５および絶縁体６４が電子の放出を抑制する機能を有するとき、絶縁体６３に捕獲された電子は、負の固定電荷のように振舞う。したがって、絶縁体６３はフローティングゲートとしての機能を有する。
【０２２７】
絶縁体６４は、膜中に含まれる水または水素の量が少ないことが好ましい。例えば、絶縁体６４としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体６４としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。好ましくは、酸化シリコンまたは酸化窒化シリコンを用いる。なお、絶縁体６４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２２８】
また、絶縁体６４は過剰酸素を有する絶縁体であることが好ましい。このような絶縁体６４を設けることにより、絶縁体６４から絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃに酸素を供給することができる。当該酸素により、酸化物半導体である絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃの欠陥となる酸素欠損を低減することができる。これにより、絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃを欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。
【０２２９】
なお、本明細書などにおいて、過剰酸素とは、例えば、化学量論的組成を超えて含まれる酸素をいう。または、過剰酸素とは、例えば、加熱することで当該過剰酸素が含まれる膜または層から放出される酸素をいう。過剰酸素は、例えば、膜や層の内部を移動することができる。過剰酸素の移動は、膜や層の原子間を移動する場合や、膜や層を構成する酸素と置き換わりながら玉突き的に移動する場合などがある。
【０２３０】
過剰酸素を有する絶縁体６４は、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で、酸素分子の脱離量が１．０×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上１．０×１０１６ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは、１．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上５．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下となる。
【０２３１】
ＴＤＳ分析を用いた分子の放出量の測定方法について、酸素の放出量を例として、以下に説明する。
【０２３２】
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
【０２３３】
例えば、標準試料である所定の密度の水素を含むシリコン基板のＴＤＳ分析結果、および測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、下に示す式で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比３２で検出されるガスの全てが酸素分子由来と仮定する。ＣＨ３ＯＨの質量電荷比は３２であるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【０２３４】
ここで、ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×αとする。
【０２３５】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上に示す式の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として一定量の水素原子を含むシリコン基板を用いて測定する。
【０２３６】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【０２３７】
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
【０２３８】
または、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）にて、ｇ値が２．０１近傍に非対称の信号を有することもある。
【０２３９】
また、絶縁体６４または絶縁体６３は、下層からの不純物の拡散を防止する機能を有してもよい。
【０２４０】
また、上述の通り半導体６６ｂの上面または下面は平坦性が高いことが好ましい。このため、絶縁体６４の上面にＣＭＰ処理などによって平坦化処理を行って平坦性の向上を図ってもよい。
【０２４１】
導電体６８ａおよび導電体６８ｂは、それぞれトランジスタ６０ａのソース電極またはドレイン電極のいずれかとして機能する。
【０２４２】
導電体６８ａおよび導電体６８ｂとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、導電体６８ａおよび導電体６８ｂを積層構造とする場合、窒化タンタルの上にタングステンを積層する構造としてもよい。また、導電体６８ａおよび導電体６８ｂは例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。なお、導電体６８ａおよび導電体６８ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２４３】
絶縁体７２は、トランジスタ６０ａのゲート絶縁膜として機能する。絶縁体７２は、絶縁体６４と同様に過剰酸素を有する絶縁体としてもよい。このような絶縁体７２を設けることにより、絶縁体７２から絶縁体６６ａ、半導体６６ｂ、絶縁体１０６に酸素を供給することができる。
【０２４４】
絶縁体７２、絶縁体７７としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体７２、絶縁体７７としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。なお、絶縁体７２、絶縁体７７の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２４５】
また、絶縁体７７は過剰酸素を有する絶縁体であることが好ましい。このような絶縁体７７を設けることにより、絶縁体７７から絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃに酸素を供給することができる。当該酸素により、酸化物半導体である絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃの欠陥となる酸素欠損を低減することができる。これにより、絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃを欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。
【０２４６】
過剰酸素を有する絶縁体７７は、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で、酸素分子の脱離量が１．０×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上１．０×１０１６ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは、１．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上５．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下となる。
【０２４７】
また、絶縁体７７は水素、水、窒素酸化物（ＮＯｘ、例えば一酸化窒素、二酸化窒素など）などの不純物が少ないことが好ましい。このような絶縁体７７を用いることにより、絶縁体７７から水素、水、窒素酸化物などの不純物が絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃに拡散することを抑制し、半導体６６ｂを欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。
【０２４８】
ここで、絶縁体７７はＴＤＳ分析にて、２００℃以上５６０℃以下の表面温度の範囲で、Ｈ２Ｏ分子の脱離量が３．８０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは、２．４０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下となる。また、絶縁体７７はＴＤＳ分析にて、０℃以上４００℃以下の表面温度の範囲で、Ｈ２Ｏ分子の脱離量が７．００×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下となることがさらに好ましい。また、絶縁体７７はＴＤＳ分析にて、ＮＯ２分子の脱離量が１．８０×１０１３ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下となることが好ましい。
【０２４９】
導電体７４はトランジスタ６０ａまたは６０ｂのゲート電極として機能する。導電体７４としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、導電体７４を積層構造とする場合、窒化タンタルの上にタングステンを積層する構造としてもよい。また、導電体７４は例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。なお、導電体７４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２５０】
好ましくは、例えばＡＬＤ法で成膜した窒化タンタル上にスパッタ法を用いて導電体をする２層構造としてもよい。ゲート絶縁膜と接する領域にＡＬＤ法を用いて窒化タンタルを成膜するので、ゲート絶縁膜としての機能を有する絶縁体７２へダメージを与えることが少ないために好ましい。さらにＡＬＤ法で成膜した窒化タンタルの表面付近の高抵抗率の領域を逆スパッタを行うことによって取り除いた後にスパッタ法を用いて窒化タンタルまたはタングステンなどを成膜して、多層構造とすればよい。この構造とすることで、スパッタ法によるダメージを絶縁体７２へ与えることが少なくなるので好ましい。逆スパッタによる高抵抗領域の除去およびスパッタ法による成膜は、同一の装置を用いて行うことができる。
【０２５１】
ここで、図１２（Ｃ）に示すように、導電体６２ａおよび導電体６２ｂおよび導電体７４の電界によって、半導体６６ｂを電気的に取り囲むことができる（導電体から生じる電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。）。そのため、半導体６６ｂの全体（上面、下面および側面）にチャネルが形成される。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を高くすることができる。
【０２５２】
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、半導体６６ｂの側面にもチャネルが形成される。したがって、半導体６６ｂが厚いほどチャネル領域は大きくなる。即ち、半導体６６ｂが厚いほど、トランジスタのオン電流を高くすることができる。また、半導体６６ｂが厚いほど、キャリアの制御性の高い領域の割合が増えるため、サブスレッショルドスイング値を小さくすることができる。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは３０ｎｍ以上の厚さの領域を有する半導体６６ｂとすればよい。ただし、半導体装置の生産性が低下する場合があるため、例えば、１５０ｎｍ以下の厚さの領域を有する半導体６６ｂとすればよい。
【０２５３】
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタに適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、トランジスタは、チャネル長が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領域を有し、かつ、トランジスタは、チャネル幅が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領域を有する。
【０２５４】
絶縁体７９は、絶縁体６３に用いることができる絶縁体を設けることが好ましい。例えば、絶縁体７９としてＡＬＤ法を用いて成膜した酸化ガリウムまたは酸化アルミニウムなどを用いればよい。このような絶縁体７９を導電体７４を覆って設けることにより、絶縁体７７に供給された過剰酸素を導電体７４が奪って、導電体７４が酸化することを防ぐことができる。
【０２５５】
絶縁体７８の厚さとしては、例えば５ｎｍ以上、または２０ｎｍ以上とすることができる。また、絶縁体７８は少なくとも一部が絶縁体７７の上面と接して形成されることが好ましい。
【０２５６】
絶縁体７８としては、例えば、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。絶縁体７８は酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロックする効果を有することが好ましい。このような絶縁体としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。また、絶縁体７８は、上述の絶縁体６６ａまたは絶縁体６６ｃとして用いることができる酸化物を用いることもできる。なお、絶縁体７８の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２５７】
ここで絶縁体７８の成膜は、スパッタリング法を用いて行うことが好ましく、酸素を含む雰囲気下でスパッタリング法を用いて行うことがより好ましい。スパッタリング法で絶縁体７８の成膜をおこなうことにより、成膜と同時に絶縁体７７の表面（絶縁体７８成膜後は絶縁体７７と絶縁体７８の界面）近傍に酸素が添加される。例えば、スパッタリング法を用いて酸化アルミニウムを成膜すればよい。さらにその上にＡＬＤ法を用いて酸化アルミニウムを成膜することが好ましい。ＡＬＤ法を用いることにより、ピンホールの形成などを抑制できるため、絶縁体７８の酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロックする効果をより向上させることができる。
【０２５８】
絶縁体７８の成膜時に加熱処理を行う、または成膜後に加熱処理を行うことが好ましい。熱処理を行うことにより、絶縁体７７に添加した酸素を拡散させ、絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃに供給することができる。また、当該酸素は絶縁体７７から絶縁体７２または絶縁体６４を介して、絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃに供給される場合もある。加熱処理は、２５０℃以上６５０℃以下、好ましくは３５０℃以上４５０℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。加熱処理は、ランプ加熱によるＲＴＡ装置を用いることもできる。
【０２５９】
なお、トランジスタのバックゲートなる導電体６２ａ、図１および図２に示すプラグおよび配線を構成する窒素を有する金属２０ａなどに窒化タンタルを用いる場合、上記熱処理温度を３５０℃以上４１０℃以下、好ましくは３７０℃以上４００℃以下とすればよい。このような温度範囲で熱処理を行うことにより、窒化タンタルから水素が放出することを抑制できる。
【０２６０】
絶縁体７８は、絶縁体７７より酸素を透過させにくい絶縁体であり、酸素をブロックする機能を有することが好ましい。このような絶縁体７８を設けることにより、絶縁体７７から絶縁体６６ａ、半導体６６ｂおよび絶縁体６６ｃに酸素を供給する際に、当該酸素が絶縁体７８の上方に外部放出されてしまうことを防ぐことができる。
【０２６１】
なお、酸化アルミニウムは、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高いので絶縁体７８に適用するのに好ましい。
【０２６２】
＜容量素子の構成＞
図１７（Ａ）に容量素子８０ａの構成の一例を示す。容量素子８０ａは、導電体８２と、絶縁体８３と、導電体８４と、を有している。図１７（Ａ）に示すように、絶縁体８１の上に導電体８２が設けられ、導電体８２を覆うように絶縁体８３が設けられ、絶縁体８３を覆うように導電体８４が設けられ、導電体８４の上に絶縁体８５が設けられる。
【０２６３】
ここで、絶縁体８３が導電体８２の側面に接するように設けられ、導電体８４が絶縁体８３の凸部の側面に接するように設けられることが好ましい。これにより、導電体８２の上面だけでなく、導電体８２の側面も容量素子として機能させることができるので、容量値を大きくすることができる。
【０２６４】
導電体８２および導電体８４としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。なお、導電体８２および導電体８４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２６５】
絶縁体８３としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。例えば、酸化アルミニウムの上に酸化窒化シリコンを積層してもよい。また、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、酸化ハフニウム、または酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることが好ましい。また、絶縁体８３としてｈｉｇｈ−ｋ材料を用いる場合、熱処理を行うことで容量値を大きくすることができる場合がある。このようなｈｉｇｈ−ｋ材料を用いることで、絶縁体８３を厚くしても容量素子８０ａの容量値を十分確保することができる。絶縁体８３を厚くすることにより、導電体８２と導電体８４の間に生じるリーク電流を抑制することができる。なお、絶縁体８３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２６６】
絶縁体８１および絶縁体８５としては、絶縁体７７として用いることができる絶縁体を用いればよい。また、絶縁体８５は、有機シランガス（例えば、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）など）を用いて成膜してもよい。
【０２６７】
次に、容量素子８０ａの変形例について図１７（Ｂ）（Ｃ）を用いて説明する。
【０２６８】
図１７（Ｂ）に示す容量素子８０ｂは、導電体８４が導電体８２の上面と重なるように形成されている点において、図１７（Ａ）に示す容量素子８０ａと異なる。なお、図１７（Ｂ）では、導電体８４の側面端部と導電体８２の側面端部が重なるように設けられているが、容量素子８０ｂはこれに限られるものではない。
【０２６９】
図１７（Ｃ）に示す容量素子８０ｃは、絶縁体８１の上に開口を有する絶縁体８６が設けられており、導電体８２は当該開口の中に設けられている点において、図１７（Ａ）に示す容量素子８０ａと異なる。ここで、絶縁体８６の開口と絶縁体８１の上面を溝部とみなすことができ、導電体８２は当該溝部に沿って設けられることが好ましい。また、図１７（Ｃ）に示すように、絶縁体８６の上面と導電体８２の上面とが概略一致するように形成されてもよい。
【０２７０】
導電体８２の上に絶縁体８３が設けられ、絶縁体８３の上に導電体８４が設けられる。ここで、導電体８４は、上記溝部において、絶縁体８３を介して導電体８２と面する領域を有する。また、絶縁体８３は導電体８２の上面を覆うように設けられることが好ましい。このように絶縁体８３を設けることで導電体８２と導電体８４との間でリーク電流が流れるのを防ぐことができる。また、絶縁体８３の側面端部と導電体８４の側面端部とが概略一致するように設けられていてもよい。このように、容量素子８０ｃは、コンケーブ型またはシリンダー型などの形状とすることが好ましい。なお、容量素子８０ｃにおいて、導電体８２、絶縁体８３および導電体８４の上面形状が四角形以外の多角形状となってもよいし、楕円を含む円形状となってもよい。
【０２７１】
＜半導体基板に形成されたトランジスタの構成＞
図１８（Ａ）および図１８（Ｂ）に、半導体基板を有する素子層に含まれるトランジスタ９０ａの構成の一例を示す。図１８（Ａ）はトランジスタ９０ａのチャネル長方向Ｂ１−Ｂ２に対応する断面図であり、図１８（Ｂ）はトランジスタ９０ａのチャネル幅方向Ｂ３−Ｂ４に対応する断面図である。
【０２７２】
半導体基板９１には複数の凸部が形成されており、複数の凸部の間の溝部（トレンチと呼ぶ場合もある。）に素子分離領域９７が形成されている。半導体基板９１および素子分離領域９７の上に絶縁体９４が形成されており、絶縁体９４の上に導電体９６が形成されている。絶縁体９４および導電体９６の側面に接して絶縁体９５が形成されている。半導体基板９１、素子分離領域９７、絶縁体９５および導電体９６の上に絶縁体９９が設けられており、さらにその上に絶縁体９８が設けられている。
【０２７３】
また、図１８（Ａ）に示すように、半導体基板９１の凸部において、少なくとも絶縁体９５の一部と重なるように低抵抗領域９３ａおよび低抵抗領域９３ｂが形成され、低抵抗領域９３ａおよび低抵抗領域９３ｂの外側に低抵抗領域９２ａおよび低抵抗領域９２ｂが形成される。なお、低抵抗領域９２ａおよび低抵抗領域９２ｂは低抵抗領域９３ａおよび低抵抗領域９３ｂより抵抗が低いことが好ましい。
【０２７４】
ここで、導電体９６はトランジスタ９０ａのゲートとして機能し、絶縁体９４はトランジスタ９０ａのゲート絶縁膜として機能し、低抵抗領域９２ａはトランジスタ９０ａのソースまたはドレインの一方として機能し、低抵抗領域９２ｂはトランジスタ９０ａのソースまたはドレインの他方として機能する。また、絶縁体９５はトランジスタ９０ａのサイドウォール絶縁膜として機能する。また、低抵抗領域９３ａおよび低抵抗領域９３ｂはトランジスタ９０ａのＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域として機能する。また、半導体基板９１の凸部において、導電体９６と重なり、且つ低抵抗領域９３ａおよび低抵抗領域９３ｂの間に位置する領域は、トランジスタ９０ａのチャネル形成領域として機能する。
【０２７５】
トランジスタ９０ａでは、図１８（Ｂ）に示すように、チャネル形成領域における凸部の側部および上部と、導電体９６とが絶縁体９４を間に挟んで重なることで、チャネル形成領域の側部と上部を含めた広い範囲においてキャリアが流れる。そのため、トランジスタ９０ａの基板上における占有面積を小さく抑えつつ、トランジスタ９０ａにおいて移動するキャリアの量を増加させることができる。その結果、トランジスタ９０ａは、オン電流が大きくなると共に、電界効果移動度が高められる。特に、チャネル形成領域における凸部のチャネル幅方向の長さ（チャネル幅）をＷ、チャネル形成領域における凸部の高さをＴとすると、チャネル幅Ｗに対する凸部の高さＴの比（Ｔ／Ｗ）に相当するアスペクト比が高い場合、キャリアが流れる範囲はより広くなるため、トランジスタ９０ａのオン電流をより大きくすることができ、電界効果移動度もより高められる。例えば、バルクの半導体基板９１を用いたトランジスタ９０ａの場合、アスペクト比は０．５以上であることが望ましく、１以上であることがより望ましい。
【０２７６】
図１８（Ａ）（Ｂ）に示すトランジスタ９０ａは、トレンチ分離法（ＳＴＩ法：Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）を用いて素子分離した例を示しているが、本実施の形態に示す半導体装置はこれに限られるものではない。
【０２７７】
半導体基板９１としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムなどの半導体基板などを用いればよい。好ましくは、半導体基板９１として単結晶シリコン基板を用いる。また、半導体基板９１として、半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを用いてもよい。
【０２７８】
半導体基板９１は、例えば、ｐ型の導電型を付与する不純物を有する半導体基板を用いる。ただし、半導体基板９１として、ｎ型の導電型を付与する不純物を有する半導体基板を用いても構わない。または、半導体基板９１がｉ型であっても構わない。
【０２７９】
また、半導体基板９１に設けられる低抵抗領域９２ａおよび低抵抗領域９２ｂは、リンやヒ素などのｎ型の導電性を付与する元素、またはホウ素やアルミニウムなどのｐ型の導電性を付与する元素を含むことが好ましい。また同様に、低抵抗領域９３ａおよび低抵抗領域９３ｂも、リンやヒ素などのｎ型の導電性を付与する元素、またはホウ素やアルミニウムなどのｐ型の導電性を付与する元素を含むことが好ましい。ただし、低抵抗領域９３ａおよび低抵抗領域９３ｂはＬＤＤとして機能することが好ましいので、低抵抗領域９３ａおよび低抵抗領域９３ｂに含まれる導電性を付与する元素の濃度は、低抵抗領域９２ａおよび低抵抗領域９２ｂに含まれる導電性を付与する元素の濃度より低いことが好ましい。なお、低抵抗領域９２ａおよび低抵抗領域９２ｂはシリサイドなどを用いて形成してもよい。
【０２８０】
絶縁体９４、絶縁体９５は、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。また、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、酸化ハフニウム、または酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いてもよい。なお、絶縁体９４、絶縁体９５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２８１】
導電体９６としては、タンタル、タングステン、チタン、モリブデン、クロム、ニオブ等から選択された金属、またはこれらの金属を主成分とする合金材料若しくは化合物材料を用いることが好ましい。また、リン等の不純物を添加した多結晶シリコンを用いることができる。また、窒素を有する金属膜と上記の金属膜の積層構造で導電体９６を形成してもよい。窒素を有する金属としては、窒化タングステン、窒化モリブデン、窒化チタンを用いることができる。窒素を有する金属膜を設けることにより、金属膜の密着性を向上させることができ、剥離を防止することができる。なお、導電体９６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２８２】
絶縁体９８および絶縁体９９としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。なお、絶縁体９８の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２８３】
また、絶縁体９８として、炭化窒化シリコン（ｓｉｌｉｃｏｎ  ｃａｒｂｏｎｉｔｒｉｄｅ）、酸化炭化シリコン（ｓｉｌｉｃｏｎ  ｏｘｙｃａｒｂｉｄｅ）などを用いることができる。また、ＵＳＧ（Ｕｎｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）等を用いることができる。ＵＳＧ、ＢＰＳＧ等は、常圧ＣＶＤ法を用いて形成すればよい。また、例えば、ＨＳＱ（水素シルセスキオキサン）等を塗布法を用いて形成してもよい。
【０２８４】
ただし、絶縁体９９は水素を有すると好ましい場合がある。例えば、絶縁体９９として水素を含む窒化シリコンなどを用いればよい。絶縁体９９が水素を有することにより、半導体基板９１が欠陥等を低減し、トランジスタ９０ａ特性を向上させる場合がある。例えば半導体基板９１としてシリコンを有する材料を用いた場合には、水素によりシリコンのダングリングボンド等の欠陥を終端することができる。
【０２８５】
次に、トランジスタ９０ａの変形例について図１８（Ｃ）（Ｄ）を用いて説明する。なお、図１８（Ｃ）（Ｄ）は、図１８（Ａ）（Ｂ）と同様に、トランジスタ９０ａのチャネル長方向の断面図とトランジスタ９０ａのチャネル幅方向の断面図になる。
【０２８６】
図１８（Ｃ）（Ｄ）に示すトランジスタ９０ｂは、半導体基板９１に凸部が形成されていない点において、図１８（Ａ）（Ｂ）に示すトランジスタ９０ａと異なる。なお、図１８（Ｃ）（Ｄ）に示すトランジスタ９０ｂの他の構成については、図１８（Ａ）（Ｂ）に示すトランジスタ９０ａの構成を参酌することができる。
【０２８７】
なお、トランジスタ９０ａおよびトランジスタ９０ｂにおいて、導電体９６の下面に接するように絶縁体９４を設けているが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、導電体９６の下面および側面に接するように絶縁体９４を設ける構成としてもよい。
【０２８８】
＜半導体装置の構成例＞
半導体基板を含む素子層（以下、素子層５０と呼ぶ。）の上に酸化物半導体を含む素子層（以下、素子層３０と呼ぶ。）を設け、素子層３０の上に容量素子を含む素子層（以下、素子層４０と呼ぶ。）を設けた半導体装置の構成の一例を、図１９に示す。図１９はトランジスタ６０ａおよびトランジスタ９０ａのチャネル長方向Ｃ１−Ｃ２に対応する断面図である。なお、図１９では、トランジスタ６０ａとトランジスタ９０ａのチャネル長方向が平行になっているが、これに限られることなく、適宜設定することができる。
【０２８９】
素子層５０は、図１８（Ａ）に示すトランジスタ９０ａが設けられたものであり、半導体基板９１、素子分離領域９７、絶縁体９８、絶縁体９９、絶縁体９４、絶縁体９５、導電体９６、低抵抗領域９３ａおよび低抵抗領域９３ｂ、低抵抗領域９２ａおよび低抵抗領域９２ｂについては、上記の記載を参酌することができる。
【０２９０】
素子層５０には、導電体５１ａおよび導電体５２ａ、導電体５１ｂおよび導電体５２ｂ、導電体５１ｃおよび導電体５２ｃ、のプラグとして機能する部分が設けられている。導電体５１ａおよび導電体５２ａは、下面が低抵抗領域９２ａに接して、絶縁体９８および絶縁体９９の開口の中に形成されている。導電体５１ｂおよび導電体５２ｂは、下面が導電体９６に接して、絶縁体９８の開口の中に形成されている。導電体５１ｃおよび導電体５２ｃは、下面が低抵抗領域９２ｂに接して、絶縁体９８および絶縁体９９の開口の中に形成されている。
【０２９１】
ここで、導電体５１ａ乃至導電体５１ｃは、図２（Ａ）および（Ｂ）に示す窒素を有する金属２０ａと同様の構造とすればよい。また、導電体５２ａ乃至導電体５２ｃは、図２（Ａ）および（Ｂ）に示す導電体２１ａと同様の構造とすればよい。ただし、これに限られず、例えば、シングルダマシン法などを用いて、プラグと配線とを分けて形成してもよい。
【０２９２】
図１９に示すように、導電体５１ａ乃至導電体５１ｃと、導電体５２ａ乃至導電体５２ｃと、を積層構造とすることが好ましい。導電体５１ａ乃至導電体５１ｃとしては、例えば、チタン、タンタル、窒化チタンまたは窒化タンタルなどを単層または積層で用いればよい。窒化タンタルまたは窒化チタンなどの窒素を有する金属、特に窒化タンタルを導電体５１ａ乃至導電体５１ｃに用いることで、素子層５０などに含まれる水素、水などの不純物が導電体５１ａ乃至導電体５１ｃ中に拡散してさらに上の層に移動することを抑制することができる。これは、導電体５１ａ乃至導電体５１ｃだけでなく、他のプラグおよび配線として機能する導電体も同様である。よって、素子層３０より下層に位置する、導電体１１１ａ乃至導電体１１１ｃ、導電体１２１ａ乃至導電体１２１ｃも同様に、積層構造として下層に、窒化タンタルまたは窒化チタンなどの窒素を有する金属、特に窒化タンタルを用いることにより、上層に位置する素子層３０に水素、水などの不純物が拡散することを防ぐことができる。このような構成とすることにより、素子層３０に含まれる酸化物半導体を、高純度真性または実質的に高純度真性である酸化物半導体とすることができる。
【０２９３】
絶縁体９８の上に絶縁体１０２ａおよび絶縁体１０２ｂが設けられる。絶縁体１０２ａおよび絶縁体１０２ｂに形成された開口に、導電体５１ａおよび導電体５２ａ、導電体５１ｂおよび導電体５２ｂ、導電体５１ｃおよび導電体５２ｃの配線などとして機能する部分が埋め込まれるように設けられる。例えば、導電体５２ａ乃至導電体５２ｃに銅など拡散しやすい金属を用いる場合、窒化シリコンや窒化炭化シリコンなどの銅が透過しにくい絶縁体を用いることにより、銅などの不純物がトランジスタ９０ａに拡散することを防ぐことができる。また、絶縁体１０２ａは絶縁体９８などより水素濃度が低い絶縁体を用いることが好ましい。また、絶縁体１０２ｂは絶縁体１０２ａより誘電率が低いことが好ましい。なお、図１９では、絶縁体１０２ａと絶縁体１０２ｂが積層して設けられているが、これに限られず単層の絶縁体としてもよい。
【０２９４】
絶縁体１０２ｂの上に絶縁体１０４が設けられ、絶縁体１０４の上に絶縁体１０６が設けられ、絶縁体１０６の上に絶縁体１０８が設けられる。絶縁体１０２ａ、絶縁体１０２ｂ、絶縁体１０４、絶縁体１０６および絶縁体１０８は、絶縁体９８に用いることができる絶縁体を用いればよい。また、絶縁体１０２ａ、絶縁体１０２ｂ、絶縁体１０４、絶縁体１０６および絶縁体１０８のいずれかは、水素などの不純物および酸素をブロックする機能を有する絶縁体とすることが好ましい。水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、窒化シリコンなどを用いればよい。
【０２９５】
また、導電体５２ａ乃至導電体５２ｃに銅など拡散しやすい金属を用いる場合、絶縁体１０４に窒化シリコンや窒化炭化シリコンなどの銅が透過しにくい絶縁体を用いることにより、銅などの不純物が素子層３０に含まれる酸化物半導体膜に拡散することを防ぐことができる。
【０２９６】
絶縁体１０４および絶縁体１０６には、導電体１１１ａおよび導電体１１２ａ、導電体１１１ｂおよび導電体１１２ｂ、導電体１１１ｃおよび導電体１１２ｃ、のプラグとして機能する部分が設けられている。また、絶縁体１０８には、導電体１１１ａおよび導電体１１２ａ、導電体１１１ｂおよび導電体１１２ｂ、導電体１１１ｃおよび導電体１１２ｃ、の配線として機能する部分が設けられている。導電体１１１ａおよび導電体１１２ａは、下面が導電体５２ａに接して、絶縁体１０４、絶縁体１０６および絶縁体１０８の開口の中に形成されている。導電体１１１ｂおよび導電体１１２ｂは、下面が導電体５２ｂに接して、絶縁体１０４、絶縁体１０６および絶縁体１０８の開口の中に形成されている。導電体１１１ｃおよび導電体１１２ｃは、下面が導電体５２ｃに接して、絶縁体１０４、絶縁体１０６および絶縁体１０８の開口の中に形成されている。
【０２９７】
ここで、導電体１１１ａ乃至導電体１１１ｃは、図２（Ａ）および（Ｂ）に示す窒素を有する金属２０ａと同様の構造とすればよい。また、導電体１１２ａ乃至導電体１１２ｃは、図２（Ａ）および（Ｂ）に示す導電体２１ａと同様の構造とすればよい。ただし、これに限られず、例えば、シングルダマシン法などを用いて、プラグと配線とを分けて形成してもよい。
【０２９８】
絶縁体１０８の上に絶縁体１１０が設けられる。絶縁体１１０は、絶縁体１０６に用いることができる絶縁体を用いればよい。
【０２９９】
絶縁体１１０の上の素子層３０は、図１２（Ａ）に示すトランジスタ６０ａが設けられたものであり、絶縁体６１、絶縁体６７、導電体６２ａ、導電体６２ｂ、絶縁体６５、絶縁体６３、絶縁体６４、絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃ、導電体６８ａ、導電体６８ｂ、絶縁体７２、導電体７４、絶縁体７９、絶縁体７７および絶縁体７８については、上記の記載を参酌することができる。
【０３００】
絶縁体６１、絶縁体５９、絶縁体５８および絶縁体１１０には、導電体１２１ａおよび導電体１２２ａ、導電体１２１ｂおよび導電体１２２ｂ、導電体１２１ｃおよび導電体１２２ｃ、のプラグとして機能する部分が設けられている。また、絶縁体６７には、導電体１２１ａおよび導電体１２２ａ、導電体１２１ｂおよび導電体１２２ｂ、導電体１２１ｃおよび導電体１２２ｃ、の配線として機能する部分が設けられている。導電体１２１ａおよび導電体１２２ａは、下面が導電体１１２ａに接して、絶縁体６７、絶縁体６１、絶縁体５９、絶縁体５８および絶縁体１１０の開口の中に形成されている。導電体１２１ｂおよび導電体１２２ｂは、下面が導電体１１２ｂに接して、絶縁体６７、絶縁体６１、絶縁体５９、絶縁体５８および絶縁体１１０の開口の中に形成されている。導電体１２１ｃおよび導電体１２２ｃは、下面が導電体１１２ｃに接して、絶縁体６７、絶縁体６１、絶縁体５９、絶縁体５８および絶縁体１１０の開口の中に形成されている。
【０３０１】
ここで、導電体１２１ａ乃至導電体１２１ｃは、図２（Ａ）および（Ｂ）に示す窒素を有する金属２０ａと同様の構造とすればよい。また、導電体１２２ａ乃至導電体１２２ｃは、図２（Ａ）および（Ｂ）に示す導電体２１ａと同様の構造とすればよい。
【０３０２】
また、導電体６２ａおよび導電体６２ｂが、導電体１２１ａおよび導電体１２２ａ、導電体１２１ｂおよび導電体１２２ｂ、導電体１２１ｃおよび導電体１２２ｃ、と同じ層に形成されている。
【０３０３】
図１９に示すように、半導体基板９１と半導体６６ｂの間を絶縁体６１、絶縁体５９および絶縁体５８と導電体１２１ａ乃至導電体１２１ｃで分断されている。導電体１２１ａ乃至導電体１２１ｃは水素および水の拡散をブロックする機能を有しているため、素子層５０などに含まれる水素または水などの不純物が、絶縁体６１、絶縁体５９および絶縁体５８に形成されるビアホールやプラグとして機能する導電体１２２ａ乃至導電体１２２ｃを介して半導体６６ｂに拡散することを防ぐことができる。
【０３０４】
ここで、図２０にスクライブライン１３８近傍のＣ３−Ｃ４断面に対応する断面図を示す。図２０に示すように、スクライブライン１３８と重なる領域近傍において、絶縁体６７、絶縁体６５、絶縁体６３、絶縁体６４および絶縁体７７に開口が形成され、絶縁体６７、絶縁体６５、絶縁体６３、絶縁体６４および絶縁体７７の側面を覆って絶縁体７８が成膜され、当該開口において絶縁体７８と絶縁体６１とが接していることが好ましい。
【０３０５】
このような形状とすることにより、絶縁体７８と絶縁体６１で、絶縁体６７、絶縁体６５、絶縁体６３、絶縁体６４および絶縁体７７を側面まで覆うことができる。絶縁体７８と絶縁体６１は水素および水をブロックする機能を有しているため、本実施の形態に示す半導体装置をスクライブしても、絶縁体６７、絶縁体６５、絶縁体６３、絶縁体６４および絶縁体７７の側面から水素または水が浸入して、トランジスタ６０ａに拡散することを防ぐことができる。
【０３０６】
また、上述の通り、絶縁体７８の成膜に伴って絶縁体７７に過剰酸素を供給することができる。このとき、絶縁体７８で絶縁体７７の側面を覆っていることにより、酸素が絶縁体７８の外に拡散することを防ぎ、絶縁体７７を酸素で満たし、絶縁体７７から絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃに酸素を供給することができる。当該酸素により、絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃの欠陥となる酸素欠損を低減することができる。これにより、半導体６６ｂを欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。
【０３０７】
絶縁体７８の上に絶縁体８８が設けられる。絶縁体８８は、絶縁体７８と同様の絶縁体を用いることができるが、ＡＬＤ法で成膜することが好ましい。絶縁体８８の上に絶縁体８９が設けられる。絶縁体８９は絶縁体５９に用いることができる絶縁体を用いればよい。絶縁体８９の上に絶縁体８１が設けられる。絶縁体８１は、絶縁体７７に用いることができる絶縁体を用いればよい。
【０３０８】
絶縁体８１、絶縁体８９、絶縁体８８、絶縁体７８、絶縁体７７、絶縁体６６ｃ、絶縁体６４、絶縁体６３、および絶縁体６５には、プラグとして機能する導電体３１ａおよび導電体３２ａ、導電体３１ｂおよび導電体３２ｂ、導電体３１ｃおよび導電体３２ｃ、導電体３１ｄおよび導電体３２ｄ、導電体３１ｅおよび導電体３２ｅが設けられている。導電体３１ａおよび導電体３２ａは、下面が導電体１２２ａに接して、絶縁体８１、絶縁体８９、絶縁体８８、絶縁体７８、絶縁体７７、絶縁体６６ｃ、絶縁体６４、絶縁体６３、および絶縁体６５の開口の中に形成されている。導電体３１ｂおよび導電体３２ｂは、下面が導電体６８ａに接して、絶縁体８１、絶縁体８９、絶縁体８８、絶縁体７８、絶縁体７７および絶縁体６６ｃの開口の中に形成されている。導電体３１ｃおよび導電体３２ｃは、下面が導電体６８ｂに接して、絶縁体８１、絶縁体８９、絶縁体８８、絶縁体７８、絶縁体７７および絶縁体６６ｃの開口の中に形成されている。導電体３１ｄおよび導電体３２ｄは、下面が導電体１２２ｂに接して、絶縁体８１、絶縁体８９、絶縁体８８、絶縁体７８、絶縁体７７、絶縁体６６ｃ、絶縁体６４、絶縁体６３、および絶縁体６５の開口の中に形成されている。導電体３１ｅおよび導電体３２ｅは、下面が導電体１２２ｃに接して、絶縁体８１、絶縁体８９、絶縁体８８、絶縁体７８、絶縁体７７、絶縁体６６ｃ、絶縁体６４、絶縁体６３、および絶縁体６５の開口の中に形成されている。
【０３０９】
ここで、導電体３１ａ乃至導電体３１ｅは、図２（Ａ）および（Ｂ）に示す窒素を有する金属２０ａに用いることができる導電体を用いればよい。導電体３１ａ乃至導電体３１ｅをこのような構造にすることにより、上述の各開口部を導電体３１ａ乃至導電体３１ｅで塞ぐ形状にすることができる。導電体３１ａ乃至導電体３１ｅは水素および水の拡散をブロックする機能を有しているため、導電体３２ａ乃至導電体３２ｅを介して、トランジスタ６０ａに水素または水などの不純物が拡散することを防ぐことができる。また、導電体３２ａ乃至導電体３２ｅは、図２（Ａ）および（Ｂ）に示す導電体２１ａに用いることができる導電体を用いればよい。
【０３１０】
絶縁体８１の上に、導電体３３ａ、導電体３３ｂ、導電体８２および導電体３３ｅが形成されている。ここで、導電体８２は素子層４０の容量素子８０ａの電極の一方である。導電体３３ａは導電体３１ａおよび導電体３２ａの露出した上面と接し、導電体３３ｂは導電体３１ｂおよび導電体３２ｂの露出した上面と接し、導電体８２は導電体３１ｃおよび導電体３２ｃ並びに導電体３１ｄおよび導電体３２ｄの露出した上面と接し、導電体３３ｅは導電体３１ｅおよび導電体３２ｅの露出した上面と接している。
【０３１１】
ここで、導電体３３ａ、導電体３３ｂおよび導電体３３ｅは、導電体８２に用いることができる導電体を用いればよい。
【０３１２】
なお、図１９に示す断面図では、導電体７４、導電体６２ｂと接続される配線およびプラグが図示されていないが、別途設けることができる。
【０３１３】
素子層４０は、図１７（Ａ）に示す容量素子８０ａが設けられたものであり、絶縁体８１、導電体８２、絶縁体８３、導電体８４および絶縁体８５については、上記の記載を参酌することができる。
【０３１４】
素子層４０には、プラグとして機能する導電体４１ａおよび導電体４２ａ、導電体４１ｂおよび導電体４２ｂ、導電体４１ｃおよび導電体４２ｃ、導電体４１ｄおよび導電体４２ｄが設けられている。導電体４１ａおよび導電体４２ａは、下面が導電体３３ａに接して、絶縁体８３および絶縁体８５の開口の中に形成されている。導電体４１ｂおよび導電体４２ｂは、下面が導電体３３ｂに接して、絶縁体８３および絶縁体８５の開口の中に形成されている。導電体４１ｃおよび導電体４２ｃは、下面が導電体８４に接して、絶縁体８５の開口の中に形成されている。導電体４１ｄおよび導電体４２ｄは、下面が導電体３３ｅに接して、絶縁体８３および絶縁体８５の開口の中に形成されている。
【０３１５】
ここで、導電体４１ａ乃至導電体４１ｄは、図２（Ａ）および（Ｂ）に示す窒素を有する金属２０ａに用いることができる導電体を用いればよい。また、導電体４２ａ乃至導電体４２ｄは、図２（Ａ）および（Ｂ）に示す導電体２１ａに用いることができる導電体を用いればよい。
【０３１６】
配線として機能する導電体４３ａ乃至導電体４３ｄは、絶縁体８５の上に形成されている。導電体４３ａは導電体４１ａおよび導電体４２ａの露出した上面と接し、導電体４３ｂは導電体４１ｂおよび導電体４２ｂの露出した上面と接し、導電体４３ｃは導電体４１ｃおよび導電体４２ｃの露出した上面と接し、導電体４３ｄは導電体４１ｄおよび導電体４２ｄの露出した上面と接している。
【０３１７】
ここで、導電体４３ａ乃至導電体４３ｄは、導電体３３ａ、導電体３３ｂおよび導電体３３ｅに用いることができる導電体を用いればよい。また、導電体４３ａ乃至導電体４３ｄは、素子層３０の上に成膜されるため、導電体４３ａ乃至導電体４３ｄの成膜後には高温の熱処理を行う必要がない場合がある。よって、導電体４３ａ乃至導電体４３ｄとして、例えば、アルミニウム、銅などの耐熱性が低いが、低抵抗である金属材料を用いることにより、配線抵抗を低くすることができる。
【０３１８】
絶縁体８５の上に導電体４３ａ乃至導電体４３ｄを覆って絶縁体１３４が形成される。絶縁体１３４は、絶縁体８５に用いることができる絶縁体を用いればよい。
【０３１９】
絶縁体１３４には、プラグとして機能する導電体１３１および導電体１３２が設けられている。導電体１３１および導電体１３２は、下面が導電体４２ａに接して、絶縁体１３４の開口の中に形成されている。
【０３２０】
ここで、導電体１３１は、図２（Ａ）および（Ｂ）に示す窒素を有する金属２０ａに用いることができる導電体を用いればよい。また、導電体１３２は、図２（Ａ）および（Ｂ）に示す導電体２１ａに用いることができる導電体を用いればよい。
【０３２１】
配線として機能する導電体１３３は、絶縁体１３４の上に形成されている。導電体１３３は導電体１３１および導電体１３２の露出した上面と接している。ここで、導電体１３３は、導電体３３ａ、導電体３３ｂおよび導電体３３ｅに用いることができる導電体を用いればよい。
【０３２２】
絶縁体１３４の上に、導電体１３３の上に開口を有するように、絶縁体１３６が形成される。絶縁体１３６は、絶縁体１３４に用いることができる絶縁体を用いればよい。また、絶縁体１３６として、ポリイミドなどの有機絶縁膜を用いてもよい。
【０３２３】
また、図１９と異なる構成の半導体装置を図２３に示す。図２３はトランジスタ６０ａおよびトランジスタ９０ａのチャネル長方向Ｃ１−Ｃ２に対応する断面図である。なお、図２３では、トランジスタ６０ａとトランジスタ９０ａのチャネル長方向が平行になっているが、これに限られることなく、適宜設定することができる。
【０３２４】
絶縁体７７がトランジスタ６０ａを覆う様に配置されるところは、図１９に示す半導体装置と同様である。以下に図１９に示す半導体装置と異なる構成を説明する。
【０３２５】
絶縁体７７、絶縁体６６ｃ、絶縁体６４、絶縁体６３、および絶縁体６５には、プラグとして機能する導電体３１ａおよび導電体３２ａ、導電体３１ｂおよび導電体３２ｂ、導電体３１ｃおよび導電体３２ｃ、導電体３１ｄおよび導電体３２ｄ、導電体３１ｅおよび導電体３２ｅが設けられている。導電体３１ａおよび導電体３２ａは、下面が導電体１２２ａに接して、絶縁体７７、絶縁体６６ｃ、絶縁体６４、絶縁体６３、および絶縁体６５の開口の中に形成されている。導電体３１ｂおよび導電体３２ｂは、下面が導電体６８ａに接して、絶縁体７７および絶縁体６６ｃの開口の中に形成されている。導電体３１ｃおよび導電体３２ｃは、下面が導電体６８ｂに接して、絶縁体７７および絶縁体６６ｃの開口の中に形成されている。導電体３１ｄおよび導電体３２ｄは、下面が導電体１２２ｂに接して、絶縁体７７、絶縁体６６ｃ、絶縁体６４、絶縁体６３、および絶縁体６５の開口の中に形成されている。導電体３１ｅおよび導電体３２ｅは、下面が導電体１２２ｃに接して、絶縁体７７、絶縁体６６ｃ、絶縁体６４、絶縁体６３、および絶縁体６５の開口の中に形成されている。
【０３２６】
プラグとして機能する導電体３１ａおよび導電体３２ａ、導電体３１ｂおよび導電体３２ｂ、導電体３１ｃおよび導電体３２ｃ、導電体３１ｄおよび導電体３２ｄ、導電体３１ｅおよび導電体３２ｅのそれぞれの上面を覆うように、絶縁体５５ａ、絶縁体５５ｂ、絶縁体５５ｃ、絶縁体５５ｄおよび絶縁体５５ｅで覆われている。絶縁体５５ａ、絶縁体５５ｂ、絶縁体５５ｃ、絶縁体５５ｄおよび絶縁体５５ｅとしては、絶縁体７８と同様の絶縁体を用いることができるが、ＡＬＤ法で成膜することが好ましい。
【０３２７】
絶縁体５５ａ、絶縁体５５ｂ、絶縁体５５ｃ、絶縁体５５ｄおよび絶縁体５５ｅとしては、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物、または窒化タンタルなどの金属窒化物などを用いることが好ましい。特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中、および作製後において、水素、水分などの不純物のトランジスタ６０ａへの混入を防止することができる。
【０３２８】
絶縁体５５ａ上、絶縁体５５ｂ上、絶縁体５５ｃ上、絶縁体５５ｄ上、絶縁体５５ｅ上および絶縁体７７上には、絶縁体７８、絶縁体８８、絶縁体８９、および絶縁体８１が順に積層して設けられている。絶縁体７８の成膜によって、絶縁体７７に酸素を供給することができる。この酸素が過剰酸素となって絶縁体７７および絶縁体６６ｃなどを通り、半導体６６ｂに拡散して半導体６６ｂ中の欠陥を修復することができる。
【０３２９】
また、絶縁体７８、絶縁体８８、絶縁体８９、および絶縁体８１には、導電体３１ａ乃至導電体３１ｅおよび導電体３２ａ乃至導電体３２ｅが埋め込まれている。なお、導電体３１ａ乃至導電体３１ｅおよび導電体３２ａ乃至導電体３２ｅは、容量素子８０ａ、トランジスタ６０ａ、またはトランジスタ９０ａと電気的に接続するプラグ、または配線として機能を有する。導電体３１ａ乃至導電体３１ｅは、図２（Ａ）および（Ｂ）に示す窒素を有する金属２０ａに用いることができる導電体を用いればよい。また、導電体３２ａ乃至導電体３２ｅは、図２（Ａ）および（Ｂ）に示す導電体２１ａに用いることができる導電体を用いればよい。
【０３３０】
絶縁体８１、絶縁体８９、絶縁体８８、絶縁体７８、および絶縁体５５ｃには、プラグとして機能する導電体４１ｃおよび導電体４２ｃ、導電体４１ｄおよび導電体４２ｄが設けられている。導電体４１ｃおよび導電体４２ｃは、下面が導電体３２ｃに接して、絶縁体８１、絶縁体８９、絶縁体８８、絶縁体７８、および絶縁体５５ｃの開口の中に形成されている。導電体４１ｄおよび導電体４２ｄは、下面が導電体３２ｄに接して、絶縁体８１、絶縁体８９、絶縁体８８、絶縁体７８、および絶縁体５５ｄの開口の中に形成されている。また、導電体８７は、導電体４１ｃ、導電体４１ｄ、導電体４２ｃおよび導電体４２ｄの上面と接するように配されている。さらに導電体８７の上面と接する導電体８２ａおよび８２ｂが配されている。導電体８７、導電体８２ａおよび導電体８２ｂは、容量素子８０ａの一方の電極の機能を有する。
【０３３１】
絶縁体８１上、導電体８７上、導電体８２ａ上および導電体８２ｂ上には、絶縁体８３が設けられている。絶縁体８３は、容量素子８０ａの誘電体としての機能を有する。絶縁体８３は、絶縁体８３ａ、絶縁体８３ｂおよび絶縁体８３ｃの３層構造とすることができる。例えば絶縁体８３ａ、絶縁体８３ｂおよび絶縁体８３ｃをＡＬＤ法を用いて、絶縁体８３ａを酸化シリコン、絶縁体８３ｂを酸化アルミニウム、絶縁体８３ｃを酸化シリコンとしてもよい。
【０３３２】
絶縁体８３、絶縁体８１、絶縁体８９、絶縁体８８、絶縁体７８、および絶縁体５５ａには、プラグとして機能する導電体４１ａおよび導電体４２ａ、導電体４１ｂおよび導電体４２ｂ、導電体４１ｅおよび導電体４２ｅが設けられている。導電体４１ａおよび導電体４２ａは、下面が導電体３２ａに接して、絶縁体８３、絶縁体８１、絶縁体８９、絶縁体８８、絶縁体７８、および絶縁体５５ａの開口の中に形成されている。導電体４１ｂおよび導電体４２ｂは、下面が導電体３２ｂに接して、絶縁体８３、絶縁体８１、絶縁体８９、絶縁体８８、絶縁体７８、および絶縁体５５ｂの開口の中に形成されている。導電体４１ｅおよび導電体４２ｅは、下面が導電体３２ｅに接して、絶縁体８３、絶縁体８１、絶縁体８９、絶縁体８８、絶縁体７８、および絶縁体５５ｅの開口の中に形成されている。
【０３３３】
絶縁体８３上には、導電体４２ａの上面と接する領域を有する導電体４３ａが設けられている。また、絶縁体８３上には、導電体４２ｂの上面と接する領域を有する導電体４３ｂが設けられている。いる。また、絶縁体８３上には、導電体４２ｅの上面と接する領域を有する導電体４３ｃが設けられている。また、絶縁体８３上には、導電体８４が設けられている。なお、導電体８４は、容量素子８０ａの他方の電極の機能を有する。
【０３３４】
絶縁体８３上、導電体４３ａ上、導電体４３ｂ上、導電体４３ｃ上および導電体８４上に絶縁体１３４が設けられている。絶縁体１３４には、プラグとして機能する導電体１３１および１３２が設けられている。導電体１３１および１３２は、下面が導電体４３ａに接して、絶縁体１３４の開口の中に形成されている。
【０３３５】
ここで、導電体１３１は、図２（Ａ）および（Ｂ）に示す窒素を有する金属２０ａに用いることができる導電体を用いればよい。また、導電体１３２は、図２（Ａ）および（Ｂ）に示す導電体２１ａに用いることができる導電体を用いればよい。
【０３３６】
配線として機能する導電体１３３は、絶縁体１３４の上に形成されている。導電体１３３は導電体１３１および導電体１３２の露出した上面と接している。ここで、導電体１３３は、導電体３３ａ、導電体３３ｂおよび導電体３３ｅに用いることができる導電体を用いればよい。
【０３３７】
絶縁体１３４の上に、導電体１３３の上に開口を有するように、絶縁体１３６が形成される。絶縁体１３６は、絶縁体１３４に用いることができる絶縁体を用いればよい。また、絶縁体１３６として、ポリイミドなどの有機絶縁膜を用いてもよい。
【０３３８】
＜酸化物半導体膜を有するトランジスタの作製方法＞
【０３３９】
次に、図１２に示すトランジスタ６０ａのバックゲートとして機能する導電体６２ａおよび導電体６２ｂの上に酸化物半導体膜を有するトランジスタ６０ａを作製する方法について図２１および図２２に示す断面図を用いて説明する。図２１（Ａ）、図２１（Ｃ）、図２１（Ｅ）、図２２（Ａ）、図２２（Ｃ）および図２２（Ｅ）はトランジスタ６０ａのチャネル長方向Ａ１−Ａ２に対応する断面図であり、図２１（Ｂ）、図２１（Ｄ）、図２１（Ｆ）、図２２（Ｂ）、図２２（Ｄ）および図２２（Ｆ）はトランジスタ６０ａのチャネル幅方向Ａ３−Ａ４に対応する断面図である。
【０３４０】
まず、絶縁体６７、導電体６２ａおよび導電体６２ｂの上に絶縁体６５を成膜する。絶縁体６５としては上述の絶縁体を用いればよい。絶縁体６５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、絶縁体６５として、ＰＥＣＶＤ法を用いて酸化シリコンまたは酸化窒化シリコンなどを成膜すればよい。
【０３４１】
次に、絶縁体６５の上に絶縁体６３を成膜する。絶縁体６３としては上述の絶縁体を用いればよい。絶縁体６３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、絶縁体６３として、ＡＬＤ法を用いて酸化ハフニウムまたは酸化アルミニウムなどを成膜すればよい。
【０３４２】
次に、絶縁体６３の上に絶縁体６４を成膜する（図２１（Ａ）（Ｂ）参照）。絶縁体６４としては上述の絶縁体を用いればよい。絶縁体６４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、絶縁体６４として、ＰＥＣＶＤ法を用いて酸化シリコンまたは酸化窒化シリコンなどを成膜すればよい。また、絶縁体６５、絶縁体６３および絶縁体６４の成膜を大気中に露出せず、ＡＬＤ法を用いて連続的に行ってもよい。
【０３４３】
次に、加熱処理を行うことが好ましい。加熱処理を行うことで、絶縁体６５、絶縁体６３および絶縁体６４中の水、または水素をさらに低減させることができる。また、絶縁体６４に過剰酸素を有せしめることができる場合がある。加熱処理は、２５０℃以上６５０℃以下、好ましくは３５０℃以上４５０℃以下で行えばよい。さらに、トランジスタのバックゲートなる導電体６２ａなどに窒化タンタルを用いる場合、上記熱処理温度を３５０℃以上４１０℃以下、好ましくは３７０℃以上４００℃以下とすればよい。このような温度範囲で熱処理を行うことにより、窒化タンタルから水素が放出することを抑制できる。加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理によって、水素や水などの不純物を除去することなどができる。加熱処理は、ランプ加熱によるＲＴＡ装置を用いることもできる。ＲＴＡ装置による加熱処理は、炉と比べて短時間で済むため、生産性を高めるために有効である。
【０３４４】
次に、絶縁体６６ａとなる絶縁体６９ａを成膜する。絶縁体６９ａとしては上述の絶縁体６６ａとして用いることができる絶縁体または半導体などを用いればよい。絶縁体６９ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。また、絶縁体６９ａの成膜は、基板を加熱しながら行うことが好ましい。基板加熱の温度などは、例えば後述の加熱処理と同様にすればよい。
【０３４５】
次に、半導体６６ｂとなる半導体を成膜する。半導体６６ｂとなる半導体としては上述の半導体６６ｂとして用いることができる半導体を用いればよい。半導体６６ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。また、半導体６６ｂの成膜は、基板を加熱しながら行うことが好ましい。基板加熱の温度などは、例えば後述の加熱処理と同様にすればよい。なお、絶縁体６９ａの成膜と、半導体６６ｂとなる半導体の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる。
【０３４６】
次に、絶縁体６９ａおよび半導体６９ｂに加熱処理を行うことが好ましい。加熱処理を行うことで、絶縁体６６ａ、半導体６６ｂの水素濃度を低減させることができる場合がある。また、絶縁体６６ａおよび半導体６６ｂの酸素欠損を低減させることができる場合がある。加熱処理は、２５０℃以上６５０℃以下、好ましくは３５０℃以上４５０℃以下で行えばよい。さらに、トランジスタのバックゲートなる導電体６２ａなどに窒化タンタルを用いる場合、上記熱処理温度を３５０℃以上４１０℃以下、好ましくは３７０℃以上４００℃以下とすればよい。このような温度範囲で熱処理を行うことにより、窒化タンタルから水素が放出することを抑制できる。加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理によって、絶縁体６６ａおよび半導体６６ｂの結晶性を高めることや、水素や水などの不純物を除去することなどができる。加熱処理は、ランプ加熱によるＲＴＡ装置を用いることもできる。ＲＴＡ装置による加熱処理は、炉と比べて短時間で済むため、生産性を高めるために有効である。絶縁体６６ａおよび半導体６６ｂとして後述するＣＡＡＣ−ＯＳを用いる場合、加熱処理を行うことで、ピーク強度が高くなり、半値全幅が小さくなる。即ち、加熱処理によってＣＡＡＣ−ＯＳの結晶性が高くなる。
【０３４７】
当該加熱処理により、絶縁体６４から絶縁体６９ａおよび半導体６９ｂに酸素を供給することができる。絶縁体６４に対して加熱処理を行うことにより、極めて容易に酸素を絶縁体６６ａとなる絶縁体、および半導体６６ｂとなる半導体に供給することができる。
【０３４８】
ここで、絶縁体６３は、酸素をブロックするバリア膜として機能する。絶縁体６３が絶縁体６４の下に設けられていることにより、絶縁体６４中に拡散した酸素が絶縁体６４より下層に拡散することを防ぐことができる。
【０３４９】
このように絶縁体６６ａとなる絶縁体、および半導体６６ｂとなる半導体に酸素を供給し、酸素欠損を低減させることにより、欠陥準位密度の低い、高純度真性または実質的に高純度真性な酸化物半導体とすることができる。
【０３５０】
次に、導電体６８ａおよび導電体６８ｂとなる導電体６８を成膜する（図２１（Ｃ）（Ｄ）参照。）。導電体６８は上述の導電体６８ａおよび導電体６８ｂとして用いることができる導電体を用いればよい。導電体６８の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、導電体６８としてスパッタリング法を用いて窒化タンタルを成膜し、さらにその上にタングステンを成膜すればよい。
【０３５１】
次に、導電体６８の上にレジストなどを形成し、該レジストなどを用いて絶縁体６９ａ、半導体６９ｂおよび導電体６８を島状に加工し、島状の導電体６８、半導体６６ｂおよび絶縁体６６ａを形成する。
【０３５２】
次に、加熱処理を行ってもよい。加熱処理を行うことで、絶縁体６４、絶縁体６３および絶縁体６５、絶縁体６６ａおよび半導体６６ｂ中の水、または水素をさらに低減させることができる。加熱処理は、２５０℃以上６５０℃以下、好ましくは３５０℃以上４５０℃以下で行えばよい。さらに、トランジスタのバックゲートなる導電体６２ａなどに窒化タンタルを用いる場合、上記熱処理温度を３５０℃以上４１０℃以下、好ましくは３７０℃以上４００℃以下とすればよい。このような温度範囲で熱処理を行うことにより、窒化タンタルから水素が放出することを抑制できる。加熱処理は、不活性ガス雰囲気で行ってもよい。また、酸化性ガスを含む雰囲気で行ってもよい。加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理は、ランプ加熱によるＲＴＡ装置を用いることもできる。ＲＴＡ装置による加熱処理は、炉と比べて短時間で済むため、生産性を高めるために有効である。
【０３５３】
ここまで行った熱処理によって、水、水素などの酸化物半導体に影響を与える不純物を酸化物半導体の成膜前に低減させておくことができる。また、上述したように、絶縁体６１に形成されたビアホールを導電体１２１ａなどによって塞ぐことにより、絶縁体６１より下層に含まれる水素などの不純物が絶縁体６１より上層に拡散することを抑制することができる。さらに、酸化物半導体成膜後に行うプロセスの温度を導電体１２１ａなどから水素が放出される温度以下にすることによって、不純物の拡散による影響を小さくすることができる。
【０３５４】
絶縁体６６ａおよび半導体６６ｂを形成し、絶縁体６４の表面が露出されている段階で熱処理を行うことにより、絶縁体６６ａおよび半導体６６ｂに水、水素が供給されるのを抑制しながら、絶縁体６４、絶縁体６３および絶縁体６５中の水、または水素をさらに低減させることができる。
【０３５５】
また、上述の絶縁体６６ａおよび半導体６６ｂを形成する際に、水素および炭素などの不純物を含むエッチングガスなどを用いる場合、絶縁体６６ａおよび半導体６６ｂなどに水素および炭素などの不純物が取り込まれる場合がある。このように絶縁体６６ａおよび半導体６６ｂの形成後にさらに熱処理を行うことにより、エッチングの際に取り込まれた水素および炭素などの不純物を脱離させることができる。
【０３５６】
次に、島状の導電体６８の上にレジストなどを形成し、該レジストなどを用いて加工し、導電体６８ａおよび導電体６８ｂを形成する（図２１（Ｅ）（Ｆ）参照。）。
【０３５７】
また、半導体６６ｂの導電体６８ａまたは導電体６８ｂと接する領域において、低抵抗領域が形成されることがある。また、半導体６６ｂは、導電体６８ａと導電体６８ｂの間に、導電体６８ａまたは導電体６８ｂと重なった領域より厚さの薄い領域を有することがある。これは、導電体６８ａおよび導電体６８ｂを形成する際に、半導体６６ｂの上面の一部を除去することにより形成される。
【０３５８】
次に、絶縁体６４、絶縁体６６ａ、半導体６６ｂ、導電体６８ａおよび導電体６８ｂの上に、絶縁体６６ｃとなる絶縁体６９ｃを成膜する。絶縁体６９ｃとしては上述の絶縁体６６ｃなどとして用いることができる絶縁体または半導体などを用いればよい。絶縁体６６ｃの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。絶縁体６６ｃとなる絶縁体の成膜の前に、半導体６６ｂなどの表面をエッチングしても構わない。例えば、希ガスを含むプラズマを用いてエッチングすることができる。その後、大気に暴露することなく連続で絶縁体６６ｃとなる絶縁体を成膜することにより、半導体６６ｂと絶縁体６６ｃとの界面への不純物の混入を低減することができる。膜と膜との界面などに存在する不純物は、膜中の不純物よりも拡散しやすい場合がある。そのため、該不純物の混入を低減することにより、トランジスタに安定した電気特性を付与することができる。
【０３５９】
次に、絶縁体６９ｃの上に、絶縁体７２となる絶縁体７２ａを成膜する。絶縁体７２ａとしては上述の絶縁体７２として用いることができる絶縁体を用いればよい。絶縁体７２ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、絶縁体６９ｃとして、ＰＥＣＶＤ法を用いて酸化窒化シリコンなどを成膜すればよい。なお、絶縁体６９ｃの成膜と、絶縁体７２ａの成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる。
【０３６０】
次に、絶縁体７２の上に導電体７４となる導電体を成膜する。導電体７４となる導電体としては、上述の導電体７４として用いることができる導電体を用いればよい。導電体７４となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
例えば、導電体７４となる導電体としてＡＬＤ法を用いて窒化チタンを成膜し、さらにその上にスパッタリング法を用いて、逆スパッタ処理を行った後に窒化タンタルを成膜すればよい。
【０３６１】
次に、導電体７４となる導電体の上にレジストなどを形成し、該レジストなどを用いて加工し、導電体７４を形成する（図２２（Ａ）（Ｂ）参照）。
【０３６２】
次に、絶縁体７２ａの上に、絶縁体７９となる絶縁体を成膜する。絶縁体７９となる絶縁体としては上述の絶縁体７９として用いることができる絶縁体を用いればよい。絶縁体７９となる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、絶縁体７９となる絶縁体として、ＡＬＤ法を用いて酸化ガリウムまたは酸化アルミニウムなどを成膜すればよい。
【０３６３】
次に、絶縁体７９となる絶縁体の上にレジストなどを形成し、該レジストなどを用いて加工し、絶縁体７９を形成する（図２２（Ｃ）（Ｄ）参照）。
【０３６４】
次に、絶縁体６４、絶縁体７９、導電体６８ａおよび導電体６８ｂなどの上に、絶縁体７７を成膜する。絶縁体７７としては上述の絶縁体を用いればよい。上記のように、絶縁体７７は水素、水、窒素酸化物などの不純物が少ないことが好ましい。絶縁体７７の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、絶縁体７７として、ＰＥＣＶＤ法を用いて酸化窒化シリコンなどを成膜すればよい。
【０３６５】
次に、ＣＭＰ法などを用いて、絶縁体７７の上面の平坦性を向上させることが好ましい。
【０３６６】
ここで、図２０に示したように、リソグラフィー法などを用いてスクライブライン１３８と重なる領域近傍において、絶縁体６７、絶縁体６５、絶縁体６３、絶縁体６４および絶縁体７７に開口を形成することが好ましい。
【０３６７】
次に、絶縁体７７の上に絶縁体７８を成膜する。絶縁体７８としては上述の絶縁体を用いればよい（図２２（Ｅ）（Ｆ）参照）。絶縁体７８の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、図１７に示すスクライブライン１３８近傍では、上記開口において、絶縁体６７、絶縁体６５、絶縁体６３、絶縁体６４および絶縁体７７の側面を覆って絶縁体７８が成膜され、当該開口において絶縁体７８と絶縁体６１とが接する。
【０３６８】
絶縁体７８の成膜は、プラズマを用いて行うことが好ましく、スパッタリング法を用いて行うことがより好ましく、酸素を含む雰囲気下でスパッタリング法を用いて行うことがさらに好ましい。
【０３６９】
スパッタリング法としては、スパッタ用電源に直流電源を用いるＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）スパッタリング法、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法、スパッタ用電源に高周波電源を用いるＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）スパッタリング法を用いてもよい。また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法、成膜中に基板にも電圧をかけるバイアススパッタリング法、反応性ガス雰囲気で行う反応性スパッタリング法などを用いてもよい。また、上述のＰＥＳＰまたはＶＤＳＰを用いてもよい。なお、スパッタリングの酸素ガス流量や成膜電力は、酸素の添加量などに応じて適宜決定すればよい。
【０３７０】
ここで、絶縁体７８として、酸化アルミニウムなどの酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けることが好ましい。例えば、絶縁体７８としてスパッタリング法を用いて酸化アルミニウムを成膜すればよい。さらにその上にＡＬＤ法を用いて酸化アルミニウムを成膜することが好ましい。ＡＬＤ法を用いて成膜した酸化アルミニウムを用いることにより、ピンホールの形成をふせぐことができるので、絶縁体６１の水素および水に対するブロック性能をさらに向上させることができる。
【０３７１】
スパッタリング法で絶縁体７８の成膜を行うことにより、成膜と同時に絶縁体７７の表面（絶縁体７８成膜後は絶縁体７７と絶縁体７８の界面）近傍に酸素が添加される。ここで、酸素は、例えば、酸素ラジカルとして絶縁体７７に添加されるが、酸素が添加されるときの状態はこれに限定されない。酸素は、酸素原子、または酸素イオンなどの状態で絶縁体７７に添加されてもよい。なお、酸素の添加に伴い、絶縁体７７中に酸素が化学量論的組成を超えて含まれる場合があり、このときの酸素を過剰酸素と呼ぶこともできる。
【０３７２】
なお、絶縁体７８を成膜する際に、基板加熱を行うことが好ましい。基板加熱は、２５０℃以上６５０℃以下、好ましくは３５０℃以上４５０℃以下で行えばよい。さらに、トランジスタのバックゲートなる導電体６２ａなどに窒化タンタルを用いる場合、上記熱処理温度を３５０℃以上４１０℃以下、好ましくは３７０℃以上４００℃以下とすればよい。このような温度範囲で熱処理を行うことにより、窒化タンタルから水素が放出することを抑制できる。
【０３７３】
次に、加熱処理を行うことが好ましい。加熱処理を行うことにより、絶縁体６４または絶縁体７７に添加した酸素を拡散させ、絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃａ、絶縁体６６ｃｂに供給することができる。加熱処理は、２５０℃以上６５０℃以下、好ましくは３５０℃以上４５０℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。加熱処理は、ランプ加熱によるＲＴＡ装置を用いることもできる。
【０３７４】
また、当該加熱処理は、半導体６６ｂの成膜後の加熱処理よりも低い温度が好ましい。半導体６６ｂ成膜後の加熱処理との温度差は、２０℃以上１５０℃以下、好ましくは４０℃以上１００℃以下とする。これにより、絶縁体６４などから余分に過剰酸素（酸素）が放出することを抑えることができる。なお、絶縁体７８成膜後の加熱処理は、同等の加熱処理を各層の成膜時の加熱によって兼ねることができる場合（例えば絶縁体７８の成膜で同等の加熱が行われる場合）、行わなくてもよい場合がある。
【０３７５】
当該加熱処理により、絶縁体６４および絶縁体７７中に添加された酸素を絶縁体６４または絶縁体７２中に拡散させる。絶縁体７８は、絶縁体７７より酸素を透過させにくい絶縁体であり、酸素をブロックするバリア膜として機能する。このような絶縁体７８が絶縁体７７上に形成されているので、絶縁体７７中を拡散する酸素が絶縁体７７の上方に拡散せず、絶縁体７７を主に横方向または下方向に拡散していく。なお、基板加熱を行いながら絶縁体７８を加熱する場合、絶縁体６４および絶縁体７７中に添加と同時に酸素を拡散させることができる。
【０３７６】
絶縁体６４または絶縁体７７中を拡散する酸素は、絶縁体６６ａ、絶縁体６６ｃａ、絶縁体６６ｃｂおよび半導体６６ｂに供給される。このとき、酸素をブロックする機能を有する絶縁体６３が絶縁体６４の下に設けられていることにより、絶縁体６４中に拡散した酸素が絶縁体６４より下層に拡散することを防ぐことができる。さらに図２０に示すスクライブライン１３８近傍において、絶縁体７８および絶縁体６１によって、絶縁体７７の側面を覆っていることにより、酸素が絶縁体７８の外に拡散することを防ぎ、絶縁体７７を酸素で満たし、絶縁体７７から絶縁体６６ａ、半導体６６ｂ、絶縁体６６ｃに酸素を供給することができる。
【０３７７】
さらに、上記熱処理の際に、下層から拡散する水素、水などの不純物を絶縁体６１および絶縁体６１のビアホールに設けられた導電体１２１ａなどでブロックし、絶縁体７７の上面および側面から拡散する水素、および水などの不純物を絶縁体７８によって、ブロックすることができる。これにより、絶縁体６１および絶縁体７８で包み込まれた、絶縁体７７、絶縁体６６ａ、絶縁体６６ｃおよび半導体６６ｂなどにおいて、水素、水などの不純物の量を低減することができる。また、水素などの不純物は、絶縁体７７などにおいて、酸素と結合して水となり、酸素の拡散を妨げる場合がある。よって、絶縁体７７において、水素、水などの不純物の量を低減することによって、酸素の供給を促進させることができる。
【０３７８】
このようにして、絶縁体６６ａ、絶縁体６６ｃおよび半導体６６ｂ、特に半導体６６ｂでチャネルが形成される領域に、水、水素などの不純物の拡散を抑制して、酸素を効果的に供給することができる。このように絶縁体６６ａ、絶縁体６６ｃａ、絶縁体６６ｃｂおよび半導体６６ｂに酸素を供給し、酸素欠損を低減させることにより、欠陥準位密度の低い、高純度真性または実質的に高純度真性な酸化物半導体とすることができる。
【０３７９】
なお、絶縁体７８成膜後の加熱処理は、絶縁体７８成膜後ならばいつ行ってもよい。例えば、絶縁体１１９の成膜後に行ってもよい。
【０３８０】
このようにして、トランジスタ６０ａを形成することができる。
【０３８１】
このようにして、本実施の形態に示す半導体装置の作製方法を用いることで、安定した電気特性を有するトランジスタを有する半導体装置を提供することができる。また、本実施の形態に示す半導体装置の作製方法を用いることで、非導通時のリーク電流の小さいトランジスタを有する半導体装置を提供することができる。また、本実施の形態に示す半導体装置の作製方法を用いることで、ノーマリーオフの電気特性を有するトランジスタを有する半導体装置を提供することができる。また、本実施の形態に示す半導体装置の作製方法を用いることで、信頼性の高いトランジスタを有する半導体装置を提供することができる。
【０３８２】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【０３８３】
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体の詳細について、以下説明する。
【０３８４】
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
【０３８５】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０３８６】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
【０３８７】
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
【０３８８】
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ  ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ  ＯＳは、物性的に非晶質酸化物半導体に近い。
【０３８９】
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０３９０】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
【０３９１】
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２４（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
【０３９２】
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２４（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図２４（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０３９３】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２４（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２４（Ｅ）に示す。図２４（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２４（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２４（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
【０３９４】
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０３９５】
図２５（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
【０３９６】
図２５（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０３９７】
また、図２５（Ｂ）および図２５（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２５（Ｄ）および図２５（Ｅ）は、それぞれ図２５（Ｂ）および図２５（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図２５（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
【０３９８】
図２５（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
【０３９９】
図２５（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０４００】
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ  ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ  ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
【０４０１】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０４０２】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０４０３】
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
【０４０４】
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
【０４０５】
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図２６（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図２６（Ｂ）に示す。図２６（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
【０４０６】
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図２６（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
【０４０７】
図２６（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０４０８】
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０４０９】
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０４１０】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０４１１】
＜ａ−ｌｉｋｅ  ＯＳ＞
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
【０４１２】
図２７に、ａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図２７（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図２７（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図２７（Ａ）および図２７（Ｂ）より、ａ−ｌｉｋｅ  ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
【０４１３】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
【０４１４】
試料として、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０４１５】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
【０４１６】
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０４１７】
図２８は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図２８より、ａ−ｌｉｋｅ  ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図２８より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図２８より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
【０４１８】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０４１９】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
【０４２０】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
【０４２１】
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０４２２】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０４２３】
＜酸化物半導体のキャリア密度＞
次に、酸化物半導体のキャリア密度について、以下に説明を行う。
【０４２４】
酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。
【０４２５】
酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
【０４２６】
ここで、酸化物半導体をチャネル領域に用いるトランジスタを考える。
【０４２７】
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好ましい。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体のキャリア密度としては、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
【０４２８】
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くなる。
【０４２９】
上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称してもよい。
【０４３０】
実質的に真性の酸化物半導体のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
【０４３１】
以上、本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【０４３２】
（実施の形態３）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例について説明する。
【０４３３】
＜回路＞
以下では、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例について説明する。
【０４３４】
＜ＣＭＯＳインバータ＞
図２９（Ａ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭＯＳインバータの構成を示している。ここで、図２９（Ａ）に示す回路は、トランジスタ２２００を図１２に示すトランジスタ６０ａまたは図１３に示すトランジスタ６０ｂを用いて形成することができ、トランジスタ２１００を図１８に示すトランジスタ９０ａまたはトランジスタ９０ｂを用いて形成することができる。
【０４３５】
図２９（Ａ）に示した半導体装置は、半導体基板を用いてｐチャネル型トランジスタを作製し、その上方にｎチャネル型トランジスタを作製することにより、素子の占有面積を縮小することができる。即ち、半導体装置の集積度を高くすることができる。また、ｎチャネル型トランジスタと、ｐチャネル型トランジスタとを同一の半導体基板を用いて作製した場合と比べて、工程を簡略化することができるため、半導体装置の生産性を高くすることができる。また、半導体装置の歩留まりを高くすることができる。また、ｐチャネル型トランジスタは、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域、シャロートレンチ構造、歪み設計などの複雑な工程を省略できる場合がある。そのため、ｎチャネル型トランジスタを、半導体基板を用いて作製する場合と比べて、生産性および歩留まりを高くすることができる場合がある。
【０４３６】
＜ＣＭＯＳアナログスイッチ＞
また図２９（Ｂ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるＣＭＯＳアナログスイッチとして機能させることができる。ここで、図２９（Ｂ）に示す回路は、トランジスタ２２００を図１２に示すトランジスタ６０ａまたは図１３に示すトランジスタ６０ｂを用いて形成することができ、トランジスタ２１００を図１５に示すトランジスタ９０ａまたはトランジスタ９０ｂを用いて形成することができる。
【０４３７】
＜記憶装置１＞
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図３０に示す。
【０４３８】
図３０（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２の半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、トランジスタ３３００としては、上述のトランジスタ２１００と同様のトランジスタを用いることができる。ここで、トランジスタ３２００を上記素子層５０で構成し、トランジスタ３３００を上記素子層３０で構成し、容量素子３４００を上記素子層４０で構成することで、図３０（Ａ）に示す回路は、図１９に示す半導体装置などで形成することができる。
【０４３９】
トランジスタ３３００は、オフ電流の小さいトランジスタが好ましい。トランジスタ３３００は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジスタ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装置となる。
【０４４０】
図３０（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的に接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続される。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続されている。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース、ドレインの他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気的に接続されている。
【０４４１】
図３０（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
【０４４２】
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および容量素子３４００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００が非導通状態となる電位にして、トランジスタ３３００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
【０４４３】
トランジスタ３３００のオフ電流が小さいため、ノードＦＧの電荷は長期間にわたって保持される。
【０４４４】
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
【０４４５】
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。または、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
【０４４６】
なお、上記においては、２種類の電荷をノードＦＧに保持する例について示したが、本発明に係る半導体装置はこれに限られるものではない。例えば、半導体装置のノードＦＧに３種類以上の電荷をノードに保持できる構成としてもよい。このような構成とすることにより、当該半導体装置を多値化して記憶容量の増大を図ることができる。
【０４４７】
＜記憶装置２＞
図３０（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図３０（Ａ）に示した半導体装置と異なる。この場合も図３０（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。ここで、図３０（Ｂ）に示す回路は、トランジスタ３３００を図１２に示すトランジスタ６０ａまたは図１３に示すトランジスタ６０ｂを用いて形成することができ、容量素子３４００を図１７に示す容量素子８０ａなどを用いて形成することができる。さらに、図３０（Ｂ）に示す半導体装置の下層にセンスアンプなどを設ける構成としてもよく、その場合、図１８に示すトランジスタ９０ａまたはトランジスタ９０ｂを用いて形成することができる。
【０４４８】
図３０（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジスタ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって、異なる値をとる。
【０４４９】
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０４５０】
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
【０４５１】
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
【０４５２】
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０４５３】
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
【０４５４】
＜記憶装置３＞
図３０（Ａ）に示す半導体装置（記憶装置）の変形例について、図３１に示す回路図を用いて説明する。
【０４５５】
図３１に示す半導体装置は、トランジスタ４１００乃至トランジスタ４４００と、容量素子４５００および容量素子４６００と、を有する。ここでトランジスタ４１００は、上述のトランジスタ３２００と同様のトランジスタを用いることができ、トランジスタ４２００乃至４４００は、上述のトランジスタ３３００と同様のトランジスタを用いることができる。なお、図３１に示す半導体装置は、図３１では図示を省略したが、マトリクス状に複数設けられる。図３１に示す半導体装置は、配線４００１、配線４００３、配線４００５乃至４００９に与える信号または電位に従って、データ電圧の書き込み、読み出しを制御することができる。ここで、図３１に示す回路は、トランジスタ４１００を図１８に示すトランジスタ９０ａまたはトランジスタ９０ｂを用いて形成することができ、トランジスタ４２００、トランジスタ４３００およびトランジスタ４４００を図１２に示すトランジスタ６０ａまたは図１３に示すトランジスタ６０ｂを用いて形成することができ、容量素子４５００および容量素子４６００を図１７に示す容量素子８０ａを用いて形成することができる。
【０４５６】
トランジスタ４１００のソースまたはドレインの一方は、配線４００３に接続される。トランジスタ４１００のソースまたはドレインの他方は、配線４００１に接続される。なお図３３では、トランジスタ４１００の導電型をｐチャネル型として示すが、ｎチャネル型でもよい。
【０４５７】
図３１に示す半導体装置は、２つのデータ保持部を有する。例えば第１のデータ保持部は、ノードＦＧ１に接続されるトランジスタ４４００のソースまたはドレインの一方、容量素子４６００の一方の電極、およびトランジスタ４２００のソースまたはドレインの一方の間で電荷を保持する。また、第２のデータ保持部は、ノードＦＧ２に接続されるトランジスタ４１００のゲート、トランジスタ４２００のソースまたはドレインの他方、トランジスタ４３００のソースまたはドレインの一方、および容量素子４５００の一方の電極の間で電荷を保持する。
【０４５８】
トランジスタ４３００のソースまたはドレインの他方は、配線４００３に接続される。トランジスタ４４００のソースまたはドレインの他方は、配線４００１に接続される。トランジスタ４４００のゲートは、配線４００５に接続される。トランジスタ４２００のゲートは、配線４００６に接続される。トランジスタ４３００のゲートは、配線４００７に接続される。容量素子４６００の他方の電極は、配線４００８に接続される。容量素子４５００の他方の電極は、配線４００９に接続される。
【０４５９】
トランジスタ４２００乃至４４００は、データ電圧の書き込みと電荷の保持を制御するスイッチとしての機能を有する。なおトランジスタ４２００乃至４４００は、非導通状態においてソースとドレインとの間を流れる電流（オフ電流）が低いトランジスタが用いられることが好適である。オフ電流が少ないトランジスタとしては、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）であることが好ましい。ＯＳトランジスタは、オフ電流が低い、シリコンを有するトランジスタと重ねて作製できる等の利点がある。なお図３３では、トランジスタ４２００乃至１４の導電型をｎチャネル型として示すが、ｐチャネル型でもよい。
【０４６０】
トランジスタ４２００およびトランジスタ４３００と、トランジスタ４４００とは、酸化物半導体を用いたトランジスタであっても別層に設けることが好ましい。すなわち、図３１に示す半導体装置は、図３１に示すように、トランジスタ４１００を有する第１の層４０２１と、トランジスタ４２００およびトランジスタ４３００を有する第２の層４０２２と、トランジスタ４４００を有する第３の層４０２３と、で構成されることが好ましい。トランジスタを有する層を積層して設けることで、回路面積を縮小することができ、半導体装置の小型化を図ることができる。
【０４６１】
次いで、図３１に示す半導体装置への情報の書き込み動作について説明する。
【０４６２】
最初に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、書き込み動作１とよぶ。）について説明する。なお、以下において、ノードＦＧ１に接続されるデータ保持部に書きこむデータ電圧をＶＤ１とし、トランジスタ４１００の閾値電圧をＶｔｈとする。
【０４６３】
書き込み動作１では、配線４００３をＶＤ１とし、配線４００１を接地電位とした後に、電気的に浮遊状態とする。また配線４００５、４００６をハイレベルにする。また配線４００７乃至４００９をローレベルにする。すると、電気的に浮遊状態にあるノードＦＧ２の電位が上昇し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４００１の電位が上昇する。またトランジスタ４４００、トランジスタ４２００が導通状態となる。そのため、配線４００１の電位の上昇につれて、ノードＦＧ１、ＦＧ２の電位が上昇する。ノードＦＧ２の電位が上昇し、トランジスタ４１００でゲートとソースとの間の電圧（Ｖｇｓ）がトランジスタ４１００の閾値電圧Ｖｔｈになると、トランジスタ４１００を流れる電流が小さくなる。そのため、配線４００１、ノードＦＧ１、ＦＧ２の電位の上昇は止まり、ＶＤ１からＶｔｈだけ下がった「ＶＤ１−Ｖｔｈ」で一定となる。
【０４６４】
つまり、配線４００３に与えたＶＤ１は、トランジスタ４１００に電流が流れることで、配線４００１に与えられ、ノードＦＧ１、ＦＧ２の電位が上昇する。電位の上昇によって、ノードＦＧ２の電位が「ＶＤ１−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓがＶｔｈとなるため、電流が止まる。
【０４６５】
次に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、書き込み動作２とよぶ。）について説明する。なお、ノードＦＧ２に接続されるデータ保持部に書きこむデータ電圧をＶＤ２として説明する。
【０４６６】
書き込み動作２では、配線４００１をＶＤ２とし、配線４００３を接地電位とした後に、電気的に浮遊状態とする。また配線４００７をハイレベルにする。また配線４００５、４００６、４００８、４００９をローレベルにする。トランジスタ４３００を導通状態として配線４００３をローレベルにする。そのため、ノードＦＧ２の電位もローレベルにまで低下し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４００３の電位が上昇する。またトランジスタ４３００が導通状態となる。そのため、配線４００３の電位の上昇につれて、ノードＦＧ２の電位が上昇する。ノードＦＧ２の電位が上昇し、トランジスタ４１００でＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が小さくなる。そのため、配線４００３、ＦＧ２の電位の上昇は止まり、ＶＤ２からＶｔｈだけ下がった「ＶＤ２−Ｖｔｈ」で一定となる。
【０４６７】
つまり、配線４００１に与えたＶＤ２は、トランジスタ４１００に電流が流れることで、配線４００３に与えられ、ノードＦＧ２の電位が上昇する。電位の上昇によって、ノードＦＧ２の電位が「ＶＤ２−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓがＶｔｈとなるため、電流が止まる。このとき、ノードＦＧ１の電位は、トランジスタ４２００、４４００共に非導通状態であり、書き込み動作１で書きこんだ「ＶＤ１−Ｖｔｈ」が保持される。
【０４６８】
図３３に示す半導体装置では、複数のデータ保持部にデータ電圧を書きこんだのち、配線４００９をハイレベルにして、ノードＦＧ１、ＦＧ２の電位を上昇させる。そして、各トランジスタを非導通状態として、電荷の移動をなくし、書きこんだデータ電圧を保持する。
【０４６９】
以上説明したノードＦＧ１、ＦＧ２へのデータ電圧の書き込み動作によって、複数のデータ保持部にデータ電圧を保持させることができる。なお書きこまれる電位として、「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を一例として挙げて説明したが、これらは多値のデータに対応するデータ電圧である。そのため、それぞれのデータ保持部で４ビットのデータを保持する場合、１６値の「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を取り得る。
【０４７０】
次いで、図３１に示す半導体装置からの情報の読み出し動作について説明する。
【０４７１】
最初に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の読み出し動作（以下、読み出し動作１とよぶ。）について説明する。
【０４７２】
読み出し動作１では、プリチャージを行ってから電気的に浮遊状態とした、配線４００３を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９をローレベルとして、電気的に浮遊状態にあるノードＦＧ２の電位を「ＶＤ２−Ｖｔｈ」とする。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００のＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ２−Ｖｔｈ」からＶｔｈだけ大きい値である「ＶＤ２」となる。この配線４００３の電位は、ノードＦＧ２に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデータ電圧はＡ／Ｄ変換を行い、ノードＦＧ２に接続されるデータ保持部のデータを取得する。
【０４７３】
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレベルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が流れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ２」となる。トランジスタ４１００では、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」との間のＶｇｓがＶｔｈとなるため、電流が止まる。そして、配線４００３には、書き込み動作２で書きこんだ「ＶＤ２」が読み出される。
【０４７４】
ノードＦＧ２に接続されるデータ保持部のデータを取得したら、トランジスタ４３００を導通状態として、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」を放電させる。
【０４７５】
次に、ノードＦＧ１に保持される電荷をノードＦＧ２に分配し、ノードＦＧ１に接続されるデータ保持部のデータ電圧を、ノードＦＧ２に接続されるデータ保持部に移す。ここで、配線４００１、４００３をローレベルとする。配線４００６をハイレベルにする。また、配線４００５、配線４００７乃至４００９をローレベルにする。トランジスタ４２００が導通状態となることで、ノードＦＧ１の電荷が、ノードＦＧ２との間で分配される。
【０４７６】
ここで、電荷の分配後の電位は、書きこんだ電位「ＶＤ１−Ｖｔｈ」から低下する。そのため、容量素子４６００の容量値は、容量素子４５００の容量値よりも大きくしておくことが好ましい。あるいは、ノードＦＧ１に書きこむ電位「ＶＤ１−Ｖｔｈ」は、同じデータを表す電位「ＶＤ２−Ｖｔｈ」よりも大きくすることが好ましい。このように、容量値の比を変えること、予め書きこむ電位を大きくしておくことで、電荷の分配後の電位の低下を抑制することができる。電荷の分配による電位の変動については、後述する。
【０４７７】
次に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の読み出し動作（以下、読み出し動作２とよぶ。）について説明する。
【０４７８】
読み出し動作２では、プリチャージを行ってから電気的に浮遊状態とした、配線４００３を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９は、プリチャージ時にハイレベルとして、その後ローレベルとする。配線４００９をローレベルとすることで、電気的に浮遊状態にあるノードＦＧ２を電位「ＶＤ１−Ｖｔｈ」とする。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００のＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ１−Ｖｔｈ」からＶｔｈだけ大きい値である「ＶＤ１」となる。この配線４００３の電位は、ノードＦＧ１に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデータ電圧はＡ／Ｄ変換を行い、ノードＦＧ１に接続されるデータ保持部のデータを取得する。以上が、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の読み出し動作である。
【０４７９】
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレベルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が流れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ１」となる。トランジスタ４１００では、ノードＦＧ２の「ＶＤ１−Ｖｔｈ」との間のＶｇｓがＶｔｈとなるため、電流が止まる。そして、配線４００３には、書き込み動作１で書きこんだ「ＶＤ１」が読み出される。
【０４８０】
以上説明したノードＦＧ１、ＦＧ２からのデータ電圧の読み出し動作によって、複数のデータ保持部からデータ電圧を読み出すことができる。例えば、ノードＦＧ１およびノードＦＧ２にそれぞれ４ビット（１６値）のデータを保持することで計８ビット（２５６値）のデータを保持することができる。また、図３１においては、第１の層４０２１乃至第３の層４０２３からなる構成としたが、さらに層を形成することによって、半導体装置の面積を増大させず記憶容量の増加を図ることができる。
【０４８１】
なお読み出される電位は、書きこんだデータ電圧よりＶｔｈだけ大きい電圧として読み出すことができる。そのため、書き込み動作で書きこんだ「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」のＶｔｈを相殺して読み出す構成とすることができる。その結果、メモリセルあたりの記憶容量を向上させるとともに、読み出されるデータを正しいデータに近づけることができるため、データの信頼性に優れたものとすることができる。
【０４８２】
＜記憶装置４＞
図３０（Ｃ）に示す半導体装置は、トランジスタ３５００、第６の配線３００６を有する点で図３０（Ａ）に示した半導体装置と異なる。この場合も図３０（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。また、トランジスタ３５００としては上記のトランジスタ３２００と同様のトランジスタを用いればよい。
ここで、トランジスタ３２００およびトランジスタ３５００を上記素子層５０で構成し、トランジスタ３３００を上記素子層３０で構成し、容量素子３４００を上記素子層４０で構成することで、図３０（Ａ）に示す回路は、図１９に示す半導体装置で形成することができる。ここで、図３０（Ｃ）に示す回路は、トランジスタ３２００およびトランジスタ３５００を図１８に示すトランジスタ９０ａまたはトランジスタ９０ｂを用いて形成することができ、トランジスタ３３００を図１２に示すトランジスタ６０ａまたは図１３に示すトランジスタ６０ｂを用いて形成することができ、容量素子３４００を図１７に示す容量素子８０ａを用いて形成することができる。
【０４８３】
第６の配線３００６は、トランジスタ３５００のゲートと電気的に接続され、トランジスタ３５００のソース、ドレインの一方はトランジスタ３２００のドレインと電気的に接続され、トランジスタ３５００のソース、ドレインの他方は第３の配線３００３と電気的に接続される。
【０４８４】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【０４８５】
（実施の形態４）
本実施の形態では、上述の実施の形態で説明したＯＳトランジスタを適用可能な回路構成の一例について、図３２乃至図３５を用いて説明する。
【０４８６】
図３２（Ａ）にインバータの回路図を示す。インバータ８００は、入力端子ＩＮに与える信号の論理を反転した信号を出力端子ＯＵＴから出力する。インバータ８００は、複数のＯＳトランジスタを有する。信号ＳＢＧは、ＯＳトランジスタの電気特性を切り替えることができる信号である。
【０４８７】
図３２（Ｂ）に、インバータ８００の一例を示す。インバータ８００は、ＯＳトランジスタ８１０、およびＯＳトランジスタ８２０を有する。インバータ８００は、ｎチャネル型トランジスタで作製することができるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭＯＳインバータ）を作製する場合と比較して、低コストで作製することが可能である。
【０４８８】
なおＯＳトランジスタを有するインバータ８００は、Ｓｉトランジスタで構成されるＣＭＯＳ上に配置することもできる。インバータ８００は、ＣＭＯＳの回路に重ねて配置できるため、インバータ８００を追加する分の回路面積の増加を抑えることができる。
【０４８９】
ＯＳトランジスタ８１０、８２０は、フロントゲートとして機能する第１ゲートと、バックゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する第１端子と、ソースまたはドレインの他方として機能する第２端子を有する。
【０４９０】
ＯＳトランジスタ８１０の第１ゲートは、第２端子に接続される。ＯＳトランジスタ８１０の第２ゲートは、信号ＳＢＧを供給する配線に接続される。ＯＳトランジスタ８１０の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ８１０の第２端子は、出力端子ＯＵＴに接続される。
【０４９１】
ＯＳトランジスタ８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第１端子は、出力端子ＯＵＴに接続される。ＯＳトランジスタ８２０の第２端子は、電圧ＶＳＳを与える配線に接続される。
【０４９２】
図３２（Ｃ）は、インバータ８００の動作を説明するためのタイミングチャートである。図３２（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、信号ＳＢＧの信号波形、およびＯＳトランジスタ８１０（ＦＥＴ８１０）の閾値電圧の変化について示している。
【０４９３】
信号ＳＢＧはＯＳトランジスタ８１０の第２ゲートに与えることで、ＯＳトランジスタ８１０の閾値電圧を制御することができる。
【０４９４】
信号ＳＢＧは、閾値電圧をマイナスシフトさせるための電圧ＶＢＧ＿Ａ、閾値電圧をプラスシフトさせるための電圧ＶＢＧ＿Ｂを有する。第２ゲートに電圧ＶＢＧ＿Ａを与えることで、ＯＳトランジスタ８１０は閾値電圧ＶＴＨ＿Ａにマイナスシフトさせることができる。また、第２ゲートに電圧ＶＢＧ＿Ｂを与えることで、ＯＳトランジスタ８１０は閾値電圧ＶＴＨ＿Ｂにプラスシフトさせることができる。
【０４９５】
前述の説明を可視化するために、図３３（Ａ）には、トランジスタの電気特性の一つである、Ｖｇ−Ｉｄカーブを示す。
【０４９６】
上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ａのように大きくすることで、図３３（Ａ）中の破線８４０で表される曲線にシフトさせることができる。また、上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ｂのように小さくすることで、図３３（Ａ）中の実線８４１で表される曲線にシフトさせることができる。図３３（Ａ）に示すように、ＯＳトランジスタ８１０は、信号ＳＢＧを電圧ＶＢＧ＿Ａあるいは電圧ＶＢＧ＿Ｂというように切り替えることで、閾値電圧をプラスシフトあるいはマイナスシフトさせることができる。
【０４９７】
閾値電圧を閾値電圧ＶＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができる。図３３（Ｂ）には、この状態を可視化して示す。図３３（Ｂ）に図示するように、ＯＳトランジスタ８１０に流れる電流ＩＢを極めて小さくすることができる。そのため、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧を急峻に下降させることができる。
【０４９８】
図３３（Ｂ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れにくい状態とすることができるため、図３２（Ｃ）に示すタイミングチャートにおける出力端子の信号波形８３１を急峻に変化させることができる。電圧ＶＤＤを与える配線と、電圧ＶＳＳを与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力での動作を行うことができる。
【０４９９】
また、閾値電圧を閾値電圧ＶＴＨ＿Ａにマイナスシフトさせることで、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができる。図３３（Ｃ）には、この状態を可視化して示す。図３３（Ｃ）に図示するように、このとき流れる電流ＩＡを少なくとも電流ＩＢよりも大きくすることができる。そのため、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
【０５００】
図３３（Ｃ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れやすい状態とすることができるため、図３２（Ｃ）に示すタイミングチャートにおける出力端子の信号波形８３２を急峻に変化させることができる。
【０５０１】
なお、信号ＳＢＧによるＯＳトランジスタ８１０の閾値電圧の制御は、ＯＳトランジスタ８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好ましい。例えば、図３２（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ１よりも前に、閾値電圧ＶＴＨ＿Ａから閾値電圧ＶＴＨ＿ＢにＯＳトランジスタ８１０の閾値電圧を切り替えることが好ましい。また、図３２（Ｃ）に図示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ２よりも前に、閾値電圧ＶＴＨ＿Ｂから閾値電圧ＶＴＨ＿ＡにＯＳトランジスタ８１０の閾値電圧を切り替えることが好ましい。
【０５０２】
なお図３２（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信号ＳＢＧを切り替える構成を示したが、別の構成としてもよい。たとえば閾値電圧を制御するための電圧は、フローティング状態としたＯＳトランジスタ８１０の第２ゲートに保持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図３４（Ａ）に示す。
【０５０３】
図３４（Ａ）では、図３２（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ８５０を有する。ＯＳトランジスタ８５０の第１端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。またＯＳトランジスタ８５０の第２端子は、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ８５０の第１ゲートは、信号ＳＦを与える配線に接続される。ＯＳトランジスタ８５０の第２ゲートは、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。
【０５０４】
図３４（Ａ）の動作について、図３４（Ｂ）のタイミングチャートを用いて説明する。
【０５０５】
ＯＳトランジスタ８１０の閾値電圧を制御するための電圧は、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ８１０の第２ゲートに与える構成とする。信号ＳＦをハイレベルとしてＯＳトランジスタ８５０をオン状態とし、ノードＮＢＧに閾値電圧を制御するための電圧ＶＢＧ＿Ｂを与える。
【０５０６】
ノードＮＢＧが電圧ＶＢＧ＿Ｂとなった後は、ＯＳトランジスタ８５０をオフ状態とする。ＯＳトランジスタ８５０は、オフ電流が極めて小さいため、オフ状態にし続けることで、ノードＮＢＧを非常にフローティング状態に近い状態にして、一旦ノードＮＢＧに保持させた電圧ＶＢＧ＿Ｂを保持することができる。そのため、ＯＳトランジスタ８５０の第２ゲートに電圧ＶＢＧ＿Ｂを与える動作の回数が減るため、電圧ＶＢＧ＿Ｂの書き換えに要する分の消費電力を小さくすることができる。
【０５０７】
なお図３２（Ｂ）および図３４（Ａ）の回路構成では、ＯＳトランジスタ８１０の第２ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成としてもよい。たとえば閾値電圧を制御するための電圧を、入力端子ＩＮに与える信号を基に生成し、ＯＳトランジスタ８１０の第２ゲートに与える構成としてもよい。当該構成を実現可能な回路構成の一例について、図３５（Ａ）に示す。
【０５０８】
図３５（Ａ）では、図３２（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトランジスタ８１０の第２ゲートとの間にＣＭＯＳインバータ８６０を有する。ＣＭＯＳインバータ８６０の入力端子は、入力端子ＩＮに接続さえる。ＣＭＯＳインバータ８６０の出力端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。
【０５０９】
図３５（Ａ）の動作について、図３５（Ｂ）のタイミングチャートを用いて説明する。図３５（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、ＣＭＯＳインバータ８６０の出力波形ＩＮ＿Ｂ、およびＯＳトランジスタ８１０（ＦＥＴ８１０）の閾値電圧の変化について示している。
【０５１０】
入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトランジスタ８１０の閾値電圧を制御する信号とすることができる。したがって、図３２（Ａ）乃至（Ｃ）で説明したように、ＯＳトランジスタ８１０の閾値電圧を制御できる。例えば、図３５（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態となる。このとき、出力波形ＩＮ＿Ｂはローレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができ、出力端子ＯＵＴの電圧を急峻に下降させることができる。
【０５１１】
また図３５（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができ、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
【０５１２】
以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータにおける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該構成とすることで、ＯＳトランジスタの閾値電圧を制御することができる。入力端子ＩＮに与える信号によってＯＳトランジスタの閾値電圧を制御することで、出力端子ＯＵＴの電圧を急峻に変化させることができる。また、電源電圧を与える配線間の貫通電流を小さくすることができる。そのため、低消費電力化を図ることができる。
【０５１３】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【０５１４】
（実施の形態５）
本実施の形態では、上述の実施の形態で説明したＯＳトランジスタを有する複数の回路を有する半導体装置の一例について、図３６乃至図４２を用いて説明する。
【０５１５】
図３６（Ａ）は、半導体装置９００のブロック図である。半導体装置９００は、電源回路９０１、回路９０２、電圧生成回路９０３、回路９０４、電圧生成回路９０５および回路９０６を有する。
【０５１６】
電源回路９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは、単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置９００の外部から与えられる電圧Ｖ０を基に生成することができる。半導体装置９００は、外部から与えられる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置９００は、外部から電源電圧を複数与えることなく動作することができる。
【０５１７】
回路９０２、９０４および９０６は、異なる電源電圧で動作する回路である。例えば回路９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）とを基に印加される電圧である。また、例えば回路９０４の電源電圧は、電圧ＶＰＯＧと電圧ＶＳＳ（ＶＰＯＧ＞ＶＯＲＧ）とを基に印加される電圧である。また、例えば回路９０６の電源電圧は、電圧ＶＯＲＧと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥＧ）とを基に印加される電圧である。なお電圧ＶＳＳは、グラウンド電位（ＧＮＤ）と等電位とすれば、電源回路９０１で生成する電圧の種類を削減できる。
【０５１８】
電圧生成回路９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路９０３は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。そのため、回路９０４を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
【０５１９】
電圧生成回路９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路９０５は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。そのため、回路９０６を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
【０５２０】
図３６（Ｂ）は電圧ＶＰＯＧで動作する回路９０４の一例、図３６（Ｃ）は回路９０４を動作させるための信号の波形の一例である。
【０５２１】
図３６（Ｂ）では、トランジスタ９１１を示している。トランジスタ９１１のゲートに与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、トランジスタ９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に電圧ＶＳＳとする。電圧ＶＰＯＧは、図３６（Ｃ）に図示するように、電圧ＶＯＲＧより大きい。そのため、トランジスタ９１１は、ソース（Ｓ）とドレイン（Ｄ）との間をより確実に導通状態にできる。その結果、回路９０４は、誤動作が低減された回路とすることができる。
【０５２２】
図３６（Ｄ）は電圧ＶＮＥＧで動作する回路９０６の一例、図３６（Ｅ）は回路９０６を動作させるための信号の波形の一例である。
【０５２３】
図３６（Ｄ）では、バックゲートを有するトランジスタ９１２を示している。トランジスタ９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生成される。当該信号は、トランジスタ９１１を導通状態とする動作時に電圧ＶＯＲＧ、非導通状態とする動作時に電圧ＶＳＳを基に生成される。また、トランジスタ９１２のバックゲートに与える信号は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図３６（Ｅ）に図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ９１２の閾値電圧は、プラスシフトするように制御することができる。そのため、トランジスタ９１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間を流れる電流を小さくできる。その結果、回路９０６は、誤動作が低減され、且つ低消費電力化が図られた回路とすることができる。
【０５２４】
なお電圧ＶＮＥＧは、トランジスタ９１２のバックゲートに直接与える構成としてもよい。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ９１２のゲートに与える信号を生成し、当該信号をトランジスタ９１２のバックゲートに与える構成としてもよい。
【０５２５】
また図３７（Ａ）、（Ｂ）には、図３６（Ｄ）、（Ｅ）の変形例を示す。
【０５２６】
図３７（Ａ）に示す回路図では、電圧生成回路９０５と、回路９０６と、の間に制御回路９２１によって導通状態が制御できるトランジスタ９２２を示す。トランジスタ９２２は、ｎチャネル型のＯＳトランジスタとする。制御回路９２１が出力する制御信号ＳＢＧは、トランジスタ９２２の導通状態を制御する信号である。また回路９０６が有するトランジスタ９１２Ａ、９１２Ｂは、トランジスタ９２２と同じＯＳトランジスタである。
【０５２７】
図３７（Ｂ）のタイミングチャートには、制御信号ＳＢＧの電位の変化を示し、トランジスタ９１２Ａ、９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で示す。制御信号ＳＢＧがハイレベルのときにトランジスタ９２２が導通状態となり、ノードＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノードＮＢＧが電気的にフローティングとなる。トランジスタ９２２は、ＯＳトランジスタであるため、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフローティングであっても、一旦与えた電圧ＶＮＥＧを保持することができる。
【０５２８】
また図３８（Ａ）には、上述した電圧生成回路９０３に適用可能な回路構成の一例を示す。図３８（Ａ）に示す電圧生成回路９０３は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電圧とすると、クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの５倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。
【０５２９】
また図３８（Ｂ）には、上述した電圧生成回路９０５に適用可能な回路構成の一例を示す。図３８（Ｂ）に示す電圧生成回路９０５は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電圧とすると、クロック信号ＣＬＫを与えることによって、グラウンド、すなわち電圧ＶＳＳから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＮＥＧを得ることができる。
【０５３０】
なお上述した電圧生成回路９０３の回路構成は、図３８（Ａ）で示す回路図の構成に限らない。電圧生成回路９０３の変形例を図３９（Ａ）乃至（Ｃ）、図４０（Ａ）、（Ｂ）に示す。
【０５３１】
図３９（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシタＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トランジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの４倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。図３９（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
【０５３２】
また図３９（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、キャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは、トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの２倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。図３９（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
【０５３３】
また図３９（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩ１１、トランジスタＭ１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、制御信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが昇圧された電圧ＶＰＯＧを得ることができる。図３９（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩ１１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行うことができる。
【０５３４】
また図４０（Ａ）に示す電圧生成回路９０３Ｄは、図３８（Ａ）に示す電圧生成回路９０３のダイオードＤ１乃至Ｄ５をダイオード接続したトランジスタＭ１６乃至Ｍ２０に置き換えた構成に相当する。図４０（Ａ）に示す電圧生成回路９０３Ｄは、トランジスタＭ１６乃至Ｍ２０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１乃至Ｃ５に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
【０５３５】
また図４０（Ｂ）に示す電圧生成回路９０３Ｅは、図４０（Ａ）に示す電圧生成回路９０３ＤのトランジスタＭ１６乃至Ｍ２０を、バックゲートを有するトランジスタＭ２１乃至Ｍ２５に置き換えた構成に相当する。図４０（Ｂ）に示す電圧生成回路９０３Ｅは、バックゲートにゲートと同じ電圧を与えることができるため、トランジスタを流れる電流量を増やすことができる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
【０５３６】
なお電圧生成回路９０３の変形例は、図３８（Ｂ）に示した電圧生成回路９０５にも適用可能である。この場合の回路図の構成を図４１（Ａ）乃至（Ｃ）、図４２（Ａ）、（Ｂ）に示す。図４１（Ａ）に示す電圧生成回路９０５Ａは、クロック信号ＣＬＫを与えることによって、電圧ＶＳＳから電圧ＶＯＲＧの３倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。また図４１（Ｂ）に示す電圧生成回路９０５Ａは、クロック信号ＣＬＫを与えることによって、電圧ＶＳＳから電圧ＶＯＲＧの２倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。
【０５３７】
図４１（Ａ）乃至（Ｃ）、図４２（Ａ）、（Ｂ）に示す電圧生成回路９０５Ａ乃至９０５Ｅでは、図３９（Ａ）乃至（Ｃ）、図４０（Ａ）、（Ｂ）に示す電圧生成回路９０３Ａ乃至９０３Ｅにおいて、各配線に与える電圧を変更すること、あるいは素子の配置を変更した構成に相当する。図４１（Ａ）乃至（Ｃ）、図４２（Ａ）、（Ｂ）に示す電圧生成回路９０５Ａ乃至９０５Ｅは、電圧生成回路９０３Ａ乃至９０３Ｅと同様に、効率的に電圧ＶＳＳから電圧ＶＮＥＧへの降圧を図ることができる。
【０５３８】
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を内部で生成することができる。そのため半導体装置は、外部から与える電源電圧の種類を削減できる。
【０５３９】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【０５４０】
（実施の形態６）
本実施の形態においては、本発明の一態様に係るトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵの一例について説明する。
【０５４１】
＜ＣＰＵの構成＞
【０５４２】
図４３に示す半導体装置４００は、ＣＰＵコア４０１、パワーマネージメントユニット４２１および周辺回路４２２を有する。パワーマネージメントユニット４２１は、パワーコントローラ４０２、およびパワースイッチ４０３を有する。周辺回路４２２は、キャッシュメモリを有するキャッシュ４０４、バスインターフェース（ＢＵＳ  Ｉ／Ｆ）４０５、及びデバッグインターフェース（Ｄｅｂｕｇ  Ｉ／Ｆ）４０６を有する。ＣＰＵコア４０１は、データバス４２３、制御装置４０７、ＰＣ（プログラムカウンタ）４０８、パイプラインレジスタ４０９、パイプラインレジスタ４１０、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ）４１１、及びレジスタファイル４１２を有する。ＣＰＵコア４０１と、キャッシュ４０４等の周辺回路４２２とのデータのやり取りは、データバス４２３を介して行われる。
【０５４３】
半導体装置（セル）は、パワーコントローラ４０２、制御装置４０７をはじめ、多くの論理回路に適用することができる。特に、スタンダードセルを用いて構成することができる全ての論理回路に適用することができる。その結果、小型の半導体装置４００を提供できる。また、消費電力低減することが可能な半導体装置４００を提供できる。また、動作速度を向上することが可能な半導体装置４００を提供できる。また、電源電圧の変動を低減することが可能な半導体装置４００を提供できる。
【０５４４】
半導体装置（セル）に、ｐチャネル型Ｓｉトランジスタと、先の実施の形態に記載の酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタとを用い、該半導体装置（セル）を半導体装置４００に適用することで、小型の半導体装置４００を提供できる。また、消費電力低減することが可能な半導体装置４００を提供できる。また、動作速度を向上することが可能な半導体装置４００を提供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低く抑えることができる。
【０５４５】
制御装置４０７は、ＰＣ４０８、パイプラインレジスタ４０９、パイプラインレジスタ４１０、ＡＬＵ４１１、レジスタファイル４１２、キャッシュ４０４、バスインターフェース４０５、デバッグインターフェース４０６、及びパワーコントローラ４０２の動作を統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命令をデコードし、実行する機能を有する。
【０５４６】
ＡＬＵ４１１は、四則演算、論理演算などの各種演算処理を行う機能を有する。
【０５４７】
キャッシュ４０４は、使用頻度の高いデータを一時的に記憶しておく機能を有する。ＰＣ４０８は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。なお、図４３では図示していないが、キャッシュ４０４には、キャッシュメモリの動作を制御するキャッシュコントローラが設けられている。
【０５４８】
パイプラインレジスタ４０９は、命令データを一時的に記憶する機能を有するレジスタである。
【０５４９】
レジスタファイル４１２は、汎用レジスタを含む複数のレジスタを有しており、メインメモリから読み出されたデータ、またはＡＬＵ４１１の演算処理の結果得られたデータ、などを記憶することができる。
【０５５０】
パイプラインレジスタ４１０は、ＡＬＵ４１１の演算処理に利用するデータ、またはＡＬＵ４１１の演算処理の結果得られたデータなどを一時的に記憶する機能を有するレジスタである。
【０５５１】
バスインターフェース４０５は、半導体装置４００と半導体装置４００の外部にある各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェース４０６は、デバッグの制御を行うための命令を半導体装置４００に入力するための信号の経路としての機能を有する。
【０５５２】
パワースイッチ４０３は、半導体装置４００が有する、パワーコントローラ４０２以外の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つかのパワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パワースイッチ４０３によって電源電圧の供給の有無が制御される。また、パワーコントローラ４０２はパワースイッチ４０３の動作を制御する機能を有する。
【０５５３】
上記構成を有する半導体装置４００は、パワーゲーティングを行うことが可能である。パワーゲーティングの動作の流れについて、一例を挙げて説明する。
【０５５４】
まず、ＣＰＵコア４０１が、電源電圧の供給を停止するタイミングを、パワーコントローラ４０２のレジスタに設定する。次いで、ＣＰＵコア４０１からパワーコントローラ４０２へ、パワーゲーティングを開始する旨の命令を送る。次いで、半導体装置４００内に含まれる各種レジスタとキャッシュ４０４が、データの退避を開始する。次いで、半導体装置４００が有するパワーコントローラ４０２以外の各種回路への電源電圧の供給が、パワースイッチ４０３により停止される。次いで、割込み信号がパワーコントローラ４０２に入力されることで、半導体装置４００が有する各種回路への電源電圧の供給が開始される。なお、パワーコントローラ４０２にカウンタを設けておき、電源電圧の供給が開始されるタイミングを、割込み信号の入力に依らずに、当該カウンタを用いて決めるようにしてもよい。次いで、各種レジスタとキャッシュ４０４が、データの復帰を開始する。次いで、制御装置４０７における命令の実行が再開される。
【０５５５】
このようなパワーゲーティングは、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において行うことができる。また、短い時間でも電源の供給を停止することができる。このため、空間的に、あるいは時間的に細かい粒度で消費電力の削減を行うことができる。
【０５５６】
パワーゲーティングを行う場合、ＣＰＵコア４０１や周辺回路４２２が保持する情報を短期間に退避できることが好ましい。そうすることで、短期間に電源のオンオフが可能となり、省電力の効果が大きくなる。
【０５５７】
ＣＰＵコア４０１や周辺回路４２２が保持する情報を短期間に退避するためには、フリップフロップ回路がその回路内でデータ退避できることが好ましい（バックアップ可能なフリップフロップ回路と呼ぶ）。また、ＳＲＡＭセルがセル内でデータ退避できることが好ましい（バックアップ可能なＳＲＡＭセルと呼ぶ）。バックアップ可能なフリップフロップ回路やＳＲＡＭセルは、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタを有することが好ましい。その結果、トランジスタが低いオフ電流を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは長期間電源供給なしに情報を保持することができる。また、トランジスタが高速なスイッチング速度を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは短期間のデータ退避および復帰が可能となる場合がある。
【０５５８】
バックアップ可能なフリップフロップ回路の例について、図４４を用いて説明する。
【０５５９】
図４４に示す半導体装置５００は、バックアップ可能なフリップフロップ回路の一例である。半導体装置５００は、第１の記憶回路５０１と、第２の記憶回路５０２と、第３の記憶回路５０３と、読み出し回路５０４と、を有する。半導体装置５００には、電位Ｖ１と電位Ｖ２の電位差が、電源電圧として供給される。電位Ｖ１と電位Ｖ２は一方がハイレベルであり、他方がローレベルである。以下、電位Ｖ１がローレベル、電位Ｖ２がハイレベルの場合を例に挙げて、半導体装置５００の構成例について説明するものとする。
【０５６０】
第１の記憶回路５０１は、半導体装置５００に電源電圧が供給されている期間において、データを含む信号Ｄが入力されると、当該データを保持する機能を有する。そして、半導体装置５００に電源電圧が供給されている期間において、第１の記憶回路５０１からは、保持されているデータを含む信号Ｑが出力される。一方、第１の記憶回路５０１は、半導体装置５００に電源電圧が供給されていない期間においては、データを保持することができない。すなわち、第１の記憶回路５０１は、揮発性の記憶回路と呼ぶことができる。
【０５６１】
第２の記憶回路５０２は、第１の記憶回路５０１に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。第３の記憶回路５０３は、第２の記憶回路５０２に保持されているデータを読み込記憶する（あるいは退避する）機能を有する。読み出し回路５０４は、第２の記憶回路５０２または第３の記憶回路５０３に保持されたデータを読み出して第１の記憶回路５０１に記憶する（あるいは復帰する）機能を有する。
【０５６２】
特に、第３の記憶回路５０３は、半導体装置５００に電源電圧が供給されてない期間においても、第２の記憶回路５０２に保持されているデータを読み込記憶する（あるいは退避する）機能を有する。
【０５６３】
図４４に示すように、第２の記憶回路５０２はトランジスタ５１２と容量素子５１９とを有する。第３の記憶回路５０３はトランジスタ５１３と、トランジスタ５１５と、容量素子５２０とを有する。読み出し回路５０４はトランジスタ５１０と、トランジスタ５１８と、トランジスタ５０９と、トランジスタ５１７と、を有する。
【０５６４】
トランジスタ５１２は、第１の記憶回路５０１に保持されているデータに応じた電荷を、容量素子５１９に充放電する機能を有する。トランジスタ５１２は、第１の記憶回路５０１に保持されているデータに応じた電荷を容量素子５１９に対して高速に充放電できることが望ましい。具体的には、トランジスタ５１２が、結晶性を有するシリコン（好ましくは多結晶シリコン、更に好ましくは単結晶シリコン）をチャネル形成領域に含むことが望ましい。
【０５６５】
トランジスタ５１３は、容量素子５１９に保持されている電荷に従って導通状態または非導通状態が選択される。トランジスタ５１５は、トランジスタ５１３が導通状態であるときに、配線５４４の電位に応じた電荷を容量素子５２０に充放電する機能を有する。トランジスタ５１５は、オフ電流が著しく小さいことが望ましい。具体的には、トランジスタ５１５が、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むことが望ましい。
【０５６６】
各素子の接続関係を具体的に説明すると、トランジスタ５１２のソース及びドレインの一方は、第１の記憶回路５０１に接続されている。トランジスタ５１２のソース及びドレインの他方は、容量素子５１９の一方の電極、トランジスタ５１３のゲート、及びトランジスタ５１８のゲートに接続されている。容量素子５１９の他方の電極は、配線５４２に接続されている。トランジスタ５１３のソース及びドレインの一方は、配線５４４に接続されている。トランジスタ５１３のソース及びドレインの他方は、トランジスタ５１５のソース及びドレインの一方に接続されている。トランジスタ５１５のソース及びドレインの他方は、容量素子５２０の一方の電極、及びトランジスタ５１０のゲートに接続されている。容量素子５２０の他方の電極は、配線５４３に接続されている。トランジスタ５１０のソース及びドレインの一方は、配線５４１に接続されている。トランジスタ５１０のソース及びドレインの他方は、トランジスタ５１８のソース及びドレインの一方に接続されている。トランジスタ５１８のソース及びドレインの他方は、トランジスタ５０９のソース及びドレインの一方に接続されている。トランジスタ５０９のソース及びドレインの他方は、トランジスタ５１７のソース及びドレインの一方、及び第１の記憶回路５０１に接続されている。トランジスタ５１７のソース及びドレインの他方は、配線５４０に接続されている。また、図４４においては、トランジスタ５０９のゲートは、トランジスタ５１７のゲートと接続されているが、トランジスタ５０９のゲートは、必ずしもトランジスタ５１７のゲートと接続されていなくてもよい。
【０５６７】
トランジスタ５１５に先の実施の形態で例示したトランジスタを適用することができる。トランジスタ５１５のオフ電流が小さいために、半導体装置５００は、長期間電源供給なしに情報を保持することができる。トランジスタ５１５のスイッチング特性が良好であるために、半導体装置５００は、高速のバックアップとリカバリを行うことができる。
【０５６８】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
（実施の形態７）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した撮像装置の一例について説明する。
【０５６９】
＜撮像装置＞
以下では、本発明の一態様に係る撮像装置について説明する。
【０５７０】
図４５（Ａ）は、本発明の一態様に係る撮像装置２００の例を示す平面図である。撮像装置２００は、画素部２１０と、画素部２１０を駆動するための周辺回路２６０と、周辺回路２７０、周辺回路２８０と、周辺回路２９０と、を有する。画素部２１０は、ｐ行ｑ列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２１１を有する。周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０は、それぞれ複数の画素２１１に接続し、複数の画素２１１を駆動するための信号を供給する機能を有する。なお、本明細書等において、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合がある。例えば、周辺回路２６０は周辺回路の一部といえる。
【０５７１】
また、撮像装置２００は、光源２９１を有することが好ましい。光源２９１は、検出光Ｐ１を放射することができる。
【０５７２】
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の１つを有する。また、周辺回路は、画素部２１０を形成する基板上に形成してもよい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。なお、周辺回路は、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０のいずれか一以上を省略してもよい。
【０５７３】
また、図４５（Ｂ）に示すように、撮像装置２００が有する画素部２１０において、画素２１１を傾けて配置してもよい。画素２１１を傾けて配置することにより、行方向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２００における撮像の品質をより高めることができる。
【０５７４】
＜画素の構成例１＞
撮像装置２００が有する１つの画素２１１を複数の副画素２１２で構成し、それぞれの副画素２１２に特定の波長域の光を透過するフィルタ（カラーフィルタ）を組み合わせることで、カラー画像表示を実現するための情報を取得することができる。
【０５７５】
図４６（Ａ）は、カラー画像を取得するための画素２１１の一例を示す平面図である。図４６（Ａ）に示す画素２１１は、赤（Ｒ）の波長域の光を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｒ」ともいう）、緑（Ｇ）の波長域の光を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｇ」ともいう）および青（Ｂ）の波長域の光を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｂ」ともいう）を有する。副画素２１２は、フォトセンサとして機能させることができる。
【０５７６】
副画素２１２（副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂ）は、配線２３１、配線２４７、配線２４８、配線２４９、配線２５０と電気的に接続される。また、副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂは、それぞれが独立した配線２５３に接続している。また、本明細書等において、例えばｎ行目の画素２１１に接続された配線２４８、配線２４９、および配線２５０を、それぞれ配線２４８［ｎ］、配線２４９［ｎ］、および配線２５０［ｎ］と記載する。また、例えばｍ列目の画素２１１に接続された配線２５３を、配線２５３［ｍ］と記載する。なお、図４８（Ａ）において、ｍ列目の画素２１１が有する副画素２１２Ｒに接続する配線２５３を配線２５３［ｍ］Ｒ、副画素２１２Ｇに接続する配線２５３を配線２５３［ｍ］Ｇ、および副画素２１２Ｂに接続する配線２５３を配線２５３［ｍ］Ｂと記載している。副画素２１２は、上記配線を介して周辺回路と電気的に接続される。
【０５７７】
また、撮像装置２００は、隣接する画素２１１の、同じ波長域の光を透過するカラーフィルタが設けられた副画素２１２同士がスイッチを介して電気的に接続する構成を有する。図４６（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）に配置された画素２１１が有する副画素２１２と、該画素２１１に隣接するｎ＋１行ｍ列に配置された画素２１１が有する副画素２１２の接続例を示す。図４６（Ｂ）において、ｎ行ｍ列に配置された副画素２１２Ｒと、ｎ＋１行ｍ列に配置された副画素２１２Ｒがスイッチ２０１を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｇと、ｎ＋１行ｍ列に配置された副画素２１２Ｇがスイッチ２０２を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｂと、ｎ＋１行ｍ列に配置された副画素２１２Ｂがスイッチ２０３を介して接続されている。
【０５７８】
なお、副画素２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンタ（Ｍ）の光を透過するカラーフィルタを用いてもよい。１つの画素２１１に３種類の異なる波長域の光を検出する副画素２１２を設けることで、フルカラー画像を取得することができる。
【０５７９】
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンタ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２１２に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２１１を用いてもよい。１つの画素２１１に４種類の異なる波長域の光を検出する副画素２１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
【０５８０】
また、例えば、図４６（Ａ）において、赤の波長域の光を検出する副画素２１２、緑の波長域の光を検出する副画素２１２、および青の波長域の光を検出する副画素２１２の画素数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
【０５８１】
なお、画素２１１に設ける副画素２１２は１つでもよいが、２つ以上が好ましい。例えば、同じ波長域の光を検出する副画素２１２を２つ以上設けることで、冗長性を高め、撮像装置２００の信頼性を高めることができる。
【０５８２】
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルタを用いることで、赤外光を検出する撮像装置２００を実現することができる。
【０５８３】
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ  Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用いることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和することを防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。
【０５８４】
また、前述したフィルタ以外に、画素２１１にレンズを設けてもよい。ここで、図４７の断面図を用いて、画素２１１、フィルタ２５４、レンズ２５５の配置例を説明する。レンズ２５５を設けることで、副画素２１２中に設けられた光電変換素子が入射光を効率よく受光することができる。具体的には、図４７（Ａ）に示すように、画素２１１に形成したレンズ２５５、フィルタ２５４（フィルタ２５４Ｒ、フィルタ２５４Ｇおよびフィルタ２５４Ｂ）、および画素回路２３０等を通して光２５６を光電変換素子２２０に入射させる構造とすることができる。
【０５８５】
ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光２５６の一部が配線２５７の一部によって遮光されてしまうことがある。したがって、図４７（Ｂ）に示すように光電変換素子２２０側にレンズ２５５およびフィルタ２５４を配置して、光電変換素子２２０が光２５６を効率良く受光させる構造が好ましい。光電変換素子２２０側から光２５６を光電変換素子２２０に入射させることで、検出感度の高い撮像装置２００を提供することができる。
【０５８６】
図４７に示す光電変換素子２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成された光電変換素子を用いてもよい。
【０５８７】
また、光電変換素子２２０を、放射線を吸収して電荷を発生させる機能を有する物質を用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合金等がある。
【０５８８】
例えば、光電変換素子２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて、Ｘ線や、ガンマ線といった幅広い波長域にわたって光吸収係数を有する光電変換素子２２０を実現できる。
【０５８９】
ここで、撮像装置２００が有する１つの画素２１１は、図４６に示す副画素２１２に加えて、第１のフィルタを有する副画素２１２を有してもｆよい。
【０５９０】
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、を用いて画素を構成する一例について説明する。各トランジスタは上記実施の形態に示すものと同様のトランジスタを用いることができる。
【０５９１】
図４８は、撮像装置を構成する素子の断面図である。図４８に示す撮像装置は、シリコン基板３００に設けられたシリコンを用いたトランジスタ３５１、トランジスタ３５１上に積層して配置された酸化物半導体を用いたトランジスタ３５２およびトランジスタ３５３、ならびにシリコン基板３００に設けられたフォトダイオード３６０を含む。各トランジスタおよびフォトダイオード３６０は、種々のプラグ３７０および配線３７１と電気的な接続を有する。また、フォトダイオード３６０のアノード３６１は、低抵抗領域３６３を介してプラグ３７０と電気的に接続を有する。
【０５９２】
また撮像装置は、シリコン基板３００に設けられたトランジスタ３５１およびフォトダイオード３６０を有する層３１０と、層３１０と接して設けられ、配線３７１を有する層３２０と、層３２０と接して設けられ、トランジスタ３５２およびトランジスタ３５３を有する層３３０と、層３３０と接して設けられ、配線３７２および配線３７３を有する層３４０を備えている。
【０５９３】
なお図４８の断面図の一例では、シリコン基板３００において、トランジスタ３５１が形成された面とは逆側の面にフォトダイオード３６０の受光面を有する構成とする。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保することができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード３６０の受光面をトランジスタ３５１が形成された面と同じとすることもできる。
【０５９４】
なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層３１０を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層３１０を省略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
【０５９５】
なお、シリコン基板３００は、ＳＯＩ基板であってもよい。また、シリコン基板３００に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板を用いることもできる。
【０５９６】
ここで、トランジスタ３５１およびフォトダイオード３６０を有する層３１０と、トランジスタ３５２およびトランジスタ３５３を有する層３３０と、の間には絶縁体３８０が設けられる。ただし、絶縁体３８０の位置は限定されない。また、絶縁体３８０の下に絶縁体３７９が設けられ、絶縁体３８０の上に絶縁体３８１が設けられる。ここで、絶縁体３７９は図１９に示す絶縁体１１０に対応し、絶縁体３８０は図１９に示す絶縁体６１に対応し、絶縁体３８１は図１９に示す絶縁体６７に対応する。
【０５９７】
絶縁体３７９乃至絶縁体３８０に設けられた開口に、導電体３９０ａ乃至導電体３９０ｅが設けられている。導電体３９０ａ、導電体３９０ｂおよび導電体３９０ｅは、図１９に示す導電体１２１ａおよび導電体１２２ａなどと対応しており、プラグおよび配線として機能する。また、導電体３９０ｃは、図１９に示す導電体６２ａおよび導電体６２ｂと対応しており、トランジスタ３５３のバックゲートとして機能する。また、導電体３９０ｄは、図１９に示す導電体６２ａおよび導電体６２ｂと対応しており、トランジスタ３５２のバックゲートとして機能する。
【０５９８】
トランジスタ３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンのダングリングボンドを終端し、トランジスタ３５１の信頼性を向上させる効果がある。一方、トランジスタ３５２およびトランジスタ３５３などの近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ３５２およびトランジスタ３５３などの信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジスタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体３８０を設けることが好ましい。絶縁体３８０より下層に水素を閉じ込めることで、トランジスタ３５１の信頼性が向上させることができる。さらに、絶縁体３８０より下層から、絶縁体３８０より上層に水素が拡散することを抑制できるため、トランジスタ３５２およびトランジスタ３５３などの信頼性を向上させることができる。さらに、導電体３９０ａ、導電体３９０ｂおよび導電体３９０ｅが形成されることにより、絶縁体３８０に形成されているビアホールを通じて上層に水素が拡散することも抑制できるため、トランジスタ３５２およびトランジスタ３５３などの信頼性を向上させることができる。
【０５９９】
また、図４８の断面図において、層３１０に設けるフォトダイオード３６０と、層３３０に設けるトランジスタとを重なるように形成することができる。そうすると、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
【０６００】
また、撮像装置の一部または全部を湾曲させてもよい。撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型化や軽量化を実現することができる。また、撮像された画像の品質を向上させる事ができる。
【０６０１】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【０６０２】
（実施の形態８）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した電子機器について説明する。
【０６０３】
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図４９に示す。
【０６０４】
図４９（Ａ）は携帯型ゲーム機であり、筐体１９０１、筐体１９０２、表示部１９０３、表示部１９０４、マイクロフォン１９０５、スピーカー１９０６、操作キー１９０７、スタイラス１９０８等を有する。なお、図４９（Ａ）に示した携帯型ゲーム機は、２つの表示部１９０３と表示部１９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０６０５】
図４９（Ｂ）は携帯データ端末であり、第１筐体１９１１、第２筐体１９１２、第１表示部１９１３、第２表示部１９１４、接続部１９１５、操作キー１９１６等を有する。第１表示部１９１３は第１筐体１９１１に設けられており、第２表示部１９１４は第２筐体１９１２に設けられている。そして、第１筐体１９１１と第２筐体１９１２とは、接続部１９１５により接続されており、第１筐体１９１１と第２筐体１９１２の間の角度は、接続部１９１５により変更が可能である。第１表示部１９１３における映像を、接続部１９１５における第１筐体１９１１と第２筐体１９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部１９１３および第２表示部１９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。または、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
【０６０６】
図４９（Ｃ）はノート型パーソナルコンピュータであり、筐体１９２１、表示部１９２２、キーボード１９２３、ポインティングデバイス１９２４等を有する。
【０６０７】
図４９（Ｄ）は電気冷凍冷蔵庫であり、筐体１９３１、冷蔵室用扉１９３２、冷凍室用扉１９３３等を有する。
【０６０８】
図４９（Ｅ）はビデオカメラであり、第１筐体１９４１、第２筐体１９４２、表示部１９４３、操作キー１９４４、レンズ１９４５、接続部１９４６等を有する。操作キー１９４４およびレンズ１９４５は第１筐体１９４１に設けられており、表示部１９４３は第２筐体１９４２に設けられている。そして、第１筐体１９４１と第２筐体１９４２とは、接続部１９４６により接続されており、第１筐体１９４１と第２筐体１９４２の間の角度は、接続部１９４６により変更が可能である。表示部１９４３における映像を、接続部１９４６における第１筐体１９４１と第２筐体１９４２との間の角度にしたがって切り替える構成としてもよい。
【０６０９】
図４９（Ｆ）は自動車であり、車体１９５１、車輪１９５２、ダッシュボード１９５３、ライト１９５４等を有する。
【０６１０】
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態などでは、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、トランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、酸化物半導体を有していなくてもよい。
【０６１１】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
（実施の形態９）
本実施の形態においては、本発明の一態様に係る半導体ウエハー、チップおよび電子部品について説明する。
【０６１２】
＜半導体ウエハー、チップ＞
図５４（Ａ）は、ダイシング処理が行なわれる前の基板７１１の上面図を示している。基板７１１としては、例えば、半導体基板（「半導体ウエハー」ともいう。）を用いることができる。基板７１１上には、複数の回路領域７１２が設けられている。回路領域７１２には、本発明の一態様に係る半導体装置や、ＣＰＵ、ＲＦタグ、またはイメーセンサなどを設けることができる。
【０６１３】
複数の回路領域７１２は、それぞれが分離領域７１３に囲まれている。分離領域７１３と重なる位置に分離線（「ダイシングライン」ともいう。）７１４が設定される。分離線７１４に沿って基板７１１を切断することで、回路領域７１２を含むチップ７１５を基板７１１から切り出すことができる。図５４（Ｂ）にチップ７１５の拡大図を示す。
【０６１４】
また、分離領域７１３に導電層や半導体層を設けてもよい。分離領域７１３に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程の歩留まり低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に流しながら行なわれる。分離領域７１３に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
【０６１５】
分離領域７１３に設ける半導体層としては、バンドギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．７ｅＶ以上３．５ｅＶ以下の材料を用いることが好ましい。このような材料を用いると、蓄積された電荷をゆっくりと放電することができるため、ＥＳＤによる電荷の急激な移動が抑えられ、静電破壊を生じにくくすることができる。
【０６１６】
＜電子部品＞
チップ７１５を電子部品に適用する例について、図５５を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
【０６１７】
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
【０６１８】
図５５（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において上記実施の形態に示した半導体装置を有する素子基板が完成した後、該素子基板の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ７２１）。研削により素子基板を薄くすることで、素子基板の反りなどを低減し、電子部品の小型化を図ることができる。
【０６１９】
次に、素子基板を複数のチップ（チップ７１５）に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップを個々ピックアップしてリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップとリードフレームとの接合は、樹脂による接合や、テープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップを接合してもよい。
【０６２０】
次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
【０６２１】
ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを機械的な外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）を低減することができる。
【０６２２】
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７２７）。
【０６２３】
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ７２８）。そして外観形状の良否や動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する（ステップＳ７２９）。
【０６２４】
また、完成した電子部品の斜視模式図を図５５（Ｂ）に示す。図５５（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示している。図５５（Ｂ）に示す電子部品７５０は、リード７５５および半導体装置７５３を示している。半導体装置７５３としては、上記実施の形態に示した半導体装置などを用いることができる。
【０６２５】
図５５（Ｂ）に示す電子部品７５０は、例えばプリント基板７５２に実装される。このような電子部品７５０が複数組み合わされて、それぞれがプリント基板７５２上で電気的に接続されることで電子部品が実装された基板（実装基板７５４）が完成する。完成した実装基板７５４は、電子機器などに用いられる。
【０６２６】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【実施例】
【０６２７】
本実施例では、本発明に係るプラズマ処理の効果を確認した。窒素を有する金属としてはＡＬＤ法を用いた窒化タンタル膜を用いた。該窒化タンタル膜にプラズマ処理を行いシート抵抗値の変動を測定し、またＸＰＳ（Ｘｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｏｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析を行った。
【０６２８】
試料は、ガラス基板上にＡＬＤ法を用いて、窒化タンタル膜を３０ｎｍの膜厚で成膜した。プリカーサ―は、ペンタキス（ジメチルアミノ）タンタルを用いた。
【０６２９】
次に、該窒化タンタルの膜厚測定およびシート抵抗値測定を行った。膜厚の測定は、エリプソメトリ法を用い、シート抵抗値の測定はシート抵抗測定器を用いた。次に、プラズマ処理を行った。本実施例では、逆スパッタの機能を有するスパッタ装置を用いてアルゴンガスを用いた逆スパッタ処理をプラズマ処理とした。
【０６３０】
逆スパッタの条件を試料により変更した。即ち、試料１は、投入パワー５０Ｗ、処理時間３０秒、試料２は、投入パワー５０Ｗ、処理時間６０秒、試料３は、投入パワー１００Ｗ、処理時間３０秒、試料４は、投入パワー１００Ｗ、処理時間６０秒、試料５は、投入パワー１５０Ｗ、処理時間６０秒、試料６は、パワー投入２００Ｗ、処理時間６０秒とした。試料７は、比較試料として逆スパッタ処理を行わなかった。
【０６３１】
次に、逆スパッタ処理後の試料１乃至試料６の膜厚測定とシート抵抗値を測定した。また、試料２、４、５、６および７の膜表面についてＸＰＳ分析を行った。また、試料７は、膜の深さ方向のＸＰＳ分析も行った。
【０６３２】
図５０に逆スパッタの投入パワーおよび処理時間による窒化タンタル膜の膜減り量のグラフを示す。投入パワーを大きくすると窒化タンタルの膜減り量が増加し、投入パワー２００Ｗ、処理時間６０秒では、約４．３ｎｍの膜減り量であった。
【０６３３】
図５１に逆スパッタ処理条件による窒化タンタル膜のシート抵抗値の変動のグラフを示す。逆スパッタの投入パワー５０Ｗでは、処理時間を６０秒としてもシート抵抗値の変動量は小さかった。投入パワー１００Ｗ、処理時間６０秒、投入パワー１５０Ｗ、処理時間６０秒、投入パワー２００Ｗ、処理時間６０秒では、シート抵抗値の変動が大きく、投入パワー２００Ｗ、処理時間６０秒の処理が最も変動が大きく、成膜後のシート抵抗値２５０ＫΩ／□に対して、逆スパッタ処理後は、約１２ＫΩ／□と大きく低下することが解った。
【０６３４】
図５２は、試料２、４、５、６および７の膜表面についてのＸＰＳ分析結果である。図５２中の表記は、試料２は５０Ｗ、試料４は１００Ｗ、試料５は１５０Ｗ、試料６は２００Ｗ、試料７は成膜後に対応する。横軸は、束縛エネルギー（Ｂｉｎｄｉｎｇ  Ｅｎｅｒｇｙ）を表し、縦軸は束縛エネルギーに対応した信号強度（Ｉｎｔｅｎｓｉｔｙ）を表す。
【０６３５】
図５２によると、逆スパッタ処理を行うと束縛エネルギーの高いスペクトル強度が低下し、低束縛エネルギーのスペクトル強度が強くなり、その傾向は投入パワーを大きくする方が大きかった。つまり逆スパッタ処理を行うと低束縛エネルギーの高い方から低い方に向かって酸化タンタルから酸化窒化タンタルへ、酸化窒化タンタルから窒化タンタルへと膜組成が変化していることが解った。
【０６３６】
図５３に試料７の深さ方向のＸＰＳ分析結果を示す。図５３は、試料７の膜表面からガラスまでの深さ方向のタンタル（Ｔａ）、窒素（Ｎ）、酸素（Ｏ）およびシリコン（Ｓｉ）のプロファイルを示している。図５３によると、窒化タンタルの膜の最表面から約２ｎｍから３ｎｍの深さでは、酸素（Ｏ）の割合が大きく６０ａｔｏｍｉｃ％近くであり、窒素（Ｎ）は２０ａｔｏｍｉｃ％以下と低く、酸化タンタルに近い組成である。また、膜表面約２ｎｍから３ｎｍより深くは、酸素（Ｏ）と窒素（Ｎ）との割合が表面付近とは逆転し、酸素の割合は４ａｔｏｍｉｃ％から６ａｔｏｍｉｃ％であり、窒素（Ｎ）は、約４０ａｔｏｍｉｃ％であった。
【０６３７】
以上の結果から、膜の最表面から約２ｎｍから３ｎｍの深さまで、逆スパッタ処理により、酸素（Ｏ）の割合の大きな、高い電気抵抗値の膜を除去し、電気抵抗値の低い窒化タンタルを形成することができる。この結果は、逆スパッタ処理条件２００Ｗ、６０秒で低いシート抵抗値が得られた結果と一致する。
【符号の説明】
【０６３８】
１２    導電体
１３    絶縁体
１３ａ    絶縁体
１４    絶縁体
１４ａ    絶縁体
１４ｂ    絶縁体
１５    絶縁体
１５ａ    絶縁体
１５ｂ    絶縁体
１５ｃ    絶縁体
１６    ハードマスク
１６ａ    ハードマスク
１７    開口
１７ａ    開口
１７ｂ    開口
１７ｃ    開口
１７ｄ    開口
１７ｅ    開口
１７ｅａ    開口
１７ｅｂ    開口
１７ｆ    開口
１７ｆａ    開口
１７ｆｂ    開口
１７ｇ    開口
１７ｇａ    開口
１７ｇｂ    開口
１７ｈ    開口
１７ｈａ    開口
１７ｈｂ    開口
１７ｉ    開口
１７ｉａ    開口
１７ｉｂ    開口
１７ｊ    開口
１７ｊａ    開口
１７ｊｂ    開口
１７ｋ    開口
１７ｋａ    開口
１７ｋｂ    開口
１８ａ    レジストマスク
２０    金属
２０ａ    金属
２１    導電体
２１ａ    導電体
２１ｂ    導電体
２２ａ    導電体
３０    素子層
３１ａ    導電体
３１ｂ    導電体
３１ｃ    導電体
３１ｄ    導電体
３１ｅ    導電体
３２ａ    導電体
３２ｂ    導電体
３２ｃ    導電体
３２ｄ    導電体
３２ｅ    導電体
３３ａ    導電体
３３ｂ    導電体
３３ｅ    導電体
４０    素子層
４１ａ    導電体
４１ｂ    導電体
４１ｃ    導電体
４１ｄ    導電体
４１ｅ    導電体
４２ａ    導電体
４２ｂ    導電体
４２ｃ    導電体
４２ｄ    導電体
４２ｅ    導電体
４３ａ    導電体
４３ｂ    導電体
４３ｃ    導電体
４３ｄ    導電体
５０    素子層
５１ａ    導電体
５１ｂ    導電体
５１ｃ    導電体
５２ａ    導電体
５２ｂ    導電体
５２ｃ    導電体
５５ａ    絶縁体
５５ｂ    絶縁体
５５ｃ    絶縁体
５５ｄ    絶縁体
５５ｅ    絶縁体
５８    絶縁体
５９    絶縁体
６０    処理時間
６０ａ    トランジスタ
６０ｂ    トランジスタ
６１    絶縁体
６２ａ    導電体
６２ｂ    導電体
６３    絶縁体
６４    絶縁体
６５    絶縁体
６６ａ    絶縁体
６６ｂ    半導体
６６ｃ    絶縁体
６６ｃａ    絶縁体
６６ｃｂ    絶縁体
６７    絶縁体
６８    導電体
６８ａ    導電体
６８ｂ    導電体
６９ａ    絶縁体
６９ｂ    半導体
６９ｃ    絶縁体
７２    絶縁体
７２ａ    絶縁体
７４    導電体
７６    絶縁体
７７    絶縁体
７８    絶縁体
７９    絶縁体
８０ａ    容量素子
８０ｂ    容量素子
８０ｃ    容量素子
８１    絶縁体
８２    導電体
８２ａ    導電体
８２ｂ    導電体
８３    絶縁体
８３ａ    絶縁体
８３ｂ    絶縁体
８３ｃ    絶縁体
８４    導電体
８５    絶縁体
８６    絶縁体
８７    導電体
８８    絶縁体
８９    絶縁体
９０ａ    トランジスタ
９０ｂ    トランジスタ
９１    半導体基板
９２ａ    低抵抗領域
９２ｂ    低抵抗領域
９３ａ    低抵抗領域
９３ｂ    低抵抗領域
９４    絶縁体
９５    絶縁体
９６    導電体
９７    素子分離領域
９８    絶縁体
９９    絶縁体
１０２ａ    絶縁体
１０２ｂ    絶縁体
１０４    絶縁体
１０６    絶縁体
１０６ａ    絶縁体
１０６ｂ    半導体
１０８    絶縁体
１１０    絶縁体
１１１ａ    導電体
１１１ｂ    導電体
１１１ｃ    導電体
１１２ａ    導電体
１１２ｂ    導電体
１１２ｃ    導電体
１１９    絶縁体
１２１ａ    導電体
１２１ｂ    導電体
１２１ｃ    導電体
１２２ａ    導電体
１２２ｂ    導電体
１２２ｃ    導電体
１３１    導電体
１３２    導電体
１３３    導電体
１３４    絶縁体
１３６    絶縁体
１３８    スクライブライン
２００    撮像装置
２０１    スイッチ
２０２    スイッチ
２０３    スイッチ
２１０    画素部
２１１    画素
２１２    副画素
２１２Ｂ    副画素
２１２Ｇ    副画素
２１２Ｒ    副画素
２２０    光電変換素子
２３０    画素回路
２３１    配線
２４７    配線
２４８    配線
２４９    配線
２５０    配線
２５０Ｋ    シート抵抗値
２５３    配線
２５４    フィルタ
２５４Ｂ    フィルタ
２５４Ｇ    フィルタ
２５４Ｒ    フィルタ
２５５    レンズ
２５６    光
２５７    配線
２６０    周辺回路
２７０    周辺回路
２８０    周辺回路
２９０    周辺回路
２９１    光源
３００    シリコン基板
３１０    層
３２０    層
３３０    層
３４０    層
３５１    トランジスタ
３５２    トランジスタ
３５３    トランジスタ
３６０    フォトダイオード
３６１    アノード
３６３    低抵抗領域
３７０    プラグ
３７１    配線
３７２    配線
３７３    配線
３７９    絶縁体
３８０    絶縁体
３８１    絶縁体
３９０ａ    導電体
３９０ｂ    導電体
３９０ｃ    導電体
３９０ｄ    導電体
３９０ｅ    導電体
４００    半導体装置
４０１    ＣＰＵコア
４０２    パワーコントローラ
４０３    パワースイッチ
４０４    キャッシュ
４０５    バスインターフェース
４０６    デバッグインターフェース
４０７    制御装置
４０８    ＰＣ
４０９    パイプラインレジスタ
４１０    パイプラインレジスタ
４１１    ＡＬＵ
４１２    レジスタファイル
４２１    パワーマネージメントユニット
４２２    周辺回路
４２３    データバス
５００    半導体装置
５０１    記憶回路
５０２    記憶回路
５０３    記憶回路
５０４    回路
５０９    トランジスタ
５１０    トランジスタ
５１２    トランジスタ
５１３    トランジスタ
５１５    トランジスタ
５１７    トランジスタ
５１８    トランジスタ
５１９    容量素子
５２０    容量素子
５４０    配線
５４１    配線
５４２    配線
５４３    配線
５４４    配線
７１１    基板
７１２    回路領域
７１３    分離領域
７１４    分離線
７１５    チップ
７５０    電子部品
７５２    プリント基板
７５３    半導体装置
７５４    実装基板
７５５    リード
８００    インバータ
８１０    ＯＳトランジスタ
８２０    ＯＳトランジスタ
８３１    信号波形
８３２    信号波形
８４０    破線
８４１    実線
８５０    ＯＳトランジスタ
８６０    ＣＭＯＳインバータ
９００    半導体装置
９０１    電源回路
９０２    回路
９０３    電圧生成回路
９０３Ａ    電圧生成回路
９０３Ｂ    電圧生成回路
９０３Ｃ    電圧生成回路
９０３Ｄ    電圧生成回路
９０３Ｅ    電圧生成回路
９０４    回路
９０５    電圧生成回路
９０５Ａ    電圧生成回路
９０５Ｅ    電圧生成回路
９０６    回路
９１１    トランジスタ
９１２    トランジスタ
９１２Ａ    トランジスタ
９１２Ｂ    トランジスタ
９２１    制御回路
９２２    トランジスタ
１９０１    筐体
１９０２    筐体
１９０３    表示部
１９０４    表示部
１９０５    マイクロフォン
１９０６    スピーカー
１９０７    操作キー
１９０８    スタイラス
１９１１    筐体
１９１２    筐体
１９１３    表示部
１９１４    表示部
１９１５    接続部
１９１６    操作キー
１９２１    筐体
１９２２    表示部
１９２３    キーボード
１９２４    ポインティングデバイス
１９３１    筐体
１９３２    冷蔵室用扉
１９３３    冷凍室用扉
１９４１    筐体
１９４２    筐体
１９４３    表示部
１９４４    操作キー
１９４５    レンズ
１９４６    接続部
１９５１    車体
１９５２    車輪
１９５３    ダッシュボード
１９５４    ライト
２１００    トランジスタ
２２００    トランジスタ
３００１    配線
３００２    配線
３００３    配線
３００４    配線
３００５    配線
３００６    配線
３２００    トランジスタ
３３００    トランジスタ
３４００    容量素子
３５００    トランジスタ
４００１    配線
４００３    配線
４００５    配線
４００６    配線
４００７    配線
４００８    配線
４００９    配線
４０２１    層
４０２２    層
４０２３    層
４１００    トランジスタ
４２００    トランジスタ
４３００    トランジスタ
４４００    トランジスタ
４５００    容量素子
４６００    容量素子
【図１】
2017120904.tif 000003
【図２】
2017120904.tif 000004
【図３】
2017120904.tif 000005
【図４】
2017120904.tif 000006
【図５】
2017120904.tif 000007
【図６】
2017120904.tif 000008
【図７】
2017120904.tif 000009
【図８】
2017120904.tif 000010
【図９】
2017120904.tif 000011
【図１０】
2017120904.tif 000012
【図１１】
2017120904.tif 000013
【図１２】
2017120904.tif 000014
【図１３】
2017120904.tif 000015
【図１４】
2017120904.tif 000016
【図１５】
2017120904.tif 000017
【図１６】
2017120904.tif 000018
【図１７】
2017120904.tif 000019
【図１８】
2017120904.tif 000020
【図１９】
2017120904.tif 000021
【図２０】
2017120904.tif 000022
【図２１】
2017120904.tif 000023
【図２２】
2017120904.tif 000024
【図２３】
2017120904.tif 000025
【図２４】
2017120904.tif 000026
【図２５】
2017120904.tif 000027
【図２６】
2017120904.tif 000028
【図２７】
2017120904.tif 000029
【図２８】
2017120904.tif 000030
【図２９】
2017120904.tif 000031
【図３０】
2017120904.tif 000032
【図３１】
2017120904.tif 000033
【図３２】
2017120904.tif 000034
【図３３】
2017120904.tif 000035
【図３４】
2017120904.tif 000036
【図３５】
2017120904.tif 000037
【図３６】
2017120904.tif 000038
【図３７】
2017120904.tif 000039
【図３８】
2017120904.tif 000040
【図３９】
2017120904.tif 000041
【図４０】
2017120904.tif 000042
【図４１】
2017120904.tif 000043
【図４２】
2017120904.tif 000044
【図４３】
2017120904.tif 000045
【図４４】
2017120904.tif 000046
【図４５】
2017120904.tif 000047
【図４６】
2017120904.tif 000048
【図４７】
2017120904.tif 000049
【図４８】
2017120904.tif 000050
【図４９】
2017120904.tif 000051
【図５０】
2017120904.tif 000052
【図５１】
2017120904.tif 000053
【図５２】
2017120904.tif 000054
【図５３】
2017120904.tif 000055
【図５４】
2017120904.tif 000056
【図５５】
2017120904.tif 000057