(57)【要約】【課題】本発明は、回路面積を抑制しつつ、少ない消費電力で、スイッチ駆動用の供給電圧を検出する。【解決手段】電圧検出回路１は、カレントミラー回路３のトランジスタＴｒ１、Ｔｒ２のソースに、ドレイン電圧ＶinとツェナーダイオードＺＤ１を介した供給電圧Vppが供給され、ソース間が抵抗Ｒ１で接続されている。カレントミラー回路３の定電流側は、トランジスタＴｒ１のドレインに接続されている抵抗Ｒ２、Ｒ３による分圧電圧が、比較電圧Ｖrefとして、比較器２に、また、トランジスタＴｒ２のドレイン電圧がそのまま比較器２に入力される。比較器２は、電圧Ｖｂと比較電圧Ｖrefを比較して、ドレイン電圧Ｖinと供給電圧Vppとの差電圧（Ｖpp−Ｖin）とツェナーダイオードＺＤ１のブレイクダウン電圧Ｖbdとの比較結果として出力する。【選択図】          図１
2017135532.tif 000002
【特許請求の範囲】
【請求項１】
アノードが抵抗を介して所定の第１電圧の第１電圧源に接続され、カソードが第２電圧の第２電圧源に接続されているダイオードと、
その電流流入側端子が前記第１電圧源に接続されている第１トランジスタとその電流流入側端子が前記ダイオードを介して前記第２電圧源に接続されている第２トランジスタとを有するカレントミラー回路と、
前記第１トランジスタの電流流出側端子と接地電圧源との間に接続され、比較電圧を生成する比較電圧生成手段と、
前記第２トランジスタの電流流出側端子電圧と前記比較電圧が入力され、該電流流出側端子電圧と該比較電圧を比較して、前記第１電圧と前記第２電圧との差電圧と前記ダイオードのブレークダウン電圧との比較結果として出力する比較手段と、
を備えていることを特徴とする電圧検出回路。
【請求項２】
前記比較電圧生成手段は、
前記第１トランジスタの電流流出側端子電圧を、分圧して前記比較電圧を生成する分圧抵抗を備えていることを特徴とする請求項１記載の電圧検出回路。
【請求項３】
前記電圧検出回路は、
前記第１トランジスタの電流流出側端子と前記比較電圧生成手段との間に、そのゲートが前記第１電圧源の電圧よりも低い第３電圧源に接続され、該電流流出側端子にそのドレインが、該比較電圧生成手段にそのソースが接続されているＮ型の第３トランジスタと、
前記第２トランジスタの電流流出側端子と前記比較手段との接続部との間に、そのゲートが前記第３電圧源に接続され、該電流流出側端子にそのドレインが、該比較手段との接続部にそのソースが接続されているＮ型の第４トランジスタと、
を備えていることを特徴とする請求項１または請求項２記載の電圧検出回路。
【請求項４】
前記電圧検出回路は、
前記第１トランジスタの電流流出側端子及び前記第２トランジスタの電流流出側端子に接続されているとともに、前記第３電圧源に接続され、該第１トランジスタ及び該第２トランジスタの電流を定電流とする低耐圧素子で構成されている定電流回路を、
さらに備えていることを特徴とする請求項３記載の電圧検出回路。
【請求項５】
前記電圧検出回路は、
前記ダイオードに、該ダイオードの温度特性を補正する温度特性補正素子が接続されていることを特徴とする請求項１から請求項４のいずれかに記載の電圧検出回路。
【請求項６】
前記温度特性補正素子は、
前記ダイオードに対して逆極性に接続されているダイオードであることを特徴とする請求項５記載の電圧検出回路。
【請求項７】
前記電圧検出回路は、
前記第１電圧源と前記抵抗との接続点と前記第１トランジスタの電流流入側端子との間、または、前記ダイオードと前記抵抗との間に、接続されている電圧調整用抵抗を、
さらに備えていることを特徴とする請求項１から請求項６のいずれかに記載の電圧検出回路。
【請求項８】
前記電圧検出回路は、
前記第１トランジスタの電流流出側端子及び前記第２トランジスタの電流流出側端子に接続され、前記電圧調整用抵抗の温度特性を補正する補正回路を、
さらに備えていることを特徴とする請求項７記載の電圧検出回路。
【請求項９】
電圧検出回路で検出しつつ所定電圧の電源電力をハイサイドスイッチに供給するチャージポンプ回路であって、
前記電圧検出回路として、請求項１から請求項８のいずれかに記載の電圧検出回路を備えていることを特徴とするチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧検出回路及びチャージポンプ回路に関し、詳細には、モータ駆動回路等に用いられる電圧検出回路及びチャージポンプ回路に関する。
【背景技術】
【０００２】
電子機器等のモータを駆動するモータ駆動回路においては、ハイサイドスイッチを用いて、電源側からの流れ出しを制御してモータ駆動することが多く、ハイサイドスイッチとしては、Ｎ型ＦＥＴ（Field Effect Transistor）が用いられることが多い。
【０００３】
ハイサイドスイッチは、駆動するためには、ハイサイドスイッチがオン（ＯＮ）時のＮ型ＦＥＴのゲート電圧が、Ｎ型ＦＥＴのドレイン電圧（Ｖin）とＮ型ＦＥＴのしきい値（Ｖth）を加算（Ｖin＋Ｖth）した電圧以上の電圧が必要である。したがって、ハイサイドをONするときに、Ｎ型ＦＥＴのゲート電圧として、ドレイン電圧Ｖin＋所定の一定電圧が必要であり、Ｎ型ＦＥＴのゲート電圧を、ドレインＶin＋所定の一定電圧とする方式として、チャージポンプ方式が用いられることが多い。
【０００４】
チャージポンプ方式においては、ハイサイドスイッチのＯＮ／ＯＦＦ時に関わらず、ハイサイドスイッチを駆動する回路に、Ｖin+Ｖpp（一定電圧）を供給する。ところが、ハイサイドスイッチのゲート−ソース電圧には制限があるため、ドレイン電圧Ｖinによっては、供給電圧Ｖpp電圧を制御する必要がある。したがって、ドレイン電圧Ｖinを基準として、供給電圧Ｖppを検出する電圧検出回路が必要であることが、既に知られている。
【０００５】
そして、供給電圧Ｖppを検出する電圧検出回路は、一般的に、ドレイン電圧Ｖinと接地ＧＮＤとの間を抵抗分割した分割電圧Ｖconと、供給電圧Ｖppと接地ＧＮＤとの間を抵抗分割しかつ抵抗分割点から定電流Ｉoで電圧降下させた電圧Vmと、を比較することで、供給電圧Vppを検出している（特許文献１等参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の供給電圧Vppを検出する電圧検出回路は、消費電流が、ドレイン電圧Ｖinと供給電圧Vppに依存し、ドレイン電圧Ｖinが高くなると、消費電流が増大するという問題があった。また、この従来技術にあっては、抵抗に流れる消費電流を低減させるには、抵抗値を高くする必要があるが、抵抗値を高くしようとすると、回路面積が増大するという問題があった。
【０００７】
そこで、本発明は、回路面積を抑制しつつ、少ない消費電力で、スイッチ駆動用の供給電圧を検出することを目的としている。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１記載の電圧検出回路は、アノードが抵抗を介して所定の第１電圧の第１電圧源に接続され、カソードが第２電圧の第２電圧源に接続されているダイオードと、その電流流入側端子が前記第１電圧源に接続されている第１トランジスタとその電流流入側端子が前記ダイオードを介して前記第２電圧源に接続されている第２トランジスタとを有するカレントミラー回路と、前記第１トランジスタの電流流出側端子と接地電圧源との間に接続され、比較電圧を生成する比較電圧生成手段と、前記第２トランジスタの電流流出側端子電圧と前記比較電圧が入力され、該電流流出側端子電圧と該比較電圧を比較して、前記第１電圧と前記第２電圧との差電圧と前記ダイオードのブレイクダウン電圧との比較結果として出力する比較手段と、を備えていることを特徴としている。
【発明の効果】
【０００９】
本発明によれば、回路面積を抑制しつつ、少ない消費電力で、スイッチ駆動用の供給電圧を検出することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施例を適用した電圧検出回路の回路図。
【図２】第２実施例の電圧検出回路の回路図。
【図３】第３実施例の電圧検出回路の回路図。
【図４】第４実施例の電圧検出回路の回路図。
【図５】第４実施例の他の電圧検出回路の回路図。
【図６】図４、図５の電圧検出回路に対する温度補償回路の回路図。
【発明を実施するための形態】
【００１１】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。
【実施例１】
【００１２】
図１は、本発明の電圧検出回路及びチャージポンプ回路の第１実施例を適用した電圧検出回路１の回路図である。
【００１３】
図１において、電圧検出回路１は、図示しないモータ等の駆動回路のハイサイドスイッチ等のスイッチングトランジスタに供給するドレイン電圧（第１電圧）Ｖinと一定電圧である供給電圧（第２電圧）Ｖppのうち、供給電圧Vppを検出する回路である。具体的には、電圧検出回路１は、ドレイン電圧Ｖinを基準として、供給電圧Ｖppを検出する。
【００１４】
電圧検出回路１は、比較器２、トランジスタＴｒ１、Ｔｒ２、ツェナーダイオードＺＤ１、抵抗Ｒ１、Ｒ２、Ｒ３を備えている。
【００１５】
トランジスタ（第１トランジスタ）Ｔｒ１とトランジスタ（第２トランジスタ）Ｔｒ２は、Ｐ型のＦＥＴが用いられている。トランジスタＴｒ１及びトランジスタＴｒ２は、ゲート同士が接続されて、該ゲートが、トランジスタＴｒ１のドレイン（電流流出側端子）に接続された閾値電圧Ｖthpのカレントミラー回路３を形成している。
【００１６】
電圧検出回路１は、トランジスタＴｒ１のソース（電流流入側端子）が、上記ドレイン電圧（第１電圧）Ｖinの電圧源（第１電圧源）に接続されている。電圧検出回路１は、トランジスタＴｒ２のソースに、ツェナーダイオード（ダイオード）ＺＤ１を介して、供給電圧（第２電圧）Vppの電圧源（第２電圧源）が接続されている。ツェナーダイオードＺＤ１は、そのカソードが供給電圧Vppの電圧源に接続され、そのアノードが、トランジスタＴｒ２のソースに接続されているとともに、抵抗Ｒ１を介してドレイン電圧Ｖinの電圧源に接続されている。
【００１７】
電圧検出回路１は、カレントミラー回路３のトランジスタＴｒ１のドレインに、直列接続の抵抗Ｒ２と抵抗Ｒ３を介して接地電圧源に接続されており、抵抗Ｒ２と抵抗Ｒ３の間が、比較器２のマイナス（−）入力端子に接続されている。したがって、抵抗Ｒ２と抵抗Ｒ３は、トランジスタＴｒ１のドレイン電圧を分圧して、分圧電圧を、比較器２のマイナス入力端子に、比較電圧Ｖrefとして入力する比較電圧生成手段として機能している。
【００１８】
なお、抵抗Ｒ３は、比較器２のプラス（＋）入力端子に入力する電圧Ｖｂを、ドレイン電圧Ｖinからカレントミラー回路３の閾値電圧Ｖthpを減算した電圧（Ｖin−｜Ｖthp｜）よりも低くして、比較器２が比較しやすい電圧にするために設けられている。
【００１９】
電圧検出回路１は、トランジスタＴｒ１が、定電流Ｉ１を流すと、比較電圧Ｖrefは、Ｒ２×Ｉ１（Ｖref＝Ｒ２×Ｉ１）となる。
【００２０】
トランジスタＴｒ２は、そのドレインが、接地されているとともに、比較器２のプラス入力端子に接続されている。
【００２１】
電圧検出回路１は、トランジスタＴｒ２が、電流Ｉ２を流すと、トランジスタＴｒ２のドレイン電圧を、電圧Ｖｂとして、比較器２のプラス入力端子に入力する。
【００２２】
比較器（比較手段）２は、マイナス入力端子に入力される比較電圧Ｖrefとプラス入力端子に入力される電圧Ｖｂを比較して、比較結果Ｖｈを出力する。
【００２３】
すなわち、電圧検出回路１は、ツェナーダイオードＺＤ１が、そのカソードに、供給電圧Vppの電圧源が接続され、そのアノードに、抵抗Ｒ１を介してドレイン電圧Ｖinの電圧源が接続されている。また、電圧検出回路１は、カレントミラー回路３の一方のソースが、ドレイン電圧Ｖinの電圧源に、他方のソースが、ツェナーダイオードＺＤ１のアノードに接続されており、カレントミラー回路３の定電流側であるドレインが、比較器２に接続されている。
【００２４】
次に、本実施例の作用を説明する。本実施例の電圧検出回路１は、回路面積を抑制しつつ、少ない消費電力で、スイッチ駆動用の供給電圧Vppを検出する。
【００２５】
すなわち、電圧検出回路１は、カレントミラー回路３の、一方側のソースに、ドレイン電圧Ｖinが、他方のソースに、ツェナーダイオードＺＤ１を介して供給電圧Vppが供給される。電圧検出回路１は、カレントミラー回路３の両方のソースが、抵抗Ｒ１により接続されている。
【００２６】
そして、電圧検出回路１は、カレントミラー回路３の定電流側であるドレイン側において、ドレイン電圧Ｖinが入力される側のトランジスタＴｒ１のドレインに抵抗Ｒ２、Ｒ３が接続されている。抵抗Ｒ２、Ｒ３は、分圧電圧を比較電圧Ｖrefとして、比較器２のマイナス入力端子に入力する。カレントミラー回路３は、供給電圧Vppが入力される側のトランジスタＴｒ２のドレインが、接地されているとともに、比較器２のプラス入力端子に接続されている。
【００２７】
いま、ツェナーダイオードＺＤ１のブレイクダウン電圧（降伏電圧）を、Ｖbdとすると、供給電圧Vppからドレイン電圧Ｖinを減算した差電圧（Ｖpp−Ｖin）がブレイクダウン電圧Ｖbdよりも小さい（（Ｖpp−Ｖin）＜Ｖbd）場合には、ツェナーダイオードＺＤ１は動作しない。すなわち、ツェナーダイオードＺＤ１は、ブレイクダウン（降伏）しない。
【００２８】
したがって、トランジスタＴｒ１に流れる電流を、Ｉ１とすると、トランジスタＴｒ１とトランジスタＴｒ２は、カレントミラー回路３となっているので、電圧検出回路１は、トランジスタＴｒ２にも、トランジスタＴｒ１と同じ電流を流そうとする。
【００２９】
ところが、トランジスタＴｒ２は、そのソースが抵抗Ｒ１を介して、ドレイン電圧Ｖinに繋がっているため、トランジスタＴｒ２のソース電位Ｖａは、トランジスタＴｒ１のソース電位であるドレイン電圧Ｖinよりも下がる。
【００３０】
したがって、トランジスタＴｒ２のソース−ゲート間の電圧Ｖgs２がトランジスタＴｒ１の、ソース−ゲート間の電圧Ｖgs１よりも小さくなる。すなわち、｜Ｖgs２｜＜｜Ｖgs１｜となり、このときにトランジスタＴｒ２に流れる電流Ｉ２ａは、トランジスタＴｒ１に流れる電流Ｉ１よりも小さくなる。すなわち、Ｉａ２＜Ｉ１となる。
【００３１】
また、電圧検出回路１は、定電流Ｉ２が流れる場合、トランジスタＴｒ２のドレインから電流を引こうとする。このとき、トランジスタＴｒ２に流れる電流Ｉ２ａは、上記電流Ｉ２（Ｉ１＝Ｉ２）よりも小さい（Ｉ２ａ＜Ｉ２）。したがって、比較器２のプラス入力端子に入力される電圧Ｖｂは、ほぼ接地電位（ＧＮＧ電位：０Ｖ）となる。また、この場合、比較器２のマイナス入力端子には、定電流Ｉ１と抵抗Ｒ２による比較電圧Ｖref（Ｉ１×Ｒ２）が入力され、比較器２は、Ｌ（Ｌｏｗ）を出力する。
【００３２】
次に、電圧検出回路１は、差電圧（Ｖpp−Ｖin）がブレイクダウン電圧Ｖbdよりも大きい（（Ｖpp−Ｖin）＞Ｖbd）場合は、ツェナーダイオードＺＤ１が、動作（フレークダウン）して、カソードからアノードへと電流が流れる。この場合、ツェナーダイオードＺＤ１のカソードからアノードへ流れる電流が、電流Ｉ１よりも大きくなると、ツェナーダイオードＺＤ１のカソード電圧Ｖａが、ドレイン電圧Ｖinよりも大きく（Ｖａ＞Ｖin）なる。このツェナーダイオードＺＤ１のカソード電圧ＶａであるトランジスタＴｒ２のソース電位は、トランジスタＴｒ１のソース電位であるドレイン電圧Ｖinよりも高くなる。したがって、トランジスタＴｒ２のゲート−ソース間の電圧Ｖgs２は、トランジスタＴｒ１のゲート−ソース間の電圧Ｖgs１よりも大きく（｜Ｖgs２｜＞｜Ｖgs１｜）なる。その結果、このときにトランジスタＴｒ２を流れる電流Ｉ２ｂは、トランジスタＴｒ１を流れる電流Ｉ１よりも大きくなる（Ｉ２ｂ＞Ｉ１）。
【００３３】
電圧検出回路１は、トランジスタＴｒ２のドレインからグランド（ＧＮＤ）に電流Ｉ２が流れる場合、トランジスタＴｒ２のドレインから電流を引こうとする。このときにトランジスタＴｒ２に流れる電流Ｉ２ｂは、上記電流Ｉ２（Ｉ１＝Ｉ２）よりも大きい（Ｉ２ｂ＞Ｉ２）。したがって、電圧検出回路１は、比較器２のプラス入力端子に入力される電圧Ｖｂが、比較電圧Ｖrefを超えて、ドレイン電圧Ｖinから閾値電圧Ｖthpを減算した電圧（Ｖin−｜閾値電圧Ｖthp｜）まで上昇し、比較器２は、Ｈ（Ｈｉｇｈ）を出力する。
【００３４】
このように、電圧検出回路１は、差電圧（Vpp−Ｖin）とツェナーダイオードＺＤ１のブレイクダウン電圧Ｖbdとを比較することができる。
【００３５】
そして、電圧検出回路１は、消費電流が、トランジスタＴｒ１、Ｔｒ２に流れる電流で決定され、ドレイン電圧Ｖin及び供給電圧Vppには、依存しない。
【００３６】
その結果、電圧検出回路１は、用いる抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値を小さく抑制して、回路面積を抑制することができるととともに、少ない消費電力で、スイッチ駆動用の供給電圧Vppを検出することができる。
【００３７】
このように、本実施例の電圧検出回路１は、アノードが抵抗Ｒ１を介して所定の第１電圧であるドレイン電圧Ｖinの電圧源（第１電圧源）に接続され、カソードが第２電圧である供給電圧Vppの電圧源（第２電圧源）に接続されているツェナーダイオード（ダイオード）ＺＤ１と、その電流流入側端子であるソースがドレイン電圧Ｖinの電圧源に接続されている第１トランジスタＴｒ１とそのソースがツェナーダイオードＺＤ１を介して供給電圧Vppの電圧源に接続されている第２トランジスタＴｒ２とを有するカレントミラー回路３と、第１トランジスタＴｒ１の電流流出側端子であるドレインと接地電圧源との間に接続され、比較電圧Ｖrefを生成する抵抗Ｒ２と抵抗Ｒ３からなる比較電圧生成手段と、第２トランジスタＴｒ２の電流流出側端子電圧である電圧Ｖｂと比較電圧Ｖrefが入力され、該電圧Ｖｂと比較電圧Ｖrefを比較して、ドレイン電圧Ｖinと供給電圧Vppとの差電圧（Ｖpp−Ｖin）とツェナーダイオードＺＤ１のブレイクダウン電圧Ｖbdとの比較結果として出力する比較器（比較手段）２と、を備えている。
【００３８】
したがって、電圧検出回路１は、用いる抵抗の抵抗値を小さく抑制して、回路面積を抑制することができるととともに、少ない消費電力で、スイッチ駆動用の供給電圧Vppを検出することができる。
【００３９】
また、本実施例の電圧検出回路１は、比較電圧生成手段が、前記第１トランジスタＴｒ１の電流流出側端子電圧であるドレイン電圧を、分圧して前記比較電圧Ｖrefを生成する分圧抵抗（抵抗Ｒ２と抵抗Ｒ３）を備えている。
【００４０】
したがって、簡単な回路構成で、比較電圧Ｖrefを生成して、供給電圧Vppを検出することができる。
【００４１】
そして、電圧検出回路１は、所定電圧の電源電力を、モータ駆動回路のハイサイドスイッチに供給するチャージポンプ回路における電圧検出回路に適用すると、回路面積を抑制しつつ、少ない消費電力で、スイッチ駆動用の供給電圧Vppを検出することができる。
【実施例２】
【００４２】
図２は、本発明の電圧検出回路及びチャージポンプ回路の第２実施例を適用した電圧検出回路１０の回路図である。
【００４３】
本実施例の電圧検出回路１０は、カレントミラー回路３の定電流側に、低耐圧素子を用いたものであり、本実施例の説明において、第１実施例の電圧検出回路１と同様の構成部分には、同一の符号を付与して、その詳細な説明を省略する。
【００４４】
図２において、電圧検出回路１０は、第１実施例の電圧検出回路１０と同様のカレントミラー回路３、抵抗Ｒ２、抵抗Ｒ３、ツェナーダイオードＺＤ１を備えているとともに、比較器１１及びトランジスタＴｒ３からトランジスタＴｒ７を備えている。
【００４５】
電圧検出回路１０は、カレントミラー回路３のトランジスタＴｒ１、Ｔｒ２のソース側の構成は、第１実施例の場合と同様である。電圧検出回路１０は、カレントミラー回路３のドレイン側である定電流側に、低耐圧トランジスタが用いられている。
【００４６】
また、比較器（比較手段）１１は、機能としては、第１実施例の比較器２と同様であるが、低耐圧素子（例えば、５V系トランジスタ）で組まれており、オフセット電圧の性能が、良好であり、回路規模も小さい。
【００４７】
電圧検出回路１０は、トランジスタＴｒ１のドレインに、トランジスタＴｒ６、抵抗Ｒ２、抵抗Ｒ３及びトランジスタＴｒ４が接続され、抵抗Ｒ２と抵抗Ｒ３との間が、比較器１１のマイナス入力端子に接続されて、比較電圧Ｖrefを該マイナス入力端子に入力する。したがって、抵抗Ｒ３及び抵抗Ｒ２は、比較電圧生成手段として機能している。
【００４８】
そして、トランジスタＴｒ３からトランジスタＴｒ５は、低耐圧Ｎ型トランジスタ（例えば、５Ｖ系トランジスタ）が用いられている。
【００４９】
電圧検出回路１０は、トランジスタＴｒ２のドレインに、トランジスタＴｒ７とトランジスタＴｒ５が接続され、トランジスタＴｒ７とトランジスタＴｒ５の間が、比較器１１のプラス入力端子に接続されて、電圧Ｖｂを該プラス入力端子に入力する。
【００５０】
トランジスタＴｒ４は、そのゲートが、トランジスタＴｒ３及びトランジスタＴｒ５のゲートと接続され、定電流源に接続されている。また、トランジスタＴｒ３は、そのドレインが、ゲートと接続されて、上記定電流源が供給されており、トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、そのソースが接地されている。
【００５１】
トランジスタＴｒ６及びトランジスタＴｒ７は、ソース−ドレイン間耐圧の高いＮ型トランジスタが用いられている。
【００５２】
すなわち、電圧検出回路１０は、カレントミラー回路３の定電流側回路に、低耐圧素子を用いた比較器１１及びトランジスタＴｒ４、Ｔｒ５が接続されている。そして、電圧検出回路１０は、カレントミラー回路３とトランジスタＴｒ４、Ｔｒ５の間に、ゲートが定電圧Ｖccに接続されたソースードレイン間耐圧の高いＮ型のトランジスタＴｒ６、Ｔｒ７が挿入されている。したがって、比較器１１へ入力される比較電圧Ｖref及び電圧Ｖｂを、定電圧Ｖcc以下に制限することができ、トランジスタＴｒ４、Ｔｒ５のドレイン耐圧、比較器１１のゲート耐圧を守ることができる。なお、トランジスタＴｒ１、Ｔｒ２は、ソースードレイン間耐圧の高いＰ型トランジスタである。
【００５３】
電圧検出回路１０は、比較器１１のプラス入力端子の電圧Ｖｂとして、０Ｖから定電圧Ｖccから閾値電圧Ｖthnを減算した差電圧（Ｖcc−Ｖthn）までの電圧が入力される。ここで、閾値電圧Ｖthnは、トランジスタＴｒ６、Ｔｒ７の閾値電圧である。
【００５４】
次に、本実施例の作用を説明する。本実施例の電圧検出回路１０は、その動作としては、第１実施例の電圧検出回路１と同様であるが、比較器１１への入力電圧Ｖref、Ｖｂを定電圧Ｖcc以下に制限して、回路の安定化を図る。
【００５５】
電圧検出回路１０は、第１実施例と同様に、供給電圧Vppからドレイン電圧Ｖinを減算した差電圧（Ｖpp−Ｖin）がツェナーダイオードＺＤ１のブレイクダウン電圧Ｖbdよりも小さい（（Ｖpp−Ｖin）＜Ｖbd）場合は、ツェナーダイオードＺＤ１は動作しない。
【００５６】
したがって、電圧検出回路１０は、トランジスタＴｒ１に流れる電流をＩ１同じ電流を、トランジスタＴｒ２にも流そうとする。
【００５７】
ところが、トランジスタＴｒ２は、そのソースが抵抗Ｒ３を介して、ドレイン電圧Ｖinに繋がっているため、トランジスタＴｒ２のソース電位Ｖａは、トランジスタＴｒ１のソース電位であるドレイン電圧Ｖinよりも下がる。
【００５８】
したがって、トランジスタＴｒ２のソース−ゲート間の電圧Ｖgs２がトランジスタＴｒ１の、ソース−ゲート間の電圧Ｖgs１よりも小さくなる。すなわち、｜Ｖgs２｜＜｜Ｖgs１｜となり、このときにトランジスタＴｒ２に流れる電流Ｉ２ａは、トランジスタＴｒ１に流れる電流Ｉ１よりも小さくなる。すなわち、Ｉａ２＜Ｉ１となる。
【００５９】
また、電圧検出回路１０は、定電流Ｉ２が流れる場合、トランジスタＴｒ２のドレインから電流を引こうとする。このとき、トランジスタＴｒ２に流れる電流Ｉ２ａは、上記電流Ｉ２よりも小さい（Ｉ２ａ＜Ｉ２）。したがって、比較器２のプラス入力端子に入力される電圧Ｖｂは、トランジスタＴｒ７及びトランジスタＴｒ５もオンになっていて、ほぼ接地電位（ＧＮＧ電位：０Ｖ）となる。また、この場合、比較器２のマイナス入力端子には、定電流Ｉ１と抵抗Ｒ２による比較電圧Ｖref（Ｉ１×Ｒ２）が入力され、比較器２は、Ｌを出力する。
【００６０】
また、電圧検出回路１０は、差電圧（Vpp−Ｖin）がブレイクダウン電圧Ｖbdよりも大きい（（Ｖpp−Ｖin）＞Ｖbd）場合は、ツェナーダイオードＺＤ１が、動作（フレークダウン）して、カソードからアノードへと電流が流れる。この場合、ツェナーダイオードＺＤ１のカソードからアノードへ流れる電流が、電流Ｉ１よりも大きくなると、ツェナーダイオードＺＤ１のカソード電圧Ｖａが、ドレイン電圧Ｖinよりも大きく（Ｖａ＞Ｖin）なる。このツェナーダイオードＺＤ１のカソード電圧ＶａであるトランジスタＴｒ２のソース電位、トランジスタＴｒ１のソース電位であるドレイン電圧Ｖinよりも高くなる。したがって、トランジスタＴｒ２のゲート−ソース間の電圧Ｖgs２は、トランジスタＴｒ１のゲート−ソース間の電圧Ｖgs１よりも大きく（｜Ｖgs２｜＞｜Ｖgs１｜）なる。その結果、トランジスタＴｒ２を流れる電流Ｉ２ｂは、トランジスタＴｒ１を流れる電流Ｉ１よりも大きくなる（Ｉ２ｂ＞Ｉ１）。
【００６１】
電圧検出回路１０は、トランジスタＴｒ２のドレインからグランド（ＧＮＤ）に電流Ｉ２が流れる場合、トランジスタＴｒ２のドレインから電流を引こうとする。このときにトランジスタＴｒ２に流れる電流Ｉ２ｂは、上記電流Ｉ２よりも大きい（Ｉ２ｂ＞Ｉ２）。したがって、電圧検出回路１０は、比較器２のプラス入力端子に入力される電圧Ｖｂが、比較電圧Ｖrefを超えて、定電圧Ｖccから閾値電圧Ｖthｎを減算した電圧（Ｖcc−閾値電圧Ｖthn）まで上昇し、比較器２は、Ｈを出力する。
【００６２】
したがって、上記同様に、電圧検出回路１０は、電圧（Ｖpp−Ｖin）とツェナーダイオードＺＤ１のブレイクダウン電圧Ｖbdとを比較することができる。
【００６３】
また、電圧検出回路１０は、消費電流が、トランジスタＴｒ１、Ｔｒ２に流れる電流で決定され、ドレイン電圧Ｖin及び供給電圧Vppには、依存しない。
【００６４】
その結果、電圧検出回路１０は、用いる抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値を小さく抑制して、回路面積を抑制することができるととともに、少ない消費電力で、スイッチ駆動用の供給電圧Vppを検出することができる。さらに、本実施例の電圧検出回路１０は、カレントミラー回路３の定電流側に、低耐圧素子を用いているので、比較器１１への入力電圧Ｖref、Ｖｂを定電圧Ｖcc以下に制限して、回路の安定化を図ることができる。
【００６５】
このように、本実施例の電圧検出回路１０は、第１トランジスタＴｒ１の電流流出側端子であるドレインと分圧電圧生成手段（具体的には、分圧電圧生成手段のうち抵抗Ｒ３）との間に、そのゲートがドレイン電圧Ｖinの電圧よりも低い第３電圧源である定電圧Ｖccの電源に接続され、該ドレインにそのドレインが、該分圧電圧生成手段にそのソースが接続されているＮ型の第３トランジスタＴｒ６と、前記第２トランジスタＴｒ２の電流流出側端子であるドレインと比較器１１との接続部との間に、そのゲートが前記定電圧Ｖccの電源に接続され、該ドレインにそのドレインが、該比較器１１との接続部にそのソースが接続されているＮ型の第４トランジスタＴｒ７と、を備えている。
【００６６】
したがって、電圧検出回路１０は、用いる抵抗の抵抗値を小さく抑制して、回路面積を抑制することができるととともに、少ない消費電力で、スイッチ駆動用の供給電圧Vppを検出することができる。
【００６７】
また、本実施例の電圧検出回路１０は、第１トランジスタＴｒ１の電流流出側端子であるドレイン及び第２トランジスタＴｒ２の電流流出側端子であるドレインに接続されているとともに、定電圧Ｖccの電圧源に接続され、該第１トランジスタＴｒ１及び該第２トランジスタＴｒ２の電流を定電流とする低耐圧素子で構成されている定電流回路として、トランジスタＴｒ３、Ｔｒ４、Ｔｒ５を、さらに備えている。
【００６８】
したがって、回路面積をより一層小さくすることができるとともに、少ない消費電力で、スイッチ駆動用の供給電圧Vppを検出することができる。また、カレントミラー回路３の定電流側に、低耐圧素子を用いているので、比較器１１への入力電圧Ｖref、Ｖｂを定電圧Ｖcc以下に制限して、回路の安定化を図ることができる。
【００６９】
さらに、本実施例の電圧検出回路１０は、比較器１１も低耐圧素子で組まれており、また、ゲートが定電圧Ｖccに接続されているソースードレイン間耐圧の高いＮ型のトランジスタＴｒ６、Ｔｒ７が、カレントミラー回路３の定電流側に挿入されている。
【００７０】
したがって、比較器１１への入力電圧Ｖref、Ｖｂを定電圧Ｖcc以下に制限して、回路の安定化をより一層図ることができる。
【実施例３】
【００７１】
図３は、本発明の電圧検出回路及びチャージポンプ回路の第３実施例を適用した電圧検出回路２０の回路図である。
【００７２】
本実施例の電圧検出回路２０は、ツェナーダイオードＺＤ１の温度特性を補正するものである。
【００７３】
なお、本実施例の電圧検出回路２０は、第２実施例の電圧検出回路１０と同様の電圧検出回路に適用したものであり、本実施例の説明において、第２実施例の電圧検出回路１０と同様の構成部分には、同一の符号を付与して、その詳細な説明を省略する。
【００７４】
図３において、電圧検出回路２０は、第２実施例の電圧検出回路１０と同様のカレントミラー回路３、比較器１１、抵抗Ｒ２、抵抗Ｒ３、ツェナーダイオードＺＤ１、トランジスタＴｒ３〜Ｔｒ７を備えているとともに、ツェナーダイオードＺＤ２を備えている。
【００７５】
カレントミラー回路３、比較器１１、抵抗Ｒ２、抵抗Ｒ３、ツェナーダイオードＺＤ１及びトランジスタＴｒ３〜Ｔｒ７は、第２実施例と同様である。
【００７６】
ツェナーダイオードＺＤ１は、通常、そのブレイクダウン電圧Ｖbdの温度特性が正の傾斜を有しており、順方向の閾値電圧Ｖｆは、負の温度特性を有している。
【００７７】
本実施例の電圧検出回路２０は、ツェナーダイオードＺＤ１に対して、逆極性に、ツェナーダイオードＺＤ２が接続されている。
【００７８】
したがって、ツェナーダイオードＺＤ１の正の温度特性と、ツェナーダイオードＺＤ２の負の温度特性とが、打ち消し合って、供給電圧Vppからドレイン電圧Ｖinを減算した差電圧（Ｖpp−Ｖin）の温度特性を補正することができる。その結果、正確に電圧検出することができる。
【００７９】
なお、図３においては、ツェナーダイオードＺＤ１に対して接続している補正用のツェナーダイオードＺＤ２が、１つのみであるが、複数接続してもよく、また、接続するダイオードは、ツェナーダイオードに限るものではない。
【００８０】
このようにすると、ツェナーダイオードＺＤ１の温度特性を補正して、より一層正確に電圧を検出することができる。
【００８１】
このように、本実施例の電圧検出回路２０は、ツェナーダイオードＺＤ１に、該ツェナーダイオードＺＤ１の温度特性を補正する温度特性補正素子が接続されている。
【００８２】
したがって、ツェナーダイオードＺＤ１の温度特性を補正することができ、回路面積を抑制することができるととともに、少ない消費電力で、スイッチ駆動用の供給電圧Vppをより一層正確に検出することができる。
【００８３】
また、本実施例の電圧検出回路２０は、温度特性補正素子として、ツェナーダイオードＺＤ１に対して逆極性に接続されているツェナーダイオードＺＤ２を用いている。
【００８４】
したがって、ツェナーダイオードＺＤ１の温度特性を簡単かつより適切に補正することができ、回路面積を抑制することができるととともに、少ない消費電力で、スイッチ駆動用の供給電圧Vppをより一層正確に検出することができる。
【実施例４】
【００８５】
図４は、本発明の電圧検出回路及びチャージポンプ回路の第４実施例を適用した電圧検出回路３０の回路図である。
【００８６】
本実施例の電圧検出回路３０は、差電圧（Ｖpp−Ｖin）を、抵抗によって調整するものである。
【００８７】
なお、本実施例の電圧検出回路３０は、第２実施例の電圧検出回路１０と同様の電圧検出回路に適用したものであり、本実施例の説明において、第２実施例の電圧検出回路１０と同様の構成部分には、同一の符号を付与して、その詳細な説明を省略する。
【００８８】
図４において、電圧検出回路３０は、第２実施例の電圧検出回路１０と同様のカレントミラー回路３、比較器１１、抵抗Ｒ２、抵抗Ｒ３、ツェナーダイオードＺＤ１、トランジスタＴｒ３〜Ｔｒ７を備えているとともに、抵抗Ｒ４を備えている。
【００８９】
カレントミラー回路３、比較器１１、抵抗Ｒ２、抵抗Ｒ３、ツェナーダイオードＺＤ１及びトランジスタＴｒ３〜Ｔｒ７は、第２実施例と同様である。
【００９０】
抵抗Ｒ４は、カレントミラー回路３のトランジスタＴｒ１のソースとドレイン電圧Ｖinの供給源との間であって、抵抗Ｒ１よりもトランジスタＴｒ１のソース側に接続されている。
【００９１】
本実施例の電圧検出回路３０は、その動作は、第２実施例の電圧検出回路１０と同様であるが、抵抗Ｒ４が接続されていることによって、差電圧（Ｖpp−Ｖin）の検出電圧が、ブレイクダウン電圧Ｖbdよりも低くなっている。
【００９２】
電圧検出回路３０は、トランジスタＴｒ１に流れる電流Ｉ１を、トランジスタＴｒ４で引っ張っているため、トランジスタＴｒ１のソース電圧は、ドレイン電圧Ｖinから電流Ｉ１による抵抗Ｒ４での電圧降下分を削減した電圧となる。すなわち、ソース電圧＝ドレイン電圧Ｖin−Ｒ４×Ｉ１となる。
【００９３】
したがって、差電圧（Ｖpp−Ｖin）の検出電圧は、ツェナーダイオードＺＤ１のブレイクダウン電圧Ｖbdよりも低い電圧（Ｖbd−Ｒ４×Ｉ１）となる。
【００９４】
また、差電圧（Ｖpp−Ｖin）の検出電圧の調整は、上述のように電圧を下げるだけでなく、図５に示す電圧検出回路４０のように、トランジスタＴｒ２のソースと供給電圧Vppの供給源との間に抵抗Ｒ５を挿入して、電圧を上げるようにしてもよい。
【００９５】
この場合、図５において、電圧検出回路４０は、差電圧（Ｖpp−Ｖin）が広がっていくと、ツェナーダイオードＺＤ１がブレイクダウンして電流Ｉ２が流れようとするが、ブレイクダウン電流Ｉ２が流れると、流れる電流Ｉ２に抵抗５を乗算した電圧（Ｉ２×Ｒ５）だけツェナーダイオードＺＤ１のアノード電圧が上昇する。したがって、ツェナーダイオードＺＤ１のカソード電圧Ｖａが上昇できず、トランジスタＴｒ２に流れる電流が電流Ｉ２を超えることができない。その結果、比較器１１のプラス入力端子への入力電圧Ｖｂは、比較電圧Ｖrefを超えることができず、比較器１１の出力Ｖｈは、Ｌのままとなる。
【００９６】
その後、差電圧（Ｖpp−Ｖin）がさらに大きくなって、ツェナーダイオードＺＤ１のブレイクダウン電流が電流Ｉ２を超えると、比較器１１のプラス入力端子への入力電圧Ｖｂが、比較電圧Ｖrefを超えて、比較器１１の出力Ｖｈは、Ｈとなる。このときの供給電圧Vppは、ドレイン電圧Ｖinに、ツェナーダイオードＺＤ１のブレイクダウン電圧Vbdと抵抗Ｒ５での電流Ｉ２による電圧降下を加算した電圧（＝Ｖin＋Ｖbd＋Ｒ５×Ｉ２）である。
【００９７】
したがって、カレントミラー回路３のトランジスタＴｒ２のソースと供給電圧Vppとの間に、抵抗Ｒ５を挿入することで、差電圧（Ｖpp−Ｖin）の検出電圧を上げることができる。
【００９８】
なお、図５では、抵抗Ｒ５は、トランジスタＴｒ２のソースと供給電圧Vppとの間であって、ツェナーダイオードＺＤ１のアノード側に挿入されているが、ツェナーダイオードＺＤ１のカソード側に挿入されていてもよい。
【００９９】
このように、本実施例の電圧検出回路３０は、第１電圧源であるドレイン電圧Ｖinの電源と抵抗Ｒ１との接続点と第１トランジスタＴｒ１の電流流入側端子であるソースとの間に電圧調整用抵抗Ｒ４を、また、電圧検出回路４０は、ツェナーダイオードＺＤ１と抵抗Ｒ１との間に電圧調整用抵抗Ｒ５を、さらに備えている。
【０１００】
したがって、差電圧（Ｖpp−Ｖin）の検出電圧を、電圧調整用抵抗Ｒ４、Ｒ５の挿入位置と抵抗値によって調整することができ、回路面積を抑制しつつ、少ない消費電力で、スイッチ駆動用の供給電圧Vppをより一層正確に検出することができる。
【０１０１】
また、図５の電圧検出回路４０は、抵抗Ｒ５に温度特性がある場合には、例えば、図６に示すような温度補償回路５０を設けることで、定電流Ｉ０に温度特性をもたせて、検出電圧の温度特性を改善するようにしてもよい。
【０１０２】
図６において、温度補償回路５０は、比較器５１、カレントミラー回路５２、トランジスタＴｒ１０及び抵抗Ｒ０を備えている。なお、抵抗Ｒ０は、抵抗Ｒ４、抵抗Ｒ５と同じ抵抗素子が用いられている。
【０１０３】
カレントミラー回路５２は、トランジスタＴｒ８とトランジスタＴｒ９のゲートが接続されているとともに、トランジスタＴｒ８のドレインに接続され、それぞれのソースが共通接続されて定電圧Ｖccの電源部に接続されている。
【０１０４】
比較器５１は、そのプラス入力端子に、温度依存の小さいバンドギャップリファレンス電圧Ｖbgrが入力され、そのマイナス端子が、トランジスタＴｒ１０と抵抗Ｒ０の間に接続されている。トランジスタＴｒ１０は、そのゲートに比較器５１の出力が接続され、そのソースにトランジスタＴｒ８のドレインが接続されている。
【０１０５】
すなわち、図６の電圧補償回路５０は、ボルテージフォロア回路となっており、抵抗Ｒ０の一端の電圧は、バンドギャップリファレンス電圧Ｖbgrとなる。したがって、抵抗Ｒ０に流れる電流Ｉ０は、Ｉ０＝Ｖbgr／Ｒ０となる。
ここで、抵抗Ｒ０の温度傾斜が、α（Ω／℃）であるとすると、電流Ｉ０は、次式（１）で求めることができる。
Ｉ０＝Ｖbgr／｛Ｒ０ａ×（１＋α×ΔＴ）｝・・・（１）
ここで、Ｒ０ａは、２５℃での抵抗Ｒ０の抵抗値、ΔＴは、２５℃からの温度差である。
同様に、抵抗Ｒ５についても、温度傾斜を考慮した抵抗値は、次式（２）で求めることができる。
Ｒ５＝Ｒ５ａ×（１＋ΔＴ）・・・（２）
ここで、Ｒ５ａは、２５℃での抵抗Ｒ５の抵抗値である。
【０１０６】
いま、トランジスタＴｒ８、Ｔｒ９及びトランジスタＴｒ３、Ｔｒ４、Ｔｒ５のトランジスタサイズが同じであるとすると、図５における電流Ｉ２は、次式（３）のようになって、抵抗Ｒ５の温度特性をキャンセルして、補償することができる。
Ｉ２＝Ｖbgr×Ｒ５／Ｒ０・・・（３）
なお、上記説明では、図５の場合について説明したが、図４の抵抗Ｒ４についても同様に温度補償回路５０により、抵抗Ｒ４の温度特性を補償することができる。
【０１０７】
この場合、上記式（２）は、次式（４）のようになり、式（３）は、次式（５）のようになる。
【０１０８】
Ｒ４＝Ｒ４ａ×（１＋α×ΔＴ）・・・（４）
Ｉ２＝Ｖbgr×Ｒ４／Ｒ０・・・（５）
このように、温度補償回路５０を設けることにより、回路部品の温度特性を補償して、より一層正確に、少ない消費電力で、スイッチ駆動用の供給電圧Vppを検出することができる。
【０１０９】
このように、本実施例の電圧検出回路３０、４０は、第１トランジスタＴｒ１の電流流出側端子であるドレイン及び第２トランジスタＴｒ２の電流流出側端子であるドレインに接続され、電圧調整用抵抗Ｒ４、Ｒ５の温度特性を補正する温度補償回路（補正回路）５０を、さらに備えている。
【０１１０】
したがって、電圧調整用抵抗Ｒ４、Ｒ５の温度特性を補正することができ、より一層正確に、スイッチ駆動用の供給電圧Vppをより一層正確に検出することができる。
【０１１１】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１１２】
１  電圧検出回路
２  比較器
３  カレントミラー回路
Ｔｒ１、Ｔｒ２  トランジスタ
ＺＤ１  ツェナーダイオード
Ｒ１、Ｒ２、Ｒ３  抵抗
１０  電圧検出回路
１１  比較器
Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６、Ｔｒ７  トランジスタ
２０  電圧検出回路
ＺＤ２  ツェナーダイオード
３０  電圧検出回路
Ｒ４  抵抗
４０  電圧検出回路
Ｒ５  抵抗
５０  温度補償回路
５１  比較器
５２  カレントミラー回路
Ｔｒ８、Ｔｒ９  トランジスタ
Ｔｒ１０  トランジスタ
Ｒ０  抵抗
【先行技術文献】
【特許文献】
【０１１３】
【特許文献１】特開２００５−０７３４３７号公報
【図１】
2017135532.tif 000003
【図２】
2017135532.tif 000004
【図３】
2017135532.tif 000005
【図４】
2017135532.tif 000006
【図５】
2017135532.tif 000007
【図６】
2017135532.tif 000008