(57)【要約】【課題】乱数発生器が発生させた乱数を取得するときの命令を削減する。【解決手段】プロセッサが乱数発生器を内蔵する。これにより、プロセッサによる乱数取得時の外部回路へのアクセスを無くす。【選択図】図２
2017086418.tif 000002
【特許請求の範囲】
【請求項１】
遊技機用プロセッサであって、
乱数発生部と、
前記乱数発生部が発生した乱数を格納するレジスタと、
をその内部に備えた、遊技機用プロセッサ。
【請求項２】
前記遊技機用プロセッサが前記レジスタにアクセスするときのレジスタ転送命令において、当該レジスタ転送命令の命令サイクルが、その一部に、前記乱数レジスタの内容を前記遊技機用プロセッサの外部にあるバスに出力する命令サイクルを有する、請求項１に記載の遊技機用プロセッサ。
【請求項３】
前記乱数レジスタの内容を前記外部にあるバスに出力する命令サイクルで出力するか否かを切り替える手段をさらに有する、請求項２に記載の遊技機用プロセッサ。
【請求項４】
請求項１ないし３のいずれか一つに記載の遊技機用プロセッサと、
前記乱数を記憶する記憶装置であって、前記遊技機用プロセッサの外に配置され、前記遊技機用プロセッサに接続されている記憶装置と、
を備えた、遊技機用プロセッサ装置。
【請求項５】
請求項４に記載の前記記憶装置が記憶する前記乱数を受信する遊技機用プロセッサ。
【請求項６】
請求項４に記載の前記記憶装置が前記乱数に基づく判定情報をさらに格納している、遊技機用プロセッサ。
【請求項７】
請求項６に記載のプロセッサが、前記記憶装置から前記乱数及び前記判定情報を取得し、前記乱数から判定情報を計算し、当該計算した判定情報と前記記憶装置から取得した判定情報とを比較する、遊技機用プロセッサ。
【請求項８】
請求項４に記載の前記記憶装置がＩＤ情報を格納しており、前記遊技機用プロセッサが前記記憶装置に格納されている前記乱数及び前記ＩＤ情報に基づいて新たな乱数を発生させる、遊技機用プロセッサ。
【請求項９】
請求項１ないし３又は５ないし８のいずれか一つに記載の遊技機用プロセッサにおいて、
初期化処理信号を受信するポートと、
前記初期化処理信号が示す初期化処理が前記乱数発生部の初期化を含む第１の初期化処理又は前記乱数発生器の初期化を含まない第２の初期化処理であるかを判定する初期化処理判定部と、
をさらに備えた、遊技機用プロセッサ。
【請求項１０】
請求項１、２、３、５、６、７、８、９のいずれか一つに記載の遊技機用プロセッサは、プロセッサコアである、遊技機用プロセッサ。
【請求項１１】
請求項１０に記載の遊技機用プロセッサを含むチップ。
【請求項１２】
前記乱数を記憶する記憶装置であって、請求項１ないし３のいずれか一つに記載の遊技機用プロセッサの外に配置され、前記遊技機用プロセッサに接続されている記憶装置。
【請求項１３】
請求項１ないし３のいずれか一つに記載の遊技機用プロセッサと、
前記乱数とスクランブル値又は当該スクランブル値に関する情報とを記憶する記憶装置であって、前記遊技機用プロセッサの外に配置され、前記遊技機用プロセッサに接続されている記憶装置と、
を備えた、遊技機用プロセッサ装置。
【請求項１４】
請求項１、２、３、５、６、７、８、９、１０に記載の遊技機用プロセッサのいずれか一つ、請求項４又は１３に記載の遊技機用プロセッサ装置、請求項１１に記載のチップ、又は、請求項１２に記載の記憶装置を備えた遊技機用基板。
【請求項１５】
請求項１４に記載の基板を備えた遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、乱数発生器を内部に備えた遊技機用プロセッサ、遊技機用プロセッサ装置、遊技機用基板及び遊技機に関する。
【背景技術】
【０００２】
パチンコ、回胴式遊技機とも称されるパチスロなどの遊技機では、規則などによって、ＲＡＭ及びＲＯＭの使用領域や、使用可能なコンピュータプログラムの容量が制限されている。したがって、処理ステップを削減することによって、その処理ステップを定義するコンピュータプログラムを記憶したＲＡＭ及びＲＯＭの使用領域を削減することができ、そして、より効率的にハードウエア資源を利用することができる。さらに、コンピュータプログラムの容量を削減することによって、遊技機メーカは、削減した容量を遊技機の演出などに関連するコンピュータプログラムに割り当てることができ、遊技機の演出などをさらに向上させることができる。
【０００３】
遊技機は、乱数発生器が発生させた乱数を用いて抽選を行う。従来技術において、遊技機のプロセッサは、乱数発生器を内蔵しておらず、乱数発生器は、プロセッサの外部に備えられたメモリやＩＯマッピング上に実装されていた。従来技術において、プロセッサは、乱数を外部回路から得る必要があった。したがって、プロセッサは、乱数を得るとき、外部回路にアクセスし、一旦、内部レジスタに読み込む動作を必要とすることから、プロセッサ内部の回路にアクセスする場合と比較して、より多くの命令が必要であった。
【０００４】
本発明の実施例によると、プロセッサは、乱数発生器を内蔵しており、外部回路にアクセスする必要がないことから、従来技術と比較して、乱数を得るときの命令を削減することができる。本発明の実施例は、命令を削減することにより、処理速度を向上させることができる。また、本発明の実施例によると、乱数発生器は、プロセッサに内蔵されていることから、従来技術と比較して、遊技機にプロセッサが実装された後の乱数発生器の解析や改造などをより困難にすることができる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
乱数発生器が発生させた乱数を取得するときの命令を削減する。
【０００６】
従来、乱数を得るときに外部回路へアクセスすることから、外部回路へアクセスし、内部レジスタへ読み込むための命令のような実質的には削減可能な命令が必要とされていた。プロセッサにおいて乱数を得る際に、実質的に削減可能な命令に対応するコンピュータプログラムを記憶する記憶容量が必要とされており、実質的に削減可能な命令を実行する必要があることから、処理速度の改善が図れていなかった。乱数発生器がプロセッサに内蔵されていないことから、プロセッサが遊技機に実装された後、乱数発生器の解析や改造などが行われるおそれがあった。
【課題を解決するための手段】
【０００７】
プロセッサが乱数発生器を内蔵する。これにより、プロセッサによる乱数取得時の外部回路へのアクセスを無くす。
【０００８】
従来、遊技機のプロセッサにおいて、乱数発生器が内蔵されていなかった。本発明の実施例によると、遊技機のプロセッサは、乱数発生器を内蔵することによって、乱数を得るときに外部回路へのアクセスが必要ないことから、命令数を削減することができる。本発明の実施例では、命令数を削減することから、処理速度を向上させることができる。さらに、本発明の実施例では、乱数発生器がプロセッサに内蔵されていることから、遊技機にプロセッサが実装された後の乱数発生器の解析や改造などをより困難にすることができる。
【０００９】
本発明の実施例による遊技機用プロセッサは、乱数発生部と、乱数発生部が発生した乱数を格納するレジスタと、をその内部に備えることができる。
【００１０】
本発明の実施例による遊技機用プロセッサ装置は、遊技機用プロセッサと、乱数を記憶する記憶装置であって、遊技機用プロセッサの外に配置され、遊技機用プロセッサに接続されている記憶装置と、を備えることができる。
【００１１】
本発明の実施例による遊技機用基板は、遊技機用プロセッサ、遊技機用プロセッサ装置、又は、記憶装置を備えることができる。
【００１２】
本発明の実施例による遊技機は、基板を備えることができる。
【図面の簡単な説明】
【００１３】
【図１】従来技術によるプロセッサ及びその周辺回路を示す。
【図２】本発明の実施例によるプロセッサ及びその周辺回路を示す。
【図３】本発明の実施例によるプロセッサをより詳細に示す。
【図４】セキュリティ情報記憶装置をプロセッサに接続した例を示す。
【図５】実施例２の処理フローを示す。
【図６】実施例２における一実施例の処理フローを示す。
【図７】実施例２を変形した実施例を示す。
【図８】乱数列の一実施例を示す。
【図９】実施例３の処理フローを示す
【図１０】実施例２又は３における各処理の処理順序の詳細を示す。
【発明を実施するための形態】
【００１４】
従来技術
図１は、従来技術によるプロセッサ及びその周辺回路を示す。プロセッサ１００は、汎用レジスタ１０５を含むレジスタバンク１１０を少なくとも有する。プロセッサ１００は、バスコントローラ１１５を介してユーザプログラムなどを記憶したＲＯＭなどのプログラム記憶装置１２０に接続され、さらに、バスコントローラ１１５を介して乱数レジスタ１２５及び乱数発生器１３０を備えた乱数回路１３５に接続されている。
【００１５】
プロセッサ１００は、プログラム記憶装置１２０に記憶されているユーザプログラムなどに基づいて、動作する。遊技機において、プロセッサ１００は、乱数を用いて抽選を行う。従来技術において、乱数回路１３５は、プロセッサの外に設置されており、乱数発生器１３０が発生させた乱数は、乱数レジスタ１２５に保存される。プロセッサ１００は、バスコントローラ１１５を介して乱数レジスタ１２５にアクセスし、乱数値を取得する。プロセッサ１００は、取得した乱数値を汎用レジスタ１０５に記憶する。
【００１６】
本発明の実施例
図２は、本発明の実施例によるプロセッサ及びその周辺回路を示す。プロセッサ２００は、汎用レジスタ２０５及び乱数レジスタ２１０を含むレジスタバンク２１５並びに乱数発生器２３０を少なくとも有する。プロセッサ２００は、バスコントローラ２２０を介してユーザプログラムなどを記憶したＲＯＭなどのプログラム記憶装置２２５に接続されている。
【００１７】
プロセッサ２００は、プログラム記憶装置２２５に記憶されているユーザプログラムなどに基づいて、動作する。プロセッサ２００は、乱数発生器をその内部に有し、乱数発生器２３０が発生させた乱数を乱数レジスタ２１０に保存する。プロセッサ２００は、乱数レジスタ２１０及び／又は汎用レジスタ２０５にアクセスし、乱数値を取得する。プロセッサ２００は、乱数を取得する際、その内部に乱数レジスタ２１０が有ることから、バスコントローラ２２０を介して外部回路にアクセスする必要がない。
【００１８】
一実施例において、図２に示したプロセッサ及びその周辺回路は、一つのチップ上で実装されていてもよい。そのような一つのチップは、マイクロコンピュータ、マイコン、ワンチップマイコン、プロセッサチップなどと称される。他の実施例において、一つのチップ上で実装される図２に示したプロセッサ及びその周辺回路は、基板に実装されていてもよい。この場合、遊技機において、本基板を主基板及びサブ基板として用いた遊技機が構成されていてもよい。
【００１９】
実施例１（乱数発生器を備えたプロセッサ）
図３は、本発明の実施例によるプロセッサ２００をより詳細に示す。プロセッサ２００は、制御部３０５、データパスユニット３５０及び乱数発生器２３０を有する。プロセッサ２００は、その内部に乱数発生器２３０を有することができる。プロセッサ２００が遊技機用プロセッサである場合、乱数発生器２３０が生成した乱数は、遊技機の抽選で用いることができる。プロセッサ２００は、プロセッサコアとも称される。
【００２０】
制御部３０５は、外部入力ユニット３１０、制御ユニット３２０を有する。制御ユニット３２０は、命令レジスタ３２５及び命令デコーダ３３０を有する。外部入力ユニット３１０は、割込信号であるNMI信号及びINT信号や、WAIT信号、RESET信号などの外部制御信号をプロセッサ２００の外にある外部装置（図示せず）から受け付ける。外部入力ユニット３１０は、外部信号を、制御ユニット３２０に入力して、プロセッサ２００のリセット、割込み、ウエイト等の制御を行う。また、制御ユニット３２０は、外部入力ユニット３１０から入力された制御信号や命令レジスタ３２５にフェッチされた命令の命令実行の状態によりバスコントローラ２２０を制御する。尚、命令レジスタ３２５にフェッチされた命令は、命令デコーダ３３０によりデコードされ、制御ユニット３２０により実行される。
【００２１】
制御ユニット３２０は、外部制御信号やデータを外部入力ユニット３１０又は外部データバスから受信し、ＡＬＵ３７８やレジスタバンク３７９におけるレジスタデータを用いて処理を実行する。また、制御ユニット３２０は、制御信号を乱数発生器２３０に送信し、これにより、乱数発生器２３０は、制御信号に基づいて、乱数の発生、乱数のリセットや乱数発生の中止、休止及び再開などの処理を実行する（制御ユニット３２０と乱数発生器２３０との間の通信経路は図示せず）。
【００２２】
データパスユニット３５０は、複数のレジスタを含むレジスタバンク３７９、ＡＬＵ３７８を有する。レジスタバンク３７９は、アキュムレータであるＡレジスタ３５１と、フラグレジスタであるＦレジスタ３５２と、汎用レジスタであるＢレジスタ３５３、Ｃレジスタ３５４、Ｄレジスタ３５５、Ｅレジスタ３５６、Ｈレジスタ３５７及びＬレジスタ３５８と、インデックスレジスタであるＩＸレジスタ３５９及びＩＹレジスタ３６０と、スタックポインタであるＳＰレジスタ３６１と、プログラムカウンタであるＰＣレジスタ３６２と、リフレッシュレジスタであるＲレジスタ３６３と、インタラプトレジスタであるＩレジスタ３６４と、乱数を格納する乱数レジスタであるＲＮレジスタ２１０とを有する。Ｂレジスタ３５３、Ｃレジスタ３５４、Ｄレジスタ３５５、Ｅレジスタ３５６、Ｈレジスタ３５７及びＬレジスタ３５８は、図２に示した汎用レジスタ２０５に対応する。図３に示したレジスタバンク３７９のレジスタは、一例であり、レジスタバンク３７９は、図示したレジスタの一部を有していなくても良く、また、図示されていない他のレジスタを有していてもよい。なお、各レジスタの一部又は全部は、同じ構成の他のレジスタを備え、レジスタが組で構成されてもよい。同じ構成のレジスタは、裏レジスタ、シャドーレジスタなどと呼ばれる。
【００２３】
ＲＮレジスタ２１０は、それ自体で一つのレジスタでもよく、又は、ＲＨレジスタ３６６及びＲＬレジスタ３６７などの２つ以上のレジスタからなるように構成されていてもよい。ＲＮレジスタ２１０がＲＨレジスタ３６６及びＲＬレジスタ３６７の２つのレジスタからなるように構成されている場合、ＲＮレジスタ２１０に格納される値の上位ビットがＲＨレジスタ３６６に格納され、ＲＮレジスタ２１０に格納される値の下位ビットがＲＬレジスタ３６７に格納されるようにすることができる。例えば、ＲＮレジスタ２１０が１６ビットである場合、ＲＮレジスタ２１０に格納される値の上位８ビットがＲＨレジスタ３６６に格納され、ＲＮレジスタ２１０に格納される値の下位８ビットがＲＬレジスタ３６７に格納される。
【００２４】
レジスタバンク３７９は、さらに、ＳＲＣＢポート３６８、ＳＲＣＡポート３６９、アドレスポート３７０及びＤＳＴポート３７１を有する。レジスタバンク３７９は、レジスタの値などをＳＲＣＢポート３６８及びＳＲＣＡポート３６９を介してＡＬＵ３７８に送信する。レジスタバンク３７９は、レジスタの値などをアドレスポート３７０及びＤＳＴポート３７１を介してプロセッサ内外の回路に送信する。
【００２５】
ＡＬＵ３７８は、論理演算を行うためのオペランドをＳＲＣＢポート３６８及びＳＲＣＡポート３６９を介してレジスタバンク３７９から受信し、論理演算を行うためのフラグやオペコードを制御ユニット３２０から受信する。ＡＬＵ３７８は、受信したオペランド、オペコード、フラグなどを用いて論理演算を行い、論理演算の結果をＤＳＴポートを介してレジスタバンク３７９に送信する。また、ＡＬＵ３７８は、論理演算のステータスやフラグなどの値をレジスタバンク３７９に送信することもできる。
【００２６】
乱数発生器２３０は、制御ユニット３０５から受信した乱数発生器制御信号に応じて、乱数を発生させる。また、乱数発生器２３０は、レジスタバンク３７９から送信される乱数変更データに基づいて、発生させる乱数を変化させることができる。例えば、乱数変更データは、シードデータなどとすることができ、発生させる乱数は、シードデータに応じて変化する。乱数発生器２３０は、発生させた乱数をＲＮレジスタ２１０に格納する。乱数変更データは補助乱数発生器などから取得してもよい。
【００２７】
ここで、本発明の実施例によると、プロセッサ２００が乱数発生器２３０及びＲＮレジスタ２１０を有していることから、乱数発生器２３０は、乱数をプロセッサ２００内部のバスコントローラ２２０を介してプロセッサ２００のレジスタに格納することができる。したがって、プロセッサ２００は、乱数をレジスタに格納する際に外部回路にアクセスする必要が無くなる。よって、本発明の実施例は、外部回路にアクセスする必要がなくなることから、外部回路にアクセスするための処理ステップを削減でき、処理ステップを定義するプログラムコードも削減することができる。本発明の実施例は、さらに、処理ステップを削減できることから、処理スピードを向上させることもできる。本発明の実施例は、さらに、乱数発生器２３０及びＲＮレジスタ２１０がプロセッサ２００の内部に配置されることから、プロセッサ２００が実装された後に、乱数発生器２３０及びＲＮレジスタ２１０の改造、改ざん、解析などを困難にする。特に、遊技機において、乱数は抽選で用いられることから、乱数のセキュリティを向上させることは有用である。
【００２８】
本実施例において、ＲＮレジスタ２１０が記憶する値は、乱数発生器２３０が発生させた乱数値そのものであるが、後述するように、乱数値にスクランブルを施した乱数読み出し値であってもよい。
【００２９】
実施例２（乱数の初期値設定）
本発明の実施例において、図１に示す通り、プロセッサ２００は、乱数の値を格納するＲＮレジスタ２１０及び乱数発生器２３０を有する。プロセッサ２００は、外部からＲＥＳＥＴ信号を受信すると、レジスタのリセット（及び／又は初期化）やプロセッサ２００自体の再起動などのＲＥＳＥＴ処理を行う。ＲＥＳＥＴ処理において、レジスタの内容は失われ、乱数発生器２３０は初期化される。また、デジタル回路において、初期化された後に生成される初期値は同じ値であることがある。本発明の実施例において、乱数発生器２３０が初期化後に生成する初期値が同じ値である生成器である場合、ＲＮレジスタ２１０に格納される初期値は常に同じ値になることがある。この場合、遊技機において、ＲＮレジスタ２１０に格納される乱数の初期値は抽選に用いられることがあることから、乱数の初期値が常に同じであると、ＲＮレジスタ２１０に格納される乱数の初期値が予測可能となり、セキュリティホールとなる可能性がある。
【００３０】
本実施例は、このようなセキュリティホールを排除することができる。図４は、セキュリティ情報記憶装置４００をプロセッサ２００に接続した例を示す。本実施例において、装置は、セキュリティ情報記憶装置４００及びプロセッサ２００を少なくとも備える。装置は、プロセッサを含むことから、プロセッサ装置、プロセッサ及び周辺回路（又は周辺装置）、プロセッサを含む装置などと称することができる。図４に示されるプロセッサ２００の要素は一部であり、プロセッサ２００は、図２及び図３で示されるプロセッサの要素の一部又は全部を有することができる。
【００３１】
セキュリティ情報記憶装置４００は、プロセッサ２００の外に配置されている。セキュリティ情報記憶装置４００は、データをスクランブル処理して格納するなどしてセキュリティを向上させた記憶装置が望ましいが、通常の記憶装置であってもよい。また、セキュリティ情報記憶装置４００は、データのバックアップが可能な記憶装置が望ましいが、通常の記憶装置でもよい。すなわち、セキュリティ情報記憶装置４００は、通常のＲＡＭなどの記憶装置であってもよいし、補助電源などを用いて不揮発性を持たせたＲＡＭや本質的に不揮発性を有するＲＡＭなどの記憶装置であってもよい。プロセッサ２００は、セキュリティ情報記憶装置４００に接続されている。セキュリティ情報記憶装置４００は、プロセッサ２００内の回路ではないから、プロセッサ２００が外部制御処理されても、セキュリティ情報記憶装置４００に格納されている内容は初期化されない（又は、失われない）。
【００３２】
セキュリティ情報記憶装置４００は、乱数バックアップデータ領域４１０を有する。また、セキュリティ情報記憶装置４００は、ＩＤ情報記憶領域４０５を有していてもよい。ＩＤ情報記憶領域４０５は、固有情報であるＩＤ情報を格納する。ＩＤ情報記憶領域４０５は、ＲＡＭであるセキュリティ情報記憶装置４００ではなく、ＲＯＭ又は不揮発性記憶装置に準備されていてもよい。また、セキュリティ情報記憶装置４００は、ＲＡＭ及びＲＯＭ又は不揮発性記憶装置から構成され、ＩＤ情報記憶領域４０５は、セキュリティ情報記憶装置４００のＲＯＭ又は不揮発性記憶装置部分に設けられていてもよい。ＩＤ情報は、各プロセッサごとに固有の値であることが望ましいが、ＲＡＭの値を加算して得られる値、所定のカウンター値などのように計算によって得られる値であってもよい。
【００３３】
乱数バックアップデータ領域４１０は、乱数発生器２３０が発生した乱数の値を格納する。セキュリティ情報記憶装置４００は、プロセッサ２００から乱数を取得する。セキュリティ情報記憶装置４００は、プロセッサ２００、乱数発生器２３０又はＲＮレジスタ２１０から乱数を取得してもよい。図４は、セキュリティ情報記憶装置４００が乱数発生器２３０から乱数を取得する実施例を示す。
【００３４】
セキュリティ情報記憶装置４００が乱数を格納するタイミングに関し、セキュリティ情報記憶装置４００は、乱数が発生する度、又は、所定の周期毎に乱数を格納してもよい。また、セキュリティ情報記憶装置４００は、プロセッサ２００の外部制御処理を実行するときに、乱数発生器２３０が発生した乱数又はＲＮレジスタ２１０の乱数を格納することができる。さらに、乱数を格納するタイミングをソフトウエアによって制御する場合、プロセッサ２００のＮＭＩ処理、ＩＮＴ処理、ＲＥＳＥＴ処理などの実行により、所定のモードを必ず実行し、所定のモードの処理において、乱数やスクランブル値をプロセッサ２００から取得してもよい。このとき、セキュリティ情報記憶装置４００は、少なくとも、乱数発生器２３０を初期化する前に乱数の値を取得する必要がある。
【００３５】
セキュリティ情報記憶装置４００がＲＥＳＥＴ処理前の乱数を格納しているから、プロセッサ２００は、ＲＥＳＥＴ処理の後、乱数発生器２３０が発生した乱数であって、初期値ではない乱数をセキュリティ情報記憶装置４００から取得することができる。これにより、本実施例は、ＲＮレジスタ２１０に格納される初期値の予測を困難にし、上記セキュリティホールを解消することができる。ＲＥＳＥＴ処理は、外部制御処理の一つであり、本実施例は、ＲＥＳＥＴ処理以外の外部制御処理に用いてもよい。
【００３６】
プロセッサ２００は、ＲＥＳＥＴ処理からの復帰の時、セキュリティ情報記憶装置４００から取得した値を、ＲＮレジスタ２１０に格納し、乱数として用いてもよいし、又は、セキュリティ情報記憶装置４００から取得した値に基づいて、乱数発生器２３０を用いて新たな乱数を発生させてもよい。
【００３７】
プロセッサ２００は、セキュリティ情報記憶装置４００のＩＤ情報記憶領域４０５に格納されているＩＤ情報を用いて、乱数バックアップデータ領域４１０の乱数にスクランブルを適用することができる。プロセッサ２００は、スクランブルされた値を新たな乱数として、ＲＮレジスタ２１０に格納する。これにより、スクランブルされた値が新たな乱数として用いられることから、乱数の初期値の予測をさらに困難にする。ＩＤ情報は、公開されていない固有の情報であるとすると、乱数の予測を困難にする。また、ＩＤ情報は、プロセッサごと、遊技機ごと、又は、遊技機の基板ごとに固有であってもよい。スクランブルの方法としては、ＩＤ情報を用いた乱数値のビットシフト、ＩＤ情報をハッシュ関数として用いるなど様々なスクランブル方法があり、当業者であれば理解されるように、ＩＤ情報を用いて値をスクランブルできればどのような手段を用いてもよい。
【００３８】
本実施例の変形例として、プロセッサ２００が外部制御信号を受信し、外部制御処理を行っている間、乱数発生器２３０は、乱数の発生を中止せずに、発生した乱数をＲＮレジスタ２１０に格納する。この場合、セキュリティ情報記憶装置４００は存在していなくてもよい。これにより、外部制御処理中であっても、乱数発生器２３０は、乱数を発生し続けているので、外部制御処理完了後に発生する乱数は次の初期値とならない。この場合、プロセッサ２００は、乱数発生器２３０のリセットを実行するとともに、プロセッサの他の要素の一部又は全部をリセットする第１の外部制御処理と、乱数発生器２３０のリセットを実行せず、プロセッサの乱数発生器２３０以外の要素の一部又は全部をリセットする第２の外部制御処理とを区別するように構成する必要がある。すなわち、プロセッサ２００は、外部制御処理が第１の外部制御処理又は第２の外部制御処理であるかを判定する外部制御処理判定部を有する。例えば、プロセッサ２００は、第１のポート及び第２のポートを有し、第１の外部制御信号を第１のポートで受信し、第２の外部制御信号を第２のポートで受信する。一実施例において、プロセッサ２００は、第１及び第２の外部制御信号を受信する共通の第１のポートと、第１及び第２の外部制御信号のいずれか一方であることを示す信号を受信する第２のポートを有していてもよい。一実施例において、プロセッサ２００は、第１及び第２の外部制御信号を受信する共通の１つのポートで受信し、レジスタのフラグに応じて、受信した信号に対応する外部制御処理が第１の外部制御処理又は第２の外部制御処理であるかを決定するようにしてもよい。レジスタのフラグは、外部制御処理が第１の外部制御処理又は第２の外部制御処理であるかを表し、プロセッサ２００によって設定される。
【００３９】
図５は、実施例２の処理フローを示す。プロセッサ２００が外部制御信号を受信する（ステップ５１０）。プロセッサ２００は、外部制御信号を受信すると、ＲＯＭなどのプログラム記憶装置に保存されているプログラムに基づいて処理を開始する。プロセッサ２００は、ＲＮレジスタ２１０に格納されている乱数の値を取得する（ステップ５１５）。プロセッサ２００は、取得した乱数の値をセキュリティ情報記憶装置４００に保存する（ステップ５２０）。プロセッサ２００のリセットを行う（ステップ５２５）。リセットの解除を待って、プロセッサ２００は、ＲＯＭなどのプログラム記憶装置に保存されているプログラムに基づいて処理を再開する。プロセッサ２００は、乱数の値をセキュリティ情報記憶装置４００から取得し、ＲＮレジスタ２１０又は乱数発生器２３０に格納する（ステップ５３０）。なお、ステップ５２５において、プロセッサのリセットとなっているが、ステップ５２０の処理が終わると、プロセッサは電源断などで処理を中断し、電源復帰後にステップ５２５の処理を再開する場合があり、瞬停等の場合はステップ５２０とステップ５２５が連続で実行される場合がある。
【００４０】
図６は、実施例２における一実施例の処理フローを示す。本実施例において、図６に示したステップ５２０より前に実行される処理は、図５に示したステップと同じである。ステップ５２０の処理の後、プロセッサ２００は、乱数の値が正しいか否かを判定する判定情報をセキュリティ情報記憶装置４００に保存する（６１０）。判定情報は、乱数の値から計算した値とすることができる。例えば、判定情報は、乱数の値のＣＲＣやチェックサムの値とすることができ、当業者であれば理解されるような他の方法で得られた値とすることができる。
【００４１】
その後プロセッサがステップ５２５でリセットされ、リセット解除を待って、プロセッサ２００が起動すると、乱数の値をセキュリティ情報記憶装置４００から取得する（ステップ５２５、５３０）。プロセッサ２００は、判定情報をセキュリティ情報記憶装置４００から取得する（ステップ６１５）。プロセッサ２００は、セキュリティ情報記憶装置４００から取得した乱数の値から判定情報を計算する（ステップ６２０）。なお、ステップ５２５において、プロセッサのリセットとなっているが、ステップ６１０の処理が終わると、プロセッサは電源断などで処理を中止し、電源復帰後にステップ５２５の処理を再開する場合があり、瞬停等の場合はステップ５２０とステップ５２５が連続で実行される場合がある。
【００４２】
プロセッサ２００は、セキュリティ情報記憶装置４００から取得した判定情報と乱数の値から計算した判定情報とが一致するか判定する（ステップ６２５）。判定情報が一致する場合、プロセッサ２００は、セキュリティ情報記憶装置４００から取得した乱数の値が正しいものとしてステップ６４０を処理する。判定情報が一致しない場合、プロセッサ２００は、セキュリティ情報記憶装置４００から取得した乱数の値が正しくないものとしてステップ６４５を処理する。
【００４３】
判定情報が一致した場合、プロセッサ２００は、セキュリティ情報記憶装置４００から取得した乱数の値を継続して用いる（ステップ６４０）。判定情報が一致しない場合、プロセッサ２００は、新たな乱数を用いる（ステップ６４５）。新たな乱数の例としては、プロセッサ２００が乱数発生器２３０に新たな乱数を作成させる、ＩＤ情報に基づいて新たな乱数を作成するなどがある。
【００４４】
上記実施例で、セキュリティ情報記憶領域４００の乱数バックアップデータ領域４１０に正しくデータが格納されない場合、判定情報が不一致となるが、正しくデータが格納されない場合とはノイズによる誤動作、バックアップ状態(電源断時)の不揮発性メモリ（ＲＡＭ等）が外乱、ノイズ等により破壊される場合が考えられる。このようにバックアップ内容が破壊されても判定結果により正しい初期値に戻すことにより、異常な乱数値の取得を避けることができる。
【００４５】
実施例３（スクランブル値を用いた乱数読み出し値の生成、実施例２の変形例）
図７は、上述の実施例２を変形した実施例を示す。プロセッサ２００は、乱数の値を格納するＲＮレジスタ２１０及び乱数発生器２３０を有する。プロセッサ２００は、外部からＩＮＴ信号やＲＥＳＥＴ信号などの外部制御信号を受信すると、レジスタのリセット（及び／又は初期化）やプロセッサ２００自体の再起動などの外部制御処理を行う。外部制御処理において、レジスタの内容は失われ、乱数発生器２３０は初期化される。
【００４６】
ここで、遊技機で用いられる乱数列の例を示す。図８は、乱数列の一実施例を示す。この乱数列において、発生する乱数は、Ｒ（０）、Ｒ（１）、Ｒ（２）、Ｒ（３）、Ｒ（４）、Ｒ（５）、Ｒ（６）及びＲ（７）の８つの乱数８００である。このような乱数列の場合、乱数発生器は、乱数が所定の周期で一様に出現させることができる。この乱数列では、乱数の初期値をＲ（０）からＲ（７）のいずれか一つとすることができる。初期値は、シード値、乱数の種や、乱数を生成するための乱数生成値などとも称される。図８において、第１の乱数列Ｒａ８１０が乱数の初期値Ｒａ（０）としてＲ（０）を有し、第２の乱数列Ｒｂ８２０が乱数の初期値Ｒｂ（０）としてＲ（３）を有することが示されている。
【００４７】
このような乱数列を用いた場合、第１の乱数列Ｒａを用いている途中で、初期値にＲ（３）を用いると、初期値に基づいて、乱数値Ｒｂ（０）（＝Ｒａ（３））が生成される。すなわち、乱数発生器２３０をリセットする時に初期値Ｒ（３）をバックアップすることによって、リセット後の再開時に、乱数が乱数列ＲａにおけるＲａ（０）から再開されるのではなく、Ｒａ（３）に対応するＲｂ（０）から再開される。したがって、乱数発生器２３０がリセットされたとしても、乱数の初期値をバックアップすることによって、乱数列の連続性を保つことができる。
【００４８】
この場合、乱数発生器がリセットされたにも関わらず、乱数発生器のリセット前後において、乱数を所定の周期で一様に出現させることができる。本実施例において、８つの乱数８００は、一例であり、乱数列における乱数の数は、２以上であれば、一切の制限はない。
【００４９】
プロセッサ２００は、乱数発生器２３０を有する。乱数発生器２３０は、乱数制御ユニット７５０を有し、乱数制御ユニット７５０は、発生させた乱数にスクランブル処理を施し、読み出される乱数値である乱数読み出し値７６０をＲＮレジスタ２１０に記憶させる。本実施例では、乱数読み出し値７６０は、発生させた乱数値７５２をスクランブル値７５４でスクランブルした値であるが、他の例において、乱数制御ユニット４３５が発生した乱数値７５２そのものでもよい。この場合、図７の実施例において、スクランブル値７５４を用いる構成は必要無い。
【００５０】
ここで、スクランブルの方式は、論理演算や、ハッシュ関数演算や他の様々な方式を用いることができる。例えば、スクランブル値７５４は、第２の乱数列であり、スクランブル方法は、乱数値と第２の乱数列における乱数値とのビット演算や、第１の乱数列における乱数値及び第２の乱数列における乱数値を用いた他の方法による演算であってもよい。第２の乱数列も図８で示した乱数列と同様の構成とすることができる。これにより、スクランブル値の初期値（すなわち、第２の乱数列の初期値）及び乱数の初期値（すなわち、第１の乱数列の初期値）をバックアップすることによって、乱数読み出し値の生成の再開を行うことができる。
【００５１】
スクランブル値７５４の他の実施例において、スクランブル値７５４は、ＩＤ情報であってもよい。他の実施例において、スクランブル値７５４は、乱数値をスクランブルできる値であれば他の様々な方式によって得られる値であることが当業者であれば理解されるであろう。
【００５２】
本実施例の説明において、乱数読み出し値７６０は、乱数制御ユニット４３５が発生させた乱数値７５２そのものではなく、その乱数をスクランブル値７５４でスクランブルした値を用いることとする。これに関し、当業者であれば理解されるように、乱数読み出し値７６０は、乱数値７５２自体、乱数のビットシフトさせた値、乱数値をスクランブルしたものなどのように、その他の方式で得られた乱数とすることができ、乱数を得る方式は、用いる乱数発生器によって変化する。
【００５３】
乱数制御ユニット７５０は、さらに、発生した乱数値７５２及びスクランブル値７５４それぞれを初期値としてセキュリティ記憶装置４００の乱数初期値記憶領域７２５及びスクランブル値記憶領域７３０に記憶させる。これにより、乱数制御ユニット７５０は、乱数制御ユニット７５０がリセット時の初期値として固有値の乱数値７５２及びスクランブル値７５４を用いることなく、乱数初期値記憶領域７２５に格納された値を乱数列初期値７７０として、及びスクランブル値記憶領域７３０に格納された値をスクランブル値初期値７８０として取得し、乱数読み出し値７６０を発生させることができる。
【００５４】
バックアップ判定情報記憶領域７３５は、バックアップが正常であるかを判定するための値を格納する。セキュリティ情報記憶装置４００は、プロセッサ２００から乱数値７５２、スクランブル値７５４、バックアップ判定情報を取得する。判定情報は、上記実施例２の乱数の値が正しいか否かを判定する判定情報と同様に、乱数値７５２及び／又はスクランブ値７５４の値から計算した値とすることができる。例えば、判定情報は、乱数値７５２及び／又はスクランブ値７５４の値のＣＲＣやチェックサムの値とすることができ、当業者であれば理解されるような乱数値７５２及び／又はスクランブ値７５４から他の方法で得られた値とすることができる。バックアップ判定情報は、プロセッサ２００ではなく、バックアップ判定回路７１０によって計算されてもよい。
【００５５】
セキュリティ情報記憶装置４００は、プロセッサ２００からスクランブル値７５４を取得する。セキュリティ情報記憶装置４００は、プロセッサ２００、乱数発生器２３０又はＲＮレジスタ２１０から乱数値７５２を取得してもよい。図７は、セキュリティ情報記憶装置４００が乱数発生器２３０から乱数値７５２を取得する実施例を示す。
【００５６】
セキュリティ情報記憶装置４００が乱数値７５２及び／又はスクランブル値７５４を乱数列初期値記憶領域７２５及び／又はスクランブル値記憶領域７３０に格納するタイミングは、上記実施例２における乱数を格納するタイミングと同様とすることができる。
【００５７】
バックアップ判定回路７１０は、セキュリティ情報記憶装置４００の乱数列初期値記憶領域７２５及び／又はスクランブル値記憶領域７３０に格納されている値に基づいてバックアップ判定情報を計算し、計算したバックアップ判定情報とバックアップ判定情報記憶領域７３５に格納されているバックアップ判定情報とを比較する。比較した判定情報が一致する場合、セキュリティ情報記憶装置４００は、乱数列初期値記憶領域７２５及び／又はスクランブル値記憶領域７３０に格納されている値を乱数列初期値７７０及び／又はスクランブル値初期値７８０としてプロセッサ２００に供給する。比較した判定情報が一致しない場合、セキュリティ情報記憶装置４００は、乱数列初期値記憶領域７２５及び／又はスクランブル記憶領域に格納されている値を供給せず、ＩＤ情報などに基いて生成された代替となる値を乱数列初期値７７０及び／又はスクランブル値初期値７８０としてプロセッサ２００に供給し、さらに、比較した判定情報が一致しないことを示す情報をプロセッサ２００に供給する。
【００５８】
本実施例の説明において、スクランブル値がセキュリティ情報記憶装置４００に記憶されていたが、スクランブル値に加えてスクランブルキーがセキュリティ情報記憶装置４００に記憶されていてもよい。スクランブルキーは、スクランブル値をどのように用いてスクランブルを行うかを定義したものである。
【００５９】
図９は、実施例３の処理フローを示す。プロセッサ２００が外部制御信号を受信する（ステップ９１０）。プロセッサ２００は、外部制御信号を受信すると、ＲＯＭなどのプログラム記憶装置に保存されているプログラムに基づいて処理を開始する。プロセッサ２００は、乱数値７５２及び／又はスクランブル値７５４を取得する（ステップ９１５）。プロセッサ２００は、取得した乱数値７５２及び／又はスクランブル値７５４をセキュリティ情報記憶装置４００の乱数列初期値記憶領域７２５及び／又はスクランブル値初期値記憶領域７３０に保存する（ステップ９２０）。プロセッサ２００は、乱数値７５２及び／又はスクランブル値７５４が正しいか否かを判定する判定情報を取得した乱数値７５２及び／又はスクランブル値７５４から計算し、セキュリティ情報記憶装置４００に保存する（９２５）。
【００６０】
プロセッサ２００のリセットを行う（ステップ９３０）。プロセッサ２００は、リセット信号が解除された場合、ＲＯＭなどのプログラム記憶装置に保存されているプログラムに基づいて処理を再開する。プロセッサ２００は、乱数列初期値記憶領域７２５及び／又はスクランブル値記憶領域７３０に格納されている値をセキュリティ情報記憶装置４００から取得する（ステップ９３５）。プロセッサ２００は、判定情報をセキュリティ情報記憶装置４００から取得する（ステップ９４０）。プロセッサ２００は、セキュリティ情報記憶装置４００から取得した乱数列初期値記憶領域７２５及び／又はスクランブル値初期値記憶領域７３０に格納されている値から判定情報を計算する（ステップ９４５）。
【００６１】
プロセッサ２００は、セキュリティ情報記憶装置４００から取得した判定情報と乱数列初期値記憶領域７２５及び／又はスクランブル値初期値記憶領域７３０に格納されている値から計算した判定情報が一致しているか比較する（ステップ９５０）。比較した判定情報が一致する場合、プロセッサ２００は、セキュリティ情報記憶装置４００から取得した乱数列初期値記憶領域７２５及び／又はスクランブル値記憶領域７３０に格納されている値が正しいものとしてステップ９６５を処理する。比較した判定情報が一致しない場合、プロセッサ２００は、セキュリティ情報記憶装置４００から取得した乱数列初期値記憶領域７２５及び／又はスクランブル値記憶領域７３０に格納されている値が正しくないものとして、ステップ９７０を処理する。
【００６２】
判定情報が一致する場合、プロセッサ２００は、セキュリティ情報記憶装置４００から取得した乱数列初期値記憶領域７２５及び／又はスクランブル値７３０の値を用いる（ステップ９６５）。判定情報が一致しない場合、プロセッサ２００は、新たな乱数列初期値７７０及び／又はスクランブル値初期値７８０乱数を用いる（ステップ９７０）。新たな乱数の例としては、プロセッサ２００が乱数発生器２３０に新たな乱数を作成させる、ＩＤ情報に基づいて新たな乱数を作成するなどがある。
【００６３】
図１０は、実施例２又は３における各処理の処理順序の詳細を示す。プロセス１０００において、プロセッサ２００は、通常の動作を行う。プロセス１０１０において、プロセッサ２００は、バックアップ動作を行う。バックアップ動作の開始のタイミングは、タイミング１００５において、プロセッサ２００が外部制御信号であるリセット要求信号の立ち上がり（ＬｏｗからＨｉｇｈ）を検出することによって得られる。バックアップ動作の例としては、図５及び図６におけるステップ５１５、５２０、６１０、図９におけるステップ９１５、９２０、９２５などが対応する。
【００６４】
プロセス１０２０において、プロセッサ２００がリセットされる。プロセス１０３０及び１０４０において、バックアップ判定動作及び復元動作を行う。バックアップ判定動作及び復元動作の開始のタイミングは、タイミング１０２５において、プロセッサ２００が外部制御信号であるリセット要求信号の立ち下がり（ＨｉｇｈからＬｏｗ）を検出することによって得られる。バックアップ判定動作の例としては、図６におけるステップ６１５、６２０、６２５、６３０、６３５、図９におけるステップ９４０、９４５、９５０、９５５、９６０などが対応する。復元動作の例としては、図５及び図６におけるステップ５３０、６４０、６４５、図９におけるステップ９６５、９７０などが対応する。図５の実施例では、バックアップ判定動作は行われないことから、タイミング１０２５の後、バックアップ判定動作は行われず、復元動作が行われる。その後、プロセス１０５０において、通常動作が実行される。
【００６５】
当業者であれば理解されるように、リセット要求信号の立ち上がり、立ち下がりの関係は逆転させることもできる。また、処理の開始のタイミングは、当業者が理解できる他の方式によって実現されてもよい。
【００６６】
遊技機において、プロセッサ２００は、基板に組み込まれている。遊技機は、少なくとも、主基板、表示基板及び払出基板を有する。主基板は、遊技機全体の機能を制御し、入賞するか否かに関する抽選も実行する。表示基板及び払出基板は、主基板から命令及び／又はデータを受信する。表示基板は、主基板からの命令に基づいて、遊技機の演出を制御する。払出基板は、主基板からの命令に基づいて、入賞の際に賞球の払出を制御する。ここで、主基板、払出基板、表示基板は、一例であり、遊技機は、他の機能を実現する基板を含んでいてもよい。また、当業者であれば理解可能されるように、基板が回路から構成されるようにしてもよいし、基板によって実現される機能を回路によって実現されるようにしてもよい。
【００６７】
上記実施例で用いた乱数は、初期値を必要とする乱数として説明された。他の例としては、線形合同法、線形帰還レジスタ法などがあるが、初期値より循環する乱数であればその他の方法でも良い。
【００６８】
上記実施例では、乱数発生装置２３０をプロセッサコア２００内部に持つ構成としたため、プロセッサは、プロセッサ内部でのレジスタ転送で乱数が読み出すことができる。これにより、本実施例は、プロセッサの外部より乱数データが読み出せないという効果を有している。一方で、遊技機における実際の運用では、検査機関が試験時にどのような乱数データが読み出されているかを検査対象とし、ロジックアナライザー等の検査装置でバスラインに出力されるデータを計測、検査する場合が考えられる。このような場合の対応としては、乱数を、レジスタを読み出す度にメモリへストアするステップを実行することにより、プロセッサは、外部バスへ読み出した乱数値が出力することができる。しかしながら、メモリへのストアのステップが余計なプログラムステップとなり、処理ステップの増加、処理速度の低下、ＲＡＭ及びＲＯＭの使用領域の増加などの問題が生じることとなる。
【００６９】
この余計なステップを無くす方法としては、上記検査時において、乱数レジスタＲＮ２１０にアクセスする命令（レジスタ転送命令）において、実行時の命令サイクルに乱数レジスタの内容を外部バスに出力するデータ出力サイクルを設ければ良い。乱数レジスタの内容を外部バスに出力するデータ出力サイクルは、レジスタ転送命令の命令サイクルにおける特定領域のサイクルとすることによって、検査時に乱数レジスタの内容をより容易に取得することができる。データ出力サイクルである特定領域のサイクルは、プロセッサが乱数レジスタにアクセスしたサイクル（例えば、実行サイクルなど）の後とする必要がある。これにより、プロセッサは、乱数レジスタの内容を取得した後、外部バスに出力することができる。一例として、特定領域のサイクルは、レジスタ転送命令の命令サイクルの最後のサイクルとすることができる。サイクルの長さに関し、例えば、プロセッサが８ビットプロセッサである場合、具体的には乱数レジスタＲＨ、ＲＬの1バイトの場合には1サイクル、ＲＮレジスタの２バイトの場合には２サイクルを設け各サイクルで1バイト（２バイトの場合では２サイクルで上位バイト下位バイト）をバスラインへ出力する。
【００７０】
プロセッサは、データ出力サイクルにおいて、乱数レジスタの内容を外部バスに出力するか否かを切り替える手段をさらに有していても良い。上記検査時以外の市場運用では命令サイクルの長さを減らさずバスラインに乱数値を出力しない動作にすれば本来の乱数値への秘匿性は維持できるので、プロセッサコア２００に外部より信号を入れてバスラインに乱数を出力するモードとバスラインに乱数を出力しないモードを切り替えられる構成にすればよい。この時のモード切替はプロセッサ２００を含むチップの動作モード切替などの仕組み（例えば、専用のポートやスイッチなどの手段）で行ってもよいし、試験用チップと実運用チップの２種類を用意しても良い。なお、遊技機用プロセッサの検査時及び市場運用において、命令サイクルの長さを変化させることは、遊技機に関する規則などで禁止されていることから、乱数レジスタの内容を外部バスに出力するためのデータ出力サイクルは、検査時及び市場運用の両方において準備されている必要がある。したがって、本実施例は、命令の特定領域に定義されたデータ出力サイクルにおいて乱数を外部バスに出力するか否かを切り替えることによって、検査時及び市場運用の両方において命令サイクルの長さを同じにしなければならないという遊技機の規則などを満たすことができる。
【００７１】
上記の実施例において、ハードウエアで実現するよう説明されたいくつかの要素の一部又は全ては、ソフトウエアで実現することができ、そして、ソフトウエアで実現するよう説明されたいくつかの要素の一部又は全ては、ハードウエアで実現することができることは理解されるであろう。
【００７２】
以上に説明した処理又は処理順序において、ある処理において、その処理ではまだ利用することができないはずのデータを利用しているなどの処理又は処理順序上の矛盾が生じない限りにおいて、処理又は処理順序を自由に変更することができる。
以上に説明してきた各実施例に関し、各実施例の一部又は全部を組み合わせて一つの実施例として実現されてもよい。
特許請求の範囲に記載の「乱数発生部」は、上記の実施例における「乱数発生器」に相当する。乱数発生部及び／又は乱数発生器は、回路や装置であってもよく、乱数を発生させるあらゆるものが該当する。
【００７３】
以上に説明してきた各実施例は、本発明を説明するための例示であり、本発明はこれらの実施例に限定されるものではない。本発明は、その要旨を逸脱しない限り、種々の形態で実施することができる。
【符号の説明】
【００７４】
２００  プロセッサ
２０５  汎用レジスタ
２１０  乱数レジスタ、ＲＮレジスタ
２１５  レジスタバンク
２２０  バスコントローラ
２２５  プログラム記憶装置
２３０  乱数発生器
３０５  制御部
３１０  外部入力ユニット
３２０  制御ユニット
３２５  命令レジスタ
３３０  命令デコーダ
３５０  データパスニット
３５１  Ａレジスタ
３５２  Ｆレジスタ
３５３  Ｂレジスタ
３５４  Ｃレジスタ
３５５  Ｄレジスタ
３５６  Ｅレジスタ
３５７  Ｈレジスタ
３５８  Ｌレジスタ
３５９  ＩＸレジスタ
３６０  ＩＹレジスタ
３６１  ＳＰレジスタ
３６２  ＰＣレジスタ
３６３  Ｒレジスタ
３６４  Ｉレジスタ
３６６  ＲＨレジスタ
３６７  ＲＬレジスタ
３７８  ＡＬＵ
３７９  レジスタバンク
４００  セキュリティ情報記憶装置
５０５  ＩＤ情報記憶領域
５１０  乱数バックアップデータ領域
７０５  セキュリティ情報記憶制御部
７１０  バックアップ判定回路
７１５  セキュリティ情報記憶部
７２０  ＩＤ情報記憶領域
７２５  乱数列初期値記憶領域
７３０  スクランブル値記憶領域
７３５  バックアップ判定情報記憶領域
７５２  乱数値
７５４  スクランブル値
７６０  乱数読み出し値
７７０  乱数列初期値
７８０  スクランブル値初期値
【図１】
2017086418.tif 000003
【図２】
2017086418.tif 000004
【図３】
2017086418.tif 000005
【図４】
2017086418.tif 000006
【図５】
2017086418.tif 000007
【図６】
2017086418.tif 000008
【図７】
2017086418.tif 000009
【図８】
2017086418.tif 000010
【図９】
2017086418.tif 000011
【図１０】
2017086418.tif 000012