(57)【要約】      （修正有）【課題】ノイズを低減しながら、信号読み出し時と蓄積時とのバイアス電圧の設定を最適にできる光電変換装置を提供する。【解決手段】第１の電極２０１、第２の電極２０９、第１及び第２の電極の間に配された光電変換層２０５、光電変換層と第２の電極との間に配された絶縁層２０７、を含む光電変換部１０１と、第２の電極と電気的に接続され光電変換部で生じた信号を出力する増幅部１０４と、第２の電極にリセット電圧を供給するリセット部１０２と、を有する。第１の電極と第２の電極との間の電圧に応じて光電変換部に信号電荷を蓄積する蓄積動作と、蓄積動作によって蓄積された信号電荷を光電変換部から排出する電荷排出動作とを交互に行い、複数回行われる電荷排出動作のうち、第１の排出動作から第２の排出動作までの期間に、リセット部が、第２の電極を第１の電圧にリセットする動作と、第２の電極の第２の電圧にリセットする動作とを行う。【選択図】図１
2017098815.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極、第２の電極、前記第１の電極および前記第２の電極の間に配された光電変換層、ならびに、前記光電変換層および前記第２の電極の間に配された絶縁層、を含む光電変換部と、
前記第２の電極と電気的に接続され、前記光電変換部で生じた信号を出力する増幅部と、
前記第２の電極にリセット電圧を供給するリセット部と、を有し、
前記第１の電極と前記第２の電極との間の電圧に応じて、前記光電変換部に信号電荷を蓄積する蓄積動作と、前記蓄積動作によって蓄積された信号電荷を前記光電変換部から排出する電荷排出動作とを交互に行い、
複数回行われる前記電荷排出動作のうち、第１の排出動作から前記第１の排出動作の次に行われる第２の排出動作までの期間に、前記リセット部が、前記第２の電極の電圧を第１の電圧にリセットする第１のリセット動作と、前記第１のリセット動作の後に前記第２の電極の電圧を前記第１の電圧とは異なる第２の電圧にリセットする第２のリセット動作とを行う
ことを特徴とする光電変換装置。
【請求項２】
前記第２の電極に電気的に接続された第１の端子と、第２の端子とを含む第１の容量と、
前記第２の端子へ、少なくとも第１の電圧、および、前記第１の電圧とは異なる第２の電圧を供給する電圧供給部と、を更に有し、
前記第１の電極に供給される電圧Ｖｓ、前記第１の電圧Ｖｄ１、前記第２の電圧Ｖｄ２、前記リセット電圧Ｖｒｅｓ、前記第１の容量の容量値Ｃ１、および、前記第１の電極と前記第２の電極とが形成する第２の容量の容量値Ｃ２が、以下の式で表される関係を満たす
【数１】
2017098815.tif 000009
ことを特徴とする請求項１記載の光電変換装置。
【請求項３】
前記光電変換層に信号電荷を蓄積する時に、前記第２の端子に前記第１の電圧を供給し、
前記光電変換層から信号電荷を排出する時に、前記第２の端子に前記第２の電圧を供給する
ことを特徴とする請求項２記載の光電変換装置。
【請求項４】
前記第１の電圧が、前記第２の電圧より高く
前記リセット電圧が、前記第１の電極に供給される電圧よりも高い
ことを特徴とする請求項２または３記載の光電変換装置。
【請求項５】
前記第１の電圧が、前記第２の電圧より低く、
前記リセット電圧が、前記第１の電極に供給される電圧よりも低い
ことを特徴とする請求項２または３記載の光電変換装置。
【請求項６】
前記第１の電極に供給される電圧と前記リセット電圧との差が、前記第１の電圧と前記第２の電圧との差の２０％から８０％の範囲に含まれる
ことを特徴とする請求項２乃至５のいずれか１項に記載の光電変換装置。
【請求項７】
前記第２の電極に電気的に接続された第１の容量と、
前記第１の電極へ、少なくとも第１の電圧、および、前記第１の電圧とは異なる第２の
電圧を供給する電圧供給部と、を更に有し、
前記第１の電圧Ｖｓ１、前記第２の電圧Ｖｓ２、前記リセット電圧Ｖｒｅｓ、前記第１の容量の容量値Ｃ１、および、前記第１の電極と前記第２の電極とが形成する第２の容量の容量値Ｃ２が、以下の式で表される関係を満たす
【数２】
2017098815.tif 000010
ことを特徴とする請求項１記載の光電変換装置。
【請求項８】
前記光電変換層に信号電荷を蓄積する時に、前記第１の電極に前記第１の電圧を供給し、
前記光電変換層から信号電荷を排出する時に、前記第１の電極に前記第２の電圧を供給する
ことを特徴とする請求項７記載の光電変換装置。
【請求項９】
前記第１の電圧が、前記第２の電圧より低い
ことを特徴とする請求項７または８記載の光電変換装置。
【請求項１０】
前記第１の電圧が、前記第２の電圧より高い
ことを特徴とする請求項７または８記載の光電変換装置。
【請求項１１】
前記リセット電圧は、前記第１の電圧と前記第２の電圧との中間の値である
ことを特徴とする請求項７乃至１０のいずれか１項に記載の光電変換装置。
【請求項１２】
前記第１の容量は、前記第２の電極に電気的に接続された第１の端子と、第２の端子とを含み、
前記第２の端子は接地されている
ことを特徴とする請求項７乃至１１のいずれか１項に記載の光電変換装置。
【請求項１３】
前記第１の容量は、互いに対向する２つの電極を含む
ことを特徴とする請求項２乃至１２のいずれか１項に記載の光電変換装置。
【請求項１４】
平面視において、前記２つの電極の一方の面積Ｓｄと、前記第２の電極の面積Ｓｓが、
Ｓｄ＞０．５×Ｓｓの関係を満たす
ことを特徴とする請求項１３記載の光電変換装置。
【請求項１５】
平面視において、前記２つの電極と前記第１の電極とが少なくとも部分的に重なっている
ことを特徴とする請求項１３または１４記載の光電変換装置。
【請求項１６】
平面視において、前記２つの電極と前記第２の電極とが少なくとも部分的に重なっている
ことを特徴とする請求項１３乃至１５のいずれか１項に記載の光電変換装置。
【請求項１７】
前記２つの電極は、平面視において前記増幅部および前記リセット部のいずれとも重ならない部分を有する
ことを特徴とする請求項１３乃至１６のいずれか１項に記載の光電変換装置。
【請求項１８】
前記２つの電極は、金属またはポリシリコンで形成されている
ことを特徴とする請求項１３乃至１７のいずれか１項に記載の光電変換装置。
【請求項１９】
前記増幅部の入力ノードが、前記第２の電極を含んで構成されている
ことを特徴とする請求項２乃至１８のいずれか１項に記載の光電変換装置。
【請求項２０】
前記第２の電極と前記第１の容量との間の電気経路にスイッチが配されている
ことを特徴とする請求項２乃至１８のいずれか１項に記載の光電変換装置。
【請求項２１】
前記第１の容量と前記増幅部との間の電気経路にスイッチが配されている
ことを特徴とする請求項２乃至１８のいずれか１項に記載の光電変換装置。
【請求項２２】
それぞれが前記光電変換部を含む複数の画素を有し、
前記第１の電極は、前記複数の画素に対して共通に設けられ、
前記第２の電極は、前記複数の画素のそれぞれに対して個別に設けられている
ことを特徴とする請求項１乃至２１のいずれか１項に記載の光電変換装置。
【請求項２３】
請求項１乃至２２のいずれか１項に記載の光電変換装置と、
前記光電変換装置からの信号を処理する信号処理装置と、を備えた撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置、および、撮像システムに関する。
【背景技術】
【０００２】
カメラのイメージセンサ等に用いられる光電変換装置として、積層型の光電変換装置が提案されている。特許文献１の図１に記載の光電変換装置では、半導体基板に光電変換膜が積層される。光電変換膜の上には透明電極が配され、光電変換膜の下には画素電極が配される。光電変換膜と画素電極との間には、絶縁膜が配されている。特許文献１には、このような構成により相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）が可能となるため、ノイズを低減できると記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１２／００４９２３号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の光電変換装置では、透明電極に印加する電圧ＶＰｋをスイングさせた後に読み出しを行う。また、画素電極リセット時は、固定の電圧を供給する。このため、信号読み出し時と蓄積時とでバイアス電圧を最適に設定できないという課題があった。
【０００５】
このような課題に鑑み、本発明は、ノイズを低減しながら、信号読み出し時と蓄積時とにおけるバイアス電圧を最適化しうる光電変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、第１の電極、第２の電極、前記第１の電極および前記第２の電極の間に配された光電変換層、ならびに、前記光電変換層および前記第２の電極の間に配された絶縁層、を含む光電変換部と、前記第２の電極と電気的に接続され、前記光電変換部で生じた信号を出力する増幅部と、前記第２の電極の電圧にリセット電圧を供給するリセット部と、を有し、前記第１の電極と前記第２の電極との間の電圧に応じて、前記光電変換部に信号電荷を蓄積する蓄積動作と、前記蓄積動作によって蓄積された信号電荷を前記光電変換部から排出する電荷排出動作とを交互に行い、複数回行われる前記電荷排出動作のうち、第１の排出動作から前記第１の排出動作の次に行われる第２の排出動作までの期間に、前記リセット部が、前記第２の電極の電圧を第１の電圧にリセットする第１のリセット動作と、前記第１のリセット動作の後に前記第２の電極の電圧を前記第１の電圧とは異なる第２の電圧にリセットする第２のリセット動作とを行う光電変換装置が提供される。
【発明の効果】
【０００７】
本発明によれば、ノイズを低減しながら、信号読み出し時と蓄積時とにおけるバイアス電圧を最適化しうる光電変換装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態による光電変換装置の画素の構成を模式的に示す図である。
【図２】第１実施形態による光電変換装置の全体の構成を模式的に示す図である。
【図３】第１実施形態による光電変換装置の列回路の等価回路を示す図である。
【図４】第１実施形態による光電変換装置の平面構造を模式的に示す図である。
【図５】第１実施形態による光電変換装置の断面構造を模式的に示す図である。
【図６】第１実施形態による光電変換装置の光電変換部のポテンシャルを模式的に示す図である。
【図７】第１実施形態による光電変換装置に用いられる駆動信号のタイミングチャートを示す図である。
【図８】第２実施形態による光電変換装置の画素の構成を模式的に示す図である。
【図９】第２実施形態による光電変換装置の全体の構成を模式的に示す図である。
【図１０】第２実施形態による光電変換装置の平面構造を模式的に示す図である。
【図１１】第２実施形態による光電変換装置の断面構造を模式的に示す図である。
【図１２】第２実施形態による光電変換装置の光電変換部のポテンシャルを模式的に示す図である。
【図１３】第２実施形態による光電変換装置に用いられる駆動信号のタイミングチャートを示す図である。
【図１４】第３実施形態による光電変換装置の画素の構成を模式的に示す図である。
【図１５】第３実施形態による光電変換装置に用いられる駆動信号のタイミングチャートを示す図である。
【図１６】第４実施形態による光電変換装置の画素の構成を模式的に示す図である。
【図１７】第４実施形態による光電変換装置に用いられる駆動信号のタイミングチャートを示す図である。
【図１８】第５実施形態による光電変換装置の画素の構成を模式的に示す図である。
【図１９】第６実施形態による撮像システムのブロック図である。
【発明を実施するための形態】
【０００９】
本発明に係る１つの実施形態は、光電変換装置である。光電変換装置に含まれる画素は、光電変換部と、光電変換部で生じた信号を増幅する増幅部と、増幅部にリセット電圧を供給するリセット部とを含む。光電変換装置は複数の画素を含んでもよい。このような光電変換装置は、例えばイメージセンサである。あるいは、光電変換装置は画素を１つだけ含んでもよい。このような光電変換装置は、例えば光検知器である。図１に、画素１００、光電変換部１０１、リセットトランジスタ１０２、および、増幅トランジスタ１０４が例示されている。
【００１０】
光電変換部は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に配された光電変換層と、光電変換層と第２の電極との間に配された絶縁層と、を含む。このような構成により、光電変換部は、入射光によって生じた電荷を、信号電荷として蓄積することができる。また、光電変換部を含む画素回路に供給される電圧を制御することによって、光電変換部からの信号を読み出すことができる。図１に、第１の電極２０１、光電変換層２０５、絶縁層２０７、および、第２の電極２０９が例示されている。
【００１１】
第２の電極は、増幅部に電気的に接続される。このような構成により、増幅部が光電変換部で生じた信号を出力することができる。第２の電極と増幅部とは短絡されてもよい。あるいは、第２の電極と増幅部との間の電気経路に、スイッチが配されてもよい。図１に、第２の電極と増幅部との電気的な接続を表すノードＢが例示されている。ノードＢは、電気的にフローティングとすることが可能となるように構成される。ノードＢが電気的にフローティングになることにより、ノードＢの電圧が光電変換部で生じた電荷に応じて変化しうる。したがって、増幅部に光電変換部で生じた電荷に応じた信号を入力することができる。
【００１２】
光電変換装置は、第２の電極の電圧をリセットするリセット部を有する。リセット部は、リセット電圧を第２の電極に供給する。リセット部は、例えば、第２の電極に電気的に接続されたリセットトランジスタを含む。図１に、リセットトランジスタ１０２が例示されている。リセット部は、オンとオフとが切り替えられるように制御される。リセット部がオンすることで、第２の電極にリセット電圧が供給される。リセット部は、動作状態に応じて異なる値のリセット電圧を第２の電極に供給できるように構成されている。リセット部は、光電変換部の第２の電極に、第１の電圧と、第１の電圧とは異なる第２の電圧とを供給する電圧供給部を含む。図１および図８に、このような電圧供給部１１５が例示されている。リセット部と第２の電極との間の電気経路に、スイッチが配されていてもよい。リセット部と第２の電極とが短絡していてもよい。
【００１３】
第２の電極には、第１の容量が電気的に接続される。図１に、第１の容量１０３が例示されている。第２の電極と第１の容量とは短絡されてもよいし、あるいは、第２の電極と第１の容量との間の電気経路にスイッチが配されてもよい。
【００１４】
第１の容量は、例えば、絶縁体を間に挟んで互いに対向する２つの電極を含んで構成される。２つの電極はポリシリコンや金属などの導電材料で構成される。あるいは、第１の容量は、半導体領域と当該半導体領域の上にゲート絶縁膜を介して配されたゲート電極とを含んで構成される。第１の容量に含まれる半導体領域は、トランジスタのソース領域やドレイン領域よりも高い不純物濃度を有することが好ましい。ゲート電極は、ポリシリコンや金属などの導電材料で構成される。
【００１５】
第１の容量は、第２の電極に電気的に接続された第１の端子と、第１の端子とは別の第２の端子とを含む。それぞれの端子は、金属、ポリシリコンなどの導電材料、あるいは、半導体領域で構成されうる。第２の端子には、所定の電圧が供給される。例えば、第２の端子は接地されてもよい。あるいは、第２の端子が電圧供給部に接続され、電圧供給部から複数の電圧が供給されてもよい。図１において、ノードＢが第１の端子を含み、ノードＣが第２の端子を含む。
【００１６】
本発明の実施形態においては、信号を読み出す時に、光電変換層を空乏化する。そのために、光電変換部の第１の電極の電圧、あるいは、第１の容量の第２の端子の電圧を制御している。具体的には、第１の電圧と、第１の電圧とは異なる第２の電圧とを供給する電圧供給部が配される。
【００１７】
いくつかの実施形態においては、電圧供給部は、光電変換部の第１の電極に、第１の電圧と、第１の電圧とは異なる第２の電圧とを供給する。図１に、このような電圧供給部１１０が例示されている。別の実施形態においては、電圧供給部は、第１の容量の第２の端子に、第１の電圧と、第１の電圧とは異なる第２の電圧とを供給する。図８に、このような電圧供給部４１０が例示されている。
【００１８】
続いて、本発明の実施形態によるノイズ低減の効果について説明する。
【００１９】
光電変換部の第１の電極の電圧、あるいは、第１の容量の第２の端子の電圧が変化した際に、光電変換部の第２の電極の電圧は、第１の容量の容量値と、第１の電極と第２の電極とが形成する第２の容量の容量値との比に応じて変化する。画素の等価回路において、第１の容量と第２の容量とが直列に接続された２つの容量として表され、そして、２つの容量の間のノードに第２の電極が含まれるからである。
【００２０】
本発明の実施形態においては、光電変換部の第１の電極の電圧、あるいは、第１の容量の第２の端子の電圧、および、リセット部の供給する電圧と、第１の容量の容量値と、第２の容量の容量値とが、所定の関係を有している。この関係を満たすことにより、第２の電極の電圧が変化しても、光電変換層を空乏化する電圧を光電変換部の第１の電極と第２の電極との間に印加することができる。したがって、光電変換層から排出されない電荷の量を低減することができる。結果として、ノイズを低減することができる。
【００２１】
また、本発明の実施形態の別の観点によれば、第１の容量が互いに対向する２つの電極を含んで構成される。このような構成によれば、容量比の設計自由度が向上する。そのため、上述の関係を容易に満たすことができる。結果として、ノイズを低減した光電変換装置の設計自由度が向上する。
【００２２】
また、本発明の実施形態においては、電圧供給部から、第１の電圧と、第１の電圧とは異なる第２の電圧とを交互に供給することにより、ノードＢのリセットとは独立に、光電変換部の電荷を排出することができる。詳細は後述するが、これにより、光信号Ｓを読み出したあとに、光電変換層に残留する電荷を完全に排出することができる。また、光電変換部の第２の電極に異なる値の複数種類のリセット電圧を供給できるように構成することで、信号読み出し時と蓄積時とにおけるバイアス電圧を最適化することができる。
【００２３】
以下では、本発明の実施形態について図面を用いて詳細に説明する。ただし、本発明は、以下に説明される実施形態のみに限定されない。例えば、本発明の趣旨を超えない範囲で以下に説明される実施形態の一部の構成が変更された変形例も、本発明の実施形態である。また、以下のいずれかの実施形態の一部の構成を、他の実施形態に追加した例、あるいは他の実施形態の一部の構成と置換した例も本発明の実施形態である。
【００２４】
［第１実施形態］
本発明の第１実施形態による光電変換装置について、図１乃至図７を用いて説明する。
【００２５】
図１（ａ）は、本実施形態による光電変換装置の画素１００の構成を模式的に示している。画素１００は、光電変換部１０１、リセットトランジスタ１０２、第１の容量１０３、増幅トランジスタ１０４、選択トランジスタ１０５を含む。図１（ａ）には１つの画素１００だけを示しているが、本実施形態の光電変換装置は複数の画素１００を含む。また、図１（ａ）には、光電変換部１０１の断面構造を模式的に示している。
【００２６】
光電変換部１０１は、第１の電極２０１、ブロッキング層２０３、光電変換層２０５、絶縁層２０７、および、第２の電極２０９を含む。第１の電極２０１は、図１（ａ）のノードＡ（図中、「ｎｏｄｅ Ａ」と表す）に含まれる。第２の電極２０９は、図１（ａ）のノードＢ（図中、「ｎｏｄｅ Ｂ」と表す）に含まれる。第１の電極２０１は、電圧供給部１１０に接続されている。電圧供給部１１０は、光電変換部１０１の第１の電極２０１に複数種類の電圧Ｖｓを供給できるように構成されている。このような構成により、光電変換部１０１での信号電荷の蓄積、および、光電変換部１０１からの信号電荷の排出を行うことができる。なお、信号電荷の排出は、光電変換部１０１で生じた信号を読み出すために行われる。
【００２７】
電圧供給部１１０は、少なくとも、第１の電圧Ｖｓ１、および、第１の電圧Ｖｓ１とは異なる第２の電圧Ｖｓ２を、光電変換部１０１の第１の電極２０１に供給する。信号電荷がホールの場合（ホール蓄積）、第２の電圧Ｖｓ２は第１の電圧Ｖｓ１より低い電圧である。信号電荷がホールの場合、例えば、第１の電圧Ｖｓ１は５Ｖであり、第２の電圧Ｖｓ２は０Ｖである。信号電荷が電子の場合（電子蓄積）、第２の電圧Ｖｓ２は第１の電圧Ｖｓ１より高い電圧である。信号電荷が電子の場合、例えば、第１の電圧Ｖｓ１は０Ｖであり、第２の電圧Ｖｓ２は５Ｖである。なお、本明細書では、特に断りがない限り、接地されたノードの電圧を基準の０Ｖとしている。
【００２８】
図１（ａ）のノードＢには、増幅トランジスタ１０４のゲートが含まれる。増幅トランジスタ１０４は増幅部であり、そして、増幅トランジスタ１０４のゲートは増幅部の入力ノードである。つまり、光電変換部１０１の第２の電極２０９は、増幅部に電気的に接続されている。このような構成により、増幅部が光電変換部１０１で生じた信号を増幅して出力することができる。
【００２９】
第２の電極２０９は、第１の容量１０３の第１の端子に電気的に接続されている。本実施形態では、第１の容量１０３の第１の端子はノードＢに含まれる。つまり、第２の電極２０９と第１の容量１０３の第１の端子とは短絡されている。第１の容量１０３の第２の端子は、ノードＣ（図中、「ｎｏｄｅ Ｃ」と表す）に含まれる。第２の端子は、第１の端子と容量結合している。別の観点で言えば、ノードＣは第１の容量１０３を介してノードＢと容量結合している。第１の容量１０３の第２の端子（ノードＣ）には、所定の電圧が供給される。本実施形態では、第１の容量１０３の第２の端子（ノードＣ）は接地されている。つまり、第１の容量１０３の第２の端子には０Ｖの電圧が供給されている。
【００３０】
リセットトランジスタ１０２のドレインは、電圧供給部１１５に接続されている。電圧供給部１１５は、リセットトランジスタ１０２のドレインに、所定のタイミングで異なる値の電圧Ｖｒｅｓを供給できるように構成されている。電圧供給部１１５は、少なくとも、第１のリセット電圧Ｖｒｅｓ１、および、第１のリセット電圧Ｖｒｅｓ１とは異なる第２のリセット電圧Ｖｒｅｓ２を、リセットトランジスタ１０２のドレインに供給する。本実施形態では、例えば、リセット電圧Ｖｒｅｓを、３．３Ｖの第１のリセット電圧Ｖｒｅｓ１と、２．０Ｖである第２のリセット電圧Ｖｒｅｓ２との間で切り替えられるようにしている。リセットトランジスタ１０２のソースは、光電変換部１０１の第２の電極２０９、増幅トランジスタ１０４のゲート、および、第１の容量１０３の第１の端子に接続されている。このような構成により、リセットトランジスタ１０２は、ノードＢの電圧をリセット電圧Ｖｒｅｓにリセットすることができる。つまり、リセットトランジスタ１０２が、第２の電極２０９にリセット電圧Ｖｒｅｓを供給するリセット部である。リセットトランジスタ１０２がオフすることで、光電変換部１０１の第２の電極２０９を含んで構成されたノードＢは、電気的にフローティングになる。
【００３１】
本実施形態では、光電変換部１０１の第１の電極２０１に供給される電圧Ｖｓと、リセット電圧Ｖｒｅｓとの大小関係を制御することで、光電変換部１０１における信号電荷の蓄積、および、光電変換部１０１からの信号電荷の排出を行う。リセット電圧Ｖｒｅｓは、第１の電圧Ｖｓ１と第２の電圧Ｖｓ２との中間の値である。例えば、信号電荷がホールの場合（ホール蓄積）、リセット電圧Ｖｒｅｓは第１の電圧Ｖｓ１より低く、第２の電圧Ｖｓ２より高い電圧である。信号電荷が電子の場合（電子蓄積）、リセット電圧Ｖｒｅｓは、第１の電圧Ｖｓ１より高く、第２の電圧Ｖｓ２より低い電圧である。このリセット電圧Ｖｒｅｓは、電源電圧Ｖｄｄよりも低く、接地されたノードに供給される電圧よりも高い。なお、ここでいうリセット電圧Ｖｒｅｓは、第１のリセット電圧Ｖｒｅｓ１および第２のリセット電圧Ｖｒｅｓ２を含む。
【００３２】
増幅トランジスタ１０４のドレインは、電源電圧Ｖｄｄが供給されたノードに接続されている。図１（ａ）では電圧供給部１１５は、リセットトランジスタ１０２のみに接続されているが、図４の説明で後述するように、増幅トランジスタの電源電圧も供給できるようになっている。増幅トランジスタ１０４のソースは、選択トランジスタ１０５を介して、出力線１３０に接続されている。出力線１３０には、電流源１６０が接続されている。増幅トランジスタ１０４および電流源１６０はソースフォロア回路を構成し、光電変換部１０１で生じた信号を出力線１３０に出力する。出力線１３０には、さらに列回路１４０が接続されている。出力線１３０に出力された画素１００からの信号は、列回路１４０に入力される。
【００３３】
図１（ｂ）、（ｃ）は、光電変換部１０１の等価回路図の例を示している。本実施形態の光電変換部１０１は、信号電荷を蓄積するように構成された光電変換層と、絶縁層とを含む。したがって、光電変換部１０１は、第１の電極２０１および第２の電極２０９との間の容量成分を含む。図１（ｂ）、（ｃ）の等価回路は、この容量成分を光電変換部１０１の第１の電極２０１および第２の電極２０９の間に配された第２の容量１１１として示している。なお、図１（ｂ）は、光電変換部１０１がブロッキング層を含む場合の等価回路を示している。そのため、ブロッキング層および光電変換層がダイオード１１２の回路記号で示されている。図１（ｃ）は、光電変換部１０１がブロッキング層を含まない場合の等価回路を示している。そのため、光電変換層が抵抗１１３の回路記号で示されている。光電変換部１０１の構造は後述する。
【００３４】
図２は、本実施形態による光電変換装置の全体の回路構成を模式的に示す図である。図１と同じ機能を有する部分には、同じ符号を付してある。
【００３５】
図２は、４行４列の行列状に配された１６個の画素１００を示している。１つの列に含まれる複数の画素１００が、１つの出力線１３０に接続されている。行駆動回路１２０は、画素１００に駆動信号ｐＲＥＳ、および、駆動信号ｐＳＥＬを供給する。リセットトランジスタ１０２のゲートに駆動信号ｐＲＥＳが供給される。選択トランジスタ１０５のゲートに駆動信号ｐＳＥＬが供給される。これらの駆動信号によって、リセットトランジスタ１０２、および、選択トランジスタ１０５が制御される。１つの行に含まれる複数の画素１００は共通の駆動信号線に接続されている。駆動信号線は、上述の駆動信号ｐＲＥＳ、駆動信号ｐＳＥＬなどを伝達する配線である。なお、図２では、異なる行に供給される駆動信号を区別するために、（ｎ）、（ｎ＋１）などの行を表す符号を付している。他の図面でも同様である。
【００３６】
図２は、光電変換部１０１の第１の電極２０１の平面構造を模式的に示している。図２が示すように、１つの行に含まれる複数の画素１００の光電変換部１０１は、共通の第１の電極２０１を含んで構成されている。上述のとおり、電圧供給部１１０が電圧Ｖｓを第１の電極２０１に供給する。本実施形態では、それぞれの行ごとに第１の電極２０１が配されている。そのため、行駆動回路１２０が電圧供給部１１０から電圧Ｖｓの供給される行を選択する。なお、異なる行に供給される電圧Ｖｓを区別するために、（ｎ）、（ｎ＋１）などの行を表す符号を付している。
【００３７】
以上に説明した構成により、本実施形態では、複数の画素１００を行ごとに駆動することができる。
【００３８】
それぞれの出力線１３０は、列回路１４０に接続されている。列駆動回路１５０は、列回路１４０を列ごとに駆動する。具体的には、列駆動回路１５０は、駆動信号ＣＳＥＬを複数の列回路１４０に供給している。なお、異なる列に供給される駆動信号を区別するために、（ｍ）、（ｍ＋１）などの列を表す符号を付している。他の図面でも同様である。このような構成により、行ごとに並列に読み出された信号を、順次、出力部１７０に出力することができる。
【００３９】
列回路１４０について詳細に説明する。図３は、ｍ列目およびｍ＋１列目の列回路１４０の等価回路を示している。他の列の列回路１４０は図示されていない。
【００４０】
出力線１３０の信号は、列アンプ３０１によって増幅される。列アンプ３０１の出力ノードは、Ｓ／Ｈスイッチ３０３を介して容量ＣＴＳに接続されている。また、列アンプ３０１の出力ノードは、Ｓ／Ｈスイッチ３０５を介して容量ＣＴＮに接続されている。Ｓ／Ｈスイッチ３０３およびＳ／Ｈスイッチ３０５は、それぞれ、駆動信号ｐＴＳおよび駆動信号ｐＴＮによって制御される。このような構成により、画素１００からのリセットノイズを含むノイズ信号Ｎと、光信号Ｓとを保持することができる。したがって、本実施形態による光電変換装置は相関二重サンプリングを行うことが可能である。
【００４１】
容量ＣＴＳは、水平転送スイッチ３０７を介して水平出力線３１１に接続されている。容量ＣＴＮは、水平転送スイッチ３０９を介して水平出力線３１３に接続されている。水平転送スイッチ３０７および３０９は、列駆動回路１５０からの駆動信号ＣＳＥＬによって制御される。
【００４２】
水平出力線３１１と水平出力線３１３とはいずれも出力部１７０に接続されている。出力部１７０は、水平出力線３１１の信号と水平出力線３１３の信号との差分をアナログ−デジタル変換部１８０に出力する。アナログ−デジタル変換部１８０は、入力されたアナログ信号をデジタル信号に変換する。
【００４３】
なお、列回路１４０はアナログ−デジタル変換回路であってもよい。この場合、アナログ−デジタル変換回路は、メモリやカウンタなどのデジタル信号を保持する保持部を有する。保持部には、ノイズ信号Ｎおよび光信号Ｓがそれぞれデジタル信号に変換されて保持される。
【００４４】
次に、本実施形態による光電変換装置の平面構造、および、断面構造について説明する。図４は、光電変換装置の平面構造を模式的に示している。図５は、光電変換装置の断面構造を模式的に示している。図４は、２行２列の行列状に配された４つの画素１００を示している。図５（ａ）に示された断面は、図４における破線Ｘ１−Ｘ２に沿った断面に対応する。図５（ｂ）に示された断面は、図４における破線Ｙ１−Ｙ２に沿った断面に対応する。なお、図１と同じ機能を有する部分には同じ符号を付してある。ただし、トランジスタについては対応するゲート電極に符号が付されている。また、駆動信号線を構成する導電部材には、当該駆動信号線に供給される駆動信号と同じ符号が付されている。例えば、ｐＲＥＳの符号が付された導電部材は、駆動信号ｐＲＥＳを供給するための駆動信号線を構成する。
【００４５】
光電変換装置は半導体基板２００を含む。半導体基板２００に、画素トランジスタのソース領域およびドレイン領域などの、各種の半導体領域が配されている。画素トランジスタとは、例えば、リセットトランジスタ１０２、増幅トランジスタ１０４、選択トランジスタ１０５である。半導体基板２００の上に、画素トランジスタのゲート電極、および、配線を構成する導電部材を含む複数の配線層２０２が配されている。配線層２０２の上に、光電変換部１０１が配されている。図４に示した構成では、リセット電圧Ｖｒｅｓの供給線と電源電圧Ｖｄｄの供給線とが、画素部では共通になっている。本実施形態において、リセットを行うときは、この供給線に電圧供給部１１５がリセット電圧Ｖｒｅｓを印加する。増幅トランジスタから信号を読み出すときは、電圧供給部１１５がリセット電圧Ｖｒｅｓとは異なる電源電圧Ｖｄｄを供給線に供給する。このように、供給線を共通化することで、画素面積の増大を抑えることができる。
【００４６】
図５（ａ）、および、図５（ｂ）に示されるとおり、各画素１００の光電変換部１０１は、第１の電極２０１（共通電極）と、ブロッキング層２０３と、光電変換層２０５と、絶縁層２０７と、第２の電極２０９（画素電極）とを含む。光電変換層２０５は、第１の電極２０１と第２の電極２０９との間に配されている。ブロッキング層２０３は、第１の電極２０１と光電変換層２０５との間に配されている。ブロッキング層２０３は、光電変換層２０５で蓄積される信号電荷と同じ導電型の電荷が、第１の電極２０１から光電変換層２０５へ注入されることを阻止するために設けられている。絶縁層２０７は、光電変換層２０５と第２の電極２０９との間に配されている。
【００４７】
第１の電極２０１は、図２に示されるとおり、行ごとに電気的に絶縁されている。一方で、図５（ａ）に示されるとおり、１つの行に含まれる複数の画素１００の第１の電極２０１は、共通の導電部材で構成されている。そのため、第１の電極２０１は共通電極とも呼ばれる。第１の電極２０１の平面構造は図２に示されているので、図４において第１の電極２０１は図示されていない。
【００４８】
図４および図５（ａ）に示されるとおり、各画素１００の第２の電極２０９は、他の画素１００の第２の電極２０９から電気的に絶縁されている。そのため、第２の電極２０９は個別電極とも呼ばれる。また、ブロッキング層２０３、光電変換層２０５、および、絶縁層２０７は、それぞれ、複数の画素１００に渡って連続して配されている。そのため、図４において、ブロッキング層２０３、光電変換層２０５、および、絶縁層２０７は図示されていない。
【００４９】
図４ならびに図５（ａ）および図５（ｂ）に示されるとおり、第１の容量１０３は、上部電極２１１と下部電極２１３とを含む。上部電極２１１および下部電極２１３は、間に絶縁体を介して互いに対向している。このような構成により、第１の容量１０３の容量値の設計自由度を高くすることができる。リソグラフィーなどの半導体プロセスを用いることにより、簡単に上部電極２１１および下部電極２１３の平面形状を決めることができるからである。なお、これ以外の構造を第１の容量１０３に用いてもよい。他の例として、所定の値より大きな容量値を持つＰＮ接合容量を用いてもよい。
【００５０】
また、第１の容量１０３の上部電極２１１および下部電極２１３は、光電変換部１０１の第２の電極２０９よりも下の配線層に配されている。上部電極２１１および下部電極２１３は、平面視において、第１の電極２０１あるいは第２の電極２０９と少なくとも部分的に重なっている。このような構成によれば、画素１００のサイズを小さくすることができる。また、上部電極２１１および下部電極２１３は、それぞれ、リセットトランジスタ１０２および増幅トランジスタ１０４のいずれとも重なっていない部分を含んでいる。
【００５１】
本実施形態の第１の容量１０３は、例えば、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）容量である。具体的には、上部電極２１１と下部電極２１３は、それぞれ、金属などの導電部材によって構成されている。あるいは、第１の容量１０３は、ＰＩＰ（Ｐｏｌｙ−Ｓｉ  Ｉｎｓｕｌａｔｏｒ  Ｐｏｌｙ−Ｓｉ）容量であってもよい。具体的には、上部電極２１１と下部電極２１３は、それぞれ、ポリシリコンによって構成される。あるいは、第１の容量１０３は、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）容量であってもよい。具体的には、上部電極２１１が金属や高濃度にドープされたポリシリコンなどの金属的な性質を示す導電部材で構成され、下部電極２１３が半導体領域で構成される。
【００５２】
図５（ａ）および図５（ｂ）に示されたとおり、光電変換部１０１の第２の電極２０９は、導電部材２１９を介して増幅トランジスタ１０４のゲートに接続されている。また、光電変換部１０１の第２の電極２０９は、導電部材２１９および導電部材２２０を介して、リセットトランジスタ１０２のソース領域に接続されている。さらに、第２の電極２０９は、導電部材２１９を介して第１の容量１０３の上部電極２１１に接続されている。第１の容量１０３の下部電極２１３は、コンタクトプラグ２１５を介して半導体領域２１７に接続されている。半導体領域２１７は接地されている。
【００５３】
図５（ｂ）には、リセットトランジスタ１０２、および、増幅トランジスタ１０４のゲート電極が、それぞれ示されている。ゲート電極と半導体基板２００との間には、ゲート絶縁膜２３０が配されている。選択トランジスタ１０５のゲート電極は、導電部材２２１を介して駆動信号ｐＳＥＬを伝達する駆動信号線に接続されている。画素トランジスタのソース領域、および、ドレイン領域は、半導体基板２００に配されている。半導体領域２１７が接地されているため、半導体領域２１７と、上述のトランジスタのソース領域、および、ドレイン領域が配されるウェル２４０とが電気的に接続されていてもよい。
【００５４】
光電変換部１０１の構成について詳細に説明する。光電変換部１０１の第１の電極２０１は、光の透過率の高い導電部材で構成されている。例えば、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などのインジウム、および／または、スズを含む化合物や、ＺｎＯなどの化合物が、第１の電極２０１の材料として用いられる。このような構成によれば、多くの光を光電変換層２０５に入射させることができる。そのため、感度を向上させることができる。他の例として、所定の量の光が透過する程度の薄さを有するポリシリコンや金属を、第１の電極２０１として用いてもよい。金属は電気抵抗が低いため、金属を第１の電極２０１の材料に用いた例は、低消費電力化あるいは駆動の高速化に有利である。
【００５５】
ブロッキング層２０３は、第１の電極２０１から光電変換層２０５へ信号電荷と同じ導電型の電荷が注入されることを阻止する。光電変換層２０５は、第１の電極２０１に印加される電圧Ｖｓによって空乏化する。また、第１の電極２０１に印加される電圧Ｖｓと第２の電極２０９（ノードＢ）の電圧との関係に応じて、光電変換層２０５のポテンシャルの傾きが反転する。このような構成により、信号電荷の蓄積、および、蓄積された信号電荷の排出を行うことができる。光電変換部１０１の動作については後述する。
【００５６】
具体的に、光電変換層２０５は、真性のアモルファスシリコン（以下、ａ−Ｓｉ）、低濃度のＰ型のａ−Ｓｉ、低濃度のＮ型のａ−Ｓｉなどで形成される。あるいは、光電変換層２０５は、化合物半導体で形成されてもよい。例えば、ＢＮ、ＧａＡｓ、ＧａＰ、ＡｌＳｂ、ＧａＡｌＡｓＰなどのＩＩＩ−Ｖ族化合物半導体、ＣｄＳｅ、ＺｎＳ、ＨｇＴｅなどのＩＩ−ＶＩ族化合物半導体、ＰｂＳ、ＰｂＴｅ、ＣｕＯなどのＩＶ−ＶＩ族化合物半導体が挙げられる。あるいは、光電変換層２０５は、有機材料で形成されてもよい。例えば、フラーレン、クマリン６（Ｃ６）、ローダミン６Ｇ（Ｒ６Ｇ）、亜鉛フタロシアニン（ＺｎＰｃ）、キナクリドン、フタロシアニン系化合物、ナフタロシアニン系化合物などを用いることができる。さらに、上述の化合物半導体で構成された量子ドット膜を光電変換層２０５に用いることができる。
【００５７】
光電変換層２０５が半導体で構成される場合、当該半導体の不純物濃度が低いか、あるいは、当該半導体は真性であるとよい。このような構成によれば、光電変換層２０５に空乏層を十分に広げることができるため、高感度化、ノイズ低減などの効果を得ることができる。
【００５８】
ブロッキング層２０３には、光電変換層２０５に用いられる半導体と同じ種類であって、光電変換層２０５に用いられる半導体よりも不純物濃度の高いＮ型あるいはＰ型の半導体を用いることができる。例えば、光電変換層２０５にａ−Ｓｉが用いられる場合、ブロッキング層２０３には不純物濃度の高いＮ型のａ−Ｓｉ、あるいは、不純物濃度の高いＰ型のａ−Ｓｉが用いられる。不純物濃度の違いによりフェルミ準位の位置が異なるため、電子およびホールのうち一方に対してのみ、ポテンシャルバリアを形成することができる。ブロッキング層２０３の導電型は、信号電荷と反対の導電型の電荷が多数キャリアとなる導電型である。
【００５９】
もしくは、光電変換層２０５とは異なる材料でブロッキング層２０３を構成することができる。このような構成によれば、ヘテロ接合が形成される。材料の違いによりバンドギャップが異なるため、電子およびホールのうち一方に対してのみ、ポテンシャルバリアを形成することができる。
【００６０】
光電変換層２０５と第２の電極２０９との間には、絶縁層２０７が配されている。絶縁層２０７には、絶縁性の材料が用いられる。例えば絶縁層２０７の材料として、酸化シリコン、アモルファス酸化シリコン（以下、ａ−ＳｉＯ）、窒化シリコン、アモルファス窒化シリコン（ａ−ＳｉＮ）などの無機材料、あるいは、有機材料が用いられる。絶縁層２０７の厚さは、トンネル効果により電荷が透過しない程度の厚さとするとよい。このような構成にすることで、リーク電流を低減できるため、ノイズを低減することができる。具体的には、絶縁層２０７の厚さは５０ｎｍ以上とするとよい。
【００６１】
ブロッキング層２０３、光電変換層２０５、および、絶縁層２０７にａ−Ｓｉ、ａ−ＳｉＯ、ａ−ＳｉＮを用いる場合は、水素化処理を行い、水素でダングリングボンドを終端してもよい。このような構成により、ノイズを低減することができる。
【００６２】
第２の電極２０９は金属などの導電部材で構成されている。第２の電極２０９には、配線を構成する導電部材、あるいは、外部と接続するためのパッド電極を構成する導電部材と同じ材料が用いられる。このような構成によれば、第２の電極２０９と、配線を構成する導電部材、あるいは、パッド電極とを同時に形成することができる。したがって、製造プロセスを簡略化することができる。
【００６３】
次に、本実施形態による光電変換装置における光電変換部１０１の動作について説明する。図６は、光電変換部１０１におけるエネルギーバンドを模式的に示している。図６には、第１の電極２０１、ブロッキング層２０３、光電変換層２０５、絶縁層２０７、第２の電極２０９のエネルギーバンドが示されている。図６の縦軸は電子に対するポテンシャルを表している。図６の上に行くほど、電子に対するポテンシャルが高い。したがって、図６の上に行くほど、電圧は低くなる。第１の電極２０１、および、第２の電極２０９については、自由電子のエネルギー準位が示されている。ブロッキング層２０３、および、光電変換層２０５については、伝導帯のエネルギー準位と価電子帯のエネルギー準位との間のバンドギャップが示されている。なお、光電変換層２０５と絶縁層２０７との界面における光電変換層２０５のポテンシャルを、便宜的に、光電変換層２０５の表面ポテンシャル、あるいは、単に表面ポテンシャルと呼ぶ。
【００６４】
光電変換部１０１の動作としては、以下のステップ（１）〜（６）が繰り返し行われる。ステップ（１）は、増幅部の入力ノードのリセットを行うステップである。ステップ（２）は、ノイズ信号Ｎの読み出し（Ｎ読み）を行うステップである。ステップ（３）は、光電変換部からの信号電荷の排出（電荷排出動作）を行うステップである。ステップ（４）は、光信号Ｓの読み出し（Ｓ読み）を行うステップである。ステップ（５）は、光電変換部からの残留電荷の排出（電荷排出動作）と信号電荷の蓄積の開始前のリセットとを行うステップである。ステップ（６）は、信号電荷の蓄積（蓄積動作）を行うステップである。すなわち、本実施形態では、蓄積動作と電荷排出動作とを交互に行う。そして、複数回行われる排出動作のうち、第１の排出動作からその次に行われる第２の排出動作までの期間に、第２の電極の電圧を第１の電圧にリセットする動作と、第２の電極の電圧を第２の電圧にリセットする動作とを行う。ステップ（５）では、この複数回の電荷排出動作のうち、２回目以降に行われる電荷排出動作と同期してリセットを行うことができる。以下、それぞれのステップについて説明する。
【００６５】
図６（ａ）は、ステップ（１）からステップ（２）における光電変換部１０１の状態を示している。第１の電極２０１には、電圧供給部１１０から第１の電圧Ｖｓ１が供給されている。第１の電圧Ｖｓ１は、例えば、５Ｖである。光電変換層２０５には、露光期間中に生じた信号電荷として、白丸で示されたホールが蓄積されている。蓄積されるホールの量に応じて、光電変換層２０５の表面ポテンシャルは低くなる方向（電圧が高くなる方向）へ変化する。なお、電子が蓄積される場合、蓄積される電子の量に応じて、表面ポテンシャルは高くなる方向（電圧が低くなる方向）へ変化する。
【００６６】
この状態でリセットトランジスタ１０２をオンする。これにより、第２の電極２０９を含むノード、つまり、図１のノードＢの電圧がリセット電圧Ｖｒｅｓにリセットされる（以下、このリセットを「ＦＤリセット１」と表記する）。本実施形態では、ノードＢに増幅トランジスタ１０４のゲートが含まれている。そのため、増幅トランジスタ１０４のゲートの電圧がリセットされる。なお、このときのリセット電圧Ｖｒｅｓは、電圧供給部１１５から供給される第１のリセット電圧Ｖｒｅｓ１であり、例えば３．３Ｖである。ＦＤリセット１でのリセット電圧Ｖｒｅｓ１は、ソースフォロワ回路から構成される増幅部の読み出し時におけるダイナミックレンジを考慮した最適な電圧に設定するのが好適である。
【００６７】
その後、リセットトランジスタ１０２をオフする。これにより、ノードＢが電気的にフローティングになる。このときリセットトランジスタ１０２によるリセットノイズ（図６のノイズｋＴＣ１）が発生しうる。
【００６８】
リセット動作による第２の電極２０９の電圧の変化に応じて、光電変換層２０５の表面ポテンシャルは変化しうる。この時の第２の電極２０９の電圧の変化の方向は、信号電荷が蓄積することによって生じた第２の電極２０９の電圧の変化とは反対の方向である。そのため、信号電荷のホールは、光電変換層２０５に蓄積されたままである。また、ブロッキング層２０３によって第１の電極２０１からのホールの注入は阻止されるため、光電変換層２０５に蓄積された信号電荷の量は変わらない。
【００６９】
選択トランジスタ１０５がオンであれば、増幅トランジスタ１０４がリセットノイズを含むノイズ信号Ｎ（Ｖｒｅｓ１＋ｋＴＣ１）を画素１００から出力する（Ｎ読み）。ノイズ信号Ｎは、列回路１４０の容量ＣＴＮに保持される。
【００７０】
図６（ｂ）および（ｃ）は、ステップ（３）における光電変換部１０１の状態を示している。まず、第１の電極２０１に第２の電圧Ｖｓ２が供給される。信号電荷としてホールを用いているため、第２の電圧Ｖｓ２は第１の電圧Ｖｓ１より低い電圧である。第２の電圧Ｖｓ２は、例えば、０Ｖである。
【００７１】
このとき、第２の電極２０９（ノードＢ）の電圧は、第１の電極２０１の電圧の変化と同じ方向に向かって変化する。第２の電極２０９の電圧の変化量ｄＶＢは、第２の電極２０９に接続された第１の容量１０３の容量値Ｃ１と、光電変換部１０１が有する第２の容量１１１の容量値Ｃ２との比に応じて決まる。第１の電極２０１の電圧の変化量ｄＶｓに対して、第２の電極２０９の電圧の変化量ｄＶＢは、ｄＶＢ＝ｄＶｓ×Ｃ２／（Ｃ１＋Ｃ２）と表される。なお、第２の電極２０９を含むノードＢは他の容量成分を含みうる。しかし、他の容量成分は第１の容量１０３の容量値Ｃ１にくらべて十分に小さい。そのため、ノードＢの容量値は、第１の容量１０３の容量値Ｃ１と等しいとみなしてよい。
【００７２】
本実施形態では、第１の電極２０１の電圧の変化量ｄＶｓが、第２の電極２０９の電圧の変化量ｄＶＢよりも十分に大きい。そのため、第２の電極２０９のポテンシャルは、第１の電極２０１のポテンシャルよりも低くなり、光電変換層２０５のポテンシャルの傾きが反転する。これにより、黒丸で示された電子が第１の電極２０１から光電変換層２０５へ注入される。また、信号電荷として光電変換層２０５に蓄積されたホールの一部または全部が、ブロッキング層２０３の方へ移動する。移動したホールは、ブロッキング層２０３の多数キャリアと再結合して消滅する。その結果、光電変換層２０５のホールが光電変換層２０５から排出される。光電変換層２０５の全体が空乏化する場合には、信号電荷として蓄積されたホールの全部が排出される。
【００７３】
次に、図６（ｃ）に示される状態においては、第１の電極２０１に第１の電圧Ｖｓ１が供給される。これにより、光電変換層２０５のポテンシャルの傾きが再び反転する。そのため、図６（ｂ）の状態の時に光電変換層２０５に注入されていた電子は、光電変換層２０５から排出される。一方、ブロッキング層２０３が、第１の電極２０１から光電変換層２０５へのホールの注入を阻止する。したがって、光電変換層２０５の表面ポテンシャルは、蓄積されていたホールの量に応じて変化する。表面ポテンシャルの変化に対応して、第２の電極２０９の電圧は、リセットされた状態から、消滅したホールの量に応じた電圧Ｖｐだけ変化する。つまり、信号電荷として蓄積されたホールの量に応じた電圧ＶｐがノードＢに現れる。蓄積されたホールの量に応じた電圧Ｖｐを、光信号成分と呼ぶ。
【００７４】
ここで、図６（ｃ）に示される状態の時に、選択トランジスタ１０５がオンする。これにより、増幅トランジスタ１０４が光信号Ｓ（Ｖｐ＋Ｖｒｅｓ１＋ｋＴＣ１）を画素１００から出力する（Ｓ読み）。光信号Ｓは、列回路１４０の容量ＣＴＳに保持される。ステップ（２）で読み出されたリセット信号（Ｖｒｅｓ１＋ｋＴＣ１）と、ステップ（４）で読み出された光信号Ｓ（Ｖｐ＋Ｖｒｅｓ１＋ｋＴＣ１）との差分が、蓄積された信号電荷に応じた電圧Ｖｐに基づく信号（光信号成分）である。
【００７５】
図６（ｄ）および（ｅ）は、ステップ（５）における光電変換部１０１の状態を示している。リセットトランジスタ１０２をオンし、ノードＢの電圧をリセット電圧Ｖｒｅｓにリセットする（以下、このリセットを「ＦＤリセット２」と表記する）。なお、このときのリセット電圧Ｖｒｅｓは、電圧供給部１１５から供給される第２のリセット電圧Ｖｒｅｓ２であり、例えば２．０Ｖである。ＦＤリセット２でのリセット電圧Ｖｒｅｓ２、すなわち蓄積中のリセット電圧は、信号読み出し時よりも大きい逆バイアスとなるように設定するのが好適である。つまり、ＦＤリセット１とＦＤリセット２とでリセット電圧Ｖｒｅｓを、それぞれに求められる最適な電圧に設定することが望ましい。
【００７６】
また、ノードＢの電圧のリセットと同時に、第１の電極２０１への印加電圧を、図６（ｂ）と同様にして、第１の電圧Ｖｓ１から第２の電圧Ｖｓ２へと、さらに、第２の電圧Ｖｓ２から第１の電圧Ｖｓ１へと変化する。このように第１の電極２０１への印加電圧をスイングさせることで、光電変換層２０５中の光電荷を総て排出することができる（以下、この光電荷の排出を「膜リセット」と表記する）。排出される光電荷には、図６（ｃ）から蓄積開始前のリセットまでの間に光電変換層２０５に蓄積した暗電荷や光電荷（本実施形態では常時光は照射している）が含まれる。また、排出される光電荷には、図６（ｂ）の電荷排出過程で完全に読み出されずに光電変換層２０５中に残留している光電荷が含まれる。これにより、前のフレームの残留電荷などが次のフレームの光信号成分に影響を与えることを防ぐことができる。
【００７７】
その後、リセットトランジスタ１０２をオフする。このように、信号電荷の蓄積を開始する前にノードＢのリセットを行うことにより、ノードＢに蓄積された前フレームの光信号成分を除去できる。また、ノードＢに光信号成分が累積していき、ダイナミックレンジが狭くなっていくことを防止することができる。
【００７８】
このときにも、リセットトランジスタ１０２によるリセットノイズ（図６のノイズｋＴＣ２）が発生しうる。しかし、ここで発生するリセットノイズは、蓄積期間の終了後に、ステップ（１）のリセット動作を行うことで除去することができる。
【００７９】
図６（ｆ）および（ｇ）は、ステップ（６）における光電変換部１０１の状態を示している。第１の電極２０１に第１の電圧Ｖｓ１が供給され、ノードＢにリセット電圧Ｖｒｅｓ２が供給される。リセット電圧Ｖｒｅｓ２は第１の電圧Ｖｓ１より低いため、光電変換層２０５の電子は第１の電極２０１に排出される。一方、光電変換層２０５のホールは、光電変換層２０５と絶縁層２０７との界面に向かって移動する。しかし、ホールは絶縁層２０７に移動できないため、光電変換層２０５に蓄積される。また、前述のとおり、ブロッキング層２０３が、ホールが光電変換層２０５に注入されることを阻止する。したがって、この状態で光電変換層２０５に光が入射すると、光電変換によって生じた電子ホール対のうち、ホールのみが信号電荷として光電変換層２０５に蓄積される。一定期間の蓄積を行った後、ステップ（１）〜（６）の動作が繰り返される。
【００８０】
なお、蓄積されたホールによって光電変換層２０５の表面ポテンシャルが変化する。この表面ポテンシャルの変化に応じて、第２の電極２０９の電圧は上がる。これが図６（ｇ）では電圧Ｖｐ０で示されている。図６（ａ）のリセット時には、上述のとおり、変化した電圧Ｖｐ０を打ち消すように、第２の電極２０９の電圧が変化する。つまり、第２の電極２０９の電圧が下がる。したがって、光電変換層２０５の表面ポテンシャルは高くなる方向に変化する。
【００８１】
信号電荷が電子の場合、第２の電圧Ｖｓ２は第１の電圧Ｖｓ１より高い電圧である。そのため、図６（ａ）〜（ｇ）でのポテンシャルの傾きが反転する。それ以外の動作は同じである。
【００８２】
本実施形態のノイズ低減の効果について説明する。図６を用いて説明した動作においては、図６（ｂ）の状態で光電変換層２０５のポテンシャルの傾きが反転することで、蓄積した信号電荷の排出を行っている。光電変換層２０５のポテンシャルの傾きを反転させることができないと、排出されない電荷が生じるため、ノイズが生じる可能性がある。ここで、第１の電極２０１の電圧の変化量ｄＶｓが、第２の電極２０９（ノードＢ）の電圧の変化量ｄＶＢに比べて大きいほど、ポテンシャルの傾きを反転させやすい。つまり、第１の電極２０１の電圧の変化量ｄＶｓが、第２の電極２０９の電圧の変化量ｄＶＢに比べて大きいほど、ノイズを低減することができる。
【００８３】
上述のとおり、第１の電極２０１の電圧の変化量ｄＶｓとノードＢの電圧の変化量ｄＶＢとの間には、ｄＶＢ＝ｄＶｓ×Ｃ２／（Ｃ１＋Ｃ２）という関係がある。この式を変形すると、第１の電極２０１の電圧の変化量ｄＶｓは、ｄＶｓ＝ｄＶＢ＋（Ｃ１／Ｃ２）×ｄＶＢと表される。つまり、第１の電極２０１の電圧の変化量ｄＶｓは、第２の電極２０９の電圧の変化量ｄＶＢよりも、（Ｃ１／Ｃ２）×ｄＶＢだけ大きい。したがって、ノードＢの容量値Ｃ１が大きいほど、第１の電極２０１の電圧の変化量ｄＶｓと第２の電極２０９の電圧の変化量ｄＶＢとの差が大きくなる。
【００８４】
本実施形態では、第２の電極２０９に第１の容量１０３が接続されている。そのため、ノードＢの容量値Ｃ１を大きくすることができる。このような構成によれば、第１の電極２０１の電圧の変化量ｄＶｓを、第２の電極２０９の電圧の変化量ｄＶＢに比べて大きくすることができる。結果として、光電変換層２０５を空乏化しやすくなるため、排出されない電荷を低減できる。このように、本実施形態によれば、ノイズを低減することができる。
【００８５】
比較例として、ノードＢに第１の容量１０３が接続されていない構成を説明する。この場合、ノードＢの容量は、半導体領域のＰＮ接合による容量成分や配線との寄生容量成分を含みうる。しかし、これらの容量成分は、光電変換部１０１の有する第２の容量１１１の容量値Ｃ２に比べて無視できるほど小さい。したがって、Ｃ１／Ｃ２がほとんどゼロになる。そのため、第１の電極２０１に第２の電圧Ｖｓ２が供給された時、第１の電極２０１の電圧の変化量ｄＶｓと、第２の電極２０９の電圧の変化量ｄＶＢとがほぼ等しくなる。そうすると、図６（ｂ）の状態において、ポテンシャルの傾きが反転しない可能性がある。結果として信号電荷として蓄積されたホールの一部を排出できない可能性が生じる。比較例に対して、本実施形態では排出されない信号電荷の量を低減できるので、ノイズを低減することができる。
【００８６】
続いて、第１の容量１０３の容量値Ｃ１と、光電変換部１０１に含まれる第２の容量１１１の容量値Ｃ２と、各部に供給される電圧との関係について説明する。
【００８７】
本実施形態において光電変換部１０１は、ブロッキング層２０３、光電変換層２０５、絶縁層２０７を含んでいる。ブロッキング層２０３は、光電変換層２０５、および、絶縁層２０７に比べて導電率が高い。そのため、光電変換部１０１に含まれる第２の容量１１１の容量値Ｃ２は、光電変換層２０５による容量成分Ｃｉと絶縁層２０７による容量成分Ｃｉｎｓの合成容量となる。具体的に、第２の容量１１１の容量値Ｃ２は、次の式（１）で表される。
Ｃ２＝Ｃｉ×Ｃｉｎｓ／（Ｃｉ＋Ｃｉｎｓ）  …（１）
【００８８】
ここで、平面視における第２の電極２０９の面積をＳｓ、光電変換層２０５の厚さをｄｉ、絶縁層２０７の厚さをｄｉｎｓ、光電変換層２０５の比誘電率をＥｉ、絶縁層２０７の比誘電率をＥｉｎｓ、真空の誘電率をＥ０とする。容量成分Ｃｉおよび容量成分Ｃｉｎｓは、それぞれ、次の式（２）および式（３）で表される。
Ｃｉ＝Ｅ０×Ｅｉ×Ｓｓ／ｄｉ  …（２）
Ｃｉｎｓ＝Ｅ０×Ｅｉｎｓ×Ｓｓ／ｄｉｎｓ  …（３）
【００８９】
第２の電極２０９のフリンジ電界はほとんど無視できるので、容量の計算に用いられる面積として、平面視における第２の電極２０９の面積Ｓｓだけを考慮すればよい。平面視における第２の電極２０９の面積Ｓｓは、例えば、図４における第２の電極２０９の面積である。また、図５において、光電変換層２０５の厚さｄｉ、絶縁層２０７の厚さｄｉｎｓが示されている。
【００９０】
第１の容量１０３の容量値Ｃ１は、平面視における上部電極２１１または下部電極２１３の面積をＳｄ、上部電極２１１と下部電極２１３との距離をｄｄ、上部電極２１１および下部電極２１３の間の絶縁層の誘電率をＥｄとして、次の式（４）で表される。
Ｃ１＝Ｅ０×Ｅｄ×Ｓｄ／ｄｄ  …（４）
【００９１】
本実施形態においては第１の電極２０１（ノードＡ）の電圧Ｖｓを、第１の電圧Ｖｓ１と第２の電圧Ｖｓ２とに制御することで、信号電荷の蓄積と、光電変換層２０５の空乏化による信号電荷の排出とを行っている。第１の容量１０３の容量値Ｃ１と第２の容量１１１の容量値Ｃ２とが以下に説明する関係を満たすと、上述の信号電荷の排出の際に、光電変換層２０５に残る電荷を効果的に低減することができる。最初に、信号電荷がホールの場合を説明する。
【００９２】
以下、簡単のために、第１の容量１０３の容量値Ｃ１が、第２の容量１１１の容量値Ｃ２のｋ倍であるとする。つまり、容量値Ｃ１と容量値Ｃ２とが次の式（５）の関係を有する。
Ｃ１＝ｋ×Ｃ２  …（５）
【００９３】
前述のとおり、第１の電極２０１の電圧の変化量ｄＶｓと、第２の電極２０９（ノードＢ）の電圧の変化量ｄＶＢとは、次の式（６）で表される関係を有する。
ｄＶＢ＝ｄＶｓ×Ｃ２／（Ｃ１＋Ｃ２）  …（６）
【００９４】
式（５）と式（６）から、次の式（７）が得られる。
ｄＶＢ＝ｄＶｓ／（１＋ｋ）  …（７）
ここで、信号電荷としてホールを蓄積するためには、第１の電圧Ｖｓ１とリセット電圧Ｖｒｅｓとが以下の式（８）の関係を満たすとよい。
Ｖｓ１＞Ｖｒｅｓ  …（８）
【００９５】
信号電荷のホールを転送するためには、第１の電圧Ｖｓ１、リセット電圧Ｖｒｅｓ、第１の電極２０１の電圧の変化量ｄＶｓ、および、第２の電極２０９の電圧の変化量ｄＶＢが、次の式（９）の関係を満たすとよい。
Ｖｓ１＋ｄＶｓ＜Ｖｒｅｓ＋ｄＶＢ  …（９）
【００９６】
式（８）の関係が満たされると、ホールが絶縁層２０７に向かってドリフトするためのポテンシャルの傾きを光電変換層２０５に形成することができる。式（９）の関係が満たされると、光電変換層２０５のポテンシャルの傾きを逆転させることが容易になる。
【００９７】
式（７）と式（９）から、式（１０）が得られる。
Ｖｓ１−Ｖｒｅｓ＋ｄＶｓ＜ｄＶｓ／（１＋ｋ）  …（１０）
【００９８】
ここで、ｋ＞０なので、式（１０）の両辺に（１＋ｋ）を乗じることで、式（１０）は次の式（１１）のように変形される。
（１＋ｋ）×（Ｖｓ１−Ｖｒｅｓ＋ｄＶｓ）＜ｄＶｓ  …（１１）
【００９９】
ここで、第１の電極２０１の電圧の変化量ｄＶｓは、ｄＶｓ＝Ｖｓ２−Ｖｓ１と表される。そのため、Ｖｓ１−Ｖｒｅｓ＋ｄＶｓ＝Ｖｓ２−Ｖｒｅｓである。信号電荷がホールの場合においては、リセット電圧Ｖｒｅｓが第２の電圧Ｖｓ２より高い。つまり、Ｖｓ２−Ｖｒｅｓ＜０である。したがって、次の式（１２）の関係が満たされる。
Ｖｓ１−Ｖｒｅｓ＋ｄＶｓ＜０  …（１２）
【０１００】
したがって、式（１１）の両辺を（Ｖｓ１−Ｖｒｅｓ＋ｄＶｓ）で除すると、不等号の向きが変わり、次の式（１３）の関係が得られる。
１＋ｋ＞ｄＶｓ／（Ｖｓ１−Ｖｒｅｓ＋ｄＶｓ）  …（１３）
【０１０１】
式（１３）から、容量値Ｃ１と容量値Ｃ２との容量比ｋに関して、次の式（１４）で表される関係式が得られる。
【数１】
2017098815.tif 000003
【０１０２】
この式（１４）の関係が満たされると、排出されない電荷の量を低減することができる。したがって、ノイズを低減することができる。
【０１０３】
本実施形態では、第１の電圧Ｖｓ１が５Ｖであり、リセット電圧Ｖｒｅｓ１が３．３Ｖである。第２の電圧Ｖｓ２は０Ｖなので、第１の電極２０１の電圧の変化量ｄＶｓは−５Ｖである。そのため、ｋの値は０．５２よりも大きい値に設定される。具体的に、本実施形態では第１の容量１０３の容量値Ｃ１は４ｆＦであり、第２の容量１１１の容量値Ｃ２は１ｆＦである。つまり、ｋ＝４となっている。このような構成によれば、よりノイズを低減することができる。
【０１０４】
本実施形態では、平面視において、第１の容量１０３の上部電極２１１および下部電極２１３のいずれかの面積Ｓｄと、第２の電極２０９の面積Ｓｓが、Ｓｄ＞０．５×Ｓｓの関係を満たす。このような構成によれば、上述の容量比の関係を容易に得ることができる。
【０１０５】
また、ｋの値が大きいほど、ノイズ低減の効果は大きくなる。したがって、第１の容量１０３の容量値Ｃ１が、第２の容量１１１の容量値Ｃ２と等しいか、あるいはそれより大きいと、ノイズ低減の効果をさらに高くすることができる。
【０１０６】
第１の電極２０１の電圧の変化量ｄＶｓは、第１の電圧Ｖｓ１と第２の電圧Ｖｓ２とを用いて、ｄＶｓ＝Ｖｓ２−Ｖｓ１と表される。したがって、式（１４）は、式（１５）のように変形される。
【数２】
2017098815.tif 000004
【０１０７】
特に、第２の電圧Ｖｓ２が０Ｖの場合には、式（１５）を式（１６）のように簡略化することができる。
【数３】
2017098815.tif 000005
【０１０８】
次に、信号電荷が電子の場合を説明する。信号電荷が電子の場合、式（８）および式（９）の不等号の向きが変わる。したがって、式（１０）乃至式（１１）の不等号の向きも変わる。しかし、信号電荷が電子の場合、リセット電圧Ｖｒｅｓが第２の電圧Ｖｓ２より低い。そのため、式（１１）におけるＶｓ１−Ｖｒｅｓ＋ｄＶｓ＝Ｖｓ２−Ｖｒｅｓが正の値である。つまり、（Ｖｓ１−Ｖｒｅｓ＋ｄＶｓ）＞０という関係が成り立つ。そのため、式（１１）の両辺を（Ｖｓ１−Ｖｒｅｓ＋ｄＶｓ）で除するときに、不等号の向きが変わらない。結果として、信号電荷がホールの場合と同じように、式（１４）、ならびに、式（１５）が得られる。
【０１０９】
式（１５）の左辺は、式（５）を用いてＣ１／Ｃ２に書き換えることができる。また、（Ｖｓ２−Ｖｒｅｓ）／（Ｖｓ２−Ｖｒｅｓ）＝１であるから、式（１５）の右辺を通分すると、次の式（１７）が得られる。
【数４】
2017098815.tif 000006
【０１１０】
ここで、式（１７）の表す関係について説明する。まず、リセット電圧Ｖｒｅｓは第１の電圧Ｖｓ１と第２の電圧Ｖｓ２との中間の値である。
【０１１１】
リセット電圧Ｖｒｅｓが第１の電圧Ｖｓ１に近いほど、右辺の値は小さくなる。つまり、第１の容量１０３の容量値Ｃ１が小さくても、光電変換層２０５のポテンシャルの傾きを反転することができるようになる。リセット電圧Ｖｒｅｓと第１の電圧Ｖｓ１との差が小さいと、光電変換層２０５に蓄積できる電荷の量が小さくなる。
【０１１２】
一方で、リセット電圧Ｖｒｅｓが第２の電圧Ｖｓ２に近いほど、右辺の値は大きくなる。つまり、第１の容量１０３の容量値Ｃ１に大きい値が用いられる。このときには、リセット電圧Ｖｒｅｓと第１の電圧Ｖｓ１との差が大きいので、光電変換層２０５に蓄積できる電荷の量を増やすことができる。
【０１１３】
飽和電荷量と第１の容量１０３の容量値Ｃ１とのバランスのために、リセット電圧Ｖｒｅｓが、第１の電圧Ｖｓ１および第２の電圧Ｖｓ２をそれぞれ上限および下限（あるいは、下限および上限）とする範囲の、２０％〜８０％の範囲に含まれることが好ましい。例えば、第１の電圧Ｖｓ１が５Ｖであり、第２の電圧Ｖｓ２が０Ｖの場合、リセット電圧Ｖｒｅｓは１Ｖ〜４Ｖの範囲に含まれるとよい。
【０１１４】
光電変換装置がカメラなどのイメージセンサとして使われる場合には、低消費電力化のために低い電源電圧が用いられる。例えば、イメージセンサに供給される電源電圧は５Ｖ以下である場合が多い。したがって、式（１４）乃至式（１７）の各電圧にも５Ｖ以下の値が用いられる。このような場合、第１の容量１０３の容量値Ｃ１と第２の容量１１１の容量値Ｃ２とが上述の関係を満足することで、低い電圧で光電変換装置を駆動しつつ、ノイズを低減することができる。
【０１１５】
以上に説明したとおり、第１の容量１０３の容量値Ｃ１と、光電変換部１０１に含まれる第２の容量１１１の容量値Ｃ２との関係によって、ノイズを低減することができる。
【０１１６】
なお、上で挙げた数値はあくまでも一例であり、これらの値に限定されるものではない。
【０１１７】
光電変換層２０５と絶縁層２０７との間の界面に欠陥準位などが存在する可能性がある。このような場合には、公知の技術に基づいてフラットバンド電圧を考慮すればよい。
【０１１８】
次に、本実施形態による光電変換装置の駆動方法について説明する。図７は、本実施形態の光電変換装置に用いられる駆動信号のタイミングチャートを示している。図７には、ｎ行目とｎ＋１行目の２行分の信号の読み出し動作に対応した駆動信号が示されている。
【０１１９】
駆動信号ｐＳＥＬは選択トランジスタ１０５のゲートに供給される。駆動信号ｐＲＥＳはリセットトランジスタ１０２のゲートに供給される。電圧信号Ｖｓは光電変換部１０１の第１の電極２０１に供給される。駆動信号ｐＴＳはＳ／Ｈスイッチ３０３に供給される。駆動信号ｐＴＮはＳ／Ｈスイッチ３０５に供給される。駆動信号ＣＳＥＬは列回路１４０に供給される。
【０１２０】
駆動信号ｐＳＥＬ、駆動信号ｐＲＥＳ、駆動信号ｐＴＮ、駆動信号ｐＴＳがハイレベルの時に、対応するトランジスタまたはスイッチがオンする。駆動信号ｐＳＥＬ、駆動信号ｐＲＥＳ、駆動信号ｐＴＮ、駆動信号ｐＴＳがローレベルの時に、対応するトランジスタまたはスイッチがオフする。電圧信号Ｖｓは、第１の電圧Ｖｓ１と第２の電圧Ｖｓ２とを含む。
【０１２１】
本実施形態の光電変換装置の駆動では、いわゆるローリングシャッタ動作を行う。時刻ｔ１より前には、ｎ行目の画素１００の光電変換部１０１、および、ｎ＋１行目の画素１００の光電変換部１０１は信号電荷を蓄積している状態である。また、時刻ｔ１より前は、ｎ行目の電圧信号Ｖｓ（ｎ）およびｎ＋１行目の電圧信号Ｖｓ（ｎ＋１）はいずれも第１の電圧Ｖｓ１である。
【０１２２】
時刻ｔ１において、駆動信号ｐＳＥＬ（ｎ）がハイレベルになり、ｎ行目の画素１００の選択トランジスタ１０５がオンする。これにより、ｎ行目の画素１００の増幅トランジスタ１０４が信号を出力する。
【０１２３】
時刻ｔ１において、駆動信号ｐＲＥＳ（ｎ）がハイレベルになり、ｎ行目の画素１００のリセットトランジスタ１０２がオンする。これにより、ｎ行目の画素１００のノードＢの電圧が３．３Ｖのリセット電圧Ｖｒｅｓ１にリセット（ＦＤリセット１）される。その後、時刻ｔ２において、駆動信号ｐＲＥＳ（ｎ）がローレベルになり、リセットトランジスタ１０２がオフする。この時の光電変換部１０１のエネルギーバンドの状態が、図６（ａ）に示されている。
【０１２４】
次に、駆動信号ｐＴＮ（ｎ）が、時刻ｔ３においてハイレベルになり、時刻ｔ４においてローレベルになる。これにより、リセットノイズ（図６のｋＴＣ１）を含むノイズ信号Ｎが、列回路１４０の容量ＣＴＮに保持される。
【０１２５】
時刻ｔ５において、電圧信号Ｖｓ（ｎ）が第１の電圧Ｖｓ１から第２の電圧Ｖｓ２に遷移する。この時の光電変換部１０１のエネルギーバンドの状態が、図６（ｂ）に示されている。続いて、時刻ｔ６において、電圧信号Ｖｓ（ｎ）が第２の電圧Ｖｓ２から第１の電圧Ｖｓ１に遷移する。この時の光電変換部１０１のエネルギーバンドの状態が、図６（ｃ）に示されている。時刻ｔ５から時刻ｔ６の動作によって、上述のとおり信号電荷の転送が行われる。したがって、ノードＢには蓄積された信号電荷の量に応じた電圧Ｖｐが生じる。
【０１２６】
駆動信号ｐＴＳ（ｎ）が、時刻ｔ７においてハイレベルになり、時刻ｔ８においてローレベルになる。これにより、電圧Ｖｐとリセットノイズ（図６のｋＴＣ１）とを含む光信号Ｓが、列回路１４０の容量ＣＴＳに保持される。
【０１２７】
続いて、駆動信号ｐＲＥＳ（ｎ）が、時刻ｔ９においてハイレベルになり、電圧信号Ｖｓ（ｎ）が第１の電圧Ｖｓ１から第２の電圧Ｖｓ２に遷移する。このときの光電変換部１０１のエネルギーバンドの状態が図６（ｄ）に示されている。これにより、ノードＢを２．０Ｖのリセット電圧Ｖｒｅｓ２にリセット（ＦＤリセット２）すると同時に、光電変換層２０５中に残留する電荷を全て排出することで膜リセットを行う。時刻ｔ１０において駆動信号ｐＲＥＳ（ｎ）がローレベルになり、電圧信号Ｖｓ（ｎ）が第２の電圧Ｖｓ２から第１の電圧Ｖｓ１に遷移する。このときの光電変換部１０１のエネルギーバンドの状態が図６（ｅ）に示されている。これにより、ｎ行目の画素１００のノードＢの電圧が、再びリセット電圧Ｖｒｅｓ２にリセットされる。
【０１２８】
この後、ｎ行目の画素１００は、次のフレームの信号電荷の蓄積を開始する。信号電荷の蓄積中の、光電変換部１０１のエネルギーバンドの状態が、図６（ｆ）、（ｇ）に示されている。
【０１２９】
時刻ｔ１１において、駆動信号ｐＳＥＬ（ｎ）がローレベルになり、ｎ行目の画素１００から列回路１４０への信号の読み出しが終了する。
【０１３０】
列回路１４０に読み出されたノイズ信号Ｎと光信号Ｓは、駆動信号ＣＳＥＬに基づいて、列ごとに出力部１７０に出力される。出力部１７０は光信号Ｓとノイズ信号Ｎとの差分をアナログ−デジタル変換部１８０に出力する。
【０１３１】
時刻ｔ１２において、駆動信号ｐＳＥＬ（ｎ＋１）がハイレベルになり、ｎ＋１行目の画素１００の選択トランジスタ１０５がオンする。以降、ｎ＋１行目の画素１００からの信号の読み出しが行われる。この動作は時刻ｔ１から時刻ｔ１１と同様なので、説明を省略する。
【０１３２】
以上に述べたとおり、本実施形態の光電変換装置は、光電変換部１０１の第２の電極２０９と電気的に接続され、かつ、電気的にフローティングになるように構成されたノードＢを含む。そして、ノードＢには、第１の容量１０３が接続されている。このような構成によれば、光電変換部１０１の光電変換層２０５を容易に空乏化させることができる。結果として、ノイズを低減することができる。また、信号読み出し時と蓄積時とでバイアス電圧を最適な値に設定するので、ダイナミックレンジを拡大することができる。
【０１３３】
また、光信号Ｓの読み出しの後に光電変換層からの電荷排出動作（膜リセット）を行うことで、光電変換層中に残留している光電荷を全て排出することができる。これにより、前のフレームの残留電荷などが次のフレームの光信号成分に影響を与えることを防ぐことができる。
【０１３４】
［第２実施形態］
本発明の第２実施形態による光電変換装置について、図８乃至図１３を用いて説明する。
【０１３５】
本実施形態による光電変換装置は、電圧供給部が電圧を供給するノードが第１実施形態による光電変換装置とは異なっている。本実施形態では、第１実施形態と異なる部分を中心に説明し、第１実施形態と同じ部分については適宜説明を省略する。
【０１３６】
図８は、本実施形態による光電変換装置の画素１００の構成を模式的に示している。図１（ａ）と同じ機能を有する部分には、同じ符号を付してある。本実施形態の光電変換部１０１の等価回路は第１実施形態と同じである。すなわち、図１（ｂ）および（ｃ）が、本実施形態の光電変換部１０１の等価回路の例を示している。
【０１３７】
本実施形態では、第１の容量１０３の第２の端子に、電圧供給部４１０からの電圧Ｖｄが供給される。電圧供給部４１０は、第１の容量１０３の第２の端子に、少なくとも第１の電圧Ｖｄ１と、第１の電圧Ｖｄ１とは異なる第２の電圧Ｖｄ２を供給する。
【０１３８】
信号電荷がホールの場合（ホール蓄積）、第２の電圧Ｖｄ２は第１の電圧Ｖｄ１より高い電圧である。信号電荷がホールの場合、例えば、第１の電圧Ｖｄ１は０Ｖであり、第２の電圧Ｖｄ２は５Ｖである。信号電荷が電子の場合（電子蓄積）、第２の電圧Ｖｄ２は第１の電圧Ｖｄ１より低い電圧である。信号電荷が電子の場合、例えば、第１の電圧Ｖｄ１が５Ｖであり、第２の電圧Ｖｄ２が０Ｖである。
【０１３９】
一方、光電変換部１０１の第１の電極２０１には、所定の電圧Ｖｓが供給される。本実施形態では、光電変換部１０１の第１の電極２０１には３Ｖの電圧が供給されている。図１において、第１の電極２０１はノードＡに含まれている。
【０１４０】
次に、リセットトランジスタ１０２に供給するリセット電圧Ｖｒｅｓについて説明する。信号電荷がホールの場合（ホール蓄積）、リセット電圧Ｖｒｅｓは、光電変換部１０１の第１の電極２０１に供給される電圧Ｖｓよりも低い電圧である。信号電荷が電子の場合（電子蓄積）、リセット電圧Ｖｒｅｓは、光電変換部１０１の第１の電極２０１に供給される電圧Ｖｓよりも高い電圧である。
【０１４１】
本実施形態では、ノードＣの電圧Ｖｄを制御することで、第１の容量１０３を介してノードＣと結合しているノードＢの電圧を制御している。そのため、ノードＣに供給される電圧Ｖｄと、リセット電圧ＶｒｅｓあるいはノードＡに供給されるＶｓとの直流的な大小関係は特に制限されない。
【０１４２】
図９は、本実施形態の光電変換装置の全体の回路構成を模式的に示す図である。図２と同じ機能を有する部分には、同じ符号を付してある。
【０１４３】
図９は、光電変換部１０１の第１の電極２０１の平面構造を模式的に示している。第１の電極２０１は、図８のノードＡに含まれる。図９が示すように、複数の行および複数の列に含まれる複数の画素１００の光電変換部１０１は、共通の第１の電極２０１を含んで構成されている。第１の電極２０１には、電圧Ｖｓが供給される。
【０１４４】
本実施形態では、第１の容量１０３の第２の端子（ノードＣ）に供給される電圧Ｖｄは、行ごとに独立して制御される。そのため、行駆動回路１２０が電圧供給部４１０から電圧Ｖｄの供給される行を選択する。なお、異なる行に供給される電圧Ｖｄを区別するために、（ｎ）、（ｎ＋１）などの行を表す符号を付している。以上に説明した構成により、本実施形態では、複数の画素１００を行ごとに駆動することができる。
【０１４５】
本実施形態の列回路１４０の構成は、第１実施形態と同じである。すなわち、図３が、本実施形態の列回路１４０の等価回路を示している。また、第１実施形態と同様に、列回路１４０はアナログ−デジタル変換回路であってもよい。この場合、アナログ−デジタル変換回路は、メモリやカウンタなどのデジタル信号を保持する保持部を有する。保持部には、ノイズ信号Ｎおよび光信号Ｓがそれぞれデジタル信号に変換されて保持される。
【０１４６】
次に、本実施形態の光電変換装置の平面構造、および、断面構造について説明する。図１０は、光電変換装置の平面構造を模式的に示している。図１１は、光電変換装置の断面構造を模式的に示している。図１１に示された断面は、図１０における破線Ｘ１−Ｘ２に沿った断面に対応する。なお、図４あるいは図５と同じ部分には、同じ符号を付してある。
【０１４７】
図１０および図１１が示すように、第１の容量１０３の下部電極２１３は、導電部材４２０に接続されている。導電部材４２０は、電圧供給部４１０からの電圧Ｖｄを供給する配線を構成する。本実施形態では、導電部材４２０が行ごとに配され、他の行の導電部材４２０とは電気的に絶縁されている。このような構成により、行ごとに独立して第１の容量１０３の第２の端子（ノードＣ）の電圧Ｖｄを制御することができる。
【０１４８】
上述の構造以外は、第１実施形態と同様であるため、説明を省略する。
【０１４９】
次に、本実施形態における光電変換部１０１の動作について説明する。図１２は、光電変換部１０１におけるエネルギーバンドを模式的に示している。図１２には、第１の電極２０１、ブロッキング層２０３、光電変換層２０５、絶縁層２０７、第２の電極２０９のエネルギーバンドが示されている。図１２の縦軸は電子に対するポテンシャルを表している。図１２の上に行くほど、電子に対するポテンシャルが高い。したがって、図１２の上に行くほど、電圧は低くなる。第１の電極２０１、および、第２の電極２０９については、自由電子のエネルギー準位が示されている。ブロッキング層２０３、および、光電変換層２０５については、伝導帯のエネルギー準位と価電子帯のエネルギー準位との間のバンドギャップが示されている。なお、光電変換層２０５と絶縁層２０７との界面における光電変換層２０５のポテンシャルを、便宜的に、光電変換層２０５の表面ポテンシャル、あるいは、単に表面ポテンシャルと呼ぶ。
【０１５０】
光電変換部１０１の動作としては、以下のステップ（１）〜（６）が繰り返し行われる。ステップ（１）は、増幅部の入力ノードのリセットを行うステップである。ステップ（２）は、ノイズ信号Ｎの読み出し（Ｎ読み）を行うステップである。ステップ（３）は、光電変換部からの信号電荷の排出（電荷排出動作）を行うステップである。ステップ（４）は、光信号Ｓの読み出し（Ｓ読み）を行うステップである。ステップ（５）は、光電変換部からの残留電荷の排出（電荷排出動作）と信号電荷の蓄積の開始前のリセットとを行うステップである。ステップ（６）は、信号電荷の蓄積（蓄積動作）を行うステップである。すなわち、本実施形態では、蓄積動作と電荷排出動作とを交互に行う。そして、複数回行われる排出動作のうち、第１の排出動作からその次に行われる第２の排出動作までの期間に、第２の電極の電圧を第１の電圧にリセットする動作と、第２の電極の電圧を第２の電圧にリセットする動作とを行う。以下、それぞれのステップについて説明する。
【０１５１】
図１２（ａ）は、ステップ（１）からステップ（２）における光電変換部１０１の状態を示している。第１の電極２０１には、電圧Ｖｓが供給されている。電圧Ｖｓは、例えば、３Ｖである。光電変換層２０５には、露光期間中に生じた信号電荷として、白丸で示されたホールが蓄積されている。蓄積されたホールの量に応じて、光電変換層２０５の表面ポテンシャルは低くなる方向（電圧が高くなる方向）へ変化する。電子が蓄積される場合、蓄積される電子の量に応じて、表面ポテンシャルは高くなる方向（電圧が低くなる方向）へ変化する。また、ノードＣには第１の電圧Ｖｄ１が供給されている。第１の電圧Ｖｄ１は、例えば、０Ｖである。
【０１５２】
この状態でリセットトランジスタ１０２をオンする。これにより、第２の電極２０９を含むノード、つまり、図８のノードＢの電圧がリセット電圧Ｖｒｅｓにリセットされる（ＦＤリセット１）。本実施形態では、ノードＢに増幅トランジスタ１０４のゲートが含まれている。そのため、増幅トランジスタ１０４のゲートの電圧がリセットされる。なお、このときのリセット電圧Ｖｒｅｓは、電圧供給部１１５から供給される第１のリセット電圧Ｖｒｅｓ１であり、例えば３．３Ｖである。ＦＤリセット１でのリセット電圧Ｖｒｅｓ１は、ソースフォロワ回路から構成される増幅部の読み出し時におけるダイナミックレンジを考慮した最適な電圧設定とするのが好適である。
【０１５３】
その後、リセットトランジスタ１０２をオフする。これにより、ノードＢが電気的にフローティングになる。このときリセットトランジスタ１０２によるリセットノイズ（図１２のノイズｋＴＣ１）が発生しうる。
【０１５４】
リセット動作による第２の電極２０９の電圧の変化に応じて、光電変換層２０５の表面ポテンシャルは変化しうる。この時の第２の電極２０９の電圧の変化の方向は、信号電荷が蓄積することによって生じた第２の電極２０９の電圧の変化とは反対の方向である。そのため、信号電荷のホールは、光電変換層２０５に蓄積されたままである。また、ブロッキング層２０３によって第１の電極２０１からのホールの注入は阻止されるため、光電変換層２０５に蓄積された信号電荷の量は変わらない。
【０１５５】
選択トランジスタ１０５がオンであれば、増幅トランジスタ１０４がリセットノイズを含むノイズ信号Ｎ（Ｖｒｅｓ１＋ｋＴＣ１）を画素１００から出力する（Ｎ読み）。ノイズ信号Ｎは、列回路１４０の容量ＣＴＮに保持される。
【０１５６】
図１２（ｂ）および（ｃ）は、ステップ（３）における光電変換部１０１の状態を示している。まず、ノードＣに第２の電圧Ｖｄ２が供給される。信号電荷としてホールを用いているため、第２の電圧Ｖｄ２は第１の電圧Ｖｄ１より高い電圧である。第２の電圧Ｖｄ２は、例えば、５Ｖである。
【０１５７】
このとき、第２の電極２０９（ノードＢ）の電圧は、ノードＣの電圧の変化と同じ方向に向かって変化する。第２の電極２０９の電圧の変化量ｄＶＢは、第２の電極２０９に接続された第１の容量１０３の容量値Ｃ１と、光電変換部１０１が有する第２の容量１１１の容量値Ｃ２との比に応じて決まる。ノードＣの電圧の変化量ｄＶｄに対して、第２の電極２０９の電圧の変化量ｄＶＢは、ｄＶＢ＝ｄＶｄ×Ｃ１／（Ｃ１＋Ｃ２）と表される。なお、第２の電極２０９を含むノードＢは他の容量成分を含みうる。しかし、他の容量成分は第１の容量１０３の容量値Ｃ１にくらべて十分に小さい。そのため、ノードＢの容量値は、第１の容量１０３の容量値Ｃ１と等しいとみなしてよい。
【０１５８】
本実施形態では、第２の電極２０９の電圧の変化量ｄＶＢが、第１の電極２０１の電圧Ｖｓとリセット電圧Ｖｒｅｓとの差（Ｖｓ−Ｖｒｅｓ１）よりも十分に大きい。そのため、第２の電極２０９のポテンシャルは、第１の電極２０１のポテンシャルよりも低くなり、光電変換層２０５のポテンシャルの傾きが反転する。これにより、黒丸で示された電子が第１の電極２０１から光電変換層２０５へ注入される。また、信号電荷として光電変換層２０５に蓄積されたホールの一部または全部が、ブロッキング層２０３の方へ移動する。移動したホールは、ブロッキング層２０３の多数キャリアと再結合して消滅する。その結果、光電変換層２０５のホールが光電変換層２０５から排出される。光電変換層２０５の全体が空乏化する場合には、信号電荷として蓄積されたホールの全部が排出される。
【０１５９】
次に、図１２（ｃ）に示される状態においては、ノードＣに第１の電圧Ｖｄ１が供給される。これにより、光電変換層２０５のポテンシャルの傾きが再び反転する。そのため、図１２（ｂ）の状態の時に光電変換層２０５に注入されていた電子は、光電変換層２０５から排出される。一方、ブロッキング層２０３が、第１の電極２０１から光電変換層２０５へのホールの注入を阻止する。したがって、光電変換層２０５の表面ポテンシャルは、蓄積されていたホールの量に応じて変化する。表面ポテンシャルの変化に対応して、第２の電極２０９の電圧は、リセットされた状態から、消滅したホールの量に応じた電圧Ｖｐだけ変化する。つまり、信号電荷として蓄積されたホールの量に応じた電圧ＶｐがノードＢに現れる。蓄積されたホールの量に応じた電圧Ｖｐを、光信号成分と呼ぶ。
【０１６０】
ここで、図１２（ｃ）に示される状態の時に、選択トランジスタ１０５がオンする。これにより、増幅トランジスタ１０４が光信号Ｓ（Ｖｐ＋Ｖｒｅｓ１＋ｋＴＣ１）を画素１００から出力する。光信号Ｓは、列回路１４０の容量ＣＴＳに保持される。ステップ（２）で読み出されたリセット信号（Ｖｒｅｓ１＋ｋＴＣ１）と、ステップ（４）で読み出された光信号Ｓ（Ｖｐ＋Ｖｒｅｓ１＋ｋＴＣ１）との差分が、蓄積された信号電荷に応じた電圧Ｖｐに基づく信号（光信号成分）である。
【０１６１】
図１２（ｄ）および（ｅ）は、ステップ（５）における光電変換部１０１の状態を示している。本実施形態においては、図１２（ｄ）において、第１の容量１０３を介して、第２の電極２０９側を電圧スイングさせることにより、光電変換層２０５のリセットをする。その後、図１２（ｅ）において、リセットトランジスタ１０２をオンし、ノードＢの電圧をリセット電圧Ｖｒｅｓにリセット（ＦＤリセット２）する。すなわち本実施形態は、膜リセットとＦＤリセット２とのタイミングが第１実施形態とは異なる。なお、このときのリセット電圧Ｖｒｅｓは、電圧供給部１１５から供給される第２のリセット電圧Ｖｒｅｓ２であり、例えば２．０Ｖである。ＦＤリセット２でのリセット電圧Ｖｒｅｓ２、すなわち蓄積中のリセット電圧は、信号読み出し時よりも大きい逆バイアスとなるように設定するのが好適である。つまり、ＦＤリセット１とＦＤリセット２とでリセット電圧Ｖｒｅｓを、それぞれに求められる最適な電圧に設定することが望ましい。
【０１６２】
第２の電極２０９への印加電圧を、図１２（ｂ）と同様にして、第１の電圧Ｖｄ１から第２の電圧Ｖｄ２へと、さらに、第２の電圧Ｖｄ２から第１の電圧Ｖｄ１へと変化する。このように第２の電極２０９への印加電圧をスイングさせることで、光電変換層２０５中の光電荷を総て排出することができる（膜リセット）。排出される電荷には、図１２（ｃ）から蓄積開始前のリセットまでの間に光電変換層２０５に蓄積した暗電荷や光電荷（本実施形態では常時光は照射している）が含まれる。また、排出される光電荷には、図１２（ｂ）の電荷排出過程で完全に読み出されずに光電変換層２０５中に残留している光電荷が含まれる。これにより、前のフレームの残留電荷などが次のフレームの光信号成分に影響を与えることを防ぐことができる。
【０１６３】
このように、信号電荷の蓄積を開始する前にノードＢのリセットを行うことにより、ノードＢに蓄積された前フレームの光信号成分を除去できる。また、ノードＢに光信号成分が累積していき、ダイナミックレンジが狭くなっていくことを防止することができる。
【０１６４】
このときにも、リセットトランジスタ１０２によるリセットノイズ（図１２のノイズｋＴＣ２）が発生しうる。しかし、ここで発生するリセットノイズは、蓄積期間の終了後に、ステップ（１）のリセット動作を行うことで除去することができる。
【０１６５】
図１２（ｆ）および（ｇ）は、ステップ（６）における光電変換部１０１の状態を示している。第１の電極２０１に電圧Ｖｓが供給され、ノードＢにリセット電圧Ｖｒｅｓ２が供給される。リセット電圧Ｖｒｅｓ２は第１の電極２０１の電圧Ｖｓより低いため、光電変換層２０５の電子は第１の電極２０１に排出される。一方、光電変換層２０５のホールは、光電変換層２０５と絶縁層２０７との界面に向かって移動する。しかし、ホールは絶縁層２０７に移動できないため、光電変換層２０５に蓄積される。また、前述のとおり、ブロッキング層２０３が、ホールが光電変換層２０５に注入されることを阻止する。したがって、この状態で光電変換層２０５に光が入射すると、光電変換によって生じた電子ホール対のうち、ホールのみが信号電荷として光電変換層２０５に蓄積される。一定期間の蓄積を行った後、ステップ（１）〜（６）の動作が繰り返される。
【０１６６】
なお、蓄積されたホールによって光電変換層２０５の表面ポテンシャルが変化する。この表面ポテンシャルの変化に応じて、第２の電極２０９の電圧は上がる。これが図１２（ｇ）では電圧Ｖｐ０で示されている。図６（ａ）のリセット時には、上述のとおり、変化した電圧Ｖｐ０を打ち消すように、第２の電極２０９の電圧が変化する。つまり、第２の電極２０９の電圧が下がる。したがって、光電変換層２０５の表面ポテンシャルは高くなる方向に変化する。
【０１６７】
信号電荷が電子の場合、第２の電圧Ｖｄ２は第１の電圧Ｖｄ１より低い電圧である。そのため、図１２（ａ）〜（ｇ）でのポテンシャルの傾きが反転する。それ以外の動作は同じである。
【０１６８】
本実施形態のノイズ低減の効果について説明する。図１２を用いて説明した動作においては、図１２（ｂ）の状態で光電変換層２０５のポテンシャルの傾きが反転することで、蓄積したホールの排出を行っている。光電変換層２０５のポテンシャルの傾きを反転させることができないと、排出されない電荷が生じるため、ノイズが生じる可能性がある。ここで、第２の電極２０９（ノードＢ）の電圧の変化量ｄＶＢが、第１の電極２０１の電圧Ｖｓとリセット電圧Ｖｒｅｓの差（Ｖｓ−Ｖｒｅｓ１）に比べて大きいほど、ポテンシャルの傾きを反転させやすい。つまり、第２の電極２０９の電圧の変化量ｄＶＢが、第１の電極２０１の電圧Ｖｓとリセット電圧Ｖｒｅｓの差（Ｖｓ−Ｖｒｅｓ１）に比べて大きいほど、ノイズを低減することができる。
【０１６９】
上述のとおり、ノードＣの電圧の変化量ｄＶｄとノードＢの電圧の変化量ｄＶＢとの間には、ｄＶＢ＝ｄＶｄ×Ｃ１／（Ｃ１＋Ｃ２）という関係がある。つまり、ノードＢの容量値Ｃ１が大きいほど、ノードＢの電圧の変化量ｄＶＢが大きくなる。
【０１７０】
本実施形態では、第２の電極２０９に第１の容量１０３が接続されている。そのため、ノードＢの容量値Ｃ１を大きくすることができる。このような構成によれば、ノードＢの電圧の変化量ｄＶＢを大きくすることができる。結果として、光電変換層２０５を空乏化しやすくなるため、排出されない電荷を低減できる。このように、本実施形態によれば、ノイズを低減することができる。
【０１７１】
比較例として、ノードＢに第１の容量１０３が接続されていない構成を説明する。この場合、ノードＢの容量は、半導体領域のＰＮ接合による容量成分や配線との寄生容量成分を含みうる。しかし、これらの容量成分は、光電変換部１０１の有する第２の容量１１１の容量値Ｃ２に比べて無視できるほど小さい。したがって、Ｃ１／（Ｃ１＋Ｃ２）がほとんどゼロになる。そのため、ノードＣの電圧Ｖｄを変化させても、ノードＢの電圧がほとんど変化しない。そうすると、図１２（ｂ）の状態において、ポテンシャルの傾きが反転しない可能性がある。結果として信号電荷として蓄積されたホールの一部を排出できない可能性が生じる。比較例に対して、本実施形態では排出されない信号電荷の量を低減できるので、ノイズを低減することができる。
【０１７２】
続いて、第１の容量１０３の容量値Ｃ１と、光電変換部１０１に含まれる第２の容量１１１の容量値Ｃ２と、各部に供給される電圧との関係について説明する。本実施形態において、容量値Ｃ１および容量値Ｃ２は、それぞれ第１実施形態の式（４）および式（１）で表される。ここでは詳細な説明は省略する。
【０１７３】
本実施形態においてはノードＣの電圧Ｖｄを、第１の電圧Ｖｄ１と第２の電圧Ｖｄ２とに制御することで、信号電荷の蓄積と、光電変換層２０５の空乏化による信号電荷の排出とを行っている。第１の容量１０３の容量値Ｃ１と第２の容量１１１の容量値Ｃ２とが以下に説明する関係を満たすと、上述の信号電荷の排出の際に、光電変換層２０５に残る電荷を効果的に低減することができる。最初に、信号電荷がホールの場合を説明する。
【０１７４】
以下、簡単のために、第１の容量１０３の容量値Ｃ１が、第２の容量１１１の容量値Ｃ２のｋ倍であるとする。つまり、容量値Ｃ１と容量値Ｃ２とが次の式（１８）の関係を有する。
Ｃ１＝ｋ×Ｃ２  …（１８）
【０１７５】
前述のとおり、ノードＣの電圧の変化量ｄＶｄと、第２の電極２０９（ノードＢ）の電圧の変化量ｄＶＢとは、次の式（１９）で表される関係を有する。
ｄＶＢ＝ｄＶｄ×Ｃ１／（Ｃ１＋Ｃ２）  …（１９）
【０１７６】
式（１８）と式（１９）から、次の式（２０）が得られる。
ｄＶＢ＝ｄＶｄ×ｋ／（１＋ｋ）  …（２０）
【０１７７】
ここで、信号電荷としてホールを蓄積するためには、第１の電極２０１（ノードＡ）に供給される電圧Ｖｓとリセット電圧Ｖｒｅｓとが以下の式（２１）の関係を満たすとよい。
Ｖｓ＞Ｖｒｅｓ  …（２１）
【０１７８】
信号電荷のホールを転送するためには、第１の電極２０１（ノードＡ）の電圧Ｖｓ、リセット電圧Ｖｒｅｓ、および、第２の電極２０９の電圧の変化量ｄＶＢが、次の式（２２）の関係を満たすとよい。
Ｖｓ＜Ｖｒｅｓ＋ｄＶＢ  …（２２）
【０１７９】
式（２１）の関係が満たされると、ホールが絶縁層２０７に向かってドリフトするためのポテンシャルの傾きを光電変換層２０５に形成することができる。式（２２）の関係が満たされると、光電変換層２０５のポテンシャルの傾きを逆転させることが容易になる。
【０１８０】
式（２０）と式（２２）から、式（２３）が得られる。
Ｖｓ−Ｖｒｅｓ＜ｄＶｄ×ｋ／（１＋ｋ）  …（２３）
【０１８１】
ここで、信号電荷がホールの場合は、第２の電圧Ｖｄ２が第１の電圧Ｖｄ１よりも高い。つまり、ノードＣの電圧の変化量ｄＶｄ＝Ｖｄ２−Ｖｄ１は、正の値である。したがって、式（２３）の両辺をｄＶｄで除しても、不等号の向きは変わらない。
【０１８２】
したがって、式（２３）から、容量値Ｃ１と容量値Ｃ２との容量比ｋに関して、次の式（２４）で表される関係式が得られる。
【数５】
2017098815.tif 000007
【０１８３】
この式（２４）の関係が満たされると、排出されない電荷の量を低減することができる。したがって、ノイズを低減することができる。
【０１８４】
本実施形態では、第１の電極２０１の電圧Ｖｓが３Ｖであり、リセット電圧Ｖｒｅｓが１Ｖである。第１の電圧Ｖｄ１が０Ｖであり、第２の電圧Ｖｓ２は５Ｖなので、ノードＣの電圧の変化量ｄＶｄは５Ｖである。そのため、ｋの値は２／３よりも大きい値に設定される。具体的に、本実施形態では第１の容量１０３の容量値Ｃ１は４ｆＦであり、第２の容量１１１の容量値Ｃ２は１ｆＦである。つまり、ｋ＝４となっている。このような構成によれば、よりノイズを低減することができる。
【０１８５】
本実施形態では、平面視において、第１の容量１０３の上部電極２１１および下部電極２１３のいずれかの面積Ｓｄと、第２の電極２０９の面積Ｓｓが、Ｓｄ＞０．５×Ｓｓの関係を満たす。このような構成によれば、上述の容量比の関係を容易に得ることができる。
【０１８６】
また、ｋの値が大きいほど、ノイズ低減の効果は大きくなる。したがって、第１の容量１０３の容量値Ｃ１が、第２の容量１１１の容量値Ｃ２と等しいか、あるいはそれより大きいと、ノイズ低減の効果をさらに高くすることができる。
【０１８７】
ノードＣの電圧の変化量ｄＶｄは、第１の電圧Ｖｄ１と第２の電圧Ｖｄ２とを用いて、ｄＶｄ＝Ｖｄ２−Ｖｄ１と表される。また、式（２４）の左辺は、式（１８）を用いてＣ１／（Ｃ１＋Ｃ２）と書き換えることができる。したがって、式（２４）は、式（２５）のように変形される。
【数６】
2017098815.tif 000008
【０１８８】
次に、信号電荷が電子の場合を説明する。信号電荷が電子の場合、式（２１）および式（２２）の不等号の向きが変わる。したがって、次の式（２３）の不等号の向きも変わる。すなわち、信号電荷が電子の場合には、次の式（２６）が得られる。
Ｖｓ−Ｖｒｅｓ＞ｄＶｄ×ｋ／（１＋ｋ）  …（２６）
【０１８９】
しかし、信号電荷が電子の場合には、第２の電圧Ｖｄ２が第１の電圧Ｖｄ１よりも低い。つまり、ノードＣの電圧の変化量ｄＶｄ＝Ｖｄ２−Ｖｄ１は、負の値である。したがって、式（２６）の両辺をｄＶｄで除すと、不等号の向きが変わる。その結果、信号電荷がホールの場合と同じように、式（２４）、ならびに、式（２５）が得られる。
【０１９０】
ここで、式（２５）の表す関係について説明する。リセット電圧Ｖｒｅｓが光電変換部１０１の第１の電極２０１に供給される電圧Ｖｓに近いほど、右辺の値は小さくなる。つまり、第１の容量１０３の容量値Ｃ１が小さくても、光電変換層２０５のポテンシャルの傾きを反転することができるようになる。リセット電圧Ｖｒｅｓと第１の電極２０１に供給される電圧Ｖｓとの差が小さいと、光電変換層２０５に蓄積できる電荷の量が小さくなる。
【０１９１】
一方で、リセット電圧Ｖｒｅｓと電圧Ｖｓとの差が大きいほど、右辺の値は大きくなる。つまり、第１の容量１０３の容量値Ｃ１に大きい値が用いられる。このときには、リセット電圧Ｖｒｅｓと第１の電圧Ｖｓ１との差が大きいので、光電変換層２０５に蓄積できる電荷の量を増やすことができる。
【０１９２】
飽和電荷量と第１の容量１０３の容量値Ｃ１とのバランスのために、リセット電圧Ｖｒｅｓと電圧Ｖｓとの差が、第１の電圧Ｖｄ１と第２の電圧Ｖｄ２との差の２０％〜８０％の範囲に含まれることが好ましい。例えば、第１の電圧Ｖｄ１が０Ｖであり、第２の電圧Ｖｄ２が５Ｖの場合、リセット電圧Ｖｒｅｓと電圧Ｖｓとの差は１Ｖ〜４Ｖの範囲に含まれるとよい。
【０１９３】
特に、第１の電圧Ｖｄ１と第２の電圧Ｖｄ２との差を大きくすれば、リセット電圧Ｖｒｅｓと電圧Ｖｓとの差が大きくても、第１の容量１０３の容量値Ｃ１を小さくすることができる。しかし、光電変換装置がカメラなどのイメージセンサとして使われる場合には、低消費電力化のために低い電源電圧が用いられる。例えば、イメージセンサに供給される電源電圧は５Ｖ以下である場合が多い。したがって、式（２４）乃至式（２５）の各電圧にも５Ｖ以下の値が用いられる。そのため、第１の電圧Ｖｄ１と第２の電圧Ｖｄ２との差を大きくすることが困難である。このような場合、第１の容量１０３の容量値Ｃ１と第２の容量１１１の容量値Ｃ２とが上述の関係を満足することで、低い電圧で光電変換装置を駆動しつつ、ノイズを低減することができる。
【０１９４】
以上に説明したとおり、第１の容量１０３の容量値Ｃ１と、光電変換部１０１に含まれる第２の容量１１１の容量値Ｃ２との関係によって、ノイズを低減することができる。
【０１９５】
なお、上で挙げた数値はあくまでも一例であり、これらの値に限定されるものではない。光電変換層２０５と絶縁層２０７との間の界面に欠陥準位などが存在する可能性がある。このような場合には、公知の技術に基づいてフラットバンド電圧を考慮すればよい。
【０１９６】
次に、本実施形態の光電変換装置の駆動方法について説明する。図１３は、本実施形態の光電変換装置に用いられる駆動信号のタイミングチャートを示している。図１３には、ｎ行目とｎ＋１行目の２行分の信号の読み出し動作に対応した駆動信号が示されている。ここでは、第１実施形態の駆動信号のタイミングと異なる点のみ説明する。
【０１９７】
第１実施形態の駆動方法と異なる第１の点は、図８のノードＣに電圧信号Ｖｄが供給されることである。図１３には、電圧信号Ｖｄのタイミングチャートが示されている。電圧信号Ｖｄは、第１の電圧Ｖｄ１と第２の電圧Ｖｄ２とを含む。第１実施形態において電圧信号Ｖｓが第１の電圧Ｖｓ１である期間が、本実施形態において電圧信号Ｖｄが第１の電圧Ｖｄ１である期間に対応する。第１実施形態において電圧信号Ｖｓが第２の電圧Ｖｓ２である期間が、本実施形態において電圧信号Ｖｄが第２の電圧Ｖｄ２である期間に対応する。
【０１９８】
また、第１実施形態の駆動方法と異なる第２の点は、膜リセットのタイミングとＦＤリセット２のタイミングとが異なっていることである。第１実施形態の駆動方法では、図７の時刻ｔ９から時刻ｔ１０の期間に、膜リセットとＦＤリセット２とを同時に行っている。これに対し、本実施形態の駆動方法では、膜リセットとＦＤリセット２とを異なる期間に行う。
【０１９９】
すなわち、図１３に示す例では、時刻ｔ９において、電圧信号Ｖｄ（ｎ）が第１の電圧Ｖｄ１から第２の電圧Ｖｄ２に遷移する。このときの光電変換部１０１のエネルギーバンドの状態が図１２（ｄ）に示されている。これにより、光電変換層２０５中に残留する電荷を全て排出することで膜リセットを行う。時刻ｔ１０において、電圧信号Ｖｄ（ｎ）が第２の電圧Ｖｄ２から第１の電圧Ｖｄ１に遷移する。このときの光電変換部１０１のエネルギーバンドの状態が図１２（ｅ）に示されている。
【０２００】
また、時刻ｔ１０において駆動信号ｐＲＥＳ（ｎ）がハイレベルになり、時刻ｔ１３において駆動信号ｐＲＥＳ（ｎ）がローレベルになる。これにより、ｎ行目の画素１００のノードＢの電圧が、リセット電圧Ｖｒｅｓ２にリセット（ＦＤリセット２）される。なお、本実施形態ではＦＤリセット２を膜リセットの後に行っているが、膜リセットの直前にＦＤリセット２を行ってもよい。
【０２０１】
以下に、好適なリセット電圧の関係について述べる。基本的に、ＦＤリセット１の際のリセット電圧Ｖｒｅｓ１は、増幅部のソースフォロワ回路のダイナミックレンジに合わせて最適設定をするのが好ましい。また、ＦＤリセット２の際のリセット電圧Ｖｒｅｓ２は、蓄積中よりも大きい逆バイアスとなるように設定するのが好ましい。ホール蓄積、電子蓄積、共通電極側電圧スイング（第１実施形態はホール蓄積の共通電極側電圧スイング）、画素電極側電圧スイング（第２実施形態はホール蓄積の画素電極側電圧スイング）の組合せに好適な関係をまとめると、例えば以下のようになる。
【０２０２】
ホール蓄積の場合
・共通電極側スイング：Ｖｒｅｓ１≧Ｖｒｅｓ２
例）第１実施形態は、ホール蓄積の共通電極側電圧スイングの場合であり、Ｖｒｅｓ１＝３．３Ｖ、Ｖｒｅｓ２＝２．０Ｖとしている。
・画素電極側スイング：Ｖｒｅｓ１≧Ｖｒｅｓ２
例）第２実施形態は、ホール蓄積の画素電極側電圧スイングの場合であり、Ｖｒｅｓ１＝３．３Ｖ、Ｖｒｅｓ２＝２．０Ｖとしている。
電子蓄積の場合
・共通電極側スイング：Ｖｒｅｓ１≦Ｖｒｅｓ２
例）Ｖｒｅｓ１＝３Ｖ、Ｖｒｅｓ２＝６Ｖ
・画素電極側スイング：Ｖｒｅｓ１≦Ｖｒｅｓ２
例）Ｖｒｅｓ１＝３Ｖ、Ｖｒｅｓ２＝６Ｖ
【０２０３】
以上に述べたとおり、本実施形態の光電変換装置は、光電変換部１０１の第２の電極２０９と電気的に接続され、かつ、電気的にフローティングになるように構成されたノードＢを含む。そして、ノードＢには、第１の容量１０３が接続されている。このような構成によれば、光電変換部１０１の光電変換層２０５を容易に空乏化させることができる。結果として、ノイズを低減することができる。また、信号読み出し時と蓄積時とでバイアス電圧を最適な値に設定するので、ダイナミックレンジを拡大することができる。
【０２０４】
また、光信号Ｓの読み出しの後に光電変換層からの電荷排出動作（膜リセット）を行うことで、光電変換層中に残留している光電荷を全て排出することができる。これにより前のフレームの残留電荷などが次のフレームの光信号成分に影響を与えることを防ぐことができる。
【０２０５】
［第３実施形態］
本発明の第３実施形態による光電変換装置について、図１４および図１５を用いて説明する。
【０２０６】
本実施形態では、第２実施形態による光電変換装置において、シャッタ動作を行うことにより蓄積時間を制御する方法を示す。図１４は、本実施形態による光電変換装置における読み出し動作とリセット動作との関係を示す図である。図１５は、本実施形態による光電変換装置に用いられる駆動信号のタイミングチャートを示している。以下、これらを用いて本実施形態を説明する。
【０２０７】
本実施形態による光電変換装置の駆動方法では、あるフレームの信号読み出し動作を行った後、次のフレームの信号読み出しの前に、リセット動作を行う。図１４には、ｎ行目の画素について、時刻ｔｒｅａｄ１において第Ｎフレームの信号読み出し動作を行った後、時刻ｔｒｅｓｅｔ１においてリセット動作を行う場合を例示している。ｎ行目の画素についてはさらに、時刻ｔｒｅｓｅｔ１に続く時刻ｔｒｅａｄ２において第Ｎ＋１フレームの読み出し動作が行われ、時刻ｔｒｅｓｅｔ２においてリセット動作が行われる。つまり、リセット動作から次の読み出し動作までの間が、次のフレームの蓄積時間となる。図１４の例では、時刻ｔｒｅｓｅｔ１から時刻ｔｒｅａｄ２までの期間が、第Ｎ＋１フレームの蓄積時間となる。
【０２０８】
時刻ｔｒｅａｄ１における読み出し動作は、図１３の時刻ｔ１から時刻ｔ１３の期間における信号読み出し動作と同様である。図１４の時刻ｔｒｅａｄ１においてｎ行目の画素１００の信号を読み出した後、時刻ｔｒｅｓｅｔ２においてｎ行目の画素１００のシャッタ動作を行う。
【０２０９】
シャッタ動作では、信号読み出し動作における膜リセットおよびＦＤリセット２と同様に、膜リセットとＦＤリセット２とを行う。図１５の例では、駆動信号ｐＲＥＳ（ｎ）がハイレベルになり、電圧信号Ｖｄ（ｎ）が第１の電圧Ｖｄ１から第２の電圧Ｖｄ２に遷移する。これにより、光電変換層２０５中に残留する電荷を全て排出して膜リセットを行った後、ノードＢをリセット電圧Ｖｒｅｓでリセットする。
【０２１０】
つまり、図１４において、時刻ｔｒｅａｄ１から時刻ｔｒｅｓｅｔ１の期間に光電変換層２０５に蓄積された信号電荷が、上述のリセット動作によって全て排出される（膜リセット）。そして、時刻ｔｒｅｓｅｔ１から次の信号読み出しの時刻ｔｒｅａｄ２まで、より具体的には、図１５の時刻ｔ１４から時刻ｔ１５までの期間が、第Ｎ＋１フレームの蓄積時間となる。このようなシャッタ動作を導入することにより、蓄積時間の制御を行うことができる。
【０２１１】
［第４実施形態］
本発明の第４実施形態による光電変換装置について、図１６および図１７を用いて説明する。
【０２１２】
本実施形態による光電変換装置は、画素が増幅部の後段に接続されたクランプ回路を含む点で、第１乃至第３実施形態による光電変換装置とは異なっている。本実施形態では、第１乃至第３実施形態と異なる部分を中心に説明し、第１乃至第３実施形態のいずれかと同じ部分については適宜説明を省略する。
【０２１３】
図１６は、本実施形態による光電変換装置の画素１００の構成を模式的に示している。図１６には２行２列の４つの画素１００が示されている。図１（ａ）と同じ機能を有する部分には、同じ符号を付してある。光電変換部１０１の構造は、第１乃至第３実施形態のいずれかと同様である。そのため、図１６において、光電変換部１０１の断面構造は示していない。
【０２１４】
本実施形態において、画素１００は２つの増幅部を有する。第１の増幅部は、第１の増幅トランジスタ６１１と電流源６１２とを含むソースフォロア回路である。第２の増幅部は、第２の増幅トランジスタ６３１を含む。第２の増幅トランジスタ６３１は、選択トランジスタ１０５を介して出力線１３０に接続されている。第２の増幅トランジスタ６３１と、出力線１３０に接続された電流源１６０とが、ソースフォロア回路を構成する。
【０２１５】
画素１００は、グローバル電子シャッタを行うためのクランプ回路を有する。クランプ回路は、クランプスイッチ６２１、クランプ容量６２２、クランプ電圧供給スイッチ６２３を含む。クランプスイッチ６２１は、第１の容量１０３が接続されたノードＢと、画素１００の第２の増幅部の入力ノードとの間の電気経路に配されている。クランプスイッチ６２１には、駆動信号ｐＧＳが供給される。クランプ電圧供給スイッチ６２３には、駆動信号ｐＣＬが供給される。
【０２１６】
クランプ回路は、第１の増幅部が出力するノイズ信号Ｎをクランプする。その後、第１の増幅部が光信号Ｓを出力することで、クランプ回路は光信号Ｓに含まれるリセットノイズなどのノイズを除去することができる。このような構成により、リセットノイズなどのランダムノイズを除去しつつ、グローバル電子シャッタ動作を実現することができる。
【０２１７】
次に、本実施形態による光電変換装置の駆動方法について説明する。図１７は、本実施形態による光電変換装置に用いられる駆動信号のタイミングチャートを示している。図１７には、ｎ行目とｎ＋１行目の２行分の信号の読み出し動作に対応した駆動信号が示されている。本実施形態では画素内で相関二重サンプリングを行うので、図３における列回路１４０は、Ｓ／Ｈスイッチ３０３と容量ＣＴＳとを含む回路のみでよい。Ｓ／Ｈスイッチ３０３は駆動信号ｐＴＳによって制御される。
【０２１８】
第２実施形態の駆動方法と異なる点は、クランプスイッチ６２１に駆動信号ｐＧＳが供給され、クランプ電圧供給スイッチ６２３に駆動信号ｐＣＬが供給されることである。図１７には、電圧信号Ｖｄのタイミングチャートが示されている。駆動信号がハイレベルの時に、対応するスイッチがオンする。駆動信号がローレベルの時に、対応するスイッチがオフする。
【０２１９】
時刻ｔ１において、駆動信号ｐＧＳ（ｎ）および駆動信号ｐＧＳ（ｎ＋１）がハイレベルになり、クランプスイッチ６２１がオンになる。時刻ｔ２において、駆動信号ｐＲＥＳ（ｎ）および駆動信号ｐＲＥＳ（ｎ＋１）がハイレベルになる。また、時刻ｔ２において、駆動信号ｐＣＬ（ｎ）および駆動信号ｐＣＬ（ｎ＋１）がハイレベルになる。その後、時刻ｔ３において、駆動信号ｐＲＥＳ（ｎ）および駆動信号ｐＲＥＳ（ｎ＋１）がローレベルになる。時刻ｔ４において、駆動信号ｐＣＬ（ｎ）および駆動信号ｐＣＬ（ｎ＋１）がローレベルになる。これにより、ｎ行目およびｎ＋１行目の画素１００のクランプ回路がノイズ信号Ｎをクランプする。
【０２２０】
続いて、時刻ｔ５において、電圧信号Ｖｄ（ｎ）および電圧信号Ｖｄ（ｎ＋１）が第１の電圧Ｖｄ１から第２の電圧Ｖｄ２になる。これにより、蓄積された信号電荷が排出される。時刻ｔ６において、電圧信号Ｖｄ（ｎ）および電圧信号Ｖｄ（ｎ＋１）が第１の電圧Ｖｄ１になる。これにより、ノードＢに光信号成分が生じる。このときクランプスイッチ６２１がオンなので、信号電荷の量に応じた電圧Ｖｐがクランプ容量６２２に生じる。
【０２２１】
その後、時刻ｔ７において、駆動信号ｐＧＳ（ｎ）および駆動信号ｐＧＳ（ｎ＋１）がローレベルになる。これにより、画素１００のクランプ回路が、光電変換部１０１から電気的に分離される。
【０２２２】
続いて、時刻ｔ８において、電圧信号Ｖｄ（ｎ）および電圧信号Ｖｄ（ｎ＋１）が第１の電圧Ｖｄ１から第２の電圧Ｖｄ２になる。時刻ｔ９において、電圧信号Ｖｄ（ｎ）および電圧信号Ｖｄ（ｎ＋１）が第２の電圧Ｖｄ２から第１の電圧Ｖｄ１になる。これにより、光電変換層２０５に残留した信号電荷を全て排出する（膜リセット）。
【０２２３】
続いてｔ１０において、駆動信号ｐＲＥＳ（ｎ）および駆動信号ｐＲＥＳ（ｎ＋１）がハイレベルになる。時刻ｔ１１において、駆動信号ｐＲＥＳ（ｎ）および駆動信号ｐＲＥＳ（ｎ＋１）がローレベルになる。これによりノードＢがリセット電圧でリセット（ＦＤリセット２）される。
以降の動作では、行ごとに光信号Ｓを読み出す。この動作は第２実施形態と同じなので説明を省略する。
【０２２４】
以上の動作により、グローバル電子シャッタ動作を実現することができる。また、本実施形態では、画素１００がクランプ回路を有する。このような構成によれば、リセットノイズなどのランダムノイズを低減することができる。
【０２２５】
［第５実施形態］
本発明の第５実施形態による光電変換装置について、図１８を用いて説明する。
【０２２６】
本実施形態による光電変換装置は、画素が増幅部の後段に接続されたサンプルホールド回路を含む点で、第１乃至第３実施形態による光電変換装置とは異なっている。本実施形態では、第１乃至第３実施形態と異なる部分を中心に説明し、第１乃至第３実施形態のいずれかと同じ部分については適宜説明を省略する。
【０２２７】
図１８は、本実施形態による光電変換装置の画素１００の構成を模式的に示している。図１８には２行２列の４つの画素１００が示されている。図１（ａ）または図１６と同じ機能を有する部分には、同じ符号を付してある。光電変換部１０１の構造は、第１乃至第４実施形態のいずれかと同様である。そのため、図１８において、光電変換部１０１の断面構造は示していない。
【０２２８】
本実施形態において、画素１００は２つの増幅部を有する。第１の増幅部は、第１の増幅トランジスタ６１１と電流源６１２とを含むソースフォロア回路である。第２の増幅部は、第２の増幅トランジスタ６３１を含む。第２の増幅トランジスタ６３１は、選択トランジスタ１０５を介して出力線１３０に接続されている。第２の増幅トランジスタ６３１と、出力線１３０に接続された電流源１６０とが、ソースフォロア回路を構成する。
【０２２９】
画素１００は、グローバル電子シャッタを行うためのサンプルホールド回路（以下、Ｓ／Ｈ回路）を有する。画素１００は、ノイズ信号Ｎ用のＳ／Ｈ回路、および、光信号Ｓ用のＳ／Ｈ回路を有する。ノイズ信号Ｎ用のＳ／Ｈ回路は、第１の増幅部が出力するノイズ信号Ｎを保持する。光信号Ｓ用のＳ／Ｈ回路は、第１の増幅部が出力する光信号Ｓを保持する。ノイズ信号Ｎ用のＳ／Ｈ回路は、容量７０１、第１のスイッチ７１１、および、第２のスイッチ７２１を含む。光信号Ｓ用のＳ／Ｈ回路は、容量７０２、第１のスイッチ７１２、および、第２のスイッチ７２２を含む。
【０２３０】
このような構成により、リセットノイズなどのランダムノイズを除去しつつ、グローバル電子シャッタ動作を実現することができる。
【０２３１】
続いて、本実施形態による光電変換装置の駆動方法について説明する。ここではグローバル電子シャッタ動作を行うためのＳ／Ｈ回路の駆動についてのみ説明する。
【０２３２】
まず、第１の増幅部の入力ノードがリセットされた状態で、全ての行の画素１００のノイズ信号Ｎ用のＳ／Ｈ回路の第１のスイッチ７１１をオンする。これにより、ノイズ信号Ｎが容量７０１に保持される。続いて、信号電荷の転送動作を行う。これは第１乃至第４実施形態のいずれかと同様である。次に、全ての画素１００の光信号Ｓ用のＳ／Ｈ回路の第１のスイッチ７１２をオンする。これにより、光信号Ｓが容量７０２に保持される。その後、行ごとに、第２のスイッチ７２１、および、７２２をオンする。これにより、行ごとに画素１００からの信号が読み出される。画素から出力される信号は、第１実施形態と同様に列回路１４０において保持され、ノイズを除去するための差分処理が行われる。
【０２３３】
以上の動作により、グローバル電子シャッタ動作を実現することができる。また、本実施形態では、画素１００がサンプルホールド回路を有する。このような構成によれば、リセットノイズなどのランダムノイズを低減することができる。
【０２３４】
［第６実施形態］
本発明の第６実施形態による撮像システムについて、図１９を用いて説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図１９に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。
【０２３５】
図１９において、１００１はレンズの保護のためのバリア、１００２は被写体の光学像を光電変換装置１００４に結像させるレンズ、１００３はレンズ１００２を通った光量を可変するための絞りである。１００４は上述の各実施形態で説明した光電変換装置であって、レンズ１００２により結像された光学像を画像データとして変換する。ここで、光電変換装置１００４の半導体基板にはＡＤ変換部が形成されているものとする。１００７は光電変換装置１００４より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図１９において、１００８は光電変換装置１００４および信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御・演算部である。１０１０は画像データを一時的に記憶するためのフレームメモリ部（メモリ部）、１０１１は記録媒体に記録または読み出しを行うための記録媒体制御インターフェース（Ｉ／Ｆ）部である。１０１２は撮像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。そして、１０１３は外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも光電変換装置１００４と、光電変換装置１００４から出力された撮像信号を処理する信号処理部１００７とを有すればよい。
【０２３６】
本実施形態では、光電変換装置１００４とＡＤ変換部とが別の半導体基板に設けられた構成を説明した。しかし、光電変換装置１００４とＡＤ変換部とが同一の半導体基板に形成されていてもよい。また、光電変換装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。
【０２３７】
また、それぞれの画素１００が複数の光電変換部、例えば第１の光電変換部と第２の光電変換部とを含むように構成されてもよい。信号処理部１００７は、第１の光電変換部で生じた電荷に基づく信号と、第２の光電変換部で生じた電荷に基づく信号とを処理し、光電変換装置１００４から被写体までの距離情報を取得するように構成されてもよい。
【０２３８】
撮像システムの実施形態において、光電変換装置１００４には、第１乃至第５実施形態のいずれかの光電変換装置が用いられる。このように、撮像システムにおいて本発明に係る実施形態を適用することにより、ノイズの低減された画像を取得することができる。
【０２３９】
上記第１乃至第６実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【０２４０】
１０１  光電変換部
１０２  リセットトランジスタ
１０３  第１の容量
１０４  増幅トランジスタ
１０５  選択トランジスタ
１１１  第２の容量
２０１  第１の電極
２０３  ブロッキング層
２０５  光電変換層
２０７  絶縁層
２０９  第２の電極
【図１】
2017098815.tif 000011
【図２】
2017098815.tif 000012
【図３】
2017098815.tif 000013
【図４】
2017098815.tif 000014
【図５】
2017098815.tif 000015
【図６】
2017098815.tif 000016
【図７】
2017098815.tif 000017
【図８】
2017098815.tif 000018
【図９】
2017098815.tif 000019
【図１０】
2017098815.tif 000020
【図１１】
2017098815.tif 000021
【図１２】
2017098815.tif 000022
【図１３】
2017098815.tif 000023
【図１４】
2017098815.tif 000024
【図１５】
2017098815.tif 000025
【図１６】
2017098815.tif 000026
【図１７】
2017098815.tif 000027
【図１８】
2017098815.tif 000028
【図１９】
2017098815.tif 000029