(57)【要約】      （修正有）【課題】撮像シーケンス中の撮像素子の動作状態に適した電源の駆動制御を行うことで、高品位な画像形成が可能な撮像装置及び撮像装置の制御方法を提供する。【解決手段】電源部３０１と電源部の動作制御を行う電源制御部３０８と、光情報を電子情報へ変換する撮像素子３０５と、撮像素子の動作制御を行うシステム制御部３０４を有する。システム制御部は、撮像装置に対して撮像シーケンス遷移のためのタイミング信号を供給すると共に、電源部に対して撮像シーケンスに同期した最適な電源駆動モードに遷移するためのタイミング信号を供給する。【選択図】図２
2017120949.tif 000002
【特許請求の範囲】
【請求項１】
撮像素子と、
前記撮像素子を駆動する撮像駆動回路と、
設定により駆動方式を可変可能な電源回路と、を有し、
前記電源回路の駆動方式を、前記撮像素子の動作状態を遷移させる同期信号の入力パルスに合わせて変更することを特徴とする撮像装置。
【請求項２】
電源制御部よりあらかじめ設定された、前記電源回路の駆動方式およびシーケンスにより、前記同期信号のパルス入力回数に応じて自動で切り替わることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記同期信号のパルス入力のたびに自動で切り替わる電源制御シーケンスを、途中で停止または停止箇所から再開が可能なことを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記同期信号のパルス入力のたびに自動で切り替わる電源制御シーケンスを、電源制御部より実行、停止、シーケンス初期化を行う手段を有することを特徴とする請求項１に記載の撮像装置。
【請求項５】
撮像素子と、前記撮像素子を駆動する撮像駆動回路と、設定により駆動方式を可変可能な電源回路と、を有する撮像装置の制御方法であって、
前記電源回路の駆動方式を、前記撮像素子の動作状態を遷移させる同期信号の入力パルスに合わせて変更することを特徴とする撮像装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び撮像装置の制御方法に関し、特に、撮像素子に供給する電源の駆動制御を行うことで、高品位な画像形成が可能な撮像装置及び撮像装置の制御方法に関する。
【背景技術】
【０００２】
撮像装置の撮像部に使用される撮像素子に対し、電源回路より電源供給を行っている。図１０に撮像部の電源回路構成の一例を示す。
【０００３】
電源部（１００１）は、使用する電池の端子間電圧が変化しても出力電圧を一定に保つために用いられるＤＣＤＣコンバータから主に構成され、必要に応じてＤＣＤＣコンバータと電源供給先の負荷との間にレギュレータなどを接続することがある。レギュレータは、ＤＣＤＣコンバータの出力電圧のノイズ成分を除去し、より安定した電源を負荷側へ供給するために用いられる。撮像素子（１００２）には、ＣＭＯＳイメージセンサやＣＣＤイメージセンサなどが使用されている。
【０００４】
図８はＣＭＯＳイメージセンサ（８０１）の全体レイアウトを示す図である。図９はＣＭＯＳイメージセンサの画素回路構成図である。
【０００５】
図８に示すＣＭＯＳイメージセンサ（８０１）は、次の構成要素を備える。複数の画素が行方向及び列方向に配列されており、有効領域と遮光領域を有する。有効領域は、複数の画素のうち遮光されていない画素が配された領域（８０４）である。遮光領域は、複数の画素のうち遮光された画素が配された領域であり、垂直オプティカルブラック領域（ＶＯＢ領域）（８０３）と水平オプティカルブラック領域（ＨＯＢ領域）（８０２）とを含む。
【０００６】
ＶＯＢ領域（８０３）及びＨＯＢ領域（８０２）から読み出された信号は、暗電流成分又は温度変動による基準レベル（黒レベル）のずれを含み信号成分を含まないので、有効領域から読み出された信号におけるダークシェーディング成分を補正するために用いられる。ＶＯＢ領域（８０３）から読み出された信号は、水平方向のダークシェーディング成分の補正に使われる。ＨＯＢ領域（８０２）から読み出された信号は、垂直方向のダークシェーディング成分の補正に使われる。
【０００７】
図９に示す画素配列における各画素（９０１）は、フォトダイオード（以下ＰＤとよぶ）（９０２）、転送スイッチ（以下ＴＸとよぶ）（９０３）、フローティングディフージョン（以下ＦＤとよぶ）（９０５）、アンプ（９０６）、選択スイッチ（９０７）、及びリセットスイッチ（９０４）を含む。
【０００８】
ＰＤ（９０２）は、光に応じた電荷を発生させ蓄積する。ＴＸ（９０３）は、ＰＤ（９０２）で発生した電荷をＦＤ（９０５）へ転送する。ＦＤ（９０５）は、等価的にコンデンサになっており、転送された電荷を電圧へ変換する。アンプ（９０６）は、ＭＯＳトランジスタで構成され、列信号線（９０８）に接続された定電流源とともにソースフォロワ動作を行うことにより、ＦＤ（９０５）の電圧に応じた信号を列信号線（９０８）へ出力する。選択スイッチ（９０７）は、オンすることにより画素（９０１）を選択状態にし、オフすることにより画素（９０１）を非選択状態にする。リセットスイッチ（９０４）は、ＦＤ（９０５）をリセットする。
【０００９】
図８に示す垂直走査回路（８０８）は、画素配列における信号を読み出すべき画素の行を選択し、読み出し回路（８０５）へ信号が読み出されるように、選択した行の各列の画素を駆動する。読み出し回路（８０５）は、選択された行の各列の画素から出力された光信号（Ｓ信号）とノイズ信号（Ｎ信号）との差分を求めるＣＤＳ処理を行う。これにより、読み出し回路（８０５）は、ＣＭＯＳイメージセンサに固有の固定パターンノイズが除去された各列の画素の画像信号を求める。読み出し回路（８０５）は、求めた各列の画素の画像信号を保持する。
【００１０】
この固定パターンノイズには、図９に示すリセットスイッチ（９０４）がＦＤ（９０５）をリセットした際に発生するノイズや、アンプ（ＭＯＳトランジスタ）（９０６）の閾値電圧が画素ごとにばらつくことに起因したノイズなどがある。この固定パターンノイズは、ＣＤＳ処理を行うことによりほとんど除去される。
【００１１】
図８に示す水平走査回路（８０７）は、読み出し回路（８０５）に保持された各列の画素の画像信号を順次に選択して出力アンプ（８０６）へ転送させる。出力アンプ（８０６）は、転送された画像信号を増幅して出力する。これにより、出力アンプ（８０６）の後段において、遮光領域の画素の画像信号を用いて、有効領域の画素の画像信号におけるダークシェーディング成分を補正する。
【００１２】
撮像素子は、外部供給されるクロック信号等により動作する。そして、クロック信号は、ＤＣＤＣコンバータが有するクロック生成回路で生成される電源用クロック信号とは非同期である。すなわち、撮像素子とＤＣＤＣコンバータは非同期で動作している。ＤＣＤＣコンバータは、電源用クロック信号に応じて周期的にスイッチング動作を行うため電圧変動が生じる。よって、上述した光信号（Ｓ信号）とノイズ信号（Ｎ信号）の読み出し動作を同時刻に実施することはできない為、各信号を読み出す際の電源電圧に差異が生じ、ＣＤＳ処理では除去できないノイズ成分により画質を低下させてしまう可能性がある。そこで、撮像素子とＤＣＤＣコンバータの駆動タイミングを同期させる提案がなされている。
【００１３】
特許文献１では、動作モードに応じて複数あるクロック信号の中から適切なクロックを選択してＤＣＤＣコンバータを駆動し、電源電圧の変動を抑制することを提案している。
【００１４】
特許文献２では、周期的なノイズの周期の整数倍となるように、撮像素子の各行の読み出しタイミングを制御することを提案している。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００８−２１９２９２号公報
【特許文献２】特開２０１０−０５６７９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
近年の撮像素子の高感度化により、電源電圧の変動による画質への影響が顕著になっている。特許文献１に開示された従来技術では、電源クロックが選択式であり、電源クロックの変更等を撮像シーケンス中に実行する必要があるが、電源駆動モード切替りのタイムラグや、撮像シーケンス中に電源部を制御する制御装置が占有されるといった課題がある。
【００１７】
そこで、本発明の目的は、上記課題を鑑みてなされたもので、撮像シーケンス中の撮像素子の動作状態に適した電源駆動条件になるよう、撮像素子の動作状態遷移を制御する同期信号を用いて電源駆動方式を撮像シーケンスに同期して遷移させることで、高品位な画像形成が可能な撮像装置及び撮像装置の制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記の目的を達成するために、本発明に係る撮像装置は、
撮像素子と、前記撮像素子を駆動する撮像駆動回路と、設定により駆動方式を可変可能な電源回路と、を有し、前記電源回路の駆動方式を、前記撮像素子の動作状態を遷移させる同期信号の入力パルスに合わせて変更することを特徴とする。
【発明の効果】
【００１９】
本発明に係る撮像装置によれば、撮像素子の画像データ取得シーケンス中の各駆動条件に応じて、各々最適な電源回路の駆動モードおよび駆動周波数への切換え制御が遅延なく効果的に実行可能となる。
【図面の簡単な説明】
【００２０】
【図１】撮像装置の電気構成ブロック図である。
【図２】本発明の第１実施形態と第２実施形態に係る電源回路構成である。
【図３（ａ）】本発明の第１実施形態に係る制御フローチャートである。
【図３（ｂ）】本発明の第１実施形態に係る動作シーケンスである。
【図４（ａ）】本発明における電源部のレジスタ構成である。
【図４（ｂ）】本発明における電源部のレジスタ構成である。
【図５（ａ）】本発明の第２実施形態に係る制御フローチャートである。
【図５（ｂ）】本発明の第２実施形態に係る動作シーケンスである。
【図６】本発明の第３実施形態に係る電源回路構成である。
【図７】本発明の第３実施形態に係る制御フローチャートと動作シーケンスである。
【図８】ＣＭＯＳイメージセンサ全体レイアウト図である。
【図９】ＣＭＯＳイメージセンサ画素回路図である。
【図１０】従来の電源部を説明するための図である。
【発明を実施するための形態】
【００２１】
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
【００２２】
＜第１実施形態＞
以下、本発明の第１実施形態に係る撮像装置を、図１を用いて説明する。
【００２３】
撮像装置のシステムは、撮像装置（１００）と入射光を撮像素子に導くレンズユニット（２００）で構成されている。
【００２４】
撮像装置（１００）は、光学機構、各種回路、各種操作ボタン、制御部等から構成される。不図示だが、撮像装置（１００）はレンズユニット（２００）がマウント機構を介して脱着可能となっている。また、マウント機構は複数の電気的接点（２１０）を備え、レンズユニット（２００）は撮影レンズ（２０１）、絞り（２０２）、レンズ／絞り駆動制御回路（２０３）等から構成される。なお、レンズ／絞り駆動制御回路（２０３）は、レンズ固有の情報と撮像装置（１００）から受信した情報を記憶する記憶装置も有している。
【００２５】
撮像装置（１００）とレンズユニット（２００）間の各種信号通信は複数の電気的接点（２１０）によって実現されている。たとえば撮像装置（１００）がカメラ制御部（１１７）からの制御信号により撮影レンズ（２０１）を光軸方向に移動させてピント合わせや絞りの制御等が行われる。カメラ制御部（１１７）はシステム全体を制御するＣＰＵ等により構成される。
【００２６】
また複数の電気的接点（２１０）は電気通信だけでなく、光通信や音声通信等の機能を有する構成としてもよい。また図１では簡略化のため撮影レンズは１枚しか図示していないが、実際は多数の撮影レンズから構成されている。
【００２７】
被写体からの入射光が撮影レンズ（２０１）および絞り（２０２）を介して、図示の矢印方向に駆動可能なクイックリターンミラー（１０５）に導かれる。クイックリターンミラー（１０５）の中央部はハーフミラーに構成されていて、クイックリターンミラー（１０５）がダウン時に入射光の一部を透過する。クイックリターンミラー（１０５）を透過した入射光は、クイックリターンミラー（１０５）に設けられているサブミラー（１０４）によりＡＦ回路（１１０）に向けて反射される。
【００２８】
ＡＦ回路（１１０）は、ＡＦセンサユニットと焦点検出回路から構成される。カメラ制御部（１１７）からの制御信号により、焦点検出回路がＡＦセンサユニットを制御し、位相差検出方式による焦点検出を行う。
【００２９】
クイックリターンミラー（１０５）により反射された光は、ペンタプリズム（１０１）、接眼レンズ（１０３）を介して撮影者の眼に至る。クイックリターンミラー（１０５）がアップ時は、撮影レンズ（２０１）および絞り（２０２）を通過した入射光は、メカシャッタであるフォーカルプレーンシャッタ（１０６）、フィルタ（１０７）を介して撮像素子（１０８）に至る。撮像素子（１０８）の具体例はＣＭＯＳセンサである。フィルタ（１０７）は赤外線を除去する機能と光学ローパスフィルタとしての機能を有する。
【００３０】
カメラ制御部（１１７）は、クイックリターンミラー（１０５）のアップダウンの動作とフォーカルプレーンシャッタ（１０６）のシャッタチャージを制御する機能や、フォーカルプレーンシャッタ（１０６）の先幕、後幕の走行制御機能を有するシャッタ駆動制御回路（１１１）が接続されている。また不図示だが、接眼レンズ（１０３）近傍に設置されている測光センサからの信号が出力される自動露出装置である測光回路（１０２）が接続されている。測光センサは被写体の輝度を測定するセンサである。またカメラ制御部（１１７）は画像処理部（１１５）に接続されている。
【００３１】
画像処理部（１１５）はＤＳＰ等のプロセッサにより構成され、撮像素子（１０８）の制御や撮像素子（１０８）からの画像データの補正および加工などをカメラ制御部（１１７）の命令に基づき実行するものである。画像処理部（１１５）には、撮像素子（１０８）を駆動するためのタイミングパルス発生回路と撮像素子（１０８）のアナログ出力をデジタル出力に変換するＡ／Ｄコンバータ等を搭載したＡＤＴＧ（１０９）が接続されている。なお、ＡＤＴＧ（１０９）は、タイミングパルス発生回路であるタイミングジェネレータ部と、アナログ出力をデジタル出力に変換するＡ／Ｄコンバータ回路部とを分離した構成でも良く、撮像素子（１０８）に内蔵されていても良い。また、得られた画像データを一時的に記憶するメモリ（１１６）が接続されている。
【００３２】
撮像素子（１０８）からの画像データを表示するために、画像処理部（１１５））にはＤＡＣ（１１４）およびエンコーダ（１１３）、モニタ（１１２）が接続されている。ＤＡＣ（１１４）は、メモリ（１１６）上のデジタル画像データをアナログ信号に変換する。エンコーダ（１１３）は、ＤＡＣ（１１４）からの信号をモニタ（１１２）に表示するための映像信号に変換する。撮像素子（１０８）の構成と動作については背景技術で図８、図９を用いて説明したので省略する。
【００３３】
図２に、本発明の第１の実施形態における電源部と撮像素子の構成の一例を示す。
【００３４】
各機能ブロックに対して電源供給を行う電源部（３０１）と電源部の動作制御を行う電源制御部（３０８）と、光情報を電子情報へ変換する撮像素子（３０５）と撮像素子の動作制御を行うシステム制御部（３０４）を有している。
【００３５】
システム制御部（３０４）は、撮像装置に対して撮像シーケンス遷移のためのタイミング信号を供給し、電源部に対しては、撮像シーケンスに同期し応じた最適な電源駆動モードに遷移するためのタイミング信号を供給する。
【００３６】
同期信号ＶＤ（３０７）は、システム制御部（３０４）から出力され、システム制御部と撮像素子との同期を行うためのタイミング同期信号であり、撮像素子（３０５）の動作を割込み等により遷移させる。同期信号ＶＤが入力されるごとに撮像素子は、ｓｔａｎｄｂｙ（スタンバイ）、Ｒｓｔ（リセット）、Ａｃｃ（蓄積）、Ｒｅａｄｏｕｔ（読出し）と状態が遷移していく。
【００３７】
撮像素子（３０５）は、図２において駆動タイミング制御を行うためのＴＧ（３０６）を内蔵しているが外部に有する構成でも良い。
【００３８】
電源部（３０１）は、同期信号ＶＤの遷移による撮像素子の動作状態を認識する信号処理部（３０３）と、信号処理部からの情報によってＤＣＤＣコンバータなどの駆動モードを変更する駆動制御部（３０２）、駆動周波数や出力電源電圧、駆動モードなどの各種設定や、各種設定をシーケンシャルに変更していくシーケンス設定を記憶する読み書き可能なレジスタ（３０９）を有し、予め設定されたシーケンスに基づき、撮像素子の動作状態を遷移させる同期信号ＶＤのパルス入力数をパルスカウンタ回路（３１０）で計時し、対応するパルス数や順番に同期して撮像素子の動作条件に応じた駆動モードや駆動周波数などをシーケンシャルに変更することが可能である。
【００３９】
電源制御部（３０８）は、電源部の制御を行い、レジスタへのアクセスにより、出力電源のＯＮ／ＯＦＦや、電源駆動部の制御を行うための各種設定を実行する。
【００４０】
電源部（３０１）とシステム制御部（３０４）、電源制御部（３０８）は、図１においてはカメラ制御部（１１７）に含まれ、撮像素子（３０５）は、図１の撮像素子（１０８）に対応する。本構成において、電源制御部（３０８）は、システム制御部（３０４）に含めても良い。
【００４１】
図４に、本発明の第１の実施形態に関わる電源部（３０１）のレジスタ（３０９）構成の一例を示す。
【００４２】
図４（ａ）は制御の実行に関わる制御レジスタ（６０１）であり、図２における同期信号ＶＤ（３０７）のパルス入力により電源の駆動モードを遷移するか否か、および、撮像素子（３０５）の動作状態に同期して電源部の駆動モードを遷移する同期信号ＶＤの入力パルスの回数を設定する。
【００４３】
図４（ｂ）は本発明における電源部の駆動モードの設定に関わる制御レジスタ（６０２〜６０５）であり、駆動制御部（３０２）の駆動方式やスイッチング周波数、出力電圧設定などを行い、電源駆動モード制御の実行に関わる制御レジスタ（６０１）で設定するＳＥＱ＿ＰＵＬＳＥ（シーケンスモードの動作回数設定）で設定し得るパルス回数分有する構成とする。
【００４４】
本構成における電源駆動モードの設定に関わる制御レジスタ（６０２）は、電源部初期動作の設定を行い、同期信号ＶＤ（３０７）の状態遷移パルスが未入力の状態かつＳＥＱ＿ＲＳＴ（シーケンスモードリセット設定）が実行されシーケンスモードがリセットされた状態における電源部の初期動作の設定を行う。
【００４５】
その他の駆動モードの設定に関わる制御レジスタ（６０３〜６０５）は、制御の実行に関わる制御レジスタ（６０１）で設定し得る同期信号ＶＤ（３０７）の入力パルス回数と順番に対応したシーケンス番号に応じたレジスタを有し、同期信号ＶＤ（３０７）の状態遷移パルスが入力されるたびに、入力パルス数に対応したシーケンス番号のレジスタ設定を順番に実行し、電源駆動制御部の動作を撮像素子の動作状態に同期して遷移させていく。
【００４６】
図３（ａ）に、本発明の第１の実施形態における電源部の制御フローチャートを示す。
【００４７】
撮影が開始（４０１）されると、電源制御部から電源部のレジスタ設定によりシーケンスモードを実行するための各種設定を行う（４０２）。
【００４８】
シーケンス制御を遷移させるための同期信号ＶＤの入力最大数ＳＥＱ＿ＰＵＬＳＥ＿ＭＡＸを電源部のレジスタ設定された設定値より判定する（４０３）。たとえば、図４（ａ）において、ＳＥＱ＿ＰＵＬＳＥのｂｉｔ０からｂｉｔ３の設定値が１１０１であれば、同期信号ＶＤの最大パルス入力数は４であり、２回目のパルス入力ではシーケンス遷移は行わない。また、ＳＥＱ＿ＰＵＬＳＥのｂｉｔ０からｂｉｔ３の設定値が０１０１であれば、同期信号ＶＤの最大パルス入力数は３であり、２回目のパルス入力ではシーケンス遷移は行わない。
【００４９】
シーケンスモード実行のため、図４（ａ）のＳＥＱ＿ＲＳＴを実行しシーケンスモードの初期化を行う（４０４）。この初期化により同期信号ＶＤのパルス入力数つまりパルスカウンタが０となり最初のシーケンスから電源駆動部の状態遷移制御が実行可能となる。
【００５０】
同期信号ＶＤのパルス入力を電源部のパルスカウンタ回路が受けると（４０５）、パルスカウンタ数ＰＣＮが、電源部の信号処理部に通知される。電源部の信号処理部はパルスカウンタ数ＰＣＮと同期信号ＶＤの入力最大数ＳＥＱ＿ＰＵＬＳＥ＿ＭＡＸとを比較（４０６）し、同値でない場合、パルスカウンタ数ＰＣＮのカウント数つまり、図４（ｂ）の電源駆動モードの設定に関わる制御レジスタ（６０３〜６０５）のシーケンス番号に対応した設定に電源駆動制御を遷移させる（４０７）。
【００５１】
電源部の信号処理部はパルスカウンタ数ＰＣＮをインクリメントし（４０８）、ＶＤパルス受信状態（４０５）に戻る。
【００５２】
一方、パルスカウンタ数ＰＣＮと同期信号ＶＤの入力最大数ＳＥＱ＿ＰＵＬＳＥ＿ＭＡＸと比較（４０６）において、同値であれば、図４（ｂ）の電源駆動モードの設定に関わる制御レジスタにて初期値（６０２）の設定に電源駆動制御を遷移させ（４０９）、電源制御部から電源部のレジスタ設定にてシーケンスモードの解除を行い（４１０）、撮影処理を終了する（４１１）。
【００５３】
上記図３（ａ）の動作シーケンス図を図３（ｂ）に示す。
【００５４】
図３（ｂ）の同期信号ＶＤは、撮像素子の動作を遷移させるタイミング信号であり、ＶＤが入力されるごとに、撮像素子はｓｔａｎｄｂｙ（スタンバイ）、Ｒｓｔ（リセット）、Ａｃｃ（蓄積）、Ｒｅａｄｏｕｔ（読出し）と状態が遷移していく。
【００５５】
撮像素子の動作を遷移させるタイミング信号であるＶＤに同期して、電源部の制御も遷移させる。たとえば、負荷電流が少なく電源電圧の変動による画質への影響がないｓｔａｎｄｂｙ（スタンバイ）時は、電源電圧の変動は大きいが電圧変換効率が最も良い低負荷モード（ＰＳＭなど）駆動方式で電源部スイッチング損失を抑制する。
【００５６】
負荷電流や負荷変動は大きいがスイッチング周波数に同期した電源電圧の変動ノイズによる画質への影響がないＲｓｔ（リセット）やＡｃｃ（蓄積）時は、低速スイッチングＰＷＭ駆動方式でスイッチング損失の低減つまり効率の悪化を低減する。
【００５７】
負荷電流や負荷変動が大きく、スイッチング周波数に同期した電源電圧の変動ノイズによる画質への影響が大きいＲｅａｄｏｕｔ（読出し）時は、高速スイッチングＰＷＭ駆動方式にすることで、撮像素子の応答性が低下する周波数帯域までスイッチング周波数を引き上げて画質へのノイズ影響を低減する。
【００５８】
このように、第１の実施形態によれば、撮像素子の状態遷移を行うための同期信号を用いて、撮像動作状態の遷移タイミングに同期して電源部の駆動制御方式も遷移させることで、撮像素子の動作状態に適した電源駆動制御方式の遷移を遅延無く効果的に実行することが可能となる。
【００５９】
＜第２実施形態＞
第１実施形態においては、撮像素子の動作状態を遷移させる同期信号ＶＤのパルス数が決まった数しか受信しないことを前提としており、たとえば長秒撮影時などＶＤ周期よりもＡｃｃ（蓄積）時間が長く、Ａｃｃ（蓄積）時間内に複数のＶＤパルスを受信してしまうような撮影条件には対応できない。第２実施形態では、第１実施形態における懸念事項を解決するための、撮像装置に関して説明する。
【００６０】
図５（ａ）に、本発明の第２の実施形態における電源部の制御フローチャートを示す。
【００６１】
撮影が開始（７０１）されると、電源制御部から電源部のレジスタ設定によりシーケンスモードを実行するための各種設定を行う（７０２）。
【００６２】
シーケンス制御を遷移させるための同期信号ＶＤの入力最大数ＳＥＱ＿ＰＵＬＳＥ＿ＭＡＸを電源部のレジスタ設定された設定値より判定する（７０３）。たとえば、図４（ａ）において、ＳＥＱ＿ＰＵＬＳＥのｂｉｔ０からｂｉｔ３の設定値が１１０１であれば、同期信号ＶＤの最大パルス入力数は４であり、２回目のパルス入力ではシーケンス遷移は行わない。また、ＳＥＱ＿ＰＵＬＳＥのｂｉｔ０からｂｉｔ３の設定値が０１０１であれば、同期信号ＶＤの最大パルス入力数は３であり、２回目のパルス入力ではシーケンス遷移は行わない。
【００６３】
シーケンスモード実行のため、図４（ａ）のＳＥＱ＿ＲＳＴを実行しシーケンスモードの初期化を行う（７０４）。この初期化により同期信号ＶＤのパルス入力数つまりパルスカウンタが０となり最初のシーケンスから電源駆動部の状態遷移制御が実行可能となる。
【００６４】
同期信号ＶＤのパルス入力を電源部のパルスカウンタ回路が受けると（７０５）、パルスカウンタ数ＰＣＮが、電源部の信号処理部に通知される。電源部の信号処理部はパルスカウンタ数ＰＣＮと同期信号ＶＤの入力最大数ＳＥＱ＿ＰＵＬＳＥ＿ＭＡＸとを比較（７０６）し、同値でない場合、パルスカウンタ数ＰＣＮのカウント数つまり、図４（ｂ）の電源駆動モードの設定に関わる制御レジスタ（６０３〜６０５）のシーケンス番号に対応した設定に電源駆動制御を遷移させる（７０７）。
【００６５】
電源部の信号処理部はパルスカウンタ数ＰＣＮをインクリメントする（７０８）。
【００６６】
ここで、ＡＣＣ（蓄積）期間中に同期信号ＶＤが複数回受信するような長秒撮影モードであるかを判定し（７０９）、長秒撮影モードかつＡＣＣ（蓄積）期間中であれば、電源制御部が電源部に対し撮像電源のシーケンス制御を停止するコマンドＳＥＱ＿ＭＡＳＫ＝１を送出し、電源シーケンスの遷移を停止する（７１１）。
【００６７】
電源制御部は、システム制御部との通信等によりＡｃｃ（蓄積）の長さを示す同期信号ＶＤのパルス出力回数を知る事が可能であり、Ａｃｃ（蓄積）期間終了までの同期信号ＶＤのパルス出力回数を電源部の信号処理部を経由して検出し、Ａｃｃ（蓄積）期間の最終パルス受信を検出（７１２）した後に、電源制御部が電源部に対し撮像電源のシーケンス制御を再開するコマンドＳＥＱ＿ＭＡＳＫ＝０を送出し、電源シーケンスの遷移を再開し（７１３）、ＶＤパルス受信状態（７０５）に戻る。
【００６８】
一方、長秒撮影モードでない場合は、第１実施形態と同様のシーケンス制御を実行し、パルスカウンタ数ＰＣＮと同期信号ＶＤの入力最大数ＳＥＱ＿ＰＵＬＳＥ＿ＭＡＸと比較（７０６）において、同値であれば、図４（ｂ）の電源駆動モードの設定に関わる制御レジスタにて初期値（６０２）の設定に電源駆動制御を遷移させ（７１４）、電源制御部から電源部のレジスタ設定にてシーケンスモードの解除を行い（７１５）、撮影処理を終了する（７１６）。
【００６９】
上記図５（ａ）の動作シーケンス図を図５（ｂ）に示す。図５（ｂ）の同期信号ＶＤは、撮像素子の動作を遷移させるタイミング信号であり、ＶＤが入力されるごとに、撮像素子はｓｔａｎｄｂｙ（スタンバイ）、Ｒｓｔ（リセット）、Ａｃｃ（蓄積）、Ｒｅａｄｏｕｔ（読出し）と撮像状態の遷移に応じて電源部の駆動制御も遷移させる手段は第１実施形態と同様である。
【００７０】
ここで、たとえば長秒撮影など同期信号ＶＤ送出周期よりもＡｃｃ（蓄積）期間が長い撮影モードの場合は、Ａｃｃ（蓄積）期間中に複数の同期信号ＶＤを受信し電源駆動モードが遷移してしまう。そこでＡｃｃ（蓄積）期間中に複数の同期信号ＶＤを受信する撮影モードの場合は、Ａｃｃ（蓄積）期間への遷移を示す同期信号ＶＤを受信したのち、電源駆動モード遷移を停止し、Ａｃｃ（蓄積）期間中に受信する同期信号ＶＤの最後のパルス受信完了後に電源駆動モード遷移を停止した箇所から再開する。
【００７１】
このように、第２の実施形態によれば、Ａｃｃ（蓄積）期間中に複数の同期信号ＶＤを受信する撮影モードのような場合でも、電源駆動モードの遷移を撮像シーケンスに同期させることが可能となる。
【００７２】
＜第３実施形態＞
図６に、本発明の第３の実施形態における電源部と撮像素子の構成の一例を示す。
【００７３】
撮像装置の撮像素子（５０５）に対し、電源部（５０１）より電源供給を行っている。電源部は、使用する電池の端子間電圧が変化しても出力電圧を一定に保つために用いられるＤＣＤＣコンバータから主に構成され、必要に応じてＤＣＤＣコンバータと電源供給先の負荷である撮像素子との間にリニアレギュレータ（５１１）などを接続することがある。リニアレギュレータは、ＤＣＤＣコンバータの出力電圧のノイズ成分を除去し、より安定した電源を負荷側へ供給するために用いられる。
【００７４】
一般的にリニアレギュレータは、入出力間の電圧差を、トランジスタのベースやゲートへのドライブ制御によりＩＣ内部で入力電圧がドロップするように内部トランジスタに電流を流すことで、入力電圧−ドロップ電圧＝出力電圧として入力電圧よりも低い安定した出力電圧を作っており、内部での電力損失が大きく入出力電圧差が大きければ電力損失も大きくなるといった課題があるが、撮像素子の最大負荷電流や、リニアレギュレータの温度特性による最小入出力電圧差などから、２次側の電源品質を考慮すると、ある一定の高い入出力電圧差を保つような入力電圧に設定にせざるを得なかった。
【００７５】
本発明における第３実施形態では、このような課題を鑑み、ＤＣＤＣコンバータと電源供給先の負荷である撮像素子との間にリニアレギュレータなどを接続する構成において、撮像素子の動作状態に応じて入出力電圧差を最小に設定し得る手段を提案する。
【００７６】
制御フローチャートは第１実施形態における図３（ａ）と同様のため省略する。第１実施形態と異なる点は、図４（ｂ）の駆動モードの設定に関わる制御レジスタ（６０３〜６０５）の設定であり、第３実施形態によれば、ＭＯＤＥ＿ＶＩＤレジスタ（出力電圧設定）の設定値を各シーケンス番号に対応して切り換る設定とすることで、リニアレギュレータの入力電圧を、撮像素子の動作状態遷移に応じて可変させことができる。
【００７７】
図７に、第３実施形態における動作シーケンス図を示す。
【００７８】
図７の同期信号ＶＤは、撮像素子の動作を遷移させるタイミング信号であり、ＶＤが入力されるごとに、撮像素子はｓｔａｎｄｂｙ（スタンバイ）、Ｒｓｔ（リセット）、Ａｃｃ（蓄積）、Ｒｅａｄｏｕｔ（読出し）と、撮像状態の遷移に応じて電源部の駆動制御も遷移させる手段は第１実施形態と同様である。
【００７９】
第３実施形態によれば、負荷電流が少なく電源電圧の変動による画質への影響がないｓｔａｎｄｂｙ（スタンバイ）時は、リニアレギュレータの入出力電圧差は少なくて良く出力電圧の電源性能も低品質でもよいため、リニアレギュレータの入力電圧を最低減低電圧化することで、リニアレギュレータの損失を低減する。
【００８０】
負荷電流や負荷変動は大きいが電源電圧の変動ノイズによる画質への影響がないＲｓｔ（リセット）やＡｃｃ（蓄積）時は、負荷電流による電圧ドロップを考慮し、リニアレギュレータの入力電圧を、撮像素子が動作可能となる電圧まで落とすことで、リニアレギュレータの損失を低減する。
【００８１】
負荷電流や負荷変動が大きく、電源電圧の変動ノイズによる画質への影響が大きいＲｅａｄｏｕｔ（読出し）時は、高品質な電源性能が求められるため、出力電圧の品質が保てるような高い入力電圧まで持ち上げることで、画質へのノイズ影響を低減する。
【００８２】
また、本第３実施形態は、第２実施形態におけるＡｃｃ（蓄積）期間中に複数の同期信号ＶＤを受信する撮影モードのような場合でも適用可能である。
【００８３】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【００８４】
上述した第１〜第３実施形態にかかわる撮像装置を実現する為に実行するプログラムは、半導体メモリ、磁気ディスク、フロッピー（登録商標）ディスク等の記録媒体により供給される。または、有線あるいは、無線のネットワークを介してダウンロードしても良い。上記プログラムを、システムあるいはコンピュータが実行することにより、本発明の目的は達成される。よって、上述の実施形態の機能を実現するプログラム自体も本発明の一つである。
【符号の説明】
【００８５】
３０１  電源部、３０２  電源駆動制御部、３０３  信号処理部、
３０４  システム制御部、３０５  撮像素子、
３０６  タイミングジェネレータ（ＴＧ）、３０７  同期信号ＶＤ、
３０８  電源制御部、３０９  電源部制御レジスタ
３１０  電源部パルスカウンタ
【図１】
2017120949.tif 000003
【図２】
2017120949.tif 000004
【図３（ａ）】
2017120949.tif 000005
【図３（ｂ）】
2017120949.tif 000006
【図４（ａ）】
2017120949.tif 000007
【図４（ｂ）】
2017120949.tif 000008
【図５（ａ）】
2017120949.tif 000009
【図５（ｂ）】
2017120949.tif 000010
【図６】
2017120949.tif 000011
【図７】
2017120949.tif 000012
【図８】
2017120949.tif 000013
【図９】
2017120949.tif 000014
【図１０】
2017120949.tif 000015