(57)【要約】【課題】幅が異なる電極表面に形成されるレジストの表面を平坦にすることが可能になる。【解決手段】基材の表面に、幅が異なる複数の部分を有する電極を形成する工程と、電極を覆う凸部、及び当該凸部の周囲において基材の表面を覆う凹部を有する絶縁層を形成する工程と、絶縁層の表面に、第１犠牲層を形成する工程と、凸部の上に形成された第１犠牲層の少なくとも一部を除去して、第１犠牲層に開口を形成する工程と、第１犠牲層をマスクとして、絶縁層の凸部における、開口によって露出した部分の一部を除去して、絶縁層を成形する工程と、第１犠牲層を除去する工程と、成形された絶縁層の表面に、第２犠牲層を形成する工程と、第２犠牲層、及び成形された絶縁層をエッチバックする工程と、を含む。【選択図】図１
2017098366.tif 000002
【特許請求の範囲】
【請求項１】
基材の表面に、幅が異なる複数の部分を有する電極を形成する工程と、
前記電極を覆う凸部、及び当該凸部の周囲において前記基材の表面を覆う凹部を有する絶縁層を形成する工程と、
前記絶縁層の表面に、第１犠牲層を形成する工程と、
前記凸部の上に形成された第１犠牲層の少なくとも一部を除去して、当該第１犠牲層に開口を形成する工程と、
前記第１犠牲層をマスクとして、前記絶縁層の前記凸部における、前記開口によって露出した部分の一部を除去して、絶縁層を成形する工程と、
前記第１犠牲層を除去する工程と、
成形された前記絶縁層の表面に、第２犠牲層を形成する工程と、
前記第２犠牲層、及び前記成形された前記絶縁層をエッチバックする工程と、
を含む、半導体製造方法。
【請求項２】
基材の表面に、幅が異なる複数の電極を形成する工程と、
前記電極を覆う凸部、及び当該凸部の周囲において前記基材の表面を覆う凹部を有する絶縁層を形成する工程と、
前記絶縁層の表面に、第１犠牲層を形成する工程と、
前記凸部の上に形成された第１犠牲層の少なくとも一部を除去して、当該第１犠牲層に開口を形成する工程と、
前記第１犠牲層をマスクとして、前記絶縁層の前記凸部における、前記開口によって露出した部分の一部を除去して、絶縁層を成形する工程と、
前記第１犠牲層を除去する工程と、
成形された前記絶縁層の表面に、第２犠牲層を形成する工程と、
前記第２犠牲層、及び前記成形された前記絶縁層をエッチバックする工程と、
を含む、半導体製造方法。
【請求項３】
前記開口を形成する工程は、
前記凸部上に形成された前記第１犠牲層の全部を除去する工程を含む、
請求項１又は２に記載の半導体製造方法。
【請求項４】
前記開口を形成する工程は、
前記凸部から前記凹部の一部に亘って、前記第１犠牲層を除去する工程を含む、
請求項１〜３いずれか一項に記載の半導体製造方法。
【請求項５】
前記絶縁層を形成する工程は、
前記絶縁層を、前記電極よりも厚く形成する工程を含み、
前記絶縁層を成形する工程は、
前記絶縁層を、前記電極と同じ厚さ分除去する工程を含む、
請求項１〜４いずれか一項に記載の半導体製造方法。
【請求項６】
前記絶縁層を形成する工程は、
前記絶縁層を、前記電極と同じ厚さに形成する工程を含み、
前記絶縁層を成形する工程は、
前記電極の表面が露出するまで前記絶縁層を除去する工程を含む、
請求項１〜４いずれか一項に記載の半導体製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を製造する方法に関する。
【背景技術】
【０００２】
従来から、半導体素子上に多層構造を形成する際に、素子の表面を平坦化することが重要とされている。
【０００３】
例えば特許文献１には、化学的機械研磨により、素子の表面を平坦にする方法が開示されている。特許文献１に記載の方法では、電極がすでに上に形成されている基板／ウエハの全表面に、誘電体層を蒸着した後に、化学的機械研磨により、電極の上面が露出するように絶縁層を除去する。これによって、素子の表面をほぼ平坦にすることを実現している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４０３７３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし特許文献１に記載されているような従来の方法では、例えば素子上に異なる幅の電極等が形成される場合、電極の上に形成されるレジスト表面が平らにならない。そのため、素子を平坦化することが困難である。
【０００６】
本発明はこのような事情に鑑みてなされたものであり、幅が異なる電極が形成されている素子表面を平坦にすることを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面に係る半導体製造方法は、基材の表面に、幅が異なる複数の部分を有する電極を形成する工程と、電極を覆う凸部、及び当該凸部の周囲において基材の表面を覆う凹部を有する絶縁層を形成する工程と、絶縁層の表面に、第１犠牲層を形成する工程と、凸部の上に形成された第１犠牲層の少なくとも一部を除去して、第１犠牲層に開口を形成する工程と、第１犠牲層をマスクとして、絶縁層の凸部における、開口によって露出した部分の一部を除去して、絶縁層を成形する工程と、第１犠牲層を除去する工程と、成形された絶縁層の表面に、第２犠牲層を形成する工程と、第２犠牲層、及び成形された絶縁層をエッチバックする工程と、を含む。
【発明の効果】
【０００８】
本発明によれば、幅が異なる電極が形成されている素子表面を平坦にすることが可能になる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態に係る半導体製造方法を用いて製造された半導体素子の構造を概略的に示す平面図である。
【図２】本発明の第１実施形態に係る半導体製造方法を用いて製造された半導体素子のその他の構造の一例を概略的に示す平面図である。
【図３】図１のＡ−Ａ´線に沿った断面図である。
【図４Ａ】本発明の第１実施形態に係る半導体素子のプロセスフローの一例を示す図である。
【図４Ｂ】本発明の第１実施形態に係る半導体素子のプロセスフローの一例を示す図である。
【図４Ｃ】本発明の第１実施形態に係る半導体素子のプロセスフローの一例を示す図である。
【図４Ｄ】本発明の第１実施形態に係る半導体素子のプロセスフローの一例を示す図である。
【図４Ｅ】本発明の第１実施形態に係る半導体素子のプロセスフローの一例を示す図である。
【図４Ｆ】本発明の第１実施形態に係る半導体素子のプロセスフローの一例を示す図である。
【図４Ｇ】本発明の第１実施形態に係る半導体素子のプロセスフローの一例を示す図である。
【図５】本発明の第１実施形態に係る図４Ｅの工程後における基板の平面図である。
【図６Ａ】本発明の第２実施形態に係る半導体素子のプロセスフローの一例を示す図である。
【図６Ｂ】本発明の第２実施形態に係る半導体素子のプロセスフローの一例を示す図である。
【図６Ｃ】本発明の第２実施形態に係る半導体素子のプロセスフローの一例を示す図である。
【図６Ｄ】本発明の第２実施形態に係る半導体素子のプロセスフローの一例を示す図である。
【図６Ｅ】本発明の第２実施形態に係る半導体素子のプロセスフローの一例を示す図である。
【図６Ｆ】本発明の第２実施形態に係る半導体素子のプロセスフローの一例を示す図である。
【図６Ｇ】本発明の第２実施形態に係る半導体素子のプロセスフローの一例を示す図である。
【図７】本発明の第２実施形態に係る図６Ｄの工程後における基板の平面図である。
【図８】本発明の第２実施形態に係る図６Ｅの工程後における基板の平面図である。
【発明を実施するための形態】
【００１０】
［第１の実施形態］
以下、添付の図面を参照して本発明の第１実施形態について説明する。図１は、本発明の第１実施形態に係る平坦化方法を用いて製造される半導体素子の構造の一部を概略的に示す平面図である。なお、図１においては、説明の便宜上、半導体素子に形成される電極パターンの一部を切り出して示している。実際には図１に示す電極パターンが半導体素子上に複数繰り返し形成されることが好ましい。
【００１１】
（１．構成）
図１には、基板（基材の一例である。）１１上に形成された２つの電極１２Ａ、１２Ｂ（以下、まとめて「電極１２」とも呼ぶ。）が示されている。基板１１は略矩形の形状であり、Ｙ軸方向に長辺を、Ｘ軸方向に短辺を有している。
【００１２】
図１の例では、電極１２は略矩形の形状であり、Ｙ軸方向に長辺を、Ｘ軸方向に短辺を有している。また、電極１２Ａと電極１２Ｂとは、Ｘ軸方向に沿った幅（短辺の長さ）が異なる。さらに、電極１２Ａと電極１２Ｂとは所定の空間を隔てて、長辺同士を対向させて設けられている。
また、基板１１において、電極１２が形成されていない領域には、絶縁層１３が形成されている。
【００１３】
なお、電極１２の形状は図１に示した形状に限定されない。例えば、図２に示すように、電極１２Ａと電極１２Ｂとは互いに同じ形状でもよい。この場合、電極１２Ａと電極１２Ｂとは、それぞれ同一電極内において、幅が異なる部分を有するように形成される。図２の例では、電極１２Ａと電極１２Ｂとはそれぞれ、Ｘ軸方向に沿った幅が大きい部分と小さい部分とを有している。さらに、半導体素子上に形成される電極は複数に限らず、単一の電極が形成されてもよい。
【００１４】
次に、図３を用いて半導体素子の断面形状について説明する。図３は、図１のＡＡ´断面図である。
【００１５】
図３に示すように、本実施形態に係る半導体素子は、基板１１上に、絶縁層１３及び電極１２が形成されている。なお、基板１１は単一の層から成る構成に限定されない。例えば、基板１１は複数の層からなり、その表面に、電極１２、及び絶縁層１３が形成される構成でもよい。さらに、電極１２、及び絶縁層１３の上に複数の層が積層されてもよい。
【００１６】
基板１１は、例えば所定の厚さのシリコンから形成される。また、絶縁層１３は、例えばＳｉＯ２、ＡｌＮ（窒化アルミニウム）等を用いて形成される。さらに、電極１２は、例えばＭｏ（モリブデン）やアルミニウム（Ａｌ）等を用いて形成される。
【００１７】
（２．プロセスフロー）
図４は、本実施形態に係る半導体素子を製造する際のプロセスフローを示す図である。なお、図４では、便宜上、ウエハに形成される複数の半導体素子のうち１つの半導体素子を示して説明するが、半導体素子は、通常のプロセスと同様に、１つのウエハに複数形成された後に、当該ウエハが分割されることにより得られる。
【００１８】
（２−１．電極を形成する工程）
図４Ａに示す最初の工程は、電極１２を形成する工程である。この工程において、例えば、まず、基板１１上に金属層（図４Ａにおいては不図示）を積層する。積層した金属層をエッチング等の加工によって除去することで、所定の空間を隔てて電極１２Ａ、１２Ｂが形成される。図４Ａの例において、電極１２が形成されない領域は、基板１１が露出している。なお、電極１２の形成方法は、これに限定されず、例えば、所望のパターンに成形された電極１２を基板１１に直接形成する方法でもよい。
【００１９】
（２−２．レジストを塗布する工程）
図４Ｂは、レジスト１４を塗布する工程である。まず、この工程において、電極１２及び露出した基板１１の上に、絶縁層１３を積層する。このとき、絶縁層１３は、電極１２の厚さより厚く積層することが好ましい。
【００２０】
図４Ｂに示すように、絶縁層１３は、電極１２を覆うように積層された部分（以下、「凸部１３１Ａ、１３１Ｂ」とも呼ぶ。）と、凸部１３１Ａ、１３１Ｂの周囲において基板１１の表面を覆う部分（以下、「凹部１３２」とも呼ぶ。）とから形成される。より具体的には、凸部１３１Ａは、電極１２Ａ上、及び電極１２Ａの側壁部分を覆うように形成されており、電極１２Ａ上に積層された部分及び電極１２Ａ近傍の領域に積層された部分を有する。同様に、凸部１３１Ｂは、電極１２Ｂ上、及び電極１２Ｂの側壁部分を覆うように形成され、電極１２Ｂ上に積層された部分及び電極１２Ｂ近傍の領域に積層された部分を有する。また、凹部１３２は、電極１２Ａと電極１２Ｂとの間に形成される領域を含む。
【００２１】
図４Ｂに示すように、電極１２Ａ上に形成された凸部１３１Ａは、電極１２ＡよりもＸ軸方向に沿った幅が大きい電極１２Ｂ上に形成された凸部１３１Ｂよりも幅が小さく形成される。
【００２２】
絶縁層１３を積層した後、さらに絶縁層１３の表面にレジスト（第１犠牲層の一例である。）１４が塗布される。レジスト１４には、例えば樹脂等のレジスト材料が用いられる。レジスト１４は、例えばスピンコート等の手法によって絶縁層１３の表面に塗布される。
【００２３】
レジスト１４は、電極１２Ａの上方において、凸部１３１Ａ上に積層された部分と、Ｘ軸方向に沿った幅が電極１２Ａより大きい電極１２Ｂの上方において、凸部１３１Ｂ上に積層された部分とでは、Ｚ軸方向に沿った厚さが異なる。従って、図４Ｂに示した状態で、エッチバックや化学的機械研磨等の平坦化処理を行った場合、加工面が平坦にならない場合がある。
【００２４】
（２−３．開口を形成する工程）
次に、図４Ｃに示す工程において、レジスト１４に開口を形成する。図４Ｃに示す工程において、レジスト１４における、電極１２上方に積層された部分、すなわち、凸部１３１Ａ及び凸部１３１Ｂの表面に積層された部分の少なくとも一部を除去して、開口１５Ａ、１５Ｂ（以下、まとめて「開口１５」とも呼ぶ。）を形成する。
【００２５】
本実施形態においては、開口１５Ａは、凸部１３１Ａ上において、凹部１３２との境界近傍まで形成される。また、開口１５Ｂは、凸部１３１Ｂ上において、凹部１３２との境界近傍まで形成される。より具体的には、図４Ｃの例において、開口１５Ａは、電極１２Ａと一致するようにレジスト１４に形成され、開口１５Ｂは、電極１２Ｂと一致するようにレジスト１４に形成される。この場合、電極１２を形成するのに用いたマスクと同じ形状のマスクを、開口１５の形成にも用いることができる。なお、開口１５Ａ、１５Ｂは、凸部１３１Ａ、１３１Ｂの上に積層されたレジスト１４の全部を除去して形成されても良い。
【００２６】
開口１５の形成には、フォトリソグラフィ等の手法を用いることができる。例えば、開口１５を形成する領域（図４Ｂにおいては、凸部１３１Ａ及び凸部１３１Ｂにおける頂部に形成されたレジスト１４）以外の領域をマスクで覆い、マスクの上から光を照射することで、レジスト１４を開口１５の部分からのみ除去できる。
【００２７】
（２−４．絶縁層を成形する工程）
開口１５が形成されると、エッチング等の加工によって、開口１５から露出した絶縁層１３における凸部１３１Ａ、１３１Ｂの一部を除去する。これによって、凸部１３１Ａ、１３１Ｂにそれぞれ開口１５Ａ´及び１５Ｂ´が形成され、凸部１３１Ａ´、１３１Ｂ´が形成される（図４Ｄ）。具体的には、エッチングを行う時間を調整する等して、絶縁層１３を電極１２の厚さ分、除去することが好ましい。
【００２８】
なお、図４Ｂに示した工程において、絶縁層１３を電極１２と同じ厚さに積層した場合には、開口１５における絶縁層１３に対して、電極１２が露出するまでエッチングすることができる。これによって、除去する絶縁層１３の厚さをより高い精度で制御することが可能になる。
【００２９】
（２−５．レジストを除去する工程）
図４Ｅは、基板１１に残存するレジストを除去する工程である。図５は、レジスト１６を除去した後の基板１１の平面図である。図５に示すように、絶縁層１３は、開口１５Ａ´を囲む凸部１３１Ａ´と、開口１５Ｂ´を囲む凸部１３１Ｂ´と、凹部１３２とから形成される。
【００３０】
凸部１３１Ａ´、１３１Ｂ´は、そのＸ軸方向、及びＹ軸方向に沿った幅が、電極１２の長辺（例えば最長の辺）の長さよりも小さくなるように形成される。より好ましくは、凸部１３１Ａ´、１３１Ｂ´における、そのＸ軸方向、及びＹ軸方向に沿った幅は電極１２の短辺（例えば最短の辺）の長さよりも小さくなるように形成される。従って、絶縁層１３における凸部の表面積を低減させることができる。これによって、図４Ｆに示す工程において、絶縁層１３の表面にレジスト１６（第２犠牲層の一例である。）を塗布した場合、レジスト１６の表面を平坦にすることができる。
【００３１】
（２−６．基板を平坦化する工程）
図４Ｇは、基板１１を平坦化する工程である。この工程では、平坦になったレジスト１６の表面に対して、レジスト１６と絶縁層１３とのエッチング選択比がほぼ等しくなる条件で、ドライエッチングを行う（図４Ｇ）。ドライエッチングを、電極１２の表面が露出するまで行うことで、基板１１の表面を平坦にすることができる。
【００３２】
このように、本実施形態に係る半導体素子の製造方法では、電極１２上に積層された絶縁層１３に開口１５Ａ´、１５Ｂ´を形成することで、絶縁層１３における凸部の表面積を低減させることができる。これによって、絶縁層１３に塗布するレジスト１６の表面を平坦にできるため、基板１１の表面を適切に平坦化することが可能になる。
【００３３】
［第２の実施形態］
第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【００３４】
図６は、本実施形態に係る半導体素子を製造するプロセスフローを示す図である。以下に、本実施形態に係る製造方法の詳細構成のうち、第１の実施形態との差異点を中心に説明する。
【００３５】
本実施形態では、図６Ｃに示す、レジスト１４に開口１５を形成する工程において、絶縁層１３における凸部１３１Ａ、１３１Ｂよりも大きい開口を形成する。具体的には、レジスト１４を、凸部１３１Ａ、１３１Ｂから凹部１３２の一部に亘って除去する。より好ましくは、凸部１３１Ａ、１３１Ｂ表面に形成されたレジストを、凹部１３４Ａ、１３４Ｂにおける凹部１３２との境界近傍まで除去する。図７は、本実施形態に係る開口１５を形成した基板１１の平面図である。図７に示すように、本実施形態においては、開口１５は、凸部１３１よりも一回り大きくなるように形成されるため、絶縁層１３における凹部１３２の一部が、開口１５によって露出している。
【００３６】
次に、図６Ｄに示す工程において、開口１５から露出した絶縁層１３を、エッチング等によって除去する。具体的には、電極１２と同じ厚さ分、絶縁層１３を除去する。これによって、凸部１３１Ａ、１３１Ｂがそれぞれ凸部１３１Ａ´、１３１Ｂ´に成形される。また、凹部１３２における、レジスト１４に覆われた部分に凸部１３３が形成される。また、凹部１３２における、表面が露出した部分であって、凸部１３１Ａ´、１３１Ｂ´に隣接する領域にそれぞれ凹部１３４Ａ、１３４Ｂが形成される。
【００３７】
図８は、次に続く図６Ｅに示す工程において、基板１１に残存するレジスト１４を除去した後の基板１１の平面図である。図８に示すように、電極１２Ａ上に形成された凸部１３１Ａ´の周囲には、凹部１３４Ａが形成され、電極１２Ｂ上に形成された凸部１３１Ｂ´の周囲には、凹部１３４Ｂが形成される。凹部１３４Ａ、１３４Ｂは、そのＸ軸方向、及びＹ軸方向に沿った幅が、電極１２の長辺（例えば最長の辺）の長さよりも、小さくなるように形成される。より好ましくは、凸部１３１Ａ、１３１Ｂにおける、そのＸ軸方向、及びＹ軸方向に沿った幅は電極１２の短辺（例えば最短の辺）の長さよりも小さくなるように形成される。これによって、図６Ｅに示すように、絶縁層１３における凹部１３４Ａ、１３４Ｂの表面積を、凹部１３２の表面積より低減することができる。これによって、レジスト１６の表面を平坦にすることが可能になる。
その他の構成、機能は第１の実施形態と同様である。
【００３８】
［その他の実施形態］
第１の実施形態、及び第２の実施形態で示したプロセスフローは、同一の基板１１上において併用することが可能である。具体的には、幅の小さい電極には第２の実施形態で示したプロセスを適用し、幅の大きい電極には第１の実施形態で示したプロセスを適用することができる。これによって、より基板１１の表面を平坦にすることが可能になる。
【００３９】
以上、本発明の例示的な実施形態について説明した。本実施形態に係る半導体製造方法は、基板１１の表面に、幅が異なる複数の部分を有する電極１２（又は、幅が異なる複数の電極１２）を形成する工程と、電極１２を覆う凸部１３１Ａ、１３１Ｂ、及び当該凸部１３１Ａ、１３１Ｂの周囲において基板１１の表面を覆う凹部１３２を有する絶縁層１３を形成する工程と、絶縁層１３の表面に、レジスト１４を形成する工程と、凸部１３１Ａ、１３１Ｂの上に形成されたレジスト１４の少なくとも一部を除去して、レジスト１４に開口１５Ａ、１５Ｂを形成する工程と、レジスト１４をマスクとして、絶縁層１３の凸部１３１Ａ、１３１Ｂにおける、開口１５Ａ、１５Ｂによって露出した部分の一部を除去して、絶縁層１３を成形する工程と、レジスト１４を除去する工程と、成形された絶縁層１３の表面に、レジスト１６を形成する工程と、レジスト１６、及び成形された絶縁層１３をエッチバックする工程と、を含む。
【００４０】
このように、本実施形態に係る半導体素子の製造方法では、電極１２上に積層された絶縁層１３に開口１５Ａ´、１５Ｂ´を形成することで、絶縁層１３における凹凸の表面積を低減させることができる。これによって、絶縁層１３に塗布するレジスト１６の表面を平坦にできるため、基板１１の表面を適切に平坦化することが可能になる。
【００４１】
また、開口１５Ａ、１５Ｂを形成する工程は、凸部１３１Ａ、１３１Ｂ上に形成されたレジスト１４の全部を除去する工程を含むことが好ましい。この好ましい態様では、絶縁層１３における凸部を除去させることができる。従って、絶縁層１３に塗布するレジスト１６の表面を平坦にできるため、基板１１の表面を適切に平坦化することが可能になる。
【００４２】
また、開口１５Ａ、１５Ｂを形成する工程は、凸部１３１Ａ、１３１Ｂから凹部１３２の一部に亘って、レジスト１４を除去する工程を含むことが好ましい。この好ましい態様では、絶縁層１３における凹部の表面積を低減させることができる。従って、絶縁層１３に塗布するレジスト１６の表面を平坦にできるため、基板１１の表面を適切に平坦化することが可能になる。
【００４３】
また、絶縁層１３を形成する工程は、絶縁層１３を電極１２よりも厚く形成し、絶縁層１３を成形する工程は、絶縁層１３を電極１２と同じ厚さ分除去する工程を含むことが好ましい。より好ましくは、絶縁層１３を形成する工程は、絶縁層１３を電極１２と同じ厚さに形成する工程を含み、絶縁層１３を成形する工程は、電極１２の表面が露出するまで絶縁層１３を除去する工程を含むことが好ましい。この好ましい態様では、除去する絶縁層１３の厚さをより高い精度で制御することができる。
【００４４】
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
【００４５】
また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００４６】
１                                                          半導体素子
１１                                                        基板
１２（１２Ａ、１２Ｂ）                                      電極
１３                                                        絶縁層
１３１（１３１Ａ、１３１Ｂ、１３１Ａ´、１３１Ｂ´）、１３３  凸部
１３２、１３４（１３４Ａ、１３４Ｂ）                        凹部
１４、１６                                                  レジスト
１５（１５Ａ、１５Ｂ、１５Ａ´、１５Ｂ´）                  開口
【図１】
2017098366.tif 000003
【図２】
2017098366.tif 000004
【図３】
2017098366.tif 000005
【図４Ａ】
2017098366.tif 000006
【図４Ｂ】
2017098366.tif 000007
【図４Ｃ】
2017098366.tif 000008
【図４Ｄ】
2017098366.tif 000009
【図４Ｅ】
2017098366.tif 000010
【図４Ｆ】
2017098366.tif 000011
【図４Ｇ】
2017098366.tif 000012
【図５】
2017098366.tif 000013
【図６Ａ】
2017098366.tif 000014
【図６Ｂ】
2017098366.tif 000015
【図６Ｃ】
2017098366.tif 000016
【図６Ｄ】
2017098366.tif 000017
【図６Ｅ】
2017098366.tif 000018
【図６Ｆ】
2017098366.tif 000019
【図６Ｇ】
2017098366.tif 000020
【図７】
2017098366.tif 000021
【図８】
2017098366.tif 000022