(57)【要約】【課題】半導体装置の性能を向上させる。【解決手段】半導体装置は、半導体基板と、半導体基板上に形成された、複数の配線層を含む配線構造と、半導体基板の上方に形成されたコイルＣＬ１、コイルＣＬ２ａおよびコイルＣＬ２ｂと、を有している。コイルＣＬ１の下方において、コイルＣＬ１と平面視で重なる領域に、コイルＣＬ２ａとコイルＣＬ２ｂとが配置されている。コイルＣＬ２ａとコイルＣＬ２ｂとは、同層に形成され、かつ、電気的に直列に接続されている。コイルＣＬ２ａおよびコイルＣＬ２ｂのそれぞれとコイルＣＬ１とは、導体では接続されずに磁気的に結合されている。【選択図】図３８
2017098334.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された、複数の配線層を含む配線構造と、
前記半導体基板の上方に形成された第１コイル、第２コイルおよび第３コイルと、
を有し、
前記第１コイルの下方において、前記第１コイルと平面視で重なる領域に、前記第２コイルと前記第３コイルとが配置され、
前記第２コイルと前記第３コイルとは、同層に形成され、かつ、電気的に直列に接続され、
前記第２コイルおよび前記第３コイルのそれぞれと前記第１コイルとは、導体では接続されずに磁気的に結合されている、半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１コイルは、前記複数の配線層のうちの１つの配線層により形成されている、半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記第１コイルは、平面視において交差する箇所を有していない、半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記第１コイルは、前記複数の配線層のうちの最上層の配線層により形成されている、半導体装置。
【請求項５】
請求項４記載の半導体装置において、
平面視において、前記第１コイルの内側には、前記第１コイルの一端が接続されたパッド電極が配置されている、半導体装置。
【請求項６】
請求項２記載の半導体装置において、
前記第２コイルおよび前記第３コイルは、前記複数の配線層のうちの２つの配線層により形成されている、半導体装置。
【請求項７】
請求項６記載の半導体装置において、
前記第２コイルと前記第３コイルとが平面視において交差する交差部が存在している、半導体装置。
【請求項８】
請求項７記載の半導体装置において、
前記交差部では、前記第２コイルは、前記２つの配線層のうちの一方のみが形成され、前記第３コイルは、前記２つの配線層のうちの他方のみが形成されている、半導体装置。
【請求項９】
請求項７記載の半導体装置において、
前記第２コイルと前記第３コイルとは、巻き方向が互いに反対である、半導体装置。
【請求項１０】
請求項７記載の半導体装置において、
前記第２コイルと前記第３コイルとは、平面視において、互いに線対称な平面形状を有している、半導体装置。
【請求項１１】
請求項６記載の半導体装置において、
前記第２コイルと前記第３コイルとの接続部には、前記２つの配線層よりも下層の引出配線が電気的に接続されている、半導体装置。
【請求項１２】
請求項１１記載の半導体装置において、
前記引出配線から前記接続部に固定電位が供給される、半導体装置。
【請求項１３】
請求項１１記載の半導体装置において、
前記第２コイルおよび前記第３コイルは、前記複数の配線層のうちの最下層の配線層と、前記最下層の配線層よりも１つ上層の配線層とにより形成されている、半導体装置。
【請求項１４】
請求項１３記載の半導体装置において、
前記半導体基板上に形成されたＭＩＳＦＥＴを更に有し、
前記引出配線は、前記ＭＩＳＦＥＴのゲート電極と同層の導電パターンからなる、半導体装置。
【請求項１５】
請求項１１記載の半導体装置において、
前記接続部は、ビア部を介して前記引出配線と電気的に接続されている、半導体装置。
【請求項１６】
請求項１５記載の半導体装置において、
平面視において、直列に接続された前記第２コイルと前記第３コイルとにより構成されるコイルパターンの中心を通る中心線上に、前記ビア部が配置されている、半導体装置。
【請求項１７】
請求項１５記載の半導体装置において、
平面視において、直列に接続された前記第２コイルと前記第３コイルとにより構成されるコイルパターンの中心を通る中心線からずれた位置に、前記ビア部が配置されている、半導体装置。
【請求項１８】
請求項１記載の半導体装置において、
前記第１コイルは一次側のコイルであり、前記第２コイルおよび第３コイルは二次側のコイルである、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば、コイルを備えた半導体装置に好適に利用できるものである。
【背景技術】
【０００２】
入力される電気信号の電位が互いに異なる２つの回路の間で電気信号を伝達する技術として、フォトカプラを用いた技術がある。フォトカプラは、発光ダイオードなどの発光素子とフォトトランジスタなどの受光素子を有しており、入力された電気信号を発光素子で光に変換し、この光を受光素子で電気信号に戻すことにより、電気信号を伝達している。
【０００３】
また、２つのインダクタを磁気結合（誘導結合）させることにより、電気信号を伝達する技術が開発されている。
【０００４】
特開２００９−２９５８０４号公報（特許文献１）、特開２０１４−１２３６７１号公報（特許文献２）および特開２０１３−１１５１３１号公報（特許文献３）には、マイクロトランスに関する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２９５８０４号公報
【特許文献２】特開２０１４−１２３６７１号公報
【特許文献３】特開２０１３−１１５１３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
入力される電気信号の電位が互いに異なる２つの回路の間で電気信号を伝達する技術として、フォトカプラを用いた技術があるが、フォトカプラは、発光素子と受光素子を有しているため、小型化が難しい。また、電気信号の周波数が高い場合には電気信号に追従できなくなるなど、その採用に限界がある。
【０００７】
一方、磁気結合させたインダクタにより電気信号を伝達する半導体装置においては、インダクタを半導体装置の微細加工技術を用いて形成することができるため、装置の小型化を図ることができ、また、電気的特性も良好である。このため、その開発を進めることが望まれる。
【０００８】
このため、そのようなインダクタを備えた半導体装置においても、できるだけ性能を向上させることが望まれる。
【０００９】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態によれば、半導体装置は、半導体基板の上方に形成された第１コイル、第２コイルおよび第３コイルを有している。前記第１コイルの下方において、前記第１コイルと平面視で重なる領域に、前記第２コイルと前記第３コイルとが配置されている。前記第２コイルと前記第３コイルとは、同層に形成され、かつ、電気的に直列に接続されている。前記第２コイルおよび前記第３コイルのそれぞれと前記第１コイルとは、導体では接続されずに磁気的に結合されている。
【発明の効果】
【００１１】
一実施の形態によれば、半導体装置の性能を向上させることができる。
【００１２】
または、半導体装置を小型化することができる。
【００１３】
あるいは、半導体装置の性能を向上させ、かつ、半導体装置を小型化することができる。
【図面の簡単な説明】
【００１４】
【図１】一実施の形態の半導体装置を用いた電子装置の一例を示す回路図である。
【図２】信号の伝送例を示す説明図である。
【図３】一実施の形態の半導体装置の要部断面図である。
【図４】一実施の形態の半導体装置の要部断面図である。
【図５】第１検討例の半導体装置の要部平面図である。
【図６】第１検討例の半導体装置の要部平面図である。
【図７】第１検討例の半導体装置の要部断面図である。
【図８】第２検討例の半導体装置の要部平面図である。
【図９】第２検討例の半導体装置の要部平面図である。
【図１０】第２検討例の半導体装置の要部断面図である。
【図１１】第２検討例の半導体装置に形成されたトランスの回路構成を示す回路図である。
【図１２】一実施の形態の半導体装置の要部平面図である。
【図１３】一実施の形態の半導体装置の要部平面図である。
【図１４】一実施の形態の半導体装置の要部平面図である。
【図１５】一実施の形態の半導体装置の要部平面図である。
【図１６】一実施の形態の半導体装置の要部断面図である。
【図１７】一実施の形態の半導体装置の要部断面図である。
【図１８】一実施の形態の半導体装置の要部断面図である。
【図１９】一実施の形態の半導体装置の要部断面図である。
【図２０】一実施の形態の半導体装置に形成されたトランスの回路構成を示す回路図である。
【図２１】一実施の形態の半導体装置の要部平面図である。
【図２２】一実施の形態の半導体装置の要部平面図である。
【図２３】一実施の形態の半導体装置の要部平面図である。
【図２４】一実施の形態の半導体装置の要部平面図である。
【図２５】一実施の形態の半導体装置の要部平面図である。
【図２６】一実施の形態の半導体装置の要部平面図である。
【図２７】第１検討例の半導体装置の要部平面図である。
【図２８】第１検討例の半導体装置の要部平面図である。
【図２９】第１検討例の半導体装置の要部平面図である。
【図３０】第１検討例の半導体装置の要部平面図である。
【図３１】第１検討例の半導体装置の要部断面図である。
【図３２】第１変形例の半導体装置の要部平面図である。
【図３３】第１変形例の半導体装置の要部平面図である。
【図３４】第２変形例の半導体装置の要部平面図である。
【図３５】第２変形例の半導体装置の要部平面図である。
【図３６】一実施の形態の半導体パッケージを示す断面図である。
【図３７】図３６の半導体パッケージに内蔵された半導体チップのチップレイアウトの一例を示す平面図である。
【図３８】一実施の形態の半導体パッケージの一部を示す断面図である。
【発明を実施するための形態】
【００１５】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１６】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１７】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００１８】
（実施の形態）
＜回路構成について＞
図１は、一実施の形態の半導体装置（半導体チップ）を用いた電子装置（半導体装置）の一例を示す回路図である。なお、図１において、点線で囲まれた部分が、半導体チップＣＰ内に形成されている。
【００１９】
図１に示される電子装置は、半導体チップＣＰを備えており、別の見方をすると、半導体チップＣＰを内蔵する半導体パッケージを備えている。
【００２０】
図１に示されるように、半導体チップＣＰ内には、制御回路ＣＣと、送信回路ＴＸ１と、送信回路ＴＸ２と、受信回路ＲＸ１と、受信回路ＲＸ２と、制御回路（駆動回路）ＤＲと、が形成されている。
【００２１】
送信回路ＴＸ１および受信回路ＲＸ１は、制御回路ＣＣからの信号（制御信号）を制御回路ＤＲに伝達するための回路である。また、送信回路ＴＸ２および受信回路ＲＸ２は、制御回路ＤＲからの信号を制御回路ＣＣに伝達するための回路である。制御回路ＣＣは、制御回路ＤＲを制御または駆動し、制御回路ＤＲは、負荷ＬＯＤを制御または駆動する。例えば、制御回路ＤＲは、負荷ＬＯＤ用のスイッチ（スイッチング素子）を制御または駆動してスイッチの切り換えを行い、それによって負荷ＬＯＤを駆動することができる。制御回路ＤＲは、駆動回路とみなすこともできる。負荷ＬＯＤは、半導体チップＣＰの外部に設けられており、別の見方をすると、半導体チップＣＰを内蔵する半導体パッケージの外部に設けられている。負荷ＬＯＤとしては、用途に応じて様々な負荷があるが、例えばモータなどを例示できる。
【００２２】
ここで、半導体チップＣＰは、低電圧回路領域ＲＧ１と高電圧回路領域ＲＧ２とを有している。すなわち、詳細は後述するが、半導体チップＣＰの主面は、低電圧回路領域ＲＧ１と高電圧回路領域ＲＧ２とを有しており、低電圧回路領域ＲＧ１と高電圧回路領域ＲＧ２とは、半導体チップＣＰに形成された後述の素子分離領域２によって電気的に分離されている。図１において、一点鎖線で囲まれた部分が、半導体チップＣＰの低電圧回路領域ＲＧ１に形成され、二点鎖線で囲まれた部分が、半導体チップＣＰの高電圧回路領域ＲＧ２に形成されている。制御回路ＣＣと送信回路ＴＸ１と送信回路ＴＸ２と受信回路ＲＸ１と受信回路ＲＸ２と制御回路ＤＲのうち、制御回路ＣＣと送信回路ＴＸ１と受信回路ＲＸ２とは、半導体チップＣＰの低電圧回路領域ＲＧ１に形成され、制御回路ＤＲと送信回路ＴＸ２と受信回路ＲＸ１とは、半導体チップＣＰの高電圧回路領域ＲＧ２に形成されている。
【００２３】
送信回路ＴＸ１と受信回路ＲＸ1との間には、磁気結合（誘導結合）したコイル（インダクタ）ＣＬ１１，ＣＬ１２からなるトランス（変成器、変換器、磁気結合素子、電磁結合素子）ＴＲ１が介在しており、送信回路ＴＸ１から受信回路ＲＸ１へ、このトランスＴＲ１を介して（すなわち磁気結合したコイルＣＬ１１，ＣＬ１２を介して）信号を伝達することができる。これにより、受信回路ＲＸ１は、送信回路ＴＸ１が送信した信号を受信することができる。従って、制御回路ＣＣは、送信回路ＴＸ１、トランスＴＲ１および受信回路ＲＸ１を介して、制御回路ＤＲに信号（制御信号）を伝達することができる。このトランスＴＲ１（コイルＣＬ１１，ＣＬ１２）は、半導体チップＣＰの高電圧回路領域ＲＧ２内に形成されている。コイルＣＬ１１およびコイルＣＬ１２は、それぞれインダクタとみなすこともできる。また、トランスＴＲ１は、磁気結合素子とみなすこともできる。
【００２４】
また、送信回路ＴＸ２と受信回路ＲＸ２との間には、磁気結合（誘導結合）したコイル（インダクタ）ＣＬ２１，ＣＬ２２からなるトランス（変成器、変換器、磁気結合素子、電磁結合素子）ＴＲ２が介在しており、送信回路ＴＸ２から受信回路ＲＸ２へ、このトランスＴＲ２を介して（すなわち磁気結合したコイルＣＬ２１，ＣＬ２２を介して）信号を伝達することができる。これにより、受信回路ＲＸ２は、送信回路ＴＸ２が送信した信号を受信することができる。従って、制御回路ＤＲは、送信回路ＴＸ２、トランスＴＲ２および受信回路ＲＸ２を介して、制御回路ＣＣに信号を伝達することができる。このトランスＴＲ２（コイルＣＬ２１，ＣＬ２２）は、半導体チップＣＰの低電圧回路領域ＲＧ１内に形成されている。コイルＣＬ２１およびコイルＣＬ２２は、それぞれインダクタとみなすこともできる。また、トランスＴＲ２は、磁気結合素子とみなすこともできる。
【００２５】
トランスＴＲ１は、半導体チップＣＰの高電圧回路領域ＲＧ２に形成されたコイルＣＬ１１，ＣＬ１２により形成されているが、コイルＣＬ１１とコイルＣＬ１２とは、導体によっては繋がっておらず、磁気的に結合している。このため、コイルＣＬ１１に電流が流れると、その電流の変化に応じてコイルＣＬ１２に誘導起電力が発生して誘導電流が流れるようになっている。コイルＣＬ１１が一次コイルで、コイルＣＬ１２が二次コイルである。これを利用して、送信回路ＴＸ１からトランスＴＲ１のコイルＣＬ１１（一次コイル）に信号を送って電流を流し、それに応じてトランスＴＲ１のコイルＣＬ１２（二次コイル）に生じた誘導電流（または誘導起電力）を受信回路ＲＸ１で検知（受信）することで、送信回路ＴＸ１が送った信号に応じた信号を、受信回路ＲＸ１で受け取ることができる。
【００２６】
また、トランスＴＲ２は、半導体チップＣＰの低電圧回路領域ＲＧ１に形成されたコイルＣＬ２１，ＣＬ２２により形成されているが、コイルＣＬ２１とコイルＣＬ２２とは、導体によっては繋がっておらず、磁気的に結合している。このため、コイルＣＬ２１に電流が流れると、その電流の変化に応じてコイルＣＬ２２に誘導起電力が発生して誘導電流が流れるようになっている。コイルＣＬ２１が一次コイルで、コイルＣＬ２２が二次コイルである。これを利用して、送信回路ＴＸ２からトランスＴＲ２のコイルＣＬ２１（一次コイル）に信号を送って電流を流し、それに応じてトランスＴＲ２のコイルＣＬ２２（二次コイル）に生じた誘導電流（または誘導起電力）を受信回路ＲＸ２で検知（受信）することで、送信回路ＴＸ２が送った信号に応じた信号を、受信回路ＲＸ２で受け取ることができる。
【００２７】
制御回路ＣＣから送信回路ＴＸ１、トランスＴＲ１および受信回路ＲＸ１を経由して制御回路ＤＲに至る経路と、制御回路ＤＲから送信回路ＴＸ２、トランスＴＲ２および受信回路ＲＸ２を経由して制御回路ＣＣに至る経路とにより、半導体チップＣＰの低電圧回路領域ＲＧ１の制御回路ＣＣと半導体チップＣＰの高電圧回路領域ＲＧ２の制御回路ＤＲとの間で信号の送受信を行う。すなわち、送信回路ＴＸ１が送信した信号を受信回路ＲＸ１が受信し、送信回路ＴＸ２が送信した信号を受信回路ＲＸ２が受信することにより、半導体チップＣＰの低電圧回路領域ＲＧ１の制御回路ＣＣと半導体チップＣＰの高電圧回路領域ＲＧ２の制御回路ＤＲとの間で信号の送受信を行うことができる。上述のように、送信回路ＴＸ１から受信回路ＲＸ１への信号の伝達には、トランスＴＲ１（すなわち磁気結合したコイルＣＬ１１，ＣＬ１２）が介在し、また、送信回路ＴＸ２から受信回路ＲＸ２への信号の伝達には、トランスＴＲ２（すなわち磁気結合したコイルＣＬ２１，ＣＬ２２）が介在する。制御回路ＤＲは、制御回路ＣＣから送信された信号（すなわち送信回路ＴＸ１からトランスＴＲ１を介して受信回路ＲＸ１に送信された信号）に応じて、負荷ＬＯＤを制御または駆動することができる。
【００２８】
半導体チップＣＰの低電圧回路領域ＲＧ１と高電圧回路領域ＲＧ２とは、電圧レベル（基準電位）が異なっている。すなわち、半導体チップＣＰの低電圧回路領域ＲＧ１に形成された回路（ここでは制御回路ＣＣ、送信回路ＴＸ１および受信回路ＲＸ２）と、半導体チップＣＰの高電圧回路領域ＲＧ２に形成された回路（ここでは制御回路ＤＲ、送信回路ＴＸ２および受信回路ＲＸ１）とは、電圧レベル（基準電位）が異なっている。
【００２９】
例えば、制御回路ＤＲは、モータなどの負荷ＬＯＤを駆動するが、具体的には、モータなどの負荷ＬＯＤのスイッチ（スイッチング素子）を駆動または制御し、スイッチの切り換えを行う。このため、この駆動対象のスイッチがオンになると、制御回路ＤＲの基準電位（電圧レベル）は、駆動対象のスイッチの電源電圧（動作電圧）にほぼ相当する電圧に上昇する場合があり、この電源電圧は、かなりの高電圧（例えば数百Ｖ〜数千Ｖ程度）である。このため、制御回路ＣＣと制御回路ＤＲとで、電圧レベル（基準電位）に大きな差が生じてしまう。つまり、駆動対象のスイッチのオン時には、制御回路ＤＲには、制御回路ＣＣに供給されている電源電圧（例えば数Ｖ〜数十Ｖ程度）よりも高い電圧（例えば数百Ｖ〜数千Ｖ程度）が供給されることになる。
【００３０】
しかしながら、制御回路ＣＣと制御回路ＤＲとの間での信号の伝達はトランスＴＲ１，ＴＲ２を介在しているため、異電圧回路間での信号の伝達が可能である。すなわち、制御回路ＣＣと制御回路ＤＲとの間で電気的に伝わるのは、トランスＴＲ１を介して電磁誘導で伝達された信号か、あるいは、トランスＴＲ２を介して電磁誘導で伝達された信号だけである。このため、制御回路ＣＣの電圧レベル（基準電位）と制御回路ＤＲの電圧レベル（基準電位）が相違していても、制御回路ＤＲの電圧レベル（基準電位）が制御回路ＣＣに入力されたり、あるいは、制御回路ＣＣの電圧レベル（基準電位）が制御回路ＤＲに入力されることを、的確に防止することができる。すなわち、駆動対象のスイッチがオンになって制御回路ＤＲの基準電位（電圧レベル）が駆動対象のスイッチの電源電圧（例えば数百Ｖ〜数千Ｖ程度）にほぼ相当する高電圧にまで上昇したとしても、その高電圧が制御回路ＣＣに入力されることを的確に防止することができる。このため、電圧レベル（基準電位）が異なる制御回路ＣＣと制御回路ＤＲとの間で電気信号の伝達を的確に行うことができる。
【００３１】
このため、トランスＴＲ１，ＴＲ２においては、一次コイルと二次コイルとの間に、大きな電位差が発生する場合がある。逆に言えば、大きな電位差が発生する場合があるため、導体では繋がずに磁気結合させた一次コイルと二次コイルを信号の伝達に用いている。このため、半導体チップＣＰ内にトランスＴＲ１，ＴＲ２を形成するにあたって、一次コイルと二次コイルとの間の絶縁耐圧をできるだけ高くしておくことが、半導体チップＣＰまたは半導体チップＣＰを内蔵する半導体パッケージ、あるいはそれを用いた電子装置の信頼性を向上させる上で重要である。
【００３２】
なお、図１では、制御回路ＣＣを半導体チップＣＰ内に内蔵させる場合について示しているが、他の形態として、制御回路ＣＣを半導体チップＣＰ以外の半導体チップに内蔵させることもできる。また、図１では、制御回路ＤＲを半導体チップＣＰ内に内蔵させる場合について示しているが、他の形態として、制御回路ＤＲは、半導体チップＣＰ以外の半導体チップに内蔵させることもできる。
【００３３】
＜信号の伝送例について＞
図２は、信号の伝送例を示す説明図である。
【００３４】
送信回路ＴＸ１は、送信回路ＴＸ１に入力された方形波の信号ＳＧ１を微分波の信号ＳＧ２に変調して、トランスＴＲ１のコイルＣＬ１１（一次コイル）に送る。この微分波の信号ＳＧ２による電流がトランスＴＲ１のコイルＣＬ１１（一次コイル）に流れると、それに応じた信号ＳＧ３が誘導起電力によりトランスＴＲ１のコイルＣＬ１２（二次コイル）に流れる。この信号ＳＧ３を受信回路ＲＸ２で増幅し、更に方形波に変調することで、方形波の信号ＳＧ４が受信回路ＲＸ２から出力される。これにより、送信回路ＴＸ１に入力された信号ＳＧ１に応じた信号ＳＧ４を、受信回路ＲＸ２から出力することができる。このようにして、送信回路ＴＸ１から、受信回路ＲＸ１に信号が伝達される。送信回路ＴＸ２から受信回路ＲＸ２への信号の伝達も、同様に行うことができる。
【００３５】
また、図２では、送信回路から受信回路への信号の伝達の一例を挙げたが、これに限定されず、種々変更可能であり、磁気結合されたコイル（一次コイルおよび二次コイル）を介して信号を伝達する手法であればよい。
【００３６】
＜半導体チップの構造について＞
図３および図４は、本実施の形態の半導体装置（半導体チップＣＰ）の断面構造を示す要部断面図である。
【００３７】
本実施の形態の半導体装置は、ＳＯＩ（Silicon on Insulator）基板を利用して形成され、低電圧回路領域ＲＧ１と高電圧回路領域ＲＧ２とを有している。なお、低電圧回路領域ＲＧ１と高電圧回路領域ＲＧ２とは、同一のＳＯＩ基板１の主面の互いに異なる平面領域に対応している。低電圧回路領域ＲＧ１は、周辺回路形成領域ＲＧ１ａとトランス形成領域ＲＧ１ｂとを含んでおり、また、高電圧回路領域ＲＧ２は、周辺回路形成領域ＲＧ２ａとトランス形成領域ＲＧ２ｂとを含んでいる。トランス形成領域ＲＧ１ｂは、低電圧回路領域ＲＧ１において、上記トランスＴＲ２が形成された領域（平面領域）に対応し、周辺回路形成領域ＲＧ１ａは、低電圧回路領域ＲＧ１において、上記制御回路ＣＣと上記送信回路ＴＸ１と上記受信回路ＲＸ２とが形成された領域（平面領域）に対応している。また、トランス形成領域ＲＧ２ｂは、高電圧回路領域ＲＧ２において、上記トランスＴＲ１が形成された領域（平面領域）に対応し、周辺回路形成領域ＲＧ２ａは、高電圧回路領域ＲＧ２において、上記制御回路ＤＲと上記送信回路ＴＸ２と上記受信回路ＲＸ１とが形成された領域（平面領域）に対応している。図３には、低電圧回路領域ＲＧ１の周辺回路形成領域ＲＧ１ａと高電圧回路領域ＲＧ２のトランス形成領域ＲＧ２ｂとを横切る断面図が示され、図４には、低電圧回路領域ＲＧ１のトランス形成領域ＲＧ１ｂと高電圧回路領域ＲＧ２の周辺回路形成領域ＲＧ２ａとを横切る断面図が示されている。
【００３８】
ＳＯＩ基板１は、支持基板として単結晶シリコンなどからなる基板（半導体基板、支持基板）１ａと、基板１ａの主面上に形成された酸化シリコンなどからなる絶縁層（埋め込み絶縁膜、埋め込み酸化膜、ＢＯＸ（Buried Oxide）層）１ｂと、絶縁層１ｂの上面上に形成された単結晶シリコンなどからなる半導体層（ＳＯＩ層）１ｃとを有している。基板１ａは、絶縁層１ｂとそれよりも上の構造とを支持する支持基板である。これら基板１ａ、絶縁層１ｂおよび半導体層１ｃにより、ＳＯＩ基板１が形成されている。ＳＯＩ基板１は、最上層に半導体層１ｃを有しており、その半導体層１ｃにＭＩＳＦＥＴなどの半導体素子が形成されるため、半導体基板の一種とみなすことができる。
【００３９】
図３および図４に示されるように、本実施の形態の半導体装置（半導体チップＣＰ）を構成するＳＯＩ基板１に、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor)などの半導体素子が形成されている。この半導体素子は、周辺回路形成領域ＲＧ１ａおよび周辺回路形成領域ＲＧ２ａに形成されている。
【００４０】
ＳＯＩ基板１には、素子分離領域２が形成されている。素子分離領域２は、素子分離用の溝に埋め込まれた絶縁体（例えば酸化シリコン）により形成されている。素子分離領域２は、ＳＯＩ基板１の半導体層１ｃを貫通しており、低電圧回路領域ＲＧ１の半導体層１ｃと、高電圧回路領域ＲＧ２の半導体層１ｃとは、素子分離領域２によって電気的に分離されている。
【００４１】
周辺回路形成領域ＲＧ１ａおよび周辺回路形成領域ＲＧ２ａにおいて、ＳＯＩ基板１の主面に、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）３などの半導体素子が形成されている。ＭＩＳＦＥＴ３は、半導体層１ｃ上にゲート絶縁膜を介して形成されたゲート電極ＧＥを有している。半導体層１ｃにおいて、ゲート電極ＧＥの両側の領域には、ＭＩＳＦＥＴ３のソース・ドレイン領域が形成されている。
【００４２】
なお、ここでは、周辺回路形成領域ＲＧ１ａ，ＲＧ２ａに形成する半導体素子として、ＭＩＳＦＥＴを例に挙げて説明しているが、この他、容量素子、抵抗素子、メモリ素子または他の構成のトランジスタなどを周辺回路形成領域ＲＧ１ａ，ＲＧ２ａに形成してもよい。周辺回路形成領域ＲＧ１ａに形成された半導体素子により、上記制御回路ＣＣ、送信回路ＴＸ１および受信回路ＲＸ２が形成され、周辺回路形成領域ＲＧ２ａに形成された半導体素子により、上記制御回路ＤＲ、受信回路ＲＸ１および送信回路ＴＸ２が形成される。
【００４３】
また、ここでは、半導体チップＣＰを構成する半導体基板としてＳＯＩ基板１を例に挙げて説明しているが、他の形態として、半導体チップＣＰを構成する半導体基板として単結晶シリコン基板などを用いることもできる。すなわち、ＳＯＩ基板１の代わりに、単結晶シリコン基板などの半導体基板を用いることもできる。
【００４４】
ＳＯＩ基板１上には、複数の配線層を含む配線構造（多層配線構造）が形成されている。配線構造は、複数の層間絶縁膜と複数の配線層とにより形成されている。
【００４５】
すなわち、ＳＯＩ基板１上に、複数の層間絶縁膜ＩＬ１，ＩＬ２，ＩＬ３，ＩＬ４，ＩＬ５と、プラグ（ビア部）Ｖ１、ビア部Ｖ２，Ｖ３，Ｖ４，Ｖ５および配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５とが形成されている。
【００４６】
具体的には、ＳＯＩ基板１上に、上記ＭＩＳＦＥＴ３を覆うように、絶縁膜として層間絶縁膜ＩＬ１が形成されており、この層間絶縁膜ＩＬ１上に、配線Ｍ１が形成されている。配線Ｍ１は、第１配線層（最下層の配線層）の配線である。層間絶縁膜ＩＬ１上には、配線Ｍ１を覆うように、絶縁膜として層間絶縁膜ＩＬ２が形成されており、この層間絶縁膜ＩＬ２上に、配線Ｍ２が形成されている。配線Ｍ２は、第１配線層よりも１つ上層の配線層である第２配線層の配線である。層間絶縁膜ＩＬ２上には、配線Ｍ２を覆うように、絶縁膜として層間絶縁膜ＩＬ３が形成されており、この層間絶縁膜ＩＬ３上に、配線Ｍ３が形成されている。配線Ｍ３は、第２配線層よりも１つ上層の配線層である第３配線層の配線である。層間絶縁膜ＩＬ３上には、配線Ｍ３を覆うように、絶縁膜として層間絶縁膜ＩＬ４が形成されており、この層間絶縁膜ＩＬ４上に、配線Ｍ４が形成されている。配線Ｍ４は、第３配線層よりも１つ上層の配線層である第４配線層の配線である。層間絶縁膜ＩＬ４上には、配線Ｍ４を覆うように、絶縁膜として層間絶縁膜ＩＬ５が形成されており、この層間絶縁膜ＩＬ５上に、配線Ｍ５が形成されている。配線Ｍ５は、第４配線層よりも１つ上層の配線層である第５配線層の配線である。配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５は、いずれも、半導体装置（半導体チップＣＰ）の内部配線である。
【００４７】
プラグＶ１は、導電体からなり、配線Ｍ１の下層に形成され、すなわち層間絶縁膜ＩＬ１中に層間絶縁膜ＩＬ１を貫通するように形成され、プラグＶ１の上面が配線Ｍ１の下面に接することで、配線Ｍ１に電気的に接続されている。また、プラグＶ１の底部は、ＳＯＩ基板１に形成された種々の半導体領域（例えばＭＩＳＦＥＴ３のソース・ドレイン領域など）や、ゲート電極ＧＥなどに接続されている。これにより、配線Ｍ１は、プラグＶ１を介して、ＳＯＩ基板１に形成された種々の半導体領域やゲート電極ＧＥなどに電気的に接続される。
【００４８】
ビア部Ｖ２は、導電体からなり、配線Ｍ２と配線Ｍ１との間に形成されて、すなわち層間絶縁膜ＩＬ２中に形成されて、配線Ｍ２と配線Ｍ１とを接続している。ビア部Ｖ２は、配線Ｍ２と一体的に形成することもできる。また、ビア部Ｖ３は、導電体からなり、配線Ｍ３と配線Ｍ２との間に形成されて、すなわち層間絶縁膜ＩＬ３中に形成されて、配線Ｍ３と配線Ｍ２とを接続している。ビア部Ｖ３は、配線Ｍ３と一体的に形成することもできる。また、ビア部Ｖ４は、導電体からなり、配線Ｍ４と配線Ｍ３との間に形成されて、すなわち層間絶縁膜ＩＬ４中に形成されて、配線Ｍ４と配線Ｍ３とを接続している。ビア部Ｖ４は、配線Ｍ４と一体的に形成することもできる。また、ビア部Ｖ５は、導電体からなり、配線Ｍ５と配線Ｍ４との間に形成されて、すなわち層間絶縁膜ＩＬ５中に形成されて、配線Ｍ５と配線Ｍ４とを接続している。ビア部Ｖ５は、配線Ｍ５と一体的に形成することもできる。
【００４９】
各配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５は、層間絶縁膜上に形成した導電膜をパターニングする手法や、あるいは、層間絶縁膜に形成した溝に導電膜を埋め込む手法（いわゆるダマシン法）などにより、形成することができる。
【００５０】
ここでは、第５配線層、すなわち配線Ｍ５が、最上層配線である。すなわち、第１配線層（配線Ｍ１）、第２配線層（配線Ｍ２）、第３配線層（配線Ｍ３）、第４配線層（配線Ｍ４）および第５配線層（配線Ｍ５）により、ＳＯＩ基板１に形成された半導体素子（例えば上記ＭＩＳＦＥＴ３）の所望の結線がなされており、所望の動作をなし得る。
【００５１】
最上層配線である第５配線層によってパッド（パッド電極、ボンディングパッド）ＰＤが形成されている。すなわち、配線Ｍ５と同層にパッドＰＤが形成されている。つまり、配線Ｍ３とパッドＰＤとは、同層の導電層により同工程で形成されている。このため、パッドＰＤは、層間絶縁膜ＩＬ５上に形成されている。パッドＰＤは、配線Ｍ５の一部とみなすこともできるが、配線Ｍ５は保護膜ＰＡで覆われているのに対して、パッドＰＤは、少なくとも一部が保護膜ＰＡの開口部ＯＰから露出されている。
【００５２】
なお、図３および図４では、ＳＯＩ基板１上に形成される配線層の数が５層の場合（配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５の合計５層の場合）を示しているが、配線層の数は５層に限定されず、種々変更可能である。
【００５３】
高電圧回路領域ＲＧ２のトランス形成領域ＲＧ２ｂにおいて、ＳＯＩ基板１の上方に、トランスＴＲ１の一次コイル（コイルＣＬ１１）と二次コイル（コイルＣＬ１２）とが形成されている。コイルＣＬ１１とコイルＣＬ１２とは、同層に形成されているのではなく、互いに異なる層に形成されており、コイルＣＬ１１とコイルＣＬ１２との間には、１層以上の絶縁層が介在している。一次コイルであるコイルＣＬ１１は、二次コイルであるコイルＣＬ１２の上方に形成されている。下層側のコイルＣＬ１２は、ＳＯＩ基板１に接して形成されているのではなく、コイルＣＬ１２とＳＯＩ基板１との間には、１層以上の絶縁層が介在している。
【００５４】
以下、コイルＣＬ１１，ＣＬ１２について、図３を参照して更に具体的に説明する。
【００５５】
コイルＣＬ１１とコイルＣＬ１２とは、ＳＯＩ基板１上に形成された複数の配線層のうちのいずれかの配線層により、それぞれ形成されている。すなわち、コイルＣＬ１１とコイルＣＬ１２とは、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５のいずれかと同層に形成されている。但し、コイルＣＬ１１が形成される配線層と、コイルＣＬ１２が形成される配線層とは、互いに異なる配線層であり、一次コイルであるコイルＣＬ１１は、二次コイルであるコイルＣＬ１２の上方に形成されているため、コイルＣＬ１２が形成される配線層よりも上層の配線層により、コイルＣＬ１１が形成されている。
【００５６】
図３の場合は、第５配線層によりコイルＣＬ１１が形成され、第１配線層および第２配線層によりコイルＣＬ１２が形成されている。すなわち、配線Ｍ５と同層にコイルＣＬ１１が形成され、配線Ｍ１および配線Ｍ２と同層にコイルＣＬ１２が形成されている。
【００５７】
一次コイルであるコイルＣＬ１１は、１層の配線層により形成されている。コイルＣＬ１１は、最上層の配線層よりも下層の配線層により形成することもできるが、最上層の配線層（ここでは第５配線層）により形成することがより好ましい。これにより、コイルＣＬ１１とコイルＣＬ１２との間の間隔をより大きくすることができるため、コイルＣＬ１１とコイルＣＬ１２との間の絶縁耐圧を高めることができる。
【００５８】
二次コイルであるコイルＣＬ１２は、２層の配線層により形成されている。コイルＣＬ１２は、第２配線層および第３配線層により形成することもでき、あるいは、第３配線層および第４配線層により形成することもできるが、第１配線層および第２配線層により形成することがより好ましい。二次コイルであるコイルＣＬ１２を第１配線層および第２配線層により形成することで、コイルＣＬ１１とコイルＣＬ１２との間の間隔をより大きくすることができるため、コイルＣＬ１１とコイルＣＬ１２との間の絶縁耐圧を高めることができる。
【００５９】
コイルＣＬ１１を第５配線層により形成した場合は、コイルＣＬ１１は、配線Ｍ５およびパッドＰＤと同層の導電層により同工程で形成することができる。例えば、層間絶縁膜ＩＬ５上に形成した導電膜をパターニングすることで配線Ｍ５およびパッドＰＤを形成する場合は、その導電膜をパターニングすることで、配線Ｍ５、パッドＰＤおよびコイルＣＬ１１を形成することができる。
【００６０】
コイルＣＬ１２を第１配線層および第２配線層により形成した場合は、コイルＣＬ１２のうち、第１配線層により形成された部分は、配線Ｍ１と同層の導電層により同工程で形成することができ、コイルＣＬ１２のうち、第２配線層により形成された部分は、配線Ｍ２と同層の導電層により同工程で形成することができる。例えば、層間絶縁膜ＩＬ１上に形成した導電膜をパターニングすることで配線Ｍ１を形成する場合は、その導電膜をパターニングすることで、配線Ｍ１と、コイルＣＬ１２のうち、第１配線層に形成された部分（後述のコイル配線ＣＷ２に対応）とを形成することができる。また、層間絶縁膜ＩＬ２上に形成した導電膜をパターニングすることで配線Ｍ２を形成する場合は、その導電膜をパターニングすることで、配線Ｍ２と、コイルＣＬ１２のうち、第２配線層に形成された部分（後述のコイル配線ＣＷ３に対応）とを形成することができる。
【００６１】
コイルＣＬ１２とコイルＣＬ１１との間には、１層以上の絶縁層が介在している。例えば、コイルＣＬ１１を第５配線層により形成し、コイルＣＬ１２を第１配線層および第２配線層により形成した場合は、第２配線層よりも上層でかつ第５配線層よりも下層の層間絶縁膜（すなわち層間絶縁膜ＩＬ３，ＩＬ４，ＩＬ５）が、コイルＣＬ１１とコイルＣＬ１２との間に介在することになる。このため、コイルＣＬ１１とコイルＣＬ１２とは、導体では繋がっておらず、電気的には絶縁された状態となっている。但し、上述のように、コイルＣＬ１１とコイルＣＬ１２とは磁気的に結合している。
【００６２】
低電圧回路領域ＲＧ１のトランス形成領域ＲＧ１ｂにおいて、ＳＯＩ基板１の上方に、トランスＴＲ２の一次コイル（コイルＣＬ２１）と二次コイル（コイルＣＬ２２）とが形成されている。コイルＣＬ２１は、コイルＣＬ１１と同層に形成され、コイルＣＬ２２は、コイルＣＬ１２と同層に形成されており、低電圧回路領域ＲＧ１のトランス形成領域ＲＧ１ｂにおいて、コイルＣＬ２２の上方にコイルＣＬ２１が形成されている。高電圧回路領域ＲＧ２のトランス形成領域ＲＧ２ｂではなく低電圧回路領域ＲＧ１のトランス形成領域ＲＧ１ｂに形成されていること以外は、コイルＣＬ２１，ＣＬ２２の構成はコイルＣＬ１１，ＣＬ１２の構成と同様であるので、ここではその繰り返しの説明は省略する。
【００６３】
半導体チップＣＰの最上層には、絶縁性の保護膜（表面保護膜）ＰＡが形成されており、この保護膜ＰＡにより、配線Ｍ５およびコイルＣＬ１１，ＣＬ２１が覆われて保護されている。すなわち、保護膜ＰＡは、層間絶縁膜ＩＬ５上に、配線Ｍ５、パッドＰＤ、コイルＣＬ１１およびコイルＣＬ２１を覆うように形成されている。保護膜ＰＡは、例えば、ポリイミド樹脂などの樹脂膜により形成することができる。但し、パッドＰＤは、少なくとも一部が、保護膜ＰＡの開口部ＯＰから露出されている。
【００６４】
半導体チップＣＰの低電圧回路領域ＲＧ１に、上記制御回路ＣＣ、上記送信回路ＴＸ１、上記受信回路ＲＸ２、およびコイルＣＬ２１，ＣＬ２２が形成され、半導体チップＣＰの高電圧回路領域ＲＧ２に、上記受信回路ＲＸ１、上記送信回路ＴＸ２、上記制御回路ＤＲ、およびコイルＣＬ１１，ＣＬ１２が形成されている。
【００６５】
半導体チップＣＰ内に形成されている送信回路ＴＸ１は、半導体チップＣＰ内の内部配線（配線Ｍ５を含む一層以上の配線）と後述するワイヤＢＷ１とを介して、コイルＣＬ１１に電気的に接続されている。半導体チップＣＰ内に形成されている受信回路ＲＸ１は、半導体チップＣＰ内の内部配線を介して、コイルＣＬ１２に電気的に接続されている。これにより、送信回路ＴＸ１から、コイルＣＬ１１，ＣＬ１２を介して、受信回路ＲＸ１に信号を伝達することができる。
【００６６】
また、半導体チップＣＰ内に形成されている送信回路ＴＸ２は、半導体チップＣＰ内の内部配線（配線Ｍ５を含む一層以上の配線）と後述するワイヤＢＷ１とを介して、コイルＣＬ２１に電気的に接続されている。半導体チップＣＰ内に形成されている受信回路ＲＸ２は、半導体チップＣＰ内の内部配線を介して、コイルＣＬ２２に電気的に接続されている。これにより、送信回路ＴＸ２から、コイルＣＬ２１，ＣＬ２２を介して、受信回路ＲＸ２に信号を伝達することができる。
【００６７】
＜検討例について＞
次に、半導体チップに形成するトランスの検討例について説明する。
【００６８】
図５および図６は、第１検討例の半導体装置（半導体チップ）の要部平面図であり、図７は、第１検討例の半導体装置の要部断面図である。図５には、トランスＴＲ１０１の一次側のコイルのパターンが示され、図６には、トランスＴＲ１０１の二次側のコイルのパターンが示されている。なお、図５と図６とは、第１検討例の半導体装置における同じ平面領域が示されているが、層が異なっており、図６は図５よりも下層が示されている。また、図５および図６のＡ１−Ａ１線での断面図が図７にほぼ対応している。図７および後述の図１０では、ＳＯＩ基板１のうち、基板１ａと絶縁層１ｂとについては、図示を省略している。
【００６９】
図５〜図７に示される第１検討例の場合、一次コイルは、１つの渦巻き状のコイルＣＬ１０１により構成され、二次コイルは、１つの渦巻き状のコイルＣＬ１０２により構成されている。そして、コイルＣＬ１０１（一次コイル）と、コイルＣＬ１０１上に配置されたコイルＣＬ１０２（二次コイル）とが磁気結合され、送信回路から受信回路にコイルＣＬ１０１，ＣＬ１０２を介して信号が伝達される。
【００７０】
ここで、一次コイルと二次コイルとをそれぞれ２つのコイルで構成し、すなわち、トランスＴＲ１を２つのトランスで構成し、この２つのトランスを差動で動作させると、ノイズ耐性が高くなる。このため、差動動作を可能とするトランスを検討し、図８〜図１１に示してある。
【００７１】
図８および図９は、第２検討例の半導体装置（半導体チップ）の要部平面図であり、図１０は、第２検討例の半導体装置の要部断面図である。図８には、トランスＴＲ２０１の一次側のコイルのパターンが示され、図９には、トランスＴＲ２０１の二次側のコイルのパターンが示されている。なお、図８と図９とは、第２検討例の半導体装置における同じ平面領域が示されているが、層が異なっており、図９は図８よりも下層が示されている。また、図８および図９のＡ２−Ａ２線での断面図が図１０にほぼ対応している。図１１は、トランスＴＲ２０１の回路構成を示す回路図である。
【００７２】
図８〜図１１に示される第２検討例の場合、トランスＴＲ２０１の一次コイルは、直列に接続された２つのコイルＣＬ２０１ａ，ＣＬ２０１ｂで形成され、トランスＴＲ２０１の二次コイルは、直列に接続された２つのコイルＣＬ２０２ａ，ＣＬ２０２ｂで形成されている。コイルＣＬ２０１ａとコイルＣＬ２０１ｂとコイルＣＬ２０２ａとコイルＣＬ２０２ｂのそれぞれは、渦巻き状のコイルにより構成されている。コイルＣＬ２０２ａとコイルＣＬ２０２ｂとは、平面視において互いに異なる平面領域に形成されており、コイルＣＬ１１はコイルＣＬ２０２ａ上に配置され、コイルＣＬ２０１ｂはコイルＣＬ２０２ｂ上に配置されている。そして、コイルＣＬ２０１ａと、コイルＣＬ２０１ａ上に配置されたコイルＣＬ２０２ａとが磁気結合され、コイルＣＬ２０１ｂと、コイルＣＬ２０１ｂ上に配置されたコイルＣＬ２０２ｂとが磁気結合されている。これにより、上記送信回路ＴＸ１に相当する送信回路からの信号を、電磁誘導により、コイルコイルＣＬ２０１ａ，ＣＬ２０１ｂ，ＣＬ２０２ａ，ＣＬ２０２ｂを介して、上記受信回路ＲＸ１に相当する受信回路に伝達することができる。なお、コイルＣＬ２０１ａとコイルＣＬ２０１ｂとの間の接続端子ＳＺ２０２には、内部配線（ここでは図示せず）を介して固定電位(グランド電位または電源電位）が供給される。このため、コイルＣＬ２０２ａの誘導起電力または誘導電流と、コイルＣＬ２０２ｂの誘導起電力または誘導電流とを検出して差動で制御（動作）することができる。
【００７３】
しかしながら、図８〜図１１に示される第２検討例の場合、平面視において、コイルＣＬ２０２ａが形成された平面領域とは異なる平面領域に、コイルＣＬ２０２ｂが形成されているため、トランスＴＲ２０１を形成するのに必要な平面領域の寸法（面積）が大きくなってしまい、半導体装置の大型化（大面積化）を招いてしまう。例えば、図８〜図１１に示される第２検討例の場合、図５〜図７に示される第１検討例の場合に比べて、トランスを形成するのに必要な平面領域の面積が、ほぼ２倍になってしまう。
【００７４】
従って、図５〜図７に示される第１検討例の場合は、トランスＴＲ１０１は差動動作させることができないため、コモンモードノイズが大きくなり、一方、図８〜図１１に示される第２検討例の場合は、トランスＴＲ２０１を差動動作させることができるが、トランスＴＲ２０１を形成するのに必要な平面領域の面積が大きくなってしまう。
【００７５】
＜コイルの構成について＞
次に、本実施の形態の半導体チップＣＰ内に形成されたトランスＴＲ１（トランスＴＲ１を構成するコイル）の詳細構成について説明する。なお、ここでは、トランスＴＲ１（トランスＴＲ１を構成するコイル）の詳細構成について説明するが、その説明は、トランスＴＲ２（トランスＴＲ２を構成するコイル）についても適用することができる。
【００７６】
図１２〜図１５は、本実施の形態の半導体装置（半導体チップＣＰ）の要部平面図であり、図１６〜図１９は、本実施の形態の半導体装置（半導体チップＣＰ）の要部断面図である。図２０は、半導体チップＣＰ内に形成されたトランスＴＲ１の回路構成を示す回路図である。なお、図１２と図１３と図１４と図１５とは、半導体チップＣＰにおける同じ平面領域（トランス形成領域ＲＧ２ｂ）が示されているが、層が異なっており、図１３は図１２よりも下層が示され、図１４は図１３よりも下層が示され、図１５は図１４よりも下層が示されている。図１２〜図１４に示されるＢ１−Ｂ１線での断面図が図１６に対応し、図１２〜図１４に示されるＢ２−Ｂ２線での断面図が図１７に対応し、図１２〜図１４に示されるＢ３−Ｂ３線での断面図が図１８に対応し、図１２〜図１５に示されるＢ４−Ｂ４線での断面図が図１９に対応している。上記図３のトランス形成領域ＲＧ２ｂの断面は、図１６に示される断面、すなわちＢ１−Ｂ１線での断面に対応している。なお、図１６〜図１９では、ＳＯＩ基板１のうち、基板１ａと絶縁層１ｂとについては、図示を省略している。
【００７７】
具体的には、図１２には、トランス形成領域ＲＧ２ｂにおける、配線Ｍ５と同層のパターンが示されており、トランスＴＲ１の一次側のコイル（コイルＣＬ１）のパターンが示されている。また、図１３には、トランス形成領域ＲＧ２ｂにおける、配線Ｍ２と同層のパターンが示され、また、図１４には、トランス形成領域ＲＧ２ｂにおける、配線Ｍ１と同層のパターンが示されており、図１３および図１４には、トランスＴＲ１の二次側のコイル（コイルＣＬ２）のパターンが示されている。また、図１５には、引出配線ＨＷ１のパターンが示されている。なお、理解を簡単にするために、図１４では、引出配線ＨＷ１の形成位置を点線で示してあり、また、図１５では、コイル配線ＣＷ３の形成位置を点線で示し、引出配線ＨＷ１をドットのハッチングを付して示してあるが、引出配線ＨＷ１は、コイル配線ＣＷ３よりも下層に形成されている。
【００７８】
また、図２１〜図２４は、半導体チップＣＰの要部平面図であるが、トランスＴＲ１を構成するコイルを理解しやすくするための説明図である。図２１は、図１３に示されるコイル配線ＣＷ２に対して、ビア部Ｖ２ａの位置を追加して示したものである。また、図２２は、図１４に示されるコイル配線ＣＷ３に対して、ビア部Ｖ２ａの位置を追加して示したものである。また、図２３は、図１３に示されるコイル配線ＣＷ２と図１４に示されるコイル配線ＣＷ３とを重ね合わせた平面図に対応している。また、図２４は、図１２に示されるコイル配線ＣＷ１およびパッドＰＤ１と図１３に示されるコイル配線ＣＷ２と図１４に示されるコイル配線ＣＷ３とを重ね合わせた平面図に対応している。
【００７９】
上述のように、半導体チップＣＰ内にトランスＴＲ１用の一次コイルと二次コイルとが形成され、一次コイルと二次コイルのうち、一次コイルが上側に、二次コイルが下側に形成されている。すなわち、二次コイルの上方に一次コイルが配置され、一次コイルの下方に二次コイルが配置されている。コイル（インダクタ）ＣＬ１は、トランスＴＲ１用の一次コイルであり、上記コイルＣＬ１１に対応するものであり、コイル（インダクタ）ＣＬ２は、トランスＴＲ１用の二次コイルであり、上記コイルＣＬ１２に対応するものである。
【００８０】
まず、トランスＴＲ１用の一次コイル（コイルＣＬ１）について説明する。
【００８１】
図１２および図１６にも示されるように、トランスＴＲ１の一次コイルは、１つの渦巻き状のコイルＣＬ１により構成されている。すなわち、コイルＣＬ１は、渦巻き状（コイル状、ループ状）に周回する配線（コイル配線ＣＷ１）により形成されており、このコイルＣＬ１により、トランスＴＲ１の一次側のコイルが構成されている。コイルＣＬ１は、一層の配線層により形成されており、ここでは、第５配線層により形成されている。すなわち、コイルＣＬ１は、配線Ｍ５およびパッドＰＤと同層に同工程で形成されている。
【００８２】
コイルＣＬ１の渦巻の内側には、パッドＰＤが配置されており、このパッドＰＤにコイルＣＬ１の一端が接続されている。ここで、コイルＣＬ１の内側に配置されてコイルＣＬ１の一端が接続されたパッドＰＤを、符号ＰＤ１を付してパッドＰＤ１と称することとする。
【００８３】
すなわち、パッドＰＤ１に一端が接続されたコイル配線ＣＷ１が、このパッドＰＤ１の周囲を渦巻き状（コイル状、ループ状）に複数回、周回することにより、コイルＣＬ１が形成されている。コイル配線ＣＷ１は、配線Ｍ５およびパッドＰＤ（パッドＰＤ１を含む）と同層に同工程で形成されている。例えば、層間絶縁膜ＩＬ５上に形成した導電膜をパターニングすることで配線Ｍ５およびパッドＰＤを形成する場合は、その導電膜をパターニングする際に、配線Ｍ５およびパッドＰＤだけでなく、コイル配線ＣＷ１およびパッドＰＤ１も形成することができる。
【００８４】
コイルＣＬ１は、平面視において交差する箇所（交差部）を有していない。このため、ＳＯＩ基板１上に形成された配線構造（多層配線構造）が含む複数の配線層のうちの１つの配線層（ここでは第５配線層）により、コイルＣＬ１を形成することができる。
【００８５】
本実施の形態では、コイルＣＬ１は、１層のコイル配線ＣＷ１だけにより形成されており、コイル配線ＣＷ１よりも上層の配線やコイル配線ＣＷ１よりも下層の配線は、コイルＣＬ１を構成していない。なお、コイル配線ＣＷ１は、交差部を有しない渦巻き状（渦状）の連続的なパターンである。
【００８６】
なお、図１２の場合は、パッドＰＤ１に一端が接続されたコイル配線ＣＷ１が、そのパッドＰＤ１の周囲を右回り（時計回り）に周回して、コイルＣＬ１が形成されているが、他の形態として、パッドＰＤ１に一端が接続されたコイル配線ＣＷ１が、そのパッドＰＤ１の周囲を左回り（反時計回り）に周回して、コイルＣＬ１が形成される場合もあり得る。
【００８７】
平面視において、コイルＣＬ１を構成するコイル配線ＣＷ１は交差しないため、パッドＰＤ１に一端が接続されたコイル配線ＣＷ１は、パッドＰＤ１の周囲を右回り（時計回り）に周回する度に、パッドＰＤ１から遠い側に徐々にずれていく。このため、平面視において、コイルＣＬ１のパターン（コイルＣＬ１を構成するコイル配線ＣＷ１のパターン）は、コイルＣＬ１の略中心を通る直線（Ｂ４−Ｂ４線に重なる直線）に対して対称（線対称）ではなく、非対称である。従って、コイルＣＬ１は、非対称型のコイルである。なお、コイルＣＬ１の内側にパッドＰＤ１が配置されているため、コイルＣＬ１の略中心は、パッドＰＤ１の略中心とほぼ一致している。
【００８８】
このように、コイルＣＬ１（コイル配線ＣＷ１）は、渦巻き状のパターンであり、一方の端部が、渦巻きの内側に存在してパッドＰＤ１に連結され、他方の端部が渦巻きの外側に存在して配線Ｍ５に連結されている。
【００８９】
コイルＣＬ１（コイル配線ＣＷ１）の一端（渦巻きの内側の端部）は、パッドＰＤ１に接続されているが、具体的には、パッドＰＤ１と一体的に連結されている。このパッドＰＤ１には、後述のワイヤＢＷ１の一端が接続され、そのワイヤＢＷ１の他端は、半導体チップＣＰの他のパッドＰＤ（後述のパッドＰＤ２に対応）に接続されている。なお、ワイヤＢＷ１は、後述の図３６〜図３８に示されている。このワイヤＢＷ１の他端が接続されたパッドＰＤ（ＰＤ２）は、半導体チップＣＰの内部配線を介して、半導体チップＣＰ内の送信回路ＴＸ１に電気的に接続されている。このため、コイルＣＬ１（コイル配線ＣＷ１）の一端は、パッドＰＤ１、ワイヤＢＷ１、パッドＰＤ２、および半導体チップＣＰの内部配線を介して、半導体チップＣＰ内に形成された送信回路ＴＸ１に電気的に接続されている。
【００９０】
コイルＣＬ１（コイル配線ＣＷ１）の他端（渦巻きの外側の端部）は、配線Ｍ５と接続されているが、具体的には、配線Ｍ５と一体的に連結されている。コイルＣＬ１（コイル配線ＣＷ１）の他端に接続された配線Ｍ５は、更に下層の配線（Ｍ４〜Ｍ１）を介して、半導体チップＣＰ内の送信回路ＴＸ１に電気的に接続されている。このため、コイルＣＬ１（コイル配線ＣＷ１）の他端は、半導体チップＣＰの内部配線（コイルＣＬ１の他端に接続された配線Ｍ５を含む）を介して、半導体チップＣＰ内に形成された送信回路ＴＸ１に電気的に接続されている。
【００９１】
従って、コイルＣＬ１は、半導体チップＣＰの内部配線やワイヤＢＷ１を介して、半導体チップＣＰ内の送信回路ＴＸ１に電気的に接続されている。
【００９２】
次に、トランスＴＲ１用の二次コイル（コイルＣＬ２）について説明する。
【００９３】
図１３、図１４および図１６〜図１８にも示されるように、トランスＴＲ１の二次コイルを構成するコイルＣＬ２は、二層の配線層により形成されており、ここでは、第１配線層および第２配線層により形成されている。コイルＣＬ２は、第２配線層により形成されたコイル配線ＣＷ２と、第１配線層により形成されたコイル配線ＣＷ３と、コイル配線ＣＷ２とコイル配線ＣＷ３とを電気的に接続するビア部Ｖ２とにより形成されている。コイル配線ＣＷ３は、配線Ｍ１と同層に同工程で形成されている。コイル配線ＣＷ２は、配線Ｍ２と同層に同工程で形成されている。
【００９４】
例えば、層間絶縁膜ＩＬ１上に形成した導電膜をパターニングすることで配線Ｍ１を形成する場合は、その導電膜をパターニングする際に、配線Ｍ１だけでなく、コイル配線ＣＷ３も形成することができる。また、層間絶縁膜ＩＬ２上に形成した導電膜をパターニングすることで配線Ｍ２を形成する場合は、その導電膜をパターニングする際に、配線Ｍ２だけでなく、コイル配線ＣＷ２も形成することができる。
【００９５】
また、例えば、配線Ｍ１をダマシン法を用いて形成する場合には、コイル配線ＣＷ３も配線Ｍ１と同工程でダマシン法を用いて形成でき、この場合、配線Ｍ１およびコイル配線ＣＷ３は、層間絶縁膜の溝に埋め込まれた導電膜（例えば銅を主体とする導電膜）により形成される。また、配線Ｍ２をダマシン法を用いて形成する場合には、コイル配線ＣＷ２も配線Ｍ２と同工程でダマシン法を用いて形成でき、この場合、配線Ｍ２およびコイル配線ＣＷ２は、層間絶縁膜の溝に埋め込まれた導電膜（例えば銅を主体とする導電膜）により形成される。
【００９６】
ここで、コイル配線ＣＷ２とコイル配線ＣＷ３とを電気的に接続するビア部Ｖ２を、符号Ｖ２ａを付してビア部Ｖ２ａと称することとする。コイル配線ＣＷ２とコイル配線ＣＷ３とを電気的に接続するビア部Ｖ２ａは、複数設けることが好ましい。ビア部Ｖ２ａは、周辺回路形成領域ＲＧ１ａ，ＲＧ２ａに形成されたビア部Ｖ２（すなわち配線Ｍ１と配線Ｍ２とを接続するビア部Ｖ２）と同工程で形成されている。
【００９７】
ビア部Ｖ２ａは、平面視において、コイル配線ＣＷ２とコイル配線ＣＷ３とが重なる位置に配置されている。すなわち、ビア部Ｖ２ａは、コイル配線ＣＷ２とコイル配線ＣＷ３との間に形成されて、すなわち層間絶縁膜ＩＬ２中に形成されて、コイル配線ＣＷ２とコイル配線ＣＷ３とを電気的に接続している。ビア部Ｖ２の上面は、コイル配線ＣＷ２に接してそのコイル配線ＣＷ２と電気的に接続されており、ビア部Ｖ２の下面は、コイル配線ＣＷ３に接してそのコイル配線ＣＷ３と電気的に接続されている。ビア部Ｖ２を配線Ｍ２と一体的に形成した場合は、ビア部Ｖ２ａは、コイル配線ＣＷ２と一体的に形成される。
【００９８】
平面視において、図１３に示されるように、コイル配線ＣＷ２自身は、交差しておらず、また、図１４に示されるように、コイル配線ＣＷ３自身は交差していないが、図１３、図１４および図２３を参照すると分かるように、コイル配線ＣＷ２とコイル配線ＣＷ３とが交差する箇所が存在している。平面視においてコイル配線ＣＷ２とコイル配線ＣＷ３とが交差する箇所を、符号ＣＲを付して交差部ＣＲと称することとする。交差部ＣＲは、図２３に示してあり、図２３の場合は、交差部ＣＲが３箇所存在している。
【００９９】
コイルＣＬ２は、コイルＣＬ１の下方に形成されているため、コイルＣＬ１の一端はパッドＰＤ１に接続されているが、コイルＣＬ２は、パッドＰＤには接続されていない。このため、コイルＣＬ２は、パッドＰＤを経由することなく、半導体チップＣＰの内部配線を介して半導体チップＣＰ内の受信回路ＲＸ１に電気的に接続されている。
【０１００】
平面視において、コイルＣＬ２のパターン（コイル配線ＣＷ２とコイル配線ＣＷ３とを重ね合わせた平面パターンであり、図２３に示されるパターンに対応）は、コイルＣＬ２の略中心を通る直線（対称線、対称軸、中心線）ＳＬ１に対して、ほぼ対称（線対称）である。このため、コイルＣＬ２は、対称型のコイルである。また、コイルＣＬ２は、差動型コイル（差動型スパイラルインダクタ）であり、上記コイルＣＬ１は、非差動型コイル（非差動型スパイラルインダクタ）である。なお、直線ＳＬ１は、平面視において上記Ｂ４−Ｂ４線と一致している。
【０１０１】
コイルＣＬ２のパターンについて具体的に説明すると、次のようになっている。コイルＣＬ２は、端子（端子部、端部）ＴＥ１と端子（端子部、端部）ＴＥ２との間に形成されている（図２３参照）。端子ＴＥ１および端子ＴＥ２は、コイルＣＬ２の両端に対応しており、直線ＳＬ１に対してほぼ対称（線対称）な位置にある。すなわち、直線ＳＬ１は、端子ＴＥ１と端子ＴＥ２との間のほぼ中央を通っている。そして、平面視において、コイルＣＬ２は、端子ＴＥ１から直線ＳＬ１を境に半周する度に内側（内周側）にずれ、最内周を一周してから、今度は、直線ＳＬ１を境に半周する度に外側（外周側）にずれ、端子ＴＥ２に至っている。コイルＣＬ２において、外周側から内周側にずれる位置と、内周側から外周側にずれる位置とは、平面視において直線ＳＬ１上に位置している。コイルＣＬ２において、外周側から内周側にずれる部分のパターンと、内周側から外周側にずれる部分のパターンとが、平面視において交差して、コイルＣＬ２の交差部ＣＲを形成している。このコイルＣＬ２の交差部ＣＲ（すなわち平面視においてコイルＣＬ２が交差する箇所）は、直線ＳＬ１上に位置している。
【０１０２】
図１３、図１４および図２３を参照すると分かるように、コイルＣＬ２の交差部ＣＲでは、コイル配線ＣＷ２自身が交差しているのではなく、また、コイル配線ＣＷ３自身が交差しているのでもなく、コイル配線ＣＷ２とコイル配線ＣＷ３とが平面視において交差している。コイルＣＬ２の各交差部ＣＲにおいては、コイル配線ＣＷ２を形成せずにコイル配線ＣＷ２が分断された箇所を設け、また、コイル配線ＣＷ３を形成せずに、コイル配線ＣＷ３が分断された箇所を設け、コイル配線ＣＷ２とコイル配線ＣＷ３とが平面視で交差するようにしている。このため、コイルＣＬ２の交差部においては、平面視においてコイル配線ＣＷ２とコイル配線ＣＷ３とが交差するが、コイル配線ＣＷ２自身は交差せず、かつ、コイル配線ＣＷ３自身も交差しない。
【０１０３】
平面視において、もしもコイル配線ＣＷ２自身が交差するか、あるいはコイル配線ＣＷ３自身が交差してしまうと、コイルＣＬ２が途中で短絡してしまい、コイルＣＬ２を上手く形成できなくなる。しかしながら、本実施の形態では、平面視において、コイル配線ＣＷ２自身は交差せず、また、コイル配線ＣＷ３自身も交差せず、コイル配線ＣＷ２とコイル配線ＣＷ３とが交差するようにしたことで、コイルＣＬ２が途中で短絡することはなくなり、コイル配線ＣＷ２とコイル配線ＣＷ３とそれらを電気的に接続する複数のビア部Ｖ２ａとにより、コイルＣＬ２を的確に形成することができる。
【０１０４】
コイルＣＬ２の交差部ＣＲ以外は、コイル配線ＣＷ２とコイル配線ＣＷ３とが、同じ平面位置に同じパターンで形成されている。すなわち、コイルＣＬ２は、交差部ＣＲ以外は、コイル配線ＣＷ２とコイル配線ＣＷ３とそれらを電気的に接続するビア部Ｖ２ａとにより構成されている。コイル配線ＣＷ２とコイル配線ＣＷ３とは、コイルＣＬ２の交差部ＣＲを除き、平面視において重なっている（一致している）。
【０１０５】
コイルＣＬ１とコイルＣＬ２との間には、すなわち、コイルＣＬ１を構成するコイル配線ＣＷ１とコイルＣＬ２を構成するコイル配線ＣＷ２との間には、１層以上の絶縁層が介在しており、具体的には、層間絶縁膜ＩＬ３，ＩＬ４，ＩＬ５が介在している。このため、コイルＣＬ１とコイルＣＬ２とは、導体では繋がっておらず、電気的には絶縁された状態となっている。但し、コイルＣＬ１とコイルＣＬ２とは磁気的に結合している。コイルＣＬ１とコイルＣＬ２（コイルＣＬ２ａ，ＣＬ２ｂ）との間の耐圧は、コイル配線ＣＷ１とコイル配線ＣＷ２との間に介在する層間絶縁膜ＩＬ３，ＩＬ４，ＩＬ５により確保することができる。
【０１０６】
また、平面視において、コイルＣＬ２のほぼ中央で、かつ、直線ＳＬ１上の位置を端子（端子部）ＴＥ３とし、その端子ＴＥ３に、引出配線ＨＷ１がプラグＶ１（Ｖ１ａ）を介して電気的に接続されている（図１５、図１９および図２３参照）。ここで、コイル配線ＣＷ３と引出配線ＨＷ１との間に位置してコイル配線ＣＷ３と引出配線ＨＷ１とを電気的に接続するプラグＶ１を、符号Ｖ１ａを付してプラグ（ビア部）Ｖ１ａと称することとする。プラグＶ１ａは、平面視において、コイル配線ＣＷ３と引出配線ＨＷ１とが重なる位置に設けられている。端子ＴＥ３は、コイル配線ＣＷ３におけるプラグＶ１ａの接続部（接続箇所）に対応している。なお、プラグＶ１やプラグＶ１ａは、ビア部とみなすこともできる。
【０１０７】
引出配線ＨＷ１は、コイル配線ＣＷ３よりも下層の配線（導体パターン）であり、ここでは、ゲート電極ＧＥと同層の導体パターン（例えばドープトポリシリコンパターン）により形成されている。ゲート電極ＧＥは、ドープトポリシリコン膜などの導電膜をパターニングすることにより形成されるが、その導電膜をパターニングする際に、引出配線ＨＷ１も一緒に形成することができる。この場合、引出配線ＨＷ１は、ＳＯＩ基板１の半導体層１ｃ上に、絶縁膜ＺＭ１を介して形成されている。この絶縁膜ＺＭ１は、上記ＭＩＳＦＥＴ３のゲート絶縁膜と同工程で形成された同層の絶縁膜である。
【０１０８】
このため、コイルＣＬ２は、端子ＴＥ１と端子ＴＥ３との間に形成されたコイル（インダクタ）ＣＬ２ａと、端子ＴＥ３と端子ＴＥ２との間に形成されたコイル（インダクタ）ＣＬ２ｂとが直列に接続された構成を有することになる。すなわち、端子ＴＥ１から端子ＴＥ３までのコイル配線ＣＷ２，ＣＷ３（およびビア部Ｖ２ａ）により、コイルＣＬ２ａが形成され、端子ＴＥ３から端子ＴＥ２までのコイル配線ＣＷ２，ＣＷ３（およびビア部Ｖ２ａ）により、コイルＣＬ２ｂが形成され、それら２つのコイルＣＬ２ａ，ＣＬ２ｂが直列に接続されたものが、コイルＣＬ２に対応している。コイルＣＬ２ａとコイルＣＬ２ｂとの接続部が、端子ＴＥ３に対応する。コイルＣＬ２ａとコイルＣＬ２ｂとは、同層に形成されている。
【０１０９】
コイルＣＬ２を２つに分けて、直列に接続されたコイルＣＬ２ａ，ＣＬ２ｂとして用いているため、コイルＣＬ２ａとコイルＣＬ２ｂとは、同じ平面領域に配置されている。すなわち、コイルＣＬ１（非対称型の一次コイル）の下方に配置されたコイルＣＬ２（対称型の二次コイル）を２つに分割して、直列に接続されたコイルＣＬ２ａおよびコイルＣＬ２ｂとして用いている。これにより、コイルを配置するのに必要な平面寸法の増大を招くことなく、二次コイルの差動動作が可能になる。
【０１１０】
図２５は、コイルＣＬ２ａのパターンを示す平面図であり、図２６は、コイルＣＬ２ｂのパターンを示す平面図である。なお、理解を簡単にするために、図２５および図２６では、引出配線ＨＷ１の形成位置を点線で示してある。図２５に示されるコイルＣＬ２ａのパターンと、図２６に示されるコイルＣＬ２ｂのパターンとを重ねると、図２３に示されるコイルＣＬ２のパターンになる。
【０１１１】
図２３、図２５および図２６からも分かるように、渦の外側（端子ＴＥ１）から渦の内側（端子ＴＥ３）に向かって右回り（時計回りに）に周回するコイルＣＬ２ａと、渦の内側（端子ＴＥ３）から渦の外側（端子ＴＥ２）に向かって右回り（時計回りに）に周回するコイルＣＬ２ｂとが、同じ平面領域に配置され、かつ、直列に接続されることにより、差動型のコイルＣＬ２が形成されている。言い換えると、渦の外側（端子ＴＥ２）から渦の内側（端子ＴＥ３）に向かって左回り（反時計回りに）に周回するコイルＣＬ２ｂと、渦の内側（端子ＴＥ３）から渦の外側（端子ＴＥ１）に向かって左回り（反時計回りに）に周回するコイルＣＬ２ａとが、同じ平面領域に配置され、かつ、直列に接続されることにより、差動型のコイルＣＬ２が形成されている。コイルＣＬ２ａ，ＣＬ２ｂのそれぞれは、平面視において、渦巻き状（コイル状、ループ状）に周回するパターンを有しているが、巻き方向がコイルＣＬ２ａとコイルＣＬ２ｂとで逆になっている。
【０１１２】
すなわち、コイルＣＬ２は、コイルＣＬ２ａの内側の端部（渦の内側の端部）と、コイルＣＬ２ｂの内側の端部（渦の内側の端部）とを、連結した構造を有しており、コイルＣＬ２ａとコイルＣＬ２ｂとの連結部（接続部）に引出配線ＨＷ１がプラグＶ１ａを介して電気的に接続されている。別の見方をすると、コイルＣＬ２のほぼ中央にプラグＶ１ａを介して引出配線ＨＷ１を接続することにより、コイルＣＬ２を、その接続部（プラグＶ１ａが接続された部分）で２つのコイルＣＬ２ａ，ＣＬ２ｂに分けている。従って、プラグＶ１ａの接続部が、コイルＣＬ２ａとコイルＣＬ２ｂとの接続部（連結部）に対応している。つまり、コイルＣＬ２における引出配線ＨＷ１の接続部、より特定的にはコイルＣＬ２におけるプラグＶ１ａの接続部が、コイルＣＬ２ａの内側の端部に対応し、かつ、コイルＣＬ２ｂの内側の端部にも対応している。
【０１１３】
なお、コイルＣＬ２ａとコイルＣＬ２ｂとは、コイルＣＬ１よりも下層に配置されているが、互いに同層に形成されている。そして、コイルＣＬ２ａとコイルＣＬ２ｂとは、同じ平面領域に配置されており、すなわち、コイルＣＬ２ａとコイルＣＬ２ｂとの両方が、平面視でコイルＣＬ１と重なるように配置されている。このため、コイルＣＬ２ａとコイルＣＬ２ｂとは、平面視において、交差部ＣＲで重なっており、交差部ＣＲ以外では重なっていない。
【０１１４】
コイルＣＬ２ａの巻き方向と、コイルＣＬ２ｂの巻き方向とは、互いに反対である。ここで、コイルまたはコイル配線の巻き方向（渦巻きの向き）を言うときは、そのコイルまたはコイル配線を上方（半導体チップＣＰの表面側）から見た場合に、渦の外側から内側に向かう際の巻方向を指すものとし、上方から見て、渦の外側から内側に向かう際に時計回りに見えるものを「右巻き」と称し、渦の外側から内側に向かう際に反時計回りに見えるものを「左巻き」と称することとする。図２５および図２６の場合は、コイルＣＬ２ａは右巻きであり、コイルＣＬ２ｂは左巻きである。また、図１２の場合、コイルＣＬ１は左巻きであるが、右巻きとすることもできる。
【０１１５】
コイルＣＬ２は、対称型のコイルであるため、コイルＣＬ２ａとコイルＣＬ２ｂとは、互いに対称（線対称）な平面形状（平面パターン）を有している。別の見方をすると、平面視において、コイルＣＬ２ａとコイルＣＬ２ｂとは、互いに鏡像の関係にある。このため、コイルＣＬ２ａとコイルＣＬ２ｂとは、巻き方向が互いに反対になるが、コイルＣＬ２ａの巻き数（周回数、ターン数）と、コイルＣＬ２ｂの巻き数（周回数、ターン数）とは、互いに同じである。ここでは、コイルＣＬ２ａの巻き数と、コイルＣＬ２ｂの巻き数とが、それぞれ２巻きである場合を例に挙げて図示しているが、これに限定されず、種々変更可能である。但し、コイルＣＬ２ａおよびコイルＣＬ２ｂの各巻数は、複数であることが好ましい。
【０１１６】
また、コイルＣＬ２ａの自己インダクタンスと、コイルＣＬ２ｂの自己インダクタンスとは、ほぼ同じであることが好ましい。また、磁気結合したコイルＣＬ１，ＣＬ２ａの相互インダクタンスと、磁気結合したコイルＣＬ１，ＣＬ２ｂの相互インダクタンスとは、ほぼ同じであることが好ましい。また、平面視において、コイルＣＬ１を形成した平面領域の寸法（面積）と、コイルＣＬ２を形成した平面領域の寸法（面積）とは、ほぼ同じであることが好ましい。
【０１１７】
ここで、直列に接続されかつ巻き方向が異なる２つのコイルＣＬ２ａ，Ｌ２ｂが同じ平面領域に配置されている場合、平面視においてコイルＣＬ２ａとコイルＣＬ２ｂとの交差部ＣＲが発生することになる。すなわち、上述した交差部ＣＲは、平面視においてコイルＣＬ２ａとコイルＣＬ２ｂとが交差する箇所に対応している。コイルＣＬ２ａとコイルＣＬ２ｂとは、いずれも２層の配線層で形成されており、すなわち、コイル配線ＣＷ２およびコイル配線ＣＷ３により形成されている。そして、各交差部ＣＲは、次に説明する第１の場合と第２の場合のいずれかの構造を備えている。
【０１１８】
第１の場合は、交差部ＣＲにおいて、コイルＣＬ２ａについては、コイル配線ＣＷ２は形成されているがコイル配線ＣＷ３は形成されておらず、かつ、コイルＣＬ２ｂについては、コイル配線ＣＷ３は形成されているがコイル配線ＣＷ２は形成されていない場合である。第１の場合は、交差部ＣＲにおいて、コイルＣＬ２ａのコイル配線ＣＷ３が形成されていない箇所（コイル配線ＣＷ３が分断されている箇所）を、コイルＣＬ２ｂのコイル配線ＣＷ３が通過することができ、かつ、コイルＣＬ２ｂのコイル配線ＣＷ２が形成されていない箇所（コイル配線ＣＷ２が分断されている箇所）を、コイルＣＬ２ａのコイル配線ＣＷ２が通過することができる。これにより、交差部ＣＲにおいて、コイルＣＬ２ａとコイルＣＬ２ｂとが短絡しないようにすることができる。
【０１１９】
第２の場合は、交差部ＣＲにおいて、コイルＣＬ２ａについては、コイル配線ＣＷ３は形成されているがコイル配線ＣＷ２は形成されておらず、かつ、コイルＣＬ２ｂについては、コイル配線ＣＷ２は形成されているがコイル配線ＣＷ３は形成されていない場合である。第２の場合は、交差部ＣＲにおいて、コイルＣＬ２ａのコイル配線ＣＷ２が形成されていない箇所（コイル配線ＣＷ２が分断されている箇所）を、コイルＣＬ２ｂのコイル配線ＣＷ２が通過することができ、かつ、コイルＣＬ２ｂのコイル配線ＣＷ３が形成されていない箇所（コイル配線ＣＷ３が分断されている箇所）を、コイルＣＬ２ａのコイル配線ＣＷ３が通過することができる。これにより、交差部ＣＲにおいて、コイルＣＬ２ａとコイルＣＬ２ｂとが短絡しないようにすることができる。
【０１２０】
このように、本実施の形態では、コイルＣＬ２ａとコイルＣＬ２ｂとが直列に接続されるとともに、同じ平面領域に配置されているため、コイルＣＬ２ａとコイルＣＬ２ｂとが平面視において交差する交差部ＣＲが発生してしまう。しかしながら、交差部ＣＲにおいては、コイルＣＬ２ａについては、コイル配線ＣＷ２，ＣＷ３のうちの一方のみが形成され、コイルＣＬ２ｂについては、コイル配線ＣＷ２，ＣＷ３のうちの他方のみが形成されているため、コイルＣＬ２ａとコイルＣＬ２ｂとが交差部ＣＲで短絡することはない。
【０１２１】
コイルＣＬ２ａの一端（渦の外側の端部）である端子ＴＥ１は、配線Ｍ２と電気的に接続され、具体的には、コイルＣＬ２ａを構成するコイル配線ＣＷ２の端子ＴＥ１側の端部は、配線Ｍ２と一体的に連結されている。コイルＣＬ２ａの一端に接続された配線Ｍ２は、半導体チップＣＰの内部配線を介して、半導体チップＣＰ内の受信回路ＲＸ１に電気的に接続されている。
【０１２２】
コイルＣＬ２ｂの一端（渦の外側の端部）である端子ＴＥ２は、配線Ｍ２と電気的に接続され、具体的には、コイルＣＬ２ｂを構成するコイル配線ＣＷ２の端子ＴＥ２側の端部は、配線Ｍ２と一体的に連結されている。コイルＣＬ２ｂの一端に接続された配線Ｍ２は、半導体チップＣＰの内部配線を介して、半導体チップＣＰ内の受信回路ＲＸ１に電気的に接続されている。
【０１２３】
他の形態として、コイルＣＬ２ａの一端である端子ＴＥ１が、配線Ｍ２ではなく配線Ｍ１と電気的に接続されていてもよく、あるいは、配線Ｍ１と配線Ｍ２の両方に電気的に接続されていてもよい。同様に、コイルＣＬ２ｂの一端である端子ＴＥ２が、配線Ｍ２ではなく配線Ｍ１と電気的に接続されていてもよく、あるいは、配線Ｍ１と配線Ｍ２の両方に電気的に接続されていてもよい。
【０１２４】
コイルＣＬ２ａとコイルＣＬ２ｂとの接続部である端子ＴＥ３（端子ＴＥ３を構成する部分のコイル配線ＣＷ３）は、プラグＶ１ａを介して引出配線ＨＷ１に電気的に接続されており、この引出配線ＨＷ１は、他のプラグＶ１を介して配線Ｍ１に電気的に接続されている（図１９参照）。このため、コイルＣＬ２ａとコイルＣＬ２ｂとの接続部である端子ＴＥ３は、プラグＶ１ａを介して引出配線ＨＷ１に電気的に接続され、更に、プラグＶ１（引出配線ＨＷ１と配線Ｍ１とを接続するプラグＶ１）を介して配線Ｍ１に電気的に接続され、更にこの配線Ｍ１を含む内部配線（半導体チップＣＰの内部配線）を介して、半導体チップＣＰ内の受信回路ＲＸ１に電気的に接続されている。コイルＣＬ２ａとコイルＣＬ２ｂとの接続部である端子ＴＥ３には、半導体チップＣＰの内部配線、引出配線ＨＷ１およびプラグＶ１ａを介して、固定電位(グランド電位または電源電位など）が供給されるようになっている。
【０１２５】
従って、コイルＣＬ２ａ，ＣＬ２ｂは、半導体チップＣＰの内部配線や引出配線ＨＷ１を介して、半導体チップＣＰ内の受信回路ＲＸ１に電気的に接続されている。なお、コイルＣＬ１を構成するコイル配線ＣＷ１と、コイルＣＬ２を構成するコイル配線ＣＷ２との間には、配線Ｍ３，Ｍ４は配置されていないことが好ましい。
【０１２６】
ここで、二次コイルを２つのコイル（ＣＬ２ａ，ＣＬ２ｂ）で構成し、すなわち、トランスＴＲ１を２つのトランスで構成し、この２つのトランスを差動で動作させると、ノイズ耐性が高くなる。
【０１２７】
そこで、本実施の形態では、トランスＴＲ１の二次コイル（上記コイルＣＬ１１に相当するもの）を、直列に接続されたコイルＣＬ２ａとコイルＣＬ２ｂとで形成し、トランスＴＲ１の一次コイル（上記コイルＣＬ１２に相当するもの）を、共通のコイルＣＬ１で形成した構成を採用している。そして、コイルＣＬ１の下方でコイルＣＬ１と平面視で重なる領域に、直列に接続されたコイルＣＬ２ａとコイルＣＬ２ｂとを配置している。この場合、コイルＣＬ２ａ，ＣＬ２ｂのそれぞれとコイルＣＬ１とが、磁気結合(誘導結合)される。すなわち、コイルＣＬ２ａとコイルＣＬ１とが磁気結合（誘導結合）され、かつ、コイルＣＬ２ｂとコイルＣＬ１とが磁気結合（誘導結合）される。つまり、コイルＣＬ２ａとコイルＣＬ１とは、導体では繋がっていないが、磁気的に結合しており、また、コイルＣＬ２ｂとコイルＣＬ１とは、導体では繋がっていないが、磁気的に結合している。一方、コイルＣＬ２ａとコイルＣＬ２ｂとは導体で繋がっており、電気的に直列に接続されている。
【０１２８】
コイルＣＬ１は送信回路ＴＸ１に電気的に接続され、直列に接続されたコイルＣＬ２ａ，ＣＬ２ｂは受信回路ＲＸ１に電気的に接続されている。このため、半導体チップＣＰにおいて、送信回路ＴＸ１から一次コイルであるコイルＣＬ１に送信用の信号を送って電流を流すと、コイルＣＬ１に流れる電流の変化に応じて、二次コイルであるコイルＣＬ２ａとコイルＣＬ２ｂとに誘導起電力が生じて誘導電流が流れる。コイルＣＬ２ａとコイルＣＬ２ｂに生じる誘導起電力または誘導電流は、半導体チップＣＰの内部配線を介して半導体チップＣＰ内の受信回路ＲＸ１で検知することができる。これにより、半導体チップＣＰの送信回路ＴＸ１からの信号を、電磁誘導により、コイルＣＬ１，ＣＬ２ａ，ＣＬ２ｂを介して、半導体チップＣＰの受信回路ＲＸ１に伝達することができる。直列に接続されたコイルＣＬ２ａとコイルＣＬ２ｂとの間の端子ＴＥ３には、固定電位(グランド電位または電源電位など）が供給されるため、コイルＣＬ２ａの誘導起電力または誘導電流と、コイルＣＬ２ｂの誘導起電力または誘導電流とを検出して差動で制御（動作）することができる。
【０１２９】
また、半導体チップＣＰの上記トランスＴＲ２についても、半導体チップＣＰのトランスＴＲ１と同様の構成とすることができる。このため、上記コイルＣＬ２１として上記コイルＣＬ１を形成し、上記コイルＣＬ２２として上記コイルＣＬ２（すなわち直列に接続されたコイルＣＬ２ａ，ＣＬ２ｂ）を形成することができるが、ここではその繰り返しの説明は省略する。
【０１３０】
また、ここでは、ＳＯＩ基板１上に形成される配線層の数が５層の場合（配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５の合計５層の場合）を図示しているが、配線層の数は５層に限定されず、種々変更可能である。但し、配線層の数は、３層以上とすることが好ましい。これにより、３層以上の配線層のうち、２つの配線層によりコイルＣＬ２を形成し、１つの配線層によりコイルＣＬ１を形成することが可能になる。
【０１３１】
＜半導体装置（半導体チップ）の主要な特徴と効果について＞
本実施の形態では、半導体装置（半導体チップ）は、半導体基板としてのＳＯＩ基板１と、ＳＯＩ基板１上に形成された、複数の配線層を含む配線構造と、ＳＯＩ基板１の上方に形成されたコイルＣＬ１（第１コイル）、コイルＣＬ２ａ（第２コイル）およびコイルＣＬ２ｂ（第３コイル）と、を有している。コイルＣＬ１の下方において、コイルＣＬ１と平面視で重なる領域に、コイルＣＬ２ａとコイルＣＬ２ｂとが配置されている。コイルＣＬ２ａとコイルＣＬ２ｂとは、同層に形成され、かつ、電気的に直列に接続されている。コイルＣＬ２ａおよびコイルＣＬ２ｂのそれぞれと、コイルＣＬ１とは、導体では接続されずに磁気的に結合されている。
【０１３２】
本実施の形態の主要な特徴のうちの一つは、同層に形成されかつ電気的に直列に接続されたコイルＣＬ２ａおよびコイルＣＬ２ｂを、コイルＣＬ１の下方においてコイルＣＬ１と平面視で重なる領域に配置したことである。コイルＣＬ２ａおよびコイルＣＬ２ｂのそれぞれは、コイルＣＬ１と磁気的に結合されている。
【０１３３】
上記図５〜図７に示される第１検討例の場合は、ＣＬ１０１の下方に１つのコイルＣＬ１０２が配置されて、コイルＣＬ１０１とコイルＣＬ１０２とが磁気的に結合されている。しかしながら、この場合は、差動動作ができないため、コモンモードノイズのようなノイズに対する耐性が低くなってしまう。これは、半導体装置の性能の低下につながってしまう。
【０１３４】
一方、上記図８〜図１１に示される第２検討例の場合は、直列に接続されかつ平面視で異なる位置に配置された２つのコイルＣＬ２０１ａ，ＣＬ２０１ｂの下に、直列に接続されかつ平面視で異なる位置に配置された２つのコイルＣＬ２０２ａ，ＣＬ２０２ｂが配置され、コイルＣＬ２０１ａ，ＣＬ２０１ｂが磁気的に結合され、かつ、コイルＣＬ２０２ａ，ＣＬ２０２ｂが磁気的に結合されている。コイルＣＬ２０１ａとコイルＣＬ２０１ｂとは平面視で異なる位置に配置され、コイルＣＬ２０１ａの下方において、コイルＣＬ２０１ａと平面視で重なる領域にコイルＣＬ２０２ａが配置され、コイルＣＬ２０１ｂの下方において、コイルＣＬ２０１ｂと平面視で重なる領域にコイルＣＬ２０２ｂが配置されている。
【０１３５】
上記図８〜図１１に示される第２検討例の場合は、一次コイルと二次コイルとのそれぞれが、直列に接続された２つのコイルにより形成されているため、差動動作が可能である。このため、コモンモードノイズのようなノイズに対する耐性を高めることができる。しかしながら、上記図８〜図１１に示される第２検討例の場合は、コイルＣＬ２０２ａとコイルＣＬ２０２ｂとが互いに異なる平面領域に形成され、コイルＣＬ２０１ａの下方にコイルＣＬ２０２ａが形成され、コイルＣＬ２０１ｂの下方にコイルＣＬ２０２ｂが形成されているため、トランスを形成するのに必要な平面領域の寸法(面積)が大きくなってしまう。これは、半導体装置の平面寸法（面側）の増大を招いてしまう。
【０１３６】
それに対して、本実施の形態では、１つのコイルＣＬ１の下方において、同層に形成されかつ電気的に直列に接続された２つのコイルＣＬ２ａ，ＣＬ２ｂを、コイルＣＬ１と平面視で重なる領域に配置している。２つのコイルＣＬ２ａ，ＣＬ２ｂが直列に接続されているため、差動動作が可能であり、コモンモードノイズのようなノイズに対する耐性を高めることができる。これにより、半導体装置の性能を向上させることができる。そして、本実施の形態では、直列に接続された２つのコイルＣＬ２ａ，ＣＬ２ｂは、コイルＣＬ１の下方においてコイルＣＬ１と平面視で重なる領域に配置されているため、トランスを形成するのに必要な平面領域の寸法（面積）を抑制することができる。例えば、本実施の形態におけるトランスＴＲ１を形成するのに必要な平面領域の寸法（面積）は、上記第１検討例におけるトランスＴＲ１０１を形成するのに必要な平面領域の寸法（面積）とほぼ同じにすることができ、また、上記第２検討例におけるトランスＴＲ２０１を形成するのに必要な平面領域の寸法（面積）の半分程度にすることができる。これにより、半導体装置の平面寸法（面側）を抑制し、半導体装置の小型化（小面積化）を図ることができる。
【０１３７】
従って、本実施の形態では、ノイズ耐性の向上による半導体装置の性能の向上と、トランスを形成するのに必要な平面領域の縮小による半導体装置の小型化とを両立させることができる。
【０１３８】
また、本実施の形態では、上述のように、上記第２検討例の場合よりも、トランスのトータルの面積を縮小することができるが、これは、コモンモードノイズを低減できることにもつながる。すなわち、コモンモードノイズは、一次コイルと二次コイルとの間の容量にも依存し、一次コイルと二次コイルとの間の容量が大きくなると、コモンモードノイズが大きくなる傾向にある。本実施の形態では、上記第２検討例の場合に比べて、トランスのトータルの面積を縮小することができるため、一次コイルと二次コイルとの間の容量を小さくして、コモンモードノイズを低減する効果も得られる。これにより、半導体装置の性能を向上させることができる。
【０１３９】
また、トランスのゲイン（信号伝搬性）は、一次コイルの抵抗にも依存し、一次コイルの抵抗が小さくなると、ゲインが大きくなる傾向にある。ここで、ゲインとは、二次コイル側の出力電圧を、一次コイル側の入力電圧で割った値である。半導体装置の性能向上のためには、ゲインは大きい方が望ましい。上記第２検討例の場合は、一次コイルは、２つのコイルＣＬ２０１ａ，ＣＬ２０１ｂを直列に接続した構成であるため、一次コイルの抵抗が大きくなる。それに対して、本実施の形態では、一次コイルは、１つのコイルＣＬ１を用いているため、上記第２検討例よりも、本実施の形態の方が、一次コイルの抵抗を小さくすることができる。このため、本実施の形態では、上記第２検討例に比べて、トランスのゲイン（信号伝搬性）を向上させることができる。これにより、半導体装置の性能を向上させることができる。
【０１４０】
上記第２検討例では、トランスの一次コイルとして、渦巻き状のコイルを２つ（ＣＬ２０１ａ，ＣＬ２０１ｂ）設けてそれらを直列に接続して用いていたが、本実施の形態では、トランスの一次コイルとして、渦巻き状のコイルを１つ（ＣＬ１）だけ設け、その１つの渦巻き状のコイル（ＣＬ１）の下方に、二次コイルとして、直列に接続された２つのコイルＣＬ２ａ，ＣＬ２ｂを配置している。これにより、上述のように、半導体装置の性能を向上させることができる。また、半導体装置の小型化を図ることができる。
【０１４１】
本実施の形態の他の特徴について、更に説明する。
【０１４２】
本実施の形態では、ＳＯＩ基板１上に、複数の配線層を含む配線構造（多層配線構造）が形成されているが、コイルＣＬ１は、配線構造が含む複数の配線層のうちの１つの配線層により形成されている。コイルＣＬ１は、平面視において交差する箇所（交差部）を有していないため、１つの配線層により形成することができる。コイルＣＬ１を１つの配線層により形成したことで、コイルＣＬ１とコイルＣＬ２ａ，ＣＬ２ｂとの間の距離（間隔）を大きくすることができ、コイルＣＬ１とコイルＣＬ２ａ，ＣＬ２ｂとの間に介在する絶縁層の厚みを厚くすることができるため、コイルＣＬ１とコイルＣＬ２ａ，ＣＬ２ｂとの間の耐圧を高めることができる。このことについて、第３検討例を参照してより詳細に説明する。
【０１４３】
図２７〜図３０は、第３検討例の半導体装置（半導体チップ）の要部平面図であり、図３１は、第３検討例の半導体装置（半導体チップ）の要部断面図である。図２７と図２８と図２９と図３０とは、半導体装置における同じ平面領域が示されているが、層が異なっており、図２８は図２７よりも下層が示され、図２９は図２８よりも下層が示され、図３０は図２９よりも下層が示されている。図２７〜図３０に示されるＡ３−Ａ３線での断面図が図３１に対応している。なお、図３１では、ＳＯＩ基板１のうち、基板１ａと絶縁層１ｂとについては、図示を省略している。
【０１４４】
具体的には、図２７には、トランス形成領域における、配線Ｍ５と同層のパターンが示され、図２８には、トランス形成領域における、配線Ｍ４と同層のパターンが示されており、図２７および図２８には、トランスＴＲ３０１の一次側のコイル（コイルＣＬ３０１）のパターンが示されている。また、図２９には、トランス形成領域における、配線Ｍ２と同層のパターンが示され、また、図３０には、トランス形成領域における、配線Ｍ１と同層のパターンが示されており、図２９および図３０には、トランスＴＲ３０１の二次側のコイル（コイルＣＬ３０２）のパターンが示されている。
【０１４５】
第３検討例の場合、トランスＴＲ３０１の二次側のコイルＣＬ３０２は、第２配線層により形成されたコイル配線ＣＷ３０２と、第１配線層により形成されたコイル配線ＣＷ３０３と、コイル配線ＣＷ３０２，ＣＷ３０３間を電気的に接続するビア部Ｖ２とにより形成されている。ここで、コイルＣＬ３０２の構成は、上記コイルＣＬ２の構成とほぼ同様であり、コイル配線ＣＷ３０２は、上記コイル配線ＣＷ２と同様のパターンを有し、コイル配線ＣＷ３０３は、上記コイル配線ＣＷ３と同様のパターンを有している。このため、ここではコイルＣＬ３０２についての説明は省略する。
【０１４６】
第３検討例の場合、トランスＴＲ３０１の一次側のコイルＣＬ３０１は、２つの配線層により形成されており、具体的には、第５配線層により形成されたコイル配線ＣＷ３０１ａと、第４配線層により形成されたコイル配線ＣＷ３０１ｂと、コイル配線ＣＷ３０１ａ，ＣＷ３０１ｂ間を電気的に接続するビア部Ｖ５とにより、形成されている。平面視において、コイルＣＬ３０１の内側には、コイルＣＬ３０１の一端が接続されたパッドＰＤ１０１が配置されている。
【０１４７】
第３検討例の場合、一次コイル側のコイル配線ＣＷ３０１ａのパターンは、二次コイル側のコイル配線ＣＷ３０２と、基本的には同じであり、一次コイル側のコイル配線ＣＷ３０１ｂのパターンは、二次コイル側のコイル配線ＣＷ３０３と、基本的には同じである。このため、一次コイル側のコイルＣＬ３０１は、二次側のコイルＣＬ３０２と同様に、差動型のコイルとしての構成を有している。
【０１４８】
第３検討例の場合は、二次側のコイルＣＬ３０２だけでなく、一次コイル側のコイルＣＬ３０１も、平面視において交差部を有することになるため、二次側のコイルＣＬ３０２を２つの配線層（ここでは第１配線層および第２配線層）により形成するとともに、一次側のコイルＣＬ３０１も、他の２つの配線層（ここでは第５配線層および第４配線層）により形成しなければならない。なぜなら、コイルが平面視で交差部を有している場合には、そのコイルを１つの配線層のみによって形成すると、コイルが途中で短絡してしまい、コイルを形成できなくなるからである。
【０１４９】
このため、第３検討例の場合は、一次側のコイルＣＬ３０１と二次側のコイルＣＬ３０２のどちらも、それぞれ２つの配線層により形成する必要があるため、一次側のコイルＣＬ３０１と二次側のコイルＣＬ３０２との間の距離（厚み方向の間隔）が小さくなり、コイルＣＬ３０１とコイルＣＬ３０２との間に介在する絶縁層の厚みが小さくなる。このため、コイルＣＬ３０１とコイルＣＬ３０２との間の耐圧が低くなってしまう。
【０１５０】
それに対して、本実施の形態では、コイルＣＬ１は、平面視において交差する箇所（交差部）を有していないため、１つの配線層により形成することができる。このため、コイルＣＬ３０１を２つの配線層で形成した第３検討例の場合に比べて、コイルＣＬ１を１つの配線層で形成した本実施の形態の場合の方が、一次コイルと二次コイルとの間の距離（厚み方向の間隔）を大きくすることができ、一次コイルと二次コイルとの間に介在する絶縁層の厚み（合計厚み）を厚くすることができるため、一次コイルと二次コイルとの間の耐圧をより高くすることができる。
【０１５１】
例えば、第３検討例の場合は、図３１からわかるように、一次コイルと二次コイルとの間に介在する層間絶縁膜ＩＬ３，ＩＬ４により、一次コイルと二次コイルとの間の耐圧を確保しているが、本実施の形態の場合は、図１６から分かるように、一次コイルと二次コイルとの間に介在する層間絶縁膜ＩＬ３，ＩＬ４，ＩＬ５により、一次コイルと二次コイルとの間の耐圧を確保している。図３１の第３検討例の場合よりも、図１６の本実施の形態の方が、層間絶縁膜ＩＬ５の分だけ、一次コイルと二次コイルとの間の耐圧を高くすることができる。
【０１５２】
また、本実施の形態では、コイルＣＬ１は、１つの配線層により形成され、交差部を有していないため、コイルＣＬ１に関しては、差動動作を行うことができない。しかしながら、ノイズ耐性の向上のために差動動作が必要なのは、二次側のコイルであり、一次側のコイルについては、差動動作を行う必要はない。このため、本実施の形態では、二次側のコイルについては、直列に接続されたコイルＣＬ２ａ，ＣＬ２ｂを用いることで、差動動作を可能とし、それによってノイズ耐性を向上させることができる。一方、一次側のコイルについては、差動動作を用いないが、それによってノイズ耐性は低下しない。このため、一次側のコイルについては、１つの配線層により形成されて交差部を有していない１つのコイルＣＬ１を用いることができ、それによって、上述した一次コイル（ＣＬ１）と二次コイル（ＣＬ２ａ，ＣＬ２ｂ）との間の耐圧を高くする効果を享受することができる。
【０１５３】
また、本実施の形態では、コイルＣＬ１は、配線構造が含む複数の配線層のうちの最上層の配線層（ここでは第５配線層）により形成されていることが好ましい。これにより、コイルＣＬ１とコイルＣＬ２ａ，ＣＬ２ｂとの間の距離（厚み方向の間隔）を大きくすることができ、コイルＣＬ１とコイルＣＬ２ａ，ＣＬ２ｂとの間に介在する絶縁層の厚み（合計厚み）を厚くすることができるため、コイルＣＬ１とコイルＣＬ２ａ，ＣＬ２ｂとの間の耐圧を高めることができる。また、最上層の配線層（ここでは第５配線層）は、それよりも下層の配線層（ここでは第１〜第４配線層）よりも厚いため、コイルＣＬ１を最上層の配線層により形成することで、コイルＣＬ１の厚みを厚くすることができ、それによって、コイルＣＬ１の抵抗を抑制することができる。
【０１５４】
上述したように、トランスのゲインを大きくするには、一次コイルの抵抗を小さくすることが有効である。本実施の形態では、一次コイル（ＣＬ１）を最上層の配線層（ここでは第５配線層）により形成したことで、一次コイル（ＣＬ１）の厚みを厚くして、一次コイル（ＣＬ１）の抵抗を低くすることができ、それによって、ゲイン（信号伝搬性）を向上させることができる。
【０１５５】
また、本実施の形態では、平面視において、コイルＣＬ１（コイル配線ＣＷ１）の内側に、コイルＣＬ１の一端が接続されたパッド（パッド電極、ボンディングパッド）ＰＤ１が配置されていることが好ましい。
【０１５６】
本実施の形態とは異なり、パッドＰＤ１をコイルＣＬ１（コイル配線ＣＷ１）の内側に配置しなかった場合には、コイルＣＬ１（コイル配線ＣＷ１）の内側の端部を引き出すための引出配線（この引出配線はコイル配線ＣＷ１を平面視において横切る）を、コイルＣＬ１（コイル配線ＣＷ１）の下層に設ける必要が生じる。しかしながら、そのような引出配線を形成すると、その引出配線とコイルＣＬ２（コイル配線ＣＷ２）との間の絶縁耐圧がトランスの耐圧として支配的となり、トランスの耐圧が小さくなる虞がある。
【０１５７】
それに対して、本実施の形態では、パッドＰＤ１をコイルＣＬ１（コイル配線ＣＷ１）の内側に配置することで、引出配線（コイルＣＬ１の内側の端部を引き出すための引出配線）を形成せずに、コイルＣＬ１（コイル配線ＣＷ１）の内側の端部をパッドＰＤ１に接続することができる。そして、このパッドＰＤ１に接続した接続部材（後述のワイヤＢＷ１に対応）を経由して、コイルＣＬ１（コイル配線ＣＷ１）の内側の端部を送信回路ＴＸ１に電気的に接続することができる。このため、コイルＣＬ１（コイル配線ＣＷ１）とコイルＣＬ２（コイル配線ＣＷ２）との間に引出配線を形成しなくてよいため、コイルＣＬ１（コイル配線ＣＷ１）とコイルＣＬ２（コイル配線ＣＷ２）との間の絶縁耐圧がトランスの耐圧として支配的となり、トランスの耐圧を向上させることができる。
【０１５８】
また、本実施の形態では、ＳＯＩ基板１上に、複数の配線層を含む配線構造（多層配線構造）が形成されているが、コイルＣＬ２ａおよびコイルＣＬ２ｂは、配線構造が含む複数の配線層のうちの２つの配線層により形成されている。コイルＣＬ２ａとコイルＣＬ２ｂとが平面視において交差する交差部ＣＲが存在しているが、コイルＣＬ２ａおよびコイルＣＬ２ｂを２つの配線層により形成しているため、コイルＣＬ２ａとコイルＣＬ２ｂとが途中で短絡することなく、直列に接続された２つのコイルＣＬ２ａ，ＣＬ２ｂを的確に形成することができる。
【０１５９】
具体的には、コイルＣＬ２ａとコイルＣＬ２ｂとの交差部ＣＲでは、コイルＣＬ２ａは、２つの配線層（コイル配線ＣＷ２，ＣＷ３）のうちの一方のみが形成され、コイルＣＬ２ｂは、２つの配線層（コイル配線ＣＷ２，ＣＷ３）のうちの他方のみが形成されているようにする。これにより、コイルＣＬ２ａとコイルＣＬ２ｂとが途中で短絡することなく、直列に接続された２つのコイルＣＬ２ａ，ＣＬ２ｂを的確に形成することができる。
【０１６０】
このように、本実施の形態では、差動動作が不要な一次コイルは、交差部を有しないようにして１つの配線層により形成することで、一次コイル（ＣＬ１）と二次コイル（ＣＬ２ａ，ＣＬ２ｂ）と間の距離(厚み方向の間隔)を大きくし、それによって一次コイル（ＣＬ１）と二次コイル（ＣＬ２ａ，ＣＬ２ｂ）との間の耐圧を向上させている。一方、差動動作が好ましい二次コイルは、平面視で交差する交差部（ＣＲ）を有するようにして２つの配線層により形成することで、直列に接続された２つのコイルＣＬ２ａ，ＣＬ２ｂを同じ平面領域に配置させ、それによって、二次コイルの差動動作を可能にするとともに、トランスを形成するのに必要な平面領域を縮小させている。これにより、半導体装置の性能の向上と小型化とを両立させることができる。
【０１６１】
また、コイルＣＬ２ａとコイルＣＬ２ｂとは、巻き方向が互いに反対であり、平面視において、互いに線対称な平面形状を有していることが好ましい。これにより、コイルＣＬ２ａの自己インダクタンスと、コイルＣＬ２ｂの自己インダクタンスとを、ほぼ同じにすることができ、磁気結合したコイルＣＬ１，ＣＬ２ａの相互インダクタンスと、磁気結合したコイルＣＬ１，ＣＬ２ｂの相互インダクタンスとを、ほぼ同じにすることができる。これにより、差動動作を、より的確に行うことができる。
【０１６２】
また、コモンモードノイズは、二次コイルの抵抗にも依存し、二次コイルの抵抗が小さくなると、コモンモードノイズが小さくなる傾向にある。本実施の形態では、二次コイル（ＣＬ２ａ，ＣＬ２ｂ）を２つの配線層により形成することにより、二次コイル（ＣＬ２ａ，ＣＬ２ｂ）の抵抗を小さくして、コモンモードノイズを低減する効果も得られる。また、この観点で、コイルＣＬ２ａとコイルＣＬ２ｂは、交差部ＣＲは、１つの配線層（すなわちコイル配線ＣＷ２，ＣＷ３のうちの一方）により形成されているが、交差部ＣＲ以外は２つの配線層（すなわちコイル配線ＣＷ２，ＣＷ３の両方）により形成されていることが好ましい。これにより、二次コイル（ＣＬ２ａ，ＣＬ２ｂ）の抵抗をより低くして、コモンモードノイズをより低減させることができる。
【０１６３】
また、本実施の形態では、コイルＣＬ２ａとコイルＣＬ２ｂとの接続部（すなわち端子ＴＥ３）には、コイルＣＬ２ａ，ＣＬ２ｂを形成する２つの配線層よりも下層の引出配線ＨＷ１が電気的に接続されている。
【０１６４】
本実施の形態とは異なり、コイルＣＬ２ａ，ＣＬ２ｂを形成する２つの配線層よりも上層に引出配線ＨＷ１を形成した場合には、具体的にはコイル配線ＣＷ２よりも上層に引出配線ＨＷ１を形成した場合には、その引出配線ＨＷ１とコイルＣＬ１（コイル配線ＣＷ１）との間の絶縁耐圧がトランスの耐圧として支配的となり、トランスの耐圧が小さくなる虞がある。それに対して、本実施の形態では、コイルＣＬ２ａ，ＣＬ２ｂを形成する２つの配線層よりも下層に引出配線ＨＷ１を形成しているため、コイルＣＬ１（コイル配線ＣＷ１）とコイルＣＬ２（コイル配線ＣＷ２）との間の絶縁耐圧がトランスの耐圧として支配的となり、トランスの耐圧を向上させることができる。
【０１６５】
また、引出配線ＨＷ１からコイルＣＬ２ａとコイルＣＬ２ｂとの接続部（すなわち端子ＴＥ３）に固定電位が供給されることで、差動動作を的確に実行することができる。
【０１６６】
また、本実施の形態では、コイルＣＬ２（コイルＣＬ２ａ，ＣＬ２ｂ）を、最下層の配線層（第１配線層）と、それよりも１つ上層の配線層（第２配線層）とにより形成しているため、引出配線ＨＷ１を第１配線層よりも下層に形成している。他の形態として、コイルＣＬ２を第２配線層および第３配線層により形成した場合は、すなわち、コイル配線ＣＷ３が配線Ｍ２と同層に形成され、かつコイル配線ＣＷ２が配線Ｍ３と同層に形成されている場合は、引出配線ＨＷ１を第１配線層（配線Ｍ１）により形成することもできる。この場合、上記プラグＶ１ａは、上記ビア部Ｖ２と同工程で同層に形成されたビア部となる。更に他の形態として、コイルＣＬ２を第３配線層および第４配線層により形成した場合は、引出配線ＨＷ１を第２配線層（配線Ｍ２）により形成することもできる。この場合、上記プラグＶ１ａは、上記ビア部Ｖ３と同工程で同層に形成されたビア部となる。但し、本実施の形態のように、コイルＣＬ２を第１配線層および第２配線層により形成した場合は、コイルＣＬ１とコイルＣＬ２（コイルＣＬ２ａ，ＣＬ２ｂ）との間の距離（厚み方向の間隔）を大きくすることができ、コイルＣＬ１とコイルＣＬ２との間に介在する絶縁層の厚み（合計厚み）を厚くすることができるため、コイルＣＬ１とコイルＣＬ２との間の耐圧を、より高めることができる。
【０１６７】
また、コイルＣＬ２（コイルＣＬ２ａ，ＣＬ２ｂ）を、最下層の配線層（第１配線層）と、それよりも１つ上層の配線層（第２配線層）とにより形成している場合は、引出配線ＨＷ１は、ＭＩＳＦＥＴ３のゲート電極ＧＥと同層の導電パターン（導体パターン）により形成することができる。すなわち、引出配線ＨＷ１を、ＭＩＳＦＥＴ３のゲート電極ＧＥと同層に同工程で形成することができる。これにより、半導体装置の製造工程数を抑制することができる。
【０１６８】
また、コイルＣＬ２ａとコイルＣＬ２ｂとの接続部（すなわち端子ＴＥ３）は、ビア部（ここではプラグＶ１ａ）を介して引出配線ＨＷ１と電気的に接続されている。このため、引出配線ＨＷ１から、そのビア部（ここではプラグＶ１ａ）を介して、コイルＣＬ２ａとコイルＣＬ２ｂとの接続部（すなわち端子ＴＥ３）に固定電位を供給することができる。
【０１６９】
ここで、コイルＣＬ２ａとコイルＣＬ２ｂとの接続部（すなわち端子ＴＥ３）と、引出配線ＨＷ１とを電気的に接続するプラグＶ１ａ（ビア部）の位置について、図１４、図１５および図３２〜図３５を参照して更に説明する。
【０１７０】
図３２および図３３は、第１変形例の半導体装置（半導体チップＣＰ）の要部平面図であり、図３４および図３５は、第２変形例の半導体装置（半導体チップＣＰ）の要部平面図である。図３２および図３４は、上記図１４に対応するものであり、図３３および図３５は、上記図１５に対応するものである。このため、上記図１４と同様に、図３２および図３４においては、コイル配線ＣＷ３を実線で示すとともに斜線のハッチングを付し、引出配線ＨＷ１の形成位置を点線で示してあり、また、上記図１５と同様に、図３３および図３５においては、引出配線ＨＷ１を実線で示すとともにドットのハッチングを付し、コイル配線ＣＷ３の形成位置を点線で示してある。プラグＶ１ａの位置は、図１５、図３３および図３５に示してある。
【０１７１】
図３２および図３３に示される第１変形例の半導体装置が、上記図１２〜図２６に示される半導体装置と相違しているのは、引出配線ＨＷ１およびプラグＶ１ａの位置である。また、図３４および図３５に示される第２変形例の半導体装置が、上記図１２〜図２６に示される半導体装置と相違しているのは、引出配線ＨＷ１およびプラグＶ１ａの位置である。それ以外は、図３２および図３３に示される第１変形例の半導体装置と図３４および図３５に示される第２変形例の半導体装置とは、上記図１２〜図２６に示される半導体装置とほぼ同様の構成を有している。
【０１７２】
上記図１４および図１５の場合は、平面視において、直列に接続されたコイルＣＬ２ａとコイルＣＬ２ｂとにより構成されるコイルパターン（すなわちコイルＣＬ２）の中心を通る中心線（上記直線ＳＬ１に対応）上に、プラグＶ１ａが配置されている。
【０１７３】
なお、プラグＶ１ａは、コイルＣＬ２ａとコイルＣＬ２ｂとの接続部（すなわち端子ＴＥ３）と、引出配線ＨＷ１とを電気的に接続するビア部に対応している。また、直列に接続されたコイルＣＬ２ａとコイルＣＬ２ｂとにより構成されるコイルパターン（すなわちコイルＣＬ２）の中心を通る中心線は、上記直線ＳＬ１（上記図２３参照）に対応しており、図３２〜図３５においては、この直線ＳＬ１を一点鎖線で示してあり、図１４および図１５のＢ４−Ｂ４線は、平面視において、この直線ＳＬ１と一致している。
【０１７４】
直列に接続されたコイルＣＬ２ａとコイルＣＬ２ｂとを、平面視において互いに線対称な平面形状とした場合、図１４および図１５のように、コイル配線ＣＷ３と引出配線ＨＷ１とを電気的に接続するプラグＶ１ａを、直線ＳＬ１上（すなわちＢ４−Ｂ４線上）に配置することで、コイルＣＬ２ａとコイルＣＬ１との間の容量（結合容量）と、コイルＣＬ２ｂとコイルＣＬ１との間の容量（結合容量）とを、ほぼ同じにすることができる。これにより、差動動作をより的確に行うことができる。
【０１７５】
図３２および図３３の第１変形例の場合と、図３４および図３５の第２変形例の場合とでは、平面視において、直列に接続されたコイルＣＬ２ａとコイルＣＬ２ｂとにより構成されるコイルパターン（すなわちコイルＣＬ２）の中心を通る中心線（直線ＳＬ１に対応）からずれた位置に、プラグＶ１ａ（ビア部）が配置されている。
【０１７６】
コイルＣＬ２ａおよびコイルＣＬ２のそれぞれの平面形状によっては、コイルＣＬ２ａとコイルＣＬ１との間の容量と、コイルＣＬ２ｂとコイルＣＬ１との間の容量とをほぼ同じにするには、コイル配線ＣＷ３と引出配線ＨＷ１とを電気的に接続するプラグＶ１ａの位置を、直線ＳＬ１からずらさなければならない場合もあり得る。そのような場合には、例えば、図３２および図３３の第１変形例のように、引出配線ＨＷ１およびプラグＶ１ａの位置を、直線ＳＬ１よりも左側（図３２および図３３の左側）にずらしたり、あるいは、図３４および図３５の第２変形例のように、引出配線ＨＷ１およびプラグＶ１ａの位置を直線ＳＬ１よりも右側（図３４および図３５の右側）にずらすことができる。これにより、コイルＣＬ２ａとコイルＣＬ１との間の容量（結合容量）と、コイルＣＬ２ｂとコイルＣＬ１との間の容量（結合容量）とを、ほぼ同じにすることができ、差動動作をより的確に行うことができる。
【０１７７】
＜半導体パッケージの構成例について＞
次に、本実施の形態の半導体装置（半導体チップＣＰ）を用いた半導体パッケージの構成例について説明する。なお、半導体チップＣＰを半導体装置とみなすことができるが、半導体チップを内蔵する半導体パッケージを半導体装置とみなすこともできる。
【０１７８】
図３６は、本実施の形態の半導体パッケージ（半導体装置）ＰＫＧを示す断面図である。図３７は、半導体パッケージＰＫＧに内蔵された上記半導体チップＣＰのチップレイアウトの一例を示す平面図である。なお、図面を見やすくするために、図３７では、各トランスＴＲ１，ＴＲ２において、一次側のコイルＣＬ１と二次側のコイルＣＬ２（ＣＬ２ａ，ＣＬ２ｂ）とをずらして描いてあるが、実際には、各トランスＴＲ１，ＴＲ２において、一次側のコイルＣＬ１と二次側のコイルＣＬ２（ＣＬ２ａ，ＣＬ２ｂ）とは、平面視において重なっている。また、図３７では、後述のワイヤＢＷ１は示してあるが、後述のワイヤＢＷ２は示していない。
【０１７９】
図３６に示される半導体パッケージＰＫＧは、上記半導体チップＣＰを含む半導体パッケージである。以下、半導体パッケージＰＫＧの構成について、具体的に説明する。
【０１８０】
図３６に示される半導体パッケージＰＫＧは、半導体チップＣＰと、半導体チップＣＰを搭載するダイパッドＤＰと、導電体からなる複数のリードＬＤと、導電性接続部材である複数のボンディングワイヤ（以下、ワイヤと称す）ＢＷと、これらを封止する封止樹脂部ＭＲと、を有している。
【０１８１】
封止樹脂部（封止部、封止樹脂、封止体）ＭＲは、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。封止樹脂部ＭＲにより、半導体チップＣＰ、ダイパッドＤＰ、複数のリードＬＤおよび複数のワイヤＢＷが封止され、電気的および機械的に保護される。封止樹脂部ＭＲは、その厚さと交差する平面形状（外形形状）は例えば矩形（四角形）とすることができる。
【０１８２】
半導体チップＣＰの素子形成側の主面である半導体チップＣＰの表面には、複数のパッド（パッド電極、ボンディングパッド）ＰＤが形成されている。半導体チップＣＰの各パッドＰＤは、半導体チップＣＰの内部に形成された回路または素子に電気的に接続されている。なお、半導体チップＣＰにおいて、パッドＰＤが形成された側の主面を半導体チップＣＰの表面と呼び、それとは反対側の主面を、半導体チップＣＰの裏面と呼ぶものとする。
【０１８３】
半導体チップＣＰが有する複数のパッドＰＤは、パッドＰＤ１，ＰＤ２，ＰＤ３を含んでいる。半導体チップＣＰは、トランスＴＲ１用のパッドＰＤ１と、トランスＴＲ２用のパッドＰＤ１と、送信回路ＴＸ１用のパッドＰＤ２と、送信回路ＴＸ２用のパッドＰＤ２と、複数のパッドＰＤ３とを有している。
【０１８４】
トランスＴＲ１用のパッドＰＤ１は、半導体チップＣＰにおいて、トランスＴＲ１用の上記コイルＣＬ１の内側に配置されて、トランスＴＲ１用の上記コイルＣＬ１の一端に電気的に接続されている。また、トランスＴＲ２用のパッドＰＤ１は、半導体チップＣＰにおいて、トランスＴＲ２用の上記コイルＣＬ１の内側に配置されて、トランスＴＲ２用の上記コイルＣＬ１の一端に電気的に接続されている。
【０１８５】
送信回路ＴＸ１用のパッドＰＤ２は、半導体チップＣＰの内部配線を介して、上記送信回路ＴＸ１に電気的に接続されている。また、送信回路ＴＸ２用のパッドＰＤ２は、半導体チップＣＰの内部配線を介して、上記送信回路ＴＸ２に電気的に接続されている。
【０１８６】
半導体チップＣＰの複数のパッドＰＤ３は、それぞれ、半導体チップＣＰの内部配線を介して、上記制御回路ＣＣまたは上記制御回路ＤＲに電気的に接続されている。
【０１８７】
半導体チップＣＰは、半導体チップＣＰの表面が上方を向くように、チップ搭載部であるダイパッドＤＰの上面上に搭載（配置）され、半導体チップＣＰの裏面がダイパッドＤＰの上面にダイボンド材（接着材）ＤＢを介して接着されて固定されている。
【０１８８】
リードＬＤは、導電体で形成されており、好ましくは銅（Ｃｕ）または銅合金などの金属材料からなる。各リードＬＤは、リードＬＤのうちの封止樹脂部ＭＲ内に位置する部分であるインナリード部と、リードＬＤのうちの封止樹脂部ＭＲ外に位置する部分であるアウタリード部とからなり、リードＬＤのアウタリード部は、封止樹脂部ＭＲの側面から封止樹脂部ＭＲ外に突出している。隣り合うリードＬＤのインナリード部間は、封止樹脂部ＭＲを構成する材料により満たされている。各リードＬＤのアウタリード部は、半導体パッケージＰＫＧの外部接続用端子部（外部端子）として機能することができる。各リードＬＤのアウタリード部は、アウタリード部の端部近傍の下面が封止樹脂部ＭＲの下面よりも若干下に位置するように折り曲げ加工されている。
【０１８９】
半導体チップＣＰの各パッドＰＤ３は、各リードＬＤのインナリード部に、ワイヤＢＷを介して電気的に接続されている。すなわち、各パッドＰＤ３に、ワイヤＢＷの一端が接続され、そのワイヤＢＷの他端が、リードＬＤのインナリード部に接続されている。
【０１９０】
また、半導体チップＣＰのトランスＴＲ１用のパッドＰＤ１は、ワイヤＢＷを介して、送信回路ＴＸ１用のパッドＰＤ２と電気的に接続されている。すなわち、トランスＴＲ１用のパッドＰＤ１にワイヤＢＷの一端が接続され、そのワイヤＢＷの他端が、送信回路ＴＸ１用のパッドＰＤ２に接続されている。
【０１９１】
また、半導体チップＣＰのトランスＴＲ２用のパッドＰＤ１は、ワイヤＢＷを介して、送信回路ＴＸ２用のパッドＰＤ２と電気的に接続されている。すなわち、トランスＴＲ２用のパッドＰＤ１にワイヤＢＷの一端が接続され、そのワイヤＢＷの他端が、送信回路ＴＸ２用のパッドＰＤ２に接続されている。
【０１９２】
なお、パッドＰＤ１とパッドＰＤ２とを電気的に接続するワイヤＢＷを、符号ＢＷ１を付してワイヤＢＷ１と称し、パッドＰＤ３とリードＬＤとを電気的に接続するワイヤＢＷを、符号ＢＷ２を付してワイヤＢＷ２と称することとする。
【０１９３】
このため、半導体パッケージＰＫＧが含む複数のワイヤＢＷは、複数のパッドＰＤ３と複数のリードＬＤとの間をそれぞれ電気的に接続する複数のワイヤＢＷ２と、トランスＴＲ１用のパッドＰＤ１と送信回路ＴＸ１用のパッドＰＤ２とを電気的に接続するワイヤＢＷ１と、トランスＴＲ２用のパッドＰＤ１と送信回路ＴＸ２用のパッドＰＤ２とを電気的に接続するワイヤＢＷ１と、を含んでいる。
【０１９４】
図３８は、半導体パッケージのＰＫＧの一部を示す断面図であり、上記図３に対応する断面が示されている。なお、図３８では、半導体チップＣＰおよびワイヤＢＷ１を示しているが、ダイボンド材ＤＢ、ダイパッドＤＰ、および封止樹脂部ＭＲについては、図示を省略している。図３８には、コイルＣＬ１の内側に配置されたパッドＰＤ１と、内部配線を介して送信回路に電気的に接続されたパッドＰＤ２とが、ワイヤＢＷ１を介して電気的に接続された状態が示されている。
【０１９５】
ワイヤＢＷは、導電性の接続部材であるが、より特定的には導電性のワイヤであり、例えば金（Ａｕ）線または銅（Ｃｕ）線などの金属細線からなる。ワイヤＢＷは、封止樹脂部ＭＲ内に封止されており、封止樹脂部ＭＲから露出されない。
【０１９６】
なお、上述したように、送信回路ＴＸ１およびトランスＴＲ２は、上記低電圧回路領域ＲＧ１に配置され、送信回路ＴＸ２およびトランスＴＲ１は、上記高電圧回路領域ＲＧ２に配置されている。このため、半導体チップＣＰにおいて、送信回路ＴＸ１用のパッドＰＤ２は、上記低電圧回路領域ＲＧ１に配置され、トランスＴＲ１用のパッドＰＤ１は、上記高電圧回路領域ＲＧ２に配置され、送信回路ＴＸ２用のパッドＰＤ２は、上記高電圧回路領域ＲＧ２に配置され、トランスＴＲ２用のパッドＰＤ１は、上記低電圧回路領域ＲＧ１に配置されている。
【０１９７】
このため、トランスＴＲ１の一次コイル（コイルＣＬ１）の一端は、トランスＴＲ１用のパッドＰＤ１と送信回路ＴＸ１用のパッドＰＤ２との間を接続するワイヤＢＷ１と、送信回路ＴＸ１用のパッドＰＤ２と送信回路ＴＸ１との間を接続する内部配線と、を介して、送信回路ＴＸ１に電気的に接続されている。また、トランスＴＲ１の一次コイル（コイルＣＬ１）の他端は、半導体チップＣＰの内部配線を介して、送信回路ＴＸ１に電気的に接続されている。また、トランスＴＲ１の二次コイル（コイルＣＬ２ａ，ＣＬ２ｂ）は、半導体チップＣＰの内部配線を介して、受信回路ＲＸ１に電気的に接続されている。
【０１９８】
また、トランスＴＲ２の一次コイル（コイルＣＬ１）の一端は、トランスＴＲ２用のパッドＰＤ１と送信回路ＴＸ２用のパッドＰＤ２との間を接続するワイヤＢＷ１と、送信回路ＴＸ２用のパッドＰＤ２と送信回路ＴＸ２との間を接続する内部配線と、を介して、送信回路ＴＸ２に電気的に接続されている。また、トランスＴＲ２の一次コイル（コイルＣＬ１）の他端は、半導体チップＣＰの内部配線を介して、送信回路ＴＸ２に電気的に接続されている。また、トランスＴＲ２の二次コイル（コイルＣＬ２ａ，ＣＬ２ｂ）は、半導体チップＣＰの内部配線を介して、受信回路ＲＸ２に電気的に接続されている。
【０１９９】
半導体パッケージＰＫＧは、例えば次のようにして製造することができる。すなわち、まず、ダイパッドＤＰと複数のリードＬＤとがフレーム枠に連結されたリードフレームを用意し、ダイボンディング工程を行って、このリードフレームのダイパッドＤＰ上にダイボンド材ＤＢを介して半導体チップＣＰを搭載して接合する。それから、ワイヤボンディング工程を行う。これにより、半導体チップＣＰの複数のパッドＰＤ３は、複数のリードＬＤと複数のワイヤＢＷを介して電気的に接続される。また、半導体チップＣＰの各パッドＰＤ１は、対応するパッドＰＤ２とワイヤＢＷを介して電気的に接続される。それから、樹脂封止工程を行って、半導体チップＣＰ、ダイパッドＤＰ、複数のリードＬＤおよび複数のワイヤＢＷを封止する封止樹脂部ＭＲを形成する。それから、それぞれのインナリード部が封止樹脂部ＭＲに封止されている複数のリードＬＤをリードフレームのフレーム枠から切断して分離してから、複数のリードＬＤのアウタリード部を折り曲げ加工する。このようにして、半導体パッケージＰＫＧを製造することができる。
【０２００】
ここで、半導体パッケージＰＫＧが搭載される製品用途例について説明する。例えば、自動車、洗濯機などの家電機器のモータ制御部、スイッチング電源、照明コントローラ、太陽光発電コントローラ、携帯電話器、あるいはモバイル通信機器などがある。
【０２０１】
例えば、自動車用途としては、半導体チップＣＰの低電圧回路領域ＲＧ１の回路（制御回路ＣＣ）に供給されれる電源電圧は、例えば５Ｖ程度である。一方、制御回路（駆動回路）ＤＲの駆動対象のスイッチの電源電圧は、例えば６００Ｖ〜１０００Ｖもしくはそれ以上の高電圧であり、スイッチのオン時には、この高電圧が半導体チップＣＰの高電圧回路領域ＲＧ２に供給され得る。
【０２０２】
なお、ここでは、半導体パッケージＰＫＧのパッケージ形態として、ＳＯＰ（Small Outline Package)の場合を例に挙げて説明したが、ＳＯＰ以外にも適用可能である。
【０２０３】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【０２０４】
１  ＳＯＩ基板
１ａ  基板
１ｂ  絶縁層
１ｃ  半導体層
２  素子分離領域
３  ＭＩＳＦＥＴ
ＢＷ，ＢＷ１，ＢＷ２  ワイヤ
ＣＣ  制御回路
ＣＬ１，ＣＬ２ａ，ＣＬ２ｂ，ＣＬ２，ＣＬ１１，ＣＬ１２，ＣＬ２１，ＣＬ２２，ＣＬ１０１、ＣＬ１０２，ＣＬ２０１ａ，ＣＬ２０１ｂ，ＣＬ２０２ａ，ＣＬ２０２ｂ，ＣＬ３０１，ＣＬ３０２  コイル
ＣＰ  半導体チップ
ＣＲ  交差部
ＣＷ１，ＣＷ２，ＣＷ３，ＣＷ３０１ａ，ＣＷ３０１ｂ，ＣＷ３０２，ＣＷ３０３  コイル配線
ＤＢ  ダイボンド材
ＤＰ  ダイパッド
ＤＲ  制御回路
ＧＥ  ゲート電極
ＨＷ１  引出配線
ＩＬ１，ＩＬ２，ＩＬ３，ＩＬ４，ＩＬ５  層間絶縁膜
ＬＤ  リード
ＬＯＤ  負荷
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５  配線
ＭＲ  封止樹脂部
ＯＰ  開口部
ＰＡ  保護膜
ＰＤ，ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ２０１ａ，ＰＤ２０１ｂ  パッド
ＰＫＧ  半導体パッケージ
ＲＧ１  低電圧回路領域
ＲＧ１ａ  周辺回路形成領域
ＲＧ１ｂ  トランス形成領域
ＲＧ２  高電圧回路領域
ＲＧ２ａ  周辺回路形成領域
ＲＧ２ｂ  トランス形成領域
ＲＸ１，ＲＸ２  受信回路
ＳＧ１，ＳＧ２，ＳＧ３，ＳＧ４  信号
ＳＬ１  直線
ＴＥ１  端子
ＴＲ１，ＴＲ２  トランス
ＴＸ１，ＴＸ２  送信回路
Ｖ１，Ｖ１ａ  プラグ
Ｖ２，Ｖ２ａ，Ｖ３，Ｖ４，Ｖ５  ビア部
【図１】
2017098334.tif 000003
【図２】
2017098334.tif 000004
【図３】
2017098334.tif 000005
【図４】
2017098334.tif 000006
【図５】
2017098334.tif 000007
【図６】
2017098334.tif 000008
【図７】
2017098334.tif 000009
【図８】
2017098334.tif 000010
【図９】
2017098334.tif 000011
【図１０】
2017098334.tif 000012
【図１１】
2017098334.tif 000013
【図１２】
2017098334.tif 000014
【図１３】
2017098334.tif 000015
【図１４】
2017098334.tif 000016
【図１５】
2017098334.tif 000017
【図１６】
2017098334.tif 000018
【図１７】
2017098334.tif 000019
【図１８】
2017098334.tif 000020
【図１９】
2017098334.tif 000021
【図２０】
2017098334.tif 000022
【図２１】
2017098334.tif 000023
【図２２】
2017098334.tif 000024
【図２３】
2017098334.tif 000025
【図２４】
2017098334.tif 000026
【図２５】
2017098334.tif 000027
【図２６】
2017098334.tif 000028
【図２７】
2017098334.tif 000029
【図２８】
2017098334.tif 000030
【図２９】
2017098334.tif 000031
【図３０】
2017098334.tif 000032
【図３１】
2017098334.tif 000033
【図３２】
2017098334.tif 000034
【図３３】
2017098334.tif 000035
【図３４】
2017098334.tif 000036
【図３５】
2017098334.tif 000037
【図３６】
2017098334.tif 000038
【図３７】
2017098334.tif 000039
【図３８】
2017098334.tif 000040