(57)【要約】【課題】半導体装置の厚さを薄くする。【解決手段】本実施形態の半導体装置は、第一の面、及び前記第一の面と反対の面であり、第一凹部が設けられた第二の面を有する第一基板と、前記第一の面の上に配置された第一導電層と、前記第一凹部の内側に配置され、前記第一導電層に到達する第一コンタクトと、を有する第一の半導体チップと、前記第二の面と対向した第三の面、及び前記第三の面と反対の面である第四の面を有する第二基板と、前記第三の面の上に配置された第二コンタクトと、を有する第二の半導体チップと、前記第一コンタクト及び前記第二コンタクトとの間に配置され、前記第二の面と交差する方向から見て前記第一凹部と重なる領域に配置され、合金を含む第一接続部と、を有する。【選択図】図２
2017224690.tif 000002
【特許請求の範囲】
【請求項１】
第一の面、及び前記第一の面と反対の面であり、第一凹部が設けられた第二の面を有す
る第一基板と、前記第一の面の上に配置された第一導電層と、前記第一凹部の内側に配置
され、前記第一導電層に到達する第一コンタクトと、を有する第一の半導体チップと、
前記第二の面と対向した第三の面、及び前記第三の面と反対の面である第四の面を有す
る第二基板と、前記第三の面の上に配置された第二コンタクトと、を有する第二の半導体
チップと、
前記第一コンタクト及び前記第二コンタクトとの間に配置され、前記第二の面と交差す
る方向から見て前記第一凹部と重なる領域に配置され、合金を含む第一接続部と、
を有する半導体装置。
【請求項２】
前記第二の半導体チップは、前記第三の面に第二導電層を有し、前記第四の面に第二凹
部が設けられ、前記第二凹部の上から前記第二導電層に到達して配置された前記第二コン
タクトをさらに有する
請求項１記載の半導体装置。
【請求項３】
前記第二コンタクトと前記第二導電層とが電気的に接続している
請求項２記載の半導体装置。
【請求項４】
前記第一凹部の前記第一基板の厚さは、前記第一基板の最も長い厚さの半分よりも厚い
請求項１記載の半導体装置。
【請求項５】
前記第一接続部は、前記第二の面と平行な方向から見て、前記第一凹部と重なって配置
される請求項１記載の半導体装置。
【請求項６】
前記第一接続部は、前記第二の面と平行な方向から見て、前記第一基板と重なって配置
される請求項１記載の半導体装置。
【請求項７】
前記第一接続部は、前記第二の面と平行な方向から見て、前記第一基板と重ならずに配
置される請求項１記載の半導体装置。
【請求項８】
前記合金は、錫、金、ニッケル、銅を含む請求項１〜７何れか一項記載の半導体装置。
【請求項９】
第一の面、及び前記第一の面と反対の第二の面を有する第一基板の前記第一の面の上に
第一導電層を形成する工程と、
前記第一基板の前記第二の面に第一側面及び第一底面を有する凹部を形成する工程と、
前記凹部の内部に、前記第一の面に到達するコンタクトホールを形成する工程と、
前記コンタクトホールの第二側面及び第二底面に第一絶縁層を形成する工程と、
前記コンタクトホールの前記第二底面に形成された前記第一絶縁層の少なくとも一部を
エッチング加工し、前記コンタクトホールの前記第二底面を前記第一導電層に到達させる
工程と、
前記第一絶縁層及び前記第一導電層の上に、第二導電層を形成する工程と、
前記第二導電層の上に、少なくとも前記凹部の一部と前記凹部の外側の領域の一部にマ
スクパターンを形成する工程と、
前記マスクパターンをマスクとして、前記第二導電層の上に、前記凹部の第一底面の上
方まで第三導電層を形成する工程と、
前記マスクパターンをマスクとして、前記第三導電層の上に、第四導電層を形成する工
程と、
前記第四導電層をマスクとして、前記第二導電層を除去する工程と、
を備える半導体装置の製造方法。
【請求項１０】
前記第三導電層及び前記第四導電層は、前記第二の面と交差する方向からみて、前記第
一底面と重なって配置される
請求項９記載の半導体装置の製造方法。
【請求項１１】
前記第三導電層及び前記第四導電層は、前記第二の面と交差する方向からみて、前記凹
部と重なる領域にのみ配置される
請求項９記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置において、基板貫通する電極を設ける場合がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３０７０５７号公報
【特許文献２】特開２００９−１４７２１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置の厚さを薄くする。
【課題を解決するための手段】
【０００５】
本実施形態の半導体装置は、第一の面、及び前記第一の面と反対の面であり、第一凹部
が設けられた第二の面を有する第一基板と、前記第一の面の上に配置された第一導電層と
、前記第一凹部の内側に配置され、前記第一導電層に到達する第一コンタクトと、を有す
る第一の半導体チップと、前記第二の面と対向した第三の面、及び前記第三の面と反対の
面である第四の面を有する第二基板と、前記第三の面の上に配置された第二コンタクトと
、を有する第二の半導体チップと、前記第一コンタクト及び前記第二コンタクトとの間に
配置され、前記第二の面と交差する方向から見て前記第一凹部と重なる領域に配置され、
合金を含む第一接続部と、を有する。
【図面の簡単な説明】
【０００６】
【図１】第一実施形態に係る半導体装置を示した模式的な断面図。
【図２】第一実施形態に係る半導体装置の半導体チップ間の接続部の拡大図を示した模式的な断面図。
【図３】第一実施形態に係る半導体装置の製造方法を示した模式的な断面図。
【図４】第一実施形態に係る半導体装置の製造方法を示した模式的な断面図。
【図５】第一実施形態に係る半導体装置の製造方法を示した模式的な断面図。
【図６】第一実施形態に係る半導体装置の製造方法を示した模式的な断面図。
【図７】第一実施形態に係る半導体装置の製造方法を示した模式的な断面図。
【図８】第一実施形態に係る半導体装置の製造方法を示した模式的な断面図。
【図９】第一実施形態に係る半導体装置の製造方法を示した模式的な断面図。
【図１０】第一実施形態に係る半導体装置の製造方法を示した模式的な断面図。
【図１１】第一実施形態に係る半導体装置の製造方法を示した模式的な断面図。
【図１２】第一実施形態に係る半導体装置の製造方法を示した模式的な断面図。
【図１３】第一実施形態に係る半導体装置の製造方法を示した模式的な断面図。
【図１４】第一実施形態に係る半導体装置の製造方法を示した模式的な断面図。
【図１５】第二実施形態に係る半導体装置の半導体チップ間の接続部の拡大図を示した模式的な断面図。
【図１６】第三実施形態に係る半導体装置の半導体チップ間の接続部の拡大図を示した模式的な断面図。
【発明を実施するための形態】
【０００７】
以下、図面を参照して実施形態について説明する。以下の説明において、略同一の機能
及び構成要素については、同一符号を付す。
【０００８】
（第１実施形態）
図１は、本実施形態に係る半導体装置１０を説明する模式的な平面図である。
【０００９】
図１に示されるように、半導体装置１０は、基板２０、半導体チップ３０ａ〜３０ｃを
有する。
【００１０】
基板２０は、例えば表面や内部に配線層（図示しない）を設けた絶縁樹脂配線基板やセ
ラミックス配線基板などである。具体的には、例えば、ガラスーエポキシ樹脂を使用した
プリント配線板等が用いられる。または、シリコンインターポーザやリードフレーム等を
用いてもよい。
【００１１】
基板２０上には、基板２０側から順に半導体チップ３０ａ〜３０ｃが配置される。なお
、半導体チップ３０ａ〜３０ｃの区別を特に要しない場合は、単に半導体チップ３０と称
する。
【００１２】
半導体チップ３０ａ〜３０ｃは同じ内部構造を有する半導体チップでもよいし、別の内
部構造を有する半導体チップでもよい。また、図１では、各半導体チップ３０の大きさは
略等しく記載されているが、これに限られない。
【００１３】
基板２０と半導体チップ３０ａの間には、接続部４０ａが配置される。基板２０と半導
体チップ３０ａは、接続部４０ａを介して電気的に接続する。同様に、半導体チップ３０
ａと半導体チップ３０ｂとの間には接続部４０ｂが配置される。半導体チップ３０ａと半
導体チップ３０ｂとは、接続部４０ｂを介して電気的に接続する。半導体チップ３０ａと
半導体チップ３０ｂとの間には接続部４０ｂが配置される。半導体チップ３０ｂと半導体
チップ３０ｃとは、接続部４０ｃを介して電気的に接続する。なお、接続部４０ａ〜４０
ｃの区別を特に要しない場合は、単に接続部４０と称する。
【００１４】
半導体チップ３０ｃの半導体チップ３０ｂ側と反対の面には、ボンディングワイヤ５０
が接続される。ボンディングワイヤ５０は、基板２０と接続する。つまり、ボンディング
ワイヤ５０を介して、半導体チップ３０ｃと基板２０は電気的に接続する。
【００１５】
基板２０上には、半導体チップ３０ａ〜３０ｃ、接続部４０ａ〜４０ｃ、ボンディング
ワイヤ５０を一体として封止する封止層６０が配置される。
【００１６】
図２は、接続部４０の一例として、接続部４０ｂを説明するための断面図である。つま
り、図２は、接続部４０ｂとその周囲の半導体チップ３０ａ及び３０ｂの拡大図を示した
模式的な断面図である。
【００１７】
まず、半導体チップ３０ａの構成について説明する。
【００１８】
半導体チップ３０ａは、半導体基板１１０を有する。
【００１９】
半導体基板１１０は、第一の面１１５ａ及び第二の面１１５ｂを有する。第一の面１１
５ａは、図１の基板２０側の面である。第二の面１１５ｂは、第一の面１１５ａの反対側
の面である。
【００２０】
第一の面１１５ａ側には、第一導電層１２０が配置される。第一導電層１２０上には、
第一コンタクト１３０が第一導電層１２０と電気的に接続して配置される。第一コンタク
ト１３０上には、第二導電層１４０が第一コンタクト１３０と電気的に接続して配置され
る。第二導電層１４０上には、第二コンタクト１５０が第二導電層１４０と電気的に接続
して配置される。第二コンタクト１５０上には、第三導電層１６０が第二コンタクト１５
０と電気的に接続して配置される。第三導電層１６０上には、第三コンタクト１７０が第
三導電層１６０と電気的に接続して配置される。第三コンタクト１７０上には、第四導電
層１８０が第三コンタクト１７０と電気的に接続して配置される。第四導電層１８０上に
は、第四コンタクト１９０が配置される。第四コンタクト１９０は、接続部４０ａを介し
て、図示しない基板２０と電気的に接続する。
【００２１】
つまり、第一導電層１２０は、コンタクト、導電層、及び接続部４０ａを介して図示し
ない基板２０と電気的に接続する。
【００２２】
第一の面１１５ａ上であって、第一導電層１２０、第二導電層１４０、第三導電層１６
０、第四導電層１８０、第一コンタクト１３０、第二コンタクト１５０、第三コンタクト
１７０、第四コンタクト１９０の周りには、第一絶縁層２２０が配置される。
【００２３】
第一絶縁層２２０上であって、第四コンタクト１９０の周りには、第二絶縁層２３０が
配置される。
【００２４】
第一導電層１２０、第二導電層１４０、第三導電層１６０、第四導電層１８０、第一コ
ンタクト１３０、第二コンタクト１５０、第三コンタクト１７０は、例えば、不純物をド
ープしたポリシコン、チタン、窒化チタン、タンタル、窒化タンタル、アルミニウム、タ
ングステン、銅、金属とシリコンの化合物等の、一つ又は複数の層を含む。
【００２５】
第一絶縁層２２０は、シリコン酸化物、シリコン窒化部、等の任意の絶縁膜を含む。第
二絶縁層２３０は、ポリイミドを含む。
【００２６】
第四コンタクト１９０は、例えば、ニッケルや銅を含む。また、金や錫などが含まれて
いてもよい。
【００２７】
第二の面１１５ｂ側には、凹部３００が形成される。凹部３００は、側面３０５ａ及び
底面３０５ｂを有する。凹部３００は、第二の面１１５ｂ側に形成された窪みである。ま
たは、凹部３００は、凹部３００の外側に比べて、半導体基板１１０の厚さが薄い領域で
ある。さらに、別の言い方をすれば、凹部３００は、第二の面１１５ｂよりもその表面の
高さが低く形成された領域である。また、半導体基板１１０の機械的強度を保つため、底
面３０５ｂの半導体基板１１０の厚さは少なくとも、半導体基板１１０の最も長い厚さの
半分以上である。なお、ここでの厚さとは、半導体基板１１０の第一の面又は第二の面に
直行する方向の長さをいう。
【００２８】
凹部３００の内側には、第一貫通ホール３１０が形成される。第一貫通ホール３１０は
、凹部３００から半導体基板１１０を貫通して形成される。つまり、第一貫通ホール３１
０は、第一の面１１５ａ上に形成された第一絶縁層２２０に到達して形成されている。
【００２９】
少なくとも第二の面１１５ｂ、側面３０５ａ、底面３０５ｂ、及び第一貫通ホール３１
０の側面には、第三絶縁層３２０が配置される。
【００３０】
第三絶縁層３２０上であって、少なくとも第一導電層１２０の一部、第一貫通ホール３
１０の内側及び底面３０５ｂの直上の領域の一部には、第八導電層３３０が配置される。
つまり、第八導電層３３０は、第一導電層１２０と電気的に接続する。
【００３１】
第八導電層３３０上であって、少なくとも第一貫通ホール３１０の内側及び底面３０５
ｂの直上の領域の一部には、第九導電層３５０が配置される。なお、第九導電層３５０は
、その内部に中空（ボイド）を有していてもよい。ここで、直上とは、第二の面１１５ｂ
と交差、例えば直行する方向から見て、重なることを意味している。
【００３２】
第九導電層３５０上には、接続部４０ｂが配置される。接続部４０ｂは、半導体チップ
３０ｂの第四コンタクト１９０’に接続する。第一導電層１２０は、第八導電層３３０、
第九導電層３５０、接続部４０ｂを介して半導体チップ３０ｂに電気的に接続する。
【００３３】
第三絶縁層３２０は、例えばシリコン酸化物を含む。第八導電層３３０は、例えば、チ
タン、銅、の積層膜、又はチタン、ニッケルの積層膜を用いる。第九導電層３５０は、例
えば、銅、やニッケルを含む。第九導電層は、錫や金を含んでもよい。
【００３４】
接続部４０ａ又は４０ｂは、例えば、ニッケル、金、錫、銅等を含む合金である。
【００３５】
ここで、第八導電層３３０及び第九導電層３５０、接続部４０ｂは、半導体基板１１０
の第一の面１１５ａ側から見て、凹部３００と重なる領域に配置される。つまり、第一の
面１１５ａ側からみて、接続部４０ｂは、凹部３００と重なる領域に配置される。また、
第二の面１１５ｂと平行な方向から見て、接続部４０ｂは、図２に示されるように、第三
絶縁層３２０と一部が重なり、半導体基板１１０とは重ならずに配置される。
【００３６】
半導体チップ３０ｂの構成も、およそ半導体チップ３０ａの構成と同じとしてもよい。
そのため、詳細な説明は省略する。なお、図２においては、半導体チップ３０ｂの構成要
素は、ダッシュを付して、記載されている。
【００３７】
（第一実施形態の製造方法）
以下、図３〜図１４を参照して、第一実施形態の製造方法を説明する。
【００３８】
まず、図３までの工程について説明する。なお、図３は、半導体チップ３０ａが個片化
される前の半導体ウェハ３５の断面図であって、接続部４０ｂが形成される領域の拡大図
である。なお、半導体ウェハ３５は、トランジスタ等の集積回路が形成されている第一の
面１１５ａとその反対側の第二の面１１５ｃを有する。
【００３９】
半導体基板１１０の第一の面１１５ａ上に、第一導電層１２０、第一コンタクト１３０
、第二導電層１４０、第二コンタクト１５０、第三導電層１６０、第三コンタクト１７０
、第四導電層１８０を形成する。これらのコンタクト及び導電層は、スパッタ、ＣＶＤ（
Chemical Vapor Deposition）、リソグラフィー、ＲＩＥ(Reactive Ion Etching)、ＣＭ
Ｐ（Chemical Mechanical Polishing）等の方法を組み合わせて形成される。これらのコ
ンタクト及び導電層は、例えば、不純物をドープしたポリシコン、チタン、窒化チタン、
タンタル、窒化タンタル、アルミニウム、タングステン、銅、金属とシリコンの化合物等
の、一つ又は複数の層を含む。また、幾つかのコンタクト及び導電層は、複数の層を同時
に形成してもよい。
【００４０】
上記のコンタクト及び導電層の周りには、第一絶縁層２２０が形成される。第一絶縁層
２２０は、一度に形成する必要はなく、何層かの積層として形成されてもよい。第一絶縁
層２２０は、シリコン窒化物やシリコン酸化物を用いて形成される。第一絶縁層２２０は
、ＰＣＶＤ（Plasma Chemical Vapor Deposition）やＬＰＣＶＤ（Low Pressure Chemica
l Vapor Deposition）等の方法により形成される。
【００４１】
第一絶縁層２２０上には、例えばポリイミドを含んだ第二絶縁層２３０が形成される。
【００４２】
その後、第二絶縁層２３０上に、リソグラフィー等により、図示しないマスクパターン
が形成される。このマスクパターンをマスク材としたＲＩＥを用いて、第四導電層１８０
に到達してコンタクトホールが形成される。その後、マスクパターンはアッシング等によ
り除去される。
【００４３】
コンタクトホールに、例えば、チタン、窒化チタン、タンタル、窒化タンタル、又はこ
れらの積層膜を含んだバリアメタル層が形成される。バリアメタル層の内側に、ニッケル
、又は銅を含んだ第五導電層が形成される。なお、バリアメタル層と第五導電層は後述す
る通り、第四コンタクト１９０となる。
【００４４】
第五導電層の上に第六導電層２００が形成される。第六導電層２００は、例えばニッケ
ルや銅が用いられる。なお、第五導電層と第六導電層は同じ種類の金属を用いてもよいし
、第六導電層を省略しても構わない。
【００４５】
第六導電層２００の上に第七導電層２１０が形成される。第七導電層２１０は、例えば
金が用いられる。
【００４６】
第七導電層２１０の上にリソグラフィー等により、図示しないマスクパターンが形成さ
れる。このマスクパターンをマスク材としたＲＩＥを用いて、バリアメタル層、第五導電
層、第六導電層２００、第七導電層２１０がエッチング加工される。バリアメタル層、第
五導電層は、第四コンタクト１９０となる。
【００４７】
以上により、図３に示した構造が得られる。
【００４８】
図４に示されるように、半導体基板１１０は第二の面１１５ｃ側から薄膜化され、第二
の面１１５ｃは第二の面１１５ｂとなる。また、第二の面１１５ｂ側に凹部３００が形成
される。なお、図４は、図３と半導体基板１１０等の上下は反転させられている。
【００４９】
半導体基板１１０の薄膜化は、例えば、図示しない支持基板を接着剤層によって第一の
面１１５ａ側に貼り合わせる。そして、第二の面１１５ｃが研磨されることで、半導体基
板１１０は薄膜化される。なお、図示しない支持基板は以降の工程で残したままでもよい
。つまり、半導体ウェハ３５が半導体チップ３０に個片化される前に支持基板は剥離され
ればよく、それまでの工程においては支持基板が貼り合されたままでもよい。
【００５０】
凹部３００の形成は、例えば以下の方法による。第二の面１１５ｂ上にリソグラフィー
等を用いて、図示しないマスクパターンが形成される。このマスクパターンをマスク材と
したＲＩＥを用いて、凹部３００が形成される。その後、マスクパターンはアッシング等
により除去される。凹部３００は、側面３０５ａと底面３０５ｂを有する。
【００５１】
図５に示されるように、凹部３００の内側に第一貫通ホール３１０が形成される。第一
貫通ホール３１０は、半導体基板１１０を貫通して、第一絶縁層２２０に到達して形成さ
れる。第一貫通ホール３１０は、この時点では必ずしも第一導電層１２０に到達しなくて
もよい。第一貫通ホールは、凹部３００と同様に、リソグラフィーとＲＩＥを用いて形成
される。
【００５２】
図６に示されるように、第二の面１１５ｂ、側面３０５ａ、底面３０５ｂ、及び第一貫
通ホール３１０上には、第三絶縁層３２０が、例えばＰＣＶＤを用いて形成される。ここ
で、第二の面１１５ｂ上の第三絶縁層の膜厚をｈ１、第一貫通ホール３１０の底面の第三
絶縁層の膜厚をｈ２とする。第三絶縁層３２０がＰＣＶＤ法で形成されるため、第二の面
１１５ｂ上と、第一貫通ホール３１０の底面上とで、第三絶縁層３２０の成膜レートが異
なる。プラズマが、第二の面１１５ｂ上と、第一貫通ホール３１０とでは、プラズマの密
度に差が出るためである。つまり、ｈ１のほうが、ｈ２よりも厚く形成される。より具体
的には、例えば、ｈ１は２〜３ｕｍに対して、ｈ２は１ｕｍ以下である。なお、底面３０
５ｂ上は、第二の面１１５ｂ側に近いため、第三絶縁層３２０はおよそｈ１程度厚く形成
される。
【００５３】
図７に示されるように、第二の面１１５ｂ側から全面がエッチング加工される。このエ
ッチング加工によって、第一貫通ホール３１０の底面の第三絶縁層３２０はエッチング加
工される。さらに、第一貫通ホール３１０の底面の第一絶縁層２２０もエッチング加工さ
れる。第一貫通ホール３１０は、その底面が第一導電層１２０に到達する。
【００５４】
なお、図６で説明したように、第二の面１１５ｂ上の第三絶縁層３２０は第一貫通ホー
ル３１０の底面よりも厚く形成されている。第三絶縁層３２０が厚く形成されているため
、上記のエッチング加工では、第二の面１１５ｂ上の第三絶縁層３２０は除去されずに残
存する。
【００５５】
図８に示されるように、第三絶縁層３２０及び第一導電層１２０上に、第八導電層３３
０が形成される。第八導電層３３０は、例えば、チタンと銅の積層、又はチタンとニッケ
ルの積層がスパッタ法を用いて、形成される。
【００５６】
図９に示されるように、レジストマスク３４０がリソグラフィーを用いて形成される。
レジストマスク３４０は、第二の面１１５ｂ上と、凹部３００の少なくとも一部の領域に
形成される。つまり、第二の面１１５ｂ側から見て、レジストマスク３４０は凹部３００
に一部重なって形成される。
【００５７】
図１０に示されるように、第九導電層３５０が、レジストマスク３４０をマスク材とし
た金属メッキ法を用いて形成される。第九導電層３５０は、例えば、銅、ニッケル等が用
いられる。なお、第九導電層３５０は、その中央部に空洞（ボイド）等が形成されていて
も構わない。
【００５８】
さらに、第九導電層３５０上に、第十導電層３６０及び第十一導電層３７０が金属メッ
キ法を用いて形成される。第十導電層３６０は、例えば、銅が用いられる。第十一導電層
３７０は、例えば、錫が用いられる。
【００５９】
図１１に示されるように、レジストマスク３４０は、例えば、アッシング法を用いて除
去される。
【００６０】
図１２に示されるように、第十一導電層３７０をマスク材として、第二の面１１５ｂ側
は全面がエッチングされる。このエッチングにより、第八導電層３３０は、第二の面１１
５ｂ上呼び凹部３００の少なくとも一部の領域において、エッチング加工される。
【００６１】
図１３に示されるように、リフロー処理されることで、第十一導電層３７０がバンプ形
状となる。また、第八導電層３３０、第九導電層３５０、第十導電層３６０、第十一導電
層３７０を含んだ貫通コンタクト３７５が形成される。
【００６２】
その後、半導体ウェハ３５が個片化され、図３の後の工程で支持基板を張り合わせてい
た場合は、支持基板が剥離される。
【００６３】
以上により、半導体チップ３０ａが形成される。
【００６４】
半導体チップ３０ｂも、例えば半導体チップ３０ａと同様の工程で形成される。なお、
前述のとおり、半導体チップ３０ａ〜３０ｃは、その内部に形成された回路素子が異なっ
ていてもよい。異なる構造の場合でも、第四コンタクト１９０、第六導電層２００、第七
導電層２１０、貫通コンタクト３７５等については同様の構造・材料を有しているのが好
ましい。
【００６５】
図１４に示されるように、図示しない基板２０上に、半導体チップ３０ａと半導体チッ
プ３０ｂとは重ねて配置される。なお、ＤＡＦ等の接着材を用いてもよい。
【００６６】
その後、リフローされることで、例えば、半導体チップ３０ａの第十導電層３６０及び
第十一導電層３７０と、半導体チップ３０ｂの第六導電層２００’及び第七導電層２１０
’は、図２に示されるように接続部４０ｂ（上記の導電層の合金）を形成する。
【００６７】
（本実施形態の効果）
本実施形態によれば、半導体基板１１０は第二の面１１５ｂに凹部３００を有する。凹
部３００は、前述のとおり、第二の面１１５ｂ側に形成された窪みである。または、凹部
３００は、凹部３００の外側に比べて、半導体基板１１０の厚さが薄い領域である。さら
に、別の言い方をすれば、凹部３００は、第二の面１１５ｂよりもその表面の高さが低く
形成された領域である。
【００６８】
本実施形態によれば、接続部４０ｂは、凹部３００と重なって配置される。これにより
、半導体装置１０は薄膜化が可能である。以下、半導体装置１０が薄膜化可能な理由につ
いて説明する。
【００６９】
まず、半導体チップ３０ａと半導体チップ３０ｂとの間の距離は、接続部４０ｂと接続
部４０ｂと各半導体チップ３０の間に配置されている各導電層（第八導電層３３０、第九
導電層３５０等）の高さに依存している。これらの各導電層及び接続部４０ｂの高さを薄
膜化すると、半導体装置１０の電気特性を悪化させる懸念がある。特に、接続部４０ｂの
高さを薄くすると、図１４から図２で説明したリフロー時の合金化による接続部４０ｂの
形成が上手くいかず、接続不良を起こす懸念がある。
【００７０】
また、単に半導体基板１１０の全面薄膜化すると、半導体ウェハ３５及び半導体チップ
３０の機械的な強度が低下する。つまり、半導体ウェハ３５及び半導体チップ３０の、製
造時のハンドリングが困難となる。特に、図４以降で説明した半導体ウェハ３５を貫通す
る貫通コンタクト３７５の形成のように、一連の処理を行うのは困難となる。
【００７１】
本実施形態では、各導電層及び接続部４０ｂが配置される領域の半導体基板１１０は局
所的に低く形成されている。半導体基板１１０が局所的に低く形成されることで、各導電
層及び接続部４０ｂを薄膜化することなく、半導体チップ３０ａと半導体チップ３０ｂと
の間の距離を近づけることが可能となる。
【００７２】
すなわち、本実施形態の構成によれば、貫通コンタクト３７５の形成を容易にしたまま
、接続部４０の接続不良を抑制し、半導体チップ３０ａ及び半導体チップ３０ｂとの間の
距離を短くすることができる。つまり、半導体装置１０を薄膜することが可能である。
【００７３】
なお、上述の説明では、半導体チップ３０ａ及び３０ｂ、接続部４０ｂを例にとって説
明したが、半導体チップ３０ｂ及び３０ｃ、又は他の接続部４０についても同様に本実施
形態は適用可能である。
【００７４】
（第二実施形態）
図１５は、第二実施形態に係る接続部４０ｂの断面図である。本実施形態では、第一実
施形態と接続部４０ｂと第四コンタクト１９０’の配置が異なる。それ以外の点は第一実
施形態と共通しているため、説明を省略する。
【００７５】
接続部４０ｂは、第二の面１１５ｂと平行な方向から見て、半導体基板１１０及び第三
絶縁層３２０と重なって配置される。
【００７６】
第四コンタクト１９０’は、第二の面１１５ｂと交差する方向、例えば、直交する方向
から見て、凹部３００と重なって配置される。さらに、第四コンタクト１９０’は、上方
から見て、凹部３００の側面３０５ａ上に形成された第三絶縁層３２０の内側の領域と重
なって配置される。
【００７７】
本実施形態の構成によれば、接続部４０ｂが凹部３００の内側に配置されることで、半
導体チップ３０ａと半導体チップ３０ｂの間の距離を短くすることが可能である。すなわ
ち、半導体装置１０の薄膜化が可能となる。
【００７８】
さらに、第四コンタクト１９０’が凹部３００等より小さいため、第四コンタクト１９
０’と半導体チップ３０ａとの距離とを大きくすることができる。すなわち、第四コンタ
クト１９０’と半導体チップ３０ａとの接触がしづらいため、より半導体チップ３０ａと
半導体チップ３０ｂとの距離を短くすることが可能である。
【００７９】
（第三実施形態）
図１６は、第三実施形態に係る接続部４０ｂの断面図である。本実施形態では、第一実
施形態と接続部４０ｂの配置が異なる。それ以外の点は第一実施形態と共通しているため
、説明を省略する。
【００８０】
接続部４０ｂは、第二の面１１５ｂと平行な方向から見て、半導体基板１１０及び第三
絶縁層３２０と重ならずに配置される。本実施形態は、第八導電層３３０、第九導電層３
５０等が厚い場合に対応する。
【００８１】
このような場合でも、凹部３００に第八導電層３３０、第九導電層３５０が配置される
ことで、半導体チップ３０ａと半導体チップ３０ｂの間の距離を短くすることは可能であ
る。すなわち、半導体装置１０の薄膜化が可能となる。
【００８２】
本発明の実施形態を説明したが、本実施形態は、例として提示したものであり、発明の
範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実
施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変
更を行うことができる。本実施形態やその変形は、発明の範囲や要旨に含まれるとともに
、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８３】
１０  半導体装置
２０  基板
３０  半導体チップ
３５  半導体ウェハ
４０  接続部
５０  ボンディングワイヤ
６０  封止層
１１０  半導体基板
１２０  第一導電層
１３０  第一コンタクト
１４０  第二導電層
１５０  第二コンタクト
１６０  第三導電層
１７０  第三コンタクト
１８０  第四導電層
１９０  第四コンタクト
２００  第六導電層
２１０  第七導電層
２２０  第一絶縁層
２３０  第二絶縁層
３００  凹部
３１０  第一貫通ホール
３２０  第三絶縁層
３３０  第八導電層
３４０  レジストマスク
３５０  第九導電層
３６０  第十導電層
３７０  第十一導電層
３７５  貫通コンタクト
【図１】
2017224690.tif 000003
【図２】
2017224690.tif 000004
【図３】
2017224690.tif 000005
【図４】
2017224690.tif 000006
【図５】
2017224690.tif 000007
【図６】
2017224690.tif 000008
【図７】
2017224690.tif 000009
【図８】
2017224690.tif 000010
【図９】
2017224690.tif 000011
【図１０】
2017224690.tif 000012
【図１１】
2017224690.tif 000013
【図１２】
2017224690.tif 000014
【図１３】
2017224690.tif 000015
【図１４】
2017224690.tif 000016
【図１５】
2017224690.tif 000017
【図１６】
2017224690.tif 000018