(57)【要約】【課題】従来よりも製造コストを低下させることが容易でありながら、従来よりも伝送損失の小さいシングルエンド型マイクロストリップ線路及び差動型マイクロストリップ線路を実現する。【解決手段】シングルエンド型マイクロストリップ線路１において、誘電体基板１１の表面には、第１グランドパッド１３ａ及び第２グランドパッド１３ｂに接続されたブリッジ導体１４を形成し、ブリッジ導体１４を、スルービア１１ａを介してグランド導体１５に短絡する。【選択図】図１
2017135465.tif 000002
【特許請求の範囲】
【請求項１】
誘電体基板、
前記誘電体基板の表面に形成された、（１）ストリップ導体、（２）前記ストリップ導体の端部近傍において前記ストリップ導体の第１側辺に対向する第１グランドパッド、及び、（３）前記ストリップ導体の前記端部近傍において前記ストリップ導体の第２側辺に対向する第２グランドパッド、並びに、
前記誘電体基板の裏面に形成されたグランド導体、を備えており、
前記誘電体基板の前記表面には、前記第１グランドパッド及び前記第２グランドパッドに接続されたブリッジ導体が形成されており、当該ブリッジ導体は、スルービアを介して前記グランド導体に短絡されている、
ことを特徴とするシングルエンド型マイクロストリップ線路。
【請求項２】
前記ブリッジ導体は、１個のスルービアを介して前記グランド導体に接続されており、
前記第１グランドパッドと前記グランド導体とを短絡させる短絡路、及び、第２グランドパッドと前記グランド導体とを短絡させる短絡路は、前記１個のスルービアを含む短絡路のみである、
ことを特徴とする請求項１に記載のシングルエンド型マイクロストリップ線路。
【請求項３】
誘電体基板、
前記誘電体基板の表面に形成された、（１）第１ストリップ導体及び第２ストリップ導体からなるストリップ導体対であって、前記第１ストリップ導体及び前記第２ストリップ導体の端部近傍において前記第１ストリップ導体及び前記第２ストリップ導体の第１側辺が互いに対向するストリップ導体対、（２）前記第１ストリップ導体の前記端部近傍において前記第１ストリップ導体の第２側辺に対向する第１グランドパッド、（３）前記第２ストリップ導体の前記端部近傍において前記第２ストリップ導体の第２側辺に対向する第２グランドパッド、及び、（４）前記第１ストリップ導体及び前記第２ストリップ導体の前記端部近傍において前記第１ストリップ導体及び前記第２ストリップ導体の前記第１側辺に対向する第３グランドパッド、並びに、
前記誘電体基板の裏面に形成されたグランド導体、を備えており、
前記誘電体基板の前記表面には、前記第１グランドパッド、前記第２グランドパッド、及び前記第３グランドパッドに接続されたブリッジ導体が形成されており、当該ブリッジ導体は、前記誘電体基板を貫通するスルービアを介して前記グランド導体に短絡されている、
ことを特徴とする差動型マイクロストリップ線路。
【請求項４】
前記ブリッジ導体は、２個以下のスルービアを介して前記グランド導体に接続されており、
前記第１グランドパッドと前記グランド導体とを短絡させる短絡路、第２グランドパッドと前記グランド導体とを短絡させる短絡路、及び、第３グランドパッドと前記グランド導体とを短絡させる短絡路は、前記２個以下のスルービアを含む短絡路のみである、
ことを特徴とする請求項３に記載の差動型マイクロストリップ線路。
【請求項５】
請求項１又は２に記載のシングルエンド型マイクロストリップ線路と、分配器と、前記分配器を介して前記シングルエンド型マイクロストリップ線路に接続された、請求項３又は４に記載の差動型マイクロストリップ線路と備えた平衡不平衡変換素子。
【請求項６】
前記分配器は、第１接続点において前記シングルエンド型マイクロストリップ線路の前記ストリップに接続され、第２接続点において前記差動型マイクロストリップ線路の前記第１ストリップ導体に接続され、第３接続点において前記差動型マイクロストリップ線路の前記第２ストリップ導体に接続されたリング線路を備えており、
前記分配器において、前記第２接続点から前記第１接続点に至る経路の電気長Ｌ２１及び前記第３接続点から前記第１接続点に至る経路の電気長Ｌ３１は、平衡不平衡変換の対象となる信号の波長をλとして、その差の絶対値｜Ｌ３１−Ｌ２１｜がλ／２＋ｎλ（ｎは、０以上の任意の整数）に一致するように設定されており、
前記差動型マイクロストリップ線路において、前記第２ストリップ導体に折り返し部を設けることによって、前記第１ストリップ導体の長さと前記第２ストリップ導体の長さとを一致させた、
ことを特徴とする請求項５に記載の平衡不平衡変換素子。
【請求項７】
前記分配器は、（１）前記第１接続点を含む第１直線部、（２）前記第１直線部の終端点を始端点とし、前記第１直線部の延伸方向と直交する方向に延伸する第２直線部であって、前記第２接続点を含む第２直線部、（３）前記第２直線部の終端点を始端点とし、前記第１直線部の延伸方向と反対方向に延伸する第３直線部であって、前記第３接続点を含む第３直線部、及び（４）前記第３直線部の終端点を始端点とし、前記第２直線部の延伸方向と反対方向に延伸する第４直線部からなるリング線路を備えている、
ことを特徴とする請求項６に記載の平衡不平衡変換素子。
【請求項８】
前記分配器は、前記第２直線部から前記リング線路の内側に向かって突出した第１スタブと、前記第４直線部から前記リング線路の内側に向かって突出した第２スタブとを更に備えている、
ことを特徴とする請求項７に記載の平衡不平衡変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シングルエンド信号の不平衡伝送を行うシングルエンド型マイクロストリップ線路、及び、差動信号の平衡伝送を行う差動型マイクロストリップ線路に関する。また、本発明は、これらのマイクロストリップ線路を備えた平衡不平衡変換素子に関する。
【背景技術】
【０００２】
無線通信の大容量化を図るために、使用する周波数帯域の広帯域化及び高周波化が進んでいる。近年では、マイクロ波帯（０．３ＧＨｚ以上３０ＧＨｚ以下）のみならず、ミリ波帯（３０ＧＨｚ以上３００ＧＨｚ以下）が無線通信に使用されるようになっている。このような高周波信号を低損失で伝送するために、（１）誘電体基板、（２）その誘電体基板の表面に形成された１本又は２本ストリップ導体、及び（３）その誘電体基板の裏面に形成された接地導体を備えたマイクロストリップ線路が広く用いられている。
【０００３】
ストリップ導体が１本のマイクロストリップ線路は、シングルエンド信号の不平衡伝送に用いられる。本明細書においては、これを「シングルエンド型マイクロストリップ線路」と呼ぶ。一方、ストリップ導体が２本のマイクロストリップ線路は、差動信号の平衡伝送に用いられる。本明細書においては、これを「差動型マイクロストリップ線路」と呼ぶ。
【０００４】
シングルエンド型マイクロストリップ線路と差動型マイクロストリップ線路との接続には、平衡不平衡変換素子が用いられる。平衡不平衡変換素子は、（１）誘電体基板、（２）その誘電体基板の表面に形成された、（２−１）シングルエンド型マイクロストリップ線路として機能する第１のストリップ導体、（２−２）差動型マイクロストリップ線路として機能する第２，第３ストリップ導体、及び（２−３）第１ストリップ導体と第２，第３ストリップ導体との間に介在する分配器、並びに、（３）その誘電体基板の裏面に形成された接地導体により構成される。分配器としては、ウィルキンソン型、分布結合型、ブランチライン型、ラットレース型などの分配器が用いられる。
【０００５】
特許文献１には、ラットレース型分配器を構成するリング線路の一部を、誘電体基板の表面に形成された導体線路と誘電体基板の内層に形成された導体線路とからなる分布結合線路に置き換え、リング線路の電気長を短縮した平衡不平衡変換素子が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−２１６９１４号（公開日：２０１４年１１月１７日）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、マイクロストリップ線路とＩＣとの接続には、マイクロストリップ線路を構成する誘電体基板の表面に形成された電極パッドが用いられる。従来のシングルエンド型マイクロストリップ線路５における典型的な電極パッドの構成を図１２の（ａ）に示し、従来の差動型マイクロストリップ線路６における典型的な電極パッドの構成を図１２の（ｂ）に示す。
【０００８】
従来のシングルエンド型マイクロストリップ線路５においては、誘電体基板５１の表面に形成された１本のストリップ導体５２の端部５２ａを信号パッド（ＩＣの信号端子を接続するための電極パッド）として用いる。また、ストリップ導体５２の端部５２ａ近傍においてストリップ導体５２の第１側辺５２ｂ１に対向する導体片を第１グランドパッド（ＩＣのグランド端子を接続するための電極パッド）５３ａとして用いる。また、ストリップ導体５２の端部５２ａ近傍においてストリップ導体５２の第２側辺５２ｂ２に対向する導体片を第２グランドパッド５３ｂとして用いる。これら２つのグランドパッド５３ａ〜５３ｂは、それぞれ、誘電体基板５１を貫通するスルービア５１ａ〜５１ｂによって、誘電体基板５１の裏面に形成された不図示の接地導体に短絡されている。これら２つのグランドパッド５３ａ〜５３ｂの電位を、それぞれ、接地電位に維持するためである。なお、平衡不平衡変換素子を構成するシングルエンド型マイクロストリップ線路においても、分配器側と反対側の端部において、同様の接続構造が採用される。
【０００９】
また、従来の差動型マイクロストリップ線路６においては、誘電体基板６１の表面に形成された２本のストリップ導体６２１，６２２の端部６２１ａ，６２２ａを信号パッドとして用いる。また、ストリップ導体６２１の端部６２１ａ近傍においてストリップ導体６２１の第２側辺６２１ｂ２に対向する導体片を第１グランドパッド６３ａとして用いる。また、ストリップ導体６２２の端部６２２ａ近傍においてストリップ導体６２２の第２側辺６２２ｂ２に対向する導体片を第２グランドパッド６３ｂとして用いる。更に、ストリップ導体６２１の端部６２１ａとストリップ導体６２２の端部６２２ａとの間に挟まれ、ストリップ導体６２１の第１側辺６２１ｂ１及びストリップ導体６２２の第１側辺６２２ｂ１に対向する導体片を第３グランドパッド６３ｃとして用いる。これら３つのグランドパッド６３ａ〜６３ｃは、それぞれ、誘電体基板６１を貫通するスルービア６１ａ〜６１ｃによって、誘電体基板６１の裏面に形成された不図示の接地導体に短絡されている。これら３つのグランドパッド６３ａ〜６３ｃを、それぞれ、接地電位に維持するためである。なお、平衡不平衡変換素子を構成する差動型マイクロストリップ線路においても、分配器側と反対側の端部において、同様の接続構造が採用される。
【００１０】
シングルエンド型マイクロストリップ線路５において図１２の（ａ）に示す接続構造を採用する場合には、誘電体基板５１に少なくとも２つのスルービア５１ａ〜５１ｂを形成する必要があり、このことが、製造コストの削減を阻害する要因となっていた。スルービア５１ａ〜５１ｂを形成するためには、誘電体基板５１に貫通孔を穿孔する工程や、貫通孔の孔璧にスパッタリング及び／又はメッキにより金属薄膜を成膜する工程など、コストの掛る工程を実施する必要があるためである。また、図１２の（ａ）に示す接続構造には、伝送損失を最小化するうえで最適化の余地が残されていた。
【００１１】
差動型マイクロストリップ線路６において図１２の（ｂ）に示す接続構造を採用する場合にも、誘電体基板６１に少なくとも３つのスルービア６１ａ〜６１ｃを形成する必要があり、このことが、製造コストの削減を阻害する要因となっていた。また、図１２の（ｂ）に示す接続構造には、伝送損失を最小化するうえで最適化の余地が残されていた。
【００１２】
図１２の（ａ）に示すシングルエンド型マイクロストリップ線路と図１２の（ｂ）に示す差動型マイクロストストリップ線路とを含んだ平衡不平衡変換素子においても、同様の問題が存在することが明らかであろう。
【００１３】
本発明は、上記の問題に鑑みてなされたものであり、その目的は、従来よりも製造コストを低下させることが容易でありながら、従来よりも伝送損失の小さいシングルエンド型マイクロストリップ線路及び差動型マイクロストリップ線路を実現することにある。また、従来よりも製造コストを低下させることが容易でありながら、従来よりも変換損失の小さい平衡不平衡変換素子を実現することにある。
【課題を解決するための手段】
【００１４】
上記の課題を解決するために、本発明に係るシングルエンド型マイクロストリップ線路は、誘電体基板、前記誘電体基板の表面に形成された、（１）ストリップ導体、（２）前記ストリップ導体の端部近傍において前記ストリップ導体の第１側辺に対向する第１グランドパッド、及び、（３）前記ストリップ導体の前記端部近傍において前記ストリップ導体の第２側辺に対向する第２グランドパッド、並びに、前記誘電体基板の裏面に形成されたグランド導体、を備えており、前記誘電体基板の前記表面には、前記第１グランドパッド及び前記第２グランドパッドに接続されたブリッジ導体が形成されており、当該ブリッジ導体は、スルービアを介して前記グランド導体に短絡されている、ことを特徴とする。
【００１５】
上記の構成によれば、第１グランドパッドと第２グランドパッドとがブリッジ導体により短絡されているため、第１グランドパッド及び第２グランドパッドを１個のスルービアによって接地導体と短絡することが可能である。このため、第１グランドパッド及び第２グランドパッドを接地導体と短絡するために２個以上のスルービアを要する従来のシングルエンド型マイクロストリップ線路（図１２の（ａ）参照）と比べて、製造コストを低く抑えることが可能である。また、発明者らが行った数値実験によれば、従来のシングルエンドマイクロストリップ線路と比べて、伝送損失を小さく抑えることが可能である。
【００１６】
本発明に係るシングルエンド型マイクロストリップ線路において、前記ブリッジ導体は、１個のスルービアを介して前記グランド導体に接続されており、前記第１グランドパッドと前記グランド導体とを短絡させる短絡路、及び、第２グランドパッドと前記グランド導体とを短絡させる短絡路は、前記１個のスルービアを含む短絡路のみである、ことが好ましい。
【００１７】
上記の構成によれば、従来よりも製造コストを低く抑えたシングルエンドマイクロストリップ線路を実現することができる。
【００１８】
上記の課題を解決するために、本発明に係る差動型マイクロストリップ線路は、誘電体基板、前記誘電体基板の表面に形成された、（１）第１ストリップ導体及び第２ストリップ導体からなるストリップ導体対であって、前記第１ストリップ導体及び前記第２ストリップ導体の端部近傍において前記第１ストリップ導体及び前記第２ストリップ導体の第１側辺が互いに対向するストリップ導体対、（２）前記第１ストリップ導体の前記端部近傍において前記第１ストリップ導体の第２側辺に対向する第１グランドパッド、（３）前記第２ストリップ導体の前記端部近傍において前記第２ストリップ導体の第２側辺に対向する第２グランドパッド、及び、（４）前記第１ストリップ導体及び前記第２ストリップ導体の前記端部近傍において前記第１ストリップ導体及び前記第２ストリップ導体の前記第１側辺に対向する第３グランドパッド、並びに、前記誘電体基板の裏面に形成されたグランド導体、を備えており、前記誘電体基板の前記表面には、前記第１グランドパッド、前記第２グランドパッド、及び前記第３グランドパッドに接続されたブリッジ導体が形成されており、当該ブリッジ導体は、前記誘電体基板を貫通するスルービアを介して前記グランド導体に短絡されている、ことを特徴とする。
【００１９】
上記の構成によれば、第１グランドパッドと第２グランドパッドと第３グランドパッドとがブリッジ導体により短絡されているため、第１グランドパッド、第２グランドパッド、及び第３グランドパッドを２個以下のスルービアによって接地導体と短絡することが可能である。このため、第１グランドパッド、第２グランドパッド、及び第３グランドパッドを接地導体と短絡するために３個以上のスルービアを要する従来の差動型マイクロストリップ線路（図１２の（ｂ）参照）と比べて、製造コストを低く抑えることが可能である。また、発明者らが行った数値実験によれば、従来の差動型マイクロストリップ線路と比べて、伝送損失を小さく抑えることが可能である。
【００２０】
本発明に係る差動型マイクロストリップ線路において、前記ブリッジ導体は、２個以下のスルービアを介して前記グランド導体に接続されており、前記第１グランドパッドと前記グランド導体とを短絡させる短絡路、第２グランドパッドと前記グランド導体とを短絡させる短絡路、及び、第３グランドパッドと前記グランド導体とを短絡させる短絡路は、前記２個以下のスルービアを含む短絡路のみである、ことが好ましい。
【００２１】
上記の構成によれば、従来よりも製造コストを低く抑えたシングルエンドマイクロストリップ線路を実現することができる。
【００２２】
上記の課題を解決するために、本発明に係る平衡不平衡変換素子は、上述したシングルエンド型マイクロストリップ線路と、分配器と、前記分配器を介して前記シングルエンド型マイクロストリップ線路に接続された、上述した差動型マイクロストリップ線路と、を備えている、ことを特徴とする。
【００２３】
上記の構成によれば、従来の平衡不平衡変換素子と比べて、製造コストを低く抑えることが可能である。また、発明者らが行った数値実験によれば、従来の平衡不平衡変換素子と比べて、変換損失を小さく抑えることが可能である。
【００２４】
本発明に係る平衡不平衡変換素子において、前記分配器は、第１接続点において前記シングルエンド型マイクロストリップ線路の前記ストリップに接続され、第２接続点において前記差動型マイクロストリップ線路の前記第１ストリップ導体に接続され、第３接続点において前記差動型マイクロストリップ線路の前記第２ストリップ導体に接続されたリング線路を備えており、前記分配器において、前記第２接続点から前記第１接続点に至る経路の電気長Ｌ２１及び前記第３接続点から前記第１接続点に至る経路の電気長Ｌ３１は、平衡不平衡変換の対象となる信号の波長をλとして、その差の絶対値｜Ｌ３１−Ｌ２１｜がλ／２＋ｎλ（ｎは、０以上の任意の整数）に一致するように設定されており、前記差動型マイクロストリップ線路において、前記第２ストリップ導体に折り返し部を設けることによって、前記第１ストリップ導体の長さと前記第２ストリップ導体の長さとを一致させる、ことが好ましい。
【００２５】
上記の構成によれば、シングルエンド信号から差動信号への変換、及び、差動信号からシングルエンド信号への変換を、第１ストリップ導体及び第２ストリップ導体の配置に要する領域を徒に拡大することなく、精度よく実現することができる。
【００２６】
本発明に係る平衡不平衡変換素子において、前記分配器は、（１）前記第１接続点を含む第１直線部、（２）前記第１直線部の終端点を始端点とし、前記第１直線部の延伸方向と直交する方向に延伸する第２直線部であって、前記第２接続点を含む第２直線部、（３）前記第２直線部の終端点を始端点とし、前記第１直線部の延伸方向と反対方向に延伸する第３直線部であって、前記第３接続点を含む第３直線部、及び（４）前記第３直線部の終端点を始端点とし、前記第２直線部の延伸方向と反対方向に延伸する第４直線部からなるリング線路を備えている、ことが好ましい。
【００２７】
上記の構成によれば、シングルエンド信号から差動信号への変換、及び、差動信号からシングルエンド信号への変換を、簡単な構成で実現することができる。
【００２８】
本発明に係る不平衡平衡変換素子において、前記分配器は、前記第２直線部から前記リング線路の内側に向かって突出した第１スタブと、前記第４直線部から前記リング線路の内側に向かって突出した第２スタブとを更に備えている、ことが好ましい。
【００２９】
上記の構成によれば、変換損失を更に小さく抑えることが可能である。
【発明の効果】
【００３０】
本発明によれば、従来よりも製造コストを低下させることが容易でありながら、従来よりも伝送損失の小さいシングルエンド型マイクロストリップ線路及び差動型マイクロストリップ線路を実現する。また、本発明によれば、従来よりも製造コストを低下させることが容易でありながら、従来よりも変換損失の小さい平衡不平衡変換素子を実現する。
【図面の簡単な説明】
【００３１】
【図１】（ａ）は、本発明の一実施形態に係るシングルエンド型マイクロストリップ線路の平面図である。（ｂ）は、同シングルエンド型マイクロストリップ線路の断面図である。
【図２】（ａ）は、本発明の一実施形態に係る差動型マイクロストリップ線路の平面図である。（ｂ）は、同差動型マイクロストリップ線路の断面図である。
【図３】図１に示すシングルエンド型マイクロストリップ線路と図２に示す差動型マイクロストリップ線路とを備えた平衡不平衡変換素子の平面図である。
【図４】（ａ）は、図３に示す平衡不平衡変換素子の拡大平面図であり、（ｂ）は、第１の比較例に係る平衡不平衡変換素子の拡大平面図であり、（ｃ）は、第２の比較例に係る平衡不平衡変換素子の拡大平面図である。
【図５】図４に示す各平衡不平衡変換素子の変換損失の周波数依存性を示すグラフである。
【図６】（ａ）は、図３に示す平衡不平衡変換素子の拡大平面図であり、（ｂ）は、第１の変形例に係る平衡不平衡変換素子の拡大平面図である。
【図７】図６に示す各平衡不平衡変換素子の変換損失の周波数依存性を示すグラフである。
【図８】（ａ）は、図３に示す平衡不平衡変換素子の拡大平面図であり、（ｂ）は、第２の変形例に係る平衡不平衡変換素子の拡大平面図である。
【図９】図８に示す各平衡不平衡変換素子の変換損失の周波数依存性を示すグラフである。
【図１０】（ａ）は、図３に示す平衡不平衡変換素子の拡大平面図であり、（ｂ）は、第３の変形例に係る平衡不平衡変換素子の拡大平面図である。
【図１１】図１０に示す各平衡不平衡変換素子の変換損失の周波数依存性を示すグラフである。
【図１２】（ａ）は、従来のシングルエンド型マイクロストリップ線路の平面図であり、（ｂ）は、従来の差動型マイクロストリップ線路の平面図である。
【発明を実施するための形態】
【００３２】
〔シングルエンド型マイクロストリップ線路の構成〕
本発明の一実施形態に係るシングルエンド型マイクロストリップ線路１について、図１を参照して説明する。図１において、（ａ）は、シングルエンド型マイクロストリップ線路１の平面図であり、（ｂ）は、シングルエンド型マイクロストリップ線路１の断面図（ＡＡ’断面）である。
【００３３】
シングルエンド型マイクロストリップ線路１は、図１に示すように、誘電体基板１１、ストリップ導体１２、第１グランドパッド１３ａ、第２グランドパッド１３ｂ、ブリッジ導体１４、及びグランド導体１５を備えている。ストリップ導体１２、第１グランドパッド１３ａ、第２グランドパッド１３ｂ、及びブリッジ導体１４は、誘電体基板１１の表面に形成されており、グランド導体１５は、誘電体基板１１の裏面に形成されている。なお、「表面」及び「裏面」という呼称は、誘電体基板１１の２つの主面を区別するための便宜的な呼称に過ぎず、シングルエンド型マイクロストリップ線路１の配置方法や実装方法に関して、何ら制限を加えるものではない。
【００３４】
誘電体基板１１は、表面及び裏面が長方形の板状部材であり、誘電体により構成されている。本実施形態においては、厚さ５０μｍの液晶ポリマー基板（誘電率２．９、誘電正接０．００３）を誘電体基板１１として用いている。
【００３５】
ストリップ導体１２は、線状又は帯状の導体パターンであり、誘電体基板１１の表面の長辺と平行に配置される。ストリップ導体１２の端部１２ａは、ＩＣの信号端子を接続するための電極パッドとして機能する。
【００３６】
第１グランドパッド１３ａは、ＩＣのグランド端子を接続するための電極パッドである。第１グランドパッド１３ａは、ストリップ導体１２の端部１２ａ近傍においてストリップ導体１２の第１側辺１２ｂ１に対向するように配置される。本実施形態においては、長辺がストリップ導体１２の第１側辺１２ｂ１に対向するように配置された長方形状の導体片を第１グランドパッド１３ａとして用いる。
【００３７】
第２グランドパッド１３ｂは、第１グランドパッド１３ａと同様、ＩＣのグランド端子を接続するための電極パッドである。第２グランドパッド１３ｂは、ストリップ導体１２の端部１２ａ近傍においてストリップ導体１２の第２側辺１２ｂ２に対向するように配置される。本実施形態においては、長辺がストリップ導体１２の第２側辺１２ｂ２に対向するように配置された長方形状の導体片を第２グランドパッド１３ｂとして用いる。
【００３８】
ブリッジ導体１４は、第１グランドパッド１３ａと第２グランドパッド１３ｂとを短絡する（直流的に導通させる）ための導体である。本実施形態においては、長辺がストリップ導体１２の端辺１２ｃに対向し、かつ、当該長辺の両端に、それぞれ、第１グランドパッド１３ａの短辺と第２グランドパッド１３ｂの短辺とが接続された長方形状の導体片をブリッジ導体１４として用いる。本実施形態において、ブリッジ導体１４は、第１グランドパッド１３ａ及び第２グランドパッド１３ｂと共に、ひとつの導体パターンとして一体成形されている。
【００３９】
グランド導体１５は、誘電体基板１１の裏面において、少なくともストリップ導体１２に対向する領域、及び、ブリッジ導体１４に対向する領域を覆う面状導体である。本実施形態においては、誘電体基板１１の裏面全体を覆う面状導体をグランド導体１５として用いる。
【００４０】
以上のように、本実施形態に係るシングルエンド型マイクロストリップ線路１においては、第１グランドパッド１３ａと第２グランドパッド１３ｂとをブリッジ導体１４を介して短絡する構成が採用されている。このため、ブリッジ導体１４とグランド導体１５とを１個のスルービアを介して短絡するだけで、第１グランドパッド１３ａ及び第２グランドパッド１３ｂの両方をグランド導体１５と同電位に保つことができる。このため、第１グランドパッド５３ａ及び第２グランドパッド５３ｂの両方をグランド導体と同電位に保つために、２個以上のスルービア５１ａ〜５１ｂを要する従来のシングルエンド型マイクロストリップ線路５（図１２の（ａ）参照）と比べて、製造コストを低く抑えることが可能である。
【００４１】
実際、図１に示すシングルエンド型マイクロストリップ線路１では、誘電体基板１１においてブリッジ導体１４とグランド導体１５とに挟まれた領域に１個のスルービア１１ａを設け、このスルービア１１ａによってブリッジ導体１４とグランド導体１５とを短絡している。このため、図１に示すシングルエンド型マイクロストリップ線路１は、図１２の（ａ）に示す従来のシングルエンド型マイクロストリップ線路５よりも安価に製造することが可能である。なお、スルービア１１ａは、例えば、図１の（ｂ）に示すように、誘電体基板１１を貫通する貫通孔の孔壁にスパッタリング法及び／又はメッキ法を用いて金属薄膜等の導体薄膜を成膜することにより形成することができる。誘電体基板１１を貫通する貫通孔の孔内に金属等の導体を充填することにより形成しても構わない。
【００４２】
なお、従来よりも製造コストを低く抑えるという観点では、スルービアの個数は１個であることが好ましいが、本発明は、これに限定されない。すなわち、スルービアの個数が２個以上である場合、従来よりも製造コストを低く抑えるという上述した効果を得ることはできないが、伝送損失を低く抑えるという後述する効果を得ることはできる。
【００４３】
〔差動型マイクロストリップ線路の構成〕
本発明の一実施形態に係る差動型マイクロストリップ線路２について、図２を参照して説明する。図２において、（ａ）は、差動型マイクロストリップ線路２の平面図であり、（ｂ）は、差動型マイクロストリップ線路２の断面図である。
【００４４】
差動型マイクロストリップ線路２は、図２に示すように、誘電体基板２１、ストリップ導体対２２、第１グランドパッド２３ａ、第２グランドパッド２３ｂ、第３グランドパッド２３ｃ、ブリッジ導体２４、及びグランド導体２５を備えている。ストリップ導体対２２、第１グランドパッド２３ａ、第２グランドパッド２３ｂ、第３グランドパッド２３ｃ、及びブリッジ導体２４は、誘電体基板２１の表面に形成されており、グランド導体２５は、誘電体基板２１の裏面に形成されている。なお、「表面」及び「裏面」という呼称は、誘電体基板２１の２つの主面を区別するための便宜的な呼称に過ぎず、差動型マイクロストリップ線路２の配置方法や実装方法に関して、何ら制限を加えるものではない。
【００４５】
誘電体基板２１は、表面及び裏面が長方形の板状部材であり、誘電体により構成されている。本実施形態においては、誘電体基板１１と同様に、厚さ５０μｍの液晶ポリマー基板（誘電率２．９、誘電正接０．００３）を誘電体基板２１として用いている。
【００４６】
ストリップ導体対２２は、対になった第１ストリップ導体２２１及び第２ストリップ導体２２２から構成される。第１ストリップ導体２２１及び第２ストリップ導体２２２は、それぞれ、線状又は帯状の導体パターンである。第１ストリップ導体２２１及び第２ストリップ導体２２２は、誘電体基板２１の表面の長辺と平行になるように配置され、第１ストリップ導体２２１の第１側辺２２１ｂ１と第２ストリップ導体２２２の第１側辺２２２ｂ１とが互いに対向する。第１ストリップ導体２２１の端部２２１ａ及び第２ストリップ導体２２２の端部２２２ａは、それぞれ、ＩＣの信号端子を接続するための電極パッドとして機能する。第１ストリップ導体２２１及び第２ストリップ導体２２２を、電極パッドとして機能する第１区間Ｉ１、第１区間Ｉ１に隣接する第２区間Ｉ２、第２区間Ｉ２に隣接する第３区間Ｉ３に分けると、第１ストリップ導体２２１と第２ストリップ導体２２２との間隔は、第１区間Ｉ１において一定（ＩＣの信号端子の間隔と等しい間隔）であり、第２区間Ｉ２において第１区間Ｉ１から遠ざかるに従って次第に狭くなり、第３区間Ｉ３において一定（第１区間Ｉ１における間隔よりも狭い、伝送損失を最小化するべく最適化された間隔）である。
【００４７】
第１グランドパッド２３ａは、ＩＣのグランド端子を接続するための電極パッドである。第１グランドパッド２３ａは、第１ストリップ導体２２１の端部２２１ａ近傍において第１ストリップ導体２２１の第２側辺２２１ｂ２に対向するように配置される。本実施形態においては、長辺が第１ストリップ導体２２１の第２側辺２２１ｂ２に対向するように配置された長方形状の導体片を第１グランドパッド２３ａとして用いる。
【００４８】
第２グランドパッド２３ｂは、第１グランドパッド２３ａと同様、ＩＣのグランド端子を接続するための電極パッドである。第２グランドパッド２３ｂは、第２ストリップ導体２２２の端部２２２ａ近傍において第２ストリップ導体２２２の第２側辺２２２ｂ２に対向するように配置される。本実施形態においては、長辺が第２ストリップ導体２２２の第２側辺２２２ｂ２に対向するように配置された長方形状の導体片を第２グランドパッド２３ｂとして用いる。
【００４９】
第３グランドパッド２３ｃは、第１グランドパッド２３ａ及び第２グランドパッド２３ｂと同様、ＩＣのグランド端子を接続するための電極パッドである。第３グランドパッド２３は、第１ストリップ導体２２１の端部２２１ａと第２ストリップ導体２２２の端部２２２ａとの近傍において、第１ストリップ導体２２１の第１側辺２２１ｂ１と第２ストリップ導体２２２の第１側辺２２２ｂ１とに対向するように配置される。本実施形態においては、一方の長辺が第１ストリップ導体２２１の第１側辺２２１ｂ１と対向し、他方の長辺が第２ストリップ導体２２２の第１側辺２２２ｂ１に対向するように配置された長方形状の導体片を第３グランドパッド２３ｃとして用いる。
【００５０】
ブリッジ導体２４は、第１グランドパッド２３ａと第２グランドパッド２３ｂと第３グランドパッド２３ｃを短絡する（直流的に導通させる）ための導体である。本実施形態においては、１つの長辺がストリップ導体２２１の端辺２２１ｃとストリップ導体２２２の端辺２２２ｃとに対向し、かつ、当該長辺の両端に、それぞれ、第１グランドパッド２３ａの短辺と第２グランドパッド２３ｂの短辺とが接続され、かつ、当該長辺の中央に第３グランドパッド２３ｃの短辺が接続された長方形状の導体片をブリッジ導体２４として用いる。本実施形態において、ブリッジ導体２４は、第１グランドパッド２３ａ、第２グランドパッド２３ｂ及び第３グランドパッド２３ｃと共に、ひとつの導体パターンとして一体成形されている。
【００５１】
グランド導体２５は、誘電体基板２１の裏面において、少なくともストリップ導体対２２に対向する領域、及び、ブリッジ導体２４に対向する領域を覆う面状導体である。本実施形態においては、誘電体基板２１の裏面全体を覆う面状導体をグランド導体２５として用いる。
【００５２】
以上のように、本実施形態に係る差動型マイクロストリップ線路２においては、第１グランドパッド２３ａ、第２グランドパッド２３ｂ、及び第３グランドパッド２３ｃを、ブリッジ導体２４を介して短絡する構成が採用されている。このため、ブリッジ導体２４とグランド導体２５とを１個又は２個のスルービアを介して短絡するだけで、第１グランドパッド２３ａ、第２グランドパッド２３ｂ、及び第３グランドパッド２３ｃをグランド導体２５と同電位に保つことができる。このため、第１グランドパッド６３ａ、第２グランドパッド６３ｂ、及び第３グランドパッド６３ｃをグランド導体と同電位に保つために、３個以上のスルービア６１ａ〜６１ｃを要する従来の差動型マイクロストリップ線路６（図１２の（ｂ）参照）と比べて、製造コストを低く抑えることが可能である。
【００５３】
実際、図２に示す差動型マイクロストリップ線路２では、誘電体基板２１においてブリッジ導体２４とグランド導体２５とに挟まれた領域に１個のスルービア２１ａを設け、この１個のスルービア２１ａによってブリッジ導体２４とグランド導体２５とを短絡している。このため、この差動型マイクロストリップ線路２の製造コストは、図１２の（ｂ）に示す従来の差動型マイクロストリップ線路６よりも安価に製造することが可能である。なお、このスルービア２１ａの形成方法は、図１に示すシングルエンド型マイクロストリップ線路１におけるスルービア１１ａの形成方法と同様である。
【００５４】
なお、従来よりも製造コストを低く抑えるという観点では、スルービアの個数は１個又は２個であることが好ましいが、本発明は、これに限定されない。すなわち、スルービアの個数が３個以上である場合、従来よりも製造コストを低く抑えるという上述した効果を得ることはできないが、伝送損失を低く抑えるという後述する効果を得ることはできる。
【００５５】
〔平衡不平衡変換素子の構成〕
本発明の一実施形態に係る平衡不平衡変換素子３について、図３を参照して説明する。図３は、平衡不平衡変換素子３の平面図である。
【００５６】
平衡不平衡変換素子３は、シングルエンド型マイクロストリップ線路１とスルービアを３つ有する差動型マイクロストリップ線路２とを、分配器３３を介して接続したものである。平衡不平衡変換素子３においては、シングルエンド型マイクロストリップ線路１を構成する誘電体基板１１及び差動型マイクロストリップ線路２を構成する誘電体基板２１として、共通の誘電体基板３１を用いている。また、シングルエンド型マイクロストリップ線路１を構成するグランド導体１５及び差動型マイクロストリップ線路２を構成するグランド導体２５として、共通のグランド導体（不図示）を用いている。
【００５７】
なお、差動型マイクロストリップ線路２においては、第１ストリップ導体２２１の電気長と第２ストリップ導体２２２の電気長とを一致させる構成が採用されている。これは、差動型マイクロストリップ線路２に入力された差動信号を、正相信号と逆相信号との位相差を保ったまま分配器３３に入力するためである。また、差動型マイクロストリップ線路２においては、第２ストリップ導体２２２に折り返し部２２２ｄを設ける構成が採用されている。これは、第２ストリップ導体２２２の配置に要する領域を徒に拡大することなく、第１ストリップ導体２２１の電気長と第２ストリップ導体２２２の電気長とを一致させるためである。
【００５８】
分配器３３は、シングルエンド型マイクロストリップ線路１を構成するグランド導体１５及び差動型マイクロストリップ線路２を構成するグランド導体２５と同様、誘電体基板１１の表面に形成された導体パターンにより構成されている。本実施形態においては、分配器３３として、リング線路３３ａを含むラットレース型分配器を用いる。
【００５９】
リング線路３３ａは、誘電体基板３１の上面に形成された４つの直線部３３ａ１〜３３ａ４からなる。第１直線部３３ａ１は、線状又は帯状の導体パターンであり、その中間に設けられた接続点Ｐ１において、シングルエンド型マイクロストリップ線路１のストリップ導体１２に接続されている。第２直線部３３ａ２は、第１直線部３３ａ１の終端点を始端点とし、第１直線部３３ａ１の延伸方向と直交する方向に延伸する線状又は帯状の導体パターンであり、その中間に設けられた接続点Ｐ２において、差動型マイクロストリップ線路２の第１ストリップ導体２２１に接続されている。第３直線部３３ａ３は、第２直線部３３ａ２の終端点を始端点とし、第１直線部３３ａ１の延伸方向と反対方向に延伸する線状又は帯状の導体パターンであり、その中間に設けられた接続点Ｐ３において、差動型マイクロストリップ線路２の第２ストリップ導体２２２に接続されている。第４直線部３３ａ４は、第３直線部３３ａ３の終端点を始端点とし、第１直線部３３ａ１の始端点を終端点とし、第２直線部３３ａ２の延伸方向と反対方向に延伸する線状又は帯状の導体パターンである。
【００６０】
リング線路３３ａにおいて、接続点Ｐ２から接続点Ｐ１に至る経路の電気長Ｌ２１、及び、接続点Ｐ３から接続点Ｐ１に至る経路の電気長Ｌ３１は、平衡不平衡変換の対象となる信号の波長λとして、その差の絶対値｜Ｌ３１−Ｌ２１｜がλ／２＋ｎλ（ｎは、０以上の任意の整数）に一致するように設定される。特に本実施形態においては、その差Ｌ３１−Ｌ２１がλ／２に一致するように設定されている。これにより、接続点Ｐ２及び接続点Ｐ３から入力された逆位相の信号は、同位相の信号として接続点Ｐ１から出力される（差動信号からシングルエンド信号への変換）。逆に、接続点Ｐ１から入力された信号は、逆位相の信号として接続点Ｐ２及び接続点Ｐ３から出力される（シングルエンド信号から差動信号への変換）。
【００６１】
また、リング線路３３ａにおいて、接続点Ｐ１を経て接続点Ｐ２から接続点Ｐ３に至る経路の電気長Ｌ２１３＝Ｌ２１＋Ｌ３１、及び、接続点Ｐ１を経ずに接続点Ｐ２から接続点Ｐ３に至る経路の電気長Ｌ２３は、平衡不平衡変換の対象となる信号の波長をλとして、その差の絶対値｜Ｌ２１３−Ｌ２３｜がλ／２＋ｎλ（ｎは、０以上の任意の整数）に一致するように設定される。特に本実施形態においては、その差Ｌ２１３−Ｌ２３がλ／２に一致するように設定されている。これにより、接続点Ｐ２から入力された信号が接続点Ｐ３から出力されるという問題、及び、接続点Ｐ３から入力された信号が接続点Ｐ２から出力されるという問題の発生を回避することができる。前者の問題を回避することができるのは、接続点Ｐ２から信号が入力されたとき、接続点Ｐ１を経て接続点Ｐ３に至る信号成分と接続点Ｐ１を経ずに接続点Ｐ３に至る信号成分とが互いに逆位相となり打ち消し合うからである。また、後者の問題を回避することができるのは、接続点Ｐ３から信号が入力されたとき、接続点Ｐ１を経て接続点Ｐ２に至る信号成分と接続点Ｐ１を経ずに接続点Ｐ２に至る信号成分とが互いに逆位相となり打ち消し合うからである。
【００６２】
分配器３３は、更に、第１スタブ３３ｂ及び第２スタブ３３ｃを含んでいる。第１スタブ３３ｂは、第２直線部３３ａ２からリング線路３３ａの内側に向かって突出した帯状導体であり、第２スタブ３３ｃは、第４直線部３３ａ４からリング線路３３ａの内側に向かって突出した帯状導体である。第１スタブ３３ｂ及び第２スタブ３３ｃは、分配器３３において生じた反射波を打ち消す反射波を生じる。
【００６３】
以上のように、本実施形態に係る平衡不平衡変換素子３においては、図１に示すシングルエンド型マイクロストリップ線路１と図２に示す差動型マイクロストリップ線路２とが用いられているため、従来の平衡不平衡変換素子と比べて、製造コストを低く抑えることが可能である。また、後述するように従来の平衡不平衡変換素子と比べて、変換損失を小さく抑えることが可能である。
【００６４】
〔シングルエンド型マイクロストリップ線路におけるブリッジ導体の効果〕
シングルエンド型マイクロストリップ線路１におけるブリッジ導体１４の効果について、図４及び図５を参照して補足する。
【００６５】
図４において、（ａ）は、本実施形態に係る平衡不平衡変換素子３（ブリッジ導体あり、スルービアあり）の拡大平面図であり、（ｂ）は、第１の比較例に係る平衡不平衡変換素子（ブリッジ導体あり、スルービアなし）の拡大平面図であり、（ｃ）は、第２の比較例に係る平衡不平衡変換素子（ブリッジ導体なし、スルービアなし）の拡大平面図である。
【００６６】
ここで、第１の比較例に係る平衡不平衡変換素子は、図４の（ａ）に示す本実施形態に係る平衡不平衡変換素子３において、シングルエンド型マイクロストリップ線路１を図４の（ｂ）に示す形態に変更したもの、すなわち、シングルエンド型マイクロストリップ線路１のブリッジ導体１４及びスルービア１１ａを省略したものである。また、第２の比較例に係るシングルエンド型マイクロストリップ線路は、図４の（ａ）に示す本実施形態に係る平衡不平衡変換素子３において、シングルエンド型マイクロストリップ線路１を図４の（ｂ）に示す形態に変更したもの、すなわち、シングルエンド型マイクロストリップ線路１のスルービア１１ａを省略したものである。
【００６７】
図５は、本実施形態に係る平衡不平衡変換素子３（図４の（ａ）参照）、第１の比較例に係る平衡不平衡変換素子（図４の（ｂ）参照）、及び、第２の比較例に係る平衡不平衡変換素子（図４の（ｃ）参照）について、変換損失の周波数依存性を示すグラフである。なお、変換損失は、｜Ｓ１２×Ｓ１３＋Ｓ２１×Ｓ３１｜／２√２により定義される量であり、差動モード利得とも呼ばれる。ここで、Ｓ１２は、差動型マイクロストリップ線路２の第１ストリップ導体２２１から分配器３３に入力される信号のなかで、分配器３３からシングルエンド型マイクロストリップ線路１のストリップ導体１２に出力される成分が占める割合を表すＳパラメータである。Ｓ１３は、差動型マイクロストリップ線路２の第２ストリップ導体２２２から分配器３３に入力された信号のなかで、分配器３３からシングルエンド型マイクロストリップ線路１のストリップ導体１２に出力される成分が占める割合を表すＳパラメータである。Ｓ２１は、シングルエンド型マイクロストリップ線路１のストリップ導体１２から分配器３３に入力された信号のなかで、分配器３３から差動型マイクロストリップ線路２の第１ストリップ導体２２１に出力される成分が占める割合を表すＳパラメータである。Ｓ３１は、シングルエンド型マイクロストリップ線路１のストリップ導体１２から分配器３３に入力された信号のなかで、分配器３３から差動型マイクロストリップ線路２の第２ストリップ導体２２２に出力される成分の割合を示すＳパラメータである。
【００６８】
図５のグラフから、本実施形態に係る平衡不平衡変換素子３の変換損失は、図示したすべての周波数（５０ＧＨｚ以上７０ＧＨｚ以下）において、第１の比較例に係る平衡不平衡変換素子の変換損失、及び、第２の比較例に係る平衡不平衡変換素子の変換損失よりも小さいことがわかる。このことは、ブリッジ導体１４とスルービア１１ａとを備えたシングルエンド型マイクロストリップ線路１の伝送損失が、シングルエンド型マイクロストリップ線路１からスルービア１１ａを省略した比較例やシングルエンド型マイクロストリップ線路１からスルービア１１ａ及びブリッジ導体１４を省略した比較例の伝送損失よりも小さくなることを意味する。
【００６９】
また、図５のグラフから、第１の比較例に係る平衡不平衡変換素子の変換損失は、図示したすべての周波数において、第２の比較例に係る平衡不平衡変換素子の変換損失よりも小さいことがわかる。このことは、伝送損失を小さくするという効果が、ブリッジ導体１４のみから得られる効果ではなく、ブリッジ導体１４とスルービア１１ａとを組み合わせることによりはじめて得られる効果であることを意味する。
【００７０】
〔シングルエンド型マイクロストリップ線路におけるスルービアの個数〕
シングルエンド型マイクロストリップ線路１におけるスルービアの個数について、図６及び図７を参照して説明する。
【００７１】
図６において、（ａ）は、本実施形態に係る平衡不平衡変換素子３の拡大平面図であり、（ｂ）は、第１の変形例に係る平衡不平衡変換素子３の拡大断面図である。
【００７２】
ここで、第１の変形例に係る平衡不平衡変換素子３は、図６の（ａ）に示す本実施形態に係る平衡不平衡変換素子３において、シングルエンド型マイクロストリップ線路１を図６の（ｂ）に示す形態に変更したもの、すなわち、スルービアの個数を１個から２個へと変更したものである。
【００７３】
図７は、本実施形態に係る平衡不平衡変換素子３（図６の（ａ）参照）、及び、第１の変形例に係る平衡不平衡変換素子３（図６の（ｂ）参照）について、変換損失の周波数依存性を示すグラフである。
【００７４】
図７に示すグラフを参照する限り、本実施形態に係る平衡不平衡変換素子３（スルービア１個）の変換損失と第１の変形例に係る平衡不平衡変換素子３（スルービア２個）の変換損失との間に有意な差異は認められない。このことから、シングルエンド型マイクロストリップ線路１の伝送損失は、スルービアの個数に依らないことが理解される。したがって、本実施形態に係るシングルエンド型マイクロストリップ線路１においては、伝送損失の有意な増加を招くことなく、スルービアの個数を減らし得る。
【００７５】
〔差動型マイクロストリップ線路におけるスルービアの個数〕
差動型マイクロストリップ線路２におけるスルービアの個数について、図８及び図９を参照して説明する。
【００７６】
図８において、（ａ）は、本実施形態に係る平衡不平衡変換素子３の拡大平面図であり、（ｂ）は、第２の変形例に係る平衡不平衡変換素子３の拡大断面図である。
【００７７】
ここで、第２の変形例に係る平衡不平衡変換素子３は、図８の（ａ）に示す本実施形態に係る平衡不平衡変換素子３において、差動型マイクロストリップ線路２を図８の（ｂ）に示す形態に変更したもの、すなわち、スルービアの個数を３個（スルービア２１ａ〜２１ｃ）から６個（スルービア２１ａ〜２１ｆ）へと変更したものである。
【００７８】
図９は、本実施形態に係る平衡不平衡変換素子３（図８の（ａ）参照）、及び、第２の変形例に係る平衡不平衡変換素子３（図８の（ｂ）参照）について、変換損失の周波数依存性を示すグラフである。
【００７９】
図９に示すグラフを参照する限り、本実施形態に係る平衡不平衡変換素子３（スルービア３個）の変換損失と第２の変形例に係る平衡不平衡変換素子３（スルービア６個）の変換損失との間に有意な差は認められない。このことから、差動型マイクロストリップ線路２の伝送損失は、スルービアの個数に依らないことが理解される。したがって、本実施形態の差動型マイクロストリップ線路２においては、伝送損失の有意な増加を招くことなく、スルービアの個数を減らし得る。
【００８０】
〔差動型マイクロストリップ線路におけるストリップ導体の折り曲げ〕
差動型マイクロストリップ線路２におけるストリップ導体２２２の折り曲げについて、図１０及び図１１を参照して説明する。
【００８１】
図１０において、（ａ）は、本実施形態に係る平衡不平衡変換素子３の拡大平面図であり、（ｂ）は、第３の変形例に係る平衡不平衡変換素子３の拡大断面図である。
【００８２】
図８の（ａ）に示すように、本実施形態に係る平衡不平衡変換素子３においては、差動型マイクロストリップ線路２の第２ストリップ導体２２２に折り返し部２２２ｄを設けることによって、第２ストリップ導体２２２の電気長を差動型マイクロストリップ線路２の第１ストリップ導体２２１の電気長と一致させる構成が採用されている。一方、図８の（ｂ）に示すように、第３の変形例に係る平衡不平衡変換素子３においては、折り返し部２２２ｄを省略することによって、第２ストリップ導体２２２の電気長を差動型マイクロストリップ線路２の第１ストリップ導体２２１の電気長よりも短くする構成が採用されている。
【００８３】
図１１は、本実施形態に係る平衡不平衡変換素子３（図１０の（ａ）参照）、及び、第３の変形例に係る平衡不平衡変換素子３（図１０の（ｂ）参照）について、シングルエンド型マイクロストリップ線路１を構成するストリップ導体１２の端部１２ａに信号を入力したときに、差動型マイクロストリップ線路２を構成する第１ストリップ導体２２１及び第２ストリップ導体２２２の端部２２１ａ，２２２ａから出力される信号の位相差の周波数依存性を示すグラフである。
【００８４】
図１１が示すグラフから、本実施形態に係る平衡不平衡変換素子３においては、上記の位相差が図示した帯域（５０ＧＨｚ以上７０ＧＨｚ以下）において１８０°±１０°の範囲に収まるのに対して、第３の変形例に係る平衡不平衡変換素子３においては、上記の位相差が図示した帯域において１８０°±１０°の範囲に収まらないことが分かる。すなわち、本実施形態に係る平衡不平衡変換素子３においては、シングルエンド信号を正しく差動信号に変換することができるのに対して、第３の変形例に係る平衡不平衡変換素子３においては、シングルエンド信号を正しく差動信号に変換することができないことが分かる。
【００８５】
なお、差動型マイクロストリップ線路２において、第１ストリップ導体２２１の電気長と第２ストリップ導体２２２の電気長とを一致させる構成を採用することが好ましいのは、分配器３３において、接続点Ｐ２から接続点Ｐ１に至る経路の電気長と導体接続点Ｐ３から接続点Ｐ１に至る経路の電気長との差をλ／２＋ｎλとする構成が採用されている場合である（図３参照）。何故なら、この場合、第１ストリップ導体２２１の端部２２１ａから接続点Ｐ１に至る経路の電気長と第２ストリップ導体２２２の端部２２２ａから接続点Ｐ１に至る経路の電気長との差がλ／２＋ｎλとなり、接続点Ｐ１から入力信号が第１ストリップ導体２２１の端部２２１ａ及び第２ストリップ導体２２２の端部２２２ａにおいて正しく逆相化されるからである。すなわち、第１ストリップ導体２２１及び第２ストリップ導体２２２の電気長は、第１ストリップ導体２２１の端部２２１ａから接続点Ｐ１に至る経路の電気長と第２ストリップ導体２２２の端部２２２ａから接続点Ｐ１に至る経路の電気長との差がλ／２＋ｎλとなるように決めればよい。
【００８６】
〔付記事項〕
本発明は上述した各実施形態（実施例）に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００８７】
本発明は、シングルエンド信号の不平衡伝送を行うシングルエンド型マイクロストリップ線路と差動信号の平衡伝送を行う差動型マイクロストリップ線路とが用いられる技術分野で、好適に利用することができる。
【符号の説明】
【００８８】
１、５  シングルエンド型マイクロストリップ線路
２、６  差動型マイクロストリップ線路
３  平衡不平衡変換素子
１１、２１、３１  誘電体基板
１１ａ、２１ａ、５１ａ、６１ａ  スルービア
１２、２２１、２２２  ストリップ導体
１３ａ、２３ａ、５３ａ、６３ａ  第１グランドパッド
１３ｂ、２３ｂ、５３ｂ、６３ｂ  第２グランドパッド
１４、２４  ブリッジ導体
１５、２５  グランド導体
２２  ストリップ導体対
２３、２３ｃ、６３ｃ  第３グランドパッド
３３  分配器
３３ａ  リング線路
３３ｂ  第１スタブ
３３ｃ  第２スタブ
２２１  第１ストリップ導体
２２２  第２ストリップ導体
【図１】
2017135465.tif 000003
【図２】
2017135465.tif 000004
【図３】
2017135465.tif 000005
【図４】
2017135465.tif 000006
【図５】
2017135465.tif 000007
【図６】
2017135465.tif 000008
【図７】
2017135465.tif 000009
【図８】
2017135465.tif 000010
【図９】
2017135465.tif 000011
【図１０】
2017135465.tif 000012
【図１１】
2017135465.tif 000013
【図１２】
2017135465.tif 000014