(57)【要約】【課題】ステージの汚損を防止し、ステージのクリーニングの頻度を少なくすることができる技術を開示する。【解決手段】検査に用いられる半導体チップ２は、縦型スイッチング素子が形成された基板１０、上面電極１４、下面電極１６、及び、保護膜２０を有する。保護膜２０のうち、上面電極１４の上面を覆う部分には開口部２２が形成されている。基板１０の上面のうち、外周端部の上面の一部は、保護膜２０で覆われずに露出している。この半導体チップ２を検査する場合、まず、半導体チップ２を導電性のステージ３０上に載置する。続いて、開口部２２から露出する上面電極１４に、導電性のプローブ４０を当接させる。続いて、ステージ３０とプローブ４０の間に電圧を印加する。【選択図】図２
2017173110.tif 000002
【特許請求の範囲】
【請求項１】
縦型スイッチング素子を有する半導体チップを検査する検査方法であって、
前記半導体チップは、
前記縦型スイッチング素子が形成された基板と、
前記基板の上面の一部に配置された上面電極と、
前記基板の下面に配置された下面電極と、
前記基板の上面及び前記上面電極の上面を覆う絶縁性の保護膜と、を有しており、
前記保護膜のうち、前記上面電極の上面を覆う部分には開口部が形成されており、
前記基板の上面のうち、前記開口部よりも前記基板の外周寄りの一部は、前記保護膜で覆われずに露出しており、
前記半導体チップを平面視した場合の前記半導体チップの面積よりも大きい面積を有する導電性のステージ上に、前記半導体チップを、前記下面電極が前記ステージに接触するように載置するステップと、
前記開口部から露出する前記上面電極に導電性のプローブを当接させるステップと、
前記ステージと前記プローブの間に電圧を印加するステップと、
を備える、検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する技術は、縦型のスイッチング素子を有する半導体チップを検査する検査方法に関する。
【背景技術】
【０００２】
特許文献１には、縦型のスイッチング素子を有する半導体チップの下面に正電圧を印加し、上面に負電圧を印加することにより、半導体チップの耐圧を検査する検査方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−２３８３３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の方法で検査を行う際、半導体チップの上下両側から導電性のプローブを当接させると、半導体チップが物理的に破損するおそれがある。そのため、図４に示すように、半導体チップ２０２の物理的破損を抑制する目的で、半導体チップ２０２よりも面積が大きい導電性のステージ２３０上に半導体チップ２０２を載置して検査を行う場合がある。この場合、基板２１０の下面に配置された下面電極２１６をステージ２３０に接触させる。また、基板２１０の上面の一部に配置された上面電極２１４にプローブ２４０を当接させる。基板２１０には縦型のスイッチング素子が形成されている。また、上面電極２１４の周囲の基板２１０の上面は、絶縁性の保護膜２２０に覆われている。保護膜２２０には開口部２２２が設けられており、開口部２２２から上面電極２１４が露出している。プローブ２４０は、開口部２２２から露出する上面電極２１４に当接される。
【０００５】
しかしながら、そのような方法で検査を行う場合、検査中に半導体チップ２０２の上面の電界が大きくなると、上面電極２１４から沿面放電が発生する。沿面放電が発生すると、放電によって発生したイオンが、図４中の矢印２５０に示すように、保護膜２２０の上面に沿ってステージ２３０に向かう経路で流れる。発生したイオンは基板２１０の側面に衝突し、パーティクル（即ち微粒子）２６０を発生させる。発生したパーティクル２６０は、ステージ２３０上に落下する。ステージ２３０上に落下するパーティクル２６０は、ステージ２３０の汚損等の原因になる可能性がある。このため、次の半導体チップを検査する前に、ステージ２３０をクリーニングする必要がある。
【０００６】
本明細書では、ステージの汚損を防止し、ステージのクリーニングの頻度を少なくすることができる技術を開示する。
【課題を解決するための手段】
【０００７】
本明細書では、縦型スイッチング素子を有する半導体チップを検査する検査方法を開示する。この検査方法において検査に用いられる半導体チップは、縦型スイッチング素子が形成された基板と、基板の上面の一部に配置された上面電極と、基板の下面に配置された下面電極と、基板の上面及び上面電極の上面を覆う絶縁性の保護膜と、を有している。保護膜のうち、上面電極の上面を覆う部分には開口部が形成されている。基板の上面のうち、開口部よりも基板の外周寄りの一部は、保護膜で覆われずに露出している。そして、検査方法は、半導体チップを平面視した場合の半導体チップの面積よりも大きい面積を有する導電性のステージ上に、半導体チップを、下面電極がステージに接触するように載置するステップと、開口部から露出する上面電極に導電性のプローブを当接させるステップと、ステージとプローブの間に電圧を印加するステップと、を備える。
【０００８】
上記の検査方法において検査に用いられる半導体チップは、基板の上面のうち、開口部よりも基板の外周寄りの一部は、保護膜で覆われずに露出している。そのため、検査中に沿面放電が発生する場合に、放電によって発生したイオンは、保護膜の上面に沿って流れる過程で、基板の上面のうちの露出した部分に衝突する。このため、イオンが基板の側面に衝突することを抑制することができる。そして、イオンが基板の上面に衝突するため、衝突によって発生したパーティクルがステージ上に落下することも抑制することができる。従って、ステージの汚損を防止することができる。その結果、ステージのクリーニングの頻度を少なくすることができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施例の検査に用いられる半導体チップを示す平面図。
【図２】第１実施例の検査方法を模式的に説明する図１のＩＩ−ＩＩ断面の説明図。
【図３】第２実施例の検査に用いられる半導体チップを示す平面図。
【図４】従来の検査方法を模式的に説明する断面図。
【発明を実施するための形態】
【００１０】
（第１実施例）
（検査対象の半導体チップ２の構成）
本実施例の検査方法は、縦型のスイッチング素子を有する半導体チップの耐圧を検査するための方法である。図１、図２に本実施例の検査対象の半導体チップ２を示す。半導体チップ２は、基板１０と、上面電極１４と、下面電極１６と、保護膜２０とを有する。
【００１１】
基板１０は、ＳｉＣによって形成されている半導体基板である。基板１０には、縦型のスイッチング素子が形成されている。本実施例では、縦型のスイッチング素子はショットキーバリアダイオード（以下、ＳＢＤという）である。他の例では、基板１０に形成されているスイッチング素子は、他の任意の縦型のスイッチング素子（例えば、ＭＯＳＦＥＴ等）であってもよい。図２に示すように、基板１０の上面近傍には、周辺耐圧領域１２が形成されている。
【００１２】
上面電極１４は、基板１０の上面の中央部に配置されている。基板１０の上面の外周部は、上面電極１４によって覆われていない。上面電極１４は、ＳＢＤのアノードとして機能する。下面電極１６は、基板１０の下面の全面に配置されている。下面電極１６は、ＳＢＤのカソードとして機能する。
【００１３】
保護膜２０は絶縁性材料によって形成されている。保護膜２０は、基板１０の上面のうち、上面電極１４に覆われていない範囲（即ち、基板１０の上面の外周部）と、上面電極１４の外周部とを覆っている。保護膜２０には開口部２２が形成されており、開口部２２では上面電極１４が露出している。また、保護膜２０のうち、基板１０の外周端近傍を覆っている部分には、切り欠き部２４が形成されている。切り欠き部２４では、基板１０の上面のうち、外周端近傍の部分の一部（以下では、露出部１１と呼ぶ）が露出している。切り欠き部２４は開口部２２から離れた位置に形成されている。
【００１４】
（半導体チップ２の検査）
本実施例の検査方法で上記の半導体チップ２を検査する手順について説明する。図２に示すように、検査を行う場合には、まず、半導体チップ２を導電性のステージ３０上に載置する。この際、下面電極１６がステージ３０に接触するように半導体チップ２を載置する。ここで用いられるステージ３０は、半導体チップ２を平面視した場合の半導体チップ２の面積よりも大きいものである。
【００１５】
続いて、開口部２２から露出する上面電極１４に、導電性のプローブ４０を当接させる。本実施例では、プローブ４０は接地されている。
【００１６】
続いて、ステージ３０とプローブ４０の間に電圧を印加する。本実施例では、ステージ３０がプラスとなる電圧を印加する。これにより、半導体チップ２の耐圧を検査することができる。
【００１７】
上記の検査を行っている間に、半導体チップ２の上面の電界が大きくなると、上面電極１４から沿面放電が発生する場合がある。本実施例では、開口部２２と切り欠き部２４の間で保護膜２０の幅が狭くなっているので、この部分の保護膜２０の表面で電界が高くなる。従って、沿面放電は、開口部２２と切り欠き部２４の間で発生する。沿面放電が発生すると、放電によって発生したイオンが、図２中の矢印５０に示すように、保護膜２０の上面に沿ってステージ３０に向かう経路で流れる。イオンは、保護膜２０の上面に沿って流れる過程で、基板１０の上面の露出部１１に衝突する。衝突によってパーティクル（即ち微粒子）６０が発生する。本実施例では、発生したパーティクル６０は、基板１０の上面に残る。
【００１８】
上記の通り、本実施例の方法によると、沿面放電によって発生したイオンは、基板１０の上面（即ち、露出部１１）に衝突する。そのため、基板１０の側面に衝突することを抑制することができる。そして、衝突によって発生したパーティクル６０は基板１０の上面に残るため、パーティクル６０がステージ３０上に落下することも抑制することができる。即ち、ステージ３０の汚損を防止することができる。そして、ステージ３０のクリーニングの頻度を少なくすることもできる。
【００１９】
（第２実施例）
図３を参照して、第２実施例について、第１実施例と異なる点を説明する。なお、図３では、第１実施例（図１、図２参照）と同様の構成は同じ符号で示し、詳細な説明を省略する。本実施例の半導体チップ１０２では、保護膜１２０が、基板１０の外周端近傍の全周を覆っていない点が第１実施例とは異なる。即ち、本実施例では、基板１０の上面の外周端近傍の部分の全周に亘って露出部１１１が設けられている。
【００２０】
図３の半導体チップ１０２を用いて検査を行う場合の手順は第１実施例と同様である。本実施例の方法による場合も、第１実施例の場合と同様の作用効果を発揮することができる。また、本実施例では、基板１０の上面の外周端近傍の部分の全周に亘って露出部１１１が設けられている。そのため、検査中に沿面放電が発生した際に、イオンが保護膜１２０の上面のどの部分を流れた場合であっても、イオンが基板１０の上面に衝突する。従って、イオンが基板１０の側面に衝突することを抑制することができる。
【００２１】
以上、本明細書に開示の技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００２２】
（変形例１）上記の各実施例では、露出部１１、１１１は、基板１０の上面の外周端近傍の部分に形成されている。これに限られず、露出部は、開口部２２よりも外周寄りの一部に設けられていれば、基板１０上の任意の位置に形成されていてもよい。そのため、例えば、露出部は、開口部２２と連続した位置に形成されていてもよい。
【００２３】
（変形例２）上記の各実施例では、基板１０は、ＳｉＣによって形成されている半導体基板であるが、これに限られず、基板は、Ｓｉによって形成されていてもよい。
【００２４】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２５】
２：半導体チップ
１０：基板
１１：露出部
１２：周辺耐圧領域
１４：上面電極
１６：下面電極
２０：保護膜
２２：開口部
２４：切り欠き部
３０：ステージ
４０：プローブ
５０：イオンの経路
６０：パーティクル
１０２：半導体チップ
１１１：露出部
１２０：保護膜
２０２：半導体チップ
２１０：基板
２１４：上面電極
２１６：下面電極
２２０：保護膜
２２２：開口部
２３０：ステージ
２４０：プローブ
２５０：イオンの経路
２６０：パーティクル
【図１】
2017173110.tif 000003
【図２】
2017173110.tif 000004
【図３】
2017173110.tif 000005
【図４】
2017173110.tif 000006