(57)【要約】【課題】光電変換素子の製造工程を簡素化する。【解決手段】光電変換素子１４の製造方法は、第１電極４１２を形成する工程と、第１電極４１２を加熱することにより第１電極４１２の表面にヒロック４０２を発生させる工程と、ヒロック４０２を表面に反映した凹凸構造４０４を有する第２電極４１４を第１電極４１２上に形成する工程と、カルコパイライト型半導体を含む光電変換層４３を第２電極４１４上に形成する工程とを含む。【選択図】図２
2017098346.tif 000002
【特許請求の範囲】
【請求項１】
第１電極を形成する工程と、
前記第１電極を加熱することにより前記第１電極の表面にヒロックを発生させる工程と、
前記ヒロックを表面に反映した凹凸構造を有する第２電極を前記第１電極上に形成する工程と、
カルコパイライト型半導体を含む光電変換層を前記第２電極上に形成する工程と
を含む光電変換素子の製造方法。
【請求項２】
前記第１電極を形成する工程では、前記第１電極をアルミニウムで形成する
請求項１の光電変換素子の製造方法。
【請求項３】
前記第２電極を形成する工程では、前記第２電極をモリブデンで形成する
請求項１または請求項２の光電変換素子の製造方法。
【請求項４】
前記ヒロックを発生させる工程では、前記第１電極の加熱を４００℃以上で行う
請求項１から請求項３の何れかの光電変換素子の製造方法。
【請求項５】
前記カルコパイライト型半導体を含む光電変換層を形成する工程では、Ｃｕｙ（ＩｎｘＧａ１−ｘ）Ｓｅ２（０≦ｙ≦１，０≦ｘ≦１）で示されるＣＩＧＳ系半導体を前記カルコパイライト型半導体として含む前記光電変換層を形成する
請求項１から請求項４の何れかの光電変換素子の製造方法。
【請求項６】
表面にヒロックを有する第１電極と、
当該第１電極上に形成されて当該ヒロックを表面に反映した凹凸構造を有する第２電極と、
前記第２電極上に形成されてカルコパイライト型半導体を含む光電変換層と
を具備する生体情報取得装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カルコパイライト型半導体を利用した光電変換技術に関する。
【背景技術】
【０００２】
カルコパイライト型の半導体を利用した光電変換技術が従来から提案されている。例えば特許文献１には、表面に微細な凹凸構造を有する下部電極層とカルコパイライト構造の化合物半導体層とを基板上に形成した光電変換装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１２０６２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１の技術では、下部電極層に凹凸構造を形成するためにエッチングプロセスやリフトオフプロセスが必要であるため製造工程が煩雑である。以上の事情を考慮して、本発明は、光電変換素子の製造工程を簡素化することを目的とする。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明の光電変換素子の製造方法は、第１電極を形成する工程（例えば工程Ｐ1）と、第１電極を加熱することにより第１電極の表面にヒロックを発生させる工程（例えば工程Ｐ2）と、ヒロックを表面に反映した凹凸構造を有する第２電極を第１電極上に形成する工程（例えば工程Ｐ3）と、カルコパイライト型半導体を含む光電変換層を第２電極上に形成する工程（例えば工程Ｐ4）とを含む。以上の方法では、第１電極が有するヒロックを表面に反映した第２電極が形成される。したがって、例えばフォトリソグラフィやエッチングにより電極層の表面を選択的に除去することで凹凸構造を形成する方法と比較して、凹凸構造を有する電極層の製造工程を簡素化することが可能である。
【０００６】
本発明に係る製造方法の好適例において、第１電極を形成する工程（例えば工程Ｐ1）では、第１電極をアルミニウムで形成する。以上の方法では、第１電極がアルミニウムで形成される。したがって、第１電極をアルミニウム以外の物質で形成する方法と比較して、第１電極の表面にヒロックを発生させやすいという利点がある。
【０００７】
本発明に係る製造方法の好適例において、第２電極を形成する工程（例えば工程Ｐ3）では、第２電極をモリブデンで形成する。以上の方法では、第２電極がモリブデンで形成される。したがって、第２電極をモリブデン以外の物質で形成する方法と比較して、第２電極と光電変換層との間にオーミック接触が得られやすいという利点がある。
【０００８】
本発明に係る製造方法の好適例において、ヒロックを発生させる工程（例えば工程Ｐ2）では、第１電極の加熱を４００℃以上で行う。以上の方法では、第１電極を４００℃以上に加熱する。したがって、第１電極を４００℃以下の温度に加熱する方法と比較して、第１電極の表面にヒロックを発生させやすいという利点がある。
【０００９】
本発明に係る製造方法の好適例において、カルコパイライト型半導体を含む光電変換層を形成する工程では、Ｃｕｙ（ＩｎｘＧａ１−ｘ）Ｓｅ２（０≦ｙ≦１，０≦ｘ≦１）で示されるＣＩＧＳ系半導体をカルコパイライト型半導体として含む光電変換層を形成する。以上の方法では、ＣＩＧＳ系半導体を含む光電変換層が形成される。したがって、ＣＩＧＳ系半導体以外のシリコン系半導体を含む光電変換層と比較して、広波長帯域の光を吸収しやすいという利点がある。
【００１０】
本発明の生体情報取得装置は、表面にヒロックを有する第１電極と、当該第１電極上に形成されて当該ヒロックを表面に反映した凹凸構造を有する第２電極と、第２電極上に形成されてカルコパイライト型半導体を含む光電変換層とを具備する。以上の構成では、第１電極が有するヒロックを表面に反映した凹凸構造を有する第２電極が形成される。したがって、例えばフォトリソグラフィやエッチングにより電極層の表面を選択的に除去することで凹凸構造を形成する構成と比較して、凹凸構造を有する電極層の製造工程を簡素化することが可能である。
【図面の簡単な説明】
【００１１】
【図１】本発明の好適な形態に係る生体情報取得装置の模式図である。
【図２】生体情報取得装置のうち１個の単位素子に対応する部分の断面図である。
【図３】第１電極を形成する工程の説明図である。
【図４】ヒロックを発生させる工程の説明図である。
【図５】第２電極を形成する工程の説明図である。
【図６】光電変換層を形成する工程の説明図である。
【図７】光電変換層を形成する工程の詳細な説明図である。
【図８】絶縁層を形成する工程の説明図である。
【発明を実施するための形態】
【００１２】
＜生体情報取得装置１００の構成＞
図１は、本発明の好適な形態に係る生体情報取得装置１００の模式図である。生体情報取得装置１００は、例えば生体認証のために生体の静脈像を撮像する撮像装置（静脈センサー）であり、図１に示すように基板１０と複数の単位素子Ｕとを具備する。基板１０は、ガラス基板や石英基板等の板状部材である。複数の単位素子Ｕは、基板１０の面上に行列状に配列される。
【００１３】
１個の単位素子Ｕについて図１に代表的に図示した通り、各単位素子Ｕは、定電位線１１２と検出線１１４との交差に対応して配置され、トランジスター１２とトランジスター１３２とトランジスター１３４と光電変換素子１４とを含んで構成される。光電変換素子１４は、受光量に応じた電荷を発生する。本実施形態の光電変換素子１４は、近赤外光（波長７００ｎｍ〜９００ｎｍ）を受光可能である。定電位線１１２と検出線１１４との間にトランジスター１２とトランジスター１３４とが直列に接続される。トランジスター１２のゲート電極は光電変換素子１４に接続され、トランジスター１３２はトランジスター１２のゲート電極と定電位線１１２との間に接続される。
【００１４】
トランジスター１２のゲート電極の電位は、トランジスター１３２がオン状態に制御されることで定電位線１１２の電位に初期化されてから光電変換素子１４の受光量に応じた電位に変化する。したがって、トランジスター１３４がオン状態に制御されると、光電変換素子１４の受光量（トランジスター１２のゲート電極の電位）に応じた電流値の検出信号が定電位線１１２からトランジスター１２とトランジスター１３４とを経由して検出線１１４に出力される。すなわち、単位素子Ｕ内の各トランジスター（１２，１３２，１３４）は、検出信号の入出力の制御（光電変換素子１４の駆動）に使用される半導体素子である。なお、単位素子Ｕの具体的な構成は任意である。
【００１５】
図２は、生体情報取得装置１００のうち１個の単位素子Ｕに対応する部分の断面図である。図２に示すように、生体情報取得装置１００は、回路層２０と絶縁層３０と受光層４０とを基板１０の面上に積層した構造である。回路層２０は基板１０と絶縁層３０との間に介在し、絶縁層３０は回路層２０と受光層４０との間に介在する。
【００１６】
回路層２０は、下地層２２と単位素子Ｕ内の各トランジスター（１２，１３２，１３４）と層間絶縁膜２４とを含んで構成される。下地層２２は、トランジスター１２を形成する下地として好適な薄膜であり、例えば窒化珪素（ＳｉＮx）で基板１０の表面に形成された第１層２２１と、例えば酸化珪素（ＳｉＯx）で第１層２２１の表面に形成された第２層２２３との積層で構成される。なお、下地層２２を省略することも可能である。
【００１７】
単位素子Ｕ内の各トランジスター（１２，１３２，１３４）は同様の構成の薄膜トランジスターである。図２にはトランジスター１２のみが代表的に例示されている。トランジスター１２は、半導体層５１とゲート絶縁膜５２とゲート電極５３と第１電極５４（ソース電極およびドレイン電極の一方）と第２電極５５（ソース電極およびドレイン電極の他方）とを含む薄膜トランジスターである。半導体層５１は、例えばポリシリコン等の半導体材料で下地層２２の面上に島状に形成される。ゲート電極５３は、ゲート絶縁膜５２を挟んで半導体層５１のチャネル領域に対向する。層間絶縁膜２４は、半導体層５１とゲート電極５３とを覆う絶縁性の膜体（層間絶縁層）であり、基板１０の全域にわたり略一定の膜厚に形成される。層間絶縁膜２４は、半導体層５１とゲート電極５３とを覆うように基板１０の全域に形成される。第１電極５４および第２電極５５の各々は、層間絶縁膜２４の面上に形成され、層間絶縁膜２４およびゲート絶縁膜５２を貫通する導通孔を介して半導体層５１に導通する。
【００１８】
絶縁層３０は、絶縁膜３２と絶縁膜３４とから構成される。絶縁膜３２は、絶縁性の膜体であり、回路層２０（層間絶縁膜２４）を覆うように基板１０の全域に形成される。絶縁膜３２は、例えば窒化珪素（ＳｉＮx）で形成される。絶縁膜３４は、絶縁膜３２を覆う絶縁性の膜体であり、絶縁膜３２の表面を平坦にする平坦化膜として機能する。絶縁膜３４は、例えば酸化珪素（ＳｉＯx）で形成される。
【００１９】
図２の受光層４０は、図１の光電変換素子１４を含む。光電変換素子１４は、下部電極４１と上部電極４２との間に光電変換層４３を介在させた受光素子である。下部電極４１は、単位素子Ｕ毎に個別に形成され、絶縁層３０と層間絶縁膜２４とを貫通する導通孔（図示略）を介してトランジスター１２のゲート電極５３に導通する。図２に例示される通り、下部電極４１は、第１電極４１２と第２電極４１４との積層で構成される。第１電極４１２は、例えばヒロック４０２を発生させやすいアルミニウム（Ａｌ）等の導電材料で絶縁膜３４上に形成される。第１電極４１２は、図２に例示される通り、表面に複数のヒロック４０２を有している。ヒロック４０２とは、熱処理により物質の表面に発生する突起物である。
【００２０】
第２電極４１４は、第１電極４１２を覆うように形成される。例えば、光電変換層４３との間にオーミック接触が得られやすいセレン化モリブデン（ＭｏＳｅ２）を形成しやすく、低抵抗な導電材料であるモリブデン（Ｍｏ）が第２電極４１４の材料として好適である。第２電極４１４は、図２に例示される通り、第１電極４１２のヒロック４０２を表面に反映した凹凸構造４０４を有している。すなわち、下部電極４１は、光電変換層４３側の表面に凹凸構造４０４を有する形状となる。凹凸構造４０４は、多数の山部（または谷部）が表面に分布する散乱構造である。下部電極４１に凹凸構造４０４を設けることで、光電変換層４３の内部を通過して下部電極４１に到達した入射光が凹凸構造４０４の表面で散乱し、光路長の増加と光閉じ込め効果（下部電極４１と上部電極４２との間で光が往復ことで光電変換層４３による光の吸収率が高まる効果）とにより光電変換効率が向上する。以上の例示の通り、本実施形態においては、ヒロック４０２の発生を積極的に下部電極４１の凹凸構造４０４の形成に利用している。したがって、例えばフォトリソグラフィやエッチングにより下部電極４１の表面を選択的に除去することで凹凸構造４０４を形成する構成と比較して、凹凸構造４０４を有する下部電極４１の製造工程を簡素化することが可能である。
【００２１】
図２の光電変換層４３は、光を吸収しやすいカルコパイライト型半導体を含んで形成され、受光量に応じた電荷を発生させる。具体的には、光電変換層４３は、光吸収層とｎ型バッファ層とｎ型導電層とを下部電極４１側からこの順番に積層した構造である。光吸収層は、カルコパイライト型半導体で下部電極４１上に形成される。カルコパイライト型半導体としては、Ｃｕｙ（ＩｎｘＧａ１−ｘ）Ｓｅ２（０≦ｙ≦１，０≦ｘ≦１）で示されるＣＩＧＳ系半導体が好適である。ＣＩＧＳ系半導体とは、例えばＣｕＩｎＳｅ2やＣｕ(Ｉｎ，Ｇａ)Ｓｅ2である。ｎ型バッファ層は、例えば硫化カドミウム（ＣｄＳ）で光吸収層上に形成される。ｎ型導電層は、例えば酸化亜鉛（ＺｎＯ）でｎ型バッファ層上に形成される。
【００２２】
下部電極４１および光電変換層４３が形成された絶縁膜３４の表面は絶縁層４５で覆われる。絶縁層４５は、例えば窒化珪素（ＳｉＮx）で形成される。上部電極４２は、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）等の光透過性の導電材料で絶縁層４５の面上に形成されて複数の単位素子Ｕにわたって連続する。上部電極４２は、絶縁層４５に形成された開口部４６を介して光電変換層４３に接触する。受光時に光電変換層４３に発生した電荷に応じた検出信号が光電変換素子１４毎に検出線１１４から外部装置に出力される。
【００２３】
＜光電変換素子１４の製造方法＞
図３から図８は、以上に説明した生体情報取得装置１００のうち光電変換素子１４の製造工程の説明図である。最初の工程Ｐ1は、基板１０の面上に回路層２０と絶縁層３０を積層した状態で開始される。図３に例示される通り、工程Ｐ1では、絶縁層３０の面上に第１電極４１２が形成される。第１電極４１２は、例えばアルミニウム（Ａｌ）で形成される。第１電極４１２の形成には、公知の成膜技術（例えばスパッタリングや真空蒸着等）が採用され得る。第１電極４１２は、例えば１００ｎｍ程度の膜厚に形成される。以上のように第１電極４１２をアルミニウム（Ａｌ）で形成する方法では、第１電極４１２をアルミニウム（Ａｌ）以外の物質で形成する方法と比較して、後述する工程Ｐ2において第１電極４１２の表面にヒロック４０２を発生させやすいという利点がある。
【００２４】
図４に例示される通り、工程Ｐ1の実行後の工程Ｐ2では、第１電極４１２を加熱（アニール）することにより第１電極４１２の表面にヒロック４０２を発生させる。工程Ｐ2では、例えば３５０℃以上５００℃以下の温度（好適には４００℃以上）に第１電極４１２が加熱される。工程Ｐ2は、不活性ガス（例えば窒素やアルゴン）や大気等の雰囲気下で実行される。当該条件下では、ヒロック４０２の高さは１００ｎｍ以上２００ｎｍ以下程度になり得る。以上のように第１電極４１２を４００℃以上に加熱する方法によれば、第１電極４１２を４００℃以下の温度に加熱する方法と比較して、第１電極４１２の表面にヒロック４０２を発生させやすいという利点がある。ヒロック４０２の発生の度合（面内の分布の疎密）や個々のヒロック４０２のサイズは、第１電極４１２の加熱温度により制御することが可能である。
【００２５】
図５に例示される通り、工程Ｐ2の実行後の工程Ｐ3では、ヒロック４０２を表面に反映した凹凸構造４０４を有する第２電極４１４が第１電極４１２上に形成される。第２電極４１４は、例えばモリブデン（Ｍｏ）で形成される。第２電極４１４の形成には、公知の成膜技術（例えばスパッタリングや真空蒸着等）が採用され得る。第２電極４１４の膜厚を２００ｎｍ以上５００ｎｍ以下程度にすることで、工程Ｐ2で第１電極４１２の表面に発生させたヒロック４０２の形状が表面に現れた凹凸構造４０４が第２電極４１４に形成される。すなわち、以上に例示した工程Ｐ1から工程Ｐ3により、第１電極４１２と第２電極４１４との積層で構成されて表面に凹凸構造４０４を有する下部電極４１が形成される。以上のように下部電極４１の凹凸構造４０４の形成にヒロック４０２を利用する方法によれば、例えばフォトリソグラフィやエッチングにより下部電極４１の表面を選択的に除去することで凹凸構造４０４を形成する方法と比較して、凹凸構造４０４を有する下部電極４１の製造工程を簡素化することが可能である。
【００２６】
図６に例示される通り、工程Ｐ3の実行後の工程Ｐ4では、カルコパイライト型半導体を含む光電変換層４３が下部電極４１（第２電極４１４）上に形成される。図７は、光電変換層４３を形成する工程Ｐ4の詳細な説明図である。下部電極４１が形成された状態で工程Ｐ4のうち最初の工程Ｐ4-1が開始される。工程Ｐ4-1では、カルコパイライト型半導体で光吸収層４３２が下部電極４１上に形成される。カルコパイライト型半導体としては、Ｃｕｙ（ＩｎｘＧａ１−ｘ）Ｓｅ２（０≦ｙ≦１，０≦ｘ≦１）で示されるＣＩＧＳ系半導体が好適である。ＣＩＧＳ系半導体とは、例えばＣｕＩｎＳｅ2（ＣＩＳ系半導体）やＣｕ(Ｉｎ，Ｇａ)Ｓｅ2である。光吸収層４３２の形成には、公知の成膜技術（例えばスパッタリングとセレン化との組合せや真空蒸着等）が採用され得る。光吸収層４３２の膜厚を１μｍ以上２μｍ以下程度にすることで、下部電極４１の凹凸構造４０４が表面に反映されない、つまり表面が略平坦の光吸収層４３２が形成され得る。なお、光吸収層４３２の形成にスパッタリングとセレン化との組合せを採用した場合、セレン化の工程では４００℃以上５００℃以下で熱処理を行う。ここで、セレン化の際の熱処理をヒロック４０２の発生に利用することも考えられ得る。しかし、光吸収層４３２の形成の段階では、第１電極４１２が第２電極４１４で被覆されているため、第１電極４１２にヒロック４０２を発生させることは困難である。したがって、ヒロック４０２を発生させるための熱処理としてセレン化の際の熱処理を利用することはできない。つまり、ヒロック４０２の発生には、光吸収層４３２を形成する工程Ｐ4とは独立した工程Ｐ2が必要である。
【００２７】
なお、第１電極４１２の材料であるアルミニウム（Ａｌ）は、工程Ｐ4-1で光吸収層４３２の形成に使用されるＣＩＧＳ系半導体への耐性が低いという傾向がある。本実施形態では、ＣＩＧＳ系半導体に対する耐性が高いモリブデン（Ｍｏ）の第２電極４１４による被覆で第１電極４１２が保護された状態でＣＩＧＳ系半導体の光吸収層４３２が形成される。したがって、ＣＩＧＳ系半導体の形成に起因した第１電極４１２の損傷を防止できるという利点がある。
【００２８】
工程Ｐ4-1の実行後の工程Ｐ4-2では、ｎ型バッファ層４３４が光吸収層４３２上に形成される。ｎ型バッファ層４３４は、例えば硫化カドミウム（ＣｄＳ）である。ｎ型バッファ層４３４の形成には、例えば化学浴析出法（ＣＢＤ：Chemical Bath Deposition）等の公知の成膜技術が採用され得る。工程Ｐ4-2の実行後の工程Ｐ4-3では、ｎ型導電層４３６がｎ型バッファ層４３４上に形成される。ｎ型導電層は、例えば酸化亜鉛（ＺｎＯ）である。ｎ型導電層４３６の形成には、例えばスパッタリングや有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）等の公知の成膜技術が採用され得る。
【００２９】
以上に例示した工程Ｐ4-1から工程Ｐ4-3により、光吸収層４３２とｎ型バッファ層４３４とｎ型導電層４３６とを積層した光電変換層４３が下部電極４１上に形成される。以上のようにカルコパイライト型半導体としてＣＩＧＳ系半導体を利用する方法によれば、ＣＩＧＳ系半導体以外のシリコン系半導体を含む光電変換層４３と比較して、広波長帯域の光を吸収しやすいという利点がある。また、前述の通り、第２電極４１４をモリブデン（Ｍｏ）で形成する方法では、第２電極４１４をモリブデン（Ｍｏ）以外の物質で形成する方法と比較して、第２電極４１４と光電変換層４３との間にオーミック接触が得られやすいセレン化モリブデン（ＭｏＳｅ２）を形成しやすいという利点がある。
【００３０】
図８に例示される通り、工程Ｐ4の実行後の工程Ｐ5では、下部電極４１および光電変換層４３が形成された絶縁膜３４の表面を覆うように絶縁層４５が形成される。絶縁層４５は、例えば窒化珪素（ＳｉＮx）で形成される。絶縁層４５は、例えば化学気相成長（ＣＶＤ：Chemical Vapor Deposition）等の公知の成膜技術により窒化珪素（ＳｉＮx）を堆積した後に、例えばフォトリソグラフィやエッチングにより表面を選択的に除去することで形成される。
【００３１】
工程Ｐ5における絶縁層４５の形成後に上部電極４２を形成することで、図２の光電変換素子１４が製造される。上部電極４２は、ＩＴＯやＩＺＯ等の光透過性の導電材料で形成される。上部電極４２の形成には、公知の成膜技術（例えばスパッタリングや真空蒸着等）が採用される。
【００３２】
以上の説明から理解される通り、光電変換素子１４の製造方法において、下部電極４１の凹凸構造４０４の形成にヒロック４０２を利用している。以上の方法では、例えばフォトリソグラフィやエッチングにより下部電極４１の表面を選択的に除去することで凹凸構造４０４を形成する方法と比較して、凹凸構造４０４を有する下部電極４１の製造工程が簡素化される。したがって、光電変換素子１４を製造するコストを低減することが可能である。
【００３３】
＜変形例＞
以上に例示した形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様を適宜に併合することも可能である。
【００３４】
（１）第１電極４１２の材料はアルミニウム（Ａｌ）に限定されない。ヒロック４０２を発生し得る性質の任意の材料を第１電極４１２の形成に採用することが可能である。同様に、第２電極４１４の材料はモリブデン（Ｍｏ）に限定されない。例えば、クロム（Ｃr），チタン（Ｔｉ），バナジウム（Ｖ）等の導電材料で第２電極４１４を形成することも可能である。また、光吸収層４３２の材料はＣＩＧＳ系半導体に限定されない。カルコパイライト型半導体である任意の材料、例えばＣｕ2ＺｎＳｎ（ＳｘＳｅ1-ｘ）4（０≦ｘ≦１）で示されるＣＺＴＳ系半導体を光吸収層４３２に採用することが可能である。
【００３５】
（２）前述の形態では、第１電極４１２の表面に密着するように第２電極４１４を形成したが、下部電極４１の積層構造は以上の例示に限定されない。具体的には、第１電極４１２のヒロック４０２を反映した凹凸構造４０４が第２電極４１４の表面に形成されさえすれば、第１電極４１２と第２電極４１４との間に他の導電層を介在させることも可能である。以上の説明から理解される通り、第２電極４１４を第１電極４１２「上に」形成した構成には、第１電極４１２の表面に直接的に第２電極４１４を形成した構成（第１電極４１２と第２電極４１４との間に他層が介在しない構成）のほか、第２電極４１４が他層（単層または複数層）を介して間接的に第１電極４１２に積層された構成も包含される。同様に、第２電極４１４上に光電変換層４３を形成した構成についても、第２電極４１４の表面に直接的に光電変換層４３を形成した構成と、光電変換層４３が他層（例えば光透過性の導電層）を介して第２電極４１４に積層された構成との双方を包含する。
【００３６】
（３）前述の形態では、トランジスター１２のゲート電極５３に光電変換素子１４（下部電極４１）を接続したが、光電変換素子１４の接続先は適宜に変更される。例えば、トランジスター１２の第１電極５４や第２電極５５に光電変換素子１４を接続した構成も採用され得る。もっとも、回路層２０に形成される半導体素子はトランジスター１２に限定されない。例えばダイオード等の半導体素子を回路層２０に形成した構成にも本発明は適用される。また、前述の形態では、基板１０の表面に形成されたトランジスター１２（薄膜トランジスター）を例示したが、半導体基板を基板１０として利用した構成では、トランジスター１２を基板１０に直接的に形成することが可能である。
【００３７】
（４）前述の形態では、生体認証用の静脈像を撮像する生体情報取得装置１００（静脈センサー）を例示したが、本発明の用途は任意である。例えば、静脈像のほか指紋や虹彩を含む生体情報の取得に生体情報取得装置１００を利用することも可能である。また、例えば、生体情報取得装置１００が撮像した生体の静脈像から血中アルコール濃度を推定するアルコール検出装置や、生体情報取得装置１００が撮像した生体の静脈像から血糖値を推定する血糖値推定装置等の医療機器にも本発明は適用され得る。撮像結果を利用した血中アルコール濃度の推定には公知の技術が任意に採用され得る。また、印刷物から画像を読取る画像読取装置に本発明を適用することも可能である。なお、画像読取装置に本発明を適用する場合には可視光が撮像光として好適に利用される。光電変換素子１４の用途は撮像に限定されない。例えば、太陽光を電気エネルギーに変換および蓄積する太陽電池に前述の形態に係る光電変換素子１４を利用することも可能である。
【符号の説明】
【００３８】
１０…基板、１００…生体情報取得装置、１１２…定電位線、１１４…検出線、１２…トランジスター、１３２…トランジスター、１３４…トランジスター、１４…光電変換素子、２０…回路層、２２…下地層、２２１…第１層、２２３…第２層、２４…層間絶縁膜、３０…絶縁層、３２…絶縁膜、３４…絶縁膜、４０…受光層、４０２…ヒロック、４０４…凹凸構造、４１…下部電極、４１２…第１電極、４１４…第２電極、４２…上部電極、４３…光電変換層、４３２…光吸収層、４３４…ｎ型バッファ層、４３６…ｎ型導電層、４５…絶縁層、４６…開口部、５１…半導体層、５２…ゲート絶縁膜、５３…ゲート電極、５４…第１電極、５５…第２電極。
【図１】
2017098346.tif 000003
【図２】
2017098346.tif 000004
【図３】
2017098346.tif 000005
【図４】
2017098346.tif 000006
【図５】
2017098346.tif 000007
【図６】
2017098346.tif 000008
【図７】
2017098346.tif 000009
【図８】
2017098346.tif 000010