(57)【要約】【課題】  撮像装置において、画質を向上させることができる。【解決手段】  実施例の光電変換装置は、複数の画素１１１と、それぞれが複数の画素１１の少なくとも１つから出力された画素信号を処理する複数の信号処理回路１４０と、を備える。複数の信号処理回路１４０のそれぞれは、画素信号とランプ信号ＲＡＭＰとを比較する比較器１４１、および、比較器１４１からの出力信号ＣＯＭＰ＿ＯＵＴに基づいてパルス信号を生成するパルス生成回路を含む。パルス生成回路は、それぞれが出力信号ＣＯＭＰ＿ＯＵＴを受ける、ＮＡＮＤ回路１４３およびＡＮＤ回路１４２を含む。ＮＡＮＤ回路１４３の論理閾値Ｖｔｈ１とＡＮＤ回路１４２の論理閾値Ｖｔｈ２とが異なる。【選択図】  図４
2017200062.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と、
それぞれが前記複数の画素の少なくとも１つから出力された画素信号を処理する複数の信号処理回路と、を備え、
前記複数の信号処理回路のそれぞれは、前記画素信号と参照信号とを比較する比較器、および、前記比較器からの出力信号に基づいてパルス信号を生成するパルス生成回路を含み、
前記パルス生成回路は、それぞれが前記出力信号を受ける、第１の論理回路および第２の論理回路を含み、
第１の論理回路の出力信号が反転する第１の閾値と、前記第２の論理回路の出力信号が反転する第２の閾値とが異なる、
ことを特徴とする撮像装置。
【請求項２】
前記第１の論理回路の前記出力信号の反転に応じて前記パルス信号が非活性状態から活性状態へ遷移し、
前記第２の論理回路の前記出力信号の反転に応じて前記パルス信号が活性状態から非活性状態へ遷移し、
前記比較器の前記出力信号が反転するときに、前記第２の論理回路の前記出力信号が反転するよりも先に前記第１の論理回路の前記出力信号が反転するように、前記第１の閾値と前記第２の閾値とが設定される、
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記パルス生成回路は、第３の論理回路を含み、
前記第１の論理回路の前記出力信号は、前記第３の論理回路の第１の入力ノードに入力され、
前記第２の論理回路の前記出力信号は、前記第３の論理回路の第２の入力ノードに入力される、
ことを特徴とする請求項１または請求項２に記載の撮像装置。
【請求項４】
前記パルス生成回路は、ラッチ回路を有し
前記第２の論理回路の前記出力信号は、前記ラッチ回路を介して、前記第３の論理回路の前記第２の入力ノードに入力される、
ことを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記第１の論理の前記出力信号に対して、前記第２の論理回路の前記出力信号が反転している、
ことを特徴とする請求項３または請求項４に記載の撮像装置。
【請求項６】
前記第１の論理はＮＡＮＤ回路を含み、
前記第２の論理はＡＮＤ回路を含み、
前記第３の論理がＮＯＲ回路を含む、
ことを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記第１の論理回路および前記第２の論理回路の少なくとも一方は、閾値電圧、ゲート長、および、ゲート幅の少なくとも１つが互いに異なる複数のトランジスタを含む、
ことを特徴とする請求項１乃至請求項６のいずれか一項に記載の撮像装置。
【請求項８】
前記信号処理回路は容量素子を含み、
前記容量素子は、前記比較器の出力ノードに接続された第１端子と、基準電圧の供給された第２端子とを有する、
ことを特徴とする請求項１乃至請求項７のいずれか一項に記載の撮像装置。
【請求項９】
前記信号処理回路は、前記比較器の前記出力信号の周波数帯域を制限するローパスフィルタ回路を含む、
ことを特徴とする請求項１乃至請求項７のいずれか一項に記載の撮像装置。
【請求項１０】
前記複数の信号処理回路へカウント信号を供給するカウンタを備え、
前記複数の信号処理回路のそれぞれは、前記パルス生成回路の出力する前記パルス信号に応じて前記カウント信号を保持するメモリを含む、
ことを特徴とする請求項１乃至請求項９のいずれか一項に記載の撮像装置。
【請求項１１】
前記複数の信号処理回路のそれぞれは、前記パルス生成回路の出力する前記パルス信号に応じてカウントを開始または停止するカウンタを含む、
ことを特徴とする請求項１乃至請求項９のいずれか一項に記載の撮像装置。
【請求項１２】
前記参照信号は、時間の経過にともなって変化する信号レベルを有するランプ信号であり、
前記信号処理回路は前記画素信号に対してアナログデジタル変換を行う、
ことを特徴とする請求項１乃至請求項１１のいずれか一項に記載の撮像装置。
【請求項１３】
前記複数の画素の構成する複数の画素列に対応した複数の出力線を備え、
前記複数の信号処理回路は、それぞれ、前記複数の出力線の対応する１つに接続される、
ことを特徴とする請求項１乃至請求項１２のいずれか一項に記載の撮像装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一項に記載の撮像装置と、
前記撮像装置からの信号を処理する画像処理装置と、を備えた撮像システム。
【請求項１５】
移動体であって、
請求項１乃至請求項１３のいずれか一項に記載の撮像装置と、
前記撮像装置からの信号に基づく画像に対して処理を行う画像処理装置と、
前記処理の結果に基づいて前記移動体を制御する制御手段と、を有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像装置、撮像システム、および、移動体に関する。
【背景技術】
【０００２】
特許文献１に記載の撮像装置は複数の画素を備える。複数の画素は、複数の画素列を含むアレイ状に配置されている。各画素列に対してアナログデジタル変換（以下、ＡＤ変換）回路が配される。ＡＤ変換回路は、比較部、ラッチ制御部、ラッチ部、第１カウント部、および、第２のカウント部を含む。このような構成により、撮像装置において、画素信号がデジタル信号に変換される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−００５０８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載されたＡＤ変換回路のラッチ制御部は、反転遅延回路ＤＬＹを含んでいる。反転遅延回路ＤＬＹは比較部から出力される信号の伝達を遅延させる。具体的には、反転遅延回路ＤＬＹへの入力信号が変化したときに、当該入力信号の変化に対して、反転遅延回路ＤＬＹからの出力信号が遅れて変化する。このような構成により、比較部の出力信号が反転してから所定の時間が経過した後に、ラッチ部がカウント部から供給されるカウント信号を保持するラッチ動作を実行する。一般に、反転遅延回路ＤＬＹの出力信号が変化するとき、つまり、反転遅延回路ＤＬＹが動作するときには、反転遅延回路ＤＬＹに貫通電流が生じる。
【０００５】
複数の比較部が画素信号と参照信号との比較を並行して行う際に、複数の比較部において、比較部の出力信号が反転するタイミングが近い、あるいは、同じになることがある。例えば、輝度差の小さい被写体を撮影して得られた光信号に対してＡＤ変換を行うときや、ノイズ信号に対してＡＤ変換を行うときは、複数の比較部の出力信号がほぼ同時に反転しうる。
【０００６】
複数の比較部の出力信号がほぼ同時に反転すると、複数のラッチ制御部の反転遅延回路ＤＬＹが並行して動作しうる。そうすると、複数の反転遅延回路ＤＬＹに生じる貫通電流の総和が、一時的にあるいは瞬間的に増大する可能性がある。その結果として、電源電圧が変動する可能性がある。
【０００７】
本発明者らは、この電源電圧の変動が画質低下の原因になり得るという課題を見出した。例えば、電源電圧の変動がラッチ部の応答特性を変化させうる。そのため、ラッチ制御部からの制御信号がラッチ部に入力されても、ラッチ部が正確にカウント信号を保持できない可能性がある。あるいは、電源電圧が変動することにより、ラッチ制御部、特に、反転遅延回路ＤＬＹの動作が遅延する可能性がある。換言すると、反転遅延回路ＤＬＹによる遅延量が変動する可能性がある。これにより、ラッチ制御部が制御信号を出力するタイミングが遅れる可能性がある。結果として、正確にカウント信号をメモリに取り込むことが困難になりうる。あるいは、電源電圧の変動により、比較部のバイアス状態が変化する可能性がある。結果として、比較部が正確に比較を行うことが困難になりうる。
【０００８】
上記の課題に鑑み、本発明は画質を向上することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の１つの側面に係る実施例の撮像装置は、複数の画素と、それぞれが前記複数の画素の少なくとも１つから出力された画素信号を処理する複数の信号処理回路と、を備え、前記複数の信号処理回路のそれぞれは、前記画素信号と参照信号とを比較する比較器、および、前記比較器からの出力信号に基づいてパルス信号を生成するパルス生成回路を含み、前記パルス生成回路は、それぞれが前記出力信号を受ける、第１の論理回路および第２の論理回路を含み、第１の論理回路の出力信号が反転する第１の閾値と、前記第２の論理回路の出力信号が反転する第２の閾値とが異なる、ことを特徴とすることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、画質を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】撮像装置の全体構成を模式的に示す図。
【図２】撮像装置の駆動に用いられる信号のタイミングチャート図。
【図３】撮像装置の信号処理回路の等価回路を示す図。
【図４】撮像装置の駆動に用いられる信号のタイミングチャート図。
【図５】撮像装置の信号処理回路の等価回路を示す図。
【図６】撮像システムの実施例のブロック図。
【図７】移動体の実施例のブロック図。
【発明を実施するための形態】
【００１２】
本発明の１つの実施形態に係る撮像装置は、複数の画素と、複数の画素からの画素信号を処理する複数の信号処理回路とを備える。画素信号は、例えば、光電変換によって生じた電荷に基づく信号である。画素信号に対する処理は、画素信号と参照信号との比較を含む。信号処理回路は、例えば、画素信号に対するアナログデジタル変換や、画素信号の信号レベルに応じた動作の切り替えなどの処理の少なくとも一部を担う。
【００１３】
信号処理回路は、比較器と、比較器からの出力信号に基づいてパルス信号を生成するパルス生成回路とを含む。パルス生成回路によって生成されたパルス信号は、所定のパルス幅を有する。
【００１４】
パルス生成回路は第１の論理回路と第２の論理回路とを含む。第１の論理回路および第２の論理回路のそれぞれに比較器からの出力信号が入力される。第１の論理回路および第２の論理回路の一方の出力に応じて、パルス信号が非活性状態から活性状態に遷移し、第１の論理回路および第２の論理回路の他方の出力に応じて、パルス信号が活性状態から非活性状態に遷移する。パルス信号が活性状態である期間が、パルス幅に相当する。
【００１５】
本実施形態では、第１の論理回路の出力信号が反転するための閾値と、第２の論理回路の出力信号が反転するための第２の閾値とが異なる。なお、本明細書では、論理回路の出力信号が反転するための閾値を単に論理閾値と呼ぶ。論理回路に入力される入力信号の信号レベルが論理閾値よりも大きいか小さいかに応じて、論理回路の出力信号が変化する。換言すると、論理閾値は、入力信号が論理値「１」を表しているか、あるいは、論理値「０」を表しているかを判定するための閾値である。
【００１６】
このような構成によれば、貫通電流を低減しつつ、パルス信号のパルス幅を制御することができる。具体的には、２つの論理回路の論理閾値が異なるため、比較器の出力信号が反転あるいは変化した時に、まず、第１および第２の論理回路の一方の出力信号が反転する。そして、２つの論理閾値の差および比較器の出力信号の単位時間当たりの変化量（傾き）に応じた時間が経過した後に、他方の出力信号が反転する。このように、遅延回路を用いることなく、所定のパルス幅を有するパルス信号を得ることができる。したがって、複数の比較器の出力信号が同時に反転した時に貫通電流が増大すること抑制することができる。これにより、電源電圧の変動を低減することができ、結果として、画質を向上させることが可能である。
【００１７】
なお、パルス信号のパルス幅を制御するために、信号処理回路が、上述の第１および第２の論理回路に加えて、公知の遅延回路を備えていてもよい。このような実施形態であっても、公知の遅延回路のみを用いてパルス信号を生成する場合に比べて、画質を向上させることができる。
【００１８】
以下では、本発明の実施例について図面を用いて詳細に説明する。本発明は以下に説明される実施例のみに限定されない。本発明の趣旨を超えない範囲で以下に説明される実施例の一部の構成が変更された変形例も、本発明の実施例である。また、以下のいずれかの実施例の一部の構成を、他の実施例に追加した例、あるいは他の実施例の一部の構成と置換した例も本発明の実施例である。
【実施例１】
【００１９】
第１の実施例について説明する。図１は、第１の実施例に係る撮像装置１００の全体構成を模式的に示したブロック図である。撮像装置１００は、撮像領域１１０に配置された複数の画素１１１を備える。画素１１１は、光電変換により生じた電荷に基づく画素信号を出力する。複数の画素１１１は、複数の画素行および複数の画素列を含む行列を構成するように配されている。図１は２つの画素行に含まれる画素１１１を示しているが、画素１１１の構成する画素行の数はこれに限るものではない。
【００２０】
撮像装置１００は、さらに、垂直走査回路１２０、水平走査回路１３０、信号処理回路１４０、カウンタ１６０、参照信号生成回路１７０、メモリ１８０、タイミング制御部１９０および出力部１９１を備える。また、撮像装置１００は、行制御線１１２、出力線１１３、参照信号線１７１、カウント信号線１８１を備える。
【００２１】
複数の出力線１１３は、複数の画素列に対応して設けられる。複数の出力線１１３のそれぞれに、対応する画素列の画素１１１からの画素信号が出力される。なお、光電変換により生じた電荷に基づく光信号ＰＩＸＳＩＧは、画素信号の１つの例である。画素信号としては、例えば、リセットされた状態の画素１１１が出力するノイズ信号が挙げられる。
【００２２】
垂直走査回路１２０は、複数の行制御線１１２を介して、複数の画素１１１に電気的に接続されている。１つの行制御線１１２は、１つの画素行を構成する複数の画素１１１に対応して共通に設けられている。垂直走査回路１２０は、タイミング制御部１９０から供給される制御信号に基づいて、複数の行制御線１１２に制御信号を供給する。行制御線１１２の制御信号が活性状態になると、その行制御線１１２に接続された画素１１１は、対応する出力線１１３に画素信号を出力する。垂直走査回路１２０が複数の行制御線の制御信号を順に活性状態にすることで、複数の画素１１１からの画素信号が順に出力線１１３に出力される。
【００２３】
参照信号生成回路１７０は、ランプ信号ＲＡＭＰを生成する。ランプ信号ＲＡＭＰは、時間の経過にともなって単調に変化する信号レベルを有する参照信号である。参照信号生成回路１７０は、ランプ信号ＲＡＭＰを、参照信号線１７１を介して、複数の信号処理回路１４０の各々に供給する。参照信号生成回路１７０は、タイミング制御部１９０から供給される制御信号に基づいて、ランプ信号ＲＡＭＰの信号レベルの変化を開始する。
【００２４】
複数の信号処理回路１４０の各々は、複数の出力線１１３の対応する１つに電気的に接続されている。すなわち、１つの信号処理回路１４０は、少なくとも１つの画素１１１から出力された画素信号を処理するように構成されている。本実施例において、信号処理回路１４０の行う処理は、画素信号に対するアナログデジタル変換（以下、ＡＤ変換）である。他の実施例として、信号処理回路１４０が、画素信号の信号レベルに応じたゲインを決定するためのゲイン判定処理を行ってもよい。信号処理回路１４０がゲイン判定処理を行う場合には、固定された信号レベルを有する参照信号が信号処理回路１４０に入力される。
【００２５】
信号処理回路１４０の出力ノードは、対応して設けられたメモリ１８０に電気的に接続されている。信号処理回路１４０は、対応するメモリ１８０へ、ラッチパルス信号ＬＡＴＣＨを供給する。後述するように、信号処理回路１４０は、画素１１１からの画素信号（例えば、光信号ＰＩＸＳＩＧ）とランプ信号ＲＡＭＰとの比較の結果に基づいて、ラッチパルス信号ＬＡＴＣＨを出力する。ラッチパルス信号ＬＡＴＣＨは所定のパルス幅を有する。換言すると、ラッチパルス信号ＬＡＴＣＨは所定の期間だけ活性状態になる。なお、ラッチパルス信号ＬＡＴＣＨの活性状態、および、非活性状態の信号レベルは、後段の回路に応じて適宜設定される。
【００２６】
カウンタ１６０は、カウント信号線１８１を介して、複数のメモリ１８０の各々にカウント信号ＣＯＵＮＴを供給する。カウンタ１６０は、タイミング制御部１９０から供給されるクロック信号ＣＬＫのパルスをカウントし、カウント信号ＣＯＵＮＴを出力する。カウント信号ＣＯＵＮＴは、前後のカウント値の間のハミング距離が１に保たれるグレイコードであってもよい。また、カウント信号線１８１は、複数ビットのバス配線を含んでいる。本実施例では、カウント信号線１８１が５ビットのバス配線を含んでいる。
【００２７】
なお、本実施例の撮像装置１００は１つのカウンタ１６０と複数のメモリ１８０を含んでいる。変形例として、撮像装置１００が複数のカウンタを備えていてもよい。複数のカウンタのそれぞれは、複数の信号処理回路１４０の対応する１つに電気的に接続される。そして、複数のカウンタのそれぞれは、信号処理回路１４０から出力されるラッチパルス信号ＬＡＴＣＨに応じて、カウントを開始または停止する。カウンタがカウント値を保持する場合、メモリ１８０は省略される。
【００２８】
水平走査回路１３０は、複数のメモリ１８０を順に走査し、複数のメモリ１８０に保持された複数の信号を、順に、出力部１９１に出力する。
【００２９】
次に、図２を参照しながら、図１の撮像装置１００の動作を説明する。図２は、ランプ信号ＲＡＭＰ、クロック信号ＣＬＫ、カウント信号ＣＯＵＮＴ、および、ラッチパルス信号ＬＡＴＣＨを示している。また、図２は、光信号ＰＩＸＳＩＧの信号レベル、および、メモリ１８０に保持されているカウント信号（デジタル信号）を示している。図２は、撮像装置１００が光信号ＰＩＸＳＩＧをデジタル信号に変換する時の各信号のタイミングチャートを示している。
【００３０】
なお、図面を簡素化するために、カウント信号ＣＯＵＮＴ、および、メモリ１８０が保持しているカウント信号（デジタル信号）のそれぞれを１０進数で表している。それぞれの信号は、実際には、５ビットのグレイコードで表される。
【００３１】
まず、時刻ｔ２０において、画素１１１が出力線１１３へ光信号ＰＩＸＳＩＧを出力している。時刻ｔ２０では、タイミング制御部１９０の制御によって、参照信号生成回路１７０がランプ信号ＲＡＭＰの信号レベルの変化を開始する。また、時刻ｔ２０では、カウンタ１６０がクロック信号ＣＬＫのパルスのカウントを開始する。この時点では、光信号ＰＩＸＳＩＧの信号レベルのほうが、ランプ信号ＲＡＭＰの信号レベルより大きい。
【００３２】
時刻ｔ２１において、画素１１１からの光信号ＰＩＸＳＩＧの信号レベルとランプ信号ＲＡＭＰの信号レベルとの関係が逆転する。信号処理回路１４０は、信号ＰＩＸＳＩＧの信号レベルよりもランプ信号ＲＡＭＰの信号レベルが大きくなる時刻ｔ２１に、ラッチパルス信号ＬＡＴＣＨを非活性状態から活性状態へ遷移させる。本実施例では、非活性状態はローレベルであり、活性状態はハイレベルである。時刻ｔ２１から所定の時間が経過した時刻ｔ２２に、信号処理回路１４０は、ラッチパルス信号ＬＡＴＣＨの信号レベルを活性状態から非活性状態へ遷移させる。このように、ラッチパルス信号ＬＡＴＣＨの信号レベルは、信号処理回路１４０が行う比較の結果に応じて変化する。
【００３３】
ラッチパルス信号ＬＡＴＣＨが活性状態のとき、メモリ１８０は、その時にメモリ１８０に供給されているカウント信号ＣＯＵＮＴを取り込む。そのため、ラッチパルス信号ＬＡＴＣＨの信号レベルが活性状態から非活性状態になる時刻ｔ２２において、メモリ１８０は、その時点のカウント信号ＣＯＵＮＴを保持する。結果として、メモリ１８０は、ランプ信号ＲＡＭＰの信号レベルの変化が始まる時刻ｔ２０から、ラッチパルス信号ＬＡＴＣＨの信号レベルが非活性状態に遷移する時刻ｔ２２までの期間に応じたカウント値（デジタル信号）を保持する。
【００３４】
時刻ｔ２３では、参照信号生成回路１７０は、ランプ信号ＲＡＭＰの信号レベルの時間にともなった変化を終了する。その後、水平走査回路１３０が複数のメモリ１８０を順に走査し、複数のメモリ１８０の各々が保持したデジタル信号を、順次、出力部１９１に出力する。
【００３５】
続いて、信号処理回路１４０の構成について説明する。先述の通り、本実施例の信号処理回路１４０はＡＤ変換の一部の処理を担う。図３（ａ）は、信号処理回路１４０の等価回路の一例を示した図である。信号処理回路１４０は、比較器１４１、ＡＮＤ回路１４２、ＮＡＮＤ回路１４３、セットリセットラッチ（以下、ＳＲラッチ）回路１４４、ＮＯＲ回路１４５を含んで構成されている。ＡＮＤ回路１４２、ＮＡＮＤ回路１４３、ＳＲラッチ回路１４４、および、ＮＯＲ回路１４５がパルス生成回路を構成している。
【００３６】
比較器１４１には、光信号ＰＩＸＳＩＧとランプ信号ＲＡＭＰとが入力される。比較器１４１は、光信号ＰＩＸＳＩＧとランプ信号ＲＡＭＰを比較した結果に基づいて、出力信号ＣＯＭＰ＿ＯＵＴを出力する。
【００３７】
ＡＮＤ回路１４２およびＮＡＮＤ回路１４３は、それぞれ、論理回路の一つの例である。ＡＮＤ回路１４２およびＮＡＮＤ回路１４３のそれぞれに、出力信号ＣＯＭＰ＿ＯＵＴと制御信号ＥＮとが入力される。ＡＮＤ回路１４２は、出力信号ＣＯＭＰ＿ＯＵＴと制御信号ＥＮとの論理積を表す出力信号ＡＮＤ＿ＯＵＴを出力する。ＮＡＮＤ回路１４３は、出力信号ＣＯＭＰ＿ＯＵＴと制御信号ＥＮとの否定論理積を表す出力信号ＮＡＮＤ＿ＯＵＴを出力する。したがって、出力信号ＡＮＤ＿ＯＵＴと出力信号ＮＡＮＤ＿ＯＵＴとは、互いに反転した関係にある。
【００３８】
ＳＲラッチ回路１４４のセット端子Ｓには、出力信号ＡＮＤ＿ＯＵＴが入力される。ＳＲラッチ回路１４４のリセット端子Ｒには、制御信号ＲＥＳが入力される。ＳＲラッチ回路１４４の出力ノードＱは、ＮＯＲ回路１４５の第２の入力ノードに接続されている。ＮＯＲ回路１４５の第１の入力ノードには、ＮＡＮＤ回路１４３の出力ノードが接続されている。
【００３９】
ＮＯＲ回路１４５は、ＮＡＮＤ回路１４３からの出力信号ＮＡＮＤ＿ＯＵＴと、ＳＲラッチ回路１４４からの出力信号Ｑ＿ＯＵＴとの否定論理和を表す出力信号を出力する。ＮＯＲ回路１４５からの出力信号が、ラッチパルス信号ＬＡＴＣＨである。
【００４０】
本実施例では、ＮＡＮＤ回路１４３の論理閾値と、ＡＮＤ回路１４２の論理閾値とが異なっている。このような構成により、ＮＡＮＤ回路１４３の出力信号ＮＡＮＤ＿ＯＵＴの反転に応じて、ラッチパルス信号ＬＡＴＣＨが非活性状態（ローレベル）から活性状態（ハイレベル）へ遷移する。また、ＡＮＤ回路１４２の出力信号ＡＮＤ＿ＯＵＴの反転に応じて、ラッチパルス信号ＬＡＴＣＨが活性状態から非活性状態へ遷移する。
【００４１】
ＮＡＮＤ回路１４３およびＡＮＤ回路１４２のそれぞれは、複数のトランジスタによって構成される。複数のトランジスタの閾値電圧、ゲート幅、および、ゲート長の少なくとも１つを変えることによって、ＮＡＮＤ回路１４３およびＡＮＤ回路１４２の論理閾値を変更することができる。本実施例では、ＮＡＮＤ回路１４３が、互いに異なる閾値電圧を有する複数のトランジスタを含んでいる。
【００４２】
図３（ｂ）は、ＮＡＮＤ回路１４３の等価回路の一例を示した図である。ＮＡＮＤ回路１４３は、ＰＭＯＳトランジスタ４００、ＰＭＯＳトランジスタ４０１、ＮＭＯＳトランジスタ４０２、および、ＮＭＯＳトランジスタ４０３で構成されている。入力ノードＩＮ１に、出力信号ＣＯＭＰ＿ＯＵＴが入力される。入力ノードＩＮ２に制御信号ＥＮが入力される。
【００４３】
ＮＡＮＤ回路１４３の論理閾値Ｖｔｈ１は、ＰＭＯＳトランジスタ４００、ＰＭＯＳトランジスタ４０１、ＮＭＯＳトランジスタ４０２、および、ＮＭＯＳトランジスタ４０３のゲート幅Ｗとゲート長Ｌとの比率Ｗ／Ｌによって決定される。換言すると、Ｗ／Ｌを変更することで、ＭＯＳトランジスタの閾値電圧を変更することができる。ＰＭＯＳトランジスタ４００、および、４０１のＷ／Ｌを、ＮＭＯＳトランジスタ４０２、および、４０３のＷ／Ｌより大きくすると、論理閾値Ｖｔｈ１を高くすることができる。また、ＰＭＯＳトランジスタ４００、および、４０１のＷ／Ｌを、ＮＭＯＳトランジスタ４０２、および、４０３のＷ／Ｌより小さくすると、論理閾値Ｖｔｈ１を低くすることができる。
【００４４】
本実施例のＮＡＮＤ回路１４３においては、ＰＭＯＳトランジスタ４００、および、４０１のＷ／Ｌが、ＮＭＯＳトランジスタ４０２、および、４０３のＷ／Ｌより大きい。そのため、ＮＡＮＤ回路１４３の論理閾値Ｖｔｈ１は、電源電圧ＶＤＤと電源電圧ＶＳＳの中間の電圧（電源電圧ＶＤＤの半分）よりも高い電圧に設定されている。
【００４５】
ＡＮＤ回路１４２に含まれる複数のトランジスタの閾値電圧を変更することにより、ＡＮＤ回路１４２の論理閾値Ｖｔｈ２を変更することが可能である。本実施例のＡＮＤ回路１４２においては、複数のトランジスタのＷ／Ｌがほぼ同じである。そのため、本実施例のＡＮＤ回路１４２の論理閾値Ｖｔｈ２は、電源電圧ＶＤＤの２分の１の電圧に設定されている。つまり、本実施例のＮＡＮＤ回路１４３の論理閾値Ｖｔｈ１は、ＡＮＤ回路１４２の論理閾値Ｖｔｈ２よりも高い。
【００４６】
なお、トランジスタのゲート長を変更するため、同じサイズの複数のトランジスタを直列に接続してもよい。接続されるトランジスタの個数に応じて、実質的なゲート長が変わる。また、トランジスタのゲート長を変更するため、同じサイズの複数のトランジスタを並列に接続してもよい。接続されるトランジスタの個数に応じて、実質的なゲート幅が変わる。
【００４７】
次に、図４を参照しながら、図３の信号処理回路１４０の動作を説明する。図４は、ランプ信号ＲＡＭＰ、出力信号ＣＯＭＰ＿ＯＵＴ、出力信号ＡＮＤ＿ＯＵＴ、出力信号ＮＡＮＤ＿ＯＵＴ、および、ラッチパルス信号ＬＡＴＣＨを示している。また、図４は、光信号ＰＩＸＳＩＧの信号レベルを示している。また、図４は、電源電圧ＶＤＤおよび電源電圧ＶＳＳの変動を模式的に示している。
【００４８】
光信号ＰＩＸＳＩＧの信号レベルがランプ信号ＲＡＭＰの信号レベルより高い時に、比較器１４１は出力信号ＣＯＭＰ＿ＯＵＴのハイレベルを出力する。出力信号ＣＯＭＰ＿ＯＵＴのハイレベルは、電源電圧ＶＤＤにほぼ等しい。光信号ＰＩＸＳＩＧの信号レベルとランプ信号ＲＡＭＰの信号レベルとが等しい時に、比較器１４１は出力信号ＣＯＭＰ＿ＯＵＴの中間レベルを出力する。また、光信号ＰＩＸＳＩＧの信号レベルがランプ信号ＲＡＭＰの信号レベルより低い時に、比較器１４１は出力信号ＣＯＭＰ＿ＯＵＴのローレベルを出力する。出力信号ＣＯＭＰ＿ＯＵＴのローレベルは、電源電圧ＶＳＳにほぼ等しい。
【００４９】
ＡＮＤ回路１４２の論理閾値Ｖｔｈ２は、出力信号ＣＯＭＰ＿ＯＵＴの中間レベルと等しい。ＮＡＮＤ回路１４３の論理閾値Ｖｔｈ１は、ＡＮＤ回路１４２の論理閾値Ｖｔｈ２より高い。
【００５０】
図４が示すように、光信号ＰＩＸＳＩＧの信号レベルとランプ信号ＲＡＭＰの信号レベルとが近づくと、出力信号ＣＯＭＰ＿ＯＵＴの信号レベルが下がる。時刻ｔ４０にて、出力信号ＣＯＭＰ＿ＯＵＴの信号レベルがＮＡＮＤ回路１４３の論理閾値Ｖｔｈ１より低くなる。このとき、出力信号ＮＡＮＤ＿ＯＵＴがハイレベルからローレベルに反転する。出力信号ＮＡＮＤ＿ＯＵＴが反転した時に、ＳＲラッチ回路１４４の出力信号Ｑ＿ＯＵＴがローレベルからハイレベルに変化する。
【００５１】
次に、時刻ｔ４１にて、出力信号ＣＯＭＰ＿ＯＵＴの信号レベルがＡＮＤ回路１４２の論理閾値Ｖｔｈ２より低くなる。このとき、出力信号ＡＮＤ＿ＯＵＴがローレベルからハイレベルに反転する。
【００５２】
ＮＯＲ回路１４５の出力信号であるラッチパルス信号ＬＡＴＣＨは、時刻ｔ４０に、出力信号ＮＡＮＤ＿ＯＵＴの反転に応じてローレベルからハイレベルへ遷移する。また、ラッチパルス信号ＬＡＴＣＨは、時刻４１に、出力信号ＡＮＤ＿ＯＵＴの反転に応じてハイレベルからローレベルへ遷移する。
【００５３】
このように、本実施例のパルス生成回路は、論理閾値Ｖｔｈ１を有するＮＡＮＤ回路１４３と、論理閾値Ｖｔｈ１とは異なる論理閾値Ｖｔｈ２を有するＡＮＤ回路１４２とを用いて、所定のパルス幅を有するラッチパルス信号ＬＡＴＣＨを生成している。ＮＡＮＤ回路１４３の出力信号ＮＡＮＤ＿ＯＵＴまたはＡＮＤ回路１４２の出力信号ＡＮＤ＿ＯＵＴの信号レベルが変化するとき、電源電圧ＶＤＤおよび電源電圧ＶＳＳは、動作電流の影響で変動しうる。本実施例のパルス生成回路は複数の遅延回路を用いていないため、電源電圧ＶＤＤおよび電源電圧ＶＳＳの変動を低減することができる。結果として、複数の信号処理回路１４０において出力信号ＣＯＭＰ＿ＯＵＴが同時に反転する場合でも、画質の低下を抑制することができる。
【００５４】
また、本実施例では、出力信号ＣＯＭＰ＿ＯＵＴの反転した後に、２つの論理回路が異なるタイミングで動作する。そのため、ＮＡＮＤ回路１４３の動作による電源電圧ＶＤＤおよび電源電圧ＶＳＳの変動が収まった後で、ＡＮＤ回路１４２を動作させることができる。つまり、ＡＮＤ回路がラッチパルス信号ＬＡＣＴＨを活性状態から非活性状態へ遷移させるための動作を行うときには、電源電圧ＶＤＤおよび電源電圧ＶＳＳの変動が小さくなっている、あるいは、なくなっている。そのため、正確なパルス幅を有するラッチパルス信号ＬＡＣＴＨを生成することができる。結果として、画質を向上させることができる。
【００５５】
本実施例では、比較器１４１の出力信号ＣＯＭＰ＿ＯＵＴがハイレベルからローレベルに遷移する。そのため、ＮＡＮＤ回路１４３の論理閾値Ｖｔｈ１が、ＡＮＤ回路１４２の論理閾値Ｖｔｈ２より高い。比較器１４１の出力信号ＣＯＭＰ＿ＯＵＴがローレベルからハイレベルに遷移する実施例においては、ＮＡＮＤ回路１４３の論理閾値Ｖｔｈ１はＡＮＤ回路１４２の論理閾値Ｖｔｈ２より低く設定される。
【００５６】
また、各論理回路の論理閾値は、出力信号ＣＯＭＰ＿ＯＵＴの信号レベルの変化量に応じて、適宜設定される。例えば、ＡＮＤ回路１４２の論理閾値Ｖｔｈ２が、電源電圧ＶＤＤと電源電圧ＶＳＳの中間の電圧（電源電圧ＶＤＤの半分）よりも低い電圧に設定されてもよい。
【００５７】
また、ＡＮＤ回路１４２の代わりに、ＮＡＮＤ回路、ＯＲ回路、ＮＯＲ回路、ＥＸＯＲ回路などの論理回路を用いてもよい。同様に、ＮＡＮＤ回路１４３の代わりに、ＡＮＤ回路、ＯＲ回路、ＮＯＲ回路、ＥＸＯＲ回路などの論理回路を用いてもよい。また、ＳＲラッチ回路１４４は省略してもよい。ＳＲラッチ回路１４４が省略された場合は、ＡＮＤ回路１４２の出力ノードがＮＯＲ回路１４５の第２の入力ノードに接続される。
【００５８】
以上に説明したとおり、本実施例においては、パルス生成回路が、互いに異なる論理閾値を持つ２つの論理回路を含む。このような構成によれば、画質の低下を抑制することができる。
【実施例２】
【００５９】
第２の実施例を説明する。本実施例は、信号処理回路１４０が容量素子を含む点で実施例１と異なる。また、比較器１４１がオートゼロ動作を行う点で、本実施例は実施例１と異なる。以下では実施例１と異なる部分を主に説明する。実施例１と同じ部分については、説明を省略する。
【００６０】
本実施例の撮像装置１００の全体構成は、実施例１の撮像装置１００の全体構成と同じである。つまり、図１が第２の実施例に係る撮像装置１００の全体構成を模式的に示している。そのため、これらの説明は省略する。
【００６１】
本実施例の撮像装置１００の動作は、実施例１の撮像装置１００の動作と同じである。つまり、本実施例の撮像装置１００は、図２および図４に示された信号に基づいて動作する。そのため、これらの説明は省略する。
【００６２】
続いて、本実施例の信号処理回路１４０の構成について説明する。図５は、信号処理回路１４０の等価回路の一例を示した図である。以下、本実施例の信号処理回路１４０のうち、実施例１の信号処理回路１４０と異なる点を説明する。
【００６３】
図５に示される通り、信号処理回路１４０は、入力容量５００、入力容量５０１、スイッチ５０２、スイッチ５０３、容量素子５０４を有している。入力容量５００の一方の端子に信号ＰＩＸＳＩＧが入力される。入力容量５００の他方の端子は、比較器１４１の入力ノードとスイッチ５０２とに接続される。入力容量５０１の一方の端子にランプ信号ＲＡＭＰが入力される。入力容量５０１の一方の端子は、比較器１４１の入力ノードとスイッチ５０３とに接続される。スイッチ５０２およびスイッチ５０３のそれぞれが、比較器１４１の入力ノードと出力ノードとを接続する。
【００６４】
このような構成により、比較器１４１はオートゼロ動作を行うことができる。画素１１１がリセットされている状態で、スイッチ５０２およびスイッチ５０３をオンし、その後、オフすることにより、オートゼロ動作が行われる。オートゼロ動作により、比較器１４１のオフセットばらつきによるノイズを低減することができる。結果として、画質を向上させることができる。
【００６５】
容量素子５０４は、比較器１４１の出力ノードに接続された第１端子と、接地電圧などの基準電圧の供給された第２端子とを有する。容量素子５０４は、比較器１４１の出力ノードの対地容量であってもよい。容量素子５０４は、出力信号ＣＯＭＰ＿ＯＵＴの周波数帯域を制限するローパスフィルタ回路を構成する。そのため、容量素子５０４は、比較器１４１の出力信号ＣＯＭＰ＿ＯＵＴに含まれる高周波数成分のノイズを低減することできる。また、容量素子５０４によって、出力信号ＣＯＭＰ＿ＯＵＴの信号レベルの単位時間当たりの変化量（傾き）が小さくなる。
【００６６】
このような構成によれば、ＮＡＮＤ回路１４３の論理閾値Ｖｔｈ１とＡＮＤ回路１４２の論理閾値Ｖｔｈ２との差が小さい場合にも、ラッチパルス信号ＬＡＴＣＨのパルス幅を大きくすることができる。これにより、電源電圧ＶＤＤまたは電源電圧ＶＳＳの変動が生じた場合でも、当該変動が十分に収まってからＡＮＤ回路１４２が動作する。結果として、画質の低下を抑制することができる。
【００６７】
なお、本実施例では容量素子５０４によってローパスフィルタ回路が構成される。しかし、ローパスフィルタ回路は、これに限るものではない。たとえば、比較器１４１の出力ノードにミラー容量を接続してもよい。
【００６８】
本実施例においては、パルス生成回路が、互いに異なる論理閾値を持つ２つの論理回路を含む。このような構成によれば、画質の低下を抑制することができる。
【００６９】
また、本実施例のオートゼロ動作により、複数の比較器１４１のオフセット誤差を低減し、画質を向上させることができる。しかし、オートゼロ動作により複数の比較器１４１の出力信号ＣＯＭＰ＿ＯＵＴが同時に反転しやすくなる。そのため、電源変動による画質低下の課題がより顕著である。したがって、本実施例においては、画質の低下の抑制の効果がより顕著になる。
【実施例３】
【００７０】
本発明に係る撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図６に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。
【００７１】
図６において、１００１はレンズの保護のためのバリア、１００２は被写体の光学像を撮像装置１００４に結像させるレンズ、１００３はレンズ１００２を通った光量を可変するための絞りである。１００４は上述の各実施例で説明した撮像装置であって、レンズ１００２により結像された光学像を画像データとして変換する。ここで、撮像装置１００４の半導体基板にはＡＤ変換部が形成されているものとする。１００７は撮像装置１００４より出力された撮像データに各種の補正やデータを圧縮する画像処理装置である。そして、図６において、１００８は撮像装置１００４および画像処理装置１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部、１０１１は記録媒体に記録または読み出しを行うためのインターフェース部、１０１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、１０１３は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された撮像信号を処理する画像処理装置１００７とを有すればよい。
【００７２】
本実施例では、撮像装置１００４とＡＤ変換部とが同一の半導体基板に形成された構成を説明した。しかし、撮像装置１００４とＡＤ変換部とが別の半導体基板に設けられていてもよい。また、撮像装置１００４と画像処理装置１００７とが同一の半導体基板に形成されていてもよい。
【００７３】
また、それぞれの画素が第１の光電変換部と、第２の光電変換部を含むように構成されてもよい。画像処理装置１００７は、第１の光電変換部で生じた電荷に基づく信号と、第２の光電変換部で生じた電荷に基づく信号とを処理し、撮像装置１００４から被写体までの距離情報を取得するように構成されてもよい。
【００７４】
撮像システムの実施例において、撮像装置１００４には、実施例１乃至実施例２のいずれかの撮像装置が用いられる。このような構成によれば、画質の向上した画像を取得することができる。
【実施例４】
【００７５】
図７は、車戴カメラに関する撮像システムの一例を示したものである。撮像システム２０００は、上述した実施例の撮像装置２０１０を有する。撮像システム２０００は、撮像装置２０１０により取得された複数の画像データに対し、画像処理を行う画像処理部２０３０と、撮像システム２０００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部２０４０を有する。また、撮像システム２０００は、算出された視差に基づいて対象物までの距離を算出する距離計測部２０５０と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部２０６０と、を有する。ここで、視差算出部２０４０や距離計測部２０５０は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部２０６０はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などによって実現されてもよいし、これらの組合せによって実現されてもよい。
【００７６】
撮像システム２０００は車両情報取得装置２３１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム２０００は、衝突判定部２０６０での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ２４１０が接続されている。また、撮像システム２０００は、衝突判定部２０６０での判定結果に基づいて、ドライバーへ警報を発する警報装置２４２０とも接続されている。例えば、衝突判定部２０６０の判定結果として衝突可能性が高い場合、制御ＥＣＵ２４１０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２４２０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【００７７】
本実施例では車両の周囲、例えば前方または後方を撮像システム２０００で撮像する。図７（ｂ）に、車両前方を撮像する場合の撮像システムを示した。また、上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【符号の説明】
【００７８】
１１１  画素
１４０  信号処理回路
１４１  比較器
１４２  ＡＮＤ回路
１４３  ＮＡＮＤ回路
【図１】
2017200062.tif 000003
【図２】
2017200062.tif 000004
【図３】
2017200062.tif 000005
【図４】
2017200062.tif 000006
【図５】
2017200062.tif 000007
【図６】
2017200062.tif 000008
【図７】
2017200062.tif 000009