(57)【要約】【課題】検知対象に応じた周期で検知を行うことが可能な技術の提供。【解決手段】第１検知器と、第２検知器と、前記第１検知器と前記第２検知器とからの出力をシリアル信号に変換して出力するシリアライザーと、前記シリアライザーからシリアル信号を取得する制御回路と、を備え、前記制御回路は、前記第２検知器からの出力を前記第１検知器からの出力よりも高頻度で検知する、検知回路を構成する。【選択図】図１
2017120694.tif 000002
【特許請求の範囲】
【請求項１】
第１検知器と、
第２検知器と、
前記第１検知器と前記第２検知器とからの出力をシリアル信号に変換して出力するシリアライザーと、
前記シリアライザーからシリアル信号を取得する制御回路と、
を備え、
前記制御回路は、前記第２検知器からの出力を前記第１検知器からの出力よりも高頻度で検知する、
検知回路。
【請求項２】
前記制御回路は、前記シリアライザーから取得した前記シリアル信号のうち前記第１検知器からの出力を前記第２検知器からの出力よりも高頻度で無視する、
請求項１記載の検知回路。
【請求項３】
前記制御回路は、前記第２検知器からの出力を前記第１検知器からの出力よりも高頻度で前記シリアライザーから取得する、
請求項１記載の検知回路。
【請求項４】
請求項１乃至３のいずれかに記載の検知回路と、
前記制御回路から検知結果を取得する中央制御回路と、
を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検知回路および電子機器に関する。
【背景技術】
【０００２】
従来、複数のスイッチにおけるオンまたはオフの状態を検知するための回路が知られている。例えば、特許文献１においては、複数のスイッチの状態を走査して保存し、今回の走査によって得られた状態が前回の走査によって得られた状態と異なる場合に、今回の走査によって得られた状態をマイコンに出力する構成が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−２０３７７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数の検知器を備える電子機器においては検知対象が検知器毎に異なる場合があり、検知対象が異なる場合、検知器において必要とされる検知頻度が異なり得る。例えば、印刷装置が、利用者の操作を検知するスイッチと印刷媒体の位置を検知するセンサーとを備える場合、有意な情報を取得するために必要とされる検知周期は、通常、前者のスイッチよりも後者のセンサーの方が短い。従来の技術においては、複数のスイッチを一括して走査することによってスイッチの状態を検知する構成を採用している。従って、検知器毎の検知対象の特性に応じた周期で検知を行うことができない。
本発明は、効率的に検知を行うことが可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するための検知回路は、第１検知器と、第２検知器と、第１検知器と第２検知器とからの出力をシリアル信号に変換して出力するシリアライザーと、シリアライザーからシリアル信号を取得する制御回路と、を備え、制御回路は、第２検知器からの出力を第１検知器からの出力よりも高頻度で検知する。
【０００６】
すなわち、第１検知器と第２検知器とでは検知対象が異なり、第２検知器における検知対象の方が、短い周期で検知対象の検知が必要である。この状況において、検知回路は、第２検知器からの出力を第１検知器からの出力よりも高頻度で検知するため、検知回路においては検知対象に応じた周期で検知を行うことが可能であり、効率的に検知を行うことができる。
【図面の簡単な説明】
【０００７】
【図１】図１は本発明の実施形態にかかる検知回路を備える印刷装置を示すブロック図である。
【図２】図２Ａ、２Ｂは、シリアライザーと制御回路との間で授受される信号のタイミングチャートである。
【発明を実施するための形態】
【０００８】
ここでは、下記の順序に従って本発明の実施の形態について説明する。
（１）印刷装置の構成：
（２）制御回路における検知：
（３）他の実施形態：
【０００９】
（１）印刷装置の構成：
図１Ａは、本発明の一実施形態である検知回路１５を備える印刷装置１０を示すブロック図である。本実施形態にかかる印刷装置１０は、図示しない駆動部によってキャリッジや搬送装置を駆動し、印刷媒体に所望の画像を印刷することができる。印刷装置１０は、スイッチＳＷ１〜ＳＷ４、シリアライザー２０、制御回路３０、アナログセンサー４０、Ａ／Ｄ変換器５０を備える検知回路１５と、中央制御回路６０とを備えている。
【００１０】
さらに、印刷装置１０は、図示しない操作パネルを備えており、利用者は操作パネルに対して操作を行うことで印刷装置１０に対して指示を行うことができる。本実施形態において、操作パネルはボタンを備えており、当該ボタンに対する操作によってスイッチが駆動するように構成されている。図１においては、当該ボタンに連動するスイッチＳＷ１〜ＳＷ４が示されている。
【００１１】
同図１に示すように、スイッチＳＷ１〜ＳＷ４はボタンによって導通されるスイッチであり、一方の端子が接地され、他方の端子はプルアップされているとともにシリアライザー２０に接続されている。従って、スイッチＳＷ１〜ＳＷ４が操作されていない状態において、各スイッチＳＷ１〜ＳＷ４とシリアライザー２０との接続部はプルアップ電位となっており、スイッチＳＷ１〜ＳＷ４が操作されると、操作されたスイッチとシリアライザー２０との接続部は接地電位となる。
【００１２】
本実施形態において、アナログセンサー４０は、印刷部に搬送される印刷媒体の大きさ（幅等）を検知するセンサーであり、印刷媒体の大きさを示すアナログ信号を出力する。Ａ／Ｄ変換器５０は、入力されたアナログ信号をデジタル信号に変換して出力する装置である。本実施形態において、Ａ／Ｄ変換器５０は、アナログセンサー４０の出力信号を４ビットのデジタル信号に出力する。Ａ／Ｄ変換器５０は４個の出力配線を備えており、各出力配線によって各ビットのデジタル信号がシリアライザー２０に対して出力される。
【００１３】
本実施形態において、スイッチＳＷ１〜ＳＷ４は利用者によって操作されるボタンの動作を検知する。従って、スイッチＳＷ１〜ＳＷ４に対する操作を看過することなく検知できる周期でスイッチＳＷ１〜ＳＷ４の状態が検知されればよい。すなわち、人の操作の発生頻度より短い周期でスイッチＳＷ１〜ＳＷ４に対する操作をすれば良く、本実施形態において当該周期は、５００ｍｓである。
【００１４】
一方、アナログセンサー４０は印刷装置１０の図示しない駆動部によって搬送される印刷媒体の大きさを検知する。従って、アナログセンサー４０は、中央制御回路６０が印刷処理を実行するために印刷媒体の大きさを参照すべきタイミングで印刷媒体の大きさが特定できるように検知周期が設定される。当該検知周期が過度に長くなると１個の印刷媒体の印刷開始から終了までの時間が過度に長くなるため、本実施形態においては、当該検知周期を十分に短い時間としており、１０ｍｓに設定されている。以上のように、スイッチＳＷ１〜ＳＷ４において必要とされる検知周期は、アナログセンサー４０によって必要とされる検知周期より長い。従って、本実施形態においては、スイッチＳＷ１〜ＳＷ４が第１検知器、アナログセンサー４０が第２検知器に相当する。
【００１５】
シリアライザー２０は、入力された信号をシリアル信号に変換して出力する回路である。本実施形態においてシリアライザー２０は、図示しないシフトレジスターを備え、各シフトレジスターに対してスイッチＳＷ１〜ＳＷ４のプルアップされた端子から延びる配線と、Ａ／Ｄ変換器５０の出力配線とが接続されている。
【００１６】
シリアライザー２０は、制御回路３０と３本の信号線で接続されている。各信号線は、クロック信号ＣＬＫ、データ信号ＤＡＴＡ、ラッチ信号ＬＡＴのための配線であり、シリアライザー２０には制御回路３０からクロック信号ＣＬＫ、ラッチ信号ＬＡＴが入力され、シリアライザー２０から制御回路３０にデータ信号ＤＡＴＡが出力される。
【００１７】
すなわち、シリアライザー２０が備えるシフトレジスターは、ラッチ信号ＬＡＴが入力されるとスイッチＳＷ１〜ＳＷ４の状態（各スイッチの端子の電位を示すビット値）とＡ／Ｄ変換器５０の出力値（各ビットの値）を保持する。ラッチ信号ＬＡＴによってシフトレジスターに情報が保持されると、以後、データ信号ＤＡＴＡを出力する信号線からは保持された情報を示すビット値が出力され、クロック信号ＣＬＫに同期して出力値が順次シフトする。すなわち、シリアライザー２０は、スイッチＳＷ１〜ＳＷ４の出力およびアナログセンサー４０の出力をシリアル信号に変換して制御回路３０に対して出力する。
【００１８】
制御回路３０は、シリアライザー２０からシリアル信号を取得し、アナログセンサー４０の出力をスイッチＳＷ１〜ＳＷ４の出力よりも高頻度で検知する回路を備えている。具体的には、制御回路３０は、図示しないメモリを備え、メモリは、アナログセンサー４０の出力を示す４ビットの情報とスイッチＳＷ１〜ＳＷ４の出力を示す４ビットの情報（計８ビットの情報）を保持することができる。
【００１９】
制御回路３０は中央制御回路６０と接続されており、制御回路３０は中央制御回路６０に対して割込信号とメモリに記憶された情報とを出力することができる。制御回路３０は、シリアライザー２０が出力したデータ信号ＤＡＴＡと、メモリに記憶された情報とを比較し、両者が異なる場合にスイッチＳＷ１〜ＳＷ４またはアナログセンサー４０によって新たな情報が検知されたと判断する。新たな情報が検知されたと判断された場合、制御回路３０は、データ信号ＤＡＴＡをメモリに記憶させ、中央制御回路６０に対して割込信号を出力する。
【００２０】
中央制御回路６０は、印刷装置１０による印刷を実行するための処理を行う回路である。本実施形態において中央制御回路６０は、印刷の開始や印刷条件等を特定するためにスイッチＳＷ１〜ＳＷ４の出力を参照し、駆動部の駆動タイミングや駆動の可否等を特定するためにアナログセンサー４０の出力を参照する。本実施形態において中央制御回路６０は、制御回路３０から割込信号が出力された場合に、制御回路３０に対してスイッチＳＷ１〜ＳＷ４およびアナログセンサー４０の検知結果を示す情報の出力要求を行う。
【００２１】
制御回路３０は、中央制御回路６０から当該検知結果を示す情報の出力要求が送信されると、メモリに記憶された情報を中央制御回路６０に対して出力する。中央制御回路６０は、出力された当該情報に基づいて、印刷を実行するための処理を行う。すなわち、スイッチＳＷ１〜ＳＷ４の状態またはアナログセンサー４０によって検知された印刷媒体の大きさの少なくとも１個が変化しているため、中央制御回路６０は、その変化に応じた内容で印刷を実行するための処理を行う。
【００２２】
以上のように、本実施形態においては、既定のタイミング（例えば一定間隔）で中央制御回路６０から制御回路３０に対してスイッチＳＷ１〜ＳＷ４やアナログセンサー４０の出力内容を問い合わせるのではなく、割込信号が入力された場合に出力内容を問い合わせる構成である。従って、中央制御回路６０は、スイッチＳＷ１〜ＳＷ４やアナログセンサー４０の出力が変化していないのに出力内容を問い合わせるという無駄な処理を行う必要がなく、処理が簡易になるとともに消費電力が抑制される。また、本実施形態においては、スイッチＳＷ１〜ＳＷ４やアナログセンサー４０から中央制御回路６０に対して配線を行う必要はなく、スイッチＳＷ１〜ＳＷ４等の検知に関して制御回路３０から中央制御回路６０に対して割込信号とデータ信号ＤＡＴＡとを送信する配線が備えられていればよい。従って、検知回路１５と中央制御回路６０との間の配線を簡易にすることができる。
【００２３】
（２）制御回路における検知：
本実施形態において、スイッチＳＷ１〜ＳＷ４において必要とされる検知周期は５００ｍｓであり、アナログセンサー４０において必要とされる検知周期は１０ｍｓである。そこで、制御回路３０は、アナログセンサー４０の出力をスイッチＳＷ１〜ＳＷ４の出力よりも高頻度で検知する構成を採用している。
【００２４】
図２Ａは、制御回路３０が、シリアライザー２０から取得したシリアル信号のうちスイッチＳＷ１〜ＳＷ４からの出力をアナログセンサー４０からの出力よりも高頻度で無視する構成を備える場合における信号のタイミングチャートを示している。当該構成において、シリアライザー２０が備えるシフトレジスターには、アナログセンサー４０の出力を示すデジタル信号の最上位ビット〜最下位ビット（bit3〜bit0）と、スイッチＳＷ１〜ＳＷ４の出力を示すビット値が順に出力されるように各ビット値が保持される。
【００２５】
制御回路３０からシリアライザー２０にラッチ信号ＬＡＴが出力されると、シフトレジスターは当該ラッチ信号ＬＡＴに応じて計８ビットの情報を保持し、アナログセンサー４０の出力を示すデジタル信号の最上位ビット（bit3）がデータ信号ＤＡＴＡとして出力される状態（図２Ａのタイミングｔ1）となる。
【００２６】
この後、制御回路３０は、クロック信号ＣＬＫを所定の周期で８回連続して出力する。シリアライザー２０が備えるシフトレジスターは、当該クロック信号ＣＬＫが１回入力される度に保持された情報を１ビットシフトさせる。例えば、タイミングｔ1においてクロック信号ＣＬＫが１回入力されると、当該信号の立ち下がりに同期してアナログセンサー４０の出力を示すデジタル信号の最上位ビットの次のビット（bit2）がデータ信号ＤＡＴＡとして出力される状態となる。
【００２７】
従って、図２Ａに示すように、クロック信号ＣＬＫが所定の周期で８回連続して出力されると、シリアライザー２０からは図２Ａに示すように８ビットのデータ信号ＤＡＴＡがシリアル信号として出力される。図２Ａに示す例において、制御回路３０は、当該ラッチ信号ＬＡＴおよびクロック信号ＣＬＫを１０ｍｓの周期でシリアライザー２０に対して出力する。従って、シリアライザー２０は、１０ｍｓの周期で８ビットのデータ信号ＤＡＴＡを制御回路３０に対して出力する。
【００２８】
すなわち、図２Ａに示す例においては、スイッチＳＷ１〜ＳＷ４からの出力とアナログセンサー４０からの出力との双方を示すデータ信号ＤＡＴＡが１０ｍｓで制御回路３０に入力される。制御回路３０は、データ信号ＤＡＴＡが入力される度に、上位４ビットの（bit3〜bit0）を取得し、メモリに記憶された情報と比較する。すなわち、制御回路３０は、１０ｍｓの周期でアナログセンサー４０の出力を検知する。
【００２９】
一方、制御回路３０は、５０回に１回の割合で、データ信号ＤＡＴＡの上位４ビットに加え、下位４ビット（スイッチＳＷ１〜ＳＷ４からの出力）も取得し、メモリに記憶された情報と比較する。すなわち、制御回路３０は、５００ｍｓの周期でスイッチＳＷ１〜ＳＷ４およびアナログセンサー４０の出力を検知する。この結果、制御回路３０はスイッチＳＷ１〜ＳＷ４からの出力をアナログセンサー４０からの出力よりも高頻度で無視することになる。
【００３０】
以上の構成によれば、スイッチＳＷ１〜ＳＷ４およびアナログセンサー４０の検知対象に応じた周期で検知を行うことが可能である。この構成は、スイッチＳＷ１〜ＳＷ４とアナログセンサー４０とを区別することなく、検知結果の全てをシリアライザー２０から出力し、制御回路３０において、単に一部の情報を無視することによって実現可能であるため、簡易な処理によって検知頻度が変化する構成を実現することができる。
【００３１】
図２Ｂは、制御回路３０が、アナログセンサー４０からの出力をスイッチＳＷ１〜ＳＷ４からの出力よりも高頻度でシリアライザー２０から取得する構成を備える場合における信号のタイミングチャートを示している。当該構成は、図２Ａに示す信号を出力するシリアライザー２０と同様の構成で実現されるが、制御回路３０において出力する信号のタイミングが異なっている。
【００３２】
具体的には、図２Ｂに示すように、制御回路３０は、５００ｍｓの周期でラッチ信号ＬＡＴと８回連続するクロック信号ＣＬＫとを出力する。また、制御回路３０は、当該５００ｍｓの周期の信号が出力された後、１０ｍｓの周期でラッチ信号ＬＡＴと４回連続するクロック信号ＣＬＫとを出力する。従って、制御回路３０は、５００ｍｓの周期で８回連続するクロック信号ＣＬＫを出力し、当該クロック信号ＣＬＫの間の期間に１０ｓの周期で４回連続するクロック信号ＣＬＫを出力する。ラッチ信号ＬＡＴの周期は１０ｍｓである。
【００３３】
制御回路３０から以上のようなラッチ信号ＬＡＴおよびクロック信号ＣＬＫがシリアライザー２０に入力されると、シリアライザー２０から、５００ｍｓの周期でスイッチＳＷ１〜ＳＷ４およびアナログセンサー４０の出力を示す８ビットの信号が制御回路３０に出力され、当該出力が行われるタイミング以外の期間においては１０ｍｓの周期でアナログセンサー４０の出力を示す４ビットの信号が制御回路３０に出力される。
【００３４】
制御回路３０は、８ビットの信号を取得した場合、取得した８ビットの信号とメモリに記憶された８ビットの情報とを比較する。一方、制御回路３０は、４ビットの信号を取得した場合、取得した４ビットの信号とメモリに記憶された上位４ビットの情報とを比較する。すなわち、制御回路３０は、１０ｍｓの周期でアナログセンサー４０の出力を検知し、５００ｍｓの周期でアナログセンサー４０の出力およびスイッチＳＷ１〜ＳＷ４の出力を検知する。
【００３５】
以上の構成によれば、スイッチＳＷ１〜ＳＷ４およびアナログセンサー４０の検知対象に応じた周期で検知を行うことが可能である。また、以上の構成によれば、アナログセンサー４０からの出力を検知するために必要な周期でスイッチＳＷ１〜ＳＷ４からの出力を検知する必要がないため、当該周期でスイッチＳＷ１〜ＳＷ４からの出力を検知する構成と比較して消費電力が抑制される。
【００３６】
（３）他の実施形態：
以上の実施形態は本発明を実施するための一例であり、複数の検知器を備える構成において検知器の出力の検知頻度を検知器毎に異なる頻度にする限りにおいて、他にも種々の実施形態を採用可能である。
【００３７】
第１検知器および第２検知器は、各検知器の検知対象を検知することができればよく、検知対象は、人の操作であっても良いし、駆動部の動作であっても良いし、物の物理的な状態（大きさや、位置、速度等）であっても良いし、物理現象（温度や明るさ等）であっても良く、種々の事象を検知対象とすることができる。また、検知器の態様も種々の態様が想定可能であり、ボタン等の操作に応じて導通と非導通とが切り替わるスイッチや検知対象の状態に応じて検知結果を示す値が変化する各種のセンサー等が当該検知器となり得る。むろん、検知器による検知結果はデジタル値であっても良いしアナログ値であってもよい。また、各検知器の出力は１ビットであっても良いし２ビット以上（パラレル出力）であっても良い。
【００３８】
なお、第１検知器および第２検知器を備える検知回路は、少なくとも２種類の検知器を検知可能であれば良く、３種類以上の検知器（第１〜第３検知器等）を備えていてもよい。また、第１検知器および第２検知器において検知対象を検知する際に必要とされる検知の周期は予め想定されていれば良いが、後者で必要とされる周期は前者で必要とされる周期より短い。このような例としては、種々の例が想定可能である。例えば、第１検知器の検知対象が人の操作であり、第２検知器の検知対象が機械部品の動作や物理的な状態である例が想定される。また、第１検知器の検知対象が変化の遅い物理現象（温度）であり、第２検知器の検知対象が相対的に変化の速い事象である例が想定される。
【００３９】
シリアライザーは、第１検知器と第２検知器とからの出力をシリアル信号に変換することができればよい。すなわち、シリアライザーは、各検知器の検知結果を示す情報を取得し、検知器における検知結果を示す情報を複数ビットの一連の信号、すなわちシリアル信号に変換して出力することができればよい。当該シリアル信号においては、シリアル信号の特定のビットが、どの検知器の何桁目の情報であるのかが予め決められており、当該シリアル信号に基づいて検知器における検知結果を取得できるように構成されていれば良い。
【００４０】
また、シリアル信号は、当該信号の任意のビットがどの検知器における情報であるのか判明していれば良く、シリアライザーにおいては、第１検知器と第２検知器との出力が一連のシリアル信号として出力されても良いし、第１検知器の出力を示す一連のシリアル信号と第２検知器の出力を示す一連のシリアル信号が出力されるように構成されていても良い。
【００４１】
制御回路は、シリアライザーからシリアル信号を取得する回路であり、第２検知器からの出力を第１検知器からの出力よりも高頻度で検知することができればよい。すなわち、制御回路は、シリアライザーが出力するシリアル信号に基づいて第１検知器と第２検知器の出力を検知する際の頻度を変化させることができればよい。当該頻度の変化は実効的な変化であれば良く、制御回路が検知器の出力を検知する処理の頻度が変化することで実効的な頻度の変化が実現されても良いし、シリアル信号に第１検知器の出力結果と第２検知器の出力結果が含まれる頻度が変化することによって実効的な頻度の変化が実現されても良く、種々の構成が採用可能である。
【００４２】
さらに、制御回路が、シリアライザーから取得したシリアル信号のうち第１検知器からの出力を第２検知器からの出力よりも高頻度で無視する構成を採用してもよい。すなわち、シリアル信号に第１検知器からの出力と第２検知器からの出力との双方が含まれている場合において、制御回路が第１検知器からの出力を第２検知器からの出力よりも高頻度で無視すると、第２検知器からの出力を前記第１検知器からの出力よりも高頻度で検知することになる。この構成は、第１検知器と第２検知器とを区別することなく、全ての検知器の検知結果をシリアライザーから出力し、制御回路において、単に一部の情報を無視することによって実現可能であるため、簡易な処理によって検知頻度が変化する構成を実現することができる。
【００４３】
さらに、制御回路が、第２検知器からの出力を第１検知器からの出力よりも高頻度でシリアライザーから取得する構成を採用してもよい。すなわち、シリアライザーからは、第２検知器からの出力が含まれ、第１検知器からの出力が含まれないシリアル信号を出力可能であり、制御回路は、当該シリアル信号を第２検知器からの出力を検知するために必要な周期で取得する。むろん、制御回路は、第１検知器からの出力を検知するために必要な周期で、第１検知器からの出力が含まれるシリアル信号をシリアライザーから取得するが、当該シリアル信号に第２検知器からの出力が含まれていてもよい。この構成によれば、を第２検知器からの出力を検知するために必要な周期で第１検知器からの出力を検知する必要がないため、当該周期で第１検知器からの出力を検知する構成と比較して消費電力が抑制される。
【００４４】
さらに、上述の検知回路を備え、さらに、制御回路から検知結果を取得する中央制御回路を備えた電子機器が構成されても良い。すなわち、電子機器は中央制御回路で制御される。また、当該中央制御回路は、検知回路の制御回路から検知結果を取得するため、中央制御回路において第１検知器および第２検知器の検知結果に応じた処理を実行することができる。電子機器としては、第１検知器および第２検知器による検知が行われる種々の機器を想定する事が可能であり、例えば、印刷装置、スキャナ装置、撮像装置、演算装置、携帯端末等やこれらの装置を含む複合機等が挙げられる。さらに、以上のように、複数の検知器を備える構成において検知器の出力の検知頻度を検知器毎に異なる頻度にする本発明の手法は、方法としても実現可能である。
【符号の説明】
【００４５】
１０…印刷装置、１５…検知回路、２０…シリアライザー、３０…制御回路、４０…アナログセンサー、５０…変換器、６０…中央制御回路、ＳＷ１〜ＳＷ４…スイッチ
【図１】
2017120694.tif 000003
【図２】
2017120694.tif 000004