(57)【要約】【課題】穴径が６０μｍ程度以上の貫通孔を含む場合であっても、歩留まりが高く、電気特性が改善された貫通電極基板及びその製造方法を提供する。【解決手段】本発明の一実施形態に係る貫通電極基板の製造方法は、基板に貫通孔を形成し、基板の第１面にシード層を形成し、基板を第１めっき液に浸漬し、シード層に電流を供給する第１めっき処理により、貫通孔が閉塞されるまで第１面側から第１めっき層を成長させ、基板を第２めっき液に浸漬し、第１めっき層に電流を供給する第２めっき処理により、第１面を含む平面と第１めっき層とに囲まれた空間が充填されるまで、第１めっき層上に第２めっき層を成長させ、第１面側を、基板の第１面が露出するまで研磨することを含む。【選択図】図２
2017098402.tif 000002
【特許請求の範囲】
【請求項１】
基板に貫通孔を形成し、
前記基板の第１面にシード層を形成し、
前記基板を第１めっき液に浸漬し、前記シード層に電流を供給する第１めっき処理により、前記貫通孔内の少なくとも一部が閉塞されるまで前記シード層の周りに第１めっき層を成長させ、
前記基板を前記第１めっき液よりも埋め込み性の高い第２めっき液に浸漬し、前記第１めっき層に電流を供給する第２めっき処理により、前記貫通孔を閉塞する前記第１めっき層の凹部を埋め込むように第２めっき層を成長させ、
前記第１面側を、前記基板の前記第１面が露出するまで研磨することを含む貫通電極基板の製造方法。
【請求項２】
前記第２めっき液は、前記第１めっき液よりも硫酸の濃度が低いことを特徴とする請求項１に記載の貫通電極基板の製造方法。
【請求項３】
前記貫通孔の少なくとも一部が閉塞された後、前記第１面側の第２めっき層の成長を防ぐために、前記第１面を前記第２めっき液に対して遮蔽することを特徴とする請求項１に記載の貫通電極基板の製造方法。
【請求項４】
前記貫通孔は、平面形状が、６０μｍの直径を有する円を内包することが可能であることを特徴とする請求項１に記載の貫通電極基板の製造方法。
【請求項５】
前記基板は、ガラス基板であることを特徴とする請求項１に記載の貫通電極基板の製造方法。
【請求項６】
貫通孔を有する基板と、
前記貫通孔の一部を充填し、前記貫通孔の一方の開口縁側に凹部を有する第１導電層と、
前記凹部を充填する第２導電層とを備えた貫通電極基板。
【請求項７】
前記貫通孔は、平面形状が、６０μｍの直径を有する円を内包することが可能であることを特徴とする請求項６に記載の貫通電極基板。
【請求項８】
前記基板は、ガラス基板であることを特徴とする請求項６に記載の貫通電極基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は貫通電極基板及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩシステムの更なる高集積化、高機能化のために半導体チップを垂直に積層した三次元実装技術が必須となってきている。この技術においては、上下の半導体チップ同士を効率よく接続する必要がある。そこで、半導体チップに貫通孔を設けて貫通孔の内部に導電材を充填し、半導体チップの両面を電気的に接続する貫通電極技術が注目されている。
【０００３】
特にめっき処理により貫通電極を形成する技術として、貫通孔の一方の開口縁近傍に蓋めっきを形成し、基板の厚さ方向に導電材を成長させる所謂ボトムアップ方式にて導電材を充填する技術が知られている（特許文献１、２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１０６０１５号公報
【特許文献２】特開２０１４−１８７２９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特に穴径が５０μｍ程度以上の貫通孔への充填めっきの場合、充填した導電体の表面に窪みが発生し、ＣＭＰによる研磨後も表面に窪みが残る。後工程の配線形成工程において、この窪みに絶縁膜が入り込むことでパターニング不良となり、電気的な導通不良が発生する要因となる。
【０００６】
本発明は、上記実情に鑑み、穴径が６０μｍ程度以上の貫通孔を含む場合であっても、歩留まりが高く、電気特性が改善された貫通電極基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一実施形態に係る貫通電極基板の製造方法は、基板に貫通孔を形成し、前記基板の第１面にシード層を形成し、前記基板を第１めっき液に浸漬し、前記シード層に電流を供給する第１めっき処理により、前記貫通孔が閉塞されるまで前記第１面側から第１めっき層を成長させ、前記基板を第２めっき液に浸漬し、前記第１めっき層に電流を供給する第２めっき処理により、前記第１面を含む平面と前記第１めっき層とに囲まれた空間が充填されるまで、前記第１めっき層上に第２めっき層を成長させ、前記第１面側を、前記基板の前記第１面が露出するまで研磨することを含む。
【０００８】
このような製造方法によって、貫通孔の穴径が６０μｍ程度より大きくても、貫通孔に充填した貫通電極の表面に窪みが生じることを回避することができる。これによって、電気的な導通不良の発生を抑制することができる。従って、製造歩留まりが向上し、信頼性の高い貫通電極基板を提供することができる。
【０００９】
第２めっき液は、第１めっき液よりも硫酸の濃度が低くてもよい。
【００１０】
このような製造方法によって、貫通孔の穴径が６０μｍ程度より大きくても、貫通孔に充填した貫通電極の表面に窪みが生じることを回避することができる。これによって、電気的な導通不良の発生を抑制することができる。従って、製造歩留まりが向上し、信頼性の高い貫通電極基板を提供することができる。
【００１１】
貫通孔が閉塞された後、第１面側の第２導電層の成長を防ぐために、第１面を第２めっき液に対して遮蔽してもよい。
【００１２】
このような製造方法によって、貫通電極基板の表面での第２導電層の成長を最小限に抑えることができる。これによって、ＣＭＰ工程によって除去されるべき導電層の研磨量を最低限に抑えることができる。従って、処理時間が短縮し、低コストで貫通電極基板を製造することができる。
【００１３】
貫通孔は、平面形状が、６０μｍの直径を有する円を内包することが可能であってもよい。
【００１４】
このような製造方法によって、多様な形状又はサイズの貫通孔において、貫通孔に充填した貫通電極の表面に窪みが生じることを回避することができる。これによって、電気的な導通不良の発生を抑制することができる。従って、製造歩留まりが向上し、信頼性の高い貫通電極基板を提供することができる。
【００１５】
基板は、ガラス基板であってもよい。
【００１６】
このような製造方法によって、穴径が６０μｍ程度以上必要となるガラス基板であっても、貫通孔に充填した貫通電極の表面に窪みが生じることを回避することができる。これによって、電気的な導通不良の発生を抑制することができる。従って、製造歩留まりが向上し、信頼性の高い貫通電極基板を提供することができる。
【００１７】
本発明の一実施形態に係る貫通電極基板は、貫通孔を有する基板と、貫通孔の一部を充填し、貫通孔の一方の開口縁側に凹部を有する第１導電層と、凹部を充填する第２導電層とを備える。
【００１８】
このような構成を有することによって、貫通孔に充填された貫通電極の表面が平坦になる。これによって、貫通電極と配線との接触抵抗の増大を回避することができる。従って、電気特性に優れ、信頼性の高い貫通電極基板を提供することができる。
【００１９】
貫通孔は、平面形状が、６０μｍの直径を有する円を内包することが可能であってもよい。
【００２０】
このような構成を有することによって、多様な形状又はサイズの貫通孔において、貫通孔に充填された貫通電極の表面が平坦になる。これによって、貫通電極と配線との接触抵抗の増大を回避することができる。従って、電気特性に優れ、信頼性の高い貫通電極基板を提供することができる。
【００２１】
基板は、ガラス基板であってもよい。
【００２２】
このような構成を有することによって、穴径が６０μｍ程度以上必要となるガラス基板であっても、貫通孔に充填された貫通電極の表面が平坦になる。これによって、貫通電極と配線との接触抵抗の増大を回避することができる。従って、電気特性に優れ、信頼性の高い貫通電極基板を提供することができる。
【発明の効果】
【００２３】
歩留まりが高く、電気特性が改善された貫通電極基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態に係る貫通電極基板の概要を示す平面図である。
【図２】本発明の一実施形態に係る貫通電極基板のＡ−Ａ´断面図である。
【図３】本発明の一実施形態に係る貫通電極基板の配線層形成前の断面図、上面図及び下面図である。
【図４】本発明の一実施形態に係る貫通電極基板の製造方法について説明するための断面図である。
【図５】本発明の一実施形態に係る貫通電極基板の製造方法について説明するための断面図である。
【図６】本発明の一実施形態に係る貫通電極基板の製造方法について説明するための断面図である。
【図７】本発明の一実施形態に係る貫通電極基板の製造方法について説明するための断面図である。
【図８】本発明の一実施形態に係る貫通電極基板において、製造することが可能な貫通電極の平面形状の幾つかの例を示した図である。
【図９】本発明の一実施形態に係る半導体装置を示す図である。
【図１０】本発明の一実施形態に係る半導体装置を示す図である。
【図１１】本発明の一実施形態に係る半導体装置を示す図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施形態に係る貫通電極基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
【００２６】
＜第１実施形態＞
図面を用いて、本実施形態に係る貫通電極基板１００の構成及び製造方法について詳細に説明する。
【００２７】
［貫通電極基板の構成］
図１乃至図３を用いて、本実施形態に係る貫通電極基板１００の構成について詳細に説明する。図１は、本実施形態に係る貫通電極基板１００の概要を示す平面図である。また、図２は、本実施形態に係る貫通電極基板１００のＡ−Ａ´断面図である。図３は、本実施形態に係る貫通電極基板１００の配線層形成前の断面図、上面図及び下面図である。
【００２８】
本実施形態に係る貫通電極基板は、基板１０２、貫通電極１１０、配線層１３０とを有する。貫通電極１１０は、第１導電層１１０ａ及び第２導電層１１０ｂを有する。
【００２９】
基板１０２は、第１面１０４及び第１面１０４とは反対側の第２面１０６を有している。更に、基板１０２の内部に配置され、第１面１０４及び第２面１０６を接続する貫通孔１０８を有している。
【００３０】
貫通孔１０８の穴径としては特に制限は無いが、６０μｍ以上であってもよい。また、貫通孔１０８の平面形状は円に限らず、後述するように多様な形状であってよい。
【００３１】
尚、本実施形態に係る貫通電極基板１００の貫通孔１０８は円柱をくり抜いた形状を有するが、後述するように、このような形状に限られない。つまり、貫通孔１０８の開口縁の形状は円形に限られない。また、柱状に限られず、深さ方向によって、基板面方向に切った断面形状が異なっても構わない。
【００３２】
基板１０２としては、絶縁性基板、半導体基板又は導電性基板を用いることができる。絶縁性基板としては、例えばガラス基板、石英基板、サファイア基板、樹脂基板等を用いることができる。半導体基板としては、例えばシリコン基板、炭化シリコン基板、化合物半導体基板等を用いることができる。導電性基板としては、例えばアルミニウム基板、ステンレス基板等を使用することができる。また、これらが積層されたものであってもよい。
【００３３】
基板１０２の厚さは特に制限はないが、例えば、１００μｍ以上８００μｍ以下の厚さの基板１０２を使用することが好ましい。より好ましくは、２００μｍ以上５００μｍ以下の厚さであるとよい。基板１０２の厚さが薄くなると、基板１０２のたわみが大きくなる。その影響で、製造工程におけるハンドリングが困難になるとともに、基板１０２上に形成する薄膜等の内部応力により基板１０２が反ってしまう。また、基板１０２の厚さが厚くなると貫通孔１０８の形成時間が長くなる。その影響で製造工程が長期化し、製造コストが上昇してしまう。
【００３４】
第１導電層１１０ａは、貫通孔１０８の一部を充填し、貫通孔１０８の一方の開口縁側に凹部を有している。更に、第１導電層１１０ａは、貫通孔１０８を閉塞している。本実施形態においては、図２及び図３に示すように、基板１０２の第１面１０４側の貫通孔１０８の開口縁側に凹部を有している。更に、第１導電層１１０ａは、基板１０２の第１面１０４側の貫通孔１０８の開口縁近傍で、貫通孔１０８を閉塞している。図３（ｂ）は、配線層１３０形成前の貫通電極基板１００を、第１面１０４側から見た平面図である。平面視において、貫通孔１０８の内部に第２導電層１１０ｂが配置され、その周りを囲み、貫通孔１０８の縁部に接して第１導電層１１０ａが充填されている。
【００３５】
第２導電層１１０ｂは、少なくとも第１導電層１１０ａが有する凹部を充填している。また、本実施形態においては、貫通孔１０８を閉塞する第１導電層１１０ａに対し第２面１０６側の貫通孔１０８も充填している。図３（ｃ）は、配線層１３０形成前の貫通電極基板１００を、第２面１０６側から見た平面図である。平面視において、貫通孔１０８の内部に第２導電層１１０ｂが配置されている。
【００３６】
第１導電層１１０ａ及び第２導電層１１０ｂとしては、いずれも、例えば、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。第１導電層１１０ａ及び第２導電層１１０ｂは同一の材料であってもよく、異なる材料であってもよい。両者が同一の材料である場合、両者の結晶粒径が異なっていてもよい。
【００３７】
配線層１３０は、基板１０２の第１面１０４及び第２面１０６に配置され、貫通電極１１０を介して両表面の配線層１３０が電気的に接続されている。
【００３８】
以上のような構成を有することによって、貫通孔１０８に充填された貫通電極１１０の表面が平坦になる。これによって、貫通電極１１０と配線層１３０との接触抵抗の増大を回避することができる。従って、電気特性に優れ、信頼性の高い貫通電極基板１００を提供することができる。
【００３９】
特に、基板１０２がガラス基板である場合、シリコン基板に比べて大きな穴径の貫通孔１０８を形成する必要がある。具体的には、穴径が６０μｍ程度の貫通孔１０８を形成する必要がある。後述するように、そのような比較的大きな穴径を有する貫通孔１０８内に、貫通電極１１０を完全に充填することは困難である。
【００４０】
本実施形態によれば、このような構成を有することによって、穴径が６０μｍ程度以上必要となるガラス基板であっても、貫通孔１０８に充填された貫通電極１００の表面が平坦になる。これによって、貫通電極１００と配線層１３０との接触抵抗の増大を回避することができる。従って、電気特性に優れ、信頼性の高い貫通電極基板１００を提供することができる。
【００４１】
［貫通電極基板の製造方法］
図４乃至図７を用いて、本実施形態に係る貫通電極基板１００の製造方法について詳細に説明する。図４乃至図７は、本実施形態に係る貫通電極基板１００の製造方法について説明するための断面図である。
【００４２】
先ず、基板１０２を準備する。基板１０２としては、絶縁性基板、半導体基板又は導電性基板を用いることができる。絶縁性基板としては、例えばガラス基板、石英基板、サファイア基板、樹脂基板等を用いることができる。半導体基板としては、例えばシリコン基板、炭化シリコン基板、化合物半導体基板等を用いることができる。導電性基板としては、例えばアルミニウム基板、ステンレス基板等を使用することができる。また、これらが積層されたものであってもよい。
【００４３】
基板１０２の厚さは特に制限はないが、例えば、１００μｍ以上８００μｍ以下の厚さの基板１０２を使用することが好ましい。より好ましくは、２００μｍ以上５００μｍ以下の厚さであるとよい。基板１０２の厚さが薄くなると、基板１０２のたわみが大きくなる。その影響で、製造工程におけるハンドリングが困難になるとともに、基板１０２上に形成する薄膜等の内部応力により基板１０２が反ってしまう。また、基板１０２の厚さが厚くなると貫通孔１０８の形成時間が長くなる。その影響で製造工程が長期化し、製造コストが上昇してしまう。
【００４４】
次いで、基板１０２に貫通孔１０８を形成する（図４（ａ））。貫通孔１０８の穴径としては特に制限は無いが、６０μｍ以上であってもよい。また、貫通孔１０８の平面形状は円に限らず、後述するように多様な形状であってよい。
【００４５】
貫通孔１０８の形成は、基板１０２の第１面１０４又は第２面１０６にマスクを形成し、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：反応性イオンエッチング）、ＤＲＩＥ（Ｄｅｅｐ  ＲＩＥ：深掘り反応性イオンエッチング）等のドライエッチング加工、サンドブラスト加工、レーザー加工等を用いて形成することができる。
【００４６】
次いで、基板１０２の第１面１０４側に、シード層１１２を形成する（図４（ｂ））。シード層１１２は、例えばスパッタリング法を用いて形成される。シード層１１２は、貫通孔１０８の第１面１０４側の開口縁付近に所謂蓋めっきを形成するために設けられるため、基板１０２の第１面１０４に堆積され、貫通孔１０８の側壁には可能な限り付着しないことが好ましい。そのため、指向性の高いロングスロースパッタリング法を用いることが好ましい。本実施形態において、シード層１１２の形成方法についてはスパッタ法を想定するが、これに限定されず、例えば蒸着法や無電解めっき法を用いてもよい。
【００４７】
シード層１１２の材料としては、下地の基板１０２と密着性がよい導電材料を使用することができる。例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）これらの化合物、あるいはこれらの合金などを使用することができる。特に、シード層１１２上に堆積されるめっき層が銅（Ｃｕ）を含む場合、シード層１１２は、Ｃｕの拡散を抑制する材料を使用することができ、例えば窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）、窒化タンタル（ＴａＮ）等を使用してもよい。更に、これらを積層してもよい。ここで、シード層１１２の厚さは、特に制限はないが、例えば、５０ｎｍ以上４００ｎｍ以下の範囲で適宜選択することができる。
【００４８】
次いで、電解めっき処理により、貫通孔１０８内に貫通電極１１０を充填する。本実施形態においては、電解めっき処理は、第１段階及び第２段階の２段階に分けて行う。
【００４９】
先ず、第１段階の電解めっき処理として、基板１０２を第１めっき液１１４に浸漬し、シード層１１２に電流を供給する電解めっき処理により、第１導電層１１０ａを成長させる（図５（ａ））。第１段階の電解めっき処理は、貫通孔１０８が閉塞されるまでシード層１１２の周りに第１導電層１１０ａを成長させる（図５（ｂ））。つまり、第１導電層１１０ａが第１面１０４側に蓋めっきを形成するまで成長させる。
【００５０】
第１導電層１１０ａの材料としては、シード層１１２との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。更に、これらを積層してもよい。本実施形態においては、第１導電層１１０ａとしてＣｕを用いる。
【００５１】
ここまでの工程において、第１導電層１１０ａは、第１面１０４側に凹部を有する形状に仕上がりやすい。特に、貫通孔１０８の穴径が大きいほど、当該凹部が深くなる。特に、穴径が６０μｍ程度以上になると、図５（ｂ）に破線で示したように、当該凹部の底部が基板１０２の両平面の間に位置するように仕上がりやすい。
【００５２】
第１段階のめっき処理によって第１導電層１１０ａを更に成長させても、充填めっきを想定した第１めっき液１１４を用いる場合、その埋め込み特性から、凹部が第１導電層１１０ａによって充填されることが困難になる。
【００５３】
このような凹部が残った状態でＣＭＰ（化学気的機械的研磨）処理等によって第１面１０４を露出させると、第１導電層１１０ａの凹部は残ったままであるため、平坦にはならない。後の配線形成の工程において、凹部に例えば絶縁層等が入り込むと、導通不良が生じることが懸念される。
【００５４】
そこで、本実施形態においては、第２段階のめっき処理として、基板１０２を第１めっき液１１４よりも埋め込み性の高い第２めっき液１１６に浸漬し（図６（ａ））、第１導電層１１０ａに電流を供給する第２めっき処理により、貫通孔１０８を閉塞する第１導電層１１０ａの凹部を埋め込むように第２導電層１１０ｂを成長させる。第２段階のめっき処理によって、凹部が第２導電層１１０ｂによって充填される（図６（ｂ））。更に第２導電層を成長させ、貫通孔１０８を充填する貫通電極１１０を形成する。第２導電層１１０ｂの材料としては、第１導電層１１０ａと同様の材料であってもよく、異なる材料であってもよい。本実施形態では、第１導電層１１０ａと同様に、第２導電層１１０ｂとしてＣｕを用いる。
【００５５】
ここで、埋め込み性の高いめっき液とは、基板の表面のめっき析出を抑え、窪み部分のめっき析出を促進する傾向がより強いめっき液を指す。
【００５６】
本実施形態において使用することができる第１めっき液１１４及び第２めっき液１１６の例として、表１にそれらの主な成分及び濃度をまとめた。
【００５７】
【表１】
2017098402.tif 000003
【００５８】
第１めっき液１１４及び第２めっき液１１６は、いずれも硫酸、硫酸銅及び塩素を含む。更に、添加剤として、サプレッサー及びアクセレレーターを含んでもよい。第１めっき液１１４と第２めっき液１１６との本質的な違いは硫酸の濃度である。めっき液の硫酸濃度が高いほど、均一性が高く、埋め込み性が低い。一方、めっき液の硫酸濃度が低いほど、均一性が低く、埋め込み性が高い。第１めっき液１１４よりも埋め込み性の高いめっき液とは、第１めっき液１１４よりも硫酸の濃度が低いめっき液である。また、第２めっき液１１６では、添加剤の種類の変更と濃度の調整をすることによって、基板１０２の表面のめっき析出を抑え、窪み部分のめっき析出を促進するめっき液としている。
【００５９】
ここで、貫通孔１０８の少なくとも一部が閉塞された後、第１面１０４側の第２導電層１１０ｂの成長を防ぐために、第１面１０４を第２めっき液１１６に対して遮蔽してもよい（図７（ａ））。
【００６０】
このような製造方法によって、貫通電極基板１００の表面での第２導電層１１０ｂの成長を最小限に抑えることができる。これによって、後のＣＭＰ（化学的機械的研磨）処理等によって除去されるべき導電層の研磨量を最低限に抑えることができる。従って、処理時間が短縮し、低コストで貫通電極基板１００を製造することができる。
【００６１】
以上の工程の後、基板１０２の第１面１０４側を、基板１０２の第１面１０４が露出するまで研磨する（図７（ｂ））。本実施形態においては、基板１０２の第１面１０４に付着したシード層１１２、第１導電層１１０ａ及び第２導電層１１０ｂをＣＭＰ処理等によって除去する。
【００６２】
この段階において、第１面１０４側及び第２面１０６側の貫通電極１１０の露出した表面は平坦に仕上がる。第１面１０４側の貫通電極１１０の表面に関しては、第１導電層１１０ａ及び第２導電層１１０ｂが露出される。第２面１０６側の貫通電極１１０の表面に関しては、第２導電層１１０ｂが露出される。
【００６３】
以上、本実施形態に係る貫通電極基板１００の製造方法について説明した。従来の貫通電極１１０を形成する工程においては、本実施形態における第２段階のめっき処理が施されない。このような製造工程では、貫通孔１０８の穴径が６０μｍ程度以上になると、開口縁付近の凹部が充填されず、当該凹部の底部が基板の両表面の間に位置したまま残存してしまう。この状態でＣＭＰ処理等によって研磨されると。貫通電極の表面に当該凹部が残存したまま仕上がる。つまり、当該凹部のために貫通電極は、貫通孔を完全に充填することができない。この状態で後の工程に進むと、例えば配線層１３０の形成工程において、当該凹部に絶縁層が入り込むなどして導通不良が生じることが懸念される。
【００６４】
以上、本実施形態に係る貫通電極基板１００の製造方法について説明した。本実施形態に係る貫通電極基板１００の製造方法によれば、穴径が６０μｍ程度以上必要となるガラス基板であっても、貫通孔１０８に充填した貫通電極１１０の表面に窪みが生じることを回避することができる。これによって、電気的な導通不良の発生を抑制することができる。従って、製造歩留まりが向上し、信頼性の高い貫通電極基板１００を提供することができる。
【００６５】
＜変形例＞
図面を用いて、本実施形態の変形例に係る貫通電極基板１００の構成について説明する。図８は、本変形例に係る貫通電極基板１００において、製造することが可能な貫通電極１１０の平面形状の幾つかの例を示した図である。本発明によれば、貫通孔１０８の平面形状は円形に限られず、１０８ｂ乃至１０８ｅに例示したような多様な形状においてが貫通電極１１０を充填することが可能である。ただし、これらの例示した形状は一例であって、これらに限られるものではない。
【００６６】
例示した各々の貫通孔１０８ａ乃至１０８ｅの平面形状な内部に、直径が６０μｍの円を点線で示した。つまり、貫通孔１０８ａ乃至１０８ｅは、その平面形状が、６０μｍの直径を有する円を内包することが可能であってもよい。
【００６７】
このような構成を有することによって、多様な形状又はサイズの貫通孔において、貫通孔に充填された貫通電極１１０の表面が平坦になる。これによって、貫通電極１１０と配線層１３０との接触抵抗の増大を回避することができる。従って、電気特性に優れ、信頼性の高い貫通電極基板１００を提供することができる。
【００６８】
＜第２実施形態＞
本実施形態においては、第１実施形態における貫通電極基板１００を用いて製造される半導体装置について説明する。
【００６９】
図９は、本実施形態に係る半導体装置を示す図である。半導体装置１０００は、３つの貫通電極基板１３１０、１３２０、１３３０が積層され、例えば、ＤＲＡＭ等の半導体素子が形成されたＬＳＩ基板１４００に接続されている。貫通電極基板１３１０は、第一配線、第二配線等で形成された接続端子１５１１、１５１２を有している。これらの貫通電極基板１３１０、１３２０、１３３０はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。接続端子１５１２は、ＬＳＩ基板１４００の接続端子１５００とバンプ１６１０により接続されている。接続端子１５１１は、貫通電極基板１３２０の接続端子１５２２とバンプ１６２０により接続されている。貫通電極基板１３２０の接続端子１５２１と、貫通電極基板１３３０の接続端子１５３２と、についても、接続端子がバンプ１６３０により接続する。バンプ１６１０、１６２０、１６３０は、例えば、インジウム、銅、金等の金属を用いる。
【００７０】
なお、貫通電極基板を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、貫通電極基板と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板と他の基板とを接着してもよい。
【００７１】
図１０は、本実施形態に係る半導体装置の別の例を示す図である。図１１に示す半導体装置１０００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体チップ（ＬＳＩチップ）１４１０、１４２０、および貫通電極基板１３００が積層され、ＬＳＩ基板１４００に接続されている。
【００７２】
半導体チップ１４１０と半導体チップ１４２０との間に貫通電極基板１３００が配置され、バンプ１６４０、１６５０により接続されている。ＬＳＩ基板１４００上に半導体チップ１４１０が載置され、ＬＳＩ基板１４００と半導体チップ１４２０とはワイヤ１７００により接続されている。この例では、貫通電極基板１３００は、複数の半導体チップを積層して３次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ１４１０を３軸加速度センサとし、半導体チップ１４２０を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を製造することができる。
【００７３】
半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板１３００に形成してもよい。
【００７４】
図１１は、本実施形態に係る半導体装置の別の例を示す図である。上記２つの例（図９、図１０）は、３次元実装であったが、この例では、２次元と３次元との併用実装に適用した例である（２．５次元という場合もある）。図１１に示す例では、ＬＳＩ基板１４００には、６つの貫通電極基板１３１０、１３２０、１３３０、１３４０、１３５０、１３６０が積層されて接続されている。ただし、全ての貫通電極基板が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。
【００７５】
図１１の例では、ＬＳＩ基板１４００上に貫通電極基板１３１０、１３５０が接続され、貫通電極基板１３１０上に貫通電極基板１３２０、１３４０が接続され、貫通電極基板１３２０上に貫通電極基板１３３０が接続され、貫通電極基板１３５０上に貫通電極基板１３６０が接続されている。
【００７６】
上記のように製造された半導体装置１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気デバイスに搭載される。
【００７７】
以上、本発明の好ましい実施形態による貫通電極基板１００及びそれらを有する電子デバイスについて説明した。しかし、これらは単なる例示に過ぎず、本発明の技術的範囲はそれらには限定されない。実際、当業者であれば、特許請求の範囲において請求されている本発明の要旨を逸脱することなく、種々の変更が可能であろう。よって、それらの変更も当然に、本発明の技術的範囲に属すると解されるべきである。
【符号の説明】
【００７８】
貫通電極基板：１００、２００、３００
基板：１０２
第１面：１０４
第２面：１０６
貫通孔：１０８
貫通電極：１１０
シード層：１１２
第１めっき液：１１４
第２めっき液：１１６
配線層：１３０
半導体装置：１０００
貫通電極基板：１３００、１３１０、１３２０、１３３０、１３４０、１３５０、１３６０
ＬＳＩ基板：１４００
半導体チップ：１４１０、１４２０
バンプ：１６４０、１６５０
【図１】
2017098402.tif 000004
【図２】
2017098402.tif 000005
【図３】
2017098402.tif 000006
【図４】
2017098402.tif 000007
【図５】
2017098402.tif 000008
【図６】
2017098402.tif 000009
【図７】
2017098402.tif 000010
【図８】
2017098402.tif 000011
【図９】
2017098402.tif 000012
【図１０】
2017098402.tif 000013
【図１１】
2017098402.tif 000014