(57)【要約】【課題】スイッチング損失及び発熱量を効率的に低減できるインバータの提供。【解決手段】インバータは、電源の正極側と負極側との間に接続される第１上下アームと、前記電源の正極側と負極側との間に、前記第１上下アームに対して並列に且つ前記第１上下アームよりも前記電源に近い位置で接続される第２上下アームとを含み、前記第２上下アームを形成するスイッチング素子は、前記第１上下アームを形成するスイッチング素子よりもスイッチング速度が速い。【選択図】図４
2017200248.tif 000002
【特許請求の範囲】
【請求項１】
電源の正極側と負極側との間に接続される第１上下アームと、
前記電源の正極側と負極側との間に、前記第１上下アームに対して並列に且つ前記第１上下アームよりも前記電源に近い位置で接続される第２上下アームとを含み、
前記第２上下アームを形成するスイッチング素子は、前記第１上下アームを形成するスイッチング素子よりもスイッチング速度が速い、インバータ。
【請求項２】
前記電源の正極側と負極側との間に、前記第２上下アームに対して並列に且つ前記第２上下アームよりも前記電源に近い位置で接続される第３上下アームを更に含み、
前記第３上下アームを形成するスイッチング素子は、前記第２上下アームを形成するスイッチング素子よりもスイッチング速度が速い、請求項１に記載のインバータ。
【請求項３】
前記第１上下アームを形成するスイッチング素子に駆動信号を印加する第１駆動ラインと、
前記第２上下アームを形成するスイッチング素子に駆動信号を印加する第２駆動ラインと、
前記第３上下アームを形成するスイッチング素子に駆動信号を印加する第３駆動ラインとを含み、
前記第２駆動ラインにおける電気抵抗は、前記第１駆動ラインにおける電気抵抗よりも小さく、前記第３駆動ラインにおける電気抵抗は、前記第２駆動ラインにおける電気抵抗よりも小さい、請求項２に記載のインバータ。
【請求項４】
前記第１上下アームを形成するスイッチング素子、前記第２上下アームを形成するスイッチング素子、及び、前記第３上下アームを形成するスイッチング素子の順に冷やされる方向で冷媒が流れる冷媒流路を備える、請求項２又は３に記載のインバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、インバータに関する。
【背景技術】
【０００２】
直流電源に接続する上アームと下アームの直列接続された２つのスイッチング素子を備え、ゲート信号を２つのスイッチング素子へ供給するゲート制御回路において、２つのスイッチング素子のスイッチング速度が変更可能に構成される電力変換装置が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開2014‐011817号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、インバータは、複数（例えば３相の場合は３組）の上下アームを含み、各上下アームにおいては、各スイッチング素子のスイッチング動作に起因してサージ電圧が発生する。この際、サージ電圧の大きさは、配線インダクタンスの大きさに比例する。配線インダクタンスは、上下アーム毎に異なるので、サージ電圧も上下アーム毎に異なる。各上下アームにおいて、スイッチング素子のスイッチング速度は、サージ電圧が耐圧を超えないように設定される。この際、各上下アームの各スイッチング素子が全て同一のスイッチング速度に設定される場合には、ある上下アームにおいては、サージ電圧に対して余裕があるにも拘らずスイッチング速度が低く設定されることになる。かかる構成は、スイッチング損失及び発熱の観点からは好ましくない。
【０００５】
本開示は、スイッチング損失及び発熱量を効率的に低減できるインバータの提供を目的とする。
【課題を解決するための手段】
【０００６】
本開示の一局面によれば、電源（２）の正極側と負極側との間に接続される第１上下アーム（４１）と、
前記電源（２）の正極側と負極側との間に、前記第１上下アーム（４１）に対して並列に且つ前記第１上下アーム（４１）よりも前記電源（２）に近い位置で接続される第２上下アーム（４２）とを含み、
前記第２上下アーム（４２）を形成するスイッチング素子（Ｑ３，Ｑ４）は、前記第１上下アーム（４１）を形成するスイッチング素子（Ｑ１，Ｑ２）よりもスイッチング速度が速い、インバータ（４）が提供される。
【発明の効果】
【０００７】
本開示によれば、スイッチング損失及び発熱量を効率的に低減できるインバータが得られる。
【図面の簡単な説明】
【０００８】
【図１】インバータ４を含む電気回路１の一例を示す図である。
【図２】インバータ４の構成の一例を示す回路図である。
【図３】インバータ４の冷媒流路の一例を模式的に示す図である。
【図４】インバータ４の各相の特性等を示す表図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照しながら各実施例について詳細に説明する。
【００１０】
図１は、インバータ４を含む電気回路１の一例を示す図である。電気回路１は、例えばモータ駆動用である。
【００１１】
電気回路１は、電源２と、インバータ４と、平滑コンデンサＣ１とを含む。インバータ４には、モータ（図示せず）が接続される。モータは、ハイブリッド車又は電気自動車で使用される走行用モータであってよい。
【００１２】
平滑コンデンサＣ１は、電源２の正極側とＰ端子１３を繋げる正極側ラインと、電源２の負極側とＮ端子１４を繋げる負極側ラインとの間に接続される。尚、平滑コンデンサＣ１と電源２との間には、ＤＣ−ＤＣコンバータが設けられてもよい。
【００１３】
図２は、インバータ４の構成の一例を示す回路図である。
【００１４】
インバータ４は、第１上下アーム４１と、第２上下アーム４２と、第３上下アーム４３と、各駆動ライン７１乃至７６とを含む。第１上下アーム４１は、電源２の正極側と負極側との間、即ち、Ｐ端子１３とＮ端子１４との間に接続される。第２上下アーム４２は、Ｐ端子１３とＮ端子１４との間に、第１上下アーム４１に対して並列に接続される。第３上下アーム４３は、Ｐ端子１３とＮ端子１４との間に、第１上下アーム４１及び第２上下アーム４２に対して並列に接続される。
【００１５】
尚、図２に示す例では、第１上下アーム４１は、Ｕ相を形成し、第２上下アーム４２は、Ｖ相を形成し、第３上下アーム４３は、Ｗ相を形成し、以下、これを前提として説明を続ける。但し、第１上下アーム４１等に対応する相は任意である。
【００１６】
第１上下アーム４１は、スイッチング素子Ｑ１、Ｑ２と、フリーホイールダイオード（ＦＷＤ：Free  Wheeling  Diode）Ｄ１，Ｄ２とを含む。スイッチング素子Ｑ１、Ｑ２は、それぞれ、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）である。但し、スイッチング素子Ｑ１、Ｑ２は、ＩＧＢＴに代えて、ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field‐Effect  Transistor)のような他のスイッチング素子であってもよい。スイッチング素子Ｑ１は、フリーホイールダイオードＤ１に並列に接続され、Ｕ相の上アームを形成する。スイッチング素子Ｑ２は、フリーホイールダイオードＤ２に並列に接続され、Ｕ相の下アームを形成する。
【００１７】
第２上下アーム４２は、スイッチング素子Ｑ３、Ｑ４と、フリーホイールダイオードＤ３，Ｄ４とを含む。スイッチング素子Ｑ３、Ｑ４は、それぞれ、ＩＧＢＴであるが、他のスイッチング素子であってもよい。スイッチング素子Ｑ３は、フリーホイールダイオードＤ３に並列に接続され、Ｖ相の上アームを形成する。スイッチング素子Ｑ４は、フリーホイールダイオードＤ４に並列に接続され、Ｖ相の下アームを形成する。
【００１８】
第３上下アーム４３は、スイッチング素子Ｑ５、Ｑ６と、フリーホイールダイオードＤ５，Ｄ６とを含む。スイッチング素子Ｑ５、Ｑ６は、それぞれ、ＩＧＢＴであるが、他のスイッチング素子であってもよい。スイッチング素子Ｑ５は、フリーホイールダイオードＤ５に並列に接続され、Ｗ相の上アームを形成する。スイッチング素子Ｑ６は、フリーホイールダイオードＤ６に並列に接続され、Ｗ相の下アームを形成する。
【００１９】
図２に示す例では、第２上下アーム４２は、第１上下アーム４１よりも電源２に近い位置で、電源２の正極側と負極側との間に接続される。また、第３上下アーム４３は、第２上下アーム４２よりも電源２に近い位置で、電源２の正極側と負極側との間に接続される。従って、図２に示す例では、Ｕ相に係る配線インダクタンスＬｕは、Ｖ相に係る配線インダクタンスＬｖよりも大きく、Ｖ相に係る配線インダクタンスＬｖは、Ｗ相に係る配線インダクタンスＬｗよりも大きい。即ち、Ｌｕ＞Ｌｖ＞Ｌｗである（図４参照）。
【００２０】
スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６の各スイッチング動作は、図示しない制御装置により制御される。即ち、制御装置は、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６に、それぞれ駆動ライン７１乃至７６を介してゲート信号（駆動信号）を印加して、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６の各スイッチング動作を制御する。尚、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６の制御方法は任意である。
【００２１】
駆動ライン７１乃至７６は、それぞれ、抵抗Ｒ１乃至Ｒ６を含む。抵抗Ｒ１乃至Ｒ６は、駆動ライン７１乃至７６に含まれる実効的な抵抗を全体として表してもよいし、抵抗素子の抵抗を表してもよい。駆動ライン７３及び７４（第２駆動ラインの一例）における各抵抗Ｒ３、Ｒ４は、駆動ライン７１及び７２（第１駆動ラインの一例）における各抵抗Ｒ１、Ｒ２よりも小さく、駆動ライン７５及び７６（第３駆動ラインの一例）における各抵抗Ｒ５、Ｒ６は、駆動ライン７３及び７４（第２駆動ラインの一例）における各抵抗Ｒ３、Ｒ４よりも小さい。Ｒ５，Ｒ６＜Ｒ３，Ｒ４＜Ｒ１，Ｒ２である。尚、抵抗Ｒ１、Ｒ２は、同一であってよく、抵抗Ｒ３、Ｒ４は、同一であってよく、抵抗Ｒ５、Ｒ６は、同一であってよい。
【００２２】
図３は、インバータ４の冷媒流路の一例を模式的に示す図であり、（Ａ）は、基板の上面視であり、（Ｂ）は、断面視である。
【００２３】
図３に示す例では、第１上下アーム４１、第２上下アーム４２及び第３上下アーム４３は、同一の基板８０上に配置される。基板８０は、フィン８２を下面に備える金属板（ヒートシンク）であってよい。第１上下アーム４１のスイッチング素子Ｑ１及びフリーホイールダイオードＤ１、及び、スイッチング素子Ｑ２及びフリーホイールダイオードＤ２は、それぞれ組となって、対応するヒートスプレッダ９０上に実装される。第２上下アーム４２及び第３上下アーム４３についても同様である。ヒートスプレッダ９０は、例えば絶縁シートを介して基板８０上に設けられる。
【００２４】
インバータ４は、図３（Ｂ）に示すように、冷媒流路６０を備える。冷媒流路６０は、基板８０のフィン８２側に形成される。冷媒流路６０には、任意の冷媒（本例ではＬＬＣ：Long  Life  Coolant）が流れる。冷媒の流れ方向は、図３（Ｂ）にて矢印Ｒで示すように、第１上下アーム４１、第２上下アーム４２、及び、第３上下アーム４３の順に冷やされる方向である。これにより、第１上下アーム４１のスイッチング素子Ｑ１、Ｑ２及びフリーホイールダイオードＤ１、Ｄ２が最初に冷やされ、次いで第２上下アーム４２のスイッチング素子Ｑ３、Ｑ４及びフリーホイールダイオードＤ３、Ｄ４が冷やされ、最後に第３上下アーム４３のスイッチング素子Ｑ５、Ｑ６及びフリーホイールダイオードＤ５、Ｄ６が冷やされる。
【００２５】
尚、図３に示す例では、第１上下アーム４１のスイッチング素子Ｑ１及びフリーホイールダイオードＤ１、及び、スイッチング素子Ｑ２及びフリーホイールダイオードＤ２は、Ｘ方向で同一の位置に配置されているが、Ｘ方向でオフセットを有する態様で配置されてもよい。第２上下アーム４２及び第３上下アーム４３についても同様である。基板８０上における各スイッチング素子Ｑ１乃至Ｑ６の配置方法は、第１上下アーム４１のスイッチング素子Ｑ１、Ｑ２が最初に冷やされ、次いで第２上下アーム４２のスイッチング素子Ｑ３、Ｑ４が冷やされ、最後に第３上下アーム４３のスイッチング素子Ｑ５、Ｑ６が冷やされる態様であれば任意である。また、第１上下アーム４１、第２上下アーム４２、及び、第３上下アーム４３は、それぞれ、別々のモジュールとして形成されていてもよい。
【００２６】
図４は、インバータ４の各相の特性等を示す表図である。
【００２７】
配線インダクタンスは、上述のように、配線の長さが長いほど大きいので、Ｕ相に係る配線インダクタンスＬｕと、Ｖ相に係る配線インダクタンスＬｖと、Ｗ相に係る配線インダクタンスＬｗとの関係は、Ｌｕ＞Ｌｖ＞Ｌｗである。
【００２８】
スイッチング速度は、駆動ライン７１乃至７６の抵抗Ｒ１乃至Ｒ６が小さいほど速くなる。上述のように、Ｒ５，Ｒ６＜Ｒ３，Ｒ４＜Ｒ１，Ｒ２であるので、Ｕ相に係るスイッチング速度Ｖｕと、Ｖ相に係るスイッチング速度Ｖｖと、Ｗ相に係るスイッチング速度Ｖｗとの関係は、Ｖｗ＞Ｖｖ＞Ｖｕである。
【００２９】
サージ電圧は、配線インダクタンスと電流変化率（ｄＩ／ｄｔ）の積に比例し、電流変化率は、スイッチング速度が速くなるほど大きくなる。Ｕ相は、配線インダクタンスＬｕが他の相よりも大きいが、スイッチング速度Ｖｕが他の相よりも小さい。逆に、Ｗ相は、配線インダクタンスＬｗが他の相よりも小さいが、スイッチング速度Ｖｗが他の相よりも大きい。Ｖ相は、配線インダクタンスＬｖ及びスイッチング速度Ｖｖは共に中間である。従って、サージ電圧は、各相において略同一となる。換言すると、各相のスイッチング速度は、好ましくは、各相の配線インダクタンスの相違を吸収してサージ電圧が同一となるように調整される。例えば、各相のスイッチング速度は、サージ電圧がスイッチング素子Ｑ１乃至Ｑ６の耐圧（共通）に対して同一のマージンを有するように設定される。
【００３０】
発熱量は、スイッチング損失に比例し、スイッチング損失は、スイッチング速度が小さいほど大きくなる。従って、Ｕ相に係る発熱量Ｑｕと、Ｖ相に係る発熱量Ｑｖと、Ｗ相に係る発熱量Ｑｗとの関係は、Ｑｕ＞Ｑｖ＞Ｑｗである。
【００３１】
冷媒の温度（ＬＬＣ水温）は、冷媒流路６０の上流側の方が低いので（第１上下アーム４１等から熱を奪いながら流れるため）、Ｕ相を冷却する際のＬＬＣ水温Ｔｗｕと、Ｖ相を冷却する際のＬＬＣ水温Ｔｗｖと、Ｗ相を冷却する際のＬＬＣ水温Ｔｗｗとの関係は、Ｔｗｗ＞Ｔｗｖ＞Ｔｗｕである。
【００３２】
チップ温度は、発熱量と冷媒の温度との関係する。Ｕ相は、発熱量Ｑｕが他の相よりも大きいが、冷却に供されるＬＬＣ水温Ｔｗｕが他の相よりも低い。逆に、Ｗ相は、発熱量Ｑｕが他の相よりも小さいが、冷却に供されるＬＬＣ水温Ｔｗｗが他の相よりも高い。Ｖ相は、発熱量Ｑｖ及びＬＬＣ水温Ｔｗｖは共に中間である。従って、チップ温度は、各相において略同一となる。換言すると、冷媒の流れ方向は、各相の発熱量の相違を吸収してチップ温度が同一となるように決定される（図３参照）。
【００３３】
このように本実施例によれば、Ｕ相に係るスイッチング速度Ｖｕと、Ｖ相に係るスイッチング速度Ｖｖと、Ｗ相に係るスイッチング速度Ｖｗとの関係が、Ｖｗ＞Ｖｖ＞Ｖｕであるので、Ｖｕ＝Ｖｖ＝Ｖｕとする構成に比べて、Ｖ相に係るスイッチング速度Ｖｖ及びＷ相に係るスイッチング速度Ｖｗが速くなる。これにより、Ｖ相に係る発熱量Ｑｖ及びＷ相に係る発熱量Ｑｗを低減できる。よって、インバータ４全体としてのスイッチング損失（発熱量）を効率的に低減できる。
【００３４】
また、本実施例によれば、Ｕ相に係るスイッチング速度Ｖｕと、Ｖ相に係るスイッチング速度Ｖｖと、Ｗ相に係るスイッチング速度Ｖｗとの関係が、Ｖｗ＞Ｖｖ＞Ｖｕであるので、Ｕ相に係るスイッチング速度Ｖｕ、Ｖ相に係るスイッチング速度Ｖｖ、及び、Ｗ相に係るスイッチング速度Ｖｗを、サージ電圧が各スイッチング素子Ｑ１〜Ｑ６の耐圧（共通）に対して同一のマージンを有するように設定することができる。これにより、スイッチング素子Ｑ１乃至Ｑ６の耐圧性能を上げることなくインバータ４全体としてのスイッチング損失（発熱量）を効率的に低減できる。
【００３５】
また、本実施例によれば、第１上下アーム４１、第２上下アーム４２及び第３上下アーム４３における発熱量の相違に応じて、発熱量の高い上下アーム４１から順に、冷却能力の高い新鮮な冷媒を供給できるので、第１上下アーム４１、第２上下アーム４２及び第３上下アーム４３における各スイッチング素子Ｑ１〜Ｑ６の温度の均一化を図ることができる。
【００３６】
以上、各実施例について詳述したが、特定の実施例に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。また、前述した実施例の構成要素を全部又は複数を組み合わせることも可能である。
【００３７】
例えば、上述した実施例では、３相モータを駆動するためのインバータ４を例示しているが、単相や３相よりも多い相のモータを駆動するためのインバータにも適用可能である。例えば、単相の場合は、インバータ４において、第１上下アーム４１、第２上下アーム４２及び第３上下アーム４３のうちの、任意の１つの上下アームを省略した構成となる。
【００３８】
また、上述した実施例では、Ｕ相に係るスイッチング速度Ｖｕと、Ｖ相に係るスイッチング速度Ｖｖと、Ｗ相に係るスイッチング速度Ｖｗとの関係が、Ｖｗ＞Ｖｖ＞Ｖｕであるが、これに限られない。例えば、Ｕ相に係るスイッチング速度Ｖｕと、Ｖ相に係るスイッチング速度Ｖｖと、Ｗ相に係るスイッチング速度Ｖｗとの関係が、Ｖｗ＝Ｖｖ＞ＶｕやＶｗ＞Ｖｖ＝Ｖｕである場合でも、上述の効果を少なくとも部分的に得ることができる。
【００３９】
また、上述した実施例では、駆動ライン７１乃至７６の抵抗Ｒ１乃至Ｒ６を異ならせることで、各相に係るスイッチング速度を異ならせているが、各相に係るスイッチング速度は、他の方法で異ならせてもよい。例えば、ゲート信号の電圧が高いほどスイッチング速度が速くなることを利用して、各相に係るスイッチング速度は、ゲート信号の電圧値を異ならせることで、異ならせてもよい。
【００４０】
なお、以上の実施例に関し、さらに以下を開示する。
【００４１】
（１）
電源２の正極側と負極側との間に接続される第１上下アーム４１と、
前記電源２の正極側と負極側との間に、前記第１上下アーム４１に対して並列に且つ前記第１上下アーム４１よりも前記電源２に近い位置で接続される第２上下アーム４２とを含み、
前記第２上下アーム４２を形成するスイッチング素子Ｑ３，Ｑ４は、前記第１上下アーム４１を形成するスイッチング素子Ｑ１，Ｑ２よりもスイッチング速度が速い、インバータ４。
【００４２】
（１）に記載の構成によれば、第２上下アーム４２は、第１上下アーム４１よりも電源２に近い位置で接続されるので、第２上下アーム４２に係る配線インダクタンスは、第１上下アーム４１よりも小さい。このため、第２上下アーム４２を形成するスイッチング素子Ｑ３，Ｑ４のスイッチング速度を、第１上下アーム４１を形成するスイッチング素子Ｑ１，Ｑ２のスイッチング速度より速くしても、サージ電力を耐圧以下に抑えることが容易である。この結果、第２上下アーム４２を形成するスイッチング素子Ｑ３，Ｑ４のスイッチング損失が低減するので、第２上下アーム４２の発熱量を低減でき、インバータ４全体としての発熱量を低減できる。
【００４３】
（２）
前記電源２の正極側と負極側との間に、前記第２上下アーム４２に対して並列に且つ前記第２上下アーム４２よりも前記電源２に近い位置で接続される第３上下アーム４３を更に含み、
前記第３上下アーム４３を形成するスイッチング素子Ｑ５，Ｑ６は、前記第２上下アーム４２を形成するスイッチング素子Ｑ３，Ｑ４よりもスイッチング速度が速い、（１）に記載のインバータ４。
【００４４】
（２）に記載の構成によれば、第３上下アーム４３は、第２上下アーム４２よりも電源２に近い位置で接続されるので、第３上下アーム４３に係る配線インダクタンスは、第２上下アーム４２よりも小さい。このため、第３上下アーム４３を形成するスイッチング素子Ｑ５，Ｑ６のスイッチング速度を、第２上下アーム４２を形成するスイッチング素子Ｑ３，Ｑ４のスイッチング速度より速くしても、サージ電力を耐圧以下に抑えることが容易である。この結果、第３上下アーム４３を形成するスイッチング素子Ｑ５，Ｑ６のスイッチング損失が低減するので、第３上下アーム４３の発熱量を低減でき、インバータ４全体としての発熱量を更に低減できる。
【００４５】
（３）
前記第１上下アーム４１を形成するスイッチング素子Ｑ１，Ｑ２に駆動信号を印加する第１駆動ライン（７１，７２）と、
前記第２上下アーム４２を形成するスイッチング素子Ｑ３，Ｑ４に駆動信号を印加する第２駆動ライン（７３，７４）と、
前記第３上下アーム４３を形成するスイッチング素子Ｑ５，Ｑ６に駆動信号を印加する第３駆動ライン（７５，７６）とを含み、
前記第２駆動ライン（７３，７４）における電気抵抗Ｒ３、Ｒ４は、前記第１駆動ライン（７１，７２）における電気抵抗Ｒ１、Ｒ２よりも小さく、前記第３駆動ライン（７５，７６）における電気抵抗Ｒ５、Ｒ６は、前記第２駆動ライン（７３，７４）における電気抵抗Ｒ３、Ｒ４よりも小さい、（２）に記載のインバータ４。
【００４６】
（３）に記載の構成によれば、各スイッチング素子Ｑ１〜Ｑ６のスイッチング速度を容易に異ならせることができる。
【００４７】
（４）
前記第１上下アーム４１を形成するスイッチング素子Ｑ１，Ｑ２、前記第２上下アーム４２を形成するスイッチング素子Ｑ３，Ｑ４、及び、前記第３上下アーム４３を形成するスイッチング素子Ｑ５，Ｑ６の順に冷やされる方向で冷媒が流れる冷媒流路６０を備える、（２）又は（３）に記載のインバータ４。
【００４８】
（４）に記載の構成によれば、第１上下アーム４１、第２上下アーム４２及び第３上下アーム４３における発熱量の相違に応じて、発熱量の高い上下アームから順に、冷却能力の高い新鮮な冷媒を供給できるので、第１上下アーム４１、第２上下アーム４２及び第３上下アーム４３における各スイッチング素子Ｑ１〜Ｑ６の温度の均一化を図ることができる。
【符号の説明】
【００４９】
１    電気回路
２    電源
４    インバータ
４１    第１上下アーム
４２    第２上下アーム
４３    第３上下アーム
６０    冷媒流路
７１乃至７６    駆動ライン
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６    スイッチング素子
【図１】
2017200248.tif 000003
【図２】
2017200248.tif 000004
【図３】
2017200248.tif 000005
【図４】
2017200248.tif 000006