(57)【要約】【課題】本発明は、弊害なくｎつながりを抑制できる半導体素子の製造方法と、その方法で製造された半導体素子を提供することを目的とする。【解決手段】基板の上方に、ｐ型層と、該ｐ型層の上方の活性層と、該活性層の上方のｎ型層と、を有するメサ部を形成するメサ部形成工程と、該メサ部の左右に、ｐ型電流ブロック層と、該ｐ型電流ブロック層の上方のｎ型電流ブロック層と、該ｎ型電流ブロック層の上方のｉ型又はｐ型の電流ブロック層と、を有する電流狭窄部を形成する電流狭窄部形成工程と、該ｉ型又はｐ型の電流ブロック層と、該ｎ型電流ブロック層の上側の部分と、該ｎ型層の左右の部分にｐ型不純物を気相拡散又は固相拡散させて、該ｎ型電流ブロック層の上側の部分と、該ｎ型層の左右の部分を、ｐ型半導体とするｐ型化工程と、を備える。【選択図】図１
2017224763.tif 000002
【特許請求の範囲】
【請求項１】
基板の上方に、ｐ型層と、前記ｐ型層の上方の活性層と、前記活性層の上方のｎ型層と、を有するメサ部を形成するメサ部形成工程と、
前記メサ部の左右に、ｐ型電流ブロック層と、前記ｐ型電流ブロック層の上方のｎ型電流ブロック層と、前記ｎ型電流ブロック層の上方のｉ型又はｐ型の電流ブロック層と、を有する電流狭窄部を形成する電流狭窄部形成工程と、
前記ｉ型又はｐ型の電流ブロック層と、前記ｎ型電流ブロック層の上側の部分と、前記ｎ型層の左右の部分にｐ型不純物を気相拡散又は固相拡散させて、前記ｎ型電流ブロック層の上側の部分と、前記ｎ型層の左右の部分を、ｐ型半導体とするｐ型化工程と、を備えたことを特徴とする半導体素子の製造方法。
【請求項２】
前記基板はＩｎＰであり、
前記ｐ型層はＺｎがドープされたＩｎＰであり、
前記ｎ型層はＳがドープされたＩｎＰであり、
前記ｐ型電流ブロック層はＺｎがドープされたＩｎＰであり、
前記ｎ型電流ブロック層はＳがドープされたＩｎＰであり、
前記ｐ型不純物はＺｎであることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記ｐ型化工程では、前記ｐ型不純物の拡散源となる膜を電流狭窄部の上に形成し、前記ｐ型不純物を固相拡散させることを特徴とする請求項１又は２に記載の半導体素子の製造方法。
【請求項４】
基板と、
前記基板の上方に形成されたｐ型層と、前記ｐ型層の上方に形成された活性層と、前記活性層の上方に形成されたｎ型層と、を有するメサ部と、
前記メサ部の左右にｐ型電流ブロック層とｎ型電流ブロック層とを有する電流狭窄部と、を備え、
前記ｎ型層は前記活性層よりも幅が小さいことを特徴とする半導体素子。
【請求項５】
前記ｎ型層の幅は前記活性層の幅より１００ｎｍ以上小さいことを特徴とする請求項４に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば光通信などに用いられる半導体素子の製造方法と、その製造方法で製造された半導体素子に関する。
【背景技術】
【０００２】
通信系レーザはサイリスタ構造の電流狭窄層を備える。この電流狭窄層はＢＨ構造と呼ばれたり、電流ブロック層と呼ばれたりすることがある。電流狭窄層を形成したことによってｎ型クラッド層と電流狭窄層のｎ型領域がつながらないようにすべきである。ｎ型クラッド層と電流狭窄層のｎ型領域がつながることを、「ｎつながり」という。ｎつながりを抑制するために、電流狭窄層中の不純物濃度を最適化したり、成長中にエッチング性ガスを導入して電流狭窄層の形状を制御したりすることがある。
【０００３】
特許文献１には、ｐ型の電流ブロック層中の高濃度不純物をｎ型の電流ブロック層に拡散させることによって、ｎ型の電流ブロック層のメサ部近傍の一部領域をｐ型に反転させる技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６３−２０２９８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電流狭窄層の成長中のエッチングが不十分である場合、又はメサ部若しくは選択成長マスク近傍にて結晶の異常成長が生じた場合、「ｎつながり」が発生することがある。電流狭窄層の形成中にエッチング性ガスを導入する場合、エッチング性ガスの導入量がばらついたり、エッチングが困難な部分が生じたりすると、ｎつながりを確実に解消できない。また、電流ブロック層のｐ型不純物濃度を高くする場合、ｐ型不純物が活性層に拡散して素子特性を悪化させたり、ｐ型不純物がｎ型電流ブロック層に拡散して電流リークの抑制効果を損なったりする。弊害なくｎつながりを抑制する方法は見出されていなかった。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、弊害なくｎつながりを抑制できる半導体素子の製造方法と、その方法で製造された半導体素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願の発明に係る半導体素子の製造方法は、基板の上方に、ｐ型層と、該ｐ型層の上方の活性層と、該活性層の上方のｎ型層と、を有するメサ部を形成するメサ部形成工程と、該メサ部の左右に、ｐ型電流ブロック層と、該ｐ型電流ブロック層の上方のｎ型電流ブロック層と、該ｎ型電流ブロック層の上方のｉ型又はｐ型の電流ブロック層と、を有する電流狭窄部を形成する電流狭窄部形成工程と、該ｉ型又はｐ型の電流ブロック層と、該ｎ型電流ブロック層の上側の部分と、該ｎ型層の左右の部分にｐ型不純物を気相拡散又は固相拡散させて、該ｎ型電流ブロック層の上側の部分と、該ｎ型クラッド層の左右の部分を、ｐ型半導体とするｐ型化工程と、を備えたことを特徴とする。
【０００８】
本願の発明に係る半導体素子は、基板と、該基板の上方に形成されたｐ型層と、該ｐ型層の上方に形成された活性層と、該活性層の上方に形成されたｎ型層と、を有するメサ部と、該メサ部の左右にｐ型電流ブロック層とｎ型電流ブロック層とを有する電流狭窄部と、を備え、該ｎ型層は該活性層よりも幅が小さいことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ｐ型不純物を気相拡散又は固相拡散させてｎつながりを解消するので、弊害なくｎつながりを抑制できる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態に係る半導体素子の断面図である。
【図２】基板の上に複数の層を形成したことを示す図である。
【図３】メサ部を形成したことを示す図である。
【図４】電流狭窄部を形成したことを示す図である。
【図５】ｎつながりを解消したことを示す図である。
【図６】コンタクト層を形成したことを示す図である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態に係る半導体素子の製造方法と半導体素子について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１２】
実施の形態．
図１は、実施の形態に係る半導体素子の断面図である。この半導体素子は、Ｚｎがドープされたｐ型ＩｎＰを材料とする基板１の上に、メサ部と、メサ部を埋め込む電流狭窄部とを形成した半導体レーザ素子である。メサ部は、基板１の上方に形成されたｐ型層２と、ｐ型層２の上方に形成された活性層３と、活性層３の上方に形成されたｎ型層４と、を有する。メサ部は、リッジ導波路を提供する。
【００１３】
ｐ型層２は例えばｐ型クラッド層であるが、バッファ層又は光ガイド層などを備えても良い。ｎ型層４は例えばｎ型クラッド層であるが、バッファ層又は光ガイド層などを備えても良い。ｎ型層４は活性層３よりも幅が小さい。ｎ型層４の幅は活性層３の幅より例えば１００ｎｍ以上小さい。
【００１４】
電流狭窄部は、メサ部の左右にｐ型電流ブロック層６とｎ型電流ブロック層５とを有する。ｐ型電流ブロック層６はメサ部に接するが、ｎ型電流ブロック層５はメサ部に接しない。ｎ型電流ブロック層５とメサ部の間にはｐ型電流ブロック層６がある。メサ部と電流狭窄部の上にはコンタクト層７が形成されている。
【００１５】
図２−６を参照して、本発明の実施の形態に係る半導体素子の製造方法を説明する。半導体素子を構成する各半導体層は有機金属気相成長法又は分子線エピタキシャル成長法などを用いて形成することができる。
【００１６】
１．メサ部形成工程  
まず、図２に示す構造を作成する。すなわち、基板１の上に、有機金属気相成長法を用いｐ型層２Ａ、活性層３Ａ及びｎ型層４Ａを順次形成する。ｐ型層２Ａは、例えば、成長温度５５０〜７００℃で、厚みが０．５〜２．０μｍとなり、キャリア濃度が０．０５〜２．５Ｅ１８ｃｍ−３になるように形成する。ｐ型層２Ａは例えば、Ｚｎがドープされたｐ型ＩｎＰクラッド層である。
【００１７】
活性層３Ａは、例えば厚み０．０５〜０．２μｍのＩｎＧａＡｓＰである。ｎ型層４Ａは、例えば、Ｓがドープされた厚みが０．５〜２μｍのｎ型ＩｎＰクラッド層である。ｎ型層４Ａのキャリア濃度は例えば０．０５〜５．０Ｅ１８ｃｍ−３とする。
【００１８】
次いで、エッチングにより図３に示すメサ部を形成する。メサ部を形成するとき、まずは、スパッタ装置を用いてｎ型層４Ａの上にＳｉＯ２マスク１０を形成する。そして、ＩＣＰ装置によるエッチングで、基板１が露出する程度までエッチングし、高さ１．５〜４．０μｍのメサ部を形成する。メサ部は、基板１の上方に、ｐ型層２と、ｐ型層２の上方の活性層３と、活性層３の上方のｎ型層４Ｂとを有する。メサ部を形成する工程をメサ部形成工程という。
【００１９】
２．電流狭窄部形成工程
次いで、図４に示す電流狭窄部を形成する。この工程では、メサ部の左右に、有機金属気相成長法により、ｐ型電流ブロック層６Ａと、ｐ型電流ブロック層６Ａの上方のｎ型電流ブロック層５Ａと、ｎ型電流ブロック層５Ａの上方のｉ型の電流ブロック層６Ｂと、を有する電流狭窄部を形成する。成長温度は例えば５５０〜７００℃程度である。なおｉ型とはアンドープということである。
【００２０】
ｐ型電流ブロック層６Ａは、例えば、厚さが０．１〜０．５μｍであり、キャリア濃度を０．５〜２．０Ｅ１８ｃｍ−３に設定した、Ｚｎがドープされたｐ型ＩｎＰ層である。ｎ型電流ブロック層５Ａは、例えば、厚さが０．５〜２．０μｍで、キャリア濃度を５．０〜１０．０Ｅ１８ｃｍ−３に設定した、Ｓがドープされたｎ型ＩｎＰ層である。ｉ型の電流ブロック層６Ｂは、例えば厚さ０．５〜２．０μｍのｉ−ＩｎＰ層である。このように、電流狭窄部を形成する工程を電流狭窄部形成工程という。なお、ｉ型の電流ブロック層６Ｂの代わりに、ｐ型のドーパントをドーピングした層を形成しても良い。
【００２１】
電流狭窄部形成工程の直後においては、図４に示されるように、ｎ型電流ブロック層５Ａが薄い延長部５ａを含んでいる。この延長部５ａはメサ部の近くに形成される不必要な部分である。この延長部５ａにより、ｎ型電流ブロック層５Ａとｎ型層４Ｂがつながっている。このような現象を「ｎつながり」という。
【００２２】
３．ｐ型化工程
次いで、有機金属気相成長装置にて例えばＺｎなどのｐ型不純物を気相拡散させ、ｉ型の電流ブロック層６Ｂと、ｎ型電流ブロック層５Ａの上側の部分と、ｎ型層４Ｂの左右の部分を、ｐ型半導体とする。より具体的に言えば、ｉ型の電流ブロック層６Ｂと、ｎ型電流ブロック層５Ａの上側の部分と、ｎ型層４Ｂの左右の部分にｐ型不純物を気相拡散させて、少なくともｎ型電流ブロック層５Ａの上側の部分と、ｎ型層４Ｂの左右の部分を、ｐ型半導体とする。この工程をｐ型化工程という。図５には、ｐ型化工程後の半導体素子の断面図が示されている。ｎ型電流ブロック層５Ａの上側の部分は、ｐ型化され、ｐ型化された部分は図５では破線で示されている。ｎ型層４Ｂの左右の部分はｐ型化され、ｐ型化された部分は図５では破線で示されている。ｐ型化工程により、図４の延長部５ａはｐ型化し「ｎつながり」は解消する。また、ｎ型層４Ｂの左右がｐ型化された結果、ｎ型層４の幅は活性層３の幅より小さくなる。
【００２３】
ｐ型化工程では、気相拡散に代えて、固相拡散でｐ型不純物を拡散させてもよい。固相拡散の場合、ｐ型不純物の拡散源となる膜を電流狭窄部の上に形成し、ｐ型不純物を固相拡散させる。拡散源となる膜は、例えばＺｎＯなどの酸化膜である。
【００２４】
４．コンタクト層形成工程
次いで、ＳｉＯ２マスク１０を除去し、有機金属気相成長法を用いコンタクト層を形成する。図６には、メサ部と電流狭窄部の上に形成されたコンタクト層７が示されている。コンタクト層７は、例えば、成長温度５５０〜７００℃で、キャリアであるＳの濃度が１．０〜１５．０Ｅ１８ｃｍ−３となるように形成した、Ｓドープｎ型ＩｎＰ層である。コンタクト層７の厚さは例えば１．０〜３．０μｍである。
【００２５】
上述した各工程を実施することで、図１に示す半導体素子が完成する。本発明の実施の形態に係る半導体素子の製造方法によれば、「ｎつながり」を抑制するために、ｐ型化工程で、図４の延長部５ａをｐ型化させる。これによりｎつながりを解消することができる。
【００２６】
ところで、図４の構造を形成した段階又はｎ型電流ブロック層５Ａを形成した段階で、ｎつながりを解消するために、ＨＣｌなどのエッチングガスを導入し延長部５ａを除去することも考えられる。しかし、エッチング性ガスの導入量のばらつき及びメサ加工時の表面荒れによりエッチングが困難な成長面が現れることにより、ｎつながりを解消できないことがある。また、エッチング性ガスによりＳｉＯ２マスク１０がダメージを受けると、電流狭窄層の成長異常などの問題があった。
【００２７】
また、図４のｐ型電流ブロック層６Ａ又はｉ型の電流ブロック層６Ｂに、ｎ型電流ブロック層５Ａの不純物濃度より十分高いｐ型不純物をドープしておくことも考えられる。この場合、ｐ型電流ブロック層６Ａ又はｉ型の電流ブロック層６Ｂのｐ型不純物が、ｎ型電流ブロック層５Ａに拡散することで延長部５ａの解消が期待できる。しかし、この場合、後続のコンタクト層形成工程において印加される熱により、ｐ型電流ブロック層６Ａ又はｉ型の電流ブロック層６Ｂのｐ型不純物が活性層３に拡散してレーザ発光効率を低下させるおそれがある。また、ｐ型電流ブロック層６Ａ又はｉ型の電流ブロック層６Ｂのｐ型不純物濃度を、ｎ型電流ブロック層５Ａの不純物濃度より十分高くすると、ｎ型電流ブロック層５Ａのｎ型キャリアが補償されて、電流狭窄部における電流リーク抑制効果が損なわれてしまう。
【００２８】
これに対し、本発明の実施の形態に係る半導体素子の製造方法では、ｐ型不純物の気相拡散又は固相拡散によりｎつながりを解消するので、エッチングガスで延長部５ａを除去する場合に生じる弊害はない。また、ｐ型電流ブロック層６Ａ又はｉ型の電流ブロック層６Ｂのｐ型不純物濃度を、ｎ型電流ブロック層５Ａの不純物濃度より十分高くする必要もないので、レーザ発光効率の低下及び電流リーク抑制効果の毀損はない。
【００２９】
このように本発明の実施の形態に係る半導体素子の製造方法によれば、弊害なくｎつながりを抑制することができる。さらに、ｐ型化工程では、ｎ型層４Ｂの左右の部分をｐ型化させるので、電流狭窄効果を向上する効果を得ることができる。
【００３０】
本発明の実施の形態に係る半導体素子の製造方法は、その特徴を失わない範囲で様々な変形をなし得る。例えば、ＳｉＯ２膜の形成には熱ＣＶＤなどの酸化膜形成装置を用いてもよいし、メサ部の形成にＲＩＥ装置でのドライエッチング又は薬液によるウェットエッチングを用いることも可能である。ｐ型化工程におけるＺｎの不純物拡散には熱拡散炉を用いてもよいし固相拡散を用いることも可能である。  
【符号の説明】
【００３１】
１  基板、  ２  ｐ型層、  ３  活性層、  ４  ｎ型層、  ５  ｎ型電流ブロック層、  ６  ｐ型電流ブロック層
【図１】
2017224763.tif 000003
【図２】
2017224763.tif 000004
【図３】
2017224763.tif 000005
【図４】
2017224763.tif 000006
【図５】
2017224763.tif 000007
【図６】
2017224763.tif 000008
【手続補正書】
【提出日】平成29年8月2日(2017.8.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本願の発明に係る半導体素子の製造方法は、基板の上方に、ｐ型層と、該ｐ型層の上方の活性層と、該活性層の上方のｎ型層と、を有するメサ部を形成するメサ部形成工程と、該メサ部の左右に、ｐ型電流ブロック層と、該ｐ型電流ブロック層の上方のｎ型電流ブロック層と、該ｎ型電流ブロック層の上方のｉ型又はｐ型の電流ブロック層と、を有する電流狭窄部を形成する電流狭窄部形成工程と、該ｉ型又はｐ型の電流ブロック層と、該ｎ型電流ブロック層の上側の部分と、該ｎ型層の左右の部分にｐ型不純物を気相拡散又は固相拡散させて、該ｎ型電流ブロック層の上側の部分と、該ｎ型層の左右の部分を、ｐ型半導体とするｐ型化工程と、を備えたことを特徴とする。