(57)【要約】【課題】  設計通りの時間差で電源部間の起動、停止を行うことができる給電システム、給電方法を提供する。【解決手段】  本発明は、所定の時間差で起動または停止する複数の電源部と、前記電源部の起動順序または停止順序を制御する命令信号を出力する中央処理部と、前記中央処理部からバスを介して前記命令信号を受け、対応する前記電源部の起動及び停止を制御する複数の制御部と、を有し、前記所定の時間差に対して、前記中央処理部が前記命令信号を送出してから前記制御部を経由して前記各電源部が起動又は停止を始めるまでの遅延時間を補正して前記命令信号を送出することを特徴とする給電システムである。【選択図】  図１
2017135879.tif 000002
【特許請求の範囲】
【請求項１】
所定の時間差で起動または停止する複数の電源部と、
前記電源部の起動順序または停止順序を制御する命令信号を出力する中央処理部と、
前記中央処理部からバスを介して前記命令信号を受け、対応する前記電源部の起動及び停止を制御する複数の制御部と、を有し、
前記所定の時間差に対して、前記中央処理部が前記命令信号を送出してから前記制御部を経由して前記各電源部が起動又は停止を始めるまでの遅延時間を補正して前記命令信号を送出することを特徴とする給電システム。
【請求項２】
前記遅延時間は、前記制御部が前記中央処理部から電源起動要求信号を受け、前記電源部へ起動または停止を指示する信号を送出するのにかかる第１の遅延時間、及び、前記電源部が前記制御部からの起動または停止の指示を受けてから起動または停止が開始するまでの第２の遅延時間の合計遅延時間である請求項１に記載の給電システム。
【請求項３】
先に起動又は停止を行う制御部の第１の合計遅延時間が、前記制御部より後に起動または停止を行う制御部の第２の合計遅延時間以上である場合は、前記第１、第２の合計遅延時間の差の絶対値を前記所定の時間差に加えた時間間隔で、前記中央処理部から前記命令信号を送出し、
前記第１の合計遅延時間が前記第２の合計遅延時間より小さい場合は、前記第１、第２の合計遅延時間の差の絶対値を前記所定の時間差から差し引いた時間間隔で、前記中央処理部から前記命令信号を送出する、
ことによって前記補正を行う請求項２に記載の給電システム。
【請求項４】
前記複数の電源部のうち、同時に起動または停止させる電源部がある場合、
前記補正は、同時に起動または停止させる電源部については、前記中央処理部は合計遅延時間が長い制御部に対して、制御部間の合計遅延時間の差だけ早く前記命令信号を送出することによって行う請求項２または３に記載の給電システム。
【請求項５】
前記第１の遅延時間及び前記第２の遅延時間を、予め各制御部と電源部について測定して前記合計遅延時間を前記中央処理部のメモリに記憶し、前記中央処理部は記憶した合計遅延時間を参照して前記補正を行う、請求項２から４のいずれか一項に記載の給電システム。
【請求項６】
負荷デバイスと前記中央処理部がバスを介して接続され、前記負荷デバイスから前記中央処理部に対して電圧設定要求信号を送出し、前記中央処理部は前記電圧設定要求信号に応じて前記負荷デバイスに電源を供給する電源部の出力電圧値を設定する請求項１から５のいずれか一項に記載の給電システム。
【請求項７】
前記複数の電源部はデジタルインタフェースを具備しない請求項１から６のいずれか一項に記載の給電システム。
【請求項８】
複数の電源部の投入及び停止を制御する中央処理装置であって、
前記電源部の投入順序制御、停止順序制御を制御する命令信号を出力する命令送信順序制御部と、
前記電源部を制御する制御装置に初期化信号を送出してから初期化応答信号を受信するまでの第１の遅延時間をカウントするカウンタ部と、
前記第１の遅延時間及び前記制御装置が対応する前記電源部に起動または停止の指示を受けてから起動または停止が開始するまでの第２の遅延時間を合計した合計遅延時間を記憶するメモリ部と、
を有することを特徴とする中央処理装置。
【請求項９】
電源部の起動及び停止を制御する制御装置であって、
前記電源部の起動または停止を指示する起動／停止信号を前記電源部に送出する制御部と、
中央処理装置からの前記電源部の起動順序または停止順序を制御する命令信号に従って、対応する前記電源部に前記起動／停止信号を送出してから前記電源部が起動または停止を開始するまでの第２の遅延時間をカウントするカウンタ部と、
前記第２の遅延時間を記憶するメモリ部、
を有することを特徴とする制御装置。
【請求項１０】
所定の時間差で起動または停止する複数の電源部と、
前記電源部の起動順序または停止順序を制御する命令信号を出力する中央処理部と、
前記中央処理部からバスを介して前記命令信号を受け、対応する前記電源部の起動及び停止を制御する複数の制御部と、を有する給電方法であって、
前記所定の時間差に対して、前記中央処理部が前記命令信号を送出してから前記制御部を経由して前記各電源部が起動又は停止を始めるまでの遅延時間を補正して前記命令信号を送出することを特徴とする給電方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、給電システム、方法、中央処理装置、制御装置に関し、特に回路基板への給電に用いる給電システム、方法、中央処理装置、制御装置に関する。
【背景技術】
【０００２】
回路基板上にはIC(Integrated Circuit)、LSI（Large Scale Integration）等のデバイスが搭載され、それらのデバイスに給電する必要がある。近年のデバイスは製造プロセスの微細化により、必要となる電源電圧は低電圧している。しかし、デバイスは他のデバイスとのインタフェース部を持ち、この部分は低電圧化出来ず既存の高い電圧を残す必要がある。そのため結果として多電源化することになる。多電源化に伴い電源起動シーケンスが複雑化、および、デバイスの動作時にも動作モードに応じた動的な電圧値設定が必要となるものが多くなってきており、これらのデバイス要求を実現する回路基板への給電システムが求められている。
【０００３】
回路基板内に複数の電源がある場合にそれらの電源に給電する関連のシステムを、図１１を参照して説明する。この回路基板内給電システムは、回路基板上に、電源部1，電源部2，電源部3、制御部10，制御部20，制御部30及びバス100を備えている。電源部1，2，3はいずれもデジタルインタフェースを具備しない電源である。電源部1，2，3はそれぞれ、出力のon/offを制御する制御信号が制御部10,20,30から入力される端子であるon/off端子P11,・・・,P1N，on/off端子P21,・・・,P2N，on/off端子P31,・・・,P3N、及び、出力電圧を設定する制御信号が制御部から入力されるtrim端子T11，・・・T1N、trim端子T21,・・・T2N，trim端子T31,・・・T3Nを備えている。また電源部1，2，3はそれぞれ、入力電圧が印加されるVin1端子，Vin2端子，Vin3端子、及び、出力電圧を取り出す出力端子Vout11,・・・,Vout1N，Vout21・・・，Vout2N,Vout31,・・・,Vout3Nを具えている。電源部1，2，3は一種類の電圧を出力するものだけでなく、複数種類の電圧を出力するものであり、そのためon/off端子、trim端子が複数ある。
【０００４】
制御部10のon/off端子C11，・・・C1N、trim端子R11，・・・R1N、モニタ端子Vmon11,・・・,Vmon1Nはそれぞれ、電源部1のon/off端子P11,・・・,P1N、trim端子T11，・・・T1N、出力端子Vout11,・・・,Vout1Nに接続される。制御部10のon/off端子から電源部1のon/off端子に、電源出力のon/offを制御する制御信号を出力する。また制御部10のtrim端子から電源部1のtrim端子に、出力電圧値の調整を指示する制御信号を出力する。また制御部10は電源部1の出力端子Vout11,・・・,Vout1Nの出力電圧をそれぞれモニタ端子Vmon11,・・・,Vmon1Nでモニタする。
【０００５】
制御部20のon/off端子C21，・・・C2N，trim端子R21，・・・R2N、モニタ端子Vmon21,・・・,Vmon2Nはそれぞれ、電源部2のon/off端子P21,・・・,P2N、trim端子T21，・・・T2N、出力端子Vout21,・・・,Vout2Nに接続される。制御部20と電源部2のon/off端子同士とtrim端子同士の関係は、制御部20と電源部2の場合と同じである。また制御部20は電源部2の出力端子Vout21,・・・,Vout2Nの出力電圧をそれぞれモニタ端子Vmon21,・・・,Vmon2Nでモニタする。
【０００６】
制御部30のon/off端子C31，・・・C3N，trim端子R31，・・・R3N、Vmon3端子はそれぞれ、電源部3のon/off端子P31,・・・,P3N、trim端子T31，・・・T3N、Vout3端子に接続される。制御部30と電源部3のon/off端子同士とtrim端子同士の関係は、制御部10と電源部1,2の場合と同じである。また制御部30は電源部2の出力端子Vout31,・・・,Vout3Nの出力電圧をそれぞれモニタ端子Vmon31,・・・, Vmon3Nでモニタする。
【０００７】
さらに制御部10,20,30はそれぞれ、バス100を介して中央処理部40との通信を行うバスインタフェース部であるbus1，2，3端子を具備し、bus1，2，3端子はそれぞれ、バス100を介し中央処理部40と接続される。
【０００８】
制御部10,20,30はそれぞれ電源部1，2，3からの出力電圧値をA/D（Analog‐to‐Digital）変換し、この出力電圧値に基づく制御用信号をD/A（Digital‐to‐Analog）変換してそれぞれ電源部1，2，3に送信する。
【０００９】
中央処理部40は命令送信順序制御部、メモリ部、バスインタフェース部を備える。命令送信順序制御部は制御部10,20,30に対し命令を送る順序を制御する。メモリ部に記憶した電源の投入順序と電圧制御用のデータを用いて、バスインタフェース部からバス100経由で制御部10,20,30に命令信号を送信する。制御部10,20,30はメモリ部とメモリ制御部を備える。メモリ部は電源部からの出力電圧値を記憶し、メモリ制御部はメモリ部の記憶内容の変更を行う。中央処理部40からの命令を受けた制御部10,20,30はそれぞれ電源部1,2,3に対して起動または停止と出力電圧値を指示する。
【００１０】
このシステムは、制御部と中央処理部の間が共通の信号線であるバスによって接続されているが、複数の制御部と中央処理部の間の距離が同じである保証はない。そのため中央処理部から遠い制御部と近い制御部との間でデータ転送の時間に差が生じる。このことは、負荷デバイスが要求する電源投入シーケンスに従って複数の電源をonさせる場合に、影響が生じる可能性がある。複数の制御部と中央処理部が同時にデータ転送を行おうとすると、データの衝突が発生する可能性があり、データの再送が必要となる可能性がある。このことは、複数の電源からの出力電圧監視のデータ転送が遅れたり、場合によっては廃棄されたりすることにも繋がる。
【００１１】
図１１で述べた回路基板内給電システムは、電源の投入順序制御、出力電圧監視は可能であるが、小型にすることができなかった。
【００１２】
また特許文献１には、次のような給電システムが開示されている。電源部と制御部の組みが複数備わり、中央処理部は複数の制御部に対して所定のシーケンスに従ってそれぞれ対応する電源部の電源投入を指示する信号を出力し、又は、所定のシーケンスに従ってそれぞれ対応する電源部の電源停止を指示する信号を出力し、複数の制御部は電源投入または電源停止を指示する信号に従って電源の投入または停止を行う。また３つの電源部をシーケンスに従って起動する場合の例が記載されている。
【００１３】
同文献（００６３）〜（００６５）段落には次のような記述がある。同文献図７に示す電源起動シーケンスは、一番初めに電源部１０１が起動し、電源部１０１が起動し始めてからｔ１−２時間後に電源部１０２が起動し、電源部１０２が起動し始めてからｔ２−３時間後に電源部１２０が起動する。そのために中央処理部１０５は、図７に示すように電源部１０１を起動させる電源起動要求信号をｂｕｓ端子に出力してからｔ１−２時間後に、電源部１０２を起動させる電源起動要求信号をｂｕｓ端子に出力する。電源部１０２と接続されている制御部１０４は、中央処理部１０５から電源起動要求信号を受け取ると、電源部１０２に対しｏｎ／ｏｆｆ信号を送出する。
【００１４】
次いで、中央処理部１０５は電源部１０２を起動させる電源起動要求信号をｂｕｓ端子に出力してからｔ２−３時間後に、電源部１２０を起動させる電源起動要求信号をｂｕｓ端子に出力する。電源部１２０と接続されている制御部１２１は、中央処理部１０５から電源起動要求信号を受け取ると、電源部１２０に対しｏｎ／ｏｆｆ信号を送出する。
【００１５】
また停止シーケンスについても同文献（００７２）、（００７４）〜（００７５）段落に、次のような記述がある。同文献図８に示す電源停止シーケンスは、一番初めに電源部１０１が停止し、電源部１０１が停止し始めてからｔ１−２時間後に電源部１０２が停止し、電源部１０２が停止し始めてからｔ２−３時間後に電源部１２０が停止する。そのために中央処理部１０５は、図８に示すように電源部１０１を停止させる電源起動要求信号をｂｕｓ端子に出力してからｔ１−２時間後に電源部１０２を停止させる電源停止要求信号をｂｕｓ端子に出力する。電源部１０２と接続されている制御部１０４は中央処理部１０５から電源停止要求信号を受け取ると、電源部１０２に対しｏｎ／ｏｆｆ信号を送出する。
【００１６】
次に、中央処理部１０５は、電源部１０２を停止させる電源停止要求信号をｂｕｓ端子に出力してからｔ２−３時間後に、電源部１２０を停止させる電源停止要求信号をｂｕｓ端子に出力する。電源部１２０と接続されている制御部１２１は中央処理部１０５から電源停止要求信号を受け取ると、電源部１２０に対しｏｎ／ｏｆｆ信号を送出する。
【００１７】
また特許文献２は電源の出力順序を制御する電源制御装置であり、負荷回路に対する電源の投入順序を制御する場合に、共通のパルス信号を各ＤＣＤＣコンバータに入力し、各ＤＣＤＣコンバータがパルス信号に含まれるパルス数を基にして、電源を出力するタイミングを調整することで、電源の投入順序を制御している。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２０１２−２３５６７８号公報
【特許文献２】特開号２０１０−１７０３４１公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
特許文献１では、電源部１０１に出力する電源起動要求信号と電源部１０２に出力する電源起動要求信号を時間差ｔ１−２を設けてｂｕｓ端子に出力すれば、電源部１０１と１０２の起動開始の時間差もｔ１−２になるとしている。また電源部１０２に出力する電源起動要求信号と電源部１２０に出力する電源起動要求信号を時間差ｔ２−３を設けてｂｕｓ端子に出力すれば、電源部１０２と１２０起動開始の時間差もｔ２−３になるとしている。また電源部１０１に出力する電源停止要求信号と電源部１０２に出力する電源停止要求信号を時間差ｔ１−２を設けてｂｕｓ端子に出力すれば、電源部１０１と１０２の停止開始の時間差もｔ１−２になるとしている。また電源部１０２に出力する電源停止要求信号と電源部１２０に出力する電源停止要求信号を時間差ｔ２−３を設けてｂｕｓ端子に出力すれば、電源部１０２と１２０停止開始の時間差もｔ２−３になるとしている。
【００２０】
つまり特許文献１では、中央処理部と電源部の間で生じる遅延は、複数の電源部の間で全て同じとみなされている。制御部と中央処理部の間は共通の信号線であるバスによって接続されているが、図９で述べた例と同じく、複数の制御部と中央処理部の間の距離が同じである保証はない。そのため実際には、中央処理部から遠いつまりデータ伝搬時間が長い制御部と近いつまりデータ伝搬時間が短い制御部との間で、データ転送の時間に差が生じ、その結果電源起動、停止の設計上の時間差ｔ１−２、ｔ１−３を保てなくなる。
【００２１】
停止シーケンスも同様で、中央処理部が電源停止要求信号を制御部に送出してから電源部が停止を始めるまでにかかる時間として、中央処理部からバスを経由して電源停止要求信号が制御部へ転送されるのにかかる時間についてだけ述べられている。
【００２２】
以上説明した複数の制御部と中央処理部の間の距離の違いによるデータ転送時間の差だけではない。電源部が制御部から起動または停止信号を受け取ってから起動開始または停止開始するまでの遅延時間も無視できない。制御部から電源部にon/off信号が入力されてから、Voutが出力し始めるまでには、一定の遅延時間ｔdがある。図５に、電源部のon/off信号入力と、Vout電圧出力との関係の波形を示す。制御部から電源部にon/off信号が入力されてから、Voutが出力し始めるまでには、一定の遅延時間ｔdがあるが、この遅延時間は電源毎に異なった値であることが一般的である。そのため制御部から電源部へon/off信号を送出する際、この遅延時間ｔdの差も考慮に入れる必要がある。しかし特許文献１では電源部毎の遅延時間ｔdの差についても考慮していない。その結果設計上の時間差ｔ１−２とｔ１−３を保てなくなる。
【００２３】
以上述べたように、特許文献１は、複数の制御部と中央処理部の間の距離の違いによるデータ転送時間の差及び電源部が制御部から起動または停止信号を受け取ってから起動開始または停止開始するまでの電源部毎の遅延時間の差を考慮していない。その結果設計上の時間差ｔ１−２とｔ１−３を保てなくなる。
【００２４】
また特許文献２の図１では、DC-DCコンバータはシフトレジスタ部、シフト数設定部、すなわちデジタルインタフェースを具備している。
【００２５】
本発明の目的は、設計通りの時間差で電源部間の起動、停止を行うことができる給電システム、給電方法、それらに用いる中央処理装置、制御装置を提供することにある。
【課題を解決するための手段】
【００２６】
本発明は、所定の時間差で起動または停止する複数の電源部と、前記電源部の起動順序または停止順序を制御する命令信号を出力する中央処理部と、前記中央処理部からバスを介して前記命令信号を受け、対応する前記電源部の起動及び停止を制御する複数の制御部と、を有し、前記所定の時間差に対して、前記中央処理部が前記命令信号を送出してから前記制御部を経由して前記各電源部が起動又は停止を始めるまでの遅延時間を補正して前記命令信号を送出することを特徴とする給電システムである。
【００２７】
また本発明は、所定の時間差で起動または停止する複数の電源部と、
前記電源部の起動順序または停止順序を制御する命令信号を出力する中央処理部と、
前記中央処理部からバスを介して前記命令信号を受け、対応する前記電源部の起動及び停止を制御する複数の制御部と、を有する回路基板の給電方法であって、
前記所定の時間差に対して、前記中央処理部が前記命令信号を送出してから前記制御部を経由して前記各電源部が起動又は停止を始めるまでの遅延時間を補正して前記命令信号を送出することを特徴とする給電方法である。
【発明の効果】
【００２８】
本発明によれば、設計通りの時間差で電源部間の起動、停止を行うことが可能になる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１の実施形態の給電システムのブロック図である。
【図２】本発明の第２の実施形態の回路基板内給電システムのブロック図である。
【図３】本発明の第２の実施形態の制御部10の構成を示すブロック図である。
【図４】本発明の第２の実施形態の中央処理部40の構成を示すブロック図である。
【図５】本発明の第２の実施形態の電源部1,2,3の間の電源起動シーケンスを示す図である。
【図６】本発明の第２の実施形態の電源部のon/off信号入力と、Vout電圧出力との関係の波形を示す図である。
【図７】中央処理部40から制御部10,20,30に対する電源起動要求信号の送出、及び、制御部10,20,30から対応する電源部1,2,3へのon/off信号の送出の流れを説明するためのフローチャートである。
【図８】本発明の第２の実施形態の電源部1,2,3の間の電源停止シーケンスを示す図である。
【図９】本発明の第３の実施形態の電源部1,2,3の間の電源起動シーケンスを示す図ある。
【図１０】本発明の他の実施形態の回路基板内給電システムのブロック図である。
【図１１】回路基板内に複数の電源がある場合にそれらの電源に給電する関連のシステム示すブロック図である。
【発明を実施するための形態】
【００３０】
（第１の実施形態）
図１を用いて本発明の第１の実施形態を説明する。
【００３１】
複数の電源部1,2,3は所定の時間差で起動または停止する。つまり起動シーケンスを持つ。電源部1,2,3はそれぞれ入力端子Vin1,Vin2,Vin3、出力端子Vout1,Vout2,Vout3を持つ。電源部1,2,3はそれぞれ制御部10,20,30の制御に従って電源電圧を出力する。また中央処理部40は電源部1,2,3の起動シーケンスを制御する命令信号を出力する。制御部10,20,30はそれぞれ電源部1,2,3が制御対象である。制御部10,20,30は中央処理部40からバス100を介して命令信号を受け、電源部の起動及び停止を制御する。また制御部10,20,30は、それぞれ電源部1,2,3の起動及び停止を指示するon/off1端子、on/off2端子、on/off3端子を備えている。また制御部10,20,30は、それぞれ電源部1,2,3の出力を監視するモニタ端子Vmon1,Vmon2,Vmon3を備えている。
【００３２】
制御部10,20,30は中央処理部40からの距離が異なり、中央処理部40が送出した起動、停止の命令信号の転送時間に差がある。また電源部1,2,3は制御部10,20,30から起動の指示を受けてから実際に起動を開始するまでの遅延時間が互いに異なる。そのため所定の時間差を付けて起動したい場合、中央処理部40から各電源部にその所定の時間差を付けて命令信号を送出しても、命令信号送出から電源部が起動開始する時間差は所定の時間差にはならない。
【００３３】
本実施形態では、中央処理部40が前記命令信号を送出してから各制御部を経由して各電源部が起動又は停止を始めるまでの遅延時間を補正して命令信号を送出する。このように補正すれば、所定の時間差で電源部間の起動を行うことができる。
【００３４】
以上主に起動について述べたが停止についても同様である。
（第２の実施形態）
図２〜図６を用いて本発明の第２の実施形態を説明する。
（構成の説明）
図２に、本実施形態の回路基板内への給電システムのブロック図を示す。この回路基板内給電システムは、中央処理部40、制御部10，制御部20，制御部30、電源部1、電源部2、電源部3及びバス100を備えている。本実施形態では、中央処理部40、制御部10〜30、電源部1〜3はそれぞれ別々の部品(LSI等)であって、それらの部品が一つのプリント基板上に搭載されている。電源部1〜3は直流電源であり、出力には負荷デバイスが接続されるが図示していない。またバス100は具体的にはプリント基板上またはプリント基板内を走る配線である。
【００３５】
電源部1，2，3はいずれもデジタルインタフェースを具備しない電源である。電源部1，2，3はそれぞれ、出力のon/offを制御する制御信号が制御部10,20,30から入力される端子であるon/off端子P11,・・・,P1N、on/off端子P21,・・・,P2N、on/off端子P31,・・・,P3N、及び、出力電圧を設定する制御信号が制御部から入力されるtrim端子T11，・・・T1N、trim端子T21,・・・T2N，trim端子T31,・・・T3Nを備えている。また電源部1，2，3はそれぞれ、入力電圧が印加されるVin1端子，Vin2端子，Vin3端子、及び、出力電圧を取り出す出力端子Vout11,・・・,Vout1N，Vout21・・・，Vout2N,Vout31,・・・,Vout3Nを具えている。電源部1，2，3は一種類の電圧を出力するものだけでなく、複数種類の電圧を出力するものであり、そのためon/off端子、trim端子が複数ある。またVin1端子，Vin2端子，Vin3端子に印加される入力電圧は全て同じ場合と互いに異なる場合の両方を想定している。
【００３６】
制御部10のon/off端子C11，・・・C1N、trim端子R11，・・・R1N、モニタ端子Vmon11,・・・,Vmon1Nはそれぞれ、電源部1のon/off端子P11,・・・,P1N、trim端子T11，・・・T1N、出力端子Vout11,・・・,Vout1Nに接続される。制御部10のon/off端子から電源部1のon/off端子に、電源出力のon/offを制御する制御信号を出力する。また制御部10のtrim端子から電源部1のtrim端子に、出力電圧値の調整を指示する制御信号を出力する。また制御部10は電源部1の出力端子Vout11,・・・,Vout1Nの出力電圧をそれぞれモニタ端子Vmon11,・・・,Vmon1Nでモニタする。
【００３７】
制御部20のon/off端子C21，・・・C2N，trim端子R21，・・・R2N、モニタ端子Vmon21,・・・,Vmon2Nはそれぞれ、電源部2のon/off端子P21,・・・,P2N、trim端子T21，・・・T2N、出力端子Vout21,・・・,Vout2Nに接続される。制御部20と電源部2のon/off端子同士とtrim端子同士の関係は、制御部20と電源部2の場合と同じである。また制御部20は電源部2の出力端子Vout21,・・・,Vout2Nの出力電圧をそれぞれモニタ端子Vmon21,・・・,Vmon2Nでモニタする。
【００３８】
制御部30のon/off端子C31，・・・C3N，trim端子R31，・・・R3N、Vmon3端子はそれぞれ、電源部3のon/off端子P31,・・・,P3N、trim端子T31，・・・T3N、Vout3端子に接続される。制御部30と電源部3のon/off端子同士とtrim端子同士の関係は、制御部10と電源部1,2の場合と同じである。また制御部30は電源部2の出力端子Vout31,・・・,Vout3Nの出力電圧をそれぞれモニタ端子Vmon31,・・・, Vmon3Nでモニタする。
【００３９】
さらに制御部10,20,30はそれぞれ、バス100を介して中央処理部40との通信を行うバスインタフェース部であるbus1，2，3端子を具備し、bus1，2，3端子はそれぞれ、バス100を介し中央処理部40と接続される。
【００４０】
なお電源部、および制御部は図２ではそれぞれ3個記載しているが、2個以下でも、あるいは4個以上でも構わない。また電源部自体は既知のものであり、市販品として購入できるものである。
【００４１】
図３は制御部10の構成を示すブロック図である。制御部10はカウンタ部101、メモリ部102、命令送信順序制御部103、バスインタフェース部104、複数のD/A変換部105、106、A/D変換部107、出力電圧制御部108を備える。電源部1に対し出力のon/off制御を行うon/offC11，・・・，on/offC1N端子、出力電圧の制御を行うtrimT11，・・・，trimT1N端子、出力電圧をモニタするVmon11，・・・，Vmon1N端子、中央処理部40との通信を行うバスインタフェース部104であるbus1端子を具備する。D/A変換部105はon/offC11，・・・，on/offC1N端子に接続され、制御部10から電源部1に送出するon/off信号のデジタル／アナログ変換を行う。また出力電圧制御部108は電圧を設定・変更するためのtrim信号を生成するものである。D/A変換部106はtrimT11，・・・，trimT1N端子に接続され、出力電圧制御部108で生成した、出力電圧の設定と変更のためのtrim信号をD/A変換する。制御部10から電源部1に送出するtrim信号のデジタル／アナログ変換を行う。A/D変換部107はVmon1，・・・，VmonN端子に接続され、電源部1から制御部10に送出されるVmon11,・・・,VmonN信号のアナログ／デジタル変換を行う。メモリ部102では、Vmon11,・・・,VmonN端子から取り込んだ出力電圧値の保存や、trim信号の出力に用いる、trimT111，・・・，trimT1N端子に接続する外付け抵抗の値と出力電圧の値の対応関係のテーブルを保持する。また、メモリ部102はon/off信号の入力からVout出力までの遅延時間のテーブルを保持する。メモリ制御部103では、各電源部の出力電圧と、trim信号の関係を示すテーブルの変更を行う。各電源部のtrim端子には外付け抵抗は接続せずに、外付け抵抗の抵抗値（実際には電源部のtrim端子に与える電位）と各電源部の出力電圧設定値との対応関係を保持しておく。例えば、各電源部の出力電圧設定値として５Ｖ、１０Ｖ、１２Ｖ、…、とし、各出力電圧設定値と各電源部のtrim端子に与える電位（trim信号の値）との関係を保持しておく。例えば、電源部1を出力電圧５Ｖの電源として使用する場合には、電源部1のtrim端子に出力電圧が５Ｖとなるように電圧が調整されたtrim信号を出力することで電源部1の出力電圧値を５Ｖに調整する。
【００４２】
またカウンタ部101では、中央処理部40からの開始信号をもとに単位時間毎にカウントアップを行う。カウントアップは、その回路基板で使っているクロックの一周期分を単位時間として行う。なお制御部20,30の構成は制御部1と同様であるので省略する。
【００４３】
図４は中央処理部40の構成を示すブロック図である。中央処理部40はカウンタ部401、メモリ部402、バスインタフェース部403、命令送信順序制御部404を具備する。カウンタ部401では、中央処理部（命令送信順序制御部）から送出する初期化信号をトリガとして単位時間毎にカウントアップを行う。初期化信号は制御部10,20,30内のカウンタ部を初期化する信号である。バスインタフェース部403はbusC端子を備え、busC端子を介しバス100を経由して制御部10,20,30との通信を行う。命令送信順序制御部404では、複数の制御部10,20,30に対し命令を送る順序を制御する。メモリ部402には中央処理部40と制御部10,20,30間の転送時間に関するテーブルを格納する。
【００４４】
図２において、中央処理部40はバス100を介し任意の制御部に対し電源on/offや出力電圧調整の命令を送出する。制御部10,20,30は、中央処理部からの電源on/offや出力電圧調整の命令を受け取ると、制御部と一対一に接続されている電源部に対し、電源on/offや出力電圧変換の信号を送出する。また、制御部10,20,30は、電源部出力の電圧値を監視し、監視したアナログ量の電圧値をデジタル量に変換し、監視した出力電圧値を記憶するメモリ部に書き込む。制御部は中央処理部からの命令に応じ、監視した出力電圧値をバスを介し中央処理部に送出する。
(動作の説明)
次に、図２に示す回路基板内給電システムの動作を説明する。図２において、まず中央処理部40、および制御部10,20,30に電源が投入され、中央処理部40、制御部1,2,3が動作を開始する。中央処理部40と制御部10,20,30は、電源1,2,3が起動する前に全て起動済である。
[電源部の起動]
＜起動シーケンスが不要な場合＞
起動シーケンスが不要な場合の電源部1,2,3の起動時は、中央処理部40から全ての制御部10,20,30に対し、on/off信号（起動の場合はonを指示する信号）、trim信号を送出する。起動シーケンスが不要なので３つの制御部10,20,30に順不同で送出してよい。中央処理部40からon/off信号、trim信号を受信した制御部10,20,30は、それぞれ電源部1,2,3に対しon/off信号を送り、また制御部内にあるD/A変換部に対してtrim信号を送る。電源部はon/off信号を受け取ると、Voutから電圧を出力する。D/A変換部はtrim信号を受け取ると、入力電圧をtrim信号のデジタル電圧値に対応したアナログ電圧に変換し、電源部のtrim端子に対して出力する。
＜起動シーケンスが必要な場合＞
起動シーケンスが必要な場合の電源部の起動方法につき、以下に説明する。
【００４５】
中央処理部が電源起動要求信号を複数の制御部に送出してから電源部が起動を始めるまでにかかる時間は以下のA+B+Cになる。
A：複数の制御部と中央処理部の間の距離の違いによるデータ転送時間の差）
B：制御部が中央処理部から電源起動要求信号を受け、電源部へ起動を指示する信号(on/off信号)を送出するのにかかる時間
C：電源部が制御部からon/off信号を受け取ってから起動開始するまでの時間(＝td、各電源部が各制御部から起動または停止信号を受け取ってから起動開始または停止開始するまでの遅延時間の差）
なおBはA,Cに比べて非常に小さく無視出来る値であるため、以下ではA,Cだけを考慮する。
【００４６】
制御部10,20,30とそれに制御を受ける電源部1,2,3の組合せ毎に、予めA+C(これをD：合計遅延時間とする)を測定し、電源部10,20,30における合計遅延時間Dの測定値をそれぞれD1,D2,D3としてテーブルにし、中央処理部40のメモリ部に記憶しておく。中央処理部40はこのテーブルを読んで、例えば電源部1と電源部2で起動開始にt1-2の時間差を付けたかったら、中央処理部40から制御部1への起動要求信号送出から制御部2への起動要求信号送出までの間の時間差をt1-2+(D2-D1)とする。D1≧D2の場合つまり電源部1の方が電源部2よりも合計遅延時間が長い場合、中央処理部40から制御部1への起動要求信号送出から制御部2への起動要求信号送出までの間の時間差は、発生させたい時間差t1-2よりもD2-D1の絶対値の分だけ長くする。つまり電源部2には電源部1より時間差t1-2よりもD2-D1の絶対値の分だけ遅いタイミングで起動要求信号を送出する。
【００４７】
一方D1＜D2の場合つまり電源部1の方が電源部2よりも合計遅延時間が短い場合、中央処理部40から制御部1への起動要求信号送出から制御部2への起動要求信号送出までの間の時間差は、発生させたい時間差t1-2よりもD2-D1の絶対値の分だけ短くする。つまり電源部2には電源部1より時間差t1-2よりもD2-D1の絶対値の分だけ早いタイミングで起動要求信号を送出する。このように調整すれば、電源部1と電源部2で合計遅延時間に差があっても、起動時間差を正しくt1-2にすることができる。
【００４８】
電源部2と電源部3で起動開始にt2-3の時間差を付けたい場合も同様である。つまり中央処理部40から制御部1への起動要求信号送出から制御部2への起動要求信号送出までの間の時間差をt2-3+(D3-D2)とすればよい。
【００４９】
なおここでは起動についてだけ述べたが、停止についても同様である。
【００５０】
実際に稼働する前に、中央処理部40と制御部10,20,30を用いてD1,D2,D3を測定しておく。以下この測定について説明する。
【００５１】
中央処理部40から制御部10,20,30に対し、バスを介して初期化信号を送出する。初期化信号には、送出先の制御部10,20,30の情報つまり３つある制御部を識別する情報（識別番号）を含む。中央処理部40は初期化信号の送出と同タイミングで、中央処理部40内のカウンタ部401を起動する。その回路基板で使っているクロックの一周期分を単位時間とし、カウンタ部401は、その単位時間毎にカウントアップするものとする。中央処理部40のカウンタ部401の起動にも時間はかかるが、その起動時間はバスを通って制御部に伝達されるまでの時間と比較して充分に小さいので無視できる。
【００５２】
中央処理部40からの初期化信号を受信した制御部10,20,30は、中央処理部40に対し初期化応答信号を送出する。中央処理部40は初期化応答信号を受信すると、カウンタ部401の値を読み取り、初期化信号を送出してから初期化応答信号を受信するまでの時間を、制御部10,20,30の識別番号とともにメモリに記憶させる。また制御部から電源部への、on/off信号の送出とともに、制御部は電源部のVout電圧値をモニタし、制御部から電源部へのon/off信号の送出からVoutが立上り始めるまでの遅延時間tdを測定し制御部内のメモリ部に保持し、中央処理部40に送る。中央処理部40は全電源部1,2,3について合計遅延時間を算出し、メモリ部402に記憶させておく。
【００５３】
なお、測定できるのは中央処理部40が制御部10,20,30経由で電源部1,2,3に対してデータを送出しその応答が帰ってくるまでの時間つまり往復時間である。用いるのは片道の時間なので、測定した往復時間の１／２の時間をメモリ部402に記憶させる。１つの制御部について転送時間の測定とメモリへの記憶が終了したら、別の制御部についても同様に行う。制御部の数だけ測定と記憶を繰り返し、中央処理部40から電源部1,2,3までの合計遅延時間に関するテーブルを作成し、メモリ部402に記憶させる。
【００５４】
このようにして測定した合計遅延時間を用いて中央処理部40は電源部1,2,3の起動を行う。以下起動方法について説明する。なお起動シーケンスの情報つまり、どの電源部を一番初めに起動させ、その次に遅延時間をどれだけ確保してからどの電源部を起動させるか、という情報は、あらかじめ中央処理部40の内部に具備する命令送信順序制御部404に格納しておく。
【００５５】
中央処理部40のbusC端子から、バス100上に各制御部10,20,30へ向けて電源起動要求信号を送出する。電源起動要求信号には、電源部の番号、および電源部を起動させるまでの遅延時間に関する情報を含んでいる。
【００５６】
図７は中央処理部40から制御部10,20,30に対する電源起動要求信号の送出、及び、制御部10,20,30から対応する電源部1,2,3へのon/off信号の送出の流れを説明するためのフローチャートである。図７では、図４に示す電源起動シーケンスを実現する場合の動作を以下に示す。図５に示す電源起動シーケンスは、一番初めに電源部1が起動し、電源部1が起動し始めてからt1-2時間後に電源部2が起動し、電源部2が起動し始めてからt2-3時間後に電源部3が起動する、ということを表している。
【００５７】
中央処理部40は電源部1を起動させる電源起動要求信号S511をbus端子に出力する（電源起動要求S510）。電源部1と接続されている制御部10は中央処理部40から電源起動要求信号S511を受け取ると、電源部１に対してその出力端子Vout11,・・・,Vout1Nから電圧を出力するようon/off信号を送出する(S514)。
【００５８】
中央処理部40は制御部10に電源起動要求S510を送出したあと、制御部20に電源起動要求S520を送出する。S510とS520の送出の時間差を次のように設定する。電源部10の合計遅延時間をD1、電源部20の合計遅延時間をD2とする。D1≧D2の場合、中央処理部40は、電源部1を起動させる電源起動要求信号S511をbusC端子に出力してから、t1-2に加えて(D2-D1)の絶対値の分だけ遅いタイミングで、電源部2を起動させる電源起動要求信号S521をbusC端子に出力する（電源起動要求S520）。
【００５９】
D1＜D2の場合、中央処理部40は、電源部1を起動させる電源起動要求信号S511をbusC端子に出力してから、t1-2よりも(D2-D1)の絶対値の分だけ早いタイミングで、電源部2を起動させる電源起動要求信号S521をbusC端子に出力する（電源起動要求S520）。
【００６０】
以上述べたように合計遅延時間を設定すると、中央処理部40が電源部1を起動させる電源起動要求信号S510をbus端子に出力してからt1-2時間後に、電源部2を起動させる電源起動要求信号をbus端子に出力することができる。
【００６１】
電源部2と接続されている制御部20は中央処理部40から電源起動要求信号S521を受け取ると、電源部2に対し、on/off信号S523を送出する。電源部2はon/off信号S523を受け取ると、Vout21から電圧を出力する(S524)。
【００６２】
中央処理部40は制御部20に電源起動要求S520を送出したあと、制御部30に電源起動要求S530を送出する。S520とS530の送出の時間差を次のように設定する。電源部20の合計遅延時間をD2、電源部30の合計遅延時間をD3とする。D2≧D3の場合、中央処理部40は、電源部2を起動させる電源起動要求信号S521をbusC端子に出力してから、t2-3に加えて(D3-D2)の絶対値の分だけ遅いタイミングで、電源部3を起動させる電源起動要求信号S531をbus端子に出力する（電源起動要求S530）。
【００６３】
D2＜D3の場合、中央処理部40は、電源部2を起動させる電源起動要求信号S521をbusC端子に出力してから、t2-3よりも(D3-D2)の絶対値の分だけ早いタイミングで、電源部3を起動させる電源起動要求信号S531をbus端子に出力する（電源起動要求S530）。
【００６４】
このように設定すると中央処理部40が電源部1を起動させる電源起動要求信号S510をbus端子に出力してからt1-2時間後に、電源部2を起動させる電源起動要求信号をbus端子に出力することができる。
【００６５】
電源部3と接続されている制御部30は中央処理部40から電源起動要求信号S531を受け取ると、電源部3に対し、on/off信号S533を送出する。電源部3はon/off信号S533を受け取ると、Vout31から電圧を出力する。
[電源部の出力電圧の監視]
電源部1が起動した後制御部10は、Vmon11，・・・，Vmon1N端子を介して電源部1の出力電圧Vout11,・・・,Vout1Nを監視し、アナログ量である出力電圧値をA/D変換部107でデジタル量に変換し、監視電圧値を格納するメモリ部102に書き込む。
【００６６】
中央処理部40は、命令送信順序制御部404に記憶させたプログラムにより、各制御部10,20,30で変換部の出力電圧を一定周期毎に監視した値を、一定周期毎に収集する役割を持つ。中央処理部40は、bus端子から、バス100上に各制御部へ向けて電圧確認要求信号を送出する。各制御部は中央処理部40から電圧確認要求信号を受け取ると、中央処理部40に対し電圧値を含んだ電圧確認回答信号を送出する。
【００６７】
制御部10は、電源部の出力電圧を一定周期（設定により変更可能）で監視を継続する。負荷が変動すると電源部からの出力電流が変動するため、電源部の出力電圧は監視電圧値より高くなったり低くなったりする。出力電圧制御部108はこのデジタル量に変換された出力電圧とメモリ部102に書き込まれた監視電圧値とを比較する。比較の結果電源部1の出力電圧が監視電圧値よりも低い場合は電源部1のtrimT11端子,・・・, trimT1N端子に対して出力電圧を高くする方向にtrimT11，・・・，trimT1N信号を出力する。電源部はこのtrim信号に従って出力電圧を高くする。一方電源部1の出力電圧が監視電圧値よりも高い場合は、出力電圧を低くする方向にtrim1，・・・，trimN信号を出力する。また、制御部のVmon11，・・・，Vmon1N端子に入力した電源部1の出力電圧はメモリ部102に格納される。
【００６８】
電源部1についてだけ出力電圧の監視を説明したが、電源部2,3についても同様であるので説明は省略する。
[電源部の出力電圧の変更]
制御部１から電源部に出力されるtrimT11，・・・，trimT1N信号は、電源部毎に値が異なる。通常は、trim端子に接続する外付け抵抗の値と、出力電圧の値の対応関係が電源メーカーから公開されている。そのため、この対応関係を制御部内のメモリ部に具備し、変換部の特性が異なる場合は対応関係を更新することにより、異なる電源部に対しtrim1，・・・，trimN信号を出力することを可能にする。電源部の出力電圧を変更した場合の、trim情報の更新方法につき以下に説明する。中央処理部のbus端子から、バス上に各制御部へ向けて電源電圧設定信号を送出する。各制御部は電源電圧設定信号を受け取ると、各制御部に対応した各変換部に対し、trim1，・・・，trimN信号を送出する。各変換部は電源電圧設定信号で設定された電圧値を出力する。
【００６９】
電源部2,3についても電源部1と同様であるので説明は省略する。
[電源部の停止]
次に電源部の停止について説明する。停止シーケンスが不要な場合の電源部の停止時は、中央処理部40から全ての制御部10,20,30に対し、on/off1，・・・，on/offN信号を送出する。中央処理部40から電源部の停止要求信号を受けた制御部は、電源部に対しon/off1，・・・，on/offN信号を送出する。電源部はon/off1，・・・，on/offN信号を受け取ると、出力を停止させる。
【００７０】
次に、複数の電源部1,2,3の間で停止の順序を制御する停止シーケンスを行う場合について説明する。停止シーケンスの情報（どの電源部を一番初めに停止させ、その次にどの電源部を停止させるか、という情報）は、あらかじめ中央処理部の内部に具備する命令送信順序制御部に格納しておく。中央処理部40のbus端子から、バス100上に各制御部へ向けて電源停止要求信号を送出する。電源停止要求信号には、電源部の番号、および電源部を停止させるまでの遅延時間に関する情報が含まれている。例として、図９に示す電源停止シーケンスを実現する場合の動作を以下に示す。図９に示す電源停止シーケンスは、一番初めに電源部1が停止し、電源部1が停止し始めてからt’1-2時間後に電源部2が停止し始め、電源部2が停止し始めてからt’2-3時間後に電源部3が停止し始める、ということを表している。
【００７１】
停止シーケンスでも上述の起動シーケンスの説明で用いた合計遅延時間Dを用いる。中央処理部40は合計遅延時間Dを記憶したテーブルを読んで、例えば電源部1と電源部2で停止開始にt1-2の時間差を付けたかったら、中央処理部40から制御部1への停止動要求信号送出から制御部2への停止要求信号送出までの間の時間差をt1-2+(D2-D1)とする。D1≧D2の場合つまり電源部1の方が電源部2よりも合計遅延時間が長い場合、中央処理部40から制御部1への停止要求信号送出から制御部2への停止要求信号送出までの間の時間差は、発生させたい時間差t1-2よりもD2-D1の絶対値の分だけ長くする。つまり電源部2には電源部1より時間差t1-2よりもD2-D1の絶対値の分だけ遅いタイミングで停止要求信号を送出する。
【００７２】
一方D1＜D2の場合つまり電源部1の方が電源部2よりも合計遅延時間が短い場合、中央処理部40から制御部1への停止要求信号送出から制御部2への停止要求信号送出までの間の時間差は、発生させたい時間差t1-2よりもD2-D1の絶対値の分だけ短くする。つまり電源部2には電源部1より時間差t1-2よりもD2-D1の絶対値の分だけ早いタイミングで停止要求信号を送出する。このように調整すれば、電源部1と電源部2で合計遅延時間に差があっても、停止開始の時間差を正しくt1-2にすることができる。
【００７３】
電源部2と電源部3で停止開始にt2-3の時間差を付けたい場合も同様である。つまり中央処理部40から制御部1への停止要求信号送出から制御部2への停止要求信号送出までの間の時間差をt2-3+(D3-D2)とすればよい。
【００７４】
（効果の説明）
本実施形態によれば、回路基板内の給電システムにおいて、デジタルインタフェースを具備しない電源で、設計通りの時間差で電源部間の起動、停止を行うことができる。しかも中央処理部と各制御部にカウンタ部を持たせるというわずかなハードウェアの追加で済むので、小型に実現することができる。
（第２の実施形態）
第１の実施形態は、各電源部1,2,3が全て異なるタイミングで起動を始める場合の起動方法であるが、複数ある電源部のうち例えば２つの電源部を同時に起動させたい場合がある。以下この場合について述べる。
【００７５】
図８は、３つの電源部1,2,3のうち２つの電源部1,2を同時に起動させたい要求がある場合の電源部1,2,3の電源起動シーケンスを示す。図８に示す電源起動シーケンスは、一番始めに電源部1および2が起動し、電源部1，および2が起動し始めてからt12-3時間後に電源部3が起動する、ということを表している。図８は図５の時間差t1-2が０の場合を意味する。
【００７６】
図５の場合と同じく電源部10の合計遅延時間をD1、電源部20の合計遅延時間をD2とする。D1≧D2の場合は、中央処理部40は、電源部1を起動させる電源起動要求信号S511を、電源部2を起動させる電源起動要求信号S521よりも(D2-D1)の絶対値の分だけ遅いタイミングでbusC端子に出力する（電源起動要求S520）。
【００７７】
一方D1＜D2の場合は、中央処理部40は、電源部1を起動させる電源起動要求信号S511をbusC端子に出力するよりも(D1-D2)の絶対値の分だけ早いタイミングで、電源部2を起動させる電源起動要求信号S521をbusC端子に出力する（電源起動要求S520）。このように設定すると中央処理部40が電源部1を起動させる電源起動要求信号S510をbus端子に出力してからt1-2時間後に、電源部2を起動させる電源起動要求信号をbus端子に出力することができる。電源部1,2と電源部3の間の起動時間差t12-3の設定方法は図５，６の例と同じなので省略する。
（他の実施形態）
図１０は本発明の他の実施形態を示すブロック図である。基本的構成は上記の実施形態と同様であるが、図１０に示す構成では電源部の出力電圧をモニタする箇所についてさらに工夫している。図１０において、A/D変換部901,902,903、D/A変換部911,912,913は、それぞれ、電源部1,2,3の出力電圧をモニタした信号を一旦A/D変換し、さらにD/A変換している。電源部と負荷の間を接続する電源線が長い場合、その電源線と負荷への入力点の電圧をモニタするモニタ線が長くなり、モニタ線に外来ノイズが乗る。そのため負荷の近くでA/D変換してノイズに強いデジタル信号にしてモニタ線内を伝達させ、制御部近くでD/A変換して制御部内のA/D変換部に入力する。この構成により、電源部から離れた場所のモニタを行わなければならないような場合において、モニタ信号に外来ノイズが加わってもデジタル信号なので耐性が高くなる。なおA/D変換器とD/A変換器の電源は電源部と負荷の間を接続する電源線から取るか、図示していない別の電源から取る。
【００７８】
また回路基板上に搭載した負荷デバイスが、その動作モードに応じて動的に電圧値設定を行う場合もある。その場合は、バス100を介して負荷デバイスと中央処理部40を接続し、負荷デバイスから中央処理部40に対して電圧設定要求信号を送出する。中央処理部40はその電圧設定要求信号に応じてその負荷デバイスに電源を供給する電源部の出力電圧値を設定する。
【００７９】
また、図１，２，１０中の矢印の向きは、一例を示すものであり、ブロック間の信号の向きを限定するものではない。
【００８０】
また、中央処理部40、制御部10〜30はいずれも汎用のプロセッサ、FPGA(Field Programmable Gate Array)などであってもよく、回路基板上の他のメモリからそれぞれのプログラムを読み込んで動作させてもよい。
【００８１】
また上記の実施形態では、複数の電源部はいずれもデジタルインタフェースを持っていないが、持っていてもよい。
【００８２】
上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
所定の時間差で起動または停止する複数の電源部と、
前記電源部の起動順序または停止順序を制御する命令信号を出力する中央処理部と、
前記中央処理部からバスを介して前記命令信号を受け、対応する前記電源部の起動及び停止を制御する複数の制御部と、を有し、
前記所定の時間差に対して、前記中央処理部が前記命令信号を送出してから前記制御部を経由して前記各電源部が起動又は停止を始めるまでの遅延時間を補正して前記命令信号を送出することを特徴とする給電システム。
（付記２）
前記遅延時間は、前記制御部が前記中央処理部から電源起動要求信号を受け、前記電源部へ起動または停止を指示する信号を送出するのにかかる第１の遅延時間、及び、前記電源部が前記制御部からの起動または停止の指示を受けてから起動または停止が開始するまでの第２の遅延時間の合計遅延時間である付記１に記載の給電システム。
（付記３）
先に起動又は停止を行う制御部の第１の合計遅延時間が、前記制御部より後に起動または停止を行う制御部の第２の合計遅延時間以上である場合は、前記第１、第２の合計遅延時間の差の絶対値を前記所定の時間差に加えた時間間隔で、前記中央処理部から前記命令信号を送出し、
前記第１の合計遅延時間が前記第２の合計遅延時間より小さい場合は、前記第１、第２の合計遅延時間の差の絶対値を前記所定の時間差から差し引いた時間間隔で、前記中央処理部から前記命令信号を送出する、
ことによって前記補正を行う付記２に記載の給電システム。
（付記４）
前記複数の電源部のうち、同時に起動または停止させる電源部がある場合、
前記補正は、同時に起動または停止させる電源部については、前記中央処理部は合計遅延時間が長い制御部に対して、制御部間の合計遅延時間の差だけ早く前記命令信号を送出することによって行う付記２または３に記載の給電システム。
（付記５）
前記第１の遅延時間及び前記第２の遅延時間を、予め各制御部と電源部について測定して前記合計遅延時間を前記中央処理部のメモリに記憶し、前記中央処理部は記憶した合計遅延時間を参照して前記補正を行う、付記２から４のいずれか一項に記載の給電システム。
（付記６）
負荷デバイスと前記中央処理部がバスを介して接続され、前記負荷デバイスから前記中央処理部に対して電圧設定要求信号を送出し、前記中央処理部は前記電圧設定要求信号に応じて前記負荷デバイスに電源を供給する電源部の出力電圧値を設定する付記１から５のいずれか一項に記載の給電システム。
（付記７）
前記複数の電源部はデジタルインタフェースを具備しない付記１から６のいずれか一項に記載の給電システム。
（付記８）
複数の電源部の投入及び停止を制御する中央処理装置であって、
前記電源部の投入順序制御、停止順序制御を制御する命令信号を出力する命令送信順序制御部と、
前記電源部を制御する制御装置に初期化信号を送出してから初期化応答信号を受信するまでの第１の遅延時間をカウントするカウンタ部と、
前記第１の遅延時間及び前記制御装置が対応する前記電源部に起動または停止の指示を受けてから起動または停止が開始するまでの第２の遅延時間を合計した合計遅延時間を記憶するメモリ部と、
を有することを特徴とする中央処理装置。
（付記９）
電源部の起動及び停止を制御する制御装置であって、
前記電源部の起動または停止を指示する起動／停止信号を前記電源部に送出する制御部と、
中央処理装置からの前記電源部の起動順序または停止順序を制御する命令信号に従って、対応する前記電源部に前記起動／停止信号を送出してから前記電源部が起動または停止を開始するまでの第２の遅延時間をカウントするカウンタ部と、
前記第２の遅延時間を記憶するメモリ部、
を有することを特徴とする制御装置。
（付記１０）
所定の時間差で起動または停止する複数の電源部と、
前記電源部の起動順序または停止順序を制御する命令信号を出力する中央処理部と、
前記中央処理部からバスを介して前記命令信号を受け、対応する前記電源部の起動及び停止を制御する複数の制御部と、を有する給電方法であって、
前記所定の時間差に対して、前記中央処理部が前記命令信号を送出してから前記制御部を経由して前記各電源部が起動又は停止を始めるまでの遅延時間を補正して前記命令信号を送出することを特徴とする給電方法。
（付記１１）
所定の時間差で起動または停止する複数の電源部と、
前記電源部の起動順序または停止順序を制御する命令信号を出力する中央処理部と、
前記中央処理部からバスを介して前記命令信号を受け、対応する前記電源部の起動及び停止を制御する複数の制御部と、を有する給電プログラムであって、
前記所定の時間差に対して、前記中央処理部が前記命令信号を送出してから前記各電源部が起動又は停止を始めるまでの遅延時間を補正して前記命令信号を送出する処理を実行させることを特徴とする給電プログラム。
（付記１２）
前記給電システム、給電方法、給電プログラムは回路基板内への給電システム、給電方法、給電プログラムである。
【産業上の利用可能性】
【００８３】
本発明は、通信機器やコンピュータ、産業用機器を構成する回路基板（パッケージ、ボード、パネル、盤、・・・）上に搭載される電源への適用が考えられる。
【符号の説明】
【００８４】
1,2,3    電源部
10,20,30    制御部
40    中央処理部
100    バス
101    カウンタ部
102    メモリ部
103    メモリ制御部
104    バスインタフェース部
401    カウンタ部
402    メモリ部
403    バスインタフェース部
404    命令送信順序制御部
901,902,903    A/D変換部
911,912,913    D/A変換部
【図１】
2017135879.tif 000003
【図２】
2017135879.tif 000004
【図３】
2017135879.tif 000005
【図４】
2017135879.tif 000006
【図５】
2017135879.tif 000007
【図６】
2017135879.tif 000008
【図７】
2017135879.tif 000009
【図８】
2017135879.tif 000010
【図９】
2017135879.tif 000011
【図１０】
2017135879.tif 000012
【図１１】
2017135879.tif 000013