(57)【要約】【課題】  従来の太陽電池に比べて高い発電効率をもつ太陽電池を提供する。【解決手段】２つの電極層の間に第１光電変換ユニットを備え、第１光電変換ユニットは、ｐ型半導体層と、ｎ型半導体層と、ｐ型半導体層とｎ型半導体層の間にｉ型半導体層とを備えており、ｉ型半導体層は、ｐ型半導体層側からｎ型半導体層側に向けて、第１ナロー半導体層５１、第２ワイド半導体層５２、及び第２ナロー半導体層５３の順に積層された積層ユニットを備えており、第１ナロー半導体層５１は、第２ワイド半導体層５２よりもバンドギャップが０．０６ｅＶ以上小さいものであり、さらに、第２ナロー半導体層５３は、第２ワイド半導体層５２よりもバンドギャップが０．０６ｅＶ以上小さい構成とする。【選択図】図３
2017135249.tif 000002
【特許請求の範囲】
【請求項１】
２つの電極層の間に、少なくとも第１光電変換ユニットを備える太陽電池において、
前記第１光電変換ユニットは、ｐ型半導体層と、ｎ型半導体層と、前記ｐ型半導体層とｎ型半導体層の間にｉ型半導体層とを備えており、
前記ｉ型半導体層は、前記ｐ型半導体層側から前記ｎ型半導体層側に向けて、第１半導体層、第２半導体層、及び第３半導体層の順に積層された積層ユニットを備えており、
前記第１半導体層は、前記第２半導体層よりもバンドギャップが０．０６ｅＶ以上小さいものであり、
さらに、前記第３半導体層は、前記第２半導体層よりもバンドギャップが０．０６ｅＶ以上小さいものであることを特徴とする太陽電池。
【請求項２】
前記ｉ型半導体層は、前記積層ユニットを挟む第４半導体層と第５半導体層を有し、
前記第４半導体層は、前記第１半導体層と接するものであって、前記第１半導体層よりもバンドギャップが０．０６ｅＶ以上大きく、
前記第５半導体層は、前記第３半導体層と接するものであって、前記第３半導体層よりもバンドギャップが０．０６ｅＶ以上大きいことを特徴とする請求項１に記載の太陽電池。
【請求項３】
前記第２半導体層は、バンドギャップが１．５６ｅＶ以上であることを特徴とする請求項１又は２に記載の太陽電池。
【請求項４】
支持基板上に前記２つの電極層のうち一方の電極層が積層されるものであり、
前記ｉ型半導体層は、前記支持基板に対して最も離れた半導体層のバンドギャップが１．５６ｅＶ以上であることを特徴とする請求項１〜３のいずれかに記載の太陽電池。
【請求項５】
前記第２半導体層の平均膜厚は、５ｎｍ以上２０ｎｍ以下であり、
前記第１半導体層及び第３半導体層の平均膜厚は、第２半導体層の平均膜厚よりも厚いことを特徴とする請求項１〜４のいずれかに記載の太陽電池。
【請求項６】
前記第１半導体層、第２半導体層、及び第３半導体層は、いずれも非晶質のシリコンゲルマニウムを主成分とするものであり、
前記第２半導体層のゲルマニウムの含有率は、前記第１半導体層及び第３半導体層のそれぞれのゲルマニウムの含有率よりも小さいことを特徴とする請求項１〜５のいずれかに記載の太陽電池。
【請求項７】
第２光電変換ユニットと、第３光電変換ユニットをさらに有し、
前記第１光電変換ユニットは、前記第２光電変換ユニット及び前記第３光電変換ユニットによって挟まれていることを特徴とする請求項１〜６のいずれかに記載の太陽電池。
【請求項８】
請求項１〜７のいずれかに記載の太陽電池の製造方法であって、
前記第１半導体層、第２半導体層、及び第３半導体層は、同一種類の原料ガスを用いて製膜されることを特徴とする太陽電池の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＩＮ接合をもつ太陽電池であって、実質的に真性であるｉ型半導体層が多層構造をとる太陽電池及びその製造方法に関する。
【背景技術】
【０００２】
近年、環境負荷の低いエネルギー源として太陽電池が注目されている。
この太陽電池は、光エネルギーを電気エネルギーに変換可能な光電変換装置である。
太陽電池は、透明電極層と、裏面電極層と、当該２つの電極層に挟まれた半導体接合等からなる光電変換部を有したものであり、光電変換部に光を照射することにより発生するキャリア（電子及び正孔）を電極層により収集して外部回路に取り出すことが可能となっている。
【０００３】
近年、発電効率を向上させるべく、異なる吸収波長をとるトップセル、ミドルセル、及びボトムセルを直列接続させた３接合太陽電池が開発されている（例えば、特許文献１）。この特許文献１の太陽電池モジュールでは、トップセルとして非晶質シリコン、ミドルセルとして非晶質シリコンゲルマニウム、ボトムセルとして微結晶シリコンをそれぞれ主成分としており、各セルが異なる波長域で光電変換を行うことができるため、従来の単接合や２接合の太陽電池に比べて発電効率を向上できる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１４９３８８号公報
【特許文献２】特開２００７−３３５７９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、太陽光の放射照度は、上記した特許文献１の太陽電池モジュールにおけるトップセル及びミドルセルの吸収波長域の方がボトムセルの吸収波長域に比べて大きい。しかしながら、特許文献１の太陽電池モジュールのミドルセルの集光効率は、トップセルの集光効率に比べて極めて低い。そのため、３接合太陽電池モジュールの更なる発電効率の向上には、ミドルセルの改質が重要となっている。
【０００６】
従来からＣＩＧＳ太陽電池では、インジウム（Ｉｎ）とガリウム（Ｇａ）の組成比を利用し、光電変換部のバンドギャップをダブルグレーデッド構造にすることで、発電効率を向上できることが知られている（例えば、特許文献２）。すなわち、ＣＩＧＳ太陽電池では、透明電極層から裏面電極層に向かって、１つの光電変換層内でバンドギャップを徐々に小さくしていき、その後、バンドギャップを大きくしていくことで、開放電位と短絡電流密度を向上させて、発電効率を向上させる取り組みがなされている。
【０００７】
しかしながら、ＣＩＧＳ太陽電池で用いられている、この一つの光電変換層内でバンドギャップが変化させる従来の方法では、プラズマＣＶＤ装置を用いて大面積の受光面をもつ太陽電池を製造する場合、製膜面の面内において膜厚に分布が発生し、製品間で個体差が大きく出てしまう。すなわち、一つの光電変換層内でのバンドギャップがなだらかに変化していくので、バンドギャップの変化に合わせた膜分布の調整が難しく、極めて精密にプラズマを制御しなければならない。
【０００８】
そこで、本発明者は、従来のダブルグレーデッド構造を応用した３接合太陽電池を試作した。
従来のダブルグレーデッド構造では、組成比を単純増加又は減少させて光電変換層を構成するため、光電変換層内の構造にプラズマが大きく影響し、光電変換層内の実際の構造が推定しにくい。そのため、不具合や性能低下が生じた場合に、不具合等の原因を特定することが困難となり、更なる性能の向上を図る設計開発を行いにくく、今後の開発に発展しにくいという問題がある。それ故に、従来のダブルグレーデッド構造をそのまま採用するのは、試作する太陽電池としては好ましくない。
【０００９】
そこで、本発明者は、上記したミドルセルの発電効率を向上させるべく、反応場であるｉ型半導体層を複数の薄膜層で形成し、疑似的なダブルグレーデッド構造をとる３接合太陽電池を試作した。すなわち、１枚の薄膜層で光電変換部を形成し、光電変換部内で徐々に組成を変化させるのではなく、光電変換部にバンドギャップの異なる複数のｉ型半導体層を設けた。そして、透明電極層から裏面電極層に向かって、段階的にバンドギャップが異なるｉ型半導体層を重ねていくことによって、バンドギャップを徐々に小さくしていき、その後、バンドギャップを大きくした。その結果、試作した３接合太陽電池では、層単位で膜分布を調整できるので従来のダブルグレーデッド構造に比べて個体差が小さくなり、従来に比べて発電効率も急激に向上した。しかしながら、発電効率については、期待していたほどまでには至っておらず、更なる改良の余地が残っていた。
【００１０】
そこで、本発明は、従来の太陽電池に比べて高い発電効率をもつ太陽電池を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記した課題を受けて、本発明者は、通常のダブルグレーデッド構造と同様、バンドギャップの設計を行い、鋭意検討を行った。その結果、バンドギャップが広い半導体層をバンドギャップが狭い半導体層で挟むことによって発電効率が向上することを発見した。
【００１２】
この発見に基づく請求項１に記載の発明は、２つの電極層の間に、少なくとも第１光電変換ユニットを備える太陽電池において、前記第１光電変換ユニットは、ｐ型半導体層と、ｎ型半導体層と、前記ｐ型半導体層とｎ型半導体層の間にｉ型半導体層とを備えており、前記ｉ型半導体層は、前記ｐ型半導体層側から前記ｎ型半導体層側に向けて、第１半導体層、第２半導体層、及び第３半導体層の順に積層された積層ユニットを備えており、前記第１半導体層は、前記第２半導体層よりもバンドギャップが０．０６ｅＶ以上小さいものであり、さらに、前記第３半導体層は、前記第２半導体層よりもバンドギャップが０．０６ｅＶ以上小さいものであることを特徴とする太陽電池である。
【００１３】
ここでいう「光電変換ユニット」とは、ｐｎ接合又はｐｉｎ接合を有する半導体セルをいい、電流を取り出す電極層を含まないものである。
【００１４】
本発明の構成によれば、バンドギャップの広い第２半導体層をバンドギャップの狭い第１半導体及び第３半導体層で挟んでいるため、従来に比べて曲線因子を向上でき、発電効率を向上させることができる。
また、本発明の構成によれば、半導体層単位でバンドギャップを調整しているので、従来に比べて個体差が生じにくく、歩留まりも良好となる。そのため、製造コストを低減でき、工業的にも製造しやすい。
【００１５】
請求項２に記載の発明は、前記ｉ型半導体層は、前記積層ユニットを挟む第４半導体層と第５半導体層を有し、前記第４半導体層は、前記第１半導体層と接するものであって、前記第１半導体層よりもバンドギャップが０．０６ｅＶ以上大きく、前記第５半導体層は、前記第３半導体層と接するものであって、前記第３半導体層よりもバンドギャップが０．０６ｅＶ以上大きいことを特徴とする請求項１に記載の太陽電池である。
【００１６】
本発明の構成によれば、ｐ型半導体層側からｎ型半導体層側に向けて、バンドギャップの大きな第４半導体層、バンドギャップの小さな第１半導体層、バンドギャップの大きな第２半導体層、バンドギャップの小さな第３半導体層、及びバンドギャップの大きな第５半導体層の順に積層しており、バンドギャップの大きな半導体層と、バンドギャップの小さな半導体層が交互に配されているため、開放電圧及び曲線因子を高く維持した状態で、短絡電流密度が向上でき、発電効率を向上させることができる。
【００１７】
請求項１又は２に記載の太陽電池において、前記第２半導体層は、バンドギャップが１．５６ｅＶ以上であることが好ましい（請求項３）。
【００１８】
請求項１〜３のいずれかに記載の太陽電池において、支持基板上に前記２つの電極層のうち一方の電極層が積層されるものであり、前記ｉ型半導体層は、前記支持基板に対して最も離れた半導体層のバンドギャップが１．５６ｅＶ以上であることが好ましい（請求項４）。
【００１９】
請求項１〜４のいずれかに記載の太陽電池において、前記第２半導体層の平均膜厚は、５ｎｍ以上２０ｎｍ以下であり、前記第１半導体層及び第３半導体層の平均膜厚は、第２半導体層の平均膜厚よりも厚いことが好ましい（請求項５）。
【００２０】
請求項１〜５のいずれかに記載の太陽電池において、前記第１半導体層、第２半導体層、及び第３半導体層は、いずれも非晶質のシリコンゲルマニウムを主成分とするものであり、前記第２半導体層のゲルマニウムの含有率は、前記第１半導体層及び第３半導体層のそれぞれのゲルマニウムの含有率よりも小さいことが好ましい（請求項６）。
【００２１】
ここでいう「主成分」とは、性能・性質を決定する成分をいう。
【００２２】
請求項１〜６のいずれかに記載の太陽電池において、第２光電変換ユニットと、第３光電変換ユニットをさらに有し、前記第１光電変換ユニットは、前記第２光電変換ユニット及び前記第３光電変換ユニットによって挟まれていることが好ましい（請求項７）。
【００２３】
上記した発明において、前記第１光電変換ユニットの最大吸収波長は、前記第２光電変換ユニット及び前記第３光電変換ユニットの最大吸収波長と相違していることが好ましい。
【００２４】
請求項８に記載の発明は、請求項１〜７のいずれかに記載の太陽電池の製造方法であって、前記第１半導体層、第２半導体層、及び第３半導体層は、同一種類の原料ガスを用いて製膜されることを特徴とする太陽電池の製造方法である。
【００２５】
本発明の方法によれば、連続的に第１半導体層、第２半導体層、及び第３半導体層を製膜することができる。
【発明の効果】
【００２６】
本発明の太陽電池及びその製造方法によれば、従来に比べて、発電効率を向上させることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１実施形態の太陽電池を模式的に示した断面図である。
【図２】図１の太陽電池を詳細に示した断面図である。
【図３】図２のｉ型非晶質半導体層の説明図であり、（ａ）はｉ型非晶質半導体層の断面図であり、（ｂ）はｉ型非晶質半導体層のバンドギャップを模式的に示した棒グラフである。
【発明を実施するための形態】
【００２８】
以下、本発明の実施形態について詳細に説明する。なお、以下の説明において、特に断りがない限り、各パラメータは、標準状態（２５℃、１気圧）を基準とする。
【００２９】
本発明の第１実施形態の太陽電池１は、図１に示されるように、支持基板２上に、第１電極層１０、光電変換部１１、及び第２電極層１２がこの順に積層された薄膜太陽電池であり、複数の太陽電池セル５，６，７（光電変換ユニット）が直列接続された多接合太陽電池である。
具体的には、本実施形態の太陽電池１は、図１に示されるように、第１電極層１０側（光入射側）からトップセル５（第２光電変換ユニット）、ミドルセル６（第１光電変換ユニット）、及びボトムセル７（第３光電変換ユニット）の順に構成された光電変換部１１を持つ３接合太陽電池である。そして、本実施形態の太陽電池１は、これら太陽電池セル５，６，７の中でもミドルセル６を構成する各層の構造を主な特徴としている。
【００３０】
以下、本発明の特徴たるミドルセル６の説明に先立って、本実施形態の太陽電池１の構成について簡単に述べる。
【００３１】
支持基板２は、各層を支持する基板であり、透明性及び絶縁性を備えたものである。
支持基板２は、各層を支持でき、透明性及び絶縁性を備えていれば、特に限定されるものではない。支持基板２は、例えば、ガラス基板や絶縁樹脂基板などの透明絶縁基板が採用できる。
【００３２】
第１電極層１０は、太陽電池１の陽極又は陰極として機能し、透光性と導電性を有した透明電極層である。
第１電極層１０は、透明性と導電性を有していれば、特に限定されるものではない。第１電極層１０は、例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化錫（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）などの透明導電性酸化物で形成された透明導電性酸化物層が採用できる。
【００３３】
光電変換部１１は、太陽光の光エネルギーを電気エネルギーに変換する発電部である。
光電変換部１１は、上記したように第１電極層１０側（光入射側）から、トップセル５、ミドルセル６、ボトムセル７から構成されている。
【００３４】
トップセル５は、支持基板２側からの特定波長域の光を吸収して光電変換を行い、その光の残部をミドルセル６に透過させる太陽電池セルである。
トップセル５は、非晶質シリコンを主成分とするｉ型半導体層を備えた非晶質シリコン光電変換ユニットである。
トップセル５は、図１に示されるように、ｐ型非晶質半導体層２０、ｉ型非晶質半導体層２１、及びｎ型結晶質半導体層２２から構成されている。
ｐ型非晶質半導体層２０は、ｐ型半導体として機能するものであれば、特に限定されるものではない。ｐ型非晶質半導体層２０としては、例えば、ｐ型非晶質シリコンカーバイド層などの非晶質シリコンを主成分とするｐ型半導体層が採用できる。
ｉ型非晶質半導体層２１は、ｉ型半導体（実質的に真性である真性半導体）として機能するものであれば、特に限定されるものではない。ｉ型非晶質半導体層２１としては、例えば、ｉ型非晶質シリコン層などの非晶質シリコンを主成分とするｉ型半導体層が採用できる。
ｎ型結晶質半導体層２２は、ｎ型半導体として機能するものであれば、特に限定されるものではない。ｎ型結晶質半導体層２２としては、例えば、ｎ型結晶質シリコン層などの結晶質シリコンを主成分とするｎ型半導体層が採用できる。
ここでいう「結晶質シリコン」とは、シリコン原子が概ね規則的に配列して集合したシリコンであり、単結晶シリコンや、多結晶シリコン、微結晶シリコンなどを含む概念である。
ここでいう「非晶質シリコン」とは、シリコン原子が不規則に配列して集合したシリコンであり、アモルファスシリコンなどを含む概念である。
【００３５】
ミドルセル６は、トップセル５側からの特定波長域の光を吸収して光電変換を行い、その光の残部をボトムセル７に透過させる太陽電池セルである。
ミドルセル６は、非晶質シリコンゲルマニウムを主成分とするｉ型半導体層を備えた非晶質シリコンゲルマニウム光電変換ユニットである。
ミドルセル６は、図１に示されるように、ｐ型非晶質半導体層２５、ｉ型非晶質半導体層２６、及びｎ型結晶質半導体層２７から構成されている。
ｐ型非晶質半導体層２５は、ｐ型半導体として機能するものであれば、特に限定されるものではない。ｐ型非晶質半導体層２５としては、例えば、ｐ型非晶質シリコン層などの非晶質シリコンを主成分とするｐ型半導体層が採用できる。
ｉ型非晶質半導体層２６は、本発明の特徴たる積層構造を備えた層であり、上記したように非晶質シリコンゲルマニウムを主成分とする非晶質シリコンゲルマニウム層である。
ｉ型非晶質半導体層２６の詳細な積層構造については、後述する。
ｎ型結晶質半導体層２７は、ｎ型半導体として機能するものであれば、特に限定されるものではない。ｎ型結晶質半導体層２７としては、例えば、ｎ型結晶質シリコン層などの結晶質シリコンを主成分とするｎ型半導体層が採用できる。
【００３６】
ボトムセル７は、ミドルセル６側からの特定波長域の光を吸収して光電変換を行い、その光の残部を第２電極層１２へ透過させる太陽電池セルである。
ボトムセル７は、結晶質シリコンを主成分とするｉ型半導体層を備えた結晶質シリコン光電変換ユニットである。
ボトムセル７は、図１に示されるように、ｐ型結晶質半導体層３０、ｉ型結晶質半導体層３１、及びｎ型結晶質半導体層３２から構成されている。
ｐ型結晶質半導体層３０は、ｐ型半導体として機能するものであれば、特に限定されるものではない。ｐ型結晶質半導体層３０としては、例えば、ｐ型結晶質シリコン層などの結晶質シリコンを主成分とするｐ型半導体層が採用できる。
ｉ型結晶質半導体層３１は、ｉ型半導体（実質的に真性である真性半導体）として機能するものであれば、特に限定されるものではない。ｉ型結晶質半導体層３１としては、例えば、ｉ型結晶質シリコン層などの結晶質シリコンを主成分とするｉ型半導体層が採用できる。
ｎ型結晶質半導体層３２は、ｎ型半導体として機能するものであれば、特に限定されるものではない。ｎ型結晶質半導体層３２としては、例えば、ｎ型結晶質シリコン層などの結晶質シリコンを主成分とするｎ型半導体層が採用できる。
【００３７】
第２電極層１２は、第１電極層１０と対をなし、電極として機能する電極層であり、受光面の反対面側に位置する裏面電極層である。
第２電極層１２は、導電性を有していれば特に限定されるものではなく、例えば、アルミニウム、銀、金、銅、白金、クロムなどの金属、金属合金、金属複合体などが使用できる。
なお、第２電極層１２は、多層構造であってもよい。第２電極層１２は、例えば透明導電酸化物層と金属層との多層構造であってもよい。
例えば、第２電極層１２は、アルミニウムがドープされた酸化亜鉛（ＡＺＯ）と、銀が積層された多層構造であってもよい。
【００３８】
続いて、本発明の主な特徴の一つであるミドルセル６のｉ型非晶質半導体層２６について説明する。
【００３９】
ｉ型非晶質半導体層２６は、バンドギャップが異なる複数の半導体層が積層されて形成されたものであり、本実施形態では、製造時の処方の調整により、各半導体層のバンドギャップが調整されたものである。
具体的には、ｉ型非晶質半導体層２６は、図２，図３から読み取れるように、バンドギャップが広いワイド半導体層５２をバンドギャップが狭いワイド半導体層５１，５３で挟んだサンドイッチ構造の積層ユニット５５を備えている。
本実施形態のｉ型非晶質半導体層２６は、図３に示されるように、ｐ型非晶質半導体層２５側からｎ型結晶質半導体層２７側に向けて、第１ワイド半導体層５０（第４半導体層）、第１ナロー半導体層５１（第１半導体層）、第２ワイド半導体層５２（第２半導体層）、第２ナロー半導体層５３（第３半導体層）、及び第３ワイド半導体層５４（第５半導体層）がこの順に積層されたものである。すなわち、ｉ型非晶質半導体層２６は、積層ユニット５５が第１ワイド半導体層５０及び第３ワイド半導体層５４に挟まれる構造となっている。
また、本実施形態のｉ型非晶質半導体層２６は、図３のように、ｐ型非晶質半導体層２５側からｎ型結晶質半導体層２７側に向けて、矩形波状にバンドギャップが推移している。
【００４０】
第１ワイド半導体層５０は、第１ナロー半導体層５１よりもバンドギャップが０．０６ｅＶ以上大きいものである。
第１ワイド半導体層５０と第１ナロー半導体層５１のバンドギャップの差は、０．１１ｅＶ以下であることが好ましい。
第１ワイド半導体層５０のバンドギャップは、１．５０ｅＶ以上１．６４ｅＶ以下であることが好ましい。
第１ワイド半導体層５０の平均膜厚は、ｉ型非晶質半導体層２６の全体の平均膜厚によって適宜設計されるが、５ｎｍ以上であることが好ましく、８ｎｍ以上であることがより好ましい。
第１ワイド半導体層５０の平均膜厚は、２０ｎｍ以下であることが好ましく、１５ｎｍ以下であることがより好ましい。
この範囲であれば、ｐ型非晶質半導体層２５への保護層としての機能を確保しつつ、コストを低減できる。
第１ワイド半導体層５０のゲルマニウム組成率は、第１ナロー半導体層５１のゲルマニウム組成率よりも小さいことが好ましい。
【００４１】
第１ナロー半導体層５１は、第２ワイド半導体層５２よりもバンドギャップが０．０６ｅＶ以上小さいものである。
第１ナロー半導体層５１と第２ワイド半導体層５２のバンドギャップの差は、０．１１ｅＶ以下であることが好ましい。
第１ナロー半導体層５１のバンドギャップは、１．４４ｅＶ以上１．５８ｅＶ以下であることが好ましい。
第１ナロー半導体層５１の平均膜厚は、ｉ型非晶質半導体層２６の全体の平均膜厚によって適宜設計されるが、５０ｎｍ以上であることが好ましく、７５ｎｍ以上であることがより好ましく、８０ｎｍ以上であることが特に好ましい。
第１ナロー半導体層５１の平均膜厚は、１５０ｎｍ以下であることが好ましく、１２０ｎｍ以下であることがより好ましく、１００ｎｍ以上であることが特に好ましい。
上記の範囲であれば、膜中の欠陥を防止して十分な発電機能を確保しつつ、コストを低減できる。
第１ナロー半導体層５１のゲルマニウム組成率は、第２ワイド半導体層５２のゲルマニウム組成率よりも大きいことが好ましい。
【００４２】
第２ワイド半導体層５２は、第２ナロー半導体層５３よりもバンドギャップが０．０６ｅＶ以上大きいものである。
第２ワイド半導体層５２と第２ナロー半導体層５３のバンドギャップの差は、０．１１ｅＶ以下であることが好ましい。
第２ワイド半導体層５２のバンドギャップは、１．５０ｅＶ以上１．６４ｅＶ以下であることが好ましい。本実施形態の第２ワイド半導体層５２のバンドギャップは、１．５６ｅＶであり、第１ワイド半導体層５０のバンドギャップと同じであって、第１ナロー半導体層５１よりも０．０７ｅＶ大きい。
第２ワイド半導体層５２の平均膜厚は、ｉ型非晶質半導体層２６の全体の平均膜厚によって適宜設計されるが、５ｎｍ以上であることが好ましく、８ｎｍ以上であることがより好ましい。
第２ワイド半導体層５２の平均膜厚は、２０ｎｍ以下であることが好ましく、１５ｎｍ以下であることがより好ましい。
この範囲であれば、第１ナロー半導体層５１への保護層としての機能を確保しつつ、コストを抑制できる。
第２ワイド半導体層５２のゲルマニウム組成率は、第２ナロー半導体層５３のゲルマニウム組成率よりも小さいことが好ましい。
【００４３】
第２ナロー半導体層５３は、第３ワイド半導体層５４よりもバンドギャップが０．０６ｅＶ以上小さいものである。
第２ナロー半導体層５３と第３ワイド半導体層５４のバンドギャップの差は、０．１１ｅＶ以下であることが好ましい。
第２ナロー半導体層５３のバンドギャップは、１．４４ｅＶ以上１．５８ｅＶ以下であることが好ましい。本実施形態の第２ナロー半導体層５３のバンドギャップは、１．４９ｅＶであり、第１ナロー半導体層５１のバンドギャップと同じであって、第１ワイド半導体層５０よりも０．０７ｅＶ小さい。
第２ナロー半導体層５３の平均膜厚は、ｉ型非晶質半導体層２６の全体の平均膜厚によって適宜設計されるが、５０ｎｍ以上であることが好ましく、７５ｎｍ以上であることがより好ましく、８０ｎｍ以上であることが特に好ましい。
第２ナロー半導体層５３の平均膜厚は、１５０ｎｍ以下であることが好ましく、１２０ｎｍ以下であることがより好ましく、１００ｎｍ以上であることが特に好ましい。
上記の範囲であれば、膜中の欠陥を防止して十分な発電機能を確保しつつ、コストを低減できる。
第２ナロー半導体層５３のゲルマニウム組成率は、第３ワイド半導体層５４のゲルマニウム組成率よりも大きいことが好ましい。
【００４４】
第３ワイド半導体層５４のバンドギャップは、１．５０ｅＶ以上１．６４ｅＶ以下であることが好ましい。本実施形態の第３ワイド半導体層５４のバンドギャップは、１．５６ｅＶであり、第２ワイド半導体層５２のバンドギャップと同じである。
第３ワイド半導体層５４の平均膜厚は、ｉ型非晶質半導体層２６の全体の平均膜厚によって適宜設計されるが、５ｎｍ以上であることが好ましく、８ｎｍ以上であることがより好ましい。
第３ワイド半導体層５４の平均膜厚は、２０ｎｍ以下であることが好ましく、１５ｎｍ以下であることがより好ましい。
この範囲であれば、第２ナロー半導体層５３への保護層としての機能を確保しつつ、コストを抑制できる。
【００４５】
続いて、本実施形態の太陽電池１の製造方法について説明する。なお、本実施形態の太陽電池１は、上記したようにミドルセル６の構造に主な特徴を有するため、ミドルセル６の形成について重点的に説明し、他の部分については、簡単に説明する。
【００４６】
あらかじめ洗浄された支持基板２をスパッタ装置又はＣＶＤ装置に導入し、支持基板２上に第１電極層１０を製膜する（第１電極層形成工程）。
【００４７】
第１電極層１０が形成された基板をプラズマＣＶＤ装置に導入し、トップセル５、ミドルセル６、及びボトムセル７をそれぞれ形成し、光電変換部１１を製膜する（光電変換部形成工程）。
【００４８】
この光電変換部形成工程は、第１電極層１０が形成された基板に対してトップセル５を形成するトップセル形成工程と、トップセル５が形成された基板に対してミドルセル６を形成するミドルセル形成工程と、ミドルセル６が形成された基板に対してボトムセル７を形成するボトムセル形成工程から構成されている。
【００４９】
トップセル形成工程では、第１電極層１０が形成された基板の第１電極層上にｐ型非晶質半導体層２０、ｉ型非晶質半導体層２１、及びｎ型結晶質半導体層２２をこの順に製膜し、トップセル５を形成する。
【００５０】
ミドルセル形成工程では、トップセル５が形成された基板のｎ型結晶質半導体層２２上にｐ型非晶質半導体層２５、ｉ型非晶質半導体層２６、及びｎ型結晶質半導体層２７をこの順に製膜し、ミドルセル６を形成する。
このとき、ｉ型非晶質半導体層２６を製膜するにあたって、同一種類の製膜ガスを使用する。すなわち、ｉ型非晶質半導体層２６の製膜ガスとして、シラン、ゲルマン、及び水素を使用し、シラン、ゲルマン、及び水素の単位時間当たりの流量比を調整して、第１ワイド半導体層５０、第１ナロー半導体層５１、第２ワイド半導体層５２、第２ナロー半導体層５３、及び第３ワイド半導体層５４を積層させる。
具体的には、第１ナロー半導体層５１を製膜する際には、第１ワイド半導体層５０の製膜時に比べてゲルマンの流量を増やしてゲルマンの濃度を増加させ、第１ナロー半導体層５１のゲルマニウムの含有率を増加させる。第２ワイド半導体層５２を製膜する際には、第１ナロー半導体層５１の製膜時に比べてゲルマンの流量を減らしてゲルマンの濃度を減少させ、第２ワイド半導体層５２のゲルマニウムの含有率を減少させる。第２ナロー半導体層５３を製膜する際には、第２ワイド半導体層５２の製膜時に比べてゲルマンの流量を増やしてゲルマンの濃度を増加させ、第２ナロー半導体層５３のゲルマニウムの含有率を増加させる。第３ワイド半導体層５４を製膜する際には、第２ナロー半導体層５３の製膜時に比べてゲルマンの流量を減らしてゲルマンの濃度を減少させ、第３ワイド半導体層５４のゲルマニウムの含有率を減少させる。
【００５１】
ボトムセル形成工程では、ミドルセル６が形成された基板のｎ型結晶質半導体層２７上にｐ型結晶質半導体層３０、ｉ型結晶質半導体層３１、及びｎ型結晶質半導体層３２をこの順に製膜し、ボトムセル７を形成する。
【００５２】
上記の光電変換部形成工程によって光電変換部１１が形成された基板に対して、ボトムセル７上に第２電極層１２を製膜する（第２電極層形成工程）。
【００５３】
その後、配線等の公知の工程を実施して太陽電池１が完成する。
【００５４】
本実施形態の太陽電池１によれば、積層ユニット５５が広いバンドギャップをもつ第２ワイド半導体層５２をそれよりも狭いバンドギャップをもつ第１ナロー半導体層５１及び第２ナロー半導体層５３によって挟まれた構造をとるため、曲線因子を向上でき、発電効率を向上させることが可能である。
【００５５】
ここで、上記した太陽電池１の製造方法では、ｉ型非晶質半導体層２６上にｎ型結晶質半導体層２７をプラズマＣＶＤ法によって製膜する。しかしながら、通常、ｎ型結晶質半導体層２７を製膜する際の放電パワーが大きいため、反応場であるナロー半導体層５１やナロー半導体層５３上に直接ｎ型結晶質半導体層２７を製膜すると、ナロー半導体層５１，５３が製膜時のプラズマからダメージを受けて、発電効率が低下するおそれがある。
そこで、本実施形態の太陽電池１の製造方法によれば、狭いバンドギャップをもつナロー半導体層５１，５３のそれぞれを挟むように広いバンドギャップをもつワイド半導体層５０，５２，５４を形成するため、主な反応場となるナロー半導体層５１，５３へのプラズマによるダメージを軽減させることができる。
また、反応場を１つのナロー半導体層を形成する場合に比べて、ナロー半導体層５１，５３の膜厚を薄くできるため、ＣＶＤによるナロー半導体層５１，５３の製膜時の欠陥成長を抑制できる。
【００５６】
本実施形態の太陽電池１によれば、各半導体層単位で、ｉ型非晶質半導体層２６のバンドギャップの推移を制御しているため、製造時の条件等による個体差が生じにくく、工業的に生産しても歩留まりがよい。
【００５７】
また、本実施形態の太陽電池１によれば、従来のダブルグレーデッド構造を採用した太陽電池に比べて、バンドギャップを調整する層数が少ないため、ＣＶＤ装置に要求される能力が小さくて済む。そのため、たとえ高価なＣＶＤ装置でなくても、製造が可能である。
【００５８】
上記した実施形態では、ｉ型非晶質半導体層２６は、５層の半導体層５０〜５４によって構成されていたが、本発明は、バンドギャップが広い半導体層をバンドギャップが狭い半導体層で挟んでいれば、これに限定されるものではない。例えば、ｉ型非晶質半導体層２６は、４層以下であっても良いし、６層以上であってもよい。
【００５９】
上記した実施形態では、ミドルセル６において、バンドギャップが広いワイド半導体層をバンドギャップが狭いナロー半導体層で挟んだサンドイッチ構造を形成したが、本発明はこれに限定されるものではない。トップセル５についてサンドイッチ構造を形成しても良いし、ボトムセル７についてサンドイッチ構造を形成してもよい。
【００６０】
上記した実施形態の太陽電池は、３つの太陽電池セル５，６，７がタンデムされた３接合太陽電池であったが、本発明はこれに限定されるものではなく、太陽電池セルの数は特に限定されない。例えば、太陽電池セルの数は、１又は２であっても良いし、４以上であってもよい。
【００６１】
上記した実施形態の太陽電池は、支持基板２たるガラス基板上に薄膜層を製膜する薄膜太陽電池であったが、本発明はこれに限定されるものではない。例えば、半導体基板上に半導体層を形成した結晶系太陽電池であってもよい。
【００６２】
上記した実施形態では、ｉ型非晶質半導体層２６を構成するシリコンゲルマニウムの処方を調整することによって、バンドギャップが広い半導体層とバンドギャップが狭い半導体層をそれぞれ形成したが、本発明はこれに限定されるものではない。例えば、全く別の材料で組み合わせてバンドギャップが広い半導体層とバンドギャップが狭い半導体層を形成してもよい。例えば、ワイド半導体層にシリコンゲルマニウムを使用し、ナロー半導体層にシリコンを使用してもよい。
【００６３】
上記した実施形態では、ゲルマンの流量を増減させてゲルマンの濃度を調整し、ナロー半導体層５１，５３及びワイド半導体層５０，５２，５４を形成したが、本発明はこれに限定されるものではない。例えば、シランの流量を増減させてゲルマンの濃度を調整し、ナロー半導体層５１，５３及びワイド半導体層５０，５２，５４を形成してもよい。
【００６４】
上記した実施形態では、各太陽電池セル５，６，７は、第１電極層１０側からｐ型半導体層、ｉ型半導体層、及びｎ型半導体層がこの順に接合されたｐｉｎ接合をもつものであったが、本発明はこれに限定されるものではない。各太陽電池セル５，６，７は、第１電極層１０側からｎ型半導体層、ｉ型半導体層、及びｐ型半導体層がこの順に接合されたｎｉｐ接合をもっていてもよい。すなわち、各太陽電池セル５，６，７は、逆接合であってもよい。
【００６５】
以下に、実施例をもって本発明をさらに具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
【実施例】
【００６６】
本発明の具体的な実施例及び比較例の太陽電池の作製手順と、これらの評価結果を説明する。
【００６７】
（実施例１）
実施例１の太陽電池１は、厚さ１．８ｍｍのインジウム錫酸化物（ＩＴＯ）付きガラス基板のＩＴＯ（第１電極層）上にプラズマＣＶＤ装置を用いて太陽電池セルを作製した。
【００６８】
具体的には、まず、反応ガスとしてシラン（ＳｉＨ4）、水素（Ｈ2）、及びジボラン（Ｂ2Ｈ6）を導入し、ｐ型非晶質半導体層としてｐ型非晶質シリコン層を膜厚が１０ｎｍとなるように形成した。
【００６９】
その後、反応ガスとしてシラン（ＳｉＨ4）、ゲルマン（ＣＨ4）、及び水素（Ｈ2）を導入して、ｉ型非晶質シリコンゲルマニウム層を形成した。
具体的には、シラン、ゲルマン、及び水素の比率を変更してゲルマニウムの含有率を調整し、バンドギャップが狭い第１半導体層、バンドギャップが広い第２半導体層、バンドギャップが狭い第３半導体層をこの順に製膜した。
第１半導体層の平均膜厚は８０ｎｍであり、第２半導体層の平均膜厚は１０ｎｍであり、第３半導体層の平均膜厚は８０ｎｍであった。
第１半導体層のゲルマニウムの含有率は、６０％であり、第２半導体層のゲルマニウムの含有率は、４０％であり、第３半導体層のゲルマニウムの含有率は、６０％であった。第１半導体層及び第３半導体層のバンドギャップは、それぞれ１．４９ｅＶであり、第２半導体層のバンドギャップは、１．５６ｅＶであった。
【００７０】
その後、反応ガスとして、シラン（ＳｉＨ4）、水素（Ｈ2）、及びホスフィン（ＰＨ3）を導入し、ｎ型結晶質シリコン層を膜厚が１０ｎｍとなるように形成した。
【００７１】
その後、厚さ３０ｎｍのＡｌドープされたＺｎＯ（ＡＺＯ）と厚さ３００ｎｍの銀（Ａｇ）をスパッタ法にて順次形成し、これを第２電極層１２とした。
【００７２】
第２電極層１２を形成した後、レーザースクライブ法により第１電極層１０の上に形成された各層を部分的に除去して、１ｃｍ2のサイズに分離した。こうして得られた太陽電池を実施例１とした。
【００７３】
（比較例１）
実施例１の作製手順において、第１半導体層のみを設けて第２半導体層及び第３半導体層を設けなかった。また、第１半導体層の平均膜厚を１６０ｎｍとした。それ以外は、実施例１と同様にして得られた太陽電池を比較例１とした。
【００７４】
（実施例２）
実施例２の太陽電池は、まず、厚さ３．１ｍｍのＩＴＯ付きガラス基板のＩＴＯ上にプラズマＣＶＤ装置を用いてトップセルを作製した。
このとき、反応ガスとしてシラン、水素、メタン、及びジボランを導入し、ｐ型非晶質半導体層２０としてｐ型非晶質シリコンカーバイド層を膜厚が１０ｎｍとなるように形成した。
その後、反応ガスとしてシランを導入し、ｉ型非晶質半導体層２１としてｉ型非晶質シリコン層を膜厚が１５０ｎｍとなるように形成した。
その後、反応ガスとしてシラン、水素、及びホスフィンを導入し、ｎ型結晶質半導体層２２としてｎ型結晶質シリコン層を膜厚が１０ｎｍとなるように形成した。このようにすることで、トップセル５を形成した。
【００７５】
トップセル５を形成した後、ミドルセル６を作製した。
具体的には、反応ガスとしてシラン、水素及びジボランを導入し、ｐ型非晶質半導体層３５としてｐ型非晶質シリコン層を膜厚が１０ｎｍとなるように形成した。
その後、反応ガスとしてシラン、ゲルマン、及び水素を導入して、ｉ型非晶質シリコンゲルマニウム層を形成した。
具体的には、シラン、ゲルマン、及び水素の比率を変更して製膜後のゲルマニウムの含有率を調整し、バンドギャップが広い第４半導体層、バンドギャップが狭い第１半導体層、バンドギャップが広い第２半導体層、バンドギャップが狭い第３半導体層、及びバンドギャップが広い第５半導体層をこの順に製膜した。
第４半導体層の平均膜厚は１０ｎｍであり、第１半導体層の平均膜厚は８０ｎｍであり、第２半導体層の平均膜厚は１０ｎｍであり、第３半導体層の平均膜厚は８０ｎｍであり、第５半導体層の平均膜厚は１０ｎｍであった。
第４半導体層のゲルマニウムの含有率は４０％であり、第１半導体層のゲルマニウムの含有率は６０％であり、第２半導体層の含有率は４０％であり、第３半導体層のゲルマニウムの含有率は６０％であり、第５半導体層のゲルマニウムの含有率は４０％であった。
第１半導体層及び第３半導体層のバンドギャップは、それぞれ１．４９ｅＶであり、第４半導体層、第２半導体層、及び第５半導体層のバンドギャップは、それぞれ１．５６ｅＶであった。すなわち、バンドギャップが狭い第１半導体層及び第３半導体層と、バンドギャップが広い第４半導体層、第２半導体層、及び第５半導体層が交互に配されていた。
【００７６】
その後、反応ガスとして、シラン、水素、及びホスフィンを導入し、ｎ型結晶質半導体層２７としてｎ型結晶質シリコン層を膜厚が１０ｎｍとなるように形成した。
【００７７】
ミドルセル６を形成した後、ボトムセル７を作製した。
具体的には、まず、反応ガスとしてシラン、水素及びジボランを導入し、ｐ型結晶質半導体層３０としてｐ型結晶質シリコン層を膜厚が１０ｎｍとなるように形成した。
その後、反応ガスとしてシランと水素を導入し、ｉ型結晶質半導体層３１としてｉ型結晶質シリコン層を膜厚が２μｍとなるように形成した。
その後、反応ガスとしてシラン、水素及びホスフィンを導入し、ｎ型結晶質半導体層３２としてｎ型結晶質シリコン層を膜厚が１５ｎｍとなるように形成した。このようにすることで、ボトムセル７を形成した。
【００７８】
その後、厚さ３０ｎｍのアルミニウムドープされた酸化亜鉛（ＡＺＯ）と厚さ３００ｎｍの銀（Ａｇ）をスパッタ法にて順次形成し、これを第２電極層１２とした。
【００７９】
第２電極層を形成した後、レーザースクライブ法により第１電極層の上に形成された各層を部分的に除去して、１ｃｍ2のサイズに分離した。こうして得られた３接合太陽電池を実施例２とした。
【００８０】
（比較例２）
実施例２のミドルセル６のｉ型非晶質シリコンゲルマニウム層の作製手順において、シラン、ゲルマン、及び水素の比率を変更してゲルマニウムの含有率を調整し、疑似的なダブルグレーデッド構造となるように、第４半導体層、第１半導体層、第２半導体層、第３半導体層、及び第５半導体層の５層の半導体層をこの順に製膜した。
第４半導体層の平均膜厚は１００ｎｍであり、第１半導体層の平均膜厚は１２ｎｍであり、第２半導体層の平均膜厚は１０ｎｍであり、第３半導体層の平均膜厚は５ｎｍであり、第５半導体層の平均膜厚は５ｎｍであった。
第４半導体層のゲルマニウムの含有率は６０％であり、第１半導体層のゲルマニウムの含有率は４０％であり、第２半導体層のゲルマニウムの含有率は５０％であり、第３半導体層のゲルマニウムの含有率は４０％であり、第５半導体層のゲルマニウムの含有率は３０％であった。第４半導体層のバンドギャップは１．５６ｅＶであり、第１半導体層のバンドギャップは１．４９ｅＶであり、第２半導体層のバンドギャップは１．５１ｅＶであり、第３半導体層のバンドギャップは１．５６ｅＶであり、第５半導体層のバンドギャップは１．６０ｅＶであった。すなわち、第１半導体層から第５半導体層に向かうにつれて徐々にバンドギャップが大きくなっていた。それ以外は、実施例２と同様にして得られた太陽電池を比較例２とした。
【００８１】
〔太陽電池特性評価〕
実施例１と比較例１、及び実施例２と比較例２の太陽電池のそれぞれについて、ＡＭ１．５のスペクトル分布を有するソーラーシミュレーターを用いて、２５℃の下で擬似太陽光を１００ｍＷ／ｃｍ2のエネルギー密度で照射して光電変換特性の測定を行った。実施例１と比較例１の結果を表１に示し、実施例２と比較例２の結果を表２に示す。なお、表１の値は比較例１の値で規格化したものであり、表２の値は比較例２の値で規格化したものである。
【００８２】
【表１】
2017135249.tif 000003
【００８３】
【表２】
2017135249.tif 000004
【００８４】
表１から読み取れるように、実施例１の太陽電池は、広いバンドギャップをもつ第２半導体層を入れることによって、短絡電流密度（Ｊｓｃ）が減少するものの、開放電圧（Ｖｏｃ）及び曲線因子（ＦＦ）が増加し、その結果、発電効率が４パーセントも増加した。
この結果から、実施例１の太陽電池では、狭いバンドギャップをもつ第１半導体層及び第３半導体層の間に広いバンドギャップをもつ第２半導体層を介在させることによって、反応場を構成する半導体層が第２半導体層によって分割され、分轄された半導体層がそれぞれ薄くなる。そのため、それぞれの膜中での欠陥の発生が抑制され、比較例に対して曲線因子（ＦＦ）が増加したと考えられる。
【００８５】
表２から読み取れるように、実施例２の太陽電池は、狭いバンドギャップをもつ第１半導体層を広いバンドギャップをもつ第４半導体層及び第５半導体層で挟んだ比較例２の太陽電池に比べて、開放電圧（Ｖｏｃ）がわずかに減少したものの、短絡電流密度（Ｊｓｃ）及び曲線因子（ＦＦ）が増加し、その結果、発電効率が３パーセントも増加した。この結果から、広いバンドギャップをもつ半導体層と狭いバンドギャップをもつ半導体層を交互に積層することで、広いバンドギャップをもつ半導体層が電子輸送層として機能したと考えられる。そのため、実施例２の太陽電池では、開放電圧（Ｖｏｃ）及び曲線因子（ＦＦ）を高く維持した状態で、短絡電流密度（Ｊｓｃ）が向上し、発電効率が向上したと考えられる。
【００８６】
以上の結果から、広いバンドギャップをもつ半導体層を狭いバンドギャップをもつ半導体層で挟むことによって曲線因子が増加し、発電効率を向上できることがわかった。
【符号の説明】
【００８７】
１  太陽電池
５  トップセル（第２光電変換ユニット）
６  ミドルセル（第１光電変換ユニット）
７  ボトムセル（第３光電変換ユニット）
１０  第１電極層
１１  光電変換部
１２  第２電極層
２５  ｐ型非晶質半導体層（ｐ型半導体層）
２６  ｉ型非晶質半導体層（ｉ型半導体層）
２７  ｎ型結晶質半導体層（ｎ型半導体層）
５０  第１ワイド半導体層（第４半導体層）
５１  第１ナロー半導体層（第１半導体層）
５２  第２ワイド半導体層（第２半導体層）
５３  第２ナロー半導体層（第３半導体層）
５４  第３ワイド半導体層（第５半導体層）
５５  積層ユニット
【図１】
2017135249.tif 000005
【図２】
2017135249.tif 000006
【図３】
2017135249.tif 000007