(57)【要約】【課題】ＰＷＭゲート信号生成時に禁止帯を設ける場合、零相オフセットによってはキャリア信号の１．５周期以上スイッチングが発生しない期間がある。【解決手段】三相の電圧指令うち１相以上の電圧指令が前記禁止帯内に存在したとき、三相全ての電圧指令が禁止帯外に脱出する最小の零相オフセット量を演算し、且つ算出された零相オフセットは前記電圧レベル領域の境界に対し正か負かの符号を判定し、電圧指令更新の周期毎に正→負→正、若しくは負→正→負へと周期毎の変化を禁止する。また、その禁止において三相全ての電圧指令が禁止帯内に存在しない状態から、三相のうち１相以上の電圧指令が前記禁止帯内に存在したときに判定された符号を、三相全ての電圧指令が禁止帯内に存在しなくなるまで保持し、その間の零相オフセット量の演算は保持された正または負の符号を用いて行う。【選択図】  図１
2017135764.tif 000002
【特許請求の範囲】
【請求項１】
複数のセルインバータの交流端子を直列に接続して単相マルチレベルインバータを構成し、さらにそれらをスター結線して三相のマルチレベルインバータを構成し、三相各相の出力波形の電圧指令とキャリア信号との振幅比較により生成されたＰＷＭゲート信号で出力波形を制御するものであって、電圧レベル領域の境界に禁止帯を設け、電圧指令が禁止帯内に入ったとき零相オフセット量を加算してＰＷＭゲート信号を生成する方法において、
三相の電圧指令のうち１相以上の電圧指令が前記禁止帯内に存在したとき、三相全ての電圧指令が禁止帯外に脱出する最小の零相オフセット量を演算し、且つ算出された零相オフセットは前記電圧レベル領域の境界に対し正か負かの符号判定し、
判定符号の正・負が、電圧指令更新の周期毎に正→負→正、若しくは負→正→負への周期毎の変化を禁止した零相オフセット符号で各相の電圧指令を補正し、ＰＷＭゲート信号を生成したことを特徴とした三相マルチレベルインバータのＰＷＭ制御方法。
【請求項２】
前記三相の零相オフセットの符号が、三相全ての電圧指令が禁止帯内に存在しない状態から、三相のうち１相以上の電圧指令が前記禁止帯内に存在したときに判定された符号を、三相全ての電圧指令が禁止帯内に存在しなくなるまで保持し、その間の零相オフセット量の演算は保持された正または負の符号を用いて行うことを特徴とした請求項１記載の三相マルチレベルインバータのＰＷＭ制御方法。
【請求項３】
前記三相の電圧指令のうち１相以上の電圧指令が前記禁止帯内に存在したとき、三相全ての電圧指令が禁止帯外に脱出する最小の零相オフセット量を演算し、
零相オフセットの正または負の符号は、電圧指令更新周期で２周期連続で符号が変わるのを禁止してＰＷＭゲート信号を生成したことを特徴とした請求項１記載の三相マルチレベルインバータのＰＷＭ制御方法。
【請求項４】
複数のセルインバータの交流端子を直列に接続して単相マルチレベルインバータを構成し、さらにそれらをスター結線して三相のマルチレベルインバータを構成し、三相各相の出力波形の電圧指令とキャリア信号との振幅比較により生成されたＰＷＭゲート信号で出力波形を制御するものであって、電圧レベル領域の境界に禁止帯を設け、電圧指令が禁止帯内に入ったとき零相オフセット量を加算してＰＷＭゲート信号を生成する装置において、
三相各相の電圧指令更新において１相以上の電圧指令が前記禁止帯に入ったとき、前記電圧レベル領域の境界から電圧指令までの単相マルチレベルインバータ毎の最小差分を求める最小差分演算手段と、
求まった最小差分が最小差分≧０時に、前周期で補正された零相オフセットの符号正か負かを判定し、補正された零相オフセットの符号が正のとき各相で［電圧指令−最小差分＋禁止帯幅］の演算をし、演算結果が三相の電圧指令がともに禁止帯外に脱出したときに零相オフセットの符号を正の補正符号とする最小差分≧０時における第１の演算手段（ステップＳ8〜Ｓ11）と、
第１の演算手段で前周期での補正で零相オフセットの符号が負のときと、前記演算結果が１相以上の電圧指令が前記禁止帯内に存在したとき、前周期で補正された零相オフセットの符号は正か否かを判定し、
補正された零相オフセットの符号が負のとき各相で［電圧指令−最小差分−禁止帯幅］演算をし、演算結果が三相の電圧指令がともに禁止帯外に脱出したときに零相オフセットの符号を負の補正符号にする最小差分≧０時における第２の演算手段（ステップＳ12〜Ｓ15）と、
前記最小差分演算手段で求めた最小差分が最小差分＜０時に前周期で補正された零相オフセットの符号は正か負かを判定し、補正された零相オフセットの符号が負のとき各相で［電圧指令−最小差分−禁止帯幅］演算をし、演算結果の三相電圧指令がともに禁止帯外に脱出したときに零相オフセットの符号に負の補正符号とする最小差分＜０時における第１の演算手段（ステップＳ16〜Ｓ19）と、
最小差分＜０時における第１の演算手段で前周期での補正が零相オフセットの符号が正のときと、演算結果で１相以上の電圧指令が前記禁止帯内に存在したとき、前周期で補正された零相オフセットの符号は負か否かを判定し、補正された零相オフセットの符号が正のとき各相で［電圧指令−最小差分＋禁止帯幅］演算をし、演算結果の三相の電圧指令がともに禁止帯外に脱出したときに零相オフセットの符号を正の補正符号にする最小差分＜０時における第２の演算手段（ステップＳ20〜Ｓ23）と、
を備えたことを特徴とする三相マルチレベルインバータのＰＷＭ制御装置。
【請求項５】
複数のセルインバータの交流端子を直列に接続して単相マルチレベルインバータを構成し、さらにそれらをスター結線して三相のマルチレベルインバータを構成し、三相各相の出力波形の電圧指令とキャリア信号との振幅比較により生成されたＰＷＭゲート信号で出力波形を制御するものであって、電圧レベル領域の境界に禁止帯を設け、電圧指令が禁止帯内に入ったとき零相オフセット量を加算してＰＷＭゲート信号を生成する装置において、
三相各相の電圧指令更新において１相以上の電圧指令が前記禁止帯に入ったとき、前記電圧レベル領域の境界から電圧指令までの単相マルチレベルインバータ毎の最小差分を求める最小差分演算手段と、
求まった最小差分が最小差分≧０時に、前回の零相オフセットの符号が負で前々回の符号を正とする条件Ａであるか否かを判定し、条件Ａ以外のとき各相で［電圧指令−最小差分＋禁止帯幅］演算をし、演算結果で三相の電圧指令がともに禁止帯外に脱出したときに零相オフセットの符号を正の補正符号にする最小差分≧０時における第３の演算手段（ステップＳ41〜Ｓ44）と、
第３の演算手段での判定が条件Ａのときと、前記演算結果で１相以上の電圧指令が前記禁止帯内に存在したとき、前回符号が正で前々回符号を負とする条件Ｂであるか否かを判定し、条件Ｂ以外のとき各相で［電圧指令−最小差分−禁止帯幅］演算をし、演算結果で三相の電圧指令がともに禁止帯外に脱出したときに零相オフセットの符号を負の補正符号にする最小差分≧０時における第４の演算手段（ステップＳ45〜Ｓ48）と、
前記最小差分演算手段での符号判定で求まった最小差分が最小差分＜０時に、前記零相オフセットの符号は条件Ｂであるか否かを判定し、条件Ｂ以外のとき各相で［電圧指令−最小差分−禁止帯幅］演算をし、演算結果が三相の電圧指令がともに禁止帯外に脱出したときに零相オフセットの符号を負の補正符号にする最小差分＜０時における第３の演算手段（ステップＳ49〜Ｓ52）と、
第３の演算手段での判定が条件Ｂのときと、前記演算結果が１相以上の電圧指令が前記禁止帯内に存在したとき、前記条件Ａであるか否かを判定し、条件Ａ以外のとき各相で［電圧指令−最小差分＋禁止帯幅］演算をし、演算結果が三相の電圧指令がともに禁止帯外に脱出したときに零相オフセットの符号を正の補正符号にする最小差分＜０時における第４の演算手段（ステップＳ53〜Ｓ56）と、を備えたことを特徴とする三相マルチレベルインバータのＰＷＭ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、三相マルチレベルインバータのＰＷＭ制御方法と制御装置に係わり、特に出力電圧レベルスキップを防止するＰＷＭ制御に関するものである。
【背景技術】
【０００２】
インバータの出力電圧を高圧化し、またインバータの出力電圧の高調波を低減する方法として、図６の回路構成で示したように、複数の単相インバータ（以下セルインバータという）の交流端子を直列（図６では２段）に接続して単相マルチレベルインバータを構成し、さらにそれらを出力端中性点Ｏにて３台の単相マルチレベルインバータをスター結線することで三相のマルチレベルインバータを構成する回路が知られている。このマルチレベルインバータの出力端子Ｕ，Ｖ，Ｗに所望のマルチレベル交流電圧を出力するために、各セルインバータを駆動する制御信号の生成方法として、キャリア信号と電圧指令との比較を行う種々のＰＷＭ制御方式（セルインバータ内のスイッチング素子をオン・オフさせるＰＷＭゲート信号を生成する方式）が提案されている。なお、図６でＱ1〜Q８はスイッチング素子、Ｅdは直流電源、Ｃ1，Ｃ2はコンデンサである。
【０００３】
特許文献１では、三相を構成する単相マルチレベルインバータに対して、同一位相の三角波キャリア信号を用い、また、各セルインバータに対し、三角波キャリア信号を用いたＰＷＭ制御によってスイッチングを行うセルインバータを電圧指令値の周期より短い周期で切り替えるように制御している。この方法は、運転モードによっては、スイッチング動作を行うセルインバータとスイッチング動作を行わないセルインバータが、単相マルチレベルインバータに混在する。スイッチング動作を行うセルインバータを電圧指令値の周期内で均等に選択し、各セルインバータの発生損失を均等化させている。
【０００４】
特許文献２では、三相を構成する単相マルチレベルインバータに対して、同一位相の三角波キャリア信号を用い、また、三角波キャリア信号と電圧指令との比較により得られたＰＷＭパルス信号を、各セルインバータが均等に動作するようにパルスを再構築・再分配するように制御している。
【０００５】
これらに記載の技術は、三相を構成する単相マルチレベルインバータに対して、同一位相の三角波キャリア信号を用いることで、セルインバータの直流電圧の２倍、すなわちセルインバータの電圧を１レベルとすると、出力線間電圧波形に２レベル以上の電圧変化が発生しないようにしている。これにより、インバータ出力の線間電圧に発生する高調波を低減し、さらに電動機を接続した際に生じる大きな電圧変化による電動機巻線への絶縁劣化への影響を低減することが出来るとしている。
【０００６】
特許文献３では、各相のマルチレベルインバータを構成するセルインバータ毎に位相を均等にずらし、かつ電圧指令の最大値と同じ大きさの三角波キャリア信号を用い、さらに電圧指令値の大きさに従って全ての位相を進ませたり遅らせたりすることで、インバータ出力の線間電圧の２レベル以上の電圧変化を防止し、また各セルインバータの動作を均等化している。
【０００７】
特許文献３には、さらに各セルインバータ直流電圧源が、インバータアームのスイッチング素子の同時オン動作により短絡することを防止するためにゲート信号に加えられるデッドタイムによって、線間電圧に発生する２レベル以上の電圧変化、もしくは短絡時間に総計して２レベル以上電圧変化することを回避する方法も記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第３３１６８０１
【特許文献２】特許第４０９６５０２
【特許文献３】特許第４６６５６０２
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献３では、セルインバータのゲート電圧に設けるデッドタイムによる線間電圧の２レベル以上の電圧変化を防ぐ方法として、電圧指令に対する禁止帯の設定と三相の電圧指令が禁止帯外になる最小の零相電圧オフセット量を加え、その操作手順として特許文献３の図２２で示すようなアルゴリズムで行っている。
【００１０】
また、禁止帯回避の手法を採用しながら２段変化の防止を可能としているが、キャリア信号の半周期毎に電圧指令を更新すると、その間にスイッチングする相としない相ができて零相変調が成り立たず、電圧アンバランスが生じるのを防止するために、基本波電圧指令信号の更新タイミングをキャリア信号の１周期に１回とすることで電圧アンバランスを防止している。
【００１１】
一方、電圧指令の変化率制限、禁止帯処理、電圧指令の更新タイミングをキャリア信号の１／２周期とした場合、電圧指令の電圧レベル領域が変化すると、最大でキャリア信号の１．５周期分で電圧パルスが発生せず、したがって、スイッチングしない期間が発生する。さらに、三相の零相オフセットによっては、キャリア信号の１．５周期よりもさらに長い期間に亘ってスイッチングが発生しなくなる可能性がある。その例を図５を用いて説明する。
【００１２】
図５（ａ）はある１相（ここではＵ相と定義する）の電圧指令、および電圧指令と関係する２つの三角波状のキャリア信号ＣAU，ＣBU、および電圧指令が存在する電圧レベル領域ＡU，ＢUを示している。また、図５（ｂ）はもう一つの相（ここではＶ相と定義する）の電圧指令、および電圧指令と関係する２つのキャリア信号ＣAV，ＣBV、および電圧指令が存在する電圧レベル領域ＡV，ＢVを示している。ｂは電圧レベル領域の境界である。なお、Ｗ相の電圧指令およびキャリア信号については、禁止帯Ｐb並びにオフセット処理に関係ない電圧指令にいると仮定して省略している。
【００１３】
各相の電圧指令は、キャリア信号の半周期に１回更新される。そして、キャリア信号の頂点部分に電圧指令が来ないように、キャリア信号の頂点から設定するデッドタイムの長さ、およびキャリア信号の傾きから計算された特定の時間進んだタイミングＲtで更新している。これら電圧指令は、それぞれ破線で示す補正前のＵ相電圧指令Ｕrf、Ｖ相電圧指令Ｖrfとして示している。また、破線で示した補正前の電圧指令に対し、禁止帯を回避する零相オフセットＯsの加算および変化率の制限を与えた補正後の信号を、Ｕ相電圧指令Urb、Ｖ相電圧指令Ｖrbとして太線で示し、また、各キャリア信号の半周期毎を区切りとして、期間Ｔ１〜Ｔ６までの６つの領域を示している。
【００１４】
ここで、補正前のＵ相電圧指令Ｕrfに注目すると、Ｕ相電圧指令Ｕrfは期間Ｔ２〜Ｔ４においては禁止帯Ｐbの中に存在している。そして、それらを禁止帯外に脱出するように零相オフセットＯsが加えられている。Ｔ２，Ｔ３の期間では、補正前のＵ相電圧指令Ｕrfのみが禁止帯Ｐb内に存在しており、零相オフセットＯsは、Ｕ相電圧指令が禁止帯Ｐbの外に脱出し、かつＶ相電圧指令が禁止帯内に進入しない最小の零相オフセット量および符号（正負）が選択されている。このＴ２，Ｔ３期間では、Ｕ相電圧指令は禁止帯外に脱出する最小の零相オフセット量および符号を選択しても、Ｖ相電圧指令が禁止帯内に進入することが無いため、結果としてＵ相のみを考慮した零相オフセットと同じになる。
【００１５】
Ｔ４の期間では、補正前のＵ相電圧指令Ｕrf、Ｖ相電圧指令Ｖrfの量とも禁止帯内に存在している。Ｕ相電圧指令が禁止帯外に脱出する最小の零相オフセット量（符号は正）を両者に加えると、Ｖ相電圧指令Ｖrbが禁止帯内となってしまう。同様にＶ相電圧指令が禁止帯外に脱出する最小の零相オフセット量（符号は負）を両者に加えると、Ｕ相電圧指令Urbは禁止帯内となってしまう。したがって、Ｕ相，Ｖ相とも電圧指令が禁止帯外に脱出し、かつ量が最小になる負方向の零相オフセットが選択されている。
【００１６】
補正後のＵ相電圧指令Urbに着目する。電圧指令は期間Ｔ２の時点ｔAにおいて、キャリア信号ＣBUと交差する。次にキャリア信号と交差するのは、期間Ｔ６のｔB時点においてキャリア信号ＣAUとの交差である。したがって、略キャリア信号の２周期半交差せず、その間パルスを発生しない。すなわち、この間の電圧指令の変化は一切出力に反映されない。また、一切当該相のセルインバータのスイッチングも発生しない。
【００１７】
長期間スイッチングが発生しない期間があることは、インバータの出力電圧・出力電流の高調波やリプルを増大させ、負荷に影響を与えるという問題があった。また、セルインバータとして、図７（ｂ），図７（ｃ）で示すインバータのように、中性点クランプ型やフライングキャパシタ型のマルチレベルインバータを適用した場合、当該インバータの直流電圧（図７（ｂ）で示すインバータではコンデンサＣ１およびＣ２の印加電圧、図７（ｃ）で示すインバータではコンデンサＣ１およびＦＣの印加電圧の充放電制御は、その当該インバータのスイッチング素子のスイッチング動作の度に実施されるが、その際、スイッチング動作の間隔が長いほど、直流電圧の変動幅が大きくなる。
【００１８】
したがって、長時間スイッチングが発生しない期間があることによって、図７（ｂ），図７（ｃ）で示すセルインバータのコンデンサ容量を大きくしなければならず、セルインバータによって構成される三相マルチレベルインバータのコストやサイズを増大させるという問題があった。
【００１９】
本発明が目的とするところは、電圧指令の更新タイミングをキャリア信号の１／２周期とした場合でも、各相共通に加算する零相オフセットによって、ある相のスイッチングが発生しない時間を、一定の時間以下に制限する三相マルチレベルインバータのＰＷＭ制御方法と制御装置を提供することにある。
【課題を解決するための手段】
【００２０】
本発明のＰＷＭ制御方法は、複数のセルインバータの交流端子を直列に接続して単相マルチレベルインバータを構成し、さらにそれらをスター結線して三相のマルチレベルインバータを構成し、三相各相の出力波形の電圧指令とキャリア信号のとの振幅比較により生成されたＰＷＭゲート信号で出力波形を制御するものであって、電圧レベル領域の境界に禁止帯を設け、電圧指令が禁止帯内に入ったとき零相オフセット量を加算してＰＷＭゲート信号を生成する方法において、
三相の電圧指令のうち１相以上の電圧指令が前記禁止帯内に存在したとき、三相全ての電圧指令が禁止帯外に脱出する最小の零相オフセット量を演算し、且つ算出された零相オフセットは前記電圧レベル領域の境界に対し正か負かの符号判定し、
判定符号の正・負が、電圧指令更新の周期毎に正→負→正、若しくは負→正→負への周期毎の変化を禁止した零相オフセット符号で各相の電圧指令を補正し、ＰＷＭゲート信号を生成したことを特徴としたものである。
【００２１】
本発明のＰＷＭ制御方法による三相の零相オフセットの符号は、三相全ての電圧指令が禁止帯内に存在しない状態から、三相のうち１相以上の電圧指令が前記禁止帯内に存在したときに判定された符号を、三相全ての電圧指令が禁止帯内に存在しなくなるまで保持し、その間の零相オフセット量の演算は保持された正または負の符号を用いて行うことを特徴としたものである。
【００２２】
また、本発明のＰＷＭ制御方法では、三相の電圧指令のうち１相以上の電圧指令が前記禁止帯内に存在したとき、三相全ての電圧指令が禁止帯外に脱出する最小の零相オフセット量を演算し、
零相オフセットの正または負の符号は、電圧指令更新周期で２周期連続で符号が変わるのを禁止してＰＷＭゲート信号を生成したことを特徴としたものである。
【００２３】
本発明のＰＷＭ制御装置は、複数のセルインバータの交流端子を直列に接続して単相マルチレベルインバータを構成し、さらにそれらをスター結線して三相のマルチレベルインバータを構成し、三相各相の出力波形の電圧指令とキャリア信号のとの振幅比較により生成されたＰＷＭゲート信号で出力波形を制御するものであって、電圧レベル領域の境界に禁止帯を設け、電圧指令が禁止帯内に入ったとき零相オフセット量を加算してＰＷＭゲート信号を生成する装置において、
三相各相の電圧指令更新において１相以上の電圧指令が前記禁止帯に入ったとき、前記電圧レベル領域の境界から電圧指令までの単相マルチレベルインバータ毎の最小差分を求める最小差分演算手段と、
求まった最小差分が最小差分≧０時に、前周期で補正された零相オフセットの符号は正か負かを判定し、補正された零相オフセットの符号が正のとき各相で［電圧指令−最小差分＋禁止帯幅］を演算し、演算結果が三相の電圧指令がともに禁止帯外に脱出したときに零相オフセットの符号に正の補正符号とする最小差分≧０時における第１の演算手段（ステップＳ8〜Ｓ11）と、
第１の演算手段で前周期での補正が零相オフセットの符号が負のときと、前記演算結果が１相以上の電圧指令が前記禁止帯内に存在したとき、前周期で補正された零相オフセットの符号の正か否かを判定し、
補正された零相オフセットの符号が負のとき各相で［電圧指令−最小差分−禁止帯幅］の演算をし、演算結果が３相の電圧指令がともに禁止帯外に脱出したときに零相オフセットの符号を負の補正符号にする最小差分≧０時における第２の演算手段（ステップＳ12〜Ｓ15）と、
前記最小差分演算手段で求めた最小差分が最小差分＜０時に前周期で補正された零相オフセットの符号は正か負かを判定し、補正された零相オフセットの符号が負のとき各相で［電圧指令−最小差分−禁止帯幅］の演算をし、演算結果が三相の電圧指令がともに禁止帯外に脱出したときに零相オフセットの符号に負の補正符号とする最小差分＜０時における第１の演算手段（ステップＳ16〜Ｓ19）と、
最小差分＜０時における第１の演算手段で前周期での補正が零相オフセットの符号が正のときと、演算結果で１相以上の電圧指令が前記禁止帯内に存在したとき、前周期で補正された零相オフセットの符号は負か否かを判定し、補正された零相オフセットの符号が正のとき各相で［電圧指令−最小差分＋禁止帯幅］の演算をし、演算結果が三相の電圧指令がともに禁止帯外に脱出したときに零相オフセットの符号を正の補正符号にする最小差分＜０時における第２の演算手段（ステップＳ20〜Ｓ23）と、
を備えたことを特徴としたものである。
【００２４】
また、本発明のＰＷＭ制御装置では、複数のセルインバータの交流端子を直列に接続して単相マルチレベルインバータを構成し、さらにそれらをスター結線して三相のマルチレベルインバータを構成し、三相各相の出力波形の電圧指令とキャリア信号との振幅比較により生成されたＰＷＭゲート信号で出力波形を制御するものであって、電圧レベル領域の境界に禁止帯を設け、電圧指令が禁止帯内に入ったとき零相オフセット量を加算してＰＷＭゲート信号を生成する装置において、
三相各相の電圧指令更新において１相以上の電圧指令が前記禁止帯に入ったとき、前記電圧レベル領域の境界から電圧指令までの単相マルチレベルインバータ毎の最小差分を求める最小差分演算手段と、
求まった最小差分が最小差分≧０時に、前回の零相オフセットの符号が負で前々回の符号を正とする条件Ａであるか否かを判定し、条件Ａ以外のとき各相で［電圧指令−最小差分＋禁止帯幅］演算をし、演算結果で三相の電圧指令がともに禁止帯外に脱出したときに零相オフセットの符号を正の補正符号にする最小差分≧０時における第３の演算手段（ステップＳ41〜Ｓ44）と、
第３の演算手段での判定が条件Ａのときと、前記演算結果で１相以上の電圧指令が前記禁止帯内に存在したとき、前回符号が正で前々回符号を負とする条件Ｂであるか否かを判定し、条件Ｂ以外のとき各相で［電圧指令−最小差分−禁止帯幅］演算をし、演算結果で三相の電圧指令がともに禁止帯外に脱出したときに零相オフセットの符号を負の補正符号にする最小差分≧０時における第４の演算手段（ステップＳ45〜Ｓ48）と、
前記最小差分演算手段での符号判定で求まった最小差分が最小差分＜０時に、前記零相オフセットの符号は条件Ｂであるか否かを判定し、条件Ｂ以外のとき各相で［電圧指令−最小差分−禁止帯幅］演算をし、演算結果が三相の電圧指令がともに禁止帯外に脱出したときに零相オフセットの符号を負の補正符号にする最小差分＜０時における第３の演算手段（ステップＳ49〜Ｓ52）と、
第３の演算手段での判定が条件Ｂのときと、前記演算結果が１相以上の電圧指令が前記禁止帯内に存在したとき、前記条件Ａであるか否かを判定し、条件Ａ以外のとき各相で［電圧指令−最小差分＋禁止帯幅］演算をし、演算結果が三相の電圧指令がともに禁止帯外に脱出したときに零相オフセットの符号を正の補正符号にする最小差分＜０時における第４の演算手段（ステップＳ53〜Ｓ56）と、を備えたことを特徴としたものである。
【発明の効果】
【００２５】
以上のとおり、本発明によれば、スイッチングの発生しない期間の最大が、電圧レベルの変化によって通常時に発生し得る１．５周期以下に制限されることにより、２レベル以上の電圧変化を防止すると共に、パルスの減少（スイッチングをしない期間の増長）による出力電圧・電流の高調波、リプルの減少ができる。
また、図７で示したセルインバータの何れのものを使用しても、接続されるコンデンサの充放電制御は、当該セルインバータのスイッチング素子のスイッチング動作の度に実施され、スイッチング動作の間隔が短いほど直流電圧の変動幅を低減できる。
また、スイッチングの発生しない期間を抑制できることで直流電圧の変動幅が低減でき、これにより、セルインバータに接続される各コンデンサ容量を小さくでき、複数のセルインバータによって構成される三相マルチレベルインバータのコストやサイズを低減することが可能となる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態を示す零相オフセット加算時の波系図。
【図２】本発明の電圧指令補正のアルゴリズム。
【図３】本発明の他の実施形態を示す零相オフセット加算時の波系図。
【図４】本発明の電圧指令補正のアルゴリズム。
【図５】従来の零相オフセット加算時の波系図。
【図６】直列多重のマルチレベルインバータの回路構成図。
【図７】セルインバータ例の構成図。
【発明を実施するための形態】
【００２７】
本発明は、三相の電圧指令うち１相以上の電圧指令が前記禁止帯内に存在したとき、三相全ての電圧指令が禁止帯外に脱出する最小の零相オフセット量を演算し、且つ算出された零相オフセットは前記電圧レベル領域の境界に対し正・負の符号を判定する。判定符号の正または負が、電圧指令更新時の周期毎に正→負→正、若しくは負→正→負への周期毎の変化を禁止した零相オフセット符号でＰＷＭゲート信号を生成する。以下図に基づいて説明する。
【実施例１】
【００２８】
図１は、第１の実施例による線間電圧２レベル以上の電圧変化を防止するための制御方法による波系図を示したもので、図５と同一若しくは相当する部分に同一符合を付している。
【００２９】
図１（ａ），（ｂ）において、補正前のＵ相電圧指令ＵrfおよびＶ相電圧指令Ｖrfは期間Ｔ1での電圧指令更新時Ｒt前には共に禁止帯Ｐb外にある。期間Ｔ1での電圧指令更新Ｒt後にはＵ相電圧指令Ｕrfが禁止帯Ｐb内に入っている。三相のうち１相でも禁止帯Ｐb内に存在すると、三相全てが禁止帯Ｐb外に脱出する最小の零相オフセット量およびその零相オフセットの符号が境界ｂ点に対して正か負かの符号を計算し、三相全て電圧指令に加算することで補正された電圧指令，例えばＵ相電圧指令Urbを作成する。
【００３０】
ただし、零相オフセットの符号は、例えば図１の期間Ｔ1のように三相全ての電圧指令が禁止帯Ｐb内に存在しない状態から、三相のうち１相以上の電圧指令が禁止帯Ｐb内に存在する状態になった際に計算により求めた正または負の符号を、三相全ての電圧指令が禁止帯Ｐb内に存在しなくなるまで保持する。図１では、期間Ｔ2〜Ｔ4の３期間が符号負を選択して保持し、零相オフセットＯsの計算は保持された負の符号を用いてＯs1，Ｏs2，Ｏs3の大小計算のみを行う。
【００３１】
すなわち、図５で示す特許文献１との相違点は、特許文献１では期間Ｔ3において零相オフセットＯsの符号は正となっているが、図１で示す本発明での期間Ｔ3の符号は負が選択されている。これは、期間Ｔ3において零相オフセットＯsの符号を正にすると、図１（ｂ）で示す補正後のＶ相電圧指令Ｖrbが禁止帯内に進入することになる。禁止帯内への進入防止のために期間Ｔ3で符号を負に固定したことで零相オフセットＯs2の量は大きくなるが、しかし、補正後のＵ相電圧指令Urbのスイッチングが発生しない最長期間が時刻ｔA→ｔBとなり、原理上最大であるキャリア周期の１．５周期以下となる。
【００３２】
図２はスイッチング発生をキャリア周期の１．５周期以内とするためのＰＷＭ制御のための制御フローを示したものである。
ステップＳ1で三相分の電圧指令を入力し、Ｓ2では三相分の電圧指令の何れかが禁止帯内に入っているか否かが判断される。三相分の電圧指令が全て禁止帯外にあると判断された場合には、Ｓ4で入力された電圧指令をそのまま出力すると共に、補正符号を付して出力する。
【００３３】
Ｓ2で電圧指令の何れかが禁止帯内に入っていた場合には、Ｓ3で三相分それぞれにおいて最も近い電圧レベル領域の境界ｂから電圧指令までの差分を計算し、Ｓ5で差分の絶対値を比較する。この比較はＳ6で三相マルチレベルインバータを構成する単相マルチレベルインバータ毎に行われ、各単相マルチレベルインバータの最小差分、第２差分および第３差分をそれぞれ求め、先ず最初にＳ7で最小差分の判定を、電圧レベル領域の境界ｂを０として最小差分の判定が行われる。
【００３４】
Ｓ7での判定結果、最小差分≧０ときにはＳ8に移って前回周期での補正符号は負であったか否かが判定される。負の場合にはＳ12に移行し、負でなかった場合にはＳ9において三相全てに対し、［電圧指令−最小差分＋禁止帯幅］の演算を行って各相それぞれの電圧指令を補正し、補正結果が全ての相で禁止帯内であるか否かがＳ10で判定される。この判定で全ての相で禁止帯外となった場合にはＳ11で符号を正に補正する。
【００３５】
Ｓ10の判定で禁止帯内の相が存在した場合には、Ｓ12に移って前回周期での補正符号は正であったか否かが判定される。判定結果が正であった場合にはＳ24に移って第２差分についての判定を行うが、前回周期での補正符号が負の場合には、Ｓ13において３相全てに対し、［電圧指令−最小差分−禁止帯幅］の演算を行って各相それぞれの電圧指令を補正する。Ｓ14での補正結果が全ての相で禁止帯内であるか否かが判定され、禁止帯内の相が存在した場合にはＳ24に移って第２差分についての判定を行う。全ての相で禁止帯外となった場合にはＳ15で符号を負に補正する。
【００３６】
一方、Ｓ7で最小差分＜０と判定されたときには、Ｓ16で前回周期での補正符号は正であったか否かが判定され、正の場合にはＳ20に移行し、正でなかった場合にはＳ17において三相全てに対し、［電圧指令−最小差分−禁止帯幅］の演算を行って各相それぞれの電圧指令を補正し、補正結果が全ての相で禁止帯内であるか否かがＳ18で判定される。この判定で全ての相で禁止帯外となった場合にはＳ19で符号を負に補正する。
【００３７】
Ｓ18の判定で禁止帯内の相が存在した場合には、Ｓ20に移って前回周期での補正符号は負であったか否かが判定される。判定結果が負であった場合にはＳ24に移って第２差分についての判定を行うが、前回周期での補正符号が正の場合には、Ｓ21において三相全てに対し、［電圧指令−最小差分＋禁止帯幅］の演算を行って各相それぞれの電圧指令を補正する。Ｓ22では補正結果が全ての相で禁止帯内であるか否かが判定され、禁止帯内の相が存在した場合にはＳ24に移って第２差分についての判定を行う。全ての相で禁止帯外となった場合にはＳ23で符号を正に補正する。
【００３８】
以下、同様にして第２差分（ステップＳ24〜Ｓ28）と第３差分（ステップＳ29〜Ｓ31）の演算が行われ、Ｓ32で補正後の三相全ての電圧指令が出力される。
なお、第２差分（ステップＳ24〜Ｓ28）と第３差分（ステップＳ29〜Ｓ31）の演算では、最小差分の演算時にあった補正結果が全ての相で禁止帯内であるか否かのステップ（Ｓ10，Ｓ14，Ｓ18，Ｓ22）は行わない。
これによって、図１で示すような零相オフセットを加算したとき、スイッチングの発生しない期間の最大が電圧レベルの変化によって通常時に発生し得る１．５周期以下に制限した電圧指令が得られる。
【００３９】
以上によって、得られた補正後の各相の電圧指令とキャリア信号とを比較することによりＰＷＭゲート信号を生成する。
【実施例２】
【００４０】
図３は第２実施例の制御方法による波形図を示したものである。この実施例は３相のうち、１相以上の電圧指令が禁止帯内に存在するとき、三相全てが禁止帯外に脱出する最小の零相オフセット量および符号（正・負）を計算することは実施例１と同じである。相違する点は、キャリア信号の半周期タイミングで発生される電圧指令更新周期において、２周期以上連続して符号が変化することを禁止し、その条件の下で零相オフセット量を計算するものである。
【００４１】
図５（ａ）において期間Ｔ2〜Ｔ4での零相オフセットの符号は、期間Ｔ2では境界ｂに対して負、期間Ｔ3では正、期間Ｔ4では負となって負→正→負と連続して正・負に変化しているが、この実施例では正・負交互の３連続変化を防止したものである。すなわち、図３（ａ）で示すように期間Ｔ2での符号は負、期間Ｔ3では正、期間Ｔ4では正となっている。これにより、補正後のＵ相電圧指令Urbのスイッチングが発生しない最長期間が時刻ｔA→ｔBとなり、原理上最大であるキャリア周期基準の１．５周期以下となる。
【００４２】
図３で示す３連続変化を回避するアルゴリズムは図４を用いて行う。図４でステップＳ7までは図２と同様であるが、Ｓ41，Ｓ49における判定において、条件Ａと条件Ｂによる判定要素が加わっている。条件Ａを、前回符号は負、前々回符号は正とし、条件Ｂを、前回符号は正、前々回符号は負としている。
【００４３】
すなわち、最小差分の符号判定の場合、Ｓ41では最小差分≧０のとき条件Ａか条件Ｂかを判定し、条件Ａの場合にはＳ45に移って条件Ｂか否かが判定される。また、Ｓ41で条件Ａ以外のときには、Ｓ42で図２に示したＳ9と同様の演算が行われ、演算結果が３相の何れかが禁止帯に入っていた場合にはＳ45で条件Ｂの判定が行われる。
【００４４】
一方、Ｓ49では最小差分＜０のとき条件Ｂか否かの判定が行われ、条件Ｂの場合にはＳ53に移って条件Ａか否かが判定される。また、Ｓ49で条件Ｂ以外のときにはＳ50で、図２で示したＳ17と同様の演算が行われ、演算結果が三相の何れかが禁止帯に入っていた場合にはＳ53で条件Ａについての判定が行われる。他は、図２で示したアルゴリズムと同様で、図４で示すアルゴリズムによって、電圧指令更新周期の連続２周期以上での符号変化を禁止する。
【００４５】
図３で示すような零相オフセットを加算したとき、スイッチングの発生しない期間の最大が電圧レベルの変化によって通常時に発生し得る１．５周期以下に制限した電圧指令が得られる。
【００４６】
以上によって、得られた補正後の各相の電圧指令とキャリア信号とを比較することによりＰＷＭゲート信号を生成する。
【符号の説明】
【００４７】
Ｑ1〜Ｑ12，Ｔ1〜Ｔ4１…  スイッチング素子
Ｃ1〜Ｃ3…  コンデンサ
Ｒt…  電圧指令更新タイミング
Ｐb…  禁止帯
Ｏs…  零相オフセット
Ｕrf…  補正前のＵ相電圧指令
Ｕrb…  補正後のＵ相電圧指令
Ｖrf…  補正前のＶ相電圧指令
Ｖrf…  補正後のＶ相電圧指令
ＣAU，ＣBU，ＣAV，ＣBV，…  キャリア信号
【図１】
2017135764.tif 000003
【図２】
2017135764.tif 000004
【図３】
2017135764.tif 000005
【図４】
2017135764.tif 000006
【図５】
2017135764.tif 000007
【図６】
2017135764.tif 000008
【図７】
2017135764.tif 000009