(57)【要約】【課題】継ぎ目の無い表示を行うことが可能な、画素数の大きい表示装置等を提供すること。【解決手段】画像処理チップ３０１、３０２は、画像データを受け付ける第１入力端子３１１、３１２と、画像データを受け付ける第２入力端子３２１、３２２と、画像データを受け付ける第３入力端子３３１、３３２と、前記第１入力端子３１１、３１２から入力された画像データを、前記第２入力端子３２１、３２２または前記第３入力端子３３１、３３２から入力された画像データを用いて変換した変換画像データを出力する第１出力端子３４１、３４２とを備える。【選択図】図２
2017173621.tif 000002
【特許請求の範囲】
【請求項１】
画像データを受け付ける第１入力端子と、
画像データを受け付ける第２入力端子と、
画像データを受け付ける第３入力端子と、
前記第１入力端子から入力された画像データを、前記第２入力端子または前記第３入力端子から入力された画像データを用いて変換した変換画像データを出力する第１出力端子と
を備える画像処理チップ。
【請求項２】
請求項１に記載の複数の画像処理チップと、
一の前記画像処理チップの前記第１入力端子または前記第２入力端子から入力された画像データを出力する第２出力端子と、他の前記画像処理チップの前記第２入力端子とを接続する第１接続部と、
前記一の画像処理チップの前記第３入力端子と、前記他の画像処理チップの前記第１入力端子または前記第３入力端子から入力された画像データを出力する第３出力端子とを接続する第２接続部と
を備える画像処理装置。
【請求項３】
画像データを受け付ける入力部と、
前記入力部が受け付けた画像データを複数の短冊画像データに分割する分割処理部と、
前記分割処理部が分割した短冊画像データを受け付ける前記第１入力端子と、前記分割処理部が分割した短冊画像データを受け付ける前記第２入力端子と、前記分割処理部が分割した短冊画像データを受け付ける前記第３入力端子と、前記第１入力端子から入力された短冊画像データを、前記第２入力端子または前記第３入力端子から入力された短冊画像データを用いて変換した変換画像データを出力する前記第１出力端子とを有する複数の請求項１に記載の画像処理チップと、
前記画像処理チップが出力した変換画像データに基づいて画像を表示する表示パネルと
を備える表示装置。
【請求項４】
請求項３に記載の表示装置と、
テレビジョン放送を受信する受信部と
を備え、
前記受信部にて受信したテレビジョン放送に基づいて、前記表示装置に画像を表示するようにしてあるテレビジョン受信機。
【請求項５】
画像データを複数の短冊に分割した短冊データのうちの第１短冊データの入力を受け付け、
前記短冊データのうちの前記第１短冊データに隣接する第２短冊データの入力を受け付け、
前記短冊データのうちの前記第２短冊データとは反対側で前記第１短冊データに隣接する第３短冊データの入力を受け付け、
前記第１短冊データを前記第２短冊データおよび前記第３短冊データを用いて変換した変換画像データと、前記第１短冊データ、前記第２短冊データまたは前記第３短冊データとをそれぞれ異なる出力端子より出力する
画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理チップ、画像処理装置、表示装置、テレビジョン受信機および画像処理方法に関する。
【背景技術】
【０００２】
４Ｋ、８Ｋ等の、画素数の多い表示装置が提案されている。表示装置の内部では、入力された信号に対して信号処理を行い、表示パネルの特性に応じた信号を生成し、表示パネルに出力する。
【０００３】
外部から入力された画像信号を複数の短冊に分割し、それぞれの短冊ごとに信号処理を行う表示装置が提案されている（特許文献１）。固体撮像素子が取得した電荷信号を複数のＡ／Ｄ（Analog／Digital）変換器により変換した後に、シリアル通信方式で画像処理部に転送する画像処理装置が提案されている（特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２０２８５２号公報
【特許文献２】特開２００５−２４４７０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
表示装置内部における信号処理の過程で、ＭＥＭＣ（Motion Estimation Motion Compensation）処理を行うことにより、なめらかな動きの画像を表示することが可能である。しかし、特許文献１に開示された表示装置では、たとえば短冊をまたぐ動きを含む画像の表示が不自然なるために、画像に継ぎ目があるように見える場合がある。特許文献２に開示された画像処理装置では、転送されたデータを１個の画像処理部で処理するため、たとえば８Ｋ等の画素数の大きい表示装置に使用することは困難である。
【０００６】
一つの側面では、継ぎ目の無い表示を行うことが可能な、画素数の大きい表示装置等を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明にかかる画像処理チップは、画像データを受け付ける第１入力端子と、画像データを受け付ける第２入力端子と、画像データを受け付ける第３入力端子と、前記第１入力端子から入力された画像データを、前記第２入力端子または前記第３入力端子から入力された画像データを用いて変換した変換画像データを出力する第１出力端子とを備える。
【０００８】
本発明にかかる画像処理装置は、複数の画像処理チップと、一の前記画像処理チップの前記第１入力端子または前記第２入力端子から入力された画像データを出力する第２出力端子と、他の前記画像処理チップの前記第２入力端子とを接続する第１接続部と、前記一の画像処理チップの前記第３入力端子と、前記他の画像処理チップの前記第１入力端子または前記第３入力端子から入力された画像データを出力する第３出力端子とを接続する第２接続部とを備える。
【０００９】
本発明にかかる表示装置は、画像データを受け付ける入力部と、前記入力部が受け付けた画像データを複数の短冊画像データに分割する分割処理部と、前記分割処理部が分割した短冊画像データを受け付ける第１入力端子と、前記分割処理部が分割した短冊画像データを受け付ける第２入力端子と、前記分割処理部が分割した短冊画像データを受け付ける第３入力端子と、前記第１入力端子から入力された短冊画像データを、前記第２入力端子または前記第３入力端子から入力された短冊画像データを用いて変換した変換画像データを出力する第１出力端子とを有する複数の画像処理チップと、前記画像処理チップが出力した変換画像データに基づいて画像を表示する表示パネルとを備える。
【００１０】
本発明にかかるテレビジョン受信機は、上述に記載の表示装置と、テレビジョン放送を受信する受信部とを備え、前記受信部にて受信したテレビジョン放送に基づいて、前記表示装置に映像を表示するようにしてある。
【００１１】
本発明にかかる画像処理方法は、画像データを複数の短冊に分割した短冊データのうちの第１短冊データの入力を受け付け、前記短冊データのうちの前記第１短冊データに隣接する第２短冊データの入力を受け付け、前記短冊データのうちの前記第２短冊データとは反対側で前記第１短冊データに隣接する第３短冊データの入力を受け付け、前記第１短冊データを前記第２短冊データおよび前記第３短冊データを用いて変換した変換画像データと、前記第１短冊データ、前記第２短冊データまたは前記第３短冊データとをそれぞれ異なる出力端子より出力する。
【発明の効果】
【００１２】
継ぎ目の無い表示を行うことが可能な、画素数の大きい表示装置等を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】表示装置の外観斜視図である。
【図２】表示装置の構成を示す説明図である。
【図３】画像処理チップの構成を示す説明図である。
【図４】分割処理チップおよび短冊処理部の動作を示す説明図である。
【図５】実施の形態２の表示装置の構成を示す説明図である。
【図６】実施の形態３の表示装置の構成を示す説明図である。
【図７】実施の形態４の画像処理チップの構成を示す説明図である。
【発明を実施するための形態】
【００１４】
［実施の形態１］
図１は、表示装置１０の外観斜視図である。表示装置１０は、前面に画像を表示する表示パネル１１を備える。表示装置１０の内部に、入力基板１５および制御基板２０が配置されている。
【００１５】
図２は、表示装置１０の構成を示す説明図である。入力基板１５は、４Ｋ端子１６および８Ｋ端子１７を備える。入力基板１５は、入力部の一例である。表示パネル１１は、パネル入力端子１２を備える。制御基板２０は、４Ｋ処理チップ２１、分割処理チップ４０、短冊処理部２８および駆動制御チップ２３を備える。短冊処理部２８は、第１画像処理チップ３０１、第２画像処理チップ３０２を備える。各チップはＩＣ（Integrated Circuit）である。制御基板２０は、画像処理装置の一例である。
【００１６】
分割処理チップ４０は、Ａ短冊出力端子４１、Ｂ短冊出力端子４２、Ｃ短冊出力端子４３、Ｄ短冊出力端子４４、４Ｋ入力端子４８および８Ｋ入力端子４９を備える。分割処理チップ４０は、分割処理部の一例である。
【００１７】
第１画像処理チップ３０１および第２画像処理チップ３０２は、画像処理チップ３０（図３参照）と同じＩＣである。画像処理チップ３０については後述する。駆動制御チップ２３は、駆動入力端子２４および駆動出力端子２５を備える。各チップ間の接続については後述する。
【００１８】
図３は、画像処理チップ３０の構成を示す説明図である。画像処理チップ３０は、第１入力端子３１、第２入力端子３２、第３入力端子３３、第１出力端子３４、第２出力端子３５および第３出力端子３６を有する。
【００１９】
画像処理チップ３０の各端子が入出力可能な画像データの量について説明する。以後の説明では、横方向に９６０画素、縦方向に１０８０画素の画面を１Ｋ１Ｋと記載する。したがって、横方向に１９２０画素、縦方向に４３２０画素の画面は、２Ｋ４Ｋと記載する。
【００２０】
１Ｋ１Ｋの画像を６０Ｈｚのフレームレートで入出力する場合の画像データ量を１レーンと記載する。ここでレーンは、画像データを入出力する際に必要な端子組数の目安を意味する。画像データを差動信号により入出力する際には、１組の端子は２本の端子により構成される。図３においては、画素数およびフレームレートの後の括弧内にレーン数を示す。
【００２１】
第１入力端子３１は、２Ｋ４Ｋの画像を６０Ｈｚのフレームレートで受け付けることができる。第１入力端子３１は、４Ｋ２Ｋの画像を６０Ｈｚのフレームレートで入力することも可能である。この場合の４Ｋ２Ｋは、たとえば横方向に３８４０画素、縦方向に２１６０画素であることを意味する。
【００２２】
第２入力端子３２および第３入力端子３３は、２Ｋ４Ｋの画像を６０Ｈｚのフレームレートで受け付けることができる。すなわち第１入力端子３１、第２入力端子３２および第３入力端子３３は８レーンの入力データを受け付けることができる。したがって、第１入力端子３１、第２入力端子３２および第３入力端子３３はそれぞれ８組の画像入力端子を備える。
【００２３】
第１出力端子３４は、２Ｋ４Ｋまたは４Ｋ２Ｋの画像を１２０Ｈｚのフレームレートで出力することができる。第１出力端子３４は、４Ｋ４Ｋの画像を６０Ｈｚのフレームレートで出力することもできる。この場合の４Ｋ４Ｋは、たとえば横方向に３８４０画素、縦方向に４３２０画素であることを意味する。すなわち第１出力端子３４は１６レーンの出力データを出力することができる。したがって、第１出力端子３４は１６組の画像出力端子を備える。
【００２４】
第２出力端子３５および第３出力端子３６は、２Ｋ４Ｋの画像を６０Ｈｚのフレームレートで出力することができる。すなわち第２出力端子３５および第３出力端子３６は８レーンの出力データを出力することができる。したがって、第２出力端子３５および第３出力端子３６は８組の画像出力端子を備える。
【００２５】
画像処理チップ３０の動作について説明する。画像処理チップ３０は、第１入力端子３１から入力したデータを、第２入力端子３２および第３入力端子３３より入力したデータに基づいて所定の処理により変換した結果を第１出力端子３４から出力する。
【００２６】
所定の処理は、たとえばＭＥＭＣ処理である。ＭＥＭＣ処理を行うことにより、たとえば６０Ｈｚのフレームレートの画像を補間して、１２０Ｈｚのフレームレートの画像を生成することができる。
【００２７】
また、所定の処理は、たとえば第１入力端子３１から入力したデータに第２入力端子３２から入力したデータを繋ぎ合わせる処理である。
【００２８】
画像処理チップ３０は、第１入力端子３１、第２入力端子３２および第３入力端子３３より入力したデータからいずれか一つを選択して、第２出力端子３５から出力する。同様に、画像処理チップ３０は、第１入力端子３１、第２入力端子３２および第３入力端子３３より入力したデータからいずれか一つを選択して、第３出力端子３６から出力する。画像処理チップ３０は、図示しない制御信号入力端子から入力する信号に基づいて、第２出力端子３５および第３出力端子３６から出力する信号を選択する。
【００２９】
図２に戻って説明を続ける。以後の説明では、第１画像処理チップ３０１の各入出力端子の符号は、末尾に１を付けて示す。第２画像処理チップ３０２の各入出力端子の符号は、末尾に２を付けて示す。たとえば、第１画像処理チップ３０１の第１入力端子３１は、第１入力端子３１１と記載する。
【００３０】
入力基板１５の８Ｋ端子１７は、分割処理チップ４０の８Ｋ入力端子４９に接続されている。入力基板１５の４Ｋ端子１６は、４Ｋ処理チップ２１の入力端子に接続されている。４Ｋ処理チップ２１の出力端子は、分割処理チップ４０の４Ｋ入力端子４８に接続されている。
【００３１】
Ａ短冊出力端子４１は、第２入力端子３２１に接続されている。Ｂ短冊出力端子４２は、第１入力端子３１１に接続されている。Ｃ短冊出力端子４３は、第１入力端子３１２に接続されている。Ｄ短冊出力端子４４は、第３入力端子３３２に接続されている。
【００３２】
第２出力端子３５１は、第２入力端子３２２に接続されている。第３出力端子３６２は、第３入力端子３３１に接続されている。第１出力端子３４１および第１出力端子３４２は、駆動入力端子２４に接続されている。駆動出力端子２５はパネル入力端子１２に接続されている。
【００３３】
第２出力端子３５１と第２入力端子３２２との接続部は、第１接続部の一例である。第３出力端子３６２と第３入力端子３３１との接続部は、第２接続部の一例である。
【００３４】
図４は、分割処理チップ４０および短冊処理部２８の動作を示す説明図である。図２および図４を使用して、本実施の形態の処理について説明する。
【００３５】
本実施の形態の表示装置１０は、横方向に７６８０画素、縦方向に４３２０画素の画素を有する、いわゆる８Ｋ４Ｋの表示パネル１１を備える。
【００３６】
入力基板１５は、光ディスクプレーヤ等から８Ｋ４Ｋの元データを取得する。本実施の形態においては、元データは形式的には６０Ｈｚのフレームレートを有するが、同一データのフレームが繰り返され、実質的には２４Ｈｚのフレームレートを有する画像である。具体的には、元データは映画館向けの画像データであり、このまま表示装置１０に表示する場合には、カクカクした動きの画像になる。
【００３７】
入力基板１５は、取得した８Ｋ４Ｋのデータを８Ｋ端子１７から出力する。分割処理チップ４０は、入力基板１５が出力したデータを８Ｋ入力端子４９から取得する。
【００３８】
分散処理チップ４０が取得したデータの模式図を図４Ｑに示す。以後の説明では、８Ｋ４Ｋのデータを４分の１ずつに分割し、それぞれの領域を領域Ａ、領域Ｂ、領域Ｃおよび領域Ｄと呼ぶ。各領域のサイズは、２Ｋ４Ｋである。
【００３９】
分散処理チップ４０から出力するデータの模式図を図４Ｒに示す。分散処理チップ４０は、取得したデータに、ノイズ除去、色彩調整、超解像処理等の処理を行う。分散処理チップ４０は、処理後のデータを領域Ａ、領域Ｂ、領域Ｃおよび領域Ｄの各領域に対応する４本の短冊画像データに分割し、Ａ短冊出力端子４１、Ｂ短冊出力端子４２、Ｃ短冊出力端子４３およびＤ短冊出力端子４４からそれぞれ２Ｋ４Ｋのサイズの短冊画像データを出力する。
【００４０】
分散処理チップ４０から第１画像処理チップ３０１および第２画像処理チップ３０２が取得するデータの模式図を図４Ｓに示す。Ａ短冊出力端子４１から出力した短冊画像データは、第１画像処理チップ３０１の第２入力端子３２１に入力する。Ｂ短冊出力端子４２から出力した短冊画像データは、第１画像処理チップ３０１の第１入力端子３１１に入力する。Ｃ短冊出力端子４３から出力した短冊画像データは、第２画像処理チップ３０２の第１入力端子３１２に入力する。Ｄ短冊出力端子４４から出力した短冊画像データは、第２画像処理チップ３０２の第３入力端子３３２に入力する。
【００４１】
第１画像処理チップ３０１と第２画像処理チップ３０２との間でデータ通信を行った後のデータの模式図を図４Ｔに示す。第１画像処理チップ３０１は、第１入力端子３１１から取得した領域Ｂの短冊画像データを第２出力端子３５１から出力する。第２画像処理チップ３０２は、第２入力端子３２２から領域Ｂの短冊画像データを取得する。
【００４２】
第２画像処理チップ３０２は、第１入力端子３１２から取得した領域Ｃの短冊画像データを第３出力端子３６２から出力する。第１画像処理チップ３０１は、第３入力端子３３１から領域Ｃの短冊画像データを取得する。
【００４３】
以上により、第１画像処理チップ３０１には、領域Ａ、領域Ｂおよび領域Ｃの短冊画像データが入力する。第２画像処理チップ３０２には、領域Ｂ、領域Ｃおよび領域Ｄの短冊画像データが入力する。
【００４４】
図４Ｕに、第１画像処理チップ３０１および第２画像処理チップ３０２が出力するデータの模式図を示す。第１画像処理チップ３０１は、領域Ｂの短冊画像データに対して領域Ａの短冊画像データを接続するとともに、領域Ａ、領域Ｂおよび領域Ｃの短冊画像データを用いてＭＥＭＣ処理を行い、第１出力端子３４１から領域Ａおよび領域Ｂの変換画像データを出力する。ＭＥＭＣ処理の際、第１画像処理チップ３０１は、実質的に６０Ｈｚのフレームレートになるように、各フレームのデータを補間する。さらに、第１画像処理チップ３０１は、領域Ｃの画像を領域Ｂの処理に反映させて、領域Ｂを領域Ｃに接続した場合に継ぎ目が目立たないように処理する。
【００４５】
第２画像処理チップ３０２は、領域Ｃの短冊画像データに対して領域Ｄの短冊画像データを接続するとともに、領域Ｂ、領域Ｃおよび領域Ｄの短冊画像データを用いてＭＥＭＣ処理を行い、第１出力端子３４２から領域Ｃおよび領域Ｄの変換画像データを出力する。ＭＥＭＣ処理の際、第２画像処理チップ３０２は、実質的に６０Ｈｚのフレームレートになるように、各フレームのデータを補間する。さらに、第２画像処理チップ３０２は、領域Ｂの画像を領域Ｃの処理に反映させて、領域Ｃを領域Ｂに接続した場合に継ぎ目が目立たないように処理する。
【００４６】
駆動制御チップ２３は、第１出力端子３４１および第１出力端子３４２から出力されたデータを２個の駆動入力端子２４から取得する。駆動制御チップ２３は、駆動入力端子２４から取得したデータに基づき、表示パネル１１を制御する駆動信号を生成し、駆動出力端子２５から出力する。表示パネル１１は、パネル入力端子１２から駆動信号を取得し、各画素を駆動する。以上により、表示装置１０は、８Ｋ４Ｋで６０Ｈｚの動きがなめらかな画像を表示する。
【００４７】
なお、入力基板１５が取得する元データが４Ｋ２Ｋまたはそれ以下の画素数である場合には、分割処理チップ４０は４Ｋ処理チップ２１を介して４Ｋ入力端子４８からデータを取得する。以後の処理は、８Ｋ４Ｋの元データを取得した場合と同様である。
【００４８】
本実施の形態によると、計算量の多いＭＥＭＣ処理を第１画像処理チップ３０１と第２画像処理チップ３０２の二つの画像処理チップ３０で分散処理することができる。分割処理チップ４０からは、各短冊のデータを１系統ずつ出力するだけであるので、分割処理チップ４０と短冊処理部２８との間のデータ通信量を必要最低限に抑えることができる。
【００４９】
また、各画像処理チップ３０は、隣接する領域のデータを取得し、いわゆるのりしろに使用してＭＥＭＣ処理を行うので、境界線が無く、動きがなめらかな８Ｋ４Ｋの画像を表示する表示装置１０を提供することができる。
【００５０】
なお、表示パネル１１は８Ｋ４Ｋに限定しない。たとえば横方向に２倍の画素数を有するいわゆる１６Ｋ４Ｋの表示パネル１１、または縦横にそれぞれ２倍の画素数を有するいわゆる１６Ｋ８Ｋ等の表示パネル１１を用いても良い。
【００５１】
入力基板１５に、テレビジョン放送のアンテナを接続するアンテナ端子およびテレビジョン放送の電波を受信するチューナ回路を備えたテレビジョン受信部を搭載することにより、表示装置１０をテレビジョン受信機に構成することができる。テレビジョン受信部が受信した放送信号に含まれる画像信号に基づき表示パネル１１に画像が表示される。
【００５２】
表示装置１０をテレビジョン受信機として使用することにより、境界線が無く、動きがなめらかな８Ｋ４Ｋの画像を表示することが可能なテレビジョン受信機を提供することができる。
【００５３】
［実施の形態２］
本実施の形態は、フレームレートが６０Ｈｚの元データに基づいてフレームレートが１２０Ｈｚの画像を表示する８Ｋ４Ｋの表示装置１０に関する。実施の形態１と共通する部分については、説明を省略する。
【００５４】
図５は、実施の形態２の表示装置１０の構成を示す説明図である。なお、図５では、入力基板１５、４Ｋ処理チップ２１および分割処理チップ４０の入力端子は図示を省略する。
【００５５】
短冊処理部２８は、第１画像処理チップ３０１、第２画像処理チップ３０２、第３画像処理チップ３０３および第４画像処理チップ３０４を備える。制御基板２０は、２個の駆動制御チップ２３を備える。それぞれの駆動制御チップ２３は、同期端子２６を備える。同期端子２６同士は接続されている。
【００５６】
Ａ短冊出力端子４１は、第１入力端子３１１に接続されている。Ｂ短冊出力端子４２は、第１入力端子３１２に接続されている。Ｃ短冊出力端子４３は、第１入力端子３１３に接続されている。Ｄ短冊出力端子４４は、第１入力端子３１４に接続されている。
【００５７】
第２出力端子３５１は、第２入力端子３２２に接続されている。第２出力端子３５２は、第２入力端子３２３に接続されている。第２出力端子３５３は、第２入力端子３２４に接続されている。
【００５８】
第３出力端子３６４は、第３入力端子３３３に接続されている。第３出力端子３６３は、第３入力端子３３２に接続されている。第３出力端子３６２は、第３入力端子３３１に接続されている。
【００５９】
第２出力端子３５１と第２入力端子３２２との接続部、第２出力端子３５２と第２入力端子３２３との接続部および第２出力端子３５３と第２入力端子３２４との接続部は、それぞれ第１接続部の例である。第３出力端子３６４と第３入力端子３３３との接続部、第３出力端子３６３と第３入力端子３３２との接続部および第３出力端子３６２と第３入力端子３３１との接続部は、それぞれ第２接続部の例である。
【００６０】
第１出力端子３４１および第１出力端子３４２は、一方の駆動制御チップ２３の駆動入力端子２４に接続されている。第１出力端子３４３および第１出力端子３４４は、他方の駆動制御チップ２３の駆動入力端子２４に接続されている。駆動出力端子２５は、パネル入力端子１２に接続されている。
【００６１】
分散処理チップ４０は、Ａ短冊出力端子４１、Ｂ短冊出力端子４２、Ｃ短冊出力端子４３およびＤ短冊出力端子４４からそれぞれ２Ｋ４Ｋのサイズの領域Ａ、領域Ｂ、領域Ｃおよび領域Ｄの短冊画像データを出力する。
【００６２】
Ａ短冊出力端子４１から出力した短冊画像データは、第１画像処理チップ３０１の第１入力端子３１１に入力する。Ｂ短冊出力端子４２から出力した短冊画像データは、第２画像処理チップ３０２の第１入力端子３１２に入力する。Ｃ短冊出力端子４３から出力した短冊画像データは、第３画像処理チップ３０３の第１入力端子３１３に入力する。Ｄ短冊出力端子４４から出力した短冊画像データは、第４画像処理チップ３０４の第１入力端子３１４に入力する。
【００６３】
第２画像処理チップ３０２は、第１入力端子３１２から取得した領域Ｂの短冊画像データを第３出力端子３６２から出力する。第１画像処理チップ３０１は、第３入力端子３３１から領域Ｂの短冊画像データを取得する。
【００６４】
第１画像処理チップ３０１は、第１入力端子３１１から取得した領域Ａの短冊画像データを第２出力端子３５１から出力する。第２画像処理チップ３０２は、第２入力端子３２２から領域Ａの短冊画像データを取得する。第３画像処理チップ３０３は、第１入力端子３１３から取得した領域Ｃの短冊画像データを第３出力端子３６３から出力する。第２画像処理チップ３０２は、第３入力端子３３２から領域Ｃの短冊画像データを取得する。
【００６５】
第２画像処理チップ３０２は、第１入力端子３１２から取得した領域Ｂの短冊画像データを第２出力端子３５２から出力する。第３画像処理チップ３０３は、第２入力端子３２３から領域Ｂの短冊画像データを取得する。第４画像処理チップ３０４は、第１入力端子３１４から取得した領域Ｄの短冊画像データを第３出力端子３６４から出力する。第３画像処理チップ３０３は、第３入力端子３３３から領域Ｄの短冊画像データを取得する。
【００６６】
第３画像処理チップ３０３は、第１入力端子３１３から取得した領域Ｃの短冊画像データを第２出力端子３５３から出力する。第４画像処理チップ３０４は、第２入力端子３２４から領域Ｃの短冊画像データを取得する。
【００６７】
以上により、第１画像処理チップ３０１には、領域Ａおよび領域Ｂの短冊画像データが入力する。第２画像処理チップ３０２には、領域Ａ、領域Ｂおよび領域Ｃの短冊画像データが入力する。第３画像処理チップ３０３には、領域Ｂ、領域Ｃおよび領域Ｄの短冊画像データが入力する。第４画像処理チップ３０４には、領域Ｃおよび領域Ｄの短冊画像データが入力する。
【００６８】
第１画像処理チップ３０１は、領域Ａの短冊画像データに対して領域Ｂの短冊画像データを用いてＭＥＭＣ処理を行い、第１出力端子３４１から領域Ａの変換画像データを出力する。第２画像処理チップ３０２は、領域Ｂの短冊画像データに対して領域Ａおよび領域Ｃの短冊画像データを用いてＭＥＭＣ処理を行い、第１出力端子３４２から領域Ｂの変換画像データを出力する。第３画像処理チップ３０３は、領域Ｃの短冊画像データに対して領域Ｂおよび領域Ｄの短冊画像データを用いてＭＥＭＣ処理を行い、第１出力端子３４３から領域Ｃの変換画像データを出力する。第４画像処理チップ３０４は、領域Ｄの短冊画像データに対して領域Ｃの短冊画像データを用いてＭＥＭＣ処理を行い、第１出力端子３４４から領域Ｄの変換画像データを出力する。
【００６９】
第１画像処理チップ３０１から第４画像処理チップ３０４までは、ＭＥＭＣ処理の際、１２０Ｈｚのフレームレートになるように、各フレームのデータを補間する。さらに、第１画像処理チップ３０１から第４画像処理チップ３０４までは、ＭＥＭＣ処理の際、各短冊の間に不連続な境界が生じないように処理する。
【００７０】
一方の駆動制御チップ２３は、第１出力端子３４１および第１出力端子３４２から出力されたデータを２個の駆動入力端子２４から取得する。他方の駆動制御チップ２３は、第１出力端子３４３および第１出力端子３４４から出力されたデータを２個の駆動入力端子２４から取得する。
【００７１】
二つの駆動制御チップ２３は、同期端子２６を介して同期して動作する。駆動制御チップ２３は、駆動入力端子２４から取得したデータに基づき、表示パネル１１を制御する駆動信号を生成し、駆動出力端子２５から出力する。表示パネル１１は、パネル入力端子１２から駆動信号を取得し、各画素を駆動する。以上により、表示装置１０は、８Ｋ４Ｋで１２０Ｈｚの動きがなめらかな画像を表示する。
【００７２】
本実施の形態によると、８Ｋ４Ｋすなわち横方向に７６８０画素、縦方向に４３２０画素で１２０Ｈｚの画像を表示する表示装置１０を提供することができる。
【００７３】
なお、表示パネル１１を縦長に設置して、横方向に４３２０画素、縦方向に７６８０画素で１２０Ｈｚの画像を表示しても良い。
【００７４】
［実施の形態３］
本実施の形態は、４個の画像処理チップ３０がそれぞれ３本の短冊の短冊画像データを取得する表示装置１０に関する。実施の形態２と共通する部分については、説明を省略する。
【００７５】
図６は、実施の形態３の表示装置１０の構成を示す説明図である。本実施の形態においては、第１画像処理チップ３０１と第４画像処理チップ３０４との接続線が追加されている。追加された接続線について説明する。
【００７６】
第１画像処理チップ３０１の第３出力端子３６１と第４画像処理チップ３０４の第３入力端子３３４とが接続されている。第３出力端子３６１と第３入力端子３３４との接続部は、第２接続部の一例である。第１画像処理チップ３０１は、第３入力端子３３１から取得した領域Ｂの短冊画像データを第３出力端子３６１から出力する。第４画像処理チップ３０４は、第３入力端子３３４から領域Ｂの短冊画像データを取得する。
【００７７】
第４画像処理チップ３０４の第２出力端子３５４と第１画像処理チップ３０１の第２入力端子３２１とが接続されている。第２出力端子３５４と第２入力端子３２２との接続部は、第１接続部の一例である。第４画像処理チップ３０４は、第２入力端子３２４から取得した領域Ｃの短冊画像データを第２出力端子３５４から出力する。第１画像処理チップ３０１は、第２入力端子３２１から領域Ｃの短冊画像データを取得する。
【００７８】
以上により、第１画像処理チップ３０１および第２画像処理チップ３０２には、領域Ａ、領域Ｂおよび領域Ｃの短冊画像データが入力する。第３画像処理チップ３０３および第４画像処理チップ３０４には、領域Ｂ、領域Ｃおよび領域Ｄの短冊画像データが入力する。
【００７９】
第１画像処理チップ３０１は、領域Ａの短冊画像データに対して領域Ｂおよび領域Ｃの短冊画像データを用いてＭＥＭＣ処理を行い、第１出力端子３４１から領域Ａの変換画像データを出力する。第２画像処理チップ３０２は、領域Ｂの短冊画像データに対して領域Ｂおよび領域Ｃの短冊画像データを用いてＭＥＭＣ処理を行い、第１出力端子３４２から領域Ｂの変換画像データを出力する。第３画像処理チップ３０３は、領域Ｃの短冊画像データに対して領域Ｂおよび領域Ｄの短冊画像データを用いてＭＥＭＣ処理を行い、第１出力端子３４３から領域Ｃの変換画像データを出力する。第４画像処理チップ３０４は、領域Ｄの短冊画像データに対して領域Ｂおよび領域Ｃの短冊画像データを用いてＭＥＭＣ処理を行い、第１出力端子３４４から領域Ｄの変換画像データを出力する。
【００８０】
本実施の形態によると、第１画像処理チップ３０１から第４画像処理チップ３０４までが、いずれも３本の短冊画像データを受け付けて類似した処理を行うので、シンプルな構成を実現することができる。
【００８１】
デジタルサイネージ等の用途で、円筒形の画像を表示する場合には、第３出力端子３６１から領域Ａの短冊画像データを出力し、第２出力端子３５４から領域Ｄの短冊画像データを出力する。このようにすると、円筒形のどの場所でも継ぎ目のない、なめらかな画像を表示する表示装置１０を提供することができる。
【００８２】
デジタルサイネージ等の用途で、横に長い画像を表示する場合には、元のデータを５本以上の短冊画像データに分割し、５個以上の画像処理チップ３０を組み合わせても良い。このようにすると、任意の横幅の表示装置１０を提供することができる。
【００８３】
分割処理チップ４０が分割する短冊の数は４本に限定しない。たとえば、２本、３本または５本以上に分割しても良い。いずれの場合も、短冊のデータ量に応じた入出力端子を備える画像処理チップ３０を使用する。短冊の数を少なくすることにより、画像処理チップ３０の数および画像処理チップ３０間の配線を減らすことができる。短冊の数を多くすることにより、処理性能の低い安価な画像処理チップ３０を使用することができる。
【００８４】
［実施の形態４］
本実施の形態は、いわゆるのりしろに使用する領域が小さい画像処理チップ３０に関する。図７は、実施の形態４の画像処理チップ３０の構成を示す説明図である。図３を使用して説明した実施の形態１の画像処理チップ３０と共通する部分については説明を省略する。
【００８５】
第２入力端子３２および第３入力端子３３は、０．２５Ｋ４Ｋの画像を６０Ｈｚのフレームレートで受け付けることができる。ここで、０．２５Ｋ４Ｋは、たとえば横方向に２４０画素、縦方向に４３２０画素の画面である。すなわち第２入力端子３２および第３入力端子３３は１レーンの入力データを受け付けることができる。したがって、第２入力端子３２および第３入力端子３３はそれぞれ１本の入力端子を備える。
【００８６】
第２出力端子３５および第３出力端子３６は、０．２５Ｋ４Ｋの画像を６０Ｈｚのフレームレートで出力することができる。すなわち第２出力端子３５および第３出力端子３６は１レーンの入力データを受け付けることができる。したがって、第２出力端子３５および第３出力端子３６はそれぞれ１本の入力端子を備える。
【００８７】
画像処理チップ３０の動作について説明する。画像処理チップ３０は、第１入力端子３１より取得したデータに対して、第２入力端子３２および第３入力端子３３より所得したデータを使用して所定の処理を行った結果を第１出力端子３４から出力する。
【００８８】
所定の処理は、たとえば画像の階調の量子化により発生する擬似輪郭を無くす処理である。このような処理では、いわゆるのりしろの領域はＭＥＭＣ処理よりも少なくて良い。また、表示する画像の動きが比較的ゆったりとしている場合には、所定の処理はＭＥＭＣ処理であっても良い。
【００８９】
たとえば、図５を使用して説明した実施の形態２における第１画像処理チップ３０１から第４画像処理チップ３０４までに本実施の形態の画像処理チップ３０を使用することができる。図５に示す第２画像処理チップ３０２の場合を例にして、本実施の形態の画像処理チップ３０の作用を説明する。
【００９０】
第２画像処理チップ３０２は、第１入力端子３１２から領域Ｂの短冊画像データを取得する。第２画像処理チップ３０２は、第２入力端子３２２から領域Ｂに隣接する２４０画素幅の領域Ａのデータを取得する。第２画像処理チップ３０２は、第３入力端子３３２から領域Ｂに隣接する２４０画素幅の領域Ｃのデータを取得する。
【００９１】
第２画像処理チップ３０２は、領域Ｂの短冊画像データに対して、その両側各２４０画素のデータを使用して所定の処理を行い、第１出力端子３４２から領域Ｂの変換画像データを出力する。
【００９２】
本実施の形態によると、分割処理チップ４０だけで処理するには負荷が高い処理を、図３を使用して説明した実施の形態１から実施の形態３の画像処理チップ３０に比べると安価なチップを用いて処理する表示装置１０を提供することができる。
【００９３】
第２入力端子３２、第３入力端子３３、第２出力端子３５および第３出力端子３６の入出力データ量は１レーンに限定しない。たとえば、１／３レーン、１／２レーン等、任意のデータ量とすることができる。
【００９４】
各実施例で記載されている技術的特徴（構成要件）はお互いに組合せ可能であり、組み合わせすることにより、新しい技術的特徴を形成することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものでは無いと考えられるべきである。本発明の範囲は、上記した意味では無く、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００９５】
以上のように、本発明にかかる画像処理チップ３０は、画像データを受け付ける第１入力端子３１と、画像データを受け付ける第２入力端子３２と、画像データを受け付ける第３入力端子３３と、前記第１入力端子３１から入力された画像データを、前記第２入力端子３２または前記第３入力端子３３から入力された画像データを用いて変換した変換画像データを出力する第１出力端子３４とを備える。
【００９６】
本発明にあっては、複数の短冊に分割した画像に対して、隣接する短冊に含まれる画像の情報も加味してＭＥＭＣ処理等の画像処理を行う画像処理チップ３０を提供することができる。
【００９７】
本発明にかかる画像処理装置２０は、複数の画像処理チップ３０と、一の前記画像処理チップ３０の前記第１入力端子３１または前記第２入力端子３２から入力された画像データを出力する第２出力端子３５と、他の前記画像処理チップの前記第２入力端子３２とを接続する第１接続部と、前記一の画像処理チップの前記第３入力端子３３と、前記他の画像処理チップの前記第１入力端子３１または前記第３入力端子３３から入力された画像データを出力する第３出力端子３６とを接続する第２接続部とを備える。
【００９８】
本発明にあっては、複数の短冊に分割した画像を受け付け、それぞれの短冊の画像処理を担当する複数の画像処理チップが協調して動作し、なめらかに接続された画像を生成する画像処理装置２０を提供することができる。
【００９９】
本発明にかかる表示装置１０は、画像データを受け付ける入力部１５と、前記入力部１５が受け付けた画像データを複数の短冊画像データに分割する分割処理部４０と、前記分割処理部４０が分割した短冊画像データを受け付ける第１入力端子３１と、前記分割処理部４０が分割した短冊画像データを受け付ける第２入力端子３２と、前記分割処理部４０が分割した短冊画像データを受け付ける第３入力端子３３と、前記第１入力端子３１から入力された短冊画像データを、前記第２入力端子３２または前記第３入力端子３３から入力された短冊画像データを用いて変換した変換画像データを出力する第１出力端子３４とを有する複数の画像処理チップ３０と、前記画像処理チップ３０が出力した変換画像データに基づいて画像を表示する表示パネル１１とを備える。
【０１００】
本発明にあっては、たとえば８Ｋ４Ｋ等の大容量の画像を受け付け、短冊状に分割してＭＥＭＣ処理等の画像処理を行い、なめらかな画像を表示する表示装置１０を提供することができる。
【０１０１】
本発明にかかるテレビジョン受信機は、上述に記載の表示装置１０と、テレビジョン放送を受信する受信部とを備え、前記受信部にて受信したテレビジョン放送に基づいて、前記表示装置１０に映像を表示するようにしてある。
【０１０２】
本発明にあっては、たとえば８Ｋ４Ｋ等の大容量の画像を受け付け、短冊状に分割してＭＥＭＣ処理等の画像処理を行い、なめらかな画像を表示するテレビジョン受信機を提供することができる。
【０１０３】
本発明にかかる画像処理方法は、画像データを複数の短冊に分割した短冊データのうちの第１短冊データの入力を受け付け、前記短冊データのうちの前記第１短冊データに隣接する第２短冊データの入力を受け付け、前記短冊データのうちの前記第２短冊データとは反対側で前記第１短冊データに隣接する第３短冊データの入力を受け付け、前記第１短冊データを前記第２短冊データおよび前記第３短冊データを用いて変換した変換画像データと、前記第１短冊データ、前記第２短冊データまたは前記第３短冊データとをそれぞれ異なる出力端子より出力する
【０１０４】
本発明にあっては、複数の短冊に分割した画像を受け付け、それぞれの短冊の画像処理を担当する複数の画像処理チップが協調して動作し、なめらかに接続された画像を生成する画像処理方法を提供することができる。
【符号の説明】
【０１０５】
１０  表示装置
１１  表示パネル
１２  パネル入力端子
１５  入力基板（入力部）
１６  ４Ｋ端子
１７  ８Ｋ端子
２０  制御基板（画像処理装置）
２１  ４Ｋ処理チップ
２３  駆動制御チップ
２４  駆動入力端子
２５  駆動出力端子
２６  同期端子
２８  短冊処理部
３０  画像処理チップ
３０１  第１画像処理チップ
３０２  第２画像処理チップ
３０３  第３画像処理チップ
３０４  第４画像処理チップ
３１  第１入力端子
３２  第２入力端子
３３  第３入力端子
３４  第１出力端子
３５  第２出力端子
３６  第３出力端子
４０  分割処理チップ（分割処理部）
４１  Ａ短冊出力端子
４２  Ｂ短冊出力端子
４３  Ｃ短冊出力端子
４４  Ｄ短冊出力端子
４８  ４Ｋ入力端子
４９  ８Ｋ入力端子
【図１】
2017173621.tif 000003
【図２】
2017173621.tif 000004
【図３】
2017173621.tif 000005
【図４】
2017173621.tif 000006
【図５】
2017173621.tif 000007
【図６】
2017173621.tif 000008
【図７】
2017173621.tif 000009