(57)【要約】【課題】リカバリー電流による損失を低減する。【解決手段】複数のスイッチング素子Ｑ１〜Ｑ８を備えたスイッチング回路１０，１１と、複数のスイッチング素子Ｑ１〜Ｑ８の動作を制御するスイッチ駆動部２３と、を備え、スイッチ駆動部２３は、下アームスイッチング素子ＱＬに逆方向の素子電流ＩＱが流れ、且つ、上アームスイッチング素子ＱＨがＯＦＦ状態であるように設定されたスイッチングパターンを実行する第１スイッチングパターン制御部２４と、下アームスイッチング素子ＱＬに流れる素子電流ＩＱの向きが逆方向から順方向に切り替わるように設定されたスイッチングパターンを実行する第２スイッチングパターン制御部２５と、下アームスイッチング素子ＱＬがＯＦＦ状態、且つ、上アームスイッチング素子ＱＨがＯＮ状態であるように設定されたスイッチングパターンを実行する第３スイッチングパターン制御部２６とを有する。【選択図】図１８
2017121165.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された第１スイッチング素子及び第２スイッチング素子を含む複数のスイッチング素子を備えたスイッチング回路と、
前記複数のスイッチング素子の動作を制御するスイッチ駆動部と、を備え、
前記スイッチ駆動部は、
前記第１スイッチング素子に逆方向の電流が流れ、且つ、前記第２スイッチング素子がオフであるように設定された第１スイッチングパターンを実行する第１スイッチングパターン制御部と、
前記第１スイッチング素子に流れる前記電流の方向が前記逆方向から順方向に切り替わるように設定された第２スイッチングパターンを実行する第２スイッチングパターン制御部と、
前記第１スイッチング素子がオフ、且つ、前記第２スイッチング素子がオンであるように設定された第３スイッチングパターンを実行する第３スイッチングパターン制御部と、
を有する
ことを特徴とする電力変換装置。
【請求項２】
前記第２スイッチングパターン制御部は、
前記第１スイッチングパターン制御部により実行される前記第１スイッチングパターンと前記第３スイッチングパターン制御部により実行される前記第３スイッチングパターンとの間に前記第２スイッチングパターンを実行する
ことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記第２スイッチングパターン制御部は、
前記複数のスイッチング素子のうちの少なくとも一つのオン、オフ状態が前記第１スイッチングパターンとは異なる所定の状態であり、前記第１スイッチング素子に流れる電流の方向が逆方向から順方向に切り替わるまで前記所定の状態が維持されるように設定された第４スイッチングパターンを実行する第４スイッチングパターン制御部を有する
ことを特徴とする請求項２に記載の電力変換装置。
【請求項４】
前記スイッチング回路は、
互いに並列に接続され、前記第１スイッチング素子及び前記第２スイッチング素子をそれぞれ備えた２つのアームを有し、
前記電力変換装置は、
一端が一方の前記アームの前記第１スイッチング素子と前記第２スイッチング素子の間、他端が他方の前記アームの前記第１スイッチング素子と前記第２スイッチング素子の間に接続された巻線を有し、
前記第２スイッチングパターン制御部は、
前記巻線に流れる電流の方向が前記第４スイッチングパターンの最後の状態から反転されるように設定された第５スイッチングパターンを実行する第５スイッチングパターン制御部を有する
ことを特徴とする請求項３に記載の電力変換装置。
【請求項５】
前記スイッチング回路は、
前記第１スイッチング素子及び前記第２スイッチング素子をそれぞれ備えた複数のアームを有し、
前記スイッチ駆動部は、
前記複数のアームのうちの一の前記アームに対し、前記第１スイッチングパターン、前記第２スイッチングパターン、及び前記第３スイッチングパターンに基づいて前記複数のスイッチング素子の動作を制御すると共に、
前記複数のアームのうちの前記一のアーム以外の少なくとも１つの前記アームに対し、前記第１スイッチングパターン、前記第２スイッチングパターン、及び前記第３スイッチングパターンに基づいて前記複数のスイッチング素子の動作を制御する
ことを特徴とする請求項１乃至４のいずれか１項に記載の電力変換装置。
【請求項６】
前記スイッチング回路は、
前記第１スイッチング素子及び前記第２スイッチング素子をそれぞれ備えた２つのアームを有する第１スイッチング回路と、
前記第１スイッチング素子及び前記第２スイッチング素子をそれぞれ備えた２つのアームを有する第２スイッチング回路と、を有し、
前記電力変換装置は、
前記第１スイッチング回路の交流側と前記第２スイッチング回路の交流側との間に配置されたトランスと、
前記第１スイッチング回路及び前記第２スイッチング回路の少なくとも一方の交流側と前記トランスとの間に配置されたインダクタンス素子と、を有する
ことを特徴とする請求項１乃至５のいずれか１項に記載の電力変換装置。
【請求項７】
前記第１スイッチング素子及び前記第２スイッチング素子は、
スーパージャンクション構造のＭＯＳＦＥＴであり、
前記順方向はドレインからソースへの方向、前記逆方向は前記ソースから前記ドレインへの方向である
ことを特徴とする請求項１乃至６のいずれか１項に記載の電力変換装置。
【請求項８】
前記スイッチング回路は、
前記第１スイッチング素子及び前記第２スイッチング素子をそれぞれ備えた一方の２つのアームを有する第１スイッチング回路と、
前記第１スイッチング素子及び前記第２スイッチング素子をそれぞれ備えた他方の２つのアームを有する第２スイッチング回路と、を有し、
前記電力変換装置は、
前記第１スイッチング回路の交流側と前記第２スイッチング回路の交流側との間に配置されたトランスと、
前記第１スイッチング回路及び前記第２スイッチング回路の少なくとも一方の交流側と前記トランスとの間に配置されたインダクタンス素子と、
制御指令を生成して前記スイッチ駆動部に出力する指令生成部と、を有し、
前記指令生成部は、
前記インダクタンス素子に流れる電流の方向が所定の方向となっているタイミングで、前記第１スイッチングパターン、前記第２スイッチングパターン、及び前記第３スイッチングパターンの切り替えを行うように前記スイッチ駆動部を制御するスイッチタイミング制御部を有する
ことを特徴とする請求項１乃至７のいずれか１項に記載の電力変換装置。
【請求項９】
前記スイッチタイミング制御部は、
前記インダクタンス素子に流れる電流の方向が一の方向となっているタイミングで、他の前記スイッチングパターンから前記第１スイッチングパターンへの切り替え、及び、前記第１スイッチングパターンから前記第２スイッチングパターンへの切り替えを行うように前記スイッチ駆動部を制御する第１スイッチタイミング制御部を有する
ことを特徴とする請求項８に記載の電力変換装置。
【請求項１０】
前記スイッチタイミング制御部は、
前記インダクタンス素子に流れる電流の方向が一の方向となっているタイミングで、前記第２スイッチングパターンから前記第３スイッチングパターンへの切り替え、及び、前記第３スイッチングパターンから他の前記スイッチングパターンへの切り替えを行うように前記スイッチ駆動部を制御する第２スイッチタイミング制御部を有する
ことを特徴とする請求項８又は９に記載の電力変換装置。
【請求項１１】
前記第２スイッチングパターンは、
前記複数のスイッチング素子のうちの少なくとも一つのオン、オフ状態が前記第１スイッチングパターンとは異なる所定の状態であり、前記第１スイッチング素子に流れる電流の方向が逆方向から順方向に切り替わるまで前記所定の状態が維持されるように設定された第４スイッチングパターンと、
前記インダクタンス素子に流れる電流の方向が前記第４スイッチングパターンの最後の状態から反転されるように設定された第５スイッチングパターンと、を含み、
前記スイッチタイミング制御部は、
前記インダクタンス素子に流れる電流の方向が他の方向となっているタイミングで、前記第４スイッチングパターンから前記第５スイッチングパターンへの切り替えを行うように前記スイッチ駆動部を制御する第３スイッチタイミング制御部を有する
ことを特徴とする請求項９又は１０に記載の電力変換装置。
【請求項１２】
直列に接続された第１スイッチング素子及び第２スイッチング素子を含む複数のスイッチング素子を備えたスイッチング回路を有する電力変換装置により実行される電力変換方法であって、
前記第１スイッチング素子に逆方向の電流を流すと共に、前記第２スイッチング素子をオフにする第１スイッチングパターンを実行することと、
前記第１スイッチング素子に流れる前記電流の方向を前記逆方向から順方向に切り替える第２スイッチングパターンを実行することと、
前記第１スイッチング素子をオフにすると共に、前記第２スイッチング素子をオンにする第３スイッチングパターンを実行することと、を有する
ことを特徴とする電力変換方法。
【請求項１３】
前記スイッチング回路は、
前記第１スイッチング素子及び前記第２スイッチング素子をそれぞれ備えた一方の２つのアームを有する第１スイッチング回路と、
前記第１スイッチング素子及び前記第２スイッチング素子をそれぞれ備えた他方の２つのアームを有する第２スイッチング回路と、を有し、
前記第１スイッチング回路の交流側と前記第２スイッチング回路の交流側との間に配置されたトランスと、
前記第１スイッチング回路及び前記第２スイッチング回路の少なくとも一方の交流側と前記トランスとの間に配置されたインダクタンス素子と、を有する前記電力変換装置により実行される前記電力変換方法であって、
前記インダクタンス素子に流れる電流の方向が所定の方向となっているタイミングで、前記第１スイッチングパターン、前記第２スイッチングパターン、及び前記第３スイッチングパターンの切り替えを行うこと、をさらに有する
ことを特徴とする請求項１２に記載の電力変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の実施形態は、電力変換装置及び電力変換方法に関する。
【背景技術】
【０００２】
特許文献１には、スイッチング素子と並列にコンデンサを接続してインダクタンスとの共振動作を行うソフトスイッチング回路において、スイッチング素子として、ｎドリフト層を薄いｐ層とｎ層を順次重ね合わせて構成される、スーパージャンクション構造のＭＯＳＦＥＴを用いるソフトスイッチング回路が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−１５６９７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記従来技術のようなスイッチング回路においては、リカバリー電流による損失を低減するのが好ましい。
【０００５】
本発明はこのような問題点に鑑みてなされたものであり、リカバリー電流による損失を低減することができる電力変換装置及び電力変換方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明の一の観点によれば、直列に接続された第１スイッチング素子及び第２スイッチング素子を含む複数のスイッチング素子を備えたスイッチング回路と、前記複数のスイッチング素子の動作を制御するスイッチ駆動部と、を備え、前記スイッチ駆動部は、前記第１スイッチング素子に逆方向の電流が流れ、且つ、前記第２スイッチング素子がオフであるように設定された第１スイッチングパターンを実行する第１スイッチングパターン制御部と、前記第１スイッチング素子に流れる前記電流の方向が前記逆方向から順方向に切り替わるように設定された第２スイッチングパターンを実行する第２スイッチングパターン制御部と、前記第１スイッチング素子がオフ、且つ、前記第２スイッチング素子がオンであるように設定された第３スイッチングパターンを実行する第３スイッチングパターン制御部と、を有する電力変換装置が適用される。
【０００７】
また、本発明の別の観点によれば、直列に接続された第１スイッチング素子及び第２スイッチング素子を含む複数のスイッチング素子を備えたスイッチング回路を有する電力変換装置により実行される電力変換方法であって、前記第１スイッチング素子に逆方向の電流を流すと共に、前記第２スイッチング素子をオフにする第１スイッチングパターンを実行することと、前記第１スイッチング素子に流れる前記電流の方向を前記逆方向から順方向に切り替える第２スイッチングパターンを実行することと、前記第１スイッチング素子をオフにすると共に、前記第２スイッチング素子をオンにする第３スイッチングパターンを実行することと、を有する電力変換方法が適用される。
【０００８】
また、本発明の別の観点によれば、直列に接続された第１スイッチング素子及び第２スイッチング素子を含む複数のスイッチング素子を備えたスイッチング回路と、前記複数のスイッチング素子の動作を制御するスイッチ駆動部と、前記第１スイッチング素子及び前記第２スイッチング素子の少なくとも一方のリカバリー電流が、前記第１スイッチング素子及び前記第２スイッチング素子を備えたアームの全体に流れることを防止する手段と、を有する電力変換装置が適用される。
【発明の効果】
【０００９】
本発明によれば、リカバリー電流による損失を低減できる。
【図面の簡単な説明】
【００１０】
【図１】実施形態に係るＤＣ−ＤＣコンバータの回路構成の一例を表す図である。
【図２】ＤＣ−ＤＣコンバータで行う比較例動作のタイムチャートの一例を表す図である。
【図３】図２の比較例動作を実現するためのスイッチングパターンの一例を表す図である。
【図４】スーパージャンクション構造のＭＯＳＦＥＴの構成の一例を単体で表す図である。
【図５】スーパージャンクション構造のＭＯＳＦＥＴが備える寄生ダイオードのリカバリー特性の一例を表す図である。
【図６】区間Ｔ１の場合のアーム突き抜け現象の一例を表す図である。
【図７】区間Ｔ５の場合のアーム突き抜け現象の一例を表す図である。
【図８】区間Ｔ１でのアーム突き抜け現象の発生条件パターンの一例を表す図である。
【図９】区間Ｔ５でのアーム突き抜け現象の発生条件パターンの一例を表す図である。
【図１０】実施形態において区間Ｔ４中で行うゼロクロス操作の一例を表す図である。
【図１１】ゼロクロス操作により変更されたスイッチングパターンの一例を表す図である。
【図１２】ゼロクロス未到達の場合のＩＬ電流の変化波形の一例を表す図である。
【図１３】ゼロクロス未到達の場合のスイッチングパターンの一例を表す図である。
【図１４】ゼロクロス到達の場合のＩＬ電流の変化波形の一例を表す図である。
【図１５】ゼロクロス到達の場合のスイッチングパターンの一例を表す図である。
【図１６】実施形態で行う動作のタイムチャートの一例を表す図である。
【図１７】図１６の動作を実現するためのスイッチングパターンの一例を表す図である。
【図１８】リカバリー電流のアーム突き抜け現象を回避するスイッチングパターンの要部の一例を表す図である。
【図１９】スイッチ駆動部の機能構成の一例を表す図である。
【図２０】スイッチングパターンを適用した場合のＩＬ電流の基本的な経時変化波形の一例を表す図である。
【図２１】図２０のＩＬ電流波形の場合における各区間開始電流の電流方向条件の一例を表す図である。
【図２２】区間ＴＮ１〜ＴＮ５におけるＩＬ電流波形の幾何的解析の一例を説明する図である。
【図２３】所定の条件下で出力電力が異なる複数のＤＣ−ＤＣコンバータを動作させる場合の期間長Ｍ（ＴＮ２），Ｍ（ＴＮ４）の一例を表す図である。
【図２４】各ＤＣ−ＤＣコンバータの期間長Ｍ（ＴＮ２），Ｍ（ＴＮ４）を条件式１〜４を同時に満たす領域内に収める手法の一例を表す図である。
【図２５】指令生成部の機能構成の一例を表す図である。
【図２６】制御部のハードウェア構成の一例を表す図である。
【発明を実施するための形態】
【００１１】
以下、一実施の形態について図面を参照しつつ説明する。
【００１２】
＜１：ＤＣ−ＤＣコンバータの概略構成＞
図１は、本実施形態の電力変換装置の一例であるＤＣ−ＤＣコンバータの回路構成の一例を表す図である。このＤＣ−ＤＣコンバータは、例えば、ＤＡＢ（Ｄｕａｌ  Ａｃｔｉｖｅ  Ｂｒｉｄｇｅ）方式の絶縁型ＤＣ−ＤＣコンバータであり、例えば太陽電池、直流発電機、燃料電池などの外部の発電源（図示省略）から給電される不定電圧の直流電力を所定電圧の直流電力に変換して出力する。
【００１３】
図１において、ＤＣ−ＤＣコンバータ１は、第１スイッチング回路１０と、第２スイッチング回路１１と、トランス１２と、インダクタンス素子１３と、コンデンサ１４，１５と、電流検出部１６，１９と、電圧検出部１７，１８と、制御部２０とを備える。
【００１４】
第１スイッチング回路１０（スイッチング回路の一例）は、フルブリッジ接続された複数のスイッチング素子Ｑ１〜Ｑ４を備えるブリッジ回路である。第１スイッチング回路１０は、第１上アームスイッチング素子Ｑ１と第１下アームスイッチング素子Ｑ２とが直列に接続された第１アームと、第２上アームスイッチング素子Ｑ３と第２下アームスイッチング素子Ｑ４とが直列に接続された第２アームとを有する。第１アームと第２アームとは、入力側直流母線に対して並列に接続され、その全体が第１スイッチング回路１０を構成している。
【００１５】
また、第２スイッチング回路１１（スイッチング回路の一例）は、フルブリッジ接続された複数のスイッチング素子Ｑ５〜Ｑ８を備えるブリッジ回路である。第２スイッチング回路１１は、第３上アームスイッチング素子Ｑ５と第３下アームスイッチング素子Ｑ６とが直列に接続された第３アームと、第４上アームスイッチング素子Ｑ７と第４下アームスイッチング素子Ｑ８とが直列に接続された第４アームとを有する。第３アームと第４アームとは、出力側直流母線に対して並列に接続され、その全体が第２スイッチング回路１１を構成している。
【００１６】
なお、各スイッチング素子Ｑ１〜Ｑ８は、スーパージャンクション構造のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）で構成される半導体スイッチング素子である（後述の図４参照）。以下適宜、スーパージャンクション構造のＭＯＳＦＥＴをＳＪＭＯＳＦＥＴと略記する。また、各上アームスイッチング素子Ｑ１，Ｑ３，Ｑ５，Ｑ７と、各下アームスイッチング素子Ｑ２，Ｑ４，Ｑ６，Ｑ８のうち、いずれか一方が各請求項記載の第１スイッチング素子の一例に相当し、他方が各請求項記載の第２スイッチング素子の一例に相当する。
【００１７】
トランス１２は、第１スイッチング回路１０側と第２スイッチング回路１１側との間に接続されている。このトランス１２の１次側は、第１上アームスイッチング素子Ｑ１と第１下アームスイッチング素子Ｑ２の間の中間点Ｅ１と、第２上アームスイッチング素子Ｑ３と第２下アームスイッチング素子Ｑ４の間の中間点Ｅ２に接続されている。またトランス１２の２次側は、第３上アームスイッチング素子Ｑ５と第３下アームスイッチング素子Ｑ６の間の中間点Ｅ３と、第４上アームスイッチング素子Ｑ７と第４下アームスイッチング素子Ｑ８の間の中間点Ｅ４に接続されている。なお以下において、トランス１２の２次側巻線に対する１次側巻線の巻線比をＮ（＝ｎ１／ｎ２）とする。この巻線比Ｎは、当該ＤＣ−ＤＣコンバータ１の使用用途に応じて多様に設定されるが、本実施形態ではＮ＝１を想定している。また、トランス１２の２次側巻線が、各請求項記載の巻線の一例に相当する。
【００１８】
インダクタンス素子１３は、具体的にはコイル（リアクトル）であり、第１スイッチング回路１０の交流出力側と上記トランス１２の１次側巻線との間に直列に接続される。なお、図１に示す例では、インダクタンス素子１３は、上記中間点Ｅ１とトランス１２の１次側の一方の端子の間に直列に接続されているが、中間点Ｅ２とトランス１２の１次側の他方の端子の間に直列に接続されてもよい。さらに、インダクタンス素子１３は、トランス１２の２次側のいずれかの端子とそれぞれ対応する中間点Ｅ３，Ｅ４との間に直列に接続されてもよい。
【００１９】
コンデンサ１４は入力側直流母線における入力側直流電圧の脈動を抑えるためのコンデンサであり、入力側直流母線に対して第１スイッチング回路１０と並列に接続されている。コンデンサ１５は出力側直流母線における出力側直流電圧の脈動を抑えるためのコンデンサであり、出力側直流母線に対して第２スイッチング回路１１と並列に接続されている。
【００２０】
入力側電流検出部１６は、図示しない外部発電源から入力側直流母線に流れる直流電流の瞬時値を検出する。出力側電流検出部１９は、出力側直流母線に流れる直流電流の瞬時値を検出する。入力側電圧検出部１７は、入力側直流母線に付加される入力側直流電圧ＶＢの瞬時値を検出する。出力側電圧検出部１８は、出力側直流母線に付加される出力側直流電圧ＶＰＮの瞬時値を検出する。なお、当該ＤＣ−ＤＣコンバータ１の使用用途によっては、これら検出部のいくつかを省略してもよい。
【００２１】
制御部２０は、例えばＣＰＵ、ＲＡＭ、ＲＯＭなどからなるコンピュータで構成され、第１スイッチング回路１０及び第２スイッチング回路１１が備える各スイッチング素子Ｑ１〜Ｑ８を制御するための制御信号Ｓ１〜Ｓ８を生成し、出力する。制御部２０は、指令生成部２１と、スイッチ駆動部２３を有している。指令生成部２１は、入力側電流検出部１６及び出力側電流検出部１９のそれぞれから検出された直流電流値と、入力側電圧検出部１７及び出力側電圧検出部１８のそれぞれから検出された直流電圧値と、トランス１２の巻線比Ｎに基づいて、当該ＤＣ−ＤＣコンバータ１に所望の電力変換を行わせるための制御指令を生成し、スイッチ駆動部２３に出力する。スイッチ駆動部２３は、指令生成部２１から入力された制御指令に基づいて対応する制御信号Ｓ１〜Ｓ８を生成し、各スイッチング素子Ｑ１〜Ｑ８にそれぞれ出力する。これにより、スイッチ駆動部２３は、複数の第１〜第４アームに対し、後述する第１スイッチングパターン、第２スイッチングパターン、及び第３スイッチングパターンに基づいて複数のスイッチング素子Ｑ１〜Ｑ８の動作を制御する。
【００２２】
＜２：ＤＣ−ＤＣコンバータの基本動作＞
以上の構成であるＤＣ−ＤＣコンバータ１では、外部の発電源（例えば太陽電池、直流発電機、燃料電池等）から入力側給電端子ＴＡ，ＴＢを介して入力側直流母線に直流電力が給電される。そして、第１スイッチング回路１０における各スイッチング素子Ｑ１〜Ｑ４のスイッチングが適宜制御されることにより、２つの中間点Ｅ１，Ｅ２の間に所定周波数の１次側交流電圧Ｖ１が生成される。
【００２３】
また一方で、第２スイッチング回路１１における各スイッチング素子Ｑ５〜Ｑ８のスイッチングが適宜制御されることにより、２つの中間点Ｅ３，Ｅ４の間に所定周波数の２次側交流電圧Ｖ２が生成される。
【００２４】
上記の１次側交流電圧Ｖ１と２次側交流電圧Ｖ２の間の差によってインダクタンス素子１３に流れる電流の量と方向が変化し、つまり１次側と２次側の間の電力変換方向が変化する。制御部２０は、所望する給電方向と給電量で電力変換を行えるように、第１スイッチング回路１０及び第２スイッチング回路１１における各スイッチング素子Ｑ１〜Ｑ８のスイッチングを制御する。
【００２５】
＜３：ＤＣ−ＤＣコンバータの詳細動作の比較例＞
図２は、比較例として、ＤＣ−ＤＣコンバータ１に対し上記基本動作を行わせるための具体的な詳細動作の一例を表すタイムチャートの一例を表す図である。この図２では、トランス１２周辺に生成される交流電圧の１周期（１キャリア）内での動作が示されており、その１周期はさらにＴ１〜Ｔ８の８つの区間に区分けされている。動作を示す各状態要素として、上から順にＥ１電位、Ｅ２電位、Ｖ１電圧、ＩＬ電流、Ｖ２電圧、Ｅ３電位、及びＥ４電位のそれぞれにおける各区間ごとの状態変化の波形が示されている。なお、図２ではＶＢ＝ＶＰＮとする。
【００２６】
Ｅ１電位は、第１上アームスイッチング素子Ｑ１と第１下アームスイッチング素子Ｑ２の協働スイッチングによる、中間点Ｅ１における電位の変化を示している。このＥ１電位は、図示するように区間Ｔ２〜Ｔ５の間で入力側直流母線のプラス側配線（端子ＴＡ）に接続された正電位となり、区間Ｔ１，Ｔ６〜Ｔ８の間で入力側直流母線のマイナス側配線（端子ＴＢ）に接続された負電位となる。
【００２７】
Ｅ２電位は、第２上アームスイッチング素子Ｑ３と第２下アームスイッチング素子Ｑ４の協働スイッチングによる、中間点Ｅ２における電位の変化を示している。このＥ２電位は、図示するように区間Ｔ４〜Ｔ７の間で入力側直流母線のプラス側配線に接続された正電位となり、区間Ｔ１〜Ｔ３，Ｔ８の間で入力側直流母線のマイナス側配線に接続された負電位となる。
【００２８】
Ｖ１電圧は、中間点Ｅ１と中間点Ｅ２の間に付加される１次側交流電圧Ｖ１の変化を示している。このＶ１電圧は、上記のＥ１電位、Ｅ２電位の変化によって、図示するように区間Ｔ２，Ｔ３の間で正電圧となり、区間Ｔ６，Ｔ７の間で負電圧となり、その他の区間Ｔ１，Ｔ４，Ｔ５，Ｔ８の間で０電圧となる矩形波形状の交流電圧となる。
【００２９】
ＩＬ電流は、上記インダクタンス素子１３に流れる電流ＩＬ（流れる方向は図１中の矢印方向、すなわち中間点Ｅ１から中間点Ｅ２へ向かう方向を正方向とする）の変化を示している。このＩＬ電流は、Ｖ１電圧とＶ２電圧の差と時間（区間の期間長）によって決まる。具体的には、インダクタンス素子１３のインダクタンスをＬとした場合に、Ｌ×ｄＩＬ／ｄｔ＝Ｖ１−Ｖ２の関係でＩＬ電流が流れる。この結果、図示するように区間Ｔ２においては経時的に増加するようＩＬ電流が流れ、区間Ｔ３ではその前の区間でどれだけ電流が増加したかによって決まる初期値と、Ｖ１とＶ２の大小関係によって決まる時間変化によってＩＬ電流が流れ、区間Ｔ４では経時的に減少するようにＩＬ電流が流れる。また、区間Ｔ６〜Ｔ８においては、区間Ｔ２〜Ｔ４と正負逆転した波形でＩＬ電流が流れる。なお本実施形態では、トランス１２の１次側と２次側の間における電力変換動作についてこのＩＬ電流に着目した検討により説明する。つまり１次側の電流が巻線比Ｎに応じて２次側に流れる（もしくはその逆）として説明する。
【００３０】
Ｖ２電圧は、中間点Ｅ３と中間点Ｅ４の間に付加される２次側交流電圧Ｖ２の変化を示している。このＶ２電圧は、第２スイッチング回路１１のスイッチングパターンとその時の電流の方向によって決まる矩形波形状の交流電圧である。
【００３１】
Ｅ３電位は、第３上アームスイッチング素子Ｑ５と第３下アームスイッチング素子Ｑ６の協働スイッチングによる、中間点Ｅ３における電位の変化を示している。このＥ３電位は、図示するように区間Ｔ３〜Ｔ６の間で出力側直流母線のプラス側配線（端子ＴＣ）に接続された正電位となり、区間Ｔ７〜Ｔ８，Ｔ１〜Ｔ２の間で出力側直流母線のマイナス側配線（端子ＴＤ）に接続された負電位となる。
【００３２】
Ｅ４電位は、第４上アームスイッチング素子Ｑ７と第４下アームスイッチング素子Ｑ８の協働スイッチングによる、中間点Ｅ４における電位の変化を示している。このＥ４電位は、図示するように区間Ｔ５〜Ｔ８の間で出力側直流母線のプラス側配線に接続された正電位となり、区間Ｔ１〜Ｔ４の間で出力側直流母線のマイナス側配線に接続された負電位となる。
【００３３】
以上の比較例の動作により、ＤＣ−ＤＣコンバータ１は、各区間に同期して第１スイッチング回路１０及び第２スイッチング回路１１をスイッチングすることで１次側交流電圧Ｖ１と２次側交流電圧Ｖ２を生成し、それらの間の差によってインダクタンス素子１３に流れる電流の量と方向を変化させ、給電方向と給電量が変化する。なお、電圧Ｖ１と電圧Ｖ２が共に正、あるいは共に負の区間があることにより、電力変換効率を向上できる。また、上記ＩＬ電流とＶ２電圧の波形形状（振り幅、各区間の直線の傾き）は、各区間Ｔ１〜Ｔ８の期間長とトランス１２の巻線比Ｎによって変化する。
【００３４】
図３は、上記比較例の動作を実現するための各アームスイッチング素子Ｑ１〜Ｑ８のスイッチングパターンの一例を示している。この図３において、「０」はＯＦＦ状態を、「１」はＯＮ状態を示している（以下、対応する各図においても同様）。
【００３５】
＜４：比較例における課題点＞
しかし、本実施形態のＤＣ−ＤＣコンバータ１に対して上記スイッチングパターンに基づく比較例動作を適用した場合には、いわゆるリカバリー電流のアーム突き抜け現象によって電力変換効率が低下するという課題がある。具体的には、上述したようにＳＪＭＯＳＦＥＴを第１スイッチング回路１０及び第２スイッチング回路１１の各アームスイッチング素子Ｑ１〜Ｑ８に用いていることで、上記比較例動作を適用した場合に損失が生じてしまう。以下、この点について詳細に説明する。
【００３６】
図４は、ＳＪＭＯＳＦＥＴ３１の構成の一例を単体で表す図である。このようなＳＪＭＯＳＦＥＴ３１は、通常、ドレイン電極Ｄが正電位側の配線に接続され、ソース電極Ｓが負電位側の配線に接続される。そしてゲート電極Ｇとソース電極Ｓとの間のゲート−ソース間電圧を切り替えることにより、ドレイン電極Ｄとソース電極Ｓの間の導通（ＯＮ状態）と遮断（ＯＦＦ状態）が切り替えられる。そして上記の電位関係にある場合、導通状態ではドレイン電極Ｄからソース電極Ｓへ向かう方向に素子電流ＩＱが流れる。また、ドレイン電極Ｄよりソース電極Ｓの方が電位が高い場合には、導通状態に関係なく後述する寄生ダイオード３２を介してソース電極Ｓからドレイン電極Ｄへ向かう方向に素子電流ＩＱを流すことも可能である。ここでは、素子電流ＩＱのドレイン電極Ｄからソース電極Ｓへ向かって流れる方向を「順方向」とし、ソース電極Ｓからドレイン電極Ｄへ向かって流れる方向を「逆方向」とする。
【００３７】
図１に示すように、上記通常の極性に準じて、各上アームスイッチング素子Ｑ１，Ｑ３，Ｑ５，Ｑ７のドレイン電極Ｄは直流母線のプラス側配線に接続され、各下アームスイッチング素子Ｑ２，Ｑ４，Ｑ６，Ｑ８のソース電極Ｓは直流母線のマイナス側配線に接続されている。また、各上アームスイッチング素子Ｑ１，Ｑ３，Ｑ５，Ｑ７のソース電極Ｓは、各中間点Ｅ１〜Ｅ４を介して対応する各下アームスイッチング素子Ｑ２，Ｑ４，Ｑ６，Ｑ８のドレイン電極Ｄと接続されている。
【００３８】
また各種のＭＯＳＦＥＴのデバイスに共通して、その内部には構造上の理由からいわゆる寄生ダイオード３２（ボディダイオードともいう）が潜在的に組み込まれている。この寄生ダイオード３２は、ソース電極Ｓからドレイン電極Ｄへ向かう方向を順方向として接続されており、すなわち上記素子電流ＩＱの逆方向で電流ＩＡＫが流れる。
【００３９】
そしてＳＪＭＯＳＦＥＴ３１の場合には、内蔵するこの寄生ダイオード３２のリカバリー電流が大きいという特徴がある。つまり、図５に示すように、寄生ダイオード３２の単体で見て、それに付加される電圧ＶＡＫが順電圧から逆電圧に切り替えた直後には、逆電流がリカバリー電流ＩＲとして一時的に大きく流れてしまう。これは、寄生ダイオード３２内のＰＮ接合部分において、順電圧から逆電圧に切り替える際の空乏層が形成される過程において電子の移動により一時的に逆電流が流れてしまうことに起因している。
【００４０】
このように寄生ダイオード３２のリカバリー電流が大きいＳＪＭＯＳＦＥＴ３１を各アームスイッチング素子Ｑ１〜Ｑ８として用いたＤＣ−ＤＣコンバータ１では、上記図３のスイッチングパターンを適用した場合、図３に示すようにスイッチング素子Ｑ７，Ｑ８を備えた第４アームにおいて区間Ｔ１と区間Ｔ５でアーム突き抜け現象が生じる（図３中の太線枠参照）。なお、図３における背景の塗りつぶしは、基本的にその区間でのスイッチングの結果としてそのまま次の区間のスイッチングまで継続する素子電流ＩＱの方向、もしくはＯＦＦ状態である場合のその区間の直近まで流れていた素子電流ＩＱの方向を示している。縦線背景は素子電流ＩＱの順方向（つまりＤ→Ｓ方向）を示し、網掛け背景は素子電流ＩＱの逆方向（つまりＳ→Ｄ方向）を示している。また、図３に示すスイッチングパターンにおいては、直流母線間の縦短絡の防止の観点から、同一アーム中の上アームスイッチング素子と下アームスイッチング素子が同時にＯＮ状態となる組み合わせはない。なお、背景の塗りつぶしで表現する素子電流ＩＱの方向については、同一の区間内でも前半と後半で変化する場合もあり、またＯＦＦ状態などの素子電流ＩＱが流れていない場合には当該区間を遡った直近の方向に準じるものとする。
【００４１】
例えば区間Ｔ１における第４アームの場合、図６に示すようなリカバリー電流ＩＲのアーム突き抜け現象が生じる。つまり、上記図３に示すように、その直前の区間Ｔ８において第４アーム全体で素子電流ＩＱの方向が逆方向であり（ただし実際に素子電流ＩＱが流れるのは第４上アームスイッチング素子Ｑ７のみ）、第４上アームスイッチング素子Ｑ７がＯＮ状態で第４下アームスイッチング素子Ｑ８がＯＦＦ状態であったところ、次の区間Ｔ１ではそれらアームスイッチング素子Ｑ７，Ｑ８のＯＮ／ＯＦＦ状態が逆転する。この場合、区間Ｔ１では第４下アームスイッチング素子Ｑ８がＯＮ状態である一方、他方の第４上アームスイッチング素子Ｑ７がＯＦＦ状態でありながら寄生ダイオード３２にリカバリー電流ＩＲが流れることで、図６に示すようにこの第４アーム全体を突き抜けるように直流母線間が縦短絡してしまう。これによりコンデンサ１５の充電電荷が一時的に放電されて損失が生じるとともに、場合によっては各アームスイッチング素子Ｑ７，Ｑ８を損傷させる原因となる。
【００４２】
同様に、区間Ｔ５における第４アームの場合、上記図３に示すように、その直前の区間Ｔ４において第４アーム全体で素子電流ＩＱの方向が逆方向であり第４上アームスイッチング素子Ｑ７がＯＦＦ状態で第４下アームスイッチング素子Ｑ８がＯＮ状態であったところ、次の区間Ｔ５ではそれらアームスイッチング素子Ｑ７，Ｑ８のＯＮ／ＯＦＦ状態が逆転する。この場合、区間Ｔ５では第４上アームスイッチング素子Ｑ７がＯＮ状態である一方、他方の第４下アームスイッチング素子Ｑ８がＯＦＦ状態でありながら寄生ダイオード３２にリカバリー電流ＩＲが流れることで、図７に示すようにこの第４アーム全体を突き抜けるように直流母線間が縦短絡してしまう。
【００４３】
一般にＳＪＭＯＳＦＥＴ３１は、スイッチングスピードが速くてＯＮ抵抗が低く、ＧａＮやＳｉＣのようなワイドバンドギャップ半導体と比較して価格が低いため製造コストの点で有利であるが、上記のようなリカバリー電流の大きさから特定の回路構成や動作手法に対する適用には不向きとされていた。また、受動素子を追加することで各アームスイッチング素子Ｑ１〜Ｑ８のそれぞれをスイッチング前にあらかじめ逆回復させる構成も考えられるが、この場合には製造コストが増大してしまうという課題があった。
【００４４】
＜５：本実施形態の動作＞
本実施形態では、上記図６、図７に示したアーム突き抜け現象の発生条件を回避するスイッチングパターンで各スイッチング素子Ｑ１〜Ｑ８を駆動制御するソフトウェア的手法により電力変換効率を向上させる。
【００４５】
まず上記図６に示した区間Ｔ１でのアーム突き抜け現象の場合は、図８に示すようなスイッチングパターンが発生条件となっている。すなわち、同一アームにおける上アームスイッチング素子ＱＨと下アームスイッチング素子ＱＬにおいて、区間Ｔ（Ｘ−１）で上アームスイッチング素子ＱＨの素子電流ＩＱが逆方向であって、下アームスイッチング素子ＱＬがＯＦＦ状態であったとする。そして次の区間ＴＸで、上アームスイッチング素子ＱＨがＯＦＦ状態となり、下アームスイッチング素子ＱＬがＯＮ状態に切り替わった場合に、以前に逆方向の素子電流ＩＱが流れていた上アームスイッチング素子ＱＨに高電圧がかかり、当該区間ＴＸで上記図６に示したアーム突き抜け現象が生じる。
【００４６】
なお、区間Ｔ（Ｘ−１）における上アームスイッチング素子ＱＨはＯＮ状態でもＯＦＦ状態でもよい。これは、上アームスイッチング素子ＱＨの素子電流ＩＱが逆方向である場合には、スイッチング素子がＯＮ状態であってもＯＦＦ状態であっても、寄生ダイオード３２には順方向に電流が流れるからである。したがって、本実施形態において「スイッチング素子に逆方向の電流が流れる」とは、当該スイッチング素子がＯＮ状態である場合及びＯＦＦ状態である場合を含むものである。なお、区間ＴＸにおける下アームスイッチング素子ＱＬの素子電流ＩＱの方向については、実際には一定方向に定まることになる（図８に示す例では順方向）。また、区間ＴＸにおける下アームスイッチング素子ＱＬの電流は、区間Ｔ（Ｘ−１）における上アームスイッチング素子ＱＨの電流が０である場合には、０となる。
【００４７】
また、上記図７に示した区間Ｔ５でのアーム突き抜け現象の場合は、図９に示すようなスイッチングパターンが発生条件となっている。すなわち、区間Ｔ（Ｘ−１）で上アームスイッチング素子ＱＨがＯＦＦ状態であって、下アームスイッチング素子ＱＬの素子電流ＩＱが逆方向であったとする。そして次の区間ＴＸで、上アームスイッチング素子ＱＨがＯＮ状態となり、下アームスイッチング素子ＱＬがＯＦＦ状態に切り替わった場合に、以前に逆方向の素子電流ＩＱが流れていた下アームスイッチング素子ＱＬに高電圧がかかり、当該区間ＴＸで上記図７に示したアーム突き抜け現象が生じる。
【００４８】
なお、区間Ｔ（Ｘ−１）における下アームスイッチング素子ＱＬはＯＮ状態でもＯＦＦ状態でもよい。なお、区間ＴＸにおける上アームスイッチング素子ＱＨの素子電流ＩＱの方向については、実際には一定方向に定まることになる（図９に示す例では順方向）。また、区間ＴＸにおける上アームスイッチング素子ＱＨの電流は、区間Ｔ（Ｘ−１）における下アームスイッチング素子ＱＬの電流が０である場合には、０となる。
【００４９】
これら２つの発生条件パターンに共通していることは、各アームにおけるＯＦＦ状態からＯＮ状態に切り替わる一方のスイッチング素子とは異なる他方のスイッチング素子において直前の区間で素子電流ＩＱの方向が逆方向となっている点である。つまり、各アームにおけるスイッチングパターンの表記において「０」から切り替わった「１」の斜め前が網掛け背景となっているパターンが発生条件となる。なお、実際のスイッチング動作においては上アームスイッチング素子ＱＨと下アームスイッチング素子ＱＬが同時にＯＦＦ状態となる短期間のデッドタイムが各状態の間に入るが、そのデッドタイムを１つの状態と解釈しても上記発生条件を同様に考えることができる。
【００５０】
本実施形態では、以上のような２つの発生条件パターンを回避するために、ＩＬ電流のゼロクロス操作を行う。例えば、図１０に示すように、区間Ｔ４の期間長をΔｔ分だけ延長するようスイッチング操作を行うことで、各スイッチング素子Ｑ１〜Ｑ８の素子電流ＩＱの向きを反転させる操作（０値に交差させる操作であり、本実施形態ではこれをゼロクロス操作と称呼する）を行う。なお、上記図２の比較例動作では、意図的にＩＬ入力電圧が丁度０となってゼロクロスさせないように区間Ｔ４の期間長が設定されている。
【００５１】
本実施形態では上記のようなゼロクロス操作を行うことにより、ＯＦＦ状態からＯＮ状態に切り替わる一方のスイッチング素子とは異なる他方のスイッチング素子において直前の区間で素子電流ＩＱの方向を順方向に反転できる。これは、図１１に示すようなスイッチングパターンを取ることになる。すなわち、上記比較例動作ではアーム突き抜け現象が発生していた区間ＴＸ（比較例動作の区間Ｔ５に対応）に対して、その直前の区間Ｔ（Ｘ−１）の前半では素子電流ＩＱの方向が逆方向であったものの、同じ区間Ｔ（Ｘ−１）の後半ではアーム全体のスイッチング状態を維持したまま素子電流ＩＱの方向を順方向に反転させていることと同等である。つまり、スイッチングパターンにおいて「１」の斜め直前が縦線背景となる。このため区間ＴＸ（区間Ｔ５）におけるアーム突き抜け現象を回避できる。
【００５２】
また、図示は省略するが、区間Ｔ８の期間長においても同様にΔｔ分だけ延長してＩＬ入力電圧を負値から正値まで上げるゼロクロス操作を行うことで（図１１と上下逆転したスイッチングパターンを用いることで）、区間Ｔ１におけるアーム突き抜け現象を回避できる。
【００５３】
しかしながら、ＤＣ−ＤＣコンバータ１の全体でアーム突き抜け現象を完全に回避するためには、限られた範囲で区間Ｔ４の期間長を設定する必要があり、その調整が難しい。例えば区間Ｔ４の期間長が短すぎる場合には、図１２に示すように短い区間Ｔ４Ｓ、Ｔ８ＳでＩＬ電流のゼロクロスが未到達となり、その結果図１３に示すパターンのように素子電流ＩＱの方向が変化する。しかしこのパターンでは、第４アームにおける区間Ｔ１，Ｔ５それぞれのアーム突き抜け現象が回避できない（Ｔ４ＳのＱ８、Ｔ８ＳのＱ７で素子電流ＩＱが逆方向のままとなる）。
【００５４】
一方、区間Ｔ４の期間長を適切な長さに設定した場合には、図１４に示すように長い区間Ｔ４Ｌ，Ｔ８ＬでＩＬ電流がゼロクロスし、その結果図１５に示すパターンのように素子電流ＩＱの方向が変化する。しかしこのパターンでは、第４アームにてアーム突き抜け現象を回避できるものの、今度は第４アームとは異なるアーム、この例では第１アームにおける区間Ｔ２，Ｔ６それぞれでアーム突き抜け現象が生じてしまう（Ｔ１のＱ２、Ｔ５のＱ１で素子電流ＩＱが逆方向となる）。
【００５５】
以上に対して本実施形態では、上記図２に対応する図１６に示すようなタイムチャートで動作する。このタイムチャートでは、１周期がＴＮ１〜ＴＮ１０の１０区間に区分けされ、区間ＴＮ１〜ＴＮ４がそれぞれ上記図２に示す比較例動作における区間Ｔ１〜Ｔ４に相当し、区間ＴＮ６〜ＴＮ９がそれぞれ上記図２に示す比較例動作における区間Ｔ５〜Ｔ８に相当する。つまり、本実施形態の動作タイムチャートは、上記比較例動作における区間Ｔ４，Ｔ８を延長した区間ＴＮ４，ＴＮ９において上記ゼロクロス操作を行うと共に、区間Ｔ４と区間Ｔ５の間に新たに区間ＴＮ５を挿入し、区間Ｔ８と区間Ｔ１の間に新たに区間ＴＮ１０を挿入したものと同等である。なお、図示の便宜上、各区間ＴＮ１〜ＴＮ１０は等間隔で示されている。
【００５６】
新たな区間ＴＮ５では、Ｅ１電位が正電位となり、Ｅ２電位が負電位となり、その結果Ｖ１電圧が正電圧となる。このため区間ＴＮ４でＩＬ電流が負値であったところ、区間ＴＮ５でＩＬ電流を逆方向にゼロクロスさせて正値に戻す。また、新たな区間ＴＮ１０では、Ｅ１電位が負電位となり、Ｅ２電位が正電位となり、その結果Ｖ１電圧が負電圧となる。このため区間ＴＮ９でＩＬ電流が正値であったところ、区間ＴＮ１０でＩＬ電流を逆方向にゼロクロスさせて負値に戻す。
【００５７】
以上のような本実施形態の動作タイムチャートを実現するスイッチングパターンを、図１７に示す。この図１７のスイッチングパターンで示す各スイッチング素子のスイッチング状態と素子電流方向のパターンは、アーム突き抜け現象の発生条件パターン（上記図８、図９のパターン）をどこにも含んでいない。つまり本実施形態が適用するスイッチングパターンでは、ＤＣ−ＤＣコンバータ１における第１〜４アームのいずれにおいても、またどの区間でも、リカバリー電流のアーム突き抜け現象の発生を回避できる。
【００５８】
この図１７に示す本実施形態のスイッチングパターンのうち、特にリカバリー電流のアーム突き抜け現象を回避する部分のスイッチングパターンの特徴を図１８に示す。上記比較例動作ではアーム突き抜け現象が発生していた区間ＴＮＸ（比較例動作の区間Ｔ５、もしくは本実施形態の区間ＴＮ６にそれぞれ対応）に対して、その３つ前の区間ＴＮ（Ｘ−３）では下アームスイッチング素子ＱＬに逆方向の素子電流ＩＱが流れ、かつ上アームスイッチング素子がＱＨがＯＦＦ状態となっている。そして、区間ＴＮ（Ｘ−２）から区間ＴＮ（Ｘ−１）にかけて、下アームスイッチング素子ＱＬに流れる素子電流ＩＱの方向が逆方向から順方向へと切り替わる。また、区間ＴＮＸでは、下アームスイッチング素子ＱＬがＯＦＦ状態である一方、上アームスイッチング素子ＱＨがＯＮ状態となっている。
【００５９】
また、区間ＴＮ（Ｘ−２）における各アームスイッチング素子Ｑ１〜Ｑ８全体のＯＮ／ＯＦＦ状態の組み合わせは区間ＴＮ（Ｘ−３）のそれと異なる所定の状態であり、当該区間ＴＮ（Ｘ−２）において下アームスイッチング素子ＱＬの素子電流ＩＱの方向が逆方向から順方向に切り替わるまで上記所定の状態が維持される。また区間ＴＮ（Ｘ−１）では、トランス１２に流れる電流方向が区間ＴＮ（Ｘ−２）の最後の状態から反転されている。すなわち、上記区間ＴＮ（Ｘ−２）及び区間ＴＮ（Ｘ−１）は、電流方向をコントロールする区間とも言うことができる。
【００６０】
以上のような特徴のスイッチングパターンでスイッチングすることにより、区間ＴＮＸ（区間ＴＮ６）におけるリカバリー電流のアーム突き抜け現象を回避できる。また、図示は省略するが、本実施形態の区間ＴＮ１の場合でも、図１８と上下逆転したパターン部分を適用することで当該区間ＴＮ１におけるリカバリー電流のアーム突き抜け現象を回避できる。
【００６１】
なお、上記区間ＴＮ（Ｘ−３）のスイッチングパターンが各請求項記載の第１スイッチングパターンの一例に相当し、上記区間ＴＮ（Ｘ−２）及び上記区間ＴＮ（Ｘ−１）のスイッチングパターンが各請求項記載の第２スイッチングパターンの一例に相当し、上記区間ＴＮＸのスイッチングパターンが各請求項記載の第３スイッチングパターンの一例に相当する。また、上記区間ＴＮ（Ｘ−２）のスイッチングパターンが各請求項記載の第４スイッチングパターンの一例に相当し、上記区間ＴＮ（Ｘ−１）のスイッチングパターンが各請求項記載の第５スイッチングパターンの一例に相当する。また、上アームスイッチング素子ＱＨ及び下アームスイッチング素子ＱＬのうち、いずれか一方が各請求項記載の第１スイッチング素子の一例に相当し、他方が各請求項記載の第２スイッチング素子の一例に相当する。
【００６２】
＜６：スイッチ駆動部の機能構成＞
次に、図１９を参照しつつ、スイッチ駆動部２３の機能構成の一例について説明する。ここでは、上記図１８に示す区間ＴＮ（Ｘ−３）のスイッチングパターンを第１スイッチングパターンとし、区間ＴＮ（Ｘ−２）及び区間ＴＮ（Ｘ−１）のスイッチングパターンを第２スイッチングパターンとし、区間ＴＮＸのスイッチングパターンを第３スイッチングパターンとし、区間ＴＮ（Ｘ−２）のスイッチングパターンを第４スイッチングパターンとし、区間ＴＮ（Ｘ−１）のスイッチングパターンを第５スイッチングパターンとして説明する。
【００６３】
図１９に示すように、スイッチ駆動部２３は、第１スイッチングパターン制御部２４と、第２スイッチングパターン制御部２５と、第３スイッチングパターン制御部２６とを有する。第２スイッチングパターン制御部２５は、第４スイッチングパターン制御部２７と、第５スイッチングパターン制御部２８とを有する。
【００６４】
第１スイッチングパターン制御部２４は、前述の指令生成部２１の制御指令に基づいて、上記第１スイッチングパターンに対応する制御信号Ｓ１〜Ｓ８を第１スイッチング回路１０及び第２スイッチング回路１１の各スイッチング素子Ｑ１〜Ｑ８にそれぞれ出力し、それらスイッチング素子Ｑ１〜Ｑ８の動作を制御する。また、第１スイッチングパターン制御部２４は、第１スイッチングパターンに基づくスイッチング動作が完了すると（制御信号Ｓ１〜Ｓ８を出力した後区間ＴＮ（Ｘ−３）の期間長が経過すると）、制御信号Ｓ９を出力する。
【００６５】
第２スイッチングパターン制御部２５は、前述の指令生成部２１の制御指令に基づいて、上記第２スイッチングパターンに対応する制御信号Ｓ１〜Ｓ８を各スイッチング素子Ｑ１〜Ｑ８にそれぞれ出力し、それらスイッチング素子Ｑ１〜Ｑ８の動作を制御する。
【００６６】
すなわち、第２スイッチングパターン制御部２５が有する第４スイッチングパターン制御部２７は、第１スイッチングパターン制御部２４から出力された上記制御信号Ｓ９を入力すると、上記第４スイッチングパターンに対応する制御信号Ｓ１〜Ｓ８を各スイッチング素子Ｑ１〜Ｑ８にそれぞれ出力し、それらスイッチング素子Ｑ１〜Ｑ８の動作を制御する。また、第４スイッチングパターン制御部２７は、第４スイッチングパターンに基づくスイッチング動作が完了すると（制御信号Ｓ１〜Ｓ８を出力した後区間ＴＮ（Ｘ−２）の期間長が経過すると）、制御信号Ｓ１０を出力する。
【００６７】
また、第２スイッチングパターン制御部２５が有する第５スイッチングパターン制御部２８は、第４スイッチングパターン制御部２７から出力された上記制御信号Ｓ１０を入力すると、上記第５スイッチングパターンに対応する制御信号Ｓ１〜Ｓ８を各スイッチング素子Ｑ１〜Ｑ８にそれぞれ出力し、それらスイッチング素子Ｑ１〜Ｑ８の動作を制御する。また、第５スイッチングパターン制御部２８は、第５スイッチングパターンに基づくスイッチング動作が完了すると（制御信号Ｓ１〜Ｓ８を出力した後区間ＴＮ（Ｘ−１）の期間長が経過すると）、制御信号Ｓ１１を出力する。
【００６８】
第３スイッチングパターン制御部２６は、第５スイッチングパターン制御部２８から出力された上記制御信号Ｓ１１を入力すると、上記第３スイッチングパターンに対応する制御信号Ｓ１〜Ｓ８を各スイッチング素子Ｑ１〜Ｑ８にそれぞれ出力し、それらスイッチング素子Ｑ１〜Ｑ８の動作を制御する。また、第３スイッチングパターン制御部２６は、第３スイッチングパターンに基づくスイッチング動作が完了すると（制御信号Ｓ１〜Ｓ８を出力した後区間ＴＮＸの期間長が経過すると）、制御信号Ｓ１２を出力する。
【００６９】
第１スイッチングパターン制御部２４は、第３スイッチングパターン制御部２６から出力された上記制御信号Ｓ１２を入力すると、上記第１スイッチングパターンに基づいたスイッチング制御を実行する。その後、上述のスイッチング制御が繰り返される。なお、上記で繰り返される各スイッチングパターンの間に別の異なるスイッチングパターンが実行されてもよい。
【００７０】
なお、上述した各スイッチングパターン制御部２４〜２８における処理等は、これらの処理の分担の例に限定されるものではなく、例えば、更に少ない数の処理部（例えば１つの処理部）で処理されてもよく、また、更に細分化された処理部により処理されてもよい。また、スイッチ駆動部２３を含む制御部２０は、後述するＣＰＵ９０１（図２６参照）が実行するプログラムにより実装されてもよいし、その一部又は全部がＡＳＩＣやＦＰＧＡ、その他の電気回路等の実際の装置により実装されてもよい。
【００７１】
＜７．各区間の期間長の設定手法＞
次に、本実施形態で適用する上記スイッチングパターンでの各区間の期間長の設定手法について説明する。ここでは、上記図１７に示す区間ＴＮ３，ＴＮ８のスイッチングパターンを第１スイッチングパターンとし、区間ＴＮ４，ＴＮ９及び区間ＴＮ５，ＴＮ１０のスイッチングパターンを第２スイッチングパターンとし、区間ＴＮ６，ＴＮ１のスイッチングパターンを第３スイッチングパターンとし、区間ＴＮ４，ＴＮ９のスイッチングパターンを第４スイッチングパターンとし、区間ＴＮ５，ＴＮ１０のスイッチングパターンを第５スイッチングパターンとして説明する。
【００７２】
上述したように、スイッチングパターンにおける各区間の期間長、特にＩＬ電流方向（正値か負値か）をコントロールする区間ＴＮ２，ＴＮ４，ＴＮ５（区間ＴＮ７，ＴＮ９，ＴＮ１０）それぞれの期間長は、短すぎる場合でも長すぎる場合でも、ＤＣ−ＤＣコンバータ１の全体でアーム突き抜け現象を回避することができない。また区間の組み合わせによっては、それぞれの期間長が互いにＩＬ電流方向のコントロールに影響を与える可能性がある。したがって、各区間の期間長を適切に設定することが重要である。
【００７３】
例えば、図２０は、本実施形態のスイッチングパターンを適用した場合のＩＬ電流の基本的な経時変化波形の一例を表している。このＩＬ電流波形の各区間における振幅や期間長は、ＤＣ−ＤＣコンバータ１の動作パラメータの設定に応じて変化する。ＤＣ−ＤＣコンバータ１の動作パラメータとしては、入力電圧（この例のＶＢ）、出力電圧（この例のＶＰＮ）、及び出力電力の３つの要素がある。
【００７４】
ＤＣ−ＤＣコンバータ１の動作パラメータが変化する場合でも、図示するＩＬ電流波形全体を略相似的に変化させることによって、スイッチング制御の１周期全体に渡りＤＣ−ＤＣコンバータ１の全体でアーム突き抜け現象を回避することができる。ここで、各区間ＴＮＸ（ここではＴＮＸ＝ＴＮ１〜ＴＮ１０）の開始時におけるＩＬ電流の瞬時値を区間開始電流ＩＬＳ（ＴＮＸ）とした場合、スイッチングパターンに基づく各区間ＴＮＸでのＯＮ／ＯＦＦスイッチング制御とともに、各区間ＴＮＸそれぞれの区間開始電流ＩＬＳ（ＴＮＸ）どうしの間の正負の関係を維持できるよう各区間ＴＮＸの期間長を設定すれば、ＩＬ電流波形全体における上記の相似性を確保できる。
【００７５】
図２０に示したＩＬ電流波形の例では、図２１に示すように区間ＴＮ１，ＴＮ２，ＴＮ５，ＴＮ８，ＴＮ９それぞれにおける区間開始電流ＩＬＳ（ＴＮ１）、ＩＬＳ（ＴＮ２）、ＩＬＳ（ＴＮ５）、ＩＬＳ（ＴＮ８）、ＩＬＳ（ＴＮ９）が負値（−）であり、これら以外の区間ＴＮ３，ＴＮ４，ＴＮ６，ＴＮ７，ＴＮ１０それぞれにおける区間開始電流ＩＬＳ（ＴＮ３）、ＩＬＳ（ＴＮ４）、ＩＬＳ（ＴＮ６）、ＩＬＳ（ＴＮ７）、ＩＬＳ（ＴＮ１０）が正値（＋）であればよい。なお、これら区間開始電流ＩＬＳ（ＴＮＸ）は、正値か負値のいずれかであって、０とはしない。このような各区間ＴＮＸにおける区間開始電流ＩＬＳ（ＴＮＸ）の電流方向条件を満たしつつ、スイッチングパターンに基づくＯＮ／ＯＦＦスイッチング制御を行うことで、ＩＬ電流波形全体における相似性が確保され、１周期全体に渡るＤＣ−ＤＣコンバータ１全体でのアーム突き抜け現象を回避できる。
【００７６】
また、上記スイッチングパターンの各区間は、機能的に見てトランス１２を介した１次側と２次側の間の電力伝達に実質的に寄与している区間は区間ＴＮ２〜４、ＴＮ７〜９であり、これら以外は単にＩＬ電流方向の接続調整区間ということができる。すなわち、ＩＬ電流の正負（方向）を決定する区間ＴＮ２，ＴＮ３，ＴＮ４，ＴＮ７，ＴＮ８，ＴＮ９それぞれの期間長どうしの関係が、ＩＬ電流波形全体における上記相似条件を満たす上で重要となる。
【００７７】
また、ＩＬ電流波形に要求される特性としては、制御周期の間でトランス１２に電磁エネルギーを蓄積させず中立性を維持するために、ＩＬ電流によってトランス１２に付与する正電力と負電力を等しくすることが前提となる。つまりＩＬ電流波形は、図２０に示すように、ＩＬ電流が正値となっている間にトランス１２に付与する電力（図中の縦線背景の面積）と、ＩＬ電流が負値となっている間にトランス１２に付与する電力（図中の網掛け背景の面積）が等しい交流波形とする。このことから、区間ＴＮ１〜ＴＮ５の波形（図中の実線部分）と区間ＴＮ６〜ＴＮ１０の波形（図中の一点鎖線部分）は、互いにＩＬ電流＝０の軸直線に関して線対称（正負逆対称）でかつ位相が１／２周期ずれた形状となることが前提になる。
【００７８】
このようなＩＬ電流波形の前提要素を踏まえ、上記図２１の電流方向条件が満たされるように各区間それぞれの期間長を設定する手法について、以下に説明する。ここでは区間ＴＮ１〜ＴＮ５におけるＩＬ電流波形を例に挙げ、その中で特に区間ＴＮ２と区間ＴＮ４のそれぞれの期間長の調整手法について説明する。他方の区間ＴＮ６〜ＴＮ１０における区間ＴＮ７と区間ＴＮ９の期間長の調整については、それぞれ対応する区間ＴＮ２、区間ＴＮ４と同じ期間長にするか、もしくは上記ＩＬ電流波形の前提要素を踏まえて、ＩＬ電流の正負（方向）を反転するとともに１／２周期ずらした位相で同様の手法を適用すればよい。
【００７９】
＜８．ＩＬ電流波形の幾何的形状に基づく４つの条件式＞
まず、上記の電流方向条件を満たすためには、各区間ＴＮＸの区間開始電流ＩＬＳ（ＴＮＸ）について以下の４つの条件式を同時に満たせばよい。
式１：ＩＬＳ（ＴＮ６）−ＩＬＳ（ＴＮ２）＞０
式２：ＩＬＳ（ＴＮ３）−ＩＬＳ（ＴＮ２）＞（ＩＬＳ（ＴＮ６）−ＩＬＳ（ＴＮ２））／２
式３：ＩＬＳ（ＴＮ４）−ＩＬＳ（ＴＮ２）＞（ＩＬＳ（ＴＮ６）−ＩＬＳ（ＴＮ２））／２
式４：ＩＬＳ（ＴＮ５）−ＩＬＳ（ＴＮ２）＜（ＩＬＳ（ＴＮ６）−ＩＬＳ（ＴＮ２））／２
【００８０】
上記条件式１については、
ＩＬＳ（ＴＮ６）＞ＩＬＳ（ＴＮ２）
と書き直すことができる。すなわち、この条件式１はＩＬＳ（ＴＮ６）とＩＬＳ（ＴＮ２）の大小関係を規定する。当該ＤＣ−ＤＣコンバータ１は、トランス１２を介して１次側から２次側へ電力伝達することから、ＩＬ電流波形は山型波形と谷型波形を交互に有する交流波形となる。そして上述したように、このような１次側と２次側の間の電力伝達に実質的に寄与している区間は区間ＴＮ２〜４、ＴＮ７〜９であり、これらの区間ＴＮ２〜４と区間ＴＮ７〜９の間における上記前提要素の正負逆対称を考慮すると、ＩＬＳ（ＴＮ６）とＩＬＳ（ＴＮ２）は互いに符号（正負）が逆で絶対値が等しい関係となる。そこで上記条件式１を満たせば、すなわちＩＬＳ（ＴＮ２）が負値でＩＬＳ（ＴＮ６）が正値となり、区間ＴＮ２〜４ではＩＬ電流を図２２に示すような山型波形（負値→正値→負値に変化させる波形）で経時変化させていると言える。
【００８１】
次に、上記条件式２については、左辺が図２２中の相対差分ＩＩに相当し、右辺が相対差分Ｉに相当し、これら２つの相対差分Ｉ，ＩＩの大きさを比較している。相対差分ＩＩは、ＩＬＳ（ＴＮ２）に対するＩＬＳ（ＴＮ３）の相対的な差分値（正値）であり、図示するＩＬ電流波形におけるＩＬＳ（ＴＮ２）とＩＬＳ（ＴＮ３）の間の高低差に相当する。相対差分Ｉは、ＩＬＳ（ＴＮ２）の絶対値（正値）であり、図示するＩＬ電流波形においてＩＬ電流＝０の軸直線とＩＬＳ（ＴＮ２）の間の高低差に相当する。上記条件式１を満たしてＩＬＳ（ＴＮ２）が負値であり、かつ上記条件式２を満たすように相対差分ＩＩが相対差分Ｉより大きければ、ＩＬＳ（ＴＮ３）は必然的に正値となる。
【００８２】
次に、上記条件式３については、相対差分Ｉと相対差分ＩＩＩの大きさを比較しており、上記条件式２と同様の理由で、当該条件式３を満たして相対差分ＩＩＩが相対差分Ｉより大きければ、ＩＬＳ（ＴＮ４）は必然的に正値となる。この条件式３は、ＶＢとＶＰＮの大小関係によってはＩＬＳ（ＴＮ２）とＩＬＳ（ＴＮ３）が異なる場合があるため、上記条件式２とは別途に設けている。
【００８３】
次に、上記条件式４については、左辺が図２２中の相対差分ＩＶに相当し、右辺が相対差分Ｉに相当し、これら２つの相対差分Ｉ，ＩＶの大きさを比較している。相対差分ＩＶは、ＩＬＳ（ＴＮ２）に対するＩＬＳ（ＴＮ５）の相対的な差分値（正値）であり、図示するＩＬ電流波形におけるＩＬＳ（ＴＮ２）とＩＬＳ（ＴＮ５）の間の高低差に相当する。上記条件式１を満たしてＩＬＳ（ＴＮ２）が負値であり、かつ上記条件式４を満たして相対差分ＩＶが相対差分Ｉより小さければ、ＩＬＳ（ＴＮ５）は必然的に負値となる。
【００８４】
ここで、インダクタンス素子１３に付加する電圧をＶ、インダクタンス素子１３のインダクタンス定数をＬ、時間長とｔとすると、この時間長ｔの間におけるＩＬ電流の変化量は、Ｖｔ／Ｌと表せる。これにより、各区間ＴＮＸの期間長をＭ（ＴＮＸ）とすると、上記４つの条件式１〜４は、それぞれ以下のように書き換えることができる。
式５：ＶＢ×Ｍ（ＴＮ２）＋（ＶＢ−ＶＰＮ）×Ｍ（ＴＮ３）−ＶＰＮ×Ｍ（ＴＮ４）＋（ＶＢ＋ＶＰＮ）×Ｍ（ＴＮ５）＞０
式６：ＶＢ×Ｍ（ＴＮ２）＞｛（ＶＢ×Ｍ（ＴＮ２）＋（ＶＢ−ＶＰＮ）×Ｍ（ＴＮ３）−ＶＰＮ×Ｍ（ＴＮ４）＋（ＶＢ＋ＶＰＮ）×Ｍ（ＴＮ５）｝／２
式７：ＶＢ×Ｍ（ＴＮ２）＋（ＶＢ−ＶＰＮ）×Ｍ（ＴＮ３）＞｛（ＶＢ×Ｍ（ＴＮ２）＋（ＶＢ−ＶＰＮ）×Ｍ（ＴＮ３）−ＶＰＮ×Ｍ（ＴＮ４）＋（ＶＢ＋ＶＰＮ）×Ｍ（ＴＮ５）｝／２
式８：ＶＢ×Ｍ（ＴＮ２）＋（ＶＢ−ＶＰＮ）×Ｍ（ＴＮ３）−ＶＰＮ×Ｍ（ＴＮ４）＜｛（ＶＢ×Ｍ（ＴＮ２）＋（ＶＢ−ＶＰＮ）×Ｍ（ＴＮ３）−ＶＰＮ×Ｍ（ＴＮ４）＋（ＶＢ＋ＶＰＮ）×Ｍ（ＴＮ５）｝／２
【００８５】
さらに、これら条件式５〜８をＭ（ＴＮ２）について整理すると、それぞれ以下のように置き換えることができる。
式９：Ｍ（ＴＮ２）＞ＶＰＮ×Ｍ（ＴＮ４）／ＶＢ−（ＶＢ＋ＶＰＮ）×Ｍ（ＴＮ５）／ＶＢ−（ＶＢ−ＶＰＮ）×Ｍ（ＴＮ３）／ＶＢ
式１０：Ｍ（ＴＮ２）＞−ＶＰＮ×Ｍ（ＴＮ４）／ＶＢ＋（ＶＢ＋ＶＰＮ）×Ｍ（ＴＮ５）／ＶＢ＋（ＶＢ−ＶＰＮ）×Ｍ（ＴＮ３）／ＶＢ
式１１：Ｍ（ＴＮ２）＞−ＶＰＮ×Ｍ（ＴＮ４）／ＶＢ＋（ＶＢ＋ＶＰＮ）×Ｍ（ＴＮ５）／ＶＢ−（ＶＢ−ＶＰＮ）×Ｍ（ＴＮ３）／ＶＢ
式１２：Ｍ（ＴＮ２）＜ＶＰＮ×Ｍ（ＴＮ４）／ＶＢ＋（ＶＢ＋ＶＰＮ）×Ｍ（ＴＮ５）／ＶＢ−（ＶＢ−ＶＰＮ）×Ｍ（ＴＮ３）／ＶＢ
【００８６】
以上のようなＩＬ電流波形の幾何的な解析に基づく４つの条件式９〜１２を同時に満たすことで、少なくとも区間ＴＮ２〜ＴＮ５の間においては上記図２１に示した電流方向条件を満たすことができる。また、上述したように、他の区間ＴＮ１においては単にＩＬ電流方向の接続を調整する区間であり、区間中の電流は一定であるため、条件式１〜４を同時に満たすだけで区間ＴＮ１〜ＴＮ４の全体で上記図２１に示した電流方向条件を満たせると言える。つまり、４つの条件式９〜１２を同時に満たすように区間ＴＮ１〜ＴＮ５の期間長Ｍ（ＴＮ１〜ＴＮ５）を設定することで、電流方向条件を満たしてＩＬ電流波形全体における相似性が確保され、ＤＣ−ＤＣコンバータ１全体でのアーム突き抜け現象を回避できる。
【００８７】
＜９．区間ＴＮ２と区間ＴＮ４それぞれの期間長の調整手法の具体例＞
上述したように、区間ＴＮ２と区間ＴＮ４のそれぞれの期間長Ｍ（ＴＮ２），Ｍ（ＴＮ４）は、互いにＩＬ電流方向のコントロールに影響を与える重要な関係にある。ここで、図２３に、所定の条件下で出力電力が異なる複数のＤＣ−ＤＣコンバータ１を動作させる場合の期間長Ｍ（ＴＮ２），Ｍ（ＴＮ４）の一例を示す。この図２３に示すグラフでは、横軸に区間ＴＮ４の期間長Ｍ（ＴＮ４）を対応させ、縦軸に区間ＴＮ２の期間長（ＴＮ２）を対応させている。図２３に示す例では、ＤＣ−ＤＣコンバータ１の出力電力の増減変化に合わせて、期間長Ｍ（ＴＮ２）と期間長Ｍ（ＴＮ４）も互いに略比例する関係にある。
【００８８】
そしてこの図２３のグラフにおいて、上記４つの条件式９〜１２を同時に満たす不等式領域を図中のドットハッチング領域で示す。なお、２軸の各期間長Ｍ（ＴＮ２），Ｍ（ＴＮ４）以外の期間長Ｍ（ＴＮ３），Ｍ（ＴＮ５）については、それぞれ適宜の値で固定しているものとする。図２３に示す例では、出力電力が低い場合（この例では０．１ｋｗの場合）において、条件式１〜４を同時に満たす領域から逸脱してしまう。
【００８９】
これに対し本実施形態では、例えば区間ＴＮ２の期間長Ｍ（ＴＮ２）に対しその増減変化についての下限値を設定することで条件式１〜４の同時成立を確保する。例えば、上記図２３に対応する図２４に示すように、期間長Ｍ（ＴＮ２）の座標軸（縦軸）に対する条件式２と条件式４、あるいは条件式３と条件式４の各不等式境界直線の交点ＩＰに対応する期間長Ｍ（ＴＮ２）を、その期間長Ｍ（ＴＮ２）の減少下限値（図示する例では約１．７μｓ）として設定する。これにより、どの出力電力であるＤＣ−ＤＣコンバータ１でも条件式１〜４を同時に満たす領域内に収めることができ、すなわちＤＣ−ＤＣコンバータ１全体でのアーム突き抜け現象を回避できる。
【００９０】
なお、上記は期間長Ｍ（ＴＮ２）に下限値を設定するようにしたが、例えば期間長Ｍ（ＴＮ４）に下限値を設定する等、その他の手法を用いてもよい。すなわち、各ＤＣ−ＤＣコンバータ１の期間長Ｍ（ＴＮ２），Ｍ（ＴＮ４）のプロットが条件式１〜４を同時に満たす領域内に収まる手法であればよい。
【００９１】
＜１０．条件式の修正＞
上述した４つの条件式９〜１２は、ＩＬ電流波形の幾何的形状に基づいて各区間開始電流ＩＬＳ（ＴＮＸ）の間の関係式からそのまま導出するようにしたが、さらに必要に応じて適宜の修正を行ってもよい。例えば、各スイッチング素子Ｑ１〜Ｑ８にＳＪＭＯＳＦＥＴを用いる場合には、その逆回復のために一定以上の素子電流ＩＱを順方向に流すことが必要である場合がある。また、実際の装置では、インダクタンス素子１３におけるインダクタンス定数のバラツキ等を考慮して、各区間ＴＮＸの期間長Ｍ（ＴＮＸ）についても設計マージンを設けることが望ましい。これらの理由により、各区間開始電流ＩＬＳ（ＴＮＸ）の電流方向をコントロールするだけでなく、最低限確保すべき各区間開始電流ＩＬＳ（ＴＮＸ）の下限値を設定してもよい。この下限値の電流をＩＭＩＮとした場合、条件式９，１０，１２のそれぞれは、以下のように２×ＩＭＩＮ×Ｌ／ＶＢを追加項として修正できる。
式９’：Ｍ（ＴＮ２）＞ＶＰＮ×Ｍ（ＴＮ４）／ＶＢ−（ＶＢ＋ＶＰＮ）×Ｍ（ＴＮ５）／ＶＢ−（ＶＢ−ＶＰＮ）×Ｍ（ＴＮ３）／ＶＢ＋２×ＩＭＩＮ×Ｌ／ＶＢ
式１０’：Ｍ（ＴＮ２）＞−ＶＰＮ×Ｍ（ＴＮ４）／ＶＢ＋（ＶＢ＋ＶＰＮ）×Ｍ（ＴＮ５）／ＶＢ＋（ＶＢ−ＶＰＮ）×Ｍ（ＴＮ３）／ＶＢ＋２×ＩＭＩＮ×Ｌ／ＶＢ
式１２’：Ｍ（ＴＮ２）＜ＶＰＮ×Ｍ（ＴＮ４）／ＶＢ＋（ＶＢ＋ＶＰＮ）×Ｍ（ＴＮ５）／ＶＢ−（ＶＢ−ＶＰＮ）×Ｍ（ＴＮ３）／ＶＢ−２×ＩＭＩＮ×Ｌ／ＶＢ
【００９２】
＜１１：指令生成部の機能構成＞
次に、図２５を参照しつつ、指令生成部２１の機能構成の一例について説明する。図２５に示すように、指令生成部２１は、継続時間演算部４１と、スイッチタイミング制御部４２を有する。スイッチタイミング制御部４２は、第１スイッチタイミング制御部４３と、第２スイッチタイミング制御部４４と、第３スイッチタイミング制御部４５を有する。
【００９３】
継続時間演算部４１は、上述した当該ＤＣ−ＤＣコンバータ１の動作パラメータである入力電圧、出力電圧、及び出力電力の３要素に基づいて、スイッチングパターンの各区間ＴＮＸの期間長Ｍ（ＴＮＸ）を演算する。具体的には、継続時間演算部４１は、入力電圧及び出力電圧に基づいてＩＬ電流波形を決定し、出力電圧に基づいて（振幅、期間長を変化させることにより）ＩＬ電流波形を相似状に変化させる。この演算は、所定の演算式によって行われてもよいし、予め用意された相関テーブルに基づいて行われてもよい。
【００９４】
スイッチタイミング制御部４２は、スイッチングパターンの各区間ＴＮＸの切り替えタイミングを制御することにより、上記継続時間演算部４１で演算された各区間ＴＮＸの期間長Ｍ（ＴＮＸ）に対して、上記４つの条件式９〜１２を同時に満たすように調整する。調整の具体的な手法としては、上述した期間長Ｍ（ＴＮ２）の下限値の設定等が挙げられる。
【００９５】
すなわち、スイッチタイミング制御部４２は、インダクタンス素子１３に流れるＩＬ電流の電流方向が所定の方向（正又は負）となるタイミングで、第１スイッチングパターン（区間ＴＮ３，ＴＮ８のスイッチングパターン）、第２スイッチングパターン（区間ＴＮ４，ＴＮ９及び区間ＴＮ５，ＴＮ１０のスイッチングパターン）、及び第３スイッチングパターン（区間ＴＮ６，ＴＮ１のスイッチングパターン）の切り替えを行うようにスイッチ駆動部２３を制御する。具体的には、スイッチタイミング制御部４２は、図２０に示すように、ＩＬ電流方向が正となるタイミングで第１スイッチングパターン（区間ＴＮ３）から第２スイッチングパターン（区間ＴＮ４，ＴＮ５）への切り替えを行うと共に、第２スイッチングパターン（区間ＴＮ４，ＴＮ５）から第３スイッチングパターン（区間ＴＮ６）への切り替えを行う。また、ＩＬ電流方向が負となるタイミングで第１スイッチングパターン（区間ＴＮ８）から第２スイッチングパターン（区間ＴＮ９，ＴＮ１０）への切り替えを行うと共に、第２スイッチングパターン（区間ＴＮ９，ＴＮ１０）から第３スイッチングパターン（区間ＴＮ１）への切り替えを行う。
【００９６】
また、第１スイッチタイミング制御部４３は、インダクタンス素子１３に流れる電流の方向が一の方向（正又は負）である間に、他のスイッチングパターン（区間ＴＮ２，ＴＮ７のスイッチングパターン）から第１スイッチングパターン（区間ＴＮ３，ＴＮ８のスイッチングパターン）への切り替え、及び、第１スイッチングパターン（区間ＴＮ３，ＴＮ８のスイッチングパターン）から第２スイッチングパターン（区間ＴＮ４，ＴＮ９及び区間ＴＮ５，ＴＮ１０のスイッチングパターン）への切り替えを行うようにスイッチ駆動部２３を制御する。具体的には、第１スイッチタイミング制御部４３は、図２０に示すように、ＩＬ電流方向が正である間に、他のスイッチングパターン（区間ＴＮ２）から第１スイッチングパターン（区間ＴＮ３）への切り替え、及び、第１スイッチングパターン（区間ＴＮ３）から第２スイッチングパターン（区間ＴＮ４，ＴＮ５）への切り替えを行う。また、ＩＬ電流方向が負である間に、他のスイッチングパターン（区間ＴＮ７）から第１スイッチングパターン（区間ＴＮ８）への切り替え、及び、第１スイッチングパターン（区間ＴＮ８）から第２スイッチングパターン（区間ＴＮ９，ＴＮ１０）への切り替えを行う。
【００９７】
また、第２スイッチタイミング制御部４４は、インダクタンス素子１３に流れる電流の方向が一の方向（正又は負）である間に、第２スイッチングパターン（区間ＴＮ４，ＴＮ９及び区間ＴＮ５，ＴＮ１０のスイッチングパターン）から第３スイッチングパターン（区間ＴＮ６，ＴＮ１のスイッチングパターン）への切り替え、及び、第３スイッチングパターン（区間ＴＮ６，ＴＮ１のスイッチングパターン）から他のスイッチングパターン（区間ＴＮ２，ＴＮ７のスイッチングパターン）への切り替えを行うようにスイッチ駆動部２３を制御する。具体的には、第２スイッチタイミング制御部４４は、図２０に示すように、ＩＬ電流方向が正である間に、第２スイッチングパターン（区間ＴＮ４，ＴＮ５）から第３スイッチングパターン（区間ＴＮ６）への切り替え、及び、第３スイッチングパターン（区間ＴＮ６）から他のスイッチングパターン（区間ＴＮ７）への切り替えを行う。また、ＩＬ電流方向が負である間に、第２スイッチングパターン（区間ＴＮ９，ＴＮ１０）から第３スイッチングパターン（区間ＴＮ１）への切り替え、及び、第３スイッチングパターン（区間ＴＮ１）から他のスイッチングパターン（区間ＴＮ２）への切り替えを行う。
【００９８】
また、第３スイッチタイミング制御部４５は、インダクタンス素子１３に流れる電流の方向が他の方向（負又は正）となるタイミングで、第４スイッチングパターン（区間ＴＮ４，ＴＮ９のスイッチングパターン）から第５スイッチングパターン（区間ＴＮ５，ＴＮ１０のスイッチングパターン）への切り替えを行うようにスイッチ駆動部２３を制御する。具体的には、第３スイッチタイミング制御部４５は、図２０に示すように、ＩＬ電流方向が負となるタイミングで、第４スイッチングパターン（区間ＴＮ４）から第５スイッチングパターン（区間ＴＮ５）への切り替えを行う。また、ＩＬ電流方向が正となるタイミングで、第４スイッチングパターン（区間ＴＮ９）から第５スイッチングパターン（区間ＴＮ１０）への切り替えを行う。
【００９９】
なお、上述した継続時間演算部４１、スイッチタイミング制御部４２等における処理等は、これらの処理の分担の例に限定されるものではなく、例えば、更に少ない数の処理部（例えば１つの処理部）で処理されてもよく、また、更に細分化された処理部により処理されてもよい。また、指令生成部２１を含む制御部２０は、後述するＣＰＵ９０１（図２６参照）が実行するプログラムにより実装されてもよいし、その一部又は全部がＡＳＩＣやＦＰＧＡ、その他の電気回路等の実際の装置により実装されてもよい。
【０１００】
＜１２．制御部のハードウェア構成例＞
次に、図２６を参照しつつ、上記で説明したＣＰＵ９０１が実行するプログラムにより実装されたスイッチ駆動部２３の各スイッチングパターン制御部２４〜２８や、指令生成部２１のスイッチタイミング制御部４２等による処理を実現する制御部２０のハードウェア構成例について説明する。
【０１０１】
図２６に示すように、制御部２０は、例えば、ＣＰＵ９０１と、ＲＯＭ９０３と、ＲＡＭ９０５と、ＡＳＩＣ又はＦＰＧＡ等の特定の用途向けに構築された専用集積回路９０７と、入力装置９１３と、出力装置９１５と、記録装置９１７と、ドライブ９１９と、接続ポート９２１と、通信装置９２３とを有する。これらの構成は、バス９０９や入出力インターフェース９１１を介し相互に信号を伝達可能に接続されている。
【０１０２】
プログラムは、例えば、ＲＯＭ９０３やＲＡＭ９０５、記録装置９１７等に記録しておくことができる。
【０１０３】
また、プログラムは、例えば、フレキシブルディスクなどの磁気ディスク、各種のＣＤ・ＭＯディスク・ＤＶＤ等の光ディスク、半導体メモリ等のリムーバブルな記録媒体９２５に、一時的又は永続的に記録しておくこともできる。このような記録媒体９２５は、いわゆるパッケージソフトウエアとして提供することもできる。この場合、これらの記録媒体９２５に記録されたプログラムは、ドライブ９１９により読み出されて、入出力インターフェース９１１やバス９０９等を介し上記記録装置９１７に記録されてもよい。
【０１０４】
また、プログラムは、例えば、ダウンロードサイト・他のコンピュータ・他の記録装置等（図示せず）に記録しておくこともできる。この場合、プログラムは、ＬＡＮやインターネット等のネットワークＮＷを介し転送され、通信装置９２３がこのプログラムを受信する。そして、通信装置９２３が受信したプログラムは、入出力インターフェース９１１やバス９０９等を介し上記記録装置９１７に記録されてもよい。
【０１０５】
また、プログラムは、例えば、適宜の外部接続機器９２７に記録しておくこともできる。この場合、プログラムは、適宜の接続ポート９２１を介し転送され、入出力インターフェース９１１やバス９０９等を介し上記記録装置９１７に記録されてもよい。
【０１０６】
そして、ＣＰＵ９０１が、上記記録装置９１７に記録されたプログラムに従い各種の処理を実行することにより、上記のスイッチ駆動部２３の各スイッチングパターン制御部２４〜２８等による処理や、指令生成部２１のスイッチタイミング制御部４２等の処理が実現される。この際、ＣＰＵ９０１は、例えば、上記記録装置９１７からプログラムを直接読み出して実行してもよいし、ＲＡＭ９０５に一旦ロードした上で実行してもよい。更にＣＰＵ９０１は、例えば、プログラムを通信装置９２３やドライブ９１９、接続ポート９２１を介し受信する場合、受信したプログラムを記録装置９１７に記録せずに直接実行してもよい。
【０１０７】
また、ＣＰＵ９０１は、必要に応じて、例えばマウス・キーボード・マイク（図示せず）等の入力装置９１３から入力する信号や情報に基づいて各種の処理を行ってもよい。
【０１０８】
そして、ＣＰＵ９０１は、上記の処理を実行した結果を、例えば表示装置や音声出力装置等の出力装置９１５から出力してもよく、さらにＣＰＵ９０１は、必要に応じてこの処理結果を通信装置９２３や接続ポート９２１を介し送信してもよく、上記記録装置９１７や記録媒体９２５に記録させてもよい。
【０１０９】
＜１３：実施形態の効果＞
以上説明したように、本実施形態のＤＣ−ＤＣコンバータ１は、制御部２０のスイッチ駆動部２３が、下アームスイッチング素子ＱＬ（又は上アームスイッチング素子ＱＨ）に逆方向の素子電流ＩＱが流れ、且つ、上アームスイッチング素子ＱＨ（又は下アームスイッチング素子ＱＬ）がＯＦＦ状態であるように設定された区間ＴＮ（Ｘ−３）のスイッチングパターンを実行する第１スイッチングパターン制御部２４と、下アームスイッチング素子ＱＬ（又は上アームスイッチング素子ＱＨ）に流れる素子電流ＩＱの方向が逆方向から順方向に切り替わるように設定された区間ＴＮ（Ｘ−２）及び区間ＴＮ（Ｘ−１）のスイッチングパターンを実行する第２スイッチングパターン制御部２５と、下アームスイッチング素子ＱＬ（又は上アームスイッチング素子ＱＨ）がＯＦＦ状態、且つ、上アームスイッチング素子ＱＨ（又は下アームスイッチング素子ＱＬ）がＯＮ状態であるように設定された区間ＴＮＸのスイッチングパターンを実行する第３スイッチングパターン制御部２６と、を有する。
【０１１０】
これにより、スイッチ駆動部２３は、区間ＴＮ（Ｘ−２）及び区間ＴＮ（Ｘ−１）のスイッチングパターンを適宜のタイミングで実行することで、逆方向の素子電流ＩＱが流れている下アームスイッチング素子ＱＬ（又は上アームスイッチング素子ＱＨ）をＯＦＦ状態とする前に順方向の素子電流ＩＱに切り替えることが可能となる。その結果、ＳＪＭＯＳＦＥＴの寄生ダイオード３２に空乏層が形成され、リカバリー電流ＩＲの発生を抑制できる。以上により、共振回路等を使用することなく、ＳＪＭＯＳＦＥＴを寄生ダイオード３２に電流が流れるスイッチング回路にも使用することが可能となる。つまり、リカバリー電流による損失を低減できる。したがって、スーパージャンクション構造のＭＯＳＦＥＴを使用可能な電力変換装置を実現できる。また、リカバリー電流ＩＲがアーム全体を突き抜けるように流れる場合、電圧サージ発生の一因となるが、本実施形態ではリカバリー電流ＩＲの発生を抑制できるので、サージを低減することが可能である。
【０１１１】
また、本実施形態では特に、第２スイッチングパターン制御部２５が、第１スイッチングパターン制御部２４により実行される区間ＴＮ（Ｘ−３）のスイッチングパターンと、第３スイッチングパターン制御部２６により実行される区間ＴＮＸのスイッチングパターンとの間に区間ＴＮ（Ｘ−２）及び区間ＴＮ（Ｘ−１）のスイッチングパターンを実行する。これにより、スイッチ駆動部２３は、逆方向の素子電流ＩＱが流れている下アームスイッチング素子ＱＬ（又は上アームスイッチング素子ＱＨ）をＯＦＦ状態とする前に順方向の素子電流ＩＱに切り替えることができるので、ＳＪＭＯＳＦＥＴの寄生ダイオード３２に空乏層が形成され、リカバリー電流ＩＲの発生を抑制できる。
【０１１２】
また、本実施形態では特に、第２スイッチングパターン制御部２５は、複数のアームスイッチング素子Ｑ１〜Ｑ８全体のＯＮ／ＯＦＦ状態の組み合わせが区間ＴＮ（Ｘ−３）のスイッチングパターンとは異なる所定の状態であり、下アームスイッチング素子ＱＬ（又は上アームスイッチング素子ＱＨ）に流れる素子電流ＩＱの方向が逆方向から順方向に切り替わるまで上記所定の状態が維持されるように設定された区間ＴＮ（Ｘ−２）を実行する第４スイッチングパターン制御部２７を有する。
【０１１３】
区間ＴＮ（Ｘ−２）のスイッチングパターンは、ＤＣ−ＤＣコンバータ１においてトランス１２の一次側巻線とインダクタンス素子１３が入力側直流母線から切り離され、トランス１２の二次側巻線と出力側直流母線とが接続されるスイッチングパターンである。このとき、Ｖ１＝０なのでトランス１２の２次側の電圧Ｖ２と等しい大きさの電圧がインダクタンス素子１３に印加される。その結果、巻線比Ｎ＝１の場合Ｌ×ｄＩＬ／ｄｔ＝−Ｖ２の関係に従ってＩＬ電流が変化し、トランス１２の一次側及び二次側の各スイッチング回路１０，１１において各スイッチング素子Ｑ１〜Ｑ８の素子電流ＩＱの向きが反転する。
【０１１４】
したがって、従来より使用される比較動作例のスイッチングパターンを使用して、下アームスイッチング素子ＱＬ（又は上アームスイッチング素子ＱＨ）に流れる素子電流ＩＱの方向が逆方向から順方向に切り替わるまで次のパターンに遷移させないという簡易な手法により、新たなスイッチングパターンを設定することなく下アームスイッチング素子ＱＬ（又は上アームスイッチング素子ＱＨ）に順方向の素子電流ＩＱを流すことができる。
【０１１５】
また、本実施形態では特に、第２スイッチングパターン制御部２５は、トランス１２の２次側巻線に流れる電流の方向が区間ＴＮ（Ｘ−２）のスイッチングパターンの最後の状態から反転されるように設定された区間ＴＮ（Ｘ−１）を実行する第５スイッチングパターン制御部２８を有する。
【０１１６】
区間ＴＮ（Ｘ−２）のスイッチングパターンにより下アームスイッチング素子ＱＬ及び上アームスイッチング素子ＱＨの動作を制御する場合、これら上下アームスイッチング素子ＱＬ，ＱＨを含むアームにおけるリカバリー電流ＩＲの発生を抑制することができるが、その他のアームにおいてリカバリー電流ＩＲがアームの全体に流れ、損失が生じる場合がある（例えば図１５に示すスイッチング素子Ｑ１，Ｑ２を備えた第１アームにおける区間Ｔ２，Ｔ６）。
【０１１７】
区間ＴＮ（Ｘ−１）のスイッチングパターンにより上下アームスイッチング素子ＱＬ，ＱＨを制御することで、その他のアームにおけるリカバリー電流ＩＲの発生についても抑制することが可能となるので、各スイッチング回路１０，１１全体における損失をより低減することができる。
【０１１８】
また、本実施形態では特に、スイッチ駆動部２３は、一のアームに対し、区間ＴＮ（Ｘ−３）のスイッチングパターン、区間ＴＮ（Ｘ−２）と区間ＴＮ（Ｘ−１）のスイッチングパターン、及び区間ＴＮＸのスイッチングパターンに基づいて各アームスイッチング素子Ｑ１〜Ｑ８の動作を制御すると共に、上記一のアーム以外の少なくとも１つのアームに対し、区間ＴＮ（Ｘ−３）のスイッチングパターン、区間ＴＮ（Ｘ−２）と区間ＴＮ（Ｘ−１）のスイッチングパターン、及び区間ＴＮＸのスイッチングパターンに基づいて各アームスイッチング素子Ｑ１〜Ｑ８の動作を制御する。
【０１１９】
すなわち、下アームスイッチング素子ＱＬ及び上アームスイッチング素子ＱＨをそれぞれ備えた複数のアームを有する各スイッチング回路１０，１１においては、一のアームに対し区間ＴＮ（Ｘ−３）〜区間ＴＮＸのスイッチングパターンによる制御を行うことで、当該一のアームにおけるリカバリー電流ＩＲの発生を抑制することができるが、その他のアームにおいてリカバリー電流ＩＲがアームの全体に流れ、損失が生じる場合がある。
【０１２０】
具体的には、例えば図１５に示すスイッチングパターンでは、第４アームに対し区間Ｔ３（第１スイッチングパターンの一例）、区間Ｔ４Ｌ（第２スイッチングパターンの一例）、区間Ｔ５（第３スイッチングパターンの一例）による制御を行うことで、区間Ｔ５におけるリカバリー電流のアーム突き抜け現象（図３参照）の発生を防止できる。しかしながら、第１アームにおける区間Ｔ６に同様の現象が発生している。同様に、第４アームに対し区間Ｔ７（第１スイッチングパターンの一例）、区間Ｔ８Ｌ（第２スイッチングパターンの一例）、区間Ｔ１（第３スイッチングパターンの一例）による制御を行うことで、区間Ｔ１におけるリカバリー電流のアーム突き抜け現象（図３参照）の発生を防止できる。しかしながら、第１アームにおける区間Ｔ２に同様の現象が発生している。
【０１２１】
本実施形態では、スイッチ駆動部２３が一のアーム以外の少なくとも１つのアームに対しても区間ＴＮ（Ｘ−３）〜区間ＴＮＸのスイッチングパターンによる制御を行うことで、その他のアームにおけるリカバリー電流ＩＲの発生についても抑制することが可能となるので、各スイッチング回路１０，１１全体における損失をより低減することができる。
【０１２２】
具体的には、例えば図１７に示すスイッチングパターンでは、第１アームに対し区間ＴＮ４（第１スイッチングパターンの一例）、区間ＴＮ５，ＴＮ６（第２スイッチングパターンの一例）、区間ＴＮ７（第３スイッチングパターンの一例）による制御を行うことで、区間ＴＮ７（図１５における区間Ｔ６に相当）におけるリカバリー電流のアーム突き抜け現象の発生を防止できる。同様に、第１アームに対し区間ＴＮ９（第１スイッチングパターンの一例）、区間ＴＮ１０，ＴＮ１（第２スイッチングパターンの一例）、区間ＴＮ２（第３スイッチングパターンの一例）による制御を行うことで、区間ＴＮ２（図１５における区間Ｔ２に相当）におけるリカバリー電流のアーム突き抜け現象の発生を防止できる。
【０１２３】
また、本実施形態では特に、ＤＣ−ＤＣコンバータ１が、下アームスイッチング素子Ｑ２，Ｑ４及び上アームスイッチング素子Ｑ１，Ｑ３をそれぞれ備えた２つのアームを有する第１スイッチング回路１０と、下アームスイッチング素子Ｑ６，Ｑ８及び上アームスイッチング素子Ｑ５，Ｑ７をそれぞれ備えた２つのアームを有する第２スイッチング回路１１と、を有している。またＤＣ−ＤＣコンバータ１は、第１スイッチング回路１０の交流側と第２スイッチング回路１１の交流側との間に配置されたトランス１２と、第１スイッチング回路１０及び第２スイッチング回路１１の少なくとも一方の交流側とトランス１２との間に配置されたインダクタンス素子１３と、を有する。
【０１２４】
本実施形態のＤＣ−ＤＣコンバータ１は、２つのスイッチング回路１０，１１がインダクタンス素子１３及びトランス１２を介して接続されて構成される。その上で、前述したスイッチングパターンによる動作手法が用いられる。これにより、コストを抑えつつＳＪＭＯＳＦＥＴを使用したＤＣ−ＤＣコンバータを実現できる。
【０１２５】
また、本実施形態では特に、下アームスイッチング素子ＱＬ及び上アームスイッチング素子ＱＨ、すなわち下アームスイッチング素子Ｑ２，Ｑ４，Ｑ６，Ｑ８及び上アームスイッチング素子Ｑ１，Ｑ３，Ｑ５，Ｑ７は、スーパージャンクション構造のＭＯＳＦＥＴであり、素子電流ＩＱの順方向はドレイン電極からソース電極への方向、素子電流ＩＱの逆方向はソース電極からドレイン電極への方向である。
【０１２６】
下アームスイッチング素子ＱＬ及び上アームスイッチング素子ＱＨにＳＪＭＯＳＦＥＴを使用することにより、スイッチング素子の導通抵抗を大幅に低減でき、電力変換効率を向上することができる。また、ＧａＮやＳｉＣのようなワイドバンドギャップ半導体と比較して価格が低いため、そのまま置き換えた場合にはコストメリットの点でも有利である。
【０１２７】
また、本実施形態では特に、上アームスイッチング素子ＱＨ及び下アームスイッチング素子ＱＬをそれぞれ備えた一方の２つのアームを有する第１スイッチング回路１０と、上アームスイッチング素子ＱＨ及び下アームスイッチング素子ＱＬをそれぞれ備えた他方の２つのアームを有する第２スイッチング回路１１と、を有し、ＤＣ−ＤＣコンバータ１は、第１スイッチング回路１０の交流側と第２スイッチング回路１１の交流側との間に配置されたトランス１２と、第１スイッチング回路１０及び第２スイッチング回路１１の少なくとも一方の交流側とトランス１２との間に配置されたインダクタンス素子１３と、制御指令を生成してスイッチ駆動部２３に出力する指令生成部２１とを有し、指令生成部２１は、インダクタンス素子１３に流れるＩＬ電流の電流方向が所定の方向（正又は負）となるタイミングで、第１スイッチングパターン、第２スイッチングパターン、及び第３スイッチングパターンの切り替えを行うようにスイッチ駆動部２３を制御するスイッチタイミング制御部４２を有する。
【０１２８】
これにより、第１スイッチングパターン、第２スイッチングパターン及び第３スイッチングパターンの切り替えが、インダクタンス素子１３に流れるＩＬ電流の方向が所定の方向となるタイミングで行われるようにすることで、第２スイッチングパターンによるＩＬ電流方向のコントロール機能を確保することが可能となる。その結果、第２スイッチングパターンの区間において上アームスイッチング素子ＱＨ又は下アームスイッチング素子ＱＬに流れるＩＱ電流の方向を逆方向から順方向に切り替える確実性を向上できるので、リカバリー電流による損失を低減することができる。
【０１２９】
また、本実施形態では特に、スイッチタイミング制御部４２は、インダクタンス素子１３に流れるＩＬ電流の電流方向が一の方向（正又は負）となっているタイミングで、他のスイッチングパターンから第１スイッチングパターンへの切り替え、及び、第１スイッチングパターンから第２スイッチングパターンへの切り替えを行うようにスイッチ駆動部２３を制御する第１スイッチタイミング制御部４３を有する。
【０１３０】
これにより、第１スイッチングパターンの区間をインダクタンス素子１３のＩＬ電流が正（又は負）の向きの区間、すなわち一次側交流電圧と二次側交流電圧が共に正（又は共に負）の区間とすることができる。したがって、電力変換効率を向上できる。
【０１３１】
また、本実施形態では特に、スイッチタイミング制御部４２は、インダクタンス素子１３に流れるＩＬ電流の電流方向が一の方向（正又は負）となっているタイミングで、第２スイッチングパターンから第３スイッチングパターンへの切り替え、及び、第３スイッチングパターンから他のスイッチングパターンへの切り替えを行うようにスイッチ駆動部２３を制御する第２スイッチタイミング制御部４４を有する。
【０１３２】
これにより、第３スイッチングパターンの区間を、第１スイッチングパターンの区間と同じように、インダクタンス素子１３のＩＬ電流が正（又は負）の向きの区間とすることができる。つまり、第２スイッチングパターンにおいて、ＩＬ電流の電流方向を一の方向から他の方向に反転させた後、再び他の方向から一の方向に反転させることとなり、ゼロクロス操作を２回行うこととなる。その結果、ＤＣ−ＤＣコンバータ１における複数のアームのいずれにおいても、またどの区間でも、リカバリー電流のアーム突き抜け現象の発生を回避できる。
【０１３３】
また、本実施形態では特に、第２スイッチングパターンは、複数のスイッチング素子Ｑ１〜Ｑ８のうちの少なくとも一つのオン、オフ状態が第１スイッチングパターンとは異なる所定の状態であり、上アームスイッチング素子ＱＨ又は下アームスイッチング素子ＱＬに流れるＩＱ電流の電流方向が逆方向から順方向に切り替わるまで所定の状態が維持されるように設定された第４スイッチングパターンと、インダクタンス素子１３に流れるＩＬ電流の電流方向が第４スイッチングパターンの最後の状態から反転されるように設定された第５スイッチングパターンと、を含み、スイッチタイミング制御部４２は、インダクタンス素子１３に流れるＩＬ電流の電流方向が他の方向（負又は正）となっているタイミングで、第４スイッチングパターンから第５スイッチングパターンへの切り替えを行うようにスイッチ駆動部２３を制御する第３スイッチタイミング制御部４５を有する。
【０１３４】
これにより、第４スイッチングパターンの区間においてインダクタンス素子１３に流れるＩＬ電流の電流方向を一の方向から他の方向に反転させ、第５スイッチングパターンの区間においてインダクタンス素子１３に流れるＩＬ電流の電流方向を他の方向から一の方向に反転させることができる。その結果、第４スイッチングパターン及び第５スイッチングパターンによるＩＱ電流方向のコントロール機能を確保することが可能となるので、リカバリー電流による損失を低減することができる。
【０１３５】
＜１４：変形例＞
なお、上記実施形態では、リカバリー電流の大きい寄生ダイオード３２を潜在的に備えるＳＪＭＯＳＦＥＴ３１を各スイッチング素子Ｑ１〜Ｑ８に用いた場合を説明したが、これに限定されるものではない。例えば、いわゆるフライホイールダイオードを外付けで並列接続したＳＪＭＯＳＦＥＴやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：図示省略）を各アームスイッチング素子Ｑ１〜Ｑ８に用いた場合や、スーパージャンクション構造でないＦＥＴに対しても、上記実施形態のスイッチングパターンでの駆動制御は有効であり、同様の効果を得る。この場合には、各種ＦＥＴやＩＧＢＴと外付けダイオードの両方が本実施形態におけるスイッチング素子に相当する。
【０１３６】
また以上では、本実施形態のスイッチングパターンを適用する電力変換装置の一例として直流の電力変換を行うＤＣ−ＤＣコンバータを挙げたが、これに限定されるものではなく、交流から直流、直流から交流（インバータ）、あるいは交流の周波数変換等を行う装置に適用してもよい。
【０１３７】
また、以上既に述べた以外にも、上記実施形態や各変形例による手法を適宜組み合わせて利用しても良い。その他、一々例示はしないが、上記実施形態や各変形例は、その趣旨を逸脱しない範囲内において、種々の変更が加えられて実施されるものである。
【符号の説明】
【０１３８】
１            ＤＣ−ＤＣコンバータ（電力変換装置）
１０          第１スイッチング回路（スイッチング回路）
１１          第２スイッチング回路（スイッチング回路）
１２          トランス
１３          インダクタンス素子
１４，１５    コンデンサ
１６          電流検出部
１７          電圧検出部
２０          制御部
２１          指令生成部
２３          スイッチ駆動部
２４          第１スイッチングパターン制御部
２５          第２スイッチングパターン制御部
２６          第３スイッチングパターン制御部
２７          第４スイッチングパターン制御部
２８          第５スイッチングパターン制御部
３１          スーパージャンクション構造ＭＯＳＴＦＥＴ
３２          寄生ダイオード
４１          継続時間演算部
４２          スイッチタイミング制御部
４３          第１スイッチタイミング制御部
４４          第２スイッチタイミング制御部
４５          第３スイッチタイミング制御部
Ｑ１          第１上アームスイッチング素子（第１スイッチング素子、第２スイッチング素子）
Ｑ２          第１下アームスイッチング素子（第１スイッチング素子、第２スイッチング素子）
Ｑ３          第２上アームスイッチング素子（第１スイッチング素子、第２スイッチング素子）
Ｑ４          第２下アームスイッチング素子（第１スイッチング素子、第２スイッチング素子）
Ｑ５          第３上アームスイッチング素子（第１スイッチング素子、第２スイッチング素子）
Ｑ６          第３下アームスイッチング素子（第１スイッチング素子、第２スイッチング素子）
Ｑ７          第４上アームスイッチング素子（第１スイッチング素子、第２スイッチング素子）
Ｑ８          第４下アームスイッチング素子（第１スイッチング素子、第２スイッチング素子）
【図１】
2017121165.tif 000003
【図２】
2017121165.tif 000004
【図３】
2017121165.tif 000005
【図４】
2017121165.tif 000006
【図５】
2017121165.tif 000007
【図６】
2017121165.tif 000008
【図７】
2017121165.tif 000009
【図８】
2017121165.tif 000010
【図９】
2017121165.tif 000011
【図１０】
2017121165.tif 000012
【図１１】
2017121165.tif 000013
【図１２】
2017121165.tif 000014
【図１３】
2017121165.tif 000015
【図１４】
2017121165.tif 000016
【図１５】
2017121165.tif 000017
【図１６】
2017121165.tif 000018
【図１７】
2017121165.tif 000019
【図１８】
2017121165.tif 000020
【図１９】
2017121165.tif 000021
【図２０】
2017121165.tif 000022
【図２１】
2017121165.tif 000023
【図２２】
2017121165.tif 000024
【図２３】
2017121165.tif 000025
【図２４】
2017121165.tif 000026
【図２５】
2017121165.tif 000027
【図２６】
2017121165.tif 000028