(57)【要約】【課題】インダクタンスの増加が抑制された半導体装置を提供する。【解決手段】実施形態の半導体装置は、配線と、配線に電気的に接続された端子板と、配線の周囲に設けられた第１の半導体素子と、配線の周囲に設けられた第２の半導体素子であって、端子板と第１の半導体素子の距離より端子板と第２の半導体素子の距離は長い第２の半導体素子と、配線と第１の半導体素子を電気的に接続する少なくとも１本の第１のワイヤと、配線と第２の半導体素子を電気的に接続する少なくとも１本の第２のワイヤと、配線と第２の半導体素子を電気的に接続する少なくとも１本の第３のワイヤであって、第３のワイヤの長さは第２のワイヤの長さより短く、第２のワイヤの本数と第３のワイヤの本数の和は第１のワイヤの本数より多い第３のワイヤと、を備える。【選択図】図１
2017135321.tif 000002
【特許請求の範囲】
【請求項１】
配線と、
前記配線に電気的に接続された端子板と、
前記配線の周囲に設けられた第１の半導体素子と、
前記配線の周囲に設けられた第２の半導体素子であって、前記端子板と前記第１の半導体素子の距離より前記端子板と前記第２の半導体素子の距離は長い前記第２の半導体素子と、
前記配線と前記第１の半導体素子を電気的に接続する少なくとも１本の第１のワイヤと、
前記配線と前記第２の半導体素子を電気的に接続する少なくとも１本の第２のワイヤと、
前記配線と前記第２の半導体素子を電気的に接続する少なくとも１本の第３のワイヤであって、前記第３のワイヤの長さは前記第２のワイヤの長さより短く、前記第２のワイヤの本数と前記第３のワイヤの本数の和は前記第１のワイヤの本数より多い前記第３のワイヤと、
を備える半導体装置。
【請求項２】
前記第３のワイヤは前記第２のワイヤより前記端子板側に設けられている請求項１記載の半導体装置。
【請求項３】
前記第３のワイヤの比抵抗は前記第２のワイヤの比抵抗より低い請求項１又は請求項２記載の半導体装置。
【請求項４】
前記第３のワイヤの線径は前記第２のワイヤの線径より小さい請求項１ないし請求項３いずれか一項記載の半導体装置。
【請求項５】
前記半導体装置が少なくとも２本の前記第３のワイヤを備え、一方の前記第３のワイヤと前記端子板の距離より他方の前記第３のワイヤと前記端子板の距離は長く、前記一方の前記第３のワイヤは前記他方の前記第３のワイヤより長い請求項１ないし請求項４いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
一般に、各種用途のインバータ装置は、高効率及び高信頼性であるとともに、より小形であることが期待されている。それを実現するため、インバータ装置のキー部品であるパワー半導体モジュールの改善が望ましい。
【０００３】
装置を高効率化するためには、パワー半導体モジュールの通電に伴う発熱量の低減、すなわち、低損失化が重要となる。しかし、通電発熱に伴う温度上昇を抑制するためには、冷却機構を装備することが好ましい。この冷却機構は通常大きな容積をとるので、インバータ装置の大きさを支配する大きな要因となっている。このことから、低損失化はインバータ装置の小形化に通じる。
【０００４】
また、パワー半導体モジュールにおいては、より高いスイッチング周波数でスイッチングすることが期待されている。スイッチング周波数が高く出来ると、インバータ装置の主回路を構成する、キャパシタやリアクトルなどの部品を小形化することが出来る。装置内で体積占有率が大きいそれらの部品の小形化により、装置を小形化することが出来る。
【０００５】
パワー半導体モジュールには、スイッチング素子等のパワー半導体素子が収納され、これを効率良く利用することも重要である。すなわち、パワー半導体素子の電圧、電流などの通電定格の許容上限値に出来るだけ近い値まで通電することが求められる。パワー半導体素子を、その許容上限値に近い通電条件で使用した場合でも、長期的な信頼性を維持し続けることも期待される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−０９４０３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、インダクタンスの増加が抑制された半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
実施形態の半導体装置は、配線と、配線に電気的に接続された端子板と、配線の周囲に設けられた第１の半導体素子と、配線の周囲に設けられた第２の半導体素子であって、端子板と第１の半導体素子の距離より端子板と第２の半導体素子の距離は長い第２の半導体素子と、配線と第１の半導体素子を電気的に接続する少なくとも１本の第１のワイヤと、配線と第２の半導体素子を電気的に接続する少なくとも１本の第２のワイヤと、配線と第２の半導体素子を電気的に接続する少なくとも１本の第３のワイヤであって、第３のワイヤの長さは第２のワイヤの長さより短く、第２のワイヤの本数と第３のワイヤの本数の和は第１のワイヤの本数より多い第３のワイヤと、を備える。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態の半導体装置の模式図である。
【図２】第１の実施形態の半導体装置の要部を示す模式図である。
【図３】第１の実施形態の半導体装置の要部を示す模式図である。
【図４】第１の実施形態のエミッタ端子板及びコレクタ端子板の模式図である。
【図５】第１の実施形態の作用効果を説明する図である。
【図６】第１の実施形態の比較となる半導体装置の要部を示す模式図である。
【図７】第２の実施形態の半導体装置の要部を示す模式図である。
【図８】第２の実施形態の半導体装置の要部を示す模式図である。
【図９】第３の実施形態の半導体モジュールの模式図である。
【図１０】第３の実施形態の半導体モジュールの内部構造の要部を示す模式図である。
【発明を実施するための形態】
【００１０】
以下、図面を用いて本発明の実施形態を説明する。
【００１１】
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
【００１２】
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【００１３】
（第１の実施形態）
本実施形態の半導体装置は、配線と、配線に電気的に接続された端子板と、配線の周囲に設けられた第１の半導体素子と、配線の周囲に設けられた第２の半導体素子であって、端子板と第１の半導体素子の距離より端子板と第２の半導体素子の距離は長い第２の半導体素子と、配線と第１の半導体素子を電気的に接続する少なくとも１本の第１のワイヤと、配線と第２の半導体素子を電気的に接続する少なくとも１本の第２のワイヤと、配線と第２の半導体素子を電気的に接続する少なくとも１本の第３のワイヤであって、第３のワイヤの長さは第２のワイヤの長さより短く、第２のワイヤの本数と第３のワイヤの本数の和は第１のワイヤの本数より多い第３のワイヤと、を備える。
【００１４】
図１は、本実施形態の半導体装置１００の模式図である。本実施形態の半導体装置１００は、後述する半導体モジュール１０００の内部構造の構成単位を四面図にて示したものである。図１（ａ）は左側面図、図１（ｂ）は平面図、図１（ｃ）は右側面図、図１（ｄ）は正面図である。図２は、本実施形態の半導体装置１００の要部を示す模式図である。図３は、本実施形態の半導体装置１００の要部を三面図にて示す模式図である。図３（ａ）は左側面図、図３（ｂ）は平面図、図３（ｃ）は正面図である。図４は、本実施形態のエミッタ端子板９０及びコレクタ端子板９２の模式図である。
【００１５】
半導体装置１００は、ベースプレート２と、絶縁板４と、第１の半導体素子１０と、第２の半導体素子１２と、第１のワイヤ２０と、第２のワイヤ２２と、第３のワイヤ２４と、エミッタ配線３０（第１の配線、配線）と、コレクタ配線３２（第２の配線）と、エミッタ端子板９０と、コレクタ端子板９２と、を備える。
【００１６】
ベースプレート２の上には、後述する第１の半導体素子１０等が設けられる。ベースプレート２は、半導体素子や配線から発生した熱を半導体装置１００外に放出させるため、高い熱伝導性を有することが好ましい。
【００１７】
絶縁板４は、ベースプレート２の上に設けられている。絶縁板４の材質は、例えば酸化アルミニウムや窒化アルミニウム等のセラミックスである。絶縁板４は、半導体素子や配線から発生した熱を半導体装置１００外に放出させるため、高い熱伝導性を有することが好ましい。図１においては、２枚の絶縁板４が設けられている。また、絶縁板４は、絶縁板４とベースプレート２の間に設けられた、銅箔等で形成された図示しない配線パターンを有する。
【００１８】
エミッタ配線３０は、絶縁板４上に設けられている。エミッタ配線３０は、後述する第１の半導体素子１０等に電気的に接続される。エミッタ配線３０は、後述するエミッタ端子板９０と電気的に接続されるエミッタ端子板接合部（第１の端子板接合部）３４を有する。エミッタ配線３０の材質は、例えば銅、銀又は金等である。
【００１９】
コレクタ配線３２は、絶縁板４上のエミッタ配線３０の周囲に、エミッタ配線３０を取り囲むように設けられている。コレクタ配線３２の形状は、例えば図１（ｂ）に示すようなＵ字状の形状である。コレクタ配線３２は、後述する第１の半導体素子１０等に電気的に接続される。コレクタ配線３２は、後述するコレクタ端子板９２と電気的に接続されるコレクタ端子板接合部（第２の端子板接合部）３６を有する。コレクタ配線３２の材質は、例えば銅、銀又は金等である。
【００２０】
エミッタ端子板９０は、エミッタ配線３０と電気的に接続されるエミッタ端子板足部（第１の端子板足部、端子板足部）９０ａと、後述する半導体モジュール１０００において外部電源等と電気的に接続されるエミッタ端子板端子面（第１の端子板端子面、端子板端子面）９０ｔと、を有する。エミッタ端子板９０はエミッタ配線３０上に設けられ、エミッタ端子板足部９０ａはエミッタ端子板接合部３４と電気的に接続されている。
【００２１】
コレクタ端子板９２は、コレクタ配線３２と電気的に接続されるコレクタ端子板足部（第２の端子板足部）９２ａと、後述する半導体モジュール１０００において外部電源等と電気的に接続されるコレクタ端子板端子面（第２の端子板端子面）９２ｔと、を有する。コレクタ端子板９２はコレクタ配線３２上に設けられ、コレクタ端子板足部９２ａはコレクタ端子板接合部３６と電気的に接続されている。
【００２２】
図４（ａ）は、エミッタ端子板９０とコレクタ端子板９２を組み合わせた形状の図である。エミッタ端子板接合部３４とコレクタ端子板接合部３６の位置は異なるため、エミッタ端子板足部９０ａとコレクタ端子板足部９２ａは離間して設けられている。エミッタ端子板足部９０ａ近傍のエミッタ端子板９０及びコレクタ端子板足部９２ａ近傍のコレクタ端子板９２は、それぞれ応力緩和のためのＵ字ベンド形状を有する。エミッタ端子板端子面９０ｔ及びコレクタ端子板端子面９２ｔは、後述する半導体モジュール１０００において半導体モジュール１０００表面に設けられる部分であるため、相互の空間絶縁を確保する上で好ましい離隔距離が設けられている。エミッタ端子板９０及びコレクタ端子板９２は、例えばそれぞれ厚さ１．５ｍｍの銅板で形成される。第１の半導体素子１０等が設けられるベースプレート２の面に平行な方向における、エミッタ端子板９０とコレクタ端子板９２の距離ｄは、例えば２．３ｍｍである。これは、熱応力、機械振動、組み立てばらつき等の要因により、エミッタ端子板９０とコレクタ端子板９２が許容範囲を超えて近づかないようにするためである。
【００２３】
第１の半導体素子１０及び第２の半導体素子１２は、上面にエミッタ電極、下面にコレクタ電極を有する絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）である。なお、第１の半導体素子１０及び第２の半導体素子１２が他の電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）やダイオード等であっても、好ましく用いることが出来る。
【００２４】
第１の半導体素子１０は、エミッタ配線３０の周囲のコレクタ配線３２上に設けられている。第１の半導体素子１０のコレクタ電極は、コレクタ配線３２に電気的に接続されている。
【００２５】
第２の半導体素子１２は、エミッタ配線３０の周囲のコレクタ配線３２上に設けられている。第２の半導体素子１２のコレクタ電極は、コレクタ配線３２に電気的に接続されている。
【００２６】
図２において、エミッタ端子板接合部３４と第１の半導体素子１０の距離より、エミッタ端子板接合部３４と第２の半導体素子１２の距離は長い。そのため、エミッタ端子板９０と第１の半導体素子１０の距離よりエミッタ端子板９０と第２の半導体素子１２の距離は長い。
【００２７】
少なくとも一本の第１のワイヤ２０は、第１の半導体素子１０及びエミッタ配線３０上に設けられている。第１のワイヤ２０は、エミッタ配線３０と第１の半導体素子１０のエミッタ電極を電気的に接続する。
【００２８】
少なくとも一本の第２のワイヤ２２は、第２の半導体素子１２及びエミッタ配線３０上に設けられている。第２のワイヤ２２は、エミッタ配線３０と第２の半導体素子１２のエミッタ電極を電気的に接続する。
【００２９】
少なくとも一本の第３のワイヤ２４は、第２の半導体素子１２及びエミッタ配線３０上に設けられている。第３のワイヤ２４は、エミッタ配線３０と第２の半導体素子１２のエミッタ電極を電気的に接続する。
【００３０】
第１のワイヤ２０、第２のワイヤ２２及び第３のワイヤ２４は、例えばボンディングワイヤである。第１のワイヤ２０は、第１のワイヤ接続点２０ａにおいて、エミッタ配線３０と電気的に接続されている。第２のワイヤ２２は、第２のワイヤ接続点２２ａにおいて、エミッタ配線と電気的に接続されている。第３のワイヤ２４は、第３のワイヤ接続点２４ａにおいて、エミッタ配線と電気的に接続されている。
【００３１】
以上の構成により、第１の半導体素子１０と第２の半導体素子１２は、エミッタ端子板９０とコレクタ端子板９２の間又はエミッタ配線３０とコレクタ配線３２の間で電気的に並列接続されている。
【００３２】
第３のワイヤ２４の長さは第２のワイヤ２２の長さより短い。また、第２のワイヤ２２の本数と第３のワイヤ２４の本数の和は、第１のワイヤ２０の本数より多い。
【００３３】
第３のワイヤ２４は、第２のワイヤ２２よりエミッタ端子板９０側に設けられていることが好ましい。
【００３４】
第１のワイヤ２０、第２のワイヤ２２及び第３のワイヤ２４の形状は、アーチ状の形状、サインカーブ上の形状、又は台形状の形状等のループ状の形状である。これは、半導体装置１００の製造工程や使用段階での温度変化によりワイヤ自体が伸縮し、また半導体素子や絶縁板の線膨張係数に差があるため、ループ状の形状を設けて、ある程度伸縮しても、接続点やワイヤに過大な応力が発生しないようにしたものである。
【００３５】
通電させる電流が大きいため第１のワイヤ２０、第２のワイヤ２２及び第３のワイヤ２４が有する断面積では小さすぎて電流を通電することが出来ない場合には、第１のワイヤ接続点２０ａ、第２のワイヤ接続点２２ａ及び第３のワイヤ接続点２４ａにおいて、ワイヤの中心軸がベースプレート２の面に平行になるようにして、接合面積を大きくする。
【００３６】
半導体装置１００において、第１のワイヤ２０、第２のワイヤ２２及び第３のワイヤ２４としては、例えばそれぞれ複数のワイヤが並列に設けられている。図３において第１のワイヤ２０の本数は４本、第２のワイヤ２２の本数は４本、第３のワイヤ２４の本数は３本である。しかし、第１のワイヤ２０、第２のワイヤ２２及び第３のワイヤ２４の本数はこれに限定されるものではない。ワイヤの線径はエミッタ配線３０及びコレクタ配線３２の断面積よりはるかに小さいため、第１のワイヤ２０、第２のワイヤ２２及び第３のワイヤ２４の本数は多いことが好ましい。例えば、第１のワイヤ２０、第２のワイヤ２２及び第３のワイヤ２４の本数を１０本とすることが出来る。しかし、第１のワイヤ２０、第２のワイヤ２２及び第３のワイヤ２４の本数はそれぞれ１本であってもよい。
【００３７】
第１のワイヤ２０、第２のワイヤ２２の材質は、例えばアルミニウムである。第１のワイヤ２０及び第２のワイヤ２２の最大線径は、例えば３５０μｍである。
【００３８】
第３のワイヤ２４の線径は、第２のワイヤ２２の線径より小さいことが好ましい。線径を小さくすることにより、ワイヤが形成するループの高さを下げることが容易になるため、第３のワイヤ２４の長さを第２のワイヤ２２の長さより短くすることが容易になるためである。また、ワイヤボンディングに用いるボンディングツール先端の幅を線径に応じて小さくすることが出来るため、第３のワイヤ２４の本数を多くすることが出来るためである。
【００３９】
第３のワイヤ２４の比抵抗は、第２のワイヤ２２の比抵抗より低いことが好ましい。これは、発熱による電力消費を抑えるためである。また、発熱による第３のワイヤ２４の変形が生じると、第３のワイヤ２４が第２の半導体素子１２から剥離する等の影響が出てくるためである。
【００４０】
このため、第３のワイヤ２４の材質は、例えば金又は銅であることが好ましい。しかし、第３のワイヤ２４の材質は、第１のワイヤ２０及び第２のワイヤ２２と同じアルミニウムであってもかまわない。
【００４１】
第１のワイヤ２０、第２のワイヤ２２及び第３のワイヤ２４の断面は、例えば円形である。ただし、断面は帯状又はリボン状の扁平なものであってもかまわない。これにより、たとえ少ないワイヤ本数であっても同じ抵抗及びインダクタンスを得ることが出来るためである。
【００４２】
次に、本実施形態の作用効果を記載する。
【００４３】
図５は、本実施形態の作用効果を説明する図である。
【００４４】
図５において示された、それぞれ２個設けられている第１の半導体素子１０及び第２の半導体素子１２周辺のエミッタ配線３０及びコレクタ配線３２の形状は、同一である。また、図４に示したエミッタ端子板９０及びコレクタ端子板９２は、２枚の絶縁板（図１）に至る配線経路長が等しくなるように配慮した形状を有している。
【００４５】
しかし、エミッタ端子板接合部３４（エミッタ端子板足部９０ａ）と第２のワイヤ２２の距離Ｌ２は、エミッタ端子板接合部３４（エミッタ端子板足部９０ａ）と第１のワイヤ２０の距離Ｌ１より長い。そのため、半導体装置１００内における第２の半導体素子１２に通電される配線経路のインダクタンスは、半導体装置１００内における第１の半導体素子１０に通電される配線経路のインダクタンスより大きい。
【００４６】
大容量のインバータ装置を提供するためには、複数の半導体素子を並列に接続することが好ましい。この際、一つの半導体装置１００内部に複数の半導体素子を設け、半導体装置１００内部の各種配線部材により半導体装置１００内部で並列に配線を行うことで通電容量の大きな半導体装置１００を提供することが好ましい。
【００４７】
半導体装置１００の大容量化は、並列する半導体素子間の電流分担を比較的均等にしやすいといった通電特性上の利点がある。また、半導体装置１００のパッケージ部分の占有スペース削減により、半導体装置１００の小型化が可能となる。さらに、使用部品点数を少なくすることが出来る。
【００４８】
一方これにより、各半導体素子に至る配線経路の長さや断面形状について、各半導体素子間で差異が生じる。すなわち、各半導体素子間で配線に寄生するパラメータすなわち抵抗、インダクタンス及びキャパシタンスに差異が生じる。これらのパラメータは、並列に接続された半導体素子の通電特性に影響する。
【００４９】
寄生抵抗に比例した導通損失が通電時に発生して装置発熱の一部になるため、寄生抵抗は効率低下の一要因になる。よって、寄生抵抗は、より小さい方が望ましい。
【００５０】
また、寄生インダクタンスに比例したサージ電圧がスイッチング時に発生する。サージ電圧が過大になると、チップにダメージを与える場合があり、逆にそれを回避するために、設計マージンを大きくとる必要がある。そのため、寄生インダクタンスは、寄生抵抗と同様に小さい方が望ましい。寄生キャパシタンスも誘導ノイズ発生量を左右するので、小さい方が望ましい。
【００５１】
さらに、寄生抵抗や寄生インダクタンスは、値が小さいことと同時に、並列接続された個々の半導体素子の配線に対して、値の差異が小さいことが望ましい。インダクタンスに差異があると、各半導体素子間の発生サージ電圧にも差異が生じる。
【００５２】
各半導体素子間での電流分担が不均等になると、分担電流や発生サージ電圧が大きい半導体素子を基準に半導体装置を設計しておく必要がある。並列時のチップ分担電流やサージ電圧を制御することは難しいので、逆に分担電流が通電能力に対して小さすぎる半導体素子や、発生サージ電圧が通電能力に対して小さすぎる半導体素子が設けられる。全ての半導体素子を、通電定格の許容上限値にできるだけ近い値まで通電することが期待されているので、上述のような通電特性になることは、望ましくない。また、ターンオン時に電流アンバランスから、発振現象発生に至る懸念もあり、この点からも、並列半導体素子間の電流分担はできる限り均等であることが望ましい。
【００５３】
本実施形態の半導体装置１００においては、第２の半導体素子１２に対して第３のワイヤ２４が電気的に接続されている。第３のワイヤ２４の長さは第２のワイヤ２２の長さより短いため、インダクタンスの増加が抑制された半導体装置の提供が可能になる。
【００５４】
第２のワイヤ２２の本数と第３のワイヤ２４の本数の和は第１のワイヤ２０の本数より多いことにより、インダクタンスの増加が抑制された半導体装置の提供が可能になる。
【００５５】
また、第３のワイヤ２４が第２のワイヤ２２よりエミッタ端子板９０側に設けられていることで、エミッタ端子板接合部３４（エミッタ端子板足部９０ａ）と第２のワイヤ２２の距離Ｌ２よりもエミッタ端子板接合部３４（エミッタ端子板足部９０ａ）と第３のワイヤ２４の距離Ｌ３を小さくすることが出来る。これにより、さらにインダクタンスの増加が抑制された半導体装置の提供が可能になる。
【００５６】
さらに、第３のワイヤ２４の比抵抗は第２のワイヤ２２の比抵抗より低いことにより、寄生抵抗の増加が抑制された半導体装置の提供が可能になる。
【００５７】
（実施例）
図１に示す半導体装置１００、及び半導体装置１００の比較形態となる、図６に示す半導体装置８００を製造した。半導体装置１００と半導体装置８００の際は、第３のワイヤ２４の有無である。ここで、絶縁板４の、エミッタ配線３０等が設けられる面の大きさは、縦５０ｍｍ横５９ｍｍであった。エミッタ配線３０とコレクタ配線３２の形成には厚さ０．３ｍｍの銅板を用いた。第１の半導体素子１０及び第２の半導体素子１２はそれぞれ１３ｍｍの正方形の形状であった。第１のワイヤ２０と第２のワイヤ２２としては、それぞれ４本ずつ並列に設けられた、線径３５０μｍでループ有効長が３４ｍｍのアルミニウムワイヤを用いた。第３のワイヤ２４としては、７本並列に設けられた、線径１００μｍでループ有効長が１２ｍｍの金ワイヤを用いた。また、インピーダンス測定時の通電電流の周波数は１ＧＨｚであった。
【００５８】
半導体装置１００についてインダクタンスを測定したところ、第１の半導体素子１０を経由する配線のインダクタンスは８．４ｎＨ、第２の半導体素子１２を経由する配線のインダクタンスは８．２ｎＨであった。また、半導体装置８００において第２の半導体素子１２を経由する配線のインダクタンスは１０．１ｎＨであった。
【００５９】
このように、半導体装置１００においては、第２の半導体素子１２を経由する配線のインダクタンスを、第１の半導体素子１０を経由する配線のインダクタンスと同等にすることが出来る。特に、比較形態となる半導体装置８００において第１の半導体素子１０の配線より大きなインダクタンスを有していた第２の半導体素子１２の配線のインダクタンスが、半導体装置１００においては小さくなっている。このように、半導体装置１００においては、半導体装置１００を構成する配線全体のインダクタンスを小さく出来るため、配線での損失がより小さい半導体装置の提供が可能となっている。
【００６０】
第２の半導体素子１２のターンオン時及びターンオフ時は、電流変化率が大きいため、それに対応した高周波数の電流が通電される。高周波数の電流は、インダクタンスの小さい電流経路を選択して通電するため、その大部分は第３のワイヤ２４に流れる。
【００６１】
第２の半導体素子１２のターンオン後の電流は、電流変化の小さい低周波数の電流であるため、抵抗値の小さい配線を選択して流れる。そのため、低周波数の電流の大部分は第２のワイヤ２２に流れる。
【００６２】
ここで表皮効果について述べる。例えば、アルミニウム製のワイヤに周波数１ＭＨｚの高周波電流を通電した場合の浸透深さは８５μｍである。一方、周波数１０ＭＨｚの高周波電流を通電した場合は２７μｍである。すなわち、直径３５０μｍのワイヤでも、直径１００μｍのワイヤでも、交流抵抗値には大きな差がない。また、アルミニウムより導電率の高い金や銅を用いたワイヤの場合、浸透深さは金の場合で７６μｍ（周波数１ＭＨｚ）、銅の場合で６６μｍ（周波数１ＭＨｚ）である。そのため、浸透深さはアルミニウム製のワイヤの場合と比較して多少小さくなるが、導電率の違いに起因する浸透深さの違いによる大きな影響はない。
【００６３】
ターンオン時又はターンオフ時に、選択的にインダクタンスの小さいワイヤに高周波数の電流が流れても、線径が小さいことにより電気抵抗に起因する急峻な温度上昇が発生することはない。ただし、導電率の違いによる電気抵抗の影響は周波数と関係しないため、アルミニウムより導電率の高い金や銅の方が、抵抗を小さくすることが出来る。
【００６４】
以上のように、本実施形態の半導体装置によれば、インダクタンスの増加が抑制された半導体装置の提供が可能になる。
【００６５】
（第２の実施形態）
本実施形態の半導体装置は、少なくとも２本の第３のワイヤを備え、一方の第３のワイヤと端子板の距離より他方の第３のワイヤと端子板の距離は長く、一方の第３のワイヤは他方の第３のワイヤより長い点で、第１の実施形態の半導体装置と異なっている。ここで、第１の実施形態と重複する内容については、その記載を省略する。
【００６６】
図７及び図８は、本実施形態の半導体装置２００の要部を示す模式図である。なお図８においては、説明の便宜のため第１のワイヤ２０及び第２のワイヤ２２は記載されていない。
【００６７】
本実施形態の半導体装置２００においては、第３のワイヤ２４は７本設けられている。エミッタ端子板９０から最も近い位置に設けられた第３のワイヤ２４の長さは最も長い。エミッタ端子板９０からの位置が遠くなるほど、第３のワイヤ２４の長さは短くなる。エミッタ端子板９０から最も遠い位置に設けられた第３のワイヤ２４の長さは最も短い。
【００６８】
第２の半導体素子１２に対して並列に敷設した複数のワイヤについて、ワイヤ相互間の電流分担が不均等になるおそれがある。ターンオン時又はターンオフ時の電流のアンバランスは、個々のワイヤに関わる配線のインピーダンスのばらつきに起因する。すなわち、半導体素子の位置の違いで配線の実効的な長さが異なることと同様に、ワイヤの位置の違いで、ワイヤごとに、配線の実効的な長さが異なることになる。
【００６９】
本実施形態の半導体装置２００においては、エミッタ端子板９０からの距離が遠くなるほど第３のワイヤ２４のワイヤの長さを短くする。これにより、ワイヤごとに異なる配線の実効的な長さの差を相殺することが出来る。
【００７０】
なお、本実施形態の半導体装置２００においては、図７及び図８のように、それぞれの第３のワイヤ２４に対して、エミッタ配線３０上における第３のワイヤ接続点２４ａと第２の半導体素子１２の距離を変化させている。しかし、それぞれの第３のワイヤ２４に対して、第２の半導体素子１２上における第３のワイヤの接続点とエミッタ配線３０の距離を変化させても良い。
【００７１】
本実施形態の半導体装置２００によれば、各ワイヤ間の電流分担の均一化がされた半導体装置の提供が可能になる。
【００７２】
（第３の実施形態）
本実施形態の半導体モジュールは、第１の実施形態又は第２の実施形態の半導体装置を用いた半導体モジュールである。ここで第１の実施形態及び第２の実施形態と重複する内容については、その記載を省略する。
【００７３】
図９は、本実施形態の半導体モジュール１０００の模式図である。図１０は、本実施形態の半導体モジュール１０００の内部構造の要部を示す模式図である。
【００７４】
半導体モジュール１０００においては、絶縁板４が６枚用いられている。２枚の絶縁板４に対して、エミッタ端子板９０とコレクタ端子板９２が１個ずつ用いられている。そのため、半導体モジュール１０００においては、エミッタ端子板９０とコレクタ端子板９２がそれぞれ３個ずつ用いられている。
【００７５】
エミッタ端子板９０は、２枚の絶縁板４上に設けられたエミッタ配線３０を並列に結線する。エミッタ端子板端子面９０ｔは半導体モジュール１０００の負極端子として用いられる。コレクタ端子板９２は、２枚の絶縁板４上に設けられたコレクタ配線３２を並列に結線する。コレクタ端子板端子面９２ｔは半導体モジュール１０００の正極端子として用いられる。
【００７６】
３個のエミッタ端子板端子面９０ｔは、半導体モジュール１０００内部においては電気的に接続されておらず、半導体モジュール１０００外部において電気的に接続される。３個のコレクタ端子板端子面９２ｔについても同様である。
【００７７】
本実施形態の半導体モジュールによれば、インダクタンスの増加が抑制された半導体モジュールの提供が可能になる。
【００７８】
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７９】
２        ベースプレート
４        絶縁板
１０      第１の半導体素子
１２      第２の半導体素子
２０      第１のワイヤ
２０ａ    第１のワイヤ接続点
２２      第２のワイヤ
２２ａ    第２のワイヤ接続点
２４      第３のワイヤ
２４ａ    第３のワイヤ接続点
３０      エミッタ配線（第１の配線、配線）
３２      コレクタ配線（第２の配線）
３４      エミッタ端子板接合部（第１の端子板接合部）
３６      コレクタ端子板接合部（第２の端子板接合部）
９０      エミッタ端子板（第１の端子板、端子板）
９０ａ    エミッタ端子板足部（第１の端子板足部、端子板足部）
９０ｔ    エミッタ端子板端子面（第１の端子板端子面、端子板端子面）
９２      コレクタ端子板（第２の端子板）
９２ａ    コレクタ端子板足部（第２の端子板足部）
９２ｔ    コレクタ端子板端子面（第２の端子板端子面）
１００    半導体装置
１１０    コレクタ電圧センス端子面
１２０    エミッタ信号端子面
１３０    ゲート信号端子面
２００    半導体装置
８００    半導体装置
１０００  半導体モジュール
【図１】
2017135321.tif 000003
【図２】
2017135321.tif 000004
【図３】
2017135321.tif 000005
【図４】
2017135321.tif 000006
【図５】
2017135321.tif 000007
【図６】
2017135321.tif 000008
【図７】
2017135321.tif 000009
【図８】
2017135321.tif 000010
【図９】
2017135321.tif 000011
【図１０】
2017135321.tif 000012