(57)【要約】【課題】消費電力の小さい情報端末を提供する。【解決手段】液晶素子と、発光素子と、第１トランジスタと、タッチセンサと、を有する情報端末である。タッチセンサは、フォトダイオードと、第２トランジスタと、第３トランジスタと、を有する。第１トランジスタは発光素子に流れる電流を制御する機能を有する。フォトダイオードは、第２トランジスタを介して、第３トランジスタのゲートに電気的に接続される。第１トランジスタのゲートは、１つ以上のトランジスタを介して、第３トランジスタのゲートに電気的に接続される。【選択図】図３
2017224294.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、
第１トランジスタと、
タッチセンサと、を有し、
前記タッチセンサは、
フォトダイオードと、
第２トランジスタと、
第３トランジスタと、を有し、
前記第１トランジスタは前記発光素子に流れる電流を制御する機能を有し、
前記フォトダイオードは、前記第２トランジスタを介して、前記第３トランジスタのゲートに電気的に接続され、
前記第１トランジスタのゲートは、１つ以上のトランジスタを介して、前記第３トランジスタのゲートに電気的に接続されることを特徴とする情報端末。
【請求項２】
請求項１において、
前記タッチセンサは、使用者が手描きで入力した情報を読み取る機能を有し、
前記情報は、前記発光素子によって表示されることを特徴とする情報端末。
【請求項３】
請求項１または請求項２において、
前記第１トランジスタ乃至前記第３トランジスタは、チャネル形成領域に酸化物半導体を有することを特徴とする情報端末。
【請求項４】
液晶素子と、
発光素子と、
第１トランジスタと、
タッチセンサと、を有し、
前記タッチセンサは、
フォトダイオードと、
第２トランジスタと、
第３トランジスタと、を有し、
前記第１トランジスタは前記発光素子に流れる電流を制御する機能を有し、
前記フォトダイオードは、前記第２トランジスタを介して、前記第３トランジスタのゲートに電気的に接続され、
前記第１トランジスタのゲートは、１つ以上のトランジスタを介して、前記第３トランジスタのゲートに電気的に接続されることを特徴とする情報端末。
【請求項５】
請求項４において、
前記液晶素子は画像を表示し、
前記タッチセンサは、使用者が前記画像に手描きで入力した情報を読み取る機能を有し、
前記情報は、前記発光素子によって表示されることを特徴とする情報端末。
【請求項６】
請求項４または請求項５において、
前記液晶素子は反射型の液晶素子であることを特徴とする情報端末。
【請求項７】
請求項４乃至請求項６の何れか一項において、
前記第１トランジスタ乃至前記第３トランジスタは、チャネル形成領域に酸化物半導体を有することを特徴とする情報端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一形態は、情報端末に関する。
【０００２】
また、本発明の一形態は、半導体装置に関する。なお本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、記憶装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
反射型素子と発光型素子を組み合わせた、表示装置が提案されている（特許文献１）。明るい環境では反射型素子、暗い環境では発光型素子を用いることで、外光環境に依存しない良好な表示品質と、消費電力が少ない表示装置、を提供することができる。
【０００５】
また、酸化物半導体トランジスタ（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ、以下、ＯＳトランジスタと呼称する）を、液晶ディスプレイや有機ＥＬ（エレクトロルミネッセンス）ディスプレイなどの表示装置に用いる技術が注目されている。
【０００６】
ＯＳトランジスタはオフ電流が非常に小さい。そのことを利用して、静止画像を表示する際のリフレッシュ頻度を少なくし、液晶ディスプレイや有機ＥＬディスプレイの消費電力を低減する技術が開示されている（特許文献２、特許文献３）。なお、本明細書において、上述の表示装置の消費電力を減らす技術を、アイドリングストップと呼称する。
【０００７】
また、特許文献４には、ＯＳトランジスタを用いて液晶ディスプレイと光学式タッチセンサを構成した例が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−１５７０２６号公報
【特許文献２】特開２０１１−１４１５２２号公報
【特許文献３】特開２０１１−１４１５２４号公報
【特許文献４】特開２０１１−２１０２５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の一形態は、消費電力の小さい情報端末を提供することを課題の一とする。また、本発明の一形態は、視認性の優れた情報端末を提供することを課題の一とする。また、本発明の一形態は、新規な情報端末を提供することを課題の一とする。また、本発明の一形態は、新規な半導体装置を提供することを課題の一とする。
【００１０】
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一形態は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
【課題を解決するための手段】
【００１１】
本発明の一形態は、発光素子と、第１トランジスタと、タッチセンサと、を有する表示パネルを有する情報端末である。タッチセンサは、フォトダイオードと、第２トランジスタと、第３トランジスタと、を有する。第１トランジスタは発光素子に流れる電流を制御する機能を有する。フォトダイオードは、第２トランジスタを介して、第３トランジスタのゲートに電気的に接続される。第１トランジスタのゲートは、１つ以上のトランジスタを介して、第３トランジスタのゲートに電気的に接続される。
【００１２】
上記形態において、タッチセンサは、使用者が手描きで入力した情報を読み取る機能を有する。先述の情報は発光素子によって表示されることが好ましい。
【００１３】
上記形態において、第１トランジスタ乃至第３トランジスタは、チャネル形成領域に酸化物半導体を有することが好ましい。
【００１４】
本発明の一形態は、液晶素子と、発光素子と、第１トランジスタと、タッチセンサと、を有する情報端末である。タッチセンサは、フォトダイオードと、第２トランジスタと、第３トランジスタと、を有する。第１トランジスタは発光素子に流れる電流を制御する機能を有する。フォトダイオードは、第２トランジスタを介して、第３トランジスタのゲートに電気的に接続される。第１トランジスタのゲートは、１つ以上のトランジスタを介して、第３トランジスタのゲートに電気的に接続される。
【００１５】
上記形態において、液晶素子は画像を表示し、タッチセンサは、使用者が先述の画像に手描きで入力した情報を読み取る機能を有する。先述の情報は、発光素子によって表示されることが好ましい。
【００１６】
上記形態において、液晶素子は反射型の液晶素子であることが好ましい。
【００１７】
上記形態において、第１トランジスタ乃至第３トランジスタは、チャネル形成領域に酸化物半導体を有することが好ましい。
【発明の効果】
【００１８】
本発明の一形態により、消費電力の小さい情報端末を提供することができる。本発明の一形態により、視認性の優れた情報端末を提供することができる。また、本発明の一形態により、新規な情報端末を提供することができる。また、本発明の一形態により、新規な半導体装置を提供することができる。
【００１９】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一形態は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２０】
【図１】情報端末の形態および使用例を示す図。
【図２】（Ａ）表示パネルの構成例を示す上面図、（Ｂ）画素の構成例を示すブロック図。
【図３】画素の構成例を示す回路図。
【図４】画素アレイの構成例を示すブロック図。
【図５】画素アレイとその周辺回路を示すブロック図。
【図６】情報端末の動作例を示すタイミングチャート。
【図７】情報端末の動作例を示すタイミングチャート。
【図８】画素の構成例を示す回路図。
【図９】表示パネルの構成例を示す断面図。
【図１０】情報端末のモジュールの例を示す図。
【図１１】情報端末の形態および使用例を示す図。
【図１２】画素の構成例を示す回路図。
【発明を実施するための形態】
【００２１】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２２】
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
【００２３】
なお、本明細書中において、高電源電圧をＨレベル（又はＶＤＤ）、低電源電圧をＬレベル（又はＧＮＤ）と呼ぶ場合がある。
【００２４】
また、本明細書は、以下の実施の形態を適宜組み合わせることが可能である。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
【００２５】
（実施の形態１）
本実施の形態は、本発明の一形態である情報端末について説明を行う。
【００２６】
《情報端末１０》
図１は情報端末１０の形態および使用例を示している。情報端末１０は表示領域１６を有する。
【００２７】
表示領域１６は画像や文字などの情報を表示する機能を有する。また、表示領域１６はタッチセンサを有する。情報端末１０の使用者は、指やスタイラスなどを使って、文字、線、または図形などの情報を入力することができる。使用者が手描きで入力した情報は、表示領域１６に組み込まれたタッチセンサで読み取られ、表示領域１６で表示される。
【００２８】
図１は、表示領域１６で表示された文字に、使用者がマーカーを書き込み、特定の文字を強調または削除している例を示している。図１は、マーカーの例として、下線２１、図形２２、ハイライト２３、ハイライト２４、取り消し線２５が示されている。ハイライト２３は紙に書かれた文字を蛍光ペンでなぞった場合と同じ役割を果たす。また、ハイライト２４はなぞられる文字の色を変えることができる。
【００２９】
上記マーカーの色は使用者が自由に選ぶことができる。
【００３０】
次に、情報端末１０を構成するモジュールの例について、図１０を用いて説明を行う。
【００３１】
図１０に示す情報端末１０は、上部カバー８０１と下部カバー８０２との間に、ＦＰＣ３７２に接続された表示パネル３０、フレーム８０９、プリント基板８１０、バッテリー８１１を有する。上部カバー８０１及び下部カバー８０２は、表示パネル３０のサイズに合わせて、形状や寸法を適宜変更することができる。
【００３２】
図２（Ａ）は情報端末１０が有する表示パネル３０の構成例を示す上面図である。表示パネル３０は、画素アレイ１２、ＦＰＣ３７２、ゲートドライバ１４およびソースドライバ１５を有する。画素アレイ１２はマトリクス状に配置された画素１１で構成されている。
【００３３】
図２（Ｂ）が画素１１の構成例を示すブロック図である。画素１１は、検知画素１５０、表示画素１１０および表示画素１３０を有する。表示画素１１０および表示画素１３０は情報端末１０の表示部としての機能を有する。検知画素１５０は情報端末１０のタッチセンサとしての機能を有する。
【００３４】
検知画素１５０は、フォトダイオード１９０を有し、光学式タッチセンサとしての機能を有する。検知画素１５０は、フォトダイオード１９０に照射される光の強度を検出し、指やスタイラスなどの物体の近接または接触を検知する。
【００３５】
表示画素１１０は発光素子１７０を有する。発光素子１７０は、有機ＥＬ素子、無機ＥＬ素子、発光ダイオードまたはＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）などを用いることができる。特に、有機ＥＬ素子は、低消費電力で且つ大面積の表示素子を提供できるので好ましい。なお、以降において、発光素子１７０は有機ＥＬ素子として説明を行う。
【００３６】
表示画素１３０は液晶素子１８０を有する。液晶素子１８０は反射型の液晶素子を用いることが好ましい。反射型の液晶素子を用いることで、消費電力を低減することができる。または、外光が明るい環境下において高いコントラストで画像を良好に表示することができる。液晶素子１８０の代わりに、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）等、外光の反射を利用して画像を表示する表示素子を用いてもよい。なお、以降において、液晶素子１８０は反射型の液晶素子として説明を行う。
【００３７】
また、以降において、情報端末１０は外光が充分に明るい環境下で使用され、情報端末１０の使用者は反射型の液晶素子による表示を認識することができる前提で説明を行う。
【００３８】
例えば、情報端末１０を教科書として利用する場合、教科書の文字や画像は表示画素１３０によって表示されることが好ましい。再び図１の例を考えた場合、表示領域１６に表示される文字は表示画素１３０で表示されることが好ましい。表示画素１３０に反射型の液晶素子を用いると、情報端末１０の使用者は紙媒体の教科書を読んでいるときと同じ体験をし、長時間使用を続けても疲れにくい。また、反射型の液晶素子は消費電力が小さいため、情報端末１０は長時間使用してもバッテリーの消費が少ない。
【００３９】
例えば、情報端末１０を教科書として利用する場合、使用者が教科書に書き込んだマーカーなどは、検知画素１５０で検知され、表示画素１１０で表示されることが好ましい。図１の例で考えた場合、下線２１、図形２２、ハイライト２３、ハイライト２４および取り消し線２５などのマーカーは、表示画素１１０によって表示されることが好ましい。表示画素１１０に有機ＥＬ素子を用いると、表示画素１１０は有機ＥＬ素子が発光している領域のみ電力を消費する。図１において、マーカーが表示される面積は表示領域全体に対して小さい。上述のマーカーの領域のみを発光させ、それ以外の領域を全て非発光にすることで、情報端末１０は消費電力を大幅に低減させることができる。
【００４０】
また、上記マーカーは発光素子によって表示されるため、反射型の液晶素子によって表示される文字と比較して区別しやすい。その結果、情報端末１０はマーカーがはっきり目立つ、視認性の優れた情報端末となる。
【００４１】
情報端末１０は、使用環境に応じて、表示領域の背景色や文字の色を変えることができる。図１は白色の背景色に黒色の文字を表示した例であるが、この場合、外光が明るすぎると、発光素子で表示させているマーカーの視認性が低下する場合がある。そのときは、背景色を黒色とし、文字を白色にすればよい（図１１参照）。このように、背景色を黒色にすることで、外光が明るい環境でも、マーカーの視認性を向上させることができる。
【００４２】
液晶素子１８０に透過型の液晶素子を用いた場合、フォトダイオード１９０がバックライトの光を検知してしまい、検知画素１５０のセンシングが正しく行われない場合がある。液晶素子１８０に反射型の液晶素子を用いることで、フォトダイオード１９０は、バックライトの影響を受けず、検知画素１５０は精度良くセンシングを行うことができる。
【００４３】
表示画素１３０および表示画素１１０には、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）を用いることが好ましい。表示画素１３０および表示画素１１０にＯＳトランジスタを用いることで、先述のアイドリングストップが可能になり、情報端末１０の消費電力を抑えることができる。
【００４４】
画素１１の占有面積は、タッチを行う指やスタイラスに比べて充分に小さいことが好ましい。情報端末１０は、画素１１ごとに検知画素１５０が設けられているので、隣り合う検知画素１５０同士の間隔が狭い。そのため検知画素１５０の精度が高く、先が細いスタイラスでも入力可能である。
【００４５】
《画素１１》
次に、画素１１の回路構成例について、図３の回路図を用いて説明を行う。
【００４６】
〈表示画素１３０〉
図３において、表示画素１３０は、トランジスタＭ１と、容量素子Ｃ１と、液晶素子１８０と、を有する。また、液晶素子１８０の第１端子をノードＦＤ１と呼称する。
【００４７】
トランジスタＭ１はスイッチとしての機能を有し、配線ＳＬとノードＦＤ１との導通状態を制御する機能を有する。配線ＧＬ＿Ｌに与えられる電位によってトランジスタＭ１のオン／オフが制御される。液晶素子１８０の第２端子は配線ＴＣＯＭに電気的に接続される。配線ＴＣＯＭはある一定の電位が与えられる。
【００４８】
容量素子Ｃ１はノードＦＤ１に書き込まれた電荷を保持する機能を有する。
【００４９】
配線ＳＬは信号線としての機能を有する。配線ＧＬ＿Ｌは走査線としての機能を有する。
【００５０】
トランジスタＭ１がオンになると、配線ＳＬからノードＦＤ１へビデオデータ（アナログデータ）が書き込まれる。ノードＦＤ１へ書き込まれた電荷に応じて、液晶の配向が変化し、液晶素子１８０の光の透過率が変化する。
【００５１】
〈表示画素１１０〉
図３において、表示画素１１０は、トランジスタＭ２と、トランジスタＭ３と、トランジスタＭ４と、トランジスタＭ５と、トランジスタＭ１０と、容量素子Ｃ２と、発光素子１７０と、を有する。なお、トランジスタＭ３のゲートをノードＦＤ２と呼称する。
【００５２】
トランジスタＭ２およびトランジスタＭ４はスイッチとしての機能を有する。トランジスタＭ２は配線ＳＬとノードＦＤ２との導通状態を制御する機能を有する。配線ＧＬ＿Ｅに与えられる電位によってトランジスタＭ２のオン／オフが制御される。トランジスタＭ４は配線ＶＲＥＳとノードＦＤ２との導通状態を制御する機能を有する。配線ＲＥＳに与えられる電位によってトランジスタＭ４のオン／オフが制御される。トランジスタＭ３のソースまたはドレインの一方は配線ＡＮＯに電気的に接続され、トランジスタＭ３のソースまたはドレインの他方は発光素子１７０の第１端子に電気的に接続される。発光素子１７０の第２端子は配線ＣＡＴＨに電気的に接続される。
【００５３】
容量素子Ｃ２はノードＦＤ２に書き込まれた電荷を保持する機能を有する。
【００５４】
配線ＲＥＳはノードＦＤ２を初期化するリセット信号が与えられる。トランジスタＭ４がオンになるとノードＦＤ２が初期化される。
【００５５】
トランジスタＭ３は発光素子１７０の駆動トランジスタであり、ノードＦＤ２の電位に従って、発光素子１７０に流れる電流を制御する機能を有する。
【００５６】
配線ＡＮＯは陽極としての機能を有し、配線ＣＡＴＨは陰極としての機能を有する。配線ＡＮＯは配線ＣＡＴＨよりも高電位が与えられることが好ましい。
【００５７】
配線ＳＬは信号線としての機能を有し、配線ＧＬ＿Ｅは走査線としての機能を有する。
【００５８】
トランジスタＭ２がオンになると、配線ＳＬからノードＦＤ２へビデオデータ（アナログデータ）が書き込まれる。トランジスタＭ３は、ノードＦＤ２の電位に応じてドレイン電流を流す。発光素子１７０は、該ドレイン電流に応じて発光する。
【００５９】
なお、図３は、表示画素１３０の信号線と表示画素１１０の信号線を共通の信号線（配線ＳＬ）としているが、表示画素１３０と表示画素１１０は、それぞれ異なる信号線に接続されていてもよい。例えば、表示画素１３０の信号線として配線ＳＬ＿Ｌを設け、表示画素１１０の信号線として配線ＳＬ＿Ｅを設けてもよい（図１２参照）。このようにすることで、表示画素１３０と表示画素１１０をそれぞれ独立に駆動することができる。
【００６０】
〈検知画素１５０〉
図３の検知画素１５０は、トランジスタＭ６と、トランジスタＭ７と、トランジスタＭ８と、トランジスタＭ９と、容量素子Ｃ３と、フォトダイオード１９０とを有する。なお、トランジスタＭ７のゲートをノードＦＤ３と呼称する。
【００６１】
トランジスタＭ６、トランジスタＭ８およびトランジスタＭ９はスイッチとしての機能を有する。トランジスタＭ６はフォトダイオード１９０の第１端子とノードＦＤ３との導通状態を制御する機能を有する。トランジスタＭ６は配線ＴＸに与えられる電位によってオン／オフが制御される。トランジスタＭ８はトランジスタＭ７のソースまたはドレインの一方と配線ＰＯＵＴとの導通状態を制御する機能を有する。トランジスタＭ８は配線ＳＥに与えられる電位によってオン／オフが制御される。トランジスタＭ９は配線ＶＲＳとノードＦＤ３との導通状態を制御する機能を有する。トランジスタＭ９は配線ＲＳに与えられる電位によってオン／オフが制御される。フォトダイオード１９０の第２端子は配線ＶＰＤに電気的に接続される。トランジスタＭ７のソースまたはドレインの他方は配線ＰＣ１に電気的に接続される。
【００６２】
容量素子Ｃ３はノードＦＤ３の電位を保持する機能を有する。
【００６３】
フォトダイオード１９０は、照射される光の量に応じて光電流を流す機能を有する。トランジスタＭ６がオンの場合、フォトダイオード１９０を流れる光電流に応じて、ノードＦＤ３の電位が変化する。
【００６４】
トランジスタＭ７は、ノードＦＤ３に与えられたデータを増幅する機能を有する。トランジスタＭ７はノードＦＤ３の電位に応じてドレイン電流が決定される（チャネルの抵抗値が決定される）。
【００６５】
配線ＳＥは走査線としての機能を有し、配線ＰＯＵＴは信号線としての機能を有する。トランジスタＭ８がオンになると、配線ＰＣ１と配線ＰＯＵＴとの間に電流が流れ、配線ＰＯＵＴの電位が変化する。すなわち、配線ＰＯＵＴの電位はノードＦＤ３の電位に応じて変化する。
【００６６】
配線ＶＲＳは電源線としての機能を有し、高電源電位または低電源電位の一方が与えられる。同様に、配線ＶＰＤは電源線としての機能を有し、高電源電位または低電源電位の他方が与えられる。
【００６７】
配線ＲＳはノードＦＤ３を初期化するリセット信号が与えられる。トランジスタＭ９がオンになると、ノードＦＤ３が初期化される。
【００６８】
次に、フォトダイオード１９０とその周辺のトランジスタの動作について、説明を行う。なお、以下において、配線ＶＲＳには高電源電位（Ｈレベル）が与えられ、配線ＶＰＤには低電源電位（Ｌレベル）が与えられているとして説明を行う。
【００６９】
まず、トランジスタＭ９をオンにし、初期化動作を行う。ノードＦＤ３にＨレベルの電位が書き込まれる。
【００７０】
次に、トランジスタＭ６をオンにする。このとき、フォトダイオード１９０に光が照射されていると、照射される光の量に応じて光電流が発生する。光電流は、ノードＦＤ３から、トランジスタＭ６およびフォトダイオード１９０を介して、配線ＶＰＤへ流れる。ノードＦＤ３の電位は、光電流の量に応じて低下する。
【００７１】
次に、トランジスタＭ６をオフにし、ノードＦＤ３の電位低下を止める。最終的にノードＦＤ３の電位は、Ｈレベル（配線ＶＲＳの電位）とＬレベル（配線ＶＰＤの電位）の間の電位を示す。
【００７２】
例えば、検知画素１５０に指やスタイラスがタッチしている場合、フォトダイオード１９０は光が遮蔽された状態にある。このような状態でフォトダイオード１９０の光電流は流れないため、上述のノードＦＤ３の電位低下は発生せず、ノードＦＤ３の電位はＨレベルに保持される。
【００７３】
図３において、検知画素１５０のノードＦＤ３は、表示画素１１０のノードＦＤ２と、トランジスタＭ５およびトランジスタＭ１０を介して、電気的に接続される。
【００７４】
トランジスタＭ５はスイッチとしての機能を有する。トランジスタＭ５はノードＦＤ３とノードＦＤ２との導通状態を制御する機能を有する。配線ＳＥＮＳに与えられる電位によって、トランジスタＭ５のオン／オフが制御される。
【００７５】
トランジスタＭ１０はダイオードとしての機能を有し、ノードＦＤ２へ書き込まれた電荷がノードＦＤ３へ流出することを防ぐ。
【００７６】
トランジスタＭ５がオンになると、ノードＦＤ３とノードＦＤ２が導通状態になる。このとき、ノードＦＤ３がＨレベルの電位を有していれば、ノードＦＤ２もＨレベルとなり、トランジスタＭ３がオンになる。その結果、発光素子１７０が発光する。すなわち、情報端末１０は、検知画素１５０がセンシングした情報を、特殊な外部回路を経由せずに、表示画素１１０に伝えることができる。特殊な外部回路を必要としないので、情報端末１０は回路構成を単純にすることができる。
【００７７】
トランジスタＭ１乃至トランジスタＭ１０は、オフ状態においてソースとドレインとの間を流れる電流（オフ電流）が小さいトランジスタを用いることが好適である。ここでは、オフ電流が小さいとは、ソースとドレインとの間の電圧を１．８Ｖとし、チャネル幅１μｍあたりの規格化されたオフ電流が、室温において１×１０−２０Ａ以下、８５℃において１×１０−１８Ａ以下、又は１２５℃において１×１０−１６Ａ以下、であることをいう。このようにオフ電流が低いトランジスタとしては、ＯＳトランジスタが挙げられる。
【００７８】
トランジスタＭ１乃至トランジスタＭ１０としてＯＳトランジスタを用いることで、表示画素１１０および表示画素１３０は、先述のアイドリングストップを行うことができる。その結果、消費電力の小さい情報端末１０を提供できる。また、検知画素１５０は、ノードＦＤ３からトランジスタを介して流れるリーク電流を低減できるため、センシングの精度を向上させることができる。
【００７９】
上記ＯＳトランジスタに用いることが可能な酸化物半導体は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）などが挙げられる。また、上記酸化物半導体は、Ｉｎを含む酸化物に限定されない。例えば、Ｚｎ酸化物、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。
【００８０】
また、上記ＯＳトランジスタは、そのチャネル形成領域にＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳを有することが好ましい。ＣＡＣ−ＯＳを有するＯＳトランジスタは、オン電流が大きく、信頼性が高い。なお、ＣＡＣ−ＯＳの詳細は後述する実施の形態２で説明を行う。
【００８１】
《画素アレイ１２》
図４は画素アレイ１２を表すブロック図である。図４の画素アレイ１２は、ｍ行ｎ列（ｍは２以上の整数、ｎは３以上の整数で且つ３の倍数）のマトリクス状に配置された画素１１を有する。
【００８２】
縦に並んだ画素１１［１、ｊ］乃至画素１１［ｍ、ｊ］（ｊは３以上ｎ以下の整数で且つ３の倍数）は、配線ＳＬ［ｊ］および配線ＰＯＵＴ［ｊ］を共有している。同様に、縦に並んだ画素１１［１、ｊ−１］乃至画素１１［ｍ、ｊ−１］は、配線ＳＬ［ｊ−１］および配線ＰＯＵＴ［ｊ−１］を共有している。同様に、縦に並んだ画素１１［１、ｊ−２］乃至画素１１［ｍ、ｊ−２］は、配線ＳＬ［ｊ−２］および配線ＰＯＵＴ［ｊ−２］を共有している。
【００８３】
横に並んだ画素１１［ｉ、１］乃至画素１１［ｉ、ｎ］（ｉは１以上ｍ以下の整数）は、配線ＳＥ［ｉ］、配線ＧＬ＿Ｌ［ｉ］および配線ＧＬ＿Ｅ［ｉ］を共有している。
【００８４】
画素１１［１、ｊ−２］乃至画素１１［ｍ、ｊ−２］は赤色を表示する機能を有し（図中［Ｒ］と表示）、配線ＳＥＮＳ［Ｒ］に電気的に接続される。
【００８５】
画素１１［１、ｊ―１］乃至画素１１［ｍ、ｊ−１］は緑色を表示する機能を有し（図中［Ｇ］と表示）、配線ＳＥＮＳ［Ｇ］に電気的に接続される。
【００８６】
画素１１［１、ｊ］乃至画素１１［ｍ、ｊ］は青色を表示する機能を有し（図中［Ｂ］と表示）、配線ＳＥＮＳ［Ｂ］に電気的に接続される。
【００８７】
上述のように配線ＳＥＮＳは、ＲＧＢの３種類存在し、それぞれの配線は独立に信号を供給することができる。
【００８８】
《周辺回路》
次に、画素アレイ１２とその周辺回路について図５を用いて説明を行う。
【００８９】
図５は、ソースドライバ１５と、画素アレイ１２と、マルチプレクサ１６１と、Ａ／Ｄコンバータ１６２と、論理回路１６３と、メモリ１６４と、フレームメモリ１６５と、ホスト１６６を示している。
【００９０】
マルチプレクサ１６１は、配線ＰＯＵＴ［１］乃至配線ＰＯＵＴ［ｎ］のから１つの配線を選択し、配線ＯＵＴに信号を出力する機能を有する。
【００９１】
マルチプレクサ１６１は、トランジスタＭ１１［１］乃至トランジスタＭ１１［ｎ］と、トランジスタＭ１２を有する。配線ＳＥＣに選択信号が入力されると、トランジスタＭ１１［１］乃至トランジスタＭ１１［ｎ］のうち何れか１つが選択され、オンになる。そして配線ＯＵＴに信号が出力される。
【００９２】
トランジスタＭ１２のゲートには配線ＢＩＡＳが接続しており、配線ＢＩＡＳの電位に従い、トランジスタＭ１２のドレイン電流は変化する。トランジスタＭ１２は電流源としての機能を有し、それぞれの画素１１におけるトランジスタＭ７との抵抗分割にて、配線ＯＵＴに出力される電位が決定する。
【００９３】
配線ＯＵＴに出力された信号はＡ／Ｄコンバータ１６２を介してデジタル信号に変換される。
【００９４】
論理回路１６３は、Ａ／Ｄコンバータ１６２から出力された信号をもとに検知画素１５０のタッチの有無を検出する機能を有する。論理回路１６３は、タッチを検出すると、配線ＳＥＮＳに信号を出力する。具体的には、配線ＳＥＮＳにＨレベルの電位を供給し、画素１１におけるトランジスタＭ５をオンにする。トランジスタＭ５がオンになると、ノードＦＤ３とノードＦＤ２が導通する。
【００９５】
論理回路１６３は、画素１１［Ｒ］、［Ｇ］、［Ｂ］のうち、特定の画素における配線ＳＥＮＳにＨレベルの電位を供給する機能を有する。例えば、情報端末１０の使用者が赤色でマーカーを描きたいと望んだ場合、使用者は信号ＣｏｌｏｒＳＥＴとして赤色を設定する。信号ＣｏｌｏｒＳＥＴを受けて、論理回路１６３は、配線ＳＥＮＳ［Ｒ］にＨレベルの電位を与える。配線ＳＥＮＳ［Ｒ］によって、画素１１［Ｒ］のトランジスタＭ５がオンになり、ノードＦＤ３とノードＦＤ２が導通し、画素１１［Ｒ］の発光素子１７０が赤色を発光する。その結果、情報端末１０の使用者は所望の色でマーカーを描くことができる。
【００９６】
また、Ａ／Ｄコンバータ１６２の出力結果をメモリ１６４に保存しておくことができる。こうすることで、マーカーなど、情報端末１０に入力した画像の履歴を記憶しておくことができる。メモリ１６４に保存した画像データは、フレームメモリ１６５で、ホスト１６６から供給された画像データと合成され、ソースドライバ１５を経由して、画素アレイ１２で表示される。
【００９７】
《タイミングチャート》
次に、情報端末１０の動作の詳細について、図６のタイミングチャートを用いて説明を行う。なお、図６のタイミングチャートは、画素１１［ｉ、ｊ］の検知画素１５０がタッチを検出し、画素１１［ｉ、ｊ］の表示画素１１０にタッチの結果が表示される例を示す。図６において、動作のタイミングを示すために、時刻Ｔ０乃至時刻Ｔ５を付した。
【００９８】
配線ＰＣ１および配線ＰＣ２にはそれぞれ一定の電位が与えられる。また配線ＰＣ２は配線ＰＣ１よりも高電位が与えられることが好ましい。
【００９９】
まず、時刻Ｔ０において、配線ＲＳの電位がＨレベルとなり、ノードＦＤ３の電位はＨレベルに初期化される。同時に、配線ＲＥＳの電位もＨレベルとなり、ノードＦＤ２の電位はＬレベルに初期化される。
【０１００】
時刻Ｔ１において、配線ＴＸの電位がＨレベルとなることで、トランジスタＭ６がオンになり、フォトダイオード１９０の受光量に応じて、ノードＦＤ３の電位が変動する。ここでは、画素１１［ｉ、ｊ］がタッチされた場合を想定しているため、ノードＦＤ３［ｉ、ｊ］の電位はＨレベルのままとなり、ノードＦＤ３［ｉ、ｊ−１］およびノードＦＤ３［ｉ、ｊ−２］など、その他の画素のノードＦＤ３の電位は時間とともに低下する。
【０１０１】
時刻Ｔ２において、配線ＴＸの電位がＬレベルになることで、露光期間が終了し、ノードＦＤ３［ｉ、ｊ−１］およびノードＦＤ３［ｉ、ｊ−２］の電位低下は止まる。ノードＦＤ３［ｉ、ｊ−１］およびノードＦＤ３［ｉ、ｊ−２］はＬレベルの電位となる。
【０１０２】
時刻Ｔ２から時刻Ｔ３の間に、配線ＳＥ［ｉ］にＨレベルの電位が与えられ、対応する画素１１のトランジスタＭ８はオンになる。配線ＰＯＵＴ［ｊ］、ＰＯＵＴ［ｊ−１］、ＰＯＵＴ［ｊ−２］の電位は、それぞれ対応するノードＦＤ３の電位になる。
【０１０３】
時刻Ｔ３から時刻Ｔ４の間に、配線ＳＥＣ［ｊ］、ＳＥＣ［ｊ−１］、ＳＥＣ［ｊ−２］が順次にＨレベルとなり、配線ＰＯＵＴ［ｊ］、ＰＯＵＴ［ｊ−１］、ＰＯＵＴ［ｊ−２］の電位が配線ＯＵＴから、順次に出力される。配線ＯＵＴより出力されたアナログ信号は、Ａ／Ｄコンバータ１６２を介して、デジタル信号に変換される。論理回路１６３はこれらデジタル信号を受け取り、タッチの有無を判定する。
【０１０４】
時刻Ｔ５において、論理回路１６３は、信号ＣｏｌｏｒＳＥＴで指定された色（ここでは青色［Ｂ］とする）に対応する配線ＳＥＮＳ［Ｂ］にＨレベルの電位を与える。配線ＳＥＮＳ［Ｂ］の電位がＨレベルとなることで、画素１１のうち、Ｂに対応する画素のトランジスタＭ５はオンになる。
【０１０５】
画素１１［ｉ、ｊ］はＢに対応する画素であり、ノードＦＤ３［ｉ、ｊ］の電位はＨレベルであるため、ノードＦＤ２［ｉ、ｊ］の電位もＨレベルとなる。ノードＦＤ２［ｉ、ｊ］の電位がＨレベルとなることで、画素１１［ｉ、ｊ］におけるトランジスタＭ３はオンになり、発光素子１７０に電流が流れ、画素１１［ｉ、ｊ］の発光素子１７０は発光する。
【０１０６】
なお、信号ＣｏｌｏｒＳＥＴで、例えば赤色［Ｒ］など、他の色が選択されている場合、［Ｒ］に対応する画素１１［ｉ、ｊ−２］はタッチを検出していないため、赤色を表示することができないが、例えば画素１１［ｉ、ｊ＋１］など、他の［Ｒ］に対応する画素がタッチを検出しているので、情報端末１０は、タッチしている領域の［Ｒ］に対応する画素において、問題なく赤色を表示することができる。
【０１０７】
以上のようにして、情報端末１０の使用者は、液晶素子１８０が表示を行っている最中でも、発光素子１７０を発光させ、マーカーやアンダーラインなどの線を引くことができる。
【０１０８】
なお、ノードＦＤ３［ｉ、ｊ］のデータをノードＦＤ２［ｉ、ｊ］に転送するために、容量素子Ｃ３の容量値は容量素子Ｃ２の容量値よりも大きいことが望ましい。
【０１０９】
また、上記のような容量値の設定は、図７のような駆動方法により回避することができる。図７に示すタイミングチャートは、配線ＳＥＮＳ［Ｂ］の電位がＨレベルとなるタイミングで配線ＴＸを再びＨレベルにする（次の露光を開始する）点で、図６のタイミングチャートと異なる。図７の駆動方法を行うことにより、露光期間において、ノードＦＤ２［ｉ、ｊ］にも直接データを書き込むことができる。
【０１１０】
《その他の画素構成例》
検知画素１５０はスタイラス等の近接または接触を検知できればよいため、表示画素１３０または表示画素１１０ほど高い精細度が要求されない。そのため、１つの検知画素１５０に対して、複数の表示画素１１０を割りあててもよい。その一例を図８に示す。
【０１１１】
図８は、表示画素１３０と、検知画素１５０と、表示画素１１０Ｒと、表示画素１１０Ｇと、表示画素１１０Ｂを示している。表示画素１１０Ｒは赤色を発光する発光素子１７０Ｒを含み、表示画素１１０Ｇは緑色を発光する発光素子１７０Ｇを含み、表示画素１１０Ｂは青色を発光する発光素子１７０Ｂを含んでいる。検知画素１５０のノードＦＤ３は、表示画素１１０ＲのノードＦＤ２、表示画素１１０ＧのノードＦＤ２および表示画素１１０ＢのノードＦＤ２に、電気的に接続されている。
【０１１２】
このように、１つの検知画素１５０に対して複数の表示画素１１０を割りあてることで、情報端末１０において検知画素１５０が占める面積を削減し、その削減した面積を表示画素１３０または表示画素１１０に割り当てることができる。その結果、より高精細で視認性に優れた情報端末を提供することができる。
【０１１３】
《表示パネルの断面図》
次に、情報端末１０の構成例に関して、図９を用いて説明を行う。
【０１１４】
図９は、図２（Ａ）に示す表示パネル３０の断面図を示している。
【０１１５】
図９に示す表示パネル３０は、基板３５１と基板３６１の間に、絶縁層２２０を有する。また基板３５１と絶縁層２２０の間に、発光素子１７０、フォトダイオード１９０、トランジスタ２０１、トランジスタ２０５、トランジスタ２０６、着色層１３４等を有する。また絶縁層２２０と基板３６１の間に、液晶素子１８０、着色層１３１等を有する。また基板３６１と絶縁層２２０は接着層１４１を介して接着され、基板３５１と絶縁層２２０は接着層１４２を介して接着されている。
【０１１６】
トランジスタ２０６は、液晶素子１８０と電気的に接続し、トランジスタ２０５は、発光素子１７０と電気的に接続する。トランジスタ２０５とトランジスタ２０６は、いずれも絶縁層２２０の基板３５１側の面上に形成されているため、これらを同一の工程を用いて作製することができる。
【０１１７】
基板３６１には、着色層１３１、遮光層１３２、絶縁層１２１、及び液晶素子１８０の共通電極として機能する導電層１１３、配向膜１３３ｂ、絶縁層１１７等が設けられている。絶縁層１１７は、液晶素子１８０のセルギャップを保持するためのスペーサとして機能する。
【０１１８】
絶縁層２２０の基板３５１側には、絶縁層２１１、絶縁層２１２、絶縁層２１３、絶縁層２１４、絶縁層２１５等の絶縁層が設けられている。絶縁層２１１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層２１２、絶縁層２１３、及び絶縁層２１４は、各トランジスタを覆って設けられている。また絶縁層２１４を覆って絶縁層２１５が設けられている。絶縁層２１４及び絶縁層２１５は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層２１２、絶縁層２１３、絶縁層２１４の３層を有する場合について示しているが、これに限られず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁層２１４は、不要であれば設けなくてもよい。
【０１１９】
また、トランジスタ２０１、トランジスタ２０５、及びトランジスタ２０６は、一部がゲートとして機能する導電層２２１、一部がソースまたはドレインとして機能する導電層２２２ａ、半導体層２３１を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。
【０１２０】
液晶素子１８０は反射型の液晶素子である。液晶素子１８０は、導電層３１１ａ、液晶１１２、導電層１１３が積層された積層構造を有する。また導電層３１１ａの基板３５１側に接して、可視光を反射する導電層３１１ｂが設けられている。導電層３１１ｂは開口４５１を有する。また導電層３１１ａ及び導電層１１３は可視光を透過する。また液晶１１２と導電層３１１ａの間に配向膜１３３ａが設けられ、液晶１１２と導電層１１３の間に配向膜１３３ｂが設けられている。また、基板３６１の外側の面には、偏光板１３５を有する。
【０１２１】
液晶素子１８０において、導電層３１１ｂは可視光を反射する機能を有し、導電層１１３は可視光を透過する機能を有する。基板３６１側から入射した光は、偏光板１３５により偏光され、導電層１１３、液晶１１２を透過し、導電層３１１ｂで反射する。そして液晶１１２及び導電層１１３を再度透過して、偏光板１３５に達する。このとき、導電層３１１ｂと導電層１１３の間に与える電圧によって液晶１１２の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板１３５を介して射出される光の強度を制御することができる。また光は着色層１３１によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。
【０１２２】
発光素子１７０は、ボトムエミッション型の発光素子である。発光素子１７０は、絶縁層２２０側から導電層１９１、ＥＬ層１９２、及び導電層１９３ｂの順に積層された積層構造を有する。絶縁層２１６が導電層１９１の端部を覆っている。また導電層１９３ｂを覆って導電層１９３ａが設けられている。導電層１９３ｂは可視光を反射する材料を含み、導電層１９１及び導電層１９３ａは可視光を透過する材料を含む。発光素子１７０が発する光は、着色層１３４、絶縁層２２０、開口４５１、導電層１１３等を介して、基板３６１側に射出される。
【０１２３】
ここで、図９に示すように、開口４５１には可視光を透過する導電層３１１ａが設けられていることが好ましい。これにより、開口４５１と重なる領域においてもそれ以外の領域と同様に液晶１１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。
【０１２４】
ここで、基板３６１の外側の面に配置する偏光板１３５として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子１８０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。
【０１２５】
トランジスタ２０５のソースまたはドレインの一方は、導電層２２４ａを介して発光素子１７０の導電層１９１と電気的に接続されている。
【０１２６】
トランジスタ２０６のソースまたはドレインの一方は、接続部２０７を介して導電層３１１ｂと電気的に接続されている。導電層３１１ｂと導電層３１１ａは接して設けられ、これらは電気的に接続されている。ここで、接続部２０７は、絶縁層２２０に設けられた開口を介して、絶縁層２２０の両面に設けられる導電層同士を接続する部分である。
【０１２７】
フォトダイオード１９０は、ｐ型の半導体層と、ｉ型の半導体層と、ｎ型の半導体層と、を積層して有している。導電層２２２ｂ及び導電層２２４ｂのうち一方はｐ型の半導体層に接続され、他方はｎ型の半導体層に接続される。フォトダイオード１９０は、着色層１３１、遮光層１３２、及び可視光を反射する導電層３１１ｂのいずれとも重ならない部分を有する。当該部分からフォトダイオード１９０に外光が入射される。導電層２２４ｂは、フォトダイオード１９０を透過した光を反射する機能を有する。
【０１２８】
フォトダイオード１９０には、単結晶基板にｐｎ型やｐｉｎ型の接合が形成されたダイオード素子を用いてもよい。または非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型ダイオード素子などを用いてもよい。なお、上記においては、フォトダイオードを有する構成を例示したが、他の光電変換素子であってもよい。例えば、ダイオード接続のトランジスタを用いてもよい。また、光電効果を利用した可変抵抗などをシリコン、ゲルマニウム、セレンなどを用いて形成してもよい。また、アバランシェ増倍を利用したセレンを用いたフォトダイオードを用いてもよい。当該フォトダイオードでは、入射する光量に対する電子の増幅が大きい高感度の受光素子とすることができる。
【０１２９】
基板３５１と基板３６１が重ならない領域には、接続部２０４が設けられている。接続部２０４は、接続層２４２を介してＦＰＣ３７２と電気的に接続されている。接続部２０４は接続部２０７と同様の構成を有している。接続部２０４の上面は、導電層３１１ａと同一の導電膜を加工して得られた導電層が露出している。これにより、接続部２０４とＦＰＣ３７２とを接続層２４２を介して電気的に接続することができる。
【０１３０】
接着層１４１が設けられる一部の領域には、接続部２５２が設けられている。接続部２５２において、導電層３１１ａと同一の導電膜を加工して得られた導電層と、導電層１１３の一部が、接続体２４３により電気的に接続されている。したがって、基板３６１側に形成された導電層１１３に、基板３５１側に接続されたＦＰＣ３７２から入力される信号または電位を、接続部２５２を介して供給することができる。
【０１３１】
接続体２４３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体２４３として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体２４３は、図９に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体２４３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。
【０１３２】
接続体２４３は、接着層１４１に覆われるように配置することが好ましい。例えば、硬化前の接着層１４１に接続体２４３を分散させておけばよい。
【０１３３】
図９では、ゲートドライバ１４の例としてトランジスタ２０１が設けられている例を示している。
【０１３４】
図９では、トランジスタ２０１及びトランジスタ２０５の例として、チャネルが形成される半導体層２３１を２つのゲートで挟持する構成が適用されている。一方のゲートは導電層２２１により、他方のゲートは絶縁層２１２を介して半導体層２３１と重なる導電層２２３により構成されている。このような構成とすることで、トランジスタの閾値電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示パネルを大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
【０１３５】
トランジスタ２０１、２０５、２０６はＯＳトランジスタであることが好ましい。そのため、半導体層２３１は酸化物半導体を用いることが好ましい。半導体層２３１に用いることが可能な酸化物半導体は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）などが挙げられる。また、上記酸化物半導体は、Ｉｎを含む酸化物に限定されない。例えば、Ｚｎ酸化物、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。
【０１３６】
なお、ゲートドライバ１４が有するトランジスタと、画素１１が有するトランジスタは、同じ構造であってもよい。またゲートドライバ１４が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、画素１１が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。
【０１３７】
各トランジスタを覆う絶縁層２１２、絶縁層２１３のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層２１２または絶縁層２１３はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示パネルを実現できる。
【０１３８】
基板３６１側において、着色層１３１、遮光層１３２を覆って絶縁層１２１が設けられている。絶縁層１２１は、平坦化層としての機能を有してもよい。絶縁層１２１により、導電層１１３の表面を概略平坦にできるため、液晶１１２の配向状態を均一にできる。
【０１３９】
表示パネル３０を作製する方法の一例について説明する。例えば剥離層を有する支持基板上に、導電層３１１ａ、導電層３１１ｂ、絶縁層２２０を順に形成し、その後、トランジスタ２０５、トランジスタ２０６、発光素子１７０、フォトダイオード１９０等を形成した後、接着層１４２を用いて基板３５１と支持基板を貼り合せる。その後、剥離層と絶縁層２２０、及び剥離層と導電層３１１ａのそれぞれの界面で剥離することにより、支持基板及び剥離層を除去する。またこれとは別に、着色層１３１、遮光層１３２、導電層１１３等をあらかじめ形成した基板３６１を準備する。そして基板３５１または基板３６１に液晶１１２を滴下し、接着層１４１により基板３５１と基板３６１を貼り合せることで、表示パネル３０を作製することができる。
【０１４０】
剥離層としては、絶縁層２２０及び導電層３１１ａとの界面で剥離が生じる材料を適宜選択することができる。特に、剥離層としてタングステンなどの高融点金属材料を含む層と当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層２２０として、窒化シリコンや酸化窒化シリコン、窒化酸化シリコン等を複数積層した層を用いることが好ましい。剥離層に高融点金属材料を用いると、これよりも後に形成する層の形成温度を高めることが可能で、不純物の濃度が低減され、信頼性の高い表示装置を実現できる。
【０１４１】
導電層３１１ａとしては、金属酸化物、金属窒化物、または低抵抗化された酸化物半導体等の酸化物または窒化物を用いることが好ましい。酸化物半導体を用いる場合には、水素、ボロン、リン、窒素、及びその他の不純物の濃度、並びに酸素欠損量の少なくとも一が、トランジスタに用いる半導体層に比べて高められた材料を、導電層３１１ａに用いればよい。
【０１４２】
以上、本実施の形態に記載の情報端末１０を用いることで、消費電力の小さい情報端末を提供することができる。また、視認性の優れた情報端末を提供することができる。また、新規な情報端末を提供することができる。
【０１４３】
（実施の形態２）
本実施の形態では、上記実施の形態のＯＳトランジスタに用いることができるＣＡＣ−ＯＳについて説明する。
【０１４４】
ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【０１４５】
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０１４６】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【０１４７】
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【０１４８】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【０１４９】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【０１５０】
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【０１５１】
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【０１５２】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【０１５３】
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【０１５４】
ＣＡＣ−ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
【０１５５】
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【０１５６】
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
【０１５７】
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【０１５８】
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【０１５９】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【０１６０】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【０１６１】
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
【０１６２】
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
【０１６３】
本明細書において、特に断りがない場合、オン電流とは、トランジスタがオン状態にあるときのドレイン電流をいう。オン状態（オンと略す場合もある）とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧（ＶＧ）がしきい値電圧（Ｖｔｈ）以上の状態、ｐチャネル型トランジスタでは、ＶＧがＶｔｈ以下の状態をいう。例えば、ｎチャネル型のトランジスタのオン電流とは、ＶＧがＶｔｈ以上のときのドレイン電流を言う。また、トランジスタのオン電流は、ドレインとソースの間の電圧（ＶＤ）に依存する場合がある。
【０１６４】
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態にあるときのドレイン電流をいう。オフ状態（オフと略す場合もある）とは、特に断りがない場合、ｎチャネル型トランジスタでは、ＶＧがＶｔｈよりも低い状態、ｐチャネル型トランジスタでは、ＶＧがＶｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ＶＧがＶｔｈよりも低いときのドレイン電流を言う。トランジスタのオフ電流は、ＶＧに依存する場合がある。従って、トランジスタのオフ電流が１０−２１Ａ未満である、とは、トランジスタのオフ電流が１０−２１Ａ未満となるＶＧの値が存在することを言う場合がある。
【０１６５】
また、トランジスタのオフ電流は、ＶＤに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、ＶＤの絶対値が０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等において使用されるＶＤにおけるオフ電流を表す場合がある。
【０１６６】
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソースまたはドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソースまたはドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０１６７】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【０１６８】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０１６９】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【０１７０】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オン・オフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【０１７１】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【０１７２】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【０１７３】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【０１７４】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０１７５】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０１７６】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０１７７】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【符号の説明】
【０１７８】
Ｃ１    容量素子、Ｃ２    容量素子、Ｃ３    容量素子、ＦＤ１    ノード、ＦＤ２    ノード、ＦＤ３    ノード、Ｍ１    トランジスタ、Ｍ２    トランジスタ、Ｍ３    トランジスタ、Ｍ４    トランジスタ、Ｍ５    トランジスタ、Ｍ６    トランジスタ、Ｍ７    トランジスタ、Ｍ８    トランジスタ、Ｍ９    トランジスタ、Ｍ１０    トランジスタ、Ｍ１１    トランジスタ、Ｍ１２    トランジスタ、ＰＣ１    配線、ＰＣ２    配線、Ｔ０    時刻、Ｔ１    時刻、Ｔ２    時刻、Ｔ３    時刻、Ｔ４    時刻、Ｔ５    時刻、１０    情報端末、１１    画素、１２    画素アレイ、１４    ゲートドライバ、１５    ソースドライバ、１６    表示領域、２１    下線、２２    図形、２３    ハイライト、２４    ハイライト、２５    取り消し線、３０    表示パネル、１１０    表示画素、１１０Ｂ    表示画素、１１０Ｇ    表示画素、１１０Ｒ    表示画素、１１２    液晶、１１３    導電層、１１７    絶縁層、１２１    絶縁層、１３０    表示画素、１３１    着色層、１３２    遮光層、１３３ａ    配向膜、１３３ｂ    配向膜、１３４    着色層、１３５    偏光板、１４１    接着層、１４２    接着層、１５０    検知画素、１６１    マルチプレクサ、１６２    Ａ／Ｄコンバータ、１６３    論理回路、１６４    メモリ、１６５    フレームメモリ、１６６    ホスト、１７０    発光素子、１７０Ｂ    発光素子、１７０Ｇ    発光素子、１７０Ｒ    発光素子、１８０    液晶素子、１９０    フォトダイオード、１９１    導電層、１９２    ＥＬ層、１９３ａ    導電層、１９３ｂ    導電層、２０１    トランジスタ、２０４    接続部、２０５    トランジスタ、２０６    トランジスタ、２０７    接続部、２１１    絶縁層、２１２    絶縁層、２１３    絶縁層、２１４    絶縁層、２１５    絶縁層、２１６    絶縁層、２２０    絶縁層、２２１    導電層、２２２ａ    導電層、２２２ｂ    導電層、２２３    導電層、２２４ａ    導電層、２２４ｂ    導電層、２３１    半導体層、２４２    接続層、２４３    接続体、２５２    接続部、３１１ａ    導電層、３１１ｂ    導電層、３５１    基板、３６１    基板、３７２    ＦＰＣ、４５１    開口、８０１    上部カバー、８０２    下部カバー、８０９    フレーム、８１０    プリント基板、８１１    バッテリー
【図１】
2017224294.tif 000003
【図２】
2017224294.tif 000004
【図３】
2017224294.tif 000005
【図４】
2017224294.tif 000006
【図５】
2017224294.tif 000007
【図６】
2017224294.tif 000008
【図７】
2017224294.tif 000009
【図８】
2017224294.tif 000010
【図９】
2017224294.tif 000011
【図１０】
2017224294.tif 000012
【図１１】
2017224294.tif 000013
【図１２】
2017224294.tif 000014