(57)【要約】【課題】ノイズによってＣＰＵに不要なリセットが発生することがない遊技機を提供する。【解決手段】リセット対象となるＣＰＵ４０１と、リセット信号をＣＰＵ４０１に入力可能なＷＤ−ＩＣ４０２と、ＣＰＵ４０１のリセット制御を行うＣＰＵ２３２と、を備えた。ＣＰＵ４０１は、ＣＰＵ２３２に対してＣＰＵ４０１の状態を示す状態信号を継続的に供給し、ＣＰＵ２３２は、ＣＰＵ４０１から状態信号が供給されている間はＷＤ−ＩＣ４０２に対してリセットパルスを供給してその内蔵タイマをリセットさせ、状態信号が所定時間以上入力されない場合にはリセットパルスの供給を停止して、ＷＤ−ＩＣ４０２にＣＰＵ４０１に対してリセット信号を入力させる。【選択図】図１５
2017018762.tif 000002
【特許請求の範囲】
【請求項１】
リセット対象となる第１マイクロコンピュータと、
該第１マイクロコンピュータをリセットさせるリセット手段と、
前記第１マイクロコンピュータのリセット制御を行う第２マイクロコンピュータと、を備え、
前記第１マイクロコンピュータは、互いに独立した、前記第１マイクロコンピュータの異なる状態を夫々示す第１の信号及び第２の信号を前記第２マイクロコンピュータに供給し、
前記第２マイクロコンピュータは、
前記リセット手段に対して間欠的なパルス信号を供給する供給手段と、
前記第１の信号を受信する第１受信手段と、
前記第２の信号を受信する第２受信手段と、
前記第１マイクロコンピュータから前記第１の信号が受信され、且つ前記第２の信号が受信された場合には、前記第１マイクロコンピュータをリセットさせないと判定し、前記第１マイクロコンピュータから前記第１の信号及び前記第２の信号の少なくとも一方が受信されなかった場合には、前記第１マイクロコンピュータをリセットさせると判定する判定手段と、を備え、
前記判定手段によって前記第１マイクロコンピュータをリセットさせると判定した場合、前記供給手段による前記パルス信号の供給を停止し、
前記供給手段による前記パルス信号の供給を停止した後、前記判定手段によって前記第１マイクロコンピュータをリセットさせないと判定した場合、前記供給手段による前記パルス信号の供給を再開し、
前記リセット手段は、計時手段を備え、
前記供給手段から前記パルス信号を供給されると前記計時手段をリセットし、
前記計時手段による計時に基づく所定期間、前記供給手段から前記パルス信号が供給されない場合には、前記第１マイクロコンピュータをリセットさせ、
前記供給手段による前記パルス信号の供給が停止された後、前記所定期間内に前記パルス信号が供給された場合には、前記第１マイクロコンピュータをリセットさせないことを特徴とする遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パチンコ機と呼ばれる遊技機に関するものである。
【背景技術】
【０００２】
不具合や状態異常が発生したＣＰＵのリセット端子にリセット信号を入力して、強制的にリセットをする仕組み、あるいはそのような機能を有する遊技機が従来知られている。
例えば、特許文献１には、演出制御基板や音声制御基板等の監視対象ＣＰＵからのクロック信号（状態信号）が入力されない期間が所定期間以上になると、制御信号をＨＩＧＨレベルからリセットレベルとしてのＬＯＷレベルに固定することで（リセット信号を出力することで）ＣＰＵをリセットする機能（ウォッチドッグ機能）を有する電源基板が開示されている。
このようなウォッチドッグ機能は、電源基板と各制御基板間にとどまらず、例えば、液晶基板（画像制御基板）や液晶中継基板といった基板が備えるＣＰＵ間で行うことも可能である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１０１９０５公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
いずれの場合も、基板間で制御信号を送受信する際にはこれらの基板間の配線によってリセット信号にノイズが乗りやすいという問題がある。
制御信号は、ＨＩＧＨまたはリセットレベルのＬＯＷに固定される信号である。制御信号に不要なノイズが乗ることで波形変化が生ずると、正常に動作しているはずのＣＰＵがリセットしまう。この結果、遊技、演出に支障をきたし、遊技者の興趣は削がれざるを得ない。
本発明は上記の問題点を鑑みてなされたものであり、ＣＰＵに不要なリセットが発生することがなく遊技者の興趣を維持することが可能な遊技機を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題を解決するためになされたものであり、以下の形態により実現することが可能である。
第１の形態の遊技機は、リセット対象となる第１マイクロコンピュータと、該第１マイクロコンピュータをリセットさせるリセット手段と、前記第１マイクロコンピュータのリセット制御を行う第２マイクロコンピュータと、を備え、前記第１マイクロコンピュータは、互いに独立した、前記第１マイクロコンピュータの異なる状態を夫々示す第１の信号及び第２の信号を前記第２マイクロコンピュータに供給し、前記第２マイクロコンピュータは、前記リセット手段に対して間欠的なパルス信号を供給する供給手段と、前記第１の信号を受信する第１受信手段と、前記第２の信号を受信する第２受信手段と、前記第１マイクロコンピュータから前記第１の信号が受信され、且つ前記第２の信号が受信された場合には、前記第１マイクロコンピュータをリセットさせないと判定し、前記第１マイクロコンピュータから前記第１の信号及び前記第２の信号の少なくとも一方が受信されなかった場合には、前記第１マイクロコンピュータをリセットさせると判定する判定手段と、を備え、前記判定手段によって前記第１マイクロコンピュータをリセットさせると判定した場合、前記供給手段による前記パルス信号の供給を停止し、前記供給手段による前記パルス信号の供給を停止した後、前記判定手段によって前記第１マイクロコンピュータをリセットさせないと判定した場合、前記供給手段による前記パルス信号の供給を再開し、前記リセット手段は、計時手段を備え、前記供給手段から前記パルス信号を供給されると前記計時手段をリセットし、前記計時手段による計時に基づく所定期間、前記供給手段から前記パルス信号が供給されない場合には、前記第１マイクロコンピュータをリセットさせ、前記供給手段による前記パルス信号の供給が停止された後、前記所定期間内に前記パルス信号が供給された場合には、前記第１マイクロコンピュータをリセットさせないことを特徴とする。
【発明の効果】
【０００６】
ＣＰＵに不要なリセットが発生することがなく遊技者の興趣を維持することが可能な遊技機を実現することが出来る。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態に係る遊技機の一例としてのパチンコ機の構成例を示した正面図。
【図２】本発明の実施形態に係る遊技機の遊技盤の正面図。
【図３】本実施形態の遊技機の遊技制御を行う遊技制御装置の構成を示したブロック図。
【図４】本実施形態におけるリセット機構の一例を説明する図。
【図５】従来の遊技機におけるリセット機構を説明する概念図。
【図６】従来の遊技機におけるリセット機構を説明する概念図。
【図７】従来のリセット機構が抱えていた問題を説明する概念図。
【図８】本実施形態に係るリセット機構を説明する概念図（その１）。
【図９】本実施形態に係るリセット機構を説明する概念図（その２）。
【図１０】本実施形態に係るリセット機構を説明する概念図（その３）。
【図１１】本実施形態に係るリセット機構による効果を説明する図。
【図１２】画像制御基板のＣＰＵが実行する状態確認コマンド送信処理を説明するフローチャート。
【図１３】画像制御基板のＣＰＵが実行する状態確認制御処理を説明するフローチャート。
【図１４】画像制御基板のＣＰＵが実行する制御信号送信処理を説明するフローチャート。
【図１５】液晶中継基板が備えるＷＤ−ＩＣが実行するリセット制御処理を説明するフローチャート。
【発明を実施するための形態】
【０００８】
以下、本発明を図面に示した実施の形態により詳細に説明する。
図１は、本発明の実施形態に係る遊技機の一例としてのパチンコ機の構成例を示した正面図、図２は本発明の実施形態に係る遊技機の遊技盤の正面図である。
【０００９】
図１において、パチンコ機１は、遊技店の島設備に取り付けられる外枠３００と、その外枠３００により回動可能に支持されたガラス枠３１０と、が備えられている。外枠３００には、遊技球が流下する遊技領域３が形成された遊技盤２が設けられている。
ガラス枠３１０は、遊技盤２の前方（遊技者側）において遊技領域３を視認可能に覆うガラス板（図示しない）を支持している。
また、ガラス枠３１０には、回動操作されることにより遊技領域３に向けて遊技球を発射させる操作ハンドル３１１と、音声出力装置（スピーカ）３１２と、複数のランプを有する上下の演出用照明装置３１３ａ、３１３ｂと、押圧操作により演出態様を変更させるための演出ボタン３１４と、左右の演出用可動照明装置３２０Ｌ、３２０Ｒが設けられている。
演出用可動照明装置３２０Ｌ、３２０Ｒは、ガラス枠３１０の左上隅及び右上隅に設けられている。
演出用可動照明装置３２０Ｌ、３２０Ｒは、図示しない可動照明部を備えており、可動照明部を収納（閉塞）した状態から可動照明部を開放（突出）した状態に自動的に変動させることができるように構成されている。
【００１０】
音声出力装置３１２は、ＢＧＭ（バックグランドミュージック）、ＳＥ（サウンドエフェクト）等を出力し、サウンドによる演出を行い、演出用照明装置３１３ａ、３１３ｂは、各ランプの光の照射方向や発光色を変更して、照明による演出を行うようにしている。
さらに、ガラス枠３１０の下側には、受皿ユニット３１５が設けられている。受皿ユニット３１５には、複数の遊技球を貯留する球皿部が設けられており、この球皿部は、操作ハンドル３１１の方向側に遊技球が流下するように下りの傾斜を有している。そして、遊技者が操作ハンドル３１１を回動させると、遊技球が遊技領域３に発射されることとなる。
上記のようにして発射された遊技球がレール５ａ、５ｂ間を上昇して球戻り防止片５ｃを超えると、遊技領域３に到達し、その後、遊技領域３内を落下する。このとき、遊技領域３に設けられた複数の釘や風車によって、遊技球は予測不能に落下することとなる。
【００１１】
次に、遊技盤２の遊技領域３の構成について説明する。
図１、図２において、遊技領域３の中央には開口部３Ａが形成されており、開口部３Ａの周縁に沿って遊技球の流下に影響を与える飾り部材６が設けられている。この飾り部材６の略中央部分（開放部）であって遊技盤２の背面側には、液晶表示装置等からなる画像表示装置７が設けられている。
また、遊技領域３の中央下側の領域には、遊技球が入球可能な始動領域を構成する第１始動口１３及び第２始動口１４が設けられている。
第２始動口１４は、第２始動口開閉扉１４ｂを有しており、第２始動口開閉扉１４ｂが閉状態に維持される第１の態様と、第２始動口開閉扉１４ｂが開状態となる第２の態様とに可動制御される。従って、第２始動口１４は、第１の態様にあるときには遊技球の入賞機会がなく、第２の態様にあるときには遊技球の入賞機会が増すこととなる。
【００１２】
ここで、第１始動口１３には遊技球の入球を検出する第１始動口スイッチ１３ａ（図３参照）が設けられ、第２始動口１４には遊技球の入球を検出する第２始動口スイッチ１４ａ（図３参照）が設けられている。そして、第１始動口スイッチ１３ａまたは第２始動口スイッチ１４ａが遊技球の入球を検出すると、後述する特別図柄判定用乱数値等を取得し、大当たり遊技や小当たり遊技といった特別遊技を実行する権利獲得の抽選（以下、「特別遊技抽選」という）が行われる。また、第１始動口スイッチ１３ａまたは第２始動口スイッチ１４ａが遊技球の入球を検出した場合には、所定の賞球（例えば３個の遊技球）が払い出される。なお、本実施形態のパチンコ機１では、第１始動口１３または第２始動口１４に遊技球が入球した場合、例えば３個程度の払い出しを行うようにしているが、始動口への遊技球の入球に伴う賞球は必ずしも行う必要は無い。
飾り部材６の左右両側の領域にはゲート１５が設けられ、さらに飾り部材６の右側の領域には、大入賞領域である第１大入賞口１６及び第２大入賞口１７が設けられている。
このため、飾り部材６右側のゲート１５、第１大入賞口１６及び第２大入賞口１７には、操作ハンドル３１１を大きく回動させ、強い力で打ち出された遊技球でないと、遊技球が通過または入賞しないように構成されている。
【００１３】
ゲート１５には、遊技球の通過を検出するゲートスイッチ１５ａ（図３参照）が設けられており、ゲートスイッチ１５ａが遊技球の通過を検出すると、補助図柄判定用乱数値を取得し、「補助図柄の当たり抽選」が行われる。
第１大入賞口１６は、遊技盤２に形成された開口部から構成されている。第１大入賞口１６の下部には、遊技盤面側からガラス板側（前面側）に突出可能な第１大入賞口開閉扉１６ｂが設けられており、この第１大入賞口開閉扉１６ｂが遊技盤面側に突出する開放状態と、遊技盤面に埋没する閉鎖状態とに可動制御される。そして、第１大入賞口開閉扉１６ｂが遊技盤面に突出していると、遊技球を第１大入賞口１６内に導く受け皿として機能し、遊技球が第１大入賞口１６に入球可能となる。第１大入賞口１６には第１大入賞口検出スイッチ１６ａが設けられており、第１大入賞口検出スイッチ１６ａが遊技球の入球を検出すると、予め設定された賞球（例えば１５個の遊技球）が払い出される。
【００１４】
第２大入賞口１７は、通常、第２大入賞口開閉扉（可動片）１７ｂによって閉状態に維持されており、遊技球の入球を不可能としている。これに対して、所定の特別遊技が開始されると、第２大入賞口開閉扉１７ｂが開放されるとともに、第２大入賞口開閉扉１７ｂが遊技球を第２大入賞口１７内に導く誘導路として機能し、遊技球が第２大入賞口１７に入球可能となる。第２大入賞口１７には第２大入賞口スイッチ１７ａ（図３参照）が設けられており、第２大入賞口スイッチ１７ａが遊技球の入球を検出すると、予め設定された賞球（例えば１５個の遊技球）が払い出される。
さらに遊技領域３の最下部の領域には、一般入賞口１８、第１始動口１３、第２始動口１４、第１大入賞口１６及び第２大入賞口１７のいずれにも入球しなかった遊技球を排出するためのアウト口１９が設けられている。
一般入賞口１８に遊技球が入賞すると、所定の賞球（例えば１０個の遊技球）が払い出される。
【００１５】
遊技盤２の左下方には、第１特別図柄表示装置２０、第２特別図柄表示装置２１、補助図柄表示装置２２、第１特別図柄保留表示器２３、第２特別図柄保留表示器２４、補助図柄保留表示器２５等の表示領域９が設けられている。
上記第１特別図柄表示装置２０は、第１始動口１３に遊技球が入球したことを契機として行われた特別遊技抽選の結果と、特別遊技抽選の結果が大当たりの場合は大当たりのラウンド回数を報知するものである。第２特別図柄表示装置２１は、第２始動口１４に遊技球が入球したことを契機として行われた特別遊技抽選の結果と、特別遊技抽選の結果が大当たりの場合は大当たりのラウンド回数を報知するためのものである。
【００１６】
ここで、「特別遊技抽選」とは、第１始動口１３または第２始動口１４に遊技球が入球したときに、特別図柄判定用乱数値を取得し、取得した特別図柄判定用乱数値が「大当たり」に対応する乱数値であるか、あるいは「小当たり」に対応する乱数値であるかの判定する処理をいう。特別遊技抽選の結果は即座に遊技者に報知されるわけではなく、第１特別図柄表示装置２０または第２特別図柄表示装置２１において特別図柄用の複数のＬＥＤが点滅等の変動表示を行い、所定の変動時間を経過したところで、特別遊技抽選の結果に対応する組み合わせでＬＥＤを停止表示させて、遊技者に抽選結果と大当たりの場合は大当たりラウンド回数を報知するようにしている。
【００１７】
また、本実施形態において「大当たり」というのは、第１始動口１３または第２始動口１４に遊技球が入球したことを条件として行われる特別遊技抽選において、大当たり遊技を実行する権利を獲得したことをいう。「大当たり遊技」においては、第１大入賞口１６または第２大入賞口１７が開放されるラウンド遊技を所定のラウンド回数行う。例えば２回、８回、１２回行う。各ラウンド遊技における第１大入賞口１６または第２大入賞口１７の最大開放時間については予め定められた時間が設定されており、この間に第１大入賞口１６または第２大入賞口１７に所定個数の遊技球（例えば９個）が入球すると、１回のラウンド遊技が終了となる。つまり、「大当たり遊技」は、第１大入賞口１６または第２大入賞口１７に遊技球が入球するとともに、当該入球に応じた賞球を遊技者が獲得できる遊技である。
【００１８】
また、補助図柄表示装置２２は、遊技球のゲート１５の通過を契機に行われる補助図柄の抽選結果を報知するためのものである。この補助図柄の抽選によって当たりに当選すると補助図柄表示装置２２が点灯し、その後、上記第２始動口１４が所定時間、第２の態様に制御される。即ち、第２始動口１４が遊技球の入賞し難い閉状態から遊技球が入賞し易い開状態に制御される。
ここで、「補助図柄抽選」とは、遊技球がゲート１５を通過したときに、補助図柄判定用乱数値を取得し、取得した補助図柄判定用乱数値が「当たり」に対応する乱数値であるかどうかの判定する処理をいう。
この補助図柄抽選の結果についても、ゲート１５を遊技球が通過して即座に抽選結果が報知されるわけではなく、補助図柄表示装置２２において補助図柄用のＬＥＤが点滅等の変動表示を行い、所定の変動時間を経過したところで、補助図柄の抽選結果に対応する補助図柄が停止表示して、遊技者に抽選結果が報知される。
【００１９】
さらに、特別図柄の変動表示中や後述する特別遊技中等、第１始動口１３または第２始動口１４に遊技球が入球して、即座に特別遊技抽選の結果報知演出が行えない場合には、一定の条件のもとで、特別遊技抽選の抽選結果が保留される。より詳細には、第１始動口１３に遊技球が入球したときに取得された特別図柄判定用乱数値を第１保留として記憶し、第２始動口１４に遊技球が入球したときに取得された特別図柄判定用乱数値を第２保留として記憶する。
これら両保留は、夫々上限保留個数を４個に設定し、その保留個数は、第１保留表示手段である表示領域９の第１特別図柄保留表示器２３と第２特別図柄保留表示器２４とに表示される。
【００２０】
そして補助図柄の上限保留個数も４個に設定されており、その保留個数が、上記第１特別図柄保留表示器２３及び第２特別図柄保留表示器２４と同様の態様によって補助図柄保留表示器２５において表示される。
受皿ユニット３１５の上面には、一般的にチャンスボタンと呼ばれる演出ボタン３１４が配置されている。演出ボタン３１４の操作は、演出ボタンスイッチ（ＳＷ）３１４ａ（図３参照）が設けられており、例えば遊技中における特定のリーチ演出に際し、演出ボタン３１４の操作を促すガイダンスが画像表示装置７に表示されている間有効となる。
【００２１】
画像表示装置７には、例えば第１特別図柄表示装置２０において変動表示が行われている第１特別図柄に対応した演出図柄３１が表示される。演出図柄３１は、特定の組合せ（例えば、７７７等）で停止表示されることにより、特別遊技である大当たり等を報知するようにしている。
【００２２】
図３は、本実施形態の遊技機の遊技制御を行う遊技制御装置の構成を示したブロック図である。
図３に示す遊技制御装置には、遊技の進行を制御する主制御基板として遊技制御基板２１１が設けられている。また副制御基板として、演出制御基板２２１、画像制御基板２３１、ランプ制御基板２４１、払出制御基板２５１等が設けられている。
遊技制御基板２１１は、ＣＰＵ２１２、ＲＯＭ２１３、及びＲＡＭ２１４等を有し、当該遊技機の主たる制御を行う。
【００２３】
遊技制御基板２１１には、第１始動口１３内に設けられた第１始動口ＳＷ１３ａ、第２始動口１４内に設けられた第２始動口ＳＷ１４ａ、第２始動口１４の第２始動口開閉扉１４ｂを開閉動作させるための第２始動口ソレノイド（ＳＯＬ）１４ｃ、ゲート１５内に設けられたゲートＳＷ１５ａ、第１大入賞口１６に入賞した遊技球を検出する第１大入賞口ＳＷ１６ａ、第１大入賞口開閉扉１６ｂを開閉動作させるための第１大入賞口ソレノイド（ＳＯＬ）１６ｃ、第２大入賞口１７に入賞した遊技球を検出する第２大入賞口ＳＷ１７ａ、第２大入賞口開閉扉１７ｂを開閉動作させるための第２大入賞口ソレノイド（ＳＯＬ）１７ｃ、一般入賞口１８内に設けられた一般入賞口ＳＷ１８ａ等が接続されている。
【００２４】
また遊技制御基板２１１には、第１特別図柄の変動と表示を行う第１特別図柄表示装置２０、第２特別図柄の変動と表示を行う第２特別図柄表示装置２１、補助図柄の変動と表示を行う補助図柄表示装置２２が接続されている。
第１特別図柄表示装置２０及び第２特別図柄表示装置２１は、特別図柄を変動表示させ所定時間経過後に当該変動表示を停止させることにより特別図柄が大当たりまたは小当たりに当選したか否かを表示する。また、補助図柄表示装置２２は、遊技球がゲート１５内のゲートＳＷ１５ａを通過したときに、補助図柄を変動表示させ、所定時間経過後に当該変動表示を停止させることにより補助図柄が当たりに当選したか否かを表示する。
【００２５】
さらに遊技制御基板２１１には、第１特別図柄の変動表示を開始させる権利（保留球）の保留個数を表示する第１特別図柄保留表示器２３、第２特別図柄の変動表示を開始させる権利の保留個数を表示する第２特別図柄保留表示器２４、補助図柄が変動中に遊技球がゲート１５内のゲートＳＷ１５ａを通過したときに通過によって得られる補助図柄の変動表示を開始させる権利の保留個数を表示する補助図柄保留表示器２５等が接続されている。
なお、本実施形態の遊技制御基板２１１は、第１特別図柄の保留球と第２特別図柄の保留球とが共に保留されている場合は、第２特別図柄の保留球を優先的に消化するように構成されている。
【００２６】
さらに遊技制御基板２１１には、演出制御基板２２１、払出制御基板２５１、及び盤用外部情報端子基板２６０等が接続されている。
演出制御基板２２１は、ＣＰＵ２２２、ＲＯＭ２２３、ＲＡＭ２２４、ＲＴＣ（リアルタイムクロック）２２５等を有し、遊技演出全体の制御を行う。
演出制御基板２２１には、画像及び音声の制御を行う画像制御基板２３１、各種ランプ及び演出役物の制御を行うランプ制御基板２４１、及び演出ボタンスイッチ３１４ａが接続されている。
【００２７】
画像制御基板２３１は、ＣＰＵ２３２、ＲＯＭ２３３、ＲＡＭ２３４を有し、演出制御基板２２１の指示に基づいて、画像及び音声の制御を行う。このため、画像制御基板２３１には画像表示装置７と、音声出力装置（スピーカ）３１２とが接続されている。
【００２８】
ランプ制御基板２４１は、ＣＰＵ２４２、ＲＯＭ２４３、ＲＡＭ２４４等を有し、演出制御基板２２１の指示に基づいて、照明装置等の制御を行う。このため、ランプ制御基板２４１には演出用照明装置３１３（３１３ａ、３１３ｂ）や、遊技盤２に設けられている図１、図２には示していない各種演出用遊技ランプ３１６、演出用可動照明装置３２０（３２０Ｌ、３２０Ｒ）等が接続されている。
またランプ制御基板２４１は、演出制御基板２２１の指示に基づいて可動役物装置などの制御も行う。このため、図１、図２には示していないが遊技盤２に演出用可動役物装置３３１が設けられている場合、ランプ制御基板２４１には演出用可動役物装置３３１も接続される。
【００２９】
払出制御基板２５１は、ＣＰＵ２５２、ＲＯＭ２５３、ＲＡＭ２５４等を有し、遊技球払出装置の払出モータ２５５、払出球検出ＳＷ２５６、球有り検出ＳＷ２５７、満タン検出ＳＷ２５８の制御を行う。
また払出制御基板２５１には、枠用外部情報端子基板２７０が接続されている。
盤用外部情報端子基板２６０は、遊技盤の各種情報を外部に出力するための端子基板である。また枠用外部情報端子基板２７０は、枠の各種情報を外部に出力するための端子基板である。
【００３０】
以下に、本発明の特徴的な実施形態を説明する。
図４は、本実施形態におけるリセット機構の一例を説明する図である。
図３のブロック図に示した画像制御基板２３１は、実際には、液晶中継基板４００を介して画像表示装置（液晶モジュール）７と接続されている。
液晶中継基板４００は画像制御基板２３１と画像表示装置７との間で画像データを中継するための基板である。
本実施形態の遊技機において、液晶中継基板４００は、リセット制御対象としてのＣＰＵ４０１、本発明の特徴たるリセット手段としてのＷＤ−ＩＣ（ウォッチドッグＩＣ）４０２（詳しくは後述する）、制御プログラムを格納したＲＯＭ４０３、制御プログラムやデータを展開するＲＡＭ４０４を備えている。
【００３１】
図５乃至図７は、従来の遊技機におけるリセット機構を説明する図であり、本実施形態の特徴を説明するに先立って、これらの図面を用いて従来の遊技機におけるリセット機構の問題点を概説する。
なお、図５、図６は、従来の遊技機におけるリセット機構を説明する概念図であり、図７は、従来のリセット機構が抱えていた問題を説明する概念図である。
【００３２】
図５乃至図７では、従来のリセット機構の一例として、画像制御基板２３１が液晶中継基板４００のリセット制御を行う場合の例を説明する。
図５に示すように、従来の遊技機では、リセット制御をされる側である液晶中継基板４００が備えるＣＰＵ４０１（以下、被制御側ＣＰＵと記載する）は、リセット制御を行う側の画像制御基板２３１が備えるＣＰＵ２３２（以下、制御側ＣＰＵと記載する）に対し、常に状態信号としてのクロック信号（パルス）を供給している。
制御側ＣＰＵ２３２は、被制御側ＣＰＵ４０１からクロック信号が入力されている間は、被制御側ＣＰＵ４０１が正常に動作しているものと判断して、被制御側ＣＰＵ４０１のリセット端子に対しＨＩＧＨレベルの制御信号を継続して入力している（ＨＩＧＨ固定出力）。
【００３３】
その後、被制御側ＣＰＵ４０１に不具合（熱による暴走など）が発生することで被制御側ＣＰＵ４０１から制御側ＣＰＵ２３２への状態信号の入力が途切れると（パルスの停止）、制御側ＣＰＵ２３２は、被制御側ＣＰＵ４０１をリセットして不具合から復旧させるために制御信号をリセットレベルとしてのＬＯＷレベルに変更する（ＬＯＷ出力）。
ＬＯＷレベルの制御信号を入力された被制御側ＣＰＵ４０１はリセットし、再び図５に示すように正常なパルスの状態信号を制御側ＣＰＵ２３２に入力するようになる。
これを受けて、制御側ＣＰＵ２３２は、再びＨＩＧＨレベル固定の制御信号を被制御側ＣＰＵ４０１のリセット端子に入力し始める。
【００３４】
このような構成によって、不具合が発生したＣＰＵを直ちに復旧して正常に動作させ、遊技の進行に対する支障を最小限に留めることが出来る。
しかしながら、上記のように制御信号はＨＩＧＨレベルの信号とＬＯＷレベルの信号からなる信号である。従って、ノイズの影響を受けやすく、波形が変化し易いという問題がある。
すなわち、図７に示すようにＨＩＧＨレベルの制御信号に対してノイズが乗ると信号レベルが意図せずにＬＯＷレベルに落ちるなど波形に乱れが生じ、それによって被制御側ＣＰＵ４０１が意図せずにリセットしてしまう不具合がある。
【００３５】
実際に正常に動作しているＣＰＵが突如としてリセットしてしまうと、当然、遊技機は正常に動作することが出来ず遊技の進行に大きな障害となってしまう。
従来は、被制御側ＣＰＵ４０１のリセット端子付近にノイズフィルタを設置する等の対策をとっていたが、パチンコ遊技機等の遊技機はノイズが大きいため、誤動作を完全に防ぐことは難しかった。
本実施形態に係るリセット機構は、このような問題点を解決しようとするものである。
【００３６】
［第１の実施形態］
図８、図９、図１０は本実施形態に係るリセット機構を説明する概念図である。
図１１は、本実施形態に係るリセット機構による効果を説明する図である。
上記と同様に、図８乃至図１１では、本実施形態に係るリセット機構の一例として、画像制御基板２３１が液晶中継基板４００のリセット制御を行う場合の例を説明する。
図８に示すように、被制御側の液晶中継基板４００が備えるＣＰＵ４０１（被制御側ＣＰＵ）は、制御側の画像制御基板２３１が備えるＣＰＵ２３２（制御側ＣＰＵ）に対し、状態信号としてのクロック信号（パルス）を供給している。これは、従来の構成と同様である。
【００３７】
従来とは異なる点として、制御側の画像制御基板２３１のＣＰＵ２３２（第２マイクロコンピュータ）が被制御側の液晶中継基板４００に供給する（リセット）制御信号をパルス波形の信号とし、液晶中継基板４００には被制御側ＣＰＵ４０１をリセットするリセット手段としてのＷＤ−ＩＣ４０２を備えた。
そして、このＷＤ−ＩＣ４０２が画像制御基板２３１の制御側ＣＰＵ２３２（第１マイクロコンピュータ）から制御信号の供給を受けるように構成した。
【００３８】
すなわち、ＷＤ−ＩＣ４０２は、定期的に内蔵タイマをリセットするクリアパルスを入力されない限りＣＰＵ（マイクロコンピュータ）を強制的にリセットするウォッチドッグタイマである。
制御側ＣＰＵ２３２が送出する制御信号に含まれるパルスは、すなわちＷＤ−ＩＣ４０２の内蔵タイマをリセットするためのクリアパルスＣＰである。
実際は、クリアパルスＣＰは被制御側ＣＰＵ４０１が送出する状態信号を被制御側ＣＰＵ４０１にそのまま返す（中継する）信号であるが、ＷＤ−ＩＣ４０２のタイマのリセット制御に用いる信号であるため、本明細書では制御信号と別名を付して説明する
また、制御側ＣＰＵ２３２、被制御側ＣＰＵ４０１の間では、これらの状態信号、制御信号とは別に、状態確認コマンド、応答コマンドのやりとりを行うが、これについては下記に詳述する。
【００３９】
図８に示すように、制御側ＣＰＵ２３２は、被制御側ＣＰＵ４０１から状態信号を受信している期間中は、パルス波形の制御信号（クリアパルス）をＷＤ−ＩＣ４０２に供給する。
その一方で制御側ＣＰＵ２３２は、図９に示すように、状態信号のパルスの供給が停止した場合には、ＷＤ−ＩＣ４０２に対する制御信号（クリアパルス）の供給を停止する（あるいはＨＩＧＨを含まないＬＯＷ固定の制御信号をＷＤ−ＩＣ４０２に供給する）。
【００４０】
それに対し、ＷＤ−ＩＣ４０２は、図９に示すように制御信号（クリアパルス）が入力されない状態が一定期間継続した場合、すなわち一定期間毎にクリアパルスを入力してＷＤ−ＩＣ４０２の内蔵タイマをリセットしないと、被制御側ＣＰＵ４０１のリセット端子にリセット信号を入力して被制御側ＣＰＵ４０１をリセットさせる。
より具体的には、ＷＤ−ＩＣ４０２は、例えば一周期の長さが時間Ｔ（例えば２ｍｓ）のクリアパルスＣＰが一つ入力される度にタイマをリセットするように構成されている。
ＷＤ−ＩＣ４０２は、内蔵タイマによってタイマリセット後のクリアパルスが入力されるまでの期間を計時しており、所定の期間内にクリアパルスＣＰが入力されないと、リセット信号を被制御側ＣＰＵ４０１のリセット端子に入力する。
この所定の期間が、ＷＤ−ＩＣ４０２のリセット周期である（タイマをリセットする周期ではなく、リセット信号を出力する周期）。
【００４１】
つまり、リセット周期は、ＷＤ−ＩＣの内蔵タイマにタイマリセットがかかった後、クリアパルスが一定期間入力されないことで、ＷＤ−ＩＣがリセット信号を出力してＣＰＵをリセットするまでの周期である。
例えば、ＷＤ−ＩＣ４０２のリセット周期はクリアパルスの一周期Ｔと同等とし、タイマリセットからクリアパルスがその一周期分の時間入力されないと、ＣＰＵにリセット信号を入力する。
下記に説明するように、ＷＤ−ＩＣ４０２のリセット周期はクリアパルス一周期分に限らず、クリアパルス数周期分（例えば３周期）、あるいは、クリアパルスの周期単位ではなく他の任意の時間であってもよい。
【００４２】
また、図８、図９に示すように、制御側の画像制御基板２３１のＣＰＵ２３２は、制御信号（クリアパルス）とは別に、被制御側ＣＰＵ４０１に対して定期的に状態確認コマンドを送信している。
それを受けた被制御側ＣＰＵ４０１は制御側ＣＰＵ２３２に対して応答コマンドを送信する。
【００４３】
図８に示すように制御側ＣＰＵ２３２は応答コマンドを受信している間は、クリアパルスをＷＤ−ＩＣに供給してタイマをリセットするが、図１０に示すように、仮に状態信号を受信していたとしても応答コマンドが受信されないと、制御信号（クリアパルス）の供給を停止してＷＤ−ＩＣ４０２にＣＰＵ４０１のリセットを行わせる。
このような制御を行う理由は以下の通りである。すなわち、被制御側ＣＰＵ４０１のメインの処理系が正常に動作して状態信号を送出していたとしても、一部の機能、例えば他基板との処理コマンドのやりとりに用いる通信レジスタのみが機能を停止しており正常な通信が行えなくなっているような場合もありえる。
【００４４】
従って、制御側ＣＰＵからの状態確認コマンドに対して応答コマンドの返信があるか否かで通信機能の正常／異常を判断し、異常があると判断される場合には、クリアパルスの供給を停止してＷＤ−ＩＣ４０２にＣＰＵ４０１のリセットを行わせるのである。
これにより、状態信号を送出していることで表面上は正常に動作しているように見えるＣＰＵに対しても、別系統の不具合有無の判断系統を備えることで、適切にリセットを行うことが可能である。
【００４５】
具体的な処理は下記としては、制御側ＣＰＵ２３２は、状態確認コマンドを被制御側ＣＰＵ４０１に送り、それに対する応答コマンドの返信があれば、被制御側ＣＰＵ４０１が正常であることを示す状態確認フラグ＝０１をセットし、一定期間以内に応答コマンドが返信されなければ被制御側ＣＰＵ４０１に異常があることを示す状態確認フラグ＝０２をセットする。
制御側ＣＰＵ２３２は、状態確認フラグの状態を見て、クリアパルスの供給有無を決定する。
このような状態確認コマンドの用途を鑑みると、制御側ＣＰＵ２３２が状態確認コマンドを送信する周期はＷＤ−ＩＣ４０２によるリセット周期よりも短く設定することが望ましい。
【００４６】
状態確認コマンドの送信周期がＷＤ−ＩＣ４０２によるリセット周期よりも長い場合、被制御側ＣＰＵ４０１に一度不具合が発生して状態確認フラグ＝０２となると、被制御側ＣＰＵ４０１のリセット後も状態確認フラグは０２のままであり、次に状態確認コマンドを送信後、再起動後の被制御側ＣＰＵ４０１から応答コマンドを受けて状態確認フラグ＝０１とするまで、被制御側ＣＰＵ４０１をリセットさせ続けることになってしまう。
それに対し、状態確認コマンドの送信周期がＷＤ−ＩＣ４０２によるリセット周期よりも短ければ、被制御側ＣＰＵの再起動完了後状態確認フラグ＝０２であったとしても、状態確認コマンドを送って状態確認フラグ＝０１とし、リセット周期到達前の次のクリアパルス周期にはクリアパルスの送出を行うことが出来るので、被制御側ＣＰＵ４０１に不要なリセット（再起動）をさせることがない。
リセット周期がクリアパルス一周期分であれば、状態確認コマンドの送信周期をそれよりも短くし、リセット周期がクリアパルス複数周期分、あるいはそれ以外の任意の期間であれば、これらの期間よりも短い周期で状態確認コマンドを送信する。
【００４７】
ところで、本実施形態の遊技機では、制御側ＣＰＵがＷＤ−ＩＣ４０２に送信する制御信号をパルス形式（リセットパルス）としている。これにより、以下の効果を得られる。
すなわち、図１１（ａ）に示すように、ＷＤ−ＩＣ４０２は、制御側ＣＰＵ２３２から供給される周期的なクリアパルスＣＰを含む制御信号にノイズが乗って一時的に波形が乱れたとしても、その後、パルス波形が回復し、継続してパルスが送出されるのであれば、クリアパルスに周期Ｔとは異なる周期Ｔ’のパルスが数個増えたに過ぎない。
従って、ＷＤ−ＩＣ４０２はこの波形の乱れを無視し、通常のパルスが入力された場合と同様にタイマをリセットするのである。
その結果、被制御側ＣＰＵ４０１のリセット端子に対するリセット信号の入力を行わないため、被制御側ＣＰＵ４０１が（問題が発生していないのにかかわらず）無用にリセットすることはない。
【００４８】
パルスが所定期間（リセット周期）入力されない場合にのみ、ＷＤ−ＩＣ４０２はタイマをリセットすることなく被制御側ＣＰＵ４０２のリセット端子にリセット信号を入力する。
このような構成としたことで、ノイズによって制御信号（クリアパルス）に不具合が発生したとしても、被制御側ＣＰＵ４０１に無用なリセットを発生させず遊技における支障が起きないようにすることが可能である。
【００４９】
また、図１１（ｂ）に示すように、制御信号がリセットレベル（ＬＯＷ固定）にあるときにノイズが乗って一時的に波形が乱れたとしても、ＷＤ−ＩＣ４０２はこれを無視し、被制御側ＣＰＵ４０１のリセット端子にリセット信号を入力しないように制御する。
このようにすることで、例えばリセット動作中の被制御側ＣＰＵ４０１に対し、再びリセット信号を入力させることが無くなるため、被制御側ＣＰＵに不要なリセットが発生しないようにすることが出来る。
【００５０】
以下に、図８乃至図１０に示す本実施形態の遊技機の特徴的な動作を実現するための制御側、被制御側ＣＰＵによる処理を説明する。
なお、図１２乃至図１４に示す処理は、制御側ＣＰＵ２３２によるメイン処理に対する割り込み処理として順次所定周期で実行される処理であるが、ここではメイン処理に含まれるその他の処理については説明を省略する。
図１２は、画像制御基板のＣＰＵが実行する状態確認コマンド送信処理を説明するフローチャートである。
制御側ＣＰＵである画像制御基板のＣＰＵ２３２（以下、制御側ＣＰＵ２３２）は、ステップＳ１００１において、被制御側ＣＰＵである液晶中継基板のＣＰＵ４０１（以下、被制御側ＣＰＵ４０１）に対して所定周期で状態確認コマンドを送信する。
【００５１】
図１３は、画像制御基板のＣＰＵが実行する状態確認制御処理を説明するフローチャートである。
制御側ＣＰＵ２３２は、ステップ１１０１において、被制御側ＣＰＵ４０１から応答コマンドを受信した否かを判断する。
応答コマンドを受信したと判断した場合（ステップＳ１１０１でＹｅｓ）、制御側ＣＰＵ２３２は、ステップＳ１１０２において、正常応答を示す状態確認フラグ＝０１をＲＡＭ２３４にセットして今回の状態確認制御処理を終了する。
ステップＳ１１０１で応答コマンドを受信していないと判断した場合、制御側ＣＰＵ２３２は、ステップＳ１１０３において、何らかの外的・内的要因によるコマンド送信遅れを考慮して、ステップＳ１１０１の判断から所定期間が経過したか否かを判断する。
所定期間が経過したと判断した場合（ステップＳ１１０３でＹｅｓ）、制御側ＣＰＵ２３２は、非正常応答(応答無し)を示す状態確認フラグ＝０２をＲＡＭ２３４にセットして今回の状態確認制御処理を終了する。
【００５２】
図１４は、画像制御基板のＣＰＵが実行する制御信号送信処理を説明するフローチャートである。
制御側ＣＰＵである画像制御基板のＣＰＵ２３２は、ステップＳ１２０１において、被制御側ＣＰＵである液晶中継基板のＣＰＵ４０１から状態信号を受信した否かを判断する。
状態信号を受信した(パルス有り)と判断した場合（ステップＳ１２０１でＹｅｓ）、制御側ＣＰＵ２３２はさらに、ステップＳ１２０２において、状態確認フラグが正常応答を示す０１であるか否かを判断する。
状態確認フラグが０１であれば（ステップＳ１２０２でＹｅｓ）、ＣＰＵ２３２は、ステップＳ１２０３においてクリアパルスを含む制御信号をＷＤ−ＩＣ４０２に送出する。
【００５３】
状態確認フラグが０１でなければ（ステップＳ１２０２でＮｏ）、制御側ＣＰＵ２３２は、ステップＳ１２０４において、状態確認フラグが０２であるとは判断し、ＷＤ−ＩＣ４０２に対するクリアパルスを含む制御信号の送出を停止し（パルス無しのＬＯＷ固定信号を送出し）制御信号送信処理を終了する。
ステップＳ１２０１で状態信号を受信していない（パルス無し）と判断した場合、制御側ＣＰＵ２３２は、そのまま制御信号送信処理を終了する。
【００５４】
図１５は、液晶中継基板が備えるＷＤ−ＩＣが実行するリセット制御処理を説明するフローチャートである。
リセット手段であるＷＤ−ＩＣ４０２は、ステップＳ１３０１において、画像制御基板２３１の制御側ＣＰＵ２３２から制御信号（クリアパルス）を受信したか否かを判断する。
クリアパルスを受信した（パルス有り）と判断した場合（ステップＳ１３０１でＹｅｓ）、ＷＤ−ＩＣ４０２は、ステップＳ１３０２において、内蔵タイマをリセットする。当然、この場合は、被制御側ＣＰＵ４０１に対してリセット信号を入力することはない。
【００５５】
ステップＳ１０１１でパルスを受信していない（パルス無し）と判断した場合（ステップＳ１３０１でＮｏ）、ＷＤ−ＩＣ４０２は、ステップＳ１３０３で、被制御側ＣＰＵ４０１をリセットするリセット周期（上記したように、パルスの一周期、あるいは複数周期）に達しているか否かを判断する。
リセット周期に達している場合（ステップＳ１３０３でＹｅｓ）、ステップＳ１３０４において、被制御ＣＰＵ４０１にリセット信号を入力してリセットさせる。
リセット周期に達していなければ（ステップＳ１３０３でＮｏ）、そのまま何もせずにリセット制御処理を終了する。
【００５６】
以上のように制御を行うことにより、本発明によれば、ノイズによって制御信号（クリアパルス）に不具合が発生したとしても、被制御側ＣＰＵ４０１に無用なリセットを発生させず遊技における支障が起きないようにすることが可能である。
また、状態信号を送出していることで表面上は正常に動作しているように見えるＣＰＵに対しても別系統の不具合有無の判断系統を備えることにより適切にリセットを行うことが可能である。
【００５７】
なお、遊技機が備える各種制御基板に対して、各種装置やスイッチは何れも中継基板を介して接続されている。上記に説明した液晶中継基板の例はその一部に過ぎず、本実施形態のリセット制御はこれらの他の中継基板にも適用することが出来る。
また、中継基板と制御基板との間に限らず、例えば演出制御基板２２１と画像制御基板２３１との間、演出制御基板２２１とランプ制御基板２４１との間といった、メイン／サブの関係を有するその他の制御基板間においても、被制御側の基板にＷＤ−ＩＣを備えることで、本実施形態のリセット制御を適用することが出来る。
【００５８】
［第２の実施形態］
上記した第１の実施形態では、ＷＤ−ＩＣ４０２は、１周期のクリアパルスごと内蔵タイマのリセットを行って、被制御側ＣＰＵ４０１の無用なリセットを回避している。
すなわち、ＷＤ−ＩＣ４０２のリセット周期がパルス一周期Ｔ分の期間であることを意味する。
従って、一周期Ｔのパルスの期間だけＬＯＷ固定となると（制御信号が入力されない）、クリアパルスが入力されないとして、リセット信号を被制御側ＣＰＵに入力している。
ただし、被制御側ＣＰＵ４０１に特に状態異常が発生していなくとも、何らかの理由によって被制御側ＣＰＵ４０１による状態信号の送信、制御側ＣＰＵ２３２による制御信号の送出に遅延が生じる場合がある。
その場合、その遅延がパルス一周期分の期間であれば、ＷＤ−ＩＣ４０２のタイマはリセットされず、被制御側ＣＰＵ４０１は、それ自体に問題が発生していないにもかかわらず、強制的にリセットされてしまう。
このような事態が頻発すると遊技の進行に深刻な影響があるのは言うまでも無い。
【００５９】
そこで、第２の実施形態では、以下のような対策を講じた。
すなわち、ＷＤ−ＩＣ４０２のリセット周期を、クリアパルス１周期分とした第１の実施形態とは異なり、複数パルス周期、例えばクリアパルス３周期分などとした。
これはつまり、クリアパルス１周期ごとにタイマリセットを行うものの、１周期クリアパルスが入力されないからといって直ぐにＣＰＵをリセットするのではなく、前回のタイマリセット後、クリアパルスがその３周期分の期間受信されなかった場合に、ＷＤ−ＩＣ４０２は、リセット信号を被制御側ＣＰＵ４０１に入力してリセットさせることを意味する。
このようにすることで、クリアパルスが多少遅延をしても、ＷＤ−ＩＣ４０２のタイマは正常にリセットされ、被制御側ＣＰＵ４０１の無用にリセットがかからなくなるという効果が得られる。
制御フローは、第１の実施形態（図１２乃至図１５）と同様であり、図15のステップＳ１３０３で判断されるリセット周期の期間が異なるのみである。
【００６０】
また、図１１（ａ）のように、制御信号（クリアパルス）にノイズがのったとしても、ＷＤ−ＩＣ４０２からはリセット周期内のパルスの数が増えるのみであり、正常にＷＤ−ＩＣのタイマにリセットがかかる。従って、ＷＤ−ＩＣ４０２が被制御側ＣＰＵ４０１を無用にリセットさせることもない。
ただし、ＷＤ−ＩＣ４０２のリセット周期をあまりに長く設定し過ぎると、実際に被制御側ＣＰＵ４０１に不具合が生じることで状態信号が途切れ、これを受けて制御側ＣＰＵ２３２が制御信号のパルスを停止した場合であっても、被制御側ＣＰＵ４０１のリセットが遅れることとなるため注意が必要である。
【００６１】
［その他の実施形態］
なお、上記の実施形態では、制御側ＣＰＵ２３２から被制御側ＣＰＵ４０１に対して状態確認コマンドを送信し、それに対する応答コマンドによって被制御側ＣＰＵ４０１の状態を確認していた。
それに対し、状態確認コマンドとして別途コマンドを用いることなく、その他の演出制御に用いるコマンド、例えば画像制御基板２３１から液晶中継基板４００に送信する描画指示用のコマンドや演出制御基板２２１から画像制御基板２３１やランプ制御基板２４１に送信する制御コマンドを用いて被制御側ＣＰＵの状態確認を行っても良い。
その場合、図１３のフローチャートに示す制御とは異なり、制御側ＣＰＵは、制御コマンドを送信後、所定時間以内に被制御側ＣＰＵから応答コマンドが帰ってきたときに状態確認フラグ０１をセットし、所定時間以内に応答コマンドが帰ってこなければ、状態確認フラグ０２をセットするといった処理を行う。
このように構成することで、既存周知の遊技機にも本発明の特徴を適用することが出来る。
【００６２】
なお、本発明の遊技機に使用する画像表示装置は、液晶表示装置、リアプロジェクタ、その他任意の表示装置を採用することが出来る。
また、本発明の遊技機は、パチンコ機のみならず、スロットマシン、その他表示装置を有する遊技機、ゲーム機一般に適用することが出来る。
【符号の説明】
【００６３】
１  パチンコ機、２  遊技盤、７  画像表示装置（ＬＣＤモジュール）、１３  始動口、１４  始動口、１５  ゲート、１６  大入賞口、１７  大入賞口、１８  一般入賞口、１９  アウト口、２０  特別図柄表示装置、２１  特別図柄表示装置、２２  補助図柄表示装置、２３  特別図柄保留表示器、２４  特別図柄保留表示器、２５  補助図柄保留表示器、３１  演出図柄、２１１  遊技制御基板、２２１  演出制御基板、２３１  画像制御基板、３１２  音声出力装置、３１４  演出ボタン、４００  液晶中継基板、２３２、４０１  ＣＰＵ、４０２  ＷＤ−ＩＣ
【図１】
2017018762.tif 000003
【図２】
2017018762.tif 000004
【図３】
2017018762.tif 000005
【図４】
2017018762.tif 000006
【図５】
2017018762.tif 000007
【図６】
2017018762.tif 000008
【図７】
2017018762.tif 000009
【図８】
2017018762.tif 000010
【図９】
2017018762.tif 000011
【図１０】
2017018762.tif 000012
【図１１】
2017018762.tif 000013
【図１２】
2017018762.tif 000014
【図１３】
2017018762.tif 000015
【図１４】
2017018762.tif 000016
【図１５】
2017018762.tif 000017