(57)【要約】【課題】半導体スイッチング素子に対する過電流保護の安全性を向上する。【解決手段】バイポーラ型トランジスタで構成するアームスイッチング素子Ｑ１の導通または遮断を制御するように構成されたゲートドライブ回路２２であって、上位制御装置から入力されたＰＷＭ制御信号に基づいて、アームスイッチング素子Ｑ１のベース電極に対し当該アームスイッチング素子Ｑ１のコレクタ電極とエミッタ電極の間の導通または遮断を制御するベース制御信号を出力するドライブＩＣ５９と、アームスイッチング素子Ｑ１のコレクタ−エミッタ間電圧ＶＣＥが所定値以上に上昇した場合にベース−エミッタ間電流ＩＢＥを低減するベース電流低減回路部５４と、を有する。【選択図】図７
2017118717.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラ型トランジスタで構成する半導体スイッチング素子の導通または遮断を制御するように構成されたゲートドライブ回路であって、
上位制御装置から入力された駆動制御信号に基づいて、前記半導体スイッチング素子のベース電極に対し当該半導体スイッチング素子のコレクタ電極とエミッタ電極の間の導通または遮断を制御するベース制御信号を出力するベース制御部と、
前記半導体スイッチング素子のコレクタ−エミッタ間電圧が所定値以上に上昇した場合にベース−エミッタ間電流を低減するベース電流低減回路部と、
を有することを特徴とするゲートドライブ回路。
【請求項２】
前記ベース電流低減回路部は、
前記半導体スイッチング素子のベース−エミッタ間電流の通電経路中におけるベース電流制限抵抗の接続と短絡を切り替えて前記ベース−エミッタ間電流の低減を制御することを特徴とする請求項１記載のゲートドライブ回路。
【請求項３】
前記ベース電流低減回路部は、
前記所定値の電圧を供給する検知用電源から前記半導体スイッチング素子のコレクタ電極に向けて順方向に接続する検知ダイオードと、
前記検知用電源と所定電位の接続点を接続する検知線と、
前記半導体スイッチング素子のエミッタ電極と前記接続点を接続する接続線と、
前記接続線上に配置された前記ベース電流制限抵抗と、
前記ベース電流制限抵抗の両端子間を接続する並列線と、
前記並列線の導通または遮断を制御する第１補助素子と、
前記並列線と並列な領域の前記接続線上における前記ベース電流制限抵抗の接続または遮断を制御する第２補助素子と、
を有し、
前記第１補助素子は、第１補助ベース電極が前記検知線に接続されたノーマリオフタイプの半導体スイッチング素子であって、
前記第２補助素子は、第２補助ベース電極が前記検知線に接続されたノーマリオンタイプの半導体スイッチング素子である
ことを特徴とする請求項２記載のゲートドライブ回路。
【請求項４】
ベース電流低減回路部は、
ベース−エミッタ間電流を低減した場合に前記上位制御装置へ過電流報知信号を出力する報知回路部を有することを特徴とする請求項３記載のゲートドライブ回路。
【請求項５】
前記報知回路部は、
前記検知線の入力に応じて前記過電流報知信号の出力を切り替えるフォトカプラを有することを特徴とする請求項４記載のゲートドライブ回路。
【請求項６】
前記報知回路部は、
前記ベース制御信号に応じて、前記検知線の導通または遮断を制御するように構成された第３補助素子を有することを特徴とする請求項５記載のゲートドライブ回路。
【請求項７】
前記報知回路部は、
前記ベース電極に接続する電極線と前記接続点を接続する制御線と、
前記制御線上で直列に配置された時定数抵抗及び時定数コンデンサと、
前記時定数コンデンサと並列に配置され、前記接続点から前記電極線へ向かう方向を順方向として所定の降伏電圧を有する閾値用ツェナーダイオードと、
を有し、
前記第３補助素子は、第３補助ベース電極が前記閾値用ツェナーダイオードの前記接続点側の端子に接続されたノーマリオフタイプの半導体スイッチング素子であることを特徴とする請求項６記載のゲートドライブ回路。
【請求項８】
前記接続点の電位は、前記ベース制御信号の最低電位と最高電位の間の電位であることを特徴とする請求項３乃至７のいずれか１項に記載のゲートドライブ回路。
【請求項９】
モータへ電力を給電するインバータ回路であって、
前記半導体スイッチング素子を２つ直列に接続した組を直流母線間に複数並列に接続したブリッジ回路と、
前記ブリッジ回路における複数の前記半導体スイッチング素子の導通または遮断をそれぞれ制御するように構成された請求項１乃至８のいずれか１項に記載のゲートドライブ回路と、
を有することを特徴とするインバータ回路。
【請求項１０】
モータを駆動するモータ制御装置であって、
請求項９に記載のインバータ回路と、
交流電源からの交流電圧を直流電圧に整流して前記直流母線に給電するように構成された整流部と、
前記整流部で整流された前記直流母線間の直流電圧を平滑するように構成された平滑コンデンサと、
を有することを特徴とするモータ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の実施形態は、ゲートドライブ回路、インバータ回路、及びモータ制御装置に関する。
【背景技術】
【０００２】
特許文献１には、トランジスタのコレクタ−エミッタ間の電圧が所定値以上に上昇した場合にベース電流を遮断することで、コレクタ−エミッタ間の過電流の流通を完全に遮断して当該トランジスタを保護する過電流保護回路の構成が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−２７６６４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら上記従来技術では、コレクタ−エミッタ間の過電流そのものを急激に止めることになるため、エミッタ電極及びコレクタ電極の周囲の配線に潜在するインダクタンスにより過大なサージ電圧が発生してトランジスタを損傷させてしまう恐れがある。
【０００５】
本発明はこのような問題点に鑑みてなされたものであり、半導体スイッチング素子に対する過電流保護の安全性を向上できるゲートドライブ回路、インバータ回路、及びモータ制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、バイポーラ型トランジスタで構成する半導体スイッチング素子の導通または遮断を制御するように構成されたゲートドライブ回路であって、上位制御装置から入力された駆動制御信号に基づいて、前記半導体スイッチング素子のベース電極に対し当該半導体スイッチング素子のコレクタ電極とエミッタ電極の間の導通または遮断を制御するベース制御信号を出力するベース制御部と、前記半導体スイッチング素子のコレクタ−エミッタ間電圧が所定値以上に上昇した場合にベース−エミッタ間電流を低減するベース電流低減回路部と、を有するゲートドライブ回路が適用される。
【０００７】
また、本発明の別の観点によれば、モータへ電力を給電するインバータ回路であって、前記半導体スイッチング素子を２つ直列に接続した組を直流母線間に複数並列に接続したブリッジ回路と、前記ブリッジ回路における複数の前記半導体スイッチング素子の導通または遮断をそれぞれ制御するように構成された請求項１乃至８のいずれか１項に記載のゲートドライブ回路と、を有するインバータ回路が適用される。
【０００８】
また、本発明の別の観点によれば、モータを駆動するモータ制御装置であって、請求項９に記載のインバータ回路と、交流電源からの交流電圧を直流電圧に整流して前記直流母線に給電するように構成された整流部と、前記整流部で整流された前記直流母線間の直流電圧を平滑するように構成された平滑コンデンサと、を有するモータ制御装置が適用される。
【発明の効果】
【０００９】
本発明によれば、半導体スイッチング素子に対する過電流保護の安全性を向上できる。
【図面の簡単な説明】
【００１０】
【図１】実施形態に係るモータ制御装置全体の回路構成を概略的に表す図である。
【図２】実施形態のゲートドライブ回路の回路構成を表す図である。
【図３】過電流保護を行う比較例のゲートドライブ回路の回路構成を表す図である。
【図４】バイポーラ型トランジスタのアームスイッチング素子におけるコレクタ−エミッタ間電圧、コレクタ−エミッタ間電流、及びベース−エミッタ間電流の関係特性を表す図である。
【図５】実施形態のゲートドライブ回路においてベースＯＮ直後の状態を表す図である。
【図６】実施形態のゲートドライブ回路において定常ベースＯＮで検知線が導通した状態を表す図である。
【図７】実施形態のゲートドライブ回路においてベースＯＮ中に過電流が検知された状態を表す図である。
【発明を実施するための形態】
【００１１】
以下、実施の形態について図面を参照しつつ説明する。
【００１２】
＜１：モータ制御装置の概略構成＞
まず、図１を用いて、本実施形態に係るゲートドライブ回路及びインバータ回路を備えたモータ制御装置全体の回路構成について説明する。図１に示すように、モータ制御装置１００は、３相交流電源１に接続するコンバータ２と、モータ３に接続するとともに直流母線４を介してコンバータ２にも接続するインバータ５を備える。
【００１３】
コンバータ２は、整流部１１と、平滑コンデンサ１２とを備えている。整流部１１は、６つのダイオード１３からなるダイオードブリッジであり、３相交流電源１からの交流電力を全波整流して直流母線４に出力する。平滑コンデンサ１２は、直流母線４間を渡すように接続され、上記整流部１１が全波整流した直流電力を平滑する。以上の構成によって、コンバータ２は、３相交流電源１から供給される交流電力を整流、平滑して直流電力に変換し、正極側のＰ線及び負極側のＮ線の２本１組からなる直流母線４に直流電力を出力する。
【００１４】
インバータ５は、ブリッジ回路２１と、ゲートドライブ回路２２と、制御電源２３と、制御回路２４と、Ｉ／Ｏ２５とを備えている。なお、このインバータ５が、各請求項記載のインバータ回路に相当する。
【００１５】
ブリッジ回路２１は、バイポーラ型トランジスタの半導体スイッチング素子で構成する６つのアームスイッチング素子３１をブリッジ接続したデバイスである。詳しくは、アームスイッチング素子３１を２つ直列に接続して１組とし、上記直流母線４に対して３組並列に接続している。そのうち、以下では、直流母線４の正極側（Ｐ線側）に接続するアームスイッチング素子３１を上アームスイッチング素子ＱＨといい、負極側（Ｎ線側）に接続するアームスイッチング素子３１を下アームスイッチング素子ＱＬという。３組それぞれにおける上アームスイッチング素子ＱＨと下アームスイッチング素子ＱＬの間の中間点が、各相に対応してモータ３に接続されている。各アームスイッチング素子３１は、それぞれのベース−エミッタ間電流ＩＢＥをゲートドライブ回路２２により制御されることでその導通状態（ＯＮ状態）と遮断状態（ＯＦＦ状態）を切り替える。なお、この例に示す各アームスイッチング素子はいずれもＮＰＮ型トランジスタであり、ベース−エミッタ間電流ＩＢＥが流通している間だけコレクタ電極とエミッタ電極の間が導通するノーマリオフタイプである。
【００１６】
ゲートドライブ回路２２は、後述の制御回路２４から入力されるＰＷＭ制御信号に基づき、ブリッジ回路２１の各アームスイッチング素子３１に対しそれぞれのベース−エミッタ間電流ＩＢＥをベース制御信号として出力し制御することでそのＯＮ状態とＯＦＦ状態を切り替える。なお、本実施形態が備えるゲートドライブ回路２２の具体的な回路構成については後に図２を用いて詳述する。
【００１７】
制御回路２４は、電力制御用のソフトウェアを実行するＣＰＵ等で構成されており、図示しない上位制御装置からＩ／Ｏ２５や図示しない信号入力回路等を介して入力されるモータ制御指令に基づいて、モータ３に所望の電力を供給するようゲートドライブ回路２２にＰＷＭ制御信号（駆動制御信号）を出力する。このＰＷＭ制御信号は上記モータ制御指令に対応するＰＷＭ制御により出力されるものであり、ブリッジ回路２１の各アームスイッチング素子３１に対してそれぞれ直流母線４間の直流電力を各組の中間接続位置から３相交流モータ３の各相に対応して出力させるようゲートドライブ回路２２を制御する。ブリッジ回路２１の各組においては、同じ組の上アームスイッチング素子ＱＨと下アームスイッチング素子ＱＨ，ＱＬを同時に導通させると上アームスイッチング素子ＱＨと下アームスイッチング素子ＱＬに大電流が流れて両アームスイッチング素子３１を損傷させてしまう。このような直流母線４間の短絡を防ぐために上記ＰＷＭ制御では、同じ組の上アームスイッチング素子ＱＨと下アームスイッチング素子ＱＬを同時に導通させることがないようＰＷＭ制御信号を出力する。
【００１８】
制御電源２３は、例えば３相交流電源１の２相に接続してインバータ５内の各部に電力を供給する。
【００１９】
＜２：実施形態のゲートドライブ回路＞
図２は、本実施形態において、各アームスイッチング素子に対応して接続されるゲートドライブ回路２２の詳細な回路構成を示している。なお、ブリッジ回路２１における６つのアームスイッチング素子３１のそれぞれ個別に接続するゲートドライブ回路２２はいずれも構成が共通しており、この図２ではその共通する回路構成を示している（以下、対応する各図において同様）。
【００２０】
図示するゲートドライブ回路２２は、給電端子６１、制御端子６２、及び接地端子６３を備えたドライブＩＣ５１（ベース制御部）と、制御端子６２とアームスイッチング素子Ｑ１（上記図１中のアームスイッチング素子３１に相当）のベース電極を接続する電極線７１とを有する。またゲートドライブ回路２２は、給電端子６１と接地端子６３を接続する第１接続線７４と、この第１接続線７４上の第１接続点８１（接続点）とアームスイッチング素子Ｑ１のエミッタ電極を接続する第２接続線７５（接続線）と、第１接続線７４と並列に給電端子６１と接地端子６３の間に接続されるよう設けられたノイズ除去用のパスコンＣ１とを有する。
【００２１】
またゲートドライブ回路２２は、電極線７１上に設けられた第１ベース抵抗Ｒ１と、同じ電極線７１上で第１ベース抵抗Ｒ１と直列に接続されたベース充電用コンデンサＣ３と、これら第１ベース抵抗Ｒ１とベース充電用コンデンサＣ３の直列回路の両端子間に並列に接続する第２ベース抵抗Ｒ２とを有する。またゲートドライブ回路２２は、第１接続線７４上で給電端子６１と第１接続点８１の間に設けられた負バイアス制限抵抗Ｒ３と、第１接続線７４上で第１接続点８１と接地端子６３の間に設けられた負バイアス用ツェナーダイオードＺＤ１と、この負バイアス用ツェナーダイオードＺＤ１の両端子間に並列に接続する負バイアス用コンデンサＣ２とを有する。
【００２２】
またゲートドライブ回路２２は、駆動用電源＋Ｖｃｃ２（検知用電源）とアームスイッチング素子Ｑ１のコレクタ電極を接続する第３接続線７６と、この第３接続線７６上の第２接続点８２と第１接続点８１とを接続する検知線７２と、第３接続線７６上で第２接続点８２からアームスイッチング素子Ｑ１のコレクタ電極へ向かう方向を順方向として設けられた第１検知用ダイオードＤ１（検知ダイオード）とを有する。またゲートドライブ回路２２は、電極線７１上で第１ベース抵抗Ｒ１、ベース充電用コンデンサＣ３、及び第２ベース抵抗Ｒ２の並列回路よりアームスイッチング素子Ｑ１のベース電極側に位置する第３接続点８３と第１接続点８１を接続する第４接続線７７（制御線）とを有する。またゲートドライブ回路２２は、電極線７１と第２接続線７５の間に接続されるよう設けられた第１プルダウン抵抗Ｒ１２と、第２接続線７５上で第１プルダウン抵抗Ｒ１２より第１接続点８１側に設けられたベース電流制限抵抗Ｒ１１と、このベース電流制限抵抗Ｒ１１の両端子間に並列に接続する並列線７３とを有する。
【００２３】
またゲートドライブ回路２２は、並列線７３上に設けられた第１補助スイッチング素子Ｑ２（第１補助素子）と、並列線７３と並列な領域の第２接続線７５上でベース電流制限抵抗Ｒ１１よりアームスイッチング素子Ｑ１のエミッタ電極側に設けられた第２補助スイッチング素子Ｑ３（第２補助素子）とを有する。これら第１補助スイッチング素子Ｑ２と第２補助スイッチング素子Ｑ３はそれぞれバイポーラ型トランジスタで構成する半導体スイッチング素子であり、それぞれのコレクタ電極をアームスイッチング素子Ｑ１のエミッタ電極側に接続し、それぞれのエミッタ電極を第１接続点８１側に接続している。また第１補助スイッチング素子Ｑ２と第２補助スイッチング素子Ｑ３のそれぞれのベース電極（第１補助ベース電極、第２補助ベース電極）は、第３ベース抵抗Ｒ７、第４ベース抵抗Ｒ８を介して検知線７２に接続するとともに、第２プルダウン抵抗Ｒ９、第３プルダウン抵抗Ｒ１０を介して第１接続点８１側の第２接続線７５に接続している。なお、第１補助スイッチング素子Ｑ２はＰＮＰ型のノーマリオンタイプであり、第２補助スイッチング素子Ｑ３はＮＰＮ型のノーマリオフタイプである。
【００２４】
またゲートドライブ回路２２は、検知線７２上で第２接続点８２から第１接続点８１へ向かう順に検知制限抵抗Ｒ６と、第２検知用ダイオードＤ２と、フォトカプラ５２と、第３補助スイッチング素子Ｑ４（第３補助素子）とを設けている。なお、第２検知用ダイオードＤ２は、第２接続点８２から第１接続点８１へ向かう方向を順方向として設けられている。また、第１補助スイッチング素子Ｑ２と第２補助スイッチング素子Ｑ３のそれぞれのベース電極は、第２検知用ダイオードＤ２とフォトカプラ５２の間の検知線７２に接続している。第３補助スイッチング素子Ｑ４はバイポーラ型トランジスタで構成するＮＰＮ型ノーマリオフタイプの半導体スイッチング素子であり、そのコレクタ電極を第２接続５３点側に、そのエミッタ電極を第１接続点８１側に接続している。
【００２５】
またゲートドライブ回路２２は、第４接続線７７上で第３接続点８３から第１接続点８１へ向かう順に時定数抵抗Ｒ４と、時定数コンデンサＣ４とを設けている。時定数コンデンサＣ４の両端子間に並列に閾値用ツェナーダイオードＺＤ２と第４プルダウン抵抗Ｒ５の直列回路が設けられている。この直列回路では、閾値用ツェナーダイオードＺＤ２が第３接続点８３側で、第４プルダウン抵抗Ｒ５が第１接続点８１側にそれぞれ配置され、それらの間に第３補助スイッチング素子Ｑ２のベース電極が接続されている。なお、ここでの「配置」とは、実基板上での要素部品間の物理的な配置ではなく、回路上における接続関係としての配置を意味する（以下同様）。また閾値用ツェナーダイオードＺＤ２は、第１接続点８１から第３接続点８３へ向かう方向を順方向として設けられている。
【００２６】
以上の構成において、時定数抵抗Ｒ４、時定数コンデンサＣ４、閾値用ツェナーダイオードＺＤ２、第４プルダウン抵抗Ｒ５、検知制限抵抗Ｒ６、第２検知用ダイオードＤ２、フォトカプラ５２、第３補助スイッチング素子Ｑ４、第１検知用ダイオードＤ１、第１補助スイッチング素子Ｑ２、第３ベース抵抗Ｒ７、第２プルダウン抵抗Ｒ９、第２補助スイッチング素子Ｑ３、第４ベース抵抗Ｒ８、第３プルダウン抵抗Ｒ１０、ベース電流制限抵抗Ｒ１１、及びこれらを接続する第２接続線７５、第３接続線７６、第４接続線７７、検知線７２が、ベース電流低減回路部５３を構成する。またそのうちの時定数抵抗Ｒ４、時定数コンデンサＣ４、閾値用ツェナーダイオードＺＤ２、第４プルダウン抵抗Ｒ５、フォトカプラ５２、第３補助スイッチング素子Ｑ４、及びこれらを接続する第４接続線７７、検知線７２が、報知回路部５４を構成する。また、電極線７１と第２接続線７５と並列線７３が各請求項記載のベース−エミッタ間電流ＩＢＥの通電経路に相当する。
【００２７】
ドライブＩＣ５１は、絶縁型ドライブＩＣであり、ＰＷＭ制御信号の入力側である１次側とベース制御信号の出力側である２次側との間で電気的絶縁を維持しつつ作動信号の送受を行う。当該ドライブＩＣ５１自体は、基本的に１次側のドライブ用電源＋Ｖｃｃ１（接地ＧＮＤ１）で作動し、また２次側の給電端子６１には駆動用電源＋Ｖｃｃ２が接続され、この駆動用電源＋Ｖｃｃ２に対応する略０電位の駆動用接地点ＧＮＤ２が接地端子６３に接続されている。１次側でＰＷＭ制御信号がＯＦＦ出力されている場合には、ドライブＩＣ５１内部で２次側の制御端子６２が接地端子６３に接続されて電極線７１が接地電位となり、ベースＯＦＦ状態（特に図示せず）となる。また、１次側でＰＷＭ制御信号がＯＮ出力された場合には、ドライブＩＣ５１内部で２次側の制御端子６２が給電端子６１に接続されて電極線７１に駆動用電源＋Ｖｃｃ２の電位が付加され、後述するベースＯＮ状態（後述の図５、図６、図７参照）となる。
【００２８】
負バイアス用ツェナーダイオードＺＤ１は、逆方向電圧が所定の降伏電圧を超えた際に導通状態となるいわゆる定電圧ダイオードであり、この例では接地端子６３から給電端子６１へ向かう方向を順方向として第１接続線７４上に配置されている。これにより、降伏電圧を超える正電圧＋Ｖｃｃ２が給電端子６１から給電されることで、負バイアス用ツェナーダイオードＺＤ１に並列接続されている負バイアス用コンデンサＣ２には降伏電圧と同等の電圧だけ充電され、その結果、負バイアス用ツェナーダイオードＺＤ１の両端端子間には常に降伏電圧と同等の電位差（＋Ｖｚｄ）が維持される。つまり、ゲートドライブ回路２２においては、第２接続線７５が接続する第１接続点８１には常に＋Ｖｚｄの負バイアス電位が付加されている。なおこの際には、負バイアス制限抵抗Ｒ３によって負バイアス用ツェナーダイオードＺＤ１に流れる電流が適宜制限される。また負バイアス電位＋Ｖｚｄは、ベース制御信号の最低電位（略０電位）と最高電位（＋Ｖｃｃ２）の間の電位に設定されている。
【００２９】
第２検知用ダイオードＤ２は、短絡検出の閾値を調整するためのであり、当該第２検知用ダイオードＤ２の両端子間における順方向電圧が閾値電圧Ｖｆを越えた場合に初めて検知線７２を介してフォトカプラ５２に電流を流す。
【００３０】
フォトカプラ５２は、外部の弱電部に対して電気的絶縁を維持しつつ光伝達によって信号を出力するものであり、検知線７２に電流が流れた際には外部の上位制御装置に対して過電流報知信号を出力する。
【００３１】
また、第１ベース抵抗Ｒ１、第２ベース抵抗Ｒ２、第１プルダウン抵抗Ｒ１２、第３ベース抵抗Ｒ７、第４ベース抵抗Ｒ８、第２プルダウン抵抗Ｒ９、第３プルダウン抵抗Ｒ１０、及び第４プルダウン抵抗Ｒ５は、それぞれアームスイッチング素子Ｑ１、第１補助スイッチング素子Ｑ２、第２補助スイッチング素子Ｑ３、第３補助スイッチング素子Ｑ４を適切に作動させるための適宜の抵抗値を有する。
【００３２】
なお、本実施形態の例では、ドライブＩＣ５１を作動させるために給電するドライブ用電源＋Ｖｃｃ１（接地ＧＮＤ１）と、アームスイッチング素子Ｑ１を駆動するために給電する駆動用電源＋Ｖｃｃ２（接地ＧＮＤ２）がそれぞれ個別に用意されている。これらドライブ用電源＋Ｖｃｃ１と駆動用電源＋Ｖｃｃ２はそれぞれ異なる電圧で上記制御電源２３から給電された電源であり、上記制御回路２４とゲートドライブ回路２２の内部との間が電気的に絶縁されている。
【００３３】
＜３：過電流保護機能について＞
上記図１に示したゲートドライブ回路２２は、上述したように制御回路から入力されるＰＷＭ制御信号に基づき、バイポーラ型トランジスタで構成するアームスイッチング素子Ｑ１のベース−エミッタ間電流ＩＢＥを制御することでその導通と遮断を切り替える。ベース−エミッタ間電流ＩＢＥは、エミッタ電極電位よりベース電極電位が高い場合の相対電位差であるベース−エミッタ間電圧ＶＣＥにより流れる。このベース−エミッタ間電流ＩＢＥが流れた場合には、当該アームスイッチング素子Ｑ１がコレクタ電極とエミッタ電極を導通し、ベース−エミッタ間電流ＩＢＥが流れない場合には、当該アームスイッチング素子Ｑ１がコレクタ電極とエミッタ電極を遮断する。
【００３４】
このようなアームスイッチング素子Ｑ１においては、外部負荷の不具合や配線の短絡などにより過大なコレクタ−エミッタ間電流ＩＢＥが流れる場合があり、ゲートドライブ回路２２にはこの過電流からアームスイッチング素子Ｑ１を保護するための過電流保護機能が求められている。
【００３５】
＜４：過電流保護の比較例＞
このようにアームスイッチング素子Ｑ１を過電流から保護する１つの対策として、従来では過大なコレクタ−エミッタ間電流ＩＣＥが流れることによるコレクタ−エミッタ間電圧ＶＣＥの所定値以上の上昇を検知した際に、直ちにベース−エミッタ間電流ＩＢＥの流通を完全に止めて当該アームスイッチング素子Ｑ１を遮断する手法が提案されていた。この手法を実現する比較例としてのゲートドライブ回路２２Ｅの回路構成を図３に示す。
【００３６】
図示する比較例のゲートドライブ回路２２Ｅは、ＰＷＭ制御信号によりドライブ用電源＋Ｖｃｃの給電とその停止を切り替えるフォトカプラＵｅと、このフォトカプラＵｅの出力電流を制限してアームスイッチング素子Ｑｅ１のベース電極に供給するベース抵抗Ｒｅ１と、アームスイッチング素子Ｑｅ１のベース電極とエミッタ電極の間に設けられたプルダウン抵抗Ｒｅ２と、フォトカプラＵｅの出力と接続点９１の間に設けられた電流制限抵抗Ｒｅ３と、接続点９１からアームスイッチング素子Ｑｅ１のコレクタ電極へ向かう方向を順方向として設けられた検知用ダイオードＤｅと、接続点９１とアームスイッチング素子Ｑｅ１のエミッタ電極との間に設けられた時定数コンデンサＣｅ１と、補助スイッチング素子Ｑｅ２と、接続点９１と補助スイッチング素子Ｑｅ２のベース電極との間に設けられた補助ベース抵抗Ｒｅ４と、補助スイッチング素子Ｑｅ２のベース電極とアームスイッチング素子Ｑｅ１のエミッタ電極の間に設けられたプルダウン抵抗Ｒｅ５とを有している。なお、補助スイッチング素子Ｑｅ２のコレクタ電極はベース抵抗Ｒｅ１とアームスイッチング素子Ｑｅ１のベース電極との間に接続され、補助スイッチング素子Ｑｅ２のエミッタ電極はアームスイッチング素子Ｑｅ１のエミッタ電極に接続されている。
【００３７】
このような構成のゲートドライブ回路２２Ｅにおいては、ＰＷＭ制御信号のＯＮ／ＯＦＦによりベース抵抗Ｒｅ１を介して流れるアームスイッチング素子Ｑｅ１のベース−エミッタ間電流ＩＢＥの流通と遮断が切り替えられ、すなわちアームスイッチング素子Ｑｅ１のＯＮ／ＯＦＦが切り替えられる。アームスイッチング素子Ｑｅ１のコレクタ−エミッタ間電流ＩＣＥが通常の大きさであればコレクタ電極の電位よりも接続点９１の電位（＋Ｖｃｃ）の方が高いため、電流制限抵抗Ｒｅ３を介して流れる電流は検知用ダイオードＤｅを通じてアームスイッチング素子Ｑｅ１のコレクタ電極側に流れる。このため、補助ベース抵抗Ｒｅ４に阻まれて補助スイッチング素子Ｑｅ２にはベース−エミッタ間電流ＩＢＥが流れず、当該補助スイッチング素子Ｑｅ２が遮断状態となる。
【００３８】
これに対し、アームスイッチング素子Ｑｅ１に過電流が流れてコレクタ−エミッタ間電圧ＶＣＥが上昇した場合には、接続点９１の電位よりもコレクタ電極の電位の方が高くなり、電流制限抵抗Ｒｅ３を介して流れる電流は検知用ダイオードＤｅを介さずに補助ベース抵抗Ｒｅ４を介して補助スイッチング素子Ｑｅ２にベース−エミッタ間電流ＩＢＥとして流れる。これにより、補助スイッチング素子Ｑｅ２のコレクタ電極とエミッタ電極が導通状態となり、アームスイッチング素子Ｑｅ１のベース−エミッタ間電流ＩＢＥが短絡されて当該アームスイッチング素子Ｑｅ１が遮断状態となる。
【００３９】
以上のようにして比較例のゲートドライブ回路２２Ｅでは、過大なコレクタ−エミッタ間電流ＩＣＥが流れることによるコレクタ−エミッタ間電圧ＶＣＥの所定値以上の上昇を検知した際に、直ちにベース−エミッタ間電流ＩＢＥの流通を完全に止めてアームスイッチング素子Ｑｅ１を遮断する。しかしながらこの構成の場合には、コレクタ−エミッタ間の過電流そのものを急激に止めることになるため、エミッタ電極及びコレクタ電極の周囲の配線に潜在するインダクタンスにより過大なサージ電圧が発生して当該アームスイッチング素子Ｑｅ１を損傷させてしまう恐れがある。
【００４０】
＜５：本実施形態の特徴＞
これに対し本実施形態のゲートドライブ回路２２では、アームスイッチング素子Ｑ１のコレクタ−エミッタ間電圧ＶＣＥが所定値以上に上昇した場合に、まずベース−エミッタ間電流ＩＢＥを低減する段階を経てからアームスイッチング素子Ｑ１を遮断するという２段階の動作を行う。
【００４１】
ここで、上記アームスイッチング素子Ｑ１として用いるバイポーラ型トランジスタには、一般的にベース−エミッタ間電流ＩＢＥが低減した場合に、コレクタ−エミッタ間電流ＩＣＥも低減するという特性を有している。具体的には、図４に示すように、ベース−エミッタ間電流ＩＢＥが十分大きい（例えば図中のＩＢＥ＝２５０ｍＡ）場合、コレクタ−エミッタ間電圧ＶＣＥにほぼ比例する大きさでコレクタ−エミッタ間電流ＩＣＥが流れる。しかし、ベース−エミッタ間電流ＩＢＥが小さくなるに従い、コレクタ−エミッタ間電圧ＶＣＥの大きさにかかわらずコレクタ−エミッタ間で流通可能な最大電流値となる飽和電流も低減する（例えば図中のＩＢＥ＝５０ｍＡの場合、コレクタ−エミッタ間飽和電流値＝２．９Ａ）。そして、ベース−エミッタ間電流ＩＢＥが流れない（ＩＢＥ＝０ｍＡ）場合、コレクタ−エミッタ間電流ＩＣＥが完全に遮断される。これは、アナログ増幅用に用いられるトランジスタと同様の特性である。
【００４２】
本実施形態のゲートドライブ回路２２では、上記のバイポーラ型トランジスタの特性を利用してアームスイッチング素子Ｑ１のコレクタ−エミッタ間電流ＩＣＥを段階的に遮断する。これにより、アームスイッチング素子Ｑ１を完全に遮断した際に発生するサージ電圧を低減できる。
【００４３】
＜６：本実施形態の具体的な動作工程＞
本実施形態のゲートドライブ回路２２では、ＰＷＭ制御信号がＯＮ出力された直後、すなわちベースＯＮ直後のタイミングには、図５に示すような状態となる。なお、ここでは負バイアス用コンデンサＣ１及びベース充電用コンデンサＣ３があらかじめ充電状態となっており、時定数コンデンサＣ４があらかじめ放電状態となっているとする。図５において、ＰＷＭ制御信号がＯＮ出力されることによりドライブＩＣ５１の制御端子６２には駆動電位＋Ｖｃｃ２が付加され、第１ベース抵抗Ｒ１とベース充電用コンデンサＣ３を介してアームスイッチング素子Ｑ１にベース−エミッタ間電流ＩＢＥが流れる。この際、ベース充電用コンデンサＣ３の充電電力がアームスイッチング素子Ｑ１のベース−エミッタ間の浮遊容量を急速に充電するため迅速にＯＮ状態に移行できる。
【００４４】
また、後述するようにこの時点では検知線７２に電流が流れないため、ノーマリオンタイプの第１補助スイッチング素子Ｑ２が導通状態（以下、ＯＮ状態という）となり、アームスイッチング素子Ｑ１のエミッタ電極が並列線７３を経由した第２接続線７５を介して第１接続点８１まで無負荷で接続される。逆にノーマリオフタイプの第２補助スイッチング素子Ｑ３は遮断状態（以下、ＯＦＦ状態という）となり、ベース電流制限抵抗Ｒ１１には電流が流れない。
【００４５】
以上のようにしてベースＯＮ直後のタイミングでは、アームスイッチング素子Ｑ１にベース−エミッタ間電流ＩＢＥが流れることで当該アームスイッチング素子Ｑ１がＯＮ状態となり、コレクタ−エミッタ間電流ＩＣＥが流れる。なおこの時点において、電極線７１上及び第２接続線７５上のベース−エミッタ間電流ＩＢＥを制限する抵抗は第１ベース抵抗Ｒ１だけとなり、比較的大きなベース−エミッタ間電流ＩＢＥを流すことができる。このため上記図４に示した特性から、アームスイッチング素子Ｑ１の飽和電流が高いまま維持され、アームスイッチング素子Ｑ１に流れるコレクタ−エミッタ間電流ＩＣＥは何ら制限を受けずにコレクタ−エミッタ間電圧ＶＣＥに応じた大きさのまま流れる。この場合には、アームスイッチング素子Ｑ１のコレクタ電極の電位よりも駆動用電源＋Ｖｃｃ２の方が電位が高く、駆動用電源＋Ｖｃｃ２から流れる検知電流は第１検知用ダイオードＤ１を介してコレクタ電極に流れるだけとなり、逆に検知線７２には検知制限抵抗Ｒ６と第２検知用ダイオードＤ２に阻まれて検知電流が流れない。
【００４６】
また、このベースＯＮ直後の時点においては、ベース−エミッタ間電流ＩＢＥの一部が切替電流として第４接続線７７上の時定数抵抗Ｒ４と時定数コンデンサＣ４を介して第１接続点８１へ流れる。これにより閾値用ツェナーダイオードＺＤ２と第４プルダウン抵抗Ｒ５の直列回路には電流が流れないため、ノーマリオフタイプの第３補助スイッチング素子Ｑ４はＯＦＦ状態となり、検知線７２が遮断されて検知電流を流せない状態となる。
【００４７】
そして上記のベースＯＮ直後から所定時間経過した時点で、ゲートドライブ回路２２は図６に示すような定常のベースＯＮ状態となる。すなわち、ベース充電用コンデンサＣ３が完全充電状態となり、このベース充電用コンデンサＣ３と第１ベース抵抗Ｒ１の直列回路における両端子間電圧が大きくなることから、電極線７１上のベース−エミッタ間電流ＩＢＥは第２ベース抵抗Ｒ２を経由して流れることになる。第２ベース抵抗Ｒ２の抵抗値は、この際に流れるベース−エミッタ間電流ＩＢＥによってアームスイッチング素子Ｑ１の飽和電流が最適（例えば図４中のＩＢＥ＝２５０ｍＡに対応する飽和電流）となるよう設定される。
【００４８】
また一方、図６において時定数コンデンサＣ４が完全充電状態となり、その両端子間電圧の分圧が閾値用ツェナーダイオードＺＤ２の降伏電圧を超えることで第４接続線７７上の切替電流は閾値用ツェナーダイオードＺＤ２と第４プルダウン抵抗Ｒ５の直列回路を経由して流れるようになる。このためノーマリオフタイプの第３補助スイッチング素子Ｑ４がＯＮ状態となり、検知線７２が導通された状態となる。ただし、図６に示す定常ベースＯＮ状態では、まだアームスイッチング素子Ｑ１のコレクタ電極の電位よりも駆動用電源＋Ｖｃｃ２の方が電位が高いため、検知電流は第１検知用ダイオードＤ１に流れるだけであり、逆に検知制限抵抗Ｒ６と第２検知用ダイオードＤ２に阻まれて検知線７２には検知電流が流れない。このため第１補助スイッチング素子Ｑ２のＯＮ状態と第２補助スイッチング素子Ｑ３のＯＦＦ状態が維持され、アームスイッチング素子Ｑ１には比較的大きなベース−エミッタ間電流ＩＢＥが流れ続けてその飽和電流が高いまま維持される。
【００４９】
そして上記の定常ベースＯＮ状態の間に、外部負荷の不具合や配線の短絡などによってアームスイッチング素子Ｑ１に過大なコレクタ−エミッタ間電流ＩＣＥが流れた場合には、ゲートドライブ回路２２は図７に示すような過電流検知状態となる。すなわち、アームスイッチング素子Ｑ１の飽和電流に応じた抵抗値に対してコレクタ−エミッタ間電圧ＶＣＥが上昇し、駆動用電源＋Ｖｃｃ２の電位よりもコレクタ電極の電位の方が電位が高くなるため、第１検知用ダイオードＤ１に検知電流が流れなくなる。逆に、上述したように第３補助スイッチング素子Ｑ４がＯＮ状態となって検知線７２が導通しており、第２検知用ダイオードＤ２の両端子間電圧が閾値電圧Ｖｆを越えることで、駆動用電源＋Ｖｃｃ２からの検知電流が検知線７２全体に流れるようになる。
【００５０】
このため、検知線７２にベース電極を接続したノーマリオフタイプの第１補助スイッチング素子Ｑ２がＯＦＦ状態となり、同じく検知線７２にベース電極を接続したノーマリオンタイプの第２補助スイッチング素子Ｑ３がＯＮ状態となる。これにより、アームスイッチング素子Ｑ１のベース−エミッタ間電流ＩＢＥは、並列線７３を経由せずにベース電流制限抵抗Ｒ１１を経由した経路（第２接続線７５全体）で流れるようになる。このような過電流検知状態では、電極線７１上及び第２接続線７５上に流れるベース−エミッタ間電流ＩＢＥは第２ベース抵抗Ｒ２に加えてベース電流制限抵抗Ｒ１１によっても制限されることになり、上記定常ベースＯＮ状態と比較してベース−エミッタ間電流ＩＢＥが低減される。このため上記図４に示した特性から、アームスイッチング素子Ｑ１の飽和電流が低減され、アームスイッチング素子Ｑ１に流すことができるコレクタ−エミッタ間電流ＩＣＥも低減される。
【００５１】
また検知線７２に検知電流が流れることで、フォトカプラ５２が作動し、外部の上位制御装置に対して過電流報知信号が出力される。上位制御装置は、この過電流報知信号の入力に基づく過電流保護処理としてインバータ５の全てのアームスイッチング素子Ｑ１を遮断するよう上記制御回路にモータ制御指令を出力する。これにより、ＰＷＭ制御信号がＯＦＦ出力されてベース−エミッタ間電流ＩＢＥの流通が完全に遮断され（ベースＯＦＦ状態）、すなわちアームスイッチング素子Ｑ１が完全にＯＦＦ状態となってコレクタ−エミッタ間電流ＩＣＥの流通が完全に遮断される（特に図示せず）。
【００５２】
以上のようにして本実施形態のゲートドライブ回路２２では、過電流検知時のベース電流低減回路部５３によるコレクタ−エミッタ間電流ＩＣＥの低減動作と、過電流報知信号を介した上位制御装置の過電流保護処理によるアームスイッチング素子Ｑ１の完全遮断の２段階を経てコレクタ−エミッタ間過電流の流通を低減、遮断する。これにより、アームスイッチング素子Ｑ１を完全に遮断した際の瞬時電流変化（ｄＩＣＥ／ｄｔ）を抑えることができ、発生するサージ電圧を低減してアームスイッチング素子Ｑ１を保護できる。
【００５３】
また特に図示しないが、通常動作としてＰＷＭ制御信号がＯＦＦ出力されているベースＯＦＦ状態の間にコレクタ−エミッタ間電流ＩＣＥが過大になった場合には、第４接続線７７に切替電流が流れていないため第３補助スイッチング素子Ｑ４がＯＦＦ状態となって検知線７２が遮断されている。これにより、検知線７２に検知電流が流れることがないため、フォトカプラ５２が誤って過電流報知信号を出力することはない。
【００５４】
なお、上記図５、図６に示したように、ベースＯＮに切り替えたタイミングから所定時間遅延して第３補助スイッチング素子Ｑ４をＯＮ状態にすることには以下のような理由がある。すなわち、アームスイッチング素子Ｑ１がＯＦＦ状態（図示省略）の間には、過電流状態でなくとも通常のコレクタ−エミッタ間電流ＩＣＥが遮断されていることでエミッタ−コレクタ間電圧ＶＣＥが駆動用電源電圧＋Ｖｃｃ２よりも高くなる場合がある。そして、アームスイッチング素子Ｑ１がＯＮ状態に切り替えられた直後（図５のベースＯＮ直後の状態）では、まだアームスイッチング素子Ｑ１のエミッタ−コレクタ間電圧ＶＣＥが大きく残っている可能性がある。
【００５５】
このため、アームスイッチング素子Ｑ１と第３補助スイッチング素子Ｑ４を完全に同時にＯＮ状態とすると、アームスイッチング素子Ｑ１のエミッタ−コレクタ間電流ＩＣＥが通常の大きさであっても検知線７２に検知電流が流れ、フォトカプラ５２が誤って過電流報知信号を出力してしまう可能性がある。このような報知回路部５４の誤動作を防ぐために、アームスイッチング素子Ｑ１のベースＯＮから所定時間遅延して第３補助スイッチング素子Ｑ４をＯＮ状態にしている。なお、この遅延時間は、時定数抵抗Ｒ４及び時定数コンデンサＣ４の時定数により、アームスイッチング素子Ｑ１のベースＯＮ時におけるエミッタ−コレクタ間電圧ＶＣＥの立ち下がり時間に十分に余裕を持った時間で設定すればよい。
【００５６】
また、同じベースＯＦＦ状態の間に同相の他のアームスイッチング素子３２（ＱＨ又はＱＬ）がＯＮ状態に切り替えられることで、当該アームスイッチング素子Ｑ１のベース電極にミラー効果によるセルフターンオン電位が発生し、強制的に当該アームスイッチング素子Ｑ１もＯＮ状態となるいわゆるセルフターンオン現象が生じる可能性がある。しかし、本実施形態のゲートドライブ回路２２では、第１接続点８１に接続されているアームスイッチング素子Ｑ１のエミッタ電極が常に負バイアス電位＋Ｖｚｄを付加されているため、この負バイアス電位＋Ｖｚｄがベース電極に対し逆バイアスとなって上記セルフターンオン電位を相殺し、セルフターンオン現象を防ぐことができる。
【００５７】
＜７：本実施形態の効果＞
以上説明したように、本実施形態のゲートドライブ回路２２、インバータ５、及びモータ制御装置１００によれば、アームスイッチング素子Ｑ１のコレクタ−エミッタ間電圧ＶＣＥが所定値（駆動用電源＋Ｖｃｃ２の電圧値）以上に上昇した場合にベース−エミッタ間電流ＩＢＥを低減するベース電流低減回路部５３を備えている。このベース電流低減回路部５３が、アームスイッチング素子Ｑ１のコレクタ−エミッタ間電圧ＶＣＥが駆動用電源＋Ｖｃｃ２以上に上昇した場合にベース−エミッタ間電流ＩＢＥを低減（完全な遮断ではなくあくまでも減少流通）することで、当該アームスイッチング素子Ｑ１のコレクタ−エミッタ間に流れる過電流も低減させることができる。そして、その後に別途適宜の回路や手法によってベース−エミッタ間電流ＩＢＥの流通を完全に止めることで、コレクタ−エミッタ間における過電流の流通を完全に遮断できる。つまり本実施形態では、上記ベース電流低減回路部５３を有していることで、コレクタ−エミッタ間の過電流を段階的に低減し遮断できる。これにより、アームスイッチング素子Ｑ１を完全に遮断した際に発生するサージ電圧を低減することができ、その結果、アームスイッチング素子Ｑ１に対する過電流保護の安全性を向上できる。
【００５８】
また、本実施形態では特に、アームスイッチング素子３２を２つ直列に接続しているブリッジ回路２１においては、外部負荷の不具合や配線の短絡、またはノイズやセルフターンオン現象による誤動作によりアームスイッチング素子３２のコレクタ−エミッタ間の過電流が生じやすい。このため、アームスイッチング素子Ｑ１に対する過電流保護を安全に行える本実施形態のゲートドライブ回路２２の適用が特に有用である。
【００５９】
また、本実施形態では特に、ベース電流低減回路部５３は、アームスイッチング素子Ｑ１のベース−エミッタ間電流ＩＢＥの通電経路中におけるベース電流制限抵抗Ｒ１１の接続と短絡を切り替えてベース−エミッタ間電流ＩＢＥの低減を制御する。これにより、簡易な回路構成でベース−エミッタ間電流ＩＢＥの低減制御が可能となる。
【００６０】
また、本実施形態では特に、ベース電流低減回路部５３は、第１検知用ダイオードＤ１と、検知線７２と、第２接続線７５と、ベース電流制限抵抗Ｒ１１と、並列線７３と、第１補助スイッチング素子Ｑ２と、第２補助スイッチング素子Ｑ３と、を有し、第１補助スイッチング素子Ｑ２は、そのベース電極が検知線７２に接続されたノーマリオフタイプであって、第２補助スイッチング素子Ｑ３は、そのベース電極が検知線７２に接続されたノーマリオンタイプである。ベース電流低減回路部５３がこのような回路構成であることにより、上記図７に示した動作でベース−エミッタ間電流ＩＢＥの低減制御を実現できる。
【００６１】
また、本実施形態では特に、ベース電流低減回路部５３は、ベース−エミッタ間電流ＩＢＥを低減した場合に上位制御装置へ過電流報知信号を出力する報知回路部５４を有する。これにより、ベース−エミッタ間電流ＩＢＥが低減（コレクタ−エミッタ間電流ＩＣＥが低減）されるとともに過電流報知信号が出力される。その後に、これを入力した上位制御装置がＰＷＭ制御信号を介してベース制御信号を制御しアームスイッチング素子Ｑ１におけるベース−エミッタ間電流ＩＢＥの流通を完全に止めることで、コレクタ−エミッタ間における過電流の段階的な低減と遮断が可能になる。
【００６２】
また、本実施形態では特に、報知回路部５４は、検知線７２の入力に応じて過電流報知信号の出力を切り替えるフォトカプラ５２を有する。これにより、上位制御装置との間の電気的絶縁を図りつつ、簡易な回路構成でコレクタ−エミッタ間の過電流検出時における過電流報知信号の出力制御が可能となる。
【００６３】
また、本実施形態では特に、報知回路部５４は、ベース制御信号に応じて、検知線７２の導通または遮断を制御するように構成された第３補助スイッチング素子Ｑ４を有する。これにより、ベース制御信号が略０電位である場合、つまりアームスイッチング素子Ｑ１が遮断状態（図示しないベースＯＦＦ状態）である間にコレクタ−エミッタ間の過電流が発生しても、誤った過電流報知信号の出力を防ぐことができる。
【００６４】
また、本実施形態では特に、報知回路部５４は、第４接続線７７と、時定数抵抗Ｒ４及び時定数コンデンサＣ４と、閾値用ツェナーダイオードＺＤ２と、を有し、第３補助スイッチング素子Ｑ４は、そのベース電極が閾値用ツェナーダイオードＺＤ２の第１接続点８１側の端子に接続されたノーマリオフタイプである。このような回路構成とすることにより、ベースＯＮの開始タイミングに対して時定数抵抗Ｒ４と時定数コンデンサＣ４で決定される時定数で遅延して第３補助スイッチング素子Ｑ４が検知線７２を導通させ、フォトカプラ５２による過電流報知信号の出力制御を許容する。これにより、ベースＯＮ直後におけるアームスイッチング素子Ｑ１のコレクタ−エミッタ間電圧ＶＣＥの残留電圧による報知回路５４の誤動作を防ぐことができる。
【００６５】
また、本実施形態では特に、第１接続点８１の電位は、ベース制御信号の最低電位（略０電位）と最高電位（＋Ｖｃｃ２）の間の電位である。これにより、他のアームスイッチング素子３２（ＱＨ又はＱＬ）のスイッチングに起因したミラー効果によって当該アームスイッチング素子Ｑ１のベース電極に生じるセルフターンオン電位を相殺可能な負バイアス電位＋Ｖｚｄを付加することができ、当該アームスイッチング素子Ｑ１の縦短絡を防ぐことができる。
【００６６】
なお、上記実施形態では、過電流検知時にベース電流低減回路部５３がベース−エミッタ間電流ＩＢＥを一度だけ所定の値まで低減させて、それから完全にアームスイッチング素子Ｑ１を遮断（ベースＯＦＦ）させていた。しかしこれに限られず、他にも完全遮断までの間にベース−エミッタ間電流ＩＢＥを複数段階で離散的に低減させてもよいし、連続的に漸次低減させてもよい。この場合には、アームスイッチング素子Ｑ１の飽和電流低減時（コレクタ−エミッタ間電流ＩＣＥの低減時）におけるサージ電圧の発生も低減でき、より安全性を向上できる。
【００６７】
また、以上の説明において、「垂直」「平行」「平面」等の記載がある場合には、当該記載は厳密な意味ではない。すなわち、それら「垂直」「平行」「平面」とは、設計上、製造上の公差、誤差が許容され、「実質的に垂直」「実質的に平行」「実質的に平面」という意味である。
【００６８】
また、以上の説明において、外観上の寸法や大きさが「同一」「等しい」「異なる」等の記載がある場合は、当該記載は厳密な意味ではない。すなわち、それら「同一」「等しい」「異なる」とは、設計上、製造上の公差、誤差が許容され、「実質的に同一」「実質的に等しい」「実質的に異なる」という意味である。
【００６９】
また、以上既に述べた以外にも、上記各実施形態や各変形例による手法を適宜組み合わせて利用してもよい。その他、一々例示はしないが、上記各実施形態や各変形例は、その趣旨を逸脱しない範囲内において、種々の変更が加えられて実施されるものである。
【符号の説明】
【００７０】
１            ３相交流電源
２            コンバータ
３            モータ
４            直流母線
５            インバータ（インバータ回路）
１１          整流部
１２          平滑コンデンサ
２１          ブリッジ回路
２２          ゲートドライブ回路
２３          制御電源
２４          制御回路
３２          アームスイッチング素子
５１          ドライブＩＣ（ゲート制御部）
５２          フォトカプラ
５３          ベース電流低減回路部
５４          報知回路部
７１          電極線
７２          検知線
７３          並列線
７４          第１接続線
７５          第２接続線（接続線）
７６          第３接続線
７７          第４接続線（制御線）
８１          第１接続点（接続点）
８２          第２接続点
８３          第３接続点
１００        モータ制御装置
ＱＨ            上アームスイッチング素子
ＱＬ            下アームスイッチング素子
Ｑ１          アームスイッチング素子（半導体スイッチング素子）
Ｑ２          第１補助スイッチング素子（第１補助素子）
Ｑ３          第２補助スイッチング素子（第２補助素子）
Ｑ４          第３補助スイッチング素子（第２補助素子）
Ｒ１          第１ベース抵抗Ｒ１
Ｒ２          第２ベース抵抗Ｒ２
Ｒ３          負バイアス制限抵抗
Ｒ４          時定数抵抗
Ｒ５          第４プルダウン抵抗
Ｒ６          検知制限抵抗
Ｒ７          第３ベース抵抗
Ｒ８          第４ベース抵抗
Ｒ９          第２プルダウン抵抗
Ｒ１０        第３プルダウン抵抗
Ｒ１１        ベース電流制限抵抗
Ｒ１２        第１プルダウン抵抗
Ｃ１          パスコン
Ｃ２          負バイアス用コンデンサ
Ｃ３          ベース充電用コンデンサ
Ｃ４          時定数コンデンサ
Ｄ１          第１検知用ダイオード（検知ダイオード）
Ｄ２          第２検知用ダイオード
ＺＤ１        負バイアス用ツェナーダイオード
ＺＤ２        閾値用ツェナーダイオード
＋Ｖｃｃ１    ドライブ用電源
＋Ｖｃｃ２    駆動用電源（検知用電源）
【図１】
2017118717.tif 000003
【図２】
2017118717.tif 000004
【図３】
2017118717.tif 000005
【図４】
2017118717.tif 000006
【図５】
2017118717.tif 000007
【図６】
2017118717.tif 000008
【図７】
2017118717.tif 000009