(57)【要約】【課題】  出力電位の急激な低下を抑制することのできるチャージポンプ回路および出力のリップルを抑制することのできる降圧型レギュレータ回路を提供する。【解決手段】  チャージポンプ回路１は、キャパシタＣと、スイッチＳＷ１と、スイッチＳＷ２と、スイッチＳＷ３と、スイッチＳＷ４と、シーケンス制御部１１とを備える。スイッチＳＷ１は、キャパシタＣの一端と電源端子ＰＷＴとの間に接続される。スイッチＳＷ２は、キャパシタＣの一端と出力端子ＣＰＯとの間に接続される。スイッチＳＷ３は、出力端子ＣＰＯとキャパシタＣの他端との間に接続される。スイッチＳＷ４は、キャパシタＣの他端と接地端子ＧＮＤとの間に接続される。シーケンス制御部１１は、スイッチＳＷ１〜ＳＷ４のスイッチングのシーケンスを制御してキャパシタＣへの電荷の蓄積および出力端子ＣＰＯへの電流の供給を制御し、出力端子ＣＰＯへ常に電流が供給されるようにする。【選択図】  図１
2017118607.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタと、
前記キャパシタの一端と電源端子との間に接続された第１のスイッチと、
前記キャパシタの一端と出力端子との間に接続された第２のスイッチと、
前記出力端子と前記キャパシタの他端との間に接続された第３のスイッチと、
前記キャパシタの他端と接地端子との間に接続された第４のスイッチと、
前記第１〜第４のスイッチのスイッチングのシーケンスを制御して前記キャパシタへの電荷の蓄積および前記出力端子への電流の供給を制御するシーケンス制御部と
を備え、
前記シーケンス制御部は、前記出力端子へ常に電流が供給されるよう前記第１〜第４のスイッチのオン／オフの切り替えを制御する
ことを特徴とするチャージポンプ回路。
【請求項２】
前記シーケンス制御部は、
前記第１および第３のスイッチをともにオンさせ、前記第２および第４のスイッチをともにオフさせた第１のスイッチング状態から、前記第１および第３のスイッチをともにオフさせ、前記第２および第４のスイッチをともにオンさせた第２のスイッチング状態へ移行するときに、
最初に前記第２のスイッチをオンさせ、次に前記第３のスイッチをオフさせ、次に前記第４のスイッチをオンさせ、次に前記第１のスイッチをオフさせる第１のシーケンスを実行し、
前記第２のスイッチング状態から前記第１のスイッチング状態へ移行するときに、
最初に前記第１のスイッチをオンさせ、次に前記第４のスイッチをオフさせ、次に前記第３のスイッチをオンさせ、次に前記第２のスイッチをオフさせる第２のシーケンスを実行する
ことを特徴とする請求項１に記載のチャージポンプ回路。
【請求項３】
前記第１のスイッチが、並列接続されたＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタとを有し、
前記シーケンス制御部が、
前記Ｐ型ＭＯＳトランジスタと前記Ｎ型ＭＯＳトランジスタを異なるタイミングでスイッチングさせる
ことを特徴とする請求項１に記載のチャージポンプ回路。
【請求項４】
前記シーケンス制御部は、
前記第１および第３のスイッチをともにオンさせ、前記第２および第４のスイッチをともにオフさせた第１のスイッチング状態から、前記第１および第３のスイッチをともにオフさせ、前記第２および第４のスイッチをともにオンさせた第２のスイッチング状態へ移行するときに、
最初に前記Ｐ型ＭＯＳトランジスタをオフさせ、次に前記第２のスイッチをオンさせ、次に前記第３のスイッチをオフさせ、次に前記第４のスイッチをオンさせ、次に前記Ｎ型ＭＯＳトランジスタをオフさせる第１のシーケンスを実行し、
前記第２のスイッチング状態から前記第１のスイッチング状態へ移行するときに、
最初に前記Ｎ型ＭＯＳトランジスタをオンさせ、次に前記第４のスイッチをオフさせ、次に前記第３のスイッチをオンさせ、次に前記第２のスイッチをオフさせ、次に前記Ｐ型ＭＯＳトランジスタをオンさせる第２のシーケンスを実行する
ことを特徴とする請求項３に記載のチャージポンプ回路。
【請求項５】
請求項１乃至４のいずれかに記載のチャージポンプ回路と、
前記チャージポンプ回路の前記出力端子に出力トランジスタが接続されたＬＤＯ型シリーズレギュレータと
を備えることを特徴とする降圧型レギュレータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、チャージポンプ回路および降圧型レギュレータ回路に関する。
【背景技術】
【０００２】
半導体集積回路の低電圧動作化のために、半導体集積回路に降圧型レギュレータ回路を搭載し、電源電圧よりも低い電圧で半導体集積回路を動作させることが行われる。このとき、降圧型レギュレータ回路としてＬＤＯ（低ドロップアウト）型シリーズレギュレータが用いられる。
【０００３】
しかし、電源電圧とＬＤＯ型シリーズレギュレータの出力電圧との差が大きいと、その電圧差分の損失が熱として放出される。そこで、ＬＤＯ型シリーズレギュレータの前段に、電源電圧を１／２に降圧するチャージポンプ回路を接続し、このチャージポンプ回路の出力電圧をＬＤＯ型シリーズレギュレータの入力電圧とすることが行われる。これにより、ＬＤＯ型シリーズレギュレータの入力電圧と出力電圧との差が小さくなり、ＬＤＯ型シリーズレギュレータの損失が小さくなる。
【０００４】
このチャージポンプ回路は、電源端子とキャパシタの一端との間に接続された第１のスイッチと、キャパシタの一端と出力端子との間に接続された第２のスイッチと、出力端子とキャパシタの他端との間に接続された第３のスイッチと、キャパシタの他端と接地端子との間に接続された第４のスイッチと、により構成される。
【０００５】
このチャージポンプ回路では、第１のスイッチと第３のスイッチをオン、第２のスイッチと第４のスイッチをオフさせる状態と、第１のスイッチと第３のスイッチをオフ、第２のスイッチと第４のスイッチをオンさせる状態との切り替えが、繰り返し行われる。
【０００６】
この切り替えの際、第３のスイッチと第４のスイッチが同時にオンすることがあると出力端子と接地端子が短絡してしまう。そこで、これを防止するため、スイッチの切り替えには、一般的に、ノンオーバーラップスイッチング手法がとられる。
【０００７】
しかし、ノンオーバーラップスイッチング手法では、総てのスイッチがオフする状態が生じるため、その間、出力端子への電流の供給が途切れ、チャージポンプ回路の出力電位の急激な低下、という問題が発生する。また、その結果、ＬＤＯ型シリーズレギュレータに、比較的大きな出力電圧の変動、いわゆるリップルの発生、という問題が生じる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−９４９６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする課題は、出力電位の急激な低下を抑制することのできるチャージポンプ回路および出力のリップルを抑制することのできる降圧型レギュレータ回路を提供することにある。
【課題を解決するための手段】
【００１０】
実施形態のチャージポンプ回路は、キャパシタと、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、前記第１〜第４のスイッチのスイッチングのシーケンスを制御して前記キャパシタへの電荷の蓄積および前記出力端子への電流の供給を制御するシーケンス制御部とを備える。第１のスイッチは、前記キャパシタの一端と電源端子との間に接続される。第２のスイッチは、前記キャパシタの一端と出力端子との間に接続される。第３のスイッチは、前記出力端子と前記キャパシタの他端との間に接続される。第４のスイッチは、前記キャパシタの他端と接地端子との間に接続される。シーケンス制御部は、前記出力端子へ常に電流が供給されるよう前記第１〜第４のスイッチのオン／オフの切り替えを制御する。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態のチャージポンプ回路の構成の例を示す回路図。
【図２】第１の実施形態のチャージポンプ回路の基本動作を説明するための図。
【図３】第１の実施形態のチャージポンプ回路のスイッチングシーケンスの例を示すタイミングチャート。
【図４】図３に示すシーケンスＳＱ１における各スイッチの開閉状態の変化および電流経路を示す図。
【図５】図３に示すシーケンスＳＱ２における各スイッチの開閉状態の変化および電流経路を示す図。
【図６】第１の実施形態のチャージポンプ回路の出力電圧の変化の様子を示す図。
【図７】第２の実施形態のチャージポンプ回路の構成の例を示す回路図。
【図８】第２の実施形態のチャージポンプ回路のスイッチングシーケンスの例を示すタイミングチャート。
【図９】第３の実施形態の降圧型レギュレータ回路の構成の例を示す回路図。
【図１０】第３の実施形態の降圧型レギュレータ回路の入力電圧と、チャージポンプ回路の出力電圧およびＬＤＯ型シリーズレギュレータの出力電圧との関係を示す図。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【００１３】
（第１の実施形態）
図１は、第１の実施形態のチャージポンプ回路の構成の例を示す回路図である。
【００１４】
本実施形態のチャージポンプ回路１は、キャパシタＣと、キャパシタＣの一端と電源端子ＰＷＴとの間に接続されたスイッチＳＷ１と、キャパシタＣの一端と出力端子ＣＰＯとの間に接続されたスイッチＳＷ２と、出力端子ＣＰＯとキャパシタＣの他端との間に接続されたスイッチＳＷ３と、キャパシタＣの他端と接地端子ＧＮＤとの間に接続されたスイッチＳＷ４と、スイッチＳＷ１〜ＳＷ４のスイッチングのシーケンスを制御してキャパシタＣへの電荷の蓄積および出力端子ＣＰＯへの電流の供給を制御するシーケンス制御部１１と、を備える。
【００１５】
シーケンス制御部１１は、出力端子ＣＰＯへ常に電流が供給されるよう、スイッチ制御信号Ｓ１〜Ｓ４により、スイッチＳＷ１〜ＳＷ４のオン／オフの切り替えを個別に制御する。
【００１６】
チャージポンプ回路１の基本動作は、スイッチＳＷ１とＳＷ３を１つのペア、スイッチＳＷ２とＳＷ４を１つのペアとし、片方のペアがオンのときは他方のペアがオフとなるよう、スイッチのオン／オフを繰り返し、電源端子ＰＷＴへ入力される電圧Ｖｉｎの１／２の電圧を出力端子ＣＰＯへ出力することにある。
【００１７】
図２を用いて、このチャージポンプ回路１の基本動作について説明する。ここでは、出力端子ＣＰＯに、出力端子ＣＰＯに接続される回路による寄生容量Ｃｐが接続されているものとして説明する。
【００１８】
まず、最初に、図２（ａ）に示すように、スイッチＳＷ１とＳＷ３がオン、スイッチＳＷ２とＳＷ４がオフにされる。この状態を等価回路図で示すと、図２（ｂ）に示すように、電源端子ＰＷＴと接地端子ＧＮＤとの間に、キャパシタＣと寄生容量Ｃｐが直列に接続された状態となる。このとき、出力端子ＣＰＯの初期値は、０Ｖに近い値である。したがって、電源端子ＰＷＴからキャパシタＣ、寄生容量Ｃｐへ電流が流れ、キャパシタＣと寄生容量Ｃｐに電荷が蓄積される。
【００１９】
その後、図２（ｃ）に示すように、スイッチＳＷ１とＳＷ３がオフ、スイッチＳＷ２とＳＷ４がオンに切り替えられる。この状態を等価回路図で示すと、図２（ｄ）に示すように、キャパシタＣと寄生容量Ｃｐが並列に接続された状態となる。そのため、キャパシタＣと寄生容量Ｃｐの端子電圧（すなわち出力端子ＣＰＯの電圧）が平均化されるようキャパシタＣと寄生容量Ｃｐの間で電荷が移動し、出力端子ＣＰＯの電圧は初期値よりも上昇する。
【００２０】
その後、図２（ａ）に示す状態にスイッチングされると、キャパシタＣと寄生容量Ｃｐは、再び、直列接続状態となる。このとき、出力端子ＣＰＯの電圧が、初期値よりも上昇しているが未だ１／２Ｖｉｎよりも低いときは、また、電源端子ＰＷＴからキャパシタＣ、寄生容量Ｃｐへ電流が流れる。そのため、キャパシタＣと寄生容量Ｃｐに蓄積される電荷が増加する。
【００２１】
その後、図２（ｃ）に示す状態にスイッチングされると、キャパシタＣと寄生容量Ｃｐは、再び、並列接続状態となり、キャパシタＣと寄生容量Ｃｐの端子電圧の平均化が行われる。このとき、キャパシタＣと寄生容量Ｃｐに蓄積されている電荷が前回よりも増加しているので、その端子電圧、すなわち出力端子ＣＰＯの電圧は、前回よりも上昇する。
【００２２】
このように、スイッチＳＷ１〜ＳＷ４のオン／オフを、図２（ａ）に示す状態と図２（ｃ）に示す状態とに繰り返し切り替えると、出力端子ＣＰＯの電圧は次第に上昇し、やがて１／２Ｖｉｎになる。
【００２３】
出力端子ＣＰＯの電圧が１／２Ｖｉｎに達すると、図２（ａ）に示す、キャパシタＣと寄生容量Ｃｐが直列接続状態となったときに、両者の端子間電圧がともに１／２Ｖｉｎと、等しくなる。そのため、図２（ａ）に示す状態になっても、もはや電源端子ＰＷＴからキャパシタＣ、寄生容量Ｃｐへ電流が流れることはない。
【００２４】
その後、図２（ｃ）に示す状態に切り替わっても、出力端子ＣＰＯの電圧は、１／２Ｖｉｎが維持され、平衡状態となる。
【００２５】
このように、本実施形態のチャージポンプ回路１では、その基本動作により、電源端子ＰＷＴへ入力される電圧の１／２の電圧が、出力端子ＣＰＯへ出力される。
【００２６】
しかし、図２（ａ）に示す状態と図２（ｃ）に示す状態の切り替えの際、各スイッチのスイッチングタイミングにずれがあると、出力端子ＣＰＯの電圧が不安定になる。例えば、スイッチＳＷ３とスイッチＳＷ４が同時にオンすることがあると、出力端子ＣＰＯと接地端子ＧＮＤとが短絡し、出力端子ＣＰＯの電圧が急激に低下する。また、スイッチＳＷ１〜ＳＷ４が総てオフすることがあると、出力端子ＣＰＯへどこからも電流が供給されず、やはり、出力端子ＣＰＯの電圧が低下する。
【００２７】
そこで、本実施形態では、図２（ａ）に示す状態と図２（ｃ）に示す状態との切り替えの際、出力端子ＣＰＯと接地端子ＧＮＤとが瞬間でも短絡することなく、かつ、出力端子ＣＰＯへ常に電流が供給されるよう、シーケンス制御部１１が、スイッチＳＷ１〜ＳＷ４のスイッチングのシーケンスを制御する。
【００２８】
図３〜図５を用いて、シーケンス制御部１１のスイッチングシーケンスの制御について説明する。図３は、スイッチングシーケンスの例を示すタイミングチャートであり、図４および図５は、スイッチＳＷ１〜ＳＷ４の開閉状態の変化および電流経路を示す図である。
【００２９】
図３では、図２（ａ）に示したスイッチＳＷ１とＳＷ３がオン、スイッチＳＷ２とＳＷ４がオフしている状態を第１の状態、図２（ｃ）に示したスイッチＳＷ１とＳＷ３がオフ、スイッチＳＷ２とＳＷ４がオンしている状態を第２の状態と表し、第１の状態から第２の状態へ移行させるときのスイッチングシーケンスをシーケンスＳＱ１、第２の状態から第１の状態へ移行させるときのスイッチングシーケンスをシーケンスＳＱ２と表している。
【００３０】
まず、シーケンスＳＱ１におけるスイッチＳＷ１〜ＳＷ４の切り替えの順序を、図４を参照しながら説明する。
【００３１】
第１の状態では、図４（ａ）に示すように、スイッチＳＷ１、ＳＷ３がオンし、スイッチＳＷ２、ＳＷ４がオフしている。このとき、電源端子ＰＷＴから出力端子ＣＰＯへ、スイッチＳＷ１、キャパシタＣ、スイッチＳＷ３を経由して、電流Ｉが流れる。
【００３２】
この第１の状態からシーケンスＳＱ１の実行に移ると、最初に、時刻ｔ１１で、スイッチＳＷ２をオンさせる。これにより、図４（ｂ）に示すように、スイッチＳＷ１とスイッチＳＷ３に加えてスイッチＳＷ２がオンし、スイッチＳＷ４がオフしている状態になる。このときは、電源端子ＰＷＴから出力端子ＣＰＯへ、スイッチＳＷ１、スイッチＳＷ２を経由して、電流Ｉが流れる。
【００３３】
次に、時刻ｔ１２で、スイッチＳＷ３をオフさせる。これにより、図４（ｃ）に示すように、スイッチＳＷ１とスイッチＳＷ２がオンし、ＳＷ３とスイッチＳＷ４がオフしている状態になる。このときも、スイッチＳＷ１、スイッチＳＷ２を経由して、電源端子ＰＷＴから出力端子ＣＰＯへ、電流Ｉが流れる。
【００３４】
次に、時刻ｔ１３で、スイッチＳＷ４をオンさせる。これにより、図４（ｄ）に示すように、スイッチＳＷ１とスイッチＳＷ２に加えてスイッチＳＷ４がオンし、スイッチＳＷ３がオフしている状態になる。このときも、スイッチＳＷ１、スイッチＳＷ２を経由して、電源端子ＰＷＴから出力端子ＣＰＯへ、電流Ｉが流れる。
【００３５】
最後に、時刻ｔ１４で、スイッチＳＷ１をオフさせる。これにより、図４（ｅ）に示すように、スイッチＳＷ１とスイッチＳＷ３がオフし、ＳＷ２とスイッチＳＷ４がオンしている状態、すなわち第２の状態になる。このときは、接地端子ＧＮＤから出力端子ＣＰＯへ、スイッチＳＷ４、キャパシタＣ、スイッチＳＷ２を経由して、電流Ｉが流れる。
【００３６】
次に、シーケンスＳＱ２におけるスイッチＳＷ１〜ＳＷ４の切り替えの順序を、図５を参照しながら説明する。
【００３７】
図５（ａ）に示す第２の状態からシーケンスＳＱ２の実行に移ると、まず、図３に示す時刻ｔ２１で、スイッチＳＷ１をオンさせる。これにより、図５（ｂ）に示すように、スイッチＳＷ２とスイッチＳＷ４に加えてスイッチＳＷ１がオンし、スイッチＳＷ３がオフしている状態になる。このときは、電源端子ＰＷＴから出力端子ＣＰＯへ、スイッチＳＷ１、スイッチＳＷ２を経由して、電流Ｉが流れる。
【００３８】
次に、時刻ｔ２２で、スイッチＳＷ４をオフさせる。これにより、図５（ｃ）に示すように、スイッチＳＷ１とスイッチＳＷ２がオンし、ＳＷ３とスイッチＳＷ４がオフしている状態になる。このときも、スイッチＳＷ１、スイッチＳＷ２を経由して、電源端子ＰＷＴから出力端子ＣＰＯへ、電流Ｉが流れる。
【００３９】
次に、時刻ｔ２３で、スイッチＳＷ３をオンさせる。これにより、図５（ｄ）に示すように、スイッチＳＷ１とスイッチＳＷ２に加えてスイッチＳＷ３がオンし、スイッチＳＷ４がオフしている状態になる。このときも、スイッチＳＷ１、スイッチＳＷ２を経由して、電源端子ＰＷＴから出力端子ＣＰＯへ、電流Ｉが流れる。
【００４０】
最後に、時刻ｔ２４で、スイッチＳＷ２をオフさせる。これにより、図５（ｅ）に示すように、スイッチＳＷ１とスイッチＳＷ３がオンし、ＳＷ２とスイッチＳＷ４がオフしている状態、すなわち第１の状態になる。このときは、電源端子ＰＷＴから出力端子ＣＰＯへ、スイッチＳＷ１、キャパシタＣ、スイッチＳＷ３を経由して、電流Ｉが流れる。
【００４１】
このように、本実施形態では、第１の状態と第２の状態との切り替えの際、シーケンスＳＱ１およびＳＱ２を実行することにより、出力端子ＣＰＯと接地端子ＧＮＤとが瞬間でも短絡することなく、かつ、出力端子ＣＰＯへ常に電流が供給される。
【００４２】
図６に、上述のスイッチングシーケンスを実行したときの出力端子ＣＰＯの電圧波形の例を示す。
【００４３】
出力端子ＣＰＯに出力される電圧は、第１の状態と第２の状態とを繰り返し切り替えることにより次第に上昇し、入力電圧Ｖｉｎの１／２の電圧（１／２Ｖｉｎ）で平衡状態となる。このとき、上述のシーケンスＳＱ１、ＳＱ２が実行されるので、出力端子ＣＰＯと接地端子ＧＮＤとが短絡することなく、かつ、出力端子ＣＰＯへ常に電流が供給される。
【００４４】
そのため、本実施形態によれば、出力端子ＣＰＯの電位の急激な低下を抑制することができる。
【００４５】
（第２の実施形態）
上述の第１の実施形態のチャージポンプ回路１では、シーケンスＳＱ１、ＳＱ２のスイッチングシーケンスの過程で、例えば図４（ｂ）に示すように、電源端子ＰＷＴと出力端子ＣＰＯが、スイッチＳＷ１、ＳＷ２を介して直接接続される時間がある。このとき、電源端子ＰＷＴから出力端子ＣＰＯへ流れる電流が増加し、出力端子ＣＰＯの電位が大きく上昇し、リップルが発生することがある。そこで、本実施形態では、第１の状態と第２の状態との切り替えを行うスイッチングシーケンスの過程で、出力端子ＣＰＯにおけるリップルをさらに抑制することのできるチャージポンプ回路の例を示す。
【００４６】
図７は、第２の実施形態のチャージポンプ回路の構成の例を示す回路図である。
【００４７】
本実施形態のチャージポンプ回路１Ａが第１の実施形態のチャージポンプ回路１と異なる点は、スイッチＳＷ１が、並列接続されたＰ型ＭＯＳトランジスタＳＷ１ＰとＮ型ＭＯＳトランジスタＳＷ１Ｎとにより構成され、シーケンス制御部１１Ａが、スイッチ制御信号Ｓ１Ｐ、Ｓ１Ｎにより、Ｐ型ＭＯＳトランジスタＳＷ１ＰとＮ型ＭＯＳトランジスタＳＷ１Ｎを異なるタイミングでスイッチングさせる、ことである。
【００４８】
図８は、スイッチングシーケンスの例を示すタイミングチャートである。
【００４９】
本実施形態では、第１の状態から第２の状態へ移行するシーケンスＳＱ１Ａの実行においては、まず、時刻ｔ１０でＰ型ＭＯＳトランジスタＳＷ１Ｐをオフさせる。これに対して、Ｎ型ＭＯＳトランジスタＳＷ１Ｎは、第１の実施形態と同様、時刻ｔ１４でオフさせる。このスイッチング制御により、スイッチＳＷ１は、時刻ｔ１０からｔ１４の期間、Ｎ型ＭＯＳトランジスタＳＷ１Ｎのみがオンする状態となる。したがって、この期間は、Ｐ型ＭＯＳトランジスタＳＷ１ＰとＮ型ＭＯＳトランジスタＳＷ１Ｎが同時にオンしているときよりも、スイッチＳＷ１に流れる電流が少なくなる。
【００５０】
なお、時刻ｔ１１、ｔ１２、ｔ１３におけるスイッチング制御は、第１の実施形態と同じなので、ここでは、その説明を省略する。
【００５１】
一方、第２の状態から第１の状態へ移行するシーケンスＳＱ２Ａの実行においては、まず、時刻ｔ２１で、第１の実施形態と同様、Ｎ型ＭＯＳトランジスタＳＷ１Ｎをオンさせる。これに対して、Ｐ型ＭＯＳトランジスタＳＷ１Ｐは、時刻ｔ２５でオンさせる。このスイッチング制御により、スイッチＳＷ１は、時刻ｔ２１からｔ２５の期間、Ｎ型ＭＯＳトランジスタＳＷ１Ｎのみがオンする状態となる。したがって、この期間は、Ｐ型ＭＯＳトランジスタＳＷ１ＰとＮ型ＭＯＳトランジスタＳＷ１Ｎが同時にオンしているときよりも、スイッチＳＷ１に流れる電流が少なくなる。
【００５２】
なお、時刻ｔ２２、ｔ２３、ｔ２４におけるスイッチング制御は、第１の実施形態と同じなので、ここでは、その説明を省略する。
【００５３】
このような本実施形態によれば、シーケンスＳＱ１Ａ、ＳＱ２Ａの実行の際、スイッチＳＷ１とＳＷ２が同時にオンするときに、ＳＷ１はＮ型ＭＯＳトランジスタＳＷ１Ｎのみがオンする状態となるので、スイッチＳＷ１、ＳＷ２を介して電源端子ＰＷＴから出力端子ＣＰＯへ流れる電流を少なくすることができる。これにより、出力端子ＣＰＯの電位の上昇を抑制でき、出力端子ＣＰＯにおけるリップルをさらに抑制することができる。
【００５４】
（第３の実施形態）
ここでは、上述の第１の実施の形態あるいは第２の実施の形態のチャージポンプ回路と、ＬＤＯ型シリーズレギュレータとを組み合わせて、降圧レギュレータ回路を構成する例を示す。
【００５５】
図９は、第３の実施形態の降圧レギュレータ回路の構成の例を示す回路図である。
【００５６】
本実施形態の降圧レギュレータ回路２は、第１の実施の形態のチャージポンプ回路１と、チャージポンプ回路１の出力端子ＣＰＯに出力トランジスタＯＰＴが接続されたＬＤＯ型シリーズレギュレータ２１と、を備える。
【００５７】
なお、チャージポンプ回路１の代わりに、第２の実施の形態のチャージポンプ回路１Ａを用いてもよい。
【００５８】
チャージポンプ回路１は、電源端子ＰＷＴへ電圧Ｖｉｎが入力され、出力端子ＣＰＯから、スイッチング動作の平衡状態では１／２Ｖｉｎとなる電圧Ｖｃｐを出力する。
【００５９】
ＬＤＯ型シリーズレギュレータ２１は、ソース端子がチャージポンプ回路１の出力端子ＣＰＯに接続され、ドレイン端子が出力端子Ｖｏｕｔに接続されたＮＭＯＳ型の出力トランジスタＯＰＴと、出力端子Ｖｏｕｔの出力電圧Ｖｏｕｔを抵抗Ｒ１、Ｒ２で分圧したフィードバック電圧Ｖｆｂと基準電圧Ｖｒｅｆとの誤差を増幅し、出力トランジスタＯＰＴのゲート電圧を制御する増幅器ＡＭＰと、を備える。
【００６０】
増幅器ＡＭＰは、フィードバック電圧Ｖｆｂと基準電圧Ｖｒｅｆとの誤差がゼロになるよう、出力トランジスタＯＰＴのゲート電圧を調整する。これにより、出力電圧Ｖｏｕｔは一定に保たれる。
【００６１】
本実施形態では、スイッチング動作が平衡状態のときにチャージポンプ回路１から出力される電圧Ｖｃｐのリップルが少ないため、この電圧Ｖｃｐを入力とするＬＤＯ型シリーズレギュレータ２１の出力電圧Ｖｏｕｔも、リップルの発生が抑制される。
【００６２】
また、本実施形態では、出力電圧Ｖｏｕｔのリップルの発生を抑制できるという効果のほかに、ＬＤＯ型シリーズレギュレータ２１で発生する損失を少なくすることができる、という効果も有する。
【００６３】
そこで、次に、このＬＤＯ型シリーズレギュレータ２１で発生する損失の低減効果について説明する。
【００６４】
図１０は、チャージポンプ回路１の入力電圧Ｖｉｎ、出力電圧ＶｃｐおよびＬＤＯ型シリーズレギュレータ２１の出力電圧Ｖｏｕｔの電位の関係を示した図である。
【００６５】
ＬＤＯ型シリーズレギュレータ２１の出力電圧Ｖｏｕｔは、チャージポンプ回路１の出力電圧Ｖｃｐよりも低い電圧である。したがって、その差分をＶｄ１と表すと、ＬＤＯ型シリーズレギュレータ２１では、この差分Ｖｄ１に相当する損失が発生する。
【００６６】
これに対して、仮に、ＬＤＯ型シリーズレギュレータ２１へ直接Ｖｉｎを入力したとすると、ＬＤＯ型シリーズレギュレータ２１では、出力電圧Ｖｏｕｔと入力電圧Ｖｉｎとの差分Ｖｄ２に相当する損失が発生することになる。
【００６７】
したがって、本実施形態では、ＬＤＯ型シリーズレギュレータ２１へ直接Ｖｉｎを入力するとした場合に比べて、ＬＤＯ型シリーズレギュレータ２１で発生する損失を、Ｖｄ２−Ｖｄ１（＝１／２Ｖｉｎ）分、少なくすることができる。
【００６８】
このとき、チャージポンプ回路１では、電荷の蓄積と移動を行うのみであるので、損失は発生しない。そのため、降圧レギュレータ回路２全体では、ＬＤＯ型シリーズレギュレータ２１を単独で使用した場合よりも、損失を大幅に少なくすることができる。
【００６９】
このような本実施形態によれば、出力電圧Ｖｏｕｔのリップルの発生を抑制できるとともに、ＬＤＯ型シリーズレギュレータ２１で発生する損失も少なくすることができる。
【００７０】
以上説明した少なくとも１つの実施形態のチャージポンプ回路によれば、出力電位の急激な低下を抑制することができ、また、降圧型レギュレータ回路によれば、出力のリップルを抑制することができる。
【００７１】
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７２】
１、１Ａ  チャージポンプ回路
１１、１１Ａ  シーケンス制御部
２  降圧型レギュレータ回路
２１  ＬＤＯ型シリーズレギュレータ
Ｃ  キャパシタ
ＳＷ１〜ＳＷ４  スイッチ
ＳＷ１Ｐ  Ｐ型ＭＯＳトランジスタ
ＳＷ１Ｎ  Ｎ型ＭＯＳトランジスタ
ＯＰＴ  出力トランジスタ
ＡＭＰ  増幅器
Ｒ１、Ｒ２  抵抗
【図１】
2017118607.tif 000003
【図２】
2017118607.tif 000004
【図３】
2017118607.tif 000005
【図４】
2017118607.tif 000006
【図５】
2017118607.tif 000007
【図６】
2017118607.tif 000008
【図７】
2017118607.tif 000009
【図８】
2017118607.tif 000010
【図９】
2017118607.tif 000011
【図１０】
2017118607.tif 000012