(57)【要約】【課題】半導体集積回路を含む計装機器において、起動時における上記半導体回路の外部端子の論理レベルを任意に設定することができ、且つ上記計装機器の消費電流のピーク値を抑える。【解決手段】本発明に係る計装機器（１００，１０１）は、半導体集積回路（２）と、半導体集積回路の外部端子（Ｐ１〜Ｐｎ）の電位を固定するための外部電位固定回路（５）とを有し、半導体集積回路は、第１固定電位（ＧＮＤ／ＶＤＤ）と上記外部端子との間に電流経路を形成し、上記外部端子の電位を固定するための内部電位固定回路（２１）を含み、外部電位固定回路（５）は、第１固定電位とは異なる第２固定電位（ＶＤＤ／ＧＮＤ）と外部端子との間に、内部電位固定回路の電流経路よりも電流供給能力の高い第１電流経路と内部電位固定回路の電流経路よりも電流供給能力の低い第２電流経路を選択的に形成することを特徴とする。【選択図】図１
2017040993.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路と、前記半導体集積回路の外部端子の電位を固定するための外部電位固定回路とを有する計装機器であって、
前記半導体集積回路は、
第１固定電位と前記外部端子との間に電流経路を形成して、前記外部端子の電位を固定するための内部電位固定回路を含み、
前記外部電位固定回路は、前記第１固定電位とは異なる第２固定電位と前記外部端子との間に、前記内部電位固定回路の電流経路よりも電流供給能力の高い第１電流経路と前記内部電位固定回路の電流経路よりも電流供給能力の低い第２電流経路を選択的に形成する
ことを特徴とする計装機器。
【請求項２】
請求項１に記載の計装機器において、
前記半導体集積回路は、
前記内部電位固定回路による前記第１固定電位と前記外部端子との間の電流経路の形成と当該電流経路の遮断を制御する内部回路を更に有し、
前記外部電位固定回路は、前記内部電位固定回路によって電流経路が形成されているとき、前記第１電流経路を形成し、前記内部電位固定回路の電流経路が遮断されているとき、前記第２電流経路を形成する
ことを特徴とする計装機器。
【請求項３】
請求項２に記載の計装機器において、
前記内部電位固定回路は、前記外部端子と前記第１固定電位との間に直列に接続された第１抵抗素子および第１スイッチ素子を含み、
前記外部電位固定回路は、
前記外部端子と前記第２固定電位との間に接続され、前記第１抵抗素子よりも抵抗値が小さい第２抵抗素子と、
前記外部端子と前記第２固定電位との間に前記第２抵抗素子と直列に接続され、前記第１抵抗素子よりも抵抗値が大きい第３抵抗素子と、
前記第３抵抗素子と並列に接続された第２スイッチ素子とを含む
ことを特徴とする計装機器。
【請求項４】
請求項１乃至３の何れか一項に記載の計装機器において、
前記第２固定電位は、前記第１固定電位よりも高い
ことを特徴とする計装機器。
【請求項５】
請求項１乃至３の何れか一項に記載の計装機器において、
前記第２固定電位は、前記第１固定電位よりも低い
ことを特徴とする計装機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、計装機器に関し、例えば外部端子に接続するためのプルアップ素子またはプルダウン素子を内蔵した半導体集積回路を備えた計装機器に関する。
【背景技術】
【０００２】
近年、プラント等で用いられる工業用の２線式の発信器（以下、「トランスミッター」とも称する。）等の計装機器は、マイクロプロセッサやゲートアレイ等の半導体集積回路によって動作を制御するものがほとんどである。
【０００３】
マイクロプロセッサ等の半導体集積回路は、１つの半導体チップに非常に多くの機能を備えており、ユーザの設定によって必要な機能を選択することが可能になっている。例えば、複数の動作モードを有し、搭載する機器に必要な機能に応じてユーザが上記動作モードを選択できるように構成されたマイクロプロセッサが知られている。
【０００４】
このような動作モードを複数有する半導体集積回路の多くは、モード切替用の外部端子を有しており、上記半導体集積回路の起動時において、その外部端子の論理レベルを“ハイ（Ｈｉｇｈ）レベル”また“ロー（Ｌｏｗ）レベル”に設定することにより、動作モードを選択することができるようになっている。
【０００５】
動作モードの切り替え機能を有する半導体集積回路の中には、動作モードを切り替えるための専用のモード切替端子を設けずに、入出力Ｉ／Ｏ端子や通信用端子等の他の用途で用いられる外部端子と兼用しているものがある。
【０００６】
例えば、データ転送用のバスに接続するための外部バス端子とモード切替端子とを兼用したマイクロプロセッサは、起動時にその兼用端子がハイレベルであるかローレベルであるかを判定し、その判定結果に応じて動作モードを選択して動作を開始する。その後、通常動作時には、その兼用端子を外部バス端子として用いて、バスを介したデータの送受信を行う。
【０００７】
兼用の外部端子を有する半導体集積回路の多くは、上記外部端子の論理レベルが不定にならないようにするために、プルダウン抵抗またはプルアップ抵抗（以下、「プルダウン抵抗等」という。）が内蔵されており、ユーザの設定によってプルダウン抵抗等を上記外部端子に接続するか否かを切り替えることができるようになっている。例えば、特定の外部端子を使用しない場合には、その外部端子に内蔵のプルダウン抵抗等を接続することで、その外部端子の論理レベルをハイレベルまたはローレベルに固定することができる。
【０００８】
半導体集積回路の外部端子のプルダウンまたはプルアップを切り替えるための従来技術としては、例えば特許文献１に開示がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平１０−１７３５０８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本願発明者は、本願に先立って、上述の外部端子によるモード切替機能を備えた半導体集積回路を２線式の計装機器に適用することを検討した。その検討の結果、以下に示す問題があることが明らかとされた。
【００１１】
上述したトランスミッターのような２線式の計装機器は、電流による信号出力と電力供給とを共通の２本の信号線によって行うので、計装機器が使用可能な消費電流のピーク値には制限があり、且つ使用可能な消費電流値が非常に小さいため、瞬間的な消費電流の増加をできるだけ低く抑える必要がある。
【００１２】
一方、外部端子によるモード切替機能を備えた半導体集積回路は、上述したように、内蔵のプルダウン抵抗等を外部端子に接続するか否かをユーザの設定によって切り替えることができるようになっているが、その切り替えは上記半導体集積回路の起動後（例えば、マイクロプロセッサ等のプログラム処理装置の場合にはリセット解除後）にしか行うことができず、起動時においては、内蔵のプルダウン抵抗等が外部端子に接続されていることが多い。
【００１３】
そのため、半導体集積回路の起動時に半導体集積回路の動作モードを指定する際に、外部端子の論理レベルを、半導体集積回路に内蔵されたプルダウン抵抗等によって定まる論理レベルとは反対の論理レベルに設定する場合には、内蔵のプルダウン素子等よりも電流供給能力の高い素子を当該外部端子に外付けする必要がある。
【００１４】
例えば、図６に示すように、起動時に内蔵のプルダウン抵抗Ｒａが外部端子Ｐｘに接続されているマイクロプロセッサ（ＭＰＵ）において、動作モードの設定のために外部端子Ｐｘをハイレベルにしたい場合には、外付けプルアップ回路として、内蔵のプルダウン抵抗Ｒａよりも小さい抵抗値を有するプルアップ抵抗Ｒｂ（＜＜Ｒａ）を外部端子Ｐｘに接続する必要がある。
【００１５】
しかしながら、電流供給能力の高い素子を外部端子に外付けした場合、通常動作時において、当該素子を介して半導体集積回路に大きな電流が流れる可能性がある。例えば、上述した外部バス端子とモード切替端子とを兼用したマイクロプロセッサにおいて、内蔵のプルダウン抵抗よりも抵抗値の低いプルアップ抵抗を当該外部端子に外付けした場合、通常動作時にその端子を用いてデータの転送等を行うと、その端子の電圧がローレベルとなる期間に、上記プルアップ抵抗を介して半導体集積回路に大きな電流が流れ込む。このように半導体集積回路に大きな電流が流れると、その半導体集積回路を搭載している計装機器の消費電流のピーク値が増大するため、計装機器の性能を損なうおそれがある。
【００１６】
例えば、計装機器によっては消費電流のピーク値を４ｍＡにまで抑えなければならないものもあり、一つの外部バス端子にプルアップ抵抗を介して流れるピーク電流が数十μＡ程度であっても、複数の外部バス端子の夫々に上記プルアップ抵抗が接続される場合には、合計の電流値は無視できない大きさとなる。
【００１７】
上記の問題の対策としては、例えば、半導体集積回路の起動時に、スイッチによって外付けのプルアップ素子を外部端子に接続することで動作モードを決定し、動作モードの決定後に、上記スイッチをオフさせて外付けのプルアップ素子を外部端子から切断する方法が考えられる。これによれば、上述の問題は回避できる。
【００１８】
しかしながら、この方法では、半導体集積回路の通常動作時においても外部端子をプルアップまたはプルダウンしたい場合に対応することができない。例えば、上述のマイクロプロセッサにおいて、通常動作時にバスを介したデータの送受信が行われていないタイミングでは、バスの信号ラインをハイレベルまたはローレベルに固定しておきたい場合がある。
【００１９】
このような場合には、動作モードの確定後に、半導体集積回路の内蔵のプルダウン抵抗等を外部端子に接続することで、通常動作時のバスの信号ラインをプルアップまたはプルダウンすることができるが、半導体集積回路の内蔵のプルダウン抵抗等は許容誤差が大きめに設定されていることが多く、プルダウン抵抗等の抵抗値が小さくなる方にバラついた半導体集積回路を用いた場合には、そのプルダウン抵抗を介して流れる電流が大きくなり、計装機器の消費電流のピーク値が許容値を超えてしまうおそれがある。そのため、上記半導体集積回路を２線式の計装機器に適用する場合には、消費電流を抑える観点から、内蔵のプルダウン抵抗等はできるだけ使用しないようにする必要がある。
【００２０】
本発明は、上記の問題に鑑みてなされたものであり、本発明の目的は、半導体集積回路を含む計装機器において、起動時における上記半導体回路の外部端子の論理レベルを任意に設定することができ、且つ上記計装機器の消費電流のピーク値を抑えることにある。
【課題を解決するための手段】
【００２１】
本発明に係る計装機器（１００，１０１）は、半導体集積回路（２）と、半導体集積回路の外部端子（Ｐ１〜Ｐｎ）の電位を固定するための外部電位固定回路（５）とを有し、半導体集積回路は、第１固定電位（ＧＮＤ／ＶＤＤ）と上記外部端子との間に電流経路を形成して、上記外部端子の電位を固定するための内部電位固定回路（２１）を含み、外部電位固定回路（５）は、第１固定電位とは異なる第２固定電位（ＶＤＤ／ＧＮＤ）と外部端子との間に、内部電位固定回路の電流経路よりも電流供給能力の高い第１電流経路と内部電位固定回路の電流経路よりも電流供給能力の低い第２電流経路を選択的に形成することを特徴とする。
【００２２】
上記計装機器において、半導体集積回路は、内部電位固定回路による第１固定電位と上記外部端子との間の電流経路の形成と当該電流経路の遮断とを制御する内部回路（２０）を更に有し、外部電位固定回路は、内部電位固定回路によって電流経路が形成されているとき、第１電流経路を形成し、内部電位固定回路の電流経路が遮断されているとき、第２電流経路を形成してもよい。
【００２３】
上記計装機器において、内部電位固定回路は、外部端子と第１固定電位との間に直列に接続された第１抵抗（Ｒ１）および第１スイッチ（ＳＷ１）を含み、外部電位固定回路は、外部端子と第２固定電位との間に接続され、第１抵抗よりも抵抗値が小さい第２抵抗（Ｒ２）と、外部端子と第２固定電位との間に第２抵抗と直列に接続され、第１抵抗よりも抵抗値が大きい第３抵抗（Ｒ３）と、第３抵抗と並列に接続された第２スイッチ（ＳＷ２）とを含んでもよい。
【００２４】
上記計装機器（１００）において、第２固定電位（ＶＤＤ）は、第１固定電位（ＧＮＤ）よりも高くてもよい。
【００２５】
上記計装機器（１０１）において、第２固定電位（ＧＮＤ）は、第１固定電位（ＶＤＤ）よりも低くてもよい。
【００２６】
なお、上記説明では、一例として、発明の構成要素に対応する図面上の参照符号を、括弧を付して記載している。
【発明の効果】
【００２７】
以上説明したことにより、本発明によれば、半導体集積回路を含む計装機器において、起動時における上記半導体回路の外部端子の論理レベルを任意に設定することができ、且つ上記計装機器の消費電流のピーク値を抑えることができる。
【図面の簡単な説明】
【００２８】
【図１】図１は、実施の形態１に係る計装機器の構成を示す図である。
【図２】図２は、実施の形態１に係る計装機器における外付けプルアップ回路に含まれるスイッチの回路構成例を示す図である。
【図３】図３は、実施の形態１に係る計装機器の起動時の動作を説明するためのタイミングチャート図である。
【図４Ａ】図４Ａは、実施の形態１に係る計装機器におけるマイクロプロセッサの起動時における外付けプルアップ回路および内蔵プルダウン回路の動作を説明するための図である。
【図４Ｂ】図４Ｂは、実施の形態１に係る計装機器におけるマイクロプロセッサの通常動作時における外付けプルアップ回路および内蔵プルダウン回路の動作を説明するための図である。
【図５】図５は、実施の形態２に係る計装機器の構成を示す図である。
【図６】図６は、本願発明者が本願に先立って検討した外付けプルアップ回路の構成を示す図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態について図を参照して説明する。
【００３０】
≪実施の形態１≫
図１は、本発明の一実施の形態に係る計装機器の構成を示す図である。
同図に示される計装機器１００は、例えば、プラント等で用いられる工業用の２線式の機器であり、例えば、差圧発信器や圧力発信器等のトランスミッターである。
【００３１】
計装機器１００は、計装機器１００としての機能を実現するために、種々の電子回路を備えている。本実施の形態では、上記電子回路のうち、本発明に関係する機能部として、電源回路１、マイクロプロセッサ２、記憶装置３、バス４、および外付けプルアップ回路５を例示するが、計装機器１００が上記以外の機能部を備えていてもよいことは言うまでもない。
【００３２】
電源回路１は、計装機器１００の外部から２線式の信号線を介して供給された電力（直流電圧Ｖｉｎ＝２４Ｖ，直流電流Ｉｉｎ＝４〜２０ｍＡ）に基づいて、計装機器１００内部の各電子回路を駆動するための駆動電圧を生成し、計装機器１００内部の電源電圧ラインＶＤＤとグラウンドラインＧＮＤとの間に供給する回路である。
【００３３】
なお、本実施の形態では、一例として、グラウンドラインＧＮＤに直流電圧０Ｖが供給され、電源電圧ラインＶＤＤに直流電圧３．３Ｖが供給されるものとして説明するが、グラウンドラインＧＮＤおよび電源電圧ラインＶＤＤが互いに異なる固定電位であればよく、上記の電圧値に限定されるものではない。
【００３４】
マイクロプロセッサ（ＭＰＵ）２は、計装機器１００の統括的な制御を行うための機能部であり、例えば、公知のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）製造プロセスによって半導体基板に形成された半導体集積回路である。
【００３５】
マイクロプロセッサ２は、複数の外部端子と、内部回路２０と、内部プルダウン回路２１とを有している。
図１には、上記複数の外部端子として、電源電圧を入力するための電源端子ＰＶＤＤと、グラウンド電圧を入力するためのグラウンド端子ＰＧＮＤと、リセット信号ＲＥＳＥＴを入力するためのリセット端子ＲＳと、データ転送用の端子Ｐ１〜Ｐｎとが代表的に示されている。
【００３６】
端子Ｐ１〜Ｐｎは、データ転送用の外部バス端子と、後述する動作モードを切り替えるためのモード切替端子とを兼用した兼用端子である。夫々の端子Ｐ１〜Ｐｎは、バス４を構成する複数の信号ライン４＿１〜４＿ｎと接続されている。
なお、本実施の形態では、端子Ｐ１〜Ｐｎの全ての端子が兼用端子である場合を一例として説明するが、端子Ｐ１〜Ｐｎのうち一部の端子のみが兼用端子であってもよい。
【００３７】
内部プルダウン回路２１は、端子Ｐ１〜Ｐｎ毎に設けられ、対応する端子Ｐ１〜Ｐｎをプルダウンするための回路である。具体的に、内部プルダウン回路２１は、対応する端子Ｐ１〜ＰｎとグラウンドラインＧＮＤとの間に電流経路を形成することによって、対応する端子Ｐ１〜Ｐｎの電位を固定するための回路であり、内部回路２０によって上記電流経路の形成と遮断が切り替え可能に構成されている。
【００３８】
内部プルダウン回路２１は、例えば、対応する端子Ｐ１〜ＰｎとグラウンドラインＧＮＤとの間に直列に接続された抵抗Ｒ１およびスイッチＳＷ１を含む。スイッチＳＷ１は、例えば、マイクロプロセッサ２への電源投入後、リセット信号ＲＥＳＥＴが解除されるまでの期間はオンしており、リセット信号ＲＥＳＥＴが解除された後に、内部回路２０によるオン・オフが制御される。
【００３９】
内部回路２０は、マイクロプロセッサ２としての機能を実現するための回路である。
内部回路２０は、電源端子ＰＶＤＤとグラウンド端子ＰＧＮＤとの間に供給された電源電圧に基づいて動作する。内部回路２０は、データ転送用の端子Ｐ１〜Ｐｎを介して外部のバス４に接続されており、バス４を介してその他の機能部との間でデータの送受信が可能になっている。
【００４０】
また、内部回路２０は、複数の動作モードを有しており、所定の外部端子の電圧に応じて動作モードを切り替えが可能になっている。ここで、動作モードの切り替えには、マイクロプロセッサ２が備えている各種機能のうち、特定の機能を有効にするか無効にするかを切り替えることも含まれる。
【００４１】
上述したように、マイクロプロセッサ２において、端子Ｐ１〜Ｐｎは、データ転送用の外部バス端子と動作モード切替用のモード切替端子との兼用端子である。内部回路２０は、リセット端子ＰＲを介して入力されたリセット信号ＲＥＳＥＴが解除されると、先ず、端子Ｐ１〜Ｐｎをモード切替端子として使用し、当該端子の電圧に基づいて、自身の動作モードを決定する。動作モードが決定したら、内部回路２０は、通常動作を開始し、端子Ｐ１〜Ｐｎをデータ転送用の外部端子として使用することにより、記憶装置３とバス４を介したデータの送受信を行う。
【００４２】
また、内部回路２０は、通常動作時において、例えば予め設定されたレジスタ値に基づいて、内部プルダウン回路２１におけるスイッチＳＷ１をオンまたはオフのどちらかの状態に設定する。
例えば、本実施の形態では、マイクロプロセッサ２への電源投入後、リセット信号ＲＥＳＥＴが解除されるまでの期間は、スイッチＳＷ１が内部回路２０に依らずオンしており、通常動作が開始された後は、内部回路２０が夫々の内部プルダウン回路２１のスイッチＳＷ１をオフさせ、各端子Ｐ１〜Ｐｎがプルダウンされないようにしているものとする。
【００４３】
記憶装置（ＭＲＹ）３は、マイクロプロセッサ２に各種のデータ処理を実行させるためのプログラムや、マイクロプロセッサ２によるデータ処理結果等を格納するための機能部であり、例えば、ＲＡＭ、ＲＯＭ、およびフラッシュメモリ等のメモリＩＣである。記憶部３は、バス４に接続されており、マイクロプロセッサ２との間でバス４を介したデータの送受信が可能となっている。
【００４４】
外部プルアップ回路５は、マイクロプロセッサ２の外部端子をプルアップするための外付けの回路であり、端子Ｐ１〜Ｐｎ毎に設けられている。
【００４５】
具体的に、外部プルアップ回路５は、対応する端子Ｐ１〜Ｐｎと電源電圧ラインＶＤＤとの間に、内部プルダウン回路２１によって形成される電流経路よりも電流供給能力の高い電流経路、または内部プルダウン回路２１によって形成される電流経路よりも電流供給能力の低い電流経路を形成することにより、対応する端子Ｐ１〜Ｐｎの電位を固定するための回路である。
【００４６】
より具体的には、外部プルアップ回路５は、対応する端子Ｐ１〜Ｐｎと電源電圧ラインＶＤＤとの間に直列に接続された抵抗Ｒ２および抵抗Ｒ３と、抵抗Ｒ３と並列に接続され、入力された選択信号ＶＣＮＴ＿１〜ＶＣＮＴ＿ｎ（総称する場合には、「選択信号ＶＣＮＴ」と表記する。）に基づいてオン／オフが制御されるスイッチＳＷ２とを含む。
【００４７】
ここで、例えば、抵抗Ｒ２は、内部プルダウン回路２１の抵抗Ｒ１よりも抵抗値が小さく、抵抗Ｒ３は、内部プルダウン回路２１の抵抗Ｒ１よりも抵抗値が大きく設定されている。
【００４８】
これによれば、スイッチＳＷ２がオンしているとき、電源電圧ラインＶＤＤと対応する外部端子Ｐ１〜Ｐｎとの間に、抵抗Ｒ２およびスイッチＳＷ２を経由して、内部プルダウン回路２１の電流経路よりも電流供給能力の高い第１電流経路が形成され、スイッチＳＷ２がオフしているとき、電源電圧ラインＶＤＤと対応する外部端子Ｐ１〜Ｐｎとの間に、抵抗Ｒ２および抵抗Ｒ３を経由して、内部プルダウン回路２１の電流経路よりも電流供給能力の低い第２電流経路が形成される。
【００４９】
上述したように、スイッチＳＷ２は入力された選択信号ＶＣＮＴに応じてオン・オフが制御される。ここで、選択信号ＶＣＮＴは、計装機器１００における外部プルアップ回路５以外の機能部から供給される信号である。本実施の形態では、選択信号ＶＣＮＴがマイクロプロセッサ２の内部回路２０から供給されるものとして説明する。
【００５０】
図２は、スイッチＳＷ２の回路構成例を示す図である。
図２に示されるように、スイッチＳＷ２は、例えば、抵抗Ｒ３の両端に接続されたトランジスタＭ１と、トランジスタＭ１の制御端子と固定電位との間に接続された抵抗Ｒ４とによって実現することができる。
【００５１】
トランジスタＭ１としては、ＭＯＳトランジスタやバイポーラトランジスタ等の各種トランジスタを用いることができる。図２には、トランジスタＭ１として、Ｐチャネル型のＭＯＳトランジスタを用いた場合が例示されている。
【００５２】
抵抗Ｒ４は、選択信号ＶＣＮＴがトランジスタＭ１の制御電極（図２の場合、ゲート電極）に供給されていないときに、トランジスタＭ１がオンさせるための素子である。図２の場合、トランジスタＭ１がＰチャネルトランジスタであることから、抵抗Ｒ４は、トランジスタＭ１のゲート電極とグラウンドラインＧＮＤとの間に接続される。
【００５３】
上記のようにスイッチＳＷ２を構成することにより、選択信号ＶＣＮＴがトランジスタＭ１に供給されていないとき、および選択信号ＶＣＮＴがローレベル（ＧＮＤ）であるときにスイッチＳＷ２がオンし、選択信号ＶＣＮＴがハイレベル（ＶＤＤ）であるときにスイッチＳＷ２がオフする。
【００５４】
次に、実施の形態１に係る計装機器１００の起動時の動作について説明する。
図３は、計装機器１００の起動時の動作を説明するためのタイミングチャート図である。
図４Ａは、計装機器１００におけるマイクロプロセッサ２の起動時の外付けプルアップ回路および内蔵プルダウン回路の動作状態を示す図である。
図４Ｂは、計装機器１００におけるマイクロプロセッサ２の通常動作時の外付けプルアップ回路および内蔵プルダウン回路の動作状態を示す図である。
【００５５】
先ず、計装機器１００への電源投入後、例えばハイレベルのリセット信号ＲＥＳＥＴがマイクロプロセッサ２に入力され、マイクロプロセッサ２がリセット状態である時刻ｔ０における各機能部の動作状態は以下である。
【００５６】
図３に示すように、時刻ｔ０においては、マイクロプロセッサ２の内部回路２０がリセット状態であることから、上述したように内部プルダウン回路２１のスイッチＳＷ１はオンしている（初期状態）。したがって、端子Ｐ１〜Ｐｎは、抵抗Ｒ１およびスイッチＳＷ１を介してグラウンドラインＧＮＤに接続される。
【００５７】
また、このとき、マイクロプロセッサ２の内部回路２０が動作していないことから、選択信号ＶＣＮＴは不定となる。しかしながら、上述したように、外部プルアップ回路５におけるスイッチＳＷ２のトランジスタＭ１のゲート電極が抵抗Ｒ４を介してグラウンドラインＧＮＤに接続されているため、スイッチＳＷ２はオンする（初期状態）。したがって、端子Ｐ１〜Ｐｎは、抵抗Ｒ２およびスイッチＳＷ２を介してグラウンドラインＧＮＤに接続される。
【００５８】
すなわち、マイクロプロセッサ２がリセット状態である時刻ｔ０においては、図４Ａに示すように、電源電圧ラインＶＤＤとグラウンドラインＧＮＤとの間に、外付けプルアップ回路５における抵抗Ｒ２およびスイッチＳＷ２と、マイクロプロセッサ２の端子Ｐ１〜Ｐｎと、内部プルダウン回路２１における抵抗Ｒ１およびスイッチＳＷ１とを経由する電流経路が形成される。
【００５９】
このとき、スイッチＳＷ１，ＳＷ２のオン抵抗を無視すれば、外付けプルアップ回路５の全体の抵抗値Ｒｘは、抵抗Ｒ２によって決まり、内部プルダウン回路２１の全体の抵抗値は、抵抗Ｒ１によって決まる。また、上述したように、Ｒ２＜Ｒ１である。したがって、端子Ｐ１〜Ｐｎの論理レベルはハイレベルとなる。
【００６０】
ここで、抵抗Ｒ２は、抵抗Ｒ１との関係において、対応する端子Ｐ１〜Ｐｎの論理レベルをハイレベルにすることができる抵抗値を有していればよく、その抵抗値や抵抗の種類は限定されない。
【００６１】
次に、図３に示すように、時刻ｔ０後の時刻ｔ１においてリセット信号ＲＥＳＥＴがローレベルとなり、マイクロプロセッサ２のリセット状態が解除されると、マイクロプロセッサ２が動作を開始する。
【００６２】
先ず、マイクロプロセッサ２は、例えば時刻ｔ２において、モード切替端子としての端子Ｐ１〜Ｐｎの論理レベルがハイレベルであるかローレベルであるかを判定し、判定結果に応じて動作モードを決定する。動作モードが決定したら、マイクロプロセッサ２は、決定した動作モードに従った動作を開始する。
【００６３】
通常動作が開始されたら、例えば時刻ｔ３において、マイクロプロセッサ２は、内部回路２０によって、内部プルダウン回路２１のスイッチＳＷ１と各外部プルアップ回路５のスイッチＳＷ２を夫々オフさせる。
【００６４】
これにより、時刻ｔ３以降においては、図４Ｂに示すように、電源電圧ラインＶＤＤと端子Ｐ１〜Ｐｎとの間に、外付けプルアップ回路５における抵抗Ｒ２および抵抗３を経由する電流経路が形成される一方、端子Ｐ１〜ＰｎとグラウンドラインＧＮＤとの間の内部プルダウン回路２１を介した電流経路は遮断される。
【００６５】
このとき、外付けプルアップ回路５の全体の抵抗値Ｒｘは、抵抗Ｒ２と抵抗Ｒ３の合成抵抗（Ｒ２＋Ｒ３）によって決まる。すなわち、図３に示すように、外付けプルアップ回路５の全体の抵抗値Ｒｘは、起動時（リセット解除前）の抵抗値（Ｒ２）よりも、通常動作時の抵抗値（Ｒ２＋Ｒ３）の方が大きくなる。
【００６６】
したがって、例えば時刻ｔ４以降にマイクロプロセッサ２によるバス４に対する端子Ｐ１〜Ｐｎを介したデータの送受信が行われた場合、マイクロプロセッサ２の端子Ｐ１〜Ｐｎがローレベルとなる期間に、電源電圧ラインＶＤＤから外部プルアップ回路５を介してマイクロプロセッサ２の対応する端子Ｐ１〜Ｐｎに流れ込む電流は、マイクロプロセッサ２の起動時に電源電圧ラインＶＤＤから外部プルアップ回路５を介して端子Ｐ１に流れ込む電流に比べて小さくなる。
【００６７】
以上のように、本発明に係る計装機器１００によれば、マイクロプロセッサ２のような半導体集積回路の内蔵プルダウン素子が接続された外部端子と電源電圧ラインとの間に、上記プルダウン素子よりも電流供給能力の高い電流経路と上記プルダウン素子よりも電流供給能力の低い電流経路とを切り替え可能に形成する外付けのプルアップ回路を設けているので、内蔵のプルダウン素子によらず、起動時における上記外部端子の論理レベルをハイレベルにすることができ、且つ計装機器１００の消費電流のピーク値を抑えることが可能となる。
【００６８】
例えば、上記実施の形態のように、マイクロプロセッサ２の起動時（リセット解除直後）には、外部端子に内蔵のプルダウン素子が接続されていたとしても、外部プルアップ回路５によって上記外部端子と電源電圧ラインとの間に上記プルダウン素子よりも電流供給能力の高い電流経路を形成することができるので、上記外部端子をハイレベルにすることができる。
【００６９】
また、例えば、マイクロプロセッサ２の通常動作時（動作モードの決定後）には、外部プルアップ回路５によって上記外部端子と電源電圧ラインとの間に上記プルダウン素子よりも電流供給能力の低い電流経路を形成することができるので、上記外部端子がローレベルとなる期間において、電源電圧ラインから外部プルアップ回路５を介してマイクロプロセッサ２の上記外部端子に流れ込む電流量を抑えることができる。
【００７０】
特に、マイクロプロセッサ２の通常動作時のバス４を介したデータの送受信が行われていないタイミングにおいて、バス４の信号ラインをハイレベルまたはローレベルに固定しておきたい場合には、内蔵のプルダウン素子よりも電流能力の低い（抵抗値の高い）電流経路によって上記外部端子を固定電位に接続することができるので、抵抗値のバラつきが大きい内蔵のプルダウン素子を用いる必要がない。これにより、内蔵のプルダウン素子を用いる場合に比べて、通常動作時にマイクロプロセッサ２に流れるピーク電流を減らすことが可能となる。
【００７１】
このように、本発明に係る計装機器１００によれば、２線式の計装機器１００の消費電流のピーク値を抑えることができるので、計装機器１００の駆動電圧範囲を広く保つことができ、計装機器１００の性能の低下を防ぐことが可能となる。
【００７２】
また、外部プルアップ回路５を、２つの抵抗Ｒ２、Ｒ３とスイッチＳＷ２（トランジスタ）という簡素な回路構成によって実現することができるので、外部プルアップ回路５の制御が容易になるとともに、外付けの部品点数が少なくて済み、外部プルアップ回路５を設けたことによるコストの増大を抑えることができる。このことは、外部プルアップ回路５を複数設ける必要がある場合に特に有利である。
【００７３】
更に、外部プルアップ回路５における電流経路を形成するための素子として、マイクロプロセッサ２に内蔵されたプルダウン抵抗よりも高精度な外付け抵抗素子（Ｒ２、Ｒ３）を用いることにより、内蔵のプルダウン素子を用いる場合に比べて、計装機器１００の消費電流のピーク値のバラつきを抑えることも可能となる。
【００７４】
≪実施の形態２≫
図５は、実施の形態２に係る計装機器の構成を示す図である。
同図に示される計装機器１０１は、内部プルダウン回路２１の代わりに内部プルアップ回路２２を有するとともに、外部プルアップ回路５の代わりに外部プルダウン回路６を備える点において、実施の形態１に係る計装機器１００と相違する。
【００７５】
なお、実施の形態２に係る計装機器１０１において、実施の形態１に係る計装機器１００と同一の構成要素には同一の符号を付し、その詳細な説明を省略する。
【００７６】
図５に示されるように、マイクロプロセッサ２は、内部プルダウン回路２１の代わりに内部プルアップ回路２２を有している。内部プルアップ回路２２は、実施の形態１に係る計装機器１００と同様に、端子Ｐ１〜Ｐｎ毎に設けられ、マイクロプロセッサ２のリセット解除後、動作モードが決定するまでの期間は、スイッチＳＷ１がオンとされる。
【００７７】
また、端子Ｐ１〜Ｐｎには、外部プルアップ回路５の代わりに、外部プルダウン回路６が接続されている。外部プルダウン回路６は、対応する端子Ｐ１〜ＰｎとグラウンドラインＧＮＤとの間に直列に接続された抵抗Ｒ２および抵抗Ｒ３と、抵抗Ｒ３に並列に接続されたスイッチＳＷ２とを含む。ここで、各抵抗の抵抗値は、実施の形態１に係る計装機器１００と同様に、Ｒ２＜Ｒ１＜Ｒ３である。
【００７８】
これによれば、内蔵のプルアップ回路２２が端子Ｐ１〜Ｐｎに接続されている場合であっても、外付けプルダウン回路６によって、端子Ｐ１〜Ｐｎをローレベルにすることができる。また、マイクロプロセッサ２の通常動作時には、外部プルダウン回路６によって端子Ｐ１〜Ｐｎと電源電圧ラインとの間に、内蔵のプルアップ回路２２よりも電流供給能力の低い電流経路を形成することができるので、端子Ｐ１〜Ｐｎがハイレベルとなる期間において、マイクロプロセッサ２の端子Ｐ１〜Ｐｎから外部プルダウン回路６を介してグラウンドラインに流れ込む電流量を抑えることができる。
【００７９】
以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００８０】
例えば、上記実施の形態では、外部端子に接続される内蔵のプルダウン回路２１を有する半導体集積回路の一例として、マイクロプロセッサを例示したが、これに限られず、ゲートアレイやカスタムＣＰＵ、ＤＳＰ等のその他の半導体集積回路であってもよい。また、マイクロプロセッサ２にバス４を介して接続される半導体集積回路として記憶装置３（外部メモリ）を例示したが、これに限られない。例えば、計装機器１００が２つのマイクロプロセッサから成るマルチプロセッサ構成を有する場合には、もう一方のマイクロプロセッサであってもよい。
【００８１】
また、上記実施の形態では、外部プルアップ回路５または外部プルダウン回路６が接続される外部端子がモード切替端子である場合を例示したが、内部プルダウン回路２１または内部プルアップ回路２２によって定まる論理レベルと反対の論理レベルに設定したい外部端子であれば、その外部端子の種類は特に限定されない。
【００８２】
また、外部プルアップ回路５および外部プルダウン回路６は、電流供給能力が可変に構成されていればよく、図１および図５に示した回路構成に限定されない。例えば、外部プルアップ回路５および外部プルダウン回路６として、可変抵抗素子（例えばデジタルポテンショメータ）を用いてもよい。
【００８３】
また、スイッチＳＷ２として、トランジスタの代わりにメカニカルスイッチを用いてもよい。
【符号の説明】
【００８４】
１００，１０１…計装機器、１…電源回路、２…マイクロプロセッサ、３…記憶装置、４…バス、４…信号線、５…外部プルアップ回路、６…外部プルダウン回路、２０…内部回路、２１…内部プルダウン回路、２２…内部プルアップ回路、ＶＤＤ…電源電圧ライン、ＧＮＤ…グラウンドライン、ＲＥＳＥＴ…リセット信号、Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗、ＳＷ１，ＳＷ２…スイッチ、Ｍ１…トランジスタ、Ｐ１〜Ｐｎ…端子。
【図１】
2017040993.tif 000003
【図２】
2017040993.tif 000004
【図３】
2017040993.tif 000005
【図４Ａ】
2017040993.tif 000006
【図４Ｂ】
2017040993.tif 000007
【図５】
2017040993.tif 000008
【図６】
2017040993.tif 000009
【手続補正書】
【提出日】平成28年7月29日(2016.7.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
半導体集積回路と、前記半導体集積回路の外部端子の電位を固定するための外部電位固定回路とを有する計装機器であって、
前記半導体集積回路は、
第１固定電位と前記外部端子との間に電流経路を形成して、前記外部端子の電位を固定するための内部電位固定回路を含み、
前記外部電位固定回路は、前記第１固定電位とは異なる第２固定電位と前記外部端子との間に、前記内部電位固定回路の電流経路よりも電流供給能力の高い第１電流経路と、前記内部電位固定回路の電流経路よりも電流供給能力の低い第２電流経路のいずれか一方を選択的に形成する
ことを特徴とする計装機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本発明に係る計装機器（１００，１０１）は、半導体集積回路（２）と、半導体集積回路の外部端子（Ｐ１〜Ｐｎ）の電位を固定するための外部電位固定回路（５）とを有し、半導体集積回路は、第１固定電位（ＧＮＤ／ＶＤＤ）と上記外部端子との間に電流経路を形成して、上記外部端子の電位を固定するための内部電位固定回路（２１）を含み、外部電位固定回路（５）は、第１固定電位とは異なる第２固定電位（ＶＤＤ／ＧＮＤ）と外部端子との間に、内部電位固定回路の電流経路よりも電流供給能力の高い第１電流経路と、内部電位固定回路の電流経路よりも電流供給能力の低い第２電流経路のいずれか一方を選択的に形成することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
マイクロプロセッサ２は、複数の外部端子と、内部回路２０と、内部プルダウン回路２１とを有している。
図１には、上記複数の外部端子として、電源電圧を入力するための電源端子ＰＶＤＤと、グラウンド電圧を入力するためのグラウンド端子ＰＧＮＤと、リセット信号ＲＥＳＥＴを入力するためのリセット端子ＰＲと、データ転送用の端子Ｐ１〜Ｐｎとが代表的に示されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
また、このとき、マイクロプロセッサ２の内部回路２０が動作していないことから、選択信号ＶＣＮＴは不定となる。しかしながら、上述したように、外部プルアップ回路５におけるスイッチＳＷ２のトランジスタＭ１のゲート電極が抵抗Ｒ４を介してグラウンドラインＧＮＤに接続されているため、スイッチＳＷ２はオンする（初期状態）。したがって、端子Ｐ１〜Ｐｎは、抵抗Ｒ２およびスイッチＳＷ２を介して電源電圧ラインＶＤＤに接続される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
したがって、例えば時刻ｔ４以降にマイクロプロセッサ２によるバス４に対する端子Ｐ１〜Ｐｎを介したデータの送受信が行われた場合、マイクロプロセッサ２の端子Ｐ１〜Ｐｎがローレベルとなる期間に、電源電圧ラインＶＤＤから外部プルアップ回路５を介してマイクロプロセッサ２の対応する端子Ｐ１〜Ｐｎに流れ込む電流は、マイクロプロセッサ２の起動時に電源電圧ラインＶＤＤから外部プルアップ回路５を介して端子Ｐ１〜Ｐｎに流れ込む電流に比べて小さくなる。