(57)【要約】【課題】ＴＦＴ特性の劣化を抑えることができる液晶表示装置の製造方法を提供する。【解決手段】液晶表示装置の製造方法は、ゲート絶縁膜上にｉ型アモルファスシリコン膜とｎ＋型アモルファスシリコン膜と金属層とを順に成膜する工程と、レジストパターンを用いて前記金属層の一部をエッチング除去する工程と、前記レジストパターンの一部をアッシング除去するとともに前記ｎ＋型アモルファスシリコン膜上に酸化膜を形成する工程と、前記レジストパターンを用いて前記酸化膜と前記ｎ＋型アモルファスシリコン膜と前記ｉ型アモルファスシリコン膜とをエッチング除去する工程と、前記金属層をエッチング除去する工程と、前記ｎ＋型アモルファスシリコン膜を除去する工程と、を含む。【選択図】図９
2017040883.tif 000002
【特許請求の範囲】
【請求項１】
ガラス基板上にゲート信号線を形成する工程と、
前記ゲート信号線を覆うようにゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、薄膜トランジスタの半導体層となるｉ型アモルファスシリコン膜と、ドレイン電極及びソース電極となる、ｎ＋型アモルファスシリコン膜及び金属層と、を順に成膜する工程と、
レジストパターンを用いて前記金属層の一部をエッチング除去する工程と、
前記レジストパターンの一部をアッシング除去するとともに、前記金属層の一部をエッチングして露出された前記ｎ＋型アモルファスシリコン膜上に酸化膜を形成する工程と、
前記レジストパターンを用いて、前記酸化膜と前記ｎ＋型アモルファスシリコン膜と前記ｉ型アモルファスシリコン膜とをエッチング除去する工程と、
前記アッシングにより露出された前記金属層をエッチング除去する工程と、
前記金属層をエッチングして露出された前記ｎ＋型アモルファスシリコン膜を除去して、前記薄膜トランジスタの半導体層とドレイン電極とソース電極とを形成する工程と、
を含むことを特徴とする液晶表示装置の製造方法。
【請求項２】
前記レジストパターンを用いて、前記酸化膜と前記ｎ＋型アモルファスシリコン膜と前記ｉ型アモルファスシリコン膜とを、一括でエッチング除去して、前記ゲート絶縁膜を露出させる、
ことを特徴とする請求項１に記載の液晶表示装置の製造方法。
【請求項３】
前記ｎ＋型アモルファスシリコン膜上に前記酸化膜が残らないように、前記酸化膜と前記ｎ＋型アモルファスシリコン膜と前記ｉ型アモルファスシリコン膜とをエッチング除去する、
ことを特徴とする請求項１に記載の液晶表示装置の製造方法。
【請求項４】
前記薄膜トランジスタのチャネル領域を構成する前記ｉ型アモルファスシリコン膜上に前記ｎ＋型アモルファスシリコン膜が残らないように、前記ｎ＋型アモルファスシリコン膜を除去する、
ことを特徴とする請求項１に記載の液晶表示装置の製造方法。
【請求項５】
前記金属層は、Ｍｏ／Ｃｕの積層膜からなる、
ことを特徴とする請求項１に記載の液晶表示装置の製造方法。
【請求項６】
ゲート電極とドレイン電極とソース電極とアモルファスシリコンからなる半導体層とを含む薄膜トランジスタと、
前記ゲート電極に電気的に接続されたゲート信号線と、
前記ドレイン電極に電気的に接続されたデータ信号線と、
前記ソース電極に電気的に接続された画素電極と、
を含み、
前記薄膜トランジスタのチャネル領域に対応する前記半導体層上には、ｎ＋型アモルファスシリコン膜が形成されていない、
ことを特徴とする液晶表示装置。
【請求項７】
前記ｎ＋型アモルファスシリコン膜上に酸化膜が形成されていない、
ことを特徴とする請求項６に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
従来の液晶表示装置における薄膜トランジスタＴＦＴの製造工程（例えば特許文献１参照）では、例えば、ガラス基板上に形成したゲート信号線を覆うようにゲート絶縁膜を成膜し、その上に、アモルファスシリコンａ−Ｓｉ及び金属層を順に成膜する。その後、レジストパターンを用いて、金属層及びアモルファスシリコンを順にエッチング除去した後、ＴＦＴのチャネル領域に相当する部分のレジストパターンを、アッシングにより除去する。そして、レジストパターンをアッシング除去して露出した部分の金属層をエッチング除去することにより、チャネル領域を形成する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−７６７３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記従来の製造工程によれば、ＴＦＴのチャネル領域に相当する領域のレジストパターンをアッシングした際にａ−Ｓｉ膜上に酸化膜が形成され、その後のエッチング工程において、酸化膜の部分がエッチングされず、ｎ＋型ａ−Ｓｉ膜の膜残りが生じる。これにより、ＴＦＴのチャネル領域の周辺において電気的な導通領域が残ることにより電気的な悪影響が生じＴＦＴ特性が劣化する。
【０００５】
本発明は、上記実情に鑑みてなされたものであり、その目的は、ＴＦＴ特性の劣化を抑えることができる液晶表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係る液晶表示装置の製造方法は、ガラス基板上にゲート信号線を形成する工程と、前記ゲート信号線を覆うようにゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、薄膜トランジスタの半導体層となるｉ型アモルファスシリコン膜と、ドレイン電極及びソース電極となる、ｎ＋型アモルファスシリコン膜及び金属層と、を順に成膜する工程と、レジストパターンを用いて前記金属層の一部をエッチング除去する工程と、前記レジストパターンの一部をアッシング除去するとともに、前記金属層の一部をエッチングして露出された前記ｎ＋型アモルファスシリコン膜上に酸化膜を形成する工程と、前記レジストパターンを用いて、前記酸化膜と前記ｎ＋型アモルファスシリコン膜と前記ｉ型アモルファスシリコン膜とをエッチング除去する工程と、前記アッシングにより露出された前記金属層をエッチング除去する工程と、前記金属層をエッチングして露出された前記ｎ＋型アモルファスシリコン膜を除去して、前記薄膜トランジスタの半導体層とドレイン電極とソース電極とを形成する工程と、を含むことを特徴とする。
【０００７】
本発明に係る液晶表示装置の製造方法では、前記レジストパターンを用いて、前記酸化膜と前記ｎ＋型アモルファスシリコン膜と前記ｉ型アモルファスシリコン膜とを、一括でエッチング除去して、前記ゲート絶縁膜を露出させてもよい。
【０００８】
本発明に係る液晶表示装置の製造方法では、前記ｎ＋型アモルファスシリコン膜上に前記酸化膜が残らないように、前記酸化膜と前記ｎ＋型アモルファスシリコン膜と前記ｉ型アモルファスシリコン膜とをエッチング除去してもよい。
【０００９】
本発明に係る液晶表示装置の製造方法では、前記薄膜トランジスタのチャネル領域を構成する前記ｉ型アモルファスシリコン膜上に前記ｎ＋型アモルファスシリコン膜が残らないように、前記ｎ＋型アモルファスシリコン膜を除去してもよい。
【００１０】
本発明に係る液晶表示装置の製造方法では、前記金属層は、Ｍｏ／Ｃｕの積層膜からなっていてもよい。
【００１１】
また上記課題を解決するために、本発明に係る液晶表示装置は、ゲート電極とドレイン電極とソース電極とアモルファスシリコンからなる半導体層とを含む薄膜トランジスタと、前記ゲート電極に電気的に接続されたゲート信号線と、前記ドレイン電極に電気的に接続されたデータ信号線と、前記ソース電極に電気的に接続された画素電極と、を含み、前記薄膜トランジスタのチャネル領域に対応する前記半導体層上には、ｎ＋型アモルファスシリコン膜が形成されていない、ことを特徴とする。
【００１２】
本発明に係る液晶表示装置では、前記ｎ＋型アモルファスシリコン膜上に酸化膜が形成されていない。
【発明の効果】
【００１３】
本発明に係る構成によれば、ＴＦＴ特性の劣化を抑えることができる液晶表示装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る液晶表示装置の全体構成を示す図である。
【図２】１つの画素の構成を示す平面図である。
【図３】図２のＡ１−Ａ２切断線における断面図である。
【図４】図２のＡ１−Ａ３切断線における断面図である。
【図５】ＴＦＴ基板の製造方法における第１ホト工程を示す断面図である。
【図６】ＴＦＴ基板の製造方法における第２ホト工程を示すＡ１−Ａ２断面図である。
【図７】ＴＦＴ基板の製造方法における第２ホト工程を示すＡ１−Ａ２断面図である。
【図８】ＴＦＴ基板の製造方法における第２ホト工程を示すＡ１−Ａ３断面図である。
【図９】ＴＦＴ基板の製造方法における第２ホト工程を示すＡ１−Ａ３断面図である。
【図１０】ＴＦＴ基板の製造方法における第３ホト工程を示す断面図である。
【図１１】ＴＦＴ基板の製造方法における第４ホト工程を示す断面図である。
【発明を実施するための形態】
【００１５】
本発明の実施形態について、図面を用いて以下に説明する。図１は、本実施形態に係る液晶表示装置の全体構成の概略を示す平面図である。液晶表示装置ＬＣＤは、画像表示領域ＤＩＡとこれを駆動する駆動回路領域とからなる。画像表示領域ＤＩＡには、隣り合うゲート信号線ＧＬ（走査線）と隣り合うデータ信号線ＤＬとで囲まれた画素領域が、行方向及び列方向にマトリクス状に複数配列されている。なお、ゲート信号線ＧＬが延在する方向を行方向、データ信号線ＤＬが延在する方向を列方向とする。
【００１６】
各画素領域ではアクティブマトリクス表示が行われる。具体的には、走査線駆動回路からゲート信号線ＧＬ１、ＧＬ２、…、ＧＬｎにゲート電圧が供給され、データ線駆動回路からデータ信号線ＤＬ１、ＤＬ２、…、ＤＬｍにデータ電圧が供給され、共通電極駆動回路から共通電極ＣＩＴ（図２参照）に共通電圧（コモン電圧）が供給される。ゲート電圧による薄膜トランジスタＴＦＴのオン／オフによってデータ電圧が画素電極ＰＩＴに供給される。
【００１７】
各画素領域には、液晶層における電圧低下を防止するために保持容量Ｃｓｔｇが形成されている。保持容量Ｃｓｔｇは、画素電極ＰＩＴと共通電極ＣＩＴとが絶縁膜を介して互いに重なる領域に形成される。共通電圧は、共通電極駆動回路から、画像表示領域ＤＩＡに配置される共通電極ＣＩＴへ供給される。共通電極ＣＩＴには、共通電極ＣＩＴの抵抗を低減するための複数の共通配線ＣＬが電気的に接続されている。
【００１８】
図２は、１つの画素の構成を示す平面図である。図２には、隣り合う２本のゲート信号線ＧＬと隣り合う２本のデータ信号線ＤＬとで囲まれた１つの画素領域を示している。なお、図２は、薄膜トランジスタ基板（ＴＦＴ基板）の平面パターンを示している。
【００１９】
各画素領域において、隣り合う２本のゲート信号線ＧＬと隣り合う２本のデータ信号線ＤＬの内側には画素電極ＰＩＴが形成されている。複数の画素領域に共通して、共通電極ＣＩＴが形成されている。共通電極ＣＩＴには、画素領域に対応して複数のスリット（開口部）が設けられている。平面的に見て、データ信号線ＤＬの一部（ドレイン電極ＤＭ；導通電極）と、薄膜トランジスタＴＦＴのソース電極ＳＭ（導通電極）の一部が、半導体層ＳＥＭに重なっている。画素電極ＰＩＴは、コンタクトホールＣＯＮ（スルーホール）を介してソース電極ＳＭに電気的に接続されている。共通配線ＣＬ（図１参照）は、ゲート信号線ＧＬと平行に行方向に延在して形成されている。共通配線ＣＬは、共通電極ＣＩＴに電気的に接続されている。共通配線ＣＬ及び共通電極ＣＩＴは、１つの画素ごとに電気的に接続されてもよいし、複数画素ごとに電気的に接続されてもよい。
【００２０】
ここで、液晶表示装置ＬＣＤの駆動方法を簡単に説明する。ゲート信号線ＧＬは低抵抗の金属層で形成されており、走査線駆動回路から走査用のゲート電圧が印加される。また、データ信号線ＤＬは低抵抗の金属層で形成されており、データ線駆動回路から映像用のデータ電圧が印加される。ゲート信号線ＧＬにゲートオン電圧が印加されると、薄膜トランジスタＴＦＴの半導体層ＳＥＭが低抵抗となり、データ信号線ＤＬに印加されたデータ電圧が、低抵抗の金属層で形成されたソース電極ＳＭを介して、ソース電極ＳＭに電気的に接続された画素電極ＰＩＴに伝達される。
【００２１】
共通電圧は、共通電極駆動回路から共通配線ＣＬを介して共通電極ＣＩＴに印加される。共通電極ＣＩＴは、絶縁膜を介して画素電極ＰＩＴに重なっている。共通電極ＣＩＴには、１画素領域内にスリットが形成されている。共通電極ＣＩＴのスリットを介して、画素電極ＰＩＴから液晶層を経て共通電極ＣＩＴに至る駆動用電界により液晶層が駆動され、画像が表示される。なお、カラー表示を行う場合は、縦ストライプ状のカラーフィルタで形成された赤（Ｒ）色、緑（Ｇ）色、青（Ｂ）色に対応するそれぞれの画素領域の画素電極ＰＩＴに接続されたデータ信号線ＤＬ１（Ｒ）、ＤＬ２（Ｇ）、ＤＬ３（Ｂ）に所望のデータ電圧を印加することにより実現される。
【００２２】
なお、共通電極ＣＩＴのスリットの形状は、特に限定されず、細長形状であってもよいし、矩形状や楕円状等、一般的な開口部であってもよい。また、スリットの幅は、隣り合うスリット間の距離よりも大きくてもよいし小さくてもよい。
【００２３】
次に、画素の断面構造について以下に説明する。図３は、図２のＡ１−Ａ２切断線における断面図を示し、図４は、図２のＡ１−Ａ３切断線における断面図である。図２及び図３の断面図では、ＴＦＴ基板の断面構造を示し、カラーフィルタ基板（ＣＦ基板）の断面構造は省略している。ＣＦ基板は周知の構造を適用することができる。
【００２４】
液晶表示装置ＬＣＤは、ＣＦ基板と、ＴＦＴ基板と、両基板間に挟持された液晶層とを含んでいる。液晶層には、電界方向に沿って液晶分子の長軸が揃うポジ型の液晶分子が封入されている。
【００２５】
ＴＦＴ基板の透明基板ＳＵＢ１（ガラス基板）上には、ゲート信号線ＧＬ（ゲート電極）が形成されており、ゲート信号線ＧＬを覆うように、ゲート絶縁膜ＳｉＮが形成されている。ゲート絶縁膜ＳｉＮ上には、アモルファスシリコン（ａ−Ｓｉ）からなる半導体層ＳＥＭ、薄膜トランジスタＴＦＴのドレイン電極ＤＭ及びソース電極ＳＭが形成されている。ドレイン電極ＤＭ及びソース電極ＳＭは、半導体層ＳＥＭの上に形成されている。ドレイン電極ＤＭ及びソース電極ＳＭを覆うように、第１保護絶縁膜ＰＡＳ１が形成されており、ソース電極ＳＭ上の第１保護絶縁膜ＰＡＳ１にはコンタクトホールＣＯＮが形成されている。第１保護絶縁膜ＰＡＳ１上及びコンタクトホールＣＯＮ内には画素電極ＰＩＴが形成されており、これにより画素電極ＰＩＴとソース電極ＳＭとは電気的に接続されている。画素電極ＰＩＴを覆うように第２保護絶縁膜ＰＡＳ２が形成されており、第２保護絶縁膜ＰＡＳ２上に共通電極ＣＩＴが形成されている。
【００２６】
また、図４に示すように、半導体層ＳＥＭ上におけるソース電極ＳＭが形成されない領域には、ｎ＋型ａ−Ｓｉ膜が形成されておらず、平坦な構造となっている。なお、図３及び図４に示すように、液晶表示装置ＬＣＤは、ＩＰＳ方式の構成を有しているが、本発明の液晶表示装置はこれに限定されない。例えば、共通電極ＣＩＴがＣＦ基板に形成されていてもよい。また、図示はしていないが、ＴＦＴ基板には偏光板、配向膜等、一般的な構成部材が含まれる。
【００２７】
次に、ＴＦＴ基板の製造方法について、図５から図１１を用いて説明する。各図はおおよそ１回のホト工程に対応し、基本的にはホトパターン加工となる薄膜の成膜から、ホトレジスト塗布、露光、現像、及び薄膜のパターン加工までを１回のホト工程として説明する。ホトレジスト自身の剥離工程については、図面上は省略している。 各ホト工程での詳細な手順は、各図の（ａ）、（ｂ）、（ｃ）…の断面図で表している。
【００２８】
まず、第１ホト工程を図５に示す。ガラス基板など透明基板ＳＵＢ１上に、スパッタ法を用いて、厚さ２００ｎｍの、例えば、Ｃｒ、Ｍｏの単膜あるいは下部よりＡｌ、Ｍｏの積層膜、あるいはＭｏＷなどの合金の金属膜ｇ１を成膜する。そして、この金属膜上に所定のレジストパターンＲＰ１を形成した後、それをマスクとして金属膜ｇ１をエッチングする。このパターン化された金属膜ｇ１は、ゲート信号線ＧＬを構成する。
【００２９】
次に、第２ホト工程を図６〜図９に示す。なお、図６及び図７は、図２のＡ１−Ａ２断面を示し、図８及び図９は、図２のＡ１−Ａ３断面を示している。
【００３０】
全面にプラズマＣＶＤ法を用いて、ＳｉＮ膜またはＳｉＮ膜とＳｉＯ２膜の２層膜からなる厚さ３５０ｎｍの絶縁膜、厚さ２５０ｎｍのノンドープのｉ型ａ−Ｓｉ膜、厚さ５０ｎｍのｎ＋型ａ−Ｓｉ膜を成膜する。引き続き、スパッタ法を用いて、厚さ２００ｎｍの例えばＭｏ、Ｃｒの単膜あるいはＭｏ／Ｃｕの積層膜、Ｍｏ／Ａｌ／Ｍｏの積層膜、あるいはＭｏＷのような合金膜を成膜する。ここでは、Ｍｏ／Ｃｕの積層膜（金属層Ｍｏ／Ｃｕ）を示している。
【００３１】
次に、この金属層Ｍｏ／Ｃｕ上に所定のレジストパターンを形成する。図６（ａ）及び図８（ａ）のレジストパターンＲＰ１、ＲＰ２は１回の露光、現像で厚さの異なるレジストパターン領域を形成する。この厚さの異なるレジストパターンを１回の露光、現像で形成することが、ＴＦＴ基板の製造工程を削減し、歩留まりの向上を実現する。レジストパターンを異ならせる方法を図６のホトマスク基板ＭＡＳＵＢで説明する。 ホト工程でのホトマスクはレジストが全面に塗布されたＴＦＴ基板上に、一定の隙間を置いて配置される。ホトマスクには、Ｃｒを所定の厚さにした不透明領域ＭＳＫ１、一定の光透過が可能なＭｏＳｉを薄く成膜した領域ＭＳＫ２、その他の透明領域を有する構造とする。レジストとしてポジレジストを用いた場合、露光、現像後のレジスト厚さは、不透明のＭＳＫ１領域では成膜後の膜厚に略近い厚さ、半透過のＭＳＫ２領域では成膜中の膜厚より１０から９０％低減された厚さ、その他の透明領域では、レジストは洗浄され残らない。従って、ホトマスク基板ＭＡＳＵＢのパターンを不透明、半透過、透明の３領域にすることで、ＴＦＴ基板上のレジストパターンを厚さの異なるＲＰ１、ＲＰ２を１回の露光、現像工程で実現できる。次工程以降において、レジストパターンＲＰ１の領域は、薄膜トランジスタＴＦＴの信号配線（データ信号線ＤＬ）、ソース電極ＳＭ及びドレイン電極ＤＭを形成し、レジストパターンＲＰ２領域は、薄膜トランジスタＴＦＴのチャネル領域を形成する。
【００３２】
ＴＦＴ基板上に１回の露光、現像で厚さの異なるレジストパターンを形成するホトマスク製造方法は、上記の半透過の金属ＭＳＫ２を形成する以外に、ＭＳＫ２領域を厚さはＭＳＫ１領域と同じ金属膜をメッシュ状にして、レジストへの露光量を低減させるハーフトーンマスクを用いることもできる。
【００３３】
次に、本工程の断面図（図６（ｂ）及び図８（ｂ））で、この金属層Ｍｏ／Ｃｕ上の所定のレジストパターンをマスクとして、金属層Ｍｏ／Ｃｕをエッチングする。
エッチングはウエットエッチングで行い、例えば、過酸化水素及び有機酸を主成分とするエッチング液で行う。
【００３４】
次に、図６（ｃ）及び図８（ｃ）に示すように、Ｏ２Ｈｅガスを用いたドライハーフアッシングを用いて、薄膜トランジスタＴＦＴのチャネル領域にある薄いレジストパターンＲＰ２を除去する、この際に厚いレジストパターンＲＰ１の厚さも減少するが、ホトレジストパターンとしては残るようにアッシング条件を調整する。このアッシング工程により、ｎ＋型ａ−Ｓｉ膜上には、酸化膜が形成される。
【００３５】
次に、図７（ｄ）及び図９（ｄ）に示すように、所定のレジストパターンＲＰ１をマスクとして、酸化膜、ｎ＋型ａ−Ｓｉ膜、及びｉ型ａ−Ｓｉ膜をエッチングする。エッチングは真空装置内でのドライエッチングで行い、例えば、ＳＦ６あるいはＣＦ４を含むガスにＣｌ２を添加したガスで行う。これにより、酸化膜、ｎ＋型ａ−Ｓｉ膜、及びｉ型ａ−Ｓｉ膜を一括エッチングすることができる。本工程により、酸化膜が除去される。
【００３６】
次に、図７（ｅ）及び図９（ｅ）に示すように、レジストパターンＲＰ１をマスクとして、金属層Ｍｏ／Ｃｕをエッチングする。次に、図７（ｆ）及び図９（ｆ）に示すように、レジストパターンＲＰ１をマスクとして、ｎ＋型ａ−Ｓｉ膜を除去する。
【００３７】
上記のように、半透過マスクを用いることにより、製造工程の短縮とこれによる歩留まり向上が実現できる。また、本製造工程では、金属層Ｍｏ／Ｃｕをエッチング除去した後、ａ−Ｓｉ膜をエッチング除去する前に、アッシングによりａ−Ｓｉ膜上に酸化膜を形成し、その後に、エッチングを行って、酸化膜及びａ−Ｓｉ膜を除去している。このため、図９（ｆ）に示すように、ｉ型ａ−Ｓｉ膜（半導体層ＳＥＭ）上におけるソース電極ＳＭが形成されない領域には、ｎ＋型ａ−Ｓｉ膜が形成されず平坦な構造となり、また、ａ−Ｓｉ膜のはみ出し量を抑えることができる。よって、ｉ型ａ−Ｓｉ膜上にｎ＋型ａ−Ｓｉ膜が残ることにより生じる、短絡等の電気的な悪影響を回避することができるため、ＴＦＴ特性の劣化を抑えることができる。
【００３８】
次に、ＴＦＴ基板の第３ホト工程以降を図１０及び図１１で示す。上記工程を経たＴＦＴ基板の全面に、ＣＶＤ法を用いてＳｉＮ膜からなる厚さ４００ｎｍの第１保護絶縁膜ＰＡＳ１を成膜する。次に、レジストを塗布した後、ホト法を用いてソース電極ＳＭ上に開口部を持つレジストパターンＲＰ１を形成する。そして、そのレジストパターンＲＰ１をマスクとして第１保護絶縁膜ＰＡＳ１を開口し、コンタクトホールＣＯＮを形成する。次に、図１１に示すように、全面に、スパッタ法を用いて、厚さ１４０ｎｍのＩＴＯあるいはＩＺＯからなる透明導電膜ＩＴＯを成膜する。次に、レジストパターンＲＰ１を形成し、これをマスクとしてこの透明導電膜ＩＴＯを加工し、画素電極ＰＩＴを形成する。なお、透明導電膜ＩＴＯを加工して、画素電極ＰＩＴ及び共通電極ＣＩＴを同層に形成してもよい。この場合、画素電極ＰＩＴ及び共通電極ＣＩＴを、櫛歯状に形成してもよい。また図３及び図４に示すように、共通電極ＣＩＴを画素電極ＰＩＴ上に形成する場合には、その後の工程において、第２保護絶縁膜ＰＡＳ２及び透明導電膜ＩＴＯを積層して、共通電極ＣＩＴを形成してもよい。
【００３９】
以上、本発明の一実施形態について説明したが、本発明は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記各実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。
【符号の説明】
【００４０】
ＬＣＤ  液晶表示装置、ＤＩＡ  画像表示領域、  ＳＵＢ１  透明基板、ＴＦＴ  薄膜トランジスタ、ＩＴＯ  透明電極材料、ＩＴＯ１  透明導電膜、ＧＬ  ゲート信号線、ＳｉＮ  ゲート絶縁膜、ＰＡＳ１  第１保護絶縁膜、ＰＡＳ２  第２保護絶縁膜、ＤＬ  データ信号線、ＳＭ  ソース電極、ＤＭ  ドレイン電極、ＳＥＭ  半導体層、ＣＩＴ  共通電極、ＰＩＴ  画素電極、ＣＬ  共通配線、ＣＯＮ  コンタクトホール、Ｃｓｔｇ  保持容量、Ｍｏ／Ｃｕ  金属層、ａ−Ｓｉ  アモルファスシリコン、ＲＰ  レジストパターン、ＭＳＫ  ホトマスク、ＭＡＳＵＢ  ホトマスク基板。
【図１】
2017040883.tif 000003
【図２】
2017040883.tif 000004
【図３】
2017040883.tif 000005
【図４】
2017040883.tif 000006
【図５】
2017040883.tif 000007
【図６】
2017040883.tif 000008
【図７】
2017040883.tif 000009
【図８】
2017040883.tif 000010
【図９】
2017040883.tif 000011
【図１０】
2017040883.tif 000012
【図１１】
2017040883.tif 000013