(57)【要約】【課題】効率悪化を抑制しつつ、相互変調歪みによる受信感度の低下を抑制する電力増幅モジュールを提供する。【解決手段】電力増幅モジュールは、第１の周波数帯域における第１の送信信号が入力される第１の入力端子と、第１の周波数帯域より高い第２の周波数帯域における第２の送信信号が入力される第２の入力端子と、第１の送信信号を増幅した第１の増幅信号を出力する第１の増幅回路と、第２の送信信号を増幅した第２の増幅信号を出力する第２の増幅回路と、第１の入力端子と第１の増幅回路との間に設けられる第１のフィルタ回路と、第２の入力端子と第２の増幅回路との間に設けられる第２のフィルタ回路と、を備え、第１のフィルタ回路が第１の周波数帯域を通過させ第１の送信信号の高調波及び第２の送信信号を減衰させるローパスフィルタであり、第２のフィルタ回路が第２の周波数帯域を通過させ第１の送信信号を減衰させるハイパスフィルタである。【選択図】図１
2017118338.tif 000002
【特許請求の範囲】
【請求項１】
第１の周波数帯域における第１の送信信号が入力される第１の入力端子と、
前記第１の周波数帯域より高い第２の周波数帯域における第２の送信信号が入力される第２の入力端子と、
前記第１の送信信号が入力され、前記第１の送信信号を増幅した第１の増幅信号を出力する第１の増幅回路と、
前記第２の送信信号が入力され、前記第２の送信信号を増幅した第２の増幅信号を出力する第２の増幅回路と、
前記第１の入力端子と前記第１の増幅回路との間に設けられる第１のフィルタ回路と、
前記第２の入力端子と前記第２の増幅回路との間に設けられる第２のフィルタ回路と、
を備え、
前記第１のフィルタ回路が、前記第１の周波数帯域を通過させ、前記第１の送信信号の高調波及び前記第２の送信信号を減衰させるローパスフィルタであり、
前記第２のフィルタ回路が、前記第２の周波数帯域を通過させ、前記第１の送信信号を減衰させるハイパスフィルタである、電力増幅モジュール。
【請求項２】
前記電力増幅モジュールが、
前記第２の周波数帯域より高い第３の周波数帯域における第３の送信信号が入力される第３の入力端子と、
前記第３の送信信号が入力され、前記第３の送信信号を増幅した第３の増幅信号を出力する第３の増幅回路と、
前記第３の入力端子と前記第３の増幅回路との間に設けられる第３のフィルタ回路と、
をさらに備え、
前記第１のフィルタ回路が、前記第１の周波数帯域を通過させ、前記第１の送信信号の高調波と、前記第２及び第３の送信信号とを減衰させるローパスフィルタであり、
前記第２のフィルタ回路が、前記第２の周波数帯域を通過させ、前記第１の送信信号と、前記第２の送信信号の高調波と、前記第３の送信信号とを減衰させるバンドパスフィルタであり、
前記第３のフィルタ回路が、前記第３の周波数帯域を通過させ、前記第１及び第２の送信信号を減衰させるハイパスフィルタである、
請求項１に記載の電力増幅モジュール。
【請求項３】
前記第１又は第２のフィルタ回路が、前記第１及び第２の増幅回路とともに集積化されている、
請求項１又は２に記載の電力増幅モジュール。
【請求項４】
前記第１又は第２のフィルタ回路が、前記第１又は第２の増幅回路の前段に設けられた回路の出力インピーダンスと、前記第１又は第２の増幅回路の入力インピーダンスとを整合するように動作する、
請求項１〜３のいずれか一項に記載の電力増幅モジュール。
【請求項５】
前記電力増幅モジュールが、前記第１のフィルタ回路と並列に接続された第１のスイッチ素子をさらに備え、
前記第２の送信信号が入力されない場合に、前記第１のスイッチ素子がオンとなる、
請求項１〜４のいずれか一項に記載の電力増幅モジュール。
【請求項６】
前記電力増幅モジュールが、前記第２のフィルタ回路と並列に接続された第２のスイッチ素子をさらに備え、
前記第１の送信信号が入力されない場合に、前記第２のスイッチ素子がオンとなる、
請求項１〜５のいずれか一項に記載の電力増幅モジュール。
【請求項７】
前記第１のスイッチ素子が、前記第１及び第２の増幅回路とともに集積化されている、
請求項５に記載の電力増幅モジュール。
【請求項８】
前記第２のスイッチ素子が、前記第１及び第２の増幅回路とともに集積化されている、
請求項６に記載の電力増幅モジュール。
【請求項９】
前記電力増幅モジュールが、アップリンクキャリアアグリゲーションに対応している、
請求項１〜８のいずれか一項に記載の電力増幅モジュール。
【請求項１０】
前記電力増幅モジュールが、
前記第１の増幅信号が出力される第１の端子と、
前記第２の送信信号が入力される第２の端子と、
をさらに備え、
前記第１の端子は、前記第１及び第２の増幅回路を備える集積回路の第１の辺に形成され、
前記第２の端子は、前記集積回路の前記第１の辺に隣接する第２の辺に形成され、
前記第１の端子に接続される配線の向きと、前記第２の端子に接続される配線の向きとが略直交する、
請求項１〜９のいずれか一項に記載の電力増幅モジュール。
【請求項１１】
前記電力増幅モジュールが、
前記第２の増幅信号が出力される第３の端子と、
前記第１の送信信号が入力される第４の端子と、
をさらに備え、
前記第３の端子は、前記集積回路の第３の辺に形成され、
前記第４の端子は、前記集積回路の前記第３の辺に隣接する第４の辺に形成され、
前記第３の端子に接続される配線の向きと、前記第４の端子に接続される配線の向きとが略直交する、
請求項１０に記載の電力増幅モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅モジュールに関する。
【背景技術】
【０００２】
近年、携帯電話機等の移動体通信機において無線周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号を基地局へ送信する際に、複数の異なる周波数帯域を同時に用いる技術（アップリンクキャリアアグリゲーション）が注目されている。基地局への送信の際には、送信信号の電力を増幅する必要がある。例えば特許文献１には、低周波の送信信号を増幅するパワーアンプ回路と、高周波の送信信号を増幅するパワーアンプ回路とを備える高周波回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２９５３２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
アップリンクキャリアアグリゲーションを利用する際は、複数の送信信号の基本波及び高調波等による相互変調歪みが発生し、当該歪みがノイズとなって受信感度に影響を与え得る。この問題に対処するため、例えば、特許文献１に開示される高周波回路のように、送信信号が入力される送信端子とパワーアンプ回路との間にバンドパスフィルタを設ける構成が考えられる。しかし、バンドパスフィルタにおける通過帯域の挿入損失により、効率が悪化するという問題がある。
【０００５】
本発明はかかる事情に鑑みてなされたものであり、効率悪化を抑制しつつ、相互変調歪みによる受信感度の低下を抑制する電力増幅モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一側面に係る電力増幅モジュールは、第１の周波数帯域における第１の送信信号が入力される第１の入力端子と、第１の周波数帯域より高い第２の周波数帯域における第２の送信信号が入力される第２の入力端子と、第１の送信信号が入力され、第１の送信信号を増幅した第１の増幅信号を出力する第１の増幅回路と、第２の送信信号が入力され、第２の送信信号を増幅した第２の増幅信号を出力する第２の増幅回路と、第１の入力端子と第１の増幅回路との間に設けられる第１のフィルタ回路と、第２の入力端子と第２の増幅回路との間に設けられる第２のフィルタ回路と、を備え、第１のフィルタ回路が、第１の周波数帯域を通過させ、第１の送信信号の高調波及び第２の送信信号を減衰させるローパスフィルタであり、第２のフィルタ回路が、第２の周波数帯域を通過させ、第１の送信信号を減衰させるハイパスフィルタである。
【発明の効果】
【０００７】
本発明によれば、効率悪化を抑制しつつ、相互変調歪みによる受信感度の低下を抑制する電力増幅モジュールを提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態である電力増幅モジュール１００Ａの構成を示す図である。
【図２】本発明の他の実施形態である電力増幅モジュール１００Ｂの構成を示す図である。
【図３】本発明の他の実施形態である電力増幅モジュール１００Ｃの構成を示す図である。
【図４Ａ】電力増幅モジュール１００Ａが備える３Ｇ／４Ｇ用チップ１１０Ａにおける端子配置の一例の概略を示す図である。
【図４Ｂ】電力増幅モジュール１００Ａが備える３Ｇ／４Ｇ用チップ１１０Ａにおける端子配置の他の例の概略を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。
【００１０】
図１は、本発明の一実施形態である電力増幅モジュール１００Ａの構成を示す図である。電力増幅モジュール１００Ａは、同時に複数の周波数帯域のＲＦ信号の電力を増幅する機能を有する。電力増幅モジュール１００Ａは、携帯電話機等のユーザ端末において、基地局に送信される送信信号を処理するための送信ユニットに含まれる。また、図１には図示していないが、ユーザ端末は、基地局から受信した受信信号を処理するための受信ユニットも備える。送信ユニット及び受信ユニットは、例えば、１つの通信ユニットとして提供される。
【００１１】
電力増幅モジュール１００Ａは複数の通信規格（モード）に対応している。図１に示す例では、２Ｇ（第２世代移動通信システム）、３Ｇ（第３世代移動通信システム）、及び４Ｇ（第４世代移動通信システム）のマルチモードであるが、通信規格はこれに限定されず、例えば３Ｇ、４Ｇ、及び５Ｇ（第５世代移動通信システム）のマルチモードであってもよい。なお、本実施形態においては、電力増幅モジュール１００Ａが３つの通信規格に対応する例を示しているが、通信規格は必ずしも複数である必要はなく、１つであってもよく、また２つ以上であってもよい。
【００１２】
また、電力増幅モジュール１００Ａは、複数の周波数帯域（バンド）に対応している。図１では、３Ｇ／４Ｇの周波数帯域の例として、Ｂ１（送信周波数帯域：１９２０〜１９８０ＭＨｚ），Ｂ２（送信周波数帯域：１８５０〜１９１０ＭＨｚ），Ｂ３（送信周波数帯域：１７１０〜１７８５ＭＨｚ）、Ｂ４（送信周波数帯域：１７１０〜１７５５ＭＨｚ）、Ｂ５（送信周波数帯域：８２４〜８４９ＭＨｚ）、Ｂ８（送信周波数帯域：８８０〜９１５ＭＨｚ）、Ｂ２０（送信周波数帯域：８３２〜８６２ＭＨｚ）、Ｂ２６（送信周波数帯域：８１４〜８４９ＭＨｚ）の８つについて図示しているが、周波数帯域はこれに限定されない。本実施形態では、Ｂ１、Ｂ２、Ｂ３及びＢ４の４つの周波数帯域をミドルバンド、ミドルバンドより低い周波数帯域であるＢ５、Ｂ８、Ｂ２０及びＢ２６の４つの周波数帯域をローバンドという。また、２Ｇの周波数帯域の例として、ＧＳＭ（登録商標）（ｇｌｏｂａｌ  ｓｙｓｔｅｍ  ｆｏｒ  ｍｏｂｉｌｅ  ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）のハイバンド（ＧＳＭ＿ＨＢ）及びローバンド（ＧＳＭ＿ＬＢ）の２つについて図示している。
【００１３】
また、電力増幅モジュール１００Ａは、異なる周波数帯域の送信信号を同時に複数送信するアップリンクキャリアアグリゲーションに対応した電力増幅モジュールである。例えば、ミドルバンドのいずれかの周波数帯域（例えばＢ１）の送信信号と、ローバンドのいずれかの周波数帯域（例えばＢ５）の送信信号について、同時に電力増幅や送信信号の出力をする。
【００１４】
次に、電力増幅モジュール１００Ａの各構成要素について説明する。図１に示すように、電力増幅モジュール１００Ａは、３Ｇ／４Ｇ用チップ１１０Ａ、２Ｇ用チップ１２０、バイアス制御回路１３０、整合回路ＭＮ３，ＭＮ６、スイッチ素子ＳＷ１〜ＳＷ４、及びキャパシタＣ１〜Ｃ１３を備える。
【００１５】
３Ｇ／４Ｇ用チップ１１０Ａ（集積回路）は、入力端子ＩＮ１〜ＩＮ４から供給される３Ｇ／４ＧのＲＦ信号を増幅して出力する。２Ｇ用チップ１２０は、入力端子ＩＮ５，ＩＮ６から供給される２ＧのＲＦ信号を増幅して出力する。３Ｇ／４Ｇ用チップ１１０Ａ及び２Ｇ用チップ１２０の構成の詳細は後述する。
【００１６】
バイアス制御回路１３０は、電力増幅モジュール１００Ａの外部から入力される制御信号Ｂｃｏｎｔに応じてバイアス電圧／バイアス電流を生成し、３Ｇ／４Ｇ用チップ１１０Ａ又は２Ｇ用チップ１２０が備える電力増幅回路ＰＡ１〜ＰＡ１０にバイアス電圧／バイアス電流を供給する。
【００１７】
整合回路（ＭＮ：Ｍａｔｃｈｉｎｇ  Ｎｅｔｗｏｒｋ）ＭＮ３，ＭＮ６は、各々、当該整合回路の前段に設けられた回路の出力インピーダンスと、当該整合回路の後段に設けられた回路の入力インピーダンスとを整合させるための回路であり、キャパシタやインダクタを用いて構成される。なお、後述する整合回路ＭＮ１，ＭＮ２，ＭＮ４，ＭＮ５，ＭＮ７〜ＭＮ１５についても同様である。
【００１８】
スイッチ素子ＳＷ１，ＳＷ２は、各々、入力端子ＩＮ１〜ＩＮ４に入力される３Ｇ／４Ｇの送信信号を、３Ｇ／４Ｇ用チップ１１０Ａのローバンド用又はミドルバンド用増幅経路に供給する。
【００１９】
スイッチ素子ＳＷ３，ＳＷ４は、各々、３Ｇ／４Ｇの送信信号の周波数帯域に基づいて、増幅された送信信号を、対応する周波数帯域の出力端子ＯＵＴ１（Ｂ５，Ｂ２６），ＯＵＴ２（Ｂ８），ＯＵＴ３（Ｂ２０）のいずれか、又はＯＵＴ４（Ｂ１），ＯＵＴ５（Ｂ２），ＯＵＴ６（Ｂ３），ＯＵＴ７（Ｂ４）のいずれかに出力する。出力端子は周波数帯域ごとに１つずつ設けてもよいし、出力端子ＯＵＴ１のように１つの出力端子をいくつかの周波数帯域で共有してもよい。
【００２０】
スイッチ素子ＳＷ１〜ＳＷ４は、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）により電力増幅モジュール１００Ａの基板上に実装することができる。
【００２１】
キャパシタＣ１〜Ｃ１３は、送信信号の直流成分を除去する。なお、後述するキャパシタＣ１４〜Ｃ１６についても同様である。
【００２２】
次に、３Ｇ／４Ｇ用チップ１１０Ａ及び２Ｇ用チップ１２０の構成について説明する。３Ｇ／４Ｇ用チップ１１０Ａは、電力増幅回路ＰＡ１〜ＰＡ４、フィルタ回路Ｆ１，Ｆ２、及び整合回路ＭＮ１，ＭＮ２，ＭＮ４，ＭＮ５を備える。２Ｇ用チップ１２０は、電力増幅回路ＰＡ５〜ＰＡ１０、及び整合回路ＭＮ７〜ＭＮ１２を備える。
【００２３】
電力増幅回路ＰＡ１〜ＰＡ１０は、いずれも送信信号の増幅を行うための回路であり、増幅用のトランジスタにより構成される。増幅用のトランジスタは、例えば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタである。増幅用のトランジスタとして、電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を用いてもよい。
【００２４】
本実施形態においては、３Ｇ／４Ｇ用チップ１１０Ａは、ローバンド用及びミドルバンド用の２つの増幅経路により構成される。２Ｇ用チップ１２０は、ハイバンド用及びローバンド用の２つの増幅経路により構成される。具体的には、電力増幅回路ＰＡ１，ＰＡ２は３Ｇ／４Ｇのローバンド用増幅経路、電力増幅回路ＰＡ３，ＰＡ４は３Ｇ／４Ｇのミドルバンド用増幅経路として設けられ、各々二段の増幅経路を構成する。また、電力増幅回路ＰＡ５〜ＰＡ７は２Ｇのハイバンド用増幅経路、電力増幅回路ＰＡ８〜ＰＡ１０は２Ｇのローバンド用増幅経路として設けられ、各々三段の増幅経路を構成する。
【００２５】
３Ｇ／４Ｇのローバンド（第１の周波数帯域）（例えばＢ５，Ｂ８，Ｂ２０，Ｂ２６）の送信信号ＲＦｌｏｗ（第１の送信信号）が入力端子（第１の入力端子）ＩＮ１又はＩＮ２から入力されると、当該信号は、スイッチ素子ＳＷ１により３Ｇ／４Ｇ用チップ１１０Ａのローバンド用増幅経路に供給される。当該信号は、フィルタ回路Ｆ１及び整合回路ＭＮ１を介して、初段（ドライブ段）の電力増幅回路ＰＡ１（第１の増幅回路）により増幅される。増幅された信号（第１の増幅信号）は、整合回路ＭＮ２を介して二段目（パワー段）の電力増幅回路ＰＡ２により増幅され、増幅された信号が整合回路ＭＮ３へと出力される。
【００２６】
３Ｇ／４Ｇのミドルバンド（第２の周波数帯域）（例えばＢ１〜Ｂ４）の送信信号ＲＦｍｉｄ（第２の送信信号）が入力端子（第２の入力端子）ＩＮ３又はＩＮ４から入力されると、当該信号は、スイッチ素子ＳＷ２により３Ｇ／４Ｇ用チップ１１０Ａのミドルバンド用増幅経路に供給される。当該信号は、フィルタ回路Ｆ２及び整合回路ＭＮ４を介して、初段（ドライブ段）の電力増幅回路ＰＡ３（第２の増幅回路）により増幅される。増幅された信号（第２の増幅信号）は、整合回路ＭＮ５を介して二段目（パワー段）の電力増幅回路ＰＡ４により増幅され、増幅された信号が整合回路ＭＮ６へと出力される。
【００２７】
また、２Ｇ用チップ１２０が備える増幅経路については、ハイバンド用及びローバンド用ともに、３Ｇ／４Ｇのミドルバンド用増幅経路の構成に三段目の電力増幅回路が追加された構成である。すなわち、２Ｇのハイバンドの送信信号ＧＳＭ＿ＨＢは、入力端子ＩＮ５から入力されると、キャパシタＣ１０を介して２Ｇのハイバンド用増幅経路に供給される。当該信号は、整合回路ＭＮ７を介して電力増幅回路ＰＡ５により増幅され、整合回路ＭＮ８を介して電力増幅回路ＰＡ６により増幅され、整合回路ＭＮ９を介して電力増幅回路ＰＡ７により増幅される。２Ｇのローバンド用増幅経路については、２Ｇのハイバンド用増幅経路と同様であるため、詳細な説明は省略する。
【００２８】
次に、３Ｇ／４Ｇ用チップ１１０Ａが備えるフィルタ回路Ｆ１，Ｆ２の作用及び効果について説明する。
【００２９】
フィルタ回路Ｆ１（第１のフィルタ回路）は、ローバンド用増幅経路におけるスイッチ素子ＳＷ１と整合回路ＭＮ１との間に設けられ、増幅前の送信信号ＲＦｌｏｗについてフィルタリング処理を行う。具体的には、送信信号ＲＦｌｏｗの高調波及び送信信号ＲＦｍｉｄを減衰させるフィルタリングを行う。
【００３０】
フィルタ回路Ｆ１は、例えば、送信信号ＲＦｌｏｗの周波数帯域における送信周波数帯域の成分を通過させ、当該送信周波数帯域より高い周波数帯域である送信信号ＲＦｌｏｗの高調波及び送信信号ＲＦｍｉｄを減衰させるローパスフィルタを用いることができる。
【００３１】
一方、フィルタ回路Ｆ２（第２のフィルタ回路）は、ミドルバンド用増幅経路におけるスイッチ素子ＳＷ２と整合回路ＭＮ４との間に設けられ、増幅前の送信信号ＲＦｍｉｄについてフィルタリング処理を行う。具体的には、ローバンドの送信信号ＲＦｌｏｗの基本波を減衰させるフィルタリングを行う。
【００３２】
フィルタ回路Ｆ２は、例えば、送信信号ＲＦｍｉｄの周波数帯域における送信周波数帯域の成分を通過させ、当該送信周波数帯域より低い周波数帯域である送信信号ＲＦｌｏｗの基本波を減衰させるハイパスフィルタを用いることができる。
【００３３】
ここで、アップリンクキャリアアグリゲーションの適用時には、同一の集積回路上において、複数の増幅経路において送信信号の増幅が行われる。そのため、一方の増幅経路の電力増幅回路から出力される信号が他方の増幅経路の電力増幅回路の入力に回り込むことにより、相互変調歪み（ＩＭＤ：Ｉｎｔｅｒｍｏｄｕｌａｔｉｏｎ  Ｄｉｓｔｏｒｔｉｏｎ）が生じ得る。当該ＩＭＤは、例えばデュプレクサ（不図示）を介して受信ユニットに流れ込み、受信感度を悪化させる問題がある。
【００３４】
例えば、ミドルバンドＢ１の送信信号と、ローバンドＢ５の送信信号を同時に増幅等する場合、Ｂ１の送信周波数帯域の上限Ｂ１ｆ＿ｍａｘ（１９２０ＭＨｚ）とＢ５の送信周波数帯域の下限Ｂ５ｆ＿ｍｉｎ（８４９ＭＨｚ）の２倍波同士の差は、２×Ｂ１ｆ＿ｍａｘ−２×Ｂ５ｆ＿ｍｉｎ＝３８４０−１６９８＝２１４２ＭＨｚとなる。当該周波数は、Ｂ１の受信周波数帯域（２１１０〜２１７０ＭＨｚ）に含まれており、ＩＭＤがＢ１の受信感度に影響を与え得ることとなる。このように、送信信号が漏出する場合に、各バンド間のアイソレーションが十分に確保できなければ、当該漏出信号が他のバンドの増幅経路に回り込み、ＩＭＤが発生し得る。
【００３５】
一方、電力増幅モジュール１００Ａにおいては、上述のフィルタ回路Ｆ１，Ｆ２を備えることにより、ローバンド及びミドルバンドの入力端子におけるアイソレーションを十分に確保することができる。すなわち、ローバンドの送信信号ＲＦｌｏｗが漏出する場合、送信信号ＲＦｌｏｗのうち基本波成分は、ミドルバンド用増幅経路に回り込んでも、フィルタ回路Ｆ２（例えばハイパスフィルタ）により増幅前に減衰される。また、送信信号ＲＦｌｏｗの高調波成分は、ローバンド用増幅経路におけるフィルタ回路Ｆ１（例えばローパスフィルタ）により増幅前に減衰されるため、漏出する信号の電力を抑制することができる。これにより、ミドルバンド用増幅経路においてＩＭＤが発生することを抑制し、ミドルバンドの受信感度の低下を抑制することができる。
【００３６】
また、ミドルバンド用増幅経路から送信信号ＲＦｍｉｄが漏出し、ローバンド用増幅経路へ回り込む場合は、フィルタ回路Ｆ１（例えばローパスフィルタ）により当該漏出信号が減衰され、送信信号ＲＦｍｉｄの回り込みを抑制することができる。これにより、ローバンド用増幅経路においてＩＭＤが発生することを抑制し、ローバンドの受信感度の低下を抑制することができる。
【００３７】
上述の通り、電力増幅モジュール１００Ａにおいては、ローバンドとミドルバンドの各信号の相互の回り込みが防止され、相互変調歪みの発生を抑制することができる。また、フィルタ回路Ｆ１，Ｆ２としてローパスフィルタやハイパスフィルタを用いることにより、バンドパスフィルタを挿入するよりも、通過帯域の挿入損失による効率悪化を抑制することができる。この理由として、所望の周波数帯域を通過させるバンドパスフィルタでは、当該周波数帯域以外を通過させないために、共振器が用いられる。他方、ローパスフィルタやハイパスフィルタでは、カットオフ周波数より高い又は低い周波数を減衰させるだけでよいため、共振器は必要ではない。そのため、共振器を備えるバンドパスフィルタを用いる場合と比較して、ローパスフィルタやハイパスフィルタを用いる方が、挿入損失を小さくすることができる。
【００３８】
ここで、ローバンド用及びミドルバンド用増幅経路を同一の集積回路上に形成し、ローバンドの電力増幅回路の出力信号がミドルバンドの電力増幅回路の入力端子に回り込んだ場合を想定する。この時のローバンドの電力増幅回路の出力信号を２６ｄＢｍとする。同一の集積回路の空間アイソレーションの特性を−３６ｄＢとし、ミドルバンドの電力増幅回路の先に接続するデュプレクサのアイソレーションの特性を−４８ｄＢとする。この条件下において、ローバンドの出力信号は、空間アイソレーション分減衰し、約−１０ｄＢｍの信号がミドルバンドの電力増幅回路の入力端子に入力される。この信号（約−１０ｄＢｍ）がミドルバンドの電力増幅回路に入力され、ミドルバンドの電力増幅回路の出力端子からＩＭＤによるノイズ（約−３７ｄＢｍ）が出力される。このノイズ（−３７ｄＢｍ）は、ミドルバンドのデュプレクサを通り、−８５ｄＢｍとして、受信信号のノイズとして出力される。
【００３９】
一般に、携帯電話の最小受信感度が例えば−１１０ｄＢｍであることから、上記のノイズは最小受信感度に比べて２５ｄＢ程度大きい。このため、２５ｄＢ以上の減衰をフィルタ回路Ｆ１，Ｆ２で実現することで、ＩＭＤにより発生したノイズを最小受信感度よりも小さくすることができる。
【００４０】
また、図１においては、フィルタ回路Ｆ１，Ｆ２を３Ｇ／４Ｇ用チップ１１０Ａ上に集積化する例を示しているが、フィルタ回路Ｆ１，Ｆ２の位置は３Ｇ／４Ｇ用チップ１１０Ａ上でなくてもよい。また、フィルタ回路Ｆ１，Ｆ２について、３Ｇ／４Ｇ用チップ１１０Ａ上の受動素子を用いて構成することにより、回路規模を増大させず、かつ安価にフィルタリング処理を行うことができる。例えば、フィルタ回路Ｆ１，Ｆ２は、３Ｇ／４Ｇ用チップ１１０Ａ上の整合回路ＭＮ１，ＭＮ４をフィルタ回路Ｆ１，Ｆ２として用いてもよい。
【００４１】
なお、各々のフィルタの例としては、例えば、ＬＣフィルタを用いることができるが、これに限定されない。例えば、弾性表面波（ＳＡＷ：Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）フィルタや誘電体フィルタを用いてもよい。
【００４２】
図２は、本発明の他の実施形態である電力増幅モジュール１００Ｂの構成を示す図である。なお、電力増幅モジュール１００Ａと同一の要素には同一の符号を付して説明を省略する。当該実施形態では電力増幅モジュール１００Ａと共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【００４３】
電力増幅モジュール１００Ｂは、電力増幅モジュール１００Ａにおける３Ｇ／４Ｇ用チップ１１０Ａの代わりに、３Ｇ／４Ｇ用チップ１１０Ｂを備える。
【００４４】
３Ｇ／４Ｇ用チップ１１０Ｂは、図１に示す３Ｇ／４Ｇ用チップ１１０Ａと比較して、スイッチ素子ＳＷ５，ＳＷ６をさらに備える点において相違する。
【００４５】
スイッチ素子ＳＷ５（第１のスイッチ素子）はフィルタ回路Ｆ１と並列に接続され、スイッチ素子ＳＷ６（第２のスイッチ素子）はフィルタ回路Ｆ２と並列に接続される。すなわち、スイッチ素子ＳＷ５をオンとすると、送信信号はスイッチ素子ＳＷ５経由で電力増幅回路ＰＡ１に供給される。また、スイッチ素子ＳＷ６をオンとすると、送信信号はスイッチ素子ＳＷ６経由で電力増幅回路ＰＡ３に供給される。
【００４６】
スイッチ素子ＳＷ５は、ミドルバンドの送信信号ＲＦｍｉｄが入力されず、ミドルバンド用増幅経路が動作しない場合にオンとなり、送信信号ＲＦｍｉｄが入力され、ミドルバンド用増幅経路が動作する場合にオフとなる。すなわち、ミドルバンド用及びローバンド用増幅経路を同時に使用しない場合は、ＩＭＤの発生の抑制よりもフィルタ回路Ｆ１による挿入損失の回避を優先し、スイッチ素子ＳＷ５をオンとする。これにより、フィルタ回路Ｆ１を介さずに送信信号ＲＦｌｏｗを電力増幅回路ＰＡ１に供給することができる。従って、フィルタ回路Ｆ１による通過帯域の挿入損失を回避することができる。
【００４７】
同様に、スイッチ素子ＳＷ６は、ローバンドの送信信号ＲＦｌｏｗが入力されず、ローバンド用増幅経路が動作しない場合にオンとなり、送信信号ＲＦｌｏｗが入力され、ローバンド用増幅経路が動作する場合にオフとなる。これにより、ミドルバンド用及びローバンド用増幅経路を同時に使用しない場合は、フィルタ回路Ｆ２を介さずに送信信号ＲＦｍｉｄを電力増幅回路ＰＡ３に供給することができる。従って、フィルタ回路Ｆ２による通過帯域の挿入損失を回避することができる。
【００４８】
上述の通り、電力増幅モジュール１００Ｂにおいては、スイッチ素子ＳＷ５，ＳＷ６を備えることにより、アップリンクキャリアアグリゲーションの有無に応じて、相互変調歪みの発生を抑制しつつフィルタ回路を動作させないことで、電力増幅モジュール１００Ｂの効率を改善することができる。
【００４９】
また、図２においては、スイッチ素子ＳＷ５，ＳＷ６を３Ｇ／４Ｇ用チップ１１０Ｂ上に集積化する例を示しているが、スイッチ素子ＳＷ５，ＳＷ６の配置は３Ｇ／４Ｇ用チップ１１０Ｂ上でなくてもよい。スイッチ素子ＳＷ５，ＳＷ６を３Ｇ／４Ｇ用チップ１１０Ｂ上に集積化することにより、回路規模の増大を回避することができる。
【００５０】
なお、アップリンクキャリアアグリゲーションの有無に応じてフィルタ回路をバイパスさせる構成はこれに限られない。例えば、フィルタ回路をバイパスするバイパス経路と、フィルタ回路を通る経路とバイパス経路とを選択するスイッチ素子とを設け、アップリンクキャリアアグリゲーションの有無に応じてスイッチ素子を制御してもよい。
【００５１】
図３は、本発明の他の実施形態である電力増幅モジュール１００Ｃの構成を示す図である。なお、電力増幅モジュール１００Ａと同一の要素には同一の符号を付して説明を省略する。当該実施形態では電力増幅モジュール１００Ａと共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【００５２】
電力増幅モジュール１００Ｃは、電力増幅モジュール１００Ａの構成に加えて、３Ｇ／４Ｇのハイバンド用増幅経路をさらに備える。すなわち、電力増幅回路ＰＡ１１，ＰＡ１２、フィルタ回路Ｆ３´、整合回路ＭＮ１３〜ＭＮ１５、キャパシタＣ１４〜Ｃ１６、及びスイッチ素子ＳＷ７，ＳＷ８をさらに備える。
【００５３】
電力増幅モジュール１００Ｃは、３Ｇ／４Ｇのローバンド及びミドルバンドの周波数帯域に加えて、ミドルバンドよりさらに高い周波数帯域であるハイバンドの送信信号にも対応している。図３では、３Ｇ／４Ｇのハイバンドの周波数帯域（第３の周波数帯域）の例として、Ｂ７（送信周波数帯域：２５００〜２５７０ＭＨｚ）、Ｂ３０（送信周波数帯域：２３０５〜２３１５ＭＨｚ）の２つについて図示しているが、周波数帯域はこれに限定されない。
【００５４】
ハイバンド用増幅経路については、フィルタ回路Ｆ３´を除き、ローバンド用及びミドルバンド用増幅経路の構成と同様である。すなわち、３Ｇ／４Ｇのハイバンド（第３の周波数帯域）（例えばＢ７，Ｂ３０）の送信信号ＲＦｈｉｇｈ（第３の送信信号）が入力端子（第３の入力端子）ＩＮ７又はＩＮ８から入力されると、当該信号は、スイッチ素子ＳＷ７により３Ｇ／４Ｇ用チップ１１０Ｃのハイバンド用増幅経路に供給される。当該信号は、整合回路ＭＮ１３を介して、初段の電力増幅回路ＰＡ１１（第３の増幅回路）により増幅される。増幅された信号（第３の増幅信号）は、整合回路ＭＮ１４を介して二段目の電力増幅回路ＰＡ１２により増幅され、増幅された信号が整合回路ＭＮ１５へと出力される。
【００５５】
ここで、電力増幅モジュール１００Ｃにおいては、３つの周波数帯域に対応するため、ミドルバンド用増幅経路が備えるフィルタ回路Ｆ２´の構成が、電力増幅モジュール１００Ａが備えるフィルタ回路Ｆ２と相違する。以下に、各フィルタ回路Ｆ１´〜Ｆ３´について、詳細に説明する。
【００５６】
まず、ローバンド用増幅経路が備えるフィルタ回路Ｆ１´は、電力増幅モジュール１００Ａが備えるフィルタ回路Ｆ１と同様である。具体的には、例えば、送信信号ＲＦｌｏｗの周波数帯域における送信周波数帯域の成分を通過させ、当該送信周波数帯域より高い周波数である送信信号ＲＦｌｏｗの高調波と、送信信号ＲＦｍｉｄと、送信信号ＲＦｈｉｇｈとを減衰させるローパスフィルタを用いることができる。
【００５７】
次に、ミドルバンド用増幅経路が備えるフィルタ回路Ｆ２´は、例えば、送信信号ＲＦｍｉｄの周波数帯域における送信周波数帯域の成分を通過させ、当該送信周波数帯域より低い周波数である送信信号ＲＦｌｏｗの基本波と、当該送信周波数帯域より高い周波数である送信信号ＲＦｍｉｄの高調波及び送信信号ＲＦｈｉｇｈとを減衰させるバンドパスフィルタを用いる。フィルタ回路Ｆ１´としてバンドパスフィルタを用いるのは、送信信号ＲＦｌｏｗに加えて、送信信号ＲＦｈｉｇｈとの作用によるＩＭＤについても抑制する必要があるからである。
【００５８】
そして、フィルタ回路Ｆ３´（第３のフィルタ回路）は、ハイバンド用増幅経路におけるスイッチ素子ＳＷ７と整合回路ＭＮ１３との間に設けられ、増幅前の送信信号ＲＦｈｉｇｈについてフィルタリング処理を行う。具体的には、送信信号ＲＦｌｏｗ及び送信信号ＲＦｍｉｄの基本波について減衰させるフィルタリングを行う。
【００５９】
フィルタ回路Ｆ３´は、例えば、送信信号ＲＦｈｉｇｈの周波数帯域における送信周波数帯域の成分を通過させ、当該送信周波数帯域より低い周波数である送信信号ＲＦｌｏｗ及び送信信号ＲＦｍｉｄの基本波を減衰させるハイパスフィルタを用いることができる。
【００６０】
以上の構成により、ローバンド、ミドルバンド、ハイバンドの各々の送信信号の漏出及び他の増幅経路への回り込みによるＩＭＤの発生を抑制することができる。
【００６１】
なお、フィルタ回路Ｆ１´〜Ｆ３´の全てをバンドパスフィルタにより構成してもよいが、フィルタ回路Ｆ２´のみバンドパスフィルタとすることにより、回路規模の増大及びフィルタ回路の挿入損失による効率悪化を抑制することができる。
【００６２】
また、電力増幅モジュール１００Ａにおけるフィルタ回路Ｆ１，Ｆ２と同様に、フィルタ回路Ｆ３´の位置は、３Ｇ／４Ｇ用チップ１１０Ｃ上でなくてもよい。また、フィルタ回路Ｆ３´について、３Ｇ／４Ｇ用チップ１１０Ｃ上の受動素子を用いて構成してもよく、例えば、３Ｇ／４Ｇ用チップ１１０Ｃ上の整合回路ＭＮ１３をフィルタ回路Ｆ３´として用いてもよい。
【００６３】
図４Ａは、電力増幅モジュール１００Ａが備える３Ｇ／４Ｇ用チップ１１０Ａにおける端子配置の一例（３Ｇ／４Ｇ用チップ１１０Ａ−１）の概略を示す図である。なお、図４Ａは、３Ｇ／４Ｇ用チップ１１０Ａ−１が備える要素のうち、下記に説明する端子Ｔ１〜Ｔ４のみを示しており、他の構成要素は省略している。
【００６４】
端子Ｔ１（第１の端子）は、ローバンド用増幅経路における初段の電力増幅回路ＰＡ１によって増幅された増幅信号（第１の増幅信号）の出力端子であり、３Ｇ／４Ｇ用チップ１１０Ａ−１の一辺Ｓ１（第１の辺）の付近に形成されている。また、端子Ｔ１には、ボンディングワイヤＢＷ１が接続されている。
【００６５】
端子Ｔ２（第２の端子）は、３Ｇ／４Ｇ用チップ１１０Ａ−１の外部からミドルバンドの送信信号ＲＦｍｉｄが入力される入力端子であり、３Ｇ／４Ｇ用チップ１１０Ａ−１の一辺Ｓ１に隣接する一辺Ｓ２（第２の辺）の付近に形成されている。また、端子Ｔ２には、ボンディングワイヤＢＷ２が接続されている。
【００６６】
端子Ｔ３（第３の端子）は、ミドルバンド用増幅経路における初段の電力増幅回路ＰＡ３によって増幅された増幅信号（第２の増幅信号）の出力端子であり、３Ｇ／４Ｇ用チップ１１０Ａ−１の一辺Ｓ３（第３の辺）の付近に形成されている。また、端子Ｔ３には、ボンディングワイヤＢＷ３が接続されている。
【００６７】
端子Ｔ４（第４の端子）は、３Ｇ／４Ｇ用チップ１１０Ａ−１の外部からローバンドの送信信号ＲＦｌｏｗが入力される入力端子であり、３Ｇ／４Ｇ用チップ１１０Ａ−１の一辺Ｓ３に隣接する一辺Ｓ２（第４の辺）の付近に形成されている。また、端子Ｔ４には、ボンディングワイヤＢＷ４が接続されている。
【００６８】
電力増幅モジュール１００Ａにおいては、ローバンド用及びミドルバンド用増幅経路の各々について、初段の電力増幅回路（ＰＡ１，ＰＡ３）の出力インピーダンスと、二段目の電力増幅回路（ＰＡ２，ＰＡ４）の入力インピーダンスを整合するための整合回路（ＭＮ２，ＭＮ５）の一部（例えばインダクタ）を、３Ｇ／４Ｇ用チップ１１０Ａ−１の外に設ける構成とすることができる。この場合、初段の電力増幅回路ＰＡ１によって増幅されたローバンドの増幅信号は、端子Ｔ１及びボンディングワイヤＢＷ１を介して、３Ｇ／４Ｇ用チップ１１０Ａ−１の外に出力される。同様に、初段の電力増幅回路ＰＡ３によって増幅されたミドルバンドの増幅信号は、端子Ｔ３及びボンディングワイヤＢＷ３を介して、３Ｇ／４Ｇ用チップ１１０Ａ−１の外に出力される。
【００６９】
ここで、本実施形態においては、ローバンドの出力端子Ｔ１に接続されたボンディングワイヤＢＷ１の向きと、ミドルバンドの入力端子Ｔ２に接続されたボンディングワイヤＢＷ２の向きが、略直交となるように各端子が形成されている。また、同様に、ミドルバンドの出力端子Ｔ３に接続されたボンディングワイヤＢＷ３の向きと、ローバンドの入力端子Ｔ４に接続されたボンディングワイヤＢＷ４の向きが、略直交となるように各端子が形成されている。これにより、一方の周波数帯域の出力端子から出力される信号の磁界と、他方の周波数帯域の入力端子から入力される信号の磁界とが直交する。従って、一方の周波数帯域の送信信号が他方の周波数帯域の送信信号に及ぼす影響を減少させることができる。
【００７０】
また、図４Ａに示すように、ローバンドの出力端子Ｔ１は、辺Ｓ１における辺Ｓ２から遠い方に形成されている。また、ミドルバンドの入力端子Ｔ２は、辺Ｓ２における辺Ｓ１から遠い方に形成されている。これにより、ローバンドの出力端子Ｔ１とミドルバンドの入力端子Ｔ２との距離が遠くなる。同様に、ミドルバンドの出力端子Ｔ３は、辺Ｓ３における辺Ｓ２から遠い方に形成されている。また、ローバンドの入力端子Ｔ４は、辺Ｓ２における辺Ｓ３から遠い方に形成されている。これにより、ミドルバンドの出力端子Ｔ３とローバンドの入力端子Ｔ４との距離が遠くなる。従って、一方の周波数帯域の送信信号の入力端子と、他方の周波数帯域の送信信号の出力端子との空間アイソレーションが向上する。
【００７１】
上述の構成により、電力増幅モジュール１００Ａは、より受信感度の悪化を抑制することができる。
【００７２】
なお、本実施形態においては、端子Ｔ２及び端子Ｔ４が同一辺Ｓ２の付近に形成される構成としたが、端子の配置はこれに限られず、例えば端子Ｔ２及び端子Ｔ４が対辺の付近に各々形成されてもよい。
【００７３】
図４Ｂは、電力増幅モジュール１００Ａが備える３Ｇ／４Ｇ用チップ１１０Ａにおける端子配置の他の例（３Ｇ／４Ｇ用チップ１１０Ａ−２）の概略を示す図である。なお、図４Ｂは、３Ｇ／４Ｇ用チップ１１０Ａ−２が備える要素のうち、下記に説明する端子Ｔ１´〜Ｔ４´のみを示しており、他の構成要素は省略している。
【００７４】
端子Ｔ１´（第１の端子）は、ローバンド用増幅経路における二段目の電力増幅回路ＰＡ２から出力される増幅信号の出力端子であり、３Ｇ／４Ｇ用チップ１１０Ａ−２の一辺Ｓ１´（第１の辺）の付近に形成されている。すなわち、端子Ｔ１´からは、初段の電力増幅回路ＰＡ１から出力される増幅信号（第１の増幅信号）が、整合回路ＭＮ２及び電力増幅回路ＰＡ２を介して出力される。なお、二段目の電力増幅回路ＰＡ２から出力される増幅信号は電流量が大きくなるため、図４Ｂに示す構成では、端子Ｔ１´は、４つの端子により構成されている。なお、端子Ｔ１´を構成する端子の数は４つに限られず、１つであってもよいし、５つ以上であってもよい。
【００７５】
端子Ｔ２´（第２の端子）は、３Ｇ／４Ｇ用チップ１１０Ａ−２の外部からミドルバンドの送信信号ＲＦｍｉｄが入力される入力端子であり、３Ｇ／４Ｇ用チップ１１０Ａ−２の一辺Ｓ１´に隣接する一辺Ｓ２´（第２の辺）の付近に形成されている。
【００７６】
端子Ｔ３´（第３の端子）は、ミドルバンド用増幅経路における二段目の電力増幅回路ＰＡ４から出力される増幅信号の出力端子であり、３Ｇ／４Ｇ用チップ１１０Ａ−２の一辺Ｓ１´（第３の辺）の付近に形成されている。すなわち、端子Ｔ３´からは、初段の電力増幅回路ＰＡ３から出力される増幅信号（第２の増幅信号）が、整合回路ＭＮ５及び電力増幅回路ＰＡ４を介して出力される。なお、図４Ｂに示す構成では、端子Ｔ３´も、端子Ｔ１´と同様に、複数の端子により構成されている。
【００７７】
端子Ｔ４´（第４の端子）は、３Ｇ／４Ｇ用チップ１１０Ａ−２の外部からローバンドの送信信号ＲＦｌｏｗが入力される入力端子であり、３Ｇ／４Ｇ用チップ１１０Ａ−２の一辺Ｓ１´に隣接する一辺Ｓ３´（第４の辺）の付近に形成されている。
【００７８】
なお、３Ｇ／４Ｇ用チップ１１０Ａ−１と同様に、端子Ｔ１´〜Ｔ４´には、各々ボンディングワイヤＢＷ１´〜ＢＷ４´が接続されている。
【００７９】
３Ｇ／４Ｇ用チップ１１０Ａ−２においても、３Ｇ／４Ｇ用チップ１１０Ａ−１と同様に、端子Ｔ１´に接続されたボンディングワイヤＢＷ１´の向きと、端子Ｔ２´に接続されたボンディングワイヤＢＷ２´の向きが略直交となる。また、端子Ｔ３´に接続されたボンディングワイヤＢＷ３´の向きと、端子Ｔ４´に接続されたボンディングワイヤＢＷ４´の向きが略直交となる。また、３Ｇ／４Ｇ用チップ１１０Ａ−１と同様に、端子Ｔ１´と端子Ｔ２´の距離、及び、端子Ｔ３´と端子Ｔ４´の距離が遠くなるように各端子を配置することにより、一方の周波数帯域の送信信号の入力端子と、他方の周波数帯域の送信信号の出力端子との空間アイソレーションが向上する。
【００８０】
従って、３Ｇ／４Ｇ用チップ１１０Ａ−２においても、より受信感度の悪化を抑制することができる。
【００８１】
なお、図４Ａ，図４Ｂに示した３Ｇ／４Ｇ用チップ１１０Ａ−１，１１０Ａ−２の端子配置は、３Ｇ／４Ｇ用チップ１１０Ｂ，１１０Ｃにも適用できる。
【００８２】
以上、本発明の例示的な実施形態について説明した。電力増幅モジュール１００Ａ〜１００Ｃは、アップリンクキャリアアグリゲーション対応の電力増幅モジュールにおいて、３Ｇ／４Ｇのローバンド及びミドルバンドの各々の入力端子ＩＮ１〜ＩＮ４と電力増幅回路ＰＡ１，ＰＡ３との間に、フィルタ回路Ｆ１（Ｆ１´），Ｆ２（Ｆ２´）を備える。また、フィルタ回路Ｆ１をローパスフィルタにより、フィルタ回路Ｆ２をハイパスフィルタにより構成することができる。これにより、送信信号ＲＦｌｏｗがフィルタ回路Ｆ２（Ｆ２´）により減衰され、送信信号ＲＦｌｏｗの高調波及び送信信号ＲＦｍｉｄがフィルタ回路Ｆ１（Ｆ１´）により減衰される。そのため、ローバンド及びミドルバンドの各信号の相互の回り込みが抑制され、相互変調歪みの発生を抑制することができる。従って、電力効率の悪化を抑制しつつ、受信感度の悪化を抑制することができる。
【００８３】
また、電力増幅モジュール１００Ｃは、電力増幅モジュール１００Ａの構成に加えて、３Ｇ／４Ｇのハイバンド用増幅経路をさらに備える。また、フィルタ回路Ｆ１´をローパスフィルタ、フィルタ回路Ｆ２´をバンドパスフィルタ、フィルタ回路Ｆ３´をハイパスフィルタにより構成することができる。これにより、電力増幅モジュール１００Ｃが対応する周波数帯域が３つであっても、ローバンド、ミドルバンド、及びハイバンドの各信号の相互の回り込みが抑制され、相互変調歪みの発生を抑制することができる。従って、電力効率の悪化を抑制しつつ、受信感度の悪化を抑制することができる。
【００８４】
また、各フィルタ回路Ｆ１（Ｆ１´），Ｆ２（Ｆ２´），Ｆ３´は、３Ｇ／４Ｇ用チップ１１０Ａ〜１１０Ｃ上に集積化してもよい。これにより、回路規模を増大させず、かつ安価にフィルタリング処理を行うことができる。
【００８５】
また、３Ｇ／４Ｇ用チップが備える整合回路ＭＮ１，ＭＮ４，ＭＮ１３を、各々フィルタ回路Ｆ１（Ｆ１´），Ｆ２（Ｆ２´），Ｆ３´として用いてもよい。
【００８６】
また、電力増幅モジュール１００Ｂは、電力増幅モジュール１００Ａの構成に加えて、フィルタ回路Ｆ１，Ｆ２と並列に接続されたスイッチ素子ＳＷ５，ＳＷ６をさらに備える。これにより、一方の増幅経路が動作しない場合に、他方の増幅経路が備えるスイッチ素子をオンとすることにより、送信信号をフィルタ回路に通さない構成とすることができる。従って、アップリンクキャリアアグリゲーションの有無に応じて、相互変調歪みの発生を抑制しつつフィルタ回路による通過帯域の挿入損失を回避し、効率を改善することができる。
【００８７】
また、電力増幅モジュール１００Ｂにおいて、スイッチ素子ＳＷ５，ＳＷ６は、３Ｇ／４Ｇ用チップ１１０Ｂ上に集積化してもよい。これにより、回路規模の増大を回避することができる。
【００８８】
また、３Ｇ／４Ｇ用チップ１１０Ａは、一方の周波数帯域の出力端子Ｔ１，Ｔ３に接続されたボンディングワイヤＢＷ１，ＢＷ３の向きと、他方の周波数帯域の入力端子Ｔ２，Ｔ４に接続されたボンディングワイヤＢＷ２，ＢＷ４の向きが、略直交となるように各端子を形成してもよい。これにより、各送信信号の磁界が直交し、一方の周波数帯域の送信信号が他方の周波数帯域の送信信号に及ぼす影響を減少させることができる。従って、受信感度の悪化をより抑制することができる。
【００８９】
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。すなわち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００９０】
１００Ａ，１００Ｂ，１００Ｃ  電力増幅モジュール
１１０Ａ，１１０Ｂ，１１０Ｃ  ３Ｇ／４Ｇ用チップ
１２０  ２Ｇ用チップ
１３０  バイアス制御回路
Ｆ１，Ｆ１´，Ｆ２，Ｆ２´，Ｆ３´  フィルタ回路
ＰＡ１〜ＰＡ１２  電力増幅回路
ＭＮ１〜ＭＮ１５  整合回路
ＳＷ１〜ＳＷ８  スイッチ素子
Ｃ１〜Ｃ１６  キャパシタ
ＩＮ１〜ＩＮ８  入力端子
ＯＵＴ１〜ＯＵＴ１１  出力端子
Ｔ１〜Ｔ４，Ｔ１´〜Ｔ４´  端子
ＢＷ１〜ＢＷ４，ＢＷ１´〜ＢＷ４´  ボンディングワイヤ
【図１】
2017118338.tif 000003
【図２】
2017118338.tif 000004
【図３】
2017118338.tif 000005
【図４Ａ】
2017118338.tif 000006
【図４Ｂ】
2017118338.tif 000007