(57)【要約】      （修正有）【課題】垂直信号線の電位のセトリング時間をより確実に短縮し、画素信号の読出し速度の高速化を可能とした固体撮像素子、固体撮像素子の駆動方法及び電子機器を提供する。【解決手段】光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素は、１個以上の単位画素で共有する垂直信号線３２、単位画素を制御する画素制御線、単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給する第１の電流供給部３４及び画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する第２の電流供給部６０を備える。第２の電流供給部は、電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する。【選択図】図３
2017118373.tif 000002
【特許請求の範囲】
【請求項１】
光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
１個以上の単位画素で共有する垂直信号線、
単位画素を制御する画素制御線、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給する第１の電流供給部、及び、
画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する第２の電流供給部を備え、
第２の電流供給部は、電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する、
固体撮像素子。
【請求項２】
単位画素は、光電変換によって得られた電荷を電荷検出部に転送する転送トランジスタを有しており、
画素制御線は、転送トランジスタを駆動する転送制御信号を伝送し、
第２の電流供給部は、転送制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
請求項１に記載の固体撮像素子。
【請求項３】
単位画素は、電荷検出部をリセットするリセットトランジスタを有しており、
画素制御線は、リセットトランジスタを駆動するリセット制御信号を伝送し、
第２の電流供給部は、リセット制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
請求項１に記載の固体撮像素子。
【請求項４】
単位画素は、電荷検出部で変換された電圧を垂直信号線に読み出す増幅トランジスタを有しており、
増幅トランジスタ及び第１の電流供給部は、電荷検出部で変換された電圧を垂直信号線の電位に変換するソースフォロワを構成しており、
第２の電流供給部は、電荷検出部の電位変動分と等価な、ソースフォロワのオーバードライブ電圧を、垂直信号線に電流を供給することによって生成する、
請求項１に記載の固体撮像素子。
【請求項５】
第２の電流供給部は、垂直信号線に供給する電流が可変な構成となっている、
請求項１に記載の固体撮像素子。
【請求項６】
画素制御線の電位の遷移に伴う電荷検出部の電位変動分と、第２の電流供給部からの垂直信号線への電流の供給に伴うソースフォロワのオーバードライブ電圧の変動分とを取得する取得手段を備えており、
第２の電流供給部は、取得手段の取得結果に基づいて、垂直信号線に供給する電流を設定する、
請求項４に記載の固体撮像素子。
【請求項７】
取得手段は、特定の画素列の変動分又は複数の画素列の平均変動分として取得する、
請求項６に記載の固体撮像素子。
【請求項８】
第２の電流供給部は、電荷検出部の電位変動分とオーバードライブ電圧の変動分とが最も近くなる電流を、画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流として設定する、
請求項６に記載の固体撮像素子。
【請求項９】
第２の電流供給部は、垂直信号線に供給する電流を調整する電流量調整信号をサンプリングする、
請求項５に記載の固体撮像素子。
【請求項１０】
垂直信号線に接続された読出し回路部を備えており、
読出し回路部は、取得手段として機能する、
請求項６に記載の固体撮像素子。
【請求項１１】
読出し回路部は、垂直信号線の電圧をサンプルホールドする、
請求項１０に記載の固体撮像素子。
【請求項１２】
取得手段は、固体撮像素子外部又は内部に設けられた電圧測定手段である、
請求項６に記載の固体撮像素子。
【請求項１３】
第１の電流供給部の固定電位配線と第２の電流供給部の固定電位配線とが分離されている、
請求項１に記載の固体撮像素子。
【請求項１４】
光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
１個以上の単位画素で共有する垂直信号線、及び、
単位画素を制御する画素制御線を備えており、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給するとともに、画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する固体撮像素子の駆動に当たって、
電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する、
固体撮像素子の駆動方法。
【請求項１５】
単位画素は、光電変換によって得られた電荷を電荷検出部に転送する転送トランジスタを有しており、
画素制御線はが伝送する、転送トランジスタを駆動する転送制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
請求項１２に記載の固体撮像素子の駆動方法。
【請求項１６】
単位画素は、電荷検出部をリセットするリセットトランジスタを有しており、
画素制御線が伝送する、リセットトランジスタを駆動するリセット制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
請求項１４に記載の固体撮像素子の駆動方法。
【請求項１７】
単位画素は、電荷検出部で変換された電圧を垂直信号線に読み出す増幅トランジスタを有しており、
増幅トランジスタ及び第１の電流供給部は、電荷検出部で変換された電圧を垂直信号線の電位に変換するソースフォロワを構成しており、
電荷検出部の電位変動分と等価な、ソースフォロワのオーバードライブ電圧を、垂直信号線に電流を供給することによって生成する、
請求項１４に記載の固体撮像素子の駆動方法。
【請求項１８】
画素制御線の電位の遷移に伴う電荷検出部の電位変動分と、第２の電流供給部からの垂直信号線への電流の供給に伴うソースフォロワのオーバードライブ電圧の変動分とを取得し、この取得結果に基づいて、垂直信号線に供給する電流を設定する、
請求項１７に記載の固体撮像素子の駆動方法。
【請求項１９】
特定の画素列の変動分又は複数の画素列の平均変動分として取得する、
請求項１８に記載の固体撮像素子の駆動方法。
【請求項２０】
光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
１個以上の単位画素で共有する垂直信号線、
単位画素を制御する画素制御線、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給する第１の電流供給部、及び、
画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する第２の電流供給部を備え、
第２の電流供給部は、電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する、
固体撮像素子を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像素子、固体撮像素子の駆動方法、及び、電子機器に関する。
【背景技術】
【０００２】
固体撮像素子に対し、画素信号の読出し速度の高速化及び高精細化が望まれている。また、解像度の向上のために多画素化が望まれている。多画素化が進むと、垂直信号線（列信号線）に接続される画素の数が多くなるため垂直信号線の寄生容量が増加する。この垂直信号線の寄生容量の増加は、垂直信号線の電位のセトリング（静定／整定）時間の短縮化を妨げる。セトリング時間の短縮化は、画素信号の読出し速度の高速化を図る上で重要である。すなわち、固体撮像素子において、画素信号の読出し速度の高速化と多画素化とはトレードオフの関係にある。
【０００３】
従来、垂直信号線の電位のセトリング時間を短縮するために、垂直信号線の電位変動量に応じて垂直信号線に追加電流を供給するようにしていた（例えば、特許文献１参照）。垂直信号線の電位変動量に応じて垂直信号線に追加電流を流すことで、垂直信号線のスルーレートが向上するため、セトリング時間を短縮することができる。
【０００４】
また、垂直信号線の電位のセトリング時間を短縮するために、垂直信号線の電位を変化させる信号（リセット制御信号や転送制御信号）の後に、画素信号を読み出すタイミングで、垂直信号線に追加電流を供給するようにしていた（例えば、非特許文献１参照）。特許文献１に記載の従来技術と同様に、垂直信号線に追加電流を供給することで、垂直信号線のスルーレートが向上するため、セトリング時間を短縮することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−１３９０８１号公報
【非特許文献】
【０００６】
【非特許文献１】“A 3.7 M-Pixel 1300-fps CMOS Image Sensor With 5.0 G-Pixel/s High-Speed Readout Circuit”IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.50,NO.4, APRIL 201
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の従来技術は、垂直信号線の電位の大振幅時には有用になる。しかしながら、追加電流の供給を停止したときや、画素制御線の電位の遷移に伴って発生するフィードスルーによってフローティング・ディフュージョンＦＤ（電荷電圧変換部／電荷検出部）の電位が変動した後のセトリングが全体のセトリング時間を支配する場合には、セトリング時間の短縮効果が小さい。
【０００８】
非特許文献１に記載の従来技術にあっては、垂直信号線の電位が一旦セトリングしたとしても、追加電流の供給の停止に伴って、ソースフォロワを構成する増幅トランジスタのゲート−ソース間電圧Ｖgsが変化する。そして、ゲート−ソース間電圧Ｖgsが変化すると、改めて、垂直信号線の配線抵抗Ｒ及び寄生容量ＣのＲＣ遅延の式で定まるセトリング時間だけ待つ必要がある。また、セトリング時間の短縮効果は、フローティング・ディフュージョンＦＤの電位の変化に伴う垂直信号線の電位変動が、追加電流の供給停止による垂直信号線の電位変動と比較して十分大きいときに限定される。フローティング・ディフュージョンＦＤの電位変化が小さい場合には、逆に、垂直信号線の電位のセトリング時間を延ばすことになる。
【０００９】
そこで、本開示は、垂直信号線の電位のセトリング時間をより確実に短縮し、画素信号の読出し速度の高速化を可能とした固体撮像素子、固体撮像素子の駆動方法、及び、当該固体撮像素子を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の目的を達成するための本開示の固体撮像素子は、
光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
１個以上の単位画素で共有する垂直信号線、
単位画素を制御する画素制御線、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給する第１の電流供給部、及び、
画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する第２の電流供給部を備え、
第２の電流供給部は、電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する。また、上記の目的を達成するための本開示の電子機器は、上記の構成の固体撮像素子を有する。
【００１１】
上記の目的を達成するための本開示の固体撮像素子は、
光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
１個以上の単位画素で共有する垂直信号線、及び、
単位画素を制御する画素制御線を備えており、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給するとともに、画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する固体撮像素子の駆動に当たって、
電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する。
【００１２】
画素制御線の電位が遷移すると、それに伴って電荷検出部の電位が変動（変化）する。電荷検出部の電位が変動すると、垂直信号線の電位が変動する。そこで、画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給し、その供給を電荷検出部の電位変動の発生タイミングに連動させて停止すると、垂直信号線の電位の変動を抑えることができる。
【発明の効果】
【００１３】
本開示によれば、電荷検出部の電位変動分に対応する電流の垂直信号線への供給を、電荷検出部の電位変動の発生タイミングに連動させて停止することで、垂直信号線の電位の変動を抑えることができる。これにより、垂直信号線の電位のセトリング時間をより確実に短縮できるため、画素信号の読出し速度の高速化が可能となる。
【００１４】
尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
【図面の簡単な説明】
【００１５】
【図１】図１は、本開示の固体撮像素子の構成の概略を示すシステム構成図である。
【図２】図２は、単位画素の回路構成の一例を示す回路図である。
【図３】図３は、第１実施形態に係る固体撮像素子の要部の回路構成を示す回路図である。
【図４】図４Ａは、リセット制御信号ＲＳＴ、転送制御信号ＴＲＧ、制御信号ΦBST、及び、制御信号ΦSHのタイミング関係を示すタイミング波形図であり、図４Ｂは、転送制御信号ＴＲＧの遷移に伴う、図３の回路の各部の信号波形を示すタイミング波形図である。
【図５】図５は、第２実施形態の実施例１に係る電流生成回路の構成例を示す回路図である。
【図６】図６は、第２実施形態の実施例２に係る電流生成回路の構成例を示す回路図である。
【図７】図７は、第２実施形態の実施例３に係る電流生成回路の構成例を示す回路図である。
【図８】図８は、第３実施形態に係る固体撮像素子の要部の回路構成を回路図である。
【図９】図９Ａは、追加電流の最適値を決定する手順についての説明に供するタイミング波形図であり、図９Ｂは、追加電流の変化による垂直信号線の電圧の変化のイメージを示す波形図である。
【図１０】図１０は、第４実施形態に係る固体撮像素子の要部の回路構成を回路図である。
【図１１】図１１は、本開示の電子機器の一例である撮像装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１６】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の固体撮像素子、その駆動方法、及び、電子機器、全般に関する説明
２．本開示の固体撮像素子
３．第１実施形態（追加電流が固定の例）
４．第２実施形態（追加電流が可変の例）
４−１．実施例１（追加電流の調整機構を画素列毎に実装する例）
４−２．実施例２（追加電流の調整機構を全画素列共通に実装する例）
４−３．実施例３（追加電流の調整機構を全画素列共通に実装する例）
５．第３実施形態（ＡＤ変換器を用いて追加電流の最適値を決定する例）
６．第４実施形態（電圧測定手段を用いて追加電流の最適値を決定する例）
７．変形例
８．本開示の電子機器（撮像装置の例）
【００１７】
＜本開示の固体撮像素子、その駆動方法、及び、電子機器、全般に関する説明＞
本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、単位画素について、光電変換によって得られた電荷を電荷検出部に転送する転送トランジスタを有する構成とし、画素制御線について、転送トランジスタを駆動する転送制御信号を伝送する構成とすることができる。このとき、第２の電流供給部について、転送制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する構成とすることができる。
【００１８】
上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、単位画素について、電荷検出部をリセットするリセットトランジスタを有する構成とし、画素制御線について、リセットトランジスタを駆動するリセット制御信号を伝送する構成とすることができる。このとき、第２の電流供給部について、リセット制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する構成とすることができる。
【００１９】
更に、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、単位画素について、電荷検出部で変換された電圧を垂直信号線に読み出す増幅トランジスタを有する構成とすることができる。このとき、増幅トランジスタ及び第１の電流供給部は、電荷検出部で変換された電圧を垂直信号線の電位に変換するソースフォロワを構成する。また、第２の電流供給部について、電荷検出部の電位変動分と等価な、ソースフォロワのオーバードライブ電圧を、垂直信号線に電流を供給することによって生成する構成とすることができる。更に、第２の電流供給部について、垂直信号線に供給する電流が可変な構成とすることができる。
【００２０】
更に、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、画素制御線の電位の遷移に伴う電荷検出部の電位変動分と、第２の電流供給部からの垂直信号線への電流の供給に伴うソースフォロワのオーバードライブ電圧の変動分とを取得する取得手段を備える構成とすることができる。このとき、第２の電流供給部について、取得手段の取得結果に基づいて、垂直信号線に供給する電流を設定する構成とすることができる。また、取得手段は、特定の画素列の変動分又は複数の画素列の平均変動分として取得することが好ましい。
【００２１】
更に、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、第２の電流供給部について、電荷検出部の電位変動分とオーバードライブ電圧の変動分とが最も近くなる電流を、画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流として設定する構成とすることができる。また、第２の電流供給部について、垂直信号線に供給する電流を調整する電流量調整信号をサンプリングする構成とすることができる。
【００２２】
更に、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、垂直信号線に接続された読出し回路部を備えている構成とすることができる。このとき、読出し回路部について、取得手段として機能する構成とすることができる。あるいは又、取得手段について、固体撮像素子外部又は内部に設けられた電圧測定手段から成る構成とすることができる。また、読出し回路部について、垂直信号線の電圧をサンプルホールドする構成とすることができる。読出し回路部については、単位画素から読み出されるアナログ画素信号をデジタル画素データに変換するアナログ−デジタル変換器を用いて構成することができる。
【００２３】
更に、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、第１の電流供給部の固定電位配線と第２の電流供給部の固定電位配線とが分離されていることが好ましい。
【００２４】
＜本開示の固体撮像素子＞
先ず、本開示の固体撮像素子の構成の概略について説明する。ここでは、本開示の固体撮像素子として、Ｘ−Ｙアドレス方式の固体撮像素子の一種であるＣＭＯＳイメージセンサを例に挙げて説明する。固体撮像素子は、所謂、平置構造であってもよいし、所謂、積層構造であってもよい。ここで、「平置構造」とは、単位画素が２次元マトリクス状に配列されて成る画素アレイ部の周辺回路、即ち、画素アレイ部の各単位画素を駆動する駆動部や、単位画素から読み出される信号に対して所定の信号処理を施す信号処理部などを、画素アレイ部と同じ半導体基板（半導体チップ）上に配置する構造である。また、「積層構造」とは、信号処理部などを、画素アレイ部とは別の半導体基板に搭載し、これらの半導体基板を積層した構造である。
【００２５】
［システム構成］
図１は、本開示の固体撮像素子の構成の概略を示すシステム構成図である。図１に示すように、本開示の固体撮像素子１０は、画素アレイ部１１と、その周辺の駆動系及び信号処理系を有する。本例では、周辺の駆動系や信号処理系として、例えば、行走査部（垂直走査部）１２、読出し回路部１３、列走査部（水平走査部）１５、水平出力線１６、映像信号処理部１７、及び、タイミング制御部１８が設けられている。これらの駆動系及び信号処理系は、画素アレイ部１１と同じ半導体基板（半導体チップ）３０上に集積されている。
【００２６】
このシステム構成において、タイミング制御部１８は、例えば外部から入力される垂直同期信号ＶＤ、水平同期信号ＨＤ、マスタークロックＭＣＫ等に基づいて、行走査部１２、読出し回路部１３、及び、列走査部１５などの動作の基準となるクロック信号や制御信号などを生成する。タイミング制御部１８で生成されたクロック信号や制御信号などは、行走査部１２、読出し回路部１３、及び、列走査部１５などに対してそれらの駆動信号として与えられる。
【００２７】
画素アレイ部１１は、受光した光量に応じた光電荷を生成し、かつ、蓄積する光電変換素子を有する単位画素（以下、単に「画素」と記述する場合がある）２０が行方向及び列方向に、即ち、行列状（２次元マトリクス状）に配列された構成となっている。ここで、行方向とは画素行における画素の配列方向を言い、列方向とは画素列における画素の配列方向を言う。
【００２８】
単位画素２０は、裏面照射型の画素であってもよいし、表面照射型の画素であってもよい。ここで、「裏面照射型の画素」とは、配線層が配される側を表面側とするとき、その反対側、即ち裏面側から入射光を取り込む画素構造をいう。また、「表面照射型の画素」とは、配線層が配される表面側から入射光を取り込む画素構造をいう。
【００２９】
画素アレイ部１１において、ｍ行ｎ列の画素配列に対して、画素行毎に画素制御線３１（３１_1〜３１_m）が行方向に沿って配線されている画素制御線３１は、単位画素２０から信号を読み出す際の制御を行うための制御信号を伝送する。図１では、画素制御線３１について１本の配線として図示しているが、１本に限られるものではない。画素制御線３１_1〜３１_mの各一端は、行走査部１２の各行に対応した各出力端に接続されている。また、ｍ行ｎ列の画素配列に対して、画素列毎に垂直信号線３２（３２_1〜３２_n）が列方向に沿って配線されている。垂直信号線３２は、画素列毎に１個以上の単位画素２０で共有される。
【００３０】
行走査部１２は、シフトレジスタやアドレスデコーダなどによって構成されており、画素アレイ部１１の各画素２０を全画素同時あるいは行単位等で駆動する。この行走査部１２はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。読出し走査系は、単位画素２０から信号を読み出すために、画素アレイ部１１の単位画素２０を行単位で順に選択走査する。単位画素２０から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
【００３１】
この掃出し走査系による掃出し走査により、読出し行の単位画素２０の光電変換素子から不要な電荷が掃き出されることによって当該光電変換素子がリセットされる。そして、この掃出し走査系によって不要電荷を掃き出す（リセットする）ことにより、所謂、電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００３２】
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素２０における光電荷の露光期間となる。
【００３３】
読出し回路部１３は、垂直信号線３２（３２_1〜３２_n）の電圧をサンプルホールドする構成となっている。この読出し回路部１３については、例えば、アナログ画素信号をデジタル画素データに変換するアナログ−デジタル変換器を用いて構成することができる。アナログ−デジタル変換器としては、アナログ−デジタル変換の際に、単位画素２０のリセット動作時のノイズを除去するための相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）処理を行う構成のものを用いることができる。
【００３４】
図１において、列走査部１５は、シフトレジスタやアドレスデコーダなどによって構成されており、読出し回路部１３の列アドレスや列走査の制御を行う。この列走査部１５による制御の下に、読出し回路部１３においてアナログ−デジタル変換されたデジタル画素データは、順に水平出力線１６に読み出され、映像信号処理部１７に供給される。
【００３５】
映像信号処理部１７は、読出し回路部１３から読み出されたデジタルデータ（映像信号）に対して所定の信号処理を施した後、出力端子３３から半導体基板３０外へ撮像データとして出力する。
【００３６】
［単位画素の回路構成］
図２は、単位画素２０の回路構成の一例を示す回路図である。図２に示すように、本例に係る単位画素２０は、光電変換素子として例えばフォトダイオードＰＤを有している。単位画素２０は、フォトダイオードＰＤに加えて、例えば、転送トランジスタ２１、リセットトランジスタ２２、増幅トランジスタ２３、及び、選択トランジスタ２４を有する構成となっている。
【００３７】
尚、ここでは、転送トランジスタ２１、リセットトランジスタ２２、増幅トランジスタ２３、及び、選択トランジスタ２４の４つのトランジスタとして、例えばＮ型ＭＯＳＦＥＴを用いている。但し、ここで例示した４つのトランジスタ２１〜２４の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３８】
この単位画素２０に対して、先述した画素制御線３１（３１_1〜３１_m）として、複数の制御線３１１，３１２，３１３が同一画素行の各画素に対して共通に配線されている。複数の制御線３１１，３１２，３１３は、行走査部１２の各画素行に対応した出力端に画素行単位で接続されている。行走査部１２は、複数の制御線３１１，３１２，３１３に対して転送制御信号ＴＲＧ、リセット制御信号ＲＳＴ、及び、選択制御信号ＳＥＬを適宜出力する。
【００３９】
フォトダイオードＰＤは、アノード電極が低電位側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオードＰＤのカソード電極は、転送トランジスタ２１を介して増幅トランジスタ２３のゲート電極と電気的に接続されている。増幅トランジスタ２３のゲート電極と電気的に繋がった領域は、フローティング・ディフュージョン（浮遊拡散領域／不純物拡散領域）ＦＤである。フローティング・ディフュージョンＦＤは、電荷を電圧に変換する電荷検出部（電荷電圧変換部）である。
【００４０】
転送トランジスタ２１は、フォトダイオードＰＤのカソード電極とフローティング・ディフュージョンＦＤとの間に接続されている。転送トランジスタ２１のゲート電極には、高レベル（例えば、ＶDDレベル）がアクティブとなる転送制御信号ＴＲＧが行走査部１２から制御線３１１を通して与えられる。転送トランジスタ２１は、転送制御信号ＴＲＧに応答して導通状態となることで、フォトダイオードＰＤで光電変換され、蓄積された光電荷をフローティング・ディフュージョンＦＤに転送する。
【００４１】
リセットトランジスタ２２は、ドレイン電極が電圧ＶDDのノード（電源線）に、ソース電極がフローティング・ディフュージョンＦＤにそれぞれ接続されている。リセットトランジスタ２２のゲート電極には、高レベルがアクティブとなるリセット制御信号ＲＳＴが行走査部１２から制御線３１２を通して与えられる。リセットトランジスタ２２は、リセット制御信号ＲＳＴに応答して導通状態となり、フローティング・ディフュージョンＦＤの電荷を電圧ＶDDのノードに捨てることによってフローティング・ディフュージョンＦＤをリセットする。
【００４２】
増幅トランジスタ２３は、ゲート電極がフローティング・ディフュージョンＦＤに、ドレイン電極が電圧ＶDDのノードにそれぞれ接続されている。この増幅トランジスタ２３は、フォトダイオードＰＤでの光電変換によって得られる信号を読み出すソースフォロワの入力部となる。すなわち、増幅トランジスタ２３は、ソース電極が選択トランジスタ２４を介して垂直信号線３２に接続される。そして、増幅トランジスタ２３と、垂直信号線３２の一端に接続される電流源３４とは、フローティング・ディフュージョンＦＤの電圧を垂直信号線３２の電位に変換するソースフォロワを構成している。
【００４３】
選択トランジスタ２４は、例えば、ドレイン電極が増幅トランジスタ２３のソース電極に、ソース電極が垂直信号線３２にそれぞれ接続されている。選択トランジスタ２４のゲート電極には、高レベルがアクティブとなる選択制御信号ＳＥＬが行走査部１２から制御線３１３を通して与えられる。選択トランジスタ２４は、選択制御信号ＳＥＬに応答して導通状態となることで、単位画素２０を選択状態として増幅トランジスタ２３から出力される信号を垂直信号線３２に伝達する。
【００４４】
尚、選択トランジスタ２４については、電圧ＶDDのノードと増幅トランジスタ２３のドレイン電極との間に接続した回路構成を採ることも可能である。また、本例では、単位画素２０の画素回路として、転送トランジスタ２１、リセットトランジスタ２２、増幅トランジスタ２３、及び、選択トランジスタ２４から成る、即ち４つのトランジスタ（Ｔｒ）から成る４Ｔｒ構成を例に挙げたが、これに限られるものではない。例えば、選択トランジスタ２４を省略し、増幅トランジスタ２３に選択トランジスタ２４の機能を持たせた３Ｔｒ構成とすることもできるし、必要に応じて、トランジスタの数を増やした構成とすることもできる。
【００４５】
［垂直信号線の電位のセトリング時間］
上記の回路構成の単位画素２０における、フローティング・ディフュージョンＦＤのリセット電位（リセットレベル）Ｖrstの読出し時及び信号電位（信号レベル）Ｖsigの読出し時の動作についてより具体的に説明する。
【００４６】
（リセット電位Ｖrstの読出し）
フローティング・ディフュージョンＦＤのリセット電位Ｖrstの読出しは以下のようにして行われる。
１）リセット制御信号ＲＳＴが低レベルから高レベルに遷移することで、リセットトランジスタ２２が導通状態となり、フローティング・ディフュージョンＦＤに対して、例えば電圧ＶDDのリセット電圧を印加する。
２）このリセット動作後、リセット制御信号ＲＳＴが高レベルから低レベルに遷移する際に、リセットトランジスタ２２のフィードスルーによってフローティング・ディフュージョンＦＤの電位が変化する。
３）フローティング・ディフュージョンＦＤの電位の変化に伴って、垂直信号線３２の電位も変化する。
４）このとき、垂直信号線３２の配線抵抗Ｒと寄生容量ＣによるＲＣ遅延により、垂直信号線（ＶＳＬ）３２の電位が安定（静定／整定）するまでのセトリング（以下、「ＶＳＬセトリング」と記述する場合がある）時間が必要となる。
【００４７】
（信号電位Ｖsigの読出し）
フローティング・ディフュージョンＦＤの信号電位Ｖsigの読出しは以下のようにして行われる。
１）転送制御信号ＴＲＧが低レベルから高レベルに遷移し、転送トランジスタ２１が導通状態となり、フォトダイオードＰＤで得られた光電荷をフローティング・ディフュージョンＦＤに転送する。
２）フローティング・ディフュージョンＦＤにおいて、フォトダイオードＰＤから転送された光電荷が電圧に変換される。
３）光電荷の転送完了時に転送制御信号ＴＲＧが高レベルから低レベルに遷移する際に、転送トランジスタ２１のフィードスルーによってフローティング・ディフュージョンＦＤの電位が変化する。
４）信号電位Ｖsigの読出し時も、リセット電位Ｖrstの読出し時と同様に、ＲＣ遅延のセトリングが必要になる。
【００４８】
上述した単位画素２０の回路動作において、リセットトランジスタ２２や転送トランジスタ２１のフィードスルーによる垂直信号線３２の電位変動分をΔＶFT（＝最終的安定電圧との差分）とし、垂直信号線３２の配線抵抗Ｒと寄生容量ＣによるＲＣ遅延の時定数をτとする。すると、垂直信号線３２の電位Ｖ（ｔ）は、次式（１）で与えられる。
【数１】
2017118373.tif 000003
【００４９】
ここで、１０ビット精度（０．１％）までセトリングする時間をＴとおくと、
【数２】
2017118373.tif 000004
となり、
【数３】
2017118373.tif 000005
から、１０ビット精度までセトリングするには、６．９τの時間が必要になる。
【００５０】
これに対し、リセットトランジスタ２２や転送トランジスタ２１のフィードスルーによる垂直信号線３２の電位変動分ΔＶFTを低減することにより、ＶＳＬセトリング時間を短縮することが可能となる。具体的には、初期値がΔＶFTの場合、０．１ΔＶFTにセトリングするための時間Ｔsettleは、次式（４）から２．３τとなる。
【数４】
2017118373.tif 000006
初期値の違いで、６．９τ→（６．９−２．３）τにセトリング時間が短縮することから、ＶＳＬセトリング時間の改善効果は２．３／６．９、即ち３３．３％となる。
【００５１】
本開示の固体撮像素子１０では、ＶＳＬセトリング時間が画素制御線３１の電位の遷移で決まっている現状において、リセットトランジスタ２２や転送トランジスタ２１のフィードスルーによる垂直信号線３２の電位変動分ΔＶFTを低減し、ＶＳＬセトリング時間を短縮することを特徴としている。以下に、リセットトランジスタ２２や転送トランジスタ２１のフィードスルーによる垂直信号線３２の電位変動分ΔＶFTを低減する本開示の技術について具体的に説明する。
【００５２】
＜第１実施形態＞
第１実施形態に係る固体撮像素子の要部の回路構成を図３の回路図に示す。第１実施形態に係る要部の回路は、読出し回路部（カラム回路部）１３内の一部の回路（以下、「カラム内回路」と記述する）１３Ａと、読出し回路部１３に共通の回路（以下、「カラム用共通回路」と記述する）１３Ｂとから成る電流生成回路である。カラム内回路１３Ａは、画素アレイ部１１の各画素列に対して共通に一つ設けられても良いし、複数の画素列を単位としてその単位毎に設けられても良いし、あるいは、画素列毎に設けられてもよい。
【００５３】
図３において、図２にも示した電流源３４は、単位画素２０から垂直信号線３２に画素信号を読み出すときに、垂直信号線３２に電流Ｉ0を供給する第１の電流供給部（以下、「第１の電流供給部３４」と記述する）である。第１の電流供給部３４は、ＭＯＳトランジスタ５１、ＭＯＳトランジスタ５２、及び、電流源５３によって構成されている。ＭＯＳトランジスタ５１は、垂直信号線３２の端部に直列に接続されている。ＭＯＳトランジスタ５２は、ゲート電極とドレイン電極とが共通に接続された、ダイオード接続構成となっている。
【００５４】
そして、ＭＯＳトランジスタ５１とＭＯＳトランジスタ５２とは、ゲート電極が共通に接続されてカレントミラー回路を構成している。電流源５３は、ＭＯＳトランジスタ５２に対して直列に接続されており、ＭＯＳトランジスタ５２に所定の基準電流を供給する。これにより、電流源５３がＭＯＳトランジスタ５２に供給する基準電流に応じた電流Ｉ0が垂直信号線３２に流れることになる。
【００５５】
上記の構成の第１の電流供給部３４において、ＭＯＳトランジスタ５１がカラム内回路１３Ａに属し、ＭＯＳトランジスタ５２と電流源５３とがカラム用共通回路１３Ｂに属することになる。
【００５６】
第１の電流供給部３４とは別に、画素制御線３２の電位の遷移に伴うフローティング・ディフュージョンＦＤの電位変動分に対応する電流を垂直信号線３２に供給する第２の電流供給部６０が設けられている。そして、第２の電流供給部６０は、フローティング・ディフュージョンＦＤの電位変動の発生タイミングに連動させて垂直信号線３２への電流の供給を停止することを特徴としている。ここで、フローティング・ディフュージョンＦＤは、フォトダイオードＰＤから転送された電荷を電圧に変換する電荷検出部（電荷電圧変換部）である。
【００５７】
第２の電流供給部６０は、スイッチ素子６１、ＭＯＳトランジスタ６２、容量素子６３、スイッチ素子６４、ＭＯＳトランジスタ６５、及び、電流源６６によって構成されている。スイッチ素子６１は、その一端が垂直信号線３２の端部に接続されている。スイッチ素子６１の他端には、ＭＯＳトランジスタ６２のドレイン電極が接続されている。すなわち、ＭＯＳトランジスタ６２は、スイッチ素子６１を介して垂直信号線３２の端部に接続されている。
【００５８】
容量素子６３は、ＭＯＳトランジスタ６２のゲート電極とソース電極との間に接続されている。スイッチ素子６４は、その一端がＭＯＳトランジスタ６２のゲート電極に接続されている。容量素子６３及びスイッチ素子６４は、後述する追加電流αＩ0を調整する電流量調整信号（ＭＯＳトランジスタ６２のバイアス電圧）をサンプリングする回路を構成している。スイッチ素子６４の他端には、ＭＯＳトランジスタ６５のゲート電極が接続されている。ＭＯＳトランジスタ６５は、ゲート電極とドレイン電極とが共通に接続された、ダイオード接続構成となっている。そして、ＭＯＳトランジスタ６２とＭＯＳトランジスタ６５とは、スイッチ素子６４を介してゲート電極が選択的に接続されることによってカレントミラー回路を構成する。電流源６６は、ＭＯＳトランジスタ５２に対して直列に接続されており、ＭＯＳトランジスタ６５に所定の基準電流を供給する。
【００５９】
スイッチ素子６１は、ＯＲゲート回路６７から可変遅延回路６８を介して印加される制御信号ΦBSTによりオン（閉）／オフ（開）の制御が行われる。ＯＲゲート回路６７は、フローティング・ディフュージョンＦＤの電位を変化させる駆動信号、例えばリセット制御信号ＲＳＴと転送制御信号ＴＲＧとを２入力としている。これにより、制御信号ΦBSTは、リセット制御信号ＲＳＴと転送制御信号ＴＲＧとに基づいて生成される。可変遅延回路６８は、制御信号ΦBSTの発生タイミングを適宜調整可能である。スイッチ素子６４は、制御信号ΦSHによってオン／オフの制御が行われる。制御信号ΦSHは、不図示の回路部において、制御信号ΦBSTの発生タイミングよりも所定の時間Ｔだけ早いタイミングで発生される。但し、スイッチ素子６４及び制御信号ΦSHは、必須要件ではない。
【００６０】
リセット制御信号ＲＳＴ、転送制御信号ＴＲＧ、制御信号ΦBST、及び、制御信号ΦSHのタイミング関係を図４Ａのタイミング波形図に示す。
【００６１】
上記の構成の電流生成回路において、第１の電流供給部３４は、単位画素２０から垂直信号線３２に画素信号を読み出すときに、電流源５３の基準電流によって決まる電流Ｉ0を垂直信号線３２に供給する。一例として、電流Ｉ0は４μＡ程度である。第２の電流供給部６０は、電流Ｉ0に加えて、追加電流αＩ0を垂直信号線３２に供給する。追加電流αＩ0は、画素制御線３２の電位の遷移、即ち、リセット制御信号ＲＳＴ及び転送制御信号ＴＲＧの遷移に伴うフィードスルーによって生じる、フローティング・ディフュージョンＦＤの電位変化分に対応する電流であり、電流源６６がＭＯＳトランジスタ６５に供給する基準電流によって決まる。
【００６２】
第２の電流供給部６０は、フローティング・ディフュージョンＦＤの変動の発生タイミングに連動させて、垂直信号線３２への追加電流αＩ0の供給を停止する。ここで、「発生タイミングに連動」とは、発生タイミングと同じタイミングに限らない、換言すれば、発生タイミングに対して前後するタイミングであってもよいということである。尚、追加電流αＩ0の停止タイミングは、画素制御線３２の電位の遷移タイミングに対して、垂直信号線３２のＲＣ遅延を無視できる程度に小さければよい。垂直信号線３２に対する追加電流αＩ0の供給開始／供給停止の制御は、フローティング・ディフュージョンＦＤの電位を変化させる駆動信号、本例にあっては、リセット制御信号ＲＳＴ及び転送制御信号ＴＲＧに基づいて行われる。
【００６３】
このように、垂直信号線３２に対して追加電流αＩ0を供給することにより、増幅トランジスタ２３を含むソースフォロワのオーバードライブ電圧Ｖodは、次式（５）に比例して変化する。
【数５】
2017118373.tif 000007
【００６４】
ここで、増幅トランジスタ２３のゲート−ソース間電圧をＶgs、閾値電圧をＶthとすると、オーバードライブ電圧Ｖodは、Ｖod＝Ｖgs−Ｖthである。また、βはソースフォロワのゲインであり、Ｖod0は垂直信号線３２に対して追加電流αＩ0を供給していないときのオーバードライブ電圧である。
【００６５】
一方、画素制御線３２の電位の遷移に伴うフィードスルーによって生じる、フローティング・ディフュージョンＦＤの電位変化分ΔＶFDについては、画素制御線３２の電位変動分ΔＶcntと、画素制御線３２−フローティング・ディフュージョンＦＤ間の寄生容量Ｃ1と、フローティング・ディフュージョンＦＤ−固定電位配線の合計寄生容量Ｃ2によって次式（６）で表現できる。
【数６】
2017118373.tif 000008
【００６６】
フローティング・ディフュージョンＦＤの電位変動（変動分ΔＶFD）により、ソースフォロワのゲインβに応じて、垂直信号線３２の電位変動が生じる。このときの垂直信号線３２の電位変動分ΔＶFTは、ΔＶFT＝α・ΔＶFDとなる。
【００６７】
そこで、画素制御線３２の電位の遷移に伴うフィードスルーに伴って垂直信号線３２の電位が変動するときの電位変動分ΔＶFTと等価なオーバードライブ電圧Ｖodをあらかじめ、追加電流αＩ0を垂直信号線３２に供給することによって生成する。そして、フローティング・ディフュージョンＦＤの電位変動の発生タイミングに連動させて、垂直信号線３２への追加電流αＩ0の供給を停止する。これにより、オーバードライブ電圧Ｖodによって垂直信号線３２の電位変動分ΔＶFTが相殺される。結果的に、垂直信号線３２の電位が、最終セトリング電圧に近い電圧からセトリングを開始させることが可能になる。
【００６８】
ＶＳＬセトリング時間Ｔsettleは、セトリング開始時点での電圧と最終セトリング電圧との差分をΔＶVSLとすると、次式（７）で表わせる。
【数７】
2017118373.tif 000009
【００６９】
式（７）から明らかなように、セトリング開始時点での電圧の、最終セトリング電圧からの誤差（差分ΔＶVSL）が小さいほど、セトリングに必要な時間、即ちＶＳＬセトリング時間Ｔsettleを短く設定することが可能となる。
【００７０】
また、フローティング・ディフュージョンＦＤにおける電荷−電圧変換後の信号が大きい場合、セトリング初期には、増幅トランジスタ２３を含むソースフォロワがカットオフ領域になり、垂直信号線３２の電位のスルーレートは、（１＋α）Ｉ0／ＣVSLで決まる。従って、副次的に、ＶＳＬセトリング時間Ｔsettleを短縮できる。ここで、ＣVSLは、垂直信号線３２の寄生容量である。
【００７１】
転送制御信号ＴＲＧの遷移に伴う、図３の回路の各部の信号波形を図４Ｂのタイミング波形図に示す。図４Ｂのタイミング波形図には、転送制御信号ＴＲＧ、追加電流αＩ0無しのときの垂直信号線３２の電位、垂直信号線３２の電流、ソースフォロワのオーバードライブ電圧Ｖod、及び、追加電流αＩ0有りのときの垂直信号線３２の電位の各波形を示している。
【００７２】
＜第２実施形態＞
第１実施形態は、追加電流αＩ0を固定とした例、即ち、電流源６６の固定の基準電流で決まる電流値とした例である。これに対し、第２実施形態は、半導体チップ毎（固体撮像素子毎）の垂直信号線３２の電位変動分ΔＶFTに合わせて追加電流αＩ0を可変とした例である。垂直信号線３２の電位変動分ΔＶFTに合わせて追加電流αＩ0を調整する調整機構は、画素アレイ部１１の画素列毎に電流生成回路に実装してもよいし、全画素列共通に電流生成回路に実装してもよい。以下に、追加電流αＩ0の調整機構の具体的な実施例について説明する。
【００７３】
［実施例１］
実施例１は、追加電流αＩ0の調整機構を、画素列毎に、電流生成回路に実装する例である。実施例１に係る電流生成回路の構成例を図５に示す。実施例１に係る電流生成回路では、第２の電流源２において、カレントミラー回路を構成する、カラム内回路のＭＯＳトランジスタ６２のフィンガ数（Ｆｉｎｇｅｒ数）を選択可能とする。そして、フィンガ数選択制御信号に基づくスイッチ素子６９1〜６９pの切替えによって、ＭＯＳトランジスタ６２のフィンガ数ｐのうち、使用する本数を選択する構成により、追加電流αＩ0の調整機構を実現している。
【００７４】
［実施例２］
実施例２は、追加電流αＩ0の調整機構を、全画素列共通に、電流生成回路に実装する例（その１）である。実施例２に係る電流生成回路の構成例を図６に示す。実施例２に係る電流生成回路では、第２の電流源２において、カレントミラー回路を構成する、カラム用共通回路のＭＯＳトランジスタ６５のフィンガ数を選択可能とする。そして、フィンガ数選択制御信号に基づくスイッチ素子６９1〜６９pの切替えによって、ＭＯＳトランジスタ６５のフィンガ数ｐのうち、使用する本数を選択する構成により、追加電流αＩ0の調整機構を実現している。
【００７５】
［実施例３］
実施例３は、追加電流αＩ0の調整機構を、全画素列共通に、電流生成回路に実装する例（その２）である。実施例３に係る電流生成回路の構成例を図７に示す。実施例３に係る電流生成回路では、第２の電流源２において、カレントミラー回路に入力する、もしくは、カレントミラー回路から出力される、電流源６６の基準電流自体を、電流量調整信号に基づいて調整する構成により、追加電流αＩ0の調整機構を実現している。
【００７６】
以下に、追加電流αＩ0の最適値を決定する具体例について、第３実施形態、第４実施形態として説明する。追加電流αＩ0の最適値を決定するに当たっては、セトリング開始時点での電圧と最終セトリング電圧との差分ΔＶVSLと、増幅トランジスタ２３を含むソースフォロワのオーバードライブ電圧Ｖodの変動分ΔＶodを、画像出力を伴わない撮像（非撮像）中、起動時、あるいは、固体撮像素子の製造（製造工程）時に検出（測定）するようにする。製造工程で測定する場合には、測定結果を不揮発性メモリに記憶しておき、任意のアナログ−デジタル変換器（以下、「ＡＤ変換器」と記述する）において追加電流αＩ0の設定に用いるようにすることが好ましい。
【００７７】
＜第３実施形態＞
第３実施形態は、読出し回路１３において、画素列毎に配されたＡＤ変換器４０を用いて追加電流αＩ0の最適値を決定する例である。本実施形態にあっては、ＡＤ変換器４０は、画素制御線３１の電位の遷移に伴うフローティング・ディフュージョンＦＤの電位変動分ΔＶFTと、第２の電流供給部６０からの垂直信号線３２への電流の供給に伴うソースフォロワのオーバードライブ電圧Ｖodの変動分ΔＶodとを取得する取得手段として機能することになる。
【００７８】
フローティング・ディフュージョンＦＤの電位変動分ΔＶFT及びオーバードライブ電圧Ｖodの変動分ΔＶodの取得に当たっては、特定の画素列の変動分として取得するようにしてもよいし、あるいは、複数の画素列（全画素列を含む）の平均変動分として取得するようにしてもよい。また、１回の取得結果であってもよいし、複数回の取得結果の平均であってもよい。第４実施形態においても同様とする。
【００７９】
以下では、フローティング・ディフュージョンＦＤの電位変化分ΔＶFDを生じる画素制御線３２の電位遷移を、リセット制御信号ＲＳＴの遷移として説明する。第４実施形態においても同様とする。
【００８０】
第３実施形態に係る固体撮像素子の要部の回路構成を図８に示す。第３実施形態に係る要部の回路は、カラム内回路１３Ａ及びカラム用共通回路１３Ｂ（即ち、電流生成回路）と、追加電流αＩ0の最適値を決定する追加電流決定回路７０とから成る。
【００８１】
追加電流決定回路７０は、メモリ７１、メモリ７２、比較器７３、及び、電流選択回路７４を有しており、フローティング・ディフュージョンＦＤの電位変動分ΔＶFT及びオーバードライブ電圧Ｖodの変動分ΔＶodを取得する手段として、ＡＤ変換器４０を用いて追加電流αＩ0の最適値を決定する構成となっている。
【００８２】
メモリ７１は、リセット制御信号ＲＳＴを高レベルに設定し、十分なセトリング時間が経過したときの垂直信号線３２の電圧のＡＤ変換結果（１）と、リセット制御信号ＲＳＴを一度高レベルに設定した後に低レベルに設定し、十分なセトリング時間が経過したときの垂直信号線３２の電圧のＡＤ変換結果（２）との差分を記憶する。ＡＤ変換結果（１）とＡＤ変換結果（２）との差分は、フローティング・ディフュージョンＦＤの電位変化分ΔＶFDをＡＤ変換したものに等しい。
【００８３】
メモリ７２は、リセット制御信号ＲＳＴを一度高レベルに設定し、垂直信号線３２に追加電流αＩ0を供給した後、十分なセトリング時間が経過したときの垂直信号線３２の電圧のＡＤ変換結果（３）と上記のＡＤ変換結果（１）との差分を記憶する。ＡＤ変換結果（３）とＡＤ変換結果（１）との差分は、ソースフォロワのオーバードライブ電圧Ｖodの変動分ΔＶodをＡＤ変換したものに等しい。比較器７３は、メモリ７１の記憶値とメモリ７２の記憶値とを比較する。電流選択回路７４は、比較器７３の比較結果に基づいて例えば可変電流源６６の電流を制御することで、追加電流αＩ0の最適値を決定する。
【００８４】
上記の構成の追加電流決定回路７０によって、追加電流αＩ0の最適値を決定する手順について、図９Ａのタイミング波形図を用いて説明する。また、追加電流αＩ0の変化による垂直信号線３２の電圧の変化のイメージを図９Ｂの波形図に示す。
【００８５】
１）先ず、リセット制御信号ＲＳＴを高レベルに設定し、十分なセトリング時間が経過したときの垂直信号線３２の電圧をＡＤ変換器４０でＡＤ変換する。これにより、ＡＤ変換結果（１）が得られる。
２）次に、リセット制御信号ＲＳＴを一度高レベルに設定した後に低レベルに設定し、十分なセトリング時間が経過したときの垂直信号線３２の電圧をＡＤ変換器４０でＡＤ変換する。これにより、ＡＤ変換結果（２）が得られる。
３）次に、リセット制御信号ＲＳＴを一度高レベルに設定し、垂直信号線３２に追加電流αＩ0を供給した後、十分なセトリング時間が経過したときの垂直信号線３２の電圧をＡＤ変換器４０でＡＤ変換する。これにより、ＡＤ変換結果（３）が得られる。
４）そして、可変電流源６６の電流を制御することによって追加電流αＩ0を掃引し、比較器７３の比較結果、即ち、フローティング・ディフュージョンＦＤの電位変化分ΔＶFDと、ソースフォロワのオーバードライブ電圧Ｖodの変動分ΔＶodとが、最も近くなる追加電流αＩ0を最適値として決定する。
【００８６】
上述したように、第３実施形態に係る追加電流決定回路７０によれば、既存のＡＤ変換器４０のＡＤ変換結果を基に、画素制御線３１の電位の遷移に伴うフローティング・ディフュージョンＦＤの電位変動分と、第２の電流供給部６０からの垂直信号線３２への電流の供給に伴うソースフォロワのオーバードライブ電圧の変動分とを取得できる。そして、これらの取得結果に基づいて、垂直信号線３２に供給する追加電流αＩ0の最適値を決定できるため、回路の追加なく追加電流αＩ0の設定を実現でき、画素列毎もしくは２列以上の画素列の平均値を用いて２列以上の画素列を単位とした制御が可能になる利点がある。
【００８７】
＜第４実施形態＞
第４実施形態は、電圧計等の電圧測定手段を用いて追加電流αＩ0の最適値を決定する例である。本実施形態にあっては、電圧測定手段は、画素制御線３１の電位の遷移に伴うフローティング・ディフュージョンＦＤの電位変動分ΔＶFTと、第２の電流供給部６０からの垂直信号線３２への電流の供給に伴うソースフォロワのオーバードライブ電圧Ｖodの変動分ΔＶodとを取得する取得手段として機能することになる。電圧測定手段については、固体撮像素子外部の測定装置であってもよいし、固体撮像素子に実装されたＡＤ変換器４０とは別のＡＤ変換器であってもよい。電圧測定手段として、固体撮像素子外部の測定装置を用いる場合は、特定の垂直信号線３２、もしくは、複数の垂直信号線３２をショートした信号を固体撮像素子外部に出力する機構をもつことになる。
【００８８】
第４実施形態に係る固体撮像素子の要部の回路構成を図１０に示す。図８と図１０との対比から明らかなように、基本的に、フローティング・ディフュージョンＦＤの電位変動分ΔＶFT及びオーバードライブ電圧Ｖodの変動分ΔＶodを取得する手段として、ＡＤ変換器４０に代えて、電圧測定手段８０を用いる以外の構成は、第３実施形態の場合と同じである。また、構成に限らず、追加電流αＩ0の最適値を決定する手順についても、基本的に、第３実施形態の場合と同じである。
【００８９】
電圧計等の電圧測定手段を用いる第４実施形態に係る追加電流決定回路７０によれば、ＡＤ変換器４０を用いる第３実施形態に係る追加電流決定回路７０に比べて、ＡＤ変換器４０の分解能を超える電圧精度で電圧変化を検出できる利点がある。
【００９０】
第３実施形態、あるいは、第４実施形態に係る追加電流決定回路７０によって最適値が決定された追加電流αＩ0は、画像出力を伴う撮像時の設定に適用される。このとき、追加電流αＩ0を供給していない状態において、電流制御電圧をサンプル＆ホールドするようにしてもよい。これにより、追加電流αＩ0を生成する第２の電流供給部６０の、追加電流αＩ0の供給時におけるＩＲドロップで電流値が変動することを防ぎ、全画素列で最適な追加電流αＩ0の供給を実現することができる。
【００９１】
＜変形例＞
以上、本開示を好ましい実施形態に基づき説明したが、本開示はこれらの実施形態に限定されるものではない。上記の各実施形態において説明した固体撮像素子の構成、構造、固体撮像素子の駆動方法の構成は例示であり、適宜、変更することができる。例えば、追加電流αＩ0を生成する第２の電流供給部６０の固定電位配線としては、最終的な垂直信号線３２のセトリングに用いられる電流Ｉ0を生成する第１の電流供給部３４の固定電位配線と同じであってもよいが、分離されている方が好ましい。これらの固定電位配線を分離することで、追加電流αＩ0の供給開始／供給停止に伴う固定電位の変動を防ぐことができる。
【００９２】
＜本開示の電子機器＞
上述した第１乃至第４実施形態に係る固体撮像素子は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機などの電子機器全般において、その撮像部（画像取込部）として用いることができる。尚、電子機器に搭載される上記モジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。
【００９３】
［撮像装置］
図１１は、本開示の電子機器の一例である撮像装置の構成を示すブロック図である。図１１に示すように、本例に係る撮像装置１００は、レンズ群等を含む光学系１０１、撮像部１０２、カメラ信号処理部であるＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８がバスライン１０９を介して相互に接続された構成となっている。
【００９４】
光学系１０１は、被写体からの入射光（像光）を取り込んで撮像部１０２の撮像面上に結像する。撮像部１０２は、光学系１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。ＤＳＰ回路１０３は、一般的なカメラ信号処理、例えば、ホワイトバランス処理、デモザイク処理、ガンマ補正処理などを行う。
【００９５】
フレームメモリ１０４は、ＤＳＰ回路１０３での信号処理の過程で適宜データの格納に用いられる。表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置から成り、撮像部１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像部１０２で撮像された動画または静止画を、可搬型の半導体メモリや、光ディスク、ＨＤＤ(Hard Disk Drive)等の記録媒体に記録する。
【００９６】
操作系１０７は、ユーザによる操作の下に、本撮像装置１００が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、及び、操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【００９７】
上記の構成の撮像装置１００において、撮像部１０２として、先述した第１実施形態、第２実施形態、第３実施形態、又は、第４実施形態に係る固体撮像素子を用いることができる。
【００９８】
尚、本開示は、以下のような構成をとることもできる。
［１］光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
１個以上の単位画素で共有する垂直信号線、
単位画素を制御する画素制御線、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給する第１の電流供給部、及び、
画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する第２の電流供給部を備え、
第２の電流供給部は、電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する、
固体撮像素子。
［２］単位画素は、光電変換によって得られた電荷を電荷検出部に転送する転送トランジスタを有しており、
画素制御線は、転送トランジスタを駆動する転送制御信号を伝送し、
第２の電流供給部は、転送制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
上記［１］に記載の固体撮像素子。
［３］単位画素は、電荷検出部をリセットするリセットトランジスタを有しており、
画素制御線は、リセットトランジスタを駆動するリセット制御信号を伝送し、
第２の電流供給部は、リセット制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
上記［１］又は［２］に記載の固体撮像素子。
［４］単位画素は、電荷検出部で変換された電圧を垂直信号線に読み出す増幅トランジスタを有しており、
増幅トランジスタ及び第１の電流供給部は、電荷検出部で変換された電圧を垂直信号線の電位に変換するソースフォロワを構成しており、
第２の電流供給部は、電荷検出部の電位変動分と等価な、ソースフォロワのオーバードライブ電圧を、垂直信号線に電流を供給することによって生成する、
上記［１］〜［３］のいずれかに記載の固体撮像素子。
［５］第２の電流供給部は、垂直信号線に供給する電流が可変な構成となっている、
上記［１］〜［４］のいずれかに記載の固体撮像素子。
［６］画素制御線の電位の遷移に伴う電荷検出部の電位変動分と、第２の電流供給部からの垂直信号線への電流の供給に伴うソースフォロワのオーバードライブ電圧の変動分とを取得する取得手段を備えており、
第２の電流供給部は、取得手段の取得結果に基づいて、垂直信号線に供給する電流を設定する、
上記［４］に記載の固体撮像素子。
［７］取得手段は、特定の画素列の変動分又は複数の画素列の平均変動分として取得する、
上記［６］に記載の固体撮像素子。
［８］第２の電流供給部は、電荷検出部の電位変動分とオーバードライブ電圧の変動分とが最も近くなる電流を、画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流として設定する、
上記［６］又は［７］に記載の固体撮像素子。
［９］第２の電流供給部は、垂直信号線に供給する電流を調整する電流量調整信号をサンプリングする、
上記［５］に記載の固体撮像素子。
［１０］  垂直信号線に接続された読出し回路部を備えており、
読出し回路部は、取得手段として機能する、
上記［６］に記載の固体撮像素子。
［１１］読出し回路部は、垂直信号線の電圧をサンプルホールドする、
上記［１０］に記載の固体撮像素子。
［１２］取得手段は、固体撮像素子外部又は内部に設けられた電圧測定手段である、
上記［６］に記載の固体撮像素子。
［１３］第１の電流供給部の固定電位配線と第２の電流供給部の固定電位配線とが分離されている、
上記［１］〜［１２］のいずれかに記載の固体撮像素子。
［１４］光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
１個以上の単位画素で共有する垂直信号線、及び、
単位画素を制御する画素制御線を備えており、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給するとともに、画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する固体撮像素子の駆動に当たって、
電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する、
固体撮像素子の駆動方法。
［１５］単位画素は、光電変換によって得られた電荷を電荷検出部に転送する転送トランジスタを有しており、
画素制御線はが伝送する、転送トランジスタを駆動する転送制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
上記［１４］に記載の固体撮像素子の駆動方法。
［１６］単位画素は、電荷検出部をリセットするリセットトランジスタを有しており、
画素制御線が伝送する、リセットトランジスタを駆動するリセット制御信号の遷移タイミングに連動させて垂直信号線への電流の供給を停止する、
上記［１４］又は［１５］に記載の固体撮像素子の駆動方法。
［１７］単位画素は、電荷検出部で変換された電圧を垂直信号線に読み出す増幅トランジスタを有しており、
増幅トランジスタ及び第１の電流供給部は、電荷検出部で変換された電圧を垂直信号線の電位に変換するソースフォロワを構成しており、
電荷検出部の電位変動分と等価な、ソースフォロワのオーバードライブ電圧を、垂直信号線に電流を供給することによって生成する、
上記［１４］〜［１６］のいずれかに記載の固体撮像素子の駆動方法。
［１８］画素制御線の電位の遷移に伴う電荷検出部の電位変動分と、第２の電流供給部からの垂直信号線への電流の供給に伴うソースフォロワのオーバードライブ電圧の変動分とを取得し、この取得結果に基づいて、垂直信号線に供給する電流を設定する、
上記［１７］に記載の固体撮像素子の駆動方法。
［１９］特定の画素列の変動分又は複数の画素列の平均変動分として取得する、
上記［１８］に記載の固体撮像素子の駆動方法。
［２０］光電変換によって得られた電荷を電圧に変換する電荷検出部を含む単位画素、
１個以上の単位画素で共有する垂直信号線、
単位画素を制御する画素制御線、
単位画素から垂直信号線に信号を読み出すときに垂直信号線に電流を供給する第１の電流供給部、及び、
画素制御線の電位の遷移に伴う電荷検出部の電位変動分に対応する電流を垂直信号線に供給する第２の電流供給部を備え、
第２の電流供給部は、電荷検出部の電位変動の発生タイミングに連動させて垂直信号線への電流の供給を停止する、
固体撮像素子を有する電子機器。
【符号の説明】
【００９９】
１０・・・固体撮像素子、１１・・・画素アレイ部、１２・・・行走査部、１３・・・読出し回路部、１３Ａ・・・カラム内回路、１３Ｂ・・・カラム用共通回路、１５・・・列走査部、１６・・・水平出力線、１７・・・映像信号処理部、１８・・・タイミング制御部、２０・・・単位画素、２１・・・転送トランジスタ、２２・・・リセットトランジスタ、２３・・・増幅トランジスタ、２４・・・選択トランジスタ、３０・・・半導体基板（半導体チップ）、３１（３１_1〜３１_m）・・・画素制御線、３２（３２_1〜３２_n）・・・垂直信号線、３４・・・第１の電流供給部、４０（４０_1〜４０_n）・・・ＡＤ（アナログ−デジタル）変換器、４１・・・比較器（コンパレータ）、４２・・・アップ／ダウンカウンタ、４３・・・ラッチ回路、６０・・・第２の電流供給部、７０・・・追加電流決定回路、７１，７２・・・メモリ、７３・・・比較器、７４・・・電流選択回路、８０・・・電圧測定手段、ＦＤ・・・フローティング・ディフュージョン（電荷検出部／電荷電圧変換部）、ＰＤ・・・フォトダイオード（光電変換素子）
【図１】
2017118373.tif 000010
【図２】
2017118373.tif 000011
【図３】
2017118373.tif 000012
【図４】
2017118373.tif 000013
【図５】
2017118373.tif 000014
【図６】
2017118373.tif 000015
【図７】
2017118373.tif 000016
【図８】
2017118373.tif 000017
【図９】
2017118373.tif 000018
【図１０】
2017118373.tif 000019
【図１１】
2017118373.tif 000020