(57)【要約】 【課題】  電力変換装置用半導体素子のターンオン時の損失が許容値を超え、破損するのを防止することができる圧接型半導体素子のオン特性を改善した電力変換装置を提供する。【解決手段】  インバータ又はコンバータを構成するスイッチング素子に圧接型半導体素子を使用する電力変換装置であって、前記圧接型半導体素子のゲートと、当該圧接型半導体素子をスイッチング制御するためのゲート信号を出力するゲートドライブモジュール部とを接続するゲートリードと、前記圧接型半導体素子を冷却するために当該圧接型半導体素子に圧接されたフィンと、前記フィンを介して外部に出力される主電流の向きに対して、当該圧接型半導体素子の中心から前記ゲートリード配置位置の方向との間に形成されるリード角度が４５°を超え１８０°以下であることを特徴とする圧接型半導体素子のオン特性を改善した電力変換装置。【選択図】  図３
2017118608.tif 000002
【特許請求の範囲】
【請求項１】
インバータ又はコンバータを構成するスイッチング素子に圧接型半導体素子を使用する電力変換装置であって、
前記圧接型半導体素子のゲートと、当該圧接型半導体素子をスイッチング制御するためのゲート信号を出力するゲートドライブモジュール部とを接続するゲートリードと、
前記圧接型半導体素子を冷却するために当該圧接型半導体素子に圧接されたフィンと、
前記フィンを介して外部に出力される主電流の向きに対して、当該圧接型半導体素子の中心から前記ゲートリード配置位置の方向との間に形成されるリード角度が４５°を超え１８０°以下であることを特徴とする圧接型半導体素子のオン特性を改善した電力変換装置。
【請求項２】
前記フィンと接続され、前記スイッチング制御により前記圧接型半導体素子から流れる主電流の出力端子であるフィン端子をさらに備え、
前記フィン端子の取り付け位置により、前記圧接型半導体素子と前記フィンとの圧接部から前記フィン端子側に流れる主電流の向きが変わるとき、当該主電流の向きに対して、前記圧接型半導体素子の中心から前記ゲートリード配置位置の方向との間に形成されるリード角度が４５°を超え１８０°以下であることを特徴とする請求項１記載の圧接型半導体素子のオン特性を改善した電力変換装置。
【請求項３】
前記ゲートリードは複数の心線を有する同軸ケーブルで構成され、一方の心線は前記圧接型半導体素子のゲートに接続され、他方の心線は、前記圧接型半導体素子のエミッタに接続され、前記ゲートリード配置位置の方向は、前記圧接型半導体素子の中心から前記同軸ケーブルの配置位置の方向であることを特徴とする請求項２に記載の圧接型半導体素子のオン特性を改善した電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、圧接型半導体素子のオン特性を改善した電力変換装置に関する。
【背景技術】
【０００２】
大容量の電力変換装置では、交流電力を直流電力に変換するコンバータ又は直流電力を交流電力に変換するインバータを構成するスイッチング素子に複数の圧接型半導体素子を使用する場合がある。具体的には、圧接型半導体ごとに圧接型半導体とフィンを圧接して冷却する方法が知られている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−８４３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した圧接型半導体素子（以下、半導体素子と称する場合があるが同義。）がターンオンした際の電流変化率（di/dt）の特性が、半導体素子ごとに異なる場合がある。電流変化率（di/dt）が高い半導体素子は、ダイオードリカバリー時の損失が許容値を超え、当該半導体素子が破損する恐れがあるという課題があった。
【０００５】
本発明は、上述した課題を解決するためになされたもので、（１）半導体素子をスイッチングするために当該半導体素子のゲートにゲート信号を入力するゲートリード配置位置と当該半導体素子に流れる主電流の向きを適切な関係にすることにより、各半導体素子のターンオン特性を改善することである。
【０００６】
以上の結果、半導体素子のターンオンに伴うダイオードリカバリー時の損失が許容値を超え、当該半導体素が破損するのを防止することができる圧接型半導体素子のオン特性を改善した電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の請求項記載の圧接型半導体素子用のオン特性を改善した電力変換装置は、インバータ又はコンバータを構成するスイッチング素子に圧接型半導体素子を使用する電力変換装置であって、前記圧接型半導体素子のゲートと、当該圧接型半導体素子をスイッチング制御するためのゲート信号を出力するゲートドライブモジュール部とを接続するゲートリードと、前記圧接型半導体素子を冷却するために当該圧接型半導体素子に圧接されたフィンと、前記フィンを介して外部に出力される主電流の向きに対して、当該圧接型半導体素子の中心から前記ゲートリード配置位置の方向との間に形成されるリード角度が４５°を超え１８０°以下であることを特徴とする。
【発明の効果】
【０００８】
この発明によれば、電力変換装置を構成する半導体素子のターンオンに伴うダイオードリカバリー時の損失が許容値を超え、当該半導体素子が破損するのを防止することができる。
【図面の簡単な説明】
【０００９】
【図１】実施例１に係る電力変換装置１の平滑部１０及びインバータ部２０の回路図。
【図２】図１に示す電力変換装置１を構成するインバータ部２０の主要な構成部品の配置図。
【図３】図１に示すインバータ部２０を構成する半導体素子の主電流の向きとゲートリードの位置関係を示す図。
【図４】半導体素子Ｑ１のゲートリード配置位置変更効果を説明する図。
【図５】半導体素子Ｑ２のゲートリード配置位置変更効果を説明する図。
【図６】半導体素子Ｑ３のゲートリード配置位置変更効果を説明する図。
【図７】半導体素子Ｑ４のゲートリード配置位置変更効果を説明する図。
【図８】半導体素子Ｑ１〜Ｑ４のゲートリード配置位置変更効果を説明する図。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明の実施例について説明する。
【実施例１】
【００１１】
図１は、実施例１に係る電力変換装置１の平滑部１０及びインバータ部２０の回路図である。
【００１２】
平滑部１０は、Ｐ極―Ｃ極間（以下、Ｐ−Ｃ間と称する。）に平滑コンデンサＣ１０及びＮ極―Ｃ極間（以下、Ｎ−Ｃ間と称する。）に平滑コンデンサＣ１１が接続され、入力される直流電圧を平滑する。
【００１３】
インバータ部２０は、Ｐ―Ｎ間に、４個の半導体素子Ｑ１〜Ｑ４と、これら半導体素子Ｑ１〜Ｑ４にそれぞれ圧接されたフィン（図示しない）と、各半導体素子Ｑ１〜Ｑ４の通電方向（コレクタＣからエミッタＥの方向）と逆方向にそれぞれ並列に接続された、ダイオードＤ１〜Ｄ４、並びにＣ極にクランプするためのダイオードＤＰ・ＤＮなどで構成される。
【００１４】
また、半導体素子Ｑ１〜Ｑ４のゲートＧは、それぞれゲートドライブモジュール（ＧＤＭ）２２に接続され、ＧＤＭ２２から出力されたゲート信号により、半導体素子Ｑ１〜Ｑ４が個々にオン／オフ制御される。半導体素子Ｑ１〜Ｑ４がオンすると、半導体素子Ｑ１〜Ｑ４のコレクタからエミッタに向かって主電流が流れ、オフすると、主電流の流れが止まる。
【００１５】
図２は、図１に示す電力変換装置１を構成するインバータ部２０の主要な構成部品の配置図の一例である。上記各半導体素子Ｑ１〜Ｑ４、ダイオードＤ１〜Ｄ４及びクランプダイオードＤＰ・ＤＮの配置図の一例であり、図中網掛け部分は上記半導体素子Ｑ１〜Ｑ４、ダイオードＤ１〜Ｄ４及びクランプダイオードＤＰ・ＤＮを接続する導体を示し、白枠部分は、これらを圧接冷却する冷却フィンの配置図である。
【００１６】
図３は、半導体素子の主電流の向きとゲートリードの位置関係を示す図である。ここでは、一例として、インバータ部２０を構成する半導体素子Ｑ１の主電流の向きとゲートリード２１の位置関係を示す。
【００１７】
ゲートリード２１は、外部磁界の影響を除くために同軸ケーブルで構成され、半導体素子Ｑ１のゲートＧ及びエミッタＥに接続するための心線が収納されており、ゲートリード２１の終端部分で、かつ、半導体素子Ｑ１に接続する部分で、図示したように分岐される。
【００１８】
半導体素子Ｑ１のゲートＧに接続するための心線は、半導体素子Ｑ１をスイッチング制御するためのゲート信号であり、当該ゲート信号を出力するゲートドライブモジュール（ＧＤＭ）部２２に接続される。
【００１９】
半導体素子Ｑ１が上記ゲート信号によりオン状態になると、当該半導体素子のコレクタからエミッタに向かって主電流が流れる。
【００２０】
半導体素子Ｑ１のエミッタは導電性フィンに圧接されており、エミッタに向かって流れた主電流は、上記フィンを介してフィン端子から外部に出力される。
【００２１】
図３に示す「主電流の向き」は、上記主電流が半導体素子Ｑ１のエミッタからフィン端子に向かって流れる方向を示している。
【００２２】
これまでの研究の結果、図３に示す半導体素子Ｑ１のゲートにゲート信号を与えるためのゲートリードの配置位置の方向と、半導体素子Ｑ１の主電流の向きにより、半導体素子がターンオンした際の電流変化率（di/dt）に差異があることがわかった。
【００２３】
なお、ゲートリードの配置位置の方向とは、圧接型半導体素子の中心から上記同軸ケーブルの配置位置方向が該当する。
【００２４】
図４は、半導体素子Ｑ１のゲートリード配置位置変更効果を説明する図である。なお、リード角度とは、フィンを介して外部に出力される主電流の向きに対して、当該半導体素子の中心からゲートリード配置位置の方向との間に形成される角度のことである。
【００２５】
図４（１）ａは、変更前（従来）のゲートリード配置位置で、半導体素子Ｑ１の主電流の向きに対して、リード角度を４５°に配置した場合を示す。図４（１）ｂは、変更後の、半導体素子Ｑ１の主電流の向きに対して、リード角度を９０°に配置した場合を示す。
【００２６】
図４（２）は、主電流の電流波形で、図４（２）ａは、図４（１）ａに示す変更前のリード角度４５°のときの電流波形であり、図４（２）ｂは、図４（１）ｂに示す変更後のリード角度９０°のときの電流波形である。
【００２７】
本発明の趣旨は、「発明が解決しようとする課題」に記載されているように、半導体素子がターンオンした際の電流変化率を下げ、ダイオードリカバリー時の損失を下げ、半導体素子が破損するのを防止することにある。
【００２８】
図４（１）ａに示す変更前のリード角度４５°を、図４（１）ｂに示す変更後のリード角度９０°にしたときの、変更前と変更後の電流変化率（di/dt）を数式（１）及び数式（２）に示す。また、当該ゲートリード配置位置変更効果を数式（３）に示す。  
図４（２）ａ（変更前）の電流変化率（di/dt）=９０００Ａ／μｓ・・・・（１）
図４（２）ｂ（変更後）の電流変化率（di/dt）＝７０００Ａ／μｓ・・・・（２）
ゲートリード配置位置変更効果＝（１）−（２）＝２０００Ａ／μｓ・・・・（３）
また、図４（３）ａは、図４（１）ａに示す変更前のリード角度４５°のときの電圧波形であり、図４（３）ｂは、図４（１）ｂに示す変更後のリード角度９０°のときの電圧波形である。本実施例により、上記数式（３）で示すゲートリード配置位置変更効果として電流変化率が緩和された結果、図４（３）ａに対して図４（３）ｂの電圧波形の変動が少なくなっており、本実施例により、半導体素子Ｑ１の主電圧の変動が緩和されたことを示す。このように、半導体素子の主電流の変化率が緩和され、かつ、主電圧の変動が緩和されたことにより、半導体素子の損失が低減し、当該半導体素子の破損を防止する効果がある。
【００２９】
図５は、半導体素子Ｑ２のゲートリード配置位置変更効果を説明する図である。図５（１）ａは、変更前（従来）のゲートリード配置位置で、半導体素子Ｑ２の主電流の向きに対して、リード角度を４５°に配置した場合を示す。図５（１）ｂは、変更後の、半導体素子Ｑ２の主電流の向きに対して、リード角度を７０°に配置した場合を示す。
【００３０】
図５（２）は、主電流の電流波形で、図５（２）ａは、図５（１）ａに示す変更前のリード角度４５°のときの電流波形であり、図５（２）ｂは、図５（１）ｂに示す変更後のリード角度７０°のときの電流波形である。
【００３１】
図５（１）ａに示す変更前のリード角度４５°を、図５（１）ｂに示す変更後のリード角度７０°にすることにより、変更前と変更後の電流変化率（di/dt）を数式（４）及び数式（５）に示す。また、当該ゲートリード配置位置変更効果を数式（６）に示す。  
図５（２）ａ（変更前）の電流変化率（di/dt）=２７００Ａ／μｓ・・・・（４）
図５（２）ｂ（変更後）の電流変化率（di/dt）＝５０００Ａ／μｓ・・・・（５）
ゲートリード配置位置変更効果＝（４）−（５）＝―２３００Ａ／μｓ・・・（６）
また、図５（３）ａは、図５（１）ａに示す変更前のリード角度４５°のときの電圧波形であり、図５（３）ｂは、図５（１）ｂに示す変更後のリード角度７０°のときの電圧波形である。本実施例により、上記数式（６）で示すゲートリード配置位置変更効果として電流変化率の緩和の効果は見られないが、図５（３）ａに対して図５（３）ｂの電圧波形の変動が少なくなっており、本実施例により、半導体素子Ｑ２の主電圧の変動が緩和されたことにより、半導体素子の損失が低減し、当該半導体素子の破損を防止する効果がある。
【００３２】
図６は、半導体素子Ｑ３のゲートリード配置位置変更効果を説明する図である。図６（１）ａは、変更前（従来）のゲートリード配置位置で、半導体素子Ｑ３の主電流の向きに対して、リード角度を４５°に配置した場合を示す。図６（１）ｂは、変更後の、半導体素子Ｑ３の主電流の向きに対して、リード角度を７０°に配置した場合を示す。
【００３３】
図６（２）は、主電流の電流波形で、図６（２）ａは、図６（１）ａに示す変更前のリード角度４５°のときの電流波形であり、図６（２）ｂは、図６（１）ｂに示す変更後のリード角度７０°のときの電流波形である。図６（１）ａに示す変更前のリード角度４５°を、図６（１）ｂに示す変更後のリード角度９０°にすることにより、変更前と変更後の電流変化率（di/dt）を数式（７）及び数式（８）に示す。また、当該ゲートリード配置位置変更効果を数式（９）に示す。  
図６（２）ａ（変更前）の電流変化率（di/dt）=６０００Ａ／μｓ・・・・（７）
図６（２）ｂ（変更後）の電流変化率（di/dt）＝７０００Ａ／μｓ・・・・（８）
ゲートリード配置位置変更効果＝（７）−（８）＝−１０００Ａ／μｓ・・・（９）
また、図６（３）ａは、図６（１）ａに示す変更前のリード角度４５°のときの電圧波形であり、図６（３）ｂは、図６（１）ｂに示す変更後のリード角度９０°のときの電圧波形である。なお、半導体素子Ｑ３の場合は、半導体素子Ｑ３の実態配置位置との関係で、図６（１）ｂに示すようにゲートリード配置位置が、主電流に対して遠い位置に配置されるために、ゲートリード長も長くなる。その結果、電流変化率の緩和は見られないが、図６（３）ａに対して図６（３）ｂの電圧波形の変動が少なくなっており、本実施例により、半導体素子Ｑ２の主電圧の変動が緩和されたことにより、半導体素子の損失が低減し、当該半導体素子の破損を防止する効果がある。
【００３４】
図７は、半導体素子Ｑ４のゲートリード配置位置変更効果を説明する図である。図７（１）ａは、変更前（従来）のゲートリード配置位置で、半導体素子Ｑ４の主電流の向きに対して、リード角度を１３５°に配置した場合を示す。図７（１）ｂは、変更後の、半導体素子Ｑ４の主電流の向きに対して、リード角度を９０°に配置した場合を示す。
【００３５】
図７（２）は、主電流の電流波形で、図７（２）ａは、図７（１）ａに示す変更前のリード角度１３５°のときの電流波形であり、図６（２）ｂは、図６（１）ｂに示す変更後のリード角度９０°のときの電流波形である。図６（１）ａに示す変更前のリード角度１３５°を、図７（１）ｂに示す変更後のリード角度９０°にすることにより、変更前と変更後の電流変化率（di/dt）を数式（１０）及び数式（１１）に示す。また、当該ゲートリード配置位置変更効果を数式（１２）に示す。  
図７（２）ａ（変更前）の電流変化率（di/dt）=６５００Ａ／μｓ・・・・（１０）
図７（２）ｂ（変更後）の電流変化率（di/dt）＝６２００Ａ／μｓ・・・・（１１）
ゲートリード配置位置変更効果＝（１０）−（１１）＝３００Ａ／μｓ・・・・（１２）
また、図７（３）ａは、図７（１）ａに示す変更前のリード角度１３５°のときの電圧波形であり、図７（３）ｂは、図７（１）ｂに示す変更後のリード角度９０°のときの電圧波形である。
【００３６】
半導体素子Ｑ４の場合は、半導体素子Ｑ４の実態配置位置との関係で、図７（１）ａに示す変更前のリード角度が１３５°（≧９０°）となっており、リード角度が大きく、ゲートリード配置位置変更の前後において、電流変化率の緩和効果は得られない。また、図７（３）に示すようにゲートリード配置位置変更の前後において、電圧変動の緩和効果は得られない。実態配置位置との関係で、ゲートリード配置位置変更の前後において、リード角度がいずれも大きいためであると考えられる。
【００３７】
図８は、半導体素子Ｑ１〜Ｑ４のゲートリード配置位置変更効果を説明する図である。図８（１）は、ゲートリード配置位置変更前後の半導体素子Ｑ１〜Ｑ４の電流波形を重ねて表示した図である。図４〜図７では、半導体素子Ｑ１〜Ｑ４についてゲートリード配置位置変更の前後の電流波形を個々に説明したが、ここでは、重ねて表示した。ゲートリード配置位置変更前は、半導体素子Ｑ１〜Ｑ４の電流波形の変動量が大きく、半導体素子Ｑ１〜Ｑ４ごとに変動量もばらついており、上述した電流変化率di/dtは、半導体素子ごとに変動していることが容易に想像される。
【００３８】
一方ゲートリード配置位置変更後の半導体素子Ｑ１〜Ｑ４の電流波形の変動量は小さく、半導体素子Ｑ１〜Ｑ４ごとの変動量のばらつきも小さくなっており、半導体素子ごとの電流変化率di/dtの変動も小さい。
【００３９】
図８（２）は、ゲートリード配置位置変更前後の半導体素子Ｑ１〜Ｑ４の電圧波形を重ねて表示した図である。図４〜図７では、半導体素子Ｑ１〜Ｑ４についてゲートリード配置位置変更の前後の電圧波形を個々に説明したが、ここでは、重ねて表示した。ゲートリード配置位置変更前は、半導体素子Ｑ１〜Ｑ４の電圧波形の変動量が大きく、半導体素子Ｑ１〜Ｑ４ごとに変動量もばらついている。
【００４０】
一方、ゲートリード配置位置変更後の半導体素子Ｑ１〜Ｑ４の電圧波形の変動量は小さく、半導体素子Ｑ１〜Ｑ４ごとの変動量のばらつきも小さい。
【００４１】
以上の結果、本実施例に係るゲートリード配置位置変更を行うことにより、半導体素子の電流変動が小さくかつ電圧変動も小さくなることから、半導体素子の主電流の変化率が緩和され、かつ、主電圧の変動も緩和され、半導体素子Ｑ１〜Ｑ４の損失が低減し、当該半導体素子の破損を防止することができる。
【００４２】
以上説明したように、本実施例に係るゲートリード配置位置変更を実施することにより、半導体素子の主電流の変化率が緩和され、かつ、主電圧の変動も緩和されることから、圧接型半導体素子のオン特性を改善した電力変換装置を提供することができる。
【符号の説明】
【００４３】
１  電力変換装置
１０  平滑部
２０  インバータ部
Ｑ１〜Ｑ４  圧接型半導体素子（半導体素子）
Ｄ１〜Ｄ４  ダイオード
ＤＰ、ＤＮ  ダイオード
Ｃ１０、Ｃ１１  平滑コンデンサ
【図１】
2017118608.tif 000003
【図２】
2017118608.tif 000004
【図３】
2017118608.tif 000005
【図４】
2017118608.tif 000006
【図５】
2017118608.tif 000007
【図６】
2017118608.tif 000008
【図７】
2017118608.tif 000009
【図８】
2017118608.tif 000010