(57)【要約】【課題】負荷を駆動する駆動電力を発生するよう構成された駆動電力発生回路を提供する。【解決手段】駆動電力発生回路は、信号発生回路、電力変換回路およびサンプリング制御回路を含む。信号発生回路は、フィードバック信号とロック信号とに応じて制御信号を出力する。電力変換回路は、信号発生回路に電気的に接続され、制御信号に応じて駆動電力を発生し、負荷を駆動する。サンプリング制御回路は信号発生回路に電気的に接続され、制御信号をサンプリングし、サンプリング結果に応じてロック信号を出力する。駆動電力発生方法も提供される。【選択図】  図１
2017051079.tif 000002
【特許請求の範囲】
【請求項１】
負荷を駆動する駆動電力を発生させる駆動電力発生回路において、
フィードバック信号とロック信号とに応じて制御信号を出力する信号発生回路と；
前記信号発生回路に電気的に接続され、前記制御信号に応じて前記負荷を駆動する前記駆動電力を発生させる電力変換回路と；
前記信号発生回路に電気的に接続され、前記制御信号をサンプリングし、サンプリング結果に応じて前記ロック信号を出力するサンプリング制御回路と；
を備えたことを特徴とする駆動電力発生回路。
【請求項２】
請求項１に記載の駆動電力発生回路において、
前記サンプリング制御回路は、前記ロック信号を前記信号発生回路へ出力し、前記信号発生回路は、前記ロック信号に応じて、前記電力変換回路を制御し動作を停止させることを特徴とする駆動電力発生回路。
【請求項３】
請求項１に記載の駆動電力発生回路において、
前記ロック信号は警告信号としてふるまい、前記サンプリング制御回路は前記ロック信号をプロセッサ回路に出力し、前記負荷が開放又は短絡のいずれであるかを示すことを特徴とする駆動電力発生回路。
【請求項４】
請求項１に記載の駆動電力発生回路において、
前記サンプリング制御回路は、前記制御信号をサンプリングし、前記制御信号のパルス幅を得、前記制御信号の前記パルス幅が予め定めた幅レンジより大きいか又は小さいと、前記ロック信号を出力することを特徴とする駆動電力発生回路。
【請求項５】
請求項４に記載の駆動電力発生回路において、
前記負荷が開放であると、前記制御信号の前記パルス幅は前記予め定めた幅レンジより大きく、前記負荷が短絡であると、前記制御信号の前記パルス幅は前記予め定めた幅レンジより小さいことを特徴とする駆動電力発生回路。
【請求項６】
請求項４に記載の駆動電力発生回路において、
前記負荷が開放であると、前記制御信号の前記パルス幅は前記予め定めた幅レンジより大きく、前記負荷が短絡であると、前記制御信号の前記パルス幅は前記予め定めた幅レンジより大きいことを特徴とする駆動電力発生回路。
【請求項７】
請求項４に記載の駆動電力発生回路において、
前記信号発生回路はさらに、クロック信号に応じて前記制御信号を出力し、前記予め定めた幅レンジは前記クロック信号に応じて定められることを特徴とする駆動電力発生回路。
【請求項８】
請求項４に記載の駆動電力発生回路において、
前記制御信号の前記パルス幅が前記予め定めた幅レンジより大きいか又は小さいかの回数が、予め定めた値より大きいか又は等しいときは、前記サンプリング制御回路は前記ロック信号を出力することを特徴とする駆動電力発生回路。
【請求項９】
請求項１に記載の駆動電力発生回路において、
前記サンプリング制御回路は、
前記信号発生回路に電気的に接続され、前記制御信号をサンプリングするサンプリング回路と前記サンプリング回路に電気的に接続され、サンプリング結果に応じて前記ロック信号を出力することを特徴とする駆動電力発生回路。
【請求項１０】
請求項９に記載の駆動電力発生回路において、
前記サンプリング回路は、
前記信号発生回路に電気的に接続され、第１サンプリング基準信号に応じて前記制御信号をサンプリングし、第１サンプリング信号を出力する第１サンプリングチャネルと；
前記信号発生回路に電気的に接続され、第２サンプリング基準信号に応じて前記制御信号をサンプリングし、第２サンプリング信号を出力する第２サンプリングチャネルと；
前記第１サンプリングチャネルと前記第２サンプリングチャネルとに電気的に接続され、前記第１サンプリング信号と前記第２サンプリング信号とに応じて前記サンプリング結果を前記制御回路に出力する第１論理回路とを備えたことを特徴とする駆動電力発生回路。
【請求項１１】
請求項１０に記載の駆動電力発生回路において、
前記信号発生回路はさらに、クロック信号に応じて前記制御信号を出力し、前記第１サンプリング基準信号と前記第２サンプリング基準信号とは、前記クロック信号に応じて決定されることを特徴とする駆動電力発生回路。
【請求項１２】
請求項９に記載の駆動電力発生回路において、
前記サンプリング結果は、前記制御信号のパルス幅が予め定めた幅レンジよりも大きいか又は小さいかで構成され、前記制御回路は、
前記サンプリング回路に電気的に接続され、カウンタ基準信号に応じて、前記制御信号の前記パルス幅が前記予め定めた幅レンジより大きいか又は小さいかの回数をカウントするカウンタ回路と；
前記カウンタ回路に電気的に接続され、前記制御信号の前記パルス幅が前記予め定めた幅レンジより大きいか又は小さいかの回数が、予め定めた値より大きいか又は等しいときは、前記ロック信号を出力する第２論理回路と；を備えることを特徴とする駆動電力発生回路。
【請求項１３】
請求項１２に記載の駆動電力発生回路において、
前記信号発生回路は、さらに、クロック信号に応じて前記制御信号を出力し、
前記制御回路は、さらに、
前記カウンタ回路に電気的に接続され、前記クロック信号と前記ロック信号とに応じて前記カウンタ基準信号を提供する第３論理回路を備えることを特徴とする駆動電力発生回路。
【請求項１４】
請求項１２に記載の駆動電力発生回路において、
前記カウンタ回路は、複数のカウンタから構成され、前記予め定められた値は、前記カウンタの個数に応じて決定されることを特徴とする駆動電力発生回路。
【請求項１５】
負荷を駆動する駆動電力を発生させる方法において、
フィードバック信号とロック信号とに応じて制御信号を出力する段階と；
前記制御信号をサンプリングし、サンプリング結果に応じて前記ロック信号を出力する段階と；
前記制御信号に応じて、前記負荷を駆動する前記駆動電力を発生させる段階と；を備えたことを特徴とする方法。
【請求項１６】
請求項１５に記載の方法において、
さらに、前記ロック信号に応じて、前記制御信号の出力を停止させる段階を備えたことを特徴とする方法。
【請求項１７】
請求項１５に記載の方法において、
前記ロック信号は警告信号としてふるまい、さらに、前記負荷が開放又は短絡のいずれかであるかを示す前記ロック信号を出力する段階を備えたことを特徴とする方法。
【請求項１８】
請求項１５に記載の方法において、
前記制御信号をサンプリングし、サンプリング結果に応じて前記ロック信号を出力する段階は、
前記制御信号をサンプリングし、前記制御信号のパルス幅を得る段階と；
前記制御信号の前記パルス幅が予め定めた幅レンジより大きいか又は小さいときは、前記ロック信号を出力させる段階と；を含むことを特徴とする方法。
【請求項１９】
請求項１８に記載の方法において、
前記負荷が開放であると、前記制御信号の前記パルス幅は前記予め定めた幅レンジより大きく、前記負荷が短絡であると、前記制御信号の前記パルス幅は、前記予め定めた幅レンジより小さいことを特徴とする方法。
【請求項２０】
請求項１８に記載の方法において、
前記負荷が開放であると、前記制御信号の前記パルス幅は前記予め定めた幅レンジより小さく、前記負荷が短絡であると、前記制御信号の前記パルス幅は、前記予め定めた幅レンジより大きいことを特徴とする方法。
【請求項２１】
請求項１８に記載の方法において、
前記フィードバック信号と前記ロック信号とに応じて前記制御信号を出力する段階は、さらに、クロック信号に応じて前記制御信号を出力し、前記予め定められた幅レンジが前記クロック信号に応じて定められる段階を含むことを特徴とする方法。
【請求項２２】
請求項１８に記載の方法において、
前記ロック信号を出力する段階において、前記制御信号の前記パルス幅が前記予め定めた幅レンジより大きいか又は小さいかの回数が、予め定めた値より大きいか又は等しいときは、前記ロック信号を出力することを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動電力を発生させる駆動電力発生回路とその方法に関する。
【背景技術】
【０００２】
一般に、電子装置は、その負荷を駆動する駆動電力を発生させる駆動電力発生回路を内蔵しており、負荷は対応する機能演算を実行することができる。
駆動電力発生回路は、通常、負荷が異常な電気状態にあると正常に動作しないことがある。例えば、発光装置内の発光デバイスが開放又は短絡すると、駆動電力発生回路の動作温度が過度に高くなったり、又は駆動電力発生回路によって発生する駆動電力によって負荷を駆動させることが出来ない。そのために、負荷が異常な電気状態にあると、過度に高い動作温度によって駆動電力発生回路が焼け落ちてしまう。関連技術によると、追加電圧を駆動電力発生回路に供給し、負荷の電気状態を電圧の変動の比較により検出することが行なわれている。しかし、このような手法では、駆動電圧発生回路のチップ面積を増大させ、駆動電圧発生回路の消費電力を増加させてしまう。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、負荷の異常な電気状態によって、駆動電力発生回路が正常に動作しないことを防止することを目的とする。
【課題を解決するための手段】
【０００４】
本発明の例示的な実施例による駆動電力発生回路は、負荷を駆動する駆動電力を発生するよう構成される。駆動電力発生回路は、信号発生回路、電力変換回路及びサンプリング制御回路を含む。信号発生回路は、フィードバック信号とロック信号とに応じて制御信号を出力するよう構成される。電力変換回路は、信号発生回路に電気的に接続され、制御信号に応じて駆動電力を発生し、負荷を駆動するよう構成される。
【０００５】
サンプリング制御回路は、信号発生回路に電気的に接続され、制御信号をサンプリングし、サンプリング結果に応じてロック信号を出力するよう構成される。
本発明の例示的な実施例は、負荷を駆動する駆動電力を発生する方法に係る。該方法は、フィードバック信号とロック信号とに応じて制御信号を出力する段階と、制御信号をサンプリングし、サンプリング結果に応じてロック信号を出力する段階と、制御信号に応じて、負荷を駆動する駆動電力を発生させる段階とを備えている。
【発明の効果】
【０００６】
本発明による駆動電力発生回路は、負荷が開放又は短絡していても継続して動作しているので、過熱や焼け落ちを防止できる。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施例に係る電子装置の概略図。
【図２】本発明の他の実施例に係る電子装置の概略図。
【図３】図２に示す実施例中の駆動電力発生回路の負荷が正常動作時の駆動電力発生回路の信号波形の略図。
【図４】図２に示す実施例中の駆動電力発生回路の負荷が短絡時の駆動電力発生回路の信号波形の略図。
【図５】図２に示す実施例中の駆動電力発生回路の負荷が開放時の駆動電力発生回路の信号波形の略図。
【図６】本発明の他の実施例に係る電子装置の概略図。
【図７】図６に示す実施例中の駆動電力発生回路の負荷が正常動作時の駆動電力発生回路の信号波形の略図。
【図８】図６に示す実施例中の駆動電力発生回路の負荷が短絡時の駆動電力発生回路の信号波形の略図。
【図９】図６に示す実施例中の駆動電力発生回路の負荷が開放時の駆動電力発生回路の信号波形の略図。
【図１０】本発明の他の実施例に係る電子装置の概略図。
【図１１】本発明の他の実施例に係る電子装置の概略図。
【図１２】本発明の他の実施例に係る電子装置の概略図。
【図１３】本発明の他の実施例に係るサンプリング制御回路の概略図。
【図１４】本発明の実施例中のサンプリング制御回路がサンプリング動作中のサンプリング制御回路の信号波形の略図。
【図１５】本発明の他の実施例に係るサンプリング制御回路の概略図。
【図１６】本発明の他の実施例に係るサンプリング制御回路の概略図。
【図１７】本発明の実施例に係る駆動電力の発生方法のフローチャート。
【図１８】本発明の実施例に係る駆動電力の発生方法のフローチャート。
【発明を実施するための形態】
【０００８】
以下では本発明のいくつかの実施例が提供されるが、本発明はこれらの実施例に限定されるものではない。以下に記載の実施例は必要なら互いに組合わせて構成できる。明細書中で「接続」とあるのは、直接又は間接の接続を意味する。例えば、第１装置が第２装置に接続されるとあった場合には、第１装置は第２装置に直接に接続されるか、又は他の装置や他の接続手段を介して間接的に接続されることを意味する。更に、「信号」なる用語は、少なくとも、電流、電圧、電荷、温度、データ又はその他の信号を表わす。
【０００９】
図１は本発明の実施例に係る電子装置の概略図を示す。
図１を参照すると、本実施例では、電子装置１００は、駆動電子発生回路１１０と負荷１２０とを含む。
負荷１２０は駆動電力発生回路１１０に電気的に接続されている。駆動電力発生回路１１０は駆動電力Ｓ１を発生し、負荷１２０を駆動して対応する機能動作を実行するよう構成されている。本実施例では、駆動電力発生回路１１０は、負荷１２０の電気状態に応じて、即ち、負荷１２０が開放、短絡又は正常動作中かに従って、負荷１２０を駆動するために駆動電力Ｓ１を発生させるか否かを選択的に決定する。
【００１０】
本発明の例示の実施例では、短絡（short circuit）は、意図しない経路を伝わって電流が流れる電気回路であり、電気インピーダンスがほぼ零または極めて低い状態を示す。短絡の反対は開放(open circuit)で、この場合、２つのノード間の抵抗は無限大となる。
特に、例示の実施例では、駆動電力発生回路１１０は、信号発生回路１１４、電力変換回路１１６及びサンプリング制御回路１１２を含んでいる。信号発生回路１１４は、フィードバック信号ＦＢとロック信号Ｓ２とに応じて電力変換回路１１６に制御信号Ｓ３を出力するよう構成されている。フィードバック信号ＦＢは、電力変換回路１１６内にある電流センサによって発生された検知信号であって、負荷１２０によって提供される電流又は電気信号を検知するが、これに限定されるわけではない。例示の実施例では、信号発生回路１１４は、例えば、パルス幅変調（ＰＷＭ）回路又は制御信号Ｓ３としてＰＷＭ信号を発生することが出来る他の類似の装置であり、制御信号Ｓ３を電力変換回路１１６に出力し、電力変換回路１１６内のスイッチの状態を制御する。
【００１１】
例示の実施例では、電力変換回路１１６は、信号発生回路１１４に電気的に接続されている。電力変換回路１１６はフィードバック信号ＦＢを提供すると共に、制御信号Ｓ３に応じて駆動電力Ｓ１を発生させ負荷１２０を駆動する。本実施例では、電力変換回路１１６は、例えば、降圧コンバータ、昇圧コンバータ、フライバックコンバータ又はそれらの組合せからなるが、これらに限定されるものではない。さらに、本実施例では、駆動電力Ｓ１は、電力変換回路１１６又は負荷１２０の設計に応答して電流又は電圧の形の駆動信号であるが、これに限定されるものではない。
【００１２】
本実施例では、サンプリング制御回路１１２は信号発生回路１１４に電気的に接続される。サンプリング制御回路１１２は、制御信号Ｓ３をサンプリングし、負荷１２０が、開放、短絡又は正常動作中かの電気的状態を決定する。サンプリング制御回路１１２は、そこで、サンプリング結果Ｓ４に応じてロック信号Ｓ２を信号発生回路１１４に出力し、制御信号Ｓ３を電力変換回路１１６に出力するか否かを決定する。
このように、本実施例では、信号発生回路１１４は、制御信号Ｓ３に応じて電力変換回路１１６を制御し、動作を停止させる。これにより電力変換回路１１６は駆動電力Ｓ１を発生しない。本実施例では、ロック信号Ｓ２は例えば、警告信号として機能し、サンプリング制御回路１１２は、ロック信号Ｓ２をプロセッサ回路に出力し、負荷１２０が開放又は短絡かを指示する。
【００１３】
このように、本実施例では、駆動電力発生回路１１０は、負荷１２０の電気状態、即ち、負荷１２０が、開放、短絡又は正常動作中かに従って負荷１２０を駆動するために駆動電力Ｓ１を発生させるか否かを選択的に決定する。
これにより、駆動電力発生回路１１０は負荷１２０が開放又は短絡であっても継続的に動作し、過熱したり、焼け落ちることが防止される。
【００１４】
本実施例では、負荷１２０は、例えば、発光ダイオード又は有機発光ダイオードのようなディスプレイ装置又は発光装置であるが、これに限定されるものではない。
また以下の実施例において、負荷１２０は発光ダイオード又は有機発光ダイオードのようなディスプレイ装置又は発光装置を含んでいるが、負荷１２０の種類はこれに限定されるものではない。
【００１５】
図２は他の実施例に係る電子装置の概略図である。
図３乃至図５は、図２に示す実施例中の駆動電力発生回路の負荷が正常に動作しているときの信号波形の略図である。
図２乃至図５を参照すると、本実施例において電子装置２００は、駆動電力発生回路２１０と負荷２２０とを備えている。駆動電力発生回路２１０は、信号発生回路２１４、電力変換回路２１６及びサンプリング制御回路２１２を備えている。
本実施例では、負荷２２０は、例えば、列状発光ダイオードであるが、これによって本発明の保護範囲が限定されるものではない。
【００１６】
特に図３は、図２に示す実施例中の駆動電力発生回路の負荷が正常動作中の駆動電力発生回路の信号の波形図を示したものである。
図２と図３とを参照すると、本実施例では、電力変換回路２１６は、電源電圧への電力変換を行い、駆動電力Ｓ１を発生させ、負荷２２０を駆動する。本実施例では、インダクタＬ、ダイオードＤ及び負荷２２０は電源電圧ＶＰとスイッチＳＷとの間に結合され電気ループを構成している。抵抗ＲはスイッチＳＷと接地電圧ＧＮＤとの間に結合されている。
【００１７】
負荷２２０が開放でも短絡でもない正常動作中は、電源電圧ＶＰは、スイッチＳＷがオンすると駆動電力Ｓ１に変換され、負荷２２０を駆動する。さらに、エネルギの一部がインダクタＬに貯蔵される。スイッチＳＷがオフすると、インダクタＬはダイオードＤを介して駆動電力Ｓ１を負荷２２０へ供給する。本実施例では、抵抗ＲはスイッチＳＷと接地電圧ＧＮＤとの間に結合されている。抵抗Ｒは、例えば、駆動電力Ｓ１の電流量をフィードバック信号ＦＢとして検知する電流センサである。フィードバック信号ＦＢは信号発生回路２１４に出力される。図３にはフィードバック信号ＦＢの波形を示す。
【００１８】
本実施例では、信号発生回路２１４は、フィードバック信号ＦＢとロック信号Ｓ２とに応じて制御信号Ｓ３を出力し、スイッチＳＷがオンかオフを決定する。
特に、信号発生回路２１４において、比較器７１０はフィードバック信号ＦＢと基準信号ＶＲとを受け、２つの信号のレベルを比較し、ＳＲフリップ・フロップ７２０をリセットするか否かを決定する比較結果を出力する。
例えば、本実施例において、ＳＲフリップ・フロップ７２０のセット端子Ｓはクロック発生器７３０からのクロック信号ＣＬＫを受ける。クロック信号ＣＬＫの波形は図３に示されている。
【００１９】
クロック信号ＣＬＫがハイレベルの時、ＳＲフリップ・フロップ７２０は出力端子Ｑを介してハイレベルの制御信号を出力する。フィードバック信号ＦＢのレベルが基準信号ＶＲのレベルより高いと、比較器７１０はＳＲフリップ・フロップ７２０をリセットし、制御信号Ｓ３のレベルはハイからローにリセットされる。その後、クロック信号ＣＬＫが再度ハイレベルになると、比較器７１０とＳＲフリップ・フロップ７２０とは上記動作を繰り返す。
【００２０】
本実施例では、制御信号Ｓ３は、論理回路７４０とバッファ回路７５０とを介して電力変換回路２１６に出力され、スイッチＳＷがオンされるかオフされるかを決定する。例えば、本実施例において、制御信号Ｓ３はハイレベルでスイッチＳＷをオンし、ローレベルでスイッチＳＷをオフするよう構成されている。制御信号Ｓ３のレベルとスイッチＳＷの導通状態との相互関係は、例えばスイッチＳＷの種類により定まる。
他の実施例では、制御信号Ｓ３はローレベルでスイッチＳＷをオンし、ハイレベルでオフするように構成することが出来るが、これに限定されるわけではない。
【００２１】
本実施例では、サンプリング制御回路２１２は、ＳＲフリップ・フロップ７２０の出力端Ｑで制御信号Ｓ３をサンプリングし、負荷２２０が開放か短絡か正常動作中かの、負荷２２０の電気状態を決定する。
特に本実施例では、サンプリング制御回路２１２は、サンプリング回路２１２は、例えば、サンプリング回路８１０と制御回路８２０とを備えている。サンプリング回路８１０は信号発生回路２１４に電気的に接続されている。制御回路８２０は、サンプリング回路８１０に電気的に接続されている。サンプリング回路８１０は、クロック信号ＣＬＫに応じて制御信号Ｓ３をサンプリングし、サンプリング結果Ｓ４を制御回路８２０に出力する。本実施例では、サンプリング回路８１０によって出力されたサンプリング結果Ｓ４は、例えば、制御信号Ｓ３のパルス幅を含んでいる。図３において、サンプリング回路８１０はクロック信号ＣＬＫの前後のタイムシーケンスで、ハイレベルをサンプリングする。
【００２２】
参照符号ＶＬ，ＶＨは、それぞれ、例えば、サンプリング回路８１０によって、早いタイミングに得られた制御信号Ｓ３はローレベルで、遅いタイミングで得られた制御信号Ｓ３はハイレベルであるサンプリング結果Ｓ４を表わす。このように、サンプリング結果Ｓ４は、制御信号Ｓ３のパルス幅が予め定めた幅レンジとほぼ等しく、負荷２２０がこの時刻では正常動作していることを示す。本実施例では、予め定める幅レンジは、例えば、実際の回路設計要求又はクロック信号ＣＬＫに応じて決定される。
本実施例における予め定める幅レンジは、クロック信号ＣＬＫのパルス幅と等しいか又は２ナノ秒（ｎｓ）だけ広いが、これに限定されるものではない。
【００２３】
サンプリング結果に応じて、制御回路８２０はハイレベル又はローレベルのロック信号Ｓ２を出力する。
本実施例では、制御信号Ｓ３のパルス幅は、サンプリング結果Ｓ４によれば、予め定めた幅レンジとほぼ等しい。この時には負荷２２０は正常動作しており、制御回路８２０は、論理回路７４０に、例えば、ハイレベルのロック信号Ｓ２を出力する。すると、制御信号Ｓ３は論理回路７４０とバッファ回路７５０とを通過し、電力変換回路２１６に出力され、スイッチＳＷをオンするかオフするかが決定される。
【００２４】
本実施例では、制御信号Ｓ３のパルス幅は、サンプリング結果Ｓ４に応じて予め定めた幅レンジより大きいか小さいかである。制御信号Ｓ３のパルス幅が予め定めた幅レンジよりも大きいときには、負荷２２０が開放されていることを示す。
これに対し、制御信号Ｓ３のパルス幅が予め定めた幅レンジより小さいときには、負荷が短絡していることを示す。即ち、サンプリング回路８１０のサンプリング結果Ｓ４は、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか、等しいか又は小さいかの情報を含んでいる。
【００２５】
図４は、特に、図２に示す実施例において、駆動電力発生回路の負荷が短絡している場合の駆動電力発生回路の信号波形の略図を示したものである。
本実施例において図２と図４とを参照すると、負荷２２０は、例えば、短絡している。制御信号Ｓ３がハイレベルでスイッチＳＷがオンすると、負荷２２０が短絡しているためフィードバック信号ＦＢの波形は急速に立上がり基準信号ＶＲのレベルを越える。この時、ＳＲフリップ・フロップ７２０はリセットされ、制御信号Ｓ３のレベルはハイからローへ下降する。従って図４に示すように、サンプリング回路８１０がクロック信号ＣＬＫのハイレベルで前後のタイムシーケンスで制御信号Ｓ３をサンプリングすると、サンプリング結果Ｓ４は、前で得られた制御信号Ｓ３も後で得られた制御信号Ｓ３も共にローレベルとなる。このサンプリング結果Ｓ４によれば、制御信号Ｓ３のパルス幅は予め定めた幅レンジより小さく、負荷２２０は短絡していることを示す。すると制御回路８２０は例えばローレベルのロック信号Ｓ２を論理回路７４０に出力する。すると論理回路７４０はマスクして制御信号Ｓ３を出力しないのでスイッチＳＷはオフされる。このように、駆動電力発生回路２１０は、負荷２２０が短絡していても常に動作しているので、過熱したり焼け落ちたりすることは防止される。
【００２６】
図５は、図２に示す実施例中の駆動電力発生回路の負荷が開放されている場合の駆動電力発生回路の信号波形の略図を示したものである。
図２と図５とを参照すると、本実施例において、負荷２２０は、例えば、開放されている。制御信号がハイレベルでスイッチＳＷがオンすると、フィードバック信号ＦＢの波形は、負荷２２０が開放されているため基準信号ＶＲのレベルより低いまま保たれる。この時、ＳＲフリップ・フロップ７２０はリセットされず、制御信号Ｓ３のレベルはハイに保たれる。従って図５に示すように、サンプリング回路８１０がクロック信号ＣＬＫのハイレベルで前後のタイムシーケンスで制御信号Ｓ３をサンプリングすると、サンプリング結果Ｓ４は、前で得られた制御信号Ｓ３も後で得られた制御信号Ｓ３も共にハイレベルとなる。このサンプリング結果Ｓ４によれば、制御信号Ｓ３のパルス幅は予め定めた幅レンジよりも大きく、負荷２２０は開放されていることを示す。
すると、論理回路８２０は、例えば、ローレベルのロック信号Ｓ２を論理回路７４０に出力する。すると、論理回路７４０は制御信号Ｓ３をマスクして出力しないのでスイッチＳＷはオフされる。このように、駆動電力発生回路２１０は、負荷２２０が開放されていても常に動作しているので過熱したり焼け落ちたりすることは防止される。
【００２７】
本実施例において、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか又は小さいかの回数が、サンプリング回路８１０で１回でも検出されると、制御回路８２０は、論理回路７４０が制御信号Ｓ３をマスクするよう制御するが、これに限定されるわけではない。ある実施例では、制御信号のパルス幅が予め定めた幅レンジより大きいか又は小さいかの回数が、サンプリング回路８１０の検出結果に従って、予め定めた値より大きいか又は等しいと、制御回路８２０は論路回路７４０が制御信号Ｓ３をマスクするよう制御してもよい。また他の実施例では、制御信号Ｓ３のパルス幅が、予め定めた幅レンジより大きいか又は小さいかの回数が、サンプリング回路８１０の検出結果に従って、予め定めた値より合計で大きいか等しいと、制御回路８２０は論理回路７４０が制御信号Ｓ３をマスクするよう制御してもよい。
【００２８】
図６は他の実施例に係る電子装置の概略図である。図７乃至図９は、図６に示す実施例において駆動電力発生回路の負荷が動作中における駆動電力発生回路の信号波形の略図である。図６乃至図９を参照すると、本実施例の電子装置３００は図２に示す電子装置２００と類似している。
主要な相違点は、例えば電力変換回路の内部回路構成の設計にある。特に、本実施例では、インダクタＬ、発光ダイオードＤ及び負荷３２０が接地電圧ＧＮＤとスイッチＳＷとの間に電気ループを構成するよう結合されている。抵抗ＲはスイッチＳＷと電源電圧ＶＰとの間に結合されている。
【００２９】
例えば、図７は図６に示す実施例での駆動電力発生回路の負荷が正常動作中における駆動電力発生回路の信号波形の略図を示している。
図２と図７とを参照すると、本実施例では比較器７１０はフィードバック信号ＦＢと基準信号ＶＲのレベルとを比較するよう構成されている。フィードバック信号ＦＢのレベルが基準信号ＶＲのレベルよりも低いと、図７に示すように、比較器７１０はＳＲフリップ・フロップ７２０をリセットする。
【００３０】
図８は、図６に示す実施例での駆動電力発生回路の負荷が短絡時における駆動電力発生回路の信号波形の略図を示している。
図６と図８とを参照すると、本実施例においては、例えば負荷３２０は短絡している。ハイレベルの制御信号Ｓ３がスイッチＳＷをオンすると負荷が短絡しているため、フィードバック信号ＦＢの波形は急速に低下し、基準信号ＶＲのレベルより低くなる。
この時、ＳＲフリップ・フロップ７２０はリセットされ、制御信号Ｓ３のレベルはハイからローに低下する。従って、図８に示すようにサンプリング回路８１０がクロック信号ＣＬＫのハイレベルの前後のタイムシーケンスで制御信号Ｓ３をサンプリングすると、サンプリング結果Ｓ４は、前に得られた制御信号Ｓ３と後で得られた制御信号Ｓ３とは共にローレベルとなる。サンプリング結果Ｓ４によれば、制御信号Ｓ３のパルス幅は予め定めた幅レンジより小さくなり、負荷３２０は短絡していることを示す。そこで制御回路８２０は例えば、ローレベルのクロック信号Ｓ２を論理回路７４０に出力する。論理回路７４０は制御信号Ｓ３をマスクし、出力しないのでスイッチＳＷはオフされる。これにより、駆動電力発生回路３１０は負荷３２０が短絡していても継続して動作しているため、過熱したり、焼け落ちることはない。
【００３１】
図９は、図６に示す実施例での駆動電力発生回路の負荷が開放時における駆動電力発生回路の信号波形の略図を示している。
図６と図９とを参照すると、本実施例においては、例えば、負荷３２０は開放されている。ハイレベルの制御信号Ｓ３がスイッチＳＷをオンすると、負荷が開放されているため、フィードバック信号ＦＢの波形は基準信号ＶＲのレベルより高く維持される。
この時、ＳＲフリップ・フロップ７２０はリセットされず、制御信号Ｓ３のレベルはハイのまま維持される。従って、図９に示すように、サンプリング回路８１０がクロック信号ＣＬＫのハイレベルの前後のタイムシーケンスで制御信号Ｓ３をサンプリングすると、サンプリング結果Ｓ４は、前に得られた制御信号Ｓ３と後に得られた制御信号Ｓ３とは共にハイレベルとなる。サンプリング結果Ｓ４によれば、制御信号Ｓ３のパルス幅は予め定めた幅レンジより大きくなり、負荷３２０は開放していることを示す。
そこで、制御回路８２０は例えば、ローレベルのクロック信号Ｓ２を論理回路７４０に出力する。論理回路７４０は制御信号Ｓ３をマスクし、出力しないので、スイッチＳＷはオフされる。これにより、駆動電力発生回路３１０は負荷３２０が開放されていても継続して動作しているため、過熱したり、焼け落ちることはない。
【００３２】
電子装置３００の回路動作についての説明、例示および構成方法については図２と図５に示した実施例から十分に得られるので、以下の説明では繰り返さない。
【００３３】
図１０は、他の実施例に係る電子装置の概略図である。図６と図１０とを参照すると、本実施例における電子装置４００は図６に示す電子装置３００とは類似しており、主要な相違点は、例えば、電力変換回路の内部構成の設計である。
特に、本実施例では、インダクタＬ、発光ダイオードＤ、キャパシタＣ及び負荷４２０、接地電圧ＧＮＤとスイッチＳＷとの間に電気ループを構成するように結合されている。
【００３４】
負荷４２０の端子の電圧はフィードバック信号ＦＢとして働き、信号発生回路４１０の比較器７１０に送られ、信号のレベルが比較される。本実施例では、制御信号Ｓ３のパルス幅が予め定めた幅レンジより小さいと、負荷４２０は開放されていることを示す。
これに反し、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいと、負荷４２０は短絡していることを示す。即ち、制御信号Ｓ３のパルス幅が予め定めた幅レンジと比較して極めて大きいか小さいと、電力変換回路４１６の内部回路構成の異なる設計に応じて異なる回路異常を表わす。
【００３５】
電子装置４００の回路動作についての説明、例示および構成方法については図２と図９に示した実施例から十分に得られるので、以下の説明では繰り返さない。
【００３６】
図１１は、他の実施例に係る電子装置の概略図である。図１と図１１とを参照すると、本実施例の電子装置５００は図１に示す電子装置１００と類似し、主要な相違点は、駆動電力発生回路５１０がロック信号Ｓ２を警告信号としてプロセッサ回路５３０に出力し、負荷５２０が開放か短絡かを示す点である。
【００３７】
本実施例では、サンプリング制御回路５１２は、制御信号Ｓ３をサンプリングし、負荷５２０が開放されているか、短絡しているか又は正常動作しているかの負荷５２０の電気状態を決定する。
そして、サンプリング制御回路５１２は、サンプリング結果に応じてロック信号Ｓ２をプロセッサ回路５３０に出力する。ロック信号Ｓ２は警告信号として機能し、負荷５２０が開放又は短絡しているかを示す。ロック信号Ｓ２を受けて、プロセッサ回路５３０は負荷５２０が開放／短絡か否かを決定し、駆動電力発生回路５１０の動作を停止させることにより過熱又は焼け落ちを防止する。
【００３８】
本実施例では、プロセッサ回路５３０は電子装置５００の外部にある外部プロセッサであってもよく、電子装置５００の内部に備えられた内部プロセッサであってもよい。プロセッサ回路５３０は、例えば、中央演算装置（ＣＰＵ）、汎用又は専用プログラマブルマイクロプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、プログラマブルコントローラ、特定集積回路アプリケーション（ＡＳＩＣ）、プログラマブル論理デバイス（ＰＬＤ）、その他の類似のデバイス、又はそれらの組合わせを含むが、これらに限定されるものではない。
【００３９】
電子装置５００の回路動作についての説明、例示、及び構成方法については図１と図１０とに示した実施例から十分に得られるので、以下の説明では繰り返さない。
【００４０】
図１２は他の実施例に係る電子装置の概略図である。図２と図１２とを参照すると、本実施例の電子装置６００は図２に示す電子装置２００と類似しており、主要な相違点は、駆動電力発生装置６１０がロック信号Ｓ２を警告信号としてプロセッサ回路６３０に出力し、負荷６２０が開放か短絡かを知らせる点である。
【００４１】
本実施例において、サンプリング回路８１０は、バッファ回路７５０から出力される制御信号Ｓ３をサンプリングし、負荷６２０が開放、短絡又は正常動作中かの負荷６２０の電気状態を決定するよう構成されている。そして、制御回路８２０はサンプリング結果に応じてロック信号Ｓ２をプロセッサ回路６３０に出力する。ロック信号Ｓ２は、負荷６２０が開放又は短絡かを示す警告信号として扱われる。
ロック信号Ｓ２を受信すると、プロセッサ回路６３０は、負荷６２０が開放／短絡又はそうでないかを決定し、駆動電力発生回路６１０の動作を例えば、停止させるよう措置し、駆動電力発生回路６１０が過熱又は焼け落ちるのを防止する。本実施例では、サンプリング回路８１０は例えば、バッファ回路７５０から出力される制御信号Ｓ３をサンプリングしているが、これに限定されるものではない。他の実施例では、サンプリング回路８１０はＳＲフリップ・フロップ７２０が出力する制御信号Ｓ３をサンプリングしてもよい。
【００４２】
電子装置６００の回路動作についての説明、例示および構成方法については前述した図１と図１１に示す実施例から十分に得られるので、以下の説明では繰り返さない。
【００４３】
図１３は、実施例に係るサンプリング制御回路の概略図である。
図１４は、実施例においてサンプリング制御回路がサンプリング動作を実行しているときの信号波形の略図を示す。図２、図１３及び図１４を参照すると、サンプリング制御回路２１２Ａは、例えば、サンプリング回路８１０と制御回路８２０とを備えている。ここでは、サンプリング回路８１０は制御信号Ｓ３をサンプリングし、サンプリング結果Ｓ４に応じて、例えば、制御信号Ｓ３のパルス幅が予め定めた幅レンジより小さいか否かを決定する。制御信号Ｓ３のパルス幅が予め定めた幅レンジより小さいと負荷２００は短絡していることを示す。
【００４４】
制御回路８２０は、制御信号Ｓ３のパルス幅が予め定めた幅レンジより小さかった回数を計測し、その回数が予め定めた値より大きかったか又は等しかった場合、制御回路８２０はロック信号Ｓ２を信号発生回路２１６に出力し、電力変換回路２１６の動作を停止させるよう制御するか又はロック信号Ｓ２をプロセッサ回路へ出力し、負荷２２０が短絡していることを示す。
【００４５】
特に本実施例において、サンプリング回路８１０は、第１サンプリングチャネル８１２Ａ、第２サンプリングチャネル８１２Ｂ及び第１論理回路８１４を備えている。第１サンプリングチャネル８１２Ａと第２サンプリングチャネル８１２Ｂは信号発生回路２１４に電気的に接続される。第１論理回路８１４は、第１サンプリングチャネル８１２Ａと第２サンプリングチャネル８１２Ｂとに電気的に接続される。本実施例では、第１サンプリングチャネル８１２Ａは第１サンプリング基準信号Ａと第２サンプリング基準信号Ｂとに応じて制御信号Ｓ３をサンプリングし、第１サンプリング信号ＳＡを第１論理回路８１４に出力するよう構成されている。第２サンプリングチャネル８１２Ｂは、第２サンプリング基準信号Ｂに応じて制御信号Ｓ３をサンプリングし、第２サンプリング信号ＳＢを第１論理回路８１４に出力するよう構成されている。第１論理回路８１４は、第１サンプリング信号ＳＡと第２サンプリング信号ＳＢとに応じてサンプリング結果Ｓ４を制御回路８２０に出力するよう構成されている。
本実施例では、第１論理回路８１４は、例えば、第１サンプリング信号ＳＡと第２サンプリング信号ＳＢとの論理演算を行うためにＮＯＲゲートを備えているが、これに限定されるものではない。
【００４６】
ここで、第１サンプリング基準信号Ａと第２サンプリング基準信号Ｂとは、例えば、クロック信号ＣＬＫに応じて決定される。第１サンプリング基準信号Ａの立上がりエッジはタイミングシーケンスにおいてクロック信号ＣＬＫの立上がりエッジにわずかに先行している。第２サンプリング基準信号Ｂはクロック信号ＣＬＫを反転して得られ、クロック信号ＣＬＫの立上がりエッジはタイミングシーケンスにおいてクロック信号ＣＬＫの立下がりエッジにわずかに遅れて立下がる。本実施例では、第１サンプリングチャネル８１２Ａと第２サンプリングチャネル８１２Ｂとは、それぞれ、図１４に示すように第１サンプリング基準信号Ａの立上がりエッジと第２サンプリング基準信号Ｂの立上がりエッジとでサンプリングする。
【００４７】
基準符号ＶＬとＶＨとは、それぞれ、サンプリング回路８１０によって前に得られたローレベルの制御信号Ｓ３とサンプリング回路８１０によって後に得られたハイレベルの制御信号Ｓ３のサンプリング結果Ｓ４を示している。サンプリング結果Ｓ４によると、制御信号Ｓ３のパルス幅は、予め定めた幅レンジとほぼ等しい。この時、負荷は正常動作しており、第１論理回路８１４はサンプリング結果Ｓ４として、例えば、論理値“１”を制御回路８２０に出力する。
これに対し、負荷２２０が短絡していると、第１及び第２サンプリングチャネル８１２Ａと８１２Ｂのサンプリング結果Ｓ４は、例えば、図４又は図８に示すように、制御信号Ｓ３のパルス幅は予め定めた幅レンジより小さくなる。この時、第１論理回路８１４はサンプリング結果Ｓ４として、例えば、論理値“０”を制御回路８２０に出力する。
【００４８】
本実施例の他の観点からみると、制御回路８２０は、カウンタ回路８２２、第２論理回路８２４及び第３論理回路８２６を備えている。カウンタ回路８２２はサンプリング回路８１０に電気的に接続されている。第２論理回路８２４と第３論理回路８２６とはそれぞれカウンタ回路８２２に電気的に接続されている。
本実施例では、第３論理回路８２６はカウント基準信号ＣＬＫ＿Ｃを提供するように構成されている。カウンタ回路８２２は、カウント基準信号ＣＬＫ＿Ｃに応じて、制御信号Ｓ３のパルス幅が予め定めた幅レンジより小さかった回数をカウントする。そして、第２論理回路８２４は、制御信号Ｓ３が予め定めた幅レンジより小さかった回数が予め定めた値より大きいか又は等しいかを決定する。制御信号Ｓ３のパルス幅が予め定めた幅レンジより小さかった回数が予め定めた値より大きいか等しい場合には、第２論理回路８２４は、ロック信号Ｓ２を信号発生回路２１６又はプロセッサ回路５３０に出力する。
【００４９】
本実施例では、カウンタ回路８２２は３個のシフトレジスタからなる３個のカウンタを備えているが、カウンタの個数やタイプは本発明の範囲を制限するものではない。そこで、制御信号Ｓ３のパルス幅が予め定めた幅レンジより小さかった回数が３より大きかったときには、第２論理回路８２４はロック信号Ｓ２を信号発生回路２１６又はプロセッサ回路５３０に出力する。換言すると、予め定めた値は、カウンタ、即ちシフトレジスタ、の個数により決定される。
【００５０】
さらに本実施例では、第３論理回路８２６は、クロック信号ＣＬＫとロック信号Ｓ２とに応じてカウント基準信号ＣＬＫ＿Ｃを出力し、カウンタ回路８２２は、制御信号Ｓ３のパルス幅が予め定めた幅レンジより小さかった回数をカウントすることができる。
しかし、上記の構成に限定されるものではない。他の実施例では、第３論理回路８２６が温度上昇保護（ＯＴＰ）信号ＣＬＫ又はＰＷＭ信号に応じてカウント基準信号ＣＬＫ＿Ｃをカウンタ回路８２２へ出力するか否かを定めるようにしてもよい。
【００５１】
本実施例では、図２に示す電子装置２００を一例として取り上げているが、これに限定されるものではない。サンプリング回路８１０の動作と制御回路８２０の動作とは、他の実施例に応じた他の電子装置にも適用可能である。さらに、ここに示したサンプリング回路８１０と制御回路８２０の回路構成は例示であって、本発明の範囲を制限するものではない。
【００５２】
図１５は他の実施例によるサンプリング制御回路の概略図である。
図２、図１３及び図１５を参照すると、本実施例におけるサンプリング制御回路２１２Ｂは図１３に示すサンプリング制御回路２１２Ａと類似しており、主要な相違点は、サンプリング制御回路２１２Ｂがサンプリング結果Ｓ４に応じて制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか否かを決定する点である。制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいと、負荷２００は開放されていることを示す。
【００５３】
詳細にいうと、例えば、サンプリング制御回路２１２Ｂはサンプリング回路９１０と制御回路８２０とを備えている。ここでは、サンプリング回路９１０は制御信号Ｓ３をサンプリングし、サンプリング結果Ｓ４に応じて制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか否かを決定するよう構成されている。制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいと、負荷２２０は開放されていることを示す。すると、制御回路８２０は、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きかった回数をカウントし、その回数が予め定めた値より大きいか又は等しいかを決定する。予め定めた値より大きいか又は等しいと、制御回路８２０はロック信号Ｓ２を信号発生回路２１６に出力し、電力変換回路２１６の動作を停止させるよう制御するか、ロック信号Ｓ２をプロセッサ回路に出力し、負荷２２０が開放されていることを示す。
【００５４】
本実施例において、第１論理回路９１４は、第１サンプリング信号ＳＡと第２サンプリング信号ＳＢとに応じて、サンプリング結果Ｓ４を制御回路８２０に出力する。
本実施例では、第１論理回路９１４は第１サンプリング信号ＳＡと第２サンプリング信号ＳＢとの論理演算を行うＮＡＮＤゲートで構成されているが、これに限定されるものではない。負荷２２０が正常に動作していると、第１論理回路９１４は、例えば、第１論理値“１”のサンプリング結果Ｓ４を制御回路８２０に出力する。これに対し、負荷２２０が開放されていると、第１及び第２サンプリングチャネル８１２Ａ，８１２Ｂのサンプリング結果Ｓ４は、例えば、図５又は図９に示すように、制御信号Ｓ３が予め定めた幅レンジより大きくなる。このとき、第１論理回路９１４は、例えば、第２論理値“０”のサンプリング結果Ｓ４を制御回路８２０に出力する。
【００５５】
本実施例では、カウンタ回路８２２は、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きかった回数をカウント基準信号ＣＬＫ＿Ｃに応じてカウントする。そして、第２論理回路８２４は、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きかった回数が予め定めた値より大きいか等しいかを決定する。
制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きかった回数が予め定めた値より大きいか等しかった時は、第２論理回路８２４はロック信号Ｓ２を信号発生回路２１６又はプロセッサ回路５３０に出力する。
【００５６】
本実施例では、図２に示す電子装置２００を例として取り上げたが、本発明はこれに限定されるものではない。
サンプリング回路９１０の動作と制御回路８２０の動作とは他の実施例に係る他の電子装置にも適用可能である。さらに、ここに示したサンプリング回路９１０と制御回路８２０の回路構成は一例であってこれに限定されるものではない。
【００５７】
図１６は他の実施例に係るサンプリング制御回路の概略図である。
図２、図１３及び図１６を参照すると、本実施例に係るサンプリング制御回路２１２Ｃは図１３に示すサンプリング制御回路２１２Ａと類似しており、主要な相違点は、サンプリング制御回路２１２Ｃは、例えば、サンプリング結果Ｓ４に応じて、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか又は小さいかを決定する点にある。制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか又は小さいと、負荷２２０は開放又は短絡していることを示す。
【００５８】
詳細には、サンプリング制御回路２１２Ｃは、例えば、サンプリング回路１０１０と制御回路８２０とを備えている。サンプリング回路１０１０は制御信号Ｓ３をサンプリングし、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか又は小さいかをサンプリング結果Ｓ４により決定する。
制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか又は小さい場合、負荷２２０は開放又は短絡している。そして、制御回路８２０は、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか又は小さいかの回数をカウントし、その回数が予め定めた値より大きいか又は等しいかを決定する。その回数が予め定めた値より大きいか又は等しいときには、制御回路８２０は、ロック信号Ｓ２を信号発生回路２１４へ出力し電力変換回路２１６の動作を停止するよう制御するか又はロック信号Ｓ２をプロセッサ回路に出力し、負荷２２０が短絡又は開放されていることを知らせる。
【００５９】
本実施例では、第１論理回路１０１４は、第１サンプリング信号ＳＡと第２サンプリング信号ＳＢに応じてサンプリング結果Ｓ４を制御回路８２０に出力する。本実施例では第１論理回路１０１４は、例えば、第１サンプリング信号ＳＡと第２サンプリング信号ＳＢとの論理演算を行うインバータとＡＮＤゲートとを備えているが、本発明はこの回路構成に限定されるものではない。負荷２２０が正常に動作していると、第１論理回路１０１４は例えば第１論理値“１”のサンプリング結果Ｓ４を制御回路８２０に出力する。
【００６０】
これに対し、負荷２２０が開放又は短絡の場合には、第１及び第２サンプリングチャネル８１２Ａと８１２Ｂのサンプリング結果Ｓ４は例えば図４、図５、図８又は図９に示されるように制御信号Ｓ３のパルス幅は予め定めた幅レンジより大きいか又は小さくなる。このとき、第１論理回路１０１４は例えば第２論理値“０”のサンプリング結果Ｓ４を制御回路８２０に出力する。
【００６１】
本実施例では、カウンタ回路８２２はカウント基準信号ＣＬＫ＿Ｃに応じて、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか又は小さかった回数をカウントする。そして、第２論理回路８２４は、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか又は小さかった回数が予め定めた値より大きいか等しいかを決定する。制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか小さかった回数が予め定めた値より大きいか等しいときには、第２論理回路８２４はロック信号Ｓ２を信号発生回路２１６又はプロセッサ回路５３０に出力する。
【００６２】
本実施例では、例えば図２に示す電子装置を採り上げたが、本発明はこれに限定されるものではない。サンプリング回路１０１０の動作と制御回路８２０の動作は、他の実施例に係る他の電子装置にも適用可能である。さらに、サンプリング回路１０１０と制御回路８２０の回路構成は一例であって、本発明の構成はこれに限定されるものではない。
【００６３】
図１７は、一実施例に係る駆動電力を発生させる方法のフローチャートを示す。図１、図１１及び図１７を参照すると、ここに示す駆動電力を発生させる方法は、少なくとも、図１に示す駆動電力発生回路１００または、図１１に示す駆動電力発生回路５００に適用可能である。本実施例では、例えば、図１に示す駆動電力発生回路１００を採り上げる。ステップＳ１００において、駆動電力発生回路１００は、フィードバック信号ＦＢとロック信号Ｓ２とに応じて制御信号Ｓ３を電力変換回路１１６に出力する。ステップＳ１１０において、駆動電力発生回路１００のサンプリング制御回路１１２は、制御信号Ｓ３をサンプリングし、サンプリング結果Ｓ４に応じてロック信号Ｓ２を信号発生回路１１４に出力する。ステップＳ１２０において、駆動電力発生回路１００の電力変換回路１１６は制御信号Ｓ３に応じて駆動電力Ｓ１を発生し、負荷１２０を駆動する。その後、ステップＳ１００に戻り、駆動電力発生回路１００は再度、フィードバック信号ＦＢとロック信号Ｓ２とに応じて、制御信号Ｓ３を電力変換回路１１６に出力する。
この結果、本実施例で説明したように、駆動電力を発生する方法が継続して実行される。
【００６４】
ここで、駆動電力の発生方法の説明、例示及び構成方法は、図１乃至図１６に示した前述の実施例での記載から十分に得ることが出来るので、以下では繰り返さない。
【００６５】
図１８は、一実施例における駆動電力を発生させる方法のフローチャートである。図１と図１８とを参照すると、駆動電力を発生させる方法は、例えば、図１に示す駆動電力発生回路１００に少なくとも適用可能である。
本実施例において、図１に示す駆動電力発生回路１００を採り上げると、ステップＳ２００において、駆動電力発生回路１００は、フィードバック信号ＦＢとロック信号Ｓ２とに応じて制御信号Ｓ３を電力変換回路１１６に出力する。ステップＳ２１０において、駆動電力発生回路１００のサンプリング制御回路１１２は、制御信号Ｓ３をサンプリングする。ステップＳ２２０において、駆動電力発生回路１００のサンプリング制御回路１１２は、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか小さいかをサンプリング結果Ｓ４に応じて決定する。
【００６６】
本実施例において、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きくも小さくもなかったときには、駆動電力発生回路１００の電力変換回路１１６は、ステップＳ２３０で、制御信号Ｓ３に応じて駆動電力Ｓ１を発生させ負荷１２０を駆動する。その後、ステップＳ２００へ戻って、駆動電力発生回路１００は再度、フィードバック信号ＦＢとロック信号Ｓ２とに応じて制御信号Ｓ３を電力変換回路１１６に出力し、実施例において説明したように、駆動電力を発生する方法を継続して実行する。
本実施例では、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか又は小さいと、駆動電力発生回路１００のサンプリング制御回路１１２は、ステップＳ２４０で、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか又は小さいかの回数が予め定めた値より大きいか又は等しいかを決定する。
【００６７】
本実施例で、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか又は小さいかの回数が予め定めた値より大きくも等しくもないと、駆動電力発生回路１００の電力変換回路１１６は、ステップＳ２３０で制御信号Ｓ３に応じて、駆動電力Ｓ１を発生し、負荷１２０を駆動する。その後、ステップＳ２００に戻って、駆動電力発生回路１００は再度、フィードバック信号ＦＢとロック信号Ｓ２とに応じて、制御信号Ｓ３を電力変換回路１１６に出力し、継続して駆動電力を発生させる方法を実行する。しかし、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか又は小さい回数が予め定めた値より大きいか又は等しいと、駆動電力発生回路１００のサンプリング制御回路１１２は、ステップＳ２５０で、ロック信号Ｓ２を信号発生回路１１４に出力し、制御信号Ｓ３を電力変換回路１１６に出力することを停止させる。このように、駆動電力発生回路１１０は、負荷１２０が開放されても短絡しても継続的に動作し、過熱したり焼け落ちることは防止される。
【００６８】
本実施例によれば、ステップＳ２２０において、サンプリング制御回路１１２は制御信号Ｓ３のパルス幅は予め定めた幅レンジより大きいか又は小さいかを決定する。ステップＳ２４０において、サンプリング制御回路１１２は、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいか又は小さいかの回数が予め定めた値より大きいか又は等しいかを決定する。しかし、本発明はこれに限定されるものではない。他の実施例では、サンプリング制御回路１１２は、制御信号Ｓ３のパルス幅が予め定めた幅レンジより小さいか否かを決定し、制御信号Ｓ３のパルス幅が予め定めた幅レンジより小さい回数が予め定めた値より大きいか又は等しいかを決定できる。代替的にある実施例では、サンプリング制御回路１１２は、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きいかを決定し、制御信号Ｓ３のパルス幅が予め定めた幅レンジより大きい回数が予め定めた値より大きいか又は等しいかを決定するようにしてもよい。
【００６９】
本実施例では、ステップＳ２５０において、サンプリング制御回路１１２はロック信号Ｓ２を信号発生回路１１４に出力し、信号発生回路１１４が制御信号Ｓ３を電力変換回路１１６に出力するのを停止させるよう制御しているが、本発明はこれに限定されるものではない。
一実施例において、ロック信号Ｓ２は例えば警告信号として動作し、サンプリング制御回路１１２はロック信号Ｓ２をプロセッサ回路に出力し、負荷が開放されているか短絡しているかを示す。
【００７０】
駆動電力の発生方法の説明、例示及び構成方法は、図１乃至図１６に示した前述の実施例での記載から十分に得ることができるので、以下では繰り返さない。
【００７１】
要するに、上述した実施例では、サンプリング制御回路は、制御信号をサンプリングし、サンプリング結果は、制御信号のパルス幅の情報を含む。
サンプリング制御信号は、サンプリング結果に応じて負荷が正常に動作しているか、開放されているか又は短絡しているかを決定する。そしてロック信号を信号発生回路又はプロセッサ回路に出力する。このように、駆動電力発生回路は負荷が開放又は短絡であっても継続して動作しているため、過熱したり焼け落ちることは防止される。
【００７２】
開示された実施例の構造について、本発明の範囲と精神から離れることなく種々の修正や変更が可能であることは当業者に明らかである。
以上の観点から、開示した実施例の修正や変更も特許請求の範囲に包含される。
【産業上の利用可能性】
【００７３】
本発明は駆動電力発生回路と駆動電力発生方法に関する。
【符号の説明】
【００７４】
１００，２００，３００，４００，５００，６００：電子装置
１１０，２１０，３１０，４１０，５１０，６１０：駆動電力発生回路
１１２，２１２，２１２Ａ，２１２Ｂ，２１２Ｃ，３１２，４１２，５１２，６１２：サンプリング制御回路
１１４，２１４，３１４，４１４，５１４，６１４：信号発生回路
１１６，２１６，３１６，４１６，５１６，６１６：電力変換回路
１２０，２２０，３２０，４２０，５２０，６２０：負荷
５３０，６３０：プロセッサ回路
７１０：比較器
７２０：ＳＲフリップ・フロップ
７３０：クロック発生器
７４０：論理回路
７５０：バッファ回路
８１０，９１０，１０１０：サンプリング回路
８１２Ａ：第１サンプリングチャネル
８１２Ｂ：第２サンプリングチャネル
８１４，９１４，１０１４：第１論理回路
８２０：制御回路
８２２：カウンタ回路
８２４：第２論理回路
８２６：第３論理回路
Ｓ１：駆動電力
Ｓ２：ロック信号
Ｓ３：制御信号
Ｓ４：サンプリング結果
ＳＡ：第１サンプリング信号
ＳＢ：第２サンプリング信号
ＦＢ：フィードバック信号
ＣＬＫ：クロック信号
ＣＬＫ＿Ｃ：カウント基準信号
ＶＲ：基準信号
ＧＮＤ：接地電圧
ＶＰ：基準信号
ＳＷ：スイッチ
ＶＬ：ローレベル
ＶＨ：ハイレベル
Ｒ：抵抗
Ｃ：キャパシタ
Ｌ：インダクタ
Ａ：第１サンプリング基準信号
Ｂ：第２サンプリング基準信号
Ｓ１００，Ｓ１１０，Ｓ１２０，Ｓ２００，Ｓ２１０，Ｓ２２０，Ｓ２３０，Ｓ２４０，Ｓ２５０：駆動電力発生方法のステップ
【図１】
2017051079.tif 000003
【図２】
2017051079.tif 000004
【図３】
2017051079.tif 000005
【図４】
2017051079.tif 000006
【図５】
2017051079.tif 000007
【図６】
2017051079.tif 000008
【図７】
2017051079.tif 000009
【図８】
2017051079.tif 000010
【図９】
2017051079.tif 000011
【図１０】
2017051079.tif 000012
【図１１】
2017051079.tif 000013
【図１２】
2017051079.tif 000014
【図１３】
2017051079.tif 000015
【図１４】
2017051079.tif 000016
【図１５】
2017051079.tif 000017
【図１６】
2017051079.tif 000018
【図１７】
2017051079.tif 000019
【図１８】
2017051079.tif 000020