(57)【要約】【課題】突入電流及び過電流の通流を確実に防止することができる給電制御装置を提供する。【解決手段】給電制御装置１１においては、制御回路２３は、半導体トランジスタ２０におけるゲートの電圧を調整することによって、半導体トランジスタ２０のドレイン及びソース間の抵抗値を調整する。制御部５６は、制御回路２３がドレイン及びソース間の抵抗値を低下させた後、電圧検出部２１が検出したソースの電圧が基準電圧以上であるか否かを判定する。制御部５６によってソースの電圧が基準電圧以上であると判定された場合、制御回路２３はドレイン及びソース間の抵抗値を再び低下させる。制御部５６によってソースの電圧が所定電圧未満であると判定された場合、制御回路２３は、ドレイン及びソース間の抵抗値を、判定が行われた時点の抵抗値以上に調整する。【選択図】図１
2017118791.tif 000002
【特許請求の範囲】
【請求項１】
入力端に入力された電流を出力端から容量性の負荷に出力する半導体トランジスタと、該半導体トランジスタの前記入力端及び出力端間の抵抗値を調整する調整部とを備え、該調整部が前記抵抗値を調整することによって前記負荷への給電を制御する給電制御装置において、
前記出力端の電圧を検出する検出部と、
前記調整部が前記抵抗値を低下させた後、前記検出部が検出した前記出力端の電圧が所定電圧以上である否かを判定する判定部と
を備え、
前記調整部は、
該判定部によって、前記出力端の電圧が前記所定電圧以上であると判定された場合に前記抵抗値を再び低下させ、
前記判定部によって、前記出力端の電圧が前記所定電圧未満であると判定された場合、前記抵抗値を、該判定部が判定を行った時点の前記抵抗値以上に調整すること
を特徴とする給電制御装置。
【請求項２】
前記調整部は、前記判定部が判定を行う前に、前記抵抗値を低下させてから該抵抗値を上昇させ、
前記判定部は、前記調整部が前記抵抗値を上昇させた後に判定を行うこと
を特徴とする請求項１に記載の給電制御装置。
【請求項３】
前記負荷に流れる電流が大きい程、高い電圧を出力する出力回路を備え、
前記調整部は、該出力回路が出力した電圧が閾値以上である場合に前記抵抗値を上昇させ、
前記出力回路が出力する電圧の最大値は、前記出力端の電圧以下であり、該出力端の電圧の上昇と共に上昇すること
を特徴とする請求項１又は請求項２に記載の給電制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バッテリから負荷への給電を制御する給電制御装置に関する。
【背景技術】
【０００２】
車両には、バッテリから容量性の負荷への電流経路に設けられたスイッチをオン又はオフに切替えることによって、負荷への給電を制御する給電制御装置が搭載されている。この給電制御装置において、負荷が有するキャパシタに蓄えられている電力が低い状態でスイッチをオフからオンに切替えた場合、バッテリと負荷との電圧差が大きく、かつ、スイッチの両端間の抵抗値が小さいため、バッテリから負荷へ一時的に大きな電流が流れる。この電流は、所謂、突入電流である。突入電流が流れた場合、例えば、負荷を構成する部品が焼損する虞がある。
【０００３】
特許文献１には、突入電流の発生を防止する給電制御装置が開示されている。この給電制御装置では、スイッチの一端に、抵抗及び第２スイッチの直列回路の一端が接続され、スイッチの他端にこの直列回路の他端が接続されている。スイッチをオフからオンに切替える前に、第２のスイッチをオフからオンに切替える。これにより、電流が、バッテリから抵抗及び第２のスイッチを介して負荷に流れる。
【０００４】
ここで、電流が抵抗を介して負荷に流れるため、負荷のキャパシタに蓄えられている電力が小さい場合であっても、突入電流が流れることはない。キャパシタに一定の電力が蓄えられた後、第２のスイッチをオフに切替え、スイッチをオンに切替える。これにより、直列回路の抵抗で電力が消費されることなく、スイッチを介して電力をバッテリから負荷に供給することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１３５３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の給電制御装置のように、突入電流が負荷に流れることを防止する給電制御装置として、半導体トランジスタ、例えばＦＥＴ(Field Effect Transistor)を備える給電制御装置が考えられる。この給電制御装置では、バッテリの正極と負荷の一端との間に半導体トランジスタが接続され、バッテリの負極及び負荷の他端は接地されている。半導体トランジスタでは、バッテリから入力端に電流が入力され、入力された電流は出力端から負荷に出力される。半導体トランジスタの入力端及び出力端間の抵抗値は、半導体トランジスタの制御端、例えばＦＥＴのゲートの電圧を調整することによって調整される。このような給電制御装置では、半導体トランジスタの入力端及び出力端間の抵抗値を徐々に低下させる。これにより、負荷に突入電流が流れることが防止される。
【０００７】
半導体トランジスタを介した負荷への給電を制御する給電制御装置には、通常、過電流が半導体トランジスタに流れることを防止する構成が設けられている。例えば、負荷に流れる電流が大きい程、高い電圧を出力する出力回路が設けられている。出力回路が出力した電圧が所定の電圧以上である場合、半導体トランジスタの入力端及び出力端間の抵抗値を上昇させる。これにより、所定の電流以上の電流が半導体トランジスタに流れることはなく、過電流が半導体トランジスタを流れることが防止される。
【０００８】
しかしながら、出力回路が半導体トランジスタの出力端の電圧を分圧することによって、出力すべき電圧を生成するように構成されている場合において、半導体トランジスタの出力端の電圧が所定の電圧未満であるとき、出力回路は、所定の電圧を超える電圧を出力することはできない。
【０００９】
従って、負荷に給電すべく、半導体トランジスタの入力端及び出力端間の抵抗値を低下させている場合において、半導体トランジスタの出力端の電圧が所定の電圧未満である間に所定の電流以上の電流が流れても、半導体トランジスタの入力端及び出力端間の抵抗値を上昇させることはない。このような出力回路を備える給電制御装置には、過電流の通流を確実に防止することができないという問題がある。
【００１０】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、突入電流及び過電流の通流を確実に防止することができる給電制御装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明に係る給電制御装置は、入力端に入力された電流を出力端から容量性の負荷に出力する半導体トランジスタと、該半導体トランジスタの前記入力端及び出力端間の抵抗値を調整する調整部とを備え、該調整部が前記抵抗値を調整することによって前記負荷への給電を制御する給電制御装置において、前記出力端の電圧を検出する検出部と、前記調整部が前記抵抗値を低下させた後、前記検出部が検出した前記出力端の電圧が所定電圧以上である否かを判定する判定部とを備え、前記調整部は、該判定部によって、前記出力端の電圧が前記所定電圧以上であると判定された場合に前記抵抗値を再び低下させ、前記判定部によって、前記出力端の電圧が前記所定電圧未満であると判定された場合、前記抵抗値を、該判定部が判定を行った時点の前記抵抗値以上に調整することを特徴とする。
【００１２】
本発明にあっては、半導体トランジスタの入力端には、電流が例えば、バッテリから入力され、入力された電流は、半導体トランジスタの出力端から容量性の負荷に出力される。半導体トランジスタの入力端及び出力端間の抵抗値を徐々に上昇させることによって、半導体トランジスタに突入電流が通流することを確実に防止することが可能である。
【００１３】
負荷に給電すべく、半導体トランジスタの入力端及び出力端間の抵抗値を低下させる。これにより、負荷が有するキャパシタに電力が蓄えられる。抵抗値を低下させた後、検出した出力端の電圧が所定電圧以上であるか否かを判定する。負荷の両端が短絡しており、半導体トランジスタに過電流が流れる可能性がある場合、出力端の電圧は、略ゼロＶであるので所定電圧未満となる。負荷の両端が短絡していない場合、出力端の電圧は所定電圧以上となる。
【００１４】
出力端の電圧が所定電圧以上であると判定した場合、半導体トランジスタの入力端及び出力端間の抵抗値を再び低下させ、負荷への給電を行う。出力端の電圧が所定電圧未満であると判定した場合、半導体トランジスタの入力端及び出力端間の抵抗値を、判定を行った時点の抵抗値以上に調整し、半導体トランジスタに過電流が通流することを確実に防止する。
【００１５】
本発明に係る給電制御装置は、前記調整部は、前記判定部が判定を行う前に、前記抵抗値を低下させてから該抵抗値を上昇させ、前記判定部は、前記調整部が前記抵抗値を上昇させた後に判定を行うことを特徴とする。
【００１６】
本発明にあっては、半導体トランジスタの入力端及び出力端間の抵抗値を低下させて、負荷のキャパシタに電力を供給した後、抵抗値を上昇させ、電力の供給を停止する。その後、半導体トランジスタの出力端の電圧が所定電圧以上であるか否かを判定する。電力の供給を一旦、停止するため、負荷の両端が短絡している場合に電力が無駄に消費されることはない。
【００１７】
本発明に係る給電制御装置は、前記負荷に流れる電流が大きい程、高い電圧を出力する出力回路を備え、前記調整部は、該出力回路が出力した電圧が閾値以上である場合に前記抵抗値を上昇させ、前記出力回路が出力する電圧の最大値は、前記出力端の電圧以下であり、該出力端の電圧の上昇と共に上昇することを特徴とする。
【００１８】
本発明にあっては、出力回路が出力した電圧が閾値以上である場合、半導体トランジスタの入力端及び出力端間の抵抗値を上昇させる。半導体トランジスタの出力端の電圧が高い場合、出力回路が出力する電圧の最大値が大きいため、出力回路が出力した電圧に基づいて、抵抗値を上昇させる構成が適正に作用する。このため、過電流の通流が防止される。半導体トランジスタの出力端の電圧が低い場合、出力回路が出力する電圧の最大値が小さいため、出力回路が出力した電圧に基づいて、抵抗値を上昇させる構成が適正に作用しない。しかし、検出した出力端の電圧に基づいて行う抵抗値の調整によって、過電流の通流が防止される。
【発明の効果】
【００１９】
本発明によれば、突入電流及び過電流の通流を確実に防止することができる。
【図面の簡単な説明】
【００２０】
【図１】実施の形態１における電源システムの要部構成を示すブロック図である。
【図２】出力回路の回路図である。
【図３】制御回路の回路図である。
【図４】制御部が実行する開始処理の手順を示すフローチャートである。
【図５】給電制御装置の動作の一例を示すタイミングチャートである。
【図６】給電制御装置の動作の他例を示すタイミングチャートである。
【図７】実施の形態２における制御部が実行する開始処理の手順を示すフローチャートである。
【図８】給電制御装置の動作の一例を示すタイミングチャートである。
【図９】給電制御装置の動作の他例を示すタイミングチャートである。
【発明を実施するための形態】
【００２１】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は実施の形態１における電源システム１の要部構成を示すブロック図である。電源システム１は、好適に車両に搭載されており、バッテリ１０、給電制御装置１１及び容量性の負荷１２を備える。負荷１２はキャパシタＣ１を有する。バッテリ１０の正極と、負荷１２が有するキャパシタＣ１の一端とは給電制御装置１１に接続されている。バッテリ１０の負極と、負荷１２が有するキャパシタＣ１の他端とは接地されている。
【００２２】
給電制御装置１１には、負荷１２の作動を指示する作動信号と、負荷１２の動作の停止を指示する停止信号とが入力される。給電制御装置１１は、入力された信号に基づいて、バッテリ１０から負荷１２への給電を制御する。
【００２３】
負荷１２は車両に搭載された電気機器である。負荷１２は、バッテリ１０から負荷１２に給電されている場合に作動する。バッテリ１０から負荷１２への給電が停止されている場合、負荷１２は動作を停止する。
【００２４】
給電制御装置１１は、半導体トランジスタ２０、電圧検出部２１、出力回路２２、制御回路２３、マイクロコンピュータ（以下、マイコンという）２４及び抵抗Ｒａを有する。半導体トランジスタ２０において、ドレインはバッテリ１０の正極に接続され、ソースは抵抗Ｒａの一端に接続されている。抵抗Ｒａの他端は、負荷１２のキャパシタＣ１の一端に接続されている。半導体トランジスタ２０のゲートは制御回路２３に接続されている。制御回路２３は、更に、バッテリ１０の正極と、出力回路２２と、マイコン２４とに各別に接続されている。電圧検出部２１は、半導体トランジスタ２０のソースと、マイコン２４とに各別に接続されている。出力回路２２は、制御回路２３の他に、抵抗Ｒａの一端及び他端に各別に接続されている。
【００２５】
バッテリ１０の正極から、電流が半導体トランジスタ２０のドレインに入力され、ドレインに入力された電流は、半導体トランジスタ２０のソースから抵抗Ｒａを介して負荷１２に出力される。ドレイン及びソース夫々は入力端及び出力端として機能する。
【００２６】
半導体トランジスタ２０において、ドレイン及びソース間の抵抗値は、接地電位を基準としたゲートの電圧（以下、ゲート電圧という）に依存する。半導体トランジスタ２０において、ゲート電圧が上昇した場合、ドレイン及びソース間の抵抗値は低下する。半導体トランジスタ２０のゲートには、制御回路２３によって電圧が印加される。制御回路２３は、半導体トランジスタ２０のゲート電圧を調整することによって、半導体トランジスタ２０のドレイン及びソース間の抵抗値を調整する。制御回路２３は調整部として機能する。
【００２７】
制御回路２３は、半導体トランジスタ２０のゲート電圧を上昇させることによって、半導体トランジスタ２０のドレイン及びソース間の抵抗値を低下させる。これにより、バッテリ１０から半導体トランジスタ２０及び抵抗Ｒａを介して負荷１２に給電される。
また、制御回路２３は、半導体トランジスタ２０のゲート電圧を低下させることによって、半導体トランジスタ２０のドレイン及びソース間の抵抗値を上昇させる。これにより、バッテリ１０から負荷１２への給電が停止される。
以上のように、制御回路２３は、半導体トランジスタ２０のドレイン及びソース間の抵抗値を調整することによって、負荷１２への給電を制御する。
【００２８】
電圧検出部２１は、接地電位を基準とした半導体トランジスタ２０のソースの電圧（以下、ソース電圧という）を検出する。電圧検出部２１は、検出したソース電圧を示す電圧情報をマイコン２４に出力する。
出力回路２２は電圧を制御回路２３に出力する。出力回路２２が制御回路２３に出力する電圧は、抵抗Ｒａを介して負荷１２に流れる負荷電流Ｉａが上昇すると共に上昇するので、負荷電流Ｉａが大きい程高い。
【００２９】
図２は出力回路２２の回路図である。出力回路２２は、ＰＮＰ型のバイポーラトランジスタ３０、差動増幅器３１及び抵抗Ｒｄ，Ｒｅを有する。抵抗Ｒｅの一端は、半導体トランジスタ２０のソースに接続されている。抵抗Ｒｅの他端は、バイポーラトランジスタ３０のエミッタと、差動増幅器３１のマイナス端子とに接続されている。差動増幅器３１のプラス端子は抵抗Ｒａの負荷１２側の一端に接続されている。差動増幅器３１の出力端はバイポーラトランジスタ３０のベースに接続されている。バイポーラトランジスタ３０のコレクタは、制御回路２３と、抵抗Ｒｄの一端とに接続されている。抵抗Ｒｄの他端は接地されている。
【００３０】
半導体トランジスタ２０のソースから出力された電流の大部分は、抵抗Ｒａを介して負荷１２に流れる。半導体トランジスタ２０のソースから出力された電流の残りは、抵抗Ｒｅ、バイポーラトランジスタ３０及び抵抗Ｒｄの順に流れる。バイポーラトランジスタ３０において、電流はエミッタに入力され、エミッタに入力された電流はコレクタから抵抗Ｒｄに出力される。
【００３１】
バイポーラトランジスタ３０において、エミッタ及びコレクタ間の抵抗値は、接地電位を基準としたベースの電圧に依存する。バイポーラトランジスタ３０のベースの電圧が上昇した場合、バイポーラトランジスタ３０のエミッタ及びコレクタ間の抵抗値は上昇する。バイポーラトランジスタ３０のベースには、差動増幅器３１によって電圧が印加される。
【００３２】
半導体トランジスタ２０のソース電圧をＶｓと記載し、バイポーラトランジスタ３０のエミッタ及びコレクタ間の抵抗値をｒｂと記載し、抵抗Ｒｄ，Ｒｅ夫々の抵抗値をｒｄ，ｒｅと記載する。バイポーラトランジスタ３０のエミッタに入力されるエミッタ電流ＩｅはＶｓ／（ｒｂ＋ｒｄ＋ｒｅ）で算出される。抵抗値ｒｂが低下した場合、エミッタ電流Ｉｅは上昇し、抵抗値ｒｂが上昇した場合、エミッタ電流Ｉｅは低下する。
【００３３】
差動増幅器３１において、出力端からバイポーラトランジスタ３０のベースに印加される電圧は、マイナス端子に印加されているエミッタ電圧Ｖｅと、プラス端子に印加されている負荷電圧Ｖａとに依存する。
差動増幅器３１は、エミッタ電圧Ｖｅが負荷電圧Ｖａよりも高い場合、バイポーラトランジスタ３０のベースに印加する電圧を低下させる。電圧の低下幅は、エミッタ電圧Ｖｅと負荷電圧Ｖａとの差が大きい程大きい。バイポーラトランジスタ３０におけるベースの電圧の低下により、バイポーラトランジスタ３０のエミッタ及びコレクタ間の抵抗値ｒｂが低下する。結果、エミッタ電流Ｉｅは上昇し、抵抗Ｒｅで生じる電圧降下の幅は上昇し、エミッタ電圧Ｖｅは低下する。エミッタ電圧Ｖｅは負荷電圧Ｖａに接近する。
【００３４】
また、差動増幅器３１は、エミッタ電圧Ｖｅが負荷電圧Ｖａよりも低い場合、バイポーラトランジスタ３０のベースに印加する電圧を上昇させる。電圧の上昇幅は、エミッタ電圧Ｖｅと負荷電圧Ｖａとの差が大きい程大きい。バイポーラトランジスタ３０におけるベースの電圧の上昇により、バイポーラトランジスタ３０のエミッタ及びコレクタ間の抵抗値ｒｂが上昇する。結果、エミッタ電流Ｉｅは低下し、抵抗Ｒｅで生じる電圧降下の幅は低下し、エミッタ電圧Ｖｅは上昇する。エミッタ電圧Ｖｅは負荷電圧Ｖａに接近する。
【００３５】
以上のように、差動増幅器３１は、エミッタ電圧Ｖｅが負荷電圧Ｖａと一致するように、半導体トランジスタ２０のエミッタ及びコレクタ間の抵抗値ｒｂを調整する。エミッタ電圧Ｖｅと負荷電圧Ｖａとが一致するので、下記の（１）式が成り立つ。
Ｖｓ−ｒｅ×Ｉｅ＝Ｖｓ−ｒａ×Ｉａ・・・（１）
ここで、ｒａは、抵抗Ｒａの抵抗値である。
（１）式を展開すると、下記の（２）式が成り立つ。
Ｉｅ＝Ｉａ×ｒａ／ｒｅ・・・（２）
【００３６】
例えば、抵抗値ｒｅが抵抗値ｒａの１０００倍である場合、エミッタ電流Ｉｅは、負荷電流Ｉａの１０００分の１である。このように、エミッタ電流Ｉｅは、負荷電流Ｉａの所定数分の１であり、所定数は抵抗値ｒａ，ｒｅによって決まる。
【００３７】
バイポーラトランジスタ３０及び抵抗Ｒｄ，Ｒｅはソース電圧Ｖｓを分圧し、分圧した電圧は制御回路２３に出力される。出力回路２２から制御回路２３に出力される電圧は、ｒｄ×Ｉｅである。エミッタ電流Ｉｅは、前述したようにＩａ×ｒａ／ｒｅで表されるので、出力回路２２から制御回路２３に出力される電圧は、Ｉａ×ｒａ×ｒｄ／ｒｅである。抵抗値ｒａ，ｒｄ，ｒｅは定数であるため、出力回路２２から制御回路２３に出力される電圧は、負荷電流Ｉａに比例する。
【００３８】
ただし、出力回路２２から制御回路２３に出力される電圧が負荷電流Ｉａに比例する負荷電流Ｉａの範囲は制限されている。
エミッタ電流Ｉｅは、バイポーラトランジスタ３０のエミッタ及びコレクタ間の抵抗値ｒｂが略ゼロΩとなった場合に最大となる。エミッタ電流Ｉｅの最大値はＶｓ／（ｒｄ＋ｒｅ）である。Ｖｓ／（ｒｄ＋ｒｅ）で表されるエミッタ電流Ｉｅに対応する負荷電流ＩａはＶｓ×ｒｅ／（ｒａ×（ｒｄ＋ｒｅ））である。
【００３９】
従って、負荷電流ＩａがＶｓ×ｒｅ／（ｒａ×（ｒｄ＋ｒｅ））を超えている場合、（２）式は成り立たない。この場合、負荷電流Ｉａに無関係に抵抗値ｒｂは略ゼロΩであるため、出力回路２２から制御回路２３に出力される電圧は、一定であり、Ｖｓ×ｒｄ／（ｒｄ＋ｒｅ）で表される。従って、ソース電圧Ｖｓが低い場合、出力回路２２が適切な電圧を制御回路２３に出力していない可能性がある。
【００４０】
図１に示す制御回路２３には、出力回路２２から電圧が入力されると共に、マイコン２４からローレベル電圧又はハイレベル電圧が入力される。制御回路２３は、半導体トランジスタ２０のゲートに電圧を印加する。制御回路２３は、出力回路２２及びマイコン２４夫々から入力された電圧に基づいて半導体トランジスタ２０のゲート電圧を調整する。
【００４１】
図３は制御回路２３の回路図である。制御回路２３は、コンパレータ４０、ラッチ部４１、反転器４２、ＡＮＤ回路４３、ＯＲ回路４４、充電回路４５、放電回路４６、コンデンサＣ２及びダイオードＤ１，Ｄ２を有する。ＡＮＤ回路４３及びＯＲ回路４４夫々は、２つの入力端子と、１つの出力端子とを有する。
【００４２】
コンパレータ４０のプラス端子には、出力回路２２、具体的には、バイポーラトランジスタ３０のコレクタが接続されている。コンパレータ４０のマイナス端子には参照電圧Ｖｒが印加されている。参照電圧Ｖｒは、一定であり、例えば、レギュレータを用いてバッテリ１０の出力電圧から生成される。コンパレータ４０の出力端子はラッチ部４１の入力端子に接続されている。ラッチ部４１の出力端子は、更に、反転器４２の入力端子と、ＯＲ回路４４の一方の入力端子とに接続されている。反転器４２の出力端子はＡＮＤ回路４３の一方の入力端子に接続されている。ＡＮＤ回路４３及びＯＲ回路４４夫々の他方の入力端子は、マイコン２４に各別に接続されている。
【００４３】
ＡＮＤ回路４３の出力端子は、充電回路４５に接続されている。充電回路４５は、更に、バッテリ１０の正極と、ダイオードＤ１のアノードとに接続されている。充電回路４５は接地されている。ＯＲ回路４４の出力端子は、放電回路４６に接続されている。放電回路４６は、更に、ダイオードＤ２のカソードに接続されている。放電回路４６は接地されている。
【００４４】
ダイオードＤ１のカソードと、ダイオードＤ２のアノードとは、半導体トランジスタ２０のゲートと、キャパシタＣ２の一端とに接続されている。キャパシタＣ２の他端は接地されている。
【００４５】
コンパレータ４０は、出力回路２２から制御回路２３に出力された電圧が参照電圧Ｖｒ未満である場合、ローレベル電圧をラッチ部４１に出力する。コンパレータ４０は、出力回路２２から制御回路２３に出力された電圧が参照電圧Ｖｒ以上である場合、ハイレベル電圧をラッチ部４１に出力する。
【００４６】
ラッチ部４１は、コンパレータ４０からローレベル電圧が入力されている間、ローレベル電圧を、反転器４２の入力端子と、ＯＲ回路４４の一方の入力端子とに出力する。ラッチ部４１は、コンパレータ４０から入力されている電圧がローレベル電圧からハイレベル電圧に切替わった場合、ハイレベル電圧を、反転器４２の入力端子と、ＯＲ回路４４の一方の入力端子とに出力する。コンパレータ４０から入力されている電圧がローレベル電圧からハイレベル電圧に切替わった後においては、ラッチ部４１は、コンパレータ４０から入力される電圧に無関係にハイレベル電圧を出力し続ける。
【００４７】
反転器４２は、ラッチ部４１からローレベル電圧が入力された場合、ハイレベル電圧をＡＮＤ回路４３の一方の入力端子に出力し、ラッチ部４１からハイレベル電圧が入力された場合、ローレベル電圧をＡＮＤ回路４３の他方の入力端子に出力する。従って、出力回路２２から制御回路２３に出力される電圧が参照電圧Ｖｒ未満である間、ＡＮＤ回路４３及びＯＲ回路４４夫々の一方の入力端子には、ハイレベル電圧及びローレベル電圧が入力される。出力回路２２から制御回路２３に出力される電圧が参照電圧Ｖｒ以上となった後においては、ＡＮＤ回路４３及びＯＲ回路４４夫々の一方の入力端子には、ローレベル電圧及びハイレベル電圧が入力され続ける。
【００４８】
ＡＮＤ回路４３の他方の入力端子には、マイコン２４からハイレベル電圧又はローレベル電圧が入力される。ＡＮＤ回路４３は、反転器４２から一方の端子にハイレベル電圧が入力されている場合、マイコン２４から他方の入力端子に入力された電圧をそのまま充電回路４５に出力する。ＡＮＤ回路４３は、反転器４２から一方の入力端子にローレベル電圧が入力されている場合、マイコン２４から他方の入力端子に入力される電圧に無関係に、ローレベル電圧を充電回路４５に出力する。
【００４９】
従って、出力回路２２から制御回路２３に出力される電圧が参照電圧Ｖｒ未満である間、マイコン２４からＡＮＤ回路４３の他方の入力端子に入力された電圧がそのまま充電回路４５に出力される。出力回路２２から制御回路２３に出力される電圧が参照電圧Ｖｒ以上となった後においては、マイコン２４からＡＮＤ回路４３の他方の入力端子に入力される電圧に無関係にローレベル電圧を充電回路４５に出力する。
【００５０】
充電回路４５は、ＡＮＤ回路４３からハイレベル電圧が入力された場合、バッテリ１０を用いて一定の電圧を生成し、生成した電圧を、ダイオードＤ１を介してキャパシタＣ２の両端間に印加する。これにより、キャパシタＣ２は充電される。キャパシタＣ２の両端間の電圧が半導体トランジスタ２０のゲートに印加される。キャパシタＣ２が充電されるにつれて、キャパシタＣ２の両端間の電圧が徐々に上昇し、半導体トランジスタ２０のゲート電圧が徐々に上昇する。これにより、半導体トランジスタ２０のドレイン及びソース間の抵抗値は徐々に低下する。
充電回路４５は、ＡＮＤ回路４３からローレベル電圧が入力された場合、動作を停止する。このとき、キャパシタＣ２は充電されることはない。
【００５１】
マイコン２４は、ハイレベル電圧をＡＮＤ回路４３の他方の入力端子に出力することによって、充電回路４５にキャパシタＣ２を充電させ、ローレベル電圧をＡＮＤ回路４３の他方の入力端子に出力することによって、充電回路４５にキャパシタＣ２の充電を停止させる。
【００５２】
ＯＲ回路４４の他方の入力端子には、マイコン２４からハイレベル電圧又はローレベル電圧が入力される。ＯＲ回路４４は、ラッチ部４１から一方の入力端子にローレベル電圧が入力されている場合、マイコン２４から他方の入力端子に入力された電圧をそのまま放電回路４６に出力する。ＯＲ回路４４は、ラッチ部４１から一方の入力端子にハイレベル電圧が入力されている場合、マイコン２４から他方の入力端子に入力される電圧に無関係に、ハイレベル電圧を放電回路４６に出力する。
【００５３】
従って、出力回路２２から制御回路２３に出力される電圧が参照電圧Ｖｒ未満である間、マイコン２４からＯＲ回路４４の他方の入力端子に入力された電圧がそのまま放電回路４６に出力される。出力回路２２から制御回路２３に出力される電圧が参照電圧Ｖｒ以上となった後においては、マイコン２４からＯＲ回路４４の他方の入力端子に入力される電圧に無関係にハイレベル電圧を放電回路４６に出力する。
【００５４】
放電回路４６は、ＯＲ回路４４からハイレベル電圧が入力された場合、キャパシタＣ２に放電させる。このとき、ダイオードＤ２のカソードは、放電回路４６内の図示しない抵抗を介して接地されており、電流は、コンデンサＣ２からダイオードＤ２、放電回路４６内の抵抗及び接地電位の順に流れる。キャパシタＣ２の放電により、キャパシタＣ２の両端間の電圧が低下し、半導体トランジスタ２０のゲート電圧が低下する。これにより、半導体トランジスタ２０のドレイン及びソース間の抵抗値は上昇する。
放電回路４６は、ＯＲ回路４４からローレベル電圧が入力された場合、動作を停止する。このとき、ダイオードＤ２のカソードは開放され、キャパシタＣ２は放電することはない。
【００５５】
マイコン２４は、ハイレベル電圧をＯＲ回路４４の他方の入力端子に出力することによって、放電回路４６にキャパシタＣ２の放電を行わせ、ローレベル電圧をＯＲ回路４４の他方の入力端子に出力することによって、放電回路４６にキャパシタＣ２の放電を停止させる。
【００５６】
以上のように構成された制御回路２３において、出力回路２２から制御回路２３に出力されている電圧が参照電圧Ｖｒ未満である間、充電回路４５及び放電回路４６夫々はマイコン２４から入力される電圧に従って、充電及び放電を行う。更に、出力回路２２から制御回路２３に出力されている電圧が参照電圧Ｖｒ以上である場合、充電回路４５は動作を停止し、放電回路４６が作動する。これにより、半導体トランジスタ２０のゲート電圧は低下し、半導体トランジスタ２０のドレイン及びソース間の抵抗値は上昇する。結果、バッテリ１０から負荷１２への給電が遮断される。これにより、出力回路２２から制御回路２３に出力される電圧は参照電圧Ｖｒを超えることはない。参照電圧Ｖｒは閾値に相当する。
【００５７】
前述したように、出力回路２２から制御回路２３に出力される電圧は、負荷電流Ｉａ、及び、抵抗Ｒａ，Ｒｄ，Ｒｅの抵抗値ｒａ，ｒｄ，ｒｅを用いて、Ｉａ×ｒａ×ｒｄ／ｒｅで表される。このため、出力回路２２から制御回路２３に出力される電圧が参照電圧Ｖｒ以上であることは、負荷電流Ｉａが電流閾値Ｉｔｈ（＝Ｖｒ×ｒｅ／（ｒａ×ｒｄ））以上であることを意味する。従って、給電制御装置１１では、負荷電流Ｉａが電流閾値Ｉｔｈ以上である場合、マイコン２４から制御回路２３に入力される電圧に無関係にバッテリ１０から負荷１２への給電が遮断される。結果、負荷電流Ｉａが電流閾値Ｉｔｈを超えることはなく、過電流が半導体トランジスタ２０を流れることはない。
【００５８】
前述したように、出力回路２２から制御回路２３に出力される電圧は、ｒｄ×Ｉｅであり、エミッタ電流Ｉｅの最大値はＶｓ／（ｒｄ＋ｒｅ）である。従って、出力回路２２から制御回路２３に出力される電圧の最大値は、Ｖｓ×ｒｄ／（ｒｄ＋ｒｅ）である。このため、この最大値Ｖｓ×ｒｄ／（ｒｄ＋ｒｅ）が参照電圧Ｖｒ以上である場合にのみ、給電が適正に遮断される。
【００５９】
出力回路２２から制御回路２３に出力される電圧の最大値Ｖｓ×ｒｄ／（ｒｄ＋ｒｅ）が参照電圧Ｖｒ未満である場合、負荷電流Ｉａの大きさに無関係に、コンパレータ４０はローレベル電圧をラッチ部４１に出力し続ける。
【００６０】
出力回路２２から制御回路２３に出力される電圧の最大値Ｖｓ×ｒｄ／（ｒｄ＋ｒｅ）は、ソース電圧Ｖｓの上昇と共に上昇する。更に、ｒｄ／（ｒｄ＋ｒｅ）＜１が成り立つため、Ｖｓ×ｒｄ／（ｒｄ＋ｒｅ）＜Ｖｓが成り立つ。このため、出力回路２２から制御回路２３に出力される電圧の最大値Ｖｓ×ｒｄ／（ｒｄ＋ｒｅ）はソース電圧Ｖｓ未満である。
【００６１】
キャパシタＣ２の両端間の電圧がゼロＶである場合、半導体トランジスタ２０のゲート電圧はゼロＶであり、半導体トランジスタ２０のドレイン及びソースは開放状態である。このとき、抵抗Ｒａに電流が流れないため、ソース電圧Ｖｓは、負荷１２のキャパシタＣ１の両端間の電圧と略一致しており、低い。放電回路４６の動作が停止している状態で充電回路４５がキャパシタＣ２を充電した場合、前述したように、半導体トランジスタ２０のドレイン及びソース間の抵抗値は徐々に低下する。半導体トランジスタ２０のドレイン及びソース間の抵抗値が徐々に低下するにつれて、ソース電圧Ｖｓは徐々に上昇する。
【００６２】
ここで、出力回路２２が制御回路２３に出力する電圧の最大値Ｖｓ×ｒｄ／（ｒｄ＋ｒｅ）が参照電圧Ｖｒ未満である間、即ち、ソース電圧ＶｓがＶｒ×（ｒｄ＋ｒｅ）／ｒｄ未満である間、負荷電流Ｉａが電流閾値Ｉｔｈ（＝Ｖｒ×ｒｅ／（ｒａ×ｒｄ））以上である場合であっても、バッテリ１０から負荷１２への給電は遮断されない。
そこで、給電制御装置１１では、マイコン２４は、電圧検出部２１から入力される電圧情報に基づいて、制御回路２３の充電回路４５及び放電回路４６の動作を制御することによって、ソース電圧ＶｓがＶｒ×（ｒｄ＋ｒｅ）／ｒｄ未満である間に負荷電流Ｉａが過電流となることを防止する。
【００６３】
図１に示すマイコン２４は、入力部５０，５１、出力部５２，５３、タイマ５４、記憶部５５及び制御部５６を有する。これらはバス５７に接続されている。入力部５１は、更に、電圧検出部２１に接続されている。出力部５２は、更に、制御回路２３のＡＮＤ回路４３の他方の入力端子に接続されている。出力部５３は、更に、制御回路２３のＯＲ回路４４の他方の入力端子に接続されている。
【００６４】
入力部５０には、作動信号又は停止信号が入力される。入力部５０は、作動信号又は停止信号が入力された場合、その旨を制御部５６に通知する。
入力部５１には、電圧検出部２１から入力部５１に電圧情報が入力される。電圧情報は、制御部５６によって入力部５１から取得される。制御部５６が入力部５１から取得した電圧情報が示すソース電圧は、制御部５６が電圧情報を取得した時点に電圧検出部２１が検出したソース電圧と略一致している。
【００６５】
出力部５２は、制御回路２３のＡＮＤ回路４３の他方の端子にハイレベル電圧又はローレベル電圧を出力している。出力部５２は、制御部５６の指示に従って、制御回路２３のＡＮＤ回路４３の他方の端子に出力している電圧をハイレベル電圧又はローレベル電圧に切替える。
出力部５３は、制御回路２３のＯＲ回路４４の他方の端子にハイレベル電圧又はローレベル電圧を出力している。出力部５３は、制御部５６の指示に従って、制御回路２３のＯＲ回路４４の他方の端子に出力している電圧をハイレベル電圧又はローレベル電圧に切替える。
タイマ５４は、制御部５６の指示に従って、計時の開始及び終了を行う。タイマ５４が計時している計時時間は、制御部５６によって、タイマ５４から読み出される。タイマ５４が計時している計時時間は、制御部５６によってゼロにリセットされる。
【００６６】
記憶部５５は不揮発性のメモリである。記憶部５５には制御プログラムが記憶されている。制御部５６は、図示しないＣＰＵ(Central Processing Unit)を有し、記憶部５５に記憶されている制御プログラムを実行することによって、バッテリ１０から負荷１２への給電を開始する給電開始処理と、バッテリ１０から負荷１２への給電を終了する給電終了処理とを実行する。
【００６７】
図４は制御部５６が実行する給電開始処理の手順を示すフローチャートである。制御部５６は、入力部５０に作動信号が入力された場合に給電開始処理を実行する。給電開始処理は、出力部５２，５３夫々が制御回路２３のＡＮＤ回路４３及びＯＲ回路４４夫々の他方の端子にローレベル電圧を出力している状態、即ち、充電回路４５及び放電回路４６が動作を停止している状態で開始される。
【００６８】
まず、制御部５６は、出力部５２に指示して、出力部５２が制御回路２３に出力している電圧をハイレベル電圧に切替えさせることによって、充電回路４５に制御回路２３のキャパシタＣ２の充電を開始させる（ステップＳ１）。ステップＳ１が実行される時点では、負荷電流ＩａはゼロＡであるので、出力回路２２から制御回路２３に出力している電圧は参照電圧Ｖｒ未満である。このため、出力部５２がＡＮＤ回路４３の他方の入力端子に出力した電圧がＡＮＤ回路４３の出力端子からそのまま充電回路４５に入力される。
【００６９】
次に、制御部５６は、タイマ５４に指示して計時を開始させ（ステップＳ２）、タイマ５４が計時している計時時間が充電時間以上であるか否かを判定する（ステップＳ３）。充電時間は、一定であり、予め記憶部５５に記憶されている。制御部５６は、計時時間が充電時間未満であると判定した場合（Ｓ３：ＮＯ）、ステップＳ３を再び実行し、計時時間が充電時間以上となるまで待機する。
【００７０】
制御部５６は、計時時間が充電時間以上であると判定した場合（Ｓ３：ＹＥＳ）、出力部５２に指示して、出力部５２が制御回路２３に出力している電圧をローレベル電圧に切替えさせることによって、充電回路４５にキャパシタＣ２の充電を終了させる（ステップＳ４）。計時時間が充電時間以上となった時点において、出力回路２２が出力している電圧の最大値は参照電圧Ｖｒ未満であるため、コンパレータ４０はローレベル電圧を出力し続けている。このため、ステップＳ４では、出力部５２がＡＮＤ回路４３の他方の入力端子に出力した電圧がそのまま制御回路２３の充電回路４５に入力される。
【００７１】
次に、制御部５６は、出力部５３に指示して、出力部５３が制御回路２３に出力している電圧をハイレベル電圧に切替えさせることによって、放電回路４６にキャパシタＣ２の放電を開始させる（ステップＳ５）。これにより、半導体トランジスタ２０のゲート電圧が低下し、半導体トランジスタ２０のドレイン及びソース間の抵抗値が上昇する。
【００７２】
次に、制御部５６は、タイマ５４が計時している計時時間をゼロにリセットし（ステップＳ６）、タイマ５４が計時している計時時間が放電時間以上であるか否かを判定する（ステップＳ７）。放電時間は、一定であり、予め記憶部５５に記憶されている。
【００７３】
制御部５６は、計時時間が放電時間未満であると判定した場合（Ｓ７：ＮＯ）、ステップＳ７を再び実行し、計時時間が放電時間以上となるまで待機する。制御部５６は、計時時間が放電時間以上であると判定した場合（Ｓ７：ＹＥＳ）、出力部５３に指示して、出力部５３が制御回路２３に出力している電圧をローレベル電圧に切替えさせることによって、放電回路４６にキャパシタＣ２の放電を終了させる（ステップＳ８）。制御部５６は、ステップＳ８を実行した後、タイマ５４に指示して計時を終了させる（ステップＳ９）。
【００７４】
次に、制御部５６は、電圧検出部２１から入力部５１に入力された電圧情報を入力部５１から取得し（ステップＳ１０）、取得した電圧情報が示すソース電圧が基準電圧以上であるか否かを判定する（ステップＳ１１）。基準電圧は、一定であり、予め記憶部５５に記憶されている。後述するように、ステップＳ１１において、ソース電圧が基準電圧以上であることは負荷１２のキャパシタＣ１の両端が短絡していないことを示し、ソース電圧が基準電圧未満であることは負荷１２のキャパシタＣ１の両端が短絡していることを示す。
【００７５】
制御部５６は、ソース電圧が基準電圧未満であると判定した場合（Ｓ１１：ＮＯ）、負荷１２のキャパシタＣ１の両端が短絡しているとして、給電開始処理を終了し、キャパシタＣ１の充電を再開することはない。
なお、制御部５６は、ソース電圧が基準電圧未満であると判定した場合において、図示しない出力部にキャパシタＣ１の短絡を示す短絡信号を出力させ、その後、給電開始処理を終了してもよい。
【００７６】
制御部５６は、ソース電圧が基準電圧以上であると判定した場合（Ｓ１１：ＹＥＳ）、ステップＳ１と同様に、充電回路４５にキャパシタＣ２の充電を開始させる（ステップＳ１２）。
制御部５６は、ステップＳ１１を実行した後、キャパシタＣ１の充電が継続している状態で給電開始処理を終了する。
【００７７】
制御部５６は、入力部５０に停止信号が入力された場合に、給電終了処理を実行する。給電終了処理では、制御部５６は、出力部５２，５３に指示して、出力部５２，５３夫々が出力している電圧をローレベル電圧及びハイレベル電圧に切替える。これにより、充電回路４５がキャパシタＣ１の充電を終了し、放電回路４６がキャパシタＣ１の放電を開始する。制御部５６は、放電回路４６にキャパシタＣ１の放電を一定時間だけ行わせて、半導体トランジスタ２０のゲート電圧がゼロＶとなった後、出力部５３に指示して、出力部５３が制御部５６に出力している電圧をローレベル電圧に切替えさせる。これにより、放電回路４６が行っているキャパシタＣ１の放電が終了する。制御部５６は、出力部５３に指示して、出力部５３が制御部５６に出力している電圧をローレベル電圧に切替えさせ後、給電終了処理を終了する。
【００７８】
図５は、給電制御装置１１の動作の一例を示すタイミングチャートである。図５には、充電回路４５及び放電回路４６夫々に入力されている電圧の推移と、ゲート電圧、負荷電流Ｉａ及びソース電圧Ｖｓ夫々の推移とが示されている。これらの推移は、負荷１２の両端が短絡していない場合における推移である。横軸は時間を示す。図５では、ハイレベル電圧を「Ｈ」で示し、ローレベル電圧を「Ｌ」で示している。
【００７９】
前述したように、マイコン２４の入力部５０に作動信号が入力された場合、マイコン２４の制御部５６は給電開始処理を実行する。給電開始処理では、マイコン２４は、まず、放電回路４６に入力されている電圧をローレベル電圧に維持している状態で、充電回路４５に入力されている電圧をハイレベル電圧に切替え、制御回路２３の充電回路４５にキャパシタＣ２の充電を開始させる。これにより、キャパシタＣ２の両端間の電圧、即ち、ゲート電圧が徐々に上昇し、半導体トランジスタ２０のドレイン及びソース間の抵抗値が徐々に低下する。
【００８０】
半導体トランジスタ２０のドレイン及びソース間の抵抗値が低下した場合、バッテリ１０から半導体トランジスタ２０を介して負荷１２に負荷電流Ｉａが流れる。半導体トランジスタ２０のドレイン及びソース間の抵抗値が徐々に低下するにつれて、負荷電流Ｉａも徐々に上昇する。
以上のように、半導体トランジスタ２０のドレイン及びソース間の抵抗値が徐々に低下するので、突入電流が半導体トランジスタ２０を介して負荷１２に流れることを確実に防止することができる。
【００８１】
負荷１２の両端が短絡していない限り、半導体トランジスタ２０のドレイン及びソース間の抵抗値が徐々に低下するにつれて、半導体トランジスタ２０のソース電圧Ｖｓは徐々に上昇する。また、バッテリ１０から負荷１２への給電によって、負荷１２のキャパシタＣ１が充電され、キャパシタＣ１の両端間の電圧も上昇する。
【００８２】
充電回路４５がキャパシタＣ２の充電を開始してから充電時間が経過した場合、マイコン２４は、充電回路４５に入力されている電圧をローレベル電圧に切替え、充電回路４５にキャパシタＣ２の充電を終了させる。これにより、ゲート電圧、負荷電流Ｉａ、ソース電圧、及び、キャパシタＣ１の両端間の電圧夫々の上昇は停止する。
【００８３】
次に、マイコン２４は、放電回路４６に入力されている電圧をローレベル電圧からハイレベル電圧に切替え、放電回路４６にキャパシタＣ２の放電を開始させる。これにより、キャパシタＣ２の両端間の電圧が低下し、半導体トランジスタ２０のゲート電圧は低下する。ゲート電圧の低下により、半導体トランジスタ２０のドレイン及びソース間の抵抗値が上昇し、負荷電流Ｉａが低下する。負荷電流Ｉａの低下と共に、ソース電圧ＶｓもキャパシタＣ１の両端間の電圧まで低下する。
【００８４】
放電時間は、放電回路４６が行う放電によって、キャパシタＣ２の両端間の電圧がゼロＶとなるために必要な時間よりも十分に長い。このため、放電回路４６に入力されている電圧がローレベル電圧からハイレベル電圧に切替わってから放電時間が経過した時点では、ゲート電圧はゼロＶであり、半導体トランジスタ２０のドレイン及びソースは開放状態である。放電時間が経過した時点において、抵抗Ｒａに電流が流れていないため、ソース電圧ＶｓはキャパシタＣ１の両端間の電圧と一致している。
【００８５】
負荷１２の両端が短絡されていない限り、作動信号が入力部５０に入力されてから充電時間が経過するまでに、キャパシタＣ１の両端間の電圧は基準電圧Ｖｂ以上となっている。このため、負荷１２の両端が短絡されていない限り、放電時間が経過した時点において、ソース電圧Ｖｓは基準電圧Ｖｂ以上である。
【００８６】
放電回路４６が制御回路２３のキャパシタＣ２の放電を終了した後、マイコン２４の制御部５６は、電圧検出部２１から入力された電圧情報が示すソース電圧Ｖｓが基準電圧Ｖｂ以上であるか否かを判定する。マイコン２４は、制御部５６によってソース電圧Ｖｓが基準電圧Ｖｂ以上であると判定された場合、負荷１２の両端が短絡していないとして、充電回路４５に入力されている電圧をローレベル電圧からハイレベル電圧に切替え、マイコン２４の制御部５６は給電開始処理が終了する。制御部５６は判定部として機能し、基準電圧Ｖｂは所定電圧に相当する。
【００８７】
この電圧の切替えにより、充電回路４５は、制御回路２３のキャパシタＣ２を再び充電し、半導体トランジスタ２０のゲート電圧を上昇させ、半導体トランジスタ２０のドレイン及びソース間の抵抗値を低下させる。これにより、バッテリ１０から負荷１２に給電され、負荷電流Ｉａ及びソース電圧Ｖｓは再び上昇する。
このとき、負荷１２の両端は短絡していないため、出力回路２２から制御回路２３に出力している電圧の最大値が参照電圧Ｖｒ未満である間に、負荷電流Ｉａが電流閾値Ｉｔｈ（＝Ｖｒ×ｒｅ／（ｒａ×ｒｄ））以上となることはない。
【００８８】
制御回路２３において、充電回路４５がコンデンサＣ２に出力している電圧と、コンデンサＣ２の両端間の電圧とが一致した場合、ゲート電圧の上昇は停止し、ゲート電圧は安定する。これにより、負荷電流Ｉａ及びソース電圧Ｖｓの上昇も停止し、負荷電流Ｉａ及びソース電圧Ｖｓは安定する。
【００８９】
図６は、給電制御装置１１の動作の他例を示すタイミングチャートである。図６には、図５と同様に、充電回路４５及び放電回路４６夫々に入力されている電圧の推移と、ゲート電圧、負荷電流Ｉａ及びソース電圧Ｖｓ夫々の推移とが示されている。これらの推移は、負荷１２の両端が短絡している場合における推移である。横軸は時間を示す。図６でも、ハイレベル電圧を「Ｈ」で示し、ローレベル電圧を「Ｌ」で示している。
【００９０】
前述したように、マイコン２４の入力部５０に作動信号が入力された場合、マイコン２４の制御部５６は給電開始処理を実行する。マイコン２４は、放電回路４６に入力されている電圧をローレベル電圧に維持している状態で、制御回路２３の充電回路４５に入力されている電圧をハイレベル電圧に切替え、充電回路４５にキャパシタＣ２の充電を開始させる。これにより、キャパシタＣ２の両端間の電圧が徐々に上昇し、半導体トランジスタ２０のドレイン及びソース間の抵抗値が徐々に低下する。
【００９１】
半導体トランジスタ２０のドレイン及びソース間の抵抗値が低下した場合、バッテリ１０から半導体トランジスタ２０を介して負荷１２に電流が流れる。ここで、負荷１２の両端が短絡しているので、半導体トランジスタ２０のドレイン及びソース間の抵抗値が低下するにつれて、抵抗Ｒａを流れる負荷電流Ｉａは急速に上昇する。また、負荷１２の両端が短絡しているので、ソース電圧Ｖｓは略ゼロＶである。
【００９２】
充電回路４５がキャパシタＣ２の充電を開始してから充電時間が経過した場合、マイコン２４は、充電回路４５に入力されている電圧をローレベル電圧に切替え、充電回路４５にキャパシタＣ２の充電を終了させる。これにより、ゲート電圧及び負荷電流Ｉａ夫々の上昇は停止する。
【００９３】
次に、マイコン２４は、放電回路４６に入力されている電圧をローレベル電圧からハイレベル電圧に切替え、放電回路４６にキャパシタＣ２の放電を開始させる。これにより、キャパシタＣ２の両端間の電圧が低下し、半導体トランジスタ２０のゲート電圧は低下する。ゲート電圧の低下により、半導体トランジスタ２０のドレイン及びソース間の抵抗値が上昇し、負荷電流Ｉａが低下する。放電回路４６に入力されている電圧がローレベル電圧からハイレベル電圧に切替わってから放電時間が経過した場合、マイコン２４は放電回路４６に入力されている電圧をローレベル電圧に戻し、放電回路４６はキャパシタＣ２の放電を終了する。キャパシタＣ２の放電を終了した時点では、ゲート電圧はゼロＶであり、半導体トランジスタ２０のドレイン及びソースは開放状態である。
【００９４】
充電回路４５及び放電回路４６が充電及び放電を行っている間、ソース電圧Ｖｓは、略ゼロＶであり、基準電圧Ｖｂ未満である。
【００９５】
放電回路４６が制御回路２３のキャパシタＣ２の放電を終了した後、マイコン２４の制御部５６は、電圧検出部２１から入力された電圧情報が示すソース電圧Ｖｓが基準電圧Ｖｂ以上であるか否かを判定する。制御部５６によってソース電圧Ｖｓが基準電圧Ｖｂ未満であると判定された場合、充電回路４５及び放電回路４６に入力されている電圧がローレベル電圧に維持されたまま、給電開始処理が終了する。
【００９６】
このように、制御部５６は、ソース電圧Ｖｓが基準電圧Ｖｂ未満であると判定した場合、半導体トランジスタ２０のドレイン及びソース間の抵抗値を、判定を行った時点の抵抗値に維持し、半導体トランジスタ２０に過電流が通流することを確実に防止する。
また、充電回路４５がキャパシタＣ１を充電した後、放電回路４６がキャパシタＣ１の放電を行い、バッテリ１０から負荷１２への給電を一旦、停止するため、負荷１２の両端が短絡している場合に電力が無駄に消費されることはない。
【００９７】
給電制御装置１１では、ソース電圧ＶｓがＶｒ×（ｒｄ＋ｒｅ）／ｒｄ以上である場合、出力回路２２から制御回路２３に出力される電圧の最大値は参照電圧Ｖｒ以上である。このため、出力回路２２から制御回路２３に出力した電圧に基づいて行う半導体トランジスタ２０のドレイン及びソース間の抵抗値の調整によって、半導体トランジスタ２０に過電流が流れることを防止する。ソース電圧ＶｓがＶｒ×（ｒｄ＋ｒｅ）／ｒｄ未満である場合、出力回路２２から制御回路２３に出力される電圧の最大値は参照電圧Ｖｒ未満である。このため、電圧検出部２１から入力された電圧情報が示すソース電圧Ｖｓに基づいて行う半導体トランジスタ２０のドレイン及びソース間の抵抗値の調整によって過電流の通流を防止する。
【００９８】
（実施の形態２）
実施の形態２において、電源システム１は実施の形態１と同様に構成されており、マイコン２４の制御部５６が実行する給電開始処理の内容が実施の形態１と異なる。
以下では、実施の形態２における制御部５６が実行する給電開始処理の内容を説明する。実施の形態１と共通する構成部には実施の形態１と同一の参照符号を付してその説明を省略する。
【００９９】
図７は、実施の形態２における制御部５６が実行する給電開始処理の手順を示すフローチャートである。制御部５６は、入力部５０に作動信号が入力された場合に給電開始処理を実行する。給電開始処理は、出力部５２，５３夫々が制御回路２３のＡＮＤ回路４３及びＯＲ回路４４夫々の他方の端子にローレベル電圧を出力している状態、即ち、充電回路４５及び放電回路４６が動作を停止している状態で開始される。
【０１００】
まず、制御部５６は、実施の形態１における給電開始処理のステップＳ１と同様に、充電回路４５に制御回路２３のキャパシタＣ２の充電を開始させ（ステップＳ２１）、タイマ５４に指示して計時を開始させる（ステップＳ２２）。次に、制御部５６は、タイマ５４が計時している計時時間が充電時間以上であるか否かを判定する（ステップＳ２３）。制御部５６は、計時時間が充電時間未満であると判定した場合（Ｓ２３：ＮＯ）、ステップＳ２３を再び実行し、計時時間が充電時間以上となるまで待機する。
【０１０１】
制御部５６は、計時時間が充電時間以上であると判定した場合（Ｓ２３：ＹＥＳ）、タイマ５４に指示して計時を終了させ（ステップＳ２４）、電圧検出部２１から入力部５１に入力された電圧情報を入力部５１から取得する（ステップＳ２５）。この時点において、制御回路２３のキャパシタＣ２の充電は継続されている。
【０１０２】
次に、制御部５６は、ステップＳ２５で取得した電圧情報が示すソース電圧が基準電圧以上であるか否かを判定する（ステップＳ２６）。実施の形態２と同様に、負荷１２のキャパシタＣ２の両端が短絡していない限り、キャパシタＣ１の両端間の電圧は基準電圧以上である。負荷１２のキャパシタＣ２の両端が短絡している場合、キャパシタＣ１に電力は殆ど蓄えられておらず、キャパシタＣ１の両端間の電圧は略ゼロＶであり、基準電圧未満である。
【０１０３】
制御部５６は、ソース電圧が基準電圧未満であると判定した場合（Ｓ２６：ＮＯ）、実施の形態１における給電開始処理のステップＳ４と同様に、充電回路４５にキャパシタＣ２の充電を終了させる（ステップＳ２７）。制御部５６は、ステップＳ２７を実行した後、実施の形態１における給電開始処理のステップＳ５と同様に、放電回路４６にキャパシタＣ２の放電を開始させる（ステップＳ２８）。
【０１０４】
次に、制御部５６は、タイマ５４に指示して計時を開始させ（ステップＳ２９）、タイマ５４が計時している計時時間が放電時間以上であるか否かを判定する（ステップＳ３０）。制御部５６は、計時時間が放電時間未満であると判定した場合（Ｓ３０：ＮＯ）、ステップＳ３０を再び実行し、計時時間が放電時間以上となるまで待機する。
【０１０５】
制御部５６は、計時時間が放電時間以上であると判定した場合（Ｓ３０：ＹＥＳ）、実施の形態１における給電開始処理のステップＳ８と同様に、放電回路４６にキャパシタＣ２の放電を終了させ（ステップＳ３１）、タイマ５４に指示して計時を終了させる（ステップＳ３２）。制御部５６は、ソース電圧が基準電圧以上であると判定した場合（Ｓ２６：ＹＥＳ）、又は、ステップＳ３２を実行した後、給電開始処理を終了する。
【０１０６】
制御部５６は、ステップＳ３２を実行して給電開始処理を終了した場合、負荷１２のキャパシタＣ１の両端が短絡しているため、キャパシタＣ１の充電を再開することはない。
制御部５６は、ソース電圧が基準電圧以上であると判定して給電開始処理を終了した場合、負荷１２のキャパシタＣ１の両端は短絡していないため、充電回路４５がキャパシタＣ１の充電を継続している状態で給電開始処理を終了する。
【０１０７】
図８は、給電制御装置１１の動作の一例を示すタイミングチャートである。図８には、図５と同様に、充電回路４５及び放電回路４６夫々に入力されている電圧の推移と、ゲート電圧、負荷電流Ｉａ及びソース電圧Ｖｓ夫々の推移とが示されている。これらの推移は、負荷１２の両端が短絡していない場合における推移である。横軸は時間を示す。図８でも、ハイレベル電圧を「Ｈ」で示し、ローレベル電圧を「Ｌ」で示している。
【０１０８】
前述したように、マイコン２４の入力部５０に作動信号が入力された場合、マイコン２４の制御部５６は給電開始処理を実行する。給電開始処理では、マイコン２４は、まず、実施の形態１と同様に、放電回路４６に入力されている電圧をローレベル電圧に維持している状態で、充電回路４５に入力されている電圧をハイレベル電圧に切替え、制御回路２３の充電回路４５はキャパシタＣ２の充電を開始する。
【０１０９】
これにより、半導体トランジスタ２０のゲート電圧が徐々に上昇し、半導体トランジスタ２０のドレイン及びソース間の抵抗値が徐々に低下する。この抵抗値の低下に伴って、負荷電流Ｉａも徐々に上昇する。また、負荷１２の両端が短絡していない限り、半導体トランジスタ２０のソース電圧Ｖｓも徐々に上昇する。また、バッテリ１０から負荷１２へ負荷電流Ｉａが流れることによって、負荷１２のキャパシタＣ１が充電され、キャパシタＣ１の両端間の電圧も上昇する。
実施の形態１と同様に、半導体トランジスタ２０のドレイン及びソース間の抵抗値が徐々に低下するので、突入電流が半導体トランジスタ２０を介して負荷１２に流れることを確実に防止することができる。
【０１１０】
充電回路４５がキャパシタＣ２の充電を開始してから充電時間が経過した後、マイコン２４の制御部５６は、電圧検出部２１から入力された電圧情報が示すソース電圧Ｖｓが基準電圧Ｖｂ以上であるか否かを判定する。このとき、充電回路４５にはハイレベル電圧が入力されており、充電回路４５はキャパシタＣ２の充電を継続している。
また、負荷１２の両端が短絡されていない限り、作動信号が入力部５０に入力されてから充電時間が経過するまでに、キャパシタＣ１の両端間の電圧は基準電圧Ｖｂ以上となっている。
【０１１１】
制御部５６によってソース電圧Ｖｓが基準電圧Ｖｂ以上であると判定された場合、マイコン２４は、負荷１２の両端が短絡していないとして、充電回路４５に入力されている電圧をハイレベル電圧に維持し、継続して半導体トランジスタ２０のドレイン及びソース間の抵抗値を低下させる。制御部５６は、充電回路４５に入力されている電圧をハイレベル電圧に維持した状態で給電開始処理を終了する。
【０１１２】
充電回路４５が制御回路２３のコンデンサＣ２に出力している電圧と、コンデンサＣ２の両端間の電圧とが一致した場合、ゲート電圧の上昇は停止し、ゲート電圧は安定する。これにより、負荷電流Ｉａ及びソース電圧Ｖｓの上昇も停止し、負荷電流Ｉａ及びソース電圧Ｖｓは安定する。
【０１１３】
図９は、給電制御装置１１の動作の他例を示すタイミングチャートである。図９には、図８と同様に、充電回路４５及び放電回路４６夫々に入力されている電圧の推移と、ゲート電圧、負荷電流Ｉａ及びソース電圧Ｖｓ夫々の推移とが示されている。これらの推移は、負荷１２の両端が短絡している場合における推移である。横軸は時間を示す。図９でも、ハイレベル電圧を「Ｈ」で示し、ローレベル電圧を「Ｌ」で示している。
【０１１４】
前述したように、マイコン２４の入力部５０に作動信号が入力された場合、マイコン２４の制御部５６は給電開始処理を実行する。マイコン２４は、まず、実施の形態１と同様に、放電回路４６に入力されている電圧をローレベル電圧に維持している状態で、制御回路２３の充電回路４５に入力されている電圧をハイレベル電圧に切替え、充電回路４５はキャパシタＣ２の充電を開始する。
【０１１５】
これにより、半導体トランジスタ２０のゲート電圧が徐々に上昇し、半導体トランジスタ２０のドレイン及びソース間の抵抗値が徐々に低下する。この抵抗値の低下により、バッテリ１０から半導体トランジスタ２０を介して負荷１２に電流が流れる。ここで、負荷１２の両端が短絡しているので、半導体トランジスタ２０のドレイン及びソース間の抵抗値が低下するにつれて、抵抗Ｒａを流れる負荷電流Ｉａは急速に上昇する。また、負荷１２の両端が短絡しているので、ソース電圧Ｖｓは略ゼロＶである。
【０１１６】
充電回路４５がキャパシタＣ２の充電を開始してから充電時間が経過した後、マイコン２４の制御部５６は、電圧検出部２１から入力された電圧情報が示すソース電圧Ｖｓが基準電圧Ｖｂ以上であるか否かを判定する。このとき、充電回路４５にはハイレベル電圧が入力されており、充電回路４５はキャパシタＣ２の充電を継続している。
【０１１７】
マイコン２４は、制御部５６によって、ソース電圧Ｖｓが基準電圧Ｖｂ未満であると判定された場合、負荷１２の両端が短絡しているとして、充電回路４５及び放電回路４６夫々に入力されている電圧をローレベル電圧及びハイレベル電圧に切替える。これにより、充電回路４５はキャパシタＣ２の充電を終了し、放電回路４６はキャパシタＣ２の放電を開始する。これにより、キャパシタＣ２の両端間の電圧が低下し、半導体トランジスタ２０のゲート電圧は低下する。ゲート電圧の低下により、半導体トランジスタ２０のドレイン及びソース間の抵抗値が上昇し、負荷電流Ｉａが低下する。ソース電圧Ｖｓは略ゼロＶのままである。
【０１１８】
マイコン２４は、放電回路４６に入力されている電圧をローレベル電圧からハイレベル電圧に切替えてから放電時間が経過した場合、放電回路４６に入力されている電圧をハイレベル電圧からローレベル電圧に戻し、放電回路４６はキャパシタＣ２の放電を終了する。
【０１１９】
このように、制御部５６は、ソース電圧Ｖｓが基準電圧Ｖｂ未満であると判定した場合、半導体トランジスタ２０のドレイン及びソース間の抵抗値を、判定を行った時点の抵抗値よりも高い抵抗値に上昇させ、半導体トランジスタ２０に過電流が通流することを確実に防止する。
【０１２０】
また、実施の形態２における給電制御装置１１では、実施の形態１と同様に、ソース電圧ＶｓがＶｒ×（ｒｄ＋ｒｅ）／ｒｄ以上である場合、出力回路２２から制御回路２３に出力した電圧に基づいて行う半導体トランジスタ２０のドレイン及びソース間の抵抗値の調整によって、半導体トランジスタ２０に過電流が流れることを防止する。また、ソース電圧ＶｓがＶｒ×（ｒｄ＋ｒｅ）／ｒｄ未満である場合、電圧検出部２１から入力された電圧情報が示すソース電圧Ｖｓに基づいて行う半導体トランジスタ２０のドレイン及びソース間の抵抗値の調整によって過電流の通流を防止する。
【０１２１】
なお、実施の形態１，２において、制御回路２３のキャパシタＣ２は、一端が半導体トランジスタ２０のゲートに接続されているキャパシタであればよい。このため、キャパシタＣ２の他端は、半導体トランジスタ２０のドレイン又はソースに接続されていてもよい。この場合、キャパシタＣ２は、半導体トランジスタ２０の製造と共に形成される入力容量であってもよい。
【０１２２】
また、半導体トランジスタ２０は、Ｎチャネル型のＦＥＴに限定されず、例えば、ＮＰＮ型のバイポーラトランジスタであってもよい。更に、半導体トランジスタ２０は、Ｐチャネル型のＦＥＴ又はＰＮＰ型のバイポーラトランジスタ等であってもよい。例えば、半導体トランジスタ２０がＰチャネル型のＦＥＴである場合、ドレインを負荷１２のキャパシタＣ１の一端に接続し、ソースをバッテリ１０の正極に接続する。制御回路２３は、ゲートの電圧を徐々に低下させることによって、半導体トランジスタ２０のソース及びドレイン間の抵抗値を徐々に上昇させ、ゲートの電圧を徐々に上昇させることによって、半導体トランジスタ２０のソース及びドレイン間の抵抗値を徐々に低下させる。
更に、出力回路２２は、ＰＮＰ型のバイポーラトランジスタ３０、差動増幅器３１及び抵抗Ｒｄ，Ｒｅによって構成される回路に限定されない。出力回路２２は、負荷電流Ｉａに比例し、最大値がソース電圧Ｖｓ以下である電圧を出力する回路であればよい。
【０１２３】
開示された実施の形態１，２は全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【０１２４】
１２  負荷
２０  半導体トランジスタ
２３  制御回路（調整部）
１１  給電制御装置
２１  電圧検出部
５６  制御部（判定部）
２２  出力回路
【図１】
2017118791.tif 000003
【図２】
2017118791.tif 000004
【図３】
2017118791.tif 000005
【図４】
2017118791.tif 000006
【図５】
2017118791.tif 000007
【図６】
2017118791.tif 000008
【図７】
2017118791.tif 000009
【図８】
2017118791.tif 000010
【図９】
2017118791.tif 000011