(57)【要約】      （修正有）【課題】リソグラフィに対する費用効果の高い代替形として、安価、低消費電力、より小さな電子デバイスを形成する方法を提供する。【解決手段】平面状表面１１０７の第１の部分１１２０の上にドーパントを含む第１の量１１１０の第１の液体媒体を堆積させ、第２の部分１１２５の上に第２の量１１１５の第１の液体媒体を堆積させ、第１の量は間隙によって第２の量と間隔を置かれるステップと、第１の量、第２の量、および表面を加熱し、ドーパントの少なくともいくらかを第１の液体媒体から表面に拡散ステップと、間隙内の表面上に誘電材料１２４５を堆積させるステップと、表面から第１の量および第２の量を選択的に除去するステップと、第１の部分および第２の部分の各々の上に電気的コンタクト１１５０，１１５５を堆積させるステップと、誘電材料の上にさらなる電気的コンタクト１２６０を堆積させるステップとを含む。【選択図】図１２
2017076122.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリックスＯＬＥＤディスプレイを形成する方法であって、前記方法は、
バックプレーンを提供するステップを含み、前記バックプレーンを提供するステップは、
バックプレーン基板を提供するステップと、
前記バックプレーン基板とは別に形成された半導体粒子を提供するステップと、
前記半導体粒子を前記バックプレーン基板上の予め定められた位置に位置決めするステップと、
前記半導体粒子を前記バックプレーン基板の前記予め定められた位置にて動けないよう固定するステップと、
前記半導体粒子を動けないよう固定するステップの後に、前記半導体粒子の断面を露出するように各々の前記半導体粒子の一部分を除去するステップであって、前記断面は平面状表面である、ステップと、
各平面状表面の上または直下に１つまたはそれ以上の制御可能ゲート電子コンポーネントを提供するステップであって、前記制御可能ゲート電子コンポーネントは前記アクティブマトリックスＯＬＥＤディスプレイの画素を制御するように構成される、ステップとを含み、前記方法はさらに、
１つまたはそれ以上の画素領域を含むＯＬＥＤアセンブリを提供するステップを含み、前記ＯＬＥＤアセンブリは、前記画素領域の少なくとも１つが対応する１つまたはそれ以上の前記制御可能ゲート電子コンポーネントに電気的に接続されるようにして前記バックプレーンに電気的に接続される、方法。
【請求項２】
前記平面状表面は、最長寸法が１５ｍｍ未満かつ１μｍより大きく、
前記バックプレーンを前記提供するステップはさらに、前記平面状表面に支持される各制御可能ゲート電子コンポーネントに少なくとも２つの電気的コンタクトを提供するステップを含む、請求項１に記載の方法。
【請求項３】
アクティブマトリックスＯＬＥＤディスプレイを形成する方法であって、前記方法は、
バックプレーンを提供するステップを含み、前記バックプレーンは、
バックプレーン基板と、
前記バックプレーン基板とは別に形成されてから前記バックプレーン基板の予め定められた位置に固定された半導体粒子とを含み、
前記半導体粒子は、前記半導体粒子の一部分を除去して前記半導体粒子の断面に平面状表面を露出するために平坦化され、前記バックプレーンはさらに、
前記平面状表面の上または直下の制御可能ゲート電子コンポーネントを含み、前記制御可能ゲート電子コンポーネントは前記アクティブマトリックスＯＬＥＤディスプレイの１つまたはそれ以上の画素を制御するように構成され、前記方法はさらに、
１つまたはそれ以上の画素領域を含むＯＬＥＤアセンブリを提供するステップを含み、前記ＯＬＥＤアセンブリは、前記ＯＬＥＤアセンブリの前記画素領域の少なくとも１つが前記制御可能ゲート電子コンポーネントに電気的に接続されるようにして前記バックプレーンに電気的に接続される、方法。
【請求項４】
前記ＯＬＥＤアセンブリは、前記バックプレーン基板とは異なるＯＬＥＤ基板上に前記バックプレーンとは別に形成され、前記ＯＬＥＤアセンブリは各画素領域に対応する１つまたはそれ以上の画素コンタクトを含み、
前記バックプレーンに電気的に接続された前記ＯＬＥＤアセンブリを前記提供するステップは、
前記ＯＬＥＤアセンブリを前記バックプレーンに結合するステップを含み、前記結合するステップは、前記画素領域の前記少なくとも１つに対応する前記画素コンタクトの少なくとも１つを前記制御可能ゲート電子コンポーネントに電気的に接続するステップを含む、請求項３に記載の方法。
【請求項５】
前記結合するステップの前に、前記画素領域の前記少なくとも１つに対応する前記少なくとも１つの画素コンタクトを前記制御可能ゲート電子コンポーネントと整列させるために、前記ＯＬＥＤアセンブリと前記バックプレーンとを互いに整列させるステップをさらに含む、請求項４に記載の方法。
【請求項６】
ともに結合された前記ＯＬＥＤアセンブリと前記バックプレーンとの間隙の少なくとも一部分に実質的に黒色のアンダーフィルを充填するステップをさらに含む、請求項４に記載の方法。
【請求項７】
前記電気的に接続するステップは、前記１つまたはそれ以上の画素コンタクトの少なくとも１つを前記制御可能ゲート電子コンポーネントに接続するために、伝導性エポキシ、はんだ、および低温はんだのうちの１つまたはそれ以上を用いるステップを含む、請求項４に記載の方法。
【請求項８】
前記バックプレーンはさらに、
前記バックプレーン基板と前記半導体粒子の少なくとも一部分とを被覆するコンフォーマルコーティングを含み、
前記コンフォーマルコーティングの一部分をさらに除去するために前記半導体粒子が平坦化され、
前記平面状表面は最長寸法が１５ｍｍ未満であり、
前記平面状表面の直下または上の前記半導体粒子の少なくとも一部分に第１のタイプの第１のドーパントがドープされ、前記平面状表面の直下または上の前記半導体粒子の別の部分に第２のタイプの第２のドーパントがドープされ、前記第１および第２のドーパントの一方はｎ型であり、
前記制御可能ゲート電子コンポーネントは、
前記第１のドーパントに接触する前記平面状表面またはそれより上にある第１のコンタクトと、
前記第２のドーパントに接触する前記平面状表面またはそれより上にある第２のコンタクトとを含み、
前記電気的接続は、前記第１のコンタクトおよび前記第２のコンタクトのうちの一方と、前記少なくとも１つの画素領域との伝導性リンクを含む、請求項３に記載の方法。
【請求項９】
アクティブマトリックスＯＬＥＤディスプレイであって、
バックプレーンを含み、前記バックプレーンは、
バックプレーン基板と、
前記バックプレーン基板とは別に形成されてから前記バックプレーン基板の予め定められた位置に固定された半導体粒子とを含み、
前記半導体粒子は、前記半導体粒子の一部分を除去して前記半導体粒子の断面に平面状表面を露出するために平坦化され、前記バックプレーンはさらに、
前記平面状表面の上または直下の制御可能ゲート電子コンポーネントを含み、前記アクティブマトリックスＯＬＥＤディスプレイはさらに、
１つまたはそれ以上の画素領域を含むＯＬＥＤアセンブリを含み、前記ＯＬＥＤアセンブリは、前記ＯＬＥＤアセンブリの少なくとも１つの画素領域が前記制御可能ゲート電子コンポーネントに電気的に接続されるようにして前記バックプレーンに電気的に接続され、前記電気的接続は、前記制御可能ゲート電子コンポーネントが前記ＯＬＥＤアセンブリの前記少なくとも１つの画素領域を制御できるように構成される、アクティブマトリックスＯＬＥＤディスプレイ。
【請求項１０】
ともに結合された前記ＯＬＥＤアセンブリと前記バックプレーンとの間隙の少なくとも一部分を充填する実質的に黒色のアンダーフィルをさらに含む、請求項９に記載のアクティブマトリックスＯＬＥＤディスプレイ。
【請求項１１】
前記バックプレーンはさらに、
前記バックプレーン基板と前記半導体粒子の少なくとも一部分とを被覆するコンフォーマルコーティングを含み、
前記コンフォーマルコーティングの一部分をさらに除去するために前記半導体粒子は平坦化され、
前記平面状表面は最長寸法が１５ｍｍ未満であり、
前記平面状表面の直下または上の前記半導体粒子の少なくとも一部分に第１のタイプの第１のドーパントがドープされ、前記平面状表面の直下または上の前記半導体粒子の別の部分に第２のタイプの第２のドーパントがドープされ、前記第１および第２のドーパントの一方はｎ型であり、
前記制御可能ゲート電子コンポーネントは、
前記第１のドーパントに接触する前記平面状表面またはそれより上にある第１のコンタクトと、
前記第２のドーパントに接触する前記平面状表面またはそれより上にある第２のコンタクトとを含み、
前記電気的接続は、前記第１のコンタクトおよび前記第２のコンタクトのうちの一方と、前記少なくとも１つの画素領域との伝導性リンクを含む、請求項９に記載のアクティブマトリックスＯＬＥＤディスプレイ。
【請求項１２】
イメージャであって、
フォトンを検出してそれに応答して電気的信号を生成するための検出器アセンブリと、
バックプレーンとを含み、前記バックプレーンは、
バックプレーン基板と、
前記バックプレーン基板とは別に形成されてから前記バックプレーン基板の予め定められた位置に固定された半導体粒子とを含み、
前記半導体粒子は、前記半導体粒子の一部分を除去して前記半導体粒子の断面に平面状表面を露出するために平坦化され、前記バックプレーンはさらに、
前記平面状表面の上または直下の制御可能ゲート電子コンポーネントを含み、前記イメージャはさらに、
前記制御可能ゲート電子コンポーネントと前記検出器アセンブリとの電気的接続を含み、前記電気的接続は、前記制御可能ゲート電子コンポーネントが前記電気的信号をサンプリングできるように構成される、イメージャ。
【請求項１３】
前記検出器アセンブリはＸ線検出器である、請求項１２に記載のイメージャ。
【請求項１４】
前記バックプレーンはさらに、
前記バックプレーン基板と前記半導体粒子の少なくとも一部分とを被覆するコンフォーマルコーティングを含み、
前記コンフォーマルコーティングの一部分をさらに除去するために前記半導体粒子は平坦化され、
前記平面状表面は最長寸法が１５ｍｍ未満であり、
前記平面状表面の直下または上の前記半導体粒子の少なくとも一部分に第１のタイプの第１のドーパントがドープされ、前記平面状表面の直下または上の前記半導体粒子の別の部分に第２のタイプの第２のドーパントがドープされ、前記第１および第２のドーパントの一方はｎ型であり、
前記制御可能ゲート電子コンポーネントは、
前記第１のドーパントに接触する前記平面状表面またはそれより上にある第１のコンタクトと、
前記第２のドーパントに接触する前記平面状表面またはそれより上にある第２のコンタクトとを含み、
前記電気的接続は、前記第１のコンタクトおよび前記第２のコンタクトのうちの一方と、前記検出器アセンブリとの伝導性リンクを含む、請求項１２に記載のイメージャ。
【請求項１５】
バックプレーンを製作する方法であって、前記方法は、
各々が１つの半導体粒子を受け取るように構成された１つまたはそれ以上の予め定められた位置を含むバックプレーン基板を提供するステップと、
前記バックプレーン基板とは別に形成された半導体粒子を提供するステップと、
前記半導体粒子を前記バックプレーン基板上に置くステップと、
前記バックプレーン基板および前記半導体粒子を機械的に撹拌して、１つの半導体粒子が各位置を占有するようにさせるステップと、
前記半導体粒子を前記バックプレーン基板のそれぞれの位置の各々に固定するステップと、
前記半導体粒子をそれぞれの位置の各々に前記固定するステップの後に、前記半導体粒子の断面を露出するように各々の前記半導体粒子の一部分を除去するステップとを含み、前記断面は平面状表面である、方法。
【請求項１６】
各平面状表面の上または直下に少なくとも１つの制御可能ゲート電子コンポーネントを提供するステップをさらに含む、請求項１５に記載の方法。
【請求項１７】
前記機械的に撹拌するステップは、前記バックプレーン基板を振動させるステップを含む、請求項１５に記載の方法。
【請求項１８】
前記機械的に撹拌するステップは、
前記バックプレーン基板を１つまたはそれ以上の軸の周りに回転させるステップ、および、
前記バックプレーン基板を１つまたはそれ以上の方向に平行移動させるステップ、のうちの１つまたはそれ以上を含む、請求項１５に記載の方法。
【請求項１９】
前記固定するステップは、前記半導体粒子を前記バックプレーン基板上に前記置くステップの前に、各位置に接着剤を適用するステップを含み、前記接着剤はそれぞれの位置の各々における少なくとも１つの半導体粒子を前記バックプレーン基板に固定するように構成される、請求項１５に記載の方法。
【請求項２０】
前記固定するステップは、前記半導体粒子および前記バックプレーン基板を加熱して、前記半導体粒子を前記バックプレーン基板に融合させるステップを含む、請求項１５に記載の方法。
【請求項２１】
前記固定するステップは、前記機械的に撹拌するステップの後に、前記半導体粒子および前記バックプレーン基板を少なくとも部分的に被覆するように前記バックプレーン基板にコンフォーマルコーティングを適用するステップを含み、
前記除去するステップはさらに、前記半導体粒子を被覆する前記コンフォーマルコーティングの少なくとも一部分を除去して前記平面状表面を露出するステップを含む、請求項１５に記載の方法。
【請求項２２】
基板上に複数の電子デバイスを形成する方法であって、前記方法は、
前記基板とは別に形成された半導体粒子を提供するステップと、
前記半導体粒子を前記基板上の予め定められた位置に位置決めするステップと、
前記半導体粒子を前記基板の前記予め定められた位置にて動けないよう固定するステップと、
前記半導体粒子を動けないよう固定するステップの後に、前記半導体粒子の断面を露出するように各々の前記半導体粒子の一部分を除去するステップであって、前記断面は平面状表面である、ステップと、
各平面状表面の上または直下に１つまたはそれ以上の制御可能ゲート電子コンポーネントを提供するステップとを含み、前記１つまたはそれ以上の制御可能ゲート電子コンポーネントを前記提供するステップは、各平面状表面に対して、
前記平面状表面の第１の部分の上にドーパントを含む第１の量の第１の液体媒体を堆積させ、かつ前記平面状表面の第２の部分の上に第２の量の前記第１の液体媒体を堆積させるステップであって、前記第１の量は間隙によって前記第２の量と間隔を置かれる、ステップと、
前記第１の量、前記第２の量、および前記対応する半導体粒子を加熱するステップであって、前記加熱するステップは、前記ドーパントの少なくともいくらかを前記第１の液体媒体から前記平面状表面に拡散させるように構成される、ステップと、
前記間隙内の前記平面状表面上に誘電材料を堆積させるステップと、
前記平面状表面から前記第１の量および前記第２の量を選択的に除去するステップと、
前記第１の部分および前記第２の部分の各々の上に電気的コンタクトを堆積させるステップと、
前記誘電材料の上にさらなる電気的コンタクトを堆積させるステップとを含む、方法。
【請求項２３】
電子デバイスであって、
基板と、
前記基板とは別に形成されてから前記基板に固定された半導体粒子とを含み、
前記半導体粒子は、前記半導体粒子の一部分を除去して前記半導体粒子の断面に平面状表面を露出するために平坦化され、前記電子デバイスはさらに、
前記平面状表面の上または直下の制御可能ゲート電子コンポーネントを含み、前記制御可能ゲート電子コンポーネントは、
前記平面状表面の第１の部分の上にドーパントを含む第１の量の第１の液体媒体を堆積させ、かつ前記平面状表面の第２の部分の上に第２の量の前記第１の液体媒体を堆積させるステップであって、前記第１の量は間隙によって前記第２の量と間隔を置かれる、ステップと、
前記第１の量、前記第２の量、および前記半導体粒子を加熱するステップであって、前記加熱するステップは、前記ドーパントの少なくともいくらかを前記第１の液体媒体から前記平面状表面に拡散させるように構成される、ステップと、
前記間隙内の前記平面状表面上に誘電材料を堆積させるステップと、
前記平面状表面から前記第１の量および前記第２の量を選択的に除去するステップと、
前記第１の部分および前記第２の部分の各々の上に電気的コンタクトを堆積させるステップと、
前記誘電材料の上にさらなる電気的コンタクトを堆積させるステップとによって形成される、電子デバイス。
【請求項２４】
基板上に電子デバイスを形成する方法であって、前記方法は、
前記基板とは別に形成された半導体粒子を提供するステップと、
前記半導体粒子を前記基板に動けないよう固定するステップと、
前記動けないよう固定するステップの後に、前記半導体粒子の表面の第１の部分の上にドーパントを含む第１の量の第１の液体媒体を堆積させ、かつ前記表面の第２の部分の上に第２の量の前記第１の液体媒体を堆積させるステップであって、前記第１の量は間隙によって前記第２の量と間隔を置かれる、ステップと、
前記第１の量、前記第２の量、および前記半導体粒子を加熱するステップであって、前記加熱するステップは、前記ドーパントの少なくともいくらかを前記第１の液体媒体から前記表面に拡散させるように構成される、ステップと、
前記間隙内の前記表面上に誘電材料を堆積させるステップと、
前記表面から前記第１の量および前記第２の量を選択的に除去するステップと、
前記第１の部分および前記第２の部分の各々の上に電気的コンタクトを堆積させるステップと、
前記誘電材料の上にさらなる電気的コンタクトを堆積させるステップとを含む、方法。
【請求項２５】
前記第１の量および前記第２の量を前記堆積させるステップの前に、前記間隙内の前記表面上にバリアアイランドを形成するステップと、
前記誘電材料を前記堆積させるステップの前に、前記表面から前記バリアアイランドを選択的に除去するステップとをさらに含む、請求項２４に記載の方法。
【請求項２６】
前記バリアアイランドを前記形成するステップは、
前記間隙内の前記表面上にバリア材料を含む第３の量の第２の液体媒体を堆積させるステップを含む、請求項２５に記載の方法。
【請求項２７】
前記バリアアイランドを前記形成するステップは、
前記表面上に光反応性材料の層を堆積させるステップと、
前記間隙の上にある前記光反応性材料の領域を、前記光反応性材料を変更するように構成された光に露出させるステップと、
前記光反応性材料の前記層の未露出領域を前記表面から選択的に除去することによって、前記光によって変更された前記光反応性材料を含む前記バリアアイランドを形成するステップとを含む、請求項２５に記載の方法。
【請求項２８】
前記誘電材料を前記堆積させるステップは、
前記間隙内の前記表面上に、前記誘電材料を含む第４の量の第３の液体媒体を堆積させるステップを含む、請求項２４に記載の方法。
【請求項２９】
前記第４の量は、約９０°よりも小さい濡れ角にて前記第１の量および前記第２の量を濡らす、請求項２８に記載の方法。
【請求項３０】
前記加熱するステップはさらに、前記表面から前記バリアアイランドを選択的に除去する、請求項２５に記載の方法。
【請求項３１】
前記第１の量および前記第２の量を前記堆積させるステップは、
前記表面上に初期量の前記第１の液体媒体を堆積させるステップであって、前記初期量は前記表面の前記第１の部分、前記表面の前記第２の部分、および前記第１の部分と前記第２の部分との間に配された前記バリアアイランドを被覆する、ステップと、
前記第１の液体媒体の１つまたはそれ以上の構成要素を少なくとも部分的に蒸発させることによって前記初期量の体積を低減させるために前記初期量を加熱することによって、前記バリアアイランドを露出させて、前記バリアアイランドによって互いに分離される前記第１の量および前記第２の量を形成するステップとを含む、請求項２５に記載の方法。
【請求項３２】
前記表面は、平面状表面を含む、請求項２４に記載の方法。
【請求項３３】
前記平面状表面は、前記半導体粒子の平坦化された表面を含む、請求項３２に記載の方法。
【請求項３４】
前記第１の量は、約０．１μｍから約１００μｍの範囲の前記間隙によって、前記第２の量と間隔を置かれる、請求項２４に記載の方法。
【請求項３５】
前記第１の量を前記堆積させるステップ、
前記第２の量を前記堆積させるステップ、
前記誘電材料を前記堆積させるステップ、
前記第１の部分および前記第２の部分の各々の上に前記電気的コンタクトを前記堆積させるステップ、および、
前記さらなる電気的コンタクトを前記堆積させるステップ、のうちの１つまたはそれ以上に対して、印刷が用いられる、請求項２４に記載の方法。
【請求項３６】
前記印刷は、
スクリーン印刷、
フレキソ印刷、
グラビア印刷、
スタンピング、
オフセット印刷、および、
インクジェット印刷、のうちの１つまたはそれ以上を含む、請求項３５に記載の方法。
【請求項３７】
電子デバイスを形成する方法であって、前記方法は、
第１の部分および第２の部分を含む表面を有する半導体基板を提供するステップであって、前記第１の部分は間隙によって前記第２の部分と間隔を置かれる、ステップと、
前記間隙内の前記表面上にバリアアイランドを形成するステップと、
前記表面の前記第１の部分の上にドーパントを含む第１の量の第１の液体媒体を堆積させ、かつ前記表面の前記第２の部分の上に第２の量の前記第１の液体媒体を堆積させるステップであって、前記第１の量は前記バリアアイランドによって前記第２の量から分離される、ステップと、
前記第１の量、前記第２の量、および前記半導体基板を加熱するステップであって、前記加熱するステップは、前記ドーパントの少なくともいくらかを前記第１の液体媒体から前記表面に拡散させるように構成される、ステップと、
前記表面から前記バリアアイランドを選択的に除去するステップと、
前記間隙内の前記表面上に誘電材料を堆積させるステップと、
前記表面から前記第１の量および前記第２の量を選択的に除去するステップと、
前記第１の部分および前記第２の部分の各々の上に電気的コンタクトを堆積させるステップと、
前記誘電材料の上にさらなる電気的コンタクトを堆積させるステップとを含む、方法。
【請求項３８】
前記バリアアイランドを前記形成するステップは、
前記間隙内の前記表面上にバリア材料を含む第３の量の第２の液体媒体を堆積させるステップを含む、請求項３７に記載の方法。
【請求項３９】
前記バリアアイランドを前記形成するステップは、
前記表面上に光反応性材料の層を堆積させるステップと、
前記間隙の上にある前記光反応性材料の領域を、前記光反応性材料を変更するように構成された光に露出させるステップと、
前記光反応性材料の前記層の未露出領域を前記表面から選択的に除去することによって、前記光によって変更された前記光反応性材料を含む前記バリアアイランドを形成するステップとを含む、請求項３７に記載の方法。
【請求項４０】
前記誘電材料を前記堆積させるステップは、
前記間隙内の前記表面上に、前記誘電材料を含む第４の量の第３の液体媒体を堆積させるステップを含む、請求項３７に記載の方法。
【請求項４１】
前記第４の量は、約９０°よりも小さい濡れ角にて前記第１の量および前記第２の量を濡らす、請求項４０に記載の方法。
【請求項４２】
前記加熱するステップはさらに、前記表面から前記バリアアイランドを選択的に除去する、請求項３７に記載の方法。
【請求項４３】
前記第１の量および前記第２の量を前記堆積させるステップは、
前記表面上に初期量の前記第１の液体媒体を堆積させるステップであって、前記初期量は前記表面の前記第１の部分、前記表面の前記第２の部分、および前記第１の部分と前記第２の部分との間に配された前記バリアアイランドを被覆する、ステップと、
前記第１の液体媒体の１つまたはそれ以上の構成要素を少なくとも部分的に蒸発させることによって前記初期量の体積を低減させるために前記初期量を加熱することによって、前記バリアアイランドを露出させて、前記バリアアイランドによって互いに分離される前記第１の量および前記第２の量を形成するステップとを含む、請求項３７に記載の方法。
【請求項４４】
前記表面は、前記半導体基板の平坦化された表面を含む、請求項３７に記載の方法。
【請求項４５】
前記第１の量を前記堆積させるステップ、
前記第２の量を前記堆積させるステップ、
前記誘電材料を前記堆積させるステップ、
前記第１の部分および前記第２の部分の各々の上に前記電気的コンタクトを前記堆積させるステップ、および、
前記さらなる電気的コンタクトを前記堆積させるステップ、のうちの１つまたはそれ以上に対して、印刷が用いられる、請求項３７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願の相互参照］
本出願は、２０１５年１０月９日に出願された米国特許出願第１４／８７９，８８４号による優先権を主張するものである。加えて本出願は、２０１６年８月１２日に出願された米国特許出願第１５／２３５，４７２号による優先権を主張するものである。どちらの出願も、その全体が本明細書において引用により援用される。
【０００２】
［技術分野］
本発明は電子デバイスおよびそれを作製する方法に関し、特にプリンタブル電子デバイスおよびそれを作製する方法に関する。
【背景技術】
【０００３】
ほとんどの電子的適用には単結晶シリコンが使用される。たとえばディスプレイおよびいくつかのイメージャなどの例外も存在し、これらにおいてはディスプレイまたはイメージャ画素を動作させるために、非半導体基板にアモルファスシリコンが適用される。多くの適用において、ディスプレイまたはイメージャはシリコン電子機器の頂部に製作される。液晶ディスプレイ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙｓ：ＬＣＤ）への適用に対して、アモルファスシリコンは十分な性能を提供してきた。たとえば有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅｓ：ＯＬＥＤ）などの次世代ディスプレイデバイスに対して、アモルファスシリコンから作られたアクティブマトリックス（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ：ＡＭ）ドライブトランジスタは問題があることが判明した。基本的に、ＬＣＤは電圧デバイスを使用し、ＡＭ−ＯＬＥＤは電流デバイスを必要とする。従来のアプローチを拡張する試みは、先行技術のアモルファスシリコン・オン・ガラスを修正することを伴う。アモルファスシリコンは、典型的には一辺が２メートルを超える基板パネル全体に適用され、次いで大型のエキシマレーザーを用いてパネルを横断する線焦点を走査することによって再結晶化される。レーザーは、ガラスを融解せずにＳｉ表面のみを融解するようにパルスにされる必要がある。この技術は、結果的に単結晶シリコンではなく多結晶シリコンの形成をもたらす。いくつかの検出器の適用に対しては、Ｓｉウェハがともに突き合わされて、より大きいがより高価なデバイスを形成する。
【０００４】
非シリコンおよび有機デバイスを含む任意のタイプのアモルファスまたは多結晶トランジスタの移動度は、単結晶シリコントランジスタの移動度よりもかなり小さい。アモルファスシリコンの電子移動度は約１ｃｍ２／Ｖ・ｓであるのに比べて、ポリシリコンは約１００ｃｍ２／Ｖ・ｓであり、高品質単結晶シリコンは約１５００ｃｍ２／Ｖ・ｓである。したがって、こうしたデバイスにおいてはアモルファスシリコンの代わりに単結晶シリコンを使用することが有利である。本発明の好ましい実施形態において、電子デバイス製作の目的のために、予め定められた場所において非シリコン基板上に複数の平面状単結晶シリコン領域が製作される。たとえば、単結晶シリコンのウェハは大型ディスプレイに対しては高価すぎ、かつサイズが小さすぎる。つまり、現行のＬＣＤパネルは一辺が２メートルを超えるのに比べて、シリコンウェハは典型的に直径３００ｍｍである。比較すると、個々の画素サイズよりも大きい２ｍｍ以下という大きいサイズの、単結晶シリコンのほぼ球状の粒子、球または楕円体の粒子が製造されている。本明細書において引用により援用される、ウィッター（Ｗｉｔｔｅｒ）ら名義の１９８５年４月３０日に出願された「結晶性球状球を生成するためのプロセス（Ｐｒｏｃｅｓｓ  Ｆｏｒ  Ｐｒｏｄｕｃｉｎｇ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｓｐｈｅｒｉｃａｌ  Ｓｐｈｅｒｅｓ）」と題する特許文献１は、結晶性の球の製造を記載している。
【０００５】
過去には他者が、シリコン楕円体の湾曲した表面上にダイオードを置くことを試みたが、これは困難であることが判明した。先行技術においては、球状の表面上にリソグラフィによって構造を定めることが試みられたが、これは非標準的光学を必要とするものであり、成功が限られていた。非平面状の表面に電気的コンタクトを作製することも、非標準的技術を必要とする。製作に伴う複雑さがあらゆる実際の進展を妨げていた。
【０００６】
さらに、Ｓｉ球の湾曲表面にｎ型ドーパントがドープされて、球の表面の大部分を含むｐ型Ｓｉ領域を囲むｎ型Ｓｉが形成された。本発明の実施形態は光起電力デバイスの分野に関し、ここでは平面状表面および直下の領域にたとえばｎ型ドーパントがドープされ、下の領域にｐ型ドーパントがドープされることによって、太陽電池を形成してもよい。シリコン球太陽電池は、非特許文献１の論文に記載されている。
【０００７】
しかし本発明は、電子デバイスを製作するために平坦化した粒子の平面状表面に関する表面積および領域を便利に利用することによって、前述の先行技術の制限を克服している。中に形成された構造を有する平面状領域は、デバイスの異なる部分に電気的コンタクトを提供するための便利で信頼性高いやり方を提供する。こうした電子デバイスは伝統的に、リソグラフィ技術を用いて製作されてきた。しかし、リソグラフィは複雑な機器および制御された環境を必要とするために、結果として非常に高価になり得るものである。
【０００８】
本発明の別の非常に重要な局面は、本発明がＬＣＤ技術を用いた類似の回路よりも電力消費の少ない回路を構築することを可能にすることによって、より小さいカーボンフットプリントを有する技術を可能にすることである。
【０００９】
前世代ＬＣＤ技術を伴うディスプレイにおいては、ディスプレイのパネルの後部に白色光が提供され、各ＬＣＤ画素は赤色（Ｒｅｄ：Ｒ）、緑色（Ｇｒｅｅｎ：Ｇ）、または青色（Ｂｌｕｅ：Ｂ）の光を選択するためにフィルタを用いる。この態様でのフィルタリングは、バックライトのエネルギの２／３を無駄にする。加えて、ＬＣＤ画素の動作は偏光に依存するため、偏光子によってさらなる損失を被る。加えて、各画素の一部はアモルファスシリコントランジスタに占有されており、このアモルファスシリコントランジスタはパネルを通って来る光を遮断する。
【００１０】
本発明は、ＬＣＤパネルよりも効率的な大型ＯＬＥＤパネルの製造を可能にするものである。ＯＬＥＤ画素はＲ、ＧまたはＢの所望の色のみを放射するため、フィルタによって排出されて熱の形の無駄を生じる他の色を生成して、エネルギを無駄にすることがない。加えて、ＯＬＥＤエミッタをバックプレーン電子機器の頂部に製作できるため、画素の発光面積を遮断することなく放射面積を最大化できる。バックプレーン電子機器を光路の外に置くことによって、光路の要求のために損なわれることなく、速度および低い電力損失のために設計を最適化できる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許第４，６３７，８５５号明細書
【非特許文献】
【００１２】
【非特許文献１】大前智史（Ｓａｔｏｓｈｉ  ＯＭＡＥ）、峯元高志（Ｔａｋａｓｈｉ  ＭＩＮＥＭＯＴＯ）、室園幹夫（Ｍｉｋｉｏ  ＭＵＲＯＺＯＮＯ）、高倉秀行（Ｈｉｄｅｙｕｋｉ  ＴＡＫＡＫＵＲＡ）および濱川圭弘（Ｙｏｓｈｉｈｉｒｏ  ＨＡＭＡＫＡＷＡ）著、「球形シリコン太陽電池のＸ線回折による結晶評価（Ｃｒｙｓｔａｌ  Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ  ｏｆ  Ｓｐｈｅｒｉｃａｌ  Ｓｉｌｉｃｏｎ  Ｓｏｌａｒ  Ｃｅｌｌ  ｂｙ  Ｘ−ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）」、ジャパニーズ・ジャーナル・オブ・アプライド・フィジクス（Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ）Ｖｏｌ．４５，Ｎｏ．５Ａ，２００６，ｐ．３９３３−３９３７＃２００６、応用物理学会（Ｔｈｅ  Ｊａｐａｎ  Ｓｏｃｉｅｔｙ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ）
【発明の概要】
【課題を解決するための手段】
【００１３】
本発明の実施形態に従うと、アクティブマトリックスＯＬＥＤディスプレイを形成する方法が提供され、この方法はバックプレーンを提供するステップを含み、このステップは、バックプレーン基板を提供するステップと、バックプレーン基板とは別に形成された半導体粒子を提供するステップと、半導体粒子をバックプレーン基板上の予め定められた位置に位置決めするステップと、半導体粒子をバックプレーン基板の予め定められた位置にて動けないよう固定するステップと、半導体粒子を動けないよう固定するステップの後に、半導体粒子の断面を露出するように各々の半導体粒子の一部分を除去するステップであって、その断面は平面状表面である、ステップと、各平面状表面の上または直下に１つまたはそれ以上の制御可能ゲート電子コンポーネントを提供するステップであって、この制御可能ゲート電子コンポーネントはアクティブマトリックスＯＬＥＤディスプレイの画素を制御するように構成される、ステップとを含む。この方法はさらに、１つまたはそれ以上の画素領域を含むＯＬＥＤアセンブリを提供するステップを含み、このＯＬＥＤアセンブリは、画素領域の少なくとも１つが対応する１つまたはそれ以上の制御可能ゲート電子コンポーネントに電気的に接続されるようにしてバックプレーンに電気的に接続される。
【００１４】
平面状表面は、最長寸法が１５ｍｍ未満かつ１μｍより大きくてもよく、バックプレーンを提供するステップはさらに、平面状表面に支持される各制御可能ゲート電子コンポーネントに少なくとも２つの電気的コンタクトを提供するステップを含んでもよい。
【００１５】
本発明の別の実施形態に従うと、アクティブマトリックスＯＬＥＤディスプレイを形成する方法が提供され、この方法はバックプレーンを提供するステップを含み、このバックプレーンは、バックプレーン基板と、バックプレーン基板とは別に形成されてからバックプレーン基板の予め定められた位置に固定された半導体粒子とを含み、この半導体粒子は、半導体粒子の一部分を除去して半導体粒子の断面に平面状表面を露出するために平坦化され、このバックプレーンはさらに、平面状表面の上または直下の制御可能ゲート電子コンポーネントを含み、この制御可能ゲート電子コンポーネントはアクティブマトリックスＯＬＥＤディスプレイの１つまたはそれ以上の画素を制御するように構成される。この方法はさらに、１つまたはそれ以上の画素領域を含むＯＬＥＤアセンブリを提供するステップを含み、このＯＬＥＤアセンブリは、ＯＬＥＤアセンブリの画素領域の少なくとも１つが制御可能ゲート電子コンポーネントに電気的に接続されるようにしてバックプレーンに電気的に接続される。
【００１６】
ＯＬＥＤアセンブリは、バックプレーン基板とは異なるＯＬＥＤ基板上にバックプレーンとは別に形成されてもよく、ＯＬＥＤアセンブリは各画素領域に対応する１つまたはそれ以上の画素コンタクトを含み、バックプレーンに電気的に接続されたＯＬＥＤアセンブリを提供するステップは、ＯＬＥＤアセンブリをバックプレーンに結合するステップを含んでもよく、この結合するステップは、画素領域の少なくとも１つに対応する画素コンタクトの少なくとも１つを制御可能ゲート電子コンポーネントに電気的に接続するステップを含む。
【００１７】
この方法はさらに、結合するステップの前に、画素領域の少なくとも１つに対応する少なくとも１つの画素コンタクトを制御可能ゲート電子コンポーネントと整列させるために、ＯＬＥＤアセンブリとバックプレーンとを互いに整列させるステップを含んでもよい。
【００１８】
この方法はさらに、ともに結合されたＯＬＥＤアセンブリとバックプレーンとの間隙の少なくとも一部分に実質的に黒色のアンダーフィルを充填するステップを含んでもよい。
【００１９】
電気的に接続するステップは、１つまたはそれ以上の画素コンタクトの少なくとも１つを制御可能ゲート電子コンポーネントに接続するために、伝導性エポキシ、はんだ、および低温はんだのうちの１つまたはそれ以上を用いるステップを含んでもよい。
【００２０】
バックプレーンはさらに、バックプレーン基板と半導体粒子の少なくとも一部分とを被覆するコンフォーマルコーティングを含んでもよく、このコンフォーマルコーティングの一部分をさらに除去するために半導体粒子は平坦化されてもよく、平面状表面は最長寸法が１５ｍｍ未満であってもよく、平面状表面の直下または上の半導体粒子の少なくとも一部分に第１のタイプの第１のドーパントがドープされてもよく、平面状表面の直下または上の半導体粒子の別の部分に第２のタイプの第２のドーパントがドープされてもよく、第１および第２のドーパントの一方はｎ型であり、さらに制御可能ゲート電子コンポーネントは、第１のドーパントに接触する平面状表面またはそれより上にある第１のコンタクトと、第２のドーパントに接触する平面状表面またはそれより上にある第２のコンタクトとを含んでもよく、電気的接続は、第１のコンタクトおよび第２のコンタクトのうちの一方と、少なくとも１つの画素領域との伝導性リンクを含んでもよい。
【００２１】
本発明の別の実施形態に従うと、アクティブマトリックスＯＬＥＤディスプレイが提供され、このアクティブマトリックスＯＬＥＤディスプレイはバックプレーンを含み、このバックプレーンは、バックプレーン基板と、バックプレーン基板とは別に形成されてからバックプレーン基板の予め定められた位置に固定された半導体粒子とを含み、この半導体粒子は、半導体粒子の一部分を除去して半導体粒子の断面に平面状表面を露出するために平坦化され、このバックプレーンはさらに、平面状表面の上または直下の制御可能ゲート電子コンポーネントを含み、このアクティブマトリックスＯＬＥＤディスプレイはさらに、１つまたはそれ以上の画素領域を含むＯＬＥＤアセンブリを含み、このＯＬＥＤアセンブリは、ＯＬＥＤアセンブリの少なくとも１つの画素領域が制御可能ゲート電子コンポーネントに電気的に接続されるようにしてバックプレーンに電気的に接続され、この電気的接続は、制御可能ゲート電子コンポーネントがＯＬＥＤアセンブリの少なくとも１つの画素領域を制御できるように構成される。
【００２２】
アクティブマトリックスＯＬＥＤディスプレイはさらに、ともに結合されたＯＬＥＤアセンブリとバックプレーンとの間隙の少なくとも一部分を充填する実質的に黒色のアンダーフィルを含んでもよい。
【００２３】
アクティブマトリックスＯＬＥＤディスプレイにおいて、バックプレーンはさらに、バックプレーン基板と半導体粒子の少なくとも一部分とを被覆するコンフォーマルコーティングを含んでもよく、このコンフォーマルコーティングの一部分をさらに除去するために半導体粒子は平坦化されてもよく、平面状表面は最長寸法が１５ｍｍ未満であってもよく、平面状表面の直下または上の半導体粒子の少なくとも一部分に第１のタイプの第１のドーパントがドープされてもよく、平面状表面の直下または上の半導体粒子の別の部分に第２のタイプの第２のドーパントがドープされてもよく、第１および第２のドーパントの一方はｎ型であり、さらに制御可能ゲート電子コンポーネントは、第１のドーパントに接触する平面状表面またはそれより上にある第１のコンタクトと、第２のドーパントに接触する平面状表面またはそれより上にある第２のコンタクトとを含んでもよく、電気的接続は、第１のコンタクトおよび第２のコンタクトのうちの一方と、少なくとも１つの画素領域との伝導性リンクを含んでもよい。
【００２４】
本発明の別の実施形態に従うと、イメージャが提供され、このイメージャは、フォトンを検出してそれに応答して電気的信号を生成するための検出器アセンブリと、バックプレーンとを含み、このバックプレーンは、バックプレーン基板と、バックプレーン基板とは別に形成されてからバックプレーン基板の予め定められた位置に固定された半導体粒子とを含み、この半導体粒子は、半導体粒子の一部分を除去して半導体粒子の断面に平面状表面を露出するために平坦化され、このバックプレーンはさらに、平面状表面の上または直下の制御可能ゲート電子コンポーネントを含み、このイメージャはさらに、制御可能ゲート電子コンポーネントと検出器アセンブリとの電気的接続を含み、この電気的接続は、制御可能ゲート電子コンポーネントが電気的信号をサンプリングできるように構成される。
【００２５】
この検出器アセンブリはＸ線検出器であってもよい。
【００２６】
このイメージャにおいて、バックプレーンはさらに、バックプレーン基板と半導体粒子の少なくとも一部分とを被覆するコンフォーマルコーティングを含んでもよく、このコンフォーマルコーティングの一部分をさらに除去するために半導体粒子は平坦化されてもよく、平面状表面は最長寸法が１５ｍｍ未満であってもよく、平面状表面の直下または上の半導体粒子の少なくとも一部分に第１のタイプの第１のドーパントがドープされてもよく、平面状表面の直下または上の半導体粒子の別の部分に第２のタイプの第２のドーパントがドープされてもよく、第１および第２のドーパントの一方はｎ型であり、さらに制御可能ゲート電子コンポーネントは、第１のドーパントに接触する平面状表面またはそれより上にある第１のコンタクトと、第２のドーパントに接触する平面状表面またはそれより上にある第２のコンタクトとを含んでもよく、電気的接続は、第１のコンタクトおよび第２のコンタクトのうちの一方と、検出器アセンブリとの伝導性リンクを含んでもよい。
【００２７】
本発明の別の実施形態に従うと、バックプレーンを製作する方法が提供され、この方法は、各々が１つの半導体粒子を受け取るように構成された１つまたはそれ以上の予め定められた位置を含むバックプレーン基板を提供するステップと、バックプレーン基板とは別に形成された半導体粒子を提供するステップと、半導体粒子をバックプレーン基板上に置くステップと、バックプレーン基板および半導体粒子を機械的に撹拌して、１つの半導体粒子が各位置を占有するようにさせるステップと、半導体粒子をバックプレーン基板のそれぞれの位置の各々に固定するステップと、この半導体粒子をそれぞれの位置の各々に固定するステップの後に、半導体粒子の断面を露出するように各々の半導体粒子の一部分を除去するステップとを含み、この断面は平面状表面である。
【００２８】
この方法はさらに、各平面状表面の上または直下に少なくとも１つの制御可能ゲート電子コンポーネントを提供するステップを含んでもよい。
【００２９】
機械的に撹拌するステップは、バックプレーン基板を振動させるステップを含んでもよい。
【００３０】
機械的に撹拌するステップは、バックプレーン基板を１つまたはそれ以上の軸の周りに回転させるステップ、およびバックプレーン基板を１つまたはそれ以上の方向に平行移動させるステップのうちの１つまたはそれ以上を含んでもよい。
【００３１】
固定するステップは、半導体粒子をバックプレーン基板上に置くステップの前に、各位置に接着剤を適用するステップを含んでもよく、この接着剤はそれぞれの位置の各々における少なくとも１つの半導体粒子をバックプレーン基板に固定するように構成される。
【００３２】
固定するステップは、半導体粒子およびバックプレーン基板を加熱して、半導体粒子をバックプレーン基板に融合させるステップを含んでもよい。
【００３３】
固定するステップは、機械的に撹拌するステップの後に、半導体粒子およびバックプレーン基板を少なくとも部分的に被覆するようにバックプレーン基板にコンフォーマルコーティングを適用するステップを含んでもよく、除去するステップはさらに、半導体粒子を被覆するコンフォーマルコーティングの少なくとも一部分を除去して平面状表面を露出するステップを含んでもよい。
【００３４】
本明細書の別の実施形態に従うと、基板上に複数の電子デバイスを形成する方法が提供され、この方法は、基板とは別に形成された半導体粒子を提供するステップと、半導体粒子を基板上の予め定められた位置に位置決めするステップと、半導体粒子を基板の予め定められた位置にて動けないよう固定するステップと、半導体粒子を動けないよう固定するステップの後に、半導体粒子の断面を露出するように各々の半導体粒子の一部分を除去するステップであって、その断面は平面状表面である、ステップと、各平面状表面の上または直下に１つまたはそれ以上の制御可能ゲート電子コンポーネントを提供するステップとを含む。１つまたはそれ以上の制御可能ゲート電子コンポーネントを提供するステップは、各平面状表面に対して、平面状表面の第１の部分の上にドーパントを含む第１の量の第１の液体媒体を堆積させ、かつ平面状表面の第２の部分の上に第２の量の第１の液体媒体を堆積させるステップであって、第１の量は間隙によって第２の量と間隔を置かれる、ステップと、第１の量、第２の量、および対応する半導体粒子を加熱するステップであって、この加熱するステップは、ドーパントの少なくともいくらかを第１の液体媒体から平面状表面に拡散させるように構成される、ステップと、間隙内の平面状表面上に誘電材料を堆積させるステップと、平面状表面から第１の量および第２の量を選択的に除去するステップと、第１の部分および第２の部分の各々の上に電気的コンタクトを堆積させるステップと、誘電材料の上にさらなる電気的コンタクトを堆積させるステップとを含む。
【００３５】
本明細書の別の実施形態に従うと、電子デバイスが提供され、この電子デバイスは基板と、基板とは別に形成されてから基板に固定された半導体粒子とを含み、この半導体粒子は、半導体粒子の一部分を除去して半導体粒子の断面に平面状表面を露出するために平坦化され、この電子デバイスはさらに、平面状表面の上または直下の制御可能ゲート電子コンポーネントを含む。この制御可能ゲート電子コンポーネントは、平面状表面の第１の部分の上にドーパントを含む第１の量の第１の液体媒体を堆積させ、かつ平面状表面の第２の部分の上に第２の量の第１の液体媒体を堆積させるステップであって、第１の量は間隙によって第２の量と間隔を置かれる、ステップと、第１の量、第２の量、および半導体粒子を加熱するステップであって、この加熱するステップは、ドーパントの少なくともいくらかを第１の液体媒体から平面状表面に拡散させるように構成される、ステップと、間隙内の平面状表面上に誘電材料を堆積させるステップと、平面状表面から第１の量および第２の量を選択的に除去するステップと、第１の部分および第２の部分の各々の上に電気的コンタクトを堆積させるステップと、誘電材料の上にさらなる電気的コンタクトを堆積させるステップとによって形成される。
【００３６】
本明細書の別の実施形態に従うと、基板上に電子デバイスを形成する方法が提供され、この方法は、基板とは別に形成された半導体粒子を提供するステップと、半導体粒子を基板に動けないよう固定するステップと、動けないよう固定するステップの後に、半導体粒子の表面の第１の部分の上にドーパントを含む第１の量の第１の液体媒体を堆積させ、かつ表面の第２の部分の上に第２の量の第１の液体媒体を堆積させるステップであって、第１の量は間隙によって第２の量と間隔を置かれる、ステップと、第１の量、第２の量、および半導体粒子を加熱するステップであって、この加熱するステップは、ドーパントの少なくともいくらかを第１の液体媒体から表面に拡散させるように構成される、ステップと、間隙内の表面上に誘電材料を堆積させるステップと、表面から第１の量および第２の量を選択的に除去するステップと、第１の部分および第２の部分の各々の上に電気的コンタクトを堆積させるステップと、誘電材料の上にさらなる電気的コンタクトを堆積させるステップとを含む。
【００３７】
この方法はさらに、第１の量および第２の量を堆積させるステップの前に、間隙内の表面上にバリアアイランドを形成するステップと、誘電材料を堆積させるステップの前に、表面からバリアアイランドを選択的に除去するステップとを含んでもよい。
【００３８】
バリアアイランドを形成するステップは、間隙内の表面上にバリア材料を含む第３の量の第２の液体媒体を堆積させるステップを含んでもよい。
【００３９】
バリアアイランドを形成するステップは、表面上に光反応性材料の層を堆積させるステップと、間隙の上にある光反応性材料の領域を、光反応性材料を変更するように構成された光に露出させるステップと、光反応性材料の層の未露出領域を表面から選択的に除去することによって、光によって変更された光反応性材料を含むバリアアイランドを形成するステップとを含んでもよい。
【００４０】
誘電材料を堆積させるステップは、間隙内の表面上に、誘電材料を含む第４の量の第３の液体媒体を堆積させるステップを含んでもよい。
【００４１】
第４の量は、約９０°よりも小さい濡れ角にて第１の量および第２の量を濡らし得る。
【００４２】
加熱するステップはさらに、表面からバリアアイランドを選択的に除去してもよい。
【００４３】
第１の量および第２の量を堆積させるステップは、表面上に初期量の第１の液体媒体を堆積させるステップであって、この初期量は表面の第１の部分、表面の第２の部分、および第１の部分と第２の部分との間に配されたバリアアイランドを被覆する、ステップと、第１の液体媒体の１つまたはそれ以上の構成要素を少なくとも部分的に蒸発させることによって初期量の体積を低減させるために初期量を加熱することによって、バリアアイランドを露出させて、バリアアイランドによって互いに分離される第１の量および第２の量を形成するステップとを含んでもよい。
【００４４】
この表面は、平面状表面を含んでもよい。
【００４５】
平面状表面は、半導体粒子の平坦化された表面を含んでもよい。
【００４６】
第１の量は、約０．１μｍから約１００μｍの範囲の間隙によって、第２の量と間隔を置かれてもよい。
【００４７】
第１の量を堆積させるステップ、第２の量を堆積させるステップ、誘電材料を堆積させるステップ、第１の部分および第２の部分の各々の上に電気的コンタクトを堆積させるステップ、およびさらなる電気的コンタクトを堆積させるステップのうちの１つまたはそれ以上に対して、印刷が用いられてもよい。
【００４８】
印刷は、スクリーン印刷、フレキソ印刷、グラビア印刷、スタンピング、オフセット印刷、およびインクジェット印刷のうちの１つまたはそれ以上を含んでもよい。
【００４９】
本明細書の別の実施形態に従うと、電子デバイスを形成する方法が提供され、この方法は、第１の部分および第２の部分を含む表面を有する半導体基板を提供するステップであって、第１の部分は間隙によって第２の部分と間隔を置かれる、ステップと、間隙内の表面上にバリアアイランドを形成するステップと、表面の第１の部分の上にドーパントを含む第１の量の第１の液体媒体を堆積させ、かつ表面の第２の部分の上に第２の量の第１の液体媒体を堆積させるステップであって、第１の量はバリアアイランドによって第２の量から分離される、ステップと、第１の量、第２の量、および半導体基板を加熱するステップであって、この加熱するステップは、ドーパントの少なくともいくらかを第１の液体媒体から表面に拡散させるように構成される、ステップと、表面からバリアアイランドを選択的に除去するステップと、間隙内の表面上に誘電材料を堆積させるステップと、表面から第１の量および第２の量を選択的に除去するステップと、第１の部分および第２の部分の各々の上に電気的コンタクトを堆積させるステップと、誘電材料の上にさらなる電気的コンタクトを堆積させるステップとを含む。
【００５０】
バリアアイランドを形成するステップは、間隙内の表面上にバリア材料を含む第３の量の第２の液体媒体を堆積させるステップを含んでもよい。
【００５１】
バリアアイランドを形成するステップは、表面上に光反応性材料の層を堆積させるステップと、間隙の上にある光反応性材料の領域を、光反応性材料を変更するように構成された光に露出させるステップと、光反応性材料の層の未露出領域を表面から選択的に除去することによって、光によって変更された光反応性材料を含むバリアアイランドを形成するステップとを含んでもよい。
【００５２】
誘電材料を堆積させるステップは、間隙内の表面上に、誘電材料を含む第４の量の第３の液体媒体を堆積させるステップを含んでもよい。
【００５３】
第４の量は、約９０°よりも小さい濡れ角にて第１の量および第２の量を濡らし得る。
【００５４】
加熱するステップはさらに、表面からバリアアイランドを選択的に除去してもよい。
【００５５】
第１の量および第２の量を堆積させるステップは、表面上に初期量の第１の液体媒体を堆積させるステップであって、この初期量は表面の第１の部分、表面の第２の部分、および第１の部分と第２の部分との間に配されたバリアアイランドを被覆する、ステップと、第１の液体媒体の１つまたはそれ以上の構成要素を少なくとも部分的に蒸発させることによって初期量の体積を低減させるために初期量を加熱することによって、バリアアイランドを露出させて、バリアアイランドによって互いに分離される第１の量および第２の量を形成するステップを含んでもよい。
【００５６】
この表面は、半導体基板の平坦化された表面を含んでもよい。
【００５７】
第１の量を堆積させるステップ、第２の量を堆積させるステップ、誘電材料を堆積させるステップ、第１の部分および第２の部分の各々の上に電気的コンタクトを堆積させるステップ、およびさらなる電気的コンタクトを堆積させるステップのうちの１つまたはそれ以上に対して、印刷が用いられてもよい。
【００５８】
図面に従って、本発明の例示的実施形態を説明する。
【図面の簡単な説明】
【００５９】
【図１】球を予め定められた場所に永続的に付着させるように基板上に接着して置かれた半導体球の配列を示す断面図である。
【図２】非シリコン基板上に配されたガラス球の配列の写真を示す図である。
【図３ａ】球状粒子の頂部に堆積されたコンフォーマルコーティングを有する、グリッド付き基板上に堆積された半導体球状粒子の断面図である。
【図３ｂ】平坦化された後の、図３ａに示される半導体球状粒子の断面図である。
【図４】図４ａ〜４ｆは、太陽電池の配列を提供するために、たとえば球の平面状表面および外側表面にコンタクトを形成する方法を示す図である。
【図５ａ】粒子を形成するときにｐ型材料がドープされた平坦化半導体粒子の上に形成された相補型ＮＭＯＳおよびＰＭＯＳ回路の部分的断面図である。
【図５ｂ】単一の平坦化された球内に製作された単一のトランジスタデバイスの断面図である。
【図５ｃ】平坦化された球状粒子内に示されるゲートトランジスタの記号表示を有する回路の等角図である。この単一のセルがさらにスタンドアロン回路を形成してもよく、パッケージ化されてスタンドアロンデバイスとして機能してもよく、シリコンウェハ上に製作される類似のデバイスと置き換わってもよい。
【図５ｄ】図５ｂの球状粒子を示す図であり、中にトランジスタを有することが示されない隣接粒子においてこうした粒子の配列を製造できることを示している。
【図６】図６ａ〜６ｄは、最大の深さが平坦化表面に垂直であることが示される粒子の断面図である。
【図７】アクティブマトリックスディスプレイの断面を示す図である。
【図８】アクティブマトリックスディスプレイの別の実施形態の断面を示す図である。
【図９】エレクトロルミネセントアセンブリの画素領域の断面を示す図である。
【図１０】アクティブマトリックスディスプレイの別の実施形態の断面を示す図である。
【図１１】図１１ａ〜１１ｅは、半導体基板上に電子デバイスを形成する方法のステップを示す図である。
【図１２】図１２ａ〜１２ｆは、半導体基板上に電子デバイスを形成する別の方法のステップを示す図である。
【図１３】図１３ａ〜１３ｇは、半導体基板上に電子デバイスを形成する別の方法のステップを示す図である。
【図１４】図１４ａ〜１４ｇは、半導体基板上に電子デバイスを形成する別の方法のステップを示す図である。
【発明を実施するための形態】
【００６０】
ここで図１をみると基板１０が示され、この基板１０はプラスチック、ガラス、半導体材料、または電子回路を支持するための任意のその他の好適な安定した材料であってもよい。基板１０の上側表面にはグリッド１４を有する接着層１２が適用され、このグリッド１４は、１５ｍｍ未満、好ましくは２ｍｍ未満の直径を有する半導体球１６を包含するために好適にサイズ決めされたグリッドエレメントの間に予め定められた間隙を有する。以後使用される半導体球という用語は、球、楕円体、および球の形成における欠陥により不完全であり得る半導体球様の物体を含むものとする。図１に示される配置は、回路設計者が、球状半導体材料をどこに置くべきか、およびその結果として球が平坦化された後に球１６の平面状表面に存在する半導体デバイスをどこに製作すべきかの決定における多くの制御を行うことを簡便に可能にする。グリッド開口部の間に同じ間隔を有するグリッドが示されているが、球をあらゆる所望のパターンで置くために不均一な間隔を有するグリッドが使用されてもよい。もし基板上に球を位置決めする前に平面状表面上に電子デバイスが製作されれば、球を方向付けることは非常に困難になる。したがって、半導体球１６は最初に基板１０に固定的に取り付けられた後に、シリコン電子機器の製作のために好適な球内部の高品質半導体材料の領域を露出するように平坦化される。例として、平面層およびその下に球の材料をドープすることによって、平面層にＣＭＯＳデバイスを形成できる。球状の粒子が詳細に記載されており、これは位置決めおよび平坦化のために特に便利であるが、粒子を簡便に基板に位置決めおよび固定できる限り、かつ電子デバイスを製作するための表面を提供するように粒子を平坦化できる限り、多くのその他の粒子形状が使用されてもよい。
【００６１】
典型的に、ほとんどのチップベースの電子機器に対して、未使用チップ面積が最小限に低減されるため、デバイス密度は高い。その密度が高いために、アクティブデバイスが製作されていないことによって無駄にされる未使用の基板面積は小さい。ディスプレイおよびイメージャにおいて、デバイス面積は電子的でない要求によって規定される。その結果として、ディスプレイが大きくなるにつれてデバイス密度は低くなる。ある時点で、ＰＣ  ＣＰＵにおける数億に比べて数個のデバイスまたは数百万のものを作るために低品質Ｓｉで数平方メートルをコートすることは、もはや望ましくない。本発明に従うと、高品質Ｓｉが必要なところにのみ置かれることによって、大型ディスプレイに対する合計ディスプレイ面積のより少ない部分が被覆される。この技術的変曲点は、より高速のＯＬＥＤデバイスに対する切迫した交差の結果として起こるはずである。ＯＬＥＤは電流デバイスであり、アモルファスシリコン・オン・ガラスは必要とされる電流および速度を提供できない。
【００６２】
本明細書において引用により援用される、カーソン（Ｃａｒｓｏｎ）ら名義の１９８３年１２月３０日に出願された米国特許第４，６１４，８３５号「シリコン微粒子を用いた光起電力ソーラーアレイ（Ｐｈｏｔｏｖｏｌｔａｉｃ  Ｓｏｌａｒ  Ａｒｒａｙｓ  Ｕｓｉｎｇ  Ｓｉｌｉｃｏｎ  Ｍｉｃｒｏｐａｒｔｉｃｌｅｓ）」に記載されるとおり、以前から大面積の光起電力パネルを製造するためにシリコン球が使用されてきた。光起電力の適用に対して、球の表面がアクティブ面積を形成する。シリコン球は低コストの粉末シリコンから作製でき、得られる二酸化ケイ素の再結晶化表面層は、かなりの不純物を除去できる。融解サイクルの繰り返しによって、全体の材料純度が改善し得る。多結晶粒子の場合であっても、その電子移動度はアモルファスシリコンの何倍にもなる。
【００６３】
本発明に従うと、電子デバイスに対して、たとえば球などの半導体粒子の断面の平坦な表面を用いてデバイスを製作する方が、湾曲した外表面よりも好ましいことが発見された。平坦な表面は標準的なリソグラフィ技術の使用を可能にし、トランジスタ、相互接続などの製作を可能にする。たとえば、直径２０ミクロンのシリコン球は、デバイス製作のための最大面積Ａ＝πｘｒ２＝約３１４ミクロン２を提供する。こうした面積内で、１ミクロンのオーダのゲート長を有する多くのトランジスタを製作できる。大面積ディスプレイに対して、各画素には数個のトランジスタしか必要ではなく、画素サイズはディスプレイサイズに対応しない。高品位（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ：ＨＤ）が標準解像度である（例、１９２０ｘ１０８０画素）。加えて、高品質単結晶シリコンの１つの平坦面積は２画素以上を処理でき、さらにたとえばセルフテストならびにディスプレイ性能モニタリングおよび補正などの付加的機能を提供できる。
【００６４】
たとえば切断されて平坦化された球などの平坦化粒子の平坦な断面を使用することによって、標準的なフォトリソグラフィ製作技術の使用が可能になる。さらに、平坦化によって、球または楕円体は内側領域を露出するためにエッチングまたは研磨されるために、球または楕円体の表面にある欠陥が除去される。好都合なことに、球は別のプロセスで精製されるので、ガラス基板は標準的なシリコン処理温度よりも低い温度で融解するためにアモルファスシリコン・オン・ガラス基板には利用できない高温プロセスを用いて、高純度単結晶材料を実現できる。このことは、たとえばプラスチックなどのより低融解温度の基板にとってさらに重要である。切断球または他の形状の平坦化粒子がそれらの平面状表面のすぐ下または上にドープされるか、または複数回ドープされて、ｎ型およびｐ型材料のリングまたは断面が露出されるときには「ウェル」を形成してもよい。プロセスのもっと後の方でドープが起こってもよい。これによって、図５に示されるとおりのＣＭＯＳデバイスの製作が可能になる。ある領域をドープするための好ましいやり方はイオン注入によるものであるが、平坦化表面にドーパントをスピンコートすることによってドープが達成されてもよい。頂部表面の端縁または球状表面の任意の場所から接触され得る基板コンタクトを形成するために、外表面が高度にドープまたは金属化されてもよく、これは有効なバックサイドである。本明細書において用いられるコンタクトという用語は物理的ワイヤであってもよいし、リードまたはワイヤまたはデバイスが電気的接触を行い得るためのたとえば伝導性コンタクトパッドなどの金属化コンタクト領域であってもよい。
【００６５】
本発明は、好ましくは非シリコン基板である基板上の既知の場所における球状シリコン粒子を提供する。基板上のシリコン球の位置決めは、いくつかの技術のいずれかによって行われ得る。その技術のほとんどは、球を置くべき複数の場所によって基板をパターン形成することを伴う。最初に基板に金属または誘電グリッドが永続的または一時的に適用されてもよいし、標準的なフォトリソグラフィ技術が用いられてもよい。代替的には、球を配置するためにドット、くぼみ、またはその他のパターンの接着剤が適用されてもよい。以後の電子的処理に適切に適合した、室温における融点または接着性を有する接着性材料が選択されるべきである。
【００６６】
堆積または適用されるグリッドに対する代替形として、半導体球を固定するための接着剤を中に堆積させるために基板に孔を作製するための標準的なリソグラフィ技術を用いて、基板が直接パターン形成されてもよい。いくつかの実施形態においては、焼成可能なセラミック材料が基板として使用されてもよい。パンチングまたは穿孔を含むがそれに限定されない技術を用いて、グリーンすなわち未焼成のセラミックに孔が作製されてもよい。
【００６７】
別の実施形態においては、本明細書において引用により援用されるそれぞれ２００１年８月２９日および８月２３日に出願されたナッペンバーガー（Ｋｎａｐｐｅｎｂｅｒｇｅｒ）らの米国特許第６，４６４，８９０号および第６，６７９，９９８号に記載されるとおり、マスクを形成するために用いられる非半導体球の代わりに半導体表面に単層を形成するために、シリコン粒子が用いられてもよい。粒子が予め定められたサイズである限り、その後の処理によって、必要な場所にたとえば球状粒子などの平坦化シリコン粒子を提供できる。
【００６８】
図１には、金属グリッド１４が接着層１２とともに使用される例示的技術が示される。その後、機械的振動を用いて球をグリッド上で動き回らせることによってグリッド開口部を完全に占有させるように、十分な量の球１６が表面に置かれる。機械的振動は、基板と、壁と、カバーとによって定められる体積でシリコン球１６を動き回らせる。球がまだ利用可能である限り、球１６は非常に短時間のうちに、利用可能なグリッドの場所に遭遇する確率が１になる程度にまで動き回る。振動の代わりおよび／または振動に加えて、他のタイプの機械的撹拌が使用され得ることが予期される。たとえば、上に球を置かれた基板は、１つもしくはそれ以上の軸の周りに回転されるか、および／または１つもしくはそれ以上の方向に平行移動されてもよい。
【００６９】
図２は、グリッドを有するガラス基板上に作製されたこうしたデバイスの顕微鏡写真を示す。この例示的な場合には、ガラス球が使用され、それらは直径２０ミクロンである。グリッド上でガラス球を動き回らせるために、機械的振動を用いた。次いで、グリッドの頂部表面から球を取り除くことを助けるために、グリッドに高電圧（Ｖ≦１２ｋＶ）を加えた。いくつかの過剰な球および汚れも見られるが、これらはクリーンルーム環境において低減もしくは排除されるか、および／またはその後の処理ステップにおいて除去されるだろう。
【００７０】
大きい面積に対しては、表面を一方向に横切る稠密な線として球を適用し、次いで波によって基板の表面を横切るように振動させてもよい。いくつかの実施形態においては、基板および半導体粒子を機械的に撹拌する前に、基板の表面を実質的または全体的に被覆するように基板表面上に半導体粒子を置いてもよい。
【００７１】
機械的撹拌を用いる類似の技術が使用されることによって、基板は、半導体粒子を少なくとも部分的に受け取るために予め定められた位置に貫通孔を含んでもよいことが予期される。基板の一方の面に接着剤の層が適用されてもよく、その接着層が貫通孔の一方の端部を覆ってもよい。半導体粒子は、接着層を有する面と対向する基板の他方の面に置かれてもよく、次いで基板と半導体粒子とを機械的に撹拌することによって、半導体粒子が基板の孔を少なくとも部分的に占有するようにさせてもよい。半導体粒子は、孔を通じて接近可能な接着層の部分に付着でき、結果として孔の中に保持および／または固定される。接着層は、ガラスペーストまたは当業者に公知のその他の好適な接着剤を含んでもよい。
【００７２】
代替的には、以後参考文献１と呼ばれる「パターン形成した電極上に微小球を集めるためのプロセスの力学（Ｍｅｃｈａｎｉｃｓ  ｏｆ  ａ  ｐｒｏｃｅｓｓ  ｔｏ  ａｓｓｅｍｂｌｅ  ｍｉｃｒｏｓｐｈｅｒｅｓ  ｏｎ  ａ  ｐａｔｔｅｒｎｅｄ  ｅｌｅｃｔｒｏｄｅ）」、ティン・チュア（Ｔｉｎｇ  Ｚｈｕａ）、ジーガン・スオブ（Ｚｈｉｇａｎｇ  Ｓｕｏｂ）、アダム・ウィンクルマン（Ａｄａｍ  Ｗｉｎｋｌｅｍａｎ）およびジョージ（Ｇｅｏｒｇｅ）Ｍ．ホワイトサイズ（Ｗｈｉｔｅｓｉｄｅｓ）、アプライド・フィジックス・レターズ（ＡＰＰＬＩＥＤ  ＰＨＹＳＩＣＳ  ＬＥＴＴＥＲＳ）８８，１４４１０１（２００６）に記載されるとおり、基板上の粒子を動かすために外部電極を用いて電界を適用してもよい。このアプローチにおいては、誘電基板の下に置かれた底部電極を用いて電位が生成され、対電極として伝導性グリッドが用いられる。グリッドの孔は、中に球が落ち得る電位ウェルを生じる。孔の周りの電界勾配は、粒子に作用する正味の力を生成するために十分である。十分に大きい印加電界（ＫＶ）のために、粒子は孔の中に移動され得る。球が電位ウェルに遭遇するように球を動き回らせるために、最初に振動が必要とされてもよい。
【００７３】
別のアプローチにおいては、レーザー印刷に用いられるものと類似のプロセスが使用され得る。レーザープリンタにおいては、摩擦電気によって生成された電荷がトナー粒子に適用される。帯電したトナー粒子は、次いで静電気によって帯電した（ドラム）基板に適用される。レーザー印刷においては、トナー粒子は次いで静電気によって帯電した基板、典型的には紙に移される。レーザー印刷において、レーザーは帯電したドラムにパターンを書込むために用いられるが、そのパターンは生産環境において変化しないため、レーザーがグリッドに置き換えられ得る。第１世代レーザープリンタにおいて、約１６ミクロンというトナー粒子サイズは、図２の球と同じオーダであった。帯電した球を引き寄せるために誘電基板の下の電極に電圧を加え、グリッドに反対の極性を加えることによって、球は孔に選択的に引き寄せられる。このアプローチは、参考文献１に記載されるアプローチの向上として示され得る。
【００７４】
本発明の代替的実施形態においては、説明されたレーザー印刷と完全に類似して、球の配列が、レーザープリンタドラムと類似の働きをする第１の基板から、帯電した紙と類似の働きをする別の未パターン形成基板に移されてもよい。代替的には、第２の未パターン形成基板上の接着剤または球に適用された接着剤が、たとえばより高い融解温度、より大きい接着性または静電引力などを有するときにも、第１の基板から第２の基板への配列の転移が達成され得る。図１の例示的デバイスは接着層を用いているが、基板またはグリッド下層は熱軟化層であってもよく、たとえば上昇温度における熱可塑性層であるために球がコンタクトに接着し、基板が周囲温度に冷却されたときに所定の場所に残ってもよい。接着剤は、基板に適用された薄い層であってもよい。球のサイズが比較的小さいことは、接着剤の小さい層厚に対して顕著なコンタクト面積が達成されることを意味する。
【００７５】
シリコンはガラスよりも高い融解温度を有するため、ガラスを軟化するために十分に加熱して、二酸化ケイ素でコートされるかまたは酸化物を剥ぎ取られた球をガラスに直接接着させれば、ガラス基板を直接使用でき、もっと高い処理後温度を受け得るアセンブリを提供できる。このことは、レーザー印刷と同様に静電引力を用いて配列粒子をパターン形成基板から未パターン形成ガラスに移すことによって達成できる。粒子をガラスに直接固定することによって、より高温の処理に対するウィンドウを、半導体球の断面内部が露出される点まで拡張できる。他の基板に対しても同じ印刷プロセスが使用され得る。
【００７６】
球状粒子１６およびグリッド１４を被覆するＳｉＯ２のコーティング層１８を示す図３ａに示されるとおり、球１６が所定の位置にくると、コンフォーマルコーティング１８が適用され、その後にたとえば化学機械的研磨などの標準的な平坦化技術の修正形を用いて平坦化が行われる。図３ｂは、図３ａと同じ配列の平坦化後、半球の形の切断球の上にデバイスが製作される前の様子を示す。集積回路製作に用いられる標準的な平坦化技術が使用され得る。このプロセスにおいては、平坦化が複数回起こり得る。なぜなら、複数の層が連続的に堆積される際に、トポグラフィがプロセスによって支持されるものを超え得るために、コンフォーマル誘電コーティングの適用後にそれは次いで平坦化され、伝導性コーティングが適用されるときにも次いで平坦化されるためである。層間の接続は、リソグラフィによって定められた場所に孔またはビアを開けて、層間に伝導性接続またはプラグを堆積させることによって作られる。このことは特に有利である。平坦化金属層の場合、必要な相互接続を形成するためにこの層がパターン形成される。本発明においては、本明細書において引用により援用される１９８３年１２月１５日に出願された「多重レベル相互接続金属化システムの平坦化（Ｐｌａｎａｒｉｚａｔｉｏｎ  ｏｆ  ｍｕｌｔｉ−ｌｅｖｅｌ  ｉｎｔｅｒｃｏｎｎｅｃｔｅｄ  ｍｅｔａｌｌｉｚａｔｉｏｎ  ｓｙｓｔｅｍ）」と題する米国特許第４，４７０，８７４号に記載されるとおりの先行技術の、下にあるエレメントすべてを露出しない表面平坦化とは対照的に、半導体粒子の内部断面を露出するように平坦化のプロセスが行われる。
【００７７】
シリコン球はランダムな方向付けで置かれるが、Ｓｉの移動度の異方性は小さいため、製作して得られるデバイスは、アモルファスシリコンまたはポリシリコンを用いて作製されたデバイスよりも性能がずっと高くなる。しかし、適用の要求が低く、たとえば高速デバイスを必要としないときなどは、ポリシリコンまたは非球状粒子が用いられてもよい。
【００７８】
球状粒子が好ましいが、特定の適用の性能要求に対して適切であれば、単結晶または多結晶の粉末シリコンが用いられてもよい。加えて、最終デバイスにおいて異なる機能を実現するために、異なるサイズまたは、たとえばドープもしくは結晶の品質もしくはＩＩＩ−Ｖなどの原子種などの異なる材料特性の粒子、たとえばＧａＡｓ、または光源として使用するための四元合金、またはＳｉＧｅなどの粒子を配置するために、複数の配置サイクルが用いられてもよい。
【００７９】
露出したシリコン表面にデバイスを製作するため、ならびにデバイス機能のために必要とされる相互接続およびその他のエレメントの製作のために、標準的なフォトリソグラフィ技術が用いられる。本発明は、ほぼ従来のＣＭＯＳデバイスを製作することを可能にする。加えて、その他のプロセスを使用することが有利であってもよい。本発明は、使用できるプロセスのタイプを本質的に制限しない。たとえば、別々のシリコン粒子を用いてｎウェルおよびｐウェルを達成するために、ｎ型およびｐ型シリコンの粒子を別々のステップで堆積させてもよい。従来のＣＭＯＳにおいて、図５ａに示されるｎウェルは、全体的なｐ型基板の中に製作する必要がある。ここで図５ｂをみると、ｐ型の球を形成するためにｐ型材料をドープした球状粒子内に製作された、図５ａと類似のデバイスが示されている。この図面には半球状半導体デバイス５０が示され、ここで平坦化された球５６は、ソース（ｓｏｕｒｃｅ：Ｓ）と、ドレイン（ｄｒａｉｎ：Ｄ）と、ゲート（Ｇａｔｅ：Ｇ）とに加えて、示されるとおりにデバイスがドープされたウェル内にあるために基板バイアスを形成するコンタクトＢを有するゲート半導体トランジスタデバイスを形成する。この場合は、平坦化半導体球内に単一のデバイスが形成されている。デバイスからＢ、Ｓ、ＤおよびＧに伸びる線の各々は電気的コンタクトである。単結晶粒子の中／上に製造され得る別個のデバイスの数は、平坦化領域のサイズに大きく依存する。たとえば、デバイスが１μｍのゲート長および１μｍのビア孔を有するとき、全体のデバイスは５μｍ×５μｍデバイスであってもよい。しかし、直径２０μｍの球は３００μｍ２より大きい表面積を有するため、いくつかのデバイスを収容できる。たとえば、２×２画素配列、または単一画素およびたとえば生存期間制御などのための付加的な回路が組み込まれ得る。球サイズに対する考慮事項はコスト、信頼性および収率である。図５ａに示されるデバイスは、たとえば図３ｂなどに示される平面状球のいずれかまたはすべての上に製作され得る。
【００８０】
トランジスタ５５ａ、５５ｂの記号表示を図５ｃおよび図５ｄに示す。同じ球の中にＮＭＯＳおよびＰＭＯＳデバイスを達成するために、さらなるドープが起こる。図５ｃにおいて、たとえばトランジスタなどの制御可能機能デバイスの配列が製作され得る。平坦化球５６の配列５８には示されていないが、デバイスの配列が同じプロセス内で製造される。つまり、すべてのトランジスタに対するドープが同時に行われる。デバイスが製作された後に、平坦化球の頂部の真上にパシベーション層５９が適用される。この層５９がアクティブデバイスの上に置かれる前の状態が示されている。本発明の利点は任意のサイズの配列を製造できることであるが、配列を切断して、所望の場所に置くことのできるより小さな機能単位にすることが望ましくてもよい。この場合には、シリコンウェハを切断するための現行手段が用いられ得る。
【００８１】
結果として得られる電子アセンブリを、次いでたとえばディスプレイまたはイメージャなどのさまざまなデバイスに対する基礎として使用できる。
【００８２】
本発明の局面に従うと、たとえばプラスチック、マイラー（商標）、ポリイミドまたはその他の適用に適切な材料などの非ガラス基板を用いて、製造のコスト減少だけでなく、柔軟かつ成形可能なデバイスの実現を可能にしてもよい。半導体粒子の寸法が低減すると、最小曲げ半径も低減する。基板の厚さよりも小さいシリコン粒子に対して、機械的特性はデバイスの非シリコン元素によって大きく規定されるため、柔軟または成形可能またはそれらの組み合わせにできる。さらに、機械的剛性がデバイス内の位置の関数として規定される、デバイス全体にわたって機械的特性が変動するようなデバイスも製作され得る。
【００８３】
本発明のさらなる変形においては、シリコンウェハを切断して好ましいサイズのデバイスにするのと同じやり方で、大きい基板を切断して小さいデバイスを形成してもよい。このデバイスは基板よりも小さい。コストおよび性能が非シリコン基板の使用を可能にするときに、この技術が適用可能である。たとえば多くのシリコンデバイスにおいて、コンタクトパッドおよび相互接続に占有される面積は、デバイス面積と同じオーダであり得る。他の適用においては、高い熱伝導性を有する基板を用いることによって、デバイス性能が向上され得る。ここで粒子の球状の裏面はより大きい表面を提供し、ここを通じて熱が除去され得る。
【００８４】
これまでに言及したとおり、本発明はさらに、類似の製作方法を用いた太陽電池の製造を可能にする。ここで図４ａから図４ｆをみると、太陽電池を製造するプロセスが示されており、ここで図４ａに示されるｐ型材料をドープした球１６は、グリッド１４による開口部の中に置かれており、それらを支持する光透過性基板１０に固定されている。図４ｂにおいて、球およびグリッドはＳｉＯ２の層４３にコートされ、図４ｃにおいて、金属化層４５が適用される。図４ｄにおいて、この構造は平坦化され、球は平面状の上側表面４７を有する。図４ｅにおいて、ビアおよび伝導性プラグ構成４８が提供される。加えて図４ｅには示されないが、平面状表面のすぐ下の平面状領域にｎ型材料がドープされ、その後の図４ｆのステップにおいて、すべての相互接続がｐおよびｎ材料に接触する平面状の上側表面上にあるようにして、相互接続４６および４９が形成される。この上側平坦化表面は、実際にはソーラーパネルの裏面を形成する。
【００８５】
平坦化粒子または平面状表面を有する粒子という用語は、好ましい実施形態において平面状表面の１５ｍｍの最長寸法と、平面状表面に垂直な少なくとも１μｍの深さ（ｄｅｐｔｈ：ｄ）とを有する粒子を示す。好ましくはこれらの粒子は球、楕円体、または不完全な球もしくは楕円体である。しかし、その他の粒子形状も本発明の範囲内である。図６ａから図６ｄは、さまざまな粒子形状６０を例示しており、さらに粒子の平面状表面に垂直な深さ（ｄ）を示している。
【００８６】
図５ｄに示される電子デバイスを含むがそれに限定されない、前述の説明に従って製作された電子デバイスの配列は、アクティブマトリックス電気光学デバイスに対するバックプレーンとして用いられ得る。これらの電気光学デバイスは、ディスプレイおよびイメージャを含み得るが、それらに限定されない。これらのデバイスにおいて、半導体粒子の平坦化断面において平面状表面の上および／または下に製作された制御可能ゲート電子コンポーネントは、電気光学デバイスの光学部分の１つまたはそれ以上の画素に電気的に接続されてもよい。光学部分は、ディスプレイの場合には発光部分、および／またはイメージャの場合には光検出部分を含んでもよい。トランジスタを含むがそれに限定されない制御可能ゲート電子デバイスは、ディスプレイの場合には発光画素を制御および／もしくは電力供給するため、ならびに／またはイメージャの場合には光検出画素から電気的信号をサンプリングするために使用されてもよい。
【００８７】
図７は、発光アセンブリに電気的に接続されたバックプレーン７０５を含むディスプレイ７００の断面を概略的に表している。この発光アセンブリは有機発光ダイオード（ＯＬＥＤ）アセンブリ７１５を含んでもよいがこれに限定されず、この場合にはディスプレイ７００はアクティブマトリックスＯＬＥＤディスプレイであり得る。以下の説明はＯＬＥＤアセンブリに言及しているが、発光アセンブリは当業者に公知の任意の好適なエレクトロルミネセントアセンブリであり得ることが予期される。
【００８８】
ディスプレイ７００に対するバックプレーンアセンブリは、基板１０に固定されたたとえば平坦化球５６などの平坦化半導体粒子を含んでもよい。基板１０をここからは「バックプレーン基板１０」と呼ぶ。この説明の目的に対し、基板１０およびバックプレーン基板１０は互いに交換可能であり得る。平坦化球５６の平坦化断面における平面状表面の上および／または下に、トランジスタ５５ａを含むがそれに限定されない１つまたはそれ以上の制御可能ゲート電子コンポーネントが形成されてもよい。図７においては、平坦化球５６当り１つのトランジスタ５５ａしか示されていないが、バックプレーン７０５の１つまたはそれ以上の半導体粒子の平坦化断面における平面状表面の上および／または下に、２つまたはそれ以上の制御可能ゲート電子コンポーネントが形成されてもよい。さらに、これらの制御可能ゲート電子コンポーネントは、異なる種類のトランジスタを含むがそれらに限定されない、異なるタイプおよび設計のものであってもよい。制御可能ゲート電子コンポーネントはさらに、任意のリソグラフィによってパターン形成された回路エレメントを含んでもよい。以下の説明はトランジスタ５５ａに言及しているが、当業者に公知である任意のタイプおよび／または種類の好適な回路エレメントおよび／または電子コンポーネントが、トランジスタ５５ａの代わりおよび／またはそれに加えて使用され得ることが予期される。
【００８９】
平坦化球５６の平坦化断面における平面状表面の上および／または下に、コンタクト７１０が形成されてもよい。コンタクト７１０はトランジスタ５５ａと電気的に接触している。付加的および／または代替的に、コンタクト７１０は１つもしくはそれ以上の他の回路エレメントおよび／または回路エレメントの組み合わせと電気的に接触していてもよい。こうした回路エレメントはコンデンサを含んでもよいが、これに限定されない。図７においてはトランジスタ５５ａに対して１つのコンタクト７１０しか示されていないが、トランジスタの設計ならびに／またはトランジスタ５５ａとＯＬＥＤアセンブリ７１５の画素との間に必要とされる接続の数およびタイプに従って、各トランジスタに対して２つまたはそれ以上のコンタクトが形成され得ることが予期される。コンタクト７１０は、金属材料を含むがそれに限定されない伝導性材料の堆積層を含んでもよい。付加的および／または代替的に、コンタクト７１０は、銀エポキシを含むがそれに限定されない金属充填エポキシ、炭素充填エポキシ、およびインジウムまたはインジウム−スズ合金を含む低温はんだを含んでもよい。
【００９０】
ＯＬＥＤアセンブリ７１５は、ＯＬＥＤ基板７２０と、１つまたはそれ以上の電極と接触する１つまたはそれ以上の有機発光層７４０とを含んでもよい。一実施形態において、ＯＬＥＤアセンブリ７１５は、１つまたはそれ以上の画素領域７２５、７３０を含んでもよい。画素領域７２５、７３０の１つまたはそれ以上は、ＯＬＥＤ基板７２０上に堆積された第１の電極７３５と、第１の電極７３５上に堆積された１つまたはそれ以上の有機発光層７４０と、有機発光層７４０の１つの上に堆積された第２の電極７４５とを、第１の電極７３５および第２の電極７４５の間に有機発光層７４０の少なくとも１つを挟むようにして含んでもよい。図７では、各画素領域７２５、７３０がそれ自身の第１の電極７３５、有機発光層７４０および第２の電極７４５のスタックを有することを示しているが、第１の電極７３５および有機発光層７４０の１つまたはそれ以上が複数の画素領域にまたがってもよいことが予期される。ＯＬＥＤアセンブリ７１５の特定のアーキテクチャおよびジオメトリが示されて説明されているが、当業者に公知であるＯＬＥＤアセンブリ７１５の異なるアーキテクチャおよびジオメトリがディスプレイ７００に用いられてもよいことが予期される。
【００９１】
ＯＬＥＤ基板７２０は、有機発光層７４０から放射される光を少なくとも部分的に透過する材料を含んでもよい。ＯＬＥＤ基板７２０は、ガラス、プラスチック、およびポリイミドを含むがそれらに限定されない材料を含んでもよい。第１の電極７３５は、有機発光層７４０から放射される光を少なくとも部分的に透過する導電性材料を含んでもよい。第１の電極７３５は、酸化インジウムスズ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ：ＩＴＯ）を含んでもよい。いくつかの実施形態において、ＯＬＥＤ基板７２０は第１の電極としても機能してもよい。第２の電極７４５は、アルミニウムおよび／または銅を含むがそれらに限定されない伝導性材料の層を含んでもよい。
【００９２】
隣り合う画素領域７２５、７３０は、別々の第１の電極７３５、別々の有機発光層７４０、および／または別々の第２の電極７４５のうちの１つまたはそれ以上によって、互いに区別されてもよい。いくつかの実施形態において、画素領域７２５、７３０の１つまたはそれ以上の各々が２つまたはそれ以上の別個の第２の電極を有してもよく、それらがそれぞれの画素領域に対する画素コンタクトの役割をしてもよい。図７において、ＯＬＥＤ基板７２０を横切る点線は、各画素領域７２５、７３０のおおよその境界を定めるものである。これらの点線は例示の目的のためのものであって、必ずしもＯＬＥＤアセンブリ７１５の物理的特徴を表すものではない。
【００９３】
アクティブマトリックスＯＬＥＤディスプレイは、画素領域７２５、７３０の少なくとも１つが、対応する制御可能ゲート電子コンポーネントの１つまたはそれ以上、たとえばトランジスタ５５ａなどに電気的に接続されるように、バックプレーン７０５をＯＬＥＤアセンブリ７１５に電気的に接続することによって形成され得る。図７においては、画素領域７２５がトランジスタ５５ａのただ１つのコンタクト７１０に接続されるものとして示されている。他の実施形態において、画素領域をトランジスタに接続するその他のやり方は、以下を含んでもよいがそれらに限定されない。すなわち、１つの画素領域が複数のトランジスタコンタクトおよび／または複数のトランジスタに接続されてもよい；１つのトランジスタコンタクト７１０および／または１つのトランジスタ５５ａが画素領域７２５の複数の別々の第２の電極、すなわち画素コンタクトに接続されてもよい；ならびに、１つのトランジスタ５５ａが複数の異なる画素領域７２５、７３０に接続されてもよい。
【００９４】
ＯＬＥＤアセンブリ７１５は、１つまたはそれ以上の伝導性リンク７５０を通じてバックプレーン７０５に電気的に接続されてもよい。伝導性リンク７５０は、トランジスタ５５ａを対応する画素領域７２５に接続してもよい。伝導性リンク７５０は、コンタクト７１０と第２の電極７４５との間の導電性ブリッジを含んでもよい。伝導性リンク７５０は、軟質および／または柔軟な伝導性リンクを含んでもよい。伝導性リンク７５０は、たとえば銀エポキシなどの伝導性エポキシ、はんだ、および低温はんだのうちの１つまたはそれ以上を含んでもよい。いくつかの実施形態において、トランジスタ５５ａは予め形成されたコンタクト７１０を有さなくてもよく、伝導性リンク７５０が第２の電極７４５をトランジスタ５５ａに接続してもよい。いくつかの実施形態において、画素領域７２５は第２の電極７４５を含まなくてもよく、伝導性リンク７５０がコンタクト７１０および／またはトランジスタ５５ａを少なくとも１つの有機発光層７４０に直接接続してもよい。
【００９５】
軟質および／または柔軟な伝導性リンク７５０を用いることによって、伝導性リンク７５０が第２の電極７４５および有機発光層７４０を突き破る結果として伝導性リンク７５０が有機発光層７４０を損傷する可能性、および／または伝導性リンク７５０が第１の電極７３５との電気的短絡を引き起こす可能性を低減できる。比較的低温で適用できる伝導性リンク７５０を用いることによって、温度感受性であり得る有機発光層７４０の熱による劣化および損傷の可能性を低減できる。
【００９６】
上述の伝導性リンク７５０を用いてバックプレーン７０５をＯＬＥＤアセンブリ７１５に電気的に接続することによって、アクティブマトリックスＯＬＥＤディスプレイ７００を形成できる。これら２つを接続する前に各画素領域７２５、７３０が対応するトランジスタ５５ａと隣接することを可能にするために、バックプレーン７０５をＯＬＥＤアセンブリ７１５に結合する前に、バックプレーン７０５とＯＬＥＤアセンブリ７１５とを互いに整列させてもよい。この整列は、バックプレーン７０５およびＯＬＥＤアセンブリ７１５の一方または両方の光学的または物理的マーカを用いて行われてもよい。加えてこの整列は、バックプレーン７０５およびＯＬＥＤアセンブリ７１５を、それらの互いに対する位置を定めるジグに入れることによって行われてもよい。
【００９７】
バックプレーン７０５が伝導性リンク７５０によってＯＬＥＤアセンブリ７１５に結合されるとき、バックプレーン７０５とＯＬＥＤアセンブリ７１５との間に間隙７６０が残ることがある。バックプレーン７０５とＯＬＥＤアセンブリ７１５との接続をさらに機械的に強化するために、これらの間隙７６０にバックフィル材料を部分的または完全に充填してもよい。加えて、ＯＬＥＤディスプレイ７００によって生成される画像に干渉し得るバックプレーン基板１０からのあらゆる可視反射を低減および／または除去するために、バックフィル材料は不透明、光散乱性、および／または光吸収性であってもよい。いくつかの実施形態において、バックフィル材料は実質的に黒色であってもよい。実質的に黒色であることは、バックプレーンへの入射光の十分に小さい部分を反射することを含んでもよく、よってこの反射光は、ＯＬＥＤディスプレイ７００によって生成される画像とのヒト可視の干渉を構成しない。
【００９８】
ＯＬＥＤディスプレイ７００の製作の際に、バックプレーン７０５およびＯＬＥＤアセンブリ７１５を別々に形成してから、ともに結合してもよい。たとえば、前述の説明に従ってバックプレーン７０５を形成してもよい。ＯＬＥＤアセンブリ７１５はバックプレーン７０５とは別に、バックプレーン基板１０とは異なるＯＬＥＤ基板７２０上に形成されてもよい。バックプレーン７０５の形成とは別にＯＬＥＤアセンブリ７１５を形成することによって、製作プロセスの各部分を独立して最適化できる。加えて、この２つに分かれた製作プロセスによって、ＯＬＥＤアセンブリプロセスおよびバックプレーン製作プロセスに対する別々の品質管理が可能になる。バックプレーン７０５またはＯＬＥＤアセンブリ７１５のバッチにおける欠陥は、ディスプレイ７００全体に影響するのではなく、そのサブコンポーネントのみに影響する。
【００９９】
加えて、ＯＬＥＤアセンブリ７１５を別に製作することによって、有機発光層７４０を含む画素領域７２５、７３０の異なるコンポーネントの形成に対するより良好な制御を可能にできる。ＯＬＥＤ基板７２０および／または第１の電極７３５は、堆積される基板の不均一性に敏感であり得る有機発光層７４０を堆積させるために、たとえばより平坦または平滑な、より好適な基板を構成できる。さらに、有機発光層７４０のより一貫した堆積によって、第１の電極７３５および第２の電極７４５、伝導性リンク７５０、ならびに／またはコンタクト７１０の間の電気的接触を可能にする、有機発光層７４０の損傷によってもたらされ得るパンチスルー電気的短絡の可能性を低減できる。
【０１００】
ＯＬＥＤディスプレイ７００を動作するために、第１の電極７３５および第２の電極７４５の間に電位を加えることによって、有機発光層７４０に電位を加える。第１の電極７３５はバックプレーン７０５上のトランジスタ、電源、および／もしくは電気リードに接続されてもよく、ならびに／または、第１の電極７３５はバックプレーン７０５とは独立した電源および／もしくは電気リードに接続されてもよい。第２の電極７４５はトランジスタ５５ａに接続されてもよい。次いで、有機発光層７４０の１つまたはそれ以上がヒト可視光を放射してもよく、このヒト可視光は第１の電極７３５およびＯＬＥＤ基板７２０を通ってＯＬＥＤアセンブリ７１５の外へ、発光の方向７５５に放射されてもよい。トランジスタ５５ａは、輝度およびオン／オフ状態を含むがそれらに限定されない画素領域７２５、７３０の放射属性を制御するために、有機発光層７４０に電力供給するか、および／またはそれに印加される電力を制御してもよい。
【０１０１】
図７〜図１０は３つの有機発光層７４０を示しているが、３つより少ないかまたは多い有機発光層が使用され得ることが予期される。複数の有機発光層７４０が存在するとき、それらの層は異なる材料を含んでもよい。
【０１０２】
いくつかの実施形態において、各画素領域７２５、７３０は１色のみを放射してもよい。他の実施形態において、画素領域７２５、７３０は複数の色を放射してもよい。たとえば、各画素領域７２５、７３０は、各々が１色を放射する複数のサブ画素領域を有してもよい。たとえば、各サブ画素は赤色、緑色、および青色の光のうちの１つを放射してもよい。画素領域７２５、７３０がサブ画素領域を有するとき、各サブ画素領域は自身の別個の第２の電極７４５、すなわち自身の別個のサブ画素コンタクトを有してもよい。各サブ画素領域は、１つまたはそれ以上の対応するトランジスタによって制御されてもよい。
【０１０３】
図８は、アクティブマトリックスＯＬＥＤディスプレイであり得るアクティブマトリックスディスプレイ８００の断面を示す。ディスプレイ８００におけるバックプレーン７０５はディスプレイ７００と同じであり、バックプレーン基板１０に固定された平坦化球５６の平面状表面の上および／または下に形成されたトランジスタ５５ａおよびコンタクト７１０を含む。ディスプレイ８００がディスプレイ７００と異なる点は、ディスプレイ８００においては発光アセンブリがバックプレーン７０５上に直接堆積されていることである。たとえば、有機発光層７４０は平坦化球５６の平面状表面の上に直接堆積されることによって、有機発光層７４０の少なくとも１つがトランジスタ５５ａのコンタクト７１０と電気的に接触していてもよい。
【０１０４】
第１の電極７３５は、有機発光層７４０の１つおよび／または一番外側のものの上に堆積されてもよい。有機発光層７４０および第１の電極７３５は、異なるトランジスタ５５ａの各々の上に別個のスタックを形成するものとして示されているが、有機発光層７４０および／または第１の電極７３５の１つまたはそれ以上が、複数のトランジスタ５５ａにまたがる層として堆積されてもよいことが予期される。
【０１０５】
いくつかの実施形態において、有機発光層７４０は、平坦化球５６の平面状表面の上に加えて、平坦化球５６の平面状表面の外側のバックプレーン基板１０の表面上に堆積されてもよい。いくつかの実施形態において、バックプレーン基板１０の表面は、たとえば有機発光層７４０などの以後の層を堆積させる前にバックプレーン基板１０の表面の多孔性を低減および／または除去するために、たとえばガラスのカプセル材料、ガラス化されたガラス、および／またはプラスチックなどの材料でコートされてもよい。いくつかの実施形態においては、有機発光層７４０および第１の電極７３５を堆積させる前に、コンタクト７１０の上に第２の電極層が堆積されてもよい。
【０１０６】
第１の電極７３５はバックプレーン７０５上のトランジスタ、電源、および／もしくは電気リードに接続されてもよく、ならびに／または、第１の電極７３５はバックプレーン７０５とは独立した電源および／もしくは電気リードに接続されてもよい。コンタクト７１０と第１の電極７３５との間に電位が加えられるとき、有機発光層は発光の方向７５５にヒト可視光を放射してもよい。ディスプレイ７００と同様に、ディスプレイ８００の画素領域８０５、８１０の各々は１色のみを放射しても、複数の色を放射してもよい。ディスプレイ８００の一部として他の層が堆積されてもよいことが予期され、これらの層はパシベーション層、封入層、および／または保護層を含んでもよいが、それらに限定されない。
【０１０７】
図９は、ディスプレイ７００と類似のＯＬＥＤディスプレイを形成するために用いられるＯＬＥＤアセンブリの一部を形成し得る、画素領域９０５の断面を示す。画素領域９０５が画素領域７２５、７３０と類似している点は、画素領域９０５がＯＬＥＤ基板７２０と、ＯＬＥＤ基板７２０上に形成された第１の電極７３５と、第１の電極７３５上に形成された有機発光層７４０と、有機発光層７４０上に形成された第２の電極９１０とを含むことである。画素領域９０５が画素領域７２５、７３０と異なる点は、第２の電極９１０がエクステンション９１５を含むことである。エクステンション９１５は、画素領域９０５の有機発光層７４０および第１の電極７３５を越えて伸びていてもよい。エクステンション９１５は、ＯＬＥＤ基板７２０上に直接形成されてもよい。第２の電極９１０および／またはそのエクステンション９１５は、絶縁領域９２０によって第１の電極７３５と絶縁されてもよい。絶縁領域９２０は、第１の電極７３５と第２の電極９１０との電気的短絡を防ぐために十分に低い導電性を有する材料および／または媒体を含んでもよい。
【０１０８】
バックプレーン７０５に接続するとき、コンタクト７１０とエクステンション９１５との間に伝導性リンク７５０が形成されてもよい。接続点が第１の電極７３５から絶縁されるか、および／または空間的に取り除かれているため、接続プロセスの際のエクステンション９１５に対するあらゆる損傷は、第１の電極７３５と第２の電極９１０とのパンチスルー短絡を引き起こしにくい。加えて、エクステンション９１５が有機発光層７４０から空間的に取り除かれているため、接続プロセスの際のあらゆる熱的、機械的、および／または化学的損傷は、このタイプの損傷を受けやすいおそれのある有機発光層７４０を損傷しにくい。
【０１０９】
図１０は、ＯＬＥＤディスプレイであり得るアクティブマトリックスディスプレイ１０００を示す。ディスプレイ１０００がディスプレイ７００と類似している点は、ディスプレイ１０００が、ＯＬＥＤ基板７２０と、第１の電極７３５と、有機発光層７４０と、第２の電極７４５とを有するＯＬＥＤアセンブリ７１５を含むことである。第１の電極７３５および第２の電極７４５を横切って画素領域７２５に電位が加えられるとき、有機発光層７４０はヒト可視光を放射でき、このヒト可視光は第１の電極７３５およびＯＬＥＤ基板７２０を通過して、発光の方向７５５に放射され得る。
【０１１０】
ディスプレイ１０００はバックプレーンの構造がディスプレイ７００とは異なっており、ディスプレイ１０００においてはバックプレーン基板１００５が１つまたはそれ以上のビア１０１５を含む。ビア１０１５は、バックプレーン基板１００５の一方の面を対向する面と接続する貫通通路を含んでもよい。代替的および／または付加的に、ビア１０１５は、バックプレーン基板１００５の一方の面を対向する面と接続する導電性経路を含んでもよい。バックプレーン１００２は、バックプレーン基板１００５に固定された平坦化球５６の平面状表面の上および／または下に形成されたトランジスタ５５ａを含んでもよい。コンタクト１０１０はトランジスタ５５ａと電気的に連絡していてもよく、ビア１０１５を通って延在する中間部分１０２０を有し、トランジスタ５５ａが形成されている面と対向するバックプレーン基板１００５の面の上または近くの端子部分１０２５において終端してもよい。ビア１０１５が導電性経路を含む実施形態において、コンタクト１０１０は、トランジスタ５５ａと導電性経路の第１の端部との間に伝導性リンクを含んでもよい。よって、バックプレーン基板１００５の対向面の近くにある導電性経路の第２の端部は、コンタクト１０１０の端子部分１０２５の役割をしてもよい。これらの態様で、端子部分１０２５とトランジスタ５５ａとの間に導電性経路が提供され得る。いくつかの実施形態において、絶縁部分１０３０は、コンタクト１０１０のある部分を平坦化球５６および／またはトランジスタ５５ａのある部分から電気的に絶縁してもよい。
【０１１１】
ＯＬＥＤアセンブリ７１５は、第２の電極７４５とコンタクト１０１０の端子部分１０２５との間の伝導性リンク７５０を介して、バックプレーン１００２に電気的に接続できる。このジオメトリは、ＯＬＥＤアセンブリ７１５がバックプレーン１００２のトランジスタ５５ａを有する面と対向する面に接続することを可能にする。トランジスタ５５ａの動作は熱を生じ得るため、ＯＬＥＤアセンブリ７１５をバックプレーン１００２のトランジスタ５５ａを有する面と対向する面に接続できることによって、ＯＬＥＤアセンブリ７１５をトランジスタ５５ａから生じる熱から遠ざけて、少なくとも部分的に保護できる。特に、有機発光層７４０は熱による損傷および／または劣化を受けやすいおそれがあるため、熱を生じるトランジスタ５５ａからそれらを遠ざけることによって、熱損傷の可能性を低減し、ＯＬＥＤアセンブリ７１５の寿命を延ばすことができる。
【０１１２】
図７〜図１０に関連して上述されるすべての実施形態において、たとえばＯＬＥＤアセンブリ７１５などの発光アセンブリを、ディスプレイの代わりにイメージャを得るためのフォトンを検出するための検出器アセンブリと置き換えてもよい。検出器アセンブリはフォトンを検出し、それに応答して電気的信号を生成できる。次いでその信号は、たとえばトランジスタ５５ａおよび／またはバックプレーン上のその他の好適な回路エレメントなどの制御可能ゲート電子コンポーネントによってサンプリングされ得る。イメージャの制御可能ゲート電子コンポーネントおよびその他の回路エレメントは、ディスプレイの制御可能ゲート電子コンポーネントおよび回路エレメントとは異なっていてもよいことが予期される。検出器アセンブリは、Ｘ線フォトンを変換し、それに応答して電気的信号を生成するためのＸ線検出器アセンブリであってもよい。検出器アセンブリは、外部事象を検出し、それに応答して電気的信号を生成するように構成された任意の検出器を含み得ることが予期される。たとえば、検出器はフォトンの入射以外の外部事象、たとえば分子、原子、および／または亜原子粒子との接触などを検出してもよい。検出器はバックプレーンの頂部に鉛直に一体化され得ると考えられる。
【０１１３】
図１１ａ〜ｅは、半導体基板上に電子デバイスを形成するための方法１１００のステップを示す。図１１ａは、表面１１０７を有する半導体基板１１０５を示す。第１の量１１１０の液体媒体が表面１１０７の一部分１１２０に堆積される。第２の量１１１５の液体媒体が表面１１０７の一部分１１２５に堆積される。第１の量１１１０および第２の量１１１５は、間隙１１３０によって互いに間隔を置かれる。
【０１１４】
液体媒体は、半導体基板１１０５をドープするために構成されたドーパントを含む。液体媒体は有機成分と、ガラス前駆物質と、ドーパントとの混合物を含んでもよい。有機材料は、アルファ−テルピノール、イソプロピルアルコール、ポリビニルアルコール、デンプン、カルボキシメチルセルロース、デキストリン、ワックスエマルション、ポリエチレングリコール、リグノスルホナート、メチルセルロース、パラフィン、ポリアクリレート、または任意のその他の好適な材料を含んでもよい。一般的に、好適な有機材料は、以下の特徴の１つまたはそれ以上を有してもよい。すなわち、焼成後に最小量の灰を残すこと、低温にて容易に燃え尽きること、摩耗性でないこと、容易な分散を可能にすること、毒性でないこと、および安価であることである。ガラス前駆物質は、シリカまたは任意のその他の好適な材料を含んでもよい。ドーパントはホウ素、リン、または任意のその他の好適な材料を含んでもよい。液体媒体は、それが半導体基板１１０５に堆積される条件（例、温度および圧力）において、液体および／またはペーストであってもよい。
【０１１５】
付加的および／または代替的に、液体媒体は、高度にドープされたＳｉペーストを含むがそれに限定されない、任意のその他の好適な材料または複数の材料の混合物を含んでもよい。いくつかの実施形態において、液体媒体は、たとえば本明細書においてその全体が引用により援用される、日立化成テクニカルレポート（Ｈｉｔａｃｈｉ  Ｃｈｅｍｉｃａｌ  Ｔｅｃｈｎｉｃａｌ  Ｒｅｐｏｒｔ）Ｎｏ．５６に記載される混合物などの、ドーパントと、樹脂と、溶剤との混合物を含んでもよい。さらに、液体媒体は溶剤に分散されたナノ粒子を含んでもよく、このナノ粒子には半導体基板をドープするために使用され得るドーパントがドープされることが予期される。たとえば、本明細書においてその全体が引用により援用されるヤン（Ｙａｎｇ）、Ｄ．らの「シリコンペーストの使用によってシリコンウェハにホウ素をドープすること（Ｄｏｐｉｎｇ  Ｓｉｌｉｃｏｎ  Ｗａｆｅｒｓ  ｗｉｔｈ  Ｂｏｒｏｎ  ｂｙ  Ｕｓｅ  ｏｆ  Ｓｉｌｉｃｏｎ  Ｐａｓｔｅ）」、ジャーナル・オブ・マテリアルズ・サイエンス・アンド・テクノロジー（Ｊ．Ｍａｔｅｒ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．）、２０１３、２９（７）、６５２−６５４を参照。液体媒体の別の例は、ハネウェル（Ｈｏｎｅｙｗｅｌｌ）社によって製造および販売されており、かつ本明細書においてその全体が引用により援用される「アドバンスドｃ−Ｓｉセルに対するハネウェル印刷可能ドーパント（Ｈｏｎｅｙｗｅｌｌ  Ｐｒｉｎｔａｂｌｅ  Ｄｏｐａｎｔｓ  ｆｏｒ  Ａｄｖａｎｃｅｄ  ｃ−Ｓｉ  Ｃｅｌｌｓ）」と題する出版物に記載されている「印刷可能ドーパント」を含んでもよい。
【０１１６】
第１の量１１１０および第２の量１１１５は、液滴、小滴、グロビュール、小板、ソーサー、小塊、塊、一塗り、塗抹、または表面１１０７に堆積されて存在する液体媒体の任意のその他の量のうちの任意の１つの形であってもよい。第１の量１１１０および第２の量１１１５は、互いに同じ形状および／または量であってもよいし、互いに異なる形状および／または量であってもよい。
【０１１７】
第１の量１１１０および第２の量１１１５は液体媒体でできているため、それらは任意の好適な印刷技術を用いて表面１１０７に印刷されてもよい。印刷のためのいくつかの技術は、スクリーン印刷、インクジェット印刷、スタンピング、フレキソ印刷、グラビア印刷、およびオフセット印刷を含むが、それらに限定されない。一般的には、ドーパントを含む液体媒体の粘度、解像度および／または最小特徴サイズ、位置合わせの正確さ、ならびに印刷のスループットを含むがそれらに限定されないいくつかの要素に依存して、任意の好適な印刷技術が使用されてもよい。リソグラフィの代わりに印刷を使用できることによって、製作プロセスのコストを顕著に低減できる。
【０１１８】
上の説明はドーパントを含む液体媒体に向けられているが、ドーパントは半導体基板に静電気的に堆積される固体粒子の形であるか、および／またはこうした固体粒子に含まれてもよいことが予期される。上述のとおり、こうした堆積技術は、レーザー印刷においてトナー粒子をレーザープリンタのドラムから紙に移すために用いられる技術と類似のものであり得る。言い換えると、第１および第２の量を形成するために、ドーパントの固体粒子および／またはドーパントを含む固体粒子が半導体基板にレーザー印刷されてもよい。こうしたレーザー印刷技術は、いかなる液体またはペーストも半導体基板に移すことを必要としなくてもよい。加えて、電子デバイスの製作に関連して形成されるその他のコンポーネント（例、ゲート誘電体、ソースおよびドレインコンタクト、ゲートコンタクト、ならびにバリアアイランド）を半導体基板に印刷するために、類似のレーザー印刷技術が用いられてもよく、これらのコンポーネントについては以下により詳細に説明する。
【０１１９】
いくつかの実施形態において、半導体基板１１０５はプレドープされてもよく、液体媒体中のドーパントは半導体基板１１０５のドープの変更を可能にしてもよい。たとえば、半導体基板１１０５がｐプレドープされるとき、液体媒体中のドーパントは半導体基板１１０５がｎドープされることを可能にしてもよく、逆も同様である。図１１の例示的な図面において、半導体基板１１０５はプレドープされて、電界効果トランジスタ電子デバイスの伝導チャネルを形成するために使用されてもよく、この伝導チャネルはトランジスタのソースとドレインとの間に延在する。トランジスタのソースおよびドレインを形成するために半導体基板１１０５をさらにドープする（および／またはそのドープを変更する）ために、第１の量１１１０および第２の量１１１５からのドーパントが使用されてもよい。
【０１２０】
第１の量１１１０および第２の量１１１５が表面１１０７に堆積されると、第１の量１１１０および第２の量１１１５の各々の液体媒体からのドーパントの少なくともいくらかを表面１１０７に拡散させるために、基板１１０５と、第１の量１１１０と、第２の量１１１５とが加熱されてもよい。この加熱ステップは炉の中で行われてもよい。図１１ｂはこうした加熱ステップの後の基板１１０５を示しており、この図は第１の量１１１０から生じたドーパントでドープされた第１のドープ領域１１３５と、第２の量１１１５から生じたドーパントでドープされた第２のドープ領域１１４０とを示している。
【０１２１】
ドープ領域の形状およびサイズは、ドーパントの性質、基板１１０５の組成、および加熱プロファイル（例、経時的温度）を含むがそれらに限定されない複数の要素に依存する。図１１ｂ（および以後すべての図面）に示されるドープ領域１１３５、１１４０の形状および相対的なサイズは単に例示の目的のためのものであって、限定することは意図されない。さらに、第１の量１１１０および第２の量１１１５の形状およびサイズは、図１１ａ（加熱前）と図１１ｂ（加熱後）とで変化しないものとして示されている。これは単に例示を簡単にするためのものであって、第１の量１１１０および第２の量１１１５の形状、サイズ、状態、および／または組成は加熱ステップの後に変化し得ることが予期される。
【０１２２】
いくつかの実施形態においては、ドーパントを第１の量１１１０および第２の量１１１５から表面１１０７に駆動するために、加熱の代わりにレーザー光線を表面１１０７上に方向付けてもよい。ドープを促進するためにレーザーを用いることによって、半導体基板１１０５全体を高温に加熱することを回避でき、可塑性および／または柔軟な基板の使用を可能にできる。
【０１２３】
基板１１０５が液体媒体からのドーパントによってドープされると、表面１１０７上の間隙１１３０内に誘電材料１１４５が堆積されてもよい（間隙１１３０は図１１ｃには示されていないが、図１１ａに示されている）。図１１ｃは、間隙１１３０内に堆積された誘電材料１１４５を示す。誘電材料１１４５は、酸化アルミニウム、たとえばポリイミドなどのプラスチック、または任意のその他の好適な誘電材料を含んでもよい。いくつかの実施形態において、誘電材料１１４５は、たとえば本明細書においてその全体が引用により援用されるコ（Ｋｏ）、Ｆ．らの「可塑性薄層トランジスタ適用に対するゲート誘電体としてのポリスチレン−ブロック−ポリ（メチルメタクリレート）複合材料フィルム（Ｐｏｌｙｓｔｙｒｅｎｅ−ｂｌｏｃｋ−ｐｏｌｙ（ｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）ｃｏｍｐｏｓｉｔｅ  ｍａｔｅｒｉａｌ  ｆｉｌｍ  ａｓ  ａ  ｇａｔｅ  ｄｉｅｌｅｃｔｒｉｃ  ｆｏｒ  ｐｌａｓｔｉｃ  ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ  ａｐｐｌｉｃａｔｉｏｎｓ）」ＲＳＣアドバンシズ（ＲＳＣ  Ａｄｖ．）、２０１４、４、１８４９３に記載される材料などの、ポリスチレン−ブロック−ポリ（メチルメタクリレート）複合材料を含んでもよい。加えて、半導体基板上の間隙内に誘電材料を成長させてもよいことが予期される。たとえば、半導体基板がシリコンを含む実施形態において、誘電材料として酸化ケイ素（ＳｉＯ２）層を間隙内に成長させてもよい。
【０１２４】
第１の量１１１０および第２の量１１１５は、間隙１１３０内の誘電材料１１４５の堆積に対するテンプレートの役割をしてもよい。いくつかの実施形態において、誘電材料１１４５は、間隙１１３０内の表面１１０７上に誘電材料を含むある量の液体および／またはペーストを堆積させることによって堆積されてもよい。こうした誘電材料を含む液体／ペースト量は、間隙１１３０内の表面１１０７上に液体／ペーストを印刷することによって堆積されてもよい。誘電材料が印刷される実施形態において、誘電材料を含有する液体／ペーストは、それが表面１１０７上に転移および／または印刷される条件において液体／ペーストの状態であってもよい。誘電材料１１４５は、第１の量１１１０および第２の量１１１５に関連して上述した技術を用いて印刷されてもよい。
【０１２５】
誘電材料１１４５は特定の形状（例、平坦な頂部および湾曲した側部）を有するものとして示されているが、誘電材料１１４５は任意のその他の好適な形状を有してもよいことが予期される。たとえば、誘電材料１１４５が第１の量１１１０および／または第２の量１１１５との大きな濡れ角を有するとき（すなわち、誘電材料が第１および第２の量を容易に濡らさないとき）、誘電材料１１４５は凸形状を有してもよい。
【０１２６】
誘電材料１１４５が堆積されると、第１の量１１１０および第２の量１１１５が表面１１０７から選択的に除去されてもよい。図１１ｄは、第１の量１１１０および第２の量１１１５が選択的に除去されたときの半導体基板１１０５を示す。たとえば、そのままの半導体基板１１０５および誘電材料１１４５を残しながら第１の量１１１０および第２の量１１１５を除去するために、選択的ウェット化学エッチングが使用されてもよい。第１の量１１１０、第２の量１１１５、半導体基板１１０５、および誘電材料１１４５の組成に依存して、任意の好適な選択的除去法が使用されてもよいことが予期される。たとえば、第１の量１１１０および第２の量１１１５がシリカ／ガラスを含み、半導体基板１１０５がシリコンを含み、誘電材料１１４５がポリイミドを含むとき、表面１１０７から第１の量１１１０および第２の量１１１５を選択的に除去するために、たとえばフッ化水素酸またはその他の好適な酸などのウェット化学エッチング剤が用いられてもよい。
【０１２７】
第１の量１１１０および第２の量１１１５が選択的に除去されると、表面１１０７の第１の部分１１２０および第２の部分１１２５（図１１ａに示されている）の上に電気的コンタクト１１５０、１１５５が堆積されてもよい。加えて、誘電材料１１４５の上に電気的コンタクト１１６０が堆積されてもよい。図１１ｅは、電気的コンタクト１１５０、１１５５、１１６０の堆積後の半導体基板１１０５を示す。図１１ｅは、電気的コンタクト１１５０が第１の部分１１２０全体を被覆し、電気的コンタクト１１５５が第２の部分１１２５全体を被覆するものとして示しているが、電気的コンタクト１１５０が第１の部分１１２０を部分的に被覆してもよいし、かつ／または電気的コンタクト１１５５が第２の部分１１２５を部分的に被覆してもよいことが予期される。電気的コンタクト１１６０は、電気的コンタクト１１５０および１１５５と電気的に接触しないように堆積される。
【０１２８】
これらの電気的コンタクト１１５０、１１５５、１１６０は、第１の量１１１０および第２の量１１１５に関連して上述した技術を用いて印刷されてもよいし、任意のその他の好適な技術を用いて形成されてもよい。電気的コンタクト１１５０、１１５５、１１６０の１つまたはそれ以上は金属、金属粒子、または任意のその他の好適な伝導性材料を含んでもよい。
【０１２９】
図１１ｅに示される構造は電界効果トランジスタを形成してもよく、ここで電気的コンタクト１１５０はドレインコンタクト（図１１ｅにおいて「Ｄ」と示される）の役割をし、電気的コンタクト１１５５はソースコンタクト（図１１ｅにおいて「Ｓ」と示される）の役割をし、電気的コンタクト１１６０はゲートコンタクトの役割をし、誘電材料１１４５はゲートバリアの役割をする。トランジスタの伝導チャネルは、ドープ領域１１３５および１１４０の間の、半導体基板１１０５の内側（すなわち表面１１０７の下）の領域を含んでもよい。
【０１３０】
方法１１００および以下に考察されるその他の方法によって製作される電界効果トランジスタ（ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）は、リソグラフィによって製作されるＦＥＴおよび薄層トランジスタ（ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒｓ：ＴＦＴ）よりも利点を有し得る。リソグラフィによって製作されるＦＥＴに関して、伝統的なリソグラフィは非常に高価であり得るのに対し、方法１１００（および以下に考察されるその他の方法）は、材料プリンタ（例、デスクトップインクジェットプリンタ）および炉を用いて安価に行われ得る。ＴＦＴに関して、それらの製作は低い熱収支（過剰な熱はその薄層コンポーネントを損傷するおそれがあるため）によって制限されることがあり、かつＴＦＴ自体が、ＦＥＴを形成する薄層の品質が不十分であり得ることによる限定された性能（例、比較的低い電子移動度）を有し得る。これに対し、方法１１００（および以下に記載されるその他の方法）によってＦＥＴを製作することによって、熱収支が高くなり得る。なぜなら、１）高温に対して脆弱であり得る薄層は存在せず、かつ２）半導体基板１１０５は高い電子移動度を有し得る高品質結晶半導体を含んでもよく、ＴＦＴの薄層よりも高温に対する感受性が低くなり得るためである。
【０１３１】
一般的に、電子デバイス（例、ＦＥＴ）の（ソースとドレインとの間に伝導チャネルを形成するために用いられる）半導体基板が印刷されるとき、こうしたデバイスは、印刷によって典型的に達成され得る半導体材料の低い電子移動度によって限定された性能を有し得る。これに対し、方法１１００（および以下に記載されるその他の方法）において、（伝導チャネルを形成するために用いられる）半導体基板１１０５は印刷される必要がなく、比較的高い電子移動度を有する高品質結晶半導体材料であり得る。このやり方で、方法１１００は、印刷エレクトロニクスの低コストの利点と、上に他のコンポーネントを印刷できる高品質結晶半導体基板を用いることによって可能にされる高性能（例、高い電子移動度）およびより高い熱収支とを組み合わせる。
【０１３２】
半導体基板１１０５は、電子デバイスを形成するために好適な任意の半導体材料を含み得る。いくつかの実施形態において、半導体基板１１０５は、たとえば図５ｂに示される平坦化球５６などの、別の基板に固定された平坦化半導体粒子を含んでもよい。半導体基板１１０５の他の例は、図３および図４に示される平坦化球１６を含み得るが、それらに限定されない。
【０１３３】
いくつかの実施形態において、半導体基板１１０５は、他方の基板に堆積された粒子状／粉末半導体前駆物質を加熱することによって別の（例、非半導体）基板上にインサイチュで形成された半導体材料の平坦化アイランドを含んでもよい。加熱によって粒子を融解および融合してモルテングロビュールを形成してもよい。グロビュールを冷却することによって、モルテングロビュールを凝固および結晶化して、他方の基板に固定された半導体材料の結晶アイランドを形成してもよい。半導体アイランドを形成するこの方法は、どちらも本明細書においてその全体が引用により援用される米国特許第９，３９６，９３２号および米国特許出願第１５／１８４，４２９号に記載されている。平坦化されるとき、こうした半導体アイランドは半導体基板１１０５の役割をし得る。
【０１３４】
特定の状況においては、半導体アイランドのインサイチュ形成によって、米国特許出願第１５／１８４，４２９号に記載されるとおりのディスク形状の半導体アイランドが得られてもよい。こうした状況の非限定的な例は、（大気中またはモルテングロビュールに接触する別の材料中の）酸素の存在下で、アルミナ基板上のシリコン前駆物質（粉末または小片）をシリコンの融点（例、１５００℃）よりも高い温度まで加熱することを含む。これらの条件下で、結晶シリコンアイランドとアルミナ基板との間にシリカを含むディスク／層が形成してもよく、この結晶シリコンアイランドはディスク形状であってもよい。こうしたディスク形状のシリコンアイランドが（任意には研磨および／または平坦化の後に）半導体基板１１０５として用いられてもよい。
【０１３５】
表面１１０７は平面状表面を含んでもよい。半導体基板１１０５が平坦化半導体粒子を含む実施形態において、表面１１０７は、平坦化半導体粒子の平坦化された断面において形成された平面状表面を含んでもよい。さらに、図１１ａ〜ｅは表面１１０７が平面状であることを示しているが、表面１１０７は湾曲してもよいことが予期される。たとえば、表面１１０７は半導体粒子の湾曲するかもしくは別様に非平面状の外表面、または柔軟な半導体基板の湾曲表面を含んでもよい。半導体基板１１０５は、シリコンを含むがそれに限定されない多結晶または単結晶半導体材料を含んでもよい。半導体基板１１０５は、方法１１００のステップが行われる前にプレドープされてもよい。
【０１３６】
いくつかの実施形態において、半導体基板１１０５は半導体ウェハを含んでもよいし、別の基板とは分離して形成されてからその別の基板に固定された半導体粒子以外のその他の好適な多結晶または単結晶半導体基板を含んでもよい。
【０１３７】
いくつかの実施形態において、（電気的コンタクト１１６０によって形成される）ゲートコンタクトは、誘電材料１１４５の堆積の後、第１の量１１１０および第２の量１１１５の選択的除去の前に堆積されてもよい。これらの実施形態において、電気的コンタクト１１６０は、第１の量１１１０および第２の量１１１５を選択的に除去するために使用される選択的除去法に対して耐性があり、かつ／またはその影響を受けないように選択される。
【０１３８】
いくつかの実施形態においては、第１および第２の量が堆積される前に、間隙内の表面上にバリアアイランドが堆積されてもよい。このバリアアイランドは、（他の要素の中でも）第１および第２の量の間の距離によって定められる間隙の長さを制御することを助け得る。間隙の長さは（他の要素とともに）半導体基板の内側のＦＥＴの伝導チャネルの長さを定めるため、間隙の長さを制御することによって、ＦＥＴの伝導チャネルの長さおよび性能特性の制御を助け得る。
【０１３９】
いくつかの実施形態において、間隙の長さすなわち第１および第２の量の間の距離は、約０．１μｍから約１００μｍの範囲であってもよい。他の実施形態において、間隙の長さすなわち第１および第２の量の間の距離は、約０．１μｍから約１０μｍの範囲であってもよい。さらに他の実施形態において、間隙の長さすなわち第１および第２の量の間の距離は、約０．１μｍから約５μｍの範囲であってもよい。
【０１４０】
図１２ａ〜ｆは、こうしたバリアアイランドを用いて電子デバイス（例、ＦＥＴ）を形成するための方法１２００のステップを示す。図１２ａは、間隙１１３０内の表面１１０７上に堆積されたバリアアイランド１２０５を示す。バリアアイランド１２０５は、第１の量１１１０および第２の量１１１５に対するバリアを形成でき、かつ以下により詳細に考察されるとおりに基板１１０５から選択的に除去され得る任意の好適な材料で形成されてもよい。いくつかの実施形態において、バリアアイランド１２０５は液体および／またはペーストの量として堆積されてもよい。（バリアアイランドを形成するために用いられる）バリア材料を含む液体／ペーストは、たとえばポリイミドなどのプラスチックなどの有機材料、または任意のその他の好適な材料を含んでもよい。バリア材料を含む液体／ペーストは、第１の量１１１０および第２の量１１１５の印刷に関連して上述したのと同じ方法を用いて、半導体基板１１０５上に印刷されてもよい。
【０１４１】
第１の量、第２の量、誘電材料、バリアアイランド、および電気的コンタクトの１つまたはそれ以上を、印刷技術を用いて堆積させてもよいが、これらのコンポーネントを印刷するために２つまたはそれ以上の異なる印刷技術が用いられてもよいことが予期される。
【０１４２】
間隙１１３０内にバリアアイランド１２０５を堆積させた後、図１２ｂに示されるとおり、表面１１０７の第１の部分１１２０および第２の部分１１２５の上に、それぞれ第１の量１１１０および第２の量１１１５が堆積されてもよい。上に考察したとおり、バリアアイランド１２０５は、第１の量１１１０および第２の量１１１５が間隙１１３０に（例、流れおよび／または広がることによって）侵入することを防ぐバリアの役割をし得る。
【０１４３】
次に、半導体基板１１０５、第１および第２の量１１１０および１１１５、ならびにバリアアイランド１２０５を加熱して、第１および第２の量１１１０および１１１５から少なくともいくらかのドーパントを表面１１０７に拡散させて、図１２ｃに示されるとおりのドープ領域１１３５および１１４０をそれぞれ形成してもよい。加えて、この加熱によってバリアアイランド１２０５を選択的に除去（例、燃焼）して、図１２ｄに示されるとおりに後で誘電材料１２４５を堆積させるために、間隙１１３０内の表面１１０７を空けてもよい。いくつかの実施形態において、バリアアイランド１２０５は、ウェット化学エッチングまたはその他の加熱以外の選択的除去法を用いて選択的に除去されてもよい。
【０１４４】
誘電材料１２４５は、誘電材料１１４５と類似の組成を有して、類似の態様で堆積されてもよい。誘電材料１２４５は、第１の量１１１０および第２の量１１１５との小さい濡れ角を有してもよい。誘電材料１２４５は、約９０°よりも小さい濡れ角にて第１の量１１１０および第２の量１１１５を濡らしてもよい。言い換えると、誘電材料１２４５は第１の量１１１０および第２の量１１１５を容易に濡らし得る。このことによって、図１２ｄ〜ｆに示されるとおりの誘電材料１２４５の形状、すなわち凹状の頂部および湾曲した側部を有する形状が定められ得る。
【０１４５】
誘電材料１２４５の堆積後、図１２ｄ、図１２ｅおよび図１２ｆに示される方法１２００のステップは、図１１ｃ、図１１ｄおよび図１１ｅに示される方法１１００のステップと概ね同様であるが、１つの相違点は、電気的コンタクト１２６０の形状が電気的コンタクト１１６０とは異なることである。電気的コンタクト１２６０の形状は、誘電材料１２４５の頂部表面の湾曲によって定められる。電気的コンタクト１２６０が液体として堆積および／または印刷される実施形態において、誘電材料１２４５の凹状の頂部は、この電気的コンタクトを電気的コンタクト１１５０および１１５５から遠ざけてプールおよび／または方向付けできる。このことが、電気的コンタクト１２６０と電気的コンタクト１１５０および１１５５それぞれとの間のあらゆる電気的短絡を防ぐことを助け得る。
【０１４６】
図１１における誘電材料１１４５は、図１２における誘電材料１２４５とは異なる形状を有するものとして示されているが、方法１１００および１２００の一方または両方における誘電材料が、誘電材料１１４５または誘電材料１２４５のいずれか一方と類似の形状にされてもよいことが予期される。
【０１４７】
いくつかの実施形態において、バリアアイランド１２０５は誘電材料１２４５と同じ材料を含んでもよく、この場合のバリアアイランド１２０５は選択的に除去されずに、方法１２００のステップ全体にわたって表面１１０７上に残る。しかしこれらの実施形態において、バリアアイランド１２０５は第１の量１１１０および第２の量１１１５の堆積前に堆積されているため、バリアアイランド１２０５は誘電材料１２４５と同じ形状を有さないことがある。
【０１４８】
いくつかの実施形態において、第１および第２の量の液体媒体は、半導体基板の表面に堆積された後に体積を低減されてもよい。この体積低減は、「ベークアウト」ステップの際に液体媒体の任意の揮発性成分の一部または全部が蒸発することを含むがそれに限定されない、さまざまな要素によるものであり得る。図１３ａ〜ｇは、電子デバイスを形成するための方法１３００のステップを示しており、この方法はこの体積低減を使用するものである。
【０１４９】
第１に、図１３ａに示されるとおり、表面１１０７上にバリアアイランド１２０５が堆積される。このステップは、図１２ａに示される方法１２００の第１のステップと類似のものであり得る。次に、図１３ｂに示されるとおり、（ドーパントを含む）液体媒体の初期量１３０５を表面１１０７上に堆積させて、表面１１０７の第１の部分１１２０および第２の部分１１２５を被覆し、かつ間隙１１３０を被覆するバリアアイランド１２０５を被覆してもよい。上に考察されるとおり、バリアアイランド１２０５は第１の部分１１２０と第２の部分１１２５との間隙１１３０内に配されてもよい。初期量１３０５の体積は、第１の量１１１０および第２の量１１１５を組み合わせた体積よりも大きい。
【０１５０】
上に考察されるとおり、ベークアウトステップの際に、初期量１３０５の体積は低減する。ベークアウトおよびそれに付随する体積低減は、予備的な加熱、または液体媒体の揮発性成分を少なくとも部分的に失うことによって初期量１３０５の体積低減をもたらし得る任意のその他のステップによるものであってもよい。図１３ｃは、ベークアウトの際に初期量１３０５の体積が低減された後に、予め覆われていたバリアアイランド１２０５が露出してもよく、かつ初期量１３０５がより小さい第１の量１１１０および第２の量１１１５を形成し得ることを示す。図１３ｃは、第１の量１１１０が第２の量１１１５と同じ形状およびサイズであることを示しているが、ベークアウトの結果として形成される第１および第２の量は互いに異なる形状およびサイズを有してもよいことが予期される。加えて図１３ｃ〜ｅにおいて、第１の量１１１０および第２の量１１１５は、図１１ａ〜ｃおよび図１２ｂ〜ｄの対応する第１および第２の量と類似の形状およびサイズであるものとして示されているが、（方法１３００において）初期量１３０５の体積低減によって得られる第１および第２の量は、方法１１００（図１１）および１２００（図１２）において半導体基板１１０５上に堆積された第１および第２の量とは異なる形状および／またはサイズを有してもよいことが予期される。
【０１５１】
図１３ｃ〜１３ｇに示される方法１３００の最後の５ステップは、図１２ｂ〜ｆに示される方法１２００の最後の５ステップと同様であり得るため、ここで再び詳細な説明は行わない。
【０１５２】
いくつかの実施形態において、バリアアイランドは、半導体基板の表面上に光反応性材料の層を堆積させ、間隙の上にある光反応性材料の範囲を、光反応性材料を変更するための光に露出させ、光反応性材料の未露出領域を表面から選択的に除去することによって、光によって変更された光反応性材料を含むバリアアイランドを形成することによって形成されてもよい。光反応性材料は、たとえばＳｈｉｐｌｅｙ  ＢＰＲ（商標）−１００フォトレジストなどのネガティブフォトレジストを含むがそれに限定されないフォトレジストを含んでもよい。光反応性材料を光に露出することは、高価および／または複雑なフォトリソグラフィ機器を必要とすることなく行われ得る。たとえば、光露出は、インクジェットプリンタのプリントヘッドに取り付けられたたとえばＵＶ  ＬＥＤまたはレーザーなどの光源を用いて行われ得る。
【０１５３】
図１４ａ〜ｇは、光反応性材料の層を露出させてから未露出部分を選択的に除去することによってバリアアイランドを形成する方法１４００におけるステップを示す。図１４ａは、基板１１０５上に堆積された光反応性材料１４０５の層を示す。光反応性材料１４０５はスピンコートされてもよいし、任意のその他の好適な技術を用いて半導体基板上に堆積されてもよい。光反応性材料１４０５は、たとえばＳｈｉｐｌｅｙ  ＢＰＲ（商標）−１００フォトレジストなどのネガティブフォトレジストを含むがそれに限定されない、フォトレジストまたは任意のその他の好適な材料を含んでもよい。
【０１５４】
次いで、間隙１１３０（図１４ｂに示される）の上にある光反応性材料の領域を、光反応性材料を変更するように構成された光に露出させてもよい。この露出および変更の後に、図１４ｂに示されるとおり、光反応性材料１４０５の層の未露出部分を選択的に除去して、光によって変更された光反応性材料を含むバリアアイランド１４１０を形成してもよい。たとえばミクロンまたはサブミクロンのスポットサイズを有するＵＶレーザーなどの光源を用いることによって、たとえばバリアアイランド１４１０などの小さい特徴を直接書込むことを可能にできる。選択的除去のステップは、光反応性材料１４０５の層の未露出部分を除去する一方で、光反応性材料の露出部分および半導体基板をそのまま残すことができる。選択的除去は、ウェット化学エッチングまたは任意のその他の好適な選択的除去法を含んでもよい。
【０１５５】
バリアアイランド１４１０が形成されると、図１４ｃに示されるとおり、表面１１０７の第１の部分１１２０の上に第１の量１１１０が堆積されてもよく、第２の部分１１２５の上に第２の量１１１５が堆積されてもよい。図１４ｃ〜ｇに示される方法１４００の最後の５ステップは、図１２ｂ〜ｆに示される方法１２００の最後の５ステップと同様であり得るため、ここで再び詳細な説明は行わない。
【０１５６】
たとえばＦＥＴなどのトランジスタを含むがそれに限定されない制御可能ゲート電子コンポーネントを形成および／または製作するために、方法１１００、１２００、１３００および１４００を使用してもよい。上に考察したとおり、平坦化半導体粒子である半導体基板においてこれらの方法を行ってもよく、これらの粒子は別の基板と分離して形成されてから、その別の基板に動けないよう固定される。たとえば、図５ｃ、図７、図８および図１０に示されるトランジスタ５５ａ、５５ｂは、方法１１００、１２００、１３００および１４００の１つまたはそれ以上を用いて形成されてもよい。
【０１５７】
本発明の上述の実施形態は、本発明の実施例となることが意図されており、本明細書に添付された請求項のみによって定義される本発明の範囲から逸脱することなく、当業者によってこれらの実施形態に変更および修正が加えられてもよい。
【図１】
2017076122.tif 000003
【図２】
2017076122.tif 000004
【図３ａ】
2017076122.tif 000005
【図３ｂ】
2017076122.tif 000006
【図４】
2017076122.tif 000007
【図５ａ】
2017076122.tif 000008
【図５ｂ】
2017076122.tif 000009
【図５ｃ】
2017076122.tif 000010
【図５ｄ】
2017076122.tif 000011
【図６】
2017076122.tif 000012
【図７】
2017076122.tif 000013
【図８】
2017076122.tif 000014
【図９】
2017076122.tif 000015
【図１０】
2017076122.tif 000016
【図１１】
2017076122.tif 000017
【図１２】
2017076122.tif 000018
【図１３】
2017076122.tif 000019
【図１４】
2017076122.tif 000020
【外国語明細書】
2017076122000001.pdf