(57)【要約】      （修正有）【課題】処理モードによらず、欠陥画素を適切かつ速やかに検出する画素検査装置を提供する。【解決手段】画素検査部１０は、入力画素が欠陥画素であるか否かを２画素並列または２ライン並列で検査する。画素検査部１０は、偶数ライン奇数個目欠陥用テーブルＴｅｏ、奇数ライン奇数個目欠陥用テーブルＴｏｏ、偶数ライン偶数個目欠陥用テーブルＴｅｅ、奇数ライン偶数個目欠陥用テーブルＴｏｅの読出アドレスと読み出した欠陥座標情報を処理モードに応じて適宜切り替えて、欠陥画素の座標情報Ｔａ、Ｔｂを欠陥判定部１６ｅ、１６ｏへ入力する。欠陥判定部は、入力画素のカウンタ値Ｘカウンタ、Ｙカウンタと、欠陥画素の座標情報とを比較して判定する。【選択図】図１
2017076916.tif 000002
【特許請求の範囲】
【請求項１】
主走査方向所定数の画素を１ラインとして所定数のラインを有する画像データの画素が、該主走査方向と直交する副走査方向の先頭ラインの該主走査方向先頭画素を基準画素として、該基準画素から連続して入力画素として入力され、該入力画素が欠陥画素であるか否かの検出処理を行う画素検査装置であって、
偶数ラインの主走査方向奇数個目の欠陥画素座標が登録される偶数ライン奇数個目欠陥用テーブルと、
奇数ラインの主走査方向奇数個目の欠陥画素座標が登録される奇数ライン奇数個目欠陥用テーブルと、
偶数ラインの主走査方向偶数個目の欠陥画素座標が登録される偶数ライン偶数個目欠陥用テーブルと、
奇数ラインの主走査方向偶数個目の欠陥画素座標が登録される奇数ライン偶数個目欠陥用テーブルと、
それぞれの読出アドレスに基づいて前記奇数ライン奇数個目欠陥用テーブルまたは前記偶数ライン偶数個目欠陥用テーブルから読み出された前記欠陥画素座標と前記奇数ライン偶数個目欠陥用テーブルから読み出された前記欠陥画素座標とを、前記欠陥画素の検出処理モード及び偶数側テーブル切替信号に応じて切り替えて偶数側欠陥画素座標として出力する偶数側欠陥画素座標切替手段と、
それぞれの読出アドレスに基づいて前記奇数ライン奇数個目欠陥用テーブルまたは前記偶数ライン偶数個目欠陥用テーブルから読み出された前記欠陥画素座標と前記偶数ライン奇数個目欠陥用テーブルから読み出された前記欠陥画素座標とを、前記欠陥画素の検出処理モード及び奇数側テーブル切替信号に応じて切り替えて奇数側欠陥画素座標として出力する奇数側欠陥画素座標切替手段と、
前記入力画素の主走査方向及び前記副走査方向における座標を検出する座標検出手段と、
前記座標検出手段の検出する検出座標と前記偶数側欠陥画素座標とを比較して、該検出座標の前記入力画素が欠陥画素であるか否か判定する偶数画素欠陥判定手段と、
前記座標検出手段の検出する検出座標と前記奇数側欠陥画素座標とを比較して、該検出座標の前記入力画素が欠陥画素であるか否か判定する奇数画素欠陥判定手段と、
前記偶数画素欠陥判定手段の判定結果と前記検出座標に応じた前記偶数側テーブル切替信号を前記偶数側欠陥画素座標切替手段へ出力する偶数側テーブル切替手段と、
前記奇数画素欠陥判定手段の判定結果と前記検出座標に応じた前記奇数側テーブル切替信号を前記奇数側欠陥画素座標切替手段へ出力する奇数側テーブル切替手段と、
前記偶数画素欠陥判定手段と前記奇数画素欠陥判定手段の判定結果に基づいて前記各テーブルへ読出アドレスを出力するアドレス制御手段と、
を備えていることを特徴とする画素検査装置。
【請求項２】
前記偶数ライン奇数個目欠陥用テーブル、前記奇数ライン奇数個目欠陥用テーブル、前記偶数ライン偶数個目欠陥用テーブル及び前記奇数ライン偶数個目欠陥用テーブルは、
それぞれの記憶手段または１つの記憶手段に記憶されていることを特徴とする請求項１記載の画素検査装置。
【請求項３】
前記アドレス制御手段は、
アドレス入力切替手段を備え、
前記偶数ライン奇数個目欠陥用テーブル及び前記奇数ライン偶数個目欠陥用テーブルについては、前記読出アドレスを直接出力し、
前記アドレス入力切替手段は、
前記検出処理モードに応じて、前記読出アドレスの入力先を、前記奇数ライン奇数個目欠陥用テーブルと前記偶数ライン偶数個目欠陥用テーブルとを相互に切り替えることを特徴とする請求項１または請求項２記載の画素検査装置。
【請求項４】
前記処理モードは、
連続する２ラインの主走査方向同一位置の２つの画素を並列して処理する２ライン並列処理モードと、同じラインで主走査方向に連続する２つの画素を並列して処理する２画素並列処理モードと、であることを特徴とする請求項１から請求項３のいずれかに記載の画素検査装置。
【請求項５】
前記偶数側テーブル切替手段及び前記奇数側テーブル切替手段は、
前記処理モードが前記２画素並列処理モードであると、前記偶数側欠陥画素座標及び前記奇数側欠陥画素座標を切り替えさせる前記偶数側テーブル切替信号及び前記奇数側テーブル切替信号をライン単位で切り替えることを特徴とする請求項４記載の画素検査装置。
【請求項６】
前記画素検査装置は、
前記欠陥画素の座標を、前記偶数ライン奇数個目欠陥用テーブル、前記奇数ライン奇数個目欠陥用テーブル、前記偶数ライン偶数個目欠陥用テーブル及び前記奇数ライン偶数個目欠陥用テーブルへ振り分けて登録する座標登録手段を、
さらに備えていることを特徴とする請求項１から請求項５のいずれかに記載の画素検査装置。
【請求項７】
前記画素検査装置は、
前記偶数画素欠陥判定手段及び前記奇数画素欠陥判定手段が欠陥画素であると判定した欠陥画素を補正する補正手段を、
さらに備えていることを特徴とする請求項１から請求項６記載の画素検査装置。
【請求項８】
前記前記偶数ライン奇数個目欠陥用テーブル、前記奇数ライン奇数個目欠陥用テーブル、前記偶数ライン偶数個目欠陥用テーブル及び前記奇数ライン偶数個目欠陥用テーブルは、
前記補正手段による補正方法の情報をも記憶することを特徴とする請求項７記載の画素検査装置。
【請求項９】
撮像手段の出力する画像データに基づいて画像処理するとともに、該画像データの欠陥画素を検査する画素検査部を備えている画像処理装置であって、
前記画素検査部として、請求項１から請求項８のいずれかに記載の画素検査装置を備えていることを特徴とする画像処理装置。
【請求項１０】
主走査方向所定数の画素を１ラインとして所定数のラインを有する画像データの画素が、該主走査方向と直交する副走査方向の先頭ラインの該主走査方向先頭画素を基準画素として、該基準画素から連続して入力画素として入力され、該入力画素が欠陥画素であるか否かの検出処理を行う画素検査装置の実行する画素検査方法であって、
偶数ラインの主走査方向奇数個目の欠陥画素座標を偶数ライン奇数個目欠陥用テーブルへ登録する偶数ライン奇数個目欠陥用テーブル登録処理ステップと、
奇数ラインの主走査方向奇数個目の欠陥画素座標を奇数ライン奇数個目欠陥用テーブルへ登録する奇数ライン奇数個目欠陥用テーブル登録処理ステップと、
偶数ラインの主走査方向偶数個目の欠陥画素座標を偶数ライン偶数個目欠陥用テーブルへ登録する偶数ライン偶数個目欠陥用テーブル登録処理ステップと、
奇数ラインの主走査方向偶数個目の欠陥画素座標を奇数ライン偶数個目欠陥用テーブルへ登録する奇数ライン偶数個目欠陥用テーブル登録処理ステップと、
それぞれの読出アドレスに基づいて前記奇数ライン奇数個目欠陥用テーブルまたは前記偶数ライン偶数個目欠陥用テーブルから読み出された前記欠陥画素座標と前記奇数ライン偶数個目欠陥用テーブルから読み出された前記欠陥画素座標とを、前記欠陥画素の検出処理モード及び偶数側テーブル切替信号に応じて切り替えて偶数側欠陥画素座標として出力する偶数側欠陥画素座標切替処理ステップと、
それぞれの読出アドレスに基づいて前記奇数ライン奇数個目欠陥用テーブルまたは前記偶数ライン偶数個目欠陥用テーブルから読み出された前記欠陥画素座標と前記偶数ライン奇数個目欠陥用テーブルから読み出された前記欠陥画素座標とを、前記欠陥画素の検出処理モード及び奇数側テーブル切替信号に応じて切り替えて奇数側欠陥画素座標として出力する奇数側欠陥画素座標切替処理ステップと、
前記入力画素の主走査方向及び前記副走査方向における座標を検出する座標検出処理ステップと、
前記座標検出処理ステップで検出される検出座標と前記偶数側欠陥画素座標とを比較して、該検出座標の前記入力画素が欠陥画素であるか否か判定する偶数画素欠陥判定処理ステップと、
前記座標検出処理ステップで検出される検出座標と前記奇数側欠陥画素座標とを比較して、該検出座標の前記入力画素が欠陥画素であるか否か判定する奇数画素欠陥判定処理ステップと、
前記偶数画素欠陥判定処理ステップでの判定結果と前記検出座標に応じた前記偶数側テーブル切替信号を前記偶数側欠陥画素座標切替処理ステップへ出力する偶数側テーブル切替処理ステップと、
前記奇数画素欠陥判定処理ステップでの判定結果と前記検出座標に応じた前記奇数側テーブル切替信号を前記奇数側欠陥画素座標切替処理ステップへ出力する奇数側テーブル切替処理ステップと、
前記偶数画素欠陥判定処理ステップと前記奇数画素欠陥判定処理ステップでの判定結果に基づいて前記各テーブルへ読出アドレスを出力するアドレス制御処理ステップと、
を有することを特徴とする画素検査方法。
【請求項１１】
主走査方向所定数の画素を１ラインとして所定数のラインを有する画像データの画素が、該主走査方向と直交する副走査方向の先頭ラインの該主走査方向先頭画素を基準画素として、該基準画素から連続して入力画素として入力され、該入力画素が欠陥画素であるか否かの検出処理を行う画素検査装置の搭載するプログラムであって、
制御プロセッサに、
偶数ラインの主走査方向奇数個目の欠陥画素座標を偶数ライン奇数個目欠陥用テーブルへ登録する偶数ライン奇数個目欠陥用テーブル登録処理と、
奇数ラインの主走査方向奇数個目の欠陥画素座標を奇数ライン奇数個目欠陥用テーブルへ登録する奇数ライン奇数個目欠陥用テーブル登録処理と、
偶数ラインの主走査方向偶数個目の欠陥画素座標を偶数ライン偶数個目欠陥用テーブルへ登録する偶数ライン偶数個目欠陥用テーブル登録処理と、
奇数ラインの主走査方向偶数個目の欠陥画素座標を奇数ライン偶数個目欠陥用テーブルへ登録する奇数ライン偶数個目欠陥用テーブル登録処理と、
それぞれの読出アドレスに基づいて前記奇数ライン奇数個目欠陥用テーブルまたは前記偶数ライン偶数個目欠陥用テーブルから読み出された前記欠陥画素座標と前記奇数ライン偶数個目欠陥用テーブルから読み出された前記欠陥画素座標とを、前記欠陥画素の検出処理モード及び偶数側テーブル切替信号に応じて切り替えて偶数側欠陥画素座標として出力する偶数側欠陥画素座標切替処理と、
それぞれの読出アドレスに基づいて前記奇数ライン奇数個目欠陥用テーブルまたは前記偶数ライン偶数個目欠陥用テーブルから読み出された前記欠陥画素座標と前記偶数ライン奇数個目欠陥用テーブルから読み出された前記欠陥画素座標とを、前記欠陥画素の検出処理モード及び奇数側テーブル切替信号に応じて切り替えて奇数側欠陥画素座標として出力する奇数側欠陥画素座標切替処理と、
前記入力画素の主走査方向及び前記副走査方向における座標を検出する座標検出処理と、
前記座標検出処理で検出される検出座標と前記偶数側欠陥画素座標とを比較して、該検出座標の前記入力画素が欠陥画素であるか否か判定する偶数画素欠陥判定処理と、
前記座標検出処理で検出される検出座標と前記奇数側欠陥画素座標とを比較して、該検出座標の前記入力画素が欠陥画素であるか否か判定する奇数画素欠陥判定処理と、
前記偶数画素欠陥判定処理での判定結果と前記検出座標に応じた前記偶数側テーブル切替信号を前記偶数側欠陥画素座標切替処理へ出力する偶数側テーブル切替処理と、
前記奇数画素欠陥判定処理での判定結果と前記検出座標に応じた前記奇数側テーブル切替信号を前記奇数側欠陥画素座標切替処理へ出力する奇数側テーブル切替処理と、
前記偶数画素欠陥判定処理と前記奇数画素欠陥判定処理での判定結果に基づいて前記各テーブルへ読出アドレスを出力するアドレス制御処理と、
を実行させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素検査装置、画像処理装置、画素検査方法及びプログラムに関し、詳細には、入力される画像データの各画素が欠陥画素であるか否かを検査する画素検査装置、画像処理装置、画素検査方法及びプログラムに関する。
【背景技術】
【０００２】
撮像センサ、例えば、ＣＣＤ（Charge Coupled Device ）、ＣＭＯＳ（Complementary Metal Oxide Semiconductor ）等には、一般的に欠陥画素が存在し、従来から、欠陥画素の画像を、周囲の非欠陥画素である有効画素を用いて補正することが行われている。
【０００３】
この読取画素が欠陥画素であるか否かの欠陥画素検知処理と、該欠陥画素の周囲画素による補正処理を行うために、従来から欠陥画素を予め登録した欠陥画素テーブルを用いている。
【０００４】
この欠陥画素テーブルは、撮像センサの全画素を対象として欠陥画素が登録されているが、撮像センサが複数の読取モード（例えば、左右反転／上下反転／間引き／切り出し等）を有している場合、それぞれの読取モードに対応している必要がある。
【０００５】
すなわち、撮像センサの読出方法が通常読出方法から変わると、撮像センサの全データを左から右、上から下に読み出す場合とは、画素の読出順序が変わり、欠陥画素テーブルに登録されている座標情報と入力画素が一致しなくなる。
【０００６】
そこで、従来、備えている読取モードに応じて、複数の欠陥画素テーブルを持つ方法、欠陥画素テーブルのアドレスを読出順に応じて変換する方法等が用いられている。
【０００７】
例えば、従来、入力画素データが欠陥画素に対応する場合にその画素データを補正する欠陥補正演算部と、前記欠陥画素の全位置情報を循環的に振り分けて記録するｍ個のメモリと、前記入力画素データに対応する画素を含むｍ個の画素の位置情報を管理する画素位置管理部と、前記ｍ個の画素の位置情報と前記ｍ個のメモリに各々分散されて記録されたｍ個の前記欠陥画素の位置情報との間の比較を行ない、位置情報が一致した場合にその数に対応する一致信号を出力する位置情報比較部と、前記一致信号のうち有効画素に対応する一致信号のみを前記欠陥補正演算部に出力する一致信号出力制御部と、前記一致信号の数に対応して、前記ｍ個のメモリの読み出しアドレスを管理するアドレス管理部とを備える画素欠陥補正装置が提案されている（特許文献１参照）。
【０００８】
すなわち、この従来技術は、メモリ容量を増大させることなく、高速に欠陥画素の検索を行うために、複数のメモリに、欠陥画素情報を分けて管理している。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記公報記載の従来技術にあっては、多様な読取モードに対応した欠陥画素検索を高速に行うことができないという問題があった。
【００１０】
すなわち、近年、処理速度の向上を図るために、２画素を並列処理する２画素並列処理及び２ラインを並列処理する２ライン並列処理を行うことがあるが、上記公報記載の従来技術にあっては、２画素並列処理及び２ライン並列処理については考慮されていない。したがって、従来公報記載の技術にあっては、２画素並列処理及び２ライン並列処理に対しては、欠陥画素の検出処理及び欠陥画素補正処理を行うことができず、改良の必要があった。
【００１１】
そこで、本発明は、欠陥画素の検出処理モードが異なる場合においても、適切かつ高速に欠陥画素の検出を行うことを目的としている。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、請求項１記載の画素検査装置は、主走査方向所定数の画素を１ラインとして所定数のラインを有する画像データの画素が、該主走査方向と直交する副走査方向の先頭ラインの該主走査方向先頭画素を基準画素として、該基準画素から連続して入力画素として入力され、該入力画素が欠陥画素であるか否かの検出処理を行う画素検査装置であって、偶数ラインの主走査方向奇数個目の欠陥画素座標が登録される偶数ライン奇数個目欠陥用テーブルと、奇数ラインの主走査方向奇数個目の欠陥画素座標が登録される奇数ライン奇数個目欠陥用テーブルと、偶数ラインの主走査方向偶数個目の欠陥画素座標が登録される偶数ライン偶数個目欠陥用テーブルと、奇数ラインの主走査方向偶数個目の欠陥画素座標が登録される奇数ライン偶数個目欠陥用テーブルと、それぞれの読出アドレスに基づいて前記奇数ライン奇数個目欠陥用テーブルまたは前記偶数ライン偶数個目欠陥用テーブルから読み出された前記欠陥画素座標と前記奇数ライン偶数個目欠陥用テーブルから読み出された前記欠陥画素座標とを、前記欠陥画素の検出処理モード及び偶数側テーブル切替信号に応じて切り替えて偶数側欠陥画素座標として出力する偶数側欠陥画素座標切替手段と、それぞれの読出アドレスに基づいて前記奇数ライン奇数個目欠陥用テーブルまたは前記偶数ライン偶数個目欠陥用テーブルから読み出された前記欠陥画素座標と前記偶数ライン奇数個目欠陥用テーブルから読み出された前記欠陥画素座標とを、前記欠陥画素の検出処理モード及び奇数側テーブル切替信号に応じて切り替えて奇数側欠陥画素座標として出力する奇数側欠陥画素座標切替手段と、前記入力画素の主走査方向及び前記副走査方向における座標を検出する座標検出手段と、前記座標検出手段の検出する検出座標と前記偶数側欠陥画素座標とを比較して、該検出座標の前記入力画素が欠陥画素であるか否か判定する偶数画素欠陥判定手段と、前記座標検出手段の検出する検出座標と前記奇数側欠陥画素座標とを比較して、該検出座標の前記入力画素が欠陥画素であるか否か判定する奇数画素欠陥判定手段と、前記偶数画素欠陥判定手段の判定結果と前記検出座標に応じた前記偶数側テーブル切替信号を前記偶数側欠陥画素座標切替手段へ出力する偶数側テーブル切替手段と、前記奇数画素欠陥判定手段の判定結果と前記検出座標に応じた前記奇数側テーブル切替信号を前記奇数側欠陥画素座標切替手段へ出力する奇数側テーブル切替手段と、前記偶数画素欠陥判定手段と前記奇数画素欠陥判定手段の判定結果に基づいて前記各テーブルへ読出アドレスを出力するアドレス制御手段と、を備えていることを特徴としている。
【発明の効果】
【００１３】
本発明によれば、欠陥画素の検出処理モードが異なる場合においても、適切かつ高速に欠陥画素の検出を行うことができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施例を適用した画像処理装置の要部構成図。
【図２】入力画素順序と欠陥画素の関係を示す図。
【図３】４つの欠陥用テーブルの一例を示す図。
【図４】処理モードの説明図。
【図５】画素検査部の機能ブロック図。
【図６】従来の一般的な欠陥用テーブルの一例を示すず。
【図７】２画素並列処理の説明図。
【図８】２画素並列処理における各信号のタイミング図。
【図９】２ライン並列処理の説明図。
【図１０】２ライン並列処理における各信号のタイミング図。
【発明を実施するための形態】
【００１５】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。
【実施例１】
【００１６】
図１〜図１０は、本発明の画素検査装置、画像処理装置、画素検査方法及びプログラムの一実施例を示す図であり、図１は、本発明の画素検査装置、画像処理装置、画素検査方法及びプログラムの一実施例を適用した画素検査部を備えた画像処理装置１の要部構成図である。
【００１７】
図１において、画像処理装置１は、画素検査部１０、図示しない撮像センサ（ＣＣＤ、ＣＭＯＳ等）等を備えている。画素検査部１０は、カウンタ部１１、欠陥画素座標情報格納部１２、欠陥画素テーブル設定部１３、欠陥画素テーブル振分部１４、セレクタＳａ１、Ｓｂ１、偶数ライン奇数個目欠陥用テーブルＴｅｏ、奇数ライン奇数個目欠陥用テーブルＴｏｏ、偶数ライン偶数個目欠陥用テーブルＴｅｅ、奇数ライン偶数個目欠陥用テーブルＴｏｅ、セレクタＳａ０、Ｓｂ０、セレクタＳａ２、Ｓｂ２、テーブル切替部１５ｅ、１５ｏ、欠陥判定部１６ｅ、１６ｏ、アドレス制御部１７ｅ、１７ｏ及び欠陥画素補正部１８ｅ、１８ｏ等を備えている。
【００１８】
カウンタ部１１は、図示しない上記撮像センサから入力される画素データのＸ方向及びＹ方向の画素位置をカウントし、カウント値（Ｘカウンタ、Ｙカウンタ）を欠陥判定部１６ｅ、１６ｏへ出力する。
【００１９】
すなわち、カウンタ部１１は、撮像センサから、図２に破線矢印で示すように、図２において左上を原点（Ｘ＝０、Ｙ＝０）とすると、左から右、上から下への順に画素が入力される。すなわち、画像処理装置１は、撮像センサから、画像データの画素が、原点の画素を基準画素として、主走査方向及び副走査方向にカウンタ部１１へ順次入力される。なお、図２において、各四角で示す領域が画素であり、黒ベタに白抜きで示されている「Ａ」から「Ｈ］までの画素が欠陥画素である。いま、原点を（Ｘ＝０、Ｙ＝０）としているので、欠陥画素「Ａ」は、（Ｘ＝３、Ｙ＝２）、欠陥画素「Ｈ」は、（Ｘ＝２０、Ｙ＝３）となる。欠陥画素は、画像処理装置１の出荷時の検査において欠陥画素位置（Ｘ座標、Ｙ座標）が特定されている。
【００２０】
欠陥画素座標情報格納部１２は、ＮＶＲＡＭ（Non Volatile ＲＡＭ）、ＳＳＤ（Solid State Drive）等の不揮発性メモリが用いられており、撮像センサの欠陥画素座標情報が、画像処理装置１の出荷時に保存される。欠陥画素座標情報格納部１２は、その欠陥画素座標情報が、後述する４つの欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅのフォーマットで保存されている必要はなく、画像の左上から順（座標の若い順）に欠陥画素の位置情報が保存されていればよい。
【００２１】
欠陥画素テーブル設定部１３は、欠陥画素座標情報格納部１２に保存されている欠陥画素座標情報を読み出す。欠陥画素テーブル設定部１３は、該欠陥画素座標情報の設定先の欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅを決定し、決定した欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅを示すテーブル設定情報と欠陥画素座標情報を欠陥画素テーブル振分部１４へ渡す。
【００２２】
欠陥画素テーブル設定部１３は、欠陥画素座標のＹ座標が偶数の場合、偶数ラインの欠陥テーブルＴｅｏ、Ｔｅｅへ、Ｙ座標が奇数の場合、奇数ラインの欠陥テーブルＴｏｏ、Ｔｏｅに設定先を決定する。さらに、欠陥画素テーブル設定部１３は、偶数個目の欠陥であると、偶数個目欠陥テーブルＴｅｅ、Ｔｏｅへ、奇数個目の欠陥であると、奇数個目欠陥テーブルＴｅｏ、Ｔｏｏへ設定先を決定する。
【００２３】
欠陥画素テーブル振分部１４は、欠陥画素テーブル設定部１３から渡される欠陥画素座標情報を、該欠陥画素座標情報のテーブル設定情報に基づいて、４つの欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅへ振り分けて登録する。
【００２４】
なお、欠陥画素テーブル設定部１３及び欠陥画素テーブル振分部１４は、ハードウェア構成であってもよいし、図示しないＣＰＵ（Central Processing Unit）等が実行するソフトウェア構成であってもよい。
【００２５】
欠陥画素テーブル設定部１３及び欠陥画素テーブル振分部１４は、ハードウェアで構成される場合、４つの欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅをソフトウェア的には意識することなく、欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅのアドレスがマッピングされたアドレス空間に対して欠陥画素座標情報をレジスタライトし、ハードウェアが振り分けを行って、内部的に存在する４つの欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅに設定する。
【００２６】
欠陥画素テーブル設定部１３及び欠陥画素テーブル振分部１４は、ソフトウェアで実現する場合は、４つの欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅがレジスタアドレス空間として４つに分かれて存在し、振り分けに応じたアドレスに欠陥画素座標情報をレジスタライトしていく。
【００２７】
偶数ライン奇数個目欠陥用テーブルＴｅｏは、偶数ライン目であり、かつ、奇数個目に存在する欠陥画素の座標情報が登録されるテーブルであり、図３（ａ）に示すようなアドレスで管理される。なお、この偶数ライン奇数個目欠陥用テーブルＴｅｏは、そのアドレスが、ソフトウェアの認識するレジスタ空間のアドレスと一致している必要はない。
【００２８】
偶数ライン偶数個目欠陥用テーブルＴｅｅは、偶数ライン目であり、かつ、偶数個目に存在する欠陥画素の座標情報が登録されるテーブルであり、図３（ｂ）に示すようなアドレスで管理される。なお、この偶数ライン偶数個目欠陥用テーブルＴｅｅについても、そのアドレスが、ソフトウェアの認識するレジスタ空間のアドレスと一致している必要はない。
【００２９】
奇数ライン奇数個目欠陥用テーブルＴｏｏは、奇数ラインであり、かつ、奇数個目に存在する欠陥画素の座標情報が登録されるテーブルであり、図３（ｃ）に示すようなアドレスで管理される。なお、この奇数ライン奇数個目欠陥用テーブルＴｏｏについても、そのアドレスが、ソフトウェアの認識するレジスタ空間のアドレスと一致している必要はない。
【００３０】
奇数ライン偶数個目欠陥用テーブルＴｏｅは、奇数ライン目であり、かつ、偶数個目に存在する欠陥画素の座標情報が登録されるテーブルであり、図３（ｄ）に示すようなアドレスで管理される。なお、この奇数ライン偶数個目欠陥用テーブルＴｏｅについても、そのアドレスが、ソフトウェアの認識するレジスタ空間のアドレスと一致している必要はない。
【００３１】
なお、図３において、奇数個目欠陥画素、偶数個目欠陥画素の「偶数」、「奇数」の意味は、それぞれ偶数ライン、奇数ラインにおいて座標の若い順から数えて偶数個目、奇数個目という意味であり、座標の値（Ｘ＝※、Ｙ＝※）自体とは関係がない。また、欠陥画素個数は、１個目から開始し、２、４、６、８・・・を偶数、１、３、５、７・・・を奇数としている。また、座標及びカウントは、０始まりで表し、０、２、４、６・・・を偶数、１、３、５、７・・・を奇数としている。
【００３２】
図２に示した欠陥画素Ａ、Ｂ、Ｃ、Ｄは、偶数ラインの欠陥画素であり、Ａが１個目欠陥画素、Ｂが２個目欠陥画素、Ｃが３個目欠陥画素、Ｄが４個目欠陥画素となる。また、欠陥画素Ｅ、Ｆ、Ｇ、Ｈは、奇数ラインの欠陥画素であり、Ｅが１個目欠陥画素、Ｆが２個目欠陥画素、Ｇが３個目欠陥画素、Ｈが４個目欠陥画素となる。
【００３３】
なお、欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅは、欠陥画素座標の情報だけでなく、その他の情報、例えば、欠陥画素の補正方法等を含んでもよい。欠陥画素座標情報以外の情報としては、例えば、欠陥画素を補正する際に、周辺画素のどの画素を使って処理を行うかを指示する情報等である。
【００３４】
セレクタＳａ０は、撮像センサの読取モード（処理モード）を示す処理モード信号Ｓｍが入力され、処理モード信号Ｓｍに基づいて、偶数ライン偶数個目欠陥用テーブルＴｅｅと奇数ライン奇数個目欠陥用テーブルＴｏｏの選択を行う。セレクタＳａｏは、選択した偶数ライン偶数個目欠陥用テーブルＴｅｅまたは奇数ライン奇数個目欠陥用テーブルＴｏｏのテーブル情報をＴａ１として、セレクタＳａ２へ出力する。処理モード信号Ｓｍは、「１」のとき、処理モードが２画素並列処理モードであることを示しており、「０」のとき、処理モードが２ライン並列処理モードであることを示している。また、処理モード（読取モード）は、１フレームの画像データの処理中は、変化せず、同じ処理モードである。
【００３５】
ここで、読取モードである処理モードが欠陥画素を検出する場合には検出処理モードとなり、以下、適宜、処理モードともいう。また、２画素並列処理モードとは、図４に示すように、同じライン（主走査方向の画素の並び）で主走査方向に連続する２つの画素を並列して処理する処理モードである。また、２ライン並列処理モードとは、図４に示すように、連続する２ラインの主走査方向において同一位置の２つの画素を並列して処理する処理モードである。
【００３６】
セレクタＳａｏは、処理モード信号Ｓｍが「１」のとき（２画素並列処理時）、偶数ライン偶数個目欠陥用テーブルＴｅｅを選択し、処理モード信号Ｓｍが「０」のとき（２ライン並列処理時）、奇数ライン奇数個目欠陥用テーブルＴｏｏを選択する。セレクタＳａｏは、選択したテーブルの情報を、テーブル情報Ｔａ１としてセレクタＳｂ１へ出力する。
【００３７】
セレクタＳｂ０は、セレクタＳａｏと同様に、処理モード信号Ｓｍが入力され、処理モード信号Ｓｍに基づいて、偶数ライン奇数個目欠陥用テーブルＴｅｅと奇数ライン奇数個目欠陥用テーブルＴｏｏの選択を行う。セレクタＳｂｏは、処理モード信号Ｓｍが「１」のとき（２画素並列処理時）、奇数ライン奇数個目欠陥用テーブルＴｏｏを選択し、処理モード信号Ｓｍが「０」のとき（２ライン並列処理時）、偶数ライン偶数個目欠陥用テーブルＴｅｅを選択する。セレクタＳｂｏは、選択した偶数ライン偶数個目欠陥用テーブルＴｅｅまたは奇数ライン奇数個目欠陥用テーブルＴｏｏのテーブル情報をテーブル情報Ｔｂ１として、セレクタＳｂ２へ出力する。
【００３８】
セレクタＳａ１は、処理モード信号Ｓｍが入力され、また、アドレス制御部１７ｅからアドレスＡ１が、アドレス制御部１７ｏからアドレスＢ１がそれぞれ入力される。セレクタＳａ１は、処理モード信号Ｓｍが「１」のとき、アドレスＡ１を選択し、処理モード信号Ｓｍが「０」のとき、アドレスＢ１を選択する。セレクタＳａ１は、選択したアドレスＡ１またはアドレスＢ１を、奇数ライン奇数個目欠陥用テーブルＴｏｏへ出力する。
【００３９】
セレクタＳｂ１は、処理モード信号Ｓｍが入力され、また、アドレス制御部１７ｅからアドレスＡ１が、アドレス制御部１７ｏからアドレスＢ１がそれぞれ入力される。セレクタＳｂ１は、処理モード信号Ｓｍが「１」のとき、アドレスＢ１を選択し、処理モード信号Ｓｍが「０」のとき、アドレスＡ１を選択する。セレクタＳｂ１は、選択したアドレスＡ１またはアドレスＢ１を、偶数ライン偶数個目欠陥用テーブルＴｅｅへ出力する。
【００４０】
セレクタＳａ２は、セレクタＳａ０からテーブル情報Ｔａ１と偶数ライン奇数個目欠陥用テーブルＴｅｏからのテーブル情報Ｔａ０が入力され、さらに、テーブル切替部１５ｅからテーブル切替制御信号Ｓｔｅが入力される。セレクタＳａ２は、テーブル切替制御信号Ｓｔｅに基づいて、テーブル情報Ｔａ１とテーブル情報Ｔａ０の一方を選択して、テーブル情報Ｔａとして、欠陥判定部１６ｅへ出力する。
【００４１】
セレクタＳｂ２は、セレクタＳｂ０からテーブル情報Ｔｂ１と奇数ライン偶数個目欠陥用テーブルＴｏｅからのテーブル情報Ｔｂ０が入力され、さらに、テーブル切替部１５ｏからテーブル切替制御信号Ｓｔｏが入力される。セレクタＳｂ２は、テーブル切替制御信号Ｓｔｏに基づいて、テーブル情報Ｔｂ１とテーブル情報Ｔｂ０の一方を選択して、テーブル情報Ｔｂとして、欠陥判定部１６ｏへ出力する。
【００４２】
欠陥判定部１６ｅは、セレクタＳａ２からのテーブル情報ＴａとセレクタＳｂ２からのテーブル情報Ｔｂ２が入力され、さらに、カウンタ部１１からＸカウンタとＹカウンタが入力される。欠陥判定部１６ｅは、並列処理における偶数側画素に対して欠陥画素であるか否かの判定を行う。すなわち、欠陥判定部１６ｅは、テーブル情報Ｔａとテーブル情報Ｔｂの２つのテーブル情報の偶数側欠陥画素座標情報と、ＸカウンタとＹカウンタの値との比較を行う。欠陥判定部１６ｅは、テーブル情報Ｔａの偶数側欠陥画素座標とＸカウンタ／Ｙカウンタの値が一致すると、アドレス制御部７ｅへの欠陥画素一致情報ＨＩＴ＿ＡＥをアサートする。また、欠陥判定部１６ｅは、テーブル情報Ｔｂの偶数側欠陥画素座標とＸカウンタ／Ｙカウンタの値が一致すると、アドレス制御部１７ｏへの欠陥画素一致情報ＨＩＴ＿ＢＥをアサートする。
【００４３】
また、テーブル情報Ｔａとテーブル情報Ｔｂは、別の座標の欠陥画素の座標情報であるため、欠陥画素一致情報ＨＩＴ＿ＡＥと欠陥画素一致情報ＨＩＴ＿ＢＥが同時にアサートすることはない。そして、欠陥判定部１６ｅは、欠陥画素一致情報ＨＩＴ＿ＡＥと欠陥画素一致情報ＨＩＴ＿ＢＥのＯＲ条件で欠陥画素判定結果信号ＳＥを生成して、欠陥画素補正部１８ｅへ出力する。
【００４４】
欠陥判定部１６ｏは、欠陥判定部１６ｅと同様に、セレクタＳａ２からのテーブル情報ＴａとセレクタＳｂ２からのテーブル情報Ｔｂ２が入力され、さらに、カウンタ部１１からＸカウンタとＹカウンタが入力される。欠陥判定部１６ｏは、並列処理における奇数側画素に対して欠陥画素であるか否かの判定を行う。すなわち、欠陥判定部１６ｏは、テーブル情報Ｔａとテーブル情報Ｔｂの２つのテーブル情報の奇数側欠陥画素座標情報と、ＸカウンタとＹカウンタの値との比較を行う。欠陥判定部１６ｏは、テーブル情報Ｔａの奇数側欠陥画素座標とＸカウンタ／Ｙカウンタの値が一致すると、アドレス制御部１７ｅへの欠陥画素一致情報ＨＩＴ＿ＡＯをアサートする。また、欠陥判定部１６ｏは、テーブル情報Ｔｂの奇数側欠陥画素座標とＸカウンタ／Ｙカウンタの値が一致すると、欠陥画素一致情報ＨＩＴ＿ＢＯを、アドレス制御部１７ｏへ出力する。
【００４５】
また、欠陥判定部１６ｏは、欠陥画素一致情報ＨＩＴ＿ＡＯと欠陥画素一致情報ＨＩＴ＿ＢＯのＯＲ条件で欠陥画素判定結果信号ＳＯを生成して、欠陥画素補正部１８ｏへ出力する。
【００４６】
アドレス制御部１７ｅは、欠陥判定部１６ｅ及び欠陥判定部１６ｏからの欠陥画素一致情報ＨＩＴ＿ＡＥ、ＨＩＴ＿ＡＯとテーブル切替制御信号Ｓｔｅが入力される。アドレス制御部１７ｅは、欠陥画素一致情報ＨＩＴ＿ＡＥ、ＨＩＴ＿ＡＯとテーブル切替制御信号Ｓｔｅに基づいて、奇数個目欠陥用テーブルＴｅｏ、Ｔｏｏの読出アドレスＡ１、Ａ０の制御を行う。
【００４７】
アドレス制御は、処理モードに応じて異なる処理となる。すなわち、アドレス制御部１７ｅは、欠陥画素一致情報ＨＩＴ＿ＡＥ、ＨＩＴ＿ＡＯのＯＲ条件で、テーブル情報Ｔａ０を選択しているときは、アドレスＡ０をインクリメントしいき、テーブル情報Ｔａ１を選択しているときは、アドレスＡ１をインクリメントしていく。
【００４８】
アドレス制御部１７ｅは、選択されていないラインの処理時は、アドレスを保持し、再び選択された際に、保持したアドレスからインクリメントを再開する。アドレス制御部１７ｅは、１フレームの処理完了後にアドレスをクリアし、「０」に戻す。なお、アドレス制御部１７ｅは、欠陥判定部１６ｅと欠陥判定部１６ｏが別の座標の画素について判定を行っているため、欠陥画素一致情報ＨＩＴ＿ＡＥと欠陥画素一致情報ＨＩＴ＿ＡＯが同時にアサートすることはない。
【００４９】
アドレス制御部１７ｏは、欠陥判定部１６ｅ及び欠陥判定部１６ｏからの欠陥画素一致情報ＨＩＴ＿ＢＥ、ＨＩＴ＿ＢＯとテーブル切替制御信号Ｓｔｏが入力される。アドレス制御部１７ｏは、欠陥画素一致情報ＨＩＴ＿ＢＥ、ＨＩＴ＿ＢＯとテーブル切替制御信号Ｓｔｏに基づいて、偶数個目欠陥用テーブルＴｏｅ、Ｔｅｅの読出アドレスＢ１、Ｂ０の制御を行う。
【００５０】
アドレス制御部１７ｏは、欠陥画素一致情報ＨＩＴ＿ＢＥ、ＨＩＴ＿ＢＯのＯＲ条件で、テーブル情報Ｔｂ０を選択しているときは、アドレスＢ０をインクリメントしいき、テーブル情報Ｔｂ１を選択しているときは、アドレスＢ１をインクリメントしていく。
【００５１】
アドレス制御部１７ｏは、選択されていないラインの処理時は、アドレスを保持し、再び選択された際に、保持したアドレスからインクリメントを再開する。アドレス制御部１７ｏは、１フレームの処理完了後にアドレスをクリアし、「０」に戻す。なお、アドレス制御部１７ｏは、欠陥判定部１６ｅと欠陥判定部１６ｏが別の座標の画素について判定を行っているため、欠陥画素一致情報ＨＩＴ＿ＢＥと欠陥画素一致情報ＨＩＴ＿ＢＯが同時にアサートすることはない。
【００５２】
欠陥画素補正部１８ｅは、補正前画素の偶数側データと欠陥判定部１６ｅからの欠陥画素判定結果信号ＳＥが入力され、並列処理の偶数側画素の欠陥画素補正を行う。欠陥画素補正部１８ｅは、入力される偶数側補正前画素が、非欠陥画素であると、該画素に対しては、何の処理も行わず、欠陥画素であると、欠陥画素補正を行って、偶数側補正後画素を出力する。なお、欠陥画素補正部１８ｅは、既知の欠陥画素補正方法で欠陥画素の補正を行い、この欠陥画素補正方法は、適切な補正を行う方法であれば、何ら限定されるものではなく、種々の方法を用いることができる。
【００５３】
欠陥画素補正部１８ｏは、補正前画素の奇数側データと欠陥判定部１６ｏからの欠陥画素判定結果信号ＳＯが入力され、並列処理の奇数側画素の欠陥画素補正を行う。欠陥画素補正部１８ｏは、入力される奇数側補正前画素が、非欠陥画素であると、該画素に対しては、何の処理も行わず、欠陥画素であると、欠陥画素補正を行って、奇数側補正後画素を出力する。なお、欠陥画素補正部１８ｏは、既知の欠陥画素補正方法で欠陥画素の補正を行い、この欠陥画素補正方法は、適切な補正を行う方法であれば、何ら限定されるものではなく、種々の方法を用いることができる。
【００５４】
テーブル切替部１５ｅは、欠陥判定部１６ｅからの欠陥画素判定結果信号ＳＥとカウンタ部１１からのＹカウンタが入力され、テーブル切替制御信号ＳｔｅをセレクタＳａ２へ出力して、セレクタＳａ２の切り替えを行う。テーブル切替部１５ｅは、２画素並列処理モードでは、Ｙカウンタに基づいて偶数ラインと奇数ラインでライン毎に交互にセレクタＳａ２の切り替えを行う。テーブル切替部１５ｅは、２ライン並列処理モードでは、欠陥画素判定結果信号ＳＥに基づいて欠陥画素検出毎に交互にセレクタＳａ２の切り替えを行う。
【００５５】
テーブル切替部１５ｏは、欠陥判定部１６ｏからの欠陥画素判定結果信号ＳＯとカウンタ部１１からのＹカウンタが入力され、テーブル切替制御信号ＳｔｏをセレクタＳｂ２へ出力して、セレクタＳｂ２の切り替えを行う。テーブル切替部１５ｏは、２画素並列処理モードでは、Ｙカウンタに基づいて偶数ラインと奇数ラインでライン毎に交互にセレクタＳｂ２の切り替えを行う。テーブル切替部１５ｏは、２ライン並列処理モードでは、欠陥画素判定結果信号ＳＯに基づいて欠陥画素検出毎に交互にセレクタＳａ２の切り替えを行う。
【００５６】
そして、画像処理装置１は、ＲＯＭ、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory ）、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory ）、ＣＤ−ＲＷ（Compact Disc Rewritable ）、ＤＶＤ（Digital Versatile Disk）、ＵＳＢ（Universal Serial Bus）メモリ、ＳＤ（Secure Digital）カード、ＭＯ（Magneto-Optical Disc）等のコンピュータが読み取り可能な記録媒体に記録されている本発明の画素検査方法を実行するプログラムを読み込んで図示しないＲＯＭやハードディスク等に導入することで、後述する欠陥画素の検出処理モードが異なる場合においても、適切かつ高速に欠陥画素の検出を行う画素検査方法を実行する画素検査部１０を搭載する画像処理装置として構築されている。この画素検査方法を実行するプログラムは、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）等のレガシープログラミング言語やオブジェクト指向プログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。
【００５７】
画素検査部１０は、上記プログラムが導入されることで、図５に示すような機能ブロックが構築される。すなわち、画素検査部１０は、上記プログラムが導入されることで、図５に示すように、偶数ライン奇数個目欠陥用テーブル２１ｅｏ、奇数ライン奇数個目欠陥用テーブル２１ｏｏ、偶数ライン偶数個目欠陥用テーブル２１ｅｅ、奇数ライン偶数個目欠陥用テーブル２１ｏｅ、偶数側欠陥画素座標切替部２２ｅ、奇数側欠陥画素座標切替部２２ｏ、座標検出部２３、偶数画素欠陥判定部２４ｅ、奇数画素欠陥判定部２４ｏ、偶数側テーブル切替部２５ｅ、奇数側テーブル切替部２５ｏ、アドレス入力切替部２６ａを備えたアドレス制御部２６、座標登録部２７及び補正部２８が構築される。
【００５８】
偶数ライン奇数個目欠陥テーブル２１ｅｏは、偶数ライン奇数個目欠陥用テーブルＴｅｏで構築され、偶数ラインの主走査方向奇数個目の欠陥画素座標が登録されるテーブルである。したがって、偶数ライン奇数個目欠陥テーブル２１ｅｏは、偶数ライン奇数個目欠陥テーブルとして機能している。
【００５９】
奇数ライン奇数個目欠陥用テーブル２１ｏｏは、奇数ライン奇数個目欠陥用テーブルＴｏｏで構築され、奇数ラインの主走査方向奇数個目の欠陥画素座標が登録されるテーブルである。したがって、奇数ライン奇数個目欠陥用テーブル２１ｏｏは、奇数ライン奇数個目欠陥用テーブルとして機能している。
【００６０】
偶数ライン偶数個目欠陥用テーブル２１ｅｅは、偶数ライン偶数個目欠陥用テーブルＴｅｅで構築され、偶数ラインの主走査方向偶数個目の欠陥画素座標が登録されるテーブルである。したがって、偶数ライン偶数個目欠陥用テーブル２１ｅｅは、偶数ライン偶数個目欠陥用テーブルとして機能している。
【００６１】
奇数ライン偶数個目欠陥用テーブル２１ｏｅは、奇数ライン偶数個目欠陥用テーブルＴｏｅで構築され、奇数ラインの主走査方向偶数個目の欠陥画素座標が登録されるテーブルである。したがって、奇数ライン偶数個目欠陥用テーブル２１ｏｅは、奇数ライン偶数個目欠陥用テーブルとして機能している。
【００６２】
偶数側欠陥画素座標切替部２２ｅは、セレクタＳａ０及びセレクタＳａ２により構築される。偶数側欠陥画素座標切替部２２ｅは、それぞれの読出アドレスに基づいて奇数ライン奇数個目欠陥用テーブル２１ｏｏまたは偶数ライン偶数個目欠陥用テーブル２１ｅｅから読み出された欠陥画素座標である欠陥画素座標情報テーブルＴａ１と奇数ライン偶数個目欠陥用テーブル２１ｏｅから読み出された欠陥画素座標である欠陥画素座標情報テーブルＴａ０とを、処理モード及び偶数側テーブル切替信号であるテーブル切替制御信号Ｓｔｅに応じて切り替えて偶数側欠陥画素座標であるテーブル情報Ｔａとして出力する。したがって、偶数側欠陥画素座標切替部２２ｅは、偶数側欠陥画素座標切替手段として機能している。
【００６３】
奇数側欠陥画素座標切替部２２ｏは、セレクタＳｂ０及びセレクタＳｂ２により構築される。奇数側欠陥画素座標切替部２２ｏは、それぞれの読出アドレスに基づいて奇数ライン奇数個目欠陥用テーブル２１ｏｏまたは偶数ライン偶数個目欠陥用テーブル２１ｅｅから読み出された欠陥画素座標である欠陥画素座標情報テーブルＴｂ１と偶数ライン奇数個目欠陥用テーブル２１ｅｏから読み出された欠陥画素座標である欠陥画素座標情報テーブルＴｂ０とを、処理モード及び奇数側テーブル切替信号であるテーブル切替制御信号Ｓｔｏに応じて切り替えて奇数側欠陥画素座標であるテーブル情報Ｔｂとして出力する。したがって、奇数側欠陥画素座標切替部２２ｏは、奇数側欠陥画素座標切替手段として機能している。
【００６４】
座標検出部２３は、カウンタ部１１により構築され、入力画素の主走査方向及び副走査方向における座標（Ｘカウンタ、Ｙカウンタ）を検出する。したがって、座標検出部２３は、座標検出手段として機能している。
【００６５】
偶数画素欠陥判定部２４ｅは、欠陥判定部１６ｅにより構築され、座標検出部２３の検出する検出座標と偶数側欠陥画素座標切替部２２ｅからの偶数側欠陥画素座標（テーブル情報Ｔａ）とを比較して、該検出座標の入力画素が欠陥画素であるか否か判定する。したがって、偶数画素欠陥判定部２４ｅは、偶数画素欠陥判定手段として機能している。
【００６６】
奇数画素欠陥判定部２４ｏは、欠陥判定部１６ｏにより構築され、座標検出部２３の検出する検出座標と奇数側欠陥画素座標切替部２２ｏからの奇数側欠陥画素座標（テーブル情報Ｔｂ）とを比較して、該検出座標の入力画素が欠陥画素であるか否か判定する。したがって、奇数画素欠陥判定部２４ｏは、奇数画素欠陥判定手段として機能している。
【００６７】
偶数側テーブル切替部２５ｅは、テーブル切替部１５ｅにより構築され、偶数画素欠陥判定部２４ｅの判定結果と検出座標に応じた偶数側テーブル切替信号（テーブル切替制御信号Ｓｔｅ）を偶数側欠陥画素座標切替２２ｅへ出力する。したがって、偶数側テーブル切替部２５ｅは、偶数側テーブル切替手段として機能している。
【００６８】
奇数側テーブル切替部２５ｏは、テーブル切替部１５ｏにより構築され、奇数画素欠陥判定部２４ｏの判定結果と検出座標に応じた奇数側テーブル切替信号（テーブル切替制御信号Ｓｔｏ）を奇数側欠陥画素座標切替部２２ｏへ出力する。したがって、奇数側テーブル切替部２５ｏは、奇数側テーブル切替手段として機能している。
【００６９】
アドレス制御部２６は、アドレス制御部１７ｅ、１７ｏにより構築され、セレクタＳａ１、Ｓｂ１で構築されるアドレス入力切替部２６ａを備えている。アドレス制御部２６は、偶数画素欠陥判定部２４ｅと奇数画素欠陥判定部２４ｏの判定結果に基づいて各テーブル２１ｅｏ、２１ｏｏ、２１ｅｅ、２１ｏｅへ読出アドレスを出力する。したがって、アドレス制御部２６は、アドレス制御手段として機能している。アドレス入力切替部２６ａは、検出処理モードに応じて、読出アドレスの入力先を、奇数ライン奇数個目欠陥用テーブル２１ｏｏと偶数ライン偶数個目欠陥用テーブル２１ｅｅとを相互に切り替える。この場合、アドレス制御部２６は、偶数ライン奇数個目欠陥用テーブル２１ｅｏ及び奇数ライン偶数個目欠陥用テーブル２１ｏｅについては、読出アドレスを直接出力する。
【００７０】
座標登録部２７は、欠陥画素座標情報格納部１２、欠陥画素テーブル設定部１３及び欠陥画素テーブル振分部１４で構築されている。座標登録部２７は、欠陥画素の座標を、偶数ライン奇数個目欠陥用テーブル２１ｅｏ、奇数ライン奇数個目欠陥用テーブル２１ｏｏ、偶数ライン偶数個目欠陥用テーブル２１ｅｅ及び奇数ライン偶数個目欠陥用テーブル２１ｏｅへ振り分けて登録する。したがって、座標登録部２７は、座標登録手段として機能している。
【００７１】
補正部２８は、欠陥画素補正部１８ｅ及び欠陥画素補正部１８ｏで構築され、偶数画素欠陥判定部２４ｅ及び奇数画素欠陥判定部２４ｏが欠陥画素であると判定した欠陥画素を補正する。したがって、補正部２８は、補正手段として機能している。
【００７２】
次に、本実施例の作用を説明する。本実施例の画像処理装置１は、その画素検査部１０が、欠陥画素の検出処理モードが異なる場合においても、適切かつ高速に欠陥画素の検出を行う。
【００７３】
撮像センサは、一般的に、図４にイメージとして示したように、欠陥画素が存在し、撮像センサからの画像データを処理する画像処理装置は、撮像センサからの入力画素が、欠陥画素の画素であるか否かを検出する必要がある。
【００７４】
一般的な画像処理装置は、撮像センサからは、図４の先頭ラインの主走査方向先頭画素を基準画素として、該基準画素から主走査方向へ、また、上ラインからしたラインへと画素が出力される。
【００７５】
読取画像データを処理する一般的な画像処理装置は、従来、図６に示すような欠陥用テーブルを備え、欠陥用テーブルには、画像データの入力順と合わせて欠陥画素位置情報を座標の若い順に欠陥画素座標情報が登録される。欠陥用テーブルは、欠陥用テーブルの先頭からアドレスが振られ、例えば、図６に示すように、アドレス０〜Ｎ−１までのＮ個のアドレスを有していると、最大Ｎ個までの欠陥画素を登録して検出することができる。なお、図６は、図４の欠陥画素に対応したアドレスに欠陥画素の座標情報が登録されている状態が示されている。
【００７６】
画像処理装置は、欠陥用テーブルのアドレス０番地の座標情報（図６では、Ａ（Ｘ＝３、Ｙ＝２））を読み出し、画像データ入力毎にカウントされるＸ方向カウンタ、Ｙ方向カウンタの値と上記座標情報とを比較する。画像処理装置は、Ｘカウンタ及びＹ方向カウンタの値と欠陥用テーブルのＸＹ座標が一致すると、入力画素が欠陥画素であると判定する。画像処理装置は、欠陥画素と判定すると、欠陥用テーブルのアドレスを１つインクリメントして、欠陥用テーブルの次のアドレスの座標情報（図６では、Ｂ（Ｘ＝１２、Ｙ＝２））を読み出し、同様の処理を行うことを繰り返し実行する。
【００７７】
ところが、上記処理では、１画素ずつ処理するため、処理速度を向上させるためには、複数画素、例えば、２画素ずつ処理する必要がある。
【００７８】
例えば、図４に示した２画素並列処理を行うことで、処理速度を向上させることができる。この場合、欠陥画素が２画素主走査方向に連続して並んでいる場合も考慮して、欠陥用テーブルからは２画素分の座標情報を読み出しておく必要がある。また、画像処理装置は、画像処理や撮像センサの都合で、並列処理の単位を２画素並列だけではなく、図４に示した２ライン並列処理を行う場合もあり、この場合も、副走査方向に２画素欠陥画素が存在することを考慮する必要がある。ところが、従来の欠陥用テーブルは、主走査方向にアドレスが振られており、２ライン並列処理であると、２ライン並列処理用の欠陥用テーブルを用意するか、２ライン処理用のアドレス変換を行って、欠陥画素の欠陥用テーブルからの読み出しを行う必要がある。また、２画素並列処理と２ライン並列処理が切り替えて行われる場合には、画像処理装置は、上記処理を処理モード毎に切り替えて行う必要があり、処理効率が悪い。
【００７９】
そこで、本発明の画像処理装置１は、図１に示したような画素検査部１０を備え、欠陥画素の検出処理モードが異なる場合においても、適切かつ高速に欠陥画素の検出を行う。
【００８０】
すなわち、画素検査部１０は、処理モードが２画素並列処理であると、図７及び図８に示すように動作処理して、適切かつ高速に欠陥画素の検出を行う。
【００８１】
画素検査部１０は、２画素並列処理モードにおいては、図７に太線矢印で示すように、偶数ライン処理時は、偶数ライン偶数個目欠陥用テーブルＴｅｅ及び偶数ライン奇数個目欠陥用テーブルＴｅｏの２つのテーブルを読み出して欠陥画素補正処理を行う。また、画素検査部１０は、奇数ライン処理時は、奇数ライン偶数個目欠陥用テーブルＴｏｅ及び奇数ライン奇数個目欠陥用テーブルＴｏｏの２つのテーブルを読み出して欠陥画素補正処理を行う。
【００８２】
すなわち、画素検査部１０は、２画素並列処理モードにおいては、図７に示すように、処理モードが「１」となり、セレクタＳａ０、Ｓａ１、Ｓｂ０、Ｓｂ１が、１フレームの期間中は固定される。画素検査部１０は、セレクタＳａ２に、テーブル情報Ｔａ０として、偶数ライン奇数個目欠陥用テーブルＴｅｏの欠陥画素座標情報が、テーブル情報Ｔａ１として、奇数ライン奇数個目欠陥用テーブルＴｏｏの欠陥画素座標情報が入力される。また、画素検査部１０は、セレクタＳｂ２に、テーブル情報Ｔｂ０として、奇数ライン偶数個目欠陥用テーブルＴｏｅの欠陥画素座標情報が、テーブル情報Ｔｂ１として、偶数ライン偶数個目欠陥用テーブルＴｅｅの欠陥画素座標情報が入力される。
【００８３】
また、画素検査部１０は、２画素並列処理モードにおいては、テーブル切替制御信号Ｓｔｅ、Ｓｔｏにより、セレクタＳａ２、Ｓｂ２の出力が、ライン毎に切り替わる。したがって、セレクタＳａ２は、テーブル情報Ｔａとして、奇数個目欠陥用テーブルＴｅｏ、Ｔｏｏの欠陥画素座標情報テーブルＴａｏ、Ｔａ１を、ライン毎に切り替えて出力する。同様に、セレクタＳｂ２は、テーブル情報Ｔｂとして、偶数個目欠陥用テーブルＴｅｅ、Ｔｏｅの欠陥画素座標情報テーブルＴｂ０、Ｔｂ１をライン毎に切り替えて出力する。
【００８４】
欠陥判定部１６ｅ、１６ｏは、偶数個目のテーブル情報Ｔａと奇数個目のテーブル情報Ｔｂの双方を参照して、欠陥画素の検知を行う。
【００８５】
すなわち、画素検査部１０は、２画素並列処理モードにおいては、図８に示す動作タイミングで、欠陥画素の検出を行う。
【００８６】
セレクタＳａ２は、テーブル切替部１５ｅからのテーブル切替制御信号Ｓｔｅにより、欠陥画素座標情報テーブルＴａｏ、Ｔａ１をライン毎に切り替えて、テーブル情報Ｔａとして出力する。セレクタＳｂ２は、テーブル切替部１５ｏからのテーブル切替制御信号Ｓｔｏにより、欠陥画素座標情報テーブルＴｂ０、Ｔｂ１をライン毎に切り替えて、テーブル情報Ｔｂとして出力する。図８において、欠陥画素座標情報テーブルＴａ０、Ｔａ１、Ｔｂ０、Ｔｂ１は、ハッチングの施されている期間が、非選択期間であり、ハッチングの施されていない期間が、選択期間である。
【００８７】
図８において、画素検査部１０は、Ｔ１で、２ライン目（偶数ライン）の奇数側データがテーブル情報Ｔａ（欠陥画素Ａ（Ｘ＝３、Ｙ＝２））と一致したため、欠陥判定部１６ｅが、欠陥画素一致情報ＨＩＴ＿ＡＯがアサートする。アドレス制御部１７ｅは、欠陥画素一致情報ＨＩＴ＿ＡＯがアサートされると、アドレスＡ０をインクリメントし、次のサイクルで新しい欠陥画素Ｃ（Ｘ＝１８、Ｙ＝２）のテーブル情報Ｔａを読み出す。
【００８８】
画素検査部１０は、Ｔ２で、２ライン目（偶数ライン）の偶数側データがテーブル情報Ｔｂ（欠陥画素Ｂ（Ｘ＝１２、Ｙ＝２））に一致したため、欠陥判定部１６ｅが、欠陥画素一致情報ＨＩＴ＿ＢＥをアサートする。アドレス制御部１７ｏは、欠陥画素一致情報ＨＩＴ＿ＢＥがアサートされると、アドレスＢ１をインクリメントし、次のサイクルで新しい欠陥画素Ｄ（Ｘ＝１９、Ｙ＝２）のテーブル情報Ｔｂを読み出す。
【００８９】
画素検査部１０は、Ｔ３で、２ライン目（偶数ライン）の偶数側データがテーブル情報Ｔａと一致したため、欠陥判定部１６ｅが、欠陥画素一致情報ＨＩＴ＿ＡＥをアサートする。アドレス制御部１７ｅは、欠陥画素一致情報ＨＩＴ＿ＡＥがアサートされると、アドレスＡ０をインクリメントし、次のサイクルで新しい欠陥画素（Ｘ＝※、Ｙ＝※）が読み出される。また、画素検査部１０は、Ｔ３で、２ライン目（偶数ライン）の奇数側データがテーブル情報Ｔｂと一致したため、欠陥判定部１６ｏが、欠陥画素一致情報ＨＩＴ＿ＢＯをアサートする。アドレス制御部１７ｏは、欠陥画素一致情報ＨＩＴ＿ＢＯがアサートすると、アドレスＢ１をインクリメントし、次のサイクルで新しい欠陥画素（Ｘ＝※、Ｙ＝※）のテーブル情報Ｔｂが読み出される。
【００９０】
画素検査部１０は、Ｔ４で、３ライン目（奇数ライン）の偶数側データがテーブル情報Ｔａに一致したため、欠陥判定部１６ｅが、欠陥画素一致情報ＨＩＴ＿ＡＥをアサートする。アドレス制御部１７ｅは、欠陥画素一致情報ＨＩＴ＿ＡＥがアサートすると、アドレスＡ１をインクリメントし、次のサイクルで新しい欠陥画素（Ｘ＝１２、Ｙ＝３）のテーブル情報Ｔａが読み出される。
【００９１】
画素検査部１０は、Ｔ５で、３ライン目（奇数ライン）の奇数側データがテーブル情報Ｔｂと一致したため、欠陥判定部１６ｏが、欠陥画素一致情報ＨＩＴ＿ＢＯをアサートする。アドレス制御部１７ｏは、欠陥画素一致情報ＨＩＴ＿ＢＯがアサートすると、アドレスＢ０をインクリメントし、次のサイクルで新しい欠陥画素（Ｘ＝２０、Ｙ＝３）のテーブル情報Ｔｂが読み出される。
【００９２】
画素検査部１０は、Ｔ６で、３ライン目（奇数ライン）の偶数側データがテーブル情報Ｔａと一致したため、欠陥判定部１６ｅが、欠陥画素一致情報ＨＩＴ＿ＡＥをアサートする。アドレス制御部１７ｅは、欠陥画素一致情報ＨＩＴ＿ＡＥがアサートすると、アドレスＡ１をインクリメントし、次のサイクルで新しい欠陥画素（Ｘ＝※、Ｙ＝※）のテーブル情報Ｔｂが読み出される。
【００９３】
画素検査部１０は、Ｔ７で、３ライン目（奇数ライン）の偶数側データがテーブル情報Ｔｂと一致したため、欠陥判定部１６ｅが欠陥画素一致情報ＨＩＴ＿ＢＥをアサートする。アドレス制御部１７ｏは、欠陥画素一致情報ＨＩＴ＿ＢＥがアサートすると、アドレスＢ０をインクリメントし、次のサイクルで新しい欠陥画素（Ｘ＝※、Ｙ＝※）のテーブルＴａが読み出される。
【００９４】
画素検査部１０は、上記動作処理を順次繰り返し行なって、最終ラインの最終画素まで処理すると、検出処理を終了する。
【００９５】
また、画素検査部１０は、処理モードが２ライン並列処理であると、図９及び図１０に示すように動作処理して、適切かつ高速に欠陥画素の検出を行う。
【００９６】
画素検査部１０は、２ライン並列処理モードにおいては、図９に太線矢印で示すように、処理モードが「０」となり、セレクタＳａ０、Ｓａ１、Ｓｂ０、Ｓｂ１が、１フレームの期間中は固定される。画素検査部１０は、セレクタＳａ２に、テーブル情報Ｔａ０として、偶数ライン奇数個目欠陥用テーブルＴｅｏの欠陥画素座標情報が、テーブル情報Ｔａ１として、偶数ライン偶数個目欠陥用テーブルＴｅｅの欠陥画素座標情報が入力される。また、画素検査部１０は、セレクタＳｂ２に、テーブル情報Ｔｂ０として、奇数ライン偶数個目欠陥用テーブルＴｏｅの欠陥画素座標情報が、テーブル情報Ｔｂ１として、奇数ライン奇数個目欠陥用テーブルＴｏｏの欠陥画素座標情報が入力される。
【００９７】
また、画素検査部１０は、２ライン並列処理モードにおいては、テーブル切替制御信号Ｓｔｅ、Ｓｔｏにより、セレクタＳａ２、Ｓｂ２の出力が、欠陥画素検知毎に切り替わる。したがって、セレクタＳａ２は、テーブル情報Ｔａとして、偶数ライン欠陥用テーブルＴｅｏ、Ｔｅｅの欠陥画素座標情報テーブルＴａｏ、Ｔａ１を、欠陥画素検知毎に切り替えて出力する。同様に、セレクタＳｂ２は、テーブル情報Ｔｂとして、奇数ライン欠陥用テーブルＴｅｅ、Ｔｏｏの欠陥画素座標情報テーブルＴｂ０、Ｔｂ１を欠陥画素検知毎に切り替えて出力する。
【００９８】
欠陥判定部１６ｅ、１６ｏは、偶数ラインの欠陥情報であるテーブル情報Ｔａと奇数ラインの欠陥情報であるテーブル情報Ｔｂの双方を参照して、欠陥画素の検知を行う。
【００９９】
すなわち、画素検査部１０は、２ライン並列処理モードにおいては、図１０に示す動作タイミングで、欠陥画素の検出を行う。
【０１００】
セレクタＳａ２は、テーブル切替部１５ｅからのテーブル切替制御信号Ｓｔｅにより、欠陥画素座標情報テーブルＴａｏ、Ｔａ１を欠陥画素検知毎に切り替えて、テーブル情報Ｔａとして出力する。セレクタＳｂ２は、テーブル切替部１５ｏからのテーブル切替制御信号Ｓｔｏにより、欠陥画素座標情報テーブルＴｂ０、Ｔｂ１を欠陥画素検知毎に切り替えて、テーブル情報Ｔｂとして出力する。図１０において、欠陥画素座標情報テーブルＴａ０、Ｔａ１、Ｔｂ０、Ｔｂ１は、ハッチングの施されている期間が、非選択期間であり、ハッチングの施されていない期間が、選択期間である。
【０１０１】
図１０において、画素検査部１０は、Ｔ１で、奇数側データが欠陥画素Ｅ（Ｘ＝２、Ｙ＝３）のテーブル情報Ｔｂと一致したため、欠陥判定部１６ｏが、欠陥画素一致情報ＨＩＴ＿ＢＯがアサートする。アドレス制御部１７ｏは、欠陥画素一致情報ＨＩＴ＿ＢＯがアサートされると、テーブル切替制御信号Ｓｔｏが「１」であるので、アドレスＢ１をインクリメントする。また、テーブル切替部１５ｏは、奇数側データで欠陥検知されたため、テーブル切替制御信号Ｓｔｏを「１」から「０」に切り替える。
【０１０２】
画素検査部１０は、Ｔ２で、偶数側データがテーブル情報Ｔａに一致したため、欠陥判定部１６ｅが、欠陥画素一致情報ＨＩＴ＿ＡＥをアサートする。アドレス制御部１７ｅは、欠陥画素一致情報ＨＩＴ＿ＡＥがアサートされると、テーブル切替制御信号Ｓｔｅが「０」であるので、アドレスＡ０をインクリメントする。また、テーブル切替部１５ｅは、偶数側データで欠陥検知されたため、テーブル切替制御信号Ｓｔｅを「０」から「１」に切り替える。
【０１０３】
画素検査部１０は、Ｔ３で、偶数側データがテーブル情報Ｔｂと一致したため、欠陥判定部１６ｏが、欠陥画素一致情報ＨＩＴ＿ＢＯをアサートする。アドレス制御部１７ｏは、欠陥画素一致情報ＨＩＴ＿ＢＯがアサートされると、テーブル切替制御信号Ｓｔｏが「０」であるので、アドレスＢ０をインクリメントする。また、テーブル切替部１５ｏは、奇数側データで欠陥検知されたため、テーブル切替制御信号Ｓｔｏを「０」から「１」に切り替える。
【０１０４】
画素検査部１０は、Ｔ４で、偶数側データがテーブル情報Ｔａに一致したため、欠陥判定部１６ｅが、欠陥画素一致情報ＨＩＴ＿ＡＥをアサートする。アドレス制御部１７ｅは、欠陥画素一致情報ＨＩＴ＿ＡＥがアサートされると、テーブル切替制御信号Ｓｔｅが「１」であるので、アドレスＡ１をインクリメントする。また、テーブル切替部１５ｅは、偶数データで欠陥検知されたため、テーブル切替制御信号Ｓｔｅを「１」から「０」に切り替える。また、画素検査部１０は、Ｔ４で、奇数側データがテーブル情報Ｔｂに一致したため、欠陥判定部１６ｏが、欠陥画素一致情報ＨＩＴ＿ＢＯをアサートする。アドレス制御部１７ｏは、欠陥画素一致情報ＨＩＴ＿ＢＯがアサートされると、テーブル切替制御信号Ｓｔｏが「１」であるので、アドレスＢ１をインクリメントする。また、テーブル切替部１５ｏは、奇数側データで欠陥検知されたため、テーブル切替制御信号Ｓｔｏを「１」から「０」に切り替える。
【０１０５】
画素検査部１０は、Ｔ５で、偶数側データがテーブル情報Ｔａと一致したため、欠陥判定部１６ｅが、欠陥画素一致情報ＨＩＴ＿ＡＥをアサートする。アドレス制御部１７ｅは、欠陥画素一致情報ＨＩＴ＿ＡＥがアサートされると、テーブル切替制御信号Ｓｔｅが「０」であるので、アドレスＡ０をインクリメントする。また、テーブル切替部１５ｅは、偶数側データで欠陥検知されたため、テーブル切替制御信号Ｓｔｅを「０」から「１」に切り替える。
【０１０６】
画素検査部１０は、Ｔ６で、偶数側データがテーブル情報Ｔａと一致したため、欠陥判定部１６ｅが、欠陥画素一致情報ＨＩＴ＿ＡＥをアサートする。アドレス制御部１７ｅは、欠陥画素一致情報ＨＩＴ＿ＡＥがアサートされると、テーブル切替制御信号Ｓｔｅが「１」であるので、アドレスＡ１をインクリメントする。また、テーブル切替部１５ｅは、偶数側データで欠陥検知されたため、テーブル切替制御信号Ｓｔｅを「１」から「０」に切り替える。
【０１０７】
画素検査部１０は、Ｔ７で、奇数側データがテーブル情報Ｔｂと一致したため、欠陥判定部１６ｏが、欠陥画素一致情報ＨＩＴ＿ＢＯをアサートする。アドレス制御部１７ｏは、欠陥画素一致情報ＨＩＴ＿ＢＯがアサートされると、テーブル切替制御信号Ｓｔｏが「０」であるので、アドレスＢ０をインクリメントする。また、テーブル切替部１５ｏは、奇数側データで欠陥検知されたため、テーブル切替制御信号Ｓｔｏを「０」から「１」に切り替える。
【０１０８】
このように、本実施例の画素検査部１０は、処理モードが２画素並列処理モードであると、偶数ライン処理時には、偶数ライン偶数個目欠陥用テーブルＴｅｅ及び偶数ライン奇数個目欠陥画素用テーブルＴｅｏの２つのテーブルを読み出して欠陥画素検知を行う。また、画素検査部１０は、奇数ライン処理時には、奇数ライン偶数個目欠陥用テーブルＴｏｅ及び奇数ライン奇数個目欠陥用テーブルＴｏｏの２つのテーブルを読み出して欠陥画素検知を行う。
【０１０９】
さらに、画素検査部１０は、処理モードが２ライン並列処理モードであると、偶数ライン処理時には、偶数ライン偶数個目欠陥用テーブルＴｅｅ及び偶数ライン奇数個目欠陥用テーブルＴｅｏの２つのテーブルを読み出して欠陥画素検知を行う。また、画素検査部１０は、奇数ライン処理時には、奇数ライン偶数個目欠陥用テーブルＴｏｅ及び奇数ライン奇数個目欠陥用テーブルＴｏｏの２つのテーブルを読み出して欠陥画素検知を行う。
【０１１０】
したがって、画素検査部１０は、処理モードによって欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅへの欠陥画素座標情報の書き換えを行うことなく、欠陥画素の検出処理モードが異なる場合においても、適切かつ高速に欠陥画素の検出を行うことができる。
【０１１１】
また、画素検査部１０は、画像処理装置１の出荷時に欠陥画素座標情報格納部１２に格納される欠陥画素座標を、欠陥画素テーブル設定部１３及び欠陥画素テーブル振分部１４によって、各欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅへ振り分けて登録する。
【０１１２】
したがって、自動的に、欠陥画素の座標情報を欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅへ振り分けて登録することができ、処理性能を向上させることができる。
【０１１３】
さらに、画素検査部１０は、欠陥画素補正部１８ｅ及び欠陥画素補正部１８ｏが、欠陥判定部１６ｅ及び欠陥判定部１６ｏの判定結果である欠陥画素判定結果信号ＳＥ及び欠陥画素判定結果信号ＳＯに基づいて、欠陥画素である入力画素を補正する。この欠陥画素の補正方法は、適宜の補正方法を用いることができる。
【０１１４】
したがって、適切かつ高速に検出された欠陥画素を、補正して画像品質を向上させることができる。
【０１１５】
このように、本実施例の画像処理装置１の画素検査部１０は、主走査方向所定数の画素を１ラインとして所定数のラインを有する画像データの画素が、該主走査方向と直交する副走査方向の先頭ラインの該主走査方向先頭画素を基準画素として、該基準画素から連続して入力画素として入力され、該入力画素が欠陥画素であるか否かの検出処理を行う画素検査装置であって、偶数ラインの主走査方向奇数個目の欠陥画素座標が登録される偶数ライン奇数個目欠陥用テーブル２１ｅｏ（Ｔｅｏ）と、奇数ラインの主走査方向奇数個目の欠陥画素座標が登録される奇数ライン奇数個目欠陥用テーブル２１ｏｏ（Ｔｏｏ）と、偶数ラインの主走査方向偶数個目の欠陥画素座標が登録される偶数ライン偶数個目欠陥用テーブル２１ｅｅ（Ｔｅｅ）と、奇数ラインの主走査方向偶数個目の欠陥画素座標が登録される奇数ライン偶数個目欠陥用テーブル２１ｏｅ（Ｔｏｅ）と、それぞれの読出アドレスに基づいて前記奇数ライン奇数個目欠陥用テーブル２１ｏｏまたは前記偶数ライン偶数個目欠陥用テーブル２１ｅｅから読み出された前記欠陥画素座標と前記奇数ライン偶数個目欠陥用テーブル２１ｏｅから読み出された前記欠陥画素座標とを、前記欠陥画素の検出処理モード及びテーブル切替制御信号Ｓｔｅとしての偶数側テーブル切替信号に応じて切り替えてテーブル情報Ｔａである偶数側欠陥画素座標として出力する偶数側欠陥画素座標切替部（偶数側欠陥画素座標切替手段）２２ｅと、それぞれの読出アドレスに基づいて前記奇数ライン奇数個目欠陥用テーブル２１ｏｏまたは前記偶数ライン偶数個目欠陥用テーブル２１ｅｅから読み出された前記欠陥画素座標と前記偶数ライン奇数個目欠陥用テーブル２１ｅｏから読み出された前記欠陥画素座標とを、前記欠陥画素の検出処理モード及びテーブル切替制御信号Ｓｔｏとしての奇数側テーブル切替信号に応じて切り替えてテーブル情報Ｔｂである奇数側欠陥画素座標として出力する奇数側欠陥画素座標切替部（奇数側欠陥画素座標切替手段）２２ｏと、前記入力画素の主走査方向及び前記副走査方向における座標を検出する座標検出部（座標検出手段）２３と、前記座標検出部２３の検出する検出座標と前記偶数側欠陥画素座標とを比較して、該検出座標の前記入力画素が欠陥画素であるか否か判定する欠陥判定部１６ｅである偶数画素欠陥判定部（偶数画素欠陥判定手段）２４ｅと、前記座標検出部２３の検出する検出座標と前記奇数側欠陥画素座標とを比較して、該検出座標の前記入力画素が欠陥画素であるか否か判定する欠陥判定部１６ｏである奇数画素欠陥判定部（奇数画素欠陥判定手段）２４ｏと、前記偶数画素欠陥判定部２４ｅの判定結果と前記検出座標に応じた前記偶数側テーブル切替信号を前記偶数側欠陥画素座標切替部２２ｅへ出力するテーブル切替部１５ｅである偶数側テーブル切替部（偶数側テーブル切替手段）２５ｅと、前記奇数画素欠陥判定２４ｏの判定結果と前記検出座標に応じた前記奇数側テーブル切替信号を前記奇数側欠陥画素座標切替部２２ｏへ出力するテーブル切替部１５ｏである奇数側テーブル切替部（奇数側テーブル切替手段）２５ｏと、前記偶数画素欠陥判定部２４ｅと前記奇数画素欠陥判定部２４ｏの判定結果に基づいて前記各テーブル２１ｅｏ、２１ｏｏ、２１ｅｅ、２１ｏｅへ読出アドレスを出力するアドレス制御部１７ｅ、１７ｏであるアドレス制御部（アドレス制御手段）２６と、を備えている。
【０１１６】
したがって、画素検査部１０は、処理モードによって欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅへの欠陥画素座標情報の書き換えを行うことなく、欠陥画素の検出処理モードが異なる場合においても、適切かつ高速に欠陥画素の検出を行うことができる。
【０１１７】
また、本実施例の画像処理装置１の画素検査部１０は、主走査方向所定数の画素を１ラインとして所定数のラインを有する画像データの画素が、該主走査方向と直交する副走査方向の先頭ラインの該主走査方向先頭画素を基準画素として、該基準画素から連続して入力画素として入力され、該入力画素が欠陥画素であるか否かの検出処理を行う画素検査装置の実行する画素検査方法であって、偶数ラインの主走査方向奇数個目の欠陥画素座標を偶数ライン奇数個目欠陥用テーブル２１ｅｏ（Ｔｅｏ）へ登録する偶数ライン奇数個目欠陥用テーブル登録処理ステップと、奇数ラインの主走査方向奇数個目の欠陥画素座標を奇数ライン奇数個目欠陥用テーブル２１ｏｏ（Ｔｏｏ）へ登録する奇数ライン奇数個目欠陥用テーブル登録処理ステップと、偶数ラインの主走査方向偶数個目の欠陥画素座標を偶数ライン偶数個目欠陥用テーブル２１ｅｅ（Ｔｅｅ）へ登録する偶数ライン偶数個目欠陥用テーブル登録処理ステップと、奇数ラインの主走査方向偶数個目の欠陥画素座標を奇数ライン偶数個目欠陥用テーブル２１ｏｅ（Ｔｏｅ）へ登録する奇数ライン偶数個目欠陥用テーブル登録処理ステップと、それぞれの読出アドレスに基づいて前記奇数ライン奇数個目欠陥用テーブル２１ｏｏまたは前記偶数ライン偶数個目欠陥用テーブル２１ｅｅから読み出された前記欠陥画素座標と前記奇数ライン偶数個目欠陥用テーブル２１ｏｅから読み出された前記欠陥画素座標とを、前記欠陥画素の検出処理モード及びテーブル切替制御信号Ｓｔｅとしての偶数側テーブル切替信号に応じて切り替えてテーブル情報Ｔａである偶数側欠陥画素座標として出力する偶数側欠陥画素座標切替処理ステップと、それぞれの読出アドレスに基づいて前記奇数ライン奇数個目欠陥用テーブル２１ｏｏまたは前記偶数ライン偶数個目欠陥用テーブル２１ｅｅから読み出された前記欠陥画素座標と前記偶数ライン奇数個目欠陥用テーブル２１ｅｏから読み出された前記欠陥画素座標とを、前記欠陥画素の検出処理モード及びテーブル切替制御信号Ｓｔｏとしての奇数側テーブル切替信号に応じて切り替えて奇数側欠陥画素座標として出力する奇数側欠陥画素座標切替処理ステップと、前記入力画素の主走査方向及び前記副走査方向における座標を検出する座標検出処理ステップと、前記座標検出処理ステップで検出される検出座標と前記偶数側欠陥画素座標とを比較して、該検出座標の前記入力画素が欠陥画素であるか否か判定する偶数画素欠陥判定処理ステップと、前記座標検出処理ステップで検出される検出座標と前記奇数側欠陥画素座標とを比較して、該検出座標の前記入力画素が欠陥画素であるか否か判定する奇数画素欠陥判定処理ステップと、前記偶数画素欠陥判定処理ステップでの判定結果と前記検出座標に応じた前記偶数側テーブル切替信号を前記偶数側欠陥画素座標切替処理ステップへ出力する偶数側テーブル切替処理ステップと、前記奇数画素欠陥判定処理ステップでの判定結果と前記検出座標に応じた前記奇数側テーブル切替信号を前記奇数側欠陥画素座標切替処理ステップへ出力する奇数側テーブル切替処理ステップと、前記偶数画素欠陥判定処理ステップと前記奇数画素欠陥判定処理ステップでの判定結果に基づいて前記各テーブルへ読出アドレスを出力するアドレス制御処理ステップと、を有する画素検査方法を実行する。
【０１１８】
したがって、画素検査部１０は、処理モードによって欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅへの欠陥画素座標情報の書き換えを行うことなく、欠陥画素の検出処理モードが異なる場合においても、適切かつ高速に欠陥画素の検出を行うことができる。
【０１１９】
さらに、本実施例の画像処理装置１の画素検査部１０は、主走査方向所定数の画素を１ラインとして所定数のラインを有する画像データの画素が、該主走査方向と直交する副走査方向の先頭ラインの該主走査方向先頭画素を基準画素として、該基準画素から連続して入力画素として入力され、該入力画素が欠陥画素であるか否かの検出処理を行う画素検査装置の搭載するプログラムであって、制御プロセッサに、偶数ラインの主走査方向奇数個目の欠陥画素座標を偶数ライン奇数個目欠陥用テーブル２１ｅｏ（Ｔｅｏ）へ登録する偶数ライン奇数個目欠陥用テーブル登録処理と、奇数ラインの主走査方向奇数個目の欠陥画素座標を奇数ライン奇数個目欠陥用テーブル２１ｏｏ（Ｔｏｏ）へ登録する奇数ライン奇数個目欠陥用テーブル登録処理と、偶数ラインの主走査方向偶数個目の欠陥画素座標を偶数ライン偶数個目欠陥用テーブル２１ｅｅ（Ｔｅｅ）へ登録する偶数ライン偶数個目欠陥用テーブル登録処理と、奇数ラインの主走査方向偶数個目の欠陥画素座標を奇数ライン偶数個目欠陥用テーブル２１ｏｅ（Ｔｏｅ）へ登録する奇数ライン偶数個目欠陥用テーブル登録処理と、それぞれの読出アドレスに基づいて前記奇数ライン奇数個目欠陥用テーブル２１ｏｏまたは前記偶数ライン偶数個目欠陥用テーブル２１ｅｅから読み出された前記欠陥画素座標と前記奇数ライン偶数個目欠陥用テーブル２１ｏｅから読み出された前記欠陥画素座標とを、前記欠陥画素の検出処理モード及びテーブル切替制御信号Ｓｔｅとしての偶数側テーブル切替信号に応じて切り替えてテーブル情報Ｔａである偶数側欠陥画素座標として出力する偶数側欠陥画素座標切替処理と、それぞれの読出アドレスに基づいて前記奇数ライン奇数個目欠陥用テーブル２１ｏｏまたは前記偶数ライン偶数個目欠陥用テーブル２１ｅｅから読み出された前記欠陥画素座標と前記偶数ライン奇数個目欠陥用テーブル２１ｅｏから読み出された前記欠陥画素座標とを、前記欠陥画素の検出処理モード及びテーブル切替制御信号Ｓｔｏとしての奇数側テーブル切替信号に応じて切り替えて奇数側欠陥画素座標として出力する奇数側欠陥画素座標切替処理と、前記入力画素の主走査方向及び前記副走査方向における座標を検出する座標検出処理と、前記座標検出処理で検出される検出座標と前記偶数側欠陥画素座標とを比較して、該検出座標の前記入力画素が欠陥画素であるか否か判定する偶数画素欠陥判定処理と、前記座標検出処理で検出される検出座標と前記奇数側欠陥画素座標とを比較して、該検出座標の前記入力画素が欠陥画素であるか否か判定する奇数画素欠陥判定処理と、前記偶数画素欠陥判定処理での判定結果と前記検出座標に応じた前記偶数側テーブル切替信号を前記偶数側欠陥画素座標切替処理へ出力する偶数側テーブル切替処理と、前記奇数画素欠陥判定処理での判定結果と前記検出座標に応じた前記奇数側テーブル切替信号を前記奇数側欠陥画素座標切替処理へ出力する奇数側テーブル切替処理と、前記偶数画素欠陥判定処理と前記奇数画素欠陥判定処理での判定結果に基づいて前記各テーブルへ読出アドレスを出力するアドレス制御処理と、を実行させるプログラムを搭載している。
【０１２０】
したがって、画素検査部１０は、処理モードによって欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅへの欠陥画素座標情報の書き換えを行うことなく、欠陥画素の検出処理モードが異なる場合においても、適切かつ高速に欠陥画素の検出を行うことができる。
【０１２１】
また、本実施例の画像処理装置１の画素検査部１０は、前記偶数ライン奇数個目欠陥用テーブル２１ｅｏ（Ｔｅｏ）、前記奇数ライン奇数個目欠陥用テーブル２１ｏｏ（Ｔｏｏ）、前記偶数ライン偶数個目欠陥用テーブル２１ｅｅ（Ｔｅｅ）及び前記奇数ライン偶数個目欠陥用テーブル２１ｏｅ（Ｔｏｅ）は、それぞれの記憶手段または１つの記憶手段に記憶されている。
【０１２２】
したがって、速やかに各欠陥用テーブル２１ｅｏ、２１ｏｏ、２１ｅｅ、２１ｏｅから欠陥画素座標情報を読み出して、欠陥画素の検出処理を行うことができる。その結果、欠陥画素の検出処理モードが異なる場合においても、より一層適切かつ高速に欠陥画素の検出を行うことができる。
【０１２３】
さらに、本実施例の画像処理装置１の画素検査部１０は、前記アドレス制御部２６が、アドレス入力切替部（アドレス入力切替手段）２６ａを備え、前記偶数ライン奇数個目欠陥用テーブル２１ｅｏ及び前記奇数ライン偶数個目欠陥用テーブル２１ｏｅについては、前記読出アドレスを直接出力し、前記アドレス入力切替部２６ａが、前記検出処理モードに応じて、前記読出アドレスの入力先を、前記奇数ライン奇数個目欠陥用テーブル２１ｏｏと前記偶数ライン偶数個目欠陥用テーブル２１ｅｅとを相互に切り替える。
【０１２４】
したがって、速やかにかつ適切に各欠陥用テーブル２１ｅｏ、２１ｏｏ、２１ｅｅ、２１ｏｅの読出アドレスを切り替えて各欠陥用テーブル２１ｅｏ、２１ｏｏ、２１ｅｅ、２１ｏｅから欠陥画素座標情報を読み出し、欠陥画素の検出処理を行うことができる。その結果、欠陥画素の検出処理モードが異なる場合においても、より一層適切かつ高速に欠陥画素の検出を行うことができる。
【０１２５】
また、本実施例の画像処理装置１の画素検査部１０は、前記処理モードは、連続する２ラインの主走査方向同一位置の２つの画素を並列して処理する２ライン並列処理モードと、同じラインで主走査方向に連続する２つの画素を並列して処理する２画素並列処理モードと、である。
【０１２６】
したがって、処理モードが、２画素並列処理モードと２ライン並列処理モードが切り替わる場合にも、処理モードによって欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅへの欠陥画素座標情報の書き換えを行うことなく、適切かつ高速に欠陥画素の検出を行うことができる。
【０１２７】
さらに、本実施例の画像処理装置１の画素検査部１０は、前記偶数側テーブル切替部２５ｅ及び前記奇数側テーブル切替部２５ｏが、前記処理モードが前記２画素並列処理モードであると、前記偶数側欠陥画素座標及び前記奇数側欠陥画素座標を切り替えさせる前記偶数側テーブル切替信号及び前記奇数側テーブル切替信号をライン単位で切り替える。
【０１２８】
したがって、２画素並列処理モードにおいて、ライン単位で欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅを切り替えて、欠陥画素座標を読み出すことができ、適切かつ高速に欠陥画素の検出を行うことができる。
【０１２９】
また、本実施例の画像処理装置１の画素検査部１０は、前記欠陥画素の座標を、前記偶数ライン奇数個目欠陥用テーブル２１ｅｏ（Ｔｅｏ）、前記奇数ライン奇数個目欠陥用テーブル２１ｏｏ（Ｔｏｏ）、前記偶数ライン偶数個目欠陥用テーブル２１ｅｅ（Ｔｅｅ）及び前記奇数ライン偶数個目欠陥用テーブル２１ｏｅ（Ｔｏｅ）へ振り分けて登録する座標登録部（座標登録手段）２７を、さらに備えている。
【０１３０】
したがって、欠陥画素座標情報を、速やかにかつ正確に各欠陥用テーブルＴｅｏ、Ｔｏｏ、Ｔｅｅ、Ｔｏｅに振り分けて自動で登録することができる。その結果、処理の適正化と処理速度を向上させることができる。
【０１３１】
さらに、本実施例の画像処理装置１の画素検査部１０は、前記偶数画素欠陥判定部２４ｅ及び前記奇数画素欠陥判定部２４ｏが欠陥画素であると判定した欠陥画素を補正する補正部（補正手段）２８を、さらに備えている。
【０１３２】
したがって、入力される欠陥画素を適切かつ速やかに補正することができ、処理画像の画質を向上させることができる。
【０１３３】
また、本実施例の画像処理装置１の画素検査部１０は、前記偶数ライン奇数個目欠陥用テーブル２１ｅｏ（Ｔｅｏ）、前記奇数ライン奇数個目欠陥用テーブル２１ｏｏ（Ｔｏｏ）、前記偶数ライン偶数個目欠陥用テーブル２１ｅｅ（Ｔｅｅ）及び前記奇数ライン偶数個目欠陥用テーブル２１ｏｅ（Ｔｏｅ）が、前記補正部２８による補正方法の情報をも記憶する。
【０１３４】
したがって、ユーザの意図する補正方法や欠陥画素の状態に応じた補正を行うことができ、利用性を向上させることができるとともに、処理画像の画質を向上させることができる。
【０１３５】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１３６】
１  画像処理装置
１０  画素検査部
１１  カウンタ部
１２  欠陥画素座標情報格納部
１３  欠陥画素テーブル設定部
１４  欠陥画素テーブル振分部
Ｓａ１、Ｓｂ１  セレクタ
Ｔｅｏ  偶数ライン奇数個目欠陥用テーブル
Ｔｏｏ  奇数ライン奇数個目欠陥用テーブル
Ｔｅｅ  偶数ライン偶数個目欠陥用テーブル
Ｔｏｅ  奇数ライン偶数個目欠陥用テーブル
Ｓａ０、Ｓｂ０  セレクタ
Ｓａ２、Ｓｂ２  セレクタ
１５ｅ、１５ｏ  テーブル切替部
１６ｅ、１６ｏ  欠陥判定部
１７ｅ、１７ｏ  アドレス制御部
１８ｅ、１８ｏ  欠陥画素補正部
２１ｅｏ  偶数ライン奇数個目欠陥用テーブル
２１ｏｏ  奇数ライン奇数個目欠陥用テーブル
２１ｅｅ  偶数ライン偶数個目欠陥用テーブル
２１ｏｅ  奇数ライン偶数個目欠陥用テーブル
２２ｅ  偶数側欠陥画素座標切替部
２２ｏ  奇数側欠陥画素座標切替部
２３  座標検出部
２４ｅ  偶数画素欠陥判定部
２４ｏ  奇数画素欠陥判定部
２５ｅ  偶数側テーブル切替部
２５ｏ  奇数側テーブル切替部
２６  アドレス制御部
２６ａ  アドレス入力切替部
２７  座標登録部
２８  補正部
【先行技術文献】
【特許文献】
【０１３７】
【特許文献１】特許４５８４７６８号公報
【図１】
2017076916.tif 000003
【図２】
2017076916.tif 000004
【図３】
2017076916.tif 000005
【図４】
2017076916.tif 000006
【図５】
2017076916.tif 000007
【図６】
2017076916.tif 000008
【図７】
2017076916.tif 000009
【図８】
2017076916.tif 000010
【図９】
2017076916.tif 000011
【図１０】
2017076916.tif 000012