(57)【要約】【課題】動作時の広がり抵抗を小さくすることができ、加熱時の半導体基板の反り量を低減することができる半導体装置を提供する。【解決手段】本発明の半導体装置１０は、動作領域が形成された半導体基板１１と、半導体基板１１の上面に形成されたソース電極１４、１５と、を具備する。また、半導体基板１１の上面側に形成されたソース電極１４、１５は、ハードパッシベーション１９およびパッシベーション１８で被覆されている。ソース電極１４、１５を被覆するパッシベーション１８を開口することで開口部２０が形成され、バリア膜であるＵＢＭ２３は、開口部２０よりも広く形成されている。【選択図】図１
2017130527.tif 000002
【特許請求の範囲】
【請求項１】
動作領域が形成された半導体基板と、
前記半導体基板の第１主面側に形成された電極と
前記電極の上面を被覆するバリア膜と、
前記半導体基板の前記第１主面側で前記電極を被覆する絶縁皮膜と、
前記電極を被覆する前記絶縁皮膜を開口することで形成された開口部と、を具備し、
前記バリア膜の外周縁部を前記開口部の外周縁部よりも外側に配置することを特徴とする半導体装置。
【請求項２】
第１トランジスタおよび第２トランジスタが形成された半導体基板と、
前記半導体基板の第１主面側に形成された第１ゲート電極および第２ゲート電極と、
前記半導体基板の第１主面側に形成された第１ソース電極および第２ソース電極と、
前記第１ソース電極および前記第２ソース電極の上面を被覆するバリア膜と、
前記半導体基板の第２主面側に形成された共通ドレイン電極と、
前記半導体基板の前記第１主面側で前記第１ソース電極および前記第２ソース電極を被覆する絶縁皮膜と、
前記第１ソース電極および前記第２ソース電極を被覆する前記絶縁皮膜を開口することで形成された開口部と、を具備し、
前記バリア膜の外周縁部を前記開口部の外周縁部よりも外側に配置することを特徴とする半導体装置。
【請求項３】
前記絶縁皮膜は、前記半導体基板の前記第１主面側を被覆する無機絶縁膜と、前記無機絶縁膜を被覆する樹脂絶縁膜と、を有し、
前記第１ソース電極および前記第２ソース電極の上面を被覆する前記無機絶縁膜を開口することで露出開口部が形成され、
前記露出開口部から露出する前記第１ソース電極および前記第２ソース電極の上面に、前記バリア膜が形成され、
前記第１ソース電極および前記第２ソース電極の上面を被覆する前記樹脂絶縁膜に前記開口部が形成されることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記共通ドレイン電極を、前記バリア膜と同じ種類の金属から成る金属膜で被覆することを特徴とする請求項２または請求項３に記載の半導体装置。
【請求項５】
前記第１ソース電極は前記第１ゲート電極を取り囲むように形成され、
前記第２ソース電極は前記第２ゲート電極を取り囲むように形成されることを特徴とする請求項２から請求項４の何れかに記載の半導体装置。
【請求項６】
前記絶縁皮膜は、無機絶縁膜または樹脂絶縁膜の何れかのみから成ることを特徴とする請求項１または請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、複数のＭＯＳＦＥＴが１つの半導体基板に集積された半導体装置に関する。
【背景技術】
【０００２】
半導体装置は、携帯電話、スマートフォン、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。これらの条件を満たすために、ＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）と呼ばれる、内蔵される半導体素子と同等のサイズを有する半導体装置が開発されている。
【０００３】
一般的なＣＳＰでは、半導体基板の表面付近に動作領域が形成され、この動作領域と接続された電極が半導体基板の上面に形成される。そして、この電極に溶着される半田電極を介して、ＣＳＰは実装基板上にフリップチップ実装される。また、半導体基板の表面に形成される電極は、ＵＢＭ（ＵｎｄｅｒＢｕｍｐ Ｍｅｔａｌ）で被覆される。ＵＢＭを形成することで、アルミニウムから成る電極とハンダとの反応が抑制され、更にはハンダの濡れ性が向上される。
【０００４】
図１０を参照して、上記したＵＢＭを有するパッケージの構造を説明する（特許文献１）。この図に示すパッケージ１００は、ウェーハ１０１の上面に不活性層が形成され、ウェーハ１０１の図示しない動作領域と接続されたボンディングパッド１０２が形成されている。更に、ウェーハ１０１の上面は、応力バッファ層１０５で被覆されている。また、ボンディングパッド１０２の上面は、ＵＢＭ１０４で被覆され、ＵＢＭ１０４の上面は、応力バッファ層１０５の開口部に露出している。ＵＢＭ１０４の上面にハンダから成るバンプ１０６が溶着される。
【０００５】
また、上記したＣＳＰの適用例として、図１１に示すような、複数のＭＯＳＦＥＴが形成された半導体装置１１０がある（特許文献２）。
【０００６】
半導体装置１１０では半導体基板１１１に２つのＭＯＳＦＥＴ１１２、１１３が形成されている。半導体基板の上面には、ＭＯＳＦＥＴ１１２と接続されたソース電極１１４およびゲート電極１１５が形成されている。更には、半導体基板１１１の上面には、ＭＯＳＦＥＴ１１３と接続されたソース電極１１６およびゲート電極１１７が形成されている。また、半導体基板１１１の下面には、ＭＯＳＦＥＴ１１２のドレイン領域と、ＭＯＳＦＥＴ１１３のドレイン領域とを接続するドレイン電極１１８が形成されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−３１３８３３号公報
【特許文献２】特開２００８−２１８５２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記した特許文献に記載された半導体装置では、動作時の広がり抵抗を小さくすることが容易でない問題があった。
【０００９】
具体的には、図１１を参照して、半導体装置１１０の動作時においては、半導体基板１１１に集積されたＭＯＳＦＥＴ１１２、１１３がスイッチングすることで流れる電流は、ソース電極１１４、１１６を通過するように成る。しかしながら、電流が流れる方向に対するソース電極１１４、１１６の断面積が十分に大きくないため、広がり抵抗を十分に小さくすることができない課題があった。
【００１０】
また、半導体基板１１１の下面には略全面的にドレイン電極１１８が形成される一方、半導体基板１１１の上面はソース電極１１４等が部分的に形成されている。従って、半導体基板１１１の上面と下面とで、形成される金属量が異なるため、半導体装置１１０に温度変化が作用すると、半導体基板１１１に大きな反りが生じてしまう恐れが有った。
【００１１】
更にまた、半導体基板１１１の上面は、ソース電極およびゲート電極の開口部を残して、樹脂からなる図示しないパッシベーション膜で被覆されるが、厚いパッシベーション膜を加熱硬化させる工程で、半導体基板１１１が加熱される時間が長く成る。このため、この加熱工程に伴い、半導体基板１１１に大きな熱応力が作用してしまい、半導体基板１１１の反り量も大きくなってしまう恐れが有った。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、動作時の広がり抵抗を小さくすることができ、加熱時の半導体基板の反り量を低減することができる半導体装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の半導体装置は、動作領域が形成された半導体基板と、前記半導体基板の第１主面側に形成された電極と前記電極の上面を被覆するバリア膜と、前記半導体基板の前記第１主面側で前記電極を被覆する絶縁皮膜と、前記電極を被覆する前記絶縁皮膜を開口することで形成された開口部と、を具備し、前記バリア膜の外周縁部を前記開口部の外周縁部よりも外側に配置することを特徴とする。
【００１４】
更に、本発明の半導体装置は、第１トランジスタおよび第２トランジスタが形成された半導体基板と、前記半導体基板の第１主面側に形成された第１ゲート電極および第２ゲート電極と、前記半導体基板の第１主面側に形成された第１ソース電極および第２ソース電極と、前記第１ソース電極および前記第２ソース電極の上面を被覆するバリア膜と、前記半導体基板の第２主面側に形成された共通ドレイン電極と、前記半導体基板の前記第１主面側で前記第１ソース電極および前記第２ソース電極を被覆する絶縁皮膜と、前記第１ソース電極および前記第２ソース電極を被覆する前記絶縁皮膜を開口することで形成された開口部と、を具備し、前記バリア膜の外周縁部を前記開口部の外周縁部よりも外側に配置することを特徴とする。
【００１５】
更に、本発明の半導体装置は、前記絶縁皮膜は、前記半導体基板の前記第１主面側を被覆する無機絶縁膜と、前記無機絶縁膜を被覆する樹脂絶縁膜と、を有し、前記第１ソース電極および前記第２ソース電極の上面を被覆する前記無機絶縁膜を開口することで露出開口部が形成され、前記露出開口部から露出する前記第１ソース電極および前記第２ソース電極の上面に、前記バリア膜が形成され、前記第１ソース電極および前記第２ソース電極の上面を被覆する前記樹脂絶縁膜に前記開口部が形成されることを特徴とする。
【００１６】
更に、本発明の半導体装置は、前記共通ドレイン電極を、前記バリア膜と同じ種類の金属から成る金属膜で被覆することを特徴とする。
【００１７】
更に、本発明の半導体装置は、前記第１ソース電極は前記第１ゲート電極を取り囲むように形成され、前記第２ソース電極は前記第２ゲート電極を取り囲むように形成されることを特徴とする。
【００１８】
更に、本発明の半導体装置は、前記絶縁皮膜は、無機絶縁膜または樹脂絶縁膜の何れかのみから成ることを特徴とする。
【発明の効果】
【００１９】
本発明の半導体装置は、動作領域が形成された半導体基板と、前記半導体基板の第１主面側に形成された電極と前記電極の上面を被覆するバリア膜と、前記半導体基板の前記第１主面側で前記電極を被覆する絶縁皮膜と、前記電極を被覆する前記絶縁皮膜を開口することで形成された開口部と、を具備し、前記バリア膜の外周縁部を前記開口部の外周縁部よりも外側に配置することを特徴とする。従って、バリア膜の外周縁部を開口部の外周縁部よりも外側に配置することで、バリア膜の面積が広くなり、広いバリア膜が電極の一部として機能し、各電極の広がり抵抗を低減することができる。
【００２０】
更に、本発明の半導体装置は、第１トランジスタおよび第２トランジスタが形成された半導体基板と、前記半導体基板の第１主面側に形成された第１ゲート電極および第２ゲート電極と、前記半導体基板の第１主面側に形成された第１ソース電極および第２ソース電極と、前記第１ソース電極および前記第２ソース電極の上面を被覆するバリア膜と、前記半導体基板の第２主面側に形成された共通ドレイン電極と、前記半導体基板の前記第１主面側で前記第１ソース電極および前記第２ソース電極を被覆する絶縁皮膜と、前記第１ソース電極および前記第２ソース電極を被覆する前記絶縁皮膜を開口することで形成された開口部と、を具備し、前記バリア膜の外周縁部を前記開口部の外周縁部よりも外側に配置することを特徴とする。従って、バリア膜の外周縁部を開口部の外周縁部よりも外側に配置することで、バリア膜の面積が広くなり、各ソース電極の広がり抵抗を低減することができる。更に、バリア膜の面積を広くすることで、半導体基板の第１主面側に於ける金属量が多くなり、共通ドレイン電極で覆われる第２主面側とのバランスが良くなり、温度変化が作用した際の半導体装置の反り量を低減することができる。
【００２１】
更に、本発明の半導体装置は、前記絶縁皮膜は、前記半導体基板の前記第１主面側を被覆する無機絶縁膜と、前記無機絶縁膜を被覆する樹脂絶縁膜と、を有し、前記第１ソース電極および前記第２ソース電極の上面を被覆する前記無機絶縁膜を開口することで露出開口部が形成され、前記露出開口部から露出する前記第１ソース電極および前記第２ソース電極の上面に、前記バリア膜が形成され、前記第１ソース電極および前記第２ソース電極の上面を被覆する前記樹脂絶縁膜に前記開口部が形成されることを特徴とする。従って、無機絶縁膜に形成される露出開口部でバリア膜の位置および大きさを規定できると共に、樹脂絶縁膜に形成される開口部でバリア膜に付着される半田電極の大きさを規定することができる。
【００２２】
更に、本発明の半導体装置は、前記共通ドレイン電極を、前記バリア膜と同じ種類の金属から成る金属膜で被覆することを特徴とする。従って、共通ドレイン電極が全体的に厚く形成されるので、共通ドレイン電極の広がり抵抗が小さくなる。
【００２３】
更に、本発明の半導体装置は、前記第１ソース電極は前記第１ゲート電極を取り囲むように形成され、前記第２ソース電極は前記第２ゲート電極を取り囲むように形成されることを特徴とする。従って、第１ゲート電極および第２ゲート電極を取り囲むように、第１ソース電極および第２ソース電極は大きく形成されるので、動作時の広がり抵抗を小さくすることが出来る。
【００２４】
更に、本発明の半導体装置は、前記絶縁皮膜は、無機絶縁膜または樹脂絶縁膜の何れかのみから成ることを特徴とする。従って、無機絶縁膜または樹脂絶縁膜のみで各ソース電極を被覆することができるので、半導体装置を構成する部材数および製造工程の工数を軽減することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態にかかる半導体装置を示す図であり、（Ａ）は半導体装置を示す平面図であり、（Ｂ）は半導体装置に形成される電極を示す平面図であり、（Ｃ）は半導体装置を示す断面図である。
【図２】本発明の実施形態にかかる半導体装置を示す図であり、（Ａ）および（Ｂ）は電極の他の構成を示す上面図である。
【図３】本発明の実施形態にかかる半導体装置を示す図であり、（Ａ）は拡大断面図であり、（Ｂ）は半導体装置が保護回路として用いられる場合を示す回路図である。
【図４】本発明の実施形態にかかる半導体装置の製造工程を示す図であり、（Ａ）から（Ｄ）はかかる製造工程を逐次的に示す断面図である。
【図５】本発明の他の実施形態にかかる半導体装置を示す断面図である。
【図６】本発明の他の実施形態にかかる半導体装置の製造工程を示す図であり、（Ａ）から（Ｄ）はかかる製造工程を逐次的に示す断面図である。
【図７】本発明の他の実施形態にかかる半導体装置を示す断面図である。
【図８】本発明の他の実施形態にかかる半導体装置の製造工程を示す図であり、（Ａ）から（Ｃ）はかかる製造工程を逐次的に示す断面図である。
【図９】本発明の他の実施形態にかかる半導体装置を示す断面図である。
【図１０】背景技術にかかる半導体装置を示す断面図である。
【図１１】他の背景技術にかかる半導体装置を示す断面図である。
【発明を実施するための形態】
【００２６】
以下、本発明の一実施形態に係る半導体装置１０を図面に基づき詳細に説明する。尚、以下の説明では、同一の部材には原則として同一の符番を用い、繰り返しの説明は省略する。
【００２７】
図１を参照して先ず、本実施の形態にかかる半導体装置１０の概略的構成を説明する。図１（Ａ）は半導体装置１０を上面から見た上面図であり、図１（Ｂ）は半導体装置１０に形成される各電極の構成を示す上面図であり、図１（Ｃ）は図１（Ａ）のＣ−Ｃ線における断面図である。
【００２８】
図１（Ａ）を参照して、半導体装置１０は、所謂Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ（ＷＬＰ）と称される小型の半導体装置であり、半導体基板１１の上面に、その動作領域と接続された複数の電極が形成されている。ここでは、半導体基板１１はＹ方向の側辺の長さがＸ方向の側辺の長さよりも長い矩形形状であり、点線で示す中央線よりも−Ｘ側にＭＯＳＦＥＴ３０が形成され、中央線よりも＋Ｘ側に別のＭＯＳＦＥＴ３１が形成される。ここで、ＭＯＳＦＥＴ３０が第１トランジスタであり、ＭＯＳＦＥＴ３１が第２トランジスタである。半導体基板１１の厚さは、例えば、５０μｍ〜２００μｍの範囲である。
【００２９】
図１（Ｂ）を参照して、半導体基板１１の第１主面である上面には、ＭＯＳＦＥＴ３０が形成された領域の上面にソース電極１４およびゲート電極１６が形成されている。ここでは、ソース電極１４の外周縁部を点線で示している。ゲート電極１６は半導体基板１１の＋Ｙ側に略円形に形成される。ソース電極１４は、ゲート電極１６を取り囲むように、半導体基板１１の−Ｘ側において略全面的に形成されている。また、ソース電極１４の一部を切り欠いてスリット２７が形成されている。スリット２７は、ゲート電極１６と半導体基板１１とを繋ぐ配線を引き回すためのものである。本形態では、バリア膜としてのＵＢＭ２３は、ソース電極１４の略全面を被覆するが、ＵＢＭ２３の外周縁部は、ソース電極１４の外周縁部よりも若干内側に配置されている。
【００３０】
ＭＯＳＦＥＴ３１の上面においても同様に、＋Ｙ側に略円形のゲート電極１７が形成され、このゲート電極１７を取り囲むようにソース電極１５が形成されている。ソース電極１５の上面は、ソース電極１４の場合と同様に、ＵＢＭ２３で略全面的に被覆されている。
【００３１】
本形態では、各電極の上面は、ＵＢＭ２３で被覆されている。即ち、上記したゲート電極１６、１７、ソース電極１４、１５の上面は略全面的にＵＢＭ２３で被覆されている。ここで、ゲート電極１６、１７、ソース電極１４、１５の膜厚は、例えば、３μｍ〜５μｍの範囲である。
【００３２】
図１（Ｃ）を参照して、半導体装置１０の断面構成を説明する。半導体装置１０では、例えばＳｉ等の半導体材料から形成される半導体基板１１に、２つのＭＯＳＦＥＴ３０、３１が集積されている。半導体基板１１の上面は、例えばＳｉＯ２から成る酸化膜１２で被覆されている。また、半導体基板１１の上面には、ＭＯＳＦＥＴ３０のソース領域と接続されたソース電極１４および、ＭＯＳＦＥＴ３１のソース領域と接続されたソース電極１５が形成されている。ここで、酸化膜１２の膜厚は、例えば、０．５μｍ〜１μｍの範囲である。
【００３３】
酸化膜１２の上面およびソース電極１４の上面周辺部は、例えばＳｉ３Ｎ４から成るハードパッシベーション１９で被覆されている。換言すると、ソース電極１４の上面には、ハードパッシベーション１９の露出開口部が形成され、この露出開口部をマスクとした無電解メッキ法によりＵＢＭ２３が形成される。同様に、ソース電極１５の上面周辺部もハードパッシベーション１９で被覆されている。ここで、ハードパッシベーション１９の膜厚は、例えば、１μｍ〜２μｍの範囲である。
【００３４】
ＵＢＭ２３は、ソース電極１４の上面に形成された金属膜であり、例えば、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕから構成される。ソース電極１４の上面をＵＢＭ２３で被覆することにより、半導体装置１０を実装基板等に実装するために溶着される図示しないハンダ電極は、ＵＢＭ２３の上面に接するようになり、アルミニウムを主材料とするソース電極１４には接しない。従って、ソース電極１４とハンダとが反応してしまうことが抑止される。即ち、ＵＢＭ２３は、図示しないハンダ電極からソース電極１４を保護するバリア膜である。同様に、ソース電極１５の上面もＵＢＭ２３で被覆されている。ここで、ＵＢＭ２３の膜厚は、例えば、１μｍ〜１０μｍの範囲である。
【００３５】
また、図１（Ａ）を参照して上記したように、ゲート電極１６、１７の上面もＵＢＭ２３で被覆されており、ゲート電極１６、１７の上面が外部に露出することはない。
【００３６】
半導体基板１１の上面は、例えばポリイミド等の樹脂絶縁膜から成るパッシベーション１８で被覆されている。パッシベーション１８は半導体基板１１の上面に形成された酸化膜１２、ハードパッシベーション１９、ＵＢＭ２３を保護する役割を有する。また、ＵＢＭ２３の上面においてパッシベーション１８を開口することで、開口部２０が形成されている。開口部２０は、図１（Ａ）にも示したように、略円形に形成されている。ソース電極１４、１５を被覆するＵＢＭ２３の上面は、部分的に開口部２０から露出することと成る。開口部２０は、開口部２０から露出するＵＢＭ２３に溶着されるハンダ電極の形状を規定するマスクとして機能する。ここで、パッシベーション１８の膜厚は、例えば、１μｍ〜１０μｍの範囲である。
【００３７】
本形態では、半導体基板１１の上面を保護する絶縁皮膜として、樹脂絶縁膜であるパッシベーション１８と、無機絶縁膜であるハードパッシベーション１９とを有している。
【００３８】
半導体基板１１の第２主面である下面は、例えばアルミニウムから成る裏面電極２２で全面的に被覆されている。裏面電極２２は、半導体基板１１に形成されるＭＯＳＦＥＴ３０のドレイン領域と、ＭＯＳＦＥＴ３１のドレイン領域とを接続する共通ドレイン電極である。ここで、裏面電極２２の膜厚は、例えば、１μｍ〜５０μｍの範囲である。
【００３９】
半導体基板１１の上面周辺部には、上記したハードパッシベーション１９およびパッシベーション１８が除去されたスクライブ領域２６が形成されている。このスクライブ領域２６では、半導体基板１１の上面を被覆する酸化膜１２が露出している。このように、半導体基板１１の上面周囲部分にスクライブ領域２６を形成することで、半導体装置の製造工程のスクライブ工程で、半導体装置を構成する各要素を保護することが出来る。
【００４０】
図１（Ｃ）に示すように、本形態では、ソース電極１４の上面を被覆するＵＢＭ２３の面積を、パッシベーション１８の開口部２０よりも大きくしている。従って、半導体装置１０が動作する際における広がり抵抗を小さくすることが出来る。
【００４１】
一般的には、ＵＢＭ２３を形成することの主たる目的は、図示しないハンダ電極とソース電極１４との接触を防止することである。従って、この目的のみを考慮すると、ＵＢＭ２３は、開口部２０から露出する部分のみのＵＢＭ２３を被覆すれば良い。一方、本形態では、ソース電極１４の上面を被覆するＵＢＭ２３を、開口部２０の内側のみではなく、開口部２０の外側まで形成している。即ちここでは、ＵＢＭ２３の外周縁部は、開口部２０の外周縁部と、ソース電極１４の外周縁部との間に配置されている。
【００４２】
このようにすることで、ニッケルを主材料とする導電材料から成るＵＢＭ２３が、ソース電極１４上面の広い面積にわたって形成されることに成るので、ソース電極１４と共に、ＵＢＭ２３が導電路として機能するように成る。即ち、半導体装置の動作時に於いて、ソース電極１４に電流が流れる共に、ＵＢＭ２３にも電流が流れるように成る。従って、電流が流れる経路に対する導電路の断面積が大きくなり、広がり抵抗が小さくなる。
【００４３】
本形態の場合、上記したように、ＵＢＭ２３は、ソース電極１４の上面のほぼ全域に形成されている。従って、開口部２０のみにＵＢＭ２３を形成する場合と比較すると、動作時に電流経路として利用されるＵＢＭ２３の面積が大きくなるので、広がり抵抗が小さくなる効果が顕著とされている。
【００４４】
更に図１（Ｂ）に示したように、半導体基板１１の上面では、ゲート電極１６、１７が形成される領域を除いて、ほぼ全面的にソース電極１４、１５が形成され、このソース電極１４、１５の略全面にＵＢＭ２３が形成されている。従って、ソース電極１４、１５の面積が大きいことによっても、広がり抵抗が低減されている。
【００４５】
更にまた、上記のように面積が広いＵＢＭ２３を形成することで、温度変化に伴う半導体装置１０の反り量を低減することが出来る。具体的には、半導体装置１０の上面は部分的に、ソース電極１４、１５、およびゲート電極１６、１７が形成される。即ち、半導体基板１１の上面は、その全域が金属膜で被覆されるのではなく、部分的に上記した電極で被覆されている。一方、半導体基板１１の裏面は、全面的に裏面電極２２で被覆されている。従って、半導体基板１１の上面部分と下面部分とで金属量が異なるため、半導体装置１０に温度変化が作用すること、半導体装置１０の反り量が大きくなってしまう恐れがある。本形態では、上記したように、ソース電極１４、１５の略全面がＵＢＭ２３で被覆されているので、半導体基板１１の上面側に形成される金属部材の量を増大させ、温度変化に伴い半導体装置１０が反ってしまう程度を緩和することが出来る。
【００４６】
更に本形態では、パッシベーション１８の厚みを薄くすることが出来る。具体的には、本形態では、パッシベーション１８の開口部２０は、ＵＢＭ２３を形成するためのマスクとして用いられないので、パッシベーション１８は、半導体基板１１の上面に形成される各種電極等を保護すれば良い。従って、パッシベーション１８がＵＢＭ２３等を被覆する厚みを、上記のように薄くすることができる。パッシベーション１８は、液状の樹脂を半導体基板１１に塗布した後に加熱硬化することで形成される。本形態では、パッシベーション１８を薄くすることで、加熱工程にかかる時間を短くし、半導体基板に作用する熱応力を小さくし、半導体ウェハの反り量を低減することが出来る。
【００４７】
図２を参照して次に、上記した半導体装置１０の変形例を説明する。図２（Ａ）および図２（Ｂ）は変形例にかかる半導体装置１０を示す平面図である。
【００４８】
図２（Ａ）を参照して、ここでは、半導体基板１１の上面に合計で６個の電極が形成されている。具体的には、ＭＯＳＦＥＴ３０のＹ方向に於ける中間部分にゲート電極１６が露出し、＋Ｙ方向の端部および−Ｙ側の端部に２つのソース電極１４が露出している。ＭＯＳＦＥＴ３０側に関しても同様に、Ｙ方向に於ける中間部分にゲート電極１７が露出し、＋Ｙ方向の端部および−Ｙ側の端部に２つのソース電極１５が露出している。
【００４９】
この図に示す半導体装置１０では多数の電極部が露出しているので、これらの電極に溶着されるハンダ電極を介して、半導体装置１０を実装基板等に実装することが出来る。このことから、ソース電極１４、１５の広がり抵抗が低減されるとともに、より安定してフリップチップ実装することが出来る。
【００５０】
図２（Ｂ）を参照して、ここでは上記と同様に、半導体装置１０に合計で６個の電極が露出している。更にここでは、各ソース電極１４、１５の形状が、円形ではなく、Ｙ方向に沿って長辺を有する略矩形形状とされている。このようにすることで、広く露出するソース電極１４、１５に、比較的多量のハンダを溶着させてフリップチップ実装することができるので、より安定して半導体装置１０を実装することが出来る。更に、半導体装置１０を実装基板に実装する際に、アンダーフィルを半導体装置１０と実装基板との間に充填させる工程が不要になるので、コストを削減することが出来る。
【００５１】
ここで、上記の説明では、ゲート電極１６、１７はＹ方向において中央に配置されていたが、ゲート電極１６、１７を、＋Ｙ側の端部または−Ｙ側の端部に配置してもよい。
【００５２】
図３を参照して、上記した半導体装置１０の構成を更に詳述する。図３（Ａ）は図１（Ｂ）のＡ−Ａ線での断面図であり、図３（Ｂ）は携帯機器の保護回路を示す回路図である。
【００５３】
図３（Ａ）を参照して、半導体装置１０は、例えば、Ｎ型の半導体基板部３２上にＮ型のエピタキシャル層３３が積層され、半導体基板部３２及びエピタキシャル層３３には２つのＭＯＳＦＥＴ３０、３１が形成されている。ＭＯＳＦＥＴ３０、３１は、半導体装置１０の中央領域にて一定距離離間して形成されることで電気的に分離し、半導体基板部３２の裏面側に共通の裏面電極２２が形成されている。
【００５４】
エピタキシャル層３３には、複数のＰ型のバックゲート領域３７が形成され、バックゲート領域３７に対してＮ型のソース領域３６、トレンチを介したゲート電極３５、ゲート酸化膜３９が形成されている。エピタキシャル層３３には、このような構成の複数のセル領域が形成されている。そして、エピタキシャル層３３上面には、絶縁層として、例えば、ＳｉＮ膜であるハードパッシベーション１９、パッシベーション１８が形成されている。
【００５５】
また、エピタキシャル層３３上面には、ソース電極１４、１５及びゲート電極１６、１７（図示せず）が形成されている。
【００５６】
そして、露出したソース電極１４、１５及びゲート電極１６、１７（図示せず）を被覆するようにＵＢＭ２３が形成されている。
【００５７】
図３（Ｂ）に、本形態の半導体装置１０が用いられる携帯機器の保護回路を説明する。ここで、携帯機器は、例えば、折りたたみ式の携帯電話やスマートフォンである。この図で、Ｐ＋及びＰ−は図示しない携帯機器の筐体に設けられる＋電極及び−電極と接続する電極であり、Ｂ＋及びＢ−は図示しない二次電池の＋電極及び−電極と接続する電極を示している。
【００５８】
上記したように、本形態の半導体装置１０には２つのＭＯＳＦＥＴ３０、３１が形成され、ＭＯＳＦＥＴ３０、３１のゲート電極は、夫々、コントロールＩＣ４０の出力側端子と接続される。また、ＭＯＳＦＥＴ３０のソース電極はＢ−端子と接続され、ＭＯＳＦＥＴ３１のソース電極はＰ−端子と接続される。
【００５９】
本形態では、図１（Ｃ）を参照して上記したように、ソース電極１５、１６の上面を広くＵＢＭ２３で被覆するので、ソース電極１５、１６の広がり抵抗が低減される。これより、半導体装置１０が組み込まれる携帯機器の電力損失を少なくして、二次電池の電力消費量を少なくする効果が得られる。
【００６０】
図４を参照して、次に、上記した半導体装置の製造方法を説明する。図４の各図は、半導体装置を製造する各工程を逐次的に示す断面図である。
【００６１】
図４（Ａ）を参照して、先ず、ウェハの状態で用意される半導体基板１１に、周知の拡散工程技術を用いて、図３（Ａ）に示したようなＭＯＳＦＥＴ３０、３１を半導体基板１１に形成する。次に、周知のフォトリソグラフィ技術を用いて、半導体基板１１の上面を被覆する酸化膜を除去した部分に、ＡｌやＡｌ合金からなるソース電極１４、１５を形成する。ソース電極１４、１５は、例えば無電解メッキ法などの製膜技術で、半導体基板１１の上面に形成される。更に、酸化膜１２の上面およびソース電極１４、１５が被覆されるように、例えばＳｉ３Ｎ４から成るハードパッシベーション１９を形成する。ハードパッシベーション１９は、半導体基板１１の上面に製膜された後に、所定形状と成るようにパターニングされる。その結果、ソース電極１４、１５の大部分は、ハードパッシベーション１９を開口させた開口部２８から露出する。本工程にて、ここでは図示しないゲート電極１６、１７の上面も、ソース電極１４、１５と同様に、ハードパッシベーション１９から露出する。
【００６２】
図４（Ｂ）を参照して、次に、上記したハードパッシベーション１９をマスクとして用いる無電界メッキ法により、開口部２８から露出するソース電極１４、１５の上面に、ＵＢＭ２３を製膜する。ＵＢＭ２３の材料としては、例えば、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕが採用される。本工程にて、ここでは図示しないゲート電極１６、１７の上面も、ＵＢＭ２３で被覆される。
【００６３】
図４（Ｃ）を参照して、次に、半導体基板１１の上面をパッシベーション１８で被覆する。具体的には、半導体基板１１の上面全域を例えばポリイミドから成る樹脂絶縁膜で被覆した後に、リソグラフィ工程により開口部２０を形成し、加熱硬化工程を行う。開口部２０の形状は、例えば円形または略矩形形状とされる。本工程では、パッシベーション１８は薄くされるので、パッシベーション１８を硬化するための加熱工程が短くなり、半導体基板１１に作用する熱応力を低減させることが出来る。
【００６４】
図４（Ｄ）を参照して、次に、半導体基板１１の下に裏面電極２２を形成する。具体的には、半導体基板１１の下面を被覆する酸化膜１２を除去した後に、必要に応じて半導体基板１１の裏面を研削し、無電解メッキ方等の製膜方法により、半導体基板１１の下面に全面的に裏面電極２２を形成する。
【００６５】
上記工程が終了した後は、上記した各工程を経たウェハをダイシングすることで、図１に示すような半導体装置１０が得られる。上記したように、ＭＯＳＦＥＴ３０、３１の外周部は、半導体基板１１の上面を被覆する各膜を除去したスクライブ領域２６が形成されている。従って、ダイシング工程で作用する衝撃が、パッシベーション１８等に悪影響を与えることが抑制されている。
【００６６】
図５を参照して、次に、他の形態にかかる半導体装置１０Ａの構成を説明する。この図に示す半導体装置１０Ａの基本的な構成は、図１に示した半導体装置１０と同様であり、相違点は、半導体基板１１の裏面に形成される裏面電極２２の下面を、金属膜であるＵＢＭ３８で被覆したことにある。
【００６７】
この図を参照して、半導体基板１１の下面には、半導体基板１１に組み込まれたＭＯＳＦＥＴ３０、３１の各ドレイン電極を共通に接続する裏面電極２２が、略全面的に形成されている。そして、裏面電極２２の下面を略全面的に被覆するように、ＵＢＭ３８が形成されている。ＵＢＭ３８は、半導体基板１１の上面でソース電極１４、１５を被覆するＵＢＭ２３と同様に、例えば、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕから成る。ＵＢＭ３８の厚みは、上記したＵＢＭ２３と同様でよい。
【００６８】
このように、裏面電極２２を下面からＵＢＭ３８で被覆することで、ＵＢＭ３８も、ＭＯＳＦＥＴ３０のドレイン領域とＭＯＳＦＥＴ３１のドレイン領域とを接続する経路の一部として機能する。従って、裏面電極２２の広がり抵抗が小さくなり、動作時の電力損失を小さくすることが出来る。また、半導体基板１１の下面を被覆する金属層が厚くなるので、温度変化が作用した際の半導体基板１１の反り量が低減される。
【００６９】
次に、図６を参照して、上記した半導体装置１０Ａの製造方法を説明する。図６（Ａ）から図６（Ｄ）は、半導体装置１０Ａの製造工程を逐次的に示す断面図である。
【００７０】
図６（Ａ）を参照して、ＭＯＳＦＥＴ３０、３１が形成された半導体基板の上面に酸化膜１２、ソース電極１４、１５およびハードパッシベーション１９を形成する。かかる工程は図４（Ａ）の場合と同様である。
【００７１】
図６（Ｂ）を参照して、次に、半導体基板１１の裏面に裏面電極２２を形成する。具体的には、図６（Ａ）に示す半導体基板１１の裏面を被覆する酸化膜１２を除去した後に、例えば無電解メッキ法、蒸着またはスパッタ法等で、半導体基板１１の裏面に裏面電極２２を成膜する。裏面電極２２の材料は、例えば、半導体基板１１の上面に形成されるソース電極１４、１５と同様にＡｌまたはＡｌ合金でも良いし、他の金属材料でも良い。
【００７２】
図６（Ｃ）を参照して、次に、半導体基板１１の上面に形成されているソース電極１４、１５の上面をＵＢＭ２３で被覆すると共に、半導体基板１１の裏面に形成された裏面電極２２の下面にもＵＢＭ３８を形成する。本形態では、同一のメッキ液を用いる無電解メッキ法により、ＵＢＭ２３およびＵＢＭ３８を形成する。ＵＢＭ２３は半導体基板１１の上面に形成されたハードパッシベーション１９をマスクとして選択的に成膜される一方、ＵＢＭ３８は半導体基板１１の裏面にマスクレスで全面的に成膜される。ＵＢＭ２３、３８は、上記と同様に、例えばＮｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕからなる。
【００７３】
本工程では、同一の工程で、ソース電極１４、１５を保護するためのＵＢＭ２３を半導体基板１１の上面に形成すること共に、広がり抵抗を低減するためのＵＢＭ３８を半導体基板１１の裏面に形成している。従って、工数を増やすこと無く、ＵＢＭ３８を形成することが出来る。
【００７４】
図６（Ｄ）を参照して、次に、半導体基板の上面に樹脂絶縁膜から成るパッシベーション１８を形成し、ＵＢＭ２３が円形に露出するように、パッシベーション１８に開口部２０を形成する。
【００７５】
図７を参照して、次に、他の形態にかかる半導体装置１０Ｂの構成を説明する。ここに示す半導体装置１０Ｂの構成は、上記した半導体装置１０Ａと基本的には同様であり、相違点は、ソース電極１４、１５の上面においてＵＢＭ２３の上面にハードパッシベーション１９が形成されていることにある。
【００７６】
ここでは、ソース電極１４、１５の上面は全面的にＵＢＭ２３で被覆されており、ＵＢＭ２３の上面はハードパッシベーション１９で被覆されている。また、ＵＢＭ２３を被覆する部分のハードパッシベーション１９を円形に開口することで開口部２０が形成されており、この開口部２０からＵＢＭ３８か露出している。ここに示す半導体装置１０Ｂでは、半導体基板１１の上面を被覆する層としてハードパッシベーション１９のみを有しているので、半導体装置を構成する部材が削減される効果が得られる。
【００７７】
図８の各断面図を参照して、上記した半導体装置１０Ｂの製造方法を説明する。
【００７８】
図８（Ａ）を参照して、先ず、半導体基板１１に２つのＭＯＳＦＥＴ３０、３１を形成し、半導体基板１１の上面にソース電極１４、１５を形成する。また、半導体基板の裏面を全面的に被覆するように、裏面電極２２を形成する。この工程では、ソース電極１４、１５は、パッシベーション膜で被覆されていない。
【００７９】
図８（Ｂ）を参照して、ソース電極１４、１５の上面をＵＢＭ２３で被覆するとともに、裏面電極２２の下面をＵＢＭ３８で被覆する。ＵＢＭ２３、３８は、同一のメッキ液を用いた無電界メッキ法で成膜される。ここでは、ＵＢＭ２３はソース電極１４、１５の上面のみを被覆しているが、ＵＢＭ２３でソース電極１４、１５の上面および側面を被覆してもよい。ＵＢＭ２３、３８の材料は上記した通りである。
【００８０】
図６（Ｃ）を参照して、次に、半導体基板１１の上面に、例えばＳｉ３Ｎ４から成るハードパッシベーション１９を形成し、ＵＢＭ２３が円形に露出するように、ハードパッシベーション１９に開口部２０を形成する。
【００８１】
図９を参照して、更なる他の形態にかかる半導体装置１０Ｃの構造を説明する。この図に示す半導体装置１０Ｃの構成は、上記した半導体装置１０Ｂと同様であり、半導体装置１０Ｂのハードパッシベーション１９に替えて、パッシベーション１８を有している点が異なる。かかる構造であっても、半導体基板１１の上面を単一の層であるパッシベーション１８で被覆することができるので、半導体装置１０Ｃを構成する部材数を削減することが出来る。
【００８２】
かかる構造の半導体装置１０Ｃの製造方法は、図８に示した半導体装置１０Ｂの製造方法と略同一であり、図８（Ｃ）で示したハードパッシベーション１９を形成する工程に替えて、パッシベーション１８を形成する工程を備えている。
【００８３】
以上、本発明の実施形態について説明したが、本発明は、これに限定されるものではなく、本発明の要旨を逸脱しない範囲で変更が可能である。
【００８４】
例えば、上記説明では半導体装置として、複数のＭＯＳＦＥＴが形成された半導体装置１０を例示したが、他の半導体、例えばバイポーラトランジスタ、ダイオード、等が形成された半導体装置に本形態の構造を適用してもよい。
【符号の説明】
【００８５】
１０，１０Ａ，１０Ｂ，１０Ｃ       半導体装置
１１   半導体基板
１２   酸化膜
１４   ソース電極
１５   ソース電極
１６   ゲート電極
１７   ゲート電極
１８   パッシベーション
１９   ハードパッシベーション
２０   開口部
２２   裏面電極
２３   ＵＢＭ
２６   スクライブ領域
２７   スリット
２８   開口部
３０   ＭＯＳＦＥＴ
３１   ＭＯＳＦＥＴ
３２   半導体基板部
３３   エピタキシャル層
３５   ゲート電極
３６   ソース領域
３７   バックゲート領域
３８   ＵＢＭ
３９   ゲート酸化膜
４０   コントロールＩＣ
１００ パッケージ
１０１ ウェーハ
１０２ ボンディングパッド
１０４ ＵＢＭ
１０５ 応力バッファ層
１０６ バンプ
１１０ 半導体装置
１１１ 半導体基板
１１２ ＭＯＳＦＥＴ
１１３ ＭＯＳＦＥＴ
１１４ ソース電極
１１５ ゲート電極
１１６ ソース電極
１１７ ゲート電極
１１８ ドレイン電極
【図１】
2017130527.tif 000003
【図２】
2017130527.tif 000004
【図３】
2017130527.tif 000005
【図４】
2017130527.tif 000006
【図５】
2017130527.tif 000007
【図６】
2017130527.tif 000008
【図７】
2017130527.tif 000009
【図８】
2017130527.tif 000010
【図９】
2017130527.tif 000011
【図１０】
2017130527.tif 000012
【図１１】
2017130527.tif 000013