(57)【要約】【課題】  スイッチング時間が変動した場合であっても、短絡電流によるパワー半導体の破壊を防ぎつつ、高調波ノイズを抑制することができる。【解決手段】  互いに直列接続された第一のスイッチング素子と第二のスイッチング素子を有する電力変換装置において、前記第二のスイッチング素子のゲート電圧またはドレイン電流に応じて、前記第一のスイッチング素子のゲート電圧に印加する電圧を過渡ゲート電圧からオンゲート電圧に切り替えることを特徴とする電力変換装置。【選択図】  図３
2017130988.tif 000002
【特許請求の範囲】
【請求項１】
互いに直列接続された第一のスイッチング素子と第二のスイッチング素子と、前記第一のスイッチング素子と前記第二のスイッチング素子を駆動するゲート駆動回路を有する電力変換装置において、
前記第一のスイッチング素子のオンゲート電圧よりも小さく、かつ前記第一のスイッチング素子のオフゲート電圧よりも高い値となる第一の過渡ゲート電圧を生成する第一の過渡ゲート電圧生成部と、
前記第二のスイッチング素子のオンゲート電圧よりも小さく、かつ前記第二のスイッチング素子のオフゲート電圧よりも高い値となる第一の所定ゲート電圧と、前記第二のスイッチング素子のゲート電圧を比較する第一の比較部と、を有し、
前記ゲート駆動回路に、前記第一のスイッチング素子のターンオン指令と、前記第二のスイッチング素子のターンオフ指令が入力された場合であって、前記第一の比較部で前記第二のスイッチング素子のゲート電圧が前記第一の所定ゲート電圧よりも高くなると判断したときに、前記ゲート駆動回路は、前記第一の過渡ゲート電圧を前記第一のスイッチング素子のゲートに印加し、
前記ゲート駆動回路に、前記第一のスイッチング素子にターンオン指令と、前記第二のスイッチング素子のターンオフ指令が入力された場合であって、前記第一の比較部で前記第二のスイッチング素子のゲート電圧が前記第一の所定ゲート電圧以下と判断したときに、前記ゲート駆動回路は、前記第一の過渡ゲート電圧よりも電圧の高いオンゲート電圧を前記第一のスイッチング素子のゲートに印加することを特徴とする電力変換装置。
【請求項２】
請求項１に記載の電力変換装置において、
前記第一の過渡ゲート電圧は、前記第一のスイッチング素子の飽和電流が前記第一のスイッチング素子のパルス定格電流となるゲート電圧以下、かつ前記第一のスイッチング素子のオフゲート電圧よりも高い電圧に設定されることを特徴とする電力変換装置。
【請求項３】
請求項１に記載の電力変換装置において、
前記第一の過渡ゲート電圧は、前記第一のスイッチング素子の飽和電流が前記第一のスイッチング素子の定格電流となるゲート電圧以下、かつゲートしきい値電圧以上の電圧に設定されることを特徴とする電力変換装置。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の電力変換装置において、
前記第一の比較部で前記第二のスイッチング素子のゲート電圧と比較する前記第一の所定ゲート電圧は、前記第二のスイッチング素子の飽和電流が前記第二のスイッチング素子のパルス定格電流となるゲート電圧以下、かつ前記第一のスイッチング素子のオフゲート電圧よりも高い電圧に設定されることを特徴とする電力変換装置。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載の電力変換装置において、
前記第一の比較部で前記第二のスイッチング素子のゲート電圧と比較する前記第一の所定ゲート電圧は、前記第二のスイッチング素子の飽和電流が前記第二のスイッチング素子の定格電流となるゲート電圧以下、かつゲートしきい値電圧近傍の値以上の電圧に設定されることを特徴とする電力変換装置。  
【請求項６】
請求項１乃至請求項５の何れか一項に記載の電力変換装置において、
前記第二のスイッチング素子のオンゲート電圧よりも小さく、かつ前記第二のスイッチング素子のオフゲート電圧よりも高い値となる第二の過渡ゲート電圧を生成する第二の過渡ゲート電圧生成部と、
前記第一のスイッチング素子のオンゲート電圧よりも小さく、かつ前記第一のスイッチング素子のオフゲート電圧よりも高い値となる第二の所定ゲート電圧と、前記第一のスイッチング素子のゲート電圧を比較する第二の比較部と、を有し、
前記ゲート駆動回路に、前記第二のスイッチング素子のターンオン指令と、前記第一のスイッチング素子のターンオフ指令が入力された場合であって、前記第二の比較部で前記第一のスイッチング素子のゲート電圧が前記第二の所定ゲート電圧よりも高くなると判断したときに、前記ゲート駆動回路は、前記第二の過渡ゲート電圧生成部により生成された前記第二の過渡ゲート電圧を前記第二のスイッチング素子のゲートに印加し、
前記ゲート駆動回路に、前記第二のスイッチング素子にターンオン指令と、前記第一のスイッチング素子のターンオフ指令が入力された場合であって、前記第二の比較部で前記第一のスイッチング素子のゲート電圧が前記第二の所定ゲート電圧以下と判断したときに、前記ゲート駆動回路は、前記第二の過渡ゲート電圧よりも電圧の高いオンゲート電圧を前記第二のスイッチング素子のゲートに印加することを特徴とする電力変換装置。
【請求項７】
請求項１乃至請求項６の何れか一項に記載の電力変換装置において、
前記ゲート駆動回路は、前記第一のスイッチング素子を駆動する第一のゲート駆動回路と、前記第二のスイッチング素子を駆動する第二のゲート駆動回路を有し、
前記第一のゲート駆動回路は、前記第一の過渡ゲート電圧生成部と前記第二の比較部を有し、
前記第二のゲート駆動回路は、前記第二の過渡ゲート電圧生成部と前記第一の比較部を有し、
前記第一のゲート駆動回路は、前記第一の比較部が前記第二のスイッチング素子のゲート電圧が前記第一の所定ゲート電圧よりも高いと判断した場合に、第一の絶縁部を介して当該比較結果の信号を受信し、前記第一の過渡ゲート電圧を前記第一のスイッチング素子のゲートに印加するスイッチをオン状態とし、
前記第一の比較部が前記第二のスイッチング素子のゲート電圧が前記第一の所定ゲート電圧以下であると判断した場合に、前記第一の絶縁部を介して当該比較結果の信号を受信し、前記オンゲート電圧を前記第一のスイッチング素子のゲートへ印加するスイッチをオン状態とし、
前記第二のゲート駆動回路は、前記第二の比較部が前記第一のスイッチング素子のゲート電圧が前記第二の所定ゲート電圧よりも高いと判断した場合に、第二の絶縁部を介して当該比較結果の信号を受信し、前記第二の過渡ゲート電圧を前記第二のスイッチング素子のゲートに印加するスイッチをオン状態とし、
前記第二の比較部が前記第一のスイッチング素子のゲート電圧が前記第二の所定ゲート電圧以下であると判断した場合に、前記第二の絶縁部を介して当該比較結果の信号を受信し、前記オンゲート電圧を前記第二のスイッチング素子のゲートへ印加するスイッチをオン状態とすることを特徴とする電力変換装置。
【請求項８】
互いに直列接続された第一のスイッチング素子と第二のスイッチング素子と、前記第一のスイッチング素子と前記第二のスイッチング素子を駆動するゲート駆動回路を有する電力変換装置において、
前記第一のスイッチング素子のオンゲート電圧よりも小さく、かつ前記第一のスイッチング素子のオフゲート電圧よりも高い値となる第一の過渡ゲート電圧を生成する第一の過渡ゲート電圧生成部と、
前記第二のスイッチング素子のオン状態におけるドレイン電流よりも小さな第一の所定電流値と、前記第二のスイッチング素子のドレイン電流を比較する第一の比較部と、を有し、
前記ゲート駆動回路に、前記第一のスイッチング素子のターンオン指令と、前記第二のスイッチング素子のターンオフ指令が入力された場合であって、前記第一の比較部で前記第二のスイッチング素子のドレイン電流が前記第一の所定電流値よりも高いと判断したときに、前記ゲート駆動回路は、前記第一の過渡ゲート電圧を前記第一のスイッチング素子のゲートに印加し、
前記ゲート駆動回路に、前記第一のスイッチング素子にターンオン指令と、前記第二のスイッチング素子のターンオフ指令が入力された場合であって、前記第一の比較部で前記第二のスイッチング素子のドレイン電流が前記第一の所定電流値以下と判断したときに、前記ゲート駆動回路は、前記第一の過渡ゲート電圧よりも電圧の高いオンゲート電圧を前記第一のスイッチング素子のゲートに印加することを特徴とする電力変換装置。
【請求項９】
請求項８に記載の電力変換装置において、
前記ゲート駆動回路は、前記第一のスイッチング素子を駆動する第一のゲート駆動回路と、前記第二のスイッチング素子を駆動する第二のゲート駆動回路を有し、
前記第一のゲート駆動回路は、前記第一の過渡ゲート電圧生成部を有し、
前記第二のゲート駆動回路は、前記第一の比較部を有し、
前記第一のゲート駆動回路は、前記第一の比較部が前記第二のスイッチング素子のドレイン電流が前記第一の所定電流値よりも高いと判断した場合に、第一の絶縁部を介して当該比較結果の信号を受信し、前記第一の過渡ゲート電圧生成部で生成された第一の過渡ゲート電圧を前記第一のスイッチング素子のゲートに印加するスイッチをオン状態とし、
前記第一の比較部が前記第二のスイッチング素子のドレイン電流が前記第一の所定電流値以下であると判断した場合に、前記第一の絶縁部を介して当該比較結果の信号を受信し、前記オンゲート電圧を前記第一のスイッチング素子のゲートへ印加するスイッチをオン状態とすることを特徴とする電力変換装置。
【請求項１０】
請求項１乃至請求項９の何れか一項に記載の電力変換装置において、
前記第１及び前記第２のスイッチング素子は、シリコンより大きいバンドギャップを有する半導体材料を母材とすることを特徴とする電力変換装置。
【請求項１１】
請求項１乃至請求項１０の何れか一項に記載の電力変換装置において、
前記第１及び前記第２のスイッチング素子は、ＭＯＳＦＥＴの電圧駆動型素子であることを特徴とする電力変換装置。
【請求項１２】
請求項１乃至請求項１０の何れか一項に記載の電力変換装置において、
前記スイッチング素子はＩＧＢＴの電圧駆動型素子であることを特徴とする電力変換装置。
【請求項１３】
請求項１乃至請求項１２の何れか一項に記載の電力変換装置において、
前記第一のスイッチング素子のドレイン端子は直流電源の高圧側と接続され、前記第二のスイッチング素子のソース端子は直流電源の低圧側に接続され、第一のスイッチング素子のソース端子と第二のスイッチング素子のドレイン端子は互いに接続されると共に負荷に接続され、
互いに直列接続された前記第一のスイッチング素子と前記第二のスイッチング素子を三相交流の電力変換装置の一相分として備えることを特徴とする電力変換装置。
【請求項１４】
請求項１３に記載の電力変換装置と、前記負荷を構成する車両駆動用のモータと、を備えた車両駆動システム。
【請求項１５】
請求項１４に記載の車両駆動システムを搭載した鉄道車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力変換装置に関する。
【背景技術】
【０００２】
近年、電力変換装置の小型・軽量化を目的として、電圧駆動型スイッチング素子であるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が適用されている。ＩＧＢＴやＭＯＳＦＥＴをはじめとするパワー半導体は高速なスイッチング動作によりスイッチング損失を低減することができる。
【０００３】
これらのパワー半導体を適用した電力変換装置では上下アームで少なくとも二つのスイッチング素子が直列接続され、一つの相を構成する。上下アームはデッドタイムを介して交互にスイッチング動作することで、例えば、直流電圧を交流電圧に変換することができる。
【０００４】
デッドタイムはパワー半導体のスイッチング時間を考慮して設ける必要がある。しかし、デッドタイムを設けることで正規のゲートパルスに対してスイッチングのタイミングが遅れるため、出力電圧波形にひずみが生じる。このひずみは高調波ノイズの原因となるため、デッドタイムは可能な限り短縮する必要がある。一方、デッドタイムを短縮しすぎることで上下アームが短絡するとパワー半導体の定格電流を超える短絡電流が流れるため、パワー半導体が故障する原因となる。
【０００５】
本技術分野の背景技術として特開２００５−１１０４４０号公報（特許文献１）がある。この公報には、「電圧駆動型スイッチング素子を用いた電力変換装置において、スイッチング素子のターンオフ時に過渡制御期間を設け、過渡制御期間中は一旦ゲート電圧を通常のオンレベルからスイッチング素子の電流飽和レベルが定格電流以下となるようなゲート電圧値まで低下させ、過渡制御期間終了後、ゲート電圧をスイッチング素子のオフレベルまで低下させスイッチング素子をターンオフされるようにする」と記載されている（要約参照）。特許文献１では、ターンオフ時のゲート電圧に一定の過渡制御期間を設け、過渡制御期間中は一旦ゲート電圧を通常のオンレベルからスイッチング素子の電流飽和レベルが定格電流以下となるようなゲート電圧値に維持することで短絡電流を抑制している。そのため、デッドタイムを設けて短絡電流を抑制する従来技術よりも、スイッチング時のゲート電圧の変更を素早く行うことができ、出力電圧波形のひずみを減少させることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１１０４４０
【発明の概要】
【発明が解決しようとする課題】
【０００７】
過渡制御期間がスイッチング時間（ターンオフするスイッチング素子のゲート電圧がオフゲート電圧まで減少する時間）に対して必要以上に長くなる場合には、スイッチングのタイミングが遅れるため、出力電圧波形にひずみが生じ、このひずみにより高調波ノイズが生じることが懸念される。また、過渡制御期間がスイッチング時間に対して短い場合には、上下アームにスイッチング素子の定格電流を超える短絡電流が流れて、スイッチング素子が破壊される虞があるため、過渡制御期間はスイッチング時間に応じて適切に設定することが求められる。しかし、スイッチング時間はスイッチング時のドレイン電流や素子の温度に応じて大きく変化するため、特許文献１のように、過渡制御期間を一定とした場合には、ドレイン電流や素子温度に起因したスイッチング時間の変動に対応することができず、出力電圧波形にひずみによる高調波ノイズや定格電流を超える短絡電流の発生という課題を解決できていない。
【課題を解決するための手段】
【０００８】
前記課題を解決するために、例えば特許請求の範囲に記載の構成を採用する。本願は上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、互いに直列接続された第一のスイッチング素子と第二のスイッチング素子と、前記第一のスイッチング素子と前記第二のスイッチング素子を駆動するゲート駆動回路を有する電力変換装置において、前記第一のスイッチング素子のオンゲート電圧よりも小さく、かつ前記第一のスイッチング素子のオフゲート電圧よりも高い値となる過渡ゲート電圧を生成する過渡ゲート電圧生成部と、前記第二のスイッチング素子のオンゲート電圧よりも小さく、かつ前記第二のスイッチング素子のオフゲート電圧よりも高い値となる所定ゲート電圧と、前記第二のスイッチング素子のゲート電圧を比較する比較部と、を有し、  前記ゲート駆動回路に、前記第一のスイッチング素子のターンオン指令と、前記第二のスイッチング素子のターンオフ指令が入力された場合であって、前記比較部で前記第二のスイッチング素子のゲート電圧が前記所定ゲート電圧よりも高くなると判断したときに、前記ゲート駆動回路は、前記過渡ゲート電圧生成部により生成された前記過渡ゲート電圧を前記第一のスイッチング素子のゲートに印加し、前記ゲート駆動回路に、前記第一のスイッチング素子にターンオン指令と、前記第二のスイッチング素子のターンオフ指令が入力された場合であって、前記比較部で前記第二のスイッチング素子のゲート電圧が前記所定ゲート電圧以下と判断したときに、前記ゲート駆動回路は、前記過渡ゲート電圧よりも電圧の高いオンゲート電圧を前記第一のスイッチング素子のゲートに印加する。
【０００９】
若しくは、前記第一のスイッチング素子の飽和電流が前記第一のスイッチング素子のパルス定格電流となるゲート電圧以下、かつ前記第一のスイッチング素子のオフゲート電圧よりも高い値となる過渡ゲート電圧を生成する過渡ゲート電圧生成部と、前記第二のスイッチング素子のオン状態におけるドレイン電流よりも小さな所定電流値と、前記第二のスイッチング素子のドレイン電流を比較する比較部と、を有し、前記ゲート駆動回路に、前記第一のスイッチング素子のターンオン指令と、前記第二のスイッチング素子のターンオフ指令が入力された場合であって、前記比較部で前記第二のスイッチング素子のドレイン電流が前記所定電流値よりも高いと判断したときに、前記ゲート駆動回路は、前記過渡ゲート電圧を前記第一のスイッチング素子のゲートに印加し、前記ゲート駆動回路に、前記第一のスイッチング素子にターンオン指令と、前記第二のスイッチング素子のターンオフ指令が入力された場合であって、前記比較部で前記第二のスイッチング素子のドレイン電流が前記所定電流値以下と判断したときに、前記ゲート駆動回路は、前記過渡ゲート電圧よりも電圧の高いオンゲート電圧を前記第一のスイッチング素子のゲートに印加する。
【発明の効果】
【００１０】
本発明により、スイッチング時間が変動した場合であっても、短絡電流によるパワー半導体の破壊を防ぎつつ、高調波ノイズを抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例１に記載の電力変換装置の回路図である。
【図２】本発明の実施例１に記載のスイッチング素子の特性図である。
【図３】本発明の実施例１に記載の電力変換装置のゲート駆動回路の回路図である。
【図４】本発明の実施例１に記載のゲート駆動回路の動作波形の概略図の例である。
【図５】比較例におけるゲート駆動回路の動作波形の概略図の例である。
【図６】本発明の他の実施例における電力変換装置のゲート駆動回路の回路図である。
【発明を実施するための形態】
【００１２】
図１乃至図６を用いて、本発明の詳細な実施形態を以下に説明する。
【実施例１】
【００１３】
図１は本発明の一実施例の電力変換装置１の回路図の例である。図１の回路図において電力変換装置１は主電源としての直流電源１０１と６個のスイッチング素子Ｑ１〜Ｑ６と６個のダイオードＤ１〜Ｄ６で構成されている。ここで、スイッチング素子Ｑ１〜Ｑ６にはそれぞれダイオードＤ１〜Ｄ６の導通極性が逆となるように並列に、いわゆる逆並列に接続されている。
【００１４】
本実施形態では、電力変換装置１として三相の電力変換装置が記載されているが、本発明は単相の電力変換装置に適用することもできる。また、本実施例では電力変換装置１は直流電力を交流電力に変換するインバータに関して説明するが、交流電力を直流電力に変換するコンバータにも適用可能である。
【００１５】
スイッチング素子Ｑ１〜Ｑ６はゲート端子とドレイン端子とソース端子とを備え、ゲート電圧でドレイン電流を制御する三端子半導体素子である。例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等の電圧制御素子である。また、一つのアームを構成するスイッチング素子Ｑ１〜Ｑ６は、その内部で複数のスイッチング素子を多直列接続または多並列接続して、一つのスイッチング素子Ｑ１〜Ｑ６を構成するようにしてもよい。本実施例ではＭＯＳＦＥＴの回路記号を用いて説明するが、ＩＧＢＴでも同様の動作が可能である。
【００１６】
スイッチング素子Ｑ１とスイッチング素子Ｑ２は、互いに直接接続されて、三相の電力変換装置の１相を構成する。スイッチング素子Ｑ１のドレイン端子は直流電源１０１の高圧側に接続され、スイッチング素子Ｑ２のソース端子は直流電源１０１の低圧側に接続され、スイッチング素子Ｑ１のソース端子とスイッチング素子Ｑ２のドレイン端子は互いに接続されると共に負荷１０３に出力される。スイッチング素子Ｑ３とスイッチング素子Ｑ４、及びスイッチング素子Ｑ５とスイッチング素子Ｑ６も同様にそれぞれ直接接続されて、三相の電力変換装置の１相を構成する。また、キャパシタ１０２は、直流電源１０１と並列に接続される。スイッチング素子Ｑ１〜Ｑ６には、それぞれのスイッチング素子のゲートを駆動してオン状態とオフ状態を制御するゲート駆動回路１０４ａ〜１０４ｆが接続されている。
【００１７】
ダイオードＤ１〜Ｄ６は、アノード端とカソード端とを備える二端子半導体素子であり、アノード端からカソード端への電流は導通させて、カソード端からアノード端への電流は遮断する。電力変換装置１の損失を低減するためには、ダイオードＤ１〜Ｄ６は逆回復電流のないＳＢＤ（ショットキーバリアダイオード）を利用することが望ましいが、ＰｉＮＤ（Ｐ−ｉｎｔｒｉｎｓｉｃ−Ｎ）でもよい。また、ダイオードＤ１〜Ｄ６は、その内部で複数のダイオードを多直列接続または多並列接続して、一つのダイオードＤ１〜Ｄ６を構成するようにしてもよい。また、スイッチング素子Ｑ１〜Ｑ６がＭＯＳＦＥＴの場合には、ＭＯＳＦＥＴ内部の寄生ダイオードやＭＯＳＦＥＴのゲート端子に電圧を加えることで同期整流動作させることで、ダイオードＤ１〜Ｄ６を省略してもよい。
【００１８】
直流電源１０１としては、商用電源を用いたスイッチング電源や一次電池、二次電池を用いてもよく、鉄道用途に用いる場合には直流架線などでもよい。キャパシタ１０２は直流電源１０１を平滑化し、ノイズを除去するために接続されている。ここで、キャパシタ１０２は、その内部でキャパシタを複数直列接続もしくは並列接続して、キャパシタ１０２を構成するようにしてもよい。また、電力変換装置１の負荷は、モータや電力系統である。鉄道用途に用いる場合は、負荷は車両駆動用のモータである。
【００１９】
図２は、本発明の一実施例に記載の電力変換装置で使用されるスイッチング素子の特性図である。図２の縦軸はドレイン電流を、横軸はドレイン・ソース間電圧を示している。スイッチング素子は、ゲート端子に正のゲート電圧が印加されることでオン状態となり、ドレイン電流が流れる。スイッチング素子のゲートのしきい値電圧よりも十分に高い正のゲート電圧（Vgp）を印加した場合には、図２における傾きが高い状態となり、所望のドレイン電流を流す時のドレイン・ソース間電圧を低くでき、導通損失を低減できるため、オンゲート電圧とゲート電圧（Vgp）を印加する。
【００２０】
一方、スイッチング素子のゲートのしきい値電圧より少し高いが、ゲート電圧（Vｇｐ）よりも低いゲート電圧（Vgx）を印加した場合には、図２における傾きが低い状態となり、スイッチング素子が十分なオン状態とならず、ドレイン電流が飽和電流に制限される飽和特性を有する。本発明の実施例１に記載のゲート駆動回路は、この飽和特性を利用するものである。
【００２１】
図３は、本発明の一実施例に記載の電力変換装置１の一相分を構成するスイッチング素子を駆動するゲート駆動回路の回路図である。以下ではスイッチング素子Ｑ１のゲート駆動回路１０４ａの動作について説明する。
【００２２】
スイッチング素子Ｑ１のオン状態、オフ状態はゲート信号生成部２０３ａによって制御され、ゲート信号生成部２０３ａがオン信号を出力しているときはトランジスタ２０１ａがオン状態となり、スイッチング素子Ｑ１のゲートしきい値電圧以上のゲート電圧が印加され、ゲート信号生成部２０３ａがオフ信号を出力しているときはトランジスタ２０２ａがオン状態となり、スイッチング素子Ｑ１のゲートしきい値電圧より低いゲート電圧が印加される。また、本実施形態では、スイッチング素子Ｑ１、Ｑ２のゲートにそれぞれ入力されるゲート電圧はゲート抵抗２１５ａ、２１５ｂを介して入力される例を示すが、抵抗２１５ａ、２１６ｂは必ずしも接続されていなくてもよい。
【００２３】
次に図４のゲート駆動回路の動作波形に基づいて、スイッチング素子Ｑ１とスイッチング素子Ｑ２のゲート電圧の動作を示し、本発明の効果を説明する。図４は、上から順にスイッチング素子Ｑ１のゲート電圧（Vgs1）、スイッチング素子Ｑ２のゲート電圧（Vgs2）、スイッチング素子Ｑ２のドレイン電流（IdH2）を示している。  時刻ｔ≦ｔ０において、スイッチング素子Ｑ１のゲート信号生成部２０３ａはオフ信号を出力し、スイッチング素子Ｑ２のゲート信号生成回路２０３ｂはオン信号を出力しており、スイッチング素子Ｑ１ではトランジスタ２０２ａがオン状態かつトランジスタ２０１ａがオフ状態、スイッチング素子Ｑ２ではトランジスタ２０２ｂがオフ状態かつトランジスタ２０１ｂがオン状態となっている。スイッチング素子Ｑ２のゲート電圧としては「ゲート正側直流電源２０４ｂが印加される。例えば、１５Ｖである。  スイッチング素子Ｑ２のゲート電圧は検出され、比較部２１３ｂの一端子に入力される。比較部２１３ｂのもう一端には、抵抗２１１ｂと２１２ｂで分圧される電圧が印加される。この分圧によって生成される電圧はスイッチング素子Ｑ２のゲートしきい値電圧（Vth）であり、例えば５Ｖである。すなわち、比較部２１３ｂはスイッチング素子Ｑ２のゲート電圧とスイッチング素子Ｑ２のゲートしきい値電圧（Vth）を比較し、比較部２１３ｂから出力される比較結果の信号は、絶縁部２１４ａを介してスイッチ２０９ａ、２１０ａに入力される。スイッチング素子Ｑ２のゲート電圧が抵抗２１１ｂと２１２ｂで生成されるスイッチング素子Ｑ２のゲートしきい値電圧（Vth）より低い場合には、スイッチ２１０ａがオン状態となり、スイッチング素子Ｑ２のゲート電圧が抵抗２１１ｂと２１２ｂで生成されるスイッチング素子Ｑ２のゲートしきい値電圧（Vth）より高い場合には、スイッチ２０９ａがオン状態となる。時刻ｔ≦ｔ０においては、スイッチング素子Ｑ２のゲート電圧がゲートしきい値電圧（Vth）よりも高く、スイッチ２０９ａがオン状態となるため、スイッチング素子Ｑ１のゲート電圧として、ゲート正側直流電源２０４ａが印加され、例えば１５Ｖである。
【００２４】
比較部２１３ａの動作は比較部２１３ｂと同様にして、スイッチング素子Ｑ１のゲート電圧を検出し、比較部２１３ａの一端に入力される。比較部２１３ａのもう一端には、抵抗２１１ａと２１２ａで分圧される電圧が印加される。この分圧によって生成される電圧はスイッチング素子Ｑ１のゲートしきい値電圧（Vth）であり、例えば５Ｖである。すなわち、比較部２１３ａはスイッチング素子Ｑ１のゲート電圧とスイッチング素子Ｑ１のゲートしきい値電圧を比較し、比較部２１３aから出力される比較結果の信号は、絶縁部２１４ｂを介してスイッチ２０９ｂ、２１０ｂに入力される。スイッチング素子Ｑ１のゲート電圧が抵抗２１１ａと２１２ａで生成されるスイッチング素子Ｑ１のゲートしきい値電圧以下の場合には、スイッチ２１０ｂがオン状態となり、スイッチング素子Ｑ１のゲート電圧が抵抗２１１ａと２１２ａで生成されるスイッチング素子Ｑ１のゲートしきい値電圧より高い場合には、スイッチ２０９ｂがオン状態となる。時刻ｔ≦ｔ０においては、スイッチング素子Ｑ１のゲート電圧がゲートしきい値電圧（Vth）よりも低く、スイッチ２１０ｂがオン状態となるが、トランジスタ２０２ｂがオン状態となっているためスイッチング素子Ｑ２のゲート電圧はゲート負側直流電源２０５ｂが印加される。  次に時刻ｔ＝ｔ０のときに、スイッチング素子Ｑ１のゲート信号生成部２０３ａはオン信号を出力し、スイッチング素子Ｑ２のゲート信号生成部２０３ｂはオフ信号を出力する。すなわち、スイッチング素子Ｑ１、Ｑ２にほぼ同時にゲート信号が入力されるため、スイッチング素子Ｑ１、Ｑ２が同時にオフ状態となるデッドタイムを限りなくゼロに近づけることができる。
【００２５】
時刻ｔがｔ０からｔ２の期間において、スイッチング素子Ｑ２はトランジスタ２０２ｂがオン状態となっているためゲート電圧が減少するが、スイッチング素子Ｑ２のゲートしきい値電圧よりも高い状態である。すなわち、比較部２１３ｂはスイッチ２０９ａをオン状態となる信号を出力する。
【００２６】
同じ期間において、スイッチング素子Ｑ１のトランジスタ２０１ａがオン状態となっているため、時刻ｔがｔ０からスイッチング素子Ｑ１のゲート電圧は上昇し始める。このときスイッチング素子Ｑ１に印加されるゲート電圧について説明する。スイッチ２０９ａとトランジスタ２０１ａがそれぞれオン状態となっているため、スイッチング素子Ｑ１のゲート電圧は、ゲート正側直流電源２０４ａと並列接続されたツェナーダイオード２０６ａを介して入力される。このツェナーダイオード２０６ａを介して入力される電圧はスイッチング素子Ｑ１のゲート電圧を図２に示す飽和電流で動作させるための電圧である。例えば、ゲート正側直流電源２０４ａが１５Ｖ、飽和電流で動作させるゲート電圧が９Ｖとすると、ツェナーダイオード２０６ａのツェナー電圧が６Ｖであるものを使用する。抵抗２０７ａはツェナーダイオード２０６ａの電流を制限するためにツェナーダイオード２０６ａと直列接続されており、キャパシタ２０８ｂはツェナーダイオード２０６ａのノイズ除去および電圧の安定化のためにツェナーダイオード２０６ａと直列かつ抵抗２０７ａと並列に接続されている。また、トランジスタ２０２ｂがオン状態となっているため、スイッチング素子Ｑ２のゲート電圧は減少していく。
【００２７】
スイッチング素子Ｑ１のゲート電圧は、時刻ｔ＝ｔ０から徐々に増加して、時刻ｔ＝ｔ１の時に、ゲートしきい値電圧Vthを超える。時刻ｔがｔ１からｔ２の期間では、スイッチング素子Ｑ１、Ｑ２の両方のゲート電圧がゲートしきい値電圧（Vth）よりも高い状態となっている。
【００２８】
しかし、上記したゲート駆動回路を備えることで、スイッチング素子Ｑ１のゲート電圧は飽和電流で動作させるゲート電圧（Vgx）が印加されるため、時刻ｔがｔ１からｔ２の期間のように、スイッチング素子Ｑ１、Ｑ２の両方のゲート電圧が同時にゲートしきい値電圧（Vth）よりも高い状態となっていても、短絡電流はスイッチング素子Ｑ１のゲート電圧（Vgx）における飽和電流以下に制限される。この飽和電流がスイッチング素子Ｑ１、Ｑ２の定格電流以下となるようにゲート電圧（Vgx）を設定することで、スイッチング素子Ｑ１、Ｑ２の各ゲート信号生成部２０３が同時にオフ信号を出力するデッドタイム期間を限りなくゼロとしつつ、短絡電流をスイッチング素子Ｑ１、Ｑ２の定格電流以下に制限してスイッチング素子Ｑ１、Ｑ２の破壊を防ぐことができる。
【００２９】
次に、時刻ｔがｔ２以降の期間について説明する。時刻ｔ＝ｔ２はスイッチング素子Ｑ２のゲート電圧がスイッチング素子Ｑ２のゲートしきい値電圧と一致する瞬間である。
【００３０】
時刻ｔがｔ２を過ぎると、スイッチング素子Ｑ２のゲート電圧はスイッチング素子Ｑ２のゲートしきい値電圧より低くなるため、絶縁部２１４ａを介してスイッチ２１０ａがオン状態となる。すなわち、トランジスタ２０１ａがオン状態となっているため、スイッチング素子Ｑ１のゲート電圧はゲート正側直流電源２０４ａが印加され、ゲート電圧がVgxからVgpに上昇する。また、スイッチング素子Ｑ２のトランジスタ２０２ｂがオン状態となっているため、スイッチング素子Ｑ２のゲート電圧はVthからVgnへ減少していく。
これによってスイッチング素子Ｑ１は十分にオン状態となるため、損失を低減することができる。また、対アーム素子のスイッチング素子Ｑ２のゲート電圧がゲートしきい値電圧よりも小さくなった場合にスイッチング素子Ｑ１のゲート電圧をVgxから通常のオンゲート電圧であるVｇｐに上昇させるため、スイッチング素子Ｑ１を飽和電流で動作させるゲート電圧Vgxで動作させる期間を、スイッチング素子Ｑ１、Ｑ２が短絡電流によって破壊させないための必要最小限の期間に制御できるため、損失の増大を防ぎ、電力変換装置１の信頼性を向上することができる。
【００３１】
時刻ｔがｔ０からｔ２の期間では、上記したように、スイッチング素子Ｑ１がターンオン動作を行い、スイッチング素子Ｑ２がターンオフ動作を行う場合を説明したが、時刻ｔがｔ３からｔ５の期間では、逆にスイッチング素子Ｑ２がターンオン動作を行い、スイッチング素子Ｑ１がターンオフ動作を行う場合を示している。この時刻ｔがｔ３からｔ５の期間においても、ｔ０からｔ２の期間と同様の制御が行われる。
【００３２】
時刻ｔ＝ｔ３において、ゲート信号生成部２０３ａからスイッチング素子Ｑ１のオフ信号が、ゲート信号生成部２０３ｂからスイッチング素子Ｑ２にオン信号がほぼ同時に入力される。時刻ｔがｔ３からｔ４の期間では、スイッチング素子Ｑ１のゲート電圧は減少し、スイッチング素子Ｑ２のゲート電圧はゲートしきい値電圧Vthまで上昇する。
【００３３】
時刻ｔ＝ｔ４において、スイッチング素子Ｑ２のゲート電圧がゲートしきい値電圧を超える。この時、対アームであるスイッチング素子Ｑ１のゲート電圧はゲートしきい値電圧よりも大きいため、比較部213aからスイッチ２０９ｂをオン状態とする信号が出力される。時刻ｔがｔ４からｔ５の期間では、スイッチング素子Ｑ１のゲート電圧はさらに減少してゲートしきい値電圧まで減少し、スイッチング素子Ｑ２のゲート電圧はゲートしきい値電圧Vｇｘまで上昇する。ここで、当該期間では、各スイッチング素子Ｑ１、Ｑ２のゲート電圧はいずれもゲートしきい値電圧を超えているが、スイッチング素子Ｑ２のゲート電圧がVｇｘに制限されているため、短絡電流はスイッチング素子Ｑ２の飽和電流に制限される。
【００３４】
時刻ｔ＝ｔ５において、スイッチング素子Ｑ１のゲート電圧がゲートしきい値電圧よりも小さくなる。この時、対アームであるスイッチング素子Ｑ１のゲート電圧はゲートしきい値電圧よりも大きいため、比較部213aからスイッチ２１０ｂをオン状態とする信号が出力される。時刻ｔがｔ５以降の期間では、スイッチング素子Ｑ２のゲート電圧がVgxから通常のオン電圧Vgpまで上昇する。
【００３５】
次に、本発明の効果を説明するための比較例におけるゲート駆動回路の動作波形を図５に示す。図５に示す比較例においては、ターンオンを行うスイッチング素子にオン信号が入力されてから一定期間の間、ゲート電圧をVgxに制限する制御方法である。このような制御を行った場合、図５に示すように、一定期間（ｔ０〜ｔ２’）の終了時刻であるｔ２’が、対アームのスイッチング素子Ｑ２のゲート電圧がゲートしきい値電圧と等しくなる時刻ｔ２よりも後である場合は、スイッチング素子Ｑ１のゲート電圧が通常のオンゲート電圧Vgｐまで立ち上がるタイミングが遅くなり、正規のゲートパルスに対して出力電圧波形にひずみが生じ、高調波ノイズが発生し、さらにはモータ等の負荷での損失が大きくなる。
【００３６】
逆に、過渡制御期間の終了時刻がｔ２’が、対アームのスイッチング素子Ｑ２のゲート電圧がゲートしきい値電圧と等しくなる時刻ｔ２よりも前である場合は、各スイッチング素子が同時にオン状態となった場合の短絡電流を抑制することが出来ない。
【００３７】
ターンオフするスイッチング素子のゲート電圧がオフゲート電圧まで減少する時間は、スイッチング時のドレイン電流や温度に応じて大きく変化するため、過渡制御期間を一定と定めた場合には、状況に応じた最適な制御を行うことができず、上記した問題が生じる。例えば、ドレイン電流が大きいとターンオフするスイッチング素子のゲート電圧が減少するのに時間が掛かり、制御期間を長くする必要がある。また、温度が高いとターンオフするIGBTのスイッチング素子のゲート電圧が減少するのに時間が掛かり、制御期間を長くする必要がある。
【００３８】
ここで、上記で説明した実施例では、ターンオンを行うスイッチング素子の対アームのスイッチング素子のゲート電圧がゲートしきい値電圧Vthよりも高いか否かに応じて、ターンオンを行うスイッチング素子のゲート電圧を過渡ゲート電圧Vgxに制限するか否かを判断する制御を説明したが、ゲートしきい値電圧Vthに代えて、過渡ゲート電圧Vgxを用いても良い。つまり、比較部２１３でゲート電圧と比較する電圧を、過渡ゲート電圧Ｖｇｘとし、ターンオフを行うスイッチング素子のゲート電圧が過渡ゲート電圧Ｖｇｘよりも高い場合に、ターンオンを行うスイッチング素子のゲート電圧を過渡ゲート電圧Ｖｇｘに制限して、ターンオフを行うスイッチング素子のゲート電圧が過渡ゲート電圧Ｖｇｘ以下の場合に、ターンオンを行うスイッチング素子のゲート電圧をオンゲート電圧まで上昇させるようにしても良い。
【００３９】
この制御を用いてスイッチング素子Ｑ１をターンオンさせる場合、スイッチング素子Ｑ２のゲート電圧が過渡ゲート電圧Ｖｇｘ以下となった時点で、スイッチング素子Ｑ１のゲート電圧を過渡ゲート電圧Ｖｇｘよりも上昇させることになるが、スイッチング素子Ｑ１、Ｑ２のゲート電圧のいずれかは、過渡ゲート電圧Ｖｇｘ以下に制限されており、短絡電流も飽和電流以下に制限されるため、短絡電流によりスイッチング素子が破壊されることを防止できる。
【００４０】
更に、過渡ゲート電圧Vgxや比較部２１３でゲート電圧と比較する電圧は、上述した値以外であっても、「スイッチング時間が変動しても、短絡電流によるパワー半導体の破壊を防ぎつつ、高調波ノイズを抑制する」という効果を少なからず達成できる場合がある。例えば、過渡ゲート電圧Vgxは、飽和電流がスイッチング素子のパルス定格電流（短時間のパルス電流での許容電流）となるゲート電圧以下、かつオフゲート電圧よりも大きい所定電圧値に設定すれば良い。また、比較部２１３でゲート電圧と比較する電圧は、飽和電流がスイッチング素子のパルス定格電流（短時間のパルス電流での許容電流）となるゲート電圧以下、かつオフゲート電圧よりも大きい所定電圧値に設定すれば良い。
【００４１】
しかし、より確実に短絡電流によるパワー半導体の破壊を防ぎ、かつ高調波ノイズをより抑制しようとした場合には、過渡ゲート電圧Vgxは、飽和電流がスイッチング素子の定格電流となるゲート電圧以下、かつゲートしきい値電圧以上の所定電圧値に設定し、また、比較部２１３でゲート電圧と比較する電圧は、飽和電流がスイッチング素子の定格電流となるゲート電圧以下、かつゲートしきい値電圧近傍の値以上の所定電圧値に設定すれば良い。
【００４２】
次に、スイッチング素子Ｑ１〜Ｑ６として、シリコンより大きいバンドギャップを有するＳｉＣなどの半導体材料を母材とするＭＯＳＦＥＴで構成した電力変換装置は、高い周波数でスイッチング動作が可能となるという特性を有する。しかし、スイッチング周波数が高い場合には、出力電圧波形にひずみにより生じる高調波ノイズの影響も大きくなる。そのため、シリコンより大きいバンドギャップを有するＳｉＣなどの半導体材料を母材とするＭＯＳＦＥＴで構成した電力変換装置に本発明を適用した場合には、より高い効果を得ることができる。
【実施例２】
【００４３】
次に、本発明の他の実施例における電力変換装置１の一相分を構成するスイッチング素子を駆動するゲート駆動回路の回路図を図６に示す。図３と同じ構成は、図３と同じ符号を付しており、本実施例において実施例１から置き換える構成や制御以外は実施例１と同様である。図６のゲート駆動回路では、比較部２１６a、２１６b、電流検出部２１８a、２１８bを有する点で図３と相違する。図３に記載のゲート駆動回路では、対アームのスイッチング素子のゲート電圧を計測して、比較部２１３でゲート電圧を所定電圧値と比較する構成であったが、図６に記載のゲート駆動回路２１６では、ドレイン電流を電流検出部２１８により検出し、検出したドレイン電流を比較部２１６で所定値（例えば、オン状態のドレイン電流１００Ａより小さな値）と比較して、ドレイン電流が所定値よりも大きい場合に、絶縁部２１４を介して対アームのゲート駆動回路のスイッチ２０９をオン状態として、過渡ゲート電圧を出力させる。逆に、ドレイン電流が前記所定値以上となる場合に、絶縁部２１４を介して対アームのゲート駆動回路のスイッチ２１０をオン状態として、通常のオンゲート電圧を出力させる。図６に示した本実施形態においても、本発明の効果を得ることができる。
【符号の説明】
【００４４】
Ｑ１〜Ｑ６  スイッチング素子
Ｄ１〜Ｄ６  ダイオード
Ｖｇｐ  オンゲート電圧 
Ｖｇｎ  オフゲート電圧
Ｖｔｈ  ゲートしきい値電圧
Ｖｇｘ  過渡ゲート電圧
１  電力変換装置
１０１  直流電源
１０２、２０８ａ、２０８ｂ  キャパシタ
１０３  負荷
１０４ａ〜１０４ｆ  ゲート駆動回路
２０１ａ、２０１ｂ、２０２ａ、２０２ｂ  トランジスタ
２０３ａ、２０３ｂ  ゲート信号生成部
２０４ａ、２０４ｂ  ゲート正側直流電源
２０５ａ、２０５ｂ  ゲート負側直流電源
２０６ａ、２０６ｂ  ツェナーダイオード
２０７ａ、２０７ｂ  ２１１ａ、２１１ｂ、２１２ａ、２１２ｂ、２１５ａ、２１５ｂ  抵抗
２０９ａ、２０９ｂ、２１０ａ、２１０ｂ  スイッチ
２１３ａ、２１３ｂ、２１６ａ、２１６ｂ  比較部
２１４ａ、２１４ｂ  絶縁部
２１８ａ、２１８ｂ  電流検出部
【図１】
2017130988.tif 000003
【図２】
2017130988.tif 000004
【図３】
2017130988.tif 000005
【図４】
2017130988.tif 000006
【図５】
2017130988.tif 000007
【図６】
2017130988.tif 000008