(57)【要約】【課題】小型化が可能で回路素子に加わる電圧や電流等の負担の少ない電圧補償装置を提供する。【解決手段】  電源電圧Ｖｉｎが入力される電源電圧入力部６と、負荷電圧を出力する負荷電圧出力部７と、外部からの制御信号が入力される制御信号入力部８と、前記電源電圧入力部６に入力される前記電源電圧が所定の範囲内の場合には、入力された前記電源電圧と同一の電圧を負荷電圧出力部７に出力し、前記電源電圧が所定の範囲外の場合には、前記制御信号に従って作動し、所定の電圧を前記負荷電圧出力部７に出力する電圧補償部５と、を有し、前記電圧補償部５は、少なくとも一つの交流チョッパ回路を含むことを特徴とする電圧補償装置１。【選択図】図１
2017021698.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧が入力される電源電圧入力部と、
負荷電圧を出力する負荷電圧出力部と、
外部からの制御信号が入力される制御信号入力部と、
前記電源電圧入力部に入力される前記電源電圧が所定の範囲内の場合には、入力された前記電源電圧と同一の電圧を負荷電圧出力部に出力し、前記電源電圧が所定の範囲外の場合には、前記制御信号に従って作動し、所定の電圧を前記負荷電圧出力部に出力する電圧補償部と、を有し、
前記電圧補償部は、少なくとも一つの交流チョッパ回路を含むことを特徴とする電圧補償装置。
【請求項２】
前記電圧補償部の作動時において、前記負荷電圧は、
前記交流チョッパ回路の入力電圧である一次側電圧と、
前記交流チョッパ回路の出力電圧である二次側電圧と、を加えた電圧となっていることを特徴とする請求項１に記載の電圧補償装置。
【請求項３】
前記交流チョッパ回路の前記二次側電圧の電圧波形の位相が、前記一次側電圧の電圧波形の位相と１８０度ずれていることを特徴とする
請求項１または請求項２に記載の電圧補償装置。
【請求項４】
前記交流チョッパ回路が、
少なくとも二つのスイッチング部と、少なくとも一つのリアクトルと、を含むことを特徴とする請求項１から請求項３のいずれか１項に記載の電圧補償装置。
【請求項５】
前記スイッチング部が、双方向に電圧を印加可能な半導体双方向スイッチ部から主に構成されていることを特徴とする請求項１から請求項４のいずれか１項に記載の電圧補償装置。
【請求項６】
前記交流チョッパ回路の一次側及び二次側にそれぞれコンデンサが設けられていることを特徴とする請求項１から請求項５のいずれか１項に記載の電圧補償装置。
【請求項７】
前記電圧補償部が、直列に接続された２以上の前記交流チョッパ回路を含むことを特徴とする請求項１から請求項６のいずれか１項に記載の電圧補償装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷に供給される電源電圧が変動した際に、負荷電圧を適正な電圧範囲に維持する電圧補償装置に関するものである。
【背景技術】
【０００２】
従来、コンデンサなどのエネルギー蓄積要素を含む電圧補償装置が知られている（例えば特許文献１参照。）。この従来の電圧補償装置では、コンデンサなどのエネルギー蓄積要素の直流電圧を、変換器によって交流に変換し所望の電圧を発生させるものであった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−４８９３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の電圧補償装置では、負荷と並列に接続される場合と直列に接続される場合があるが、並列に接続される場合には電源電圧と同等の電圧を出力できる電源容量が必要であり、装置が大型化するという問題があった。また、負荷と直列に接続される場合には、電源容量は低減可能であるが，電源系統に補償電圧を重畳するためのトランスが別途必要となり、部品点数が増えると共に、大がかりな構成となってしまうという問題があった。またいずれの場合も、直流電圧を蓄積するための大型のコンデンサなどのエネルギー蓄積要素が必要であり、装置を小型化しにくいという問題もあった。
【０００５】
本発明は、上記の課題を解決するためになされたものであって、小型化が可能で回路素子に加わる電圧や電流等の負担の少ない電圧補償装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明による電圧補償装置は、電源電圧が入力される電源電圧入力部と、負荷電圧を出力する負荷電圧出力部と、外部からの制御信号が入力される制御信号入力部と、前記電源電圧入力部に入力される前記電源電圧が所定の範囲内の場合には、入力された前記電源電圧と同一の電圧を負荷電圧出力部に出力し、前記電源電圧が所定の範囲外の場合には、前記制御信号に従って作動し、所定の電圧を前記負荷電圧出力部に出力する電圧補償部とを有し、前記電圧補償部は、少なくとも一つの交流チョッパ回路を含む電圧補償装置を提供する。
【０００７】
本発明の電圧補償装置によれば、入力電圧である電源電圧が所定の範囲外となった場合に電圧補償装置に含まれる交流チョッパ回路が制御信号に従って作動する。そして、この交流チョッパ回路が制御信号に従って作動することで所定の電圧が負荷電圧出力部に出力される。
【０００８】
上記発明においては、前記電圧補償部の作動時において、前記負荷電圧は、前記交流チョッパ回路の入力電圧である一次側電圧と、前記交流チョッパ回路の出力電圧である二次側電圧とを加えた電圧となっていることが好ましい。
【０００９】
このようにすることにより、電源電圧が所定の範囲外となり、電圧補償部が作動した場合に、電圧補償部は交流チョッパ回路の入力電圧と交流チョッパ回路の出力電圧を加えた電圧を負荷電圧出力部に出力する。このため、例えば交流チョッパ回路の一次側に電源電圧を入力すれば、電圧補償部は電源電圧に、制御信号に従った所定の電圧を加えた大きさの電圧を出力する。
【００１０】
上記発明においては、前記交流チョッパ回路の前記二次側電圧の電圧波形の位相が、前記一次側電圧の電圧波形の位相と１８０度ずれていることが好ましい。
このようにすることにより、交流チョッパ回路の二次側の電圧は一次側の電圧と逆相になるため、交流チョッパ回路の一次側の所定の箇所と、交流チョッパ回路の二次側の所定の箇所の電位差は、交流チョッパ回路の入力電圧（一次側電圧）と前記交流チョッパ回路の出力電圧（二次側電圧）を同相で加えた電圧となる。この電圧を電圧補償部の出力とすれば、簡易な構成の電圧補償部とすることができる。
【００１１】
上記発明においては、前記交流チョッパ回路が、少なくとも二つのスイッチング部と、少なくとも一つのリアクトルとを含むことが好ましい。
このようにすることにより、簡易な構成の電圧補償部を有した電圧補償装置とすることができる。
【００１２】
上記発明においては、前記スイッチング部が、双方向に電圧を印加可能な半導体双方向スイッチ部から主に構成されていることが好ましい。
このようにすることにより、電源電圧の極性が反転した場合でも、スイッチング部を電源電圧の極性に応じて制御するだけで、所望の電圧を効率的に出力可能な電圧補償装置が構成される。
【００１３】
上記発明においては、前記交流チョッパ回路の一次側及び二次側にそれぞれコンデンサが設けられていることが好ましい。
このようにすることにより、スイッチング部を作動させた際に生じるノイズを低減することが可能となる。
【００１４】
上記発明においては、前記電圧補償部が、直列に接続された２以上の前記交流チョッパ回路を含むことが好ましい。
このようにすることにより、多段増幅によって大きな補償電圧も出力可能な電圧補償装置が構成される。また、多重化効果により交流チョッパ回路によるノイズ等を低減することも可能である。
【発明の効果】
【００１５】
本発明の電圧補償装置によれば、大型のコンデンサなどのエネルギー蓄積要素や、電源系統に補償電圧を重畳するためのトランスも不要であるため、電圧補償装置を小型化することが可能である。また、電圧補償部は、電源電圧が所定の範囲外の場合にのみ作動するため、回路素子に加わる電圧や電流等による負担が少ない電圧補償装置を提供することも可能となる。
【図面の簡単な説明】
【００１６】
【図１】図１（ａ）は、本発明による電圧補償装置の第一の実施形態を示す回路図である。図１（ｂ）は、図１（ａ）に示す回路図の等価回路図である。
【図２】本発明による電圧補償装置に含まれる交流チョッパ回路の動作を説明する説明図である。
【図３】図３（ａ）は、電源電圧が正の場合のスイッチングタイミングチャートである。図３（ｂ）は、電源電圧が負の場合のスイッチングタイミングチャートである。
【図４】図４（ａ）は、本発明による電圧補償装置に含まれる交流チョッパ回路の、電源電圧が正の場合の＜１＞の区間（モード１Ｐ）の動作説明図である。図４（ｂ）は、本発明による電圧補償装置に含まれる交流チョッパ回路の、電源電圧が正の場合の＜２＞の区間（モード２Ｐ）の動作説明図である。図４（ｃ）は、本発明による電圧補償装置に含まれる交流チョッパ回路の、電源電圧が正の場合の＜３＞の区間（モード３Ｐ）の動作説明図である。図４（ｄ）は、本発明による電圧補償装置に含まれる交流チョッパ回路の、電源電圧が正の場合の＜４＞の区間（モード４Ｐ）の動作説明図である。
【図５】図５（ａ）は、本発明による電圧補償装置に含まれる交流チョッパ回路の、電源電圧が正の場合の＜５＞の区間（モード５Ｐ）の動作説明図である。図５（ｂ）は、本発明による電圧補償装置に含まれる交流チョッパ回路の、電源電圧が正の場合の＜６＞の区間（モード６Ｐ）の動作説明図である。図５（ｃ）は、本発明による電圧補償装置に含まれる交流チョッパ回路の、電源電圧が正の場合の＜７＞の区間（モード７Ｐ）の動作説明図である。図５（ｄ）は、本発明による電圧補償装置に含まれる交流チョッパ回路の、電源電圧が正の場合の＜８＞の区間（モード８Ｐ）の動作説明図である。
【図６】図６（ａ）は、本発明による電圧補償装置に含まれる交流チョッパ回路の、電源電圧が負の場合の＜１＞の区間（モード１Ｎ）の動作説明図である。図６（ｂ）は、本発明による電圧補償装置に含まれる交流チョッパ回路の、電源電圧が負の場合の＜２＞の区間（モード２Ｎ）の動作説明図である。図６（ｃ）は、本発明による電圧補償装置に含まれる交流チョッパ回路の、電源電圧が負の場合の＜３＞の区間（モード３Ｎ）の動作説明図である。図６（ｄ）は、本発明による電圧補償装置に含まれる交流チョッパ回路の、電源電圧が負の場合の＜４＞の区間（モード４Ｎ）の動作説明図である。
【図７】図７（ａ）は、本発明による電圧補償装置に含まれる交流チョッパ回路の、電源電圧が負の場合の＜５＞の区間（モード５Ｎ）の動作説明図である。図７（ｂ）は、本発明による電圧補償装置に含まれる交流チョッパ回路の、電源電圧が負の場合の＜６＞の区間（モード６Ｎ）の動作説明図である。図７（ｃ）は、本発明による電圧補償装置に含まれる交流チョッパ回路の、電源電圧が負の場合の＜７＞の区間（モード７Ｎ）の動作説明図である。図７（ｄ）は、本発明による電圧補償装置に含まれる交流チョッパ回路の、電源電圧が負の場合の＜８＞の区間（モード８Ｎ）の動作説明図である。
【図８】図８（ａ）は本発明による電圧補償装置の、電源電圧が正の場合の＜１＞の区間（モード１Ｐ）の動作説明図である。図８（ｂ）は本発明による電圧補償装置の、電源電圧が正の場合の＜２＞の区間（モード２Ｐ）の動作説明図である。図８（ｃ）は本発明による電圧補償装置の、電源電圧が正の場合の＜３＞の区間（モード３Ｐ）の動作説明図である。図８（ｄ）は本発明による電圧補償装置の、電源電圧が正の場合の＜４＞の区間（モード４Ｐ）の動作説明図である。
【図９】図９（ａ）は本発明による電圧補償装置の、電源電圧が正の場合の＜５＞の区間（モード５Ｐ）の動作説明図である。図９（ｂ）は本発明による電圧補償装置の、電源電圧が正の場合の＜６＞の区間（モード６Ｐ）の動作説明図である。図９（ｃ）は本発明による電圧補償装置の、電源電圧が正の場合の＜７＞の区間（モード７Ｐ）の動作説明図である。図９（ｄ）は本発明による電圧補償装置の、電源電圧が正の場合の＜８＞の区間（モード８Ｐ）の動作説明図である。
【図１０】図１０（ａ）は本発明による電圧補償装置の、電源電圧が負の場合の＜１＞の区間（モード１Ｎ）の動作説明図である。図１０（ｂ）は本発明による電圧補償装置の、電源電圧が負の場合の＜２＞の区間（モード２Ｎ）の動作説明図である。図１０（ｃ）は本発明による電圧補償装置の、電源電圧が負の場合の＜３＞の区間（モード３Ｎ）の動作説明図である。図１０（ｄ）は本発明による電圧補償装置の、電源電圧が負の場合の＜４＞の区間（モード４Ｎ）の動作説明図である。
【図１１】図１１（ａ）は本発明による電圧補償装置の、電源電圧が負の場合の＜５＞の区間（モード５Ｎ）の動作説明図である。図１１（ｂ）は本発明による電圧補償装置の、電源電圧が負の場合の＜６＞の区間（モード６Ｎ）の動作説明図である。図１１（ｃ）は本発明による電圧補償装置の、電源電圧が負の場合の＜７＞の区間（モード７Ｎ）の動作説明図である。図１１（ｄ）は本発明による電圧補償装置の、電源電圧が負の場合の＜８＞の区間（モード８Ｎ）の動作説明図である。
【図１２】本発明による電圧補償装置の各部の電圧、電流波形図である。
【図１３】本発明による電圧補償装置の各部の電圧、電流波形図である。
【図１４】本発明による電圧補償装置の各部の電圧、電流方向を示す回路図である。
【図１５】本発明による電圧補償装置の第二の実施形態を示す回路図である。
【図１６】図１６（ａ）は、本発明の第二の実施形態の電圧補償装置の出力電圧及び出力電流波形（搬送波の位相を制御している場合）を示す図、及びその波形の一部拡大図である。図１６（ｂ）は、本発明の第二の実施形態の電圧補償装置の出力電圧及び出力電流波形（搬送波の位相を制御していない場合）を示す図、及びその波形の一部拡大図である。
【発明を実施するための形態】
【００１７】
〔第１の実施形態〕
以下、本発明の第一の実施形態に係る電圧補償装置１について図１から図１４を参照しながら説明する。本実施形態に係る電圧補償装置１はスイッチング素子Ｑ１〜Ｑ４と、リアクトルＬ、及びコンデンサＣ１，Ｃ２とからで主に構成されている。
【００１８】
なお、以降の説明において、回路図中の端子や節点等にはａ，ｂ，ｃなどの符号を付し、それらを単にａ点，ｂ点，ｃ点などと記載する。また、回路を流れる電流、電圧の向きは断りのない限り図中に示した矢印の方向とする。また、回路図中、同電位の点や、同一の点であっても説明のために異なる記号を付す場合がある。
【００１９】
電圧補償装置１のａ，ｂ点間は、電源電圧Ｖｉｎが入力される電源電圧入力部６であり、ｃ，ｄ点間は、出力電圧（負荷電圧）Ｖｌｏが出力される負荷電圧出力部７である。ａ点と同電位であるｃ点と、ｂ点と同電位であるｆ点（ｇ点）との間にはコンデンサＣ１が接続されている。また、ｄ点と同電位であるｈ点と、ｆ点（ｇ点）との間には、コンデンサＣ２が接続されている。なお、ａ，ｂ点間が、後述する昇降圧チョッパ回路である回路２０の一次側回路の入力部と、ｆ，ｈ間が、回路２０の二次側の回路の出力部に相当する。
【００２０】
スイッチング素子Ｑ１〜Ｑ４は、パワーＭＯＳＦＥＴなどの半導体デバイスに、ダイオードが並列逆接続された半導体素子である。なお、スイッチング素子には、上記の他、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などの、制御信号に従ってスイッチング可能な他の公知の半導体素子も使用可能である。本実施例ではパワーＭＯＳＦＥＴが用いられている例をあげて説明する。（以降単にＦＥＴと記載する。）スイッチング部２は、それぞれのＦＥＴのソース側の端子が直列に接続された、スイッチング素子Ｑ１とスイッチング素子Ｑ２から構成されている。スイッチング部３も同様に、それぞれのＦＥＴのソース側の端子が直列に接続された、スイッチング素子Ｑ３とスイッチング素子Ｑ４から構成されている。このようにスイッチング部２，３を構成することで、スイッチング部２，３は、両方向に電圧を印可可能な半導体双方向スイッチとなっている。なお、このスイッチング部２，３は、例えばＧａＮ素子を用いた１素子のオン抵抗で逆耐圧を有するような半導体双方向素子であってもよい。
【００２１】
スイッチング部２とスイッチング部３はｍ点にて直列に接続され、スイッチング部２のスイッチング素子Ｑ２側の端部が、ｃ点と同一の電位であるｋ点に接続されている。また、スイッチング部３のＱ３側の端部が、ｄ点と同電位であるｎ点に接続されている。スイッチング部２とスイッチング部３が接続されているｍ点と、ｆ点（ｇ点）との間には、リアクトルＬが接続されている。なお、このスイッチング部２，３、リアクトルＬ、コンデンサＣ１，Ｃ２からなる部分が電圧補償部５とされている。
【００２２】
この電圧補償装置１のd点及びｇ点（ｆ点）を回路の出力部とすると、電圧補償装置１は、図１（ｂ）に示す回路２０として表すことができる。この回路２０は、一般的な昇降圧チョッパ回路であり、換言すれば、昇降圧チョッパ回路である回路２０のｅ，ｈ点間を出力部とした回路が電圧補償装置１である。  このように、電圧補償装置１と回路２０は同一の回路であるため、以降、電圧補償装置１の動作を回路２０を用いて説明する。
【００２３】
回路２０は、昇降圧チョッパ回路を交流に適用したものであり、その制御の方法は一般的なチョッパ回路の制御と同等である。具体的には、入力部であるａ，ｂ点間に入力電圧Ｖｉｎを入力し、制御部４からの制御信号９を、制御信号入力部８に入力することでスイッチング素子Ｑ１〜Ｑ４がそれぞれ制御され、その制御に応じた電圧Ｖｏが回路２０の出力部であるｄ，ｇ点間に出力される。なお、本実施例では、制御信号入力部８に入力される制御信号９は、それぞれのスイッチング素子Ｑ１〜Ｑ４のＯＮ／ＯＦＦを個別に制御するゲート信号である。
【００２４】
この回路２０の出力Ｖｏは、公知の昇降圧チョッパ回路と同様にスイッチングのデューティ（Ｄ）を変更することで所望の値とすることが可能である。このため、スイッチングのデューティ（Ｄ）を適切な値にすることで、ｄ，ｇ点間に所望の出力電圧Ｖｏを得ることができる。なお、本実施例では、搬送波１０として三角波を用いた制御を例示しているが、昇降圧の割合を変更可能な他の公知の制御方法を用いることも可能である。
【００２５】
回路２０は、図２に示す様に左右対称の構成をしているため、双方向電力変換が可能な回路であり、ｄ，ｇ点間を回路の入力部とし、ａ，ｂ点間を回路の出力部とすることも可能である。
【００２６】
次に、図３〜図７を参照しながら、回路２０の動作について説明をする。
以降の説明において、簡単のためにスイッチング素子Ｑ１〜Ｑ４を単にＱ１〜Ｑ４、リアクトルＬをＬ、回路２０の入力電圧をＶｉｎ、回路２０の出力電圧をＶｏ、リアクトルＬの両端電圧をＶＬと記載する。また、スイッチング素子Ｑ１〜Ｑ４を構成するＦＥＴを単にＱ１〜Ｑ４のＦＥＴと、当該ＦＥＴに逆並列接続されているダイオードを単にＱ１〜Ｑ４のダイオードと記載する。
【００２７】
図３（ａ）は入力電圧Ｖｉｎが正の場合のＱ１〜Ｑ４のスイッチングタイミングチャートであり、図３（ｂ）はＶｉｎが負の場合のＱ１〜Ｑ４のスイッチングタイミングチャートである。回路２０には交流電圧が入力されるため、入力電圧Ｖｉｎが正の場合と負の場合とで、Ｑ１〜Ｑ４のスイッチングが異なっている。
【００２８】
このタイミングチャートにおいて、各波形のＨとなっている区間が、Ｑ１〜Ｑ４がＯＮ（導通）の区間であり、Ｌとなっている区間がＱ１〜Ｑ４がＯＦＦ（導通不可）の区間である。以降、Ｖｉｎが正電圧の場合と、負電圧の場合に分け、図３（ａ），（ｂ）中に示される＜１＞〜＜８＞のそれぞれの区間について、回路２０の動作を説明する。
（１）Ｖｉｎが正電圧の場合（図４、図５）
Ｖｉｎが正電圧の場合、Ｑ１〜Ｑ４は、図３（ａ）に示されるタイミングチャートにてＯＮ、ＯＦＦが制御される。
＜１＞の区間（モード１Ｐ）
Ｑ１、Ｑ２は共にＯＦＦであり、Ｑ２のダイオードは、Ｖｉｎとは逆方向であるため、一次側に電流は流れない。一方、Ｑ３がＯＮであるため、後述するモード８Ｐから継続してＱ３、Ｑ４、Ｌの順番の方向に電流ｉ２が流れる。この際、Ｑ４はＯＦＦであるが、Ｑ４のダイオードを通過して電流が流れている。
＜２＞の区間（モード２Ｐ）
Ｑ２がＯＮ（導通）となっているため、Ｑ２，Ｑ１，Ｌの順番の方向に電流ｉ１が流れ、Ｌにエネルギーが蓄積される。この際、Ｑ１はＯＦＦであるが、電流の向きがＱ１のダイオードの順方向であるため、Ｑ１のダイオードを通過して電流ｉ１が流れる。この際、Ｌの両端電圧ＶＬは、ＶＬ＝Ｖｉｎとなっている。なお、Ｑ４はＯＦＦであり、二次側へ電流は流れない。
＜３＞の区間（モード３Ｐ）
Ｑ２がＯＮ（導通）のため、Ｑ２，Ｑ１，Ｌの順番の方向に電流ｉ１が流れる。この際、Ｑ１はＯＦＦであるが、電流の向きがＱ１のダイオードの順方向であるため、Ｑ１のダイオードを電流が流れる。また、Ｑ３，Ｑ４が共にＯＦＦとなることから二次側は完全に遮断され、二次側に電流は流れない。
＜４＞区間（モード４Ｐ）
Ｑ１もＯＮ（導通）となり、電流はＱ２のＦＥＴ、Ｑ１のＦＥＴを流れる（同期整流モード）。Ｑ１、Ｑ２が共にＯＮとなることにより、ダイオードによる電圧降下が防がれ、効率的にスイッチング部２を電流ｉ１が流れるようになる。
＜５＞の区間（モード５Ｐ）
Ｑ１が再びＯＦＦとなり、同期整流モードが解除され、電流ｉ１はＱ２のＦＥＴ、Ｑ１のダイオードを流れる。
＜６＞の区間（モード６Ｐ）
モード５Ｐと同様にＱ２、Ｑ１、Ｌの順番の方向に電流ｉ１が流れる。なお、Ｑ３はＯＮとなるが、Ｑ４がＯＦＦであり、Ｑ４のダイオードは逆方向のため二次側へ電流は流れない。
＜７＞の区間（モード７Ｐ）
Ｑ２がＯＦＦとなるため、一次側の電流ｉ１は流れなくなる。一方、Ｌに蓄えられたエネルギーによって、Ｌに引き続き同一の方向に電流が流れ続けようとするため、Ｑ３，Ｑ４を通過してＬに電流ｉ２が流れる。この際、Ｑ４はＯＦＦであるが、電流の向きがＱ４のダイオードの順方向であるため、Ｑ４のダイオードを電流が流れる。なお、ＶＬはＶｉｎとは位相が１８０度ずれた電圧（逆相の電圧）となっている。このときＶｏ＝ＶＬである。
＜８＞の区間（モード８Ｐ）
モード７Ｐと同様の方向に電流ｉ２が流れる。なおＱ４がＯＮとなるため、電流はＱ４のＦＥＴを通って流れる様になる（同期整流モード）。
【００２９】
モード８Ｐの次には再びモード１Ｐとなり、Ｖｉｎが負電圧となるまで同様のシーケンスが繰り返される。
（２）Ｖｉｎが負電圧の場合（図５、図６）
Ｖｉｎが負電圧の場合、Ｑ１〜Ｑ４は、図３（ｂ）に示されるタイミングチャートにてＯＮ、ＯＦＦが制御される。このタイミングチャートは、図３（ａ）に記載のタイミングチャートのＱ１とＱ２のシーケンスが入れ替わり、Ｑ３とＱ４のシーケンスが入れ替わったものである。
＜１＞の区間（モード１Ｎ）
Ｑ４がＯＮであるため、後述するモード８Ｎから継続してＬ，Ｑ４、Ｑ３の順番の方向に電流ｉ２が流れる。この際、ＶＬ＝Ｖｏであり、ＶＬの電圧の極性はＶｉｎとは逆である。
＜２＞の区間（モード２Ｎ）
Ｑ１がＯＮとなるため、Ｌ、Ｑ１、Ｑ２の順番の方向に電流ｉ１が流れる。なお，Ｑ２はＯＦＦであるが、電流ｉ1の向きがＱ２のダイオードの順方向であるため、電流はＱ１とＱ２のダイオードを流れる。またＱ４はＯＮであるが、インダクタ電圧ＶＬ＝ＶｉｎをＱ３のダイオードでブロックするためｉ２は流れない。
＜３＞の区間（モード３Ｎ）
Ｑ４がＯＦＦとなり、二次側は完全に遮断される。一方、Ｑ１はＯＮであるため、モード２Ｎから継続してＬ、Ｑ１、Ｑ２の順番の方向に電流ｉ１が流れ、Ｌにエネルギーが蓄積される。この際、Ｑ２はＯＦＦであるが、電流ｉ１の向きはＱ２のダイオードの順方向であるため、Ｑ２のダイオードに電流が流れる。
＜４＞の区間（モード４Ｎ）
モード３Ｎの場合と同様に一次側に電流ｉ１が流れる。このとき、Ｑ２がＯＮとなっているため、電流はＱ２のＦＥＴに電流が流れる（同期整流モード）。
＜５＞の区間（モード５Ｎ）
モード３Ｎの場合と同様に一次側に電流ｉ１が流れる。本区間ではＱ２がＯＦＦとなるが、電流ｉ１の向きはＱ２のダイオードの順方向であるため、Ｑ２のダイオードに電流が流れる。
＜６＞の区間（モード６Ｎ）
モード５Ｎの場合と同様に一次側に電流ｉ１が流れる。なお、本区間ではＱ４がＯＮとなるが、Ｑ３のダイオードが逆方向であるため、二次側には電流は流れない。
＜７＞の区間（モード７Ｎ）
Ｑ１がＯＦＦとなり、一次側の電流ｉ１は流れなくなる。一方、Ｌに蓄積されたエネルギーによって引き続き同一の方向に電流が流れるため、Ｌ，Ｑ４，Ｑ３の順番の方向に電流ｉ２が流れる。この際、Ｑ３はＯＦＦであるがＱ３のダイオードは順方向であるため、Ｑ３のダイオードに電流が流れる。この際、ＶＬの極性はモード６Ｎから反転し、ＶＬ＝Ｖｏとなる。
＜８＞の区間（モード８Ｎ）
モード７Ｎと同様に二次側に電流ｉ２が流れる。本区間ではＱ３がＯＮとなるため、電流はＱ３のＦＥＴに流れる（同期整流モード）。
【００３０】
以降、モード１Ｎに戻り同様のシーケンスがＶｉｎが正電圧になるまで繰り返される。そして、Ｖｉｎが正電圧になった際には、モード１Ｐに戻り同様のシーケンスが繰り返される。
【００３１】
このようにすることで、Ｖｉｎの電圧極性とは反対の電圧極性を有した、所望大きさの出力電圧Ｖｏが回路２０のｄ，ｇ点間に出力される。
次に、図８〜図１１を参照し、電圧補償装置１の動作について説明をする。
【００３２】
前述の様に、電圧補償装置１は、回路２０のａ，ｂ点間を電源電圧入力部６とし、ｅ，ｈ点間（ｃ，ｄ点間）を負荷電圧出力部７とした回路である。電圧補償装置１のｈ，ｆ点間が、回路２０の出力部であるｄ，ｇ点間に相当するため、電圧補償装置１のｈ、ｇ点間の電位はＶｏとなる。このため、電源電圧入力部６であるａ，ｂ点間に電源電圧Ｖｉｎが入力され、制御信号に従ってスイッチング素子Ｑ１〜Ｑ４のスイッチングが行われると、電圧補償装置１の負荷電圧出力部７であるｃ，ｄ点間には、負荷電圧Ｖｌｏ＝Ｖｉｎ＋Ｖｏの電圧が出力される。
以下、電圧補償装置１の動作を説明するが、各スイッチング素子Ｑ１〜Ｑ４の制御は回路２０と同様であるため、同一の動作についてはその詳細な説明を省略する。
１．電源電圧Ｖｉｎが所定の範囲内の場合
電源電圧Ｖｉｎが所定の電圧範囲内の場合には、制御部４によるＱ１〜Ｑ４のスイッチングが停止し、電源電圧Ｖｉｎがｃ，ｄ点間に出力される。このため、負荷電圧Ｖｌｏ＝Ｖｉｎとなる。
２．電源電圧Ｖｉｎが所定の範囲外となった場合
電源電圧Ｖｉｎが所定の範囲外となった場合には、制御部４からの制御信号に従って電圧補償部５のＱ１〜Ｑ４が所定のタイミングでスイッチング制御され、ｈ，ｆ点間にスイッチングの制御に従った電圧Ｖｏが発生する。このため、負荷電圧出力部７であるｃ，ｄ点間にＶｌｏ＝Ｖｉｎ＋Ｖｏの電圧が出力される。この各Ｑ１〜Ｑ４のスイッチングの制御は、回路２０と同様に電源入力の極性に応じて図３（ａ）及び図３（ｂ）に示すタイミングチャートによって行われる。
【００３３】
各区間＜１＞〜＜８＞における電流の流れは既述の回路２０の場合と同様である。具体的には、電源電圧が正の場合の区間＜２＞〜＜６＞（モード２Ｐ〜モード６Ｐ）では、Ｑ２、Ｑ１、リアクトルＬの順番の方向に電流ｉ１が流れ、リアクトルＬにエネルギーが蓄積され、区間＜７＞〜＜８＞及び区間＜１＞（モード７Ｐ〜８Ｐ、及びモード１Ｐ）で、蓄積されたエネルギーによってＱ３、Ｑ４、Ｌの順番の方向に電流ｉ２が流れる。この際、モード２Ｐ、モード３Ｐ、モード５Ｐ及びモード６Ｐでは、Ｑ１のダイオード及びＱ２のＦＥＴに電流が流れ、モード４ＰではＱ１及びＱ２のＦＥＴに電流が流れる。また、モード１Ｐ、モード７Ｐでは、Ｑ３のＦＥＴ及びＱ４のダイオードに電流が流れ、モード８Ｐでは、Ｑ３及びＱ４のＦＥＴに電流が流れる。
【００３４】
また、入力電圧が負の場合の区間＜２＞〜＜６＞（モード２Ｎ〜６Ｎ）では、Ｑ１、Ｑ２、Ｌの順番の方向に電流ｉ１が流れ、Ｌにエネルギーが蓄積され、区間＜７＞〜＜８＞及び区間＜１＞（モード７Ｎ〜８Ｎ及びモード１Ｎ）では、蓄積されたエネルギーによって、Ｑ４，素子Ｑ３、Ｌの順番の方向に電流ｉ２が流れる。この際、モード２Ｎ、モード３Ｎ、モード５Ｎ及びモード６ＮではＱ２のダイオード及びＱ１のＦＥＴに電流が流れ、モード４Ｎでは、Ｑ１及びＱ２のＦＥＴに電流が流れる。また、モード１Ｎ、及びモード７ＮではＱ３のダイオード及びＱ４のＦＥＴに電流が流れ、モード８ＮではＱ３及びＱ４のＦＥＴに電流が流れる。
【００３５】
この様にスイッチング制御が行われることで、回路２０の出力部ｄ，ｇ点間に相当する、ｈ，ｆ点間の電位差はＶｏとなる。この際、回路２０の出力電圧は入力電圧Ｖｉｎと位相が１８０度ずれた電圧（逆相の電圧）であるため、ｈ，ｆ間に生じる電圧Ｖｏは、Ｖｉｎと同相の電圧となっている。このため、電圧補償装置１のｈ，ｅ点間の電位はＶｉｎ＋Ｖｏとなり、負荷電圧出力部７であるｃ，ｄ点間には、負荷電圧Ｖｌｏ＝Ｖｉｎ＋Ｖｏの電圧が出力されることになる。
【００３６】
電圧補償部５が作動している場合の、各部の電圧及び電流波形を図１２及び図１３に示す。同図における電圧及び電流の向きは、図１４に示す矢印のとおりある。なお、各図において、入力電圧（Ｖｉｎ）と記載された波形が、電源電圧入力部６であるａ，ｂ点間に入力される電圧波形、チョッパ出力電圧（Ｖｏ）と記載された波形が、ｈ、ｆ（ｇ）点間の電圧波形を、負荷電圧出力電圧（Ｖｌｏ）と記載された波形が、負荷電圧出力部７であるｃ，ｄ点間の電圧波形を示している。また、インダクタ電流と記載された波形が、リアクトルＬに流れる電流を、負荷電流（Ｉｌｏ）と記載された波形が、負荷電圧出力部７に接続された負荷に流れる電流を示している。双方向素子電圧（ローサイド）と記載された波形が、スイッチング部２（スイッチング素子Ｑ１及びＱ２）の電圧波形を、双方向素子電圧（ハイサイド）と記載された波形が、スイッチング部３（スイッチング素子Ｑ３及びＱ４）の電圧波形を示している。
【００３７】
図１２は、電源電圧を交流５０Ｖとし、ｈ，ｆ点間の電圧（回路２０の出力電圧）が５０Ｖとなる様に電圧補償部５を制御した場合の各部の波形である。この図からも明らかな様に、ｈ，ｆ点間の電圧は、Ｖｉｎと同相の電圧波形となっており、負荷電圧Ｖｌｏは、Ｖｉｎと同相でＶｉｎ＋Ｖｏ（５０Ｖ＋５０Ｖ＝１００Ｖ）の振幅の電圧波形となっている。即ち、図１２において、所定の電圧が１００Ｖとして電源電圧が５０Ｖとなったとしても、電圧補償装置１によって所定の電圧（１００Ｖ）が保たれることが示されている。
【００３８】
図１３は、電源電圧を２５Ｖとし、ｈ，ｆ点間の電圧（回路２０の出力電圧）が７５Ｖとなる様に制御した場合の各部の電圧、電流波形である。この図から分かる様に、回路２０の出力電圧に相当するｈ，ｆ点間の電圧は、入力電圧Ｖｉｎと同相の電圧波形となっており、負荷電圧Ｖｌｏは、Ｖｉｎと同相で、Ｖｉｎ＋Ｖｏ（２５Ｖ＋７５Ｖ＝１００Ｖ）の振幅の電圧波形となっている。即ち、図１３において、所定の電圧が１００Ｖとして、電源電圧が２５Ｖとなったとしても、電圧補償装置１によって所定の電圧（１００Ｖ）が保たれることが示されている。
【００３９】
このように、Ｖｉｎが変化したとしても、Ｖｏが入力電圧の変化分の電圧に相当する電圧となる様に電圧補償部５を制御すれば、電圧補償装置１の負荷電圧出力部７の電圧Ｖｌｏは一定に保たれる。そして、負荷電圧出力部７に負荷が接続されていた場合には、負荷電圧Ｖｌｏ及び接続された付加に応じた負荷電流Iｌｏが安定的に流れることになる。
【００４０】
本発明による電圧補償装置１によれば、電圧補償装置１は、負荷と直列に接続され、電源電圧Ｖｉｎを補償する電圧補償部５が、交流チョッパ回路（回路２０）によって構成されていることから、大型のコンデンサなどのエネルギー蓄積要素や、電源系統に補償電圧を重畳するためのトランスも不要である。このため簡易な構成で小型化も可能な電圧補償装置１を提供することが可能となる。また、電圧補償部５は、電源電圧が所定の範囲外となった場合にのみ作動することから電圧補償部５を構成する回路素子に加わる電圧や電流による負担が小さい電圧補償装置１となっている。
【００４１】
また、回路２０の出力は、電源電圧と位相が１８０度ずれた逆相の電圧となっているため、回路や素子を追加することなく、交流チョッパ回路（回路２０）の特定の箇所を出力部とするだけで、電源電圧Ｖｉｎに補償電圧Ｖｏを加えた負荷電圧Ｖｌｏを得ることができる。更には、電圧補償部５は、スイッチング部２，３と、リアクトルＬとコンデンサＣ１，Ｃ２からなる簡易な回路であるため、部品点数の少ない簡易な構成の電圧補償装置１を提供することが可能となる。また、スイッチング部２、３は、双方向に電圧を印可可能な半導体のスイッチング素子Ｑ１〜Ｑ４から構成されているため、スイッチング部２，３を電源電圧の極性に応じて制御するだけで、電圧の損失も少なく、所望の電圧を効率的に出力する電圧補償装置１とすることができる。また、電圧補償部５を構成する回路２０の入力部及び出力部にはコンデンサＣ１，Ｃ２が設けられていることから、スイッチング部２，３をスイッチングする際に生じるスイッチングノイズを軽減することが可能となる。
【００４２】
〔第二の実施形態〕
次に、本発明の第２の実施形態について図１５から図１６を参照しながら説明する。
本実施形態の電圧補償装置１００は、第一の実施形態の電圧補償装置１と同一の回路である回路１０１，回路１０２，回路１０３をそれぞれ直列に接続したものである。回路１０１〜回路１０３のそれぞれの動作は第一の実施形態の電圧補償装置１と同一であるため、本実施形態では、同一の回路の動作についてはその詳細な記載は省略し、電圧補償装置１００の特有な部分のみ説明をする。
【００４３】
電圧補償装置１００のａ１，ｂ１点間は、電源電圧Ｖｉｎ１が入力される電源電圧入力部６であり、端子間ｃ１，ｄ１は負荷電圧Ｖｌｏが出力される負荷電圧出力部７である。
回路１０１は、電源電圧Ｖｉｎが入力される入力部をｍ１，ｎ２点間とし、出力電圧Ｖｉｎ２を主力する出力部をｏ１，ｎ１点間とする昇降圧チョッパ回路である。回路１０２は、電圧Ｖｉｎ２が入力される入力部をｎ１，ｏ１点間とし、出力電圧Ｖｉｎ３を出力する出力部をｐ１，ｏ１間とする昇降圧チョッパ回路である。そして回路１０３は、電圧Ｖｉｎ３が入力される入力部をｏ１，ｐ１点間とし、出力電圧Ｖｉｎ４を出力する出力部をｐ１，ｑ１間とする昇降圧チョッパ回路である。
【００４４】
回路１０１〜１０３は、制御部４からの制御信号によって、第一の実施形態の電圧補償装置１と同様に制御され、それぞれ制御に応じた電圧（Ｖｉｎ２〜Ｖｉｎ４）を出力する。
【００４５】
このように電圧補償装置１００を構成することで、負荷電圧出力部７である端子間ｃ１，ｄ１には、負荷電圧Ｖｌｏ＝Ｖｉｎ１＋Ｖｉｎ２＋Ｖｉｎ３＋Ｖｉｎ４の電圧が出力される。
【００４６】
電圧補償装置１００は複数の昇降圧チョッパ回路を多段に接続しているため、制御部４の制御に用いられる搬送波１０の位相を制御することで、チョッパ回路のスイッチングノイズを低減することも可能である。具体的には、例えば回路１０１の制御に用いられる搬送波の位相を基準とし、回路１０２の制御に用いられる搬送波の位相を１８０度ずらし、回路１０３の制御に用いられる搬送波の位相を更に１８０度ずらすと、多重化効果により、各回路によって生じるスイッチングノイズが相互に打ち消し合い、負荷電圧Ｖｌｏのノイズが低減される。
【００４７】
図１６に、搬送波の位相を上記の様に制御した場合の電圧波形と、搬送波の位相を制御しない場合の電圧波形をそれぞれ示す。この図では、図１６（ａ）が搬送波１０の位相を制御した場合（回路１０１の制御に用いられる搬送波の位相を基準として、回路１０２の制御に用いられる搬送波の位相を１８０度ずらし、回路１０３の制御に用いられる搬送波の位相を更に１８０度ずらした場合）、図１６（ｂ）の波形図が搬送波１０の位相を制御していない場合（回路１０１、回路１０２、及び回路１０３の制御に用いられる搬送波の位相に違いがない場合）の負荷電圧出力部７の電圧波形と、回路１０１〜１０３の各出力電圧（Ｖｉｎ２，Ｖｉｎ３，Ｖｉｎ４）の電圧波形を示している。また、各図の右側の波形図は、図中の枠で囲んだ部分のそれぞれの波形の拡大図である。
【００４８】
この図に示されている様に、搬送波の位相を制御しない（ずらさない）場合には、負荷電圧出力部７の電圧波形には振幅４Ｖの電圧リプルが生じているのに対し、搬送波の位相を１８０度ずらした場合には、負荷電圧出力部７の電圧波形の電圧リプルは振幅０．２Ｖとなっている。この様に、搬送波の位相を適切に制御することで、位相を制御しない（ずらさない）場合と比較して、電圧リプルを有効に低減することができることができる。
【００４９】
上記の構成からなる電圧補償装置１００によれば、チョッパ回路である回路１０１〜１０３が多段に接続されていることから、任意の電圧レベルに対応可能で、高い電圧比においても補償可能な電圧補償装置を提供することができる。また、回路１０１〜１０３の制御に用いられる搬送波１０の位相をそれぞれ最適な位相に制御することで（１８０度ずつずらすことで）、負荷電圧の電圧リプルノイズを低減することも可能である。
【００５０】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記の実施の形態においては、スイッチング素子Ｑ１〜Ｑ４として、ＦＥＴとダイオードを並列接続したものを例示したが、これに限定される訳ではなく、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などの半導体素子とダイオードを並列接続したものや、他の公知の半導体スイッチングデバイスを用いてもよい。また、スイッチング部２としてスイッチング素子Ｑ１とスイッチング素子Ｑ２を逆接続したものを例示したが、同等の機能を有する双方向に電圧を印可可能な半導体双方向スイッチングデバイスを用いてもよい。
【００５１】
また、電圧補償装置１００において、回路１０１〜１０３を直列に接続した回路を例示したが、更に多くの回路を直列接続したものであってもよい。
【符号の説明】
【００５２】
１  電圧補償装置
２  スイッチング部
３  スイッチング部
４  制御部
５  電圧補償部
６  電源電圧入力部
７  負荷電圧出力部
８  制御信号入力部
９  制御信号
１０  搬送波
Ｖｉｎ：電源電圧（入力電圧）
Ｖｏ：交流チョッパ回路の出力電圧
Ｖｌｏ：負荷電圧（出力電圧）
ＶＬ：リアクトルＬの両端電圧
Ｑ１〜Ｑ４：スイッチング素子
ｉ１〜ｉ２：電流
【図１】
2017021698.tif 000003
【図３】
2017021698.tif 000004
【図４】
2017021698.tif 000005
【図５】
2017021698.tif 000006
【図６】
2017021698.tif 000007
【図７】
2017021698.tif 000008
【図８】
2017021698.tif 000009
【図９】
2017021698.tif 000010
【図１０】
2017021698.tif 000011
【図１１】
2017021698.tif 000012
【図１４】
2017021698.tif 000013
【図１５】
2017021698.tif 000014
【図２】
2017021698.tif 000015
【図１２】
2017021698.tif 000016
【図１３】
2017021698.tif 000017
【図１６】
2017021698.tif 000018