(57)【要約】【課題】本発明は、接触面の汚染が抑制され、良好なショットキー接合を有する半導体装置及びその製造方法を提供する。【解決手段】互いに対向する第１主面と第２主面を有する半導体基体１０と、第１主面の一部に定義された接触面に配置され、半導体基体１０との間にショットキー接合を形成するショットキー電極２０と、接触面の残余の領域において半導体基体１０の表面の一部をシリサイド化して形成されたシリサイド膜３０と、シリサイド膜３０を覆って半導体基体１０の表面に配置された、接触面の洗浄に使用される薬品に対してシリサイド膜３０よりも化学的に安定な材料からなるカバー膜４０とを備える。【選択図】図１
2017130590.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１主面と第２主面を有する半導体基体と、
前記第１主面の一部に定義された接触面に配置され、前記半導体基体との間にショットキー接合を形成するショットキー電極と、
前記接触面の残余の領域において前記半導体基体の表面の一部をシリサイド化して形成されたシリサイド膜と、
前記シリサイド膜を覆って前記半導体基体の前記表面に配置された、前記接触面の洗浄に使用される薬品に対して前記シリサイド膜よりも化学的に安定な材料からなるカバー膜と
を備えることを特徴とする半導体装置。
【請求項２】
前記カバー膜が白金膜であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１主面において前記接触面の周囲を囲むように前記半導体基体の上部の一部に配置され、前記半導体基体との間にｐｎ接合を形成するガードリングを更に備え、
前記第１主面に表面シリサイド膜が前記シリサイド膜として形成され、前記表面シリサイド膜及び前記表面シリサイド膜を覆う前記カバー膜のそれぞれの全体が、前記ガードリングの上方に配置されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
ショットキー電極を配置される接触面がその一部に定義された第１主面、及び前記第１主面に対向する第２主面を有する半導体基体を準備するステップと、
前記接触面の残余の領域において、前記半導体基体の表面の一部をシリサイド化してシリサイド膜を形成するステップと、
前記シリサイド膜を覆って前記半導体基体の前記表面にカバー膜を配置するステップと、
前記カバー膜を形成した後に、薬品を用いた前処理によって前記接触面を洗浄するステップと、
前記前処理の後に前記ショットキー電極を前記接触面に配置し、前記半導体基体と前記ショットキー電極との間にショットキー接合を形成するステップと
を含み、
前記カバー膜が、前記前処理に使用される前記薬品に対して前記シリサイド膜よりも化学的に安定な材料からなることを特徴とする半導体装置の製造方法。
【請求項５】
前記カバー膜が白金膜であることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記半導体基体との間にｐｎ接合を形成するガードリングを、前記第１主面において前記接触面の周囲を囲むように前記半導体基体の上部の一部に配置するステップを更に含み、
前記第１主面に表面シリサイド膜を前記シリサイド膜として形成し、前記表面シリサイド膜及び前記表面シリサイド膜を覆う前記カバー膜のそれぞれの全体を前記ガードリングの上方に配置することを特徴とする請求項４又は５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキー接合とシリサイド膜を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置に、半導体層の一部をシリサイド化したシリサイド膜が使用されている。例えば、炭化ケイ素（ＳｉＣ）を使用した半導体装置の電極として、ニッケル（Ｎｉ）系のシリサイド膜が使用されている。Ｎｉとシリコン（Ｓｉ）からなるニッケルシリサイド膜（Ｎｉシリサイド膜）は、炭化ケイ素基板（ＳｉＣ基板）とＮｉ膜を高温の下で直接に反応させる方法で容易に形成でき、且つ、コンタクト抵抗の低い良好なオーミック電極である。ＮｉとＳｉを反応させてＮｉシリサイド膜を形成し、且つ、良好なオーミック電極とするためには、９２５℃以上の加熱処理が必要である。一般的に、オーミック接触を得るために９００℃〜１０００℃程度の加熱処理が行われる。
【０００３】
一方、ショットキー電極として一般的に使用されるチタンやモリブデンなどの金属は、４００℃〜７００℃程度の加熱処理によりショットキー接合を形成する。このとき、９００℃程度より高い温度で加熱されると、これらの金属と半導体層の反応が進み、目的とするショットキー接合界面を形成する合金状態を得られない。
【０００４】
このため、ショットキー接合を有する半導体装置では、加熱温度の関係からシリサイド膜を形成した後にショットキー接合を形成する必要がある。例えば、半導体装置の裏面にシリサイド膜を電極として形成した後に、ショットキー接合を構成するショットキー電極を形成する（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５０４６０８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ショットキー接合は、金属膜と半導体層との接触界面や、金属膜が半導体層と反応して形成される金属反応層と半導体層との接触界面に形成される。このとき、金属膜が配置される前の半導体層の接触面が、汚れや異物などによって汚染されていないピュアな状態であることが好ましい。これに対し、半導体層の接触面に汚れや異物があると、ショットキー接合の良好な形成が阻害される。例えば、接触界面の異物がリーク電流の発生点となり、ショットキーバリアダイオード（ＳＢＤ）の逆方向リーク電流が増大する。
【０００７】
したがって、良好なショットキー接合を形成するためには、半導体層の接触面が汚染されていない状態であることが重要である。例えば、接触面をピュアな状態にする洗浄（クリーニング）が、ショットキー接合を形成する工程の直前に前処理として行われる。
【０００８】
ところで、前述のようにショットキー接合の形成の前にシリサイド膜を形成する必要のある場合には、ピュアな状態の接触面を得るための前処理がシリサイド膜を形成された状態で行われる。このため、プロセス中にシリサイド膜の上に形成された物質が前処理に使用される薬品に溶解してパーティクルとして離散し、ショットキー接合を形成する前の半導体層の表面に付着して接触面を汚染する可能性がある。
【０００９】
上記問題点に鑑み、本発明は、接触面の汚染が抑制され、良好なショットキー接合を有する半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様によれば、（ア）互いに対向する第１主面と第２主面を有する半導体基体と、（イ）第１主面の一部に定義された接触面に配置され、半導体基体との間にショットキー接合を形成するショットキー電極と、（ウ）接触面の残余の領域において半導体基体の表面の一部をシリサイド化して形成されたシリサイド膜と、（エ）シリサイド膜を覆って半導体基体の表面に配置された、接触面の洗浄に使用される薬品に対してシリサイド膜よりも化学的に安定な材料からなるカバー膜とを備える半導体装置が提供される。
【００１１】
本発明の他の態様によれば、（ア）ショットキー電極を配置される接触面がその一部に定義された第１主面、及び第１主面に対向する第２主面を有する半導体基体を準備するステップと、（イ）接触面の残余の領域において、半導体基体の表面の一部をシリサイド化してシリサイド膜を形成するステップと、（ウ）シリサイド膜を覆って半導体基体の表面にカバー膜を配置するステップと、（エ）カバー膜を形成した後に、薬品を用いた前処理によって接触面を洗浄するステップと、（オ）前処理の後にショットキー電極を接触面に配置し、半導体基体とショットキー電極との間にショットキー接合を形成するステップとを含み、カバー膜が、前処理に使用される薬品に対してシリサイド膜よりも化学的に安定な材料からなる半導体装置の製造方法が提供される。
【発明の効果】
【００１２】
本発明によれば、接触面の汚染が抑制され、良好なショットキー接合を有する半導体装置及びその製造方法を提供できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係る半導体装置の構成を示す模式的な断面図である。
【図２】本発明の実施形態に係る半導体装置の接触面付近の構成を示す模式的な断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その１）。
【図４】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その２）。
【図５】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その３）。
【図６】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その４）。
【図７】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その５）。
【図８】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その６）。
【図９】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その７）。
【図１０】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その８）。
【図１１】本発明の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その９）。
【図１２】本発明の実施形態に係る半導体装置の裏面パッド電極の構成例を示す模式的な断面図である。
【発明を実施するための形態】
【００１４】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１５】
また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１６】
本発明の実施形態に係る半導体装置１は、図１に示すように、互いに対向する第１主面１０１と第２主面１０２を有する半導体基体１０と、第１主面１０１の一部に定義された接触面に配置され、半導体基体１０との間にショットキー接合を形成するショットキー電極２０と、接触面の残余の領域において半導体基体１０の表面の一部をシリサイド化して形成されたシリサイド膜３０と、シリサイド膜３０を覆って半導体基体１０の表面に配置されたカバー膜４０とを備える。
【００１７】
例えば、第１主面１０１における接触面の残余の領域、及び、第２主面１０２の少なくともいずれかにおいて半導体基体１０の表面の一部をシリサイド化して、シリサイド膜３０が形成される。図１に示した半導体装置１では、第１主面１０１の接触面の残余の領域に表面シリサイド膜３１が形成されている。また、第２主面１０２に裏面シリサイド膜３２が形成されている。表面シリサイド膜３１を覆うカバー膜４０を表面カバー膜４１、裏面シリサイド膜３２を覆うカバー膜４０を裏面カバー膜４２とする。なお、シリサイド膜３０は半導体基体１０に形成されるシリサイド膜の総称であり、カバー膜４０は半導体基体１０の表面に配置されるカバー膜の総称である。
【００１８】
図１に示した半導体基体１０は、高濃度ｎ型の半導体基板１１上に低濃度ｎ型の半導体層１２を積層した構造である。例えば、半導体基板１１がＳｉＣ基板であり、半導体層１２がエピタキシャル成長層である。図１に示すように、半導体層１２が第１主面１０１を有し、半導体基板１１が第２主面１０２を有する。半導体装置１は、第１主面１０１に配置されたショットキー電極２０と、第２主面１０２に配置された裏面シリサイド膜３２との間で、半導体基体１０の厚さ方向に主電流が流れるＳＢＤである。より具体的には、ショットキー電極２０上に配置された表面パッド電極５０と、裏面シリサイド膜３２上に配置された裏面パッド電極６０間に電圧が印加され、半導体基体１０に主電流が流れる。
【００１９】
半導体装置１は、ショットキー電極２０が配置された接触面の周囲を囲むように第１主面１０１で半導体基体１０の上部の一部に配置されたガードリング２１０を更に備える。ガードリング２１０は、半導体基体１０との間にｐｎ接合を形成する。即ち、半導体層１２とガードリング２１０とは互いに異なる導電型であり、例えば半導体層１２がｎ型であり、ガードリング２１０はｐ型である。
【００２０】
ガードリング２１０によって、接触面の端部での電界集中が緩和される。これにより、電界集中に起因する半導体装置１の破壊を防止することができる。ガードリング２１０の深さや幅は、半導体装置１の構造や要求される耐圧などに応じて適宜設定される。なお、半導体装置１の耐圧が低下するのを抑制するために、図１に示すように、ガードリング２１０の外側に電界緩和リング（Field Limiting Ring：ＦＬＲ）２２０を形成してもよい。
【００２１】
表面シリサイド膜３１は、ガードリング２１０と表面パッド電極５０との間に配置されている。表面シリサイド膜３１によって、ガードリング２１０と表面パッド電極５０との間の電気抵抗を低減することができる。表面シリサイド膜３１には、ガードリング２１０とオーミック接触する材料が選択される。また、第２主面１０２に形成された裏面シリサイド膜３２によって、裏面パッド電極６０と半導体基体１０との間の電気抵抗を低減することができる。裏面シリサイド膜３２には、半導体基板１１とオーミック接触する材料が選択される。
【００２２】
図２に示すように、接触面１１０に配置されたショットキー電極２０の周囲で、表面シリサイド膜３１及び表面カバー膜４１のそれぞれの全体がガードリング２１０の上方に配置されている。つまり、表面シリサイド膜３１及び表面カバー膜４１は、平面視でガードリング２１０の内部に配置されている。このため、表面カバー膜４１は、ガードリング２１０の外側で半導体層１２と接触していない。表面カバー膜４１をガードリング２１０以外の領域で半導体基体１０と接触させないことによって、半導体装置１に不要のショットキー接合が形成されることを防止できる。
【００２３】
ＳｉＣ基板に半導体層がエピタキシャル成長されたＳｉＣ−ＳＢＤに使用される代表的なショットキー電極の材料は、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）などである。これらの金属からなるショットキー電極２０を半導体基体１０の接触面１１０に成膜した後に、安定したショットキー接合を得るために４００℃〜７００℃程度の加熱処理が行われる。この加熱処理によって半導体基体１０と金属膜が反応し、ごく薄い金属反応層が形成される。このとき、半導体基体１０の接触面がピュアな状態でないと、反応が阻害されて金属反応層が不均一となり、ショットキー接合の形成が不安定になる。
【００２４】
半導体基体１０の接触面をピュアな状態にするために、例えば半導体基体１０の表面に熱酸化膜を形成する「犠牲酸化」と呼ばれる処理が行われる。犠牲酸化によって形成される熱酸化膜に、接触面に生じている汚染や異物が取り込まれる。このため、熱酸化膜を除去することによって接触面をピュアな状態にできる。更に、金属膜を成膜する直前に、過酸化アンモニウム水や希フッ酸水などの処理溶液に接触面１１０を曝露するなど、薬品を使用した前処理によって接触面１１０をよりピュアな状態にできる。
【００２５】
既に述べたように、熱処理の設定温度の関係により、ショットキー接合の形成の前にシリサイド膜３０を形成する必要がある。したがって、ピュアな状態の接触面１１０を得るための前処理は、シリサイド膜３０が形成された状態で行われる。このため、前処理で使用される薬品にシリサイド膜３０が曝されることになる。Ｎｉシリサイド膜などは、これらの前処理に使用される薬品に一定の耐性を有する。しかし、プロセス中にシリサイド膜３０上に形成される酸化物などが処理溶液によって部分的に溶解してパーティクルとなり、処理溶液中に離散することがある。これらのパーティクルは、半導体基体１０の表面に再付着するなどして、半導体基体１０の表面の汚染の原因になる。
【００２６】
前処理の条件などによっては、大量のパーティクルが発生する可能性がある。このため、特にＳｉＣパワーデバイスなどの主電流が半導体基体の厚み方向に流れる縦型構造の半導体装置では、裏面の全面にシリサイド膜が電極として形成されている場合もあるため、前処理に起因するパーティクルの発生の影響が懸念される。
【００２７】
しかし、図１に示した半導体装置１では、シリサイド膜３０がカバー膜４０によって覆われている。このため、ショットキー接合を形成する直前の前処理におけるシリサイド膜３０でのパーティクルの発生を抑制することができる。したがって、シリサイド膜３０が形成された後にショットキー接合が形成される場合でも、接触面はピュアな状態に保たれる。
【００２８】
前処理でのパーティクルの発生を抑制するために、カバー膜４０の材料には、ショットキー接合を形成する前処理として行われる接触面の洗浄に使用される薬品に対して化学的に安定な材料が選択される。少なくとも、カバー膜４０は、前処理に使用される薬品に対してシリサイド膜３０よりも化学的に安定な材料からなる。例えばシリサイド膜３０がニッケルシリサイド膜などである場合に、カバー膜４０に白金（Ｐｔ）膜が好適に使用される。
【００２９】
なお、シリサイド膜３０から発生するパーティクルによる接触面１１０の汚染の対策として、前処理の時間を短くしてショットキー接合を形成する方法も考えられる。しかし、前処理の時間を短くすると、洗浄が不十分になり、接触面１１０に異物が残存するなどの問題がある。
【００３０】
図１に示した半導体装置１は、第１主面１０１に形成された表面シリサイド膜３１と第２主面１０２に形成された裏面シリサイド膜３２を有する。しかし、表面シリサイド膜３１と裏面シリサイド膜３２のいずれかのみが形成された半導体装置であってもよい。
【００３１】
以下に、図面を参照して、本発明の実施形態に係る半導体装置１の製造方法を説明する。なお、以下に述べる半導体装置１の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることはもちろんである。
【００３２】
まず、半導体基体１０を準備する。例えば、図３に示すように、半導体基板１１上にｎ型の半導体層１２を形成して半導体基体１０を構成する。半導体層１２の厚みは、半導体装置１に要求される耐圧などに応じて設定される。例えば、半導体基板１１は基板比抵抗が０．０２Ω・ｃｍ程度のｎ型基板である。半導体層１２は、半導体基板１１上にエピタキシャル成長された膜厚が５〜１０μｍ、不純物濃度が５．０×１０15〜１５．０×１０15ａｔｏｍｓ/ｃｍ3程度の半導体層である。
【００３３】
次いで、接触面１１０の周囲にｐ型のガードリング２１０を形成する。なお、耐圧向上のために、ガードリング２１０の外側にＦＬＲ２２０を形成してもよい。例えば、ボロン（Ｂ）やアルミニウム（Ａｌ）などのｐ型不純物のイオン注入と活性化アニールによって、ガードリング２１０やＦＬＲ２２０を形成する。
【００３４】
その後、図４に示すように、半導体基体１０の第１主面１０１及び第２主面１０２を熱酸化して、熱酸化膜７０を形成する。なお、熱酸化膜７０を形成する前に、犠牲酸化によって半導体基体１０の表面の汚れや異物を除去することが好ましい。犠牲酸化の後に熱酸化膜７０を形成することにより、平坦で欠陥準位が少なくきれいな熱酸化膜７０が半導体基体１０の表面に得られる。これにより、半導体装置１の表面の固定電荷を減らすことができる。このため、例えば半導体装置１において活性領域の周囲の外周領域に耐圧向上のための電界緩和構造を形成している場合などに、耐圧印加時にかかる電界のバランスがより安定なものとなり、目的とする耐圧を得られる。
【００３５】
次いで、第１主面１０１に形成された熱酸化膜７０の上に化学的気相成長（ＣＶＤ）法などによって層間絶縁膜８０を形成する。層間絶縁膜８０は、例えばシリコン酸化膜、シリコン窒化膜、ＮＳＧ膜、ＰＳＧ膜などである。
【００３６】
次に、ショットキー電極２０が配置される接触面１１０の残余の領域において、半導体基体１０の表面の一部をシリサイド化してシリサイド膜３０を形成する。即ち、ガードリング２１０と表面パッド電極５０との電気的接続のために、ガードリング２１０上に表面シリサイド膜３１を形成する。例えば、図５に示すように、フォトリソグラフィ技術とエッチングによって第１主面１０１上の熱酸化膜７０と層間絶縁膜８０の一部を除去して、ガードリング２１０の上面を選択的に露出させる。そして、ガードリング２１０上に窒化膜（図示略）を成膜してパターニングした後、熱処理によって窒化膜と半導体基体１０とを反応させて、図６に示すように表面シリサイド膜３１を形成する。
【００３７】
更に、図６に示すように、半導体基体１０の第２主面１０２に裏面シリサイド膜３２を形成する。具体的には、第２主面１０２上の熱酸化膜７０をエッチングにより除去した後、窒化膜（図示略）を成膜する。そして、熱処理によって窒化膜と半導体基体１０とを反応させて、裏面シリサイド膜３２を形成する。
【００３８】
シリサイド膜３０の厚みは１０ｎｍ程度である。なお、表面シリサイド膜３１と裏面シリサイド膜３２の一方を形成する間、他方をレジスト膜などによって覆って保護してもよい。また、表面シリサイド膜３１と裏面シリサイド膜３２を形成する熱処理を同時に行ってもよい。
【００３９】
次いで、図７に示すように、シリサイド膜３０を覆うカバー膜４０を形成する。カバー膜４０には、膜厚が５０ｎｍ〜１００ｎｍ程度のＰｔ膜が好適に使用される。例えば、第１主面１０１側の全面にＰｔ膜を形成した後、フォトリソグラフィ技術とエッチングによって表面シリサイド膜３１を覆う部分にのみＰｔ膜を残し、表面カバー膜４１を形成する。なお、平面視でガードリング２１０の内部に配置されるように、表面シリサイド膜３１と表面カバー膜４１が形成される。また、裏面シリサイド膜３２の全面を覆うように、裏面カバー膜４２を半導体基体１０の第２主面１０２に形成する。
【００４０】
その後、接触面１１０が露出するように、第１主面１０１に形成された熱酸化膜７０と層間絶縁膜８０を選択的に除去する。このとき、図８に示すように、ガードリング２１０上に配置された表面シリサイド膜３１及び表面カバー膜４１の上方の熱酸化膜７０と層間絶縁膜８０も除去する。
【００４１】
次いで、例えば過酸化アンモニウム水や希フッ酸水などの薬品を用いた前処理によって接触面１１０を洗浄して、接触面１１０をピュアな状態にする。そして、図９に示すように、接触面１１０上にショットキー電極２０を形成する。このとき、必要に応じて熱処理を行い、ショットキー接合の接触界面を安定化させてもよい。例えば、不活性雰囲気ガス中又は還元雰囲気ガス中で４００℃〜６５０℃、５分〜３０分の熱処理を行うことにより、半導体基体１０とショットキー電極２０とを反応させる。ショットキー電極２０の厚みは、例えば５０ｎｍ〜２００ｎｍ程度である。
【００４２】
更に、図１０に示すように、ショットキー電極２０、及び露出した表面カバー膜４１と接続するように、表面パッド電極５０を形成する。例えば、接触面１１０及びガードリング２１０の周囲を囲む層間絶縁膜８０に端部が重なるように、表面パッド電極５０をパターニングする。表面パッド電極５０には、例えば図１０に示すような、第１表面電極５１と第２表面電極５２が積層された構造などを使用できる。第２表面電極５２は、例えばＡｌ膜、ＡｌＳｉ膜、ＡｌＣｕ膜などである。第１表面電極５１は、第２表面電極５２からのＡｌの拡散を防止するために配置されている。第１表面電極５１には、例えばＴｉ膜、ＴｉＮ膜、Ｎｉ膜、Ｍｏ膜などが単層又は複数層あわせて使用される。
【００４３】
その後、図１１に示すように、保護膜９０を形成する。保護膜９０には、例えばＣＶＤ法によって形成される厚み１００ｎｍ〜２μｍの、ＳｉＮ膜、ＮＳＧ膜、又はＰＳＧ膜とポリイミド膜とを積層した構造などを使用可能である。そして、フォトリソグラフィ技術によってショットキー電極２０の上方の保護膜９０を開孔し、表面パッド電極５０の表面を露出させる。第１主面１０１に保護膜９０を配置することにより、半導体装置１の内部への水分の浸入の防止や、機械的な保護の強化を図れる。
【００４４】
また、裏面カバー膜４２を覆うように、半導体基体１０の第２主面１０２に裏面パッド電極６０を形成する。裏面パッド電極６０には、裏面カバー膜４２と密着する材料を使用することが好ましい。例えば、図１２に示すように、Ｔｉ膜６１、Ｎｉ膜６２及びＡｕ膜６３を積層した構造の裏面パッド電極６０を使用する。Ｔｉ膜６１は、裏面カバー膜４２との密着性向上のために配置される。Ｎｉ膜６２は、ワイヤボンディングなどの実装時における裏面パッド電極６０での半田接合用である。Ａｕ膜６３により、裏面パッド電極６０の酸化が防止される。
【００４５】
以上により、図１に示した半導体装置１が完成する。なお、上記では熱酸化膜７０を形成した直後に層間絶縁膜８０を形成したが、層間絶縁膜８０の目的とする構造によっては、表面シリサイド膜３１を形成した後に層間絶縁膜８０を形成してもよい。
【００４６】
Ｐｔは、過酸化アンモニウム水や希フッ酸水、熱濃硫酸などに対する耐性に優れている。したがって、Ｎｉシリサイド膜などのシリサイド膜３０を被覆するカバー膜４０にＰｔ膜を使用することにより、シリサイド膜３０を形成した後からショットキー電極２０を形成する直前までの薬液処理において、シリサイド膜３０がそれぞれの薬液に曝露されることが防止される。このため、シリサイド膜３０からのパーティクルの発生を防止することができる。したがって、以上に説明した半導体装置１の製造方法によれば、半導体基体１０の接触面１１０がパーティクルによって汚染されることが防止される。Ｐｔ膜以外には、化学的に安定な材料、例えばＡｕ膜などをカバー膜４０に使用できる。
【００４７】
なお、図９に示すように、ショットキー電極２０の外縁部がガードリング２１０の内側の一部と重なるようにすることが好ましい。ショットキー電極２０とガードリング２１０をオーバーラップさせることにより、接触面１１０の露出を完全に防止することができる。このため、半導体装置１の製造工程において、ショットキー電極２０の形成後はショットキー電極２０がマスクとなり、接触面１１０がエッチングされることなどを防止できる。
【００４８】
上記では、表面シリサイド膜３１を覆う表面カバー膜４１と、裏面シリサイド膜３２を覆う裏面カバー膜４２を形成する場合を例示的に説明した。しかし、半導体装置１の構造や製造方法によっては、表面カバー膜４１或いは裏面カバー膜４２を形成しなくてもよい。例えば、裏面シリサイド膜３２を形成せずに、半導体基体１０と裏面パッド電極６０との間にレーザアニール法によってＮｉ膜を形成する場合などには、裏面カバー膜４２を形成する必要はない。
【００４９】
一方、ガードリング２１０の上面や第２主面１０２以外の領域にシリサイド膜３０を形成する場合にも、そのシリサイド膜３０を覆うカバー膜４０を形成する。これにより、良好なショットキー接合を形成することができる。
（その他の実施形態）
上記のように本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【００５０】
例えば、半導体基体１０の材料はＳｉＣに限られない。即ち、半導体基体１０の材料がどのようなものであっても、シリサイド膜３０を形成する半導体装置において本発明は適用できる。
【００５１】
また、上記では半導体装置１がＳＢＤである場合を示したが、ＳＢＤ以外のショットキー接合を有する半導体装置に本発明は適用可能である。例えば、半導体装置１が、ジャンクションバリアショットキー（ＪＢＳ）構造のダイオードを有する半導体装置や、ＳＢＤにｐｎ接合領域を付加してショットキー接合とｐｎ接合を併設したＭＰＳ（Merged PiN Schottoky）構造のダイオードのＳＢＤを有する半導体装置などであってもよい。
【００５２】
このように、本発明はここでは記載していない様々な実施形態等を含むことはもちろんである。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００５３】
１…半導体装置
１０…半導体基体
１１…半導体基板
１２…半導体層
２０…ショットキー電極
３０…シリサイド膜
３１…表面シリサイド膜
３２…裏面シリサイド膜
４０…カバー膜
４１…表面カバー膜
４２…裏面カバー膜
５０…表面パッド電極
６０…裏面パッド電極
７０…熱酸化膜
８０…層間絶縁膜
９０…保護膜
１０１…第１主面
１０２…第２主面
１１０…接触面
２１０…ガードリング
【図１】
2017130590.tif 000003
【図２】
2017130590.tif 000004
【図３】
2017130590.tif 000005
【図４】
2017130590.tif 000006
【図５】
2017130590.tif 000007
【図６】
2017130590.tif 000008
【図７】
2017130590.tif 000009
【図８】
2017130590.tif 000010
【図９】
2017130590.tif 000011
【図１０】
2017130590.tif 000012
【図１１】
2017130590.tif 000013
【図１２】
2017130590.tif 000014