(57)【要約】【課題】半導体受光装置に関し、回路実装に伴う部品点数を少なくし、負電源を不要にするとともに、受光部における電界強度劣化を回避する。【解決手段】半導体細線導波路を伝搬する光を吸収する受光部は、ｐ型の第１半導体層と、前記ｐ型の第１半導体層上に設けられて、ｉ型で前記第１半導体層の屈折率及び光吸収係数よりも大きい第２半導体層とその上部にｎ型の第２半導体層を設けた複数の第２半導体メサ構造と、前記複数の第２半導体メサ構造の間において前記ｐ型の第１半導体層と接続し正バイアス電源に接続されるｐ側電極と、前記ｎ型の第２半導体層と接続し信号線に接続するｎ側電極とを備える。【選択図】図１
2017076651.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた半導体細線導波路と
前記基板上に設けられて、前記半導体細線導波路を伝播する光を吸収する受光部と
を有し、
前記受光部は、ｐ型の第１半導体層と、前記ｐ型の第１半導体層上に設けられて、ｉ型の第２半導体層の上部にｎ型の第２半導体層を設けた複数の第２半導体メサ構造と、前記複数の第２半導体メサ構造の間において前記ｐ型の第１半導体層と接続するｐ側電極と、前記ｎ型の第２半導体層と接続するｎ側電極とを有し、
前記第２半導体層の屈折率及び光吸収係数が前記第１半導体層の屈折率及び光吸収係数よりも大きく、
前記ｎ側電極に正バイアス電源を接続し、
前記ｐ側電極に信号線を接続したことを特徴とする半導体受光装置。
【請求項２】
前記第１の半導体層が、Ｓｉ層であり、前記第２の半導体層がＳｉｘＧｅ１−ｘ（但し、０≦ｘ≦０．５）またはＧｅ１−ｘＳｎｘ（但し、０≦ｘ≦０．１）のいずれかであることを特徴とする請求項１に記載の半導体受光装置。
【請求項３】
前記半導体細線導波路と前記受光部との間に、前記半導体細線導波路を伝播する光或いは光の強度ピーク位置のいずれかを前記第２半導体メサ構造の数に分岐する光分岐部をさらに有することを特徴とする請求項１または請求項２に記載の半導体受光装置。
【請求項４】
前記光分岐部が、マルチモード干渉計カプラであることを特徴とする請求項３に記載の半導体受光装置。
【請求項５】
前記ｐ型の第１半導体層が、前記マルチモード干渉計カプラの一部を兼ねていることを特徴とする請求項４に記載の半導体受光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体受光装置に関するものであり、例えば、高速光通信に用いられるＳｉ細線導波路とＧｅ系受光装置部とを集積化した次世代の大容量光インターコネクト用の導波路型半導体受光装置に関するものである。
【背景技術】
【０００２】
コンピュータの処理能力への要求が高まるにつれ、ＣＰＵとメモリとの間、或いは複数のＣＰＵ間などにおけるデータ送受信帯域の拡大が必要とされて来ている。電気信号でのデータ伝送には限界が迫りつつあるため、光信号の適用が求められている。
【０００３】
この際、ＣＰＵやメモリ内における電気信号とデータ送受信に用いられる光信号との変換を効率良く行うには、ＣＰＵと光処理部品との集積化が必要になる。こうした課題に応えるべく、Ｓｉ基板上に種々の光部品を構成するＳｉ-Ｐｈｏｔｏｎｉｃｓ（Ｓｉフォトニクス）と呼ばれる分野の研究・開発が注目を集めつつある。
【０００４】
光部品のうち、光の合分波や変調といった処理を行う部分については、過剰損失を避けるため光を吸収しない特性が求められる。一方で、光を電気に変換するための受光部（ＰＤ: Ｐｈｏｔｏ Ｄｅｔｅｃｔｏｒ）には、当然ながら光を吸収する特性が必要である。
【０００５】
この要求を満たす有力な候補と考えられているのは、受光部にはＧｅ材料を、それ以外の部分はＳｉ材料を用いた上で、波長１．２μｍ〜１．６μｍの近赤外光を信号光として用いる組み合わせである。この波長の光はＳｉに対しては透明であり、Ｇｅ材料には吸収される。他にもこの波長の光を吸収する半導体材料は存在するが、ＧｅはＳｉと同じＩＶ族材料であり、例えば、III-Ｖ族化合物半導体混晶を用いた場合に比較し、製造工程における汚染の影響が小さいため、有力な候補とされている。
【０００６】
材料として何を用いるかに依らず、一般にＰＤでは光吸収によって発生した電子と正孔、即ち、フォトキャリアを外部に取り出す機構が必要である。そのためには、半導体に電界を印加するための電極と、電子と正孔を分離して取り出す整流作用が得られるためのバンド構造分布とが必要である。この機構として代表的には２種類が知られており、それぞれＭＳＭ（Ｍｅｔａｌ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ-Ｍｅｔａｌ）型ＰＤおよびｐｉｎ型ＰＤと呼ばれる。
【０００７】
この内、ＭＳＭ型ＰＤの場合、電極となる金属が、半導体に対してショットキー型の界面により接合された構造を持つ。後述のｐｉｎ型ＰＤとは異なり、金属を接合させる半導体部に高濃度の不純物ドーピングを行う必要はなく、接合界面のショットキーバリアにより整流作用が得られる。
【０００８】
これに対してｐｉｎ型ＰＤでは、半導体に高濃度の不純物注入を行い、ｐ型半導体とｎ型半導体を形成してその接合面でのバンド傾斜が整流作用を担う。また、ｐｉｎ型ＰＤでは金属と半導体の界面は整流作用を持たないように、特に高濃度、例えば、１．０×１０２０ｃｍ-３程度のドーピングを行って、オーム性接触となるように形成される。
【０００９】
それぞれの構造にそれぞれの得失があり、ＭＳＭ型構造はドーピングの必要がないので製造工程が簡便であり、また、高速動作に優れるなどの特長がある。一方で整流作用を有する領域、すなわち光吸収によってフォトキャリアを発生すべき領域が金属に近いために、金属による光吸収を回避することが難しく、受光感度特性に難がある。或いは、表面準位が原因となる電子-正孔対の再結合による感度劣化の問題もある。また、ショットキー界面のバンド構造は接合する金属の仕事関数と半導体のフェルミ準位によって決まるので、ＰＤの特性が用いる材料によってほぼ一意に決まってしまい制御性に劣るという欠点がある。特に、Ｓｉ-Ｐｈｏｔｏｎｉｃｓの分野で用いられているＧｅ材料の場合には、Ａｌ等の代表的な電極金属との間のショットキーバリアが低く、このため暗電流が高くなって雑音特性が劣化しやすいという欠点がある。
【００１０】
これに対して、ｐｉｎ型構造は、ドーピングプロファイルの制御が必要であって製造にはやや複雑な工程が必要であり、ｐｉｎ接合面積の増加がそのまま素子容量増加につながるために高速動作にやや難があるという欠点がある。しかし、ドーピングプロファイルを適切に設計することで、同じ材料を用いても特性を用途に応じて調整可能であるという利点がある。さらに、導波路型のＰＤを用いると、光をごく狭い範囲に効率良く入射できるのでＰＤを小型化しても感度の劣化が生じ難く、よって前述したｐｉｎ型の欠点である高速動作性を解決することが可能である。以上の得失の比較から、Ｓｉ-Ｐｈｏｔｏｎｉｃｓ分野では現在のところ、導波路型のＧｅ−ｐｉｎ型受光装置が最も有力な構造であるとして精力的に研究・開発されている（例えば、特許文献１或いは非特許文献１参照）。
【００１１】
図１８は、従来の導波路型Ｇｅ−ｐｉｎ型受光装置の説明図であり、図１８（ａ）は斜視図であり、図１８（ｂ）は図１８（ａ）における一点鎖線で示した平行四辺形の位置における断面図である。ＳＯＩ（Ｓｉ  ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の単結晶Ｓｉ基板６１上にＢＯＸ（Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層６２を介して設けられた単結晶Ｓｉ層を加工して、Ｓｉ細線導波路６３、テーパ導波路６４及びＳｉ台座部が形成される。このＳｉ台座部にＢ（ボロン）がドープされてｐ型Ｓｉ層６５となる。
【００１２】
全面にＳｉＯ２膜６６を設けたのち、ＳｉＯ２膜６６に開口部を設け、この開口部内にｉ型Ｇｅ層６７を選択成長する。このｉ型Ｇｅ層６７の上部にＰ（リン）をドープしてｎ型Ｇｅ層６８とする。このｐ型Ｓｉ層６５／ｉ型Ｇｅ層６７／ｎ型Ｇｅ層６８によりｐｉｎ型フォトダイオードが形成される。次いで、ＳｉＯ２膜６９を設けたのち、ｐ型Ｓｉ層６５及びｎ型Ｇｅ層６８に達するコンタクトホールを形成し、このコンタクトホールを導電性部材で埋め込んでｎ側電極７０及びｐ側電極７１とする。この場合、ＢＯＸ層６２が下部クラッド層となり、また、ＳｉＯ２膜６６，６９が上部クラッド層になるため、光はＳｉ細線導波路６３内に閉じ込められる。
【００１３】
ＧｅはＳｉより屈折率が高いため、Ｓｉ細線導波路６３を伝播する光は、エバネッセント型光結合によりｉ型Ｇｅ層６７へと導かれ、吸収されてフォトキャリアを発生する。ｐ型Ｓｉ層６５に対してｎ型Ｇｅ層６８が高電圧となるようにｐ側電極７０とｎ側電極７１との間に逆バイアスを印加することでフォトキャリアが引き抜かれ、フォトダイオードとして動作する。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２０１４−１９２４７２号公報
【非特許文献】
【００１５】
【非特許文献１】Ｔ．Ｙｉｎ  ｅｔ  ａｌ．，Ｏｐｔｉｃｓ  Ｅｘｐｒｅｓｓ，ｖｏｌ．１５，ｐ．１３９６５（２００７）
【非特許文献２】Ｇ．Ｍａｓｉｎｉ  ｅｔ  ａｌ．，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，ｖｏｌ．４８，ｐ．１０９２（２００１）
【発明の概要】
【発明が解決しようとする課題】
【００１６】
図１８に示した従来構造において、ｐ型Ｓｉ層６５に対して電極が２系統設置されているのには理由がある。こうした構造を採用することで、ｐ型Ｓｉ層６５内の直列抵抗成分を半分にすることができるためである。素子抵抗は容量と共に時定数として素子の応答速度を決定するため、これを抑制することは特に高速動作が求められる用途では非常に重要である。
【００１７】
この３電極型の導波路型Ｇｅ−ｐｉｎ型受光装置を、ＴＩＡ（Ｔｒａｎｓ−Ｉｍｐｅｄａｎｃｅ Ａｍｐｌｉｆｉｅｒ）等の増幅器や電圧印加用バイアス電源などの電子回路と接続（実装）する方法が何通りか考えられる。それぞれについて課題があるので図１９及び図２０を参照して説明する。
【００１８】
図１９及び図２０は、導波路型Ｇｅ−ｐｉｎ型受光装置と電子回路との接続方法の説明図である。図１９（ａ）は、バイアス・ティと呼ばれる回路を用いた場合である。信号（ｓｉｇｎａｌ）の取り出し、即ち、信号増幅器への接続と、電圧印加用の正バイアス電源７３への接続とが同じ単一電極であるｎ側電極７０により行われる。接続は単純であり、また、バイアス電源は正電圧で良いといった利点があるものの、バイアス・ティ７２という余分な回路が必要である。高速でかつ微弱な信号を劣化させないようなバイアス・ティ７２には精密な設計・製造が必要となり、よってこの実装方式はコスト面から著しく不利となる。
【００１９】
図１９（ｂ）に示した方式では、増幅器へ接続する信号線をｎ型Ｇｅ層６８にコンタクトしたｎ側電極７０に接続し、負バイアス電源７４をｐ型Ｓｉ層６５にコンタクトしたｐ側電極７１に接続し、信号線と負バイアス電源７４への接続を個別に行っている。この場合、バイアス・ティは不要であるが、フォトダイオードに必要な逆バイアス印加のために、負電圧源が必要となる。ＴＩＡや、或いは一般に高速信号の受信器に必要となるリタイマといった電子部品の動作には正電圧源が必要であるため、フォトダイオード接続にこの方式を用いた場合には２系統の電圧源を確保する必要が発生し、これもコスト面から著しく不利となる。
【００２０】
図２０（ａ）は、信号線をｐ型Ｓｉ層６５にコンタクトしたｐ側電極７１に接続し、正バイアス電源７３をｎ型Ｇｅ層６８にコンタクトしたｎ側電極７０に接続した場合である。この場合は負電圧源が不要であるが、今度は信号線が２系統必要となる。ここまで説明しなかったが、一般にフォトダイオードの電極と電子回路とは、バンプと呼ばれる半球状の半田構造や金ワイヤ等で電気的に接続される。こうした接続部は無視できない大きさの寄生容量や寄生インダクタンスを有する。信号線が２系統になった場合には寄生容量が２倍になってしまい、高速用途の受信器としては特性的に不利となる。なお、バイアス電源線は高速信号を必要としないので２系統になっても問題はない。
【００２１】
図２０（ｂ）に示した方式では、フォトダイオードの構造がこれまでとは異なる。即ち、Ｇｅ層の上部をｐ型にして、下部のＳｉ層をｎ型半導体となるように導電型を反対にするようにドーピングした構造を用いる。そのうえで、信号線をｐ型Ｇｅ層７７にコンタクトしたｐ側電極７１に接続し、正バイアス電源７３をｎ型Ｓｉ層７５にコンタクトしたｎ側電極７０に接続する。この場合には、バイアス・ティは不要であり、電圧源もＴＩＡ等と共通の正電圧源のみで良く、信号線が１系統なので寄生容量・寄生インダクタンスの点で不利になることもない。
【００２２】
この図２０（ｂ）に示す構造で、一見問題が解決されるように見えるが、この構造ではフォトダイオードの受光特性が確保できないことが知られている（例えば、非特許文献２参照）。ｎ型Ｓｉ層７５上にＧｅ薄膜を形成した場合には、Ｓｉ／Ｇｅ界面の結晶欠陥によって生じるアクセプタ準位の影響でＧｅ薄膜内の電界強度劣化が引き起こされる。この結果、フォトキャリアの輸送が妨げられ、著しく受光感度の劣化が起こるためである。
【００２３】
以上説明したように、従来のＧｅ−ｐｉｎ型フォトダイオードを用いた場合には、電子回路に実装する上でコスト面や特性面で大きな課題がある。
【００２４】
本発明は、半導体受光装置において、回路実装に伴う部品点数を少なくし、負電源を不要にするとともに、受光部における電界強度劣化を回避することを目的とする。
【課題を解決するための手段】
【００２５】
一つの態様では、半導体受光装置は、基板と、前記基板上に設けられた半導体細線導波路と前記基板上に設けられて、前記半導体細線導波路を伝播する光を吸収する受光部とを有し、前記受光部は、ｐ型の第１半導体層と、前記ｐ型の第１半導体層上に設けられて、ｉ型の第２半導体層の上部にｎ型の第２半導体層を設けた複数の第２半導体メサ構造と、前記複数の第２半導体メサ構造の間において前記ｐ型の第１半導体層と接続するｐ側電極と、前記ｎ型の第２半導体層と接続するｎ側電極とを有し、前記第２半導体層の屈折率及び光吸収係数が前記第１半導体層の屈折率及び光吸収係数よりも大きく、前記ｎ側電極に正バイアス電源が接続し、前記ｐ側電極に信号線が接続される。
【発明の効果】
【００２６】
一つの側面として半導体受光装置において、回路実装に伴う部品点数を少なくし、負電源を不要にするとともに、受光部における電界強度劣化を回避することが可能になる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態の半導体受光装置の説明図である。
【図２】本発明の実施例１の半導体受光装置の斜視図である。
【図３】本発明の実施例１の半導体受光装置の途中までの製造工程の説明図である。
【図４】本発明の実施例１の半導体受光装置の図３以降の途中までの製造工程の説明図である。
【図５】本発明の実施例１の半導体受光装置の図４以降の途中までの製造工程の説明図である。
【図６】本発明の実施例１の半導体受光装置の図５以降の途中までの製造工程の説明図である。
【図７】本発明の実施例１の半導体受光装置の図６以降の途中までの製造工程の説明図である。
【図８】本発明の実施例１の半導体受光装置の図７以降の途中までの製造工程の説明図である。
【図９】本発明の実施例１の半導体受光装置の図８以降の途中までの製造工程の説明図である。
【図１０】本発明の実施例１の半導体受光装置の図９以降の製造工程の説明図である。
【図１１】本発明の実施例２の半導体受光装置の斜視図である。
【図１２】本発明の実施例３の半導体受光装置の斜視図である。
【図１３】本発明の実施例４の半導体受光装置の斜視図である。
【図１４】本発明の実施例５の半導体受光装置の斜視図である。
【図１５】本発明の実施例６の半導体受光装置の断面図である。
【図１６】本発明の実施例７の半導体受光装置の斜視図である。
【図１７】本発明の実施例７の半導体受光装置を用いた分波装置の構成図である。
【図１８】従来の導波路型Ｇｅ−ｐｉｎ型受光装置の説明図である。
【図１９】従来の導波路型Ｇｅ−ｐｉｎ型受光装置と電子回路との接続方法の説明図である。
【図２０】従来の導波路型Ｇｅ−ｐｉｎ型受光装置と電子回路との他の接続方法の説明図である。
【発明を実施するための形態】
【００２８】
ここで、図１を参照して、本発明の実施の形態の半導体受光装置を説明する。図１は、本発明の実施の形態の半導体受光装置の説明図であり、基板１上に半導体細線導波路４と半導体細線導波路４を伝播する光１６を吸収する受光部６を設けている。受光部６は、ｐ型の第１半導体層７と、ｐ型の第１半導体層７上に設けられてｉ型の第２半導体層９とその上部に設けられたｎ型の第２半導体層１０とからなる複数の第２半導体メサ構造８を有している。この複数の第２半導体メサ構造８の間においてｐ型の第１半導体層７にｐ側電極１４を設けるとともに、ｎ型の第２半導体層１０にｎ側電極１３を設ける。
【００２９】
この時、第２半導体層の屈折率及び光吸収係数を第１半導体層の屈折率及び光吸収係数よりも大きくする。典型的には、第１の半導体層としては、Ｓｉ層を用い、第２の半導体層としては、ＳｉｘＧｅ１−ｘ（但し、０≦ｘ≦０．５）またはＧｅ１−ｘＳｎｘ（但し、０≦ｘ≦０．１）のいずれかを用いる。
【００３０】
また、半導体細線導波路４と受光部６との間に、半導体細線導波路４を伝播する光１６或いは光の強度ピーク位置のいずれかを第２半導体メサ構造８の数に分岐する光分岐部５を設けても良い。
【００３１】
光分岐部５としては、マルチモード干渉計カプラ（ＭＭＩカプラ）を用いても良く、この時、ｐ型の第１半導体層７が、マルチモード干渉計カプラの一部を兼ねるように一体化することで、製造歩留まりが向上する。或いは、光分岐部５としては、方向性結合器またはＹ型分岐導波路等の分岐導波路を用いても良い。
【００３２】
第２半導体メサ構造８の数は２つが典型的であるが、３つ設けても良く、この場合には、信号を差動信号とすることで振幅を増大することが可能になる。
【００３３】
また、第２半導体メサ構造８を２つにする場合に、第２半導体メサ構造８の一方に対して第１の方向から光を入射する半導体細線導波路と、第２半導体メサ構造８の他方に対して第１の方向と反対方向の第２の方向から光を入射する半導体細線導波路を設けても良い。このような、双方向入射型の半導体受光装置にすることにより、アド・ドロップ型リング共振器アレイを用いた光分波器に組み込むことが容易になる。
【００３４】
このような半導体受光装置を形成する基板１としては、単結晶半導体基板２上に埋込絶縁層３を介して単結晶半導体層を設けたＳＯＩ基板が典型的なものである。この場合、半導体細線導波路４、光分岐部５及び第１半導体層はこの単結晶半導体層を加工して形成すれば良い。
【００３５】
本発明の実施の形態の半導体受光装置によれば、信号１８は第２半導体メサ構造８の間のｐ型の第１半導体層７に形成されたｐ側電極１４から取り出され、電界を印加する正バイアス電源１５はｎ型の第２半導体層１０に設けたｎ側電極１３に接続される。フォトカレントの流れる経路が複数ある構造なので素子抵抗が抑制されて高速動作に適した構造となる。
【００３６】
また、バイアス電源経路と信号出力経路との関係から、バイアス・ティや負電圧源などを用いることなく逆バイアス状態が実現できるので、従来構造に比べてコストの面で非常に有利である。また、バイアス電源経路がｎ型の第２半導体層１０に接したｎ側電極１３であるので、フォトダイオードに必要な逆バイアス印加時に必要な電源は、ＴＩＡの動作等と同様の正電圧源であれば良く、受信器全体として複数の電圧源は不要である。また、信号線１７の数は最小限であり、回路接続時の寄生容量や寄生インダクタンスの過剰発生を防ぐことができる。
【００３７】
また、フォトダイオード内の半導体材料の極性は従来構造の極性を維持できるために、半導体材料の極性を変えた場合に、例えば、Ｓｉ上のＧｅ材料に発生する電界強度低下とそれに伴う受信感度劣化といった問題を回避することができる。
【実施例１】
【００３８】
次に、図２乃至図１０を参照して、本発明の実施例１の半導体受光装置を説明する。図２は、本発明の実施例１の半導体受光装置の斜視図であり、単結晶シリコン基板２１上にＢＯＸ層２２を介してＳｉ細線導波路２５、１×２のＭＭＩカプラ２６及び受光部を設ける。受光部は、ｐ型Ｓｉ層２９上に、ｉ型Ｇｅ層３２とｎ型Ｇｅ層３５からなる２つのメサ構造を設けて形成する。
【００３９】
２つのメサ構造の間のｐ型Ｓｉ層にコンタクトするｐ側電極３８を設けるとともに、ｎ型Ｇｅ層３５にコンタクトするｎ側電極３７を設ける。なお、図示は省略するが、ｎ側電極３７に正バイアス電源を接続し、ｐ側電極３８に信号線を接続する。
【００４０】
ＳｉＯ２膜３０はメサ構造を形成する際の選択成長用マスクとなり、ＳｉＯ２膜３６はｎ側電極３７及びｐ側電極３８を形成する際の絶縁保護膜となる。また、ＢＯＸ層２２は、Ｓｉ細線導波路２５に対する下部クラッド層となり、ＳｉＯ２膜３０，３６は上部クラッド層となるので、光はＳｉ細線導波路２５の中に効果的に閉じ込められる。
【００４１】
Ｓｉ細線導波路２５を伝播する光は、ＭＭＩカプラ２６により２つの強度ピークを持つ導波モードに変換されたのち、エバネッセント型光結合によりｉ型Ｇｅ層３２へと導かれ、吸収されてフォトキャリアを発生する。このｐｉｎ構造に対して正バイアス電源により逆バイアスが印加されているので、フォトキャリアが引き抜かれ、フォトダイオードとして動作する。
【００４２】
次に、図３乃至図１０を参照して、本発明の実施例１の半導体受光装置の製造工程を説明するが、各図における図（ａ）は斜視図であり、図（ｂ）は図（ａ）における一点鎖線で示した平行四辺形の位置における断面図である。まず、図３に示すように、単結晶シリコン基板２１上にＢＯＸ層２２を介して単結晶シリコン層２３を設けたＳＯＩ基板２０を用意する。ここでは、単結晶シリコン基板２１の厚さを５００μｍとし、ＢＯＸ層２２の厚さを２μｍとし、単結晶シリコン層２３の厚さを２５０ｎｍとする。
【００４３】
次いで、図４に示すように、所定の形状を形成したレジストパターン２４をマスクとして単結晶シリコン層２３をエッチングすることによってＳｉ細線導波路２５、１×２のＭＭＩカプラ２６及びＳｉ台座部２７を形成する。
【００４４】
次いで、図５に示すように、レジストパターン２４を除去することによって、Ｓｉ細線導波路２５、１×２のＭＭＩカプラ２６及びＳｉ台座部２７が現れる。ここでは、Ｓｉ細線導波路２５の幅を４５０ｎｍとし、Ｓｉ台座部のサイズを２０μｍ×３５μｍとする。
【００４５】
次いで、図６に示すように、Ｓｉ台座部２７を露出する開口部を有するレジストパターン２８をマスクとしてＢ（ボロン）をイオン注入したのち、活性化アニールすることによってＳｉ台座部２７をｐ型Ｓｉ層２９に変換する。ここでは、ｐ型Ｓｉ層２９の不純物濃度を２．０×１０１８ｃｍ−３とし、活性化アニールを１０００℃の雰囲気中で1分間行う。なお、Ｓｉ台座部２７の全ての領域をｐ型化する必要はなく、周辺部はｉ型のままでも良い。
【００４６】
次いで、図７に示すように、レジストパターン２８を除去したのち、ＣＶＤ法（化学気相成長法）用いてＳｉＯ２膜３０を成膜し、フォトリソグラフィーとドライエッチングによりｐ型Ｓｉ層２９に対応する位置に２つの開口部３１を形成して選択成長用マスクとする。ここでは、ＳｉＯ２膜３０の厚さを１００ｎｍとし、開口部３１のサイズを長さ３０μｍ、幅５μｍとする。
【００４７】
次いで、図８に示すように、開口部３１を設けたＳｉＯ２膜３０を選択成長用マスクとしてＬＰ−ＣＶＤ法（減圧気相成長法）によりｐ型Ｓｉ層２９上にｉ型Ｇｅ層３２を選択成長する。ここでは、ｉ型Ｇｅ層３２の厚さを１μｍとする。
【００４８】
次いで、図９に示すように、ｉ型Ｇｅ層３２に対応する位置に開口部３４を設けたレジストパターン３３をマスクとして、Ｐ（リン）をイオン注入したのち、活性化アニールしてｎ型Ｇｅ層３５を形成する。ここでは、ｎ型Ｇｅ層３５の厚さを０．２μｍとし、不純物濃度を２．０×１０１９ｃｍ−３とし、活性化アニールを６００℃の雰囲気中で１０秒間行う。
【００４９】
次いで、レジストパターン３３を除去したのち、ＣＶＤ法を用いて全面にＳｉＯ２膜３６を成膜し、フォトリソグラフィーとドライエッチングによりＳｉＯ２膜３６にｎ型Ｇｅ層３５及びｐ型Ｓｉ層２９に達するコンタクトホールを形成する。次いで、スパッタリング法によりＡｌ膜を成膜した後、フォトリソグラフィーとドライエッチングによりＡｌ膜を整形して、ｎ側電極３７及びｐ側電極３８を形成することによって、本発明の実施例１の半導体受光装置の基本的構造が完成する。
【００５０】
本発明の実施例１においては、受光部を従来と同じ導電型配置の２つのメサ構造とし、メサ構造に正バイアス電源を接続し、ｐ型Ｓｉ層に信号線を接続しているので、フォトカレントの流れる経路が２つとなり、素子抵抗が低減されて高速動作に適した構造となる。
【００５１】
また、バイアス電源経路と信号出力経路との関係から、バイアス・ティや負電圧源などを用いることなく逆バイアス状態が実現できるので、従来構造に比べてコストの面で非常に有利である。また、信号線が１本であるので、回路接続時の寄生容量や寄生インダクタンスの過剰発生を防ぐことができる。
【実施例２】
【００５２】
次に、図１１を参照して、本発明の実施例２の半導体受光装置を説明するが、光分岐手段としてＭＭＩカプラの代わりに方向性結合器を用いた以外は上記の実施例１と同様であるので、最終構造のみを説明する。図１１は、本発明の実施例２の半導体受光装置の斜視図であり、単結晶シリコン基板２１上にＢＯＸ層２２を介してＳｉ細線導波路２５、方向性結合器３９及び受光部を設ける。受光部は、ｐ型Ｓｉ層２９上に、ｉ型Ｇｅ層３２とｎ型Ｇｅ層３５からなる２つのメサ構造を設けて形成する。なお、この方向性結合器３９は、ＭＭＩカプラと同様にＳＯＩ基板の単結晶Ｓｉ層をエッチング加工して形成する。
【００５３】
２つのメサ構造の間のｐ型Ｓｉ層にコンタクトするｐ側電極３８を設けるとともに、ｎ型Ｇｅ層３５にコンタクトするｎ側電極３７を設ける。なお、図示は省略するものの、ｎ側電極３７に正バイアス電源を接続し、ｐ側電極３８に信号線を接続する。
【００５４】
Ｓｉ細線導波路２５を伝播する光は、方向性結合器３９により２つの光に分岐されたのち、エバネッセント型光結合によりｉ型Ｇｅ層３２へと導かれ、吸収されてフォトキャリアを発生する。このｐｉｎ構造に対して正バイアス電源により逆バイアスが印加されているので、フォトキャリアが引き抜かれ、フォトダイオードとして動作する。この実施例２の場合も、光分岐構造が異なるだけで、基本的な作用効果は上記の実施例１と同様である。
【実施例３】
【００５５】
次に、図１２を参照して、本発明の実施例３の半導体受光装置を説明するが、光分岐手段としてＭＭＩカプラの代わりにＹ型分岐導波路を用いた以外は上記の実施例１と同様であるので、最終構造のみを説明する。図１２は、本発明の実施例３の半導体受光装置の斜視図であり、単結晶シリコン基板２１上にＢＯＸ層２２を介してＳｉ細線導波路２５、Ｙ型分岐導波路４０及び受光部を設ける。受光部は、ｐ型Ｓｉ層２９上に、ｉ型Ｇｅ層３２とｎ型Ｇｅ層３５からなる２つのメサ構造を設けて形成する。なお、このＹ型分岐導波路４０は、ＭＭＩカプラと同様にＳＯＩ基板の単結晶Ｓｉ層をエッチング加工して形成する。
【００５６】
２つのメサ構造の間のｐ型Ｓｉ層にコンタクトするｐ側電極３８を設けるとともに、ｎ型Ｇｅ層３５にコンタクトするｎ側電極３７を設ける。なお、図示は省略するものの、ｎ側電極３７に正バイアス電源を接続し、ｐ側電極３８に信号線を接続する。
【００５７】
Ｓｉ細線導波路２５を伝播する光は、Ｙ型分岐導波路により２つの方向へ分岐されたのち、エバネッセント型光結合によりｉ型Ｇｅ層３２へと導かれ、吸収されてフォトキャリアを発生する。このｐｉｎ構造に対して正バイアス電源により逆バイアスが印加されているので、フォトキャリアが引き抜かれ、フォトダイオードとして動作する。この実施例３の場合も、光分岐構造が異なるだけで、基本的な作用効果は上記の実施例１と同様である。
【実施例４】
【００５８】
次に、図１３を参照して、本発明の実施例４の半導体受光装置を説明するが、ＭＭＩカプラを受光部と分離せずにｐ型Ｓｉ層を利用して一体化した以外は上記の実施例１と同様であるので、最終構造のみを説明する。図１３は、本発明の実施例４の半導体受光装置の斜視図であり、単結晶シリコン基板２１上にＢＯＸ層２２を介してＳｉ細線導波路２５、ＭＭＩカプラ４１及び受光部を設ける。受光部は、ｐ型Ｓｉ層２９上に、ｉ型Ｇｅ層３２とｎ型Ｇｅ層３５からなる２つのメサ構造を設けて形成する。この時、ｐ型Ｓｉ層２９がＭＭＩカプラ４１の一部を兼ねるように一体化する。
【００５９】
２つのメサ構造の間のｐ型Ｓｉ層にコンタクトするｐ側電極３８を設けるとともに、ｎ型Ｇｅ層３５にコンタクトするｎ側電極３７を設ける。なお、図示は省略するものの、ｎ側電極３７に正バイアス電源を接続し、ｐ側電極３８に信号線を接続する。
【００６０】
Ｓｉ細線導波路２５を伝播する光は、ＭＭＩカプラ４１により２つの強度ピークを持つ導波モードに変換されつつエバネッセント型光結合によりｉ型Ｇｅ層３２へと導かれ、吸収されてフォトキャリアを発生する。このｐｉｎ構造に対して正バイアス電源により逆バイアスが印加されているので、フォトキャリアが引き抜かれ、フォトダイオードとして動作する。
【００６１】
この実施例４においては、ＭＭＩカプラ４１をｐ型Ｓｉ層２９と一体化しているので、小型化が可能になるとともに、加工パターンが単純になるので製造歩留まりも向上する。
【実施例５】
【００６２】
次に、図１４を参照して、本発明の実施例５の半導体受光装置を説明するが、メサ構造をＳｉＧｅ層で形成した以外は上記の実施例１と同様であるので、最終構造のみを説明する。図１４は、本発明の実施例５の半導体受光装置の斜視図であり、単結晶シリコン基板２１上にＢＯＸ層２２を介してＳｉ細線導波路２５、ＭＭＩカプラ２６及び受光部を設ける。受光部は、ｐ型Ｓｉ層２９上に、ｉ型ＳｉＧｅ層４２とｎ型ＳｉＧｅ層４３からなる２つのメサ構造を設けて形成する。ここでは、ＳｉＧｅ層としてＳｉ０．２Ｇｅ０．８層を用いる。
【００６３】
２つのメサ構造の間のｐ型Ｓｉ層にコンタクトするｐ側電極３８を設けるとともに、ｎ型ＳｉＧｅ層４３にコンタクトするｎ側電極３７を設ける。なお、図示は省略するものの、ｎ側電極３７に正バイアス電源を接続し、ｐ側電極３８に信号線を接続する。
【００６４】
Ｓｉ細線導波路２５を伝播する光は、ＭＭＩカプラ２６により２つの強度ピークを持つ導波モードに変換されたのち、エバネッセント型光結合によりｉ型ＳｉＧｅ層４２へと導かれ、吸収されてフォトキャリアを発生する。このｐｉｎ構造に対して正バイアス電源により逆バイアスが印加されているので、フォトキャリアが引き抜かれ、フォトダイオードとして動作する。
【００６５】
この実施例５においては、メサ構造をＳｉＧｅ層で形成しているので、メサ構造をＧｅ層で形成した場合に比べて、Ｓｉとの間の格子不整合が緩和されるのでエピタキシャル成長が容易になる。なお、ここでは、ＳｉＧｅを用いているが、Ｇｅ１−ｘＳｎｘ（但し、０≦ｘ≦０．１）を用いても良い。
【実施例６】
【００６６】
次に、図１５を参照して、本発明の実施例６の半導体受光装置を説明するが、メサ構造を３つにした以外は受光部の基本構成は上記の実施例１と同様であるので、最終構造のみを説明する。図１５は、本発明の実施例６の半導体受光装置の断面図であり、単結晶シリコン基板２１上にＢＯＸ層２２を介して設ける受光部を、ｐ型Ｓｉ層２９とその上に設けるｉ型ＳｉＧｅ層４２とｎ型ＳｉＧｅ層４３からなる３つのメサ構造を設けて形成する。
【００６７】
３つのメサ構造の間の２か所のｐ型Ｓｉ層にコンタクトするｐ側電極３８を設けるとともに、３つのｎ型ＳｉＧｅ層４３にコンタクトするｎ側電極３７を設ける。なお、図示は省略するものの、３つのｎ側電極３７に正バイアス電源を接続し、２つのｐ側電極３８に信号線を接続する。
【００６８】
この実施例６においては、メサ構造を３つ設けているので、信号線が２本になり、信号を差動動作させることによって、信号の振幅を増大することが可能になる。
【実施例７】
【００６９】
次に、図１６及び図１７を参照して、本発明の実施例７の半導体受光装置を説明するが、基本的な製造工程は上記の実施例１と同様であるので、最終構造のみを説明する。図１６は、本発明の実施例７の半導体受光装置の斜視図であり、単結晶シリコン基板２１上にＢＯＸ層２２を介して２本のＳｉ細線導波路４４，４５を設けるとともに、２本のＳｉ細線導波路４４，４５の間に受光部を設ける。受光部はｐ型Ｓｉ層２９とその上に設けるｉ型ＳｉＧｅ層４２とｎ型ＳｉＧｅ層４３からなる２つのメサ構造により形成し、一方のメサ構造にＳｉ細線導波路４４が接続し、他方のメサ構造にＳｉ細線導波路４５が接続する。なお、メサ構造とＳｉ細線導波路４４,４５との間に図１８で示したテーパ導波路を介在させても良い。
【００７０】
この場合も、２つのメサ構造の間のｐ型Ｓｉ層にコンタクトするｐ側電極３８を設けるとともに、ｎ型ＳｉＧｅ層４３にコンタクトするｎ側電極３７を設ける。なお、図示は省略するものの、ｎ側電極３７に正バイアス電源を接続し、ｐ側電極３８に信号線を接続する。
【００７１】
Ｓｉ細線導波路４４を伝播する光は、エバネッセント型光結合により図において左側のメサ構造のｉ型Ｇｅ層３２へと導かれ、吸収されてフォトキャリアを発生する。一方、Ｓｉ細線導波路４５を伝播する光は、エバネッセント型光結合により図において右側のメサ構造のｉ型Ｇｅ層３２へと導かれ、吸収されてフォトキャリアを発生する。この時、左右のメサ構造におけるフォトキャリアの発生が同時になるようにする。このｐｉｎ構造に対して正バイアス電源により逆バイアスが印加されているので、フォトキャリアが引き抜かれ、単一の双方向入射型フォトダイオード５０として動作する。
【００７２】
次に、図１７を参照して本発明の実施例７の半導体受光装置の適用例を説明する。図１７は、本発明の実施例７の半導体受光装置を用いた分波装置の構成図であり、ここでは、３波長に分波する例として示している。Ｓｉ細線導波路からなる入力導波路５１に、入力導波路５１から入力した波長多重光を偏波面に応じてＴＥ信号光とＴＭ信号光に分離する偏波スプリッタ５２が接続される。この偏波スプリッタ５２の出力端にＴＥ信号光とＴＭ信号光が互いに反対回りで伝播するＳｉ細線導波路からなるループ状導波路５３が接続され、このループ状導波路５３に偏波ローテータ５４が接続される。なお、ここでは、偏波スプリッタ５２は、Ｓｉ細線導波路からなる方向性結合器型の偏波スプリッタとし、偏波ローテータ５４は、Ｓｉ細線導波路よりなる偏芯二重コア型の偏波ローテータとする。
【００７３】
また、ループ状導波路５３とアド・ドロップ型リング共振器アレイを構成する互いに異なった光路長のＳｉ細線導波路からなる複数のリング導波路５５１〜５５３が光学的に結合される。また、この各リング導波路５５１〜５５３のドロップポート側に２つの出力ポートを有するＳｉ細線導波路からなる出力導波路５６１〜５６３を光学的に結合させる。
【００７４】
この場合、リング導波路５５１〜５５３の曲率半径Ｒを適正化して分波波長を制御することにより、このアド・ドロップ型リング共振器アレイが分波器となる。この２つの出力ポートから伸びる各出力導波路５６１〜５６３に対して、偏波スプリッタ５２から双方向入射型フォトダイオード５０１〜５０３の各一対のメサ構造の両方への光学的距離が等しくなるように双方向入射型フォトダイオード５０１〜５０３を接続する。
【００７５】
入力導波路５１に入力されたＷＤＭ光信号は、偏波スプリッタ５２により偏波面に応じてＴＭ光信号とＴＥ光信号とに分離されてループ状導波路５２を互いに逆回りに伝播する。ＴＭ光信号は偏波ローテータ５４により偏波面が９０°回転したＴＥ＊光信号に変換される。ループ状導波路５３を伝播するＴＥ光信号及びＴＥ＊光信号はアド・ドロップ型リング共振器を構成するリング導波路５５１〜５５３によって、波長毎（λ１〜λ３）に分波される。
【００７６】
波長毎に分波された光信号は、同じ偏光状態のＴＥ光信号或いはＴＥ＊光信号として双方向入射型フォトダイオード５０１〜５０３に入力され、両方のメサ構造から流れる電流の和として出力される。また、各双方向入射型フォトダイオード５０１〜５０３の入射面と反対側の終端からの洩れ出した光は、出力導波路５６１〜５６４を逆回りして、リング共振器を介してループ状導波路５３に侵入することがないので、ノイズの発生を抑制することができる。
【００７７】
ここで、実施例１乃至実施例７を含む本発明の実施の形態に関して、以下の付記を付す。
（付記１）基板と、前記基板上に設けられた半導体細線導波路と前記基板上に設けられて、前記半導体細線導波路を伝播する光を吸収する受光部とを有し、前記受光部は、ｐ型の第１半導体層と、前記ｐ型の第１半導体層上に設けられて、ｉ型の第２半導体層の上部にｎ型の第２半導体層を設けた複数の第２半導体メサ構造と、前記複数の第２半導体メサ構造の間において前記ｐ型の第１半導体層と接続するｐ側電極と、前記ｎ型の第２半導体層と接続するｎ側電極とを有し、前記第２半導体層の屈折率及び光吸収係数が前記第１半導体層の屈折率及び光吸収係数よりも大きく、前記ｎ側電極に正バイアス電源を接続し、前記ｐ側電極に信号線を接続したことを特徴とする半導体受光装置。
（付記２）前記第１の半導体層が、Ｓｉ層であり、前記第２の半導体層がＳｉｘＧｅ１−ｘ（但し、０≦ｘ≦０．５）またはＧｅ１−ｘＳｎｘ（但し、０≦ｘ≦０．１）のいずれかであることを特徴とする付記１に記載の半導体受光装置。
（付記３）前記半導体細線導波路と前記受光部との間に、前記半導体細線導波路を伝播する光或いは光の強度ピーク位置のいずれかを前記第２半導体メサ構造の数に分岐する光分岐部をさらに有することを特徴とする付記１または付記２に記載の半導体受光装置。
（付記４）前記光分岐部が、マルチモード干渉計カプラであることを特徴とする付記３に記載の半導体受光装置。
（付記５）前記ｐ型の第１半導体層が、前記マルチモード干渉計カプラの一部を兼ねていることを特徴とする付記４に記載の半導体受光装置。
（付記６）前記光分岐部が、方向性結合器であることを特徴とする付記３に記載の半導体受光装置。
（付記７）前記光分岐部が、分岐導波路であることを特徴とする付記３に記載の半導体受光装置。
（付記８）前記第２半導体メサ構造が、３つであることを特徴とする付記１または付記２に記載の半導体受光装置。
（付記９）前記第２半導体メサ構造が２つであり、前記半導体細線導波路が、前記第２半導体メサ構造の一方に対して第１の方向から前記光を入射する第１の半導体細線導波路と、前記第２半導体メサ構造の他方に対して前記第１の方向と反対方向の第２の方向から前記光を入射する第２の半導体細線導波路を有していることを特徴とする付記１または付記２に記載の半導体受光装置。
（付記１０）前記基板が、表面に埋込絶縁層を設けた単結晶半導体基板であることを特徴とする付記１乃至付記９のいずれか１に記載の半導体受光装置。
【符号の説明】
【００７８】
１  基板
２  単結晶半導体基板
３  埋込絶縁層
４  半導体細線導波路
５  光分岐部
６  受光部
７  ｐ型の第１半導体層
８  第２半導体メサ構造
９  ｉ型の第２半導体層
１０  ｎ型の第２半導体層
１１  絶縁膜
１２  絶縁膜
１３  ｎ側電極
１４  ｐ側電極
１５  正バイアス電源
１６  光
１７  信号線
１８  信号
２０  ＳＯＩ基板
２１  単結晶シリコン基板
２２  ＢＯＸ層
２３  単結晶シリコン層
２４  レジストパターン
２５，４４，４５  Ｓｉ細線導波路
２６，４１  ＭＭＩカプラ
２７  Ｓｉ台座部
２８  レジストパターン
２９  ｐ型Ｓｉ層
３０  ＳｉＯ２膜
３１  開口部
３２  ｉ型Ｇｅ層
３３  レジストパターン
３４  開口部
３５  ｎ型Ｇｅ層
３６  ＳｉＯ２膜
３７  ｎ側電極
３８  ｐ側電極
３９  方向性結合器
４０  Ｙ型分岐導波路
４２  ｉ型ＳｉＧｅ層
４３  ｐ型ＳｉＧｅ層
５０，５０１，５０２，５０３  双方向入射型フォトダイオード
５１  入力導波路
５２  偏波ビームスプリッタ
５３  ループ状導波路
５４  偏波ローテータ
５５１，５５２，５５３  リング導波路
５６１，５６２，５６３  出力導波路
６１  単結晶Ｓｉ基板
６２  ＢＯＸ層
６３  Ｓｉ細線導波路
６４  テーパ導波路
６５  ｐ型シリコン層
６６，６９  ＳｉＯ２膜
６７  ｉ型Ｇｅ層
６８  ｎ型Ｇｅ層
７０  ｎ側電極
７１  ｐ側電極
７２  バイアス・ティ
７３  正バイアス電源
７４  負バイアス電源
７５  ｎ型Ｓｉ層
７６  ｉ型Ｇｅ層
７７  ｐ型Ｇｅ層
【図１】
2017076651.tif 000003
【図２】
2017076651.tif 000004
【図３】
2017076651.tif 000005
【図４】
2017076651.tif 000006
【図５】
2017076651.tif 000007
【図６】
2017076651.tif 000008
【図７】
2017076651.tif 000009
【図８】
2017076651.tif 000010
【図９】
2017076651.tif 000011
【図１０】
2017076651.tif 000012
【図１１】
2017076651.tif 000013
【図１２】
2017076651.tif 000014
【図１３】
2017076651.tif 000015
【図１４】
2017076651.tif 000016
【図１５】
2017076651.tif 000017
【図１６】
2017076651.tif 000018
【図１７】
2017076651.tif 000019
【図１８】
2017076651.tif 000020
【図１９】
2017076651.tif 000021
【図２０】
2017076651.tif 000022