(57)【要約】      （修正有）【課題】安定して動作する保護回路を備えた同期整流型のＤＣ−ＤＣコンバータを提供する。【解決手段】インダクタ３に蓄積した電気エネルギーがなくなったことを検出する検出回路または保護回路が異常を検出してから所定の時間を計数するタイマー回路、を備える。保護回路が異常状態を検出した際に、出力制御回路はハイサイドのスイッチング素子２をオフ状態としローサイドのスイッチング素子４をオン状態とし、検出回路またはタイマー回路の出力信号によって、インダクタに蓄積した電気エネルギーがなくなってから、出力制御回路がローサイドのスイッチング素子をオフにする構成とした。【選択図】図１
2017143703.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣ−ＤＣコンバータであって、
ハイサイドのスイッチング素子であるＰＭＯＳトランジスタと、
ローサイドのスイッチング素子であるＮＭＯＳトランジスタと、
前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点と出力端子の間に接続されたインダクタと、
前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの制御信号を出力する出力制御回路と、
前記ＤＣ−ＤＣコンバータの異常を検出した信号を前記出力制御回路に出力する保護回路と、
前記インダクタに蓄積した電気エネルギーを検出する検出回路と、を備え、
前記出力制御回路は、前記保護回路が出力する信号を受けて、前記ＰＭＯＳトランジスタをオフし前記ＮＭＯＳトランジスタをオンし、
前記検出回路は、前記インダクタに蓄積した電気エネルギーがなくなったことを検出すると、前記出力制御回路に検出信号を出力し、
前記出力制御回路は、前記検出回路が出力する検出信号を受けて、前記ＮＭＯＳトランジスタをオフする、
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記検出回路は、
前記インダクタの入力側の端子の電圧がＧＮＤ電圧と比較するコンパレータである
ことを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
ＤＣ−ＤＣコンバータであって、
ハイサイドのスイッチング素子であるＰＭＯＳトランジスタと、
ローサイドのスイッチング素子であるＮＭＯＳトランジスタと、
前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの接続点と出力端子の間に接続されたインダクタと、
前記ＰＭＯＳトランジスタと前記ＮＭＯＳトランジスタの制御信号を出力する出力制御回路と、
前記ＤＣ−ＤＣコンバータの異常を検出した信号を前記出力制御回路に出力する保護回路と、
所定の時間を計数するタイマー回路と、を備え、
前記出力制御回路は、前記保護回路が出力する信号を受けて、前記ＰＭＯＳトランジスタをオフし前記ＮＭＯＳトランジスタをオンし、
前記タイマー回路は、前記保護回路が出力する信号を受けて計数を開始し、前記所定の時間を計数すると、前記出力制御回路に信号を出力し、
前記出力制御回路は、前記タイマー回路が出力する信号を受けて、前記ＮＭＯＳトランジスタをオフする、
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
前記所定の時間は、
前記インダクタに蓄積した電気エネルギーが放電される時間より長い
ことを特徴とする請求項３記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に電源を供給するＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータは、電源監視回路、出力監視回路、過熱保護回路、過電流保護回路など、異常状態が検出されたときに、スイッチング動作を停止する保護回路を搭載する。特に、同期整流ＤＣ−ＤＣコンバータにおいては、異常状態が検出された際に、ハイサイドのスイッチング素子およびローサイドのスイッチング素子をいずれもオフ状態にして、動作を停止し、ＤＣ−ＤＣコンバータの破壊を防止する。
【０００３】
図５に、従来のＤＣ−ＤＣコンバータの概略構成図の一例を示す。保護回路３１が出力制御回路１５に接続してある。該保護回路３１が異常を検知し、異常の発生を出力制御回路１５に通知すると、該出力制御回路１５はハイサイドのドライバ２１とローサイドのドライバ２２の両方にオフ信号を送りＰＭＯＳトランジスタ２とＮＭＯＳトランジスタ４を同時に停止する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−０８０８９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来のＤＣ−ＤＣコンバータでは、ＰＭＯＳトランジスタ２とＮＭＯＳトランジスタ４を同時に停止すると、インダクタ３に蓄積した電気エネルギーがＮＭＯＳトランジスタ４のドレイン（Ｎ＋）とＰｓｕｂ基板（Ｐ）で形成される寄生ダイオードを通る電流となって放電する。寄生ダイオードに電流が流れると、ＮＭＯＳトランジスタ４のドレイン電圧が負電圧になる。従って、スイッチング素子のドレイン（Ｎ＋）、Ｐｓｕｂ基板（Ｐ）、内部回路のＮチャンネルトランジスタのドレイン（Ｎ＋）で形成される寄生ＮＰＮトランジスタに電流が流れてしまう。そして、Ｎチャンネルトランジスタが意図しない動作をするので、内部回路が誤動作してしまう、という課題があった。例えば、ドライバを停止したにもかかわらず、誤動作により停止動作を解除して、保護機能が正常に動作できなくなってしまう。
【０００６】
本発明は、以上のような課題を解決するために考案されたものであり、安定して動作する保護回路を備えたＤＣ−ＤＣコンバータを実現するものである。
【課題を解決するための手段】
【０００７】
従来の課題を解決するために、本発明のＤＣ−ＤＣコンバータは以下のような構成とした。
インダクタに蓄積した電気エネルギーがなくなったことを検出する検出回路を備え、保護回路が異常状態を検出した際に、出力制御回路はハイサイドのスイッチング素子をオフ状態としローサイドのスイッチング素子をオン状態とし、検出回路がインダクタに蓄積した電気エネルギーがなくなったことを検出すると、出力制御回路はローサイドのスイッチング素子をオフにする。
【０００８】
また、保護回路が異常を検出してから所定の時間を計数するタイマー回路を備え、保護回路が異常状態を検出した際に、出力制御回路はハイサイドのスイッチング素子をオフ状態としローサイドのスイッチング素子をオン状態とし、タイマー回路が所定時間を計数すると、出力制御回路はローサイドのスイッチング素子をオフにする。
【発明の効果】
【０００９】
本発明の同期整流型のＤＣ−ＤＣコンバータによれば、インダクタに蓄積した電気エネルギーがなくなったことを検出する検出回路、または、保護回路が異常を検出してから所定の時間を計数するタイマー回路を備え、インダクタに蓄積した電気エネルギーがなくなってからローサイドのスイッチング素子をオフするようにしたので、保護機能などの内部回路の誤動作を防止する事が出来、従って、スイッチング素子を保護することができる。
【図面の簡単な説明】
【００１０】
【図１】第一の実施形態のＤＣ−ＤＣコンバータの一例を示す概略構成図である。
【図２】第一の実施形態のＤＣ−ＤＣコンバータの動作を示すグラフである。
【図３】第二の実施形態のＤＣ−ＤＣコンバータの一例を示す概略構成図である。
【図４】第二の実施形態のＤＣ−ＤＣコンバータの動作を示すグラフである。
【図５】従来のＤＣ−ＤＣコンバータの概略構成図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について、図面に基づいて発明する。
（第一の実施形態）
図１は、第一の実施形態のＤＣ−ＤＣコンバータの一例を示す概略構成図である。
第一の実施形態のＤＣ−ＤＣコンバータは、ハイサイドのスイッチング素子であるＰＭＯＳトランジスタ２と、ローサイドのスイッチング素子であるＮＭＯＳトランジスタ４と、インダクタ３と、キャパシタ５と、コンパレータ１０と、オン時間制御回路１１と、基準電圧回路１２と、ＲＳフリップフロップ１３と、出力制御回路１５と、保護回路３１と、分割抵抗である抵抗１７及び１８と、ハイサイドのドライバ２１と、ローサイドのドライバ２２と、保護回路３１と、コンパレータ４１と、を備えている。保護回路３１は、例えば、電源監視回路、出力監視回路、過熱保護回路、過電流保護回路等である。
【００１２】
ＰＭＯＳトランジスタ２とＮＭＯＳトランジスタ４は、入力端子１から入力された直流電流をスイッチングする。スイッチング動作により発生した電圧は、インダクタ３とキャパシタ５で平滑されて、出力端子６へ出力電圧Ｖｏｕｔとして出力される。出力電圧Ｖｏｕｔは、抵抗１７と抵抗１８で分圧されてコンパレータ１０へ入力される。コンパレータ１０は、分圧電圧と基準電圧回路１２の出力する基準電圧とを比較して、比較結果を出力する。ＲＳフリップフロップ１３は、コンパレータ１０の検出信号をＳ端子へ入力し、オン時間制御回路１１の信号をＲ端子へ入力し、Ｑ端子のＱ信号を出力制御回路１５へ出力する。出力制御回路１５は、ドライバ２１とドライバ２２を介して、ＰＭＯＳトランジスタ２とイッチング素子４を駆動する信号を出力する。保護回路３１は、回路の異常を検出して、検出信号を出力制御回路１５へ出力する。コンパレータ４１は、インダクタ３の入力側の端子（ノードＬ）の電圧をＧＮＤ電圧と比較し、インダクタ３に蓄積した電気エネルギーがなくなったことを検出し、検出信号を出力する。
【００１３】
次に、第一の実施形態のＤＣ−ＤＣコンバータの保護動作について説明する。
図２は、第一の実施形態のＤＣ−ＤＣコンバータの動作を示すグラフである。
ＰＭＯＳトランジスタ２のゲートをノードＰとし、ＮＭＯＳトランジスタ４のゲートをノードＮとする。
【００１４】
保護回路３１は、Ｔ１にておいて過電流が流れるなど異常状態を検出すると、出力制御回路１５に検出信号を出力する。出力制御回路１５は、保護回路３１の検出信号を受けると、ドライバ２１へハイレベルの信号を出力し、ＰＭＯＳトランジスタ２をオフする。また、出力制御回路１５は、ドライバ２２へはハイレベルの信号を出力し、ＮＭＯＳトランジスタ４をオンする。コンパレータ４１は、例えば、保護回路３１の検出信号とＮＭＯＳトランジスタ４をオンする信号で動作を開始する。
【００１５】
ＮＭＯＳトランジスタ４がオンするので、ノードＬの電圧は、一旦ＧＮＤ電圧以下になり、インダクタ３に流れる電流が徐々に減少するので徐々に上昇する。そして、インダクタ３に流れる電流がなくなり、即ちインダクタ３に蓄積した電気エネルギーがなくなると、ノードＬの電圧がＧＮＤ電圧以上になるので（Ｔ２）、コンパレータ４１は検出信号を出力制御回路１５へ出力する。出力制御回路１５は、コンパレータ４１の検出信号を受けると、ドライバ２２へローレベルの信号を出力し、ＮＭＯＳトランジスタ４をオフする。
【００１６】
このように動作することで、インダクタ３に蓄積した電気エネルギーの放電電流は、ＮＭＯＳトランジスタ４のドレイン（Ｎ＋）とＰｓｕｂ基板（Ｐ）で形成される寄生ダイオードに流れることがなく、ＮＭＯＳトランジスタ４のソース−ドレイン間を通して流れるので、寄生ＮＰＮトランジスタが動作しない。従って、保護機能などの内部回路の誤動作を防止する事が出来、スイッチング素子を保護することができる。
【００１７】
（第二の実施形態）
図３は、第二の実施形態のＤＣ−ＤＣコンバータの一例を示す概略構成図である。
第二の実施形態のＤＣ−ＤＣコンバータは、第一の実施形態の回路の保護回路３１とコンパレータ４１の代わりに、保護回路５１とタイマー回路５２を備えた。
【００１８】
保護回路５１は、回路の異常を検出して、検出信号を出力制御回路１５とタイマー回路５２へ出力する。タイマー回路５２は、保護回路５１の出力する検出信号を受けて、所定の時間を計数し、所定の時間経過後に出力制御回路１５へ信号を出力する。
その他の回路の動作は第一の実施形態と同じなので省略する。
【００１９】
次に、第二の実施形態のＤＣ−ＤＣコンバータの保護動作について説明する。
図４は、第二の実施形態のＤＣ−ＤＣコンバータの動作を示すグラフである。
保護回路５１は、Ｔ１にておいて過電流が流れるなど異常状態を検出すると、出力制御回路１５とタイマー回路５２に検出信号を出力する。出力制御回路１５は、保護回路５１の検出信号を受けると、ドライバ２１へハイレベルの信号を出力し、ＰＭＯＳトランジスタ２をオフする。また、出力制御回路１５は、ドライバ２２へはハイレベルの信号を出力し、ＮＭＯＳトランジスタ４をオンする。タイマー回路５２は、保護回路５１の検出信号を受けると、計数を開始し、所定の時間経過後に出力制御回路１５へ信号を出力する。出力制御回路１５は、タイマー回路５２の信号を受けると、ドライバ２２へローレベルの信号を出力し、ＮＭＯＳトランジスタ４をオフする。
【００２０】
一般に、インダクタ３に蓄積した電気エネルギーの放電時間は簡略的に下記の式で表すことができる。
Δｔ＝Ｌ×ＩＬ／Ｖｏｕｔ
ここで、Δｔはインダクタに蓄積した電気エネルギーの放電時間、Ｌはインダクタのインダクタンス値、ＩＬは動作時のインダクタ電流値、Ｖｏｕｔは出力端子６の電圧である。
【００２１】
タイマー回路５２の設定時間をインダクタ３に蓄積した電気エネルギーの放電時間よりも長い時間に設定することにより、インダクタ３に蓄積した電気エネルギーの放電電流がゼロになってから、ＮＭＯＳトランジスタ４をオフにできる。
【００２２】
このように動作することで、インダクタ３に蓄積した電気エネルギーの放電電流は、ＮＭＯＳトランジスタ４のドレイン（Ｎ＋）とＰｓｕｂ基板（Ｐ）で形成される寄生ダイオードに流れることがなく、ＮＭＯＳトランジスタ４のソース−ドレイン間を通して流れるので、寄生ＮＰＮトランジスタが動作しない。従って、保護機能などの内部回路の誤動作を防止する事が出来、スイッチング素子を保護することができる。
【符号の説明】
【００２３】
１３  ＲＳフリップフロップ
１５  出力制御回路
３１、５１  保護回路
１０、４１  コンパレータ
５２  タイマー回路
【図１】
2017143703.tif 000003
【図２】
2017143703.tif 000004
【図３】
2017143703.tif 000005
【図４】
2017143703.tif 000006
【図５】
2017143703.tif 000007