(57)【要約】【課題】複数の材料を有する半導体基板のダイシング歩留りの向上を可能にする半導体装置の製造方法を提供する。【解決手段】実施形態の半導体装置の製造方法は、第１の面と第２の面を有する基板の第１の面上に設けられた窒化物半導体層を選択的に基板が露出するまでエッチングして、第１の窒化物半導体領域、第２の窒化物半導体領域、及び、前記第１の窒化物半導体領域と第２の窒化物半導体領域の間に設けられた第３の窒化物半導体領域を形成し、記基板を第２の面側から除去して、前記基板を薄くし、第１の窒化物半導体領域と第２の窒化物半導体領域との間の基板をブレードダイシングにより切断する。【選択図】図１
2017055014.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と第２の面を有する基板の前記第１の面上に設けられた窒化物半導体層を選択的に前記基板が露出するまでエッチングして、第１の窒化物半導体領域、第２の窒化物半導体領域、及び、前記第１の窒化物半導体領域と前記第２の窒化物半導体領域の間に設けられた第３の窒化物半導体領域を形成し、
前記基板を前記第２の面側から除去して、前記基板を薄くし、
前記第１の窒化物半導体領域と前記第２の窒化物半導体領域との間の前記基板をブレードダイシングにより切断する半導体装置の製造方法。
【請求項２】
前記基板を薄くする前に、前記窒化物半導体層の上に支持部材を貼り合わせる請求項１記載の半導体装置の製造方法。
【請求項３】
前記基板を前記第１の面側からブレードダイシングにより切断する請求項１又は請求項２記載の半導体装置の製造方法。
【請求項４】
前記基板を前記第２の面側からブレードダイシングにより切断する請求項１又は請求項２記載の半導体装置の製造方法。
【請求項５】
前記第３の窒化物半導体領域が、前記第１の窒化物半導体領域及び前記第２の窒化物半導体領域に接続された請求項１乃至請求項４いずれか一項記載の半導体装置の製造方法。
【請求項６】
前記第３の窒化物半導体領域の幅が１０μｍ以下である請求項１乃至請求項５いずれか一項記載の半導体装置の製造方法。
【請求項７】
前記窒化物半導体層はＧａＮ系半導体層である請求項１乃至請求項６いずれか一項記載の半導体装置の製造方法。
【請求項８】
前記基板はシリコン基板である請求項１乃至請求項７いずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
ウェハ等の半導体基板上に形成された複数の半導体素子は、半導体基板に設けられたダイシング領域に沿ってダイシングすることによって、複数の半導体チップに分割される。半導体基板が、例えば、ＧａＮ系半導体層／シリコン基板のように異なる材料で構成される複合基板の場合がある。複合基板をダイシングする際、それぞれの材料の物性が異なるため、基板のチッピングや割れ等が生じやすい。したがって、半導体装置のダイシング歩留りを向上させることが困難である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１５６２５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、複数の材料を有する半導体基板のダイシング歩留りの向上を可能にする半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置の製造方法は、第１の面と第２の面を有する基板の前記第１の面上に設けられた窒化物半導体層を選択的に前記基板が露出するまでエッチングして、第１の窒化物半導体領域、第２の窒化物半導体領域、及び、前記第１の窒化物半導体領域と前記第２の窒化物半導体領域の間に設けられた第３の窒化物半導体領域を形成し、前記基板を前記第２の面側から除去して、前記基板を薄くし、前記第１の窒化物半導体領域と前記第２の窒化物半導体領域との間の前記基板をブレードダイシングにより切断する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態の半導体装置の製造方法で製造される半導体装置を示す模式図。
【図２】第１の実施形態の半導体装置の製造方法を示す模式図。
【図３】第１の実施形態の半導体装置の製造方法を示す模式図。
【図４】第１の実施形態の半導体装置の製造方法を示す模式図。
【図５】第１の実施形態の半導体装置の製造方法を示す模式図。
【図６】第１の実施形態の半導体装置の製造方法を示す模式図。
【図７】第１の実施形態の半導体装置の製造方法を示す模式図。
【図８】第１の実施形態の半導体装置の製造方法を示す模式図。
【図９】第１の実施形態の半導体装置の製造方法を示す模式図。
【図１０】第１の実施形態の半導体装置の製造方法を示す模式図。
【図１１】第１の実施形態の半導体装置の製造方法を示す模式図。
【図１２】第１の実施形態のＧａＮ系半導体層をエッチングした後のパターンを示す上面図。
【図１３】第１の実施形態のＧａＮ系半導体層をエッチングした後のパターンを示す上面図。
【図１４】第２の実施形態の半導体装置の製造方法を示す模式図。
【発明を実施するための形態】
【０００７】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【０００８】
また、本明細書中、「ＧａＮ系半導体」とは、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、および、それらの中間組成を備える半導体の総称である。
【０００９】
（第１の実施形態）
本実施形態の半導体装置の製造方法は、第１の面と第２の面を有する基板の第１の面上に設けられた窒化物半導体層を選択的に基板が露出するまでエッチングして、第１の窒化物半導体領域、第２の窒化物半導体領域、及び、第１の窒化物半導体領域と第２の窒化物半導体領域の間の第３の窒化物半導体領域を形成し、基板を第２の面側から除去して、基板を薄くし、第１の窒化物半導体領域と第２の窒化物半導体領域との間の基板をブレードダイシングにより切断する。
【００１０】
図１は、本実施形態の半導体装置の製造方法で製造される半導体装置を示す模式図である。図１（ａ）は半導体装置の上面図、図１（ｂ）は図１（ａ）のＡＡ’断面図、図１（ｃ）は図１（ａ）のＢＢ’断面図である。
【００１１】
半導体装置は、半導体チップ１００である。半導体チップ１００は素子領域１００ａとダイシング領域１００ｂとを備える。素子領域１００ａは、ダイシング領域１００ｂに囲まれる。
【００１２】
素子領域１００ａに半導体素子が形成される。半導体素子は、例えば、ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）である。
【００１３】
「ダイシング領域」とは、半導体基板上に形成された複数の半導体素子をダイシングにより複数の半導体チップに分割するための所定の幅を備える予定領域である。本明細書では、ダイシング後に半導体チップに残存したダイシング領域も、「ダイシング領域」と称する。
【００１４】
半導体チップ１００は、シリコン基板（基板）１０と、第１のＧａＮ系半導体層（第１の窒化物半導体層）１２ａと、第２のＧａＮ系半導体層（第２の窒化物半導体層）１２ｂと、を備える。第１のＧａＮ系半導体層１２ａは、シリコン基板１０の第１の領域１０ａ上に設けられる。第２のＧａＮ系半導体層１２ｂは、シリコン基板１０の第２の領域１０ｂ上に設けられる。第２の領域１０ｂは、第１の領域１０ａを囲む。
【００１５】
シリコン基板１０の第１の領域１０ａと、第１のＧａＮ系半導体層１２ａは、素子領域１００ａに含まれる。シリコン基板１０の第２の領域１０ｂと、第２のＧａＮ系半導体層１２ｂは、ダイシング領域１００ｂに含まれる。
【００１６】
第１のＧａＮ系半導体層１２ａと第２のＧａＮ系半導体層１２ｂは、例えば、物理的に接続されている。第２のＧａＮ系半導体層１２ｂの幅（図１（ａ）中のＷ）は、例えば、１０μｍ以下である。第２のＧａＮ系半導体層１２ｂの幅とは、素子領域１００ａとダイシング領域１００ｂとの境界が伸びる方向に平行な方向の長さである。
【００１７】
第１のＧａＮ系半導体層１２ａ及び第２のＧａＮ系半導体層１２ｂは、例えば、ＧａＮ層とＡｌＧａＮ層の積層構造を備えている。第１のＧａＮ系半導体層１２ａの表面に、ＨＥＭＴのソース電極１４、ドレイン電極１６、及び、ゲート電極１８が設けられる。ソース電極１４、ドレイン電極１６、及び、ゲート電極１８上には、例えば、図示しない保護膜が設けられる。保護膜は、例えば、シリコン酸化膜である。
【００１８】
図２−図１１は、本実施形態の半導体装置の製造方法を示す模式図である。
【００１９】
まず、シリコン基板（基板）１０上にＧａＮ系半導体層（窒化物半導体層）１２が設けられた半導体ウェハを準備する（図２）。シリコン基板１０は、第１の面Ｐ１と第２の面Ｐ２を備える。
【００２０】
シリコン基板１０の膜厚は、例えば、１ｍｍ以上２ｍｍ以下であるＧａＮ系半導体層１２の膜厚は、例えば、５μｍ以上１０μｍ以下である。
【００２１】
ＧａＮ系半導体層１２は、シリコン基板１０の第１の面Ｐ１上に設けられる。ＧａＮ系半導体層１２は、シリコン基板１０上にエピタキシャル成長により形成される。ＧａＮ系半導体層１２は、例えば、ＧａＮ層とＡｌＧａＮ層の積層構造を備えている。
【００２２】
次に、ＧａＮ系半導体層１２上に、複数の半導体素子を形成する。半導体素子は、例えば、ＨＥＭＴである。
【００２３】
例えば、ＧａＮ系半導体層１２の表面に、ＨＥＭＴのソース電極１４、ドレイン電極１６、及び、ゲート電極１８を形成する（図３）。ソース電極１４、ドレイン電極１６、及び、ゲート電極１８上には、例えば、図示しない保護膜を形成する。保護膜は、例えば、シリコン酸化膜である。
【００２４】
次に、ＧａＮ系半導体層１２をシリコン基板１０が露出するまで選択的にエッチングする（図４）。
【００２５】
図５は、ＧａＮ系半導体層１２をエッチングした後のパターンを示す上面図である。ＧａＮ系半導体層１２をエッチングした後、第１のＧａＮ系半導体領域（第１の窒化物半導体領域）１２ｃ、第２のＧａＮ系半導体領域（第２の窒化物半導体領域）１２ｄ、第３のＧａＮ系半導体領域（第３の窒化物半導体領域）１２ｅがシリコン基板１０上に残される。
【００２６】
第３のＧａＮ系半導体領域１２ｅは、第１のＧａＮ系半導体領域１２ｃと第２のＧａＮ系半導体領域１２ｄとの間に設けられる。第１のＧａＮ系半導体領域１２ｃと第２のＧａＮ系半導体領域１２ｄは素子領域１００ａに設けられる。第１のＧａＮ系半導体領域１２ｃと第２のＧａＮ系半導体領域１２ｄとの間の領域が、ダイシング領域１００ｂである。第３のＧａＮ系半導体領域１２ｅは、ダイシング領域１００ｂに設けられる。
【００２７】
ダイシング領域１００ｂには、半導体素子のパターンは形成されない。ダイシング領域１００ｂは、ＧａＮ系半導体層１２の表面側に、素子領域１００ａを区切るように格子状に設けられる。
【００２８】
第１のＧａＮ系半導体領域１２ｃ及び第２のＧａＮ系半導体領域１２ｄは、本実施形態の製造方法で製造される半導体チップ１００（図１）の第１のＧａＮ系半導体層１２ａに相当する。また、第３のＧａＮ系半導体領域１２ｅは、半導体チップ１００（図１）の第２のＧａＮ系半導体層１２ｂに相当する。
【００２９】
図６は、第３のＧａＮ系半導体領域１２ｅの拡大上面図である。第３のＧａＮ系半導体領域１２ｅは、第１のＧａＮ系半導体領域１２ｃと第２のＧａＮ系半導体領域１２ｄとの間に設けられる。第３のＧａＮ系半導体領域１２ｅは、第１のＧａＮ系半導体領域１２ｃと第２のＧａＮ系半導体領域１２ｄとに物理的に接続されている。
【００３０】
第３のＧａＮ系半導体領域１２ｅは、長方形のパターンである。第３のＧａＮ系半導体領域１２ｅの幅（図中のＷ）は、例えば、１０μｍ以下である。第３のＧａＮ系半導体領域１２ｅの幅は、５μｍ以下であることが望ましい。
【００３１】
ＧａＮ系半導体層１２のエッチングは、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により行われる。ＧａＮ系半導体層１２のエッチングは、例えば、図示しないレジストをマスクに行われる。ＧａＮ系半導体層１２のエッチングは、その他のドライエッチング、あるいは、ウェットエッチングにより行うことも可能である。
【００３２】
次に、ＧａＮ系半導体層１２の上に支持部材２４を貼り合わせる（図７）。支持部材２４は、例えば、接着層２６を用いてＧａＮ系半導体層１２に接着される。
【００３３】
支持部材２４は、半導体ウェハを薄く削った際に、半導体ウェハを補強する機能を備える。支持部材２４は、例えば、ガラス基板である。
【００３４】
次に、シリコン基板１０を、シリコン基板１０の第２の面Ｐ２側から除去し薄くする（図８）。シリコン基板１０の厚さを、例えば、１００μｍ以上２００μｍ以下まで薄くする。
【００３５】
シリコン基板１０の除去は、いわゆる、バックグラインディングである。シリコン基板１０の除去は、例えば、ダイヤモンドホイールを用いた研削により行う。
【００３６】
次に、シリコン基板１０の第２の面Ｐ２側に樹脂シート３２を貼りつける（図９）。樹脂シート３２は、例えば、ダイシングテープである。樹脂シート３２は、例えば、ハンドリングのために金属のフレームに固定されている。
【００３７】
次に、ウェハから支持部材２４を剥離する（図１０）。
【００３８】
次に、ＧａＮ系半導体層１２の間のシリコン基板１０を、第１の面Ｐ１側からブレードダイシングにより切断する（図１１）。シリコン基板１０をダイシング領域１００ｂに沿って切断する。第１のＧａＮ系半導体領域１２ｃと第２のＧａＮ系半導体領域１２ｄとの間のシリコン基板１０を切断する。この際、ダイシング領域１００ｂの第３のＧａＮ系半導体領域１２ｅも同時に切断される。
【００３９】
その後、シリコン基板１０から樹脂シート２２を剥離することにより、分割された複数の半導体チップ（半導体装置）１００が得られる。
【００４０】
以下、本実施形態の半導体装置の製造方法の作用及び効果について説明する。
【００４１】
半導体ウェハをダイシングする場合、半導体ウェハが、本実施形態のように、ＧａＮ系半導体層／シリコン基板のように異なる複数の材料で構成される複合基板である場合がある。複合基板のダイシングは、それぞれの材料の物性が異なるため、歩留りを向上させることが困難である。
【００４２】
例えば、ＧａＮ系半導体はシリコンに比べて硬くて脆い。このため、両方の材料を同時に、ブレードダイシングにより切断すると、例えば、半導体ウェハのチッピングや割れが生じやすく、歩留りが低下する。
【００４３】
半導体ウェハのチッピングや割れを抑制するために、例えば、ダイシング領域のＧａＮ系半導体層を先に除去した後に、シリコン基板を切断する方法がある。もっとも、この方法でも、シリコン基板を切断する際のチッピングが生ずる場合がある。
【００４４】
本実施形態の半導体装置の製造方法では、ダイシング領域１００ｂのＧａＮ系半導体層１２を、シリコン基板１０の切断に先立ち除去する際に、ダイシング領域１００ｂに部分的にＧａＮ系半導体層１２を残す。例えば、図５、図６に示すように素子領域１００ａのＧａＮ系半導体層１２の間に、ＧａＮ系半導体層１２を残す。この製造方法により、シリコン基板を切断する際のチッピングを抑制することが可能となる。
【００４５】
ダイシング領域１００ｂに部分的にＧａＮ系半導体層１２を残すことにより、ダイシング領域１００ｂのＧａＮ系半導体層１２をすべて除去する場合と比べて、半導体ウェハ内の応力状態が変化すると考えられる。この応力状態の違いが、チッピングの抑制につながると考えられる。
【００４６】
なお、シリコン基板１０の切断の際の、第３のＧａＮ系半導体領域１２ｅの切断を容易にする観点から、第３のＧａＮ系半導体領域１２ｅの幅は、１０μｍ以下であることが望ましく、５μｍ以下であることがより望ましい。
【００４７】
また、半導体チップ１００が、ダイシング領域１００ｂの一部に第２のＧａＮ系半導体層１２ｂを備えることによって、シリコン基板１０を切断する際のチッピングを抑制することが可能となる。
【００４８】
図１２、図１３は、ＧａＮ系半導体層１２をエッチングした後のパターンの別の例を示す上面図である。図１２、図１３は、第３のＧａＮ系半導体領域１２ｅのパターンを示す。
【００４９】
第３のＧａＮ系半導体領域１２ｅは、必ずしも、図６のように長方形のパターンに限られず、図１２（ａ）、図１２（ｂ）、図１２（ｃ）、図１２（ｄ）のように、長方形以外のパターンで、且つ、第１のＧａＮ系半導体領域１２ｃと第２のＧａＮ系半導体領域１２ｄと接続されるパターンであっても構わない。
【００５０】
また、第３のＧａＮ系半導体領域１２ｅは、図１３（ａ）、図１３（ｂ）、図１３（ｃ）、図１３（ｄ）のように、複数の領域に分離したパターンであっても構わない。例えば、図１３（ａ）は、メジャー型のパターンである。図１３（ａ）のパターンを採用することにより、例えば、ダイシング時の合わせずれ量を事後的に計測することが可能である。
【００５１】
以上、本実施形態の半導体装置の製造方法によれば、複数の材料を有する基板のダイシング歩留りの向上が可能となる。
【００５２】
（第２の実施形態）
本実施形態の半導体装置の製造方法は、基板を第２の面側からブレードダイシングにより切断する点以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【００５３】
図１４は、本実施形態の半導体装置の製造方法を示す模式図である。シリコン基板１０を、シリコン基板１０の第２の面Ｐ２側から除去し薄くするまでは、第１の実施形態と同様である。
【００５４】
次に、図１４に示すように、ＧａＮ系半導体層１２の間のシリコン基板１０を第２の面Ｐ２側からブレードダイシングにより切断する。  
【００５５】
その後、シリコン基板１０から支持部材２４を剥離することにより、分割された複数の半導体チップ（半導体装置）１００が得られる。
【００５６】
本実施形態の半導体装置の製造方法によれば、第１の実施形態同様、複数の材料を有する基板のダイシング歩留りの向上が可能となる。また、第１の実施形態と比較して製造方法が簡略となる。
【００５７】
なお、第１及び第２の実施形態では、半導体素子が、ＨＥＭＴである場合を例に説明したが、半導体素子はＨＥＭＴに限定されるものではない。縦型のＭＯＳＦＥＴ等、その他の半導体素子を適用することも可能である。
【００５８】
また、第１及び第２の実施形態では、基板として、シリコン基板を例に説明したが、シリコン基板以外の基板、例えば、サファイア基板、炭化珪素（ＳｉＣ）基板等、その他の基板を適用することが可能である。
【００５９】
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６０】
１０      シリコン基板（基板）
１０ａ    第１の領域
１０ｂ    第２の領域
１２      ＧａＮ系半導体層（窒化物半導体層）
１２ａ    第１のＧａＮ系半導体層（第１の窒化物半導体層）
１２ｂ    第２のＧａＮ系半導体層（第２の窒化物半導体層）
１２ｃ    第１のＧａＮ系半導体領域（第１の窒化物半導体領域）
１２ｄ    第２のＧａＮ系半導体領域（第２の窒化物半導体領域）
１２ｅ    第３のＧａＮ系半導体領域（第３の窒化物半導体領域）
２４      支持部材
１００    半導体チップ（半導体装置）
【図１】
2017055014.tif 000003
【図２】
2017055014.tif 000004
【図３】
2017055014.tif 000005
【図４】
2017055014.tif 000006
【図５】
2017055014.tif 000007
【図６】
2017055014.tif 000008
【図７】
2017055014.tif 000009
【図８】
2017055014.tif 000010
【図９】
2017055014.tif 000011
【図１０】
2017055014.tif 000012
【図１１】
2017055014.tif 000013
【図１２】
2017055014.tif 000014
【図１３】
2017055014.tif 000015
【図１４】
2017055014.tif 000016