(57)【要約】【課題】従来の撮像素子では、回路面積が大きくなる問題があった。【解決手段】一実施の形態によれば、撮像素子は、第１の露光時間で露光したフォトダイオードから出力される第１の画素情報を蓄積する読み出し容量２８を有し、第１の画素情報に加えて、第１の露光時間よりも長い第２の露光時間で露光したフォトダイオードから出力される第２の画素情報を生成し、第１の画素情報と第２の画素情報と個別に読み出した後に２つの画素情報を合成することで出力画像情報を生成する。【選択図】図４
2017055248.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイに行列状に配置された複数の画素セルと、
前記複数の画素セルからの画素情報の読み出しを制御するタイミング制御回路と、を有し、
前記複数の画素セルは、それぞれ、
フォトダイオードと、
前記フォトダイオードとフローティングディフュージョンとの間に接続される転送トランジスタと、
電源端子と前記フローティングディフュージョンとの間に接続されるノードリセットトランジスタと、
一端が前記電源端子に接続される読み出し容量と、
前記読み出し容量の他端と前記フローティングディフュージョンとの間に接続される容量リセットトランジスタと、
前記フローティングディフュージョンに蓄積された電荷に基づき発生する電圧を増幅する増幅トランジスタと、
前記増幅トランジスタと読み出し配線との間に接続される選択トランジスタと、を有し、
前記タイミング制御回路は、前記フォトダイオードに対して異なる露光時間で複数回露光を行った結果を合成して出力画像情報を生成する第１の動作モードで動作する場合、
前記転送トランジスタを遮断状態にして第１の露光時間で前記フォトダイオードを露光させた後、前記容量リセットトランジスタ及び前記転送トランジスタを導通させて前記フォトダイオードに蓄積した電荷を前記読み出し容量に蓄積し、
前記容量リセットトランジスタ及び前記転送トランジスタを導通状態から遮断状態に切り替えて第２の露光時間でさらに前記フォトダイオードを露光し、
前記第２の露光時間の期間中に前記選択トランジスタと前記容量リセットトランジスタを遮断状態から導通状態に切り替えて前記読み出し容量に蓄積された第１の画素情報を前記読み出し配線に出力する第１の読み出し動作を行い、
前記第２の露光時間が経過した後に、前記容量リセットトランジスタを遮断状態に切り替え、かつ、前記転送トランジスタと前記選択トランジスタとを導通状態として第２の画素情報を前記フォトダイオードから前記読み出し配線に出力する第２の読み出し動作を行うように前記画素セルを制御する撮像素子。
【請求項２】
前記読み出し容量は、前記容量リセットトランジスタの拡散層に接続される配線の配線容量により形成される請求項１に記載の撮像素子。
【請求項３】
前記タイミング制御回路は、行毎に異なるタイミングで前記第１の読み出し動作及び前記第２の読み出し動作を行うように前記画素セルを制御する請求項１に記載の撮像素子。
【請求項４】
前記タイミング制御回路は、複数の行に属する前記フォトダイオードに対して同時に露光を行った結果から前記出力画像情報を生成する第２の動作モードで動作する場合、
前記露光が終了した後に前記複数の画素セルの前記容量リセットトランジスタを遮断状態から導通状態に切り替えて前記読み出し容量にフォトダイオードから出力される画素情報を保持し、
前記行毎に順次、前記選択トランジスタと前記容量リセットトランジスタとを導通状態として前記読み出し容量に保持された画素情報を読み出すように前記画素セルを制御する請求項１に記載の撮像素子。
【請求項５】
前記タイミング制御回路は、露光させる前記フォトダイオードの行を順次切り替えながら各フォトダイオードに対して１回の露光を行った結果から前記出力画像情報を生成する第３の動作モードで動作する場合、
前記露光が終了した後に前記容量リセットトランジスタを遮断状態で維持したまま前記選択トランジスタと前記転送トランジスタとを導通状態として前記フォトダイオードから出力される画素情報を前記読み出し配線に出力するように前記画素セルを制御する請求項１に記載の撮像素子。
【請求項６】
前記フォトダイオードは、第１のフォトダイオードと第２のフォトダイオードと、を含み、
前記転送トランジスタは、第１の転送トランジスタと第２の転送トランジスタと、を含み、
前記読み出し容量は、第１の読み出し容量と第２の読み出し容量と、を含み
前記容量リセットトランジスタは、第１の容量リセットトランジスタと第２の容量リセットトランジスタと、を含み、
前記第１の転送トランジスタは、前記第１のフォトダイオードと前記フローティングディフュージョンとの間に接続され、
前記第２の転送トランジスタは、前記第２のフォトダイオードと前記フローティングディフュージョンとの間に接続され、
前記第１の読み出し容量は、一端が前記電源端子に接続され、他端が前記第１の容量リセットトランジスタを介して前記フローティングディフュージョンに接続され、
前記第２の読み出し容量は、一端が前記電源端子に接続され、他端が前記第２の容量リセットトランジスタを介して前記フローティングディフュージョンに接続される請求項１に記載の撮像素子。
【請求項７】
前記タイミング制御回路は、前記第１のフォトダイオードと前記第２のフォトダイオードを少なくとも露光開始タイミングがずれた期間で露光させると共に、異なるタイミングで前記第１のフォトダイオードと前記第２のフォトダイオードとが出力する画素情報をそれぞれ前記第１の読み出し容量と前記第２の読み出し容量に保持するように前記画素セルを制御する請求項６に記載の撮像素子。
【請求項８】
前記フォトダイオードは、第１のフォトダイオードと第２のフォトダイオードと、を含み、
前記転送トランジスタは、第１の転送トランジスタと第２の転送トランジスタと、を含み、
前記第１の転送トランジスタは、前記第１のフォトダイオードと前記フローティングディフュージョンとの間に接続され、
前記第２の転送トランジスタは、前記第２のフォトダイオードと前記フローティングディフュージョンとの間に接続される請求項１に記載の撮像素子。
【請求項９】
前記タイミング制御回路は、前記第１の動作モードにおいて、第１の行に属する前記画素セルにおいて前記第１の露光時間で露光された前記第１のフォトダイオードと前記第２のフォトダイオードの一方から出力される画素情報を前記第１の画素情報として前記読み出し容量に蓄積した場合、前記第１の行と前後する第２の行に属する前記画素セルにおいて前記第１の露光時間で露光された前記第１のフォトダイオードと前記第２のフォトダイオードの他方から出力される画素情報を前記第１の画素情報として前記読み出し容量に蓄積するように前記画素セルを制御する請求項８に記載の撮像素子。
【請求項１０】
前記タイミング制御回路は、フレーム毎に前記読み出し容量に保持する画素情報を出力するフォトダイオードを切り替える請求項９に記載の撮像素子。
【請求項１１】
前記第１の画素情報と前記第２の画素情報とを合成して前記出力画像情報を生成する画像生成部を有し、
前記画像生成部は、ｎを前記画素セルが配置される行番号とした場合、
ｎ行目の前記画素セルに含まれる前記第２のフォトダイオードから出力される画素情報をｎ−１行目の画素セルに含まれる前記第２のフォトダイオードが出力した画素情報により補完して前記出力画像情報を生成し、
ｎ＋１行目の前記画素セルに含まれる前記第１のフォトダイオードから出力される画素情報をｎ行目の画素セルに含まれる前記第１のフォトダイオードが出力した画素情報により補完して前記出力画像情報を生成する請求項９に記載の撮像素子。
【請求項１２】
前記タイミング制御回路は、複数の行に属する前記フォトダイオードに対して同時に露光を行った結果から前記出力画像情報を生成する第２の動作モードで動作する場合、
ｎを前記画素セルが配置される行番号として、
ｎ行目の前記画素セルにおいて前記第１のフォトダイオードと前記第２のフォトダイオードとの一方を露光させ、ｎ＋１行目の前記画素セルにおいて前記第１のフォトダイオードと前記第２のフォトダイオードとの他方を露光させる請求項８に記載の撮像素子。
【請求項１３】
前記第１の画素情報と前記第２の画素情報とを合成して前記出力画像情報を生成する画像生成部を有し、
前記画像生成部は、ｎを前記画素セルが配置される行番号とした場合、
ｎ行目の前記画素セルにおいて前記読み出し容量に画素情報が保持されない無効フォトダイオードから出力される画素情報をｎ−１行目及びｎ＋１の画素セルに含まれ、前記無効フォトダイオードに対応するフォトダイオードが出力した画素情報により補完して前記出力画像情報を生成する請求項９に記載の撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像素子に関し、例えば撮像素子において画素情報を出力するフォトダイオードが１回の露光で蓄積可能な電荷によって実現可能なダイナミックレンジよりも高いダイナミックレンジの出力画像情報を生成する撮像素子に関する。
【背景技術】
【０００２】
近年、撮像素子では、出力画像情報のダイナミックレンジの広さが求められている。そこで、ダイナミックレンジ拡大技術の例が特許文献１、２に開示されている。
【０００３】
特許文献１に記載の固体撮像装置では、光を受光して光電荷を生成および蓄積するフォトダイオードと、光電荷を転送する転送トランジスタと、転送トランジスタを通じて光電荷が転送されるフローティング領域と、蓄積容量素子と、ローティング領域と蓄積容量素子の間に接続された蓄積トランジスタと、を有する。そして、特許文献１に記載の固体撮像装置では、蓄積トランジスタは、フォトダイオードの蓄積期間においてオンとされて、蓄積期間にフォトダイオードから溢れて転送トランジスタからフローティング領域に流れた光電荷を蓄積容量素子に蓄積させるとともに、フォトダイオードの蓄積期間に続く転送期間においてはオフとされる。また、転送トランジスタは、転送期間においてオンとなり、フォトダイオードに蓄積された電荷をフローティング領域に転送してフローティング領域に蓄積させる。また、蓄積トランジスタは、転送期間より後の期間においてオンとなり、蓄積容量素子に蓄積されていた溢れた電荷とフローティング領域に蓄積されていた電荷とを混合させ、混合前にフローティング領域に蓄積されていた電荷を読み出すとともに、混合後に混合された電荷を読み出す。
【０００４】
特許文献２に記載の撮像装置では、光電変換により電荷を生成し、その生成した電荷を蓄積する光電変換部と、光電変換部から溢れた電荷を蓄積する電荷蓄積部と、光電変換部により生成される電荷について１回の電荷蓄積期間内に電荷蓄積部に蓄積された電荷に基づく信号を複数回読み出す読み出し部と、読み出し部の各読み出しの後に電荷蓄積部に蓄積された電荷をリセットするリセットスイッチと、を有する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４５０２２７８号明細書
【特許文献２】特許第４９３１２３３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１、２に記載された技術では、フォトダイオードを露光させた際にフォトダイオードから溢れ出た電荷を蓄積するための容量の容量値が大きい。つまり、特許文献１、２に記載の技術を用いた場合、溢れ出た電荷を蓄積する容量のために回路面積が大きくなるという問題があった。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態によれば、撮像素子は、第１の露光時間で露光したフォトダイオードから出力される第１の画素情報を蓄積する読み出し容量を有し、第１の画素情報に加えて、第１の露光時間よりも長い第２の露光時間で露光したフォトダイオードから出力される第２の画素情報を生成し、第１の画素情報と第２の画素情報と個別に読み出した後に２つの画素情報を合成することで出力画像情報を生成する。
【発明の効果】
【０００９】
前記一実施の形態によれば、読み出し容量の容量値を小さくして回路面積を小さくすることができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１にかかる撮像素子のブロック図である。
【図２】実施の形態１にかかる撮像素子においてハイダイナミックレンジ画像の生成動作を説明する撮像素子のブロック図である。
【図３】実施の形態１にかかる撮像素子が生成する画素情報と出力画像のダイナミックレンジを説明するグラフである。
【図４】実施の形態１にかかる撮像素子の画素セルの回路図である。
【図５】実施の形態１にかかる撮像素子における読み出し容量の構造を説明する撮像素子の断面図である。
【図６】実施の形態１にかかる撮像素子の第１の動作モードの動作を説明するタイミングチャートである。
【図７】実施の形態１にかかる撮像素子の第２の動作モードの動作を説明するタイミングチャートである。
【図８】実施の形態１にかかる撮像素子の第３の動作モードの動作を説明するタイミングチャートである。
【図９】実施の形態２にかかる撮像素子の画素セルの回路図である。
【図１０】実施の形態２にかかる撮像素子の第１の動作モードの動作を説明するタイミングチャートである。
【図１１】実施の形態２にかかる撮像素子の第２の動作モードの動作を説明するタイミングチャートである。
【図１２】実施の形態２にかかる撮像素子の第３の動作モードの動作を説明するタイミングチャートである。
【図１３】実施の形態３にかかる撮像素子の画素セルの回路図である。
【図１４】実施の形態３にかかる撮像素子に設けられるカラーフィルタの配置と画素セルの配置との関係を説明する図である。
【図１５】実施の形態３にかかる撮像素子の第１の動作モードの動作を説明するタイミングチャートである。
【図１６】実施の形態３にかかる撮像素子の第１の動作モードにおける画素情報の合成処理を説明する図である。
【図１７】実施の形態３にかかる撮像素子の第２の動作モードの動作を説明するタイミングチャートである。
【図１８】実施の形態３にかかる撮像素子の第３の動作モードの動作を説明するタイミングチャートである。
【図１９】実施の形態４にかかる撮像素子における画素補完処理を説明する図である。
【図２０】実施の形態５にかかる撮像素子における画素補完処理を説明する図である。
【発明を実施するための形態】
【００１１】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、以下の説明においては、撮像素子内で異なる露光時間で取得された画素情報を合成する画素合成処理を行うが、当該処理は、ハードウェア的には、論理回路、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１２】
また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ  ｃｏｍｐｕｔｅｒ  ｒｅａｄａｂｌｅ  ｍｅｄｉｕｍ）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（ｔａｎｇｉｂｌｅ  ｓｔｏｒａｇｅ  ｍｅｄｉｕｍ）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（ｔｒａｎｓｉｔｏｒｙ  ｃｏｍｐｕｔｅｒ  ｒｅａｄａｂｌｅ  ｍｅｄｉｕｍ）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【００１３】
図１に実施の形態１にかかる撮像素子１のブロック図を示す。図１に示したブロック図では、撮像素子１が生成した出力画像情報の出力先である画像処理プロセッサ２も示した。画像処理プロセッサ２は、撮像素子１から出力される出力画像情報に対して所定の画像処理を加えて更に上位のシステムに画像データを出力する。
【００１４】
図１に示すように、実施の形態１にかかる撮像素子１は、画素アレイ１０、タイミング制御回路（例えば、画素制御回路１１）、ＰＧＡ制御回路１２、可変ゲインアンプ１３、ＡＤＣ制御回路１４、アナログデジタル変換回路１５、ラインメモリ１６、加算器１７、出力回路１８を有する。
【００１５】
画素アレイ１０は、行列状に複数の画素セル２０が配置される。画素制御回路１１は、行単位で画素アレイ１０に配置された複数の画素セル２０を制御する。具体的には、画素制御回路１１は、複数の画素セル２０からの画素情報の読み出しを制御する。実施の形態１にかかる撮像素子１では、第１の動作モードから第３の動作モードを有し、画素制御回路１１は、動作モード毎に画素セル２０からの画素情報の読み出しタイミングを切り替える。また、画素制御回路１１は、画素セル２０の露光時間の制御及びリセット動作の制御も行う。
【００１６】
ここで、第１の動作モードは、画素セル２０に含まれるフォトダイオードに対して異なる露光時間で複数回露光を行った結果を合成して出力画像情報を生成する動作モードである。例えば、第１の動作モードでは、第１の露光時間（例えば、短秒露光）でフォトダイオードに蓄積された電荷情報に基づき第１の画素情報（例えば、短秒露光画素情報）を生成し、第１の露光時間よりも長い第２の露光時間（例えば、長秒露光）でフォトダイオードに蓄積された電荷情報に基づき第２の画素情報（例えば、長秒露光画素情報）を生成する。そして、第１の動作モードでは、第１の画素情報と第２の画素情報とを合成することでダイナミックレンジの広い出力画像情報を生成する。この第１の動作モードは、ＨＤＲ（High Dynamic Range）モードとも言う。
【００１７】
第２の動作モードは、複数の行に属するフォトダイオードに対して同時に露光を行った結果から出力画像情報を生成する動作モードである。第２の動作モードでは、露光回数は１回である。この第２の動作モードは、グローバルシャッターモードとも言う。
【００１８】
第３の動作モードは、露光させる前記フォトダイオードの行を順次切り替えながら各フォトダイオードに対して１回の露光を行った結果から前記出力画像情報を生成する。この第３の動作モードは１回露光ローリングシャッターモードとも言う。
【００１９】
ＰＧＡ制御回路１２は、可変ゲインアンプ１３のリセット動作及びゲイン設定の変更を行う。可変ゲインアンプ１３は、画素アレイ１０に配置された複数の画素セル２０から読み出される画素情報を増幅してアナログデジタル変換回路１５に出力する。ここで、可変ゲインアンプ１３に入力される画素情報はアナログ値であり、可変ゲインアンプ１３が出力する情報もアナログ値を有する。ＡＤＣ制御回路１４は、アナログデジタル変換回路１５のリセット動作及びアナログデジタル変換回路１５の変換処理タイミングを制御する。アナログデジタル変換回路１５は、可変ゲインアンプ１３で増幅された画素情報をデジタル値に変換する。ラインメモリ１６は、アナログデジタル変換回路１５が出力する画素情報のうち短秒露光で取得された画素情報をアナログデジタル変換回路１５が出力する順に保持する。つまり、ラインメモリ１６は、ＦＩＦＯ（First-In-First-Out）メモリである。加算器１７は、ラインメモリ１６に保持された画素情報と、アナログデジタル変換回路１５が出力する画素情報のうち第２の露光時間（例えば、長秒露光）で取得された画素情報と、を加算して、出力画像情報となる画素情報を出力する。出力回路１８は、撮像素子１の出力インタフェース回路である。
【００２０】
実施の形態１にかかる撮像素子１は、グローバルシャッターモード及び１回露光ローリングシャッターモードでは、ラインメモリ１６を用いずにアナログデジタル変換回路１５から出力した画素情報により出力画像情報を生成する。一方、実施の形態１にかかる撮像素子１は、ＨＤＲモードでは、ラインメモリ１６及び加算器１７を用いて異なる露光時間で取得された画素情報の合成を行う。そこで、当該合成処理について図２を用いて説明する。図２に実施の形態１にかかる撮像素子１においてハイダイナミックレンジ画像の生成動作を説明する撮像素子１のブロック図を示す。
【００２１】
図２に示すように、ＨＤＲモードでは、画素セル２０から短秒露光画素情報Ｓと長秒露光画素情報Ｌとが交互に出力される。アナログデジタル変換回路１５は入力される画素情報を順にデジタル値に変換する。そして、ラインメモリ１６は、短秒露光画素情報Ｓを保持する。その後、アナログデジタル変換回路１５が出力する長秒露光画素情報Ｌと、この長秒露光画素情報Ｌが出力される直前にラインメモリ１６に保持された短秒露光画素情報Ｓとを加算器１７で加算することで、撮像素子１は出力画像情報を生成する。
【００２２】
続いて、ＨＤＲモードにおける出力画素情報のダイナミックレンジについて説明する。そこで、図３に実施の形態１にかかる撮像素子１が生成する画素情報と出力画像のダイナミックレンジを説明するグラフを示す。
【００２３】
図３に示すように、ＨＤＲモードにおいて出力される短秒露光画素情報は、高い照度まで出力が飽和することなく、照度に応じて出力コードが上昇する。しかし、この短秒露光画素情報は低輝度領域で黒つぶれ等の画素の劣化が問題がある。一方、長秒露光画素情報では、低輝度領域で高い解像度を有するものの、短秒露光画素情報よりも低い照度で出力値が飽和する。そこで、ＨＤＲモードでは、この２つの画素情報を合成することで、低輝度領域の解像度を高めながら高輝度領域まで出力が飽和することのない出力画像情報を生成する。
【００２４】
続いて、画素アレイ１０に配置される画素セル２０について詳細に説明する。実施の形態１にかかる撮像素子１では、画素アレイ１０に同一回路構成の画素セル２０を行列状に配置する。そこで、図４に実施の形態１にかかる撮像素子１の画素セル２０の回路図を示す。図４に示すように、画素セル２０は、フォトダイオード２１、転送トランジスタ２２、ノードリセットトランジスタ２３、増幅トランジスタ２４、選択トランジスタ２５、電流源２６、容量リセットトランジスタ２７、読み出し容量２８を有する。また、画素セル２０では、転送トランジスタ２２のドレインと増幅トランジスタ２４のゲートとを繋ぐ拡散領域及び配線をフローティングディフュージョンＦＤと称す。このフローティングディフュージョンＦＤには、フォトダイオード２１から読み出された電荷が蓄積され、蓄積された電荷に基づき発生した電圧に基づき増幅トランジスタ２４が画素情報を生成する。
【００２５】
転送トランジスタ２２は、フォトダイオード２１とフローティングディフュージョンＦＤとの間に接続される。この転送トランジスタ２２には、画素制御回路１１から転送制御信号ＴＸが与えられる。ノードリセットトランジスタ２３は、電源端子ＶＤＤとフローティングディフュージョンＦＤとの間に接続される。ノードリセットトランジスタ２３には、画素制御回路１１からリセット信号ＲＳＴが与えられる。
【００２６】
増幅トランジスタ２４は、電源端子ＶＤＤと選択トランジスタ２５との間に接続される。増幅トランジスタ２４のゲートにはフローティングディフュージョンＦＤが接続される。そして、増幅トランジスタ２４は、フローティングディフュージョンＦＤに蓄積された電荷に基づき発生する電圧を増幅する。選択トランジスタ２５は、増幅トランジスタ２４と電流源２６との間に接続される。選択トランジスタ２５と電流源２６とを接続するノードは読み出し配線（不図示）に接続される。選択トランジスタ２５のゲートには、画素制御回路１１からセル選択信号ＳＥＬが与えられる。電流源２６は、接地端子と選択トランジスタ２５との間に接続される。
【００２７】
容量リセットトランジスタ２７は、読み出し容量２８の他端とフローティングディフュージョンＦＤとの間に接続される。容量リセットトランジスタ２７のゲートには、画素制御回路１１から容量リセット信号ＣＲＳＴが与えられる。読み出し容量２８の一端は電源端子ＶＤＤに接続される。
【００２８】
画素セル２０では、読み出し容量２８を画素セル２０が形成される半導体基板の上層に形成される配線層に配置される配線の寄生容量を用いて形成することに特徴の１つを有する。そこで、読み出し容量２８の構成についてより詳細に説明する。図５に、実施の形態１にかかる撮像素子における読み出し容量の構造を説明する撮像素子の断面図を示す。
【００２９】
図５では、フォトダイオード２１、読み出し容量２８の構成の説明に必要な、転送トランジスタ２２、容量リセットトランジスタ２７、読み出し容量２８を示したが、半導体基板上には他の素子も形成される。図５に示すように、フォトダイオード２１は、ｐ型半導体基板に形成されるｎ型拡散層と、当該ｎ型拡散層内に形成されるｐ＋拡散層により構成される。そして、転送トランジスタ２２のソースを構成する拡散層は、フォトダイオード２１のｎ型拡散層として形成される。また、転送トランジスタ２２のドレインとなるｎ型拡散層は、フローティングディフュージョンＦＤを構成する。また、転送トランジスタ２２のドレインとなるｎ型拡散層は、容量リセットトランジスタ２７のソースとしても機能する。容量リセットトランジスタ２７のドレインとなるｎ型拡散層には、コンタクト３０が接続される。そして、コンタクト３０の先には第１層配線３１が形成される。第１層配線３１と対向する位置に第２層配線３２が設けられる。第１層配線３１と第２層配線３２との間には層間絶縁膜が形成される。読み出し容量２８は、第１層配線３１と第２層配線３２とを電極とし、第１層配線３１と第２層配線３２の間に形成される層間絶縁膜を誘電体とすることで形成される。
【００３０】
このように、読み出し容量２８を配線の寄生容量を用いて構成することで、撮像素子１の回路面積を小さくすることができる。また、実施の形態１にかかる撮像素子１では、画素制御回路１１が露光時間を考慮して画素セル２０を制御することで、読み出し容量２８の容量値が小さくても十分なダイナミックレンジを確保することができる。そこで、以下で撮像素子１において画素制御回路１１による画素セル２０の制御シーケンスを説明する。
【００３１】
実施の形態１にかかる撮像素子１では、ＨＤＲモード、グローバルシャッターモード、１回露光ローリングシャッターモードの３つの動作モードを有する。そこで、以下では、動作モード毎に撮像素子１における画素セル２０の制御シーケンスについて説明する。なお、制御シーケンスに関する説明では図６〜図８を用いるが、図６〜図８では、ｎを画素セル２０が配置される行番号として用いる。
【００３２】
まず、図６に実施の形態１にかかる撮像素子１の第１の動作モード（例えば、ＨＤＲモード）の動作を説明するタイミングチャートを示す。実施の形態１にかかる撮像素子１では、画素制御回路１１が転送制御信号ＴＸ、リセット信号ＲＳＴ、容量リセット信号ＣＲＳＴ及びセル選択信号ＳＥＬの論理レベルを切り替えることで画素セル２０を制御する。図６に示すように、ＨＤＲモードでは、画素制御回路１１が行毎に異なるタイミングで画素セル２０からの画素情報の読み出し動作を実行できるように画素セル２０を制御する。より具体的には、隣り合う行の画素情報の読み出しが連続して行われるように、画素制御回路１１は画素セル２０を行毎に制御する。一方、撮像素子１では、画素制御回路１１が各行を制御シーケンスは同じであるため、図６の説明ではｎ行目に配置される画素セル２０の制御シーケンスについて説明する。
【００３３】
図６に示すように、画素制御回路１１は、まず、画素をリセットする。このリセット動作では、リセット信号ＲＳＴをハイレベルにして、ノードリセットトランジスタ２３を導通状態とする。そして、ノードリセットトランジスタ２３を介してフローティングディフュージョンＦＤに電源電圧が与えられている期間に転送制御信号ＴＸをハイレベルにして転送トランジスタ２２を導通状態とすることによりフォトダイオード２１をリセットする。その後、転送制御信号ＴＸをロウレベルに切り替えて転送トランジスタ２２を遮断状態とすることでフォトダイオード２１の露光が開始される。図６に示す例では、まず、短時間露光が行われる。
【００３４】
また、ノードリセットトランジスタ２３を導通状態で維持したまま、容量リセット信号ＣＲＳＴをハイレベルにして容量リセットトランジスタ２７を導通状態とする。これにより、読み出し容量２８がリセットされる。この読み出し容量２８のリセット動作が完了した後に、リセット信号ＲＳＴ及び容量リセット信号ＣＲＳＴを一旦ロウレベルに切り替える。その後、短秒露光を行っている期間に、リセット信号ＲＳＴと容量リセット信号ＣＲＳＴを交互にハイレベルにする事で撮像素子１では、フローティングディフュージョンＦＤと読み出し容量２８のリセットレベルの調整を行う。
【００３５】
次いで、短秒露光時間が経過した事に伴い、転送制御信号ＴＸと容量リセット信号ＣＲＳＴを共にハイレベルに切り替える。これにより、転送トランジスタ２２と容量リセットトランジスタ２７が導通状態となり、フォトダイオード２１で生成された電荷が読み出し容量２８に転送され、読み出し容量２８に短秒露光画素情報が保持される。
【００３６】
次いで、転送制御信号ＴＸをハイレベルからロウレベルに切り替えることでフォトダイオード２１を長秒露光時間の間露光する長秒露光動作を開始する。そして、撮像素子１では、この長秒露光動作を行っている期間に、読み出し容量２８に保持されている短秒露光画素情報を読み出す第１の読み出し動作を行う。第１の読み出し動作では、セル選択信号ＳＥＬ及び容量リセット信号ＣＲＳＴをハイレベルとすることで容量選択トランジスタ２５及びリセットトランジスタ２７を導通状態とする。これにより、読み出し容量２８に保持されていた短秒露光画素情報がフローティングディフュージョンＦＤに転送される。そして、画素セル２０は、フローティングディフュージョンＦＤの電圧を増幅トランジスタ２４で増幅して生成される短秒露光画素情報を選択トランジスタ２５を介して読み出し配線に出力する。なお、第１の読み出し動作では、容量リセットトランジスタ２７を導通状態に切り替える前にリセット信号ＲＳＴをハイレベルにしてフローティングディフュージョンＦＤをリセットするリセット動作が行われる。また、読み出し容量２８に保持されている短秒露光画素情報と画素セル２０から出力される短秒露光画素情報は、電圧レベルは異なるものの画素の情報としては同じものであるため、電圧レベルの違いによらず同じ名称を用いた。
【００３７】
次いで、撮像素子１は、長秒露光時間が経過したことに伴い長秒露光画素情報を出力する第２の読み出し動作を行う。第２の読み出し動作では、セル選択信号ＳＥＬ及び転送制御信号ＴＸをハイレベルとすることで容量選択トランジスタ２５及びフォトダイオード２１を導通状態とする。これにより、フォトダイオード２１で生成された長秒露光画素情報がフローティングディフュージョンＦＤに転送される。そして、画素セル２０は、フローティングディフュージョンＦＤの電圧を増幅トランジスタ２４で増幅して生成される長秒露光画素情報を選択トランジスタ２５を介して読み出し配線に出力する。なお、第２の読み出し動作では、フォトダイオード２１を導通状態に切り替える前にリセット信号ＲＳＴをハイレベルにしてフローティングディフュージョンＦＤをリセットするリセット動作が行われる。また、フォトダイオード２１で生成される短秒露光画素情報と画素セル２０から出力される長秒露光画素情報は、電圧レベルは異なるものの画素の情報としては同じものであるため、電圧レベルの違いによらず同じ名称を用いた。
【００３８】
また、図６に示すように、実施の形態１にかかる撮像素子１では、第１の読み出し動作と第２の読み出し動作が連続したタイミングで行われるように第１の読み出し動作の実行タイミングを制御する。また、実施の形態１にかかる撮像素子１では、行毎の読み出し動作についても連続したタイミングで各行から順次読み出し動作が行われるようにタイミングを制御する。これにより、画素アレイ１０において同一の列に属する画素セル２０から連続して画素情報が読み出されるため、フレームレートを高めることができる。また、１つの画素セル２０の見た場合、第１の読み出し動作と第２の読み出し動作が連続して行われるため、図６に示す例では、セル選択信号ＳＥＬを第１の読み出し動作と第２の読み出し動作とが行われる期間はハイレベルで維持する。これにより、信号の論理レベルの切り替えに伴う消費電力を低減することができる。
【００３９】
上記説明より、実施の形態１にかかる撮像素子１は、ＨＤＲモードにおいては、画素制御回路１１は、転送トランジスタ２２を遮断状態にして第１の露光時間でフォトダイオード２１を露光させた後、容量リセットトランジスタ２７及び転送トランジスタ２２を導通させてフォトダイオード２１に蓄積した電荷を読み出し容量２８に蓄積するように画素セル２０を制御する。また、画素制御回路１１は、容量リセットトランジスタ２７及び転送トランジスタ２２を導通状態から遮断状態に切り替えて第２の露光時間でさらにフォトダイオード２１を露光するように画素セル２０を制御する。また、画素制御回路１１は、第２の露光時間の期間中に選択トランジスタ２５と容量リセットトランジスタ２７を遮断状態から導通状態に切り替えて読み出し容量２８に蓄積された第１の画素情報を読み出し配線に出力する第１の読み出し動作を行うように画素セル２０を制御する。また、画素制御回路１１は、第２の露光時間が経過した後に、容量リセットトランジスタ２７を遮断状態に切り替え、かつ、転送トランジスタ２２と選択トランジスタ２５とを導通状態として第２の画素情報をフォトダイオード２１から読み出し配線に出力する第２の読み出し動作を行うように画素セル２０を制御する。
【００４０】
ここで、読み出し容量２８の容量値について説明する。ＨＤＲモードでは、上述したように、短秒露光画像情報を一旦読み出し容量２８に保持する。この保持動作では、短秒露光画素情報は、読み出し容量２８とフローティングディフュージョンＦＤの容量値を合成した合成容量に蓄えられる。このように合成容量に蓄えられた短秒露光画素情報の電圧レベルは、読み出し容量２８を利用せずに出力される画素情報の（フローティングディフュージョンＦＤの容量／合成容量）倍となる。また、読み出し容量２８に一旦保持した画素情報を再度フローティングディフュージョンＦＤに読み出してから出力する場合、読み出し前のリセット動作でフローティングディフュージョンＦＤがリセットされるため、画素情報の電圧レベルは、読み出し容量２８に蓄積された画素情報の（読み出し容量２８の容量／合成容量）倍となる。つまり、読み出し容量２８に一旦蓄積された画素情報の電圧レベルは、読み出し容量２８を利用せずに出力される画素情報に対して、（フローティングディフュージョンＦＤの容量／合成容量）×（フローティングディフュージョンＦＤの容量／合成容量）倍となる。
【００４１】
フローティングディフュージョンＦＤの容量と読み出し容量２８の容量を等しくすることで、読み出し容量２８に一旦蓄積された画素情報の電圧レベルを最も大きくすることが出来る。この場合、読み出し容量２８に一旦蓄積された後に出力される画素情報の電圧レベルは、読み出し容量２８を利用せずに出力される画素情報の電圧レベルの１／４倍となる。そのため、読み出し容量２８に一旦蓄積された後に出力される画素情報（例えば、短秒露光画素情報）に対しては可変ゲインアンプ１３により長秒路高画素情報よりも４倍大きなゲインで増幅することで、短秒露光画素情報と長秒露光画素情報とを同じ条件でアナログデジタル変換処理することができる。
【００４２】
続いて、図７に実施の形態１にかかる撮像素子１の第２の動作モード（例えば、グローバルシャッターモード）の動作を説明するタイミングチャートを示す。図７に示すように、グローバルシャッターモードでは、画素制御回路１１が画素アレイ１０に配置されるフォトダイオード２１を一括で露光させ、その後、露光により得られた画素情報を行毎に異なるタイミング読み出すように画素セル２０を制御する。
【００４３】
図７に示すように、画素制御回路１１は、まず、画素をリセットする。このリセット動作では、リセット信号ＲＳＴをハイレベルにして、ノードリセットトランジスタ２３を導通状態とする。そして、ノードリセットトランジスタ２３を介してフローティングディフュージョンＦＤに電源電圧が与えられている期間に転送制御信号ＴＸをハイレベルにして転送トランジスタ２２を導通状態とすることによりフォトダイオード２１をリセットする。その後、転送制御信号ＴＸをロウレベルに切り替えて転送トランジスタ２２を遮断状態とすることでフォトダイオード２１の露光が開始される。
【００４４】
また、ノードリセットトランジスタ２３を導通状態で維持したまま、容量リセット信号ＣＲＳＴをハイレベルにして容量リセットトランジスタ２７を導通状態とする。これにより、読み出し容量２８がリセットされる。この読み出し容量２８のリセット動作が完了した後に、リセット信号ＲＳＴ及び容量リセット信号ＣＲＳＴを一旦ロウレベルに切り替える。その後、露光を行っている期間に、リセット信号ＲＳＴと容量リセット信号ＣＲＳＴを交互にハイレベルにする事で撮像素子１では、フローティングディフュージョンＦＤと読み出し容量２８のリセットレベルの調整を行う。
【００４５】
次いで、露光時間が経過した事に伴い、転送制御信号ＴＸと容量リセット信号ＣＲＳＴを共にハイレベルに切り替える。これにより、転送トランジスタ２２と容量リセットトランジスタ２７が導通状態となり、フォトダイオード２１で生成された電荷が読み出し容量２８に転送され、読み出し容量２８に画素情報が保持される。
【００４６】
その後、撮像素子１では、読み出し容量２８に保持されている画素情報を読み出す読み出し動作を行う。読み出し動作では、セル選択信号ＳＥＬ及び容量リセット信号ＣＲＳＴをハイレベルとすることで容量選択トランジスタ２５及びリセットトランジスタ２７を導通状態とする。これにより、読み出し容量２８に保持されていた画素情報がフローティングディフュージョンＦＤに転送される。そして、画素セル２０は、フローティングディフュージョンＦＤの電圧を増幅トランジスタ２４で増幅して生成される画素情報を選択トランジスタ２５を介して読み出し配線に出力する。なお、読み出し動作では、容量リセットトランジスタ２７を導通状態に切り替える前にリセット信号ＲＳＴをハイレベルにしてフローティングディフュージョンＦＤをリセットするリセット動作が行われる。また、読み出し容量２８に保持されている画素情報と画素セル２０から出力される画素情報は、電圧レベルは異なるものの画素の情報としては同じものであるため、電圧レベルの違いによらず同じ名称を用いた。
【００４７】
また、図７に示すように、実施の形態１にかかる撮像素子１では、各行に配置される画素セル２０の読み出し動作が順次連続したタイミングで行われるように読み出し動作の実行タイミングを制御する。これにより、画素アレイ１０において同一の列に属する画素セル２０から連続して画素情報が読み出されるため、フレームレートを高めることができる。
【００４８】
上記説明より、実施の形態１にかかる撮像素子１は、グローバルシャッターモードにおいては、画素制御回路１１が、フォトダイオードに対する露光が終了した後に複数の画素セル２０の容量リセットトランジスタ容量リセットトランジスタ２７を遮断状態から導通状態に切り替えて読み出し容量２８にフォトダイオードから出力される画素情報を保持するように複数の画素セル２０を一括して制御する。また、画素制御回路１１は、行毎に順次、選択トランジスタ２５と容量リセットトランジスタ２７とを導通状態として読み出し容量２８に保持された画素情報を読み出すように画素セル２０を制御する。
【００４９】
続いて、図８に実施の形態１にかかる撮像素子１の第３の動作モード（例えば、１回露光ローリングシャッターモード）の動作を説明するタイミングチャートを示す。図８に示すように、１回露光ローリングシャッターモードでは、画素制御回路１１が画素アレイ１０に配置されるフォトダイオード２１を順次で露光させると共に、露光により得られた画素情報を行毎に順次読み出すように画素セル２０を制御する。なお、１回露光ローリングシャッターモードでは、読み出し容量２８は利用しないため、容量リセット信号ＣＲＳＴはロウレベルを維持する。
【００５０】
図８に示すように、画素制御回路１１は、まず、画素をリセットする。このリセット動作では、リセット信号ＲＳＴをハイレベルにして、ノードリセットトランジスタ２３を導通状態とする。そして、ノードリセットトランジスタ２３を介してフローティングディフュージョンＦＤに電源電圧が与えられている期間に転送制御信号ＴＸをハイレベルにして転送トランジスタ２２を導通状態とすることによりフォトダイオード２１をリセットする。その後、転送制御信号ＴＸをロウレベルに切り替えて転送トランジスタ２２を遮断状態とすることでフォトダイオード２１の露光が開始される。
【００５１】
次いで、露光時間が経過した事に伴い、撮像素子１では、フォトダイオード２１で生成された画素情報を読み出す読み出し動作を行う。読み出し動作では、セル選択信号ＳＥＬ及び転送制御信号ＴＸをハイレベルとすることで転送トランジスタ２２及び容量選択トランジスタ２５を導通状態とする。これにより、フォトダイオード２１で生成された画素情報がフローティングディフュージョンＦＤに転送される。そして、画素セル２０は、フローティングディフュージョンＦＤの電圧を増幅トランジスタ２４で増幅して生成される画素情報を選択トランジスタ２５を介して読み出し配線に出力する。なお、読み出し動作では、転送トランジスタ２２を導通状態に切り替える前にリセット信号ＲＳＴをハイレベルにしてフローティングディフュージョンＦＤをリセットするリセット動作が行われる。また、フォトダイオード２１が生成した画素情報と画素セル２０から出力される画素情報は、電圧レベルは異なるものの画素の情報としては同じものであるため、電圧レベルの違いによらず同じ名称を用いた。
【００５２】
また、図８に示すように、実施の形態１にかかる撮像素子１では、各行に配置される画素セル２０の読み出し動作が順次連続したタイミングで行われるように読み出し動作の実行タイミングを制御する。これにより、画素アレイ１０において同一の列に属する画素セル２０から連続して画素情報が読み出されるため、フレームレートを高めることができる。
【００５３】
上記説明より、実施の形態１にかかる撮像素子１は、１回露光ローリングシャッターモードにおいては、画素制御回路１１が、フォトダイオード２１の露光が終了した後に容量リセットトランジスタ２７を遮断状態で維持したまま転送トランジスタ２２と選択トランジスタ２５とを導通状態としてフォトダイオード２１から出力される画素情報を読み出し配線に出力するように画素セル２０を制御する。
【００５４】
前述したように、実施の形態１にかかる撮像素子１では、ダイナミックレンジが広い出力画像情報を出力するＨＤＲモードにおいて、露光時間が異なる複数回（例えば、２回）の露光動作を行い、最初の露光で得た短秒露光画素情報を読み出し容量２８に保持し、２回目の露光が行われている期間に読み出し容量２８に保持した短行露光画素情報を出力する。また、実施の形態１にかかる撮像素子１は、短秒露光画素情報と長秒露光画素情報とを合成することでダイナミックレンジの広い出力画像情報を出力する。このような動作を行うことで、実施の形態１にかかる撮像素子１では、読み出し容量２８の容量値を抑えながら出力画像情報のダイナミックレンジを広げることができる。
【００５５】
そこで、読み出し容量２８の容量値について、詳細に説明する。上記説明より、実施の形態１にかかる撮像素子１では、読み出し容量２８の容量値はフローティングディフュージョンＦＤの容量値程度とすることが好ましい。つまり、読み出し容量２８の容量値は、出力画像情報のダイナミックレンジの広さによらず、小さくすることができる。一方、特許文献１、２では、ダイナミックレンジを広げようとした場合、フォトダイオードから溢れた電荷を蓄積する容量の容量値を、ダイナミックレンジの広さに応じて大きくする必要がある。例えば、特許文献１、２では、実施の形態１にかかる撮像素子１と同じダイナミックレンジを実現しようとした場合、読み出し容量２８に比べて１０００倍程度大きな容量を備える必要がある。このような容量値の違いは特許文献１、２と実施の形態１にかかる撮像素子１との間に２つの違いがあるためである。１つ目の違いは、実施の形態１にかかる撮像素子１では、短秒露光と長秒露光の２回の露光で得られた画素情報を合成することで、露光時間を削減しながらダイナミックレンジを拡大できることで画素情報を生成する電荷量を抑制できることである。２つ目の違いは、実施の形態１にかかる画素セル２０の回路構成上、読み出し容量２８に蓄積する画像情報のゲインが最も高くなる容量値が、フローティングディフュージョンＦＤと同程度の容量値となるためである。
【００５６】
このようなことから、実施の形態１にかかる撮像素子１では、読み出し容量２８の容量値を削減して、回路面積を小さくすることが出来る。撮像素子１では画素アレイ１０に画素セル２０を数多く配置するため、画素セル２０の回路面積の削減は、撮像素子１のチップ面積を大幅に小さくすることになる。また、画素セル２０では、読み出し容量２８を小さくすることが出来るため、空いた領域にフォトダイオード２１を形成してフォトダイオード２１の素子サイズを大きくして、低ノイズ・高感度な撮像素子を実現することが出来る。
【００５７】
また、実施の形態１にかかる撮像素子１では、画素アレイ１０に配置する複数の画素セル２０を一括して露光するグローバルシャッターモードを備えることができる。これは、一括して露光した各フォトダイオードから出力される画素情報を読み出し処理が終わるまで読み出し容量２８に保持することが出来るためである。特許文献１、２に記載の技術においてグローバルシャッターモードを実現する場合、フォトダイオードから溢れ出た電荷を蓄える容量の容量値が大きすぎため、感度が大きく低下する問題がある。一方、実施の形態１にかかる撮像素子１では、読み出し容量２８の容量値が小さく、読み出し容量２８に一旦蓄積した画素情報であっても電圧レベルを高く維持できるため、感度を特許文献１、２に記載の技術を用いた場合よりも高めることができる。
【００５８】
また、実施の形態１にかかる撮像素子１では、画素セル２０の制御シーケンスを変更するのみで、ＨＤＲモード、グローバルシャッターモード及び１回露光ローリングシャッターモードの３つの動作モードを実現することができる。実施の形態１にかかる撮像素子１では、３つの動作モードのいずれの動作においても、リセットレベルを読み出した後に画素情報の電圧レベルを読み出すＣＤＳ動作（相関二重サンプリング動作）を行うことができる。つまり、実施の形態１にかかる撮像素子１では、画素セル２０の制御シーケンス以外の動作（例えば、アナログデジタル変換動作）に変更を加えることなく動作モードを変更することができる。これにより、実施の形態１にかかる撮像素子１では、余分な付加回路を追加することなく動作モードの変更を実現することができる。なお、ＣＤＳ動作とは、信号値の読み出しと、ノイズ成分の読み出し（リセットレベルの読み出し）を行ってそれらの差分を取る動作である。
【００５９】
実施の形態２
実施の形態２では、画素セル２０の別の形態となる画素セル２０ａについて説明する。そこで、図９に実施の形態２にかかる撮像素子の画素セルの回路図を示す。なお、実施の形態２の説明において、実施の形態１で説明した構成要素については、実施の形態１と同じ符号を付して説明を省略する。
【００６０】
図９に示すように、実施の形態２にかかる画素セル２０ａは、実施の形態１にかかる画素セル２０にフォトダイオード４１、転送トランジスタ４２、容量リセットトランジスタ４７、読み出し容量４８を追加したものである。フォトダイオード４１は、フォトダイオード２１を第１のフォトダイオードとした場合、第２のフォトダイオードとなるものである。転送トランジスタ４２は、転送トランジスタ２２を第１の転送トランジスタとした場合、第２の転送トランジスタとなるものである。容量リセットトランジスタ４７は、容量リセットトランジスタ２７を第１の容量リセットトランジスタとした場合、第２の容量リセットトランジスタ４７となるものである。読み出し容量４８は、読み出し容量２８を第１の読み出し容量とした場合、第２の読み出し容量となるものである。
【００６１】
転送トランジスタ４２は、フォトダイオード４１とフローティングディフュージョンＦＤとの間に接続される。転送トランジスタ４２のゲートには、転送制御信号ＴＸ０が与えられる。また、転送トランジスタ２２のゲートには転送制御信号ＴＸ１が与えられる。
【００６２】
読み出し容量４８は、一端が電源端子ＶＤＤに接続され、他端が容量リセットトランジスタ４７を介してフローティングディフュージョンＦＤに接続される。容量リセットトランジスタ４７のゲートには、容量リセット信号ＣＲＳＴ０が与えられる。容量リセットトランジスタ２７のゲートには、容量リセット信号ＣＲＳＴ１が与えられる。
【００６３】
実施の形態２にかかる撮像素子では、画素セル２０ａを制御する各種信号は、画素制御回路１１から出力されるものとする。また、図９に示すように、画素セル２０ａは、画素セル２０を１つの画素セル中に２つのフォトダイオードを備える構成に拡張したものである。この画素セル２０ａの制御シーケンスは、１つのフォトダイオードに対する制御シーケンスと同じものであるが、１つの画素セル中に２つのフォトダイオードが設けられているため、同一画素セル内のフォトダイオード間で制御シーケンスのタイミングをずらす工夫が必要である。そこで、以下では、実施の形態２にかかる撮像素子の制御シーケンスについて説明する。なお、実施の形態２における制御シーケンスの説明では、１つの行に属する画素セルの制御シーケンスのみを説明するが、行間の制御シーケンスのずれは実施の形態１の画素セルの制御シーケンスに準ずる。
【００６４】
図１０に実施の形態２にかかる撮像素子の第１の動作モード（例えば、ＨＤＲモード）の動作を説明するタイミングチャートを示す。図１０に示すように、実施の形態２では、画素制御回路１１が、フォトダイオード２１とフォトダイオード４１に同じ長さの露光時間が与えられるように画素セル２０ａを制御する。また、露光時間の開始タイミング及びフォトダイオードからの画素情報の読み出しタイミングがずれるように画素制御回路１１は、画素セル２０ａを制御する。図１０に示す例では、フォトダイオード２１で生成された短秒露光画素情報及び長秒露光画素情報を読み出す第１の読み出し期間と、フォトダイオード２１で生成された短秒露光画素情報及び長秒露光画素情報を読み出す第２の読み出し期間と、が連続するように画素制御回路１１が画素セル２０ａを制御する。そのため、図１０に示す例では、フォトダイオード２１に対して短秒露光を開始するタイミングと、フォトダイオード４１に対して短秒露光を開始するタイミングと、の間のズレ時間が第１の読み出し期間の開始タイミングと第２の読み出し期間の開始タイミングとの時間差と同じになるように画素制御回路１１が画素セル２０ａを制御する。
【００６５】
なお、図１０に示すように、フォトダイオード２１から読み出し容量２８へ画素情報を転送する期間と、フォトダイオード４１から読み出し容量４８へ画素情報を転送する期間と、の間に画素制御回路１１はフローティングディフュージョンＦＤをリセットするためにリセット信号ＲＳＴを一旦ハイレベルにする。
【００６６】
また、実施の形態２にかかる撮像素子では、画素制御回路１１が、フォトダイオード２１とフォトダイオード４１を少なくとも露光開始タイミングがずれた期間で露光させると共に、異なるタイミングでフォトダイオード２１とフォトダイオード４１とが出力する画素情報をそれぞれ読み出し容量２８と読み出し容量４８に保持するように画素セル２０ａを制御する。
【００６７】
続いて、図１１に実施の形態２にかかる撮像素子の第２の動作モード（例えば、グローバルシャッターモード）の動作を説明するタイミングチャートを示す。図１０に示すように、実施の形態２にかかる画素セル２０ａの制御シーケンスでは、同一の画素セル中のフォトダイオード間で露光期間をずらす。これにより、実施の形態２にかかる画素セル２０ａの制御シーケンスでは、同一の画素セル中の２つのフォトダイオードで生成された画素情報は異なるタイミングで読み出し容量２８、４８にそれぞれ保持させる。
【００６８】
また、実施の形態２にかかるグローバルシャッターモードでは、異なる行に配置される画素セルの間で露光タイミングのずれは生じない。そのため、実施の形態２にかかるグローバルシャッターモードでは、同一の画素セル内で露光タイミングがずれに起因して画像内の画素の同時性が低下するが、露光期間のズレを十分小さくすることで画素の同時性低下に起因する画質低下を抑制することができる。
【００６９】
続いて、図１２に実施の形態２にかかる撮像素子の第３の動作モード（例えば、１回露光ローリングシャッターモード）の動作を説明するタイミングチャートを示す。図１２に示すように、実施の形態２にかかる画素セル２０ａの制御シーケンスは、同一の画素セル内のフォトダイオードの間で露光期間及び読み出しタイミングをずらす以外は、実施の形態１にかかる画素セル２０の制御シーケンスと同じである。
【００７０】
上記説明より、実施の形態２にかかる画素セル２０ａでは、２つのフォトダイオードの間でノードリセットトランジスタ２３、増幅トランジスタ２４及び選択トランジスタ２５を共用する。これにより、実施の形態２にかかる画素セル２０ａを用いた場合、１つのフォトダイオード辺りのトランジスタ数を削減することができる。図９に示した画素セル２０ａでは、１つのトランジスタ当たりのトランジスタ数は３．５個である。また、実施の形態２にかかる画素セル２０ａにおいても、実施の形態１にかかる画素セル２０と同様に読み出し容量２８、４８は配線容量を用いて形成されるため、読み出し容量４８の追加による面積の増加はごくわずかである。従って、実施の形態２にかかる画素セル２０ａでは、フォトダイオード１つ当たりのトランジスタ数を削減して回路面積を削減することができる。
【００７１】
また、実施の形態２にかかる画素セル２０ａを用いても、実施の形態１にかかる撮像素子１と同様に３つの動作モードを実現することができる。
【００７２】
実施の形態３
実施の形態３では、画素セル２０の別の形態となる画素セル２０ｂについて説明する。そこで、図１３に実施の形態３にかかる撮像素子の画素セルの回路図を示す。なお、実施の形態３の説明において、実施の形態１で説明した構成要素については、実施の形態１と同じ符号を付して説明を省略する。
【００７３】
図１３に示すように、実施の形態３にかかる画素セル２０ｂは、実施の形態１にかかる画素セル２０にフォトダイオード４１、転送トランジスタ４２、を追加したものである。フォトダイオード４１は、フォトダイオード２１を第１のフォトダイオードとした場合、第２のフォトダイオードとなるものである。転送トランジスタ４２は、転送トランジスタ２２を第１の転送トランジスタとした場合、第２の転送トランジスタとなるものである
【００７４】
転送トランジスタ４２は、フォトダイオード４１とフローティングディフュージョンＦＤとの間に接続される。転送トランジスタ４２のゲートには、転送制御信号ＴＸ０が与えられる。また、転送トランジスタ２２のゲートには転送制御信号ＴＸ１が与えられる。
【００７５】
撮像素子１では、画素アレイ１０の上層にカラーフィルタを設け、フォトダイオード毎に入射する光の色成分を決定する。そこで、図１４に実施の形態３にかかる撮像素子に設けられるカラーフィルタの配置と画素セルの配置との関係を説明する。図１４に示すカラーフィルタは、Ｂが青色光を透過し、Ｇ１、Ｇ０が緑色光を透過し、Ｒが赤色光を透過する。各色のフィルタは、ベイヤ配列で並べられる。また、各色のフィルタは、それぞれ１つのフォトダイオードに対応する。また、図１４で示した行番号は、画素セル２０ｂの行番号である。
【００７６】
続いて、実施の形態３にかかる画素セル２０ｂの制御シーケンスについて説明する。そこで、図１５に実施の形態３にかかる撮像素子の第１の動作モード（例えば、ＨＤＲモード）の動作を説明するタイミングチャートを示す。
【００７７】
図１５に示すように、実施の形態３にかかる画素セル２０ｂの制御シーケンスは、フォトダイオード２１、４１で生成される２つの短秒露光画素情報のうち、一方が読み出し容量２８に保持されない点及び読み出し容量２８に保持されていない画素情報が出力されない点で実施の形態２にかかる画素セル２０ａと異なるが、その他動作は、実施の形態２にかかる画素セル２０ａと同じである。
【００７８】
実施の形態３にかかる画素セル２０ｂでは、読み出し容量が１つしかないため、短秒露光画素情報のうち１つが欠ける問題がある。そこで、実施の形態３にかかる撮像素子では、欠けた短秒露光画素情報を、他の行において欠けた短秒露光画素情報と同じ色のフィルタに対応する短秒露光画素情報により補完する。そこで、実施の形態３にかかる撮像素子のＨＤＲモードにおける画素情報の合成処理を説明する図を図１６に示す。
【００７９】
図１６に示す例では、ｎ行目の画素セルのフォトダイオード２１（緑色のフィルタ）の短秒露光画素情報が欠けている。そこで、実施の形態３にかかる撮像素子１では、ｎ−１行目の画素セル中のフォトダイオード２１（緑色のフィルタ）の短秒露光画素情報によりｎ行目の画素セルにおいて欠けた画素情報を補完する。
【００８０】
また、図１６に示す例では、ｎ＋１行目の画素セルのフォトダイオード２１（赤色のフィルタ）の短秒露光画素情報が欠けている。そこで、実施の形態３にかかる撮像素子１では、ｎ行目の画素セル中のフォトダイオード２１（赤色のフィルタ）の短秒露光画素情報によりｎ＋１行目の画素セルにおいて欠けた画素情報を補完する。
【００８１】
つまり、実施の形態３にかかる撮像素子では、画素制御回路１１が、ＨＤＲモードにおいて、第１の行（例えばｎ行目）に属する画素セル２０ｂにおいて第１の露光時間で露光されたフォトダイオード４１とフォトダイオード２１の一方から出力される画素情報を第１の画素情報として読み出し容量２８に蓄積した場合、第１の行と前後する第２の行（例えばん＋１行目）に属する画素セル２０ｂにおいて第１の露光時間で露光されたフォトダイオード４１とフォトダイオード２１の他方から出力される画素情報を第１の画素情報として読み出し容量２８に蓄積するように画素セル２０ｂを制御する。
【００８２】
また、実施の形態３にかかる撮像素子１では、第１の画素情報と前記第２の画素情報とを合成して前記出力画像情報を生成する画像生成部（例えば、ラインメモリ１６、加算器１７）を有する。そして、画像生成部は、ｎを画素セル２０ｂが配置される行番号とした場合、ｎ行目の画素セル２０ｂに含まれるフォトダイオード２１から出力される画素情報をｎ−１行目の画素セル２０ｂに含まれるフォトダイオード２１が出力した画素情報により補完して出力画像情報を生成する。また、画像生成部は、ｎ＋１行目の画素セル２０ｂに含まれるフォトダイオード４１から出力される画素情報をｎ行目の画素セル２０ｂに含まれるフォトダイオード４１が出力した画素情報により補完して出力画像情報を生成する。
【００８３】
続いて、図１７に実施の形態３にかかる撮像素子の第２の動作モード（例えば、グローバルシャッターモード）の動作を説明するタイミングチャートを示す。図１５に示すように、実施の形態３では、撮像素子をグローバルシャッターモードで動作させる場合、画素制御回路１１によりを制御する。具体的には、画素制御回路１１は、ｎ行目の画素セル２０ｂにおいてフォトダイオード４１とフォトダイオード２１との一方を露光させ、ｎ＋１行目の画素セル２０ｂにおいてフォトダイオード４１とフォトダイオード２１との他方を露光させる。その他の制御シーケンスは、図１１に示した実施の形態２にかかる撮像素子の制御シーケンスと同じである。
【００８４】
続いて、図１８に実施の形態３にかかる撮像素子の第３の動作モード（例えば、１回露光ローリングシャッターモード）の動作を説明するタイミングチャートを示す。図１８に示すように、実施の形態３にかかる撮像素子においても、１回露光ローリングシャッターモードの動作は実施の形態２にかかる撮像素子と同じである。
【００８５】
上記説明より、実施の形態３にかかる撮像素子では、取得する画素情報の数を少なくすることで、回路を構成する素子の数を実施の形態２にかかる撮像素子よりも小さくすることができる。また、取得できない画素情報についても補完処理により補完することで、画質の劣化を低減することができる。
【００８６】
実施の形態４
実施の形態４では、実施の形態３にかかる撮像素子における画素情報の補完方法の別の形態について説明する。より具体的には、実施の形態４にかかる画素情報の補完方法は、動画を撮影する際に特に有効である。
【００８７】
図１９に実施の形態４にかかる撮像素子における画素補完処理を説明する図を示す。図１９は、画素セル２０ｂが出力する画素情報のうち短秒露光画素情報のみを示すものである。また、図１９では、ｍをフレーム番号とした。図１９に示すように、実施の形態４にかかる画素補完処理では、画素制御回路１１が、フレーム毎に読み出し容量２８に保持する画素情報を出力するフォトダイオードを切り替える。図１９に示した例では、ｍを奇数フレームを表すものとすると、画素制御回路１１が、奇数フレームにおいてフォトダイオード２１で生成される画素情報を読み出し容量２８に保持し、偶数フレームにおいてフォトダイオード４１で生成される画素情報を読み出し容量２８に保持する。
【００８８】
このように、フレーム毎に読み出し容量２８に保持する短秒露光画像情報を出力するフォトダイオードを切り替えることで、動画として見た場合にインタレース効果が生じて、見た目の解像度の低下を防止することができる。
【００８９】
実施の形態５
実施の形態５では、実施の形態３、４にかかる撮像素子における画素情報の補完方法の別の形態について説明する。そこで、図２０に実施の形態５にかかる撮像素子における画素補完処理を説明する図を示す。図２０は、画素セル２０ｂが出力する画素情報のうち短秒露光画素情報のみを示すものである。
【００９０】
図２０に示すように、実施の形態５にかかる画素情報の保管方法では、補完対象の画素情報を出力した画素セルの１行前に位置する画素セルと１行後に位置する画素セルから、補完対象の画素に対応する画素情報を取得し、２つの画素情報の平均値により欠けた画素情報を生成する。
【００９１】
つまり、実施の形態５では、画像生成部（例えば、ラインメモリ１６及び加算器１７）が、ｎを前記画素セルが配置される行番号とした場合、ｎ行目の前記画素セルにおいて読み出し容量に画素情報が保持されない無効フォトダイオードから出力される画素情報をｎ−１行目及びｎ＋１の画素セルに含まれ、前記無効フォトダイオードに対応するフォトダイオードが出力した画素情報により補完して出力画像情報を生成する。
【００９２】
上記説明より、実施の形態５にかかる画素情報の補完方法では、補完対象の画素情報が属する画素セルの前後の画素セルから補完に用いる画素情報を得る。これにより、実施の形態５にかかる画素情報の補完方法では、補完の重心を実施の形態３、４よりも正しく設定できるため、実施の形態５にかかる画素情報の補完方法では出力画像情報の画質を向上させることができる。
【００９３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【００９４】
例えば、上記の実施の形態にかかる撮像素子の画素セルを構成する回路は、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。
【符号の説明】
【００９５】
１  撮像素子
２  画像処理プロセッサ
１０  画素アレイ
１１  画素制御回路
１２  ＰＧＡ制御回路
１３  可変ゲインアンプ
１４  ＡＤＣ制御回路
１５  アナログデジタル変換回路
１６  ラインメモリ
１７  加算器
１８  出力回路
２０  画素セル
２１  フォトダイオード
２２  転送トランジスタ
２３  ノードリセットトランジスタ
２４  増幅トランジスタ
２５  選択トランジスタ
２６  電流源
２７  容量リセットトランジスタ
２８  読み出し容量
３０  コンタクト
３１  第１層配線
３２  第２層配線
４１  フォトダイオード
４２  転送トランジスタ
４７  容量リセットトランジスタ
４８  読み出し容量
ＦＤ  フローティングディフュージョン
ＴＸ  転送制御信号
ＲＳＴ  リセット信号
ＣＲＳＴ  容量リセット信号
ＳＥＬ  セル選択信号
【図１】
2017055248.tif 000003
【図２】
2017055248.tif 000004
【図３】
2017055248.tif 000005
【図４】
2017055248.tif 000006
【図５】
2017055248.tif 000007
【図６】
2017055248.tif 000008
【図７】
2017055248.tif 000009
【図８】
2017055248.tif 000010
【図９】
2017055248.tif 000011
【図１０】
2017055248.tif 000012
【図１１】
2017055248.tif 000013
【図１２】
2017055248.tif 000014
【図１３】
2017055248.tif 000015
【図１４】
2017055248.tif 000016
【図１５】
2017055248.tif 000017
【図１６】
2017055248.tif 000018
【図１７】
2017055248.tif 000019
【図１８】
2017055248.tif 000020
【図１９】
2017055248.tif 000021
【図２０】
2017055248.tif 000022