(57)【要約】      （修正有）【課題】低消費電力で音響発振機として動作する半導体装置を提供する。【解決手段】半導体素子100と、第１電源21と、第２電源22と、制御部24とを有し、半導体素子は、ゲート端子32、ソース端子42およびドレイン端子52と、チャネル領域に電気的に接続される出力端子19を備える。制御部は、第１電源とゲート端子との接続と第２電源とゲート端子との接続を切り替えるスイッチを備え、電界効果トランジスタのＶｇ−Ｉｄ特性において、最初に現れる不連続点におけるゲート電圧である発振開始電圧をＶｏｓｃとし、閾値電圧をＶｔｈとし、ゲート電圧をＶｇｓとし、ドレイン電圧をＶｄｓとするとき、第１電源が印加する電源は、Ｖｏｓｃ＜Ｖｇｓ≦Ｖｔｈの関係を満たし、第２電源が印加する電源は、Ｖｔｈ＜Ｖｇｓ＜Ｖｄｓ＋Ｖｔｈの関係を満たし、出力端子から発振信号を出力する。【選択図】図１
2017055018.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、第１電源と、第２電源と、制御部とを有する半導体装置であって、
前記半導体素子は、半導体基板と、前記半導体基板に形成される素子領域と、前記素子領域を囲む素子分離領域と、前記素子領域上に形成されるゲート電極と、前記ゲート領域の両側の前記素子領域に形成されるソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域に挟まれ前記素子領域に形成されるチャネル領域とを有する電界効果トランジスタと、前記ゲート電極、前記ソース領域および前記ドレイン領域のそれぞれに電圧を印加するゲート端子、ソース端子およびドレイン端子と、前記チャネル領域に電気的に接続される出力端子を備え、
前記制御部は、前記第１電源と前記ゲート端子との接続と前記第２電源と前記ゲート端子との接続を切り替えるスイッチを備え、
前記電界効果トランジスタのＶｇ−Ｉｄ特性において、最初に現れる不連続点におけるゲート電圧である発振開始電圧をＶｏｓｃとし、
前記電界効果トランジスタのＶｇ−Ｉｄ特性において、Ｘ軸をＶｇｓとし、Ｙ軸をＩｄｓとする時、傾きが最大となる点をＸ軸に外挿して得られるゲート電圧である閾値電圧をＶｔｈとし、
前記ソース端子と前記ゲート端子間に印加される電圧であるゲート電圧をＶｇｓとし、
前記ソース端子と前記ドレイン端子間に印加される電圧であるドレイン電圧をＶｄｓとするとき、
前記第１電源は、前記ソース端子と前記ゲート端子間に電圧を印加する電源であって、
前記第２電源は、前記ソース端子と前記ゲート端子間に電圧を印加する電源であって、
前記第１電源が印加する電源は、
Ｖｏｓｃ＜Ｖｇｓ≦Ｖｔｈ
の関係を満たし、
前記第２電源が印加する電源は、
Ｖｔｈ＜Ｖｇｓ＜Ｖｄｓ＋Ｖｔｈ
の関係を満たし、
前記出力端子から発振する信号を出力する半導体装置。
【請求項２】
前記制御部は、前記スイッチを切り替えて前記ゲート端子と前記第２電源を接続して、前記第２電源から前記ゲート端子へ電圧を印加して、前記出力端子から発振する信号を出力させ、
次いで、前記制御部は、前記ゲート端子と前記第２電源の接続を前記ゲート端子と前記第１電源の接続に前記スイッチを切り替えて、前記第１電源から前記ゲート端子へ電圧を印加して、前記出力端子から発振する信号を出力する請求項１に記載の半導体装置。
【請求項３】
前記出力端子に接続される増幅器を、さらに備える請求項１又は２に記載の半導体装置。
【請求項４】
前記電界効果トランジスタが並列接続される互いに平行な複数のゲート電極を有し、
前記素子領域の、前記ゲート電極の伸長方向の長さが一定である請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記電界効果トランジスタが並列接続される互いに平行な複数のゲート電極を有し、
前記複数のゲート電極間に、ダミーゲート電極を、さらに備える請求項１ないし４いずれか一項記載の半導体装置。
【請求項６】
半導体素子を有する半導体装置であって、
前記半導体素子は、半導体基板と、前記半導体基板に形成される素子領域と、前記素子領域を囲む素子分離領域と、前記素子領域上に形成されるゲート電極と、前記ゲート領域の両側の前記素子領域に形成されるソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域に挟まれ前記素子領域に形成されるチャネル領域とを有する電界効果トランジスタと、前記ゲート電極、前記ソース領域および前記ドレイン領域のそれぞれに電圧を印加するゲート端子、ソース端子およびドレイン端子と、前記チャネル領域に電気的に接続される出力端子を備え、
前記電界効果トランジスタのＶｇ−Ｉｄ特性において、最初に現れる不連続点におけるゲート電圧である発振開始電圧をＶｏｓｃとし、
前記電界効果トランジスタのＶｇ−Ｉｄ特性において、Ｘ軸をＶｇｓとし、Ｙ軸をＩｄｓとする時、傾きが最大となる点をＸ軸に外挿して得られるゲート電圧である閾値電圧をＶｔｈとし、
前記ソース端子と前記ゲート端子間に印加される電圧であるゲート電圧をＶｇｓと
するとき、
Ｖｏｓｃ＜Ｖｇｓ≦Ｖｔｈ
の関係を満たし、
前記出力端子から発振する信号を出力する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、半導体装置に関する。
【背景技術】
【０００２】
発振器は様々な家庭電化製品、通信機器、情報処理システムなどの電子回路において、基準となる周波数を供給するために使用されている。発振器は、リング発振器やＣＲ発振器など回路的な信号遅延を利用したものと、共振器を利用するものとに分類することができ、一般に後者のほうが高い周波数精度が得られる。
【０００３】
さらに共振器の種類としては、ＬＣ発振器など電磁気学的な共振を利用したものと、圧電共振器などの機械的な共振を利用したものに分類することができ、一般に後者のほうが高い周波数精度が得られることが知られている。
【０００４】
このため従来、高い周波数精度を得るためには、水晶や弾性表面波などの圧電共振器が用いられているが、この場合圧電共振器と増幅回路などを含む他の電子回路との一体的な集積化が困難であった。一方、発振器と他の電子回路とを高集積化するためには、リング発振器やＬＣ発振器が用いられているが、この場合高い周波数精度を実現することが困難であった。
【０００５】
近年、電界効果トランジスタを特定の電圧条件下で動作させると、基板電流から発振信号が得られるという現象が見出され、集積化が可能な発振器としての応用検討が進められている。しかしながらこの現象は、インパクトイオン化の確率が音響定在波に同期して、周期的に変化することを利用しているため、ある程度より大きいドレイン電流Ｉｄを流すことにより駆動されていた。すなわち、前記電界効果トランジスタの閾値電圧をＶｔｈ、ゲート電極に印加する電圧をゲート電圧Ｖｇｓとすると、Ｖｔｈ＜Ｖｇｓの関係を満たす条件で動作していた。
【０００６】
ゲート電圧Ｖｇｓが閾値電圧Ｖｔｈより大きい場合、電界効果トランジスタはオンの状態にあり、ドレイン−ソース間のチャネルにドレイン電流が流れる。電流を担う荷電粒子（電子や正孔）の一部が半導体結晶に衝突し、結晶に拘束された電子を励起することによりインパクトイオン化は生じる。ドレイン電流が大きいほどインパクトイオン化が生じやすく、したがって音響波を励起しやすいが、一方ドレイン電流に比例して消費電力が大きくなるという問題があった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１１−１８７７６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
実施形態は、低消費電力で音響発振機として動作する半導体装置を提供する。
【課題を解決するための手段】
【０００９】
実施形態の半導体装置は、半導体素子と、第１電源と、第２電源と、制御部とを有する半導体装置であって、半導体素子は、半導体基板と、半導体基板に形成される素子領域と、素子領域を囲む素子分離領域と、素子領域上に形成されるゲート電極と、ゲート領域の両側の素子領域に形成されるソース領域およびドレイン領域と、ソース領域とドレインに挟まれ素子領域に形成されるチャネル領域とを有する電界効果トランジスタと、ゲート電極、ソース領域およびドレイン領域のそれぞれに電圧を印加するゲート端子、ソース端子およびドレイン端子と、チャネル領域に電気的に接続される出力端子を備え、制御部は、第１電源とゲート端子との接続と第２電源とゲート端子との接続を切り替えるスイッチを備え、電界効果トランジスタのＶｇ−Ｉｄ特性において、最初に現れる不連続点におけるゲート電圧である発振開始電圧をＶｏｓｃとし、電界効果トランジスタのＶｇ−Ｉｄ特性において、Ｘ軸をＶｇｓとし、Ｙ軸をＩｄｓとする時、傾きが最大となる点をＸ軸に外挿して得られるゲート電圧である閾値電圧をＶｔｈとし、ソース端子とゲート端子間に印加される電圧であるゲート電圧をＶｇｓとし、ソース端子とドレイン端子間に印加される電圧であるドレイン電圧をＶｄｓとするとき、第１電源は、ソース端子とゲート端子間に電圧を印加する電源であって、第２電源は、ソース端子とゲート端子間に電圧を印加する電源であって、第１電源が印加する電源は、Ｖｏｓｃ＜Ｖｇｓ≦Ｖｔｈの関係を満たし、第２電源が印加する電源は、Ｖｔｈ＜Ｖｇｓ＜Ｖｄｓ＋Ｖｔｈの関係を満たし、出力端子から発振する信号を出力する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態の半導体装置の等価回路図である。
【図２】第１の実施の形態の半導体装置の構成を模式的に示した図である。
【図３】第１の実施の形態の半導体装置の作用を示す図である。
【図４】第１の実施の形態の半導体装置の動作を示すチャート図である。
【図５】第１の実施の形態の半導体装置のＶｄ＝０．２Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。
【図６】第１の実施の形態の半導体装置のＶｄ＝０．４Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。
【図７】第１の実施の形態の半導体装置のＶｄ＝０．６Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。
【図８】第１の実施の形態の半導体装置のＶｄ＝０．８Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。
【図９】第１の実施の形態の半導体装置のＶｄ＝１．０Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。
【図１０】第１の実施の形態の半導体装置のＶｄ＝１．２Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。
【図１１】第１の実施の形態の半導体装置のＶｄ＝１．４Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。
【図１２】第１の実施の形態の半導体装置のＶｄ＝１．６Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。
【図１３】第１の実施の形態の半導体装置のＶｄ＝１．８Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。
【図１４】第１の実施の形態の半導体装置のＶｄ＝２．０Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。
【図１５】第１の実施の形態の半導体装置のＶｄが０．２Ｖ２．０までのＶｇ−Ｉｄ特性をまとめて示したグラフである。
【図１６】本実施の形態の半導体装置のインピーダンス測定の結果の一例を示す図である。
【図１７】第１の実施の形態の半導体装置の変形例の等価回路図である。
【図１８】第２の実施の形態の半導体装置の構成を模式的に示した図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００１２】
本願発明者は、電界効果トランジスタを特定の電圧条件下で動作させると、基板電流が発振する現象を見出した。本発明は、かかる知見に基づいて完成されたものである。
【００１３】
なお、本明細書中、ゲート電極のゲート端子等の「端子」とは、必ずしも物理的に電極、不純物拡散領域、コンタクト領域や配線領域と独立して識別される構造物である必要はない。例えば、ゲート端子であればゲート電極に電位を与える構造物であればその形態を問わない。
【００１４】
（第１の実施の形態）
第１の実施の形態は、発振信号を出力する半導体装置に関する。以下、図1乃至３を参照して、第１の実施の形態の半導体装置について説明する。図１の等価回路図に示される半導体装置は、半導体素子１００と、第１電源２１と、第２電源２２と、第３電源２３と、制御部２４とを有する。
【００１５】
半導体素子１００は、半導体基板と、半導体基板に形成される素子領域と、素子領域を囲む素子分離領域と、素子領域上に形成されるゲート電極と、ゲート領域の両側の素子領域に形成されるソース領域およびドレイン領域と、ソース領域とドレイン領域に挟まれ素子領域に形成されるチャネル領域とを有する電界効果トランジスタと、ゲート端子３２と、ソース端子４２と、ドレイン端子５２と、チャネル領域に電気的に接続される出力端子１８とを備える。ゲート端子３２は、電界効果トランジスタのゲート電極と電気的に接続する。ソース端子４２は、電界効果トランジスタのソース領域と電気的に接続する。ドレイン端子５２は、電界効果トランジスタのドレイン領域と電気的に接続する。
【００１６】
図２は、本実施の形態の半導体装置の構成を模式的に示した図である。図２（Ａ）は平面図であり、図２（Ｂ）は図２（Ａ）のＡ−Ａ線に沿った断面図である。
【００１７】
図２に示すように、例えばシリコンの半導体基板１１には素子領域１２が形成されている。そして、素子領域１２は絶縁膜、例えば酸化珪素膜で形成された素子分離領域１３で囲まれている。素子領域１２は、例えば長方形でありＬＸとＬＹの辺の長さを有している。
【００１８】
また、素子領域１２上には、電界効果トランジスタが形成されている。この電界効果トランジスタは、ゲート電極３１、ソース領域４１、ドレイン領域５１、および、チャネル領域６１を有する。
【００１９】
ゲート電極３１は、素子領域１２上にゲート絶縁膜（図示せず）を介して形成される。本実施の形態では、並列接続される互いに平行な５本のゲート電極３１が形成されている。そして、ゲート電極３１の伸長方向の長さが一定となるようにゲート電極３１が形成されている。
【００２０】
ソース領域４１、ドレイン領域５１はゲート電極３１の両側の素子領域１２に形成される。ここでは、例えば、半導体基板と逆導電型の不純物拡散層である。そして、ソース領域４１とドレイン領域５１に挟まれて、素子領域１２にチャネル領域６１が形成される。
【００２１】
ゲート電極３１、ソース領域４１およびドレイン領域５１のそれぞれに電圧を印加するゲート端子３２、ソース端子４２およびドレイン端子５２が設けられている。また、半導体基板１１に出力端子１９が設けられている。この出力端子は半導体基板１１を介してチャネル領域６１に電気的に接続されている。
【００２２】
第１電源２１と、第２電源２２と、第３電源２３とは、直流電圧源である。第１電源２１は、ソース端子４２とゲート端子３２間に電圧を印加する電源である。第２電源は、ソース端子４２とゲート端子３２間に電圧を印加する電源である。第３電極２３は、ドレイン端子５２とソース端子４２間に電圧を印加する電源である。第１電源２１と第２電源２２は同時にゲート端子３２と接続しない。第１電源２１と第２電源２２のどちらか一方の電源がゲート端子３２と接続するように切り替えることのできるスイッチを制御部２４は備える。第１電源２１と第２電源２２のどちらがゲート端子３２と接続するかは、制御部２４によって、スイッチが切替られて制御される。
【００２３】
ここで、図３を用いて、実施形態の半導体装置の発振について説明する。図３は、本実施の形態の半導体装置の作用を示す図である。図３（Ａ）は半導体装置の断面図、図３（Ｂ）は音響的な定在波を示す図である。本実施の形態の半導体装置では、上記直流電圧を印加することにより、図３に示すように、音響反射層となる素子分離領域１３に囲まれた素子領域１２に、音響定在波７０が励起される。
【００２４】
素子領域１２に励起された音響定在波７０の周期に同期して、素子領域１２に形成された電界効果トランジスタのチャネル領域６１ではインパクトイオン化の確率が時間的に変化する。インパクトイオン化により発生した電子・ホール対は高いエネルギーをもつため、その一部は基板電流として半導体基板１１に達する。音響定在波７０に同期して周期的な基板電流の変化が生じるため、半導体装置の出力端子１９からは、周期的な電気信号７２を検出することができる。
【００２５】
第１の実施の形態の半導体装置は、出力端子１９から信号を発振するモードを２つ有する。１つ目の第１モードは、起動時から発振が速やかに安定するが、消費電力の大きい動作モードである。２つ目の第２モードは、起動時から発振が安定するまでに時間を要するが、消費電力の小さい動作モードである。図４のチャート図に示すように、第１の実施の形態では、第１モードで半導体装置を動作させて、速やかに安定的に発振させ、所要の時間（例えば、１ｍｓから５ｍｓ）が経過した後に、第２モードで半導体装置を動作させて、低消費電力で発振することが好ましい。
【００２６】
第１モードは、第１電源２１がゲート端子３２と接続してゲート端子３２とソース端子間にゲート電圧Ｖｇｓを印加する。ここで、電界効果トランジスタの閾値電圧をＶｔｈとすると、ソース端子４２とゲート端子３２間に、例えば直流電圧源から印加されるゲート電圧Ｖｇｓ、ソース端子４２とドレイン端子５２間に、第３電源２３から印加されるドレイン電圧Ｖｄｓが、
Ｖｔｈ＜Ｖｇｓ＜Ｖｄｓ＋Ｖｔｈ・・・（式１）
の関係を満たするようにする。
【００２７】
そして、出力端子１９から発振する基板電流を信号として出力する。なお、本明細書中、基板電流とは、電界効果トランジスタにおいて、基板またはウェル中に生成される電流を意味するものとする。
【００２８】
第１電源２１は、用いられる電界効果トランジスタごとに閾値電圧Ｖｔｈを求め、求められたＶｔｈと、ソース端子４２とドレイン端子５２間のドレイン電圧Ｖｄｓとから、印加する電圧が設定されることが好ましい。
【００２９】
電界効果トランジスタの閾値電圧をＶｔｈは以下のようにして求められる。
電界効果トランジスタのＶｇ−Ｉｄ特性（Ｘ軸にＶｇｓ、Ｙ軸にＩｄｓ）において、傾きが最大となる点をＸ軸に外挿して得られるゲート電圧を閾値電圧、Ｖｔｈとする。より具体的には、Ｖｇ−Ｉｄ特性において、傾きであるΔＩｄ／ΔＶｇｓが最大となる点を（Ｖｇｍａｘ、Ｉｄｖｇｍａｘ）とし、その点の傾きをＳｍａｘとする時、（Ｖｇｍａｘ、Ｉｄｖｇｍａｘ）の接線は、Ｙ＝ΔＩｄ／ΔＶｇｓ（Ｘ−Ｖｇｍａｘ）＋Ｉｄｖｇｍａｘと表される。そして、傾きが最大となる点をＸ軸に外挿して得られるゲート電圧は、（Ｖｇｍａｘ、Ｉｄｖｇｍａｘ）の接線においてＹ＝０となる時のＸの値（Ｘ切片の値）であることから、Ｖｔｈ＝Ｖｇｍａｘ−（Ｉｄｖｇｍａｘ・ΔＶｇｓ／ΔＩｄ）となる。
【００３０】
第２モードは、第２電源２２がゲート端子３２と接続してゲート端子３２とソース端子４２間にゲート電圧Ｖｇｓを印加する。ここで、電界効果トランジスタのＶｇ−Ｉｄ特性において、最初に現れる不連続点におけるゲート電圧である発振開始電圧をＶｇｃ１とし、電界効果トランジスタの閾値電圧をＶｔｈとすると、ソース端子４２とゲート端子３２間に、第２電源２２から印加されるゲート電圧Ｖｇｓが、
Ｖｇｃ１＜Ｖｇｓ≦Ｖｔｈ
の関係を満たすようにする。ここで、最初に現れる不連続点とは、電界効果トランジスタのＶｇ−Ｉｄ特性において、Ｖｇを０Vから電圧を上げていった際に、最初に現れる不連続点である。
【００３１】
そして、出力端子１９から発振する基板電流を信号として出力する。ゲート電圧がＶｔｈ以下のサブスレッショルド領域においても、微弱なドレイン電流が流れることは知られていたが、インパクトイオン化が起きて、発振することは、これまでの通常のＭＯＳトランジスタの理論では説明することができず、これまで知られていなかった現象である。
【００３２】
第２電源２１は、用いられる電界効果トランジスタごとに閾値電圧Ｖｔｈと発振開始電圧Ｖｇｃｌを求め、求められたＶｔｈと、Ｖｇｃ１とから、印加する電圧が設定されることが好ましい。なお、Ｖｇｃ１は、Ｖｔｈよりも低い電圧である。
【００３３】
ここで、図５から図１４を参照し、Ｖｄが０．２Ｖから２．０ＶにおけるＶｔｈと、Ｖｇｃ１の求め方について説明する。図５から図１４には、それぞれ、Ｘ軸にＶｇｓ、Ｙ軸にＩｄを示したＶｇ−Ｉｄ特性グラフ（Ａ）と、Ｘ軸にＶｇｓ、Ｙ軸にΔＩｄ／ΔＶｇｓ（ｇｍ）を示したＶｇ−ｇｍ特性グラフ（Ｂ）を示す。図５から図１４に示す特性グラフは、測定した電界効果トランジスタの特性であり、用いる電界効果トランジスタによって、そのＶｇ−Ｉｄ特性グラフとＶｇ−ｇｍ特性グラフは異なる。
【００３４】
図５は、Ｖｄ＝０．２Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。Ｖｇ−Ｉｄ特性において傾きが最大となる点は、Ｖｇ−ｇｍ特性グラフ（Ｂ）の最大値のゲート電圧である。Ｖｇ−Ｉｄ特性において傾きが最大となる点におけるゲート電圧であるＶｇｍａｘは０．６６であることが図５（Ｂ）から求められる。そして、図５（Ａ）からＶｇｍａｘにおけるＶｇ−Ｉｄ特性の傾きをＸ軸に外挿して得られるゲート電圧Ｖｔｈは、０．５５である。また、発振開始電圧Ｖｇｃ１は、Ｖｇ−ｇｍ特性グラフ（Ｂ）から求められる。発振開始電圧Ｖｇｃ１は、最初に現れる不連続点におけるゲート電圧であることから、Ｖｇ−ｇｍ特性グラフ（Ｂ）中のピークのうち、最小のゲート電圧である０．４３Ｖが、発振開始電圧Ｖｇｃ１である。
【００３５】
図６はＶｄ＝０．４Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。上記の方法よりグラフからＶｇｍ＝０．９０Ｖ、Ｖｔｈ＝０．７３Ｖ、Ｖｇｃ１＝０．４１Ｖであることが求まる。
【００３６】
図７は、Ｖｄ＝０．６Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。上記の方法よりグラフからＶｇｍ＝０．７８Ｖ、Ｖｔｈ＝０．７６Ｖ、Ｖｇｃ１＝０．４１Ｖであることが求まる。
【００３７】
図８は、Ｖｄ＝０．８Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。上記の方法よりグラフからＶｇｍ＝０．７７Ｖ、Ｖｔｈ＝０．６７Ｖ、Ｖｇｃ１＝０．４１Ｖであることが求まる。
【００３８】
図９は、Ｖｄ＝１．０Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。上記の方法よりグラフからＶｇｍ＝０．６９Ｖ、Ｖｔｈ＝０．６６Ｖ、Ｖｇｃ１＝０．３９Ｖであることが求まる。
【００３９】
図１０は、Ｖｄ＝１．２Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。上記の方法よりグラフからＶｇｍ＝１．０８Ｖ、Ｖｔｈ＝０．７８Ｖ、Ｖｇｃ１＝０．３９Ｖであることが求まる。
【００４０】
図１１は、Ｖｄ＝１．４Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。上記の方法よりグラフからＶｇｍ＝０．９６Ｖ、Ｖｔｈ＝０．９２Ｖ、Ｖｇｃ１＝０．３８Ｖであることが求まる。
【００４１】
図１２は、Ｖｄ＝１．６Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。上記の方法よりグラフからＶｇｍ＝１．２２Ｖ、Ｖｔｈ＝０．８４Ｖ、Ｖｇｃ１＝０．３７Ｖであることが求まる。
【００４２】
図１３は、Ｖｄ＝１．８Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。上記の方法よりグラフからＶｇｍ＝１．０６Ｖ、Ｖｔｈ＝０．９０Ｖ、Ｖｇｃ１＝０．３７Ｖであることが求まる。
【００４３】
図１４は、Ｖｄ＝２．０Ｖの時のＶｇ−Ｉｄ特性グラフ（Ａ）とＶｇ−ｇｍ特性グラフ（Ｂ）である。上記の方法よりグラフからＶｇｍ＝１．０６Ｖ、Ｖｔｈ＝０．９８Ｖ、Ｖｇｃ１＝０．３６Ｖであることが求まる。
【００４４】
図５から図１４よりＶｇｍ、Ｖｔｈ及びＶｇｃ１は、Ｖｄによって異なった値が得られることがわかる。
【００４５】
図１５はＶｄが０．２Ｖ２．０までのＶｇ−Ｉｄ特性をまとめて示したグラフである。図１５のＸ軸はＶｇｓ、Ｙ軸はｌｏｇＩｄである。ゲート電圧Ｖｇｓが閾値電圧Ｖｔｈよりも十分低い領域では、ｌｏｇＩｄがゲート電圧Ｖｇｓに対して、傾き８２ｍＶ／ｄｅｃａｄｅでほぼ直線的に増大している。ただし、Ｖｇｓ＝０．４０Ｖ付近で不連続かつ急激なドレイン電流の増大を示す。このときの傾きが約１０ｍＶ／ｄｅｃａｄｅであり、室温における理想的な値６０ｍＶ／ｄｅｃａｄｅよりも急激である。すなわち、このような急激な不連続なドレイン電流の変化は、通常のＭＯＳトランジスタの理論では説明することができない。
【００４６】
図１６は、本実施の形態の半導体装置のインピーダンス測定の結果の一例を示す図である。図１の構造の半導体装置で、ゲート電圧Ｖｇｓ＝０．５Ｖ、およびドレイン電圧Ｖｄｓ＝１．２Ｖを印加し、高周波用インピーダンスアナライザを用い、基板端子から見た複素インピーダンス（Ｚ＝Ｒ＋ｉＸ）の周波数依存性を測定している。横軸は周波数、縦軸はインピーダンスの実数部Ｒおよび虚数部Ｘである。
【００４７】
図１６のインピーダンス測定に用いたトランジスタの閾値電圧Ｖｔｈ＝０．５２Ｖであることから、ゲート電圧Ｖｇｓ＝０．５０Ｖが閾値電圧Ｖｔｈよりも低いにも関わらず、すなわちＶｇｓ≦Ｖｔｈの関係を満たす第２モードで動作させているにも関わらず、１３３ＭＨｚ付近に鋭い共振（Ｑ＝２１５００）が観測された。また共振周波数付近における、実数部Ｒの負の値（Ｒ＝−４７７Ω）は、この素子が発振信号を発生していることを示す。なお、このときのドレイン電流はＩｄ＝９７０μＡであった。また、ドレイン電圧Ｖｄｓとドレイン電流Ｉｄの積から求めた消費電力は、１．１６ｍＷであった。低いゲート電圧Ｖｇｓで動作させることにより、流れるドレイン電流Ｉｄが少なくなり、消費電力の減少に寄与する。また、第２モードでの発振は、Ｑ値の高い鋭い発振である。Ｑ値の高い発振信号は、発振信号の利用用途が拡大するため好ましい。
【００４８】
図１７は、本実施の形態の半導体装置の変形例の等価回路図である。図１７に示す等価回路は、図１の半導体装置の構成に、出力端子１９に接続される増幅器８０を、さらに備える。
【００４９】
増幅器８０としては、例えばトランジスタで構成されるシングル増幅回路、プッシュプル増幅回路、差動増幅回路等の電子回路を適用することが可能である。
【００５０】
本実施の形態によれば、発振する基板電流が微弱な場合でも、電気信号７２に対し振幅が増幅された電気信号７４を得ることができる。
【００５１】
（第２の実施の形態）
本実施の形態の半導体装置は、複数のゲート電極間に、ダミーゲート電極を、さらに備えること以外は第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については、記載を省略する。
【００５２】
図１８は、本実施の形態の半導体装置の構成を模式的に示した図である。図１８（Ａ）は平面図であり、図１８（Ｂ）は図１８（Ａ）のＢ−Ｂ線に沿った断面図である。
【００５３】
本実施の形態においては、ゲート電極３１とゲート電極３１との間に、複数のダミーゲート電極３６を配置し、これらのダミーゲート電極３６には第１電源２１や第２電源２２などの直流電圧源を接続せず、接地電位に接続する。これによって、チャネル領域６１の抵抗成分により生じる発熱源の配置を分散させることができ、電界効果トランジスタの温度上昇を抑制することができる。
【００５４】
チャネル領域６１の温度が上昇すると半導体結晶中を伝播する音響波の音速が変化し、発振周波数が変動する原因となる。したがって、本実施の形態の構成によれば、発熱による温度上昇を抑制することにより、発振周波数が安定な発振器を構成する上で好ましい半導体装置が実現できる。
【００５５】
（第３の実施の形態）
本実施の形態の半導体装置は、ゲート電極間のダミーゲート電極の本数が一定とならないよう配置されること、素子領域の形状が異なること以外は第２の実施の形態と同様である。したがって、第２の実施の形態と重複する内容については、記載を省略する。
【００５６】
実施の形態においては、電子をキャリアとするｎ型ＭＯＳトランジスタ（ｎ型ＭＩＳトランジスタ）、正孔をキャリアとするｐ型ＭＯＳトランジスタ（ｐ型ＭＩＳトランジスタ）のいずれにも適用可能である。
【００５７】
また、上述した各実施の形態における半導体装置において、素子領域および素子領域内の電界効果トランジタを半導体基板上に形成する構成について述べたが、素子領域および素子領域内の電界効果トランジタを半導体基板中に設けられた基板とは異なる導電型を有するウェルに形成することも可能である。この場合には、音響定在波に同期した電気信号をチャネル領域の存在するウェルに接続した出力端子で検出することができる。
【００５８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５９】
１１…半導体基板、１２…素子領域、１３…素子分離領域、１９…出力端子、２１…第１電源、２２…第２電源、２３…第３電源、２４制御部、３１…ゲート電極、３２…ゲート端子、３６…ダミーゲート電極、４１…ソース領域、４２…ソース端子、５１…ドレイン領域、５２…ドレイン端子、６１…チャネル領域、７０…音響定在波、７２…周期的な電気信号、７４…振幅が増幅された電気信号、８０…増幅器、１００…半導体素子
【図１】
2017055018.tif 000003
【図４】
2017055018.tif 000004
【図５】
2017055018.tif 000005
【図６】
2017055018.tif 000006
【図７】
2017055018.tif 000007
【図８】
2017055018.tif 000008
【図１０】
2017055018.tif 000009
【図１１】
2017055018.tif 000010
【図１２】
2017055018.tif 000011
【図１４】
2017055018.tif 000012
【図１５】
2017055018.tif 000013
【図２】
2017055018.tif 000014
【図３】
2017055018.tif 000015
【図９】
2017055018.tif 000016
【図１３】
2017055018.tif 000017
【図１６】
2017055018.tif 000018
【図１７】
2017055018.tif 000019
【図１８】
2017055018.tif 000020