(57)【要約】【課題】貫通電極を有する半導体装置において、貫通電極とパッド電極との間の電気的接続性、密着性およびアンカー効果を向上し、ひいては信頼性を向上する。【解決手段】半導体装置は、半導体基板と、半導体基板の一主面上に絶縁膜を介して形成された第１導電材料からなる平面形状の第１パッド電極と、半導体基板を貫通して第１パッド電極に到達する貫通孔と、貫通孔の側壁上に形成された貫通電極とを備える。第１パッド電極の貫通孔に対向する第１領域には第２導電材料を含む突出部が形成されており、貫通電極は、突出部の表面及び第１パッド電極の第１領域と接触している。【選択図】図１
2017130615.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の一主面上に絶縁膜を介して形成された第１導電材料からなる平面形状の第１パッド電極と、
前記半導体基板を貫通して前記第１パッド電極に到達する貫通孔と、
前記貫通孔の側壁上に形成された貫通電極と、を備え、
前記第１パッド電極の前記貫通孔に対向する第１領域には第２導電材料を含む突出部が形成されており、
前記貫通電極は、前記突出部の表面及び前記第１パッド電極の前記第１領域と接触している半導体装置。
【請求項２】
前記突出部は前記第２導電材料からなる第２パッド電極を含み、
前記第２パッド電極は前記第１パッド電極と電気的に接続している請求項１に記載の半導体装置。
【請求項３】
前記第２パッド電極と前記第１パッド電極との間に第１接続部を備え、
前記第２パッド電極は前記第１接続部を介して前記第１パッド電極と電気的に接続している請求項２に記載の半導体装置。
【請求項４】
前記突出部は前記第１パッド電極と前記第２パッド電極との間に、さらに第３導電材料からなる第３パッド電極を含み、
前記第３パッド電極と前記第１パッド電極との間に第２接続部を備え、
前記第３パッド電極は前記第１接続部を介して前記第２パッド電極と電気的に接続しており、
前記第３パッド電極は前記第２接続部を介して前記第１パッド電極と電気的に接続している請求項２に記載の半導体装置。
【請求項５】
前記第２パッド電極は前記第１パッド電極と直接接触することで前記第１パッド電極と電気的に接続している請求項２に記載の半導体装置。
【請求項６】
前記突出部は前記第２パッド電極のみからなり、
前記第２導電材料は前記第１導電材料と同一材料であり、
前記第１導電材料と前記第２導電材料とは一体形成されている請求項５に記載の半導体装置。
【請求項７】
前記第２パッド電極は、前記突出部の先端に配置され、
前記貫通電極は、前記突出部の先端において前記第２パッド電極と接触し、前記突出部が形成されていない前記第１領域において前記第１パッド電極と接触している請求項１〜６のうちのいずれか１項に記載の半導体装置。
【請求項８】
前記突出部の平面視における形状はストライプ形状である請求項１〜７のうちのいずれか１項に記載の半導体装置。
【請求項９】
前記突出部の平面視における形状は格子形状である請求項１〜７のうちのいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、半導体基板を貫通する電極を有する半導体装置に関するものである。
【背景技術】
【０００２】
近年、電子機器の小型、薄型、軽量化および高密度実装化を実現するパッケージ技術として、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が知られている。ＣＳＰとは半導体チップの外形寸法と略同一サイズの外形寸法を有する小型パッケージを意味する。
【０００３】
このＣＳＰの一種として貫通電極を有したＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置がある。
【０００４】
ＢＧＡ型の半導体装置は例えばシリコン（Ｓｉ）などの半導体基板を母体としてできており、この基板を貫通する貫通孔内に導電材料からなる貫通電極を有する。そして、半導体基板の一主面上に形成されたパッド電極と当該半導体基板の一主面とは反対側の裏面上に格子状に配置された半田等の金属部材から成るボール状の導電端子とを、貫通電極で直接にまたは導電材料からなる再配線を介して接続している（例えば、特許文献１参照）。
【０００５】
しかしながら、このような半導体装置においては、貫通電極や再配線を構成する導電材料の残留応力や熱変形により半導体基板の一主面上に設けられたパッド電極と貫通電極や再配線を構成する導電材料との間にクラックなどが発生する。そのため、パッド電極とこれらの導電材料との接続の断絶による電気性能劣化（オープン不良）を引き起こして信頼性の低下をもたらすことが懸念される。
【０００６】
この問題を解決するために、例えば図９に示すように、半導体基板１０２の裏面側から貫通孔５５６を形成する際に、半導体基板１０２の一主面側の層間絶縁膜５５０までエッチングしてパッド電極５５２を露出させた後、さらに層間絶縁膜５５０をオーバーエッチングして貫通孔５５６の底部にパッド電極５５２と層間絶縁膜５５０とのエッチングレートの差を利用して凹凸を形成する。このようにして、貫通電極５６０を構成する導電材料とパッド電極５５２との接触面積を増大させ導電性能を向上して電気性能劣化を抑制する技術が提案されている。さらに、パッド電極５５２間の凹部に貫通電極５６０の導電材料が入り込むことによりアンカー効果がもたらされ、パッド電極５５２の半導体基板１０２側の面を含む領域と貫通電極５６０の導電材料との間の密着性向上をもたらすことが開示されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−３２６９９号公報
【特許文献２】特開２００５−２６８４５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、近年の半導体装置の製造においては、半導体装置内に形成されるパッド電極の厚みは数１０ｎｍから数１００ｎｍ前後まで薄膜化することが主流である。そして、層間絶縁膜から半導体基板側に突出するパッド電極の露出部の高さとなるパッド電極と層間絶縁膜との凹凸段差は、当然パッド電極の厚み以下である。そのため、パッド電極と貫通電極を構成する導電材料との接続面積の増大は十分ではなく、両者の電気的接続は十分には確保できない。また、同様の理由から十分なアンカー効果も期待できない。
【０００９】
そこで、上記の課題に鑑みて、本発明は、貫通電極を有する半導体装置において、貫通電極とパッド電極との間の電気的接続性、密着性およびアンカー効果を向上し、ひいては信頼性を向上する半導体装置を提供する。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の半導体装置は、半導体基板と、半導体基板の一主面上に絶縁膜を介して形成された第１導電材料からなる平面形状の第１パッド電極と、半導体基板を貫通して第１パッド電極に到達する貫通孔と、貫通孔の側壁上に形成された貫通電極と、を備える。さらに、第１パッド電極の貫通孔に対向する第１領域には第２導電材料を含む突出部が形成されており、貫通電極は、突出部の表面および第１パッド電極の第１領域と接触している。
【００１１】
また、本発明の半導体装置において、突出部は第２導電材料からなる第２パッド電極を含み、第２パッド電極は第１パッド電極と電気的に接続していることが好ましい。
【００１２】
また、本発明の半導体装置において、第２パッド電極と第１パッド電極との間に第１接続部を備え、第２パッド電極は第１接続部を介して第１パッド電極と電気的に接続していることが好ましい。
【００１３】
また、本発明の半導体装置において、突出部は第１パッド電極と第２パッド電極との間に、さらに第３導電材料からなる第３パッド電極を含み、第３パッド電極と第１パッド電極との間に第２接続部を備え、第３パッド電極は第１接続部を介して第２パッド電極と電気的に接続しており、第３パッド電極は第２接続部を介して第１パッド電極と電気的に接続していることが好ましい。
【００１４】
また、本発明の半導体装置において、第２パッド電極は第１パッド電極と直接接触することで第１パッド電極と電気的に接続していることが好ましい。
【００１５】
また、本発明の半導体装置において、突出部は第２パッド電極のみからなり、第２導電材料は第１導電材料と同一材料であり、第１導電材料と第２導電材料とは一体形成されていることが好ましい。
【００１６】
また、本発明の半導体装置において、第２パッド電極が突出部の先端に配置され、貫通電極は、突出部の先端において第２パッド電極と接触し、突出部が形成されていない第１領域において第１パッド電極と接触していることが好ましい。
【００１７】
また、本発明の半導体装置において、突出部の平面視における形状はストライプ形状であることが好ましい。
【００１８】
また、本発明の半導体装置において、突出部の平面視における形状は格子形状であることが好ましい。
【発明の効果】
【００１９】
本発明の半導体装置によれば、半導体基板を貫通する貫通電極とパッド電極との接触面積を容易に増加させることができ、貫通電極とパッド電極との間の電気的接続性の向上、抵抗値の低下、電流容量の増加等が可能となる。
【００２０】
また、パッド電極の段差が大きい突出部により貫通電極に対する強固なアンカー効果が得られ、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態に係る半導体装置を示す要部断面図である。
【図２】本発明の実施形態に係る半導体装置を示す要部平面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
【図６】本発明の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
【図７】本発明の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
【図８】本発明の実施形態の変形例に係る半導体装置を示す要部平面図である。
【図９】従来技術に係る半導体装置を示す要部断面図である。
【発明を実施するための形態】
【００２２】
以下、本発明を実施するための形態について図面を参照しながら説明する。但し、説明が不必要に冗長になるのを避け当業者の理解を容易にするため、例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明等については詳細な説明は省略する場合がある。
【００２３】
なお、添付図面および以下の説明は当業者が本発明を十分に理解するための一例を提示するものであって、これらによって特許請求の範囲に記載の主題を限定するものではない。
【００２４】
（実施形態）
本発明の実施形態に係る半導体装置の要部断面図を図１に示す。また、本発明の実施形態に係る半導体装置の半導体基板の裏面側からみた要部平面図を図２に示す。なお、図１は、図２のＩ−Ｉ線での断面を示している。
【００２５】
図１に示すように、図示しない半導体素子が形成された半導体基板１の一主面上に第１層間絶縁膜２、第２層間絶縁膜４、第３層間絶縁膜７が順に形成されている。第３層間絶縁膜７上には、平面形状のパッド電極９と、パッド電極９の上面全体を覆うように表面保護膜１０が形成されている。半導体基板１、第１層間絶縁膜２、第２層間絶縁膜４、および第３層間絶縁膜７には、半導体基板１の一主面と反対側の裏面からパッド電極９にまで到達する貫通孔１２が形成されている。貫通孔１２は、図２に示すように、平面視において略円形形状をしている。
【００２６】
また、パッド電極９の貫通孔１２に対向する面（パッド電極９の貫通孔１２側の面の内、貫通孔１２に対向している領域）には、ストライプ形状のパッド電極３を含む複数の突出部２０が形成されている。突出部２０は、図２示すように、パッド電極９の表面に対して平行なストライプ形状をしている。ここで、パッド電極９の貫通孔１２に対向する面は、本発明の「第１領域」の一例である。
【００２７】
また、突出部２０の先端にストライプ形状のパッド電極３が配置され、パッド電極３とパッド電極９との間には、平面視においてパッド電極３と同一のストライプ形状のパッド電極６が配置されている。パッド電極６は、複数の接続部５を介してパッド電極３と電気的に接続され、複数の接続部８を介してパッド電極９と電気的に接続されている。接続部５及び接続部８は、略円柱形状をしている。
【００２８】
また、貫通孔１２内部の側壁上と半導体基板１の裏面上を覆うように絶縁膜１３が形成されている。さらに、突出部２０の表面、パッド電極９の貫通孔１２に対向する面、及び貫通孔１２内部の絶縁膜１３を覆うように、貫通電極１４が形成されている。そして、貫通電極１４と接触し、半導体基板１の裏面の絶縁膜１３上に裏面配線層１５が形成されている。
【００２９】
また、貫通孔１２内部を埋めるようにソルダーレジスト１６が形成されている。なお、図示していないが、半導体基板１の裏面上の一部に開口部が形成され、その開口部上に半田ボールを形成してＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）として完成されている。
【００３０】
以上に説明したように、本実施形態では順に積層されたパッド電極３、接続部５、パッド電極６、接続部８により構成された、ストライプ形状の突出部２０は従来技術に比べその高さが大きい。
【００３１】
その結果、貫通電極１４と、高さが増大したストライプ形状の突出部２０との接触面積が増加するため、貫通電極１４の表面積が増大する。
【００３２】
また、貫通電極１４の下部が凹凸形状のバリアメタルからなるため、パッド電極とバリアメタルとの接触面積、さらにバリアメタルとＣｕ膜との接触面積が増大し、互いの密着性も向上する。
【００３３】
次に、本発明の実施形態に係る半導体装置の製造方法について、図３から図７に示す要部断面図を用いて説明する。
【００３４】
まず、図３に示すように、図示しない半導体素子が形成された半導体基板１の一主面上に第１層間絶縁膜２を形成する。次に、第１層間絶縁膜２上の所定領域にストライプ形状の複数のパッド電極３と図示しない第１配線を形成する。次に、パッド電極３上を含む第１層間絶縁膜２上に第２層間絶縁膜４を形成する。次に、第２層間絶縁膜４の所定領域にパッド電極３の一部を露出する第１開口部を形成し、第１開口部内に導電材料を埋め込んで接続部５を形成する。
【００３５】
次に、第２層間絶縁膜４上に、接続部５の露出している上端を覆うとともにパッド電極３と平面視で同一のストライプ形状となる複数のパッド電極６と図示しない第２配線を形成する。さらに、パッド電極６上を含む第２層間絶縁膜４上に第３層間絶縁膜７を形成する。次に、第３層間絶縁膜７の所定領域にパッド電極６の一部を露出する第２開口部を形成し、第２開口部内に導電材料を埋め込んで接続部８を形成する。
【００３６】
次に、第３層間絶縁膜７上に、接続部８の露出している上端を覆うように第３層間絶縁膜７上に平面形状のパッド電極９を形成する。さらに、パッド電極９の上面全体を覆うように表面保護膜１０を形成する。
【００３７】
なお、本実施形態では３層のパッド電極及び３層の層間絶縁膜を形成する例を示したが、３層より多くの多層配線構造の場合は、上記の層間絶縁膜、パッド電極、接続部を形成する工程をさらに繰り返し行って、３層より多くのパッド電極構造としても構わない。
【００３８】
また、半導体基板１の厚さは、後に半導体基板を貫通する貫通孔の形成を容易にするために、たとえば１００μｍ程度まで薄型化しておいても構わない。また、第１層間絶縁膜２、第２層間絶縁膜４および第３層間絶縁膜７を構成する材料としては、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）膜やＳｉＯ２膜などが好ましく用いられる。
【００３９】
また、パッド電極３、パッド電極６を構成する材料としては、銅（Ｃｕ）やアルミニウム（Ａｌ）などが好ましく用いられ、その厚さは数１０ｎｍから５００ｎｍ程度である。また、平面形状のパッド電極９を構成する材料としては、Ａｌ、Ａｌ合金などが好ましく用いられ、なかでも、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−ＣｕなどのＡｌ合金が特に好ましく用いられる。また、その厚さは、たとえば、５００ｎｍから２μｍ程度が好ましい。
【００４０】
なお、パッド電極３およびパッド電極６の形状は、それぞれレジストを用いて同層の第１配線、第２配線をパターニング形成する際に同時に形成すればよい。
【００４１】
次に、図４に示すように、半導体基板１の一主面と反対側の裏面上にレジスト膜１１を形成し、レジスト膜１１の所定領域に開口部を形成する。次に、開口部に露出した半導体基板１をドライエッチングして、半導体基板１内に貫通孔１２を形成する。ここで、貫通孔１２の直径は、例えば２０μｍから１００μｍ程度である。
【００４２】
また、貫通孔１２の断面形状を半導体基板１の裏面に対してほぼ垂直な内壁とするために、ＳＦ６、Ｏ２、Ｃ４Ｆ８などのＰＦＣ（Ｐｅｒｆｌｕｏｒｏ−Ｃｏｍｐｏｕｎｄ）ガスを用いてのエッチングと側壁保護膜形成を交互に繰り返すボッシュプロセスと呼ばれる方法を用いることができる。
【００４３】
また、大きなエッチング速度による高スループットを実現するために、ＳＦ６、Ｏ２などのガスを用いて、パルス印加でないＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法を用いることができる。
【００４４】
但し、貫通孔１２の直径が５０μｍ以上と大きく、かつテーパー形状を有しても良いのであれば、例えばＫＯＨなどの強アルカリ性の液を用いたＳｉエッチングを用いることもできる。
【００４５】
次に、図５に示すように、貫通孔１２がパッド電極９に到達するまで第１層間絶縁膜２、第２層間絶縁膜４および第３層間絶縁膜７のエッチングを行う。このとき、パッド電極３、パッド電極６、接続部５および接続部８との選択比が高い条件でエッチングを行う。
【００４６】
そのため、上記した図３、図４の説明から明らかなように、平面視でストライプ形状のパッド電極３とパッド電極６の積層構造およびそれらを接続する接続部５と接続部８とが残存することになる。
【００４７】
このようにして、パッド電極９の貫通孔１２に対向する面には、ストライプ形状の突出部２０が形成されることになる。
【００４８】
このとき、パッド電極３とパッド電極６に挟まれた接続部５の周辺の第２層間絶縁膜４の部分、およびパッド電極６とパッド電極９に挟まれた接続部８の周辺の第３層間絶縁膜７の部分も残存している。なお、パッド電極３とパッド電極６に挟まれた接続部５の周辺の第２層間絶縁膜４の部分、およびパッド電極６とパッド電極９に挟まれた接続部８の周辺の第３層間絶縁膜７の部分を全て、あるいは１部を残して除去することも可能である。その場合、後で形成する貫通電極１４と突出部２０との接触面積がより増大する。
【００４９】
なお、レジスト膜１１は、このエッチング後にアッシングして除去すればよいが、エッチング前に除去しても構わない。
【００５０】
次に、パッド電極９の貫通孔１２に対向する面、貫通孔１２内部の側壁および半導体基板１の裏面上に絶縁膜１３を形成する。絶縁膜１３は、後で形成する貫通電極１４と半導体基板１との間の絶縁性を確保するために形成するものである。次に、パッド電極９の貫通孔１２に対向する面に形成された絶縁膜１３を、ＣＦ４などのＰＦＣガスを用いた異方性エッチングにより除去する。これにより、図６に示すように、パッド電極９が貫通孔１２に露出される。
【００５１】
ここで、異方性エッチングを用いるのは、貫通孔１２の側壁および半導体基板１の裏面上に絶縁膜１３を残したまま、パッド電極９の貫通孔１２に対向する面に形成された絶縁膜１３のみを除去するためである。なお、この異方性エッチングで半導体基板１の裏面上の絶縁膜１３が残存するのは、半導体基板１の裏面上にはパッド電極９の貫通孔１２に対向する面よりも絶縁膜１３が厚く成膜されるためである。
【００５２】
なお、この工程で最終的にパッド電極９の貫通孔１２に対向する面が露出していることは、終点検知機能を用いるかあるいは外観確認によって確認する。
【００５３】
このようにして、パッド電極９の貫通孔１２に対向する面には、平面視でストライプ形状のパッド電極３とパッド電極６の積層構造、パッド電極３とパッド電極６を接続する接続部５、及びパッド電極６とパッド電極９を接続する接続部８が残存して突出部２０が形成される。
【００５４】
次に、図７に示すように、パッド電極９の貫通孔１２に対向する面、突出部２０の表面、及び半導体基板１の裏面上に、図示しないバリアメタルとＣｕシード層を成膜し、電解めっき法によりＣｕ膜を成膜させる。次に、レジストパターン形成とウェットエッチングにより、パッド電極９の貫通孔１２に対向する面、突出部２０の表面、及び貫通孔１２内部の側壁上に貫通電極１４を形成すると共に、半導体基板１の裏面上に裏面配線層１５を形成する。したがって、貫通電極１４および裏面配線層１５の下部（下地と接触する側の部分）はバリアメタルからなり上部はＣｕからなる。
【００５５】
このとき、図７に示すように、貫通孔１２の側壁等に沿うように覆う膜としてＣｕ膜を成膜してもよいし、貫通孔１２の内部の全てをＣｕ膜で埋め込んでもよい。次に、貫通電極１４及び裏面配線層１５を覆うと共に、貫通孔１２を埋めるようにソルダーレジスト１６を形成する。そして、ソルダーレジスト１６の半導体基板１の裏面上の一部を開口し、その開口部に半田ボールを形成してＢＧＡとする。なお、裏面配線層１５は単層ではなく、複数の絶縁膜を介在させて複数の配線層を形成しても良い。
【００５６】
ここで、パッド電極９の貫通孔１２に対向する面では、平面視でストライプ形状のパッド電極３とパッド電極６の積層構造、パッド電極３とパッド電極６を接続する接続部５、及びパッド電極６とパッド電極９を接続する接続部８が残存して突出部２０が形成されているため、この突出部２０の周囲を覆う貫通電極１４の表面積が増大する。
【００５７】
また、貫通電極１４の下部が凹凸形状のバリアメタルからなるため、パッド電極とバリアメタルとの接触面積、さらにバリアメタルとＣｕ膜との接触面積が増大し、互いの密着性も向上する。
【００５８】
また、接続部５と接続部８の周辺領域にそれぞれ第２層間絶縁膜４と第３層間絶縁膜７がエッチング除去された空隙が形成される場合には、この空隙に貫通電極１４が入り込み、上下のストライプ形状の積層パッド電極の強度を向上させる。
【００５９】
この結果、パッド電極とバリアメタルとのアンカー効果による密着性の向上、さらにバリアメタルとＣｕ膜とのアンカー効果による密着性の向上を得ることができる。
【００６０】
以上に本発明の一実施形態を説明したが、本発明は上述の実施形態に限定されず、当業者が本発明の範囲内で上述の実施形態を変形可能なことはもちろんである。
【００６１】
たとえば、本実施形態における半導体基板１は、シリコン基板、ＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板などの化合物半導体基板を用いてもよいし、石英ガラスなどのガラス基板などを用いてもよい。
【００６２】
（実施形態の変形例）
次に、本発明の実施形態に係る半導体装置の変形例について、図８を用いて説明する。図８は、半導体基板の裏面側からみた要部平面図である。
【００６３】
図８に示すように、パッド電極９の貫通孔１２に対向する面に形成された突出部２０は、格子形状である。具体的には、突出部２０の先端には格子形状のパッド電極３が形成されている。パッド電極３の直下には、パッド電極３と平面視で同一の格子形状のパッド電極６が形成されている。その他の構成については、実施形態と同様である。
【００６４】
このように、パッド電極の平面形状を格子状にしても突出部の高さは従来技術に比べて高くなり、その表面積が拡大するとともにアンカー効果も向上させることができる。
【００６５】
なお、本実施形態およびその変形例の説明においては、パッド電極３、パッド電極６、パッド電極９のそれぞれは異なる導電層からなり、かつ、それぞれが接続部を含む絶縁層で互いに接続されている場合について述べたが、これに限定されるものではない。
【００６６】
例えば、パッド電極３、パッド電極６およびパッド電極９が互いに直接接触して積層された場合、パッド電極３とパッド電極６が直接接触し、パッド電極９とパッド電極６とが接続部を介在して接続する場合、パッド電極６とパッド電極９が直接接触し、パッド電極３とパッド電極６とが接続部を介在して接続する場合等も本発明に含まれる。
【００６７】
さらに、パッド電極３、パッド電極６およびパッド電極９が互いに直接接触して積層された場合では、パッド電極３、パッド電極６およびパッド電極９がいずれも同一の導電材料からなり、それらが一体形成されている、すなわち、パッド電極９自体が部分的にエッチングされて凹凸形状にパターニングされたような場合も本発明に含まれる。
【００６８】
なお、本発明の全ての実施形態において、パッド電極の平面視における形状はストライプ形状や格子形状とすることができる。
【産業上の利用可能性】
【００６９】
本発明は、半導体基板を貫通する電極を有する半導体装置において、貫通電極とパッド電極との間の電気的接続性、密着性およびアンカー効果を向上させることができるものであり、特に、小型で高信頼性が要求される半導体装置において有用である。
【符号の説明】
【００７０】
１    半導体基板
２    第１層間絶縁膜
３    パッド電極
４    第２層間絶縁膜
５    接続部
６    パッド電極
７    第３層間絶縁膜
８    接続部
９    パッド電極
１０    表面保護膜
１１    レジスト膜
１２    貫通孔
１３    絶縁膜
１４    貫通電極
１５    裏面配線層
１６    ソルダーレジスト
２０    突出部
【図１】
2017130615.tif 000003
【図２】
2017130615.tif 000004
【図３】
2017130615.tif 000005
【図４】
2017130615.tif 000006
【図５】
2017130615.tif 000007
【図６】
2017130615.tif 000008
【図７】
2017130615.tif 000009
【図８】
2017130615.tif 000010
【図９】
2017130615.tif 000011