(57)【要約】【課題】半導体素子接続パッド間を覆うソルダーレジスト層にクラックが発生することがなく、それにより半導体素子接続パッド間に電気的な短絡が発生することのない、電気的な絶縁信頼性に優れる配線基板の製造方法を提供すること。【解決手段】上面に銅導体パターン２ａ，２ｂの一部を半導体素子接続パッド４として露出させるソルダーレジスト層３が被着されており、下面に銅導体パターン２ｃ，２ｄの一部を外部接続パッド５として露出させるソルダーレジスト層３が被着された絶縁基板１を準備し、次に、半導体素子接続パッド４を半田層７で被覆した後、半田層７および外部接続パッド５に無電解錫めっき層６を被着し、次に、半導体素子接続パッド４上の無電解錫めっき層６上に半田ボールを載置するとともに加熱溶融することにより半導体素子接続パッド４上に半田バンプＢ１を形成する配線基板の製造方法である。【選択図】図５Ｅ
2017130600.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板の上面に、半導体素子接続パッド用の複数の銅導体パターンと、該銅導体パターンの一部を該銅導体パターンよりも小さな半導体素子接続パッドとして円形に露出させるとともに該半導体素子接続パッド間を覆うソルダーレジスト層とが被着されており、前記絶縁基板の下面に、外部接続パッド用の複数の銅導体パターンと、該銅導体パターンの一部を該銅導体パターンよりも小さな外部接続パッドとして円形に露出させるとともに該外部接続パッド間を覆うソルダーレジスト層とが被着されており、前記半導体素子接続パッドに半田バンプが形成されているとともに前記外部接続パッドに無電解錫めっき層が被着されて成る配線基板の製造方法であって、次の（１）〜（４）の工程を行うことを特徴とする配線基板の製造方法。
（１）上面に、半導体素子接続パッド用の複数の銅導体パターンと、該銅導体パターンの一部を該銅導体パターンよりも小さな半導体素子接続パッドとして円形に露出させるとともに該半導体素子接続パッド間を覆うソルダーレジスト層とが被着されており、下面に、外部接続パッド用の複数の銅導体パターンと、該銅導体パターンの一部を該銅導体パターンよりも小さな外部接続パッドとして円形に露出させるとともに該外部接続パッド間を覆うソルダーレジスト層とが被着された絶縁基板を準備する工程
（２）前記半導体素子接続パッドに半田ペーストを塗布するとともに該半田ペーストを加熱溶融させることにより前記半導体素子接続パッドを半田層で被覆する工程
（３）前記半田層および前記外部接続パッドに無電解錫めっき層を被着する工程
（４）前記半田層上の錫めっき層上に半田ボール載置するか半田ペーストを塗布するかした後、該半田ボールまたは半田ペーストおよび前記錫めっき層および前記半田層を加熱溶融させることにより前記半導体素子接続パッド上に半田バンプを形成する工程
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を搭載するために用いられる配線基板の製造方法に関するものである。
【背景技術】
【０００２】
図７に、半導体集積回路素子等の半導体素子Ｓを搭載するために用いられる従来の配線基板２０を示す。配線基板２０は、コア用の絶縁層１１ａの上下面にビルドアップ用の絶縁層１１ｂを複数積層して形成した絶縁基板１１と、この絶縁基板１１の内部および上下面に配設された銅導体から成る配線導体１２と、絶縁基板１１の上下面およびその上の配線導体１２上に被着されたソルダーレジスト層１３とを備えている。
【０００３】
配線基板２０の上面中央部には、搭載部２０Ａが設けられている。搭載部２０Ａは、半導体素子Ｓを搭載するための四角形状の領域である。搭載部２０Ａには、多数の半導体素子接続パッド１４が二次元的な並びに配列されている。半導体素子接続パッド１４は、絶縁基板１１の上面に被着させた配線導体１２の銅導体パターンの一部を、ソルダーレジスト層１３に設けた開口部から露出させることにより形成されている。半導体素子接続パッド１４上には、半田バンプＢ１が溶着されている。半導体素子接続パッド１４には、半導体素子Ｓの電極Ｔが半田バンプＢ１を介して接続される。
【０００４】
配線基板２０の下面は、外部電気回路基板との接続面となっている。配線基板２０の下面には、その略全領域にわたり多数の外部接続パッド１５が二次元的な並びに配列されている。外部接続パッド１５は、絶縁基板１１の下面に被着させた配線導体１２の銅導体パターンの一部を、下面側のソルダーレジスト層１３に設けた開口部から露出させることにより形成されている。外部接続パッド１５は、外部電気回路基板の配線導体に例えば半田ボールＢ２を介して接続される。なお、外部接続パッド１５の表面には、半田ボールＢ２との接続を良好とするために無電解錫めっき層１６が被着されている。
【０００５】
そして、この配線基板２０によれば、図８に示すように、半導体素子Ｓの電極Ｔを半導体素子接続パッド１４に半田バンプＢ１を介して接続した後、半導体素子Ｓと配線基板２０との間を熱硬化性樹脂から成る封止樹脂Ｕで充填し、最後に外部接続パッド１５に半田ボールＢ２を溶着することによって製品としての半導体装置が完成する。
【０００６】
ここで、半導体素子接続パッド１４を形成する最上層の配線導体１２の平面図を図９に示す。また、外部接続パッド１５を形成する最下層の配線導体１２の平面図を図１０に示す。
【０００７】
図９に示すように、最上層の配線導体１２は、搭載部２０Ａに対応する領域から外周部にかけて延在するベタ状の銅導体パターン１２ａを有している。銅導体パターン１２ａは、接地用または電源用に供される。銅導体パターン１２ａは、搭載部２０Ａに対応する領域において、半導体素子接続パッド１４形成用の銅導体パターンとして用いられる。銅導体パターン１２ａは、破線の円で示す位置にパッド形成部１４ａを有している。このパッド形成部１４ａ上にソルダーレジスト層１３の開口部を設けることにより、銅導体パターン１２ａと同電位の接地用または電源用の半導体素子接続パッド１４が形成される。
【０００８】
また、銅導体パターン１２ａは、搭載部２０Ａに対応する領域に多数のパッド用開口部１４ｂを有している。パッド用開口部１４ｂは、円形である。パッド用開口部１４ｂの直径は、６０〜１５０μｍ程度である。パッド用開口部１４ｂの中には、半導体素子接続パッド１４形成用の銅導体パターン１２ｂが形成されている。銅導体パターン１２ｂは、銅導体パターン１２ａと異なる電位の接地用または電源用、あるいは信号用として供される。銅導体パターン１２ｂは円形である。銅導体パターン１２ｂの直径は、５０〜１００μｍ程度である。パッド用開口部１４ｂと銅導体パターン１２ｂとは同心円状に配置されている。そのため、銅導体パターン１２ａと銅導体パターン１２ｂとの間には、一定の幅Ｗ１の間隙が形成されている。それにより、銅導体パターン１２ａと銅導体パターン１２ｂとは、互いに電気的に絶縁されている。幅Ｗ１は５〜２５μｍ程度である。この銅導体パターン１２ｂ上にソルダーレジスト層１３の開口部を設けることにより、銅導体パターン１２ａと異なる電位の接地用または電源用、あるいは信号用の半導体素子接続パッド１４が形成される。
【０００９】
図１０に示すように、最下層の配線導体１２は、その全面わたり延在するベタ状の銅導体パターン１２ｃを有している。銅導体パターン１２ｃは、接地用または電源用に供される。銅導体パターン１２ｃは、外部接続パッド１５形成用の銅導体パターンとして用いられる。銅導体パターン１２ｃは、破線の円で示す位置にパッド形成部１５ａを有している。このパッド形成部１５ａ上にソルダーレジスト層１３の開口部を設けることにより、銅導体パターン１２ｃと同電位の接地用または電源用の外部接続パッド１５が形成される。
【００１０】
また、銅導体パターン１２ｃは、多数のパッド用開口部１５ｂを有している。パッド用開口部１５ｂは、円形である。パッド用開口部１５ｂの直径は、４００〜８００μｍ程度である。パッド用開口部１５ｂの中には、外部接続パッド１５形成用の銅導体パターン１２ｄが形成されている。銅導体パターン１２ｄは、銅導体パターン１２ｃと異なる電位の接地用または電源用、あるいは信号用として供される。銅導体パターン１２ｃは円形である。銅導体パターン１２ｃの直径は、３５０〜７００μｍ程度である。パッド用開口部１５ｂと銅導体パターン１２ｂとは同心円状に配置されている。そのため、銅導体パターン１２ｃと銅導体パターン１２ｄとの間には、一定の幅Ｗ２の間隙が形成されている。それにより、銅導体パターン１２ｃと銅導体パターン１２ｄとは、互いに電気的に絶縁されている。幅Ｗ２は２５〜５０μｍである。この銅導体パターン１２ｄ上にソルダーレジスト層１３の開口部を設けることにより、銅導体パターン１２ｃと異なる電位の接地用または電源用、あるいは信号用の外部接続パッド１５が形成される。
【００１１】
ここで、配線基板２０において、半導体素子接続パッド１４に半田バンプＢ１を溶着するとともに外部接続パッド１５に無電解錫めっき層１６を被着する方法を説明する。
【００１２】
まず、図１１Ａに要部拡大断面図で示すように、上面に、複数の半導体素子接続パッド１４用の銅導体パターン１２ａ，１２ｂと、これらの銅導体パターン１２ａ，１２ｂの一部をそれよりも小さな半導体素子接続パッド１４として円形に露出させるとともに半導体素子接続パッド１４間を覆うソルダーレジスト層１３とが被着されており、下面に、外部接続パッド１５用の複数の銅導体パターン１２ｃ，１２ｄと、これらの銅導体パターン１２ｃ，１２ｄの一部をそれよりも小さな外部接続パッド１５として円形に露出させるとともに外部接続パッド１５間を覆うソルダーレジスト層１３とが被着された絶縁基板１１を準備する。
【００１３】
次に、図１１Ｂに示すように、半導体素子接続パッド１４の表面および外部接続パッド１５の表面に無電解錫めっき層１６を被着する。このとき、無電解錫めっき層１６と銅との置換反応により半導体素子接続パッド１４用の銅導体パターン１２ａ，１２ｂと外部接続パッド１５用の銅導体パターン１２ｃ，１２ｄの一部がその表面側から抉られ、錫めっき層１６の一部がソルダーレジスト層１３の下に潜り込んだ状態となる。
【００１４】
次に、図１１Ｃに示すように、半導体素子接続パッド１４に被着された無電解錫めっき層１６上に半田ボール１７を載置する。
【００１５】
次に、図１１Ｄに示すように、半田ボール１７を無電解錫めっき層１６とともに加熱溶融することにより半田バンプＢ１を形成する。これにより半導体素子接続パッド１４に半田バンプＢ１が溶着されるとともに外部接続パッド１５に無電解錫めっき層１６が被着された配線基板２０が得られる。このとき、半導体素子接続パッド１４用の銅導体パターン１２ａ，１２ｂにおいては、無電解錫めっき層１６がもぐり込んでいた部分に半田バンプＢ１の半田が潜り込んだ状態となる。
【００１６】
しかしながら、従来の配線基板２０では、半導体素子Ｓの電極Ｔを半導体素子接続パッド１４に半田バンプＢ１を介して接続するとともに半導体素子Ｓと配線基板２０との間を封止樹脂Ｕで充填した後、外部接続パッド１５に半田ボールＢ２を溶着して半導体装置となした後に、半導体素子接続パッド１４同士の間で電気的な短絡が発生することがあった。
【００１７】
この短絡の発生のメカニズムについて、図１２Ａ〜図１２Ｃを基に説明する。図１２Ａは、半導体素子Ｓの電極Ｔを半導体素子接続パッド１４に半田バンプＢ１を介して接続した後、半導体素子Ｓと配線基板２０との間を封止樹脂Ｕで充填した状態を示している。図の左側が搭載部２０Ａの中心に向かう方向である。図１２Ａに示す銅導体パターン１２ａ，１２ｂは、搭載部２０Ａの角部に位置している。
【００１８】
図１２Ｂは、封止樹脂Ｕを充填後に、配線基板２０が常温に戻った状態を示す。配線基板２０の熱膨張係数は、半導体素子Ｓの熱膨張係数よりも小さい。そのため、常温に戻る過程で配線基板２０が半導体素子Ｓよりも大きく収縮する。その結果、この収縮の差によって、応力が発生する。この応力は、銅導体パターン１２ｂにおける搭載部２０Ａの中心に向かう側に大きく集中して作用する。そして、この部分のソルダーレジスト層１３の下に半田バンプＢ１の半田が潜り込んでいると、この潜り込みを起点にしてソルダーレジスト層１３にクラックが発生する。この時点では、銅導体パターン１２ａと１２ｂとの間には、クラックが存在するものの、両者間は電気的に完全に絶縁されている。
【００１９】
図１２Ｃは、外部接続パッド１５に半田ボールＢ２を溶着した後の状態を示す。半田ボールＢ２を溶着させるとき、その熱で半田バンプＢ１も再溶融する。再溶融した半田バンプＢ１の半田の一部は、クラック内に流入する。クラックは、銅導体パターン１２ａと１２ｂとの間に跨って形成されているので、クラック内に流入した半田により両者間が電気的に短絡してしまうのである。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２０１１−２４９７３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
本発明が解決しようとする課題は、半導体素子接続パッド間を覆うソルダーレジスト層にクラックが発生することがなく、それにより半導体素子接続パッド間に電気的な短絡が発生することのない、電気的な絶縁信頼性に優れる配線基板の製造方法を提供することにある。
【課題を解決するための手段】
【００２２】
本発明の配線基板の製造方法は、絶縁基板の上面に、半導体素子接続パッド用の複数の銅導体パターンと、該銅導体パターンの一部を該銅導体パターンよりも小さな半導体素子接続パッドとして円形に露出させるとともに該半導体素子接続パッド間を覆うソルダーレジスト層とが被着されており、前記絶縁基板の下面に、外部接続パッド用の複数の銅導体パターンと、該銅導体パターンの一部を該銅導体パターンよりも小さな外部接続パッドとして円形に露出させるとともに該外部接続パッド間を覆うソルダーレジスト層とが被着されており、前記半導体素子接続パッドに半田バンプが形成されているとともに前記外部接続パッドに無電解錫めっき層が被着されて成る配線基板の製造方法であって、次の（１）〜（４）の工程を行うことを特徴とするものである。
（１）上面に、半導体素子接続パッド用の複数の銅導体パターンと、該銅導体パターンの一部を該銅導体パターンよりも小さな半導体素子接続パッドとして円形に露出させるとともに該半導体素子接続パッド間を覆うソルダーレジスト層とが被着されており、下面に、外部接続パッド用の複数の銅導体パターンと、該銅導体パターンの一部を該銅導体パターンよりも小さな外部接続パッドとして円形に露出させるとともに該外部接続パッド間を覆うソルダーレジスト層とが被着された絶縁基板を準備する工程
（２）前記半導体素子接続パッドに半田ペーストを塗布するとともに該半田ペーストを加熱溶融させることにより前記半導体素子接続パッドを半田層で被覆する工程
（３）前記半田層および前記外部接続パッドに無電解錫めっき層を被着する工程
（４）前記半田層上の錫めっき層上に半田ボール載置するか半田ペーストを塗布するかした後、該半田ボールまたは半田ペーストおよび前記錫めっき層および前記半田層を加熱溶融させることにより前記半導体素子接続パッド上に半田バンプを形成する工程
【発明の効果】
【００２３】
本発明の配線基板の製造方法によれば、半導体素子接続パッドを半田層で被覆した後、その半田層の表面および外部接続パッドに無電解錫めっきを被着させることから、半導体素子接続パッドの表面においては、無電解錫めっき層と銅との置換反応が起こらない。そのため、半導体素子接続パッド形成用の銅導体パターンにおいては、無電解錫めっき層がソルダーレジスト層の下に潜り込むことがなく、半導体素子接続パッドに半田バンプを形成した際にも半田バンプの半田がソルダーレジスト層の下に潜り込むことはない。したがって、半導体素子接続パッド間を覆うソルダーレジスト層に半田の潜り込みに起因するクラックが発生することがなく、それにより半導体素子接続パッド間に電気的な短絡が発生することのない、電気的な絶縁信頼性に優れる配線基板の製造方法を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】図１は、本発明の配線基板の製造方法により製造される配線基板の概略断面図である。
【図２】図２は、図１に示す配線基板を用いた半導体装置の概略断面図である。
【図３】図３は、図１に示す配線基板の最上層の配線導体の概略平面図である。
【図４】図４は、図１に示す配線基板の最下層の配線導体の概略平面図である。
【図５Ａ】図５Ａは、本発明の配線基板の製造方法を説明するための要部概略断面図である。
【図５Ｂ】図５Ｂは、本発明の配線基板の製造方法を説明するための要部概略断面図である。
【図５Ｃ】図５Ｃは、本発明の配線基板の製造方法を説明するための要部概略断面図である。
【図５Ｄ】図５Ｄは、本発明の配線基板の製造方法を説明するための要部概略断面図である。
【図５Ｅ】図５Ｅは、本発明の配線基板の製造方法を説明するための要部概略断面図である。
【図５（Ｅ）】図５（Ｅ）は、本発明の配線基板の製造方法を説明するための要部概略断面図である。
【図５Ｆ】図５Ｆは、本発明の配線基板の製造方法を説明するための要部概略断面図である。
【図６Ａ】図６Ａは、本発明の配線基板の製造方法により製造された配線基板を用いた半導体装置の要部概略断面図である。
【図６Ｂ】図６Ｂは、本発明の配線基板の製造方法により製造された配線基板を用いた半導体装置の要部概略断面図である。
【図７】図７は、従来の配線基板の製造方法により製造される配線基板の概略断面図である。
【図８】図８は、図６に示す配線基板を用いた半導体装置の概略断面図である。
【図９】図９は、図６に示す配線基板の最上層の配線導体の概略平面図である。
【図１０】図１０は、図６に示す配線基板の最下層の配線導体の概略平面図である。
【図１１Ａ】図１１Ａは、従来の配線基板の製造方法を説明するための要部概略断面図である。
【図１１Ｂ】図１１Ｂは、従来の配線基板の製造方法を説明するための要部概略断面図である。
【図１１Ｃ】図１１Ｃは、従来の配線基板の製造方法を説明するための要部概略断面図である。
【図１１Ｄ】図１１Ｄは、従来の配線基板の製造方法を説明するための要部概略断面図である。
【図１２Ａ】図１２Ａは、従来の配線基板の製造方法により製造された配線基板における問題点を説明するための要部概略断面図である。
【図１２Ｂ】図１２Ｂは、従来の配線基板の製造方法により製造された配線基板における問題点を説明するための要部概略断面図である。
【図１２Ｃ】図１２Ｃは、従来の配線基板の製造方法により製造された配線基板における問題点を説明するための要部概略断面図である。
【発明を実施するための形態】
【００２５】
次に、本発明の配線基板の製造方法における実施形態の一例を図１〜図４を参照して説明する。図１は、本発明の配線基板の製造方法により製造される配線基板１０を示す概略断面図である。
【００２６】
配線基板１０は、絶縁基板１と配線導体２とソルダーレジスト層３とを有している。絶縁基板１は、コア用の絶縁層１ａの上下面にビルドアップ用の絶縁層１ｂを複数積層して成る。配線導体２は、銅導体から成り、絶縁層１ａの上下面および各絶縁層１ｂの表面に被着されている。ソルダーレジスト層３は、最表層の絶縁層１ｂおよび配線導体２の表面に被着されている。
【００２７】
配線基板１０の上面中央部には、搭載部１０Ａが設けられている。搭載部１０Ａは、半導体素子Ｓを搭載するための四角形状の領域である。搭載部１０Ａには、多数の半導体素子接続パッド４が配列されている。半導体素子接続パッド４の配列は、例えば格子状等の二次元的な並びの配列である。半導体素子接続パッド４は、絶縁基板１の上面に被着させた配線導体２の一部を、ソルダーレジスト層３に設けた開口部から露出させることにより形成されている。半導体素子接続パッド４上には、半田バンプＢ１が溶着されている。半導体素子接続パッド４には、半導体素子Ｓの電極Ｔがフリップチップ接続により接続される。半導体素子接続パッド４の直径は３０〜８０μｍ程度である。半導体素子接続パッド４の配列ピッチは、１００〜２５０μｍ程度である。
【００２８】
配線基板１０の下面は、外部電気回路基板との接続面となっている。配線基板１０の下面には、その略全領域にわたり多数の外部接続パッド５が配列されている。外部接続パッド５の配列は、例えば格子状等の二次元的な並びの配列である。外部接続パッド５は、絶縁基板１の下面に被着させた配線導体２の一部を、下面側のソルダーレジスト層３に設けた開口部から露出させることにより形成されている。外部接続パッド５は、外部電気回路基板の配線導体に例えば半田ボールＢ２を介して接続される。外部接続パッド５の表面には、半田ボールＢ２との接続良好とするために無電解錫めっき層６が被着されている。外部接続パッド５の直径は、３００〜６５０μｍ程度である。外部接続パッド５の配列ピッチは、６００〜１０００μｍ程度である。
【００２９】
そして、この配線基板１０によれば、図２に示すように、半導体素子Ｓの電極Ｔを半導体素子接続パッド４に半田バンプＢ１を介して接続した後、半導体素子Ｓと配線基板１０との間を熱硬化性樹脂から成る封止樹脂Ｕで充填し、最後に外部接続パッド５に半田ボールＢ２を溶着することによって製品としての半導体装置が完成する。なお、封止樹脂Ｕの充填は、液状の熱硬化性樹脂を半導体素子Ｓと配線基板１０との間に注入した後、熱硬化させることにより行われる。
【００３０】
ここで、半導体素子接続パッド４を形成する最上層の配線導体２の平面図を図３に示す。また、外部接続パッド５を形成する最下層の配線導体２の平面図を図４に示す。
【００３１】
図３に示すように、最上層の配線導体２は、搭載部１０Ａに対応する領域から外周部にかけて延在するベタ状の銅導体パターン２ａを有している。銅導体パターン２ａは、接地用または電源用に供される。銅導体パターン２ａは、搭載部１０Ａに対応する領域において、半導体素子接続パッド４形成用の銅導体パターンとして用いられる。銅導体パターン２ａは、破線の円で示す位置にパッド形成部４ａを有している。このパッド形成部４ａ上にソルダーレジスト層３の開口部を設けることにより、銅導体パターン２ａと同電位の接地用または電源用の半導体素子接続パッド４が形成される。
【００３２】
また、銅導体パターン２ａは、搭載部１０Ａに対応する領域に多数のパッド用開口部４ｂを有している。パッド用開口部４ｂは、円形である。パッド用開口部４ｂの直径は、６０〜１５０μｍ程度である。パッド用開口部４ｂの中には、半導体素子接続パッド４形成用の銅導体パターン２ｂが形成されている。銅導体パターン２ｂは、銅導体パターン２ａと異なる電位の接地用または電源用、あるいは信号用として供される。銅導体パターン２ｂは円形である。銅導体パターン２ｂの直径は、５０〜１００μｍ程度である。パッド用開口部４ｂと銅導体パターン２ｂとは同心円状に配置されている。そのため、銅導体パターン２ａと銅導体パターン２ｂとの間には、一定の幅Ｗ１の間隙が形成されている。それにより、銅導体パターン２ａと銅導体パターン２ｂとは、互いに電気的に絶縁されている。幅Ｗ１は５〜２５μｍ程度である。この銅導体パターン２ｂ上にソルダーレジスト層３の開口部を設けることにより、銅導体パターン２ａと異なる電位の接地用または電源用、あるいは信号用の半導体素子接続パッド４が形成される。
【００３３】
図４に示すように、最下層の配線導体２は、その全面わたり延在するベタ状の銅導体パターン２ｃを有している。銅導体パターン２ｃは、接地用または電源用に供される。銅導体パターン２ｃは、外部接続パッド５形成用の銅導体パターンとして用いられる。銅導体パターン２ｃは、破線の円で示す位置にパッド形成部５ａを有している。このパッド形成部５ａ上にソルダーレジスト層３の開口部を設けることにより、銅導体パターン２ｃと同電位の接地用または電源用の外部接続パッド５が形成される。
【００３４】
また、銅導体パターン２ｃは、多数のパッド用開口部５ｂを有している。パッド用開口部５ｂは、円形である。パッド用開口部５ｂの直径は、４００〜８００μｍ程度である。パッド用開口部５ｂの中には、半導体素子接続パッド形成用の銅導体パターン２ｄが形成されている。銅導体パターン２ｄは、銅導体パターン２ｃと異なる電位の接地用または電源用、あるいは信号用として供される。銅導体パターン２ｃは円形である。銅導体パターン２ｃの直径は、３５０〜７００μｍ程度である。パッド用開口部５ｂと銅導体パターン２ｂとは同心円状に配置されている。そのため、銅導体パターン２ｃと銅導体パターン２ｄとの間には、一定の幅Ｗ２の間隙が形成されている。それにより、銅導体パターン２ｃと銅導体パターン２ｄとは、互いに電気的に絶縁されている。幅Ｗ２は２５〜５０μｍである。この銅導体パターン２ｄ上にソルダーレジスト層３の開口部を設けることにより、銅導体パターン２ｃと異なる電位の接地用または電源用、あるいは信号用の外部接続パッド５が形成される。
【００３５】
次に、本発明の配線基板の製造方法における実施形態の一例を図５Ａ〜図５Ｆを基に説明する。なお、図５Ａ〜図５Ｆにおいて、上述の配線基板１０と同じ個所には同じ符号を付与し、その詳細な説明は省略する。
【００３６】
まず、図５Ａに要部拡大断面図で示すように、上面に、複数の半導体素子接続パッド４用の銅導体パターン２ａ，２ｂと、これらの銅導体パターン２ａ，２ｂの一部をそれよりも小さな半導体素子接続パッド４として円形に露出させるとともに半導体素子接続パッド４間を覆うソルダーレジスト層３とが被着されており、下面に、外部接続パッド用５の複数の銅導体パターン２ｃ，２ｄと、これらの銅導体パターン２ｃ，２ｄの一部をそれよりも小さな外部接続パッド５として円形に露出させるとともに外部接続パッド５間を覆うソルダーレジスト層３とが被着された絶縁基板１を準備する。
【００３７】
次に、図５Ｂに示すように、半導体素子接続パッド４上に半田ペーストＰを塗布する。半田ペーストＰの印刷には、孔版印刷を用いる。
【００３８】
次に、図５Ｃに示すように、半田ペーストＰを加熱溶融させることにより半導体素子接続パッド４を半田層７で被覆する。半田層７の厚みは、５〜１０μｍ程度とする。
【００３９】
次に、図５Ｄに示すように、半田層７の表面および外部接続パッド５の表面に無電解錫めっき層６を被着する。このとき、無電解錫めっき層６と銅との置換反応により外部接続パッド５用の銅導体パターン２ｃ，２ｄの一部がその表面側から抉られ、無電解錫めっき層６の一部がソルダーレジスト層３の下に潜り込んだ状態となるものの、半導体素子接続パッド４用の銅導体パターン２ａ，２ｂにおいては、その表面に半田層７が被着されていることから、無電解錫めっき層６と銅との置換反応は起きず、無電解錫めっき層６の一部がソルダーレジスト層３の下に潜り込むことはない。
【００４０】
次に、図５Ｅに示すように、半導体素子接続パッド４上の半田層７に被着された無電解錫めっき層６上に半田ボール８を載置する。あるいは図５（Ｅ）に示すように、半導体素子接続パッド４上の半田層７に被着された無電解錫めっき層６上に半田ペーストＰを塗布する。
【００４１】
次に、図５Ｆに示すように、半田ボール８または半田ペーストＰを無電解錫めっき層６および半田層７とともに加熱溶融することにより半田バンプＢ１を形成する。これにより半導体素子接続パッド４に半田バンプＢ１が溶着されるとともに外部接続パッド５に無電解錫めっき６が被着された配線基板１０が得られる。このとき、半導体素子接続パッド４用の銅導体パターン２ａ，２ｂにおいては、ソルダーレジスト層３の下に半田が潜り込むことなく半田バンプＢ１が形成される。
【００４２】
その結果、図６Ａに示すように、半導体素子Ｓの電極Ｔを半導体素子接続パッ２４に半田バンプＢ１を介して接続するとともに半導体素子Ｓと配線基板１０との間を封止樹脂Ｕで充填した後、図６Ｂに示すように、それを常温に戻したとしても、ソルダーレジスト層３に半田の潜り込みに起因するクラックが発生することはない。したがって、本発明の配線基板の製造方法によれば、半導体素子接続パッド４間に電気的な短絡が発生することのない、電気的な絶縁信頼性に優れる配線基板１０の製造方法を提供することができる。
【符号の説明】
【００４３】
１・・・・・・・絶縁基板
２ａ〜２ｄ・・・銅導体パターン
３・・・・・・・ソルダーレジスト層
４・・・・・・・半導体素子接続パッド
５・・・・・・・外部接続パッド
６・・・・・・・無電解錫めっき層
７・・・・・・・半田層
８・・・・・・・半田ボール
Ｐ・・・・・・・半田ペースト
【図１】
2017130600.tif 000003
【図２】
2017130600.tif 000004
【図３】
2017130600.tif 000005
【図４】
2017130600.tif 000006
【図５Ａ】
2017130600.tif 000007
【図５Ｂ】
2017130600.tif 000008
【図５Ｃ】
2017130600.tif 000009
【図５Ｄ】
2017130600.tif 000010
【図５Ｅ】
2017130600.tif 000011
【図５（Ｅ）】
2017130600.tif 000012
【図５Ｆ】
2017130600.tif 000013
【図６Ａ】
2017130600.tif 000014
【図６Ｂ】
2017130600.tif 000015
【図７】
2017130600.tif 000016
【図８】
2017130600.tif 000017
【図９】
2017130600.tif 000018
【図１０】
2017130600.tif 000019
【図１１Ａ】
2017130600.tif 000020
【図１１Ｂ】
2017130600.tif 000021
【図１１Ｃ】
2017130600.tif 000022
【図１１Ｄ】
2017130600.tif 000023
【図１２Ａ】
2017130600.tif 000024
【図１２Ｂ】
2017130600.tif 000025
【図１２Ｃ】
2017130600.tif 000026