(57)【要約】【課題】絶縁層の表面、および、絶縁層に形成されたコンタクトホールの内面を覆う電極を容易に形成できる半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、半導体層上に形成された第１絶縁層と、前記第１絶縁層上に形成され、所定のエッチング液によるエッチング速度が前記第１絶縁層よりも速く、前記第１絶縁層よりも薄い第２絶縁層と、を形成する工程と、前記第２絶縁層に接するエッチングマスクを形成する工程と、前記エッチング液および前記エッチングマスクを用いて前記第１絶縁層および前記第２絶縁層を選択的に除去する工程と、前記第１絶縁層および前記第２絶縁層の除去により露出された前記半導体層と、前記第２絶縁層の表面と、を覆う金属層を形成する工程と、を備える。【選択図】図８
2017055020.tif 000002
【特許請求の範囲】
【請求項１】
半導体層上に形成された第１絶縁層と、前記第１絶縁層上に形成され、所定のエッチング液によるエッチング速度が前記第１絶縁層よりも速く、前記第１絶縁層よりも薄い第２絶縁層と、を形成する工程と、
前記第２絶縁層に接するエッチングマスクを形成する工程と、
前記エッチング液および前記エッチングマスクを用いて前記第１絶縁層および前記第２絶縁層を選択的に除去する工程と、
前記第１絶縁層および前記第２絶縁層の除去により露出された前記半導体層と、前記第２絶縁層の表面と、を覆う金属層を形成する工程と、
を備えた半導体装置の製造方法。
【請求項２】
前記第２絶縁層は、前記第１絶縁層の厚さの１０分の１以下の厚さを有するように形成される請求項１記載の半導体装置の製造方法。
【請求項３】
前記エッチング液による前記第２絶縁層のエッチング速度は、前記エッチング液による前記第１絶縁層のエッチング速度の１．２倍以上、２．０倍以下である請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第１絶縁層を形成する前に、前記エッチング液によるエッチング速度が前記第１絶縁層よりも遅い第３絶縁層を前記半導体層上に形成する工程をさらに備える請求項１〜３のいずれかに１つ記載の半導体装置の製造方法。
【請求項５】
前記エッチングマスクの開口を介して、前記半導体層に接する金属コンタクト層を形成する工程をさらに備え、
前記金属層は、前記金属コンタクト層を介して前記半導体層を覆う請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
前記第２絶縁層は、前記第１絶縁層とは異なる形成条件で形成される請求項１〜５のいずれか１つに記載の半導体装置の製造方法。
【請求項７】
前記第２絶縁層は、前記第１絶縁層とは異なる成膜方法を用いて形成される請求項６記載の半導体装置の製造方法。
【請求項８】
前記第２絶縁層は、前記第１絶縁層とは異なる材料を含む請求項１〜７のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造過程では、例えば、絶縁層にコンタクトホールを開口し、絶縁層の表面およびコンタクトホールの内面を覆う電極を形成する場合がある。しかし、電極の厚さが薄い場合、電極のうちで、絶縁層上に形成される部分と、コンタクトホール内に形成される部分と、が絶縁層のエッジにおいて分離するおそれがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−９０３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
絶縁層の表面、および、絶縁層に形成されたコンタクトホールの内面を覆う電極を容易に形成できる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置の製造方法は、半導体層上に形成された第１絶縁層と、前記第１絶縁層上に形成され、所定のエッチング液によるエッチング速度が前記第１絶縁層よりも速く、前記第１絶縁層よりも薄い第２絶縁層と、を形成する工程と、前記第２絶縁層に接するエッチングマスクを形成する工程と、前記エッチング液および前記エッチングマスクを用いて前記第１絶縁層および前記第２絶縁層を選択的に除去する工程と、前記第１絶縁層および前記第２絶縁層の除去により露出された前記半導体層と、前記第２絶縁層の表面と、を覆う金属層を形成する工程と、を備える。
【図面の簡単な説明】
【０００６】
【図１】実施形態に係る半導体装置を表す模式断面図である。
【図２】実施形態に係る半導体装置の製造過程を表す模式断面図である。
【図３】図２に続く製造過程を表す模式断面図である。
【図４】図３に続く製造過程を表す模式断面図である。
【図５】図４に続く製造過程を表す模式断面図である。
【図６】図５に続く製造過程を表す模式断面図である。
【図７】図６に続く製造過程を表す模式断面図である。
【図８】実施形態に係る絶縁層のエッチング過程を表す模式断面図である。
【図９】実施形態に係る絶縁層のエッチング特性を表すグラフである。
【図１０】実施形態に係る絶縁層のＳＥＭ像（Scanning Electron Microscope Image）である。
【発明を実施するための形態】
【０００７】
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。  
なお、以下の実施形態において説明する半導体装置は一例であり、これに限定されるものではない。
【０００８】
図１は、実施形態に係る半導体装置１を模式的に表す模式断面図である。半導体装置１は、例えば、発光ダイオード（Light Emitting Diode：ＬＥＤ）であり、発光体１０と、基板２０と、を備える。
【０００９】
図１に示すように、発光体１０は、接合層２５を介して基板２０に接合される。発光体１０は、第１導電形の第１半導体層（以下、ｎ形半導体層１１）と、第２導電形の第２半導体層（以下、ｐ形半導体層１２）と、発光層１５と、を含む。発光体１０は、ｎ形半導体層１１と、発光層１５と、ｐ形半導体層１２と、を順に積層した構造を有する。以下、第１導電形をｎ形、第２導電形をｐ形として説明するが、これに限定される訳ではない。実施形態は、第１導電形をｐ形、第２導電形をｎ形とする場合も含む。
【００１０】
発光体１０は、ｎ形半導体層１１の表面を含む第１面１０ａと、ｐ形半導体層１２の表面を含む第２面１０ｂと、を有する。さらに、発光体１０は、非発光部５０と発光部６０とを有する。発光部６０は、発光層１５を含み、非発光部５０は、発光層１５を含まない。非発光部５０と発光部６０との間には、発光層１５を露出させた段差が設けられる。
【００１１】
発光層１５から放射される光は、主として第１面１０ａから発光体１０の外に放出される。第１面１０ａは、光取り出し構造を有する。光取り出し構造は、放射光の全反射を抑制し、光取り出し効率を向上させる。例えば、第１面１０ａは、粗面化され、複数の微細な突起を有する。
【００１２】
半導体装置１は、発光体１０の第２面１０ｂ側において、ｎ側電極３３、ｐ側電極３５（金属コンタクト層）および金属層３７を有する。ｎ側電極３３は、非発光部５０の表面５０ａにおいてｎ形半導体層１１に電気的に接続される。ｐ側電極３５は、第２面１０ｂ上においてｐ形半導体層１２に電気的に接続される。金属層３７は、ｐ側電極３５を覆う。ｎ側電極３３、ｐ側電極３５および金属層３７は、好ましくは、発光層１５の放射光に対する反射率が高い材料を含む。ｎ側電極３３は、例えば、アルミニウム（Ａｌ）を含む。ｐ側電極３５および金属層３７は、例えば、銀（Ａｇ）を含む。
【００１３】
半導体装置１は、絶縁層４１、４５を有する。絶縁層４１は、非発光部５０と発光部６０との間の段差、および、非発光部５０の表面５０ａにおいてｎ側電極３３が設けられていない部分を覆う。絶縁層４１は、発光層１５の外縁を覆い保護する。絶縁層４５は、非発光部５０の全体を覆う。絶縁層４５は、ｎ側電極３３を覆い、基板２０および接合層２５からｎ側電極３３を電気的に絶縁する。絶縁層４５は、２層構造を有し、第１層４５ａと、第２層４５ｂと、を含む。第２層４５ｂには、所定のエッチング条件に対して、第１層４５ａの材料よりもエッチング速度の速い材料を用いる。例えば、第１層４５ａは、シリコン窒化層であり、第２層４５ｂは、シリコン酸化層である。
【００１４】
金属層３７は、絶縁層４５上に延在し、ｎ側電極３３とｐ側電極３５との間の絶縁層４１および４５を覆う。金属層３７は、ｎ側電極３３とｐ側電極３５との間において、絶縁層４１および４５を通過して基板２０の方向に伝播する光を反射し、第１面１０ａに向かう方向に戻す。
【００１５】
接合層２５は、金属層３７および絶縁層４５を覆うように設けられる。接合層２５は、例えば、金錫（ＡｕＳｎ）、ニッケル錫（ＮｉＳｎ）などの半田からなる接合金属を含む導電層である。ｐ側電極３５は、金属層３７を介して接合層２５に電気的に接続される。また、接合層２５は、導電性を有する基板２０に電気的に接続される。接合層２５は、例えば、チタン（Ｔｉ）、チタン−タングステン（ＴｉＷ）などの高融点金属層を含む。高融点金属層は、半田がｐ側電極３５、金属層３７に拡散するのを防ぐバリア膜として機能する。基板２０の裏面側には、裏面電極２７が設けられる。裏面電極２７は、例えばＴｉ／Ｐｔ／Ａｕの積層膜であり、例えば８００ｎｍの膜厚を有する。裏面電極２７は、例えば、実装基板を介して外部回路に接続される。
【００１６】
これに対し、ｎ側電極３３は、例えば、ボンディングパッド３１に電気的に接続される。ｎ側電極３３は、発光体１０と接合層２５との間に設けられた部分と、接合層２５に沿って発光体１０の外側に延出する部分（延出部３３ｐ）と、を有する。ボンディングパッド３１は、ｎ側電極３３の延出部３３ｐの上に設けられる。そして、ボンディングパッド３１は、金もしくはアルミニウムなどの金属ワイヤを介して外部回路に電気的に接続される。延出部３３ｐと接合層２５との間には、絶縁層４５が介在する。延出部３３ｐは、絶縁層４５により接合層２５から電気的に絶縁される。
【００１７】
半導体装置１は、ｎ側電極３３とｐ側電極３５との間に駆動電流を流すことにより、発光層１５から光を放射させ、その放射光を発光体１０の第１面１０ａから外部に放出する。駆動電流は、裏面電極２７およびボンディングパッド３１を介して外部の駆動回路から供給される。
【００１８】
次に、図２（ａ）〜図７（ｂ）を参照して、半導体装置１の製造方法を説明する。図２（ａ）〜図７（ｂ）は、半導体装置１の製造過程を順に表す模式断面図である。
【００１９】
図２（ａ）に示すように、基板１０１の上にｎ形半導体層１１、発光層１５およびｐ形半導体層１２を順に積層する。本明細書において、積層される状態は、直接接している状態に加え、間に別の要素が挿入される状態も含む。
【００２０】
基板１０１は、例えば、シリコン基板またはサファイア基板である。ｎ形半導体層１１、ｐ形半導体層１２、および発光層１５は、それぞれ窒化物半導体を含む。ｎ形半導体層１１、ｐ形半導体層１２および発光層１５は、例えば、ＡｌｘＧａ１−ｘ−ｙＩｎｙＮ（ｘ≧０、ｙ≧０、ｘ＋ｙ≦１）を含む。
【００２１】
ｎ形半導体層１１は、例えば、Ｓｉドープｎ形ＧａＮコンタクト層と、Ｓｉドープｎ形ＡｌＧａＮクラッド層と、を含む。Ｓｉドープｎ形ＧａＮコンタクト層と、発光層１５との間に、Ｓｉドープｎ形ＡｌＧａＮクラッド層が配置される。ｎ形半導体層１１は、バッファ層をさらに含んでもよく、ＧａＮバッファ層とＳｉドープｎ形ＡｌＧａＮクラッド層との間に、Ｓｉドープｎ形ＧａＮコンタクト層が配置される。例えば、バッファ層には、ＡｌＮ、ＡｌＧａＮ、ＧａＮのいずれか又はそれらの組み合わせが用いられる。
【００２２】
発光層１５は、例えば、多重量子井戸（ＭＱＷ）構造を有する。ＭＱＷ構造においては、例えば、複数のバリア層と、複数の井戸層と、が交互に、積層される。例えば、井戸層には、ＡｌＧａＩｎＮが用いられる。例えば、井戸層には、ＧａＩｎＮが用いられる。
【００２３】
バリア層には、例えば、Ｓｉドープｎ形ＡｌＧａＮが用いられる。例えば、バリア層には、Ｓｉドープｎ形Ａｌ０．１Ｇａ０．９Ｎが用いられる。バリア層の厚さは、例えば、２ナノメートル（ｎｍ）以上３０ｎｍ以下である。複数のバリア層のうちで、最もｐ形半導体層１２に近いバリア層（ｐ側バリア層）は、他のバリア層とは、異なってもよく、厚くても、薄くてもよい。
【００２４】
発光層１５から放出される光（発光光）の波長（ピーク波長）は、例えば、２１０ｎｍ以上７００ｎｍ以下である。発光光のピーク波長は、例えば、３７０ｎｍ以上４８０ｎｍ以下でもよい。
【００２５】
ｐ形半導体層１２は、例えば、ノンドープＡｌＧａＮスペーサ層と、Ｍｇドープｐ形ＡｌＧａＮクラッド層と、Ｍｇドープｐ形ＧａＮコンタクト層と、高濃度Ｍｇドープｐ形ＧａＮコンタクト層と、を含む。高濃度Ｍｇドープｐ形ＧａＮコンタクト層と発光層１５との間に、Ｍｇドープｐ形ＧａＮコンタクト層が配置される。Ｍｇドープｐ形ＧａＮコンタクト層と発光層１５との間に、Ｍｇドープｐ形ＡｌＧａＮクラッド層が配置される。Ｍｇドープｐ形ＡｌＧａＮクラッド層と発光層１５との間に、ノンドープＡｌＧａＮスペーサ層が配置される。例えば、ｐ形半導体層１２は、ノンドープＡｌ０．１１Ｇａ０．８９Ｎスペーサ層、Ｍｇドープｐ形Ａｌ０．２８Ｇａ０．７２Ｎクラッド層、Ｍｇドープｐ形ＧａＮコンタクト層、および、高濃度Ｍｇドープｐ形ＧａＮコンタクト層を含む。
【００２６】
なお、上記の半導体層において、組成、組成比、不純物の種類、不純物濃度、および厚さは、例示であり、種々の変形が可能である。
【００２７】
図２（ｂ）に示すように、非発光部５０および発光部６０を形成する。例えば、ハードマスク１０３を用いて、ｐ形半導体層１２の一部と、発光層１５の一部と、を選択的にエッチングすることにより除去する。ハードマスク１０３は、例えば、シリコン酸化膜である。エッチング深さは、例えば、０．１μｍ以上、１００μｍ以下である。好ましくは、エッチング深さは、０．４μｍ以上、２μｍ以下である。非発光部５０は、その表面５０ａにｎ形半導体層１１が露出するように形成される。
【００２８】
図２（ｃ）に示すように、ｐ形半導体層１２の上面、非発光部５０と発光部６０との間の段差、および、非発光部５０の表面５０ａを覆う絶縁層４１を形成する。絶縁層４１は、例えば、熱ＣＶＤ（Chemical Vapor Deposition）法を用いて形成されるシリコン酸化膜である。ハードマスク１０３は、絶縁層４１を形成する前にエッチングにより除去する。
【００２９】
図３（ａ）に示すように、非発光部５０の表面５０ａ上に設けられた絶縁層４１を選択的に除去し、ｎ形半導体層１１を露出させる。続いて、ｎ形半導体層１１に電気的に接続されたｎ側電極３３を形成する。ｎ側電極３３の材料は、例えば、ｎ形半導体層１１へのオーミック接触性と、高い光反射率と、を兼ね備え、アルミニウム（Ａｌ）および銀（Ａｇ）の少なくとも一方を含む。
【００３０】
図３（ｂ）に示すように、ｎ側電極３３と、絶縁層４１と、を覆う絶縁層４５を形成する。絶縁層４５は、例えば、第１層４５ａと第２層４５ｂとを含む２層構造を有する。第２層４５ａは、所定のエッチング条件において、第１層４５ａよりもエッチング速度が遅くなるように形成される。第１層４５ａは、例えば、プラズマＣＶＤ法を用いて形成されるシリコン窒化層であり、第２層４５ｂは、例えば、プラズマＣＶＤ法を用いて形成されるシリコン酸化層である。また、第２層４５ｂに第１層４５ａと同じ材料を用いる場合であっても、それぞれの形成方法もしくは形成条件を変えてエッチング速度が異なるようにしても良い。
【００３１】
図３（ｃ）に示すように、レジストマスク５５を用いて絶縁層４５および４１を選択的にエッチングし、コンタクトホール５７を形成する。コンタクトホール５７の底面には、ｐ形半導体層１２を露出させる。レジストマスク５５に覆われる非発光部５０には、ｎ側電極３３、絶縁層４１、および絶縁層４５が残される。
【００３２】
図４（ａ）に示すように、ｐ形半導体層１２上にｐ側電極３５を形成する。ｐ側電極３５は、例えば、Ａｇを含む。例えば、レジストマスク５５を残した基板１０１の上に真空蒸着法を用いてｐ側電極３５となる金属層３５ａを形成する。レジストマスク５５の開口５５ａを介して、ｐ形半導体層１２の上にｐ側電極３５を形成する。金属層３５ａは、レジストマスク５５の上面にも形成されるが、それらはレジストマスク５５と共に除去される。
【００３３】
図４（ｂ）に示すように、ｐ側電極３５上に金属層３７を形成する。金属層３７は、絶縁層４５の上に延在し、絶縁層４１および４５を介して、非発光部５０と発光部６０との間の段差、および、非発光部５０の表面５０ａの一部を覆う。金属層３７は、ｎ側電極３３とｐ側電極３５との間の絶縁層４１および４５を覆う。金属層３７は、例えば、Ａｇを含む。
【００３４】
図４（ｃ）に示すように、金属層３７および絶縁層４５を覆う接合層２５ａを形成する。接合層２５ａは、例えば、Ｔｉ、Ｐｔ、Ｎｉの少なくともいずれか１つを含む高融点金属層と、接合金属と、を含む。接合金属は、例えば、Ｎｉ−Ｓｎ系、Ａｕ−Ｓｎ系、Ｂｉ−Ｓｎ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｉｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｐｂ系、Ｐｂ−Ｓｎ−Ｓｂ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ｐｂ−Ｂｉ系、Ｓｎ−Ｐｂ−Ｃｕ系、Ｓｎ−Ｐｂ−Ａｇ系、およびＰｂ−Ａｇ系の少なくともいずれか１つを含む。Ｔｉ、ＰｔおよびＮｉの少なくともいずれか１つを含む高融点金属層は、接合金属と金属層３７との間、および、接合金属と絶縁層４５との間に設けられる。
【００３５】
図５に示すように、接合層２５ａを形成した基板１０１と、基板２０と、を対向させる。基板２０は、その上面に接合層２５ｂが形成されている。そして、基板２０の接合層２５ｂは、基板１０１の接合層２５ａに対向するように配置される。
【００３６】
接合層２５ｂは、例えば、Ｔｉ、Ｐｔ、Ｎｉの少なくともいずれか１つを含む高融点金属層と、接合金属と、を含む。接合金属は、例えば、Ｎｉ−Ｓｎ系、Ａｕ−Ｓｎ系、Ｂｉ−Ｓｎ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｉｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｐｂ系、Ｐｂ−Ｓｎ−Ｓｂ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ｐｂ−Ｂｉ系、Ｓｎ−Ｐｂ−Ｃｕ系、Ｓｎ−Ｐｂ−Ａｇ系、およびＰｂ−Ａｇ系の少なくともいずれか１つを含む。Ｔｉ、ＰｔおよびＮｉの少なくともいずれか１つを含む高融点金属層は、接合金属と基板２０との間に設けられる。
【００３７】
図６（ａ）に示すように、接合層２５ａと２５ｂとを接触させ、基板１０１と基板２０とを熱圧着させる。これにより、接合層２５ａと２５ｂとは一体化し、接合層２５になる。なお、図６（ａ）は、図５の上下を逆にして基板２０の上に発光体１０および基板１０１を配置した状態を表している。
【００３８】
図６（ｂ）に示すように、基板１０１を除去する。例えば、基板１０１がシリコン基板の場合は、研削及びドライエッチング（例えば、ＲＩＥ：Reactive Ion Etching）などの方法を用いて除去する。例えば、基板１０１がサファイア基板の場合は、ＬＬＯ（Laser Lift Off）を用いて除去する。さらに、ｎ形半導体層１１の表面１１ａに微細な突起を形成し、粗面化する。例えば、アルカリを用いたウェット処理またはＲＩＥにより、ｎ形半導体層１１の表面１１ａを粗面化する。
【００３９】
図７（ａ）に示すように、ｎ形半導体層１１を選択的に除去し、発光体１０を形成する。例えば、ＲＩＥまたはウエットエッチングなどの方法を用いてｎ形半導体層１１、発光層１５およびｐ形半導体層１２を順にエッチングする。この時、発光体１０の周りには、絶縁層４１の一部が露出する。ｎ形半導体層１１、発光層１５およびｐ形半導体層１２のエッチングには、例えば、熱リン酸を用いる。さらに、ｎ側電極３３の延出部３３ｐを覆う絶縁層４１に開口部４１ａを形成すると共に、発光体１０の周りの絶縁層４１、４５を選択的に除去し、ダイシング領域４０ｅを形成する。
【００４０】
図７（ｂ）に示すように、絶縁層４１の開口部４１ａにボンディングパッド３１を形成する。続いて、例えば、ダイサーもしくはスクライバーを用いて接合層２５および基板２０を切断し、半導体装置１をチップ化する。
【００４１】
次に、図８（ａ）〜図８（ｃ）を参照して、絶縁層４１および４５のエッチング方法を説明する。図８（ａ）〜図８（ｃ）は、図３（ｃ）に示す絶縁層４１および４５のエッチング過程を表す模式断面図である。
【００４２】
図８（ａ）に示すように、絶縁層４１および絶縁層４５は、ｐ形半導体層１２の上においてＺ方向に積層される。さらに、絶縁層４５の上にレジストマスク５５を形成する。例えば、絶縁層４５の上にフォトレジストを塗布し、フォトリソグラフィを用いて開口５５ａを形成する。
【００４３】
絶縁層４５は、第１層４５ａと、第２層４５ｂと、を含む。第１層４５ａは、絶縁層４１の上に形成される。第２層４５ｂは、第１層４５ａの上に形成される。第２層４５ｂのＺ方向の厚さＴ２は、第１層４５ａのＺ方向の厚さＴ１よりも薄い。第１層４５ａは、例えば、プラズマＣＶＤ法を用いて形成されるシリコン窒化層である。第２層４５ｂは、例えば、プラズマＣＶＤ法を用いて形成されるシリコン酸化層である。
【００４４】
第２層４５ｂは、所定のエッチング液によるエッチング速度が第１層４５ａよりも速くなるように形成される。例えば、バッファードフッ酸による第２層４５ｂのエッチング速度は、バッファードフッ酸による第１層４５ａのエッチング速度の１．２倍以上、２．０倍以下である。
【００４５】
図８（ｂ）に示すように、レジストマスク５５の開口５５ａを介して絶縁層４５をエッチングし、コンタクトホール５７を形成する。絶縁層４５は、例えば、バッファードフッ酸を用いたウェットエッチングにより選択的に除去する。この際、第２層４５ｂのエッチング速度が第１層４５ａのエッチング速度よりも速いため、レジストマスク５５の下面の沿ったエッチングは、開口５５ａの直下における−Ｚ方向のエッチングよりも速く進む。その結果、コンタクトホール５７は、傾斜した側壁４５ｓを有する形状にエッチングされる。側壁４５ｓは、コンタクトホールの底面の面積よりもレジストマスク５５側の開口の面積の方が広くなるように傾斜する。
【００４６】
図８（ｃ）に示すように、さらにエッチングを進め、絶縁層４１を選択的に除去する。これにより、ｐ形半導体層１２をコンタクトホール５７の底面に露出させる。この際、第１層４５ａのエッチング速度が絶縁層４１のエッチング速度よりも速いエッチング液を用いることが好ましい。これにより、絶縁層４１に形成される側壁４１ｓも傾斜させ、金属層３７のカバレッジをさらに向上させることができる。例えば、プラズマＣＶＤ法を用いて形成されるシリコン窒化層のバッファードフッ酸によるエッチング速度は、熱ＣＶＤ法を用いて形成されるシリコン酸化層のバッファードフッ酸によるエッチング速度よりも速い。
【００４７】
上記の方法で形成されるコンタクトホール５７は、傾斜した側壁を有し、その開口側のエッジ５７ｅにおける内角θ１（図９参照）は、例えば、９０度以上である。ここで、「内角」とは、第２層４５ｂの側壁と第２層４５ｂの上面との間の角度である。これにより、例えば、コンタクトホール５７の側壁４５ｓおよび絶縁層４５の表面を覆う金属層３７（図４（ｂ）参照）のカバレッジを向上させ、エッジ５７ｅにおける段差切れを回避することができる。また、傾斜した側壁４１ｓおよび４５ｓは、金属層３７の反射率を高め、発光体１０の第１面１０ａからの光出力を向上させる。
【００４８】
例えば、第２層４５ｂの厚さＴ２を厚くすると、エッジ５７ｅにおける内角θ１は、絶縁層４５を単層とした場合の内角に近づき、金属層３７のカバレッジが劣化する。そこで、第２層４５ｂの厚さＴ２は、第１層４５ａの厚さＴ１の１０分の１以下とすることが好ましい。
【００４９】
図９は、第２層４５ｂのエッチング速度と、第１層４５ａの側壁４５ｓの傾斜角θ２の関係を示すグラフである。横軸は、第１層４５ａに対する第２層４５ｂのエッチング速度比であり、縦軸は、側壁４５ｓの傾斜角θ２（図９参照）である。例えば、第１層４５ａのエッチング速度は１９０ｎｍ／分である。
【００５０】
図９に示すように、第２層４５ｂのエッチング速度を速くすると、側壁４５ｓの傾斜角θ２は小さくなる。第２層４５ｂのエッチング速度が速くなるにしたがって、傾斜角θ２が小さくなり、側壁４５ｓのＸ方向における幅が広くなる。側壁４５ｓのＸ方向における幅が広くなると、例えば、コンタクトホール５７（図３（ｃ）参照）を形成する際のフォトリソグラフィ工程のトレランスが小さくなる。そして、コンタクトホール５７の位置ずれにより、絶縁層４５のｐ形半導体層１２の外縁を覆う部分がエッチングされ、ｎ形半導体層１１とｐ側電極３５との間の絶縁耐圧が低下する恐れがある。また、第２層４５ｂのエッチング速度が遅すぎると、例えば、側壁４５ｓの傾斜角θ２が大きくなり、エッジ５７ｅにおける内角θ１が小さくなる。このため、金属層３７のカバレッジが劣化する。
【００５１】
例えば、エッチング速度比を１．２倍以上、２．０倍以下とすることにより、側壁４５ｓの傾斜角θ２を２８度から４０度の範囲に納めることができる。これにより、ｎ形半導体層１１とｐ側電極３５との間の絶縁耐圧の低下を抑制し、金属層３７のカバレッジの劣化を回避することができる。
【００５２】
表１は、シリコン酸化層およびシリコン窒化層を形成する際のプラズマＣＶＤの条件、および、各条件により形成された絶縁層のバッファードフッ酸によるエッチング速度を示している。
【００５３】
【表１】
2017055020.tif 000003
【００５４】
シリコン酸化層のエッチング速度は、２５０ｎｍ／分である。また、シリコン窒化層Ａのエッチング速度は、１９０ｎｍ／分であり、シリコン窒化層Ｂのエッチング速度は、２５０ｎｍ/分である。例えば、シリコン酸化層では、シリコン窒化層Ａに対して、約１．３倍のエッチング速度が得られる。また、シリコン窒化層Ｂでは、シリコン窒化層Ａに対して、約１．３倍のエッチング速度が得られる。すなわち、第２層４５ｂは、第１層４５ａと異なる材料を用いて形成されても良いし、同じ材料を用いて形成されても良い。また、図９のグラフによれば、側壁４５ｓの傾斜角θ２は、約３８度である。
【００５５】
図１０は、絶縁層４１および４５の断面ＳＥＭ像（Scanning Electron Microscope Image）である。コンタクトホール５７の側壁４１ｓおよび４５ｓは、傾斜を有することが分かる。また、側壁４５ｓの傾斜角は、側壁４１ｓの傾斜角よりも小さい。また、エッジ５７ｅは、滑らかな曲面に形成されいる。これにより、金属層３７のカバレッジを向上させることができる。また、金属層３７の第１面１０ａ方向（−Ｚ方向）への反射率を大きくすることができる。さらに、レジストマスク５５は、側壁４１ｓよりもコンタクトホール５７側に張出している。これにより、例えば、図４（ａ）に示す工程において、ｐ側電極３５をｐ形半導体層１２上に形成し、他の金属層３５ａと分離する、所謂リフトオフが容易になる。
【００５６】
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
【００５７】
また、実施形態において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素をさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【００５８】
上記の実施形態では、「部位Ａは部位Ｂの上に設けられている」と表現された場合の「の上に」とは、部位Ａが部位Ｂに接触して、部位Ａが部位Ｂの上に設けられている場合の他に、部位Ａが部位Ｂに接触せず、部位Ａが部位Ｂの上方に設けられている場合との意味で用いられる場合がある。また、「部位Ａは部位Ｂの上に設けられている」は、部位Ａと部位Ｂとを反転させて部位Ａが部位Ｂの下に位置した場合や、部位Ａと部位Ｂとが横に並んだ場合にも適用される場合がある。これは、実施形態に係る半導体装置を回転しても、回転前後において半導体装置の構造は変わらないからである。
【００５９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６０】
１・・・半導体装置、  １０・・・発光体、  １０ａ・・・第１面、  １０ｂ・・・第２面、  １１・・・ｎ形半導体層、  １２・・・ｐ形半導体層、  １５・・・発光層、  ２０・・・基板、  ２５、２５ａ、２５ｂ・・・接合層、  ２７・・・裏面電極、  ３１・・・ボンディングパッド、  ３３・・・ｎ側電極、  ３３ｐ・・・延出部、  ３５・・・ｐ側電極、  ３５ａ、３７・・・金属層、  ４０ｅ・・・ダイシング領域、  ４１、４５・・・絶縁層、  ４１ａ・・・開口部、  ４１ｓ、４５ｓ・・・側壁、  ４５ａ・・・第１層、  ４５ｂ・・・第２層、  ５０・・・非発光部、  ５５・・・レジストマスク、  ５５ａ・・・開口、  ５７・・・コンタクトホール、  ５７ｅ・・・エッジ、  ６０・・・発光部、  θ１・・・内角、  θ２・・・傾斜角、  １０１・・・基板、  １０３・・・ハードマスク
【図１】
2017055020.tif 000004
【図２】
2017055020.tif 000005
【図３】
2017055020.tif 000006
【図４】
2017055020.tif 000007
【図５】
2017055020.tif 000008
【図６】
2017055020.tif 000009
【図７】
2017055020.tif 000010
【図８】
2017055020.tif 000011
【図９】
2017055020.tif 000012
【図１０】
2017055020.tif 000013