(57)【要約】【課題】回路面積および消費電流の増加を抑制しつつ、電圧の検出精度を向上する。【解決手段】電圧検出装置１は、ゼロではないコモンモード電圧を有する入力ノードＮ１、Ｎ２間の差電圧を検出する。差電圧検出回路５は、入力ノードＮ１、Ｎ２の各電圧をサンプリングして差電圧を検出するもので、その高圧側に２つのキャパシタＣ２、Ｃ３および３つのスイッチＳ１〜Ｓ３を備えている。リークキャンセル回路８は、差電圧検出回路５の動作に起因して入力ノードＮ１、Ｎ２側からリークする電荷を補填するための補填電荷を生成するもので、その高圧側に２つのキャパシタＣ６、Ｃ７および３つのスイッチＳ１０〜Ｓ１２を備えている。制御回路７は、スイッチＳ１、Ｓ２とスイッチＳ３とを相補的にオンオフするとともに、スイッチＳ１０、Ｓ１１とスイッチＳ１２とを相補的にオンオフする。【選択図】図１
2017156194.tif 000002
【特許請求の範囲】
【請求項１】
ゼロではないコモンモード電圧を有する２つの入力ノード（Ｎ１、Ｎ２、５４、５５）間の差電圧を検出する電圧検出装置（１、４１）であって、
前記２つの入力ノードの各電圧をサンプリングして前記差電圧を検出する差電圧検出回路（５）と、
前記差電圧検出回路の動作に起因して前記２つの入力ノード側からリークする電荷を補填するための補填電荷を、所定の相殺用電圧を用いて生成するリークキャンセル回路（８）と、
を備え、
前記差電圧検出回路は、差動構成であり、その差動構成において対をなす２つの検出キャパシタ（Ｃ２、Ｃ３）と、前記２つの検出キャパシタの一方と前記２つの入力ノードの一方との間を開閉する第１検出スイッチ（Ｓ１）と、前記２つの検出キャパシタの他方と前記２つの入力ノードの他方との間を開閉する第２検出スイッチ（Ｓ２）と、前記２つの検出キャパシタ同士の間を開閉する第３検出スイッチ（Ｓ３）と、を備え、前記第１および第２検出キャパシタと前記第３検出スイッチとは相補的にオンオフされ、
前記リークキャンセル回路は、差動構成であり、その差動構成において対をなす２つの補填キャパシタ（Ｃ６、Ｃ７）と、前記２つの補填キャパシタの一方と前記２つの入力ノードの一方との間を開閉する第１補填スイッチ（Ｓ１０）と、前記２つの補填キャパシタの他方と前記２つの入力ノードの他方との間を開閉する第２補填スイッチ（Ｓ１１）と、前記２つの補填キャパシタ同士の間を開閉する第３補填スイッチ（Ｓ１２）と、を備え、前記第１および第２補填キャパシタと前記第３補填スイッチとは相補的にオンオフされる電圧検出装置。
【請求項２】
前記相殺用電圧をΔＶdとし、前記検出キャパシタの容量をＣshとし、前記補填キャパシタの容量をＣlcとし、前記２つの入力ノード間の差電圧をΔＶiとしたとき、前記相殺用電圧ΔＶdおよび前記補填キャパシタの容量Ｃlcは、次式が成立するような値に設定される請求項１に記載の電圧検出装置。
ΔＶd＝（（Ｃsh＋Ｃlc）／（２×Ｃlc））×ΔＶi
【請求項３】
前記２つの検出キャパシタは、ペア性が取れている請求項１または２に記載の電圧検出装置。
【請求項４】
前記２つの補填キャパシタは、ペア性が取れている請求項１から３のいずれか一項に記載の電圧検出装置。
【請求項５】
前記リークキャンセル回路は、前記相殺用電圧を用いて前記２つの補填キャパシタの充電および放電を行うスイッチ回路（１０）を備え、
前記スイッチ回路は、前記相殺用電圧が与えられる２つの相殺用ノードの一方（Ｎ３）と前記２つの補填キャパシタとの間をそれぞれ開閉する２つのスイッチ（Ｓ１３、Ｓ１５）と、前記２つの相殺用ノードの他方（Ｎ４）と前記２つの補填キャパシタとの間をそれぞれ開閉する２つのスイッチ（Ｓ１４、Ｓ１６）と、を備える請求項１から４のいずれか一項に記載の電圧検出装置。
【請求項６】
前記リークキャンセル回路は、前記相殺用電圧として、前記差電圧検出回路から出力される検出電圧を直接用いる請求項１から５のいずれか一項に記載の電圧検出装置。
【請求項７】
前記リークキャンセル回路は、前記相殺用電圧として、前記差電圧検出回路から出力される検出電圧に応じた別の電圧を用いる請求項１から５のいずれか一項に記載の電圧検出装置。
【請求項８】
前記リークキャンセル回路は、前記差電圧検出回路から出力される検出電圧に対して所定の補正を行い、その補正後の電圧を前記相殺用電圧として用いる請求項１から５のいずれか一項に記載の電圧検出装置。
【請求項９】
さらに、前記差電圧検出回路および前記リークキャンセル回路の動作を制御する制御回路（７）を備え、
前記制御回路は、前記差電圧検出回路と前記リークキャンセル回路とが逆位相で動作するように前記第１〜第３検出スイッチおよび前記第１〜第３補填スイッチを制御する請求項１から８のいずれか一項に記載の電圧検出装置。
【請求項１０】
さらに、前記差電圧検出回路および前記リークキャンセル回路の動作を制御する制御回路（７）を備え、
前記制御回路は、前記差電圧検出回路と前記リークキャンセル回路とが同位相で動作するように前記第１〜第３検出スイッチおよび前記第１〜第３補填スイッチを制御する請求項１から８のいずれか一項に記載の電圧検出装置。
【請求項１１】
さらに、前記差電圧検出回路および前記リークキャンセル回路の動作を制御する制御回路（７）を備え、
前記制御回路は、前記差電圧検出回路の動作の１周期中に、前記リークキャンセル回路が複数周期分の動作を行うように前記第１〜第３検出スイッチおよび前記第１〜第３補填スイッチを制御する請求項１から８のいずれか一項に記載の電圧検出装置。
【請求項１２】
組電池（５２）を構成する各電池セル（２）の電圧を監視する組電池監視システム（５１）であって、
請求項１〜１１のいずれか一項に記載の電圧検出装置と、
前記各電池セルの高電位側端子および低電位側端子と、前記電圧検出装置の２つの入力ノード（５４、５５）と、の間に介在するフィルタ（５６）と、
前記差電圧検出回路から出力される検出電圧をデジタルデータに変換するＡ／Ｄ変換器（４）と、
を備え、
前記電圧検出装置は、前記電池セルを検出対象とし、オーバーサンプリングによる検出手法で前記差電圧を検出する組電池監視システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの入力ノード間の差電圧を検出する電圧検出装置および組電池監視システムに関する。
【背景技術】
【０００２】
例えばΔΣ型Ａ／Ｄ変換器のように高精度なＡ／Ｄ変換器を、電池電圧を検出する用途に用いると、次のような問題が生じる。すなわち、ΔΣ型ではオーバーサンプリングが必須である。そのため、キャパシタへの充放電が比較的短い周期で繰り返され、それに起因して検出対象の電池から持ち出されるリーク電流が生じる。また、電池電圧を検出するためのシステムには、その入力段に比較的高い抵抗値を持つ抵抗およびキャパシタからなるローパスフィルタが設けられている。したがって、電池からのリーク電流が上記フィルタの抵抗を流れることで生じる電圧降下は、電圧の検出値に対して無視できるものではなく、その電圧降下が原因で検出結果に誤差が生じてしまう。
【０００３】
そこで、特許文献１では、上記リーク電流とは逆向きに流れる補償電流を生成する補償回路を設けることにより、上記リーク電流を相殺し、フィルタの抵抗で生じる電圧降下に起因した検出誤差を低減している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１２／０２７４３６０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１記載の構成では、リーク電流を生成するための相殺用電圧が検出対象の電圧の最大値よりも高くなる傾向があり、相殺用電圧を低くするためには大容量のキャパシタやRail-to-Railのアンプを用いなければならない。したがって、特許文献１記載の構成では、回路面積の増加や消費電流の増加などの問題が生じる。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、回路面積および消費電流の増加を抑制しつつ、電圧の検出精度を向上することができる電圧検出装置および組電池監視システムを提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載の電圧検出装置（１、４１）は、ゼロではないコモンモード電圧を有する２つの入力ノード（Ｎ１、Ｎ２、５４、５５）間の差電圧を検出するものであり、差電圧検出回路（５）およびリークキャンセル回路（８）を備える。差電圧検出回路は、２つの入力ノードの各電圧をサンプリングして差電圧を検出する。リークキャンセル回路は、差電圧検出回路の動作に起因して２つの入力ノード側からリークする電荷を補填するための補填電荷を、所定の相殺用電圧を用いて生成する。
【０００８】
ここで、差電圧検出回路は、差動構成であり、その差動構成において対をなす２つの検出キャパシタ（Ｃ２、Ｃ３）と、２つの検出キャパシタの一方と２つの入力ノードの一方との間を開閉する第１検出スイッチ（Ｓ１）と、２つの検出キャパシタの他方と２つの入力ノードの他方との間を開閉する第２検出スイッチ（Ｓ２）と、２つの検出キャパシタ同士の間を開閉する第３検出スイッチ（Ｓ３）と、を備え、第１および第２検出スイッチと第３検出スイッチとは相補的にオンオフされる。
【０００９】
このような構成によれば、２つの検出キャパシタは、第１および第２検出スイッチがオンする期間だけ入力ノードに接続された状態となり、第３検出スイッチがオンする期間には入力ノードから切り離された状態となる。これに対し、前述した従来の構成では、２つの検出キャパシタは、常に入力ノードのいずれかに接続された状態となっている。そのため、各構成において検出対象の電圧や検出キャパシタの容量などの条件が同じであれば、上記構成では、従来の構成に比べ、差電圧検出回路の動作に起因して入力ノード側からリークする電荷（以下、リーク電荷とも呼ぶ）が少なくなる。したがって、上記構成におけるリークキャンセル回路は、従来よりも少ない補填電荷を生成できるものであればよく、その結果、補填電荷を生成するための相殺用電圧を低くすることができる。
【００１０】
具体的には、本手段におけるリークキャンセル回路は、差電圧検出回路と同様の回路構成を採用している。すなわち、この場合、リークキャンセル回路は、差動構成であり、その差動構成において対をなす２つの補填キャパシタ（Ｃ６、Ｃ７）と、２つの補填キャパシタの一方と２つの入力ノードの一方との間を開閉する第１補填スイッチ（Ｓ１０）と、２つの補填キャパシタの他方と２つの入力ノードの他方との間を開閉する第２補填スイッチ（Ｓ１１）と、２つの補填キャパシタ同士の間を開閉する第３補填スイッチ（Ｓ１２）と、を備え、第１および第２補填スイッチと第３補填スイッチとは相補的にオンオフされる。
【００１１】
上記リークキャンセル回路によれば、検出キャパシタおよび補填キャパシタの容量が等しいとすれば、検出対象の電圧と同程度の相殺用電圧を用いることで、リーク電荷と同程度の補填電荷を生成することができる。このように、上記構成によれば、従来の構成に比べ、補填電荷を生成するための相殺用電圧を低くすることが可能となるため、大容量のキャパシタやRail-to-Railのアンプを用いることなく、入力ノード側からのリーク電流による影響をキャンセルすることができる。したがって、上記構成によれば、回路面積および消費電流の増加を抑制しつつ、電圧の検出精度を向上することができる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態に係る電圧検出装置の構成を模式的に示す図
【図２】電池セル、フィルタおよび差電圧検出回路を等価的に示す図
【図３】電池セル、フィルタ、差電圧検出回路およびリークキャンセル回路を等価的に示す図
【図４】各部の動作状態および信号波形を模式的に示すタイミングチャート
【図５】検出キャパシタおよび補填キャパシタの容量比と相殺用電圧との関係を示す図
【図６】第１比較例に係る電圧検出装置の構成を模式的に示す図
【図７】検出キャパシタおよび補填キャパシタの容量比と相殺用電圧との関係を示す図
【図８】第２比較例に係る電圧検出装置の構成を模式的に示す図
【図９】検出キャパシタおよび補填キャパシタの容量比と相殺用電圧との関係を示す図
【図１０】第１制御例に係る各部の動作状態および信号波形を模式的に示すタイミングチャート
【図１１】第２制御例に係る各部の動作状態および信号波形を模式的に示すタイミングチャート
【図１２】第３実施形態に係る電圧検出装置の構成を模式的に示す図
【図１３】第４実施形態に係る組電池監視システムの構成を模式的に示す図
【発明を実施するための形態】
【００１３】
以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、本発明の第１実施形態について図１〜図９を参照して説明する。
【００１４】
図１に示すように、電圧検出装置１は、入力ノードＮ１の電圧Ｖipと入力ノードＮ２の電圧Ｖimとの差電圧ΔＶiを検出する。入力ノードＮ１は、抵抗Ｒ１を介して電池セル２の高電位側端子に接続され、入力ノードＮ２は、抵抗Ｒ２を介して電池セル２の低電位側端子に接続されている。入力ノードＮ１、Ｎ２間には、キャパシタＣ１が接続されている。キャパシタＣ１は、抵抗Ｒ１、Ｒ２とともに、ノイズを除去するためのＲＣフィルタ３を構成している。電圧検出装置１を構成する各回路は、Ａ／Ｄ変換器４などの回路とともにＩＣとして構成されている。Ａ／Ｄ変換器４としては、電池セル２の電圧を精度良く検出するため、例えばΔΣ型など高精度なものが用いられる。
【００１５】
電池セル２は、図示しない他の電池セルとともに多段に直列接続されることで組電池を構成している。そのため、電池セル２には、コモンモード電圧が重畳されている。このコモンモード電圧は、組電池の上段側、つまり高電位側に接続される電池セルほど高くなり、電池セル２に重畳されるコモンモード電圧は例えば数百ボルト程度となっている。
【００１６】
差電圧検出回路５は、入力ノードＮ１、Ｎ２の電圧Ｖip、Ｖimをサンプリングして差電圧ΔＶiを検出するもので、差動構成のサンプルホールド回路である。なお、差電圧検出回路５は、差動出力形式のＯＰアンプ６、キャパシタＣ２〜Ｃ５およびスイッチＳ１〜Ｓ９を備え、高いコモンモード電圧を、低いコモンモード基準電圧Ｖcmまで降圧させるレベルシフトも行っている。
【００１７】
ＯＰアンプ６のコモン電圧は、電圧検出の基準となる基準電圧Ｖcmに等しく設定されている。基準電圧Ｖcmは、電圧検出装置１が備える各回路の電源電圧ＶDD（例えば＋５Ｖ）の中間電圧（例えば＋２．５Ｖ）になっている。ＯＰアンプ６は、その非反転出力端子、反転出力端子からそれぞれ差動電圧Ｖop、Ｖomを出力する。差動電圧Ｖop、Ｖomは、検出電圧に相当するもので、差動入力形式のＡ／Ｄ変換器４によりデジタルデータに変換される。このデジタルデータは、差電圧ΔＶiの検出値を表すもので、図示しない上位の制御装置などにより取得される。
【００１８】
差動構成において対をなすキャパシタＣ２、Ｃ３は、電圧Ｖip、Ｖimにより充電および放電されるものであり、検出キャパシタに相当する。キャパシタＣ２、Ｃ３は、同じ容量値になっている。なお、本明細書における「同じ容量値」とは、容量値が完全に一致するものだけでなく、目的とする効果を奏するのであれば、互いの容量値に若干の差があり厳密には一致していないようなものも含む。また、キャパシタＣ２、Ｃ３は、その集積回路の設計において、ペア性が良好になるように、対称レイアウトなどの工夫がなされている。そのため、例えばＩＣの製造工程において生じる種々のばらつきに起因する検出誤差などが低減される。
【００１９】
キャパシタＣ２、Ｃ３の各一端と入力ノードＮ１、Ｎ２との間には、それぞれスイッチＳ１、Ｓ２が接続されている。スイッチＳ１は、キャパシタＣ２と入力ノードＮ１との間を開閉するもので第１検出スイッチに相当する。スイッチＳ２は、キャパシタＣ３と入力ノードＮ２との間を開閉するもので第２検出スイッチに相当する。キャパシタＣ２、Ｃ３の各一端同士の間には、スイッチＳ３が接続されている。スイッチＳ３はキャパシタＣ２、Ｃ３同士の間を開閉する第３検出スイッチに相当する。なお、以下の説明において、これらスイッチＳ１〜Ｓ３と同様の形態で、２つのノードと２つのキャパシタとの間に接続された３つのスイッチを持つ構成のことを「３ＳＷ構成」と呼ぶこととする。
【００２０】
キャパシタＣ２、Ｃ３の各他端には、それぞれスイッチＳ４、Ｓ５を介して、基準電圧Ｖcmが印加可能とされている。キャパシタＣ２、Ｃ３の各他端は、それぞれスイッチＳ６、Ｓ７を介して、ＯＰアンプ６の反転入力端子、非反転入力端子に接続されている。ＯＰアンプ６の反転入力端子と非反転出力端子との間には、スイッチＳ８とキャパシタＣ４とが並列接続されている。ＯＰアンプ６の非反転入力端子と反転出力端子との間には、スイッチＳ９とキャパシタＣ５とが並列接続されている。
【００２１】
スイッチＳ１〜Ｓ９は、例えばＭＯＳトランジスタにより構成されており、そのオンオフは、制御回路７により制御される。スイッチＳ１、Ｓ２、Ｓ４、Ｓ５、Ｓ８、Ｓ９（以下、スイッチＡ群と呼ぶ）と、スイッチＳ３、Ｓ６、Ｓ７（以下、スイッチＢ群と呼ぶ）とは、一方がオンされるときには他方がオフされる、つまり相補的にオンオフされる。なお、本明細書における「相補的にオンオフされる」とは、双方のスイッチがオフする期間、いわゆるデッドタイムを設けるケースを除外するものではない。このような構成において、キャパシタＣ２、Ｃ３と、それらキャパシタＣ２、Ｃ３を挟んで組電池側に配される回路素子には、電池セル２に重畳される高いコモンモード電圧が印加されるため、それに耐え得る高耐圧の素子が用いられ、その他の回路素子には低耐圧の素子が用いられている。なお、キャパシタＣ４、Ｃ５については、キャパシタＣ２、Ｃ３とのペア性を取るため、高耐圧の素子を用いてもよい。
【００２２】
このような構成の差電圧検出回路５の動作に起因し、入力ノードＮ１、Ｎ２側からリークする電荷（以下、リーク電荷と呼ぶ）、つまり電池セル２から持ち出されるリーク電流が発生する。なぜなら、差電圧検出回路５では、キャパシタＣ２、Ｃ３に対する充放電が所定の周期で繰り返される。そのため、図２に示すように、等価的には入力ノードＮ１、Ｎ２間に抵抗「Ｒ」が接続されているように見え、電池セル２から持ち出されるリーク電流ＩLが発生する。このようなリーク電流ＩLがフィルタ３の抵抗Ｒ１、Ｒ２を流れることで電圧降下が生じ、それにより差電圧ΔＶiの電圧検出に誤差が生じる。
【００２３】
このようなリーク電流ＩLによる検出誤差を低減するため、電圧検出装置１には、リークキャンセル回路８が設けられている。図３に示すように、リークキャンセル回路８は、入力ノードＮ１、Ｎ２間に接続された負性抵抗「−Ｒ」のように機能する。そのため、リーク電流ＩLとは逆向きの相殺電流ＩCが流れ、リーク電流ＩLが相殺される。
【００２４】
リークキャンセル回路８は、入力ノードＮ１、Ｎ２に対し、差電圧検出回路５と並列に接続されている。リークキャンセル回路８は、リーク電荷を補填するための補填電荷を生成し、その補填電荷により電池セル２からリークした電荷を補填する。言い換えると、リークキャンセル回路８は、入力ノードＮ１、Ｎ２側からリークするリーク電流を相殺するための相殺電流を発生させる。
【００２５】
リークキャンセル回路８は、差動構成になっており、電圧生成回路９、キャパシタＣ６、Ｃ７およびスイッチＳ１０〜Ｓ１６を備えている。電圧生成回路９は、相殺用ノードに相当するノードＮ３、Ｎ４を通じて差動電圧Ｖdp、Ｖdmを出力する。差動電圧Ｖdp、Ｖdmの差電圧が、補填電荷を生成するための相殺用電圧ΔＶdに相当する。電圧生成回路９は、Ｄ／Ａ変換器などを含んでおり、Ａ／Ｄ変換器４から出力されるデジタルデータを用いて、差動電圧Ｖop、Ｖomに応じた差動電圧Ｖdp、Ｖdmを生成する。したがって、電圧生成回路９は、差電圧検出回路５から出力される検出電圧、つまり差電圧ΔＶiの検出値に応じた相殺用電圧ΔＶdを生成する。
【００２６】
差動構成において対をなすキャパシタＣ６、Ｃ７は、電圧Ｖdp、Ｖdmにより充電および放電されるものであり、補填キャパシタに相当する。キャパシタＣ６、Ｃ７は、同じ容量値になっている。また、キャパシタＣ６、Ｃ７は、その集積回路の設計において、ペア性が良好になるように、対称レイアウトなどの工夫がなされている。そのため、例えばＩＣの製造工程において生じる種々のばらつきに起因する検出誤差などが低減される。
【００２７】
キャパシタＣ６、Ｃ７の各一端と入力ノードＮ１、Ｎ２との間には、それぞれスイッチＳ１０、Ｓ１１が接続されている。スイッチＳ１０は、キャパシタＣ６と入力ノードＮ１との間を開閉するもので第１補填スイッチに相当する。スイッチＳ１１は、キャパシタＣ７と入力ノードＮ２との間を開閉するもので第２補填スイッチに相当する。キャパシタＣ６、Ｃ７の各一端同士の間には、スイッチＳ１２が接続されている。スイッチＳ１２はキャパシタＣ６、Ｃ７同士の間を開閉する第３補填スイッチに相当する。
【００２８】
キャパシタＣ６の他端は、スイッチＳ１３を介してノードＮ３に接続されているとともにスイッチＳ１４を介してノードＮ４に接続されている。キャパシタＣ７の他端は、スイッチＳ１５を介してノードＮ３に接続されているとともにスイッチＳ１６を介してノードＮ４に接続されている。これらスイッチＳ１３〜Ｓ１６により、相殺用電圧ΔＶdを用いてキャパシタＣ６、Ｃ７の充電および放電を行うスイッチ回路１０が構成されている。なお、以下の説明において、これらスイッチＳ１３〜Ｓ１６と同様の形態で、２つのノードと２つのキャパシタとの間に接続された４つのスイッチを持つ構成のことを、「２ＳＷ構成」と呼ぶこととする。
【００２９】
スイッチＳ１０〜Ｓ１６は、例えばＭＯＳトランジスタにより構成されており、そのオンオフは、制御回路７により制御される。スイッチＳ１０、Ｓ１１、Ｓ１３、Ｓ１６（以下、スイッチＣ群と呼ぶ）と、スイッチＳ１２、Ｓ１４、Ｓ１５（以下、スイッチＤ群と呼ぶ）とは、相補的にオンオフされる。このような構成において、キャパシタＣ６、Ｃ７と、それらキャパシタＣ６、Ｃ７を挟んで組電池側に配される回路素子には、電池セル２に重畳される高いコモンモード電圧が印加されるため、それに耐え得る高耐圧の素子が用いられ、その他の回路素子には低耐圧の素子が用いられている。
【００３０】
制御回路７は、差電圧検出回路５およびリークキャンセル回路８の動作を制御する。制御回路７は、差電圧検出回路５とリークキャンセル回路８とが逆位相で動作するように、スイッチＳ１〜Ｓ１６のオンオフを制御する。つまり、制御回路７は、スイッチＡ群およびＤ群のオンオフタイミングが同一となり、スイッチＢ群およびＣ群のオンオフタイミングが同一となるようにスイッチＳ１〜Ｓ１６を制御する。
【００３１】
続いて、適切な相殺電流を発生させるための回路定数の決め方について説明する。なお、ここでは、入力ノードＮ１側に着目して説明するが、入力ノードＮ２側に着目する場合には、充電および放電の関係を逆にして考えればよい。なぜなら、差電圧検出回路５は、入力ノードＮ１側では常に充電電荷を発生するとともに入力ノードＮ２側では常に放電電荷を発生し、リークキャンセル回路８は、入力ノードＮ１側では常に放電電荷を発生するとともに入力ノードＮ２側では常に充電電荷を発生することになるからである。
【００３２】
差電圧検出回路５におけるキャパシタＣ２の１回の充電電荷Ｑsh、リークキャンセル回路８におけるキャパシタＣ６の１回の放電電荷Ｑlcは、それぞれ下記（１）、（２）式で表される。ただし、キャパシタＣ２の容量をＣshとし、キャパシタＣ６の容量をＣlcとする。
Ｑsh＝Ｃsh×（Ｖip−Ｖcm−（（（Ｖip＋Ｖim）／２）−Ｖcm））  …（１）
Ｑlc＝Ｃlc×（Ｖip−Ｖdp−（（（Ｖip＋Ｖim）／２）−Ｖdm））  …（２）
【００３３】
ここで、充電電荷Ｑshおよび放電電荷Ｑlcの絶対値が等しいとき、つまり下記（３）式が成立するときに、リーク電荷が完全に補填されてリーク電流が完全に相殺されるとすると、リーク電流を完全に相殺するための条件式としての下記（４）式が得られる。ただし、「Ｖip−Ｖim」をΔＶiとし、「Ｖdp−Ｖdm」をΔＶdとする。
Ｑsh＋Ｑlc＝０  …（３）
ΔＶd＝（（Ｃsh＋Ｃlc）／（２×Ｃlc））×ΔＶi  …（４）
【００３４】
上記（４）式のうち、差電圧ΔＶiおよびキャパシタＣ２の容量値Ｃshは、検出対象の仕様などに応じておのずと定まるものである。そこで、本実施形態では、上記（４）式を満たすように、相殺用電圧ΔＶdおよびキャパシタＣ６の容量値Ｃlcを設定し、リーク電流を完全に相殺するようにしている。
【００３５】
次に、上記構成の作用について説明する。
なお、ここでは、入力ノードＮ１側における動作を例に説明するが、差電圧検出回路５およびリークキャンセル回路８は差動構成であるため、入力ノードＮ２側における動作についても同様である。
【００３６】
図４に示すように、スイッチＡ群およびＤ群がオンの期間は、差電圧検出回路５がサンプル動作を行うサンプル期間Ｔsである。サンプル期間Ｔsでは、電圧ＶipによりキャパシタＣ２が充電されるため、入力ノードＮ１から差電圧検出回路５に向けて充電電流が流れる。つまり、サンプル期間Ｔsには、入力ノードＮ１側からのリーク電流が発生する。このとき、リークキャンセル回路８では、キャパシタＣ６は入力ノードＮ１から切り離されて電圧Ｖdmにより充電されているため、リークキャンセル回路８から入力ノードＮ１に向けての電流、つまり相殺電流は流れない。
【００３７】
スイッチＢ群およびＣ群がオンの期間は、差電圧検出回路５がホールド動作を行うホールド期間Ｔhである。ホールド期間Ｔhでは、サンプル期間Ｔsにおいて充電されたキャパシタＣ６は、その一端が入力ノードＮ１に接続されるとともに他端がノードＮ３に接続されるため、放電される。そして、その放電電流は、リークキャンセル回路８から入力ノードＮ１に向けて流れる。つまり、ホールド期間Ｔhには、上記リーク電流を相殺する相殺電流が発生する。
【００３８】
このような動作が繰り返されるため、入力ノードＮ１に流れる入力電流としては、図４に示すように、リーク電流に応じてプラス側に変動するとともに相殺電流に応じてマイナス側に変動するといった脈動を持つ波形となる。ただし、入力ノードＮ１に接続されたフィルタ３の作用により、入力電流の変動は抑制されている。そして、この場合、リーク電流および相殺電流が等しくなっているため、平均的な入力電流としてはゼロになる。つまり、リーク電流は、相殺電流によって完全に相殺されている。
【００３９】
以上説明した本実施形態によれば、次のような効果が得られる。
本実施形態のリークキャンセル回路８において、リーク電流を完全に相殺するためには、（４）式を満たすように相殺用電圧ΔＶdおよびキャパシタＣ６、Ｃ７の容量値Ｃlcを設定すればよい。この場合、キャパシタＣ２、Ｃ３の容量値ＣshおよびキャパシタＣ６、Ｃ７の容量値Ｃlcの比と、相殺用電圧ΔＶdとの関係は、図５に示すようになる。すなわち、本実施形態では、リークキャンセル回路８のキャパシタＣ６、Ｃ７として差電圧検出回路５のキャパシタＣ２、Ｃ３と同程度以上の容量値を持つものを用いれば、相殺用電圧ΔＶdを、検出対象の差電圧ΔＶi以下に設定することが可能となる。
【００４０】
例えば電池セル２がリチウムイオン電池である場合、電圧検出装置１は、ΔＶi＝５Ｖ付近まで検出する必要がある。また、電圧検出装置１は、ＩＣとして構成されているため、相殺用電圧ΔＶdについてもＩＣ内部で生成することになる。そのため、相殺用電圧ΔＶdとして生成可能な電圧としては、ＩＣのプロセスにもよるが、一般的なＣＭＯＳ素子耐圧に起因し、最大でも５Ｖとなる。このような制約がある場合でも、本実施形態によれば、大容量のキャパシタやRail-to-Railのアンプを用いることなく、入力ノードＮ１、Ｎ２側からのリーク電流による影響をキャンセルすることができる。
【００４１】
このような本実施形態により得られる効果は、従来技術の構成と比較することで一層明確になる。そこで、従来技術の構成に相当する２つの比較例について説明した後、それらの比較例と本実施形態との比較を行う。なお、各比較例において本実施形態と実質的に同一の構成には同一の符号を付して説明を省略する。
【００４２】
＜第１比較例＞
図６に示すように、第１比較例の電圧検出装置２１は、電圧検出装置１に対し、高圧側の構成が異なる。つまり、差電圧検出回路２２およびリークキャンセル回路２３において、キャパシタＣ２、Ｃ３およびＣ６、Ｃ７を挟んで組電池側に配されたスイッチＳ２１〜Ｓ２４およびスイッチＳ２５〜Ｓ２８は、いずれも２ＳＷ構成となっている。スイッチＳ２１、Ｓ２４、Ｓ４、Ｓ５、Ｓ８、Ｓ９（以下、スイッチＡ群と呼ぶ）と、スイッチＳ２２、Ｓ２３、Ｓ６、Ｓ７（以下、スイッチＢ群と呼ぶ）とは相補的にオンオフされる。スイッチＳ２５、Ｓ２８、Ｓ１３、Ｓ１６（以下、スイッチＣ群と呼ぶ）と、スイッチＳ２６、Ｓ２７、Ｓ１４、Ｓ１５（以下、スイッチＤ群と呼ぶ）とは相補的にオンオフされる。また、この場合、スイッチＡ群およびＤ群のオンオフタイミングが同一となり、スイッチＢ群およびＣ群のオンオフタイミングが同一となる。
【００４３】
続いて、第１比較例において適切な相殺電流を発生させるための回路定数の決め方について説明する。なお、ここでも、入力ノードＮ１側に着目して説明する。この場合、差電圧検出回路２２におけるキャパシタＣ２の１回の充電電荷Ｑsh、リークキャンセル回路２３におけるキャパシタＣ６の１回の放電電荷Ｑlcは、それぞれ下記（５）、（６）式で表される。
Ｑsh＝Ｃsh×（（Ｖip−Ｖcm）−（Ｖim−Ｖcm））  …（５）
Ｑlc＝Ｃlc×（（Ｖip−Ｖdp）−（Ｖim−Ｖdm））  …（６）
【００４４】
ここで、前述した（３）式が成立するときに、リーク電流が完全に相殺されるとすると、リーク電流を完全に相殺するための条件式として下記（７）式が得られる。
ΔＶd＝（（Ｃsh＋Ｃlc）／Ｃlc）×ΔＶi  …（７）
【００４５】
第１比較例のリークキャンセル回路２３において、リーク電流を完全に相殺するためには、上記（７）式を満たすように相殺用電圧ΔＶdおよびキャパシタＣ６の容量値Ｃlcを設定すればよい。この場合、キャパシタＣ２、Ｃ３の容量値ＣshおよびキャパシタＣ６、Ｃ７の容量値Ｃlcの容量比と、相殺用電圧ΔＶdとの関係は、図７に示すようになる。すなわち、第１比較例では、キャパシタＣ６、Ｃ７の容量値Ｃlcをどのような値に設定したとしても、相殺用電圧ΔＶdが検出対象となる差電圧ΔＶiより高くなる。
【００４６】
＜第２比較例＞
図８に示すように、第２比較例の電圧検出装置３１は、電圧検出装置１に対し、高圧側の構成が異なる。この場合、差電圧検出回路３２は第１比較例の差電圧検出回路２２と同じ構成である。また、リークキャンセル回路３３においては、２組の対をなす補填キャパシタが設けられている。
【００４７】
２組の補填キャパシタのうち一方の対をなすキャパシタＣ３１、Ｃ３２を挟んで組電池側に配されたスイッチＳ３１〜Ｓ３３は、３ＳＷ構成となっている。また、他方の対をなすキャパシタＣ３３、Ｃ３４を挟んで組電池側に配されたスイッチＳ３４〜Ｓ３６も、３ＳＷ構成となっている。
【００４８】
スイッチＳ２１、Ｓ２４、Ｓ４、Ｓ５、Ｓ８、Ｓ９（以下、スイッチＡ群と呼ぶ）と、スイッチＳ２２、Ｓ２３、Ｓ６、Ｓ７（以下、スイッチＢ群と呼ぶ）とは相補的にオンオフされる。スイッチＳ３１、Ｓ３２、Ｓ３６、Ｓ１３、Ｓ１６（以下、スイッチＣ群と呼ぶ）と、スイッチＳ３３〜Ｓ３５、Ｓ１４、Ｓ１５（以下、スイッチＤ群と呼ぶ）とは相補的にオンオフされる。また、この場合、スイッチＡ群およびＣ群のオンオフタイミングが同一となり、スイッチＢ群およびＤ群のオンオフタイミングが同一となる。
【００４９】
続いて、第２比較例において適切な相殺電流を発生させるための回路定数の決め方について説明する。なお、ここでも、入力ノードＮ１側に着目して説明する。この場合、差電圧検出回路３２におけるキャパシタＣ２の１回の充電電荷Ｑshは第１比較例と同様に（５）式で表される。また、リークキャンセル回路３３におけるキャパシタＣ３１、Ｃ３３の１回の放電電荷Ｑlcは、下記（８）式で表される。
Ｑlc＝Ｃlc×（（Ｖip−Ｖdp）−（（（Ｖip＋Ｖim）／２）−Ｖdm））  …（８）
【００５０】
ここで、前述した（３）式が成立するときに、リーク電流が完全に相殺されるとすると、リーク電流を完全に相殺するための条件式として下記（９）式が得られる。
ΔＶd＝（（Ｃsh＋（Ｃlc／２））／Ｃlc）×ΔＶi  …（９）
【００５１】
第２比較例のリークキャンセル回路３３において、リーク電流を完全に相殺するためには、上記（９）式を満たすように相殺用電圧ΔＶdおよびキャパシタＣ３１、Ｃ３３の容量値Ｃlcを設定すればよい。この場合、キャパシタＣ２、Ｃ３の容量値ＣshおよびキャパシタＣ３１〜Ｃ３４の容量値Ｃlcの容量比と、相殺用電圧ΔＶdとの関係は、図９に示すようになる。すなわち、第２比較例では、キャパシタＣ３１〜Ｃ３４として、キャパシタＣ２、Ｃ３の２倍以上の容量値を持つものを用いなければ、相殺用電圧ΔＶdを検出対象の差電圧ΔＶi以下にすることができない。
【００５２】
＜比較例と本実施形態との比較＞
以上説明したように、第１比較例の差電圧検出回路２２および第２比較例の差電圧検出回路３２は、いずれも高圧側が２ＳＷ構成になっており、２つのキャパシタＣ２、Ｃ３が常に入力ノードＮ１、Ｎ２に接続された状態となる。一方、本実施形態の差電圧検出回路５は、高圧側が３ＳＷ構成になっており、２つのキャパシタＣ２、Ｃ３は、サンプル期間Ｔsだけ入力ノードＮ１、Ｎ２に接続された状態となり、ホールド期間Ｔhには入力ノードＮ１、Ｎ２から切り離された状態となる。そのため、各構成において検出対象となる差電圧ΔＶiやキャパシタＣ２、Ｃ３の容量値Ｃshなどの条件が同じであれば、本実施形態の構成では、第１および第２比較例の構成に比べ、入力ノードＮ１、Ｎ２側からのリーク電荷が少なくなる。したがって、本実施形態のリークキャンセル回路８は、第１および第２比較例のリークキャンセル回路２３、３３よりも少ない補填電荷を生成するものであればよく、その結果、補填電荷を生成するための相殺用電圧ΔＶdを低くすることができる。
【００５３】
第１比較例では、リークキャンセル回路２３のキャパシタＣ６、Ｃ７の容量値Ｃlcをどのような値に設定したとしても、相殺用電圧ΔＶdが検出対象の差電圧ΔＶiより高くなる。そのため、第１比較例では、電池セル２としてリチウムイオン電池が用いられるなどして差電圧ΔＶiの最大値がＩＣ内部回路の素子耐圧と同程度になる場合には、リーク電流を完全に相殺するような適切な相殺電流を生成することが不可能となる。仮に、電圧生成回路９だけを高耐圧素子で構成したとしても、その場合には、所望する応答速度が得られず、結局、リーク電流をうまく相殺することができないおそれがある。
【００５４】
また、第２比較例では、キャパシタＣ３１〜Ｃ３４として、キャパシタＣ２、Ｃ３の２倍以上の容量値を持つものを用いなければ、相殺用電圧ΔＶdを検出対象の差電圧ΔＶi以下にすることができない。そのため、第２比較例では、差電圧ΔＶiの最大値がＩＣ内部回路の素子耐圧と同程度になる場合、補填キャパシタとして大容量のものを用いる必要がある。しかも、この場合、対をなす補填キャパシタが２セット必要、つまり合計で４つの補填キャパシタが必要となる。
【００５５】
また、補填キャパシタであるキャパシタＣ３１〜Ｃ３４は、スイッチＳ３１、Ｓ３２、Ｓ３４、Ｓ３５を介して入力ノードＮ１、Ｎ２に接続されるため、その耐圧が高いものでなければならない。そのような高耐圧のキャパシタは、ＩＣ内に設ける場合には配線層で作成されることが一般的である。そのため、補填キャパシタの容量や数が増える、ということは、回路面積の大幅な増加を招くことに繋がる。そこで、第２比較例において、補填キャパシタの容量を出来る限り小さくし、それによる回路面積の増加を抑えることが考えられる。しかし、その場合には、出力範囲の広いRail-to-Railのアンプなどを用いる必要があり、その結果、回路面積が増加するとともに、消費電流も増加してしまう。
【００５６】
これに対し、本実施形態では、リークキャンセル回路８のキャパシタＣ６、Ｃ７として差電圧検出回路５のキャパシタＣ２、Ｃ３と同程度以上の容量値を持つものを用いれば、相殺用電圧ΔＶdを差電圧Ｖi以下に設定することができる。そのため、差電圧ΔＶiの最大値がＩＣ内部回路の素子耐圧と同程度になる場合でも、大容量のキャパシタやRail-to-Railのアンプを用いることなく、入力ノードＮ１、Ｎ２側からのリーク電流による影響をキャンセルすることができる。つまり、本実施形態によれば、回路面積および消費電流の増加を抑制しつつ、電圧の検出精度を向上することができる。
【００５７】
また、電圧生成回路９は、Ｄ／Ａ変換器を含む構成であり、Ａ／Ｄ変換器４から出力されるデジタルデータを用いて差電圧ΔＶiの検出値に応じた相殺用電圧ΔＶdを生成するようになっている。そのため、装置の仕様、具体的にはキャパシタＣ２、Ｃ３とＣ６、Ｃ７との容量比などに応じて、適切な相殺電流を生成するように相殺用電圧ΔＶdを適宜変更することが可能となる。さらに、このような構成によれば、後述する第３実施形態のような補正を行うことも可能となる。
【００５８】
ただし、Ｄ／Ａ変換器を用いる構成の場合、前回またはそれ以前のＡ／Ｄ変換値（＝デジタルデータ）を用いて相殺用電圧ΔＶdを生成することになる。そのため、前回またはそれ以前のＡ／Ｄ変換値と現在のＡ／Ｄ変換値とが大きくかけ離れた値であると、リーク電流を適切にキャンセルすることができず、リークキャンセル誤差が発生するおそれがある。
【００５９】
しかし、外付けフィルタやΔΣのフィルタの作用により、前回のＡ／Ｄ変換値と現在のＡ／Ｄ変換値との差はそれほど大きいものとはならない。また、例えば、エンジン始動後の電池電圧検出などの場合には、検出対象となる電池の電圧が急激に変動することはない。したがって、本実施形態のように、Ｄ／Ａ変換器を用いて相殺用電圧ΔＶdを生成する構成を採用すれば、リークキャンセル誤差を発生することなく、上述したようなメリットを得ることができる。
【００６０】
なお、キャパシタＣ２、Ｃ３とＣ６、Ｃ７との容量比が１：１の場合、電圧生成回路９を省くことができる。すなわち、この場合、相殺用電圧ΔＶdが差電圧ΔＶiに等しければ、リーク電流を完全に相殺することができる。したがって、この場合、電圧生成回路９を省くとともに、差電圧検出回路５から出力される差動電圧Ｖop、Ｖomが、それぞれノードＮ３、Ｎ４に与えられるような構成とすればよい。つまり、この場合、リークキャンセル回路８は、差電圧検出回路５から出力される検出電圧をそのまま相殺用電圧ΔＶdとして用いる構成となる。このようにすれば、電圧生成回路９を省いた分だけ回路面積および消費電流を小さく抑えることができる。
【００６１】
（第２実施形態）
以下、第２実施形態について図１０および図１１を参照して説明する。
第１実施形態では、制御回路７は、差電圧検出回路５とリークキャンセル回路８とが逆位相で動作する制御を実施していたが、これに限らずともよい。本実施形態では、この制御内容を変更した２つの制御例を説明する。
【００６２】
＜第１制御例＞
第１制御例では、制御回路７は、差電圧検出回路５とリークキャンセル回路８とが同位相で動作するようにスイッチＳ１〜Ｓ１６を制御する。つまり、制御回路７は、スイッチＡ群およびＣ群のオンオフタイミングが同一となり、スイッチＢ群およびＤ群のオンオフタイミングが同一となるようにスイッチＳ１〜Ｓ１６を制御する。
【００６３】
このように、差電圧検出回路５およびリークキャンセル回路８を同位相で動作させたときの入力ノードＮ１側における動作は、次のとおりである。すなわち、図１０に示すように、スイッチＡ群およびＣ群がオンであるサンプル期間Ｔsでは、逆位相で動作させたときと同様にリーク電流が発生する。しかし、このとき、リークキャンセル回路８において、その前のホールド期間Ｔhにおいて充電されたキャパシタＣ６が放電されるため、相殺電流が流れる。そして、スイッチＢ群およびＤ群がオンであるホールド期間Ｔhでは、リーク電流および相殺電流はいずれも流れない。
【００６４】
このような動作が繰り返されるため、入力ノードＮ１に流れる入力電流としては、図１０に示すように、ほとんど変動の無い波形となる。なお、図１０に示す入力電流は、理想的な状態を示しており、実際には、リーク電流の大きさと相殺電流の大きさとが少しでも異なるようであれば、その差分だけ入力電流は変動する。
【００６５】
このような第１制御例によれば、理想的な状態において入力電流がほとんど変動の無い波形になる、というメリットがある。ただし、この場合、差電圧検出回路５およびリークキャンセル回路８が備える各スイッチの駆動を制御する制御回路７などの回路面積が増加するおそれがある。そこで、回路面積の増加を許容できるような場合には、第１制御例を適用するとよい。そうすれば、入力電流の変動をほとんどゼロにすることができるという効果が得られる。
【００６６】
＜第２制御例＞
第２制御例では、制御回路７は、差電圧検出回路５のスイッチＳ１〜Ｓ９のオンオフ動作の１周期中に、リークキャンセル回路８のスイッチＳ１０〜Ｓ１６のオンオフ動作が複数周期分行われるように制御する。なお、この場合、「上記複数周期＝２周期」としているが、上記複数周期としては、３周期以上であってもよい。また、この場合、キャパシタＣ６、Ｃ７の容量値Ｃlcは、第１実施形態に比べ、半分の容量値となっている。
【００６７】
第２制御例における差電圧検出回路５の動作は、第１実施形態と同様であり、サンプル期間ＴsにスイッチＡ群がオンされるとともにホールド期間ＴhにスイッチＢ群がオンされる。制御回路７は、このような期間Ｔsおよび期間Ｔhのうち、前半にスイッチＣ群をオンするとともに後半にスイッチＤ群をオンするようにリークキャンセル回路８のスイッチＳ１０〜Ｓ１６を制御する。なお、期間Ｔsおよび期間Ｔhのうち、前半にスイッチＤ群をオンし、後半にスイッチＣ群をオンしてもよい。
【００６８】
このように、差電圧検出回路５およびリークキャンセル回路８を同位相で動作させたときの入力ノードＮ１側における動作は、次のとおりである。すなわち、図１１に示すように、スイッチＡ群がオンであるサンプル期間Ｔsでは、逆位相で動作させたときと同様にリーク電流が発生する。また、サンプル期間Ｔsの前半には、リークキャンセル回路８において、その前のホールド期間Ｔhの後半において充電されたキャパシタＣ６が放電されるため、相殺電流が流れる。ただし、この相殺電流の大きさは、リーク電流の大きさの半分である。
【００６９】
そして、スイッチＢ群がオンであるホールド期間Ｔhでは、逆位相で動作させた時と同様にリーク電流は発生しない。しかし、ホールド期間Ｔhの前半には、リークキャンセル回路８において、その前のサンプル期間Ｔsの後半において充電されたキャパシタＣ６が放電されるため、相殺電流が流れる。このときの相殺電流の大きさも、リーク電流の大きさの半分である。
【００７０】
このような動作が繰り返されるため、入力ノードＮ１に流れる入力電流としては、図１１に示すように、期間Ｔsの前半にプラス側に変動するとともに期間Ｔhの前半にマイナス側に変動するといった脈動を持つ波形となる。ただし、この場合の変動の大きさは、第１実施形態における変動の大きさの半分程度となる。
【００７１】
このような第２制御例の場合、第１制御例よりも回路面積が増加するおそれがあるとともに、スイッチングノイズが増加するおそれがある。そこで、これらの点を許容できるような場合には、第２制御例を適用するとよい。そうすれば、入力電流の変動を小さく抑えるとともに、キャパシタＣ６、Ｃ７の容量値を小さくすることができるという効果が得られる。
【００７２】
（第３実施形態）
以下、第３実施形態について図１２を参照して説明する。
キャパシタＣ２、Ｃ３、Ｃ６、Ｃ７において、製造ばらつきや寄生容量などの影響により、本来意図した容量比（＝Ｃsh：Ｃlc）からのずれが生じると、リーク電流を適切にキャンセルすることができない、つまりリークキャンセル誤差が発生する。このような誤差が生じる要因は容量比のずれ以外にも考えられるが、主たる要因としては、ここで説明する容量比のずれに起因するものである。
【００７３】
例えば「Ｃsh：Ｃlc＝１：１」且つ「ΔＶd＝１．０×ΔＶi」と設定されている際、容量値ＣshとＣlcとの間に容量ずれがあるとすると、それらの実際の容量比は、下記（１０）式で表される。ただし、容量のずれ量をαとし、キャパシタＣ２、Ｃ３、Ｃ６、Ｃ７の容量の設定値をＣとする。
Ｃsh：Ｃlc＝（１＋α）×Ｃ：Ｃ  …（１０）
【００７４】
また、この場合、キャパシタＣ２、Ｃ３の１回の充電電荷Ｑsh、キャパシタＣ６、Ｃ７の１回の放電電荷Ｑlcは、それぞれ下記（１１）、（１２）式で表される。
Ｑsh＝Ｃsh×ΔＶi／２＝（１＋α）×Ｃ×ΔＶi／２  …（１１）
Ｑlc＝Ｃlc×ΔＶi／２−Ｃlc×ΔＶd
＝Ｃ×ΔＶi／２−Ｃ×ΔＶd＝−Ｃ×ΔＶi／２  …（１２）
【００７５】
したがって、容量ずれがある場合には、下記（１３）式に示すように充電電荷Ｑshと放電電荷Ｑlcとの和がゼロにならず、リーク電流を完全にキャンセルできないことが分かる。
Ｑsh＋Ｑlc＝α×Ｃ×ΔＶi／２≠０  …（１３）
【００７６】
そこで、予めリークキャンセルの誤差、ひいては容量のずれ量αを求めておき、そのずれ量αを用いた補正係数で相殺用電圧ΔＶdを補正することで、リークキャンセル誤差による検出精度の低下を防止することが考えられる。具体的には、下記（１４）式に基づく相殺用電圧ΔＶdを生成すれば、下記（１５）式に示すように、放電電荷Ｑlcが充電電荷Ｑshの正負を反転した値となるため、リーク電流を完全にキャンセルすることが可能となる。
ΔＶd＝（１＋α／２）×ΔＶi  …（１４）
Ｑlc＝Ｃ×ΔＶi／２−Ｃ×ΔＶd
＝−（１＋α）×Ｃ×ΔＶi／２＝−Ｑsh  …（１５）
【００７７】
本実施形態の電圧検出装置４１は、このような補正を行う機能を備えている。図１２に示すように、Ａ／Ｄ変換器４２は、差電圧検出回路５から与えられる検出電圧をデジタルデータに変換する。この場合、上記デジタルデータは、上位の制御装置などにより取得されるだけでなく、補正演算回路４３にも与えられる。メモリ４４には、ずれ量αを用いた補正係数βが記憶されている。補正係数βは、下記（１６）式により表される。
β＝１＋α／２  …（１６）
【００７８】
補正係数βは、次のように求めることができる。すなわち、例えば出荷検査などを行う工程において既知の電圧値を持つ電圧源を入力ノードＮ１、Ｎ２間に接続し、そのときの検出値と既知の電圧値との差分に基づいて求めることができる。
【００７９】
補正演算回路４３は、メモリ４４から読み出した補正係数βと、Ａ／Ｄ変換器４２から与えられる差電圧ΔＶiの検出値を表すデジタルデータとから、リークキャンセル誤差を補正するための相殺用電圧ΔＶdの電圧値を求める補正演算を行う。そして、補正演算回路４３は、補正演算により求めた相殺用電圧ΔＶdの電圧値を表すデジタルデータを電圧生成回路４５に出力する。電圧生成回路４５は、補正演算回路４３から与えられたデジタルデータをＤ／Ａ変換器に入力することで、補正演算回路４３により演算された電圧値を持つ相殺用電圧ΔＶdを出力する。
【００８０】
以上説明した本実施形態の電圧検出装置４１によれば、製造ばらつきや寄生容量などの影響によりキャパシタＣ２、Ｃ３とＣ６、Ｃ７との容量比にずれが生じた場合でも、そのずれによる影響を解消するように相殺用電圧ΔＶdが補正されるので、リーク電流を適切にキャンセルすることができ、ひいては電圧の検出精度を良好に維持することができる。
【００８１】
（第４実施形態）
以下、第４実施形態について、図１３を参照して説明する。
図１に示すように、組電池監視システム５１は、組電池５２を構成する各電池セル２の電圧を監視する。組電池５２は、複数の二次電池、燃料電池などの電池セル２が多段に直列接続された構成となっている。
【００８２】
電池監視ＩＣ５３は、各電池セル２の高電位側端子に対応した複数の接続端子５４と、各電池セル２の低電位側端子に対応した複数の接続端子５５と、を備える。接続端子５４、５５は、それぞれ図１に示した入力ノードＮ１、Ｎ２に対応している。各電池セル２と各接続端子５４、５５との間は、ノイズを除去するためのフィルタ５６を介して接続されている。フィルタ５６は、図１に示したＲＣフィルタ３に対応している。
【００８３】
マルチプレクサ５７は、複数のスイッチ回路から構成されており、複数組の接続端子５４、５５のうちいずれか１組を選択して電圧検出装置１に接続する。電圧検出装置１は、マルチプレクサ５７を介して接続された接続端子５４、５５の各電圧をサンプリングし、それら接続端子５４、５５に対応する電池セル２の端子間の差電圧を検出する。つまり、電池監視ＩＣ５３は、複数の電池セル２の電圧を、１つの電圧検出装置１により時分割で検出する構成となっている。電圧検出装置１は、検出した差電圧を表す検出電圧をＡ／Ｄ変換器４に出力する。
【００８４】
Ａ／Ｄ変換器４は、電圧検出装置１から与えられる検出電圧をデジタルデータ（以下、電圧データと呼ぶ）に変換する。Ａ／Ｄ変換器４としては、電池セル２の電圧を精度良く検出するため、ΔΣ型など高精度なものが用いられる。そのため、電圧検出装置１では、目標のサンプリング周波数より十分に高い周波数で入力信号をサンプリングするオーバーサンプリングが用いられる。
【００８５】
なお、図示は省略しているが、各接続端子５４、５５とマルチプレクサ５７との間には、各電池セル２の電圧を均等化するための均等化処理などを行うための均等化スイッチなどが接続されている。
【００８６】
制御回路５８は、マルチプレクサ５７、電圧検出装置１、Ａ／Ｄ変換器４、均等化スイッチなどの動作を制御する。制御回路５８には、Ａ／Ｄ変換器４から出力される電圧データが与えられている。制御回路５８は、図示しない上位の制御装置と通信を行うための通信インターフェースを含んでいる。制御回路５８は、出力端子５９から通信ネットワークなどを介して、各電池セル２の電圧データを上位の制御装置に送信する。
【００８７】
背景技術の説明でも述べたとおり、入力段にＲＣフィルタが設けられるなどして入力インピーダンスが高い電圧検出のシステムにおいてオーバーサンプリングによる検出手法を用いると、リーク電流により生じる検出誤差が顕著に現れることになる。このような場合でも、電圧検出装置１を用いれば、回路面積および消費電流の増加を抑制しつつ、リーク電流に起因する検出誤差の発生を抑え、電圧の検出精度を良好に維持することができる。
【００８８】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
上記各実施形態では、本発明の電圧検出装置が組電池を構成する電池セルの差電圧を検出する用途に適用された例について説明したが、本発明の電圧検出装置は、ゼロではないコモンモード電圧を有する２つの入力ノード間の差電圧を検出する用途全般に適用することができる。
【００８９】
キャパシタＣ２、Ｃ３およびキャパシタＣ６、Ｃ７のペア性については、電圧の検出誤差が所望する値以下に抑えられるのであれば、必ずしも取れている必要はない。
差電圧検出回路５およびリークキャンセル回路８の低圧側の構成について、それぞれの機能を果たすことができる構成であれば適宜変更可能である。
【符号の説明】
【００９０】
１、４１…電圧検出装置、５…差電圧検出回路、８…リークキャンセル回路、Ｎ１、Ｎ２、５４、５５…入力ノード、Ｃ２、Ｃ３…検出キャパシタ、Ｃ６、Ｃ７…補填キャパシタ、Ｓ１…第１検出スイッチ、Ｓ２…第２検出スイッチ、Ｓ３…第３検出スイッチ、Ｓ１０…第１補填スイッチ、Ｓ１１…第２補填スイッチ、Ｓ１２…第３補填スイッチ。
【図１】
2017156194.tif 000003
【図２】
2017156194.tif 000004
【図３】
2017156194.tif 000005
【図４】
2017156194.tif 000006
【図５】
2017156194.tif 000007
【図６】
2017156194.tif 000008
【図７】
2017156194.tif 000009
【図８】
2017156194.tif 000010
【図９】
2017156194.tif 000011
【図１０】
2017156194.tif 000012
【図１１】
2017156194.tif 000013
【図１２】
2017156194.tif 000014
【図１３】
2017156194.tif 000015