(57)【要約】【課題】監視対象となる被監視素子だけでなく他の素子も含む電気回路において被監視素子の異常を検知することを可能にする技術を提供する。【解決手段】状態変化検知回路は、パルス波信号を生成して被監視素子を含む電気回路に印加するパルス発生回路と、前記電気回路からのパルス応答信号を観測する波形観測回路と、前記電気回路の初期状態で観測された第１のパルス応答信号の情報を予め保持しておき、前記パルス発生回路に前記パルス波信号を発生させ前記波形観測回路で観測された第２のパルス応答信号の情報を取得し、前記第１のパルス応答信号および前記第２のパルス応答信号に基づいて前記被監視素子の状態変化を検知する信号処理回路と、を有している。【選択図】図１
2017055223.tif 000002
【特許請求の範囲】
【請求項１】
パルス波信号を生成して被監視素子を含む電気回路に印加するパルス発生回路と、
前記電気回路からのパルス応答信号を観測する波形観測回路と、
前記電気回路の初期状態で観測された第１のパルス応答信号の情報を予め保持しておき、前記パルス発生回路に前記パルス波信号を発生させ前記波形観測回路で観測された第２のパルス応答信号の情報を取得し、前記第１のパルス応答信号および前記第２のパルス応答信号に基づいて前記被監視素子の状態変化を検知する信号処理回路と、
を有する状態変化検知回路。
【請求項２】
前記信号処理回路は、過渡応答における複数のタイミングでの前記第１のパルス応答信号の電圧値と前記第２のパルス応答信号の電圧値との差異に基づいて、前記被監視素子の状態変化を検知する、請求項１に記載の状態変化検知回路。
【請求項３】
前記信号処理回路は、複数のタイミングにおけるパルス応答信号の電圧値を取得し、前記第１のパルス応答信号の電圧の積分値と前記第２のパルス応答信号の電圧の積分値とに基づいて、前記被監視素子の状態変化を検知する、請求項１に記載の状態変化検知回路。
【請求項４】
前記信号処理回路は、所定時間間隔で所定時間幅の複数の時間枠におけるパルス応答信号の電圧の積分値を算出し、前記複数の時間枠における前記第１のパルス応答信号の電圧の積分値と前記第２のパルス応答信号の電圧の積分値とに基づいて、前記被監視素子の状態変化を検知する、請求項１に記載の状態変化検知回路。
【請求項５】
前記信号処理回路は、前記電気回路の初期状態で観測された異なる複数の第１のパルス応答信号の情報を保持しておき、前記パルス発生回路に異なる複数の前記パルス波信号を発生させ前記波形観測回路で観測された複数の第２のパルス応答信号の情報を取得し、複数組の前記第１のパルス応答信号と前記第２のパルス応答信号に基づいて、前記被監視素子の状態変化を検知する、請求項１に記載の状態変化検知回路。
【請求項６】
前記被監視素子が半導体スイッチング素子であり、前記電気回路には、前記半導体スイッチング素子の他に、該半導体スイッチング素子のゲート端子を過電圧から保護する保護素子が含まれ、
前記パルス発生回路は前記ゲート端子にパルス波信号を印加し、
前記波形観測回路は、前記ゲート端子にてパルス応答信号を観測する、
請求項１に記載の状態変化検知回路。
【請求項７】
前記半導体スイッチング素子は、パルス波形の駆動信号であるパルス駆動信号で駆動され、
前記パルス発生回路は、前記半導体スイッチング素子がスイッチング状態がオフのときに該半導体スイッチング素子のスイッチング状態を反転させない程度の振幅電圧を有するパルス波信号を、前記ゲート端子に印加する、
請求項６に記載の状態変化検知回路。
【請求項８】
前記電気回路には、前記半導体スイッチング素子と並列接続された還流用のダイオードを更に有する、請求項６に記載の状態変化検知回路。
【請求項９】
被監視素子を含む電気回路の初期状態で観測された第１のパルス応答信号の情報を予め保持し、
パルス波信号を前記電気回路に印加し、
前記電気回路からの第２のパルス応答信号を観測し、
前記第１のパルス応答信号および前記第２のパルス応答信号に基づいて前記被監視素子の状態変化を検知する状態変化検知方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気回路の故障による利用者への影響を低減する技術に関する。
【背景技術】
【０００２】
電力変換用半導体スイッチング素子はモータドライブ用インバータや電力送配電用変換機器などの電力変換装置における基幹部品として広く使用されている。これらの電力変換装置には、電力システムのような社会インフラに用いられ、故障によって社会に大きな影響を与えるものも多い。そのような社会的影響の大きな電力変換装置では、電力変換用半導体スイッチング素子に冗長構成が採用され、一部の電力変換用半導体スイッチング素子が故障しても電力変換装置としては運転を継続できるように設計されている。そのような構成の電力変換装置では、例えば、故障した電力変換用半導体スイッチング素子は定期点検時に交換するというような運用がされる。故障により社会に及ぶ影響が大きいほど許容される停止時間が限られるため、故障した半導体スイッチング素子を短時間で交換するために、電力変換装置には故障した素子を特定するための回路が設けられることもある。
【０００３】
上述したような電力変換装置には複数の半導体スイッチング素子が搭載される。電力変換装置に搭載される半導体スイッチング素子の個数は電力変換を行う主回路および装置自体の容量によって異なっている。また、近年では、電力変換用半導体スイッチング素子として、量産性と制御性を兼ね備えた絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）やＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）が用いられる傾向にある。ＩＧＢＴやＭＯＳＦＥＴによる半導体スイッチング素子は、１つのケースに複数の素子が搭載されたモジュール形式で電力変換装置に組み込まれることもある。そのようなモジュールをパワーモジュールと呼ぶことがある。
【０００４】
特許文献１には、電力変換装置に搭載された複数の電力変換用半導体スイッチング素子のうち、どの半導体スイッチング素子が異常の兆候を示しているかを検出する手法が開示されている。
【０００５】
特許文献１における従来技術として開示された手法では、特許文献１の図９に示すように、コレクタ―エミッタ間に実際に発生した電圧と予め設定する基準値との比較を行い、実際に発生した電圧が基準値を超えている場合にコレクタ―エミッタ間に電圧が生じている旨の監視信号を発生する。別途、半導体スイッチング素子を制御するゲート制御信号が与えられており、監視信号とゲート制御信号とを比較し、本来、コレクタ−エミッタ間に電圧が観測されるはずのタイミングに電圧が観測できなければ素子の異常と判定し、異常検出信号を発生する。
【０００６】
また、特許文献１には、スイッチング素子の故障の兆候を観測する状態量としてゲート漏れ電流をモニターする技術が開示されている。ゲート漏れ電流をモニターし、コレクタ−エミッタ間の状態量とすることで、上述した従来技術が高電圧となりえるコレクタ―エミッタ間電圧を実際に観測するのに対して、回路構成の簡易化が実現できると記述されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−７０２３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
半導体スイッチング素子あるいは複数の半導体スイッチング素子を内包するモジュールの制御端子にはツエナーダイオードあるいはコンデンサ等の保護素子が配置されることがある。保護素子は半導体スイッチング素子を保護するという有益な機能を有するものであるが、その保護素子自体が故障することもある。そのため、保護素子でスイッチング素子を保護する構成を採用する場合、故障箇所が半導体スイッチング素子あるいはモジュールなのか、またそれらを保護する保護素子なのかを特定することが求められる。
【０００９】
本発明の目的は、監視対象となる被監視素子だけでなく他の素子も含む電気回路において被監視素子の異常を検知することを可能にする技術を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一つの実施態様に従う状態変化検知回路は、パルス波信号を生成して被監視素子を含む電気回路に印加するパルス発生回路と、前記電気回路からのパルス応答信号を観測する波形観測回路と、前記電気回路の初期状態で観測された第１のパルス応答信号の情報を予め保持しておき、前記パルス発生回路に前記パルス波信号を発生させ前記波形観測回路で観測された第２のパルス応答信号の情報を取得し、前記第１のパルス応答信号および前記第２のパルス応答信号に基づいて前記被監視素子の状態変化を検知する信号処理回路と、を有している。
【発明の効果】
【００１１】
複数の素子を含む電気回路にパルス信号を印加したときの過渡応答は、どの素子の状態が変化するかにより波形の変化の仕方が異なるので、電気回路にパルス波信号を印加して得られるパルス応答信号の波形変化を監視することにより、被監視素子の状態変化を他の素子と区別して検知することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態による状態変化検知回路のブロック図である。
【図２】実施例１による三相ブリッジ回路の概略を示すブロック図である。
【図３】半導体スイッチング素子の異常兆候を検知する原理について説明するための図である。
【図４】図３におけるパルス発生回路から５Ｖ振幅のパルス波信号を発生させたときに観測点で観測されるパルス応答の電圧Ｖ２を示すグラフである。
【図５】半導体スイッチング素子の異常兆候を検知する原理を説明するための他の図である。
【図６】抵抗Ｒ１と抵抗Ｒ２を固定し、容量Ｃ１、入力容量Ｃ２を変化させた場合の過渡応答の波形を示す図である。
【図７】図６の過渡応答電圧を積分した結果を示す図である。
【図８】アーム８の構成を示すブロック図である。
【図９】アーム８における異常予兆を検知する動作を示すタイミングチャートである。
【図１０】半導体スイッチング素子１の異常兆候を検知する処理のフローチャートである。
【図１１】駆動制御回路の内部構成を示す回路図である。
【発明を実施するための形態】
【００１３】
まず本発明の基本的な実施形態について図面を参照して説明する。
【００１４】
図１は、本実施形態による状態変化検知回路のブロック図である。状態変化検知回路５００は電気回路８００における被監視素子８０１の状態変化を検知する回路である。
【００１５】
状態変化検知回路５００は、パルス発生回路５０１、波形観測回路５０２、および信号処理回路５０３を有している。
【００１６】
パルス発生回路５０１は、パルス波信号を生成し、被監視素子８０１を含む電気回路８００に印加する。波形観測回路５０２は、電気回路８００からのパルス応答信号を観測する。信号処理回路５０３は、電気回路８００の初期状態で観測された第１のパルス応答信号の情報を予め保持しておき、パルス発生回路５０１にパルス波信号を発生させ波形観測回路５０２で観測された第２のパルス応答信号の情報を取得し、第１のパルス応答信号および第２のパルス応答信号に基づいて、被監視素子８０１の状態変化を検知する。複数の素子を含む電気回路８００にパルス波信号を印加したときの過渡応答は、どの素子の状態が変化するかにより波形の変化の仕方が異なるので、電気回路８００にパルス波信号を印加して得られるパルス応答信号の波形変化を監視することにより、被監視素子８０１の状態変化を他の素子と区別して検知することができる。
【００１７】
なお、信号処理回路５０３は、過渡応答における複数のタイミングでの第１のパルス応答信号の電圧値と第２のパルス応答信号の電圧値との差異に基づいて、被監視素子８０１の状態変化を検知することしてもよい。これによれば、電気回路８００のパルス応答特性における被監視素子８０１の状態変化による影響の仕方を考慮して被監視素子８０１の状態変化を検知することができるので、被監視素子８０１の状態変化の影響を他の素子と良好に区別して検知することができる。
【００１８】
また、信号処理回路５０３は、複数のタイミングにおけるパルス応答信号の電圧値を取得し、第１のパルス応答信号の電圧の積分値と第２のパルス応答信号の電圧の積分値とに基づいて、被監視素子８０１の状態変化を検知することにしてもよい。これによれば、積分値を用いることで観測誤差やノイズの影響を低減して高い精度で被監視素子８０１の状態変化を検知することが可能となる。
【００１９】
また、信号処理回路５０３は、所定時間間隔で所定時間幅の複数の時間枠におけるパルス応答信号の電圧の積分値を算出し、複数の時間枠における第１のパルス応答信号の電圧の積分値と第２のパルス応答信号の電圧の積分値とに基づいて、被監視素子８０１の状態変化を検知することにしてもよい。これによれば、複数の時間枠を用いることで電気回路８００のパルス応答特性における被監視素子８０１の状態変化による影響を考慮し、積分値を用いることで観測誤差やノイズの影響を低下して、被監視素子８０１の状態変化を他の素子と良好に区別し、また高い精度で状態変化を検知することができる。
【００２０】
また、信号処理回路５０３は、電気回路８００の初期状態で観測された異なる複数の第１のパルス応答信号の情報を保持しておき、パルス発生回路５０１に異なる複数のパルス波信号を発生させ波形観測回路５０２で観測された複数の第２のパルス応答信号の情報を取得し、複数組の第１のパルス応答信号と第２のパルス応答信号に基づいて、被監視素子８０１の状態変化を検知することにしてもよい。これによれば、異なる複数のパルス応答信号を用いて判定するので、より高い精度で被監視素子８０１の状態変化を検知することができる。
【００２１】
また、被監視素子８０１が半導体スイッチング素子であり、電気回路８００には、半導体スイッチング素子の他に、半導体スイッチング素子のゲート端子を過電圧から保護する保護素子が含まれ、パルス発生回路５０１はゲート端子にパルス波信号を印加し、波形観測回路５０２は、ゲート端子にてパルス応答信号を観測することにしてもよい。これによれば、半導体スイッチング素子を保護素子と区別して状態変化を検知することができる。
【００２２】
また、半導体スイッチング素子は、パルス波形の駆動信号であるパルス駆動信号で駆動され、パルス発生回路５０１は、半導体スイッチング素子のスイッチング状態がオフのときに半導体スイッチング素子のスイッチング状態を反転させない程度の振幅電圧を有するパルス波信号をゲート端子に印加することにしてもよい。これによれば、半導体スイッチング素子がオフの間にオフを維持できる程度の振幅の信号を用いて状態変化の判定を行うので、半導体スイッチング素子を組み込んだ装置を運用しながら半導体スイッチング素子の状態変化を検知することができる。
【００２３】
また、電気回路８００には、半導体スイッチング素子と並列接続された還流用のダイオードを更に有することにしてもよい。これによれば、半導体スイッチング素子とダイオードの部分で構成される回路がＣＲ並列回路と等価となり時定数の変化で容易に状態変化を検知することができる。
【００２４】
以下、より具体的な実施例について図面を用いて説明する。
【実施例１】
【００２５】
本実施例では、半導体スイッチング素子に保護素子を付加した回路構成を用いた三相ブリッジ回路を例示する。
【００２６】
図２は、実施例１による三相ブリッジ回路の概略を示すブロック図である。
【００２７】
三相ブリッジ回路１６は、６つのアーム８と論理部９を有し、三相交流信号をモータ負荷１５に入力する回路である。三相ブリッジ回路１６では、半導体スイッチング素子１と環流ダイオード２の逆並列接続した構成に、駆動制御回路５および保護素子４を加えて片側のアーム８が形成されている。そして、そのアーム８を２つ直列に接続した回路を３個並列接続した構成に、ゲート駆動指令を発生する論理部９を合わせて、三相ブリッジ回路１６が構成されている。
【００２８】
図２において、駆動制御回路５と保護素子４を接続しているのは配線６、保護素子４と半導体スイッチング素子１を接続しているのは配線７である。そして直列接続された２つのアーム８で構成された直列接続回路の両端に直流母線Ｐ、Ｎが接続されている。また、これら直列接続された２つのアーム８の相互接続点に三相の交流母線Ｒ、Ｓ、Ｔが接続されている。
【００２９】
アーム８の内部構成の詳細は後述するが、各アーム８には半導体スイッチング素子１とそれを保護する保護素子４が設けられている。本実施例では、このように半導体スイッチング素子１に保護素子４を付加した電気回路における半導体スイッチング素子１の異常兆候を検知する構成および方法について例示する。
【００３０】
まず、本実施例において半導体スイッチング素子の異常兆候を検知する原理について説明する。
【００３１】
本実施例における異常予兆の検知方法は、半導体スイッチング素子１のスイッチング状態を変化しない範囲のパルス波信号を対象の電気回路に印加し、そのパルス波応答によって、半導体スイッチング素子１の状態変化を検知をするものである。
【００３２】
図３は、半導体スイッチング素子の異常兆候を検知する原理について説明するための図である。図３には、駆動抵抗Ｒｓを有するパルス発生回路と、図２中の１つのアーム８を簡略化した配線Ｔ１、終端抵抗Ｒ１、および終端容量Ｃ１で構成された電気回路が示されている。本構成は半導体スイッチング素子１に保護素子が設けられていない構成を想定している。図３の終端抵抗Ｒ１と終端容量Ｃ１は半導体スイッチング素子１の入力インピーダンスを模擬するものである。配線Ｔ１はパルス発生回路５０１から半導体スイッチング素子１までの配線を模擬し、配線Ｔ１の特性インピーダンスはＺｏ１、信号伝達にかかる時間、すなわち配線遅延はＴｄ１である。パルス波信号が配線Ｔ１を往復する時間は２×Ｔｄ１となる。
【００３３】
図３におけるパルス駆動抵抗Ｒｓを１００Ωとし、配線Ｔ１の特性インピーダンスＺｏ１を１００Ωとし、配線遅延Ｔｄ１を２００ｎｓとし、半導体スイッチング素子を模擬した終端抵抗Ｒ１を１ＧΩ、終端容量Ｃ１を５０ｎＦとする。
【００３４】
図４は、図３におけるパルス発生回路から５Ｖ振幅のパルス波信号を発生させたときに観測点で観測されるパルス応答の電圧Ｖ２を示すグラフである。ここで電圧Ｖ２はパルス駆動抵抗Ｒｓと配線Ｔ１との接続点の電圧である。パルス駆動抵抗Ｒｓと配線Ｔ１との接続点の電圧Ｖ２は実測が可能である。
【００３５】
図４におけるプロット無しの実線は、上述した抵抗値および容量値に基づく計算によって得られたパルス応答特性である。この応答特性を初期値とする。初期値の特性は、配線遅延の２倍である２×Ｔｄ１の時間までの期間Ａにおいては、パルス波信号の電圧５Ｖを１００Ωの駆動抵抗Ｒｓと１００Ωの特性インピーダンスＺｏ１とで２分割した２．５Ｖが観測点の電圧Ｖ２として現れる。
【００３６】
期間Ｂは、パルス発生回路からのパルス波信号が終端抵抗Ｒ１および終端容量Ｃ１に到達し、さらにその反射波が観測点まで到達した後の特性である。期間Ａと期間Ｂの境界では終端容量Ｃ１が優位となって負の反射波が折り返すために、観測点の電圧Ｖ２は０Ｖ付近まで急激に減少し、その後は、終端抵抗Ｒ１と終端容量Ｃ１で決まるＣＲ時定数によって、５Ｖのパルス電圧まで徐々に復帰する波形特性を示す。
【００３７】
図４には、終端抵抗Ｒ１と終端容量Ｃ１の値が変化した場合の電圧Ｖ２の波形特性が各種プロット付きの実線で描かれている。例えば、終端容量Ｃ１を初期値の５０ｎＦから１００ｎＦへ増加させた場合の特性が〇シンボルのプロット付き実線で示されている。〇プロット付きの実線で示された波形特性を見ると、プロット無し実線で示された初期値に比較して、期間Ｂで大幅に電圧値が低下している。これは、高周波応答に優れる容量の値が変化したために、パルス波信号の印加に対して速やかに反応したことを示す。これにより、ＣＲ時定数が大きくなるために、印加されたパルス波信号の電圧５Ｖまで緩やかに復帰する波形特性を示すことになる。
【００３８】
また、終端抵抗を初期値の１ＧΩから１ｋΩへ変化した場合の特性が□シンボルのプロット付き実線で示されている。終端抵抗を初期値の１ＧΩから１ｋΩへ変化した場合には、初期値に比較して、期間Ｂの特性の変化は少なく、さらに時間経過した期間Ｃにおける特性変化が大きいことが判る。抵抗値の変化が波形特性に明確に現れるのはパルス波信号を印加してから時間遅れがある。
【００３９】
このように、観測点での電圧Ｖ２のパルス応答波形を観察することにより、パルス波信号を印加した回路網のインピーダンスの変化を把握することができる。
【００４０】
さらに、終端抵抗Ｒ１を初期値の１ＧΩから１ｋΩへ変化させ、終端容量Ｃ１を初期値の５０ｎＦから１００ｎＦへ増加させた場合の波形特性が△シンボルのプロット付き実線に示されている。△シンボルのプロット付き実線で示された波形特性は、初期値に比較して期間Ｂおよび期間Ｃの領域で電圧値が大きく変化していることが判る。終端抵抗Ｒ１と終端容量Ｃ１の変化はそれぞれ独立しており、両方が変化した場合にはそれらの変化を重ね合わせたような変化が現れることが判る。
【００４１】
このように、抵抗素子と容量素子を含む回路網において抵抗素子あるいは容量素子の値が変化したことは回路網のパルス波信号に対する応答を観察することで検知することができる。
【００４２】
図５は、半導体スイッチング素子の異常兆候を検知する原理を説明するための他の図である。図５には、半導体スイッチング素子１に保護素子４が設けられた図２に示したアーム８の等価回路が示されている。図２では、半導体スイッチング素子１に保護素子４が設けられている。駆動制御回路５と保護素子４の間には配線６があり、保護素子４と半導体スイッチング素子１の間には配線７がある。図５における配線Ｔ１が配線６に相当し、配線Ｔ２が配線７に相当する。この配線Ｔ２すなわち配線６は保護素子４を接続する端子から半導体スイッチング素子１までの配線である。
【００４３】
例えば、複数の半導体スイッチング素子をモジュール化した形態であるとする。モジュールケースから外部に半導体スイッチング素子のゲート端子とソース端子が露出している。そのゲート端子とソース単位の間に保護素子４が接続される。モジュール内部のゲート端子およびソース端子から半導体スイッチング素子１のチップまでの引き回し＋配線が配線Ｔ２に対応する。
【００４４】
保護素子４は一例としてツエナーダイオードであれば、その降伏電圧以下の印加電圧に対しては貫通容量と高抵抗の並列回路と等価となり、降伏電圧を超過した印加電圧に対しては低抵抗配線と等価なって非線形動作する。異常予兆の検知では降伏電圧以下の印加電圧が用いられるので、保護素子４は抵抗Ｒ１と容量Ｃ１の並列回路と等価とみなせる。従って、保護素子４は抵抗Ｒ１と容量Ｃ１によるＣＲ並列回路を構成し、さらに半導体スイッチング素子１の入力等価回路も入力容量Ｃ２と入力抵抗Ｒ２のＣＲ並列回路で構成することになる。
【００４５】
また、配線Ｔ１の遅延をＴｄ１とし、配線Ｔ２の遅延をＴｄ２とする。図５に示すように、パルス発生回路からステップパルスを発生した場合に観測点で観測される電圧Ｖ２の過渡応答は、図６に示す特性となる。図６には、抵抗Ｒ１と抵抗Ｒ２を１ＧΩに固定し、容量Ｃ１、入力容量Ｃ２が変化した場合の各過渡応答の波形が示されている。
【００４６】
期間Ａの振る舞いは、上述した図４の期間Ａと同様である。期間Ｂおよび期間Ｃでは、保護素子４からの反射波と半導体スイッチング素子１からの反射波を合波した特性が電圧Ｖ２に現れる。そのため、単純な波形ではないが、以下の傾向がある。
【００４７】
プロット無しの実線で示された初期値は、保護素子４の容量Ｃ１が５０ｎＦであり、半導体スイッチング素子１の入力容量Ｃ２が同じく５０ｎＦである場合を想定している。半導体スイッチング素子１の入力容量Ｃ２を５０ｎＦから１００ｎＦへ変化させた場合の電圧Ｖ２の波形特性が〇シンボルによるプロット付きの実線で示されている。〇シンボルのプロット付きの実線の特性は、期間Ｃにおいて、初期値に対して電圧の明確な低下が見られる。
【００４８】
一方、保護素子４の容量Ｃ１を５０ｎＦから１００ｎＦへ変化させた場合の電圧Ｖ２の波形特性が□シンボルによるプロット付き実線で示されている。□シンボルのプロット付き実線の波形特性は、期間Ｂの時点で既に初期値より電圧が低下し、期間Ｃにおいてもその傾向が維持されている。
【００４９】
さらに、保護素子４の容量Ｃ１と半導体スイッチング素子１の入力容量Ｃ２が同時に５０ｎＦから１００ｎＦへと変化した場合の電圧Ｖ２の波形特性が△シンボルによるプロット付き実線で示されている。△シンボルのプロット付き実線で示した電圧Ｖ２の波形特性は、期間Ｂでは保護素子４の容量Ｃ１を５０ｎＦから１００ｎＦへ変化させた場合の特性に近く、また、期間Ｃでは半導体スイッチング素子１の入力容量Ｃ２を５０ｎＦから１００ｎＦへ変化させた場合の特性に近い。
【００５０】
以上のように、パルス波信号を印加してその応答波形を観察することによって、配線Ｔ１や配線Ｔ２で分離した保護素子４と半導体スイッチング素子１のそれぞれのインピーダンスの変化を詳細に把握できる。複数の反射波を合わせて観察することから、観測点の電圧Ｖ２にも高周波が発生する可能性が高いため、インピーダンスの変化の確定には観測点の電圧Ｖ２の時間積分を用いるとよい。時間積分により高周波成分が平均化され、その影響が小さくなるからである。
【００５１】
図７に、図６の過渡応答電圧を積分した結果を示す。何れの特性も時間とともに、成分値が単調増加している。初期値の特性に対して、半導体スイッチング素子１の入力容量Ｃ２を５０ｎＦから１００ｎＦへ変化させた場合の観測点の電圧Ｖ２の積分値が○シンボルのプロット付き実線で示されている。〇シンボルのプロット付き実線で示された積分値は期間Ｃで減少する。
【００５２】
また、保護素子４の容量Ｃ１を５０ｎＦから１００ｎＦへ変化させた場合の観測点の電圧Ｖ２の積分値が□シンボルのプロット付き実線で示されている。□シンボルのプロット付き実線を見ると、パルス波形の反射波が観測点に到達するとすぐの期間Ｂにおいて初期値に対して積分値が減少する。
【００５３】
保護素子の容量Ｃ１と半導体スイッチング素子１の入力容量Ｃ２が同時に５０ｎＦから１００ｎＦへ変化した場合の観測点の電圧Ｖ２の積分値が△シンボルのプロット付き実線で示されている。△シンボルのプロット付き実線を見ると、期間Ｂおよび期間Ｃにおいて積分値が初期値から減少している。
【００５４】
以上の様に観測点の電圧Ｖ２の積分値を用いることで、保護素子４と半導体スイッチング素子１のそれぞれのインピーダンスの変化をより明確に把握することができる。具体的には、図７に例示するように、観測点で観測される電圧Ｖ２の積分値を所定の時間スロット毎に算出して記録し、予め取得した初期値の各時間スロットにおける値と比較してその差分を得ておく。こうすることで、保護素子４と半導体スイッチング素子１のそれぞれのインピーダンスの各時間スロットにおける変化を見ることで、どちらの素子のインピーダンスの変化かを検知できる。
【００５５】
なお、上記の説明では容量値が変化する場合を例として説明を行ったが、抵抗値が変化する場合についても、図４に示した例と同様に、その変化を検知できることは言うまでもない。但し、インピーダンスを検知する対象がＣＲ並列回路である場合には、抵抗の変化が波形に反映されるのにパルス波信号の印加から時間を要することから、パルス波信号の印加時間を容量変化を検知する場合と比較して長くする必要がある。
【００５６】
図８は、アーム８の構成を示すブロック図である。図８には、図２に示した三相ブリッジ回路１０のうちアーム８の部分の構成が示されている。このアーム８は、半導体スイッチング素子１、環流ダイオード２、保護素子４、駆動制御回路５、および配線６、７を有している。駆動制御回路５は、信号処理回路５１、ゲート駆動回路５２、パルス発生回路５３、および波形観測回路５４を有している。
【００５７】
ここで、信号処理回路５１は、ステッピングモータなどのモータ負荷１５を駆動するための駆動指令信号を論理部への入力とし、論理部から内部のＩ／Ｏ回路を経て、ゲート駆動回路５２、パルス発生回路５３、および波形観測回路５４を動作させるための動作トリガ信号を出力する。また、信号処理回路５１は、波形観測回路５４からのアナログ出力信号を内部のＩ／Ｏ回路を経て論理部に取り込み、論理部にてデジタル信号へ変換して信号処理を行う。信号処理回路５１のこれらの動作は、信号処理回路５１に内蔵するタイマー機能（Ｔｉｍｅｒ）が出力するクロックを基準に行われる。
【００５８】
ゲート駆動回路５２は、信号処理回路５１からのトリガ信号に応じてターンオン駆動動作とターンオフ駆動動作を行い、ゲート駆動電圧を配線６、保護素子４、および配線７を経て半導体スイッチング素子１のゲート端子に与え、半導体スイッチング素子１をを駆動する。
【００５９】
波形観測回路５４は、パルス発生回路５３がパルス波信号が発生したタイミングから所定の遅延時間が経過したのち、端子４１と端子４２間に発生する電圧値を取り込み、その電圧値の時間積分を求める。積分値の信号がアナログ出力信号として信号処理回路５１のＩ／Ｏ回路に取り込まれる。
【００６０】
パルス発生回路５３は、ゲート駆動回路５２からの出力がオフの間、すなわち半導体スイッチング素子１のスイッチング状態がオフの間に、半導体スイッチング素子１の異常など状態変化を検知するためのパルス波信号を出力する。
【００６１】
パルス発生回路５３からのパルス波信号は矩形波であり、その立ち上がりの電圧変化に対する過渡波形として波形観測回路５４が端子４１と端子４２間の電圧を取り込む。
【００６２】
パルス発生回路５３の動作タイミングについて図９を用いて説明する。
【００６３】
図９は、アーム８における異常予兆を検知する動作を示すタイミングチャートである。
【００６４】
上述したように、ゲート駆動回路５２からのゲート駆動電圧がオンの電圧の場合（例えば＋２０Ｖ）には、パルス発生回路５３は動作せず、パルス波信号を発生させない。一方、ゲート駆動電圧がオフの電圧の場合（例えば−１０Ｖ）、パルス発生回路５３は動作し、パルス波信号を発生させる。パルス波信号は、半導体スイッチング素子１を含む電気回路の過渡応答により異常などの状態変化を検知するための信号である。半導体スイッチング素子１のスイッチング状態が変化しないように、パルス波信号は、半導体スイッチング素子１のスイッチング状態を変化させる駆動電圧閾値以下の振幅とされている。
【００６５】
図９を参照すると、検知用電圧のパルス波信号は、ゲート駆動電圧がオフの間に、破線で示された駆動電圧閾値を超えない振幅電圧で生成されていることが分かる。
【００６６】
パルス波信号が印加されてから一定時間遅れて所定期間の間、波形観測回路５４でパルス波信号に対する応答の電圧値が観測され、信号処理回路５１でその電圧値の積分値を求めて蓄積される。パルス波信号が出力されるのをトリガとして端子４１と端子４２の間で電圧を観測し、積分すればよい。積分値は信号処理回路５１に蓄積される。
【００６７】
更に、信号処理回路５１は、所定の時間スロット毎に、電圧波形と初期値とを積分値で比較する。信号処理回路５１では、例えば、図７に示した時間スロット＃１〜＃４のそれぞれ毎に、記憶していた電圧の積分値の初期値と、観測して取り込んだ電圧の積分値を比較する。観測値と初期値に所定の値以上の差分があれば、信号処理回路５１は、パルス波信号を印加した経路の所定の素子の値が変化したことを検知する。
【００６８】
図１０は、半導体スイッチング素子１の異常兆候を検知する処理のフローチャートである。
【００６９】
例えば、アーム８に対する駆動指令信号に異常兆候検知処理の開始を指示するトリガが含まれると、信号処理回路５１は、半導体スイッチング素子１のスイッチング状態を判断する（ステップＳ１）。半導体スイッチング素子１のスイッチング状態がオンであれば、信号処理回路５１は所定時間後にステップＳ１に戻ってスイッチング状態の判断を繰り返す（ステップＳ２）。
【００７０】
半導体スイッチング素子１がオフであると、信号処理回路５１はパルス発生回路５３にパルス波信号を発生させ（ステップＳ３）、波形観測回路５４経由でそのパルス波信号に対する反射波形を含む電圧波形を取り込み、時間積分を求めて蓄積する（ステップＳ４）。その際、初回（Ｎ＝１）の積分値であれば、信号処理回路５１は、その積分値を初期値とする（ステップＳ５）。２回目以降の積分値であれば、信号処理回路５１は、図７に示した各時間スロット毎に、得られた積分値と初期値を比較する（ステップＳ６）。
【００７１】
信号処理回路５１は、得られた積分値が初期値に対して所定の閾値以上変化しているか否か判定し（ステップＳ７）、閾値以上の変化がなければステップＳ２でステップＳ１に戻る。閾値以上の変化があれば、信号処理回路５１は、何らかの異常兆候があることを検知して異常予兆監視信号における異常予兆の検知を示すフラグビットをオンにする。
【００７２】
しかし、この時点では保護素子４などの半導体スイッチング素子１以外の状態変化を異常予兆として検知した可能性がある。そこで、信号処理回路５１は、閾値以上の変化があった時間スロットがどれか判断する（ステップＳ８）。ここでは、複数の時間スロットにおいて、初期値に対する変動の有無を確認する。この処理により、異常兆候を示した素子の位置が判明する。
【００７３】
具体的には、図７を用いて説明したように、パルス波信号を印加する位置から遠くにある素子で異常兆候が起こっていれば、パルス波信号を印加したタイミングからそれだけ遅延したタイミングの時間スロットで観測される電圧の積分値が変化する。また、パルス波信号を印加する位置の近くにある素子で異常兆候が起こっていれば、パルス波信号を印加したタイミングからあまり遅延しない時間スロットで観測される電圧の積分値が変化する。
【００７４】
この様に、初期値から閾値以上の変化が生じた時間スロットの配置に基づき、異常兆候が起きている素子の位置が判る。従って、例えば、複数のパルス発生回路５３を用い、それらを互いに異なる各位置に配することにより、複雑に配置された複数の半導体スイッチング素子１群の異常予兆検知において、より詳細に異常予兆が起きている素子の位置の同定が可能となる。
【００７５】
本実施例１では、半導体スイッチング素子がオフ状態の時に、素子の状態を反転しない程度のパルス電圧信号を発生し、その反射波形を含む過渡電圧波形を取り込んで積分値を計算することで、パルス波形を印加した経路の素子の異常の有無を検知できることを示した。また、パルス波信号に対するステップ応答を利用することで、その反応時間の差によって、異常予兆を示す素子の位置同定が可能であることを示した。
【００７６】
一般に、半導体スイッチング素子の端子や、半導体スイッチング素子のモジュールの制御端子には、ツエナーダイオードやコンデンサ等を保護素子として配置することが行われている。
【００７７】
例えば、図８では、半導体スイッチング素子１のゲートを保護するために、半導体スイッチング素子１のゲート端子−ソース端子間に保護素子４が配置されている。保護素子４を配置する目的の一つは、過渡的なスパイク電圧が制御端子に印加されたとき過度の電圧が半導体スイッチング素子に印加しないよう抑えることである。そのために、半導体スイッチング素子の端子間に、特定の電圧以上で保護が働く低インピーダンスを発生させるような保護素子が配置される。
【００７８】
半導体スイッチング素子１のドレイン端子−ソース端子間のオン抵抗を低く設定するためには、ゲート端子−ソース端子間の印加電圧ＶＧＳは大きな値が必要となるが、一方で、過度に大きなＶＧＳではゲート端子−ソース端子間の最大定格電圧に対してマージンが無くなり、スパイク電圧等のノイズ電圧がゲート端子−ソース端子間に重畳した場合にスイッチング素子が破壊しやすくなるという問題が生じる。この問題の解決に保護素子を用いるケースがある。
【００７９】
また、半導体スイッチング素子１のゲート端子−ソース端子間に容量性の保護素子を配置することで、半導体スイッチング素子１のドレイン端子−ゲート端子間の容量により発生する過渡電流がゲート端子−ソース端子間の電圧を変動させる程度を低減できる。
【００８０】
このような理由からゲートを保護する保護素子は配置されるが、経時変化や突発的な過大電圧の印加によって、その保護素子４自体も劣化してリーク電流を増大させる可能性がある。
【００８１】
従って、半導体スイッチング素子１と保護素子４の両素子を用いる電力変換装置において、故障や異常兆候を発しているがどの素子なのかを把握することが要求される。
【００８２】
なお、上述の説明において、ゲート端子、ドレイン端子、ソース端子を、それぞれゲート端子、コレクタ端子、エミッタ端子に置き換えてもその意味を失うものではない。
【００８３】
特許文献１に開示された技術では、特許文献１の図１にて明らかなように、ゲート漏れ電流の増減はゲート端子−エミッタ端子間電圧に反映されるという前提から、ゲート端子−エミッタ端子間電圧をモニターしている。ゲート端子−エミッタ端子間電圧については明示的な説明がないものの、ゲート端子−エミッタ端子間電圧を直接の状態量とするので、当該半導体スイッチング素子１に主回路電流が流れている状態で、ゲート端子−エミッタ端子間電圧と初期電圧の差分を計算して異常兆候の抽出を行うものである。
【００８４】
しかしながら、ゲート端子−エミッタ端子間、もしくはゲート端子−ソース端子間に保護素子を配置した場合、ゲート端子−エミッタ端子間の電圧を決定するのは半導体チップ素子と保護素子の両素子である。従って、特許文献１の方法では、保護素子の劣化によるゲート端子−エミッタ端子間電圧の異常兆候と、半導体チップ素子の劣化によるゲート端子−エミッタ端子間電圧の異常兆候とを区別することができなかった。また、異常兆候の抽出のために、ゲート端子―エミッタ端子間電圧に正電圧をかけるので、主回路電流が流れる状態で電圧検知をすることになる。そのため電力損失を増加させる恐れがあった。
【００８５】
それに対して、本実施例では、半導体スイッチング素子１における着目する端子間に並列に保護素子４があった場合でも、半導体スイッチング素子１の異常兆候を保護素子４と区別して検知することが可能となる。また、本実施例では、半導体スイッチング素子１の異常兆候の検知において、主電流を流さずに異常兆候を検知することが可能なので、異常兆候の検知に伴う電力損失を抑えることもできる。
【実施例２】
【００８６】
実施例１における駆動制御回路５の内部は様々な回路構成が考えられる。実施例２は、駆動制御回路５の内部構成の一例を示すものである。実施例１における、ゲート駆動回路５２、パルス発生回路５３、波形観測回路５４を具体的な回路構成により示す。
【００８７】
図１１は、駆動制御回路の内部構成を示す回路図である。ゲート駆動回路５２は、信号処理回路５１のＩ／Ｏ回路から出力されるトリガ信号に従い、端子４１と端子４２間に、正負のターンオン電圧とターンオフ電圧の２通りの電圧を出力する。端子４１から見て高電位側にターンオン時駆動抵抗ＲｇＯＮが配置され、低電位側にターンオフ時駆動抵抗ＲｇＯＦＦが配置されている。
【００８８】
パルス発生回路５３は、ゲート駆動回路５２がターンオフ状態の間に、駆動抵抗Ｒｓで端子４１を駆動することができる。
【００８９】
波形観測回路５４は、パルス発生回路５３がパルス波信号を発生するタイミングから一定時間待ち、遅延時間の２倍程度の時間が経過して反射波が観測点に到達した以降、一定時間間隔で過渡応答の電圧値を取得し、電圧値の時間積分値を求める。その機能を果たすために、波形観測回路５４は遅延回路と積分回路を備え、さらに積分値をリセットするリセット回路を備えている。
【００９０】
なお、本実施例における上述した以外の構成は実施例１と同様である。
【００９１】
また、本発明は上述した実施例１、２に限定されることはなく、様々な変形例が含まれる。上記した実施例１、２は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備える必要はない。例えば、半導体スイッチング素子とその駆動回路の形態は、実施例に図示したものに限定されるものではなく、様々な変形例が含まれる。
【００９２】
また、各実施例の構成の一部について、他の構成の追加、削除、置換をすることが可能である。例えば、半導体スイッチング素子を、本実施例で用いたＭＯＳ−ＦＥＴ（ＭＯＳ型電界効果トランジスタ）ではなく、Ｊ−ＦＥＴ（接合型電界効果トランジスタ）のユニポーラデバイス、あるいはＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）のようなバイポーラデバイスのいずれのデバイスに置き換えてもよい。また、本発明において、半導体スイッチング素子の端子の機能のうち、例えば、ドレインをコレクタに、ソースをエミッタに、ゲートをベースにそれぞれ置き換え本発明の同様の効果を得ることができる。また、ダイオード素子に関しても、同様に、ＰＮ接合ダイオードやＳＢ（ショットキー接合）ダイオードのいずれを用いても本発明の効果は変わるものではないことは明らかである。
【符号の説明】
【００９３】
１…半導体スイッチング素子、１０…三相ブリッジ回路、１５…モータ負荷、１６…三相ブリッジ回路、２…環流ダイオード、４…保護素子、４１…端子、４２…端子、５…駆動制御回路、５００…状態変化検知回路、５０１…パルス発生回路、５０２…波形観測回路、５０３…信号処理回路、５１…信号処理回路、５２…ゲート駆動回路、５３…パルス発生回路、５４…波形観測回路、６…配線、７…配線、８…アーム、８００…電気回路、８０１…被監視素子、９…論理部
【図１】
2017055223.tif 000003
【図２】
2017055223.tif 000004
【図３】
2017055223.tif 000005
【図４】
2017055223.tif 000006
【図５】
2017055223.tif 000007
【図６】
2017055223.tif 000008
【図７】
2017055223.tif 000009
【図８】
2017055223.tif 000010
【図１０】
2017055223.tif 000011
【図１１】
2017055223.tif 000012
【図９】
2017055223.tif 000013