(57)【要約】【課題】コントローラからの信号線の総数を増やすことなく電圧発生装置における電力消費を低下させること。【解決手段】Ｄ級アンプ３１は、所定の周波数の駆動信号を生成する発振器と、駆動信号に応じて三角波を生成する三角波生成部と、三角波と入力信号との比較結果に応じてスイッチング動作するスイッチング動作部を有している。ピークホールド回路３２は、入力信号の周波数を制御するクロック信号AC_CLKの出力の有無にしたがって発振器から出力される駆動信号を三角波生成部に供給するかしないかを制御する。【選択図】  図４
2017055219.tif 000002
【特許請求の範囲】
【請求項１】
設定信号により設定された振幅で、かつ、周波数制御信号により制御される周波数の正弦波を生成する正弦波生成部と、
所定の周波数の駆動信号を生成する発振器と、
前記発振器から出力された駆動信号に応じて三角波を生成する三角波生成部と、
前記三角波生成部により生成された三角波と、増幅対象となる入力信号である前記正弦波生成部により生成された正弦波との比較結果を生成する比較器と、
前記比較器から出力される比較結果に応じてスイッチング動作することで前記正弦波を増幅するスイッチング動作部と
前記スイッチング動作部により増幅された正弦波の電圧を変換する電圧変換部と、
前記周波数制御信号の出力の有無にしたがって前記三角波生成部を動作させるか停止させるかを制御する制御回路と
を有し、
前記制御回路は、前記入力信号の周波数を制御する周波数制御信号の出力の有無にしたがって前記発振器から出力された前記駆動信号を前記三角波生成部に供給するかしないかを制御することで、前記三角波生成部を動作させるか停止させるかを制御することを特徴とする電圧発生装置。
【請求項２】
前記発振器、前記三角波生成部、前記比較器および前記スイッチング動作部は前記正弦波生成部により生成された正弦波を増幅するアンプを構成していることを特徴とする請求項１に記載の電圧発生装置。
【請求項３】
前記制御回路は、
前記周波数制御信号をピークホールドするピークホールド部と、
前記ピークホールド部によりピークホールドされた電圧に応じて動作する第一スイッチ部と、
前記第一スイッチ部がオンするとオフとなり、前記第一スイッチ部がオフするとオンとなる第二スイッチ部とを有し、
前記第二スイッチ部は、前記第二スイッチ部がオンとなると前記発振器から出力された駆動信号を接地に導くことで前記三角波生成部に入力させず、前記第二スイッチ部がオフとなると前記発振器から出力された駆動信号を前記三角波生成部に入力させるように構成されていることを特徴とする請求項１または２に記載の電圧発生装置。
【請求項４】
前記制御回路は、
前記周波数制御信号の有無に応じてオフ／オンするスイッチ素子を有し、
前記スイッチ素子は、前記スイッチ素子に前記周波数制御信号が継続して供給されている期間は前記発振器から出力された駆動信号を前記三角波生成部に入力させ、前記スイッチ素子に前記周波数制御信号が供給されていない期間は前記発振器から出力された駆動信号を接地に導くことで前記三角波生成部に入力させないことを特徴とする請求項１または２に記載の電圧発生装置。
【請求項５】
前記スイッチング動作部はハーフブリッジ回路により構成されていることを特徴とする請求項１ないし４のいずれか一項に記載の電圧発生装置。
【請求項６】
前記スイッチング動作部はフルブリッジ回路により構成されていることを特徴とする請求項１ないし４のいずれか一項に記載の電圧発生装置。
【請求項７】
前記比較器は、
前記三角波生成部から出力された三角波と前記入力信号とが入力される第一比較回路と、
前記三角波生成部から出力された三角波の位相を反転させることにより得られた三角波と前記入力信号とが入力される第二比較回路とを有し、
前記スイッチング動作部は、
前記第一比較回路から出力される比較結果に応じてスイッチング動作することで前記正弦波の増幅信号を生成する第一スイッチング回路と、
前記第二比較回路から出力される比較結果に応じてスイッチング動作することで前記正弦波の増幅信号を生成する第二スイッチング回路とを有し、
前記第一スイッチング回路の出力と前記第二スイッチング回路との出力とがトランスの一次側に接続されていることを特徴とする請求項６に記載の電圧発生装置。
【請求項８】
トナー画像を形成する画像形成手段と、
前記トナー画像の形成のために前記画像形成手段で用いる電圧を発生する電圧発生手段とを有し、
前記電圧発生手段は、
設定信号により設定された振幅で、かつ、周波数制御信号により制御される周波数の正弦波を生成する正弦波生成部と、
所定の周波数の駆動信号を生成する発振器と、
前記発振器から出力された駆動信号に応じて三角波を生成する三角波生成部と、
前記三角波生成部により生成された三角波と、入力信号である前記正弦波生成部により生成された正弦波との比較結果を生成する比較器と、
前記比較器から出力される比較結果に応じてスイッチング動作することで前記正弦波を増幅するスイッチング動作部と
前記スイッチング動作部により増幅された正弦波の電圧を変換する電圧変換部と、
前記周波数制御信号の出力の有無にしたがって前記三角波生成部を動作させるか停止させるかを制御する制御回路と、を有し、
前記制御回路は、前記入力信号の周波数を制御する周波数制御信号の出力の有無にしたがって前記発振器から出力された前記駆動信号を前記三角波生成部に供給するかしないかを制御することを特徴とする画像形成装置。
【請求項９】
前記画像形成手段は、
像担持体と、
前記像担持体の表面を帯電させる帯電手段とを有し、
前記電圧は、前記像担持体と前記帯電手段との間に形成される容量負荷に対して印加される帯電電圧であることを特徴とする請求項８に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に電圧発生装置に関し、とりわけ、画像形成装置に高圧を供給する電圧発生装置に関する。
【背景技術】
【０００２】
電子写真方式などの画像形成装置は感光ドラムの表面を帯電装置によって一様に帯電させ、露光装置によって露光することで、静電潜像を形成する。帯電装置は直流電圧と交流電圧を重畳させた帯電電圧を帯電ローラに印加してもよい。特許文献１によれば交流電圧を生成する生成回路にＤ級アンプを用いることが提案されている。Ｄ級アンプは、入力信号をパルス幅変調（ＰＷＭ：Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）を用いてＰＷＭ信号に変換し、このＰＷＭ信号でブリッジ回路を駆動することで増幅信号を生成する。この増幅信号がトランスの一次側を駆動することで二次側に高電圧の交流電圧が発生する。Ｄ級アンプはアナログ増幅方式に比べて効率が高い。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−６５９３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
交流電圧を生成する生成回路は帯電処理を行わない間（スタンバイモード）に出力振幅を０［Ｖ］に維持する。Ｄ級アンプを構成しているブリッジ回路は固定周波数で、かつ、固定デューティ（５０％）動作しているため、待機電流が流れてしまい、電力が消費されてしまう。したがって、スタンバイモードにおいてＤ級アンプの出力をオフにする何からの手段が必要となる。なお、コントローラからＤ級アンプにスタンバイ信号を供給すると、信号線の総数が増加し、コストアップや基板面積の増加が生じてしまう。そこで、本発明はコントローラからの信号線の総数を増やすことなく電圧発生装置における電力消費を低下させることを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、たとえば、
設定信号により設定された振幅で、かつ、周波数制御信号により制御される周波数の正弦波を生成する正弦波生成部と、
所定の周波数の駆動信号を生成する発振器と、
前記発振器から出力された駆動信号に応じて三角波を生成する三角波生成部と、
前記三角波生成部により生成された三角波と、入力信号である前記正弦波生成部により生成された正弦波との比較結果を生成する比較器と、
前記比較器から出力される比較結果に応じてスイッチング動作することで前記正弦波を増幅するスイッチング動作部と
前記スイッチング動作部により増幅された正弦波の電圧を変換する電圧変換部と、
前記周波数制御信号の出力の有無にしたがって前記三角波生成部を動作させるか停止させるかを制御する制御回路と
を有し、
前記制御回路は、前記入力信号の周波数を制御する周波数制御信号の出力の有無にしたがって前記発振器から出力された前記駆動信号を前記三角波生成部に供給するかしないかを制御することで、前記三角波生成部を動作させるか停止させるかを制御することを特徴とする電圧発生装置。
【発明の効果】
【０００６】
本発明によればコントローラからの信号線の総数を増やすことなく、電圧発生装置における電力消費を低下させることが可能となる。
【図面の簡単な説明】
【０００７】
【図１】画像形成装置の概略構成を示す図
【図２】コントローラおよび高圧電源を示す図
【図３】ＡＣ生成回路に含まれるＤ級アンプを制御する制御回路を示す図
【図４】ＡＣ生成回路に関与する信号の一例を示す図
【図５】Ｄ級アンプを示す図
【図６】Ｄ級アンプに関与する信号の一例を示す図
【図７】スイッチング動作部を示す図
【図８】画像形成に関与する信号の一例を示す図
【図９】ＡＣ生成回路に含まれるＤ級アンプを制御する制御回路を示す図
【発明を実施するための形態】
【０００８】
＜画像形成装置＞
図１は高圧電源を備えた画像形成装置１０の概略構成を示す図である。画像形成装置１０は、イエロー、マゼンタ、シアン、ブラックの４色のトナーを用いて多色画像を形成するために、四つの画像像形成ステーションを有している。参照符号の数字の後に付されたａ〜ｄの文字はそれぞれイエロー、マゼンタ、シアン、ブラックを示している。なお、各画像形成ステーションの構成に違いはないため、ａ〜ｄの文字は以下の説明では省略される。
【０００９】
感光体１はドラム状の像担持体である。帯電ローラ２は感光体１の表面を一様に帯電させる帯電手段である。帯電ローラ２には後述する高圧の帯電電圧を印加される。なお、高圧とは、商用電源電圧を超える高電圧であり、たとえば、数百ボルトの電圧である。露光装置３は一様に帯電した感光体１の表面に画像情報に応じたレーザー光Ｌを照射して静電潜像を形成する露光手段ないしは像形成手段である。現像器４は静電潜像にトナーを付着させて現像してトナー画像を形成する現像手段である。現像器４は現像スリーブ４１を有している。現像スリーブ４１には現像を促すための高圧の現像電圧が印加されてもよい。一次転写ローラ５３は感光体１に担持されているトナー画像を中間転写ベルト５１に転写する転写手段である。一次転写ローラ５３には一次転写を促すための高圧の一次転写電圧が印加されてもよい。感光体クリーナー６は残ったトナーを感光体１から除去する除去手段である。二次転写ローラ５６は中間転写ベルト５１に担持されているトナー画像をシートＰに転写する転写手段である。中間転写ベルトクリーナー５５は中間転写ベルト５１に残ったトナーを除去する除去手段である。定着器７はとシートＰ上に転写されたトナー画像に熱と圧力を加えて定着させる定着手段である。
【００１０】
＜コントローラと高圧電源＞
図２は高圧電源１００とコントローラ１１０の概略構成を示すブロック図である。高圧電源１００は、たとえば、帯電電圧などの高電圧を発生する電圧発生装置（電源回路）である。一般に帯電電圧は交流電圧（ＡＣ電圧）であるが、交流電圧に対して直流電圧（ＤＣ電圧）が重畳されてもよい。コントローラ１１０は画像形成装置１０の全体を制御するＣＰＵ２１とそのプログラムを格納するメモリ２２を含む。ＣＰＵ２１は、ＡＣ電圧のピークツーピークの電圧値を設定する設定信号ＶｐｐおよびＤＣ電圧の電圧値を設定する設定信号ＶＤＣを生成して出力する。さらにＣＰＵ２１は、ＡＣ電圧波形の周波数を決定するクロック信号AC_CLKおよびＡＣ生成回路１０１内のトランスを駆動するクロック信号DC_CLKを生成して出力する。
【００１１】
高圧電源１００は高圧生成部１０５ａないし１０５ｄを有しいている。高圧生成部１０５ａないし１０５ｄのそれぞれは、ＡＣ生成回路１０１、ＤＣ生成回路１０２、検知回路１０３を有している。ＡＣ生成回路１０１はコントローラ１１０から出力されるクロック信号AC_CLKにより設定された周波数と設定信号Ｖｐｐにより設定された振幅の正弦波の交流電圧（ＡＣ電圧）を生成する。ＤＣ生成回路１０２は、内蔵している不図示のトランスを駆動するためのクロック信号DC_CLKを用いてトランスの一次側を駆動し、設定信号ＶＤＣにより設定された電圧の直流電圧（ＤＣ電圧）を生成して出力する。ＡＣ生成回路１０１は、ＤＣ生成回路１０２により生成された直流電圧を交流電圧に重畳させて高電圧Ｖｃを生成して出力する。検知回路１０３はＡＣ生成回路１０１が出力する高電圧Ｖｃを検知し、高電圧Ｖｃに比例した電圧の検知信号ＶｄをＡＣ生成回路１０１へフィードバックする。ＡＣ生成回路１０１は設定信号Ｖｐｐと検知信号の電圧Ｖｄが一致するようにフィードバック制御を実行する。
【００１２】
図３（Ａ）はＡＣ生成回路１０１の詳細構成を示したブロック図である。ＡＣ生成回路１０１は正弦波生成部３０、Ｄ級アンプ３１、ピークホールド回路３２、トランス２０を含む。正弦波生成部３０の出力信号およびピークホールド回路３２の出力信号がＤ級アンプ３１に入力される。Ｄ級アンプ３１の出力がトランス２０で高圧に変換される。ピークホールド回路３２の出力信号はＤ級アンプ３１の動作のオン／オフを切り替えるスタンバイ信号となる。
【００１３】
正弦波生成部３０は設定信号Ｖｐｐにより設定された振幅で、かつ、周波数制御信号（クロック信号AC_CLK）により制御される周波数の正弦波を生成する。正弦波信号の周波数はクロック信号AC_CLKによって設定された周波数に一致する。正弦波信号の振幅は設定信号Ｖｐｐにより設定された振幅となる。正弦波生成部３０は設定信号Ｖｐｐにより設定された電圧と検知信号の電圧が一致するようにフィードバック制御を実行する。
【００１４】
ピークホールド回路３２は入力信号の周波数を制御する周波数制御信号（クロック信号AC_CLK）の出力の有無にしたがってＤ級アンプ３１を動作させるか、停止させるかを制御する制御回路の一例である。ピークホールド回路３２はクロック信号AC_CLKをピークホールドして生成した電圧を利用してＤ級アンプ３１を動作させるか、動作させないかを切り替えている。とりわけ、この電圧によりＤ級アンプ３１の三角波生成部やスイッチング動作部が増幅のための動作を実行したり、停止したりする。
【００１５】
Ｄ級アンプ３１は正弦波生成部により生成された正弦波を増幅する増幅回路である。例えば、Ｄ級アンプ３１は正弦波生成部３０により生成された正弦波信号をＰＷＭ信号に変換し、ＰＷＭ信号によりフルブリッジ回路を駆動し、フルブリッジ回路によりスイッチング出力を生成する。フルブリッジ回路からのスイッチング出力はトランス２０の一次側に入力される。トランス２０はＤ級アンプにより増幅された正弦波の電圧を変換する電圧変換部である。たとえば、トランス２０は一次側に入力されるスイッチング出力に応じた高圧を二次側に出力する。
【００１６】
図３（Ｂ）にピークホールド回路３２の詳細を示す。ピークホールド回路３２は、クロック信号AC_CLKを整流するダイオードＤ、整流された電流により充電されるコンデンサＣ、放電用の抵抗Ｒを有している。さらに、ピークホールド回路３２は、スタンバイ信号Ｓｔｄｂｙを生成するためのトランジスタ等のスイッチ素子ＳＷ１、ＳＷ２を有している。入力されたクロック信号AC_CLKはダイオードＤおよびコンデンサＣでピークホールドされる。ピークホールドされた電圧にしたがってスイッチ素子ＳＷ１、ＳＷ２のオン／オフが制御されて、スタンバイ信号Ｓｔｄｂｙが生成される。スイッチ素子ＳＷ１がオンするとスイッチ素子ＳＷ２がオフし、スタンバイ信号Ｓｔｄｂｙのレベルはハイになる。スイッチ素子ＳＷ１がオフするとスイッチ素子ＳＷ２がオンし、スタンバイ信号Ｓｔｄｂｙのレベルはローとなる。放電用の抵抗Ｒはクロック信号AC_CLKの出力がオフになるとコンデンサＣに蓄えられた電荷を放電させる。
【００１７】
ここで、クロック信号AC_CLK、スタンバイ信号およびＤ級アンプの動作の関係を説明する。図４が示すように、ＣＰＵ２１は帯電電圧を帯電ローラ２に印加しないタイミングではクロック信号AC_CLKの出力を停止している。この場合、スタンバイ信号Ｓｔｄｂｙのレベルはローに維持される。その結果、Ｄ級アンプ３１はスタンバイ信号Ｓｔｄｂｙにしたがって省電力モードに遷移する。ＣＰＵ２１は帯電電圧を印加するタイミングが到来すると、クロック信号AC_CLKの出力を開始する。クロック信号AC_CLKが出力されると、ピークホールド回路３２によってスタンバイ信号Ｓｔｄｂｙのレベルがハイに変更される。スタンバイ信号ＳｔｄｂｙのレベルがハイになるとＤ級アンプ３１はスイッチング動作を開始する。
【００１８】
図５はＤ級アンプ３１の構成を示す。Ｄ級アンプ３１は発振器２１１、三角波生成部２１２、比較器２１３、比較器２１７、反転回路２１４およびスイッチング動作部２１５、２１６によって構成されたフルブリッジ回路を有している。発振器２１１は所定の周波数の駆動信号（クロック信号）を生成する発振器である。三角波生成部２１２は発振器２１１から入力された所定周波数のクロック信号に応じて三角波を生成し、比較器２１３、比較器２１７に出力する。比較器２１３、比較器２１７は三角波生成部２１２により生成された三角波と、増幅対象となる入力信号との比較結果（ＰＷＭ信号）を生成する比較器の一例である。図５が示すように、比較器２１３には三角波生成部２１２からの三角波と正弦波生成部３０からの正弦波信号がそのまま入力される。つまり、比較器２１３は三角波生成部から出力された三角波と入力信号とが入力される第一比較回路として機能する。一方で、比較器２１７には三角波生成部２１２の出力と反転回路２１４を通して反転された正弦波信号が入力される。反転回路２１４によって正弦波信号の位相が反転する。比較器２１７は三角波生成部から出力された三角波の位相を反転させることにより得られた三角波と入力信号とが入力される第二比較回路として機能する。比較器２１３、２１７から出力された信号がスイッチング動作部２１５、２１６に入力される。スイッチング動作部２１５、２１６は比較器から出力される比較結果に応じてスイッチング動作することで増幅信号を生成するスイッチング動作部の一例である。また、スイッチング動作部２１５は第一比較回路から出力される比較結果に応じてスイッチング動作することで増幅信号を生成する第一スイッチング回路として機能する。また、スイッチング動作部２１６は第二比較回路から出力される比較結果に応じてスイッチング動作することで増幅信号を生成する第二スイッチング回路として機能する。スイッチング動作部２１５の出力とスイッチング動作部２１６との出力とがトランス２０の一次側に接続されている。つまり、スイッチング動作部２１５、２１６の出力は、電圧変換部であるトランス２０で高圧に変換されて出力される。
【００１９】
それぞれの回路ブロックの動作について説明する。発振器２１１は発振器２１１内の不図示の抵抗およびコンデンサによって設定された時定数にしたがった周波数のクロック信号を生成して出力する。発振器２１１と三角波生成部２１２とを結ぶ信号線にはスイッチ素子ＳＷ２が接続されている。したがって、クロック信号AC_CLKが停止されている間はスタンバイ信号Ｓｔｄｂｙがローになり、発振器２１１からのクロック信号は三角波生成部２１２へ出力されない。そのため、三角波生成部２１２の後段の回路が動作せず、Ｄ級アンプ３１がスイッチング動作しない。なお、スタンバイ信号Ｓｔｄｂｙがローになると、発振器２１１の出力端子がスイッチ素子ＳＷ２を通じてグランドに接続される。その結果、発振器２１１からのクロック信号はすべてグランドに向かい、三角波生成部２１２へは入力されなくなる。このようにスイッチ素子ＳＷ２はスタンバイ信号Ｓｔｄｂｙを生成しているというようよりは、むしろ発振器２１１と三角波生成部２１２との接続をオン／オフするスイッチとして機能していると理解されてもよい。この場合、コンデンサＣ、放電用の抵抗Ｒおよびスイッチ素子ＳＷ１はスイッチ素子ＳＷ２を制御するための制御信号（スタンバイ信号Ｓｔｄｂｙ）を生成していると理解されてもよい。図３（Ｃ）が示すように、ピークホールド回路３２は、ピークホールド部３３、スタンバイ信号Ｓｔｄｂｙの生成部３４およびスイッチ部３５を有していることになる。ピークホールド部３３は周波数制御信号であるクロック信号AC_CLKピークホールドする回路である。生成部３４のスイッチ素子ＳＷ１は、ピークホールド部３３によりピークホールドされた電圧に応じて動作する第一スイッチ部である。スイッチ部３５のスイッチ素子ＳＷ２は第一スイッチ部がオンするとオフとなり、第一スイッチ部がオフするとオンとなる第二スイッチ部として機能する。とりわけ、スイッチ部３５は、スイッチ部３５がオンとなると発振器２１１から出力された駆動信号を三角波生成部２１２に入力させないように配置されている。また、スイッチ部３５は、スイッチ部３５がオフとなると発振器２１１から出力された駆動信号を三角波生成部２１２に入力させるように配置されている。なお、生成部３４およびスイッチ部３５は、ピークホールド回路３２の外部に設けられてもよい。つまり、スタンバイ信号Ｓｔｄｂｙの生成部３４やスイッチ部３５はＤ級アンプ３１の内部に設けられてもよい。
【００２０】
ピークホールド回路３２によれば、クロック信号AC_CLKが出力されている間はスタンバイ信号Ｓｔｄｂｙのレベルがハイになる。そのため、発振器２１１からの出力信号が三角波生成部２１２に入力される。三角波生成部２１２は発振器２１１からの入力信号によって、所定の振幅の三角波を生成し、比較器２１３、２１７に出力する。図６（Ａ）に示すように、比較器２１３は三角波生成部２１２によって生成された三角波と、正弦波生成部３０から入力された正弦波とを比較し、ＰＷＭ信号を生成して出力する。一方、比較器２１７は、図６（Ｂ）に示すように、三角波生成部２１２によって生成された三角波と、反転回路２１４を通して反転された正弦波とを比較し、ＰＷＭ信号を生成して出力する。
【００２１】
ＰＷＭ信号はスイッチング動作部２１５とスイッチング動作部２１６で構成されたフルブリッジ回路に入力される。スイッチング動作部２１５は生成した駆動電圧をトランス２０の一次側のａ端子に出力する。スイッチング動作部２１６は生成した駆動電圧をトランス２０の一次側のｂ端子に出力する。スイッチング動作部２１５の出力電圧とスイッチング動作部２１６の出力電圧との電位差に応じてトランス２０の一次側のａ−ｂ間に電流が流れ、トランス２０の二次側に高電圧Ｖｃが出力される。高電圧Ｖｃは帯電ローラ２と感光体１との間に形成される容量負荷Ｃに印加される。
【００２２】
なお、図６（Ｃ）に正弦波生成部３０から入力される入力信号の振幅が０［Ｖ］であるときのＤ級アンプ３１のＰＷＭ信号を示す。正弦波生成部３０からの入力信号の振幅が０［Ｖ］のときはＰＷＭ信号の周波数は固定され、デューティも５０％に固定される。
【００２３】
図７を用いてスイッチング動作部２１５、２１６を有するフルブリッジ回路の構成について説明する。スイッチング動作部２１５はｐ型ＭＯＳ−ＦＥＴ Ｑ１とｎ型ＭＯＳ−ＦＥＴ Ｑ２を備えている。スイッチング動作部２１６はｐ型ＭＯＳ−ＦＥＴ Ｑ３とｎ型ＭＯＳ−ＦＥＴ Ｑ４を備えている。スイッチング動作部２１５のｐ型ＭＯＳ−ＦＥＴ Ｑ１のゲート端子とｎ型ＭＯＳ−ＦＥＴ Ｑ２のゲート端子にはそれぞれ比較器２１３から出力されるＰＷＭ信号が入力される。スイッチング動作部２１６のｐ型ＭＯＳ−ＦＥＴ Ｑ３のゲート端子とｎ型ＭＯＳ−ＦＥＴ Ｑ４のゲート端子にはそれぞれ比較器２１７から出力されるＰＷＭ信号が入力される。また、ｐ型ＭＯＳ−ＦＥＴ Ｑ１のドレイン端子とｎ型ＭＯＳ−ＦＥＴ Ｑ２のドレイン端子が接続されている。ｐ型ＭＯＳ−ＦＥＴ Ｑ３のドレイン端子とｎ型ＭＯＳ−ＦＥＴ Ｑ４のドレイン端子も接続されている。ｐ型ＭＯＳ−ＦＥＴ Ｑ１のソース端子およびｐ型ＭＯＳ−ＦＥＴ Ｑ３のソース端子にはそれぞれ電源電圧Ｖｉｎが印加されている。ｎ型ＭＯＳ−ＦＥＴ Ｑ２のソース端と、ｎ型ＭＯＳ−ＦＥＴ Ｑ４のソース端子はグランドに接続されている。このようにそれぞれ２つのＦＥＴによりハーフブリッジ回路が構成され、さらに、２つのハーフブリッジ回路によりフルブリッジ回路が構成されている。
【００２４】
次にＤ級アンプ３１がスイッチング動作を実行しているときの内部回路の動作について説明する。スイッチング動作部２１５、２１６に供給されるゲート制御のためのＰＷＭ信号がローレベルのとき、ｐ型ＭＯＳ−ＦＥＴ Ｑ１、Ｑ３がオンとなる一方で、ｎ型ＭＯＳ−ＦＥＴ Ｑ２、Ｑ４がオフとなる。ＰＷＭ信号がハイレベルのときｐ型ＭＯＳ−ＦＥＴ Ｑ１、Ｑ３がオフとなる一方で、ｎ型ＭＯＳ−ＦＥＴ Ｑ２、Ｑ４がオンとなる。図６（Ａ）、図６（Ｂ）に示したように、スイッチング動作部２１５、２１６に入力されるＰＷＭ信号のデューティが異なっているため、スイッチング動作部２１５、２１６の出力も異なる。その結果、トランス２０の端子ａ、ｂには電位差が生じる。この電位差に応じてトランス２０の一次側に電流が流れることでトランス２０が動作する。図７が示すように、トランス２０の二次側にはＤＣ生成回路１０２により生成された直流電圧（ＤＣ電圧）が印加されており、一次側に流れる交流によって発生した交流電圧に、ＤＣ電圧が重畳されて、高電圧Ｖｃが生成される。このようにしてトランス２０の二次側に発生した高電圧Ｖｃが帯電ローラ２と感光体１との間に形成された負荷容量Ｃｘに印加される。
【００２５】
＜画像形成時の信号シーケンス＞
図８を用いて画像形成装置１０が画像形成を実行するときのＡＣ生成回路１０１に関連する入出力信号のシーケンスについて説明する。図８によれば、画像形成を実行する際のクロック信号AC_CLK、スタンバイ信号Ｓｔｄｂｙ、Ｄ級アンプの出力Ｖｏｕｔ、設定信号Ｖｐｐ、高電圧Ｖｃの遷移が示されている。ＣＰＵ２１はユーザーによって不図示のプリント開始ボタン等が押されたことを検知すると、時刻ｔ１にプリント開始信号を出力する。これによりプリントが開始される。時刻ｔ１から時刻ｔ２までの期間でＣＰＵ２１はイメージスキャナによる画像の読み込みやシートＰの給紙などを実行する。時刻ｔ２でＣＰＵ２１はクロック信号AC_CLKの出力を開始する。これにより作像処理が開始される。ＣＰＵ２１から出力されたクロック信号AC_CLKはピークホールド回路３２によってピークホールドされる。コンデンサＣが十分に充電されると、時刻ｔ３にスタンバイ信号Ｓｔｄｂｙがハイになり、Ｄ級アンプ３１が出力電圧Ｖｏｕｔの出力を開始する。上述したように出力電圧Ｖｏｕｔはスイッチング動作部２１５の出力電圧とスイッチング動作部２１６の出力電圧との電位差に相当する。Ｄ級アンプ３１の出力が安定する時刻ｔ４にＣＰＵ２１は設定信号Ｖｐｐの出力を開始する。このように、正弦波の振幅は、Ｄ級アンプ３１の動作が安定するまでの期間において設定信号Ｖｐｐにより第一振幅（例：０［Ｖ］）に設定され、Ｄ級アンプの動作が安定すると設定信号Ｖｐｐにより第一振幅よりも大きな第二振幅に設定される。なお、時刻ｔ３ないし時刻ｔ４までの時間は予め求められて、メモリ２２に格納されている。ＣＰＵ２１はタイマーやカウンタを用いてこの時間を計時し、設定信号Ｖｐｐの出力のタイミングを制御する。このようにして、出力電圧Ｖｃが生成され、帯電電圧などの高電圧として画像形成装置１０に使用される。
【００２６】
時刻ｔ３から時刻ｔ４までの区間におけるＤ級アンプ３１の出力電圧Ｖｏｕｔは、図６（Ｃ）で示したような、固定周波数かつ固定デューティの出力となる。時刻ｔ４以降では出力電圧Ｖｏｕｔが周波数を変調させた高周波のＰＷＭ信号となる。尚、作像が終了すると、クロック信号AC_CLKの出力は停止する。
【００２７】
＜まとめ＞
本実施例によれば、入力信号の周波数を制御する周波数制御信号の出力の有無にしたがって発振器から出力された駆動信号を三角波生成部に供給するかしないかを制御する制御回路としてピークホールド回路３２が設けられる。これにより、コントローラからの信号線の総数を増やすことなく、Ｄ級アンプ３１における電力消費が低下可能となる。Ｄ級アンプ３１を採用することで電圧発生装置の省電力化も達成できよう。同様に、このような電圧発生装置を採用した画像形成装置１０の省電力化も達成されよう。
【００２８】
感光体１の寿命を延ばすために、ＣＰＵ２１は画像形成を行うときにのみ帯電ローラ２と感光体１に帯電電圧を印加する。つまり、ＣＰＵ２１は画像形成を行う期間においてクロック信号AC_CLKを出力し、画像形成を行わない期間（スタンバイ期間）においてはクロック信号AC_CLKの出力を停止する。クロック信号AC_CLKをオフにすることで正弦波生成部３０からの正弦波信号がＤ級アンプ３１に入力されなくなるため、帯電電圧が出力されない。なお、スタンバイ期間ではＤ級アンプ３１は図６（Ｃ）が示すような固定周波数かつ固定デューティで出力電圧Ｖｏｕｔを出力する必要もない。そこで、本実施例のように、クロック信号AC_CLKをピークホールド回路３２でピークホールドすることで生成された信号がＤ級アンプ３１の出力を制御するスタンバイ信号Ｓｔｄｂｙとして利用される。スタンバイ期間ではＤ級アンプ３１のスイッチング動作が停止するため、Ｄ級アンプ３１の回路内では待機電力を消費しない省電力モードに遷移する。また、クロック信号AC_CLKを利用してスタンバイ信号Ｓｔｄｂｙが生成されるため、ＣＰＵ２１からの省電力モード用の信号線数を増やすことなくＤ級アンプ３１を省電力モードに遷移させることが可能となる。なお、本実施例では、回路コストを低減する観点から、ピークホールド回路３２のスイッチ素子ＳＷ２はスタンバイ信号Ｓｔｄｂｙを生成するとともに、発振器２１１からのクロック信号を遮断する遮断回路として機能している。これに代えて、発振器２１１と三角波生成部２１２との間に遮断回路が設けられ、スイッチ素子ＳＷ２から供給されるスタンバイ信号Ｓｔｄｂｙによって遮断回路が制御されてもよい。
【００２９】
本実施例ではＤ級アンプ３１の制御回路としてスタンバイ信号Ｓｔｄｂｙを生成するピークホールド回路３２について説明した。しかし、制御回路はピークホールド回路３２に限定されることはない。これは、Ｄ級アンプ３１の動作を適切に停止できるように制御する制御回路であれば十分だからである。たとえば、図９に示すようなクロック信号AC_CLKでスイッチ素子ＳＷ３を動作させ、スイッチ素子ＳＷ３の出力をフィルタＦが平滑化することでスタンバイ信号Ｓｔｄｂｙを生成してもよい。スイッチ素子ＳＷ３としてｐｎｐ型のトランジスタが採用されているため、クロック信号AC_CLKが入力されるとスタンバイ信号Ｓｔｄｂｙがハイとなり、クロック信号AC_CLKが入力されないときはスタンバイ信号Ｓｔｄｂｙがローとなる。スタンバイ信号Ｓｔｄｂｙがハイのときは、発振器２１１の生成した信号は三角波生成部２１２に入力される。一方で、スタンバイ信号Ｓｔｄｂｙがローのときは、発振器２１１の生成した信号は抵抗Ｒ１およびスイッチ素子ＳＷ３を介してグランドに向かい、三角波生成部２１２には入力されなくなる。つまり、スイッチ素子ＳＷ３のエミッタからコレクタに電流が流れるようになり、発振器２１１の出力端子が抵抗Ｒ１およびスイッチ素子ＳＷを介して接地される。これは、発振器２１１の出力端子が抵抗Ｒ１を通じてスイッチ素子ＳＷ３のエミッタに接続されており、スイッチ素子ＳＷ３のコレクタが接地されているからである。
【００３０】
このように、スイッチ素子ＳＷ３は周波数制御信号の有無に応じてオフ／オンするスイッチ素子の一例である。また、フィルタＦはスイッチ素子ＳＷ３からの出力信号を平滑化する平滑回路の一例である。フィルタＦは抵抗Ｒ１とコンデンサＣ１とにより構成されたローパスフィルタである。抵抗Ｒ２は、一端がフィルタＦの出力、発振器２１１の出力および三角波生成部２１２の入力に接続され、他端がグランドに接続されている抵抗素子の一例である。また、スイッチ素子ＳＷ３のベースには周波数制御信号が印加され、エミッタには発振器２１１の出力端子がされ、コレクタは接地されている。このように、スイッチ素子ＳＷ３は、スイッチ素子ＳＷ３に周波数制御信号が継続して供給されている期間は発振器２１１から出力された駆動信号を三角波生成部２１２に入力させるように動作する。また、スイッチ素子ＳＷ３は、スイッチ素子ＳＷ３に周波数制御信号が供給されていない期間は発振器２１１から出力された駆動信号を接地に導くことで三角波生成部２１２に入力させないように動作する。
【００３１】
本実施例ではＤ級アンプ３１としてフルブリッジ回路で構成されたアンプを採用した。しかし、ハーフブリッジ回路でトランス２０を駆動するようなＤ級アンプ３１が採用されてもよい。
【符号の説明】
【００３２】
２…帯電ローラ、１００…高圧電源、１１０…コントローラ、１０１…ＡＣ生成回路、３１…Ｄ級アンプ、３２…ピークホールド回路、２１１…発振器、２１２…三角波生成部、２１３、２１７…比較器、２１５、２１６…スイッチング動作部
【図１】
2017055219.tif 000003
【図２】
2017055219.tif 000004
【図３】
2017055219.tif 000005
【図４】
2017055219.tif 000006
【図５】
2017055219.tif 000007
【図６】
2017055219.tif 000008
【図７】
2017055219.tif 000009
【図８】
2017055219.tif 000010
【図９】
2017055219.tif 000011