(57)【要約】【課題】  溝に半導体材料を埋め込むことによって構成したフォトダイオードを採用した場合であっても、画質の劣化を抑制できる撮像装置およびその製造方法を提供する。【解決手段】  溝を有する半導体基板と、溝の形状を踏襲するように前記溝の底部および側壁に設けられた第１の導電型の第１の半導体領域を有する。また、溝を充填するように前記第１の半導体領域の上に設けられた第２の導電型の第２の半導体領域を有する。第１の半導体領域と第２の半導体領域により光電変換部が構成されている。【選択図】  図１
2017143159.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部を有する撮像装置の製造方法であって、
半導体基板に溝を形成する工程と、
前記溝の底部および側壁に、第１の導電型の第１の半導体領域を形成する工程と、
前記溝を充填するように、前記第１の半導体領域の上に、第２の導電型の第２の半導体領域を形成する工程と、を有し、
前記第１の半導体領域と前記第２の半導体領域により前記光電変換部を構成することを特徴とする撮像装置の製造方法。
【請求項２】
前記第１の半導体領域の不純物濃度は、前記第２の半導体領域の不純物濃度よりも高いことを特徴とする請求項１に記載の撮像装置の製造方法。
【請求項３】
前記第２の半導体領域の上部に、第１の導電型の第３の半導体領域をイオン注入で形成する工程を有し、前記第３の半導体領域の不純物濃度は、前記第１の半導体領域の不純物濃度と同じか、前記第１の半導体領域の不純物濃度よりも高いことを特徴とする請求項１または２に記載の撮像装置の製造方法。
【請求項４】
前記第２の半導体領域を形成する工程の後に、前記半導体基板の上に、第２導電型の第４の半導体領域を形成する工程と、を有し、
前記第４の半導体領域の不純物濃度は、前記第２の半導体領域の不純物濃度よりも低いことを特徴とする請求項３に記載の撮像装置の製造方法。
【請求項５】
前記第４の半導体領域を形成する工程は、前記第３の半導体領域を形成する工程の前に行い、
前記第３の半導体領域を形成する工程において、前記第４の半導体領域の一部に対してイオンを注入することを特徴とする請求項４に記載の撮像装置の製造方法。
【請求項６】
前記第１の半導体領域および前記第２の半導体領域は、エピタキシャル成長により形成されることを特徴とする請求項１から５のいずれか１項に記載の撮像装置の製造方法。
【請求項７】
前記第４の半導体領域は、エピタキシャル成長により形成されることを特徴とする請求項４または５に記載の撮像装置の製造方法。
【請求項８】
前記第４の半導体領域のうち、前記第３の半導体領域を形成する工程でイオンが注入されなかった領域は、前記光電変換部で生じた電荷を転送する転送トランジスタのゲート電極の下部に位置することを特徴とする請求項５に記載の撮像装置の製造方法。
【請求項９】
光電変換部を有する撮像装置であって、
溝を有する半導体基板と、
前記溝の形状を踏襲するように前記溝の底部および側壁に設けられた第１の導電型の第１の半導体領域と、
前記溝を充填するように前記第１の半導体領域の上に設けられた第２の導電型の第２の半導体領域と、を有し、
前記第１の半導体領域と前記第２の半導体領域により前記光電変換部が構成されていることを特徴とする撮像装置。
【請求項１０】
前記第２の半導体領域の体積は、前記第１の半導体領域の体積よりも大きいことを特徴とする請求項９に記載の撮像装置。
【請求項１１】
前記第１の半導体領域の不純物濃度は、前記第２の半導体領域の不純物濃度よりも高いことを特徴とする請求項９または１０に記載の撮像装置。
【請求項１２】
前記第２の半導体領域の上部に、第１の導電型の第３の半導体領域が設けられており、前記第３の半導体領域の不純物濃度は、前記第１の半導体領域の不純物濃度よりも高いことを特徴とする請求項９から１１のいずれか１項に記載の撮像装置。
【請求項１３】
前記半導体基板に、前記光電変換部で生じた電荷を転送する転送トランジスタが設けられており、
前記転送トランジスタのゲート電極の下部に、前記第２の半導体領域の不純物濃度よりも低い不純物濃度を有する第２導電型の第４の半導体領域が設けられていることを特徴とする請求項９から１２のいずれか１項に記載の撮像装置。
【請求項１４】
前記溝の深さは５μｍ以上であることを特徴とする請求項９から１３のいずれか１項に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、及びその製造方法に関する。
【背景技術】
【０００２】
近年、撮像装置の進歩により、高画質で安価なデジタルカメラやデジタルビデオカメラが普及している。これらの撮像装置は、シリコン半導体基板上に形成されたフォトダイオードやトランジスタ、抵抗、容量等の素子からなり、これら複数の素子が機能毎にブロック化されて画素部や画像処理回路等を形成する。撮像装置を高精細化するためには、これらの素子、例えば、光電変換部となるフォトダイオードの微細化が必要となる。しかし、フォトダイオードを微細化すると、フォトダイオード１個あたりに入射する光量も減少するため、信号電荷量も減少し、ＳＮ比が低下して画質が劣化する。特に、このような現象は短波長光よりも長波長光で問題となる。すなわち、短波長光と比較して長波長光はシリコン中での吸収率が低い上、長波長の入射光の多くがフォトダイオードよりも更に深いところまで侵入することとなり、信号電荷に変換されない。そこで、深いフォトダイオードを設けることによって、長波長光に対する感度を高めることが検討されている。一般的にフォトダイオードはイオン注入法により形成するため、イオンの加速エネルギーを十分大きくすれば、深いフォトダイオードを形成できる。
【０００３】
しかしながら、イオン注入装置側の性能によっては、長波長光が十分に吸収されるまでの深さを有するフォトダイオードをイオン注入法のみで形成するのは必ずしも容易ではない。また、仮にそのような深い注入が出来たとしても、イオンの加速エネルギーが大きいと、イオンの散乱も多くなるため、横方向のイオンの広がりが大きくなる。横方向のイオンの広がりが大きくなるとフォトダイオード間の分離性が低下するため、フォトダイオード間の距離を確保しなければならず、微細化という技術課題が解決できないこととなる。
【０００４】
そこで、特許文献１には、シリコン半導体基板上に溝を形成し、その溝に半導体を埋め込み、その半導体領域をフォトダイオードとすることによって、長波長光の感度を確保することが記載されている。例えば、特許文献１には、長波長光に対応した画素には、短波長光に対応した画素より深い溝を形成して、その溝に所望の導電型からなるシリコン半導体を埋め込むことで深いフォトダイオードを形成することが記載されている。また、特許文献１には、長波長光に対応した画素の溝に、シリコンよりも長波長光を吸収しやすいＳｉＧｅを埋め込むことが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１６２０７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載された方法では、フォトダイオードの空乏層に溝の界面が含まれる可能性がある。この界面は欠陥を多く含む場合があり、それがフォトダイオードの空乏層に含まれることでノイズ源となり、画質が劣化し得る。そこで、本発明においては、溝に半導体材料を埋め込むことによって構成したフォトダイオードを採用した場合であっても、画質の劣化を抑制することのできる撮像装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る撮像装置の製造方法は、光電変換部を有する撮像装置の製造方法であって、半導体基板に溝を形成する工程と、前記溝の底部および側壁に、第１の導電型の第１の半導体領域を形成する工程と、前記溝を充填するように、前記第１の半導体領域の上に、第２の導電型の第２の半導体領域を形成する工程と、を有し、前記第１の半導体領域と前記第２の半導体領域により前記光電変換部を構成することを特徴とする。
【０００８】
また、本発明に係る撮像装置は、光電変換部を有する撮像装置であって、溝を有する半導体基板と、前記溝の形状を踏襲するように前記溝の底部および側壁に設けられた第１の導電型の第１の半導体領域と、前記溝を充填するように前記第１の半導体領域の上に設けられた第２の導電型の第２の半導体領域と、を有し、前記第１の半導体領域と前記第２の半導体領域により前記光電変換部が構成されていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、溝に半導体材料を埋め込むことによって構成したフォトダイオードを採用した場合であっても、画質の劣化を抑制することのできる撮像装置および該撮像装置の製造方法を提供することを目的とする。
【図面の簡単な説明】
【００１０】
【図１】実施形態１に係る工程を説明する図
【図２】実施形態１に係る工程を説明する図
【図３】実施形態１に係る工程を説明する図
【図４】実施形態１に係る工程を説明する図
【図５】実施形態１に係る工程を説明する図
【図６】実施形態２に係る工程を説明する図
【発明を実施するための形態】
【００１１】
（実施形態１）
図１から図４は本実施形態における撮像装置の製造方法を説明するための断面模式図である。以下では、信号電荷として電子を用いる構成を例示するが、信号電荷として正孔を用いることも可能である。信号電荷として電子を用いる場合には、例えば、第１の導電型がｐ型、第２の導電型がｎ型である。ホールを信号電荷として用いる場合には、信号電荷が電子の場合に対して各半導体領域の導電型を逆の導電型にすればよい。すなわち、第１の導電型をｎ型とし、第２の導電型をｐ型とすればよい。
【００１２】
また、本実施形態を説明するにあたり、「半導体基板表面」とは、画素を構成する半導体領域が形成されている側の半導体基板の主表面のことを表す。また、「半導体基板」とは、材料基板だけでなく、複数の半導体領域が形成された部材をも含む概念である。さらに、半導体基板の主表面側の方向を「上」または「上部」、半導体基板の主表面側とは逆の裏面側の方向を「下」または「下部」と表現して、所定の領域や部材についての相対的な位置関係を特定することもある。
【００１３】
なお、以下では、画素領域および周辺領域においてＮＭＯＳトランジスタが設けられている例を説明するが、周辺領域には、ＮＭＯＳトランジスタだけでなく、ＰＭＯＳトランジスタも設けられる。
【００１４】
まず、図１（Ａ）に示すように、シリコン半導体基板１００を準備する。シリコン半導体基板は、例えばｐ型からなるが、ｎ型のシリコン半導体基板を用いてもよい。符号１０１は画素領域を示し、符号１０２は周辺回路領域を示す。画素領域１０１は、光電変換部であるフォトダイオードや、光電変換部で生じた電荷を転送するための転送トランジスタ等が配される領域である。周辺回路領域１０２は、画素領域１０１からの出力信号の処理等を行うＭＯＳトランジスタが配される領域である。
【００１５】
次に、図１（Ｂ）に示すように、シリコン半導体基板１００の上に、シリコン酸化膜１０４とシリコン窒化膜１０５を形成する。膜厚は、例えばシリコン酸化膜１０４が３００Åであり、シリコン窒化膜１０５が２０００Åである。
【００１６】
次に、図１（Ｃ）に示すように、フォトレジストをマスクとして溝１０６を形成する。後の工程で、溝１０６に半導体を充填することでフォトダイオードを形成する。溝１０６の深さは任意であるが、長波長光に対する感度を向上させる場合は深い方が望ましい。例えば、赤色光に対しては５μｍ以上の深さとする。
【００１７】
次に、図２（Ａ）に示すように、熱リン酸溶液でシリコン窒化膜１０５のみを選択的にエッチングして除去する。
【００１８】
次に、図２（Ｂ）に示すように、エピタキシャル成長法を用いて、溝１０６の底部および側壁に、ガード領域として機能するｐ型半導体領域１０７（第１の半導体領域）を形成する。ｐ型半導体領域１０７は、溝１０６の形状に沿うように、すなわち、溝１０６の形状を踏襲するように形成される。エピタキシャル成長条件の最適化により、シリコン酸化膜１０４の表面にｐ型半導体領域を形成させないことも可能である。ｐ型半導体領域１０７は、例えば厚さ０．０５μｍであり、不純物濃度は１×１０１８〜１×１０１９［ｃｍ−３］である。
【００１９】
次に、図２（Ｃ）に示すように、エピタキシャル成長法を用いて、ｐ型半導体領域１０７が形成された溝１０８を充填するように、ｎ型半導体領域１０９（第２の半導体領域）を埋め込む。これにより、ｐ型半導体領域１０７とｎ型半導体領域１０９とからフォトダイオード１０３が形成される。ｎ型半導体領域１０９の体積は、ｐ型半導体領域１０７の体積よりも大きい。溝１０８にｎ型半導体を埋め込むエピタキシャル成長条件下では、シリコン酸化膜１０４の表面にｎ型半導体領域１０９′が形成され得る。ｎ型半導体領域１０９及び１０９′の不純物濃度はｐ型半導体領域１０７の不純物濃度よりも低く、例えば、１×１０１６〜１×１０１７［ｃｍ−３］である。
【００２０】
次に、図３（Ａ）に示すように、ＣＭＰ法によりｎ型半導体領域１０９′の全てと、ｎ型半導体領域１０９の半導体基板表面側の一部を研磨除去する。ＣＭＰの際にシリコン酸化膜１０４が研磨除去のストッパー膜となるので、半導体基板１００の最表面が研磨除去されることが抑制される。
【００２１】
次に、図３（Ｂ）に示すように、希フッ酸薬液等でシリコン酸化膜１０４のみを選択的に除去して、素子分離絶縁膜１１０を形成する。素子分離絶縁膜はＬＯＣＯＳ法やＳＴＩ法により形成する。また、イオン注入法により画素領域のウエル１１１及び周辺回路領域のウエル１１２を形成する。ウエル１１１およびウエル１１２はｐ型半導体領域からなる。
【００２２】
次に、図３（Ｃ）に示すように、シリコン半導体基板表面に絶縁膜１１４とポリシリコンを成膜し、フォトリソグラフィーとドライエッチングにより、ＭＯＳトランジスタのゲート電極を形成する。符号１１５は、周辺回路領域に配されているＭＯＳトランジスタのゲート電極であり、符号１１６は、画素領域に配されている転送トランジスタのゲート電極である。また、符号１１７は、画素領域に配されている転送トランジスタ以外のトランジスタのゲート電極である。
【００２３】
次に、図４（Ａ）に示すように、フォトリソグラフィーとイオン注入法により、画素領域のＭＯＳトランジスタのｎ型半導体領域（ＬＤＤ領域）１１８、周辺回路領域のＭＯＳトランジスタのｎ型半導体領域（ＬＤＤ領域）１１９を形成する。また、ｎ型半導体領域（フローティングディフュージョン領域：ＦＤ領域）１２０を形成する。ＦＤ領域１２０は、転送トランジスタを用いてフォトダイオード１０３から転送される電子を蓄積する役割を果たす。
【００２４】
次に、図４（Ｂ）に示すように、フォトリソグラフィーとイオン注入法により、ｐ型半導体領域１２１（第３の半導体領域）を形成する。ｐ型半導体領域１２１を形成することにより、ｎ型半導体領域１０９と絶縁膜１１４の界面に存在する欠陥を発生源とする暗電流を抑制できる。ｐ型半導体領域１２１の不純物濃度は、１×１０１８〜１×１０１９［ｃｍ−３］である。暗電流を抑制するためには、ｐ型半導体領域１２１の不純物濃度をｐ型半導体領域１０７の不純物濃度と同じにするか、ｐ型半導体領域１０７の不純物濃度よりも高くなるようにイオンを注入する。また、画素領域１０１および周辺回路領域１０２において、各ＭＯＳトランジスタの上に絶縁膜１２２を形成する。絶縁膜１２２は、シリコン酸化膜単膜、シリコン窒化膜単膜、または、これらの積層膜であり得る。
【００２５】
次に、図４（Ｃ）に示すように、フォトリソグラフィーとドライエッチングにより絶縁膜１２２をパターニングする。これにより、周辺回路領域１０２に配されているトランジスタのゲート電極側壁にはサイドスペーサ１２３が形成される。また、画素領域１０１には保護膜１２４が形成される。さらに、フォトリソグラフィーとイオン注入法を用いて、周辺回路領域１０２のトランジスタにｎ型半導体領域（ソース／ドレイン）１２５を形成する。ｎ型半導体領域はトランジスタのソース領域またはドレイン領域となる。この後、層間膜、配線構造、カラーフィルタ、マイクロレンズを順次形成する（不図示）。
【００２６】
以上の工程によれば、溝を形成して、この溝にフォトダイオードを形成していることから、深いフォトダイオードを形成することができる。また、ｐ型半導体領域１０７とｎ型半導体領域１０９からなるフォトダイオードのｐｎ接合面を、溝１０６の界面から離すことができる。さらに、ｐ型半導体領域１０７の不純物濃度を、Ｎ型半導体領域１０９の不純物濃度よりも、十分高くすることで、フォトダイオードに形成される空乏層のうちｐ型半導体領域１０７側の幅を十分狭く抑えられる。そのため、逆バイアスをかけたとしても、フォトダイオードの空乏層は溝１０６まで到達しないように構成することが可能である。フォトダイオードの空乏層に溝１０６の界面が到達しなければ、溝１０６の界面に存在する欠陥を起因とする暗電流成分を抑えることができる。
【００２７】
（実施形態２）
本実施形態では、転送トランジスタの真下、すなわち、チャネル領域にｎ型半導体領域を追加的に設ける例を説明する。実施形態１の場合、転送トランジスタのチャネル領域には、ｐ型半導体領域１０７（ガード領域）が配されている。ｐ型半導体領域領域１０７の不純物濃度は、ｎ型半導体領域１０９の不純物濃度よりも高く設定されている。そのため、ガード領域がチャネル領域に存在することで、転送トランジスタの閾値電圧が上昇し、転送トランジスタによる電子の転送効率が低下しうる可能性がある。本実施形態によれば、このような転送効率の低下を抑制できる。以下、説明を行うが、図３（Ａ）までは、実施形態１と同一である。
【００２８】
図３（Ａ）に示した工程の後に、図５（Ａ）に示すように、シリコン酸化膜１０４をエッチングにより選択的に除去する。
【００２９】
次に、図５（Ｂ）に示すように、エピタキシャル成長法により、シリコン半導体基板にｎ型半導体領域２０１（第４の半導体領域）を形成する。ｎ型半導体領域２０１の不純物濃度は、ｎ型半導体領域１０９の不純物濃度よりも低くなるようにする。
【００３０】
次に、図５（Ｃ）に示すように、素子分離絶縁膜１１０を形成する。素子分離絶縁膜はＬＯＣＯＳ法やＳＴＩ法により形成する。また、イオン注入法を用いて、ｐ型半導体領域からなる画素領域のウエル１１１や、周辺回路領域のウエル１１２を形成する。ここで、ｎ型半導体領域２０１が形成されていた一部の領域は、ｐ型半導体領域であるウエル１１１やウエル１１２になる。このため、ｎ型半導体領域２０１の不純物濃度（第４の半導体領域）は、ｎ型半導体領域１０９（第２の半導体領域）の不純物濃度よりも低くする。
【００３１】
次に、図６（Ａ）に示すように、シリコン半導体基板表面に絶縁膜１１４とポリシリコンを成膜して、フォトリソグラフィーとドライエッチングにより、ゲート電極１１５、１１６、１１７を形成する。
【００３２】
次に、図６（Ｂ）に示すように、フォトリソグラフィーとイオン注入法により、画素領域のＭＯＳトランジスタのｎ型半導体領域（ＬＤＤ領域）１１８、周辺回路領域のＭＯＳトランジスタのｎ型半導体領域（ＬＤＤ領域）１１９を形成する。また、ｎ型半導体領域（ＦＤ領域）１２０を形成する。ＦＤ領域１２０は、転送トランジスタを介してフォトダイオード１０３から転送される電子を蓄積する。
【００３３】
次に、図６（Ｃ）に示すように、フォトリソグラフィーとイオン注入法により、ｐ型半導体領域１２１を形成する。この工程において、ｎ型半導体領域２０１のうち素子分離絶縁膜１１０と近接する領域にもイオンが注入されるため、ｎ型半導体領域２０１の一部はｐ型半導体領域１２１となる。すなわち、平面視において、残存したｎ型半導体領域２０１は、ｐ型半導体領域１２１よりも、転送トランジスタのゲート電極側に形成されることになる。また、平面視において、ｐ型半導体領域１２１は、転送トランジスタのゲート電極から離間するように形成される。
【００３４】
次に、絶縁膜１２２を形成し、実施形態１と同様の工程を経る。
【００３５】
本実施形態では、ｎ型半導体領域２０１（第４の半導体領域）の一部は転送トランジスタ及びその他の画素トランジスタのチャネル領域となり得る。そのため、閾値電圧を調整するために、ｎ型半導体領域２０１には、追加的にｎ型不純物のイオン注入を実施してもよい。
【００３６】
（その他の実施形態）
上記実施形態では、転送トランジスタを設ける例を説明したが、転送トランジスタは必ずしも設ける必要がなく、光電変換部から増幅トランジスタのゲートに直接入力するような形態も本願発明は包含する。
【符号の説明】
【００３７】
１０３  フォトダイオード
１０７  ｐ型半導体領域
１０９  ｎ型半導体領域
１２１  ｐ型半導体領域
【図１】
2017143159.tif 000003
【図２】
2017143159.tif 000004
【図３】
2017143159.tif 000005
【図４】
2017143159.tif 000006
【図５】
2017143159.tif 000007
【図６】
2017143159.tif 000008