(57)【要約】【課題】半導体の移載の過程において、その特性を劣化させない半導体発光装置およびその製造方法を提供する。【解決手段】半導体発光装置は、基板と、前記基板に接し、その内部に非晶質もしくは多結晶の領域を含む半導体層と、前記半導体層上に設けられ、第１導電形の第１半導体と、第２導電形の第２半導体と、前記第１半導体と前記第２半導体との間に設けられた発光層と、を含む発光体と、前記半導体層と前記発光体との間に設けられ、前記第１半導体および前記第２半導体のいずれか一方に電気的接続された第１電極と、を備える。【選択図】図１
2017055019.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に接し、その内部に非晶質もしくは多結晶の領域を含む半導体層と、
前記半導体層上に設けられ、第１導電形の第１半導体と、第２導電形の第２半導体と、前記第１半導体と前記第２半導体との間に設けられた発光層と、を含む発光体と、
前記半導体層と前記発光体との間に設けられ、前記第１半導体および前記第２半導体のいずれか一方に電気的接続された第１電極と、
を備えた半導体発光装置。
【請求項２】
前記半導体層と前記発光体との間において前記第１半導体および前記第２半導体の他方に電気的に接続され、前記半導体層から電気的に絶縁された第２電極をさらに備えた請求項１記載の半導体発光装置。
【請求項３】
前記半導体層の表面は、前記発光体を囲むダイシング領域に露出する請求項１または２に記載の半導体発光装置。
【請求項４】
前記半導体層は、前記基板と同じ材料を含む請求項１〜３のいずれか１つに記載の半導体発光装置。
【請求項５】
第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を含む積層構造を第１基板上に形成する工程と、
前記積層構造の上に、前記第１半導体層もしくは前記第２半導体層に電気的に接続された電極を選択的に形成する工程と、
前記積層構造上に前記電極を覆う第３半導体層を形成する工程と、
前記第３半導体層の表面に第２基板の表面を接触させ、前記第３半導体層と前記第２基板とを接合する工程と、
前記第１基板を前記積層構造上から除去する工程と、
を備えた半導体発光装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、半導体発光装置およびその製造方法に関する。
【背景技術】
【０００２】
発光層を含む半導体を第１の基板上に形成し、その後、この半導体を第１の基板とは別の第２の基板上に移載して形成される半導体発光装置がある。しかしながら、この過程において、半導体内に歪が生じ、半導体発光装置の特性を劣化させることがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−８００４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、半導体の移載の過程において、その特性を劣化させない半導体発光装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体発光装置は、基板と、前記基板に接し、その内部に非晶質もしくは多結晶の領域を含む半導体層と、前記半導体層上に設けられ、第１導電形の第１半導体と、第２導電形の第２半導体と、前記第１半導体と前記第２半導体との間に設けられた発光層と、を含む発光体と、前記半導体層と前記発光体との間に設けられ、前記第１半導体および前記第２半導体のいずれか一方に電気的接続された第１電極と、を備える。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態に係る半導体発光装置を表す模式断面図である。
【図２】第１実施形態に係る半導体発光装置の製造過程を表す模式断面図である。
【図３】図２に続く製造過程を表す模式断面図である。
【図４】図３に続く製造過程を表す模式断面図である。
【図５】図４に続く製造過程を表す模式断面図である。
【図６】図５に続く製造過程を表す模式断面図である。
【図７】図６に続く製造過程を表す模式断面図である。
【図８】第２実施形態に係る半導体発光装置を表す模式断面図である。
【図９】第２実施形態に係る半導体発光装置の製造過程を表す模式断面図である。
【図１０】図９に続く製造過程を表す模式断面図である。
【図１１】図１０に続く製造過程を表す模式断面図である。
【図１２】図１１に続く製造過程を表す模式断面図である。
【発明を実施するための形態】
【０００７】
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
【０００８】
各実施形態の記載は例示であり、発明をそれに限定するものではない。また、各実施例を構成する要素は、技術的に可能であれば、共通に適用されるものである。
【０００９】
［第１実施形態］  
図１は、第１実施形態に係る半導体発光装置１を表す模式断面図である。図１（ａ）は、図１（ｂ）中に示すＡ−Ａ線に沿った断面図である。図１（ｂ）は、上面図である。
【００１０】
図１（ａ）に示すように、半導体発光装置１は、基板１０と、半導体層２０と、発光体３０と、を含む。基板１０は、例えば、導電性を有するシリコン基板である。半導体層２０は、基板１０の上に設けられる。
【００１１】
半導体層２０は、基板１０に接し、その内部に非晶質もしくは多結晶の領域を含む。半導体層２０は、例えば、基板１０と同じ材料を含む。半導体層２０は、例えば、シリコン層である。
【００１２】
ここで、「非晶質」とは、原子の配列に規則性がない状態を言い、例えば、近接する原子間において規則性を有していたとしても、全体として原子の配列に規則性がない状態を含む。また、「多結晶」とは、ランダムに配向した複数の結晶粒を含む状態をいう。例えば、Ｘ線回折における回折角に対するＸ線の強度分布によれば、その強度ピークの半値幅は、非晶質半導体の方が多結晶半導体よりも広く、また、多結晶半導体の方が単結晶半導体よりも広い。
【００１３】
発光体３０は、半導体層２０の上に設けられる。発光体３０は、第１半導体（以下、ｎ形半導体３１）と、発光層３３と、第２半導体（ｐ形半導体３５）と、を含む。発光層３３は、ｎ形半導体３１とｐ形半導体３５との間に設けられる。発光体３０の上面３０ａは、光取り出し効率を向上させるために粗面化される。
【００１４】
半導体発光装置１は、第１電極（以下、ｐ側電極４０）と、第２電極（以下、ｎ側電極５０）と、裏面金属層６０と、をさらに備える。ｐ側電極４０は、半導体層２０と発光体３０との間に設けられる。
【００１５】
ｐ側電極４０は、コンタクト層４１と、キャップ層４３と、を含む。コンタクト層４１は、ｐ形半導体３５に接し、ｐ形半導体３５に電気的接続される。キャップ層４３は、ｐ形半導体上において、コンタクト層４１を覆い、電気的に接続する。また、半導体層２０は、キャップ層４３に接する。キャップ層４３は、半導体層２０の表面に沿って、発光体３０の外側に延出する部分（延出部４３ｅ）を含む。コンタクト層４１は、発光層３３から放射される光を反射する材料、例えば、銀またはアルミニウムを含む。
【００１６】
ｎ側電極５０は、ｎ形半導体３１の上に設けられ、ｎ形半導体３１に電気的に接続される。ｎ側電極５０は、例えば、ボンディングパッドとしても機能する。裏面金属層６０は、基板１０の裏面に電気的に接続される。
【００１７】
半導体発光装置１は、発光体３０の側面を覆うパッシベーション膜３７と、ボンディングパッド４５と、をさらに備える。パッシベーション膜３７は、例えば、シリコン酸化膜であり、発光層３３の端面を保護する。ボンディングパッド４５は、キャップ層４３の延出部４３ｅの上に設けられる。
【００１８】
半導体層２０は、例えば、導電性を有し、基板１０とｐ側電極４０とを電気的に接続する。半導体発光装置１は、例えば、実装基板上にマウントされ、ｎ側電極５０と裏面金属層６０、もしくは、ｎ側電極５０とボンディングパッド４５とを介して駆動回路に電気的に接続される。
【００１９】
図１（ｂ）に示すように、半導体発光装置１は、例えば、四角形の外形を有する。半導体層２０の上面において、発光体３０の外縁３０ｐは、半導体層２０の外縁２０ｐの内側に位置する。また、ｐ側電極４０の外縁４０ｐは、半導体層２０の外縁２０ｐよりも内側に位置する。コンタクト層４１の外縁４１ｐは、ｐ側電極４０の外縁４０ｐ（キャップ層４３の外縁）よりも内側に位置する。すなわち、発光体３０を囲むダイシング領域ＤＬには、半導体層２０が露出する。
【００２０】
次に、図２（ａ）〜図７（ｂ）を参照して、第１実施形態に係る半導体発光装置１の製造方法を説明する。図２（ａ）〜図７（ｂ）は、半導体発光装置１の製造過程を順に表す模式断面図である。
【００２１】
図２（ａ）に示すように、基板１００の上にｎ形半導体層１３１、発光層１３３およびｐ形半導体層１３５を順にエピタキシャル成長する。基板１００は、例えば、シリコン基板である。ｎ形半導体層１３１、発光層１３３およびｐ形半導体層１３５は、例えば、有機金属を原料とするＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）を用いて形成される。
【００２２】
ｎ形半導体層１３１は、例えば、ｎ形窒化ガリウム層（ＧａＮ層）を含む。また、ｎ形半導体層１３１は、ＧａＮ、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）などを含むバッファ層をさらに含んでも良い。バッファ層は、基板１００とｎ形ＧａＮ層の間に設けられる。
【００２３】
発光層１３３は、例えば、窒化インジウムガリウム（ＩｎＧａＮ）からなる井戸層と、ＧａＮからなる障壁層と、により構成される量子井戸を含む。また、発光層１３３は、複数の量子井戸を含む多重量子井戸構造を有しても良い。
【００２４】
ｐ形半導体層１３５は、例えば、ｐ形ＡｌＧａＮ層とｐ形ＧａＮ層とを積層した構造を有する。ｐ形ＡｌＧａＮ層は、発光層１３３の上に形成され、ｐ形ＧａＮ層は、ｐ形ＡｌＧａＮ層の上に形成される。
【００２５】
図２（ｂ）に示すように、ｐ形半導体層１３５の上にコンタクト層４１を選択的に形成する。コンタクト層４１は、例えば、銀を含む金属層である。ここで、「選択的に形成する」とは、ｐ形半導体層１３５の全面ではなく、所定の領域を覆うように形成することを言う。例えば、ｐ形半導体層１３５の全面に形成された金属層をフォトリソグラフィを用いて所定の形状にパターニングする。
【００２６】
図２（ｃ）に示すように、キャップ層４３を選択的に形成し、コンタクト層４１を覆う。キャップ層４３は、例えば、コンタクト層４１側から白金（Ｐｔ）と、チタニウム（Ｔｉ）と、金（Ａｕ）と、を順に含む積層構造を有する。
【００２７】
図３（ａ）に示すように、ｐ形半導体層１３５の上に半導体層２０を形成する。半導体層２０は、コンタクト層４１およびキャップ層４３を覆う。半導体層２０は、例えば、ｐ形半導体層１３５の表面に垂直な方向において、好ましくは、コンタクト層４１およびキャップ層４３を合わせた厚さの３倍以上の厚さを有する。半導体層２０は、例えば、１〜２μｍの厚さに形成する。これにより、例えば、ＣＭＰ（Chemical Mechanical Polishing）を用いて半導体層２０の表面を平坦化することが可能となる。
【００２８】
半導体層２０は、例えば、プラズマＣＶＤ（Plasuma enhanced Chemincal Vapor Deposition）を用いて形成されるシリコン層である。半導体層２０は、例えば、シランガス（ＳｉＨ４）を原料として形成される。また、シランガスにジボラン（Ｂ２Ｈ６）を添加し、半導体層２０にｐ形不純物をドーピングしても良い。これにより、導電性を有する半導体層２０を形成することができる。また、半導体層２０は、例えば、レーザアニール法を用いて熱処理される。これにより、半導体層２０の下の各層にダメージを与えることなく、ｐ形不純物ボロン（Ｂ）を活性化させることができる。
【００２９】
半導体層２０は、コンタクト層４１およびキャップ層４３の材料である金属の熱変成を回避できる温度で堆積されることが好ましい。半導体層２０は、例えば、４００℃以下の温度で形成される。これにより、コンタクト層４１およびキャップ層４３の変成を抑制すると共に、ｎ形半導体層１３１、発光層１３３およびｐ形半導体層１３５に生じる歪みを低減できる。このような過程を経て形成される半導体層２０は、例えば、非晶質もしくは多結晶の領域、またはその両方を含む。
【００３０】
図３（ｂ）に示すように、半導体層２０の表面２０ｓを平坦化する。例えば、ＣＭＰを用いて、半導体層２０の表面２０ｓを数ｎｍＲａ（算術平均粗さ）以下となるように平坦化する。
【００３１】
図４（ａ）に示すように、基板１０と半導体層２０とを対向させて配置する。続いて、図４（ｂ）に示すように、基板１０と半導体層２０とを接合する。この過程は、例えば、減圧されたチャンバ内で実施される。さらに、基板１０と半導体層２０とを接合する前に、例えば、基板１０の表面１０ｓおよび半導体層２０の表面２０ｓにアルゴン（Ａｒ）イオンを照射する。これにより、表面１０ｓおよび２０ｓの上に形成された自然酸化膜や、吸着された不純物を除去することができる。
【００３２】
基板１０は、例えば、常温下において加圧することにより、半導体層２０に接合することができる。したがって、コンタクト層４１およびキャップ層４３を熱変性させることがない。すなわち、コンタクト抵抗の増大や反射率の低下を回避できる。また、ｎ形半導体層１３１、発光層１３３およびｐ形半導体層１３５に熱歪を発生させることなく、基板１０を半導体層２０に接合することができる。
【００３３】
図５（ａ）に示すように、基板１００をｎ形半導体層１３１の表面から除去する。基板１００は、例えば、研削により薄層化された後、ウェットエッチングを用いて除去される。なお、図５（ａ）は、図４（ｂ）の上下を逆に表している（同図中のＸＹＺ軸を参照）。
【００３４】
図５（ｂ）に示すように、ｎ形半導体層１３１の表面１３１ａを粗面化する。例えば、アルカリ溶液を用いて、ｎ形半導体層１３１をウェットエッチングする。このエッチング過程では、ｎ形半導体層１３１のエッチング速度がその結晶面に依存するエッチング液を用いる。これにより、表面１３１ａにエッチング速度が他よりも遅い結晶面を露出させることができる。その結果、ｎ形半導体層１３１の表面１３１ａに凹凸が形成され、粗面化される。
【００３５】
図６（ａ）に示すように、ｎ形半導体層１３１、発光層１３３、ｐ形半導体層１３５を選択的に除去し、発光体３０を形成する。発光体３０は、例えば、熱リン酸を用いてウェットエッチングすることができる。発光体３０は、ｎ形半導体３１と、発光層３３と、ｐ形半導体３５と、を含む。ｎ形半導体３１、発光層３３およびｐ形半導体３５は、それぞれｎ形半導体層１３１、発光層１３３およびｐ形半導体層１３５の一部である。
【００３６】
図６（ｂ）に示すように、パッシベーション膜３７を形成し、発光体３０の側面３０ｂを覆う。パッシベーション膜３７は、例えば、プラズマＣＶＤを用いて形成されるシリコン酸化膜もしくはシリコン窒化膜であり、側面３０ｂに露出した発光層３３を保護する。また、キャップ層４３の延出部４３ｅ上において、パッシベーション膜３７に開口３７ａを形成する。また、半導体層２０の上面において隣接する発光体３０間にダイシング領域ＤＬを形成する（図７（ｂ）参照）。
【００３７】
図６（ｃ）に示すように、ボンディングパッド４５と、ｎ側電極５０と、を形成する。ボンディングパッド４５は、開口３７ａの内部において延出部４３ｅの上に形成され、延出部４３ｅに電気的に接続される。ｎ側電極５０は、発光体３０の上に選択的に形成され、上面３０ａに接する。ボンディングパッド４５およびｎ側電極５０には、例えば、真空蒸着法を用いて形成されるアルミニウム層を用いることができる。また、ボンディングパッド４５およびｎ側電極５０は、同時に形成することができる。
【００３８】
図７（ａ）に示すように、基板１０の裏面に裏面金属層６０を形成する。例えば、発光体３０の上面３０ａに粘着シート１４０を貼り付けた後、基板１０の裏面を所定の厚さ（１００〜２００μｍ）に研削する。続いて、例えば、チタニウム（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）を順に蒸着し、裏面金属層６０を形成する。
【００３９】
図７（ｂ）に示すように、半導体発光装置１をチップ化する。例えば、基板１０の裏面にダイシングシート１５０を貼り付け、ダイシングブレードを用いて半導体層２０および基板１０をカットする。
【００４０】
本実施形態に係る半導体発光装置１は、基板１０と発光体３０との間に、発光層３３から放射される光を反射するｐ側電極４０を有する。これにより、基板１０の光吸収を抑制できる。また、ダイシング領域ＤＬには、半導体層２０が露出し、基板１０の裏面側の金属層６０以外の金属が介在しない。このため、ダイシング時におけるチッピングを回避することが容易であり、製造歩留りを向上させることができる。
【００４１】
［第２実施形態］  
図８は、第２実施形態に係る半導体発光装置２を表す模式断面図である。半導体発光装置２は、基板１０と、半導体層２０と、発光体３０と、を含む。基板１０は、例えば、シリコン基板である。
【００４２】
半導体層２０は、基板１０の上に設けられる。半導体層２０は、基板１０に接し、その内部に非晶質もしくは多結晶の領域を含む。半導体層２０は、例えば、基板１０と同じ材料を含む。半導体層２０は、例えば、シリコン層である。
【００４３】
発光体３０は、半導体層２０の上に設けられる。発光体３０は、ｎ形半導体３１と、発光層３３と、ｐ形半導体３５と、を含む。発光体３０は、ｐ形半導体３５および発光層３３を貫いてｎ形半導体３１に至るバイアホール３９を有する。
【００４４】
半導体発光装置２は、半導体層２０と発光体３０との間に、ｐ側電極４０と、絶縁層４７と、ｎ側電極５５と、をさらに備える。ｎ側電極５５は、バイアホール３９の底面に設けられ、ｎ形半導体３１に電気的に接続される。
【００４５】
ｐ側電極４０は、コンタクト層４１と、キャップ層４３と、を含む。コンタクト層４１は、ｐ形半導体３５に接し、ｐ形半導体３５に電気的接続される。キャップ層４３は、コンタクト層４１を覆い、コンタクト層４１に電気的に接続される。
【００４６】
絶縁層４７は、半導体層２０とｐ側電極４０との間に設けられ、ｐ側電極４０を覆う。ｐ側電極４０は、絶縁層４７により半導体層２０から電気的に絶縁される。また、ｐ形半導体３５も、絶縁層４７により半導体層２０から電気的に絶縁される。
【００４７】
さらに、図８に示すように、半導体層２０は、バイアホール３９の内部に延在する部分（延在部２０ａ）を有する。延在部２０ａは、ｎ側電極５５に接し、且つ、電気的に接続される。絶縁層４７は、バイアホール３９の内壁を覆い、発光層３３およびｐ形半導体３５を半導体層２０から電気的に絶縁する。
【００４８】
本実施形態では、半導体層２０と発光体３０との間にｐ側電極４０およびｎ側電極５５が設けられる。そして、ｐ側電極４０は、半導体層２０から電気的に絶縁され、ｎ側電極５５は、半導体層２０に電気的に接続される。ｐ側電極４０は、例えば、ボンディングパッド４５を介して駆動回路に接続され、ｎ側電極５５は、半導体層２０、基板１０および裏面金属層６０を介して駆動回路に電気的に接続される。
【００４９】
次に、図９（ａ）〜図１２（ｃ）を参照して、第２実施形態に係る半導体発光装置２の製造方法を説明する。図９（ａ）〜図１２（ｂ）は、半導体発光装置２の製造過程を順に表す模式断面図である。
【００５０】
図９（ａ）に示すように、基板１００の上にｎ形半導体層１３１、発光層１３３およびｐ形半導体層１３５を順にエピタキシャル成長する。基板１００は、例えば、シリコン基板である。続いて、ｐ側電極４０を形成する。例えば、真空蒸着法もしくはスパッタ法を用いてｐ形半導体層１３５の上にコンタクト層４１を形成する。コンタクト層４１は、例えば、フォトリソグラフィを用いてパターニングさる。さらに、ｐ形半導体層１３５の上に、コンタクト層４１を覆うキャップ層４３を形成する。
【００５１】
図９（ｂ）に示すように、バイアホール３９を形成する。バイアホール３９は、例えば、ＲＩＥ（Reactive Ion Etching）を用いて選択的に形成される。このエッチングは、例えば、バイアホール３９を形成する部分に開口を有するレジストマスクを用いて実施する。バイアホール３９は、ｐ形半導体層１３５および発光層１３３を貫通してｎ形半導体層１３１に至る深さに形成される。バイアホール３９は、例えば、３０μｍ〜１００μｍの直径を有する。これにより、ｎ側電極５５に流れる電流の密度を低減できる。
【００５２】
図９（ｃ）に示すように、絶縁層４７を形成する。絶縁層４７は、ｐ形半導体３５、ｐ側電極４０およびバイアホール３９の内面を覆う。絶縁層４７は、例えば、プラズマＣＶＤを用いて形成されるシリコン酸化層、もしくは、シリコン窒化層である。絶縁層４７は、例えば、３００℃以下の成長温度で形成される。これにより、例えば、ｐ形半導体３５とｐ側電極４０との間のコンタクト抵抗の上昇、および、ｐ側電極４０の反射率の低下を避けることができる。絶縁層４７は、例えば、５００ｎｍ〜１５００ｎｍの厚さを有する。これにより、半導体層２０と発光体３０との間、および、半導体層２０とｐ側電極４０との間の絶縁耐圧を所定の値よりも大きくすることができる。
【００５３】
図１０（ａ）に示すように、バイアホール３９の底面上にｎ側電極５５を形成する。例えば、バイアホール３９の底面に連通する開口を有するレジストマスクを用いて絶縁層４７を選択的に除去する。続いて、例えば、真空蒸着法を用いてアルミニウム層を形成する。その後、バイアホール３９の底面上にｎ側電極５５となる部分を残し、レジストマスクおよびその上に形成されたアルミニウム層を除去する。
【００５４】
図１０（ｂ）に示すように、絶縁層４７の上に半導体層２０を形成する。半導体層２０は、バイアホール３９の内部を埋め込み、ｎ側電極５５に接する。半導体層２０は、例えば、３μｍ〜５μｍの厚さに形成する。これにより、バイアホール３９の内部を埋め込み、例えば、ＣＭＰ（Chemical Mechanical Polishing）を用いて平坦化することが可能となる。
【００５５】
半導体層２０は、例えば、プラズマＣＶＤ（Plasuma enhanced Chemincal Vapor Deposition）を用いて形成されるシリコン層である。半導体層２０は、例えば、ホスフィン（ＰＨ３）を添加したシランガス（ＳｉＨ４）を原料として形成される。これにより、ｎ形不純物をドーピングしたシリコン層を形成できる。また、半導体層２０は、例えば、レーザアニール法を用いて熱処理され、ｎ形不純物であるリン（Ｐ）を活性化させる。半導体層２０は、例えば、４００℃以下の温度で形成され、非晶質もしくは多結晶の領域、またはその両方を含む。
【００５６】
図１１（ａ）に示すように、半導体層２０の表面２０ｓを平坦化する。例えば、ＣＭＰを用いて、半導体層２０の表面２０ｓを数ｎｍＲａ（算術平均粗さ）以下となるように平坦化する。
【００５７】
図１１（ｂ）に示すように、基板１０と半導体層２０とを接合する。基板１０の表面１０ｓと、半導体層２０の表面２０ｓを対向させ、その後、両者を接触させる。さらに、例えば、常温下において加圧することにより、基板１０を半導体層２０に接合する。
【００５８】
図１２（ａ）に示すように、基板１００をｎ形半導体層１３１の表面から除去する。基板１００は、例えば、研削およびウェットエッチングを用いて除去される。なお、図１２（ａ）は、図１１（ｂ）の上下を逆に表している（同図中のＸＹＺ軸を参照）。
【００５９】
図１２（ｂ）に示すように、発光体３０を形成する。例えば、ｎ形半導体層１３１の表面１３１ａをエッチングにより粗面化し、その後、ｎ形半導体層１３１、発光層１３３、ｐ形半導体層１３５を選択的に除去する。発光体３０は、ｎ形半導体３１と、発光層３３と、ｐ形半導体３５と、を含む。ｎ形半導体３１、発光層３３およびｐ形半導体３５は、それぞれｎ形半導体層１３１、発光層１３３およびｐ形半導体層１３５の一部である。
【００６０】
図１２（ｃ）に示すように、パッシベーション膜３７を形成し、発光体３０の側面３０ｂを覆う。さらに、ボンディングパッド４５を形成する。ボンディングパッド４５は、延出部４３ｅの上に形成される。続いて、図７（ａ）および（ｂ）に示す工程にしたがって裏面金属層６０形成し、半導体発光装置２をチップ化する。
【００６１】
このように、本実施形態では、基板１０と半導体層２０とを直接ウェーハボンディングすることにより、発光体３０となる各半導体層を基板１０に移載する。この過程は、常温（室温）により実施可能で有り、例えば、ハンダ材などの金属接合材を用いる場合に比べて発光体３０に生じる熱歪を低減できる。また、半導体層２０を接合層とすることにより、ダイシング領域における金属層を削減することが可能となり、ダイシングによるチップ化が容易になる。
【００６２】
なお、本願明細書において、「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ≦１）のIII−Ｖ族化合物半導体を含み、さらに、Ｖ族元素としては、Ｎ（窒素）に加えてリン（Ｐ）や砒素（Ａｓ）などを含有する混晶も含むものとする。また、上記の組成において、導電型などの各種の物性を制御するために添加される各種の元素を含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【００６３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６４】
１、２…半導体発光装置、  １０、１００…基板、  １０ｓ、２０ｓ、１３１ａ…表面、  ２０…半導体層、  ２０ａ…延在部、  ２０ｐ、３０ｐ、４０ｐ、４１ｐ…外縁、  ３０…発光体、  ３０ａ…上面、  ３０ｂ…側面、  ３１…ｎ形半導体、  ３３、１３３…発光層、  ３５…ｐ形半導体、  ３７…パッシベーション膜、  ３７ａ…開口、  ３９…バイアホール、  ４０…ｐ側電極、  ４１…コンタクト層、  ４３…キャップ層、  ４３ｅ…延出部、  ４５…ボンディングパッド、  ４７…絶縁層、  ５０、５５…ｎ側電極、  ６０…裏面金属層、  １３１…ｎ形半導体層、  １３５…ｐ形半導体層、  １４０…粘着シート、  １５０…ダイシングシート、  ＤＬ…ダイシング領域
【図１】
2017055019.tif 000003
【図２】
2017055019.tif 000004
【図３】
2017055019.tif 000005
【図４】
2017055019.tif 000006
【図５】
2017055019.tif 000007
【図６】
2017055019.tif 000008
【図７】
2017055019.tif 000009
【図８】
2017055019.tif 000010
【図９】
2017055019.tif 000011
【図１０】
2017055019.tif 000012
【図１１】
2017055019.tif 000013
【図１２】
2017055019.tif 000014