(57)【要約】      （修正有）【課題】積層した構造を有する撮像素子における柔軟性を増加させ、撮像面の湾曲をより容易に制御することが可能な積層型撮像素子を提供する。【解決手段】積層型撮像素子は、画素を配列した画素チップ３００と、画素チップから出力される画像信号を処理する処理チップ３１０とが積層された素子である。画素チップ３００の撮像面の少なくとも一部が湾曲可能であり、処理チップ３１０は画素チップにおける撮像面の裏面の一部に積層され、かつ、撮像面の裏面の一部は、光軸６０１が通過する位置を含む。【選択図】図６
2017143491.tif 000002
【特許請求の範囲】
【請求項１】
画素を配列した画素チップと、前記画素チップから出力される画像信号を処理する処理チップとが積層された積層型撮像素子であって、
前記画素チップの撮像面の少なくとも一部が湾曲可能であり、
前記処理チップは、前記画素チップにおける前記撮像面の裏面の一部に積層され、かつ、前記撮像面の裏面の一部は、光軸が通過する位置を含む、
ことを特徴とする積層型撮像素子。
【請求項２】
前記撮像面の裏面のうち、前記処理チップが積層された前記撮像面の裏面の一部と異なる部分を支持する台座を更に備え、
前記台座と前記処理チップとは接合しないように構成される、
ことを特徴とする請求項１に記載の積層型撮像素子。
【請求項３】
前記処理チップが積層された前記撮像面の裏面の一部は、前記撮像面における有効画素領域に対応する、
ことを特徴とする請求項１又は２に記載の積層型撮像素子。
【請求項４】
前記画素チップと前記処理チップとを電気的に接続し、前記画像信号を伝達する接続手段をさらに備え、
前記接続手段は、前記撮像面の裏面のうち、前記処理チップが積層された前記撮像面の裏面の一部に配置される、
ことを特徴とする請求項１から３のいずれか１項に記載の積層型撮像素子。
【請求項５】
前記接続手段は、前記配列された画素のうちの所定の数の画素ごとに、前記処理チップと１つの接点を有するように構成される、
ことを特徴とする請求項４に記載の積層型撮像素子。
【請求項６】
前記処理チップは、前記画素チップから出力された前記画像信号をアナログ信号からデジタル信号に変換する回路を含む、
ことを特徴とする請求項１から５のいずれか１項に記載の積層型撮像素子。
【請求項７】
前記処理チップは、前記デジタル信号に変換された画像信号に対する所定の画像処理を更に行う回路を含む、
ことを特徴とする請求項６に記載の積層型撮像素子。
【請求項８】
前記画素チップの前記撮像面は、前記積層型撮像素子に充填させた気体又は液体の圧力が変化することにより湾曲する、
ことを特徴とする請求項１から７のいずれか１項に記載の積層型撮像素子。
【請求項９】
前記撮像面の曲率を制御する曲率制御手段を更に有する、
ことを特徴とする請求項１から８のいずれか１項に記載の積層型撮像素子。
【請求項１０】
請求項１から８のいずれか１項に記載の積層型撮像素子と、
前記積層型撮像素子への入射光を通過させる撮影光学系と、
前記撮影光学系の状態に応じて、前記積層型撮像素子の前記撮像面の曲率を制御する曲率制御手段と、を有する、
ことを特徴とする撮像装置。
【請求項１１】
前記撮影光学系の状態は、ズーム位置又は焦点距離を含む、
ことを特徴とする請求項１０に記載の撮像装置。
【請求項１２】
前記曲率制御手段は、前記撮影光学系の状態と前記撮像面の曲率との関係を示す情報に基づいて、前記撮像面の曲率を制御する、
ことを特徴とする請求項１０又は１１に記載の撮像装置。
【請求項１３】
前記情報を予め記録する記録装置を更に備える、
ことを特徴とする請求項１２に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型撮像素子及び撮像装置に関する。
【背景技術】
【０００２】
近年、小型化の要求される電子機器においても、超高感度での撮影や被写体深度が浅くボケ味のある撮影が可能な大判サイズの撮像素子の搭載が望まれている。一般に大判サイズの撮像素子は大型のレンズと組み合わせて使用されるが、電子機器における小型化の要請により小型化したレンズの使用が求められる。大型のレンズと同様の性能を維持しつつレンズを小型化する場合、一般的にレンズへと入射する光線の入射角度が大きくなってしまう。
【０００３】
この課題を解決するため、特許文献１では、撮像面を湾曲させた構造を有する撮像素子が提案されている。特許文献１で提案される撮像素子は、撮像面を湾曲させることにより、レンズを介して入射する光線を撮像面に垂直に近い状態で受光することができる。また、特許文献２では、撮像面を湾曲可能にした撮像素子を備える撮像装置において、撮影光学系の可変移動量に応じて、撮像面の曲率を平坦状態から所定の曲率を有する湾曲状態まで可変制御する構成が提案されている。撮像装置の撮影光学系のズーム位置や絞り値に応じて撮像素子の曲率を制御することにより、撮影光学系の各状態に適した曲率に設定することができる。
【０００４】
ところで、近年、撮像素子は、光電変換して出力する信号に対して更に画質改善処理等を実現する機能性の向上が求められる一方で、配線スペース等の削減が求められている。このような課題に対して、光電変換等を行う画素チップと、信号に対する処理を行う処理チップとを垂直方向に積層して一体化する撮像素子（積層型撮像素子ともいう）が知られている。積層型撮像素子は、図１０に模式的に示すように、画素チップと処理チップとを有し、それぞれのチップはマイクロバンプを通じて電気的に接続される。積層型撮像素子は、このような構成により機能性の向上と省スペース化を実現している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４６０４３０７号
【特許文献２】特開２０１２−１８２１９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、積層型撮像素子において撮像面を湾曲可能に構成する場合、画素チップの全域について厚みが増せば、厚みに応じたより大きな力が必要となり、湾曲させる精度が低下することが懸念される。
【０００７】
本発明は、上述の問題点に鑑みてなされたものである。すなわち、柔軟性を増加させ、撮像面の湾曲をより容易に制御することが可能な積層型撮像素子及び撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この課題を解決するため、例えば本発明の積層型撮像素子は以下の構成を備える。すなわち、画素を配列した画素チップと、画素チップから出力される画像信号を処理する処理チップとが積層された積層型撮像素子であって、画素チップの撮像面の少なくとも一部が湾曲可能であり、処理チップは、画素チップにおける撮像面の裏面の一部に積層され、かつ、撮像面の裏面の一部は、光軸が通過する位置を含む、ことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、積層した構造を有する撮像素子における柔軟性を増加させ、撮像面の湾曲をより容易に制御することが可能になる。
【図面の簡単な説明】
【００１０】
【図１】本実施形態における撮像装置の一例としてのデジタルカメラの機能構成例を示すブロック図
【図２】本実施形態における撮像素子の１画素の構成及び対応するＡＤ変換回路部の構成を模式的に示す図
【図３】本実施形態における撮像素子の機能構成例を模式的に示すブロック図
【図４】本実施形態における撮像素子の画素チップと処理チップとを貼り付ける構成を模式的に示す図
【図５】本実施形態における撮像素子の側面及び正面の構成を模式的に示す図
【図６】本実施形態における撮像素子の断面の構成を模式的に示す図
【図７】本実施形態における曲率制御テーブルを説明する図
【図８】本実施形態における曲率制御処理に係る一連の動作を示すフローチャート
【図９】従来の湾曲センサの断面を模式的に示す図
【図１０】従来の積層型撮像素子を模式的に示す図
【図１１】従来の積層型撮像素子を湾曲センサに適用する場合を説明する図
【発明を実施するための形態】
【００１１】
（実施形態１）
以下、本発明の例示的な実施形態について、図面を参照して詳細に説明する。なお、以下では撮像装置の一例として、撮像面を湾曲可能にした撮像素子を備えた任意のデジタルカメラを例に説明する。しかし、本実施形態は、デジタルカメラに限らず、当該撮像素子を備えた任意の電子機器にも適用可能である。これらの機器には、例えば携帯電話機、ゲーム機、タブレット端末、パーソナルコンピュータ、時計型や眼鏡型の情報端末、医療機器、監視カメラ、車載用カメラなどが含まれてよい。
【００１２】
（湾曲センサの概要とその積層化）
本実施形態の撮像素子及び撮像装置について説明する前に、撮像面の曲率を制御可能な撮像素子（湾曲センサ）の構成を、図９を参照して説明する。図９は、曲率制御部が接続された撮像素子の断面図を示している。図９の例では、撮像素子は、台座９０３と、台座９０３に支持された半導体チップ９０１と、半導体チップ９０１の裏面に開口部９０５を閉塞する底板９０６とにより構成される。
【００１３】
半導体チップ９０１は、湾曲部９０２を含む、撮像面を構成する半導体チップである。撮像面は、半導体チップ９０１の図中の上側に構成される。台座９０３は、平坦面９０４を含む半導体チップ９０１を固定する台座であるとともに、例えば一点鎖線で示す光軸９０８の周りに開口部９０５を有するように構成されている。底板９０６は、台座９０３を固定するとともに吸引部９０７を撮像素子に結合する。
【００１４】
半導体チップ９０１は、中央部分に単位画素が２次元的に配列された撮像領域、周辺部に周辺回路を有する。半導体チップ９０１は、中央部分が台座９０３の開口部９０５側に３次元に（断面では弧状に）湾曲して湾曲部９０２を形成し、湾曲部９０２の周縁の平坦部を、接着層を介して台座９０３の平坦面９０４に固定することにより台座９０３に支持される。
【００１５】
曲率制御部である吸引部９０７は、底板９０６により気密的に閉塞された開口部９０５内の気体や液体を吸引又は充填することにより開口部９０５内の圧力（負圧）を制御し、湾曲部９０２の曲率を可変制御できるよう構成されている。吸引部９０７による制御の結果、半導体チップ９０１は図９に示す点線のように湾曲した状態となる。このような撮像面の曲率を制御可能な構成を備えた撮像素子により、レンズによって生じる像面湾曲等の収差の影響を低減して画質を改善することができる。
【００１６】
一方、図９に示した湾曲センサに、更に処理回路等の処理用の半導体チップ１１０１を積層して積層型撮像素子として構成する場合の例を図１１に示す。なお、図１１では撮像面を有する半導体チップ９０１と処理用の半導体チップ１１０１との間のマイクロバンプについては図示していない。図１１に示すように、処理用の半導体チップ１１０１を積層することにより半導体チップの全域について厚みが増せば、厚みに応じたより大きな力が必要となり、湾曲させる精度が低下する課題がある。
【００１７】
（デジタルカメラの構成）
以下、本実施形態に係る撮像装置の一例としてのデジタルカメラ１００について詳細に説明する。図１はデジタルカメラ１００の機能構成例を示すブロック図を示す。なお、図１に示す機能ブロックの１つ以上は、ＡＳＩＣやプログラマブルロジックアレイ（ＰＬＡ）などのハードウェアによって実現されてもよいし、ＣＰＵやＭＰＵ等のプログラマブルプロセッサがソフトウェアを実行することによって実現されてもよい。また、ソフトウェアとハードウェアの組み合わせによって実現されてもよい。従って、以下の説明において、異なる機能ブロックが動作主体として記載されている場合であっても、同じハードウェアが主体として実現されうる。
【００１８】
撮影光学系１０１は、ズームレンズやフォーカスレンズ等の撮影光学系や絞りを含み、処理部１０６の制御による光学系制御部１０２の制御信号に応じて焦点距離や焦点位置を変更することができる。
【００１９】
撮影光学系１０１を通過した入射光は、撮像素子１０３の撮像面に結像される。撮像素子１０３は処理部１０６の制御による撮像素子制御部１０４の制御信号に応じて動作し、撮像面に入射した入射光を光電変換して画像信号を出力する。また撮像素子１０３は、湾曲制御部１０５の制御信号に応じて、撮像面の曲率を、撮影光学系１０１の状態に合わせた最適な曲率に制御する。撮像素子１０３のより詳細な構成は後述する。撮像素子１０３において光電変換された画像信号は、更にＡＤ変換処理や欠陥補正等の補正処理が施されて処理部１０６に伝送される。
【００２０】
処理部１０６は、ＣＰＵを含み、更に画像処理に関する処理機能を備える。処理部１０６は記録部１０９に記録されたプログラムをメモリ部１０７に展開して実行することによりデジタルカメラ１００の各部を制御する。また、受信した画像信号に対して各種画像信号処理や圧縮処理等を施して処理後の画像信号をメモリ部１０７に保存する。
【００２１】
表示部１０８は、処理部１０６の指示に応じて、メモリ部１０７から出力される画像信号や記録部１０９からの記録画像を表示する。記録部１０９は、例えばメモリカード等の不揮発性の記録媒体を含み、処理部１０６の指示に応じて処理部１０６によって処理された画像信号を記録媒体に書き込み、また記録されている画像信号を読み出す。
【００２２】
操作部１１０は、例えばレリーズ等のユーザによるデジタルカメラ１００に対する操作を受け付けて処理部１０６に伝達する。
【００２３】
（撮像素子１０３の構成）
次に、図２から図６を参照して、本実施形態に係る撮像素子１０３の構成について説明する。図２は、撮像素子１０３に２次元状の複数配置された画素の１つの構成と、当該画素に対応するＡＤ変換回路部２１０の構成とを示している。
【００２４】
画素２００は、光電変換機能を有するフォトダイオード２０１と、転送トランジスタ２０２、リセットトランジスタ２０３、増幅トランジスタ２０４および選択トランジスタ２０５の４つのトランジスタとにより構成される。２０２〜２０５は、例えばＮチャネルのＭＯＳトランジスタである。
【００２５】
フォトダイオード２０１は、光電変換により受光した入射光量に応じた光電荷（例えば電子）を発生して蓄積する。フォトダイオード２０１のカソードは、転送トランジスタ２０２を介して増幅トランジスタ２０４のゲートと電気的に接続されている。この増幅トランジスタ２０４のゲートと電気的に繋がったノードをＦＤ（フローティングディフュージョン）部２０６という。
【００２６】
転送トランジスタ２０２は、フォトダイオード２０１のカソードとＦＤ部２０６との間に接続される。転送トランジスタ２０２は、不図示の転送線を介して読み出し制御用の転送パルスφＴＲＳが与えられた場合にオン状態となり、フォトダイオード２０１で蓄積された光電荷をＦＤ部２０６に転送する。
【００２７】
リセットトランジスタ２０３は、ドレインが画素電源Ｖｄｄに、ソースがＦＤ部２０６にそれぞれ接続される。リセットトランジスタ２０３は、不図示のリセット線を介してリセット制御用のリセットパルスφＲＳＴが与えられた場合にオン状態となってＦＤ部２０６をリセットする。例えば、リセットトランジスタ２０３は、フォトダイオード２０１からＦＤ部２０６への電荷の転送に先立って、ＦＤ部２０６に蓄積された電荷を、画素電源Ｖｄｄに応じて放出することにより当該ＦＤ部２０６をリセットする。
【００２８】
増幅トランジスタ２０４は、ゲートがＦＤ部２０６に、ドレインが画素電源Ｖｄｄにそれぞれ接続されている。増幅トランジスタ２０４は、リセットトランジスタ２０３によってリセットされた後のＦＤ部２０６の電位をリセットレベルとして出力するとともに、転送トランジスタ２０２によって信号電荷を転送した後のＦＤ部２０６の電位を信号レベルとして出力する。
【００２９】
選択トランジスタ２０５は、例えば、ドレインが増幅トランジスタ２０４のソースに、ソースが出力信号線２０７にそれぞれ接続される。選択トランジスタ２０５は、不図示の選択信号線を介してゲートに選択パルスφＳＥＬが与えられた場合にオン状態となり、画素２００を選択状態とする。選択トランジスタ２０５は、選択状態になると増幅トランジスタ２０４から出力される信号を出力信号線２０７に出力して、外部のＡＤ変換回路部２１０に伝送する。なお、この選択トランジスタ２０５は、画素電源Ｖｄｄと増幅トランジスタ２０４のドレインとの間に接続した回路構成を採ってもよい。また、画素２００は、上述の４つトランジスタの構成に限らず、増幅トランジスタ２０４と選択トランジスタ２０５とを兼ねた３つのトランジスタ構成等であってもよい。
【００３０】
ＡＤ変換回路部２１０は、比較器２１１と、Ｕ／Ｄ  ＣＮＴ（アップダウンカウンタ）２１２と、メモリ２１３と、ＤＡＣ（ＤＡコンバータ）２１４により構成される。比較器２１１は、一対の入力端子の一方に上述の出力信号線２０７が接続され、他方にＤＡＣ２１４が接続される。ＤＡＣ２１４は、撮像素子制御部１０４から入力される値に基づいてレベルがランプ関数に従う（例えば所定の区域で線形である）ように変化するランプ信号を出力する。比較器２１１は、ＤＡＣ２１４がランプ信号を出力すると、当該ランプ信号のレベルと出力信号線２０７から入力される画素信号のレベルとを比較する。例えば比較器２１１は、画素信号のレベルがランプ信号のレベルより低い場合にはハイレベルの比較信号を出力し、画素信号のレベルがランプ信号のレベルより高い場合にはローレベルの比較信号を出力する。
【００３１】
アップダウンカウンタ２１２は、比較器２１１と接続されている。アップダウンカウンタ２１２は、例えば比較信号がハイレベルとなる期間またはローレベルとなる期間をカウントする。このカウント処理により、アナログ信号である各画素２００の出力信号が２値であるデジタル信号に変換される。なお、比較器２１１とアップダウンカウンタ２１２との間にＡＮＤ回路を設けて当該ＡＮＤ回路に比較器２１１からのパルス信号を入力し、入力されたパルス信号の個数をアップダウンカウンタ２１２によりカウントさせてもよい。
【００３２】
メモリ２１３は、アップダウンカウンタ２１２と接続され、アップダウンカウンタ２１２によりカウントされたカウント値を記憶する。なお、ＡＤ変換回路部２１０は、画素２００のリセット時の画素信号に基づいてリセットレベルに対応したカウント値をカウントするとともに、所定の撮像時間後の画素信号に基づくカウント値をカウントして、両画素信号の差分値をメモリ２１３に記憶させてもよい。メモリ２１３に記憶された画素信号は、画像信号として他の画素の信号とともに画像処理回路２２０へ出力され、画像処理回路２２０により欠陥画素補正等の画像処理が施されたうえで、処理部１０６へ出力される。
【００３３】
図３は、撮像素子１０３が、画素２００が（例えば水平垂直方向に）２次元状に配置された半導体チップ（画素チップ）３００と、所定の数のＡＤ変換回路部２１０および画像処理回路２２０を有する半導体チップ（処理チップ）３１０とから構成される例を示す。画素チップ３００と処理チップ３１０とは、図５において後述するマイクロバンプ３２０を介して電気的に接続され、図４に示す構造により積層される。
【００３４】
再び図３を参照して、まず画素チップ３００について説明する。画素チップ３００は、画素２００が２次元状に配置されて画素群を形成する。図３では、簡略化のため水平方向（行方向）に６画素、垂直方向（列方向）に４画素を配置した例について説明するが、撮像素子の有する画素数は数百万以上になる場合がある。
【００３５】
図３に示す例では、例えば４つの画素の組（画素ユニット）に対して１つのＡＤ変換回路部２１０が対応付けられ、画素ユニットごとに一本のユニット信号線３０１を有する。また、各画素には選択トランジスタをオンにする選択信号線（ＳＥＬ）３０２が接続される。なお、図３では簡単のため４つの画素のみにＳＥＬ３０２を図示しているが他の画素にも接続される。各画素ユニットにおける画素の信号は、選択信号線３０２によって、順次、共有されたユニット信号線３０１から出力される。
【００３６】
ユニット信号線３０１は、３次元状に回路を接続するための、処理チップ３１０の側のマイクロパッド３０３へ接続されており、画素チップ３００は、マイクロパッド３０３と接合するマイクロバンプ３２０を介して処理チップ３１０へ画像信号を伝送する。また、本実施形態では、ユニット信号線３０１が画素ユニットの直近に配置されたマイクロパッド３０３と接続される例を用いて説明しているが、マイクロパッドの位置はその他の場所であってもよい。
【００３７】
次に処理チップ３１０について説明する。処理チップ３１０では、画素ユニットごとに１つのＡＤ変換回路部２１０との接点を有し、例えば図３のように配置される。マイクロパッド３１２は、画素チップ３００から出力される画素信号をマイクロバンプ３２０を介して入力するための端子である。また、ＡＤ変換回路部２１０によってデジタル化された画像信号は、デジタル信号線３１１を介して画像処理回路２２０に入力される。画像処理回路２２０では、各ＡＤ変換回路部２１０から出力されたデジタル画像信号に対して、欠陥補正等の画像処理を施す。
【００３８】
図４は、撮像素子１０３の画素チップ３００と処理チップ３１０とを貼り付けて積層化する例を模式的に示している。上面に各画素の受光部を備える画素チップ３００の下面（裏面）にマイクロパッドを形成し、処理チップ３１０を貼り合わせるように構成される。本実施形態の撮像素子１０３では、画素ユニットが１つのＡＤ変換回路部２１０に対応付けられた構成をとるため、例えば有効画素領域の直下のみにマイクロパッドを備えるように構成されている。なお、図４に示す黒丸は、画素チップ３００の上面及び処理チップ３１０の上面に形成されるマイクロパッドを示している。
【００３９】
更に、図５を参照して、撮像素子１０３の構造について、側面及び正面から見た例について説明する。図５（Ａ）は、撮像素子１０３の側面を、図５（Ｂ）は撮像素子１０３の正面を、それぞれ模式的に示している。図５（Ａ）に示す撮像素子１０３の側面は、上述した画素チップ３００と処理チップ３１０とが積層され、さらにマイクロバンプ３２０を介して電気的に接続される例を示している。第１の半導体基板を構成する画素チップ３００は、例えば水平方向に長辺を有する長方形であり、画素チップ３００の裏面（処理チップ３１０との接続する側）の中心部とその中心を含む所定の領域にマイクロパッド３０３が分布する。また、有効画素領域５００で示す領域には、画素２００が格子状に配置されて受光部を形成する。
【００４０】
画素を含まない基板（第２の半導体基板）である処理チップ３１０は、画素チップ３００のマイクロパッド３０３に対応する位置にマイクロパッド３１２を形成している。また、処理チップ３１０は、画素チップの有する面積と比較して、マイクロパッド３１２を有する領域（例えば有効画素領域５００）以外の領域が縮小化されている。すなわち、処理チップ３１０は、画素チップの中心を含むマイクロパッド３０３を有する領域を共有しつつ、その周辺部は画素チップ３００より面積が小さくなるように構成される。なお、図５では有効画素領域５００と処理チップ３１０のサイズをほぼ同等となるような形状を例に説明しているが、マイクロパッド３０３及び３１２を配置する領域以外を部分的に取り除き、同様の効果を得られるものであればその他の形状でも構わない。
【００４１】
画素チップ３００と処理チップ３１０とは、画素チップ３００が湾曲された場合であっても電気特性を維持するように結合される。
【００４２】
次に、図６を参照して、撮像素子１０３の撮像面の曲率を制御する例について説明する。図６は、撮像素子１０３と撮像素子１０３に接続された湾曲制御部１０５とを示す図である。
【００４３】
撮像素子１０３は、画素チップ３００と、処理チップ３１０と、台座６０４と、台座６０４の開口部６０６と、底板６０７とから構成される。湾曲制御部１０５は吸引制御を行う。なお、図６の例では、画素チップの図中の上側に撮像面が構成される。
【００４４】
画素チップは、中央部分（例えば光軸６０１が通過する位置を含む所定の領域）に画素２００が２次元状に配列された有効画素領域を備え、処理チップ３１０は、ＡＤ変換回路部２１０および画像処理回路２２０を備える。
【００４５】
画素チップ３００は、その中央部分が台座６０４の開口部６０６側に３次元状（図６に示す断面では弧状）に湾曲する湾曲部６０３と湾曲部６０３の周縁の平坦部６０２とを有する。平坦部６０２は接着層を介して台座６０４の平坦面６０５に固定されて台座６０４に支持される。一方、処理チップ３１０は、画素チップ３００の湾曲部６０３の一部に積層されており、例えば台座６０４には固定されていない。このため、画素チップ３００の平坦部６０２のみが画素チップ３００及び処理チップ３１０の湾曲を支持する。
【００４６】
底板６０７には湾曲制御部１０５が取り付けられ、底板６０７によって気密的に閉塞された開口部６０６内の気体又は液体を吸引して、開口部６０６内の圧力（負圧）を制御することにより、湾曲部６０３の曲率を制御する。なお、図６に示す点線は、画素チップと処理チップ３１０とが湾曲制御部１０５によって制御され、湾曲した状態を示している。
【００４７】
このように、処理チップ３１０が画素チップ３００の領域の一部（例えば画素チップ３００の有効画素領域と同等の領域）に積層されて、処理チップ３１０が台座６０４と接合しないように構成されている。すなわち、上述した図５を参照すると明らかなように、処理チップ３１０の端部が画素チップと接合されずに浮いた構造となる。
【００４８】
このような構成により、画素チップ３００と処理チップ３１０とを湾曲させる際の柔軟性を確保して、積層型撮像素子によるメリットを維持しつつ湾曲センサとして機能させることができる。
【００４９】
（湾曲制御処理の概要）
次に、図７を参照して、本実施形態に係る湾曲制御処理の概要について説明する。なお、湾曲制御部１０５によって形成される湾曲部６０３の曲率を曲率Ｘとする。また、湾曲部６０３のとり得る曲率Ｘのパターンが例えば図７（Ｂ）に示すＸ０〜Ｘ５のように段階的に変化するものとする。曲率がＸ５である場合に最も湾曲部６０３の曲率が大きくなり、曲率がＸ０である場合に最も湾曲部６０３の曲率が小さくなる。
【００５０】
本実施形態に係るデジタルカメラ１００は、撮影光学系１０１のズーム位置と、当該ズーム位置における像面湾曲等の収差を最も低減する最適な湾曲部６０３の曲率との関係を示すテーブルを有する。このテーブルは例えば図７（Ａ）に示すように、段階的に変化するズーム位置に対して、それぞれ曲率が定められている。本実施形態における撮影光学系１０１では、例えば撮像動作時においてズーム位置がＷｉｄｅに近いほど、撮像素子１０３への入射角度が大きくなる。このような対応関係を有するテーブルは、例えば実験等を行うことにより予め定めることができる。そして、処理部１０６がこのテーブルを例えばメモリ部１０７に格納して、撮影光学系１０１の状態に応じて随時参照することにより湾曲制御部１０５を制御することができる。
【００５１】
なお、図７（Ａ）に示す曲率制御テーブルでは、一例としてズーム位置に関するテーブルについて説明したが、各ズーム位置における焦点距離を記載した同様のテーブルを用いてもよい。また、撮影光学系１０１のズーム状態に限らず、フォーカス位置に応じたテーブルを用いてもよい。
【００５２】
（曲率制御処理に係る一連の動作）
次に、図８を参照して、本実施形態に係る曲率制御処理に係る一連の動作について説明する。なお、本処理は、例えば操作部１１０の操作ボタンに対するユーザからの撮影指示があった場合に開始される。また、本処理は、処理部１０６が記録部１０９に記録されたプログラムをメモリ部１０７の作業用領域に展開及び実行することにより実現される。
【００５３】
Ｓ８０１では、処理部１０６は撮像開始の初期設定を行う。処理部１０６は、図７（Ａ）に示した曲率を示すテーブルを記録部１０９から読み出してメモリ部１０７に格納するとともに、曲率制御処理において用いる例えばカウンタ等の各種変数を初期化する。Ｓ８０２では、処理部１０６は、撮影光学系１０１に設定されている現在のズーム位置を、例えば光学系制御部１０２を介して取得する。
【００５４】
Ｓ８０３では、処理部１０６は、湾曲制御部１０５に設定すべき最適な曲率Ｘを決定する。例えば、処理部１０６は、Ｓ８０２において取得したズーム位置をキーにして図７（Ａ）に示す曲率を示すテーブルを参照し、湾曲制御部１０５に設定すべき最適な曲率Ｘを決定する。また、処理部１０６は、決定した曲率を制御信号に格納して湾曲制御部１０５に送信する。
【００５５】
Ｓ８０４では、湾曲制御部１０５は、処理部１０６の指示に応じて、撮像素子１０３内の湾曲部６０３の曲率を変更する。例えば、湾曲制御部１０５は、Ｓ８０４において決定された曲率Ｘを形成するように、現在の曲率から目標となる曲率Ｘになるまで、開口部６０６に充填されている気体を吸引して内部圧力を低下させる。そして、湾曲部６０３の曲率が曲率Ｘとなったところで当該曲率を維持するように内部圧力を制御する。
【００５６】
Ｓ８０５では、湾曲制御部１０５は、処理部１０６から撮像動作の終了命令が送信されたかを判定する。湾曲制御部１０５は、処理部１０６から撮像動作の終了命令が送信されていない場合、撮像動作が引きつづき行われると判定して、曲率を維持する。この場合、処理部１０６は処理を再びＳ８０２に戻す。一方、湾曲制御部１０５は、処理部１０６から撮像動作の終了命令が送信された場合、撮像動作が引き続き行われないと判定して吸引制御を終了する。この場合、処理部１０６は本処理に係る一連の動作を終了する。
【００５７】
なお、上述した実施形態では、撮像面の曲率を制御する方法として撮像素子内の開口部に充填された気体を吸引制御して撮像素子の曲率を制御する例について説明した。しかし、例えば磁力等の他の方法によって撮像素子の曲率を制御するようにしても上述した実施形態を実現することができる。また、上述した実施形態では、湾曲制御部１０５は撮像素子１０３に含まれない構成として説明したが、撮像素子１０３が湾曲制御部１０５を含む構成であっても上述した実施形態を実現することができる。
【００５８】
以上説明したように、本実施形態では、画素を有する半導体チップ（画素チップ）と画素を含まない半導体チップ（処理チップ）とを積層する場合に、処理チップを、画素チップの中心部と接続し、周辺部とは接続しない構成とした。すなわち、処理チップを画素チップの中心を含む一部に積層し、処理チップのみが台座に支持される構成とした。このようにすることで、積層した撮像素子の柔軟性を確保することができる。換言すれば、積層した構造を有する撮像素子における柔軟性を増加させ、撮像面の湾曲をより容易に制御することが可能になる。
【符号の説明】
【００５９】
１０１…撮影光学系、１０３…撮像素子、１０５…湾曲制御部、１０６…処理部、１０９…記録部、３００…画素チップ、３１０…処理チップ
【図１】
2017143491.tif 000003
【図２】
2017143491.tif 000004
【図３】
2017143491.tif 000005
【図４】
2017143491.tif 000006
【図５】
2017143491.tif 000007
【図６】
2017143491.tif 000008
【図７】
2017143491.tif 000009
【図８】
2017143491.tif 000010
【図９】
2017143491.tif 000011
【図１０】
2017143491.tif 000012
【図１１】
2017143491.tif 000013