(57)【要約】【課題】利得変化が対数特性に近く且つ分解能が高い可変利得増幅回路を提供する。【解決手段】可変利得増幅回路１１は、演算増幅器ＯＰ１と、制御情報に応じた第１の抵抗値を生成する第１の生成部ＰＭ１Ａ及び前記制御情報に応じた第２の抵抗値を生成する第２の生成部ＰＭ１Ｂを有する制御情報検出器ＰＭ１と、制御情報検出器ＰＭ１に接続される第１の抵抗部Ｒ１と、制御情報検出器ＰＭ１に接続される第２の抵抗部Ｒ２と、を備える。第１の生成部ＰＭ１Ａ及び第２の生成部ＰＭ１Ｂが演算増幅器ＯＰ１の反転入力端子に接続される。【選択図】図２
2017108305.tif 000002
【特許請求の範囲】
【請求項１】
演算増幅器と、
制御情報に応じた第１の抵抗値を生成する第１の生成部及び前記制御情報に応じた第２の抵抗値を生成する第２の生成部を有する制御情報検出器と、
前記制御情報検出器に接続される第１の抵抗部と、
前記制御情報検出器に接続される第２の抵抗部と、を備え、
第１の生成部及び第２の生成部が前記演算増幅器の二つの入力端子のいずれか一方に接続される、可変利得増幅回路。
【請求項２】
第１の抵抗部の一端が第１の生成部を介して前記演算増幅器の反転入力端子に接続され、
前記演算増幅器の出力端子が第２の抵抗部及び第２の生成部を介して前記演算増幅器の反転入力端子に接続される、請求項１に記載の可変利得増幅回路。
【請求項３】
第１の抵抗部の一端が第１の生成部を介して前記演算増幅器の反転入力端子に接続され、
第１の抵抗部の他端が第２の抵抗部を介して前記演算増幅器の反転入力端子に接続され、
前記演算増幅器の出力端子が第２の生成部を介して前記演算増幅器の反転入力端子に接続される、請求項１に記載の可変利得増幅回路。
【請求項４】
第１の抵抗部の抵抗値と第２の抵抗部の抵抗値が同一または略同一である、請求項２に記載の可変利得増幅回路。
【請求項５】
第１の抵抗部の抵抗値が第１の抵抗値と第２の抵抗値との合計値の略１／２以上である、請求項４に記載の可変利得増幅回路。
【請求項６】
第１の抵抗部の抵抗値が第２の抵抗部の抵抗値の１／２または略１／２である、請求項３に記載の可変利得増幅回路。
【請求項７】
第１の抵抗部の抵抗値が第１の抵抗値と第２の抵抗値との合計値の略１／３以上である、請求項６に記載の可変利得増幅回路。
【請求項８】
第１の抵抗部の抵抗値及び第２の抵抗部の抵抗値の少なくとも一つが可変である、請求項１〜３のいずれか一項に記載の可変利得増幅回路。
【請求項９】
前記制御情報が基準位置から変位対象物の位置までの変位量であり、前記変位量と第１の抵抗値とが線形の特性または略線形の特性を有する、請求項１〜８のいずれか一項に記載の可変利得増幅回路。
【請求項１０】
前記変位量は前記基準位置から前記変位対象物の位置までの距離である、請求項９に記載の可変利得増幅回路。
【請求項１１】
前記変位量は前記基準位置に対する前記変位対象物の位置の回転量である、請求項９に記載の可変利得増幅回路。
【請求項１２】
前記制御情報がデジタル設定値であり、前記デジタル設定値と第１の抵抗値とが線形の特性または略線形の特性を有する、請求項１〜８のいずれか一項に記載の可変利得増幅回路。
【請求項１３】
第１の抵抗値と第２の抵抗値との合計値が一定または略一定である、請求項１〜１２のいずれか一項に記載の可変利得増幅回路。
【請求項１４】
請求項１〜１３のいずれか一項に記載の可変利得増幅回路と、
入力操作に応じた制御情報を前記可変利得増幅回路に供給する操作部と、を有する、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変利得増幅回路並びにそれを備える電子機器に関する。
【背景技術】
【０００２】
デジタルポテンショメータを使用して、利得変化が対数特性を持つ可変利得増幅回路を構成する場合、対数特性を持つデジタルポテンショメータを使用すれば理論的には「利得変化が対数特性を持つ可変利得増幅回路」を実現することができる。ところが、対数特性を持つデジタルポテンショメータは殆ど市場に流通しておらず、数量の確保や低コスト化が困難である。
【０００３】
そこで、実際には、線形特性を持つデジタルポテンショメータを使用して、可変利得増幅回路の利得が対数特性を持つようにデジタルポテンショメータのレジスタ値を非線形に変更することで「利得変化が対数特性を持つ可変利得増幅回路」を実現している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−７２６５３号公報
【特許文献２】特開２０１４−２２５８７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、線形特性を持つデジタルポテンショメータを使用して、可変利得増幅回路の利得が対数特性を持つようにデジタルポテンショメータのレジスタ値を非線形に変更する場合、当該レジスタ値の可変範囲の一部しか使用しないことになる。このため、可変利得増幅回路の分解能が低いという問題が生じる。
【０００６】
ポテンショメータの構成部品である可変抵抗器を使用した従来の可変利得増幅回路として、例えば特許文献１で提案されている出力特性調整回路や特許文献２で提案されている計装増幅器を挙げることができる。
【０００７】
特許文献１で提案されている出力特性調整回路は利得とオフセット電圧の両方を調整することができる。また、特許文献２で提案されている計装増幅器は伝送ゲート歪みをもたらすことなく利得を変化させることができる。しかしながら、特許文献１、特許文献２のいずれにも「利得変化が対数特性を持つ可変利得増幅回路」あるいは「利得変化が対数特性に近い可変利得増幅回路」を実現する構成について何ら開示していない。
【０００８】
本発明は、上記の状況に鑑み、利得変化が対数特性に近く且つ分解能が高い可変利得増幅回路並びにそれを備える電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために本発明に係る可変利得増幅回路は、演算増幅器と、制御情報に応じた第１の抵抗値を生成する第１の生成部及び前記制御情報に応じた第２の抵抗値を生成する第２の生成部を有する制御情報検出器と、前記制御情報検出器に接続される第１の抵抗部と、前記制御情報検出器に接続される第２の抵抗部と、を備え、第１の生成部及び第２の生成部が前記演算増幅器の二つの入力端子のいずれか一方に接続される構成（第１の構成）とする。
【００１０】
このような構成によると、可変利得増幅回路の利得変化を対数特性に近くすることが可能になる。
【００１１】
上記第１の構成の可変利得増幅回路において、第１の抵抗部の一端が第１の生成部を介して前記演算増幅器の反転入力端子に接続され、前記演算増幅器の出力端子が第２の抵抗部及び第２の生成部を介して前記演算増幅器の反転入力端子に接続される構成（第２の構成）とすることが好ましい。
【００１２】
このような構成によると、第１の抵抗部の他端に入力電圧を供給することで、可変利得増幅回路の利得変化が対数特性に近くなる。そして、少なくとも対数特性に近くなる領域においては、制御情報検出器の分解能を最大限利用することができるため、可変利得増幅回路の分解能が高くなる。
【００１３】
上記第１の構成の可変利得増幅回路において、第１の抵抗部の一端が第１の生成部を介して前記演算増幅器の反転入力端子に接続され、第１の抵抗部の他端が第２の抵抗部を介して前記演算増幅器の反転入力端子に接続され、前記演算増幅器の出力端子が第２の生成部を介して前記演算増幅器の反転入力端子に接続される構成（第３の構成）とすることが好ましい。
【００１４】
このような構成によると、演算増幅器の非反転入力端子に入力電圧を供給することで、可変利得増幅回路の利得変化が対数特性に近くなる。そして、少なくとも対数特性に近くなる領域においては、制御情報検出器の分解能を最大限利用することができるため、可変利得増幅回路の分解能が高くなる。
【００１５】
上記第２の構成の可変利得増幅回路において、第１の抵抗部の抵抗値と第２の抵抗部の抵抗値が同一または略同一である構成（第４の構成）とすることが好ましい。
【００１６】
このような構成によると、可変利得増幅回路の利得変化が対数特性に近くなる領域を広範囲にすることが可能になる。
【００１７】
上記第４の構成の可変利得増幅回路において、第１の抵抗部の抵抗値が第１の抵抗値と第２の抵抗値との合計値の略１／２以上である構成（第５の構成）とすることが好ましい。
【００１８】
このような構成によると、可変利得増幅回路の利得変化が対数特性に近くなる領域が広範囲になる。
【００１９】
上記第３の構成の可変利得増幅回路において、第１の抵抗部の抵抗値が第２の抵抗部の抵抗値の１／２または略１／２である構成（第６の構成）とすることが好ましい。
【００２０】
このような構成によると、可変利得増幅回路の利得変化が対数特性に近くなる領域を広範囲にすることが可能になる。
【００２１】
上記第６の構成の可変利得増幅回路において、第１の抵抗部の抵抗値が第１の抵抗値と第２の抵抗値との合計値の略１／３以上である構成（第７の構成）とすることが好ましい。
【００２２】
このような構成によると、可変利得増幅回路の利得変化が対数特性に近くなる領域が広範囲になる。
【００２３】
上記第１〜第３いずれかの構成の可変利得増幅回路において、第１の抵抗部の抵抗値及び第２の抵抗部の抵抗値の少なくとも一つが可変である構成（第８の構成）としてもよい。
【００２４】
このような構成によると、１つの可変利得増幅回路から複数の利得特性を得る事ができる。これにより、対数特性に近くになる範囲と可変利得幅とのトレードオフの関係において、どちらをどの程度優先するかを決定することができる。したがって、可変利得増幅回路の応用範囲を拡げることができる。
【００２５】
上記第１〜第８いずれかの構成の可変利得増幅回路において、前記制御情報が基準位置から変位対象物の位置までの変位量であり、前記変位量と第１の抵抗値とが線形の特性または略線形の特性を有する構成（第９の構成）としてもよい。
【００２６】
このような構成によると、例えば変位対象物が移動する操作部からの出力信号を受け付けることが可能となる。
【００２７】
上記第９の構成の可変利得増幅回路において、前記変位量は前記基準位置から前記変位対象物の位置までの距離である構成（第１０の構成）としてもよい。
【００２８】
このような構成によると、例えば変位対象物が直進する操作部からの出力信号を受け付けることが可能となる。
【００２９】
上記第９の構成の可変利得増幅回路において、前記変位量は前記基準位置に対する前記変位対象物の位置の回転量である構成（第１１の構成）としてもよい。
【００３０】
このような構成によると、例えば変位対象物が回転する操作部からの出力信号を受け付けることが可能となる。
【００３１】
上記第１〜第８いずれかの構成の可変利得増幅回路において、前記制御情報がデジタル設定値であり、前記デジタル設定値と第１の抵抗値とが線形の特性または略線形の特性を有する構成（第１２の構成）としてもよい。
【００３２】
このような構成によると、制御情報検出器として、線形特性を持つデジタルポテンショメータを使用することができる。線形特性を持つデジタルポテンショメータは、対数特性を持つデジタルポテンショメータに比べて数量の確保及び低コスト化が容易である。したがって、可変利得増幅回路の低コスト化を図ることができる。
【００３３】
上記第１〜第１２いずれかの構成の可変利得増幅回路において、第１の抵抗値と第２の抵抗値との合計値が一定または略一定である構成（第１３の構成）とすることが好ましい。
【００３４】
このような構成によると、入力特性を線形特性にすることができるので、可変利得増幅回路の利得変化を対数特性に近くすることが容易になる。また、このような構成によると、制御情報検出器に汎用品を使用することができる。したがって、可変利得増幅回路の低コスト化を図ることができる。
【００３５】
本発明に係る電子機器は、上記第１〜第１３いずれかの構成の可変利得増幅回路と、入力操作に応じた制御情報を前記可変利得増幅回路に供給する操作部と、を有する構成とする。
【００３６】
このような構成によると、例えば通常ｄＢ単位で表される物理量を制御対象とした場合に、入力操作量と物理量の数値との関係が線形になり且つ分解が高いので利便性が向上する。
【発明の効果】
【００３７】
本発明によると、利得変化が対数特性に近く且つ分解能が高い可変利得増幅回路並びにそれを備える電子機器を実現することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１実施形態に係るオーディオ機器の構成を示す図である。
【図２】本発明の第１実施形態で用いられる可変利得増幅回路の構成を示す図である。
【図３】デジタル設定値と利得の関係を示す図である。
【図４】デジタル設定値と利得の関係を示す図である。
【図５】本発明の第２実施形態で用いられる可変利得増幅回路の構成を示す図である。
【図６】デジタル設定値と利得の関係を示す図である。
【図７】デジタル設定値と利得の関係を示す図である。
【図８】本発明の第３実施形態で用いられる可変利得増幅回路の構成を示す図である。
【図９】本発明の第４実施形態で用いられる可変利得増幅回路の構成を示す図である。
【発明を実施するための形態】
【００３９】
本発明の実施形態について図面を参照して以下に説明する。後述する実施形態はあくまで例示であり、本発明は後述する実施形態に限定されるものではない。各実施形態は矛盾のない限り、適宜組み合わせて実施することができ、また、各実施形態で説明する例示や変形例は矛盾のない限り、他の実施形態にも適用することができる。
【００４０】
＜第１実施形態＞
図１は本実施形態に係るオーディオ機器の概略図である。図１に示すオーディオ機器は、制御部１と、表示部２と、操作部３と、外部インターフェース４と、ハードディスク５と、ソース選択部６と、信号処理部７と、アンプ８と、スピーカ９とを備えている。
【００４１】
制御部１は、オーディオ機器全体を制御する。制御部１は、例えばＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、及びＲＡＭ（Random Access Memory）を含む構成である。
【００４２】
表示部２は、制御部１の制御に従って、オーディオ機器の動作状況等を示す図形、記号、メッセージ等を表示する。
【００４３】
操作部３は、使用者の操作に応じた指示情報を制御部１に出力する。制御部１は、操作部３から送られてくる指示情報に基づいてオーディオ機器全体を制御する。操作部３は、使用者の操作に応じた音量指示情報（制御情報）を制御部１に供給する操作部品（例えば回転ボリュームなど）を含む構成である。
【００４４】
外部インターフェース４は、例えば、オーディオ機器にとって外部記憶媒体である光ディスクに記憶されているオーディオ信号を読み出し可能な光ディスクインターフェースと、放送波を受信し、放送波からオーディオ信号を抽出することができる受信部とを含む構成である。外部インターフェース４は、制御部１の制御に従って、外部インターフェース４から出力されるオーディオ信号を決定する。
【００４５】
ハードディスク５は、オーディオ信号を不揮発的に記憶する。ハードディスク５は、制御部１の制御に従って、ハードディスク５から出力されるオーディオ信号を決定する。また、ハードディスク５は、制御部１の制御に従って、外部インターフェース４から出力されるオーディオ信号を記憶してもよい。また、これとは逆に、外部インターフェース４が、制御部１の制御に従って、ハードディスク５から出力されるオーディオ信号を書き込み可能な光ディスクに記憶してもよい。
【００４６】
ソース選択部６は、制御部１の制御に従って、外部インターフェース４及びハードディスク５のいずれかを入力ソースとして選択する。ソース選択部６は、選択した入力ソースから出力されるオーディオ信号を信号処理部７に供給する。
【００４７】
信号処理部７は、制御部１の制御に従って、ソース選択部６から供給されるオーディオ信号に対して、例えば伸長処理、復号処理、及びデジタル／アナログ変換処理等の各種信号処理を施し、信号処理を施した後のオーディオ信号を出力する。
【００４８】
アンプ８は、信号処理部７から出力されるオーディオ信号を増幅する。制御部１は、操作部３から出力される音量指示情報（制御情報）に従って、アンプ８の利得を制御する。
【００４９】
スピーカ９は、アンプ８によって増幅されたオーディオ信号に応じた音を発する。スピーカ９の応答は略線形の特性を有しているが、スピーカ９から発せられる音を受け取る人の聴覚特性が略対数特性を有しているため、一般にオーディオ機器の音量単位はｄＢで表されることが多く、アンプ８の利得変化が対数特性または略対数特性であることが望まれている。
【００５０】
そこで、本実施形態では、アンプ８として図２に示す可変利得増幅回路１１を用いる。可変利得増幅回路１１は、演算増幅器ＯＰ１と、デジタルポテンショメータＰＭ１と、抵抗Ｒ１及びＲ２と、を備える。デジタルポテンショメータＰＭ１は、入力されるデジタル設定値に応じた第１の抵抗値を生成する第１の生成部ＰＭ１Ａと、入力されるデジタル設定値に応じた第２の抵抗値を生成する第２の生成部ＰＭ１Ｂと、を有する。
【００５１】
デジタル設定値は、例えば入力操作に応じて操作部が生成し、当該操作部からデジタルポテンショメータＰＭ１に入力されるようにすればよい。本実施形態では、デジタルポテンショメータＰＭ１に入力されるデジタル設定値を０〜１２７の１２８ステップとするが、このデジタル設定値の範囲は一例であるため他の範囲であっても構わない。
【００５２】
抵抗Ｒ１の一端が第１の生成部ＰＭ１Ａを介して演算増幅器ＯＰ１の反転入力端子に接続される。演算増幅器ＯＰ１の出力端子が抵抗Ｒ２及び第２の生成部ＰＭ１Ｂを介して演算増幅器ＯＰ１の反転入力端子に接続される。
【００５３】
抵抗Ｒ１の他端に入力電圧ＶINが供給され、演算増幅器ＯＰ１の非反転入力端子に接地電位と等しい基準電圧ＶREFが供給されると、入力電圧ＶINと演算増幅器ＯＰ１の出力端子から出力される出力電圧ＶOUTとの間に下記の（１）式が成立する。ただし、Ｒ1は抵抗Ｒ１の抵抗値であり、Ｒ2は抵抗Ｒ２の抵抗値である。また、Ｒ3Aは第１の生成部ＰＭ１Ａによって生成される第１の抵抗値であり、Ｒ3Bは第２の生成部ＰＭ１Ｂによって生成される第２の抵抗値である。
【数１】
2017108305.tif 000003
【００５４】
本実施形態では、第１の抵抗値Ｒ3Aと第２の抵抗値Ｒ3Bとの合計値が一定になっている。なお、第１の抵抗値Ｒ3Aと第２の抵抗値Ｒ3Bとの合計値が略一定であっても構わない。
【００５５】
さらに、本実施形態では、デジタルポテンショメータＰＭ１に入力されるデジタル設定値と第１の抵抗値Ｒ3Aとが線形の特性を有している。すなわち、デジタルポテンショメータＰＭ１は線形の特性を有するポテンショメータである。なお、デジタルポテンショメータＰＭ１に入力されるデジタル設定値と第１の抵抗値Ｒ3Aとが略線形の特性を有していても構わない。
【００５６】
可変利得増幅回路１１の利得（＝ＶOUT／ＶIN）特性は、上記の（１）式から明らかなように抵抗値Ｒ1、抵抗値Ｒ2、第１の抵抗値Ｒ3A、及び第２の抵抗値Ｒ3Bによって定まる。
【００５７】
例えば第１の抵抗値Ｒ3Aと第２の抵抗値Ｒ3Bとの合計値を１０ｋΩとした状態での利得特性を図３に示す。図３中の利得特性Ｔ１は抵抗値Ｒ1を１０ｋΩ、抵抗値Ｒ2を１ｋΩにした場合の利得特性である。図３中の利得特性Ｔ２は抵抗値Ｒ1を５ｋΩ、抵抗値Ｒ2を５ｋΩにした場合の利得特性である。図３中の利得特性Ｔ３は抵抗値Ｒ1を１ｋΩ、抵抗値Ｒ2を１０ｋΩにした場合の利得特性である。
【００５８】
利得特性Ｔ１〜Ｔ３のいずれにおいてもデジタルポテンショメータＰＭ１に入力されるデジタル設定値と利得とが略対数特性を有する領域が存在している。しかしながら、利得特性Ｔ１においては高利得領域で対数特性から大きく外れ、利得特性Ｔ３においては低利得領域で対数特性から大きく外れる。したがって、デジタル設定値の広範囲に渡って対数特性または略対数特性を得る事ができる利得特性Ｔ２が好ましい。すなわち、抵抗値Ｒ1と抵抗値Ｒ2が同一または略同一であることが好ましい。
【００５９】
可変利得増幅回路１１によると、少なくとも略対数特性を有する領域においては、デジタル設定値の各ステップ全てを使用することができるため、分解能を高くすることができる。
【００６０】
次に抵抗値Ｒ1と抵抗値Ｒ2を同一に保った状態での利得特性を図４に示す。図４中の利得特性Ｔ４は抵抗値Ｒ1を１ｋΩ、第１の抵抗値Ｒ3Aと第２の抵抗値Ｒ3Bとの合計値を１０ｋΩにした場合の利得特性である。図４中の利得特性Ｔ５は抵抗値Ｒ1を５ｋΩ、第１の抵抗値Ｒ3Aと第２の抵抗値Ｒ3Bとの合計値を１０ｋΩにした場合の利得特性である。図４中の利得特性Ｔ６は抵抗値Ｒ1を１０ｋΩ、第１の抵抗値Ｒ3Aと第２の抵抗値Ｒ3Bとの合計値を１０ｋΩにした場合の利得特性である。
【００６１】
利得特性Ｔ４〜Ｔ６のいずれにおいてもデジタルポテンショメータＰＭ１に入力されるデジタル設定値と利得とが略対数特性を有する領域が存在している。しかしながら、利得特性Ｔ４においては低利得領域と高利得領域の両方で対数特性から大きく外れる。したがって、デジタル設定値の広範囲に渡って対数特性または略対数特性を得る事ができる利得特性Ｔ５あるいはＴ６が好ましい。すなわち、抵抗値Ｒ1が第１の抵抗値Ｒ3Aと第２の抵抗値Ｒ3Bとの合計値の略１／２以上であることが好ましい。
【００６２】
なお、抵抗値Ｒ1を第１の抵抗値Ｒ3Aと第２の抵抗値Ｒ3Bとの合計値に対して大きくすればするほど、対数特性に近くになる一方で可変利得幅は小さくなる。したがって、このトレードオフの関係を考慮して、第１の抵抗値Ｒ3Aと第２の抵抗値Ｒ3Bとの合計値に対する抵抗値Ｒ1の比を決定するとよい。
【００６３】
以上説明した可変利得増幅回路１１は、演算増幅器ＯＰ１と、デジタル設定値に応じた第１の抵抗値Ｒ3Aを生成する第１の生成部ＰＭ１Ａ及び前記デジタル設定値に応じた第２の抵抗値Ｒ3Bを生成する第２の生成部ＰＭ１Ｂを有するデジタルポテンショメータＰＭ１と、抵抗Ｒ１と、抵抗Ｒ２と、を備え、抵抗Ｒ１の一端が第１の生成部ＰＭ１Ａを介して演算増幅器ＯＰ１の反転入力端子に接続され、演算増幅器ＯＰ１の出力端子が抵抗Ｒ２及び第２の生成部ＰＭ１Ｂを介して演算増幅器ＯＰ１の反転入力端子に接続される構成である。抵抗Ｒ１の他端に入力電圧ＶINを供給することで、可変利得増幅回路１１の利得変化が対数特性に近くなり且つ可変利得増幅回路１１の分解能が高くなる。
【００６４】
したがって、アンプ８として可変利得増幅回路１１を用いる本実施形態に係るオーディオ機器は、アンプ８の利得変化を対数特性または略対数特性にすることができ且つ音量調整の分解能が高くなる。
【００６５】
＜第２実施形態＞
本実施形態に係るオーディオ機器は、アンプ８として用いる可変利得増幅回路の構成を除いて第１実施形態に係るオーディオ機器と同様の構成である。
【００６６】
本実施形態でアンプ８として用いる可変利得増幅回路１２の構成を図５に示す。可変利得増幅回路１２は、演算増幅器ＯＰ１１と、ポテンショメータＰＭ１１と、抵抗Ｒ１１及びＲ１２と、を備える。デジタルポテンショメータＰＭ１１は、入力されるデジタル設定値に応じた第１の抵抗値を生成する第１の生成部ＰＭ１１Ａと、入力されるデジタル設定値に応じた第２の抵抗値を生成する第２の生成部ＰＭ１１Ｂと、を有する。
【００６７】
デジタル設定値は、例えば入力操作に応じて操作部が生成し、当該操作部からデジタルポテンショメータＰＭ１１に入力されるようにすればよい。可変利得増幅回路１２では、デジタルポテンショメータＰＭ１１に入力されるデジタル設定値を０〜１２７の１２８ステップとするが、このデジタル設定値の範囲は一例であるため他の範囲であっても構わない。
【００６８】
抵抗Ｒ１１の一端が第１の生成部ＰＭ１１Ａを介して演算増幅器ＯＰ１１の反転入力端子に接続される。抵抗Ｒ１１の他端が抵抗Ｒ１２を介して演算増幅器ＯＰ１１の反転入力端子に接続される。演算増幅器ＯＰ１１の出力端子が第２の生成部ＰＭ１１Ｂを介して演算増幅器ＯＰ１１の反転入力端子に接続される。
【００６９】
抵抗Ｒ１１の他端に接地電位と等しい基準電圧ＶREFが供給され、演算増幅器ＯＰ１１の非反転入力端子に入力電圧ＶINが供給されると、入力電圧ＶINと演算増幅器ＯＰ１１の出力端子から出力される出力電圧ＶOUTとの間に下記の（２）式が成立する。ただし、Ｒ11は抵抗Ｒ１１の抵抗値であり、Ｒ12は抵抗Ｒ１２の抵抗値である。また、Ｒ13Aは第１の生成部ＰＭ１１Ａによって生成される第１の抵抗値であり、Ｒ13Bは第２の生成部ＰＭ１１Ｂによって生成される第２の抵抗値である。
【数２】
2017108305.tif 000004
【００７０】
可変利得増幅回路１２では、第１の抵抗値Ｒ13Aと第２の抵抗値Ｒ13Bとの合計値が一定になっている。なお、第１の抵抗値Ｒ13Aと第２の抵抗値Ｒ13Bとの合計値が略一定であっても構わない。
【００７１】
さらに、可変利得増幅回路１２では、デジタルポテンショメータＰＭ１１に入力されるデジタル設定値と第１の抵抗値Ｒ13Aとが線形の特性を有している。すなわち、デジタルポテンショメータＰＭ１１は線形の特性を有するポテンショメータである。なお、デジタルポテンショメータＰＭ１１に入力されるデジタル設定値と第１の抵抗値Ｒ13Aとが略線形の特性を有していても構わない。
【００７２】
可変利得増幅回路１２の利得（＝ＶOUT／ＶIN）特性は、上記の（２）式から明らかなように抵抗値Ｒ11、抵抗値Ｒ12、第１の抵抗値Ｒ13A、及び第２の抵抗値Ｒ13Bによって定まる。
【００７３】
例えば第１の抵抗値Ｒ13Aと第２の抵抗値Ｒ13Bとの合計値を１５ｋΩとした状態での利得特性を図６に示す。図６中の利得特性Ｔ７は抵抗値Ｒ11を１５ｋΩ、抵抗値Ｒ12を１ｋΩにした場合の利得特性である。図６中の利得特性Ｔ８は抵抗値Ｒ11を１ｋΩ、抵抗値Ｒ12を１５ｋΩにした場合の利得特性である。図６中の利得特性Ｔ９は抵抗値Ｒ11を５ｋΩ、抵抗値Ｒ12を１０ｋΩにした場合の利得特性である。
【００７４】
利得特性Ｔ７〜Ｔ９のいずれにおいてもデジタルポテンショメータＰＭ１１に入力されるデジタル設定値と利得とが略対数特性を有する領域が存在している。しかしながら、利得特性Ｔ７においては低利得領域で対数特性から大きく外れ、利得特性Ｔ８においては高利得領域で対数特性から大きく外れる。したがって、デジタル設定値の広範囲に渡って対数特性または略対数特性を得る事ができる利得特性Ｔ９が好ましい。すなわち、抵抗値Ｒ11が抵抗値Ｒ12の１／２または略１／２であることが好ましい。
【００７５】
可変利得増幅回路１２によると、少なくとも略対数特性を有する領域においては、デジタル設定値の各ステップ全てを使用することができるため、分解能を高くすることができる。
【００７６】
次に抵抗値Ｒ11を抵抗値Ｒ12の１／２とした状態での利得特性を図７に示す。図７中の利得特性Ｔ１０は抵抗値Ｒ11を１ｋΩ、第１の抵抗値Ｒ13Aと第２の抵抗値Ｒ13Bとの合計値を１５ｋΩにした場合の利得特性である。図７中の利得特性Ｔ１１は抵抗値Ｒ11を５ｋΩ、第１の抵抗値Ｒ13Aと第２の抵抗値Ｒ13Bとの合計値を１５ｋΩにした場合の利得特性である。図７中の利得特性Ｔ１２は抵抗値Ｒ11を１５ｋΩ、第１の抵抗値Ｒ13Aと第２の抵抗値Ｒ13Bとの合計値を１５ｋΩにした場合の利得特性である。
【００７７】
利得特性Ｔ１０〜Ｔ１２のいずれにおいてもデジタルポテンショメータＰＭ１１に入力されるデジタル設定値と利得とが略対数特性を有する領域が存在している。しかしながら、利得特性Ｔ１０においては低利得領域と高利得領域の両方で対数特性から大きく外れる。したがって、デジタル設定値の広範囲に渡って対数特性または略対数特性を得る事ができる利得特性Ｔ１１あるいはＴ１２が好ましい。すなわち、抵抗値Ｒ11が第１の抵抗値Ｒ13Aと第２の抵抗値Ｒ13Bとの合計値の略１／３以上であることが好ましい。
【００７８】
なお、抵抗値Ｒ11を第１の抵抗値Ｒ13Aと第２の抵抗値Ｒ13Bとの合計値に対して大きくすればするほど、対数特性に近くになる一方で可変利得幅は小さくなる。したがって、このトレードオフの関係を考慮して、第１の抵抗値Ｒ13Aと第２の抵抗値Ｒ13Bとの合計値に対する抵抗値Ｒ11の比を決定するとよい。
【００７９】
以上説明した可変利得増幅回路１２は、演算増幅器ＯＰ１１と、デジタル設定値に応じた第１の抵抗値Ｒ13Aを生成する第１の生成部ＰＭ１１Ａ及び前記デジタル設定値に応じた第２の抵抗値Ｒ13Bを生成する第２の生成部ＰＭ１１Ｂを有するデジタルポテンショメータＰＭ１１と、抵抗Ｒ１１と、抵抗Ｒ１２と、を備え、抵抗Ｒ１１の一端が第１の生成部ＰＭ１１Ａを介して演算増幅器ＯＰ１１の反転入力端子に接続され、抵抗Ｒ１１の他端が抵抗Ｒ１２を介して演算増幅器ＯＰ１１の反転入力端子に接続され、演算増幅器ＯＰ１１の出力端子が第２の生成部ＰＭ１１Ｂを介して演算増幅器ＯＰ１１の反転入力端子に接続される構成である。演算増幅器ＯＰ１１の非反転入力端子に入力電圧ＶINを供給することで、可変利得増幅回路１２の利得変化が対数特性に近くなり且つ本実施形態に係る可変利得増幅回路の分解能が高くなる。
【００８０】
したがって、アンプ８として可変利得増幅回路１２を用いる本実施形態に係るオーディオ機器は、アンプ８の利得変化を対数特性または略対数特性にすることができ且つ音量調整の分解能が高くなる。
【００８１】
＜第３実施形態＞
本実施形態に係るオーディオ機器は、アンプ８として用いる可変利得増幅回路の構成を除いて第１実施形態に係るオーディオ機器と同様の構成である。
【００８２】
本実施形態でアンプ８として用いる可変利得増幅回路１３の構成を図８に示す。可変利得増幅回路１３は、演算増幅器ＯＰ１と、デジタルポテンショメータＰＭ１と、可変抵抗ＶＲ１及びＶＲ２と、を備える。可変利得増幅回路１３は、図２に示す可変利得増幅回路１１（第１実施形態で用いた可変利得増幅回路）において抵抗Ｒ１を可変抵抗ＶＲ１に置換し抵抗Ｒ２を可変抵抗ＶＲ２に置換した構成である。
【００８３】
上述した第１実施形態で説明した通り、抵抗Ｒ１の抵抗値Ｒ1及び抵抗Ｒ２の抵抗値Ｒ2を変更することで、可変利得増幅回路の利得特性を変更することができる。しかしながら、図２に示す可変利得増幅回路１１では、実際には抵抗Ｒ１の抵抗値Ｒ1及び抵抗Ｒ２の抵抗値Ｒ2が固定されているため、１つの可変利得増幅回路からは１つの利得特性しか得られない。
【００８４】
図８に示す可変利得増幅回路１３は、図２に示す可変利得増幅回路１１において抵抗Ｒ１を可変抵抗ＶＲ１に置換し抵抗Ｒ２を可変抵抗ＶＲ２に置換した構成であるため、１つの可変利得増幅回路から複数の利得特性を得る事ができる。したがって、可変利得増幅回路の応用範囲を拡げることができる。
【００８５】
なお、図８に示す可変利得増幅回路１３では、図２に示す可変利得増幅回路１１において抵抗Ｒ１を可変抵抗ＶＲ１に置換し抵抗Ｒ２を可変抵抗ＶＲ２に置換した構成としたが、抵抗Ｒ１及びＲ２の一方のみを可変抵抗に置換してもよい。
【００８６】
各可変抵抗の態様は特に限定されない。例えば可動端子を有する抵抗であってもよく、複数の固定抵抗の接続状態をスイッチによって切り換える構成であってもよい。
【００８７】
アンプ８として図８に示す可変利得増幅回路１３を用いる本実施形態に係るオーディオ機器は、アンプ８の利得変化を対数特性または略対数特性にすることができ且つ音量調整の分解能が高くなる。さらに、本実施形態に係るオーディオ機器では、１つの可変利得増幅回路１３から複数の利得特性を得る事ができる。
【００８８】
＜第４実施形態＞
本実施形態に係るオーディオ機器は、可変利得増幅回路の構成を除いて第１実施形態に係るオーディオ機器と同様の構成である。
【００８９】
本実施形態で用いられる可変利得増幅回路１４の構成を図９に示す。可変利得増幅回路１４は、演算増幅器ＯＰ１１と、ポテンショメータＰＭ１１と、可変抵抗ＶＲ１１及びＶＲ１２と、を備える。図９に示す可変利得増幅回路１４は、図５に示す可変利得増幅回路１２（第２実施形態で用いた可変利得増幅回路）において抵抗Ｒ１１を可変抵抗ＶＲ１１に置換し抵抗Ｒ１２を可変抵抗ＶＲ１２に置換した構成である。
【００９０】
上述した第２実施形態で説明した通り、抵抗Ｒ１１の抵抗値Ｒ11及び抵抗Ｒ１２の抵抗値Ｒ12を変更することで、可変利得増幅回路の利得特性を変更することができる。しかしながら、図５に示す可変利得増幅回路１２では、実際には抵抗Ｒ１１の抵抗値Ｒ11及び抵抗Ｒ１２の抵抗値Ｒ12が固定されているため、１つの可変利得増幅回路からは１つの利得特性しか得られない。
【００９１】
図９に示す可変利得増幅回路１４は、図５に示す可変利得増幅回路１２において抵抗Ｒ１１を可変抵抗ＶＲ１１に置換し抵抗Ｒ１２を可変抵抗ＶＲ１２に置換した構成であるため、１つの可変利得増幅回路から複数の利得特性を得る事ができる。したがって、可変利得増幅回路の応用範囲を拡げることができる。
【００９２】
なお、図９に示す可変利得増幅回路１４では、図５に示す可変利得増幅回路１２において抵抗Ｒ１１を可変抵抗ＶＲ１１に置換し抵抗Ｒ１２を可変抵抗ＶＲ１２に置換した構成としたが、抵抗Ｒ１１及びＲ１２の一方のみを可変抵抗に置換してもよい。
【００９３】
各可変抵抗の態様は特に限定されない。例えば可動端子を有する抵抗であってもよく、複数の固定抵抗の接続状態をスイッチによって切り換える構成であってもよい。
【００９４】
アンプ８として図９に示す可変利得増幅回路１４を用いる本実施形態に係るオーディオ機器は、アンプ８の利得変化を対数特性または略対数特性にすることができ且つ音量調整の分解能が高くなる。さらに、本実施形態に係るオーディオ機器では、１つの可変利得増幅回路１４から複数の利得特性を得る事ができる。
【００９５】
＜変形例＞
上述した各実施形態で用いた可変利得増幅回路１１〜１４では、デジタルポテンショメータを用いたが、デジタルポテンショメータ以外の制御情報検出器を用いてもよい。当該制御情報検出器は、デジタル設定値以外の制御情報に応じた第１の抵抗値を生成する第１の生成部及び前記制御情報に応じた第２の抵抗値を生成する第２の生成部を有する構成であれば良い。例えば、前記制御情報が基準位置から変位対象物の位置までの変位量であり、前記変位量と第１の抵抗値とが線形の特性または略線形の特性を有するアナログポテンショメータを挙げることができる。アナログポテンショメータの具体的な構成としては、例えば、直動スライダを有する構成すなわち前記変位量が前記基準位置から前記変位対象物の位置までの距離である構成、回転ボリュームを有する構成すなわち前記変位量が前記基準位置に対する前記変位対象物の位置の回転量である構成などを挙げることができる。
【００９６】
また上述した各実施形態で用いた可変利得増幅回路１１〜１４では、基準電圧ＶREFを接地電位と等しくしたが、基準電圧ＶREFは接地電位と異なっていても構わない。基準電圧ＶREFは接地電位と異なる値にした場合に得られる可変利得増幅回路の出力電圧ＶOUTは、上述した各実施形態で用いた可変利得増幅回路の出力電圧ＶOUTにオフセットがかかったものになる。
【００９７】
また上述した各実施形態で用いた可変利得増幅回路１１〜１４は、オーディオ機器に適する以外に、例えばある変動率で変化する入力振幅をある目標電圧に維持する機能が必要な電子機器にも適している。例えば、入力信号100mV〜1000mVに変動する信号を全て500mVに維持したい場合について考える。100mV〜1000mVの入力信号が例えば-10%減衰した場合に、その減衰を補正する倍率を下記の表１に示す。表１では同時に倍率を利得に換算したものを併記している。表１からわかる通り倍率換算では、同じ-10%の変動を補正するのに必要となる倍率は0.56倍〜0.06倍と一定ではない。しかし、これを対数換算で考えると、必要な補正利得は0.92dBと一定である。したがって、ある変動率で変化する入力振幅をある目標電圧に維持する機能が必要な電子機器に組み込む可変利得増幅回路は、分解能がdB単位で一定または略一定である特性、つまり対数特性または略対数特性を持つ可変利得増幅回路が適している。
【表１】
2017108305.tif 000005
【符号の説明】
【００９８】
１  制御部
２  表示部
３  操作部
４  外部インターフェース
５  ハードディスク
６  ソース選択部
７  信号処理部
８  アンプ
９  スピーカ
１１〜１４  可変利得増幅回路
ＯＰ１、ＯＰ１１  演算増幅器
ＰＭ１、ＰＭ１１  デジタルポテンショメータ
Ｒ１、Ｒ２、Ｒ１１、Ｒ１２  抵抗
ＶＲ１、ＶＲ２、ＶＲ１１、ＶＲ１２  可変抵抗
ＰＭ１Ａ、ＰＭ１１Ａ  第１の生成部
ＰＭ１Ｂ、ＰＭ１１Ｂ  第２の生成部
【図１】
2017108305.tif 000006
【図２】
2017108305.tif 000007
【図３】
2017108305.tif 000008
【図４】
2017108305.tif 000009
【図５】
2017108305.tif 000010
【図６】
2017108305.tif 000011
【図７】
2017108305.tif 000012
【図８】
2017108305.tif 000013
【図９】
2017108305.tif 000014