(57)【要約】【課題】膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供する。【解決手段】実施形態のデバイスの製造方法は、第１の面と第２の面を有する基板の第２の面側に膜を形成し、第１の面側から膜が残存するよう基板に部分的に溝を形成し、基板に液体中で超音波処理を行い、溝が形成された箇所の第２の面側の膜を除去する。【選択図】図１
2017055012.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と第２の面を有する基板の前記第２の面側に膜を形成し、
前記第１の面側から前記膜が残存するよう前記基板に部分的に溝を形成し、
前記基板に液体中で超音波処理を行い、前記溝が形成された箇所の前記第２の面側の前記膜を除去するデバイスの製造方法。
【請求項２】
前記超音波処理の前に、前記液体を脱気する請求項１記載のデバイスの製造方法。
【請求項３】
前記溝を形成する際に、前記膜が露出するよう前記溝を形成する請求項１又は請求項２記載のデバイスの製造方法。
【請求項４】
前記溝を形成した後、前記膜を除去する前に、前記基板の前記第１の面側に固定膜を貼り付ける請求項１乃至請求項３いずれか一項記載のデバイスの製造方法。
【請求項５】
前記溝を形成する際に、プラズマエッチングにより前記溝を形成する請求項１乃至請求項４いずれか一項記載のデバイスの製造方法。
【請求項６】
前記膜が金属膜である請求項１乃至請求項５いずれか一項記載のデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、デバイスの製造方法に関する。
【背景技術】
【０００２】
ウェハ等の半導体基板上に形成された複数の半導体素子は、半導体基板に設けられたダイシング領域に沿ってダイシングすることによって、複数の半導体チップに分割される。半導体基板の一方の面に、半導体素子の電極となる金属膜や、ダイボンディングフィルム等の樹脂膜が形成されている場合、ダイシングの際にダイシング領域の金属膜や樹脂膜も除去する必要がある。
【０００３】
金属膜や樹脂膜を除去する方法として、例えば、半導体基板と、金属膜又は樹脂膜を同時にブレードダイシングにより除去する方法がある。この場合、金属膜又は樹脂膜に突起（バリ）等の形状異常が生じやすい。金属膜や樹脂膜の形状異常が生ずると、半導体チップが外観検査不良と判定されたり、ベッドと半導体チップの接合不良が生じたりすることで製品歩留りが低下するため問題となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２８８３０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態のデバイスの製造方法は、第１の面と第２の面を有する基板の前記第２の面側に膜を形成し、前記第１の面側から前記膜が残存するよう前記基板に部分的に溝を形成し、前記基板に液体中で超音波処理を行い、前記溝が形成された箇所の前記第２の面側の前記膜を除去する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態のデバイスの製造方法を示す模式工程断面図。
【図２】第２の実施形態のデバイスの製造方法を示す模式工程断面図。
【図３】第３の実施形態のデバイスの製造方法を示す模式工程断面図。
【図４】第４の実施形態のデバイスの製造方法を示す模式工程断面図。
【図５】第５の実施形態のデバイスの製造方法を示す模式工程断面図。
【図６】実施例のダイシング後の光学顕微鏡写真。
【図７】実施例のダイシング後のＳＥＭ写真。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【０００９】
（第１の実施形態）
本実施形態のデバイスの製造方法は、第１の面と第２の面を有する基板の第２の面側に膜を形成し、第１の面側から膜が残存するよう基板に部分的に溝を形成し、基板に液体中で超音波処理を行い、溝が形成された箇所の第２の面側の膜を除去する。
【００１０】
以下、製造するデバイスが、両面に金属電極を備えるシリコン（Ｓｉ）を用いた縦型のパワーＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である場合を例に説明する。この場合、基板が半導体基板となる。また、膜が金属膜となる。
【００１１】
図１は、本実施形態のデバイスの製造方法を示す模式工程断面図である。
【００１２】
第１の面（以下、表面とも称する）と第２の面（以下、裏面とも称する）を備えるシリコン基板（基板）１０を準備する。シリコン基板１０の表面側に縦型のＭＯＳＦＥＴ（半導体素子）のベース領域、ソース領域、ゲート絶縁膜、ゲート電極、ソース電極等のパターンを形成する。その後、シリコン基板１０の最上層に保護膜を形成する。保護膜は、例えば、ポリイミド等の樹脂膜、シリコン窒化膜やシリコン酸化膜等の無機絶縁膜である。表面側に設けられたダイシング領域の表面には、シリコン基板１０が露出していることが望ましい。
【００１３】
ここで、ダイシング領域とは、基板に設けられた複数の半導体素子を、複数の半導体チップに分割するための切断予定領域である。ダイシング領域は、所定の幅を備える。ダイシング領域の幅は、例えば、１０μｍ以上１００μｍ以下である。
【００１４】
ダイシング領域は、シリコン基板１０の表面側に設けられる。ダイシング領域には、半導体素子のパターンは形成されない。ダイシング領域は、例えば、シリコン基板１０の表面側に、半導体素子を区切るように格子状に設けられる。
【００１５】
次に、シリコン基板１０の表面側に支持基板（支持体）１２を貼りあわせる（図１（ａ））。支持基板１２は、例えば、石英ガラスである。
【００１６】
次に、シリコン基板１０の裏面側を研削により除去し、シリコン基板１０を薄膜化する。その後、シリコン基板１０の裏面側に金属膜１４を形成する（図１（ｂ））。金属膜１４は裏面の略全面に設けられる。
【００１７】
金属膜１４は、ＭＯＳＦＥＴのドレイン電極である。金属膜１４は、例えば、異種の金属の積層膜である。金属膜１４は、例えば、シリコン基板１０の裏面側から、チタン／ニッケル／金合金の積層膜である。
【００１８】
金属膜１４は、例えば、スパッタ法により形成される。金属膜１４の膜厚は、例えば、０．５μｍ以上３．０μｍ以下である。
【００１９】
次に、シリコン基板１０の裏面側に樹脂シート１６を貼りつける。樹脂シート１６は、いわゆる、ダイシングシートである。樹脂シート１６は、例えば、金属のフレーム１８に固定されている。樹脂シート１６は、金属膜１４の表面に接着される。その後、シリコン基板１０から支持基板１２を剥離する（図１（ｃ））。
【００２０】
次に、シリコン基板１０の表面側に設けられたダイシング領域に沿って、表面側からシリコン基板１０に部分的に溝２０を形成する（図１（ｄ））。溝２０を形成する際、裏面側の金属膜１４が露出するように溝２０を形成する。
【００２１】
溝２０は、例えば、プラズマエッチングにより形成する。プラズマエッチングは、例えば、フッ素（Ｆ）系ラジカルを用いた等方性エッチングステップ、四塩化フッ素（ＣＦ４）系ラジカル用いた保護膜形成ステップ、フッ素（Ｆ）系イオンを用いた異方性エッチングを繰り返す、いわゆるボッシュプロセスである。
【００２２】
溝２０は、シリコン基板１０の表面側の保護膜をマスクに、全面エッチングにより形成することが望ましい。この方法によれば、リソグラフィーを用いないため、製造工程の簡略化及び低コスト化が可能である。
【００２３】
次に、シリコン基板１０の表面側に樹脂シート（固定膜）２２を貼りつける。樹脂シート２２は、いわゆる、ダイシングシートである。樹脂シート２２は、例えば、金属のフレーム２４に固定されている。樹脂シート２２は、表面側の保護膜や金属電極の表面に接着される。その後、裏面側の樹脂シート１６を剥離する（図１（ｅ））。
【００２４】
次に、シリコン基板１０に液体中で超音波処理を行う。超音波処理により、溝２０が形成された箇所の裏面側の金属膜１４を除去する（図１（ｆ））。液体は、例えば、純水である。
【００２５】
金属膜１４の除去効果を向上させる観点から、超音波処理の前に液体を脱気することが望ましい。液体の脱気を行うことで、液体中の超音波の伝搬特性が向上するため、金属膜１４の除去効果が向上する。
【００２６】
液体の脱気は、例えば、液体を通さず、気体のみを通す中空糸膜を用いて行うことができる。また、液体の脱気は、例えば、真空容器内で液体を真空引きすることにより行うことも可能である。
【００２７】
超音波処理は、例えば、２０ｋＨｚ以上８０ｋＨｚ以下の周波数で行う。また、超音波処理は、例えば、２００Ｗ以上１２００Ｗ以下のパワーで行う。また、超音波処理は、例えば、１分以上２０分以下の時間行う。
【００２８】
その後、シリコン基板１０の表面側の樹脂シート２２を剥離することにより、分割された複数のＭＯＳＦＥＴが得られる。
【００２９】
以下、本実施形態のデバイスの製造方法の作用及び効果について説明する。
【００３０】
縦型のＭＯＳＦＥＴのように、シリコン基板１０の裏面側にも金属膜１４が形成される場合、ダイシングの際にダイシング領域の裏面側の金属膜１４も除去する必要がある。例えば、ブレードダイシングにより半導体基板１０と、金属膜１４とを表面側から同時に除去する場合、ダイシング領域の溝２０の端部の金属膜１４が裏面側に捲れあがり、いわゆるバリが発生する。
【００３１】
金属膜１４のバリが発生すると、例えば、半導体チップが外観検査不良となり製品化できない恐れがある。また、例えば、半導体チップと金属のベッドとをはんだ等の接合材により接合する際に、バリの部分で密着性が悪くなることで、接合不良が生じる恐れがある。
【００３２】
本実施形態では、シリコン基板１０のダイシング領域に沿って溝２０を形成した後、超音波処理により、溝２０に跨っている部分の金属膜１４を除去する。本実施形態によれば、バリの発生が抑制される。また、本実施形態によれば、溝２０の金属膜１４のみを自己整合的に除去することが可能である。
【００３３】
また、シリコン基板１０の溝２０の形成を、ブレードダイシングで行う場合、溝２０の裏面側の端部のシリコン基板１０に欠け（チッピング）が生じる場合がある。本実施形態では、溝２０の形成を、プラズマエッチングにより行うため、溝２０の裏面側の端部のシリコン基板１０に生じる欠けを防止することが可能となる。
【００３４】
また、シリコン基板１０の溝２０の形成を、ブレードダイシングで行う場合、少なくともブレードの厚さ以上の幅がダイシング領域に必要となる。このため、例えば、５０μｍ以上のダイシング領域幅が必要になる。
【００３５】
本実施形態では、溝２０の形成を、プラズマエッチングにより行うため、ダイシング領域の幅を狭くすることが可能となる。ダイシング領域の幅は、例えば、１０μｍ以上５０μｍ未満、更には、２０μｍ以下とすることも可能となる。
【００３６】
また、本実施形態では、超音波処理による物理的衝撃により金属膜を除去する。したがって、例えば、化学的反応を利用するドライエッチングの場合と異なり、金属膜が異種の金属の積層膜であっても、各膜の化学的性質の違いに左右されずに除去することが可能である。したがって、異種の金属の積層膜であっても簡便に、形状異常を抑制して除去することが可能である。
【００３７】
以上、本実施形態によれば、金属膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。
【００３８】
（第２の実施形態）
本実施形態のデバイスの製造方法は、基板の第２の面側に金属膜ではなく、樹脂膜を形成する点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
【００３９】
以下、製造するデバイスが、裏面側に樹脂膜を備えるシリコン（Ｓｉ）を用いた半導体メモリである場合を例に説明する。
【００４０】
図２は、本実施形態のデバイスの製造方法を示す模式工程断面図である。
【００４１】
第１の面（以下、表面とも称する）と第２の面（以下、裏面とも称する）を備えるシリコン基板（基板）１０を準備する。シリコン基板１０の表面側に半導体メモリ（半導体素子）のメモリトランジスタ、周辺回路、電源電極、接地電極、Ｉ／Ｏ電極等のパターンを形成する。その後、シリコン基板１０の最上層に保護膜を形成する。保護膜は、例えば、ポリイミド等の樹脂膜、シリコン窒化膜やシリコン酸化膜等の無機絶縁膜である。
【００４２】
次に、シリコン基板１０の表面側に支持基板１２を貼りあわせる（図２（ａ））。支持基板１２は、例えば、石英ガラスである。
【００４３】
次に、シリコン基板１０の裏面側を研削により除去し、シリコン基板１０を薄膜化する。その後、シリコン基板１０の裏面側に樹脂膜３０を形成する（図２（ｂ））。樹脂膜３０は裏面の略全面に設けられる。
【００４４】
樹脂膜３０は、例えば、分割後の半導体チップを基板にボンディングするためのＤＡＦ（Ｄｉｅ  Ａｔｔａｃｈ  Ｆｉｌｍ）である。樹脂膜３０の膜厚は、例えば、１０μｍ以上２００μｍ以下である。
【００４５】
次に、シリコン基板１０の裏面側に樹脂シート１６を貼りつける。樹脂シート１６は、いわゆる、ダイシングシートである。樹脂シート１６は、例えば、金属のフレーム１８に固定されている。樹脂シート１６は、樹脂膜３０の表面に接着される。その後、シリコン基板１０から支持基板１２を剥離する（図２（ｃ））。
【００４６】
次に、シリコン基板１０の表面側に設けられたダイシング領域に沿って、表面側からシリコン基板１０に部分的に溝２０を形成する（図２（ｄ））。溝２０を形成する際、裏面側の樹脂膜３０が露出するように溝２０を形成する。
【００４７】
溝２０は、例えば、ブレードダイシングにより形成する。
【００４８】
次に、シリコン基板１０の表面側に樹脂シート（固定膜）２２を貼りつける。樹脂シート２２は、いわゆる、ダイシングシートである。樹脂シート２２は、例えば、金属のフレーム２４に固定されている。樹脂シート２２は、表面側の保護膜や金属電極の表面に接着される。その後、裏面側の樹脂シート１６を剥離する（図２（ｅ））。
【００４９】
次に、シリコン基板１０に液体中で超音波処理を行う。超音波処理により、溝２０が形成された箇所の裏面側の樹脂膜３０を除去する（図２（ｆ））。
【００５０】
その後、シリコン基板１０の表面側の樹脂シート２２を剥離することにより、分割された複数の半導体メモリが得られる。
【００５１】
以下、本実施形態のデバイスの製造方法の作用及び効果について説明する。
【００５２】
例えば、半導体メモリのように、携帯電話に代表される小型の電子機器に用いられる半導体デバイスでは、小型、薄型の半導体パッケージであるＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）やＭＣＰ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ）が用いられる。ＢＧＡやＭＣＰでは、ペースト状のダイボンディング材にかえて、ＤＡＦ等のフィルム状のダイボンディング材が用いられる。
【００５３】
ＤＡＦ等の樹脂膜３０がシリコン基板１０の裏面側に形成される場合、ダイシングの際にダイシング領域の裏面側の樹脂膜３０も除去する必要がある。例えば、ブレードダイシングにより半導体基板１０と、樹脂膜３０とを表面側から同時に除去する場合、ダイシング領域の溝２０の端部から樹脂膜３０がはがれたり、樹脂膜３０の切断面が直線状にならず不規則な形状になったりするという問題がある。
【００５４】
本実施形態では、シリコン基板１０のダイシング領域に沿って溝２０を形成した後、超音波処理により、溝２０に跨っている部分の樹脂膜３０を除去する。本実施形態によれば、樹脂膜３０の剥がれが抑制される。また、本実施形態によれば、樹脂膜３０の切断面が直線状になる。
【００５５】
以上、本実施形態によれば、樹脂膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。
【００５６】
（第３の実施形態）
本実施形態のデバイスの製造方法は、基板に部分的に溝を形成する際に、基板の一部を残存させる点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、記述を省略する。
【００５７】
図３は、本実施形態のデバイスの製造方法を示す模式工程断面図である。
【００５８】
第１の面（以下、表面とも称する）と第２の面（以下、裏面とも称する）を備えるシリコン基板（基板）１０を準備する。シリコン基板１０の表面側に縦型のＭＯＳＦＥＴ（半導体素子）のベース領域、ソース領域、ゲート絶縁膜、ゲート電極、ソース電極等のパターンを形成する。その後、シリコン基板１０の最上層に保護膜を形成する。保護膜は、例えば、ポリイミド等の樹脂膜、シリコン窒化膜やシリコン酸化膜等の無機絶縁膜である。表面側に設けられたダイシング領域の表面には、シリコン基板１０が露出していることが望ましい。
【００５９】
次に、シリコン基板１０の表面側に支持基板（支持体）１２を貼りあわせる（図３（ａ））。支持基板１２は、例えば、石英ガラスである。
【００６０】
次に、シリコン基板１０の裏面側を研削により除去し、シリコン基板１０を薄膜化する。その後、シリコン基板１０の裏面側に金属膜１４を形成する（図３（ｂ））。金属膜１４は裏面の略全面に設けられる。
【００６１】
金属膜１４は、ＭＯＳＦＥＴのドレイン電極である。金属膜１４は、例えば、異種の金属の積層膜である。金属膜１４は、例えば、シリコン基板１０の裏面側から、チタン／ニッケル／金合金の積層膜である。金属膜１４は、例えば、スパッタ法により形成される。金属膜１４の膜厚は、例えば、０．５μｍ以上３．０μｍ以下である。
【００６２】
次に、シリコン基板１０の裏面側に樹脂シート１６を貼りつける。樹脂シート１６は、いわゆる、ダイシングシートである。樹脂シート１６は、例えば、金属のフレーム１８に固定されている。樹脂シート１６は、金属膜１４の表面に接着される。その後、シリコン基板１０から支持基板１２を剥離する（図３（ｃ））。
【００６３】
次に、シリコン基板１０の表面側に設けられたダイシング領域に沿って、表面側からシリコン基板１０に部分的に溝２０を形成する（図３（ｄ））。溝２０を形成する際、裏面側のシリコン基板１０が一部残存するように溝２０を形成する。溝２０の裏面側の半導体基板を２０μｍ以下、より望ましくは１０μｍ以下残存させる。
【００６４】
溝２０は、例えば、ブレードダイシングにより形成する。溝２０は、例えば、プラズマエッチングにより形成することも可能である。
【００６５】
次に、シリコン基板１０の表面側に樹脂シート（固定膜）２２を貼りつける。樹脂シート２２は、いわゆる、ダイシングシートである。樹脂シート２２は、例えば、金属のフレーム２４に固定されている。樹脂シート２２は、表面側の保護膜や金属電極の表面に接着される。その後、裏面側の樹脂シート１６を剥離する（図３（ｅ））。
【００６６】
次に、シリコン基板１０に液体中で超音波処理を行う。超音波処理により、溝２０が形成された箇所の裏面側の金属膜１４及びシリコン基板１０を除去する（図３（ｆ））。
【００６７】
その後、シリコン基板１０の表面側の樹脂シート２２を剥離することにより、分割された複数の半導体メモリが得られる。
【００６８】
以上、本実施形態によれば、金属膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。
【００６９】
（第４の実施形態）
本実施形態のデバイスの製造方法は、基板に部分的に溝を形成する際に、基板の一部を残存させる点で、第２の実施形態と異なる。以下、第２の実施形態と重複する内容については、記述を省略する。
【００７０】
図４は、本実施形態のデバイスの製造方法を示す模式工程断面図である。
【００７１】
第１の面（以下、表面とも称する）と第２の面（以下、裏面とも称する）を備えるシリコン基板（基板）１０を準備する。シリコン基板１０の表面側に半導体メモリ（半導体素子）のメモリトランジスタ、周辺回路、電源電極、接地電極、Ｉ／Ｏ電極等のパターンを形成する。その後、シリコン基板１０の最上層に保護膜を形成する。保護膜は、例えば、ポリイミド等の樹脂膜、シリコン窒化膜やシリコン酸化膜等の無機絶縁膜である。
【００７２】
次に、シリコン基板１０の表面側に支持基板１２を貼りあわせる（図４（ａ））。支持基板１２は、例えば、石英ガラスである。
【００７３】
次に、シリコン基板１０の裏面側を研削により除去し、シリコン基板１０を薄膜化する。その後、シリコン基板１０の裏面側に樹脂膜３０を形成する（図４（ｂ））。樹脂膜３０は裏面の略全面に設けられる。
【００７４】
樹脂膜３０は、例えば、分割後の半導体チップを基板にボンディングするためのＤＡＦ（Ｄｉｅ  Ａｔｔａｃｈ  Ｆｉｌｍ）である。樹脂膜３０の膜厚は、例えば、１０μｍ以上２００μｍ以下である。
【００７５】
次に、シリコン基板１０の裏面側に樹脂シート１６を貼りつける。樹脂シート１６は、いわゆる、ダイシングシートである。樹脂シート１６は、例えば、金属のフレーム１８に固定されている。樹脂シート１６は、樹脂膜３０表面に接着される。その後、シリコン基板１０から支持基板１２を剥離する（図４（ｃ））。
【００７６】
次に、シリコン基板１０の表面側に設けられたダイシング領域に沿って、表面側からシリコン基板１０に部分的に溝２０を形成する（図４（ｄ））。溝２０を形成する際、裏面側のシリコン基板１０が一部残存するように溝２０を形成する。溝２０の裏面側の半導体基板を２０μｍ以下、より望ましくは１０μｍ以下残存させる。
【００７７】
溝２０は、例えば、ブレードダイシングにより形成する。溝２０は、例えば、プラズマエッチングにより形成することも可能である。
【００７８】
次に、シリコン基板１０の表面側に樹脂シート（固定膜）２２を貼りつける。樹脂シート２２は、いわゆる、ダイシングシートである。樹脂シート２２は、例えば、金属のフレーム２４に固定されている。樹脂シート２２は、表面側の保護膜や金属電極の表面に接着される。その後、裏面側の樹脂シート１６を剥離する（図４（ｅ））。
【００７９】
次に、シリコン基板１０に液体中で超音波処理を行う。超音波処理により、溝２０が形成された箇所の裏面側の樹脂膜３０及びシリコン基板１０を除去する（図４（ｆ））。
【００８０】
その後、シリコン基板１０の表面側の樹脂シート２２を剥離することにより、分割された複数の半導体メモリが得られる。
【００８１】
以上、本実施形態によれば、樹脂膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。
【００８２】
（第５の実施形態）
本実施形態のデバイスの製造方法は、基板の第１の面側ではなく、第２の面側に固定膜を貼りつけた状態で、超音波洗浄を行う点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、記述を省略する。
【００８３】
図５は、本実施形態のデバイスの製造方法を示す模式工程断面図である。
【００８４】
第１の面（以下、表面とも称する）と第２の面（以下、裏面とも称する）を備えるシリコン基板（基板）１０を準備する。シリコン基板１０の表面側に縦型のＭＯＳＦＥＴ（半導体素子）のベース領域、ソース領域、ゲート絶縁膜、ゲート電極、ソース電極等のパターンを形成する。その後、シリコン基板１０の最上層に保護膜を形成する。保護膜は、例えば、ポリイミド等の樹脂膜、シリコン窒化膜やシリコン酸化膜等の無機絶縁膜である。表面側に設けられたダイシング領域の表面には、シリコン基板１０が露出していることが望ましい。
【００８５】
次に、シリコン基板１０の表面側に支持基板（支持体）１２を貼りあわせる（図５（ａ））。支持基板１２は、例えば、石英ガラスである。
【００８６】
次に、シリコン基板１０の裏面側を研削により除去し、シリコン基板１０を薄膜化する。その後、シリコン基板１０の裏面側に金属膜１４を形成する（図５（ｂ））。金属膜１４は裏面の略全面に設けられる。
【００８７】
金属膜１４は、ＭＯＳＦＥＴのドレイン電極である。金属膜１４は、例えば、異種の金属の積層膜である。金属膜１４は、例えば、シリコン基板１０の裏面側から、チタン／ニッケル／金合金の積層膜である。金属膜１４は、例えば、スパッタ法により形成される。金属膜１４の膜厚は、例えば、０．５μｍ以上３．０μｍ以下である。
【００８８】
次に、シリコン基板１０の裏面側に樹脂シート（固定膜）１６を貼りつける。樹脂シート１６は、いわゆる、ダイシングシートである。樹脂シート１６は、例えば、金属のフレーム１８に固定されている。樹脂シート１６は、金属膜１４の表面に接着される。その後、シリコン基板１０から支持基板１２を剥離する（図５（ｃ））。
【００８９】
次に、シリコン基板１０の表面側に設けられたダイシング領域に沿って、表面側からシリコン基板１０に部分的に溝２０を形成する（図５（ｄ））。溝２０を形成する際、裏面側の金属膜１４が露出するように溝２０を形成する。
【００９０】
溝２０は、例えば、プラズマエッチングにより形成する。
【００９１】
次に、シリコン基板１０に液体中で超音波処理を行う。超音波処理により、溝２０が形成された箇所の裏面側の金属膜１４を除去する（図５（ｅ））。
【００９２】
その後、シリコン基板１０の裏面側の樹脂シート１６を剥離することにより、分割された複数の半導体メモリが得られる。
【００９３】
以上、本実施形態によれば、金属膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。また、第１の実施形態に比較して製造工程が簡易になる。
【実施例】
【００９４】
以下、実施例について記載する。
【００９５】
（実施例）
表面に複数の半導体素子、裏面に金属膜が形成されたシリコン基板のダイシングを行った。第１の実施形態と同様の方法を用いた。
【００９６】
シリコン基板の裏面側を研削し、シリコン基板の厚さを１００μｍとした。次に、シリコン基板の裏面側に金属膜をスパッタ法により形成した。金属膜は、チタン／ニッケル／金合金の積層膜とした。金属膜の総膜厚は２．７μｍとした。
【００９７】
次に、シリコン基板の裏面側の金属膜にダイシングテープを貼り付けた。次に、シリコン基板の表面側からプラズマエッチング（ボッシュプロセス）により、ダイシング領域に溝を形成した。シリコン基板を金属膜が露出するまでエッチングした。溝の幅は、横方向が１５μｍ、縦方向が３０μｍとした。
【００９８】
次に、シリコン基板の裏面側のダイシングテープを剥離し、シリコン基板の表面側にダイシングテープを貼り付けた。次に、シリコン基板に液体中で超音波処理を行った。超音波処理により、溝が形成された箇所の裏面側の金属膜を除去した。
【００９９】
超音波処理は、脱気された純水中で、３８ｋＨｚ、１０分間行った。
【０１００】
図６は、実施例のダイシング後の光学顕微鏡写真である。図６は金属膜側から撮影されている。図６（ａ）は低倍率写真、図６（ｂ）は高倍率写真である。
【０１０１】
図７は、実施例のダイシング後のＳＥＭ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｐｒｏｂｅ）写真である。図７（ａ）、図７（ｂ）ともに、金属膜がシリコン基板の上側にある状態である。
【０１０２】
図６から明らかなように、１５μｍ幅の横方向の溝、３０μｍ幅の縦方向の溝のいずれの場合も、金属膜が溝に対して自己整合的に除去されていることが分かる。また、特に、図７から明らかなように、金属膜が溝の端部で捲れあがるような形状異常（バリ）は観察されない。また、特に、図７から明らかなように、溝の端部と金属膜の端部が一致し、直線的に加工されている。
【０１０３】
実施例によれば、超音波処理により溝部の金属膜が除去可能であることが確認された。また、実施例によれば、金属膜のバリ等の形状異常が抑制されることが確認された。
【０１０４】
なお、実施形態では、半導体素子が、縦型のＭＯＳＦＥＴ、半導体メモリである場合を例に説明したが、半導体素子は縦型のＭＯＳＦＥＴ、半導体メモリに限定されるものではない。
【０１０５】
また、第１の実施形態では、溝の形成をプラズマエッチングで行う場合を例に説明したが、ブレードダイシング又はレーザダイシングで溝の形成を行うことも可能である。また、第２の実施形態では、溝の形成をブレードダイシングで行う場合を例に説明したが、プラズマエッチング又はレーザダイシングで溝の形成を行うことも可能である。
【０１０６】
また、実施形態では、ＭＯＳＦＥＴ、半導体メモリの製造に用いる場合を例に説明したが、本発明をＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、小信号系デバイス、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）の製造に適用することも可能である。
【０１０７】
また、実施形態では、基板として、半導体基板を例に説明したが、半導体基板以外の基板、例えば、セラミック基板、ガラス基板、サファイア基板等、その他の基板に本発明を適用することが可能である。
【０１０８】
また、実施形態では、第２の面側に形成される膜として、金属膜及び樹脂膜を例に説明したが、例えば、窒化膜や酸化膜等の無機絶縁膜等、その他の膜を適用することも可能である。
【０１０９】
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１０】
１０      シリコン基板（基板）
１４      金属膜（膜）
２０      溝
２２      樹脂シート（固定膜）
３０      樹脂膜（膜）
【図１】
2017055012.tif 000003
【図２】
2017055012.tif 000004
【図３】
2017055012.tif 000005
【図４】
2017055012.tif 000006
【図５】
2017055012.tif 000007
【図６】
2017055012.tif 000008
【図７】
2017055012.tif 000009