(57)【要約】【課題】レイアウト検証対象の半導体集積回路の一部に配線エラーがあってもＬＶＳを実行できるようにする。【解決手段】回路ネットリストを読み込む回路ネットリスト読み込み部１０２と、回路レイアウトデータを読み込む回路レイアウトデータ読み込み部１０３と、セルライブラリを読み込むセルライブラリ読み込み部１０４と、回路レイアウトデータのうち、検証対象外領域を表す検証対象外領域データを読み込む検証対象外領域データ読み込み部１０５とを有する。読み込まれたデータに基づいて、検証対象領域の回路レイアウトデータおよび回路ネットリストを生成する検証用データ生成手段（境界認識部１０６、境界情報解析部１０７、検証用回路ネットリスト生成部１０８、検証用回路レイアウトデータ生成部１０９）を有する。【選択図】図２
2017021571.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路の回路レイアウトデータを読み込む回路レイアウトデータ読み込み手段と、
前記半導体集積回路の回路ネットリストを読み込む回路ネットリスト読み込み手段と、
前記回路レイアウトデータのうち、検証対象外領域を表す検証対象外領域データを読み込む検証対象外領域データ読み込み手段と、
前記回路ネットリスト、前記回路レイアウトデータ、および前記検証対象外領域データに基づいて、検証対象領域の回路レイアウトデータおよび回路ネットリストを生成する検証用データ生成手段と、
を有する半導体集積回路の設計支援装置。
【請求項２】
請求項１に記載された半導体集積回路の設計支援装置において、
前記検証対象外領域データは、前記検証対象外領域と検証対象領域との境界を構成する多角形の折れ曲がり点の座標を表すデータからなる、半導体集積回路の設計支援装置。
【請求項３】
請求項２に記載された半導体集積回路の設計支援装置において、
前記多角形が矩形である、半導体集積回路の設計支援装置。
【請求項４】
請求項２に記載された半導体集積回路の設計支援装置において、
前記検証用データ生成手段は、前記境界上の配線および回路素子の情報を取得する境界情報解析手段と、前記境界情報解析手段による前記情報の取得の結果を前記読み込まれた回路レイアウトデータおよび回路ネットリストに反映させて、前記検証対象領域の回路ネットリストおよび回路レイアウトデータを生成するデータ生成手段を有する、半導体集積回路の設計支援装置。
【請求項５】
半導体集積回路の回路レイアウトデータを読み込む回路レイアウトデータ読み込み工程と、
前記半導体集積回路の回路ネットリストを読み込む回路ネットリスト読み込み工程と、
前記回路レイアウトデータのうち、検証対象外領域を表す検証対象外領域データを読み込む検証対象外領域データ読み込み工程と、
前記回路ネットリスト、前記回路レイアウトデータ、および前記検証対象外領域データに基づいて、検証対象領域の回路レイアウトデータおよび回路ネットリストを生成する検証用データ生成工程と、
を有する半導体集積回路の設計方法。
【請求項６】
請求項５に記載された半導体集積回路の設計方法により設計された半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路、その設計支援装置および設計方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩ（Large Scale Integrated Circuit：大規模集積回路）などの開発は、テクノロジの微細化により更なる大規模化、高性能化、多機能化などが強く要求されている。そのため、従来と比べ開発が複雑になり設計期間が非常に長期化してきている。一方、ＬＳＩなどを搭載した製品は、より速く市場に投入するために設計期間の短縮を求められている。
【０００３】
半導体集積回路のレイアウト設計において配置、配線工程の後にタイミング検証での設計保障を行う。その後、タイミング検証で設計保障の取れたデータに対してレイアウト検証での設計保障を行う必要がある。レイアウト検証は、レイアウト設計の最終工程であり、ＤＲＣ(Design Rule Check：デザインルールチェック)、ＬＶＳ(Layout vs Schematic：レイアウト対回路図比較照合検証)などの検証項目があることが知られている。
【０００４】
図１３は、特許文献１に記載されているレイアウト検証設計法の一例を示すフローチャートである。
図示のように、まず電子デバイスのマスクレイアウトパターン（回路レイアウトデータ）を読み込むとともに（ステップＳ１０１）、設計された回路情報（回路ネットリスト）を読み込む（ステップＳ１０２）。次にステップＳ１０１で読み込まれたマスクレイアウトパターンのＤＲＣを行い（ステップＳ１０３）、次いでエラーがないか否かを判断する（ステップＳ１０４）。
【０００５】
ＤＲＣの結果、エラーが検出された場合は（ステップＳ１０４：No）、マスクレイアウトパターン修正が必要である（ステップＳ１０５）。一方、ＤＲＣの結果、エラーが検出されなかった場合は（ステップＳ１０４：Yes）、ステップＳ１０１で読み込まれたマスクレイアウトパターンのＥＲＣ（Electrical Rule Check：電気的ルールチェック）を行い、信号線のオープン、ショートの検出等を行う（ステップＳ１０６）。
【０００６】
次にエラーがないか否かを判断する（ステップＳ１０７）。そして、ＥＲＣの結果、エラーが検出された場合は（ステップＳ１０７：No）、マスクレイアウトパターン修正が必要である（ステップＳ１０８）。一方、ＥＲＣの結果、エラーが検出されなかった場合は（ステップＳ１０７：Yes）、続いてステップＳ１０１で読み込まれたマスクレイアウトパターンとステップＳ１０２で読み込まれた回路情報とのＬＶＳを行う（ステップＳ１０９）。
【０００７】
次にエラーがないか否かを判断する（ステップＳ１１０）。ＬＶＳの結果、エラーが検出された場合は（ステップＳ１１０：No）、マスクレイアウトパターン修正が必要である（ステップＳ１１１）。一方、ＬＶＳの結果、エラーが検出されなかった場合は（ステップＳ１１０：Yes）、マスクレイアウトパターンと回路情報とが一致していることが検証される。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
このように従来のレイアウト設計検証法では、ＥＲＣでエラーが検出されなくなった後にＬＶＳを実行している。その理由は、ＥＲＣでの配線エラー、特に配線ショートがある場合は誤った接続となっているため、この状態でＬＶＳを実行しても回路情報とは不一致となり、ＬＶＳの検証結果の精度が落ちるからである。
【０００９】
しかしながら、上記従来のレイアウト設計検証法では、レイアウト検証対象の回路全体で配線エラーがなくなるまでＬＶＳが実行できないという問題がある。
【００１０】
本発明は、このような問題を解決するためになされたものであり、その目的は、レイアウト検証対象の半導体集積回路の一部に配線エラーがあってもＬＶＳを実行できるようにすることである。
【課題を解決するための手段】
【００１１】
本発明に係る半導体集積回路の設計支援装置は、半導体集積回路の回路レイアウトデータを読み込む回路レイアウトデータ読み込み手段と、前記半導体集積回路の回路ネットリストを読み込む回路ネットリスト読み込み手段と、前記回路レイアウトデータのうち、検証対象外領域を表す検証対象外領域データを読み込む検証対象外領域データ読み込み手段と、前記回路ネットリスト、前記回路レイアウトデータ、および前記検証対象領域外データに基づいて、検証対象領域の回路レイアウトデータおよび回路ネットリストを生成する検証用データ生成手段と、を有する半導体集積回路の設計支援装置である。
【発明の効果】
【００１２】
本発明によれば、レイアウト検証対象の半導体集積回路の一部に配線エラーがあってもＬＶＳを実行することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係る半導体集積回路の設計支援装置を含むレイアウト検証装置のハードウェア構成を示すブロック図である。
【図２】本発明の実施形態に係る半導体集積回路の設計支援装置の機能構成を示すブロック図である。
【図３】本発明の実施形態に係る半導体集積回路の設計支援装置の動作を示すフローチャートである。
【図４】図３における境界情報解析処理を示すフローチャートである。
【図５】本発明の実施形態に係る半導体集積回路の設計支援装置を含むレイアウト検証装置で検証される１チップの回路レイアウトデータの一例を示す図である。
【図６】図５に示す回路レイアウトデータに設定された検証対象外領域の第１の例を示す図である。
【図７】図６に示す検証対象外領域を記述するファイルのフォーマットの一例を示す図である。
【図８】図５に示す回路レイアウトデータに内部電源構成を考慮した回路構成を示す図である。
【図９】図８に示す回路レイアウトデータに対する指定座標トレース処理について説明するための図である。
【図１０】図９に示す指定座標トレース処理において移動する点のサイズおよびデータ取得間隔について説明するための図である。
【図１１】図５に示す回路レイアウトデータに設定された検証対象外領域の第２の例を示す図である。
【図１２】図１１に示す検証対象外領域を記述したファイルのフォーマットの一例を示す図である。
【図１３】従来のレイアウト検証設計法の一例を示すフローチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について、図面を参照して詳細に説明する。
〈設計支援装置のハードウェア構成〉
図１は、本発明の実施形態に係る半導体集積回路の設計支援装置（以下、設計支援装置）を含むレイアウト検証装置のハードウェア構成を示すブロック図である。
【００１５】
図示のように、レイアウト検証装置１００は、ＣＰＵ１と、それぞれがＣＰＵ１に接続されたＲＯＭ２、ＲＡＭ３、キーボード４、マウス５、表示装置６、およびＨＤ（ハードディスク）７を備えている。
【００１６】
ＣＰＵ１は、装置全体の制御を行う。ＲＯＭ２には、ＯＳ（オペレーティングシステム）のプログラムが格納されている。このＯＳのプログラムは、レイアウト検証装置１００の起動に伴い実行される。ＲＡＭ３は、レイアウト検証処理の実行時に作業領域として利用される。
【００１７】
操作手段としてのキーボード４およびマウス５は、ヒューマンインタフェースとして機能し、レイアウト検証処理における各種の設定に用いられる。また、表示装置６もヒューマンインタフェースとして機能し、各種設定の内容や装置の動作状態などの表示に用いられる。
【００１８】
ＨＤ７には、レイアウト検証プログラムの他、後述する回路ネットリスト、回路レイアウトデータ、セルライブラリ、検証対象外領域データ、検証用回路ネットリスト、および検証用回路レイアウトデータが格納される。
【００１９】
レイアウト検証プログラムは、ＨＤ７からＲＡＭ３に読み出されて実行される。また、レイアウト検証プログラムは、ＨＤ７以外の記録媒体（例えばＣＤ―ＲＯＭ）に記録され、対応する読取装置（ＣＤ−ＲＯＭドライブ装置）によりＲＡＭ３に読み出す構成を採用してもよい。
【００２０】
〈設計支援装置の機能構成〉
図２は、本発明の実施形態に係る設計支援装置の機能構成を示すブロック図である。
図示のように、設計支援装置１０１は、回路ネットリスト読み込み部１０２、回路レイアウトデータ読み込み部１０３、セルライブラリ読み込み部１０４、検証対象外領域データ読み込み部１０５、境界認識部１０６、境界情報解析部１０７、検証用回路ネットリスト生成部１０８、および検証用回路レイアウトデータ生成部１０９を備えている。設計支援装置１０１を構成する各部は、ＣＰＵ１がＨＤ７からレイアウト検証プログラムを読み込み、実行することにより実現される機能ブロックである。
【００２１】
ここで、回路ネットリスト読み込み部１０２、回路レイアウトデータ読み込み部１０３、セルライブラリ読み込み部１０４、検証対象外領域データ読み込み部１０５は、それぞれ本発明に係る回路ネットリスト読み込み手段、回路レイアウトデータ読み込み手段、検証対象外領域データ読み込み手段に対応する。また、境界認識部１０６、境界情報解析部１０７、検証用回路ネットリスト生成部１０８、および検証用回路レイアウトデータ生成部１０９が、本発明に係る検証用データ生成手段に対応する。
【００２２】
回路ネットリスト読み込み部１０２、回路レイアウトデータ読み込み部１０３、セルライブラリ読み込み部１０４は、それぞれ回路ネットリスト記憶部７２、回路レイアウトデータ記憶部７３、セルライブラリ記憶部７４から、回路ネットリスト、回路レイアウトデータ、セルライブラリを読み込み、ＲＡＭ３に格納する。
【００２３】
回路ネットリストは、半導体集積回路内の回路素子および配線の接続情報を含むデータであり、回路図エディタ、配置配線ツールなどにより生成される。また、回路ネットリストは、階層構造を持っており、例えば、トップ層（第１階層）は機能ブロックに関するデータ、第２階層には機能ブロック内の内部回路である各種論理回路（ＡＮＤ回路、ＯＲ回路、フリップフロップ回路など）のセルに関するデータを備えている。
【００２４】
セルライブラリは、様々なセル（ＡＮＤ回路、ＯＲ回路、フリップフロップ回路、Ｉ／Ｏバッファ）などの形状（図形データ）、およびその内部構成データ（トランジスタおよび配線）を含むセルデータのライブラリである。
【００２５】
回路レイアウトデータは、階層構造を有する回路ネットリスト、およびセルライブラリから、配置配線ツールにより生成されるマスクパターンデータであり、半導体集積回路の回路素子および配線のチップ上の位置情報を含む。
【００２６】
検証対象外領域データ読み込み部１０５は、検証対象外領域データ記憶部７５から、検証対象外領域データを読み込む。検証対象外領域データとは、回路レイアウトデータが表すマスクパターンのうち、レイアウト検証の対象から除外する領域を表すデータである。この検証対象外データは予め回路レイアウトデータ毎に設定されている。
【００２７】
境界認識部１０６は、回路ネットリスト読み込み部１０２により読み込まれた回路ネットリスト、回路レイアウトデータ読み込み部１０３により読み込まれた回路レイアウトデータ、セルライブラリ読み込み部１０４により読み込まれたセルライブラリ、および検証対象外領域データ読み込み部１０５により読み込まれた検証対象外領域データを基に、回路レイアウトデータにおけるレイアウト検証対象外となる部分を認識し、検証対象外領域の外縁、すなわち検証対象外領域と検証対象領域との境界となる座標情報をＲＡＭ３に格納する。
【００２８】
境界情報解析部１０７は、境界認識部１０６で格納された座標情報を基に、境界部分にある回路のテキストデータ（フリップフロップ回路、ＡＮＤ回路、ＧＮＤ、ＶＣＣなど）、および図形データまたはレイアウトデータを取得し、ＲＡＭ３に格納する。これらのデータを取得する手順の詳細については図４を参照して後述する。
【００２９】
検証用回路ネットリスト生成部１０８は、回路ネットリスト読み込み部１０２により読み込まれ、格納された回路ネットリストに対して、境界情報解析部１０７で格納された情報を反映させた検証用回路ネットリストを生成し、検証用回路ネットリスト記憶部７６に格納する。
【００３０】
検証用回路レイアウトデータ生成部１０９は、回路レイアウトデータ読み込み部１０３により読み込まれ、格納されたレイアウトデータに対して、境界情報解析部１０７で格納された情報を反映させた検証用レイアウトデータを生成し、検証用回路レイアウトデータ記憶部７７に格納する。
【００３１】
後述するように、検証用回路ネットリストおよび検証用回路レイアウトデータはＬＶＳにより検証される。つまり、レイアウト設計途中であって、配線ショートが残っていても、所望の箇所におけるＬＶＳ検証を実施することを可能にするデータが設計支援装置１０１により作成される。
【００３２】
なお、レイアウト検証は既知の技術であるため、この実施形態のように、レイアウト検証装置１００内に設計支援装置１０１を内蔵させても構わないし、設計支援装置１０１で作成したデータを直接もしくは間接的にレイアウト検証装置に読み込ませ、レイアウト検証を実施しても構わない。
【００３３】
〈レイアウト検証用データ生成部の動作〉
図３は、設計支援装置１０１の動作を示すフローチャートである。
【００３４】
図示のように、まず回路ネットリスト読み込み部１０２による回路ネットリストの読み込み（ステップＳ１）、回路レイアウトデータ読み込み部１０３による回路レイアウトデータの読み込み（ステップＳ２）、セルライブラリ読み込み部１０４によるセルライブラリの読み込み（ステップＳ３）、および検証対象外領域データ読み込み部１０５による検証対象外領域データの読み込み（ステップＳ４）が並行して行われる。なお、ステップＳ１〜Ｓ４を順次に行ってもよい。
【００３５】
次に境界認識部１０６による境界認識（ステップＳ５）が行われる。次いで境界情報解析部１０７による境界情報解析（ステップＳ６）が行われる。このステップの詳細については、図４、図８〜図１０を参照して後述する。
【００３６】
次に検証用回路ネットリスト生成部１０８による検証用回路ネットリスト生成（ステップＳ７）および検証用回路レイアウトデータ生成部１０９による検証用回路レイアウトデータ生成（ステップＳ８）が並行して行われる。なお、ステップＳ７、Ｓ８を順次に行ってもよい。
【００３７】
ステップＳ７で生成された検証用回路ネットリストはＬＶＳに用いられ、ステップＳ８で生成された検証用回路レイアウトデータはＤＲＣ、ＥＲＣ、ＬＶＳに用いられる。ＤＲＣでは検証用レイアウトデータが設計基準値を満たしているか否かを確認する。ＥＲＣでは配線エラー（ショート、オープン等）の有無を確認する。ＬＶＳでは検証用回路レイアウトデータが検証用回路ネットリストどおりに作成されているか否か（配線エラーの有無を含む）を確認する。つまり、以後の動作は、図１３におけるステップＳ１０１、Ｓ１０２で読み込むレイアウトデータ、回路情報を、それぞれ検証用回路レイアウトデータ、検証用回路ネットリストに換えたものである。
【００３８】
〈境界情報解析処理〉
図４は、図３における境界情報解析処理を示すフローチャートである。
まず指定座標トレース処理（ステップＳ６１）を実行する。この処理では、回路レイアウトデータのうち、検証対象外領域データにより表される検証対象外領域と検証対象領域との境界線上の回路レイアウトデータを所定のサイズおよび所定の間隔でサンプルして、種々のデータを取得する。このサイズ、間隔は、回路レイアウトデータを取得するのに問題ないサイズ、間隔である（サイズ、間隔、および取得するデータの具体例については図１０を参照して後述する。）。
【００３９】
次に検証対象外領域解析処理（ステップＳ６２）を実行する。この処理では、ステップＳ６１で取得したデータから、ネットリストとして必要な信号やレイアウトとして必要な信号を取得する。
【００４０】
次いで検証対象外領域のデータ修正処理（ステップＳ６３）を実行する。この処理では、ステップＳ６２で取得された情報を基に、境界上の回路レイアウトデータおよび回路ネットリストを削除する。境界上の全ての回路レイアウトデータおよび回路ネットリストを削除した時点でこの図に示す処理が終了する。
【００４１】
なお、ステップＳ６３において、境界上のデータだけでなく、検証対象外領域の全ての回路レイアウトデータおよび回路ネットリストを削除してもよい。これにより、保持するデータ量を低減することができる。
【００４２】
すなわち、ステップＳ６３では、移動した軌跡に合わせてその部分（境界上）のみレイアウトを削除し、対象外とする部分との接続をなくしている。この処理ではＬＶＳ検証にかかわる情報の変更のみなのでデータ量としてはほとんど変わらない。トレースで情報取得した以外のＬＶＳ検証対象外とした部分（境界線内）は、情報として保持する必要がないので、回路ネットリストおよび回路レイアウトデータから削除しても構わない。そこで、ＬＶＳ検証対象外のデータを削除することで、保持するデータ量を低減する。
【００４３】
〈回路レイアウトデータの一例〉
図５は、本発明の実施形態に係る設計支援装置１０１で検証される１チップの回路レイアウトデータの一例を示す図である。ここでは、説明の便宜上、チップの周辺部に位置するＩ／Ｏバッファおよびその配線のみを図示し、チップの中央部に位置する内部ロジックおよびその配線は省略した。
【００４４】
この回路レイアウトデータ２００は、配線２０１〜２０７、ディバイダセル２１１〜２１４を備えている。配線２０１、２０５、２０７には、それぞれＧＮＤ、ＧＮＤ３、ＧＮＤ４という名称のグラウンド配線としてのＬＶＳ属性（テキスト）を付与することで、ＬＶＳ検証が可能となる。また、配線２０２、２０３、２０４、２０６には、それぞれＶＣＣ１、ＶＣＣ２、ＶＣＣ３、ＶＣＣ４という名称の電源配線としてのＬＶＳ属性（テキスト）を付与することで、ＬＶＳ検証が可能となる。ここで、ＧＮＤ３とＶＣＣ３、ＧＮＤ４とＶＣＣ４とが対になっている。
【００４５】
ディバイダセル２１１〜２１４は、電源配線およびグラウンド配線を切断するためのＩ／Ｏバッファである。ディバイダセル２１１〜２１４以外のＩ／Ｏバッファ（長方形で図示されているブロック）は電源セルである。
【００４６】
〈検証対象外領域の第１の設定例〉
図６は、図５に示す回路レイアウトデータに設定された検証対象外領域の第１の例を示す図である。
【００４７】
検証対象外領域３００がＬＶＳ対象外として設定したい領域である。ここでは、検証対象外領域３００の外縁の形状は矩形であり、その折れ曲がり点（矩形の場合は頂点）を左下端から反時計回りの順番でＰ１、Ｐ２、Ｐ３、Ｐ４とした。頂点Ｐ１、Ｐ２、Ｐ３、Ｐ４の位置はチップ上の二次元座標（Ｘ座標，Ｙ座標）の形式で表される。
【００４８】
図７は、図６に示す検証対象外領域を記述するファイルのフォーマットの一例を示す図である。ここで、“ExemptArea”からなるテキスト４００は検証対象外領域を装置に認識させるための指示を表し、それ以降に指定されたＰ１、Ｐ２、Ｐ３、Ｐ４の座標（400，400）、（4600，400）、（4600，4600）、（400，4600）を直線で結び、ＬＶＳ検証対象外領域として装置に設定させる。ここでは、チップの左下端を座標の原点としたが、例えば他端（例えば左上端）を原点にしてもよい。
【００４９】
〈内部電源構成を考慮した回路構成〉
図８は、図５に示す回路レイアウトデータに内部電源構成を考慮した回路構成を示す図である。
【００５０】
この図において、配線２００１は配線２０２と接続されているので、配線２００１には配線２０２のＬＶＳ属性と同じＶＣＣ１という名称の電源配線としてのＬＶＳ属性が付される。また、配線２００２は配線２０１と接続されているので、配線２００２には配線２０１のＬＶＳ属性と同じＧＮＤという名称のグラウンド配線としてのＬＶＳ属性が付される。なお、この図における一点鎖線の矩形３１０は、図６に示した検証対象外領域３００の外縁、すなわち検証対象外領域３００と検証対象領域との境界線により形成される矩形である（以下、境界矩形３１０）。
【００５１】
〈回路レイアウトデータに対する指定座標トレース処理〉
図９は、図８に示す回路レイアウトデータに対する指定座標トレース処理（図４のステップＳ６１）について説明するための図である。また図１０は、図９に示す指定座標トレース処理において移動する点のサイズおよびデータ取得間隔について説明するための図である。
【００５２】
図９において、矢印２１０１は、境界矩形３１０の左下端（検証対象外領域３００の頂点Ｐ１）から右下端（同Ｐ２）へ移動してデータを取得することを表している。同様に、矢印２１０２は右下端から右上端（同Ｐ３）への移動、矢印２１０３は右上端から左上端（同Ｐ４）への移動、矢印２１０４は左上端から左下端への移動を表している。
【００５３】
このように矢印２１０１〜２１０４の方向に順番に移動する際、回路レイアウトデータを取得するのに問題のないサイズの点および間隔で移動しながら移動時に接触した図形、図形にふられているテキスト情報を取得する。
【００５４】
すなわち、図１０Ａに示すように、配線の最小単位などのように回路レイアウトデータを取得する上で問題の発生しない充分に小さな点２２０１を、図１０Ｂの点群２２０２に示すように、充分に短い間隔で移動させる。この図は矢印２１０１の方向に移動しているときを表している。ここでは、交差する配線２１０１および配線２１０２のＬＶＳ属性とメタル座標、メタル層、メタル幅などの情報を取得し、ＲＡＭ３に格納する。
【００５５】
例えば、自動配置配線のレイアウトデータ（回路レイアウトデータ）のフォーマットであるＤＥＦ（Design Exchange Format）の中にある“SPECIALNETS”は電源、ＧＮＤの属性を表す特別なネット（配線）であり、ここには配線名、配線層、座標などの情報が格納されている。ＤＥＦに限らず、自動配置配線のレイアウトデータには、配線名、配線層、座標などの情報が格納されていることが一般的であるため、自動配置配線ツールのデータベース上にあるこれらのテキスト情報、メタル情報を取得することができる。
【００５６】
同様に、矢印２１０２、２１０３、２１０４の方向に移動を繰り返すことで、境界矩形３１０上の回路レイアウトデータおよび回路ネットリストデータを取得する。そして、Ｐ１の座標（400，400）に到達したところで、境界部として指定した箇所をすべて通過したため処理を終了する。なお、ここでは、反時計回りに移動しているが、時計回りに移動してもよい。また、移動開始位置は左下端でなくてもよい。
【００５７】
ここで説明した、点のサイズや移動間隔は半導体集積回路の開発テクノロジに合わせて変更可能とする。このとき、移動した点の軌跡のレイアウトを削除する（例えば図１０Ｂの場合、配線２１０１および配線２１０２のＬＶＳ属性とメタル座標、メタル層、メタル幅などの情報を削除する）ことで、境界矩形３１０上の配線の接続が無くなるため、ＬＶＳ属性が伝搬しなくなる。
【００５８】
上記で修正した、回路レイアウトデータ、回路ネットリストを検証用回路ネットリスト、検証用回路レイアウトデータとして出力することは既知の技術で可能である。
【００５９】
〈検証対象外領域の第２の設定例〉
図１１は、図５に示す回路レイアウトデータに設定された検証対象外領域の第２の例を示す図である。
【００６０】
検証対象外領域３２０がＬＶＳ対象外として設定したい領域である。ここでは、検証対象外領域３２０の形状は二つの矩形を足し合わせた六角形であり、その折れ曲がり点を左下端から反時計回りの順番でＰ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６とした。折れ曲がり点Ｐ１１〜１６の位置はチップ上の二次元座標（Ｘ座標，Ｙ座標）の形式で表される。このように、検証対象領域の外縁の形状は任意の多角形にすることができる。
【００６１】
図１２は、図１１に示す検証対象外領域を記述するファイルのフォーマットの一例を示す図である。ここでは、検証対象外領域を装置に認識させるための指示を表し、それ以降に指定されたＰ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６の座標（400，400）、（4600，400）、（4600，3500）、（3500，3500）、（3500，4600）、（400，4600）を直線で結び、ＬＶＳ検証対象外領域として装置に設定させる。ここでは、チップの左下端を座標の原点としたが、例えば他端（例えば左上端）を原点にしてもよい。
【００６２】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規の実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。
【符号の説明】
【００６３】
１００…レイアウト検証装置、１０１…設計支援装置、１０２…回路ネットリスト読み込み部、１０３…回路レイアウトデータ読み込み部、１０４…セルライブラリ読み込み部、１０５…検証対象外領域データ読み込み部、１０６…境界認識部、１０７…境界情報解析部、１０８…検証用回路ネットリスト生成部、１０９…検証用回路レイアウトデータ生成部。
【先行技術文献】
【特許文献】
【００６４】
【特許文献１】特開平６−３７１８３号公報（段落０００５、図１１）
【図１】
2017021571.tif 000003
【図２】
2017021571.tif 000004
【図３】
2017021571.tif 000005
【図４】
2017021571.tif 000006
【図５】
2017021571.tif 000007
【図６】
2017021571.tif 000008
【図７】
2017021571.tif 000009
【図８】
2017021571.tif 000010
【図９】
2017021571.tif 000011
【図１０】
2017021571.tif 000012
【図１１】
2017021571.tif 000013
【図１２】
2017021571.tif 000014
【図１３】
2017021571.tif 000015