(57)【要約】【課題】転用するゲーム機のオリジナルＣＰＵのプログラムを読み出して改変しなくとも、オリジナルのゲーム機に様々な機能を付加したり、大当たり確率等の各種設定を変更したりすることが可能なゲーム機改造装置および転用ゲーム機を提供する。【解決手段】ゲーム機改造装置１０は、基板１と主制御チップ２との間に介在し、主制御チップ２の制御信号・データバス２ｄ等の入出力手段に接続される対主制御チップパラレル出力値バッファ１８等の改造側接続手段とを備える。ゲーム機改造装置１０は、基板１のパラレル入力回路３等の接続手段に接続される対主制御基板パラレル出力回路１６等の改造側入出力手段と、改造側接続手段と改造側入出力手段との間の信号の通過および遮断を制御する改造基板１０ａ（ＣＰＵ）とを備える。改造基板１０ａは、改造側接続手段から入出力手段に信号を出力可能で、改造側入出力手段から接続手段に信号を出力可能となっている。【選択図】図２
2017108890.tif 000002
【特許請求の範囲】
【請求項１】
ゲームの当たり、はずれを制御し、信号の入出力を行う入出力手段を有する演算処理手段と、
当該演算処理手段が取り付けられる基板と、
前記基板に設けられると共に前記入出力手段に接続されて当該入出力手段と前記基板の外部の装置との間で信号の入出力を可能とする接続手段と、
を有するゲーム機を改造するゲーム機改造装置であって、
前記基板と前記演算処理手段との間に介在し、
前記演算処理手段の前記入出力手段に接続される改造側接続手段と、
前記基板の前記接続手段に接続される改造側入出力手段と、
前記改造側接続手段と前記改造側入出力手段との間の信号の通過および遮断を制御する入出力信号制御手段と、
を備え、
前記入出力信号制御手段は、前記接続手段から入力される信号の有無に係わらず、前記改造側接続手段から前記入出力手段に信号を出力可能で、前記入出力手段から入力される信号の有無に係わらず、前記改造側入出力手段から前記接続手段に信号を出力可能とされ、前記接続手段から前記改造側入出力手段に入力する信号に応じて、前記改造側入出力手段から前記接続手段に信号を出力することにより、前記演算処理手段に代って、ゲームの進行を制御することを特徴とするゲーム機改造装置。
【請求項２】
前記改造側接続手段は、前記入出力手段と前記入出力信号制御手段との間で情報の入出力を可能とする演算処理手段側データバスを備え、
前記改造側入出力手段は、前記接続手段と前記入出力信号制御手段との間で情報の入出力を可能とし、かつ、前記演算処理手段側データバスに対して独立した基板側データバスを備えることを特徴とする請求項１に記載のゲーム機改造装置。
【請求項３】
前記入出力信号制御手段は、ゲームの進行を制御する際に、前記改造側接続手段から前記演算処理手段の前記入出力手段に信号を出力し、当該信号に応じて前記演算処理手段の前記入出力手段から前記改造側接続手段に出力される信号を利用可能となっていることを特徴とする請求項１または請求項２に記載のゲーム機改造装置。
【請求項４】
前記基板は、前記演算処理手段に動作クロックに係る信号を出力する動作クロック出力手段を備え、
前記入出力信号制御手段は、前記動作クロック出力手段からの前記動作クロックに係る信号に基づく動作クロック信号の周波数に対して、周波数を変更可能な改変動作クロック信号を前記演算処理手段に出力する改変動作クロック出力手段を備えることを特徴とする請求項１から請求項３のいずれか１項に記載のゲーム機改造装置。
【請求項５】
前記入出力信号制御手段、前記改造側入出力手段および前記改造側接続手段のうちの少なくとも一部が前記改変動作クロック出力手段から出力される前記改変動作クロック信号に同期して動作することを特徴とする請求項４に記載のゲーム機改造装置。
【請求項６】
前記演算処理手段にリセット信号を出力するリセット信号出力手段を備えることを特徴とする請求項１から請求項５のいずれか１項に記載のゲーム機改造装置。
【請求項７】
前記接続手段を介して前記外部から入力する信号には、前記ゲームの当たり、はずれの抽選を含む前記ゲームの開始に係るゲーム信号があり、
前記入出力信号制御手段は、前記接続手段から前記改造側入出力手段に入力した前記ゲーム信号の前記改造側接続手段への通過を遮断することが可能で、かつ、前記改造側接続手段から前記入出力手段に疑似的に前記ゲーム信号を出力可能となっていることを特徴とする請求項１から請求項６のいずれか１項に記載のゲーム機改造装置。
【請求項８】
前記演算処理手段の前記入出力手段から前記改造側接続手段に当たりとなる前記ゲームの実行に係る当たりゲーム実行信号が出力された場合に、
前記入出力信号制御手段は、前記当たりゲーム実行信号を記憶するとともに、記憶した前記当たりゲーム実行信号を前記改造側入出力手段から前記接続手段に出力可能な信号記憶手段を備えていることを特徴とする請求項１から請求項７のいずれか１項に記載のゲーム機改造装置。
【請求項９】
請求項１から請求項８のいずれか１項に記載の前記ゲーム機改造装置の前記改造側入出力手段が前記基板の前記接続手段に接続され、前記ゲーム機改造装置の前記改造側接続手段が前記演算処理手段の前記入出力手段に接続されていることを特徴とする転用ゲーム機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パチンコ店等から転用されるゲーム機を改造するためのゲーム機改造装置および当該ゲーム機改造装置が用いられた転用ゲーム機に関する。
【背景技術】
【０００２】
アミューズメント施設（パチンコ店、パチスロ店を除くゲームセンタ等）では、例えば、ビデオゲーム機や、クレーンゲーム機や、メダルゲーム機等に加えて、パチンコ店用からアミューズメント施設用に転用されたパチンコやパチスロ（スロットマシン）等の転用ゲーム機がメダルゲーム機の一種として設置されている。パチンコ店とゲームセンタ等のアミューズメント施設では、法律上の取り扱いが異なるため、ゲーム機に対する制限も異なり、パチンコ店ではできないようなゲームの制御をアミューズメント施設で行うことが可能な場合がある。
【０００３】
そこで、パチンコ店で用いられるパチンコやパチスロを改造して転用ゲーム機としてゲームセンタ等のアミューズメント施設に設置することが知られている（例えば、特許文献１参照）。
【０００４】
一般に、転用ゲーム機をゲームセンタに設置する際は、一般社団法人日本アミューズメントマシン協会による認定を受ける必要があり、その際はパチンコ店、パチスロ店に再転用され不正に使用されることのないように払い出し率を始めとしたゲーム性能（以下性能）が変更されている必要がある。そのため、オリジナルのゲーム機（パチンコ、パチスロ等）の製造元と、オリジナルのゲーム機を改造した転用ゲーム機の販売元が異なる場合は、一般に販売元は製造元の許諾を受けた上で、ゲーム機にハードウェアまたはソフトウェア、あるいは両方の改造を行い、性能の変更や転用ゲーム機特有の動作の付加、ゲーム機本体（例えば、パチンコの遊技盤）と、ゲーム機本体を組み込む筐体とのインターフェース機能等を付加する。
【０００５】
従来、パチンコ等のゲーム機の転用ゲーム機への改造を行うには三通りの手法があり、適宜使用されていた。
１つ目の方法では、主制御基板上の主制御ＣＰＵ（演算処理手段：ゲーム用ワンチップ・マイクロプロセッサ：以下オリジナルＣＰＵと称する場合がある）を取り外して、オリジナルＣＰＵ内のプログラマブルＲＯＭに記憶されたプログラム（以下メインプログラム）を読み込む。このプログラムを転用ゲーム機向けの動作をするように一部を改変した上で、オリジナルＣＰＵと同等の動作をする改造基板（例えば、改造用に用いられるワンチップ・マイクロプロセッサ等の改造用回路を搭載した基板）のプログラマブルＲＯＭやフラッシュメモリ等に書き込む。この改造基板をオリジナルＣＰＵに代えて主制御基板に装着して改造プログラムを実行し、ゲーム機の動作を制御する。なお、オリジナルＣＰＵをそのまま使用することはない。
【０００６】
ここで、オリジナルＣＰＵとは、パチンコやパチスロ用に開発された組み込み用マイコン（ＭＰＵ：ワンチップ・マイクロプロセッサ）であり、実際には、ＣＰＵだけではなく、前述のプログラマブルＲＯＭやＲＡＭやインターフェース回路等を含むものである。
改造基板は、基本的に、オリジナルＣＰＵと同等の改造用ＣＰＵと、改変プログラムが書き込まれたＲＯＭ等をプリント配線板に搭載したプリント回路実装品である。オリジナルのプログラムを変更するので、ゲーム上の設定を比較的自由に変えることができるとともに、改変していない部分では、オリジナルのゲーム内容を忠実に再現することが可能である。
【０００７】
２つ目の方法では、オリジナルＣＰＵのプログラムと近似の動作をするプログラム（以下、独自プログラムという。）を作成する。この独自プログラムをオリジナルＣＰＵと同じ端子の仕様を備えた改造回路基板（例えば、改造用ＣＰＵを有するワンチップマイコン）のＲＯＭに書き込んで実行する。この改造回路基板により、ゲーム機の動作を制御する。この場合もオリジナルＣＰＵは使用しない。
【０００８】
オリジナルＣＰＵを用いてゲームを行った場合に、オリジナルＣＰＵへの入力信号と、オリジナルＣＰＵからの出力信号を観察し、観察結果から独自プログラムを再構築するものであり、手間がかかるとともに、ゲームの内容を忠実に再現することは困難である。
【０００９】
３つ目の方法では、主制御基板上のオリジナルＣＰＵが入出力する信号と主制御基板の外部の動作を行う機器（可動役物等）との経路上にハードウェア上の改造を行い、付加機能を実現する。改造前と同様にオリジナルＣＰＵがゲーム機の動作を制御する。
【００１０】
例えば、アタッカを開放するためのソレノイドと、オリジナルＣＰＵとの間で、ソレノイドを作動させる信号を出力可能とし、オリジナルＣＰＵの命令に基づくアタッカの開閉とは別に、任意のタイミングでアタッカを開放可能とすること、または主基板からサブ基板へ送信される演出に関するコマンド信号をカットしたり置き換えたりして、液晶画面等のエラー報知機能の動作を変更可能とすることなどが挙げられる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平８−３０９０２５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、１つ目の方法を用いる場合は、製造元が有する工業所有権を侵害する虞があった。加えて、近年では不正防止のためプログラムの秘匿性を高めたＣＰＵがオリジナルＣＰＵとして用いられており、同ＣＰＵ上で動作しているメインプログラムを読み出す事ができず、この手法自体が不可能となっていた。また、ゲーム機製造元が転用ゲーム機を製造する場合、転用の際に使用する回路によっては、オリジナルのゲーム機のセキュリティの低下を招く虞があった。
【００１３】
２つ目の方法では、前述のように信号観測が必要であり、開発期間が長期となって高コストを要し、また、オリジナルＣＰＵと同一の動作をさせることが困難であった。
【００１４】
３つ目の方法では、比較的簡便に開発が可能であるものの、１および２の手法で可能となる大当たり確率やその他、オリジナルゲーム機の備える払出率に係る動作を変更することが困難であり、改造によって付加が可能な機能に制約が生じる。また、付加する機能を増やすと、改造にかかる作業工数が増えることも問題であった。
【００１５】
本発明は、前記事情に鑑みてなされたもので、転用するゲーム機のオリジナルＣＰＵのプログラムを読み出して改変しなくとも、オリジナルのゲーム機に様々な機能を付加したり、大当たり確率等の各種性能を変更したりすることが可能なゲーム機改造装置および転用ゲーム機を提供することを目的とする。
【課題を解決するための手段】
【００１６】
前記目的を達成するために、本発明のゲーム機改造装置は、ゲームの当たり、はずれを制御し、信号の入出力を行う入出力手段を有する演算処理手段と、
当該演算処理手段が取り付けられる基板と、
前記基板に設けられると共に前記入出力手段に接続されて当該入出力手段と前記基板の外部の装置との間で信号の入出力を可能とする接続手段と、
を有するゲーム機を改造するゲーム機改造装置であって、
前記基板と前記演算処理手段との間に介在し、
前記演算処理手段の前記入出力手段に接続される改造側接続手段と、
前記基板の前記接続手段に接続される改造側入出力手段と、
前記改造側接続手段と前記改造側入出力手段との間の信号の通過および遮断を制御する入出力信号制御手段と、
を備え、
前記入出力信号制御手段は、前記接続手段から入力される信号の有無に係わらず、前記改造側接続手段から前記入出力手段に信号を出力可能で、前記入出力手段から入力される信号の有無に係わらず、前記改造側入出力手段から前記接続手段に信号を出力可能とされ、前記接続手段から前記改造側入出力手段に入力する信号に応じて、前記改造側入出力手段から前記接続手段に信号を出力することにより、前記演算処理手段に代って、ゲームの進行を制御することを特徴とする。
【００１７】
このような構成によれば、ゲーム機の入出力手段を有する演算処理手段と、当該演算処理手段が搭載される基板との両方に接続されるゲーム機改造装置により、設定された各種ゲーム性能等を演算処理手段で変更しなくとも入出力信号制御手段により変更可能となる。
【００１８】
また、入出力信号制御手段が改造側接続手段と、改造側入出力手段との間で信号を通過させたり、遮断させたりできる。ここで、ゲーム機改造装置の入出力信号制御手段が、前記改造側入出力手段と、前記改造側接続手段との間で、信号を通過させると基板における演算処理手段での信号の入出力が改造前と同様となり、演算処理手段によるゲームの制御をそのまま利用可能となる。入出力信号制御手段が、前記改造側入出力手段と、前記改造側接続手段との間で、信号の少なくとも一部を遮断すると、ゲームの進行を停止したり、ゲームの開始回数を減らしたり、アタッカ等の開放回数を減らしたりすることができる。
【００１９】
また、改造側接続手段から入出力手段に疑似的に信号を出力したり、改造側入出力手段から接続手段に疑似的に信号を出力したりできる。この場合に、演算処理手段とは異なる制御で、ゲームを行うことが可能となる。入出力信号制御手段が演算処理手段に代って、接続手段から改造側入出力手段に入力する信号に応じて、改造側入出力手段から接続手段に信号を出力することで、入出力信号制御手段が演算処理手段に代ってゲーム機を制御する状態となる。
【００２０】
このような構成からゲーム機改造装置の入出力信号制御手段（改造ＣＰＵ）が、ゲーム機の外部動作を完全に制御することを可能にし、さらに、ゲーム機の演算処理手段（オリジナルＣＰＵ）がゲーム機の外部動作と完全に独立して動作することを可能にしつつ、ゲーム機の演算処理手段（オリジナルＣＰＵ）が外部と同期して改造前と同様のゲームを行うことが可能である。なお、外部とは、通常は演算処理手段を備える基板の外側をいい、ゲーム機の外側を示すものではないが、外部にゲーム機の外側の島設備等を含めるものであってもよい。
【００２１】
これにより、ゲーム機と、当該ゲーム機を制御する演算処理手段とが非同期または無関係に動作をしたり、あるいは演算処理手段から基板へ出力される信号を別の信号に置き換えたり、あるいは演算処理手段が外部から読み込む信号を、別の信号に置き換えたりすることが可能となる。
【００２２】
そのため、改造にあたって、変更する必要のない動作については入出力信号制御手段が演算処理手段の出力する信号をそのまま用いてゲーム機を動作させつつ、変更の必要のある動作についてのみ入出力信号制御手段が当該動作を代って行うことが可能となる。そのため、転用ゲーム機の開発にあたって全ての動作を実装する必要がなくなり、必要な工数を大幅に減らすことができる。
【００２３】
転用ゲーム機の外部からは転用ゲーム機が静止状態に見えながら、入出力信号制御手段が演算処理手段に対し、入賞発生やプレイヤの操作を模した疑似的な信号を与え、当該信号に応じて演算処理手段が出力する結果の全部または一部を入出力信号制御手段が受け取り、入出力信号制御手段はそれを保存または加工の上、外部動作のために使用することができる。
【００２４】
本来はプレイヤが操作することによって変化する信号を演算処理手段に与えないことにより、演算処理手段を静止状態に保ちながら、入出力信号制御手段がプレイヤへゲーム中の動作を提供することができる。
【００２５】
より詳細に説明すると、ゲーム機の演算処理手段（ワンチップ・マイクロプロセッサ）が、ゲーム機の基板（主制御基板）上の出力バッファＩＣ等への出力を意図し、例えば、チップセレクト信号とデータバスによって出力したパラレルデータをゲーム機改造装置が受け取り（横取りし）、その入出力信号制御手段（ワンチップ・マイクロプロセッサやロジック回路）がそのデータの一部または全部を変更した上で、基板上の出力バッファＩＣへ出力することでゲーム機としての動作を変更することができる。また、ゲーム機の演算処理手段から基板上の出力バッファＩＣへ出力するデータを前述のように入出力信号制御手段が横取りし、横取りしたデータの一部を、ゲーム機改造装置の出力ポートへも出力することにより、従来は各機種のゲーム機で異なる配線をする必要のあった転用ゲーム機に変更する際の配線加工を、メーカーや機種に関わらず、ゲーム機改造装置上の同一の配線で集約することが可能となる。前述のようにゲーム機改造装置側では、ゲーム機の主制御基板のワンチップ・マイクロプロセッサから出力される信号が入力されるので、入力した信号のうちの任意の信号をゲーム機改造装置から直接外部（ゲーム機の外部を含む）に出力する設定とすることができる。これにより、ハード的に任意の信号を外部に出力するための専用のハーネスを取り付ける加工を行う必要がない。
【００２６】
また、ゲーム機の演算処理手段（ワンチップ・マイクロプロセッサ）が基板（主制御基板）上の入力バッファＩＣ等を経由し演算処理手段の外部からの入力信号の入力を意図した際、主制御基板上の入力バッファＩＣ等からデータバス上に出力されたパラレルデータをゲーム機改造装置が受け取り（横取りし）、入出力信号制御手段がそのデータの一部または全部を変更した上で入力用のバッファに記録し、演算処理手段が読み出しを行った際に同バッファからデータを出力することで、演算処理手段に対して実際の主制御基板へ入力された信号とは異なる、擬似的な信号を受け取らせることができる。
【００２７】
したがって、例えば、パチンコにおいて、プレイヤの実際の遊技による物理的な球の始動口への入賞回数よりも多く、演算処理手段へ始動口入賞の信号に相当する信号を入出力手段に出力したり、物理的な入賞回数よりも少ない入賞に相当する信号を出力したり、演算処理手段が大当たりを決定した際に演算処理手段をリセットし、外部へはハズレに対応する信号を出力したりすることで、改造前のゲーム機が持つ大当たり確率を変更することができる。
【００２８】
本発明の前記構成において、前記改造側接続手段は、前記入出力手段と前記入出力信号制御手段との間で情報の入出力を可能とする演算処理手段側データバスを備え、
前記改造側入出力手段は、前記接続手段と前記入出力信号制御手段との間で情報の入出力を可能とし、かつ、前記演算処理手段側データバスに対して独立した基板側データバスを備えることが好ましい。
【００２９】
このような構成によれば、演算処理手段側データバスと基板側データバスとの両方を用いて、入出力信号制御手段の制御により、演算処理手段の入出力手段と基板の接続手段との間で情報の入出力を可能として、演算処理手段の制御でゲーム機を作動させることが可能となる。また、基板側データバスを使って、入出力信号制御手段の制御によりゲーム機を動作させることができる。また、演算処理手段による制御と入出力制御手段による制御を切り替えてゲーム機を動作させることができる。また、入出力信号制御手段で基板側データバスを用いてゲーム機を制御している状態や、ゲーム機でゲームが行われていない状態で、演算処理手段側データバスを用いて、演算処理手段と入出制御手段との間で実際のゲーム機におけるゲームとは関係なく、疑似情報の入出力を行うことが可能となる。例えば、入出力信号制御手段が疑似的に入賞信号を演算処理手段に出力し、演算処理手段が入賞信号に基づいて開始されるゲームの当たりを入出力信号制御手段に出力させ、入出力信号制御手段はこの当たりの情報を基板側に出力せずに記憶する。すなわち、基板側データバスを用いて入出力制御手段が演算処理手段に代ってゲーム機を制御する場合に、演算処理手段を停止させておいたり、疑似的な情報の入出力を行わせたりすることが可能となる。なお、疑似的な情報の入出力における演算処理手段から出力される情報を略リアルタイムで基板側に出力するようにしても、記憶しておいて、これを入出力信号制御手段によるゲーム機の制御に用いることもできる。
【００３０】
また、本発明の前記構成において、前記入出力信号制御手段は、ゲームの進行を制御する際に、前記改造側接続手段から前記演算処理手段の前記入出力手段に信号を出力し、当該信号に応じて前記演算処理手段の前記入出力手段から前記改造側接続手段に出力される信号を利用可能となっていることが好ましい。
【００３１】
このような構成によれば、前記入出力信号制御手段がゲーム機を制御する場合に、ゲーム機の演算処理手段を利用することが可能であり、ゲーム機改造装置に基板の外部から、例えば、演算処理手段にゲーム開始の契機となる入賞信号が入力した場合に、それを演算処理手段に入力させて、演算処理手段によりゲームの当たりとはずれや、ゲームの開始と終了などのゲームの信号を出力され、この信号を用いてゲーム機を制御させることができる。また、疑似的に入賞信号を演算処理手段に入力させ、演算処理手段でゲームの当たりが決定した場合に、演算処理手段から出力される当たりとなるゲームの開始や終了やゲーム終了後の大当たり状態の開始等を転用ゲーム機の制御に用いることができる。基本的に転用ゲーム機を制御しているのは、ゲーム機改造装置の入出力信号制御手段であるが、入出力信号制御手段は、演算処理手段に外部の各種センサ等からの現実に入力した信号や、仮想の信号を入力させ、演算処理手段に入力した信号に対応するゲームの進行のための信号を出力させ、これを利用してゲーム機を制御することができる。これにより、入出力信号制御手段に転用ゲーム機を制御する際に、制御に必要なプログラムを全部製作する必要はなく、必要なプログラムの一部と、演算処理手段を動作させてゲームの進行に利用可能な信号を出力させるためのプログラムを作成すればよい。これにより、改造前のゲーム機における制御を観察して、ゲーム機改造装置が転用ゲーム機を制御するためのプログラムを全て作る必要はなく、演算処理手段を利用してプログラムを実行させることが可能となり、転用ゲーム機のプログラムの開発にかかる時間とコストを低減できる。すなわち、演算処理手段の処理をそのまま利用することが可能なので、独自のプログラムで作動するゲーム機改造装置により転用ゲーム機を制御するようにしても、演算処理手段の処理に基づく信号を用い、改造前と全く同様の状況を作り出すことが可能である。なお、演算処理手段から出力される信号は、略リアルタイムにゲーム機改造装置を介して基板側に出力してもよいし、当該信号を一旦ゲーム機改造装置に記憶してから状況に応じてゲーム機改造装置が当該信号を基板側に出力するようになっていてもよい。
【００３２】
以上のようにゲーム機改造装置は、その入出力信号制御手段が転用ゲーム機を制御するが、その際に転用前のゲーム機の演算処理手段を制御して利用することにより、ゲーム機改造装置におけるプログラム開発を容易なものとするとともに、改造前のゲーム機のゲームを再現することができる。
【００３３】
また、本発明の前記構成において、前記基板は、前記演算処理手段に動作クロックに係る信号を出力する動作クロック出力手段を備え、
前記入出力信号制御手段は、前記動作クロック出力手段からの前記動作クロックに係る信号に基づく動作クロック信号の周波数に対して、周波数を変更可能な改変動作クロック信号を前記演算処理手段に出力する改変動作クロック出力手段を備えることが好ましい。
【００３４】
このような構成によれば、演算処理手段（ワンチップ・マイクロプロセッサ）に入力される動作クロックの周波数を変更できるので、処理を速くしたり、設定されたタイマの時間を短くしたり、その逆に遅くしたり、長くしたりすることが可能となる。
【００３５】
これにより、ゲームの進行を速くしたり、遅くしたりすることが可能となり、例えば、転用ゲーム機としてのパチスロにおいて、プレイヤが操作せずに、オートでゲームを開始させるような設定を設ける場合に、オートゲーム中のゲームの進行を早めることができる。なお、動作クロックの改変を常時行う必要はなく、改造前と同じ周波数の動作クロック信号を用いる状態があってもよい。この場合に、改変されてない周波数の動作クロック信号は、動作クロック出力手段、改変動作クロック出力手段のいずれが出力したものを用いるものでもよい。
【００３６】
また、本発明の前記構成において、前記入出力信号制御手段、前記改造側入出力手段および前記改造側接続手段のうちの少なくとも一部が前記改変動作クロック出力手段から出力される前記改変動作クロック信号に同期して動作することが好ましい。
【００３７】
このような構成によれば、演算処理手段と入出力信号制御手段との間での信号の入出力（データの送受）において、容易に同期を取ることができる。入出力信号制御手段（ゲーム機改造装置）の少なくとも一部を演算処理手段へ供給する動作クロックと同期して動作するようできる。これにより、ワンチップ・マイクロプロセッサである演算処理手段へ供給する動作クロックを変更しても、改造側入出力手段や改造側接続手段等を構成するシリアル送受信回路やデータバスにおいて、バス制御信号等を用いたデータ送受信が正しく行える。
【００３８】
前述のように演算処理手段への動作クロック信号の周波数を改変した場合に、特にパラメータ値の変更等をすることなく、演算処理手段と入出力制御手段がデータを正しく送受信できるように、演算処理手段へ与える動作クロックと同じ動作クロックを、ゲーム機改造装置中の演算処理手段とのインターフェース部へ供給することを可能とする。
【００３９】
また、本発明の前記構成において、前記演算処理手段にリセット信号を出力するリセット信号出力手段を備えることが好ましい。
【００４０】
このような構成によれば、ゲーム機改造装置のリセット信号出力手段から演算処理手段にリセット信号を出力して演算処理手段をリセットすることが可能となる。ゲーム機では、リセット信号により、演算処理手段のメモリがクリアされ、例えば、ゲームの当たりが記憶されていても、当たりがクリアされ、記憶された当たりとなるゲームが行われないことになる。
【００４１】
したがって、当たりが発生する際に、ゲーム機改造装置から演算処理手段にリセット信号を出力することで、当たりを無効として、当たりの発生確率を下げるように遊技性能を変更することが可能である。なお、無効にするのはゲームの当たりに限られるものではなく、確率変動状態や時間短縮状態等のプレイヤに有利な各種状態を無効にすることが可能である。
【００４２】
また、本発明の前記構成において、前記接続手段を介して前記外部から入力する信号には、前記ゲームの当たり、はずれの抽選を含む前記ゲームの開始に係るゲーム信号があり、
前記入出力信号制御手段は、前記接続手段から前記改造側入出力手段に入力した前記ゲーム信号の前記改造側接続手段への通過を遮断することが可能で、かつ、前記改造側接続手段から前記入出力手段に疑似的に前記ゲーム信号を出力可能となっていることが好ましい。
【００４３】
このような構成によれば、疑似的にゲーム信号を改造側接続手段から入出力手段に出力ことにより、当たりはずれがあるゲームの実施回数を増加させることにより、各ゲームにおける当たり確率が同じであっても、ゲームの実行回数を増加させることで、実質的な当たりの回数を増加させることができる。また、逆にゲーム入力信号の一部を遮断して、ゲームの実行回数を減少させることで、実質的に当たりの回数を減少させることができる。
【００４４】
また、本発明の前記構成において、前記演算処理手段の前記入出力手段から前記改造側接続手段に当たりとなる前記ゲームの実行に係る当たりゲーム実行信号が出力された場合に、
前記入出力信号制御手段は、前記当たりゲーム実行信号を記憶するとともに、記憶した前記当たりゲーム実行信号を前記改造側入出力手段から前記接続手段に出力可能な信号記憶手段を備えていることが好ましい。
【００４５】
このような構成によれば、例えば、演算処理手段の通常の処理として、ゲームが当たりとなる場合に、演算処理手段を有する基板から基板の外部、例えば、ディスプレイの表示演出や音声の演出を行う所謂サブ（副制御）基板に、当たりゲームの実行に関する当たりゲーム実行信号が出力されて、ディスプレイの表示や音による演出を伴うゲームが行われた状態となる。
【００４６】
ゲーム機改造装置では、ゲーム機の演算処理手段から出力される当たりゲーム実行信号を信号記憶手段で記憶することにより、ゲームを当たりとする当たりゲーム実行信号が記憶されたことになる。したがって、ゲーム機改造装置では、記憶した当たりゲーム実行信号を出力することで、当たりとなるゲームが実行される。これにより、ゲームの当たり、はずれの抽選に係わらず、当たりとなるゲームを実行することができ、ゲームの当たり確率を高くすることができる。
この場合に、ゲーム機改造装置の入出力信号制御手段で、当たりのゲームを実行するためのプログラムを作成したり、ゲームの当たり確率を変更したりしなくても、当たりのゲームを任意に実行でき、ゲーム機改造装置の開発にかかるコストと時間を低減することができる。なお、ゲームの当たりとなった場合に行われる例えば大当たり状態の制御は、例えば、入出力信号制御手段で行うようにしてもよい。
【００４７】
また、転用ゲーム機で、プレイヤがプレイしていない時間帯において、入出力信号制御手段が、改造側接続手段から演算処理手段の入出力手段にゲームの開始の契機となる信号として、例えば、ゲーム機をパチンコとした場合の始動入賞口への遊技球の入賞を示す信号を擬似的に入力させて、ゲームを繰り返し実行させ、ゲームが当たりとなる場合にだけ、前述のように出力信号を記憶してもよい。この場合に、例えば、ゲーム機の非営業時間やプレイヤがゲームをしていないデモンストレーション等のゲーム非作動時に、ゲーム機改造装置の改造側接続手段から演算処理手段の入出力手段にゲームの開始の契機となる開始契機信号を擬似的に繰り返し入力し、演算処理手段の入出力手段から改造側接続手段に出力される出力信号は、ゲーム機改造装置の外部に出力せず、必要な出力信号を記憶することで、当たりとなる複数のパターンのゲームを実行するための出力信号をストックすることができる。
この複数パターンのゲームの記憶された前述の出力信号を、ゲーム機改造装置の入出力信号制御手段側の制御で、順次出力することで、異なるパターンで当たりとなるゲームを順次実施できる。
【００４８】
本発明の転用ゲーム機は、前述の前記ゲーム機改造装置の前記改造側入出力手段が前記基板の前記接続手段に接続され、前記ゲーム機改造装置の前記改造側接続手段が前記演算処理手段の前記入出力手段に接続されていることを特徴とする。
【００４９】
このような構成によれば、前述のゲーム機改造装置と同様の作用効果を奏することができる。
【発明の効果】
【００５０】
本発明によれば、ゲーム機の改造を容易に行うことができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態に係る転用ゲーム機の基板（ゲーム機改造装置の取付前）の概略構成を示すブロック図である。
【図２】同、基板に取り付けられたゲーム機改造装置の概略構成を示すブロック図である。
【発明を実施するための形態】
【００５２】
以下、図面を参照しながら、本発明の実施形態について説明する。
本実施の形態のゲーム機改造装置（図２に図示）は、転用ゲーム機となるゲーム機の基板（主制御基板）に取り付けられるものである。なお、以下の説明では、転用ゲーム機となるゲーム機を主にパチンコとして説明するが、転用ゲーム機はパチンコに限定されるものではなく、パチスロ等にも適用できる。
【００５３】
また、ゲーム機には、制御回路が搭載された回路基板を備えるが、制御回路としての制御装置は、複数種類が搭載されており、球やメダル等の遊技媒体の払出を制御する装置や、ディスプレイや、ＬＥＤ照明や、音響装置等によるゲームの演出を制御する装置や、ゲーム等に基づく遊技媒体の払出数の決定や、ゲームの当たり、はずれ等を制御する主たる制御装置がある。
【００５４】
主たる制御装置、すなわち、図１に示すように、主制御装置が搭載されている主制御基板（基板１）には、主制御装置となる演算処理手段として、ゲーム機用のワンチップ・マイクロプロセッサ（主制御チップ２）が搭載されている。主制御チップ２は、改造前のゲーム機において、ゲームの当たりはずれの決定、当たりの場合の遊技状態の発生、入賞に基づく遊技媒体の払い出しの決定等のゲームの進行を制御する。
【００５５】
基板１には、例えば、ＩＣソケット等の図示しない基板側接続部が設けられている。この基板側接続部には、各種信号（情報）の入出力（送受）を行うための図示しない出力端子や、入力端子等があり、これら出力端子や入力端子が例えばＩＣソケットで主制御チップ２の入出力端子と接続されている。なお、基板側接続部は、ＩＣソケットに限られるものではなく、半田を用いた直接実装のためのものでもよい。
【００５６】
基板１には、主制御チップ２の他に、基板１の外部からの信号（情報）を主制御チップ２に入力し、主制御チップ２からの信号を基板１の外部に出力するためのインターフェースを備えている。基板１には、信号入力用のインターフェースとして、パラレル入力回路（３ステートバッファ）３を備えている。また、信号出力用のインターフェースとして、パラレル出力回路（Ｄラッチ）４を備えている。
【００５７】
パラレル入力回路３には、基板１の外部の各種センサ等を備える装置から信号が入力されるもので、当該装置には、入賞検出部５、不正検出部６等がある。入賞検出部５は、入賞口に入賞した球を検知するセンサを有するもので、入賞口への球の流入や通過を検知して信号を出力するものである。なお、入賞口には、ゲームの開始の契機に係る始動入賞口、アタッカに設けられて大量の球が入賞する大入賞口、始動入賞口および大入賞口以外の入賞口等があり、始動入賞口に設けられた入賞検出部５からの信号は、ゲーム開始の契機となる。ゲームとは、例えば、ディスプレイに表示されて、抽選で決定された当たり、はずれを報知するものである。入賞検出部５からの入力信号に基づいて、主制御チップ２で遊技媒体の払出が決定される。なお、転用ゲーム機では、遊技媒体の払出として、球ではなく、メダルが払い出されるとともに、メダルとして払い出される前に、遊技媒体は払い出すべきメダルの枚数を示す数値として扱われる。
不正検出部６は、不正を検知するセンサを備え、不正行為に基づくような状態を検知した場合に信号を出力するものである。ゲーム機改造装置１０による改造前の状態では、入出力手段としてのパラレル入力回路３に入力した入力信号が、主制御チップ２の制御信号・データバス２ｄに入力する。ここでの制御信号は、データの送受のための制御信号であり、たとえば、アドレスデコード回路２ｅから出力されるアドレスの信号が含まれる。
【００５８】
パラレル出力回路４には、例えば、電動チューリップやアタッカ等の役物を動作させるためのソレノイドを有する役物作動回路７が接続されている。改造前の状態では、主制御チップ２で決定された電動チューリップやアタッカの動作に基づいて、主制御チップ２の制御信号・データバス２ｄからパラレル出力回路４に制御信号が出力され、基板１から役物作動回路７に制御信号が出力される。
【００５９】
また、基板１には、前述の遊技媒体の払出を制御する装置としての払出制御基板８が接続されるとともに、前述の表示や音響や照明による演出を制御する副制御基板９が接続されている。これら払出制御基板８および副制御基板９との間で信号の入出力が可能となっているが、副制御基板９では、基板１から副制御基板９に信号が出力可能であるがその逆はできないようになっている。基板１には、払出制御基板８および副制御基板９の信号線が接続される図示しないコネクタ部が設けられ、当該コネクタ部を介して払出制御基板８および副制御基板９と基板１とが信号線により接続されている。
【００６０】
主制御チップ２と、役物作動回路７、払出制御基板８、副制御基板９とを繋ぐインターフェース（パラレル出力回路４を含む）をここでは接続手段と称する。また、接続手段には、主制御チップ２と、入賞検出部５、不正検出部６、払出制御基板８とを繋ぐインターフェース（パラレル入力回路３を含む）を含む。この接続手段は、基板１に設けられ、基板１に搭載される主制御チップ２と、基板１の外部の各種機器とを信号の送信や信号の受信が可能なように接続したものである。また、基板１には、動作クロックの生成に用いられる所定周波数の交流信号を出力する発振器１ａが設けられている。また、基板１には、ゲーム機に設けられた電源スイッチのオンオフ等により供給・遮断される主制御チップ２の動作用電源の電圧を監視し、正常動作が可能な電圧が供給されるまで主制御チップ２に入力されるリセット信号をアサートし続けたり、電圧の低下を報知する信号を、図示しない主制御チップ２のＮＭＩ（マスク不能割り込み）入力回路等を通して主制御チップ２へ出力する電源監視回路１ｂが設けられている。
【００６１】
演算処理手段としての主制御チップ２は、基本的にゲーム機用に開発された組み込み用のワンチップ・マイクロプロセッサであり、ＣＰＵ２ａ、ＲＯＭ２ｂ、ＲＡＭ２ｃ、制御信号・データバス２ｄ、アドレスデコード回路２ｅ、シリアル送信回路２ｆ、シリアル受信回路２ｇ、乱数生成回路２ｈ、クロック回路２ｉ、リセット回路２ｊ、図示しないパラレル入出力回路等を有する。ＲＡＭ２ｃは図示しない端子によって供給されるバッテリーバックアップ用の電源によって、そのデータを保持する機能を有する。
【００６２】
すなわち、主制御チップ２は、演算処理手段としてプログラムを実行するＣＰＵ２ａを備えるとともに、プログラム（ファームウェア等）やデータ等を記憶したＲＯＭ２ｂや、プログラムを実行する際に使用されるメモリとしてのＲＡＭ２ｃを備える。
【００６３】
また、主制御チップ２の制御信号・データバス２ｄは、前述のパラレル入力回路３およびパラレル出力回路４と接続されて信号（制御・データ）の入出力を行う。アドレスデコード回路２ｅは、制御信号・データバス２ｄによるデータの出力先や入力先のアドレスをデコードした制御信号をパラレル入力回路３およびパラレル出力回路４に出力するものである。
【００６４】
シリアル送信回路２ｆは、主制御チップ２から基板１の外部の払出制御基板８、副制御基板９にこれらを制御するためのコマンド等の信号を出力するものである。シリアル受信回路２ｇには、基板１の外部の払出制御基板８からの遊技媒体に払い出しに関わる信号が入力される。制御信号・データバス２ｄ、シリアル送信回路２ｆ、シリアル受信回路２ｇは、基板１の接続手段に接続されて、接続手段を介して基板１の外部の機器からの信号の入力と、外部の機器への信号の出力が可能となっている
【００６５】
乱数生成回路２ｈは、主制御チップ２において、ゲームの当たり・はずれや、ゲームのパターンや、当たりの種類等を抽選で決定する際に用いられる乱数を発生する回路である。
クロック回路２ｉは、動作クロック信号出力手段としての発振器１ａから出力される交流信号が入力されることにより、主制御チップ２の動作クロックを制御する回路である。
リセット回路２ｊは、基板１の電源監視回路１ｂから出力される信号（リセット信号）に基づいて、主制御チップ２をリセット（初期化）する。これにより、ＣＰＵ２ａはリセット時既定の値またはＲＯＭ２ｂ内のリセットベクタの値をプログラムカウンタにロードし、ＲＯＭ２ｂへ書き込まれたファームウェアを正しく実行する。多くのファームウェアはその直後にＲＡＭが保持するデータの整合性をチェックし、またはＲＡＭクリアスイッチの状態を読み込み、その結果に応じてＲＡＭクリアを実行する。
【００６６】
このような基板１に取り付けられるゲーム機改造装置１０は、基板１の主制御チップ２が取り付けられる基板側接続部に主制御チップ２に代えて、主制御チップ２と同様に取り付けられる改造側基板接続部を備える。例えば、基板側接続部がＩＣソケットの場合に、ゲーム機改造装置１０には、主制御チップ２に設けられたＩＣソケット用のチップ側接続部とほぼ同構成で略同形状となっている改造側基板接続部が設けられている。また、ゲーム機改造装置１０には、基板１に設けられたＩＣソケット等の基板側接続部とほぼ同構成で略同形状となっている改造側チップ接続部が設けられている。これにより、基板１の基板側接続部に主制御チップ２に代えて、ゲーム機改造装置１０の改造側基板接続部を取り付けた状態で、ゲーム機改造装置１０の改造側チップ接続部に、主制御チップ２のチップ側接続部が接続される。
【００６７】
これにより、基板１（主制御チップ２に接続される周辺回路）と主制御チップ２との間にゲーム機改造装置１０が介在された状態となり、主制御チップ２と基板１との間の信号の送受は、ゲーム機改造装置１０を介して行われることになり、主制御チップ２と基板１を介した基板１の外部の機器との間で、ゲーム機改造装置１０が、信号を通過させたり、遮断されたりすることができる。また、主制御チップ２から出力される信号と異なる信号や、主制御チップ２から出力される信号と同じ信号だけど出力されるタイミングが異なる信号をゲーム機改造装置１０から基板１に出力することが可能となる。同様に、主制御チップ２に入力される信号と異なる信号や、主制御チップ２に入力される信号と同じ信号だけど入力されるタイミングが異なる信号をゲーム機改造装置１０から主制御チップ２に出力することが可能となる。すなわち、基板１には、主制御チップ２に代えてゲーム機改造装置１０を接続し、主制御チップ２には、基板１に代えてゲーム機改造装置１０を接続している。
【００６８】
図２に示すように、ゲーム機改造装置１０は、改造基板１０ａに、例えば、改造用のワンチップマイコンと、必要に応じた周辺回路（集積回路、ディスクリート部品等）と、前述のＩＣソケット等の改造側基板接続部、改造側チップ接続部等を設けたものである。ワンチップマイコンと周辺回路は、同等の動作を行うＦＰＧＡに集約してもよい。
【００６９】
ゲーム機改造装置１０は、入出力信号制御手段であるワンチップ・マイクロプロセッサとして、プログラムを実行する改造用制御回路としてのＣＰＵ１１、プログラムやデータ等を記憶したＲＯＭ１２、プログラム実行時に使用されるメモリとしてのＲＡＭ１３等を備える。また、ゲーム機改造装置１０は、前述のＣＰＵ１１と基板１側の周辺回路との間でデータの送受信を行うための主制御基板側データバス１４（基板側データバス）と、ＣＰＵ１１と主制御チップ２との間でデータの送受信を行うための主制御チップ側データバス１５（演算処理手段（チップ）側データバス）とを備える。
【００７０】
主制御基板側データバス１４には、基板１のパラレル入力回路３およびパラレル出力回路４が接続される。また、主制御基板側データバス１４には、ゲーム機改造装置１０の対主制御基板パラレル出力回路１６および対主制御基板パラレル入力回路１７が接続されている。また、ゲーム機改造装置１０には、基板１のパラレル入力回路３およびパラレル出力回路４にアドレスデコード回路２ｅに代って制御信号を出力する対主制御基板制御信号生成回路２０が設けられている。
【００７１】
また、ゲーム機改造装置１０は、改造前に基板１を介して主制御チップ２に接続されていた副制御基板９および払出制御基板８に基板１を介してゲーム機改造装置１０を接続する対主制御基板シリアル出力回路２２と、払出制御基板８に基板１を介してゲーム機改造装置１０を接続する対主制御基板シリアル入力値バッファ２３とを備える。
【００７２】
また、主制御チップ側データバス１５には、主制御チップ２の制御信号・データバス２ｄが接続されるとともにゲーム機改造装置１０の対主制御チップパラレル出力値バッファ１８および対主制御チップパラレル入力値出力回路１９が接続されている。主制御基板側データバス１４と主制御チップ側データバス１５は、互いに独立して設けられており、主制御チップ側データバス１５を介した主制御チップ２とゲーム機改造装置１０とのパラレルデータ通信と、主制御基板側データバス１４を介した基板１側の装置と、ゲーム機改造装置１０とのパラレルデータ通信が独立して行われるようになっており、この例では、主制御チップ２と基板１上の回路等とを直接つなぐデータバスが設けられておらず、主制御チップ２が基板１の、外部と通信するには、ゲーム機改造装置１０のＣＰＵ１１の制御により、主制御チップ側データバス１５と主制御基板側データバス１４の両方を用いる必要がある、なお、主制御チップ２と基板１の外部とを直接繋ぐようなデータバスを設けてもよい。
【００７３】
また、ゲーム機改造装置１０は、対主制御チップパラレル出力値バッファ１８および対主制御チップパラレル入力値出力回路１９に、主制御チップ２のアドレスデコード回路２ｅが接続され、アドレスデコード回路２ｅからデコードされたアドレスが入力される。
【００７４】
また、ゲーム機改造装置１０は、改造前に基板１を介して副制御基板９および払出制御基板８が接続されていた主制御チップ２のシリアル送信回路２ｆに接続される対主制御チップシリアル出力値バッファ２５と、改造前に基板１を介して払出制御基板８が接続されていた主制御チップ２のシリアル受信回路２ｇに接続される対主制御チップシリアル出力回路２６とを備える。
【００７５】
また、ゲーム機改造装置１０は、基板１に設けられた発振器１ａに接続されるクロック生成・出力制御回路２７が設けられている。クロック生成・出力制御回路２７は、発振器１ａから入力される交流信号に基づいて異なる周波数の交流信号を生成して出力可能なものである。クロック生成・出力制御回路２７は、主制御チップのクロック回路２ｉに改造前の発振器１ａから出力される交流信号と同じ周波数や高い周波数や低い周波数の交流信号を出力可能であり、これにより動作クロックを速くしたり遅くしたりすることが可能である。また、動作クロック信号が出力されない状態にすることも可能である。また、クロック生成・出力制御回路２７からは、ゲーム機改造装置１０の主制御チップ２とのインターフェース用回路および基板１とのインターフェース用回路に主制御チップ２に送った周波数の交流信号に基づく動作クロック信号により動作する主制御チップ２と同期する動作クロック信号を出力するようになっている。
【００７６】
クロック生成・出力制御回路２７からは、主制御チップ２のクロック回路２ｉに動作クロック用の交流信号が出力可能となっているとともに、クロック回路２ｉに出力された交流信号に基づく動作クリック信号を、対主制御チップパラレル出力値バッファ１８、対主制御チップパラレル入力値出力回路１９、対主制御チップシリアル出力値バッファ２５、対主制御チップシリアル出力回路２６、対主制御基板パラレル出力回路１６、対主制御基板パラレル入力回路１７、対主制御基板制御信号生成回路２０、対主制御基板シリアル出力回路２２、対主制御基板シリアル入力値バッファ２３に出力可能となっている。
【００７７】
このようなゲーム機改造装置１０を備えた転用ゲーム機においては、基板１の接続手段としてのパラレル入力回路３に入力する入賞検出部５および不正検出部６からの入賞を示す信号や不正（エラー）を示す信号がゲーム機改造装置１０の改造側入出力手段としての対主制御基板パラレル入力回路１７に入力する。対主制御基板パラレル入力回路１７からゲーム機改造装置１０に入力した前述の信号は、例えば、ＣＰＵ１１の制御により、ゲーム機改造装置１０の改造側接続手段としての対主制御チップパラレル入力値出力回路１９から主制御チップ２の入出力手段としての制御信号・データバス２ｄに出力することができるとともに出力しないように遮断することもできる。したがって、改造後の転用ゲーム機においては、基板１の外部から入力する信号を主制御チップ２に通過させることができるとともに遮断することができる。また、パラレル入力回路３に入力する信号と異なる信号や、入力するタイミングが異なる信号を、ＣＰＵ１１の制御により、対主制御チップパラレル入力値出力回路１９から制御信号・データバス２ｄに出力することができる。このような、ゲーム機改造装置１０から主制御チップ２に出力される信号は、ゲーム機改造装置１０で生成した信号や、対主制御基板パラレル入力回路１７に入力されてゲーム機改造装置１０のＲＡＭ１３等に記憶された信号や、予め設定されてＲＯＭ１２に記憶された信号を用いることができる。なお、ＲＯＭ１２は、例えばフラッシュメモリ等のデータを書き換え可能なものであってもよい。このような構成によれば、例えば、主制御チップ２に入力した場合に、エラー処理が行われる不正検出部６からの信号の少なくとも一部を遮断することにより、転用ゲーム機において、エラーの発生を減少させることができる。これによりエラーの処理に当たる係員を減らしてコストダウンを図ることができる。また、主制御チップ２に入力した場合に、遊技媒体の払出が行われたり、ゲームの開始の契機となる信号を遮断することにより、遊技媒体の払出数を減らしたり、開始されるゲーム数を減らしたりできる。また、前述の信号と同じ信号を入賞検出部５からの信号の入力と関係なく、対主制御チップパラレル入力値出力回路１９から制御信号・データバス２ｄに出力することにより、本来の状況より、遊技媒体の払出数を増やしたり、開始されるゲーム数を増やしたりできる。また、プレイヤが転用ゲーム機を操作しなくとも、ゲームを開始することが可能であり、例えば、遊技媒体数が０となるまで、ゲームを自動的に行うことができる。特に、プレイヤの操作により直接的にゲーム開始の信号が出力されるスロットマシンにおいて、ゲームの開始を示す信号を対主制御チップパラレル入力値出力回路１９から制御信号・データバス２ｄに出力することにより、違和感なくゲームの自動化が可能になる。
【００７８】
また、パチンコでは、ゲーム中の入賞は、一旦保留数として記憶され、ゲーム後に保留数を消化してゲームが開始される。また、主制御チップ２が記憶可能な保留数には上限があり、保留数が上限の場合の入賞はゲーム開始の契機とならない。そこで、ゲーム機改造装置１０において、ゲーム開始の契機とならなかった入賞信号の回数を所定の上限の範囲で疑似追加保留数としてＲＡＭ１３に記憶し、たとえば、主制御チップ２が記憶する保留数がゲーム開始を契機とした消化により上限ではなくなった際に、前述の疑似追加保留数が１以上の場合に、これを１つ消化して、ゲーム機改造装置１０の対主制御チップパラレル入力値出力回路１９から主制御チップ２の制御信号・データバス２ｄに疑似的入賞信号を入力することで保留数を増加させる。この場合に、保留数が上限でオーバーフローして無効になったゲームを開始できることになり、主制御チップ２に記憶されたプログラムを変更することなく、保留数の上限を擬似的に増加することができる。
【００７９】
また、ゲーム機改造装置１０を備えた転用ゲーム機においては、主制御チップ２の入出力手段としての制御信号・データバス２ｄから主制御チップ２で決定された当たり等に基づいて、アタッカや電動チューリップ等の役物を作動させる役物作動回路７に出力する信号が改造側接続手段としての対主制御チップパラレル出力値バッファ１８に出力される。ゲーム機改造装置１０では。対主制御チップパラレル出力値バッファ１８に入力した信号を例えばＣＰＵ１１の制御により改造側入出力手段としての対主制御基板パラレル出力回路１６に出力したり、出力せずに遮断したりすることができる。対主制御基板パラレル出力回路１６に信号が出力された場合には、役物作動回路７に信号が出力され、アタッカや電動チューリップ等の役物が作動し、球が入賞し易い状態となる。したがって、信号が遮断されると、アタッカや電動チューリップが作動せず、遊技媒体の払出数が減少する可能性が高い。
【００８０】
対主制御チップパラレル出力値バッファ１８への主制御チップ２の制御信号・データバス２ｄからの役物動作に関わる信号の出力に関係なく、ゲーム機改造装置１０のＣＰＵ１１の制御により、対主制御基板パラレル出力回路１６から基板１のパラレル出力回路４に役物作動回路７に至る信号を出力することにより、主制御チップ２におけるゲームの当たりの決定に関係なく、アタッカや電動チューリップを開放することができる。例えば、プレイヤがプレイを開始した際や、所定回のゲームが行われた場合等の予め設定されたタイミングでアタッカや電動チューリップを開放することができる。また、主制御チップ２で決定される当たりとは関係なく、ゲーム機改造装置１０側で当たりはずれの抽選を行い当たりの場合にアタッカやチューリップを開放してもよい。
【００８１】
改造前の基板１では、主制御チップ２のアドレスデコード回路２ｅが、制御信号・データバス２ｄによるデータの出力先や入力先のアドレスをデコードした制御信号をパラレル入力回路３およびパラレル出力回路４に出力するが、改造後は、主制御チップ２のアドレスデコード回路２ｅから出力される制御信号がゲーム機改造装置１０の対主制御チップパラレル出力値バッファ１８および対主制御チップパラレル入力値出力回路１９に出力される。ここで、制御信号・データバス２ｄでは、パラレル入力回路３に代えて対主制御チップパラレル入力値出力回路１９からデータが入力し、パラレル出力回路４に代えて対主制御チップパラレル出力値バッファ１８にデータが出力されるので、これらデータの出力先や入力先に対応するアドレスを示す制御信号が、対主制御チップパラレル出力値バッファ１８および対主制御チップパラレル入力値出力回路１９に出力される。
【００８２】
この場合に、パラレル入力回路３およびパラレル出力回路４に対する入力先や出力先を示す制御信号は、対主制御基板制御信号生成回路２０から出力される。主制御チップ２の制御信号・データバス２ｄから対主制御チップパラレル出力値バッファ１８に入力した信号を対主制御基板パラレル出力回路１６に通過させてパラレル出力回路４に出力する場合には、対主制御基板制御信号生成回路２０からパラレル出力回路４に出力される制御信号が、対主制御チップパラレル出力値バッファ１８にアドレスデコード回路２ｅから入力した信号と同じである。
【００８３】
また、基板１のパラレル入力回路３からゲーム機改造装置１０の対主制御基板パラレル入力回路１７に入力した信号を対主制御チップパラレル入力値出力回路１９に通過させて主制御チップ２の制御信号・データバス２ｄに入力させる場合に、対主制御基板制御信号生成回路２０からパラレル入力回路３に出力される制御信号が、対主制御チップパラレル入力値出力回路１９にアドレスデコード回路２ｅから入力した信号と同じである
【００８４】
主制御チップ２の制御信号・データバス２ｄから対主制御チップパラレル出力値バッファ１８に入力する信号に関係なく対主制御基板パラレル出力回路１６からパラレル出力回路４に信号を出力する場合には、ＣＰＵ１１や対主制御基板制御信号生成回路２０で生成した制御信号をパラレル出力回路４に出力する。
【００８５】
また、ゲーム機改造装置１０のＣＰＵ１１の制御により、主制御チップ２のシリアル送信回路２ｆからゲーム機改造装置１０の対主制御チップシリアル出力値バッファ２５に出力された信号を対主制御基板シリアル出力回路２２に通過させて基板１を介して払出制御基板８または副制御基板９に信号を出力できるとともに、この信号が対主制御チップシリアル出力値バッファ２５から対主制御基板シリアル出力回路２２に通過するのを遮断することができる。また、ゲーム機改造装置１０のＣＰＵ１１の制御により、主制御チップ２のシリアル送信回路２ｆからゲーム機改造装置１０の対主制御チップシリアル出力値バッファ２５への信号の入力に関係なく、対主制御基板シリアル出力回路２２から基板１を介して払出制御基板８または副制御基板９に信号を出力できる。
【００８６】
これにより、副制御基板９へのゲームの制御の信号を遮断することで、主制御チップ２側で当たり、はずれが決定されたゲームが表示等されない状態として、ゲームが開始されなかった状態に制御できる。この場合に、当たりとなるゲームの制御に係る信号を送らないようにすることで、ゲームの当たり確率を減少することができる。なお、この際には、当たりのゲームに係る信号に代えてはずれのゲームに係る信号を対主制御基板シリアル出力回路２２から基板１を介して副制御基板９に出力して、当たりとなるゲームに代えてはずれのゲームを開始してもよい。なお、ゲームに係る信号としては、ゲームの当たり、はずれ、ゲームにおける演出パターン、ゲームが当たりの場合の当たりの種類などがある。演出パターンには、当たりとはずれのパターンがあるとともに、これらパターンには、ゲームの結果が出る前に、未だゲームが当たりとなる可能性があることを示す当たりまたははずれのリーチの演出が含まれる。
【００８７】
また、払出制御基板８に出力される遊技媒体の払い出しに関する信号が対主制御チップシリアル出力値バッファ２５から対主制御基板シリアル出力回路２２に通過するのを遮断することにより、遊技媒体の払い出しを止めて、払い出し数を減少させるようにＣＰＵ１１等で制御することができる。また、対主制御チップシリアル出力値バッファ２５への信号の入力に関係なく、対主制御基板シリアル出力回路２２から基板１を介して払出制御基板８に遊技媒体の払い出しに係る信号を出力することにより、遊技媒体の払い出し数を増加させることができる。
【００８８】
さらに、払出制御基板８に出力される遊技媒体の払い出しに関する信号が対主制御チップシリアル出力値バッファ２５から対主制御基板シリアル出力回路２２に通過するのを遮断し、かつ、この信号とは別の信号を対主制御基板シリアル出力回路２２から基板１を介して払出制御基板８に出力することにより、規定された遊技媒体の払い出し数を変更することができる。例えば、パチンコの入賞１回の払い出し数を１０から５へ変えたり、５から１０に代えたりできる。また、パチスロにおいて、当たった場合の遊技媒体の払い出し数が１０の役を１５にしたり、一回の当たりの遊技媒体の払い出し数を２倍にしたり、１／２にしたりすることができる。
【００８９】
また、ゲーム機改造装置１０のＣＰＵ１１の制御により、払出制御基板８から基板１を介してゲーム機改造装置１０の対主制御基板シリアル入力値バッファ２３に入力した信号を対主制御チップシリアル出力回路２６に通過させてシリアル受信回路２ｇに出力することが可能で、かつ、対主制御基板シリアル入力値バッファ２３から対主制御チップシリアル出力回路２６への信号の通過を遮断することが可能である。さらに、ゲーム機改造装置１０のＣＰＵ１１の制御により、払出制御基板８から基板１を介してゲーム機改造装置１０の対主制御基板シリアル入力値バッファ２３に入力する信号とは関係なく、対主制御チップシリアル出力回路２６から信号をシリアル受信回路２ｇに出力することが可能である。
【００９０】
前述のように払出制御基板８への払い出しに関する信号を遮断したり、別の信号を送信したりした場合に、主制御チップ２において、出力した払出に関する信号と、入力した払出に関する信号との整合性がとれなくなり、エラーとなるのを防止できる。たとえば、払い出しに関する信号を前述のように遮断した場合に、主制御チップ２では、遊技媒体の払い出しを払出制御基板８に命じたのに、払出制御基板からは遊技媒体を払いだしたことに関する信号が出力されない場合にエラーとなるが、遊技媒体を払いだしたことに関する信号を生成して、主制御チップ２に出力することでエラーの発生を防止できる。また、主制御チップ２では、遊技媒体の払い出しに関する情報を出力していないのに、払出制御基板８から払出に関する信号が入力するとエラーとなるがこの信号を遮断することができる。
【００９１】
なお、前述のようにゲーム機改造装置１０（改造基板１０ａ）は、マイクロプロセッサ（ＣＰＵ１１等）を備えるとともに、基板１側と、主制御チップ２側とで独立した制御信号入出力回路、データ入出力バッファ等として、基板１側の改造側入出力手段である対主制御基板パラレル入力回路１７、対主制御基板パラレル出力回路１６、対主制御基板シリアル出力回路２２、対主制御基板シリアル出力回路２２等と、主制御チップ２側の改造側接続手段である対主制御チップパラレル出力値バッファ１８、対主制御チップパラレル入力値出力回路１９、対主制御チップシリアル出力値バッファ２５、対主制御チップシリアル出力回路２６とを備えることになる。また、データ入出力バッファは、データの取りこぼしを防ぐために、ＦＩＦＯバッファで構成してもよい。
【００９２】
また、改造前のゲーム機においては、電源の操作と、ＲＡＭ２ｃクリアの操作とを行うことにより、前述の基板１の電源監視回路１ｂからリセット回路２ｊへの信号により、主制御チップ２がリセットされるようになっている。改造基板１０ａには、電源監視回路１ｂに接続される対主制御基板リセット信号入力回路２８が設けられるとともに、主制御チップ２のリセット回路２ｊに接続される対主制御チップリセット信号出力回路２９が設けられている。これより、基板１の電源監視回路１ｂと、主制御チップ２のリセット回路２ｊとの間にゲーム機改造装置１０が介在し、電源監視回路１ｂからの信号の有無に係わらず、ゲーム機改造装置１０の制御により、リセット信号出力手段としての対主制御チップリセット信号出力回路２９からリセット回路２ｊにリセット信号を出力して主制御チップ２をリセットすることができる。すなわち、電源監視回路１ｂからの信号に関係なく、ゲーム機改造装置１０の制御により、主制御チップを任意のタイミングでリセットすることができる。これによりゲームの当たりをリセットしたり、通常の遊技状態に対して特定の遊技状態となっているのをリセットしたりすることができる。
【００９３】
また、電源監視回路１ｂから対主制御基板リセット信号入力回路２８にリセット信号が入力した場合に、対主制御チップリセット信号出力回路２９からリセット回路２ｊにリセット信号を出力して主制御チップ２をリセットしてもいいし、リセット信号を出力せずに主制御チップ２をリセットしないようにしてもよい。さらに、電源監視回路１ｂから対主制御基板リセット信号入力回路２８にリセット信号が入力したことに基づいて、ゲーム機改造装置１０をリセットしたり、リセット信号の入力に対応してゲーム機改造装置１０に任意の動作をさせたりしてもよい。
すなわち、改造基板１０ａには、主制御チップ２に疑似的にリセット信号を出力する機能があり、ＲＡＭクリアスイッチの押下された状態を再現可能な前述の機能と併用することにより、いつでも、主制御チップ２をリセットして、ゲームの当たりや、入賞等を無効にすることが可能である。
【００９４】
主制御チップ２へ出力する動作クロックは、動的な周波数変更や出力・停止を切り替え可能としてもよく、クロックソースは改造基板１０ａ上に設ける図示しない発振回路でも、基板１の発振器１ａが出力し、主制御チップ２へ入力されていたクロックを動作源とするＰＬＬ、クロックジェネレータ等でもよい。
【００９５】
改造基板１０ａにおける回路構成は、マイクロプロセッサを用いるものに限られるものではなく、ディスクリート部品でも、同様の動作を行うＦＰＧＡ等で構成してもよい。このような転用ゲーム機では、ゲーム機改造装置１０のＣＰＵ１１が転用ゲーム機の動作を完全に制御することを可能にしつつ、主制御チップ２が転用ゲーム機の基板１外部の動作と完全に独立して動作させることが可能となる。
これにより、基板１の外部、つまりプレイヤがプレイする転用ゲーム機と、主制御チップ２が非同期で動作したり、無関係に動作をしたり、あるいは主制御チップ２から基板１へ出力される信号を置き換えたり、あるいは主制御チップ２が外部から読み込む信号として、基板１の外部の実際の状態とは無関係な、擬似的な信号を読み込ませたりすることが可能となる。そのため、以下のような作用効果を得ることができる。
【００９６】
すなわち、改造にあたって、変更する必要のない動作についてはＣＰＵ１１等の改造基板１０ａが主制御チップ２の出力する信号をそのまま用いて転用ゲーム機を動作させつつ、変更の必要のある動作についてのみ改造基板１０ａが当該動作を代って行うことが可能となる。そのため、転用ゲーム機の開発にあたって全ての動作を実装する必要がなくなり、必要な工数を大幅に減らすことができる。
【００９７】
また、外部からは転用ゲーム機が静止状態に見えながら、改造基板１０ａが主制御チップ２に対し、入賞発生やプレイヤの操作を模した疑似的な信号を与え、その結果、主制御チップ２が出力する結果の全部または一部を改造基板１０ａが受け取り（保存し）、改造基板１０ａはそれを保存または加工の上、基板１の外部の動作のために使用することができる。
【００９８】
また、本来はプレイヤが操作することによって変化する信号を主制御チップ２に与えないことにより、主制御チップ２を静止状態に保ちながら、改造基板１０ａが、遊技中のプレイヤに転用ゲーム機の基板１の外部の動作を提供することができる。
【００９９】
また、主制御チップ２が基板１上の出力バッファＩＣ等への出力を意図し、チップセレクト信号（アドレス）とデータバスによって出力したパラレルデータを改造基板１０ａが受け取り、そのＣＰＵ１１等がそのデータの一部または全部を変更した上で、基板１上の出力バッファＩＣへ出力することで転用ゲーム機の動作を転用前の動作に対して変更することができる。また、基板１上の出力バッファＩＣへ出力するデータの一部を、改造基板１０ａ上の出力ポートへも出力することにより、従来は改造時に機種等の異なる複数のゲーム機で異なる配線をする必要があったのに対して、改造時の配線加工を、メーカーや機種に関わらず、改造基板１０ａ上の同一の配線で集約することが可能となる。
【０１００】
また、主制御チップ２が基板１上の入力バッファＩＣ等を経由し基板１の外部からの信号の入力を意図した際、基板１上の入力バッファＩＣ等からデータバス上に出力されたパラレルデータを改造基板１０ａが受け取り、改造基板１０ａのＣＰＵ１１等がそのデータの一部または全部を変更した上でバッファに記録し、主制御チップ２が読み出しを行った際に同バッファからデータを出力することで、主制御チップ２に対して実際の基板１へ入力された信号とは異なる、擬似的な信号を受け取らせることができる。
【０１０１】
本実施の形態の転用ゲーム機（例えば改造されたパチンコやパチスロ）において、外部から見た大当たり確率を下げるためには、主制御チップ２で動作するプログラムの抽選結果が大当たりとなるまでは基板１側へ主制御チップ２が出力した信号をそのまま出力し、抽選結果が大当たりとなった際には、改造基板１０ａが一定の確率で抽選を行った上で、これに当せんすればそのまま動作を継続し、はずれた場合は、リセット信号出力手段としての改造基板１０ａから主制御チップ２へ電源投入とＲＡＭクリアスイッチ押下を模した信号（リセット信号）を与えて大当たりを消去する。その後、基板１や演出制御基板（副制御基板９）へは改造基板１０ａがはずれ時の信号を出力し、そのゲームの結果の確定（図柄確定）をもって再び主制御チップ２が出力する信号を基板１側に出力するよう切り替える。これにより、ゲームが抽選で大当たりとなっても、大当たりが発生せず、大当たり確率を低下させることができる。
【０１０２】
あるいは、転用ゲーム機において、外部から見た大当たり確率を上げるためには、主制御チップ２の抽選結果に関わらず、改造基板１０ａが基板１側へ大当たり動作の信号を出力し、その間主制御チップ２はクロック供給を止めるか、電源断時のバックアップ動作を起こすことで停止させればよい。また、外部からの実際の入賞に伴う信号変化を上回る、擬似的な入賞信号を主制御チップ２に出力して抽選回数を増やし、その内のはずれとなった結果の一部を外部へ出力しないことでも大当たり確率を上げることが可能である。
【０１０３】
さらには、特定の始動口への入賞により作動した特別図柄表示装置が特定の組合せを表示し、それにより作動した特別電動役物（アタッカ）が開放した入賞口の特定の領域の通過により条件装置が作動し、役物連続作動装置が作動する性能を持つパチンコが知られている。このようなパチンコを転用する際は、改造基板１０ａが主制御チップ２に対し前述の操作等を作動させるための擬似的な信号を与える一方で、同時に他の始動口への入賞により作動し大当たりが発生したような外部動作を行えば、同じく基板１の外部から見た大当たり確率を上げることが可能である。
【０１０４】
以上のように大当たり確率が調整可能となる一方で、主制御チップ２と同じ挙動が期待される性能（動作等）については主制御チップ２の出力結果を援用することが可能である。従来の独自プログラムであれば、主制御チップ２が出力したデータを長期間に渡って採取する必要がある上、あくまで近似的な動作しか実現できなかったが、主制御チップ２の動作結果を利用するのであれば、同一の動作が期待できる上、当該動作に係るソフトウェアを作成する必要がなくなり、開発期間の劇的な短縮が可能である。
【０１０５】
また、パチスロが本来持つメダル貯蔵機能の枚数を拡張するには、メダル投入信号を一旦改造基板１０ａが受け取って投入枚数のカウントを行い、主制御チップ２の最大クレジット数に達した後も、改造基板１０ａは基板１側へコイン受付が可能なようにコインブロッカを開放する信号を出力し続ければよい。改造基板１０ａは主制御チップ２によるメダル貯蔵枚数に関わらず、基板１側へ当該カウント枚数を表示するための信号を出力し、プレイヤがクレジットからの投入動作を行った際には主制御チップ２に対しメダル投入を模した信号を送ればよい。同時に、改造基板１０ａがコイン投入時の信号を受けた回数に特定の係数を掛けた回数を主制御チップ２に送ったり、主制御チップ２が出力したコイン払い出しの信号に相当する払い出し枚数に特定の係数を掛けた枚数を改造基板１０ａが払出動作をすることにより、払い出し率の調整も可能となる。
【０１０６】
また、スロットマシンに、プレイヤの操作なしにゲームが進行する機能（以下オートプレイ機能）を付加する場合は、改造基板１０ａが一連の操作の疑似信号を主制御チップ２に与えればよい。主制御チップ２は遊技の進行間隔を一定秒数以上へ保つために備えるウエイト機能があるが、主制御チップ２へ供給する動作クロックの周波数を上げることで、その時定数（ウエイトの時間）を短くすることができる。その際、主制御チップ２の信号を基板１へ直接出力すると回胴の進行速度がオリジナルのゲーム機よりも速くなる。これを避けるのであれば、実際の回胴（リールの回転）は、改造基板１０ａがオリジナルのＣＰＵに代って本来のスロットマシンと等しい速度で回転させるとともに、主制御チップ２がストップボタン操作を模した信号を受けて回胴を停止させたのと同じ位置で回動を停止させればよい。すなわち、主制御チップでは、早くなった動作クロックに基づいて、オートでゲームが進行するが、外部のリールの回転速度は、改造基板１０ａの制御により、通常の動作クロック時と同じ速度となる。この場合に、改造基板１０ａに制御されるリールが回転中に主制御チップ２側では自動でリールが停止した状態となり、リールの停止位置が確定する。その後に、この停止位置に基づいて、改造基板１０ａが通常の速度で回転しているリールを停止する制御を行う。この段階では、主制御チップ２側では、ウエイト時間が経過しているので、次のリールの回転を直ぐに開始できる状態となる。また、動作クロックの変更により、シリアル出力信号のボーレートが変化する等で動作に不具合を起こす場合は、常に主制御チップ２に出力したクロックで動作する受信回路とバッファによってデータを受信し、そのデータを本来のクロックで動作する送信回路を用いて送信することにより、不具合を回避すればよい。
【０１０７】
また、オリジナルのゲーム機にはない機能を提供する際に、プレイヤが動作内容について選択等を行えるようにするためには、従来はゲーム機を納める筐体に取り付けたスイッチ、表示器等で受け付けや表示を行ったり、ゲーム機に操作器を増設する改造を行ったり、ゲーム機内の信号を分岐する改造等を行う必要があった。それに対して、この改造基板１０ａを使用する場合は、ゲーム機が元来備える操作器の入力と、改造基板１０ａ上のソフトウェアのみで行うことが可能である。ゲーム機が備える特定の操作器の機能を一時的に、あるいは全期間、追加機能の操作に割り当てる場合には、当該期間は外部からの当該信号を改造基板１０ａが受信してそれに対応する動作を行い、主制御チップ２へは外部からの信号を出力しなければよい。また、一時的に、あるいは全期間にゲーム機が備える特定の表示器の機能を追加機能の表示に割り当てる場合には、当該期間は主制御チップ２からの表示データの代わりに改造基板１０ａが作成した表示データを外部に出力すればよい。また、ゲーム機にインターネット等を通して操作可能な特徴を付加する場合も、改造基板１０ａに遊技者の端末からの操作を受け、結果を返すための構成を設ければよい。
【０１０８】
このように、従来の方法では不可能であった高付加価値な転用ゲーム機を、比較的短時間の開発期間で提供することが可能となる。また、改造前ゲーム機のメーカーがアミューズメント用への転用を行う際、セキュリティ機能のないＣＰＵを用いて改造をするとメインプログラムに関する情報が漏洩する恐れがあるが、この考案を用いればオリジナルのゲーム機と同レベルの秘匿性を保ったままの転用が可能となる。
【０１０９】
なお、本発明のゲーム機改造装置および転用ゲーム機においては、ゲーム機改造装置１０が転用ゲーム機を制御する構成で、かつ、転用ゲーム機の制御において、ゲーム機改造装置１０が、改造前の転用ゲーム機に設けられていた主制御チップ２の処理を利用する構成となっていれば、主制御チップ側データバス１５と主制御基板側データバス１４が独立した状態となっていなくともよい。例えば、主制御チップ２とゲーム機改造装置１０のＣＰＵ１１とで、データバスを許容する構成となっていてもよい。また、本実施の形態において、パラレル出力回路４には、電動チューリップやアタッカ等の役物を動作させるためのソレノイドを駆動する役物作動回路７が接続されているが、基板１上に役物作動回路７を配置し、基板１からソレノイドに駆動信号が出力されるようになっていてもよい。
【０１１０】
また、本発明の転用ゲーム機は、パチンコであってもパチスロ等であってもよく、パチンコの場合に、特図表示装置等で表示されるゲーム等のゲームの開始契機が始動入賞信号となり、パチスロの場合には、スタートレバーの操作によりスタートスイッチがオンとなった場合のスタート信号である。また、パチスロでは、リールを回転させるゲーム中のスタートレバーの操作は無効であり、スタート信号がパチンコの始動入賞信号のように保留されることはない。また、パチスロでは、ゲームの終了をプレイヤの停止ボタンで行うことができ、この際にゲームが抽選で当たりであっても、当たりが発生しない場合がある。このようにパチンコとパチスロでは、ゲームの進行方法やゲーム内容に違いがあるが、制御装置の基本構成は、データの入出力用のインターフェース等の周辺回路（周辺ＬＳＩ）を有する基板に遊技用のマイクロプロセッサが搭載されたものであり、同様の方法を用いて改造が可能である。
【０１１１】
また、演算処理手段としての主制御チップ２は、例えば、改造されるゲーム機に搭載されていた主制御チップ２である必要はなく、改造されるゲーム機とは別のゲーム機から取り出した主制御チップ２等の他の主制御チップ２であってもよい。この場合に、他の主制御チップ２が同じ機種のゲーム機の主制御チップ２を使用できるとともに、ゲームの表示内容等はほとんど同じだが、ゲームの当たり確率等のゲーム性能の異なる兄弟機種の主制御チップ２を使用できる可能性がある。したがって、使用される主制御チップ２は、同じ機種の主制御チップ２に限られるものではなく、転用ゲーム機が動作可能な主制御チップ２を用いることができる。
【０１１２】
また、転用ゲーム機は、例えば、パチンコ・パチスロ店等の遊技店からそれ以外のアミューズメント施設等に転用されるが、転用先はアミューズメント施設に限られるものではなく、例えば、公共施設や宿泊施設等であってもよく、個人宅であってもよい。
【符号の説明】
【０１１３】
１      基板
１ａ    発振器（動作クロック出力手段）
２      主制御チップ（演算処理手段）
２ｄ    制御信号・データバス（入出力手段）
２ｆ    シリアル送信回路（入出力手段）
２ｇ    シリアル受信回路（入出力手段）
３      パラレル入力回路（接続手段）
４      パラレル出力回路（接続手段）
１０    ゲーム機改造装置
１０ａ  改造基板（入出力信号制御手段：リセット信号出力手段）
１１    ＣＰＵ（入出力信号制御手段）
１３    ＲＡＭ（信号記憶手段）
１６    対主制御基板パラレル出力回路（改造側入出力手段）
１７    対主制御基板パラレル入力回路（改造側入出力手段）
１８    対主制御チップパラレル出力値バッファ（改造側接続手段）
１９    対主制御チップパラレル入力値出力回路（改造側接続手段）
２０    対主制御基板制御信号生成回路（改造側入出力手段）
２２    対主制御基板シリアル出力回路（改造側入出力手段）
２３    対主制御基板シリアル入力値バッファ（改造側入出力手段）
２５    対主制御チップシリアル出力値バッファ（改造側接続手段）
２６    対主制御チップシリアル出力回路（改造側接続手段）
２７    クロック生成・出力制御回路（改変動作クロック出力手段）
２９    対主制御チップリセット信号出力回路（リセット信号出力手段）
【図１】
2017108890.tif 000003
【図２】
2017108890.tif 000004