(57)【要約】【課題】高い絶縁耐圧を有し、かつ、低エネルギーの電子に対して高い感度を有する半導体検出器を製造することができる半導体検出器の製造方法を提供する。【解決手段】本発明に係る半導体検出器の製造方法は、第１導電型の基板上に第１層を形成する工程（ステップＳ１００）と、前記第１層を介して前記基板にイオンを注入して、ガードリングを構成する第２導電型の第１不純物領域を形成する工程（ステップＳ１０２）と、前記第１層を除去する工程（ステップＳ１０４）と、前記基板上に第２層を形成する工程（ステップＳ１０６）と、前記第２層に開口部を形成して、前記第１不純物領域で囲まれた前記基板の領域を露出させる工程（ステップＳ１０８）と、前記領域にイオンを注入し、前記第２導電型の第２不純物領域を形成する工程（ステップＳ１１０）と、を含む。【選択図】図１
2017091874.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の基板上に第１層を形成する工程と、
前記第１層を介して前記基板にイオンを注入して、ガードリングを構成する第２導電型の第１不純物領域を形成する工程と、
前記第１層を除去する工程と、
前記基板上に第２層を形成する工程と、
前記第２層に開口部を形成して、前記第１不純物領域で囲まれた前記基板の領域を露出させる工程と、
前記領域にイオンを注入し、前記第２導電型の第２不純物領域を形成する工程と、
を含む、半導体検出器の製造方法。
【請求項２】
請求項１において、
前記第２不純物領域を形成する工程では、
前記領域が露出した状態でイオンを注入する、半導体検出器の製造方法。
【請求項３】
請求項１において、
前記第２不純物領域を形成する工程の前に、露出した前記領域に第３層を形成する工程を含み、
前記第２不純物領域を形成する工程では、
前記第３層を介して前記領域にイオンを注入する、半導体検出器の製造方法。
【請求項４】
請求項３において、
前記第２不純物領域を形成する工程の後に、前記第３層を除去する工程を含む、半導体検出器の製造方法。
【請求項５】
請求項１ないし４のいずれか１項において、
前記第２層の膜厚は、前記第１層の膜厚よりも大きい、半導体検出器の製造方法。
【請求項６】
請求項１ないし５のいずれか１項において、
前記第２層上および前記第２不純物領域上に跨がる電極を形成する工程を含む、半導体検出器の製造方法。
【請求項７】
請求項１ないし６のいずれか１項において、
前記第２不純物領域は、電子が入射する検出面を構成する、半導体検出器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体検出器の製造方法に関する。
【背景技術】
【０００２】
電子顕微鏡において、反射電子の検出を行う反射電子検出器は、試料の組成情報や、凹凸情報を取得できるため、広く利用されている。
【０００３】
例えば、特許文献１には、反射電子を検出する反射電子検出器として、半導体を用いた半導体検出器が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１０５０３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般的なフォトダイオード（光を検出する半導体検出器）では、受光面には、シリコンの酸化膜や窒化膜などのパッシベーション膜が形成されている。パッシベーション膜は入射する光の波長に応じて膜厚を調整する必要があるため、パッシベーション膜の厚さや作製法は様々である。また、絶縁性や不純物プロファイルへの影響を考慮し、パッシベーション膜を成膜する際の温度や膜質の条件も様々である。
【０００６】
図１８〜図２３は、フォトダイオードの製造工程の参考例を模式的に示す断面図である。
【０００７】
図１８〜図２３に示すように、参考例のフォトダイオードの製造方法では、ＰＮ接合を形成した後、ＬＰ−ＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ
ｄｅｐｏｓｉｔｉｏｎ）でパッシベーション膜となる酸化膜を作製していた。
【０００８】
具体的には、まず、図１８に示すように、シリコン基板１の上面および下面に熱酸化膜２を形成する。そして、シリコン基板１の上面に形成された熱酸化膜２上にレジストＲ１を形成する。そして、レジストＲ１をマスクとして、熱酸化膜２を介して、シリコン基板１にイオンＩを注入する。これにより、図１９に示すように、ガードリング４が形成される。ガードリング４が形成された後、レジストＲ１は、除去される。
【０００９】
次に、図２０に示すように、シリコン基板１の上面に形成された熱酸化膜２上にレジストＲ２を形成する。そして、レジストＲ２をマスクとして、熱酸化膜２を介して、シリコン基板１にイオンＩを注入する。これにより、図２１に示すように、不純物領域５が形成され、ＰＮ接合が形成される。不純物領域５が形成された後、レジストＲ２は、除去される。
【００１０】
次に、図２２に示すように、シリコン基板１の上面に形成された熱酸化膜２上にパッシベーション膜となる酸化膜６を形成する。酸化膜６は、例えば、ＬＰ−ＣＶＤにより形成される。
【００１１】
次に、図２３に示すように、シリコン基板１の下面に電極７を形成し、シリコン基板１の上面に電極８を形成する。
【００１２】
以上の工程により、フォトダイオードを製造することができる。
【００１３】
ここで、電子の検出を行う半導体検出器の場合、低いエネルギーの電子を検出するために浅い接合を形成する必要がある。酸化膜を介して基板にイオンを注入する場合、厚い酸化膜では注入エネルギーの増加を伴うため、浅い接合を形成することが困難である。そのため、電子の検出を行う半導体検出器を製造する際には、薄い酸化膜を介して基板にイオンを注入する必要がある。
【００１４】
フォトダイオードにＰＮ接合を形成する際に、酸化膜などを介してイオン注入を行い、その酸化膜をパッシベーション膜とする場合と、酸化膜などを介してイオン注入を行った後、さらに酸化膜を形成してパッシベーション膜とする場合と、がある。
【００１５】
前者の場合、酸化膜と介してイオン注入を行うため、接合を浅くしようとすると酸化膜の膜厚を薄くする必要がある。しかしながら、酸化膜を薄くすると、電極の絶縁性に問題が生じてしまう。
【００１６】
一方、後者の場合、イオン注入を行った後に酸化膜を形成するため、電極の絶縁性の問題は生じないが、酸化膜（熱酸化膜）を形成する際の高温の熱処理により不純物プロファイルを崩してしまうことがある。また、低温のＣＶＤで酸化膜を形成すれば不純物プロファイルを崩す可能性を低減できるが、低温のＣＶＤの酸化膜は絶縁性に問題がある。
【００１７】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様に係る目的の１つは、高い絶縁耐圧を有し、かつ、低エネルギーの電子に対して高い感度を有する半導体検出器を製造することができる半導体検出器の製造方法を提供することにある。
【課題を解決するための手段】
【００１８】
（１）本発明に係る半導体検出器の製造方法は、
第１導電型の基板上に第１層を形成する工程と、
前記第１層を介して前記基板にイオンを注入して、ガードリングを構成する第２導電型の第１不純物領域を形成する工程と、
前記第１層を除去する工程と、
前記基板上に第２層を形成する工程と、
前記第２層に開口部を形成して、前記第１不純物領域で囲まれた前記基板の領域を露出させる工程と、
前記領域にイオンを注入し、前記第２導電型の第２不純物領域を形成する工程と、
を含む。
【００１９】
このような半導体検出器の製造方法では、第２不純物領域を形成する工程では第１層が除去されているため、浅い接合を形成することができる。さらに、このような半導体検出器の製造方法では、第２層を介してイオン注入が行われないため、第２層の膜厚を大きくして絶縁耐圧を高めることができる。さらに、このような半導体検出器の製造方法では、第２不純物領域が形成される前に第２層が形成されるため、第２層を形成する際の熱処理によって第２不純物領域の不純物プロファイルが崩れることを防ぐことができる。したがって、このような半導体検出器の製造方法によれば、高い絶縁耐圧を有し、かつ、低エネルギーの電子に対して高い感度を有する半導体検出器を製造することができる。
【００２０】
（２）本発明に係る半導体検出器の製造方法において、
前記第２不純物領域を形成する工程では、
前記領域が露出した状態でイオンを注入してもよい。
【００２１】
このような半導体検出器の製造方法では、第２不純物領域を形成する工程において基板の前記領域が露出した状態でイオンを注入することができるため、浅い接合を形成することができる。したがって、このような半導体検出器の製造方法によれば、低エネルギーの電子に対して高い感度を有する半導体検出器を製造することができる。
【００２２】
（３）本発明に係る半導体検出器の製造方法において、
前記第２不純物領域を形成する工程の前に、露出した前記領域に第３層を形成する工程を含み、
前記第２不純物領域を形成する工程では、
前記第３層を介して前記領域にイオンを注入してもよい。
【００２３】
このような半導体検出器の製造方法では、第３層を介して基板の前記領域にイオンが注入されるため、より浅い接合を形成することができる。したがって、このような半導体検出器の製造方法によれば、低エネルギーの電子に対して高い感度を有する半導体検出器を製造することができる。
【００２４】
（４）本発明に係る半導体検出器の製造方法において、
前記第２不純物領域を形成する工程の後に、前記第３層を除去する工程を含んでいてもよい。
【００２５】
このような半導体検出器の製造方法では、不感層となる第３層が検出面となる第２不純物領域上にないため、低エネルギーの電子に対して高い感度を有する半導体検出器を製造することができる。
【００２６】
（５）本発明に係る半導体検出器の製造方法において、
前記第２層の膜厚は、前記第１層の膜厚よりも大きくてもよい。
【００２７】
このような半導体検出器の製造方法では、第１層を介して基板にイオンを注入することによりガードリングとしての第１不純物領域を適切な不純物プロファイルで形成することができるとともに、第２層の膜厚を大きくすることにより絶縁耐圧を高めることができる。
【００２８】
（６）本発明に係る半導体検出器の製造方法において、
前記第２層上および前記第２不純物領域上に跨がる電極を形成する工程を含んでいてもよい。
【００２９】
このような半導体検出器の製造方法では、高い絶縁耐圧を有する半導体検出器を製造することができる。
【００３０】
（７）本発明に係る半導体検出器の製造方法において、
前記第２不純物領域は、電子が入射する検出面を構成してもよい。
【図面の簡単な説明】
【００３１】
【図１】第１実施形態に係る半導体検出器の製造方法の一例を示すフローチャート。
【図２】第１実施形態に係る半導体検出器の製造工程を模式的に示す断面図。
【図３】第１実施形態に係る半導体検出器の製造工程を模式的に示す断面図。
【図４】第１実施形態に係る半導体検出器の製造工程を模式的に示す断面図。
【図５】第１実施形態に係る半導体検出器の製造工程を模式的に示す断面図。
【図６】第１実施形態に係る半導体検出器の製造工程を模式的に示す断面図。
【図７】第１実施形態に係る半導体検出器の製造工程を模式的に示す断面図。
【図８】第１実施形態に係る半導体検出器の製造工程を模式的に示す断面図。
【図９】第２実施形態に係る半導体検出器の製造方法の一例を示すフローチャート。
【図１０】第２実施形態に係る半導体検出器の製造工程を模式的に示す断面図。
【図１１】第２実施形態に係る半導体検出器の製造工程を模式的に示す断面図。
【図１２】第２実施形態に係る半導体検出器の製造工程を模式的に示す断面図。
【図１３】第２実施形態に係る半導体検出器の製造工程を模式的に示す断面図。
【図１４】第２実施形態に係る半導体検出器の製造工程を模式的に示す断面図。
【図１５】第３実施形態に係る半導体検出器の製造方法の一例を示すフローチャート。
【図１６】第３実施形態に係る半導体検出器の製造工程を模式的に示す断面図。
【図１７】第３実施形態に係る半導体検出器の製造工程を模式的に示す断面図。
【図１８】フォトダイオードの製造工程の参考例を模式的に示す断面図。
【図１９】フォトダイオードの製造工程の参考例を模式的に示す断面図。
【図２０】フォトダイオードの製造工程の参考例を模式的に示す断面図。
【図２１】フォトダイオードの製造工程の参考例を模式的に示す断面図。
【図２２】フォトダイオードの製造工程の参考例を模式的に示す断面図。
【図２３】フォトダイオードの製造工程の参考例を模式的に示す断面図。
【発明を実施するための形態】
【００３２】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３３】
１．  第１実施形態
まず、第１実施形態に係る半導体検出器の製造方法について説明する。
【００３４】
本実施形態に係る半導体検出器は、電子を検出するための検出器である。本実施形態に係る半導体検出器は、例えば、電子顕微鏡に搭載されて、反射電子を検出するための反射電子検出器として用いられる。反射電子とは、試料に入射した電子が試料中において散乱する過程で、試料表面から再放出されたものである。なお、本実施形態に係る半導体検出器を反射電子検出器以外の検出器として用いてもよい。
【００３５】
図１は、第１実施形態に係る半導体検出器の製造方法の一例を示すフローチャートである。図２〜図８は、第１実施形態に係る半導体検出器の製造工程を模式的に示す断面図である。
【００３６】
まず、図２に示すように、基板１０を準備する。基板１０は、例えば、第１導電型（例えばＮ型）のシリコン基板である。なお、基板１０として、その他の半導体基板を用いてもよい。
【００３７】
次に、基板１０上に第１層２０を形成する（ステップＳ１００）。
【００３８】
第１層２０は、例えば、熱酸化膜（酸化シリコン膜、ＳｉＯ２膜）である。第１層２０は、基板１０を酸素雰囲気で加熱することにより形成される。第１層２０は、基板１０の上面および基板１０の下面に形成される。第１層２０の膜厚は、例えば、数十ｎｍ程度である。なお、第１層２０は、熱酸化膜に限定されず、ＣＶＤにより形成された膜であってもよい。また、第１層２０の材質は特に限定されず、例えば窒化シリコン膜などであってもよい。
【００３９】
次に、図２および図３に示すように、第１層２０を介して基板１０にイオンＩを注入して、ガードリングを構成する第１不純物領域３０を形成する（ステップＳ１０２）。
【００４０】
第１不純物領域３０は、例えば、第２導電型（例えばＰ型）の不純物領域（Ｐ型ドーパント領域）である。イオンＩは、例えば、ボロン（Ｂ）等のドーパントである。第１不純物領域３０は、第１層２０上に形成されたレジストＲ１０をマスクとして、第１層２０を介して基板１０にボロン（Ｂ）等の不純物をイオン注入し、イオン注入の後、アニール処理を行うことで形成される。第１不純物領域３０は、例えば、半導体検出器の検出面を構成する基板１０の領域１２を囲むように形成される。半導体検出器の検出面は、電子が入射する面である。第１不純物領域３０が形成された後、レジストＲ１０を除去する。
【００４１】
次に、図４に示すように、第１層２０を除去する（ステップＳ１０４）。
【００４２】
第１層２０の除去は、例えば、ウエットエッチングや、ドライエッチング等のエッチングにより行われる。本工程では、基板１０の上面および下面に形成された第１層２０が除去される。
【００４３】
次に、図５に示すように、基板１０上に第２層４０を形成する（ステップＳ１０６）。
【００４４】
第２層４０は、例えば、熱酸化膜（酸化シリコン膜）である。第２層４０は、基板１０を酸素雰囲気で加熱することにより形成される。第２層４０は、基板１０の上面および基板１０の下面に形成される。第２層４０の膜厚は、例えば、数百ｎｍ程度である。
【００４５】
なお、第２層４０を形成する際の熱処理により、第１不純物領域３０を深さ方向にさらに広げることができる。
【００４６】
ここで、第２層４０の膜厚は、第１層２０の膜厚よりも大きくなるように形成される。後述するように、第２層４０上には第１電極６０が形成されるため、第２層４０の膜厚を大きく形成することによって半導体検出器の絶縁耐圧を高めることができる。
【００４７】
次に、図６に示すように、第２層４０に開口部４２（窓開け部）を形成して、第１不純物領域３０で囲まれた基板１０の領域１２を露出させる（ステップＳ１０８）。
【００４８】
開口部４２は、例えば、第２層４０上に形成されたレジストＲ２０をマスクとして第２層４０をエッチングすることにより形成される。開口部４２は、図６に示すように、基板１０の領域１２に加えて、第１不純物領域３０の一部（領域１２と隣接する部分）を露出させてもよい。
【００４９】
次に、図６および図７に示すように、基板１０の領域１２にイオンＩを注入して、第２不純物領域５０を形成する（ステップＳ１１０）。
【００５０】
第２不純物領域５０は、例えば、第２導電型（例えばＰ型）の不純物領域である。第２不純物領域５０は、レジストＲ２０および第２層４０をマスクとして基板１０の領域１２にボロン等の不純物をイオン注入し、イオン注入の後、アニール処理を行うことで形成される。第２不純物領域５０を形成する際のイオン注入は、図６に示すように、基板１０の領域１２が露出した状態で行われる。これにより、浅い接合（ＰＮ接合）を形成することができる。第２不純物領域５０の深さは、第１不純物領域３０の深さよりも小さい。第２不純物領域５０の深さは、例えば、数十ｎｍ程度である。レジストＲ２０は、第２不純物領域５０が形成された後、除去される。
【００５１】
第２不純物領域５０は、半導体検出器において、電子が入射する検出面を構成する。
【００５２】
次に、図８に示すように、第１電極６０および第２電極７０を形成する（ステップＳ１１２）。
【００５３】
第１電極６０は、第２層４０上および第２不純物領域５０上に跨がって形成される。第１電極６０が形成される第２不純物領域５０上の領域は、平面視で（基板１０の厚さ方向から見て）、第１不純物領域３０と第２不純物領域５０とが重なる第２不純物領域５０上の領域である。第１電極６０は、第２不純物領域５０に電気的に接続されている。第２電極７０は、基板１０の下面の全面に形成されている。第１電極６０および第２電極７０は、例えば、スパッタ法により形成される。
【００５４】
以上の工程により、半導体検出器を製造することができる。
【００５５】
このようにして製造された本実施形態に係る半導体検出器では、第２不純物領域５０上の検出面から電子が入射すると、電子とホールの対が生成され、電流が流れる。本実施形態に係る半導体検出器では、この電流を電極６０，７０を介して測定することで、電子を検出することができる。本実施形態に係る半導体検出器では、上述したように、浅い接合を形成することができるため、例えば、１ｋｅＶ程度の低エネルギーの電子であっても高い感度で検出することができる。
【００５６】
なお、上述した実施形態では、基板１０がＮ型のシリコン基板であり、第１不純物領域３０および第２不純物領域５０がＰ型の不純物領域（Ｐ型ドーパント領域）である例について説明したが、基板１０がＰ型のシリコン基板であり、第１不純物領域３０および第２不純物領域５０がＮ型の不純物領域（Ｎ型ドーパント領域）であってもよい。
【００５７】
第１実施形態に係る半導体検出器の製造方法は、例えば、以下の特徴を有する。
【００５８】
第１実施形態に係る半導体検出器の製造方法では、第１層２０を形成する工程と、第１層を介して基板１０にイオンＩを注入してガードリングを構成する第１不純物領域３０を形成する工程と、第１層２０を除去する工程と、基板１０上に第２層４０を形成する工程と、第２層４０に開口部４２を形成して基板１０の領域１２を露出させる工程と、基板１０の領域１２にイオンＩを注入して第２不純物領域５０を形成する工程と、を含む。
【００５９】
そのため、本実施形態では、基板１０にイオンＩを注入して第２不純物領域５０を形成する工程では、第１層２０が除去されているため、浅い接合を形成することができる。さらに、本実施形態では、第２層４０を介してイオン注入が行われないため、第２層４０の膜厚を大きくして、絶縁耐圧を高めることができる。さらに、本実施形態では、第２不純物領域５０が形成される前に第２層４０が形成されるため、第２層４０を形成する際の熱処理によって第２不純物領域５０の不純物プロファイルが崩れることを防ぐことができる。
【００６０】
したがって、本実施形態によれば、高い絶縁耐圧を有し、かつ、低エネルギーの電子に対して高い感度を有する半導体検出器を製造することができる。
【００６１】
第１実施形態に係る半導体検出器の製造方法では、第２不純物領域５０を形成する工程において基板１０の領域１２が露出した状態でイオンＩを注入することができるため、浅い接合を形成することができる。したがって、本実施形態によれば、低エネルギーの電子に対して高い感度を有する半導体検出器を製造することができる。
【００６２】
第１実施形態に係る半導体検出器の製造方法では、第２層４０の膜厚は、第１層２０の膜厚よりも大きい。そのため、本実施形態によれば、第１層２０を介して基板１０にイオンＩを注入することによりガードリングとしての第１不純物領域３０を適切な不純物プロファイルで形成することができるとともに、第２層４０の膜厚を大きくすることにより絶縁耐圧を高めることができる。
【００６３】
第１実施形態に係る半導体検出器の製造方法では、第２層４０上および第２不純物領域５０上に跨がる第１電極６０を形成する工程を含むため、高い絶縁耐圧を有する半導体検出器を製造することができる。
【００６４】
２．  第２実施形態
次に、第２実施形態に係る半導体検出器の製造方法について、図面を参照しながら説明する。図９は、第２実施形態に係る半導体検出器の製造方法の一例を示すフローチャートである。図１０〜図１４は、第２実施形態に係る半導体検出器の製造工程を模式的に示す断面図である。
【００６５】
以下、第２実施形態に係る半導体検出器において、上述した第１実施形態に係る半導体検出器の構成部材と同様の機能を有する部材については同一の符号を付し、その説明を省略する。
【００６６】
図９に示す第２実施形態に係る半導体検出器の製造方法において、基板１０上に第１層２０を形成する工程（ステップＳ２００）、第１層２０を介して基板１０にイオンＩを注入して第１不純物領域３０を形成する工程（ステップＳ２０２）、第１層２０を除去する工程（ステップＳ２０４）、基板１０上に第２層４０を形成する工程（ステップＳ２０６）、第２層４０に開口部４２を形成して基板１０の領域１２を露出させる工程（ステップＳ２０８）は、それぞれ図１に示すステップＳ１００、ステップＳ１０２、ステップＳ１０４、ステップＳ１０６、ステップＳ１０８と同じでありその説明を省略する。
【００６７】
図１０に示すように、第２層４０に開口部４２を形成して基板１０の領域１２を露出させた後（ステップＳ２０８の後）、図１１に示すように、露出した基板１０の領域１２に第３層８０を形成する（ステップＳ２１０）。
【００６８】
第３層８０は、例えば、ＣＶＤにより形成された酸化膜（酸化シリコン膜）である。なお、第３層８０は、ＣＶＤにより形成された酸化膜に限定されず、熱酸化膜（酸化シリコン膜）であってもよい。また、第３層８０の材質は特に限定されず、例えば窒化シリコン膜などであってもよい。
【００６９】
第３層８０は、基板１０の領域１２および第２層４０上に形成される。第３層８０は、後述するステップＳ２１２でのイオン注入において、浅い接合が形成されるような膜厚に形成される。
【００７０】
次に、図１２および図１３に示すように、第３層８０を介して基板１０の領域１２にイオンＩを注入して第２不純物領域５０を形成する（ステップＳ２１２）。
【００７１】
第２不純物領域５０は、第３層８０上に形成されたレジストＲ３０および第３層８０をマスクとして基板１０の領域１２にボロン等の不純物をイオン注入し、イオン注入の後、アニール処理を行うことで形成される。第２不純物領域５０を形成する際のイオン注入は、図１２に示すように、第３層８０を介して行われる。これにより、浅い接合（ＰＮ接合）を形成することができる。レジストＲ３０は、イオン注入の後、除去される。
【００７２】
次に、図１４に示すように、第１電極６０および第２電極７０を形成する（ステップＳ２１４）。
【００７３】
第１電極６０は、第３層８０上および第２不純物領域５０上に跨がって形成される。例えば、第２不純物領域５０上の第３層８０の一部をエッチングにより除去し、第３層８０が除去された第２不純物領域５０上の領域および第３層８０上に跨がるように第１電極６０を形成する。第２電極７０は、基板１０の下面の全面に形成されている。第１電極６０および第２電極７０は、例えば、スパッタ法により形成される。
【００７４】
以上の工程により、半導体検出器を製造することができる。
【００７５】
第２実施形態に係る半導体検出器の製造方法では、第２不純物領域５０を形成する工程の前に、露出した基板１０の領域１２に第３層８０を形成する工程を含み、第２不純物領域５０を形成する工程では、第３層８０を介して基板１０の領域１２にイオンＩを注入する。このように本実施形態では、第３層８０を介して基板１０の領域１２にイオンＩを注入するため、例えば露出した領域１２にイオンＩを注入する場合と比べて、より浅い接合を形成することができる。したがって、本実施形態によれば、低エネルギーの電子に対して高い感度を有する半導体検出器を製造することができる。
【００７６】
３．  第３実施形態
次に、第３実施形態に係る半導体検出器の製造方法について、図面を参照しながら説明する。図１５は、第３実施形態に係る半導体検出器の製造方法の一例を示すフローチャートである。図１６および図１７は、第３実施形態に係る半導体検出器の製造工程を模式的に示す断面図である。
【００７７】
以下、第３実施形態に係る半導体検出器において、上述した第１および第２実施形態に係る半導体検出器の構成部材と同様の機能を有する部材については同一の符号を付し、その説明を省略する。
【００７８】
図１５に示す第３実施形態に係る半導体検出器の製造方法において、基板１０上に第１層２０を形成する工程（ステップＳ３００）、第１層２０を介して基板１０にイオンＩを注入して第１不純物領域３０を形成する工程（ステップＳ３０２）、第１層２０を除去する工程（ステップＳ３０４）、基板１０上に第２層４０を形成する工程（ステップＳ３０６）、第２層４０に開口部４２を形成して基板１０の領域１２を露出させる工程（ステップＳ３０８）は、それぞれ図１に示すステップＳ１００、ステップＳ１０２、ステップＳ１０４、ステップＳ１０６、ステップＳ１０８と同じでありその説明を省略する。
【００７９】
また、図１５に示す第３層８０を形成する工程（ステップＳ３１０）、第３層８０を介して基板１０にイオンＩを注入して第２不純物領域５０を形成する工程（ステップＳ３１２）は、それぞれ図９に示すステップＳ２１０、ステップＳ２１２と同じであり、その説明を省略する。
【００８０】
図１２および図１３に示すように、第３層８０を介して基板１０にイオンＩを注入して第２不純物領域５０を形成した後（ステップＳ３１２の後）、図１６に示すように、基板１０の領域１２上の第３層８０（すなわち第２不純物領域５０上の第３層８０）を除去する（ステップＳ３１４）。
【００８１】
第３層８０の除去は、例えば、ドライエッチング、ウエットエッチング等のエッチングにより行われる。なお、第２層４０上の第３層８０は、除去されなくてもよい。
【００８２】
次に、図１７に示すように、第１電極６０および第２電極７０を形成する（ステップＳ３１６）。
【００８３】
第１電極６０は、第３層８０上および第２不純物領域５０上に跨がって形成される。第２電極７０は、基板１０の下面の全面に形成されている。第１電極６０および第２電極７０は、例えば、スパッタ法により形成される。
【００８４】
以上の工程により、半導体検出器を製造することができる。
【００８５】
第３実施形態に係る半導体検出器の製造方法では、第２不純物領域５０を形成する工程の後に、第３層８０を除去する工程を含む。そのため、本実施形態によれば、第２不純物領域５０上に不感層となる第３層８０が形成されないため、低エネルギーの電子に対して高い感度を有する半導体検出器を製造することができる。
【００８６】
また、第３実施形態に係る半導体検出器の製造方法では、上述した第２実施形態に係る半導体検出器の製造方法と同様に、第３層８０を介して基板１０の領域１２にイオンＩを注入するため、より浅い接合を形成することができる。したがって、本実施形態によれば、低エネルギーの電子に対して高い感度を有する半導体検出器を製造することができる。
【００８７】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【００８８】
１…シリコン基板、２…熱酸化膜、４…ガードリング、５…不純物領域、６…酸化膜、７…電極、８…電極、１０…基板、１２…領域、２０…第１層、３０…第１不純物領域、４０…第２層、４２…開口部、５０…第２不純物領域、６０…第１電極、７０…第２電極、８０…第３層
【図１】
2017091874.tif 000003
【図２】
2017091874.tif 000004
【図３】
2017091874.tif 000005
【図４】
2017091874.tif 000006
【図５】
2017091874.tif 000007
【図６】
2017091874.tif 000008
【図７】
2017091874.tif 000009
【図８】
2017091874.tif 000010
【図９】
2017091874.tif 000011
【図１０】
2017091874.tif 000012
【図１１】
2017091874.tif 000013
【図１２】
2017091874.tif 000014
【図１３】
2017091874.tif 000015
【図１４】
2017091874.tif 000016
【図１５】
2017091874.tif 000017
【図１６】
2017091874.tif 000018
【図１７】
2017091874.tif 000019
【図１８】
2017091874.tif 000020
【図１９】
2017091874.tif 000021
【図２０】
2017091874.tif 000022
【図２１】
2017091874.tif 000023
【図２２】
2017091874.tif 000024
【図２３】
2017091874.tif 000025