(57)【要約】【課題】固定された電源配線の制約を受けずに自動配線ツールを用いて配置配線の策定が可能な半導体装置を提供する。【解決手段】半導体装置は、マクロセル配置エリア１１に配置される通常セル１０３と、通常セル１０３に隣接して配置され、電源線１０４から電力の供給を受ける電源供給セルと１０２、マクロセル配置エリア１１の外部に設けられる遅延調整用セル配置エリア１３に設けられ、電源供給セル１０２から電力の供給を受けて通常セル１０３から入力した信号を出力する電源端子付きセル１０１と、電源端子付きセル１０１から信号を入力する機能ブロック１２と、を備える。【選択図】図２
2017143238.tif 000002
【特許請求の範囲】
【請求項１】
マクロセル配置エリアに配置される通常セルと、
前記通常セルに隣接して配置され、電源線から電力の供給を受ける電源供給セルと、
前記マクロセル配置エリアの外部に設けられる遅延調整用セルの配置エリアに設けられ、前記電源供給セルから電力の供給を受けて前記通常セルから入力した信号を出力する電源端子付きセルと、
前記電源端子付きセルから信号を入力する機能ブロックと、
を備える半導体装置。
【請求項２】
前記電源端子付きセルは、
前記信号を遅延させる遅延調整用セルである請求項１に記載の半導体装置。
【請求項３】
前記電源端子付きセルは、
通常の電圧より高い電圧によって動作する高電圧用電源端子付きセルであり、
前記電源供給セルは、
前記高電圧用電源端子付きセルを動作させる、通常の電圧より高い電圧を供給する高電圧用電源供給セルである請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記電源供給セルは、
複数の電圧をそれぞれ供給する請求項１又は請求項２に記載の半導体装置。
【請求項５】
電源を供給可能なＦＥＥＤセルをさらに備える請求項４に記載の半導体装置。
【請求項６】
前記電源端子付きセルへ供給する電圧の供給電圧値を変更するレギュレータ部を、さらに備えることを特徴とする請求項３に記載の半導体装置。
【請求項７】
前記電源供給セルは、前記レギュレータ部が内部に構成されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記レギュレータ部が前記供給電圧値を変更するか否かを、外部から切り替え可能に構成された切り替え部を、さらに備えることを特徴とする請求項６又は７に記載の半導体装置。
【請求項９】
前記切り替え部を、前記供給電圧値が所定のしきい値未満の場合には、前記レギュレータ部が前記供給電圧値を変更しないように切り替え、前記供給電圧値が所定のしきい値以上の場合には、前記レギュレータ部が前記供給電圧値を変更するように切り替えるスイッチセルを、さらに備えることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記レギュレータ部は、電圧降下レベルの異なる複数の降圧回路から構成され、前記供給電圧値に基づいて、前記複数の降圧回路を切り替えて用いることを特徴とする請求項６乃至９のいずれか一項に記載の半導体装置。
【請求項１１】
通常セルをマクロセル配置エリアに配置する工程と、
電源線から電力の供給を受ける電源供給セルを前記通常セルに隣接して配置する工程と、
前記電源供給セルから電力の供給を受けて前記通常セルから入力した信号を出力する電源端子付きセルを、前記マクロセル配置エリアの外部に設けられる遅延調整用セルの配置エリアに配置する工程と、
前記電源端子付きセルから信号を入力する機能ブロックを配置する工程と、
前記電源供給セル及び前記電源端子付きセル以外の電源に関する配線を配線する第１電源配線工程と、
前記第１電源配線工程の後に、前記電源供給セル及び前記電源端子付きセルの電源に関する配線を信号に関する配線として、他の信号に関する配線と共に、前記電源供給セル及び前記電源端子付きセル以外の電源に関する配線と短絡しないように配線する第２電源配線工程と、
を含む半導体装置の接続方法。
【請求項１２】
配線による電圧降下があると判定した場合、前記電源供給セルに代えて高電圧用電源供給セルを、前記電源端子付きセルに代えて高電圧用電源端子付きセルを、それぞれ配置する請求項１１に記載の半導体装置の接続方法。
【請求項１３】
配線による電圧降下があるか不明瞭と判定した場合、前記電源供給セルに代えて複数の電圧をそれぞれ供給する電源供給セルを、前記電源端子付きセルに代えて高電圧用電源端子付きセルを、それぞれ配置する請求項１１に記載の半導体装置の接続方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の接続方法に関する。
【背景技術】
【０００２】
従来、半導体装置の配置及び配線は自動配線ツールを用いて策定されている。この際、遅延調整の目的等により、配線間にバッファなどのマクロセルを配置することがある。このマクロセルを動作させるためには電源をこのマクロセルに供給する必要がある。
【０００３】
この点に関し、複数の電源端子を備える電源供給用のセルが提案されている（例えば、特許文献１）。
【０００４】
しかし、従来の電源供給用のセルにおいては、周辺の電源配線との接続が必要であることから、直近に電源配線が存在しないレイアウト、特に多層配線でないレイアウトの場合には、配線の制約が生じる。
【０００５】
また、この電源供給用セルは、自動配線ツールによる配置配線の策定においては電源端子として取り扱われるため、意図しない電源配線が策定される可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、このような課題を解決するためになされたものであり、固定された電源配線の制約を受けずに自動配線ツールを用いて配置配線の策定が可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するための本発明は、マクロセル配置エリアに配置される通常セルと、  前記通常セルに隣接して配置され、電源線から電力の供給を受ける電源供給セルと、前記マクロセル配置エリアの外部に設けられる遅延調整用セルの配置エリアに設けられ、前記電源供給セルから電力の供給を受けて前記通常セルから入力した信号を出力する電源端子付きセルと、前記電源端子付きセルから信号を入力する機能ブロックと、を備える半導体装置を提供する。
【発明の効果】
【０００８】
本発明によれば、固定された電源配線の制約を受けずに自動配線ツールを用いて配置配線の策定が可能な半導体装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】半導体装置の一部を示す図である。
【図２】図１における電源端子付きセル付近の拡大図である。
【図３】レイアウト生成装置の構成を示す図である。
【図４】レイアウト生成装置の制御部によるレイアウト生成動作を示すフローチャートである。
【図５】高電圧用電源端子付きセルを示す図である。
【図６】高電圧用電源供給セルを示す図である。
【図７】電圧降下を考慮した電源配線の接続例を示す図である。
【図８】第２の実施形態の半導体装置の一部を示す図である。
【図９】図８における高電圧用電源端子付きセル付近のエリアＡの拡大図である。
【図１０】レイアウト生成装置の制御部によるレイアウト生成動作を示すフローチャートである。
【図１１】２以上の電圧の電源に対応できる２電源用電源供給セル又は３電源用電源供給セルを示す図である。
【図１２】ＦＥＥＤセル及び電源供給機能を備えたＦＥＥＤセルを示す図である。
【図１３】第３の実施形態を適用した場合の図８における高電圧用電源端子付きセル付近のエリアＡの拡大図である。
【図１４】レイアウト生成装置の制御部によるレイアウト生成動作を示すフローチャートである。
【図１５】レイアウト生成装置の制御部によるレイアウト生成動作を示すフローチャートの続きである。
【図１６】第４の実施形態のレギュレータ機能を組み合わせることにより、電源配線の一部を削減する構造について説明する図である。
【図１７】レギュレータ機能を備える電源ＩＯセルの構成例を説明する図である。
【図１８】外部から供給電圧値を切り替えることが可能なレギュレータ機能を備える電源ＩＯセルの構成例について説明する図である。
【図１９】モニター機能を有する高電圧用電源端子付きセルの一例を示す図である。
【図２０】レギュレータ機能と、モニター機能を有する高電圧用電源端子付きセルとを備える半導体装置の一部の構成例を示す図である。
【図２１】モニター機能を有する高電圧用電源端子付きセルを備える半導体装置の一部の構成例を示す図である。
【図２２】図２０の半導体装置へレギュレータ機能の要否を切り替えるスイッチセルを追加した構成例を示す図である。
【図２３】降圧回路を複数種類備えた電圧切り替え可能な電源ＩＯセルについて説明する図である。
【図２４】レイアウト生成装置の制御部によるレイアウト生成動作において、電圧降下が明瞭でない場合に、レギュレータ機能を有する電源ＩＯセルを用いる動作例を示すフローチャートである。
【発明を実施するための形態】
【００１０】
以下、本発明の一実施形態に係る半導体装置について図面を参照しながら説明する。
【００１１】
（第１の実施形態）
図１は、本実施形態の半導体装置の一部を示す図である。図２は、図１における電源端子付きセル１０１付近の拡大図である。
【００１２】
図１及び図２に示すように、半造体装置は、通常セル１０３と、電源供給セル１０２と、電源端子付きセル１０１と、機能ブロック１２と、を備える。通常セル１０３は、従来のマクロセルであり、入力端子１０３Ａと、出力端子１０３Ｚと、電源入力部ＶＣＣと、グランド部ＧＮＤと、を備える。通常セル１０３はマクロセル配置エリア１１に配置される。
【００１３】
電源供給セル１０２は、マクロセル配置エリアに配置される。電源供給セル１０２は、電源線１０４に接続する電源入力部ＶＣＣと、入力された電力を出力する電源端子Ｖ１ｄと、グランド線１０５に接続するグランド部ＧＮＤと、グランド部ＧＮＤに接続するグランド端子Ｇ１ｄと、を備える。
【００１４】
電源供給セル１０２の電源部ＶＣＣは通常セル１０３の電源部ＶＣＣに接続し、電源供給セル１０２のグランド部ＧＮＤは通常セル１０３のグランド部ＧＮＤに接続する。
【００１５】
電源端子付きセル１０１は、遅延調整用セル配置エリア１３に配置される。遅延調整用セル配置エリア１３はマクロセル配置エリア１１の外部に設けられる。
【００１６】
電源端子付きセル１０１は、電力が供給される電力入力端子Ｖ１と、グランドに接続するグランド接続端子Ｇ１と、信号が入力される信号入力端子Ａと、信号が出力される信号出力端子Ｚと、を備える。電力入力端子Ｖ１は電源供給セル１０２の電源端子Ｖ１ｄに接続し、電源端子付きセル１０１のグランド接続端子Ｇ１は電源供給セル１０２のグランド端子Ｇ１ｄに接続する。電源端子付きセル１０１の信号入力端子Ａは、通常セル１０３の出力端子１０３Ｚに接続し、電源端子付きセル１０１の信号出力端子Ｚは機能ブロック１２に接続する。
【００１７】
電力入力端子Ｖ１は、電源端子付きセル１０１の信号中継動作の動作電力を供給する。電源端子付きセル１０１は、信号入力端子Ａから入力された信号を信号出力端子Ｚから出力する。電源端子付きセル１０１は、バッファ或いはディレイなどの信号遅延機能を有する。
【００１８】
次に、本実施形態の半導体装置の動作について説明する。
【００１９】
通常セル１０３の出力端子１０３Ｚから出力された信号は、電源端子付きセル１０１の信号入力端子Ａに入力し、遅延された後に、信号出力端子Ｚから機能ブロック１２に出力される。電源端子付きセル１０１のこの動作に要する電力は電力入力端子Ｖ１から供給される。
【００２０】
ここで、従来の技術においては、信号を遅延させるセルに電源を供するためにこのセルの近傍に電源線１０４と、グランド線１０５と、を伸ばす必要があった。従って、配線効率が悪化していた。
【００２１】
本実施形態の半導体装置においては、電源供給セル１０２をマクロセル配置エリア１１の内部に配置して電源線１０４及びグランド線１０５に接続し、この電源供給セル１０２から電源端子付きセル１０１に電力を供給する。そして、電源端子付きセル１０１はこの供給された電力によって、信号を遅延させた後に機能ブロック１２に出力する。
【００２２】
従って、電源線１０４と、グランド線１０５と、を伸ばす必要がなくなり、配線効率がよくなる。
【００２３】
ここで、電源供給セル１０２と、電源端子付きセル１０１と、の自動配線ツールであるレイアウト生成装置における取り扱いについて説明する。
【００２４】
図３は、レイアウト生成装置の構成を示す図である。図３に示すように、レイアウト生成装置は、ＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）などの演算装置を含む制御部３０１と、メモリなどの記憶装置を含む記憶部３０２と、キーボード、マウス、ディスプレイなどの入出力装置を含む入出力部３０３と、を備える。
【００２５】
記憶部３０２は、セルの種類ごとにセルの属性を格納するセルライブラリ３０２Ａと、セルの配置配線を指示するネットリストを格納するネットリスト記憶部３０２Ｂと、セルの配置及び配線の制約に関する情報を格納する配置・配線制御情報記憶部３０２Ｃと、を記憶する。
【００２６】
図４は、レイアウト生成装置の制御部３０１によるレイアウト生成動作を示すフローチャートである。図４に示すように、ステップ４０１において、制御部３０１はネットリスト記憶部３０２Ｂからネットリストを読み込む。
【００２７】
ステップ４０２において、制御部３０１は配置・配線制御情報記憶部３０２Ｃを参照しながら通常セル１０３及び機能ブロック１２を配置する。
【００２８】
ステップ４０３において、制御部３０１は通常セル１０３に隣接した位置に電源供給セル１０２を配置する。
【００２９】
ステップ４０４において、制御部３０１は電源供給セル１０２に隣接して設けられる遅延調整用セル配置エリア１３に電源端子付きセル１０１を配置する。
【００３０】
ステップ４０５において、制御部３０１は、セルライブラリ３０２Ａを参照しながらネットリストに従って、電源端子付きセル１０１及び電源供給セル１０２以外の電源線を配置する。
【００３１】
ステップ４０６において、制御部３０１は電源端子付きセル１０１及び電源供給セル１０２の電源線を信号線として、他の信号線と共に配線する。
【００３２】
ここで、本実施形態においては、電源供給セル１０２の電源端子Ｖ１ｄ及びグランド端子Ｇ１ｄ、電源端子付きセル１０１の電力入力端子Ｖ１及びグランド接続端子Ｇ１に固有の識別子である名称を付け、電源関係の端子を信号関係の端子として取り扱って配線する。
【００３３】
この場合の信号線の配線におけるネットリストは、例えば以下のようになる。
BUF   buff_1(.A (net_a1), .Z (net_b1));
BUF   buff_2(.A (net_a2), .Z (net_b2));
BUF   buff_3(.A (net_a3), .Z (net_b3));
BUF   buff_4(.A (net_a4), .Z (net_b4));
BUF_V  buff_4(.A (net_b4), .Z (net_c4), .G1 (net_g1), .V1 (net_v1));
BUF_S  buff_s1(.G1d (net_g1), .V1d (net_v1));
BLOCK  block_1(.IN (net_b1), .X (net_x1));
BLOCK  block_2(.IN (net_b2), .X (net_x2));
BLOCK  block_3(.IN (net_b3), .X (net_x3));
BLOCK  block_4(.IN (net_c4), .X (net_x4));
【００３４】
ここで、各行は次のように記載されている。
セル名  インスタンス名（．端子名（ネット名），．端子名（ネット名），・・・）
【００３５】
また、各識別子は以下の様に用いられている。
BUF    ：通常セル１０３
BUF_V ：遅延調整用バッファ（＝電源端子付きセル１０１）
BUF_Ｓ ：電源供給セル１０２
BLOCK：機能ブロック１２
【００３６】
上述の例においては、同じネット名同士が接続されるように配線されることを意味する。従って、Ｇ１とＧ１ｄとが接続され、Ｖ１とＶ１ｄとが接続される。
【００３７】
このようにネットリストを記載すれば、レイアウト生成装置は先に電源線を配線し、この電源線と短絡しないように信号線を配置するように構成されているため、電源供給セル１０２及び電源端子付きセル１０１を他の電源線と短絡させずに効率よく配線することが可能となる。
【００３８】
以上述べたように、本実施形態の半導体装置は、マクロセル配置エリア１１に配置される通常セル１０３と、通常セル１０３に隣接して配置され、電源線１０４から電力の供給を受ける電源供給セル１０２と、マクロセル配置エリア１１の外部に設けられる遅延調整用セル配置エリア１３に設けられ、電源供給セル１０２から電力の供給を受けて通常セル１０３から入力した信号を出力する電源端子付きセル１０１と、電源端子付きセル１０１から信号を入力する機能ブロック１２と、を備える。
【００３９】
従って、固定された電源配線である電源線１０４及びグランド線ＧＮＤの制約を受けずに自動配線ツールを用いて配置配線の策定が可能な半導体装置を提供することができる。
【００４０】
（第２の実施形態）
第１の実施形態においても、配線長によっては電圧降下に起因する電源端子付きセル１０１の動作不良が懸念される場合がある。本実施形態においては、電源端子付きセル１０１に予め高電圧を供給することにより配線長による電圧降下に起因する電源端子付きセル１０１の動作不良を回避できる。
【００４１】
図５は、高電圧用電源端子付きセル２０１を示す図である。図５には、比較のため第１の実施形態の電源端子付きセル１０１も記載してある。図５に示すように、高電圧用電源端子付きセル２０１は、電源端子付きセル１０１と同様の構成及び機能を有し、電源端子名が高電圧電源端子Ｖｈ１である。高電圧用電源端子付きセル２０１は、電源端子付きセル１０１と区別するため、電源端子名が高電圧電源端子Ｖｈ１に変更されている。
【００４２】
図６は、高電圧用電源供給セル２０２を示す図である。図６には、比較のため第１の実施形態の電源供給セル１０２も示してある。図６に示すように、高電圧用電源供給セル２０２は、グランド部ＧＮＤに接続するグランド端子Ｇ１ｄと、高電圧の電源と接続する電源入力端子Ｖｈ１ｄ-ｉｎと、電源入力端子Ｖｈ１ｄ-ｉｎに高電圧用電源供給セル２０２の内部において短絡する電源出力端子Ｖｈ１ｄ-ｏｕｔと、を備える。
【００４３】
高電圧用電源供給セル２０２の内部の電源入力端子Ｖｈ１ｄ-ｉｎと電源出力端子Ｖｈ１ｄ-ｏｕｔの接続、及びグランド部ＧＮＤとグランド端子Ｇ１ｄとの接続は、自動配置配線ツール上においては認識させない設定にしておけば、通常の電源配線との短絡を認識されることはない。
【００４４】
図７は、電圧降下を考慮した電源配線の接続例を示す図である。図７に示すように、高電圧用電源供給セル２０２は、マクロセル配置エリアに配置される。高電圧用電源供給セル２０２は、電源入力部ＶＣＣが通常電圧の電源ＩＯセル２１１Ａに接続する電源線１０４に接続し、電源入力端子Ｖｈ１ｄ-ｉｎが高電圧の電源ＩＯセル２１１Ｂに接続する高電圧電源線２０４に接続する。電源出力端子Ｖｈ１ｄ-ｏｕｔは高電圧用電源端子付きセル２０１の高電圧電源端子Ｖｈ１に接続する。
【００４５】
高電圧の電源ＩＯセル２１１Ｂは、通常電圧の電源ＩＯセル２１１Ａが供給する電圧より高い電圧を供給する。従って、通常電圧より高い電圧が高電圧用電源供給セル２０２に供給されるため、配線長による電圧降下に伴う動作不良を回避できる。
【００４６】
高電圧用電源供給セル２０２のグランド部ＧＮＤはグランド線１０５と通常セル１０３のグランド部ＧＮＤに接続する。高電圧用電源供給セル２０２の電源部ＶＣＣは通常セル１０３の電源部ＶＣＣに接続する。
【００４７】
ここで、上述の実施形態においては通常電圧の電源ＩＯセル２１１Ａの他に高電圧の電源ＩＯセル２１１Ｂを設けたが、この構成の他に高電圧用電源供給セル２０２の内部にチャージポンプなどの機能を付加することにより、通常電圧の電源ＩＯセル２１１Ａから供給された電圧を高電圧用電源供給セル２０２の内部において高電圧に変換し、この返還された電圧を高電圧用電源供給セル２０２に供給することも可能である。
【００４８】
図８は、本実施形態の半導体装置の一部を示す図である。図９は、図８における高電圧用電源端子付きセル２０１付近のエリアＡの拡大図である。
【００４９】
図８に示すように、高電圧用電源端子付きセル２０１は、遅延調整用セル配置エリア１３に配置される。遅延調整用セル配置エリア１３はマクロセル配置エリア１１の外部に設けられる。
【００５０】
図９に示すように、高電圧用電源端子付きセル２０１の高電圧電源端子Ｖｈ１は高電圧用電源供給セル２０２の電源出力端子Ｖｈ１ｄ-ｏｕｔに接続し、グランド接続端子Ｇ１は高電圧用電源供給セル２０２のグランド端子Ｇ１ｄに接続する。高電圧用電源端子付きセル２０１の信号入力端子Ａは、通常セル１０３の出力端子１０３Ｚに接続し、高電圧用電源端子付きセル２０１の信号出力端子Ｚは機能ブロック１２に接続する。
【００５１】
高電圧電源端子Ｖｈ１は、高電圧用電源端子付きセル２０１の信号中継動作の動作電力を供給する。高電圧用電源端子付きセル２０１は、信号入力端子Ａから入力された信号を信号出力端子Ｚから出力する。高電圧用電源端子付きセル２０１は、バッファ或いはディレイなどの信号遅延機能を有する。
【００５２】
本実施形態の半導体装置の動作は、第１の実施形態の半導体装置の動作と同様である。また、レイアウト生成装置の構成は第１の実施形態のレイアウト生成装置の構成と同様である。
【００５３】
図１０は、レイアウト生成装置の制御部３０１によるレイアウト生成動作を示すフローチャートである。図１０に示すように、ステップ１００１において、制御部３０１はネットリスト記憶部３０２Ｂからネットリストを読み込む。
【００５４】
ステップ１００２において、制御部３０１は配置・配線制御情報記憶部３０２Ｃを参照しながら通常セル１０３及び機能ブロック１２を配置する。
【００５５】
ステップ１００３において、制御部３０１は配線長による電圧降下があるかを判定する。この電圧降下は、厳密には配置配線完了後の電力解析の実施結果に基づいて判定されるべきものであるが、初期配置の段階においても、電源端子付きセル１０１を配置する箇所と電源供給セル１０２との間の配線距離、製品の使用プロセスの実績などのデータに基づいて、大よその想定をすることが可能である。
【００５６】
制御部３０１は、電圧降下があると判定した場合（ステップ１００３のＹ）、ステップ１００８に進み、電圧降下がないと判定した場合（ステップ１００３のＮ）、ステップ１００４に進む。
【００５７】
ステップ１００４において、制御部３０１は通常セル１０３に隣接した位置に電源供給セル１０２を配置する。
【００５８】
ステップ１００５において、制御部３０１は電源供給セル１０２に隣接して設けられる遅延調整用セル配置エリア１３に電源端子付きセル１０１を配置する。
【００５９】
ステップ１００６において、制御部３０１は、セルライブラリ３０２Ａを参照しながらネットリストに従って、電源端子付きセル１０１及び電源供給セル１０２以外の電源線を配置する。
【００６０】
ステップ１００７において、制御部３０１は電源端子付きセル１０１及び電源供給セル１０２の電源線を信号線として、他の信号線と共に配線する。
【００６１】
ここで、本実施形態においては、電源供給セル１０２の電源端子Ｖ１ｄ及びグランド端子Ｇ１ｄ、電源端子付きセル１０１の電力入力端子Ｖ１及びグランド接続端子Ｇ１に固有の識別子である名称を付け、電源関係の端子を信号関係の端子として取り扱って配線する。
【００６２】
ステップ１００８において、制御部３０１は通常セル１０３に隣接した位置に高電圧用電源供給セル２０２を配置する。
【００６３】
ステップ１００９において、制御部３０１は高電圧用電源供給セル２０２に隣接して設けられる遅延調整用セル配置エリア１３に高電圧用電源端子付きセル２０１を配置する。
【００６４】
ステップ１０１０において、制御部３０１は、セルライブラリ３０２Ａを参照しながらネットリストに従って、高電圧用電源端子付きセル２０１及び高電圧用電源供給セル２０２以外の電源線を配置する。
【００６５】
ステップ１０１１において、制御部３０１は、高電圧用電源供給セル２０２に対応した電源線を配線し、高電圧の電源ＩＯセル２１１Ｂと接続する。
【００６６】
ステップ１０１２において、制御部３０１は、高電圧用電源端子付きセル２０１及び高電圧用電源供給セル２０２の電源線を信号線として他の信号線と共に配線する。
【００６７】
ここで、本実施形態においては、電源供給セル１０２の電源端子Ｖ１ｄ及びグランド端子Ｇ１ｄ、電源端子付きセル１０１の電力入力端子Ｖ１、高電圧用電源供給セル２０２の電源入力端子Ｖｈ１ｄ-ｉｎ、電源出力端子Ｖｈ１ｄ-ｏｕｔ、グランド端子Ｇ１ｄ、高電圧用電源端子付きセル２０１の高電圧電源端子Ｖｈ１及びグランド接続端子Ｇ１に固有の識別子である名称を付け、電源関係の端子を信号関係の端子として取り扱って配線する。
【００６８】
この場合の信号線の配線におけるネットリストは、例えば以下のようになる。
BUF    buff_1(.A (net_a1), .Z (net_b1));
BUF    buff_2(.A (net_a2), .Z (net_b2));
BUF    buff_3(.A (net_a3), .Z (net_b3));
BUF    buff_4(.A (net_a4), .Z (net_b4));
BUF_V  buff_4t(.A (net_b4), .Z (net_c4), .G1 (net_g1), .Vh1 (net_v1));
BUF_S  buff_s1(.G1d (net_g1), .Vh1d_in (VCCh), .Vh1d_out (net_v1));
BLOCK  block_1(.IN (net_b1), .X (net_x1));
BLOCK  block_2(.IN (net_b2), .X (net_x2));
BLOCK  block_3(.IN (net_b3), .X (net_x3));
BLOCK  block_4(.IN (net_c4), .X (net_x4));
【００６９】
ここで、各行は次のように記載されている。
セル名  インスタンス名（．端子名（ネット名），．端子名（ネット名），・・・）
【００７０】
また、各識別子は以下の様に用いられている。
BUF    ：通常セル
BUF_N ：遅延調整用バッファ（＝通常セル）
BUF_V ：遅延調整用バッファ（＝高電圧用電源端子付きマクロセル）
BUF_Ｓ：高電圧用電源供給セル
BLOCK：機能ブロック
【００７１】
上述の例においては、同じネット名同士が接続されるように配線されることを意味する。従って、Ｇ１とＧ１ｄとが接続され、Ｖ１とＶ１ｄとが接続される。
【００７２】
以上述べたように、本実施形態の半導体装置は、配線長によって電圧降下が見込まれる場合、第１の実施形態の電源供給セル１０２の代わりに通常の電圧より高い高電圧を供給する高電圧用電源供給セル２０２を備え、第１の実施形態の電源端子付きセル１０１の代わりに高電圧用電源端子付きセル２０１を備える。
【００７３】
従って、配線長による電圧降下に起因する電源端子付きセル１０１の動作不良を回避できるという効果がある。
【００７４】
（第３の実施形態）
第２の実施形態においては、図１０のステップ１００３において、制御部３０１は電圧降下があるか無いかだけ判定していた。しかし、電圧降下のレベルが明瞭でない場合もありうる。
【００７５】
本実施形態においては、電圧降下のレベルが不明瞭である場合には、２以上の電圧の電源に対応できる２電源用電源供給セル２０２Ｃ又は３電源用電源供給セル２０２Ｄをまず配置しておき、配線配置完了後の電力解析の実施結果をもって、ＥＣＯ（Engineering Change Order）等によって配線の接続変更を行う。
【００７６】
ここで、ＥＣＯとは、半導体の設計開発において、設計の最終段階で発見されたエラーをネットリストの変更やレイアウト（セル配置など）の改善によって一部を修正するシステムをいう。修正の例として、論理回路の一部修正やバッファセル等の追加又は削除による遅延値の調整、配線経路の変更などが挙げられる。
【００７７】
図１１は、２以上の電圧の電源に対応できる２電源用電源供給セル２０２Ｃ又は３電源用電源供給セル２０２Ｄを示す図である。図１１に示すように、２電源用電源供給セル２０２Ｃは、電源入力部ＶＣＣと接続する電源端子Ｖ１ｄと、高電圧の電源と接続する電源入力端子Ｖｈ１ｄ-ｉｎと、電源入力端子Ｖｈ１ｄ-ｉｎに２電源用電源供給セル２０２Ｃの内部において短絡する電源出力端子Ｖｈ１ｄ-ｏｕｔと、グランド部ＧＮＤに接続するグランド端子Ｇ１ｄと、を備える。
【００７８】
この２電源用電源供給セル２０２Ｃを用いれば、配置配線完了後にセルの追加・変更を行うことなく高電圧用電源端子付きセル２０１に供給する電源電圧を変更できる。高電圧用電源端子付きセル２０１は通常の電圧が供給されるときは通常の電圧に対応した動作を、高電圧が供給されるときは高電圧に対応した動作を行う。
【００７９】
図１１に示すように、３電源用電源供給セル２０２Ｄは、２電源用電源供給セル２０２Ｃの構成に加え、通常の電圧とも高電圧とも異なる中電圧の電源と接続する中電圧電源入力端子Ｖｈ２ｄ-ｉｎと、中電圧電源入力端子Ｖｈ２ｄ-ｉｎに３電源用電源供給セル２０２Ｄの内部において短絡する中電圧電源出力端子Ｖｈ２ｄ-ｏｕｔと、を備える。
【００８０】
この３電源用電源供給セル２０２Ｄを用いれば、配置配線完了後にセルの追加・変更を行うことなく高電圧用電源端子付きセル２０１に供給する電源電圧を適切な電圧に変更できる。
【００８１】
また、電源端子付きセル１０１又は高電圧用電源端子付きセル２０１の追加が必要になった場合においても、電源供給セルを追加することなく電源配線を行うことができる利点があり、ＥＣＯを用いて設計を変更する際の利便性が向上する。
【００８２】
さらに、同様にして４以上の電圧の電源に対応できる電源供給セルを構成することも可能である。
【００８３】
図１２は、ＦＥＥＤセル２０６Ａ及び電源供給機能を備えたＦＥＥＤセル２０６Ｂを示す図である。ＦＥＥＤセル２０６Ａ及び電源供給機能を備えたＦＥＥＤセル２０６Ｂは、配置したマクロセル間に生じる間隙に配置され、この間隙によって電気的接続が切断されることを防止するものである。
【００８４】
ＦＥＥＤセル２０６Ａは従来のＦＥＥＤセルと同様のものである。これに対し、電源供給機能を備えたＦＥＥＤセル２０６Ｂは、電源入力部ＶＣＣと接続するＦＥＥＤ電源端子Ｖ１Ｆと、グランド部ＧＮＤに接続するＦＥＥＤグランド端子Ｇ１Ｆと、を備える。
【００８５】
さらに、３電源用電源供給セル２０２Ｄと同様にして３以上の電圧の電源に対応できる複数電源供給機能を備えたＦＥＥＤセルを構成することも可能である。
【００８６】
ＦＥＥＤ電源端子Ｖ１ＦとＦＥＥＤグランド端子Ｇ１Ｆとは、電源供給機能を備えたＦＥＥＤセル２０６Ｂを通常のＦＥＥＤセル２０６Ａとして使用する場合にはそれぞれプルアップ、プルダウンに設定しておくことにより信号配線及び通常の電源配線への影響は生じない。
【００８７】
電源供給機能を備えたＦＥＥＤセル２０６Ｂを用いれば、配置配線完了後のタイミング解析などにおいて、遅延調整目的によりＥＣＯ等における電源端子付きセル１０１又は高電圧用電源端子付きセル２０１の追加が必要となった場合でも、マクロセル配置エリア１１へのセルの追加を行うことなく電源供給機能を備えたＦＥＥＤセル２０６Ｂから電源供給することができる。
【００８８】
図１３は、本実施形態を適用した場合の図８における高電圧用電源端子付きセル２０１付近のエリアＡの拡大図である。
【００８９】
図１３に示すように、高電圧用電源端子付きセル２０１の高電圧電源端子Ｖｈ１は３電源用電源供給セル２０２Ｄの中電圧電源出力端子Ｖｈ２ｄ-ｏｕｔに接続し、グランド接続端子Ｇ１は３電源用電源供給セル２０２Ｄのグランド端子Ｇ１ｄに接続する。高電圧用電源端子付きセル２０１の信号入力端子Ａは、通常セル１０３の出力端子１０３Ｚに接続し、高電圧用電源端子付きセル２０１の信号出力端子Ｚは機能ブロック１２に接続する。
【００９０】
また、電源供給機能を備えたＦＥＥＤセル２０６ＢのＦＥＥＤ電源端子Ｖ１Ｆは、他の電源端子付きセル１０１又は他の高電圧用電源端子付きセル２０１へ電源供給が可能である。ただし、この場合にはネットリストの変更が必要となる。
【００９１】
３電源用電源供給セル２０２Ｄの電源入力部ＶＣＣが通常電圧の電源線１０４に接続し、電源入力端子Ｖｈ１ｄ-ｉｎが高電圧の高電圧電源線２０４Ａに接続し、中電圧電源入力端子Ｖｈ２ｄ-ｉｎが中電圧の中電圧電源線２０４Ｂに接続する。グランド端子Ｇ１ｄはグランド部ＧＮＤを介してグランド線１０５と接続する。
【００９２】
図１４は、レイアウト生成装置の制御部３０１によるレイアウト生成動作を示すフローチャートである。図１４は、ステップ１４０３以外は図１０のフローチャートと同じであるため、同じステップ番号を付す。
【００９３】
図１４に示すように、ステップ１００１において、制御部３０１はネットリスト記憶部３０２Ｂからネットリストを読み込む。
【００９４】
ステップ１００２において、制御部３０１は配置・配線制御情報記憶部３０２Ｃを参照しながら通常セル１０３及び機能ブロック１２を配置する。
【００９５】
ステップ１４０３において、制御部３０１は配線長による電圧降下があるかを判定する。  制御部３０１は、電圧降下があると判定した場合（ステップ１４０３のＹ）、ステップ１００８に進み、電圧降下がないと判定した場合（ステップ１４０３のＮ）、ステップ１４０４に進み、電圧降下があるか不明瞭であると判定した場合（ステップ１４０３の不明瞭）、図１５のステップ１５０１に進む。
【００９６】
ステップ１００４において、制御部３０１は通常セル１０３に隣接した位置に電源供給セル１０２を配置する。
【００９７】
ステップ１００５において、制御部３０１は電源供給セル１０２に隣接して設けられる遅延調整用セル配置エリア１３に電源端子付きセル１０１を配置する。
【００９８】
ステップ１００６において、制御部３０１は、セルライブラリ３０２Ａを参照しながらネットリストに従って、電源端子付きセル１０１及び電源供給セル１０２以外の電源線を配置する。
【００９９】
ステップ１００７において、制御部３０１は電源端子付きセル１０１及び電源供給セル１０２の電源線を信号線として、他の信号線と共に配線する。
【０１００】
ここで、本実施形態においては、電源供給セル１０２の電源端子Ｖ１ｄ及びグランド端子Ｇ１ｄ、電源端子付きセル１０１の電力入力端子Ｖ１及びグランド接続端子Ｇ１に固有の識別子である名称を付け、電源関係の端子を信号関係の端子として取り扱って配線する。
【０１０１】
ステップ１００８において、制御部３０１は通常セル１０３に隣接した位置に高電圧用電源供給セル２０２を配置する。
【０１０２】
ステップ１００９において、制御部３０１は高電圧用電源供給セル２０２に隣接して設けられる遅延調整用セル配置エリア１３に高電圧用電源端子付きセル２０１を配置する。
【０１０３】
ステップ１０１０において、制御部３０１は、セルライブラリ３０２Ａを参照しながらネットリストに従って、高電圧用電源端子付きセル２０１及び高電圧用電源供給セル２０２以外の電源線を配置する。
【０１０４】
ステップ１０１１において、制御部３０１は、高電圧用電源供給セル２０２に対応した電源線を配線し、高電圧の電源ＩＯセル２１１Ｂと接続する。
【０１０５】
ステップ１０１２において、制御部３０１は、高電圧用電源端子付きセル２０１及び高電圧用電源供給セル２０２の電源線を信号線として他の信号線と共に配線する。
【０１０６】
図１５は、レイアウト生成装置の制御部３０１によるレイアウト生成動作を示すフローチャートの続きである。
【０１０７】
図１５に示すように、ステップ１５０１において、制御部３０１は、通常セル１０３に隣接して３電源用電源供給セル２０２Ｄを配置する。
【０１０８】
ステップ１５０２において、制御部３０１は、遅延調整用セル配置エリア１３に高電圧用電源端子付きセル２０１を配置する。
【０１０９】
ステップ１５０３において、制御部３０１は、３電源用電源供給セル２０２Ｄに対応した電源線を配線し、各電源ＩＯセルと接続する。
【０１１０】
ステップ１５０４において、制御部３０１は、電源供給機能を備えたＦＥＥＤセル２０６Ｂ、３電源用電源供給セル２０２Ｄ、及び高電圧用電源端子付きセル２０１以外の電源線を配線する。
【０１１１】
ステップ１５０５において、制御部３０１は、通常セル１０３に隣接して電源供給機能を備えたＦＥＥＤセル２０６Ｂを配置する。
【０１１２】
ステップ１５０６において、制御部３０１は、通常セル１０３、電源供給機能を備えたＦＥＥＤセル２０６Ｂが配置されていない領域にＦＥＥＤセル２０６Ａを配置する。
【０１１３】
ステップ１５０７において、制御部３０１は、電源供給機能を備えたＦＥＥＤセル２０６Ｂ、３電源用電源供給セル２０２Ｄ、及び高電圧用電源端子付きセル２０１の電源線を信号線として他の信号線と共に配線する。
【０１１４】
ここで、本実施形態においては、電源供給機能を備えたＦＥＥＤセル２０６Ｂ、３電源用電源供給セル２０２Ｄ、及び高電圧用電源端子付きセル２０１の各セルの各端子に固有の識別子である名称を付け、電源関係の端子を信号関係の端子として取り扱って配線する。
【０１１５】
この場合の信号線の配線におけるネットリストは、例えば以下のようになる。
BUF    buff_1(.A (net_a1), .Z (net_b1));
BUF    buff_2(.A (net_a2), .Z (net_b2));
BUF    buff_3(.A (net_a3), .Z (net_b3));
BUF    buff_4(.A (net_a4), .Z (net_b4));
BUF_V  buff_4t(.A (net_b4), .Z (net_c4), .G1 (net_g1), .Vh1 (net_v1));
BUF_S  buff_s1(.G1d (net_g1), .V1d (VCC), .Vh1d_in (VCCh1), .  
Vh1d_out (Vcch1), .Vh2d_in (VCCh2), .Vh2d_out (net_v1));
BLOCK  block_1(.IN (net_b1), .X (net_x1));
BLOCK  block_2(.IN (net_b2), .X (net_x2));
BLOCK  block_3(.IN (net_b3), .X (net_x3));
BLOCK  block_4(.IN (net_c4), .X (net_x4));
【０１１６】
ここで、各文字列は以下の意味を表す。
BUF    ：通常セル
BUF_N ：遅延調整用バッファ（＝通常セル）
BUF_V ：遅延調整用バッファ（＝高電圧用電源端子付きマクロセル）
BUF_Ｓ：複数電源対応電源供給セル（３電源対応）
BLOCK：機能ブロック
【０１１７】
以下は電源供給機能を備えたFEEDセルを使用して、別の電源端子付きマクロセルに電源を供給する際のネットリスト記述例である。
BUF_T  buff_5t(.A (net_in1), .Z (net_out1), .G1 (net_g2), .V1 (net_vf1));
FEED_V  feed_v1(.G1F (net_g2), .V1F(net_vf1));
【０１１８】
ここで、各文字列は以下の意味を表す。
BUF_T ：遅延調整用バッファ（＝電源端子付きマクロセル）
FEED_V：電源供給機能を備えたFEEDセル
【０１１９】
以上述べたように、本実施形態の半導体装置は、配線長によって電圧降下が不明瞭である場合、第１の実施形態の電源供給セル１０２の代わりに通常の電圧より高い高電圧を供給する高電圧用電源供給セル２０２を備え、第１の実施形態の電源端子付きセル１０１の代わりに２以上の電圧の電源に対応できる２電源用電源供給セル２０２Ｃ又は３電源用電源供給セル２０２Ｄを備える。
【０１２０】
従って、配線長による電圧降下が不明瞭な場合であっても、電源供給セルを追加することなく配線配置完了後の電力解析の実施結果をもって、ＥＣＯ等によって配線の接続変更を行うことが可能となるという効果がある。
【０１２１】
（第４の実施形態）
本実施形態では、電源端子付きセルへ高電圧を供給するとともに、電源供給セル周辺及び電源供給セルと電源ＩＯセル間を接続する電源配線を削減する半導体装置の構成例について説明する
【０１２２】
上述した第３の実施形態では、電源供給セルと電源ＩＯセル間を接続するための電源配線が供給電圧値毎に必要となる。このため、電圧降下の程度に応じた複数の供給電圧を設定したい場合などには電源配線の本数や接続箇所が増加し、配線効率の低下による電源配線面積の増加、電源の接続の煩雑化が生じる。
そこで、本実施形態では、自動配置配線ツールを用いたマクロセルの配置やマクロセルへの電源配線に際して、供給電圧を可変できるレギュレータ機能を組み合わせて設計し、電源供給セルへ供給する電圧の電圧値（供給電圧値）を選択可能にする。これにより、所望の電圧値を供給するために要する電源ＩＯセルの数や、電源ＩＯセルと電源配線との個別の接続を削減して、電源配線領域を削減するとともに、電圧降下に起因する電源端子付きセルの動作不良を回避する。以下、本実施形態の半導体装置の構成例を、図面を参照して説明する。
【０１２３】
図１６は、半導体装置へレギュレータ機能を組み合わせることにより、電圧降下を考慮した電源配線の一部を削減する構造について説明する図である。図１６の左側は、第３の実施形態で説明した複数端子対応の電源供給セル（３電源対応）２０２Ｄを搭載した半導体装置の一部を示す構成例、右側は、本実施形態のレギュレータ機能として、降圧回路４１１を搭載した半導体装置の一部を示す構成例である。ここでは、説明を容易にするため、電源ＩＯセルと電源供給セルとの間の電源配線の接続を主に表している。
なお、本実施形態では、上記各実施形態で参照した図面と、同一の構成または機能を有する構成要素及び相当部分には、同一の符号を付し、その説明を省略する。また、図１６に記載の「電源端子付きマクロセル」は「高電圧用電源端子付きセル」を意味し、本実施形態ではこの二つを区別しない。以下に参照する図についても同様である。
【０１２４】
図１６の左側の構成例では、通常の電源ＩＯセル２１１Ａ（ＶＣＣ）とは別に、電圧降下を考慮した高電圧を印加するための電源ＩＯセル２１２Ａ（Ｖｃｃｈ１）、２１２Ｂ（ＶＣＣｈ２）を使用し、電源ＩＯセルと複数端子対応の電源供給セル（３電源対応）２０２Ｄとを接続する。これにより、高電圧用電源端子付きセルに対して、通常電源よりも高い２種類の電圧値を供給できる回路構成になっている。この際、Ｖｃｃｈ２（Ｖｈ２ｄ−ｏｕｔから出力）の電圧値では高電圧用電源端子付きセルでの電圧降下に対し不十分であった場合、より高電圧を印加できるＶｃｃｈ１（Ｖｈ１ｄ−ｏｕｔから出力）と接続を変更することができるが、電圧値Ｖｃｃｈ１、Ｖｃｃｈ２の２種類の電源ＩＯセルと、それに対応する電源配線を配置する必要がある。
【０１２５】
これに対して、図１６の右側の構成例では、電源ＩＯセル２１１Ｂ（ＶＣＣｈ）と、レギュレータ機能としての降圧回路４１１（レギュレータ部の一例）とを組み合わせる。ここでは、第２の実施形態の電源配線の接続例（図７参照）に降圧回路４１１を組み合わせた構成例を示す。また、電源ＩＯセル２１１Ｂは、電源ＩＯセル２１２Ａ（ＶＣＣｈ１）と同じ電圧値の電圧を供給することを前提として、図１６左側の構成例と同じの電圧を供給する場合を説明する。
【０１２６】
図１６の右側の構成例では、通常、電源ＩＯセル２１１Ｂから供給する電圧値は、降圧回路４１１によって電源ＩＯセル２１２Ｂ（ＶＣＣｈ２）が供給する電圧値まで降圧される。同電圧値（ＶＣＣｈ２）では不十分であった場合には、半導体装置は、降圧回路４１１を通さない接続に変更することにより、電源ＩＯセル２１２Ａ（Ｖｃｃｈ１）と同じ電圧値を供給する事が出来る。
このため、図１６の右側の構成例は、図１６の左側の構成例に比べ、電源ＩＯセル２１２Ｂ及び電源ＩＯセル２１２Ｂに対応した電源配線を削減する事ができる。また、電源供給セルも複数端子対応の電源供給セル２０２Ｄではなく、よりサイズの小さい高電圧用電源供給セル２０２を使用可能になる。
【０１２７】
このように、半導体装置において、電源を信号配線として配線する為の電源端子を備えた電源端子付きセルへ電源を供給する電源供給セルへ所望の電圧値の電源を供給するために、供給電圧を可変できるレギュレータ機能を組み合わせる。すなわち、半導体装置は、電源端子付きセルへ供給する電圧の供給電圧値を変更するレギュレータ部（一例として降圧回路４１１）を、さらに備える。これにより、電源配線を削減することが可能になり、チップ面積の縮小が期待できる。
【０１２８】
図１７は、レギュレータ機能を備える電源ＩＯセルの構成例を説明する図である。半導体装置に図１７に示す電源ＩＯセル２１１Ｃを組み合わせることにより、電圧降下を考慮した電源配線の一部を削減することができる。
図１７では、レギュレータ機能を電源ＩＯセル２１１Ｃのセル内に内蔵させた構造を示している。降圧回路４１１を電源ＩＯセル２１１Ｃ内に予め備えておく事により、半導体装置内部の配置配線領域に、降圧回路４１１による配置配線不可能領域が存在しないため、内部での配線効率向上に寄与する。また、降圧回路４１１の機能を内蔵させる点では、電源ＩＯセル２１１Ｃ内に限られるものではなく、その他の機能ブロック、例えば、ＰＬＬ（Phase Locked Loop）に内蔵させてもよい。
電源ＩＯセル２１１Ｃは、通常（予め設定した初期状態）、降圧回路４１１を通した、電圧値ＶＣＣｈより低い電圧値の電圧を高電圧電源線２０４へ供給する。一方、通常の電圧では接続するマクロセルへの供給電圧値が不十分な場合（設定変更状態）には、降圧回路４１１に接続せずに、元の電圧値（ＶＣＣｈ）の電圧を供給する。
【０１２９】
このように、半導体装置において、電源供給セルから電源端子付きセルに供給する電圧の供給電圧値を可変できるレギュレータ機能を電源ＩＯセル内で構成する。これにより、回路内部の配線効率を向上させることができる。
【０１３０】
次に、外部から供給電圧値を変更できる構成例について説明する。上述したように、レギュレータ機能を備えることにより、電源供給セルへ供給する供給電圧値を可変にすることができるが、さらに、供給電圧値を外部から変更できることが好ましい。
図１８は、外部から供給電圧値を切り替えることが可能なレギュレータ機能を備える電源ＩＯセルについて説明する図である。
電源ＩＯセル２１１Ｄは、レギュレータ機能として、降圧回路４１１、切り替え部４２１及び制御端子ＣＴＬを備える。
切り替え部４２１は、電源ＩＯセル２１１Ｄの電源入力部ＶＣＣｈに供給される電圧と、制御端子ＣＴＬへの制御信号（ＣＴＬ）とを入力とし、制御信号が‘０’（Ｌｏｗ）のときに電圧を供給するバッファ（第１バッファ）と、制御信号が‘１’（Ｈｉｇｈ）のときに電圧を供給するバッファ（第２バッファ）とを備える。
降圧回路４１１は、制御信号が‘０’のときに電圧を供給するバッファ（第１バッファ）と接続し、バッファから電圧を入力し、所定の電圧値に電圧を降下させて供給する。
【０１３１】
切り替え部４２１は、外部からの入力（制御端子ＣＴＬへの入力）に応じて、降圧回路４１１を通した電圧を供給するか、降圧回路４１１を通さずに、元の電圧値（ＶＣＣｈ）の電圧を供給するかを選択するように構成される。具体的には、通常、制御端子ＣＴＬへの入力がない場合（ＣＴＬ：０）には、入力電圧を、第１バッファを経由させて降圧回路に通して降圧した電圧値の電圧を供給する。一方、制御端子ＣＴＬへ外部から入力されると（ＣＴＬ：１）、降圧回路４１１を通さずに、第２バッファから元の電圧値の電圧を供給する。
【０１３２】
このように、半導体装置において、レギュレータ機能を、チップ外部から供給電圧値を切り替え可能な構成とする。すなわち、半導体装置は、レギュレータ部（例えば降圧回路４１１）が供給電圧値を変更するか否かを、外部から切り替え可能に構成された切り替え部４２１をさらに備える。これにより、供給電圧の切り替えを容易にすることができる。
【０１３３】
次に、高電圧用電源端子付きセルにモニター機能を追加する構成例を説明する。
図１９は、モニター機能を有する高電圧用電源端子付きセル４０１の一例を示す図である。図１９には、比較のため第１の実施形態の電源端子付きセル１０１及び第２の実施形態の高電圧用電源端子付きセル２０１も記載してある。図１９に示すように、高電圧用電源端子付きセル４０１は、高電圧用電源端子付きセル２０１にモニター用端子ＶｈＭを追加したセルであり、高電圧電源端子Ｖｈ１に供給された電圧値をモニター用端子ＶｈＭから外部ポートへ出力する。これにより、高電圧用電源端子付きセル４０１に供給される電圧の供給電圧値を外部ポートへ出力するモニター機能を実現している。
【０１３４】
図２０に、レギュレータ機能と、モニター機能とを備える半導体装置の一部の構成例を示す。図２０の半導体装置は、図１８に示す電源ＩＯセル２１１Ｄ及び図１９に示すモニター機能を有する高電圧用電源端子付きセル４０１を用いる場合を示している。また、高電圧用電源端子付きセル４０１と接続する電源供給セル２０２は、図６と同じであるため説明を省略する。
図２０の半導体装置では、モニター機能として、高電圧用電源端子付きセル４０１と観測ポート４４１とを備える。
高電圧用電源端子付きセル４０１は、高圧電源端子Ｖｈ１に供給された電圧値を、モニター用端子ＶｈＭから観測ポート（モニター部）４４１へ出力する。観測ポート４４１で測定された電圧値に基づいて、電圧降下が発生していることが確認できた場合には、電源ＩＯセル２０１Ｄに備える制御端子ＣＴＬに外部から信号を入力することによって、降圧回路４１１を通さずに電圧値を供給することができる。
【０１３５】
このように、図２０の半導体装置では、供給される電圧値のモニター機能を設けた電源端子付きマクロセルを組み合わせている。すなわち、電源端子付きセル（高電圧用電源端子付きセル４０１）は、供給される電圧の供給電圧値を外部ポート（一例として、観測ポート４４１）へ出力するモニター用端子を、さらに備える。
これにより、電圧降下が発生したことを確認した上で、レギュレータ機能を用いて外部から供給電圧を切り替えることが可能になる。
【０１３６】
また、レギュレータ機能を備えない半導体装置（例えば、図８、９または図１３）の高電圧用電源端子付きセル（高電圧用電源端子付きマクロセル）２０１にモニター機能を追加することにより、供給電圧値の降下の検出を容易にする構成を実現することができる。
図２１に、モニター機能を有する高電圧用電源端子付きセル４０１を備える半導体装置の一部の構成例を示す。
【０１３７】
次に、高電圧用電源端子付きセルでの供給電圧値に応じて、レギュレータ機能の降圧レベルを切り替えるように構成された半導体装置について説明する。
図２２は、図２０の半導体装置へレギュレータ機能の要否を切り替えるスイッチセルを追加した構成例を示す図である。
スイッチセル４３１は、高電圧用電源供給セル２０２と高電圧用電源端子付きセル４０１との間に配置され、高電圧用電源供給セル２０２から供給される電源の電圧降下を認識し、認識した電圧降下に応じて自動的に供給電圧値を切り替えるように構成される。
【０１３８】
図２２の半導体装置において、電源ＩＯセル２１１Ｄからの電源配線は、高電圧用電源供給セル２０２を通じて高電圧用電源端子付きセル４０１に接続され、電源が供給されるが、高電圧用電源端子付きセル４０１の前にスイッチセル４３１を経由する。
【０１３９】
スイッチセル４３１は、高電圧用電源端子付きセル４０１の駆動に必要な電圧値がしきい値として設定されている。また、スイッチセル４３１は、入力端子が高電圧用電源供給セル２０２の電源出力端子Ｖｈ１ｄ-ｏｕｔと接続し、一方の出力端子が高電圧用電源供給セル２０２の高電圧電源端子Ｖｈ１と接続し、他方の出力端子が電源ＩＯセル２１１Ｄの制御端子ＣＴＬと接続する。
高電圧用電源供給セル２０２から入力端子へ供給される電圧の電圧値（供給電圧値）が十分である（供給電圧値がしきい値以上）場合には、スイッチセル４３１は、電圧をそのまま高電圧用電源端子付きセル４０１の高電圧電源端子Ｖｈ１へ供給する。すなわち、スイッチセル４３１の出力は、高電圧用電源端子付きセル４０１へ入力される。この場合、スイッチ４３１は、電源ＩＯセル２１１Ｄの切り替え部４２１への入力をしないで（ＣＴＬ：０）、降圧回路４１１を通した電圧値の電圧が高電圧用電源端子付きセル４０１に供給されるように働く。
【０１４０】
一方、供給電圧値が不十分な場合（供給電圧値がしきい値未満）には、スイッチセル４３１は、高電圧用電源端子付きセル４０１ではなく電源ＩＯセル２１１Ｄの制御端子ＣＴＬに電圧を入力する。すなわち、スイッチセル４３１の出力は、制御端子ＣＴＬへ入力される。この場合、制御端子ＣＴＬへの入力が‘１’（ＣＴＬ：１）となり、電源ＩＯセル２１１Ｄは、降圧回路４１１を通さずに高電圧の電源が高電圧用電源供給セル２０２へ供給されるように働く。その結果、スイッチセル４３１において高電圧用電源供給セル２０２から供給された電圧値が十分であると判定されると、高電圧用電源端子付きセル４０１へ電圧が供給される。
【０１４１】
なお、図２２では、モニター機能を有する高電圧用電源端子付きセル４０１を備える半導体装置の構成例を示したが、モニター機能がない高電圧用電源端子付きセル２０１を用いて構成することも可能である。
【０１４２】
このように、図２２の半導体装置では、電圧値のモニター機能を設けた電源端子付きセルで電圧降下状況を認識し、回路内部でレギュレータ機能を用いて供給電圧値を、認識した電圧降下状況に応じて切り替えることができる。すなわち、半導体装置は、切り替え部４２１を、供給電圧値が所定のしきい値未満の場合には、レギュレータ部（例えば降圧回路４１１）が供給電圧値を変更しないように切り替え、供給電圧値が所定のしきい値以上の場合には、レギュレータ部が供給電圧値を変更するように切り替えるスイッチセル４３１を、さらに備える。供給電圧切り替えを自動化することにより、確認漏れ・作業ミスによる不具合を防止することができる。
【０１４３】
さらに、上述したレギュレータ機能は、降圧回路を複数備え、電圧降下レベルに応じて、供給する電源の電圧値を多段階に切り替える構成することもできる。
図２３は、降圧回路を複数種類備えた電圧切り替え可能な電源ＩＯセルについて説明する図である。
【０１４４】
図２３の電源ＩＯセル２０１Ｅは、複数の降圧回路電圧効果レベルに応じて、供給する電圧値（供給電圧値）を切り替えることできるように構成される。
電源ＩＯセル２０１Ｅは、レギュレータ機能として、レギュレータ部４１２、切り替え部４２２及び制御端子ＣＴＬ１、ＣＴＬ２、ＣＴＬ３を備える。
レギュレータ部４１２は、異なる降下レベルの複数の降圧回路Ｒ１、Ｒ２，Ｒ３を備える。
切り替え部４２２は、外部からの入力、具体的には、制御端子ＣＴＬ１、ＣＴｌ２、ＣＴＬ３へ入力される制御信号（各制御端子に入力される制御信号を、第１制御信号、第２制御信号、第３制御信号と称する）に応じて、レギュレータ部４１２のいずれかの降圧回路Ｒ１、Ｒ２、Ｒ３を通した電圧値を供給するか、レギュレータ部４１２を通さずに、電源入力部ＶＣＣｈの電圧値を供給するかを選択するように構成される。
【０１４５】
具体的には、制御端子ＣＴＬ１に”１”が入力されている場合（第１制御信号が‘１’）には、降圧回路Ｒ１を経由して、電圧が供給される。同様に、制御端子ＣＴＲ２に”１”が入力された場合（第２制御信号が‘１’）には、降圧回路Ｒ２を経由して電圧が供給され、制御端子ＣＴＬ３に”１”が入力されている場合（第３制御信号が‘１’）には、降圧回路Ｒ３を経由して電圧が供給される。どの制御端子にも”１”が入力されていない状態においてのみ、電源入力部ＶＣＣｈの電圧値が供給される構造である。
例えば、レギュレータ部４２２は、降圧回路の仕様により、ＣＴＬ１入力時は１．２Ｖ、ＣＴＬ２入力時は１．３Ｖ、ＣＴＬ３入力時は１．４Ｖ、全てが“０”の場合には元の１．５Ｖを供給する、といった切り替えが可能になる。
【０１４６】
なお、図２３では、レギュレータ機能として３つの降圧回路を有し、供給電圧値を３段階に切り替える構成例を示したが、３つ以外の複数の降圧回路を用いて構成することも可能である。
【０１４７】
このように、半導体装置において、レギュレータ部４１２は、電圧降下レベルの異なる複数の降圧回路Ｒ１、Ｒ２、Ｒ３から構成され、供給電圧値に基づいて、複数の降圧回路Ｒ１、Ｒ２、Ｒ３を切り替えて用いる。言い換えると、本実施形態の半導体装置は、電源端子付きセルへ供給する電圧の供給電圧値を、一つ以上の異なる電圧値に降下させるレギュレータ部（例えば、降圧回路４１１、レギュレータ部４１２）を備える。
これにより、電圧降下のレベルに応じた複数の供給電圧値を設定することができるため、複数の供給電圧値を選択することが可能になり、細かな電圧値の設定が実現できる。
【０１４８】
本実施形態の半導体装置の動作は、上記各実施形態の半導体装置の動作と同様である。また、レイアウト生成装置の構成は第１の実施形態のレイアウト生成装置の構成と同様である。さらに、レイアウト生成装置の制御部３０１によるレイアウト生成動作は、例えば、図１４の動作例と同様の手順で実行することができる。
具体的には、電圧降下レベルが明瞭である場合（図１４、ステップ１００３でＹまたはＮ）には、図１４の動作例に沿って実行する。この場合、半導体装置は、図８、９の構成例に本実施形態のレギュレータ機能やモニター機能を追加する構成であってもよい。
【０１４９】
一方、電圧降下レベルが明瞭でない場合（図１４、ステップ１００３で不明瞭）には、例えば、図２２の構成例を用いる場合には、図１５のフローチャートにかえて、図２４に示す動作例により、レイアウト生成動作を実行する。また、電圧降下レベルが明瞭でない場合には、図２２の構成例以外にも、例えば、図２０の構成例を用いることも可能である。
図２４を参照して図２２の構成例の半導体装置のレイアウト生成動作の手順の一例を説明する。
【０１５０】
ステップ２４０１において、制御部３０１は通常セル１０３に隣接した位置に高電圧用電源供給セル２０２を配置する。
ステップ２４０２において、制御部３０１は、遅延調整用セル配置エリア１３に高電圧用電源端子付きセル４０１及びスイッチセル４３１を配置する。
ステップ２４０３において、制御部３０１は、セルライブラリ３０２Ａを参照しながらネットリストに従って、高電圧用電源端子付きセル４０１、スイッチセル４３１及び高電圧用電源供給セル２０２以外の電源線を配置する。
【０１５１】
ステップ２４０４において、制御部３０１は、高電圧用電源供給セル２０２に対応した電源線を配線し、高電圧の電源ＩＯセル２１１Ｄと接続する。
ステップ２４０５において、制御部３０１は、高電圧用電源端子付きセル４０１、スイッチセル４３１及び高電圧用電源供給セル２０２の電源線を信号線として他の信号線と共に配線する。
【０１５２】
ここで、本実施形態においては、電源供給セル１０２の電源端子Ｖ１ｄ及びグランド端子Ｇ１ｄ、高電圧用電源供給セル２０２の電源入力端子Ｖｈ１ｄ-ｉｎ、電源出力端子Ｖｈ１ｄ-ｏｕｔ、グランド端子Ｇ１ｄ、高電圧用電源端子付きセル４０１の高電圧電源端子Ｖｈ１及びグランド接続端子Ｇ１に固有の識別子である名称を付け、電源関係の端子を信号関係の端子として取り扱って配線する。
【０１５３】
以上述べたように、本実施形態の半導体装置は、配線長によって電圧降下が生じる可能性がある場合に、通常の電圧より高い高電圧を供給する高電圧用電源供給セル、高電圧用電源端子付きセルを備えるとともに、高電圧用電源供給セルへの供給電圧を変更可能なレギュレータ機能を組み合わせて設計する。これにより、所望の電圧を供給し、電圧降下を回避するために、高電圧を供給する場合に、電源ＩＯセル及び電源配線を増やすことなく実現し、電源配線本数や接続に要するビアを削減する事ができるため、配線効率が改善し、チップ面積の削減が可能になる。
【０１５４】
以上、本発明について、好ましい実施形態を挙げて説明したが、本発明の半導体装置は上記実施形態の構成に限定されるものでない。
【０１５５】
当業者は、従来公知の知見に従い、本発明の半導体装置を適宜改変することができる。このような改変によってもなお本発明の半導体装置の構成を具備する限り、もちろん、本発明の範疇に含まれるものである。
【符号の説明】
【０１５６】
１１  マクロセル配置エリア
１２  機能ブロック
１３  遅延調整用セル配置エリア
１０１  セル
１０２  電源供給セル
１０３  通常セル
１０３Ａ  入力端子
１０３Ｚ  出力端子
１０４  電源線
１０５  グランド線
２０１、４０１  高電圧用電源端子付きセル
２０２  高電圧用電源供給セル
２０２Ｃ  ２電源用電源供給セル
２０２Ｄ  ３電源用電源供給セル
２０４  高電圧電源線
２０４Ａ  高電圧電源線
２０４Ｂ  中電圧電源線
２０６Ａ  ＦＥＥＤセル
２０６Ｂ  電源供給機能を備えたＦＥＥＤセル
２１１Ａ、２１１Ｂ、２１１Ｃ、２１２Ａ、２１２Ｂ  電源ＩＯセル
３０１  制御部
３０２  記憶部
３０２Ａ  セルライブラリ
３０２Ｂ  ネットリスト記憶部
３０２Ｃ  配置・配線制御情報記憶部
３０３  入出力部
４１１  降圧回路
４１２  レギュレータ部
４２１、４２２  切り替え部
４３１  スイッチセル
４４１  観測ポート
【先行技術文献】
【特許文献】
【０１５７】
【特許文献１】特許４７８６９８９号公報
【図１】
2017143238.tif 000003
【図２】
2017143238.tif 000004
【図３】
2017143238.tif 000005
【図４】
2017143238.tif 000006
【図５】
2017143238.tif 000007
【図６】
2017143238.tif 000008
【図７】
2017143238.tif 000009
【図８】
2017143238.tif 000010
【図９】
2017143238.tif 000011
【図１０】
2017143238.tif 000012
【図１１】
2017143238.tif 000013
【図１２】
2017143238.tif 000014
【図１３】
2017143238.tif 000015
【図１４】
2017143238.tif 000016
【図１５】
2017143238.tif 000017
【図１６】
2017143238.tif 000018
【図１７】
2017143238.tif 000019
【図１８】
2017143238.tif 000020
【図１９】
2017143238.tif 000021
【図２０】
2017143238.tif 000022
【図２１】
2017143238.tif 000023
【図２２】
2017143238.tif 000024
【図２３】
2017143238.tif 000025
【図２４】
2017143238.tif 000026