(57)【要約】【課題】発振信号の発振周波数と位相のずれを軽減しつつ、消費電力も削減できるようにする。【解決手段】受信機は、発振信号を出力する発振器と、発振信号に同期して、受信信号の受信処理を行う受信部と、基準信号に基づいて、発振信号の位相および周波数に応じた第１信号を出力する位相周波数検出器と、周波数制御信号を積分して基準位相を表す第２信号を生成する基準位相生成器と、第１信号と第２信号との差分である第３信号を生成する差分器と、第３信号に基づいて、発振器の位相および周波数を制御するための第４信号を生成する発振器制御部と、第２信号の位相を第１信号の位相に合致させるための初期化信号を出力する位相初期化部と、位相初期化部が初期化信号を出力するタイミングを示すトリガ信号を出力するトリガ信号生成器と、トリガ信号に基づいて、位相周波数検出器、基準位相生成器、差分器、発振器制御部および初期化部に電源電圧を供給するか否かを制御する電源制御部と、を備える。【選択図】図１
2017130888.tif 000002
【特許請求の範囲】
【請求項１】
発振信号を出力する発振器と、
前記発振信号に同期して、受信信号の受信処理を行う受信部と、
基準信号に基づいて、前記発振信号の位相および周波数に応じた第１信号を出力する位相周波数検出器と、
周波数制御信号を積分して基準位相を表す第２信号を生成する基準位相生成器と、
前記第１信号と前記第２信号との差分である第３信号を生成する差分器と、
前記第３信号に基づいて、前記発振器の位相および周波数を制御するための第４信号を生成する発振器制御部と、
前記第２信号の位相を前記第１信号の位相に合致させるための初期化信号を出力する位相初期化部と、
前記位相初期化部が前記初期化信号を出力するタイミングを示すトリガ信号を出力するトリガ信号生成器と、
前記トリガ信号に基づいて、前記位相周波数検出器、前記基準位相生成器、前記差分器、前記発振器制御部および前記初期化部に電源電圧を供給するか否かを制御する電源制御部と、を備える受信機。
【請求項２】
前記基準位相生成器は、前記位相初期化部が前記初期化信号を出力すると、前記第１信号の位相に合致する前記第２信号を出力し、
前記差分器は、前記位相初期化部が前記初期化信号を出力すると、前記第１信号と前記第２信号との位相差ゼロを表す前記第３信号を出力する請求項１に記載の受信機。
【請求項３】
前記第４信号を保持する保持器を備え、
前記電源制御部は、受信信号の待受期間中に前記トリガ信号が出力されていない間は、前記位相周波数検出器、前記基準位相生成器、前記差分器、前記発振器制御部および前記初期化部への電源電圧の供給を停止し、
前記発振器は、受信信号の待受期間中に前記トリガ信号が出力されていない間は、前記保持器で保持された信号に基づいて前記発振信号の位相および周波数を制御する請求項１に記載の受信機。
【請求項４】
前記電源制御部は、受信信号の待受期間中に前記トリガ信号が出力されると、前記位相周波数検出器、前記基準位相生成器、前記差分器、前記発振器制御部および前記初期化部への電源電圧の供給を一時的に行って、前記発振信号の位相および周波数を再設定した後に、再び前記位相周波数検出器、前記基準位相生成器、前記差分器、前記発振器制御部および前記初期化部への電源電圧の供給を停止し、
前記発振器制御部は、受信信号の待受期間中に前記トリガ信号が出力されると、前記差分器から出力される前記第１信号と前記第２信号との位相差ゼロを表す前記第３信号に基づいて前記第４信号を生成する請求項３に記載の受信機。
【請求項５】
前記受信部が所定の周波数帯域の受信信号を受信したことを検出する受信信号検出器を備え、
前記トリガ信号生成器は、前記受信信号検出器により前記所定の周波数帯域の受信信号の受信が検出されると、前記トリガ信号を出力する請求項１乃至４のいずれか１項に記載の受信機。
【請求項６】
前記トリガ信号生成器は、受信信号の待受期間中に、所定時間ごとに前記トリガ信号を出力する請求項１乃至５のいずれか１項に記載の受信機。
【請求項７】
前記トリガ信号生成器は、当該受信機の電源投入時に前記トリガ信号を出力する請求項１乃至６のいずれか１項に記載の受信機。
【請求項８】
前記発振器から出力される前記発振信号の周波数が予め定めた周波数範囲から外れたか否かを検出する周波数誤差検出器を備え、
前記トリガ信号生成器は、前記周波数誤差検出器により前記発振信号の周波数が前記周波数範囲から外れたことが検出されると、前記トリガ信号を出力する請求項１乃至７のいずれか１項に記載の受信機。
【請求項９】
請求項１乃至８のいずれか１項に記載の受信機を含む集積回路。
【請求項１０】
請求項９に記載の集積回路と、
少なくとも１つのアンテナと、を備える無線通信装置。
【請求項１１】
ＲＦ部と、ベースバンド部と、を備えた無線通信装置であって、
前記ＲＦ部は、送信回路と、受信回路と、を有し、
前記受信回路は、
発振信号を出力する発振器と、
前記発振信号に同期して、受信信号の受信処理を行う受信部と、
基準信号に基づいて、前記発振信号の位相および周波数に応じた第１信号を出力する位相周波数検出器と、
周波数制御信号を積分して基準位相を表す第２信号を生成する基準位相生成器と、
前記第１信号と前記第２信号との差分である第３信号を生成する差分器と、
前記第３信号に基づいて、前記発振器の位相および周波数を制御するための第４信号を生成する発振器制御部と、
前記第２信号の位相を前記第１信号の位相に合致させるための初期化信号を出力する位相初期化部と、
前記位相初期化部が前記初期化信号を出力するタイミングを示すトリガ信号を出力するトリガ信号生成器と、
前記トリガ信号に基づいて、前記位相周波数検出器、前記基準位相生成器、前記差分器、前記発振器制御部および前記初期化部に電源電圧を供給するか否かを制御する電源制御部と、を備える無線通信装置。
【請求項１２】
発振信号を出力するステップと、
前記発振信号に同期して、受信信号の受信処理を行うステップと、
基準信号に基づいて、前記発振信号の位相および周波数に応じた第１信号を出力するステップと、
周波数制御信号を積分して基準位相を表す第２信号を生成するステップと、
前記第１信号と前記第２信号との差分である第３信号を生成するステップと、
前記第３信号に基づいて、前記発振器の位相および周波数を制御するための第４信号を生成するステップと、
前記第２信号の位相を前記第１信号の位相に合致させるための初期化信号を出力するステップと、
前記位相初期化部が前記初期化信号を出力するタイミングを示すトリガ信号を出力するステップと、
前記トリガ信号に基づいて、電源電圧を供給して、前記第１信号を出力するステップと、前記第２信号を生成するステップと、前記第３信号を生成するステップと、前記第４信号を生成するステップと、前記初期化信号を出力するステップと、を行うか否かを制御するステップと、を備える無線通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、受信機、集積回路、無線通信装置および無線通信方法に関する。
【背景技術】
【０００２】
無線受信機においては、受信待受時の待機電力削減が重要である。中でも、局部発振器として用いられるＰＬＬ回路は、受信機全体の消費電力に大きく寄与する。従来、ＰＬＬ回路における待機電力削減の方策として、ＰＬＬ回路内のチャージポンプとローパスフィルタの間にスイッチを挿入し、このスイッチをオンしている間にローパスフィルタに電荷を溜めておき、その後スイッチをオフしたときには、チャージポンプへの電力供給を停止するとともに、ローパスフィルタに溜めた電荷を利用して電力制御型発振器の発振周波数を一定に維持する技術が提案されている。
【０００３】
しかしながら、ローパスフィルタに溜めた電荷は、時間の経過とともに放電していくため、電力制御型発振器の発振信号の位相が次第にずれていく。また、発振器は基準信号に同期していないため、発振器自身の位相雑音によっても発振信号の位相がずれていく。その後、スイッチをオンしてＰＬＬ制御を再開すると、再開直後に大きな位相誤差が検出され、仮に発振周波数にずれがなくても、一時的に発振周波数が大きく変動してしまう。このため、従来の待機電力削減の方策では、あまり長い期間にわたってＰＬＬ制御を停止できず、消費電力もそれほど削減できないという問題がある。上述した発振器自身の位相雑音は、ローパスフィルタの電荷抜けの対策を行っても、解消されない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許１７８０７３５号公報
【特許文献２】特開２０００−２５１４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、発振信号の発振周波数と位相のずれを軽減しつつ、消費電力も削減できるようにした受信機を提供するものである。
【課題を解決するための手段】
【０００６】
本実施形態では、発振信号を出力する発振器と、
前記発振信号に同期して、受信信号の受信処理を行う受信部と、
基準信号に基づいて、前記発振信号の位相および周波数に応じた第１信号を出力する位相周波数検出器と、
周波数制御信号を積分して基準位相を表す第２信号を生成する基準位相生成器と、
前記第１信号と前記第２信号との差分である第３信号を生成する差分器と、
前記第３信号に基づいて、前記発振器の位相および周波数を制御するための第４信号を生成する発振器制御部と、
前記第２信号の位相を前記第１信号の位相に合致させるための初期化信号を出力する位相初期化部と、
前記位相初期化部が前記初期化信号を出力するタイミングを示すトリガ信号を出力するトリガ信号生成器と、
前記トリガ信号に基づいて、前記位相周波数検出器、前記基準位相生成器、前記差分器、前記発振器制御部および前記初期化部に電源電圧を供給するか否かを制御する電源制御部と、を備える受信機が提供される。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態による受信機の概略構成を示すブロック図。
【図２】図１の受信機の待受時の処理手順の一例を示すフローチャート。
【図３】図１の受信機の待受時のタイミング図。
【図４】基準位相生成器が生成する基準位相を表す第３信号の波形と、発振器から出力される発振信号の発振器位相を表す第１信号の波形と、発振信号の波形とを示す図。
【図５】図１の一変形例による受信機の概略構成を示すブロック図。
【図６】第２の実施形態による受信機の概略構成を示すブロック図。
【図７】第１および第２の実施形態におけるＡＤＰＬＬ構成の受信機と同様の構成を有する受信回路および無線通信装置の内部構成を示すブロック図。
【図８】ホスト装置であるＰＣと周辺機器であるマウスとの間で無線通信を行う例を示す図。
【図９】ウェアラブル端末とホスト装置との間で無線通信を行う例を示す図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら、本発明の実施形態を説明する。
【０００９】
（第１の実施形態）
図１は第１の実施形態による受信機１の概略構成を示すブロック図である。図１の受信機１は、ＡＤＰＬＬ（All Digital Phase-Locked Loop）制御部２と、電源制御部３と、ホールド部４と、発振器５と、受信部６と、受信信号検出器７と、トリガ信号生成器８とを備えている。図１の受信機１は、基本的にはすべてデジタル回路で構成されている。
【００１０】
発振器５は、発振信号の周波数および位相をデジタル的に制御するＤＣＯ（Digital Controled Oscillator）である。
【００１１】
ＡＤＰＬＬ制御部２は、発振器５から出力される発振信号の周波数および位相をデジタルＰＬＬ回路により制御するための発振制御信号を生成する。ＡＤＰＬＬ制御部２の内部構成は後述する。
【００１２】
電源制御部３は、ＡＤＰＬＬ制御部２に電源電圧を供給するか否かを制御する。後述するように、電源制御部３は、受信信号の待受時には、間歇的にＡＤＰＬＬ制御部２に電源電圧を供給し、消費電力の削減を図る。
【００１３】
ホールド部４は、ＡＤＰＬＬ制御部２から出力された発振制御信号を保持する。発振器５は、ホールド部４で保持された発振制御信号に基づいて、発振信号の周波数と位相を制御する。
【００１４】
受信部６は、発振信号に同期して、受信信号の受信処理を行う。受信信号検出器７は、受信部６が所定の周波数帯域の受信信号を受信したか否かを検出し、受信部６が所定の周波数帯域の受信信号を受信したことを検出すると、検出信号を出力する。
【００１５】
トリガ信号生成器８は、受信信号検出器７で検出された検出信号と、タイマで計測している時間とに基づいて、トリガ信号を生成する。このトリガ信号は、後述するように、電源制御部３がＡＤＰＬＬ制御部２に電源電圧を供給するか否かを判断するために用いられる。
【００１６】
トリガ信号生成器８は、タイマ８ａと、論理和回路８ｂとを有する。タイマ８ａは、受信信号の待受期間中に、トリガ信号を生成する時間間隔を計測するために用いられる。より具体的には、タイマ８ａは、所定時間Ｔｉ分の時間長さを計測し、計測開始から所定時間Ｔｉが経過すると、タイムアップ信号を出力する。その後、タイマ８ａは、いったんリセットされて、再び時間計測を開始する。論理和回路８ｂは、受信信号検出器７の検出信号とタイマ８ａの出力信号との論理和であるトリガ信号を生成して出力する。
【００１７】
ＡＤＰＬＬ制御部２は、位相周波数検出器１１と、位相初期化部１２と、基準位相生成器１３と、差分器１４と、発振器制御部１５とを有する。
【００１８】
位相周波数検出器１１は、基準信号ＲＥＦに基づいて、発振器５の発振信号の周波数および位相に応じた第１信号を生成して出力する。
【００１９】
基準位相生成器１３は、基準信号ＲＥＦに同期して周波数制御信号ＦＣＷを積分して、基準位相を表す第２信号を生成して出力する。
【００２０】
差分器１４は、第１信号と第２信号との差分である第３信号を生成して出力する。第３信号は、基準位相と発振信号の発振器位相との差分である位相誤差信号である。発振器制御部１５は、第３信号に基づいて、発振制御信号を生成して出力する。
【００２１】
位相初期化部１２は、トリガ信号が入力された場合には、第３信号の位相を初期化するための初期化信号を出力する。
【００２２】
基準位相生成器１３は、位相初期化部１２からの初期化信号が入力されると、周波数制御信号ＦＣＷを積分したデータではなく、第１信号をそのまま第２信号として出力する。すなわち、基準位相生成器１３は、トリガ信号生成器８がトリガ信号を出力した場合には、第２信号の位相を第１信号の位相に合わせる。また、基準位相生成器１３は、位相初期化部１２からの初期化信号が入力されなかった場合は、周波数制御信号ＦＣＷを積分したデータに基づいて第２信号を生成して出力する。すなわち、基準位相生成器１３は、トリガ信号生成器８がトリガ信号を出力していない間は、基準信号ＲＥＦに同期して周波数制御信号ＦＣＷを積分したデータに基づいて第２信号を生成する。
【００２３】
図２は図１の受信機１の待受時の処理手順の一例を示すフローチャートである。待受開始時には、電源制御部３は、ＡＤＰＬＬ制御部２に電源電圧を供給し（ステップＳ１）、ＡＤＰＬＬ制御部２は、発振器５の発振信号の周波数を、周波数制御信号ＦＣＷによって決定される所望の周波数にロックするＰＬＬ制御を行う（ステップＳ２）。
【００２４】
所望の周波数にロックすると、電源制御部３は、ＡＤＰＬＬ制御部２への電源電圧の供給を停止する（ステップＳ３）。ロックしたときの発振器制御部１５が出力する発振制御信号は、ホールド部４で保持されている。よって、ＡＤＰＬＬ制御部２への電源電圧の供給が停止しても、発振器５は、ホールド部４に保持されている発振制御信号に基づいて発振信号を生成する。ＡＤＰＬＬ制御部２への電源電圧の供給を停止することで、受信機１の消費電力の削減が図れる。
【００２５】
ＡＤＰＬＬ制御部２への電源電圧の供給を停止した時点で、タイマ８ａをいったんリセットして、タイマ計測を開始する（ステップＳ４）。このタイマ８ａは、トリガ信号生成器８にて定期的にトリガ信号を出力するために用いられる。
【００２６】
トリガ信号生成器８は、タイマ８ａによる計測時間が予め定めた時間Ｔｉになるか、あるいは受信信号検出器７にて所定の周波数帯域の受信信号の受信が検出されるまで待機する（ステップＳ５）。待機中は、発振器５は、ホールド部４に保持されている発振制御信号に基づいて発振信号を生成する。
【００２７】
タイマ８ａによる計測時間が予め定めた時間Ｔｉになるか、あるいは受信信号検出器７にて所定の周波数帯域の受信信号の受信が検出されると、トリガ信号生成器８はトリガ信号を生成して出力する（ステップＳ６）。電源制御部３は、トリガ信号を受信すると、ＡＤＰＬＬ制御部２への電源電圧の供給を開始する（ステップＳ７）。これにより、位相周波数検出器１１は第１信号を生成して出力し、位相初期化部１２は初期化信号を出力する。また、基準位相生成器１３は、第１信号をそのまま第２信号として出力する。よって、発振器制御部１５は、位相ゼロの発振制御信号を出力する。発振器５は、位相ゼロの発振制御信号に基づいて発振信号を生成する（ステップＳ８）。受信機１は、発振信号に同期して受信信号を受信して受信処理を行う。その後は、位相周波数検出器１１で検出された、発振信号の周波数および位相に応じた第１信号に基づいて、発振信号の周波数のＰＬＬ制御が行われる。すなわち、受信信号の待受期間中は、ステップＳ２〜Ｓ８の処理が繰り返される。
【００２８】
図３は図１の受信機１の待受時のタイミング図である。図３の時刻ｔ１〜ｔ２の間は、ＡＤＰＬＬ制御部２が発振信号を所望の周波数にロックさせるまでの期間である。この期間内では、電源制御部３がＡＤＰＬＬ制御部２に電源電圧を供給するため、ＡＤＰＬＬ制御部２はＰＬＬ制御を行い、ＡＤＰＬＬ制御部２から出力される発振制御信号の周波数は徐々に安定する。また、差分器１４から出力される位相誤差信号に対応する第３信号も、時刻ｔ２に近づくにつれて小さくなる。
【００２９】
時刻ｔ２で、ＡＤＰＬＬ制御部２が発振信号を所望の周波数にロックすると、時刻ｔ２〜ｔ３では、電源制御部３はＡＤＰＬＬ制御部２への電源供給を停止する。この期間内は、発振器５は、ホールド部４に保持された発振制御信号に基づいて発振信号を生成するが、ホールド部４に保持された発振制御信号が徐々に変化する影響などで、発振信号と基準信号ＲＥＦとの位相誤差は徐々に増大していき、差分器１４から出力される第３信号の振幅は徐々に大きくなる。
【００３０】
時刻ｔ３で、タイマ８ａの計測時間が所定時間Ｔｉに達すると、トリガ信号生成器８はトリガ信号を出力する。これにより、時刻ｔ３〜ｔ４の間は再び、電源制御部３はＡＤＰＬＬ制御部２に電源電圧を供給する。時刻ｔ４の時点では、位相初期化部１２からの初期化信号により、差分器１４から出力される位相誤差に対応する第３信号は位相ゼロの信号になる。よって、発振信号と基準信号ＲＥＦとの位相誤差はゼロになり、発振信号の周波数が大きく変動することなく、比較的短時間で発振信号の周波数はロックされる。
【００３１】
時刻ｔ４で、電源制御部３は再びＡＤＰＬＬ制御部２への電源供給を停止する。これにより、時刻ｔ４〜ｔ５では、時刻ｔ２〜ｔ３と同様に、位相誤差が徐々に増大し、第３信号の振幅が大きくなる。
【００３２】
時刻ｔ５になると、再びタイマ８ａの計測時間が所定時間Ｔｉに達してトリガ信号が出力され、時刻ｔ５〜ｔ６の間は、ＡＤＰＬＬ制御部２に電源電圧が供給されて、発振信号のＰＬＬ制御が再び行われて、時刻ｔ６で、発振信号の周波数はロックされる。
【００３３】
その後、時刻ｔ６〜ｔ７は再び、電源制御部３はＡＤＰＬＬ制御部２への電源電圧の供給を停止する。これにより、時刻ｔ２〜ｔ３と同様に、発振信号と基準信号ＲＥＦとの位相誤差は徐々に増大するが、時刻ｔ７のときに受信信号検出器７にて、所定の周波数帯域の受信信号の受信が検出されると、トリガ信号生成器８はトリガ信号を出力する。これにより、タイマ８ａの計測時間が所定時間Ｔｉに達する前であっても、電源制御部３はＡＤＰＬＬ制御部２への電源電圧の供給を再開し、発振信号と基準信号ＲＥＦとの位相誤差をゼロにした上で、受信部６による受信処理を行う。
【００３４】
図４は、基準位相生成器１３が生成する基準位相を表す第３信号の波形ｗ１と、発振器５から出力される発振信号の発振器位相を表す第１信号の波形ｗ２と、発振信号の波形ｗ３とを示す図である。
【００３５】
図４の時刻ｔ１１〜ｔ１２は、ＡＤＰＬＬ制御部２にて発振信号のＰＬＬ制御を行っている期間であり、発振器位相と基準位相は一致しており、発振信号の周波数も一定に維持される。時刻ｔ１２〜ｔ１３は、電源制御部３がＡＤＰＬＬ制御部２への電源電圧を停止した待受期間である。この期間内では、ホールド部４に保持された発振制御信号が変化することから、発振器位相が変動する。図４では、基準位相を表す第３信号に重ねて、第１信号の波形ｗ２を破線で示している。このように、ＡＤＰＬＬ制御部２への電源電圧を停止すると、発振信号のＰＬＬ制御が行われなくなるため、発振器位相と発振信号の周波数とが変動してしまう。時刻ｔ１３でトリガ信号が出力されると、位相初期化部１２にて発振器位相と基準位相とを強制的に一致する処理が行われ、発振信号の発振周波数のずれもなくなる。
【００３６】
図５は図１の一変形例による受信機１の概略構成を示すブロック図である。図５の受信機１は、トリガ信号生成器８の内部構成が図１と異なる他は、図１と共通する。図５のトリガ信号生成器８は、タイマ８ａからの所定時間Ｔｉごとの信号と、受信信号検出器７の出力信号と、受信機１のパワーオンリセット信号ＰＯＲとのいずれかにより、トリガ信号を生成する。これにより、受信機１のパワーオンリセット時には、差分器１４から出力される第３信号の位相差はゼロになり、短時間で発振信号の周波数および位相を安定化させることができる。
【００３７】
このように、本実施形態では、ＡＤＰＬＬ制御部２により発振信号のＰＬＬ制御を行い、発振信号が所望の周波数にロックすると、ＡＤＰＬＬ制御部２での電源電圧の供給を停止し、その後、タイマ８ａにより所定時間ごと、または所定の周波数帯域の信号が受信されたときに一時的にＡＤＰＬＬ制御部２への電源電圧の供給を行う。待受期間内にＡＤＰＬＬ制御部２に電源電圧を供給する際には、位相初期化部１２にて、発振器位相に合わせて基準位相を設定するため、ＡＤＰＬＬ制御部２がＰＬＬ制御を再開した直後に発振信号の周波数が大きく変動するおそれが無くなり、発振信号の周波数と位相を迅速に安定化させることができる。これにより、待受期間内にＡＤＰＬＬ制御部２に電源電圧を供給する期間を短縮でき、発振信号の周波数と位相のずれを少なくしつつ、消費電力の削減も図れる。
【００３８】
（第２の実施形態）
第２の実施形態は、発振器５から出力される発振信号の周波数がずれたときにトリガ信号を生成するものである。
【００３９】
図６は第２の実施形態による受信機１の概略構成を示すブロック図である。図６の受信機１は、図１の構成に加えて、周波数誤差検出部９を備えている。周波数誤差検出部９は、発振器５から出力される発振信号の周波数が予め定めた範囲よりもずれてしまったか否かを検出し、この範囲よりもずれてしまうと、周波数誤差信号を出力する。周波数誤差信号はトリガ信号生成器８に入力される。
【００４０】
トリガ信号生成器８は、タイマ８ａから所定時間Ｔｉごとに出力されるタイマ信号と、受信信号検出器７から出力される信号と、周波数誤差信号との少なくとも１つが入力されると、トリガ信号を生成する。
【００４１】
これにより、第２の実施形態による受信機１では、ＡＤＰＬＬ制御部２への電源電圧の供給を停止している最中に、何らかの事情で発振信号の周波数がずれた場合であっても、発振器位相に合わせて基準位相を設定して、差分器１４から出力される第３信号を位相差ゼロの信号にするため、ＡＤＰＬＬ制御部２への電源電圧の供給を再開した直後に、発振信号の周波数と位相とが大きくずれるおそれがなくなる。よって、待受時間にＡＤＰＬＬ制御部２への電源電圧の供給を停止している期間を長くすることができ、消費電力の削減が図れる。
【００４２】
なお、図６のトリガ信号生成器８に、図５と同様のパワーオンリセット信号ＰＯＲを入力して、パワーオンリセット時にもトリガ信号を出力してもよい。
【００４３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００４４】
（第３の実施形態）
上述した第１および第２の実施形態における受信機１は、受信回路６１または、受信回路６１および送信回路６２を備えた無線通信装置６３における受信回路６１に適用可能である。
図７は第１および第２の実施形態におけるＡＤＰＬＬ構成の受信機１と同様の構成を有する受信回路６１および無線通信装置６３の内部構成を示すブロック図である。
【００４５】
図７の無線通信装置６３は、ＲＦ部９１とベースバンド部９２とを備えている。ＲＦ部９１は、送信回路６２と、受信回路６１と、送信回路６２および受信回路６１が共用する局部発振信号を生成する発振器６０と、アンテナ部８０に接続されたバンドパスフィルタ（ＢＰＦ）６４とを有する。ベースバンド部９２は、ベースバンド処理を行う信号処理部（ＤＳＰ）６５を有する。
【００４６】
図７の発振器６０は、図１のＡＤＰＬＬ制御部２、電源制御部３と、ホールド部４と、発振器５と、受信信号検出器７と、トリガ信号生成器８とに対応している。また、図７の受信回路６１は、図１の受信部６に対応している。図７の無線通信装置６３のすべては、１チップのＩＣ（Integrated Circuit：集積回路）で構成可能である。あるいは、図７の無線通信装置６３を複数のチップで構成してもよい。例えば、ＲＦ部９１とベースバンド部９２を別個のチップで構成してもよいし、ＲＦ部９１を複数のチップで構成してもよいし、ベースバンド部９２を複数のチップで構成してもよい。
【００４７】
受信回路６１は、送受切替スイッチ７１と、低雑音増幅器（ＬＮＡ）７２と、Ｉ信号受信用のミキサ（ＭＩＸ）７３、ローパスフィルタ（ＬＰＦ）７４およびＡ／Ｄ変換器（ＡＤＣ）７５と、Ｑ信号受信用のミキサ（ＭＩＸ）７６、ローパスフィルタ（ＬＰＦ）７７およびＡ／Ｄ変換器（ＡＤＣ）７８と、発振器６０からの局部発振信号を分周する分周器７９とを有する。
【００４８】
送信回路６２は、送受切替スイッチ８１と、パワーアンプ（ＰＡ）８２と、Ｉ信号送信用のミキサ（ＭＩＸ）８３、ローパスフィルタ（ＬＰＦ）８４およびＤ／Ａ変換器（ＤＡＣ）８５と、Ｑ信号送信用のミキサ（ＭＩＸ）８６、ローパスフィルタ（ＬＰＦ）８７およびＤ／Ａ変換器（ＤＡＣ）８８と、発振器６０からの局部発振信号を分周する分周器８９とを有する。
【００４９】
信号処理部６５は、送信処理機能と、受信処理機能と、ＭＡＣ（Media Access Control）層またはその上位のネットワーク階層の処理を行う機能とを備えている。
【００５０】
図７の受信回路機６１と送信回路６２のそれぞれを単体で備える無線通信装置６３を設けてもよい。
【００５１】
図７の無線通信装置６３は、一つのアンテナ部８０しか備えていないが、アンテナの数には特に制限はない。例えば、送信用のアンテナ部８０と受信用のアンテナ部８０を別個に設けてもよいし、Ｉ信号用のアンテナ部８０とＱ信号用のアンテナ部８０を別個に設けてもよい。アンテナ部８０が一つだけのときは、送受切替スイッチで、送信と受信を切り替えればよい。
【００５２】
図７に示した無線通信装置６３は、アクセスポイントや無線ルータ、コンピュータなどの据置型の無線通信装置６３にも適用できるし、スマートフォンや携帯電話等の携帯可能な無線端末にも適用できるし、マウスやキーボードなどのホスト装置と無線通信を行う周辺機器にも適用できるし、無線機能を内蔵したカード状部材にも適用できるし、生体情報を無線通信するウェアラブル端末にも適用できる。図７に示した無線通信装置６３同士での無線通信の無線方式は、特に限定されるものではなく、第３世代以降のセルラー通信、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、近接無線通信など、種々のものが適用可能である。
【００５３】
図８はホスト装置であるＰＣ９１と周辺機器であるマウス９２との間で無線通信を行う例を示しており、ＰＣ９１とマウス９２の双方に、図７に示した無線通信装置６３が内蔵されている。マウス９２は、内蔵バッテリの電力を利用して無線通信を行うが、バッテリを内蔵するスペースは限られているため、できるだけ低消費電力で無線通信を行う必要がある。このため、Bluetooth（登録商標）４．０の規格の中で策定されたBluetooth Low Energyなどの低消費無線通信が可能な無線方式を用いて無線通信を行うのが望ましい。
【００５４】
図９はウェアラブル端末９３とホスト装置（例えばＰＣ９１）との間で無線通信を行う例を示している。ウェアラブル端末９３は、人間の身体に装着されるものであり、図９のように腕に装着するタイプだけでなく、シールタイプなどの身体に貼り付けるものや、眼鏡タイプおよびイヤホンタイプなどの腕以外の身体に装着するものや、ペースメーカなどの身体の内部に入れるものなど、種々のものが考えられる。図９の場合も、ウェアラブル端末９３とＰＣ９１の両方に、図７に示した無線通信装置６３が内蔵されている。なお、ＰＣ９１とは、コンピュータやサーバなどである。ウェアラブル端末９３も、人間の身体に装着されるため、内蔵バッテリのためのスペースが限られているため、上述したBluetooth Low Energy等の低消費電力での無線通信が可能な無線方式を採用するのが望ましい。
【００５５】
また、図７に示した無線通信装置６３同士で無線通信を行う場合、無線通信によって送受される情報の種類は特に限定されない。ただし、動画像データのようなデータ量の多い情報を送受する場合と、マウス９２の操作情報のようにデータ量の少ない情報を送受する場合とでは、無線方式を変えるのが望ましく、送受される情報量に応じて最適な無線方式で無線通信を行う必要がある。
【００５６】
さらに、図７に示した無線通信装置６３同士で無線通信を行う場合、無線通信の動作状態をユーザに報知する報知部を設けてもよい。報知部の具体例としては、例えば、ＬＥＤ等の表示装置に動作状態を表示してもよいし、バイブレータの振動により動作状態を報知してもよいし、スピーカやブザー等による音声情報より動作状態を報知してもよい。
【００５７】
上述した各実施形態で説明した受信機１および無線通信装置６３の少なくとも一部は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、受信機１および無線通信装置６３の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
【００５８】
また、受信機１および無線通信装置６３の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
【００５９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６０】
１  受信機、２  ＡＤＰＬＬ制御部、３  電源制御部、４  ホールド部、５  発振器、６  受信部、７  受信信号検出器、８  トリガ信号生成器、９  周波数誤差検出部、１１  位相周波数検出器、１２  位相初期化部、１３  基準位相生成器、１４  差分器、１５  発振器制御部、６０  発振器、６１  受信回路、６２  送信回路、６３  無線通信装置、６４  バンドパスフィルタ、６５  信号処理部、７１  送受切替スイッチ、７２  低雑音増幅器、７３  ミキサ、７４  ローパスフィルタ、７５  Ａ／Ｄ変換器、７６  ミキサ、７７  ローパスフィルタ、７８  Ａ／Ｄ変換器、７９  分周器、８１  送受切替スイッチ、８２  パワーアンプ、８３  ミキサ、８４  ローパスフィルタ、８５  Ｄ／Ａ変換器、８６  ミキサ、８７  ローパスフィルタ、８８  Ｄ／Ａ変換器、８９  分周器
【図１】
2017130888.tif 000003
【図２】
2017130888.tif 000004
【図３】
2017130888.tif 000005
【図４】
2017130888.tif 000006
【図５】
2017130888.tif 000007
【図６】
2017130888.tif 000008
【図７】
2017130888.tif 000009
【図８】
2017130888.tif 000010
【図９】
2017130888.tif 000011
【手続補正書】
【提出日】平成29年1月19日(2017.1.19)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2017130888.tif 000012