(57)【要約】【課題】高速かつ効率よくパワー半導体素子をスイッチングさせることが可能なスイッチング回路を低コストで提供する。【解決手段】本発明のスイッチング回路は、一次側巻線に交流信号が供給されるトランスＴ１と、トランスＴ１の二次側巻線に誘起される交流信号がベースに入力される第１トランジスタＱ１と、トランスＴ１の二次側巻線に誘起される交流信号がベースに入力される第２トランジスタＱ２と、トランスＴ１の二次側巻線に誘起される交流信号を整流して正電圧の直流電圧及び負電圧の直流電圧をそれぞれ生成し、その正電圧の直流電圧を第１トランジスタＱ１のコレクタに印加し、その負電圧の直流電圧を第２トランジスタＱ２のコレクタに印加する整流回路１０と、第１トランジスタＱ１のエミッタ及び第２トランジスタＱ２のエミッタの電圧でスイッチング駆動される電界効果トランジスタＱ３と、を備える。【選択図】図１
2017143382.tif 000002
【特許請求の範囲】
【請求項１】
一次側巻線に交流信号が供給されるパルストランスと、
前記パルストランスの二次側巻線に誘起される交流信号がベースに入力されるＮＰＮ型バイポーラトランジスタと、
前記パルストランスの二次側巻線に誘起される交流信号がベースに入力されるＰＮＰ型バイポーラトランジスタと、
前記パルストランスの二次側巻線に誘起される交流信号を整流して正電圧の直流電圧及び負電圧の直流電圧をそれぞれ生成し、その正電圧の直流電圧を前記ＮＰＮ型バイポーラトランジスタのコレクタに印加し、その負電圧の直流電圧を前記ＰＮＰ型バイポーラトランジスタのコレクタに印加する整流回路と、
前記ＮＰＮ型バイポーラトランジスタのエミッタ及び前記ＰＮＰ型バイポーラトランジスタのエミッタの電圧でスイッチング駆動されるパワー半導体素子と、を備えるスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング回路に関する。
【背景技術】
【０００２】
スイッチング電源やモータ駆動回路等に用いられるスイッチング回路として、いわゆるパルストランスを介してスイッチング信号を伝送し、パルストランスの二次側に誘起されるパルス信号でパワー半導体素子をスイッチングするスイッチング回路が公知である。パルストランスは、変圧器としてではなく変成器として、つまり交流信号を電気的に絶縁して伝送する目的で用いられるトランスである。
【０００３】
このようなパルストランスを備えるスイッチング回路においては、パワー半導体素子のスイッチング速度を上げていくに従って、そのパワー半導体素子の駆動電流が増加していくことになる。しかしパルストランスの二次側巻線から供給可能な電流は、パルストランスのインダクタンスと内部抵抗に依存する。そのためパワー半導体素子のスイッチング速度を上げていくに従って、例えばパルストランスの巻線を太くしたりギャップを設けたりする必要が生ずる。そしてパルストランスの巻線を太くし、より多くの電流をパルストランスの二次側巻線から供給したパワー半導体素子を駆動すると、パルストランスにおける損失、パワー半導体素子における損失が増加して効率が低下してしまう。さらに上記のようなスイッチング回路においては、パルストランスのインダクタンスが支配的になるため、所望の速度でパワー半導体素子をスイッチングさせることが容易ではないという課題がある。
【０００４】
このような課題を解決することを目的とした従来技術の一例として、直流電源の両端にトーテムポール接続された２つのトランジスタからなる回路がパルストランスの二次側に設けられているスイッチング回路が公知である。当該従来技技術のスイッチング回路は、パルストランスの二次側に誘起されるパルス信号で２つのトランジスタが駆動され、その２つのトランジスタのエミッタの電圧でパワー半導体素子がスイッチング駆動される（例えば特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１７０１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら上記の従来のスイッチング回路は、十分なスイッチング速度や効率が依然として得られない場合があり、さらなる高速化及び高効率化が求められている。また従来のスイッチング回路は、パルストランスの二次側に直流電源が設けられているため、回路の大型化や大幅なコスト増を招来する虞がある。
【０００７】
このような状況に鑑み本発明はなされたものであり、その目的は、高速かつ効率よくパワー半導体素子をスイッチングさせることが可能なスイッチング回路を低コストで提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、一次側巻線に交流信号が供給されるパルストランスと、前記パルストランスの二次側巻線に誘起される交流信号がベースに入力されるＮＰＮ型バイポーラトランジスタと、前記パルストランスの二次側巻線に誘起される交流信号がベースに入力されるＰＮＰ型バイポーラトランジスタと、前記パルストランスの二次側巻線に誘起される交流信号を整流して正電圧の直流電圧及び負電圧の直流電圧をそれぞれ生成し、その正電圧の直流電圧を前記ＮＰＮ型バイポーラトランジスタのコレクタに印加し、その負電圧の直流電圧を前記ＰＮＰ型バイポーラトランジスタのコレクタに印加する整流回路と、前記ＮＰＮ型バイポーラトランジスタのエミッタ及び前記ＰＮＰ型バイポーラトランジスタのエミッタの電圧でスイッチング駆動されるパワー半導体素子と、を備えるスイッチング回路である。
【０００９】
本発明に係るスイッチング回路は、パルストランスの二次側巻線に誘起される交流信号を整流して正負の直流電圧をそれぞれ生成する。そしてＮＰＮ型バイポーラトランジスタのコレクタには、その正電圧の直流電圧が印加され、ＰＮＰ型バイポーラトランジスタのコレクタには、その負電圧の直流電圧が印加される。したがって本発明に係るスイッチング回路は、従来のスイッチング回路のようにパルストランスの二次側に直流電源を設ける必要がないので、その分だけ従来のスイッチング回路よりも電力損失が少なく、そして高効率である。また本発明に係るスイッチング回路は、従来のスイッチング回路のようにパルストランスの二次側に直流電源を設ける必要がないので、従来のスイッチング回路よりも低コストで製造することができる。
【００１０】
さらに本発明に係るスイッチング回路は、パワー半導体素子がＯＮからＯＦＦへ切り替わるタイミング（ＰＮＰ型バイポーラトランジスタがＯＮするタイミング）で、ＰＮＰ型バイポーラトランジスタのエミッタが負電圧になる。そのため本発明に係るスイッチング回路は、パワー半導体素子のスイッチング駆動信号の立ち下がりをより速くすることができる。それによって本発明に係るスイッチング回路は、従来のスイッチング回路よりも高速にパワー半導体素子をスイッチングさせることができる。
【００１１】
これにより本発明によれば、高速かつ効率よくパワー半導体素子をスイッチングさせることが可能なスイッチング回路を低コストで提供できるという作用効果が得られる。
【発明の効果】
【００１２】
本発明によれば、高速かつ効率よくパワー半導体素子をスイッチングさせることが可能なスイッチング回路を低コストで提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係るスイッチング回路の構成を図示した回路図。
【図２】本発明に係るスイッチング回路の動作を図示したタイミングチャート。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図面を参照しながら説明する。
尚、本発明は、以下説明する実施例に特に限定されるものではなく、特許請求の範囲に記載された発明の範囲内で種々の変形が可能であることは言うまでもない。
【００１５】
本発明に係るスイッチング回路の構成について、図１及び図２を参照しながら説明する。
図１は、本発明に係るスイッチング回路の構成を図示した回路図である。図２は、本発明に係るスイッチング回路の動作を図示したタイミングチャートである。
【００１６】
本発明に係るスイッチング回路は、交流信号源Ｍ１、トランスＴ１、整流回路１０、駆動回路２０、電界効果トランジスタＱ３を備える。
【００１７】
交流信号源Ｍ１は、例えばマイコン制御回路や制御ＩＣ等であり、電界効果トランジスタＱ３の制御信号となる交流信号を出力する。トランスＴ１は、いわゆるパルストランスである。トランスＴ１は、一次側巻線に交流信号源Ｍ１が接続されており、交流信号源Ｍ１が出力する交流信号が一次側巻線の両端に印加される。
【００１８】
整流回路１０は、両波倍電圧整流回路であり、第１抵抗Ｒ１１、第２抵抗Ｒ１２、第１ダイオードＤ１１、第２ダイオードＤ１２、第１コンデンサＣ１１、第２コンデンサＣ１２を含む。
【００１９】
第１抵抗Ｒ１１は、トランスＴ１の二次側巻線の巻き始め端に一端が接続され、第１ダイオードＤ１１のアノードに他端が接続されている。第１ダイオードＤ１１のカソードは、第１コンデンサＣ１１の一端に接続されている。第１コンデンサＣ１１の他端は、トランスＴ１の二次側巻線の巻き終わり端に接続されている。第２ダイオードＤ１２は、トランスＴ１の二次側巻線の巻き始め端にカソードが接続され、第２抵抗Ｒ１２の一端にアノードが接続されている。第２抵抗Ｒ１２の他端は、第２コンデンサＣ１２の一端に接続されている。第２コンデンサＣ１２の他端は、トランスＴ１の二次側巻線の巻き終わり端に接続されている。
【００２０】
このような構成の整流回路１０は、トランスＴ１の二次側巻線に誘起される交流信号（符号ａ）を第１ダイオードＤ１１及び第１コンデンサＣ１１によって整流し、正電圧の直流電圧＋Ｖｏを生成する（符号ｃ）。この正電圧の直流電圧＋Ｖｏは、第１抵抗Ｒ１１によって電流が制限される。また整流回路１０は、トランスＴ１の二次側巻線に誘起される交流信号を第２ダイオードＤ１２及び第２コンデンサＣ１２によって整流し、負電圧の直流電圧−Ｖｏを生成する（符号ｄ）。この負電圧の直流電圧−Ｖｏは、第２抵抗Ｒ１２によって電流が制限される。
尚、本発明の「整流回路」は、上記説明した両波倍電圧整流回路に特に限定されるものではなく、トランスＴ１の二次側巻線に誘起される交流信号を整流して正電圧の直流電圧＋Ｖｏ及び負電圧の直流電圧−Ｖｏをそれぞれ生成するものであれば、どのような整流回路でもよい。
【００２１】
駆動回路２０は、第１トランジスタＱ１、第２トランジスタＱ２、抵抗Ｒ１を含む。
【００２２】
第１トランジスタＱ１は、ＮＰＮ型バイポーラトランジスタである。第２トランジスタＱ２は、ＰＮＰ型バイポーラトランジスタである。抵抗Ｒ１は、トランスＴ１の二次側巻線の巻き始め端に一端が接続されており、他端が第１トランジスタＱ１のベース及び第２トランジスタＱ２のベースに接続されている。それによってトランスＴ１の二次側巻線に誘起される交流信号が第１トランジスタＱ１のベース及び第１トランジスタＱ１のベース及び第２トランジスタＱ２のベースに入力される（符号ｂ）。したがって第１トランジスタＱ１と第２トランジスタＱ２は交互にＯＮ／ＯＦＦする。第１トランジスタＱ１のベース電流及び第２トランジスタＱ２のベース電流は、抵抗Ｒ１によって制限される。
【００２３】
第１トランジスタＱ１は、整流回路１０の第１ダイオードＤ１１と第１コンデンサＣ１１との接続点にコレクタが接続されている。第２トランジスタＱ２は、整流回路１０の第２抵抗Ｒ１２と第２コンデンサＣ１２との接続点にコレクタが接続されている。つまり第１トランジスタＱ１のコレクタには、整流回路１０で生成される正電圧の直流電圧＋Ｖｏが印加され、第２トランジスタＱ２のコレクタには、整流回路１０で生成される負電圧の直流電圧−Ｖｏが印加される。
【００２４】
「パワー半導体素子」の一例としての電界効果トランジスタＱ３は、Ｎチャネル型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。電界効果トランジスタＱ３は、第１トランジスタＱ１のエミッタ及び第２トランジスタＱ２のエミッタにゲートが接続されており、第１トランジスタＱ１のエミッタ及び第２トランジスタＱ２のエミッタの電圧でスイッチング駆動される。電界効果トランジスタＱ３のソースは、トランスＴ１の二次側巻線の巻き終わり端に接続されている。電界効果トランジスタＱ３のドレインは、電界効果トランジスタＱ３のスイッチングによって駆動される任意の回路（図示せず）に接続される。電界効果トランジスタＱ３のゲート電圧波形は、トランスＴ１の二次側巻線の電圧波形とほぼ同じ波形になる。  
尚、本発明の「パワー半導体素子」は、上記の電界効果トランジスタに特に限定されるものではなく、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）やバイポーラパワートランジスタであってもよい。
【００２５】
このように本発明に係るスイッチング回路は、トランスＴ１（パルストランス）の二次側巻線に誘起される交流信号を整流して正の直流電圧＋Ｖｏ及び負の直流電圧−Ｖｏをそれぞれ生成する。そして第１トランジスタＱ１（ＮＰＮ型バイポーラトランジスタ）のコレクタには、その正電圧の直流電圧＋Ｖｏが印加され、第２トランジスタＱ２（ＰＮＰ型バイポーラトランジスタ）のコレクタには、その負電圧の直流電圧−Ｖｏが印加される。したがって本発明に係るスイッチング回路は、従来のスイッチング回路のようにトランスＴ１の二次側に直流電源を設ける必要がないので、その分だけ従来のスイッチング回路よりも電力損失が少なく、そして高効率である。また本発明に係るスイッチング回路は、従来のスイッチング回路のようにトランスＴ１の二次側に直流電源を設ける必要がないので、従来のスイッチング回路よりも低コストで製造することができる。
【００２６】
また一般に電界効果トランジスタは、スイッチング速度を上げようとすると、大きな駆動電流が必要になるのに対し、バイポーラトランジスタである第１トランジスタＱ１又は第２トランジスタＱ２は、ベース電流のｈFE倍までしかコレクタ電流が流れない。そのため本発明に係るスイッチング回路は、トランスＴ１の二次側巻線に大きな電流を流さなくても電界効果トランジスタＱ３の速いスイッチングが可能になる。つまり本発明に係るスイッチング回路は、トランスＴ１の巻線を太くしたりインダクタンスを小さくしたりする等の設計変更を行うことなく、電界効果トランジスタＱ３のスイッチングを高速化するとともに、スイッチング回路を高効率化することが可能になる。
【００２７】
さらに本発明に係るスイッチング回路は、電界効果トランジスタＱ３がＯＮからＯＦＦへ切り替わるタイミング（第２トランジスタＱ２がＯＮするタイミング）で、第２トランジスタＱ２のエミッタが負電圧になる。そのため本発明に係るスイッチング回路は、電界効果トランジスタＱ３のスイッチング駆動信号の立ち下がりをより速くすることができる。電界効果トランジスタＱ３のＯＦＦ時に、電界効果トランジスタＱ３のゲート端子をグランドレベルへ引っ張るよりも、より電位差が大きい負電圧へ引っ張る方が電界効果トランジスタＱ３のスイッチング速度は速くなるからである。それによって本発明に係るスイッチング回路は、従来のスイッチング回路よりも高速に電界効果トランジスタＱ３をスイッチングさせることができる。
【００２８】
これにより本発明によれば、高速かつ効率よくパワー半導体素子をスイッチングさせることが可能なスイッチング回路を低コストで提供できるという作用効果が得られる。
【符号の説明】
【００２９】
１０  整流回路
２０  駆動回路
Ｃ１１、Ｃ１２  コンデンサ
Ｄ１１、Ｄ１２  ダイオード
Ｑ１  第１トランジスタ（ＮＰＮ型バイポーラトランジスタ）
Ｑ２  第２トランジスタ（ＰＮＰ型バイポーラトランジスタ）
Ｑ３  電界効果トランジスタ
Ｔ１  トランス
【図１】
2017143382.tif 000003
【図２】
2017143382.tif 000004