(57)【要約】【課題】補正処理のための構成の規模を低減可能とする固体撮像装置を提供すること。【解決手段】実施形態によれば、固体撮像装置は、画素領域および補正回路であるキズ補正回路１９を備える。画素領域には、画素セルが行方向および列方向へ配列されている。画素セルは、複数の画素を備える。補正回路は、画素からの信号への補正処理を実施する。補正回路は、メモリであるＯＴＰ２２を備える。メモリは、対象画素の位置情報を保持する。対象画素は、補正処理の対象である。メモリは、画素セルに含まれる複数の対象画素に対し、代表画素の位置情報を保持する。代表画素は、複数の対象画素の１つである。【選択図】図４
2017055243.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を備える画素セルが行方向および列方向へ配列された画素領域と、
画素からの信号への補正処理を実施する補正回路と、を備え、
前記補正回路は、補正処理の対象とする対象画素の位置情報を保持するメモリを備え、
前記メモリは、画素セルに含まれる複数の対象画素に対し、前記複数の対象画素の１つである代表画素の位置情報を保持することを特徴とする固体撮像装置。
【請求項２】
前記メモリは、前記代表画素の位置情報と、前記代表画素を含む画素セル内の各画素が対象画素であることを示す識別情報とを保持することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記補正回路は、対象画素への補正値を算出する演算回路を備え、
前記演算回路は、対象画素と同じ行に配置された画素の信号値の平均値を算出することを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記演算回路は、対象画素と同じ行に配置された画素の信号値の平均値である第１平均値と、対象画素と同じ列に配置された画素の信号値の平均値である第２平均値とを算出し、
前記補正回路は、前記第１平均値および前記第２平均値から、対象画素への補正値とする平均値を判定する平均値判定回路を備えることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項５】
前記平均値判定回路は、対象画素を含む画素セルを中心とする列方向における輝度の変化量が第１閾値未満であって、かつ前記列方向における輝度と対象画素を中心とする行方向における輝度との差が第２閾値より大きい場合に、前記第２平均値を補正値と判定することを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記補正回路は、前記代表画素の信号値を基に、前記代表画素を含む画素セル内の各画素を補正処理の対象から除外するか否かを判定する補正判定回路を備えることを特徴とする請求項１から５のいずれか一項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置は、複数の画素で構成された画素セルを備えるものが知られている。画素セルの複数の画素は、互いに画素の構成要素を共有する。固体撮像装置は、複数の画素が互いに共有する構成要素に何らかの不具合があった場合に、画素セル内の各画素の信号出力に異常が生じることがある。
【０００３】
固体撮像装置は、あらかじめ補正対象として登録された画素へのキズ補正を実施するものがある。固体撮像装置は、画素からの信号の欠陥であるキズを、信号処理により補正する。固体撮像装置は、補正の対象とする対象画素の位置情報をメモリに格納する。固体撮像装置は、対象画素について保持する情報を少なくして、補正処理のための回路の規模を低減できることが望まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５５４１７１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一つの実施形態は、補正処理のための構成の規模を低減可能とする固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、固体撮像装置は、画素領域および補正回路を備える。画素領域には、画素セルが行方向および列方向へ配列されている。画素セルは、複数の画素を備える。補正回路は、画素からの信号への補正処理を実施する。補正回路は、メモリを備える。メモリは、対象画素の位置情報を保持する。対象画素は、補正処理の対象である。メモリは、画素セルに含まれる複数の対象画素に対し、代表画素の位置情報を保持する。代表画素は、複数の対象画素の１つである。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１の実施形態の固体撮像装置のブロック図である。
【図２】図２は、図１に示す固体撮像装置を備えるカメラシステムのブロック図である。
【図３】図３は、図１に示す画素領域に配列された画素セルを示す模式図である。
【図４】図４は、図１に示すキズ補正回路のブロック図である。
【図５】図５は、図４に示すキズ補正回路におけるキズ補正の対象画素と、対象画素の周辺の画素とを示す模式図である。
【図６】図６は、図１に示す画素領域に配列された画素セルの変形例を示す模式図である。
【図７】図７は、第２の実施形態の固体撮像装置に備えられたキズ補正回路のブロック図である。
【図８】図８は、図７に示すキズ補正回路におけるキズ補正の対象画素と、対象画素の周辺の画素とを示す模式図である。
【図９】図９は、第２の実施形態の固体撮像装置に備えられたキズ補正回路のブロック図である。
【発明を実施するための形態】
【０００８】
以下に図面を参照して、実施形態にかかる固体撮像装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００９】
（第１の実施形態）
図１は、第１の実施形態の固体撮像装置のブロック図である。図２は、図１に示す固体撮像装置を備えるカメラシステムのブロック図である。カメラシステム１は、カメラモジュール２を備える電子機器であって、例えばカメラ付き携帯端末である。カメラシステム１は、デジタルカメラ等の電子機器であっても良い。
【００１０】
カメラシステム１は、カメラモジュール２および後段処理部３を備える。カメラモジュール２は、撮像光学系４および固体撮像装置５を備える。後段処理部３は、イメージシグナルプロセッサ（ＩＳＰ）６、記録部７および表示部８を備える。
【００１１】
撮像光学系４は、被写体からの光を取り込む。撮像光学系４は、被写体像を結像させる撮像レンズ（図示省略）を備える。固体撮像装置５は、被写体像を撮像する。固体撮像装置５は、ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサである。固体撮像装置５は、ＣＣＤ（Charge  Coupled  Device）であっても良い。
【００１２】
ＩＳＰ６は、固体撮像装置５からの画像信号への信号処理を実施する。ＩＳＰ６は、デモザイク処理、ホワイトバランス調整、カラーマトリクス処理、ガンマ補正等の各種信号処理を実施する。記録部７は、ＩＳＰ６での信号処理を経た画像を記憶媒体等へ記録する。記録部７は、ユーザの操作等に応じて、表示部８へ画像信号を出力する。
【００１３】
表示部８は、ＩＳＰ６からの画像信号、あるいは記録部７から読み出された画像信号に応じて、画像を表示する。表示部８は、例えば、液晶ディスプレイである。カメラシステム１は、ＩＳＰ６での信号処理を経たデータに基づき、カメラモジュール２のフィードバック制御を実施する。
【００１４】
固体撮像装置５は、画素領域１１、制御回路１２、行走査回路１３、列走査回路１４、カラム処理回路１５および撮像処理回路１６を備える。画素領域１１は、行方向および列方向へ配列された画素セルを備える。画素セルは、複数の画素を備える。画素は、光電変換素子であるフォトダイオードを備える。光電変換素子は、入射光量に応じた信号電荷を生成する。画素は、入射光量に応じて生成された信号電荷を蓄積する。画素領域１１は、画素への入射光量に応じた画素信号を出力する。
【００１５】
制御回路１２、行走査回路１３、列走査回路１４、カラム処理回路１５および撮像処理回路１６は、画素領域１１が実装されているチップ上に集積された周辺回路部を構成する。固体撮像装置５の駆動のための各種データおよびクロック信号は、チップ外部のＩＳＰ６から、撮像処理回路１６を経て制御回路１２へ供給される。
【００１６】
制御回路１２は、クロック信号に応じて、周辺回路部の駆動を制御するための各種パルス信号を生成する。制御回路１２は、駆動タイミングを指示するパルス信号を、行走査回路１３、列走査回路１４、カラム処理回路１５および撮像処理回路１６のそれぞれに供給する。
【００１７】
行走査回路１３は、シフトレジスタおよびアドレスデコーダ等を備える。画素駆動回路である行走査回路１３は、画素領域１１の画素へ駆動信号を供給する。制御回路１２は、垂直同期信号に応じたパルス信号を、行走査回路１３へ供給する。行走査回路１３は、画素信号が読み出される画素行を、制御回路１２からのパルス信号に応じて順次選択する。行走査回路１３は、選択された画素行において画素ごとに順次読み出し信号を供給することによる読み出し走査を行う。読み出し信号は、入射光量に応じて生成された画素信号を画素から読み出すための駆動信号である。
【００１８】
行走査回路１３は、画素ごとへの読み出し信号の供給に先行して、各画素へのリセット信号の供給による掃き出し走査を行う。リセット信号は、光電変換素子に残存されている電荷を排出させるための駆動信号である。各画素は、リセット信号が供給されたときから読み出し信号が供給されるまでの間、入射光量に応じて生成された信号電荷を蓄積する。
【００１９】
駆動信号は、行走査回路１３から各画素へ、画素駆動線１７を通じて伝送される。画素駆動線１７は、画素領域１１の画素行ごとに設けられている。画素行は、行方向（水平方向）へ配列された画素からなる。
【００２０】
画素信号は、各画素からカラム処理回路１５へ、垂直信号線１８を通じて伝送される。垂直信号線１８は、画素セルの列ごとに設けられている。
【００２１】
カラム処理回路１５は、垂直信号線１８を伝送した画素信号を、単位回路（図示省略）にて処理する。単位回路は、画素セルの列ごとに設けられている。カラム処理回路１５は、画素信号へ、固定パターンノイズの低減のための相関二重サンプリング処理（ＣＤＳ）を施す。カラム処理回路１５は、アナログ信号である画素信号へ、デジタル信号への変換であるＡＤ変換を施す。カラム処理回路１５は、ＣＤＳおよびＡＤ変換以外の処理を実施しても良い。カラム処理回路１５は、ＣＤＳおよびＡＤ変換を経た画素信号を、単位回路ごとに保持する。
【００２２】
列走査回路１４は、シフトレジスタおよびアドレスデコーダ等を備える。制御回路１２は、水平同期信号に応じたパルス信号を、列走査回路１４へ供給する。列走査回路１４は、画素信号を読み出す画素列を、制御回路１２からのパルス信号に応じて順次選択する。カラム処理回路１５は、列走査回路１４による選択走査に応じて、各単位回路に保持されている画素信号を順次出力する。
【００２３】
撮像処理回路１６は、カラム処理回路１５からの画素信号を処理する。撮像処理回路１６は、キズ補正回路１９を備える。キズ補正回路１９は、画素信号へのキズ補正処理を実施する補正回路である。キズ補正回路１９は、あらかじめ位置情報が登録されたキズを補正する、いわゆるマップキズ補正を実施する。
【００２４】
撮像処理回路１６は、キズ補正回路１９以外に、信号処理のためのいずれの構成を備えていても良い。撮像処理回路１６は、画素の信号値を使用するキズ判定の結果を基にキズ補正を実施する、いわゆるダイレクトキズ補正のための構成を備えていても良い。撮像処理回路１６は、黒レベル補正、ガンマ補正、ノイズ低減処理、レンズシェーディング補正、ホワイトバランス調整、歪曲補正、解像度復元等のための構成を備えていても良い。
【００２５】
固体撮像装置５は、撮像処理回路１６での信号処理を経た信号であるＲＡＷ画像信号をチップ外部へ出力する。カメラシステム１は、本実施形態において固体撮像装置５内で実施するものとした信号処理を、画素領域１１と同じチップ上の周辺回路部以外の回路で実施しても良い。信号処理は、周辺回路部に代えて、例えば後段処理部３のＩＳＰ６が実施しても良い。カメラシステム１は、周辺回路部で実施するものとした信号処理を、周辺回路部とＩＳＰ６の双方で実施しても良い。周辺回路部およびＩＳＰ６は、本実施形態で説明する信号処理以外の信号処理を実施しても良い。
【００２６】
図３は、図１に示す画素領域に配列された画素セルを示す模式図である。Ｘ方向およびＹ方向は、それぞれ画素領域１１における行方向および列方向とする。画素セル２０は、Ｙ方向へ配列された４つの画素により構成されている。
【００２７】
図３において、「Ｒ」、「Ｇ」および「Ｂ」は、それぞれ赤（Ｒ）画素、緑（Ｇ）画素および青（Ｂ）画素を示す。Ｒ画素は、赤色光を検出する画素である。Ｇ画素は、緑色光を検出する画素である。Ｂ画素は、青色光を検出する画素である。Ｒ画素、Ｇ画素およびＢ画素は、それぞれカラーフィルタ（図示省略）を備える。Ｒ画素は、赤色光を選択的に透過させるカラーフィルタを備える。Ｇ画素は、緑色光を選択的に透過させるカラーフィルタを備える。Ｂ画素は、青色光を選択的に透過させるカラーフィルタを備える。
【００２８】
画素領域１１において、Ｒ，ＧおよびＢの各画素は、ベイヤー配列をなす。画素領域１１は、Ｇ画素およびＢ画素を含む画素セル２０と、Ｒ画素およびＧ画素を含む画素セル２０とを備える。
【００２９】
画素セル２０を構成する４つの画素は、画素の構成要素であるＭＯＳトランジスタを共有している。４つの画素は、いわゆる４Ｖ１Ｈの画素共有構造を構成する。４つの画素は、例えば、ＭＯＳトランジスタである転送トランジスタ、フローティングディフュージョン（ＦＤ）、リセットトランジスタ、増幅トランジスタおよび行選択トランジスタを共有している。
【００３０】
画素セル２０は、画素ごとの光電変換素子である４つのフォトダイオード（ＰＤ）を備える。ＰＤは、入射光量に応じた信号電荷を生成する。転送トランジスタは、行走査回路１３からの駆動信号である読み出し信号に応じて、ＰＤからＦＤへ信号電荷を転送する。ＦＤは、転送トランジスタによって転送された信号電荷を、電位へ変換する。
【００３１】
増幅トランジスタは、ＦＤの電位変化を増幅し、画素信号とする。リセットトランジスタは、行走査回路１３からの駆動信号であるリセット信号に応じて、ＦＤの電荷を排出するとともに、ＦＤの電位を一定レベルに初期化する。固体撮像装置５は、画素共有構造を備えることで、画素ごとにＭＯＳトランジスタを配置する場合に比べて、画素ピッチを縮小できる。
【００３２】
図４は、図１に示すキズ補正回路のブロック図である。キズ補正回路１９は、平均値算出回路２１、ＯＴＰ（One  Time  Programmable  memory）２２、キズ判定回路２３およびセレクタ２４を備える。平均値算出回路２１、キズ判定回路２３およびセレクタ２４は、各種論理回路と、演算結果および各種データの保持のための記憶素子を適宜組み合わせて構成されている。記憶素子は、レジスタおよびメモリのいずれであっても良い。
【００３３】
キズ補正回路１９は、入力された画素信号へ、画素単位での遅延を施す水平遅延線（図示省略）を備える。平均値算出回路２１は、キズ補正の対象である対象画素と同じ行にある同色画素の信号値が入力される。同色画素は、対象画素と同じ色光を検出する画素とする。平均値算出回路２１は、入力された信号値の平均値Ａｘを算出する演算回路である。
【００３４】
ＯＴＰ２２は、対象画素の位置情報を保持するメモリである。キズ判定回路２３は、制御回路１２からのパルス信号とＯＴＰ２２が保持する位置情報とを基に、対象画素からの信号値がセレクタ２４へ入力されるタイミングを把握する。キズ判定回路２３は、対象画素からの信号値がセレクタ２４へ入力されるタイミングに合わせてセレクタ２４へ制御信号を供給する。
【００３５】
セレクタ２４は、水平遅延線からの画素信号と、平均値算出回路２１からの平均値Ａｘとのいずれかを選択する。セレクタ２４は、対象画素に対しては、キズ判定回路２３からの制御信号に応じて、平均値算出回路２１からの平均値Ａｘを選択する。セレクタ２４は、対象画素以外の画素に対しては、水平遅延線からの画素信号を選択する。キズ補正回路１９は、セレクタ２４で選択された信号を出力する。
【００３６】
対象画素の位置情報をＯＴＰ２２へ格納するための調整処理は、例えば固体撮像装置５の製造時の検品工程にて実施される。調整処理では、画素領域１１からキズを検出するための試験が実施される。ＯＴＰ２２には、かかる試験の結果を基に設定された位置情報が格納される。
【００３７】
次に、キズ補正回路１９によるキズ補正の具体例を説明する。図５は、図４に示すキズ補正回路におけるキズ補正の対象画素と、対象画素の周辺の画素とを示す模式図である。
【００３８】
画素セル２０は、４つの画素が共有する要素、例えばＦＤに欠陥があることで、各画素からの信号出力に異常が生じる場合がある。固体撮像装置５は、画素共有構造を採用することで、画素セル２０内の１つの部位における欠陥により、当該画素セル２０内の全ての画素がキズとなることがある。かかる複数のキズは互いに寄り集まって発生するため、画素ごとに分散して発生するキズに比べて、画像において目立ち易いキズとなる。図５において斜線が付された画素セル２０は、２つのＧ画素および２つのＢ画素がいずれもキズである状態を示している。
【００３９】
キズ補正回路１９は、画素セル２０内の全ての画素を対象画素とするキズ補正と、１画素単位のキズを対象とするキズ補正とを実施する。１画素単位のキズは、画素の共有要素における欠陥以外の欠陥により生じたものとする。
【００４０】
ここで、画素セル２０内の全ての画素が対象画素である場合と、それ以外の場合とに分けて、ＯＴＰ２２に格納される対象画素の情報について説明する。画素セル２０内の全ての画素を対象画素とするキズ補正以外の場合の一例として、２画素キズのキズ補正について説明する。２画素キズは、１画素単位のキズが互いに近接する２つの同色画素に生じたものとする。
【００４１】
ＯＴＰ２２は、２画素キズについての情報として、一方のキズの位置情報であるアドレスと、２画素キズの配置態様を表す識別情報とを保持する。キズ判定回路２３は、一方のキズのアドレスと識別情報とを基に、他方のキズのアドレスを求める。キズ補正回路１９は、２つの同色画素を対象画素とするキズ補正を実施する。補正値の算出については、後述する。識別情報は、配置態様ごとに設定された固有の数値とする。
【００４２】
ＯＴＰ２２は、画素セル２０内の全ての画素を対象画素とする場合の情報として、画素セル２０内の１つの代表画素の位置情報であるアドレスと、画素セル２０内の全ての画素を対象画素とすることを表す識別情報とを保持する。
【００４３】
図５に示す画素セル２０では、１つのＧ画素である「Ｇ０」が代表画素に指定される。「Ｇ０」は、当該画素セル２０内の４つの画素のうち画素信号が最も先に読み出される画素である。当該画素セル２０内の４つの画素である対象画素に対し、ＯＴＰ２２は、「Ｇ０」のアドレスと、画素セル２０内の全ての画素を対象画素とすることを表す識別情報とを保持する。識別情報は、上述の２画素キズについて設定された数値以外の固有の数値とする。
【００４４】
キズ判定回路２３は、「Ｇ０」のアドレスと識別情報とを基に、「Ｇ０」を代表画素とする画素セル２０の全ての画素が対象画素であることを把握する。キズ判定回路２３は、画素セル２０内の「Ｇ０」以外の３つの対象画素のアドレスを求める。画素を単位とするＸＹ座標でアドレスを表すとして、「Ｇ０」の位置を（ｘ，ｙ）と置いた場合に、キズ判定回路２３は、他の３つの対象画素について（ｘ，ｙ＋１），（ｘ，ｙ＋２）および（ｘ，ｙ＋３）を得る。
【００４５】
画素セル２０内の４つの対象画素を２組の２画素キズとみなすと、ＯＴＰ２２は、１つの画素セル２０に対して、位置情報および識別情報の組み合わせを２組保持することとなる。本実施形態では、ＯＴＰ２２は、１つの画素セル２０に対して位置情報および識別情報の組み合わせを１組保持すれば足りるため、ＯＴＰ２２に保持する情報の量を低減可能とする。固体撮像装置５は、ＯＴＰ２２の容量を低減可能とし、製造コストを低減できる。
【００４６】
平均値算出回路２１は、１つの対象画素である「Ｇ０」に対し、「Ｇｘ１」および「Ｇｘ２」の信号値の平均値を算出する。「Ｇｘ１」および「Ｇｘ２」は、「Ｇ０」と同じ行に配列されたＧ画素であって、Ｘ方向において、異色画素である１つのＲ画素を挟んで「Ｇ０」と隣接する同色画素である。「Ｇｘ１」および「Ｇｘ２」は、それぞれ（ｘ−２，ｙ）、（ｘ＋２，ｙ）の位置にある。
【００４７】
平均値算出回路２１は、次の式（１）により、「Ｇｘ１」の信号値ＶＧｘ１および「Ｇｘ２」の信号値ＶＧｘ２の平均値Ａｘを算出する。
Ａｘ＝（ＶＧｘ１＋ＶＧｘ２）／２    ・・（１）
【００４８】
セレクタ２４は、水平遅延線からは「Ｇ０」の信号値ＶＧ０が入力され、平均値算出回路２１からは「Ｇ０」に対する補正値である平均値Ａｘが入力される。セレクタ２４は、キズ判定回路２３からの制御信号に応じて平均値Ａｘを選択する。
【００４９】
平均値算出回路２１は、「Ｇ０」以外の３つの対象画素についても、「Ｇ０」の場合と同様に、平均値を算出する。平均値算出回路２１は、画素セル２０内の「Ｇ０」以外のＧ画素である「Ｇ１」が対象画素であるとき、「Ｇ１」と同じ行に配置されたＧ画素の信号値の平均値を算出する。キズ補正回路１９は、対象画素と同じ行に配置された同色画素の信号値を補正値の算出に使用することで、行単位で画素信号を遅延させるための構成を不要とする。キズ補正回路１９は、比較的簡易な回路構成により補正処理を実施できる。
【００５０】
平均値算出回路２１は、１画素単位の対象画素に対しても、画素セル２０内の全ての画素を対象画素とする場合と同様に平均値を算出する。キズ補正回路１９は、１画素単位の対象画素に対しても、画素セル２０内の全ての画素を対象画素とする場合と同様にキズ補正を実施する。
【００５１】
なお、平均値算出回路２１は、上記の式（１）以外の式を使用して平均値を算出しても良い。また、画素領域１１は、４Ｖ１Ｈの画素セル２０を配列したものに限られない。１つの画素セルに含まれる画素の数は適宜変更しても良い。
【００５２】
図６は、図１に示す画素領域に配列された画素セルの変形例を示す模式図である。変形例にかかる画素セル２５は、Ｙ方向へ２つ、Ｘ方向へ４つのマトリクスをなす８個の画素を備える。８個の画素は、いわゆる４Ｖ２Ｈの画素共有構造を構成する。ＯＴＰ２２は、１つの画素セル２５に対して位置情報および識別情報の組み合わせを１組保持する。固体撮像装置５は、ＯＴＰ２２に保持する情報の量を低減できる。
【００５３】
画素領域１１の画素配列は、ベイヤー配列以外の画素配列を備えるものであっても良い。ベイヤー配列以外の画素配列についても、画素セルを配列させた構成に本実施形態を適用することで、固体撮像装置５は、ＯＴＰ２２に保持する情報の量を低減できる。
【００５４】
第１の実施形態によると、キズ補正回路１９は、画素セルを構成する複数の画素である対象画素に対し、代表画素についての位置情報をＯＴＰ２２に保持する。固体撮像装置５は、対象画素についてＯＴＰ２２に保持される情報量を少なくすることができる。これにより、固体撮像装置５は、補正処理のための構成の規模を低減できるという効果を得ることができる。
【００５５】
（第２の実施形態）
図７は、第２の実施形態の固体撮像装置に備えられたキズ補正回路のブロック図である。上記の第１の実施形態と同一の部分には同一の符号を付し、重複する説明を適宜省略する。
【００５６】
キズ補正回路３０は、ラインメモリ３１、平均値算出回路３２，３３、減算器３４，３５、平均値判定回路３６、レジスタ３７、ＯＴＰ２２、キズ判定回路２３およびセレクタ２４を備える。平均値算出回路３２，３３および平均値判定回路３６は、各種論理回路と、演算結果および各種データの保持のための記憶素子を適宜組み合わせて構成されている。記憶素子は、レジスタおよびメモリのいずれであっても良い。
【００５７】
ラインメモリ３１は、画素の信号を行単位で保持する。ラインメモリ３１は、画素信号を一時保持することで、画素領域１１の行ごとに画素信号を遅延させる。ラインメモリ３１は、６つの画素行の信号を保持する。ラインメモリ３１は、例えばＳＲＡＭである。キズ補正回路３０は、ラインメモリ３１からの画素信号へ、画素単位での遅延を施す水平遅延線（図示省略）を備える。
【００５８】
平均値算出回路３２，３３は、入力された信号値の平均値を算出する演算回路である。減算器３４，３５は、入力された信号値の減算を行う論理回路である。平均値判定回路３６は、平均値算出回路３２，３３で算出された平均値から、補正値とする一方の平均値を判定する平均値判定回路である。レジスタ３７は、平均値判定回路３６での判定に使用される閾値を保持する記憶素子である。閾値は、レジスタ３７以外の記憶素子、例えばメモリに保持されても良い。
【００５９】
セレクタ２４は、水平遅延線からの画素信号と、平均値判定回路３６からの補正値とのいずれかを選択する。セレクタ２４は、対象画素に対しては、キズ判定回路２３からの制御信号に応じて、平均値判定回路３６からの補正値を選択する。セレクタ２４は、対象画素以外の画素に対しては、水平遅延線からの画素信号を選択する。キズ補正回路３０は、セレクタ２４で選択された信号を出力する。
【００６０】
次に、キズ補正回路３０によるキズ補正の具体例を説明する。図８は、図７に示すキズ補正回路におけるキズ補正の対象画素と、対象画素の周辺の画素とを示す模式図である。
【００６１】
平均値算出回路３３は、１つの対象画素である「Ｇ０」に対し、「Ｇｘ１」および「Ｇｘ２」の信号値の平均値を算出する。「Ｇｘ１」および「Ｇｘ２」は、それぞれ（ｘ−２，ｙ）、（ｘ＋２，ｙ）の位置にある。平均値算出回路３３は、第１実施形態の平均値算出回路２１と同様に、上記の式（１）により、「Ｇｘ１」の信号値ＶＧｘ１および「Ｇｘ２」の信号値ＶＧｘ２の平均値である第１平均値Ａｘを算出する。
【００６２】
平均値算出回路３２は、１つの対象画素である「Ｇ０」に対し、「Ｇｙ１」および「Ｇｙ２」の信号値の平均値を算出する。「Ｇｙ１」および「Ｇｙ２」は、「Ｇ０」と同じ列に配列されたＧ画素である。「Ｇｙ１」は、Ｙ方向において、異色画素である１つのＢ画素を挟んで「Ｇ０」と隣接する同色画素である。「Ｇｙ２」は、Ｙ方向において、「Ｇ０」から画素セル２０内の他の３つの画素を跨いだ位置にある同色画素である。「Ｇｙ１」および「Ｇｙ２」は、それぞれ（ｘ，ｙ−２）、（ｘ，ｙ＋４）の位置にある。
【００６３】
平均値算出回路３２は、次の式（２）により、「Ｇｙ１」の信号値ＶＧｙ１および「Ｇｙ２」の信号値ＶＧｙ２の平均値である第２平均値Ａｙを算出する。
Ａｙ＝（ＶＧｙ１＋ＶＧｙ２）／２    ・・（２）
【００６４】
減算器３５は、平均値算出回路３２で算出された第２平均値Ａｙから、平均値算出回路３３で算出された第１平均値Ａｘを差し引いた差分Ｄａを算出する（Ｄａ＝Ａｙ−Ａｘ）。差分Ｄａは、Ｙ方向における輝度とＸ方向における輝度との差を表す。
【００６５】
減算器３４は、平均値算出回路３２で算出された第２平均値Ａｙと、「Ｇｙ１」の信号値ＶＧｙ１との差分Ｄｙを算出する（Ｄｙ＝｜Ａｙ−ＶＧｙ１｜）。差分Ｄｙは、「Ｇ０」を含む画素セル２０の上下（Ｙ方向）における輝度の変化量を表す。なお、差分Ｄｙは、「Ｇｙ１」の信号値ＶＧｙ１と「Ｇｙ２」の信号値ＶＧｙ２との差分であっても良い。
【００６６】
レジスタ３７は、第１閾値であるＴｙと第２閾値であるＴａを保持する。ＴｙおよびＴａは、固体撮像装置５の製造時にレジスタ３７へ登録される。レジスタ３７に格納されるＴｙ，Ｔａは、カメラシステム１への設定操作あるいは撮像モード等に応じて変更可能であっても良い。
【００６７】
平均値判定回路３６は、差分Ｄｙと第１閾値Ｔｙを比較する。差分Ｄｙは、画素セル２０を中心とするＹ方向における輝度の変化量を表す。平均値判定回路３６は、ＤｙおよびＴｙの比較結果から、Ｙ方向において輝度が同等であるか否かを判断する。
【００６８】
平均値判定回路３６は、差分Ｄａと第２閾値Ｔａを比較する。差分Ｄａは、「Ｇ０」を中心とするＸ方向における輝度と、画素セル２０を中心とするＹ方向における輝度との差を表す。平均値判定回路３６は、ＤａおよびＴａの比較結果から、Ｙ方向における輝度がＸ方向における輝度に比べて十分に大きいか否かを判断する。
【００６９】
平均値判定回路３６は、ＤｙがＴｙより小さい（Ｄｙ＜Ｔｙ）場合に、画素セル２０を中心とするＹ方向における輝度は同等と判断する。平均値判定回路３６は、ＤａがＴａより大きい（Ｄａ＞Ｔａ）場合に、Ｙ方向における輝度がＸ方向における輝度に比べて十分に大きいと判断する。
【００７０】
Ｄｙ＜ＴｙおよびＤａ＞Ｔａが成立することで、平均値判定回路３６は、「Ｇ０」を含む画素セル２０に沿うＹ方向には、周囲に対して十分な明るさを持つライン状のパターンが存在すると判断する。平均値判定回路３６は、Ｄｙ＜ＴｙおよびＤａ＞Ｔａが成立する場合に、第２平均値Ａｙを補正値と判定する。平均値判定回路３６は、Ｙ方向の画像情報から算出された第２平均値Ａｙを、「Ｇ０」への補正値に採用する。
【００７１】
ＤｙがＴｙ以上（Ｄｙ≧Ｔｙ）、あるいはＤａがＴａ以下（Ｄａ≦Ｔａ）である場合、平均値判定回路３６は、「Ｇ０」を含む画素セル２０に沿うＹ方向にはライン状のパターンは存在しないものと判断する。平均値判定回路３６は、Ｄｙ≧ＴｙおよびＤａ≦Ｔａの少なくとも一方が成立する場合に、第１平均値Ａｘを補正値と判定する。平均値判定回路３６は、Ｘ方向の画像情報から算出された第１平均値Ａｘを、「Ｇ０」への補正値に採用する。
【００７２】
セレクタ２４は、水平遅延線からは「Ｇ０」の信号値ＶＧ０が入力され、平均値判定回路３６からは「Ｇ０」に対する補正値である第１平均値Ａｘまたは第２平均値Ａｙが入力される。セレクタ２４は、キズ判定回路２３からの制御信号に応じて、平均値判定回路３６から入力された第１平均値Ａｘまたは第２平均値Ａｙを選択する。
【００７３】
キズ補正回路３０は、「Ｇ０」以外の３つの対象画素についても、平均値算出回路３２，３３での平均値の算出と、平均値判定回路３６での判定とを行う。平均値算出回路３２は、「Ｇ０」を含む画素セル２０内のＧ画素である「Ｇ１」が対象画素であるとき、第２平均値の算出に、キズ補正後の「Ｇ０」の信号値を使用する。この他、平均値算出回路３２は、「Ｇ０」が対象画素であるときに求められた「Ｇｙ１」および「Ｇｙ２」の信号値の平均値を、そのまま「Ｇ１」が対象画素であるときの第２平均値としても良い。
【００７４】
画素セル２０に沿うＹ方向に明るいラインがある場合、画素セル２０内の各対象画素に対してＸ方向の同色画素の信号値を基に補正値が求められることで、画素セル２０の部分でラインが消える可能性がある。また、Ｘ方向およびＹ方向の二次元方向の同色画素の信号値を同等に使用して補正値が求められる場合、ライン上からの輝度情報に比べてライン以外からの輝度情報が多く反映された補正値が算出されることになる。この場合、画素セル２０の部分でラインの明るさが大幅に低下する可能性がある。
【００７５】
キズ補正回路３０は、平均値判定回路３６での判定により、画素セル２０に沿うＹ方向に明るいラインがあると判断した場合に、Ｙ方向の画像情報から算出された第２平均値を補正値に採用する。キズ補正回路３０は、画素セル２０の部分でのラインの消去、およびラインの明るさの大幅な低下を抑制する。キズ補正回路３０は、画素セル２０の各対象画素への補正処理による画質劣化を抑制できる。
【００７６】
平均値算出回路３２，３３は、上記の式（１）および（２）以外の式を使用して平均値を算出しても良い。平均値判定回路３６は、差分Ｄｙと閾値Ｔｙとの比較と、差分Ｄａが閾値Ｔａとの比較以外の手法により、補正値を判定するものであっても良い。
【００７７】
キズ補正回路３０は、１画素単位の対象画素に対しても、画素セル２０内の全ての画素を対象画素とする場合と同様の手法によりキズ補正を実施しても良い。
【００７８】
第２の実施形態によると、キズ補正回路３０は、平均値判定回路３６での補正値の判定により、補正処理による画質劣化を抑制できる。固体撮像装置５は、高品質な画像を得ることができる。また、第１の実施形態と同様に、固体撮像装置５は、対象画素についてＯＴＰ２２に保持される情報量を少なくすることができる。これにより、固体撮像装置５は、補正処理のための構成の規模を低減でき、かつ高品質な画像を得るという効果を得ることができる。
【００７９】
（第３の実施形態）
図９は、第２の実施形態の固体撮像装置に備えられたキズ補正回路のブロック図である。上記の第１の実施形態と同一の部分には同一の符号を付し、重複する説明を適宜省略する。
【００８０】
キズ補正回路４０は、平均値算出回路２１、ＯＴＰ２２、セレクタ２４、レジスタ４１およびキズ判定回路４２を備える。レジスタ４１は、キズ判定回路４２での判定に使用される閾値Ｔｖｂ，Ｔｖｗを保持する記憶素子である。閾値Ｔｖｂ，Ｔｖｗは、レジスタ４１以外の記憶素子、例えばメモリに保持されても良い。
【００８１】
キズ判定回路４２は、水平遅延線からの対象画素の信号値と、閾値Ｔｖｂ，Ｔｖｗとを比較する。キズ判定回路４２は、かかる比較結果と、ＯＴＰ２２に格納されている位置情報を基に、セレクタ２４へ制御信号を供給する。キズ判定回路４２は、代表画素の信号値を基に、代表画素を含む画素セル２０内の各画素を補正処理の対象から除外するか否かを判定する補正判定回路である。キズ判定回路４２は、各種論理回路と、演算結果および各種データの保持のための記憶素子を適宜組み合わせて構成されている。記憶素子は、レジスタおよびメモリのいずれであっても良い。
【００８２】
次に、キズ補正回路４０によるキズ補正の具体例を説明する。ここでは、図５に示す「Ｇ０」を代表画素とする画素セル２０の各画素が補正対象として登録されている場合を例とする。
【００８３】
キズ判定回路４２は、「Ｇ０」の信号値ＶＧ０と閾値Ｔｖｂ，Ｔｖｗとを比較する。キズ判定回路４２は、信号値ＶＧ０を閾値Ｔｖｂと比較することで、撮像時の固体撮像装置５のアナログゲイン条件および電子シャッタ時間にて「Ｇ０」が黒キズに該当するか否かを判定する。黒キズは、画素が正常に機能しているときに比べて低い信号レベルを示すキズである。
【００８４】
キズ判定回路４２は、信号値ＶＧ０を閾値Ｔｖｗと比較することで、撮像時の固体撮像装置５のアナログゲイン条件および電子シャッタ時間にて「Ｇ０」が白キズに該当するか否かを判定する。白キズは、画素が正常に機能しているときに比べて高い信号レベルを示すキズである。
【００８５】
キズ判定回路４２は、信号値ＶＧ０が閾値Ｔｖｂより大きい（ＶＧ０＞Ｔｖｂ）場合、「Ｇ０」は黒キズに該当しないと判定する。キズ判定回路４２は、信号値ＶＧ０が閾値Ｔｖｗより小さい（ＶＧ０＜Ｔｖｗ）場合、「Ｇ０」は白キズに該当しないと判断する。キズ判定回路４２は、Ｔｖｂ＜ＶＧ０＜Ｔｖｗが成立する場合に、撮像時のアナログゲイン条件および電子シャッタ時間では「Ｇ０」が黒キズおよび白キズのいずれにも該当しないと判定する。キズ判定回路４２は、「Ｇ０」に対してはセレクタ２４への制御信号の供給を停止する。セレクタ２４は、「Ｇ０」に対しては、信号値ＶＧ０を選択する。
【００８６】
キズ判定回路４２は、代表画素である「Ｇ０」についてＴｖｂ＜ＶＧ０＜Ｔｖｗが成立したことにより、画素セル２０内の他の３つの画素について、黒キズおよび白キズのいずれにも該当しないとみなす。キズ判定回路４２は、かかる３つの画素に対しても、セレクタ２４への制御信号の供給を停止する。セレクタ２４は、かかる３つの画素に対しても、それぞれの画素の信号値を選択する。
【００８７】
キズ判定回路４２は、信号値ＶＧ０が閾値Ｔｖｂ以下（ＶＧ０≦Ｔｖｂ）である場合、「Ｇ０」は黒キズに該当すると判定する。キズ判定回路４２は、信号値ＶＧ０が閾値Ｔｖｗ以上（ＶＧ０≧Ｔｖｗ）である場合、「Ｇ０」は白キズに該当すると判定する。キズ判定回路４２は、ＶＧ０≦ＴｖｂあるいはＶＧ０≧Ｔｖｗが成立する場合に、撮像時のアナログゲイン条件および電子シャッタ時間では「Ｇ０」が黒キズあるいは白キズに該当すると判定する。キズ判定回路４２は、「Ｇ０」に対して、セレクタ２４へ制御信号を供給する。セレクタ２４は、「Ｇ０」に対しては、補正値である平均値Ａｘを選択する。
【００８８】
キズ判定回路４２は、代表画素である「Ｇ０」についてＶＧ０≦ＴｖｂあるいはＶＧ０≧Ｔｖｗが成立したことにより、画素セル２０内の他の３つの画素についても、黒キズあるいは白キズに該当するとみなす。キズ判定回路４２は、かかる３つの画素に対しても、セレクタ２４へ制御信号を供給する。セレクタ２４は、かかる３つの画素に対しても、補正値である平均値Ａｘを選択する。
【００８９】
このように、キズ判定回路４２は、「Ｇ０」がキズに該当しないと判定した場合に、「Ｇ０」を含む画素セル２０の各画素をキズ補正の対象から除外する。キズ補正回路４０は、「Ｇ０」がキズに該当するとキズ判定回路４２で判定された場合に、「Ｇ０」を含む画素セル２０の各画素を対象画素とするキズ補正を実施する。
【００９０】
キズ補正回路４０は、画素セル２０の各画素がキズ補正の対象として登録されていても、撮像時のアナログゲイン条件および電子シャッタ時間においてキズとして目立たない場合には、各画素の信号値を正常値として扱う。キズ補正回路４０は、撮像時に状況に応じて対象画素の信号値を残せることで、補正処理を行わないことによる画質への影響を比較的少なくできる。また、キズ補正回路４０は、補正処理による信号の平均化による解像度の低下を抑制できる。これにより、固体撮像装置５は、撮像時に状況に応じて高い画質の画像を得ることができる。
【００９１】
閾値Ｔｖｂ，Ｔｖｗは、固体撮像装置５の製造時にレジスタ４１へ登録される。閾値Ｔｖｂは、黒キズとする輝度の上限として設定された固定値とする。閾値Ｔｖｗは、白キズとする輝度の下限として設定された固定値とする。閾値Ｔｖｂ，Ｔｖｗは、それぞれ固定値に限られない。閾値Ｔｖｂ，Ｔｖｗは、撮像時のアナログゲインおよび電子シャッタ時間の少なくとも一方を変数とする関数であっても良い。キズ判定回路４２は、撮像時におけるパラメータが変数に代入された閾値Ｔｖｂ，Ｔｖｗを、代表画素の信号値と比較する。
【００９２】
キズ補正回路４０は、１画素単位の対象画素に対しても、画素セル２０内の全ての画素を対象画素とする場合と同様の手法によりキズ補正を実施しても良い。キズ補正回路４０は、本実施形態のキズ判定回路４２およびレジスタ４１を、第２の実施形態の構成に組み合わせても良い。
【００９３】
第３の実施形態によると、キズ判定回路４２は、代表画素の信号値を基に、代表画素を含む画素セル２０内の各画素を補正処理の対象から除外するか否かを判定する。キズ補正回路４０は、撮像時の状況に応じて、目立たないキズへの補正処理を抑制できる。固体撮像装置５は、撮像時に状況に応じて高い画質の画像を得ることができる。また、第１の実施形態と同様に、固体撮像装置５は、対象画素についてＯＴＰ２２に保持される情報量を少なくすることができる。これにより、固体撮像装置５は、補正処理のための構成の規模を低減でき、かつ高品質な画像を得るという効果を得ることができる。
【００９４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９５】
５  固体撮像装置、１１  画素領域、１９  キズ補正回路、２０，２５  画素セル、２１，３２，３３  平均値算出回路、２２  ＯＴＰ、２３，４２  キズ判定回路、２４  セレクタ、３６  平均値判定回路。
【図１】
2017055243.tif 000003
【図２】
2017055243.tif 000004
【図３】
2017055243.tif 000005
【図４】
2017055243.tif 000006
【図５】
2017055243.tif 000007
【図６】
2017055243.tif 000008
【図７】
2017055243.tif 000009
【図８】
2017055243.tif 000010
【図９】
2017055243.tif 000011