(57)【要約】【課題】並列接続された絶縁ゲート型半導体素子の電流均等化を図っても、ターンオフする側の還流ダイオード電圧により半導体モジュールが過電圧破壊する虞を有する。【解決手段】半導体モジュールを直列接続した上下アームのうち、一方側アームの絶縁ゲート型半導体素子のコレクタ−エミッタ間電圧から還流ダイオードの電圧傾きｄｖ／ｄｔを検出する検出回路を設ける。検出回路からの電圧信号と設定された還流ダイオード電圧ｄｖ／ｄｔの基準信号との差分に基づいて基準電圧抑制分を演算し、基準電圧抑制分と前記絶縁ゲート型半導体素子のコレクタ基準電圧との差分に基づき出力電圧Voutを演算する基準電圧抑制回路を設ける。基準電圧抑制回路の出力電圧Voutを、他方側アームの定電流回路のコレクタ基準電圧Vrefとして出力するよう構成する。【選択図】  図１
2017130985.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ絶縁ゲート型半導体素子と還流ダイオードを並列接続した半導体モジュールを並列に接続し、並列接続した半導体モジュールを上アームと下アームとして直列接続された電力変換装置であって、絶縁ゲート型半導体素子のターンオン時に流れる電流を検出して定電流回路にフィードバックして一定電流を生成し、生成された電流を絶縁ゲート型半導体素子のゲートに供給する電流均等化手段を有する駆動装置において、
前記直列接続された上下アームのうち、一方側アームの絶縁ゲート型半導体素子のコレクタ−エミッタ間電圧から還流ダイオードの電圧傾きｄｖ／ｄｔを検出する検出回路と、
検出回路からの電圧信号と設定された還流ダイオード電圧ｄｖ／ｄｔの基準信号との差分に基づいて基準電圧抑制分を演算し、基準電圧抑制分と基準電圧Vref-1との差分に基づき出力電圧Voutを演算する基準電圧抑制回路を設け、
基準電圧抑制回路の出力電圧Voutを、他方側アームの前記定電流回路のコレクタ基準電圧Vrefとして出力するよう構成することを特徴とした電力変換装置の駆動装置。
【請求項２】
前記検出回路は、絶縁ゲート型半導体素子のターンオフ時に発生する還流ダイオードの端子電圧から電圧の傾きｄｖ／ｄｔを検出する抵抗と、分圧された電圧から電圧の傾きを演算するオペアンプを備え、
検出回路の出力は、入力電圧と出力電圧が略同値となる絶縁手段を介して前記基準電圧抑制回路に送出し、
基準電圧抑制回路は、入力した電圧と予め設定された還流ダイオード電圧ｄｖ／ｄｔの基準信号との差分に基づいて基準電圧抑制分の演算を行い、演算された基準電圧抑制分と設定された前記基準電圧Vref-1との差分に基づき出力電圧Voutを演算することを特徴とした請求項１記載の電力変換装置の駆動装置。
【請求項３】
前記絶縁ゲート型半導体素子は、ＩＧＢＴであることを特徴とした請求項１又は２記載の電力変換装置の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の駆動装置に係わり、特に絶縁ゲート型半導体素子を並列接続した場合のゲート駆動装置に関するものである。
【背景技術】
【０００２】
大容量の電力変換装置には、ＩＧＢＴなどの絶縁ゲート型半導体素子（以下、単にＩＧＢＴという）を並列接続する構成がある。図２はその電力変換装置を三相構成の例で示したものである。上アームの各相はIGBT-U1，IGBT-U2を並列接続したＩＧＢＴモジュールからなり、下アームの各相はIGBT-D1，IGBT-D2を並列接続したＩＧＢＴモジュールからなってそれぞれは直流電源に接続され、上下アームの各接続点がｕ，ｖ．ｗの交流出力端子となっている。並列接続されてＩＧＢＴモジュールを構成するIGBT-U1，IGBT-U2、及びIGBT-D1，IGBT-D2は、それぞれ電流バランスが良いことが望ましい。
【０００３】
並列接続された複数のＩＧＢＴを所定電流で均等に並列駆動するものとして特許文献１が公知となっている。図３は特許文献１に記載されたゲート駆動回路を示したものである。センサ回路１１でＩＧＢＴのコレクタ電流を監視し、センサ回路１１が出力する信号Vsensを定電流回路７にフィードバックし、ＩＧＢＴのコレクタの基準電圧Vrefと比較することで、コレクタ電流が均等になるようにＩＧＢＴのターンオン能力を調整している。定電流回路７は、ＩＧＢＴにゲート電流を供給するp-FETカレントミラー回路p-FET6a,b、およびこのp-FET6a,bに電流指令を与えるオペアンプ回路5a〜5cを備え、オペアンプ回路5a〜5cはカレントミラー回路p-FET6a,bの電流指令を生成する。このとき、オペアンプ回路5a〜5cの出力電圧をV0、抵抗5bの抵抗値をRrefとすると、I0＝V0／Rrefとなる一定の電流I0を出力する。
【０００４】
オペアンプ回路5a〜5cが動作したとき、n-FET5aに電流I0が流れる。同時にカレントミラー回路p-FET6a,bが動作し、p-FET6aにも同じ電流I0が流れると共に、p-FET6bにも同じ電流I0が流れる。カレントミラー回路p-FET6a,bが動作することにより、ＩＧＢＴのゲート電流を調整しながら、（すなわち、ＩＧＢＴのゲート電荷の充電速度を調整しながら）ＩＧＢＴを動作させる。
【０００５】
特許文献１では、並列接続した各ＩＧＢＴモジュールのコレクタ電流をフィードバック検出し、その検出値に応じてオペアンプ回路5a〜5cの出力電圧V0が調整され、さらにＩＧＢＴのゲート電流値が調整することで、並列接続した各ＩＧＢＴの電流の均等化を実現している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−９３８３６
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一般的な電力変換装置を構成するブリッジ回路は、図２で示すようにＩＧＢＴは直流電圧間に、上アーム側と下アーム側の２直列の接続となっている。また、各ＩＧＢＴには還流ダイオードが逆並列接続されており、並列接続したＩＧＢＴと還流ダイオードを１つのパッケージ内にＩＧＢＴモジュール（半導体モジュール）として格納構成しているのが一般的である。また、上下アームのＩＧＢＴモジュールを１つのパッケージ内に収納した２ｉｎ１タイプのモジュール構成としているものも多用されている。
【０００８】
例えば、図２で示す上アーム側モジュールのＩＧＢＴがターンオンするとき、直列接続された下アーム側モジュールの還流ダイオードが電流遮断する。このとき、上アーム側モジュールのＩＧＢＴのターンオン速度が速いと、還流ダイオードの電流遮断特性によって下アーム側モジュールに発生するサージ電圧が急峻になる。このサージ電圧は、還流ダイオードの電圧傾きｄｖ／ｄｔに依存する。ｄｖ／ｄｔが高いほどサージ電圧が高くなる特性を持つ。特許文献１では、この電圧傾きを監視・制御する手段がないためサージ電圧の抑制ができず、サージ電圧が許容値を超過してＩＧＢＴモジュール内のＩＧＢＴまたは還流ダイオードを過電圧破壊させる虞があった。
【０００９】
本発明が目的とするところは、並列接続されたＩＧＢＴの電流均等化を図りながら過電圧破壊を防止する半導体素子の駆動装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、それぞれ絶縁ゲート型半導体素子と還流ダイオードを並列接続した半導体モジュールを並列に接続し、並列接続した半導体モジュールを上アームと下アームとして直列接続された電力変換装置であって、絶縁ゲート型半導体素子のターンオン時に流れる電流を検出して定電流回路にフィードバックして一定電流を生成し、生成された電流を絶縁ゲート型半導体素子のゲートに供給する電流均等化手段を有する駆動装置において、
前記直列接続された上下アームのうち、一方側アームの絶縁ゲート型半導体素子のコレクタ−エミッタ間電圧から還流ダイオードの電圧傾きｄｖ／ｄｔを検出する検出回路と、
検出回路からの電圧信号と設定された還流ダイオード電圧ｄｖ／ｄｔの基準信号との差分に基づいて基準電圧抑制分を演算し、基準電圧抑制分と基準電圧Vref-1との差分に基づき出力電圧Voutを演算する基準電圧抑制回路を設け、
基準電圧抑制回路の出力電圧Voutを、他方側アームの前記定電流回路のコレクタ基準電圧Vrefとして出力するよう構成する。
【００１１】
本発明の検出回路は、絶縁ゲート型半導体素子のターンオフ時に発生する還流ダイオードの端子電圧から電圧の傾きｄｖ／ｄｔを検出する抵抗と、分圧された電圧から電圧の傾きを演算するオペアンプを備え、
検出回路の出力は、入力電圧と出力電圧が略同値となる絶縁手段を介して前記基準電圧抑制回路に送出し、
基準電圧抑制回路は、入力した電圧と予め設定された還流ダイオード電圧ｄｖ／ｄｔの基準信号との差分に基づいて基準電圧抑制分の演算を行い、演算された基準電圧抑制分と設定された基準電圧Vref-1との差分に基づき出力電圧Voutを演算する。
【００１２】
本発明の絶縁ゲート型半導体素子はＩＧＢＴである。
【発明の効果】
【００１３】
以上のとおり、本発明によれば、各絶縁ゲート型半導体素子のコレクタ電流の均等化を図りながら、ターンオフする側の還流ダイオードの電圧立ち上がりを抑制し、半導体モジュールのサージ電圧の抑制が可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態を示す要部の概略構成図。
【図２】ＩＧＢＴ並列インバータの構成図。
【図３】従来の絶縁ゲート型半導体素子の駆動回路の部分図。
【発明を実施するための形態】
【００１５】
図１は本発明の構成図を示したものである。図２で示したｕ，ｖ．ｗの何れかの相の上アームと下アームに対応するもので、ここでは、ｕ相におけるＩＧＢＴモジュールのIGBT-U1とIGBT-D1の例を示している。また、要素１〜５で構成されるＩＧＢＴの電流均等化手段は特許文献１と同様である。すなわち、カレントミラー回路３と電流制御回路２からなる定電流回路によりＩＧＢＴのゲートに一定の電流を供給する。ＩＧＢＴがターンオンした時に流れる電流を電流検出回路１で検出し、この検出された電流を定電流回路にフィードバックして一定の電流を流す。切替回路５は、駆動信号に応じて信号レベルを切替えて定電流回路または放電回路４、もしくはカレントミラー回路３の一方を動作させてＩＧＢＴをターンオンまたはターンオフさせる。
【００１６】
本発明は、特許文献１が有する電流均等化手段に、過電圧抑制機能を持たせたものである。６は検出回路で、下アームの還流ダイオードFw の電圧Vf（ＩＧＢＴモジュールのコレクタ−エミッタ間電圧）の分圧用抵抗R6a，R6bと、電圧傾き検出用のオペアンプU1、コンデンサC、抵抗R6cから構成される。抵抗R6aは抵抗値Raをもち、抵抗R6bはRbを、抵抗R6cはRcの抵抗値をそれぞれ持っている。また、コンデンサCは静電容量値Cを持っている。
【００１７】
７は絶縁手段、８は基準電圧抑制回路で、基準電圧抑制分の演算回路用のオペアンプU2、抑制実施用のオペアンプU3を有している。オペアンプU2の負端子（反転端子）には同一の抵抗値Rdを有する抵抗R81，R82が接続される。抵抗R81を通して電圧傾き検出信号が入力され、R82を通して予め設定される電圧傾き基準電圧Vref-2が入力される。Dはオペアンプ出力リミッタ用のダイオード、R83は抵抗値Reを有する抵抗である。
【００１８】
オペアンプU3の負端子には、オペアンプU2の出力が抵抗R84を通して入力され、正端子には抵抗R85を通して基準電圧Vref-1が入力される。この基準電圧Vref-1は、図３の基準電圧Vref-1に相当する。抵抗R84とR85は同じ抵抗値を有し、抵抗R86と R87は同じ抵抗値を有している。
【００１９】
以上のように構成されたものにおいて、検出回路６では、ＩＧＢＴのターンオフ時に発生する還流ダイオードFw の電圧Vfを抵抗R6a，R6bにより分圧する。分圧後の出力電圧Vf1は、
Vf1＝Vf×Rb／（Ra＋Rb）
で表される。電圧傾き検出用のオペアンプU1の出力Vf2は、
Vf2＝−Rc・C・ｄVf1／ｄｔ＝−Rc・C×Rb／（Ra＋Rb）・ｄVf／ｄｔ
となって、還流ダイオードFw の電圧Vfの傾きが検出される。ここで、RcとCは還流ダイオードFwの電圧Vfの立ち上がり中の所定のｄVf／ｄｔ時に、負方向の一定出力が出るように調整する。
【００２０】
ＩＧＢＴのゲートドライバと検出回路６の基準電位が異なることから、絶縁手段７で検出電圧Vf2を絶縁して基準電圧抑制回路８に送出する。なお、絶縁手段７では、入力電圧と出力電圧は同値となるものを適用する。
【００２１】
オペアンプU2の出力である基準電圧抑制分Vsは、電圧傾き検出Vf2の絶対値が、還流ダイオードの電圧傾きｄV／ｄｔ基準電圧Vref-2よりも大きくなったときに出力される。基準電圧抑制分Vsは、
Vs＝（Vf2−Vref-2）・Re／Rd
で計算される。ただし、還流ダイオード電圧の立ち上がりだけを検出する必要があるため、この立ち上がり時の出力が出ないようリミッタ用ダイオードDにて基準電圧抑制分Vsが負方向にならないようにする。なお、基準電圧Vref-2の値は実機確認より測定したｄV／ｄｔの実測値により設定してもよく、ＩＧＢＴのデータシートに記載されているｄV／ｄｔの基準値を用いてもよい。Re／Rdの値は、実機確認などによって還流ダイオードFwのサージ電圧が十分に抑制できる値を探索して設定する。
【００２２】
基準電圧抑制分VsはオペアンプU3に入力され、基準電圧Vref-1からVsだけ差引かれた値が基準電圧抑制回路８の出力Vout（＝Vref-1−Vs） となり、最終的にはターンオンされるIGBT-U1のコレクタの基準電圧Vrefとなって電流制御回路２に入力される。
【００２３】
以上のように本発明は、電力変換装置における下アーム側のＩＧＢＴモジュールのターンオフ時の還流ダイオードの電圧傾きｄV／ｄｔが、基準値以上となってサージ電圧が発生しやすい状態になったとき、基準電圧抑制回路の出力Voutは基準電圧Vref-1より低い値に補正される。この補正によって、上アーム側のＩＧＢＴのゲート電流が低減され、ゲート電圧の立ち上がりが緩やかになる。このゲート電圧の立ち上がりが緩やかになることで、上アーム側ＩＧＢＴのターンオン速度が遅くなって、下アーム側の還流ダイオードのサージ電圧が抑制される。
【００２４】
なお、上記では上アーム側ＩＧＢＴのターンオン時についての説明であるが、下アーム側ＩＧＢＴのターンオン時も同様の動作となる。また、電力変換装置として、図２で示すような直流電圧を交流電圧に変換するインバータ回路に限らず、交流電圧を直流電圧に変換するインバータ回路にも適用できるものである。さらに、スイッチング素子としてのＩＧＢＴを、ＭＯＳ−ＦＥＴ等の他の絶縁ゲート型半導体素子に置き換えてもよい。
【００２５】
本発明によれば、並列接続したＩＧＢＴモジュールを上下アームで直列接続した回路において、各ＩＧＢＴのコレクタ電流の均等化を図りながら、ターンオフする側の還流ダイオードの電圧立ち上がりを抑制し、当該ＩＧＢＴモジュールのサージ電圧の抑制が可能となる。
【符号の説明】
【００２６】
１…  電流検出回路
２…  電流制御回路
３…  カレントミラー回路
４…  放電回路
５…  切替回路
６…  検出回路
７…  絶縁手段
８…  基準電圧抑制回路
【図１】
2017130985.tif 000003
【図２】
2017130985.tif 000004
【図３】
2017130985.tif 000005