(57)【要約】【課題】テストパッドの接続による悪影響を容易に低減可能にすること。【解決手段】テストパッド配置・配線部１４６は、部品配置・配線部１４５が行ったレイアウト設計の結果を示す製造データ１１５、及び信号の観測対象となる端子間を表す観測対象データ１１４を参照し、テストパッドを配置すべき位置、及び観測対象となる端子間に配置される配線パターンとテストパッドを接続する接続経路を決定する。その接続経路を決定するために、テストパッド配置・配線部１４６のビア配置部１４６２は、テストパッドと対象配線パターンの接続に用いるビアを配置すべき位置を決定し、ビア配線部１４６３は、ビアを介してテストパッドと対象配線パターンとを接続するための配線パターンの形状、及び配置を決定する。【選択図】図１
2017143193.tif 000002
【特許請求の範囲】
【請求項１】
多層の配線基板であって、
前記配線基板に形成される配線のなかから選択された配線である対象配線と、
前記対象配線上を伝送される信号を観測するためのテストパッドと、
少なくとも１つのビアを含み、前記テストパッドと前記対象配線とを電気的に接続する接続経路と、
を備えることを特徴とする配線基板。
【請求項２】
前記ビアは、前記対象配線と直接、接触させていることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記対象配線が複数、存在する場合に、２つ以上の前記対象配線の前記接続経路は、同じ前記テストパッドと電気的に接続させていることを特徴とする請求項１、または２に記載の配線基板。
【請求項４】
多層の配線基板であって、
前記配線基板に形成される配線のなかから選択された配線である対象配線と、
前記配線上を伝送される信号を観測するためのテストパッドと、
１つ以上の層を貫く穴と、
前記穴を導体と想定した場合に、前記穴を介して前記テストパッドと前記対象配線とを電気的に接続することを可能にする構造物と、
を備えることを特徴とする配線基板。
【請求項５】
前記穴は、該穴を導体と想定した場合に、前記対象配線と直接、電気的に接続させていることを特徴とする請求項４に記載の配線基板。
【請求項６】
前記対象配線が複数、存在する場合に、２つ以上の前記対象配線の前記構造物は、前記２つ以上の前記対象配線を同じ前記テストパッドと電気的に接続することを可能にしていることを特徴とする請求項４、または５に記載の配線基板。
【請求項７】
前記対象配線が複数、存在する場合に、前記複数の前記対象配線のなかの１つの対象配線を前記テストパッドと電気的に接続する接続経路、を備え、
前記複数の前記対象配線のなかで前記１つの対象配線を除く１つ以上の対象配線の前記構造物は、前記１つの対象配線と電気的に接続する前記テストパッドと電気的に接続することを可能にしていることを特徴とする請求項４、または５に記載の配線基板。
【請求項８】
多層の配線基板を設計するための配線基板設計方法であって、
前記配線基板に形成される配線のなかから選択された配線である対象配線上を伝送される信号を観測するためのテストパッドの配置を決定し、
前記テストパッドと前記対象配線を電気的に接続する接続経路として、少なくとも１つのビアを含む構造物の配置を決定することを特徴とする配線基板設計方法。
【請求項９】
多層の配線基板の設計を支援するための配線基板設計支援装置であって、
前記配線基板のレイアウト設計結果を表す設計データを記憶する記憶部と、
前記設計データを参照して、前記配線基板に形成される配線のなかから選択された配線である対象配線上を伝送される信号を観測するためのテストパッドの配置を決定する第１の配置部と、
前記テストパッドと前記対象配線を電気的に接続する接続経路として、少なくとも１つのビアを含む構造物の配置を決定する第２の配置部と、
を備えることを特徴とする配線基板設計支援装置。
【請求項１０】
前記第１の配置部は、前記対象配線が複数、存在し、前記複数の前記対象配線のなかで前記テストパッドの配置が決定できない対象配線である不定対象配線が発生した場合に、既に配置が決定している前記テストパッドのなかから共用が可能なテストパッドを抽出し、
前記第２の配置部は、前記共用が可能なテストパッドが抽出された場合に、前記不定対象配線を前記共用が可能なテストパッドと電気的に接続する構造物の配置を決定することを特徴とする請求項９に記載の配線基板設計支援装置。
【請求項１１】
多層の配線基板の設計を支援するための配線基板設計支援装置として用いることが可能なデータ処理装置に、
前記配線基板のレイアウト設計結果を表す設計データを参照させて、前記配線基板に形成される配線のなかから選択された配線である対象配線上を伝送される信号を観測するためのテストパッドの配置を決定させ、
前記テストパッドと前記対象配線を電気的に接続する接続経路として、少なくとも１つのビアを含む構造物の配置を決定させる、
ことを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板、配線基板設計方法、配線基板設計支援装置、及びプログラムに関する。
【背景技術】
【０００２】
現在、ＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）等の配線基板の製品開発では、製品が仕様を満たすか否かを確認する検証工程が重要となっている。その検証工程では、信号を実際に観測し、その信号の電圧値、その信号が変化するタイミング、変化の仕方、等が仕様を満たしているか否かの確認（テスト）が行われる場合がある。それにより、配線基板のなかには、そのような信号の観測を行うためのテストパッドが設けられるものがある。
【０００３】
近年、配線基板は、高密度実装化が進み、配線数も多くなっている。それにより、テストパッドを配置する余裕は少なくなっている。このこともあり、従来の配線基板のなかには、部品、及び配線の配置を優先し、テストパッドの配置は残った領域のなかから配置可能な場所（例えば配線と重ねる形で配置可能な場所）を検索して決定するようにしているものがある（例えば特許文献１）。それにより、この従来の配線基板では、部品、或いは配線の配置に対し、テストパッドを配置するための操作が行われないことから、より望ましい配線を形成させることができる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
配線基板上のテストパッドは、検証が終了すれば基本的に不要となる。しかし、テストパッドが設けられた配線基板は、テストパッドを残したまま製品として出荷されるのが普通である。
【０００５】
テストパッドの配置により、それが電気的に接続される配線、つまり信号の観測対象となって配線に悪影響が発生する。その配線では、テストパッドの配置に伴うインピーダンスの不連続等によって信号が少なからず劣化する。そのため、従来の配線基板では、テストパッドが接続された配線を伝搬する信号の劣化への対応が困難という問題がある。
【０００６】
一般に、配線基板上で検証が必要な配線は、信号の波形品質への要求が高い、或いはその波形劣化が発生しやすい、といったものである。そのため、テストパッドを接続することによる悪影響は表面化しやすい。このようなことから、テストパッドの接続による悪影響を容易に低減できるようにすることも重要と思われる。
【０００７】
本発明は、このような課題を解決するためになされたものであり、テストパッドの接続による悪影響を容易に低減可能にすることを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の一態様は、多層の配線基板であって、前記配線基板に形成される配線のなかから選択された配線である対象配線と、前記対象配線上を伝送される信号を観測するためのテストパッドと、少なくとも１つのビアを含み、前記テストパッドと前記対象配線とを電気的に接続する接続経路と、を備えることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、テストパッドの接続による悪影響を容易に低減することができる。
【図面の簡単な説明】
【００１０】
【図１】本実施形態による配線基板設計支援装置の機能構成例を説明する図である。
【図２】本実施形態による配線基板設計支援装置として用いることが可能なデータ処理装置のハードウェア構成例を説明する図である。
【図３】第１の実施形態による配線基板を説明する図である。
【図４】第１の実施形態における対象配線パターンとテストパッド間の接続経路を断面上で説明する図である。
【図５】第２の実施形態による配線基板を説明する図である。
【図６】第３の実施形態による配線基板を説明する図である。
【図７】第３の実施形態における対象配線パターンとテストパッド間の接続経路を説明する図である。
【図８】第４の実施形態による配線基板を説明する図である。
【図９】第５の実施形態による配線基板を説明する図である。
【図１０】第５の実施形態における対象配線パターンとテストパッド間の接続経路を説明する図である。
【図１１】第６の実施形態による配線基板を作製するために第５の実施形態による配線基板に対して行われる加工内容を説明する図である。
【図１２】第７の実施形態による配線基板を作製するために第５の実施形態による配線基板に対して行われる加工内容を説明する図である。
【図１３】第８の実施形態による配線基板を作製するために第５の実施形態による配線基板に対して行われる加工内容を説明する図である。
【図１４】第９の実施形態による配線基板を作製するために第５の実施形態による配線基板に対して行われる加工内容を説明する図である。
【図１５】テストパッド配置・配線処理を示すフローチャートである。
【図１６】テストパッド配置・配線処理を示すフローチャートである（続き）。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、本発明の実施形態を詳細に説明する。図１は、本実施形態による配線基板設計支援装置の機能構成例を説明する図である。始めに図１を参照し、本実施形態による配線基板設計支援装置１の機能構成例について具体的に説明する。
【００１２】
この配線基板設計支援装置１は、プリント基板等の配線が形成される多層の配線基板の設計を支援するためのデータ処理装置（コンピュータ）である。図１に示すように、この配線基板設計支援装置１は、入力装置２、及び表示装置３を接続して用いられる。それにより、ユーザ（配線基板の設計者、等）は、表示装置３に表示される画像を確認しつつ、入力装置２を必要に応じて操作することにより、配線基板を設計するようになっている。本実施形態による配線基板は、この配線基板設計支援装置１を用いて設計し、その設計結果に従って作製されることにより実現される。
【００１３】
この配線基板設計支援装置１は、図１に示すように、記憶部１１、入力制御部１２、出力制御部１３、配線基板設計支援部１４、及び主制御部１５を備えている。
【００１４】
記憶部１１は、配線基板の設計上、必要な各種データの保存に用いられる記憶装置である。そのデータとしては、ライブラリ１１１、基板データ１１２、ネットリスト１１３、観測対象データ１１４、及び製造データ１１５等が挙げられる。
【００１５】
ライブラリ１１１には、配線基板上に配置される各種部品に係わる部品データが格納されている。各部品データには、対応する部品の形状を表すデータ、及び端子（ピン）の配置を表すデータ、等が含まれる。それにより、ライブラリ１１１は部品の配置を決定するレイアウト設計の際に参照される。
【００１６】
基板データ１１２は、配線基板の外形形状、層数、等の配線基板に係わるデータである。ネットリスト１１３は、論理設計の結果として得られるデータである。このネットリスト１１３には、端子（ピン）間の接続関係が記述されている。観測対象データ１１４は、ネットリスト１１３が接続関係を記述する端子間（ネット）のなかで信号の観測対象となる端子間を表すデータである。この観測対象データ１１４は、例えばユーザが観測を所望する端子間（ネット）を指定することで生成される。
【００１７】
製造データ１１５は、配線基板の設計結果を表すデータであり、実際の配線基板の製造に用いられる。この製造データ１１５は、ネットリスト１１３と同様に、観測対象データと対応付けられている。
【００１８】
入力制御部１２は、入力装置２への操作による各種データの入力を可能にする機能である。各種データには、コマンド等も含まれる。出力制御部１３は、表示装置３による画像表示を可能にする機能である。
【００１９】
配線基板設計支援部１４は、配線基板の設計を支援するための機能である。この配線基板設計支援部１４は、図１に示すように、回路設計支援部１４１、及びレイアウト設計支援部１４２を備えている。
【００２０】
回路設計支援部１４１は、配線基板を用いて作製する電気回路の機能設計、論理設計、等を支援するための機能である。ライブラリ１１１は、その電気回路に採用可能な部品により作成されるか、或いは必要に応じて更新される。ネットリスト１１３は、上記のように、論理設計の結果として作成される。仕様書は、回路設計を行っている段階で作成される。
【００２１】
レイアウト設計支援部１４２は、配線基板上に配置すべき部品の位置、及び部品間を接続する配線を決定するレイアウト設計を支援するための機能である。以降、混乱を避けるために、配線基板上に形成された配線は「配線パターン」と表記する。
【００２２】
レイアウト設計支援部１４２は、図１に示すように、部品配置・配線部１４５、及びテストパッド配置・配線部１４６を備える。
【００２３】
部品配置・配線部１４５は、ライブラリ１１１、基板データ１１２、及びネットリスト１１３を参照し、基板データ１１２が表す形状内で部品の位置、並びに配線パターンの位置、及び形状を決定するレイアウト設計を行う。そのレイアウト設計のために、レイアウト設計支援部１４２は、基板データ１１２の作成を支援する機能を備えている。
【００２４】
部品配置・配線部１４５が行うレイアウト設計により、配線基板を製造するための製造データ１１５が作成される。テストパッド配置・配線部１４６は、その製造データ１１５、及び観測対象データ１１４を参照し、テストパッドを配置すべき位置、及び観測対象となる端子間に配置される配線パターンとテストパッドを電気的に接続する接続経路を決定する機能である。製造データ１１５は、テストパッドが追加される場合、その追加に合わせて更新される。以降、「接続」は、特に断らない限り、電気的に導通させる意味で用いる。
【００２５】
テストパッド配置・配線部１４６は、図１に示すように、テストパッド配置部１４６１、ビア配置部１４６２、及びビア配線部１４６３を備える。
【００２６】
テストパッド配置部１４６１は、製造データ１１５を参照し、テストパッドを配置すべき位置を決定する機能である。ビア配置部１４６２は、テストパッドと対象配線パターンの接続に用いるビアを配置すべき位置を決定する。ビア配線部１４６３は、ビアを介してテストパッドと対象配線パターンとを接続するための配線パターンの形状、及び配置を決定する。
【００２７】
本実施形態では、テストパッドと対象配線パターンとの接続には１つ以上のビアを用いるのを規則（前提）としている。そのため、対象配線パターンとテストパッドが異なる層に配置される場合、少なくとも１つのビアの位置が決定され、対象配線パターンとテストパッドが同じ層に配置される場合、少なくとも２つのビアの位置が決定されることになる。
【００２８】
この規則により、テストパッドを配置すべき位置の決定では、そのテストパッドを配置する層を検索するうえでの選択肢が増えることになる。そのため、観測対象とする配線パターン（以降「対象配線パターン」と表記）に重ねる形でタッチパッドを配置するような従来の配置方法（例えば特許文献１）と比較して、テストパッドの配置上の自由度は高くなる。
【００２９】
差動信号が伝送される２つの配線パターンは、通常、狭い間隔（配線ピッチ）で配置される。テストパッドは、配線パターンの幅と比較して大きいのが普通である。そのため、差動信号を観測しようとする場合、この従来の配置方法が適用できる可能性は低い。このことは、対象配線パターンに対し、テストパッドの配置を考慮した操作を行う必要があることを意味する。
【００３０】
しかし、ビアを介して対象配線パターンとテストパッドを接続させる場合、そのようなテストパッドの大きさと配線ピッチの関係による配置上の制約は生じない。このような面からも、テストパッドの配置上の自由度は高くなる。従い、対象配線パターンに対し、テストパッドの配置を考慮した操作を行うことなく、より確実に対象配線パターンをテストパッドと接続させることができる。
【００３１】
本実施形態では、対象配線パターンとテストパッドを接続するビアのうちの１つは、対象配線パターンと直接、接触させるようにしている。より具体的には、ビアは、その端部が対象配線パターンと重なるように配置している。それにより、ビア配線部１４６３が決定する配線パターンは、ビアとテストパッドを接続する配線パターン、及び２つのビアを接続する配線パターンの２種類に大別される。
【００３２】
端部が対象配線パターンと重なるようにビアを配置するのは、詳細は後述するように、テストパッドと接続させたことで対象配線パターンに発生した悪影響をより効果的に低減可能にするためである。その悪影響の低減により、対象配線パターン上の信号品質はより高くさせることができる。
【００３３】
現在、ビアの余剰部分を切削除去する工法が開発されている。その工法がバックドリルである。そのバックドリルを用いた場合、対象配線パターンと接続されているビアを容易に切削除去することができる。その切削除去により、対象配線パターンとテストパッドは電気的に分離され、対象配線パターンと接続されているビアの深さ方向上の長さも最小限に抑えられる。対象配線パターンとビアを直接、接続する配線パターンの形成は不要となる。これらのことから、対象配線パターンをテストパッドに接続したことに伴う信号劣化は解消するか、或いは抑制することができる。そのように、端部が対象配線パターンと重なるようにビアを配置することには多くの利点がある。
【００３４】
本実施形態では、１つの対象配線パターンに対し、１つのテストパッドを配置するのを基本としている。しかし、配線基板によっては、対象配線パターン（信号）の数が比較的に多くなることが考えられる。テストパッドを配置できる数は、配線基板上に配置する部品の数、及びその種類、等に依存する。このようなことから、対象配線パターン毎にテストパッドを配置できるとは限らない。
【００３５】
対象配線パターン毎にテストパッドを配置できない場合、通常、少なくともレイアウト設計を再度、行わなければならない。しかし、レイアウト設計を再度、行う場合、長い時間が必要となる。このことから、本実施形態では、観測すべき信号の観測を可能にすることを優先し、複数の対象配線パターンを１つのテストパッドと接続することを必要に応じて行うようにしている。
【００３６】
複数の対象配線パターンを１つのテストパッドと接続することにより、テストパッドの配置、更にはビアの配置に必要な余裕はより小さくなる。各対象配線パターンに接続させたビアへのバックドリルにより、各対象配線パターン上の信号のうちの１つのみをテストパッドに伝送させることができる。テストパッドに伝送させる信号は、バックドリルを行うビア、そのバックドリルによる切削量、等により選択することができる。このようなことから、再度のレイアウト設計を行うことなく、観測すべき信号を全て観測することができるようになる。
【００３７】
なお、上記差動信号は、２つの配線パターンを用いて伝送される２つの信号である。そのため、差動信号を構成する２つの信号は、それぞれが観測対象とする１つの信号として扱われ、異なるテストパッドに伝送させることとなる。
【００３８】
図２は、本実施形態による配線基板設計支援装置として用いることが可能なデータ処理装置のハードウェア構成例を説明する図である。次に図２を参照し、本実施形態による配線基板設計支援装置１として用いることが可能なデータ処理装置のハードウェア構成例について具体的に説明する。
【００３９】
図２では、図１に対応する構成要素には同一の符号を付している。それにより、データ処理装置（コンピュータ）には符号として「１」を付している。また、図２には、本実施形態によるプログラム、及びその保存先を示している。
【００４０】
そのデータ処理装置１は、図２に示すように、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）２１、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）２２、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）２３、光ディスク装置２４、ハードディスク装置（ＨＤＤ：Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）２５、ＮＩＣ（Ｎｅｔｗｏｒｋ  Ｉｎｔｅｒｆａｃｅ  Ｃａｒｄ）２６、ＧＣ（Ｇｒａｐｈｉｃ  Ｃａｒｄ）２７、Ｉ／Ｆ（ＩｎｔｅｒＦａｃｅ）カード２８、及びバス２９を備えている。
【００４１】
ＲＯＭ２３は、読み出し専用の不揮発性記憶媒体であり、ファームウェア、及び各種データが格納されている。ＲＡＭ２２は、情報の高速な読み書きが可能な揮発性の記憶媒体であり、ＣＰＵ２１が情報を処理する際の作業領域として用いられる。
【００４２】
光ディスク装置２４は、ＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｋ）、ＣＤ−ＲＯＭ、及びＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）等の各種光ディスクに対応した記録媒体駆動装置である。ハードディスク装置２５は、情報の読み書きが可能な記憶装置であり、記録媒体として１つ以上のハードディスク２５０が搭載されている。そのハードディスク２５０には、各種データの他に、ＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）、各種制御プログラム、及び各種アプリケーション・プログラム（以降「アプリケーション」と略記）等の様々なプログラムが格納される。
【００４３】
ＮＩＣ２６は、ネットワークを介した通信を可能にする通信装置である。ＧＣ２７は、ＣＰＵ２１からの画像データをビットマップパターンに展開し、表示装置３が扱える形式のデータに変換して出力する。Ｉ／Ｆカード２８は、他の周辺装置との接続用の装置である。入力装置２として用いられるキーボード２ａ、及びマウスに代表されるＰＤ（Ｐｏｉｎｔｉｎｇ  ｄｅｖｉｃｅ）２ｂ等との通信はＩ／Ｆカード２８が行う。バス２９は、上記各構成要素２１〜２８を互いに接続させる。
【００４４】
ハードディスク２５０に格納される各種アプリケーションには、配線基板の設計を支援するためのソフトウェアである設計支援プログラム２５１が含まれる。その設計支援プログラム２５１は、例えばＣＡＤ（Ｃｏｍｐｕｔｅｒ−Ａｉｄｅｄ  Ｄｅｓｉｇｎ）ツールとして用意されたものであり、広義では本実施形態によるプログラムに相当する。図１に表す配線基板設計支援装置１、つまり配線基板設計支援部１４は、ＯＳの制御下でこの設計支援プログラム２５１をＣＰＵ２１が実行することで実現される。それにより、配線基板設計支援部１４は、例えばＣＰＵ２１、ＲＡＭ２２、ＲＯＭ２３、ハードディスク装置２５、及びバス２９によって実現される。
【００４５】
設計支援プログラム２５１には、サブプログラムとして、テストパッド配置支援プログラム２５２が含まれる。テストパッド配置・配線部１４６は、このテストパッド配置支援プログラム２５２をＣＰＵ２１が実行することで実現される。このテストパッド配置支援プログラム２５２は、狭義での本実施形態によるプログラムに相当する。
【００４６】
上記記憶部１１は、例えばハードディスク装置２５、及びＲＡＭ２２が相当する。これは、ハードディスク装置２５が保存するデータは、ＲＡＭ２２に読み出されて処理されるからである。ＧＣ２７は、出力制御部１３に相当する。
【００４７】
データの入力は、入力装置２の他に、光ディスク装置２４、及びＮＩＣ２６を介して行うことができる。データの入力では、ＣＰＵ２１の処理が必要である。このことから、入力制御部１２は、ＣＰＵ２１、ＲＡＭ２２、ＲＯＭ２３、光ディスク装置２４、ハードディスク装置２５、ＮＩＣ２６、Ｉ／Ｆカード２８、及びバス２９によって実現される。
【００４８】
主制御部１５は、配線基板設計支援部１４を制御、つまり設計支援プログラム２５１の実行を制御する。このことから、主制御部１５は、ＣＰＵ２１がＯＳを実行することで実現される。それにより、主制御部１５は、例えばＣＰＵ２１、ＲＡＭ２２、ＲＯＭ２３、ハードディスク装置２５、及びバス２９によって実現される。
【００４９】
本実施形態による配線基板は、上記のように、本実施形態による配線基板設計支援装置１を用いた設計を行い、その設計結果に従って製造することで実現される。ここで、図３〜図１４を参照し、本実施形態による配線基板の具体例について詳細に説明する。
【００５０】
先ず、図３〜図５を参照し、第１、及び第２の実施形態による配線基板について詳細に説明する。図３は、第１の実施形態による配線基板を説明する図であり、図３（ａ）は上面図、図３（ｂ）は背面図をそれぞれ表している。
【００５１】
図３では、説明上、便宜的に、対象配線パターン、及びその対象配線パターンが接続された部品と共に、その対象配線パターン上を伝送される信号を取り出せるように形成された構造物を強調する形で表している。それにより、図３は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）３１とコネクタ３２の２つの部品間を接続する４つの配線パターン３３（３３ａ〜３３ｄ）を対象配線パターンとしていることを表している。なお、図３（ａ）に表記の「配線基板（表面）」は配線基板３０の第１層を表し、図３（ｂ）に表記の「配線基板（裏面）」は配線基板３０の最下層を表している。
【００５２】
４つの配線パターン３３は、２つの差動信号を伝送するためのものである。一方の差動信号は、例えば２つの配線パターン３３ａ、及び３３ｂによって伝送され、他方の差動信号は、２つの配線パターン３３ｃ、及び３３ｄによって伝送される。
【００５３】
２つの配線パターン３３ａ、及び３３ｂには、図３（ａ）に示すように、ＩＣ３１とコネクタ３２を結ぶ方向上、同じ、或いは略同じ位置にビア３４ａ、及び３４ｂが重なる形で形成されている。同様に、２つの配線パターン３３ｃ、及び３３ｄにもＩＣ３１とコネクタ３２を結ぶ方向上、同じ、或いは略同じ位置にビア３４ｃ、及び３４ｄが重なる形で形成されている。そのようにして、配線パターン３３が延びる方向上、各ビア３４の位置を揃えているのは、ペアとなる配線パターン３３間での特性の違い（例えばインピーダンスの不連続）を抑制すると共に、各ビア３４を介して信号を取り出す位置による観測上の不具合を抑制するためである。
【００５４】
配線パターン３３の幅方向でのビア３４の大きさは、その配線パターン３３の幅以下とすることができる。本実施形態では、配線パターン３３の幅とビア３４の大きさを同じとしている。そのため、ビア３４の配置上の自由度は高く、各配線パターン３３の特性上、望ましい位置にビア３４を配置することができる。このような利点からも、配線パターン３３に直接、接続させる形でビア３４を配置している。
【００５５】
各ビア３４（３４ａ〜３４ｄ）は、図３（ｂ）に示すように、第１層から最下層の第４層まで貫通させたものである。第４層には、各配線パターン３３を伝送する信号を取り出すための４つのテストパッド３５（３５ａ〜３５ｄ）が形成され、各ビア３４（３４ａ〜３４ｄ）は、それぞれ配線パターン３６（３６ａ〜３６ｄ）を介して各テストパッド３５と接続されている。そのようにして、各配線パターン３３には、信号を取り出すための構造物として、ビア３４、テストパッド３５、及び配線パターン３６が形成されている。
【００５６】
図４は、第１の実施形態における対象配線パターンとテストパッド間の接続経路を断面上で説明する図である。図４では、１例として、配線パターン３３ａとテストパッド３５ａ間の接続経路を概略的に示している。
【００５７】
本実施形態による配線基板３０は、図４に示すように、４層の多層基板である。第１層、及び最下層の第４層は、例えば信号用の配線パターンが形成されると共に、部品の実装対象となる信号層である。それにより、テストパッド３５の形成対象は第１層、及び第４層となっている。第２層は、グランド（ＧＮＤ）プレーン４１が形成されるグランド層であり、第３層は、電源プレーン４２が形成される電源層である。ビア３４ａは、他のビア３４ｂ〜３４ｄと同様に、グランドプレーン４１、及び電源プレーン４２と接続させない形で形成される。
【００５８】
本実施形態では、テストパッド３５は第４層に形成されている。これは、第４層では、テストパッド３５を配置する余裕があると共に、信号を取り出す上での不具合（信号品質の劣化、等）が比較的に小さいためである。それにより、テストパッド３５を配置する位置決定では、そのテストパッド３５を配置可能なスペースの他に、取り出される信号の品質も重視している。
【００５９】
配線パターン３３ａでは、ビア３４ａはその端部が配線パターン３３ａに重なるように形成され、そのビア３４ａは第４層で配線パターン３６ａと接続されている。それにより、配線パターン３３ａとテストパッド３５ａを接続させる接続経路を構成する構造物は、ビア３４ａ、及び配線パターン３６ａとなっている。
【００６０】
図５は、第２の実施形態による配線基板を説明する図である。第２の実施形態による配線基板３０は、第１の実施形態による配線基板３０を加工することで作製される。このことから、図５では、第１の実施形態による配線基板３０に対して行われる加工内容を示している。第１の実施形態による配線基板３０がベースとなっていることから、図５では第１の実施形態で付した符号をそのまま用いている。
【００６１】
配線パターン３３ａとテストパッド３５ａ間の接続は、配線パターン３３ａを伝送される信号の品質を劣化させる。その接続は、観測終了後も維持させる必要はない。その接続の遮断は、図５に示すように、ビア３４ａの除去により行うことができる。
【００６２】
ビア３４ａの除去には、バックドリルを用いることができる。図５に示す矢印は、バックドリルによってビア３４ａを切削除去する方向、及びその深さを表している。それにより、図５では、第４層側から第２層までバックドリルによりビア３４ａを切削除去することを示している。
【００６３】
この結果、第２の実施形態による配線基板３０では、配線パターン３３ａとテストパッド３５ａ間を接続する接続経路を構成する構造物のなかで、ビア３４ａの一部、及び配線パターン３６ａのみが残っている。それらの構造物は、言い換えれば、ビア３４ａの切削削除により形成された穴を導電体と見なした場合、配線パターン３３ａとテストパッド３５ａ間を電気的に接続可能にするものである。これは、他の配線パターン３３とテストパッド３５間でも同様である。
【００６４】
図３に示すように、対象配線パターン３３に端部が重なるようにビア３４を配置する場合、対象配線パターン３３を配置するうえで新たな制約が発生しない。テストパッドと接続させる接続経路のために、特性を劣化させるような操作を対象配線パターン３３に対して行わずに済む。また、図５に示すように、ビア３４ａの不要部分を切削除去することで配線パターン３３（３３ａ）とテストパッド３５（３５ａ）間の接続を遮断することができる。その切削除去により、テストパッド３５ａとの接続経路のなかで配線パターン３３ａと接続している部分（ここではビア３４ａの長さ）をより短くすることができる。
【００６５】
このようなことから、第２の実施形態による配線基板３０では、第１の実施形態による配線基板３０と比較して、各配線パターン３３の特性はより望ましいものに改善されている。それにより、伝送される信号品質もより高くなっている。
【００６６】
対象配線パターン３３とテストパッド３５間の接続を遮断した場合、その接続を維持させる場合と比較して、対象配線パターン３３の特性の向上が期待できる。このことから、ビア３４は、その端部が対象配線パターン３３と重ならないように形成しても良い。ビア３４の切削除去により、対象配線パターン３３とテストパッド３５間の接続を遮断することから、本実施形態による配線基板設計支援装置１を用いて設計対象とする配線基板は２層以上であれば良い。それにより、ここでの多層は２層以上の意味で用いている。
【００６７】
なお、本実施形態では、各テストパッド３５は各ビア３４とそれぞれ配線パターン３６を介して接続させているが、各テストパッド３５は各ビア３４と直接、接続させても良い。ビア３４の切削除去では、余分な部分は可能な限り除去することが望ましいが、切断の遮断自体は、１層分以上の切削削除により行うことができる。このことから、ビア３４の切削除去により形成される穴は、１つ以上の層を貫くものであれば良い。
【００６８】
以降の他の実施形態による配線基板の説明では、上記第１、及び第２の実施形態による配線基板３０と異なる部分に着目して行うこととする。また、同じ、或いは基本的に同じと見なせる構造物には同一の符号を付すこととする。また、実施形態を特に限定する必要がない場合、符号は用いないこととする。
【００６９】
次に、図６〜図８を参照し、第３、及び第４の実施形態による配線基板について具体的に説明する。
【００７０】
図６は、第３の実施形態による配線基板を説明する図であり、図６（ａ）は上面図、図６（ｂ）は背面図をそれぞれ表している。図６でも、説明上、便宜的に、対象配線パターン、及びその対象配線パターンが接続された部品と共に、その対象配線パターン上を伝送される信号を取り出せるように形成された構造物を強調する形で表している。
【００７１】
第２の実施形態による配線基板３０では、ＩＣ３１とコネクタ３２の２つの部品間を接続する２つの配線パターン６１（６１ａ、６１ｂ）を対象配線パターンとしている。この２つの配線パターン６１は、１つの差動信号を伝送するためのものである。
【００７２】
２つの配線パターン６１ａ、及び６１ｂには、図６（ａ）に示すように、ＩＣ３１とコネクタ３２を結ぶ方向上、同じ、或いは略同じ位置にビア６２ａ、及び６２ｂが重なる形で形成されている。また、第１層には、２つのテストパッド６３（６３ａ、６３ｂ）、２つのビア６４（６４ａ、６４ｂ）、及び２つの配線パターン６５（６５ａ、６５ｂ）が形成されている。
【００７３】
４つのビア６２、６４は共に、第１層から第４層まで貫通させたものである。図６（ｂ）に示すように、ビア６２ａとビア６４ａは、第４層に形成された配線パターン６６ａを介して接続されている。同様に、ビア６２ｂとビア６４ｂは第４層の配線パターン６６ｂを介して接続されている。
【００７４】
図７は、第３の実施形態における対象配線パターンとテストパッド間の接続経路を説明する図である。図７では、１例として、配線パターン６１ａとテストパッド６３ａ間の接続経路を概略的に示している。その接続経路は、各層での接続関係に着目する形で示している。
【００７５】
第３の実施形態では、対象配線パターンである配線パターン６１と同じ層にテストパッド６３が形成されている。これは、テストパッド６３を配置する余裕、及び信号を取り出す上での不具合（信号品質の劣化、等）等を考慮してテストパッド６３を配置した結果である。それにより、配線パターン６１ａとテストパッド６３ａとを接続する接続経路は、ビア６２ａ、配線パターン６５ａ、６６ａ、及びビア６４ａの各構造物によって実現されている。これは、配線パターン６１ｂとテストパッド６３ｂ間でも同様である。
【００７６】
図８は、第４の実施形態による配線基板を説明する図である。第４の実施形態による配線基板３０は、第２の実施形態による配線基板３０と同様に、第３の実施形態による配線基板３０を加工することで作製される。このことから、図８でも、第３の実施形態による配線基板３０に対して行われる加工内容を示している。第３の実施形態による配線基板３０がベースとなっていることから、第３の実施形態で付した符号をそのまま用いている。
【００７７】
第４の実施形態では、配線パターン６１ａとテストパッド６３ａ間の接続は、図８に示すように、第４層側から第２層までバックドリルによりビア３４ａを切削除去することにより遮断させている。ビア６４ａは切削除去を行っていない。これは、ビア６２ａの切削除去により、そのビア６２ａとテストパッド６３ａ間の接続が遮断され、その遮断によって配線パターン６１ａの特性が大きく改善（向上）できるからである。第４層から第２層まで切削除去を行っているのは、配線パターン６１ａの特性をより改善させるためである。これらは、配線パターン６１ｂとテストパッド６３ｂ間でも同様である。
【００７８】
なお、配線パターン６１ａの特性の向上は、ビア６４ａの切削除去によっても実現させることができる。このことから、何らかの理由により、ビア６２ａの切削除去が困難な場合、ビア６４ａの切削除去を行っても良い。切断の遮断自体は、１層分以上の切削削除により行うことができることから、ビア６２ａ、及びビア６４ａの何れを対象にしたとしても、切削除去により形成される穴は１つ以上の層を貫くものであれば良い。
【００７９】
最後に、図９〜図１４を参照し、第５〜第９の実施形態による配線基板について具体的に説明する。第６〜第９の実施形態による配線基板３０は、何れも、第５の実施形態による配線基板３０を加工することで作製される。
【００８０】
図９は、第５の実施形態による配線基板を説明する図であり、図９（ａ）は上面図、図９（ｂ）は背面図をそれぞれ表している。図９でも、説明上、便宜的に、対象配線パターン、及びその対象配線パターンが接続された部品と共に、その対象配線パターン上を伝送される信号を取り出せるように形成された構造物を強調する形で表している。
【００８１】
第５の実施形態による配線基板３０では、ＩＣ３１とコネクタ３２の２つの部品間を接続する３つの配線パターン９１（９１ａ〜９１ｃ）を対象配線パターンとしている。この３つの配線パターン９１は、１つの独立した信号を伝送するためのものである。
【００８２】
３つの配線パターン９１には、図９（ａ）に示すように、ＩＣ３１とコネクタ３２を結ぶ方向上、同じ、或いは略同じ位置にビア９２（９２ａ〜９２ｃ）が重なる形で形成されている。また、第１層には、１つのテストパッド９３、１つのビア９４、及びテストパッド９３とビア９４を接続する配線パターン９５が形成されている。
【００８３】
４つのビア９２、９４は共に、第１層から第４層まで貫通させたものである。図９（ｂ）に示すように、ビア９２ｃとビア９４とは、第４層に形成された配線パターン９６ｃによって電気的に接続されている。ビア９２ｂとビア９４とは、第３層に形成された配線パターン９６ｂによって電気的に接続されている。ビア９２ａとビア９４とは、第２層に形成された配線パターン９６ａによって電気的に接続されている。配線パターン９６ａ、及び９６ｂは、それぞれ、第２層、及び第３層に形成されていることから、図９（ｂ）では配線パターン９６ａは破線、配線パターン９６ｂは一点鎖線で描いている。
【００８４】
図１０は、第５の実施形態における対象配線パターンとテストパッド間の接続経路を説明する図である。その接続経路は、図４及び図７と同様に、各層での接続関係に着目する形で示している。
【００８５】
第５の実施形態では、上記のように、各ビア９２ａ〜９２ｃは配線パターン９６ａ〜９６ｃを介してビア９４と接続されている。それにより、３つの配線パターン９１ａ〜９１ｃは、何れも１つのテストパッド９３と接続され、テストパッド９３は３つの配線パターン９１ａ〜９１ｃで共用となっている。
【００８６】
配線パターン９１ａとテストパッド９３間の接続経路は、ビア９２ａ、配線パターン９６ａ、ビア９４、及び配線パターン９５の各構造物によって実現されている。配線パターン９１ｂとテストパッド９３間の接続経路は、ビア９２ｂ、配線パターン９６ｂ、ビア９４、及び配線パターン９５の各構造物によって実現されている。配線パターン９１ｃとテストパッド９３間の接続経路は、ビア９２ｃ、配線パターン９６ｃ、ビア９４、及び配線パターン９５の各構造物によって実現されている。
【００８７】
図１０に示すように、各配線パターン９１を１つのテストパッド９３に接続させた場合、各ビア９２のなかで切削除去を行うビア９２の選択、及びその切削除去を行う深さの調整により、テストパッド９３から取り出せる信号を変更することができる。全ての配線パターン９１をテストパッド９３と絶縁させることもできる。第６〜第８の実施形態による配線基板３０は、それぞれ、第５の実施形態による配線基板３０に対し、配線パターン９１ａ上、配線パターン９１ｂ上、及び配線パターン９１ｃ上を伝送する信号のみをテストパッド９３から取り出せるように加工したものである。第９の実施形態による配線基板３０は、第５の実施形態による配線基板３０に対し、全ての配線パターン９１をテストパッド９３と絶縁させるように加工したものである。
【００８８】
図１１は、第６の実施形態による配線基板を作製するために第５の実施形態による配線基板に対して行われる加工内容を説明する図である。第６の実施形態による配線基板３０には、図１１に示すように、ビア９２ａ及び９４に対する第４層、及び第３層の２層分の切削除去、並びにビア９２ｂ及び９２ｃに対する第４層〜第２層の３層分の切削除去、がそれぞれ行われる。それにより、配線パターン９１ａ上の信号のみが、ビア９２ａ、配線パターン９６ａ、ビア９４、及び配線パターン９５を介してテストパッド９３から取り出せるようになっている。
【００８９】
図１２は、第７の実施形態による配線基板を作製するために第５の実施形態による配線基板に対して行われる加工内容を説明する図である。第７の実施形態による配線基板３０には、図１２に示すように、ビア９２ａ及び９２ｃに対する第４層〜第２層の３層分の切削除去、並びにビア９２ｂ及び９４に対する第４層の１層分の切削除去、がそれぞれ行われる。それにより、配線パターン９１ｂ上の信号のみが、ビア９２ｂ、配線パターン９６ｂ、ビア９４、及び配線パターン９５を介してテストパッド９３から取り出せるようになっている。
【００９０】
図１３は、第８の実施形態による配線基板を作製するために第５の実施形態による配線基板に対して行われる加工内容を説明する図である。第８の実施形態による配線基板３０には、図１３に示すように、ビア９２ａ及び９２ｂに対する第４層〜第２層の３層分の切削除去が行われる。それにより、配線パターン９１ｃ上の信号のみが、ビア９２ｃ、配線パターン９６ｃ、ビア９４、及び配線パターン９５を介してテストパッド９３から取り出せるようになっている。
【００９１】
図１４は、第９の実施形態による配線基板を作製するために第５の実施形態による配線基板に対して行われる加工内容を説明する図である。第９の実施形態による配線基板３０には、図１４に示すように、ビア９２ａ〜９２ｃに対する第４層〜第２層の３層分の切削除去が行われる。それにより、各配線パターン９１とテストパッド９３間の接続が遮断され、各配線パターン９１はテストパッド９３と絶縁された形となっている。
【００９２】
各配線パターン９１を１つのテストパッド９３に接続させた場合、上記のように、各ビア９２のなかで切削除去を行うビア９２の選択、及びその切削除去を行う深さの調整により、各配線パターン９１とテストパッド９３の接続関係を任意に変更することができる。複数の配線パターン９１を１つのテストパッド９３の共用化により、テストパッド９３を含む必要なテストパッドの全ての配置はより確実に行えるようになる。このようなことから、再度のレイアウト設計を行うことなく、観測を所望する信号の全てを観測可能な配線基板３０をより確実に設計できることとなる。
【００９３】
なお、第５の実施形態では、各ビア９２とビア９４との接続を異なる配線パターン９６により行っているが、同じ配線パターン９６、例えば配線パターン９６ｃによりそれらを接続させても良い。これは、そのような接続を行っても、ビア９２のなかで切削除去を行うビア９２の選択により、各配線パターン９１とテストパッド９３の接続関係を任意に変更することができるからである。このようなことから、テストパッド９３の共用化のための各配線パターン９１の接続経路は、様々な変形が可能である。
【００９４】
第１、第３、及び第５の実施形態による配線基板３０は、多層、つまり２層以上の配線基板の設計結果が格納された製造データ１１５をテストパッド配置支援プログラム２５２に処理させることで実現される。その処理により、製造データ１１５は、テストパッド、及びそのテストパッドを対象配線パターンと接続する構造物（接続経路）を含む内容に更新される。次に、そのテストパッド配置支援プログラム２５２をＣＰＵ２１が実行することで実現されるテストパッド配置・配線処理について、図１５、及び図１６に示すそのフローチャートを参照して詳細に説明する。
【００９５】
本実施形態では、更新後の製造データ１１５は、更新前の製造データ１１５とは別に保存するようにしている。これは、対象配線パターンの変更、つまり対象配線パターンの削除、或いは追加、等が行われる可能性が考えられるためである。更新後の製造データ１１５は、更新前の製造データ１１５と区別するために、以降「製造データ１１５ｍ」と表記する。
【００９６】
テストパッド配置支援プログラム２５２は、例えばユーザの指示、或いは設定に従って実行される。ユーザは、例えば部品配置・配線部１４５によるレイアウト設計の終了時にその実行を指示することができると共に、既存の製造データ１１５を指定しての実行を指示することができる。
【００９７】
テストパッド配置支援プログラム２５２は、実行時、観測対象データ１１４を参照する。その観測対象データ１１４は、上記のように、ユーザが観測を所望する端子間（ネット）を指定することで生成されることから、ネットリスト１１３、及び製造データ１１５と対応付けられている。テストパッド配置支援プログラム２５２の実行時、対象となる製造データ１１５は確定している。それにより、テストパッド配置支援プログラム２５２は、参照すべき観測対象データ１１４を特定することができるようになっている。
【００９８】
テストパッド配置支援プログラム２５２に制御が渡った場合、ＣＰＵ２１は、先ず、ＲＡＭ２２を介して、観測対象データ１１４を読み出す（Ｓ１５０１）。次に、ＣＰＵ２１は、読み出した観測対象データ１１４を参照し、処理すべき対象配線パターン（ネット）が有るか否か判定する（Ｓ１５０２）。処理すべき対象配線パターンが存在する場合、Ｓ１５０２の判定はＹＥＳとなってＳ１５０３に移行する。そうでない場合、つまり処理すべき対象配線パターンが存在しない場合、Ｓ１５０２の判定はＮＯとなり、更新後の製造データ１１５を保存した後、このテストパッド配置・配線処理が終了する。
【００９９】
Ｓ１５０３では、ＣＰＵ２１は、未処理の対象配線パターンのなかから１つを選択する。次に、ＣＰＵ２１は、製造データ１１５を参照して、選択した対象配線パターンの種類に応じた数のテストパッドの配置場所を検索する（Ｓ１５０４）。配置場所を検索すべきテストパッドの数は、選択した対象配線パターンが差動信号用のものであれば２であり、１つの対象配線パターンが１つの独立した信号を伝送させるためのものであれば１である。
【０１００】
配置場所の検索後に移行するＳ１５０５では、ＣＰＵ２１は、テストパッドを配置可能な場所が有るか否か判定する。テストパッドを配置可能な場所が探し出せた場合、Ｓ１５０５の判定はＹＥＳとなってＳ１５０６に移行する。テストパッドを配置可能な場所が探し出せなかった場合、Ｓ１５０５の判定はＮＯとなってＳ１５１０に移行する。
【０１０１】
Ｓ１５０６では、ＣＰＵ２１は、探し出せた場所が同層か否か、つまり探し出せた場所が、選択した対象配線パターンが配置される層と同じか否か判定する。テストパッドを対象配線パターンと同層に配置しようとする場合（図６、図９参照）、Ｓ１５０６の判定はＹＥＳとなってＳ１５０７に移行し、ＣＰＵ２１は、１対象配線パターンで２箇所のビア配置場所の検索を行う（図７、図１０参照）。その後、Ｓ１５０９に移行する。テストパッドを対象配線パターンとは異なる層に配置しようとする場合（図３参照）、Ｓ１５０６の判定はＮＯとなってＳ１５０８に移行し、ＣＰＵ２１は、１対象配線パターンで１箇所のビア配置場所の検索を行う（図４参照）。Ｓ１５０９にはその後に移行する。
【０１０２】
Ｓ１５０９では、ＣＰＵ２１は、ビアを配置可能な場所が有るか否か判定する。ビアを配置可能な場所が探し出せた場合、Ｓ１５０９の判定はＹＥＳとなってＳ１５１０に移行し、ＣＰＵ２１は、ビアとテストパッドとを接続する配線パターン、選択した対象配線パターンによっては更に２つのビアを接続する配線パターンの経路を決定する。その後は上記Ｓ１５０２に戻り、未処理の対象配線パターンが存在するか否かの判定が行われる。一方、ビアを配置可能な場所が探し出せなかった場合、Ｓ１５０９の判定はＮＯとなってＳ１５１１に移行する。
【０１０３】
Ｓ１５０９でのＮＯの判定、或いは上記Ｓ１５０５でのＮＯの判定によるＳ１５１１への移行は、選択した対象配線パターンをテストパッドと接続できない状況であることを意味する。このことから、Ｓ１５１１以降では、その状況に対応するための一連の処理が行われる。
【０１０４】
Ｓ１５１１では、ＣＰＵ２１は、既に配置場所が設定されたテストパッドのなかから共用可能なテストパッドを検索する。次に、ＣＰＵ２１は、その検索を行った結果、選択した対象配線パターンと接続可能なテストパッドが有ったか否か判定する（Ｓ１５１２）。既に配置場所が設定されたテストパッドのなかに、選択した対象配線パターンと接続可能なテストパッドが存在した場合、Ｓ１５１２の判定はＹＥＳとなってＳ１５１３に移行する。既に配置場所が設定されたテストパッドのなかに、選択した対象配線パターンと接続可能なテストパッドが存在しない場合、Ｓ１５１２の判定はＮＯとなって図１６のＳ１５１４に移行する。
【０１０５】
Ｓ１５１３では、ＣＰＵ２１は、選択した対象配線パターンと接続可能なテストパッドのなかで最適なテストパッドを抽出し、抽出したテストパッドと対象配線パターンの接続に用いるビアの位置を検索し、必要な配線パターンの経路を決定する。配線パターンの経路の決定では、既に形状、及び経路が決定している他の配線パターンの変更を必要に応じて併せて行う。そのようにして、抽出したテストパッドと対象配線パターン間の接続経路を決定した後、上記Ｓ１５０２に戻る。
【０１０６】
図９、及び図１０に示す第５の実施形態による配線基板３０は、Ｓ１５１１〜Ｓ１５１３を少なくとも２回、実行し、各回でテストパッド９３を抽出した場合に実現可能となる。この第５の実施形態による配線基板３０では、例えば最初に対象配線パターン９１ｃとテストパッド９３間の接続経路が決定する。以降、Ｓ１５１０〜Ｓ１５１３の２回の実行により、対象配線パターン９１ｂとテストパッド９３間の接続経路、対象配線パターン９１ａとテストパッド９３間の接続経路が順次、決定する。それにより、第５の実施形態のような配線基板３０が設計されることとなる。
【０１０７】
配線パターン９６ａ、及び９６ｂは、それぞれ第２層、及び第３層に配置されている。これは、それぞれ異なるビア９２を介して、各配線パターン９６をテストパッド９３と接続することを規則としているためである。それにより、配線パターン９６ｂでは、ビア９２ｂと接続させないように第２層のグランドプレーン４１が変更され、第３層の電源プレーン４２は、ビア９２ｂと接続させないように、且つ配線パターン９６ｂが配置可能なように変更される。配線パターン９６ａでも同様に、ビア９２ａと接続させないように第３層の電源プレーン４２が変更され、第２層のグランドプレーン４１は、ビア９２ａと接続させないように、且つ配線パターン９６ａが配置可能なように変更される。
【０１０８】
Ｓ１５１２における選択した対象配線パターンと接続可能なテストパッドが存在するか否かの判定、及びＳ１５０５におけるテストパッドを配置可能な場所が存在するか否かの判定は、実際にはビア、及び配線パターンの各配置を考慮して行われる。それにより、テストパッド、ビア、及び配線パターンの各配置は、最適となるように決定される。
【０１０９】
図１６のＳ１５１４への移行は、選択した対象配線パターンをテストパッドと接続する接続経路を自動的に決定できない状況であることを意味する。このことから、Ｓ１５１４以降では、ユーザの指示に応じて、その状況に対応するための一連の処理が行われる。
【０１１０】
Ｓ１５１４では、ＣＰＵ２１は、例えば現在の状況を表す画像（メッセージを含む）を表示装置３上に表示させ、ユーザに入力装置２を介した指示を求める。その指示をユーザが行った場合、Ｓ１５１５に移行し、ＣＰＵ２１は、その指示の内容の判定を行う。
【０１１１】
ユーザが終了を指示した場合、Ｓ１５１５ではその旨が判定され、Ｓ１５１６に移行する。そのＳ１５１６では、ＣＰＵ２１は、ユーザの指示に従って、現時点までの結果を保存する。その後、このテストパッド配置・配線処理が終了する。
【０１１２】
本実施形態では、終了指示には、現時点までの結果を保存する保存終了指示と、現時点までの結果を破棄する破棄終了指示と、の２種類、存在する。それにより、ユーザが保存終了指示を選択した場合のみ、結果が保存、つまり製造データ１１５ｍが生成される。
【０１１３】
現在の状況を表す画像には、テストパッドと接続できない対象配線パターンに係わる情報、及びテストパッドと接続できた対象配線パターンに係わる情報が含まれる。テストパッドと接続できない対象配線パターンに係わる情報には、接続させるテストパッドを探し出せなかった対象配線パターンに係わる情報が含まれる。本実施形態では、その対象配線パターンと接続すべきテストパッドの場所をユーザが指定できるようにしている。それにより、その場所指定をユーザが指示した場合、Ｓ１５１５では、その旨が判定され、Ｓ１５１７に移行する。
【０１１４】
Ｓ１５１７では、ＣＰＵ２１は、入力装置２へのユーザの操作に応じて、テストパッドを配置すべき場所を少なくとも入力し、その場所に配置するテストパッドと対象配線パターンを接続する接続経路を決定する。ユーザがビアを配置すべき場所、或いは配線パターンの経路を指定した場合には、指定された場所をその接続経路の決定に反映させる。その後は図１５のＳ１５０２に戻る。
【０１１５】
このように、本実施形態では、対象配線パターンと接続すべきテストパッド、及びそのテストパッドと接続させる接続経路をユーザが指定できるようにしている。それにより、ユーザは、任意の場所に配置させるテストパッドに任意の対象配線パターンを接続させることができる。
【０１１６】
テストパッドの配置、ビアの配置、及び配線パターンの配置は、何れもデザインルールに違反しないように決定される。それらを配置するうえでの余裕は、デザインルールが厳しくなるほど大きくなる。それにより、デザインルールを厳しくするほど、対象配線パターンをテストパッドと接続できる可能性は高くなる。このことから、本実施形態では、デザインルールをユーザが変更できるようにしている。そのルール変更をユーザが指示した場合、Ｓ１５１５では、その旨が判定され、Ｓ１５１８に移行する。
【０１１７】
Ｓ１５１８では、ＣＰＵ２１は、入力装置２へのユーザの操作に応じて、デザインルールを変更する。次に、ＣＰＵ２１は、直前のＳ１５０３で選択した対象配線パターンを再選択する（Ｓ１５１９）。その後、図１５のＳ１５０３に戻り、変更後のデザインルールを用いて、テストパッドを配置すべき場所の検索を行う。
【０１１８】
現在、選択されている対象配線パターンではテストパッドを接続できなくとも、別の未処理の対象配線パターンではテストパッドを接続できる可能性がある。このことから、本実施形態では、現在、選択されている対象配線パターンの処理をスキップさせることにより、他の未処理の対象配線パターンに対する処理を続行させることができるようにさせている。そのスキップをユーザが指示した場合、Ｓ１５１５では、その旨が判定され、図１５のＳ１５０２に戻る。それにより、別の未処理の対象配線パターンが存在する場合、その対象配線パターンのなかから選択される対象配線パターンが処理される。
【０１１９】
なお、本実施形態では、未処理の対象配線パターンのみ、変更後のデザインルールを適用させているが、デザインルールの変更に伴い、対象配線パターンの処理を最初から行うようにしても良い。対象配線パターンの処理を最初から行うか否かをユーザに選択させるようにしても良い。
【０１２０】
本実施形態では、テストパッド配置支援プログラム２５２を設計支援プログラム２５１のサブプログラムとしている。しかし、そのテストパッド配置支援プログラム２５２は、１つのアプリケーションとして製品化しても良い。
【符号の説明】
【０１２１】
１    配線基板設計支援装置、データ処理装置
２    入力装置
３    表示装置
１１    記憶部
１２    入力制御部
１３    出力制御部
１４    配線基板設計支援部
１５    主制御部
２１    ＣＰＵ
２２    ＲＡＭ
２３    ＲＯＭ
２４    光ディスク装置
２５    ハードディスク装置
２７    ＧＣ
２８    Ｉ／Ｆカード
３０    配線基板
３１    ＩＣ
３２    コネクタ
３３、３３ａ〜３３ｄ、６１、６１ａ、６１ｂ、９１、９１ａ〜９１ｃ    対象配線パターン
３４、３４ａ〜３４ｄ、６２、６２ａ、６２ｂ、６４、６４ａ、６４ｂ、９２、９２ａ〜９２ｃ、９４    ビア
３５、３５ａ〜３５ｄ、６３、６３ａ、６３ｂ、９３    テストパッド
３６、３６ａ〜３６ｄ、６６、６６ａ、６６ｂ、９５、９６、９６ａ〜９６ｃ    配線パターン
１１１    ライブラリ
１１２    基板データ
１１３    ネットリスト
１１４    観測対象データ
１１５    製造データ
１４１    回路設計支援部
１４２    レイアウト設計支援部
１４５    部品配置・配線部
１４６    テストパッド配置・配線部
２５０    ハードディスク
２５１    設計支援プログラム
２５２    テストパッド配置支援プログラム
１４６１    テストパッド配置部
１４６２    ビア配置部
１４６３    ビア配線部
【先行技術文献】
【特許文献】
【０１２２】
【特許文献１】特開平８−３０６４７号公報
【図１】
2017143193.tif 000003
【図２】
2017143193.tif 000004
【図３】
2017143193.tif 000005
【図４】
2017143193.tif 000006
【図５】
2017143193.tif 000007
【図６】
2017143193.tif 000008
【図７】
2017143193.tif 000009
【図８】
2017143193.tif 000010
【図９】
2017143193.tif 000011
【図１０】
2017143193.tif 000012
【図１１】
2017143193.tif 000013
【図１２】
2017143193.tif 000014
【図１３】
2017143193.tif 000015
【図１４】
2017143193.tif 000016
【図１５】
2017143193.tif 000017
【図１６】
2017143193.tif 000018