(57)【要約】【課題】不揮発性記憶素子における出力電圧値を調整する電圧調整回路を提供する。【解決手段】フローティングゲートに蓄積される電荷量に応じた電圧を出力する不揮発性記憶素子における出力電圧値を調整する電圧調整回路であって、フローティングゲートを充放電させるパルス信号を、出力電圧値が目標電圧値に近づくにつれて出力電圧値の変動が小さくなるように調整して順次生成するパルス生成部と、出力電圧値と目標電圧値とを比較する比較部と、比較部の比較結果に基づいて、パルス信号によってフローティングゲートを充放電させるか否かを決定する出力部とを有する電圧調整回路を提供する。【選択図】図１
2017108525.tif 000002
【特許請求の範囲】
【請求項１】
フローティングゲートに蓄積される電荷量に応じた電圧を出力する不揮発性記憶素子における出力電圧値を調整する電圧調整回路であって、
前記フローティングゲートを充放電させるパルス信号を、前記出力電圧値が目標電圧値に近づくにつれて前記出力電圧値の変動が小さくなるように調整して順次生成するパルス生成部と、
前記出力電圧値と前記目標電圧値とを比較する比較部と、
前記比較部の比較結果に基づいて、前記パルス信号によって前記フローティングゲートを充放電させるか否かを決定する出力部と
を有する電圧調整回路。
【請求項２】
前記パルス生成部は、前記出力電圧値が前記目標電圧値に近づくにつれて、前記パルス信号のパルス幅が狭くなるように前記パルス幅を変調するパルス幅調整部を有する
請求項１に記載の電圧調整回路。
【請求項３】
前記不揮発性記憶素子は前記フローティングゲートに蓄積される電荷量を制御するためのコントロールゲートを有し、
前記出力部は、前記比較部の比較結果に基づいて、前記パルス信号を前記コントロールゲートに出力するか否かを決定する
請求項２に記載の電圧調整回路。
【請求項４】
前記パルス幅調整部は、三角波または鋸波と、前記出力電圧値とが入力され、前記三角波または鋸波と、前記出力電圧値との比較結果に応じたパルス幅を有する前記パルス信号を生成する第１コンパレータを有する請求項３に記載の電圧調整回路。
【請求項５】
前記比較部は、前記出力電圧値と前記目標電圧値とを比較する第２コンパレータを有し、
前記出力部は、前記第２コンパレータにおける比較結果に応じて前記パルス信号を通過させるか否かを切り替えるＡＮＤ回路である
請求項４に記載の電圧調整回路。
【請求項６】
予め定められたパルス信号を前記コントロールゲートに出力したときの前記出力電圧値の変動量に応じて、前記三角波または鋸波の波形を調整する波形調整部を有する
請求項４または５に記載の電圧調整回路。
【請求項７】
前記出力電圧値が高くなるにつれて前記パルス幅が狭くなるように前記第１コンパレータが前記パルス幅を変調する第１変調モードと前記出力電圧値が低くなるにつれて前記パルス幅が狭くなるように前記第１コンパレータが前記パルス幅を変調する第２変調モードとを切り替える変調モード切換部と、
前記出力電圧値が前記目標電圧値より小さい場合に前記出力部が前記パルス信号を前記コントロールゲートに出力するように決定する第１出力モードと、前記出力電圧値が前記目標電圧値より大きい場合に前記出力部が前記パルス信号を前記コントロールゲートに出力するように決定する第２出力モードとを切り替える出力制御モード切換部と
を有する
請求項４から６のいずれか一項に記載の電圧調整回路。
【請求項８】
前記第１変調モードと前記第２変調モードとにおける前記パルス信号は互いに極性が逆であり、
前記比較部によって前記出力電圧値が前記目標電圧値より小さいと判断される場合には、前記変調モード切換部は前記第１変調モードに切り替え、前記出力制御モード切換部は前記第１出力モードに切り替える一方、
前記比較部によって前記出力電圧値が前記目標電圧値より大きいと判断される場合には、前記変調モード切換部は前記第２変調モードに切り替え、前記出力制御モード切換部は前記第２出力モードに切り替える
請求項７に記載の電圧調整回路。
【請求項９】
前記コントロールゲートに出力したパルスの数を計数する計数部を有し、
前記パルス生成部は、前記出力したパルスの数が予め定められた数以上になった場合に、単位期間内において前記パルス信号が高レベルを示す期間の割合を増加させる
請求項３から８のいずれか一項に記載の電圧調整回路。
【請求項１０】
前記パルス生成部は、前記出力電圧値に応じて前記パルス信号の振幅を変調するパルス振幅調整部を有する
請求項１から９のいずれか一項に記載の電圧調整回路。
【請求項１１】
前記パルス生成部は、前記比較部による比較の結果、前記出力電圧値が前記目標電圧値を超えるまでは第１幅のパルス幅の第１パルス信号を生成し、前記出力電圧値が前記目標電圧値を超えた場合には前記第１幅より狭い第２幅を有し前記第１パルス信号とは極性が逆である第２パルス信号を生成する
請求項１に記載の電圧調整回路。
【請求項１２】
前記第１コンパレータは、前記パルス信号が前記コントロールゲートに入力されて、前記出力電圧値が安定した後において、前記三角波または鋸波と、前記出力電圧値とを比較する
請求項４から８のいずれか一項に記載の電圧調整回路。
【請求項１３】
前記不揮発性記憶素子は、コントロールゲートおよびフローティングゲートを有するＭＯＳトランジスタを有し、
前記ＭＯＳトランジスタは、前記フローティングゲートに注入される電荷がトンネルするトンネル酸化膜を有する
請求項１から１２のいずれか一項に記載の電圧調整回路。
【請求項１４】
前記電圧調整回路は、前記出力電圧値と前記目標電圧値との差分に基づいて、前記ＭＯＳトランジスタに印加するバイアス電圧を変更するバイアス変更部を有する
請求項１３に記載の電圧調整回路。
【請求項１５】
フローティングゲートに蓄積される電荷量に応じた電圧を出力する不揮発性記憶素子と、
前記不揮発性記憶素子における出力電圧値を調整する、請求項１から１４のいずれか一項に記載の電圧調整回路と
を備える電圧生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧調整回路および電圧生成回路に関する。
【０００２】
従来、抵抗に直列に接続したトランジスタによって抵抗に流れる電流を制御することで、所定の電圧を生成する回路が知られている（例えば、特許文献１参照）。当該回路では、マイクロコンピュータにより、トランジスタの制御端子に入力する信号のパルス幅を変調することで、生成電圧の値を調整する。
［先行技術文献］
［特許文献］
［特許文献１］  特開２００４−２２２３７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記の回路では、電圧調整が完了しても、電圧を出力する間はマイクロコンピュータを常に動作させ続ける必要があり、消費電力を抑えることが難しかった。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、フローティングゲートに蓄積される電荷量に応じた電圧を出力する不揮発性記憶素子における出力電圧値を調整する電圧調整回路であって、フローティングゲートを充放電させるパルス信号を、出力電圧値が目標電圧値に近づくにつれて出力電圧値の変動が小さくなるように調整して順次生成するパルス生成部と、出力電圧値と目標電圧値とを比較する比較部と、比較部の比較結果に基づいて、パルス信号によってフローティングゲートを充放電させるか否かを決定する出力部とを有する電圧調整回路を提供する。
【０００５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００６】
【図１】電圧生成回路１０の概要を示す図である。
【図２】不揮発性記憶素子１１０を示す図である。
【図３】電圧生成部１００の回路構成の一例を示す図である。
【図４】第１実施形態における電圧調整回路２００の回路構成の一例を示す図である。
【図５】電圧調整回路２００における各信号の波形を示す図である。
【図６】出力電圧値の過渡応答の一例を示す図である。
【図７】第２実施形態における電圧調整回路２００の概略構成を示す図である。
【図８】第３実施形態における電圧調整回路２００の概略構成を示す図である。
【図９】第３実施形態の電圧調整回路２００における各信号の波形を示す図である
【図１０】第３実施形態の電圧調整回路２００における各信号の波形を示す図である
【図１１】第３実施形態の電圧調整回路２００における各信号の波形を示す図である
【図１２】第４実施形態における電圧調整回路２００の概略構成を示す図である。
【図１３】第５実施形態における電圧調整回路２００の概略構成を示す図である。
【図１４】第６実施形態における電圧調整回路２００の概略構成を示す図である。
【図１５】第７実施形態における電圧調整回路２００の概略構成を示す図である。
【発明を実施するための形態】
【０００７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００８】
図１は、電圧生成回路１０の概要を示す図である。本例の電圧生成回路１０は、電圧生成部１００と電圧調整回路２００とを備える。電圧生成部１００は、例えば、参照電圧を発生する。参照電圧は、例えば、コンパレータ等の電子回路の基準値または閾値として用いられる。電圧生成部１００は、不揮発性記憶素子１１０を有する。不揮発性記憶素子１１０は、フローティングゲートに蓄積される電荷量に応じた電圧を出力する。
【０００９】
電圧調整回路２００は、不揮発性記憶素子１１０における出力電圧値が目標電圧値に近づくように出力電圧値を調整する。電圧調整回路２００は、パルス生成部２１０、比較部２２０、および出力部２３０を有する。パルス生成部２１０は、不揮発性記憶素子１１０のフローティングゲートを充放電させるパルス信号を生成する。
【００１０】
パルス生成部２１０は、電圧生成部１００から調整対象の出力電圧値を取得する。パルス生成部２１０は、出力電圧値が目標電圧値に近づくにつれて出力電圧値の変動が小さくなるようにパルス信号を調整して順次に生成する。パルス生成部２１０は、生成されたパルス信号を、出力部２３０に出力する。
【００１１】
比較部２２０は、電圧生成部１００から出力電圧値を取得する。比較部２２０は目標電圧値を取得する。目標電圧値は、電圧調整回路２００の外部で使用者等により予め設定されてよい。比較部２２０は出力電圧値と目標電圧値とを比較する。比較部２２０は、比較結果を出力部２３０に出力する。
【００１２】
出力部２３０は、比較部２２０の比較結果に基づいて、パルス信号によって不揮発性記憶素子１１０のフローティングゲートを充放電させるか否かを決定する。出力部２３０は、比較部２２０の比較結果に基づいて、パルス信号を通過させるか否かを切り替えることによって、調整信号を生成する。出力部２３０は、調整信号を電圧生成部１００に出力して、不揮発性記憶素子１１０のフローティングゲートを充放電させる。
【００１３】
図２は、不揮発性記憶素子１１０を示す図である。不揮発性記憶素子１１０は、基板１１１、トンネル酸化膜１１４、フローティングゲート１１５、絶縁膜１１６およびコントロールゲート１１７を備える。
【００１４】
不揮発性記憶素子１１０は、フローティングゲート１１５を有することにより、エンハンスメント状態とディプレッション状態にすることができるＮＭＯＳタイプの素子である。本例の基板１１１は、ｐ型基板で構成される。基板１１１は、ソース領域１１２およびドレイン領域１１３を有する。ソース領域１１２およびドレイン領域１１３は、イオン注入等のＣＭＯＳプロセスを用いて形成される。基板１１１上には、トンネル酸化膜１１４、フローティングゲート１１５、絶縁膜１１６およびコントロールゲート１１７の順に積層して形成される。
【００１５】
フローティングゲート１１５に蓄積される電荷の状態は、コントロールゲート１１７に印加された電圧に応じて変化する。例えば、コントロールゲート１１７に印加された電圧に応じて、フローティングゲート１１５に蓄積される電荷量が、正または負の方向に変動する。これにより、不揮発性記憶素子１１０の閾値電圧が変動し、ディプレッション状態またはエンハンスメント状態に制御される。図１に示される出力部２３０は、比較部２２０の比較結果に基づいて、パルス信号をコントロールゲート１１７に出力するか否かを決定する。これにより、コントロールゲート１１７は、フローティングゲート１１５に蓄積される電荷量を制御し、不揮発性記憶素子１１０に、蓄積電荷量に応じた出力電圧値を出力させる。
【００１６】
トンネル酸化膜１１４は、基板１１１とフローティングゲート１１５との間を絶縁する。しかし、トンネル酸化膜１１４は、コントロールゲート１１７に予め定められた値以上の電圧が印加されると、ＦＮトンネリング（ファウラーノルドハイム  トンネリング）により導通状態となる。
【００１７】
具体的には、ソース領域１１２とドレイン領域１１３との間に電圧が印加される。次いで、コントロールゲート１１７に電圧が印加されて、トンネル酸化膜１１４の下を流れる電子の一部をトンネル酸化膜１１４を通過させてフローティングゲート１１５内に流入させる。このとき、コントロールゲート１１７へ加える電圧をパルスで印加することにより、フローティングゲート１１５内に流入させる電荷量を調整できる。フローティングゲート１１５に蓄積される電荷量に応じて、不揮発性記憶素子１１０の出力電圧が調整される。
【００１８】
図３は、電圧生成部１００の回路構成の一例を示す図である。図３の電圧生成部１００は、ディプレッション型の不揮発性記憶素子１１０とエンハンスメント型の不揮発性記憶素子１１０とを接続した回路構成を有する。本例の電圧生成部１００は、トンネル酸化膜１１４を有する第１書込ＭＯＳトランジスタＭ１ｗおよびトンネル酸化膜１１４を有さない第１出力ＭＯＳトランジスタＭ１ｒを有する。第１書込ＭＯＳトランジスタＭ１ｗおよび第１出力ＭＯＳトランジスタＭ１ｒは、ディプレッション型の不揮発性記憶素子１１０として機能する。
【００１９】
本例の電圧生成部１００は、トンネル酸化膜１１４を有する第２書込ＭＯＳトランジスタＭ２ｗおよびトンネル酸化膜１１４を有さない第２出力ＭＯＳトランジスタＭ２ｒを有する。第２書込ＭＯＳトランジスタＭ２ｗおよび第２出力ＭＯＳトランジスタＭ２ｒは、エンハンスメント型の不揮発性記憶素子１１０として機能する。各トランジスタＭ１ｗ、Ｍ１ｒ、Ｍ２ｗ、Ｍ２ｒは、図２に示されるフローティングゲート１１５およびコントロールゲート１１７を有する。
【００２０】
第１書込ＭＯＳトランジスタＭ１ｗのフローティングゲート１１５は、第１出力ＭＯＳトランジスタＭ１ｒのフローティングゲート１１５と電気的に接続される。同様に、第２書込ＭＯＳトランジスタＭ２ｗのフローティングゲート１１５は、第２出力ＭＯＳトランジスタＭ２ｒのフローティングゲート１１５と電気的に接続される。
【００２１】
第１書込ＭＯＳトランジスタＭ１ｗのソース端子は、第２書込ＭＯＳトランジスタＭ２ｗのドレイン端子に接続される。第１書込ＭＯＳトランジスタＭ１ｗのドレイン端子には、電圧ＶＰＰが印加されてよい。一方、第２書込ＭＯＳトランジスタＭ２ｗのソース端子には、接地電圧などの電圧ＶＳＳが印加されてよい。ここで、印加電圧ＶＰＰは、不揮発性記憶素子１１０のトンネル酸化膜１１４においてＦＮトンネリングするために必要な電圧である。
【００２２】
第１出力ＭＯＳトランジスタＭ１ｒのゲート端子とソース端子とが互いに接続されてよい。これにより第１出力ＭＯＳトランジスタＭ１ｒは電流源として機能する。第１出力ＭＯＳトランジスタＭ１ｒのソース端子は、第２出力ＭＯＳトランジスタＭ２ｒのドレイン端子に接続される。第１出力ＭＯＳトランジスタＭ１ｒのソース端子と第２出力ＭＯＳトランジスタＭ２ｒのドレイン端子との接続点における電圧が、出力電圧値となる。第２出力ＭＯＳトランジスタＭ２ｒのゲート端子とドレイン端子とが互いに接続されてよい。第２出力ＭＯＳトランジスタＭ２ｒのソース端子には、電圧ＶＳＳに接続されてよい。
【００２３】
第１書込ＭＯＳトランジスタＭ１ｗのコントロールゲート１１７にパルス信号を与えることによって、第１出力ＭＯＳトランジスタＭ１ｒのフローティングゲート１１５を充放電させる。これにより、第１出力ＭＯＳトランジスタＭ１ｒの閾値電圧Ｖｔｈｄを調整することができる。同様に、第２書込ＭＯＳトランジスタＭ２ｗのコントロールゲート１１７にパルス信号を与えることによって、第２出力ＭＯＳトランジスタＭ２ｒのフローティングゲート１１５を充放電させる。これにより、第２出力ＭＯＳトランジスタＭ２ｒの閾値電圧Ｖｔｈeを調整することができる。
【００２４】
閾値電圧Ｖｔｈｄと閾値電圧Ｖｔｈｅとの差が出力電圧値である。出力電圧値は、電圧調整されて、例えば、参照電圧Ｖｒｅｆとして用いられる。第１出力ＭＯＳトランジスタＭ１ｒのソース端子と第２出力ＭＯＳトランジスタＭ２ｒのドレイン端子との接続点が電圧端子Ｖｍｏｎに電気的に接続されて出力電圧値を外部に出力してよい。なお、出力電圧値はアンプ回路１２０を介して電圧端子Ｖｍｏｎに出力されてよい。この場合は、アンプ回路１２０によって増幅された値を出力電圧値としてよい。
【００２５】
また、電圧調整回路２００から、電圧生成部１００へパルス信号を印加するための第１端子１３０および第２端子１４０が電圧生成部１００に設けられていてもよい。第１端子１３０は、第１書込ＭＯＳトランジスタＭ１ｗのコントロールゲート１１７にパルス信号を印加するための端子であってよい。第２端子１４０は、第２書込ＭＯＳトランジスタＭ２ｗのコントロールゲート１１７にパルス信号を印加するための端子であってよい。
【００２６】
本例では、４つの不揮発性記憶素子Ｍ１ｗ、Ｍ１ｒ、Ｍ２ｗ、Ｍ２ｒを有する電圧生成部１００を説明した。しかし、本例と異なり、フローティングゲート１１５に蓄積される電荷量に応じた電圧を出力する不揮発性記憶素子１１０を用いる電圧生成部１００であれば、図３に示されたものに限られず、本例の電圧調整回路２００を用いることができる。
【００２７】
図４は、第１実施形態における電圧調整回路２００の回路構成の一例を示す図である。本例の電圧調整回路２００は、出力電圧値が目標電圧値に近づくように、電圧生成部１００を調整する。パルス生成部２１０は、パルス幅調整部２４０を有する。パルス幅調整部２４０は、出力電圧値が目標電圧値に近づくにつれて、パルス信号のパルス幅が狭くなるようにパルス幅を変調する。パルス幅調整部２４０は、第１コンパレータ２４２を有する。
【００２８】
第１コンパレータ２４２の第１入力端は、波形発生回路２４４に電気的に接続される。一方、第１コンパレータ２４２の第２入力端は、電圧生成部１００の電圧端子Ｖｍｏｎに接続されてよい。第１コンパレータ２４２の出力端は、ＡＮＤ回路２３２の第１入力端に電気的に接続される。波形発生回路２４４は、入力端が矩形波発振器２４６に電気的に接続される。矩形波発振器２４６は、矩形波を発生する発振器である。波形発生回路２４４は、矩形波発振器２４６から矩形波の信号を受け取り、受け取った矩形波に基づいて三角波または鋸波を生成する。すなわち、波形発生回路２４４は、三角波発生回路または鋸波発生回路である。
【００２９】
第１コンパレータ２４２には、三角波または鋸波と、出力電圧値とが入力される。第１コンパレータ２４２は、三角波または鋸波と、出力電圧値との比較結果に応じたパルス幅を有するパルス信号を生成する。なお、波形発生回路２４４および矩形波発振器２４６は、電圧調整回路２００の一部として設けられてもよく、電圧調整回路２００に含まれず、電圧調整回路２００の外部に設けられていてもよい。また、電圧調整回路２００は、波形発生回路２４４を内部に有する一方、矩形波発振器２４６として外部の機器を用いることもできる。
【００３０】
比較部２２０は、第２コンパレータ２２２を有する。第２コンパレータ２２２の第１入力端は、目標電圧値を供給する端子に接続される。例えば、電圧生成部１００が組み込まれる装置において目標電圧値が設定される。第２コンパレータ２２２の第２入力端は、電圧生成部１００の電圧端子Ｖｍｏｎに接続されてよい。第２コンパレータ２２２の出力端は、ＡＮＤ回路２３２の第２入力端に電気的に接続される。
【００３１】
出力部２３０は、ＡＮＤ回路２３２を有する。ＡＮＤ回路２３２の第１入力端および第２入力端は、それぞれ第１コンパレータ２４２の出力端および第２コンパレータ２２２の出力端に電気的に接続される。ＡＮＤ回路２３２の出力端は、電圧生成部１００の第１端子１３０または第２端子１４０に電気的に接続されてよい。ＡＮＤ回路２３２は、第２コンパレータ２２２における比較結果に応じて、パルス信号を通過させるか否かを切り替える。
【００３２】
本例の電圧調整回路２００によれば、マイクロコンピュータが不要なので、回路規模を小さくすることができる。また、安価な素子で電圧調整回路２００を実現できる。また、電圧調整が完了すれば、電圧調整回路２００を常に動作させる必要がないので、省電力を実現できる。
【００３３】
図５は、電圧調整回路２００における各信号の波形を示す図である。図５を参照しつつ、図４に示される電圧調整回路２００の処理動作について説明する。図５に示される例では、電圧生成部１００のコントロールゲート１１７にパルスを印加することによって、電圧生成部１００の出力電圧値が上昇する。印加するパルスのパルス幅が大きいほど、電圧をコントロールゲート１１７に印加している時間が長くなるので、出力電圧値の上昇幅が大きくなる。
【００３４】
本例の電圧調整回路２００は、大別して、パルス信号のパルス幅の自動調整処理と、パルス信号の印加を自動停止する処理とを実行する。まず、パルス幅の自動調整処理を説明する。
【００３５】
第１コンパレータ２４２が、出力電圧値と鋸波または三角波とを比較することで、出力電圧値に応じてパルス信号のパルス幅が変調される。図５に示されるように、出力電圧値が上昇するにつれてパルス信号のパルス幅が狭くなる。本例では、出力電圧値が上昇するということは、出力電圧値が目標電圧値に近づくということである。
【００３６】
したがって、出力電圧値と目標電圧値との差がより大きいときには、より幅広のパルス信号をコントロールゲート１１７に印加して出力電圧値を目標電圧値に迅速に近づけていく。一方、出力電圧値が目標電圧値に近づくにつれて、コントロールゲート１１７に印加するパルス信号のパルス幅が自動的に狭くなるように微調整される。
【００３７】
本例のように不揮発性記憶素子１１０を用いた電圧生成部１００の場合、同一幅のパルス信号をコントロールゲート１１７に印加しても、出力電圧値の変動量は、不揮発性記憶素子１１０のサンプル毎に異なる。これは、不揮発性記憶素子１１０のトンネル酸化膜１１４の膜厚などがサンプル毎に異なるためである。したがって、複数の不揮発性記憶素子１１０は、個別に調整されることが好ましい。さらに、電圧生成部１００によって生成される出力電圧値は、コンパレータ等の基準値になるため、精度が求められる。したがって、出力電圧値の調整分解能は、パルス信号のパルス幅に依存するので、パルス信号のパルス幅は狭いことが好ましい。
【００３８】
最初からパルス信号のパルス幅が狭い場合には、電圧調整が完了するまでに何度もパルスを印加する必要が生じるので、電圧調整が完了するまでに時間がかかる。また、サンプルによっては、狭いパルス幅のパルス信号を印加しても、出力電圧値が変動しない場合がある。一方、パルス信号のパルス幅が広い場合、出力電圧値が目標電圧値を許容量以上に超過してしまう場合がある。電圧調整回路２００は、最初は、パルス信号のパルス幅を大きくし、出力信号値が目標電圧値付近につれて、パルス信号のパルス幅を狭めていくので、迅速かつ高精度に出力電圧値を調整することができる。
【００３９】
本例の電圧調整回路２００によれば、手動で電圧調整することなく、パルス幅を自動調整することができる。電圧生成部１００を含む製品に対して電圧値を所望の値に調整して販売先へ出荷する場合、本例の電圧調整回路２００によれば、調整時間および検査時間を短縮することができる。また、販売先で電圧値を別の値に調整したい場合も、本例の電圧調整回路２００を製品に組み込んでおくことで、販売先で迅速に電圧値を調整することができる。
【００４０】
なお、パルス信号がコントロールゲート１１７に入力されると、電圧生成部１００が出力する出力電圧値が安定するまでに所定の過渡期間を要する。第１コンパレータ２４２は、出力電圧値が安定した後に、三角波または鋸波と、出力電圧値とを比較することが望ましい。図６は、出力電圧値の過渡応答の一例を示す図である。
【００４１】
図６に示されるように、１つのパルスがコントロールゲート１１７に入力された直後は、過渡応答により出力電圧値が安定しない場合がある。出力電圧値が安定する前に、次の三角波または鋸波のパルスが印加されて、出力電圧値と比較されると、最適なパルス幅に変調できない場合がある。
【００４２】
例えば、本来の安定した出力電圧値と目標電圧値とを比較した場合と比べて、出力電圧値と目標電圧値との差が必要以上に大きく評価されてしまうと、第１コンパレータ２４２が変調するパルス幅が広くなる。このような過渡応答の影響を軽減するためには、パルス信号のデューティ比を適切に設定する必要がある。パルス信号のデューティ比は、例えば、矩形波発振器２４６により変更することができる。
【００４３】
１つの三角波または鋸波が印加されてから、次の三角波または鋸波が印加されるまでの期間を、出力電圧値が安定するのに要する過渡期間よりも長くしてよい。これにより出力電圧値の過渡応答による影響を軽減できる。
【００４４】
次に、図５を参照しつつ、パルス信号印加の自動停止処理について説明する。第２コンパレータ２２２が、目標電圧値と、出力電圧値とを比較する。第２コンパレータ２２２は、比較結果を出力する。例えば、第２コンパレータ２２２は、出力電圧値が目標電圧値未満であれば、Ｈｉｇｈレベルを出力する。
【００４５】
ＡＮＤ回路２３２は、パルス信号と、第２コンパレータ２２２の比較結果との論理積をとる。したがって、第２コンパレータ２２２の出力がＨｉｇｈレベルの間は、パルス信号がそのまま調整信号として出力される。一方、出力電圧値が目標電圧値以上となったときには、第２コンパレータ２２２の出力はＬｏｗレベルになる。したがって、パルス信号に関係なく、調整信号はＬｏｗレベルとなる。
【００４６】
なお、第２コンパレータ２２２は、出力電圧値が目標電圧値未満であれば、Ｈｉｇｈレベルを出力し、出力電圧値が目標電圧値以上であればＬｏｗレベルを出力する場合を例に説明したが、本例はこの場合に限られない。第２コンパレータ２２２の比較結果に基づいて、出力電圧値が目標電圧値未満のときにパルス信号がそのまま調整信号として出力され、出力電圧値が目標電圧値以上のときにパルス信号を出力しない処理を実現可能であれば、本例と異なる構成を採用できる。
【００４７】
本例の電圧調整回路２００およびこれを用いた電圧生成回路１０によれば、電圧調整後、電圧調整回路２００自体に電圧を供給する必要がない。電圧調整後に、電圧調整回路２００が電力を消費しないため、低消費電力化が要求される製品にも採用することができる。
【００４８】
図７は、第２実施形態における電圧調整回路２００の概略構成を示す図である。本例の電圧調整回路２００は、テストパルス発生回路２４８、テストパルス切換部２５０、変化量算出部２５２および波形調整部２５４を有する。波形調整部２５４は、三角波または鋸波の波形を調整する。これらの点を除いて、本例の電圧調整回路２００は、図４に示す第１実施形態の場合と同様である。したがって、繰り返しの説明を省略し、同じ部材には同じ部材番号を用いて説明する。
【００４９】
テストパルス発生回路２４８は、予め定められたパルス信号であるテスト用パルス信号を生成する。テスト用パルス信号は、パルス幅およびパルス振幅などの波形が定まっているパルス信号であればよい。例えば、矩形波発振器２４６の矩形波、または波形発生回路２４４で生成される三角波または鋸波をテスト用パルス信号として用いる。この場合は、テストパルス発生回路２４８は省略できる。
【００５０】
テストパルス切換部２５０は、電圧調整回路２００の出力として、調整信号を出力するか、テスト用パルス信号を出力するかを選択する。具体的には、テストパルス切換部２５０は、選択された信号を、電圧生成部１００の不揮発性記憶素子１１０のコントロールゲート１１７に出力する。
【００５１】
変化量算出部２５２は、テスト用パルス信号をコントロールゲート１１７に出力したときの出力電圧値の変動量を算出する。例えば、変化量算出部２５２は、テスト用パルス信号が印加される前の出力電圧値をサンプルホールドする。次いで、サンプルホールドした出力電圧値と、テスト用パルス信号が印加された後の出力電圧値との差分を演算することで、変動量を算出してよい。
【００５２】
波形調整部２５４は、出力電圧値の変動量に応じて、三角波または鋸波の波形を調整する。例えば、波形調整部２５４は、変動量に応じて、波形発生回路２４４の時定数を変更する。波形発生回路２４４は、積分回路要素を有してよい。この場合、波形調整部２５４が積分回路要素の時定数を変更することにより、波形発生回路２４４が生成する三角波または鋸波の立ち上がり角度および立ち下り角度が調整される。
【００５３】
不揮発性記憶素子１１０のトンネル酸化膜１１４の膜厚がサンプル毎に異なるので、同じテスト用パルス信号をコントロールゲート１１７に印加した場合に出力電圧値の変動量が異なる。変動量が予め定められた閾値以上の場合は、出力電圧値が変動しやすいサンプルであると判断してよい。この場合、出力電圧値が目標電圧値に近づくにつれて、パルス信号の幅が迅速に狭くなるように、三角波または鋸波の波形の立ち上がり角度および立ち下り角度を調整してよい。
【００５４】
一方、テスト用パルス信号をコントロールゲート１１７に印加した場合の変動量が予め定められた閾値より小さい場合には、出力電圧値が変動しにくいサンプルであると判断してよい。この場合、出力電圧値が目標電圧値に近づいてもパルス信号の幅を広く保つように、三角波または鋸波の波形の立ち上がり角度および立ち下り角度を調整してよい。なお、電圧調整回路２００は、電圧の調整を開始する際に、最初にテスト用パルス信号の印加と、三角波または鋸波の波形の調整とをしてよい。
【００５５】
図８は、第３実施形態における電圧調整回路２００の概略構成を示す図である。本例の電圧調整回路２００は、変調モード切換部２６２、出力制御モード切換部２６４、およびパルス極性切換部２６６を有する。他の構成については第１実施形態の場合と同様であるので、繰り返しの説明を省略し、同じ部材には同じ部材番号を用いて説明する。
【００５６】
変調モード切換部２６２は、第１コンパレータ２４２への入力信号を切り替える。変調モード切換部２６２は、第１コンパレータ２４２によるパルス幅変調のモードとして第１変調モードと第２変調モードとを選択的に切り替える。第１変調モードは、図４および図５に示した第１実施形態の場合と同様に、出力電圧値が高くなるにつれてパルス信号のパルス幅が狭くなるように第１コンパレータ２４２がパルス幅を変調するモードである。
【００５７】
第１変調モードの場合、図４に示される第１実施形態と同様に、第１コンパレータ２４２の第１入力端が、波形発生回路２４４に電気的に接続され、第１コンパレータ２４２の第２入力端は、電圧生成部１００の電圧端子Ｖｍｏｎに接続されてよい。したがって、第１コンパレータ２４２の第１入力端には、三角波または鋸波が入力され、第１コンパレータ２４２の第２入力端には、出力電圧値が入力される。
【００５８】
第２変調モードは、出力電圧値が低くなるにつれてパルス信号のパルス幅が狭くなるように第１コンパレータ２４２がパルス幅を変調するモードである。第２変調モードの場合、図４に示される第１実施形態の場合に比べて入力信号と第１および第２入力端との接続関係が逆になる。したがって、第１コンパレータ２４２の第１入力端が、電圧生成部１００の電圧端子Ｖｍｏｎに接続されてよく、第１コンパレータ２４２の第２入力端が波形発生回路２４４に電気的に接続されてよい。第１コンパレータ２４２の第１入力端には、出力電圧値が入力され、第１コンパレータ２４２の第２入力端には、三角波または鋸波が入力される。
【００５９】
出力制御モード切換部２６４は、比較部２２０の第２コンパレータ２２２への入力信号を切り替える。出力制御モード切換部２６４は、第２コンパレータ２２２によるパルス出力制御モードとして第１出力モードと第２出力モードとを選択的に切り替える。第１出力モードにおいては、図４および図５に示した第１実施形態の場合と同様に、出力電圧値が目標電圧値より小さい場合に、出力部２３０がパルス信号を電圧生成部１００のコントロールゲート１１７に出力する。
【００６０】
第１出力モードの場合、図４に示される第１実施形態と同様に、第２コンパレータ２２２の第１入力端が、目標電圧値を供給する端子に接続される。第２コンパレータ２２２の第２入力端は、電圧生成部１００の電圧端子Ｖｍｏｎに接続されてよい。したがって、第２コンパレータ２２２の第１入力端には、目標電圧値が入力され、第２コンパレータ２２２の第２入力端には、出力電圧値が入力される。
【００６１】
第２出力モードにおいては、出力電圧値が目標電圧値より大きい場合に、出力部２３０がパルス信号をコントロールゲート１１７に出力する。第２出力モードの場合、図４に示される第１実施形態の場合と比べて入力信号と第１および第２入力端との接続関係が逆になる。したがって、第２コンパレータ２２２の第１入力端が、電圧生成部１００の電圧端子Ｖｍｏｎに接続されてよい。第２コンパレータ２２２の第２入力端が、目標電圧値を供給する端子に接続される。第２コンパレータ２２２の第１入力端には、出力電圧値が入力され、第２コンパレータ２２２の第２入力端には、目標電圧値が入力される。
【００６２】
本例の電圧調整回路２００は変調モード切換部２６２を有するので、電圧値が上昇するにつれてパルス信号のパルス幅を狭める処理のみならず、電圧値が上昇するにつれてパルス信号のパルス幅を広げる処理も選択することができる。また、本例の電圧調整回路２００は出力制御モード切換部２６４を有するので、パルス信号の電圧生成部１００への供給を停止する条件は、出力電圧値が目標電圧値を上回ったとき、および下回ったときの２種類で選択可能になる。
【００６３】
図９、図１０、および図１１は、第３実施形態の電圧調整回路２００における各信号の波形を示す図である。図９は、第２変調モードおよび第１出力モードが選択されたときの各信号の波形を示す。図１０は、第１変調モードおよび第２出力モードが選択されたときの各信号の波形を示す。図１１は、第２変調モードおよび第２出力モードが選択されたときの各信号の波形を示す。
【００６４】
なお、変調モード切換部２６２が第１変調モードを選択し、出力制御モード切換部２６４が第１出力モードを選択したときの電圧調整回路２００における各信号の波形は、第１実施形態で説明した図５の場合と同様となる。また、本例の電圧調整回路２００によれば、変調モード切換部２６２と出力制御モード切換部２６４とを切り替えることによって、パルス信号によってフローティングゲート１１５を充電する制御と、パルス信号によってフローティングゲート１１５を放電する制御とを切り替えることができる。
【００６５】
例えば、比較部２２０によって出力電圧値が目標電圧値より小さいと判断される場合には、変調モード切換部２６２が第１変調モードに切り替え、出力制御モード切換部２６４が第１出力モードに切り替える。この場合、パルス信号によってフローティングゲート１１５を充電する処理が実行される。電圧調整回路２００での入出力信号は、第１実施形態で説明した図５に示される。コントロールゲート１１７へ加える電圧をパルスで印加することにより、フローティングゲート１１５内に流入させる電荷量が調整される。具体的には、パルスが印加されるにつれて出力電圧値が高くなる。
【００６６】
比較部２２０によって、出力電圧値が目標電圧値より大きいと判断される場合には、変調モード切換部２６２が第２変調モードに切り替え、出力制御モード切換部２６４が第２出力モードに切り替える。この場合、パルス信号によってフローティングゲート１１５を放電する処理が実行される。
【００６７】
図１１において、出力電圧値が低下するにつれてパルス信号のパルス幅が狭くなる。図１１に示される場合、出力電圧値が低下するということは、出力電圧値が目標電圧値に近づくということである。したがって、出力電圧値が目標電圧値に近づくにつれて、コントロールゲート１１７に印加するパルス信号のパルス幅が自動で狭くなるように微調整される。
【００６８】
不揮発性記憶素子１１０の閾値電圧を正方向に変動させる場合には、ソース端子を接地してドレイン端子に電圧ＶＰＰを印加しつつ、コントロールゲート１１７に、例えば電圧ＶＰＰをパルス信号によって印加する。一方、不揮発性記憶素子１１０の閾値電圧を負方向に変動させる場合には、ソース端子を接地してドレイン端子に電圧ＶＰＰを印加しつつ、コントロールゲート１１７に、例えば接地電圧ＶＳＳをパルス信号によって印加する。
【００６９】
したがって、図５に示される充電制御の場合と、図１１に示される放電制御の場合とで、パルス極性切換部２６６は、パルス信号の電圧の極性をＶＰＰとＶＳＳとの間で選択的に切り換える。すなわち、第１変調モードと第２変調モードとにおいて、パルス信号の極性は互いに逆になり、調整信号の極性も互いに逆となる。
【００７０】
本例の電圧調整回路２００によれば、出力電圧値と目標電圧値とを比較して、自動的に充電制御または放電制御をすることができる。出力電圧値が目標電圧値を一旦上回ったときにも、変調モードおよびパルス出力制御モードを切り替えることで、再度、自動調整が可能となる。なお、最終的に、出力電圧値と目標電圧値との差が予め定められた許容範囲内になったら、調整処理を自動調整するようにしてもよい。
【００７１】
図１２は、第４実施形態における電圧調整回路２００の概略構成を示す図である。本例の電圧調整回路２００は、計数部２６８およびデューティ調整部２７０を有していることを除いて、他の構成については第１実施形態の場合と同様である。したがって、繰り返しの説明を省略し、同じ部材には同じ部材番号を持いて説明する。
【００７２】
計数部２６８は、不揮発性記憶素子１１０のコントロールゲート１１７に出力されたパルスの数を計数する。計数部２６８は、例えば、パルスカウンター回路である。計数部２６８は、調整信号を取得する。計数部２６８は、調整信号に含まれるパルスの数を計数する。
【００７３】
デューティ調整部２７０は、計数部２６８からパルス出力数の計数結果を取得する。デューティ調整部２７０は、パルス出力数と、予め定められた数とを比較して、パルス出力数が予め定められた数以上か否かを判断する。
【００７４】
デューティ調整部２７０は、パルス出力数が予め定められた数以上になった場合に、１つの三角波または鋸波が印加されてから、次の三角波または鋸波が印加されるまでの期間を調整してよい。あるいは、デューティ調整部２７０は、波形発生回路２４４に三角波または鋸波の波形を変更させてもよい。この結果、パルス生成部２１０は、パルス出力数が予め定められた数以上になった場合に、単位期間内においてパルス信号が高レベルを示す期間の割合を増加させる。これにより、調整信号が、単位期間内において高レベルを示す期間の割合も増加する。
【００７５】
本例の電圧調整回路２００によれば、予め定められた回数のパルス印加後、単位期間内においてパルス信号が高レベルを示す期間の割合を増加させる。この結果、調整対象電圧が目標電圧値に達しないまま収束安定して飽和状態になることを回避することができる。
【００７６】
図１３は、第５実施形態における電圧調整回路２００の概略構成を示す図である。第１から第４実施形態では、パルス生成部２１０がパルス幅変調する場合を説明した。しかし、パルス生成部２１０は、パルス幅変調する場合に限られない。本例の電圧調整回路２００のパルス生成部２１０は、出力電圧値に応じてパルス信号の振幅を変調するパルス振幅変調部２８０を有する。
【００７７】
本例の電圧調整回路２００は、パルス振幅変調部２８０、比較部２２０、および出力部２３０を備える。本例のパルス振幅変調部２８０は、パルス発生部２８２、電圧選択部２８４、電圧出力部２８６を有する。パルス発生部２８２は、パルス幅およびパルス振幅が固定の固定パルス信号を発生させる回路であってよい。本例では、パルス発生部２８２は、矩形波発振器２４６から出力された矩形波に基づいて固定パルス信号を発生させる。
【００７８】
比較部２２０は、第２コンパレータ２２２を有する。第２コンパレータ２２２は、第１実施形態の場合と同様である。出力部２３０は、ＡＮＤ回路２３２を有する。ＡＮＤ回路２３２の第１入力端は、パルス発生部２８２の出力端に電気的に接続される。ＡＮＤ回路２３２の第２入力端は、電圧生成部１００の電圧端子Ｖｍｏｎに電気的に接続されてよい。ＡＮＤ回路２３２の出力端は、電圧出力部２８６に電気的に接続される。ＡＮＤ回路２３２は、出力電圧値を取得する。
【００７９】
ＡＮＤ回路２３２は、パルス発生部２８２で生成した固定パルス信号を通過させるか否かを第２コンパレータ２２２における比較結果に応じて切り替える。電圧選択部２８４は、出力電圧値を取得する。電圧選択部２８４は、出力電圧値に基づいて、電圧出力部２８６に印加する印加電圧値を選択する。例えば、電圧選択部２８４は、出力電圧値が目標電圧値に近づくにつれて、より低い印加電圧値を選択する。
【００８０】
電圧出力部２８６は、ＡＮＤ回路２３２から固定パルス信号を受けると、出力電圧値に応じてパルス信号の振幅を変調した振幅変調信号を生成する。例えば、電圧出力部２８６は、図１３に示されるようにｐチャンネルＭＯＳトランジスタの一端とｎチャンネルトランジスタの一端を直列に接続するとともに、両トランジスタのゲート同士を電気的に接続した構成を有する。ｎチャンネルＭＯＳトランジスタの他端には、電圧選択部２８４で選択された印加電圧が印加されてよい。ｐチャンネルＭＯＳトランジスタの他端には、接地電圧が印加されてよい。
【００８１】
ｐチャンネルＭＯＳトランジスタとｎチャンネルトランジスタとの接続点が、電圧出力部２８６の出力端である。電圧出力部２８６の出力端は、電圧生成部１００の第１端子１３０または第２端子１４０を通じて、不揮発性記憶素子１１０のコントロールゲート１１７に振幅変調信号を印加する。一方、ＡＮＤ回路２３２が固定パルス信号を通過させない場合には、電圧出力部２８６は、パルス信号を発生しない。
【００８２】
したがって、本実施形態においても、出力部２３０は、比較部２２０の比較結果に基づいて、パルス信号によってフローティングゲート１１５を充放電させるか否かを決定する。パルスの振幅を変調させる電圧の範囲は、不揮発性記憶素子１１０の仕様上の許容範囲に基づいて設定してよい。本実施形態によっても、出力電圧値が目標電圧値に近づくにつれて、調整電圧値の変動が小さくなるように振幅を小さくすることで、出力電圧値を微調整することができる。
【００８３】
なお、パルス生成部２１０がパルス幅変調とパルス振幅変調を併用してもよい。図１３におけるパルス発生部２８２に代えて、パルス振幅変調する構成を採用してもよい。具体的には、パルス発生部２８２に代えて、第１実施形態の波形発生回路２４４および第１コンパレータ２４２を採用することもできる。
【００８４】
図１４は、第６実施形態における電圧調整回路２００の概略構成を示す図である。電圧調整回路２００は、パルス生成部２１０、比較部２２０、および出力部２３０を有しており、これらの構成は、第１から第５実施形態の電圧調整回路２００の場合と同様である。したがって、繰り返しの説明を省略し、同じ部材には同じ部材番号を持いて説明する。本例の電圧調整回路２００は、出力電圧値と目標電圧値との差分に基づいて、不揮発性記憶素子１１０のバイアス電圧を変更するバイアス変更部２９０を有する。
【００８５】
バイアス変更部２９０は、差分演算部２９２および加算部２９４を有する。本例のバイアス変更部２９０は、不揮発性記憶素子１１０のドレイン端子に印加される印加電圧ＶＰＰを変更する。上述したとおり、不揮発性記憶素子１１０の閾値電圧を正方向に変動させる場合には、ソース端子を接地してドレイン端子に例えば印加電圧ＶＰＰを印加しつつ、コントロールゲート１１７に印加電圧ＶＰＰをパルス信号によって印加する。
【００８６】
一方、不揮発性記憶素子１１０の閾値電圧を負方向に変動させる場合には、ソース端子を接地してドレイン端子にＶＰＰを印加しつつ、コントロールゲート１１７に、例えば接地電圧ＶＳＳをパルス信号によって印加する。ドレイン端子に印加される印加電圧ＶＰＰを調整することによっても、１つの印加パルスあたりの出力電圧値の変動量を調整することができる。具体的には、印加電圧ＶＰＰを高くすることによって、１つの印加パルスあたりの出力電圧値の変化量を大きくすることができる。
【００８７】
上述のように、不揮発性記憶素子１１０のコントロールゲート１１７にもＶＰＰの電圧を持つパルス信号を印加することが望ましい。したがって、ドレイン端子への印加電圧ＶＰＰを変更するのみならず、パルス信号のパルス振幅の電圧も変調してよい。
【００８８】
差分演算部２９２の第１入力端および第２入力端は、第２コンパレータ２２２の第１入力端および第２入力端に接続されてよい。差分演算部２９２は、出力電圧値と目標電圧値とを取得し、目標電圧値と出力電圧値との差分を得る。差分演算部２９２は、差分結果を加算部２９４に出力する。加算部２９４は、差分演算部２９２から差分結果を取得する。
【００８９】
加算部２９４は、予め定められた初期設定値に、取得した差分結果を加算して、印加電圧ＶＰＰを決定する。初期設定値は、印加電圧ＶＰＰの仕様上の許容範囲内で適宜に設定してよい。例えば、初期設定値は、印加電圧ＶＰＰの仕様上の最小値に設定できる。加算部２９４は、決定した印加電圧ＶＰＰを電圧生成部１００の不揮発性記憶素子１１０のドレイン端子へ印加される印加電圧ＶＰＰとして出力する。
【００９０】
出力電圧値が目標電圧値に近づくと、目標電圧値と出力電圧値との差分が小さくなり、印加電圧ＶＰＰも小さくなる。この結果、パルスを加えたときの調整電圧値の変化量も小さくなる。したがって、本例の電圧調整回路２００によれば、目標電圧値付近では、パルスを加えたときの調整電圧値の変化量を抑えて、電圧を微調整することができる。
【００９１】
図１５は、第７実施形態における電圧調整回路２００の概略構成を示す図である。電圧調整回路２００は、比較部２２０、出力部２３０を有している。これらの構成は、第１実施形態の電圧調整回路２００の場合と同様である。したがって、これらについての繰り返しの説明を省略し、同じ部材には同じ部材番号を用いて説明する。本例の電圧調整回路２００は、出力制御モード切換部２６４を有している。出力制御モード切換部２６４は、図８において説明したとおり、第２コンパレータ２２２によるパルス出力制御モードとして第１出力モードと第２出力モードとを選択的に切り替える。
【００９２】
本例の電圧調整回路２００において、パルス生成部２１０は、第１発振部３０２、第２発振部３０４、およびパルス幅切換部３０６を有する。第１発振部３０２は、第１幅のパルス幅の第１パルス信号を生成する。第２発振部３０４は、第１幅より狭い第２幅のパルス幅を有し第１パルス信号とは極性が逆である第２パルス信号を生成する。パルス幅切換部３０６は、出力部２３０におけるＡＮＤ回路２３２の入力として、第１パルス信号を入力するか、第２パルス信号を入力するかを選択する。
【００９３】
例えば、比較部２２０によって出力電圧値が目標電圧値より小さいと判断される場合には、パルス幅切換部３０６は、出力部２３０におけるＡＮＤ回路２３２に入力されるパルス信号として、第１パルス信号を選択する。また、出力電圧値が目標電圧値より小さいと判断される場合には、出力制御モード切換部２６４が出力制御モードを第１出力モードに切り替える。
【００９４】
一方、比較部２２０によって出力電圧値が目標電圧値より大きいと判断される場合には、パルス幅切換部３０６は、出力部２３０におけるＡＮＤ回路２３２に入力されるパルス信号として、第２パルス信号を選択する。また、出力電圧値が目標電圧値より小さいと判断される場合には、出力制御モード切換部２６４が出力制御モードを第２出力モードに切り替える。
【００９５】
本例の電圧調整回路２００によれば、出力電圧値と目標電圧値との差がより大きいときには、第１幅のパルス信号をコントロールゲート１１７に印加して出力電圧値を上昇させていく。一方、出力電圧値が目標電圧値を超えると、パルス信号によってフローティングゲート１１５を放電する制御に切り換える。第１幅より狭い第２幅のパルス幅を有し第１パルス信号とは極性が逆である第２パルス信号をコントロールゲート１１７に印加して、出力電圧値を低下させる。これにより、電圧生成部１００の電圧を微調整することができる。
【００９６】
出力制御モード切換部２６４によって出力制御モードが切り換える回数を最初の１回に制限してもよい。この場合、第２幅のパルス信号によって出力電圧値が再び目標電圧値以下となった時点で、出力部２３０は、パルス信号の印加を自動停止する。
【００９７】
本例の電圧調整回路２００によれば、出力電圧値が目標電圧値を一旦超えることを許容する。そして、出力電圧値が目標電圧値を一旦超えると、出力電圧値が目標電圧値に近づいた状態になったと判断される。本例の電圧調整回路２００によっても、出力電圧値が目標電圧値に近づいた状態と、近づいていない状態とで、二段階のパルス幅を切り替えることができる。したがって、本例における処理も、出力電圧値が目標電圧値に近づくにつれて出力電圧値の変動が小さくなるように調整してパルスを生成する場合の一例に含まれる。
【００９８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００９９】
１０  電圧生成回路、１００  電圧生成部、１１０  不揮発性記憶素子、１１１  基板、１１２  ソース領域、１１３  ドレイン領域、１１４  トンネル酸化膜、１１５  フローティングゲート、１１６  絶縁膜、１１７  コントロールゲート、１２０  アンプ回路、１３０  第１端子、１４０  第２端子、２００  電圧調整回路、２１０  パルス生成部、２２０  比較部、２２２  第２コンパレータ、２３０  出力部、２３２  ＡＮＤ回路、２４０  パルス幅調整部、２４２  第１コンパレータ、２４４  波形発生回路、２４６  矩形波発振器、２４８  テストパルス発生回路、２５０  テストパルス切換部、２５２  変化量算出部、２５４  波形調整部、２６２  変調モード切換部、２６４  出力制御モード切換部、  ２６６  パルス極性切換部、  ２６８  計数部、２７０  デューティ調整部、２８０  パルス振幅変調部、２８２  パルス発生部、２８４  電圧選択部、２８６  電圧出力部、２９０  バイアス変更部、２９２  差分演算部、２９４  加算部、３０２  第１発振部、３０４  第２発振部、３０６  パルス幅切換部
【図１】
2017108525.tif 000003
【図２】
2017108525.tif 000004
【図３】
2017108525.tif 000005
【図４】
2017108525.tif 000006
【図５】
2017108525.tif 000007
【図６】
2017108525.tif 000008
【図７】
2017108525.tif 000009
【図８】
2017108525.tif 000010
【図９】
2017108525.tif 000011
【図１０】
2017108525.tif 000012
【図１１】
2017108525.tif 000013
【図１２】
2017108525.tif 000014
【図１３】
2017108525.tif 000015
【図１４】
2017108525.tif 000016
【図１５】
2017108525.tif 000017