(57)【要約】【課題】電流制御回路での電力ロスを低減する。【解決手段】実施形態の電流制御回路は、電源に接続される負荷に対して直列に接続される第１スイッチング素子と、負荷と第１スイッチング素子と直列に接続される第２スイッチング素子と、第１スイッチング素子と第２スイッチング素子のうちの少なくとも一方に印加される電圧を検出し、検出した電圧が閾値以下である場合に、第２スイッチング素子のゲートへ電圧を印加する切り替え手段と、第１スイッチング素子のゲート電圧を制御する制御手段とを有する。【選択図】図１
2017055548.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続される負荷に対して直列に接続される第１スイッチング素子と、
前記負荷と前記第１スイッチング素子と直列に接続される第２スイッチング素子と、
前記第１スイッチング素子と前記第２スイッチング素子のうちの少なくとも一方に印加される電圧を検出し、検出した電圧が閾値以下である場合に、前記第２スイッチング素子のゲートへ電圧を印加する切り替え手段と、
前記第１スイッチング素子のゲート電圧を制御する制御手段と
を有する電流制御回路。
【請求項２】
前記第２スイッチング素子は、前記第１スイッチング素子と前記負荷との間に設けられる請求項１に記載の電流制御回路。
【請求項３】
前記切り替え手段は、
前記第１スイッチング素子と前記第２スイッチング素子のうちの少なくとも一方に印加される電圧を検出する電圧検出手段と、
前記電源の陽極と前記第２スイッチング素子のゲートとの間に設けられる開閉スイッチと、
を有し、
前記電圧検出手段は、前記開閉スイッチを動作させて、前記第２スイッチング素子のゲートへ電圧を印加する請求項１に記載の電流制御回路。
【請求項４】
前記負荷に対して並列に接続されるコンデンサを有する請求項１乃至３のいずれか一項に記載の電流制御回路。
【請求項５】
前記スイッチング素子はＦＥＴである請求項１乃至４のいずれか一項に記載の電流制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流制御回路に関する。
【背景技術】
【０００２】
直流電源には、突入電流や負荷電流を制御するための電流制御回路が設けられる。電流制御回路は、負荷と直列に接続されるＦＥＴ（Field effect transistor）などのスイッチング素子を有している。電流制御回路では、これらのスイッチング素子のドレインとソース間のインピーダンスが制御されることで、突入電流などの制御が行われる。
【０００３】
制御対象となる電流がスイッチング素子の定格電流よりも大きい場合や、突入電流が定格電流に比較して大きい場合には、並列に接続された複数のスイッチング素子が電流制御回路に設けられる。しかしながら、この種の従来の電流制御回路では、スイッチング素子の数が増加するにしたがって、電流制御回路での電力ロスが大きくなってしまう。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−３３２２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明題は、電流制御回路での電力ロスを低減することを課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、実施形態の電流制御回路は、電源に接続される負荷に対して直列に接続される第１スイッチング素子と、負荷と第１スイッチング素子と直列に接続される第２スイッチング素子と、第１スイッチング素子と第２スイッチング素子のうちの少なくとも一方に印加される電圧を検出し、検出した電圧が閾値以下である場合に、第２スイッチング素子のゲートへ電圧を印加する切り替え手段と、第１スイッチング素子のゲート電圧を制御する制御手段とを有する
【図面の簡単な説明】
【０００７】
【図１】本実施形態に係る電流制御回路の概略構成を示す図である。
【図２】スイッチング素子を流れる電流の変化を示す図である。
【図３】第１のスイッチング素子の電圧の変化を示す図である。
【図４】第２のスイッチング素子の電圧の変化を示す図である。
【図５】スイッチング素子の仕様を示す図である。
【図６】電流制御回路の変形例を示す図である。
【図７】電流制御回路の変形例を示す図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態を図面に基づいて説明する。図１は、電流制御回路１０の回路図である。図１に示されるように、電流制御回路１０は、例えば直流電源Ｅと負荷２０の間に設けられている。直流電源Ｅは、電圧がＶｉｎの電源である。直流電源Ｅとしては、例えば、商用の交流電源を直流に変換することにより直流電圧を発生させる電源回路や、バッテリーなどの二次電池を用いることができる。
【０００９】
図１に示されるように、電流制御回路１０は、制御回路１１、電圧検出回路１２、スイッチング素子Ｆ１，Ｆ２、抵抗素子Ｒ１〜Ｒ５．ダイオードＤ１〜Ｄ３、コンデンサＣ１、開閉スイッチＳ１を有している。そして、直流電源Ｅは、電流制御回路１０と接続点Ｐ１，Ｐ３で接続されている。本実施形態では、直流電源Ｅの陽極（＋極）が、開閉スイッチＳｅを介して接続点Ｐ１で電流制御回路１０と接続され、直流電源Ｅの陰極（−極）が接続点Ｐ３で電流制御回路１０と接続されている。また、負荷２０は、電流制御回路１０と接続点Ｐ２，Ｐ４で接続されている。
【００１０】
接続点Ｐ３と接続点Ｐ４の間には、相互に直列接続されたスイッチング素子Ｆ１，Ｆ２と、制御回路１１とが配置されている。スイッチング素子Ｆ１，Ｆ２は、仕様が相互に等しく、ドレイン、ソース及びゲートを有する電界効果トランジスタ（ＦＥＴ）である。スイッチング素子Ｆ１のソースは、制御回路１１を介して直流電源Ｅの負極に接続され、ドレインはスイッチング素子Ｆ２のソースに接続されている。また、スイッチング素子Ｆ２のドレインは負荷２０の二次側に接続されている。
【００１１】
スイッチング素子Ｆ１のゲートは、抵抗素子Ｒ１、Ｒ２を介して、接続点Ｐ１から接続点Ｐ２至るラインＬ１に接続されている。また、スイッチング素子Ｆ２のゲートは、抵抗素子Ｒ５、及び開閉スイッチＳ１を介してラインＬ１に接続される。直流電源Ｅが電気的に電流制御回路１０に接続されたときには、ラインＬ１の電圧はＶｉｎとなる。
【００１２】
相互に直列に接続されたスイッチング素子Ｆ１と抵抗素子Ｒ２には、ダイオードＤ１が並列に接続されている。ダイオードＤ１は、アノードがスイッチング素子Ｆ１のソースに接続され、カソードが抵抗素子Ｒ２を介してスイッチング素子Ｆ１のゲートに接続されている。
【００１３】
相互に直列に接続されたスイッチング素子Ｆ２と抵抗素子Ｒ５には、抵抗素子Ｒ３，Ｒ４が並列に接続されるとともに、極性が逆になるように直列接続された１組のダイオードＤ２，Ｄ３が並列に接続されている。本実施形態では、ダイオードＤ２，Ｄ３のアノード同士が接続されている。ダイオードＤ２のカソードが開閉スイッチＳ１に接続され、ダイオードＤ３のカソードがスイッチング素子Ｆ２のソースに接されている。
【００１４】
コンデンサＣ１は、直流電源Ｅ及び負荷２０に対して並列に接続されている。このコンデンサＣ１は、負荷２０に印加される電圧を安定化させるための機能を有する。
【００１５】
制御回路１１は、スイッチング素子Ｆ１のゲートへ印加される電圧を制御するための回路である。この制御回路１１は、スイッチング素子Ｆ１のソースに対する入力インピーダンスがほぼ零であり、抵抗素子Ｒ１に対する入力インピーダンスは、抵抗素子Ｒ１〜Ｒ５のインピーダンスに比較して著しく大きい。制御回路１１は、スイッチング素子Ｆ１を流れる電流Ｉｉｎの値を計測する。そして、電流値Ｉｉｎが一定になるように、スイッチング素子Ｆ１のゲートに印加される電圧を制御する。
【００１６】
電圧検出回路１２は、スイッチング素子Ｆ１，Ｆ２に印加される電圧Ｖｆを検出する。そして、電圧検出回路１２は、検出した電圧Ｖｆと予め設定された閾値Ｔｈとを比較し、比較結果に基づいて開閉スイッチＳ１を操作する。
【００１７】
次に、上述のように構成される電流制御回路１０の動作について説明する。前提として、負荷２０と並列に接続されるコンデンサＣ１は充電されておらず、貯えられた電荷は零であるものとする。また、図１に示されるように、開閉スイッチＳｅ，Ｓ１はオフ（オープン）になっているものとする。
【００１８】
負荷２０に電力を供給するために、開閉スイッチＳｅをオン（クローズ）にすると、直流電源Ｅによる電圧Ｖｉｎが接続点Ｐ１，Ｐ３に印加される。前述のとおりコンデンサＣ１は充電されていない状態である。このため、開閉スイッチＳｅがオンになった時刻ｔ０では、スイッチング素子Ｆ１，Ｆ２を流れる電流Ｉｉｎの値は、コンデンサＣ１を短絡したときに直流電源Ｅ１を流れる電流Ｉｅとほぼ等価になる。このため、時刻ｔ０のときには、電流Ｉｅの値と電流Ｉｉｎの値がほぼ等しくなり、スイッチング素子Ｆ１，Ｆ２に印加される電圧Ｖｆの値は、直流電源Ｅの電圧Ｖｉｎの値に等しくなる。この電圧Ｖｆは、電圧検出回路１２によって検出される。
【００１９】
スイッチング素子Ｆ１、Ｆ２のドレイン−ソース間の電圧は、抵抗素子Ｒ３、Ｒ４の比によって決まる。Ｒ３、Ｒ４を同程度の値とすると、時刻ｔ０に、各スイッチング素子Ｆ１，Ｆ２のドレインとソース間に、電圧Ｖｉｎの値の半分の値（＝Ｖｉｎ／２）の電圧Ｖｆ１，Ｖｆ２が現れる。
【００２０】
図２は、スイッチング素子Ｆ１，Ｆ２を流れる電流Ｉｉｎの変化を模式的に示す図である。図２に示されるように、電流Ｉｉｎは、制御回路１１によって一定の値Ｉｅに制限される。そして、コンデンサＣ１の充電が完了すると負荷２０によって決まる電流値ＩＬに収束する。
【００２１】
図３は、スイッチング素子Ｆ１のドレイン−ソース間に現れる電圧Ｖｆ１の変化を模式的に示す図である。また、図４は、スイッチング素子Ｆ２のドレイン−ソース間に現れる電圧Ｖｆ２の変化を模式的に示す図である。図３及び図４に示されるように、スイッチング素子Ｆ１，Ｆ２それぞれの電圧Ｖｆ１，Ｖｆ２も、コンデンサが充電されるにつれて減少する。
【００２２】
電圧検出回路１２は、電圧Ｖｆと閾値Ｔｈとを比較して、電圧Ｖｆが閾値Ｔｈ以下であると判断したら、開閉スイッチＳ１をオンにする。
【００２３】
閾値Ｔｈの値は、スイッチング素子Ｆ１，Ｆ２の仕様に応じて決定することができる。例えば、閾値Ｔｈは、ドレイン電流とドレイン−ソース間電圧によって決まるスイッチング素子の安全動作領域に、電流制御回路１０におけるスイッチング素子Ｆ１の動作領域が含まれるように決定することが考えられる。
【００２４】
開閉スイッチＳ１がオンになった時刻ｔ１では、スイッチング素子Ｆ１，Ｆ２それぞれのドレイン−ソース間の電圧Ｖｆ１，Ｖｆ２の値は、おおよそ閾値Ｔｈの半分となる。このため、開閉スイッチＳ１がオンになることによりスイッチング素子Ｆ２のインピーダンスが零になり、スイッチング素子Ｆ１が電流Ｉｉｎによる電圧の全部を負担することになったとしても、スイッチング素子Ｆ１のドレイン−ソース間の電圧Ｖｆ１は閾値Ｔｈを上回ることがない。
【００２５】
したがって、電流制御回路１０では、負荷２０からの負荷電流とコンデンサＣ１への突入電流との和で示される電流Ｉｉｎ（ドレイン電流）と、値が閾値Ｔｈと等価な電圧Ｖｆ１（ドレイン−ソース間電圧）と、で規定されるスイッチング素子Ｆ１の動作点が、スイッチング素子Ｆ１の安全作動領域に入るように、閾値Ｔｈが決定されている。
【００２６】
時刻ｔ１に開閉スイッチＳ１がオンになった場合には、時刻ｔ１に直流電源Ｅの電圧Ｖｉｎが抵抗素子Ｒ５を介して、スイッチング素子Ｆ２のゲートに印加される。このため、時刻ｔ１以降は、スイッチング素子Ｆ２の内部抵抗が低下していき、時刻ｔ２でスイッチング素子Ｆ２の内部抵抗がほぼ零になる。スイッチング素子Ｆ２の内部抵抗がほぼ零になった時刻ｔ２では、スイッチング素子Ｆ２の電圧Ｖｆ２もほぼ零になる。
【００２７】
一方、開閉スイッチＳ１が動作したとしても、スイッチング素子Ｆ１のゲートに印加される電圧は制御回路１１によって制御される。このため、スイッチング素子Ｆ１の電圧Ｖｆ１は、コンデンサＣ１への充電が進むにつれて減少していくが、開閉スイッチＳ１がオンになったことに起因して電圧Ｖｆ２が減少したときには、電圧Ｖｆ２の減少分だけ電圧Ｖｆ１が増加する。このため、図２に示されるように、時刻ｔ１から時刻ｔ２までは、スイッチング素子Ｆ１に現れる電圧Ｖｆ１の減少割合が小さくなる。また、時刻ｔ１からｔ２までの電圧Ｖｆ２の減少割合が大きい場合には、電圧Ｖｆ１は一旦増加することにもなる。
【００２８】
時刻ｔ２以降は、スイッチング素子Ｆ１に現れる電圧Ｖｆ１は、コンデンサＣ１の充電が完了する時刻ｔ３まで徐々に低下していきほぼ零になる。また、時刻ｔ３以降は、電流Ｉｉｎは負荷電流ＩＬに収束する。
【００２９】
以上説明したように、直流電源Ｅが電流制御回路１０と電気的に接続されることにより生じる突入電流によって、スイッチング素子Ｆ１，Ｆ２のドレイン−ソース間に、通常時に比べて大きな値の電圧（＝Ｖｉｎ）が現れる。本実施形態に係る電流制御回路１０では、突入電流によって生じる電圧が２つのスイッチング素子Ｆ１，Ｆ２によって２分される。このため、電流制御回路１０への入力電圧（＝Ｖｉｎ）が高く、スイッチング素子を流れる突入電流が大きくなる場合であっても、定格容量が小さいスイッチング素子を使用することができる。したがって、装置の低コスト化を図ることが可能となる。
【００３０】
図５は、スイッチング素子の仕様を示す図である。直線３１〜３４は、ドレイン−ソース間電圧とドレイン電流との関係を示している。例えば、図５は、ドレイン−ソース間電圧がａである場合は、大きさがｂ１のドレイン電流を１ｍｓ出力することができ、大きさがｂ２のドレイン電流を１０ｍｓ出力することができることなどを示す。本実施形態では、電流制御回路１０への入力電圧が、スイッチング素子Ｆ１，Ｆ２で２分される。そのため、例えば、入力電圧の値がａで、電流制御回路のスイッチング素子が１つである場合には、大きさがｂ３のドレイン電流を１００ｍｓ流すことが限界になるが、本実施形態に係る電流制御回路１０では、スイッチング素子Ｆ１，Ｆ２に係る電圧が半減するため、ｂ３より大きな値Ｃ３の電流を１００ｍｓ流すことが可能になる。
【００３１】
このように、本実施形態では、各スイッチング素子Ｆ１，Ｆ２についての許容電流を大きくすることができるので、定格容量の大きなスイッチング素子を必要とせず、装置の低コスト化を図ることができる。
【００３２】
また、本実施形態では、スイッチング素子Ｆ１，Ｆ２の電圧Ｖｆが電圧検出回路１２によって検出され、電圧Ｖｆが所定の基準値（＝Ｔｈ）を下回ったときに、開閉スイッチＳ１がオンになりスイッチング素子Ｆ２のゲートに動作電圧が印加される。これにより、スイッチング素子Ｆ２のドレイン−ソース間が完全に導通する。そして、スイッチング素子Ｆ２のドレイン−ソース間が導通した後は、スイッチング素子Ｆ１のみで、電流の制御が行われる。このため、電流の制御の際に、スイッチング素子Ｆ２での電力ロスが抑制される。したがって、電流制御回路１０での電力ロスを低減することが可能となる。
【００３３】
以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。例えば、上記実施形態では、電圧検出回路１２が、スイッチング素子Ｆ１，Ｆ２のドレイン−ソース間の電圧Ｖｆを検出する場合について説明した。これに限らず、例えば図６に示されるように、電圧検出回路１２が、スイッチング素子Ｆ２のみのドレイン−ソース間の電圧Ｖｆ２を検出し、検出した電圧Ｖｆ２が閾値以下である場合に、開閉スイッチＳ１をオンにすることとしてもよい。この場合の閾値は、例えばＴｈ／２とすることが考えられる。
【００３４】
また、例えば図７に示されるように、電圧検出回路１２が、スイッチング素子Ｆ１のみのドレイン−ソース間の電圧Ｖｆ１を検出し、検出した電圧Ｖｆ１が閾値以下である場合に、開閉スイッチＳ１をオンにすることとしてもよい。
【００３５】
上記実施形態では、スイッチング素子Ｆ１の仕様と、スイッチング素子Ｆ２の仕様とが等しい場合について説明した。これに限らず、スイッチング素子Ｆ１，Ｆ２の仕様は相互に異なっていてもよい。
【００３６】
上記実施形態では、突入電流による電圧を２つのスイッチング素子Ｆ１，Ｆ２によって分担する場合について説明した。これに限らず、突入電流による電圧を３つ以上のスイッチング素子で分担することとしてもよい。
【００３７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施しうるものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３８】
１０  電流制御回路
１１  制御回路
１２  電圧検出回路
２０  負荷
Ｃ１  コンデンサ
Ｄ１〜Ｄ３  ダイオード
Ｅ  直流電源
Ｆ１，Ｆ２  スイッチング素子
Ｉｅ，Ｉｉｎ  電流
Ｐ１〜Ｐ４  接続点
Ｒ１〜Ｒ５  抵抗素子
Ｓ１，Ｓｅ  開閉スイッチ
【図１】
2017055548.tif 000003
【図２】
2017055548.tif 000004
【図３】
2017055548.tif 000005
【図４】
2017055548.tif 000006
【図５】
2017055548.tif 000007
【図６】
2017055548.tif 000008
【図７】
2017055548.tif 000009