(57)【要約】【課題】多相電力変換器において、線間電圧の２段変化を抑制する。【解決手段】各選択信号の切り替えのタイミングをずらし、グループＡにもグループＢにも属さない期間を設ける。グループＡからグループＢに移行するときに選択信号Ｂの切り替わりに対してフラグ自体に遅延時間Ｔｈを設けることで、ｕ相のスイッチングモードとＶ相のスイッチングモードの同時の切り替わりを防ぐ。【選択図】図１
2017055516.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された２個の直流電圧源のうち上段の直流電圧源の負極端に一端が接続された各相共通の第１共通スイッチと、
直列接続された２個の直流電圧源のうち下段の直流電圧源の正極端に一端が接続された各相共通の第２共通スイッチと、
第１共通スイッチの他端に一端が接続された各相共通の第１フライングキャパシタと、
第２共通スイッチの他端に一端が接続された各相共通の第２フライングキャパシタと、
前記上段の直流電圧源の正極端と第１共通スイッチの他端との間に順次直列接続された各相の第１相スイッチ，第３相スイッチ，第４相スイッチと、
第１相スイッチ，第３相スイッチの共通接続点と第１フライングキャパシタの他端との間に介挿された各相の第２相スイッチと、
第２共通スイッチの他端と下段の直流電圧源の負極端との間に順次直列接続された各相の第７相スイッチ，第８相スイッチ，第１０相スイッチと、
第８相スイッチと第１０相スイッチの共通接続点と第２フライングキャパシタの他端との間に介挿された各相の第９相スイッチと、
第３相スイッチと第４相スイッチの共通接続点に一端が接続された各相の第５相スイッチと、
第７相スイッチと第８相スイッチの共通接続点に一端が接続された各相の第６相スイッチと、を備え、
各相の第５相スイッチの他端と第６相スイッチの他端が接続された共通接続点を接続端子とした多相電力変換器の制御方法であって、
表４に示すグループＡのＭｏｄｅ１’，Ｍｏｄｅ２，Ｍｏｄｅ５，Ｍｏｄｅ７，Ｍｏｄｅ８，とグループＢのＭｏｄｅ１，Ｍｏｄｅ３，Ｍｏｄｅ４，Ｍｏｄｅ６，Ｍｏｄｅ８’のスイッチングモードを有し、
グループＡとグループＢとの遷移間には、表３に示すＭｏｄｅ１，Ｍｏｄｅ３，Ｍｏｄｅ４，Ｍｏｄｅ７，Ｍｏｄｅ８のスイッチングモードからなるグループＣを介し、
グループＡのＭｏｄｅ１’とグループＢのＭｏｄｅ１間で遷移する場合グループＣのＭｏｄｅ１を介し、グループＡのＭｏｄｅ１’とグループＢのＭｏｄｅ３間で遷移する場合グループＣのＭｏｄｅ３を介し、グループＡのＭｏｄｅ２とグループＢのＭｏｄｅ３間で遷移する場合グループＣのＭｏｄｅ３を介し、グループＡのＭｏｄｅ５とグループＢのＭｏｄｅ４間で遷移する場合グループＣのＭｏｄｅ４を介し、グループＡのＭｏｄｅ７とグループＢのＭｏｄｅ６間で遷移する場合グループＣのＭｏｄｅ７を介し、グループＡのＭｏｄｅ７とグループＢのＭｏｄｅ８’間で遷移する場合グループＣのＭｏｄｅ７を介し、グループＡのＭｏｄｅ８とグループＢのＭｏｄｅ８’間で遷移する場合グループＣのＭｏｄｅ８を介することを特徴とする多相電力変換器の制御方法。
【表３】
2017055516.tif 000008
【請求項２】
前記グループＡ，グループＢ，グループＣの選択は、
遅延時間設定前の選択信号Ａを反転した信号を出力する第１ＮＯＴ回路と、
遅延時間設定前の選択信号Ｂを反転した信号を出力する第２ＮＯＴ回路と、
遅延時間設定前の選択信号Ａと第２ＮＯＴ回路の出力の両方が１の場合１を出力する第１ＡＮＤ回路と、
遅延時間設定前の選択信号Ｂと第１ＮＯＴ回路の出力の両方が１の場合１を出力する第２ＡＮＤ回路と、
第１，第２ＡＮＤ回路の出力を遅延時間Ｔｈまたは０遅らせて出力する第１，第２遅延回路と、
第１ＡＮＤ回路と第１遅延回路の両方の出力が１のとき１を、それ以外の時０を遅延時間設定後の選択信号Ａとして出力する第３ＡＮＤ回路と、
第２ＡＮＤ回路と第２遅延回路の両方の出力が１のとき１を、それ以外の時０を遅延時間設定後の選択信号Ｂとして出力する第４ＡＮＤ回路と、備えた遅延時間生成回路を用い、
遅延時間生成回路から出力される遅延時間設定後の選択信号Ａが１のときグループＡを選択し、遅延時間設定後の選択信号Ｂが１のときグループＢを選択し、遅延時間設定後の選択信号Ａ，Ｂが両方０のときグループＣを選択することを特徴とする請求項１記載の多相電力変換器の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多相電力変換器に係り、特に、各相共通のコンデンサを有することを特徴とした多相電力変換器の制御方法に関する。
【背景技術】
【０００２】
図４は、特許文献１における３相電力変換器の構成を示す回路図である。正極Ｐと負極Ｎ間に直流電源を接続し、Ｕ，Ｖ，Ｗ端子にモータなどの３相負荷を接続した場合、この３相電力変換器はインバータとして動作する。
【０００３】
また、Ｕ，Ｖ，Ｗ端子にリアクトルやコンデンサなどから成るフィルタ回路を介して３相交流電源を接続し、正極Ｐと負極Ｎ間に負荷を接続した場合、この３相電力変換器はコンバータとして動作する。
【０００４】
図４の相スイッチＳ１ｕ、共通スイッチＳｃ１などのスイッチングデバイスは、ゲート信号によってオンオフ動作するＩＧＢＴとフリーホイールダイオードの並列接続からなる。
【０００５】
図７は、図４に示す回路構成の１相あたりのスイッチングパターン（Ｍｏｄｅ１〜Ｍｏｄｅ８，Ｍｏｄｅ１’，Ｍｏｄｅ８’）示す図である。丸印がついているスイッチングデバイスがオン状態中のスイッチングデバイスである。スイッチングパターンについては、特許文献１に詳細が記載されている。
【０００６】
図４に示す３相インバータの状態遷移について説明する。相数が３以上の場合、共通スイッチＳｃ１，Ｓｃ２が存在するため，フライングキャパシタＦＣの充電・放電制御に制約が生じる。その例を図５に示す。
【０００７】
図５に示すように、２相がＭｏｄｅ１’とＭｏｄｅ８’を選択しているとき、残りの１相が０の相電圧レベルを出力しようとすると、その残りの１相はＭｏｄｅ４もしくはＭｏｄｅ５を選択することとなる。Ｍｏｄｅ４，Ｍｏｄｅ５では共通スイッチＳｃ１もしくは共通スイッチＳｃ２をオンにする必要があるため、電源の直流コンデンサＣDC1（ＣDC2）とフライングキャパシタＣ１（Ｃ２）が短絡されてしまう。
【０００８】
この短絡状態を避けるために、Ｍｏｄｅ１’とＭｏｄｅ４は同時に選択できず、Ｍｏｄｅ８’とＭｏｄｅ５は同時に選択できない。同様に、Ｍｏｄｅ２はＭｏｄｅ４と同時に選択できず、Ｍｏｄｅ６はＭｏｄｅ５と同時に選択できない。
【０００９】
一方、Ｍｏｄｅ４もしくはＭｏｄｅ５が選択できない場合、０の相電圧レベルが出力できないため、出力電圧歪を大きく増大させてしまう。そこで、ある相でＭｏｄｅ４を選択する場合は、他の相ではＭｏｄｅ１’の代わりにＭｏｄｅ１を選択する。同様に、ある相でＭｏｄｅ５を選択する場合は、他の相ではＭｏｄｅ８’の代わりにＭｏｄｅ８を選択する。これらの組み合わせであると、上記の短絡状態は回避できる。
【００１０】
図４に示す３相インバータにおいて、選択可能なモード組み合わせ（○）と上記の短絡状態が発生するため選択できないモードの組み合わせ（×）を、表１に示す。
【００１１】
【表１】
2017055516.tif 000003
【００１２】
表１のモードの組み合わせを満足し、かつ、モード遷移にレベルスキップを発生させない遷移パターンを図６に示す。なお、レベルスキップとは、例えば、０→２Ｅのように、相電圧のレベル変化が２レベル以上であることをいう。
【００１３】
図６の遷移パターンでは、３相すべてのモードがグループＡより選択されるか、もしくは、３相すべてのモードがグループＢより選択される。したがって、表1のパターン組み合わせを満足する。
【００１４】
また、図６中の矢印は遷移する方向を表しており，双方向の矢印はどちらの状態も遷移可能であることを示す。２ＥからＥ，Ｅから０というように１レベルずつの遷移を原則とし、基本的にはどの状態にも遷移できる。しかし、Ｍｏｄｅ１からＭｏｄｅ２，Ｍｏｄｅ３からＭｏｄｅ５，Ｍｏｄｅ４からＭｏｄｅ７，Ｍｏｄｅ６からＭｏｄｅ８のパターンはデッドタイム期間中の転流によりレベルスキップが生じるため禁止している。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特願２０１４−１０００５４号
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、特許文献１では、特定のスイッチングパターン切り替え時に、線間電圧の２段変化が発生するという問題があった。これはデッドタイム期間中に電圧レベルが変化してしまうために生じる。以降ではその問題の詳細について説明する。
【００１７】
５レベルインバータの相電圧レベルが、２Ｅ，Ｅ，０，−Ｅ，−２Ｅの５レベルで定義されるとき、線間電圧の２段変化は線間電圧において２Ｅ以上の変化を起こす現象と定義する。インバータとしての動作時、線間電圧の２段変化は負荷の絶縁破壊を引き起こす可能性があるため避ける必要がある。また、コンバータとしての動作時、線間電圧の２段変化はフィルタ回路の絶縁破壊を引き起こす可能性があるため避ける必要がある。
【００１８】
特許文献１において線間電圧の２段変化は、２相以上がＥ，−Ｅ，０の相電圧を出力している状態で、かつ、グループＡとグループＢの切替え時（具体的には、図６で定義されるグループＡとグループＢとを切り替える時）に発生する。
【００１９】
ここで、グループＡを選択する信号を選択信号Ａ、グループＢを選択する信号を選択信号Ｂと定義する。グループＡ，グループＢと選択信号Ａと選択信号Ｂの関係を表２にまとめる。図６に示す遷移パターンでは、３相すべてのパターンがグループＡ（Ｍｏｄｅ１’，Ｍｏｄｅ２，Ｍｏｄｅ５，Ｍｏｄｅ７，Ｍｏｄｅ８）より選択されるか、もしくは、３相すべてのパターンがグループＢ（Ｍｏｄｅ１，Ｍｏｄｅ３，Ｍｏｄｅ４，Ｍｏｄｅ６、Ｍｏｄｅ８’）より選択される。選択信号Ａが１のときはグループＡが選択され、選択信号Bが１の時はグループＢが選択される。選択信号Ａと選択信号Ｂが同時に１になることは禁止している。
【００２０】
すなわち、Ｍｏｄｅ１’，Ｍｏｄｅ２，Ｍｏｄｅ５，Ｍｏｄｅ７，Ｍｏｄｅ８のいずれかのスイッチングモードの運転指令時には、選択信号Ａが１となる。
Ｍｏｄｅ１，Ｍｏｄｅ３，Ｍｏｄｅ４，Ｍｏｄｅ６、Ｍｏｄｅ８’のいずれかのスイッチングモードの運転指令時には、選択信号Ｂが１となる。
【００２１】
【表２】
2017055516.tif 000004
【００２２】
２段変化は図６のグループＡとグループＢを切り替える際のデッドタイム期間中に発生する。この現象について説明する。
【００２３】
まず、デッドタイムとは、スイッチングデバイスがオフからオンに状態変化する際に、スイッチングデバイスのターンオフ遅れ時間によって生じる恐れのあるスイッチングデバイスの短絡状態を防ぐために設けるラグのことである。デッドタイムは直流コンデンサＣDC1，ＣDC2とフライングキャパシタＣ１，Ｃ２の短絡を防ぐために必要となる。
【００２４】
仮に、デッドタイムがない場合、スイッチングデバイスの持つターンオフにかかる遅延時間や、ゲート信号のタイミングのずれにより前述の短絡が起こる可能性がある。
【００２５】
具体的には、図８のＵ相の場合はＭｏｄｅ２（グループＡ）からＭｏｄｅ３（グループＢ）へ切り替わる際に、共通スイッチＳｃ１と相スイッチＳ１ｕが同時に導通し、直流コンデンサＣDC１とフライングキャパシタＣ１が短絡、V相の場合はＭｏｄｅ７（グループＡ）からＭｏｄｅ６（グループＢ）へ切り替わる際に共通スイッチＳｃ２と相スイッチＳ１０ｖが同時に導通し、直流コンデンサＣDC２とフライングキャパシタＣ２が短絡する可能性がある。そこで短絡防止のためにデッドタイム期間が設けられている。
【００２６】
次に、２段変化について説明する。線間電圧の２段変化は、出力相電圧がデッドタイム期間中の転流現象により、ある相の出力相電圧がＥを出力している場合はＥから０に変化し、さらに他の相の出力相電圧が−Ｅを出力している場合は−Ｅから０に変化してしまうために生じる。
【００２７】
具体例を図８に示す。図８中の丸印はＩＧＢＴが導通中のスイッチングデバイスを、点線の丸印はフリーホイールダイオードが導通中のスイッチングデバイスを表す。デッドタイム中には共通スイッチＳｃ１，Ｓｃ２，相スイッチＳ４ｕ，Ｓ７ｖのフリーホイールダイオードが導通し、Ｖｕ＝０，Ｖｖ＝０が出力される。
【００２８】
図８左のＵ相はＭｏｄｅ２、Ｖ相はＭｏｄｅ７である。これらのＭｏｄｅは図６からわかるようにグループＡである。図８右のＵ相はＭｏｄｅ３，Ｖ相はＭｏｄｅ６である。これらのＭｏｄｅは図４からわかるようにグループＢである。
【００２９】
図９に示すように、Ｕ相がＥおよびＶ相が−Ｅの時、グループＡを選択する選択信号ＡとグループＢを選択する選択信号Ｂを時刻Ｔ０で切り替えると、デッドタイム期間中に相電圧がＵ相，Ｖ相ともに０となる。したがって、線間電圧Ｖｕｖは２Ｅから０に変化することから、線間電圧Ｖｕｖの２段変化が発生してしまう。
【００３０】
以上示したようなことから、多相電力変換器において、線間電圧の２段変化を抑制することが課題となる。
【課題を解決するための手段】
【００３１】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直列接続された２個の直流電圧源のうち上段の直流電圧源の負極端に一端が接続された各相共通の第１共通スイッチと、直列接続された２個の直流電圧源のうち下段の直流電圧源の正極端に一端が接続された各相共通の第２共通スイッチと、第１共通スイッチの他端に一端が接続された各相共通の第１フライングキャパシタと、第２共通スイッチの他端に一端が接続された各相共通の第２フライングキャパシタと、前記上段の直流電圧源の正極端と第１共通スイッチの他端との間に順次直列接続された各相の第１相スイッチ，第３相スイッチ，第４相スイッチと、第１相スイッチ，第３相スイッチの共通接続点と第１フライングキャパシタの他端との間に介挿された各相の第２相スイッチと、第２共通スイッチの他端と下段の直流電圧源の負極端との間に順次直列接続された各相の第７相スイッチ，第８相スイッチ，第１０相スイッチと、第８相スイッチと第１０相スイッチの共通接続点と第２フライングキャパシタの他端との間に介挿された各相の第９相スイッチと、第３相スイッチと第４相スイッチの共通接続点に一端が接続された各相の第５相スイッチと、第７相スイッチと第８相スイッチの共通接続点に一端が接続された各相の第６相スイッチと、を備え、各相の第５相スイッチの他端と第６相スイッチの他端が接続された共通接続点を接続端子とした多相電力変換器の制御方法であって、表４に示すグループＡのＭｏｄｅ１’，Ｍｏｄｅ２，Ｍｏｄｅ５，Ｍｏｄｅ７，Ｍｏｄｅ８，とグループＢのＭｏｄｅ１，Ｍｏｄｅ３，Ｍｏｄｅ４，Ｍｏｄｅ６，Ｍｏｄｅ８’のスイッチングモードを有し、グループＡとグループＢとの遷移間には、表4に示すＭｏｄｅ１，Ｍｏｄｅ３，Ｍｏｄｅ４，Ｍｏｄｅ７，Ｍｏｄｅ８のスイッチングモードからなるグループＣを介し、グループＡのＭｏｄｅ１’とグループＢのＭｏｄｅ１間で遷移する場合グループＣのＭｏｄｅ１を介し、グループＡのＭｏｄｅ１’とグループＢのＭｏｄｅ３間で遷移する場合グループＣのＭｏｄｅ３を介し、グループＡのＭｏｄｅ２とグループＢのＭｏｄｅ３間で遷移する場合グループＣのＭｏｄｅ３を介し、グループＡのＭｏｄｅ５とグループＢのＭｏｄｅ４間で遷移する場合グループＣのＭｏｄｅ４を介し、グループＡのＭｏｄｅ７とグループＢのＭｏｄｅ６間で遷移する場合グループＣのＭｏｄｅ７を介し、グループＡのＭｏｄｅ７とグループＢのＭｏｄｅ８’間で遷移する場合グループＣのＭｏｄｅ７を介し、グループＡのＭｏｄｅ８とグループＢのＭｏｄｅ８’間で遷移する場合グループＣのＭｏｄｅ８を介することを特徴とする。
【００３２】
【表３】
2017055516.tif 000005
【００３３】
また、その一態様として、前記グループＡ，グループＢ，グループＣの選択は、遅延時間設定前の選択信号Ａを反転した信号を出力する第１ＮＯＴ回路と、遅延時間設定前の選択信号Ｂを反転した信号を出力する第２ＮＯＴ回路と、遅延時間設定前の選択信号Ａと第２ＮＯＴ回路の出力の両方が１の場合１を出力する第１ＡＮＤ回路と、遅延時間設定前の選択信号Ｂと第１ＮＯＴ回路の出力の両方が１の場合１を出力する第２ＡＮＤ回路と、第１，第２ＡＮＤ回路の出力を遅延時間Ｔｈまたは０遅らせて出力する第１，第２遅延回路と、第１ＡＮＤ回路と第１遅延回路の両方の出力が１のとき１を、それ以外の時０を遅延時間設定後の選択信号Ａとして出力する第３ＡＮＤ回路と、第２ＡＮＤ回路と第２遅延回路の両方の出力が１のとき１を、それ以外の時０を遅延時間設定後の選択信号Ｂとして出力する第４ＡＮＤ回路と、備えた遅延時間生成回路を用い、遅延時間生成回路から出力される遅延時間設定後の選択信号Ａが１のときグループＡを選択し、遅延時間設定後の選択信号Ｂが１のときグループＢを選択し、遅延時間設定後の選択信号Ａ，Ｂが両方０のときグループＣを選択することを特徴とする請求項１記載の多相電力変換器の制御方法。
【発明の効果】
【００３４】
本発明によれば、多相電力変換器において、線間電圧の２段変化を抑制することが可能となる。
【図面の簡単な説明】
【００３５】
【図１】実施形態における相電圧、線間電圧、選択信号を示すタイムチャート。
【図２】実施形態におけるスイッチングモード遷移図。
【図３】実施形態における遅延回路を示すブロック図。
【図４】実施形態における多相電力変換器を示す図。
【図５】同時選択することができないスイッチングモードを示す図。
【図６】従来のスイッチングモード遷移図。
【図７】各スイッチングモードを示す図。
【図８】２段変化を示す図。
【図９】２段変化を示すタイムチャート。
【発明を実施するための形態】
【００３６】
［実施形態］
本実施形態の多相電力変換器の回路構成は図４と同様である。ここで、図４に示す三相の５レベル電力変換器の構成について説明する。
【００３７】
直列接続された２個の直流電圧源（例えば、直流コンデンサ）ＣDC1，ＣDC2のうち上段の直流電圧源ＣDC1の負極端に一端が接続された各相共通の第１共通スイッチＳC1と、第１共通スイッチＳC1の他端に一端が接続された第１フライングキャパシタＣ1と、前記上段の直流電圧源ＣDC1の正極端と第１共通スイッチＳC1の他端との間に順次直列接続された３相の第１相スイッチＳ1U，Ｓ1V，Ｓ1w，第３相スイッチＳ3U，Ｓ3V，Ｓ3w，第４相スイッチＳ4U，Ｓ4V，Ｓ4wと、第１相スイッチＳ1U，Ｓ1V，Ｓ1w，第３相スイッチＳ3U，Ｓ3V，Ｓ3wの共通接続点と第１フライングキャパシタＣ1の他端との間に介挿された第２相スイッチＳ2U，Ｓ2V，Ｓ2wと、を備える。
【００３８】
また、直列接続された２個の直流電圧源ＣDC1，ＣDC2のうち下段の直流電圧源ＣDC2の正極端に一端が接続された各相共通の第２共通スイッチＳC2と、第２共通スイッチＳC2の他端に一端が接続された第２フライングキャパシタＣ2と、第２共通スイッチＳC2の他端と下段の直流電圧源ＣDC2の負極端との間に順次直列接続された３相の第７相スイッチＳ7U，Ｓ7V，Ｓ7w，第８相スイッチＳ8U，Ｓ8V，Ｓ8w，第１０相スイッチＳ10U，Ｓ10V，Ｓ10wと、第８相スイッチＳ8U，Ｓ8V，Ｓ8wと第１０相スイッチＳ10U，Ｓ10V，Ｓ10wの共通接続点と第２フライングキャパシタＣ2の他端との間に介挿された第９相スイッチＳ9U，Ｓ9V，Ｓ9wと、を有する。
【００３９】
また、第３相スイッチＳ3U，Ｓ3V，Ｓ3wと第４相スイッチＳ4U，Ｓ4V，Ｓ4wの共通接続点に第５相スイッチＳ5U，Ｓ5V，Ｓ5wの一端が接続される。第７相スイッチＳ7U，Ｓ7V，Ｓ7wと第８相スイッチＳ8U，Ｓ8V，Ｓ8wの共通接続点に第６相スイッチＳ6U，Ｓ6V，Ｓ6wの一端が接続される。そして、第５相スイッチＳ5U，Ｓ5V，Ｓ5wの他端と第６相スイッチＳ6U，Ｓ6V，Ｓ6wの他端が接続され、この接続点が接続端子Ｕ，Ｖ，Ｗとなる。
【００４０】
ここで、第１〜第１０相スイッチＳ1U〜Ｓ10UでＵ相の相モジュール、第１〜第１０相スイッチＳ1V〜Ｓ10VでＶ相の相モジュール、第１〜第１０相スイッチＳ1w〜Ｓ10wでＷ相の相モジュールを構成する。
【００４１】
ここで、表３に全スイッチングモードＭｏｄｅ１〜Ｍｏｄｅ８，Ｍｏｄｅ１’、Ｍｏｄｅ８’を示す。
【００４２】
【表３】
2017055516.tif 000006
【００４３】
従来技術の問題は、グループＡを選択する選択信号Ａの１→０への切り替えと、グループＢを選択する選択信号Ｂの０→１への切り替えを同時に行うために生じる。したがって、各選択信号の切り替えのタイミングをずらし、グループＡにもグループＢにも属さない期間（図１の遅延時間Ｔｈ）を設けることで、線間電圧の２段変化を回避することができる。具体的には図１のようにすることで実現することができる。
【００４４】
図１は、相電圧Ｖｕ，Ｖｖ、線間電圧Ｖｕｗ、選択信号Ａ，Ｂを示すタイムチャートである。相電圧ＶｕはグループＡ期間中Ｅ、デッドタイム期間中０、グループＢ期間中Ｅとなる。また、相電圧ＶｖはグループＡ期間中−Ｅ、デッドタイム期間中０、グループＢ期間中−Ｅとなる。
【００４５】
そのため、図９に示すように、グループＡ→デッドタイム→グループＢとすると、線間電圧Ｖｕｖは、グループＡ期間中２Ｅ、デッドタイム期間中０、グループＢ期間中２Ｅとなり、２段変化が生じてしまう。
【００４６】
それに対し本実施形態１では、選択信号Ａが１から０に変化してから、選択信号Ｂが０から１に変化するまでの間に遅延時間Ｔｈを設けている。すなわち、グループＡ→相電圧Ｖｕのデッドタイム期間→グループＣの期間→相電圧Ｖｖのデッドタイム期間→グループＢの期間としている。その結果、線間電圧Ｖｕｖは、２Ｅ→Ｅ→２Ｅ→Ｅ→２Ｅと変化し、２段変化が生じない。
【００４７】
図１ではグループＡからグループＢに移行するときに選択信号Ｂの切り替わりに対してフラグ自体に遅延時間Ｔｈを設けることで、ｕ相のスイッチングモードとＶ相のスイッチングモードの同時の切り替わりを防いでいる。この時、遅延時間Ｔｈの長さはデッドタイムＴｄよりも長く設定する必要がある。これは、デッドタイム期間中に選択信号Ａもしくは選択信号Ｂが変化すると２段変化が発生してしまうためである。
【００４８】
遷移パターンとしては図７のようになり、真理値表を表４に示す。
【００４９】
【表４】
2017055516.tif 000007
【００５０】
図２のようにグループＡとグループＢの間にグループＣを加える（すなわち、グループＡとグループＢとの遷移間にグループＣを介する）ことで、図１のように動作させることができる。
【００５１】
具体的には、例えば、図８と同様に、Ｕ相がＭｏｄｅ２（グループＡ）を選択、Ｖ相がＭｏｄｅ７（グループＡ）を選択しているとき、グループＡからグループＢへ切り替わる際、Ｕ相：Ｍｏｄｅ２（グループＡ）⇒Ｍｏｄｅ３（グループＣ）⇒Ｍｏｄｅ３（グループＢ）、Ｖ相：Ｍｏｄｅ７（グループＡ）⇒Ｍｏｄｅ７（グループＣ）⇒Ｍｏｄｅ６（グループＢ）となる。
【００５２】
図１の遅延時間Ｔｈの生成回路について説明する。具体的には図３のような構成の遅延時間生成回路で実現できる。図３は、各信号が０または１のロジック回路である。なお、図３の遅延時間設定前の選択信号Ａ，Ｂは、どのスイッチングモードを運転するのかを演算する上位制御系より、０または１に設定される。
【００５３】
ＮＯＴ回路ＮＯＴ１、ＮＯＴ２は、遅延時間設定前の選択信号Ａ，Ｂを反転した信号を出力する。ＡＮＤ回路ＡＮＤ１は、遅延時間設定前の選択信号ＡとＮＯＴ回路２の出力信号が両方とも１のときのみ、１を出力する。ＡＮＤ回路ＡＮＤ２は、遅延時間設定前の選択信号ＢとＮＯＴ回路１の出力信号が両方とも１のときのみ、１を出力する。
【００５４】
遅延回路５，６は、入力信号に対して所定の時間だけ遅延させて出力する。遅延回路５，６には、０またはＴｈが設定してあり、遅延回路５が０、遅延回路６がＴｈ、または、遅延回路５がＴｈ、遅延回路６が０となる。ＡＮＤ回路３は、ＡＮＤ回路ＡＮＤ１の出力と遅延回路５の出力が両方１の時、遅延時間設定後の選択信号Ａを１として出力する。ＡＮＤ回路ＡＮＤ４は、ＡＮＤ回路２の出力と遅延回路５の出力が両方１の時、遅延時間設定後の選択信号Ｂを１として出力する。図３の遅延時間生成回路は、遅延時間設定後の選択信号Ａと選択信号Ｂが同時に1になるのを防ぐインターロック部７と、遅延時間Ｔｈを生成する遅延時間生成部８に大別できる。
【００５５】
図３中の遅延時間生成回路において、遅延時間Ｔｈだけ信号を遅らせることにより、実施形態１の図１のような動作を実現することができる。
【００５６】
なお、図４では３相インバータを例に説明した。本実施形態は、３相インバータに限らず、出力の相数が２以上のインバータであれば適用できる。
【００５７】
さらに、本実施形態は、直流電圧を交流電圧に変換するインバータに限らない。２相以上の交流電圧を直流電圧に変換するコンバータへも適用できる。図４の構成の電力変換器であれば、インバータでもコンバータでもよい。
【００５８】
以上示したように、本実施形態は、デッドタイム期間中においても線間電圧の２段変化を防ぐことが可能となる。これにより、インバータの場合は、インバータへ接続する負荷の絶縁劣化、絶縁破壊を低減させることができる。コンバータの場合は、フィルタ回路の絶縁劣化、絶縁破壊を低減させることができる。
【００５９】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【符号の説明】
【００６０】
ＣDC1，ＣDC2…直流電圧源
Ｃ1，Ｃ2…フライングキャパシタ
ＳC2，ＳC2…共通スイッチ
Ｓ…相スイッチ
【図１】
2017055516.tif 000009
【図２】
2017055516.tif 000010
【図３】
2017055516.tif 000011
【図４】
2017055516.tif 000012
【図５】
2017055516.tif 000013
【図６】
2017055516.tif 000014
【図７】
2017055516.tif 000015
【図８】
2017055516.tif 000016
【図９】
2017055516.tif 000017