(57)【要約】【課題】隣接する素子領域間を電気的に分離する分離特性の高い素子分離構造を提供すること。【解決手段】半導体装置１は、ＡｌＧａＮ層１６を貫通してＧａＮ層１５に達するトレンチ３２内に設けられているｐ型の窒化物半導体のｐ型分離層３４を備える。ｐ型分離層３４は、トレンチ３２の内壁に露出するＧａＮ層１５とＡｌＧａＮ層１６の間のヘテロ接合面に接する。ｐ型分離層３４は、素子領域Ａと素子領域Ｃの間の素子分離領域Ｂに配置されている。【選択図】図１
2017143230.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体の第１窒化物半導体層と、前記第１窒化物半導体層上に設けられているとともに前記第１窒化物半導体層にヘテロ接合する窒化物半導体の第２窒化物半導体層と、を有しており、少なくとも第１素子領域と第２素子領域に区画されている半導体基板と、
前記第２窒化物半導体層を貫通して前記第１窒化物半導体層に達するトレンチ内に設けられており、前記トレンチの内壁に露出する前記第１窒化物半導体層と前記第２窒化物半導体層の間のヘテロ接合面に接するｐ型の窒化物半導体のｐ型分離層と、を備えており、
前記ｐ型分離層は、前記第１素子領域と前記第２素子領域の間の素子分離領域に配置されている、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する技術は、半導体装置に関する。
【背景技術】
【０００２】
ＧａＮ層とＡｌＧａＮ層の間のヘテロ接合面に生じる２次元電子ガスを利用する半導体装置の開発が進められている。ＡｌＧａＮ層の表面上の相互に離れた位置にソース電極とドレンイン電極を形成し、ソース電極とドレンイン電極の間の位置にゲート電極を形成すると、２次元電子ガスを利用するトランジスタを形成できる。あるいは、ＡｌＧａＮ層の表面上の相互に離れた位置にアノード電極とカソード電極を形成すると、２次元電子ガスを利用するダイオードを形成できる。
【０００３】
複数の素子構造（例えば、上記で例示したトランジスタ及びダイオード等）を同一半導体基板に形成する集積化技術が知られている。複数の素子構造が集積した半導体装置では、隣接する素子構造の素子領域間で干渉が生じないように、隣接する素子領域間に位置する素子分離領域に、両者を電気的に分離する素子分離構造を形成する必要がある。
【０００４】
特許文献１は、素子分離領域のＡｌＧａＮ層を貫通してＧａＮ層の一部に侵入するトレンチ内に充填された絶縁体を有する素子分離構造を開示する。トレンチ内に充填された絶縁体は、ＧａＮ層とＡｌＧａＮ層の間のヘテロ接合面に生じる２次元電子ガス層を隣接する素子領域間で分断する。これにより、隣接する素子領域間が電気的に分離される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−８２２１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の技術では、トレンチを形成するときのエッチングダメージがトレンチに周囲に残る。このため、トレンチの周囲のエッチングダメージを介して隣接する素子領域間にリーク電流が流れ、分離特性が悪化する。本明細書は、隣接する素子領域間を電気的に分離する分離特性の高い素子分離構造を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本明細書で開示する半導体装置の一実施形態は、半導体基板とｐ型の窒化物半導体のｐ型分離層を備える。半導体基板は、窒化物半導体の第１窒化物半導体層と、第１窒化物半導体層上に設けられているとともに第１窒化物半導体層にヘテロ接合する窒化物半導体の第２窒化物半導体層と、を有する。第１窒化物半導体層と第２窒化物半導体層のバンドギャップが異なっており、第２窒化物半導体層のバンドギャップが第１窒化物半導体層のバンドギャップよりも大きいのが望ましい。例えば、第１窒化物半導体層がＧａＮの場合、第２窒化物半導体層は、Ｉｎｘ１Ａｌｙ１Ｇａ１−ｘ１−ｙ１Ｎ（０≦ｘ１≦１，０≦ｙ１≦１，０≦１−ｘ１−ｙ１＜１）と特定することができる。半導体基板は、少なくとも第１素子領域と第２素子領域に区画されている。第１素子領域と第２素子領域の各々には、素子構造が形成されている。素子構造は、第１窒化物半導体層と第２窒化物半導体層のヘテロ接合面に生じる２次元電子ガスを介して電流を流す構造を有するのが望ましい。例えば、素子構造としては、トランジスタ、ダイオードが例示される。ｐ型分離層は、第２窒化物半導体層を貫通して第１窒化物半導体層に達するトレンチ内に設けられている。トレンチは、第１窒化物半導体層のみを貫通するように構成されていてもよく、第１窒化物半導体層を貫通して第２窒化物半導体層の一部に侵入するように構成されていてもよい。ｐ型分離層は、トレンチの内壁に露出する第１窒化物半導体層と第２窒化物半導体層の間のヘテロ接合面に接する。ｐ型分離層は、第１素子領域と第２素子領域の間の素子分離領域に配置されている。ｐ型分離層は、窒化物半導体であればよく、その組成は特に限定されないが、第１窒化物半導体層と同一組成であるのが望ましい。
【０００８】
上記実施形態の半導体装置では、トレンチ内に設けられているｐ型分離層が、トレンチの内壁に露出する第１窒化物半導体層と第２窒化物半導体層の間のヘテロ接合面に接する。このため、このヘテロ接合面に対してｐ型分離層から空乏層が広がり、このヘテロ接合面から２次元電子ガスが消失する。これにより、トレンチの周囲にエッチングダメージが残っていても、そのエッチングダメージとヘテロ接合面の２次元電子ガスが空乏層で分離され、エッチングダメージを介して流れるリーク電流が抑えられる。上記実施形態の半導体装置は、第１素子領域と第２素子領域の間を電気的に分離する分離特性が高い。
【図面の簡単な説明】
【０００９】
【図１】半導体装置の要部断面図を模式的に示す。
【図２】半導体装置の素子分離領域の拡大要部断面図を模式的に示す。
【図３Ａ】素子分離領域の分離構造を形成する一工程における素子分離領域の要部断面図を模式的に示す。
【図３Ｂ】素子分離領域の分離構造を形成する一工程における素子分離領域の要部断面図を模式的に示す。
【図３Ｃ】素子分離領域の分離構造を形成する一工程における素子分離領域の要部断面図を模式的に示す。
【図３Ｄ】素子分離領域の分離構造を形成する一工程における素子分離領域の要部断面図を模式的に示す。
【図４】変形例の半導体装置の素子分離領域の要部断面図を模式的に示す。
【発明を実施するための形態】
【００１０】
図１に、複数の素子構造が集積した半導体装置１の要部断面図を模式的に示す。図１は、素子領域Ａに第１の素子構造（ノーマリオフの電界効果型のトランジスタ）が形成されており、素子領域Ｃに第２の素子構造（ノーマリオフの電界効果型のトランジスタ）が形成されており、素子領域Ａと素子領域Ｃの間に位置する素子分離領域Ｂに素子分離構造が形成されている部分の断面を示す。なお、素子領域Ａと素子領域Ｃに形成される素子構造は、トランジスタに限られず、他の種類の素子構造であってもよい。例えば、素子領域Ａと素子領域Ｃに形成される素子構造は、ダイオードであってもよい。また、素子領域Ａと素子領域Ｃに形成される素子構造は、共通した種類の素子構造である必要はなく、異なる種類の素子構造であってもよい。
【００１１】
半導体装置１は、下地基板１２とバッファ層１３と高抵抗層１４とＧａＮ層１５とＡｌＧａＮ層１６がこの順で積層する半導体基板１０を備える。バッファ層１３と高抵抗層１４とＧａＮ層１５とＡｌＧａＮ層１６は、下地基板１２上に順次結晶成長して形成される。ＧａＮ層１５とＡｌＧａＮ層１６の間にヘテロ接合面が形成されている。ここで、ＧａＮ層１５が特許請求の範囲に記載の第１窒化物半導体層の一例であり、ＡｌＧａＮ層１６が特許請求の範囲に記載の第２窒化物半導体層の一例である。本実施例では、ＧａＮ層１５がｉ型のＧａＮで形成され、ＡｌＧａＮ層１６がｉ型のＡｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１≦１）で形成されている。Ａｌを含まないＧａＮ層１５上にＡｌを含むＡｌＧａＮ層１６が結晶成長しているヘテロ接合では、前者のバンドギャップよりも後者のバンドギャップが広いことから、ＧａＮ層１５のヘテロ接合面に面した領域に２次元電子ガスが生成される。なお、高抵抗層１４は、炭素がドープされたＧａＮであり、リーク電流を抑えるために設けられている。
【００１２】
図１において、参照番号中の添え字ａは素子領域Ａに形成されているトランジスタのための部材を示し、添え字ｃは素子領域Ｃに形成されているトランジスタのための部材を示す。以下、両者に共通する構成要素については添え字を省略して説明する。
【００１３】
参照番号２２はドレイン電極、２６はゲート電極、２８はソース電極を示す。ゲート電極２６とＡｌＧａＮ層１６の間に存在する層を示す参照番号２４は、ｐ型ゲート層を示す。このｐ型ゲート層２４は、ｐ型のＡｌｙ２Ｇａ１−ｙ２Ｎ（０＜ｙ２≦１）で形成されている。すなわち、ｐ型ゲート層２４は、導電型を決定する不純物を除いては、ＡｌＧａＮ層１６と同じ組成である。なお、ｐ型ゲート層２４は、窒化物半導体であればよく、ＡｌＧａＮ層１６と異なる組成であってもよい。ｐ型ゲート層２４は、Ｉｎ、Ａｌ、Ｇａのうちの少なくとも一種を含んでいればよい。
【００１４】
素子分離領域Ｂでは、ＡｌＧａＮ層１６を貫通してＧａＮ層１５の一部に侵入するトレンチ３２が形成されている。トレンチ３２内に設けられている層を示す参照番号３４は、ｐ型分離層３４を示す。このｐ型分離層３４は、ｐ型のＧａＮで形成されている。すなわち、ｐ型分離層３４は、導電型を決定する不純物を除いては、ＧａＮ層１５と同じ組成である。なお、ｐ型分離層３４は、窒化物半導体であればよく、ＧａＮ層１５と異なる組成であってもよい。ｐ型分離層３４は、Ｉｎ、Ａｌ、Ｇａのうちの少なくとも一種を含んでいればよい。
【００１５】
素子分離領域Ｂに形成されているトレンチ３２は、ＡｌＧａＮ層１６を貫通してＧａＮ層１５の一部に侵入する深さを有する。このため、ＧａＮ層１５とＡｌＧａＮ層１６の間のヘテロ接合面は、トレンチ３２の側面において、トレンチ３２の内壁に露出する。トレンチ内３２に設けられているｐ型分離層３４は、トレンチ３２の内壁に露出するヘテロ接合面に接するように構成されている。
【００１６】
第１のトランジスタが形成されている素子領域Ａと第２のトランジスタが形成されている素子領域Ｃでは、ゲート電極２６に電圧が加えられていない状態では、ｐ型ゲート層２４とＡｌＧａＮ層１６の界面からＡｌＧａＮ層１６を介してＧａＮ層１５に向けて空乏層が広がる。すなわち、ｐ型ゲート層２４と対向する範囲のヘテロ接合面が空乏化して２次元電子ガスが消失する。ゲート電極２６に正電圧を印加すると、ヘテロ接合面に２次元電子ガスが誘起され、空乏層が消失する。ゲート電極２６に正電圧を印加すると、ドレイン電極２２に対向する範囲のヘテロ接合面からソース電極２８に対向する範囲のヘテロ接合面までの間に２次元電子ガスが連続して存在する状態となり、ドレイン電極２２とソース電極２８の間が低抵抗となる。ゲート電極２６に電圧を印加しないと、ｐ型ゲート層２４と対向する範囲のヘテロ接合面から２次元電子ガスが消失し、ドレイン電極２２とソース電極２８の間が高抵抗となる。図１に示すトランジスタはｐ型ゲート層２４によってノーマリオフの特性に調整されている。
【００１７】
図２を参照し、素子分離領域Ｂに形成されている素子分離構造の作用を説明する。トレンチ３２内にｐ型分離層３４が設けられていると、ｐ型分離層３４の周囲のＧａＮ層１５及びＡｌＧａＮ層１６に空乏層ＤＬが広がる。ｐ型分離層３４は、ＧａＮ層１５とＡｌＧａＮ層１６の間のヘテロ接合面に接するように形成されている。このため、このヘテロ接合面に対してｐ型分離層３４から空乏層ＤＬが広がり、このヘテロ接合面から２次元電子ガス２ＤＥＧが消失する。ＧａＮ層１５及びＡｌＧａＮ層１６はｉ型であり、ｐ型分離層３４からの空乏層ＤＬは比較的に広範囲に広がる。したがって、トレンチ３２を形成するときのエッチングダメージがトレンチ３２の周囲に残っていても、そのエッチングダメージが存在する範囲を超えて空乏層ＤＬが広がることができる。これにより、エッチングダメージとヘテロ接合面の２次元電子ガス２ＤＥＧが空乏層ＤＬで分離され、エッチングダメージを介して流れるリーク電流が抑えられる。半導体装置１は、素子領域Ａと素子領域Ｃの間を電気的に分離する分離特性が高い。
【００１８】
図３Ａ〜図３Ｄを参照し、ｐ型分離層３４を形成する方法を示す。まず、図３Ａに示されるように、半導体基板１０を準備する。次に、図３Ｂに示されるように、エッチング技術を利用して、ＡｌＧａＮ層１６を貫通してＧａＮ層１５の一部に侵入するトレンチ３２を形成する。次に、図３Ｃに示されるように、結晶成長技術を利用して、トレンチ３２内が充填されるように半導体基板１０の表面にｐ型窒化物半導体層３６を成膜する。次に、図３Ｄに示されるように、エッチング技術を利用して、トレンチ３２内に充填されているｐ型窒化物半導体層３６が残存するように、それ以外の半導体基板１０の表面に成膜するｐ型窒化物半導体層３６を除去し、トレンチ３２内にｐ型分離層３４を形成する。このような手順を経て、素子分離領域にｐ型分離層３４が形成される。
【００１９】
なお、ｐ型分離層３４とｐ型ゲート層２４を同一の組成とした場合、これらを共通の工程で形成することができる。すなわち、エッチング技術を利用してｐ型窒化物半導体層３６をエッチングするときに、素子領域のゲート電極形成範囲にもｐ型窒化物半導体層３６を残存させることで、ｐ型分離層３４とｐ型ゲート層２４を共通の工程で形成することができる。
【００２０】
図４に、変形例の半導体装置の素子分離構造を示す。この例では、トレンチ１３２がＡｌＧａＮ層１６のみを貫通するように構成されている。すなわち、トレンチ１３２は、ＧａＮ層１５に侵入しておらず、ＡｌＧａＮ層１６と同一深さを有する。この場合、ＧａＮ層１５とＡｌＧａＮ層１６の間のヘテロ接合は、トレンチ１３２の側面と底面で構成される角部において、トレンチ１３２の内壁に露出する。トレンチ内１３２に設けられているｐ型分離層１３４は、トレンチ１３２の内壁に露出するヘテロ接合面に接するように構成されている。この変形例も同様に、このヘテロ接合面に対してｐ型分離層１３４から空乏層が広がり、このヘテロ接合面から２次元電子ガスが消失する。これにより、エッチングダメージとヘテロ接合面の２次元電子ガスが空乏層で分離され、エッチングダメージを介して流れるリーク電流が抑えられる。変形例の半導体装置も、素子領域Ａと素子領域Ｃの間を電気的に分離する分離特性が高い。
【００２１】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２２】
１：半導体装置
１０：半導体基板
１２：下地基板
１３：バッファ層
１４：高抵抗層
１５：ＧａＮ層
１６：ＡｌＧａＮ層
２２：ドレイン電極
２４：ｐ型ゲート層
２６：ゲート電極
２８：ソース電極
３２，１３２：トレンチ
３４，１３４：ｐ型分離層
３６：ｐ型窒化物半導体層
【図１】
2017143230.tif 000003
【図２】
2017143230.tif 000004
【図３Ａ】
2017143230.tif 000005
【図３Ｂ】
2017143230.tif 000006
【図３Ｃ】
2017143230.tif 000007
【図３Ｄ】
2017143230.tif 000008
【図４】
2017143230.tif 000009