(57)【要約】      （修正有）【課題】調光信号の系統数を削減することが可能な照明装置を提供する。【解決手段】照明装置１は、ｎ系統（ｎ：１以上の整数）の入力信号をｎ＋１系統以上の出力信号に変換する制御部と、前記出力信号の系統数と少なくとも同数の光色を有し、前記出力信号より調光される光源と、を備える。ｎ系統の入力信号をｎ＋１系統以上の出力信号に変換することにより照明装置の信号系統の数を削減し、意匠性の向上およびコスト削減を実現する。また、その照明装置を用いた照明システムの構築を容易にする。【選択図】図１
2017091999.tif 000002
【特許請求の範囲】
【請求項１】
ｎ系統（ｎ：１以上の整数）の入力信号をｎ＋１系統以上の出力信号に変換する制御部と；
前記出力信号の系統数と少なくとも同数の光色を有し、前記出力信号より調光される光源と；
を備えた照明装置。
【請求項２】
前記制御部は、前記ｎ系統の入力信号の特性に対応した前記ｎ＋１系統以上の出力信号の特性を記憶したメモリを含む請求項１記載の照明装置。
【請求項３】
前記制御部は、前記ｎ系統の入力信号の特性に対応した１系統以上の出力信号の特性を記憶したメモリを含む請求項１記載の照明装置。
【請求項４】
前記制御部は、前記ｎ系統の入力信号の特性に基づいて１系統以上の出力信号を生成する請求項１記載の照明装置。
【請求項５】
前記制御部は、所定の期間において前記入力信号がゼロレベルの場合に、予め規定された出力信号を出力する請求項１〜４のいずれか１つに記載の照明装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、照明装置に関する。
【背景技術】
【０００２】
発光ダイオード（Light Emitting Diode：ＬＥＤ）、有機発光ダイオード（Organic Light Emitting Diode：ＯＬＥＤ）など、発光色を選択することが可能な光源が開発され、これらの光源を用いることにより光量および光色を任意に変化させることが可能な照明装置を実現することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４６６１２９２号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
発光色の異なる複数の光源を含む照明装置では、各光色の光源に対して、それぞれ独立に調光制御を行うことが好ましい。これにより、照明装置の発光色を任意に制御し、その演色性を向上させることが可能となる。しかしながら、各光色の光源を独立に制御するためには、光色の数と同数の制御信号を供給する必要がある。このため、照明装置を制御するための信号系統が多くなり、その意匠性に制約が生じる。また、照明装置の製造コストも上昇する。さらに、このような照明装置を複数配置した照明システムでは、信号系統の接続が煩雑となる。このような点に鑑み、本発明は、調光信号の系統数を削減することが可能な照明装置を提供する。
【課題を解決するための手段】
【０００５】
本発明に係る照明装置は、ｎ系統（ｎ：１以上の整数）の入力信号をｎ＋１系統以上の出力信号に変換する制御部と、前記出力信号の系統数と少なくとも同数の光色を有し、前記出力信号より調光される光源と、を備える。
【発明の効果】
【０００６】
本発明によれば、照明装置を制御する信号系統の数を削減し、その意匠性の向上およびコスト削減を実現できる。また、その照明装置を用いた照明システムの構築が容易になる。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係る照明装置を示すブロック図である。
【図２】実施形態に係る照明装置を示す模式図である。
【図３】実施形態に係る照明装置の制御部を示すブロック図である。
【図４】実施形態に係る制御部の動作を表すタイムチャートである。
【図５】実施形態に係る制御部の別の動作を表すタイムチャートである。
【図６】実施形態に係る制御部の他の動作を表すタイムチャートである。
【図７】実施形態の変形例に係る制御部を示すブロック図である。
【図８】実施形態の変形例に係る制御部の動作を示すタイムチャートである。
【図９】実施形態の別の変形例に係る制御部を示すブロック図である。
【図１０】実施形態の変形例に係る照明装置を示すブロック図である。
【発明を実施するための形態】
【０００８】
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
【０００９】
以下に説明する実施形態は例示であり、本発明をこれらの例に限定するものではない。また、各実施例に記載した構成要素は、その例に限定されるものではなく、技術的に可能であれば共通に適用できるものである。
【００１０】
図１は、実施形態に係る照明装置１を例示するブロック図である。図１に示すように、照明装置１は、制御部１０と、電源部２０と、光源Ｌ１、Ｌ２およびＬ３と、を備える。
【００１１】
制御部１０は、ｎ系統の入力信号をｎ＋１系統以上の出力信号に変換する。ここで「ｎ」は、１以上の整数である。例えば、制御部１０は、２つの入力信号Ｖｓｉ１、Ｖｓｉ２を３つの出力信号Ｖｓｏ１、Ｖｓｏ２およびＶｓｏ３に変換する。
【００１２】
電源部２０は、制御部１０の出力信号Ｖｓｏ１、Ｖｓｏ２およびＶｓｏ３を受けて、光源Ｌ１、Ｌ２およびＬ３を駆動する電流Ｉｄ１、Ｉｄ２およびＩｄ３を出力する。この例では、照明装置１は、３つの電源部２０を備え、それぞれ出力信号Ｖｓｏ１、Ｖｓｏ２またはＶｓｏ３を受けて、それに対応する駆動電流Ｉｄ１、Ｉｄ２およびＩｄ３のいずれかを出力する。
【００１３】
制御部１０および電源部２０は、一体の点灯回路として構成されても良い。すなわち、１つの点灯回路が、制御部１０および電源部２０の各機能を備える構成であっても良い。ここで、制御部１０および電源部２０は、それぞれ明示的に分離される必要はない。
【００１４】
光源Ｌ１、Ｌ２およびＬ３は、例えば、発光色が相互に異なるＬＥＤである。光源Ｌ１、Ｌ２およびＬ３は、電源部２０から出力される駆動電流Ｉｄ１、Ｉｄ２およびＩｄ３によりそれぞれ調光される。すなわち、光源Ｌ１、Ｌ２およびＬ３は、制御部１０の出力信号Ｖｓｏ１、Ｖｓｏ２およびＶｓｏ３に対応した駆動電流より点灯され、その輝度が制御される。言い換えれば、光源Ｌ１、Ｌ２およびＬ３は、制御部１０により調光される。
【００１５】
照明装置１は、例えば、図示しない光源Ｌ４を含んでも良い。光源Ｌ４は、光源Ｌ１、Ｌ２およびＬ３とは異なる発光色を有し、例えば、制御部１０の出力信号Ｖｓｏ１、Ｖｓｏ２およびＶｓｏ３のいずれかに対応した駆動電流により点灯される。すなわち、照明装置１は、制御部１０の出力信号の系統数と同数、もしくは、それよりも多い光色を有する光源を備えることができる。
【００１６】
図２は、実施形態に係る照明装置１を例示する模式図である。照明装置１は、例えば、ダウンライトである。図２（ａ）は、照明装置１の透光性カバー２５を下方から見た模式平面図である。図２（ｂ）および（ｃ）は、透光性カバー２５の内部に配置される基板３０および３５を示す模式平面図である。
【００１７】
図２（ａ）に示すように、照明装置１は、２つの基板３０と基板３５とを備える。基板３５は、例えば、２つの基板３０の間に配置される。図２（ｂ）に示すように、基板３０には、光源Ｌ１およびＬ２がそれぞれ複数実装される。また、図２（ｃ）に示すように、基板３５には、複数の光源Ｌ３が実装される。
【００１８】
光源Ｌ１は、例えば、昼光色ＬＥＤである。光源Ｌ２は、例えば、電球色ＬＥＤである。光源Ｌ１の発光色の色温度は、光源Ｌ２の発光色の色温度よりも高い。このように、照明装置１は、昼光色の光源Ｌ１と、電球色の光源Ｌ２と、を備え、光源Ｌ１の輝度および光源Ｌ２の輝度をそれぞれ独立に制御することにより、昼光色と電球色との間における任意の色温度の照明を行うことができる。
【００１９】
さらに、照明装置１は、光源Ｌ３を備える。光源Ｌ３は、例えば、青色ＬＥＤである。光源Ｌ３は、２つの基板３０の間において、例えば、背景光を演出する。すなわち、照明装置１は、光源Ｌ１およびＬ２から放射される主照明に加えて、青色の空を演出する背景光を放射する。これにより、例えば、室内に配置される照明装置１を用いて屋外光をイメージさせることが可能となる。
【００２０】
図３は、実施形態に係る照明装置１の制御部１０を示すブロック図である。制御部１０は、例えば、入力側インターフェース１１と、マイクロプロセッサ１３と、出力側インターフェース１５と、を備える。また、制御部１０は、メモリ１７と、ＡＣ／ＤＣコンバータ１９と、をさらに備える。
【００２１】
入力側インターフェース１１は、２つの入力信号Ｖｓｉ１およびＶｓｉ２を受け入れる入力部として機能する。入力側インターフェース１１は、例えば、フォトカップラを含み、入力側とマイクロプロセッサ１３側を電気的に分離する構成としても良い。
【００２２】
マイクロプロセッサ１３は、例えば、入力側インターフェース１１を介して入力される２つの入力信号Ｖｓｉ１およびＶｓｉ２の特性に基づき、３つの独立した信号を出力する。
【００２３】
出力側インターフェース１５は、マイクロプロセッサ１３の信号を外部に出力する出力部として機能する。出力側インターフェース１５は、出力信号Ｖｓｏ１、Ｖｓｏ２およびＶｓｏ３を出力する。
【００２４】
メモリ１７は、入力信号Ｖｓｉ１およびＶｓｉ２の特性に対応した信号の特性を記憶する。マイクロプロセッサ１３は、メモリ１７にアクセスし、入力信号Ｖｓｉ１およびＶｓｉ２の特性に対応する信号の特性を入手し、３つの信号を生成する。入力信号の特性とは、例えば、入力信号が示す調光度に関する情報、入力信号の周波数、２つ以上の入力信号の位相差等である。
【００２５】
ＡＣ／ＤＣコンバータ１９は、マイクロプロセッサ１３に所定の電圧を供給する。また、ＡＣ／ＤＣコンバータ１９は、入力側および出力側インターフェース１１、１５に所定の電圧を供給する。
【００２６】
図４〜図６は、実施形態に係る制御部１０の動作を例示するタイムチャートである。例えば、入力信号Ｖｓｉ１、Ｖｓｉ２、出力信号Ｖｓｏ１、Ｖｓｏ２およびＶｓｏ３は、ＰＷＭ（Pulse Width Modulation）信号であり、制御部１０は、JIS C 8120 付属書Ｅ（パルス幅変調による制御）の規定にしたがって照明装置１を動作させる。
【００２７】
JIS C 8210 付属書Ｅによれば、パルス幅ＴＭ（Ｍ＝１〜３、Ｎ：整数）がクロック周期ＴＣＮ（Ｎ：整数）０％以上５±１％以下の時、光源ＬＭ（Ｍ＝１〜３）は、調光度が１００％となる全光点灯状態、すなわち、その光出力が最大となる最大光出力で調光される。また、パルス幅ＴＭがクロック周期ＴＣＮの９５±１％の時、光源ＬＭの光出力は、最大光出力の１％または最小となるように調光される。さらに、パルス幅ＴＭがクロック周期ＴＣＮの９５±１％よりも大きい時、光源ＬＭは消灯される。これにより、入力系統に断線、短絡等の不具合が生じ、入力信号Ｖｓｉ１、Ｖｓｉ２が入力されない場合でも、照明装置１は光を放射するように制御される。
【００２８】
図４〜図６に示すタイムチャートは、上記の規定値を厳密に反映している訳ではなく、以下の説明では、光源ＬＭは、パルス幅ＴＭが広くなれば光出力が低下し、パルス幅ＴＭが狭くなれば光出力が上昇するように調光されものとする。また、クロック周期ＴＣＮは、一定である。
【００２９】
図４および図５に示す例では、制御部１０は、入力信号Ｖｓｉ１、Ｖｓｉ２と同じパルス幅ＴＭを有する出力信号Ｖｓｏ１およびＶｓｏ２を出力する。実施形態は、これに限定される訳ではなく、制御部１０は、入力信号Ｖｓｉ１、Ｖｓｉ２とは異なるパルス幅を有する信号Ｖｓｏ１およびＶｓｏ２を出力しても良い。
【００３０】
図４は、入力信号Ｖｓｉ１およびＶｓｉ２を変化させた場合の制御部１０の動作を表している。例えば、入力信号Ｖｓｉ１およびＶｓｉ２は、クロック周期ＴＣ（Ｎ＋１）において変更される。入力信号Ｖｓｉ１のパルス幅Ｔ１は、クロック周期ＴＣＮにおけるパルス幅Ｔ１Ａよりも広いパルス幅Ｔ１Ｂに変更され、入力信号Ｖｓｉ２のパルス幅Ｔ２は、クロック周期ＴＣＮにおけるパルス幅Ｔ２Ａよりも狭いパルス幅Ｔ２Ｂに変更される。
【００３１】
制御部１０において、メモリ１７は、パルス幅Ｔ１ＡおよびＴ２Ａに対応するパルス幅Ｔ３Ａと、パルス幅Ｔ１ＢおよびＴ２Ｂに対応するパルス幅Ｔ３Ｂと、を記憶している。マイクロプロセッサ１３は、入力信号Ｖｓｉ１、Ｖｓｉ２のパルス幅Ｔ１、Ｔ２に基づいてメモリ１７からパルス幅Ｔ３Ａ、Ｔ３Ｂをそれぞれ読み出し、出力信号Ｖｓｏ３を生成するようにプログラムされている。
【００３２】
マイクロプロセッサ１３は、クロック周期ＴＣ（Ｎ＋１）における入力信号Ｖｓｉ１、Ｖｓｉ２の変化を検知すると、メモリ１７にアクセスし、パルス幅Ｔ１ＢおよびＴ２Ｂに対応するパルス幅Ｔ３Ｂを読み出す。そして、例えば、クロック周期ＴＣ（Ｎ＋２）において、出力信号のパルス幅Ｔ３をＴ３ＡからＴ３Ｂに変更する。なお、図４では、クロック周期ＴＣ（Ｎ＋１）における出力信号Ｖｓｏ３のパルス幅はＴ３Ａのままで変更されていないが、クロック周期ＴＣ（Ｎ＋１）において、パルス幅Ｔ１ＢおよびＴ２Ｂに対応するパルス幅Ｔ３Ｂに変更してもよい。
【００３３】
出力信号Ｖｓｏ１により調光される光源Ｌ１の光出力は、パルス幅Ｔ１Ａからパルス幅Ｔ１Ｂへの変更により低下する。一方、出力信号Ｖｓｏ２により調光される光源Ｌ２の光出力は、パルス幅Ｔ２Ａからパルス幅Ｔ２Ｂへの変更により上昇する。すなわち、光源Ｌ１およびＬ２による主照明は昼光色から電球色へ近づき、その色温度が低くなる。これに対応して、出力信号Ｖｓｏ３のパルス幅Ｔ３は、Ｔ３Ａよりも広いＴ３Ｂに変更され、出力信号Ｖｓｏ３により調光される光源Ｌ３の光出力は低下する。
【００３４】
照明装置１では、光源Ｌ１およびＬ２による主照明の色温度の低下に対応して、光源Ｌ３から放射される青色光の輝度が低下するように調光される。逆に、光源Ｌ１およびＬ２による主照明の色温度が高くなるように調光される場合は、光源Ｌ３から放射される青色光の輝度も高くなるように調光することが好ましい。
【００３５】
図５に示す例では、入力信号Ｖｓｉ１は、パルス幅Ｔ１Ｂよりもさらに広いパルス幅Ｔ１Ｃを有し、入力信号Ｖｓｉ２は、パルス幅Ｔ２Ｂよりもさらに狭いパルス幅Ｔ２Ｃを有する。これに対応して、制御部１０は、出力信号Ｖｓｏ３のデューティがクロック周期ＴＣＮの１００％となるように制御する。すなわち、制御部１０は、出力信号Ｖｓｏ３としてＯＮデュティ１００％の直流信号を出力する。この場合、メモリ１７は、パルス幅Ｔ１ＣおよびＴ２Ｃに対応するパルス幅としてクロック周期ＴＣＮと同じパルス幅Ｔ３Ｆを記憶している。
【００３６】
例えば、光源Ｌ１は、入力信号Ｖｓｉ１と同じ出力信号Ｖｓｏ１により、最小出力となるように調光されるか、もしくは、消灯される。光源Ｌ２は、入力信号Ｖｓｉ２と同じ出力信号Ｖｓｏ２により最大出力となるように調光される。光源Ｌ３は、消灯される。すなわち、光源Ｌ１およびＬ２による主照明は、電球色となり最低の色温度に調光される。そして、光源Ｌ３は消灯され、背景光は消える。
【００３７】
このように、照明装置１では、光源Ｌ１およびＬ２による主照明の色温度の変化に対応して背景光である光源Ｌ３の光出力を調光することにより、太陽光と青空をイメージさせる照明や電球色の夜間照明などを任意に演出することが可能となる。これにより、照明装置１の演色性は、大幅に向上される。
【００３８】
図６は、入力信号Ｖｓｉ１およびＶｓｉ２が所定の期間ゼロレベルとなった場合の制御部１０の動作を示すタイムチャートである。例えば、入力系統における断線、故障などの障害により、制御信号が入力されない場合の動作を表している。
【００３９】
マイクロプロセッサ１３は、複数のクロック周期ＴＣＮを含む所定の期間内に入力信号Ｖｓｉ１およびＶｓｉ２が入力されない場合（入力信号がゼロレベルの場合）、出力信号Ｖｓｏ１としてパルス幅Ｔ１Ｄの信号、および、出力信号Ｖｓｏ２としてパルス幅Ｔ２Ｄの信号を生成する。また、出力信号Ｖｓｏ３としてデューティ１００％の直流信号を生成する。メモリ１７は、例えば、パルス幅Ｔ１およびＴ２がゼロの場合に対応させて、パルス幅Ｔ１Ｄ、Ｔ２ＤおよびＴ３Ｆを記憶している。つまり、本来はパルス幅が０％以上５±１％以下のときは全光点灯を示すが、本実施例では入力信号の特性としてパルス幅が０％のとき、すなわち入力信号がゼロレベルのときと、パルス幅が０よりも大きく５±１％以下のときとで入力信号を区別する構成となっている。これによって、全光点灯の入力信号と、入力系統の断線等の異常によってゼロレベルとなっている入力信号と、を区別することができ、また意図的に異なる制御を行うこともできる。
【００４０】
これにより、光源Ｌ１およびＬ２による主照明は、所定の照度を維持する。一方、出力信号Ｖｓｏ３により調光される光源Ｌ３は、消灯する。つまり、何らかの異常により制御信号の入力が無い場合、または、入力信号Ｖｓｉ１およびＶｓｉ２のパルス幅Ｔ１およびＴ２を意図的にゼロとして送信された場合、照明装置１は、予め規定された照度の照明を行う。そして、そのような場合に違和感もしくは不快感を与える可能性のある背景光は消される。
【００４１】
以上、図４〜図６を参照して照明装置１の動作を説明したが、実施形態はこれらに限定される訳ではない。例えば、制御部１０は、ＰＷＭ信号に代えて、電圧レベルの異なる信号を出力しても良い。すなわち、後段の電源部２０の構成に適合した信号を出力するように構成される。また、入力信号Ｖｓｉ１およびＶｓｉ２は、ＰＣＭ（Pluse Code Modulation）信号であっても良い。マイクロプロセッサ１３は例示であり、類似した機能を有する信号処理回路であっても良い。
【００４２】
制御部１０は、ｎ系統（ｎ：１以上の整数）の入力信号を処理し、ｎ＋１系統以上の信号を出力するマイクロプロセッサと、ｎ系統の入力信号の特性に対応したｎ＋１系統以上の出力信号の特性を記憶したメモリと、を含む。すなわち、マイクロプロセッサは、ｎ系統の入力信号とは別の独立したｎ＋１系統の出力信号を生成する。この場合、ｎ＋１系統の出力信号は、入力信号と同じ信号を含んでも良い。メモリ１７は、例えば、入力信号のパルス幅と出力信号のパルス幅とを対応づけた参照表を記憶する。
【００４３】
制御部１０は、ｎ系統の入力信号を処理し、１系統以上の出力信号を生成するマイクロプロセッサと、ｎ系統の入力信号の特性に対応した１系統以上の出力信号の特性を記憶したメモリと、を含む。この場合、マイクロプロセッサは、入力信号と同じ信号を出力すると共に、１系統以上の出力信号を生成する。さらに、制御部１０は、所定の期間において入力信号がゼロレベルの場合に、予め規定された信号を出力する。例えば、それ以外の場合とは異なる信号を出力する。
【００４４】
図７は、実施形態の変形例に係る制御部４０を示すブロック図である。制御部４０は、例えば、入力側インターフェース４１と、信号処理回路４３と、出力側インターフェース４５と、を備える。制御部４０は、例えば、入力信号Ｖｓｉ１およびＶｓｉ２に対応した信号Ｖｓｏ１、Ｖｓｏ２およびＶｓｏ３を出力する。
【００４５】
図８は、制御部４０の動作を例示するタイムチャートである。制御部４０は、入力信号Ｖｓｉ１およびＶｓｉ２と同じパルス幅Ｔ１ＥおよびＴ２Ｅを有する信号Ｖｓｏ１およびＶｓｏ２を出力する。入力信号Ｖｓｉ１およびＶｓｉ２は、位相差ΔＴを有する。
【００４６】
信号処理回路４３は、入力信号Ｖｓｉ１およびＶｓｉ２の特性としてパルスの立ち上がりを検出し、位相差ΔＴを得る。そして、信号処理回路４３は、位相差ΔＴに予め定められた値を乗じたパルス幅Ｔ３Ｅを有する信号を生成し、入力信号Ｖｓｉ１およびＶｓｉ２に対応した信号と共に出力する。また、パルス幅Ｔ３Ｅは位相差ΔＴに応じて予め設定されたものであってもよい。出力側インターフェース４５は、信号処理回路４３の３つの出力に基づいた信号Ｖｓｏ１、Ｖｓｏ２およびＶｓｏ３を出力する。なお、図８は、信号Ｖｓｏ１、Ｖｓｏ２およびＶｓｏ３が同周波数（クロック周期Ｔ１ＣＮ＝Ｔ２ＣＮ＝Ｔ３ＣＮ）であって、それぞれの位相が異なる場合について説明している。これによって、光源Ｌ１およびＬ２の出力等の特性にかかわらず、光源Ｌ３は独立に制御することが可能となる。また、照明装置１と同じ構成の照明装置を複数設置した場合において、光源Ｌ１およびＬ２を同じ光出力で制御するとともに、ΔＴを変えることにより光源Ｌ３の出力を装置間で変更することも可能である。
【００４７】
実施形態はこの例に限定される訳ではなく、信号処理回路４３は、例えば、入力信号Ｖｓｉ１およびＶｓｉ２のパルスの立ち下がりを検出し、その位相差に基づいた信号を生成しても良い。また、信号処理回路４３は、ｎ系統の入力信号の特性に基づいて１系統以上の出力信号を生成するように構成される。制御部４０は、ｎ系統の入力信号に対応した信号と共に、１系統以上の信号を出力する。
【００４８】
図９は、実施形態の別の変形例に係る制御部５０を示すブロック図である。制御部５０は、例えば、入力側インターフェース５１と、マイクロプロセッサ５３と、出力側インターフェース５５と、メモリ５７と、ＡＣ／ＤＣコンバータ５９と、を備える。制御部５０は、例えば、入力信号Ｖｓｉ１およびＶｓｉ２に対応した信号Ｖｓｏ１〜Ｖｓｏ５を出力する。
【００４９】
マイクロプロセッサ５３は、例えば、入力側インターフェース１１を介して入力される２つの入力信号Ｖｓｉ１およびＶｓｉ２の特性に基づき、５つの独立した信号を出力する。
【００５０】
メモリ５７は、入力信号Ｖｓｉ１およびＶｓｉ２の特性に対応した５つの信号の特性を記憶している。マイクロプロセッサ５３は、メモリ５７にアクセスし、入力信号Ｖｓｉ１およびＶｓｉ２の特性に対応する５つの信号の特性を入手し、５つの出力信号を生成する。５つの出力信号のうちの２つは入力信号Ｖｓｉ１およびＶｓｉ２と同じであっても良い。
【００５１】
照明装置１は、光源Ｌ３に代えて、例えば、赤色光源と、緑色光源と、青色光源と、を備える。光源Ｌ１は出力信号Ｖｓｏ１により調光され、光源Ｌ２は出力信号Ｖｓｏ２により調光される。また、赤色光源は出力信号Ｖｓｏ３により調光され、緑色光源は出力信号Ｖｓｏ４により調光され、青色光源は出力信号Ｖｓｏ５により調光される。これにより、照明装置１の演色性をさらに向上させることができる。
【００５２】
図１０は、実施形態の変形例に係る照明装置２を示すブロック図である。照明装置２は、制御部６０、光源Ｌ１、Ｌ２およびＬ３を備える。制御部６０は、入力信号Ｖｓｉ１およびＶｓｉ２を受けて、光源の駆動電流Ｉｄ１、Ｉｄ２およびＩｄ３を出力する。制御部６０は、入力信号Ｖｓｉ１およびＶｓｉ２の特性に基づいた３つの信号を生成し、その出力段を駆動する。これにより、制御部６０は、駆動電流Ｉｄ１、Ｉｄ２およびＩｄ３を出力する。
【００５３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５４】
１、２…照明装置、  １０、４０、５０、６０…制御部、  １１、４１、５１…入力側インターフェース、  １３、５３…マイクロプロセッサ、  １５、４５、５５…出力側インターフェース、  １７、５７…メモリ、  １９、５９…ＡＣ／ＤＣコンバータ、  ２０…電源部、  ２５…透光性カバー、  ３０、３５…基板、  ４３…信号処理回路
【図１】
2017091999.tif 000003
【図２】
2017091999.tif 000004
【図３】
2017091999.tif 000005
【図４】
2017091999.tif 000006
【図５】
2017091999.tif 000007
【図６】
2017091999.tif 000008
【図７】
2017091999.tif 000009
【図８】
2017091999.tif 000010
【図９】
2017091999.tif 000011
【図１０】
2017091999.tif 000012