(57)【要約】      （修正有）【課題】2-ターミナルメモリー素子の製造、構造及び/又はアセンブリの供給を提供する。【解決手段】2-ターミナルメモリー素子１０３は、シリコン支持層１０４を有する活性領域と、インタフェース層１０６と、活性金属層１１０と、を備える。インタフェース層１０６は、シリコン支持層１０４上に成長させることができる。インタフェース層１０６の成長は、N2Oプラズマを用いて調節することができる。活性金属層は、金属、金属間化合物、又は金属合金を含み、活性領域は抵抗スイッチング材料層を構成する。【選択図】図１
2017143245.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を形成する方法であって、
前記方法は、提供工程と、導電材料層形成工程と、抵抗性スイッチング材料層形成工程と、活性金属層形成工程と、を有し、
前記提供工程は、前記CMOS基板を提供し、
前記CMOS基板は、その上に形成された第一ターミナルを備え、
前記導電材料層形成工程は、前記第一ターミナル上に導電材料層を形成し、
前記抵抗性スイッチング材料層形成工程は、シランプラズマ及びNH3プラズマを含む処理チャンバーにおいて、前記導電材料層上に非確率的窒化シリコンを含む抵抗性スイッチング材料層を形成し、
前記活性金属層形成工程は、前記抵抗性スイッチング材料層上に活性金属層を形成し、
第二ターミナルは、前記活性金属層上に配置される、方法。
【請求項２】
前記導電材料は、チタン含有材料、窒化チタン、窒化タンタル、タングステン含有材料、チタンタングステンからなる群より選択される、請求項1に記載の方法。
【請求項３】
前記活性金属層は、金属、金属間化合物、又は金属合金を含み、
前記金属は、銀(Ag)、金(Au)、チタン(Ti)、ニッケル(Ni)、アルミニウム(Al)、クロム(Cr)、タンタル(Ta)、鉄(Fe)、マンガン(Mn)、タングステン(W)、バナジウム(V)、コバルト(Co)、プラチナ(Pt)、及びパラジウム(Pd)からなる群より選択される、請求項1に記載の方法。
【請求項４】
前記第一ターミナルは、アルミニウム(Al)及び銅(Cu)からなる群より選択される材料を含む、請求項1に記載の方法。
【請求項５】
前記抵抗性スイッチング材料層は、亜窒化シリコンを含む、請求項1に記載の方法。
【請求項６】
非確率的窒化シリコンは、SixNy(x＜y＜x＋1)を含む、
シランは、SinH(2n+2)からなる群より選択される、
又は
前記抵抗性スイッチング材料層形成工程は、CMOSに関する温度に適合する形成プロセスを使用する工程を有する、の少なくとも1つの事項を有する、請求項1に記載の方法。
【請求項７】
ブロッキング層形成工程を更に有し、
前記ブロッキング層形成工程は、前記抵抗性スイッチング材料層と前記活性金属層との間にブロッキング層を形成し、
前記ブロッキング層は、前記抵抗性スイッチング材料層よりも前記活性金属層の金属粒子に対する拡散係数が低い、請求項１に記載の方法。
【請求項８】
前記抵抗性スイッチング材料層は、第一拡散係数を有し、
前記ブロッキング層は、第二拡散係数を有し、
前記第二拡散係数は、前記第一拡散係数よりも約30倍小さい、請求項７に記載の方法。
【請求項９】
第一誘電体層形成工程と、第一ビアエッチング工程と、を更に有し、
前記第一誘電体層形成工程は、前記第一ターミナルより上に第一誘電体層を形成し、
前記第一ビアエッチング工程は、前記第一誘電体層の第一ビアをエッチングして、前記第一ターミナルの一部を露出させ、
前記導電材料層形成工程は、前記第一誘電体層の一部より上に、前記第一バイアに、そして、前記第一ターミナルの一部と接触して、前記導電材料層を形成する工程を有する、請求項１に記載の方法。
【請求項１０】
バリア材層形成工程と、エッチング工程と、第二誘電体層形成工程と、露出工程と、第二ターミナル形成工程と、を更に有し、
前記バリア材層形成工程は、前記活性金属層上にバリア材層を形成し、
前記エッチング工程は、前記抵抗性スイッチング材料層、前記活性金属層及び前記バリア材層をエッチングして、ピラー構造を形成し、
前記第二誘電体層形成工程は、前記ピラー構造より上及びその周辺に第二誘電体層を形成し、
前記露出工程は、前記ピラー構造の上部の少なくとも一部を露出させ、
前記第二ターミナル形成工程は、前記ピラー構造の上部と接触する前記第二ターミナルを形成する、請求項９に記載の方法。
【請求項１１】
CMOS基板と、
前記CMOS基板上に配置される第一ターミナルと、
前記第一ターミナルに隣接してそれと接触して配置される導電材料層と、
前記導電材料に隣接してそれと接触して配置される抵抗性スイッチング材料層と、
前記抵抗性スイッチング材料層上に配置される活性金属層と、
前記活性金属層に隣接してそれと接触して配置される第二ターミナルと、を備え、
前記抵抗性スイッチング材料層は、亜窒化シリコンを含み、
前記活性金属層は、複数の導電性粒子を含み、
前記複数の導電性粒子は、前記抵抗性スイッチング材料層に透過性であることによって特徴づけられる、半導体素子。
【請求項１２】
前記抵抗性スイッチング材料層は、前記活性金属層由来の前記複数の導電性粒子を有する伝導性フィラメントを含む、請求項１１に記載の素子。
【請求項１３】
前記導電材料は、チタン含有材料、窒化チタン、窒化タンタル、タングステン含有材料、チタンタングステンからなる群より選択され、
前記活性金属層は、金属、金属間化合物又は金属合金を含み、
前記金属は、銀(Ag)、金(Au)、チタン(Ti)、銅(Cu)、ニッケル(Ni)、アルミニウム(Al)、クロム(Cr)、タンタル(Ta)、鉄(Fe)、マンガン(Mn)、タングステン(W)、バナジウム(V)、コバルト(Co)、プラチナ(Pt)、及びパラジウム(Pd)からなる群より選択される、請求項１１に記載の素子。
【請求項１４】
亜窒化シリコンは、SiNx(1＜y＜4/3)を含む、
シランは、Si3N(4−x)(0＜x＜1)からなる群より選択される、
又は、
前記抵抗性スイッチング材料層は、シラン及びNH3前駆物質を使用して形成される、の少なくとも１つの事項を有する、請求項１１に記載の素子。
【請求項１５】
前記抵抗性スイッチング材料層と前記活性金属層と間にブロッキング層を更に備え、
前記ブロッキング層は、前記抵抗性スイッチング材料層よりも前記活性金属層の金属粒子に対する拡散係数が低い、請求項１１に記載の素子。
【請求項１６】
前記抵抗性スイッチング材料層は、前記金属粒子に対する第一拡散係数を有し、
前記ブロッキング層は、前記金属粒子に対する第二拡散係数を有し、
前記第二拡散係数は、第一拡散係数の約1/30である、請求項１５に記載の素子。
【請求項１７】
前記第一ターミナルは、アルミニウム(Al)及び銅(Cu)からなる群より選択される金属を含む、請求項１１に記載の素子。
【請求項１８】
抵抗性メモリー素子を形成する方法であって、
前記方法は、CMOS基板収容工程と、導電材料層形成工程と、抵抗性スイッチング材料層蒸着工程と、ブロッキング層形成工程と、前記活性金属層形成工程と、第二ターミナル配置工程と、を有し、
前記CMOS基板収容工程は、CMOS基板を収容し、
前記CMOS基板は、その上に形成された第一ターミナルを備え、
前記導電材料層形成工程は、前記第一ターミナル上に導電材料層を形成し、
前記抵抗性スイッチング材料層蒸着工程は、シランプラズマ及びNH3プラズマを含む処理チャンバーにおいて、前記導電材料層上に非確率的窒化シリコンを含む抵抗性スイッチング材料層を蒸着させ、
前記ブロッキング層形成工程は、前記抵抗性スイッチング材料層上にわたるブロッキング層を形成し、
前記活性金属層形成工程は、前記ブロッキング層上にわたる活性金属層を形成し、
前記ブロッキング層は、前記抵抗性スイッチング材料層よりも前記活性金属層の金属イオンに対する拡散係数が低く、
前記第二ターミナル配置工程は、前記活性金属層上に第二ターミナルを配置し、
前記第一ターミナル及び第二ターミナルは、前記抵抗性スイッチング素子の2つのターミナルである、方法。
【請求項１９】
前記活性金属層は、金属、金属間化合物又は金属合金を含み、
前記金属は、銀(Ag)、金(Au)、チタン(Ti)、銅(Cu)、ニッケル(Ni)、アルミニウム(Al)、クロム(Cr)、タンタル(Ta)、鉄(Fe)、マンガン(Mn)、タングステン(W)、バナジウム(V)、コバルト(Co)、プラチナ(Pt)、及び、パラジウム(Pd)からなる群より選択され、
前記金属間化合物は、窒素又は酸素の化合物であり、
前記抵抗性スイッチング材料層は、亜窒化シリコンを含む、請求項１８に記載の方法。
【請求項２０】
エッチング工程と、酸化物層形成工程と、中央開口部形成工程と、を更に有し、
前記エッチング工程は、前記活性金属層及び前記抵抗性スイッチング材料層をエッチングし、
前記酸化物層形成工程は、導電材料層より上に酸化物層を形成し、
前記中央開口部を形成は、酸化物層に中央開口部を形成して、前記導電材料層の少なくとも一部を露出させ、
前記抵抗性スイッチング材料層蒸着工程は、前記酸化物層における前記中央開口部に前記抵抗性スイッチング材料層を蒸着させる工程を含み、
前記活性金属層形成工程は、前記中央開口部における前記抵抗性スイッチング材料層上に前記活性金属層を形成する工程を含む、請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
この出願は、2015年12月8日に出願された発明の名称が「REGULATING INTERFACE LAYER FORMATION FOR TWO-TERMINAL MEMORY」の米国仮特許出願第62/264,779号の優先権の利益を主張する米国非仮特許出願であり、その全てを引用によって本願明細書で援用するものとする。
【０００２】
この開示は、概して、半導体の製造に関するものであり、より詳しくは、この開示は、概して、窒素含有ガスを導入しつつ、2-ターミナルメモリーセルのための抵抗性スイッチング層の製造(例えば成長又は蒸着)を制御することに関する。
【背景技術】
【０００３】
集積回路技術の分野の中で昨今のイノベーションは、抵抗性スイッチングメモリーであるといえる。抵抗性スイッチングメモリー技術の多くが発展段階にある一方で、抵抗性スイッチングメモリーに関する様々な技術的コンセプトは、本発明者達によって示されており、関連した理論又は技術を証明したり覆したりする1又は複数の検証段階にある。本発明者達は、抵抗性スイッチングメモリー技術が半導体エレクトロニクス産業の競合技術に勝る実質的な利点を保有している説得力のある根拠を示すものと考えている。
【０００４】
本発明者達は、互いに異なる抵抗値を有する多重状態をとるように抵抗性スイッチングメモリーセルを構成することができると考えている。例えば、単一ビットセルに関していえば、抵抗性スイッチングメモリーセルは、比較的低い抵抗状態又は比較的高い抵抗状態で存在するように構成することができる。マルチビットセルは、互いに異なり且つ比較的低い抵抗状態と比較的高い抵抗状態とを区別し得る抵抗をそれぞれ有する追加の状態を有していてもよい。抵抗性スイッチングメモリーセルの互いに異なる抵抗状態は、互いに異なる論理的情報状態を表し、デジタルメモリー操作を容易にする。従って、本発明者達は、多くのかかるメモリーセルのアレイが、ビット数が多いデジタルメモリーストレージを提供することができると考えている。
【０００５】
本発明者達は、外部状態に応じて、1つ又は他の抵抗状態に入る抵抗性スイッチングメモリーの誘導に成功した。したがって、トランジスター用語で外部状態を加える又は取り除くことによって、メモリーをプログラム又は非プログラム(例えば、消去)することができる。さらに、物理的構造及び電気配置に応じて、抵抗性スイッチングメモリーセルは、プログラム又は非プログラム状態を一般的に維持することができる。状態の維持には、メモリーセル素子の特性に応じて、他の条件(例えば、最低動作電圧の存在、最低動作温度の存在等)が満たされている又は満たされていないことを要求する可能性がある。
【０００６】
本発明者達は、トランジスターに基づくメモリーの応用を含む抵抗性スイッチング技術の実用的な利用に関するいくつかの提案を出している。例えば、抵抗性スイッチング素子は、少なくとも一つには、デジタル情報の電子記憶装置に使用される金属酸化物半導体(MOS)型メモリートランジスターに、多くの場合、実行可能な代案として理論づけられる。抵抗性スイッチングメモリー素子のモデルは、不揮発性FLASH MOS型トランジスターに勝るいくつかの潜在的な技術的利点を提供する。
【０００７】
上記の点を考慮して、本発明者達は、抵抗性スイッチング技術の実用的な利用を開発し続けたいと願っている。
【発明の概要】
【０００８】
本明細書の幾つかの態様に関する基礎的な知識を提供するために、本明細書の簡単な概要を以下に示す。この概要は、本明細書の網羅的な要約でない。これは、本明細書の鍵となる又は重要な要素を特定する意図も任意の特定の実施形態の範囲又は請求項の任意の範囲を詳細に描画する意図もない。その目的は、本開示において示されるより詳細な説明の前書きとして、簡単な形で本明細書の幾つかの概念を提示することである。
【０００９】
本願明細書に開示されるシステムは、窒素含有(例えば、NH3)プラズマを用いての2-ターミナルメモリーセルのインタフェース層(例えば、抵抗性スイッチング材料層)の形成(例えば、成長/蒸着)を制御又は調節することに関する。例えば、メモリー製造コンポーネントは、第一電極(例えば、金属、多結晶シリコン)、コンタクト又は導電材料(例えば、伝導性金属含有又はシリコン支持)層、コンタクト又は導電材料層(例えば、伝導性金属含有又はシリコン支持層)上にあるインタフェース層(例えば、抵抗性スイッチング材料層)、インタフェース層上にある活性金属層、及び第二電極(例えば、金属、多結晶シリコン)を有する活性領域を備える2-ターミナルメモリーセルの製造を容易にすることができる。メモリー製造コンポーネントは、抵抗性スイッチング材料含有インタフェース層(例えば、抵抗性スイッチング材料層)の形成(例えば、成長又は蒸着)によって特徴づけられる形成期間における、窒素含有(例えば、NH3)プラズマの導入を容易にするように構成することができる形成コンポーネントを有することができる。
【００１０】
本願明細書に開示される方法は、2-ターミナルメモリー素子の製造において窒素含有(例えば、NH3)プラズマを導入することに関する。これは、2-ターミナルメモリー素子と関連した第一電極及びコンタクト材料(例えば、金属含有又はシリコン支持)層を備える基板を成長チャンバー(例えば、プラズマチャンバー)に収容することによって達成することができる。上記方法は、形成(例えば、成長)チャンバーにシリコン(例えば、シラン、SiH4等)及び窒素(例えば、NH3)含有プラズマを導入することを含んでいてもよい。上記方法は、コンタクト材料(例えば、金属含有、シリコン支持)層上にシリコン-支持材料(例えば、シリコン化合物、窒化シリコン)を含むインタフェース層の成長を容易にすることを更に含んでいてもよい。抵抗性スイッチング材料含有インタフェース層は、コンタクト材料(例えば、金属含有、シリコン支持)層と活性金属層との間に配置される。
【００１１】
他の実施態様において、本願明細書に開示される方法は、蒸着チャンバー(例えば、プラズマチャンバー)に、シリコン含有プラズマ(例えば、SiH4)と窒素含有(例えば、NH3)プラズマを導入することに関する。上記方法は、窒素(例えば、NH3)含有プラズマを形成(例えば、蒸着)チャンバーに導入することを含んでいてもよい。上記方法は、第一電極端子上に、シリコン-支持材料(シリコン化合物、窒化シリコン等)を含むインタフェース層の蒸着を容易にすることを更に含んでいてもよい。抵抗性スイッチング材料含有インタフェース層は、第一電極/ターミナル層と活性金属層との間に配置される。各種実施形態において、蒸着は、およそ室温から約400℃未満又は約200℃未満にわたる蒸着温度でのPECVDを介してもよい。
【００１２】
各種実施形態において、シリコン支持インタフェース層は、窒化シリコンであってもよい。このような実施形態では、窒素(反応成分)として、NH3又は他の窒素含有プラズマが形成チャンバーに存在する。各種実施形態において、抵抗性スイッチング材料含有インタフェース層は、アモルファス窒化シリコンとして形成される。本願明細書に記載されている様々な実施形態において、窒化シリコンという用語は、一又は複数の化学量論的又は非化学量論的関係：Si3N4又はSiNx(例えばSi3N(4±x)、但し、0＜x＜1；Si3N(4−x)、但し、0＜<x＜1；SixNy、但し、x≦y≦(x＋1)、(例えばSi3N3.5)；SiNx、但し、1＜x＜4/3、等)を含むことができる。各種実施形態において、非確率的窒化シリコンは、亜窒化物(例えば、確率的窒化シリコンより少ない窒素)であってもよい。加えて、各種実施形態において、窒化シリコンは、その中に複数の欠陥領域を含む。
【００１３】
以下の記述及び図面は、本明細書のある種の解説となる態様を記載している。これらの態様は、本明細書の原理を使用することができるほんの数例を様々な方法で示している。本明細書の他の利点及び新規の特徴は、図面と関連付けながら考慮すると、本明細書の以下の詳細な説明から明白になる。
【００１４】
本発明の多数の態様、実施形態、対象物及び利点は、添付の図面に関連して以下の詳細な説明を考慮すると明白である。同じ参照文字は、全体にわたって同じものを表す。本明細書において、多数の特定の詳細事項が、本開示の詳細な知識を提供するために記載されている。しかしながら、対象となる開示におけるある種の態様が、これらの特定の詳細事項なしに実行し得るし、他の方法、コンポーネント、物質等と共に実行し得ることを理解すべきである。他の例において、周知の構造物及び素子は、対象となる開示の記載を容易にするために、ブロック図の形態で示している。
【図面の簡単な説明】
【００１５】
【図１】図1は、本開示のある種の実施形態による、2-ターミナルメモリーセルの製造におけるインタフェース層(例えば、シリコン及び窒素含有材料)の形成(例えば、成長又は蒸着)を調節することができる例示的なシステムのブロック図を図示している。
【００１６】
【図２】図2は、本開示のある種の実施形態による、例示的な2-ターミナルメモリーセルの例示的な活性領域の断面の例示的な図を表している。
【００１７】
【図３】図3は、本開示のある種の実施形態による、シリコン含有及び窒素含有(例えば、NH3)プラズマを用いてのインタフェース層形成(例えば、成長又は蒸着)の調節における追加の特徴又は態様を提供することができる例示的なシステムのブロック図を図示している。
【００１８】
【図４Ａ】図4Aは、本開示のある種の実施形態による、蒸着金属/エッチングスキームにおけるインタフェース層の例示的な形成を表している。
【００１９】
【図４Ｂ】図4Bは、本開示のある種の実施形態による、エッチング/蒸着金属スキームにおけるインタフェース層の例示的な形成を表している。
【００２０】
【図４Ｃ】図4Cは、本開示のある種の実施形態による、蒸着/エッチングスキームにおけるインタフェース層の例示的な形成を表している。
【００２１】
【図５Ａ】図5Aは、一実施形態による、より高い温度プロセスに応じて活性金属材料の緩和された拡散を容易にする例示的なメモリーセルを表している。
【００２２】
【図５Ｂ−５Ｃ】図5B及び5Cは、開示された種々のメモリーセルに関する高温プロセスの延長に応じた、例示的な活性金属拡散を図示している。
【００２３】
【図６】図6Aから6Cは、開示された実施形態のメモリーセルに関する伝導性フィラメント形成及び変形を表している。
【００２４】
【図７】図7は、本開示のある種の実施形態による、シリコン含有及び窒素含有(例えば、NH3)プラズマを用いてのインタフェース層(例えば、シリコン化合物)の形成(例えば、成長又は蒸着)を調節することができる例示的な手順を図示している。
【００２５】
【図８】図8は、本開示のある種の実施形態による、シリコン含有及び窒素含有(例えば、NH3)プラズマを用いての2-ターミナルメモリーセルのインタフェース層の形成(例えば、成長)の調節における追加の特徴又は態様を提供することができる例示的な手順を図示している。
【００２６】
【図９】図9は、本開示の1又は複数の代替又は追加の実施形態による、メモリーセルを製造するサンプル的方法に関するフローチャートを図示している。
【００２７】
【図１０】図10は、本開示のある種の実施形態による、例示的な電子的動作環境のブロック図を図示している。
【００２８】
【図１１】図11は、本開示のある種の実施形態による、コンピューティング環境の例示的な模式図を図示している。
【発明を実施するための形態】
【００２９】
詳細な説明の導入
2-ターミナルメモリーセル(特に抵抗性スイッチングメモリーセル)において、2つのターミナル間のセルの部分は、本願明細書においては、セルの活性領域と称する。ある実施形態において、この活性領域は、コンタクト材料(例えば、金属含有バリア又はシリコン支持)層と活性金属層との間にインタフェース層を備えることができる。これらの全ては、本願明細書に更に詳述されているが、2015年11月19日に出願の米国特許出願番号第14/946367号及び2015年12月8日に登録された米国特許第9,209,396号にも見て取れる。それぞれは、それらの全部及び全ての目的のために本願明細書に引用したものとする。特にインタフェース層は、2-ターミナルメモリーセル(例えば、抵抗性スイッチングメモリーセル(例えば、抵抗性ランダムアクセスメモリー(RRAM)セル))のスイッチング特性に重要な役割を果たす。インタフェース層は、活性金属層の蒸着の前に、シリコン及び窒素化合物の蒸着から形成することができる。加えて、又は、代わり、インタフェース層は、正確な素子仕様を可能にするプロセス制御技法によって成長させる又は蒸着することができる。
【００３０】
いくつかの実施形態において、副産物として形成されるインタフェース層は、主にシリコン及び窒素を含んでいてもよい。本願明細書に記載されているある例において、窒素含有ガス(例えば、NH3)由来の水素及び窒素は、インタフェース層に組み込まれてもよい。いくつかの実施形態において、インタフェース層は、図4A及び4Bに更に詳述されている集積化スキームによる、エッチング後のアッシングプロセス、エッチング後のクリーニングプロセス、蒸着前のクリーニングプロセス等の副産物である。
【００３１】
高品質メモリーセルを形成するために活性領域におけるこれらの副産物層を組み込む又は使用すると、時に、多くの課題が現れる。例えば、近接する素子にわたる、ウェーハ全体の、そして、ウェーハからウェーハの、副産物インタフェース層の厚さを制御することは困難であろう。既存のプロセス制御能力では、しばし、半導体製造工程の典型的な要件を満たさない。更に、一様な副産物インタフェース層の組成を制御することは、しばし、困難であろう。ある種の2-ターミナルメモリーセルの場合、副産物インタフェース層の典型的な所望の厚さは、1ナノメートル(nm)から12nmである。上記の点を考慮して、インタフェース層は、場合によっては、特に技術的な処理を施さなければならないと発明者は考えている。
【００３２】
提案されている1つの解決策は、クリーニングプロセスを介して副産物インタフェース層を意図的に取り除くことである。クリーニング後、コンタクト材料(例えば、金属含有又はシリコン支持)層に予め存在し得る酸化物等を低減又は除去する。その後、活性金属層の蒸着の前に、技術的な処理を施されたインタフェース層は、コンタクト材料(例えば、金属含有シリコン支持)層の上部で新規な制御成長(例えば、PECVD)プロセスから成長させることができる。他の実施態様において、技術的な処理を施されたインタフェース層は、蒸着させてもよい。いくつかの実施形態において、蒸着された、技術的な処理を施されたインタフェース層は、しばし、更なる課題と関連するだろう。
【００３３】
いくつかの実施形態において、課題には、技術的な処理を施されたインタフェース層が、時に、従来型の蒸着技術よりも薄いわずか数ナノメートルの厚さでなければならないことが含まれる。各種実施形態において、厚さがおよそ数ナノメートル程度でインタフェース層を堆積させるには、適切な製造容易性が達成される原子層蒸着(ALD)プロセスが一般的に必要である。いくつかの実施形態において、ALDプロセスは、高価な装置を必要とし、相補的な金属酸化膜半導体(CMOS)アーキテクチャー上にセルを構築するための温度限界よりも本来的に高い温度プロセスである。従って、ALDにて製造されるセルは、一般的に、製造するのに高い費用が発生し、有効な適用範囲が狭くなるだろう。更に、ALDにて製造されたセルは、(後述する)フィラメント構造に耐える高密度化学量論的酸化物を伴うことができることから、セルの状態をプログラム又は変更する際に、より高い電圧を必要とする。場合によっては、ALDにて製造されたセルは、蒸着プロセスの前に、ある種のタイプのコンタクト材料(例えば、シリコン支持)層上に形成されている自然酸化物(例えば、酸化シリコン)を伴っていてもよい。
【００３４】
技術的な処理を施されたインタフェース層の蒸着により2-ターミナルメモリーセルを製造することは、多くの理由により有益であろう。例を挙げると、(例えば、活性金属蒸着の前に)技術的な処理を施された/制御された層をコンタクト材料(例えば、金属含有シリコン支持)層の露出面に蒸着することは、一般的且つ安価な既存の半導体処理装置を使用する、制御された様式において達成することができる。加えて、蒸着プロセスは、既存の製造工程に容易に組み込むことができる。更に、蒸着プロセスは、CMOS基板に適合する比較的低温の環境(例えば、室温から摂氏約300℃又はそれ未満の範囲)において達成することができる。加えて、蒸着プロセスは、所望の厚さの範囲内の、そして、所望の属性を有する、単純な窒化シリコンを提供することができる。
【００３５】
インタフェース材料(例えば、窒化シリコン)蒸着又は形成を容易にする1つの様式は、2-ターミナルメモリーセルのインタフェース層を蒸着させるためのプロセスに関連して窒素(例えば、NH3)プラズマ及びシリコン(例えば、SiH4)プラズマを使用することである。窒素(例えば、NH3)プラズマを制御しての使用は、関連した蒸着(例えば、窒素処理)期間を長くすることができる。したがって、ある実施形態において、シリコン(例えば、SiH4)及び窒素(例えば、NH3)プラズマの導入に応じて蒸着したインタフェース層は、制御することができる。更に、シリコン(例えば、SiH4)プラズマ及び窒素含有(例えば、NH3)プラズマの使用は、CMOS基板に課されるサーマルバジェットを維持することができ、その結果、生産されるメモリーセルはCMOSアーキテクチャーに関連して機能することができる。
【００３６】
いくつかの実施形態において、CMOS製造に用いられる温度プロセスは、CMOS素子又はCMOS素子処理に曝される構造の一部と共に一般的なウェーハ上に形成される2-ターミナルメモリー素子に制約を課し得るものである。例えば、CMOS素子に用いられる高温プロセス(例えば、400℃から450℃)は、活性金属を周囲の材料に著しく拡散させることを引き起こし得る。ナノスケールプロセスにおけるかかる金属の拡散は、温度の増加と共に指数関数的に増加し得る。更に、熱拡散は、一般的に局在化せず、高温に応じての活性金属の拡散は、結果として、近くの多孔性材料をかかる金属で広範囲に汚染し得る。2-ターミナルメモリー素子の文脈において、活性金属は、活性金属に対して少なくとも部分的に透過性があるように選択されたインタフェース層のための伝導性イオンの発生源として多くの場合使用される。したがって、メモリー素子動作を害する活性金属汚染は、高温のCMOS素子処理に応じて、2-ターミナル素子のインタフェース層又は他の絶縁層の中で発生する可能性がある。この汚染は、比較的小さい物理的寸法(例えば、55nm以下及び特に28nm以下)の高技術ノードだけでなく薄膜材料に悪影響を及ぼす可能性がある。とりわけ、メモリー技術におけるスケール材料が小さいほどは、記録密度の向上、作動電圧の低下及びセル当たりの電力消費量の低下を含む多くの所望の利点がもたらされ得る。しかし、より小さいスケールでの動作の影響は、活性金属汚染といった、低製造コスト及び高素子信頼性を維持するための課題を生み出す。
【００３７】
ある開示された実施形態は、近接する活性金属に対して拡散係数が低いブロッキング層を提供することによって活性金属汚染の軽減がもたらされる。ブロッキング層は、いくつかの実施形態において活性金属とインタフェース層との間に、又は、追加の実施形態において活性金属と他の絶縁層との間に、配置することができる。ブロッキング層は、高温製造プロセスの間に活性金属イオンで飽和又は部分的に飽和させることができ、インタフェース層又は他の絶縁層への活性金属拡散を緩和させることができる。少なくとも一つの実施形態において、活性金属イオンでのブロッキング層の飽和は、ブロッキング層を、2-ターミナル素子のプログラミング又は消去に関連する、インタフェース層を通る伝導性フィラメントの形成のための伝導性イオンの発生源にさせることができる。
【００３８】
窒素含有ガスを用いたインタフェース層成長を調節する実施例
本開示の様々な態様又は特徴は、図面を参照しながら記載されており、同じ参照符号の使用は、全体にわたって同じ要素を表す。本明細書において、多数の特定の詳細事項が、本開示の詳細な知識を提供するために記載されている。しかしながら、開示におけるある種の態様が、これらの特定の詳細事項なしに実行し得るし、他の方法、コンポーネント、物質等と共に実行し得ることを理解すべきである。他の例において、周知の構造物及び素子は、対象となる開示の記載を容易にするために、ブロック図の形態で示している。
【００３９】
図1を初めに参照する。図1は、システム100を表している。システム100は、2-ターミナルメモリーセルの製造に関する抵抗性スイッチング層の成長(例えば、シリコン窒素含有プラズマ)を調節することができる。システム100は、コンピューターで実行可能コンポーネントを保存するメモリー及びメモリーに保存されるコンピューター実行可能コンポーネントを実行するプロセッサーを備えることができる(図8に例を見けることができる)。コンピューター802が、本願明細書に開示される図1又は他の図に関連して示し且つ記載されている1又は複数のシステム又はコンポーネントを実施することに関連して用いることができることを理解できるだろう。図示の通り、システム100は、メモリー製造コンポーネント102及び形成コンポーネント116を備えることができる。
【００４０】
メモリー製造コンポーネント102は、CMOS基板上への2-ターミナルメモリーセル/素子103を製造する又はその製造を容易にするように構成することができる。各種実施形態において、CMOS基板は、1又は複数のトランジスターを備える。トランジスターは、2-ターミナルメモリー素子を作動するドライバ及び処理論理回路(例えばFPGA又はCPU等)であってもよい。MOS素子は、片方又は両方の素子電極に接続してもよい。各種実施形態において、第一及び第二電極は、2-ターミナルメモリーセル103の第一ターミナル112及び第二ターミナル114に接続することができる。活性領域は、第一ターミナル112と第二ターミナル114との間に配されるように図示されている。一実施形態として、活性領域は、金属支持又はシリコン支持層(コンタクト層)104、(1又は複数の制御されたシリコン及び窒素化合物108からなる又はそれらを含むことが可能な)インタフェース層106及び活性金属層110を備えるように構成することができる。いくつかの実施形態において、2-ターミナルメモリーセル103は、抵抗性スイッチングメモリーセルであってもよい(その例は、図2に示している)。
【００４１】
図1を参照している途中であるが、ここで、図2に切り替える。図２には図示200が示されている。図示200は、例示的2-ターミナルメモリーセル103の例示的活性領域の断面を表している。更なる詳細又は内容を提供するために、本開示は、各種実施形態において2-ターミナルメモリーセル、特に抵抗性スイッチング2-ターミナルメモリーセルに関するものと理解される。本願明細書において使用されている通り、抵抗性スイッチング2-ターミナルメモリーセル(抵抗性スイッチングメモリーセル又は素子とも称されるもの)は、2つの導電性接触子の間に活性領域を有する2つの電気的接点(本明細書において、電極又はターミナルとも称される)を備える回路部品を具備する。2-ターミナルメモリー素子の活性領域の例は、図示200に示されている。この活性領域は、複数の安定又は半安定な抵抗状態を示すことができ、各抵抗状態は、種々の電気抵抗を有する。更に、複数の状態の各状態は、2つの導電性接触子に印加されるそれぞれの電圧の違いに応じて形成又は活性化し得る。
【００４２】
網羅的でないが、抵抗性スイッチング2-ターミナルメモリー素子の1つの例は、抵抗性ランダムアクセスメモリー(RRAM)セル又は素子を含んでいてもよい。本開示の実施形態は、図に示す通り、第一ターミナル112及び第二ターミナル114を備えるフィラメント系メモリーセル103を提供することができる。例えば、「プログラムされた」状態又は「オン」状態において、活性金属層110由来のイオンが形成されてインタフェース層106を浸透すると、ターミナル112、114にわたるプログラム印加電圧に応じて伝導性フィラメント202が一般的に形成し得る。以下に、更に詳述する。フィラメント系メモリーセルの1つの例は、コンタクト層(例えば、p型又はn型シリコン支持(Si)層(例：p型又はn型多結晶シリコン及びp型又はn型シリコンゲルマニウム(SiGe)等)と、金属含有層と、金属窒化物(例えば、窒化タンタル又は窒化チタン等)と、インタフェース層106(抵抗性スイッチング層(RSL)又は抵抗性スイッチング材料層(RSML)とも称する)と、インタフェース層106にフィラメント形成イオンを提供するための活性金属層と、を備える。
【００４３】
いくつかの実施形態において、コンタクト層(例えば、p型又はn型Si支持層)は、p型若しくはn型多結晶シリコン、p型若しくはn型SiGe又は金属窒化物等を有していてもよい。インタフェース層106は、例えば、無ドープアモルファスSi層、イントリンシック特性を有する半導体層、無ドープシリコン含有材料、窒化シリコン(例えば、確率的及び非確率的等)を備えていてもよい。各種実施形態において、インタフェース層106は、一般的に、無ドープ及びアモルファスである。複数の欠陥領域は、インタフェース層106の材料のアモルファス性の結果として生じる。
【００４４】
例示的な活性金属層110は、とりわけ、銀(Ag)、銅(Cu)、金(Au)、チタン(Ti)、ニッケル(Ni)、アルミニウム(Al)、クロム(Cr)、タンタル(Ta)、鉄(Fe)、マンガン(Mn)、タングステン(W)、バナジウム(V)、コバルト(Co)、プラチナ(Pt)及びパラジウム(Pd)を有することができる。他の適切な導電材料及び化合物又は前述の組み合わせ、合金(例えば、金属窒化物)は、本開示のある態様において、活性金属層110のために使用することができる。例えば、活性金属としては、AlN、TiN、Cu亜酸化物(CuOx、但し0＜x＜2)又は任意の他の適切な金属酸化物若しくは金属窒化物を挙げることができる。導電材料として銀又はアルミニウム材料(又は、銀又は窒化アルミニウム材料)を、スイッチング材料として非化学量論的アモルファス窒化シリコン、酸化シリコン等を例とすると、プラスの電圧を第一電極に印加すると、複数の銀(又は、アルミニウム)粒子(イオン)が、活性金属層110に形成され、スイッチング材料の欠陥領域に移動する。プラスの電圧の除去に応じて、複数の銀(又は、アルミニウム)粒子は、中性粒子になり、いくつかは、伝導性フィラメント202の形でスイッチング材料の欠陥領域にトラップされる。複数の銀(又は、アルミニウム)粒子(中性)は、長さを有するフィラメント構造を含むことができる。銀(又は、アルミニウム)フィラメント構造の長さは、例えば、適切な電圧を印加することによって変化させることができ、例えば、スイッチング材料の全て又は大部分の厚さを通って延在することによって、少なくともターミナル112、114間の非スイッチング材料の電気抵抗を変える。前述の例と類似する本開示の実施形態に関連する幾つかの詳細な点は、本特許出願の譲受人にライセンスを与えられている以下の米国特許出願で見つけることができる:2007年10月19日に出願の出願番号第11/875,541号及び2009年10月8日に出願の出願番号第12/575,921号。各々は、それらの全て関して、全ての目的のために本願明細書に引用したものとする。
【００４５】
1又は複数の開示された実施形態をプログラムするために、前述のとおり、適切なプログラム電圧を、メモリーセルの抵抗部分を通る伝導性フィラメントを形成するようにメモリーセル全体に印加することができる。これによって、更に、比較的高い抵抗状態から比較的低い抵抗状態にメモリーセルを切り替えることができる。イレーズ法を実施することによって(例えば、ターミナル112、114の間に伝導性フィラメントの電気的連続性を破壊することによって)上述のことを少なくとも部分的に逆転させることができ、メモリーセルが低い抵抗状態から高い抵抗状態に戻る。この状態変化は、メモリーの文脈において、バイナリビットのそれぞれの状態と関連している可能性がある。従って、複数のかかるメモリーセル103は、それぞれ0又は1のバイナリ情報を表すように、そして、バイナリ情報を保存する効力が長い時間それらの状態が保持されることによって、プログラム又は消去することができる。様々な理由のために、いくつかの実施形態において、抵抗性スイッチングメモリーセルは、一般的に素早くプログラム及び応答し、プログラム電圧に応じて容易に状態を変化させる。この速い状態のスイッチングは、他のメモリーセル技術よりも、開示している様々なメモリーセルの方が著しく有利である。
【００４６】
図示200に示しているように、適切なプログラム電圧(例えば、プラスの電圧)が2-ターミナルメモリーセル103のターミナル全体に印加されると、イオンは、活性金属層110から生じ、伝導性フィラメント202を集合的に形成するイオンに対して少なくとも部分的に透過性である、近接するインタフェース層106に移動する。伝導性フィラメント202は、インタフェース層106の全部又は一部の厚さにわたることができ、その結果、インタフェース層106にわたる導電性が促進される。プログラム電圧が印加され、伝導性フィラメント202が形成されると、メモリーセルは、低抵抗状態であるオン状態となる。適切な消去電圧(例えば、マイナスの電圧)に応じて、伝導性フィラメント202は、少なくとも部分的に変形するか活性金属層110の方へ引き込むことができ、その結果、電気導電路が遮断される。これは、オフ状態に関する高抵抗状態である。この状態は、適切なリード電圧を印加する際にセル103を通る電流を測定することによって決定することができる。リード電圧は、一般的に、伝導性フィラメント202を形成又は変形させるのに十分(又は、適切な極性)ではないため、リード電流と関連した電流値を用いてセルが高抵抗状態(例えば、オフ)又は低抵抗状態(例えば、オン)にあるか否かを決定することができる。この例では、2-ターミナルメモリーセル103は、オン状態にあり、伝導性フィラメントがインタフェース層106にわたっている。
【００４７】
種々の物理的特性を有する様々な抵抗性スイッチングメモリーセル技術が存在することを理解すべきである。例えば、本開示のある実施形態は、種々のディスクリートプログラム可能な抵抗、種々の関連したプログラム/消去電圧、他の異なる特徴を有することができる。例えば、ユニポーラの実施形態において、一旦、メモリーセルを最初にプログラムしても、メモリーセルは、後で第一のプラスの電圧(例えば、3ボルト)に応じてプログラムすることができ、第二のプラスの電圧(例えば、4と5ボルトの間)に応答じ消去することができる。他の実施形態は、バイポーラ特性を代わり示すことができ、そして、プラスの電圧に応じてプログラムすることができ、マイナスの電圧に応じて消去することができる。一実施形態がユニポーラ又はバイポーラ特性を特定していない場合又は適切なプログラム/消去電圧を示していない場合、かかる態様及び実施形態は、当業者にとって公知又は本願明細書に提供されている内容によって当業者には公知となったように、任意の適切なメモリーセル技術を組み込んで、そのメモリーセル技術に適したプログラム/消去電圧によって作動できることが意図されている。種々のメモリーセル技術を置換することが、当業者には公知である回路修正又は当業者には公知である動作信号レベルに対する変更を必要とする場合、置換されたメモリーセル技術又は信号レベルの変更を含む実施形態は、対象となる開示の範囲内であると更に理解すべきである。
【００４８】
対象となる本願の発明者達は、追加の不揮発性2-ターミナルメモリー構造物に精通している。例えば、強誘電体メモリー(RAM)は、一例である。いくつかのその他のものとして、磁気抵抗RAM、有機RAM、相変化RAM及び導電性ブリッジRAM等が挙げられる。これらの素子の多くは、多くの一般的なCMOS製造プロセスと互換性がない材料を含む。従って、高価な製造経費(例えば、改修すること、再設計すること、再テストすること等)が、これらの素子を生産することに関連して予想される。加えて、これらの素子は、比較的遅いスイッチング速度、小さいオン/オフ抵抗比(例えば、小さなセンシングマージンの誘導)又は低い温度での安定性及び他の問題を示し得る。
【００４９】
本開示の発明者達は、CMOS製造プロセスとの互換性が、新型電子回路メモリーの製造コスト低減の著しい要因であると考えている。ある提案された抵抗性スイッチングメモリーセルは、プロセス温度、メモリーセル材料、配線又は電極材料、メモリーセル材料及びドーパント材料等を含むCMOS製造の制約によって制限される。例えば、CMOS製造装置を改修する際の費用を回避するために、抵抗性スイッチングメモリーの実施形態は、多くの場合、Siウェーハに構築されるメモリー素子を伴うことができる。Siウェーハ及びメモリー素子を相互接続することは、いくつかの層の相互接続を伴うことができ、多くの場合、導電材料(例えば、アルミニウム(Al)又は銅(Cu)金属)、合金又は窒化物等を伴う。これらの金属における比較的低い軟化温度のために、メモリー素子の製造は、摂氏450℃以下は又摂氏300℃以下等(例えば、Alの相互接続技術)に制限される可能性がある。
【００５０】
上述のことを念頭に置きつつ図1を更に参照する。CMOS関連の製造に使用される温度によって、使用する可能性のある材料又は用いる製造プロセスが制限され得ると理解されている。一つの例として、原子層蒸着(ADL)は、コンタクト(例えば、金属支持又はシリコン支持)層104と活性金属層110との間に薄膜を蒸着させるために用いることができる。しかしながら、ADLプロセスは、装置が非常に高価であり、CMOS関連の製造に関するサーマルバジェットを超える高温プロセスである。従って、本願の発明者達は、インタフェース層106を形成するための低温プロセスが2-ターミナル及び/又は抵抗性スイッチングメモリーセル技術を向上させると考えている。かかる向上として、製造容易性の向上、密度又は化学量論パラメーターの向上、CMOS関連の製造装置の改修及び再設計コストの低減又は回避、及び、既存のパターニング及びエッチングプロセスとの互換性等が挙げることができる。
【００５１】
従って、メモリー製造コンポーネント102又はシステム100は、多くの利点(例えば、上記したもの)を提供するように、コンタクト(例えば、バリア金属支持又はシリコン支持)層104上に制御された材料108(例えば、非確率的窒化シリコン)を沈着させるのを容易にすることができる。特に、制御された材料108(例えば、アモルファス非確率的窒化シリコン)は、1又は複数のコンポーネント(例えば、シリコンプラズマ(例：シラン又はSiH4等由来；図3下方の120を参照)若しくは窒素プラズマ(例：NH3プラズマ由来；図3下方の312を参照)又は前述の適切な組み合わせ)を含むプラズマ118の導入によって、コンタクト(例えば金属支持又はシリコン支持)層104に蒸着される。システム100は、なかでも、プラズマ118に関するパラメーター(例えば、電力、チャンバー温度及び圧力等)をモニタリング、調節及び/又は制御することができる形成コンポーネント116を備えることができる。例えば、形成コンポーネント116は、参照数字120のシランプラズマ及び参照数字312のNH3プラズマの導入を容易にするように構成することができる(図3を参照)。プラズマ118の導入は、インタフェース層106に含まれる制御された材料(例えば、非確率的窒化シリコン)の成長108によって特徴づけられる成長(例えば、窒素処理)期間に関連して行なうことができる。
【００５２】
ここで、図3を参照する。図3は、各種実施形態によるシステム300が示されている。システム300は、シラン及びNH3プラズマを用いたインタフェース層の成長を調節することに関する追加の特徴又は態様に提供することができる。例えば、図3は、再度、製造後の例示的2-ターミナルメモリー103を図示する。しかしながら、製造の間、特に、メモリー製造コンポーネント102によって容易にされる活性領域の製造の間、コンタクト材料(例えば、金属含有又はシリコン支持)層104は、プラズマ118を導入することができる成長チャンバー302に導入することができる。
【００５３】
図1に関連して、そして、同様に以下で述べられるように、形成コンポーネント116は、シランプラズマ120、NH3プラズマ(参照数字312)又はプラズマ状態の他の適切な材料の導入を容易にすることができる。ある種の実施形態では、インタフェース層の所望の厚さは、約1ナノメートル〜約12ナノメートルとすることができる。
【００５４】
従って、それが特定の制御された材料106/108(例えば、窒化シリコン)が数ナノメートルの厚さに達することを所望する場合を考慮すると、制御された材料(例えば、窒化シリコン)108を所望の厚さに成長させるのに必要な成長及び関連した形成期間は、例えば、15秒であってもよい。形成(例えば、窒素処理)期間に関する時間は、近接するメモリーセルにわたる、ウェーハ全体の、そして、ウェーハからウェーハでさえ、一様なインタフェース層106を維持することの観点、及び、製造容易性と関連した他の改良点の観点から重要であろう。
【００５５】
更なる利点が存在する。例えば、1つの例として、インタフェース層106は、ほんの数ナノメートルの非確率的シリコン窒素化合物（例えば、Si3N4又はSiNx(例えば、Si3N(4±x)、但し0＜x＜1；Si3N(4−ｘ、但し0＜x＜1；SixNy、但しx≦y≦(x＋1)、例えば、Si3N3.5；SiNx1、但し＜x＜4/3；等)を有する。制御された材料108は、密度又は化学量論的特徴に関して更に望ましい特性を示すことができる。具体的には、制御された成長108は、一般的に、より密度が低い(確率的窒素量未満)ことから、低電圧でスイッチング動作を果すことができる抵抗性スイッチング材料である。したがって、制御成長108(例えば、シラン及びNH3プラズマに関連した成長)を、シリコン支持コンタクト上への純粋なNH3プラズマの導入による窒化シリコン成長と同じ厚さとすることができる場合であっても、制御された材料108は、より低い密度とすることができることから、使用中の特性(例えば、電力消費量の低減及び熱の低減等)が向上する。
【００５６】
図3を参照する。いくつかの実施形態において、システム300(又は、システム100)は、インタフェース層106の形成の前にコンタクト(例えば、シリコン支持)層104のクリーニングを容易にするように構成することができるクリーニングコンポーネント304を更に備えることができる。例えば、事前曝露及び/又は非管理曝露による自然酸化物は、コンタクト(例えば、シリコン支持)層104に形成し得る。これら又は任意の他の酸化物又は夾雑物は、クリーニングプロセスの間にクリーニングすることができる。その後、窒素処理期間を開始することができ、制御された材料108を新たに成長又は蒸着させることができる。
【００５７】
いくつかの実施形態において、システム300(又は、システム100)は、蒸着コンポーネント306を更に備えることができる。蒸着コンポーネント306は、活性金属層110の蒸着を容易にするように構成することができる。活性金属層110の蒸着後、第二ターミナル114を配置することができる。一旦、活性金属層110が蒸着されると、インタフェース層106は、もはやプラズマ118又は他の反応性材料に曝露されないことから、活性金属層110の蒸着は、成長期間の最後を構成することができ、更なる窒化シリコン成長が終了することで、インタフェース層106が一般的に現存している厚さで残るだろう。
【００５８】
いくつかの実施形態において、インタフェース材料は、活性金属層110とインタフェース層106との間に配置することができる。インタフェース材料は、チタン、酸化チタン、タングステン又は他のバリア材であってもよい。各種実施形態において、インタフェース材料は、活性金属層及びインタフェース層106のイオン間のバリア(例えば、トンネリング層)としての役割を果すことができる。
【００５９】
図4A-4Cは、本開示の様々な実施形態の製造技術に関する。図4Aは、例400を示している。例400は、蒸着金属/エッチングスキームに関連したインタフェース層106の形成に関する。対照的に、図4Bの例410は、エッチング/蒸着金属スキームに関連したインタフェース層106の形成に関する。後者の例(例えば、例410)において、酸化物412は、インタフェース層106を成長させることができ且つ活性金属層110を蒸着させることができる中央開口部を作るためにエッチングされている。いくつかの実施形態において、平坦化ステップは、例410に図示される構造を得るために実行することができる。図4Cにおいて、例420は、蒸着/エッチングスキームに関連したインタフェース層106の形成に関する。この例には、第一ターミナル422及び第二ターミナル424が示されており、CMOS基板426に第一ターミナル422が配置されている。上記組み込まれた特許出願にて説明しているように、第一ターミナル422は、銅又はアルミニウム材料(金属又は合金)で形成することができる。次に、酸化物層は蒸着され、開口部が形成され、そして、粘着力又はバリア層428が蒸着される。いくつかの実施形態において、バリア層428(例えば、チタン、窒化チタン、窒化タングステン、チタンタングステン等)は、第一ターミナル422の一部又はコンタクト材料層として考えることができる。一般的に、平坦化ステップの後、インタフェース層106(例えば、上記非確率的窒化シリコン材料)、活性金属層110(例えば、上記銀又はアルミニウム金属又は合金)、及びバリア材426(例えばチタン、窒化チタン、窒化タンタル、タングステン、チタンタングステン等)を蒸着することができる。これらの3つの材料層は、ピラー構造を形成するためにエッチングすることができ、酸化物412は蒸着することができる。平坦化プロセスの後、バリア426の上面は露出する。各種実施形態において、第二ターミナル424は、バリア426の上面と接触するように形成することができる。いくつかの実施形態において、第二ターミナル424は、追加のバリア材(例えば、窒化タンタル等)及び金属含有層(例えば、アルミニウム又は銅金属又は合金)を有することができる。
【００６０】
図5A-5Cは、本開示の1又は複数の追加の実施形態による、例示的メモリーセルを図示している。図5Aに、メモリーチップの製造に関連した高温プロセス(例えば、摂氏400℃超)の間に活性金属の熱拡散を緩和するように構成したメモリーセル500を表している。従って、メモリーセル500は、より大きな製造歩留まり、より低い製造コスト、そして、メモリーセル500のより大きな動作信頼性を得ることができる。メモリーセル500の実施形態を、開示している別のメモリー素子に使用してもよく、その逆でもよいことを理解すべきである。
【００６１】
メモリーセル500は、コンタクト層508を備えることができる。各種実施形態において、コンタクト層508は、導電材料を含むことができる。かかる導電材料の例として、金属含有材料又は伝導性シリコン(例えば、シリコンをドープさせた)材料を挙げることができる。少なくとも一つの実施形態において、コンタクト層508は、本願明細書に記載されているコンタクト層104と実質的に類似のものとすることができるが、この実施形態に限定されるものではない。インタフェース層506は、コンタクト層508上に提供される。インタフェース層506は、各種実施形態において抵抗性スイッチング材料を含むことができる。1つの例として、シリコン含有材料(例えば、前述の適切なパーセントで含まれているシリコン、窒化シリコン、酸化シリコン又は材料)が挙げられる。更なる例として、メモリーセル500の活性金属層502のイオンに対して少なくとも部分的に透過性の非化学量論的材料(例えば、非化学量論的シリコン含有材料、非化学量論的窒化シリコン含有材料及び非化学量論的酸化シリコン含有材料等)が挙げられる。更なる例として、アモルファス材料、アモルファス窒化シリコン材料若しくはアモルファスシリコン酸化物材料等、又は、前述のいずれかの適切なアモルファス(例えば、非化学量論的アモルファス窒化シリコン材料等)が挙げられる。
【００６２】
前述の他に、メモリーセル500は、インタフェース層506上のブロッキング層504を備えることができる。いくつかの実施形態において、ブロッキング層504は、高k誘電体材料とすることができる。各種実施形態において、ブロッキング層504は、酸化物材料とすることができ、少なくともある実施形態においては、ブロッキング層504は、窒化物材料(例えば、高k窒化物材料)とすることができる。1又は複数の例示的実施形態において、ブロッキング層504は、SiO2、Al2O3、HfO2、ZrO2、Ta2O5、TaO、TiO、WO2、WO3、HfSiO、HfAlO又は前述の適切な組み合わせからなるグループより選択される材料を含むことができる。
【００６３】
メモリーセル500は、加えて、活性金属層502を備えることができる。活性金属層502は、本願明細書に記載されている又は従来技術において知られている任意の適切な金属材料又は適切な金属間化合物を含むことができる。少なくとも一実施形態において、活性金属層502は、Al、Ti、Ag、Cu、前述の1若しくは複数の窒化物又は前述の1若しくは複数の酸化物を含むことができる。金属材料又は金属間化合物材料は、ブロッキング層504に対して低い拡散係数を有するように選択することができる。いくつかの実施形態において、活性金属層502は、Al、AlN、Ti、TiN、Cu又は非化学量論的Cu亜酸化物(例えば、CuOx、但し0＜x＜2)を含むことができ、ブロッキング層504は、HfO2又はTiOを含むことができ、インタフェース層506は、SiNを含むことができ、コンタクト材料508は、インタフェース層506を形成することができる適切な電気伝導体を含むことができる。少なくとも一実施形態において、ブロッキング層504のために選択される第一材料は、活性金属層502のイオンに対する第一拡散係数を有することができ、インタフェース層506のために選択される第二材料は、活性金属層502のイオンに対する第二拡散係数を有することができ、そして、第一拡散係数と第二拡散係数との比は、約1〜約30(1:30)とすることができる。
【００６４】
図5Bは、更なる実施形態によるサンプルメモリーセル510のブロック図を表している。メモリーセル510は、活性金属層502B、インタフェース層504B及び電気伝導コンタクト層506Bを備えることができる。インタフェース層504Bは、活性金属層502Bのイオンに対して比較的高い透過性を有するように選択される。高温ベーキング(例えば、摂氏400-450℃)に応じて、活性金属層502Bのイオンは、インタフェース層504Bの全体にわたって拡散することができる。ある態様において、電気的短絡508Bは、インタフェース層504B内に形成することができる。電気的短絡508Bは、それが存在すると、メモリーセル510の有効性を次第に低下させることができる。
【００６５】
図5Cは、追加の実施形態に従ってサンプルメモリーセル520のブロック図を図示している。メモリーセル520は、コンタクト層506C上に横たわるインタフェース層504Cと活性金属層502Cとの間に位置するブロッキング層503Cを備える。高温ベーキング(例えば、摂氏400-450℃)に応じて、活性金属層502Cのイオンは、ブロッキング層503Cの中で拡散することができる。しかしながら、イオンは、インタフェース層504Cの中で著しく拡散しない。高温ベーキングの後、イオンが拡散したブロッキング層503Cは、例えば、形成電圧又はプログラム電圧に応じて、インタフェース層504C内での伝導性フィラメントの形成のための活性金属層502Cのイオンの発生源とすることができる。
【００６６】
図6A-6Cは、更なる実施形態による、メモリーセル600のプログラム及び消去機能を表している。メモリーセル600は、活性金属層602、ブロッキング層604、インタフェース層606及びコンタクト層608(本願明細書の他で記載されている(又は、従来技術において知られる)層と実質的に類似のもの)を備えることができる。図6Aは、メモリーセル600が高温ベーキングプロセスを受けている一実施形態を図示している。活性金属層602由来の金属粒子は、ブロッキング層604の中で著しく拡散している。ブロッキング層604中の金属粒子のこの拡散によって、ブロッキング層604の絶縁材(例えば、高k誘電体、酸化物等)の固有の電気抵抗率よりもはるかに低い電気抵抗率を有するブロッキング層604になることができる。いくつかの実施形態において、ブロッキング層604は、高温ベーキングプロセス後に活性金属層602と実質的に類似の電気抵抗率を有することができる一方で、他の実施形態において、高温ベーキングの後、ブロッキング層604中の金属粒子の拡散は、ブロッキング層604の上面からブロッキング層604の下面まで電気的連続性が生じない。後者の実施形態において、形成電圧をメモリーセル600に印加することができ、その結果、ブロッキング層604の残りの部分(例えば、非拡散部分)による電場ドリフトがもたらされる。
【００６７】
1又は複数の実施形態において、金属粒子のある拡散は、インタフェース層606に発生する可能性がある。しかしながら、かかる実施形態において、インタフェース層606への拡散は、活性金属層602とコンタクト層608との間の電気抵抗率に影響を及ぼす有意な量ではない。いくつかの実施形態において、ブロッキング層604への活性金属粒子の拡散は、メモリーセル600に印加される適切な刺激(例えば、電界、電流、電圧等)に応じて、インタフェース層606内での金属粒子ドリフトの発生源としての役割をブロッキング層604が十分に果すことができる。
【００６８】
図6Bは、活性金属層602及びコンタクト層608にわたって印加されるプログラム信号後のメモリーセル600の一実施形態を表している。少なくとも一つの実施形態において、プログラム信号は、約1.5ボルト〜約3.0ボルトの範囲内の電圧とすることができる。但し、インタフェース層606を通る伝導性フィラメントの形成を誘導するのに適した他の電圧も、本開示の範囲内の他の実施形態において使用することができる。図示の通り、伝導性フィラメントは、ブロッキング層604からコンタクト層608に延びて、メモリーセル600が低い抵抗状態になる。図6Cは、メモリーセル600への消去パルスの印加後のメモリーセル600を表している。消去パルスは、一実施形態において、プログラムパルスとは反対の極性を有し、約1.5〜約3.0ボルトの範囲の大きさを有することができる。消去パルスにより、インタフェース層606内の金属イオンがブロッキング層604に戻るドリフトがもたらされ、インタフェース層606を通る伝導性フィラメントの電気的連続性が遮断される。消去パルスの後、メモリーセル600は、高抵抗状態にあり、インタフェース層606の電気抵抗に実質的に等しくなる。
【００６９】
NH3を用いたインタフェース層成長を調節するための例示的な方法
上述した線図は、いくつかのコンポーネント又はメモリーアーキテクチャー間の相互作用に関して記載している。かかる線図には、その中に特定のコンポーネント及びアーキテクチャー、いくつかの特定のコンポーネント/アーキテクチャー及び/又は追加のコンポーネント/アーキテクチャーを含めることができることを理解すべきである。サブコンポーネントは、親アーキテクチャーの中に含まれるよりは、むしろ別のサブコンポーネントに電気的に接続するように実装することもできる。加えて、1又は複数の開示された工程は、集合機能を提供する単一の工程に組み合わることができることに留意されたい。例えば、プログラムプロセスは、単一のプロセスにより半導体セルをプログラミング及び消去することを容易にするイレーズ法又はその逆の方法を含むことができる。加えて、多重セルメモリーアーキテクチャーの各々の行は、グループで消去する(例えば、多重行を同時に消去する)又は個々に消去することができることを理解すべきである。さらに、特定の行上の多重メモリーセルは、グループでプログラムする(例えば、多重メモリーセルを同時にプログラムする)又は個々にプログラムすることができることを理解すべきである。開示のアーキテクチャーのコンポーネントは、具体的には、本願明細書に記載されていないが当業者によって知られている1又は複数の他のコンポーネントと相互作用することもできる。
【００７０】
上述した例示的な線図を考慮すると、開示された主題に従って実装できる処理方法は、図7-9のフローチャートを参照することにより、よりよく理解される。説明を単純にするために、図7-9の方法は、一連のブロックとして表示且つ記載している一方で、あるブロックは、異なる順番で存在したり、本願明細書に描画及び記載されているもの由来の他のブロックと同時に存在したりしてもよいため、請求の主題は、ブロック順に限定されることはない点を理解し認識すべきである。更に、示された全てのブロックが、本願明細書に記載されている方法を実施するのに必要ではないだろう。加えて、本明細書全体にわたって開示される方法は、かかる手順を電子装置に移動及び転送することを容易にするために製品に記憶させることができることを更に理解すべきである。使用した製品という用語は、任意のコンピューター可読装置、キャリアと連動する装置又は記録媒体からアクセス可能なコンピュータープログラムを含むことを意図とする。
【００７１】
図7は、例示的な方法700を図示している。方法700は、第一ターミナルより上にシラン及びNH3プラズマを用いたインタフェース層の成長を調節することを提供することができる。例えば、参照数字702において、2-ターミナルメモリー素子と関する、第一ターミナルを備える基板(上記のように、任意に、コンタクト(例えば、金属又はシリコン支持)層を任意に備える）を、成長チャンバーに収容することができる。いくつかの実施形態において、コンタクト(例えば、シリコン支持、シリコンをドープさせたポリシリコン)層は、CMOS基板上に存在させることができ、比較的高温(例えば、摂氏300-450℃超)で生じる成長プロセスの場合は、CMOS基板の素子に損害を与え得る又はそれを破壊し得る。いくつかの実施形態において、他のタイプのコンタクト材料(例えば、バリア材)を用いることができる、又は、コンタクト層を用いることができない。
【００７２】
参照数字704において、シリコン(例えば、SiH4、シラン等)及び窒素(例えば、NH3)を含むプラズマを成長チャンバーに導入することができる。いくつかの実施形態において、実質的に、成長チャンバーの全環境は、導入されるNH3プラズマからなることができる。
【００７３】
参照数字706において、一実施形態では、抵抗性スイッチングの成長は、コンタクト(例えば、シリコン支持)層によって促進させることができる。抵抗性スイッチング材料は、2-ターミナルメモリーセルのインタフェース層を構成することができ、インタフェース層は、コンタクト(例えば、シリコン支持)層又はバリア材層と活性金属層との間にある。各種実施形態において、抵抗性スイッチング材料は、以下の材料の２以上の組み合わせを含むことができる:非確率的窒化シリコン(例えば、亜窒化シリコン、例えばSiNx、但し1＜x＜1.333)等)。前記の通り、いくつかの実施形態において、抵抗性スイッチング材料は、事実上、アモルファスであってもよく、活性金属層からの金属材料がそこにトラップされ、伝導性フィラメントを形成する複数の欠陥を有する。
【００７４】
ここで、図8を参照する。図8は、例示的な方法800を表している。方法800は、窒素(例えばNH3)プラズマを用いた2-ターミナルメモリーセルのインタフェース層の成長の調節に関連した追加の特徴又は態様を提供することができる。例えば、参照数字802において、コンタクト(例えば、シリコン支持)層(使用する場合)は、図7の参照符号706に関連して生じ得る抵抗性スイッチング素材の成長の促進前に、クリーニングすることができる。コンタクト(例えば、シリコン支持)層をクリーニングすることは、他の酸化物、夾雑物又はクリーニングの前にコンタクト(例えば、金属又はシリコン支持)層に存在する他の望ましくない要素を除去することを含むことができる。
【００７５】
参照符号804において、活性金属層は、インタフェース層を通じて蒸着することができる。インタフェース層上に活性金属層を蒸着することによって、成長(例えば、インタフェース層を含む窒化シリコンの蒸着と関連した窒素処理プロセス)は、終了する。その結果、いくつかの実施形態において、活性金属層の蒸着によって、抵抗性スイッチング材料を目的の厚さに達成させることができる。これは、参照符号806及び808に関連して更に詳述されている。上記した通り、いくつかの実施形態において、インタフェース材料は、ステップ804での活性金属材料の蒸着前に蒸着させることができる。インタフェース材料の蒸着は、CMOS製造技術に関する制限の範囲内でもある。
【００７６】
例えば、参照数字806において、インタフェース層及び/又はインタフェース層を含む酸化物に関する目的の厚さのデータを受信することができる。参照符号808において、参照符号804に関して記載されている活性金属層の蒸着は、目的の厚さのデータによって記載されている厚さへの酸化物の成長に応じて開始することができる。
【００７７】
図9は、本開示の更なる実施形態による、サンプル方法900のフローチャートを表している。902において、方法900には、集積回路(IC)チップの基板又は絶縁層で形成されたコンタクト材料上にわたるインタフェース層を形成することを含むことができる。各種実施形態において、インタフェース層は、活性金属のイオンに対して透過性となるように選択することができる。一実施形態において、インタフェース層は、適切なシリコン含有層とすることができる。代替の又は追加の実施形態において、インタフェース層は、窒化シリコン材料とすることができる。904において、方法900には、インタフェース層と比較して活性金属のイオンに対する透過性が低くなるように構成された、インタフェース層上にわたるブロッキング層を形成することを含むことができる。いくつかの実施形態において、ブロッキング層は、良好な温度の安定性を有する高k誘電体材料、酸化物材料又は窒化物材料を有することができる。いくつかの実施形態において、ブロッキング層は、SiO2、Al2O3、HfO2、ZrO2、Ta2O5、TaO、TiO、WO2、WO3、HfSiO、HfAlO又は前述の適切な組み合わせからなる群より選択することができる。少なくとも一つの実施形態において、ブロッキング層の透過性は、インタフェース層の約1/30の透過性とすることができる。906において、方法900には、活性金属のイオンの発生源である、ブロッキング層上の活性金属の層を形成することを含むことができる。各種実施形態において、活性金属は、銀(Ag)、銅(Cu)、金(Au)、チタン(Ti)、ニッケル(Ni)、アルミニウム(Al)、クロム(Cr)、タンタル(Ta)、鉄(Fe)、マンガン(Mn)、タングステン(W)、バナジウム(V)、コバルト(Co)、プラチナ(Pt)及びパラジウム(Pd)を含むことができる。他の適切な導電材料及び化合物又は前述の組み合わせ、合金(例えば、金属窒化物)は、本開示のある態様において、活性金属のために選択することができる。1又は複数の他の実施形態において、活性金属材料は、窒素又は酸素とAl、Ti、Ag又はCuの適切な化合物を含むことができる。例えば、少なくとも一つの実施形態において、活性金属は、AlN、TiN、Cu亜酸化物(CuOx、但し0＜x＜2)を含むことができる。少なくとも一つの実施形態において、インタフェース層は、SiNを含むことができ、ブロッキング層は、酸化ハフニウム、酸化ジルコニウム及び酸化チタンを含むことができ、活性金属層は、AlN、TiN又はCu亜酸化物を含むことができる。908において、方法900は、ICチップのCMOS素子の形成と関連した＞摂氏400℃の高温ベーキングプロセスを実施することを含むことができる。
【００７８】
実施例の操作環境開示された主題の様々な態様に関する内容を提供するために、図10並びに11及び以下の説明は、開示された主題の様々な態様を実装又は処理することができる適切な環境に関する簡潔で一般的な記述を提供することを目的とする。主題については、半導体アーキテクチャー並びにかかるアーキテクチャーを製造及び操作するための処理手順の一般的な内容にて上述した一方で、当業者は、対象となる開示を他のアーキテクチャー又は処理手順と組み合わせて実装することもできることを認識するであろう。更に、当業者には明らかなように、開示された処理は、処理システム又はコンピュータープロセッサーを単独又はホストコンピューターと共に実行することができ、これには、単一プロセッサー又はマルチプロセッサーコンピューターシステム、ミニコンピューティングデバイス、メインフレームコンピューターだけでなく、パーソナルコンピューター、携帯コンピューティング装置(例えば、PDA、電話機、腕時計)及びマイクロプロセッサー型又はプログラム可能な家庭用又は産業用電子機器等を含むことができる。示された態様は、通信網を通じてリンクした遠隔処理デバイスによってタスクが実行される分散計算処理環境において実施してもよい。しかしながら、対象となる全ての態様とまではいかないが請求項にかかる新機軸のいくつかの態様、そうでなければ全ての態様は、スタンドアローン電子デバイス(例えばメモリーカード、フラッシュメモリーモジュール又はリムーバブルメモリー等)において実行することができる。分散計算処理環境において、プログラムモジュールは、ローカル及び遠隔メモリー記憶モジュール又はデバイスに設置することができる。
【００７９】
図10は、本開示の態様による、RRAMアレイ1002の例示的な動作及び制御環境1000のブロック図を示している。本開示の少なくとも一つの態様において、RRAMアレイ1002は、様々なRRAMメモリーセル技術を含むことができる。特に、本願明細書に記載されているように、RRAMアレイは、RRAMアレイのスニークパス電流を緩和又は回避するように構成又は作動させることができる。
【００８０】
列コントローラー1006は、RRAMアレイ1002に隣接するように形成することができる。さらに、列コントローラー1006は、RRAMアレイ1002のビットラインに電気的に接続することができる。列コントローラー1006は、それぞれのビットラインを制御することができ、これによって、適切なプログラム、消去又はリード電圧を、選択されたビットラインに印加することができる。
【００８１】
加えて、動作及び制御環境1000は、行コントローラー1004を含むことができる。行コントローラー1004は、列コントローラー1006に隣接するように形成され、且つ、RRAMアレイ1002のワードラインと電気的に接続することができる。行コントローラー1004は、適切な選択電圧と共にメモリーセルの特定の行を選択することができる。更に、行コントローラー1004は、選択されたワードラインに適切な電圧を印加することによって、プログラム、消去又はリード操作を容易にすることができる。
【００８２】
クロックソース1008は、各クロックパルスを提供して行コントロール1004及び列コントロール1006のリード、ライト、プラグラム操作を容易にすることができる。クロックソース1008は、動作及び制御環境1000が受け取った外部又は内部コマンドに応じて、ワードライン又はビットラインの選択を更に容易にすることができる。入力/出力バッファー1012は、I/Oバッファー又は他のI/O通信インタフェースを経由してコンピューター又は他の処理デバイス等の外部ホスト装置(描画していない)に接続することができる。入力/出力バッファー1012は、ライトデータを受信するように、消去命令を受信するように、リードアウトデータを出力するように、アドレスデータ及びコマンドデータを受信するように、そして、各命令に関するアドレスデータを受信するように構成することができる。アドレスデータは、アドレスレジスター1010によって行コントローラー1004及び列コントローラー1006から転送することができる。加えて、入力データは、信号入力ラインを介してRRAMアレイ1002に伝送され、出力データは、信号出力ラインを介してRRAMアレイ1002から受信する。入力データは、ホスト装置から受信することができ、出力データは、I/Oバッファーを経てホスト装置に送ることができる。
【００８３】
ホスト装置から受信されたコマンドは、コマンドインタフェース1014に提供することができる。コマンドインタフェース1014は、ホスト装置からの外部制御信号を受信するように構成することができ、入力/出力バッファー1012へのデータ入力がライトデータ、コマンド又はアドレスであるか否かを決定することができる。入力コマンドは、ステートマシン1016に転送することができる。
【００８４】
ステートマシン1016は、RRAMアレイ1002のプログラミング及び再プログラミングを管理するように構成することができる。ステートマシン1016は、入力/出力インタフェース1012及びコマンドインタフェース1014を介してホスト装置からのコマンドを受信し、RRAMアレイ1002と関連するリード、ライト、消去、データ入力、データ出力及び類似の機能を管理する。いくつかの態様において、ステートマシン1016は、様々なコマンドの受取又は実行に関する肯定応答及び否定応答を送受信することができる。
【００８５】
リード、ライト、入力、出力等の機能を実装するために、ステートマシン1016は、クロックソース1008を制御することができる。クロックソース1008の制御は、行コントローラー1304及び列コントローラー1006が特定の機能を実施することを容易にするように構成された出力パルスを引き起こすことができる。例えば、出力パルスは、例えば、選択されたビットラインに列コントローラー1006によって、又は、例えば、ワードラインに行コントローラー1004によって転送することができる。
【００８６】
図11に関して、以下に記載するシステム及び処理は、単一の集積回路(IC)チップ、複数のIC、特定用途向け集積回路(ASIC)などの、ハードウェア内に埋め込まれ得る。更に、各処理内でいくつか又はすべての処理ブロックが現れる順序は、限定的なものと考えるべきでない。むしろ、すべてはここに明示的に図示されていないかも知れない、いくつかの処理ブロックが、さまざまな順序で実行され得ることを理解すべきである。
【００８７】
図11を参照すると、特許請求の主題のさまざまな特徴を実行するために適切な環境1100は、コンピューター1102を含む。コンピューター1102は、処理ユニット1104、システムメモリー1106、コーデック1135、及びシステムバス1108を含む。システムバス1108は、システムメモリー1106を含むがこれに限定されないシステムコンポーネントを、処理ユニット1104に結合する。処理ユニット1104は、種々の利用可能なプロセッサーのいずれかであり得る。デュアルマイクロプロセッサー及び他の多重プロセッサーアーキテクチャも、処理ユニット1104として用いられ得る。
【００８８】
システムバス1108は、業界標準アーキテクチャー（ISA）、マイクロチャネルアーキテクチャー（MSA）、拡張ISA（EISA）、インテリジェントドライブエレクトロニクス（IDE）、VESAローカルバス（VLB）、ペリフェラルコンポーネントインターコネクト（PCI）、カードバス、ユニバーサルシリアルバス（USB）、アドバンストグラフィックスポート（AGP）、パーソナルコンピュータメモリーカードインターナショナルアソシエーションバス（PCMCIA）、ファイアワイヤー（IEEE 1394）、及び、小規模コンピュータシステムインタフェース（SCSI）を含むが、これらに限られない、利用可能な多様なバスアーキテクチャーを使用する、メモリバスもしくはメモリーコントローラ、周辺バスもしくは外部バス、及び/又は、ローカルバスを含むさまざまな種類のバス構造のいずれかであり得る。
【００８９】
システムメモリー1106は、揮発性メモリー1110及び不揮発性メモリー1112を含む。起動時などにコンピューター1102内の構成要素間で情報を伝達するためのベーシックルーチンを含む、基本入出力システム（BIOS）は、不揮発性メモリー1112に格納される。加えて、本革新に従うと、コーデック1135は、エンコーダ又はデコーダの少なくとも一方を含んでよく、ここで、エンコーダ又はデコーダの少なくとも一方は、ハードウェア、ソフトウェア、又はハードウェアとソフトウェアの組み合わせで構成されてよい。コーデック1135は別個のコンポーネントと図示されているが、コーデック1135は、不揮発性メモリー1112に包含されてもよい。限定ではなく例示として、不揮発性メモリー1112は、読み取り専用メモリー（ROM）、プログラマブルROM（PROM）、電気的プログラマブルROM（EPROM）、電気的消去可能プログラマブルROM（EEPROM）、又はフラッシュメモリーを含み得る。揮発性メモリー1110は、外部キャッシュメモリーとして作動するランダムアクセスメモリー（RAM）を含む。本態様によれば、揮発性メモリーは、書込み動作再試行ロジック(図11に不図示)等を保存することができる。例示として、RAMは、スタティックRAM（SRAM）、ダイナミックRAM（DRAM）、シンクロナスDRAM（SDRAM）、倍データレートSDRAM（DDR SDRAM）及びエンハンストSDRAM（ESDRAM）の、多くの形態で利用可能である。
【００９０】
コンピューター1102は、取り外し可能／取り外し不能な揮発性／不揮発性のコンピューターストレージ媒体も含んでよい。図11は、たとえば、ディスクストレージ1114を示す。ディスクストレージ1114は、磁気ディスクドライブ、ソリッドステートディスク（SSD）、フロッピーディスクドライブ、テープドライブ、Jazドライブ、Zipドライブ、LS−100ドライブ、フラッシュメモリーカード、又はメモリースティックのなどの装置を含むが、これらに限られない。加えて、ディスクストレージ1114は、ストレージ媒体を、別個に、又は、コンパクトディスクROM装置（CD−ROM）、CD記録可能ドライブ（CD−Rドライブ）、CD書き換え可能ドライブ（CD−RWドライブ）、又は、デジタルバーサタイルディスクROMドライブ（DVD−ROM）などの他の光学ディスクドライブとの組み合わせで含み得るが、これらに限られることのない、他のストレージ媒体と組み合わせて含み得る。ディスクストレージ素子1114のシステムバス1108への接続を容易にするために、インタフェース1116などの取り外し可能又は取り外し不能のインタフェースが一般的に用いられる。ストレージ素子1114がユーザーに関する情報を格納し得ることを理解すべきである。そのような情報は、サーバーに、もしくは、ユーザーの装置で作動するアプリケーションに、格納又は提供されるかも知れない。1つの実施形態において、ユーザーは、ディスクストレージ1114に格納され、及び/又は、サーバー又はアプリケーションに送られる情報の種類を、（たとえば、出力装置1136経由で）知らされ得る。ユーザーは、収集され、及び/又は、サーバーもしくはアプリケーションと共有される情報を有することを、オプトイン又はオプトアウトする機会を、（たとえば、入力装置1128からの入力経由で）提供され得る。
【００９１】
図11は、ユーザーと、適切な動作環境1100中の記載された基本的コンピューター資源との間で、媒介として作動するソフトウェアを説明していることを理解すべきである。このようなソフトウェアは、オペレーティングシステム1118を含む。オペレーティングシステム1118は、ディスクストレージ1114に格納し得、コンピューターシステム1102の資源を制御し割り当てるよう作動する。アプリケーション1120は、プログラムモジュール1124、及び、システムメモリー1106又はディスクストレージ1114に格納された、ブート／シャットダウントランザクションテーブルなどの、プログラムデータ1126を通じて、オペレーティングシステム1118による資源の管理を利用する。特許請求する主題は、種々のオペレーティングシステム又はオペレーティングシステムの組み合わせで実施され得ることを理解すべきである。
【００９２】
ユーザーは、入力装置1128を通じて、命令又は情報をコンピューター1102に入力する。入力装置1128は、マウス、トラックボール、スタイラス、タッチパッド、キーボード、マイクロフォン、ジョイスティック、ゲームパッド、サテライトディッシュ、スキャナ、TVチューナカード、デジタルカメラ、デジタルビデオカメラ、ウェブカメラなどの、ポインティングデバイスを含むが、これに限られない。これらの及び他の入力装置は、インタフェースポート1130経由でシステムバス1108を通じて、処理ユニット1104に接続する。インタフェースポート1130は、たとえば、シリアルポート、パラレルポート、ゲームポート、及びユニバーサルシリアルバス（USB）を含む。出力装置1136は、入力装置1128と同じ種類のポートのいくつかを使用する。よって、たとえば、USBポートが、コンピューター1102に入力を提供するために、及び、コンピューター1102から出力装置1136に情報を出力するために、使用されてよい。他の出力装置1136のほかに、モニタ、スピーカー、及びプリンターなどの、特別なアダプターを必要とするいくつかの出力装置1136があることを示すために、出力アダプター1134が設けられる。出力アダプター1134は、限定ではなく例示のために、出力装置1136とシステムバス1108との接続の手段を提供する、ビデオ及びサウンドカードを含むことができる。リモートコンピューター1138などの、他の装置及び/又は装置のシステムが、入力能力及び出力能力の双方を提供することに留意すべきである。
【００９３】
コンピューター1102は、リモートコンピューター1138などの、1つ以上のリモートコンピューターへの論理結合を使用するネットワーク環境において作動し得る。リモートコンピューター1138は、パーソナルコンピューター、サーバー、ルーター、ネットワークPC、ワークステーション、マイクロプロセッサー系機器、ピア装置、スマートフォン、タブレット、又は他のネットワークノードであり得、一般に、コンピューター1102に関して説明した要素の多くを含む。簡潔さのために、メモリーストレージ装置1140のみが、リモートコンピューター1138と共に図示されている。リモートコンピューター1138は、ネットワークインタフェース1142を通じてコンピューター1102に論理結合され、次いで、通信接続1144経由で接続される。ネットワークインタフェース1142は、ローカルエリアネットワーク（LAN）及びワイドエリアネットワーク（WAN）ならびにセルラーネットワークなどの、有線及び/又は無線の通信ネットワークを包含する。LAN技術は、光ファイバ分散データインタフェース（FDDI）、より線分散データインタフェース（CDDI）、イーサネット、トークンリングなどを含む。WAN技術は、ポイントツウポイントリンク、総合デジタル通信網（ISDN）及びその変形物などのサーキットスイッチングネットワーク、パケット交換ネットワーク、ならびに、デジタル加入者線（ADSL）を含むが、これらに限られない。
【００９４】
通信接続1144は、ネットワークインタフェース1142をシステムバス1108に接続するために用いられるハードウェア／ソフトウェアを指す。通信接続1144は、明瞭化のために、コンピューター1102の内側に示されているが、コンピューター1102の外部にも存在し得る。ネットワークインタフェース1142への接続に必要なハードウェア／ソフトウェアは、例示のみの目的で、通常の電話等級モデム、ケーブルモデム及びDSLモデムを含むモデム、ISDNアダプター、有線及び無線のイーサネットカード、ハブ、ならびに、ルーターなどの内部技術及び外部技術を含む。
【００９５】
示された開示の態様は、通信網を通じてリンクした遠隔処理デバイスによってある種のタスクが実行される分散計算処理環境において実施してもよい。分散計算処理環境において、プログラムモジュール又は記憶情報又は命令等は、ローカル又は遠隔記憶装置に位置することができる。
【００９６】
更に、本願明細書に記載されている様々なコンポーネントは、対象となる新機軸の実施形態を実施するために、適切な値のコンポーネント及び回路素子を含むことができる電気回路を備えることができることを理解すべきである。更に、様々なコンポーネントの多くが1又は複数のICチップ上に実装することができることは、理解し得ることである。例えば、一実施形態において、コンポーネントのセットを単一のICチップに実装することができる。他の実施態様において、一又は複数の各コンポーネントは、別々のICチップ上に製作又は実装される。
【００９７】
ここで使用する、「コンポーネント」、「システム」、「アーキテクチャー」などの用語は、ハードウェア、ハードウェアとソフトウェアの組み合わせ、ソフトウェア（たとえば、実行時）、又はファームウェアのいずれかの、コンピューター又はエレクトロニクス関連物を指すことが意図されている。たとえば、コンポーネントは、1つ以上のトランジスター、メモリーセル、トランジスター又はメモリーセルの配置、ゲートアレイ、プログラマブルゲートアレイ、特定用途向け集積回路、コントローラー、プロセッサー、プロセッサー上で作動するプロセス、オブジェクト、実行可能ファイル、プログラム、もしくは、半導体メモリーにアクセスする又は干渉するアプリケーション、コンピューターなど、又は、これらの適切な組み合わせであり得る。コンポーネントは、消去可能なプログラミング（たとえば、消去可能メモリーに少なくとも部分的に格納されたプロセス命令）、又は、ハードプログラミング（たとえば、製造時に消去不能メモリーに焼かれたプロセス命令）を含み得る。
【００９８】
例示のために、メモリーから実行されるプロセス及びプロセッサーは、共にコンポーネントであり得る。他の例として、アーキテクチャーは、電子ハードウェア（たとえば、パラレルトランジスター又はシリアルトランジスター）の配置、プロセス命令及びプロセッサーを含み得、プロセッサーは、プロセス命令を電子ハードウェアの配置に適する態様で実行する。加えて、アーキテクチャーは、単一のコンポーネント（たとえば、トランジスター、ゲートアレイ等）、又は、コンポーネントの配置（たとえば、トランジスターのシリアル又はパラレル配置、プログラム回路に接続されたゲートアレイ、電力リード線、電気的接地、入力信号線、及び出力信号線など）を含み得る。システムは、1つ以上のコンポーネントに加えて、1つ以上のアーキテクチャーを含み得る。1つのシステムの例は、交差した入力／出力線及びパスゲートトランジスターのほか、電源、信号生成器、通信バス、コントローラー、I／Oインタフェース、アドレスレジスターなどを含むスイッチングブロックアーキテクチャーを含み得る。定義においてはいくらかの重複が予期され、アーキテクチャー又はシステムは、スタンドアローンのコンポーネント、又は、他のアーキテクチャー、システムなどのコンポーネントであり得る、ことを理解すべきである。
【００９９】
上記に加えて、開示の主題は、開示の主題を実施する電子装置を制御するための、ハードウェア、ファームウェア、ソフトウェア、もしくは、それらの適切な組み合わせを生産するための、一般的な製造技術、プログラミング技術又はエンジニアリング技術を使用した、方法、装置又は製品として実施され得る。ここで使用する「装置」及び「製品」の用語は、電子装置、半導体装置、コンピューター、コンピューター読み取り可能なあらゆる装置からアクセス可能なコンピュータープログラム、担体、又は媒体、を包含することが意図されている。コンピューター読み取り可能な媒体は、ハードウェア媒体又はソフトウェア媒体を含み得る。加えて、媒体は、非一時的媒体又は輸送媒体を含み得る。1つの例において、非一時的媒体は、コンピューター読み取り可能なハードウェア媒体を含み得る。コンピューター読み取り可能なハードウェア媒体の具体的な例は、磁気ストレージ装置（たとえば、ハードディスク、フロッピーディスク、磁気ストリップなど）、光学ディスク（たとえば、コンパクトディスク（CD）、デジタルバーサタイルディスク（DVD）など）、スマートカード、及び、フラッシュメモリー装置（たとえば、カード、スティック、キードライブなど）を含み得るが、これらに限定されない。コンピューター読み取り可能な輸送媒体は、搬送波などを含み得る。もちろん、当業者は、開示の主題の範囲及び精神から逸脱することなく、この構成に多くの変更が加えられ得ることを認識するであろう。
【０１００】
上記で説明したことは、本革新の例を含む。本革新を説明するために、コンポーネント又は技法の考えられるあらゆる組み合わせを記載することは、当然、不可能であるが、当業者は、本革新の他のさらなる組み合わせ及び並べ替えが、可能であることを認識し得る。従って、開示の主題は、本明細書の精神及び範囲に入る修正、変更、及び変化をすべて包含すると意図されている。更に、「含む（includes）」、「含んでいる（including）」、「有する（has）」又は「有している（having）」の用語及びそれらの変化形が、発明の詳細な説明又は特許請求の範囲のいずれかで使用されている範囲内で、それらの用語は、「含む（comprising）」という用語が特許請求の範囲の転換語として用いられるときに解釈されるように、「含む（comprising）」と同様に包括的であることが意図されている。
【０１０１】
更に、「例示の（exemplary）」の用語は、本明細書では、例（example）、例（instance）又は例（illustration）として役立つという意味で、使用されている。本明細書において「例示の（exemplary）」として記載されたあらゆる特徴又は設計は、他の特徴又は設計よりも好ましい又は有利であると、必ずしも解釈すべきでない。むしろ、「例示の（exemplary）」の用語の使用は、概念を具体的な形態で提示することが意図されている。本出願で使用する「又は」の用語は、排他的「又は」ではなく包括的「又は」の意味であると意図されている。つまり、他に規定されず、又は、文脈から明瞭ない限り、「XがA又はBを用いる」は、あらゆる自然な包括的配置を意味する意図である。すなわち、「XがAを用いる」、「XがBを用いる」、又は「XがAとBの両方を用いる」場合、これらのいずれの例においても、「XがA又はBを用いる」は満たされる。加えて、本出願明細書及び添付の特許請求の範囲で使用する冠詞「a」及び「an」は、単数形を示すことが他に規定されず、又は、文脈から明瞭ない限り、一般に、「1つ以上」を意味すると解釈すべきである。
【０１０２】
加えて、発明の詳細な説明のいくつかの部分は、アルゴリズム又は電子メモリー内のデータビットの処理操作の観点で表されている。これらの処理の説明又は記載は、自分の仕事の実体を同等に熟練した他の人に効果的に伝達することを知っている当技術分野の人によって用いられる機構である。処理とは、ここでは、一般に、所望の結果に至る首尾一貫した一連の行為であると考えられる。その行為とは、物理量の物理的操作を必要とする行為である。必ずではないが、一般に、これらの量は、格納、移転、結合、比較、及び／又は他の態様で操作され得る、電気的及び/又は磁気的信号の形態を取る。
【０１０３】
主に普通の使用という理由で、これらの信号を、ビット、値、要素、符号、文字、用語、数などと呼ぶことが便利であることが判っている。しかし、これらの又は類似の用語のすべては、適切な物理量に関連しており、それらの量に付される便利な標識に過ぎないことを、覚えておくべきである。他に具体的に述べず、前述の説明から明らかでない限り、開示の主題全体を通じて、処理する、計算する、複製する、模倣する、決定する、又は伝達するなどの用語を用いた説明は、電子装置の回路、レジスター又はメモリー内の物理（電気的又は電子的）量として表されるデータ又は信号を操作又は変形して、機械又はコンピューターシステムの、メモリーもしくはレジスター又は他のそのような情報格納装置、伝達装置及び／又は表示装置内の物理量として同様に表される他のデータ又は信号とする、処理システム及び／又は類似の消費者の又は産業上の電子装置もしくは機械の、動作及び処理を述べていることを理解すべきである。
【０１０４】
上述のコンポーネント、アーキテクチャー、回路、プロセスなどによってなされる種々の機能に関して、それらのコンポーネントを説明するために使用される用語（「手段」への言及を含む）は、他に示されない限り、実施形態の例示の特徴に示した機能を行う開示の構造と構造的には等価でなくても、記載のコンポーネントの規定の機能を行うあらゆるコンポーネントに相当する（たとえば、機能的同等性）と意図されている。加えて、特定の特徴が、いくつかの実施態様の中の1つのみに関して開示されてきたかも知れないが、そのような特徴は、所望のとおりに、また、あらゆる所与の又は特定の用途に有利になるように、他の実施態様の1つ以上の他の特徴と組み合わされてよい。実施形態は、システムのみならず、種々の処理の動作及び／又はイベントを行うためのコンピューター実行可能な命令を含む、コンピューター読み取り可能な媒体を含むことも、認識すべきである。
【図１】
2017143245.tif 000003
【図２】
2017143245.tif 000004
【図３】
2017143245.tif 000005
【図４Ａ】
2017143245.tif 000006
【図４Ｂ】
2017143245.tif 000007
【図４Ｃ】
2017143245.tif 000008
【図５Ａ】
2017143245.tif 000009
【図５Ｂ−５Ｃ】
2017143245.tif 000010
【図６】
2017143245.tif 000011
【図７】
2017143245.tif 000012
【図８】
2017143245.tif 000013
【図９】
2017143245.tif 000014
【図１０】
2017143245.tif 000015
【図１１】
2017143245.tif 000016
【外国語明細書】
2017143245000001.pdf