(57)【要約】【課題】画質劣化を抑制することができる固体撮像装置および固体撮像装置の製造方法を提供する。【解決手段】本発明の一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、半導体層とコンタクト層と非金属の導電性部材とを備える。半導体層は、画素部が設けられる画素領域の周囲に、表裏を貫通する貫通電極が設けられる。コンタクト層は、半導体層の一方の面側に設けられ、貫通電極と対向する位置にコンタクトプラグが設けられる。導電性部材は、貫通電極とコンタクトプラグとの間に設けられる。【選択図】図１
2017055054.tif 000002
【特許請求の範囲】
【請求項１】
画素部が設けられる画素領域の周囲に、表裏を貫通する貫通電極が設けられる半導体層と、
前記半導体層の一方の面側に設けられ、前記貫通電極と対向する位置にコンタクトプラグが設けられるコンタクト層と、
前記貫通電極と前記コンタクトプラグとの間に設けられる非金属の導電性部材と
を備えることを特徴とする固体撮像装置。
【請求項２】
前記半導体層の他方の面側に設けられ、前記貫通電極に接続される導電性のパッド
をさらに備え、
前記貫通電極は、
前記パッドの端部に接続される
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記半導体層の他方の面側に設けられ、前記貫通電極に接続される導電性のパッド
をさらに備え、
前記貫通電極は、
複数設けられて前記パッドの中央領域を囲む枠状の領域にそれぞれが接続される
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記画素領域における前記半導体層の一方の面側に画素トランジスタのゲート
をさらに備え、
前記導電性部材は、
前記画素トランジスタのゲートと同じ部材であり、当該ゲートと同じ高さ位置に設けられる
ことを特徴とする請求項１〜３のいずれか一つに記載の固体撮像装置。
【請求項５】
前記導電性部材は、
ポリシリコンを含む
ことを特徴とする請求項１〜４のいずれか一つに記載の固体撮像装置。
【請求項６】
半導体層の画素部が設けられる画素領域の周囲の上面に、非金属の導電性部材を形成する工程と、
前記半導体層の上面に、前記導電性部材に接するコンタクトプラグが設けられるコンタクト層を形成する工程と、
前記半導体層における前記導電性部材と対向する位置に、前記半導体層の表裏を貫通する貫通孔を形成する工程と、
前記貫通孔内に貫通電極を形成する工程と
を含むことを特徴とする固体撮像装置の製造方法。
【請求項７】
前記導電性部材を形成する工程は、
前記画素領域における前記半導体層の一方の面側に画素トランジスタのゲートを形成する工程と同時に行われる
ことを特徴とする請求項６に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置および固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
従来の固体撮像装置は、入射光を信号電荷へ光電変換する複数の光電変換素子が２次元に配列された撮像画素部と、この撮像画素部から信号電荷を読み出して信号処理する周辺回路部とを備える。この撮像画素部および周辺回路部は、同一の半導体基板上に設けられる場合がある。
【０００３】
また、かかる固体撮像装置の周辺回路部は、半導体基板上に設けられたパッドと、パッドが設けられた半導体基板の面とは逆側の面に設けられたコンタクト層とを備える。さらに、固体撮像装置の周辺回路部は、半導体基板にパッドとコンタクト層に埋め込まれたコンタクトプラグとを接続する貫通電極（ＴＳＶ：Through  Silicon  Via）を備える。
【０００４】
近年、固体撮像装置は、パッドと貫通電極との電気抵抗を下げるため、貫通電極の材料として金属が用いられる傾向にある。
【０００５】
このため、コンタクト層にコンタクトプラグ用の貫通孔をエッチングによって形成する製造工程において、貫通電極が削られて金属が撮像画素部へ飛散し、かかる金属に起因して固体撮像装置の画質が劣化することがある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１４７２３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一つの実施形態は、画質劣化を抑制することができる固体撮像装置および固体撮像装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、半導体層とコンタクト層と非金属の導電性部材とを備える。半導体層は、画素部が設けられる画素領域の周囲に、表裏を貫通する貫通電極が設けられる。コンタクト層は、半導体層の一方の面側に設けられ、貫通電極と対向する位置にコンタクトプラグが設けられる。導電性部材は、貫通電極とコンタクトプラグとの間に設けられる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施形態に係る固体撮像装置の周辺回路部および撮像画素部の模式的な断面を示す説明図である。
【図２】図２は、実施形態に係る固体撮像装置の周辺回路部におけるパッド部分の模式的な平面を示す説明図である。
【図３】図３は、実施形態に係る固体撮像装置の周辺回路部および撮像画素部の製造工程の断面視による説明図である。
【図４】図４は、実施形態に係る固体撮像装置の周辺回路部および撮像画素部の製造工程の断面視による説明図である。
【図５】図５は、実施形態に係る固体撮像装置の周辺回路部および撮像画素部の製造工程の断面視による説明図である。
【図６】図６は、実施形態に係る固体撮像装置の周辺回路部および撮像画素部の製造工程の断面視による説明図である。
【図７】図７は、実施形態に係る固体撮像装置の周辺回路部および撮像画素部の製造工程の断面視による説明図である。
【図８】図８は、実施形態に係る固体撮像装置の製造工程の断面視による説明図である。
【図９】図９は、実施形態に係る固体撮像装置の周辺回路部および撮像画素部の製造工程の断面視による説明図である。
【図１０】図１０、実施形態に係る固体撮像装置の周辺回路部および撮像画素部の製造工程の断面視による説明図である。
【図１１】図１１は、他の実施形態に係る固体撮像装置の周辺回路部の模式的な断面を示す説明図である。
【図１２】図１２は、他の実施形態に係る固体撮像装置の周辺回路部におけるパッド部分の模式的な平面を示す説明図である。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照して、実施形態に係る固体撮像装置および固体撮像装置の製造方法について詳細に説明する。なお、この実施形態により本発明が限定されるものではない。ここでは、固体撮像装置が備えるイメージセンサが、入射光を光電変換する光電変換素子の入射光が入射する面とは逆の面側に多層配線層が形成される所謂裏面照射型ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサである場合について説明する。
【００１１】
なお、本実施形態に係るイメージセンサは、裏面照射型ＣＭＯＳイメージセンサに限定するものではなく、表面照射型ＣＭＯＳイメージセンサや、ＣＣＤ（Charge  Coupled  Device）イメージセンサ等といった任意のイメージセンサであってもよい。
【００１２】
図１は、実施形態に係る固体撮像装置１の周辺回路部１０および撮像画素部１１の模式的な断面を示す説明図である。
【００１３】
図１に示すように、固体撮像装置１は、半導体層２５と、半導体層２５の下面に順次積層された固定電荷膜となるＨｆＯ２（酸化ハフニウム）膜２４、反射防止膜となるＳｉＮ（窒化シリコン）膜２３、および絶縁膜となるＳｉＨ４膜２２とを備える。また、固体撮像装置１は、半導体層２５の上面に順次積層された絶縁膜となるＳｉＨ４膜６０、コンタクト層６１、多層配線層７０、および支持基板８８を備える。
【００１４】
撮像画素部１１側の半導体層２５は、内部上面にフォトダイオードである光電変換素子４１およびフローティングディフュージョン４２が設けられる。また、かかる半導体層２５は、光電変換素子４１とフローティングディフュージョン４２との間の上面に、ゲート酸化膜４３を介して転送ゲート５０ｂが設けられる。
【００１５】
撮像画素部１１では、光電変換素子４１、フローティングディフュージョン４２、ゲート酸化膜４３、および転送ゲート５０ｂによって転送トランジスタ４が構成される。また、撮像画素部１１では、図示しないリセットトランジスタおよび増幅トランジスタが設けられる。この例では、転送トランジスタ４とリセットトランジスタと増幅トランジスタとを含んで、１つの単位セルが構成される。撮像画素部１１では、かかる構成の複数の単位セルがマトリックス状に配置される。
【００１６】
本実施形態では、転送ゲート５０ｂを含むリセットトランジスタおよび増幅トランジスタのゲートは、例えば、ポリシリコンによって形成される。転送ゲート５０ｂを含むこれらのゲートは、ＳｉＨ４膜６０を介してコンタクト層６１に覆われている。
【００１７】
また、撮像画素部１１側の半導体層２５は、内部上面に各トランジスタの素子を分離するＳＴＩ(Shallow  Trench  Isolation)４０ａが設けられる。
【００１８】
また、撮像画素部１１側の半導体層２５は、光電変換素子４１およびフローティングディフュージョン４２などの素子が形成される面とは逆側の面側の、かかる素子と対向する位置に、カラーフィルタ４４およびマイクロレンズ４５が積層して設けられる。
【００１９】
一方、周辺回路部１０側の半導体層２５は、内部に上面から下面まで貫通する貫通電極（ＴＳＶ：Through  Silicon  Via）３ａ，３ｂが設けられる。また、貫通電極３ａ，３ｂは、半導体層２５の下面に設けられるＨｆＯ２膜２４の上面からＳｉＨ４膜２２の下面まで貫通する。かかる貫通電極３ａ，３ｂは、金属部材３０と、金属部材３０の周面を覆うバリアメタル膜３１と、バリアメタル膜３１の周面を覆う絶縁膜３２とを備える。
【００２０】
金属部材３０は、例えば、Ｗ（タングステン）、Ｔｉ（チタン）、Ｔａ（タンタル）、Ａｌ（アルミニウム）、Ｃｕ（銅）、およびＨｆ（ハフニウム）のうちのいずれか１つか、もしくはこれらを少なくとも２つ以上組み合わせた材料によって形成される。
【００２１】
バリアメタル膜３１は、例えば、Ｔｉ（チタン）によって形成される。絶縁膜３２は、例えば、ＳｉＮ（窒化シリコン）によって形成される。
【００２２】
また、周辺回路部１０側の半導体層２５は、内部上面に貫通電極３ａと貫通電極３ｂとを分離するＳＴＩ４０ｂが設けられる。かかるＳＴＩ４０ｂは、撮像画素部１１側の半導体層２５の内部上面に設けられるＳＴＩ４０ａの形成と同時に形成される。
【００２３】
また、周辺回路部１０側の半導体層２５は、ＳＴＩ４０ｂが形成される面とは逆側の面側に、貫通電極３ａ，３ｂの下端にバリアメタル膜８２を介して接続する導電性のパッド８が設けられる。かかるパッド８は、例えば、アルミニウムなどの金属もしくはその合金によって形成される。
【００２４】
ここで、図２を参照して、貫通電極３ａ，３ｂのパッド８の表面における接続位置について説明する。図２は、実施形態に係る固体撮像装置１の周辺回路部１０におけるパッド８部分の模式的な平面を示す説明図である。なお、図２に示すＡ−Ａ’線による断面は、図１に示す周辺回路部１０側の半導体層２５の断面となる。
【００２５】
図２に示すように、パッド８は、半導体層２５の面に対して垂直な方向から視ると、その平面が四角形状となっている。上述した貫通電極３ａ，３ｂは、四角形状のパッド８の一辺側に寄せて接続されている。具体的には、貫通電極３ａ，３ｂは、四角形状のパッド８の撮像画素部１１側の一辺と対向する辺側に寄せて接続されている。
【００２６】
また、貫通電極３ａ，３ｂは、半導体層２５の面に対して垂直な方向から視ると、貫通電極３ａと貫通電極３ｂとが繋がっている。つまり、本実施形態では、枠状に形成された貫通電極３ａ，３ｂが四角形状のパッド８の撮像画素部１１側の一辺と対向する辺側に寄せて接続されている。
【００２７】
図１の説明に戻り、周辺回路部１０側の半導体層２５は、下面に絶縁膜となるＴＥＯＳ膜８４およびＳｉＮ膜８５が設けられる。これらＴＥＯＳ膜８４およびＳｉＮ膜８５は、パッド８を覆う位置に開口部９を有する。具体的には、開口部９は、貫通電極３ａ，３ｂが位置しない側のパッド８面に対向するＴＥＯＳ膜８４およびＳｉＮ膜８５に形成される。かかる開口部９は、パッド８に他の半導体チップを接続するために形成される。
【００２８】
また、周辺回路部１０側の半導体層２５は、貫通電極３ａ，３ｂが位置する上面に、非金属の導電性部材５０ａが設けられる（図２参照）。導電性部材５０ａは、ＳｉＨ４膜６０を介してコンタクト層６１に覆われる。
【００２９】
本実施形態では、導電性部材５０ａは、例えば、ポリシリコンによって形成される。かかる導電性部材５０ａは、撮像画素部１１側の半導体層２５の上面に設けられる転送ゲート５０ｂを含むゲートの形成と同時に形成される。
【００３０】
また、導電性部材５０ａは、上面がコンタクト層６１に埋め込まれたコンタクトプラグ５の下端に接しており、下面が貫通電極３ａ，３ｂの上端に接している。かかる導電性部材５０ａは、半導体層２５の上面から下面まで貫通する貫通電極３ａ，３ｂ用の貫通孔をエッチングにより形成する際に、エッチングがコンタクト層６１に埋め込まれたコンタクトプラグ５まで到達しないようにするエッチングストッパー層としての役割を果たす。
【００３１】
また、コンタクト層６１の上面には、第１配線７１と第２配線７２とを含む多層配線７が埋め込まれた多層配線層７０が設けられる。さらに、多層配線層７０の上面には、支持基板８８が貼合される。コンタクト層６１に埋め込まれたコンタクトプラグ５の上端は、多層配線層７０に埋め込まれた第１配線７１の下面に接続される。
【００３２】
コンタクトプラグ５は、例えば、タングステン、タングステンとアルミニウムとの合金、および銅のいずれかによって形成される。第１配線７１は、例えば、タングステンによって形成される。第２配線７２は、例えば、銅によって形成される。
【００３３】
上述した実施形態に係る固体撮像装置１は、コンタクト層６１と半導体層２５との間に、上面がコンタクトプラグ５の下端に接し、下面が貫通電極３ａ，３ｂの上端に接する非金属の導電性部材５０ａを備える。
【００３４】
これにより、半導体層２５の上面から下面まで貫通する貫通電極３ａ，３ｂ用の貫通孔をエッチングにより形成する際に、エッチングが導電性部材５０ａ内で止まり、コンタクト層６１に埋め込まれたコンタクトプラグ５まで到達しない。
【００３５】
したがって、固体撮像装置１は、半導体層２５の上面から下面まで貫通する貫通電極３ａ，３ｂ用の貫通孔をエッチングによって形成する製造工程において、コンタクトプラグ５が削られて金属が撮像画素部１１へ飛散することがないので、画質劣化を抑制することができる。
【００３６】
また、固体撮像装置１は、枠状に形成された貫通電極３ａ，３ｂが四角形状のパッド８の撮像画素部１１側の一辺と対向する辺側に寄せて接続されている。
【００３７】
これにより、パッド８面と重なる半導体層２５内にも回路を形成することができ、固体撮像装置１のコンパクト化を図ることができる。
【００３８】
次に、上述した撮像画素部１１および周辺回路部１０の形成方法を含む固体撮像装置１の製造方法について、図３〜図９を参照して説明する。なお、固体撮像装置１における撮像画素部１１および周辺回路部１０以外の部分の製造方法は、一般的なＣＭＯＳイメージセンサと同様である。このため、以下では、固体撮像装置１における撮像画素部１１および周辺回路部１０を示す部分の製造工程を選択的に示している。
【００３９】
先ず、図３（ａ）に示すように、半導体層２５が上面に積層されたＳｉウェハなどの半導体基板２０を準備する。なお、半導体層２５は、半導体基板２０上に、例えば、ボロンなどのＰ型の低濃度の不純物がドープされたＳｉ層をエピタキシャル成長させることにより形成される。
【００４０】
次に、図３（ｂ）に示すように、撮像画素部１１側の半導体層２５に、通常のＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）の作製工程を行って、素子分離用のＳＴＩ４０ａを形成する。また、ＳＴＩ４０ａの形成と同時に周辺回路部１０側の半導体層２５の内部上面の貫通電極３ａと貫通電極３ｂの形成領域（図１参照）にＳＴＩ４０ｂを形成する。
【００４１】
続いて、図３（ｃ）に示すように、撮像画素部１１側の半導体層２５におけるＳＴＩ４０ａとＳＴＩ４０ａとの間の上面にゲート酸化膜４３を形成した後、半導体層２５の上面に、ポリシリコン膜５０を形成する。
【００４２】
そして、図３（ｄ）に示すように、半導体層２５の上面に、例えば、レジスト９１を塗布して、フォトリソグラフィーによって導電性部材５０ａの形成位置となる部分（図１参照）および転送ゲート５０ｂの形成位置となる部分（図１参照）のレジスト９１を残す。
【００４３】
かかるレジスト９１をマスクとして使用して、例えば、ＲＩＥ（Reactive  Ion  Etching）を行い、レジスト９１に覆われていない部分のポリシリコン膜５０を除去する。
【００４４】
これにより、図４（ａ）に示すように、周辺回路部１０側の半導体層２５における貫通電極３ａ，３ｂの形成領域に位置する上面に非金属の導電性部材５０ａを形成する。また同時に、撮像画素部１１側の半導体層２５におけるＳＴＩ４０ａとＳＴＩ４０ａとの間の上面にゲート酸化膜４３を介して転送ゲート５０ｂを形成する。
【００４５】
そして、使用したレジスト９１を除去した後、転送ゲート５０ｂをマスクにしたセルフアラインで、周辺回路部１０側の半導体層２５の上面に、光電変換素子４１およびフローティングディフュージョン４２を形成する。つまり、撮像画素部１１側の半導体層２５に転送トランジスタ４が形成される。
【００４６】
次に、図４（ｂ）に示すように、半導体層２５の上面に、導電性部材５０ａおよび転送ゲート５０ｂを覆う絶縁膜となるＳｉＨ４膜６０を形成する。そして、図４（ｃ）に示すように、ＳｉＨ４膜６０の上面に絶縁層であるコンタクト層６１を形成する。
【００４７】
続いて、図４（ｄ）に示すように、コンタクト層６１の上面に、例えば、レジスト９２を塗布して、フォトリソグラフィーによってコンタクトプラグ５の形成位置となる部分（図１参照）のレジスト９２を除去し、それ以外のレジスト９２を残す。
【００４８】
かかるレジスト９２をマスクとして使用して、例えば、ＲＩＥを行い、レジスト９２に覆われていない部分のコンタクト層６１の上面からの導電性部材５０ａの上面まで除去して貫通孔８１ａ，８１ｂ，８１ｃを形成する。
【００４９】
続いて、図５（ａ）に示すように、貫通孔８１ａ，８１ｂ，８１ｃ内へ、例えば、ＣＶＤ（Chemical  Vapor  Deposition）を用いて、タングステンなどのコンタクトプラグ５を形成する。そして、図５（ｂ）に示すように、マスクとして使用したレジスト９２を除去し、コンタクトプラグ５の上面とコンタクト層６１の上面とを面一にする。
【００５０】
次に、図５（ｃ）に示すように、コンタクト層６１の上面に第１配線７１と第２配線７２とを含む多層配線７を備えた多層配線層７０を形成する。多層配線層７０を形成する工程は、一般的な半導体装置の製造工程と同様であるため、ここでは、その説明を省略する。
【００５１】
その後、図６（ａ）に示すように、多層配線層７０の上面に支持基板８８を直接貼着する。続いて、図６（ａ）に示す構造体の天地を反転させた後、半導体基板２０の裏面（ここでは、上面側）を研削および研磨し、半導体基板２０を除去する。
【００５２】
そして、図６（ｂ）に示すように、半導体基板２０を除去した後、半導体層２５の上面に、例えば、ＣＶＤを用いて、固定電荷膜となるＨｆＯ２膜２４、反射防止膜となるＳｉＮ膜２３、および絶縁膜となるＳｉＨ４膜２２を順次積層する。続いて、ＳｉＨ４膜２２の上面に、例えば、レジスト９０を塗布して、フォトリソグラフィーによって貫通電極３ａ，３ｂの形成位置となる部分（図１参照）のレジスト９０を除去し、それ以外のレジスト９０を残す。
【００５３】
かかるレジスト９０をマスクとして使用して、例えば、ＲＩＥを行い、レジスト９０に覆われていない部分のＳｉＨ４膜２２の上面からＳＴＩ４０ｂを介して導電性部材５０ａの上面まで除去して貫通孔８０ａ，８０ｂを形成する。具体的には、貫通孔８０ａ，８０ｂは、貫通孔８０ａと貫通孔８０ｂとが繋がる枠状に形成される。
【００５４】
ここで、一般的には、周辺回路部１０側のコンタクト層６１におけるコンタクトプラグ５が位置する上面に導電性部材５０ａが形成されていない。そのため、半導体層２５の上面から下面まで貫通する貫通電極３ａ，３ｂ用の貫通孔８０ａ，８０ｂをエッチングにより形成する際に、エッチングがコンタクト層６１に埋め込まれたコンタクトプラグ５まで到達してしまうことがある。
【００５５】
一方、本実施形態では、周辺回路部１０側のコンタクト層６１におけるコンタクトプラグ５が位置する上面に導電性部材５０ａが形成される。そのため、半導体層２５の上面から下面まで貫通する貫通電極３ａ，３ｂ用の貫通孔８０ａ，８０ｂをエッチングにより形成する際に、エッチングが導電性部材５０ａ内で止まり、コンタクト層６１に埋め込まれたコンタクトプラグ５まで到達しない。
【００５６】
続いて、図７（ａ）に示すように、貫通孔８０ａ，８０ｂの内周面に、例えば、ＣＶＤを用いて、ＳｉＮなどの絶縁膜３２を形成する。次に、例えば、ＣＶＤを用いて、絶縁膜３２が形成された貫通孔８０ａ，８０ｂの内周面に、チタンなどのバリアメタル膜３１を形成する。
【００５７】
その後、バリアメタル膜３１および絶縁膜３２によって内周面が被覆された貫通孔８０ａ，８０ｂ内へ、例えば、ＣＶＤを用いて、タングステンなどの金属部材３０を形成する。これにより、半導体層２５の上面から半導体基板２０の上面まで貫通する貫通電極３ａ，３ｂが形成される。つまり、周辺回路部１０側の半導体層２５に、貫通電極３ａ，３ｂが形成される。
【００５８】
そして、図７（ｂ）に示すように、マスクとして使用したレジスト９０を除去し、貫通電極３ａ，３ｂの上面と半導体層２５の上面とを面一にする。
【００５９】
次に、図８（ａ）に示すように、ＳｉＨ４膜２２の上面に、チタンなどのバリアメタル膜８２およびアルミニウムなどのパッド形成用の導電性膜８３を順次形成する。そして、導電性膜８３の上面に、例えばレジスト９３を塗布して、フォトリソグラフィーによってパッド８の形成位置となる部分（図１参照）以外のレジスト９３を除去する。
【００６０】
かかるレジスト９３をマスクとして使用して、例えば、ＲＩＥを行い、レジスト９３に覆われていない部分の導電性膜８３を除去し、図８（ｂ）に示すように、バリアメタル膜８２を介して貫通電極３ａ，３ｂの上端と接続する四角形状のパッド８を形成する。具体的には、パッド８は、撮像画素部１１側の一辺が撮像画素部１１へ延伸するように形成される。これにより、枠状に形成された貫通電極３ａ，３ｂを四角形状のパッド８の撮像画素部１１側の一辺と対向する辺側に寄せて接続する。
【００６１】
続いて、図９（ａ）に示すように、ＳｉＨ４膜２２の上面に、パッド８を覆うように絶縁膜となるＴＥＯＳ膜８４およびＳｉＮ膜８５を順次形成する。そして、ＳｉＮ膜８５の上面に、例えばレジスト９４を塗布して、フォトリソグラフィーによって撮像画素部１１の形成位置となる部分（図１参照）のレジスト９４を除去する。
【００６２】
かかるレジスト９４をマスクとして使用して、例えば、ＲＩＥを行い、レジスト９４に覆われていない部分のＴＥＯＳ膜８４およびＳｉＮ膜８５を除去し、図９（ｂ）に示すように、周辺回路部１０側の半導体層２５を覆うＴＥＯＳ膜８４およびＳｉＮ膜８５を形成する。つまり、ＴＥＯＳ膜８４およびＳｉＮ膜８５は、パッド８を覆っている。
【００６３】
そして、図１０（ａ）に示すように、ＳｉＮ膜８５に上面に、例えば、レジスト９５を塗布して、フォトリソグラフィーによって開口部９の形成位置となる部分（図１参照）のレジスト９５を除去する。
【００６４】
かかるレジスト９５をマスクとして使用して、例えば、ＲＩＥを行い、レジスト９５に覆われていない部分のＴＥＯＳ膜８４およびＳｉＮ膜８５を除去する。そして、図１０（ｂ）に示すように、貫通電極３ａ，３ｂが位置しない側のパッド８面に対向するＴＥＯＳ膜８４およびＳｉＮ膜８５に開口部９を形成する。これにより、開口部９を介してパッド８に他の半導体チップを接続することができる。
【００６５】
その後、撮像画素部１１側の半導体層２５における転送トランジスタ４と対向する位置に、カラーフィルタ４４およびマイクロレンズ４５を順次形成することによって、図１に示す固体撮像装置１が製造される。
【００６６】
上述した工程を経て製造された固体撮像装置１は、コンタクト層６１と半導体層２５との間に、上面がコンタクトプラグ５の下端に接し、下面が貫通電極３ａ，３ｂの上端に接する非金属の導電性部材５０ａを備える。
【００６７】
これにより、半導体層２５の上面から下面まで貫通する貫通電極３ａ，３ｂ用の貫通孔８０ａ，８０ｂをエッチングにより形成する際に、エッチングが導電性部材５０ａ内で止まり、コンタクト層６１に埋め込まれたコンタクトプラグ５まで到達しない。
【００６８】
したがって、固体撮像装置１は、半導体層２５の上面から下面まで貫通する貫通電極３ａ，３ｂ用の貫通孔８０ａ，８０ｂをエッチングによって形成する製造工程において、コンタクトプラグ５が削られて金属が撮像画素部１１へ飛散することがないので、画質劣化を抑制することができる。
【００６９】
また、上述した工程を経て製造された固体撮像装置１は、導電性部材５０ａを撮像画素部１１側の半導体層２５の上面に設けられる転送ゲート５０ｂを含むゲートの形成と同時に形成することができる。そのため、製造工程が煩雑になることがない。
【００７０】
また、上述した固体撮像装置１の製造方法では、多層配線層７０の上面に支持基板８８を貼着して反転させた後、半導体層２５の上面から下面まで貫通する貫通電極３ａ，３ｂ用の貫通孔８０ａ，８０ｂを形成しているが、これに限定するものではない。
【００７１】
実施形態に係る固体撮像装置１の他の製造方法としては、半導体層２５の上面から下面まで貫通する貫通電極３ａ，３ｂ用の貫通孔８０ａ，８０ｂの形成を、撮像画素部１１側の半導体層２５に、光電変換素子４１などを形成する前に行ってもよい。
【００７２】
かかる形態では、半導体層２５の上面から下面まで貫通する貫通電極３ａ，３ｂを形成した後、半導体２５層の上面にコンタクト層６１を形成し、コンタクト層６１の上面から導電性部材５０ａの上面まで除去して貫通孔８１ａ，８１ｂ，８１ｃを形成する。
【００７３】
これにより、コンタクト層６１の上面から下面まで貫通するコンタクトプラグ５用の貫通孔８１ａ，８１ｂ，８１ｃをエッチングにより形成する際に、エッチングが導電性部材５０ａ内で止まり、半導体層２５に埋め込まれた貫通電極３ａ，３ｂまで到達しない。
【００７４】
つまり、かかる導電性部材５０ａは、コンタクト層６１の上面から下面まで貫通するコンタクトプラグ５用の貫通孔をエッチングにより形成する際に、エッチングが半導体層２５に埋め込まれた貫通電極３ａ，３ｂまで到達しないようにするエッチングストッパー層としての役割を果たす。
【００７５】
したがって、固体撮像装置１は、コンタクト層６１にコンタクトプラグ５用の貫通孔８１ａ，８１ｂ，８１ｃをエッチングによって形成する製造工程において、貫通電極３ａ，３ｂが削られて金属が撮像画素部１１へ飛散することがないので、画質劣化を抑制することができる。
【００７６】
次に、他の実施形態に係る固体撮像装置１ａについて図１１を参照しながら説明する。図１１は、他の実施形態に係る固体撮像装置１ａの周辺回路部１０ａの模式的な断面を示す説明図である。なお、図１１に示す構成要素のうち、図１に示す構成要素と同一の構成要素については、図１に示す構成要素と同一の符号を付すことにより、その詳細な説明を省略する。
【００７７】
図１１に示すように、固体撮像装置１ａは、パッド８ａの中央領域を囲む枠状の領域に複数の貫通電極３ａ，３ｂを備える。具体的に、図１２を参照して、貫通電極３ａ，３ｂのパッド８ａの表面における接続位置について説明する。図１２は、他の実施形態に係る固体撮像装置１ａの周辺回路部１０ａにおけるパッド８ａ部分の模式的な平面を示す説明図である。なお、図１２に示すＡ−Ａ’線による断面は、図１１に示す周辺回路部１０ａの半導体層２５の断面となる。
【００７８】
図１２に示すように、パッド８ａは、半導体層２５の面に対して垂直な方向から視ると、その平面が四角形状となっている。貫通電極３ａ，３ｂは、四角形状のパッド８ａの周縁の全周に沿って枠状に接続されている。つまり、かかる形態では、四角形状のパッド８ａの周縁の全周に沿って枠状に形成された貫通電極３ａと、かかる貫通電極３ａに沿って枠状に形成された貫通電極３ｂがパッド８ａ面に接続している。
【００７９】
また、かかる形態では、開口部９ａは、貫通電極３ｂが囲む中央領域のパッド８ａ面に対向するＴＥＯＳ膜８４およびＳｉＮ膜８５に形成される（図１１参照）。
【００８０】
上述した他の実施形態に係る固体撮像装置１ａは、四角形状のパッド８ａの周縁の全周に沿って枠状に形成された貫通電極３ａと、かかる貫通電極３ａに沿って枠状に形成された貫通電極３ｂとを備える。
【００８１】
このように、貫通電極３ａ，３ｂをパッド８ａの周縁の全周に沿わせることで、パッド８ａ全体の電気抵抗を均一にすることができる。
【００８２】
また、かかる固体撮像装置１ａにおいても、コンタクト層６１と半導体層２５との間に、上面がコンタクトプラグ５の下端に接し、下面が貫通電極３ａ，３ｂの上端に接する導電性部材５０ａを備える。なお、かかる導電性部材５０ａは、貫通電極３ａ，３ｂの形状と同じように枠状に形成される（図１２参照）。
【００８３】
これにより、半導体層２５の上面から下面まで貫通する貫通電極３ａ，３ｂ用の貫通孔をエッチングにより形成する際に、エッチングが導電性部材５０ａ内で止まり、コンタクト層６１に埋め込まれたコンタクトプラグ５まで到達しない。
【００８４】
したがって、固体撮像装置１は、半導体層２５の上面から下面まで貫通する貫通電極３ａ，３ｂ用の貫通孔をエッチングによって形成する製造工程において、コンタクトプラグ５が削られて金属が撮像画素部１１へ飛散することがないので、画質劣化を抑制することができる。
【００８５】
なお、上述の実施形態に係る固体撮像装置１，１ａは、パッド８，８ａの形状が四角形状であるが、かかる形状に限られず、楕円形、三角形もしくは五角形以上の多角形であってもよい。これらの形状であっても、貫通電極３ａ，３ｂは、パッドの端部やパッドの中央領域を囲む枠状の領域に接続される。
【００８６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８７】
１，１ａ  固体撮像装置、  ３ａ，３ｂ  貫通電極、  ４  転送トランジスタ、  ５  コンタクトプラグ、  ７  多層配線、  ８，８ａ  パッド、  ９，９ａ  開口部、  １０，１０ａ  周辺回路部、  １１  撮像画素部、  ２０  半導体基板、  ２２  ＳｉＨ４膜、  ２３  ＳｉＮ膜、  ２４  ＨｆＯ２膜、  ２５  半導体層、  ３０  金属部材、  ３１  バリアメタル膜、  ３２  絶縁膜、  ４０ａ，４０ｂ  ＳＴＩ、  ４１  光電変換素子、  ４２  フローティングディフュージョン、  ４３  ゲート酸化膜、  ４４  カラーフィルタ、  ４５  マイクロレンズ、  ５０  ポリシリコン膜、  ５０ａ  導電性部材、  ５０ｂ  転送ゲート、  ６０  ＳｉＨ４膜、  ６１  コンタクト層、７０  多層配線層、  ７１  第１配線、  ７２  第２配線、  ８０ａ，８０ｂ  貫通孔、  ８１ａ，８１ｂ，８１ｃ  貫通孔、  ８２  バリアメタル膜、  ８３  導電性膜、  ８４  ＴＥＯＳ膜、  ８５  ＳｉＮ膜、  ８８  支持基板、  ９０，９１，９２，９３，９４，９５  レジスト
【図１】
2017055054.tif 000003
【図２】
2017055054.tif 000004
【図３】
2017055054.tif 000005
【図４】
2017055054.tif 000006
【図５】
2017055054.tif 000007
【図６】
2017055054.tif 000008
【図７】
2017055054.tif 000009
【図８】
2017055054.tif 000010
【図９】
2017055054.tif 000011
【図１０】
2017055054.tif 000012
【図１１】
2017055054.tif 000013
【図１２】
2017055054.tif 000014