(57)【要約】【課題】電気特性のばらつきを低減することが可能な薄膜トランジスタ及び薄膜トランジスタの製造方法を提供する。【解決手段】第１絶縁膜上に酸化物半導体層を形成し、前記酸化物半導体層上に、モリブデン又はモリブデン合金からなる第１導電層を形成し、前記第１導電層の上に第２導電層を形成し、前記第２導電層上にレジストマスクを形成し、前記レジストマスクを利用して、前記第２導電層をドライエッチングすることにより第１導電部及び第２導電部を形成する薄膜トランジスタの製造方法。【選択図】      図４
2017143108.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁膜上に酸化物半導体層を形成し、
前記酸化物半導体層上に、モリブデン又はモリブデン合金からなる第１導電層を形成し、
前記第１導電層の上に第２導電層を形成し、
前記第２導電層上にレジストマスクを形成し、
前記レジストマスクを利用して、前記第２導電層をドライエッチングすることにより第１導電部及び第２導電部を形成する薄膜トランジスタの製造方法。
【請求項２】
前記第１導電部及び前記第２導電部をマスクとして、前記第１導電層をウエットエッチングし、前記第１導電部に重なり前記第１導電部と共に第１電極を形成する第３導電部と、前記第２導電部に重なり前記第２導電部と共に第２電極を形成する第４導電部とを形成する請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）の少なくとも１つを含む酸化物により前記酸化物半導体層を形成する請求項１又は２に記載の薄膜トランジスタの製造方法。
【請求項４】
モリブデンタングステン（ＭｏＷ）を用いて前記第１導電層を形成する請求項１乃至３の何れか１項に記載の薄膜トランジスタの製造方法。
【請求項５】
前記第２導電層を形成する際、
前記第１導電層の上にチタン（Ｔｉ）を用いて第１層を形成し、
前記第１層の上にアルミニウム（Ａｌ）又はアルミニウム合金を用いて第２層を形成し、
前記第２層の上にチタン（Ｔｉ）を用いて第３層を形成し、
前記第１層、前記第２層及び前記第３層の積層体で形成する請求項１乃至４の何れか１項に記載の薄膜トランジスタの製造方法。
【請求項６】
第１絶縁膜上に配置された酸化物半導体層と、
前記第１絶縁膜及び前記酸化物半導体層の上方に配置された第１導電部及び第２導電部と、
前記第１導電部と前記酸化物半導体層の間に位置し、前記第１導電部と前記酸化物半導体層に接し、前記第１導電部と共に第１電極を形成する第３導電部と、
前記第２導電部と前記酸化物半導体層の間に位置し、前記第２導電部と前記酸化物半導体層に接し、前記第２導電部と共に第２電極を形成する第４導電部と、を備え、
前記第１電極と前記第２電極は、間隔を置いて位置し、
前記第３導電部及び前記第４導電部は、モリブデン又はモリブデン合金によって形成される薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、薄膜トランジスタ及び薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
例えば液晶ディスプレイ等の表示装置や各種制御回路等に適用される薄膜トランジスタとして、半導体層に酸化物半導体を用いた薄膜トランジスタが開発されている。
【０００３】
上記のような薄膜トランジスタは、絶縁基板の上方に設けられた、酸化物半導体層、ソース電極、ドレイン電極等を備えている。ソース電極及びドレイン電極を形成する際のエッチングによって、酸化物半導体層がダメージを受け、閾値電圧のシフトの増加、ＴＦＴ特性の劣化を招くことがある。そこで、特許文献１には、ソース電極及びドレイン電極のエッチングの際、ソース電極とドレイン電極との間に導電層を薄く残し、その導電層を半導体又は絶縁体に化学変化させる技術が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１８６８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、電気特性のばらつきを低減することが可能な薄膜トランジスタ及び薄膜トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、第１絶縁膜上に酸化物半導体層を形成し、前記酸化物半導体層上に、モリブデン又はモリブデン合金からなる第１導電層を形成し、前記第１導電層の上に第２導電層を形成し、前記第２導電層上にレジストマスクを形成し、前記レジストマスクを利用して、前記第２導電層をドライエッチングすることにより第１導電部及び第２導電部を形成する薄膜トランジスタの製造方法が提供される。
【０００７】
本実施形態によれば、第１絶縁膜上に配置された酸化物半導体層と、前記第１絶縁膜及び前記酸化物半導体層の上方に配置された第１導電部及び第２導電部と、前記第１導電部と前記酸化物半導体層の間に位置し、前記第１導電部と前記酸化物半導体層に接し、前記第１導電部と共に第１電極を形成する第３導電部と、前記第２導電部と前記酸化物半導体層の間に位置し、前記第２導電部と前記酸化物半導体層に接し、前記第２導電部と共に第２電極を形成する第４導電部と、を備え、前記第１電極と前記第２電極は、間隔を置いて位置し、前記第３導電部及び前記第４導電部は、モリブデン又はモリブデン合金によって形成される薄膜トランジスタが提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態に係る薄膜トランジスタの構成を示す断面図である。
【図２】図２は、上記実施形態に係る薄膜トランジスタの製造方法を説明するための断面図である。
【図３】図３は、図２に続く上記薄膜トランジスタの製造方法を説明するための断面図である。
【図４】図４は、図３に続く上記薄膜トランジスタの製造方法を説明するための断面図である。
【図５】図５は、図４に続く上記薄膜トランジスタの製造方法を説明するための断面図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【００１０】
図１は、本実施形態に係る薄膜トランジスタ１の構成を示す断面図である。本実施形態においては、第３方向Ｚの正の向きを上又は上方と定義し、第３方向Ｚの負の向きを下又は下方と定義する。また、「第１部材の上方の第２部材」及び「第１部材の下方の第２部材」とした場合、第２部材は、第１部材に接していてもよく、又は第１部材から離れて位置していてもよい。後者の場合、第１部材と第２部材との間に、第３の部材が介在していてもよい。一方、「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は第１部材に接している。
【００１１】
絶縁基板１０は、例えば、ガラス等の絶縁性を有する材料で形成されている。薄膜トランジスタ１は、絶縁基板１０の上方に形成されている。図示した例では、薄膜トランジスタ１は、ゲート電極ＧＷ、酸化物半導体層ＳＣ、第１電極ＥＬ１及び第２電極ＥＬ２等を備えている。本実施形態の薄膜トランジスタ１は、ボトムゲート型の薄膜トランジスタである。
【００１２】
ゲート電極ＧＷは、絶縁基板１０の上方に形成されている。本実施形態において、ゲート電極ＧＷは、絶縁基板１０の上に形成されている。ゲート電極ＧＷは、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）の何れか、又はこれらのうち少なくとも１つを含む合金等の金属材料により形成されている。なお、本実施形態と異なり、絶縁基板１０とゲート電極ＧＷとの間には、例えば、下地層として酸化シリコン（ＳｉＯ）を用いた絶縁膜が形成されていても良い。
【００１３】
第１絶縁膜１１は、ゲート電極ＧＷ及び絶縁基板１０の上に形成され、ゲート電極ＧＷ及び絶縁基板１０を覆っている。第１絶縁膜１１は、例えば、酸化シリコンを用いた酸化シリコン層によって形成されている。なお、第１絶縁膜１１は、例えば、酸化シリコン層と、窒化シリコン（ＳｉＮ）を用いた窒化シリコン層とを含む積層構造を有していても良い。この場合、第１絶縁膜１１の最も上に、酸化シリコン層が位置していた方が望ましい。
【００１４】
酸化物半導体層ＳＣは、第１絶縁膜１１の上に配置されている。酸化物半導体層ＳＣは、第３方向Ｚにおいて、ゲート電極ＧＷと対向している。酸化物半導体層ＳＣは、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）の少なくとも１つを含む酸化物により形成されている。酸化物半導体層ＳＣを形成する代表的な例としては、例えば酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムガリウム（ＩＧＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛スズ（ＺｎＳｎＯ）、酸化亜鉛（ＺｎＯ）等がある。
【００１５】
第１電極ＥＬ１及び第２電極ＥＬ２は、第１絶縁膜１１の上に配置されており、その一部が酸化物半導体層ＳＣの上に配置されている。第１電極ＥＬ１及び第２電極ＥＬ２は、酸化物半導体層ＳＣの上方にて、間隔を置いて位置している。第１電極ＥＬ１がソース電極として機能する場合、第２電極ＥＬ２がドレイン電極として機能する。一方、第１電極ＥＬ１がドレイン電極として機能する場合、第２電極ＥＬ２がソース電極として機能する。第１電極ＥＬ１は、第１導電部１０１と、第３導電部１０３を備えている。第２電極ＥＬ２は、第２導電部１０２と、第４導電部１０４を備えている。
【００１６】
第１導電部１０１及び第２導電部１０２は、第１絶縁膜１１及び酸化物半導体層ＳＣの上方に配置されている。後述するが、第１導電部１０１及び第２導電部１０２は、同一材料で同一行程により形成されている。例えば、第１導電部１０１及び第２導電部１０２は、それぞれ、チタンの層、及びアルミニウムの層が積層されて形成されても良い。
【００１７】
第３導電部１０３及び第４導電部１０４は、第１絶縁膜１１の上に配置されており、その一部が酸化物半導体層ＳＣの上に配置されている。第３導電部１０３は、第１導電部１０１と酸化物半導体層ＳＣとの間に位置し、第１導電部１０１と酸化物半導体層ＳＣとに接している。第４導電部１０４は、第２導電部１０２と酸化物半導体層ＳＣとの間に位置し、第２導電部１０２と酸化物半導体層ＳＣとに接している。後述するが、第３導電部１０３及び第４導電部１０４は、同一材料で同一行程により形成され、例えば、モリブデン系材料によって形成されている。
【００１８】
第２絶縁膜１２は、酸化物半導体層ＳＣ、第１電極ＥＬ１及び第２電極ＥＬ２の上に形成され、酸化物半導体層ＳＣ、第１電極ＥＬ１及び第２電極ＥＬ２を覆っている。第２絶縁膜１２は、例えば、酸化シリコン等の酸化物絶縁材料によって形成されている。第３絶縁膜１３は、第２絶縁膜１２の上に形成され、第２絶縁膜１２を覆っている。第３絶縁膜１３は、例えば、窒化シリコンによって形成されている。
【００１９】
次に、本実施形態の薄膜トランジスタ１の製造方法について、図２から図５を用いて説明する。  
図２は、上記実施形態に係る薄膜トランジスタ１の製造方法を説明するための断面図である。  
まず、絶縁基板１０の上に、一般に知られている手法にてゲート電極ＧＷを形成する。例えば、絶縁基板１０の上に金属膜を成膜し、上記金属膜にパターニングを施すことにより、ゲート電極ＧＷを形成する。ここで、例えばゲート電極ＧＷの第３方向Ｚの厚さは、約３００ｎｍである。続いて、ゲート電極ＧＷが形成された絶縁基板１０上に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法を用いて、例えば酸化シリコンからなる第１絶縁膜１１を形成する。次に、第１絶縁膜１１上に、例えばスパッタリング法を用いて、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）の少なくとも１つを含む酸化物からなる酸化物半導体層ＳＣａを形成する。次いで、酸化物半導体層ＳＣａの上にレジストマスクを形成し、そのレジストマスクを利用して、酸化物半導体層ＳＣａを例えばシュウ酸を用いてウエットエッチングする。これにより、第１絶縁膜１１上に、例えば島状の酸化物半導体層ＳＣが形成される。その後、酸化物半導体層ＳＣ上のレジストマスクを剥離する。ここで、例えば酸化物半導体層ＳＣの第３方向Ｚの厚さは、約７５ｎｍである。
【００２０】
図３は、図２に続く上記薄膜トランジスタ１の製造方法を説明するための断面図である。
次に、図３に示すように、絶縁基板１０及び酸化物半導体層ＳＣの上に、例えばスパッタリング法を用いて、モリブデン系材料からなる第１導電層１３４を形成する。上記モリブデン系材料としては、モリブデン及びモリブデン合金が挙げられる。本実施形態において、第１導電層１３４は、モリブデンタングステン（ＭｏＷ）を用いて形成される。その後、第１導電層１３４の上に、例えばスパッタリング法を用いて、第２導電層１１２を形成する。図示した例では、第２導電層１１２は、第１層１１２ａと、第２層１１２ｂと、第３層１１２ｃとを備え、第１層１１２ａ、第２層１１２ｂ及び第３層１１２ｃの積層体で形成されている。第１層１１２ａは、第１導電層１３４の上に形成されている。第２層１１２ｂは、第１層１１２ａの上に形成されている。第３層１１２ｃは、第２層１１２ｂの上に形成されている。第１層１１２ａ及び第３層１１２ｃは、チタンによって形成され、第２層１１２ｂは、アルミニウム又はアルミニウム合金によって形成されている。例えば、第２導電層１１２の第３方向Ｚの厚みは、約４００ｎｍである。このとき、例えば、第１層１１２ａが約５０ｎｍであり、第２層１１２ｂが約３００ｎｍであり、第３層１１２ｃが約５０ｎｍである。
【００２１】
図４は、図３に続く上記薄膜トランジスタ１の製造方法を説明するための断面図である。  
図４に示すように、次いで、第２導電層１１２上に、一般に知られている手法にてレジストマスク１６を形成する。例えば、第２導電層１１２上に、レジスト膜を形成し、レジスト膜にフォトエッチング法を用いてパターニングを施すことによってレジストマスク１６を形成する。レジストマスク１６は、第１電極ＥＬ１及び第２電極ＥＬ２を形成したい領域に形成される。その後、レジストマスク１６を利用したドライエッチングにより、第２導電層１１２をエッチングする。これにより、第２導電層１１２から第１導電部１０１及び第２導電部１０２が形成される。ここで、ドライエッチングのためのガスとして、例えば、塩素系のガスが用いられる。塩素系のガスとは、塩素を含むエッチングガスである。また、本実施形態においては、第１導電層１３４と第２導電層１１２の選択比が異なっているため、ドライエッチングによって、第２導電層１１２が削られ、第１導電層１３４は削られない。つまり、第２導電層１１２がドライエッチングされる際、酸化物半導体層ＳＣは、第１導電層１３４に覆われており、ドライエッチングのガスが酸化物半導体層ＳＣに到達しない。このため、第１導電層１３４は、ドライエッチングの際に酸化物半導体層ＳＣに対する影響を及び難くすることができる。
【００２２】
図５は、図４に続く上記薄膜トランジスタ１の製造方法を説明するための断面図である。  
図５に示すように、次に、第１導電部１０１、第２導電部１０２、及びレジストマスク１６をマスクとしたウエットエッチングにより、第１導電層１３４をエッチングする。これにより、第１導電層１３４から第３導電部１０３及び第４導電部１０４が形成される。第３導電部１０３及び第４導電部１０４の第３方向Ｚの厚さは、約２０ｎｍである。ここで、第１導電層１３４のウエットエッチングには、例えば、燐硝酢酸等の混酸が用いられる。第１導電部１０１及び第３導電部１０３は、互いに重なり第１電極ＥＬ１を形成する。また、第２導電部１０２及び第４導電部１０４は、互いに重なり第２電極ＥＬ２を形成する。
【００２３】
次に、レジストマスク１６をレジスト剥離液によって除去する。その後、図１に示すように、酸化物半導体層ＳＣ、第１電極ＥＬ１及び第２電極ＥＬ２上に、例えばプラズマＣＶＤ法を用いて、例えば酸化シリコンからなる第２絶縁膜１２を形成する。
【００２４】
次いで、図１に示すように、第２絶縁膜１２上に、例えばＣＶＤ法を用いて、例えば窒化シリコンを堆積し、保護膜としての第３絶縁膜１３を形成する。
【００２５】
本実施形態によれば、薄膜トランジスタ１を形成する際、酸化物半導体層ＳＣの上に第１導電層１３４を形成し、第１導電層１３４の上に第２導電層１１２を形成している。第１導電層１３４と第２導電層１１２の選択比は異なっている。このため、第２導電層１１２をドライエッチングする工程において、第１導電層１３４はほとんど削られないため、ドライエッチングのガスが酸化物半導体層ＳＣに到達しない。したがって、酸化物半導体層ＳＣのドライエッチングのガスによるダメージ及び膜減りを抑制することができる。よって、酸化物半導体層ＳＣの膜厚のばらつき等を抑制することが可能となり、酸化物半導体層ＳＣの膜厚のばらつき等によって生じる閾値電圧のばらつきの発生を抑制することが可能となる。
【００２６】
また、第２導電層１１２をドライエッチングした後に、レジストマスク１６、第１導電部１０１及び第２導電部１０２をマスクとして、酸化物半導体層ＳＣの上の第１導電層１３４は、ウエットエッチングされる。このとき、ウエットエッチングによって、酸化物半導体層ＳＣは、ほとんど削られない。すなわち、本実施形態における酸化物半導体層ＳＣの膜減り量は、第１導電層１３４が形成されていない場合に生じる膜減り量と比べて大幅に低減される。
以上説明したように、本実施形態によれば、電気特性のばらつきを低減することが可能な薄膜トランジスタ及び薄膜トランジスタの製造方法を得ることができる。
【００２７】
なお、上述した薄膜トランジスタ１の製造方法とは異なり、第１導電層１３４をウエットエッチングする工程と、レジストマスク１６を剥離する工程は、順序が入れ替わっても良い。レジストマスク１６の剥離の工程を先に行った場合、酸化物半導体層ＳＣが第１導電層１３４によって覆われているため、レジスト剥離の際に酸化物半導体層ＳＣに膜減りが生じるのを抑制することができる。しかし、上述した実施形態のように、第１導電層１３４のウエットエッチングの工程を先に行っても良い。酸化物半導体層ＳＣのドライエッチングによるダメージが大きいほど、レジスト剥離の際の酸化物半導体層ＳＣの膜減り量が大きい。本実施形態では、酸化物半導体層ＳＣへのドライエッチングによるダメージが抑制されるため、レジスト剥離時の酸化物半導体層ＳＣのダメージは、酸化物半導体層ＳＣがドライエッチングのガスにさらされた場合と比べて大幅に抑制できる。
【００２８】
また、本実施形態に示した薄膜トランジスタ１は、液晶表示装置や有機エレクトロルミネッセンス（ＥＬ）表示装置、その他の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置に適用することが可能である。
【００２９】
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３０】
１…薄膜トランジスタ、１１…第１絶縁膜、ＳＣ…酸化物半導体層、
１３４…第１導電層、１１２…第２導電層、１６…レジストマスク、
１０１…第１導電部、１０２…第２導電部、
１０３…第３導電部、１０４…第４導電部、
ＥＬ１…第１電極、ＥＬ２…第２電極、
１１２ａ…第１層、１１２ｂ…第２層、１１２ｃ…第３層。
【図１】
2017143108.tif 000003
【図２】
2017143108.tif 000004
【図３】
2017143108.tif 000005
【図４】
2017143108.tif 000006
【図５】
2017143108.tif 000007