(57)【要約】【課題】半導体装置の性能を向上させる。【解決手段】半導体基板Ｓの上方に形成された配線Ｍ５と、配線Ｍ５上に、層間絶縁膜ＩＬ６を介して配置された配線Ｍ６と、配線Ｍ６上に、層間絶縁膜ＩＬ７を介して配置されたパッドメタルＰＤＭと、これを覆う保護層ＰＲＯと、を有する半導体チップを次のように構成する。層間絶縁膜ＩＬ６やＩＬ７は、グラフェン粒子ＧＲを含有する。また、半導体チップを覆う封止樹脂中にグラフェン粒子ＧＲを混合してもよい。このような構成により、層間絶縁膜ＩＬ６、ＩＬ７や封止樹脂の熱伝導性が向上し、半導体装置の放熱性を向上させることができる。グラフェンは、１原子の厚さのｓｐ２結合炭素原子のシートである。炭素原子とその結合からできた六角形格子が平面に広がる構造をとっている。グラフェンは、熱伝導率が良好で、重量も軽いため、伝熱用フィラーとして用いて好適である。【選択図】図１
2017108047.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方に形成された第１配線と、
前記第１配線上に、第１絶縁層を介して配置された第２配線と、
前記第２配線上に、第２絶縁層を介して配置された第３配線と、
前記第３配線を覆う保護層と、
を有し、
前記第１絶縁層は、グラフェン粒子を含有する、半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１絶縁層は、前記グラフェン粒子を含有するＳＯＧ膜である、半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記第１絶縁層中の前記グラフェン粒子の含有量は、４０体積％以上７０体積％以下である、半導体装置。
【請求項４】
請求項１記載の半導体装置において、
前記保護層は、酸化シリコン膜と、前記酸化シリコン膜上に形成された窒化シリコン膜とを有する、半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記保護層は、前記第３配線が露出した開口部を有する、半導体装置。
【請求項６】
請求項１記載の半導体装置において、
前記第２配線は、電源電位が印加される配線である、半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記第２絶縁層は、前記グラフェン粒子を含有する、半導体装置。
【請求項８】
半導体基板の上方に形成された第１配線と、
前記第１配線上に、第１絶縁層を介して配置された第２配線と、
前記第２配線上に、第２絶縁層を介して配置された第３配線と、
前記第３配線を覆う保護層と、
を有し、
前記第１絶縁層および前記保護層は、グラフェン粒子を含有する、半導体装置。
【請求項９】
請求項８記載の半導体装置において、
前記保護層は、前記第３配線が露出した開口部を有する、半導体装置。
【請求項１０】
請求項９記載の半導体装置において、
前記第２絶縁層は、グラフェン粒子を含有する、半導体装置。
【請求項１１】
請求項１０記載の半導体装置において、
前記第１絶縁層、前記第２絶縁層および前記保護層は、前記グラフェン粒子を含有するＳＯＧ膜である、半導体装置。
【請求項１２】
請求項１１記載の半導体装置において、
前記第１絶縁層、前記第２絶縁層および前記保護層中のそれぞれの前記グラフェン粒子の含有量は、４０体積％以上７０体積％以下である、半導体装置。
【請求項１３】
請求項１１記載の半導体装置において、
前記第２配線および前記第３配線は、電源電位が印加される配線である、半導体装置。
【請求項１４】
半導体チップと、
前記半導体チップを覆う樹脂体と、
を有し、
前記半導体チップは、
半導体基板の上方に形成された第１配線と、
前記第１配線上に、第１絶縁層を介して配置された第２配線と、
前記第２配線上に、第２絶縁層を介して配置された第３配線と、
前記第３配線を覆う保護層と、
を有し、
前記第１絶縁層および前記第２絶縁層は、グラフェン粒子を含有する、半導体装置。
【請求項１５】
請求項１４記載の半導体装置において、
前記樹脂体は、樹脂と前記グラフェン粒子とを含有する、半導体装置。
【請求項１６】
請求項１５記載の半導体装置において、
前記保護層は、前記グラフェン粒子を含有する、半導体装置。
【請求項１７】
請求項１６記載の半導体装置において、
前記第２配線および前記第３配線は、電源電位が印加される配線である、半導体装置。
【請求項１８】
請求項１７記載の半導体装置において、
前記第３配線は、アルミニウムを含有する、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば、多層配線を有する半導体装置に好適に利用できるものである。
【背景技術】
【０００２】
半導体装置は、ＭＩＳＦＥＴなどの半導体素子上に、複数層の配線を有する。各層の配線間には、層間絶縁膜が配置されている。このような半導体装置の半導体素子を動作させる際、動作電流などにより発熱する。特に、上層部の配線は、配線幅が大きく、電源電位などの高電位が印加されるため、放熱性が低いと、高温になりやすい。このため、半導体装置の温度対策は、重要な課題となる。
【０００３】
例えば、特開平１１−２８４１０３号公報（特許文献１）には、直径の等しい球状の窒化アルミニウムからなる絶縁体粒子を含んだモールド樹脂を用いた半導体装置が開示されている。
【０００４】
特許第５６４１４８４号公報（特許文献２）には、グラフェン薄膜の形成方法として以下の方法が開示されている。（１）ＨＯＰＧなどのグラファイトをスコッチテープなどで機械的に剥離することにより、グラフェン薄膜形成する、（２）ＳｉＣの熱分解により、グラフェン薄膜を形成する、（３）化学気相成長法によって遷移金属膜上で炭化反応を行うことにより、グラフェン薄膜を形成する。さらに、単結晶基板の表面にエピタキシャルな金属膜を成膜した基板を用いて、このエピタキシャルな金属膜の表面に炭素原料を接触させることによりグラフェン薄膜を成長させる技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２８４１０３号公報
【特許文献２】特許第５６４１４８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
前述したように、半導体装置の温度対策は、重要な課題である。特に、携帯用の端末など、小型機器に半導体装置を搭載する場合、ファンなどの放熱性を促す機能を採用し難く、小型化、高性能化の要望により、放熱対策の重要性が顕著となる。例えば、携帯端末のＣＰＵの動作速度を向上させるために、動作周波数をあげると、周波数に比例して実行的な電流が増え、発熱量が多くなる。
【０００７】
このため、半導体装置の放熱性の向上について、より有効な対策が望まれる。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本願において開示される一実施の形態に示される半導体装置は、配線間に配置される層間絶縁膜中にグラフェン粒子を含有する。
【発明の効果】
【００１１】
本願において開示される代表的な実施の形態に示される半導体装置によれば、半導体装置の特性を向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１の半導体装置の構成を示す断面図である。
【図２】グラフェンの構造を示す図である。
【図３】実施の形態１の半導体装置の製造工程を示す断面図である。
【図４】実施の形態１の半導体装置の製造工程を示す断面図であって、図３に続く製造工程を示す断面図である。
【図５】実施の形態１の半導体装置の製造工程を示す断面図であって、図４に続く製造工程を示す断面図である。
【図６】実施の形態１の半導体装置の製造工程を示す断面図であって、図５に続く製造工程を示す断面図である。
【図７】実施の形態１の半導体装置の製造工程を示す断面図であって、図６に続く製造工程を示す断面図である。
【図８】実施の形態１の半導体装置の製造工程を示す断面図であって、図７に続く製造工程を示す断面図である。
【図９】実施の形態１の半導体装置の製造工程を示す断面図であって、図８に続く製造工程を示す断面図である。
【図１０】各種材料を添加したＳＯＧの熱伝導率を示すグラフである。
【図１１】ＳＯＧ中の伝熱用フィラーと、熱伝導率の関係を模式的に示す図である。
【図１２】グラフェン中の不純物と熱伝導率の関係を示すグラフである。
【図１３】実施の形態２の半導体装置の構成を示す断面図である。
【図１４】実施の形態２の半導体装置の製造工程を示す断面図である。
【図１５】実施の形態２の半導体装置の製造工程を示す断面図であって、図１４に続く製造工程を示す断面図である。
【図１６】実施の形態３の半導体装置の構成を示す断面図である。
【図１７】実施の形態３の他の構成を示す断面図である。
【図１８】実施の形態３の半導体装置の構成を示す断面図である。
【図１９】実施の形態３の半導体装置の製造工程のフローを示す図である。
【図２０】実施の形態３の半導体装置の製造工程を示す断面図である。
【図２１】実施の形態３の半導体装置の製造工程を示す断面図であって、図２０に続く製造工程を示す断面図である。
【図２２】実施の形態３の半導体装置の製造工程を示す断面図であって、図２１に続く製造工程を示す断面図である。
【図２３】実施の形態３の半導体装置の製造工程を示す図である。
【図２４】実施の形態３の半導体装置の製造工程を示す図である。
【図２５】実施の形態３の半導体装置の製造工程を示す断面図であって、図２２に続く製造工程を示す断面図である。
【図２６】実施の形態３の半導体装置の製造工程を示す断面図であって、図２５に続く製造工程を示す断面図である。
【図２７】実施の形態４の応用例１の半導体装置の構成を示す断面図である。
【図２８】実施の形態４の応用例２の半導体装置の構成を示す断面図である。
【図２９】カーボンナノチューブを示す図である。
【発明を実施するための形態】
【００１３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１４】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００１５】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、複数の類似の部材（部位）が存在する場合には、総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１６】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。
【００１７】
また、断面図および平面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。また、断面図と平面図が対応する場合においても、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。
【００１８】
（実施の形態１）
以下、図面を参照しながら本実施の形態の半導体装置について詳細に説明する。
【００１９】
［構造説明］
半導体装置は、例えば、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子を有する。そして、半導体素子上には、層間絶縁膜（層間絶縁層）や配線（導電層）が繰り返し形成される。下層の配線と、上層の配線とは、ビアを介して接続される。図１は、本実施の形態の半導体装置の構成を示す断面図である。
【００２０】
図１に示すように、本実施の形態の半導体装置においては、半導体基板Ｓの主表面に、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴが形成されている。ｎチャネル型ＭＩＳＦＥＴは、半導体基板Ｓ上にゲート絶縁膜ＧＩを介して形成されたゲート電極ＧＥｎおよびその両側の半導体基板（ｐ型ウエルＰＷ）Ｓ中に形成されたｎ型半導体領域Ｄｎを有する。このｎ型半導体領域Ｄｎは、低濃度半導体領域と高濃度半導体領域よりなる、ＬＤＤ構造のソース・ドレイン領域である。また、ｐチャネル型ＭＩＳＦＥＴは、半導体基板Ｓ上にゲート絶縁膜ＧＩを介して形成されたゲート電極ＧＥｐおよびその両側の半導体基板（ｎ型ウエルＮＷ）Ｓ中に形成された、ｐ型半導体領域Ｄｐを有する。このｐ型半導体領域Ｄｐは、低濃度半導体領域と高濃度半導体領域よりなる、ＬＤＤ構造のソース・ドレイン領域である。ゲート電極ＧＥｐ、ＧＥｎのそれぞれの両側には、サイドウォールＳＷが形成されている。
【００２１】
ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴ上には、層間絶縁膜ＩＬ１ａが形成されている。この層間絶縁膜ＩＬ１ａ中には、ビアＶ１が形成されている。また、層間絶縁膜ＩＬ１ａ上の層間絶縁膜ＩＬ１ｂ中には、配線Ｍ１が形成されている。また、配線Ｍ１上には、層間絶縁膜ＩＬ２が形成され、この層間絶縁膜ＩＬ２中には、ビアＶ２および配線Ｍ２が形成されている。同様に、層間絶縁膜ＩＬ３中には、ビアＶ３および配線Ｍ３が形成され、層間絶縁膜ＩＬ４中には、ビアＶ４および配線Ｍ４が形成され、層間絶縁膜ＩＬ５中には、ビアＶ５および配線Ｍ５が形成されている。
【００２２】
また、層間絶縁膜ＩＬ６中には、ビアＶ６および配線Ｍ６が形成されている。層間絶縁膜ＩＬ６上の層間絶縁膜ＩＬ７中の開口部ＯＡ１中には、パッドメタルＰＤＭが形成されている。ここでは、パッドメタルＰＤＭが最上層配線であり、このパッドメタルＰＤＭや配線Ｍ６は、比較的配線幅の大きい配線層（グローバル層）である。これに対し、配線Ｍ１〜配線Ｍ５は、例えば、最小配線幅で設計されるファイン層である。このうち、配線Ｍ１は、シングルダマシン法で形成され、配線Ｍ２〜配線Ｍ６は、デュアルダマシン法で形成される。そして、パッドメタルＰＤＭ上には、絶縁膜よりなる保護膜（保護層）ＰＲＯが形成されている。
【００２３】
そして、本実施の形態の層間絶縁膜ＩＬ６およびＩＬ７は、絶縁材料とグラフェン粒子ＧＲを含有している。このように、層間絶縁膜（ＩＬ６、ＩＬ７）中に、グラフェン粒子ＧＲを混合することにより、層間絶縁膜（ＩＬ６、ＩＬ７）の熱伝導性が向上し、放熱性が向上する。
【００２４】
図２は、グラフェンの構造を示す図である。黒丸が炭素原子である。グラフェン(graphene)は、１原子の厚さのｓｐ２結合炭素原子のシートである。炭素原子とその結合からできた六角形格子が平面に広がる構造をとっている。グラフェンは、例えば、“グラフェンパウダー”などとして、市販されている。グラフェンは、熱伝導率が良好で、重量も軽いため、伝熱用フィラーとして用いて好適である。
【００２５】
層間絶縁膜（ＩＬ６、ＩＬ７）に用いられる絶縁材料については、グラフェン粒子ＧＲが混合可能な液状の絶縁材料であり、熱などにより硬化するものであれば、制限はないが、例えば、ＳＯＧ（Spin On Glass）などを用いることができる。ＳＯＧは、溶媒中にＳｉＯ２系原料を溶かした液状材料（シリカ塗布液ともいう）である。この液状材料に、グラフェン粒子を添加し、半導体基板（ウエハ）Ｓ上に回転塗布し、その後、熱処理を施すことにより、溶媒を揮発させ、また、化学反応させることにより、グラフェン粒子を含有するＳｉＯ２膜を形成する。
【００２６】
また、グラフェン粒子ＧＲのサイズや添加量によっては、配線間の短絡が考え得る。これに対しては、カリウムイオンなどの荷電不純物を混合することにより、グラフェンの移動度を低下させ、調整することがきる。また、プラズマ照射を行うことにより、カーボン結合を壊し、移動度を低下させることがきる。また、配線の表面に薄い絶縁膜を形成することにより、配線間の短絡を防止してもよい。また、Ａｌなどの金属よりなる配線の表面を酸化（不動態化）することにより、絶縁コートしてもよい。
【００２７】
［製法説明］
次いで、本実施の形態の半導体装置の製造工程について説明する。前述のｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴや、その上方の複数層の配線（Ｍ１〜Ｍ６等）の形成工程に制限はないが、以下に、形成工程の一例を図３〜９を参照しながら簡単に説明する。図３〜図９は、本実施の形態の半導体装置の製造工程を示す断面図である。
【００２８】
まず、図３に示す、分離部ＳＴＩを形成する。例えば、半導体基板Ｓの素子分離領域に溝を形成し、溝の内部に絶縁膜を埋め込むことにより、分離部ＳＴＩを形成した後、半導体基板Ｓにｐ型の導電性を示す不純物をイオン注入してｐ型ウエルＰＷを形成し、ｎ型の導電性を示す不純物をイオン注入してｎ型ウエルＮＷを形成する。次いで、半導体基板Ｓ上に、ゲート絶縁膜ＧＩおよびゲート電極ＧＥｎ、ＧＥｐを形成する。例えば、ゲート絶縁膜ＧＩとして酸化シリコン膜をＣＶＤ法により形成し、さらに、その上に、ポリシリコン膜をＣＶＤ法により形成する。次いで、ポリシリコン膜のパターニングを行うことにより、ゲート電極ＧＥｎ、ＧＥｐを形成する。
【００２９】
次いで、ゲート電極ＧＥｎの両側のｐ型ウエルＰＷにｎ型の導電性を示す不純物をイオン注入することで低濃度不純物領域を形成し、ゲート電極ＧＥｐの両側のｎ型ウエルＮＷにｐ型の導電性を示す不純物をイオン注入することで低濃度不純物領域を形成する。次いで、ゲート電極ＧＥｎ、ＧＥｐの側壁にサイドウォールＳＷを形成する。
【００３０】
次に、ゲート電極ＧＥｎの両側のｐ型ウエルＰＷにｎ型の導電性を示す不純物をイオン注入することで高濃度不純物領域を形成し、ゲート電極ＧＥｐの両側のｎ型ウエルＮＷにｐ型の導電性を示す不純物をイオン注入することで高濃度不純物領域を形成する。このようにして、ソース・ドレインとして機能するｎ型半導体領域Ｄｎおよびｐ型半導体領域Ｄｐを形成する。
【００３１】
次いで、半導体基板Ｓ上のｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴ上に層間絶縁膜ＩＬ１ａを形成した後、層間絶縁膜ＩＬ１ａ中に、パターニングによりビアホールＶＨ１を形成する。次いで、ビアホールＶＨ１の内部に、例えば、バリア導体膜と、Ｗ（タングステン）膜などよりなる金属膜とを埋め込むことにより、ビアＶ１を形成する。次いで、ビアＶ１上に、層間絶縁膜ＩＬ１ｂを形成し、パターニングにより配線溝を形成する、そして、配線溝の内部に、導電性膜を形成する。導電性膜は、例えば、バリア導体膜と、銅膜よりなる金属膜とからなる。まず、配線溝内を含む層間絶縁膜ＩＬ１ｂ上に、バリア導体膜として、薄い窒化チタン膜をスパッタリング法などにより形成する。次いで、バリア導体膜上に、薄い銅膜からなるシード膜（図示せず）をスパッタリング法により形成する。そして、このシード膜を電極として、電解めっき法により銅膜を成長させる。次いで、層間絶縁膜ＩＬ１ｂ上の不要な導電性膜をＣＭＰ法などにより除去する。層間絶縁膜ＩＬ１ｂは、例えば、薄い窒化シリコン膜と、その上の酸化シリコン膜との積層膜よりなる（ＩＬ２〜ＩＬ５も同じ）。
【００３２】
さらに、第２層目の配線Ｍ２から第５層目の配線Ｍ５を形成する。配線Ｍ２〜Ｍ５は、いわゆる、デュエルダマシン法により形成する。例えば、層間絶縁膜ＩＬ１ｂ上に層間絶縁膜ＩＬ２を形成し、この層間絶縁膜ＩＬ２中に、ビアホールＶＨ２と配線溝を形成する。このビアホールＶＨ２と配線溝に、導電性膜を埋め込むことにより、ビアＶ２と配線Ｍ２とを同時に形成する。
【００３３】
同様にして、層間絶縁膜ＩＬ３、ビアＶ３と配線Ｍ３を形成し、さらに、層間絶縁膜ＩＬ４、ビアＶ４と配線Ｍ４を形成し、さらに、層間絶縁膜ＩＬ５、ビアＶ５と配線Ｍ５を形成する。
【００３４】
次いで、配線Ｍ５上にグラフェン粒子ＧＲを含有する層間絶縁膜ＩＬ６を形成する（図３）。
【００３５】
溶媒中にＳｉＯ２系原料を溶かした液状材料中にグラフェン粒子を添加し、塗布液を作成する。この塗布液を半導体基板（ウエハ）Ｓ上に回転塗布し、その後、熱処理（例えば、３００℃）を施すことにより、グラフェン粒子ＧＲを含有する層間絶縁膜（グラフェン粒子ＧＲを含有するＳＯＧ膜）ＩＬ６を形成する。
【００３６】
次いで、図４に示すように、層間絶縁膜ＩＬ６中に、ビアホールＶＨ６と配線溝ＭＧ６を形成する。
【００３７】
例えば、層間絶縁膜ＩＬ６上に第１フォトレジスト膜（図示せず）を形成し、露光・現像処理を施すことにより、ビアホールＶＨ６の形成領域の第１フォトレジスト膜を除去する。次いで、この第１フォトレジスト膜をマスクとして、層間絶縁膜ＩＬ６をエッチングすることにより、ビアホールＶＨ６を形成する。次いで、第１フォトレジスト膜をアッシング処理などにより除去する。次いで、ビアホールＶＨ６内にビアフィル膜（図示せず）を埋め込む。次いで、層間絶縁膜ＩＬ６およびビアフィル膜上に、配線溝ＭＧ６の形成領域に開口部を有する第２フォトレジスト膜（図示せず）を形成し、露光・現像処理を施すことにより、配線溝ＭＧ６の形成領域の第２フォトレジスト膜を除去する。次いで、第２フォトレジスト膜をマスクとして、層間絶縁膜ＩＬ６の途中までをエッチングすることにより、配線溝ＭＧ６を形成する。次いで、ビアフィル膜および第２フォトレジスト膜をアッシング処理にて除去する。このようにして、層間絶縁膜ＩＬ６中に、ビアホールＶＨ６と配線溝ＭＧ６とを形成することができる。
【００３８】
次いで、図５に示すように、ビアホールＶＨ６の側壁と、配線溝ＭＧ６の側壁と底面とに、Ｏ２プラズマ処理を施す。例えば、１００℃で、Ｏ２プラズマ処理を８０秒程度行う。このような表面処理により、グラフェンが酸化した改質層が形成される。また、酸化したグラフェンがＣＯ２となり、表面が僅かにエッチングされる。
【００３９】
次いで、図６に示すように、配線溝ＭＧ６およびビアホールＶＨ６内を含む層間絶縁膜ＩＬ６上に、配線Ｍ６およびビアＶ６を構成する導電性膜を形成する。導電性膜は、例えば、バリア導体膜と、銅膜よりなる。まず、配線溝ＭＧ６およびビアホールＶＨ６内を含む層間絶縁膜ＩＬ６上に、バリア導体膜として、例えば、薄い窒化チタン膜をスパッタリング法などにより形成する。バリア導体膜ＢＭとしては、タンタル（Ｔａ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）、マンガン（Ｍｎ）およびこれらの窒化物や窒化珪化物、または、これらの積層膜を用いてもよい。これらの膜は、スパッタリング法などにより形成することができる。
【００４０】
次いで、バリア導体膜上に、薄い銅膜からなるシード膜（図示せず）をスパッタリング法により形成する。そして、このシード膜を電極として、電解めっき法により銅膜（金属膜Ｍ）を成長させる。銅膜（金属膜）は、配線溝ＭＧ６を埋め込む程度の膜厚となるまで成長させる。この銅膜は、銅を主体とする膜よりなり、具体的には、銅（Ｃｕ）または銅合金よりなる。銅合金としては、銅と他の金属（例えば、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、Ｉｎ（インジウム）、ランタノイド系金属、アクチノイド系金属）とからなる合金を用いることができる。
【００４１】
次いで、層間絶縁膜ＩＬ６上の不要な導電性膜を除去する。例えば、ＣＭＰ（Chemical Mechanical Polishing）法を用いて層間絶縁膜ＩＬ６上の銅膜およびバリア導体膜を除去する。これにより、配線溝ＭＧ６およびビアホールＶＨ６内に、銅膜およびバリア導体膜が埋め込まれ、配線Ｍ６およびビアＶ６が形成される。なお、ＣＭＰ工程において、層間絶縁膜ＩＬ６中のグラフェン粒子ＧＲが露出し、スクラッチが多く発生する場合には、層間絶縁膜ＩＬ６の上部を、グラフェン粒子ＧＲを含まない又はその含有量が少ない膜としておいてもよい。かかる膜としては、例えば、グラフェン粒子を含有しないＳＯＧ膜、また、ＣＶＤ法などにより形成されたＳｉＯ２膜を用いることができる。また、その膜厚は、例えば、２００ｎｍ程度である。
【００４２】
次いで、図７に示すように、配線Ｍ６上にグラフェン粒子ＧＲを含有する層間絶縁膜ＩＬ７を形成する。層間絶縁膜ＩＬ７は、層間絶縁膜ＩＬ６と同様にして形成することができる。次いで、層間絶縁膜ＩＬ７中に、開口部ＯＡ１を形成する。この開口部ＯＡ１の底面からは、配線Ｍ６が露出している。例えば、層間絶縁膜ＩＬ７上にフォトレジスト膜（図示せず）を形成し、露光・現像処理を施すことにより、開口部ＯＡ１の形成領域のフォトレジスト膜を除去する。次いで、このフォトレジスト膜をマスクとして、層間絶縁膜ＩＬ７をエッチングすることにより、開口部ＯＡ１を形成する。次いで、フォトレジスト膜をアッシング処理などにより除去する。
【００４３】
次いで、図８に示すように、開口部ＯＡ１および層間絶縁膜ＩＬ７上に、パッドメタルＰＤＭを形成する。例えば、開口部ＯＡ１および層間絶縁膜ＩＬ７上に、バリア導体膜（図示せず）を形成し、さらに、その上にＡｌ膜を形成する。バリア導体膜は、例えばＴｉ膜、ＴｉＮ膜、またはＴｉ膜とＴｉＮ膜の積層膜などからなる。これらの膜をパターニングすることによりパッドメタルＰＤＭを形成する。なお、パッドメタルＰＤＭを７層目の配線（Ｍ７）として取り扱ってもよい。次いで、パッドメタルＰＤＭ上に、保護膜ＰＲＯとして絶縁膜を形成する（図９）。この絶縁膜は、例えば、酸化シリコン膜とその上の窒化シリコン膜との積層膜よりなる（図１）。これらの膜は、例えば、ＣＶＤ法などにより形成することができる。
【００４４】
この後、保護膜ＰＲＯをパターニングすることにより、パッドメタルＰＤＭの表面を露出させる。パッドメタルＰＤＭの露出領域がパッド領域となる。例えば、パッド領域は、基板（実装基板、配線基板ともいう）Ｓ０の表面に設けられた導電性部（配線の一部、パッド領域）と電気的に接続される（図１７、図１８参照）。
【００４５】
このように、本実施の形態によれば、層間絶縁膜（ＩＬ６、ＩＬ７）中に、グラフェン粒子ＧＲを混合したので、層間絶縁膜の熱伝導性が向上し、放熱性を向上させることができる。
【００４６】
図１０は、各種材料を添加したＳＯＧの熱伝導率を示すグラフである。横軸は、フィラーの割合（フィラー／ＳＯＧ［％］）を示し、縦軸は、熱伝導率（Ｔｈｅｒｍａｌ  ｃｏｎｄｕｃｔｉｖｉｔｙ  ［Ｗ／ＭＫ］）を示す。図１０に示すように、ＳＯＧ中にグラフェンを７０体積％含有させた場合には、熱伝導率は、３０Ｗ／ＭＫとなる。また、６０体積％含有させた場合には、熱伝導率は、１５Ｗ／ＭＫとなる。フィラーとしてグラファイトやＳｉを用いた場合には、熱伝導率は、４〜５Ｗ／ＭＫであるため、グラフェンは、これらの３倍の熱伝導率を有する。グラフェンの充填限界は、約７０体積％である。グラフェンの添加量として好ましい範囲は、４０体積％以上、より好ましくは５０体積％以上、さらに好ましくは、６０体積％以上である。なお、グラフェンを含有しないＳＯＧの熱伝導率は、１〜２Ｗ／ＭＫ程度である。
【００４７】
図１１は、ＳＯＧ中の伝熱用フィラー（例えば、Ｓｉ、グラファイト、グラフェンなど）と、熱伝導率の関係を模式的に示す図である。図の下部の式（１）は、Ｂｒｕｇｇｅｍａｎの式である。このＢｒｕｇｇｅｍａｎの式から、伝熱用フィラーとして、熱伝導率の高い材料を添加しても、比例配分的な熱伝導率の上昇は現れないことがわかる。これは、伝熱用フィラーのまわりの絶縁膜の量により、熱伝導率が支配されるためである（図１１）。パーコレーションモデルによれば、伝熱用フィラーの体積率（体積％）で７０％を超えると熱伝導が急上昇することがわかっている。よって、グラフェンの添加量としては、充填限界である約７０体積％が最も好ましい。
【００４８】
なお、図１２は、グラフェン中の不純物と熱伝導率の関係を示すグラフである。グラフェン中の不純物（重量％）が、０．０１％、１．１％、５０％、９９．２％の場合について、熱伝導率の温度変化が示されている。横軸は、温度（Ｔｅｍｐｅｒａｔｕｒｅ［Ｋ］）を示し、縦軸は、熱伝導率（Ｔｈｅｒｍａｌ  ｃｏｎｄｕｃｔｉｖｉｔｙ  ［Ｗ／ｍＫ］）を示す。グラフェンは、３００Ｋ〜３５０Ｋの範囲で、グラファイト（２０００Ｗ／ｍＫ）以上の熱伝導率を有する。また、不純物量が増加すると、熱伝導率が低下する傾向を有する。よって、熱伝導率を向上させるためには、不純物の含有量の少ないグラフェンを用いることが好ましい。また、逆に、不純物の添加により、熱伝導率を調整することができる。不純物としては、前述した、カリウムイオンなどを用いることができる。
【００４９】
（まとめ）
以上、詳細に説明したように、本実施の形態によれば、層間絶縁膜（ＳＯＧ）中に、グラフェン粒子ＧＲを混合したので、層間絶縁膜の熱伝導性が向上し、放熱性を向上させることができる。
【００５０】
グラフェン粒子ＧＲの粒径（平均直径）としては、例えば、０．５μｍ以上１μｍ以下とすることができる。平面形状は、丸に近いものが好ましく、立体形状として、球状がより好ましい。
【００５１】
グラフェン粒子ＧＲの添加量の範囲は、４０体積％以上７０体積％以下、より好ましくは５０体積％以上７０体積％以下、さらに好ましくは、６０体積％以上７０体積％以下である。
【００５２】
粒径は、例えば、断面ＳＥＭ（スキャニングエレクトスコープ）により測定することができる。また、体積％は、例えば、実際の体積比を変えたサンプルをＸ線測定して、半値幅とピーク強度換算表により測定（算出）することができる。
【００５３】
特に、比較的配線幅の大きい、パッドメタルＰＤＭや配線Ｍ６（グローバル層という）の上下に配置される層間絶縁膜に、グラフェン粒子ＧＲを添加することが好ましい。パッドメタルＰＤＭや配線Ｍ６は、例えば、電源線（即ち、電源電位が印加される配線）として利用される。このように、層間絶縁膜中にグラフェン粒子ＧＲを添加することで、これらの配線から発生する熱を外部（例えば、封止樹脂）に効率よく伝導させることができる。
【００５４】
また、携帯用の端末など、小型機器には、ファンなどの強制空冷式の冷却装置を採用し難く、小型化、高性能化の要望により、放熱対策が重要となっているため、グラフェン粒子を混合した層間絶縁膜を用いて好適である。これにより、オーバーヒートによる熱暴走を防止し、設計上の寿命（Ｔｊ  ｍａｘ）を長くすることができる。例えば、現在の携帯端末では、ＰＭＩＣや電源電圧管理技術で消費電力を管理する技術が主流であり、Ｔｊ  ｍａｘに達すると電流値や周波数を下げて、ジュール熱を下げることが一般的である。しかしながら、Ｔｊ  ｍａｘを維持できれば、電流値や周波数を下げる必要がなく、機器の性能を最大限に引き出すことができる。
【００５５】
（実施の形態２）
実施の形態１においては、層間絶縁膜（ＩＬ６、ＩＬ７）中にグラフェン粒子ＧＲを含有させたが、保護膜ＰＲＯにグラフェン粒子ＧＲを含有させてもよい。
【００５６】
以下、図面を参照しながら本実施の形態の半導体装置について詳細に説明する。
【００５７】
［構造説明］
図１３は、本実施の形態の半導体装置の構成を示す断面図である。なお、保護膜ＰＲＯの構成以外は、実施の形態１（図１）の場合と同様であるため、保護膜ＰＲＯの構成について詳細に説明する。
【００５８】
図１３に示す半導体装置は、半導体基板Ｓの主表面に、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴが形成されている。そして、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴ上には、層間絶縁膜ＩＬ１ａが形成されている。この層間絶縁膜ＩＬ１ａ中には、ビアＶ１が形成されている。また、層間絶縁膜ＩＬ１ａ上の層間絶縁膜ＩＬ１ｂ中には、配線Ｍ１が形成されている。また、配線Ｍ１上には、層間絶縁膜ＩＬ２が形成され、この層間絶縁膜ＩＬ２中には、ビアＶ２および配線Ｍ２が形成されている。同様に、層間絶縁膜ＩＬ３中には、ビアＶ３および配線Ｍ３が形成され、層間絶縁膜ＩＬ４中には、ビアＶ４および配線Ｍ４が形成され、層間絶縁膜ＩＬ５中には、ビアＶ５および配線Ｍ５が形成されている。
【００５９】
また、層間絶縁膜ＩＬ６中には、ビアＶ６および配線Ｍ６が形成されている。層間絶縁膜ＩＬ６上の層間絶縁膜ＩＬ７中の開口部ＯＡ１中には、パッドメタルＰＤＭが形成されている。
【００６０】
そして、本実施の形態の層間絶縁膜ＩＬ６およびＩＬ７は、絶縁材料とグラフェン粒子ＧＲを含有している。このように、層間絶縁膜（ＩＬ６、ＩＬ７）中に、グラフェン粒子ＧＲを混合することにより、層間絶縁膜（ＩＬ６、ＩＬ７）の熱伝導性が向上し、放熱性が向上する。
【００６１】
また、パッドメタルＰＤＭは、保護膜ＰＲＯで覆われている。この保護膜ＰＲＯは、第１膜ＰＲＯａと第２膜ＰＲＯｂとの積層体よりなる。第１膜ＰＲＯａは、例えば、窒化シリコン膜よりなる。また、第２膜は、グラフェン粒子ＧＲを含有する絶縁膜（例えば、ＳＯＧやポリイミド）よりなる。
【００６２】
また、本実施の形態の保護膜ＰＲＯは、絶縁材料とグラフェン粒子ＧＲを含有している。このように、保護膜ＰＲＯ中に、グラフェン粒子ＧＲを混合することにより、保護膜ＰＲＯの熱伝導性が向上し、放熱性が向上する。
【００６３】
［製法説明］
次いで、本実施の形態の半導体装置の製造工程について説明する。図１４および図１５は、本実施の形態の半導体装置の製造工程を示す断面図である。なお、パッドメタルＰＤＭの形成工程までは、実施の形態１の場合と同様である（図３〜図８参照）。即ち、実施の形態１の場合と同様にして、分離部ＳＴＩを形成した後、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴを形成する。次いで、層間絶縁膜、ビアおよび配線の形成工程を繰り返し、ビアで接続された複数層の配線（Ｍ１〜Ｍ５）を形成する。
【００６４】
次いで、配線Ｍ５上にグラフェン粒子ＧＲを含有する層間絶縁膜ＩＬ６を形成する。
【００６５】
溶媒中にＳｉＯ２系原料を溶かした液状材料中にグラフェン粒子を添加し、塗布液を作成する。この塗布液を半導体基板（ウエハ）Ｓ上に回転塗布し、その後、熱処理（例えば、３００℃）を施すことにより、グラフェン粒子ＧＲを含有する層間絶縁膜（グラフェン粒子ＧＲを含有するＳＯＧ膜）ＩＬ６を形成することができる（図３）。
【００６６】
次いで、層間絶縁膜ＩＬ６中に、ビアホールＶＨ６と配線溝ＭＧ６を形成し、さらに、これらの内部に導電性膜を形成することにより、配線Ｍ６およびビアＶ６を形成する。
【００６７】
次いで、配線Ｍ６上にグラフェン粒子ＧＲを含有する層間絶縁膜ＩＬ７を形成する。層間絶縁膜ＩＬ７は、層間絶縁膜ＩＬ６と同様にして形成することができる。次いで、層間絶縁膜ＩＬ７中に、開口部ＯＡ１を形成し、開口部ＯＡ１および層間絶縁膜ＩＬ７上に、パッドメタルＰＤＭを形成する。
【００６８】
次いで、図１４および図１５に示すように、パッドメタルＰＤＭ上に、グラフェン粒子ＧＲを含有する保護膜ＰＲＯを形成する。保護膜ＰＲＯは、第１膜ＰＲＯａと第２膜ＰＲＯｂとの積層体よりなる。
【００６９】
まず、パッドメタルＰＤＭ上上に、第１膜ＰＲＯａとして、例えば、窒化シリコン膜をＣＶＤ法などにより形成する（図１４）。次いで、第１膜ＰＲＯａ上に、第２膜ＰＲＯｂとして、グラフェン粒子ＧＲを含有する絶縁膜を形成する。
【００７０】
例えば、溶媒中にＳｉＯ２系原料を溶かした液状材料中にグラフェン粒子を添加し、塗布液を作成する。この塗布液を半導体基板（ウエハ）Ｓ上に回転塗布し、その後、熱処理（例えば、３００℃）を施すことにより、グラフェン粒子ＧＲを含有する絶縁膜（グラフェン粒子ＧＲを含有するＳＯＧ膜）を形成することができる（図１５）。この際、グラフェン粒子ＧＲを含有する第２膜ＰＲＯｂの膜厚を、パッドメタルＰＤＭの膜厚より大きくすることで、第２膜ＰＲＯｂの表面の平坦性を向上させることができる。また、保護膜ＰＲＯ中のグラフェン粒子ＧＲの粒径としては、例えば、０．５μｍ以上１μｍ以下とすることができる。さらに、層間絶縁膜中のグラフェン粒子ＧＲの粒径より小さいものを用いることが好ましい。また、平面形状は、丸に近いものが好ましく、立体形状として、球状がより好ましい。
【００７１】
グラフェン粒子ＧＲの添加量の範囲は、４０体積％以上７０体積％以下、より好ましくは５０体積％以上７０体積％以下、さらに好ましくは、６０体積％以上７０体積％以下である。
【００７２】
この後、保護膜ＰＲＯをパターニングすることにより、パッドメタルＰＤＭの表面を露出させる。パッドメタルの露出領域がパッド領域となる。例えば、パッド領域ＰＤは、基板（実装基板、配線基板ともいう）Ｓ０の表面に設けられた導電性部（配線の一部、パッド領域）と電気的に接続される（図１７、図１８参照）。
【００７３】
このように、本実施の形態によれば、層間絶縁膜（ＩＬ６、ＩＬ７）に加え、保護膜ＰＲＯ中にも、グラフェン粒子ＧＲを混合したので、層間絶縁膜および保護膜の熱伝導性が向上し、放熱性を向上させることができる。
【００７４】
（実施の形態３）
本実施の形態においては、半導体チップを封止した半導体装置について説明する。例えば、実施の形態１においては、半導体素子上のグローバル配線の上下に、グラフェン粒子ＧＲを混合した絶縁膜を層間絶縁膜や保護膜として用いたが、半導体チップを封止するモールド樹脂にもグラフェン粒子ＧＲを混合してもよい。
【００７５】
［構造説明］
図１６は、本実施の形態の半導体装置の構成を示す断面図である。図１６に示すように、パッドメタルＰＤＭ上に保護膜ＰＲＯが除去され、パッドメタルＰＤＭの一部が露出している。このパッドメタルＰＤＭの露出領域が、パッド領域ＰＤとなる。パッド領域ＰＤは、外部接続端子である。例えば、パッド領域ＰＤは、例えば、図１７に示すように、基板（実装基板、配線基板ともいう）Ｓ０の表面に設けられた導電性部（配線の一部、パッド領域）と電気的に接続される。図１７において、ＭＲは、例えば、エポキシ樹脂などからなる封止樹脂である。図１７は、本実施の形態の他の構成を示す断面図である。なお、保護膜ＰＲＯの開口部ＯＡ２以外の構成は、実施の形態１と同様であるためその説明を省略する。
【００７６】
図１８は、本実施の形態の半導体装置の構成を示す断面図である。図１８に示す半導体装置は、半導体チップＣＨと、この半導体チップを覆う封止樹脂（樹脂体）ＭＲとを有する。ここでは、半導体チップＣＨは、基板（実装基板、配線基板ともいう）Ｓ０上に、ダイボンディング材（例えば、樹脂ペースト）ＤＢを介して接着されている。半導体チップＣＨの上面には、パッド領域ＰＤが設けられている。このパッド領域ＰＤは、前述したように、半導体チップ内に形成された最上層配線（ここでは、パッドメタルＰＤＭの一部）である。半導体チップＣＨのパッド領域ＰＤは、基板Ｓ０の表面に設けられた導電性部（配線の一部、パッド領域）Ｍ１１と、ボンディングワイヤＷを介して接続されている。また、基板Ｓ０の裏面には、導電性部（配線の一部、パッド領域）Ｍ２２を介してバンプ電極ＢＰが形成されている。
【００７７】
そして、半導体チップＣＨを覆うように、封止樹脂ＭＲが設けられている（図１８）。封止樹脂ＭＲは、封止樹脂ＭＲの材料に制限はないが、例えば、熱硬化性のエポキシ樹脂、フェノール樹脂、メラミン樹脂などなどを用いることができる。また、図１８は、グラフェン粒子ＧＲを含有した封止樹脂ＭＲを用いた半導体装置を示す。このように、封止樹脂ＭＲ中に、グラフェン粒子ＧＲを混合することにより、封止樹脂ＭＲの熱伝導性が向上し、放熱性が向上する。
【００７８】
本実施の形態において、封止樹脂ＭＲ中に、混合するグラフェン粒子ＧＲの粒径（平均直径）は、例えば、１０μｍ以上５００μｍ以下とすることができる。粒径は、例えば、断面ＳＥＭ（スキャンニングエレクトスコープ）により測定したものである。粒子としては、グラフェンの単層膜または積層膜を粒状に加工したものを用いることができる。また、粒子としては、グラフェンの粉砕物（粒状物、粉状物）を、樹脂などで固めたものを用いてもよい。封止樹脂ＭＲ中への添加量（封止樹脂ＭＲ中の含有量）としては、４０体積％以上７０体積％以下、より好ましくは５０体積％以上７０体積％以下、さらに好ましくは、６０体積％以上７０体積％以下とすることができる。
【００７９】
前述したとおり、グラフェン粒子ＧＲのサイズは大きいほど熱伝導率を確保でき、グラフェン粒子ＧＲの添加量は多いほど熱伝導率を確保できるが、後述するように、樹脂の注入時において、液状樹脂を注入するためのノズルのつまりが懸念される。しかしながら、上記粒径の範囲や添加量の範囲であれば、ノズルつまりを回避し、樹脂の注入を効率的に行うことができる。
【００８０】
また、グラフェン粒子ＧＲのサイズや添加量によっては、ボンディングワイヤＷ間の短絡が考え得る。これに対しては、カリウムイオンなどの荷電不純物を混合することにより、グラフェンの移動度を低下させ、調整することがきる。また、プラズマ照射を行うことにより、カーボン結合を壊し、移動度を低下させることがきる。また、ボンディングワイヤＷの表面にコート剤を形成することにより、ボンディングワイヤＷ間の短絡を防止してもよい。例えば、ボンディングワイヤＷの表面をセラミックコートする。また、銅などの金属よりなるボンディングワイヤＷの表面を酸化することにより、絶縁コートしてもよい。
【００８１】
［製法説明］
次いで、本実施の形態の半導体装置の製造工程を説明するとともに、本実施の形態の半導体装置の構造をより明確にする。図１９は、本実施の形態の半導体装置の製造工程のフローを示す図である。図２０〜図２６は、本実施の形態の半導体装置の製造工程を示す図である。
【００８２】
図１９に示すように、本実施の形態の半導体装置の製造工程は、バックグラインド工程Ｓ１、ダイシング工程Ｓ２、ダイボンド工程Ｓ３、ワイヤーボンド工程Ｓ４、モールド工程（樹脂封止工程）Ｓ５、半田ボール形成工程Ｓ６、シンギュレーション工程Ｓ７およびマーキング工程Ｓ８を有する。
【００８３】
図２０に示す半導体チップは、ウエハから切り出されたものである。ウエハは、Ｓｉなどの半導体よりなる略円形の板状部材である。このウエハの主表面に、実施の形態１、２で説明したように、ＭＩＳＦＥＴなどの半導体素子が形成され、さらに、これらの素子が、複数の配線層を介して接続される。最上層配線上には、保護膜が形成され、保護膜の開口部から露出した最上層配線の一部がパッド領域ＰＤとなる（図１６参照）。なお、実施の形態１等においては、半導体素子の一例としてＭＩＳＦＥＴを形成する例を示したが、この他、半導体素子として、ＤＲＡＭやフラッシュメモリなどの記憶素子を形成してもよい。
【００８４】
半導体素子や配線の形成工程（前工程ともいう）の後、ウエハの裏面を研削して薄くする（バックグラインド工程Ｓ１）。例えば、ウエハの表面に保護テープを貼り、表面側を真空チャックテーブルにセットし、テーブルを回転させながら、裏面側を回転砥石で研削する。この後、裏面側にダイシング用のＵＶテープを張り付け、表面側の保護テープを剥離する。例えば、ウエハの厚さを、７５０μｍ程度から１００μｍ程度とする。
【００８５】
次いで、ウエハをチップ領域ごとに切り離す（ダイシング工程Ｓ２）。ウエハの表面側のスクライブライン（ダイシングエリア）に沿って、高速回転させた円盤状のブレードにより、ウエハを切断する。この際、ウエハの裏面のダイシング用のＵＶテープは切断されず、ＵＶテープ上に、略矩形の複数の半導体チップＣＨが接着した状態となる。
【００８６】
次いで、基板Ｓ０上に半導体チップＣＨを接着する（ダイボンディング工程Ｓ３）。例えば、ダイシング用のＵＶテープ上の複数の半導体チップＣＨに、ＵＶを照射し、ＵＶテープの接着力を低下させる。次いで、半導体チップＣＨの表面側をコレット（吸着部材）により吸着し、ＵＶテープから剥離しつつ、あらかじめ接着剤（樹脂ペースト）が塗布された基板Ｓ０上に押し付ける。次いで、加熱処理などにより、接着剤を硬化させる。なお、基板Ｓ０の表面と裏面には、印刷配線などの導電性部（配線の一部、パッド領域）Ｍ１１、Ｍ２２が形成されている。これらの導電性部Ｍ１１、Ｍ２２間は、例えば、基板Ｓ０を貫通するように設けられたビアにより接続されている。
【００８７】
次いで、図２１に示すように、半導体チップＣＨのパッド領域ＰＤと基板Ｓ０の導電性部Ｍ１１との間をボンディングワイヤＷで接続する（ワイヤボンディング工程Ｓ４）。ボンディングワイヤＷとしては、金、銅、アルミニウムなどの金属を用いることができる。例えば、金属のワイヤの一端に溶融ボールを形成し、これをパッド領域ＰＤ上に押しつぶしながら接着する（ボールボンディング）。ワイヤの他端は、基板Ｓ０の導電性部Ｍ１１に熱溶着する（ウェッジボンディング）。この他、超音波併用熱圧着方式にて、ワイヤボンディングを行ってもよい。
【００８８】
次いで、図２２〜図２４に示すように、半導体チップＣＨおよびボンディングワイヤＷの周辺を封止樹脂（モールド樹脂）ＭＲで覆う（モールド工程Ｓ５）。このように、半導体チップＣＨおよびボンディングワイヤＷを封止樹脂ＭＲで覆うことにより、機械的な外力により損傷を防止し、水分の侵入や埃の付着を防止することができる。樹脂材料としては、グラフェン粒子を含有する熱硬化樹脂を用いることができる。添加するグラフェン粒子ＧＲの粒径（平均直径）は、例えば、１０μｍ以上５００μｍ以下であり、粒子としては、グラフェンの単層膜または積層膜を粒状に加工したものを用いることができる。また、粒子としては、グラフェンの粉砕物（粒状物、粉状物）を、樹脂などで固めたものを用いてもよい。さらに、グラフェン粒子ＧＲの添加量としては、４０体積％以上７０体積％以下、より好ましくは５０体積％以上７０体積％以下、さらに好ましくは、６０体積％以上７０体積％以下とすることができる。
【００８９】
例えば、図２２に示すように、基板Ｓ０を上金型ＭＭ１と下金型ＭＭ２とで挟持する。上金型ＭＭ１と下金型ＭＭ２との間には、半導体チップＣＨおよびボンディングワイヤＷが配置されるキャビティＣが設けられている。ゲート（流入口）Ｇ１から、液状樹脂（ここでは、グラフェン粒子を含有する熱硬化樹脂）Ｒを注入し、キャビティＣ内に充填させる。なお、図２２においては、１のキャビティＣしか示していないが、液状樹脂Ｒは、ポットＰから複数のキャビティＣに注入される。例えば、図２３に示すように、比較的大きなポットＰからランナ（流路）Ｒ１を介して複数のキャビティＣに、液状樹脂Ｒを注入する（ポット方式）。また、図２４に示すように、複数の小規模のポットＰを設け、ポットＰからキャビティＣまでの距離を短くしてもよい（マルチポット方式）。液状樹脂（ここでは、グラフェン粒子を含有する熱硬化樹脂）ＲをキャビティＣに充填した後、熱処理を施すことにより、熱硬化性樹脂を硬化させ、金型をはずす（図２５）。
【００９０】
次いで、図２６に示すように、基板Ｓ０の導電性部Ｍ２２上に半田ボールを形成する（半田ボール形成工程Ｓ６）。例えば、基板Ｓ０の導電性部Ｍ２２上に、半田ペースト（図示せず）などを介して半田ボールを固着する。
【００９１】
この後、例えば、複数の半導体装置が、封止樹脂などにより連結した状態であれば、これらを切り離し、成形する（シンギュレーション工程Ｓ７）。次いで、半導体装置の表面（例えば、封止樹脂ＭＲの表面）に、製品の型番号などを刻印する（マーキング工程Ｓ８）。
【００９２】
このように、本実施の形態によれば、封止樹脂ＭＲ中に、グラフェン粒子ＧＲを混合したので、封止樹脂ＭＲの熱伝導性が向上し、放熱性を向上させることができる。
【００９３】
なお、図１８においては、基板Ｓ０上に半導体チップＣＨを実装したが、携帯用の端末など、小型機器の筐体に直接、半導体チップを実装してもよい。この場合も、半導体チップＣＨの周辺を、グラフェン粒子を混合した封止樹脂で覆う。この場合、半導体チップＣＨのみならず、筐体自体の放熱性も向上させることができる。
【００９４】
なお、本実施の形態においては、半導体チップＣＨを封止樹脂ＭＲで覆ったが、封止樹脂ＭＲを省略してもよい。
【００９５】
（実施の形態４）
本実施の形態では、実施の形態３の応用例について説明する。
【００９６】
（応用例１）
実施の形態３（図１８）においては、半導体チップＣＨと基板Ｓ０との間をワイヤボンディングにより接続したが、これらの間をいわゆるフェイスダウンボンディングにより接続してもよい。
【００９７】
図２７は、本実施の形態の応用例１の半導体装置の構成を示す断面図である。
【００９８】
図２７に示す半導体装置は、フリップチップ実装された半導体装置である。フリップチップ実装とは、基板上に半導体チップを実装する方法の１つであり、半導体チップの表面と基板とを電気的に接続する際、実施の形態３のように、ボンディングワイヤによって接続するのではなく、アレイ状に並んだバンプ（ここでは、スタッドバンプ）と呼ばれる突起状の端子によって接続するものである。
【００９９】
図２７に示す半導体チップＣＨの裏面には、スタッドバンプＳＢが設けられている。このスタッドバンプＳＢは、例えば、アレイ状に配置されている。また、基板Ｓ０の表面には、導電性部（配線の一部、パッド領域）Ｍ１１が設けられている。半導体チップＣＨのスタッドバンプＳＢと、基板Ｓ０の導電性部Ｍ１１とが、電気的に接続されている。即ち、半導体チップＣＨの裏面側と基板Ｓ０の表面側とが、スタッドバンプＳＢおよび導電性部Ｍ１１を介して接続されている。また、基板Ｓ０の裏面には、導電性部（配線の一部、パッド領域）Ｍ２２を介してバンプ電極ＢＰが形成されている。
【０１００】
そして、半導体チップＣＨの裏面と基板Ｓ０の表面との間の隙間には、アンダーフィル材ＵＦが充填されている。このアンダーフィル材ＵＦは、緩衝材としての機能を有する。なお、このアンダーフィル材ＵＦも、グラフェン粒子ＧＲを含有していてもよい。
【０１０１】
アンダーフィル材ＵＦとして用いられる樹脂に制限はないが、例えば、熱硬化性のエポキシ樹脂、フェノール樹脂、メラミン樹脂などを用いることができる。
【０１０２】
次いで、本応用例の半導体装置の製造工程を説明する。上記半導体素子や配線の形成工程（前工程ともいう）の後、ウエハの裏面を研削し（バックグラインド工程）、ウエハをチップ領域ごとに切り離す（ダイシング工程）。次いで、半導体チップＣＨの裏面に、スタッドバンプＳＢを形成する（スタッドバンプ形成工程）。スタッドバンプ材料としては、例えば、金などの金属を用いることができる。次いで、半導体チップＣＨのスタッドバンプＳＢの形成側を下側としつつ、スタッドバンプＳＢと基板Ｓ０の導電性部Ｍ１１とを位置合わせし、スタッドバンプＳＢと導電性部Ｍ１１とを接続する（フリップチップ実装工程）。この後、半導体チップＣＨと基板Ｓ０との間の隙間に、液状のアンダーフィル材を充填する。例えば、液状のアンダーフィル材を半導体チップＣＨの外周部から供給し、半導体チップＣＨの裏面と基板Ｓ０との間に流し込む。この後、熱処理を施すことにより、液状のアンダーフィル材を硬化させる。次いで、基板Ｓ０の導電性部Ｍ２２上に半田ボールを形成する（半田ボール形成工程）。例えば、基板Ｓ０の導電性部Ｍ２２上に、半田ペーストなどを介して半田ボールを固着する。次いで、半導体チップの表面を覆うように、樹脂封止ＭＲを設ける。
【０１０３】
この後、例えば、複数の半導体装置が連結した状態であれば、これらを切り離し、成形する（シンギュレーション工程）。次いで、半導体装置の表面（例えば、半導体チップＣＨの表面）に、製品の型番号などを刻印する（マーキング工程）。
【０１０４】
（応用例２）
本応用例においては、リードフレームパッケージ製品への適用例について説明する。図２８は、本実施の形態の応用例２の半導体装置の構成を示す断面図である。
【０１０５】
図２８に示す半導体装置は、半導体チップＣＨと、半導体チップＣＨが搭載されているダイパッドＤＰと、リードＬＤとを有する。半導体チップＣＨのパッド領域とリードＬＤとの間は、ボンディングワイヤＷで接続されている。そして、半導体チップＣＨの周囲およびリードＬＤの一端は、封止樹脂ＭＲで覆われている。
【０１０６】
半導体素子や配線の形成工程（前工程ともいう）の後、ウエハの裏面を研削し（バックグラインド工程Ｓ１）、ウエハをチップ領域ごとに切り離した（ダイシング工程Ｓ２）後、リードフレーム中のダイパッドＤＰ上に半導体チップＣＨを接着する（ダイボンディング工程）。リードフレームは、ダイパッドＤＰと、この周囲に配置された複数のリードＬＤを有する。次いで、半導体チップＣＨのパッド領域とリードＬＤとの間をボンディングワイヤＷで接続する（ワイヤボンディング工程）。
【０１０７】
この後、リードフレームを上金型と下金型とで挟持し、キャビティ内に、液状樹脂（ここでは、グラフェン粒子を含有する熱硬化樹脂）Ｒを注入する。次いで、熱処理を施すことにより、熱硬化性樹脂を硬化させ、封止樹脂ＭＲを形成する。
【０１０８】
この後、リードフレームの不要な個所切り離し、封止樹脂ＭＲから突出したリードＬＤを所望の形状に加工する。
【０１０９】
このように、本応用例においても、封止樹脂ＭＲ中にグラフェン粒子ＧＲを混合することで、封止樹脂ＭＲの熱伝導性が向上し、放熱性を向上させることができる。
【０１１０】
（実施の形態５）
実施の形態１〜４においては、伝熱用フィラーとしてグラフェン粒子を用いたが、カーボンナノチューブを用いてもよい。
【０１１１】
例えば、実施の形態１のグラフェン粒子に代えて、カーボンナノチューブを粉砕した粒子を用いてもよい。この層間絶縁膜中のカーボンナノチューブ粒子の粒径としては、例えば、０．５μｍ以上１μｍ以下とすることができる。また、層間絶縁膜への添加量の範囲は、４０体積％以上７０体積％以下、より好ましくは５０体積％以上７０体積％以下、さらに好ましくは、６０体積％以上７０体積％以下とすることができる。
【０１１２】
この封止樹脂中のカーボンナノチューブ粒子の粒径としては、例えば、１０μｍ以上５００μｍ以下とすることができる。また、封止樹脂への添加量の範囲は、４０体積％以上７０体積％以下、より好ましくは５０体積％以上７０体積％以下、さらに好ましくは、６０体積％以上７０体積％以下とすることができる。図２９は、カーボンナノチューブの構成を示す図である。黒丸が炭素原子である。
【０１１３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、実施の形態１等においては、配線Ｍ１〜配線Ｍ６を、ダマシン法により形成したが、パターニングにより形成してもよい。例えば、配線Ｍ１〜配線Ｍ６を、パッドメタルＰＤＭと同様にＡｌなどをパターニングすることにより形成してもよい。また、例えば、実施の形態１においては、層間絶縁膜ＩＬ６、ＩＬ７を単層膜としたが、これらを積層膜（例えば、窒化シリコン膜とその上のグラフェン粒子含有のＳＯＧ膜）としてもよい。また、実施の形態２においては、保護膜ＰＲＯを積層膜としたが、これを単層膜（例えば、グラフェン粒子含有のＳＯＧ膜）としてもよい。
【０１１４】
［付記］
［付記１］
半導体基板の上方に形成された第１配線と、
前記第１配線上に、第１絶縁層を介して配置された第２配線と、
前記第２配線上に、第２絶縁層を介して配置された第３配線と、
前記第３配線を覆う保護層と、
を有し、
前記第１絶縁層は、カーボンナノチューブ粒子を含有する、半導体装置。
【０１１５】
［付記２］
付記１記載の半導体装置において、
前記第１絶縁層は、前記カーボンナノチューブ粒子を含有するＳＯＧ膜である、半導体装置。
【符号の説明】
【０１１６】
ＢＭ  バリア導体膜
ＢＰ  バンプ電極
Ｃ  キャビティ
ＣＨ  半導体チップ
ＤＢ  ダイボンディング材
Ｄｎ  ｎ型半導体領域
Ｄｐ  ｐ型半導体領域
ＤＰ  ダイパッド
Ｇ１  ゲート（流入口）
ＧＥｎ  ゲート電極
ＧＥｐ  ゲート電極
ＧＩ  ゲート絶縁膜
ＧＲ  グラフェン粒子
ＩＬ１ａ  層間絶縁膜
ＩＬ１ｂ  層間絶縁膜
ＩＬ２〜ＩＬ７  層間絶縁膜
ＬＤ  リード
Ｍ１〜Ｍ７  配線
Ｍ１１、Ｍ２２  導電性部
ＭＧ６  配線溝
ＭＭ１  上金型
ＭＭ２  下金型
ＮＷ  ｎ型ウエル
ＯＡ１  開口部
ＯＡ２  開口部
Ｐ  ポット
ＰＤ  パッド領域
ＰＤＭ  パッドメタル
ＰＲＯ  保護膜
ＰＲＯａ  第１膜
ＰＲＯｂ  第２膜
ＰＷ  ｐ型ウエル
Ｒ  液状樹脂
Ｒ１  ランナ（流路）
Ｓ０  基板
Ｓ  半導体基板
ＳＴＩ  分離部
ＳＷ  サイドウォール
ＵＦ  アンダーフィル材
Ｖ１〜Ｖ６  ビア
ＶＨ１〜ＶＨ６  ビアホール
Ｗ  ボンディングワイヤ
【図１】
2017108047.tif 000003
【図２】
2017108047.tif 000004
【図３】
2017108047.tif 000005
【図４】
2017108047.tif 000006
【図５】
2017108047.tif 000007
【図６】
2017108047.tif 000008
【図７】
2017108047.tif 000009
【図８】
2017108047.tif 000010
【図９】
2017108047.tif 000011
【図１０】
2017108047.tif 000012
【図１１】
2017108047.tif 000013
【図１２】
2017108047.tif 000014
【図１３】
2017108047.tif 000015
【図１４】
2017108047.tif 000016
【図１５】
2017108047.tif 000017
【図１６】
2017108047.tif 000018
【図１７】
2017108047.tif 000019
【図１８】
2017108047.tif 000020
【図１９】
2017108047.tif 000021
【図２０】
2017108047.tif 000022
【図２１】
2017108047.tif 000023
【図２２】
2017108047.tif 000024
【図２３】
2017108047.tif 000025
【図２４】
2017108047.tif 000026
【図２５】
2017108047.tif 000027
【図２６】
2017108047.tif 000028
【図２７】
2017108047.tif 000029
【図２８】
2017108047.tif 000030
【図２９】
2017108047.tif 000031