(57)【要約】【課題】  ワイドギャップ半導体からなる半導体素子の端部における樹脂の剥離を防止できる、信頼性の高い半導体装置を提供する。【解決手段】  半導体装置は、ワイドギャップ半導体からなり、アクティブ領域と、アクティブ領域の周辺部に位置するターミネーション領域１２と、を有する半導体チップ１と、半導体チップを搭載する基板４と、半導体チップの表面に接合される配線導体７と、半導体チップを封止する封止樹脂１０とを備えるものであって、半導体チップは、ターミネーション領域を覆い、半導体チップの端面側におけるターミネーション領域の端部の上で終端する第１樹脂層５と、第１樹脂層の表面上から半導体チップの端面の表面上にかけて位置する第２樹脂層８とを有する。【選択図】図１
2017143185.tif 000002
【特許請求の範囲】
【請求項１】
ワイドギャップ半導体からなり、アクティブ領域と、前記アクティブ領域の周辺部に位置するターミネーション領域と、を有する半導体チップと、
前記半導体チップを搭載する基板と、
前記半導体チップの表面に接合される配線導体と、
前記半導体チップを封止する封止樹脂と、
を備える半導体装置において、
前記半導体チップは、
前記ターミネーション領域を覆い、前記半導体チップの端面側における前記ターミネーション領域の端部の上で終端する第１樹脂層と、
前記第１樹脂層の表面上から前記半導体チップの端面の表面上にかけて位置する第２樹脂層と、
を有することを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第２樹脂層は、前記基板の上まで延在することを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第２樹脂層は、前記半導体チップの表面と前記配線導体の接合部まで延在することを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記第２樹脂層は、前記第１樹脂層の表面上で終端することを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、さらに、
前記半導体チップの表面と前記配線導体の接合部を覆う第３樹脂層を有することを特徴とする半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記第１樹脂層は、前記半導体チップの端面側において、前記半導体チップの表面に対して略垂直な終端面を備えることを特徴とする半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記第１樹脂層は、前記アクティブ領域と前記ターミネーション領域との境界部から、前記半導体チップの内側へ向かって厚さが減少していくテーパー形状を備えることを特徴とする半導体装置。
【請求項８】
請求項１に記載の半導体装置において、
前記第１樹脂層は、ターミネーション上の最小厚さが２０〜８０μｍであることを特徴とする半導体装置。
【請求項９】
請求項１に記載の半導体装置において、さらに、
前記ターミネーション領域の表面上と、前記第１樹脂層との間において、前記ターミネーション領域を覆う、絶縁膜を備え、
前記第１樹脂層の厚さは、前記絶縁膜の厚さよりも大きいことを特徴とする半導体装置。
【請求項１０】
請求項１に記載の半導体装置において、
前記第１樹脂層は、ポリアミドイミド、ポリエーテルアミドイミド、ポリエーテルアミドの内の一種類あるいは複数種類からなることを特徴とする半導体装置。
【請求項１１】
請求項１に記載の半導体装置において、
前記第２樹脂層が、ポリイミド、ポリアミドイミドの内の一種類あるいは両方からなることを特徴とする半導体装置。
【請求項１２】
ワイドギャップ半導体からなる半導体チップを備える半導体装置の製造方法において、
半導体ウエハ上において、第１樹脂層を形成する第１工程と、
前記第１工程の後、前記半導体ウエハを複数の半導体チップに分割する第２工程と、
前記第２工程の後、前記半導体チップを基板上に接合する第３工程と、
前記第３工程の後、前記第１樹脂層の表面上から前記半導体チップの端面の表面上にかけて第２樹脂層を形成する第４工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、
前記第１工程では、前記半導体ウエハのスクライブラインに沿って前記第１樹脂層が形成されることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１２に記載の半導体装置の製造方法において、さらに、
前記第３工程と前記第４工程の間に、前記半導体チップに配線導体を接合する工程を含み、
前記第４工程においては、前記第２樹脂層を形成するための樹脂材が前記半導体チップの全体に塗布されることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１２に記載の半導体装置の製造方法において、さらに、
前記第４工程の後に、前記半導体チップに配線導体を接合する第５工程を含み、
前記第４工程においては、前記第２樹脂層を形成するための樹脂材を塗布する領域が前記第１樹脂の表面上で終端することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ワイドバンドギャップ半導体材料を用いる半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
インバータに代表される電力変換機器の中で、パワー半導体装置は整流機能やスイッチング機能をもつ主要な構成部品として使われている。パワー半導体装置の半導体材料として現在はシリコン（Ｓｉ）が主流であるが、物性に優れるシリコンカーバイド（ＳｉＣ）などのワイドバンドギャップ半導体を用いるパワー半導体装置の開発が進んでいる。
【０００３】
ワイドバンドギャップ半導体は、シリコンに対して絶縁破壊電界強度が一桁高く、所望の耐圧を得るために、半導体基板の厚さをシリコンよりも薄くできたり、半導体基板の不純物濃度をシリコンよりも高くできたりする。このため、素子抵抗が低減され、電力損失が大幅に低減できるので、ワイドバンドギャップ半導体はパワー半導体装置を構成する半導体材料に適している。特に、耐圧６００〜３３００Ｖという高耐圧のユニポーラ素子、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やショットキーバリアダイオード（Schottky Barrier Diode）などに適し、ワイドバンドギャップ半導体によって、これらの高耐圧パワー半導体素子、並びにこれらのパワー半導体素子を搭載するパワー半導体モジュールなどのパワー半導体装置の実用化が可能になる。
【０００４】
ワイドギャップ半導体は前述のように絶縁破壊電界強度が高いため、パワー半導体素子の半導体チップ内部の電界強度を高めることができる。このため、半導体チップ周辺の電界緩和領域（ターミネーション領域）を縮小して半導体チップの面積を削減できる。このとき、半導体チップに接するシリコーンゲルなどの封止樹脂にかかる電界強度も高くなるため、電界緩和領域の封止構造には高い絶縁破壊強度が求められる。これに対し、特許文献１および特許文献２に記載される従来技術が知られている。
【０００５】
特許文献１に記載の技術においては、ＳｉＣからなる半導体素子の電界緩和領域と、半導体素子を封止するシリコーンゲルとの間に、絶縁樹脂層が設けられる。
【０００６】
また、特許文献２の技術においては、ワイドギャップ半導体からなる半導体素子の端部表面に第１の絶縁樹脂膜および第２の絶縁樹脂膜が設けられ、さらに半導体素子が封止樹脂によってモールドされる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−１９１７１６号公報
【特許文献２】特開２０１４−１１６３３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記従来技術によれば、半導体素子を封止する樹脂の電界を緩和できるが、半導体チップ端部から絶縁樹脂が剥離しやすく、半導体装置の信頼性が低いという問題がある。
【０００９】
そこで、本発明は、ワイドギャップ半導体からなる半導体素子の端部における樹脂の剥離が防止できる、信頼性の高い半導体装置を提供する。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明による半導体装置は、ワイドギャップ半導体からなり、アクティブ領域と、アクティブ領域の周辺部に位置するターミネーション領域と、を有する半導体チップと、半導体チップを搭載する基板と、半導体チップの表面に接合される配線導体と、半導体チップを封止する封止樹脂とを備えるものであって、半導体チップは、ターミネーション領域を覆い、半導体チップの端面側におけるターミネーション領域の端部の上で終端する第１樹脂層と、第１樹脂層の表面上から半導体チップの端面の表面上にかけて位置する第２樹脂層とを有する。
【００１１】
また、本発明による半導体装置の製造方法は、ワイドギャップ半導体からなる半導体チップを備える半導体装置の製造方法であって、半導体ウエハ上において、第１樹脂層を形成する第１工程と、第１工程の後、半導体ウエハを複数の半導体チップに分割する第２工程と、第２工程の後、半導体チップを基板上に接合する第３工程と、第３工程の後、第１樹脂層の表面上から半導体チップの端面の表面上にかけて第２樹脂層を形成する第４工程とを含む。
【発明の効果】
【００１２】
本発明によれば、ＳｉＣ半導体装置の強電界部が第１樹脂層で覆われると共に、第２樹脂層により第１樹脂層の剥離が防止される。これにより、ＳｉＣ半導体装置の高耐圧特性の信頼性が向上する。
【００１３】
上記した以外の課題、構成および効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例１である半導体モジュールの部分断面を示す。
【図２】実施例１の半導体モジュールの製造方法を示すフロー図である。
【図３】耐高電界樹脂層の形成手段を示す。
【図４】耐高電界樹脂材塗布後におけるＳｉＣウエハの表面状態を示す。
【図５】ダイシング手段を示す。
【図６】耐高電界樹脂層を形成する工程におけるＳｉＣウエハの部分断面図である。
【図７】ダイシング工程におけるＳｉＣウエハの部分断面図である。
【図８】ダイシング後のＳｉＣウエハの部分断面図である。
【図９】ダイシングによって形成されるダイオードチップの断面図である。
【図１０】ワイヤボンディング工程におけるダイオードチップおよび基板の断面図である。
【図１１】耐高電界樹脂層の形状の変形例を示す、ダイオードチップの断面図である。
【図１２】耐高電界樹脂層の形状の変形例を示す、ダイオードチップの断面図である。
【図１３】実施例１の半導体モジュールの全体構成を示す概略断面図である。
【図１４】半導体モジュール内におけるダイオードチップの部分断面図である。
【図１５】本発明の実施例２である半導体モジュールの部分断面を示す。
【図１６】実施例２の半導体モジュールの製造方法を示すフロー図である。
【図１７】本発明の実施例３である半導体モジュールの部分断面を示す。
【図１８】実施例３の半導体モジュールの製造方法を示すフロー図である。
【図１９】実施例４の半導体モジュールにおける基板のレイアウト構成を示す。
【図２０】図１９におけるＭＯＳＦＥＴチップの上面を示す。
【図２１】実施例４の変形例におけるＭＯＳＦＥＴチップの上面を示す。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について、図面を用いて説明する。各図において、参照番号が同一のものは同一の構成要件あるいは類似の機能を備えた構成要件を示している。以下の各実施例において、半導体装置は半導体モジュールである。
【００１６】
なお、以下に説明する各実施例において、半導体素子を構成するワイドギャップ半導体はＳｉＣとするが、ＳｉＣに限らず、窒化ガリウム（ＧａＮ）なども適用することができる。
【実施例１】
【００１７】
図１は、本発明の実施例１である半導体モジュールの部分断面を示す。本半導体モジュールにおいては、ＳｉＣダイオードが実装される。
【００１８】
ＳｉＣダイオードを構成するダイオードチップ１は、基板４上に実装される。ここで、基板４は、セラミック絶縁板の表面および裏面にそれぞれ設けられる表面導体層３および裏面導体層１４を有し、ＳｉＣダイオードのカソード電極１５と表面導体層３が、半田２を介して接合されている。裏面導体層１４は、半導体モジュールが備える図示されないベースプレート、例えば放熱用金属基板に接合される。なお、半田２に代えて、焼結金属などの接合層を適用することができる。また、ＳｉＣダイオードのアノード電極６には、配線導体である金属ワイヤ７が接合されている。金属ワイヤ７は、ダイオードチップ１の中央部における接合部９において、例えば超音波ボンディングによって、アノード電極６の表面に接合される。また、金属ワイヤ７は、ヒール部１６が構成されるように、接合部９から延びている。
【００１９】
ダイオードチップ１のアクティブ領域の周辺部におけるＳｉＣダイオードのターミネーション領域１２の表面には、二酸化シリコン（ＳｉＯ２）からなる無機膜が接する。ここで、アクティブ領域とは、半導体素子中で主電流が流れる領域であり、ターミネーション領域とは、所望の耐圧を確保するために、半導体チップの周辺部において素子内の電界集中を緩和するために設けられる領域である。無機膜の表面には、ポリイミドなどからなる絶縁膜１３が接し、絶縁膜１３によってターミネーション領域１２上が覆われる。無機膜および絶縁膜は、ターミネーション領域の表面を保護する保護層となる。
【００２０】
さらに、絶縁膜１３の表面に接触する、絶縁膜１３よりも厚い耐高電界樹脂層５が、ターミネーション領域１２の表面上を覆う。耐高電界樹脂層５は、金属ワイヤ７下におけるＳｉＣダイオードのアクティブ領域の周辺部におけるアノード電極６の表面上に延在すると共に、ダイオードチップ１の端面上で終端する。耐高電界樹脂層５の終端面１１は、基板４の表面に垂直なダイオードチップ１の端面に連続する。従って、耐高電界樹脂層５の終端面も基板４の表面に略垂直である。
【００２１】
さらに、密着樹脂層８が、耐高電界樹脂層５の終端面１１および終端面に続く耐高電界樹脂層の表面、並びに、ダイオードチップ１の端面に接触して、これら面上を覆う。耐高電界樹脂層５の終端面１１とダイオードチップ１の端面との接触部が密着樹脂層８によって覆われるため、耐高電界樹脂層５の剥離が防止される。これにより、半導体モジュールの信頼性が向上する。
【００２２】
なお、本実施例１において、密着樹脂層８は、アノード電極６の表面上、金属ワイヤ７のヒール部１６、およびアノード電極６と金属ワイヤ７との接合部９まで延在する。これにより、接合部９が密着樹脂８によって覆われるので、アノード電極６と金属ワイヤ７との接合が補強される。また、密着樹脂層８は、ダイオードチップ１の端面に隣接する基板４の表面上まで延在して、表面導体層３に接触している。このため、密着樹脂層８は、耐高電界樹脂層５の終端面１１およびダイオードチップ１の端面に、高い密着性をもって接触するので、耐高電界樹脂層５の終端面１１およびダイオードチップ１の端面から剥離しにくい。これにより、半導体モジュールの信頼性が向上する。
【００２３】
上述のようにダイオードチップ１が実装される基板４の裏面導体層１４は、図示されないベースプレートに接合されている。また、本実施例１の半導体モジュールは、基板４およびベースプレートを囲む図示されない樹脂ケースを備えている。この樹脂ケース内に充填されている封止樹脂であるシリコーンゲル１０によりダイオードチップ１は覆われている。すなわち、ダイオードチップ１は、半導体モジュール内の基板４上においてシリコーンゲル１０によって封止されている。ＳｉＣダイオードのターミネーション領域１２上においてシリコーンゲル１０にかかる電界が耐高電界樹脂層５によって有効に緩和されると共に、密着樹脂層８によって耐高電界樹脂層５の剥離が防止されるので、ＳｉＣダイオードの高電圧阻止特性の信頼性が向上する。従って、半導体モジュールの信頼性が向上する。
【００２４】
本実施例１において、耐高電界樹脂層５の終端面１１は、ダイオードチップ１の垂直端面に続く、基板４の表面に対する略垂直な面であり、かつターミネーション領域１２の内側端部上からダイオードチップ１の中央部に向って膜厚が減少している。これによって、ターミネーション領域１２上においては、シリコーンゲル１０の電界緩和のための所望の厚さを確保しながら、少量の耐高電界樹脂層によって効率的に高電界領域を被覆することができる。従って、耐高電界樹脂層５を被覆する密着樹脂層８と相俟って、少量の耐高電界樹脂層５によってＳｉＣダイオードの高電圧阻止特性の信頼性が向上する。
【００２５】
なお、耐高電界樹脂層５の材料としては、ポリアミドイミド、ポリエーテルアミドイミド、ポリエーテルアミドの内の一種、あるいは複数種の複合体などが適用できる。この場合、耐高電界樹脂層５の絶縁破壊電界強度は２３０ｋＶ／ｍｍで、シリコーンゲル１０の１０倍以上の特性を有する。また、密着樹脂層８の材料としては、密着性を向上するために、ポリイミド、ポリアミドイミドの内の一種、あるいは両方の複合体などが好ましい。
【００２６】
次に、製造方法について、図２〜５を用いて説明する。
【００２７】
図２は、本実施例１の半導体モジュールの製造方法を示すフロー図であり、耐高電界樹脂層５の形成工程以降の製造工程（実装組立工程）を示す。図３は、耐高電界樹脂層５の形成手段を示す。図４は、耐高電界樹脂材塗布後におけるＳｉＣウエハの表面状態を示す。図５は、ダイシング手段を示す。
【００２８】
図２に示すように、まず、ウエハ処理工程が完了したＳｉＣウエハの表面上に耐高電界樹脂層を形成する（工程Ｓ１１）。この時、図３に示すように、ＳｉＣウエハ１７におけるスクライブライン１８上に耐高電界樹脂層を形成する。形成手段として、ディスペンサー１９によってペースト状の耐高電界樹脂材２０を格子状に塗布する。本実施例１においては、画像処理よって検出されるスクライブラインの位置に耐高電界樹脂材２０が塗布されるように、ディスペンサー１９が自動制御される。このため、ＳｉＣウエハのセット時に、ＳｉＣウエハ全体に対するアライメントを行えば、スクライブライン上に高精度で耐高電界樹脂材２０を塗布することができる。
【００２９】
耐高電界樹脂材２０の塗布後、硬化のための熱処理を行う。熱処理条件は、１００℃で３０分、さらに２００℃で１時間である。このような熱硬化処理の後、不活性雰囲気において、３００℃で１時間の高温熱処理を行う。このような追加の高温熱処理によって、後続のチップマウント工程（工程Ｓ１５）の高温熱処理（最大３５５℃）における脱ガスを抑制することできる。本発明者による熱処理と脱ガスの関係の検討によれば、追加の高温熱処理における最高温度は、後続のチップマウント工程における熱処理の最高温度以下であれば良く、４００℃以下であれば耐高電界樹脂層の耐性の範囲内である。なお、本発明者は、ＴＤＳ（Thermal Desorption Spectrometry）装置（昇温脱離ガス分析装置）を用いて、熱処理と脱ガスの関係を評価している。
【００３０】
上述のように、耐高電界樹脂材２０は、ＳｉＣウエハ１７のスクライブライン１８に沿って格子状に塗布される。このため、図４に示すように、ダイオードチップとなる各領域のチップ端、ターミネーション領域１２およびターミネーション領域１２に続くアクティブ領域の一部に、すなわちチップ端から図４中の環状破線までの領域２３に、耐高電界樹脂材２０を塗布することができる。また、縦横のスクライブラインの交差箇所２１において、余剰の耐高電界樹脂材が広がって、電界が集中しやすい、ターミネーション領域１２のコーナ部分２２を効果的に覆うことができる。
【００３１】
工程Ｓ１１の次に、ウエハ状態で電気特性を検査する（工程Ｓ１２）。本工程Ｓ１２においては、電界強度の強いターミネーション領域が耐高電界樹脂層で覆われているので、大気中放電が抑制されるため、ＳｉＣダイオードに対する高電圧の印加試験を容易に行うことができる。
【００３２】
工程Ｓ１２の次に、図５に示すように、ＳｉＣウエハを、ダイサーブレード２４によってスクライブライン１８に沿ってダイシングする（工程Ｓ１３）。これにより、ＳｉＣウエハは、複数、例えば数十個〜数百個程度のダイオードチップに分割される。
【００３３】
工程Ｓ１３の次に、チップ状態で電気特性を検査する（工程Ｓ１４）。工程Ｓ１２と同様に、本工程Ｓ１４においても、ＳｉＣダイオードに対する高電圧の印加試験を容易に行うことができる。
【００３４】
工程Ｓ１４の次に、基板４にダイオードチップ１をマウントする（工程Ｓ１５）。本工程Ｓ１５においては、高温半田を用いて、還元性雰囲気中において、最大３５５℃で熱処理を行う。これによって、ダイオードチップ１が基板４に接合され、ＳｉＣダイオードのカソード電極１５が基板４の表面導体層３に接合される。
【００３５】
工程Ｓ１５の次に、基板４上にマウントされるダイオードチップにワイヤボンディングを施す（工程Ｓ１６）。これにより、ＳｉＣダイオードのアノード電極６に金属ワイヤ７が接合される。なお、金属ワイヤ７としては、アルミワイヤなどが用いられる。
【００３６】
工程Ｓ１６の次に、ダイオードチップ１ごとに、密着樹脂材をダイオードチップ１の全面に塗布し、熱処理により硬化して密着樹脂層８を形成する（工程Ｓ１７）。熱処理温度は、高温半田の融点よりも低い２００℃から３００℃の範囲で設定される。本工程Ｓ１７により、図１に示すような密着樹脂層８を形成することができる。
【００３７】
工程Ｓ１７の次に、基板４を、モジュール底面となるベースプレートに接合する（Ｓ１８）。本工程Ｓ１８では、基板４の裏面導体層１４とベースプレートの表面とが接合される。本工程Ｓ１８における接合材としては、工程Ｓ１５で用いられる接合材、すなわち高温半田よりも融点の低い接合材、例えば低温半田が用いられる。なお、接合材として、焼結金属を用いても良い。
【００３８】
工程Ｓ１８の次に、樹脂ケースなどを取り付けるモジュールアセンブリが行われると共に、樹脂ケース内に、封止樹脂として、シリコーンゲルが封入される（工程Ｓ１９）。
【００３９】
上述の工程Ｓ１１〜Ｓ１９（図２）によって、図１に示すような実施例１の半導体モジュールを製作することができる。
【００４０】
上記製造方法によれば、ウエハ状態で耐高電界樹脂層５を形成するので、数十あるいは数百個のダイオードチップにおける耐高電界樹脂層５を一括形成できる。このため、製造に要する時間が短縮され、生産性が向上する。また、密着樹脂材をダイオードチップ１の全面に塗布して密着樹脂層８を形成するので、密着樹脂層８はダイオードチップの全面とダイオードチップ１に隣接する基板４の表面に接する。これにより、密着樹脂層８と、耐高電界樹脂層５および半導体チップとの密着性が向上するので、耐高電界樹脂層５の剥離が防止できる。
【００４１】
また、ワイヤボンディング後に密着樹脂層８を形成するので、金属ワイヤを、密着樹脂層に干渉されることなく、確実にダイオードチップのアノード電極表面に接合できる。さらに、金属ワイヤ７とアノード電極６との接合部９や、金属ワイヤ７のヒール部１６が密着樹脂層８によって覆われるので、金属ワイヤ７とアノード電極６の接合強度が向上する。
【００４２】
ここで、本実施例１の耐高電界樹脂層の形状および形状に関わる製造工程について、図６〜１２を用いて説明する。
【００４３】
図６は、図２における工程Ｓ１１、すなわち耐高電界樹脂層を形成する工程におけるＳｉＣウエハの部分断面図である。ディスペンサーの塗布ノズル２５から吐出される耐高電界樹脂材２０が、ＳｉＣウエハ上におけるＳｉＣダイオードのターミネーション領域１２の上に塗布されると、ペースト状の耐高電界樹脂材２０は横方向に若干広がる。このため、耐高電界樹脂層５の形状２７は、耐高電界樹脂層５の断面両端部において、膜厚が徐々に薄くなるテーパー形状２６を有する。テーパー形状２６は、ターミネーション領域１２とアクティブ領域の境界部すなわち電極境界端２８からチップ内側に向かって厚さが減少していく。
【００４４】
アノード電極は等電位面になるため、ターミネーション領域１２からの電界は断面で見て電極端境界２８を中心に拡がっていく。従って、電極境界端部で電界が集中しやすい。これに対し、前述のテーパー形状２６によれば、電極境界端２８上で膜厚が確保されている。さらに、本テーパー形状２６によれば、金属ワイヤの接合部（図１の９）が位置ズレにより電極端部に接近する場合でも、接合部のヒール１６の立ち上がり部が耐高電界樹脂層５と干渉しにくい。このため、金属ワイヤから受ける応力による耐高電界樹脂層５の損傷や剥離が防止される。またテーパー形状２６は、耐高電界樹脂材がＳｉＣウエハの表面に接触する際に形成されるので、パターニング工程が不要となる。
【００４５】
なお、テーパー形状以外の部分における耐高電界樹脂層の厚さは、例えば８０μｍというようにかなり厚いため、厚さ１０μｍ程度までの膜のパターニングに適用する一般的なホトリソグラフィが適用しにくい。さらに、基板にダイオードチップをマウント後に耐高電界樹脂層を形成する場合においても、基板にマウントした状態のダイオードチップは面内方向および高さ方向に位置ずれがあるため、正確なパターニングが難しい。これに対し、テーパー形状２６は、図３および図６に示すようなＳｉＣウエハ上へ耐高電界樹脂材を塗布することにより、ホトリソグラフィなどのパターニング工程なしで、所定の位置に精度よく形成できる。
【００４６】
テーパー形状２６は電界強度の高い電極端境界２８を覆うように裾部がアノード電極６とオーバーラップしている。オーバーラップ長２９は、ワイヤボンディングに用いる電極領域を確保するため、１ｍｍ以内とすることが好ましい。このようなテーパー形状を形成しかつ所望の厚さが確保されるように、耐高電界樹脂材の塗布条件が設定される。
【００４７】
耐高電界樹脂材の塗布条件として、ディスペンサーのノズル径、吐出圧、ギャップ長（ノズルと塗布対象の距離）、塗布速度（ノズルの面内移動速度）、塗布材料としての耐高電界樹脂材の温度が、所望の塗布膜厚と塗布線幅が得られるように調整される。なお、耐圧３．３ｋＶクラス以上のような高耐圧素子においては、内部電界が強く、耐高電界樹脂層の膜厚が、半導体素子に形成される一般的な樹脂層より厚くなるため、耐高電界樹脂材を複数回塗布しても良い。例えば、耐高電界樹脂材を塗布した後、大気中において、６０℃という低温で熱処理して仮硬化を行い、その後、仮硬化された耐高電界樹脂材上に、耐高電界樹脂材を再度塗布する。同様に、所望の膜厚に応じて、複数回、高電界樹脂材を塗布する。これにより、膜厚を厚くすることができる。
【００４８】
図７は、図２における工程Ｓ１３、すなわちダイシング工程におけるＳｉＣウエハの部分断面図である。また、図８は、ダイシング後のＳｉＣウエハの部分断面図である。さらに、図９は、ダイシングによって形成されるダイオードチップの断面図である。
【００４９】
図７に示すように、ダイシングブレード２４によってＳｉＣウエハが切断される。これにより、ＳｉＣウエハは、図８に示すように、耐高電界樹脂層５が形成された複数（数十〜数百個）のダイオードチップに分割される。図９に示すように、分割された各ダイオードチップ１において、耐高電界樹脂層５は、ダイオードチップ１の外周端部において略垂直な終端面を有し、ターミネーション領域１２において、チップ外周端部までほぼ最大の厚さを有する。これにより、半導体材料をＳｉＣにすることによって幅が低減され電界強度が高くなるターミネーション領域１２において、所望の厚さを確保することができる。従って、ＳｉＣダイオードの高電圧阻止特性の信頼性が向上する。
【００５０】
図１０は、図２の工程Ｓ１６、すなわちワイヤボンディング工程におけるダイオードチップ１および基板４の断面図である。上述したように、耐高電界樹脂層は、金属ワイヤ７に干渉しないので、耐高電界樹脂層の形状は、ワイヤボンディング工程後においても保持される。
【００５１】
図１１および図１２は、耐高電界樹脂層の形状の変形例を示す、ダイオードチップの断面図である。図１１に示す耐高電界樹脂層の形状は、ダイオードチップ端面側における終端部の上部の一部が凹形状あるいは切り欠き状３０を有する。また、図１２に示す耐高電界樹脂層の形状は、ダイオードチップ端面側における終端部の上部の一部が凸形状３１を有する。これら変形例おいても、耐高電界樹脂層の終端面は略垂直面であり、実施例１と同様の効果を有する。また、これらの変形例においても、密着樹脂層８によって耐高電界樹脂層の剥離が防止されるので、ＳｉＣダイオードおよび半導体モジュールの信頼性が向上する。
【００５２】
なお、図１１および図１２に示す耐高電界樹脂層の形状は、耐高電界樹脂材の熱硬化条件（温度，時間）やダイシング条件（ブレード回転数や移動速度）を調整することによって形成される。
【００５３】
次に、上述の製造方法によって製作される、本実施例１の半導体モジュールの全体構成について説明する。
【００５４】
図１３は、本実施例１の半導体モジュールの全体構成を示す概略断面図である。ダイオードチップ１およびＩＧＢＴ（Insulated Gate Bipolar Transistor）チップ３３が接合される基板４が、放熱用のベースプレート４に接合される。なお、ＩＧＢＴチップ３３の半導体材料はシリコン（Ｓｉ）である。ダイオードチップ１およびＩＧＢＴチップ３３は、基板４上において、基板４の表面導体層および金属ワイヤによって、逆並列に接続され、アーム回路を構成する。基板４上には、アーム回路の外部電極端子３５が接合される。ベースプレート３４には、ダイオードチップ１およびＩＧＢＴチップ３３が接合される基板４を囲む樹脂ケース３２が接着される。外部電極端子３５は、樹脂ケース３２の外部に取り出され、樹脂ケース３２の内部空間３６には、封止樹脂として、シリコーンゲルが充填される。
【００５５】
図１４は、図１３の半導体モジュール内におけるＳｉＣ−ダイオードチップの部分断面図である。シリコーンゲル中の電界の強度が、シリコーンゲルの絶縁破壊電界強度（１４ｋＶ／ｍｍ程度）を超えないためには、ターミネーション領域上の耐高電界樹脂層５の厚さは、電界が集中しやすい領域、すなわち素子内の電界を緩和するための不純物領域３７とアクティブ領域との境界部から、ダイオードチップの端部までの領域において、所定の厚さを確保する。図１４では、Ａ−Ｂ地点間、すなわちＪＴＥ（Junction Termination Extension）を構成する不純物領域３７とアクティブ領域の境界部からチャネルストッパ３９までの領域において、耐高電界樹脂層５の厚さは、所定の下限値以上の厚さが確保される。
【００５６】
耐高電界樹脂層５の厚さの下限値は２０〜８０μｍ程度であるが、耐圧３．３ｋＶ級の場合で５０〜８０μｍが好ましく、耐圧１．２ｋＶ級および１．７ｋＶ級では２０μｍ程度が好ましい。なお、耐高電界樹脂層５にかかる応力を抑制するために、耐高電界樹脂層５の厚さは、５００μｍ以下とすることが好ましい。
【００５７】
なお、ＪＴＥに代えて、ＦＬＲ（Field Limiting Ring）を用いても良い。
【００５８】
図１４に示されるように、ターミネーション領域においては、半導体ＳｉＣの表面から上方に向って、下地層である酸化シリコン膜（ＳｉＯ２膜）３８、絶縁膜１３、耐高電界樹脂層５、密着樹脂層８（図示せず）、封止樹脂であるシリコーンゲルが、この順に積層されている。ここで、下地層の比誘電率と封止樹脂の比誘電率の差を低減し、かつ下地層の比誘電率≧絶縁膜および耐高電界樹脂層並びに密着樹脂層の比誘電率≧封止樹脂の比誘電率として、下地層から封止樹脂に向って比誘電率が緩やかに変化し、各比誘電率の差が小さいことが好ましい。これにより、積層界面における電荷の蓄積が抑制され、素子特性の変動が防止される。
【００５９】
例えば、下地層３８、保護膜１３、耐高電界樹脂層５、密着樹脂層８および封止樹脂が、それぞれ、酸化シリコン膜（ＳｉＯ２膜）、ポリイミド膜、ポリエーテルアミド、ポリイミドおよびシリコーンゲルである場合、比誘電率は、それぞれ、３．８〜４．１、約２．９、約３．２、約２．９および約２．７である。従って、この場合、上述の比誘電率の関係をほぼ満足する。
【００６０】
以上の詳述のように、本実施例１によれば、半導体ＳｉＣからなる半導体素子の端部における耐高耐圧樹脂の剥がれが防止できるので、高耐圧で、かつ信頼性の高い、半導体素子、並びにそれを搭載する半導体モジュールが得られる。
【実施例２】
【００６１】
以下、本発明の実施例２について、図１５，１６を用いて、主に実施例１と異なる点について説明する。
【００６２】
図１５は、本発明の実施例２である半導体モジュールの部分断面を示す。なお、本実施例２の半導体モジュールの全体構成は、実施例１（図１３）と同様である。
【００６３】
本実施例２において、密着樹脂層８は、ダイオードチップ１の端面から内側に向って延在するが、実施例１とは異なり、耐高電界樹脂層５上で終端している。従って、密着樹脂層８は、金属ワイヤ７、金属ワイヤ７のヒール部１６、および金属ワイヤ７とアノード電極６の接合部９から離れ、これらとは接触しない。これにより、金属ワイヤ７が密着樹脂層８から応力を受けることが無いので、金属ワイヤ７や接合部９の信頼性が向上する。
【００６４】
図１６は、本実施例２の半導体モジュールの製造方法を示すフロー図であり、耐高電界樹脂層５の形成工程以降の製造工程（実装組立工程）を示す。
【００６５】
本実施例２の製造方法において、工程Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４，Ｓ２５，Ｓ２８，Ｓ２９は、それぞれ、実施例１の製造方法（図２）における工程Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１８，Ｓ１９と同様である。
【００６６】
また、図１６の工程Ｓ２６，Ｓ２７が示すように、本実施例２の製造方法においては、実施例１の製造方法（図２中のＳ１６，１７）とは異なり、基板４にダイオードチップ１をマウント後に、まず密着樹脂層８を形成し、その後、ワイヤボンディングを行う。ここで、密着樹脂層８は、図１５に示すように耐高電界樹脂層５上で終端するように密着樹脂材が塗布されてパターンニングされるが、ワイヤボンディングの前であるため、金属ワイヤ７に阻害されることなく、容易にパターンニングすることができる。また、密着樹脂層形成後において、アノード電極６の表面は露出しているので、容易に金属ワイヤ７を接合することができる。
【実施例３】
【００６７】
以下、本発明の実施例３について、図１７，１８を用いて、主に実施例２と異なる点について説明する。
【００６８】
図１７は、本発明の実施例３である半導体モジュールの部分断面を示す。なお、本実施例３の半導体モジュールの全体構成は、実施例１（図１３）と同様である。
【００６９】
本実施例３においては、実施例２とは異なり、アノード電極６の表面上において、接合部９およびヒール部１６およびそれらの周囲がワイヤ補強樹脂４０で被覆されている。これにより、接合部９の強度が向上する。また、ワイヤ補強樹脂４０の厚さを変えることにより、金属ワイヤ７や接合部がワイヤ補強樹脂４０から受ける応力を低減できるので、信頼性が向上する。
【００７０】
図１８は、本実施例３の半導体モジュールの製造方法を示すフロー図であり、耐高電界樹脂層５の形成工程以降の製造工程（実装組立工程）を示す。
【００７１】
本実施例３の製造方法において、工程Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４，Ｓ３５，Ｓ３６，Ｓ３７，Ｓ３９，Ｓ４０は、それぞれ、実施例２の製造方法（図１８）における工程Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４，Ｓ２５，Ｓ２６，Ｓ２７，Ｓ２８，Ｓ２９と同様である。
【００７２】
また、図１８の工程Ｓ３８が示すように、本実施例３の製造方法においては、実施例２の製造方法とは異なり、ワイヤボンディング後、かつ基板ベースプレート接合前に、ワイヤ補強樹脂４０が形成される。これにより、接合部９を補強することができる。ここで、ワイヤ補強樹脂４０を形成するための樹脂材の塗布量を調整することにより、ワイヤ補強樹脂４０の厚さを容易に調整することができる。さらに、ワイヤ補強樹脂４０を形成するための樹脂材は、耐高電界樹脂層５に囲まれるアノード電極６の表面に塗布されるので、塗布位置の位置合わせが容易であり、生産性が向上する。
【実施例４】
【００７３】
以下、本発明の実施例４である半導体モジュールについて、図１９，２０，２１を用いて説明する。本実施例４の半導体モジュールは、スイッチング素子およびダイオードとして、それぞれＳｉＣ−ＭＯＳＦＥＴおよびＳｉＣダイオードを搭載する。なお、本実施例４の半導体モジュールの全体構成は、実施例１（図１３）と同様である。
【００７４】
図１９は、本実施例４の半導体モジュールにおける基板のレイアウト構成を示す。
【００７５】
基板４の表面導体層３（図１）は、左右対称なパターン形状を有する、ゲートパターン４３、共通ソース回路パターン４４、共通ドレイン回路パターンに分割されている。
【００７６】
複数個、本実施例４では４個のＭＯＳＦＥＴチップ４１が、基板上で、左右対称に配置さる。各ＭＯＳＦＥＴチップ４１の裏面側に設けられるドレイン電極が共通ドレイン回路パターンに電気的に接合される。各ＭＯＳＦＥＴチップ４１の表面側中央部に設けられるゲート電極パッド４２とゲートパターン４３とが、金属ワイヤ７によって電気的に接続される。また、各ＭＯＳＦＥＴチップ４１の表面側に設けられるソース電極と共通ソース回路パターン４４とが、金属ワイヤ７によって電気的に接続される。
【００７７】
複数個、本実施例４では１０個のダイオードチップ１が、基板上で、左右対称に配置さる。各ダイオードチップ１の裏面側に設けられるカソード電極が共通ドレイン回路パターンに電気的に接合される。各ダイオードチップ１の表面側に設けられるアノード電極と共通ソース回路パターン４４とが、金属ワイヤ７によって電気的に接続される。
【００７８】
共通ソース主端子コンタクト４５および共通ドレイン主端子コンタクト４６には、それぞれ、外部ソース電極および外部ドレイン電極が電気的に接続される。
【００７９】
なお、図１９において、基板の右半分については、金属ワイヤ７の記載を省略している。
【００８０】
図２０は、図１９におけるＭＯＳＦＥＴチップ４１の上面を示す。図示されていないが、本実施例４におけるＭＯＳＦＥＴチップ４１は、実施例１〜３と同様に、ターミネーション領域において耐高電界樹脂層５および密着樹脂層８を備えている。他の樹脂被覆構成も、実施例１〜３のいずれかが適用される。さらに、本実施例４の実装組み立て工程として、前述の製造方法（図２、図１６、図１８）を適用することができる。
【００８１】
耐高電界樹脂層５は、他の実施例と同様に、ターミネーション領域に隣接するアクティブ領域の一部、すなわち図２０中の環状破線の位置まで延在している。すなわち、ターミネーション領域側のソース電極端からソース電極上の破線までの領域において、耐高電界樹脂層５はソース電極とオーバーラップしている。また、本実施例４においては、ＭＯＳＦＥＴチップの中央部にゲート電極パッド４２が位置する。すなわち、ゲート電極パッド４２は、耐高電界樹脂層５から離れている。このため、ゲート電極パッド４２に対して、耐高電界樹脂層５に阻害されることなく、ワイヤボンディングを施すことができる。なお、耐高電界樹脂層５を、オーバーラップ長２９が１ｍｍ以内のテーパー形状とし、ゲート電極パッド４２の外周端が、ターミネーション領域側のソース電極端から１ｍｍ以上離すことが好ましい。
【００８２】
なお、ゲート電極パッド４２がＭＯＳＦＥＴチップの中央部に位置することにより、素子面内におけるスイッチング動作の均一性が向上する。
【００８３】
図２１は、本実施例４の変形例におけるＭＯＳＦＥＴチップ４１の上面を示す。本変形例においては、ゲート電極パッド４７が、ＭＯＳＦＥＴチップ４１の中央部よりも、ターミネーション領域側のソース電極端寄りに配置される。これにより、ゲート電極パッドによる無効面積を低減することができる。
【００８４】
なお、本発明は前述した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、前述した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、各実施例の構成の一部について、他の構成の追加・削除・置き換えをすることが可能である。
【００８５】
例えば、半導体素子を構成する半導体材料としては、ＳｉＣに限らず、ＧａＮ、ダイヤモンド等のワイドバンドギャップ半導体が適用できる。半導体素子としては、ダイオードやＭＯＳＦＥＴに限らず、ＪＦＥＴ（Junction Field Effect Transistor）、接合型バイポーラトランジスタ、ＩＧＢＴなどでも良い。また、これらの種類の半導体素子を搭載する半導体モジュールとしては、一種類の半導体素子を搭載するもの、複数種の半導体素子を搭載するもののいずれでも良い。複数種の半導体素子の一部が、シリコンや、ガリウムヒ素、ゲルマニウム等の一般的なバンドギャップを持つ半導体からなるものでも良い。
【符号の説明】
【００８６】
１  ダイオードチップ
２  半田
３  表面導体層
４  基板
５  耐高電界樹脂層
６  アノード電極
７  金属ワイヤ
８  密着樹脂層
１０  シリコーンゲル
１２  ターミネーション領域
１３  絶縁膜
１４  裏面導体層
１５  カソード電極
１７  ＳｉＣウエハ
１８  スクライブライン
１９  ディスペンサー
２０  耐高電界樹脂材
２４  ダイサーブレード
２５  塗布ノズル
３２  樹脂ケース
３３  ＩＧＢＴチップ
３４  ベースプレート
３５  外部電極端子
３７  不純物領域
３８  下地層
３９  チャネルストッパ
４０  ワイヤ補強樹脂
４１  ＭＯＳＦＥＴチップ
４２  ゲート電極パッド
４３  ゲートパターン
４４  共通ソース回路パターン
４５  共通ソース主端子コンタクト
４６  共通ドレイン主端子コンタクト
４７  ゲート電極パッド
【図１】
2017143185.tif 000003
【図２】
2017143185.tif 000004
【図３】
2017143185.tif 000005
【図４】
2017143185.tif 000006
【図５】
2017143185.tif 000007
【図６】
2017143185.tif 000008
【図７】
2017143185.tif 000009
【図８】
2017143185.tif 000010
【図９】
2017143185.tif 000011
【図１０】
2017143185.tif 000012
【図１１】
2017143185.tif 000013
【図１２】
2017143185.tif 000014
【図１３】
2017143185.tif 000015
【図１４】
2017143185.tif 000016
【図１５】
2017143185.tif 000017
【図１６】
2017143185.tif 000018
【図１７】
2017143185.tif 000019
【図１８】
2017143185.tif 000020
【図１９】
2017143185.tif 000021
【図２０】
2017143185.tif 000022
【図２１】
2017143185.tif 000023