(57)【要約】【課題】クラックの発生を抑制して品質の高い縦型の半導体発光素子を実現する。【解決手段】  半導体発光素子の製造方法は、下地基板の上層に中間層を介してＧａＮ膜が形成されてなる成長基板を準備する工程（ａ）と、成長基板の上層に半導体層を形成する工程（ｂ）と、一部領域に形成された半導体層を除去して、隣接する素子を分離する工程（ｃ）と、半導体層の上面に電極を形成する工程（ｄ）と、電極の上層に接合層を形成する工程（ｅ）と、成長基板とは別の支持基板を準備し、接合層を介して成長基板と支持基板とを貼り合わせる工程（ｆ）と、ウェハを溶液に浸漬させることで、下地基板を分離させる工程（ｇ）と、ウェハを溶液から取り出して電極を形成する工程（ｈ）とを備える。工程（ｃ）は工程（ｆ）よりも前に実行される。【選択図】        図１Ｌ
2017076677.tif 000002
【特許請求の範囲】
【請求項１】
半導体発光素子の製造方法であって、
下地基板の上層に中間層を介してＧａＮ膜が形成されてなる成長基板を準備する工程（ａ）と、
前記成長基板の上層に第一導電型の第一半導体層を形成し、前記第一半導体層の上層に活性層を形成し、前記活性層の上層に前記第一半導体層とは導電型の異なる第二導電型の第二半導体層を形成することで、前記第一半導体層、前記活性層、及び前記第二半導体層の積層体からなる半導体層を形成する工程（ｂ）と、
前記工程（ｂ）の後に、一部領域に形成された前記半導体層を除去して、隣接する素子を分離する工程（ｃ）と、
前記第二半導体層の上面に第二電極を形成する工程（ｄ）と、
前記第二電極の上層に接合層を形成する工程（ｅ）と、
前記成長基板とは別の支持基板を準備し、前記接合層を介して前記成長基板と前記支持基板とを貼り合わせる工程（ｆ）と、
前記工程（ｆ）の後に形成されたウェハを溶液に浸漬させることで、前記ウェハから前記成長基板が備える前記下地基板を分離させる工程（ｇ）と、
前記工程（ｇ）の後に形成されたウェハを前記溶液から取り出し、前記第一半導体層を露出させた後、前記第一半導体層の上面に第一電極を形成する工程（ｈ）とを備え、
前記工程（ｃ）は、前記工程（ｆ）よりも前に実行されることを特徴とする半導体発光素子の製造方法。
【請求項２】
前記第一半導体層及び前記第二半導体層は、Ａｌを含む窒化物半導体で構成され、
前記活性層は、発光波長が４１０ｎｍ以下となる窒化物半導体で構成されていることを特徴とする請求項１に記載の半導体発光素子の製造方法
【請求項３】
前記下地基板及び前記中間層は、いずれも前記溶液に溶解する材料を含むことを特徴とする請求項１又は２に記載の半導体発光素子の製造方法。
【請求項４】
前記下地基板はムライトからなり、
前記中間層はＳｉＯ２を含む層からなることを特徴とする請求項３に記載の半導体発光素子の製造方法。
【請求項５】
前記成長基板に形成されている前記ＧａＮ膜の膜厚は３００ｎｍ以下であることを特徴とする請求項１〜４のいずれか１項に記載の半導体発光素子の製造方法。
【請求項６】
前記工程（ｃ）は、
前記半導体層の上面に感光性材料層を形成する工程（ｃ１）と、
マスクを介して光源部から前記感光性材料層に対して光を放射して露光する工程（ｃ２）と、
前記感光性材料層を現像した後、当該感光性材料層をマスクとして前記半導体層をエッチングする工程（ｃ３）とを含み、
前記工程（ｃ２）は、前記光源部から直接照射される光と、前記光源部から放射された光の一部が前記下地基板の面で反射して照射される光とで前記感光性材料層を露光することを特徴とする請求項５に記載の半導体発光素子の製造方法。
【請求項７】
前記感光性材料層はポジレジストであり、
前記工程（ｃ２）において、前記光源部から放射される光の照度が４００ｍＪ／ｃｍ２以上、８００ｍＪ／ｃｍ２以下であることを特徴とする請求項６に記載の半導体発光素子の製造方法。
【請求項８】
前記感光性材料層はネガレジストであり、
前記工程（ｃ２）において、前記光源部から放射される光の照度が２０ｍＪ／ｃｍ２以上、４０ｍＪ／ｃｍ２以下であることを特徴とする請求項６に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
従来、サファイアからなる結晶基板の上面に、ＧａＮからなるバッファ層（ＧａＮバッファ層）を数μｍ程度の膜厚でエピタキシャル成長させた後、種々の窒化物半導体層を形成して半導体発光素子を製造する方法が知られている。ただし、サファイアはＧａＮとの間で格子定数に差があるため、結晶欠陥や転位を有した状態で半導体層が形成されることが余儀なくされる。このような欠陥等の密度が高いと、半導体発光素子の発光効率が低下したり、寿命特性が低下してしまう。
【０００３】
他方、結晶品質の高いＧａＮからなる自立ＧａＮ基板の上面に半導体層を成長させることで、高品質な半導体層が実現できるが、自立ＧａＮ基板は極めて高価であるため、市場に流通させる目的で製造されるＬＥＤ用の成長基板として用いるには障害が大きい。
【０００４】
特許文献１には、自立ＧａＮ基板に代わる成長基板として、サファイア基板の上面に結晶品質の高いＧａＮ層が形成されてなる基板を用い、この基板の上面に半導体層を再成長させる技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−４４１２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体発光素子において、一対の電極が半導体層を挟んで対向する位置に配置される素子（いわゆる「縦型素子」）が知られている。このような縦型の半導体発光素子を製造するに際しては、成長基板の上面に半導体層を成長させた後、成長基板とは異なる支持基板を貼り合わせる工程と、成長基板を剥離する工程が行われる。本発明者は、鋭意研究により、高品質なＧａＮ層を含む成長基板上に半導体層を成長させて、縦型の半導体発光素子を製造すると、成長基板を剥離した後に半導体層にクラックが多発する現象を突き止めた。
【０００７】
本発明は、上記の課題に鑑み、クラックの発生を抑制して品質の高い縦型の半導体発光素子を実現することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体発光素子の製造方法は、
下地基板の上層に中間層を介してＧａＮ膜が形成されてなる成長基板を準備する工程（ａ）と、
前記成長基板の上層に第一導電型の第一半導体層を形成し、前記第一半導体層の上層に活性層を形成し、前記活性層の上層に前記第一半導体層とは導電型の異なる第二導電型の第二半導体層を形成することで、前記第一半導体層、前記活性層、及び前記第二半導体層の積層体からなる半導体層を形成する工程（ｂ）と、
前記工程（ｂ）の後に、一部領域に形成された前記半導体層を除去して、隣接する素子を分離する工程（ｃ）と、
前記第二半導体層の上面に第二電極を形成する工程（ｄ）と、
前記第二電極の上層に接合層を形成する工程（ｅ）と、
前記成長基板とは別の支持基板を準備し、前記接合層を介して前記成長基板と前記支持基板とを貼り合わせる工程（ｆ）と、
前記工程（ｆ）の後に形成されたウェハを溶液に浸漬させることで、前記ウェハから前記成長基板が備える前記下地基板を分離させる工程（ｇ）と、
前記工程（ｇ）の後に形成されたウェハを前記溶液から取り出し、前記第一半導体層を露出させた後、前記第一半導体層の上面に第一電極を形成する工程（ｈ）とを備え、
前記工程（ｃ）は、前記工程（ｆ）よりも前に実行されることを特徴とする。
【０００９】
サファイア基板を成長基板とし、このサファイア基板の上面にＧａＮバッファ層を介して窒化物半導体層を成長させることで半導体発光素子を製造する方法は従来知られている。この方法を用いて縦型の半導体発光素子を製造する場合、成長基板を剥離した後に素子分離工程が行われるのが一般的である。
【００１０】
ところで、このように、サファイア基板を成長基板とし、このサファイア基板の上面にＧａＮバッファ層を成長させてから窒化物半導体層を成長させる場合、格子定数差に起因した欠陥が発現することが避けられないことは上述した通りである。これに対し、予め最上面に高品質なＧａＮ膜が形成されている基板（「ＧａＮテンプレート基板」とも呼ばれる。）を成長基板とし、この成長基板の上面に半導体層を成長させた場合、ＧａＮ層とその上に成長される窒化物半導体層との間の格子定数差は小さいため、欠陥の発現頻度が抑制され、高品質な半導体層を形成することができる。
【００１１】
ここで、本明細書では、「ＧａＮテンプレート基板」という用語は、任意の下地基板の上面に高品質なＧａＮ膜が形成された状態で、基板として流通しているものを一般的に指す意図で用いられる。つまり、工程（ａ）にいう「成長基板」は、このようなＧａＮテンプレート基板の一種であるとしてよい。
【００１２】
本発明者は、このようなＧａＮテンプレート基板を成長基板として縦型の半導体発光素子を製造するに際し、まず、従来と同様に、支持基板を貼り合わせた後に成長基板を剥離した。この結果、半導体層にクラックや層の剥がれが確認された。本発明者は、この原因として、貼り合わせの工程で加熱及び押圧がなされ、その後に冷却されることで、ウェハに対して応力が生じ、この結果、半導体層にクラックが生じたのではないかという仮説を立てた。
【００１３】
この仮説を下に、本発明者は、予めウェハに対して発生する応力を分散することができれば、半導体層に発生するクラックを抑制できるのではないかと推察した。そこで、上記の方法のように、成長基板と支持基板を貼り合わせる工程（ｆ）よりも前に、半導体層を除去して素子分離する工程（ｃ）を行った。この結果、支持基板を貼り合わせた後に下地基板を分離した状態の半導体層を確認すると、従来の方法で製造された半導体層に比べてクラックの発生が抑制された。
【００１４】
すなわち、本発明の方法によれば、膜質の良い半導体層を、クラックの発生を抑制しながら形成することができるため、従来よりも発光特性及び寿命特性が向上した半導体発光素子が実現される。
【００１５】
上記の方法において、
前記第一半導体層及び前記第二半導体層は、Ａｌを含む窒化物半導体で構成され、
前記活性層は、発光波長が４１０ｎｍ以下となる窒化物半導体で構成されているものとしても構わない。
【００１６】
本発明者の鋭意研究によれば、発光波長を４１０ｎｍ以下とすべく、第一半導体層及び第二半導体層をＡｌを含む窒化物半導体層で構成した場合において、前述した従来の方法で発光素子を製造すると、クラックが顕著に現れることが確認された。よって、かかる構成において、成長基板と支持基板を貼り合わせる工程（ｆ）よりも前に、半導体層を除去して素子分離する工程（ｃ）を行うことで、クラックの発生を抑制する効果を顕著に得ることができる。
【００１７】
前記下地基板及び前記中間層は、いずれも前記溶液に溶解する材料を含む構成であるものとしても構わない。かかる構成によれば、工程（ｇ）において、溶液が下地基板内及び中間層内に浸透するため、パスが形成され、下地基板を容易に分離することができる。一例として、下地基板をムライトで構成し、中間層をＳｉＯ２を含む層で構成することができる。
【００１８】
前記成長基板に形成されている前記ＧａＮ膜の膜厚は３００ｎｍ以下であるものとしても構わない。
【００１９】
このような成長基板は、自立ＧａＮ基板を、中間層を介して下地基板に貼り合わせた後、ＧａＮ膜を残して自立ＧａＮ基板を剥離することで形成することができる。ここで、上記のようにＧａＮ膜の膜厚を３００ｎｍ以下と薄膜にすることで、一枚の自立ＧａＮ基板から多くの成長基板を製造することができるため、良好な膜質のＧａＮ膜を有した成長基板を安価に製造でき、単価を低下させることができる。
【００２０】
前記工程（ｃ）は、
前記半導体層の上面に感光性材料層を形成する工程（ｃ１）と、
マスクを介して光源部から前記感光性材料層に対して光を放射して露光する工程（ｃ２）と、
前記感光性材料層を現像した後、当該感光性材料層をマスクとして前記半導体層をエッチングする工程（ｃ３）とを含み、
前記工程（ｃ２）は、前記光源部から直接照射される光と、前記光源部から放射された光の一部が前記下地基板の面で反射して照射される光とで前記感光性材料層を露光するものとしても構わない。
【００２１】
上記の方法によれば、成長基板を剥離する前に素子分離工程（ｃ）が実行される。このため、成長基板にはＧａＮ膜が形成されている。このＧａＮ膜は上述したように、膜厚が３００ｎｍ以下と薄膜であるため、光源部から照射される光はＧａＮ膜で完全に吸収されることがなく、一部の光が下地基板の面にまで到達した後、当該面で反射して半導体層に戻り光として照射される。よって、光源部から放射する光量として、この戻り光を考慮した値に設定していなければ、感光性材料層が露光され過ぎてしまい、予定された寸法の素子が形成されない等、歩留まりが低下してしまう。予めこの戻り光の光量を考慮して光源部からの放射光量を設定することで、オーバー露光を回避することができる。
【００２２】
具体的には、前記感光性材料層がポジレジストである場合には、前記工程（ｃ２）において、前記光源部から放射される光の照度を４００ｍＪ／ｃｍ２以上、８００ｍＪ／ｃｍ２以下に設定するものとしても構わない。また、前記感光性材料層がネガレジストである場合には、前記工程（ｃ２）において、前記光源部から放射される光の照度を２０ｍＪ／ｃｍ２以上、４０ｍＪ／ｃｍ２以下に設定するものとしても構わない。
【００２３】
なお、前記工程（ｆ）と前記工程（ｇ）の間に、前記下地基板を研磨する工程（ｉ）を有するものとしても構わない。これにより、工程（ｇ）において溶液に浸漬させる時間を短縮化することができる。一例として、下地基板の厚みを１００μｍ以下になるまで研磨するものとすることができる。
【発明の効果】
【００２４】
本発明によれば、クラックの発生を抑制して品質の高い縦型の半導体発光素子を実現することができる。
【図面の簡単な説明】
【００２５】
【図１Ａ】半導体発光素子の製造方法における一工程を模式的に示す断面図である。
【図１Ｂ】半導体発光素子の製造方法における一工程を模式的に示す断面図である。
【図１Ｃ】半導体発光素子の製造方法における一工程を模式的に示す断面図である。
【図１Ｄ】半導体発光素子の製造方法における一工程を模式的に示す断面図である。
【図１Ｅ】半導体発光素子の製造方法における一工程を模式的に示す断面図である。
【図１Ｆ】半導体発光素子の製造方法における一工程を模式的に示す断面図である。
【図１Ｇ】半導体発光素子の製造方法における一工程を模式的に示す断面図である。
【図１Ｈ】半導体発光素子の製造方法における一工程を模式的に示す断面図である。
【図１Ｉ】半導体発光素子の製造方法における一工程を模式的に示す断面図である。
【図１Ｊ】半導体発光素子の製造方法における一工程を模式的に示す断面図である。
【図１Ｋ】半導体発光素子の製造方法における一工程を模式的に示す断面図である。
【図１Ｌ】半導体発光素子の製造方法における一工程を模式的に示す断面図である。
【図１Ｍ】半導体発光素子の製造方法における一工程を模式的に示す断面図である。
【図１Ｎ】半導体発光素子の製造方法における一工程を模式的に示す断面図である。
【図２】比較例１の半導体発光素子の構成を模式的に示す断面図である。
【図３】比較例１の半導体発光素子の製造途中の写真である。
【図４】実施例１の半導体発光素子の製造途中の写真である。
【図５】ネガレジストを用いて露光した場合において、露光条件を変えて現像したときの現像後の表面状態を示す写真である。
【図６Ａ】ポジレジストを用いて露光した場合において、露光条件を変えて現像したときの現像後の表面状態を示す写真である。
【図６Ｂ】露光条件を変えて現像したときの、エッチング完了後、及びレジスト除去後の表面状態を示す写真である。
【発明を実施するための形態】
【００２６】
以下、本発明の半導体発光素子の製造方法につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。また、以下で説明する製造条件や膜厚等の寸法はあくまで一例であって、これらの数値に限定されるものではない。
【００２７】
［製造方法］
（ステップＳ１）
まず、図１Ａに示すように、成長基板１０を準備する。この成長基板１０は、下地基板１１の上面に中間層１２を介して、良質な薄膜のＧａＮ膜１３が形成されてなる基板である。
【００２８】
下地基板１１は、例えばＡｌ２Ｏ３とＳｉＯ２の多結晶体からなるムライトで構成されている。なお、更にイットリア安定化ジルコニアを含む構成（ＹＳＺムライト）としてもよい。
【００２９】
中間層１２は、例えばＳｉＯ２で構成されている。なお、中間層１２としては、ＳｉＯ２の他、Ａｌ２Ｏ３、ＴｉＯ２、又はＺｒＯ２等の無機酸化物で構成されていても構わない。
【００３０】
本実施形態において、ＧａＮ膜１３は１５０ｎｍ〜３００ｎｍ程度の薄膜で構成されている。
【００３１】
このＧａＮ膜１３は、自立ＧａＮ基板を、中間層１２を介して下地基板１１に貼り合わせた後、薄膜を残して自立ＧａＮ基板を剥離することで形成されたものとして構わない。このような構成とすることで、ＧａＮ膜１３は、自立ＧａＮ基板の良好な膜質を有した状態で形成される。
【００３２】
このステップＳ１が工程（ａ）に対応する。
【００３３】
（ステップＳ２）
図１Ｂに示すように、成長基板１０の直上面、より詳細にはＧａＮ膜１３の直上面に、ｎ型の第一半導体層２１を形成する。第一半導体層２１の具体的な形成方法は、例えば以下の通りである。
【００３４】
成長基板１０をМОＣＶＤ装置の処理炉内に設置し、炉内温度を所定の温度（例えば１１５０℃）に昇温する。そして、МОＣＶＤ装置の処理炉内に、窒素ガス及び水素ガスを含むキャリアガスを所定の流量で流しながら、原料ガスを所定の流量で供給する。原料ガスとしては、例えばトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、アンモニア、及びｎ型ドーパントの原料となるテトラエチルシランが含まれる。この原料ガスを所定時間供給することで、例えばＡｌ0.06Ｇａ0.94Ｎの組成を有し、厚みが１．７μｍの第一半導体層２１が成長基板１０の直上面に形成される。
【００３５】
本実施形態では、第一半導体層２１がＡｌＧａＮで構成される場合について説明したが、微量のＩｎを含有するＡｌＩｎＧａＮであっても構わない。なお、本明細書において、「ＡｌＧａＮ」という表記は、ＡｌmＧａ1-mＮ（０＜ｍ＜１）という記述と同義であり、ＡｌとＧａの組成比の記述を単に省略して記載したものであって、ＡｌとＧａの組成比が１：１である場合に限定する趣旨ではない。「ＩｎＧａＮ」、「ＡｌＩｎＧａＮ」という表記についても同様である。
【００３６】
また、上記の方法では、第一半導体層２１に含まれるｎ型不純物をＳｉとする場合について説明したが、ｎ型不純物は、Ｓｉ以外にＧｅ、Ｓ、Ｓｅ、Ｓｎ又はＴｅを用いることもできる。ドーパントの種類に応じて原料ガスを適宜選択すればよい。
【００３７】
（ステップＳ３）
図１Ｂに示すように、第一半導体層２１の上層に活性層２３を形成する。活性層２３の具体的な形成方法は、例えば以下の通りである。
【００３８】
ＭＯＣＶＤ装置の炉内温度を所定の温度（例えば８３０℃）とする。そして、ＭＯＣＶＤ装置の処理炉内に、窒素ガス及び水素ガスを含むキャリアガスを所定の流量で流しながら、原料ガスを供給する。より具体的には、ＴＭＧ、トリメチルインジウム（ＴＭＩ）、及びアンモニアを含む原料ガスを、所定の流量で所定の時間供給するステップと、ＴＭＧ、ＴＭＡ、テトラエチルシラン及びアンモニアを含む原料ガスを、所定の流量で所定の時間供給するステップを繰り返す。これにより、例えば、厚みが２ｎｍのＩｎＧａＮよりなる発光層、及び厚みが７ｎｍのｎ型ＡｌＧａＮよりなる障壁層が複数周期積層されてなる活性層２３が、第一半導体層２１の上層に形成される。
【００３９】
なお、この活性層２３は、発光波長が４１０ｎｍ以下となるよう、材料が適宜選択されるものとして構わない。
【００４０】
（ステップＳ４）
図１Ｂに示すように、活性層２３の上層に第二半導体層２５を形成する。第二半導体層２５の具体的な形成方法は、例えば以下の通りである。
【００４１】
ＭＯＣＶＤ装置の処理炉内に、窒素ガス及び水素ガスを含むキャリアガスを所定の流量で流しながら、炉内温度を所定温度（例えば１０２５℃）に昇温する。その後、引き続きキャリアガスを流しながら、原料ガスを所定の流量で供給する。原料ガスとしては、例えばＴＭＧ、ＴＭＡ、アンモニア、及びｐ型ドーパントの原料となるビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）が含まれる。この原料ガスを所定時間供給することで、例えば厚みが２０ｎｍのＡｌ0.3Ｇａ0.7Ｎの組成を有するｐ型半導体層が形成される。その後、例えばＴＭＡの流量を減らして引き続き原料ガスを所定時間供給することで、厚みが１２０ｎｍのＡｌ0.13Ｇａ0.87Ｎの組成を有するｐ型半導体層を形成する。これらのｐ型半導体層により第二半導体層２５が形成される。
【００４２】
なお、ここでは、第二半導体層２５が、Ａｌ0.3Ｇａ0.7ＮとＡｌ0.13Ｇａ0.87Ｎからなる二層のｐ型半導体層で構成される場合について言及しているが、一層でも構わないし、三層以上であっても構わない。なお、第一半導体層２１についても、二層以上で構成されていても構わない。
【００４３】
本ステップＳ２〜Ｓ４が工程（ｂ）に対応する。
【００４４】
（ステップＳ５）
図１Ｃに示すように、第二半導体層２５の上層に感光性材料層３１を形成する。具体的な一例としては、レジスト膜を塗布する。その後、レジスト膜からなる感光性材料層３１を第二半導体層２５に密着させるために、必要に応じて例えば８０℃〜１００℃程度の温度で加熱する。この加熱工程は、プリベーク又はソフトベークと呼ばれる工程である。これにより、感光性材料層３１に含まれている有機溶剤が蒸発し、第二半導体層２５との間の密着性が高められる。
【００４５】
本ステップＳ５が工程（ｃ１）に対応する。
【００４６】
（ステップＳ６）
図１Ｄに示すように、所定のパターンを有するフォトマスク２７を介して、光源部２９から、例えば波長３６５ｎｍ以上の所定波長の光を放射し、感光性材料層３１を露光する。これにより、感光性材料層３１にフォトマスク２７のパターンが転写される。
【００４７】
本ステップＳ６が工程（ｃ２）に対応する。
【００４８】
（ステップＳ７）
感光性材料層３１を現像し、必要に応じて純水で洗浄する。これにより、図１Ｅに示すように、フォトマスク２７の形状に応じた感光性材料層３１が残存する。その後、感光性材料層３１と第二半導体層２５の密着性を向上させるべく、例えば１００℃〜２００℃程度の温度で加熱する。この加熱工程は、ポストベーク又はハードベークと呼ばれる工程である。
【００４９】
（ステップＳ８）
図１Ｆに示すように、パターニングされた感光性材料層３１をマスクとして例えばＩＣＰ装置により、各半導体層（２５，２３，２１）に対してエッチング（メサエッチング）を行う。これにより、各半導体層（２５，２３，２１）が分離される。分離された各半導体層（２５，２３，２１）が、一つの半導体発光素子を構成する。その後、感光性材料層３１を除去する。
【００５０】
本ステップＳ７及びＳ８が工程（ｃ３）に対応する。なお、ステップＳ５〜Ｓ８が工程（ｃ）に対応する。
【００５１】
（ステップＳ９）
図１Ｇに示すように、半導体層（２５，２３，２１）の側面及び露出しているＧａＮ膜１３の上面に絶縁層３３を形成し、第二半導体層２５の上面に第二電極３５を形成する。第二電極３５は、例えばスパッタリング装置によって、Ｎｉ／Ａｇ等の導電性材料膜を所定の膜厚だけ成膜することで形成される。なお、この成膜工程の後、ＲＴＡ装置を用いてドライエア又は不活性ガス雰囲気中でコンタクトアニールを行うものとしても構わない。
【００５２】
第二電極３５は、活性層２３から放射される光に対する反射率が高い導電性材料であるのが好ましい。
【００５３】
本ステップＳ９が工程（ｄ）に対応する。
【００５４】
（ステップＳ１０）
図１Ｈに示すように、第二電極３５及び絶縁層３３を覆うように保護層３７を形成する。具体的には、第二電極３５及び絶縁層３３の上面に、例えば、電子線蒸着装置によってＴｉ／Ｐｔの多層構造からなる保護層３７を所定の膜厚で形成する。この保護層３７は、次のステップＳ１１で形成される接合層３９の材料が第二電極３５側に拡散するのを防止する目的で設けられる。ただし、本発明において本ステップＳ１０を行うことは任意である。
【００５５】
（ステップＳ１１）
図１Ｈに示すように、保護層３７の上面に接合層３９を形成する。具体的には、例えば電子線蒸着装置によってＡｕ−Ｓｎハンダからなる接合層３９を所定の膜厚で形成する。このステップＳ１１が工程（ｅ）に対応する。
【００５６】
（ステップＳ１２）
図１Ｉに示すように、成長基板１０とは別に準備された支持基板３の上面に、ステップＳ１０と同様の方法で保護層４１を形成した後、ステップＳ１１と同様の方法で接合層４３を形成する。支持基板３としては、ＣｕＷ、Ｗ、Ｍｏ等の導電性基板、Ｓｉ等の半導体基板、又は絶縁性基板上に配線パターンが施されたもの等を利用することができる。なお、本ステップＳ１２においても、保護層４１を設けるか否かは任意である。
【００５７】
（ステップＳ１３）
図１Ｊに示すように、成長基板１０の上層に形成された接合層３９と、支持基板３の上層に形成された接合層４３を接触させて、成長基板１０と支持基板３の貼り合わせを行う。具体的な一例としては、２８０℃の温度、０．２ＭＰａの圧力下で、貼り合わせ処理が行われる。
【００５８】
この工程により、接合層３９及び接合層４３が溶融して接合されることで、支持基板３と成長基板１０が表裏面に貼り合わされた構造が形成される。つまり、接合層３９と接合層４３は、本ステップ以後においては一体化されているものとして構わない。
【００５９】
本ステップＳ１３が工程（ｆ）に対応する。
【００６０】
（ステップＳ１４）
図１Ｋに示すように、成長基板１０側から下地基板１１を研磨して、下地基板１１の厚みを薄くする。具体的には、例えばダイヤモンドスラリーを用いた機械研磨によって、厚みが１００μｍ以下となるように、下地基板１１を研磨する。
【００６１】
本ステップＳ１４が工程（ｉ）に対応する。なお、本ステップＳ１４は、次のステップＳ１５において短時間で下地基板１１を剥離しやすくする目的で行われるものであり、本発明において本ステップＳ１４を行うか否かは任意である。
【００６２】
（ステップＳ１５）
図１Ｌに示すように、ステップＳ１４が完了したウェハを、所定の溶液５０に浸漬させる。本実施形態において、この溶液５０は、下地基板１１及び中間層１２に含まれるＳｉＯ２を溶解することのできる材料であればよく、例えばフッ酸を用いることができる。
【００６３】
本ステップＳ１５によって、溶液５０が中間層１２及び下地基板１１内に浸透して一部を溶解することで、下地基板１１が支持基板３側から分離される。本ステップＳ１５が工程（ｇ）に対応する。
【００６４】
（ステップＳ１６）
図１Ｍに示すように、残存しているＧａＮ膜１３を、例えばＩＣＰ装置を用いたドライエッチングによって除去する。これにより、第一半導体層２１が露出される。
【００６５】
（ステップＳ１７）
図１Ｎに示すように、第一半導体層２１の上面の所定の領域に第一電極４５を形成する。具体的には、例えば膜厚１００ｎｍのＣｒと膜厚３μｍのＡｕを蒸着する。その後、マスクを剥離して、窒素雰囲気中で所定時間のアニール処理を行う。その後、図１Ｎに示すように、第一半導体層２１の上面に微細な凹凸を形成するものとしても構わない。この凹凸加工は光取り出し効率を高める目的で行われるものであるが、本発明においてはこの工程を行うか否かは任意である。
【００６６】
ステップＳ１６及びＳ１７が工程（ｈ）に対応する。
【００６７】
［検証］
以下、実施例と比較例を用いて検証する。
【００６８】
（第一の検証）
従来、サファイア基板を成長基板とし、このサファイア基板の上層にＧａＮバッファ層を介して半導体層を成長させることで縦型の発光素子を製造する場合には、成長基板を分離する工程よりも後に素子分離工程が行われるのが一般的である。そこで、素子分離工程（ステップＳ５〜Ｓ８）が、ステップＳ１５、すなわち下地基板１１を分離する工程より後に実行される場合を比較例１とした。
【００６９】
図２は、この比較例１において、ステップＳ１３までを実行したときの構造を模式的に示す図面である。なお、上述したように、この時点では、ステップＳ５〜Ｓ８に係る工程は実行されていない。すなわち、図２は、ステップＳ１〜Ｓ４、及びステップＳ９〜Ｓ１３を順次実行した後の状態を示した図面である。
【００７０】
比較例１において、図２の状態の後、ステップＳ１４及びＳ１５を経て下地基板１１を分離した後の半導体層の表面状態の写真を図３に示す。図３に示すように、下地基板１１を分離した後において、半導体層の表面には多くのクラック６１が確認された。なお、サファイア基板の上面にＧａＮバッファ層を介して半導体層を成長させることで縦型の発光素子を製造する場合においては、サファイア基板を分離した後であっても図３のような多数のクラックは確認されなかった。
【００７１】
そこで、本発明者は、下地基板１１の上面に中間層１２を介してＧａＮ膜１３が形成されてなる成長基板１０の上層に半導体層を形成したことで、特に図３に示すようなクラック６１が生じたものと結論づけた。この理由につき、本発明者は、成長基板１０がＳｉＯ２等からなる中間層１２を有していることがその理由の一つであると推察している。より具体的には、本発明者は、以下のような推察を行っている
【００７２】
中間層１２として用いられるＳｉＯ２等は、ＧａＮ等と比べて熱膨張係数が小さい。また、成長基板１０の上層に各半導体層（２１，２３，２５）を形成するに連れ、ＧａＮ膜１３と各半導体層（２１，２３，３５）との格子定数差に起因した応力が発生する。そして、ステップＳ１３に係る貼り合わせ工程で、高温下に晒された状態で押圧され、その後に冷却されることで、下地基板１１に対して大きな応力が発生する。このため、貼り合わせ工程の後、下地基板１１が剥離されると、この大きな応力が急激に解放されるため、クラック６１が発生する。
【００７３】
これに対し、サファイア基板上に半導体層を成長させる場合には、熱膨張係数の小さい材料からなる中間層１２を有しないため、貼り合わせ後の状況においても、サファイア基板上に、成長基板１０を用いた場合ほどの大きな応力が発生しない。このため、サファイア基板を剥離した後であっても、クラックの発現が確認されなかったものと推察される。
【００７４】
そこで、実施例１では、ステップＳ１３に係る貼り合わせ工程の前に、ステップＳ５〜Ｓ８に係る素子分離工程を行っている。これは、図１Ｊに示すように、貼り合わせ工程（ステップＳ１３）の実行前の時点において、半導体層（２１，２３，２５）を分離しておくことで、前記の応力が分散されてクラック６１の発生が抑制できるのではないかと考えたためである。
【００７５】
図４は、実施例１において、ステップＳ１４及びＳ１５を経て下地基板１１を剥離した後の半導体層の表面状態の写真である。実施例１によれば、図３の比較例１と対比して、クラック６１の発生が抑制されていることが分かる。すなわち、この結果から、下地基板１１の上面に中間層１２を介してＧａＮ膜１３が形成されてなる成長基板１０の上面に半導体層を成長させる場合においては、貼り合わせ工程よりも前に素子分離工程を実行することで、半導体層に対するクラックの発生を低減できることが分かる。
【００７６】
なお、実施例１では、活性層２３を発光波長が４１０ｎｍ以下となるような窒化物半導体によって構成し、半導体層（２１，２５）を、当該光の吸収を抑制する目的でＡｌを含む窒化物半導体によって構成した。本発明者の鋭意研究によれば、比較例１において、このように、半導体層（２１，２５）としてＡｌを含む窒化物半導体で構成した場合に、クラック６１が顕著に現れることが確認された。よって、成長基板１０の上面に成長させる半導体層がＡｌを含む窒化物半導体層で構成される場合に、貼り合わせ工程よりも前に素子分離工程を実行することで、半導体層に対するクラックの発生を低減する効果がより顕著に得られる。
【００７７】
（第二の検証）
図１Ｃ〜図１Ｆに示した、ステップＳ５〜Ｓ８の隣接素子を分離する工程（工程（ｃ））において、感光性材料層３１をネガレジストで構成した場合において、ステップＳ６における露光量、すなわち光源部２９から放射される光の照度を２０ｍＪ／ｃｍ２、３０ｍＪ／ｃｍ２、４０ｍＪ／ｃｍ２、５０ｍＪ／ｃｍ２と変更して露光を行った。このときの現像後の表面状態の写真を図５に示す。図５によれば、露光量が５０ｍＪ／ｃｍ２の場合にはレジストの残渣６２が確認されているが、露光量２０ｍＪ／ｃｍ２、３０ｍＪ／ｃｍ２、４０ｍＪ／ｃｍ２においてはレジストの残渣は確認されていない。
【００７８】
ネガレジストは、フォトマスク２７を介して光が露光された領域が残存する性質を有する。すなわち、図５によれば、特に露光量５０ｍＪ／ｃｍ２の場合、必要量以上に光が照射されたことで、予定量以上にレジストが残存し、この結果、残渣６２が形成されたものと推察される。
【００７９】
また、感光性材料層３１をポジレジストで構成した場合において、ステップＳ６における露光量、すなわち光源部２９から放射される光の照度を４００ｍＪ／ｃｍ２、６００ｍＪ／ｃｍ２、８００ｍＪ／ｃｍ２、１０００ｍＪ／ｃｍ２と変更して露光を行った。このときの現像後の表面状態の写真を図６Ａに示す。また、露光量が４００ｍＪ／ｃｍ２の場合と１０００ｍＪ／ｃｍ２の場合に関して、残存されたレジストをマスクとしてエッチングを行った後の状態、及びその後にレジストを除去した状態の半導体層の表面状態の写真を図６Ｂに示す。
【００８０】
図６Ａによれば、露光量が１０００ｍＪ／ｃｍ２の場合には多くの気泡６３が確認されているが、露光量６００ｍＪ／ｃｍ２、８００ｍＪ／ｃｍ２の場合には気泡の数が大幅に減少しており、露光量４００ｍＪ／ｃｍ２においては気泡は確認されなかった。ポジレジストは、フォトマスク２７を介して光が露光された領域が溶液に溶解しやすくなる性質を有する。すなわち、図６Ａによれば、特に露光量１０００ｍＪ／ｃｍ２の場合、必要量以上のレジストが溶解された結果、その後の洗浄過程で水分が内部に流入し、気泡６３が多く発現したものと推察される。
【００８１】
そして、図６Ｂを参照すれば、露光量が１０００ｍＪ／ｃｍ２の場合と４００ｍＪ／ｃｍ２の場合を比べると、露光後に存在していた気泡６３の存在によって、ＩＣＰエッチングが不均一になっていることが確認される。
【００８２】
ところで、対比のために、サファイア基板の上面に膜厚が２μｍ程度のＧａＮバッファ層を介して半導体層を成長させた後、貼り合わせ工程よりも前に、感光性材料層３１を用いて素子分離工程を行った。このとき、感光性材料層３１をネガレジストで構成した場合には、６０ｍＪ／ｃｍ２の露光量で設計通りに素子分離を行うことができた。また、感光性材料層３１をポジレジストで構成した場合には、１５００ｍＪ／ｃｍ２の露光量で設計通りに素子分離を行うことができた。
【００８３】
サファイア基板の上面にＧａＮバッファ層を介して窒化物半導体層を成長させる構成においては、窒化物半導体層を安定的に成長させるために、ＧａＮバッファ層を数μｍ程度の厚みで形成しなければならない。この結果、光源部２９から放射される光のうち、感光性材料層３１を通過した光が存在しても、この光はＧａＮバッファ層内で吸収されるため、サファイア基板からの戻り光を考慮する必要がない。
【００８４】
これに対し、成長基板１０の上層に半導体層（２１，２３，２５）を成長させる構成においては、成長基板１０の上層に形成されたＧａＮ膜１３が１５０ｎｍ〜３００ｎｍ程度と薄膜である。このため、光源部２９から放射される光のうち、感光性材料層３１を通過した光は、ＧａＮ膜１３で完全には吸収されずに下地基板１１の面に入射し、当該面で反射されて半導体層（２１，２３，２５）側へと戻る。よって、この戻り光によっても感光性材料層３１が露光されることになる。
【００８５】
よって、上記の方法のように、成長基板１０を用いて半導体層（２１，２３，２５）を成長させ、且つ、貼り合わせ工程よりも前に素子分離工程を行う場合においては、ステップＳ６に係る露光工程において、オーバー露光を回避すべく、下地基板１１で反射された戻り光を考慮した露光量に設定することが好ましい。より詳細には、サファイア基板の上面にＧａＮバッファ層を介して窒化物半導体層を成長させる場合と比較して、露光量、すなわち光源部２９から放射される光の照度を低く設定するのが好ましい。特に上記の実施例によれば、感光性材料層３１がネガレジストである場合には、露光時の照度を２０ｍＪ／ｃｍ２以上、４０ｍＪ／ｃｍ２以下に設定するのが好ましい。また、感光性材料層３１がポジレジストである場合には、露光時の照度を４００ｍＪ／ｃｍ２以上、８００ｍＪ／ｃｍ２以下に設定するのが好ましい。
【００８６】
［別実施形態］
以下、別実施形態につき説明する。
【００８７】
〈１〉  上記の実施形態では、ＧａＮ膜１３の直上面に第一半導体層２１を形成したが、いったん薄膜のＧａＮ層を形成した後、第一半導体層２１を形成するものとしても構わない。
【００８８】
〈２〉  上記の実施形態では、第一半導体層２１をｎ型半導体層とし、第二半導体層２５をｐ型半導体層としたが、これらの導電型を反転させても構わない。
【００８９】
〈３〉  上記の実施形態では、成長基板１０が、ムライトからなる下地基板１１の上面に、ＳｉＯ２からなる中間層１２を介してＧａＮ膜１３が形成されているものとして説明した。しかし、本発明は、下地基板１１及び中間層１２の材料に拘らず、ステップＳ１５においてウェハを溶液５０に浸漬させることで下地基板１１が分離できる構成であれば、その材料はどのようなものであっても構わない。
【符号の説明】
【００９０】
３      ：    支持基板
１０      ：    成長基板
１１      ：    下地基板
１２      ：    中間層
１３      ：    ＧａＮ膜
２１      ：    第一半導体層
２３      ：    活性層
２５      ：    第二半導体層
２７      ：    フォトマスク
２９      ：    光源部
３１      ：    感光性材料層
３３      ：    絶縁層
３５      ：    第二電極
３７      ：    保護層
３９      ：    接合層
４１      ：    保護層
４３      ：    接合層
４５      ：    第一電極
５０      ：    溶液
６１      ：    クラック
６２      ：    レジストの残渣
６３      ：    気泡
【図１Ａ】
2017076677.tif 000003
【図１Ｂ】
2017076677.tif 000004
【図１Ｃ】
2017076677.tif 000005
【図１Ｄ】
2017076677.tif 000006
【図１Ｅ】
2017076677.tif 000007
【図１Ｆ】
2017076677.tif 000008
【図１Ｇ】
2017076677.tif 000009
【図１Ｈ】
2017076677.tif 000010
【図１Ｉ】
2017076677.tif 000011
【図１Ｊ】
2017076677.tif 000012
【図１Ｋ】
2017076677.tif 000013
【図１Ｌ】
2017076677.tif 000014
【図１Ｍ】
2017076677.tif 000015
【図１Ｎ】
2017076677.tif 000016
【図２】
2017076677.tif 000017
【図３】
2017076677.tif 000018
【図４】
2017076677.tif 000019
【図５】
2017076677.tif 000020
【図６Ａ】
2017076677.tif 000021
【図６Ｂ】
2017076677.tif 000022