(57)【要約】【課題】インバータにおけるスイッチング損失を低減する。【解決手段】インバータはスイッチング素子Ｑ１１〜Ｑ１６を備え、スイッチング素子Ｑ１１〜Ｑ１６をオン／オフすることにより直流電力を交流電力に変換する。スイッチング素子Ｑ１１，Ｑ１２によって構成されるＵ相アームの出力端子、スイッチング素子Ｑ１３，Ｑ１４によって構成されるＶ相アームの出力端子、及び、スイッチング素子Ｑ１５，Ｑ１６によって構成されるＷ相アームの出力端子には、これらの出力端子を短絡する短絡スイッチ１６が設けられている。ＰＷＭ制御周期毎に所定期間中、短絡スイッチ１６がオンにされ、短絡スイッチ１６のオン期間中、スイッチング素子Ｑ１１，Ｑ１３，Ｑ１５がオフからオンに切り替えられ、スイッチング素子Ｑ１２，Ｑ１４，Ｑ１６がオンからオフに切り替えられる。または、その逆のスイッチング動作が実行される。【選択図】図１
2017005941.tif 000002
【特許請求の範囲】
【請求項１】
複数のスイッチング素子を備え、前記複数のスイッチング素子をオン／オフすることにより、電源から供給される直流電力を交流電力に変換するインバータを制御する方法において、
前記複数のスイッチング素子によって構成される複数の相の出力端子には、前記複数の相の出力端子を短絡する短絡スイッチが設けられており、
前記短絡スイッチのオン期間中、前記複数の相を構成する前記複数のスイッチング素子のうち、それぞれの相ごとに少なくとも１つのスイッチング素子をスイッチングさせる、
ことを特徴とするインバータの制御方法。
【請求項２】
請求項１に記載のインバータの制御方法において、
前記インバータのＰＷＭ制御周期毎に、所定期間中、前記短絡スイッチをオンにする、
ことを特徴とするインバータの制御方法。
【請求項３】
請求項１又は請求項２に記載のインバータの制御方法において、
前記短絡スイッチのオン期間中にスイッチングさせるスイッチング素子の動作とは、個々の相において前記電源の負極側に接続されたスイッチング素子の動作はオンからオフへの切り替えであり、前記個々の相において前記電源の正極側に接続されたスイッチング素子の動作はオフからオンへの切り替えであり、又は、前記電源の負極側に接続されたスイッチング素子の動作はオフからオンへの切り替えであり、前記電源の正極側に接続されたスイッチング素子の動作はオンからオフへの切り替えである、
ことを特徴とするインバータの制御方法。
【請求項４】
請求項１から請求項３のいずれか一項に記載のインバータの制御方法において、
前記短絡スイッチは、前記複数の相の出力端子を一括して短絡するスイッチである、
ことを特徴とするインバータの制御方法。
【請求項５】
複数のスイッチング素子を備え、前記複数のスイッチング素子をオン／オフすることにより、電源から供給される直流電力を交流電力に変換する電力変換部と、
前記複数のスイッチング素子によって構成される複数の相の出力端子に設けられ、前記複数の相の出力端子を短絡する短絡スイッチと、
前記短絡スイッチのオン期間中、前記複数の相を構成する前記複数のスイッチング素子のうち、それぞれの相ごとに少なくとも１つのスイッチング素子をスイッチングさせる制御部と、
を含むことを特徴とするインバータ装置。
【請求項６】
請求項５に記載のインバータ装置において、
前記制御部は、前記電力変換部のＰＷＭ制御周期毎に、所定期間中、前記短絡スイッチをオンにする、
ことを特徴とするインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータを制御する方法及びインバータ装置に関する。
【背景技術】
【０００２】
インバータは複数のスイッチング素子を備えており、複数のスイッチング素子をオン／オフすることにより、直流電力を交流電力に変換するものである。スイッチング素子は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）等の素子によって構成されている。インバータにおいては、スイッチング素子がオン／オフするときにスイッチング損失が発生することが知られている。このスイッチング損失は、オン（導通）時に素子に流れる電流とＯＦＦ（遮断）時に素子が受け持つ電圧との積に比例することが一般的に知られている。従って、例えばＰＷＭ（Pulse Width Modulation）制御に従ってスイッチング素子をオン／オフする度に、入力電圧と電流との積に比例するスイッチング損失が発生するという問題が生じる。
【０００３】
特許文献１には、いわゆる３レベルインバータと称される回路が記載されている。この３レベルインバータにおいては、中間電位を介在させることにより、スイッチング素子がオフ時に受け持つ電圧が概ね半分になるので、スイッチング損失を概ね半分に低減できるとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１０７９３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の３レベルインバータによるとスイッチング損失を低減することができるが、中間電圧を設ける必要があり、また、多くの追加素子を設ける必要がある。具体的には、ＩＧＢＴとダイオードを、インバータの各相に２組ずつ設ける必要があり、さらにそれらの素子を駆動するためのゲートドライバ、信号線及びロジックＩＣ等を追加で設ける必要がある。このように、３レベルインバータにおいては、多くの追加素子を必要とする問題がある。
【０００６】
本発明の目的は、インバータにおけるスイッチング損失を低減することである。あるいは、追加素子の少ない回路構成によって、インバータにおけるスイッチング損失を低減することである。
【課題を解決するための手段】
【０００７】
請求項１に係る発明は、複数のスイッチング素子を備え、前記複数のスイッチング素子をオン／オフすることにより、電源から供給される直流電力を交流電力に変換するインバータを制御する方法において、前記複数のスイッチング素子によって構成される複数の相の出力端子には、前記複数の相の出力端子を短絡する短絡スイッチが設けられており、前記短絡スイッチのオン期間中、前記複数の相を構成する前記複数のスイッチング素子のうち、それぞれの相ごとに少なくとも１つのスイッチング素子をスイッチングさせる、ことを特徴とするインバータの制御方法である。
【０００８】
請求項２に係る発明は、請求項１に記載のインバータの制御方法において、前記インバータのＰＷＭ制御周期毎に、所定期間中、前記短絡スイッチをオンにする、ことを特徴とする。
【０００９】
請求項３に係る発明は、請求項１又は請求項２に記載のインバータの制御方法において、前記短絡スイッチのオン期間中にスイッチングさせるスイッチング素子の動作とは、個々の相において前記電源の負極側に接続されたスイッチング素子の動作はオンからオフへの切り替えであり、前記個々の相において前記電源の正極側に接続されたスイッチング素子の動作はオフからオンへの切り替えであり、又は、前記電源の負極側に接続されたスイッチング素子の動作はオフからオンへの切り替えであり、前記電源の正極側に接続されたスイッチング素子の動作はオンからオフへの切り替えである、ことを特徴とする。
【００１０】
請求項４に係る発明は、請求項１から請求項３のいずれか一項に記載のインバータの制御方法において、前記短絡スイッチは、前記複数の相の出力端子を一括して短絡するスイッチである、ことを特徴とする。
【００１１】
請求項５に係る発明は、複数のスイッチング素子を備え、前記複数のスイッチング素子をオン／オフすることにより、電源から供給される直流電力を交流電力に変換する電力変換部と、前記複数のスイッチング素子によって構成される複数の相の出力端子に設けられ、前記複数の相の出力端子を短絡する短絡スイッチと、前記短絡スイッチのオン期間中、前記複数の相を構成する前記複数のスイッチング素子のうち、それぞれの相ごとに少なくとも１つのスイッチング素子をスイッチングさせる制御部と、を含むことを特徴とするインバータ装置である。
【００１２】
請求項６に係る発明は、請求項５に記載のインバータ装置において、前記制御部は、前記電力変換部のＰＷＭ制御周期毎に、所定期間中、前記短絡スイッチをオンにする、ことを特徴とする。
【発明の効果】
【００１３】
本発明によると、インバータにおけるスイッチング損失を低減することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係るインバータ装置を示す図である。
【図２】短絡スイッチの構成を示す図である。
【図３】本実施形態に係るＰＷＭ制御に関する信号を示す図である。
【図４】本実施形態に係るインバータにおけるスイッチング損失を示すグラフである。
【図５】本実施形態に係るスイッチング動作を説明するための図である。
【図６】本実施形態に係るスイッチング動作を説明するための図である。
【図７】等価回路を示す図である。
【図８】本実施形態に係るスイッチング動作を説明するための図である。
【図９】本実施形態に係るスイッチング動作を説明するための図である。
【図１０】本実施形態に係るスイッチング動作を説明するための図である。
【図１１】比較例１に係るＰＷＭ制御に関する信号を示す図である。
【図１２】比較例２に係るインバータにおけるスイッチング損失を示すグラフである。
【図１３】比較例２に係るスイッチング動作を説明するための図である。
【図１４】比較例２に係るスイッチング動作を説明するための図である。
【図１５】比較例２に係るスイッチング動作を説明するための図である。
【図１６】変形例１に係るインバータ装置を示す図である。
【図１７】変形例１に係る短絡スイッチの構成を示す図である。
【図１８】変形例１に係るＰＷＭ制御に関する信号を示す図である。
【図１９】変形例２に係るＰＷＭ制御に関する信号を示す図である。
【発明を実施するための形態】
【００１５】
図１には、本実施形態に係るインバータ装置が示されている。このインバータ装置は、直流電源１０からモータＭＧに供給される電力を調整する機能を備えた装置である。また、インバータ装置は、モータＭＧで生成されて直流電源１０に供給される電力を調整する機能を備えていてもよい。
【００１６】
モータＭＧは、例えば３相交流同期型モータであり、直流電源１０から供給された電力によって駆動される。モータＭＧは、Ｕ相、Ｖ相及びＷ相の３つのコイルを備えた固定子と、図示しない回転子と、を含む。Ｕ相、Ｖ相及びＷ相の３つのコイルの一端は中点で互いに接続され、他端はインバータを構成するスイッチング素子に接続されている。モータＭＧは、例えば、電気自動車、ハイブリッド自動車又は燃料電池自動車の駆動源として用いられる。
【００１７】
直流電源１０は直流電圧を供給する電源である。直流電源１０として、例えば充放電可能な電源が用いられてもよい。充放電可能な電源として、リチウムイオン電池やニッケル水素電池等を用いることができる。
【００１８】
ここで、直流電源１０の電源ラインについて、高圧側のラインを正極側ライン１２と称し、低圧側のラインを負極側ライン１４と称することとする。直流電源１０のプラス端子に接続されているラインが正極側ライン１２であり、直流電源１０のマイナス端子に接続されているラインが負極側ライン１４である。
【００１９】
インバータは、複数のスイッチング素子（スイッチング素子Ｑ１１〜Ｑ１６）を含み、直流電源１０から供給された直流電力を３相交流電力に変換してモータＭＧに供給する。インバータは、正極側ライン１２と負極側ライン１４との間に互いに並行に配置されたＵ相アーム、Ｖ相アーム及びＷ相アームを含む。Ｕ相アームは、スイッチング素子Ｑ１１，Ｑ１２の直列接続によって構成され、Ｖ相アームは、スイッチング素子Ｑ１３，Ｑ１４の直列接続によって構成され、Ｗ相アームは、スイッチング素子Ｑ１５，Ｑ１６の直列接続によって構成されている。Ｕ相アームにおいて、スイッチング素子Ｑ１１が上アームに属するスイッチング素子であり、スイッチング素子Ｑ１２が下アームに属するスイッチング素子である。同様に、Ｖ相アームにおいて、スイッチング素子Ｑ１３が上アームに属するスイッチング素子であり、スイッチング素子Ｑ１４が下アームに属するスイッチング素子である。同様に、Ｗ相アームにおいて、スイッチング素子Ｑ１５が上アームに属するスイッチング素子であり、スイッチング素子Ｑ１６が下アームに属するスイッチング素子である。
【００２０】
スイッチング素子Ｑ１１〜Ｑ１６は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）である。各スイッチング素子においては、コレクタとエミッタとの間に、エミッタ側からコレクタ側に電流を流すダイオード（ダイオードＤ１１〜Ｄ１６）が配置されている。
【００２１】
Ｕ相アームのスイッチング素子Ｑ１１，Ｑ１２の中間点は、モータＭＧのＵ相コイルに接続されている。Ｖ相アームのスイッチング素子Ｑ１３，Ｑ１４の中間点は、モータＭＧのＶ相コイルに接続されている。Ｗ相アームのスイッチング素子Ｑ１５，Ｑ１６の中間点は、モータＭＧのＷ相コイルに接続されている。例えば、スイッチング素子Ｑ１１〜Ｑ１６のそれぞれに駆動回路が設けられており、スイッチング素子Ｑ１１〜Ｑ１６は、制御部２４からの制御信号に基づいて、対応する駆動回路によってスイッチング制御（オン又はオフ制御）される。これにより、電力が変換される。
【００２２】
なお、インバータは、モータＭＧによって発電された交流電力を直流電力に変換して直流電源１０に供給してもよい。
【００２３】
短絡スイッチ１６は、各相アームの中間点と各相コイルとの間に設けられ、各相アームの出力端子を短絡するスイッチである。短絡スイッチ１６は、例えば３端子スイッチであり、Ｕ相アーム、Ｖ相アーム及びＷ相アームの出力端子を一括して短絡する機能、及び、その短絡を解消する機能を備えている。具体的には、短絡スイッチ１６は、Ｕ相アームの中間点とＵ相コイルとの間、Ｖ相アームの中間点とＶ相コイルとの間、及び、Ｗ相アームの中間点とＷ相コイルとの間、に設けられている。短絡スイッチ１６は、Ｕ相アームの中間点とＵ相コイルとを接続するライン１８、Ｖ相アームの中間点とＶ相コイルとを接続するライン２０、及び、Ｗ相アームの中間点とＷ相コイルとを接続するライン２２、を接続又は遮断する機能を備えている。短絡スイッチ１６がオンの場合、ライン１８，２０，２２が短絡スイッチ１６によって接続される。これにより、Ｕ相アームの出力端子とＶ相アームの出力端子とＷ相アームの出力端子とが短絡する。短絡スイッチ１６がオフの場合、ライン１８，２０，２２の接続が解消され、短絡が解消される。例えば、短絡スイッチ１６に駆動回路が設けられており、短絡スイッチ１６は、制御部２４からの制御信号に基づいて、当該駆動回路によってスイッチング制御（オン又はオフ制御）される。これにより、各相アームの短絡又は遮断が実現される。
【００２４】
制御部２４は、インバータを構成するスイッチング素子Ｑ１１〜Ｑ１６のスイッチング動作を制御することにより、モータＭＧの動作を制御する。制御部２４は、例えば、モータＭＧが目標トルクを出力するように、スイッチング素子Ｑ１１〜Ｑ１６のスイッチング動作を制御する。本実施形態では、制御部２４は、ＰＷＭ制御に従ってスイッチング素子Ｑ１１〜Ｑ１６のスイッチング動作を制御する。例えば、制御部２４は、モータＭＧが目標トルクを出力するように、スイッチング素子Ｑ１１〜Ｑ１６をオン又はオフするためのＰＷＭ信号を生成する。そして、制御部２４は、スイッチング素子Ｑ１１〜Ｑ１６のそれぞれに対応する駆動回路に、個々のスイッチング素子用のＰＷＭ信号を供給する。また、制御部２４は、短絡スイッチ１６のスイッチング動作を制御する。
【００２５】
本実施形態では、制御部２４は、短絡スイッチ１６のオン期間中に、個々の相ごとに少なくとも１つのスイッチング素子をスイッチングさせる。すなわち、制御部２４は、個々の相ごとに、上アームに属するスイッチング素子及び下アームに属するスイッチング素子の中の少なくとも一方のスイッチング素子をスイッチングさせる。一例として、制御部２４は、下アームに属するスイッチング素子Ｑ１２，Ｑ１４，Ｑ１６をオンからオフに切り替え、上アームに属するスイッチング素子Ｑ１１，Ｑ１３，Ｑ１５をオフからオンに切り替える。または、制御部２４は、下アームに属するスイッチング素子Ｑ１２，Ｑ１４，Ｑ１６をオフからオンに切り替え、上アームに属するスイッチング素子Ｑ１１，Ｑ１３，Ｑ１５をオンからオフに切り替えてもよい。このスイッチング制御は一例であり、もちろん、別のスイッチング制御が行われてもよい。制御部２４は、ＰＷＭ制御周期毎に、所定期間の間、短絡スイッチ１６をオンにし、それ以外の期間においては、短絡スイッチ１６をオフにする。
【００２６】
制御部２４は、例えばプロセッサや電子回路等のハードウェア資源を利用して実現することができ、その実現において必要に応じてメモリ等のデバイスが利用されてもよい。また、制御部２４は、例えばコンピュータによって実現されてもよい。つまり、コンピュータが備えるＣＰＵやメモリやハードディスク等のハードウェア資源と、ＣＰＵ等の動作を規定するソフトウェア（プログラム）との協働により、制御部２４の機能が実現されてもよい。当該プログラムは、ＣＤやＤＶＤ等の記録媒体を経由して、又は、ネットワーク等の通信経路を経由して、図示しない記憶装置に記憶される。別の例として、制御部２４は、ＤＳＰ（Digital Signal Processor）やＦＰＧＡ（Field Programmable Gate Array）等によって実現されてもよい。
【００２７】
図２には、３端子スイッチとしての短絡スイッチ１６が示されている。３端子スイッチとしては公知のスイッチを用いることができる。例えば、短絡スイッチ１６は、ＩＧＢＴ等によって構成されているスイッチング素子Ｑ３０と、ダイオードＤ３１〜Ｄ３６と、を含む。ダイオードＤ３１，Ｄ３２が直列に接続され、その中間点とＵ相アーム用のライン１８とが接続されている。同様に、ダイオードＤ３３，Ｄ３４が直列に接続され、その中間点とＶ相アームのライン２０とが接続されている。同様に、ダイオードＤ３５，Ｄ３６が直列に接続され、その中間点とＷ相アームのライン２２とが接続されている。
【００２８】
例えば、スイッチング素子Ｑ３０に駆動回路が設けられており、スイッチング素子Ｑ３０は、制御部２４からの制御信号に基づいて、当該駆動回路によってスイッチング制御（オン又はオフ制御）される。スイッチング素子Ｑ３０がオンの場合、図１に示されているライン１８，２０，２２が接続され、これにより、Ｕ相アーム、Ｖ相アーム及びＷ相アームの出力端子が短絡する。一方、スイッチング素子Ｑ３０がオフの場合、ライン１８，２０，２２の接続が解消され、短絡が解消される。
【００２９】
以下、インバータの具体的な制御方法について説明する。
【００３０】
図３には、ＰＷＭ制御に関する信号の一例が示されている。横軸は時間を示している。キャリア信号２６は、各相用のＰＷＭ信号を生成するためのキャリア波であり、一例としてノコギリ波である。具体的には、キャリア信号２６の波形は、時間と共に徐々に下がっていって急上昇することを繰り返す波形である。もちろん、別の例として、波形が時間と共に上がっていき、急降下することを繰り返してもよい。
【００３１】
キャリア信号２６の波形が急上昇してから次に急上昇するまでの期間を１周期とし、この周期をＰＷＭ制御周期と称することとする。つまり、ノコギリ波が急上昇するタイミング（ノコギリ波のエッジタイミング）と、ノコギリ波が次に急上昇するタイミング（次のエッジタイミング）と、の間の期間を１周期（ＰＷＭ制御周期）とする。
【００３２】
Ｕ相用デューティ信号２８、Ｖ相用デューティ信号３０、及び、Ｗ相用デューティ信号３２は、対応する相のＰＷＭ信号を生成するための信号であり、対応する相に対する指令電圧に応じた信号である。制御部２４は、キャリア信号２６、Ｕ相用デューティ信号２８、Ｖ相用デューティ信号３０、及び、Ｗ相用デューティ信号３２に基づいて、Ｕ相用ＰＷＭ信号３４、Ｖ相用ＰＷＭ信号３６、及び、Ｗ相用ＰＷＭ信号３８を生成する。
【００３３】
Ｕ相用ＰＷＭ信号３４は、Ｕ相アームに属するスイッチング素子Ｑ１１，Ｑ１２のスイッチング動作を制御するためのＰＷＭ信号であり、スイッチング素子Ｑ１１，Ｑ１２のオン／オフのタイミングを示す信号である。Ｕ相用ＰＷＭ信号３４は、キャリア信号２６とＵ相用デューティ信号２８との比較によって生成される。キャリア信号２６とＵ相用デューティ信号２８とが交差するタイミングで、Ｕ相用ＰＷＭ信号３４のハイ（Ｈｉｇｈ）とロー（Ｌｏｗ）とが切り替わる。制御部２４は、Ｕ相用ＰＷＭ信号３４をＵ相アーム用の駆動回路に供給する。当該駆動回路は、Ｕ相用ＰＷＭ信号３４に従って、Ｕ相アームに属するスイッチング素子Ｑ１１，Ｑ１２のスイッチング動作を制御する。Ｕ相用ＰＷＭ信号３４がハイ（Ｈｉｇｈ）を示す場合、駆動回路は、Ｕ相アームにおいて下アームに属するスイッチング素子Ｑ１２をオンにし、上アームに属するスイッチング素子Ｑ１１をオフにする。一方、Ｕ相用ＰＷＭ信号３４がロー（Ｌｏｗ）を示す場合、駆動回路は、Ｕ相アームにおいて上アームに属するスイッチング素子Ｑ１１をオンにし、下アームに属するスイッチング素子Ｑ１２をオフにする。
【００３４】
Ｖ相用ＰＷＭ信号３６は、Ｖ相アームに属するスイッチング素子Ｑ１３，Ｑ１４のスイッチング動作を制御するためのＰＷＭ信号であり、スイッチング素子Ｑ１３，Ｑ１４のオン／オフのタイミングを示す信号である。Ｖ相用ＰＷＭ信号３６は、キャリア信号２６とＶ相用デューティ信号３０との比較によって生成される。キャリア信号２６とＶ相用デューティ信号３０とが交差するタイミングで、Ｖ相用ＰＷＭ信号３６のハイ（Ｈｉｇｈ）とロー（Ｌｏｗ）とが切り替わる。制御部２４は、Ｖ相用ＰＷＭ信号３６をＶ相アーム用の駆動回路に供給する。当該駆動回路は、Ｖ相用ＰＷＭ信号３６に従って、Ｖ相アームに属するスイッチング素子Ｑ１３，Ｑ１４のスイッチング動作を制御する。Ｖ相用ＰＷＭ信号３６がハイ（Ｈｉｇｈ）を示す場合、駆動回路は、Ｖ相アームにおいて下アームに属するスイッチング素子Ｑ１４をオンにし、上アームに属するスイッチング素子Ｑ１３をオフにする。一方、Ｖ相用ＰＷＭ信号３６がロー（Ｌｏｗ）を示す場合、駆動回路は、Ｖ相アームにおいて上アームに属するスイッチング素子Ｑ１３をオンにし、下アームに属するスイッチング素子Ｑ１４をオフにする。
【００３５】
Ｗ相用ＰＷＭ信号３８は、Ｗ相アームに属するスイッチング素子Ｑ１５，Ｑ１６のスイッチング動作を制御するためのＰＷＭ信号であり、スイッチング素子Ｑ１５，Ｑ１６のオン／オフのタイミングを示す信号である。Ｗ相用ＰＷＭ信号３８は、キャリア信号２６とＷ相用デューティ信号３２との比較によって生成される。キャリア信号２６とＷ相用デューティ信号３２とが交差するタイミングで、Ｗ相用ＰＷＭ信号３８のハイ（Ｈｉｇｈ）とロー（Ｌｏｗ）とが切り替わる。制御部２４は、Ｗ相用ＰＷＭ信号３８をＷ相アーム用の駆動回路に供給する。当該駆動回路は、Ｗ相用ＰＷＭ信号３８に従って、Ｗ相アームに属するスイッチング素子Ｑ１５，Ｑ１６のスイッチング動作を制御する。Ｗ相用ＰＷＭ信号３８がハイ（Ｈｉｇｈ）を示す場合、駆動回路は、Ｗ相アームにおいて下アームに属するスイッチング素子Ｑ１６をオンにし、上アームに属するスイッチング素子Ｑ１５をオフにする。一方、Ｗ相用ＰＷＭ信号３８がロー（Ｌｏｗ）を示す場合、駆動回路は、Ｗ相アームにおいて上アームに属するスイッチング素子Ｑ１５をオンにし、下アームに属するスイッチング素子Ｑ１６をオフにする。
【００３６】
以上のように、キャリア信号２６としてノコギリ状の波形を有する信号を用いることにより、キャリア信号２６において波形が急上昇するタイミング（ノコギリ波のエッジタイミング）にて、各相に対するＰＷＭ信号がハイ（Ｈｉｇｈ）からロー（Ｌｏｗ）に切り替わる。具体的には、ノコギリ波のエッジタイミングにて、Ｕ相用ＰＷＭ信号３４、Ｖ相用ＰＷＭ信号３６及びＷ相用ＰＷＭ信号３８が、ハイ（Ｈｉｇｈ）からロー（Ｌｏｗ）に切り替わり、それらの切り替わるタイミング（各ＰＷＭ信号のエッジタイミング）が一致することになる。これにより、ノコギリ波のエッジタイミングにて、各スイッチング素子のオン／オフのタイミング（スイッチング動作のタイミング）が一致することになる。具体的には、ノコギリ波のエッジタイミングにて、スイッチング素子Ｑ１１，Ｑ１３，Ｑ１５がオンからオフに切り替わり、スイッチング素子Ｑ１２，Ｑ１４，Ｑ１６がオフからオンに切り替わる。
【００３７】
なお、キャリア信号２６の波形として、時間と共に上がっていき、急降下することを繰り返す波形が用いられた場合、波形が急降下するタイミング（ノコギリ波のエッジタイミング）にて、各相に対するＰＷＭ信号がロー（Ｌｏｗ）からハイ（Ｈｉｇｈ）に切り替わる。これにより、ノコギリ波のエッジタイミングにて、スイッチング素子Ｑ１１，Ｑ１３，Ｑ１５がオフからオンに切り替わり、スイッチング素子Ｑ１２，Ｑ１４，Ｑ１６がオンからオフに切り替わる。
【００３８】
短絡用信号４０は、短絡スイッチ１６のオン／オフのタイミングを示す信号である。短絡用信号４０は、例えば制御部２４によって生成される。短絡用信号４０の波形は、キャリア信号２６の波形が急上昇するタイミング（ノコギリ波のエッジタイミング）を含む前後の期間（以下、「短絡期間」と称する）において、ハイ（Ｈｉｇｈ）状態になり、それ以外の期間においてはロー（Ｌｏｗ）状態になる。制御部２４は、短絡用信号４０を短絡スイッチ１６の駆動回路に供給する。当該駆動回路は、短絡用信号４０に従って、短絡スイッチ１６のスイッチング動作を制御する。短絡用信号４０がハイ（Ｈｉｇｈ）を示す場合、駆動回路は、短絡スイッチ１６をオンにする。これにより、短絡期間中、各相アームの出力端子が短絡する。一方、短絡用信号４０がロー（Ｌｏｗ）を示す場合、駆動回路は、短絡スイッチ１６をオフにする。これにより、短絡期間以外の期間中、各相アームの出力端子の短絡が解消される。短絡期間は、一例として数μ秒である。
【００３９】
なお、各相に対するＰＷＭ信号のエッジタイミング、つまり、各相に対するＰＷＭ信号がハイ（Ｈｉｇｈ）からロー（Ｌｏｗ）に切り替わるタイミング、又は、各相に対するＰＷＭ信号がロー（Ｌｏｗ）からハイ（Ｈｉｇｈ）に切り替わるタイミングは、厳密に一致していなくてもよい。短絡用信号４０がハイ（Ｈｉｇｈ）になっている短絡期間内に、各相に対するＰＷＭ信号のエッジタイミングが含まれていればよい。つまり、各相アームに属するスイッチング素子Ｑ１１〜Ｑ１６のオン／オフのタイミングは、厳密に一致していなくてもよく、短絡スイッチ１６がオン状態になっている短絡期間中に、スイッチング素子Ｑ１１〜Ｑ１６がスイッチング動作すればよい。
【００４０】
本実施形態では、１ＰＷＭ制御周期中、符号４２，４４，４６で示すタイミングにてスイッチング損失が発生し、短絡スイッチ１６がオンになっている短絡期間中においては、スイッチング素子Ｑ１１〜Ｑ１６にてスイッチング損失は発生しない。それ故、スイッチング損失の発生回数が減少し、スイッチング損失の合計を低減することが可能となる。図３に示す例では、１ＰＷＭ制御周期中におけるスイッチング損失の発生回数を３回に抑えて、スイッチング損失の合計を低減することが可能となる。つまり、短絡スイッチ１６がオンのときは、スイッチング素子Ｑ１１〜Ｑ１６の受け持つ電圧が０Ｖとなるため、又は、短絡スイッチ１６に電流が流れることによりスイッチング素子Ｑ１１〜Ｑ１６に流れる電流が０Ａとなるため、スイッチング損失が発生しなくなる。
【００４１】
以下、図４から図１０を参照して、短絡期間中にてスイッチング損失が発生しない理由について説明する。
【００４２】
図４には、本実施形態に係るインバータにおけるスイッチング損失のグラフが示されている。図４中のグラフにおいて、横軸は時間を示しており、縦軸はインバータにて発生するスイッチング損失（単位：per unit）を示している。グラフ４８は、シミュレーションによって得られた波形であり、ノコギリ波（キャリア信号２６）のエッジタイミングを含む前後の期間において、スイッチング素子Ｑ１１〜Ｑ１６及び短絡スイッチ１６にて発生するスイッチング損失の合計を示すグラフである。つまり、グラフ４８は、Ｕ相用ＰＷＭ信号３４、Ｖ相用ＰＷＭ信号３６及びＷ相用ＰＷＭ信号３８が、ハイ（Ｈｉｇｈ）からロー（Ｌｏｗ）に切り替わるタイミングを含む前後の期間において、スイッチング素子Ｑ１１〜Ｑ１６及び短絡スイッチ１６にて発生するスイッチング損失の合計を示している。以下では、ノコギリ波のエッジタイミングを含む前後の期間を期間Ａ〜Ｅに分け、各期間におけるスイッチング素子Ｑ１１〜Ｑ１６の動作について説明する。期間Ａ，Ｅでは、短絡スイッチ１６はオフ状態となっており、期間Ｂ，Ｃ，Ｄでは、短絡スイッチ１６はオン状態になっている。
【００４３】
図５には、期間Ａにおけるスイッチング素子Ｑ１１〜Ｑ１６及び短絡スイッチ１６の状態が示されている。期間Ａでは、Ｕ相用ＰＷＭ信号３４、Ｖ相用ＰＷＭ信号３６及びＷ相用ＰＷＭ信号３８が、ハイ（Ｈｉｇｈ）を示している。それ故、下アームに属するスイッチング素子Ｑ１２，Ｑ１４，Ｑ１６がオンになっており、上アームに属するスイッチング素子Ｑ１１，Ｑ１３，Ｑ１５はオフになっている。また、期間Ａでは、短絡用信号４０がロー（Ｌｏｗ）を示している。それ故、短絡スイッチ１６はオフ状態になっている。図５中の矢印は、電流経路を示している。期間Ａにおいては、電流は、Ｕ相用のライン１８を経由してモータＭＧのＵ相コイルに供給され、Ｕ相コイルを経由してＶ相コイル及びＷ相コイルに供給される。このとき、電流は、ダイオードＤ１２を経由してＵ相用のライン１８に供給される。そして、電流は、Ｖ相コイル及びＶ相用のライン２０を経由してスイッチング素子Ｑ１４に供給される。同様に、電流は、Ｗ相コイル及びＷ相用のライン２２を経由してスイッチング素子Ｑ１６に供給される。この段階では、スイッチング素子Ｑ１１〜Ｑ１６及び短絡スイッチ１６にてスイッチング動作が発生していないため、スイッチング損失は発生しない。
【００４４】
図６には、期間Ｂにおけるスイッチング素子Ｑ１１〜Ｑ１６及び短絡スイッチ１６の状態が示されている。期間Ｂは、スイッチング素子Ｑ１１〜Ｑ１６のオン／オフが切り替わる直前の期間である。期間Ｂでは、Ｕ相用ＰＷＭ信号３４、Ｖ相用ＰＷＭ信号３６及びＷ相用ＰＷＭ信号３８が、ハイ（Ｈｉｇｈ）を示している。それ故、下アームに属するスイッチング素子Ｑ１２，Ｑ１４，Ｑ１６がオンとなっており、上アームに属するスイッチング素子Ｑ１１，Ｑ１３，Ｑ１５はオフとなっている。また、期間Ｂでは、短絡用信号４０がハイ（Ｈｉｇｈ）を示している。それ故、短絡スイッチ１６はオンになっている。図６中の矢印は、電流経路を示している。期間Ｂにおいては、電流は、Ｕ相用のライン１８を経由してモータＭＧのＵ相コイルに供給され、Ｕ相コイルを経由してＶ相コイル及びＷ相コイルに供給される。このとき、電流は、ダイオードＤ１２を経由してＵ相用のライン１８に供給される。そして、電流は、Ｖ相コイル及びＶ相用のライン２０を経由してスイッチング素子Ｑ１４に供給される。同様に、電流は、Ｗ相コイル及びＷ相用のライン２２を経由してスイッチング素子Ｑ１６に供給される。この段階では、短絡スイッチ１６の全端子の電位は０Ｖであり、短絡スイッチ１６の受け持つ電圧（端子間電位差）は０Ｖとなる。それ故、短絡スイッチ１６にてスイッチング損失は発生しない。つまり、ゼロ電圧スイッチング（無損失）が実現される。なお、期間Ｂ中、Ｕ相アームにおいては電流はダイオードＤ１２を流れるため、スイッチング素子Ｑ１２をオフにしてもよい。以下に説明する動作についても同様である。つまり、電流がダイオードを流れる場合、そのダイオードが接続されているスイッチング素子はオフになっていてもよい。もちろん、そのスイッチング素子はオンになっていてもよい。
【００４５】
ここで、図７を参照して、期間Ｂにおいてゼロ電圧スイッチングが実現される理由につて説明する。図７には、スイッチング素子Ｑ１２，Ｑ１４，Ｑ１６及び短絡スイッチ１６を含む回路の等価回路が示されている。期間Ｂにおいては、電流はダイオードＤ１２を流れているので、この部分では、導通しているとみなすことができる。また、短絡スイッチ１６がオン状態であるため、スイッチング素子Ｑ１２，Ｑ１４，Ｑ１６の端子間電位がゼロとなる。それ故、期間Ｂにおいては、ゼロ電圧スイッチングが実現される。
【００４６】
図８には、期間Ｃにおけるスイッチング素子Ｑ１１〜Ｑ１６及び短絡スイッチ１６の状態が示されている。期間Ｃはデッドタイム期間であり、スイッチング素子Ｑ１１〜Ｑ１６がオフ状態になる期間である。期間Ｃでは、Ｕ相用ＰＷＭ信号３４、Ｖ相用ＰＷＭ信号３６及びＷ相用ＰＷＭ信号３８が、ロー（Ｌｏｗ）を示している。それ故、下アームに属するスイッチング素子Ｑ１２，Ｑ１４，Ｑ１６はオフとなる。なお、上記のように、期間Ｂにおいてスイッチング素子Ｑ１２を予めオフにしておいてもよい。また、直流電源１０の短絡を回避するために、スイッチング素子Ｑ１２，Ｑ１４，Ｑ１６がオンになっているタイミングと、スイッチング素子Ｑ１１，Ｑ１３，Ｑ１５がオンになっているタイミングとを完全に一致させず、期間Ｃ（デッドタイム）においては、スイッチング素子Ｑ１１，Ｑ１３，Ｑ１５もオフにしている。つまり、期間Ｃでは、すべてのスイッチング素子をオフにしている。また、期間Ｃでは、短絡用信号４０がハイ（Ｈｉｇｈ）を示している。それ故、短絡スイッチ１６はオンになっている。図８中の矢印は、電流経路を示している。期間Ｃにおいては、電流は、短絡スイッチ１６及びＵ相用のライン１８を経由してＵ相コイルに供給され、Ｕ相コイルを経由してＶ相コイル及びＷ相コイルに供給される。そして、電流は、Ｖ相コイル及びＶ相用のライン２０を経由して短絡スイッチ１６に供給される。同様に、電流は、Ｗ相コイル及びＷ相のライン２２を経由して短絡スイッチ１６に供給される。この段階では、短絡スイッチ１６がオンになっているため、スイッチング素子Ｑ１２，Ｑ１４，Ｑ１６が受け持つ電圧は０Ｖとなる。それ故、スイッチング素子Ｑ１２，Ｑ１４，Ｑ１６をオンからオフにした場合であっても、スイッチング素子Ｑ１２，Ｑ１４，Ｑ１６にてスイッチング損失は発生しない。つまり、ゼロ電圧スイッチング（無損失）が実現される。
【００４７】
図９には、期間Ｄにおけるスイッチング素子Ｑ１１〜Ｑ１６及び短絡スイッチ１６の状態が示されている。期間Ｄは、デッドタイム期間の直後の期間である。期間Ｄでは、Ｕ相用ＰＷＭ信号３４、Ｖ相用ＰＷＭ信号３６及びＷ相用ＰＷＭ信号３８が、ロー（Ｌｏｗ）を示している。それ故、下アームに属するスイッチング素子Ｑ１２，Ｑ１４，Ｑ１６はオフとなっており、上アームに属するスイッチング素子Ｑ１１，Ｑ１３，Ｑ１５がオンとなっている。また、期間Ｄでは、短絡用信号４０がハイ（Ｈｉｇｈ）を示している。それ故、短絡スイッチ１６はオンになっている。図９中の矢印は、電流経路を示している。期間Ｄにおいては、電流は、短絡スイッチ１６及びＵ相用のライン１８を経由してＵ相コイルに供給され、Ｕ相コイルを経由してＶ相コイル及びＷ相コイルに供給される。そして、電流は、Ｖ相コイル及びＶ相用のライン２０を経由して短絡スイッチ１６に供給される。同様に、電流は、Ｗ相コイル及びＷ相用のライン２２を経由して短絡スイッチ１６に供給される。この段階では、電流は短絡スイッチ１６を流れているため、上アームに属するスイッチング素子Ｑ１１，Ｑ１３，Ｑ１５には流れない。それ故、スイッチング素子Ｑ１１，Ｑ１３，Ｑ１５をオフからオンにした場合であっても、スイッチング素子Ｑ１１，Ｑ１３，Ｑ１５にてスイッチング損失は発生しない。つまり、ゼロ電流スイッチング（無損失）が実現される。
【００４８】
図１０には、期間Ｅにおけるスイッチング素子Ｑ１１〜Ｑ１６及び短絡スイッチ１６の状態が示されている。期間Ｅでは、Ｕ相用ＰＷＭ信号３４、Ｖ相用ＰＷＭ信号３６及びＷ相用ＰＷＭ信号３８が、ロー（Ｌｏｗ）を示している。それ故、下アームに属するスイッチング素子Ｑ１２，Ｑ１４，Ｑ１６はオフになっており、上アームに属するスイッチング素子Ｑ１１，Ｑ１３，Ｑ１５がオンになっている。また、期間Ｅでは、短絡用信号４０がロー（Ｌｏｗ）を示している。それ故、短絡スイッチ１６はオフになっている。図１０中の矢印は、電流経路を示している。期間Ｅにおいては、電流は、スイッチング素子Ｑ１１及びＵ相用のライン１８を経由してＵ相コイルに供給され、Ｕ相コイルを経由してＶ相コイル及びＷ相コイルに供給される。そして、電流は、Ｖ相コイル及びＶ相用のライン２０を経由してダイオードＤ１３を流れる。同様に、電流は、Ｗ相コイル及びＷ相用のライン２２を経由してダイオードＤ１５を流れる。この段階では、上アームに属するスイッチング素子Ｑ１１，Ｑ１３，Ｑ１５がオン状態であるため、短絡スイッチ１６の全端子の電位は入力電圧Ｖｉｎとなる。それ故、短絡スイッチ１６が受け持つ電圧（端子間電位差）が０Ｖとなり、短絡スイッチ１６にてスイッチング損失は発生しない。つまり、ゼロ電圧スイッチング（無損失）が実現される。
【００４９】
以上のように、本実施形態では、短絡スイッチ１６のオン期間中に、スイッチング素子Ｑ１２，Ｑ１４，Ｑ１６をオンからオフにスイッチングさせ、スイッチング素子Ｑ１１，Ｑ１３，Ｑ１５をオフからオンにスイッチングさせる。これにより、ゼロ電圧スイッチング及びゼロ電流スイッチングを実現することが可能となり、スイッチング損失の発生を防止することが可能となる。例えば、図４に示すグラフ４８のように、スイッチング損失の合計を低減することが可能となる。
【００５０】
（比較例１）
次に、図１１を参照して、比較例１に係るインバータ装置及び制御方法について説明する。比較例１に係るインバータ装置には、短絡スイッチ１６が含まれていない。短絡スイッチ１６以外のインバータの回路構成は、図１に示されている回路構成と同じものであるとする。
【００５１】
図１１には、比較例１に係るＰＷＭ制御に関する信号が示されている。横軸は時間を示している。キャリア信号５０は、各相用のＰＷＭ信号を生成するためのキャリア波であり、三角波である。具体的には、キャリア信号５０の波形は、時間と共に徐々に上がっていき、その後、徐々に下がっていくことを繰り返す波形である。キャリア信号５０の最下点と次の最下点との間の期間を１周期（１ＰＷＭ制御周期）とする。
【００５２】
Ｕ相用デューティ信号５２、Ｖ相用デューティ信号５４、及び、Ｗ相用デューティ信号５６は、対応する相のＰＷＭ信号を生成するための信号であり、対応する相に対する指令電圧に応じた信号である。キャリア信号５０、Ｕ相用デューティ信号５２、Ｖ相用デューティ信号５４、及び、Ｗ相用デューティ信号５６に基づいて、Ｕ相用ＰＷＭ信号５８、Ｖ相用ＰＷＭ信号６０、及び、Ｗ相用ＰＷＭ信号６２が生成される。
【００５３】
Ｕ相用ＰＷＭ信号５８は、Ｕ相アームに属するスイッチング素子Ｑ１１，Ｑ１２のスイッチング動作を制御するためのＰＷＭ信号であり、スイッチング素子Ｑ１１，Ｑ１２のオン／オフのタイミングを示す信号である。Ｕ相用ＰＷＭ信号５８は、キャリア信号５０とＵ相用デューティ信号５２との比較によって生成される。キャリア信号５０とＵ相用デューティ信号５２とが交差するタイミングで、Ｕ相用ＰＷＭ信号５８のハイ（Ｈｉｇｈ）とロー（Ｌｏｗ）とが切り替わる。Ｕ相用ＰＷＭ信号５８は、Ｕ相アーム用の駆動回路に供給される。当該駆動回路は、Ｕ相用ＰＷＭ信号５８に従って、Ｕ相アームに属するスイッチング素子Ｑ１１，Ｑ１２のスイッチング動作を制御する。Ｕ相用ＰＷＭ信号５８がハイ（Ｈｉｇｈ）を示す場合、駆動回路は、Ｕ相アームにおいて下アームに属するスイッチング素子Ｑ１２をオンにし、上アームに属するスイッチング素子Ｑ１１をオフにする。一方、Ｕ相用ＰＷＭ信号５８がロー（Ｌｏｗ）を示す場合、駆動回路は、Ｕ相アームにおいて上アームに属するスイッチング素子Ｑ１１をオンにし、下アームに属するスイッチング素子Ｑ１２をオフにする。
【００５４】
Ｖ相用ＰＷＭ信号６０は、Ｖ相アームに属するスイッチング素子Ｑ１３，Ｑ１４のスイッチング動作を制御するためのＰＷＭ信号であり、スイッチング素子Ｑ１３，Ｑ１４のオン／オフのタイミングを示す信号である。Ｖ相用ＰＷＭ信号６０は、キャリア信号５０とＶ相用デューティ信号５４との比較によって生成される。キャリア信号５０とＶ相用デューティ信号５４とが交差するタイミングで、Ｖ相用ＰＷＭ信号６０のハイ（Ｈｉｇｈ）とロー（Ｌｏｗ）とが切り替わる。Ｖ相用ＰＷＭ信号６０は、Ｖ相アーム用の駆動回路に供給される。当該駆動回路は、Ｖ相用ＰＷＭ信号６０に従って、Ｖ相アームに属するスイッチング素子Ｑ１３，Ｑ１４のスイッチング動作を制御する。Ｖ相用ＰＷＭ信号６０がハイ（Ｈｉｇｈ）を示す場合、駆動回路は、Ｖ相アームにおいて下アームに属するスイッチング素子Ｑ１４をオンにし、上アームに属するスイッチング素子Ｑ１３をオフにする。一方、Ｖ相用ＰＷＭ信号６０がロー（Ｌｏｗ）を示す場合、駆動回路は、Ｖ相アームにおいて上アームに属するスイッチング素子Ｑ１３をオンにし、下アームに属するスイッチング素子Ｑ１４をオフにする。
【００５５】
Ｗ相用ＰＷＭ信号６２は、Ｗ相アームに属するスイッチング素子Ｑ１５，Ｑ１６のスイッチング動作を制御するためのＰＷＭ信号であり、スイッチング素子Ｑ１５，Ｑ１６のオン／オフのタイミングを示す信号である。Ｗ相用ＰＷＭ信号６２は、キャリア信号５０とＷ相用デューティ信号５６との比較によって生成される。キャリア信号５０とＷ相用デューティ信号５６とが交差するタイミングで、Ｗ相用ＰＷＭ信号６２のハイ（Ｈｉｇｈ）とロー（Ｌｏｗ）とが切り替わる。Ｗ相用ＰＷＭ信号６２は、Ｗ相アーム用の駆動回路に供給される。当該駆動回路は、Ｗ相用ＰＷＭ信号６２に従って、Ｗ相アームに属するスイッチング素子Ｑ１５，Ｑ１６のスイッチング動作を制御する。Ｗ相用ＰＷＭ信号６２がハイ（Ｈｉｇｈ）を示す場合、駆動回路は、Ｗ相アームにおいて下アームに属するスイッチング素子Ｑ１６をオンにし、上アームに属するスイッチング素子Ｑ１５をオフにする。一方、Ｗ相用ＰＷＭ信号６２がロー（Ｌｏｗ）を示す場合、駆動回路は、Ｗ相アームにおいて上アームに属するスイッチング素子Ｑ１５をオンにし、下アームに属するスイッチング素子Ｑ１６をオフにする。
【００５６】
比較例１では、１ＰＷＭ制御周期中、符号６４，６６，６８，７０，７２，７４で示すタイミングにてスイッチング損失が発生する。つまり、１ＰＷＭ制御周期中におけるスイッチング損失の発生回数は６回となる。一方、本実施形態では、図３に示すように、その発生回数を３回に低減することが可能となる。それ故、本実施形態によると、比較例１と比べて、スイッチング損失の発生回数を半分に減らすことが可能となる。
【００５７】
（比較例２）
次に、図１２から図１５を参照して、比較例２に係るインバータ装置及び制御方法について説明する。比較例２に係るインバータ装置は、短絡スイッチ１６が含まれていない。短絡スイッチ１６以外のインバータの回路構成は、図１に示されている回路構成と同じものであるとする。また、比較例２においては、図３に示されている本実施形態に係る信号に従って、スイッチング素子Ｑ１１〜Ｑ１６のスイッチング動作が制御されるものとする。つまり、ノコギリ波であるキャリア信号２６を用いて、Ｕ相用ＰＷＭ信号３４、Ｖ相用ＰＷＭ信号３６及びＷ相用ＰＷＭ信号３８が生成され、これらのＰＷＭ信号に従って、スイッチング素子Ｑ１１〜Ｑ１６のスイッチング動作が制御されるものとする。ただし、比較例２においては、短絡スイッチ１６が使用されないので、各相の出力端子が短絡することはない。
【００５８】
図１２は、比較例２に係るインバータにおけるスイッチング損失のグラフが示されている。図１２中のグラフにおいて、横軸は時間を示しており、縦軸はインバータにて発生するスイッチング損失（単位：per unit）を示している。グラフ７６〜８２は、シミュレーションによって得られた波形であり、ノコギリ波（キャリア信号２６）のエッジタイミングを含む前後の期間において、発生するスイッチング損失を示すグラフである。つまり、グラフ７６〜８２は、Ｕ相用ＰＷＭ信号３４、Ｖ相用ＰＷＭ信号３６及びＷ相用ＰＷＭ信号３８が、ハイ（Ｈｉｇｈ）からロー（Ｌｏｗ）に切り替わるタイミングを含む前後の期間において、発生するスイッチング損失を示すグラフである。具体的には、グラフ７６は、スイッチング素子Ｑ１４にて発生するスイッチング損失を示しており、グラフ７８は、スイッチング素子Ｑ１６にて発生するスイッチング損失を示しており、グラフ８０は、スイッチング素子Ｑ１１にて発生するスイッチング損失を示している。また、グラフ８２は、スイッチング素子Ｑ１１〜Ｑ１６にて発生するスイッチング損失の合計を示すグラフである。以下では、ノコギリ波のエッジタイミングを含む前後の期間を期間Ｆ〜Ｈに分け、各期間におけるスイッチング素子Ｑ１１〜Ｑ１６の動作について説明する。
【００５９】
図１３には、期間Ｆにおけるスイッチング素子Ｑ１１〜Ｑ１６の状態が示されている。期間Ｆでは、Ｕ相用ＰＷＭ信号３４、Ｖ相用ＰＷＭ信号３６及びＷ相用ＰＷＭ信号３８が、ハイ（Ｈｉｇｈ）を示している。それ故、下アームに属するスイッチング素子Ｑ１２，Ｑ１４，Ｑ１６がオンになっており、上アームに属するスイッチング素子Ｑ１１，Ｑ１３，Ｑ１５がオフになっている。図１３中の矢印は、電流経路を示している。期間Ｆにおいては、電流は、Ｕ相用のライン１８を経由してモータＭＧのＵ相コイルに供給され、Ｕ相コイルを経由してＶ相コイル及びＷ相コイルに供給される。このとき、電流は、ダイオードＤ１２を経由してＵ相用のライン１８に供給される。そして、電流は、Ｖ相コイル及びＶ相用のライン２０を経由してスイッチング素子Ｑ１４に供給される。同様に、電流は、Ｗ相コイル及びＷ相用のライン２２を経由してスイッチング素子Ｑ１６に供給される。この段階では、スイッチング素子Ｑ１１〜Ｑ１６にてスイッチング動作が発生していないため、スイッチング損失は発生しない。
【００６０】
図１４には、期間Ｇにおけるスイッチング素子Ｑ１１〜Ｑ１６の状態が示されている。期間Ｇはデッドタイム期間であり、スイッチング素子Ｑ１１〜Ｑ１６がオフ状態になる期間である。期間Ｇでは、Ｕ相用ＰＷＭ信号３４、Ｖ相用ＰＷＭ信号３６及びＷ相用ＰＷＭ信号３８が、ロー（Ｌｏｗ）を示している。それ故、下アームに属するスイッチング素子Ｑ１２，Ｑ１４，Ｑ１６はオフになる。また、直流電源１０の短絡を回避するために、スイッチング素子Ｑ１２，Ｑ１４，Ｑ１６がオンになっているタイミングと、スイッチング素子Ｑ１１，Ｑ１３，Ｑ１５がオンになるタイミングとを完全に一致させず、期間Ｇ（デッドタイム）においては、スイッチング素子Ｑ１１，Ｑ１３，Ｑ１５もオフにしている。つまり、期間Ｇでは、すべてのスイッチング素子をオフにしている。図１４中の矢印は、電流経路を示している。期間Ｇにおいては、電流は、ダイオードＤ１２及びＵ相用のライン１８を経由してＵ相コイルに供給され、Ｕ相コイルを経由してＶ相コイル及びＷ相コイルに供給される。そして、電流は、Ｖ相コイル及びＶ相用のライン２０を経由してダイオードＤ１３を流れる。同様に、電流は、Ｗ相コイル及びＷ相用のライン２２を経由してダイオードＤ１５を流れる。この段階では、電流はダイオードＤ１２を流れるので、スイッチング素子Ｑ１２においてスイッチング損失は発生しない。しかし、スイッチング素子Ｑ１４，Ｑ１６をオンからオフに切り替えた段階で、スイッチング素子Ｑ１４，Ｑ１６においてスイッチング損失が発生する。
【００６１】
図１５には、期間Ｈにおけるスイッチング素子Ｑ１１〜Ｑ１６の状態が示されている。期間Ｈでは、Ｕ相用ＰＷＭ信号３４、Ｖ相用ＰＷＭ信号３６及びＷ相用ＰＷＭ信号３８が、ロー（Ｌｏｗ）を示している。それ故、下アームに属するスイッチング素子Ｑ１２，Ｑ１４，Ｑ１６はオフになっており、上アームに属するスイッチング素子Ｑ１１，Ｑ１３，Ｑ１５がオンになっている。図１５中の矢印は、電流経路を示している。期間Ｈにおいては、電流は、スイッチング素子Ｑ１１及びＵ相用のライン１８を経由してＵ相コイルに供給され、Ｕ相コイルを経由してＶ相コイル及びＷ相コイルに供給される。そして、電流は、Ｖ相コイル及びＶ相用のライン２０を経由してダイオードＤ１３を流れる。同様に、電流は、Ｗ相コイル及びＷ相用のライン２２を経由してダイオードＤ１５に流れる。この段階では、電流はダイオードＤ１３，Ｄ１５を流れるので、スイッチング素子Ｑ１３，Ｑ１５においてスイッチング損失は発生しない。しかし、スイッチング素子Ｑ１１をオフ状態からオン状態に切り替えた段階で、スイッチング素子Ｑ１１においてスイッチング損失が発生する。
【００６２】
以上のように、比較例２では、スイッチング素子Ｑ１２，Ｑ１４，Ｑ１６をオン状態からオフ状態にスイッチングさせると、スイッチング素子Ｑ１４，Ｑ１６にてスイッチング損失が発生し、スイッチング素子Ｑ１１，Ｑ１３，Ｑ１５をオフからオンにスイッチングさせると、スイッチング素子Ｑ１１にてスイッチング損失が発生する。それ故、図１２に示すように、スイッチング損失の合計が増大することになる。
【００６３】
図４に示されている本実施形態に係るグラフ４８と、図１２に示されている比較例２に係るグラフ８２と、を比較すると、本実施形態では、スイッチング損失の合計を低減することが可能となる。
【００６４】
（変形例１）
次に、変形例１に係るインバータ装置について説明する。図１６には、変形例１に係るインバータ装置が示されている。このインバータ装置は、２つのインバータを備え、直流電源１０からモータＭＧ１，ＭＧ２に供給される電力を調整する機能を備えた装置である。また、インバータ装置は、モータＭＧ１，ＭＧ２で生成され直流電源１０に供給される電力を調整する機能を備えていてもよい。
【００６５】
モータＭＧ１，ＭＧ２は、図１に示されているモータＭＧと同じ構成を備えたモータであり、直流電源１０から供給される電力によって駆動される。
【００６６】
ここで、直流電源１０の電源ラインについて、高圧側のラインを正極側ライン１２ａ，１２ｂと称し、低圧側のラインを負極側ライン１４ａ，１４ｂと称することとする。正極側ライン１２ａ及び負極側ライン１４ａは、第１インバータ用の電源ラインであり、正極側ライン１２ｂ及び負極側ライン１４ｂは、第２インバータ用の電源ラインである。正極側ライン１２ａには正極側ライン１２ｂが接続されており、負極側ライン１４ｂには負極側ライン１４ａが接続されている。
【００６７】
第１インバータは、スイッチング素子Ｑ１１〜Ｑ１６を含み、直流電源１０から供給された直流電力を３相交流電力に変換してモータＭＧ１に供給する。第１インバータは、正極側ライン１２ａと負極側ライン１４ａとの間に互いに並行に配置されたＵ相アーム、Ｖ相アーム及びＷ相アームを含む。Ｕ相アームは、スイッチング素子Ｑ１１，Ｑ１２の直列接続によって構成され、Ｖ相アームは、スイッチング素子Ｑ１３，Ｑ１４の直列接続によって構成され、Ｗ相アームは、スイッチング素子Ｑ１５，Ｑ１６の直列接続によって構成されている。スイッチング素子Ｑ１１，Ｑ１３，Ｑ１５が上アームに属するスイッチング素子であり、スイッチング素子Ｑ１２，Ｑ１４，Ｑ１６が下アームに属するスイッチング素子である。各スイッチング素子においては、コレクタとエミッタとの間に、エミッタ側からコレクタ側に電流を流すダイオード（ダイオードＤ１１〜Ｄ１６）が配置されている。
【００６８】
Ｕ相アームのスイッチング素子Ｑ１１，Ｑ１２の中間点は、モータＭＧ１のＵ相コイルに接続されている。Ｖ相アームのスイッチング素子Ｑ１３，Ｑ１４の中間点は、モータＭＧ１のＶ相コイルに接続されている。Ｗ相アームのスイッチング素子Ｑ１５，Ｑ１６の中間点は、モータＭＧ１のＷ相コイルに接続されている。例えば、スイッチング素子Ｑ１１〜Ｑ１６のそれぞれに駆動回路が設けられており、スイッチング素子Ｑ１１〜Ｑ１６は、制御部２４からの制御信号に基づいて、対応する駆動回路によってスイッチング制御（オン又はオフ制御）される。これにより、電力が変換される。
【００６９】
第２インバータは、スイッチング素子Ｑ２１〜Ｑ２６を含み、直流電源１０から供給された直流電力を３相交流電力に変換してモータＭＧ２に供給する。第２インバータは、正極側ライン１２ｂと負極側ライン１４ｂとの間に互いに並行に配置されたＵ相アーム、Ｖ相アーム及びＷ相アームを含む。Ｕ相アームは、スイッチング素子Ｑ２１，Ｑ２２の直列接続によって構成され、Ｖ相アームは、スイッチング素子Ｑ２３，Ｑ２４の直列接続によって構成され、Ｗ相アームは、スイッチング素子Ｑ２５，Ｑ２６の直列接続によって構成されている。スイッチング素子Ｑ２１，Ｑ２３，Ｑ２５が上アームに属するスイッチング素子であり、スイッチング素子Ｑ２２，Ｑ２４，Ｑ２６が下アームに属するスイッチング素子である。各スイッチング素子においては、コレクタとエミッタとの間に、エミッタ側からコレクタ側に電流を流すダイオード（ダイオードＤ２１〜Ｄ２６）が配置されている。
【００７０】
Ｕ相アームのスイッチング素子Ｑ２１，Ｑ２２の中間点は、モータＭＧ２のＵ相コイルに接続されている。Ｖ相アームのスイッチング素子Ｑ２３，Ｑ２４の中間点は、モータＭＧ２のＶ相コイルに接続されている。Ｗ相アームのスイッチング素子Ｑ２５，Ｑ２６の中間点は、モータＭＧ２のＷ相コイルに接続されている。例えば、スイッチング素子Ｑ２１〜Ｑ２６のそれぞれに駆動回路が設けられており、スイッチング素子Ｑ２１〜Ｑ２６は、制御部２４からの制御信号に基づいて、対応する駆動回路によってスイッチング制御（オン又はオフ制御）される。これにより、電力が変換される。
【００７１】
短絡スイッチ８４は、各相アームの中間点と各相コイルとの間に設けられ、各相アームの出力端子を短絡するスイッチである。短絡スイッチ８４は、例えば６端子スイッチであり、第１及び第２インバータのＵ相アーム、Ｖ相アーム及びＷ相アームの出力端子を、一括して短絡する機能、及び、その短絡を解消する機能を備えている。具体的には、短絡スイッチ８４は、第１インバータのＵ相アームの中間点とモータＭＧ１のＵ相コイルとの間、第１インバータのＶ相アームの中間点とモータＭＧ１のＶ相コイルとの間、及び、第１インバータのＷ相アームの中間点とモータＭＧ１のＷ相コイルとの間、に設けられている。また、短絡スイッチ８４は、第２インバータのＵ相アームの中間点とモータＭＧ２のＵ相コイルとの間、第２インバータのＶ相アームの中間点とモータＭＧ２のＶ相コイルとの間、及び、第２インバータのＷ相アームの中間点とモータＭＧ２のＷ相コイルとの間、に設けられている。短絡スイッチ８４は、第１インバータのＵ相アームの中間点とモータＭＧ１のＵ相コイルとを接続するライン１８ａ、第１インバータのＶ相アームの中間点とモータＭＧ１のＶ相コイルとを接続するライン２０ａ、第１インバータのＷ相アームの中間点とモータＭＧ１のＷ相コイルとを接続するライン２２ａ、第２インバータのＵ相アームの中間点とモータＭＧ２のＵ相コイルとを接続するライン１８ｂ、第２インバータのＶ相アームの中間点とモータＭＧ２のＶ相コイルとを接続するライン２０ｂ、及び、第２インバータのＷ相アームの中間点とモータＭＧ２のＷ相コイルとを接続するライン２２ｂ、を接続又は遮断する機能を備えている。短絡スイッチ８４がオン状態の場合、ライン１８ａ，２０ａ，２２ａ，１８ｂ，２０ｂ，２２ｂが短絡スイッチ８４によって接続される。これにより、第１及び第２インバータのＵ相アーム、Ｖ相アーム及びＷ相アームの出力端子が短絡する。短絡スイッチ８４がオフ状態の場合、ライン１８ａ，２０ａ，２２ａ，１８ｂ，２０ｂ，２２ｂの接続が解消され、短絡が解消される。例えば、短絡スイッチ８４に駆動回路が設けられており、短絡スイッチ８４は、制御部２４からの制御信号に基づいて、当該駆動回路によってスイッチング動作（オン又はオフ制御）される。これにより、第１及び第２インバータにおける各相アームの短絡又は遮断が実現される。
【００７２】
制御部２４は、第１インバータを構成するスイッチング素子Ｑ１１〜Ｑ１６のスイッチング動作を制御することにより、モータＭＧ１の動作を制御する。制御部２４は、例えば、モータＭＧ１が目標トルクを出力するように、スイッチング素子Ｑ１１〜Ｑ１６のスイッチング動作を制御し、モータＭＧ２が目標トルクを出力するように、スイッチング素子Ｑ２１〜Ｑ２６のスイッチング動作を制御する。例えば、制御部２４は、モータＭＧ１が目標トルクを出力するように、スイッチング素子Ｑ１１〜Ｑ１６をオン又はオフするためのＰＷＭ信号を生成し、モータＭＧ２が目標トルクを出力するように、スイッチング素子Ｑ２１〜Ｑ２６をオン又はオフするためのＰＷＭ信号を生成する。そして、制御部２４は、スイッチング素子Ｑ１１〜Ｑ２６のそれぞれに対応する駆動回路に、個々のスイッチング素子用のＰＷＭ信号を供給する。
【００７３】
変形例１では、制御部２４は、短絡スイッチ８４のオン期間中に、スイッチング素子Ｑ１１〜Ｑ２６をスイッチング動作させる。例えば、制御部２４は、下アームに属するスイッチング素子Ｑ１２，Ｑ１４，Ｑ１６，Ｑ２２，Ｑ２４，Ｑ２６をオンからオフに切り替え、上アームに属するスイッチング素子Ｑ１１，Ｑ１３，Ｑ１５，Ｑ２１，Ｑ２３，Ｑ２５をオフからオンに切り替える。または、制御部２４は、下アームに属するスイッチング素子Ｑ１２，Ｑ１４，Ｑ１６，Ｑ２２，Ｑ２４，Ｑ２６をオフからオンに切り替え、上アームに属するスイッチング素子Ｑ１１，Ｑ１３，Ｑ１５，Ｑ２１，Ｑ２３，Ｑ２５をオンからオフに切り替える。例えば、制御部２４は、ＰＷＭ制御周期毎に、所定期間の間、短絡スイッチ８４をオンにし、それ以外の期間においては、短絡スイッチ８４をオフにする。
【００７４】
図１７には、６端子スイッチとしての短絡スイッチ８４が示されている。６端子スイッチとしては公知のスイッチを用いることができる。例えば、短絡スイッチ８４は、ＩＧＢＴ等によって構成されているスイッチング素子Ｑ４０と、ダイオードＤ４１〜Ｄ５２と、を含む。ダイオードＤ４１〜Ｄ４６は第１インバータ用のダイオードであり、ダイオードＤ４７〜Ｄ５２は第２インバータ用のダイオードである。ダイオードＤ４１，Ｄ４２が直列に接続され、その中間点とＵ相アーム用のライン１８ａとが接続される。同様に、ダイオードＤ４３，Ｄ４４が直列に接続され、その中間点とＶ相アーム用のライン２０ａとが接続される。同様に、ダイオードＤ４５，Ｄ４６が直列に接続され、その中間点とＷ相アーム用のライン２２ａとが接続される。また、ダイオードＤ４７，Ｄ４８が直列に接続され、その中間点とＵ相アーム用のライン１８ｂとが接続される。同様に、ダイオードＤ４９，Ｄ５０が直列に接続され、その中間点とＶ相アームのライン２０ｂとが接続される。同様に、ダイオードＤ５１，Ｄ５２が直列に接続され、その中間点とＷ相アームのライン２２ｂとが接続される。
【００７５】
例えば、スイッチング素子Ｑ４０に駆動回路が設けられており、スイッチング素子Ｑ４０は、制御部２４からの制御信号に基づいて、当該駆動回路によってスイッチング制御（オン又はオフ制御）される。スイッチング素子Ｑ４０がオンの場合、図１６に示されているライン１８ａ，２０ａ，２２ａ，１８ｂ，２０ｂ，２２ｂが接続され、これにより、第１及び第２インバータのＵ相アーム、Ｖ相アーム及びＷ相アームの出力端子が短絡する。一方、スイッチング素子Ｑ４０がオフの場合、ライン１８ａ，２０ａ，２２ａ，１８ｂ，２０ｂ，２２ｂの接続が解消され、短絡が解消される。
【００７６】
図１８には、ＰＷＭ制御に関する信号の一例が示されている。横軸は時間を示している。キャリア信号２６は、第１及び第２インバータ用のＰＷＭ信号を生成するための共通のキャリア波であり、一例としてノコギリ波である。なお、第１インバータと第２インバータとで、別々のキャリア信号が用いられてもよい。
【００７７】
Ｕ相用デューティ信号２８ａ、Ｖ相用デューティ信号３０ａ、及び、Ｗ相用デューティ信号３２ａは、第１インバータにおいて対応する相のＰＷＭ信号を生成するための信号であり、対応する相に対する指令電圧に応じた信号である。同様に、Ｕ相用デューティ信号２８ｂ、Ｖ相用デューティ信号３０ｂ、及び、Ｗ相用デューティ信号３２ｂは、第２インバータにおいて対応する相のＰＷＭ信号を生成するための信号であり、対応する相に対する指令電圧に応じた信号である。制御部２４は、キャリア信号２６、Ｕ相用デューティ信号２８ａ、Ｖ相用デューティ信号３０ａ、及び、Ｗ相用デューティ信号３２ａに基づいて、第１インバータ用のＵ相用ＰＷＭ信号３４ａ、Ｖ相用ＰＷＭ信号３６ａ、及び、Ｗ相用ＰＷＭ信号３８ａを生成する。同様に、制御部２４は、キャリア信号２６、Ｕ相用デューティ信号２８ｂ、Ｖ相用デューティ信号３０ｂ、及び、Ｗ相用デューティ信号３２ｂに基づいて、第２インバータ用のＵ相用ＰＷＭ信号３４ｂ、Ｖ相用ＰＷＭ信号３６ｂ、及び、Ｗ相用ＰＷＭ信号３８ｂを生成する。
【００７８】
Ｕ相用ＰＷＭ信号３４ａは、第１インバータにおいてＵ相アームに属するスイッチング素子Ｑ１１，Ｑ１２のスイッチング動作を制御するためのＰＷＭ信号である。Ｕ相用ＰＷＭ信号３４ａがハイ（Ｈｉｇｈ）を示す場合、スイッチング素子Ｑ１２がオンになり、スイッチング素子Ｑ１１がオフになる。一方、Ｕ相用ＰＷＭ信号３４ａがロー（Ｌｏｗ）を示す場合、スイッチング素子Ｑ１１がオンになり、スイッチング素子Ｑ１２がオフになる。
【００７９】
Ｖ相用ＰＷＭ信号３６ａは、第１インバータにおいてＶ相アームに属するスイッチング素子Ｑ１３，Ｑ１４のスイッチング動作を制御するためのＰＷＭ信号である。Ｖ相用ＰＷＭ信号３６ａがハイ（Ｈｉｇｈ）を示す場合、スイッチング素子Ｑ１４がオンになり、スイッチング素子Ｑ１３がオフになる。一方、Ｖ相用ＰＷＭ信号３６ａがロー（Ｌｏｗ）を示す場合、スイッチング素子Ｑ１３がオンになり、スイッチング素子Ｑ１４がオフになる。
【００８０】
Ｗ相用ＰＷＭ信号３８ａは、第１インバータにおいてＷ相アームに属するスイッチング素子Ｑ１５，Ｑ１６のスイッチング動作を制御するためのＰＷＭ信号である。Ｗ相用ＰＷＭ信号３８ａがハイ（Ｈｉｇｈ）を示す場合、スイッチング素子Ｑ１６がオンになり、スイッチング素子Ｑ１５がオフになる。一方、Ｗ相用ＰＷＭ信号３８ａがロー（Ｌｏｗ）を示す場合、スイッチング素子Ｑ１５がオンになり、スイッチング素子Ｑ１６がオフになる。
【００８１】
Ｕ相用ＰＷＭ信号３４ｂは、第２インバータにおいてＵ相アームに属するスイッチング素子Ｑ２１，Ｑ２２のスイッチング動作を制御するためのＰＷＭ信号である。Ｕ相用ＰＷＭ信号３４ｂがハイ（Ｈｉｇｈ）を示す場合、スイッチング素子Ｑ２２がオンになり、スイッチング素子Ｑ２１がオフになる。一方、Ｕ相用ＰＷＭ信号３４ｂがロー（Ｌｏｗ）を示す場合、スイッチング素子Ｑ２１がオンになり、スイッチング素子Ｑ２２がオフになる。
【００８２】
Ｖ相用ＰＷＭ信号３６ｂは、第２インバータにおいてＶ相アームに属するスイッチング素子Ｑ２３，Ｑ２４のスイッチング動作を制御するためのＰＷＭ信号である。Ｖ相用ＰＷＭ信号３６ｂがハイ（Ｈｉｇｈ）を示す場合、スイッチング素子Ｑ２４がオンになり、スイッチング素子Ｑ２３がオフになる。一方、Ｖ相用ＰＷＭ信号３６ｂがロー（Ｌｏｗ）を示す場合、スイッチング素子Ｑ２３がオンになり、スイッチング素子Ｑ２４がオフになる。
【００８３】
Ｗ相用ＰＷＭ信号３８ｂは、第２インバータにおいてＷ相アームに属するスイッチング素子Ｑ２５，Ｑ２６のスイッチング動作を制御するためのＰＷＭ信号である。Ｗ相用ＰＷＭ信号３８ｂがハイ（Ｈｉｇｈ）を示す場合、スイッチング素子Ｑ２６がオンになり、スイッチング素子Ｑ２５がオフになる。一方、Ｗ相用ＰＷＭ信号３８ｂがロー（Ｌｏｗ）を示す場合、スイッチング素子Ｑ２５がオンになり、スイッチング素子Ｑ２６がオフになる。
【００８４】
以上のように、ノコギリ状の波形を有する共通のキャリア信号２６を用いることにより、キャリア信号２６において波形が急上昇するタイミング（ノコギリ波のエッジタイミング）にて、第１及び第２インバータの各相に対するＰＷＭ信号が、ハイ（Ｈｉｇｈ）からロー（Ｌｏｗ）に切り替わる。これにより、ノコギリ波のエッジタイミングにて、第１及び第２インバータにおける各スイッチング素子のオン／オフのタイミングが一致することになる。具体的には、ノコギリ波のエッジタイミングにて、スイッチング素子Ｑ１１，Ｑ１３，Ｑ１５，Ｑ２１，Ｑ２３，Ｑ２５がオンからオフに切り替わり、スイッチング素子Ｑ１２，Ｑ１４，Ｑ１６，Ｑ２２，Ｑ２４，Ｑ２６がオフからオンに切り替わる。
【００８５】
なお、変形例１においても、キャリア信号２６の波形として、時間と共に上がっていき、急降下することを繰り返す波形が用いられてもよい。この場合、波形が急降下するタイミング（ノコギリ波のエッジタイミング）にて、第１及び第２インバータの各相に対するＰＷＭ信号がロー（Ｌｏｗ）からハイ（Ｈｉｇｈ）に切り替わる。これにより、ノコギリ波のエッジタイミングにて、スイッチング素子Ｑ１１，Ｑ１３，Ｑ１５，Ｑ２１，Ｑ２３，Ｑ２５がオフからオンに切り替わり、スイッチング素子Ｑ１２，Ｑ１４，Ｑ１６，Ｑ２２，Ｑ２４，Ｑ２６がオンからオフに切り替わる。
【００８６】
短絡用信号８６は、短絡スイッチ８４のオン／オフのタイミングを示す信号である。短絡用信号８６は、例えば制御部２４によって生成される。短絡用信号８６の波形は、キャリア信号２６の波形が急上昇するタイミング（ノコギリ波のエッジタイミング）を含む前後の期間（短絡絡期間）において、ハイ（Ｈｉｇｈ）状態になり、それ以外の期間においてはロー（Ｌｏｗ）状態になる。短絡用信号４０がハイ（Ｈｉｇｈ）を示す場合、短絡スイッチ８４はオンになる。これにより、短絡期間中、第１及び第２インバータにおける各相アームの出力端子が短絡する。一方、短絡用信号４０がロー（Ｌｏｗ）を示す場合、短絡スイッチ８４はオフになる。これにより、短絡期間以外の期間中、第１及び第２インバータにおける各相アームの出力端子の短絡が解消される。短絡期間は、一例として数μ秒である。
【００８７】
なお、変形例１においても、第１及び第２インバータにおける各相に対するＰＷＭ信号のエッジタイミングは、厳密に一致していなくてもよい。短絡用信号８６がハイ（Ｈｉｇｈ）になっている短絡期間内に、各相に対するＰＷＭ信号のエッジタイミングが含まれていればよい。
【００８８】
変形例１によると、上述した実施形態と同様に、短絡期間中においては、スイッチング素子Ｑ１１〜１６，Ｑ２１〜２６にてスイッチング損失は発生しない。この理由は、上述した実施形態に係る理由と同じである。変形例１においても、スイッチング損失の発生回数が減少し、スイッチング損失の合計を低減することが可能となる。例えば、第１インバータにおけるスイッチング損失の発生回数は３回となり、第２インバータにおけるスイッチング損失の発生回数は３回となる。比較例１と比べると、スイッチング損失の発生回数を半分に減らすことが可能となる。
【００８９】
変形例１においては、短絡スイッチ８４によって、第１及び第２インバータのＵ相アーム、Ｖ相アーム及びＷ相アームの出力端子を、一括して短絡することが可能となる。これにより、第１及び第２インバータのそれぞれに別々の短絡スイッチを設ける場合と比べて、部品点数を削減し、インバータ装置の製造コストを削減することが可能となる。
【００９０】
なお、本実施形態に係る制御方法は、３台以上のインバータに対して適用されてもよい。この場合においても、短絡期間中に全スイッチング素子をスイッチングさせることにより、スイッチング損失を低減することが可能となる。また、全相の出力端子を一括して短絡する短絡スイッチが用いられてもよい。
【００９１】
（変形例２）
次に、変形例２について説明する。変形例２では、各相用のＰＷＭ信号を生成するためのキャリア波として三角波が用いられる。また、個々の相毎に個別のキャリア波が用いられる。短絡スイッチ１６がオンになっている短絡期間中にスイッチング素子Ｑ１１〜Ｑ１６にてスイッチング動作が発生するように、各キャリア波の位相差が制御される。
【００９２】
図１９には、変形例２に係るＰＷＭ制御に関する信号が示されている。横軸は時間を示している。Ｕ相用キャリア信号８８は、Ｕ相用のＰＷＭ信号を生成するためのキャリア波である。Ｖ相用キャリア信号９０は、Ｖ相用のＰＷＭ信号を生成するためのキャリア波である。Ｗ相用キャリア信号９２は、Ｗ相用のＰＷＭ信号を生成するためのキャリア波である。これらのキャリア波は三角波である。具体的には、これらの信号の波形は、時間と共に徐々に上がっていき、その後、徐々に下がっていくことを繰り返す波形である。
【００９３】
Ｕ相用デューティ信号９４、Ｖ相用デューティ信号９６、及び、Ｗ相用デューティ信号９８は、対応する相のＰＷＭ信号を生成するための信号であり、対応する相に対する指令電圧に応じた信号である。制御部２４は、各相用のデューティ信号に応じて、各相用のキャリア波の位相差を制御する。制御部２４は、各相用のキャリア信号と各相用のデューティ信号に基づいて、Ｕ相用ＰＷＭ信号１００、Ｖ相用ＰＷＭ信号１０２、及び、Ｗ相用ＰＷＭ信号１０４を生成する。
【００９４】
Ｕ相用ＰＷＭ信号１００は、Ｕ相アームに属するスイッチング素子Ｑ１１，Ｑ１２のスイッチング動作を制御するためのＰＷＭ信号であり、スイッチング素子Ｑ１１，Ｑ１２のオン／オフのタイミングを示す信号である。Ｕ相用ＰＷＭ信号１００は、Ｕ相用キャリア信号８８とＵ相用デューティ信号９４との比較によって生成される。Ｕ相用キャリア信号８８とＵ相用デューティ信号９４とが交差するタイミングで、Ｕ相用ＰＷＭ信号１００のハイ（Ｈｉｇｈ）とロー（Ｌｏｗ）とが切り替わる。制御部２４は、Ｕ相用ＰＷＭ信号１００をＵ相アーム用の駆動回路に供給する。当該駆動回路は、Ｕ相用ＰＷＭ信号１００に従って、Ｕ相アームに属するスイッチング素子Ｑ１１，Ｑ１２のスイッチング動作を制御する。Ｕ相用ＰＷＭ信号１００がハイ（Ｈｉｇｈ）を示す場合、駆動回路は、Ｕ相アームにおいて下アームに属するスイッチング素子Ｑ１２をオンにし、上アームに属するスイッチング素子Ｑ１１をオフにする。一方、Ｕ相用ＰＷＭ信号１００がロー（Ｌｏｗ）を示す場合、駆動回路は、Ｕ相アームにおいて上アームに属するスイッチング素子Ｑ１１をオンにし、下アームに属するスイッチング素子Ｑ１２をオフにする。
【００９５】
Ｖ相用ＰＷＭ信号１０２は、Ｖ相アームに属するスイッチング素子Ｑ１３，Ｑ１４のスイッチング動作を制御するためのＰＷＭ信号であり、スイッチング素子Ｑ１３，Ｑ１４のオン／オフのタイミングを示す信号である。Ｖ相用ＰＷＭ信号１０２は、Ｖ相用キャリア信号９０とＶ相用デューティ信号９６との比較によって生成される。Ｖ相用キャリア信号９０とＶ相用デューティ信号９６とが交差するタイミングで、Ｖ相用ＰＷＭ信号１０２のハイ（Ｈｉｇｈ）とロー（Ｌｏｗ）とが切り替わる。制御部２４は、Ｖ相用ＰＷＭ信号１０２をＶ相アーム用の駆動回路に供給する。当該駆動回路は、Ｖ相用ＰＷＭ信号１０２に従って、Ｖ相アームに属するスイッチング素子Ｑ１３，Ｑ１４のスイッチング動作を制御する。Ｖ相用ＰＷＭ信号１０２がハイ（Ｈｉｇｈ）を示す場合、駆動回路は、Ｖ相アームにおいて下アームに属するスイッチング素子Ｑ１４をオンにし、上アームに属するスイッチング素子Ｑ１３をオフにする。一方、Ｖ相用ＰＷＭ信号１０２がロー（Ｌｏｗ）を示す場合、駆動回路は、Ｖ相アームにおいて上アームに属するスイッチング素子Ｑ１３をオンにし、下アームに属するスイッチング素子Ｑ１４をオフにする。
【００９６】
Ｗ相用ＰＷＭ信号１０４は、Ｗ相アームに属するスイッチング素子Ｑ１５，Ｑ１６のスイッチング動作を制御するためのＰＷＭ信号であり、スイッチング素子Ｑ１５，Ｑ１６のオン／オフのタイミングを示す信号である。Ｗ相用ＰＷＭ信号１０４は、Ｗ相用キャリア信号９２とＷ相用デューティ信号９８との比較によって生成される。Ｗ相用キャリア信号９２とＷ相用デューティ信号９８とが交差するタイミングで、Ｗ相用ＰＷＭ信号１０４のハイ（Ｈｉｇｈ）とロー（Ｌｏｗ）とが切り替わる。制御部２４は、Ｗ相用ＰＷＭ信号１０４をＷ相アーム用の駆動回路に供給する。当該駆動回路は、Ｗ相用ＰＷＭ信号１０４に従って、Ｗ相アームに属するスイッチング素子Ｑ１５，Ｑ１６のスイッチング動作を制御する。Ｗ相用ＰＷＭ信号１０４がハイ（Ｈｉｇｈ）を示す場合、駆動回路は、Ｗ相アームにおいて下アームに属するスイッチング素子Ｑ１６をオンにし、上アームに属するスイッチング素子Ｑ１５をオフにする。一方、Ｗ相用ＰＷＭ信号１０４がロー（Ｌｏｗ）を示す場合、駆動回路は、Ｗ相アームにおいて上アームに属するスイッチング素子Ｑ１５をオンにし、下アームに属するスイッチング素子Ｑ１６をオフにする。
【００９７】
短絡用信号１０６は、短絡スイッチ１６のオン／オフのタイミングを示す信号である。短絡用信号１０６は、例えば制御部２４によって生成される。制御部２４は、短絡用信号１０６を短絡スイッチ１６の駆動回路に供給する。当該駆動回路は、短絡用信号１０６に従って、短絡スイッチ１６のスイッチング動作を制御する。短絡用信号１０６がハイ（Ｈｉｇｈ）を示す場合、駆動回路は、短絡スイッチ１６をオンにする。これにより、各相アームの出力端子が短絡する。一方、短絡用信号１０６がロー（Ｌｏｗ）を示す場合、駆動回路は、短絡スイッチ１６をオフにする。これにより、各相アームの出力端子の短絡が解消される。短絡期間は、一例として数μ秒である。
【００９８】
変形例２では、制御部２４は、各相のデューティ信号の変化に応じて各相のキャリア信号の位相差を制御するとともに、短絡スイッチ１６がオンになっている短絡期間中に、各相に対するＰＷＭ信号がハイ（Ｈｉｇｈ）からロー（Ｌｏｗ）に切り替わるように、各キャリア信号の位相差を制御する。例えば、短絡期間中に、各スイッチング素子のオン／オフのタイミング（スイッチング動作のタイミング）が一致するように、各相のキャリア信号の位相差が制御される。なお、別の例として、短絡期間中に、各相に対するＰＷＭ信号がロー（Ｌｏｗ）からハイ（Ｈｉｇｈ）に切り替わるように、各相のキャリア信号が生成されてもよい。
【００９９】
なお、上記の実施形態と同様に、各相に対するＰＷＭ信号のエッジタイミング、つまり、各相に対するＰＷＭ信号がハイ（Ｈｉｇｈ）からロー（Ｌｏｗ）に切り替わるタイミング、又は、各相に対するＰＷＭ信号がロー（Ｌｏｗ）からハイ（Ｈｉｇｈ）に切り替わるタイミングは、厳密に一致していなくてもよい。短絡用信号１０６がハイ（Ｈｉｇｈ）になっている短絡期間内に、各相に対するＰＷＭ信号のエッジタイミングが含まれていればよい。
【０１００】
変形例２においても、短絡期間中においては、スイッチング素子Ｑ１１〜Ｑ１６にてスイッチング損失は発生しない。それ故、スイッチング損失の発生回数が減少し、スイッチング損失の合計を低減することが可能となる。
【０１０１】
なお、各相に対するＰＷＭ信号のエッジタイミングを短絡期間中に含めるためのキャリア信号は、上記の実施形態及び変形例２に係る信号に限定されるものではない。もちろん、これら以外の信号であっても、ＰＷＭ信号のエッジタイミングを短絡期間中に含めることができるのであれば、キャリア信号として用いることができる。
【０１０２】
上記の実施形態及び変形例１，２によると、例えば３レベルインバータよりも部品点数を削減することが可能となり、インバータ装置の製造コストを削減することが可能となる。例えば、２つのインバータを用いる場合において、スイッチング損失を低減するために必要な追加部品について説明する。特許文献１に記載の３レベルインバータにおいては、１２個のスイッチング素子、１２個のゲートドライバ、１２個のダイオード、及び、中間電圧出力用の電源回路、を追加する必要がある。一方、変形例１に係るインバータ装置においては、１個のスイッチング素子（スイッチング素子Ｑ４０）、１個のゲートドライバ、及び、１２個のダイオード（ダイオードＤ４１〜Ｄ５２）、を追加することにより、スイッチング損失を低減することができる。このように、本実施形態及び変形例に係る回路構成及び制御方法によると、３レベルインバータと比べて、より少ない部品点数でスイッチング損失を低減することが可能となる。
【符号の説明】
【０１０３】
１０  直流電源、１２  正極側ライン、１４  負極側ライン、１６  短絡スイッチ、Ｑ１１〜Ｑ１６  スイッチング素子、Ｄ１１〜Ｄ１６  ダイオード。
【図１】
2017005941.tif 000003
【図２】
2017005941.tif 000004
【図４】
2017005941.tif 000005
【図５】
2017005941.tif 000006
【図６】
2017005941.tif 000007
【図７】
2017005941.tif 000008
【図８】
2017005941.tif 000009
【図９】
2017005941.tif 000010
【図１０】
2017005941.tif 000011
【図１１】
2017005941.tif 000012
【図１２】
2017005941.tif 000013
【図１３】
2017005941.tif 000014
【図１４】
2017005941.tif 000015
【図１５】
2017005941.tif 000016
【図１６】
2017005941.tif 000017
【図１７】
2017005941.tif 000018
【図１９】
2017005941.tif 000019
【図３】
2017005941.tif 000020
【図１８】
2017005941.tif 000021