(57)【要約】【課題】貫通孔内部における高周波伝送損失が少なく、高い電気特性と微細配線形成とを有するインターポーザ、半導体装置、およびそれらの製造方法を提供する。【解決手段】インターポーザは、貫通孔を持つ基板と、シード層を介して基板上に配置された１層以上の配線層と、貫通孔の壁面に、酸化物または樹脂からなる絶縁体で形成される密着層と、密着層上に形成され、基板の両面側を導通可能な貫通電極とを備える。【選択図】図１
2017005081.tif 000002
【特許請求の範囲】
【請求項１】
貫通孔を持つ基板と、
シード層を介して前記基板上に配置された１層以上の配線層と、
前記貫通孔の壁面に、酸化物または樹脂からなる絶縁体で形成される密着層と、
前記密着層上に形成され、前記基板の両面側を導通可能な貫通電極とを備える、インターポーザ。
【請求項２】
前記配線層と前記貫通電極とは、銅、銀、金、アルミニウムの少なくとも１つからなる、請求項１に記載のインターポーザ。
【請求項３】
前記密着層の抵抗率が、１×１０１６Ω・ｍより大きい、請求項１または２に記載のインターポーザ。
【請求項４】
前記貫通孔の内径は、１５μｍ以上１００μｍ以下であり、前記貫通孔の深さが５０μｍ以上７００μｍ以下である、請求項１〜３のいずれかに記載のインターポーザ。
【請求項５】
前記基板は、厚みが５０μｍ以上７００μｍ以下のガラス基板である、請求項１〜４のいずれかに記載のインターポーザ。
【請求項６】
請求項１〜５のいずれかに記載のインターポーザに、半導体チップが固定された、半導体装置。
【請求項７】
表面が酸化物または樹脂からなる絶縁体で修飾された支持基板の前記絶縁層上に基板を固定する工程と、
前記基板に貫通孔を形成する貫通孔形成工程と、
形成した前記貫通孔を通じて前記絶縁体にレーザーを照射して前記絶縁体を昇華させ、前記貫通孔の内壁に昇華させた前記絶縁体を密着させて密着層を形成する密着層形成工程と、
前記貫通孔内に導電性材料により前記基板の両面側を導通可能な貫通電極を形成する貫通電極形成工程と、
前記基板の表面上の導電層の一部を選択的に除去する導電層除去工程とを含む、インターポーザの製造方法。
【請求項８】
前記基板としてガラス基板を使用する、請求項７に記載のインターポーザの製造方法。
【請求項９】
請求項７または８に記載のインターポーザの製造方法によりインターポーザを製造する工程と、
製造したインターポーザに半導体チップを固定する工程とを含む、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターポーザ、半導体装置、およびそれらの製造方法に関する。
【背景技術】
【０００２】
ウェハープロセスで製造される各種のメモリー、ＣＭＯＳ、ＣＰＵ等の半導体素子は、電気的接続用の端子を有する。その接続用端子のピッチと、半導体素子と電気的な接続がなされるべきプリント配線板側の接続部のピッチとは、そのスケールが数倍から数十倍程度異なる。そのため、半導体素子とプリント基板とを電気的に接続しようとする場合、インターポーザと称されるピッチ変換のための仲介用基板（半導体素子実装用基板）が使用される。一般に、インターポーザの一方の面に半導体素子が実装され、他方の面もしくは基板の周辺でプリント配線板との接続が行われる。
【０００３】
半導体素子をプリント配線板に実装するためのインターポーザは、従来、有機材料を用いた基板が使用されてきた。しかし、近年のスマートフォンに代表される急速な電子機器の発展により、半導体素子を縦に積層させたり、異なるタイプの半導体素子を同一基板上に並べて実装したりする、３次元又は２．５次元実装技術が不可欠となりつつある。前述の技術開発により、電子機器のさらなる高速化・大容量化・低消費電力化が実現可能と考えられている。一方で、半導体素子が高密度化するに従い、インターポーザにもより微細な配線を作りこむことが求められる。しかしながら、従来の有機基板では樹脂の吸湿や温度による伸縮が大きく、スケールを合わせた微細配線の形成が難しいという課題があった。
【０００４】
そこで、近年基板にシリコンやガラスを用いるインターポーザの開発に大きな注目が集まっている。これらの材料からなる基板は、吸湿や伸縮の影響を受けにくいため、微細配線の形成に有利となる。また内部に微細な貫通穴をあけ導電性物質を充填させる、ＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ  Ｖｉａ）やＴＧＶ（Ｔｈｒｏｕｇｈ−Ｇｌａｓｓ  Ｖｉａ）と呼ばれる貫通電極が形成できる。この貫通電極は、基板の表裏面の配線を最短距離で接続し、信号伝送速度の高速化など優れた電気特性を実現させる。さらには内部に配線を形成する構造のため、デバイスの小型化や高密度化にも有効な実装方法であるといえる。また貫通電極の採用により、多ピン並列接続が可能となるため、ＬＳＩ自体を高速化させる必要がなくなり、低消費電力化が実現できる。このように、基板にシリコンやガラスを用いるインターポーザには、多数の利点がある。
【０００５】
シリコンインターポーザ（Ｓｉ−ＩＰ）とガラスインターポーザ（Ｇ−ＩＰ）とを比較すると、Ｓｉ−ＩＰは、Ｇ−ＩＰよりもさらに微細加工性に優れ、配線・ＴＳＶ形成プロセスも既に確立されている。一方で、円形のシリコンウエハでしか扱えないためウエハ周辺部が使用できないことや、大型サイズで一括生産できないため、コストが高くなるという欠点を有する。Ｇ−ＩＰは、大型パネルでの一括処理が可能であり、またロール・ツー・ロール方式での生産方法も考えられるため大幅なコストダウンが可能となる。さらに放電やレーザー加工などで貫通穴を形成させるＴＧＶとは異なり、ＴＳＶはガスエッチングにより穴を掘っていくため、加工時間が長くなることや、ウエハ薄化工程を含むことなども、コスト高の要因となっている。
【０００６】
さらに電気特性の面では、Ｇ−ＩＰは基板自体がＳｉ−ＩＰと違って絶縁体のため、高速回路においても寄生素子発生の懸念がなく、より電気特性に優れている。そもそも基板にガラスを用いると絶縁膜を形成させる工程自体が必要ないため、絶縁信頼が高く、タクトも短い。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−６０１１９号公報
【特許文献２】特開２０１２−１５２０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以上のように、ガラス基板を用いると低コストにインターポーザを作ることができるが、課題として、微細配線やＴＧＶを形成させるプロセスが未だ確立されていないこと、また配線材料の主流である銅とガラスとの密着性が悪いことなどが挙げられる。
【０００９】
一般的に、ガラス基板への絶縁体電極の形成においては、ガラスと絶縁体電極との密着を向上させるために、ガラス表面に無機密着層を形成し、その上に電極を形成している（上記特許文献１参照）。ガラスへの密着性が良好な物質として、チタン、クロムなどが挙げられるが、クロムやチタンは銅に比べ電気伝導性が低く、高周波の伝送において、表皮効果からクロム層またはチタン層に電流が集中し、伝送損失が起こる。この現象は特に外周がチタン、クロムで覆われるＴＧＶで顕著であり、ガラスの優れた電気特性を損なう。
【００１０】
上記特許文献２のように、貫通孔と貫通電極との密着性を向上させるために、樹脂を使用する試みもある。樹脂層は、塗工などのウェットプロセスで形成するため、貫通孔の直径の小ささにより、樹脂によって貫通孔が完全に充填されてしまい、貫通電極の形成ができないという問題がある。
【００１１】
本発明の目的は、貫通孔内部における高周波伝送損失が少なく、高い電気特性と微細配線形成とを有するインターポーザを提供することである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明は、貫通孔を持つ基板と、シード層を介して基板上に配置された１層以上の配線層と、貫通孔の壁面に、酸化物または樹脂からなる絶縁体で形成される密着層と、密着層上に形成され、基板の両面側を導通可能な貫通電極とを備える、インターポーザである。
【００１３】
また、本発明は、上述のインターポーザに半導体チップが固定された、半導体装置である。
【００１４】
また、本発明は、表面が酸化物または樹脂からなる絶縁体で修飾された支持基板の絶縁層上に基板を固定する工程と、基板に貫通孔を形成する貫通孔形成工程と、形成した貫通孔を通じて絶縁体にレーザーを照射して絶縁体を昇華させ、貫通孔の内壁に昇華させた絶縁体を密着させて密着層を形成する密着層形成工程と、貫通孔内に導電性材料により基板の両面側を導通可能な貫通電極を形成する貫通電極形成工程と、基板の表面上の導電層の一部を選択的に除去する導電層除去工程とを含む、インターポーザの製造方法である。
【００１５】
また、本発明は、上述のインターポーザの製造方法によりインターポーザを製造する工程と、製造したインターポーザに半導体チップを固定する工程を含む、半導体装置の製造方法である。
【発明の効果】
【００１６】
本発明によれば、貫通孔内部における高周波伝送損失が少なく、高い電気特性と微細配線形成とを有するインターポーザを提供することができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施形態に係るインターポーザの構造を示す概略断面図
【図２】第１の実施形態に係るインターポーザの変形例の構造を示す概略断面図
【図３】第１の実施形態に係るインターポーザに半導体チップを実装した半導体装置の構造を示す概略断面図
【図４】第１の実施形態に係るインターポーザの形成方法を示すフローチャート
【図５】第１の実施形態に係るインターポーザの形成方法の工程を示す概略断面図
【図６】第２の実施形態に係るインターポーザの構造を示す概略断面図
【図７】第２の実施形態に係るインターポーザの形成方法を示すフローチャート
【図８】第２の実施形態に係るインターポーザの形成方法の工程を示す概略断面図
【図９】第２の実施形態に係るインターポーザの変形例の構造を示す概略断面図
【図１０】第２の実施形態に係るインターポーザに半導体チップを実装した半導体装置の構造を示す概略断面図
【発明を実施するための形態】
【００１８】
次に、本発明の実施形態について図面を参照して説明する。
【００１９】
以下の説明では、基板にガラスを用いた場合を例にして説明をする。基板はガラス基板に限定されず、シリコン製などであっても良い。
【００２０】
（第１の実施形態）
図１は、第１の実施形態に係るインターポーザ１００の構造を示す概略断面図である。第１の実施形態に係るインターポーザ１００は、図１に示すように、貫通孔１３を持つガラス基板１１と、貫通孔１３の内面に形成された密着層１６と、ガラス基板１１の表面及び密着層１６上に形成されたシード層１４と、シード層１４上に形成された配線層２３と、貫通孔１３を貫通する貫通電極２０とを備える。
【００２１】
図２は、第１の実施形態の変形例に係るインターポーザ２００を示す概略断面図である。図２に示すように、インターポーザ２００では、絶縁樹脂層３０と配線層２３とが交互にガラス基板１１上に積層され、各配線層２３が導通ビア２５を介して電気的に接続されている。
【００２２】
図３は、第１の実施形態に係るインターポーザ１００に半導体チップを実装した半導体装置３００の構造を示す概略断面図である。図３に示すように、上述のインターポーザ１００のランド４２に、例えば、はんだ４０を介して半導体チップ５０の接続パッド４１を固定（実装）することで半導体装置３００が構成される。
【００２３】
次に、図４及び図５を参照して、インターポーザの形成方法を説明する。図４は、本実施形態に係るインターポーザ１００の形成方法を示すフローチャートである。本実施形態に係るインターポーザ１００の形成は、例えば図４に示すように、支持体固定、貫通孔・貫通孔内密着層形成、シード層形成、貫通電極形成、配線層形成の各工程の順に行われる。
【００２４】
図５は、インターポーザ１００の形成方法の工程を示す概略断面図である。
【００２５】
（支持体へのガラス基板固定の工程）
まず、図５の（ａ）に示すように、表面が絶縁体１７で修飾された支持体１２（支持基板）にガラス基板１１をテープなどで固定する。ガラス基板１１の厚さは、例えば、５０μｍ以上、７００μｍ以下である。支持体１２の基材は、エポキシ／フェノール、ポリイミド、シクロオレフィン、ＰＢＯ（ポリパラフェニレンベンゾビスオキサゾール）のいずれか、もしくはこれらの複合材料、もしくはガラス、もしくはセラミックスなどからなり、線膨張係数が１以上４０以下であるものを使用すればよい。支持体１２の絶縁体部分は、ＳｉＯ２などの酸化物絶縁体や、ＰＶＣ（ポリ塩化ビニル）、エポキシ樹脂などの樹脂絶縁体のうちの少なくとも１つからなるものであって、めっきによる導電金属と密着性の良好な物質で構成される。
【００２６】
ガラス基板１１の支持体１２への固定は、テープや樹脂による接着や、水や溶剤による吸着により行うことができる。
【００２７】
（貫通孔形成の工程）
次に、図５の（ｂ）に示すように、ガラス基板１１へ貫通孔１３を形成する。貫通孔１３の径は、例えば、１５μｍ以上１００μｍ以下、深さが５０μｍ以上７００μｍ以下である。貫通孔１３は、エキシマレーザー、またはＵＶ−ＹＡＧレーザー、ＣＯ２レーザーなどを使用して形成する。
【００２８】
（貫通孔内密着層形成の工程）
次に、貫通孔１３を通じて支持体１２の絶縁体１７にレーザーを照射する。照射されたレーザーのエネルギーにより絶縁体１７が昇華して貫通孔１３の内壁に密着し、図５の（ｃ）に示すように、貫通孔１３内（側壁）に密着層１６が形成される。密着層１６の厚みは２０ｎｍ以上５００ｎｍ以下であるようにすればよい。また、密着層１６の抵抗率は、１×１０１６Ω・ｍより大きくする。
【００２９】
この工程により、ウェットプロセスでは形成が困難な酸化物や、充填によって貫通孔を塞いでしまう樹脂などを材料として用いた密着層１６を、貫通孔１３内部に形成することができる。
【００３０】
（シード層形成の工程）
次に、図５の（ｄ）に示すように、支持体１２からガラス基板１１を分離し、ガラス基板１１表面及び貫通孔１３内の密着層１６上に導電層であるシード層１４を形成する。シード層１４の形成方法は、スパッタ、無電解めっきなど適した方法を選択する。次に、図５の（ｅ）に示すように、ガラス基板１１表面に形成されたシード層１４上にレジスト１５をフォトリソグラフィで形成する。
【００３１】
（貫通電極形成・配線層形成の工程）
次に、図５の（ｆ）に示すように、貫通孔１３内とレジスト１５の開口部とに導電性材料を充填して貫通電極２０と配線層２３とを形成する。この際、貫通電極２０の端面に、ランドを形成してもよい。
【００３２】
導電性材料は、銅、銀、金、アルミニウムの少なくとも１つ、またはこれらの化合物の少なくとも１つ、またはこれらの導電性材料の粉末と樹脂材料との混合物の少なくとも１つからなる。
【００３３】
次に、図５の（ｇ）に示すように、ガラス基板１１上のレジスト１５を除去した後、エッチングによってシード層１４の一部を除去する。
【００３４】
以上の工程で、図１のインターポーザ１００が製造される。
【００３５】
ここで、図２に示すように、作製したインターポーザ１００に絶縁樹脂層３０を形成し、配線層２３を複数層設け、絶縁樹脂層３０と配線層２３とを交互に積層させても良い。絶縁樹脂層３０は、エポキシ／フェノール、ポリイミド、シクロオレフィン、ＰＢＯのいずれか、もしくはこれらの複合材料からなり、線膨張係数が３０以上４０以下であるようにすればよい。ガラス基板１１の表裏において、積層されている絶縁樹脂層３０と配線層２３との数は違っても良い。図２においては、各配線層２３は、各配線層２３に積層された絶縁層に形成された導通ビア２５を介して、隣接する別の配線層２３と電気的に接続されている。
【００３６】
また、インターポーザ１００のランド４２に、はんだ４０を介して半導体チップ５０を実装して図３に示すような半導体装置３００とすることができる。
【００３７】
本実施形態に係るインターポーザ及びその製造方法によれば、ガラス基板１１の貫通孔１３内に対し、ガラスと密着性が良く、ウェットプロセスでは形成が困難な酸化物絶縁体または絶縁樹脂を密着層１６として形成し、密着層１６上に構成された貫通電極２０と、シード層１４を介してガラス基板１１上に形成した表裏の配線層とが電気的に接続される。これにより、高速伝送に対して低損失かつ密着性の高い貫通電極２０を有するインターポーザを得ることができる。また、貫通電極２０内の密着層１６をドライプロセスで形成することで、密着力が高く、貫通電極２０周辺部を導電性の高い導電材料のみで構成された貫通電極２０を形成することができる。この結果、高速伝送に優れ、信頼性の高いインターポーザが得られる。
【００３８】
（第２の実施形態）
次に、第２の実施形態について図６〜１０を参照して説明する。図６は、第２の実施形態に係るインターポーザ１０１の構造を示す概略断面図である。
【００３９】
ここで、第１の実施形態では、工程の出発材料にガラス基板１１を用いて、貫通孔１３を形成した後に貫通孔１３内部に密着層１６を形成し、導電材料を充填して貫通電極２０を形成する例を説明した。第２の実施形態に係るインターポーザ１０１の基本構造は、第１の実施形態に係るインターポーザと同様であるが、本実施形態は、貫通孔１３内の充填をめっきと樹脂などの複数種類で行う点で、第１の実施形態と異なる。
【００４０】
具体的には、第２の実施形態に係るインターポーザ１０１は、図６に示すように、貫通孔１３を持つガラス基板１１と、貫通孔１３の内面に形成された密着層１６と、ガラス基板１１の表面及び密着層１６上に形成されたシード層１４と、ガラス基板１１表面のシード層１４上に形成された配線層２３と、シード層１４上に形成されためっき層２１と、めっき層２１の内部の空間に充填された埋込樹脂２２とを備える。つまり、貫通電極２０は、めっき層２１を主体として構成されている。
【００４１】
次に、図７及び図８を参照して、インターポーザの形成方法を説明する。図７は、本実施形態に係るインターポーザ１０１の形成方法を示すフローチャートである。本実施形態に係るインターポーザ１０１の形成は、例えば図７に示すように、支持体固定、貫通孔・貫通孔内密着層形成、シード層形成、めっき層形成、埋込樹脂充填、表面研磨、シード層形成、めっき層形成、配線層・貫通電極形成の各工程の順に行われる。
【００４２】
図８は、インターポーザ１０１の形成方法の工程を示す概略断面図である。
【００４３】
（支持体へのガラス基板固定の工程）
まず、図８の（ａ）に示すように、表面が絶縁体１７で修飾された支持体１２にガラス基板１１をテープなどで固定する。ガラス基板１１及び支持体１２は、第１の実施形態に係るガラス基板１１及び絶縁体つき支持体１２と同じものを使用できる。ガラス基板１１の支持体１２への固定はテープや樹脂による接着や、水や溶剤による吸着により行うことができる。
【００４４】
（貫通孔形成の工程）
次に、図８の（ｂ）に示すように、ガラス基板１１へ貫通孔１３を形成する。貫通孔１３の径は、例えば、１５μｍ以上１００μｍ以下、深さが５０μｍ以上７００μｍ以下である。貫通孔１３は、エキシマレーザー、またはＵＶ−ＹＡＧレーザー、ＣＯ２レーザーなどを使用して形成する。
【００４５】
（貫通孔密着層形成の工程）
次に、貫通孔１３を通じて支持体１２の絶縁体１７にレーザーを照射する。照射されたレーザーのエネルギーにより絶縁体が昇華して貫通孔１３内に密着し、図８の（ｃ）に示すように、貫通孔１３内（側壁）に密着層１６が形成される。密着層１６の厚みは２０ｎｍ以上５００ｎｍ以下であるようにすればよい。また、密着層１６の抵抗率は、１×１０１６Ω・ｍより大きくする。
【００４６】
（シード層形成の工程）
次に、図８の（ｄ）に示すように、支持体１２からガラス基板１１を分離し、ガラス基板１１表面及び貫通孔１３内の密着層１６上にシード層１４を形成する。シード層１４の形成方法は、スパッタ、無電解めっきなど適した方法を選択する。
【００４７】
（めっき層形成の工程）
次に、図８の（ｅ）に示すように貫通孔１３内のシード層１４上にめっき層２１を形成する。めっき層２１は、貫通孔１３を塞がない厚みに形成する。
【００４８】
（埋込樹脂充填の工程）
次に、図８の（ｆ）に示すように、埋込樹脂２２を貫通孔１３内に充填する。充填には、スクリーン印刷法やディスペンサーによる充填などを用いることができる。埋込樹脂２２は、エポキシ／フェノール、ポリイミド、シクロオレフィン、ＰＢＯのいずれか、もしくはこれらの複合材料からなり、線膨張係数が３０以上４０以下であるようにすればよい。埋込樹脂２２を充填することで、貫通孔１３内の空隙がなくなり、貫通孔１３内部のめっき層２１の剥離を防ぐことができる。また、高周波の伝送の場合においても、表皮効果が発生するのは貫通電極２０の密着層１６との界面付近であり、貫通孔１３中心側に形成された埋込樹脂２２が高周波の伝送を妨げることはない。
【００４９】
（研磨の工程）
次に、図８の（ｇ）に示すように、ガラス基板１１表面のシード層１４と、貫通孔１３上に盛られている埋込樹脂２２を研磨により除去する。この工程によりガラス基板１１表面を平滑にすることで、配線層２３の形成や実装時の信頼性を向上させることができる。研磨方法はバフ研磨などの物理的な研磨、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｌａｎａｒｉｚａｔｉｏｎ）などの化学的な研磨が用いられ、埋込樹脂の材料に適した方法を選択する。
【００５０】
（シード層形成の工程）
次に、図８の（ｈ）に示すように、ガラス基板１１表面にシード層１４を形成する。シード層１４の形成方法は、スパッタ、無電解めっきなど適した方法を選択できる。
【００５１】
（めっき層形成の工程）
次に、図８の（ｉ）および（ｊ）に示すように、シード層１４上にレジスト１５を形成した後、めっき層２１の形成を行う。
【００５２】
（配線層、貫通電極形成の工程）
次に、レジスト１５を除去した後、エッチングによってシード層１４の一部を除去し、図８の（ｋ）のように、貫通電極２０と配線層２３とを形成する。配線層２３の一部は、貫通電極２０によって電気的に接続される。この際、貫通電極２０の端面には、ランドを形成してもよい。貫通電極２０と配線層２３とを形成する導電性材料は、銅、銀、金、アルミニウムの少なくとも１つ、またはこれらの化合物の少なくとも１つ、またはこれらの導電性材料の粉末と樹脂材料との混合物の少なくとも１つからなる。
【００５３】
以上の工程によって、図６に示すインターポーザ１０１が製造される。
【００５４】
本実施形態に係るインターポーザ及びその製造方法によれば、第１の実施形態と同様の理由により、高速伝送に優れ、信頼性の高いインターポーザ１０１が得られる。また、本実施形態では貫通電極２０の充填方法に埋込樹脂２２を用いているため、貫通孔１３の開口径が大きい場合でも、貫通電極２０の形成が可能である。
【００５５】
図９は、インターポーザ１０１の変形例であるインターポーザ２０１の概略断面図である。上記実施形態では配線層は１層だけであったが、配線層２３と絶縁樹脂層３０とを交互に積層し、導通ビア２５にて接続していくことによって、図９に示すような複数の配線層を形成したインターポーザ２０１を製造することも可能である。尚、絶縁樹脂層３０は、エポキシ／フェノール、ポリイミド、シクロオレフィン、ＰＢＯのいずれか、もしくはこれらの複合材料からなり、線膨張係数が３０以上４０以下であるようにすればよい。
【００５６】
図１０は、インターポーザ１０１に半導体チップを実装した半導体装置３０１の構造を示す概略断面図である。図１０に示すように、上述のインターポーザ１０１のランド４２に、例えばはんだ４０を介して半導体チップ５０の接続パッド４１を固定（実装）して半導体装置３０１が構成される。
【００５７】
尚、上記の各実施形態では、密着層１６形成の後、支持体１２からガラス基板１１を剥離し、シード層１４を形成しているが、ガラス基板１１を支持体１２に固定したまま密着層１６上にめっきを行うようにしても良い。
【００５８】
尚、上記の各実施形態で得られたインターポーザにおいては、形成する配線のサイズに適した工法を適宜選択することができる。例えば、微細な配線層２３の形成にはビルドアップ工法を使用し、配線のサイズが微細でない配線層２３には従来のプリプレグと銅箔とを積層する工法を使用して、インターポーザを製造することも可能である。
【実施例】
【００５９】
以下、本発明に係る実施例を説明する。本実施例は、上記の第１の実施形態に係る製造方法（図５）に対応する。
【００６０】
まず、低膨張ガラス基板（厚さ３００μｍ、ＣＴＥ：３．５）にＳｉＮ（シリコンナイトライド）が形成された支持体をテープにより固定した（図５の（ａ）参照）。次に、開口径７０μｍの貫通孔をＵＶ−ＹＡＧレーザーによって形成した（図５の（ｂ）参照）後、さらにレーザー加工を行い、ＳｉＮの密着層を貫通孔内に形成した（図５の（ｃ）参照）。
【００６１】
次に、支持体からガラス基板を分離し、ガラス基板表面にＴｉ／Ｃｕスパッタを行った後、無電解めっきを行い、ガラス基板表面と貫通孔壁面とにシード層を形成した（図５の（ｄ）参照）。
【００６２】
次に、得られたガラス基板の両面に日立化成株式会社製ドライフィルムレジスト  ＲＹ−３５２５（厚さ２５μｍ）をラミネートした後、フォトリソグラフィによって、開口部を形成し（図５の（ｅ）参照）、電解銅めっきによって貫通電極と配線層とをめっきした（図５の（ｆ）参照）。
【００６３】
次に、レジストを除去し、エッチングによりシード層の一部を除去し（図５の（ｇ）参照）、貫通電極と配線層とを有したガラス基板を用いたインターポーザを得た（図５の（ｇ）参照）。
【産業上の利用可能性】
【００６４】
本発明に係るインターポーザ、半導体装置、およびそれらの製造方法は、接続孔を通して層間接続構造が設けられる半導体装置に利用できる。
【符号の説明】
【００６５】
１００、１０１、２００、２０１    インターポーザ
３００、３０１    半導体装置
１０    支持体つきガラス基板
１１    ガラス基板
１２    支持体（支持基板）
１３    貫通孔
１４    シード層
１５    レジスト
１６    密着層
１７    絶縁体
２０    貫通電極
２１    めっき層
２２    埋込樹脂
２３    配線層
２５    導通ビア
３０    絶縁樹脂層
４０    はんだ
４１    接続パッド
４２    ランド
５０    半導体チップ
【図４】
2017005081.tif 000003
【図７】
2017005081.tif 000004
【図１】
2017005081.tif 000005
【図２】
2017005081.tif 000006
【図３】
2017005081.tif 000007
【図５】
2017005081.tif 000008
【図６】
2017005081.tif 000009
【図８】
2017005081.tif 000010
【図９】
2017005081.tif 000011
【図１０】
2017005081.tif 000012