(57)【要約】【課題】集積回路において、素子の寄生動作による回路誤動作を低減する。【解決手段】集積回路デバイスの素子間に、拡散層と電極からなるダミーコレクタ領域を設ける。チップの厚みを100um以下にする。また、チップ裏面をデバイスの表面側に向かって凸な形状にし、裏面に寄生効果による電子を捕獲する結晶欠陥を作る。このような構造にすることで、寄生動作によって発生した電子を効果的にダミーコレクタ領域に捕獲することができ、素子の寄生動作による回路誤動作を低減できる。【選択図】図２
2017157764.tif 000002
【特許請求の範囲】
【請求項１】
素子間に、寄生動作で放出されたキャリアを捕獲するための拡散層および電極からなる素子を有し、チップの厚みが100μｍ以下であることを特徴とする半導体装置。
【請求項２】
前記キャリアを捕獲するための前記拡散層の深さは、前記チップの厚さの1/30以上であることを特徴とする請求項２に記した半導体装置。
【請求項３】
前記チップの裏面が、デバイスの表面側に向かって凸な形状を有する構造の請求項１乃至請求項２のいずれかに記載の半導体装置。
【請求項４】
チップがシリコンで形成されている事を特徴とする、請求項１乃至請求項３のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、寄生効果による誤動作や、動作精度の低下を抑制させる半導体集積回路に関する。
【背景技術】
【０００２】
近年、半導体集積回路においては、素子の集積化や小型化が進んでいる。これに伴い素子間の寄生動作によりデバイスが誤動作し、また、動作精度が低下するという問題が生じている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１４６８３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、降圧型スイッチングレギュレータのパワースイッチング回路を、関連する制御回路とともに同一の半導体装置内に内蔵させた半導体装置において、外部の誘導コイルの還流電流をパワースイッチング回路のローサイド側素子に流す動作形態において、その期間中、ローサイド側の素子の拡散層から半導体装置の半導体基板に少数キャリアが注入されることが通常起こりうる。この半導体基板に注入された少数キャリアは、半導体基板中を伝搬し、近隣の素子の半導体基板の導電型とは逆導電型の拡散層に回収される。このことは、近隣の素子の動作を狂わせることになる。この効果を抑制させるため、少数キャリアが半導体基板に注入されることになる領域を囲むように、少数キャリアを回収
層を形成させることが行われている。 (例えば、The Art of Analog Layout Second Edition, ISBN 0-13-146410-8, の4.4.2に説明されている)  半導体基板の表面に少数キャリア回収層を設けても、この下を通過するキャリアも相当割合で存在し効果は限定的である。（全体キャリア数の1/3程度は通過してしまう）  この問題は、半導体基板の下部領域に半導体基板と同導電型で高濃度の層を設けることで解決される。（全体キャリアの1/10^3~5の通過に抑制）しかしながら、この方法は、高濃度基板の上に低濃度のエピタキシャル層を成長させる必要があるため、製造コストがその分上昇する。また、高濃度基板をウェハ工場で処理する際、基板から外部に不純物が拡散し、製造装置を汚染させないよう、酸化膜等のシール材で高濃度基板が露出されている面を被覆する必要があり、このことも、製造コストの上昇につながる。
【０００５】
本発明は、上記問題点を解決し、高濃度基板を採用しなくても、確定的な効果が得られる方法を提供する。
【課題を解決するための手段】
【０００６】
集積回路の活性領域の個別の素子と素子との間に、寄生素子から放出されたキャリアを捕獲するための拡散層と電極からなる少数キャリア回収層として機能するダミーコレクタ領域を形成する。ダミーコレクタはＰ型基板の表面にＮ型領域を設けるものである。さらに、シリコンから形成されたチップの厚さを100μｍ以下に薄くすることで、基板の中でキャリアが動ける距離を制限する。これによって基板のなかでキャリアが自由に動ける範囲が狭まることはもとより、キャリアがダミーコレクタに捕獲されやすくなる。  また、半導体基板がその外部と接する裏面近傍は少数キャリアの再結合速度が速いため、キャリア自体の全体量を減らすように貢献し、ダミーコレクター層を通過してしまうキャリア自体の総数を抑制するように働く。
ダミーコレクタ領域の深さはチップの厚さの1/３０以上であることが望ましい。1/30以下の深さであると捕獲できる面積が限定されるため、充分に放出されたキャリアを捕獲することが難しくなり、キャリアが他の素子の拡散領域に流れ込み、誤動作する確率が高くなる。このように、ダミーコレクタを設ける構造と、ウエーハを100μｍ以下に薄くする構造を用いることで、寄生動作によって放出されたキャリアは、ダミーコレクタに捕獲されやすくなり、他の素子に流れて誤動作の原因となることが少なくなる。また、さらにキャリアを低減するための形状として、ウエーハ裏面を薄く削る際に上にウエーハ表面に向かって凸型の形状とすることが有利である。この形状とすることで裏面に応力が生じ、これによってウエーハ裏面ではシリコンの結晶欠陥が生じる。寄生素子から流れたキャリアはこの結晶欠陥に捕獲される。この構造によって自由に動けるキャリアを低減できるため、寄生動作を回避するためにより有効である。
【発明の効果】
【０００７】
本発明によれば、集積回路において、素子の寄生動作による回路誤動作を低減することができる。
【図面の簡単な説明】
【０００８】
【図１】従来の集積回路断面構造を示した図である。
【図２】本発明の集積回路断面構造を示した図である
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態となる構造について説明する。
【実施例１】
【００１０】
実施例１に係る集積回路の構造に関して説明する。図１は従来構造の集積回路断面図である。素子拡散領域２の寄生動作によって放出された電子８は、チップ裏面で消滅するものもあるが、他の素子拡散領域２に入り込み、デバイスの誤動作の原因となる。図２は、本発明の実施例1の構造を示したものである。実施例１においては、素子拡散領域２の間に、寄生素子から放出された電子８を捕獲するダミーコレクタ拡散領域４および、ダミーコレクタ電極５が設けられている。寄生動作によって放出された電子８は、ダミーコレクタ拡散領域に捕獲され、素子拡散領域２には入りにくくなるため、デバイスの誤動作を避けることができる。ダミーコレクタ拡散領域の深さは、チップの厚さの1/30以上であることが好ましい。1/30以下であると、電子８を捕獲できる面積が限定され、充分に捕獲しにくくなる。
実施例１の構造では、寄生動作によって放出された電子８が動ける範囲を限定し、より、ダミーコレクタ電極５に捕獲しやすくするため、チップ厚を100μｍ以下に薄くしている。ダミーコレクタ電極に捕獲する効果を得るためには、チップ厚は薄いほうが良く、100μｍ以下であることが好ましい。
さらに実施例１の構造では、チップ裏面はデバイスが形成されている表面に向かって上に凸な状態に削ってある。このような形状にすることで、裏面において応力が発生し、結晶欠陥が多く発生する。これらの結晶欠陥を電子を捕獲するトラップとして利用している。
このため、裏面に流れ込んだ電子８は結晶欠陥に捕獲され、寄生効果によって発生した電子の数が少なくなるために、より効果的にダミーコレクタ拡散領域で電子を捕獲することが可能となる。
また実施例１では、寄生動作によって放出されたキャリアを電子であらわしているが、寄生動作によって放出されるキャリアがホールでも、チップ内にホールを捕獲できるダミーコレクタ電極を設け、チップ厚を100μｍ以下にし、チップ裏面をデバイスが形成されている表面に向かって上に凸な状態に削る構造にすることで、同様な効果が得られる。
【符号の説明】
【００１１】
１、素子電極
２、素子拡散領域
３、半導体基板（Ｐ型）
４、ダミーコレクタ拡散領域
５、ダミーコレクタ電極
６、凸型形状
７ 結晶欠陥
８、電子
【図１】
2017157764.tif 000003
【図２】
2017157764.tif 000004