(57)【要約】【課題】８Ｂ１０Ｂ変換等を用いたデータをシリアル転送する場合に信号の状態をより安定させること。【解決手段】送信する対象である対象コードを含むコード列をシリアル送信する通信装置であって、コード列に含まれる各々の第１のコードを、当該第１のコードよりもビット列の長い第２のコードに変換する変換部であって、当該第２のコードは第１の極性と当該第１の極性に係るビット列をビット反転させた第２の極性とを含み、第２のコードに含まれる０及び１のビット数が等しい場合、前に送信される第２のコードと同じ極性の第２のコードに変換し、第２のコードに含まれる０及び１のビット数が異なる場合、前に送信される第２のコードと異なる極性の第２のコードに変換する変換部と、変換された第２のコード毎に下位のビットから順に送信する送信部と、を有する通信装置が開示される。【選択図】図１
2017005630.tif 000002
【特許請求の範囲】
【請求項１】
送信する対象である対象コードを含むコード列をシリアル送信する通信装置であって、
前記コード列に含まれる各々の第１のコードを、当該第１のコードよりもビット列の長い第２のコードに変換する変換部であって、当該第２のコードは第１の極性と当該第１の極性に係るビット列をビット反転させた第２の極性とを含み、前記第２のコードに含まれる０及び１のビット数が等しい場合、前に送信される第２のコードと同じ極性の第２のコードに変換し、前記第２のコードに含まれる０及び１のビット数が異なる場合、前に送信される第２のコードと異なる極性の第２のコードに変換する変換部と、
前記変換された第２のコード毎に下位のビットから順に送信する送信部と、を有する通信装置。
【請求項２】
前記送信部は、前記変換された第２のコードをコード毎に上位ビットから順に取得して符号化ブロックのＭＳＢから順に配置した後、当該符号化ブロックのＬＳＢから順にビットを取得して送信する請求項１に記載の通信装置。
【請求項３】
前記送信部は、前記変換された第２のコードをコード毎に上位ビットから順に取得して符号化ブロックのＬＳＢから順に配置した後、当該符号化ブロックのＭＳＢから順にビットを取得して送信する請求項１に記載の通信装置。
【請求項４】
８Ｂ１０Ｂ変換を用いて送信する対象である対象コードを含むコード列をシリアル送信する通信装置であって、
前記対象コードの送信開始位置を示し、前記対象コードよりも前に送信される８ビットの開始コードと、８ビットの対象コードとをそれぞれ１０ビットのコードに変換する変換部であって、当該１０ビットのコードに変換された開始コード及び対象コードは第１の極性と当該第１の極性に係るビット列をビット反転させた第２の極性とを含み、前記１０ビットのコードに変換された開始コード及び対象コードに含まれる０及び１のビット数が等しい場合、前に送信される１０ビットのコードと同じ極性の１０ビットのコードに変換し、前記１０ビットのコードに変換された開始コード及び対象コードに含まれる０及び１のビット数が異なる場合、前に送信される第２のコードと異なる極性の第２のコードに変換する変換部と、
前記１０ビットのコードに変換された開始コード及び対象コードを、コード毎に下位のビットから順に送信する送信部と、を有する通信装置。
【請求項５】
前記コード列は、さらに前記対象コードの送信終端位置を示し、対象コードの後に送信される終端コードをさらに含み、
前記変換部は、８ビットの終端コードを、１０ビットのコードに変換しており、前記１０ビットのコードに変換された終端コードに含まれる０及び１のビット数が等しい場合、前に送信される１０ビットのコードと同じ極性の１０ビットのコードに変換し、前記１０ビットのコードに変換された終端コードに含まれる０及び１のビット数が異なる場合、前に送信される１０ビットのコードと異なる極性の１０ビットのコードに変換する請求項４に記載の通信装置。
【請求項６】
前記変換部は、前記開始コードを第１のコード群に含まれるいずれかの１０ビットのコードに変換する請求項４又は５に記載の通信装置。
【請求項７】
前記変換部は、前記第１のコード群のうち、０又は１のビットが５回以上連続するコードを除くいずれかの１０ビットのコードに前記開始コードを変換する請求項６に記載の通信装置。
【請求項８】
前記変換部は、前記終端コードを第２のコード群に含まれるいずれかの１０ビットのコードに変換する請求項５に記載の通信装置。
【請求項９】
前記第２のコード群のうち、０又は１のビットが５回以上連続するコードを除くいずれかの１０ビットのコードに前記終端コードを変換する請求項８に記載の通信装置。
【請求項１０】
送信する対象である対象コードを含むコード列をシリアル送信する通信方法であって、
前記コード列に含まれる各々の第１のコードを、当該第１のコードよりもビット列の長い第２のコードに変換するステップであって、当該第２のコードは第１の極性と当該第１の極性に係るビット列をビット反転させた第２の極性とを含み、前記第２のコードに含まれる０及び１のビット数が等しい場合、前に送信される第２のコードと同じ極性の第２のコードに変換し、前記第２のコードに含まれる０及び１のビット数が異なる場合、前に送信される第２のコードと異なる極性の第２のコードに変換するステップと、
前記変換された第２のコード毎に下位のビットから順に送信するステップと、を有する通信方法。
【請求項１１】
コンピュータに、請求項１０に記載の通信方法を実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信装置、通信方法及びプログラムに関する。
【背景技術】
【０００２】
高速シリアル通信では、Ｈｉｇｈ又はＬｏｗレベルのシリアルデータが所定数以上連続して送信されると、信号の状態が不安定になり、伝送エラーが発生しやすくなるという問題がある。
【０００３】
例えば、従来技術では、８ビットのデータを１０ビットのデータに変換する８Ｂ１０Ｂ変換を用いた高速シリアル通信において、正負２つ極性のコードを切り替えるＲＤ制御を行うことで、Ｈｉｇｈ又はＬｏｗレベルのシリアルデータが６以上連続しないよう制限していた。以下においてシリアルデータがｎ個連続する場合をｎＴと示す。
【０００４】
さらに、送信側のシリアライザが画像データの前にＳＴＰコードを付与し、画像データの後にＥＮＤコードを付与する。受信側のデシリアライザは、ＳＴＰコード及びＥＮＤコードを確認して画像データを受信する。これにより、画像データ転送時の通信品質を安定させる。
【０００５】
例えば、ＲＤ＋及びＲＤ−の２つの極性の１０ビットデータを符号化する場合、ＲＤ＋の次にＲＤ−を送出し、ＲＤ−の次にＲＤ＋を送出することでＤＣバランスを調整し、シリアルデータを差動信号により送信する通信方法が知られている（例えば、特許文献１）。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の技術では、８Ｂ１０Ｂ変換等を用いたデータをシリアル転送する場合に信号の状態が不安定となる問題があった。
【０００７】
数ＧＨｚの転送クロック数でシリアルデータを転送する場合には、最大５Ｔになるように制限しても信号の状態が不安定となることがある。例えば、画像データをシリアル転送するときに、ＳＴＰコード又はＥＮＤコードと画像データとの境界に５Ｔが発生し、ＤＣバランスが低下するため、デシリアライザ側でエラーが発生する。エラーの発生によりデシリアライザ側でＳＴＰコードを検出できなくなり、１ライン分の画像データが破棄される場合がある。
【０００８】
そこで、本発明では、８Ｂ１０Ｂ変換等を用いたデータをシリアル転送する場合に信号の状態をより安定させることを目的とする。
【課題を解決するための手段】
【０００９】
実施形態では、送信する対象である対象コードを含むコード列をシリアル送信する通信装置であって、前記コード列に含まれる各々の第１のコードを、当該第１のコードよりもビット列の長い第２のコードに変換する変換部であって、当該第２のコードは第１の極性と当該第１の極性に係るビット列をビット反転させた第２の極性とを含み、前記第２のコードに含まれる０及び１のビット数が等しい場合、前に送信される第２のコードと同じ極性の第２のコードに変換し、前記第２のコードに含まれる０及び１のビット数が異なる場合、前に送信される第２のコードと異なる極性の第２のコードに変換する変換部と、前記変換された第２のコード毎に下位のビットから順に送信する送信部と、を有する通信装置が開示される。
【発明の効果】
【００１０】
８Ｂ１０Ｂ変換等を用いたデータをシリアル転送する場合に信号の状態をより安定させることができる。
【図面の簡単な説明】
【００１１】
【図１】書込みデータ転送システムの構成例を示す図である。
【図２】正順シリアライザのデータ出力手順を説明する図である。
【図３（Ａ）】逆順シリアライザのデータ出力の第１の手順を説明する図である。
【図３（Ｂ）】逆順シリアライザのデータ出力の第２の手順を説明する図である。
【図４】ＲＤルールを説明するための図である。
【図５】シリアライザ出力のタイミングチャートを示す図である。
【図６】変換テーブルの一例を示す図である。
【図７】シリアライザ―デシリアライザ接続の例を示す図である。
【図８（Ａ）】デシリアライザのデータ出力手順を説明する図である。
【図８（Ｂ）】デシリアライザ時に使用する変換テーブルの一例を示す図である。
【図９】ＳＴＰコードと画像データの先端との間で５Ｔが発生する組み合わせを例示した図である。
【図１０】画像データの末端とＥＮＤコードとの間で５Ｔが発生する組み合わせを例示した図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について添付の図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することによって重複した説明を省く。
【００１３】
［第１実施形態］
図１は、書込みデータ転送システム１の構成例を示す図である。書込みデータ転送システム１は、ＣＴＬ（Controller）１０と、ページメモリ２０と、画像展開部３０と、ＣＰＵ４０と、外部メモリ５０と、ＶＣＳＥＬ（Vertical Cavity Surface Emitting LASER）（Ｂｋ（Black））６０ａと、ＶＣＳＥＬ（Ｍａ（Magenta））６０ｂと、ＶＣＳＥＬ（Ｃｙ（Cyan））６０ｃと、ＶＣＳＥＬ（Ｙｅ（Yellow））６０ｄと、プロッタ制御部１００と、ＰＣ２００と、プロッタ制御部３００と、プロッタ制御部４００とを有する。なお、以下においては、ＶＣＳＥＬ６０ａ、ＶＣＳＥＬ６０ｂ、ＶＣＳＥＬ６０ｃ及びＶＣＳＥＬ６０ｄを区別しない場合は、ＶＣＳＥＬ６０と示す。
【００１４】
プロッタ制御部１００は、ＰＣ（Personal Computer）２００から送信された画像データを面積階調補正、エッジ補正、スキュー補正等によって画像データを補正し、補正後の画像データをプロッタ制御部３００及びプロッタ制御部４００に高速シリアル転送する。
【００１５】
プロッタ制御部１００は、ビデオ入力部１０１と、パラメータ制御部１０２と、ノイズ除去部１０３と、ラインメモリ１０４と、画像処理部１０５と、画素カウント部１０６と、ラインメモリ群１０７と、スキュー補正部１０８と、８Ｂ／１０Ｂ変換部１０９と、ＳＥＲ（Serializer）機能部１１０と、ＬＶＤＳ（Low voltage differential signaling）ドライバ１１１とを有する。
【００１６】
ＰＣ２００は、ユーザから印刷指示を受け付けると、プリンタドライバを用いてＧＩＦ又はＪＰＥＧ等の画像ファイルをＣＴＬ１０に送信する。ＣＴＬ１０は、受信した画像ファイルをビットマップデータ等の画像データに変換して画像展開部３０に転送する。
【００１７】
画像展開部３０は、ビデオ入力部１０１と相互に通信することで画像データをプロッタ制御部１００に転送する。具体的には、画像展開部３０は、ビデオ入力部１０１からＭＦＳＹＮＣ信号が出力された後、ＭＬＳＹＮＣ信号が出力される度に１ライン分ずつ画像データをプロッタ制御部１００に転送する。なお、ＭＦＳＹＮＣ信号は、ページ先端を示すパルス式の同期信号である。また、ＭＬＳＹＮＣ信号は、ライン先端を示すパルス式の同期信号である。
【００１８】
また、画像展開部３０は、色毎（ブラック、マゼンタ、シアン及びイエロー）に、ビデオ入力部１０１からＭＬＳＹＮＣ信号が出力されるタイミングに合わせて１ライン分の画像データをビデオ入力部１０１に転送する。なお、画像展開部３０は、ブラック、マゼンダ、シアン及びイエロー以外の色の画像データをビデオ入力部１０１に転送してもよい。
【００１９】
ＣＰＵ４０は、外部メモリ５０を参照して画像形成の準備の完了を検知した場合に、スタートトリガ信号を生成してパラメータ制御部３０２及びパラメータ制御部４０２に送信する。
【００２０】
ビデオ入力部３０１及びビデオ入力部４０１は、受信したスタートトリガ信号に基づいてスタートトリガを生成する。ビデオ入力部３０１は、生成したスタートトリガを起点としてブラック及びマゼンタのＦＳＹＮＣ＿Ｎ信号及びＬＳＹＮＣ＿Ｎ信号を生成してノイズ除去部１０３に送信する。また、ビデオ入力部４０１は、生成したスタートトリガを起点としてシアン及びイエローのＦＳＹＮＣ＿Ｎ信号及びＬＳＹＮＣ＿Ｎ信号を生成してノイズ除去部１０３に送信する。
【００２１】
ノイズ除去部１０３は、ビデオ入力部３０１及びビデオ入力部４０１から受信したＦＳＹＮＣ＿Ｎ信号及びＬＳＹＮＣ＿Ｎ信号に含まれる静電気パルス等のノイズを除去する。
【００２２】
なお、例えば、本書込みデータシステムを搭載した画像形成装置において、１００PPMを超える超高速印刷に対応するとき、図示しない感光体ドラムやポリゴンモータを高速に動作させる必要がある。そのためには、高出力の駆動モータ、大径サイズの感光体ドラム等が必要になり、各駆動ユニットのサイズが大きくなるため、必然的にユニット間の距離が大きくなる。
【００２３】
それに伴い、各感光体ドラムを露光するＶＣＳＥＬも離れた位置に配置することになり、ＶＣＳＥＬを制御するプロッタ制御部３００及びプロッタ制御部４００を離れた位置に配置する必要がある。また、プロッタ制御部３００及びプロッタ制御部４００と接続するプロッタ制御部１００も必然的に離れた位置に配置することになり、プロッタ制御部３００及びプロッタ制御部４００とプロッタ制御部１００の距離が数メートル離れる場合がある。
【００２４】
そのため、ＦＳＹＮＣ＿Ｎ信号及びＬＳＹＮＣ＿Ｎ信号は数メートルの信号線を通じてプロッタ制御部３００及びプロッタ制御部４００からプロッタ制御部１００に伝送され、その間でノイズの影響を受ける可能性が高くなる。
【００２５】
よって、ＦＳＹＮＣ＿Ｎ信号及びＬＳＹＮＣ＿Ｎ信号の受信部にはノイズ除去回路が必要になる。
【００２６】
また、画像展開部３０とプロッタ制御部１００には物理的な配置制約は特に無く、近傍に配置することが可能である。そのため、ＭＦＳＹＮＣ信号及びＭＬＳＹＮＣ信号の受信部には、ノイズ除去回路は必須ではない。
【００２７】
ノイズ除去部１０３は、受信したＦＳＹＮＣ＿Ｎ信号をＦＳＹＮＣ信号としてビデオ入力部１０１に転送する。
【００２８】
また、ノイズ除去部１０３は、ＦＳＹＮＣ信号を起点として４本のＬＳＹＮＣ＿Ｎ信号毎に１本のＬＣＬＲ信号を生成し、生成したＬＣＬＲ（Line Clear）信号をビデオ入力部１０１に送信する。具体的には、ノイズ除去部１０３は、色毎に所定の時間差を設けつつ、ＬＣＬＲ信号を生成してビデオ入力部１０１に送信する。例えば、ノイズ除去部１０３は、ブラックに係るＬＣＬＲ信号、マゼンタに係るＬＣＬＲ信号、シアンに係るＬＣＬＲ信号、イエローに係るＬＣＬＲ信号の順に生成し、生成した順に各々のＬＣＬＲ信号をビデオ入力部１０１に送信する。
【００２９】
ビデオ入力部１０１は、受信したＬＣＬＲ信号を起点として色毎（ブラック、マゼンタ、シアン、イエロー）にＭＦＳＹＮＣ信号及びＭＬＳＹＮＣ信号を生成して、画像展開部３０に送信する。これにより、ビデオ入力部１０１は、ＭＦＳＹＮＣ信号及びＭＬＳＹＮＣ信号を送信したタイミングに応じて、順次、画像展開部３０から色毎に１ライン分の画像データを受信することになる。なお、ビデオ入力部１０１は、画像展開部３０と同じクロックに同期して動作する。
【００３０】
ビデオ入力部１０１は、画像展開部３０から受信した１ライン分の画像データをラインメモリ１０４にライトする。ビデオ入力部１０１は、４ライン分の画像データがラインメモリ１０４にライトされた後、ＬＣＬＲ信号を挟んで４ライン分の画像データをリードする。なお、ビデオ入力部１０１は、ＬＣＬＲ信号間でライト処理及びリード処理のタイミングを設定することが可能である。例えば、ビデオ入力部１０１は、ＬＣＬＲ信号間の前半部にラインメモリ１０４に２回ライトし、後半部にラインメモリ１０４を２回リードするように、ライト処理及びリード処理のタイミングを設定することができる。また、ビデオ入力部１０１は、第１のＬＣＬＲ信号の後にラインメモリ１０４に４回ライトし、第２のＬＣＬＲ信号の後にラインメモリ１０４を４回リードするように、ライト処理及びリード処理のタイミングを設定することもできる。
【００３１】
続いて、ビデオ入力部１０１は、画素データに対して面積階調補正を行う。面積階調補正とは、入力側の１画素の座標に対応する出力側の複数の画素を用いて疑似的に階調表現を行う補正である。ビデオ入力部１０１は、面積階調補正後の画素データを画像処理部１０５に送信する。なお、後述する画像処理部１０５が面積階調補正を行ってもよい。
【００３２】
また、面積階調補正は、ＬＥＤＡのように発光デバイスが２値表現のみ出力可能なシステムの場合に実施する。ＬＤのように、ＰＷＭを用いて多値表現が可能な発光デバイスの場合は実施しなくてもよい。ＶＣＳＥＬの場合、２０〜４０個のＬＤが高密度に配置されているデバイスであり、各ＬＤが２値表現を行っても十分に高精細な画像（１２００×２４００dpi）を得ることができる。さらに、各ＬＤをＰＷＭ制御することでさらに超高精細（２４００×４８００dpi）な画像を得ることも可能である。よって、ＶＣＳＥＬを用いる場合、ＶＣＳＥＬシステムで２値表現を用いるか否かに応じて、面積階調を実行するか否かを切替えて使用する。
【００３３】
画像処理部１０５は、受信した画素の集合に対し、例えば、エッジ補正（１）、トリミング補正（２）及び内部パターン重畳（３）等の画像データ処理を行う。
【００３４】
エッジ補正（１）とは、画像データからエッジを検出し、滑らかにする補正である。面積階調補正後の画像データにエッジが発生する場合がある。画像処理部１０５は、面積階調補正後にエッジ補正を行うことで、面積階調補正した際に画像データに生じたエッジを滑らかにすることができる。
【００３５】
トリミング補正（２）とは、画像データの不要な部分を削除する補正である。画像処理部１０５は、例えば、主走査方向及び副走査方向にトリミング補正を行い、トリミング境界を用紙上の印字可能範囲と一致させる。
【００３６】
内部パターン重畳（３）とは、テストパターン、偽造防止用パターン及び調整用パターンなどのパターン画像を画像データに重畳させる補正である。調整用パターンには、濃度調整用パターン、色ずれ補正用パターン、ブレード捲れ回避用パターンなどがある。画像処理部１０５は、ＶＣＳＥＬ６０の解像度に一致させて各パターンを生成し、画像データに重畳させることでＶＣＳＥＬ６０に最適化した画像データを生成する。
【００３７】
なお、画像処理部１０５は、画像データをジャギー補正する場合、不図示のラインメモリを使用して補正を行ってもよい。
【００３８】
画像処理部１０５は、画像処理した画像データをスキュー補正用のラインメモリ群１０７にライトする。画像処理部１０５は、スキュー補正用のラインメモリの１アドレスにＭｂｉｔ記録できる場合、１アドレスにＭ画素分の画像データをライトするようにしてもよい。これにより、画像処理後の画像データを最小限のメモリで記録することができる。
【００３９】
画素カウント部１０６は、画像データ処理後の画像データに含まれる画素数をカウントする。例えば、ＣＰＵ４０は、画素カウント部１０６においてカウントされた画素数に応じて、利用者に請求する課金額を算出してもよい。また、画素カウント部１０６は、画像データの画素数に加え、テストパターン、偽造防止用パターン及び調整用パターンなどのパターン画像の画素数をカウントしてもよい。これにより、トナー消費量を正確に把握することができる。
【００４０】
また、プロッタ制御部１００は、ビデオ入力部１０１のラインメモリ１０４にライトされた４ライン分の画像データを、スキュー補正部のラインメモリ群１０７にライトするまで４ライン同時にマルチデータパスで処理する。
【００４１】
マルチデータパスを使用することで、画像処理部１０５は、主走査方向及び副走査方向に数画素ずつ同時に２次元データを参照することができるようになるため、エッジ処理及びジャギー補正等の処理の精度が向上する。また、マルチデータパスを使用することで、画像データの転送レートが向上し、印刷処理の速度が向上する。また、高解像度の画像データ及び高解像度のパターンを重畳した画像データを、転送時間を遅延させずに転送することもできる。また、ビデオ入力部１０１は、主走査方向及び副走査方向にコピーした画像データに対して面積階調補正等の画像処理を行い、高解像度化された画像データをマルチデータパスで転送してもよい。
【００４２】
スキュー補正部１０８は、スキュー補正用のラインメモリ群１０７に記録された画像データを、画像データの位置に応じてリードするラインメモリを切り替えることでスキュー補正を行う。スキュー補正部１０８は、画像処理部１０５によってラインメモリ群１０７にライトされる周期の１／Ｎの周期でラインメモリ群１０７をリードする。これにより、スキュー補正後の画像データの副走査方向の解像度がＮ倍となり、画像データを高解像度化することができる。
【００４３】
８Ｂ／１０Ｂ変換部１０９は、スキュー補正部１０８から受信した８ビットのコード列（画像データ）を変換テーブルに基づいて１０ビットのコード列に変換する。８Ｂ／１０Ｂ変換部１０９は、変換した１０ビットのコード列を符号化ブロックに配列する。
【００４４】
ＳＥＲ機能部１１０は、符号化ブロックに配列された１０ビットのパラレルデータ（画像データ）を１ビットずつ、１０回に分割して順次出力するシリアルデータに変換する。ＳＥＲ機能部１１０は、ブラック、マゼンタ、シアン、イエローの画像データのうち、ブラック及びマゼンタの画像データをプロッタ制御部３００にシリアル送信し、シアン及びイエローの画像データをプロッタ制御部４００にシリアル送信する。なお、シリアライザの手順に関しては、後述する。
【００４５】
プロッタ制御部３００は、ビデオ入力部３０１と、パラメータ制御部３０２と、ＤＥＳ機能部３０３と、ドライバ３０４ａと、ドライバ３０４ｂと、ＬＶＤＳドライバ３０５とを有する。また、プロッタ制御部４００は、ビデオ入力部４０１と、パラメータ制御部４０２と、ＤＥＳ機能部４０３と、ドライバ４０４ａと、ドライバ４０４ｂと、ＬＶＤＳドライバ４０５とを有する。
【００４６】
ＤＥＳ機能部３０３は、ＬＶＤＳドライバ３０５を介してブラック及びマゼンタの１０ビットのコード列を受信する。ＤＥＳ機能部３０３は、ブラック及びマゼンタの１０ビットのコード列を８ビットのコード列に逆変換し、ブラックのコード列をドライバ３０４ａに出力し、マゼンタのコード列をドライバ３０４ｂに出力する。ドライバ３０４ａは、出力されたブラックのコード列に基づいてＶＣＳＥＬ６０ａを点灯させる。また、ドライバ３０４ｂは、出力されたマゼンタのシリアルデータに基づいてＶＣＳＥＬ６０ｂを点灯させる。
【００４７】
ＤＥＳ機能部４０３は、ＬＶＤＳドライバ４０５を介してシアン及びイエローの１０ビットのコード列を受信する。ＤＥＳ機能部４０３は、シアン及びイエローの１０ビットのコード列を８ビットに逆変換し、シアンのコード列をドライバ３０４ｃに出力し、イエローのコード列をドライバ３０４ｄに出力する。ドライバ３０４ｃは、出力されたシアンのコード列に基づいてＶＣＳＥＬ６０ｃを点灯させる。また、ドライバ３０４ｂは、出力されたイエローのコード列に基づいてＶＣＳＥＬ６０ｄを点灯させる。
【００４８】
なお、第１実施形態では、２つのプロッタ制御部にそれぞれ２色分の画像データをシリアル送信する例について説明したが、これに限定されない。例えば、各色（ブラック、マゼンタ、シアン、イエロー）の画像データを４つのプロッタ制御部に別々にシリアル送信してもよい。
【００４９】
なお、使用する光学系は、ＶＣＳＥＬ以外に、マルチＬＤ（Laser Diode）、ＬＥＤＡ（LED Array）等であってもよい。
【００５０】
次に、図２及び図３を用いて正順シリアライザの手順と逆順シリアライザの手順とについて説明する。
【００５１】
図２は、正順シリアライザのデータ出力手順を説明する図である。図２の（ａ）は、８ビットの符号化ブロックを示す。最下段がＬＳＢ（Least Significant Bit）であり、最上段がＭＳＢ（Most Significant Bit）である。８Ｂ／１０Ｂ変換部１０９は、受信した画像データ８ビットを上位ビットから順に取得し、符号化ブロックのＬＳＢから順に格納する。例えば、８ビットのビット列ＡＢＣＤＥＦＧＨ（Ａが最上位ビット、Ｈが最下位ビット）を８ビットの符号化ブロックに格納する場合、（ａ）のように符号化ブロックには、ＬＳＢから順にＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈのビットが格納される。続いて、８Ｂ／１０Ｂ変換部１０９は、８ビットのビット列を変換テーブルに基づいて１０ビットのビット列に変換し、１０ビットのビット列を上位ビットから順に取得し、符号化ブロックのＬＳＢから順に格納する。図２の（ｂ）は、１０ビットのビット列をＬＳＢから順に格納した符号化ブロックを示す。例えば、１０ビットのビット列ａｂｃｄｅｉｆｇｈｊ（ａが最上位ビット、ｊが最下位ビット）を１０ビットの符号化ブロックに格納する場合、（ｂ）のように符号化ブロックには、ＬＳＢから順にａ、ｂ、ｃ、ｄ、ｅ、ｉ、ｆ、ｇ、ｈ、ｊのビットが格納される。
【００５２】
図２の（ｃ）は、ＬＶＤＳドライバ１１１によって送信されるビットの送信順序を示す。ＳＥＲ機能部１１０は、１０ビットの符号化ブロックに格納されているパラレルデータをシリアルデータに変換し、ＬＶＤＳドライバ１１１に、（ｃ）のように１０ビットのシリアルデータを正順にセットしてプロッタ制御部３００及びプロッタ制御部４００にシリアル送信する。正順とは、転送される画像データに係るビット列の上位ビットから下位ビットまでの順番を示す。すなわち、（ｂ）のＬＳＢに格納されているａから順に、ｂ、ｃ、ｄ、ｅ、ｉ、ｆ、ｇ、ｈ、ｊのビットが送信される。以下において、ＬＳＢに配置されたデータから順にデータ送信することを正順シリアライザ送信という。
【００５３】
図３（Ａ）は、逆順シリアライザのデータ出力の第１の手順を説明する図である。図３（Ａ）の（ａ）は、８ビットの符号化ブロックを示す。８Ｂ／１０Ｂ変換部１０９は、受信した画像データ８ビットを上位ビットから順に取得し、符号化ブロックのＬＳＢから順に格納する。例えば、８ビットのビット列ＡＢＣＤＥＦＧＨ（Ａが最上位ビット、Ｈが最下位ビット）を８ビットの符号化ブロックに格納する場合、（ａ）のように符号化ブロックには、ＬＳＢから順にＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈのビットが格納される。続いて、８Ｂ／１０Ｂ変換部１０９は、８ビットのビット列を変換テーブルに基づいて１０ビットのビット列に変換し、１０ビットのビット列を上位ビットから順に取得し、符号化ブロックのＬＳＢから順に格納する。図３（Ａ）の（ｂ）は、１０ビットのビット列をＬＳＢから順に格納した場合の１０ビットの符号化ブロックを示す。例えば、１０ビットのビット列ａｂｃｄｅｉｆｇｈｊ（ａが最上位ビット、ｊが最下位ビット）を１０ビットの符号化ブロックに格納する場合、（ｂ）のように符号化ブロックには、符号化ブロックには、ＬＳＢから順にａ、ｂ、ｃ、ｄ、ｅ、ｉ、ｆ、ｇ、ｈ、ｊのビットが格納される。
【００５４】
図３（Ａ）の（ｃ）は、ＬＶＤＳドライバ１１１によって送信されるシリアルデータの送信順序を示す。ＳＥＲ機能部１１０は、１０ビットのパラレルデータを１０ビットのシリアルデータに変換し、ＬＶＤＳドライバ１１１に、（ｃ）のように１０ビットのビット列を逆順にセットしてプロッタ制御部３００及びプロッタ制御部４００にシリアル送信する。逆順とは、転送される画像データに係るビット列の下位ビットから上位ビットまでの順番を示す。すなわち、（ｂ）のＭＳＢに格納されているｊから順に、ｈ、ｇ、ｆ、ｉ、ｅ、ｄ、ｃ、ｂ、ａのビットが送信される。以下において、ＭＳＢに配置されたデータから順にデータ送信することを逆順シリアライザ送信という。
【００５５】
図３（Ｂ）は、逆順シリアライザのデータ出力の第２の手順を説明する図である。８Ｂ／１０Ｂ変換部１０９は、受信した画像データ８ビットを上位ビットから順に取得し、符号化ブロックのＬＳＢから順に格納する。例えば、８ビットのビット列ＡＢＣＤＥＦＧＨ（Ａが最上位ビット、Ｈが最下位ビット）を８ビットの符号化ブロックに格納する場合、（ａ）のように符号化ブロックには、ＬＳＢから順にＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈのビットが格納される。続いて、８Ｂ／１０Ｂ変換部１０９は、８ビットのビット列を変換テーブルに基づいて１０ビットのビット列に変換し、１０ビットのビット列を上位ビットから順に取得し、符号化ブロックのＭＳＢから順に格納する。例えば、１０ビットのビット列ａｂｃｄｅｉｆｇｈｊ（ａが最上位ビット、ｊが最下位ビット）を１０ビットの符号化ブロックに格納する場合、（ｂ）のように符号化ブロックには、ＭＳＢから順にａ、ｂ、ｃ、ｄ、ｅ、ｉ、ｆ、ｇ、ｈ、ｊのビットが格納される。
【００５６】
ＳＥＲ機能部１１０は、１０ビットのパラレルデータを１０ビットのシリアルデータに変換し、ＬＶＤＳドライバに、（ｃ）のように１０ビットのビット列を正順にセットしてプロッタ制御部３００及びプロッタ制御部４００にシリアル送信する。すなわち、（ｂ）のＬＳＢに格納されているｊから順に、ｈ、ｇ、ｆ、ｉ、ｅ、ｄ、ｃ、ｂ、ａのビットが送信される。
【００５７】
図４は、ＲＤルールを説明するための図である。図４（ａ）は、正順ＲＤルールを示し、図４（ｂ）は、逆順ＲＤルールを示す。図４（ａ）及び図４（ｂ）の上側は、ＲＤ＋及びＲＤ−の極性データの選択を示す。図４（ａ）でＨｉｇｈとなっている場合、ＲＤ＋であることを示し、Ｌｏｗとなっている場合、ＲＤ−であることを示す。図４（ａ）及び図４（ｂ）の下側は、転送される１０ビットのシリアルデータの配列を示す。各々のマス目が１０ビットのシリアルデータである。マス目内の「ＣＯＭ」は、ＣＯＭのシンボルコードを示す。ＣＯＭのシンボルコードは、ネゲートしている場合に画像データ外であることの認識に使用されるコードである。以下において、「ＣＯＭ」のシンボルコードをＣＯＭコードという。マス目内の「Ｄｍ．ｎ（ｍ,ｎは整数）」は、画像データのコードを示す。すなわち、ｍ及びｎは、データコードグループの番号を示す。８ビットのコード毎に、正の極性及び負の極性の１０ビットのコードが対応付けられる。マス目内のカッコ内の数値は、１０ビットのシリアルデータに含まれる「1」のビットの個数を示す。例えば、「ＣＯＭ（６）」の場合、ＣＯＭコードに「1」のビットが６個含まれていることを示す。
【００５８】
１０ビットのコードはＲＤ＋とＲＤ−の２つの極性を有する。８Ｂ／１０Ｂ変換部１０９は、ＲＤルールに基づいて、８ビットのコードをＲＤ＋とＲＤ−のどちらかの極性の１０ビットのコードに変換する。「ＲＤルール」とは、８ビットのコードを１０ビットのコードに変換する場合においてＲＤ＋及びＲＤ−の極性を選択するためのルールである。「正順ＲＤルール」とは、各１０ビットのコードを正順に送信する場合のＲＤルールである。正順ＲＤルールでは、現在送信しようとしている現１０ビットのコードの「1」のビット数が５個場合、次の１０ビットのコードは、現１０ビットのコードと同じ極性のデータとする。一方、現１０ビットのコードの「1」のビット数が５個以外の場合、次の１０ビットのコードは、現１０ビットのコードと異なる極性のデータとする。
【００５９】
例えば、図４（ａ）において、左側から３番目のシリアルデータは、「1」のビット数が６であるので、ＳＥＲ機能部１１０は、次の４番目のコードの極性をＲＤ−からＲＤ＋に反転させる。続いて、４番目のシリアルデータは、「1」のビット数が４であるので、ＳＥＲ機能部１１０は、次の５番目のコードの極性をＲＤ＋からＲＤ−に反転させる。続いて、５番目のシリアルデータは、「1」のビット数が５であるので、ＳＥＲ機能部１１０は、次の６番目のコードの極性をＲＤ−で維持する。
【００６０】
また、「逆順ＲＤルール」とは、各１０ビットのコードを逆順に送信する場合のＲＤルールである。逆順ＲＤルールでは、現在送信しようとしている現１０ビットのコードの「1」のビット数が５個の場合、現１０ビットのコードは、前に送信された１０ビットのコードと同じ極性のデータとする。一方、現１０ビットのコードの「1」のビット数が５個以外の場合、現１０ビットのコードは、前に送信された１０ビットのコードと異なる極性のデータとする。
【００６１】
例えば、図４（ｂ）において、左側から３番目のシリアルデータは、「1」のビット数が６であるので、ＳＥＲ機能部１１０は、現シリアルデータの極性をＲＤ＋（２番目のコードの極性）からＲＤ−に反転させる。続いて、４番目のシリアルデータは、「1」のビット数が４であるので、ＳＥＲ機能部１１０は、現シリアルデータの極性をＲＤ−（３番目のコードの極性）からＲＤ＋に反転させる。続いて、５番目のシリアルデータは、「1」のビット数が５であるので、ＳＥＲ機能部１１０は、現シリアルデータの極性をＲＤ＋（４番目のコードの極性）に維持する。続いて、６番目のシリアルデータは、「1」のビット数が６であるので、ＳＥＲ機能部１１０は、現シリアルデータの極性をＲＤ＋（５番目のコードの極性）からＲＤ−に反転させる。
【００６２】
図５は、シリアライザ出力のタイミングチャートを示す図である。図５の横軸は、時間を示す。
【００６３】
クロックは、ＳＥＲ機能部１１０の動作クロックを示す。ＳｋｅｗＬｇａｔｅは、ＳＥＲ機能部１１０に入力された８ビットのコード列（画像データ）の先端及び末端の位置を示す。ＳｋｅｗＤａｔａは、ＳＥＲ機能部１１０に入力された８ビットのコード列（画像データ）を示す。ＳｅｒＬｇａｔｅは、「ＳＴＰ」のシンボルコード列の先端と「ＥＮＤ」のシンボルコード列の末端の位置を示す。なお、「ＳＴＰ」のシンボルコードは、画像データの始点を検出する場合に使用されるコードである。また、「ＥＮＤ」のシンボルコードは、画像データの終点を検出する場合に使用されるコードである。以下において、「ＳＴＰ」のシンボルコードをＳＴＰコードといい、「ＥＮＤ」のシンボルコードをＥＮＤコードという。
【００６４】
ＳｅｒＤａｔａは、１０ビットに変換されたＣＯＭコード、ＳＴＰコード、ＥＮＤコード及び画像データを示す。
【００６５】
スキュー補正部１０８は、ＳｋｅｗＬｇａｔｅのエッジを検出することにより画像データの先端及び末端の位置を検出し、８ビットのコード列を取得する。スキュー補正部１０８は、取得した８ビットのコード列を８Ｂ／１０Ｂ変換部１０９に送信する。８Ｂ／１０Ｂ変換部１０９は、８ビットのコード列の前に複数のＳＴＰコードを付加し、８ビットのコード列の後に複数のＥＮＤコードを付加する。続いて、８Ｂ／１０Ｂ変換部１０９は、ＳｅｒＬｇａｔｅのエッジを検出することにより画像データ外の位置を検出し、画像データ外の位置に複数のＣＯＭコードを付加することでＳｅｒＤａｔａを生成する。このように、画像データ外に複数のＣＯＭコードを付加することにより、画像データ間の距離を広くしている。
【００６６】
図６は、変換テーブルの一例を示す図である。８Ｂ／１０Ｂ変換部１０９は、図６の変換テーブルに基づいて８ビットのシンボルコードを１０ビットのシンボルコードに変換する。「Symbol Name」は、シンボルコードの種別を示す。シンボルコードは、１２種類用意されており、１種類のＣＯＭコード、５種類のＳＴＰコード（ＳＴＰ１〜５）及び５種類のＥＮＤコード（ＥＮＤ１〜５）のそれぞれにシンボルコードが割り当てられる。「Data Byte Name」は、シンボルコードの名称を示す。「Data Byte Value(hex)」は、８ビットのシンボルコードを１６進数で表したものである。「８Ｂコード」は、８ビットのシンボルコードを示す。「１０Ｂコード」は、８ビットのシンボルコードに対応する極性ＲＤ＋及び極性ＲＤ−の１０ビットのシンボルコードである。
【００６７】
ＣＯＭデータは、画像データ間の境界を検出しやすくするために、ＣＯＭコード内に５Ｔを含むものが割り当てられ、例えば、Ｋ２８．５が割り当てられる。
【００６８】
また、ＳＴＰコード及びＥＮＤコードには、近いデータ配列のシンボルコードが割り当てられる。例えば、ＳＴＰコードに対しては、図６の変換テーブルの２行目から６行目までの８Ｂコードを割り当てる。以下において、図６の変換テーブルの２行目から６行目までの８Ｂコードを第１のコード群という。すなわち、ＳＴＰ１〜５に対しては、Ｋ２３．７、Ｋ２７．７、Ｋ２９．７、Ｋ２９．７、Ｋ３０．７、Ｋ２８．７が割り当てられる。なお、Ｋ２８．７が割り当てられているＳＴＰ５には、コード内に５Ｔが含まれるため、８Ｂ／１０Ｂ変換部１０９は、ＳＴＰ１〜４を優先的に使用するようにしてもよい。
【００６９】
また、ＥＮＤコードに対しては、図６の変換テーブルの７行目から１１行目までの８Ｂコードが割り当てられる。以下において、図６の変換テーブルの７行目から１１行目までの８Ｂコードを第２のコード群という。すなわち、ＥＮＤ１〜５に対しては、Ｋ２８．０、Ｋ２８．１、Ｋ２８．２、Ｋ２８．３、Ｋ２８．４が割り当てられる。なお、ＥＮＤ２（Ｋ２８．２）は、コード内に５Ｔが含まれるため、８Ｂ／１０Ｂ変換部１０９は、ＥＮＤ１、３〜５を優先的に使用するようにしてもよい。
【００７０】
なお、ＳＥＲ機能部１１０は、１ラインの画素数又は１ラインのバイト数等の画像データのサイズ情報を別途ＤＥＳ３０３及びＤＥＳ４０３に送信してもよい。この場合、ＤＥＳ機能部３０３は、ＳＴＰコードと画像データとの境界を検出することができれば、画像データのサイズ情報に基づいて、ＥＮＤコードと画像データとの境界も検出することができる。
【００７１】
図７は、シリアライザ―デシリアライザ接続の例を示す図である。スキュー補正部１０８は、１画素４ビットの画像データで４ライン分（４ビット×４）の画像データを８ビットのコードに分割して、順番に８ビットのコードを８Ｂ１０Ｂ変換部１０９に送信する。例えば、スキュー補正部１０８は、ＣＨ０〜７までの各チャンネルに、ＳｋｅｗＬｇａｔｅ０〜７とＳｋｅｗＤａｔａ０〜７（８ビットのコード）とをそれぞれ送信する。８Ｂ１０Ｂ変換部１０９は、ＣＨ０〜７までの各チャンネルにおいてＳｋｅｗＬｇａｔｅ０〜７のエッジを検出することによって、ＳｋｅｗＤａｔａ０〜７（８ビットのコード）を取得する。続いて、８Ｂ１０Ｂ変換部１０９は、８ビットのコードを１０ビットのコードに変換してＳＥＲ機能部１１０に送信する。
【００７２】
なお、８Ｂ１０Ｂ変換部１０９は、ＣＨ０〜７までの各チャンネルのうち、一部のチャンネルをリセット信号により使用しないようにしてもよい。例えば、カラー印刷の場合、８Ｂ１０Ｂ変換部１０９は、ＣＨ０〜７のすべてのチャンネルを使用する。一方、モノクロ印刷の場合、８Ｂ１０Ｂ変換部１０９は、ＣＨ０〜１の２チャンネルを使用し、ＣＨ２〜７のチャンネルをリセット信号により使用しないようにする。
【００７３】
８Ｂ１０Ｂ変換部１０９は、シリアルデータ（１０ビットのコード）を転送する際に、正順シリアライザを使用するか、逆順シリアライザを使用するかを決定し、ＣＨ０〜７の各チャンネルで８ビットのコードを１０ビットのコードに変換する。
【００７４】
例えば、８Ｂ１０Ｂ変換部１０９は、正順シリアライザを使用する場合、正順ＲＤルールを選択する。続いて、８Ｂ１０Ｂ変換部１０９は、正順ＲＤルールに基づいて８ビットのコードを１０ビットのコードに変換する。
【００７５】
一方、８Ｂ１０Ｂ変換部１０９は、逆順シリアライザを使用する場合、逆順ＲＤルールを選択する。続いて、８Ｂ１０Ｂ変換部１０９は、逆順ＲＤルールに基づいて８ビットのコードを１０ビットのコードに変換する。
【００７６】
続いて、８Ｂ１０Ｂ変換部１０９は、変換した１０ビットのコードをＳＥＲ機能部１１０に出力する。
【００７７】
なお、正順シリアライザが使用された場合に逆順ＲＤルールが選択されたり、逆順シリアライザが使用された場合に正順ＲＤルールが選択されたりすると、転送する１０ビットのコード列に６Ｔが発生することがある。
【００７８】
ＳＥＲ機能部１１０は、正順シリアライザを使用する場合、符号化ブロックのＬＳＢから順に各々のビットを取得し、ＬＶＤＳドライバ１１１に、取得したビットをセットする。一方、ＳＥＲ機能部１１０は、逆順シリアライザを使用する場合、符号化ブロックのＭＳＢから順に各々のビットを取得し、ＬＶＤＳドライバ１１１に、取得したビットをセットする。続いて、ＬＶＤＳドライバ１１１は、セットされた順番にビット列をＬＶＤＳドライバ３０５に送信する。
【００７９】
図８（Ａ）は、デシリアライザのデータ出力手順を説明する図である。また、図８（Ｂ）は、デシリアライザ時に使用する変換テーブルの一例を示す図である。図８（Ａ）（Ｂ）を用いてシリアルデータを受信した場合のデシリアライザを説明する。ＤＥＳ機能部３０３は、逆順シリアライザされたシリアルデータ１０ビットを上位ビットから順に取得し、図８（Ａ）の（ａ）の符号化ブロックのＬＳＢから順にビットを格納する。（ａ）の符号化ブロックには、ＬＳＢから順にｊ、ｈ、ｇ、ｆ、ｉ、ｅ、ｄ、ｃ、ｂ、ａのビットが格納される。続いて、ＤＥＳ機能部３０３は、（ａ）の符号化ブロックに格納されている１０ビットのシリアルデータを、図８（Ｂ）に示される変換テーブルに基づいて８ビットのシリアルデータに変換する。なお、図８（Ｂ）の変換テーブルは、図６の変換テーブルと比べて、１０Ｂコードの欄に示されたビット列の並びが逆順となっている点で異なる。
【００８０】
続いて、ＤＥＳ機能部３０３は、変換された８ビットのシリアルデータを上位ビットから順に取得し、（ｂ）の符号化ブロックのＬＳＢから順にビットを格納する。これにより、デシリアライザのデータ出力が完了する。なお、シリアルデータに対して正順シリアライザが使用された場合、ＤＥＳ機能部３０３は、図６の変換テーブルを用いてデシリアライザを行う。
【００８１】
図９は、ＳＴＰコードと画像データの先端との間で５Ｔが発生する組み合わせを例示した図である。図９の（ａ）は、正順シリアライザを使用した場合のＳＴＰコードと画像データの先端との間で５Ｔが発生する組み合わせを示す。図６に示すようにＳＴＰコードの末端は、０又は１が３つ連続しており３Ｔである。このため、正順シリアライザを使用した場合、ＳＴＰコードと画像データの先端との間で５Ｔが発生する可能性が高い。
【００８２】
具体的には、５Ｔが発生する組み合わせは２４０通りあり、また、８ビットの画像データが２５６つ、ＳＴＰコードが５つ、極性が２つあるので、全組み合わせ数は２５６０となる。したがって、正順シリアライザを使用した場合、ＳＴＰコードと画像データの先端との間で５Ｔが発生する確率は、（２４０／２５６０）×１００（％）＝９．３７５（％）ということになる。
【００８３】
また、正順シリアライザを用いた場合、ＳＴＰ１〜５の全てに５Ｔが発生する組み合わせがあるため、ＳＴＰ１〜５のコード割り当てを変更しても、５Ｔを回避することができない。
【００８４】
一方、逆順シリアライザを使用した場合、５Ｔが発生する組み合わせは６通りあるので、ＳＴＰコードと画像データの先端との間で５Ｔが発生する確率は、（６／２５６０）×１００（％）＝０．２３４（％）ということになる。また、５Ｔが発生する組み合わせは、全てＫ２８．７（ＳＴＰ５）を使用した場合に限定される。このため、ＳＴＰコードと画像データの先端との間でＳＴＰ５を使用しないように制限することで、５Ｔの発生を確実に回避することができる。これにより、画像データをシリアル転送する場合に信号の状態をより安定させることができる。
【００８５】
すなわち、本実施形態においては、ＳＴＰコードを第１コード群に設定し、さらに逆順シリアライザを用いることによって、デシリアライザにおけるＳＴＰコードの検出精度を向上させ、高品質な高速シリアルデータ転送を実現することができる。
【００８６】
図１０は、画像データの末端とＥＮＤコードとの間で５Ｔが発生する組み合わせを例示した図である。図１０の（ａ）は、逆順シリアライザを使用した場合の画像データの末端とＥＮＤコードとの間で５Ｔが発生する組み合わせを示す。図６に示すようにＥＮＤコードの先端は、０又は１が２つ連続しており２Ｔである。このため、正順シリアライザを使用した場合、画像データの末端とＥＮＤコードとの間で５Ｔが発生する可能性が高い。
【００８７】
具体的には、５Ｔが発生する組み合わせは３０通りあり、また、全組み合わせ数は２５６０である。したがって、正順シリアライザを使用した場合、ＳＴＰコード及び画像データの先端の間で５Ｔが発生する確率は、（３０／２５６０）×１００（％）＝１．１７２（％）ということになる。
【００８８】
また、正順シリアライザを使用した場合、ＥＮＤ１〜５の全てに５Ｔが発生する組み合わせがあるため、ＥＮＤ１〜５のコード割り当てを変更しても、５Ｔを回避することができない。
【００８９】
一方、逆順シリアライザを使用した場合、５Ｔが発生する組み合わせはないので、画像データの末端とＥＮＤコードとの間で５Ｔが発生する確率は、０（％）ということになる。このため、逆順シリアライザを使用することで、画像データの末端とＥＮＤコードとの間で５Ｔの発生を確実に回避することができる。これにより、８Ｂ１０Ｂ変換した画像データをシリアル転送する場合に信号の状態をより安定させることができる。
【００９０】
すなわち、本実施形態においては、ＥＮＤコードを第２コード群に設定し、さらに逆順シリアライザを用いることによって、デシリアライザにおけるＥＮＤコードの検出精度を向上させ、高品質な高速シリアルデータ転送を実現することができる。
【００９１】
以上、ＶＣＳＥＬ書込み制御システムを実施形態により説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。例えば、露光部にＶＣＳＥＬを使用したがこれに限定されず、ＬＤでもよい。ラインヘッドであればＬＥＤヘッド、有機ＥＬヘッド、ＬＤアレイヘッド等を用いてもよい。
【００９２】
また、上記の高速シリアル転送は、画像データの転送に使用する場合に限定されない。上記の高速シリアル転送は、画像データ以外のデータを転送する場合にも適用してもよい。
【００９３】
次に、前述した処理を行うためのプログラムやデータを記憶した記憶媒体の実施の形態を説明する。記憶媒体としては、具体的には、ＣＤ−ＲＯＭ、光磁気ディスク、ＤＶＤＲＯＭ、ＦＤ、フラッシュメモリ、メモリカードや、メモリスティック、及びその他各種ＲＯＭやＲＡＭ等が挙げられる。これら記憶媒体に記憶したプログラムをコンピュータに実行させることで、本実施形態における処理を実現させることができる。また、前述した通信制御方法の処理やシリアル通信装置の機能を実現するためのプログラムを、記憶媒体に記憶したりネットワークを介して配信したりして流通させることにより、当該機能の実現を容易にすることができる。
【００９４】
なお、本実施形態において、８Ｂ／１０Ｂ変換部１０９は、変換部の一例である。ＳＥＲ機能部１１０は、送信部の一例である。また、画像データは、対象コードの一例である。ＳＴＰコードは、開始コードの一例であり、ＥＮＤコードは、終端コードの一例である。
【符号の説明】
【００９５】
１        ＶＣＳＥＬ書込み制御システム
１０      ＣＴＬ
２０      ページメモリ
３０      画像展開部
４０      ＣＰＵ
５０      外部メモリ
６０ａ    ＶＣＳＥＬ（Ｂｋ）
６０ｂ    ＶＣＳＥＬ（Ｍａ）
６０ｃ    ＶＣＳＥＬ（Ｃｙ）
６０ｄ    ＶＣＳＥＬ（Ｙｅ）
１００    プロッタ制御部
１０１    ビデオ入力部
１０２    パラメータ制御部
１０３    ノイズ除去部
１０４    ラインメモリ
１０５    画像処理部
１０６    画素カウント部
１０７    ラインメモリ群
１０８    スキュー補正部
１０９    ８Ｂ／１０Ｂ変換部
１１０    ＳＥＲ機能部
２００    ＰＣ
１１１,３０５,４０５  ＬＶＤＳドライバ
３０１,４０１  ビデオ入力部
３０２,４０２  パラメータ制御部
３０３,４０３  ＤＥＳ機能部
３０４ａ,３０４ｂ,４０４ａ,４０４ｂ  ドライバ
【先行技術文献】
【特許文献】
【００９６】
【特許文献１】特開２０１１−１９１８８号公報
【図１】
2017005630.tif 000003
【図２】
2017005630.tif 000004
【図３（Ａ）】
2017005630.tif 000005
【図３（Ｂ）】
2017005630.tif 000006
【図４】
2017005630.tif 000007
【図５】
2017005630.tif 000008
【図６】
2017005630.tif 000009
【図７】
2017005630.tif 000010
【図８（Ａ）】
2017005630.tif 000011
【図８（Ｂ）】
2017005630.tif 000012
【図９】
2017005630.tif 000013
【図１０】
2017005630.tif 000014