(57)【要約】      （修正有）【課題】スパッタや蒸着、めっき等の薄膜の形成方法によらずに、厚膜の電極や回路が形成された半導体デバイスを容易に製造することができ、金属箔と半導体基板との接合性に優れた半導体デバイスの製造方法を提供する。【解決手段】金属箔１と半導体基板２とを、表面活性化接合によって接合する接合工程を有する。【選択図】図１
2017157629.tif 000002
【特許請求の範囲】
【請求項１】
金属箔と半導体基板とを、表面活性化接合によって接合する接合工程を有する、ことを特徴とする半導体デバイスの製造方法。
【請求項２】
前記接合工程は、前記金属箔及び／又は前記半導体基板の接合面に、中性原子ビームを照射する照射工程を含む、請求項１に記載の製造方法。
【請求項３】
前記接合工程の前に、前記金属箔及び／又は前記半導体基板の接合面を研磨する研磨工程を有する、請求項１又は２に記載の半導体デバイスの製造方法。
【請求項４】
前記半導体基板は、Ｓｉ、ＳｉＣ、ＧａＮ、ＧａＡｓ及びＩｎＧａＰからなる群より選択される少なくとも１種を主成分とする、請求項１〜３のいずれかに記載の半導体デバイスの製造方法。
【請求項５】
前記金属箔は、Ａｌ、Ｔｉ、Ｎｉ、Ａｕ、Ｃｕ、Ｍｏ、Ｗ、Ｃｒ、Ｔｉ及びＡｌＳｉ合金から選択される少なくとも１種の金属からなる、請求項１〜４のいずれかに記載の半導体デバイスの製造方法。
【請求項６】
前記金属箔の厚みは、５〜２５０μｍである、請求項１〜５のいずれかに記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
従来、半導体デバイスとして、高耐圧が求められるパワー用ＭＯＳＦＥＴや、太陽電池、ＬＥＤ等の様々な種類の半導体デバイスが開発されている。これらの半導体デバイスは、半導体基板上に電極や回路が形成されて製造されている。
【０００３】
半導体デバイスの電極としては、例えばＴｉ／Ｎｉ／Ａｕ電極が知られており、Ｓｉ半導体基板に接合されるＴｉはオーミック接合を可能とし、Ｎｉは後工程においてはんだとの接合性を付与し、Ａｕは酸化防止膜として機能し、且つはんだとのぬれ性を付与する。
【０００４】
上述の半導体基板上の電極や回路は、一般的に蒸着やスパッタ等の薄膜の形成方法や（特許文献１参照）、電気めっき等のめっきによる薄膜の形成方法によって（非特許文献１参照）、半導体基板上に形成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−２２２９０７号公報
【非特許文献】
【０００６】
【非特許文献１】Yun-Seok Choi et al. ”Experimental Analysis of the Effect of metal Thickness on the Quality Factor in Integrated Spiral Inductors for RF Ics”, IEEE Electron Device Letters, vol. 25, No. 2, February 2004.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、近年では半導体デバイスの性能の向上が求められており、これに伴い電極や回路の抵抗を低くするために、電極や回路の厚膜化が求められている。上述のような蒸着、スパッタや、めっきによる薄膜の形成方法によって、厚膜（例えば、厚さ５μｍ以上）の電極や回路を形成する場合には、大掛かりな処理装置及び、膨大な処理時間を必要とし、且つ、大量の廃液を生じるという問題がある。
【０００８】
また、スパッタによって電極や回路の厚みを厚くすると、電極や回路の表面にいわゆるヒロックと呼ばれる凹凸が生じ易いという問題がある。
【０００９】
また、半導体デバイスの性能を向上させるために、電極や回路と、半導体基板との接合性が高いことが要求される。上述のような厚膜の電極や回路を形成した場合であっても、電極や回路を形成する金属箔と、半導体基板との接合性が低いと半導体デバイスに電流が十分に流れず、半導体デバイスの電気的特性を十分に発揮できないという問題がある。
【００１０】
本発明は、スパッタや蒸着、めっき等の薄膜の形成方法によらずに、厚膜の電極や回路が形成された半導体デバイスを容易に製造することができ、金属箔と半導体基板との接合性に優れた半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明者は、上記目的を達成すべく鋭意研究を重ねた結果、金属箔と半導体基板とを、表面活性化接合によって接合する接合工程を有する半導体デバイスの製造方法によれば、上記目的を達成できることを見出し、本発明を完成するに至った。
【００１２】
即ち、本発明は下記の半導体デバイスの製造方法に関する。
１．金属箔と半導体基板とを、表面活性化接合によって接合する接合工程を有する、ことを特徴とする半導体デバイスの製造方法。
２．前記接合工程は、前記金属箔及び／又は前記半導体基板の接合面に、中性原子ビームを照射する照射工程を含む、項１に記載の製造方法。
３．前記接合工程の前に、前記金属箔及び／又は前記半導体基板の接合面を研磨する研磨工程を有する、項１又は２に記載の半導体デバイスの製造方法。
４．前記半導体基板は、Ｓｉ、ＳｉＣ、ＧａＮ、ＧａＡｓ及びＩｎＧａＰからなる群より選択される少なくとも１種を主成分とすることを特徴とする、項１〜３のいずれかに記載の半導体デバイスの製造方法。
５．前記金属箔は、Ａｌ、Ｔｉ、Ｎｉ、Ａｕ、Ｃｕ、Ｍｏ、Ｗ、Ｃｒ、Ｔｉ及びＡｌＳｉ合金から選択される少なくとも１種の金属からなる、項１〜４のいずれかに記載の半導体デバイスの製造方法。
６．前記金属箔の厚みは、５〜２５０μｍである、項１〜５のいずれかに記載の半導体デバイスの製造方法。
【発明の効果】
【００１３】
本発明の半導体デバイスの製造方法は、金属箔と半導体基板とを、表面活性化接合によって容易に接合することができ、厚膜の電極や回路を形成する場合であっても、半導体デバイスを容易に製造することができ、且つ、金属箔と半導体基板との接合性に優れた半導体デバイスを製造することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の製造方法により製造された半導体デバイスの層構成の一例を示す模式図である。
【図２】実施例においてＩ−Ｖ測定を行った際に形成した電極の層構成を示す模式図である。
【図３】実施例１で製造した電極のＩ−Ｖ曲線を示す図である。
【図４】実施例２で製造した電極のＩ−Ｖ曲線を示す図である。
【図５】実施例３で製造した電極のＩ−Ｖ曲線を示す図である。
【図６】実施例４で製造した電極のＩ−Ｖ曲線を示す図である。
【発明を実施するための形態】
【００１５】
本発明の半導体デバイスの製造方法は、金属箔と半導体基板とを、表面活性化接合によって接合する接合工程を有する製造方法である。本発明の半導体デバイスの製造方法は、上記構成を有することにより、金属箔と半導体基板とを、表面活性化接合によって接合することができるので、厚膜の金属箔を用いることで、厚膜の電極や回路を容易に製造することができる。従来のように蒸着、スパッタや、めっきにより、例えば、厚さ５μｍ以上の厚膜の電極や回路を形成する場合には、大掛かりな処理装置を必要とし、かつ膨大な処理時間と大量の廃液を生じる。これに対し、本発明の製造方法によれば、表面活性化接合により金属箔及び／又は半導体基板の表面を活性化して接触させることにより、金属箔と半導体基板とを接合することができるので、厚膜の電極や回路を容易に製造することができる。
【００１６】
また、本発明の製造方法によれば、スパッタによって電極や回路の厚みを厚くする方法と異なり、電極や回路の表面にいわゆるヒロックと呼ばれる凹凸が生じ難い。
【００１７】
また、本発明の製造方法によれば、半導体デバイスへの負荷が少ない２００℃以下の低温、真空下で表面活性化接合を行うことにより、短時間で容易に厚膜の金属電極、又は回路を形成することができる。
【００１８】
更に、本発明の製造法方法によれば、金属箔と半導体基板とを表面活性化接合によって接合するので、得られる半導体デバイスが、金属箔と半導体基板との接合性に優れており、半導体デバイスに電流が十分に流れ、半導体デバイスの電気的特性を十分に発揮することができる。
【００１９】
以下、本発明の半導体デバイスの製造方法について詳細に説明する。
【００２０】
本発明の半導体デバイスの製造方法は、金属箔と半導体基板とを、表面活性化接合によって接合する接合工程を有する製造方法である。
【００２１】
［接合工程］
本発明の製造方法における上記接合工程は、金属箔と半導体基板とを、表面活性化接合によって接合する工程である。
【００２２】
（金属箔）
金属箔としては、半導体デバイスに用いられる公知の金属からなる金属箔を用いることができ、例えば、Ａｌ、Ｔｉ、Ｎｉ、Ａｕ、Ｃｕ、Ｍｏ、Ｗ、Ｃｒ、Ｔｉ、Ｓｉ等の金属からなる金属箔を用いることができる。
【００２３】
金属箔としては、また、上記金属のうち２種以上の金属の合金箔を用いてもよい。このような合金箔に用いられる合金としては、ＡｌＳｉ合金、ＡｌＭｇ合金、ＡｌＭｎ合金、ＡｌＣｕ合金が挙げられる。
【００２４】
本発明で用いられる金属箔は、２層以上の金属箔を表面活性化接合、スパッタ、蒸着等の接合方法により接合されて積層された積層箔を用いてもよい。
【００２５】
金属箔の半導体基板と接合される面は、ＣＭＰ等の研磨方法により平滑化されていることが好ましい。表面が平滑化された金属箔を用いることにより、金属箔と半導体基板との接合性をより向上させることができる。
【００２６】
金属箔の半導体基板と接合される面の算術平均粗さＲａは、１００ｎｍ以下が好ましく、５０ｎｍ以下がより好ましく、１０ｎｍ以下が更に好ましい。Ｒａを上記範囲とすることにより、金属箔と半導体基板との接合性をより向上させることができる。なお、本明細書において、算術平均粗さＲａは、ＪＩＳ  Ｂ０６０１：２００１に準拠して測定される値である。
【００２７】
金属箔の厚みは５〜２５０μｍが好ましく、２０〜１００μｍがより好ましい。金属箔の厚みを上記範囲とすることにより、半導体デバイスの電極や回路の抵抗をより低くすることができ、半導体デバイスの性能をより向上させることができる。
【００２８】
（半導体基板）
半導体基板としては、半導体デバイスに用いられる公知の元素又は化合物を主成分とする半導体基板を用いることができる。このような元素又は化合物としては、例えば、Ｓｉ、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＩｎＧａＰ等が挙げられる。
【００２９】
なお、本明細書において「主成分とする」とは、半導体基板を形成するベースとなることを意味しており、主成分となる元素又は化合物は、Ｂ、Ａｓ、Ｐ等の不純物元素がドープされてキャリアを生成し、半導体となる元素又は化合物である。
【００３０】
上記元素又は化合物は、単独で又は２種以上を混合して用いることができる。
【００３１】
半導体基板の金属箔と接合される面は、ＣＭＰ等の研磨方法により平滑化されていることが好ましい。表面が平滑化された半導体基板を用いることにより、金属箔と半導体基板との接合性をより向上させることができる。
【００３２】
半導体基板の金属箔と接合される面の算術平均粗さＲａは、１０ｎｍ以下が好ましく、１ｎｍ以下がより好ましい。Ｒａを上記範囲とすることにより、金属箔と半導体基板との接合性をより向上させることができる。
【００３３】
（表面活性化接合）
表面活性化接合は、金属箔及び半導体基板の両方、又はいずれか一方の接合面の表面を表面活性化処理し、金属箔の接合面と半導体基板の接合面とを接触させることにより接合させる接合方法である。金属箔と半導体基板との接合性をより向上させて、半導体デバイスの電気的特性を十分に発揮できる点で、金属箔及び半導体基板の両方の接合面の表面を表面活性化処理することが好ましい。
【００３４】
表面活性化処理は、金属箔及び／又は半導体基板の接合面の表面にスパッタエッチング等のドライエッチングを施して、接合面の酸化皮膜を含む表面を除去する処理である。スパッタエッチングとしては、接合面の表面に不活性ガスの中性原子ビーム、プラズマ等を照射するエッチングが挙げられ、中でも、接合面の表面や表面活性化処理を行う設備に、削りカスが付着し難い点で、中性原子ビームを照射するスパッタエッチングが好ましい。すなわち、上記接合工程は、金属箔及び／又は半導体基板の接合面に、中性原子ビームを照射する照射工程を含むことが好ましい。
【００３５】
上記不活性ガスとしては、アルゴン、ネオン、キセノン、クリプトンが挙げられ、アルゴンを用いることが好ましい。上記不活性ガスは、単独又は２種以上を混合して用いることができる。
【００３６】
照射工程での不活性ガスの中性原子ビーム等の照射時間は、６０〜６００秒が好ましい。照射時間を上記範囲とすることにより、金属箔及び／又は半導体基板の接合面のＲａの過剰な増加を抑制することができ、金属箔と半導体基板との接合性をより向上させることができる。
【００３７】
表面活性化処理でのスパッタエッチングの加速電圧は、１〜２ｋＶが好ましい。加速電圧を上記範囲とすることにより、金属箔及び／又は半導体基板を損傷させずに、これらの表面を活性化することができる。
【００３８】
表面活性化処理での温度条件は特に限定されず、金属箔と半導体基板とを加熱せず常温で行えばよい。表面活性化処理により、金属箔及び半導体基板の温度が上昇するので、金属箔及び半導体基板の温度は常温（２５℃）〜２００℃が好ましい。
【００３９】
本発明の製造方法における上記接合工程は、上記照射工程の後に、金属箔の接合面と半導体基板の接合面とを接触させて積層体を形成し、当該積層体の両側から押圧する押圧工程を有することが好ましい。上記照射工程の後に押圧工程を行うことにより、金属箔と半導体基板との接合性をより向上させることができる。
【００４０】
押圧方法としては特に限定されず、従来公知の方法により押圧することができる。このような押圧方法としては、例えば、積層体を両側から平板で挟持し、当該平板により積層体の両側から圧力をかけて押圧する方法が挙げられる。
【００４１】
押圧の圧力は、０．０１〜１００ＭＰａが好ましく、０．１〜３０ＭＰａがより好ましい。圧力を上記範囲とすることにより、半導体を損傷することなく金属箔と半導体基板との接合性をより向上させることができ、得られる半導体デバイスの金属箔と半導体基板との接合性がより優れる。
【００４２】
押圧工程での温度条件は特に限定されず、金属箔と半導体基板とを加熱せず常温で押圧工程を行えばよい。押圧工程を上記積層体の両側から押圧する方法で行う場合は、押圧工程により金属箔及び半導体基板の温度が上昇する。押圧工程における金属箔の温度は室温〜２００℃が好ましい。
【００４３】
押圧工程は、真空中で行うことが好ましい。真空中で押圧工程を行うことにより、金属箔と半導体基板とを均一に接合することができるので接合性をより向上させることができ、且つ、表面活性化処理を施した金属箔及び／又は半導体基板の表面に酸素が再吸着することによる接合性の低下を抑制することができる。押圧工程は、１×１０−５Ｐａ以下の条件下で行うことが好ましい。
【００４４】
押圧工程は、また、不活性ガス中で行ってもよい。不活性ガス中で押圧工程を行うことにより、表面活性化処理を施した金属箔及び／又は半導体基板の表面に酸素が再吸着することによる接合性の低下を抑制することができる。上記不活性ガスとしては、アルゴン、ネオン、キセノン、クリプトンが挙げられ、アルゴンを用いることが好ましい。上記不活性ガスは、単独又は２種以上を混合して用いることができる。
【００４５】
本発明の製造方法では、上記接合工程により得られた半導体デバイスに、上記不活性ガス等の雰囲気中で熱処理を行ってもよい。熱処理を行うことにより、金属箔と半導体基板との接合性をより向上させることができる。
【００４６】
以上説明した接合工程により、金属箔と半導体基板とが接合される。
【００４７】
［研磨工程］
本発明の製造方法は、上記接合工程の前に、金属箔及び／又は半導体基板の接合面を研磨する研磨工程を有していてもよい。研磨工程を有することにより、金属箔及び／又は半導体基板の接合面が平滑となり、金属箔と半導体基板とを均一に接合することができるので接合性をより向上させることができる。
【００４８】
金属箔及び／又は半導体基板の接合面を研磨する研磨方法としては特に限定されず、従来公知の研磨方法により研磨することができる。このような研磨方法としては、例えば、ＣＭＰ、機械研磨等が挙げられ、中でも、金属箔及び／又は半導体基板の接合面をより平滑化することができる点で、ＣＭＰが好ましい。
【００４９】
研磨工程後の金属箔及び／又は半導体基板の接合面の算術平均粗さＲａは、１０ｎｍ以下が好ましく、１ｎｍ以下がより好ましい。研磨工程によりＲａを上記範囲とすることにより、金属箔と半導体基板との接合性をより向上させることができる。
【００５０】
［回路パターン形成工程］
本発明の製造方法は、得られた半導体デバイスの金属箔を回路パターン状に形成する回路パターン形成工程を有していてもよい。金属箔を回路パターン状に形成する方法としては特に限定されず、従来公知の方法により金属箔を回路パターン状に形成すればよい。このような方法としては、例えば、ウェットエッチング、ドライエッチング等が挙げられる。
【実施例】
【００５１】
以下に実施例を示して本発明を具体的に説明する。但し、本発明は実施例に限定されない。
【００５２】
（実施例１）
半導体基板として、ホウ素原子のドーピング濃度が２．６×１０１９ｃｍ−３であり、大きさが２ｃｍ×２ｃｍであり、厚みが５２５μｍのｐ型シリコン基板を用意した。この半導体基板の接合面をＣＭＰにより平滑化した。平滑化された接合面のＪＩＳ  Ｂ０６０１：２００１に準拠して測定された算術平均粗さＲａは１０ｎｍ未満であった。また、金属箔として、厚み４０μｍの純度９９．０％以上のアルミニウム箔を用意した。
【００５３】
用意した半導体基板及び金属箔を、それぞれ接合装置（（株）ムサシノエンジニアリング製）のチャンバー内に設置した。チャンバーの真空が１×１０−５Ｐａ以下に達した後、半導体基板及び金属箔のそれぞれの接合面に加速電圧２．０ｋＶの条件でＡｒ中性原子ビームを１８０秒間照射して、表面活性化処理を行った。表面活性化処理の際の金属箔及び半導体基盤の温度は、２５℃であった。
【００５４】
中性原子ビームを照射した後、室温（２５℃）で、バッチ式のプレス機により平板で１０ＭＰａの圧力で６０秒間押圧して、半導体基板と金属箔とを接合し、半導体デバイスを製造した。押圧の際の金属箔及び半導体基板の温度は、２５℃であった。
【００５５】
（実施例２）
半導体基板のホウ素原子のドーピング濃度を２．４×１０１９ｃｍ−３とした以外は実施例１と同様にして、半導体デバイスを製造した。
【００５６】
（実施例３）
半導体基板として、ヒ素原子のドーピング濃度が２．６×１０１９ｃｍ−３であり、大きさが２ｃｍ×２ｃｍであり、厚みが５２５μｍのｎ型シリコン基板を用意した。この半導体基板の接合面をＣＭＰにより平滑化した。平滑化された接合面のＲａは１０ｎｍ未満であった。それ以外は実施例１と同様にして、半導体デバイスを製造した。
【００５７】
（実施例４）
半導体基板として、リン原子のドーピング濃度が８．５×１０１５ｃｍ−３であり、大きさが２ｃｍ×２ｃｍであり、厚みが５２５μｍのｎ型シリコン基板を用意した。この半導体基板の接合面をＣＭＰにより平滑化した。平滑化された接合面のＲａは１０ｎｍ未満であった。それ以外は実施例１と同様にして、半導体デバイスを製造した。
【００５８】
＜評価＞
各実施例の積層体について、以下の評価を行った。
【００５９】
ヒロック（凹凸の発生）
各実施例で製造された半導体デバイスについて目視でヒロック（凹凸）を観察した。いずれの実施例においても、ヒロックは発生していなかった。
【００６０】
ＩＶ測定（接合性）
各実施例で製造された半導体デバイスの半導体基板の金属箔が接合された面とは反対側の面に、蒸着により半導体デバイス側から順にＡｌ／Ｎｉ／Ａｕの層構成の電極を形成し、図２に示すＩＶ測定を行うための試料を調製した。
次いで、半導体デバイスと金属箔との接合性を、金属箔と電極との間のＩ−Ｖ曲線を測定することにより確認した。
【００６１】
結果を図３〜６に示す。
【００６２】
図３〜６の結果から、金属箔と電極との間に電流が流れていることが確認でき、金属箔と半導体デバイスとが良好に接合できていることが分かった。
【符号の説明】
【００６３】
１…金属箔、２…半導体基板、３…Ａｌ／Ｎｉ／Ａｕ電極、３１…Ａｌ層、３２…Ｎｉ層、３３…Ａｕ層
【図１】
2017157629.tif 000003
【図２】
2017157629.tif 000004
【図３】
2017157629.tif 000005
【図４】
2017157629.tif 000006
【図５】
2017157629.tif 000007
【図６】
2017157629.tif 000008