(57)【要約】【課題】複数のコンデンサの静電容量のばらつきを低減させ、かつ寄生インダクタンスの小さな複合コンデンサを提供する。【解決手段】第１〜第５の内部電極が、誘電体層を介してこの順序で積層されている。この積層体の４つの側面にそれぞれ４つの外部電極が形成されている。第１及び第５の内部電極が、１つの外部電極に接続されており、第２〜第４の内部電極が、それぞれ残りの３つの外部電極に接続されている。第１及び第５の内部電極が接続された外部電極と、第３の内部電極が接続された外部電極とは、それぞれ、積層体の相互に反対方向を向く２つの側面に形成されている。第２の内部電極が接続された外部電極と、第４の内部電極が接続された外部電極とは、それぞれ、他の２つの側面に形成されている。第１及び第２の内部電極、第２及び第３の内部電極、第３及び第４の内部電極、第４及び第５の内部電極によって形成される第１〜第４のコンデンサの静電容量が同一である。【選択図】図２
2017157797.tif 000002
【特許請求の範囲】
【請求項１】
第１の内部電極、第２の内部電極、第３の内部電極、第４の内部電極、及び第５の内部電極が、誘電体層を介してこの順序で高さ方向に積層された構造を持つ直方体状の積層体と、
前記積層体の４つの側面にそれぞれ形成された４つの外部電極と
を有し、
前記第１の内部電極及び前記第５の内部電極が、１つの前記外部電極に接続されており、前記第２の内部電極、前記第３の内部電極、及び前記第４の内部電極が、それぞれ残りの３つの前記外部電極に接続されており、
前記第１の内部電極及び前記第５の内部電極が接続された前記外部電極と、前記第３の内部電極が接続された前記外部電極とは、それぞれ、前記積層体の相互に反対方向を向く２つの側面に形成されており、
前記第２の内部電極が接続された前記外部電極と、前記第４の内部電極が接続された前記外部電極とは、それぞれ、他の２つの側面に形成されており、
前記第１の内部電極と前記第２の内部電極とによって第１のコンデンサが形成され、前記第２の内部電極と前記第３の内部電極とによって第２のコンデンサが形成され、前記第３の内部電極と前記第４の内部電極とによって第３のコンデンサが形成され、前記第４の内部電極と前記第５の内部電極とによって第４のコンデンサが形成され、前記第１のコンデンサ、前記第２のコンデンサ、前記第３のコンデンサ、及び前記第４のコンデンサの静電容量が同一である複合コンデンサ。
【請求項２】
相互に反対の方向を向く２つの側面に形成された２つの前記外部電極のうち一方に電源電圧が印加され、他方にグランド電位が与えられ、
他の２つの前記外部電極が、それぞれコモンモードノイズが重畳されたディファレンシャルモード信号が出力される一対の出力ノードに接続される請求項１に記載の複合コンデンサ。
【請求項３】
前記積層体は、長さ方向の寸法が幅方向の寸法より大きい外形を有し、４つの前記外部電極のうち一対の前記外部電極は、前記積層体の長さ方向の両端の側面に配置され、他の一対の前記外部電極は、前記積層体の幅方向を向く側面のうち、長さ方向の中央に配置されている請求項１または２に記載の複合コンデンサ。
【請求項４】
第１の内部電極、第２の内部電極、第３の内部電極、第４の内部電極、及び第５の内部電極を含み、前記第１の内部電極が前記第５の内部電極の第１の面に、誘電体層を介して対向して第１のコンデンサが形成され、前記第２の内部電極が前記第５の内部電極の、前記第１の面とは反対側の第２の面に、誘電体層を介して対向して第２のコンデンサが形成され、前記第３の内部電極が前記第５の内部電極の前記第１の面に、誘電体層を介して対向して第３のコンデンサが形成され、前記第４の内部電極が前記第５の内部電極の前記第２の面に、誘電体層を介して対向して第４のコンデンサが形成されている直方体状の積層体と、
前記積層体の側面のうち、相互に反対の方向を向く一対の第１の側面にそれぞれ形成された一対の第１の外部電極と、
前記第１の側面にそれぞれ形成された一対の第２の外部電極と、
前記第１の側面にそれぞれ形成された一対の第３の外部電極と、
前記第１の側面にそれぞれ形成された一対の第４の外部電極と、
前記積層体の側面のうち、前記第１の側面とは異なる一対の第２の側面にそれぞれ形成された一対の第５の外部電極と
を有し、
前記第１の外部電極、前記第２の外部電極、前記第３の外部電極、及び前記第４の外部電極は、一方の前記第２の側面から他方の前記第２の側面に向かう方向に関して、相互に異なる位置に配置されており、
前記第１の内部電極は、一対の前記第１の外部電極に接続されており、
前記第２の内部電極は、一対の前記第２の外部電極に接続されており、
前記第３の内部電極は、一対の前記第３の外部電極に接続されており、
前記第４の内部電極は、一対の前記第４の外部電極に接続されており、
前記第５の内部電極は、一対の前記第５の外部電極に接続されており、
前記第１のコンデンサ、前記第２のコンデンサ、前記第３のコンデンサ、及び前記第４のコンデンサは、同一の静電容量を有する複合コンデンサ。
【請求項５】
前記第５の外部電極にグランド電位が与えられ、
一方の前記第１の外部電極及び一方の前記第２の外部電極が、それぞれコモンモードノイズが重畳された第１のディファレンシャルモード信号が出力される一対の出力ノードに接続され、
他方の前記第１の外部電極及び他方の前記第２の外部電極が、前記第１のディファレンシャルモード信号で駆動される負荷に接続され、
一方の前記第３の外部電極及び一方の前記第４の外部電極が、それぞれコモンモードノイズが重畳された第２のディファレンシャルモード信号が出力される他の一対の出力ノードに接続され、
他方の前記第３の外部電極及び他方の前記第４の外部電極が、それぞれ前記第２のディファレンシャルモード信号で駆動される負荷に接続される請求項４に記載の複合コンデンサ。
【請求項６】
平面視において、前記第１の内部電極は前記第２の内部電極と重なっており、前記第３の内部電極は前記第４の内部電極と重なっている請求項４または５に記載の複合コンデンサ。
【請求項７】
フルブリッジ型Ｄ級アンプの一対のスイッチング回路の第１の出力ノード及び第２の出力ノードにそれぞれ接続される第１のインダクタ及び第２のインダクタと、
複合コンデンサと
を有するローパスフィルタであって、
前記複合コンデンサは、
第１の内部電極、第２の内部電極、第３の内部電極、第４の内部電極、及び第５の内部電極が、誘電体層を介してこの順序で高さ方向に積層された構造を持つ直方体状の積層体と、
前記積層体の４つの側面にそれぞれ形成された４つの外部電極と
を有し、
前記第１の内部電極及び前記第５の内部電極が、１つの前記外部電極に接続されており、前記第２の内部電極、前記第３の内部電極、及び前記第４の内部電極が、それぞれ残りの３つの前記外部電極に接続されており、
前記第１の内部電極及び前記第５の内部電極が接続された前記外部電極と、前記第３の内部電極が接続された前記外部電極とは、それぞれ、前記積層体の相互に反対方向を向く２つの側面に形成されており、
前記第２の内部電極が接続された前記外部電極と、前記第４の内部電極が接続された前記外部電極とは、それぞれ、他の２つの側面に形成されており、
前記第１の内部電極と前記第２の内部電極とによって第１のコンデンサが形成され、前記第２の内部電極と前記第３の内部電極とによって第２のコンデンサが形成され、前記第３の内部電極と前記第４の内部電極とによって第３のコンデンサが形成され、前記第４の内部電極と前記第５の内部電極とによって第４のコンデンサが形成され、前記第１のコンデンサ、前記第２のコンデンサ、前記第３のコンデンサ、及び前記第４のコンデンサの静電容量が同一であり、
前記複合コンデンサの、相互に反対の方向を向く側面に形成された２つの前記外部電極のうち一方に電源電圧が印加され、他方にグランド電位が与えられ、
前記複合コンデンサの他の１つの前記外部電極は前記第１のインダクタを介して前記第１の出力ノードに接続され、
前記複合コンデンサの、残りの１つの前記外部電極は、前記第２のインダクタを介して前記第２の出力ノードに接続されるローパスフィルタ。
【請求項８】
第１のチャンネル用のフルブリッジ型Ｄ級アンプの一対のスイッチング回路の第１の出力ノード及び第２の出力ノードにそれぞれ接続される第１のインダクタ及び第２のインダクタと、
第２のチャンネル用のフルブリッジ型Ｄ級アンプの一対のスイッチング回路の第３の出力ノード及び第４の出力ノードにそれぞれ接続される第３のインダクタ及び第４のインダクタと、
複合コンデンサと
を有するローパスフィルタであって、
前記複合コンデンサは、
第１の内部電極、第２の内部電極、第３の内部電極、第４の内部電極、及び第５の内部電極を含み、前記第１の内部電極が前記第５の内部電極の第１の面に、誘電体層を介して対向して第１のコンデンサが形成され、前記第２の内部電極が前記第５の内部電極の、前記第１の面とは反対側の第２の面に、誘電体層を介して対向して第２のコンデンサが形成され、前記第３の内部電極が前記第５の内部電極の前記第１の面に、誘電体層を介して対向して第３のコンデンサが形成され、前記第４の内部電極が前記第５の内部電極の前記第２の面に、誘電体層を介して対向して第４のコンデンサが形成されている直方体状の積層体と、
前記積層体の側面のうち、相互に反対の方向を向く一対の第１の側面にそれぞれ形成された一対の第１の外部電極と、
前記第１の側面にそれぞれ形成された一対の第２の外部電極と、
前記第１の側面にそれぞれ形成された一対の第３の外部電極と、
前記第１の側面にそれぞれ形成された一対の第４の外部電極と、
前記積層体の側面のうち、前記第１の側面とは異なる一対の第２の側面にそれぞれ形成された一対の第５の外部電極と
を有し、
前記第１の外部電極、前記第２の外部電極、前記第３の外部電極、及び前記第４の外部電極は、一方の前記第２の側面から他方の前記第２の側面に向かう方向に関して、相互に異なる位置に配置されており、
前記第１の内部電極は、一対の前記第１の外部電極に接続されており、
前記第２の内部電極は、一対の前記第２の外部電極に接続されており、
前記第３の内部電極は、一対の前記第３の外部電極に接続されており、
前記第４の内部電極は、一対の前記第４の外部電極に接続されており、
前記第５の内部電極は、一対の前記第５の外部電極に接続されており、
前記第１のコンデンサ、前記第２のコンデンサ、前記第３のコンデンサ、及び前記第４のコンデンサは、同一の静電容量を有し、
前記第５の外部電極にグランド電位が与えられ、
一方の前記第１の外部電極が前記第１のインダクタを介して前記第１の出力ノードに接続され、
一方の前記第２の外部電極が前記第２のインダクタを介して前記第２の出力ノードに接続され、
一方の前記第３の外部電極が前記第３のインダクタを介して前記第３の出力ノードに接続され、
一方の前記第４の外部電極が前記第４のインダクタを介して前記第４の出力ノードに接続され、
他方の前記第１の外部電極と他方の前記第２の外部電極とが、前記第１のチャンネル用のＤ級アンプの第１の負荷に接続され、
他方の前記第３の外部電極と他方の前記第４の外部電極とが、前記第２のチャンネル用のＤ級アンプの第２の負荷に接続されるローパスフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１チップ内に複数のコンデンサを収容した複合コンデンサ、及び複合コンデンサを用いたローパスフィルタに関する。
【背景技術】
【０００２】
下記の特許文献１に、フルブリッジ型Ｄ級アンプの音質を改善することが可能なローパスフィルタが開示されている。スピーカの一対の端子に、それぞれローパスフィルタが接続される。ローパスフィルタの各々は、１つのインダクタと２つのコンデンサを有する。２つのコンデンサの一方は、スピーカの端子と電源電圧パターンに接続され、他方は、スピーカの端子と直流電源のグランドパターンに接続される。スピーカの端子とグランドパターンとの間のみならず、スピーカの端子と電源電圧パターンとの間にもコンデンサを挿入することにより、音質を改善することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２４９９３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ローパスフィルタに用いられる各コンデンサにチップタイプのものを用いると、コンデンサの静電容量にばらつきが生じやすい。ローパスフィルタに用いられているコンデンサの静電容量にばらつきがあると、ディファレンシャルモードの音声信号の一部がコモンモード電流に変換される。このコモンモード電流は、放射ノイズの原因になる。
【０００５】
さらに、Ｄ級アンプのスイッチング周波数、及びその高調波の周波数域で、コンデンサの持つ寄生インダクタンス（ＥＳＬ）が無視できない大きさになる。コンデンサの寄生インダクタンスの影響により、十分なノイズ抑制効果が得られない場合がある。
【０００６】
本発明の目的は、複数のコンデンサの静電容量のばらつきを低減させ、かつ寄生インダクタンスの小さな複合コンデンサを提供することである。本発明の他の目的は、この複合コンデンサを用いたＤ級アンプ用のローパスフィルタを提供することである。
【課題を解決するための手段】
【０００７】
本発明の第１の観点による複合コンデンサは、
第１の内部電極、第２の内部電極、第３の内部電極、第４の内部電極、及び第５の内部電極が、誘電体層を介してこの順序で高さ方向に積層された構造を持つ直方体状の積層体と、
前記積層体の４つの側面にそれぞれ形成された４つの外部電極と
を有し、
前記第１の内部電極及び前記第５の内部電極が、１つの前記外部電極に接続されており、前記第２の内部電極、前記第３の内部電極、及び前記第４の内部電極が、それぞれ残りの３つの前記外部電極に接続されており、
前記第１の内部電極及び前記第５の内部電極が接続された前記外部電極と、前記第３の内部電極が接続された前記外部電極とは、それぞれ、前記積層体の相互に反対方向を向く２つの側面に形成されており、
前記第２の内部電極が接続された前記外部電極と、前記第４の内部電極が接続された前記外部電極とは、それぞれ、他の２つの側面に形成されており、
前記第１の内部電極と前記第２の内部電極とによって第１のコンデンサが形成され、前記第２の内部電極と前記第３の内部電極とによって第２のコンデンサが形成され、前記第３の内部電極と前記第４の内部電極とによって第３のコンデンサが形成され、前記第４の内部電極と前記第５の内部電極とによって第４のコンデンサが形成され、前記第１のコンデンサ、前記第２のコンデンサ、前記第３のコンデンサ、及び前記第４のコンデンサの静電容量が同一である。
【０００８】
第１のコンデンサから第４のコンデンサまでの４つのコンデンサが１つのチップに収められているため、４つのコンデンサにディスクリート素子を用いる場合に比べて、静電容量のばらつきを低減することができる。
【０００９】
さらに、相互に反対方向を向く２つの側面に形成された一対の外部端子から、それぞれコモンモードノイズ電流が内部電極に流入し、他の２つの外部端子から流出する回路構成を採用することができる。この場合、一方の外部電極から流入して内部電極を流れるコモンモードノイズ電流と、他方の外部電極から流入して内部電極を流れるコモンモードノイズ電流とは、相互に反対方向に流れる成分を含む。相互に反対方向に流れる成分により発生する磁界は、相互に弱め合う。その結果、寄生インダクタンスが低減される。
【００１０】
本発明の第２の観点による複合コンデンサにおいては、第１の観点による複合コンデンサの構成に加えて、
相互に反対の方向を向く２つの側面に形成された２つの前記外部電極のうち一方に電源電圧が印加され、他方にグランド電位が与えられ、
他の２つの前記外部電極が、それぞれコモンモードノイズが重畳されたディファレンシャルモード信号が出力される一対の出力ノードに接続される。
【００１１】
一対の出力ノードから複合コンデンサの内部電極に流入したコモンモードノイズ電流が、電源電圧及びグランド電位に流出する。
【００１２】
本発明の第３の観点による複合コンデンサにおいては、第１または第２の観点による複合コンデンサの構成に加えて、
前記積層体が、長さ方向の寸法が幅方向の寸法より大きい外形を有し、４つの前記外部電極のうち一対の前記外部電極が、前記積層体の長さ方向の両端の側面に配置され、他の一対の前記外部電極が、前記積層体の幅方向を向く側面のうち、長さ方向の中央に配置されている。
【００１３】
両端の側面に配置された外部電極から内部電極に流入したコモンモードノイズ電流が、幅方向を向く側面に配置された外部電極から流出する。幅方向を向く側面に配置された外部電極が長さ方向のほぼ中央に配置されているため、一対の外部電極から流入したコモンモードノイズ電流の長さ方向の経路長がほぼ等しくなる。このため、長さ方向に流れるコモンモードノイズ電流によって発生する磁界がほぼ打ち消し合う。その結果、寄生インダクタンスの低減効果が高まる。
【００１４】
本発明の第４の観点による複合コンデンサは、
第１の内部電極、第２の内部電極、第３の内部電極、第４の内部電極、及び第５の内部電極を含み、前記第１の内部電極が前記第５の内部電極の第１の面に、誘電体層を介して対向して第１のコンデンサが形成され、前記第２の内部電極が前記第５の内部電極の、前記第１の面とは反対側の第２の面に、誘電体層を介して対向して第２のコンデンサが形成され、前記第３の内部電極が前記第５の内部電極の前記第１の面に、誘電体層を介して対向して第３のコンデンサが形成され、前記第４の内部電極が前記第５の内部電極の前記第２の面に、誘電体層を介して対向して第４のコンデンサが形成されている直方体状の積層体と、
前記積層体の側面のうち、相互に反対の方向を向く一対の第１の側面にそれぞれ形成された一対の第１の外部電極と、
前記第１の側面にそれぞれ形成された一対の第２の外部電極と、
前記第１の側面にそれぞれ形成された一対の第３の外部電極と、
前記第１の側面にそれぞれ形成された一対の第４の外部電極と、
前記積層体の側面のうち、前記第１の側面とは異なる一対の第２の側面にそれぞれ形成された一対の第５の外部電極と
を有し、
前記第１の外部電極、前記第２の外部電極、前記第３の外部電極、及び前記第４の外部電極は、一方の前記第２の側面から他方の前記第２の側面に向かう方向に関して、相互に異なる位置に配置されており、
前記第１の内部電極は、一対の前記第１の外部電極に接続されており、
前記第２の内部電極は、一対の前記第２の外部電極に接続されており、
前記第３の内部電極は、一対の前記第３の外部電極に接続されており、
前記第４の内部電極は、一対の前記第４の外部電極に接続されており、
前記第５の内部電極は、一対の前記第５の外部電極に接続されており、
前記第１のコンデンサ、前記第２のコンデンサ、前記第３のコンデンサ、及び前記第４のコンデンサは、同一の静電容量を有する。
【００１５】
第１のコンデンサから第４のコンデンサまでの４つのコンデンサが１つのチップに収められているため、４つのコンデンサにディスクリート素子を用いる場合に比べて、静電容量のばらつきを低減することができる。
【００１６】
第１の外部電極及び第２の外部電極から内部電極に流入したコモンモードノイズ電流が、及び第３の外部電極及び第４の外部電極から内部電極に流入したコモンモードノイズ電流が、第５の外部電極に向かう回路構成を採用することができる。この場合、第１の外部電極から流入して内部電極を流れるコモンモードノイズ電流と、第２の外部電極から流入して内部電極を流れるコモンモードノイズ電流とは、相互に反対方向に流れる成分を含む。相互に反対方向に流れる成分により発生する磁界は、相互に弱め合う。その結果、寄生インダクタンスが低減される。第３の外部電極及び第４の外部電極から内部電極に流入したコモンモードノイズ電流に対しても、同様に寄生インダクタンスが低減される。
【００１７】
本発明の第５の観点による複合コンデンサにおいては、第４の観点による複合コンデンサの構成に加えて、
前記第５の外部電極にグランド電位が与えられ、
一方の前記第１の外部電極及び一方の前記第２の外部電極が、それぞれコモンモードノイズが重畳された第１のディファレンシャルモード信号が出力される一対の出力ノードに接続され、
他方の前記第１の外部電極及び他方の前記第２の外部電極が、前記ディファレンシャルモード信号で駆動される負荷に接続され、
一方の前記第３の外部電極及び一方の前記第４の外部電極が、それぞれコモンモードノイズが重畳された第２のディファレンシャルモード信号が出力される他の一対の出力ノードに接続され、
他方の前記第３の外部電極及び他方の前記第４の外部電極が、それぞれ前記第２のディファレンシャルモード信号で駆動される負荷に接続される。
【００１８】
第１のディファレンシャルモード信号が出力される一対の出力ノード、及び第２のディファレンシャルモード信号が出力される他の一対の出力ノードから複合コンデンサの内部電極に流入したコモンモードノイズ電流が、電源電圧及びグランド電位に流出する。
【００１９】
本発明の第６の観点による複合コンデンサにおいては、第４または第５の観点による複合コンデンサの構成に加えて、
平面視において、前記第１の内部電極が前記第２の内部電極と重なっており、前記第３の内部電極が前記第４の内部電極と重なっている。
【００２０】
第１の内部電極に流入するコモンモードノイズ電流と、第２の内部電極に流入するコモンモードノイズ電流とが、平面視において近接した領域を流れる。このため、相互に反対方向に流れる成分による磁界の打ち消し効果が高められる。
【００２１】
本発明の第７の観点によるローパスフィルタは、
フルブリッジ型Ｄ級アンプの一対のスイッチング回路の第１の出力ノード及び第２の出力ノードにそれぞれ接続される第１のインダクタ及び第２のインダクタと、
複合コンデンサと
を有し、
前記複合コンデンサは、第１の観点による複合コンデンサの構成と同一であり、
前記複合コンデンサの、相互に反対の方向を向く側面に形成された２つの前記外部電極のうち一方に電源電圧が印加され、他方にグランド電位が与えられ、
前記複合コンデンサの他の１つの前記外部電極は前記第１のインダクタを介して前記第１の出力ノードに接続され、
前記複合コンデンサの、残りの１つの前記外部電極は、前記第２のインダクタを介して前記第２の出力ノードに接続される。
【００２２】
第１の観点による複合コンデンサの場合と同様に、４つのコンデンサにディスクリート素子を用いる場合に比べて、静電容量のばらつきを低減することができる。さらに、寄生インダクタンスが低減される。
【００２３】
本発明の第８の観点によるローパスフィルタは、
第１のチャンネル用のフルブリッジ型Ｄ級アンプの一対のスイッチング回路の第１の出力ノード及び第２の出力ノードにそれぞれ接続される第１のインダクタ及び第２のインダクタと、
第２のチャンネル用のフルブリッジ型Ｄ級アンプの一対のスイッチング回路の第３の出力ノード及び第４の出力ノードにそれぞれ接続される第３のインダクタ及び第４のインダクタと、
複合コンデンサと
を有し、
前記複合コンデンサは、第４の観点による複合コンデンサの構成と同一であり、
前記第５の外部電極にグランド電位が与えられ、
一方の前記第１の外部電極が前記第１のインダクタを介して前記第１の出力ノードに接続され、
一方の前記第２の外部電極が前記第２のインダクタを介して前記第２の出力ノードに接続され、
一方の前記第３の外部電極が前記第３のインダクタを介して前記第３の出力ノードに接続され、
一方の前記第４の外部電極が前記第４のインダクタを介して前記第４の出力ノードに接続され、
他方の前記第１の外部電極と他方の前記第２の外部電極とが、前記第１のチャンネル用のＤ級アンプの第１の負荷に接続され、
他方の前記第３の外部電極と他方の前記第４の外部電極とが、前記第２のチャンネル用のＤ級アンプの第２の負荷に接続される。
【００２４】
第４の観点による複合コンデンサの場合と同様に、４つのコンデンサにディスクリート素子を用いる場合に比べて、静電容量のばらつきを低減することができる。さらに、寄生インダクタンスが低減される。
【発明の効果】
【００２５】
第１のコンデンサから第４のコンデンサまでの４つのコンデンサが１つのチップに収められているため、４つのコンデンサにディスクリート素子を用いる場合に比べて、静電容量のばらつきを低減することができる。
【００２６】
さらに、相互に反対方向を向く２つの側面に形成された一対の外部端子から、それぞれコモンモードノイズ電流が内部電極に流入し、他の２つの外部端子から流出する回路構成を採用することができる。この場合、一方の外部電極から流入して内部電極を流れるコモンモードノイズ電流と、他方の外部電極から流入して内部電極を流れるコモンモードノイズ電流とは、相互に反対方向に流れる成分を含む。相互に反対方向に流れる成分により発生する磁界は、相互に弱め合う。その結果、寄生インダクタンスが低減される。
【図面の簡単な説明】
【００２７】
【図１】図１は、実施例１によるフルブリッジ型Ｄ級アンプの等価回路図である。
【図２】図２Ａは、実施例１による複合コンデンサの斜視図であり、図２Ｂは、複合コンデンサの長さ方向に沿う縦断面図であり、第１の内部電極から第５の内部電極までの積層構造の模式的な斜視図である。
【図３】図３は、実施例１による複合コンデンサの模式的な平面図である。
【図４】図４Ａは、シミュレーション対象の複数のコンデンサの等価回路図であり、図４Ｂは、シミュレーション対象のコンデンサのコモンモード透過率のシミュレーション結果を示すグラフである。
【図５】図５は、実施例２による複合コンデンサが用いられるフルブリッジ型Ｄ級アンプの等価回路図である。
【図６】図６Ａは、実施例２による複合コンデンサの斜視図であり、図６Ｂは、実施例２による複合コンデンサの長さ方向の縦断面図であり、図６Ｃは、第１の内部電極から第５の内部電極までの積層構造の模式的な斜視図である。
【図７】図７は、実施例２による複合コンデンサの模式的な平面図である。
【図８】図８は、実施例３による複合コンデンサの模式的な平面図である。
【図９】図９Ａは、実施例４による複合コンデンサの斜視図であり、図９Ｂは、第１の内部電極から第５の内部電極までの積層構造の模式的な斜視図である。
【発明を実施するための形態】
【００２８】
図１から図４Ａ、図４Ｂまでの図面を参照して、実施例１による複合コンデンサについて説明する。
【００２９】
図１に、実施例１によるフルブリッジ型Ｄ級アンプの等価回路図を示す。パルス幅変調回路１０に音声信号Ｓａが入力される。パルス幅変調回路１０は、音声信号Ｓａのレベルに応じたパルス幅を持つ２つのパルス幅変調信号（ＰＷＭ信号）Ｓ１、Ｓ２を出力する。２つのＰＷＭ信号Ｓ１、Ｓ２は、互いに補完する形の波形を有する。
【００３０】
ＰＷＭ信号Ｓ１、Ｓ２は、それぞれ第１のゲートドライバ１１及び第２のゲートドライバ１２を介して、第１のスイッチング回路１３及び第２のスイッチング回路１４に入力される。第１のスイッチング回路１３及び第２のスイッチング回路１４の各々は、ｐチャネルＭＯＳＦＥＴとｎチャネルＭＯＳＦＥＴとの直列接続回路を含む。この直列接続回路の一端に電源電圧ＶＤＤが印加され、他端がグランドＧＮＤに接続される。第１のスイッチング回路１３は、ｐチャネルＭＯＳＦＥＴとｎチャネルＭＯＳＦＥＴとの相互接続点（第１の出力ノードＴ１）を電源電圧ＶＤＤとグランドＧＮＤとに交互に接続する電流ステアリングスイッチとして動作する。同様に、第２のスイッチング回路１４は、ｐチャネルＭＯＳＦＥＴとｎチャネルＭＯＳＦＥＴとの相互接続点（第２の出力ノードＴ２）を電源電圧ＶＤＤとグランドＧＮＤとに交互に接続する電流ステアリングスイッチとして動作する。
【００３１】
第１の出力ノードＴ１及び第２の出力ノードＴ２から、それぞれディファレンシャルモード信号が出力される。このディファレンシャルモード信号には、第１のスイッチング回路１３及び第２のスイッチング回路１４のスイッチングに起因するコモンモードノイズが重畳される。
【００３２】
第１の出力ノードＴ１が、信号線路１７を介して負荷１９の一方の端子に接続される。第２の出力ノードＴ２が、信号線路１８を介して負荷１９の他方の端子に接続される。負荷１９は、第１の出力ノードＴ１及び第２の出力ノードＴ２から出力されるディファレンシャルモード信号によって駆動される。負荷１９には、例えばスピーカが用いられる。
【００３３】
信号線路１７及び信号線路１８に、それぞれ第１のローパスフィルタ１５及び第２のローパスフィルタ１６が挿入されている。第１の出力ノードＴ１及び第２の出力ノードＴ２で発生したコモンモードノイズ電流Ｉｃｎが、それぞれ第１のローパスフィルタ１５及び第２のローパスフィルタ１６を経由して電源電圧ＶＤＤ及びグランドＧＮＤに流入する。信号線路１７、１８に流れるコモンモードノイズ電流が低減されるため、ノイズ抑制効果が得られる。
【００３４】
第１のローパスフィルタ１５は、信号線路１７に直列に挿入された第１のインダクタＬ１、信号線路１７と電源電圧ＶＤＤとの間に挿入された第１のコンデンサＣ１、及び信号線路１７とグランドＧＮＤとの間に挿入された第２のコンデンサＣ２を含む。第２のローパスフィルタ１６は、信号線路１８に直列に挿入された第２のインダクタＬ２、信号線路１８とグランドＧＮＤとの間に挿入された第３のコンデンサＣ３、及び信号線路１８と電源電圧ＶＤＤとの間に挿入された第４のコンデンサＣ４を含む。第１のコンデンサＣ１、第２のコンデンサＣ２、第３のコンデンサＣ３、及び第４のコンデンサＣ４には、複数のコンデンサが１チップ化された複合コンデンサ３０が用いられる。
【００３５】
図２Ａに、実施例１による複合コンデンサ３０の斜視図を示す。複合コンデンサ３０は、複数の内部電極と複数の誘電体層とが積層された構造を有する積層体３１と、積層体３１に形成された４つの外部電極とを含む。
【００３６】
積層体３１は、ほぼ直方体状の外形を有する。ここで、「直方体状」とは、幾何学的に厳密な直方体であることを意味しない。例えば、直方体の稜及び頂点が曲面または平面で面取りされていてもよいし、底面、上面、及び４つの側面は厳密な平面である必要はない。積層体３１の長さ方向の寸法が幅方向の寸法より大きい。
【００３７】
積層体３１の側面のうち、相互に反対方向を向く２つの側面に、それぞれ外部電極３２、３３が形成されており、他の２つの側面に、それぞれ外部電極３４、３５が形成されている。外部電極３２、３３が形成されている側面が幅方向を向き、外部電極３４、３５が形成されている側面が長さ方向を向く。外部電極３２、３３の各々は、積層体３１の長さ方向の中央に配置されており、底面及び上面の一部分まで延びている。外部電極３４、３５は、それぞれ長さ方向を向く側面の全域を覆うとともに、底面、上面、幅方向を向く側面の一部分まで延びている。
【００３８】
図２Ｂに、複合コンデンサ３０の長さ方向に沿う縦断面図を示す。平板状の第１の内部電極４１、第２の内部電極４２、第３の内部電極４３、第４の内部電極４４、及び第５の内部電極４５が、誘電体層４６を介してこの順序で高さ方向に積層されている。誘電体層４６には、例えばセラミックが用いられる。最も下の第１の内部電極４１の下面、及び最も上の第５の内部電極４５の上面も、誘電体層４６で覆われている。第２の内部電極４２が１つの外部電極３４に接続されている。第４の内部電極４４が、もう１つの外部電極３５に接続されている。
【００３９】
図２Ｃに、第１の内部電極４１から第５の内部電極４５まで積層構造の模式的な斜視図を示す。第１の内部電極４１から第５の内部電極４５までの各々は、ほぼ長方形状の平面形状を有する。長方形の１つの辺から外側に向かって接続部が突出している。第１の内部電極４１は接続部４１ａを介して外部電極３２に接続されている。第２の内部電極４２は接続部４２ａを介して外部電極３４に接続されている。第３の内部電極４３は接続部４３ａを介して外部電極３３に接続されている。第４の内部電極４４は接続部４４ａを介して外部電極３５に接続されている。第５の内部電極４５は接続部４５ａを介して外部電極３２に接続されている。
【００４０】
第１の内部電極４１と第２の内部電極４２とによって第１のコンデンサＣ１が形成される。第２の内部電極４２と第３の内部電極４３とによって第２のコンデンサＣ２が形成される。第３の内部電極４３と第４の内部電極４４とによって第３のコンデンサＣ３が形成される。第４の内部電極４４と第５の内部電極４５とによって第４のコンデンサＣ４が形成される。第１のコンデンサＣ１、第２のコンデンサＣ２、第３のコンデンサＣ３、及び第４のコンデンサＣ４の静電容量は同一である。
【００４１】
外部電極３４は、負荷１９（図１）の一方の端子に接続されるとともに、第１のインダクタＬ１を介して第１の出力ノードＴ１（図１）に接続される。外部電極３５は、負荷１９（図１）の他方の端子に接続されるとともに、第２のインダクタＬ２を介して第２の出力ノードＴ２（図１）に接続される。外部電極３２に、電源電圧ＶＤＤ（図１）が印加される。外部電極３３は、グランドＧＮＤ（図１）に接続される。
【００４２】
上記実施例の優れた効果について説明する前に、第１のコンデンサＣ１、第２のコンデンサＣ２、第３のコンデンサＣ３、及び第４のコンデンサＣ４として、一般的なディスクリート素子を用いた場合の課題について説明する。
【００４３】
第１のコンデンサＣ１から第４のコンデンサＣ４までの４つのコンデンサにディスクリート素子を用いると、各コンデンサの静電容量にばらつきが生じる。静電容量にばらつきがあると、いわゆるモード変換により、ディファレンシャルモード信号の電流の一部がコモンモードの電流に変換されてしまう。このため、コモンモードノイズが増加してしまう。さらに、ディスクリート素子の各々が持つ寄生インダクタンスの影響により、十分なノイズ抑制効果が得られない場合がある。
【００４４】
第１のコンデンサＣ１から第４のコンデンサＣ４までの４つのコンデンサとして、実施例１による複合コンデンサ３０を用いることにより、上記課題が解決される。以下、課題が解決される理由について説明する。
【００４５】
実施例１では、第１のコンデンサＣ１から第４のコンデンサＣ４までの４つのコンデンサが、１チップの複合コンデンサ３０（図２Ａ）に収められる。このため、４つのコンデンサの静電容量のばらつきを抑制することができる。その結果、ディファレンシャルモードからコモンモードへのモード変換によるコモンモードノイズの増加が抑制される。
【００４６】
さらに、以下に説明するように、実施例１による複合コンデンサ３０を用いることにより、寄生インダクタンスが小さくなる。
【００４７】
図３に、実施例１による複合コンデンサ３０の模式的な平面図を示す。第１の内部電極４１から第５の内部電極４５までの５つの内部電極が積層されている。
【００４８】
第１の出力ノードＴ１に発生したコモンモードノイズ電流Ｉｃｎが、外部電極３４から第２の内部電極４２に流入する。このコモンモードノイズ電流Ｉｃｎの一部の成分は、第１のコンデンサＣ１を経由して外部電極３２から電源電圧ＶＤＤに流出し、残りの成分は、第２のコンデンサＣ２を経由して外部電極３３からグランドＧＮＤに流出する。
【００４９】
第２の出力ノードＴ２に発生したコモンモードノイズ電流Ｉｃｎが、外部電極３５から第４の内部電極４４に流入する。このコモンモードノイズ電流Ｉｃｎの一部の成分は、第４のコンデンサＣ４を経由して外部電極３２から電源電圧ＶＤＤに流出し、残りの成分は、第３のコンデンサＣ３を経由して外部電極３３からグランドＧＮＤに流出する。
【００５０】
外部電極３４から第２の内部電極４２に流入したコモンモードノイズ電流Ｉｃｎのうち、内部電極の長さ方向に流れる成分と、外部電極３５から第４の内部電極４４に流入したコモンモードノイズ電流Ｉｃｎのうち長さ方向に流れる成分とは、相互に反対方向を向く。さらに、幅方向に流れる成分も、相互に反対方向を向く。
【００５１】
相互に反対方向を向く電流により発生する磁界は、相互に弱め合う。このため、第１のコンデンサＣ１から第４のコンデンサＣ４までの４つのコンデンサの各々の、コモンモードノイズ電流Ｉｃｎに対する寄生インダクタンスが小さくなる。寄生インダクタンスが小さくなるため、ノイズ低減効果を高く維持することが可能である。
【００５２】
外部電極３４から長さ方向に流れる電流成分によって発生する磁界と、外部電極３５から長さ方向に流れる電流成分によって発生する磁界との打ち消し効果を高めるために、外部電極３３及び３４を、積層体３１（図２Ａ）の長さ方向の中央に配置することが好ましい。
【００５３】
実施例１による複合コンデンサ３０の上述の効果を確認するために、電磁界解析シミュレータを用いてシミュレーションを行なった。以下、図４Ａ及び図４Ｂを参照してシミュレーション結果について説明する。
【００５４】
図４Ａに、シミュレーション対象の複数のコンデンサの等価回路図を示す。第１のコンデンサＣ１から第４のコンデンサＣ４までの４つのコンデンサ、第１の出力ノードＴ１、第２の出力ノードＴ２、信号線路１７、１８の接続構成は、図１に示した実施例の接続構成と同一である。第１のコンデンサＣ１及び第４のコンデンサＣ４の電源電圧ＶＤＤに接続される端子は、グランドＧＮＤに容量結合していると仮定した。この容量結合成分をコンデンサＣｄで表している。
【００５５】
第１の出力ノードＴ１及び第２の出力ノードＴ２から、負荷１９が接続されている端子Ｔ３、Ｔ４までのコモンモード透過率Ｓｃｃ２１をシミュレーションによって求めた。
【００５６】
図４Ｂに、シミュレーション結果を示す。横軸は周波数を単位「ＭＨｚ」で表し、縦軸はコモンモード透過率Ｓｃｃ２１を単位「ｄＢ」で表す。図４Ｂの実線は、実施例１による複合コンデンサ３０（図２Ａ、図２Ｂ、図２Ｃ）を用いた場合のコモンモード透過率Ｓｃｃ２１を示す。図４Ｂの破線は、第１のコンデンサＣ１から第４のコンデンサＣ４までの４つのコンデンサをディスクリート素子で構成した参考例におけるコモンモード透過率Ｓｃｃ２１を示す。
【００５７】
シミュレーション対象の実施例１による複合コンデンサ３０の長さ、幅、及び高さは、それぞれ２．０ｍｍ、１．２ｍｍ、及び１．０ｍｍである。セラミックの誘電体層４６の比誘電率を４０００とし、第１の内部電極４１から第５の内部電極４５までの各内部電極の導電率を６．３×１０７Ｓ／ｍとした。第１のコンデンサＣ１から第４のコンデンサＣ４までの各コンデンサの静電容量は約１．５ｎＦである。電源電圧ＶＤＤとグランドＧＮＤとの間の容量結合成分として導入したコンデンサＣｄの静電容量は１μＦとした。参考例によるシミュレーション対象の回路に用いられるディスクリート素子として、２枚の平面電極を向かい合わせた一般的な構造の積層セラミックコンデンサを採用した。
【００５８】
図４Ｂに示したように、参考例の場合には、４００ＭＨｚ以上の周波数帯域において、コモンモード透過率Ｓｃｃ２１が急激に増加している。これは、ノイズ低減効果が急激に低下していることを意味する。これに対し、実施例１による複合コンデンサ３０を用いた場合には、４００ＭＨｚ以上の周波数帯域においても、コモンモード透過率Ｓｃｃ２１の増加が抑制されている。このため、コモンモードノイズの十分な低減効果が得られる。
【００５９】
次に、図５から図７までの図面を参照して、実施例２による複合コンデンサ５０について説明する。実施例２による複合コンデンサ５０は、２チャンネルのフルブリッジ型Ｄ級アンプに適用される。
【００６０】
図５に、実施例２による複合コンデンサ５０が用いられるフルブリッジ型Ｄ級アンプの等価回路図を示す。このフルブリッジ型Ｄ級アンプは、第１のチャンネル用のフルブリッジ型Ｄ級アンプＣＨ１と第２のチャンネル用のフルブリッジ型Ｄ級アンプＣＨ２とを含む。第２のチャンネル用のフルブリッジ型Ｄ級アンプＣＨ２の回路構成は、第１のチャンネル用のフルブリッジ型Ｄ級アンプＣＨ１の回路構成と同一であるため、以下、第１のチャンネル用のフルブリッジ型Ｄ級アンプＣＨ１について説明する。
【００６１】
第１のチャンネル用のフルブリッジ型Ｄ級アンプＣＨ１は、図１に示した実施例１によるフルブリッジ型Ｄ級アンプから第１のコンデンサＣ１及び第４のコンデンサＣ４を取り除いた回路構成と同一である。図１に示した実施例１によるフルブリッジ型Ｄ級アンプの第１の出力ノードＴ１、第２の出力ノードＴ２、第１のインダクタＬ１、第２のインダクタＬ２、第２のコンデンサＣ２、及び第３のコンデンサＣ３が、それぞれ図５に示した実施例２の第１のチャンネル用のフルブリッジ型Ｄ級アンプＣＨ１の第１の出力ノードＴ１ａ、第２の出力ノードＴ２ａ、第１のインダクタＬ１ａ、第２のインダクタＬ２ａ、第１のコンデンサＣ１ａ、及び第２のコンデンサＣ２ａに対応し、第２のチャンネル用のフルブリッジ型Ｄ級アンプＣＨ２の第３の出力ノードＴ１ｂ、第４の出力ノードＴ２ｂ、第３のインダクタＬ１ｂ、第４のインダクタＬ２ｂ、第３のコンデンサＣ１ｂ、及び第４のコンデンサＣ２ｂに対応する。
【００６２】
第１の出力ノードＴ１ａ及び第２の出力ノードＴ２ａから、第１のディファレンシャルモード信号が出力され、第３の出力ノードＴ１ｂ及び第４の出力ノードＴ２ｂから、第２のディファレンシャルモード信号が出力される。第１のディファレンシャルモード信号及び第２のディファレンシャルモード信号には、コモンモードノイズが重畳されている。コモンモードノイズ電流Ｉｃｎは、第１のコンデンサＣ１ａ、第２のコンデンサＣ２ａ、第３のコンデンサＣ１ｂ、及び第４のコンデンサＣ２ｂを通ってグランドＧＮＤに流れる。
【００６３】
第１のチャンネル用のフルブリッジ型Ｄ級アンプＣＨ１の出力端子Ｔ３ａ及びＴ４ａに、第１の負荷１９ａが接続される。第２のチャンネル用のフルブリッジ型Ｄ級アンプＣＨ２の出力端子Ｔ３ｂ及びＴ４ｂに、第２の負荷１９ｂが接続される。
【００６４】
図６Ａに、実施例２による複合コンデンサ５０の斜視図を示す。複合コンデンサ５０は、複数の内部電極と複数の誘電体層とが積層された構造を有する積層体５１と、積層体５１に形成された複数の外部電極とを含む。積層体５１は、ほぼ直方体状の外形を有する。
【００６５】
複数の外部電極には、一対の第１の外部電極６１、一対の第２の外部電極６２、一対の第３の外部電極６３、一対の第４の外部電極６４、及び一対の第５の外部電極６５が含まれる。一対の第１の外部電極６１は、それぞれ、積層体５１の側面のうち、相互に反対の方向を向く一対の第１の側面５５に形成されている。同様に、一対の第２の外部電極６２、一対の第３の外部電極６３、及び一対の第４の外部電極６４も、それぞれ一対の第１の側面５５に形成されている。一対の第５の外部電極６５は、それぞれ、第１の側面５５とは異なる一対の第２の側面５６に形成されている。
【００６６】
積層体５１は一方向に長く、長さ方向の両端の端面が第２の側面５６に対応する。一対の第１の側面５５は幅方向を向いている。第１の外部電極６１、第２の外部電極６２、第３の外部電極６３、及び第４の外部電極６４は、長さ方向にこの順序で配列している。
【００６７】
図６Ｂに、実施例２による複合コンデンサ５０の長さ方向の縦断面図を示す。積層体５１の内部に、第１の内部電極７１、第２の内部電極７２、第３の内部電極７３、第４の内部電極７４、及び第５の内部電極７５が配置されている。
【００６８】
第１の内部電極７１及び第３の内部電極７３は、第５の内部電極７５の第１の面（下面）に、誘電体層７６を介して対向している。第１の内部電極７１と第３の内部電極７３とは、同一の層に配置される。第２の内部電極７２及び第４の内部電極７４は、第５の内部電極７５の第２の面（上面）に、誘電体層７６を介して対向している。第２の内部電極７２と第４の内部電極７４とは、同一の層に配置される。第５の内部電極７５は、一対の第２の側面５６の一方から他方まで達しており、一対の第５の外部電極６５に接続されている。
【００６９】
図６Ｃに、第１の内部電極７１から第５の内部電極７５までの積層構造の模式的な斜視図を示す。第５の内部電極７５は、ほぼ長方形の平面形状を有し、積層体５１の長さ方向の一端から他端まで延びる。第５の内部電極７５の両端の縁から長さ方向の両側に向かって、それぞれ接続部が突出している。この一対の接続部が、それぞれ一対の第５の外部電極６５（図６Ａ、図６Ｂ）に接続される。
【００７０】
第１の内部電極７１及び第３の内部電極７３が、第５の内部電極７５の下方に配置されている。第２の内部電極７２及び第４の内部電極７４が、第５の内部電極７５の上方に配置されている。第１の内部電極７１と第２の内部電極７２とが、平面視においてほぼ重なる位置に配置されており、第３の内部電極７３と第４の内部電極７４とが、平面視においてほぼ重なる位置に配置されている。
【００７１】
第１の内部電極７１と第５の内部電極７５とにより、第１のコンデンサＣ１ａが形成され、第２の内部電極７２と第５の内部電極７５とにより、第２のコンデンサＣ２ａが形成される。第３の内部電極７３と第５の内部電極７５とにより、第３のコンデンサＣ１ｂが形成され、第４の内部電極７４と第５の内部電極７５とにより、第４のコンデンサＣ２ｂが形成される。第１のコンデンサＣ１ａから第４のコンデンサＣ２ｂまでの４つのコンデンサは、実質的に同一の静電容量を有する。
【００７２】
第１の内部電極７１から幅方向の両側に向かって突出する一対の接続部が、それぞれ一対の第１の外部電極６１（図６Ａ）に接続されている。第２の内部電極７２から幅方向の両側に向かって突出する一対の接続部が、それぞれ一対の第２の外部電極６２（図６Ａ）に接続されている。第３の内部電極７３から幅方向の両側に向かって突出する一対の接続部が、それぞれ一対の第３の外部電極６３（図６Ａ）に接続されている。第４の内部電極７４から幅方向の両側に向かって突出する一対の接続部が、それぞれ一対の第４の外部電極６４（図６Ａ）に接続されている。
【００７３】
一対の第１の外部電極６１のうち、一方が第１のインダクタＬ１ａを介して第１の出力ノードＴ１ａに接続され、他方が、出力端子Ｔ３ａを介して第１の負荷１９ａに接続される。一対の第２の外部電極６２のうち、一方が第２のインダクタＬ２ａを介して第２の出力ノードＴ２ａに接続され、他方が、出力端子Ｔ４ａを介して第１の負荷１９ａに接続される。第１の出力ノードＴ１ａに接続される第１の外部電極６１と、第２の出力ノードＴ２ａに接続される第２の外部電極６２とは、積層体５１（図６Ａ）の同一の第１の側面５５に形成されている。第１の負荷１９ａに接続される第１の外部電極６１と第２の外部電極６２も、同一の第１の側面５５に形成されている。
【００７４】
一対の第３の外部電極６３のうち、一方が第３のインダクタＬ１ｂを介して第３の出力ノードＴ１ｂに接続され、他方が、出力端子Ｔ３ｂを介して第２の負荷１９ｂに接続される。一対の第４の外部電極６４のうち、一方が第４のインダクタＬ２ｂを介して第４の出力ノードＴ２ｂに接続され、他方が、出力端子Ｔ４ｂを介して第２の負荷１９ｂに接続される。
【００７５】
一対の第５の外部電極６５は、共にグランドＧＮＤに接続されており、第５の外部電極６５にグランド電位が与えられる。
【００７６】
次に、図７を参照して、実施例２による複合コンデンサ５０の優れた効果について説明する。
【００７７】
図７に、実施例２による複合コンデンサ５０の模式的な平面図を示す。第１の内部電極７１と第２の内部電極７２とが重なっており、両者の間に第５の内部電極７５が配置されている。第３の内部電極７３と第４の内部電極７４とが重なっており、両者の間に第５の内部電極７５が配置されている。
【００７８】
第１の出力ノードＴ１ａ及び第２の出力ノードＴ２ａに発生したコモンモードノイズ電流Ｉｃｎが、それぞれ第１の外部電極６１及び第２の外部電極６２から第１の内部電極７１及び第２の内部電極７２に流入する。このコモンモードノイズ電流Ｉｃｎの一部の成分は、第１のコンデンサＣ１ａ及び第２のコンデンサＣ２ａ（図６Ｃ）を経由して第５の外部電極６５からグランドＧＮＤに流出する。
【００７９】
第１の外部電極６１及び第２の外部電極６２から流入したコモンモードノイズ電流Ｉｃｎのうち、複合コンデンサ５０の長さ方向（図７において上下方向）の第１の向き（下向き）に流れる成分により発生する磁界と、第２の向き（上向き）に流れる成分により発生する磁界とは、相互に弱め合う。このため、寄生インダクタンスが低減される。
【００８０】
また、第１の内部電極７１と第２の内部電極７２とが、平面視においてほぼ重なる位置に配置されている。このため、第１の内部電極７１と第２の内部電極７２とに流入したコモンモードノイズ電流Ｉｃｎが、近接した領域を流れる。このため、相互に反対方向に流れる成分による磁界の打ち消し効果が高められる。
【００８１】
さらに、一方の第１の外部電極６１から第１の内部電極７１に流入するディファレンシャルモード信号の電流は、第１の内部電極７１を面内方向に流れた後、他方の第１の外部電極６１から流出する。このため、ディファレンシャルモード信号の電流に重畳されて第１の内部電極７１内を面内方向に流れるコモンモードノイズ電流Ｉｃｎに対して、第１のコンデンサＣ１ａが有効に作用する。その結果、コモンモードノイズを低減する十分な効果が得られる。
【００８２】
第３の出力ノードＴ１ｂ及び第４の出力ノードＴ２ｂに発生したコモンモードノイズ電流Ｉｃｎに対しても、同様の効果が得られる。
【００８３】
上述のように、実施例２による複合コンデンサ５０は、４つのディスクリート素子で第１のコンデンサＣ１ａから第４のコンデンサＣ２ｂまでの４つのコンデンサを構成する場合に比べて、ノイズ低減効果を高く維持することが可能である。
【００８４】
さらに、実施例２による複合コンデンサ５０においては、第５の内部電極７５（図６Ｃ）が、４つのコンデンサで共用されており、４つのコンデンサが１つのチップに収められている。このため、ディスクリート素子を用いる場合に比べて、製造ばらつきに起因する特性のばらつきが小さい。その結果、ディファレンシャルモードの信号電流からコモンモードノイズ電流へのモード変換を抑制することができる。
【００８５】
次に、図８を参照して、実施例３による複合コンデンサ５０について説明する。以下、実施例２との相違点について説明し、共通の構成については説明を省略する。
【００８６】
図８に、実施例３による複合コンデンサ５０の模式的な平面図を示す。実施例２においては、図７に示したように、第１の出力ノードＴ１ａに接続されている方の第１の外部電極６１と、第２の出力ノードＴ２ａに接続されている方の第２の外部電極６２とが、積層体５１（図６Ａ）の同一の側面に設けられていた。これに対し、実施例３においては、図８に示すように、第１の出力ノードＴ１ａに接続されている方の第１の外部電極６１と、第２の出力ノードＴ２ａに接続されている方の第２の外部電極６２とが、積層体５１（図６Ａ）の相互に反対方向を向く側面に設けられている。
【００８７】
第３の外部電極６３及び第４の外部電極６４の接続構成も、第１の外部電極６１及び第２の外部電極６２の接続構成と同様である。
【００８８】
実施例３では、第１の外部電極６１から第１の内部電極７１に流入するコモンモードノイズ電流Ｉｃｎのうち積層体５１の幅方向に流れる成分と、第２の外部電極６２から第２の内部電極７２に流入するコモンモードノイズ電流Ｉｃｎのうち積層体５１の幅方向に流れる成分とが、相互に反対方向を向いている。このため、両者によって発生する磁界が、相互に弱め合う。その結果、実施例２（図７）に比べて、寄生インダクタンスを低減する効果がより高くなる。
【００８９】
次に、図９Ａ及び図９Ｂを参照して、実施例４による複合コンデンサ５０について説明する。以下、実施例２との相違点について説明し、共通の構成については説明を省略する。
【００９０】
図９Ａに、実施例４による複合コンデンサ５０の斜視図を示す。実施例２においては、第１の外部電極６１から第４の外部電極６４までの４対の外部電極（図６Ａ）が、積層体５１の両側の側面で、同じ順序で配列していた。これに対し、実施例４においては、一方の側面において、第１の外部電極６１と第２の外部電極６２との位置が入れ替わっており、第３の外部電極６３と第４の外部電極６４との位置が入れ替わっている。
【００９１】
図９Ｂに、第１の内部電極７１から第５の内部電極７５までの積層構造の模式的な斜視図を示す。第１の内部電極７１に接続される一対の第１の外部電極６１は、積層体５１（図９Ａ）の長さ方向に関して異なる位置に配置されている。一対の第１の外部電極６１に接続された箇所同士を結ぶ直線が、第１の内部電極７１のほぼ中心を通過する。第２の内部電極７２と第２の外部電極６２との位置関係、第３の内部電極７３と第３の外部電極６３との位置関係、及び第４の内部電極７４と第４の外部電極６４との位置関係も同様である。
【００９２】
第１の外部電極６１から第４の外部電極６４までの４対の外部電極の、長さ方向の配列順を、実施例４のようにしてもよい。実施例４においても、実施例２と同様の効果が得られる。
【００９３】
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００９４】
１０  パルス幅変調回路
１１  第１のゲートドライバ
１２  第２のゲートドライバ
１３  第１のスイッチング回路
１４  第２のスイッチング回路
１５  第１のローパスフィルタ
１６  第２のローパスフィルタ
１７、１８  線号線路
１９  負荷
１９ａ  第１の負荷
１９ｂ  第２の負荷
３０  複合コンデンサ
３１  積層体
３２、３３、３４、３５  外部電極
４１  第１の内部電極
４１ａ  接続部
４２  第２の内部電極
４２ａ  接続部
４３  第３の内部電極
４３ａ  接続部
４４  第４の内部電極
４４ａ  接続部
４５  第５の内部電極
４５ａ  接続部
４６  誘電体層
５０  複合コンデンサ
５１  積層体
５５  第１の側面
５６  第２の側面
６１  第１の外部電極
６２  第２の外部電極
６３  第３の外部電極
６４  第４の外部電極
６５  第５の外部電極
７１  第１の内部電極
７２  第２の内部電極
７３  第３の内部電極
７４  第４の内部電極
７５  第５の内部電極
７６  誘電体層
【図１】
2017157797.tif 000003
【図２】
2017157797.tif 000004
【図３】
2017157797.tif 000005
【図４】
2017157797.tif 000006
【図５】
2017157797.tif 000007
【図６】
2017157797.tif 000008
【図７】
2017157797.tif 000009
【図８】
2017157797.tif 000010
【図９】
2017157797.tif 000011