(57)【要約】【課題】  エレクトロマイグレーションによる銅ブロックとはんだ層の剥離を防止する。【解決手段】  半導体モジュールは、表面に電極を有する半導体チップと、前記電極に接続されている銅ブロックと、前記銅ブロックにはんだ層を介して接続されているリードフレームを有している。前記銅ブロックの表面の前記はんだ層に接合されている領域内に凸部が形成されている。前記領域を平面視したときに、前記凸部が環状に伸びている。前記はんだ層の前記凸部の外側に配置されている部分が、前記はんだ層の前記凸部の内側に配置されている部分よりも高い電気抵抗を有している。【選択図】図１
2017005118.tif 000002
【特許請求の範囲】
【請求項１】
半導体モジュールであって、
表面に電極を有する半導体チップと、
前記電極に接続されている銅ブロックと、
前記銅ブロックにはんだ層を介して接続されているリードフレーム、
を有しており、
前記銅ブロックの表面の前記はんだ層に接合されている領域内に凸部が形成されており、
前記領域を平面視したときに、前記凸部が環状に伸びており、
前記はんだ層の前記凸部の外側に配置されている部分が、前記はんだ層の前記凸部の内側に配置されている部分よりも高い電気抵抗を有している、
半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体モジュールに関する。
【背景技術】
【０００２】
銅部材がはんだ層によって他の部材（電極等）に接続された構造を有する半導体モジュールが知られている。このような半導体モジュールにおいて、銅部材とはんだ層との界面に高い電流が流れると、エレクトロマイグレーションによって銅部材がはんだ層から剥離する場合がある。
【０００３】
特許文献１に、接続パッドと電極がはんだ層によって接続された構造を有する半導体モジュールが開示されている。この半導体モジュールでは、接続パッドの外周領域に、凸部が設けられている。凸部の電気抵抗は、はんだ層の電気抵抗よりも低い。接続パッドの凸部を含む領域が、はんだ層に接合されている。凸部の電気抵抗が低いため、電流は凸部に集中する。特許文献１には、このような構造によって、凸部以外の部分への電流の集中を緩和し、エレクトロマイグレーションを抑制することができると説明されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１５１３５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体チップが銅ブロックを介してリードフレームに接続された構造を有する半導体モジュールが知られている。銅ブロックははんだ層を介してリードフレームに接続されている。この種の半導体モジュールでは、銅ブロックとはんだ層の接合面の外周領域に電流が集中しやすい。したがって、接合面の外周領域で、エレクトロマイグレーションによる剥離が生じやすい。この半導体モジュールの電流集中の問題を、特許文献１の技術（接合面の外周領域に電流を集中させる技術）で解決することはできない。したがって、本明細書では、半導体チップが銅ブロックを介してリードフレームに接続された構造を有する半導体モジュールにおいてエレクトロマイグレーションを抑制する技術を提供する。
【課題を解決するための手段】
【０００６】
本明細書が開示する半導体モジュールは、表面に電極を有する半導体チップと、前記電極に接続されている銅ブロックと、前記銅ブロックにはんだ層を介して接続されているリードフレームを有している。前記銅ブロックの表面の前記はんだ層に接合されている領域内に凸部が形成されている。前記領域を平面視したときに、前記凸部が環状に伸びている。前記はんだ層の前記凸部の外側に配置されている部分が、前記はんだ層の前記凸部の内側に配置されている部分よりも高い電気抵抗を有している。
【０００７】
この半導体モジュールでは、はんだ層の凸部の外側に配置されている部分が、はんだ層の凸部の内側に配置されている部分よりも高い電気抵抗を有している。このため、はんだ層と銅ブロックの接合面の外周領域に電流が集中することを抑制することができる。このため、この半導体モジュールによれば、接合面のエレクトロマイグレーションによる剥離を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】実施例１の半導体モジュール１０の縦断面図。
【図２】実施例１の銅ブロック１６の上面３０を示す平面図。
【図３】実施例２の半導体モジュールの縦断面図。
【図４】実施例２の銅ブロック１６の上面３０を示す平面図。
【発明を実施するための形態】
【実施例１】
【０００９】
図１に示す実施例１の半導体モジュール１０は、エミッタリードフレーム１２、銅ブロック１６、半導体チップ２０及びコレクタリードフレーム２４を有している。これらの部材がはんだ層によって互いに接続されることで、半導体モジュール１０が構成されている。
【００１０】
半導体チップ２０は、半導体基板２０ａと、エミッタ電極２０ｂと、コレクタ電極２０ｃを有している。半導体基板２０ａは、半導体によって構成された基板であり、その内部にＩＧＢＴが形成されている。エミッタ電極２０ｂは、半導体基板２０ａの上面に形成されている。コレクタ電極２０ｃは、半導体基板２０ａの下面に形成されている。また、図示していないが、半導体基板２０ａの上面には、ゲート電極が形成されている。ＩＧＢＴは、ゲート電極に入力される信号に応じて、エミッタ電極２０ｂとコレクタ電極２０ｃの間に電流が流れるオン状態と、これらの間に電流が流れないオフ状態とに切り換わる。
【００１１】
銅ブロック１６は、半導体チップ２０上に配置されている。銅ブロック１６は、はんだ層１８によってエミッタ電極２０ｂに接続されている。
【００１２】
エミッタリードフレーム１２は、銅ブロック１６上に配置されている。エミッタリードフレーム１２は、はんだ層１４を介して銅ブロック１６に接続されている。エミッタリードフレーム１２は、はんだ層１４、銅ブロック１６及びはんだ層１８を介してエミッタ電極２０ｂに接続されている。
【００１３】
コレクタリードフレーム２４は、半導体チップ２０の下側に配置されている。コレクタリードフレーム２４は、はんだ層２２を介してコレクタ電極２０ｃに接続されている。
【００１４】
次に、銅ブロック１６とエミッタリードフレーム１２の接続構造について、詳細に説明する。銅ブロック１６の上面３０には、凸部３２が形成されている。図２は、銅ブロック１６の上面３０を平面視した平面図を示している。なお、図の見易さのため、図２では凸部３２を斜線ハッチングによって示している。図２に示すように、凸部３２は、上面３０において環状に伸びている。環状に伸びる凸部３２によって、上面３０が、凸部３２の内側（凸部３２に囲まれた範囲内）の中央領域３０ａと、凸部３２の外側（凸部３２に囲まれた範囲の外側）の外周領域３０ｂに区画されている。図１に示すように、上面３０の全体がはんだ層１４に接合されている。凸部３２の厚み（上面３０から突出している高さ）ははんだ層１４の厚みよりも小さい。したがって、凸部３２の端面とエミッタリードフレーム１２の間には間隔が設けられており、その間隔にははんだ層１４が存在している。
【００１５】
はんだ層１４は、抵抗率が低い材料によって構成されている低抵抗部１４ａと、低抵抗部１４ａよりも抵抗率が高い材料によって構成されている高抵抗部１４ｂを有している。低抵抗部１４ａの厚みと高抵抗部１４ｂの厚みは略等しい。したがって、厚み方向において、高抵抗部１４ｂの電気抵抗は、低抵抗部１４ａの電気抵抗よりも高い。低抵抗部１４ａは、凸部３２の内側に配置されている。高抵抗部１４ｂは、凸部３２の外側に配置されている。凸部３２の端面上に、低抵抗部１４ａと高抵抗部１４ｂの境界が位置している。低抵抗部１４ａは、銅ブロック１６の上面３０の中央領域３０ａをエミッタリードフレーム１２に接続している。高抵抗部１４ｂは、銅ブロック１６の上面３０の外周領域３０ｂをエミッタリードフレーム１２に接続している。
【００１６】
ＩＧＢＴがオンすると、コレクタリードフレーム２４から、半導体チップ２０と銅ブロック１６を介して、エミッタリードフレーム１２に向かって電流が流れる。このため、銅ブロック１６とエミッタリードフレーム１２の間では、図１の矢印１００、１０２に示すように電流が流れる。つまり、銅ブロック１６の外周部（銅ブロック１６の側面近傍の部分）では、矢印１０２に示すように、高抵抗部１４ｂを介して電流が流れる。また、銅ブロック１６の中央部では、矢印１００に示すように、低抵抗部１４ａを介して電流が流れる。
【００１７】
一般的な半導体モジュールでは、銅ブロックの外周部に、銅ブロックの中央部よりも電流が流れやすい。つまり、銅ブロックの外周部で、銅ブロックの中央部よりも電流密度が高くなる。しかしながら、実施例１の半導体モジュールでは、銅ブロック１６の上面３０において、外周領域３０ｂが高抵抗部１４ｂに接合されており、中央領域３０ａが低抵抗部１４ａに接合されている。このため、はんだ層１４全体の電気抵抗が均一な場合に比べて、銅ブロックの外周部に流れる電流（すなわち、矢印１０２に示す電流）が少なくなり、銅ブロックの中央部に流れる電流（すなわち、矢印１００に示す電流）が多くなる。その結果、銅ブロック１６とはんだ層１４の接合面（すなわち、上面３０）において電流密度が均一化され、外周領域３０ｂにおける電流集中が抑制される。このため、この半導体モジュール１０では、エレクトロマイグレーションによって外周領域３０ｂがはんだ層１４から剥離することが抑制される。
【００１８】
次に、銅ブロック１６をエミッタリードフレーム１２にはんだ付けする方法について説明する。まず、銅ブロック１６の上面３０の中央領域３０ａに、抵抗率が低い材料によって構成されているクリームはんだ（以下、低抵抗クリームはんだという）を塗布する。次に、銅ブロック１６の上面３０の外周領域３０ｂに、抵抗率が高い材料によって構成されているクリームはんだ（以下、高抵抗クリームはんだという）を塗布する。ここでは、各クリームはんだを、凸部３２の厚み（すなわち、高さ）よりも厚く塗布する。次に、塗布したクリームはんだの上にエミッタリードフレーム１２を載置する。次に、図１に示すように各部品を積層した積層体を、リフロー炉に投入する。これによって、低抵抗クリームはんだ及び高抵抗クリームはんだが溶融する。凸部３２によって低抵抗クリームはんだの塗布領域（すなわち、中央領域３０ａ）と高抵抗クリームはんだの塗布領域（すなわち、外周領域３０ｂ）が区画されているので、溶融した低抵抗クリームはんだと溶融した高抵抗クリームはんだが互いに混ざり合うことが抑制される。その後、温度低下によって低抵抗クリームはんだと高抵抗クリームはんだが凝固する。各クリームはんだが凝固することで、はんだ層１４の低抵抗部１４ａと高抵抗部１４ｂが形成される。したがって、図１に示す構造が得られる。このように、凸部３２によって区画された中央領域３０ａと外周領域３０ｂに異なる種類のクリームはんだを塗布することで、図１に示す構造を形成することができる。
【実施例２】
【００１９】
図３、４に示す実施例２の半導体モジュールでは、銅ブロック１６の上面３０に、２つの凸部３２ａ、３２ｂが形成されている。凸部３２ａと凸部３２ｂは、それぞれ、上面３０において環状に伸びている。凸部３２ａが、凸部３２ｂの内側に配置されている。２つの凸部３２ａ、３２ｂによって、銅ブロック１６の上面３０が、中央領域３０ａ、中間領域３０ｃ及び外周領域３０ｂに区画されている。中央領域３０ａは凸部３２ａの内側の領域であり、中間領域３０ｃは凸部３２ａと凸部３２ｂの間の領域であり、外周領域３０ｂは凸部３２ｂの外側の領域である。また、実施例２の半導体モジュールでは、はんだ層１４が、低抵抗部１４ａ、中間抵抗部１４ｃ及び高抵抗部１４ｂを有している。低抵抗部１４ａよりも中間抵抗部１４ｃの電気抵抗が高く、中間抵抗部１４ｃよりも高抵抗部１４ｂの電気抵抗が高い。実施例２の半導体モジュールのその他の構成は、実施例１の半導体モジュール１０の構成と等しい。このように、実施例２の半導体モジュールでは、はんだ層１４が、電気抵抗が異なる３種類の部分１４ａ、１４ｃ、１４ｂを有しており、これらの部分が中央から外周に向かって電気抵抗が高くなるように配置されている。これによって、銅ブロック１６とはんだ層１４の接合面における電流密度をより均一化することができ、エレクトロマイグレーションによる剥離をより効果的に抑制することができる。
【００２０】
なお、上述した実施例１、２では、半導体チップ２０にＩＧＢＴが形成されていたが、他の半導体素子（例えば、ＭＯＳＦＥＴやダイオード）が形成されていてもよい。また、実施例１、２とは異なる構造を有する半導体装置の銅ブロックとはんだ層との接合面に、本明細書に開示の技術を適用してもよい。
【００２１】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２２】
１０    ：半導体モジュール
１２    ：エミッタリードフレーム
１４    ：はんだ層
１４ａ  ：低抵抗部
１４ｂ  ：高抵抗部
１６    ：銅ブロック
１８    ：はんだ層
２０    ：半導体チップ
２０ａ  ：半導体基板
２０ｂ  ：エミッタ電極
２０ｃ  ：コレクタ電極
２２    ：はんだ層
２４    ：コレクタリードフレーム
３０    ：上面
３０ａ  ：中央領域
３０ｂ  ：外周領域
３２    ：凸部
【図１】
2017005118.tif 000003
【図２】
2017005118.tif 000004
【図３】
2017005118.tif 000005
【図４】
2017005118.tif 000006