(57)【要約】【課題】良好な歩留まりかつ低コストで製造できる、チップ同士の伝送に優れた高密度の半導体装置及びその製造方法を提供すること。【解決手段】  （Ｉ）第一の絶縁層にビアを形成する工程と、（ＩＩ）ビア内壁及び第一の絶縁層上にシード層を形成する工程と、（ＩＩＩ）シード層上に電気めっきによって、銅層を形成する工程と、（ＩＶ）第一の絶縁層上の銅層をフライカット法によって除去し、電極を形成する工程と、を備える半導体装置の製造方法。【選択図】  図１
2017157655.tif 000002
【特許請求の範囲】
【請求項１】
（Ｉ）第一の絶縁層にビアを形成する工程と、
（ＩＩ）ビア内壁及び第一の絶縁層上にシード層を形成する工程と、
（ＩＩＩ）シード層上に電解めっきによって、銅層を形成する工程と、
（ＩＶ）第一の絶縁層上の銅層をフライカット法によって除去し、電極を形成する工程と、を備える半導体装置の製造方法。
【請求項２】
前記絶縁層が感光性樹脂材料で形成されてなる、請求項１記載の半導体装置の製造方法。
【請求項３】
前記電極の直径が０．０５ｍｍから０．５ｍｍの範囲である、請求項１又は２記載の半導体装置の製造方法。
【請求項４】
請求項１〜３のいずれか記載の方法を用いて製造された構造を備える半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置の製造方法及び半導体装置に関する。より詳しくは、微細化や高密度化の要求が高い半導体装置を効率よく、低コストに製造するための半導体装置の製造方法と、当該製造方法によって製造される半導体装置とに関する。
【背景技術】
【０００２】
半導体パッケージの高密度化及び高性能化を目的に、異なる性能のチップを一つのパッケージに混載する実装形態が提案されている。この場合、コスト面に優れた、チップ間の高密度インターコネクト技術が重要になっている（例えば特許文献１参照）。
【０００３】
パッケージ上に異なるパッケージをフリップチップ実装によって積層することで接続するパッケージ・オン・パッケージが、スマートフォン及びタブレット端末に広く採用されている（例えば非特許文献１及び非特許文献２参照）。
【０００４】
さらに複数のチップを高密度で実装するための他の形態として、高密度配線を有する有機基板を用いたパッケージ技術（有機インターポーザ）、スルーモールドビア（ＴＭＶ）を有するファンアウト型のパッケージ技術（ＦＯ−ＷＬＰ）、シリコン又はガラスインターポーザを用いたパッケージ技術、シリコン貫通電極（ＴＳＶ）を用いたパッケージ技術、又は基板に埋め込まれたチップをチップ間伝送に用いるパッケージ技術等が提案されている（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２０１２−５２９７７０号公報
【特許文献２】ＵＳ２００１／０２２１０７１号公報
【非特許文献】
【０００６】
【非特許文献１】Ａｐｐｌｉｃａｔｉｏｎ  ｏｆ  Ｔｈｒｏｕｇｈ  Ｍｏｌｄ  Ｖｉａ  （ＴＭＶ）  ａｓ  ＰｏＰ  Ｂａｓｅ  Ｐａｃｋａｇｅ，  Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｍｐｏｎｅｎｔｓ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｎｆｅｒｅｎｃｅ  （ＥＣＴＣ），  ２００８
【非特許文献２】Ａｄｖａｎｃｅｄ  Ｌｏｗ  Ｐｒｏｆｉｌｅ  ＰｏＰ  Ｓｏｌｕｔｉｏｎ  ｗｉｔｈ  Ｅｍｂｅｄｄｅｄ  Ｗａｆｅｒ  Ｌｅｖｅｌ  ＰｏＰ  （ｅＷＬＢ−ＰｏＰ）  Ｔｅｃｈｎｏｌｏｇｙ，  ＥＣＴＣ，  ２０１２
【発明の概要】
【発明が解決しようとする課題】
【０００７】
通常、ＴＭＶを形成した後、ＴＭＶ内に導体を充填することで貫通電極を形成し、次いで、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）によって封止材とＴＭＶ表面を研削し、平滑化する工程が必要である。しかしながら、ＣＭＰによる研削では、ディッシング又はエロージョンによって貫通電極表面の凹凸が充分に小さいとはいえないことが課題であった。そのため、充分に平滑に貫通電極表面を研削されることを強く望まれている。
一方、高密度な半導体装置の製造においては、生産性を向上させて、低コスト製造できることもますます望まれている。
【０００８】
本開示は、良好な歩留まりかつ低コストで製造できる、チップ同士の伝送に優れた高密度の半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本実施形態の第１の様態は、（Ｉ）第一の絶縁層にビアを形成する工程と、（ＩＩ）ビア内壁及び第一の絶縁層上にシード層を形成する工程と、（ＩＩＩ）シード層上に電気めっきによって、銅層を形成する工程と、（ＩＶ）第一の絶縁層上の銅層をフライカット法によって除去し、電極を形成する工程と、を備える半導体装置の製造方法である。
【００１０】
前記絶縁層は、感光性樹脂材料で形成されてなってもよい。
【００１１】
前記電極の直径が０．０５ｍｍから０．５ｍｍの範囲であってもよい。
【００１２】
本実施形態の第２の様態は、前記半導体装置の製造方法を用いて製造された構造を備える半導体装置である。
【発明の効果】
【００１３】
本実施形態によると、チップ同士の伝送に優れた高密度で薄型の半導体装置を良好な歩留まり、かつ低コストで提供できる。
【図面の簡単な説明】
【００１４】
【図１】第一の絶縁層にビアを形成した状態（ａ）、ビア内壁及び第一の絶縁層上にシード層を形成した状態（ｂ）、シード層上に電気めっきした状態（ｃ）、第一の絶縁層上の銅層を除去した状態（ｄ）を、それぞれ模式的に示す断面図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しながら本発明の好適な実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は図示の比率に限られるものではない。
【００１６】
記載及び請求項において「左」、「右」、「正面」、「裏面」、「上」、「下」、「上方」、「下方」、「第１」、「第２」等の用語が利用されている場合、これらは、説明を意図したものであり、必ずしも永久にこの相対位置である、という意味ではない。また、「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。また、「工程」との語は、独立した工程だけでなく、他の工程と明確に区別できない場合であっても、その工程の所期の目的が達成されれば、本用語に含まれる。また、「〜」を用いて示された数値範囲は、「〜」の前後に記載される数値を、それぞれ最小値及び最大値として含む範囲を示す。また、本明細書中に段階的に記載されている数値範囲において、ある段階の数値範囲の上限値又は下限値は、他の段階の数値範囲の上限値又は下限値に置き換えてもよい。
【００１７】
本開示の一実施形態にかかる図１に示す半導体パッケージ（半導体装置）を製造する方法について説明する。なお、本開示の半導体装置の製造方法は、微細化及び多ピン化が必要とされる形態において特に好適である。特に、本開示の製造方法は、異種チップを混載するためのインターポーザが必要なパッケージ形態に用いられ得る。
【００１８】
図１を参照しながら、半導体パッケージの製造方法について説明する。まず、絶縁層１にビア（開口部）２を形成する。（図１（ａ））。ビア２は、表面から裏面まで貫通したものであってもよい。微細なビアを形成するために、絶縁層１の膜厚は５００μｍ以下であることが好ましく、３００μｍ以下であることがより好ましく、２００μｍ以下であることが最も好ましい。また、電気的信頼性の観点から５０μｍ以上であることが好ましい。
【００１９】
絶縁層１の絶縁材料としては、顆粒状、液状、フィルム状の材料が挙げられ、膜厚平坦性とコストの観点からフィルム材料が好ましい。また、微細なトレンチ構造を形成できる点で、絶縁材料に含有するフィラのサイズは平均粒径５００ｎｍ以下、又は、フィラの含有量が、絶縁材料の固形分量に対して、５質量％以下、若しくは、フィラを含有しないことが好ましい。
【００２０】
ビア２の形成方法は、レーザアブレーション、フォトリソグラフィー、インプリント等が挙げられるが、微細化とコストの観点から、フォトリソグラフィープロセスが好ましい。従って、絶縁材料としては、フィルム状の感光性絶縁材料が最も好ましく用いられる。
【００２１】
感光性絶縁材料の露光方法としては、通常の投影露光方式、コンタクト露光方式、直描露光方式等を用いることができ、現像方法としては炭酸ナトリウム、ＴＭＡＨ等のアルカリ水溶液を用いることが好ましい。
【００２２】
ビア２の直径は０．０５ｍｍから０．５ｍｍの範囲であることが好ましい。これによって、微細なビア形成がしやすくなる。
【００２３】
上記のフィルム状絶縁材料のラミネート工程は、低温工程であることが好ましく、４０〜１２０℃でラミネート可能な感光性絶縁フィルムであることが好ましい。ラミネート可能な温度が４０℃以上の感光性絶縁フィルムは、常温でのタックが適切であり、取り扱い性が悪化しにくい傾向があり、１２０℃以下の感光性絶縁フィルムはラミネート後に反りが大きくなりにくい傾向がある。
【００２４】
絶縁層１の絶縁材料が顆粒状又は液状の場合、市販のコンプレッションモールド装置、トランスファーモールド装置を用いることができる。
【００２５】
絶縁層１は、硬化後の熱膨張係数は反り抑制の観点から８０ｐｐｍ／℃以下であることが好ましく、高信頼性が得られる点で７０ｐｐｍ／℃以下であることがより好ましい。また、絶縁材料の応力緩和性、高精細なパターンが得られる点で２０ｐｐｍ／℃以上であることが好ましい。
【００２６】
ビア２を形成した後、絶縁層１をさらに加熱硬化させてもよい。加熱温度は１００〜２００℃、加熱時間は３０分〜３時間の間で実施される。
【００２７】
ビア２内壁及び絶縁層１の表面（半導体素子３が露出していない面）上にシード層４を形成する（図１（ｂ））。シード層４を形成する方法としては、スパッタ法、焼結銅ペーストによる形成方法等が挙げられる。
【００２８】
焼結銅ペーストによるシード層４の形成方法は、銅ペーストを塗布、焼結し、導体化することで得られる。塗布方法は、インクジェット法、印刷法、スピンコート法、スプレーコート法などが挙げられる。
【００２９】
銅ペーストとは、銅を含むコア粒子と、前記コア粒子の表面の少なくとも一部に存在する有機物を有する銅含有粒子と、分散媒と、を含む導体形成組成物といえる。
【００３０】
本明細書において「導体化」とは、金属含有粒子を融着させて導体に変化させることをいう。「導体」とは、導電性を有する物体をいい、より具体的には体積抵抗率が３００μΩ・ｃｍ以下である物体をいう。
【００３１】
前記コア粒子表面の有機物とは、アルキルアミンに由来する物質を含む。アルキルアミンはＲＮＨ2（Ｒは炭化水素基であり、環状又は分岐状であってもよい）で表される１級アミン、Ｒ1Ｒ2ＮＨ（Ｒ1及びＲ2は同じであっても異なっていてもよい炭化水素基であり、環状又は分岐状であってもよい）で表される２級アミン、炭化水素鎖に２つのアミノ基が置換したアルキレンジアミン等を意味する。アルキルアミンは、１つ以上の二重結合を有していてもよく、酸素、ケイ素、窒素、イオウ、リン等の原子を有していてもよい。アルキルアミンは、１種のみであっても２種以上であってもよい。
【００３２】
分散媒の種類は特に制限されず、導体形成組成物の用途に応じて一般に用いられる有機溶媒から選択でき、１種単独で用いても、２種以上を併用してもよい。導体形成組成物を印刷法に適用する場合は、導体形成組成物の粘度コントロールの観点から、テルピネオール、イソボルニルシクロヘキサノール、ジヒドロターピネオール及びジヒドロターピネオールアセテートからなる群より選択される少なくとも１種を含むことが好ましい。
【００３３】
焼結方法は、加熱による焼結やキセノンフラッシュによる光焼結が挙げられ、加熱による焼結の場合、窒素下、水素存在下、蟻酸存在下で行うことが好ましく、緻密かつ体積抵抗値が低い銅膜を得ることができる点で、蟻酸存在下で行うことがより好ましい。
【００３４】
焼結温度は８０〜２００℃で加熱することが好ましい。より低い体積抵抗値を得るために１２０〜２００℃がより好ましく、より緻密な銅膜を得るために１２０〜１８０℃で加熱することが最も好ましい。
【００３５】
焼結した銅の体積抵抗率は、伝送効率の観点から４０μΩ・ｃｍ以下であることが好ましく、発熱量を抑制できる点で３０μΩ・ｃｍ以下であることがより好ましく、信頼性の観点から２０μΩ・ｃｍ以下であることが最も好ましい
【００３６】
次に、シード層４上に電解めっきし、銅層５を形成する（図１（ｃ））。これによって、効率よく、厚い銅層を形成することができる。
【００３７】
次に、絶縁層４上部の銅層をフライカット法によって除去する（図１（ｄ））。銅層を除去する際に絶縁層１の一部を除去することもできる。フライカット法では、例えば、ダイヤモンドバイトによる研削装置を使用する。具体例としては、３００ｍｍウェハ対応のオートマチックサーフェスプレーナ（株式会社ディスコ社製、商品名「ＤＡＳ８９３０」）を用いることができる。なお、フライカット法による銅５ａの上記除去は、平坦化処理ともいえる。
ビアに電極（ビア内の銅層部分）を形成する際に、化学的機械研磨（ＣＭＰ）を必要とせず、従来のプロセスと比較して歩留まりを向上でき、かつ、電極（銅）のディッシングが発生しないことから、高密度に配線形成できるとともに、大幅に製造コストを低減することができる。
【００３８】
以上、本発明の半導体装置製造用部材、及び、それを用いる半導体装置の製造方法等の好適な実施形態について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
【符号の説明】
【００３９】
１…絶縁層、２…ビア、３…半導体素子、４…シード層、５…銅層、６…貫通電極
【図１】
2017157655.tif 000003