(57)【要約】【課題】イコライザ機能を有する構造の構成部材であるキャパシタの電極と基板との間の容量による影響が小さくなり、高周波電流の損失を低減することができる信頼性の高い光変調素子を実現する。【解決手段】基板１１１の上方に形成された光導波路１と、光導波路１の一部分に設けられた位相変調器２と、位相変調器に接続された、下部電極１１ａと上部電極１１ｂとを有するキャパシタ１１と、キャパシタ１１と並列に接続された抵抗体１２と、上部電極１１ｂと一体形成されており、抵抗体１２と電気的に接続された付加部分４とを備えており、付加部分４は、キャパシタ１１（上部電極１１ｂ）よりも小さい面積に形成されている。【選択図】図１
2017181744.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に形成された光導波路と、
前記光導波路の一部分に設けられた位相変調器と、
前記位相変調器に接続された、下部電極と上部電極とを有するキャパシタと、
前記キャパシタと並列に接続された抵抗体と、
前記上部電極と一体形成されており、前記抵抗体と接続された付加部分と
を含み、
前記付加部分は、前記キャパシタよりも小さい面積に形成されていることを特徴とする光変調素子。
【請求項２】
前記抵抗体と接続された導電層を更に含み、
前記付加部分は、前記導電層と接続された接続部を有することを特徴とする請求項１に記載の光変調素子。
【請求項３】
前記位相変調器とその上方の前記下部電極との間に絶縁層が形成されていることを特徴とする請求項１又は２に記載の光変調素子。
【請求項４】
前記上部電極は、前記下部電極よりも小さい面積に形成されていることを特徴とする請求項１〜３のいずれか１項に記載の光変調素子。
【請求項５】
前記キャパシタの直上に配置された、前記位相変調器を駆動する駆動回路を更に含むことを特徴とする請求項１〜４のいずれか１項に記載の光変調素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光変調素子に関するものである。
【背景技術】
【０００２】
近時では、シリコンを用いて作製した光デバイスの集積化による次世代の光インターコネクトの技術開発が進められている。この技術は、シリコンを用いて作製した光導波路、波長分波器、光変調器や受光器等の光デバイスを１つの基板上に一括集積することにより実現される。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】S.Spector et al., "Compact carrier injection based Mach-Zehnder modulator in silicon," presented at the presented at the Integr. Photon. Nanophoton. Res. Appl. Conf., Salt Lake City, UT, 2007, Paper ITuE5
【非特許文献２】F. Gan et al., ``Compact, Low-Power, High-Speed Silicon Electro-Optic Modulator '', Conference on Lasers and Electro-Optics (CLEO), CTuQ6 2007.
【非特許文献３】25-Gb/s broadband silicon modulator with 0.31-V・cmVπLbased on forward-biased PIN diodes embedded with passive equalizer T Baba et al, Optics express Vol. 23, Issue 26, pp. 32950-32960 (2015)
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記した光デバイスの中でも、光変調器は、電圧を印加することで駆動するデバイスであるため、電極構造を光導波路に設ける必要がある。一般的に、Ｓｉキャリアプラズマ効果を利用した位相変調器におけるＰＮダイオードの接合容量は、通常数十〜数百ｆＦ程度と小さい。ＰＩＮ型ダイオードにおける順方向バイアスの通常数〜数十ｐＦ程度と大きい。この接合容量は、周波数応答を補償するためのイコライザを実装することにより、その合成容量が通常数十〜数百ｆＦ程度と小さくなる。
【０００５】
上記の接合容量は、基板上に形成した電極と基板との間の容量と同等の値である。そのため、入力した高周波電流がイコライザ側へ流れず、電極と基板との間の容量を介して外側に漏れてしまうという問題がある。
【０００６】
本発明は、光変調素子において、イコライザ機能を有する構造の構成部材であるキャパシタの電極と基板との間の容量による影響を小さくし、高周波電流の損失を低減することを目的とする。
【課題を解決するための手段】
【０００７】
一つの態様では、光変調素子は、基板と、前記基板の上方に形成された光導波路と、前記光導波路の一部分に設けられた位相変調器と、前記位相変調器に接続された、下部電極と上部電極とを有するキャパシタと、前記キャパシタと並列に接続された抵抗体と、前記上部電極と一体形成されており、前記抵抗体と接続された付加部分とを含み、前記付加部分は、前記キャパシタよりも小さい面積に形成されている。
【発明の効果】
【０００８】
１つの側面として、光変調素子において、イコライザ機能を有する構造の構成部材であるキャパシタの電極と基板との間の容量による影響を小さくし、高周波電流の損失を低減することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態による光変調素子の概略構成を示す模式図である。
【図２】第１の実施形態による光変調素子の製造方法について工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態による光変調素子の製造方法について工程順に示す概略断面図である。
【図４】図３に引き続き、第１の実施形態による光変調素子の製造方法について工程順に示す概略断面図である。
【図５】第１の実施形態の変形例による光変調素子の概略構成を示す模式図である。
【図６】第２の実施形態による光変調素子の概略構成を示す模式図である。
【図７】第３の実施形態による光変調素子の概略構成を示す模式図である。
【図８】第４の実施形態による光変調素子の概略構成を示す模式図である。
【発明を実施するための形態】
【００１０】
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、光変調素子の構成及びその製造方法について説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
【００１１】
（第１の実施形態）
図１は、第１の実施形態による光変調素子の概略構成を示す模式図であり、（ａ）が平面図、（ｂ）が（ａ）の破線Ｉ−Ｉ'に沿った断面図である。
【００１２】
−光変調素子の構成−
この光変調素子は、マッハツェンダ変調器の両アームを構成する光導波路コア１と、その一部分に設けられたＰＩＮダイオードを有する位相変調器２と、イコライザ機能を有する構造３とを備えて構成されている。
【００１３】
構造３は、周波数応答を補償するためのものであり、キャパシタ１１及び低域の周波数応答をフラットにするための抵抗体１２が並列に接続されてなる。
キャパシタ１１は、平行平板キャパシタであり、導電物、例えばＡｌからなる下部電極１１ａ及び上部電極１１ｂと、両者間に挿入された誘電体膜１１ｃとを有して構成されている。
【００１４】
光導波路コア１、位相変調器２、及び抵抗体１２は、ＳＯＩ基板１０１（シリコン基板１１１、絶縁層１１２、及びシリコン層１１３の積層構造）のシリコン層１１３に形成されている。本実施形態では、光導波路コア１及び位相変調器２を有する光導波路として、側面格子型光導波路を例示する。側面格子型光導波路の代わりに、リブ型光導波路としても良い。
【００１５】
光導波路コア１は、シリコン層１１３のノンドープ領域である。シリコン層１１３への不純物の導入により、光導波路コア１を挟んでＮ型領域とＰ型領域とが形成されている。Ｎ型領域は、低濃度Ｎ型領域１１３ａ、高濃度Ｎ型領域１１３ｂ、抵抗体１２である低濃度Ｎ型領域、及び高濃度Ｎ型領域１１３ｃを有して構成されている。Ｐ型領域は、低濃度Ｐ型領域１１３ｄ及び高濃度Ｎ型領域１１３ｅを有して構成されている。位相変調器２は、低濃度Ｎ型領域１１３ａ（フィン状）及び高濃度Ｎ型領域１１３ｂと、低濃度Ｐ型領域１１３ｄ（フィン状）及び高濃度Ｎ型領域１１３ｅとを有して構成されている。光導波路コア１及び位相変調器２において、ＰＩＮ接合が形成される。
【００１６】
本実施形態では、キャパシタ１１の上部電極１１ｂと同一材料で一体形成されており、抵抗体１２と電気的に接続された付加部分４が形成されている。付加部分４は、キャパシタ１１の面積（キャパシタ１１では、下部電極１１ａと上部電極１１ｂとが同一面積とされており、例えば上部電極１１ｂの面積）よりも小さい面積に形成されている。具体的には、キャパシタ１１は、横方向の長さが位相変調器２と同じ２５０μｍ程度であり、縦方向の長さが６０μｍ程度とされている。これに対して、付加部分４は、横方向の長さが１０μｍ程度、縦方向の長さが３μｍ程度とされている。抵抗体１２には導電層１３が接続されている。付加部分４は、抵抗体１２との電気的接続をとるべく、導電層１３と接続される接続部４ａが形成されている。
【００１７】
付加部分４をキャパシタ１１よりも小さいサイズに形成することにより、付加部分４とＳＯＩ基板１０１との間に生成される容量がキャパシタ１１の容量よりも十分に小さくなり、入力した高周波電流が確実に抵抗体１２側へ流れるようになる。これにより、高周波電流の損失が低減される。
【００１８】
−光変調素子の製造方法−
以下、本実施形態による光変調素子の製造方法について説明する。
図２〜図４は、第１の実施形態による光変調素子の製造方法について工程順に示す概略断面図である。
【００１９】
先ず、図２（ａ）に示すように、光導波路コア１、低濃度Ｎ型領域１１３ａ、高濃度Ｎ型領域１１３ｂ、抵抗体１２、高濃度Ｎ型領域１１３ｃ、低濃度Ｐ型領域１１３ｄ、及び高濃度Ｎ型領域１１３ｅを形成する。
詳細には、ＳＯＩ基板１０１（シリコン基板１１１、絶縁層１１２、及びシリコン層１１３の積層構造）を用意し、シリコン層１１３（厚み０．２２μｍ程度）に不純物をイオン注入する。Ｎ型不純物には例えばリン（Ｐ）を用い、低濃度（Ｎ-）としては１×１０18／ｃｍ3程度に、高濃度（Ｎ+）としては１×１０20／ｃｍ3程度にイオン注入する。Ｐ型不純物には例えばホウ素（Ｂ）を用い、低濃度（Ｐ-）としては１×１０18／ｃｍ3程度に、高濃度（Ｐ+）としては１×１０20／ｃｍ3程度にイオン注入する。
【００２０】
以上により、シリコン層１１３に、ノンドープの光導波路コア１の左側には順に低濃度Ｎ型領域１１３ａ、高濃度Ｎ型領域１１３ｂ、抵抗体１２、及び高濃度Ｎ型領域１１３ｃが形成される。シリコン層１１３の右側には順に低濃度Ｐ型領域１１３ｄ及び高濃度Ｎ型領域１１３ｅが形成される。
【００２１】
続いて、図２（ｂ）に示すように、シリコン層１１３を加工する。
詳細には、リソグラフィー及びドライエッチングによりシリコン層１１３を所定形状に加工する。これにより、図１のように、マッハツェンダ変調器の両アームを構成する光導波路コア１、及びその両側の一部分に位相変調器２が形成される。位相変調器２は、低濃度Ｎ型領域１１３ａ（フィン状）及び高濃度Ｎ型領域１１３ｂと、低濃度Ｐ型領域１１３ｄ（フィン状）及び高濃度Ｎ型領域１１３ｅとを有して構成されている。
【００２２】
続いて、図２（ｃ）に示すように、第１絶縁層１０２を形成する。
詳細には、例えばＣＶＤ法により、シリコン層１１３を覆うように絶縁層１１２上に絶縁物、例えばＳｉＯ2を例えば０．５μｍ程度の厚みに堆積する。以上により、シリコン層１１３を覆い、クラッド層として機能する第１絶縁層１０２が形成される。
【００２３】
続いて、図２（ｄ）に示すように、第１絶縁層１０２に開口１０２ａ，１０２ｂ，１０２ｃを形成する。
詳細には、リソグラフィー及びドライエッチングにより、第１絶縁層１０２に、高濃度Ｎ型領域１１３ｃの表面を露出する開口１０２ａ、高濃度Ｎ型領域１１３ａの表面を露出する１０２ｂ、及び高濃度Ｎ型領域１１３ｅの表面を露出する１０２ｃを形成する。
【００２４】
続いて、図３（ａ）に示すように、第１導電層１０３を形成し、これを加工する。
詳細には、先ず、例えばスパッタ法により、シリコン層１１３及び第１絶縁層１０２を覆うように絶縁層１１２上に導電物、例えばＡｌを例えば０．５μｍ程度の厚みに堆積する。これにより、第１絶縁層１０２の開口１０２ａ，１０２ｂ，１０２ｃを埋め込む第１導電層１０３が形成される。
【００２５】
次に、リソグラフィー及びドライエッチングにより第１導電層１０３に溝１０３ａ，１０３ｂを形成し、第１導電層１０３を分断する。分断された第１導電層１０３のうち、開口１０２ａを埋め込み第１絶縁層１０２上で延在する部分が図１の導電層１３に、開口１０２ｂを埋め込む部分が図１の下部電極１１ａになる。
【００２６】
続いて、図３（ｂ）に示すように、第２絶縁層１０４を形成する。
詳細には、例えばＣＶＤ法により、分断された第１導電層１０３を覆うように絶縁物、例えばＳｉＯ2を例えば１．０μｍ程度の厚みに堆積する。以上により、第１導電層１０３を覆って溝１０３ａ，１０３ｂで第１絶縁層１０２と接触し、クラッド層として機能する第２絶縁層１０４が形成される。
【００２７】
続いて、図４（ａ）に示すように、第２絶縁層１０４に開口１０４ａ，１０４ｂを形成する。
詳細には、リソグラフィー及びドライエッチングにより、第２絶縁層１０４に、第１導電層１０３（図１の導電層１３）の表面を露出する開口１０４ａ、第１導電層１０３（高濃度Ｐ型領域１１３ｅと接続される部分）の表面を露出する開口１０４ｂを形成する。
【００２８】
続いて、図４（ｂ）に示すように、第２導電層１０５を形成し、これを加工する。
詳細には、先ず、例えばスパッタ法により、開口１０４ａ，１０４ｂを埋め込み第２絶縁層１０４を覆うように導電物、例えばＡｌを例えば１．０μｍ程度の厚みに堆積する。これにより、第２絶縁層１０４の開口１０４ａ，１０４ｂを埋め込む第２導電層１０５が形成される。
【００２９】
次に、リソグラフィー及びドライエッチングにより第２導電層１０５に溝１０５ａを形成し、第２導電層１０５を分断する。分断された第２導電層１０５のうち、開口１０４ａを埋め込み第２絶縁層１０４上で延在する部分が、図１の上部電極１１ｂ及びこれと一体形成された付加部分４となる。開口１０４ａを埋め込み第１導電層１０３（図１の導電膜層１３）と接続される部分が、図１の接続部４ａとなる。
【００３０】
なお、本実施形態の光変調素子では、キャパシタ１１の直下にシリコン基板１１１との容量成分が存在するが、ＰＩＮダイオードの大きな接合容量が並列に配置されているため、高周波電流の損失の影響は小さい。
【００３１】
以上説明したように、本実施形態によれば、イコライザ機能を有する構造３の構成部材であるキャパシタ１１の上部電極１１ｂとシリコン基板１１１との間の容量による影響が小さくなり、高周波電流の損失を低減することができる高信頼性の光変調素子が実現する。
【００３２】
（変形例）
以下、第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様の光変調素子を開示するが、イコライザ機能を有する構造の構成部材であるキャパシタの周辺構成が若干異なる点で第１の実施形態と相違する。
図５は、第１の実施形態の変形例の概略構成を示す模式図であり、（ａ）が平面図、（ｂ）が（ａ）の破線Ｉ−Ｉ'に沿った断面図である。第１の実施形態による光変調素子と同じ構成部材については同符号を付す。
【００３３】
この光変調素子は、マッハツェンダ変調器の両アームを構成する光導波路コア１と、その一部分に設けられたＰＩＮダイオードを有する位相変調器２と、イコライザ機能を有する構造３とを備えて構成されている。
【００３４】
構造３は、周波数応答を補償するためのものであり、キャパシタ１１及び低域の周波数応答をフラットにするための抵抗体１２が並列に接続されてなる。
キャパシタ１１は、平行平板キャパシタであり、導電物、例えばＡｌからなる下部電極１１ａ及び上部電極１１ｂと、両者間に挿入された誘電体膜１１ｃとを有して構成されている。
【００３５】
光導波路コア１、位相変調器２、及び抵抗体１２は、ＳＯＩ基板１０１（シリコン基板１１１、絶縁層１１２、及びシリコン層１１３の積層構造）のシリコン層１１３に形成されている。本実施形態では、光導波路コア１及び位相変調器２を有する光導波路として、側面格子型光導波路を例示する。側面格子型光導波路の代わりに、リブ型光導波路としても良い。
【００３６】
光導波路コア１は、シリコン層１１３のノンドープ領域である。シリコン層１１３への不純物の導入により、光導波路コア１を挟んでＮ型領域とＰ型領域とが形成されている。Ｎ型領域は、低濃度Ｎ型領域１１３ａ、高濃度Ｎ型領域１１３ｂ、抵抗体１２である低濃度Ｎ型領域、及び高濃度Ｎ型領域１１３ｃを有して構成されている。Ｐ型領域は、低濃度Ｐ型領域１１３ｄ及び高濃度Ｎ型領域１１３ｅを有して構成されている。位相変調器２は、低濃度Ｎ型領域１１３ａ（フィン状）及び高濃度Ｎ型領域１１３ｂと、低濃度Ｐ型領域１１３ｄ（フィン状）及び高濃度Ｎ型領域１１３ｅとを有して構成されている。光導波路コア１及び位相変調器２において、ＰＩＮ接合が形成される。
【００３７】
本例では、キャパシタ１１の上部電極１１ｂと同一材料で一体形成されており、抵抗体１２と電気的に接続された付加部分４が形成されている。付加部分４は、キャパシタ１１の面積（キャパシタ１１では、下部電極１１ａと上部電極１１ｂとが同一面積とされており、例えば上部電極１１ｂの面積）よりも小さい面積に形成されている。具体的には、キャパシタ１１は、横方向の長さが位相変調器２と同じ２５０μｍ程度であり、縦方向の長さが６０μｍ程度とされている。これに対して、付加部分４は、横方向の長さが１０μｍ程度、縦方向の長さが３μｍ程度とされている。抵抗体１２には導電層１３が接続されている。付加部分４は、抵抗体１２との電気的接続をとるべく、導電層１３と接続される接続部４ａが形成されている。
【００３８】
付加部分４をキャパシタ１１よりも小さいサイズに形成することにより、付加部分４とＳＯＩ基板１０１との間に生成される容量がキャパシタ１１の容量よりも十分に小さくなり、入力した高周波電流が確実に抵抗体１２側へ流れるようになる。これにより、高周波電流の損失が低減される。
【００３９】
本例では、シリコン層１１３と下部電極１１ａとの間に、絶縁物からなる底上げ部２１が形成されている。この底上げ部２１を形成することにより、下部電極１１ａは底上げ部２１を覆うように形成される。このとき、下部電極１１ａのエッジ部２２は、上方へ突出することなく下方へ向かうように緩やかなカーブに形成される。これにより、下部電極１１ａのエッジ部２２において、上部電極１１ｂとの所期の距離が確実に保持され、エッジ部２２における上部電極１１ｂとの不測の接触が抑止される。
【００４０】
底上げ部２１を形成するには、第１の実施形態で説明した図２（ｄ）の工程において、第１絶縁層１０２を加工する際に、高濃度Ｎ型領域１１３ｂ上に第１絶縁層１０２を残すようにすれば良い。この残存した第１絶縁層１０２が底上げ部２１となる。
【００４１】
以上説明したように、本例によれば、イコライザ機能を有する構造３の構成部材であるキャパシタ１１の上部電極１１ｂとシリコン基板１１１との間の容量による影響が小さくなり、高周波電流の損失を低減することができる高信頼性の光変調素子が実現する。
【００４２】
（第２の実施形態）
以下、第２の実施形態について説明する。本実施形態では、第１の実施形態と同様の光変調素子を開示するが、イコライザ機能を有する構造の構成部材であるキャパシタの形状が若干異なる点で第１の実施形態と相違する。第１の実施形態の変形例は、本実施形態にも適用可能であり、以下の例では、当該変形例を適用したものについて説明する。
図６は、第２の実施形態の概略構成を示す模式図であり、（ａ）が平面図、（ｂ）が（ａ）の破線Ｉ−Ｉ'に沿った断面図である。第１の実施形態の変形例による光変調素子と同じ構成部材については同符号を付す。
【００４３】
この光変調素子は、マッハツェンダ変調器の両アームを構成する光導波路コア１と、その一部分に設けられたＰＩＮダイオードを有する位相変調器２と、イコライザ機能を有する構造３とを備えて構成されている。
【００４４】
構造３は、周波数応答を補償するためのものであり、キャパシタ３１及び低域の周波数応答をフラットにするための抵抗体１２が並列に接続されてなる。
キャパシタ３１は、平行平板キャパシタであり、導電物、例えばＡｌからなる下部電極１１ａ及び上部電極３１ａと、両者間に挿入された誘電体膜１１ｃとを有して構成されている。本実施形態では、上部電極３１ａが下部電極１１ａよりも小さいサイズに形成されており、平面視で上部電極３１ａが下部電極１１ａに包含されるように配置されており、上部電極３１ａのサイズに相当する部分がキャパシタ３１となる。キャパシタ３１は、第１の実施形態におけるキャパシタ１１と同等の容量を確保すべく、例えばキャパシタ１１と同じ面積とされている。
【００４５】
光導波路コア１、位相変調器２、及び抵抗体１２は、ＳＯＩ基板１０１（シリコン基板１１１、絶縁層１１２、及びシリコン層１１３の積層構造）のシリコン層１１３に形成されている。本実施形態では、光導波路コア１及び位相変調器２を有する光導波路として、側面格子型光導波路を例示する。側面格子型光導波路の代わりに、リブ型光導波路としても良い。
【００４６】
光導波路コア１は、シリコン層１１３のノンドープ領域である。シリコン層１１３への不純物の導入により、光導波路コア１を挟んでＮ型領域とＰ型領域とが形成されている。Ｎ型領域は、低濃度Ｎ型領域１１３ａ、高濃度Ｎ型領域１１３ｂ、抵抗体１２である低濃度Ｎ型領域、及び高濃度Ｎ型領域１１３ｃを有して構成されている。Ｐ型領域は、低濃度Ｐ型領域１１３ｄ及び高濃度Ｎ型領域１１３ｅを有して構成されている。位相変調器２は、低濃度Ｎ型領域１１３ａ（フィン状）及び高濃度Ｎ型領域１１３ｂと、低濃度Ｐ型領域１１３ｄ（フィン状）及び高濃度Ｎ型領域１１３ｅとを有して構成されている。光導波路コア１及び位相変調器２において、ＰＩＮ接合が形成される。
【００４７】
本実施形態では、キャパシタ３１の上部電極３１ａと同一材料で一体形成されており、抵抗体１２と電気的に接続された付加部分４が形成されている。付加部分４は、キャパシタ３１の面積（キャパシタ３１では、上部電極３１ａが下部電極１１ａよりも小さい面積とされており、上部電極３１ａの面積）よりも小さい面積に形成されている。具体的には、上部電極３１ａは、横方向の長さが１５０μｍ、縦方向の長さが１００μｍ程度とされている。これに対して、付加部分４は、横方向の長さが１０μｍ程度、縦方向の長さが３μｍ程度とされている。抵抗体１２には導電層１３が接続されている。付加部分４は、抵抗体１２との電気的接続をとるべく、導電層１３と接続される接続部４ａが形成されている。
【００４８】
付加部分４をキャパシタ３１よりも小さいサイズに形成することにより、付加部分４とＳＯＩ基板１０１との間に生成される容量がキャパシタ３１の容量よりも十分に小さくなり、入力した高周波電流が確実に抵抗体１２側へ流れるようになる。これにより、高周波電流の損失が低減される。
【００４９】
以上説明したように、本実施形態によれば、イコライザ機能を有する構造３の構成部材であるキャパシタ３１の上部電極３１ａとシリコン基板１１１との間の容量による影響が小さくなり、高周波電流の損失を低減することができる高信頼性の光変調素子が実現する。
【００５０】
（第３の実施形態）
以下、第３の実施形態について説明する。本実施形態では、第１の実施形態と同様の光変調素子を開示するが、イコライザ機能を有する構造の構成部材に抵抗体を含まない点で第１の実施形態と相違する。第１の実施形態の変形例は、本実施形態にも適用可能であり、以下の例では、当該変形例を適用したものについて説明する。
図７は、第３の実施形態の概略構成を示す模式図であり、（ａ）が平面図、（ｂ）が（ａ）の破線Ｉ−Ｉ'に沿った断面図である。第１の実施形態の変形例による光変調素子と同じ構成部材については同符号を付す。
【００５１】
この光変調素子は、マッハツェンダ変調器の両アームを構成する光導波路コア１と、その一部分に設けられたＰＩＮダイオードを有する位相変調器２と、イコライザ機能を有する構造３とを備えて構成されている。
【００５２】
構造３は、周波数応答を補償するためのものであり、キャパシタ１１を有している。本実施形態では、抵抗体は設けられていない。
キャパシタ１１は、平行平板キャパシタであり、導電物、例えばＡｌからなる下部電極１１ａ及び上部電極１１ｂと、両者間に挿入された誘電体膜１１ｃとを有して構成されている。
【００５３】
光導波路コア１、位相変調器２、及び抵抗体１２は、ＳＯＩ基板１０１（シリコン基板１１１、絶縁層１１２、及びシリコン層１１３の積層構造）のシリコン層１１３に形成されている。本実施形態では、光導波路コア１及び位相変調器２を有する光導波路として、側面格子型光導波路を例示する。側面格子型光導波路の代わりに、リブ型光導波路としても良い。
【００５４】
光導波路コア１は、シリコン層１１３のノンドープ領域である。シリコン層１１３への不純物の導入により、光導波路コア１を挟んでＮ型領域とＰ型領域とが形成されている。Ｎ型領域は、低濃度Ｎ型領域１１３ａ、高濃度Ｎ型領域１１３ｂ、抵抗体１２である低濃度Ｎ型領域、及び高濃度Ｎ型領域１１３ｃを有して構成されている。Ｐ型領域は、低濃度Ｐ型領域１１３ｄ及び高濃度Ｎ型領域１１３ｅを有して構成されている。位相変調器２は、低濃度Ｎ型領域１１３ａ（フィン状）及び高濃度Ｎ型領域１１３ｂと、低濃度Ｐ型領域１１３ｄ（フィン状）及び高濃度Ｎ型領域１１３ｅとを有して構成されている。光導波路コア１及び位相変調器２において、ＰＩＮ接合が形成される。
【００５５】
本実施形態では、イコライザ機能を有する構造３としてキャパシタ１１のみが設けられており、抵抗体を有しない。そのため、抵抗体と接続するための付加部分が不要であり、上部電極１１ｂから延在する付加部分を有していない。この構成により、高周波電流の損失が確実に抑止される。
【００５６】
（第４の実施形態）
以下、第３の実施形態について説明する。本実施形態では、光変調素子に、位相変調器２を駆動するドライバ回路が配される場合について開示する。光変調素子としては、第１〜第３の実施形態及び変形例のいずれも適用できるが、以下の例では、第１の実施形態の変形例を適用したものについて説明する。
図８は、第４の実施形態の概略構成を示す模式図であり、（ａ）が平面図、（ｂ）が（ａ）の破線Ｉ−Ｉ'に沿った断面図である。第１の実施形態の変形例による光変調素子と同じ構成部材については同符号を付す。
【００５７】
この光変調素子では、キャパシタ１１の直上に、位相変調器２を駆動するドライバ回路４１が装荷されている。ドライバ回路４１は、上部電極１１等とボールグリッドアレイ４２により電気的に接続されている。
【００５８】
本実施形態によれば、イコライザ機能を有する構造３の構成部材であるキャパシタ１１の上部電極１１ｂとシリコン基板１１１との間の容量による影響が小さくなり、高周波電流の損失を低減することができる高信頼性の光変調素子が実現する。
【００５９】
第４の実施形態による光変調素子は、例えばトランシーバ等に適用される。この場合、光導波路コア１の一端に例えばレーザが、他端に例えばＳＯＡ（Semiconductor Optical Amplifier）及び出力光導波路が設けられてトランシーバが構成される。
【００６０】
以下、光変調素子の諸態様について、付記としてまとめて記載する。
【００６１】
（付記１）基板と、
前記基板の上方に形成された光導波路と、
前記光導波路の一部分に設けられた位相変調器と、
前記位相変調器に接続された、下部電極と上部電極とを有するキャパシタと、
前記キャパシタと並列に接続された抵抗体と、
前記上部電極と一体形成されており、前記抵抗体と接続された付加部分と
を含み、
前記付加部分は、前記キャパシタよりも小さい面積に形成されていることを特徴とする光変調素子。
【００６２】
（付記２）前記抵抗体と接続された導電層を更に含み、
前記付加部分は、前記導電層と接続された接続部を有することを特徴とする付記１に記載の光変調素子。
【００６３】
（付記３）前記位相変調器とその上方の前記下部電極との間に絶縁層が形成されていることを特徴とする付記１又は２に記載の光変調素子。
【００６４】
（付記４）前記上部電極は、前記下部電極よりも小さい面積に形成されていることを特徴とする付記１〜３のいずれか１項に記載の光変調素子。
【００６５】
（付記５）基板と、
前記基板の上方に形成された光導波路と、
前記光導波路の一部分に設けられた位相変調器と、
前記位相変調器に接続された、下部電極と上部電極とを有するキャパシタと
を含み、
前記上部電極は、当該上部電極から延在する付加部分を有していないことを特徴とする光変調素子。
【００６６】
（付記６）前記キャパシタの直上に配置された、前記位相変調器を駆動する駆動回路を更に含むことを特徴とする付記１〜５のいずれか１項に記載の光変調素子。
【符号の説明】
【００６７】
１  光導波路コア
２  位相変調器
３  イコライザ機能を有する構造
４  付加部分
４ａ  接続部
１１，３１  キャパシタ
１１ｂ，３１ａ  上部電極
１１ａ  下部電極
１１ｃ  誘電体膜
１２  抵抗体
１３  導電層
２１  底上げ部
２２  エッジ部
４１  ドライバ回路
４２  ボールグリッドアレイ
１０１  ＳＯＩ基板
１０２  第１絶縁層
１０２ａ，１０２ｂ，１０２ｃ，１０４ａ，１０４ｂ  開口
１０３  第１導電層
１０３ａ，１０３ｂ，１０５ａ  溝
１０４  第２絶縁層
１０５  第２導電層
１１１  シリコン基板
１１２  酸化層
１１３  シリコン層
１１３ａ  低濃度Ｎ型領域
１１３ｂ，１１３ｃ  高濃度Ｎ型領域
１１３ｄ  低濃度Ｐ型領域
１１３ｅ  高濃度Ｎ型領域
【図１】
2017181744.tif 000003
【図２】
2017181744.tif 000004
【図３】
2017181744.tif 000005
【図４】
2017181744.tif 000006
【図５】
2017181744.tif 000007
【図６】
2017181744.tif 000008
【図７】
2017181744.tif 000009
【図８】
2017181744.tif 000010