(57)【要約】【課題】バースト誤りの発生を確実に検出するシリアルデータ受信装置を提供する。【解決手段】受信装置２０は、受信したシリアルデータ信号のレベルを検出するデシリアライザ回路２１と、受信したシリアルデータ信号の誤りを検出する誤り検出回路２２と、受信したシリアルデータ信号のレベル及び誤りに基づいて受信装置２０の動作を制御する制御回路２６とを備える。制御回路２６は、受信したシリアルデータ信号の誤りを誤り検出回路２２により検出したとき、かつ、受信したシリアルデータ信号の振幅が第１のしきい値Ｔｈ１よりも大きいとき、又は、受信したシリアルデータ信号の振幅が、第１のしきい値Ｔｈ１よりも小さい第２のしきい値Ｔｈ２よりも小さいとき、又は、受信したシリアルデータ信号の中心電圧が予め決められた電圧範囲の外にあるとき、シリアルデータ信号の受信を停止する。【選択図】図１
2017005600.tif 000002
【特許請求の範囲】
【請求項１】
シリアルデータ送信装置からシリアルデータ信号を受信するシリアルデータ受信装置において、前記シリアルデータ受信装置は、
前記受信したシリアルデータ信号のレベルを検出するレベル検出回路と、
前記受信したシリアルデータ信号の誤りを検出する誤り検出回路と、
前記受信したシリアルデータ信号のレベル及び誤りに基づいて前記シリアルデータ受信装置の動作を制御する制御回路とを備え、
前記制御回路は、
前記誤り検出回路により前記受信したシリアルデータ信号の誤りを検出したとき、かつ、
前記受信したシリアルデータ信号の振幅が第１のしきい値よりも大きいとき、又は、前記受信したシリアルデータ信号の振幅が、前記第１のしきい値よりも小さい第２のしきい値よりも小さいとき、又は、前記受信したシリアルデータ信号の中心電圧が予め決められた電圧範囲の外にあるとき、
前記シリアルデータ信号の受信を停止することを特徴とするシリアルデータ受信装置。
【請求項２】
前記制御回路は、
前記誤り検出回路により前記受信したシリアルデータ信号の誤りを検出したとき、かつ、
前記受信したシリアルデータ信号の振幅が前記第１のしきい値よりも大きいとき、又は、前記受信したシリアルデータ信号の振幅が前記第２のしきい値よりも小さいとき、又は、前記受信したシリアルデータ信号の中心電圧が前記電圧範囲の外にあるとき、
前記シリアルデータ信号の送信の停止を指示する第１の制御信号を前記シリアルデータ送信装置に送ることを特徴とする請求項１記載のシリアルデータ受信装置。
【請求項３】
前記シリアルデータ送信装置は、複数の誤り訂正符号のうちの１つを選択的に用いて符号化されたシリアルデータ信号を前記シリアルデータ受信装置に送信し、
前記制御回路は、
前記誤り検出回路により前記受信したシリアルデータ信号の誤りを検出したとき、かつ、
前記受信したシリアルデータ信号の振幅が前記第１のしきい値以下であるとき、かつ、前記受信したシリアルデータ信号の振幅が前記第２のしきい値以上であるとき、かつ、前記受信したシリアルデータ信号の中心電圧が前記電圧範囲内にあるとき、
前記誤り訂正符号の変更を指示する第２の制御信号を前記シリアルデータ送信装置に送ることを特徴とする請求項１又は２記載のシリアルデータ受信装置。
【請求項４】
前記シリアルデータ受信装置は、共通の信号線を介して、前記シリアルデータ送信装置から前記シリアルデータ信号を受信し、前記シリアルデータ送信装置に前記第１及び第２の制御信号を送信することを特徴とする請求項３記載のシリアルデータ受信装置。
【請求項５】
前記シリアルデータ受信装置は、外部のプロセッサを介して、前記シリアルデータ送信装置に前記第１及び第２の制御信号を送信することを特徴とする請求項３記載のシリアルデータ受信装置。
【請求項６】
前記シリアルデータ送信装置は、インターリービングされたシリアルデータ信号を前記シリアルデータ受信装置に送信し、
前記シリアルデータ受信装置は、前記受信したシリアルデータ信号をデインターリービングするデインターリーバ回路をさらに備えることを特徴とする請求項１〜５のうちの１つに記載のシリアルデータ受信装置。
【請求項７】
前記第１のしきい値、前記第２のしきい値、及び前記電圧範囲は可変であることを特徴とする請求項１〜６のうちの１つに記載のシリアルデータ受信装置。
【請求項８】
前記制御回路は、
前記誤り検出回路により前記受信したシリアルデータ信号の誤りを検出した頻度と、
前記受信したシリアルデータ信号の振幅が前記第１のしきい値よりも大きくなるか、前記受信したシリアルデータ信号の振幅が前記第２のしきい値よりも小さくなるか、前記受信したシリアルデータ信号の中心電圧が前記電圧範囲の外になった頻度とに基づいて、
前記第１のしきい値、前記第２のしきい値、及び前記電圧範囲を決定することを特徴とする請求項７記載のシリアルデータ受信装置。
【請求項９】
信号線を介して互いに接続された、前記シリアルデータ送信装置と、請求項１〜８のうちの１つに記載のシリアルデータ受信装置とを備えることを特徴とするシリアルデータ伝送システム。
【請求項１０】
請求項９記載のシリアルデータ伝送システムを備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアルデータ受信装置、シリアルデータ伝送システム、及び電子機器に関する。
【背景技術】
【０００２】
伝送速度の増大に対処するために、また、信号線の本数の増加を抑えるために、パラレルインターフェースのシリアルインターフェースへの置き換えが進んでいる（例えば、特許文献１を参照）。
【０００３】
シリアルインターフェースを備えた送信装置及び受信装置を含むシリアルデータ伝送システムでは、送信装置から受信装置にクロック信号を送信するために、データ信号を送信するための信号線を共用してもよい。この場合、受信装置は、受信したデータ信号からクロック信号を再生する。
【０００４】
高速シリアル通信では、パラレル通信に比べ、伝送路上に発生するノイズの影響によって通信品質の低下が引き起こされやすい。このノイズの影響を回避するために、誤り訂正符号を付加したデータ信号を送信する送信装置と、その誤り訂正符号を用いて伝送路上で生じたデータ信号の誤りを訂正する受信装置とを含むデータ伝送システムが知られている（例えば、特許文献２を参照）。また、伝送路上の通信品質（伝送路品質）に応じて誤り訂正符号を変更し、よりノイズ耐性を高める技術が知られている。
【０００５】
特許文献２の発明は、ＦＥＣ（フォーワード・エラー・コレクション）を用いて、通信網におけるデータエラーと遅延のいずれか、もしくは、両方を含むデータ受信状態に基づき通信速度制御を行い、データを送信する。特許文献２の発明は、データのエラーに関する情報を受信した場合に、データの通信速度の大小により、通信網におけるデータのエラーの発生パターンがバースト的であるかを判別し、その判別結果に基づいてＦＥＣのパラメータを算出する。このように、発生したエラーがバースト的であるかどうかを判別し、バーストエラーを除いたエラーに適した値にＦＥＣの冗長度を変更することにより、ＦＥＣの冗長度が過度に大きくなってしまう弊害が防止される。また、通信速度制御機能より取得した通信速度に応じて最適なＦＥＣのパラメータを算出することで、通信速度制御機能と連携したＦＥＣパラメータの変更が可能になる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献２の発明では、誤り訂正後の誤り率に基づいて、又は、誤り訂正前後の誤り連続サイズがしきい値以上であるかどうかに基づいて、バースト誤りが発生しているか否かを判断している。しかし、受信装置が、受信したデータ信号から再生したクロック信号に基づいて動作するディジタル回路を含む場合、以下のような問題がある。受信装置で受信されたデータ信号にバースト誤りが生じている場合、受信装置はデータ信号からクロック信号を再生することができない。この場合、受信装置のディジタル回路が動作しないので、誤り訂正を行ってバースト誤りを検出することができず、また、受信装置から送信装置に要求信号（誤り訂正符号を変更する信号など）を送ることもできなくなる。このため、送信装置及び受信装置が互いに通信できない状態が続き、一定時間が経過した後で通信をリセットしなければならない。
【０００７】
このため、受信装置においてバースト誤りの発生を確実に検出するための新規な方法が必要とされる。
【０００８】
本発明の目的は、バースト誤りの発生を確実に検出することができるシリアルデータ受信装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様に係るシリアルデータ受信装置によれば、
シリアルデータ送信装置からシリアルデータ信号を受信するシリアルデータ受信装置において、前記シリアルデータ受信装置は、
前記受信したシリアルデータ信号のレベルを検出するレベル検出回路と、
前記受信したシリアルデータ信号の誤りを検出する誤り検出回路と、
前記受信したシリアルデータ信号のレベル及び誤りに基づいて前記シリアルデータ受信装置の動作を制御する制御回路とを備え、
前記制御回路は、
前記誤り検出回路により前記受信したシリアルデータ信号の誤りを検出したとき、かつ、
前記受信したシリアルデータ信号の振幅が第１のしきい値よりも大きいとき、又は、前記受信したシリアルデータ信号の振幅が、前記第１のしきい値よりも小さい第２のしきい値よりも小さいとき、又は、前記受信したシリアルデータ信号の中心電圧が予め決められた電圧範囲の外にあるとき、
前記シリアルデータ信号の受信を停止することを特徴とする。
【発明の効果】
【００１０】
本発明の態様に係るシリアルデータ受信装置によれば、バースト誤りの発生を確実に検出することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係るシリアルデータ伝送システム１の構成を示すブロック図である。
【図２】図１の信号線３１におけるランダムノイズによって発生するランダム誤りを説明する図である。
【図３】図１の信号線３１におけるバーストノイズによって発生するバースト誤りを説明する図である。
【図４】図１の受信装置２０によって受信される正常なシリアルデータ信号を示す波形図である。
【図５】図１の受信装置２０によって受信される異常に大きな振幅を有するシリアルデータ信号を示す波形図である。
【図６】図１の受信装置２０によって受信される異常に小さな振幅を有するシリアルデータ信号を示す波形図である。
【図７】図１の受信装置２０によって受信される異常に大きな中心電圧を有するシリアルデータ信号を示す波形図である。
【図８】図１の受信装置２０の制御回路２６によって実行されるデータ受信処理を示すフローチャートである。
【図９】本発明の第２の実施形態に係るシリアルデータ伝送システム１Ａの構成を示すブロック図である。
【図１０】図９のシリアルデータ伝送システム１Ａにおけるシリアルデータ信号及び制御信号の伝送を示すタイミングチャートである。
【図１１】本発明の第３の実施形態に係るシリアルデータ伝送システム１Ｂの構成を示すブロック図である。
【図１２】本発明の第４の実施形態に係るシリアルデータ伝送システム１Ｃの構成を示すブロック図である。
【図１３】図１２のシリアルデータ伝送システム１Ｃにおけるデータ信号のインターリービング及びデインターリービングを示す図である。
【図１４】本発明の第５の実施形態に係るシリアルデータ伝送システム１Ｄの構成を示すブロック図である。
【図１５】本発明の第６の実施形態に係るシリアルデータ伝送システム１Ｅの構成を示すブロック図である。
【発明を実施するための形態】
【００１２】
本発明の実施形態に係るシリアルデータ伝送システムの特徴について、以下の図面を用いて詳細に解説する。
【００１３】
第１の実施形態．
図１は、本発明の第１の実施形態に係るシリアルデータ伝送システム１の構成を示すブロック図である。シリアルデータ伝送システム１は、信号線３１，３２を介して互いに接続された送信装置１０及び受信装置２０を備える。送信装置１０及び受信装置２０はそれぞれ、シリアルバスである信号線３１を介してシリアルデータ信号を伝送するシリアルデータ送信装置及びシリアルデータ受信装置である。送信装置１０は、前段の回路からパラレルバスを介して入力された元のパラレルデータ信号をシリアルデータ信号に変換し、信号線３１を介して受信装置２０に送信する。受信装置２０は、信号線３１を介して送信装置１０から受信したシリアルデータ信号を元のパラレルデータ信号に変換し、パラレルバスを介して後段の回路に出力する。
【００１４】
信号線３１は、例えば、ＰＣＩ  Ｅｘｐｒｅｓｓなどの差動信号線路を含むハーネスである。信号線３２は、受信装置２０から送信装置１０に制御信号を送るための任意の信号線を含むハーネスである。
【００１５】
送信装置１０は、誤り訂正符号化回路１１、８Ｂ１０Ｂ符号化回路１２、シリアライザ回路１３、及び制御回路１４を備える。
【００１６】
誤り訂正符号化回路１１は、制御回路１４の制御下で複数の誤り訂正符号のうちの１つを選択的に用いて、入力された元のパラレルデータ信号に対して誤り訂正符号を算出して付加する。誤り訂正符号化回路１１は、例えば、異なる符号化率をそれぞれ有する複数の誤り訂正符号を使用可能である。誤り訂正符号化回路１１の出力信号は、８ビットのパラレルデータ信号として８Ｂ１０Ｂ符号化回路１２に送られる。
【００１７】
８Ｂ１０Ｂ符号化回路１２は、ＤＣ成分を抑制するために、誤り訂正符号化回路１１から送られた信号の８ビットずつのシンボルを、８Ｂ１０Ｂ符号化の予め決められた１０ビットシンボルへ変換する。８Ｂ１０Ｂ符号化回路１２の出力信号は、１０ビットのパラレルデータ信号としてシリアライザ回路１３に送られる。
【００１８】
シリアライザ回路１３は、８Ｂ１０Ｂ符号化回路１２から送られたパラレルデータ信号をシリアルデータ信号に変換し、信号線３１を介して受信装置２０に送信する。
【００１９】
送信装置１０の制御回路１４は、受信装置２０から送られた制御信号に応じて送信装置１０の動作を制御する。特に、制御回路１４は、誤り訂正符号化回路１１で使用する誤り訂正符号を設定し、受信装置２０から送られた制御信号に応じて、誤り訂正符号化回路１１で使用する誤り訂正符号を変更する。また、制御回路１４は、受信装置２０から送られた制御信号に応じて、送信装置１０によるシリアルデータ信号の送信を停止する。
【００２０】
受信装置２０は、デシリアライザ回路２１、誤り検出回路２２、１０Ｂ８Ｂ復号化回路２３、誤り訂正復号化回路２４、レジスタ２５、及び制御回路２６を備える。
【００２１】
デシリアライザ回路２１は、信号線３１を介して送信装置１０から受信したシリアルデータ信号をパラレルデータ信号に変換する。デシリアライザ回路２１の出力信号は、１０ビットのパラレルデータ信号として誤り検出回路２２及び１０Ｂ８Ｂ復号化回路２３に送られる。また、デシリアライザ回路２１は、受信したシリアルデータ信号のレベルを検出するレベル検出回路としても動作する。デシリアライザ回路２１は、検出したレベルを、レジスタ２５に予め設定された電圧しきい値と比較し、受信したシリアルデータ信号のレベルが正常であるか、それとも異常であるかを判断する。電圧しきい値については、図４〜図７を参照して後述する。デシリアライザ回路２１は、比較結果（受信したシリアルデータ信号のレベルが正常であるか、それとも異常であるか）を示す信号を制御回路２６に送る。さらに、デシリアライザ回路２１はクロック再生回路を備え、受信したシリアルデータ信号から受信装置２０の内部動作のためのクロック信号を再生する。
【００２２】
誤り検出回路２２は、デシリアライザ回路２１から送られた信号の１０ビットずつのシンボルを、８Ｂ１０Ｂ符号化の予め決められた１０ビットシンボルと比較することにより、受信したシリアルデータ信号の誤りを検出する。誤り検出回路２２は、受信したシリアルデータ信号における誤りの有無を示す信号を制御回路２６に送る。
【００２３】
１０Ｂ８Ｂ復号化回路２３は、デシリアライザ回路２１から送られた信号の１０ビットずつのシンボルを、８Ｂ１０Ｂ符号化の予め決められた８ビットシンボルへ変換する。１０Ｂ８Ｂ復号化回路２３の出力信号は、８ビットのパラレルデータ信号として誤り訂正復号化回路２４に送られる。
【００２４】
誤り訂正復号化回路２４は、制御回路２６の制御下で複数の誤り訂正符号のうちの１つを選択的に使用する。誤り訂正復号化回路２４は、送信装置１０の誤り訂正符号化回路１１によって付加された誤り訂正符号を用いて、１０Ｂ８Ｂ復号化回路２３から送られたデータ信号の誤りを訂正する。誤り訂正復号化回路２４は、元のパラレルデータ信号を出力する。
【００２５】
受信装置２０の制御回路２６は、デシリアライザ回路２１によって検出されたシリアルデータ信号のレベルと、誤り検出回路２２によって検出されたシリアルデータ信号の誤りとに基づいて、受信装置２０の動作を制御する。制御回路２６は、シリアルデータ信号の誤りを検出したとき、シリアルデータ信号のレベルに基づいて、ランダム誤りが発生しているのか、それともバースト誤りが発生しているのかを判断する。制御回路２６は、ランダム誤り又はバースト誤りの判断結果に基づいて、誤り訂正符号化回路１１で使用する誤り訂正符号を変更させる制御信号、又は、送信装置１０によるシリアルデータ信号の送信を停止させる制御信号を、送信装置１０に送る。シリアルデータ信号の送信を停止させる制御信号を送信装置１０に送ったとき、受信装置２０の制御回路２６は、さらに、誤り検出回路２２による誤りの検出を停止させ、通信時にカウントした誤り検出の回数をリセットする。
【００２６】
送信装置１０の制御回路１４は、例えば、シリアルデータ信号の送信の停止を指示する制御信号を受信してから予め決められた時間が経過したとき、シリアルデータ信号の送信を再開する。受信装置２０において、シリアルデータ信号の伝送を停止する前に誤り検出回路２２により検出された誤りの情報がシリアルデータ信号の伝送の再開後に残っていると、伝送路品質を正確に判断できなくなる。本実施形態では、シリアルデータ信号の送信を停止させる制御信号を送信装置１０に送ったとき、通信時にカウントした誤り検出の回数をリセットすることにより、この問題を回避している。
【００２７】
次に、図２及び図３を参照して、信号線３１を介してシリアルデータ信号を伝送する際に発生するランダム誤り及びバースト誤りについて説明する。
【００２８】
図２は、図１の信号線３１におけるランダムノイズによって発生するランダム誤りを説明する図である。図２の上部に、送信装置１０から送信されたシリアルデータ信号を示し、図２の下部に、信号線３１を介して伝送されて受信装置２０で受信されたシリアルデータ信号を示す。図２は、信号線３１上のランダムノイズの影響により、受信装置２０で受信されたシリアルデータ信号においてビット誤りが発生している状態を示す。この状態では、伝送されるシリアルデータ信号に対して、ランダムノイズが外乱要因として影響し、受信装置２０は、シリアルデータ信号の一部のビット「０」及び「１」が反転してビット「１」及び「０」にそれぞれ変化したものを受信している。このようなランダム誤りの場合には、誤り訂正符号の冗長性を高めることによって、受信装置２０で誤りを訂正することができる。従って、誤り訂正符号の変更を指示する制御信号を受信装置２０から送信装置１０に送ることが有効である。
【００２９】
図３は、図１の信号線３１におけるバーストノイズによって発生するバースト誤りを説明する図である。図３の上部に、送信装置１０から送信されたシリアルデータ信号を示し、図３の下部に、信号線３１を介して伝送されて受信装置２０で受信されたシリアルデータ信号を示す。図３は、信号線３１上のバーストノイズの影響により、受信装置２０で受信されたシリアルデータ信号においてバースト誤りが発生している状態を示す。この状態では、伝送されるシリアルデータ信号に対して、バーストノイズが外乱要因として影響し、受信装置２０は、ビット列「０１０１０１１１０…００１０１０１１」が「０１１１１１１１１…１１１１１１１１」に変化したものを受信している。このようなバースト誤りは、ＥＳＤ（electrostatic discharge）のような突発的なバーストノイズによって引き起こされる場合があり、また、誤りが発生しやすい伝送路品質を有する環境で生じる場合もある。突発的なバーストノイズによってバースト誤りが引き起こされている場合には、受信したシリアルデータ信号のレベルの異常を伴う。異常ノイズのレベルによっては、受信装置２０でクロック信号を再生することができなくなる。
【００３０】
次に、図４〜図７を参照して、デシリアライザ回路２１が受信したシリアルデータ信号のレベルが正常であるか、それとも異常であるかを判断する動作について説明する。
【００３１】
図４は、図１の受信装置２０によって受信される正常なシリアルデータ信号を示す波形図である。図４の波形は、シリアルデータ信号の中心電圧に対して、予め決められたしきい値Ｔｈ１（図５）以下であり、かつ、予め決められたしきい値Ｔｈ２（図６）以上である振幅Ｖａ１を有する。
【００３２】
これに対して、図５〜図７は、異常なレベルを有するシリアルデータ信号の波形を示す。これらのシリアルデータ信号が一定期間にわたって入力されると、受信装置２０は正常なクロック信号を再生できなくなる。
【００３３】
図５は、図１の受信装置２０によって受信される異常に大きな振幅を有するシリアルデータ信号を示す波形図である。図５の波形は、シリアルデータ信号の中心電圧に対して、予め決められたしきい値Ｔｈ１より大きな振幅Ｖａ２を有する。デシリアライザ回路２１は、しきい値Ｔｈ１より大きな振幅を有するシリアルデータ信号を一定期間にわたって継続して受信した場合、受信したシリアルデータ信号のレベルが異常であることを示す信号を制御回路２６に送る。
【００３４】
図６は、図１の受信装置２０によって受信される異常に小さな振幅を有するシリアルデータ信号を示す波形図である。図６の波形は、シリアルデータ信号の中心電圧に対して、しきい値Ｔｈ１より小さい予め決められたしきい値Ｔｈ２より小さな振幅Ｖａ３を有する。デシリアライザ回路２１は、しきい値Ｔｈ２より小さな振幅を有するシリアルデータ信号を一定期間にわたって継続して受信した場合、受信したシリアルデータ信号のレベルが異常であることを示す信号を制御回路２６に送る。この場合、シリアルデータ信号は実質的に直流であるとみなされる。
【００３５】
図７は、図１の受信装置２０によって受信される異常に大きな中心電圧を有するシリアルデータ信号を示す波形図である。シリアルデータ信号を正常に受信するためには、シリアルデータ信号の中心電圧は、予め決められた上限のしきい値（例えば１．０Ｖ）及び予め決められた下限のしきい値（例えば０．２Ｖ）の間の電圧範囲内になければならない。図６の波形は、上限のしきい値（例えば１．０Ｖ）より大きなシリアルデータ信号の中心電圧を有し、振幅Ｖａ４を有する。デシリアライザ回路２１は、上限のしきい値及び下限のしきい値の間の電圧範囲の外に中心電圧を有するシリアルデータ信号を一定期間にわたって継続して受信した場合、受信したシリアルデータ信号のレベルが異常であることを示す信号を制御回路２６に送る。
【００３６】
受信装置２０のレジスタ２５は、シリアルデータ信号の振幅のしきい値Ｔｈ１及びＴｈ２と、電圧範囲の上限及び下限のしきい値とを予め格納する。
【００３７】
次に、図８を参照して、図１のシリアルデータ伝送システムの動作について説明する。
【００３８】
図８は、図１の受信装置２０の制御回路２６によって実行されるデータ受信処理を示すフローチャートである。
【００３９】
ステップＳ１において、制御回路２６は、受信装置２０によるシリアルデータ信号の受信を開始する。受信装置２０は、シリアルデータ信号の受信開始後から、誤り検出回路２２において、受信したシリアルデータ信号の誤りを検出する。ステップＳ２において、制御回路２６は、誤り検出回路２２により誤りを検出したか否かを判断し、ＹＥＳのときはステップＳ４に進み、ＮＯのときはステップＳ３に進む。ステップＳ３において、制御回路２６は、シリアルデータ信号の受信を継続する。誤り検出回路２２により誤りが検出されない場合は、伝送路品質が良好であり、現在設定されている誤り訂正符号を用いた通信を継続する。
【００４０】
誤り検出回路２２により誤りが検出された場合は、伝送路品質を判断するためのステップＳ４〜Ｓ６に進む。ここで、伝送路品質として、シリアルデータ信号のレベルが異常に大きな振幅又は異常に小さな振幅を有しているかを判断し、さらに、シリアルデータ信号の中心電圧が予め決められた電圧範囲の外にあるかを判断する。ステップＳ４において、制御回路２６は、受信したシリアルデータ信号の振幅は第１のしきい値Ｔｈ１よりも大きいか否かを判断し、ＹＥＳのときはステップＳ８に進み、ＮＯのときはステップＳ５に進む。ステップＳ５において、制御回路２６は、受信したシリアルデータ信号の振幅は第２のしきい値Ｔｈ２よりも小さいか否かを判断し、ＹＥＳのときはステップＳ８に進み、ＮＯのときはステップＳ６に進む。ステップＳ６において、制御回路２６は、受信したシリアルデータ信号の中心電圧は予め決められた電圧範囲の外にあるか否かを判断し、ＹＥＳのときはステップＳ８に進み、ＮＯのときはステップＳ７に進む。
【００４１】
ステップＳ４〜Ｓ６がすべてＮＯであるとき、信号線３１上でランダムノイズなどの軽微な外乱要因によってランダム誤りが引き起こされていると考えられる。従って、よりノイズに強いデータ伝送を行うために誤り訂正符号を変更する。ステップＳ７において、制御回路２６は、誤り訂正符号の変更を指示する制御信号を送信装置１０に送り、ステップＳ３に進む。制御回路２６は、誤り訂正符号の変更を指示する制御信号を誤り訂正復号化回路２４にも送る。
【００４２】
ステップＳ４〜Ｓ６のいずれかがＹＥＳであるとき、信号線３１上でＥＳＤのような突発的なバーストノイズによってバースト誤りが引き起こされていると考えられる。従って、受信装置２０の制御回路２６は、誤り訂正符号の変更を送信装置１０に指示せず、シリアルデータ信号の伝送停止を送信装置１０に指示する。ステップＳ８において、制御回路２６は、誤り検出回路２２による誤り検出を停止する。ステップＳ９において、制御回路２６は、シリアルデータ信号の伝送停止を指示する制御信号を送信装置１０に送る。また、このとき、制御回路２６は、誤り検出回路２２による誤りの検出を停止させ、通信時にカウントした誤り検出の回数をリセットする。
【００４３】
従って、受信装置２０の制御回路２６は、以下のように動作する。
【００４４】
受信装置２０の制御回路２６は、受信したシリアルデータ信号の誤りを誤り検出回路２２により検出したとき、かつ、受信したシリアルデータ信号の振幅が第１のしきい値Ｔｈ１よりも大きいとき、又は、受信したシリアルデータ信号の振幅が、第２のしきい値Ｔｈ２よりも小さいとき、又は、受信したシリアルデータ信号の中心電圧が予め決められた電圧範囲の外にあるとき、シリアルデータ信号の受信を停止する。
【００４５】
受信装置２０の制御回路２６は、受信したシリアルデータ信号の誤りを誤り検出回路２２により検出したとき、かつ、受信したシリアルデータ信号の振幅が第１のしきい値Ｔｈ１よりも大きいとき、又は、受信したシリアルデータ信号の振幅が第２のしきい値Ｔｈ２よりも小さいとき、又は、受信したシリアルデータ信号の中心電圧が予め決められた電圧範囲の外にあるとき、シリアルデータ信号の送信の停止を指示する制御信号を送信装置１０に送る。
【００４６】
受信装置２０の制御回路２６は、受信したシリアルデータ信号の誤りを誤り検出回路２２により検出したとき、かつ、受信したシリアルデータ信号の振幅が第１のしきい値Ｔｈ１以下であるとき、かつ、受信したシリアルデータ信号の振幅が第２のしきい値Ｔｈ２以上であるとき、かつ、受信したシリアルデータ信号の中心電圧が予め決められた電圧範囲内にあるとき、誤り訂正符号の変更を指示する制御信号を送信装置１０に送る。
【００４７】
送信装置１０の制御回路１４は、シリアルデータ信号の送信の停止を指示する制御信号を受信装置２０から受信したとき、送信装置１０によるシリアルデータ信号の送信を停止する。制御回路１４は、誤り訂正符号の変更を指示する制御信号を受信装置２０から受信したとき、誤り訂正符号化回路１１で使用する誤り訂正符号を変更する。
【００４８】
送信装置１０の制御回路１４は、例えば、シリアルデータ信号の送信の停止を指示する制御信号を受信してから予め決められた時間が経過したとき、シリアルデータ信号の送信を再開する。このとき、制御回路１４は、シリアルデータ信号の送信を停止する直前に使用していた誤り訂正符号を、再度、誤り訂正符号化回路１１に設定してもよい。
【００４９】
このように、受信装置２０の制御回路２６は、誤り検出回路２２が誤りを検出したとき、受信したシリアルデータ信号のレベルに基づいて、この誤りがランダムノイズに起因するものか、突発的なバーストノイズに起因するものかを判定する。突発的なバーストノイズに起因する誤りである場合、受信したシリアルデータ信号のレベルが異常であると判断し、誤り訂正符号を変更することなくデータ伝送は停止される。
【００５０】
図１のシリアルデータ伝送システム１によれば、バースト誤りの発生を確実に検出することができる。従って、突発的なバーストノイズに起因したバースト誤りの影響を回避することができる。
【００５１】
第２の実施形態．
図９は、本発明の第２の実施形態に係るシリアルデータ伝送システム１Ａの構成を示すブロック図である。シリアルデータ伝送システム１Ａは、信号線３１を介して互いに接続された送信装置１０Ａ及び受信装置２０Ａと、外部制御回路４１とを備える。送信装置１０Ａは、図１の送信装置１０の各構成要素に加えて、信号線３１に接続された差動レシーバ回路１５を備える。受信装置２０Ａは、図１の受信装置２０の各構成要素に加えて、信号線３１に接続された差動ドライバ回路２７を備える。外部制御回路４１は、タイミング信号ｆｓｙｎｃ及びＩｇａｔｅを生成して送信装置１０Ａ及び受信装置２０Ａに送る。
【００５２】
受信装置２０Ａは、共通の信号線３１を介して、送信装置１０Ａからシリアルデータ信号を受信し、送信装置１０Ａに制御信号を送信する。受信装置２０Ａの制御回路２６は、差動ドライバ回路２７、信号線３１、及び差動レシーバ回路１５を介して、送信装置１０Ａの制御回路１４に制御信号を送る。
【００５３】
図１０は、図９のシリアルデータ伝送システム１Ａにおけるシリアルデータ信号及び制御信号の伝送を示すタイミングチャートである。図１０は、例えば、１フレーム分の画像データを送信装置１０Ａから受信装置２０Ａに送信する場合を示す。タイミング信号ｆｓｙｎｃは各フレームの開始を示す。タイミング信号Ｉｇａｔｅ（ゲート信号）は、送信装置１０Ａから受信装置２０Ａにシリアルデータ信号を伝送可能である有効期間を示す。各フレームにおいて、シリアルデータ信号を送信後に次のフレームが開始するまでの期間中には、信号線３１上でシリアルデータ信号は伝送されない。従って、この期間が、受信装置２０Ａから送信装置１０Ａに制御信号を伝送可能な有効期間になる。
【００５４】
図９のシリアルデータ伝送システム１Ａによれば、信号線３１を共用しているので、受信装置２０Ａから送信装置１０Ａに制御信号を伝送するために余分な信号線を必要としない。図１のシリアルデータ伝送システム１よりも信号線の本数を削減することができるので、システムの設計上の自由度を向上させることができる。
【００５５】
第３の実施形態．
図１１は、本発明の第３の実施形態に係るシリアルデータ伝送システム１Ｂの構成を示すブロック図である。シリアルデータ伝送システム１Ｂは、信号線３１を介して互いに接続された送信装置１０Ｂ及び受信装置２０Ｂと、外部のＣＰＵ４２（プロセッサ）とを備える。送信装置１０Ｂは、図１の制御回路１４に代えて、ＣＰＵ４２と通信する制御回路１４Ｂを備える。受信装置２０Ｂは、図１の制御回路２６に代えて、ＣＰＵ４２と通信する制御回路２６Ｂを備える。
【００５６】
受信装置２０Ｂは、外部のＣＰＵ４２を介して、送信装置１０Ｂに制御信号を送信する。受信装置２０Ｂの制御回路２６Ｂは、シリアルデータ信号の送信の停止又は誤り訂正符号の変更を送信装置１０Ｂの制御回路１４Ｂに指示するとき、ＣＰＵ４２に割り込み信号を送る。ＣＰＵ４２は、その割り込み信号から受信装置２０Ｂの状態を識別し、送信装置１０Ｂの制御回路１４Ｂに制御信号を送る。送信装置１０Ｂの制御回路１４Ｂは、ＣＰＵ４２から送られた制御信号に応じて送信装置１０Ｂの動作（シリアルデータ信号の送信の停止及び再開、又は誤り訂正符号の変更）を制御する。
【００５７】
図１１のシリアルデータ伝送システム１Ｂによれば、ＣＰＵ４２が制御信号を管理することで、例えば、信号線３１上でバーストノイズが発生したことを認識することができる。
【００５８】
第４の実施形態．
図１２は、本発明の第４の実施形態に係るシリアルデータ伝送システム１Ｃの構成を示すブロック図である。シリアルデータ伝送システム１Ｃは、信号線３１，３２を介して互いに接続された送信装置１０Ｃ及び受信装置２０Ｃを備える。送信装置１０Ｃは、図１の送信装置１０の各構成要素に加えて、誤り訂正符号化回路１１及び８Ｂ１０Ｂ符号化回路１２の間に設けられたインターリーバ回路１６を備える。インターリーバ回路１６は、内部にメモリ１６ｍを備える。受信装置２０Ｃは、図１の受信装置２０の各構成要素に加えて、１０Ｂ８Ｂ復号化回路２３及び誤り訂正復号化回路２４の間に設けられたデインターリーバ回路２８を備える。デインターリーバ回路２８は、内部にメモリ２８ｍを備える。
【００５９】
インターリーバ回路１６は、データ信号に誤り訂正符号を付加した後に、データ信号をメモリ１６ｍ上でインターリービングし、８Ｂ１０Ｂ符号化回路１２に送る。送信装置１０は、インターリービングされたシリアルデータ信号を受信装置２０に送信する。デインターリーバ回路２８は、受信したシリアルデータ信号を、１０Ｂ８Ｂ復号化の後にメモリ２８ｍ上でデインターリービングし、誤り訂正復号化回路２４に送る。
【００６０】
図１３は、図１２のシリアルデータ伝送システム１Ｃにおけるデータ信号のインターリービング及びデインターリービングを示す図である。インターリービングでは、送信装置１０Ｃが入力された元のパラレルデータ信号をシリアルデータ信号に変換する際に、シンボルの順序を変更する。受信装置２０Ｃは、シリアルデータ信号を受信した後、シンボルの元の順序を復元する。これにより、信号線３１上でバースト誤りが発生していたとしても、受信装置２０Ｃでシンボルの元の順序を復元した後には誤りが拡散されるので、誤り訂正符号化により誤りを訂正することができる。一般に、誤り訂正符号を用いた誤り訂正は、ランダム誤りには有効であるが、バースト誤りを訂正することはできない。図１２のシリアルデータ伝送システム１Ｃでは、データ信号のインターリービングを行うことにより、受信したシリアルデータ信号のレベルが異常であると判断されない程度のバースト誤りを訂正することができ、ノイズ耐性を向上することが可能となる。
【００６１】
図１２のシリアルデータ伝送システム１Ｃによれば、インターリービングを行うことによって、軽微なランダム誤りだけでなく軽微なバースト誤りを訂正することができ、ノイズ耐性を向上することができる。
【００６２】
第５の実施形態．
図１４は、本発明の第５の実施形態に係るシリアルデータ伝送システム１Ｄの構成を示すブロック図である。シリアルデータ伝送システム１Ｄは、信号線３１，３２を介して互いに接続された送信装置１０及び受信装置２０と、外部のＣＰＵ４２とを備える。受信装置２０のレジスタに設定される電圧しきい値（しきい値Ｔｈ１、しきい値Ｔｈ２、及び電圧範囲）は可変であってもよい。ＣＰＵ４２によって電圧しきい値をレジスタ２５に設定することで、任意の電圧しきい値を使用することができる。図１４のシリアルデータ伝送システム１Ｄによれば、受信したシリアルデータ信号のレベルの異常を、伝送路品質に応じて任意の精度で検出することが可能となる。
【００６３】
第６の実施形態．
図１５は、本発明の第６の実施形態に係るシリアルデータ伝送システム１Ｅの構成を示すブロック図である。シリアルデータ伝送システム１Ｅは、信号線３１，３２を介して互いに接続された送信装置１０及び受信装置２０Ｅを備える。受信装置２０Ｅは、図１の制御回路２６に代えて、レジスタ２５に設定する電圧しきい値（しきい値Ｔｈ１、しきい値Ｔｈ２、及び電圧範囲）を決定する制御回路２６Ｅを備える。
【００６４】
デシリアライザ回路２１は、受信したシリアルデータ信号のレベルが異常であると判断した頻度を決定し、この頻度を示す信号を制御回路２６Ｅに送る。誤り検出回路２２は、受信したシリアルデータ信号の誤りを検出した頻度を決定し、この頻度を示す信号を制御回路２６Ｅに送る。制御回路２６Ｅは、デシリアライザ回路２１によってシリアルデータ信号のレベルが異常であると判断した頻度が第１の頻度しきい値を超えたとき、誤り検出回路２２によってシリアルデータ信号の誤りを検出した頻度を第２の頻度しきい値と比較する。このとき、誤り検出回路２２によってシリアルデータ信号の誤りを検出した頻度が第２の頻度しきい値を超えていない場合、レジスタ２５に設定する電圧しきい値が低すぎる可能性があるので、制御回路２６Ｅは電圧しきい値を増大させる。一方、誤り検出回路２２によってシリアルデータ信号の誤りを検出した頻度が第２の頻度しきい値を超えている場合、受信したシリアルデータ信号のレベルの異常の検出に失敗している可能性があるので、制御回路２６Ｅは電圧しきい値を減少させる。制御回路２６Ｅは、変更された電圧しきい値をレジスタ２５に設定する。
【００６５】
このように、受信装置２０Ｅの制御回路２６Ｅは、受信したシリアルデータ信号の誤りを誤り検出回路２２により検出した頻度と、受信したシリアルデータ信号の振幅が第１のしきい値Ｔｈ１よりも大きくなるか、受信したシリアルデータ信号の振幅が第２のしきい値Ｔｈ２よりも小さくなるか、受信したシリアルデータ信号の中心電圧が電圧範囲の外になった頻度とに基づいて、第１のしきい値Ｔｈ１、第２のしきい値Ｔｈ２、及び電圧範囲を決定する。
【００６６】
図１５のシリアルデータ伝送システム１Ｅによれば、通常通信時の情報（シリアルデータ信号のレベルが異常であると判断した頻度、及び、シリアルデータ信号の誤りを検出した頻度）に基づいて、最適な電圧しきい値を自動的に設定することができる。従って、ノイズによりシリアルデータ信号のレベルの異常が多少検出されても、実際にはデータ伝送を行うことができ、シリアルデータ信号の伝送を過度に停止しないようにすることができる。
【００６７】
本発明の第１〜第６の実施形態に係るシリアルデータ伝送システムを備える任意の電子機器、例えば、コンピュータ、通信装置（携帯電話機、携帯型情報端末など）、画像処理装置（プロジェクタ、テレビジョン会議システムなど）、などを提供してもよい。
【００６８】
本発明の態様に係るシリアルデータ受信装置、シリアルデータ伝送システム、及び電子機器は、以下の構成を備えたことを特徴とする。
【００６９】
本発明の第１の態様に係るシリアルデータ受信装置は、
シリアルデータ送信装置からシリアルデータ信号を受信するシリアルデータ受信装置において、前記シリアルデータ受信装置は、
前記受信したシリアルデータ信号のレベルを検出するレベル検出回路と、
前記受信したシリアルデータ信号の誤りを検出する誤り検出回路と、
前記受信したシリアルデータ信号のレベル及び誤りに基づいて前記シリアルデータ受信装置の動作を制御する制御回路とを備え、
前記制御回路は、
前記誤り検出回路により前記受信したシリアルデータ信号の誤りを検出したとき、かつ、
前記受信したシリアルデータ信号の振幅が第１のしきい値よりも大きいとき、又は、前記受信したシリアルデータ信号の振幅が、前記第１のしきい値よりも小さい第２のしきい値よりも小さいとき、又は、前記受信したシリアルデータ信号の中心電圧が予め決められた電圧範囲の外にあるとき、
前記シリアルデータ信号の受信を停止することを特徴とする。
【００７０】
本発明の第２の態様に係るシリアルデータ受信装置は、第１の態様に係るシリアルデータ受信装置において、
前記制御回路は、
前記誤り検出回路により前記受信したシリアルデータ信号の誤りを検出したとき、かつ、
前記受信したシリアルデータ信号の振幅が前記第１のしきい値よりも大きいとき、又は、前記受信したシリアルデータ信号の振幅が前記第２のしきい値よりも小さいとき、又は、前記受信したシリアルデータ信号の中心電圧が前記電圧範囲の外にあるとき、
前記シリアルデータ信号の送信の停止を指示する第１の制御信号を前記シリアルデータ送信装置に送ることを特徴とする。
【００７１】
本発明の第３の態様に係るシリアルデータ受信装置は、第１又は第２の態様に係るシリアルデータ受信装置において、
前記シリアルデータ送信装置は、複数の誤り訂正符号のうちの１つを選択的に用いて符号化されたシリアルデータ信号を前記シリアルデータ受信装置に送信し、
前記制御回路は、
前記誤り検出回路により前記受信したシリアルデータ信号の誤りを検出したとき、かつ、
前記受信したシリアルデータ信号の振幅が前記第１のしきい値以下であるとき、かつ、前記受信したシリアルデータ信号の振幅が前記第２のしきい値以上であるとき、かつ、前記受信したシリアルデータ信号の中心電圧が前記電圧範囲内にあるとき、
前記誤り訂正符号の変更を指示する第２の制御信号を前記シリアルデータ送信装置に送ることを特徴とする。
【００７２】
本発明の第４の態様に係るシリアルデータ受信装置は、第３の態様に係るシリアルデータ受信装置において、
前記シリアルデータ受信装置は、共通の信号線を介して、前記シリアルデータ送信装置から前記シリアルデータ信号を受信し、前記シリアルデータ送信装置に前記第１及び第２の制御信号を送信することを特徴とする。
【００７３】
本発明の第５の態様に係るシリアルデータ受信装置は、第３の態様に係るシリアルデータ受信装置において、
前記シリアルデータ受信装置は、外部のプロセッサを介して、前記シリアルデータ送信装置に前記第１及び第２の制御信号を送信することを特徴とする。
【００７４】
本発明の第６の態様に係るシリアルデータ受信装置は、第１〜第５のうちの１つの態様に係るシリアルデータ受信装置において、
前記シリアルデータ送信装置は、インターリービングされたシリアルデータ信号を前記シリアルデータ受信装置に送信し、
前記シリアルデータ受信装置は、前記受信したシリアルデータ信号をデインターリービングするデインターリーバ回路をさらに備えることを特徴とする。
【００７５】
本発明の第７の態様に係るシリアルデータ受信装置は、第１〜第６のうちの１つの態様に係るシリアルデータ受信装置において、
前記第１のしきい値、前記第２のしきい値、及び前記電圧範囲は可変であることを特徴とする。
【００７６】
本発明の第８の態様に係るシリアルデータ受信装置は、第７の態様に係るシリアルデータ受信装置において、
前記制御回路は、
前記誤り検出回路により前記受信したシリアルデータ信号の誤りを検出した頻度と、
前記受信したシリアルデータ信号の振幅が前記第１のしきい値よりも大きくなるか、前記受信したシリアルデータ信号の振幅が前記第２のしきい値よりも小さくなるか、前記受信したシリアルデータ信号の中心電圧が前記電圧範囲の外になった頻度とに基づいて、
前記第１のしきい値、前記第２のしきい値、及び前記電圧範囲を決定することを特徴とする。
【００７７】
本発明の第９の態様に係るシリアルデータ伝送システムは、信号線を介して互いに接続された、前記シリアルデータ送信装置と、第１〜第８のうちの１つの態様に係るシリアルデータ受信装置とを備えることを特徴とする。
【００７８】
本発明の第１０の態様に係る電子機器は、第９の態様に係るシリアルデータ伝送システムを備えることを特徴とする。
【符号の説明】
【００７９】
１，１Ａ〜１Ｅ…シリアルデータ伝送システム、
１０，１０Ａ〜１０Ｃ…送信装置、
１１…誤り訂正符号化回路、
１２…８Ｂ１０Ｂ符号化回路、
１３…シリアライザ回路、
１４，１４Ｂ…制御回路、
１５…差動レシーバ回路、
１６…インターリーバ回路、
１６ｍ…メモリ、
２０，２０Ａ〜２０Ｃ，２０Ｅ…受信装置、
２１…デシリアライザ回路、
２２…誤り検出回路、
２３…１０Ｂ８Ｂ復号化回路、
２４…誤り訂正復号化回路、
２５…レジスタ、
２６，２６Ｂ，２６Ｅ…制御回路、
２７…差動ドライバ回路、
２８…デインターリーバ回路、
２８…メモリ、
３１，３２…信号線、
４１…外部制御回路、
４２…ＣＰＵ。
【先行技術文献】
【特許文献】
【００８０】
【特許文献１】特開２０１１−０１９１８８号公報
【特許文献２】特許第５２３９１６６号公報
【図１】
2017005600.tif 000003
【図２】
2017005600.tif 000004
【図３】
2017005600.tif 000005
【図４】
2017005600.tif 000006
【図５】
2017005600.tif 000007
【図６】
2017005600.tif 000008
【図７】
2017005600.tif 000009
【図８】
2017005600.tif 000010
【図９】
2017005600.tif 000011
【図１０】
2017005600.tif 000012
【図１１】
2017005600.tif 000013
【図１２】
2017005600.tif 000014
【図１３】
2017005600.tif 000015
【図１４】
2017005600.tif 000016
【図１５】
2017005600.tif 000017