(57)【要約】【課題】低発熱で高精度な電流電圧特性の測定方法を提供する。【解決手段】本発明に係る測定方法は、トランジスタＭ１のドレイン電流Ｉｄ（またはコレクタ電流）とドレイン・ソース間電圧Ｖｄｓ（またはコレクタ・エミッタ間電圧）との関係を示す電流電圧特性（Ｉｄ−Ｖｄｓ特性）の測定方法であり、ドレイン電流Ｉｄ（または前記コレクタ電流）及びドレイン・ソース間電圧Ｖｄｓ（または前記コレクタ・エミッタ間電圧）を設定するステップと、トランジスタＭ１のスイッチング過渡状態におけるゲート・ソース間電圧Ｖｇｓ（またはゲート・エミッタ間電圧）及びゲート電流Ｉｇを測定するステップと、ゲート・ソース間電圧Ｖｇｓ（または前記ゲート・エミッタ間電圧）及びゲート電流Ｉｇの測定結果に基づいてトランジスタＭ１の電流電圧特性（Ｉｄ−Ｖｄｓ特性）を取得するステップと、を有する。【選択図】図１
2017181178.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタのドレイン電流（またはコレクタ電流）とドレイン・ソース間電圧（またはコレクタ・エミッタ間電圧）との関係を示す電流電圧特性の測定方法であって、
前記ドレイン電流（または前記コレクタ電流）及び前記ドレイン・ソース間電圧（または前記コレクタ・エミッタ間電圧）を設定するステップと、
前記トランジスタのスイッチング過渡状態におけるゲート・ソース間電圧（またはゲート・エミッタ間電圧）及びゲート電流を測定するステップと、
前記ゲート・ソース間電圧（または前記ゲート・エミッタ間電圧）及び前記ゲート電流の測定結果に基づいて前記トランジスタの電流電圧特性を取得するステップと、
を有することを特徴とする測定方法。
【請求項２】
前記トランジスタに対して直列接続された電圧源及び電流源と、前記電流源に対して逆向きに並列接続された整流素子と、を用いて、前記ドレイン電流（または前記コレクタ電流）及び前記ドレイン・ソース間電圧（または前記コレクタ・エミッタ間電圧）を設定することを特徴とする請求項１に記載の測定方法。
【請求項３】
前記電流源として、誘導性負荷を用いることを特徴とする請求項２に記載の測定方法。
【請求項４】
前記スイッチング過渡状態のうち、前記ドレイン・ソース間電圧（または前記コレクタ・エミッタ間電圧）が変化する領域において、前記ゲート・ソース間電圧（または前記ゲート・エミッタ間電圧）、前記ゲート電流、及び、前記ドレイン電流（または前記コレクタ電流）をそれぞれ測定することを特徴とする請求項１〜請求項３のいずれか一項に記載の測定方法。
【請求項５】
前記ゲート・ソース間電圧（または前記ゲート・エミッタ間電圧）及び前記ゲート電流の測定結果を用いて、前記トランジスタのゲート酸化膜に印加される電圧を算出することを特徴とする請求項１〜請求項４のいずれか一項に記載の測定方法。
【請求項６】
前記トランジスタのターンオン時またはターンオフ時のいずれかで測定された前記ゲート・ソース間電圧（または前記ゲート・エミッタ間電圧）から、同じく前記トランジスタのターンオン時またはターンオフ時のいずれかで測定された前記ゲート電流に前記トランジスタの内部ゲート抵抗値を乗じた結果を減じることにより、前記トランジスタのゲート酸化膜に印加される電圧を算出することを特徴とする請求項５に記載の測定方法。
【請求項７】
前記トランジスタのターンオン時及びターンオフ時の双方で測定された前記ゲート・ソース間電圧（または前記ゲート・エミッタ間電圧）と、同じく前記トランジスタのターンオン時及びターンオフ時の双方で測定された前記ゲート電流の比を用いて、前記トランジスタのゲート酸化膜に印加される電圧を算出することを特徴とする請求項５に記載の測定方法。
【請求項８】
前記ドレイン電流の測定結果と、前記ゲート酸化膜に印加される電圧の算出結果を用いて、前記ゲート・ソース間電圧（または前記ゲート・エミッタ間電圧）に対する前記ドレイン電流（または前記コレクタ電流）の近似式を導出し、これを用いて前記トランジスタの電流電圧特性を取得することを特徴とする請求項１〜請求項７のいずれか一項に記載の測定方法。
【請求項９】
前記トランジスタは、その飽和領域においても電流電圧特性の傾きがゼロとならない半導体素子であることを特徴とする請求項１〜請求項８のいずれか一項に記載の測定方法。
【請求項１０】
請求項１〜請求項９に記載の測定方法を用いてトランジスタの電流電圧特性を測定することを特徴とする測定装置。
【請求項１１】
請求項１〜請求項９に記載の測定方法で測定されたトランジスタの電流電圧特性をパラメータ化することにより、前記トランジスタのデバイスモデルを作成することを特徴とするデバイスモデル作成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流電圧特性の測定方法に関する。
【背景技術】
【０００２】
SPICE［simulation program with integrated circuit emphasis］等のコンピュータシミュレーションで用いられるトランジスタのデバイスモデルを作成する際には、その電流電圧特性（例えば、ＭＯＳＦＥＴのドレイン電流Ｉｄとドレイン・ソース間電圧Ｖｄｓとの関係を示すＩｄ−Ｖｄｓ特性）を測定することが必要不可欠である。なお、電流電圧特性の測定手段としては、カーブトレーサを用いることが多い。
【０００３】
カーブトレーサは、例えば、トランジスタに所定のゲート・ソース間電圧を印加した状態でドレイン・ソース間電圧を掃引し、そのときに流れるドレイン電流を測定することでトランジスタの電流電圧特性を取得する。このとき、一点のドレイン電流を測定するためには、ドレイン・ソース間電圧のパルス印加時間として最短でも数十μｓを必要とする。そのため、大電流・高電圧条件での発熱が大きくなるので、当該条件下で使用されるパワートランジスタの電流電圧特性をカーブトレーサで測定することは非現実的であった。
【０００４】
図７は、カーブトレーサの測定範囲を示す電流電圧特性図である。なお、測定対象となるパワートランジスタ（例えば、高耐圧（１２００Ｖ耐圧／８０Ａｐｅａｋ）のＳｉＣ−ＭＯＳＦＥＴ）の電流電圧特性について、実線はカーブトレーサで測定することのできる部分を示しており、破線はカーブトレーサで測定することが現実的でない部分の一例を示している。また、本図中の一点鎖線は、パワートランジスタに誘導性負荷が接続されているときのスイッチング過渡特性を示す軌跡（負荷線）である。
【０００５】
本図から、パワートランジスタの動作範囲がカーブトレーサの測定範囲を大きく逸脱していることが分かる。また、本図中の一点鎖線で示すパワートランジスタの負荷線には、大電流と高電圧が同時に印加される極大電力点Ｘが存在するが、この領域をカーブトレーサを用いて計測することは、装置の電力制限やパワートランジスタの発熱および破壊のために困難である。
【０００６】
なお、通常のＳｉ−ＭＯＳＦＥＴなどであれば、その飽和領域（例えばドレイン・ソース間電圧がピンチオフ点よりも高い電圧領域）において、ドレイン電流がほぼ一定値となる。従って、飽和領域の電流電圧特性については、ドレイン・ソース間電圧に依らずドレイン電流を一定値と看做すことにより、その実測を省略することができる。
【０００７】
一方、ＳｉＣ−ＭＯＳＦＥＴなどのパワートランジスタでは、チャネル長などに起因する短チャネル効果によって、飽和領域においても、電流電圧特性の傾きがゼロとならない（図中の破線を参照）。そのため、ＳｉＣ−ＭＯＳＦＥＴの電流電圧特性を取得するに際して、仮にＳｉ−ＭＯＳＦＥＴの電流電圧特性に倣って、その飽和領域におけるドレイン電流を一定値と看做した場合には、実際の電流電圧特性から大きく乖離した結果が得られることになり、デバイスモデルの精度にも大きな影響を及ぼすことになる。
【０００８】
上記を鑑みると、特に、大電流・高電圧条件で用いられる一方で、当該範囲の電気特性推定が困難なパワートランジスタについて、精度の良いデバイスモデルを作成するためには、できるだけ発熱の少ない電流電圧特性の測定方法を新たに確立する必要がある。
【０００９】
従来、カーブトレーサを用いることなくパワートランジスタの電流電圧特性を取得する手法も提案されている。例えば、非特許文献１では、スイッチング測定を用いて電流電圧測定を行っている。ここではドレイン電流の立ち上がり時間からＳｉＣ−ＭＯＳＦＥＴのゲート酸化膜に印加される電圧（＝カーブトレーサで掃引されるゲート・ソース間電圧に相当）を算出し、その算出結果を用いてＳｉＣ−ＭＯＳＦＥＴの電流電圧特性を取得する手法が提案されている。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】Z.Chen et.al "Characterization and Modeling of 1.2 kV, 20 A SiC FETs" in Proc. IEEE Energy Convers. Congr. Expo. (ECCE '09), pp.1480-1487, Sep., 2009.
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、非特許文献１の従来手法では、ドレイン電流の立ち上がり時間についてその始点や終点が明確でないことから、測定結果にばらつきを生じやすい。そのため、測定精度の面では更なる改善の余地があった。
【００１２】
本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、発熱が少なく精度の高い電流電圧特性の測定方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本明細書中に開示されている電流電圧特性の測定方法は、トランジスタのドレイン電流（またはコレクタ電流）とドレイン・ソース間電圧（またはコレクタ・エミッタ間電圧）との関係を示す電流電圧特性の測定方法であって、前記ドレイン電流（または前記コレクタ電流）及び前記ドレイン・ソース間電圧（または前記コレクタ・エミッタ間電圧）を設定するステップと、前記トランジスタのスイッチング過渡状態におけるゲート・ソース間電圧（またはゲート・エミッタ間電圧）及びゲート電流を測定するステップと、前記ゲート・ソース間電圧（または前記ゲート・エミッタ間電圧）及び前記ゲート電流の測定結果に基づいて前記トランジスタの電流電圧特性を取得するステップと、を有する構成（第１の構成）とされている。
【００１４】
なお、上記第１の構成による測定方法は、前記トランジスタに対して直列接続された電圧源及び電流源と、前記電流源に対して逆向きに並列接続された整流素子と、を用いて、前記ドレイン電流（または前記コレクタ電流）及び前記ドレイン・ソース間電圧（または前記コレクタ・エミッタ間電圧）を設定する構成（第２の構成）にしてもよい。
【００１５】
また、上記第２の構成による測定方法は、前記電流源として、誘導性負荷を用いる構成（第３の構成）にしてもよい。
【００１６】
また、上記第１〜第３いずれかの構成による測定方法は、前記スイッチング過渡状態のうち、前記ドレイン・ソース間電圧（または前記コレクタ・エミッタ間電圧）が変化する領域において、前記ゲート・ソース間電圧（または前記ゲート・エミッタ間電圧）、前記ゲート電流、及び、前記ドレイン電流（または前記コレクタ電流）をそれぞれ測定する構成（第４の構成）にしてもよい。
【００１７】
上記第１〜第４いずれかの構成による測定方法は、前記ゲート・ソース間電圧（または前記ゲート・エミッタ間電圧）及び前記ゲート電流の測定結果を用いて、前記トランジスタのゲート酸化膜に印加される電圧を算出する構成（第５の構成）にしてもよい。
【００１８】
また、上記第５の構成による測定方法は、前記トランジスタのターンオン時またはターンオフ時のいずれかで測定された前記ゲート・ソース間電圧（または前記ゲート・エミッタ間電圧）から、同じく前記トランジスタのターンオン時またはターンオフ時のいずれかで測定された前記ゲート電流に前記トランジスタの内部ゲート抵抗値を乗じた結果を減じることにより、前記トランジスタのゲート酸化膜に印加される電圧を算出する構成（第６の構成）にしてもよい。
【００１９】
また、上記第５の構成による測定方法は、前記トランジスタのターンオン時及びターンオフ時の双方で測定された前記ゲート・ソース間電圧（または前記ゲート・エミッタ間電圧）と、同じく前記トランジスタのターンオン時及びターンオフ時の双方で測定された前記ゲート電流の比を用いて、前記トランジスタのゲート酸化膜に印加される電圧を算出する構成（第７の構成）にしてもよい。
【００２０】
また、上記第１〜第７いずれかの構成による測定方法は、前記ドレイン電流の測定結果と、前記ゲート酸化膜に印加される電圧の算出結果を用いて、前記ゲート・ソース間電圧（または前記ゲート・エミッタ間電圧）に対する前記ドレイン電流（または前記コレクタ電流）の近似式を導出し、これを用いて前記トランジスタの電流電圧特性を取得する構成（第８の構成）にしてもよい。
【００２１】
また、上記第１〜第８いずれかの構成による測定方法において、前記トランジスタは、その飽和領域においても電流電圧特性の傾きがゼロとならない半導体素子である構成（第９の構成）にしてもよい。
【００２２】
また、本明細書中に開示されている測定装置は、上記第１〜第９いずれかの構成による測定方法を用いて、トランジスタの電流電圧特性を測定する構成（第１０の構成）とされている。
【００２３】
また、本明細書中に開示されているデバイスモデル作成方法は、上記第１〜第９いずれかの構成による測定方法で測定されたトランジスタの電流電圧特性をパラメータ化することにより、前記トランジスタのデバイスモデルを作成する構成（第１１の構成）とされている。
【発明の効果】
【００２４】
本明細書中に開示されている発明によれば、発熱が少なく精度の高い電流電圧特性の測定方法を提供することが可能となる。
【図面の簡単な説明】
【００２５】
【図１】測定装置の一実施形態を示す等価回路図
【図２】ドレイン電流のステップ設定例を示すタイミングチャート
【図３】ターンオン過渡特性のスイッチング波形図
【図４】ターンオフ過渡特性のスイッチング波形図
【図５】本測定方法で得られるＩｄ−Ｖｇｓ特性図
【図６】本測定方法で得られるＩｄ−Ｖｄｓ特性図
【図７】カーブトレーサの測定範囲を示すＩｄ−Ｖｄｓ特性図
【発明を実施するための形態】
【００２６】
＜測定装置＞
図１は、スイッチ素子の電流電圧特性を測定する際に用いられる測定装置の一実施形態を示す等価回路図である。本実施形態の測定装置１０は、電圧源１１と、電流源１２と、ダイオード１３と、制御部１４とを有し、スイッチ素子２０について、その電流電圧特性（ここでは、スイッチ素子２０のドレイン電流Ｉｄとドレイン・ソース間電圧Ｖｄｓとの関係を示すＩｄ−Ｖｄｓ特性）を測定する。
【００２７】
スイッチ素子２０は、測定装置１０の測定対象となる半導体スイッチ素子であり、本図では、Ｎチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタＭ１が用いられている。特に、今回提案する測定装置１０を用いて電流電圧特性を測定することが望ましいと考えられるトランジスタＭ１としては、大電流・高電圧条件での使用が想定されており、かつ、その飽和領域においても電流電圧特性の傾き（＝ΔＩｄ／ΔＶｄｓ）がゼロとならないパワートランジスタ（ＳｉＣ−ＭＯＳＦＥＴやＧａＮパワートランジスタなど）を挙げることができる。
【００２８】
なお、本図で等価的に示したように、トランジスタＭ１のゲート・ソース間には、ゲート・ソース間寄生容量Ｃｇｓが付随しており、トランジスタＭ１のゲート・ドレイン間には、ゲート・ドレイン間寄生容量Ｃｇｄが付随している。トランジスタＭ１の入力容量Ｃｉｓｓは、ゲート・ソース間寄生容量Ｃｇｓとゲート・ドレイン間寄生容量Ｃｇｄとの和（＝Ｃｇｓ＋Ｃｇｄ）として表すことができる。
【００２９】
また、トランジスタＭ１のゲートには、内部ゲート抵抗Ｒｉｎが付随しており、トランジスタＭ１のドレイン・ソース間には、図示の極性でボディダイオードＤ１が付随している。また、トランジスタＭ１には、寄生インダクタンスも付随しているが、ここでは、図示の便宜上、その描写及び説明を割愛する。
【００３０】
スイッチ素子２０各部の電圧や電流について、Ｖｇｓはゲート・ソース間電圧、Ｖｇｓ（ｒｅａｌ）はゲート酸化膜に印加される電圧（実ゲート・ソース間電圧）、Ｖｄｓはドレイン・ソース間電圧、Ｉｄはドレイン電流、Ｉｇはゲート電流をそれぞれ示している。なお、ゲート電流Ｉｇが流れているときには、内部ゲート抵抗Ｒｉｎの両端間に電圧（＝Ｉｇ×Ｒｉｎ）が生じるので、Ｖｇｓ≠Ｖｇｓ（ｒｅａｌ）となる。一方、ゲート電流Ｉｇが流れていないときには、内部ゲート抵抗Ｒｉｎの両端間電圧がゼロ値となるので、寄生インダクタンスを無視すると、Ｖｇｓ＝Ｖｇｓ（ｒｅａｌ）となる。
【００３１】
電圧源１１は、トランジスタＭ１に印加されるドレイン・ソース間電圧Ｖｄｓを設定するための手段である。その接続関係について具体的に述べると、電圧源１１の正極端は、電流源１２の第１端に接続されている。電流源１２の第２端は、トランジスタＭ１のドレインに接続されている。トランジスタＭ１のソース及びバックゲートは、電圧源１１の負極端（＝接地端ＧＮＤ）に接続されている。このように、電圧源１１と電流源１２は、スイッチ素子２０に対して直列に接続されている。すなわち、本図の測定系では、電圧源１１、電流源１２、及び、スイッチ素子２０による閉回路が形成されている。
【００３２】
電流源１２は、トランジスタＭ１のオン期間に流れるドレイン電流Ｉｄの電流値を設定するための手段である。なお、本図の例では、電流源１２としてコイル１２ａ（誘導性負荷の一例）が用いられている。このような構成であれば、図２で示したように、ゲート・ソース電圧Ｖｇｓのパルス幅Ｔとパルス数ｎ（＝トランジスタＭ１のオン期間とオン回数に相当）を適宜設定しておくことにより、トランジスタＭ１を周期的にオン／オフさせるだけで、トランジスタＭ１に印加されるドレイン・ソース間電圧Ｖｄｓを固定したまま、スイッチング時のドレイン電流Ｉｄの電流値（＝（Ｖｄｓ／Ｌ）×Ｔ×ｎ、ただし、Ｌはコイル１２ａのインダクタンス値）を段階的に切り替えていくことができる。
【００３３】
なお、測定装置１０では、トランジスタＭ１のターンオン時（図２の時刻ｔ１、ｔ３、ｔ５、ｔ７を参照）とターンオフ時（図２の時刻ｔ２、ｔ４、ｔ６、ｔ８を参照）の少なくとも一方について、トランジスタＭ１のスイッチング過渡状態におけるゲート・ソース間電圧Ｖｇｓとゲート電流Ｉｇを測定し、その測定結果に基づいてトランジスタＭ１のＩｄ−Ｖｄｓ特性を取得する測定方法が採用されている。その詳細については後述する。
【００３４】
図１に戻り、測定装置１０を形成する構成要素の説明を続ける。
【００３５】
ダイオード１３は、電流源１２（＝コイル１２ａ）に対して逆向きに並列接続された整流素子（いわゆるフライホイールダイオード）である。その接続関係について具体的に述べると、ダイオード１３のカソードは、電流源１２の第１端（＝電圧源１１の正極端）に接続されている。ダイオード１３のアノードは、電流源１２の第２端（＝トランジスタＭ１のドレイン）に接続されている。このようなダイオード１３を設けることにより、トランジスタＭ１のオフ期間には、ダイオード１３を介する経路でコイル１２ａに流れる電流を回生させることができる。従って、トランジスタＭ１に過大なサージ電圧が印加されることを防止し、その素子破壊を未然に回避することが可能となる。
【００３６】
制御部１４は、トランジスタＭ１のゲート・ソース間電圧Ｖｇｓにパルス状の電圧を印加することにより、トランジスタＭ１のオン／オフ制御を行う。
【００３７】
また、本図には明記されていないが、測定装置１０は、トランジスタＭ１のゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄ、及び、ゲート電流Ｉｇを測定するための電圧計及び電流計を備えており、トランジスタＭ１のターンオン時及びターンオフ時の少なくとも一方について、そのスイッチング過渡状態を観測することにより、トランジスタＭ１のＩｄ−Ｖｄｓ特性を取得する。以下では、その新規な測定方法について詳細に説明する。
【００３８】
＜スイッチング過渡特性＞
図３と図４は、それぞれ、スイッチ素子２０のターンオン過渡特性及びターンオフ過渡特性を示すスイッチング波形図である。各図中の実線はドレイン・ソース間電圧Ｖｄｓ、小破線はドレイン電流Ｉｄ、一点鎖線はゲート・ソース間電圧Ｖｇｓ（×２０）、二点鎖線はゲート電流Ｉｇ（×１００）をそれぞれ示している。横軸の一目盛は１μｓ／ｄｉｖである。また、左側縦軸の一目盛は２００Ｖ／ｄｉｖであり、右側縦軸の一目盛は１０Ａ／ｄｉｖである。なお、図３は、図２の時刻ｔ１、ｔ３、ｔ５、ｔ７付近を拡大した図に相当し、図４は図２の時刻ｔ２、ｔ４、ｔ６、ｔ８付近を拡大した図に相当する。
【００３９】
ここで、測定装置１０は、トランジスタＭ１のオン期間に流れるドレイン電流Ｉｄ（本図では２５Ａ）と、トランジスタＭ１に印加するドレイン・ソース間電圧Ｖｄｓ（本図では６００Ｖ）をそれぞれ設定した上で、トランジスタＭ１のスイッチング過渡状態におけるゲート・ソース間電圧Ｖｇｓとゲート電流Ｉｇを測定し、その測定結果に基づいてＩｄ−Ｖｄｓ特性を取得する。
【００４０】
なお、トランジスタＭ１のスイッチング過渡状態とは、ドレイン・ソース間電圧Ｖｄｓ及びドレイン電流Ｉｄの少なくとも一方が変化している途中の状態と理解してもよいし、若しくは、ゲート電流Ｉｇが流れている状態と理解してもよい。
【００４１】
スイッチング過渡状態では、たとえばターンオン過渡特性において、ドレイン電流Ｉｄの変化が終了するとドレイン・ソース間電圧Ｖｄｓが変化し始める。そのため、トランジスタＭ１に対して、高いドレイン・ソース間電圧Ｖｄｓと大きいドレイン電流Ｉｄが同時に印加されるのは瞬時である。また、スイッチング過渡状態における電圧及び電流の変化時間の総和Ｔｓｗは１μｓ以下と短いため、この測定法を使用した際の発熱（＝Ｉｄ×Ｖｄｓ×Ｔｓｗ／２）は非常に小さく、従来の測定法を大電流・高電圧領域に適用にした場合に比べて、発熱を大幅に抑えることが可能となる。従って、カーブトレーサの測定可能領域を超えるパワーデバイスについても、その高電圧・大電流領域におけるＩｄ−Ｖｄｓ特性を測定することが可能となる。また、本測定方法であれば、発熱によるトランジスタＭ１の特性変化を考慮しなくてもよいので、より精度の高いＩｄ−Ｖｄｓ特性を取得することができる。
【００４２】
なお、ゲート・ソース間電圧Ｖｇｓ及びゲート電流Ｉｇは、トランジスタＭ１のスイッチング過渡状態において、大電流・高電圧が印加している瞬間の１点を測定する方法でも構わない。しかしながら、本願の発明者らは、トランジスタＭ１のスイッチング過渡状態のうち、ドレイン・ソース間電圧Ｖｄｓが変化するプラトー領域Ａ及びＢに着目し、このプラトー領域Ａ及びＢにおいて、ゲート・ソース間電圧Ｖｇｓ、ゲート電流Ｉｇ、及び、ドレイン電流Ｉｄをそれぞれ測定することが望ましいという知見を得るに至った。
【００４３】
プラトー領域Ａ及びＢは、実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）がプラトー電圧Ｖｐと一致している期間に相当する。このプラトー領域Ａ及びＢでは、ゲート・ソース間電圧Ｖｇｓ及びゲート電流Ｉｇが保持されつつ、ドレイン・ソース間電圧Ｖｄｓのみが変化していく。
【００４４】
特に、トランジスタＭ１を十分に低速でスイッチングさせることにより、プラトー領域Ａ及びＢでのゲート・ソース間電圧Ｖｇｓ及びゲート電流Ｉｇの測定値が一定値（またはほぼ一定値）となる。このように、プラトー領域Ａ及びＢでは、その他の領域と比べてゲート・ソース間電圧Ｖｇｓ及びゲート電流Ｉｇを容易かつ正確に読み取ることができるので、最終的に得られるＩｄ−Ｖｄｓ特性の測定精度を向上することが可能となる。なお、トランジスタＭ１のスイッチング速度については、例えば、外付けのゲート抵抗を用いて適宜調整すればよい。
【００４５】
また、Ｉｄ−Ｖｄｓ特性の測定精度を高めるためには、プラトー領域Ａ及びＢにおいてゲート・ソース間電圧Ｖｇｓ及びゲート電流Ｉｇを複数回測定し、その平均値を算出して最終的な検出値とすることが望ましい。
【００４６】
上記で説明したように、今回提案する測定方法であれば、従来のカーブトレーサと比べて、低発熱で精度良く、トランジスタＭ１のＩｄ−Ｖｄｓ特性を測定することができる。
【００４７】
ただし、トランジスタＭ１のスイッチング過渡状態では、ゲート電流Ｉｇが流れているので、測定装置１０で測定されるゲート・ソース間電圧Ｖｇｓと、カーブトレーサで設定されていたゲート・ソース間電圧（＝ゲート電流Ｉｇがゼロ値であるときのゲート・ソース間電圧Ｖｇｓ（＠Ｉｇ＝０））との間には、内部ゲート抵抗Ｒｉｎの両端間電圧（＝Ｉｇ×Ｒｉｎ）に相当する差が生じる。そのため、ゲート・ソース間電圧Ｖｇｓの測定値をそのまま用いても、正しいＩｄ−Ｖｄｓ特性（＝ゲート電流Ｉｇがゼロ値であるときの静特性）を取得することは難しい。
【００４８】
そこで、測定装置１０では、トランジスタＭ１のスイッチング過渡状態において、ゲート・ソース間電圧Ｖｇｓと共にゲート電流Ｉｇが測定されており、それぞれの測定結果を用いて、トランジスタＭ１の実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）が算出される。
【００４９】
ゲート電流Ｉｇが流れる経路には配線の寄生インダクタンスも存在するが、プラトー領域Ａ及びＢにおいては、ゲート電流Ｉｇの変化量が０（一定）である。そのため、ゲート酸化膜に印加される実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）を算出する際に、これを考慮する必要はない。
【００５０】
なお、実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）は、ゲート・ソース間寄生容量Ｃｇｓの両端間電圧と等価であり、延いては、カーブトレーサで設定されていたゲート・ソース間電圧Ｖｇｓ（＠Ｉｇ＝０）と等価である。従って、ゲート・ソース間電圧Ｖｇｓの測定値をそのまま用いるのではなく、実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）の算出値を用いることにより、正しいＩｄ−Ｖｄｓ特性を取得することが可能となる。以下では、実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）の算出処理について詳述する。
【００５１】
＜Ｖｇｓ（ｒｅａｌ）算出処理＞
トランジスタＭ１の内部ゲート抵抗値Ｒｉｎを用いる場合には、トランジスタＭ１のターンオン時またはターンオフ時のいずれかで測定されたゲート・ソース間電圧Ｖｇｓ及びゲート電流Ｉｇから実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）を算出するとよい。
【００５２】
例えば、トランジスタＭ１のターンオン時の測定結果を用いる場合には、ターンオン時に測定されたゲート・ソース間電圧Ｖｇｓ，ｏｎから、同じくターンオン時に測定されたゲート電流Ｉｇ，ｏｎにトランジスタＭ１の内部ゲート抵抗値Ｒｉｎを乗じた結果を減じることにより、トランジスタＭ１のゲート酸化膜に印加される実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）を算出することができる。この演算処理は、次の（１）式で表すことができる。
【００５３】
Ｖｇｓ（ｒｅａｌ）＝Ｖｇｓ，ｏｎ−Ｉｇ，ｏｎ×Ｒｉｎ  …  （１）
【００５４】
また、トランジスタＭ１のターンオフ時の測定結果を用いる場合には、ターンオフ時に測定されたゲート・ソース間電圧Ｖｇｓ，ｏｆｆから、同じくターンオフ時に測定されたゲート電流Ｉｇ，ｏｆｆにトランジスタＭ１の内部ゲート抵抗値Ｒｉｎを乗じた結果を減じることにより、トランジスタＭ１のゲート酸化膜に印加される実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）を算出することができる。この演算処理は、次の（２）式で表すことができる。
【００５５】
Ｖｇｓ（ｒｅａｌ）＝Ｖｇｓ，ｏｆｆ−Ｉｇ，ｏｆｆ×Ｒｉｎ  …  （２）
【００５６】
一方、トランジスタＭ１の内部ゲート抵抗値Ｒｉｎを用いない場合には、トランジスタＭ１のターンオン時及びターンオフ時の双方で測定されたゲート・ソース間電圧Ｖｇｓ，ｏｎ及びＶｇｓ，ｏｆｆと、同じくトランジスタＭ１のターンオン時及びターンオフ時の双方で測定されたゲート電流Ｉｇ，ｏｎ及びＩｇ，ｏｆｆの比を用いて、実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）を算出することができる。この演算処理は、次の（３）式で表すことができる。
【００５７】
Ｖｇｓ（ｒｅａｌ）＝｛（Ｖｇｓ，ｏｆｆ×Ｉｇ，ｏｎ）−（Ｖｇｓ，ｏｎ×Ｉｇ，ｏｆｆ）｝／（Ｉｇ，ｏｎ−Ｉｇ，ｏｆｆ）  …  （３）
【００５８】
なお、上記の（３）式は、先出の（１）式と（２）式を組み合わせて、内部ゲート抵抗値Ｒｉｎを消去することにより、導出することができる。
【００５９】
内部ゲート抵抗値Ｒｉｎは周波数依存性を持つため、動作中の値を知ることは難しい。そのため、上記の演算処理で内部ゲート抵抗値Ｒｉｎを消去することにより、トランジスタＭ１のターンオン時とターンオフ時のプラトー領域におけるゲート電流Ｉｇ，ｏｎ及びＩｇ，ｏｆｆの比（＝｛Ｉｇ，ｏｎ／（Ｉｇ，ｏｎ−Ｉｇ，ｏｆｆ）｝、｛Ｉｇ，ｏｆｆ／（Ｉｇ，ｏｎ−Ｉｇ，ｏｆｆ）｝）を利用して、実測値のみから実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）を算出することができ、精度を向上させることが可能となる。
【００６０】
＜Ｖｇｓ（ｒｅａｌ）補間処理＞
図５は、ドレイン電流Ｉｄと実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）との関係を示すＩｄ−Ｖｇｓ（ｒｅａｌ）特性図である。なお、本図では、ドレイン・ソース間電圧Ｖｄｓを２００Ｖに固定したときのＩｄ−Ｖｇｓ（ｒｅａｌ）特性が描写されている。
【００６１】
測定装置１０では、ドレイン電流Ｉｄの測定結果と実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）の算出結果を用いて、Ｉｄ−Ｖｇｓ（ｒｅａｌ）特性が導出される。ただし、実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）の算出値は、本図中の菱形マークで示したように離散的となり、カーブトレーサを用いて一定間隔で設定されていた電圧値とは必ずしも一致しない。
【００６２】
そこで、測定装置１０では、本図中の破線で示したように、実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）に対するドレイン電流Ｉｄの近似式を導出し、これを用いて実ゲート・ソース間電圧Ｖｇｓ（ｒｅａｌ）の補間処理が行われる。なお、上記近似式の取得手法としては、例えば、一群のデータを最小二乗法によりｎ次多項式で近似すればよい。
【００６３】
このような補間処理を行うことにより、一定間隔の実ゲート・ソース間Ｖｇｓ（ｒｅａｌ）に対してドレイン電流Ｉｄを相関付けることができるので、従来と等価のＩｄ−Ｖｄｓ特性を取得することが可能となる。
【００６４】
図６は、これまでに説明してきた測定方法により、最終的に取得されるトランジスタＭ１のＩｄ−Ｖｄｓ特性図である。例えば、本図中の破線で囲まれた一群の測定点（＝黒丸マーク）は、図５の破線で示したＩｄ−Ｖｇｓ（ｒｅａｌ）特性の近似式に基づき、一定間隔の実ゲート・ソース間Ｖｇｓ（ｒｅａｌ）に対して、これに対応するドレイン電流Ｉｄをプロットし直したものである。本図で示すように、今回提案する測定方法によれば、カーブトレーサと同様のＩｄ−Ｖｄｓ特性図を取得することが可能となる。
【００６５】
なお、トランジスタＭ１のデバイスモデル作成に際しては、本測定方法を用いて測定されたＩｄ−Ｖｄｓ特性をパラメータ化して、デバイスモデルの等価回路記述に含めるとよい。これにより、トランジスタＭ１の挙動をシミュレーション上で忠実に再現することが可能となり、延いては、シミュレーションの精度を高めることが可能となる。
【００６６】
＜ＩＧＢＴ［insulated gate bipolar transistor］への適用＞
なお、上記実施形態では、ＭＯＳＦＥＴを測定対象とした例を挙げて説明を行ってきたが、電流電圧特性の測定対象はこれに限定されるものではなく、例えば、ＩＧＢＴの電流電圧特性（＝コレクタ電流Ｉｃとゲート・エミッタ間電圧Ｖｇｅとの関係を示したＩｃ−Ｖｇｅ特性）を測定する際にも適用することができる。
【００６７】
その場合には、上記説明中のトランジスタＭ１に関する端子、電圧、及び、電流の名称について、「ソース」を「エミッタ」と読み替えると共に、「ドレイン」を「コレクタ」と読み替えればよい。
【００６８】
＜その他の変形例＞
また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００６９】
本明細書中に開示されている電流電圧特性の測定方法は、例えば、大電流・高電圧領域で使用されるパワートランジスタ（ＳｉＣパワートランジスタやＧａＮパワートランジスタ）のデバイスモデルを作成する際に利用することが可能である。
【符号の説明】
【００７０】
１０    測定装置
１１    電圧源
１２    電流源
１２ａ    コイル
１３    ダイオード
１４    制御部
２０    スイッチ素子
Ｍ１    Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｒｉｎ    内部ゲート抵抗
Ｃｇｓ    ゲート・ソース間寄生容量
Ｃｇｄ    ゲート・ドレイン間寄生容量
Ｄ１    ボディダイオード
【図１】
2017181178.tif 000003
【図２】
2017181178.tif 000004
【図３】
2017181178.tif 000005
【図４】
2017181178.tif 000006
【図５】
2017181178.tif 000007
【図６】
2017181178.tif 000008
【図７】
2017181178.tif 000009