(57)【要約】      （修正有）【課題】画面コーナー部における黒むらを対策した液晶表示装置を提供する。【解決手段】第１の方向に延在した走査線と、第１の方向に直角な第２の方向に延在した映像信号線との間に画素が形成されたＴＦＴ基板１００と対向基板との間に液晶が挟持された液晶表示装置であって、第１の電極上に形成された絶縁膜上に第２の電極が形成され、第１の電極と第２の電極の間に電圧を印加することによって液晶が駆動され、第１または第２の電極の一方はコモン電極１０９であり、他方は画素電極１１１であり、画素電極１１１への信号電圧はＴＦＴによってスイッチングされ、ＴＦＴのゲート電極１０１と同層でイオントラップ電極５０が形成され、イオントラップ電極５０に対応して、コモン電極１０９にはコモン電極開口部１０９２が形成されており、コモン電極開口部１０９２は、走査線と平行方向の径と、走査線と垂直方向の径を有している液晶表示装置。【選択図】図４
2017076058.tif 000002
【特許請求の範囲】
【請求項１】
走査線と、映像信号線と、前記走査線と前記映像信号線とに接続されたＴＦＴとが形成されたＴＦＴ基板と、
前記ＴＦＴ基板と対向する対向基板と、
前記ＴＦＴ基板と前記対向基板との間に挟持された液晶と、を有する液晶表示装置であって、
前記ＴＦＴ基板には、前記ＴＦＴに接続された第１電極と、絶縁膜と、前記絶縁膜を介して対向配置された第２電極とが形成され、  前記ＴＦＴ基板には、前記走査線と同層に第３電極が形成され、
前記前記第3電極と前記液晶との間には、前記第２電極に開口部が形成されており、
前記開口部は、前記走査線の延在方向と平行方向の径と、前記延在方向と垂直方向の径とを有していることを特徴とする液晶表示装置。
【請求項２】
前記開口部の前記平行方向の径をｗ１とし、前記垂直方向の径をｗ２とし、前記第３電極と前記コモン電極との間の距離をｔとした場合、ｗ１≧ｔ、かつ、ｗ２≧ｔであることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第３電極は、前記垂直方向に前記画素内に突出して形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第３電極と前記開口部との間の絶縁膜には、凹部が形成されていることを特徴とする請求項１乃至３の何れかに記載の液晶表示装置。
【請求項５】
前記第３電極は、前記走査線の一部である特徴とする請求項１乃至４のいずれかに記載の液晶表示装置。
【請求項６】
前記第１電極は、前記第２電極と前記液晶との間に位置していることを特徴とする請求項１乃至５のいずれかに記載の液晶表示装置。
【請求項７】
前記第２電極は、前記第１電極と前記液晶との間に位置していることを特徴とする請求項１乃至５のいずれかに記載の液晶表示装置。
【請求項８】
前記ＴＦＴは、半導体層がａ−Ｓｉで形成されたＴＦＴであることを特徴とする請求項１乃至７の何れかに記載の液晶表示装置。
【請求項９】
前記ＴＦＴは、半導体層がＰｏｌｙ−Ｓｉで形成されたＴＦＴであることを特徴とする請求項１乃至７の何れかに記載の液晶表示装置。
【請求項１０】
前記ＴＦＴ基板と前記対向基板との間隔はスペーサによって規定され、前記スペーサは、前記第３電極が形成されている画素に配置されていることを特徴とする請求項１乃至９のいずれかに記載の液晶表示装置。
【請求項１１】
前記画素はマトリクス状に複数形成され、前記複数の画素の一部には、画素全体に前記イオントラップ電極が形成されていることを特徴とする請求項１０に記載の液晶表示装置。
【請求項１２】
前記ＴＦＴ基板と前記対向基板との間隔はスペーサによって規定され、前記スペーサは、画素全体に前記第３電極が形成されている画素に対応して配置されていることを特徴とする請求項１１に記載の液晶表示装置。
【請求項１３】
前記第１電極はマトリクス状に複数形成され、前記走査線の延在方向に連続して配置する複数の画素には、画素全体に前記イオントラップ電極が形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項１４】
前記ＴＦＴ基板と前記対向基板との間隔はスペーサによって規定され、前記スペーサは、前記画素全体に前記第３電極が形成されている前記走査線方向に連続した複数の画素に対応して配置していることを特徴とする請求項１３に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特にイオン集積に起因する表示むらを対策した液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
液晶中には、イオンが含まれており、このイオンが電界の影響で特定の場所に集積すると表示むらを引き起こす。特許文献１には、ゲートバスラインの一部から積層膜を除去して配向膜だけにおおわれている部分を形成し、この部分においてイオンをトラップし、イオンが画面周辺に集積しないようにする構成が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平３−１６７５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
液晶表示装置では視野角特性が問題であるが、ＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｃｈｉｎｇ）方式は、液晶分子をＴＦＴ基板の主面と平行方向に回転させるものであり、すぐれた視野角特性を有している。ＩＰＳ方式では、コモン電極と画素電極が絶縁膜を挟んで重複して形成されている。すなわち、コモン電極もＴＦＴ基板に形成されていることが特徴である。
【０００６】
このような電極構造を有するＩＰＳ方式において、図３に示すように、液晶中のイオンが特定のコーナーに集積して表示むらを引き起こす現象が生ずる。図３における矢印２はイオンの動きを示すものである。図３においては、イオンが表示領域１０００の右上に集積して表示むら３を引き起こすことを模式的に示している。
【０００７】
本発明の課題は、図３のような、画面コーナーにおける表示むらを対策することである。
【課題を解決するための手段】
【０００８】
本発明は上記課題を克服するものであり、代表的な手段は次のとおりである。すなわち、第１の方向に延在し、前記第１の方向に直角な第２の方向に配列した走査線と、前記第２の方向に延在し、前記第１の方向に配列した映像信号線との間に画素が形成されたＴＦＴ基板と対向基板との間に液晶が挟持された液晶表示装置であって、第１の電極の上に絶縁膜が形成され、前記絶縁膜の上に第２の電極が形成され、前記第１の電極と前記第２の電極の間に電圧を印加することによって前記液晶が駆動され、前記第１または前記第２の電極の一方はコモン電極であり、前記第１または前記第２の電極の他方は画素電極であり、前記画素電極への信号電圧はＴＦＴによってスイッチングされ、前記ＴＦＴのゲート電極と同層でイオントラップ電極が形成され、前記イオントラップ電極に対応して、前記コモン電極にはコモン電極開口部が形成されており、前記コモン電極開口部は、前記走査線と平行方向の径と、前記走査線と垂直方向の径を有していることを特徴とする液晶表示装置である。
【図面の簡単な説明】
【０００９】
【図１】本発明の作用を示す模式平面図である。
【図２Ａ】液晶表示装置の断面図である。
【図２Ｂ】画素配置を示す平面図である。
【図３】イオン集積に起因する表示むらを示す模式平面図である。
【図４】実施例１の断面図である。
【図５】液晶表示装置の駆動電圧の例である。
【図６】実施例１の他形態の断面図である。
【図７】実施例１のさらに他形態の断面図である。
【図８】実施例１の平面図である。
【図９】実施例１の他の形態の平面図である。
【図１０】実施例１のさらに他の形態の平面図である。
【図１１】実施例２の断面図である。
【図１２】実施例２の平面図である。
【図１３】実施例２の他の形態の平面図である。
【図１４】実施例３の断面図である。
【図１５】液晶表示装置の駆動電圧の他の例である。
【図１６】実施例３の平面図である。
【図１７】実施例３の他の形態の平面図である。
【図１８】実施例３のさらに他の形態の平面図である。
【図１９】実施例３のさらに他の形態の平面図である。
【図２０】実施例３のさらに他の形態の平面図である。
【図２１】実施例３のさらに他の形態の平面図である。
【図２２】実施例４の断面図である。
【図２３】実施例４の平面図である。
【図２４】実施例４の他の形態の平面図である。
【図２５】実施例４のさらに他の形態の平面図である。
【図２６】実施例４のさらに他の形態の平面図である。
【図２７】実施例４のさらに他の形態の平面図である。
【図２８】実施例４のさらに他の形態の平面図である。
【図２９】実施例５のＴＦＴ基板側の平面図である。
【図３０】実施例５の対向基板側の平面図である。
【図３１】実施例５のＴＦＴ基板側の他の平面図である。
【図３２】実施例５の対向基板側の他の平面図である。
【図３３】実施例６の画素の例を示す平面図である。
【図３４】実施例６のＴＦＴ基板側の平面図である。
【図３５】実施例６の対向基板側の平面図である。
【図３６】実施例７のＴＦＴ基板側の平面図である。
【図３７】実施例７の対向基板側の平面図である。
【発明を実施するための形態】
【００１０】
図２Ａは液晶表示装置の模式断面図である。図２において、ＴＦＴや画素電極が形成された画素がマトリクス状に形成されたＴＦＴ基板１００に対向して対向基板２００が配置し、ＴＦＴ基板１００と対向基板２００の間に液晶３００が挟持されている。液晶３００は周辺のシール材１６０によって封止されている。ＴＦＴ基板１００と対向基板２００の間隔は、対向基板２００側に形成されたスペーサ６０によって規定されている。ＴＦＴ基板１００は対向基板２００よりも大きく形成されており、ＴＦＴ基板１００が１枚となっている部分は、ＩＣドライバやフレキシブル配線基板を接続するための端子部１７０となっている。
【００１１】
図２Ｂは、ＴＦＴ基板に形成された画素７０の配置を示す平面図である。画素は赤カラーフィルタに対応する赤画素Ｒ、緑カラーフィルタに対応する緑画素Ｇ、青カラーフィルタに対応する青画素Ｂが１セットになり、このセットが表示領域全面に配置している。近年画面が高精細化されており、図２Ｂに示すｘ、ｙの値は非常に小さな値となっている。例えば、以下の実施例で説明するａ−Ｓｉを用いたＴＦＴを有する液晶表示装置ではｘ＝３０μｍ、ｙ＝９０μｍ程度となっており、Ｐｏｌｙ-Ｓｉを用いたＴＦＴを有する液晶表示装置では、ｘ＝２０μｍ、ｙ＝６０μｍとなっており、さらには、ｘ＝１５μｍ、ｙ＝４５μｍ程度にまで小さくなっている品種もある。
【００１２】
図１は本発明の作用を示す液晶表示装置の模式平面図である。図１において、ＴＦＴ基板１００と対向基板２００の間に液晶が挟持されている。表示領域の周辺が額縁領域１１００になっている。表示領域１０００において、矢印２はイオンの移動方向を示している。図１のハッチングで示す箇所は、イオンの集積箇所１である。図１では、イオンの集積箇所１を多数形成しているので、各箇所において集積するイオンの量が少ないために表示むらを生じることはない。
【００１３】
本発明は、ゲート電極あるいは走査線と同層でイオントラップ電極を形成し、イオントラップ電極に対応する部分において、コモン電極の開口部を設け、この開口部に液晶中のイオンをトラップするものである。そして、イオントラップ電極とコモン電極開口部のセットを表示領域中に多数形成することによって、特定箇所にイオンが過剰に集積することを防止することにより、表示むらを防止するものである。以下に実施例を用いて本発明を詳細に説明する。
【実施例１】
【００１４】
図４は実施例１におけるＴＦＴ基板１００側の断面図であり、スイッチング素子としてａ−Ｓｉを用いたボトムゲートのＴＦＴを用いている。図４において、ＴＦＴ基板１００の上にゲート電極１０１が形成され、ゲート電極１０１を覆ってゲート絶縁膜１０２が形成されている。ゲート絶縁膜１０２の上にａ−Ｓｉによる半導体層１０３が形成され、その上にドレイン電極１０５とソース電極１０６が形成され、ＴＦＴを構成している。ＴＦＴを覆って無機パッシベーション膜１０７が形成され、その上にコモン電極１０９が平面状に形成されている。コモン電極１０９を覆って容量絶縁膜１１０が形成され、その上に画素電極１１１が形成されている。画素電極１１１はスリットを有しているが、１本のストライプ状のこともある。
【００１５】
図４の特徴は、ゲート電極１０１と同層でイオントラップ電極５０が形成されていることである。イオントラップ電極５０にはゲート電極１０１と同じ電圧が印加される。そして、イオントラップ電極５０に対応して、コモン電極１０９に開口部１０９２が形成されており、ゲート電極１０１の電位が液晶層に及ぶようになっている。
【００１６】
通常は、イオントラップ電極５０はコモン電極開口部１０９２の径よりも大きく形成されている。図４において、コモン電極開口部１０９２の径をｗとし、イオントラップ電極からコモン電極までの層厚をｔとした場合、ｗ≧ｔであることが望ましい。図４では、例えば、ｗ＝４μｍ、ｔ＝１μｍである。
【００１７】
図５は、図４に示すようなａ−Ｓｉ方式の液晶表示装置における各電極に印加される電圧の例を示すものである。図５においてＧＮＤはグラウンド電位を示し、＋ＳＩＧと−ＳＩＧは映像信号のプラス側最大値とマイナス側最大値を示す。映像信号は周期的に極性を変えて画素電極に印加される。Ｖｃｏｍはコモン電極に印加される電圧であり、通常は一定である。ＶＧＴはゲート電極に印加される電圧であり、通常は−１３Ｖが印加され、ＴＦＴをＯＮする時のみ、＋１６Ｖが印加される。
【００１８】
イオントラップ電極５０に対応する部分のコモン電極１０９には、コモン電極開口部１０９２が形成されており、開口部付近では、通常は−１３Ｖのゲート電圧が液晶層に及んでいるので、プラスイオンがこのコモン電極開口部に１０９２集められる。しかし、イオントラップ電極５０とコモン電極開口部１０９２のセットは表示領域内に多数設けられるため、１か所に過剰にイオンが集積することはないので、表示むらは生じない。なお、表示むらを引き起こすイオンは＋イオンである。
【００１９】
図６は、スイッチング素子としてａ−Ｓｉを用いたボトムゲートのＴＦＴを用いた場合の他の例である。図６が図４と異なる点は、コモン電極１０９と無機パッシベーション膜１０７の間に有機パッシベーション膜１０８が存在している点である。有機パッシベーション膜１０８は平坦化膜としての役割も有しているので、２μｍ程度と厚く形成される。したがって、ｔ＝３μｍとなるが、ｗ＝４μｍよりも小さい。
【００２０】
図７は、図６の場合よりもイオントラップ電極５０の影響を液晶層に対してより強く及ぼす構成である。図７が図６と異なる点は、イオントラップ電極５０の上方で、有機パッシベーション膜１０８にスルーホールを形成し、コモン電極開口部１０９２をスルーホールを囲んで形成していることである。図７の構成によれば、イオントラップ電極５０の電位を液晶に対してより強く作用させることが出来る。なお、有機パッシベーション膜１０８に形成するホールは、スルーホールでなくとも、膜厚の途中までの凹部であってもよい。
【００２１】
図７では、有機パッシベーション膜１０８にスルーホールを形成しているが、他の膜、例えば、ゲート絶縁膜１０２、無機パッシベーション膜１０７、容量絶縁膜１１０等にスルーホールを形成しても効果を得ることが出来る。また、有機パッシベーション膜１０８にスルーホールを形成するのではなく、厚み方向の一部を除去するものであってもよい。また、図７では、コモン電極開口部１０９２はスルーホールを囲んで形成されているが、スルーホールの内側に形成してもよい。このように、凹部を形成することによって、イオントラップ電極５０の影響を、液晶層により強く及ぼすことが出来るとともに、＋イオンがこの凹部に集められやすくなるという効果もある。
【００２２】
図８は、本実施例における画素部の平面図である。図８において、走査線１０が横方向に延在し、縦方向に配列している。また、映像信号線２０が縦方向に延在し、横方向に配列している。映像信号線２０と走査線１０で囲まれた領域が画素になっている。図８において、走査線１０が分岐してＴＦＴのゲート電極１０１となっている。ゲート電極１０１の上にａ−Ｓｉによる半導体層１０３が形成されている。半導体層１０３の上には、映像信号線２０から分岐したドレイン電極１０５が配置し、ドレイン電極１０５と対向してソース電極１０６が配置している。ソース電極１０６は画素内に延在し、無機パッシベーション膜１０７に形成されたスルーホールを１３０介して画素電極１１１と接続する。
【００２３】
無機パッシベーション膜１０７の上には、全面にわたってコモン電極１０９が形成されている。ただし、スルーホール１３０の周りは、コモン電極開口部１０９３となっている。コモン電極１０９を覆って容量絶縁膜が形成され、容量絶縁膜の上にスリット１１１１を有する画素電極１１１が形成されている。図８において、画素電極１１１は２つのスリットを有する櫛歯状であるが、画素が小さくなると、１本のストライプ状となることもある。
【００２４】
図８において、走査線１０から分岐してイオントラップ電極５０が形成され、イオントラップ電極５０と重複してコモン電極開口部１０９２が形成されている。コモン電極開口部１０９２からイオントラップ電極５０の電位、すなわち、ゲート電位が液晶層に及び、＋イオンを集める。図８ではイオントラップ電極５０を配置するスペースを確保するために、スルーホール１３０を画素の内側に移動している。
【００２５】
図４、６、７で、イオントラップ電極からコモン電極までの厚さｔとコモン電極開口部の径ｗとの関係はｗ≧ｔが望ましいと述べたが、コモン電極開口部が正方形あるいは円ではない場合は、次のようになる。図８において、コモン電極開口部１０９２は、走査線１０と平行な辺の径ｗ１と走査線１０と垂直な方向の辺の径ｗ２を有している。この場合、ｗ１≧ｔ、かつ、ｗ２≧ｔであることが望ましい。また、ｗ１およびｗ２の絶対値としては、いずれも３μｍ以上であることが望ましい。コモン電極開口部１０９２の形状が楕円等の場合は、走査線１０と平行方向の径、あるいは、走査線と垂直方向の径と読み替えればよい。以上で述べたコモン電極開口部１０９２の径、あるいは、イオントラップ電極５０からコモン電極１０９までの厚さｔとの関係は、他の図、および他の実施例においても同様である。
【００２６】
図９は、本実施例における他の形態を示す画素部の平面図である。図９が図８と異なる点は、走査線１０から分岐したイオントラップ電極５０が下隣の画素側に形成されている点である。その代り、当該画素においてはスルーホール１３０を走査線１０側に移動することが出来る。その他の構成は図８と同じである。
【００２７】
図１０は、本実施例におけるさらに他の形態を示す画素部の平面図である。図１０は図９に近い構成であるが、スルーホール１３０の周りに形成されたコモン電極開口部１０９３とイオントラップ電極のためのコモン電極開口部１０９２がつながっている点が異なっている。画素が小さくなった場合には、図１０のような構成をとることが合理的である。
【実施例２】
【００２８】
図１１は実施例２におけるＴＦＴ基板１００側の画素部の断面図であり、スイッチング素子としてａ−Ｓｉを用いたボトムゲートのＴＦＴを用いた他の例である。本実施例は、実施例１と異なり、コモン電極１０９が画素電極１１１よりも上側に存在している。ＴＦＴの構成までは、図４において説明したのと同様である。図１１において、ゲート絶縁膜１０２の上に形成されたソース電極１０６の端部に、画素電極１１１が重畳して形成されている。したがって、ソース電極１０６と画素電極１１１との接続にスルーホールは必要ない。その分、製造プロセスを簡略化することが出来る。
【００２９】
図１１において、ＴＦＴを覆って無機パッシベーション膜１０７が形成され、その上に容量絶縁膜１１０が形成されている。容量絶縁膜１１０の上にコモン電極１０９が形成されている。ソース電極１０６と直接接続した画素電極１１１とコモン電極１０９との間に電圧が印加されると、コモン電極１０９のスリット１０９１を介して液晶層に電気力線が延在し、この電界によって液晶分子を回転させて画素の透過率を制御する。なお、図１０において、容量絶縁膜１１０を形成せずに、無機パッシベーション膜１０７の上にコモン電極１０９を形成することもできる。
【００３０】
図１１において、ゲート電極１０１と同層で、イオントラップ電極５０が形成されている。イオントラップ電極５０にはゲート電圧が印加されることは実施例１と同様である。イオントラップ電極５０の上方において、コモン電極１０９にはコモン電極開口部１０９２が形成されている。コモン電極開口部１０９２を介して、イオントラップ電極５０の電圧が液晶層におよび、＋イオンをコモン電極開口部に集積する。
【００３１】
図１２は、本実施例における画素部の平面図である。図１２において、ＴＦＴの構成と、イオントラップ電極の構成は実施例１の図８で説明したのと同様である。図１２において、ＴＦＴ基板のソース電極１０６は画素電極１１１側に延在し、画素電極１１１がスルーホールを介さずに、直接ソース電極１０６とオーバーラップして接続している。
【００３２】
画素電極１１１は矩形状に形成されている。図１２において、コモン電極１０９は、画素全面を覆っているが、画素電極の上にスリット１０９１が形成され、このスリット１０９１を介して液晶を駆動する。コモン電極１０９はイオントラップ電極５０の上側にコモン電極開口部１０９２を有している。コモン電極開口部１０９２を介してゲート電圧を液晶層に及ぼして、＋イオンを集積する。
【００３３】
図１３は、本実施例の他の形態を示す画素部の平面図である。図１３において、ＴＦＴおよび電極の層構成は図１２と同様である。図１２と異なる点は、イオントラップ電極５０が下隣りの画素に形成されていることである。その分、当該画素においては、ソース電極１０６と画素電極１１１がオーバーラップする部分が走査線１０側に近づいている。その他の構成は図１２と同様である。
【００３４】
本実施例においてもイオントラップ電極５０およびコモン電極開口部１０９２は表示領域に多数形成することが出来るので、＋イオンが１か所に過度に集積することを防ぎ、表示むらを防止することが出来る。
【実施例３】
【００３５】
本実施例はスイッチングＴＦＴとして、Ｐｏｌｙ−Ｓｉを用いたトップゲートタイプのＴＦＴを用いた場合において、本発明を適用した構成を示すものである。図１４は、本実施例の画素部の断面図である。図１４において、ＴＦＴ基板１００の上にＰｏｌｙ−Ｓｉによる半導体層１０３が形成されている。半導体層１０３を覆ってゲート絶縁膜１０２が形成されている。半導体層１０３に対応するゲート絶縁膜１０２の上には、ゲート電極が２個並列に形成されており、ダブルゲートになっている。
【００３６】
ゲート電極１０１を覆って層間絶縁膜１０４が形成されている。層間絶縁膜１０４の上にドレイン電極１０５とソース電極１０６が形成され、各々、スルーホールを介して半導体層１０３と接続している。ドレイン電極１０５およびソース電極１０６を覆って無機パッシベーション膜１０７が形成され、その上に有機パッシベーション膜１０８が形成されている。有機パッシベーション膜１０８は平坦化膜を兼ねているので、２μｍ程度と、厚く形成される。有機パッシベーション膜１０８の上には、コモン電極１０９が形成され、コモン電極１０９を覆って容量絶縁膜１１０が形成されている。容量絶縁膜１１０の上には画素電極１１１が形成されている。
【００３７】
図１４において、ゲート絶縁膜１０２の上にゲート電極１０１と同層でイオントラップ電極５０が形成されている。有機パッシベーション膜１０８の上に形成されたコモン電極１０９にはイオントラップ電極の上方においてコモン電極開口部１０９２が形成され、コモン電極開口部１０９２からイオントラップ電極の電位、すなわち、ゲート電位を液晶層に及ぼし、＋イオンをコモン電極開口部１０９２に集積する。本実施例においても、イオントラップ電極５０とコモン電極１０９までの層厚ｔとコモン電極開口部１０９２の径ｗとの関係は、ｗ≧ｔであることが望ましい。図１４では、例えば、ｗ＝５μｍ、ｔ＝４μｍである。
【００３８】
図１５は、Ｐｏｌｙ−Ｓｉを用い、トップゲートの場合のＴＦＴを用いた場合の各電極に印加される電圧の例である。図１５においてＧＮＤはグラウンド電位を示し、＋ＳＩＧと−ＳＩＧは映像信号のプラス側最大値とマイナス側最大値を示す。映像信号は周期的に極性を変えて画素電極に印加される。Ｖｃｏｍはコモン電極に印加される電圧であり、通常は一定である。ＶＧＴはゲート電極に印加される電圧であり、通常は−８Ｖが印加され、ＴＦＴをＯＮする時のみ、＋９Ｖが印加される。
【００３９】
イオントラップ電極５０に対応する部分のコモン電極１０９２は開口となっているため、開口部付近では、通常は−８Ｖのゲート電圧が液晶層に及んでいるので、プラスイオンがこのコモン電極開口部１０９２に集められる。しかし、イオントラップ電極５０とコモン電極開口部１０９２のセットは表示領域内に多数設けられるため、１か所に過剰にイオンが集積することはないので、表示むらは生じない。
【００４０】
図１６は、本実施例における画素の平面図である。ただし、図１６では、図１４と異なり、ＴＦＴはシングルゲートとなっている。Ｐｏｌｙ−ＳｉＴＦＴを用いた液晶表示装置はａ−Ｓｉの場合よりも高精細な画面に用いられる場合が多い。図１６では、図２Ｂにおける画素の大きさは、例えばｘ＝２０μｍ、ｙ＝６０μｍである。
【００４１】
図１６において、走査線１０が横方向に延在し、縦方向に配列している。また、映像信号線２０が縦方向に延在し、横方向に配列している。図１６において、半導体層１０３はスルーホール１４０において映像信号線と接続し、映像信号線２０の下を延在して、走査線１０の下を通過する。この時、走査線１０がゲート電極１０１となり、ＴＦＴが形成される。半導体層１０３はさらに映像信号線２０の下を延在し、屈曲してコンタクト電極１１２と接続する。コンタクト電極１１２は映像信号線２０と同層で形成されているが、半導体層１０３とコンタクト電極１１２を接続するスルーホールは図から省略されている。
【００４２】
コンタクト電極１１２はスルーホール１３０を介して画素電極１１１と接続する。画素電極１１１はスリット１１１１を有する櫛歯状の電極となっている。画素が小さい場合は、画素電極１１１は１本のストライプ状であることもある。画素電極１１１の下層には、容量絶縁膜を挟んで平面状のコモン電極１０９が形成されている。コモン電極１０９は、走査線１０を挟んで上下に平面状に形成されている。
【００４３】
図１６において、走査線１０から凸状に分岐したイオントラップ電極５０が形成されている。凸状に形成されたイオントラップ電極５０に対応してコモン電極に凹部状のコモン電極開口部１０９２が形成されている。コモン電極開口部１０９２を形成することによって、イオントラップ電極５０の電位が上方の液晶層に及びやすくしている。図１７では、３個の画素のうち、中央の画素において、走査線１０が画素内に凸状に分岐してイオントラップ電極５０を形成しているので、中央の画素において、スルーホール１３０が、他の画素におけるよりも、画素の内側に形成されている。
【００４４】
図１６において、走査線１０の上にコモン電極１０９は存在していないが、平面で視て、走査線１０とコモン電極１０９は近接しているので、走査線１０からの電気力線は、コモン電極１０９によって終端され、液晶層に及びにくい。したがって、液晶層における＋イオンの集積効果は、主に、イオントラップ電極５０および対応するコモン電極開口部１０９２による。
【００４５】
図１７は、本実施例の他の形態を示す画素の平面図である。図１７が図１６と異なる点は、図１６ではイオントラップ電極５０が下隣りの画素側に形成されている点である。したがって、対応するコモン電極開口部１０９２も下隣りの画素に形成されている。本実施例においても、液晶層における＋イオンの集積効果は、主に、イオントラップ電極５０および対応するコモン電極開口部１０９２による。
【００４６】
図１８は、本実施例による更に他の実施形態である。図１８は、ＴＦＴがダブルゲートになっている。図１８において、半導体層１０３が映像信号線２０とスルーホール１４０で接続し、映像信号線２０の下を延在して、走査線１０の下を通過する。この時第１のＴＦＴが形成される。半導体層１０３はその後屈曲して再び走査線１０の下を通過し、第２のＴＦＴを形成する。第２のＴＦＴは、走査線１０とイオントラップ電極５０をゲート電極として形成されるので、チャンネル長が長くなっている。その後、半導体層１０３はコンタクト電極１１２の下まで延在して、コンタクト電極１１２と接続し、コンタクト電極１１２はスルーホール１３０を介して画素電極と接続する。
【００４７】
走査線１０から分岐して形成されたイオントラップ電極５０と対応してコモン電極開口部１０９２が形成されている。半導体層１０３はイオントラップ電極５０の下を通過するだけなので、イオントラップ電極５０の働きには影響を与えない。したがって、図１６で説明したのと同様に、イオントラップ電極５０の電位が液晶層におよび、＋イオンを集積することが出来る。
【００４８】
図１９は本実施例のさらに他の形態を示す画素の平面図である。図１９もＴＦＴはダブルゲートとなっている。第２のＴＦＴのチャンネル長が長いことも図１８と同様である。図１９では、走査線１０から分岐したイオントラップ電極５０が下隣りの画素に形成されており、コモン電極開口部１０９２も下隣りの画素に形成されている。その他の構成および作用は、図１８で説明したのと同様である。
【００４９】
図２０は、本実施例のさらに他の形態を示す画素の平面図である。図２０は、走査線１０と分岐したイオントラップ電極が存在していない点が図１８と異なる。走査線１０と分岐したイオントラップ電極が存在していないために、第２のＴＦＴのチャンネル長は第１のＴＦＴのチャンネル長と同じである。
【００５０】
一方、走査線１０と分岐したイオントラップ電極が存在していなくても、コモン電極開口部１０９２は形成され、これに対応して、コンタクト電極１１２もコモン電極開口部１０９２よりも画素の内側に形成されている。走査線１０と分岐したイオントラップ電極が存在していなくても、コモン電極開口部１０９２が存在しているので、走査線１０からの電界が液晶層に到達しやすくなっている。つまり、図２０においては、走査線１０の一部がイオントラップ電極の役割を有することになる。これによって、図２０においても、コモン電極開口部１０９２に＋イオンを集積することが出来る。
【００５１】
図２１は本実施例のさらに他の形態を示す画素部の平面図である。図２１は、図２０に比較してコモン電極開口部１０９２が下隣りの画素側に形成されている点が異なっているが、他の構成は図２０と同様である。図２１においても、第２のＴＦＴのチャンネル長は第１のＴＦＴのチャンネル長と同程度にすることが出来る。また、図２０と同様に、＋イオンをコモン電極開口部１０９２に集積することが出来る。
【実施例４】
【００５２】
図２２は本実施例を示す画素部の断面図である。本実施例もスイッチングＴＦＴとして、Ｐｏｌｙ−Ｓｉを用いたトップゲートタイプのＴＦＴを用いた場合であるが、本実施例では、コモン電極１０９が画素電極１１１よりも上側に存在している、いわゆるコモントップタイプのＩＰＳである。すなわち、有機パッシベーション膜までは、図１４と同じ構成である。
【００５３】
図２２において、有機パッシベーション膜１０８の上に画素電極１１１が形成され、画素電極１１１を覆って容量絶縁膜１１０が形成され、容量絶縁膜１１０の上にコモン電極１０９が形成されている。ゲート絶縁膜１０２の上に形成されたイオントラップ電極５０に対応する部分において、コモン電極開口部１０９２が形成されている。本実施例においても、イオントラップ電極５０とコモン電極１０９までの層厚ｔとコモン電極開口部１０９２の径ｗとは、ｗ≧ｔであることが望ましい。本実施例における各電極に印加される電圧の例は、実施例３の図１５において説明したのと同様である。
【００５４】
図２３は、本実施例における画素の平面図である。図２３において、ＴＦＴはシングルゲートであり、その構成は、図１６で説明したのと同様である。図２３が図１６と異なる点は、各画素において、画素電極１１１が矩形状に形成され、コンタクト電極１１２と接続しており、コモン電極１０９が容量絶縁膜１１０を介して画素電極１１１の上に形成されている点である。図２３において、コモン電極１０９のスリット１０９１が画素電極１１１に対応して形成され、このスリット１０９１を介する電気力線によって液晶分子が制御される。
【００５５】
図２３において、コモン電極１０９が走査線１０を挟んで上下に平面状に形成されている。イオントラップ電極５０が走査線１０から分岐して形成され、イオントラップ電極５０と対応するように、コモン電極１０９に凹状の開口部１０９２が形成されている。この凹状のコモン電極開口部１０９２を介してイオントラップ電極５０の電位が液晶層に影響を及ぼし、＋イオンがコモン電極開口部に集積される。他の作用は図１６で説明したのと同様である。
【００５６】
図２４は本実施例のさらに他の形態を示す平面図である。図２４が、図２３と異なる点は、走査線１０から分岐したイオントラップ電極５０が下隣りの画素に形成されている点である。それに対応してコモン電極１０９開口部１０９２が凹状に形成されている。このイオントラップ電極５０とコモン電極開口部１０９２によって液晶中の＋イオンがコモン電極開口部１０９２に集積される。その他の構成と作用は図２３で説明したのと同様である。
【００５７】
図２５は本実施例のさらに他の形態を示す画素部の平面図である。図２５において、走査線１０を挟んで上下にコモン電極１０９が面状に形成されている。コモン電極１０９は画素電極１１１に対応した部分において、スリット１０９１を有している。本実施例はＴＦＴがダブルゲートとなっており、構成は図１８で説明したのと同様である。また、イオントラップ電極５０とコモン電極１０９に形成されたコモン電極開口部１０９２の作用も図１８で説明したのと同様である。
【００５８】
図２６は本実施例のさらに他の形態を示す画素部の平面図である。図２６が図２５と異なる点は、イオントラップ電極５０が下隣りの画素に形成され、対応する凹状のコモン電極開口部１０９２も下隣りの画素に形成されている点である。画素電極１１１とコモン電極１０９の関係は図２３で説明したのと同様であり、ダブルゲートのＴＦＴの構成、イオントラップ電極５０とコモン電極開口部１０９２の作用は図１９で説明したのと同様である。
【００５９】
図２７は本実施例のさらに他の形態を示す画素部の平面図である。図２７が図２５と異なる点は、走査線１０から分岐したイオントラップ電極５０が存在しないけれども、コモン電極１０９に凹状のコモン電極開口部１０９２が形成されている点である。この作用は、図２０において説明したとおりである。したがって、本実施形態も図２０あるいは図２５と同様、コモン電極開口部１０９２に＋イオンを集積することが出来る。
【００６０】
図２８は本実施例のさらに他の形態を示す画素部の平面図である。図２８が図２６と異なる点は、走査線１０から分岐したイオントラップ電極５０が存在しないけれども、下隣りの画素において、コモン電極１０９に凹状コモン電極開口部１０９２が形成されている点である。この作用は、図２１において説明したとおりである。したがって、本実施形態も図２１あるいは図２６と同様、コモン電極開口部１０９２に＋イオンを集積することが出来る。
【実施例５】
【００６１】
イオントラップ電極５０は全ての画素に形成する必要はない。図２９はイオントラップ電極５０を横方向に画素９個おきに、縦方向に画素３個おきに形成した例である。イオントラップ電極５０は走査線１０と同じ金属で形成されているので、この部分は遮光領域となっている。
【００６２】
ＴＦＴ基板１００と対向基板２００の間隔を規定するために、対向基板２００に柱状スペーサ６０が形成されている。柱状スペーサ６０が形成されている部分は、液晶の配向が乱れるために光漏れを生ずる。光漏れによるコントラストの低下を防止するために、柱状スペーサ６０が形成されている部分はブラックマトリクス２０１が形成されている。
【００６３】
本実施例の特徴は、柱状スペーサ６０が形成されている部分とＴＦＴ基板１００側にイオントラップ電極５０が形成されている部分を重ねることによって、光の透過率の減少を抑えることである。図２９はＴＦＴ基板１００側の平面図であり、自画素にイオントラップ電極５０を形成している例である。図３０は、対向基板２００側に形成されたブラックマトリクス２０１と柱状スペーサ６０の位置を表す平面図である。
【００６４】
ブラックマトリクス２０１はＴＦＴ基板に形成された走査線１０および映像信号線２０に対応して形成されている。柱状スペーサ６０が形成されている部分のブラックマトリクス２０１１の幅は太くなっている。柱状スペーサ６０による光漏れを防止するためである。図３０における柱状スペーサ６０と図２９におけるイオントラップ電極５０は、ＴＦＴ基板１００と対向基板２００が合わさったときに同じ位置にくるように形成されている。
【００６５】
図３１は、ＴＦＴ基板１００側においてイオントラップ電極５０が下隣りの画素に形成されている場合であり、その他の構成は図２９と同様である。図３２は対向基板２００側において、ブラックマトリクス２０１と柱状スペーサ６０が形成されている例である。柱状スペーサ６０とこれに対応するブラックマトリクス２０１１は、ＴＦＴ基板１００と対向基板２００が合わさったときに、ＴＦＴ基板１００側におけるイオントラップ電極５０と同じ位置にくるように形成されている。
【００６６】
以上のように、本実施例によれば、表示むらを抑えるとともに、画面の輝度の低下も防止することが出来る。
【実施例６】
【００６７】
高精細化が進むと画素サイズがさらに小さくなり、例えば、図２Ｂに示す画素のサイズがｘ＝１５μｍ、ｙ＝４５μｍ程度になる。画素がこのように小さくなると、画素内にイオントラップ電極５０や柱状スペーサ６０を配置するスペースを確保することができなくなる。このような場合、本実施例では、画素の何個かおきに画素電極１１１やＴＦＴを形成しない部分を設け、この部分にイオントラップ電極５０や柱状スペーサ６０を配置するものである。
【００６８】
図３３は画素電極１１１が形成されていない画素を示す平面図である。図３３において、走査線１０から分岐して、画素全体にイオントラップ電極５０が形成されている。このイオントラップ電極５０に対応してコモン電極開口部１０９２が形成されている。この画素の上下左右の画素は通常の画素である。高精細画面では、画素のサイズが小さいので、１個程度の画素をつぶしても、画質にはほとんど影響を与えない。
【００６９】
図３４はＴＦＴ基板１００側において、１個の画素全体をイオントラップ電極５０とした画素（イオントラップ電極画素）の配置を示す平面図である。図３４では、このイオントラップ画素は横方向には９個おきに、縦方向には３個おきに形成されている。ただし、イオントラップ電極画素は画面の色バランスをくずさないような配置とすることが望ましい。
【００７０】
対向基板側には、イオントラップ画素に対応して、画素全体がブラックマトリクスによってつぶされた画素（ブラックマトリクス画素）が形成されている。また、ブラックマトリクス画素のいくつかに対応して柱状スペーサ６０が形成されている。このような構成とすることによって、柱状スペーサによる光透過率の減少を抑えることが出来る。
【実施例７】
【００７１】
画面がさらに高精細となると、１画素では、イオントラップ電極５０や柱状スペーサ６０を収容しきれない場合が生ずる。このような場合、Ｒ画素、Ｇ画素、Ｂ画素のセット全体をイオントラップ電極５０とすることもできる。図３６は、ＴＦＴ基板１００側において、このような構成としたイオントラップ電極５０の配置例である。図３６では、３つのイオントラップ電極５０のみの画素セット（イオントラップ電極画素セット）を横方向に３セットおきに、縦方向に３個おきに配置した例である。
【００７２】
図３７は対向基板２００側において、ＴＦＴ基板１００側に対応して連続した３個の画素をブラックマトリクスによって塗りつぶした画素セット（ブラックマトリクス画素セット）を配置した例である。図３７において、ブラックマトリクス画素セットのいくつかには、柱状スペーサ６０が形成されている。これによって、柱状スペーサ６０による光透過率の減少を抑えることが出来る。
【００７３】
個々の画素毎に、イオントラップ電極画素やブラックマトリクス画素を形成すると、色むらが生ずる危険があるが、本実施例のように、画素セットとして、イオントラップ電極やブラックマトリクスを形成すれば、色むらが発生することはない。
【００７４】
以上の説明では、３個の画素をセットとしているが、これに限らず、２個の画素をセットとすることもできるし、４個の画素をセットとすることも出来る。この場合は、イオントラップ電極画素セットを色バランスがとれるように考慮して配置すればよい。尚、本明細書ではＦＦＳを含むＩＰＳ方式の液晶表示装置について記載しているが、特に制限される訳ではなく、縦電界を利用するＶＡ方式、ＴＮ方式、或いは、斜め電界を利用する他の方式の液晶表示装置に対して適用することが可能である。
【符号の説明】
【００７５】
１…イオンの集積箇所、  ２…イオンの移動方向、  ３…表示むら、  １０…走査線、  ２０…映像信号線、  ５０…イオントラップ電極、  ６０…柱状スペーサ、  ７０…画素、  １００…ＴＦＴ基板、  １０１…ゲート電極、  １０２…ゲート絶縁膜、  １０３…半導体層、  １０４…層間絶縁膜、  １０５…ドレイン電極、  １０６…ソース電極、  １０７…無機パッシベーション膜、  １０８…有機パッシベーション膜、  １０９…コモン電極、  １１０…容量絶縁膜、  １１１…画素電極、  １１２…コンタクト電極、  １３０…第１スルーホール、  １４０…第２スルーホール、  １５０…イオントラップ用凹部、  １６０…シール材、  １７０…端子部、  ２００…対向基板、  ２０１…ブラックマトリクス、  ３００…液晶、  １０００…表示領域、  １０９１…コモン電極スリット、  １０９２…コモン電極開口部、  １０９３…スルーホール部におけるコモン電極開口部、  １１００…額縁領域、  ２０１…ブラックマトリクス幅広部、  Ｒ…赤画素、  Ｇ…緑画素、  Ｂ…青画素
【図１】
2017076058.tif 000003
【図２Ａ】
2017076058.tif 000004
【図２Ｂ】
2017076058.tif 000005
【図３】
2017076058.tif 000006
【図４】
2017076058.tif 000007
【図５】
2017076058.tif 000008
【図６】
2017076058.tif 000009
【図７】
2017076058.tif 000010
【図８】
2017076058.tif 000011
【図９】
2017076058.tif 000012
【図１０】
2017076058.tif 000013
【図１１】
2017076058.tif 000014
【図１２】
2017076058.tif 000015
【図１３】
2017076058.tif 000016
【図１４】
2017076058.tif 000017
【図１５】
2017076058.tif 000018
【図１６】
2017076058.tif 000019
【図１７】
2017076058.tif 000020
【図１８】
2017076058.tif 000021
【図１９】
2017076058.tif 000022
【図２０】
2017076058.tif 000023
【図２１】
2017076058.tif 000024
【図２２】
2017076058.tif 000025
【図２３】
2017076058.tif 000026
【図２４】
2017076058.tif 000027
【図２５】
2017076058.tif 000028
【図２６】
2017076058.tif 000029
【図２７】
2017076058.tif 000030
【図２８】
2017076058.tif 000031
【図２９】
2017076058.tif 000032
【図３０】
2017076058.tif 000033
【図３１】
2017076058.tif 000034
【図３２】
2017076058.tif 000035
【図３３】
2017076058.tif 000036
【図３４】
2017076058.tif 000037
【図３５】
2017076058.tif 000038
【図３６】
2017076058.tif 000039
【図３７】
2017076058.tif 000040