(57)【要約】【課題】  出力信号の位相ずれが抑制される信号伝達回路及びこれを用いた発振回路を提供する。【解決手段】  信号伝達回路は、互いに相補的な信号が入力される第１及び第２ラインＬ１，Ｌ２と、第１及び第２ラインＬ１,Ｌ２上にそれぞれ設けられた第１及び第２バッファ回路ＢＡ１１，ＢＡ２１と、第１バッファ回路ＢＡ１１の入力側に位置する第１ラインＬ１上の第１入力側端子ＩＮ１と、第１バッファ回路ＢＡ１１の出力側に位置する第１ライン上の第１出力側端子ＯＵＴ１と、第２バッファ回路ＢＡ２１の入力側に位置する第２ラインＬ２上の第２入力側端子ＩＮ２と、第２バッファ回路ＢＡ２１の出力側に位置する第２ラインＬ２上の第２出力側端子ＯＵＴ２と、第１入力側端子ＩＮ１と第２出力側端子ＯＵＴ２とを接続する第１インバータＢＡ１２と、第２入力側端子ＩＮ２と第１出力側端子ＯＵＴ１とを接続する第２インバータＢＡ２２とを備える。【選択図】図３
2017005581.tif 000002
【特許請求の範囲】
【請求項１】
互いに相補的な信号が入力される第１ライン及び第２ラインと、
前記第１ライン上に設けられた第１バッファ回路と、
前記第２ライン上に設けられた第２バッファ回路と、
前記第１バッファ回路の入力側に位置する前記第１ライン上の第１入力側端子と、
前記第１バッファ回路の出力側に位置する前記第１ライン上の第１出力側端子と、
前記第２バッファ回路の入力側に位置する前記第２ライン上の第２入力側端子と、
前記第２バッファ回路の出力側に位置する前記第２ライン上の第２出力側端子と、
前記第１入力側端子と前記第２出力側端子とを接続する第１インバータと、
前記第２入力側端子と前記第１出力側端子とを接続する第２インバータと、
を備えることを特徴とする信号伝達回路。
【請求項２】
前記第１バッファ回路と、前記第１出力側端子との間に位置する第３バッファ回路と、
前記第２バッファ回路と、前記第２出力側端子との間に位置する第４バッファ回路と、
を備えることを特徴とする請求項１に記載の信号伝達回路。
【請求項３】
前記第１バッファ回路と前記第３バッファ回路との間の第１節点と、
前記第２バッファ回路と前記第４バッファ回路との間の第２節点と、
を備え、
前記第１節点と前記第２節点とを接続するクロスカップルインバータを更に備える、
ことを特徴とする請求項２に記載の信号伝達回路。
【請求項４】
前記クロスカップルインバータを構成するインバータは、ＣＭＯＳインバータである、
ことを特徴とする請求項３に記載の信号伝達回路。
【請求項５】
前記クロスカップルインバータを構成するインバータは、電流モード論理回路である、
ことを特徴とする請求項３又は４に記載の信号伝達回路。
【請求項６】
請求項１に記載の信号伝達回路を複数備え、
前記信号伝達回路に信号を出力するリングオシレータを備え、
前記リングオシレータは、
互いに相補的な信号からなる第１信号対と、
互いに相補的な信号からなる第２信号対と、
を出力し、
前記第１信号対の信号の各位相と、前記第２信号対の信号の各位相は、異なっており、
前記リングオシレータからの前記第１信号対は、複数の前記信号伝達回路のうちの１つに入力され、
前記リングオシレータからの前記第２信号対は、複数の前記信号伝達回路のうちの別の１つに入力される、
ことを特徴とする発振回路。
【請求項７】
前記リングオシレータと複数の前記信号伝達回路の電源電位を共通にしたことを特徴とする請求項６に記載の発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロックバッファ回路などの信号伝達回路に関する。
【背景技術】
【０００２】
従来、クロックバッファ回路は、入力されたクロック信号を伝達する回路として用いられている。このような信号伝達回路において、信号のレベル遷移期間が長く、すなわち、変化が緩慢な場合、信号伝達回路は変化に追従して、信号を伝達することが可能である。信号を追従させるには、クロスカップルインバータ（ＣＣＩ）を用いることができる。クロスカップルインバータは、一対のインバータを互いに逆向きに接続したインバータであり、例えば、下記の特許文献１、特許文献２に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２００９／００９１３５４号公報
【特許文献２】米国特許第５６２１３４０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の信号伝達回路においては、信号の変化が緩慢な遅い信号の場合には、相補的に入力された信号が同様に変化するように動作することができるが、信号の変化が急峻で速い信号の場合には、相補的に入力された信号は、同様の変化で出力せず、出力信号間に位相のずれが発生する。
【０００５】
本発明は、このような課題に鑑みてなされたものであり、相補的に入力された信号の変化が急峻で速い場合においても、出力信号間の位相ずれが抑制される信号伝達回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述の課題を解決するため、第１の信号伝達回路は、互いに相補的な信号が入力される第１ライン及び第２ラインと、前記第１ライン上に設けられた第１バッファ回路と、前記第２ライン上に設けられた第２バッファ回路と、前記第１バッファ回路の入力側に位置する前記第１ライン上の第１入力側端子と、前記第１バッファ回路の出力側に位置する前記第１ライン上の第１出力側端子と、前記第２バッファ回路の入力側に位置する前記第２ライン上の第２入力側端子と、前記第２バッファ回路の出力側に位置する前記第２ライン上の第２出力側端子と、前記第１入力側端子と前記第２出力側端子とを接続する第１インバータと、前記第２入力側端子と前記第１出力側端子とを接続する第２インバータとを備えることを特徴とする。
【０００７】
第２の信号伝達回路は、前記第１バッファ回路と、前記第１出力側端子との間に位置する第３バッファ回路と、前記第２バッファ回路と、前記第２出力側端子との間に位置する第４バッファ回路とを備えることを特徴とする。
【０００８】
第３の信号伝達回路は、前記第１バッファ回路と前記第３バッファ回路との間の第１節点と、前記第２バッファ回路と前記第４バッファ回路との間の第２節点とを備え、前記第１節点と前記第２節点とを接続するクロスカップルインバータを更に備えることを特徴とする。
【０００９】
第４の信号伝達回路においては、前記クロスカップルインバータを構成するインバータは、ＣＭＯＳインバータであることを特徴とする。
【００１０】
第５の信号伝達回路においては、前記クロスカップルインバータを構成するインバータは、電流モード論理回路であることを特徴とする。
【００１１】
上述の信号伝達回路を用いた発振回路では、信号伝達回路を複数備え、前記信号伝達回路に信号を出力するリングオシレータを備え、前記リングオシレータは、互いに相補的な信号からなる第１信号対と、互いに相補的な信号からなる第２信号対と、を出力し、前記第１信号対の信号の各位相と、前記第２信号対の信号の各位相は、異なっており、前記リングオシレータからの前記第１信号対は、複数の前記信号伝達回路のうちの１つに入力され、前記リングオシレータからの前記第２信号対は、複数の前記信号伝達回路のうちの別の１つに入力されることを特徴とする。
【００１２】
また、上述の発振回路において、前記リングオシレータと複数の前記信号伝達回路の電源電位を共通にすると好適である。
【発明の効果】
【００１３】
本発明の信号伝達回路によれば、相補的に入力された信号の変化が急峻で速い場合においても、出力信号間の位相ずれを抑制することができる。この信号伝達回路は、特に、発振回路からの信号間の位相ずれの抑制に有効である。
【図面の簡単な説明】
【００１４】
【図１】比較例にかかる信号伝達回路の回路図である。
【図２】比較例に係る信号伝達回路内の各点の電圧である。
【図３】実施例にかかる信号伝達回路の回路図である。
【図４】実施例に係る信号伝達回路内の各点の電圧である。
【図５】出力パルスの立ち上がり時刻のバラつき時間の分布を示すグラフ：（Ａ）比較例、（Ｂ）実施例である。
【図６】出力パルスのデューティ比のバラつき時間の分布を示すグラフ：（Ａ）比較例、（Ｂ）実施例である。
【図７】リングオシレータに接続された信号伝達回路の回路図である。
【図８】各種のインバータの回路図である。
【図９】各種のインバータの回路図である。
【図１０】各種のインバータの回路図である。
【発明を実施するための形態】
【００１５】
以下、実施の形態に係る信号伝達回路（クロックバッファ回路）について説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
【００１６】
まず、比較例にかかる信号伝達回路について説明する。
【００１７】
図１は、比較例にかかる信号伝達回路の回路図である。
【００１８】
この信号伝達回路は、互いに相補的な信号が入力される第１ラインＬ１及び第２ラインＬ２を備えており、第１ラインＬ１上には複数のバッファ回路（ＢＡ１１、ＢＡ１３）が並んでおり、第２ラインＬ２上には複数のバッファ回路（ＢＡ２１、ＢＡ２３）が並んでいる。また、第１ラインＬ１と第２ラインＬ２との間には、クロスカップルインバータＣＩＩが介在している。同図では、２つのクロスカップルインバータＣＩＩが示されている。
【００１９】
クロスカップルインバータＣＩＩは、一対のインバータを有しており、一方の入力端子を、他方の出力端子に接続した回路である。第１ラインＬ１の第１入力側端子ＩＮ１から入力された第１信号は、第１バッファ回路ＢＡ１１を通って伝達されるが、その反転信号は、クロスカップルインバータＣＩＩのバッファ回路ＢＡ１４によって反転し、第２ラインＬ２に伝達される。第２ラインＬ２の第２入力側端子ＩＮ２には、第１信号が反転した第２信号が入力される。この第２信号は、第２バッファ回路ＢＡ２１を通って伝達されるが、その反転信号は、クロスカップルインバータＣＩＩのバッファ回路ＢＡ２４によって反転し、第１ラインＬ１に伝達される。
【００２０】
すなわち、入力当初において、π（＝１８０°）の位相差がある第１信号と第２信号は、クロスカップルインバータＣＩＩを介することにより、互いに反転した同相の信号として、元の信号に重畳される。
【００２１】
図２は、比較例に係る信号伝達回路内の各点の電圧である。図２では、図１におけるそれぞれの計測点Ｎ１１、Ｎ１２、Ｎ１３、Ｎ２３、Ｎ２２、Ｎ２１の電圧を示しており、（Ａ）は信号遷移が遅い場合、（Ｂ）は信号遷移が速い場合を示している。
【００２２】
図２（Ａ）を参照すると、第１ラインＬ１上を進行する第１信号の電圧は、計測点Ｎ１１では緩やかに上昇して遷移し、これに少し遅れて同期して、反転用のインバータＢＡ１４の出力電圧（Ｎ２２）が下降する。第２ラインＬ２上を進行する第２信号の電圧は、計測点Ｎ２１では緩やかに下降して遷移し、これに同期して、反転用のインバータＢＡ２４の出力電圧（Ｎ１２）が上昇する。
【００２３】
すなわち、第１ラインＬ１上の計測点Ｎ１３では、計測点Ｎ１１と計測点Ｎ１２の出力が重畳され、計測点Ｎ１２の電圧変化に揃う傾向がある。一方、第２ラインＬ２上の計測点Ｎ２３では、計測点Ｎ２１と計測点Ｎ２２の出力が重畳され、計測点Ｎ２２の電圧変化に揃う傾向がある。すなわち、一方のライン上の信号は、他方のラインの信号変化に相互に追従しようとする。
【００２４】
このように、第１ラインＬ１及び第２ラインＬ２を伝達中の信号間のばらつきは、信号の遷移が遅い場合には、上記重畳により緩和される（図２（Ａ））。この信号間の相対的なばらつき補償は、第１信号と第２信号のクロック及び遷移が遅い場合に限っては有効である。しかしながら、遷移が高速になるにしたがって、クロスカップルインバータＣＩＩによって、ばらつき補償を行うタイミングが、遷移終了後になり、現実のばらつき補償を行うことができなくなる（図２（Ｂ））。図２（Ｂ）に示すように、計測点Ｎ１３の電圧と、計測点Ｎ２３の電圧の遷移時刻に、ずれが生じている。また、クロックが高速になった場合も、遷移が遅い場合は、各信号の振幅が、電源電圧まで到達しないため、ばらつき補償ができなくなる。
【００２５】
図３は、実施例にかかる信号伝達回路の回路図である。
【００２６】
実施例の信号伝達回路と、比較例の信号伝達回路との相違点は、インバータＢＡ１２及びインバータＢ２２により構成される位相補間用インバータ（Phase Interpolating Inverter: ＰＩＩ）を、第１ラインＬ１と第２ラインＬ２との間に配置した点であり、その他の構成は、同一である。
【００２７】
すなわち、実施例の信号伝達回路においても、互いに相補的な信号が入力される第１ラインＬ１及び第２ラインＬ２を備えており、第１ラインＬ１上には複数のバッファ回路（ＢＡ１１、ＢＡ１３）が並んでおり、第２ラインＬ２上には複数のバッファ回路（ＢＡ２１、ＢＡ２３）が並んでいる。また、第１ラインＬ１と第２ラインＬ２との間には、クロスカップルインバータＣＩＩが介在している。同図では、２つのクロスカップルインバータＣＩＩが示されている。
【００２８】
詳説すれば、この信号伝達回路は、互いに相補的な信号が入力される第１ラインＬ１及び第２ラインＬ２と、第１ラインＬ１上に設けられた第１バッファ回路ＢＡ１１と、第２ラインＬ２上に設けられた第２バッファ回路ＢＡ２１と、第１バッファ回路ＢＡ１１の入力側に位置する第１ラインＬ１上の第１入力側端子ＩＮ１と、第１バッファ回路ＢＡ１１の出力側に位置する第１ライン上の第１出力側端子ＯＵＴ１と、第２バッファ回路ＢＡ２１の入力側に位置する第２ラインＬ２上の第２入力側端子ＩＮ２と、第２バッファ回路ＢＡ２１の出力側に位置する第２ラインＬ２上の第２出力側端子ＯＵＴ２と、を備えている。
【００２９】
クロスカップルインバータＣＩＩは、一対のインバータを有しており、一方の入力端子を、他方の出力端子に接続した回路であり、その構成と作用は、比較例で説明した通りである。すなわち、入力当初において、π（＝１８０°）の位相差がある第１信号と第２信号は、クロスカップルインバータＣＩＩを介することにより、互いに反転した同相の信号として、元の信号に重畳される。上述のように、クロスカップルインバータＣＩＩのみを用いた場合においては、信号の遷移等が高速になると、信号間の遷移タイミング（位相）のばらつきを補償できなくなる。
【００３０】
そこで、この信号伝達回路は、一対の位相補間用インバータＰＩＩを備えており、それぞれの位相補間用インバータＰＩＩは、一方のラインの入力側端子と、他方のラインの出力側端子とを接続している。
【００３１】
各位相補間用インバータＰＩＩは、第１入力側端子ＩＮ１と第２出力側端子ＯＵＴ２とを接続する第１インバータＢＡ１２と、第２入力側端子ＩＮ２と第１出力側端子ＯＵＴ１とを接続する第２インバータＢＡ２２である。
【００３２】
図４は、実施例に係る信号伝達回路内の各点の電圧である。図４では、図３におけるそれぞれの計測点（Ｎ１１、Ｎ１２、Ｎ１３、Ｎ２３、Ｎ２２、Ｎ２１，ＩＮ１、ＯＵＴ１、Ｎ２４、ＯＵＴ１１、ＯＵＴ２１、Ｎ１４、ＯＵＴ２、ＩＮ２）の電圧を示しており、（Ａ）は信号遷移が遅い場合、（Ｂ）は信号遷移が速い場合を示している。
【００３３】
図４（Ａ）を参照すると、信号遷移が遅い場合には、クロスカップルインバータＣＣＩの動作が、主として影響を与える。第１ラインＬ１上を進行する第１信号の電圧は、計測点Ｎ１１では緩やかに上昇して遷移し、これに少し遅れて同期して、反転用のインバータＢＡ１４の出力電圧（Ｎ２２）が下降する。第２ラインＬ２上を進行する第２信号の電圧は、計測点Ｎ２１では緩やかに下降して遷移し、これに同期して、反転用のインバータＢＡ２４の出力電圧（Ｎ１２）が上昇する。
【００３４】
すなわち、第１ラインＬ１上の計測点Ｎ１３では、計測点Ｎ１１と計測点Ｎ１２の出力が重畳され、計測点Ｎ１２の電圧変化に揃う傾向がある。一方、第２ラインＬ２上の計測点Ｎ２３では、計測点Ｎ２１と計測点Ｎ２２の出力が重畳され、計測点Ｎ２２の電圧変化に揃う傾向がある。すなわち、一方のライン上の信号は、他方のラインの信号変化に相互に追従しようとする。
【００３５】
このように、第１ラインＬ１及び第２ラインＬ２を伝達中の信号間のばらつきは、信号の遷移が遅い場合には、上記重畳により緩和される（図４（Ａ））。
【００３６】
一方、信号遷移が速い信号の場合、すなわち、本例では、入力信号の立ち上がり、立下り期間ｔｒｆが基準値（＝数ｎｓ程度。例えば５ｎｓ程度）以下の場合、クロスカップルインバータＣＣＩではなく、位相補間用インバータＰＩＩが主として、信号に影響を与え、ばらつき補償を行う。なお、本例では、信号遷移が遅い場合とは、入力信号の立ち上がり、立下り期間ｔｒｆが基準値よりも大きい場合である。
【００３７】
図４（Ｂ）を参照すると、第１ラインＬ１上を進行する第１信号の電圧は、入力側端子ＩＮ１（計測点ＩＮ１）では、急峻に上昇して遷移し（遷移時間ｔｒｆ）、２つ先のバッファ回路ＢＡ１３の後段の出力側端子ＯＵＴ１では、本来は、第１信号の入力時よりも若干の遅延が生じた信号電圧が、計測点（ＯＵＴ１）のように立ち上がるはずである。一方、計測点（ＯＵＴ１）には、位相補間用インバータＰＩＩとしてのインバータＢＡ２２を介し、計測点Ｎ２４を経た信号も重畳され、最終的な出力電圧は、計測点ＯＵＴ１１に示すように、これらの計測点の電圧の中間の電圧として、急峻に上昇する。
【００３８】
また、インバータＢＡ２２は、第２信号として、入力側端子ＩＮ２（計測点ＩＮ２）から入力した電圧を、反転させて出力するが、計測点Ｎ２４はインバータＢＡ２２よりも後段にあるため、計測点Ｎ２４の立ち上がり開始時刻は、インバータＢＡ２２による反転出力よりも若干、遅延している。
【００３９】
同様に、第２ラインＬ２上を進行する第２信号の電圧は、入力側端子ＩＮ２（計測点ＩＮ２）では、急峻に下降して遷移し（遷移時間ｔｒｆ）、２つ先のバッファ回路ＢＡ２３の後段の出力側端子ＯＵＴ２では、本来は、第２信号の入力時よりも若干の遅延が生じた信号電圧が、計測点（ＯＵＴ２）のように立ち下がるはずである。一方、計測点（ＯＵＴ２）には、位相補間用インバータＰＩＩとしてのインバータＢＡ１２を介し、計測点Ｎ１４を経た信号も重畳され、最終的な出力電圧は、計測点ＯＵＴ２１に示すように、これらの計測点の電圧の中間の電圧として、急峻に下降する。
【００４０】
また、インバータＢＡ１２は、第１信号として、入力側端子ＩＮ１（計測点ＩＮ１）から入力した電圧を、反転させて出力するが、計測点Ｎ１４はインバータＢＡ１２よりも後段にあるため、計測点Ｎ１４の立ち下がり開始時刻は、インバータＢＡ１２による反転出力よりも若干、遅延している。
【００４１】
このように、本実施例の構成では、最終的な計測点（最終の出力端子）ＯＵＴ１１及びＯＵＴ２１において、入力信号の遷移が速い場合においても、一方のライン上の信号は、他方のラインの信号変化に相互に追従しようとする。以上のように、実施例の構成では、第１ラインＬ１及び第２ラインＬ２を伝達中の信号間のばらつきは、信号の遷移が遅い場合（図４（Ａ））においても、速い場合（図４（Ｂ））においても、緩和することができる。
【００４２】
なお、上述のバッファ回路は、電圧フォロアとして出力を反転させない回路であるが、これらのバッファ回路は、全てインバータに置換することもできる。インバータは出力を反転させるバッファ回路であるが、反転させても回路動作には影響がない。
【００４３】
図５は、上記信号伝達回路における最終的な出力パルスの立ち上がり時刻のバラつき時間の分布を示すグラフ：（Ａ）比較例、（Ｂ）実施例である。横軸は時刻ずれのない平均値０からの標準偏差σを示しており、縦軸は当該標準偏差を有するサンプル数を示している。同図に記載の如く、実施例の構造の場合、比較例と比較して、立ち上がり時刻のバラつきが少ないことが分かる。
【００４４】
図６は、上記信号伝達回路における最終的な出力パルスのデューティ比のバラつき時間の分布を示すグラフ：（Ａ）比較例、（Ｂ）実施例である。横軸はパルスのデューティ比を示しており、縦軸は当該デューティ比を有するサンプル数を示している。なお、図５及び図６の場合において、各サンプル数は、シミュレーション上のサンプル数であり、実際に製造したサンプル数ではない。このように、実施例の構造の場合、比較例と比較して、デューティ比が５０％に近いもの（例５５％、４５％）の割合が高くなることが分かる。デューティ比は２つの信号の平均値（例：５５．７％）に近くなる。
【００４５】
以上、説明したように、上述の信号伝達回路は、第１バッファ回路ＢＡ１１と、第１出力側端子ＯＵＴ１との間に位置する第３バッファ回路ＢＡ１３と、第２バッファ回路ＢＡ２１と、第２出力側端子ＯＵＴ２との間に位置する第４バッファ回路ＢＡ２３とを備えている。この構造により、入力側端子と出力側端子との間のインピダンスの影響を抑制することができる。
【００４６】
また、上述の信号伝達回路は、第１バッファ回路ＢＡ１１と第３バッファ回路ＢＡ１３との間の第１節点Ｐ１と、第２バッファ回路ＢＡ２１と第４バッファ回路ＢＡ２３との間の第２節点Ｐ２とを備え、第１節点Ｐ１と第２節点Ｐ２とを接続するクロスカップルインバータＣＣＩを更に備えている。上述のように、クロスカップルインバータＣＣＩは、信号の遷移が遅い（遷移時間が長い）場合の信号間の立ち上がり時刻とデューティ比のバラつきを抑制することができる。
【００４７】
なお、クロスカップルインバータＣＣＩを構成するインバータは、ＣＭＯＳインバータとすることができる。この場合、ＣＭＯＳの特性により、低消費電力で動作することが可能である。換言すれば、クロスカップルインバータを構成するインバータは、電流モード論理回路（ＣＭＬ回路）である。ＣＭＬ回路は、電圧モード論理回路（ＶＭＬ回路）と比較して、スイッチング時の瞬時電流が非常に少なく、特に、動作周波数が高くなる場合には、低消費電力という利点がある。また、瞬時電流が小さいため、これに伴って発生するノイズを抑制することができる。
【００４８】
なお、上述の信号伝達回路（クロックバッファ回路）は、様々な回路に接続することができる。図３に示した信号伝達回路を、信号伝達回路ＳＧとすると、信号伝達回路ＳＧは、クロックを発生する発振器に接続することもできる。
【００４９】
図７は、一例として、リングオシレータＲＧに接続された信号伝達回路ＳＧの回路図である。リングオシレータＲＧは、１８０°の位相がずれた対のクロック信号を、複数組出力する。同図では、０°、４５°、９０°、１３５°のクロック信号を、信号伝達回路ＳＧの第１入力側端子ＩＮ１に入力し、１８０°、２２５°、２７０°、３１５°のクロック信号を、信号伝達回路ＳＧの第２入力側端子ＩＮ２に入力している場合を示すが、本発明は、これに限定されるものではない。
【００５０】
この発振回路では、信号伝達回路ＳＧを複数備えており、信号伝達回路ＳＧに信号を出力するリングオシレータＲＧを備え、リングオシレータＲＧは、互いに相補的な信号からなる第１信号対（例：０°、１８０°）と、互いに相補的な信号からなる第２信号対（例：９０°、２７０°）とを出力し、第１信号対の信号の各位相と、第２信号対の信号の各位相は、異なっている。リングオシレータＲＧからの第１信号対（例：０°、１８０°）は、複数の信号伝達回路ＳＧのうちの１つに入力され、リングオシレータＲＧからの第２信号対（例：９０°、２７０°）は、複数の信号伝達回路ＳＧのうちの別の１つに入力されている。
【００５１】
ここで、発振回路において、リングオシレータＲＧと複数の信号伝達回路ＳＧの電源電位を共通にすると好適である。リングオシレータには、トランジスタＱ１を介して電源電圧ＶＨが与えられ、動作している。この電源電圧ＶＨは、オペアンプＣ１の非反転入力端子に入力され、この電位は仮想短絡により、反転入力端子に等しく、これはトランジスタＱ２のドレイン（又はソース）に接続されている。トランジスタＱ２のゲートは、オペアンプＣ１の出力に接続されており、ソース（又はドレイン）は電源電位ＶＨに接続されているが、電圧フォロアとしても機能するトランジスタＱ２のドレイン（又はソース）の電位は、電源電位ＶＨに固定され、固定された電位ＶＨは、信号伝達回路ＳＧの電源端子に接続される。すなわち、バッファ回路又はインバータの電源電位ＶＨは、トランジスタＱ２を介して与えられる。これにより、信号伝達回路ＳＧとリングオシレータＲＧと遅延を等しくでき、上述信号間のバラつきを影響を低減できる。
【００５２】
なお、インバータの構成としては、図８〜図１０に示すような様々な構成が知られている。
【００５３】
図８（Ａ）は、ＣＭＯＳインバータであり、ＰＭＯＳ（Ｐチャネル電界効果トランジスタ）と、ＮＭＯＳ（Ｎチャネル）を接続したものであり、入力端子ＩＮからの入力に対して、反転した出力が出力端子ＯＵＴから得られる。ＰＭＯＳの上流は電源電位ＶＨに接続され、ＮＭＯＳの下流はグランド等の固定された低い電位ＶＬに接続されている。また、ＰＭＯＳとＮＭＯＳのゲートは共通として、入力端子ＩＮに接続されている。
【００５４】
図８（Ｂ）は、図８（Ａ）におけるＰＭＯＳを抵抗Ｒに置換したものである。
【００５５】
図８（Ｃ）は、図８（Ａ）におけるＮＭＯＳを抵抗Ｒに置換したものである。
【００５６】
図８（Ｄ）は、図８（Ａ）における入力端子を、ＮＭＯＳのみに接続し、ＰＭＯＳのゲートにバイアス電位ＢＩＡＳを与えたものである。
【００５７】
図８（Ｅ）は、図８（Ｄ）におけるバイアス電位の代わりに、ＰＭＯＳのゲートを下流のドレインに接続したものである。
【００５８】
図８（Ｆ）は、図８（Ｄ）における入力端子ＩＮとバイアス電位の入力端子を交換したものである。
【００５９】
図８（Ｇ）は、図８（Ｆ）におけるバイアス電位の代わりに、ＮＭＯＳのゲートを出力側に接続したものである。
【００６０】
図９（Ａ）は、一対のＮＭＯＳからなるミラー回路の下流にＮＭＯＳを接続したものである。上流のＮＭＯＳは抵抗Ｒを介して電源電位ＶＨに接続され、これらのゲートには入力信号が入力端子ＩＮから与えられ、出力は抵抗ＲとＮＭＯＳとの間の節点から取り出される。
【００６１】
図９（Ｂ）は、図９（Ａ）におけるＮＭＯＳをＰＭＯＳに置換し、その下流のＮＭＯＳの代わりに抵抗Ｒを接続したものであり、ＰＭＯＳの上流は、スイッチング用のＰＭＯＳを介して電源電位ＶＨに接続され、このゲートにはバイアス電位が与えられる。出力は抵抗ＲとＰＭＯＳとの間の節点から取り出される。
【００６２】
図９（Ｃ）は、図９（Ａ）における抵抗ＲをＰＭＯＳで置換したものであり、ＰＭＯＳのゲートにはバイアス電位が与えられる。
【００６３】
図９（Ｄ）は、図９（Ｂ）における抵抗ＲをＮＭＯＳで置換したものであり、ＮＭＯＳのゲートにはバイアス電位が与えられる。
【００６４】
図１０（Ａ）は、図９（Ｃ）においてＰＭＯＳに与えられるバイアス電位ＢＩＡＳの代わりに、これらのゲートを下流の節点に接続したものである。
【００６５】
図１０（Ｂ）は、図９（Ｄ）においてＮＭＯＳに与えられるバイアス電位ＢＩＡＳの代わりに、これらのゲートを上流の節点に接続したものである。
【００６６】
このように、本発明には、様々なタイプのインバータを用いることができる。
【符号の説明】
【００６７】
Ｌ１…第１ライン、Ｌ２…第２ライン、ＢＡ１１…第１バッファ回路、ＢＡ２１…第２バッファ回路、ＩＮ１…第１入力側端子、ＯＵＴ１…第１出力側端子、ＩＮ２…第２入力側端子、ＯＵＴ２…第２出力側端子、ＢＡ１２…第１インバータ、ＢＡ２２…第２インバータ。
【図１】
2017005581.tif 000003
【図２】
2017005581.tif 000004
【図３】
2017005581.tif 000005
【図４】
2017005581.tif 000006
【図５】
2017005581.tif 000007
【図６】
2017005581.tif 000008
【図７】
2017005581.tif 000009
【図８】
2017005581.tif 000010
【図９】
2017005581.tif 000011
【図１０】
2017005581.tif 000012