(57)【要約】      （修正有）【課題】差動増幅器の入力インピーダンスを効率的に校正する。【解決手段】校正回路は、第１の検波器１２０と、第２の検波器１３０と、比較部１４０と、制御回路１５０とを含む。第１の検波器は、単相差動変換回路１１０の第１の出力端子に接続され、第１の検波器入力信号を検波することによって第１の検波信号を生成する。第２の検波器は、単相差動変換回路の第２の出力端子に接続され、第２の検波器入力信号を検波することによって第２の検波信号を生成する。比較部は、第１の検波信号の電圧および第２の検波信号の電圧を比較し、比較結果を示す比較結果信号を生成する。制御回路は、制御コードを複数の異なる値に設定し、設定された制御コードに対応する比較結果信号を蓄積し、蓄積された制御コードと比較結果信号との対応関係を分析することによって所望の制御コードを探索する。【選択図】図１
2017157877.tif 000002
【特許請求の範囲】
【請求項１】
入力端子、第１の出力端子および第２の出力端子を持ち、インピーダンスが制御コードに依存して変化するインピーダンス可変素子を含み、単相入力信号を差動出力信号へと変換する単相差動変換回路と、
前記単相差動変換回路の第１の出力端子に接続され、第１の検波器入力信号を検波することによって第１の検波信号を生成する第１の検波器と、
前記単相差動変換回路の第２の出力端子に接続され、第２の検波器入力信号を検波することによって第２の検波信号を生成する第２の検波器と、
前記第１の検波信号の電圧および前記第２の検波信号の電圧を比較し、比較結果を示す比較結果信号を生成する比較部と、
前記制御コードを複数の異なる値に設定し、設定された制御コードに対応する比較結果信号を蓄積し、蓄積された制御コードと比較結果信号との対応関係を分析することによって所望の制御コードを探索する制御回路と
を具備する校正回路。
【請求項２】
前記制御回路は、前記第１の検波信号の電圧および前記第２の検波信号の電圧の差電圧の絶対値が最小であった時に設定された制御コードを前記所望の制御コードとして決定する、請求項１の校正回路。
【請求項３】
前記制御回路は、バイナリ探索を行うことによって前記所望の制御コードを探索する、請求項１の校正回路。
【請求項４】
前記単相差動変換回路の第１の出力端子と前記第１の検波器との間に挿入される第１の単相増幅器と、
前記単相差動変換回路の第２の出力端子と前記第２の検波器との間に挿入される第２の単相増幅器と
をさらに具備する請求項１の校正回路。
【請求項５】
電流信号を発生し、当該電流信号を前記単相差動変換回路の第１の出力端子に注入する電流信号源をさらに具備する、請求項１の校正回路。
【請求項６】
前記比較結果信号は、第１の期間には前記第１の検波信号の電圧から前記第２の検波信号の電圧を減算して直流オフセットを加算することによって得られる電圧の符号を示し、前記第１の期間とは異なる第２の期間には前記第２の検波信号の電圧から前記第１の検波信号の電圧を減算して前記直流オフセットを加算することによって得られる電圧の符号を示す、請求項１の校正回路。
【請求項７】
前記制御回路は、前記第１の期間における前記比較結果信号と前記第２の期間における前記比較結果信号とが一致する少なくとも１つの制御コードを抽出し、抽出された少なくとも１つの制御コードの中央値に基づいて前記所望の制御コードを決定する、請求項６の校正回路。
【請求項８】
請求項１の校正回路と、
前記差動出力信号を増幅することによって差動増幅信号を得る差動増幅器と、
前記差動増幅信号をダウンコンバートおよび復調することによって受信データを得る復調器と
を具備する、受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、差動増幅器の入力インピーダンスの校正に関する。
【背景技術】
【０００２】
増幅器の入力インピーダンスの従来の校正技法は２種類に大別できる。第１の校正技法は、インピーダンス可変素子の制御コードを変化させながら例えば反射電力を測定し、当該反射電力を最小化させる制御コードを探索することである。第２の校正技法は、インピーダンス可変素子の制御コードを変化させながら増幅器の出力信号の振幅を測定し、当該振幅を最大化させる制御コードを探索することである。
【０００３】
第１の校正技法は、反射電力を高精度に測定するために高コストなネットワークアナライザが必要となる。故に、第１の校正技法は、多数の増幅器の校正を一斉に行うのに不向きであるから生産性が低い。さらに、第１の校正技法は、製品出荷後に適用することが不可能であるから、使用環境の変化および経年などによる増幅器の劣化を補償することはできない。
【０００４】
第２の校正技法は、その精度が増幅器の入力信号の電圧の安定性に依存する。故に、第２の校正技法において高い精度を達成するためには、高コストな測定系が必要となる。さらに、制御コードの変化に対して増幅器の出力信号の振幅変化は小さいので、第２の校正技法によれば高感度な振幅検出回路が必要である。高感度な振幅検出回路は、低感度なものに比べて設計負荷が大きいうえ外的な影響（例えば、製造プロセス、温度、電圧などの影響）を受けやすい。加えて、制御コードの変化に対して増幅器の出力信号の振幅は単調には変化しない。故に、第２の校正技法は、例えばバイナリ探索法などの高速な探索アルゴリズムを利用することができないから、校正に要する時間が長い。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Ａ  ｓｅｌｆ−ｈｅａｌｉｎｇ  ２．４ＧＨｚ  ＬＮＡ  ｗｉｔｈ  ｏｎ−ｃｈｉｐ  Ｓ１１／Ｓ２１  ｍｅａｓｕｒｅｍｅｎｔ／ｃａｌｉｂｒａｔｉｏｎ  ｆｏｒ  Ｉｎ−Ｓｉｔｕ  ＰＶＴ  ｃｏｍｐｅｎｓａｔｉｏｎ
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実施形態は、差動増幅器の入力インピーダンスを効率的に校正することを目的とする。
【課題を解決するための手段】
【０００７】
実施形態によれば、校正回路は、単相差動変換回路と、第１の検波器と、第２の検波器と、比較部と、制御回路とを含む。単相差動変換回路は、入力端子、第１の出力端子および第２の出力端子を持ち、インピーダンスが制御コードに依存して変化するインピーダンス可変素子を含み、単相入力信号を差動出力信号へと変換する。第１の検波器は、単相差動変換回路の第１の出力端子に接続され、第１の検波器入力信号を検波することによって第１の検波信号を生成する。第２の検波器は、単相差動変換回路の第２の出力端子に接続され、第２の検波器入力信号を検波することによって第２の検波信号を生成する。比較部は、第１の検波信号の電圧および第２の検波信号の電圧を比較し、比較結果を示す比較結果信号を生成する。制御回路は、制御コードを複数の異なる値に設定し、設定された制御コードに対応する比較結果信号を蓄積し、蓄積された制御コードと比較結果信号との対応関係を分析することによって所望の制御コードを探索する。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る校正回路を例示するブロック図。
【図２】図１の単相差動変換回路を例示する回路図。
【図３】制御コードの変化に対する｜Ｓ１１｜およびＶ２／Ｖ３の変化を例示するグラフ。
【図４】Ｖ２／Ｖ３の変化に対する｜Ｓ１１｜の変化を例示するグラフ。
【図５】制御コードの変化に対する（Ｖ２−Ｖ３）の変化を例示するグラフ。
【図６】第２の実施形態に係る校正回路を例示するブロック図。
【図７】第３の実施形態に係る校正回路を例示するブロック図。
【図８】制御コードの変化に対するＶ３２／Ｖ３３の変化を例示するグラフ。
【図９】第５の実施形態に係る受信機を例示するブロック図。
【図１０】第４の実施形態に係る校正回路を例示するブロック図。
【図１１】制御コードの変化に対する（Ｖ２−Ｖ３＋ＶＤＯ）および（Ｖ３−Ｖ２＋ＶＤＯ）の変化を例示するグラフ。
【図１２】制御コードの変化に対する比較結果信号の変化を例示するグラフ。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら実施形態の説明が述べられる。尚、以降、説明済みの要素と同一または類似の要素には同一または類似の符号が付され、重複する説明は基本的に省略される。
【００１０】
（第１の実施形態）  
第１の実施形態に係る校正回路の具体例が図１に示される。図１の校正回路１００は、無線受信機の一部として機能する。校正回路１００は、入力端子、第１の出力端子および第２の出力端子を持つ。校正回路１００の入力端子は、アンテナ２０に接続される。校正回路１００の第１の出力端子および第２の出力端子は、低雑音増幅器（ＬＮＡ）としての差動増幅器３０の非反転入力端子および反転入力端子にそれぞれ接続される。校正回路１００は、単相入力信号を差動出力信号へと変換し、当該差動出力信号を差動増幅器３０へと出力する。差動増幅器３０の入力インピーダンスの校正時に、校正回路１００の入力端子は外部の信号源１０に直接的または間接的に接続される。具体的には、校正回路１００の入力端子がアンテナ２０から切り離されて信号源１０に接続されてもよいし、アンテナ２０が信号源１０から放射される無線信号を受信し、受信無線信号を校正回路１００の入力端子へと供給してもよい。そして、校正回路１００は、信号源１０から供給される単相入力信号を用いて差動増幅器３０の入力インピーダンスを校正する。
【００１１】
校正回路１００は、単相差動変換回路１１０と、検波器１２０と、検波器１３０と、比較部１４０と、マッチング制御回路１５０とを備える。
【００１２】
単相差動変換回路１１０は、入力端子、第１の出力端子、第２の出力端子および制御端子を持つ。単相差動変換回路１１０の入力端子は、校正回路１００の入力端子に接続される。単相差動変換回路１１０の第１の出力端子は、検波器１２０の入力端子および校正回路１００の第１の出力端子に共通に接続される。単相差動変換回路１１０の第２の出力端子は、検波器１３０の入力端子および校正回路１００の第２の出力端子に共通に接続される。単相差動変換回路１１０の制御端子は、マッチング制御回路１５０の出力端子に接続される。
【００１３】
単相差動変換回路１１０は、インピーダンス可変素子を含む。このインピーダンス可変素子のインピーダンスは、単相差動変換回路１１０の制御端子を介して入力される制御コードに依存して変化する。
【００１４】
単相差動変換回路１１０は、単相入力信号を差動出力信号へと変換する。この差動出力信号は、第１の出力端子を介して出力される第１の出力信号と、第２の出力端子を介して出力される第２の出力信号とを含む。
【００１５】
単相差動変換回路１１０は、例えば図２に示されるように、インダクタ１１１、インダクタ１１２、インダクタ１１３および可変キャパシタ１１４を含んでいてもよい。
【００１６】
インダクタ１１１は、第１の端子および第２の端子を持つ。インダクタ１１１の第１の端子は、単相差動変換回路１１０の入力端子およびインダクタ１１３の第１の端子に共通に接続される。インダクタ１１１の第２の端子は、単相差動変換回路１１０の第１の出力端子および可変キャパシタ１１４の第１の端子に共通に接続される。
【００１７】
インダクタ１１２は、第１の端子および第２の端子を持つ。インダクタ１１２の第１の端子は、インダクタ１１３の第２の端子に接続される。インダクタ１１２の第２の端子は、単相差動変換回路１１０の第２の出力端子およびキャパシタ１１４の第２の端子に接続される。インダクタ１１２のインダクタンスは、インダクタ１１１のインダクタンスと等しい。
【００１８】
インダクタ１１３は、第１の端子および第２の端子を持つ。インダクタ１１３の第１の端子は、単相差動変換回路１１０の入力端子およびインダクタ１１１の第１の端子に共通に接続される。インダクタ１１３の第２の端子は、インダクタ１１２の第１の端子に接続される。
【００１９】
可変キャパシタ１１４は、第１の端子および第２の端子を持つ。可変キャパシタ１１４の第１の端子は、単相差動変換回路１１０の第１の出力端子およびインダクタ１１１の第２の端子に共通に接続される。可変キャパシタ１１４の第２の端子は、単相差動変換回路１１０の第２の出力端子およびインダクタ１１２の第２の端子に共通に接続される。インダクタ１１３および可変キャパシタ１１４は、単相差動変換回路１１０の第１の出力信号および第２の出力信号が差動信号となるように作用する。
【００２０】
可変キャパシタ１１４は、前述の可変インピーダンス素子に相当する。すなわち、可変キャパシタ１１４のキャパシタンスは、単相差動変換回路１１０の制御端子を介して入力される制御コードに依存して変化する。
【００２１】
なお、可変キャパシタ１１４は、可変インダクタを含む種々の可変インピーダンス素子に置き換えられてもよい。例えば、可変インピーダンス素子は、スイッチを用いて接続を切り換え可能な複数のインダクタであってもよい。或いは、可変インピーダンス素子は、インダクタと、フェライトと、当該インダクタおよびフェライトの間の相対的な位置関係を変更できる機構とを含んでもよい。
【００２２】
検波器１２０は、入力端子および出力端子を持つ。検波器１２０の入力端子は、単相差動変換回路１１０の第１の出力端子および校正回路１００の第１の出力端子に共通に接続される。検波器１２０の出力端子は、比較部１４０の第１の入力端子に接続される。検波器１２０は、単相差動変換回路１１０の第１の出力信号（第１の検波器入力信号）を検波することによって第１の検波信号を得る。この第１の検波信号は、第１の出力信号の振幅を示す。
【００２３】
検波器１３０は、入力端子および出力端子を持つ。検波器１３０の入力端子は、単相差動変換回路１１０の第２の出力端子および校正回路１００の第２の出力端子に共通に接続される。検波器１３０の出力端子は、比較部１４０の第２の入力端子に接続される。検波器１３０は、単相差動変換回路１１０の第２の出力信号（第２の検波器入力信号）を検波することによって第２の検波信号を得る。この第２の検波信号は、第２の出力信号の振幅を示す。
【００２４】
比較部１４０は、第１の入力端子、第２の入力端子および出力端子を持つ。比較部１４０の第１の入力端子は、検波器１２０の出力端子に接続される。比較部１４０の第２の入力端子は、検波器１３０の出力端子に接続される。比較部１４０の出力端子は、マッチング制御回路１５０の入力端子に接続される。比較部１４０は、検波器１２０および検波器１３０から第１の検波信号および第２の検波信号をそれぞれ入力し、これらの電圧を比較する。比較部１４０は、比較結果を示す比較結果信号をマッチング制御回路１５０へと出力する。例えば、第１の検波信号の電圧をＶ２とし、第２の検波信号の電圧をＶ３とすると、比較結果信号は、（Ｖ２−Ｖ３）そのものまたはその符号を示してもよいし、Ｖ２／Ｖ３を示してもよいし、（Ｖ３−Ｖ２）そのものまたはその符号を示してもよいし、Ｖ３／Ｖ２を示してもよい。
【００２５】
マッチング制御回路１５０は、入力端子および出力端子を持つ。マッチング制御回路１５０の入力端子は比較部１４０の出力端子に接続される。マッチング制御回路１５０の出力端子は、単相差動変換回路１１０の制御端子に接続される。
【００２６】
マッチング制御回路１５０は、単相差動変換回路１１０に含まれる可変インピーダンス素子のインピーダンスを制御する制御コードを当該単相差動変換回路１１０へと出力する。より具体的には、マッチング制御回路１５０は、差動増幅器３０の入力インピーダンスの校正時には、制御コードを複数の異なる値に設定する。そして、マッチング制御回路１５０は、設定された制御コードに対応する比較結果信号を比較部１４０から入力し、当該制御コードと対応付けて蓄積する。マッチング制御回路１５０は、蓄積された制御コードと比較結果信号との対応関係を分析することにより最適な（すなわち、所望の）制御コードを探索する。最適な制御コードは、例えば単相差動変換回路１１０の入力端子における反射電力を最小化する値と定義することができる。
【００２７】
図３は、制御コードの変化に対する｜Ｓ１１｜およびＶ２／Ｖ３の変化を例示する。さらに、図４は、Ｖ２／Ｖ３の変化に対する｜Ｓ１１｜の変化を例示する。ここで、｜Ｓ１１｜は、単相差動変換回路１１０の入力端子における入射電力に対する反射電力の比率の絶対値を表している。そして、｜Ｓ１１｜を最小化させる制御コードが最適な制御コードである。図３および図４の例によれば、制御コード＝１９の時に、｜Ｓ１１｜は最小化される。さらに、制御コード＝１９の時に、Ｖ２／Ｖ３は略０ｄＢである。そこで、マッチング制御回路１５０は、Ｖ２≒Ｖ３となる制御コードを探索することによって、最適な制御コードを得る。
【００２８】
図３に示されるように、Ｖ２／Ｖ３（およびＶ３／Ｖ２）は制御コードに対して単調に変化する。さらに、図５に示されるように、（Ｖ２−Ｖ３）（および（Ｖ３−Ｖ２））も制御コードに対して単調に変化する。故に、マッチング制御回路１５０は、バイナリ探索法などの高速な探索アルゴリズムを利用することにより最適な制御コードを短時間で探索できる。
【００２９】
具体的には、マッチング制御回路１５０は、最適な制御コードを以下のように探索できる。最初に、マッチング制御回路１５０は、最小の制御コード（＝Ｃｍｉｎ）および最大の制御コード（＝Ｃｍａｘ）をそれぞれ設定し、（Ｖ２−Ｖ３）の値または符号をそれぞれ蓄積する（ステップＳ１）。
【００３０】
次に、マッチング制御回路１５０は、最小の制御コード（＝Ｃｍｉｎ）に対応する（Ｖ２−Ｖ３）の符号と最大の制御コード（＝Ｃｍａｘ）に対応する（Ｖ２−Ｖ３）の符号とを比較する（ステップＳ２）。両符号が同一であるならば、Ｖ２＞Ｖ３またはＶ２＜Ｖ３が常に成立するので差動増幅器３０の入力インピーダンスの校正は不可能である。すなわち、差動増幅器３０を含むＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）は不良品と判定されることになり、校正処理は終了する。他方、両符号が同一でないならば、マッチング制御回路１５０は、変数ＡにＣｍｉｎを代入し、変数ＢにＣｍａｘを代入し、処理はステップＳ３に進む。
【００３１】
ステップＳ３において、マッチング制御回路１５０は、ＡおよびＢが隣接する整数（すなわち、｜Ａ−Ｂ｜＝１）であるか否かを判定する。ＡおよびＢが隣接する整数であれば、処理はステップＳ８に進む。そうでなければ、処理はステップＳ４に進む。
【００３２】
ステップＳ４において、マッチング制御回路１５０は、下記数式（１）に示されるように変数Ａおよび変数Ｂの平均値に床関数を適用することによって得られる整数Ｃを制御コードに設定し、（Ｖ２−Ｖ３）の値または符号を蓄積する。
【００３３】
【数１】
2017157877.tif 000003
【００３４】
次に、マッチング制御回路１５０は、ステップＳ４において制御コード（＝Ｃ）を設定したときの（Ｖ２−Ｖ３）の符号を判定する（ステップＳ５）。符号が制御コード（＝Ａ）を設定したときの符号と同一であるならば、マッチング制御回路１５０は変数ＡにＣを代入し（ステップＳ６）、処理はステップＳ３に戻る。他方、符号が制御コード（＝Ｂ）を設定したときの符号と同一であるならば、マッチング制御回路１５０は変数ＢにＣを代入し（ステップＳ７）、処理はステップＳ３に戻る。
【００３５】
ステップＳ８において、マッチング制御回路１５０は最適な制御コードを決定する。具体的には、ステップＳ８の開始時には変数Ａおよび変数Ｂにはそれぞれ最適な制御コードの候補値が代入されている。すなわち、一方が最適な制御コードであり、他方が２番目に適した制御コードである。マッチング制御回路１５０が（Ｖ２−Ｖ３）の絶対値を取得できないならば、２つの候補値の優劣を判定することは不可能である。故に、マッチング制御回路１５０は、２つの候補値のどちらかを最適な制御コードとして決定する。他方、マッチング制御回路１５０が（Ｖ２−Ｖ３）の絶対値を取得できるならば、２つの候補値の優劣を判定することは可能である。例えば、マッチング制御回路１５０は、（Ｖ２−Ｖ３）の絶対値が最小となるような候補値を最適な制御コードとして決定すればよい。
【００３６】
上記探索処理によれば、マッチング制御回路１５０は最適な制御コードを短時間で探索できる。具体的には、制御コードに設定可能な値の総数がＮ個であるとすれば、マッチング制御回路１５０は、高々下記数式（２）に示される回数Ｉに亘って制御コードを設定すれば、最適な制御コードを探索できる。
【００３７】
【数２】
2017157877.tif 000004
【００３８】
すなわち、Ｎを２倍にしても、最適な制御コードを探索するためにマッチング制御回路１５０が制御コードを設定しなければならない回数は１回増えるに過ぎない。従って、上記探索処理は、Ｎが大きいほど探索時間の短縮効果が大きい。一般に、Ｎが大きいほど、差動増幅器３０の入力インピーダンスをより細かく調整できるので、当該差動増幅器３０の性能をより引き出すことができる。具体的には、インピーダンスマッチング周波数が狭帯域であって、かつ、差動増幅器３０の入力インピーダンスを広帯域に亘って校正する必要がある場合であっても、最適な制御コードを短時間で探索することができる。
【００３９】
以上説明したように第１の実施形態に係る校正回路は、差動増幅器の前段に接続された単相差動変換回路からの差動出力信号に基づいて当該差動増幅器の入力インピーダンスを校正する。仮に、差動増幅器からの差動増幅信号に基づいて上記入力インピーダンスを校正するとすれば当該差動増幅信号の飽和を回避するために大電力の入力信号を利用することができない。他方、上記入力インピーダンスの校正処理は差動増幅信号の飽和に影響されないので、この校正回路は大電力の入力信号を利用することができる。すなわち、比較部の２入力信号の差電圧を十分に大きくすることができるので、上記入力インピーダンスを精度良く校正できる。
【００４０】
また、上記入力インピーダンスの校正精度は、外部の信号源における出力電力の絶対値に殆ど依存しないので、安価な信号源を用いたとしても出力電力の安定性の要求に応えることができる。さらに、この信号源が発生する信号を安価な電力分配器で多数の信号に分配することにより、多数の差動増幅回路の入力インピーダンスを一斉に校正することができる。
【００４１】
さらに、単相差動変換回路の第１の出力信号の電圧および第２の出力信号の電圧は制御コードに対する感度が高いので、検波器および比較器の要求精度が低い。故に、この校正回路は、簡易に設計および製造可能であるから製造歩留まりが高い。具体的には、図５に示されるように、外部の信号源から供給される単相入力信号のレベルが−１０ｄＢｍである場合に、最適な制御コード（＝１９）に対応する（Ｖ２−Ｖ３）は−０．６ｍＶであり、２番目に適した制御コード（＝２０）に対応する（Ｖ２−Ｖ３）は２９．７ｍＶである。故に、検波器および比較部の誤差は３０．３ｍＶまで許容可能である。
【００４２】
（第２の実施形態）  
第２の実施形態に係る校正回路の具体例が図６に示される。図６の校正回路２００は、無線受信機の一部として機能する。校正回路２００は、入力端子、第１の出力端子および第２の出力端子を持つ。校正回路２００の入力端子は、アンテナ２０に接続される。校正回路２００の第１の出力端子および第２の出力端子は、ＬＮＡとしての差動増幅器３０の非反転入力端子および反転入力端子にそれぞれ接続される。校正回路２００は、単相入力信号を差動出力信号へと変換し、当該差動出力信号を差動増幅器３０へと出力する。差動増幅器３０の入力インピーダンスの校正時に、校正回路２００の入力端子は外部の信号源１０に直接的または間接的に接続される。具体的には、校正回路２００の入力端子がアンテナ２０から切り離されて信号源１０に接続されてもよいし、アンテナ２０が信号源１０から放射される無線信号を受信し、受信無線信号を校正回路２００の入力端子へと供給してもよい。そして、校正回路２００は、信号源１０から供給される単相入力信号を用いて差動増幅器３０の入力インピーダンスを校正する。
【００４３】
校正回路２００は、単相差動変換回路１１０と、検波器１２０と、検波器１３０と、比較部１４０と、マッチング制御回路１５０と、単相増幅器２６０と、単相増幅器２７０とを備える。比較部１４０およびマッチング制御回路１５０は、図１の比較部１４０およびマッチング制御回路１５０と同一または類似であってよい。
【００４４】
単相差動変換回路１１０は、第１の出力端子が検波器１２０の入力端子および校正回路１００の第１の出力端子の代わりに単相増幅器２６０の入力端子に接続される点と、第２の出力端子が検波器１３０の入力端子および校正回路１００の第２の出力端子の代わりに単相増幅器２７０の入力端子に接続される点とで図１の単相差動変換回路１１０とは異なる。
【００４５】
検波器１２０は、入力端子が単相差動変換回路１１０の第１の出力端子および校正回路１００の第１の出力端子の代わりに単相増幅器２６０の出力端子に接続される点で図１の検波器１２０とは異なる。
【００４６】
検波器１３０は、入力端子が単相差動変換回路１１０の第２の出力端子および校正回路１００の第２の出力端子の代わりに単相増幅器２７０の出力端子に接続される点で図１の検波器１３０とは異なる。
【００４７】
単相増幅器２６０は、入力端子および出力端子を持つ。単相増幅器２６０の入力端子は単相差動変換回路１１０の第１の出力端子に接続される。単相増幅器２６０の出力端子は、検波器１２０の入力端子および校正回路２００の第１の出力端子に共通に接続される。単相増幅器２６０を単相差動変換回路１１０と検波器１２０との間に挿入することにより、検波器１２０の寄生成分を単相差動変換回路１１０の第１の出力端子から切り離すことができる。
【００４８】
単相増幅器２６０は、単相差動変換回路１１０から第１の出力信号を入力し、これを増幅することによって第１の増幅信号を得る。単相増幅器２６０は、第１の増幅信号を検波器１２０へと出力する。
【００４９】
単相増幅器２７０は、入力端子および出力端子を持つ。単相増幅器２７０の入力端子は単相差動変換回路１１０の第２の出力端子に接続される。単相増幅器２７０の出力端子は、検波器１３０の入力端子および校正回路２００の第２の出力端子に共通に接続される。単相増幅器２７０を単相差動変換回路１１０と検波器１３０との間に挿入することにより、検波器１３０の寄生成分を単相差動変換回路１１０の第２の出力端子から切り離すことができる。単相増幅器２７０は、単相増幅器２６０と同一の特性を持つ。
【００５０】
単相増幅器２７０は、単相差動変換回路１１０から第２の出力信号を入力し、これを増幅することによって第２の増幅信号を得る。単相増幅器２７０は、第２の増幅信号を検波器１３０へと出力する。
【００５１】
以上説明したように、第２の実施形態に係る校正回路は、単相差動変換回路の各出力端子と各検波器との間に単相増幅器を挿入する。従って、この校正回路によれば、各検波器の寄生成分を単相差動変換回路の各出力端子から切り離し、当該校正回路の後段に接続された差動増幅器の入力インピーダンスを精度良く校正することができる。
【００５２】
（第３の実施形態）  
第３の実施形態に係る校正回路の具体例が図７に示される。図７の校正回路３００は、無線受信機の一部として機能する。校正回路３００は、入力端子、第１の出力端子および第２の出力端子を持つ。校正回路３００の入力端子は、アンテナ２０に接続される。校正回路３００の第１の出力端子および第２の出力端子は、ＬＮＡとしての差動増幅器３０の非反転入力端子および反転入力端子にそれぞれ接続される。校正回路３００は、単相入力信号を差動出力信号へと変換し、当該差動出力信号を差動増幅器３０へと出力する。差動増幅器３０の入力インピーダンスの校正時に、校正回路３００は後述されるように内部の電流信号源を駆動させる。そして、校正回路３００は、この電流信号源から供給される電流信号を用いて差動増幅器３０の入力インピーダンスを校正する。なお、校正時にアンテナ２０は、校正回路３００の入力端子に接続されていてもよいし、切り離されていてもよい。
【００５３】
校正回路３００は、単相差動変換回路１１０と、検波器１２０と、検波器１３０と、比較部１４０と、マッチング制御回路１５０と、電流信号源３８０とを備える。検波器１３０、比較部１４０およびマッチング制御回路１５０は、図１の検波器１３０、比較部１４０およびマッチング制御回路１５０と同一または類似であってよい。
【００５４】
単相差動変換回路１１０は、第１の出力端子が電流信号源３８０の出力端子にさらに接続される点で図１の単相差動変換回路１１０とは異なる。検波器１２０は、入力端子が電流信号源３８０の出力端子にさらに接続される点で図１の検波器１２０とは異なる。
【００５５】
電流信号源３８０は出力端子を持つ。電流信号源３８０の出力端子は、単相差動変換回路１１０の第１の出力端子、検波器１２０の入力端子および校正回路３００の第１の出力端子に共通に接続される。電流信号源３８０は、差動増幅器３０の入力インピーダンスの校正時に駆動され、電流信号を発生する。電流信号源３８０は、電流信号を単相差動変換回路１１０の第１の出力端子に注入する。
【００５６】
電流信号源３８０は、発振器３８１および電圧／電流変換器３８２を含む。発振器３８１は、差動増幅器３０の入力インピーダンスの校正時に駆動され、発振信号を発生する。発振器３８１は、発振信号を電圧／電流変換器３８２へと出力する。電圧／電流変換器３８２は、発振信号を電圧／電流変換することによって上記電流信号を得る。
【００５７】
電流信号が単相差動変換回路１１０の第１の出力端子に注入されると、当該単相差動変換回路１１０は、第１の出力端子を介して前述の第１の出力信号を出力し、第２の出力端子を介して前述の第２の出力信号を出力することになる。そして、検波器１２０および検波器１３０は、それぞれ第１の検波信号および第２の検波信号を得る。電流信号注入時の第１の検波信号の電圧および第２の検波信号の電圧をそれぞれＶ３２およびＶ３３とすると、Ｖ３２／Ｖ３３は図８に例示されるように前述の第１の実施形態におけるＶ２／Ｖ３と同様に挙動する。従って、前述の第１の実施形態において説明されたように、マッチング制御回路１５０は、第１の検波信号および第２の検波信号に基づいて最適な制御コード（＝１９）を探索できる。
【００５８】
なお、図８のグラフは単相差動変換回路１１０の入力端子を開放した状態（すなわち、アンテナ２０が校正回路１００の入力端子から切り離されている状態）でＶ３２およびＶ３３を測定することによって描画されている。この状態では、Ｖ３２＝Ｖ３３となる条件はＶ２＝Ｖ３となる条件と概ね一致する。
【００５９】
他方、アンテナ２０が接続されている状態では、上記電流信号の注入によって当該アンテナ２０からある程度の電力が放射されるので、Ｖ３２＝Ｖ３３となる条件はＶ２＝Ｖ３となる条件と比べてオフセットする。このオフセット量は、アンテナ２０の特性に依存するが、例えば前述の外部の信号源１０を用いた校正結果と電流信号源３８０を用いた校正結果とを１度比較すれば見積もることができる。以後、見積もられたオフセット量を補償することで、電流信号源３８０を用いて精度良く校正することが可能となる。
【００６０】
以上説明したように、第３の実施形態に係る校正回路は、内部に電流信号源を備えている。従って、この校正回路によれば、当該校正回路の後段に接続された差動増幅器の入力インピーダンスを上記電流信号源を用いて校正可能である。すなわち、使用環境の変化および経年などによる上記差動増幅器の劣化を補償できるので、当該差動増幅器の使用環境の拡大および寿命の延長が期待できる。
【００６１】
なお、図７の校正回路３００は、図１の校正回路１００に電流信号源３８０を追加した構成に相当する。しかしながら、本実施形態に係る校正回路は、図６の校正回路２００に電流信号源３８０を追加した構成に相当してもよい。この場合には、電流信号源３８０の出力端子は、単相増幅器２６０の後段ではなく前段に接続すればよい。
【００６２】
（第４の実施形態）  
第４の実施形態に係る校正回路の具体例が図１０に示される。図１０の校正回路５００は、無線受信機の一部として機能する。校正回路５００は、入力端子、第１の出力端子および第２の出力端子を持つ。校正回路５００の入力端子は、アンテナ２０に接続される。校正回路５００の第１の出力端子および第２の出力端子は、ＬＮＡとしての差動増幅器３０の非反転入力端子および反転入力端子にそれぞれ接続される。校正回路５００は、単相入力信号を差動出力信号へと変換し、当該差動出力信号を差動増幅器３０へと出力する。差動増幅器３０の入力インピーダンスの校正時に、校正回路５００の入力端子は外部の信号源１０に直接的または間接的に接続される。具体的には、校正回路４００の入力端子がアンテナ２０から切り離されて信号源１０に接続されてもよいし、アンテナ２０が信号源１０から放射される無線信号を受信し、受信無線信号を校正回路４００の入力端子へと供給してもよい。そして、校正回路５００は、信号源１０から供給される単相入力信号を用いて差動増幅器３０の入力インピーダンスを校正する。
【００６３】
校正回路５００は、単相差動変換回路１１０と、検波器１２０と、検波器１３０と、比較部５４０と、マッチング制御回路５５０と、スイッチング回路５９０とを含む。
【００６４】
検波器１２０は、出力端子が比較部１４０の第１の入力端子の代わりにスイッチング回路５９０の第１の入力端子に接続される点で図１の検波器１２０とは異なる。検波器１３０は、出力端子が比較部１４０の第２の入力端子の代わりにスイッチング回路５９０の第２の入力端子に接続される点で図１の検波器１３０とは異なる。
【００６５】
スイッチング回路５９０は、第１の入力端子、第２の入力端子、第１の出力端子および第２の出力端子を持つ。スイッチング回路５９０の第１の入力端子は検波器１２０の出力端子に接続される。スイッチング回路５９０の第２の入力端子は検波器１３０の出力端子に接続される。スイッチング回路５９０の第１の出力端子は比較部５４０の第１の入力端子に接続される。スイッチング回路５９０の第２の出力端子は比較部５４０の第２の入力端子に接続される。
【００６６】
スイッチング回路５９０は、第１の動作状態および第２の動作状態を持つ。スイッチング回路５９０は、第１の動作状態にある第１の期間に、第１の入力端子と第１の出力端子との間を短絡し、第２の入力端子と第２の出力端子との間を短絡する。他方、スイッチング回路５９０は、第２の動作状態にある第２の期間に、第１の入力端子と第２の出力端子との間を短絡し、第２の入力端子と第１の出力端子との間を短絡する。
【００６７】
比較部５４０は、第１の入力端子、第２の入力端子および出力端子を持つ。比較部５４０の第１の入力端子は、スイッチング回路５９０の第１の出力端子に接続される。比較部５４０の第２の入力端子は、スイッチング回路５９０の第２の出力端子に接続される。比較部５４０の出力端子は、マッチング制御回路５５０の入力端子に接続される。
【００６８】
比較部５４０は、第１の入力端子に印加される第１の電圧（Ｖｉｎｐ）と第２の入力端子に印加される第２の電圧（Ｖｉｎｍ）とを比較する。比較部５４０は、比較結果を示す比較結果信号をマッチング制御回路５５０へと出力する。但し、比較部５４０は、直流オフセット（ＶＤＯ）を持つ。この直流オフセット（ＶＤＯ）として、比較部５４０の基本的な回路構成に依存する基本直流オフセットがそのまま用いられてもよいし、当該基本直流オフセットが適切な大きさでなければこれを意図的に調整してもよい。
【００６９】
具体的には、比較部５４０は、下記数式（３）に示される比較結果信号（Ｖｏｕｔ）を生成する。  
【００７０】
【数３】
2017157877.tif 000005
【００７１】
数式（３）において、Ｓｇｎ（・）は符号関数であって、・の符号を返す。すなわち、スイッチング回路５９０が第１の動作状態にある第１の期間には、比較結果信号は（Ｖ２−Ｖ３＋ＶＤＯ）の符号を示す。他方、スイッチング回路５９０が第２の動作状態にある第２の期間には、比較結果信号は（Ｖ３−Ｖ２＋ＶＤＯ）の符号を示す。
【００７２】
マッチング制御回路５５０は、入力端子および出力端子を持つ。マッチング制御回路５５０の入力端子は比較部１４０の出力端子に接続される。マッチング制御回路５５０の出力端子は、単相差動変換回路１１０の制御端子に接続される。
【００７３】
マッチング制御回路５５０は、単相差動変換回路１１０に含まれる可変インピーダンス素子のインピーダンスを制御する制御コードを当該単相差動変換回路１１０へと出力する。より具体的には、マッチング制御回路５５０は、差動増幅器３０の入力インピーダンスの校正時には、スイッチング回路５９０が第１の動作状態にある第１の期間および第２の動作状態にある第２の期間のそれぞれに亘って、制御コードを複数の異なる値に設定する。そして、マッチング制御回路５５０は、設定された制御コードに対応する比較結果信号を比較部５４０から入力し、当該制御コードと対応付けて蓄積する。マッチング制御回路５５０は、蓄積された制御コードと比較結果信号との対応関係を分析することにより最適な制御コードを探索する。最適な制御コードは、例えば第１の検波信号の電圧と第２の検波信号の電圧との間の差の絶対値を最小化させる値である。
【００７４】
図１１は、制御コードの変化に対する（Ｖ２−Ｖ３＋ＶＤＯ）および（Ｖ３−Ｖ２＋ＶＤＯ）の変化を例示する。図１１の例では、ＶＤＯ＝５０ｍＶに設定されている。図１１によれば、制御コード＝１９のときに（Ｖ２−Ｖ３＋ＶＤＯ）≒ＶＤＯかつ（Ｖ３−Ｖ２＋ＶＤＯ）≒ＶＤＯ、すなわち、Ｖ２≒Ｖ３である。故に、最適な制御コード＝１９である。
【００７５】
但し、比較結果信号は、（Ｖ２−Ｖ３＋ＶＤＯ）または（Ｖ３−Ｖ２＋ＶＤＯ）そのものではなくこれらの符号を示す。すなわち、図１１に示されるように（Ｖ２−Ｖ３＋ＶＤＯ）および（Ｖ３−Ｖ２＋ＶＤＯ）が変化する場合に、比較結果信号は図１２に例示されるように変化する。図１２に示されるように、大部分の制御コードに対して（Ｖ２−Ｖ３＋ＶＤＯ）の符号および（Ｖ３−Ｖ２＋ＶＤＯ）の符号は相違するが、最適な制御コード（＝１９）周辺の制御コードに対して（Ｖ２−Ｖ３＋ＶＤＯ）の符号および（Ｖ３−Ｖ２＋ＶＤＯ）の符号は一致する。
【００７６】
故に、マッチング制御回路５５０は、スイッチング回路５９０が第１の動作状態にある第１の期間および第２の動作状態にある第２の期間にそれぞれ得られた比較結果信号が一致した１つ以上の制御コード（図１２の例では、「１８」，「１９」，「２０」）を抽出する。そして、マッチング制御回路５５０は、抽出した制御コードにおける中央値（図１２の例では、「１９」）を最適な制御コードとして決定する。なお、最適な制御コード付近では、（Ｖ２−Ｖ３）および（Ｖ３−Ｖ２）は制御コードの変化に対して概ね線形に変化するので抽出される制御コードの総数は通常奇数個である。しかしながら、ノイズ等の影響により偶数個の制御コードが抽出されるおそれもある。マッチング制御回路５５０は、偶数個の制御コードが抽出された場合には抽出された制御コードの中央値に対して床関数または天井関数を適用することによって得られる値を制御コードとして決定すればよい。
【００７７】
以上説明したように、第４の実施形態に係る校正回路は、直流オフセットを持つ比較部に２つの検波信号をそのまま入力した第１の期間とこれらを互いに入れ替えて入力した第２の期間とのそれぞれに亘って比較結果信号の変化を分析する。そして、この校正回路は、第１の期間と第２の期間とで比較結果信号が示す符号が一致する制御コードから最適な制御コードを決定する。従って、この校正回路によれば、上記比較部の基本的な回路構成に依存する基本直流オフセットに関わらず精度良く最適な制御コードを探索できる。さらに、この校正回路によれば、比較部は、２入力信号の差電圧の絶対値を検出する能力を必要とされない。
【００７８】
（第５の実施形態）  
第５の実施形態に係る受信機は、前述の第１の実施形態乃至第４の実施形態のいずれかに係る校正回路を含み、ＬＮＡとしての差動増幅器の入力インピーダンスを構成することができる。具体的には、本実施形態に係る受信機は、図９に例示されるように、アンテナ２０と、校正回路４００と、差動増幅器３０と、復調器４０とを備える。
【００７９】
アンテナ２０は、図示されない送信装置によって送信されたＲＦ信号を受信する。アンテナ２０は、ＲＦ信号を校正回路４００へと出力する。
【００８０】
校正回路４００は、単相入力信号としてのＲＦ信号を差動出力信号を得る。校正回路４００は、差動出力信号を差動増幅器３０へと供給する。なお、校正回路４００は、前述の第１の実施形態乃至第４の実施形態のいずれかに係る校正回路に相当する。すなわち、差動増幅器３０の入力インピーダンスの校正時に、校正回路４００は図９には示されないインピーダンス可変素子の最適な制御コードを探索する。
【００８１】
差動増幅器３０は、校正回路４００から差動出力信号を入力する。差動増幅器３０は、差動出力信号を増幅することによって差動増幅信号を得る。差動増幅器３０は、差動増幅信号を復調器４０へと出力する。
【００８２】
復調器４０は、差動増幅信号をダウンコンバートおよび復調することによって受信データを得る。
【００８３】
以上説明したように、第５の実施形態に係る受信機は、前述の第１の実施形態乃至第４の実施形態のいずれかに係る校正回路を含む。従って、この受信機によれば、ＬＮＡとしての差動増幅器の入力インピーダンスを効率的に校正することができる。
【００８４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８５】
１０・・・信号源
２０・・・アンテナ
３０・・・差動増幅器
４０・・・復調器
１００，２００，３００，４００・・・校正回路
１１０・・・単相差動変換回路
１１１，１１２，１１３・・・インダクタ
１１４・・・可変キャパシタ
１２０，１３０・・・検波器
１４０，５４０・・・比較部
１５０，５５０・・・マッチング制御回路
２６０，２７０・・・単相増幅器
３８０・・・電流信号源
３８１・・・発振器
３８２・・・電圧／電流変換器
５９０・・・スイッチング回路
【図１】
2017157877.tif 000006
【図２】
2017157877.tif 000007
【図３】
2017157877.tif 000008
【図４】
2017157877.tif 000009
【図５】
2017157877.tif 000010
【図６】
2017157877.tif 000011
【図７】
2017157877.tif 000012
【図８】
2017157877.tif 000013
【図９】
2017157877.tif 000014
【図１０】
2017157877.tif 000015
【図１１】
2017157877.tif 000016
【図１２】
2017157877.tif 000017