(57)【要約】【課題】  高温動作時の発光量の減少を抑制するIII 族窒化物半導体発光素子とその製造方法を提供することである。【解決手段】  発光素子１００は、ｎ側超格子層１５０と、発光層１６０と、ｐ型クラッド層１７０と、を有する。発光素子１００は、ｎ型半導体層からｐ型半導体層まで達する複数のピットＫ１を有する。発光層１６０とｎ側超格子層１５０との境界における第１のピットのピット径Ｄ１は、発光層１６０とｐ型クラッド層１７０との境界における第１のピットのピット径Ｄ２よりも大きい。そして、ピット径Ｄ１およびピット径Ｄ２は、次式  ０．１５  ≦  （Ｄ１−Ｄ２）／Ｔ  ≦  １．０  を満たす。ここで、膜厚Ｔは、発光層の膜厚である。【選択図】図４
2017005215.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型半導体層と、
前記ｎ型半導体層の上の発光層と、
前記発光層の上のｐ型半導体層と、
を有するIII 族窒化物半導体発光素子において、
前記ｎ型半導体層から前記ｐ型半導体層まで達する複数のピットを有し、
前記発光層と前記ｎ型半導体層との境界における前記複数のピットのうちの第１のピットのピット径Ｄ１は、
前記発光層と前記ｐ型半導体層との境界における前記第１のピットのピット径Ｄ２よりも大きく、
前記ピット径Ｄ１および前記ピット径Ｄ２は、次式
０．１５  ≦  （Ｄ１−Ｄ２）／Ｔ  ≦  １．０
Ｔ  ：  発光層の膜厚
を満たすこと
を特徴とするIII 族窒化物半導体発光素子。
【請求項２】
請求項１に記載のIII 族窒化物半導体発光素子において、
前記発光層は、
前記第１のピットの外部に位置する平坦部と、
前記第１のピットの内部に位置するとともに前記平坦部と連なる斜面部と、
を有し、
前記平坦部の膜厚と前記斜面部の膜厚とは、次式
０．５６  ≦  Ｂ／Ａ  ≦  ０．９
Ａ：  発光層の平坦部の膜厚
Ｂ：  発光層の斜面部の膜厚
を満たすこと
を特徴とするIII 族窒化物半導体発光素子。
【請求項３】
ｎ型半導体層と、
前記ｎ型半導体層の上の発光層と、
前記発光層の上のｐ型半導体層と、
を有するIII 族窒化物半導体発光素子の製造方法において、
前記ｎ型半導体層から前記ｐ型半導体層まで達する複数のピットを形成し、
前記発光層と前記ｎ型半導体層との境界における前記複数のピットのうちの第１のピットのピット径Ｄ１を、
前記発光層と前記ｐ型半導体層との境界における前記第１のピットのピット径Ｄ２よりも大きく形成し、
前記ピット径Ｄ１および前記ピット径Ｄ２を、次式
０．１５  ≦  （Ｄ１−Ｄ２）／Ｔ  ≦  １．０
Ｔ  ：  発光層の膜厚
を満たすように前記複数のピットを形成すること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
【請求項４】
請求項３に記載のIII 族窒化物半導体発光素子の製造方法において、
前記発光層は、
前記第１のピットの外部に位置する平坦部と、
前記第１のピットの内部に位置するとともに前記平坦部と連なる斜面部と、
を有し、
前記平坦部の膜厚と前記斜面部の膜厚とを、次式
０．５６  ≦  Ｂ／Ａ  ≦  ０．９
Ａ：  発光層の平坦部の膜厚
Ｂ：  発光層の斜面部の膜厚
を満たすように前記複数のピットを形成すること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
【請求項５】
請求項３または請求項４に記載のIII 族窒化物半導体発光素子の製造方法において、
前記発光層として、
ＩｎＧａＮから成る井戸層と、
前記井戸層の上に位置するキャップ層と、
前記キャップ層の上に位置するＩｎを含む障壁層と、
を形成し、
前記キャップ層を形成する際に徐々に温度を上昇させること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書の技術分野は、III 族窒化物半導体発光素子とその製造方法に関する。特に、ピットを有するIII 族窒化物半導体発光素子の製造方法に関するものである。
【背景技術】
【０００２】
III 族窒化物半導体発光素子は、電子と正孔とが再結合することにより発光する発光層と、ｎ型半導体層と、ｐ型半導体層と、を有する。このIII 族窒化物半導体発光素子を製造する際には、基板の上に半導体層をエピタキシャル成長させる。この場合に、基板と半導体層との間の格子不整合に起因する貫通転位が半導体層に発生する。この貫通転位では、成長する際にピットが生じる。
【０００３】
このようなピットは、駆動電圧を低減させる効果がある。例えば、特許文献１では、ピットを構成するファセット面を利用して駆動電圧を低減させる旨が開示されている（特許文献１の段落［００２０］−［００２１］参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２１８７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、照明用途の発光素子では、比較的高温状態におかれることが多い。しかし、このような高温状況下では、発光素子の発光効率は低下することがある。高温状況下では、ピットの周囲でキャリアの漏れが生じているためと考えられる。そのため、ピットをｉ−ＧａＮで埋める技術も考案されている。この場合には、ピットの箇所におけるｎ型半導体層とｐ型半導体層との間の距離は、ｐ型半導体層でピットを埋める場合に比べて大きい。そのため、キャリアの漏れについては抑制できると考えられるが、駆動電圧が上昇してしまう。
【０００６】
本明細書の技術は、前述した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは、高温動作時の発光量の減少を抑制するIII 族窒化物半導体発光素子とその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
第１の態様におけるIII 族窒化物半導体発光素子は、ｎ型半導体層と、ｎ型半導体層の上の発光層と、発光層の上のｐ型半導体層と、を有する。このIII 族窒化物半導体発光素子は、ｎ型半導体層からｐ型半導体層まで達する複数のピットを有する。発光層とｎ型半導体層との境界における複数のピットのうちの第１のピットのピット径Ｄ１は、発光層とｐ型半導体層との境界における第１のピットのピット径Ｄ２よりも大きい。そして、ピット径Ｄ１およびピット径Ｄ２は、次式
０．１５  ≦  （Ｄ１−Ｄ２）／Ｔ  ≦  １．０
Ｔ  ：  発光層の膜厚
を満たす。
【０００８】
このIII 族窒化物半導体発光素子では、高温動作時においても十分な発光量で発光する。つまり、この発光素子では、室温時の発光量と高温時の発光量との間にそれほど大きな差はない。この発光素子では、ピットの内部において発光層の各層の膜厚が十分な厚みを有している。そのため、高温動作時において、ピットの箇所でキャリアの漏れがほとんど生じていないためであると考えられる。
【０００９】
第２の態様におけるIII 族窒化物半導体発光素子においては、発光層は、第１のピットの外部に位置する平坦部と、第１のピットの内部に位置するとともに平坦部と連なる斜面部と、を有する。平坦部の膜厚と斜面部の膜厚とは、次式
０．５６  ≦  Ｂ／Ａ  ≦  ０．９
Ａ：  発光層の平坦部の膜厚
Ｂ：  発光層の斜面部の膜厚
を満たす。
【００１０】
第３の態様におけるIII 族窒化物半導体発光素子の製造方法は、ｎ型半導体層と、ｎ型半導体層の上の発光層と、発光層の上のｐ型半導体層と、を有するIII 族窒化物半導体発光素子を製造する方法である。この方法では、ｎ型半導体層からｐ型半導体層まで達する複数のピットを形成する。発光層とｎ型半導体層との境界における複数のピットのうちの第１のピットのピット径Ｄ１を、発光層とｐ型半導体層との境界における第１のピットのピット径Ｄ２よりも大きく形成する。そして、ピット径Ｄ１およびピット径Ｄ２を、次式
０．１５  ≦  （Ｄ１−Ｄ２）／Ｔ  ≦  １．０
Ｔ  ：  発光層の膜厚
を満たすように複数のピットを形成する。
【００１１】
第４の態様におけるIII 族窒化物半導体発光素子の製造方法においては、発光層は、第１のピットの外部に位置する平坦部と、第１のピットの内部に位置するとともに平坦部と連なる斜面部と、を有する。平坦部の膜厚と斜面部の膜厚とを、次式
０．５６  ≦  Ｂ／Ａ  ≦  ０．９
Ａ：  発光層の平坦部の膜厚
Ｂ：  発光層の斜面部の膜厚
を満たすように複数のピットを形成する。
【００１２】
第５の態様におけるIII 族窒化物半導体発光素子の製造方法においては、発光層として、ＩｎＧａＮから成る井戸層と、井戸層の上に位置するキャップ層と、キャップ層の上に位置するＩｎを含む障壁層と、を形成する。また、キャップ層を形成する際に徐々に温度を上昇させる。
【発明の効果】
【００１３】
本明細書では、高温動作時の発光量の減少を抑制するIII 族窒化物半導体発光素子とその製造方法が提供されている。
【図面の簡単な説明】
【００１４】
【図１】実施形態における発光素子の構造を示す概略構成図である。
【図２】実施形態における発光素子の半導体層の積層構造を示す図である。
【図３】実施形態の発光素子に形成されるピットを説明するための図（その１）である。
【図４】実施形態の発光素子に形成されるピットを説明するための図（その２）である。
【図５】実施形態における発光素子の製造方法を説明するための図（その１）である。
【図６】実施形態における発光素子の製造方法を説明するための図（その２）である。
【図７】障壁層へのＩｎのドープ量とピット径との関係を示すグラフである。
【図８】障壁層へのＩｎのドープ量と発光層の１周期分の膜厚との関係を示すグラフである。
【図９】室温での発光素子の全放射束を示すグラフである。
【図１０】室温での発光素子の駆動電圧を示すグラフである。
【図１１】ピット径の変化率と光度維持率との関係を示すグラフである。
【発明を実施するための形態】
【００１５】
以下、具体的な実施形態について、半導体発光素子とその製造方法を例に挙げて図を参照しつつ説明する。しかし、これらの実施形態に限定されるものではない。また、後述する半導体発光素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みは、概念的に示したものであり、実際の厚みを示しているわけではない。また、後述するピットの大きさ等については、実際のものより大きく描いてある。
【００１６】
１．半導体発光素子
図１は、本実施形態の発光素子１００の概略構成を示す図である。図２は、発光素子１００における半導体層の積層構造を示す図である。発光素子１００は、フェイスアップ型の半導体発光素子である。発光素子１００は、III 族窒化物半導体から成る複数の半導体層を有する。
【００１７】
図１に示すように、発光素子１００は、基板１１０と、低温バッファ層１２０と、ｎ型コンタクト層１３０と、ｎ側静電耐圧層１４０と、ｎ側超格子層１５０と、発光層１６０と、ｐ型クラッド層１７０と、ｐ型コンタクト層１８０と、透明電極１９０と、ｎ電極Ｎ１と、ｐ電極Ｐ１と、を有している。低温バッファ層１２０と、ｎ型コンタクト層１３０と、ｎ側静電耐圧層１４０と、ｎ側超格子層１５０と、発光層１６０と、ｐ型クラッド層１７０と、ｐ型コンタクト層１８０とは、半導体層Ｅｐ１である。ｎ型コンタクト層１３０と、ｎ側静電耐圧層１４０と、ｎ側超格子層１５０とは、ｎ型半導体層である。ｐ型クラッド層１７０と、ｐ型コンタクト層１８０とは、ｐ型半導体層である。また、ｎ型半導体層は、ドナーをドープしていないｕｄ−ＧａＮ層等を有していてもよい。ｐ型半導体層は、アクセプターをドープしていないｕｄ−ＧａＮ層等を有していてもよい。
【００１８】
基板１１０の主面上には、半導体層Ｅｐ１が、低温バッファ層１２０、ｎ型コンタクト層１３０、ｎ側静電耐圧層１４０、ｎ側超格子層１５０、発光層１６０、ｐ型クラッド層１７０、ｐ型コンタクト層１８０の順に形成されている。ｎ電極Ｎ１は、ｎ型コンタクト層１３０の上に形成されている。ｐ電極Ｐ１は、透明電極１９０の上に形成されている。
【００１９】
基板１１０は、ＭＯＣＶＤ法により、主面上に上記の各半導体層を形成するための成長基板である。そして、その表面に凹凸加工がされていてもよい。基板１１０の材質は、サファイアである。また、サファイア以外にも、ＳｉＣ、ＺｎＯ、Ｓｉ、ＧａＮなどの材質を用いてもよい。
【００２０】
低温バッファ層１２０は、基板１１０の結晶性を受け継ぎつつ、上層を形成するためのものである。そのため、低温バッファ層１２０は、基板１１０の主面上に形成されている。低温バッファ層１２０の材質は、例えばＡｌＮやＧａＮである。
【００２１】
ｎ型コンタクト層１３０は、ｎ電極Ｎ１とオーミック接触をとるためのものである。ｎ型コンタクト層１３０は、低温バッファ層１２０の上に形成されている。また、ｎ型コンタクト層１３０の上には、ｎ電極Ｎ１が位置している。ｎ型コンタクト層１３０は、ｎ型ＧａＮである。そのＳｉ濃度は１×１０18／ｃｍ3 以上である。また、ｎ型コンタクト層１３０を、キャリア濃度の異なる複数の層としてもよい。ｎ電極Ｎ１とのオーミック性を向上させるためである。ｎ型コンタクト層１３０の厚みは、例えば、１０００ｎｍ以上１００００ｎｍ以下である。もちろん、これ以外の厚みを用いてもよい。
【００２２】
ｎ側静電耐圧層１４０は、各半導体層の静電破壊を防止するための静電耐圧層である。ｎ側静電耐圧層１４０は、ｎ型コンタクト層１３０の上に形成されている。図２に示すように、ｎ側静電耐圧層１４０は、ｎ型ＧａＮ層１４１と、ｎ型ＧａＮ層１４２と、ｕｄ−ＧａＮ層１４３と、ｎ型ＧａＮ層１４４と、を有する。ここで、ｕｄ−ＧａＮ層１４３は、故意にドープされていないＧａＮ層（ｕｄ−ＧａＮ：ｕｎｉｎｔｅｎｔｉｏｎａｌｌｙ  ｄｏｐｅｄ  ＧａＮ）である。ｕｄ−ＧａＮ層１４３のドナー濃度は、５×１０17／ｃｍ3 以下の程度である。ｎ型ＧａＮ層１４１は、ｎ型コンタクト層１３０の上に形成されている。ｎ型ＧａＮ層１４２は、ｎ型ＧａＮ層１４１の上に形成されている。ｕｄ−ＧａＮ層１４３は、ｎ型ＧａＮ層１４２の上に形成されている。ｎ型ＧａＮ層１４４は、ｕｄ−ＧａＮ層１４３の上に形成されている。ｎ型ＧａＮ層１４１の膜厚は、３００ｎｍ以上１０００ｎｍ以下である。ｎ型ＧａＮ層１４２の膜厚は、１０ｎｍ以上１００ｎｍ以下である。ｕｄ−ＧａＮ層１４３の膜厚は、１００ｎｍ以上１０００ｎｍ以下である。ｎ型ＧａＮ層１４４の膜厚は、１０ｎｍ以上１００ｎｍ以下である。これらの膜厚は、あくまで目安であり、これ以外の数値であってもよい。
【００２３】
ｎ側超格子層１５０は、発光層１６０に加わる応力を緩和するための歪緩和層である。より具体的には、ｎ側超格子層１５０は、超格子構造を有する超格子層である。ｎ側超格子層１５０は、ｎ側静電耐圧層１４０の上に形成されている。図２に示すように、ｎ側超格子層１５０は、ＩｎＧａＮ層１５１と、ＧａＮ層１５２と、ｎ型ＧａＮ層１５３と、を積層した単位積層体を繰り返し積層したものである。その繰り返し回数は、１０回以上２０回以下の範囲内である。ただし、これ以外の回数であってもよい。ＩｎＧａＮ層１５１の膜厚は、０．３ｎｍ以上１００ｎｍ以下の範囲内である。ＧａＮ層１５２の膜厚は、０．３ｎｍ以上１０ｎｍ以下の範囲内である。ｎ型ＧａＮ層１５３の膜厚は、０．３ｎｍ以上１００ｎｍ以下の範囲内である。これらの膜厚は、あくまで目安であり、これ以外の数値であってもよい。
【００２４】
発光層１６０は、電子と正孔とが再結合することにより発光する層である。発光層１６０は、ｎ側超格子層１５０の上に形成されている。図２に示すように、発光層１６０は、井戸層１６１と、キャップ層１６２と、障壁層１６３と、を積層した単位積層体を繰り返し積層したものである。つまり、発光層１６０は、多重量子井戸構造（ＭＱＷ構造）を有するものである。キャップ層１６２は、井戸層１６１を熱から保護するための保護層である。キャップ層１６２は、例えば、井戸層１６１のＩｎを昇華させないようにする役割を担っている。そのため、キャップ層１６２は、井戸層１６１の上に位置している。また、障壁層１６３は、キャップ層１６２の上に位置している。
【００２５】
この積層の繰り返し回数は、例えば、５回以上２０回以下である。もちろん、これ以外の回数であってもよい。井戸層１６１は、例えば、ＩｎＧａＮ層である。キャップ層１６２は、例えば、ＧａＮ層である。障壁層１６３は、例えば、ＡｌＩｎＧａＮ層である。井戸層１６１は、Ｉｎを含有する。障壁層１６３も、Ｉｎを含有する。
【００２６】
井戸層１６１のＩｎ組成比は、障壁層１６３のＩｎ組成比よりも大きい。ここで、井戸層１６１のＩｎ組成比は、０．０５以上０．３０以下の範囲内である。障壁層１６３のＩｎ組成比は、０．０１以下である。これらの数値範囲は、あくまで目安である。そのため、これらの数値範囲に必ずしも限定されない。
【００２７】
井戸層１６１の膜厚は、１ｎｍ以上５ｎｍ以下の範囲内である。キャップ１６２の膜厚は、０．２ｎｍ以上１．８ｎｍ以下の範囲内である。障壁層１６３の膜厚は、１ｎｍ以上１０ｎｍ以下の範囲内である。これらの数値は、あくまで例示である。そのため、これら以外の数値範囲を用いてもよい。なお、発光層１６０の全体での厚みは、５００ｎｍ以上１０００ｎｍ以下の範囲内である。もちろん、これ以外の範囲内であってもよい。
【００２８】
ｐ型クラッド層１７０は、発光層１６０の上に形成されている。図２に示すように、ｐ型クラッド層１７０は、ｐ型ＩｎＧａＮ層１７１と、ｐ型ＡｌＧａＮ層１７２と、を繰り返し積層して形成したものである。繰り返し回数は、例えば、５回以上２０回以下である。もちろん、これ以外の回数であってもよい。ｐ型ＩｎＧａＮ層１７１のＩｎ組成比は、０．０５以上０．３０以下の範囲内である。ｐ型ＩｎＧａＮ層１７１の膜厚は、０．２ｎｍ以上５ｎｍ以下である。ｐ型ＡｌＧａＮ層１７２のＡｌ組成比は、０．１０以上０．４以下の範囲内である。ｐ型ＡｌＧａＮ層１７２の膜厚は、１ｎｍ以上５ｎｍ以下である。これらの数値は、あくまで例示である。したがって、これ以外の数値であってもよい。また、異なる構成であってもよい。
【００２９】
ｐ型コンタクト層１８０は、ｐ型クラッド層１７０の上に形成されている。ｐ型コンタクト層１８０の厚みは、１０ｎｍ以上１００ｎｍ以下である。ｐ型コンタクト層１８０では、Ｍｇが１×１０19／ｃｍ3 以上１×１０22／ｃｍ3 以下の範囲内でドープされている。
【００３０】
透明電極１９０は、ｐ型コンタクト層１８０の上に形成されている。透明電極１９０の材質は、ＩＴＯ、ＩＺＯ、ＩＣＯ、ＺｎＯ、ＴｉＯ2 、ＮｂＴｉＯ2 、ＴａＴｉＯ2 、ＳｎＯ2 のいずれかであるとよい。
【００３１】
ｐ電極Ｐ１は、透明電極１９０の上に形成されている。ｐ電極Ｐ１は、透明電極１９０の側から、Ｎｉ、Ａｕを順に形成したものである。もちろん、これ以外の構成であってもよい。
【００３２】
ｎ電極Ｎ１は、ｎ型コンタクト層１３０の上に形成されている。ｎ電極Ｎ１は、ｎ型コンタクト層１３０の側から、Ｖ、Ａｌを順に形成したものである。また、Ｔｉ、Ａｌを順に形成してもよい。もちろん、これ以外の構成であってもよい。
【００３３】
また、発光素子１００は、半導体層Ｅｐ１等を保護する保護膜を有していてもよい。
【００３４】
２．ピット
２−１．ピットの形状
図３は、発光素子１００のピットＫ１を示す図である。発光素子１００は、ｎ型半導体層からｐ型半導体層まで達する複数のピットＫ１を有する。図３では、複数のピットＫ１のうち一つである第１のピットが抜き出して描かれている。また、ピットＫ１の断面形状は、正六角形に近い形状である。そして、ピット径Ｄ１、Ｄ２は、正六角形の向かい合う頂点間の距離である。ピット径Ｄ１、Ｄ２は、第１のピットのピット径である。
【００３５】
ピットＫ１は、発光素子１００の半導体層Ｅｐ１を成長させる際に貫通転位Ｑ１の箇所から形成される。本実施形態では、ピットＫ１は、ｎ側静電耐圧層１４０のｎ型ＧａＮ層１４２から成長している。ピットＫ１は、基板１１０から上方に成長する貫通転位がｎ側静電耐圧層１４０の膜の内部で、横方向、すなわち貫通転位の成長方向に対して垂直な方向に広がる。そして、それがピットＫ１となる。そして、ピットＫ１は、ｐ型コンタクト層１８０に達するまで成長する。
【００３６】
ピットＫ１は、ｎ側静電耐圧層１４０の起点Ｊ１から成長し始める。そして、成長に従って横方向に広がる。ｎ側静電耐圧層１４０およびｎ側超格子層１５０では、上層に向かうにつれてピットＫ１のピット径は大きくなっている。一方、発光層１６０では、上層に向かうにつれてピットＫ１のピット径は小さくなっている。つまり、発光層１６０とｎ側超格子層１５０との境界における第１のピットのピット径Ｄ１は、発光層１６０とｐ型クラッド層１７０との境界における第１のピットのピット径Ｄ２よりも大きい。そして、ピットＫ１は、ｐ型クラッド層１７０で再び横方向に広がる。
【００３７】
よって、次式が成り立つ。
Ｄ１  ＞  Ｄ２
Ｄ１：  発光層とｎ型半導体層との境界におけるピット径
Ｄ２：  発光層とｐ型半導体層との境界におけるピット径
【００３８】
２−２．ピット径の制御
ピットＫ１は、半導体層Ｅｐ１を成長させている最中に基板温度を所定の温度まで下げることにより生じると考えられる。そのため、複数のピットＫ１は、ｎ側静電耐圧層１４０のほぼ同じ深さの位置から発生する。
【００３９】
２−２−１．膜厚と成長温度
このピットＫ１のピット径Ｄ１は、ｎ側静電耐圧層１４０およびｎ側超格子層１５０の膜厚と、ｎ側静電耐圧層１４０およびｎ側超格子層１５０を成長させる成長温度とにより、変化する。ｎ側静電耐圧層１４０およびｎ側超格子層１５０の膜厚を厚くするほど、ピット径Ｄ１は大きくなる。逆に、ｎ側静電耐圧層１４０およびｎ側超格子層１５０の膜厚を薄くするほど、ピット径Ｄ１は小さくなる。また、ｎ側静電耐圧層１４０およびｎ側超格子層１５０を成長させる成長温度を高くするほど、ピット径Ｄ１は小さくなる。逆に、ｎ側静電耐圧層１４０およびｎ側超格子層１５０を成長させる成長温度を低くするほど、ピット径Ｄ１は大きくなる。
【００４０】
また、同様に、発光層１６０を成長させる成長温度を高く設定するほど、ピット径Ｄ２は小さくなる。
【００４１】
ｎ型半導体層を成長させる際のピット径と成長温度との関係は、ｐ型クラッド層１７０とｐ型コンタクト層１８０とを形成する際にも同様に成り立つ。
【００４２】
２−２−２．Ｉｎのドープ
また、半導体層Ｅｐ１にＩｎをドープさせることにより、ピット径は小さくなる。Ｉｎは、サーファクタント効果があるためである。これにより、平坦面の半導体層がピットＫ１の内部に入り込む。そのため、Ｉｎをドープした半導体層では、ピット径は小さくなる傾向にある。本実施形態では、発光層１６０の井戸層１６１および障壁層１６３にＩｎをドープする。そのため、発光層１６０ではピット径は小さくなる傾向にある。その結果、前述したように、発光層１６０の上側のピット径Ｄ２は、発光層１６０の下側のピット径Ｄ１よりも小さい（図３参照）。なお、ｎ側超格子層１５０も、ＩｎＧａＮ層１５１を有している。そのため、ｎ側超格子層１５０におけるピットＫ１のピット径は、ＩｎＧａＮ層１５１がなかったとした場合のピットのピット径よりも少し小さい。
【００４３】
２−２−３．キャップ層の成長温度
そして、キャップ層１６２を成長させる際に、徐々に温度を上昇させることにより、ピット径Ｄ２は小さくなる。つまり、キャップ層１６２の成長終了時の基板温度を、キャップ層１６２の成長開始時の温度よりも高くする。これにより、ピット径Ｄ２は小さくなる。
【００４４】
２−３．ピット周辺の層構造
図４は、ピットＫ１の周辺の層構造を示す概念図である。図４に示すように、ｎ側超格子層１５０は、平坦部１５０ａと、斜面部１５０ｂと、を有している。発光層１６０は、平坦部１６０ａと、斜面部１６０ｂと、を有している。平坦部１５０ａ、１６０ａは、ピットＫ１の外部に位置する平坦な箇所である。斜面部１５０ｂ、１６０ｂは、ピットＫ１の内部の傾斜面に位置する箇所である。斜面部１５０ｂ、１６０ｂは、それぞれ、平坦部１５０ａ、１６０ａと連なっている。
【００４５】
図４では、作図上、平坦部１５０ａの膜厚と平坦部１６０ａの膜厚とは等しくなるように描いてある。そして、ｎ側超格子層１５０の斜面部１５０ｂの膜厚は、平坦部１５０ａの膜厚に比べると十分に薄い。発光層１６０の斜面部１６０ｂの膜厚は、平坦部１６０ａの膜厚に比べてそれほど変わらない。ここで、発光層１６０の井戸層１６１および障壁層１６３は、Ｉｎを含んでいる。そして、サーファクタント効果により、平坦部１６０ａの半導体層が斜面部１６０ｂに入り込むと考えられる。
【００４６】
そのため、平坦部１５０ａ、１６０ａの膜厚が同じであれば、Ｉｎをドープした半導体層におけるピットＫ１の内部の斜面部１６０ｂの膜厚は、Ｉｎをドープしなかった半導体層におけるピットＫ１の内部の斜面部１５０ｂの膜厚よりも厚いと考えられる。また、このように、ピットＫ１の内部で膜厚が厚いと、ピットＫ１のピット径は、上層にかけて成長するにつれて小さくなると考えられる（図４参照）。なぜならば、図４に示すように、斜面部１６０ｂの膜厚が厚いほど、平坦部１６０ａと斜面部１６０ｂとの境界１６０ｃがピットＫ１の中心側に位置するからである。ここで、半導体層１６０ｘにおけるピット径Ｄｘは、図４に示すように、平坦部の表面と斜面部の表面との境界同士を結ぶ距離であって、六角形形状のピットにおける向かい合う頂点同士の距離である。
【００４７】
本実施形態では、発光層１６０の平坦部１６０ａの膜厚Ａ、発光層１６０の斜面部１６０ｂの膜厚Ｂとすると、次式が成り立つ。
０．５６  ≦  Ｂ／Ａ  ≦  ０．９
Ａ：  発光層の平坦部の膜厚
Ｂ：  発光層の斜面部の膜厚
つまり、斜面部１６０ｂの膜厚Ｂは、平坦部１６０ａの膜厚Ａよりもやや薄い程度である。
【００４８】
より好ましくは、次式が成り立つ。
０．６７  ≦  Ｂ／Ａ  ≦  ０．８
【００４９】
２−４．ピット径の変化率
ここで、ピット径の変化率Ｆは、次式（１）により表される。
Ｆ  ＝  （Ｄ１−Ｄ２）／Ｔ                              ………（１）
Ｆ  ：  ピット径の変化率
Ｄ１：  発光層とｎ型半導体層との境界におけるピット径
Ｄ２：  発光層とｐ型半導体層との境界におけるピット径
Ｔ  ：  発光層の膜厚
【００５０】
ピット径の変化率Ｆは、次式（２）を満たす
０．１５  ≦  （Ｄ１−Ｄ２）／Ｔ  ≦  １．０            ………（２）
【００５１】
また、好ましくは、ピット径の変化率Ｆは、次式（３）を満たす。
０．４０  ≦  （Ｄ１−Ｄ２）／Ｔ  ≦  ０．８            ………（３）
つまり、ピット径Ｄ１、Ｄ２が上記の式（２）、（３）を満たす場合に、高温動作時における発光量の低下が抑制される。
【００５２】
３．ピット径の効果
ここで、発光層１６０でピット径が小さくなるように成長した場合の効果について説明する。後述する実験で説明するように、発光層１６０でピット径が小さくなるように半導体層を成長させると、高温条件下での半導体発光素子の発光効率が向上する。つまり、高温条件下の発光効率は、室温での発光効率とそれほど変わらない。
【００５３】
４．半導体発光素子の製造方法
ここで、本実施形態に係る発光素子１００の製造方法について説明する。有機金属化学気相成長法（ＭＯＣＶＤ法）により、各半導体層の結晶をエピタキシャル成長させる。ここで用いるキャリアガスは、水素（Ｈ2 ）もしくは窒素（Ｎ2 ）もしくは水素と窒素との混合気体（Ｈ2 ＋Ｎ2 ）である。窒素源として、アンモニアガス（ＮＨ3 ）を用いる。Ｇａ源として、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ）を用いる。Ｉｎ源として、トリメチルインジウム（Ｉｎ（ＣＨ3 ）3 ）を用いる。Ａｌ源として、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ）を用いる。ｎ型ドーパントガスとして、シラン（ＳｉＨ4 ）を用いる。ｐ型ドーパントガスとして、ビス（シクロペンタジエニル）マグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）を用いる。また、これら以外のガスを用いてもよい。
【００５４】
４−１．ｎ型コンタクト層形成工程
まず、基板１１０の主面上に低温バッファ層１２０を形成する。そして、バッファ層１２０の上にｎ型コンタクト層１３０を形成する。このときの基板温度は、１０８０℃以上１１４０℃以下である。
【００５５】
４−２．ｎ側静電耐圧層形成工程
次に、ｎ型コンタクト層１３０の上にｎ側静電耐圧層１４０を形成する。まず、シラン（ＳｉＨ4 ）を供給して、ｎ型ＧａＮ層１４１を形成する。次に、シラン（ＳｉＨ4 ）を供給して、ｎ型ＧａＮ層１４２を形成する。そして、シラン（ＳｉＨ4 ）の供給を停止して、ｕｄ−ＧａＮ層１４３を形成する。そして、シラン（ＳｉＨ4 ）を再び供給して、ｎ型ＧａＮ層１４４を形成する。このときの基板温度は、７５０℃以上９５０℃以下の範囲内である。そして、この工程では、図５に示すように、ピットＫ２が形成される。半導体層の成長温度が、下がったためである。ピットＫ２は、この後の半導体層の成長にともなって成長し、ピットＫ１となるものである。このように、ピットＫ２を形成しつつ、ｎ側静電耐圧層１４０を形成する。
【００５６】
４−３．ｎ側超格子層形成工程
次に、ｎ側超格子層１５０を形成する。まずは、ｎ側静電耐圧層１４０のｎ型ＧａＮ層１４４の上にＩｎＧａＮ層１５１から形成する。次に、ＩｎＧａＮ層１５１の上にＧａＮ層１５２を形成する。そして、ＧａＮ層１５２の上にｎ型ＧａＮ層１５３を形成する。このように、ＩｎＧａＮ層１５１と、ＧａＮ層１５２と、ｎ型ＧａＮ層１５３と、を積層した単位積層体を繰り返し積層する。
【００５７】
４−４．発光層形成工程
次に、ｎ側超格子層１５０の上に発光層１６０を形成する。そのために、井戸層１６１と、キャップ層１６２と、障壁層１６３と、をこの順序で積層した単位積層体を繰り返し積層する。つまり、発光層形成工程は、井戸層１６１を形成する井戸層形成工程と、井戸層１６１の上にキャップ層１６２を形成するキャップ層形成工程と、キャップ層１６２の上に障壁層１６３を形成する障壁層形成工程と、を有する。そして、これらの工程を繰り返し行う。そのため、障壁層１６３の上に再び井戸層１６１を形成することとなる。井戸層１６１を成長させる際の基板温度を７３０℃以上８５０℃以下の範囲内とする。
【００５８】
また、発光層１６０を成長させる際に、（１）障壁層１６３を成長させる際に障壁層１６３にわずかなＩｎをドープすること、（２）発光層１６０を成長させる際に温度を上昇させること、（３）キャップ層１６２を成長させる際に一定の基板温度でなく温度を徐々に上昇させながらキャップ層１６２を成長させること、という３つの製造条件を満たすように半導体層を成長させることにより、ピットＫ１のピット径Ｄ２を小さく形成することができる。もちろん、これらの３つの条件は、３つ同時に満たす必要はない。これらの一部を満たせば、ピット径Ｄ２は小さくなる傾向にある。
【００５９】
４−５．ｐ型クラッド層形成工程
次に、発光層１６０の上にｐ型クラッド層１７０を形成する。ここでは、ｐ型ＩｎＧａＮ層１７１と、ｐ型ＡｌＧａＮ層１７２と、を繰り返し積層する。
【００６０】
４−６．ｐ型コンタクト層形成工程
次に、ｐ型クラッド層１７０の上にｐ型コンタクト層１８０を形成する。基板温度を、９００℃以上１０５０℃以下の範囲内とする。ここで、ｐ型コンタクト層１８０の成長温度が高いため、ｐ型コンタクト層１８０が、ピットＫ１を埋めることとなる。これにより、図６に示すように、基板１１０に各半導体層が積層されることなる。このとき、ピットＫ１は、ｎ側静電耐圧層１４０からｐ型コンタクト層１８０に達するまでの領域にわたって形成されている。そのため、ｐ型コンタクト層１８０の表面にはピットＫ１はない。
【００６１】
４−７．透明電極形成工程
次に、ｐ型コンタクト層１８０の上に透明電極１９０を形成する。
【００６２】
４−８．電極形成工程
次に、透明電極１９０の上にｐ電極Ｐ１を形成する。そして、レーザーもしくはエッチングにより、ｐ型コンタクト層１８０の側から半導体層の一部を抉ってｎ型コンタクト層１３０を露出させる。そして、その露出箇所に、ｎ電極Ｎ１を形成する。ｐ電極Ｐ１の形成工程とｎ電極Ｎ１の形成工程は、いずれを先に行ってもよい。
【００６３】
４−９．その他の工程
また、上記の工程の他、熱処理工程、絶縁膜形成工程、その他の工程を実施してもよい。以上により、図１に示す発光素子１００が製造される。
【００６４】
５．実験
５−１．半導体層の成長条件とピット径との関係
まず、半導体層の成長条件とピット径との関係について調べるための実験を行った。発光層１６０を成長させる際にピット径を小さくするための製造条件は、次のとおりである。つまり、（１）障壁層１６３を成長させる際に障壁層１６３にわずかなＩｎをドープすること、（２）発光層１６０を成長させる際に温度を上昇させること、（３）キャップ層１６２を成長させる際に一定の基板温度でなく温度を徐々に上昇させながらキャップ層１６２を成長させること、の３条件である。
【００６５】
表１に示すように、発光層１６０の総膜厚は、約６８ｎｍであった。ｎ側静電耐圧層１４０まで半導体層を成長させた場合のピット径は、１６９．６ｎｍであった。ｎ側超格子層１５０まで半導体層を成長させた場合のピット径は、２３４．９ｎｍであった。井戸層１６１のＩｎ組成比は０．２４であった。
【００６６】
図７は、上記の３条件について示すグラフである。図７の横軸は、ＴＭＩの流量（ｓｃｃｍ）である。図７の縦軸は、ピット径Ｄ２である。図７に示すように、障壁層１６３にＩｎをドープするほどピット径Ｄ２は小さい。従来より高い温度で発光層１６０を成長させるとピット径Ｄ２は小さい。また、基板温度を上昇させながらキャップ層１６２を成長させる場合には、ピット径Ｄ２は小さい傾向にある。なお、発光層１６０を成長させる成長温度は、従来より５℃だけ高い温度であった。また、図７において、ＴＭＩの流量がゼロの場合には、障壁層１６３へのＩｎのドープ量はゼロである。しかし、その場合であっても、井戸層１６１を成長させる際には、もちろん、ＴＭＩを供給した。
【００６７】
図８は、発光層１６０の１周期分の膜厚をプロットしたグラフである。図８の横軸は、ＴＭＩの（ｓｃｃｍ）流量である。図８の縦軸は、発光層１６０の１周期分の膜厚である。図８に示すように、製造条件を変えても、発光層１６０の１周期分の膜厚はほとんど変化しない。つまり、上記の３条件を変化させても、膜厚方向（縦方向）への成長速度には影響はなく、ピット径方向（横方向、つまり膜厚方向に垂直な方向）への成長速度は変化していることを示している。
【００６８】
５−２．室温での発光素子の全放射束および駆動電圧
図９は、室温での発光素子の全放射束を示すグラフである。図９の横軸は、（Ｄ１−Ｄ２）／Ｔである。図９の縦軸は、全放射束（ｍＷ）である。図９に示すように、（Ｄ１−Ｄ２）／Ｔを変えても、室温における発光素子の全放射束はほとんど変化しなかった。つまり、ＴＭＩの流量、発光層の成長温度、キャップ層の温度上昇成長のいずれの条件を変えても、室温における発光素子の全放射束はほとんど変化しなかった。
【００６９】
図１０は、室温での発光素子の駆動電圧を示すグラフである。図１０の横軸は、（Ｄ１−Ｄ２）／Ｔである。図１０の縦軸は、駆動電圧（Ｖ）である。図１０に示すように、（Ｄ１−Ｄ２）／Ｔを変えても、室温における発光素子の駆動電圧はほとんど変化しなかった。つまり、ＴＭＩの流量、発光層の成長温度、キャップ層の温度上昇成長のいずれの条件を変えても、室温における発光素子の駆動電圧はほとんど変化しなかった。
【００７０】
このように、上記の３条件を変えても、室温での発光素子の性能はほとんど変化しなかった。
【００７１】
５−３．ピット径の変化率と光度維持率との関係
図１１は、ピット径の変化率と光度維持率との関係を示すグラフである。図１１の横軸は、ピット径の変化率Ｆである。図１１の縦軸は、光度維持率である。なお、ピット径の変化率Ｆは、前述の式（１）により表される。
【００７２】
ピット径の変化率Ｆが正の値の場合には、図４のように、ピット径が狭くなるように発光層１６０は成長する。また、ピット径の変化率Ｆが大きいほど、ピット径は成長につれて急激に小さくなる。一方、ピット径の変化率Ｆが負の値の場合には、ピット径が広がるように発光層１６０は成長する。
【００７３】
光度維持率とは、室温（２５℃）における発光素子の全放射束に対する高温（１２５℃）における発光素子の全放射束である。つまり、光度維持率が１００％の場合には、高温（１２５℃）における発光素子の明るさが、室温（２５℃）における発光素子の明るさに等しいことを意味する。また、光度維持率が低いほど、高温での全放射束が低温の全放射束に比べて小さいことを意味している。
【００７４】
図１１に示すように、ピット径の変化率Ｆが０．１５以上１．０以下の場合に、光度維持率は８４％以上である。よって、ピット径の変化率Ｆは、０．１５以上１．０以下の範囲内であるとよい。特にピット径の変化率Ｆが０．４以上０．８以下の場合に、光度維持率は８７％程度以上である。したがって、より好ましくは、ピット径の変化率Ｆは、０．４以上０．８以下の範囲内である。
【００７５】
表１に示すように、発光層１６０の平坦部１６０ａの膜厚Ａ、発光層１６０の斜面部１６０ｂの膜厚Ｂとすると、膜厚の比Ｂ／Ａが、０．５６以上０．９以下の場合に、光度維持率は８４％以上である。よって、膜厚の比Ｂ／Ａは、０．５６以上０．９以下であるとよい。また、膜厚の比Ｂ／Ａが、０．６７以上０．８以下の場合に、光度維持率は８７％以上である。したがって、より好ましくは、膜厚の比Ｂ／Ａは、０．６７以上０．８以下である。
【００７６】
【表１】
2017005215.tif 000003
【００７７】
６．変形例
６−１．ピットの埋め込み
本実施形態では、ピットＫ１は、ｎ側静電耐圧層１４０からｐ型コンタクト層１８０まで達している。つまり、ｐ型コンタクト層１８０が、ピットＫ１を埋めている。しかし、ｐ型クラッド層１７０が、ピットＫ１を埋めるようにしてもよい。ピットＫ１は、ｎ型半導体層からｐ型半導体層まで形成されていることに変わりないからである。このように、ピットＫ１は、ｐ型半導体層の途中で埋めて良い。
【００７８】
６−２．発光層
本実施形態では、発光層１６０は、井戸層１６１と、キャップ層１６２と、障壁層１６３と、を積層した単位積層体を繰り返し積層したものである。しかし、キャップ層１６２は、無くてもよい。その場合には、井戸層１６１と、障壁層１６３と、を単位積層体として繰り返し積層すればよい。また、キャップ層１６２を形成する場合に、キャップ層１６２にＩｎをドープしてもよい。
【００７９】
６−３．フリップチップ
本実施形態の発光素子１００は、フェイスアップ型の発光素子である。しかし、フリップチップ型の発光素子にも、本技術を適用することができる。また、レーザーリフトオフ型の発光素子にも、本技術を適用することができる。
【００８０】
６−４．ｎ側静電耐圧層
本実施形態では、ｎ側静電耐圧層１４０は、４層構造である。しかし、これ以外の構造であってもよい。ただし、ピットＫ１の起点Ｊ１は、ｎ側静電耐圧層１４０の膜厚の内部にあるとよい。
【００８１】
７．本実施形態のまとめ
以上詳細に説明したように、本実施形態の発光素子１００では、発光層１６０の井戸層１６１および障壁層１６３にＩｎをドープする。そのため、発光層１６０のＩｎサーファクタント効果により、平坦部１６０ａの半導体層がピットＫ１の内部に入り込む。これにより、発光層１６０の斜面部１６０ｂの膜厚は、ある程度厚くなる。そして、それとともに、発光層１６０を成長させる際にピットＫ１のピット径はやや小さくなる。これにより、高温条件下であっても発光効率の高い半導体発光素子が実現されている。
【００８２】
なお、以上に説明した実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。半導体の積層構造については、必ずしも図に示したものに限らない。積層構造や各層の繰り返し回数等、任意に選択してよい。また、有機金属気相成長法（ＭＯＣＶＤ法）に限らない。キャリアガスを用いて結晶を成長させる方法であれば、他の方法を用いてもよい。また、液相エピタキシー法、分子線エピタキシー法等、その他のエピタキシャル成長法により半導体層を形成することとしてもよい。
【符号の説明】
【００８３】
１００…発光素子
１１０…基板
１２０…低温バッファ層
１３０…ｎ型コンタクト層
１４０…ｎ側静電耐圧層
１４１…ｎ型ＧａＮ層
１４２…ｎ型ＧａＮ層
１４３…ｕｄ−ＧａＮ層
１４４…ｎ型ＧａＮ層
１５０…ｎ側超格子層
１６０…発光層
１７０…ｐ型クラッド層
１８０…ｐ型コンタクト層
１９０…透明電極
Ｎ１…ｎ電極
Ｐ１…ｐ電極
Ｋ１、Ｋ２…ピット
【図１】
2017005215.tif 000004
【図２】
2017005215.tif 000005
【図３】
2017005215.tif 000006
【図４】
2017005215.tif 000007
【図５】
2017005215.tif 000008
【図６】
2017005215.tif 000009
【図７】
2017005215.tif 000010
【図８】
2017005215.tif 000011
【図９】
2017005215.tif 000012
【図１０】
2017005215.tif 000013
【図１１】
2017005215.tif 000014