(57)【要約】【課題】反射率をより向上させることができる液晶表示装置を提供する。【解決手段】所定方向に並んで配置された帯状電極を複数有し、所定方向ｏｒｉに横電界を発生させる第１電極部（画素電極１７）が設けられた第１基板５と、横電界が発生しない状態において液晶分子が所定方向に配向する液晶層１０と、液晶層１０を挟んで第１基板５と対向する第２基板６ａと、第２基板６ａに設けられた電極１９とを有する。【選択図】図１３
2017181736.tif 000002
【特許請求の範囲】
【請求項１】
所定方向に並んで配置された帯状電極を複数有し、前記所定方向に横電界を発生させる第１電極部が設けられた第１基板と、
前記横電界が発生しない状態において液晶分子が前記所定方向に配向する液晶層と、
前記液晶層を挟んで第１基板と対向する第２基板と、
前記第２基板に設けられた電極とを有する
液晶表示装置。
【請求項２】
前記電極は、所定方向に並んで配置された帯状電極を複数有する第２電極部である
請求項１に記載の液晶表示装置。
【請求項３】
前記第１電極部の帯状電極と前記第２電極部の帯状電極とは、前記所定方向の配置が前記液晶層を挟んで互い違いである
請求項２に記載の液晶表示装置。
【請求項４】
前記第１電極部の帯状電極と前記第２電極部の帯状電極とは、前記液晶層を挟んで対向する
請求項２に記載の液晶表示装置。
【請求項５】
前記第２電極部は、前記所定方向に横電界を発生させる
請求項４に記載の液晶表示装置。
【請求項６】
前記電極は、前記第２基板のうち、表示領域に対応する領域の全面に設けられる
請求項１に記載の液晶表示装置。
【請求項７】
前記電極は、フローティング電極である
請求項１から４又は６のいずれか一項に記載の液晶表示装置。
【請求項８】
前記第１電極部の帯状電極の前記所定方向の幅及び前記第１電極部の複数の帯状電極同士の前記所定方向の間隔は、１８μｍ以下である
請求項１から７のいずれか一項に記載の液晶表示装置。
【請求項９】
前記液晶分子は、誘電率異方性が正の液晶分子である
請求項１から８のいずれか一項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
横電界方式の液晶表示装置において、液晶に電圧を印加する帯状電極の延設方向と直交する方向にラビングを行うことで光散乱型の液晶表示装置として機能させる方法が知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１８１０６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の液晶表示装置では、初期配向方向に比べてその他の方向への光散乱による反射率が低い傾向があった。このため、初期配向方向がもたらす液晶表示装置の視野角の方位角依存の影響が比較的大きく、視野角の拡大が困難であった。
【０００５】
本発明は、上記の課題に鑑みてなされたもので、反射率をより向上させることができる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様による液晶表示装置は、所定方向に並んで配置された帯状電極を複数有し、前記所定方向に横電界を発生させる第１電極部が設けられた第１基板と、前記横電界が発生しない状態において液晶分子が前記所定方向に配向する液晶層と、前記液晶層を挟んで第１基板と対向する第２基板と、前記第２基板に設けられた電極とを有する。
【図面の簡単な説明】
【０００７】
【図１】図１は、本発明の一実施形態に係る液晶表示装置の主要構成を示す斜視図である。
【図２】図２は、所定方向と偏光板のなす角度が２０度［°］の状態で顕微鏡観察を行った場合のドメインを模式的に示す図である。
【図３】図３は、所定方向と偏光板のなす角度が２０度［°］及び−２０度［°］の状態で顕微鏡観察を行った場合のドメインを模式的に示す図である。
【図４】図４は、本実施形態に係る液晶表示装置のシステム構成例を表すブロック図である。
【図５】図５は、本実施形態に係る液晶表示装置の画素を駆動する駆動回路の一例を示す回路図である。
【図６】図６は、１つの画素を構成する複数の副画素の配色例を示す図である。
【図７】図７は、１つの画素を構成する複数の副画素の配色例を示す図である。
【図８】図８は、１つの画素を構成する複数の副画素の配色例を示す図である。
【図９】図９は、図４で示す液晶表示装置が有する１つの副画素の基本的な構成を示す模式図である。
【図１０】図１０は、図９のＡ−Ａ断面図である。
【図１１】図１１は、画素電極と、画素電極の帯状電極の幅及び帯状電極同士の間隔を模式的に示す説明図である。
【図１２】図１２は、画素電極の帯状電極の幅及び帯状電極同士の間隔と反射率との関係を示すグラフである。
【図１３】図１３は、図４で示す液晶表示装置が有する１つの副画素のより具体的な構成の一例を示す模式図である。
【図１４】図１４は、図４で示す液晶表示装置が有する１つの副画素のより具体的な構成の一例を示す模式図である。
【図１５】図１５は、図４で示す液晶表示装置が有する１つの副画素のより具体的な構成の一例を示す模式図である。
【図１６】図１６は、図４で示す液晶表示装置が有する１つの副画素のより具体的な構成の一例を示す模式図である。
【図１７】図１７は、図１０で示す構成の動作時における液晶分子のツイストを示すシミュレート画面である。
【図１８】図１８は、図１３で示す構成の動作時における液晶分子のツイストを示すシミュレート画面である。
【図１９】図１９は、図１４で示す構成の動作時における液晶分子のツイストを示すシミュレート画面である。
【図２０】図２０は、図１５で示す構成の動作時における液晶分子のツイストを示すシミュレート画面である。
【図２１】図２１は、図１６で示す構成の動作時における液晶分子のツイストを示すシミュレート画面である。
【図２２】図２２は、図１３、図１４、図１５、図１６、図１０に示す構成の反射率を示す表である。
【発明を実施するための形態】
【０００８】
以下に、本発明を実施するための形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【０００９】
まず、横電界方式であって光散乱型である液晶表示装置の概略について、図１〜図３を参照して説明する。図１は、本発明の一実施形態に係る液晶表示装置の主要構成を示す斜視図である。液晶表示装置は、共通電極１５、絶縁膜１６、画素電極１７がガラス基板１上に設けられて積層構造を形成している第１基板（例えば、図１０に示す第１基板５）と、誘電率異方性が正の液晶分子を含む液晶層１０を挟んで第１基板と対向する第２基板（例えば、図１０等に示す第２基板６等）とを有する。
【００１０】
図１等に示す構成では、第１基板、第２基板の組み合わせによる一対の基板のうち一方の基板の液晶層１０と接していない面に光反射板又は黒色板を配置している。具体的には、液晶表示装置は、例えば、第１基板の裏側（液晶層１０の反対側）の面に光反射板（鏡面板１８）が設けられている。光反射板は、黒色板等、他の構成に置き換えられてもよい。また、光反射板又は黒色板を、一対の基板のうち一方の基板の液晶層１０側にある面に配置してもよい。また、光反射板（又は黒色板）を配置せず、共通電極１５が光反射性もしくは低反射性であってもよい。なお、本実施の形態の液晶表示装置では、光反射板又は黒色板を設けない構成であってもよい。
【００１１】
共通電極１５及び画素電極１７は、例えば酸化インジウムスズ（Indium  Tin  Oxide：ＩＴＯ）を用いた所謂透明電極である。共通電極１５は、例えばスパッタによってガラス基板１上に成膜されている。絶縁膜１６は、例えばシリコン窒化膜（ＳｉＮｘ）を用いた絶縁膜である。
【００１２】
第１電極部として機能する画素電極１７は、所定方向ｏｒｉに並んで配置された帯状電極を複数有する。具体的には、画素電極１７は、例えばフォトリソグラフィーによって櫛歯状にパターニングされることで、櫛歯を構成する複数の帯状電極を有する構成として設けられる。画素電極１７の帯状電極のそれぞれの間には、開口領域が設けられる。すなわち、画素電極１７は、複数の開口領域を有する。画素電極１７には、さらに液晶層１０側に配向膜３３が積層されている（図１０参照）。配向膜３３には、横電界が発生しない状態において液晶層１０の液晶分子が所定方向ｏｒｉに配向する。以下、便宜的に初期配向方向である所定方向ｏｒｉに沿う方向をＸ方向とし、ガラス基板１に沿う平面上でＸ方向と直交する方向をＹ方向とし、Ｘ方向及びＹ方向に直交する方向をＺ方向とする。すなわち、画素電極１７が有する複数の帯状電極の並び方向は、Ｘ方向である。具体的には、画素電極１７が有する櫛歯を構成する電極は、Ｙ方向を長手方向とする帯状電極であり、係る帯状電極がＸ方向に沿って複数設けられることで櫛歯状になっている。
【００１３】
なお、本実施の形態では、画素電極１７が共通電極１５よりも液晶層１０に近い配置の例を説明しているが、本発明はこれに限定されない。共通電極１５が画素電極１７よりも液晶層１０に近い配置であってもよい。共通電極１５が画素電極１７よりも液晶層１０に近い配置である場合には、共通電極１５が櫛歯を構成する複数の帯状電極を有し、共通電極１５の帯状電極のそれぞれの間に、開口領域が設けられる構成であってもよい。
【００１４】
液晶層１０を挟んで第１基板と対向する第２基板は、ガラス基板１ａ上の液晶層１０側に配向膜３２が設けられている。配向膜３２は、電圧無印加時の液晶分子の初期配向方向を制御する。配向膜３２の初期配向方向と、配向膜３３の初期配向方向は互いに平行であればよい。さらに具体的には、配向膜３２の初期配向方向は、例えば配向膜３３と同一方向のである。配向膜３２，３３は、例えばポリイミド（Polyimide：ＰＩ）系の配向膜材料にラビング処理を施したものである。また、配向膜３２及び３３は、光配向膜であってもよい。
【００１５】
第１基板と第２基板の間には、予め定められた基板間のギャップ（例えば、３μｍ）に応じた図示しないスペーサが設けられている。係るギャップによって形成される第１基板と第２基板の間のスペースには液晶が封入されている。すなわち、封入された液晶が液晶層１０を形成している。封入される液晶は、例えば、正の誘電異方性（ポジ型）をもつ液晶である。配向膜３３等により、電圧無印加時の液晶分子の配向方向は、所定方向ｏｒｉ、すなわち帯状電極の長手方向（Ｙ方向）に対して直交する方向になる。係る構成の共通電極１５と画素電極１７の間に電圧を印加した場合、帯状電極の延設方向（Ｙ方向）に対して直交する所定方向ｏｒｉに横電界としてのフリンジフィールドが生じる。このように画素電極１７と共通電極１５との間に横電界が発生する際に、電気力線は画素電極１７中の開口領域を通るように発生する。
【００１６】
なお、液晶層１０として負の誘電率異方性（ネガ型）を有する液晶層が設けられた場合、配向方向ｏｒｉは、帯状電極の延設方向（Ｙ方向）と平行な方向に設定される。
【００１７】
共通電極１５と画素電極１７の間に電圧を印加した際の液晶のテクスチャーの様子を図２及び図３を参照して説明する。図２は、所定方向と偏光板のなす角度が２０度［°］の状態で顕微鏡観察を行った場合のドメインを模式的に示す図である。図３は、所定方向と偏光板のなす角度が２０度［°］及び−２０度［°］の状態で顕微鏡観察を行った場合のドメインを模式的に示す図である。図２及び図３では、観察を容易にする目的で、クロスニコルに配置された偏光板の間に液晶表示装置を挿入して一方の偏光板の透過軸と所定方向のなす角度が２０度（図２（ａ），（ｂ）及び図３の「２０°」）又は−２０度（図３の「−２０°」）の状態で顕微鏡観察を行っている。
【００１８】
図２（ａ）に示すように、観察された液晶のテクスチャーは、境界が明確で境界内部が比較的暗いドメインである暗ドメインＤＤと、境界が不明確で境界内部が比較的明るいドメインである明ドメインＤＢが交互に比較的規則正しく並んでいる。より具体的には、印加電圧の振幅が０［ｖ］〜５［Ｖ］まで、顕著な変化は現れなかった。振幅が６［Ｖ］のとき、図２（ａ）に示すように、帯状電極間の位置にドメインが現れ始めた。このドメインはＹ方向に沿って暗ドメインＤＤと明ドメインＤＢが交互に並んでいた。さらに振幅が７［Ｖ］のとき、図２（ｂ）に示すように、帯状電極上の位置にも同様のドメインが現れ始めた。その後振幅を１０［Ｖ］まで上昇させると、暗ドメインＤＤ及び明ドメインＤＢの位置関係に顕著な変化は現れなかったが、光の散乱強度が増していった。このようなドメインができることで、ドメイン間に屈折率の境界ができ、光を強く散乱することがわかった。
【００１９】
一方、図３の「−２０°」のように所定方向と偏光板のなす角度が−２０度［°］の状態で顕微鏡観察を行うと、２０度［°］の状態で観察した場合に暗ドメインＤＤがあった位置に明ドメインＤＢが現れ、明ドメインＤＢがあった位置に暗ドメインＤＤが現れた。係る監察結果と、クロスニコルにしても光が透過してくることを鑑みると、この暗ドメインＤＤと明ドメインＤＢは、お互いに逆向きにツイストした、ツイスト配向状態であると推定される。
【００２０】
図１〜図３を参照して説明した構成にすることにより、電圧印加時に液晶層が強く光を散乱させるような状態になることを見出し、より低電圧駆動の散乱型液晶を提案することができたのである。このように、液晶表示装置は、正の誘電異方性を有する液晶層１０を設けた場合に、電圧無印加時の液晶の配向方向を、電圧印加時に発生する横電界と平行とし、横電界を印加しない状態で液晶層が光透過状態を呈する。一方、横電界を印加した状態では、櫛歯状の画素電極間に現れるドメインの間に屈折率の境界ができて光を強く散乱することにより、液晶層が光散乱状態を呈する。すなわち、液晶層１０は、電圧無印加時に透明性を示し、一定以上の電圧印加時に散乱性を示す。
【００２１】
次に、アクティブマトリックス型横電界方式（ＦＦＳモード）で光散乱型の液晶表示装置が取りうる構成について、図４〜図１０を参照してより詳しく説明する。図４は、本実施形態に係る液晶表示装置のシステム構成例を表すブロック図である。図５（Ａ），（Ｂ）は、本実施形態に係る液晶表示装置の画素Ｐｉｘを駆動する駆動回路の一例を示す回路図である。画素Ｐｉｘは、複数の副画素Ｖｐｉｘを含む。図６、図７及び図８は、１つの画素Ｐｉｘを構成する複数の副画素Ｖｐｉｘの配色例を示す図である。図９は、図４で示す液晶表示装置が有する１つの副画素Ｖｐｉｘの基本的な構成を示す模式図である。図１０は、図９のＡ−Ａ断面図である。液晶表示装置は、表示パネル２、駆動素子３、例えば、ＤＤＩＣ（Display  Driver  Integrated  Circuit）等を備えている。
【００２２】
表示パネル２は、画素Ｐｉｘ（図５参照）がマトリクス状（行列状）に多数配置されてなる表示エリア部２１を有する。表示パネル２は、上記で説明した通り、第１電極部（例えば、画素電極１７）を有する第１基板（例えば、図１０に示す第１基板５）と、液晶層１０を挟んで第１基板と対向する第２基板（例えば、図１０等に示す第２基板６等）とによって構成される。第１基板と第２基板との間隙には、上記のスペーサによって設けられたギャップに封入された誘電率異方性が正の液晶分子を含む液晶層１０がある。なお、図４に示す表示エリア部２１等の各部の配置及び大きさは模式的なものであり、実際の配置等を反映したものでない。
【００２３】
表示エリア部２１は、液晶層１０を含む副画素ＶｐｉｘがＭ行×Ｎ列に配置されたマトリクス（行列状）構造を有している。なお、行とは、一方向に配列されるＮ個の副画素Ｖｐｉｘを有する画素行をさす。また、列とは、行が配列される方向と直交する方向に配列されるＭ個の副画素Ｖｐｉｘを有する画素列をいう。画素行は、例えばＸ方向に沿う。画素列は、例えばＹ方向に沿う。ＭとＮとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。表示エリア部２１は、副画素ＶｐｉｘのＭ行Ｎ列の配列に対して行毎に走査線１２１、１２２、１２３・・・１２Ｍが配線され、列毎に信号線１３１、１３２、１３３・・・１３Ｎが配線されている。以後、走査線１２１、１２２、１２３・・・１２Ｍを代表して走査線１２のように表記し、信号線１３１、１３２、１３３・・・１３Ｎを代表して信号線１３のように表記することがある。また、走査線１２１、１２２、１２３・・・１２Ｍの任意の３本の走査線を、走査線１２ｍ、１２ｍ＋１、１２ｍ＋２（ただし、ｍは、ｍ≦Ｍ−２を満たす自然数）のように表記し、信号線１３１、１３２、１３３・・・１３Ｎの任意の４本の信号線を、信号線１３ｎ、１３ｎ＋１、１３ｎ＋２、１３ｎ＋３（ただし、ｎは、ｎ≦Ｎ−３を満たす自然数）のように表記することがある。また、Ｍ本の走査線１２１，１２２，１２３，…，１２Ｍの各々を包括して扱う場合、走査線１２と記載することがある。図５における走査線１２ｍ、１２ｍ＋１、１２ｍ＋２は、Ｍ本の走査線１２１，１２２，１２３，…，１２Ｍの一部である。また、Ｎ本の信号線１３１，１３２，１３３，…，１３Ｎの各々を包括して扱う場合、信号線１３と記載することがある。図５における信号線１３ｎ、１３ｎ＋１、１３ｎ＋２は、Ｎ本の信号線１３１，１３２，１３３，…，１３Ｎの一部である。
【００２４】
駆動素子３は、例えばＣＯＧ（Chip  On  Glass）によって表示パネル２のガラス基板（例えば、ガラス基板１）上に実装された回路である。駆動素子３は、図示しないフレキシブルプリント基板（ＦＰＣ：Flexible  Printed  Circuits）を介して外部の図示しない制御回路、外部入力電源等と接続されている。制御回路は、液晶表示装置の動作に係る各種の信号を駆動素子３に伝送する。
【００２５】
より具体的には、駆動素子３は、例えば制御回路から与えられる各種の信号に応じて表示部を動作させる。制御回路は、例えば、マスタークロック、水平同期信号、垂直同期信号、表示画像信号等を駆動素子３に出力する。駆動素子３は、これらの信号等に基づいてゲートドライバ及びソースドライバとして機能する。なお、ゲートドライバ又はソースドライバの一方、あるいは、その両方を、後述の薄膜トランジスタ（Thin  Film  Transistor：ＴＦＴ）を用いて形成してもよい。その場合は、当該ゲートドライバ又はソースドライバの一方あるいはその両方を、駆動素子３に電気的に接続すればよい。また、ソースドライバとゲートドライバは、それぞれ別の駆動素子３に電気的に接続されていてもよいし、同じ駆動素子３に接続されていてもよい。
【００２６】
ゲートドライバは、垂直同期信号及び水平同期信号に同期して水平同期信号に応じた１水平期間単位でデジタルデータをラッチする。ゲートドライバは、ラッチされた１ライン分のデジタルデータを垂直走査パルスとして順に出力し、表示エリア部２１の走査線１２（走査線１２１，１２２，１２３，…，１２Ｍ）に与えることによって副画素Ｖｐｉｘを行単位で順次選択する。ゲートドライバは、例えば、行方向について、走査線１２１，１２２，…の表示エリア部２１の一方端側から他方端側へ順にデジタルデータを出力する。また、ゲートドライバは、行方向について、走査線１２Ｍ，…の表示エリア部２１の他方端側から一方端側へ順にデジタルデータを出力することもできる。
【００２７】
ソースドライバには、例えば、制御装置から供給される、表示エリア部２１に表示される画像の元データに基づいて生成された８ビットの３色（例えばＲ（赤）、Ｇ（緑）、Ｂ（青））、又は、４色（例えばＲ（赤）、Ｇ（緑）、Ｂ（青）及び白（Ｗ））のデジタルデータが与えられる。ソースドライバは、ゲートドライバによる垂直走査によって選択された行の副画素Ｖｐｉｘに対して、副画素毎に、若しくは複数副画素毎に、或いは全副画素一斉に、信号線１３（信号線１３１，１３２，１３３，…，１３Ｎ）を介してデジタルデータに応じた映像信号を書き込む。なお、画素Ｐｉｘが２色以下又は５色以上の副画素Ｖｐｉｘを含む場合は、色数に応じたデジタルデータを画像の元データに基づいて供給すればよい。
【００２８】
液晶表示パネルの駆動方式として、ライン反転、ドット反転、フレーム反転などの駆動方式が知られている。ライン反転は、１ライン（１画素行）に相当する１Ｈ（Ｈは水平期間）の時間周期で映像信号の極性を反転させる駆動方式である。ドット反転は、交差する二方向（例えば、行列方向）について互いに隣接する副画素毎に映像信号の極性を交互に反転させる駆動方式である。フレーム反転は、１画面に相当する１フレーム毎に全副画素に書き込む映像信号を一度に同じ極性で反転させる駆動方式である。液晶表示装置は、上記の各駆動方式のいずれを採用することも可能である。
【００２９】
表示エリア部２１には、副画素ＶｐｉｘのＴＦＴ素子Ｔｒに表示データとして画素信号を供給する信号線１３ｎ、１３ｎ＋１、１３ｎ＋２、各ＴＦＴ素子Ｔｒを駆動する走査線１２ｍ、１２ｍ＋１、１２ｍ＋２等の配線が形成されている。このように、信号線１３ｎ、１３ｎ＋１、１３ｎ＋２は、上述したガラス基板の表面と平行な平面に延在し、副画素Ｖｐｉｘに画像を表示するための画素信号を供給する。副画素Ｖｐｉｘは、ＴＦＴ素子Ｔｒ及び液晶素子ＬＣを備えている。ＴＦＴ素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal  Oxide  Semiconductor）型のＴＦＴで構成されている。ＴＦＴ素子Ｔｒのソース又はドレインの一方は信号線１３ｎ、１３ｎ＋１、１３ｎ＋２に接続され、ゲートは走査線１２ｍ、１２ｍ＋１、１２ｍ＋２に接続され、ソース又はドレインの他方は液晶素子ＬＣの一端に接続されている。液晶素子ＬＣは、一端がＴＦＴ素子Ｔｒのソース又はドレインの他方に接続され、他端が共通電極１５に接続されている。共通電極１５には、図示しない駆動電極ドライバによって駆動信号が印加されている。駆動電極ドライバは、駆動素子３の一構成であってもよいし、独立した回路であってもよい。
【００３０】
副画素Ｖｐｉｘは、走査線１２ｍ、１２ｍ＋１、１２ｍ＋２により、表示エリア部２１の同じ行に属する他の副画素Ｖｐｉｘと互いに接続されている。走査線１２ｍ、１２ｍ＋１、１２ｍ＋２は、ゲートドライバと接続され、ゲートドライバから走査信号の垂直走査パルスが供給される。また、副画素Ｖｐｉｘは、信号線１３ｎ、１３ｎ＋１、１３ｎ＋２により、表示エリア部２１の同じ列に属する他の副画素Ｖｐｉｘと互いに接続されている。信号線１３ｎ、１３ｎ＋１、１３ｎ＋２は、ソースドライバと接続され、ソースドライバより画素信号が供給される。さらに、副画素Ｖｐｉｘは、共通電極１５により、表示エリア部２１の同じ列に属する他の副画素Ｖｐｉｘと互いに接続されている。
【００３１】
ゲートドライバは、走査線１２ｍ、１２ｍ＋１、１２ｍ＋２を介して、副画素ＶｐｉｘのＴＦＴ素子Ｔｒのゲートに垂直走査パルスを印加することにより、表示エリア部２１にマトリクス状に形成されている副画素Ｖｐｉｘのうちの１行（１水平ライン）を表示駆動の対象として順次選択する。ソースドライバは、画素信号を、信号線１３ｎ、１３ｎ＋１、１３ｎ＋２を介して、ゲートドライバにより順次選択される１水平ラインを含む副画素Ｖｐｉｘにそれぞれ供給する。そして、これらの副画素Ｖｐｉｘでは、供給される画素信号に応じて、１水平ラインの表示が行われるようになっている。
【００３２】
上述したように、液晶表示装置は、ゲートドライバが走査線１２を順次走査するように駆動することにより、１水平ラインが順次選択される。また、液晶表示装置は、１水平ラインに属する副画素Ｖｐｉｘに対して、ソースドライバが信号線１３を介して画素信号を供給することにより、１水平ラインずつ表示が行われる。この表示動作を行う際、駆動電極ドライバは、その１水平ラインに対応する共通電極１５に対して駆動信号を印加するようになっている。
【００３３】
また、表示エリア部２１は、図１を参照して説明したガラス基板１ａと、配向膜３２との間に設けられたカラーフィルタ３１を有する。カラーフィルタ３１は、格子形状のブラックマトリクス７６ａと、開口部７６ｂと、を有する。ブラックマトリクス７６ａは、図５に示すように副画素Ｖｐｉｘの外周を覆うように形成されている。つまり、ブラックマトリクス７６ａは、二次元配置された副画素Ｖｐｉｘと副画素Ｖｐｉｘとの境界に配置されることで、格子形状となる。ブラックマトリクス７６ａは、光の吸収率が高い材料で形成されている。開口部７６ｂは、ブラックマトリクス７６ａの格子形状で形成されている開口であり、副画素Ｖｐｉｘに対応して配置されている。
【００３４】
開口部７６ｂは、例えば、３色又は４色の出力用副画素に対応する色領域を含む。図６に示すように、３色の副画素を設ける場合は、開口部７６ｂは、例えば、第１の色、第２の色、第３の色の一形態である赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域を含む。カラーフィルタ３１は、開口部７６ｂに例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域を周期的に配列する。
【００３５】
このように、表示パネル２は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の出力用副画素（副画素Ｖｐｉｘ）が配列された画素（画素Ｐｉｘ）を複数有し、複数の画素がマトリクス状に配置された表示領域（例えば表示エリア部２１）を有する表示画素部として機能する。本実施形態における一つの画素に対する入力画像信号は、すなわち赤（Ｒ）、緑（Ｇ）、青（Ｂ）の副画素Ｖｐｉｘを有する一つの画素Ｐｉｘの出力に対応する入力画像信号である。以下、赤（Ｒ）、緑（Ｇ）、青（Ｂ）を単にＲ，Ｇ，Ｂと記載することがある。また、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の組み合わせをＲＧＢと記載することがある。
【００３６】
また、開口部７６ｂに、４色の出力用副画素に対応する色領域を含む場合について説明する。具体的には、図７及び図８に示すように、開口部７６ｂは、例えば、第１の色、第２の色、第３の色の一形態である赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域と、第４の色（例えば、白（Ｗ））の色領域とを含む。カラーフィルタ３１は、開口部７６ｂに例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域を周期的に配列する。第４の色が白（Ｗ）である場合、この白（Ｗ）の開口部７６ｂに対してカラーフィルタ３１による着色は施されない。第４の色が他の色である場合、第４の色として採用された色がカラーフィルタ３１により着色される。
【００３７】
このように、表示パネル２は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）及び第４の色（例えば白（Ｗ））の出力用副画素（副画素Ｖｐｉｘ）が配列された画素（画素Ｐｉｘ）を複数有し、複数の画素がマトリクス状に配置された表示領域（例えば表示エリア部２１）を有する表示画素部として機能する。本実施形態における一つの画素に対する入力画像信号は、すなわち赤（Ｒ）、緑（Ｇ）、青（Ｂ）及び第４の色（白（Ｗ））の副画素Ｖｐｉｘを有する一つの画素Ｐｉｘの出力に対応する入力画像信号である。以下、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）を単にＲ，Ｇ，Ｂ，Ｗと記載することがある。また、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）の組み合わせをＲＧＢＷと記載することがある。
【００３８】
なお、各画素ＰｉｘにおけるＲＧＢＷの組み合わせの例として、図７に示すように、平面視で、左上、左下、右上、右下の順に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）の配列が挙げられる。または、図８に示すように、平面視で、左上、左下、右上、右下の順に、赤（Ｒ）、青（Ｂ）、緑（Ｇ）、白（Ｗ）の配列が挙げられる。
【００３９】
なお、カラーフィルタ３１は、異なる色に着色されていれば、他の色の組み合わせであってもよい。一般に、カラーフィルタ３１は、緑（Ｇ）の色領域の輝度が、赤（Ｒ）の色領域及び青（Ｂ）の色領域の輝度よりも高い。また、第４の色が白（Ｗ）である場合に、カラーフィルタ３１に光透過性の樹脂を用いて白色としてもよい。
【００４０】
表示エリア部２１は、正面に直交する方向からみた場合、走査線１２と信号線１３がカラーフィルタ３１のブラックマトリクス７６ａと重なる領域に配置されている。つまり、走査線１２及び信号線１３は、正面に直交する方向からみた場合、ブラックマトリクス７６ａの後ろに隠されることになる。また、表示エリア部２１は、ブラックマトリクス７６ａが配置されていない領域が開口部７６ｂとなる。
【００４１】
第１基板５には、図４及び図５を参照して説明したように、Ｘ方向に沿って設けられた走査線１２とＹ方向に沿って設けられた信号線１３が形成されている。走査線１２と信号線１３は格子状に交わっており、丁度１つの格子が１画素に対応している。副画素Ｖｐｉｘが有する画素電極１７は、層間絶縁膜を介して共通電極１５の上層側に積層されており、複数の帯状電極による櫛歯状のパターンを有する。副画素Ｖｐｉｘは、画素電極１７と共通電極１５の間に電圧を印加して、横電界を液晶に加えその配向状態をスイッチングする。副画素Ｖｐｉｘは、画素電極１７に電圧を印加する構成として、薄膜トランジスタ（ＴＦＴ）１４を有する。ＴＦＴ１４は、層間絶縁膜３７で被覆されている。ＴＦＴ１４のゲートＧは、その副画素Ｖｐｉｘが位置する画素行の走査線１２と接続している。ゲートＧの上には、ゲート絶縁膜３５を介して半導体薄膜が形成されており、ＴＦＴ１４のソースとドレインに分かれている。ＴＦＴ１４のソースは、その副画素Ｖｐｉｘが位置する画素列の信号線１３と接続している。ＴＦＴ１４のドレインは、コンタクトホール３６に形成されたコンタクト３０を介して画素電極１７と接続している。共通電極１５は、共通の電位に接続している。
【００４２】
共通電位に接続された共通電極１５に対して画素電極１７側に映像信号に応じた電圧を印加すると、液晶層１０に横電界が加わりって液晶分子の配向状態がスイッチングして光の散乱の度合いを変化させることで、液晶層１０の光透過率が映像信号に応じた変調を受けることになる。なお、横電界方式は、例えば共通電極１５と画素電極１７を絶縁膜で隔てたＦＦＳモードを含む、同一平面状で櫛歯状の電極を組み合わせたＩＰＳモードにおいて採用されるが、他のモードであってもよい。横電界方式は、基板面内でスイッチングする全てのモードを含む。
【００４３】
次に、帯状電極の幅及び帯状電極同士の間隔について説明する。図１１は、画素電極１７と、画素電極１７の帯状電極の幅及び帯状電極同士の間隔を模式的に示す説明図である。図１２は、画素電極１７の帯状電極の幅及び帯状電極同士の間隔と反射率との関係を示すグラフである。帯状電極の幅及び帯状電極同士の間隔によって、反射率が変化することが確認されている。具体的には、図１１に示すように帯状電極の幅をＬとし、帯状電極同士の間隔をＳとすると、Ｌ≦１８［μｍ］かつＳ≦１８［μｍ］とすることで、図１２に示すように、Ｌ＞１８［μｍ］、Ｓ＞１８［μｍ］の場合に比して反射率をより高めることができる。このように、第１電極部（例えば、画素電極１７）の帯状電極の所定方向の幅及び第１電極部の複数の帯状電極同士の所定方向ｏｒｉの間隔を、１８［μｍ］以下とすることで、反射率をより高めることができる。特に、第１電極部の帯状電極の所定方向の幅及び第１電極部の複数の帯状電極同士の所定方向ｏｒｉの間隔を、１６［μｍ］とすることで、反射率をより高めることができる。なお、Ｌ＝Ｓが成立してもよいし、成立しなくてもよい。
【００４４】
図１３〜図１６は、図４で示す液晶表示装置が有する１つの副画素Ｖｐｉｘのより具体的な構成の一例を示す模式図である。図１３、図１４、図１５、図１６でそれぞれ示す構成１００Ａ，１００Ｂ，１００Ｃ，１００Ｄでは、図４〜図１０を参照して説明した液晶表示装置の構成に加えて、さらに、液晶層１０を挟んで第１基板（例えば、第１基板５）と対向する第２基板（例えば、図１３〜図１６に示す第２基板６ａ，６ｂ，６ｃ，６ｄ）に電極が設けられている。具体的には、図１３、図１４、図１５でそれぞれ示す構成１００Ａ，１００Ｂ，１００Ｃでは、フローティング電極がガラス基板１ａに設けられている。図１６に示す構成１００Ｄでは、所定方向ｏｒｉに横電界を発生させる電極がガラス基板１ａに設けられている。ガラス基板１ａに設けられる電極は、例えばスパッタにより形成されたＩＴＯ電極であるが、これに限られるものでなく適宜変更可能である。
【００４５】
なお、図１３、図１４、図１５、図１６でそれぞれ示す構成１００Ａ，１００Ｂ，１００Ｃ，１００Ｄは、ガラス基板１ａ側に設けられる構成を除いて、図１０に示す構成１００と同様である。すなわち、図１０、図１３、図１４、図１５、図１６及び後述する図１７〜図２１に図示する第１基板５及び第１基板５に設けられた第１電極部（例えば、画素電極１７）等の各構成は、共通の構成である。図１０、図１３、図１４、図１５、図１６及び後述する図１７〜図２１では、ガラス基板１ａに設けられる構成を区別する目的で、第２基板にそれぞれ符号６，６ａ，６ｂ，６ｃ，６ｄを付している。図１〜図３を参照して説明した横電界方式であって光散乱型である液晶表示装置の機能は、第２基板６を第２基板６ａ，６ｂ，６ｃ，６ｄのいずれかに置換しても成立する。
【００４６】
具体的には、図１３に示す構成１００Ａの場合、電極１９は、ガラス基板１ａの液晶層１０側の面において、少なくとも表示領域に対応する領域の全面に設けられている。または、電極１９は、ガラス基板１ａの液晶層１０側の面の全面に設けられている。図１４〜図１６に示す構成では、ガラス基板１ａの液晶層１０側の面に、所定方向ｏｒｉに並んで配置された帯状電極を複数有する第２電極部が設けられている。図１４に示す構成１００Ｂの場合、第１電極部（例えば、画素電極１７）の帯状電極と第２電極部の帯状電極１９ａとは、液晶層１０を挟んで対向する位置に配置されている。図１４では、Ｘ方向について２本１対の破線において挟まれた範囲内で第１電極部（例えば、画素電極１７）の帯状電極と第２電極部の帯状電極１９ａとが対向していることを模式的に図示している。図１５に示す構成１００Ｃの場合、第１電極部の帯状電極と第２電極部の帯状電極１９ｂとは、所定方向ｏｒｉの配置が液晶層１０を挟んで互い違いである。図１５では、Ｘ方向について２本１対の破線で挟まれた範囲内において第１電極部（例えば、画素電極１７）の帯状電極と第２電極部の帯状電極１９ｂとが対向せず、互い違いになっていることを模式的に図示している。図１６に示す構成１００Ｄの場合、ガラス基板１と同様の積層構造がガラス基板１ａの液晶層１０側に設けられている。より具体的には、共通電極１５及び画素電極１７の関係と同様の仕組みで電圧が印加される共通電極１５ａ、第２電極部１７ａがガラス基板１ａに設けられている。図１６に示す構成１００Ｄにおけるガラス基板１ａの信号線１３ａ、ＴＦＴ１４ａ、共通電極１５ａ、絶縁膜１６ａ、第２電極部としての画素電極１７ａ、コンタクトホール３６ａ、層間絶縁膜３７ａ、ゲートＧａは、ガラス基板１の信号線１３、ＴＦＴ１４、共通電極１５、絶縁膜１６、第１電極部としての画素電極１７、コンタクトホール３６、層間絶縁膜３７、ゲートＧと同様の構成である。ただし、図１６に示す構成においてガラス基板１ａに積層される各構成の配置は、液晶層１０を挟んでガラス基板１に積層される各構成の配置と対称になっている。画素電極１７による横電界の方向と画素電極１７ａによる横電界の方向とは同一である。
【００４７】
なお、図１４、図１５でそれぞれ示す構成１００Ｂ，１００Ｃでは、ガラス基板１ａ上に、カラーフィルタ３１を設け、カラーフィルタ３１に積層して、帯状電極１９ａ，１９ｂを設ける。また、帯状電極１９ａ，１９ｂに積層して配向膜３２を設ける。
【００４８】
また、図１６に示す例では、第２電極部（画素電極１７ａ）に積層して配向膜３２を設ける。
【００４９】
また、カラーフィルタ３１は、液晶層１０に対して表示面側（例えば、第２基板６ａ，６ｂ，６ｃ側）に配置されれば、上記の構成に限定されない。
【００５０】
また、図１６に示す構成１００Ｄでは、カラーフィルタ３１は、層間絶縁膜３７ａ及び絶縁膜１６ａとの間に設けられている。より具体的には、層間絶縁膜３７ａの一部がカラーフィルタ３１を兼ねていてもよい。また、構成１００Ｄは、配向膜３２に対してガラス基板１ａ側にカラーフィルタ３１を配置した構成であってもよい。
【００５１】
また、図１４、図１５でそれぞれ示す構成１００Ｂ，１００Ｃにおけるフローティング電極としての帯状電極１９ａ，１９ｂは、それぞれ独立していて所定方向に沿って並べられた電極であってもよいし、画素電極１７のように櫛歯状の電極として一体化された電極であってもよい。すなわち、構成１００Ｂ，１００Ｃにおける第２電極部は、複数の帯状電極の総体をさすものであって、具体的な形態として一体的な電極であるか否かは特に限定されるものでない。
【００５２】
以下、図１０で示す構成１００ならびに図１３、図１４、図１５、図１６でそれぞれ示す構成１００Ａ，１００Ｂ，１００Ｃ，１００Ｄの動作時における液晶分子のツイストについて図１７、図１８、図１９、図２０、図２１を参照して説明する。図１７は、図１０で示す構成１００の動作時における液晶分子のツイストを示すシミュレート画面である。図１８は、図１３で示す構成１００Ａの動作時における液晶分子のツイストを示すシミュレート画面である。図１９は、図１４で示す構成１００Ｂの動作時における液晶分子のツイストを示すシミュレート画面である。図２０は、図１５で示す構成１００Ｃの動作時における液晶分子のツイストを示すシミュレート画面である。図２１は、図１６で示す構成１００Ｄの動作時における液晶分子のツイストを示すシミュレート画面である。
【００５３】
図１７〜図２１のシミュレートにおける具体的条件は、配向膜３２、配向膜３３がＰＩを用いた、膜厚５０［ｎｍ］、誘電率４．３の配向膜である。また、画素電極１７が厚み５０［ｎｍ］、帯状電極の幅（Ｌ）９［μｍ］、帯状電極同士の間隔（Ｓ）８［μｍ］である。また、層間絶縁膜３７が膜厚３００［ｎｍ］、誘電率６．４の絶縁膜である。また、共通電極１５が厚み５０［ｎｍ］である。また、液晶層１０がΔｎ＝０．１８、ギャップ１０［μｍ］である。また、図１８〜図２０のシミュレートにおける具体的条件は、ガラス基板１ａ側の電極が厚み５０［ｎｍ］である。また、図２１のシミュレートにおいてガラス基板１ａ側に設けられている構成の具体的条件は、上記で説明した画素電極１７、層間絶縁膜３７、共通電極１５と同様である。シミュレートは、差分法により行う。係るシミュレートに係る諸条件は、あくまで具体的条件の一例であって本発明の実施形態をこれに限定するものでない。
【００５４】
図１０で示す構成１００では、図１７に示すように、画素電極１７の帯状電極付近にツイストした液晶分子があるが、帯状電極から離れた位置にある液晶分子ではほとんど又は全くツイストしないものもある。特に、第２基板６に沿う位置の液晶分子はほとんどツイストしていない。一方、図１８、図１９、図２０に示すように、構成１００Ａ，１００Ｂ，１００Ｃでは、画素電極１７の帯状電極付近に限らず、液晶層１０の液晶分子のほぼ全てがツイストしており、また、ツイストによる液晶分子の配向方向の変化もより顕著になっている。また、図２１に示すように、構成１００Ｄでは、液晶層１０を挟んで両側から駆動されることで、液晶分子が第１基板５側と第２基板６ｄ側の両側で液晶分子がツイストしている。このように、構成１００Ａ，１００Ｂ，１００Ｃ，１００Ｄでは、構成１００に比してツイストする液晶分子を増加させることができる。
【００５５】
図２２は、図１３、図１４、図１５、図１６、図１０に示す構成１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００の反射率を示す表である。所定の階調（例えば、白）の出力時における反射率は、図２２に示すように、構成１００Ａ，１００Ｂ，１００Ｃ，１００Ｄの場合、それぞれ２０．５、２３、２５、２３となり、構成１００の反射率（１９）に比して高い反射率となる。このように、液晶層１０を挟んで第１基板（例えば、第１基板５）と対向する第２基板（例えば、図１３〜図１６に示す第２基板６ａ，６ｂ，６ｃ，６ｄ）に電極（例えば、電極１９、帯状電極１９ａ，１９ｂ、画素電極１７ａ等）を設けることで、反射率をより向上させることができる。
【００５６】
図２２に示すような測定結果は、例えば分光測色計で拡散反射率を測定することで得られるが、具体的な測定方法はこれに限られるものでなく適宜変更可能である。
【００５７】
以上説明したように、所定方向ｏｒｉに並んで配置された帯状電極を複数有し所定方向ｏｒｉに横電界を発生させる第１電極部（例えば、画素電極１７）が設けられた第１基板（例えば、第１基板５）、横電界が発生しない状態において液晶分子が所定方向ｏｒｉに配向する液晶層１０と、液晶層１０を挟んで第１基板と対向する第２基板（例えば、図１３〜図１６に示す第２基板６ａ，６ｂ，６ｃ，６ｄ）とを有し、第２基板に電極が設けられている構成とすることで、反射率をより向上させることができる。このため、初期配向方向がもたらす液晶表示装置の視野角の方位角依存の影響を低減することができ、視野角をより拡大することができる。
【００５８】
また、第２基板に設けられる電極が所定方向ｏｒｉに並んで配置された帯状電極を複数有することで、第１基板の帯状電極と第２基板の帯状電極との間でより多くの液晶分子をツイストさせることができるようになり、反射率をより向上させることができる。
【００５９】
また、第２電極部が所定方向ｏｒｉに横電界を発生させることで、液晶層１０を挟んだ両側から液晶分子をツイストさせることができることから、反射率をより向上させることができる。
【００６０】
また、第２基板に設けられる電極が少なくとも表示領域全面に形成されることで、より簡易な構成で反射率をより向上させることができる。
【００６１】
また、第２基板に設けられる電極がフローティング電極であることで、第２基板に設けられた電極に対する電圧の印加に係る構成が必要なくなることから、より簡易な構成で反射率をより向上させることができる。
【００６２】
また、第１電極部の帯状電極の所定方向の幅及び第１電極部の複数の帯状電極同士の所定方向ｏｒｉの間隔が１８μｍ以下であることで、反射率をより向上させることができる。
【００６３】
なお、本発明は、第１電極と、第１電極と対向する第２電極と、を有する第１基板と、第１基板と対向する第２基板と、第１基板及び第２基板の間に保持された液晶分子を含む液晶層と、第２基板に設けられた第３電極と、を有し、第２電極が、第１電極よりも液晶層側に位置し、複数の開口領域を有し、液晶層が、電圧無印加時に透明性を示し、電圧印加時に散乱性を示す構成としてもよい。この場合、第１電極及び第２電極は、画素電極又はドレイン電極をさす。具体的には、第１電極は、例えば共通電極１５をさす。また、第２電極は、画素電極１７をさす。また、第３電極は第２基板側の電極（例えば、図１３〜図１６における電極１９、帯状電極１９ａ，１９ｂ、第２電極部１７ａ等）をさす。
【００６４】
なお、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【００６５】
本発明は、以下の態様に係る表示装置に広く適用可能である。
【００６６】
（１）所定方向に並んで配置された帯状電極を複数有し、前記所定方向に横電界を発生させる第１電極部が設けられた第１基板と、
前記横電界が発生しない状態において液晶分子が前記所定方向に配向する液晶層と、
前記液晶層を挟んで第１基板と対向する第２基板と、
前記第２基板に設けられた電極とを有する
液晶表示装置。
【００６７】
（２）前記電極は、所定方向に並んで配置された帯状電極を複数有する第２電極部である
（１）に記載の液晶表示装置。
【００６８】
（３）前記第１電極部の帯状電極と前記第２電極部の帯状電極とは、前記所定方向の配置が前記液晶層を挟んで互い違いである
（２）に記載の液晶表示装置。
【００６９】
（４）前記第１電極部の帯状電極と前記第２電極部の帯状電極とは、前記液晶層を挟んで対向する
（２）に記載の液晶表示装置。
【００７０】
（５）前記第２電極部は、前記所定方向に横電界を発生させる
（４）に記載の液晶表示装置。
【００７１】
（６）前記電極は、前記第２基板のうち、表示領域に対応する領域の全面に設けられる
（１）に記載の液晶表示装置。
【００７２】
（７）前記電極は、フローティング電極である
（１）から（４）又は（６）のいずれか一項に記載の液晶表示装置。
【００７３】
（８）前記第１電極部の帯状電極の前記所定方向の幅及び前記第１電極部の複数の帯状電極同士の前記所定方向の間隔は、１８μｍ以下である
（１）から（７）のいずれか一項に記載の液晶表示装置。
【００７４】
（９）前記液晶分子は、誘電率異方性が正の液晶分子である
（１）から（８）のいずれか一項に記載の液晶表示装置。
【００７５】
（１０）第１電極と、前記第１電極と対向する第２電極と、を有する第１基板と、
前記第１基板と対向する第２基板と、
前記第１基板及び前記第２基板の間に保持された液晶分子を含む液晶層と、
前記第２基板に設けられた第３電極と、
を有し、
前記第２電極は、前記第１電極よりも前記液晶層側に位置し、複数の開口領域を有し、
前記液晶層は、電圧無印加時に透明性を示し、電圧印加時に散乱性を示す液晶表示装置。
【符号の説明】
【００７６】
１，１ａ  ガラス基板
２        表示パネル
３        駆動素子
５        第１基板
６，６ａ，６ｂ，６ｃ，６ｄ  第２基板
１０      液晶層
１２      走査線
１３      信号線
１４      薄膜トランジスタ（ＴＦＴ）
１５      共通電極
１６      絶縁膜
１７      画素電極
１８      鏡面板
３０      コンタクト
３１      カラーフィルタ
３２，３３  配向膜
３５，３５ａ  ゲート絶縁膜
３６，３６ａ  コンタクトホール
３７，３７ａ  層間絶縁膜
７６ａ    ブラックマトリクス
７６ｂ    開口部
Ｇ        ゲート
【図１】
2017181736.tif 000003
【図２】
2017181736.tif 000004
【図３】
2017181736.tif 000005
【図４】
2017181736.tif 000006
【図５】
2017181736.tif 000007
【図６】
2017181736.tif 000008
【図７】
2017181736.tif 000009
【図８】
2017181736.tif 000010
【図９】
2017181736.tif 000011
【図１０】
2017181736.tif 000012
【図１１】
2017181736.tif 000013
【図１２】
2017181736.tif 000014
【図１３】
2017181736.tif 000015
【図１４】
2017181736.tif 000016
【図１５】
2017181736.tif 000017
【図１６】
2017181736.tif 000018
【図１７】
2017181736.tif 000019
【図１８】
2017181736.tif 000020
【図１９】
2017181736.tif 000021
【図２０】
2017181736.tif 000022
【図２１】
2017181736.tif 000023
【図２２】
2017181736.tif 000024