(57)【要約】【課題】  低消費電力化および小型化が可能な圧電センサを提供する。【解決手段】  圧電センサ１は、選択器群２と、圧電素子群９と、比較器１６と、制御部１７とを備えている。選択器群２は、第１の基準電圧Ｖｐと第２の基準電圧Ｖｎとのうちいずれか一方を選択する複数の選択器を有する。圧電素子群９は、固有の容量値をもった複数の圧電素子を有し、各圧電素子は、一方の端子が互いに共通端子１４に接続され、他方の端子が各選択器にそれぞれ接続されている。比較器１６は、圧電素子群９の共通端子１４の電位Ｖｘと、逐次比較を行う比較基準電圧Ｖｃとを比較して、比較値をデジタル信号Ｖｏとして出力する。制御部１７は、選択器群２を切替える。【選択図】        図１
2017005586.tif 000002
【特許請求の範囲】
【請求項１】
第１の基準電圧と第２の基準電圧とのうちいずれか一方を選択する複数の選択器を有する選択器群と、
一方の端子が共通端子に接続され，他方の端子が前記選択器にそれぞれ接続され、それぞれが固有の容量値をもった複数の圧電素子からなる圧電素子群と、
前記圧電素子群の前記共通端子の電位と、逐次比較を行う比較基準電圧とを比較して、比較値をデジタル信号として出力する比較器と、
前記選択器群を切替える制御部と、
を備えることを特徴とする圧電センサ。
【請求項２】
前記選択器群は、前記各圧電素子の他方の端子に前記第１の基準電圧と前記第２の基準電圧とが印加可能なのに加えて、前記共通端子を接続可能な請求項１に記載の圧電センサ。
【請求項３】
第１の基準電圧と第２の基準電圧とのうちいずれか一方を選択する複数の選択器を有する選択器群と、
一方の端子が共通端子に接続され他方の端子が前記選択器にそれぞれ接続され、それぞれが固有の容量値をもった複数の容量素子からなり、前記複数の容量素子のうち少なくとも１個は圧電素子である圧電素子群と、
前記圧電素子群の前記共通端子の電位と、逐次比較を行う比較基準電圧とを比較して、比較値をデジタル信号として出力する比較器と、
前記選択器群を切替える制御部と、
を備えることを特徴とする圧電センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物理量の検出結果をデジタル信号に変換して出力する圧電センサに関する。
【背景技術】
【０００２】
一般に、複数のスイッチと、複数の容量素子と、比較器とを備えた逐次比較型ＡＤ変換器が知られている（例えば、特許文献１，２参照）。このようなＡＤ変換器では、サンプリング工程と比較工程とが実行される。サンプリング工程では、アナログ信号からなる入力電圧を複数の容量素子に印加することによって、複数の容量素子に入力電圧に応じた電荷を蓄積させる。その後の比較工程では、スイッチによって容量素子を正側電圧または負側電圧に接続し、各容量素子に蓄積された電荷による電位と基準電位とを逐次比較し、時系列のデジタル信号を生成する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２６７９２５号公報
【特許文献２】特開平３−２３１５１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、例えば圧電素子に作用する力（物理量）をデジタル信号に変換して出力する場合、逐次比較型ＡＤ変換器の入力側に圧電素子を直接的に接続する構成が考えられる。これに対し、従来の逐次比較型ＡＤ変換器は、アナログ入力信号（入力電圧）によって容量素子に電荷を蓄積し、アナログ入力信号をサンプリングする必要がある。このとき、圧電素子の出力インピーダンスが高いため、容量素子を駆動するためには、バッファが必要となる場合がある。しかしながら、バッファを設けると、物理量に応じて圧電素子に蓄積された電荷がバッファの寄生容量に分配されてしまい、圧電素子からのアナログ入力信号が減衰してしまうという問題がある。また、バッファを設けることにより消費電力が大きくなり、さらには圧電素子、ＡＤ変換器等を含めた装置全体が大型化してしまうという問題もある。
【０００５】
本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、低消費電力化および小型化が可能な圧電センサを提供することにある。
【課題を解決するための手段】
【０００６】
上述した課題を解決するために、請求項１の圧電センサは、第１の基準電圧と第２の基準電圧とのうちいずれか一方を選択する複数の選択器を有する選択器群と、一方の端子が共通端子に接続され、他方の端子が前記選択器にそれぞれ接続され、それぞれが固有の容量値をもった複数の圧電素子からなる圧電素子群と、前記圧電素子群の前記共通端子の電位と、逐次比較を行う比較基準電圧とを比較して、比較値をデジタル信号として出力する比較器と、前記選択器群を切替える制御部と、を備える構成としている。ここで、複数の圧電素子はその発生する電荷が等しい必要はなく、圧電素子群は、圧電効果のない容量素子を含んでもよい。
【０００７】
請求項２の圧電センサは、前記選択器群は、前記各圧電素子の他方の端子に前記第１の基準電圧と前記第２の基準電圧とが印加可能なのに加えて、前記共通端子を接続可能な構成としている。
【０００８】
請求項３の圧電センサは、第１の基準電圧と第２の基準電圧とのうちいずれか一方を選択する複数の選択器を有する選択器群と、一方の端子が共通端子に接続され他方の端子が前記選択器にそれぞれ接続され、それぞれが固有の容量値をもった複数の容量素子からなり、前記複数の容量素子のうち少なくとも１個は圧電素子である圧電素子群と、前記圧電素子群の前記共通端子の電位と、逐次比較を行う比較基準電圧とを比較して、比較値をデジタル信号として出力する比較器と、前記選択器群を切替える制御部と、を備える構成としている。
【発明の効果】
【０００９】
請求項１の発明によれば、圧電素子群は複数の圧電素子を有している。このため、外部から力等の物理量が圧電素子群に作用すると、圧電素子群の各圧電素子には、物理量に応じた電荷が発生する。これにより、圧電素子群は、物理量検出機能を有し、外部からの力を検出することができる。また、圧電素子群は、電荷保持機能を有し、複数の圧電素子に発生する電荷によって、圧電素子群に作用した物理量を保持することができる。
【００１０】
さらに、複数の圧電素子は、一方の端子が互いに共通端子に接続され、他方の端子が互いに異なる選択器に接続されている。従って、物理量に応じた電荷が圧電素子に発生したときには、この電荷に応じて共通端子の電位が変化する。このとき、選択器群を用いて各圧電素子の他方の端子に第１の基準電圧または第２の基準電圧を印加した状態で、比較器は、共通端子の電位と比較基準電圧とを比較する。これにより、圧電素子群で発生した電荷を放電することなくデジタル信号に変換することができるから、バッファを設ける必要が無い。従って圧電素子からの信号の減衰を抑制することができると共に、低消費電力化、小型化を達成することができる。
【００１１】
請求項２の発明によれば、選択器群は、各圧電素子の他方の端子に共通端子を接続可能な構成としている。これにより、各選択器が各圧電素子の他方の端子に共通端子を接続することにより、圧電素子の両端を短絡することができ、圧電素子の電荷を強制的に放電することができる。このため、例えば圧電素子に物理量が作用していない状態で、圧電素子に不要な電荷が蓄積されていた場合に、このような不要な電荷を放電させることができる。この結果、圧電素子をリセットして、元の基準状態の値に戻すことができ、不要な電荷に基づく検出誤差を修正することができる。
【００１２】
請求項３の発明によれば、圧電素子群はそれぞれが固有の容量値をもった複数の容量素子からなり、複数の容量素子のうち少なくとも１個は圧電素子である構成としている。これにより、圧電素子群は、請求項１の発明と同様に、外部からの力を検出する物理量検出機能および圧電素子群に作用した物理量を保持する電荷保持機能を有することができる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施の形態による圧電センサの全体構成を示す回路図である。
【図２】第１の実施の形態による圧電センサの処理を示す流れ図である。
【図３】共通端子の電位、選択器の切替え動作およびデジタル信号の時間変化の一例を示すタイミングチャートである。
【図４】第２の実施の形態による圧電センサの全体構成を示す回路図である。
【図５】共通端子の電位、リセット信号および力の時間変化を示すタイミングチャートである。
【図６】変形例による圧電センサの全体構成を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態による圧電センサとして、３ビットのデジタル信号を出力する圧電センサを例に挙げて、添付図面を参照しつつ詳細に説明する。
【００１５】
図１に、第１の実施の形態による圧電センサ１を示す。圧電センサ１は、選択器群２と、圧電素子群９と、共通端子１４と、比較器１６と、制御部１７とを含んで構成される。
【００１６】
選択器群２は、圧電素子群９と第１，第２の基準電圧発生回路７，８との間に設けられる。この選択器群２は、第１の基準電圧Ｖｐと第２の基準電圧Ｖｎとのうちいずれか一方を選択する４個の選択器３〜６を有する。
【００１７】
選択器３は、圧電素子１０の他方の端子（選択器群２側の端子）と、第１，第２の基準電圧発生回路７，８とに接続される。この選択器３は、圧電素子１０と第１の基準電圧発生回路７との間を接続または遮断するスイッチ３Ａと、圧電素子１０と第２の基準電圧発生回路８との間を接続または遮断するスイッチ３Ｂとを備える。
【００１８】
ここで、スイッチ３ＡがＯＮとなったときには、スイッチ３ＢはＯＦＦになる。このとき、選択器３は、圧電素子１０の他方の端子に、第１の基準電圧Ｖｐを印加する。一方、スイッチ３ＢがＯＮとなったときには、スイッチ３ＡはＯＦＦになる。このとき、選択器３は、圧電素子１０の他方の端子に、第２の基準電圧Ｖｎを印加する。これにより、選択器３は、第１の基準電圧Ｖｐと第２の基準電圧Ｖｎとのうちいずれか一方を選択し、圧電素子１０の他方の端子に印加する。
【００１９】
選択器４は、圧電素子１１の他方の端子と、第１，第２の基準電圧発生回路７，８とに接続される。この選択器４は、選択器３のスイッチ３Ａ，３Ｂとほぼ同様なスイッチ４Ａ，４Ｂを備える。これにより、選択器４は、第１の基準電圧Ｖｐと第２の基準電圧Ｖｎとのうちいずれか一方を選択し、圧電素子１１の他方の端子に印加する。
【００２０】
選択器５は、圧電素子１２の他方の端子と、第１，第２の基準電圧発生回路７，８とに接続される。この選択器５は、選択器３のスイッチ３Ａ，３Ｂとほぼ同様なスイッチ５Ａ，５Ｂを備える。これにより、選択器５は、第１の基準電圧Ｖｐと第２の基準電圧Ｖｎとのうちいずれか一方を選択し、圧電素子１２の他方の端子に印加する。
【００２１】
選択器６は、圧電素子１３の他方の端子と、第１，第２の基準電圧発生回路７，８とに接続される。この選択器６は、選択器３のスイッチ３Ａ，３Ｂとほぼ同様なスイッチ６Ａ，６Ｂを備える。これにより、選択器６は、第１の基準電圧Ｖｐと第２の基準電圧Ｖｎとのうちいずれか一方を選択し、圧電素子１３の他方の端子に印加する。
【００２２】
第１の基準電圧発生回路７は、正側の基準電圧となる第１の基準電圧Ｖｐを生成する。また、第２の基準電圧発生回路８は、負側の基準電圧となる第２の基準電圧Ｖｎを生成する。このとき、第１の基準電圧Ｖｐは、例えば電源電圧Ｖｄｄとなり、第２の基準電圧Ｖｎは、例えばグランド電圧ＧＮＤ（０[Ｖ]）となっている。
【００２３】
圧電素子群９は、選択器群２と比較器１６との間に位置し、４個の圧電素子１０〜１３を備えている。これらの圧電素子１０〜１３は、固有の容量値をそれぞれ有する容量素子として形成され、一方の端子が互いに共通端子１４に接続され、他方の端子が各選択器３〜６にそれぞれ接続されている。各圧電素子１０〜１３は、例えば外部から力等の物理量が作用すると、この物理量に応じた電荷が発生する。このとき、圧電素子１０〜１３の一方の端子が接続された共通端子１４には、圧電素子１０〜１３の総電荷に応じた電圧が発生する。この共通端子１４に発生する電圧が、物理量に応じたアナログ入力信号Ｖｓｉｇになる。なお、外部からの物理量は、全ての圧電素子１０〜１３に作用する必要はなく、圧電素子１０〜１３のうち少なくとも１つに作用すればよい。
【００２４】
また、圧電素子１０〜１３の容量は、２の累乗値によって重み付けされている。例えば、単位容量を１Ｃとすると、圧電素子１０，１１の容量は１Ｃに設定され、圧電素子１２の容量は２Ｃに設定され、圧電素子１３の容量は４Ｃに設定されている。このとき、圧電素子１０，１１は、デジタル信号の最下位ビットに対応している。また、圧電素子１３は、デジタル信号の最上位ビットに対応している。
【００２５】
これにより、各圧電素子１０〜１３の他方の端子に第１の基準電圧Ｖｐが印加されると、共通端子１４の電位Ｖｘは、圧電素子１０〜１３の容量の比率に応じた電圧分だけ変化する。具体的には、圧電素子１１が第１の基準電圧発生回路７に接続され、圧電素子１０，１２，１３が第２の基準電圧発生回路８に接続されたときには、全ての圧電素子１０〜１３が第２の基準電圧発生回路８に接続されたときに比べて、共通端子１４の電位Ｖｘは、１（Ｖｐ−Ｖｎ）／８だけ上昇する。
【００２６】
同様に、圧電素子１２が第１の基準電圧発生回路７に接続され、圧電素子１０，１１，１３が第２の基準電圧発生回路８に接続されたときには、共通端子１４の電位Ｖｘは、２（Ｖｐ−Ｖｎ）／８だけ上昇する。また、圧電素子１３が第１の基準電圧発生回路７に接続され、圧電素子１０，１１，１２が第２の基準電圧発生回路８に接続されたときには、共通端子１４の電位Ｖｘは、４（Ｖｐ−Ｖｎ）／８だけ上昇する。
【００２７】
共通端子１４は、圧電素子群９と比較器１６との間に位置して、各圧電素子１０〜１３の一方の端子と比較器１６の非反転入力端子（正側の入力端子）との間を接続している。この共通端子１４は、比較器１６に向けて圧電素子群９で生成した電位Ｖｘを出力する。この場合、電位Ｖｘは、各圧電素子１０〜１３の第１の基準電圧発生回路７ないし第２の基準電圧発生回路８への接続に応じて変化する。このため、電位Ｖｘは、各圧電素子１０〜１３と第１の基準電圧発生回路７との接続状態に応じた電圧と、外部からの力に応じたアナログ入力信号Ｖｓｉｇ（電圧）とを加算したものとなる。
【００２８】
比較基準電圧発生回路１５は、比較器１６の反転入力端子（負側の入力端子）に接続されている。この比較基準電圧発生回路１５は、圧電素子群９の共通端子１４の電位Ｖｘと逐次比較を行うための、比較基準電圧Ｖｃを生成し、比較器１６に向けて出力する。この比較基準電圧Ｖｃは、例えば電源電圧Ｖｄｄの半分程度の電圧（Ｖｄｄ／２）に設定されている。
【００２９】
比較器１６の非反転入力端子は共通端子１４に接続され、比較器１６の反転入力端子は比較基準電圧発生回路１５に接続されている。比較器１６の出力端子は制御部１７に接続されている。この比較器１６は、圧電素子群９の共通端子１４の電位Ｖｘと、逐次比較を行う比較基準電圧Ｖｃとを比較し、比較結果に応じた「Ｈ」（Ｈｉｇｈ）または「Ｌ」（Ｌｏｗ）の２値信号を出力する。このため、選択器群２によって、各圧電素子１０〜１３と第１の基準電圧発生回路７との接続状態を逐次切替えることによって、比較器１６は、アナログ入力信号Ｖｓｉｇに基づく時系列のデジタル信号Ｖｏを出力することができる。
【００３０】
制御部１７は、例えば各種の論理回路やマイクロプロセッサにより構成され、クロック信号や比較器１６の比較結果等に基づいて、選択器群２の各選択器３〜６を切替える処理等を行う。制御部１７の入力側は比較器１６に接続され、制御部１７の出力側は選択器群２と外部の機器等（図示せず）に接続されている。
【００３１】
本実施の形態による圧電センサ１は上述のように構成されるものであり、次に、図１ないし図３を用いて、例えば圧電センサ１に力が作用したときに、力に応じたアナログ入力信号Ｖｓｉｇから３ビットのデジタル信号Ｖｏを算出する演算処理について説明する。なお、ここで、アナログ入力信号Ｖｓｉｇの範囲は、−Ｖｄｄ／２＜Ｖｓｉｇ＜＋Ｖｄｄ／２（−Ｖｄｄ／２以上、＋Ｖｄｄ／２以下）とする。また、第１の基準電圧ＶｐをＶｄｄとし、第２の基準電圧Ｖｎを０[Ｖ]とし、比較基準電圧Ｖｃは、電源電圧Ｖｄｄの半分程度の電圧（Ｖｄｄ／２）とする。
【００３２】
まず、ステップ１では、圧電センサ１の圧電素子群９に外部から力（物理量）を作用させる。このとき、圧電素子群９は、外部からの力に応じた電荷を発生させ、共通端子１４の電圧Ｖｓｉｇは該電荷に応じたアナログ入力信号になる。共通端子１４は、アナログ入力信号Ｖｓｉｇに応じた電位Ｖｘを、比較器１６の非反転入力端子に向けて出力する。簡単のため、物理量入力時には、選択器３〜６のスイッチ３Ｂ〜６ＢをいずれもＯＮにし、スイッチ３Ａ〜６ＡをいずれもＯＦＦにしたとすると、各圧電素子１０〜１３は、第２の基準電圧発生回路８に接続され、共通端子１４は、グランド電圧ＧＮＤを基準としたアナログ入力信号Ｖｓｉｇ（Ｖｘ＝Ｖｓｉｇ）を出力する。
【００３３】
ステップ２では、選択器４〜６を切替える。このとき、制御部１７は、選択器群２の各選択器４〜６を逐次切替えて、各圧電素子１１〜１３と第１の基準電圧発生回路７とを接続する。これにより、共通端子１４の電位Ｖｘは、アナログ入力信号Ｖｓｉｇと、各圧電素子１１〜１３と第１の基準電圧発生回路７との接続状態に応じた電圧とを加算した値となる。
【００３４】
続くステップ３では、圧電素子群９の電位としての共通端子１４の電位Ｖｘと、比較基準電圧Ｖｃとを比較する。共通端子１４の電位Ｖｘが比較基準電圧Ｖｃよりも高いときには、比較器１６は、「Ｈ」レベルを出力する。共通端子１４の電位Ｖｘが比較基準電圧Ｖｃよりも低いときには、比較器１６は、「Ｌ」レベルを出力する。
【００３５】
ここで、ステップ２での選択器４〜６の切替え動作について、具体的に説明する。３ビット分のデジタル信号Ｖｏを得るために、選択器群２は、圧電素子１１〜１３のうちで容量の大きいもの（圧電素子１３）から小さいもの（圧電素子１１）に向けて順番に第１の基準電圧発生回路７に接続する。例えば最上位ビット（１番目のビット）の算出時には、圧電素子１３を第１の基準電圧発生回路７に接続する。２番目に上位のビット（２番目のビット）の算出時には、圧電素子１２を第１の基準電圧発生回路７に接続する。３番目に上位のビット（最下位ビット）の算出時には、圧電素子１１を第１の基準電圧発生回路７に接続する。
【００３６】
なお、最上位ビットの算出時に比較器１６が「Ｈ」レベルを出力したときには、次なる２番目のビットの算出時には、最上位ビットに応じた圧電素子１３を第２の基準電圧発生回路８に接続し、共通端子１４の電位Ｖｘを低下させる。一方、最上位ビットの算出時に比較器１６が「Ｌ」レベルを出力したときには、次なる２番目のビットの算出時には、最上位ビットに応じた圧電素子１３は第１の基準電圧発生回路７に接続した状態を保持し、共通端子１４の電位Ｖｘは４（Ｖｐ−Ｖｎ）／８上昇した状態が保持される。
【００３７】
同様に、２番目のビットの算出時に比較器１６が「Ｈ」レベルを出力したときには、次なる３番目のビット（最下位ビット）の算出時には、２番目のビットに応じた圧電素子１２を第２の基準電圧発生回路８に接続し、共通端子１４の電位Ｖｘを低下させる。一方、２番目のビットの算出時に比較器１６が「Ｌ」レベルを出力したときには、次なる３番目のビット（最下位ビット）の算出時には、２番目のビットに応じた圧電素子１２は第１の基準電圧発生回路７に接続した状態を保持し、共通端子１４の電位Ｖｘは２（Ｖｐ−Ｖｎ）／８上昇した状態が保持される。
【００３８】
ステップ４では、圧電センサ１による測定が終了したか否かを判断する。即ち、制御部１７が選択器群２を切替えることにより、比較器１６がデジタル信号Ｖｏの３ビットを全て出力したか否かを判定する。ステップ４で「ＹＥＳ」と判定したときには、時系列３ビットのデジタル信号Ｖｏが出力されているから、処理を終了する。一方、ステップ４で「ＮＯ」と判定したときには、デジタル信号Ｖｏのうちいずれかのビットが決定されていないから、ステップ２以降の処理を繰り返す。
【００３９】
次に、デジタル信号Ｖｏの算出処理の具体的な一例について、図３を参照しつつ説明する。図３は、圧電センサ１に力が作用したときにアナログ入力信号Ｖｓｉｇとして１．５（Ｖｐ−Ｖｎ）／８が発生し、デジタル信号Ｖｏ「１０１」が出力される場合を示している。
【００４０】
まず、最上位ビットの算出時には、制御部１７は、圧電素子群９のうちで最も容量が大きい圧電素子１３と第１の基準電圧発生回路７とを接続し、電位Ｖｘと比較基準電圧Ｖｃとを比較する。即ち、選択器６のスイッチ６ＡをＯＮにし、スイッチ６ＢをＯＦＦにする。このとき、制御部１７は、選択器３〜５のスイッチ３Ｂ〜５ＢをＯＮにして、圧電素子１０〜１２を第２の基準電圧発生回路８に接続する。これにより、共通端子１４の電位Ｖｘは、グランド電圧ＧＮＤに比べて４（Ｖｐ−Ｖｎ）／８だけ上昇し、アナログ入力信号Ｖｓｉｇと４（Ｖｐ−Ｖｎ）／８とを加算した電圧（５．５（Ｖｐ−Ｖｎ）／８）になる。このとき、図３に示すように、共通端子１４の電位Ｖｘは、比較基準電圧Ｖｃよりも高くなるので、比較器１６は、デジタル信号Ｖｏの最上位ビットとして、「Ｈ」レベルを出力する。
【００４１】
最上位ビットの算出時に比較器１６が「Ｈ」レベルを出力したから、次なるビット（２番目のビット）の算出時には、最上位ビットに応じた圧電素子１３を第２の基準電圧発生回路８に接続し、共通端子１４の電位Ｖｘを低下させる。このため、２番目のビットの算出時には、圧電素子１３を第２の基準電圧発生回路８に接続し、圧電素子１２を第１の基準電圧発生回路７に接続する。即ち、選択器６のスイッチ６ＢをＯＮにして、選択器５のスイッチ５ＡをＯＮにする。これにより、共通端子１４の電位Ｖｘは、グランド電圧ＧＮＤに比べて２（Ｖｐ−Ｖｎ）／８だけ上昇し、アナログ入力信号Ｖｓｉｇと２（Ｖｐ−Ｖｎ）／８とを加算した電圧（３．５（Ｖｐ−Ｖｎ）／８）になる。このとき、共通端子１４の電位Ｖｘは、比較基準電圧Ｖｃよりも低くなるので、比較器１６は、デジタル信号Ｖｏの２番目のビットとして、「Ｌ」レベルを出力する。
【００４２】
２番目のビットの算出時に比較器１６が「Ｌ」レベルを出力したから、次なる３番目のビット（最下位ビット）の算出時には、２番目のビットに応じた圧電素子１２は第１の基準電圧発生回路７に接続した状態を保持し、共通端子１４の電位Ｖｘは２（Ｖｐ−Ｖｎ）／８上昇した状態が保持される。このため、圧電素子１２を第１の基準電圧発生回路７に接続した状態で、圧電素子１１を第１の基準電圧発生回路７に接続する。即ち、選択器５のスイッチ５ＡをＯＮのままにして、選択器４のスイッチ４ＡをＯＮにする。これにより、共通端子１４の電位Ｖｘは、グランド電圧ＧＮＤに比べて３（Ｖｐ−Ｖｎ）／８だけ上昇し、アナログ入力信号Ｖｓｉｇと３（Ｖｐ−Ｖｎ）／８とを加算した電圧（４．５（Ｖｐ−Ｖｎ）／８）になる。このとき、共通端子１４の電位Ｖｘは、比較基準電圧Ｖｃよりも高くなるので、比較器１６は、デジタル信号Ｖｏの３番目のビット（最下位ビット）として、「Ｈ」レベルを出力する。
【００４３】
この結果、比較器１６は、「Ｈ」，「Ｌ」，「Ｈ」を順に制御部１７に向けて出力する。これにより、制御部１７は、時系列の３ビットのデジタル信号Ｖｏ「１０１」を出力することができる。なお、図３は、圧電センサ１にアナログ入力信号Ｖｓｉｇとして正の電圧（例えば１．５（Ｖｐ−Ｖｎ）／８）が発生した場合を例示した。本発明はこれに限らず、アナログ入力信号Ｖｓｉｇとして負の電圧が発生してもよい。
【００４４】
かくして、第１の実施の形態では、圧電素子群９の各圧電素子１０〜１３には、外部から印加された物理量に応じた電荷が発生する。これにより、圧電素子群９は、物理量検出機能を有し、外部からの力を検出することができる。また、圧電素子群９は、電荷保持機能を有し、複数の圧電素子１０〜１３に発生する電荷によって、圧電素子群９に作用した物理量を保持することができる。
【００４５】
さらに、複数の圧電素子１０〜１３は、一方の端子が互いに共通端子１４に接続され、他方の端子が互いに異なる選択器３〜６に接続されている。従って、物理量に応じた電荷が圧電素子１０〜１３に発生したときには、この電荷に応じて共通端子１４の電位Ｖｘが変化する。このとき、選択器群２を用いて各圧電素子１０〜１３の他方の端子に第１の基準電圧Ｖｐまたは第２の基準電圧Ｖｎを印加した状態で、比較器１６は、共通端子１４の電位Ｖｘと比較基準電圧Ｖｃとを比較する。
【００４６】
これにより、圧電素子群９への物理量印加により発生した電荷を、放電することなくデジタル信号Ｖｏに変換することができるから、バッファを設ける必要が無い。このため、バッファの入力容量による圧電素子１０〜１３からの信号の減衰を抑制することができると共に、低消費電力化、小型化を達成することができる。
【００４７】
次に、図４に、本発明の第２の実施の形態による圧電センサを示す。第２の実施の形態の特徴は、選択器群は、各圧電素子の他方の端子に共通端子を接続可能な構成としたことにある。なお、第２の実施の形態では、前述した第１の実施の形態と同一の構成については同一の符号を付し、その説明は省略する。
【００４８】
圧電センサ２１は、選択器群２２と、圧電素子群９と、共通端子２７と、比較器１６と、制御部１７と、リセット信号生成回路２８とを含んで構成される。
【００４９】
選択器群２２は、圧電素子群９と第１，第２の基準電圧発生回路７，８との間に設けられる。この選択器群２２は、第１の基準電圧Ｖｐが出力される第１の基準電圧発生回路７と、第２の基準電圧Ｖｎが出力される第２の基準電圧発生回路８と、共通端子２７とのうちいずれか一つを選択する４個の選択器２３〜２６を有する。
【００５０】
選択器２３は、圧電素子１０の他方の端子（選択器群２２側の端子）と、第１，第２の基準電圧発生回路７，８と、共通端子２７とに接続される。この選択器２３は、圧電素子１０と第１の基準電圧発生回路７との間を接続または遮断するスイッチ２３Ａと、圧電素子１０と第２の基準電圧発生回路８との間を接続または遮断するスイッチ２３Ｂと、圧電素子１０の他方の端子と共通端子２７との間を接続または遮断するスイッチ２３Ｃと、を備える。
【００５１】
ここで、スイッチ２３ＡがＯＮとなったときには、スイッチ２３Ｂ，２３ＣはＯＦＦになる。このとき、選択器２３は、圧電素子１０の他方の端子に、第１の基準電圧Ｖｐを印加する。一方、スイッチ２３ＢがＯＮとなったときには、スイッチ２３Ａ，２３ＣはＯＦＦになる。このとき、選択器２３は、圧電素子１０の他方の端子に、第２の基準電圧Ｖｎを印加する。また、スイッチ２３ＣがＯＮとなったときには、スイッチ２３Ａ，２３ＢはＯＦＦになる。このとき、選択器２３は、圧電素子１０の他方の端子と共通端子２７との間を短絡させる。これにより、選択器２３は、圧電素子１０の他方の端子に第１の基準電圧Ｖｐと第２の基準電圧Ｖｎとが印加可能なのに加えて、共通端子２７を接続可能に構成されている。
【００５２】
選択器２４は、圧電素子１１の他方の端子と、第１，第２の基準電圧発生回路７，８と、共通端子２７とに接続される。この選択器２４は、選択器２３のスイッチ２３Ａ，２３Ｂ，２３Ｃとほぼ同様なスイッチ２４Ａ，２４Ｂ，２４Ｃを備える。これにより、選択器２４は、圧電素子１１の他方の端子に第１の基準電圧Ｖｐと第２の基準電圧Ｖｎとが印加可能なのに加えて、共通端子２７を接続可能に構成されている。
【００５３】
選択器２５は、圧電素子１２の他方の端子と、第１，第２の基準電圧発生回路７，８と、共通端子２７とに接続される。この選択器２５は、選択器２３のスイッチ２３Ａ，２３Ｂ，２３Ｃとほぼ同様なスイッチ２５Ａ，２５Ｂ，２５Ｃを備える。これにより、選択器２５は、圧電素子１２の他方の端子に第１の基準電圧Ｖｐと第２の基準電圧Ｖｎとが印加可能なのに加えて、共通端子２７を接続可能に構成されている。
【００５４】
選択器２６は、圧電素子１３の他方の端子と、第１，第２の基準電圧発生回路７，８と、共通端子２７とに接続される。この選択器２６は、選択器２３のスイッチ２３Ａ，２３Ｂ，２３Ｃとほぼ同様なスイッチ２６Ａ，２６Ｂ，２６Ｃを備える。これにより、選択器２６は、圧電素子１３の他方の端子に第１の基準電圧Ｖｐと第２の基準電圧Ｖｎとが印加可能なのに加えて、共通端子２７を接続可能に構成されている。
【００５５】
共通端子２７は、圧電素子群９と比較器１６との間に位置している。この共通端子２７は、各圧電素子１０〜１３の一方の端子と比較器１６の非反転入力端子（正側の入力端子）との間を接続している。また、共通端子２７は、選択器群２２を介して各圧電素子１０〜１３の他方の端子と接続可能に構成されている。共通端子２７は、比較器１６に向けて圧電素子群９で生成した電位Ｖｘを出力する。この場合、電位Ｖｘは、選択器２２〜２６と、第１の基準電圧発生回路７ないし第２の基準電圧発生回路８との接続の組み合わせに応じて電圧が変化する。このため、電位Ｖｘは、圧電素子１０〜１３と第１の基準電圧発生回路７との接続状態に応じた電圧と、外部からの力に応じたアナログ入力信号Ｖｓｉｇ（電圧）とを加算したものとなる。
【００５６】
リセット信号生成回路２８は、例えば外部から操作可能なリセットスイッチにより構成され、制御部１７に接続されている。このリセット信号生成回路２８は、圧電センサ２１に物理量が作用していない状態で、アナログ入力信号Ｖｓｉｇが出力されている場合に、制御部１７に向けて選択器群２２を共通端子２７に接続するようにリセット信号を出力するものである。
【００５７】
即ち、図５に示すように、物理量が作用していない状態で圧電素子１０〜１３に不要な電荷が蓄積され、アナログ入力信号Ｖｓｉｇが出力されている場合に、例えば手動操作等に応じてリセット信号生成回路２８は制御部１７に向けてリセット信号を出力する。この結果、制御部１７は選択器群２２の接続を切替えて、各選択器２３〜２６の各スイッチ２３Ｃ〜２６ＣをＯＮにする。そして、各圧電素子１０〜１３の他方の端子を共通端子２７に接続し、選択器群２２と共通端子２７との間を短絡する。これにより、圧電素子群９に蓄積された電荷を放電するので、アナログ入力信号Ｖｓｉｇの電位を元の基準状態の０[Ｖ]にできる。
【００５８】
かくして、第２の実施の形態でも、第１の実施の形態とほぼ同様な作用効果を得ることができる。第２の実施の形態によれば、選択器群２２は、各圧電素子１０〜１３の他方の端子に共通端子２７を接続可能な構成としている。このため、各選択器２３〜２６が各圧電素子１０〜１３の他方の端子に共通端子２７を接続することにより、各圧電素子１０〜１３の両端を短絡することができ、各圧電素子１０〜１３の電荷を強制的に放電することができる。これにより、例えば各圧電素子１０〜１３に物理量が作用していない状態で、各圧電素子１０〜１３に不要な電荷が蓄積されていた場合に、このような不要な電荷を放電させることができる。この結果、各圧電素子１０〜１３をリセットして、元の基準状態の値に戻すことができ、不要な電荷に基づく検出誤差を修正することができる。
【００５９】
なお、前記第１の実施の形態では、圧電素子群９は、固有の容量値をそれぞれ有する４個の圧電素子１０〜１３を備える構成とした。しかし、本発明はこれに限らず、例えば図６に示す変形例による圧電センサ３１のように、圧電素子群３２は、それぞれ固有の容量値を有する４個の容量素子３３〜３６を備え、３個の容量素子３４〜３６は圧電機能を有し、１個の容量素子３３は圧電機能を有さない構成としてもよい。即ち、全ての容量素子３３〜３６を圧電素子で構成する必要はなく、複数の容量素子３３〜３６のうち一部の容量素子３４〜３６を圧電素子によって構成してもよい。この場合、複数の容量素子のうちの少なくとも１個が圧電素子であればよい。このことは、第２の実施の形態についても同様である。
【００６０】
また、前記第１の実施の形態では、圧電センサ１は、圧電素子群９は４個の圧電素子１０〜１３を有し、３ビットのデジタル信号を出力する構成とした。本発明はこれに限らず、圧電素子群は３個の圧電素子を有し、圧電センサは２ビットのデジタル信号を出力する構成でもよい。また、圧電素子群は５個以上の圧電素子を有し、圧電センサは４ビット以上（例えば８ビット〜１２ビット）のデジタル信号を出力してもよい。このことは、第２の実施の形態についても同様である。
【００６１】
また、前記第１の実施の形態では、比較基準電圧Ｖｃは、電源電圧Ｖｄｄの半分の電圧（Ｖｄｄ／２）に設定した。本発明はこれに限らず、比較基準電圧を他の値にしてもよい。このことは、第２の実施の形態についても同様である。
【００６２】
また、前記第１の実施の形態では、アナログ入力信号Ｖｓｉｇの範囲は、−Ｖｄｄ／２＜Ｖｓｉｇ＜＋Ｖｄｄ／２としたが、アナログ入力信号Ｖｓｉｇの範囲を他の範囲にしてもよい。このことは、第２の実施の形態についても同様である。
【００６３】
また、前記各実施の形態では、圧電素子群９に物理量としての力を作用させる場合を例に挙げて説明した。本発明はこれに限らず、物理量に応じて電荷を発生する容量性の素子であれば良い。例えば圧電素子が圧電体および焦電体の両方の機能を有する場合、圧電素子群に物理量として光を作用させてもよい。
【符号の説明】
【００６４】
１，２１，３１  圧電センサ
２，２２  選択器群
３，４，５，６，２３，２４，２５，２６  選択器
９，３２  圧電素子群
１０，１１，１２，１３  圧電素子
１４，２７  共通端子
１６  比較器
１７  制御部
３３，３４，３５，３６  容量素子
【図１】
2017005586.tif 000003
【図２】
2017005586.tif 000004
【図３】
2017005586.tif 000005
【図４】
2017005586.tif 000006
【図５】
2017005586.tif 000007
【図６】
2017005586.tif 000008