(57)【要約】      （修正有）【課題】半導体素子の裏面に発生するストレスを、製造する過程で容易に検出する半導体装置及びその製造方法を提供する。【解決手段】セラミック基板１２上に焼結性金属接合材料からなる接合層１３を介して接合する半導体素子１１の裏面電極２１の電気抵抗を一対の電極体３２により測定する。電気抵抗の変動から製造時の加圧によるひずみを推定し、電気抵抗が所定の範囲に収まるように制御し、工程でのストレスのばらつきを抑制して安定性を向上させる。【選択図】図１
2017005126.tif 000002
【特許請求の範囲】
【請求項１】
表面に導電体層が設けられた絶縁基板と、
裏面電極が設けられた半導体素子と、
前記裏面電極に設けられた一対の電極体と、
焼結性金属接合材料を用いて前記導電体層と前記半導体素子の裏面とを接合した接合層と
を備えた半導体装置であって、
前記一対の電極体は、前記半導体素子を加圧して前記焼結性金属接合材料を加熱加圧することで前記接合層を形成した際に、前記加圧状態で前記裏面電極に電流を流して前記裏面電極の電気抵抗を測定することを特徴とする半導体装置。
【請求項２】
前記裏面電極は、裏面全体に形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記裏面電極は、櫛歯状に形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記裏面電極は、外周に沿って形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項５】
裏面電極が設けられた半導体素子の裏面と前記接合層との間に、接合補強層が設けられたことを特徴とする請求項３または請求項４に記載の半導体装置。
【請求項６】
前記一対の電極体には、パルス状の電流を流すことを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記半導体素子は、ワイドバンドギャップ半導体であることを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置。
【請求項８】
前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料または、ダイヤモンドを用いた半導体であることを特徴とする請求項７に記載の半導体装置。
【請求項９】
絶縁基板の表面に設けられた導電体層と裏面電極が設けられた半導体素子の裏面とを、焼結性金属接合材料を用いて接合する接合層を形成する際に、前記半導体素子を加圧状態で前記裏面電極に電流を印加して前記裏面電極の電気抵抗を一対の電極体により測定する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記裏面電極に流す電流は、パルス状の電流であることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記半導体素子は、ワイドバンドギャップ半導体であることを特徴とする請求項９または請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料または、ダイヤモンドを用いた半導体であることを特徴とする請求項１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の裏面に発生するひずみを電気的測定手段で検出する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、ひずみの検出においては、プレート状の部材を曲げ荷重によって撓ませ、曲げ時の変形量からプレート状部材の応力ひずみを間接的に推定算出していた。しかし、半導体素子を半導体装置に内蔵する基板に搭載して製造する場合においては、工程内でひずみを検出することが難しく、半導体素子や基板の寸法のばらつきや材質のばらつきなどによって、製造する製品の出来映えにばらつきが生じる問題があった。構成する材料など硬くてもろい材料に過剰な曲げ荷重がかかった場合には、発生するストレスやひずみのばらつきは大きくなり、半導体素子に荷重をかける工程の安定性が課題となっていた。そこで、例えば特許文献１においては、半導体装置の内部にある半導体素子の上面にひずみゲージ回路を搭載し、その出力によって半導体素子に発生するひずみを容易に、短時間で効率よく検出する方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１６２７４号公報（段落００１９〜００２６、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術においては、半導体装置の製造後に半導体素子に発生するひずみを検出することがでいるが、半導体装置の組立製造過程に発生するひずみを検出することができない。半導体装置の組立製造過程においては、半導体素子に荷重がかかる工程があるが、加わる荷重のばらつきによって製造の出来映えにバラツキが生じるおそれがあり、製造の安定性が課題であった。
【０００５】
本発明は、上記のような問題点を解決するためになされたものであり、半導体素子の裏面に発生するストレスを、製造する過程で容易に検出することができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明にかかる半導体装置は、表面に導電体層が設けられた絶縁基板と、裏面電極が設けられた半導体素子と、前記裏面電極に設けられた一対の電極体と、焼結性金属接合材料を用いて前記導電体層と前記半導体素子の裏面とを接合した接合層とを備えた半導体装置であって、前記一対の電極体は、前記半導体素子を加圧して前記焼結性金属接合材料を加熱加圧することで前記接合層を形成した際に、前記加圧状態で前記裏面電極に電流を印加して前記裏面電極の電気抵抗を測定することを特徴とする。
【０００７】
本発明にかかる半導体装置の製造方法は、絶縁基板の表面に設けられた導電体層と裏面電極が設けられた半導体素子の裏面とを、焼結性金属接合材料を用いて接合する接合層を形成する際に、前記半導体素子を加圧状態で前記裏面電極に電流を印加して前記裏面電極の電気抵抗を一対の電極体により測定する工程を含むことを特徴とする。
【発明の効果】
【０００８】
この発明によれば、絶縁基板上に焼結性金属接合材料からなる接合層を介して接合する半導体素子の裏面電極の電気抵抗を一対の電極体により測定する構成とすることで、製造時の加圧によるひずみを推定できる。電気抵抗の限界値を設定して判定することや、電気抵抗が所定の範囲に収まるように制御することによって、工程でのストレスのばらつきを抑制して安定性を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１による半導体装置の構成を説明するための断面模式図である。
【図２】本発明の実施の形態１による半導体装置の構成を説明するための裏面電極の図である。
【図３】本発明の実施の形態１による半導体装置の他の構成を説明するための裏面電極の図である。
【図４】本発明の実施の形態１による半導体装置の他の電極体の構成を説明するための断面模式図である。
【図５】本発明の実施の形態１による半導体装置の基本動作を説明するための断面模式図である。
【図６】本発明の実施の形態２による半導体装置の構成を説明するための裏面電極の図である。
【図７】本発明の実施の形態３による半導体装置の構成を説明するための裏面電極の図である。
【図８】本発明の実施の形態４による半導体装置の製造方法を説明するための裏面電極の図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
本発明の実施の形態１である半導体装置の構成について、図を参照しながら以下に説明する。図１は、本発明の実施の形態１による半導体装置の構成を示す断面模式図ある。
【００１１】
図１に示すように、半導体装置は、絶縁基板であるセラミック基板１２、セラミック基板１２の上に接合層１３により接合された半導体素子１１、および半導体素子１１の接合面に形成された裏面電極２１の電気抵抗を測定する一対の電極体３２から構成される。この一対の電極体３２に電流源６と電圧計５が接続される。
【００１２】
セラミック基板１２は、例えばＡｌ２Ｏ３、Ｓｉ３Ｎ４、ＡｌＮなどの絶縁性のセラミックで形成され、セラミック基板１２の両面には導電体層２２ａ、２２ｂが積層固着されている。導電体層２２ａ、２２ｂは、ＣｕやＡｌなどの金属が用いられ、金属層単独の場合もあり得るし、Ａｕなどの貴金属材料で被覆することもある。
【００１３】
半導体素子１１は、材質が珪素（Ｓｉ）やワイドバンドギャップ半導体材料としての炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドなどのものが用いられる。半導体素子１１の裏面電極２１は、導電性が高い材料が好ましく、金属からなることが好ましい。例えば、金、銀、銅、ニッケル、アルミニウム、鉄、クロム、モリブデン、タングステン、チタンなどが好ましく、これらを主成分とする合金、あるいはこれの成分からなす層を組み合わせて積層させた層でもよい。裏面電極２１の形成方法は、乾式の成膜方法であるスパッタ、蒸着などの方法や、湿式の方法であるメッキ法などの方法が薄い層を形成する方法として好ましい。高分子系の接着材や軟ろうといったはんだ材を用いて薄い箔状の部材を固着する方法では、軟らかい接着材層やはんだ材層が半導体素子１１のたわみによるストレスが十分に裏面電極２１に伝達されず、感度が鈍化する。したがって、上述したような成膜方法で直接的に裏面電極２１を形成することにより、半導体素子１１裏面のストレスに対する変化を感度良く検知することができる。
【００１４】
接合層１３は、金、銀、銅、ニッケルなどの粉体を焼結して接合する焼結性金属接合材料で形成される。セラミック基板１２と半導体素子１１の線膨脹差によって半導体素子１１に加わるストレスが、接合層がはんだである場合に比べて一層大きくなり、裏面電極２１でひずみを検出することで、半導体装置１１のストレスを感度よく検知できる。
【００１５】
一対の電極体３２は、銅、ニッケルなどの板状のものを用いる。図２は、導電体層付き半導体素子１１を裏面側から見た図である。裏面電極２１が、半導体素子１１裏面の全面に形成されており、電流を供給するための一対の電極体３２が形成されている。図３に示すように、裏面電極２１上に一対の帯状給電部７を設け、この一対の帯状給電部７に一対の電極体３２を接続してもよい。この場合、帯状給電部７は、所定の厚さを持って形成されており、電極体３２から供給された電流を裏面電極２１の全面にできるだけ均一に供給する役割を担う。電極体３２は、必ずしも一対である必要はなく、ひずみを検知したい箇所に電流を供給するように適切な箇所に適切な数量を設ければよい。なお、一対の電極体３２は、板状で裏面電極２１に形成されているものに限るものではなく、裏面電極２１の電気抵抗を測定できるものであればよく、例えば、図４に示すようにワイヤ状の電極体４２をセラミック基板１２の導電体層２２ｂに接続した構成であってもよい。
【００１６】
次に、本発明の実施の形態１である半導体装置の動作について説明する。図５は、半導体装置の基本動作を説明するための図であり、図５（ａ）は加圧前の状態であり、図５（ｂ）は加圧時の状態である。図５（ａ）に示すように、半導体素子１１の中央部をＡ方向に加圧することにより、裏面側二か所で支えられた３点曲げ試験と同様の状態となる。
【００１７】
加圧されると、図５（ｂ）に示すように、半導体素子１１は、加圧力と支持点間の距離に関係して所定の曲率半径を有してたわむことになり、半導体素子１１の裏面側には引張方向に一定のひずみが発生することになる。このとき、裏面電極２１には、一対の電極体３２より、電流源６から電流が供給され、一方で電圧計６のケルビン接続によって電圧を計測する。供給する電流量は、ノイズの水準から十分に大きければよく、数ｍＡ程度でノイズに対して十分に感度が確保できればよい。電圧計６で測定する電圧は、裏面電極２１の抵抗によって加えられる電圧となる。裏面電極２１の抵抗は、裏面電極２１に加えられるひずみによって変化する。一般的な金属材料では、ひずみによる電気抵抗の変化率は下記で表わされる。
【００１８】
(数１)
ΔＲ／Ｒ＝Ｋ・ε
Ｒ：導電体層の電気抵抗
ΔＲ：電気抵抗の変化量
Ｋ：比例係数
ε：ひずみ
【００１９】
発生するひずみεは、電圧計５によって計測される電圧Ｖと、電流源５によって供給される電流値Ａから算出される抵抗値Ｒ＝Ｖ／Ａによって推定することができる。つまり、例えば、あらかじめ電気抵抗の測定から変化率ΔＲ／Ｒと裏面電極２１に発生するひずみεとをデータベース化しておき、半導体素子１１に与えられる機械的ストレスが与えられる種々の条件下において裏面電極２１の電気抵抗を実測することによって、半導体素子１１にどの程度のひずみが発生するかを推定することができる。
【００２０】
したがって、図１に示す半導体装置に加圧力を加え、たわみが発生し、導電体層の電気抵抗を実測することによって、半導体素子１１の裏面側の裏面電極２１のひずみを感度よく推定することができる。また、加圧中にひずみ変化をモニタリングすることも可能となり、ひずみが基準値を超える場合にアラームを出すことによって、一定の加圧力以上を印加しないような機能を実現することができる。
【００２１】
次に、本発明の実施の形態１である半導体装置の製造方法について説明する。まず最初に、セラミック基板１１の表面側の導電体層２２ｂ上に、焼結性金属接合材料を印刷により塗布する。続いて、導電体層２２ｂに塗布された焼結性金属接合材料を乾燥する。
【００２２】
次いで、塗布された焼結性金属接合材料上に、一対の電極体３２を取付けた半導体素子１１裏面の裏面電極２１の４辺が位置するように半導体素子１１を載せ、半導体素子１１を押下して焼結性金属接合材料を加圧しながら加熱する。このとき、半導体素子１１が加圧により変形することによって、ひずみが発生する。この状態で、一対の電極体３２を介して、電流源６により直流電流を印加し、電気抵抗を実測することによって、半導体素子１１の裏面側の裏面電極２１のひずみを推定する。
【００２３】
これにより、半導体装置を製造する際に、ひずみをリアルタイムにモニタすることが可能となり、ひずみが基準値を超える場合にアラームを出すことによって、一定の加圧力以上を印加しないような機能を実現することができる。
【００２４】
また、想定外に過剰なストレスにより、半導体素子１２の裏面もしくは裏面電極２１に亀裂などのダメージが導入されると、図２の裏面電極２１の一部に電流が流れにくいもしくは流れない箇所が発生するため、当該個所の電気抵抗が上昇し、抵抗変化率がひずみによる変化と比較して大きく変化、上昇することとなる。この変化を実測することによって、半導体素子１１の裏面もしくは裏面電極２１に亀裂などのダメージが発生したことを検出することができる。
【００２５】
なお、電極体を形成せずに、基板のパターン上にプローブなどの方法で接触方式によって電流を供給、電圧を促成してもよい。この場合、電流源を接続するプローブと電圧計に接続するプローブを個別に設置した方が、精度よく電気抵抗を実測することができる。
【００２６】
以上のように、本発明の実施の形態１における半導体装置では、セラミック基板１２上に焼結性金属接合材料からなる接合層１３を介して接合する半導体素子１１の裏面電極３２の電気抵抗を一対の電極体３２により測定する構成としたので、製造時の加圧によるひずみを推定することで、ひずみをリアルタイムにモニタすることが可能となり、ひずみが基準値を超える場合にアラームを出すことによって、一定の加圧力以上を印加しないような機能を実現することができる。
【００２７】
実施の形態２．
実施の形態１では、半導体素子１１の裏面全面に形成した裏面電極２１に一対の電極体３２を取付けた場合を示したが、実施の形態２では、裏面電極を櫛歯状に形成した場合について説明する。
【００２８】
図６は、本発明の実施の形態２による半導体装置の裏面電極３１の構成を示す平面図である。図６に示すように、裏面電極３１が、半導体素子１１の裏面側に櫛歯状に形成され、両端部に一対の電極体３２が形成されている。その他の構成については、実施の形態１の半導体装置と同様であり、その説明を省略する。
【００２９】
裏面電極３１を櫛歯状に形成することによって、裏面電極の幅が小さく、かつ長く形成していることから、半導体素子１１の裏面側のひずみによる電気抵抗の実測における感度が向上し、高精度にひずみを推定することができる。また、ダメージが導入によって電流が流れにくいもしくは流れなくなる箇所の、裏面電極３１の幅に占める割合は、図２および図３に示す裏面電極に比べて非常に大きく、高感度に亀裂等のダメージの発生を検知することができる。
【００３０】
以上のように、本発明の実施の形態２における半導体装置では、裏面電極３１を、半導体素子１１の裏面側に櫛歯状に形成したので、製造時の加圧によるひずみを高精度に推定することができ、ひずみをリアルタイムにモニタし、ひずみが基準値を超える場合にアラームを出して、一定の加圧力以上を印加しないような機能をより高精度に実現できる。
【００３１】
実施の形態３．
実施の形態１では、半導体素子１１の裏面全面に形成した裏面電極２１に一対の電極体３２を取付けた場合を示したが、実施の形態３では、裏面電極が外周に沿って一周にわたって形成した場合について説明する。
【００３２】
図７は、本発明の実施の形態３による半導体装置の裏面電極４１の構成を示す平面図ある。図７に示すように、裏面電極４１が、半導体素子１１の裏面の外周に沿ってほぼ一周にわたって連続的に形成され、両端部に一対の電極体３２が形成されている。その他の構成については、実施の形態１の半導体装置と同様であり、その説明を省略する。
【００３３】
裏面電極４１を外周に沿ってほぼ一周にわたって連続的に形成することによって、半導体素子の外周からのがひずみが大きくなる、あるいは、想定外に過大なストレスによってダメージが発生し易くなるような機械的負荷の条件下では、感度よく検出することができる。
【００３４】
以上のように、本発明の実施の形態３における半導体装置では、裏面電極４１を、半導体素子１１の裏面の外周に沿ってほぼ一周にわたって連続的に形成したので、電気抵抗の変動から工程内における半導体素子の裏面外周部のひずみを検出することができる。電気抵抗の限界値を設定して判定することや、電気抵抗が所定の範囲に収まるように制御することによって、工程でのストレスのばらつきを抑制して安定性を向上させることができる。
【００３５】
なお、実施の形態２および実施の形態３においては、半導体素子１１の裏面と接合層との接合を補強するために、裏面電極３１または裏面電極４１が形成された半導体素子１１の裏面側全面に、金、銀、銅、ニッケルなどの金属材からなる接合補強層を設けてもよい。接合補強層の形成方法は、スパッタや蒸着等の乾式の成膜方法が好ましい。また、接合補強層の厚みは、裏面電極よりも小さい方が好ましく、１／３から１／１０程度小さいことが好ましい。裏面電極の導電性は、接合補強層よりも高いことが好ましい。
【００３６】
実施の形態４．
実施の形態１では、半導体素子１１の裏面電極２１に直流電流を印加したが、実施の形態４では、直流電流の代わりにパルス状の電流を印加する場合について説明する。
【００３７】
図８は、本発明の実施の形態４である半導体装置の製造方法について説明する図である。図８に示すように、本実施の形態４では、一対の電極体３２を介して、パルス電流源６１によりパルス状の電流を印加し、電気抵抗を実測することによって、半導体素子１１の裏面側の裏面電極２１のひずみを推定する。その他の製造方法については、実施の形態１の半導体装置の製造方法と同様であり、その説明を省略する。
【００３８】
この場合、直流ではなくてパルス状の電流を印加することによって、感度を改善することができる。すなわち、裏面電極２１の有する表皮効果によって、与えるパルス電流の周波数が大きくなるほど、表面近傍を選択的電流が流れるようになる。このため、裏面電極２１を選択的に電流が流れるようになって、裏面電極２１に与えられたひずみによる電気抵抗変の変化を実測できる。したがって、裏面電極２１のひずみが感度よく推定することができる。なお、パルス電流源の印加周波数は、大きいほど好ましく、実用的には、１ｋＨｚから高く、さらには１ＭＨｚ以上であればなお好ましい。
【００３９】
以上のように、本発明の実施の形態４における半導体装置の製造方法では、一対の電極体３２を介して、パルス電流源６１によりパルス状の電流を印加し、電気抵抗を実測するようにしたので、半導体装置を製造する際に、裏面電極２１のひずみを感度よく推定することができ、ひずみをリアルタイムにモニタし、ひずみが基準値を超える場合にアラームを出して、一定の加圧力以上を印加しないような機能をより高精度に実現できる。
【００４０】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００４１】
６、６１  電流源、１１  半導体素子、１２  セラミック基板、１３  接合層、２１、３１、４１  裏面電極、２２ａ、２２ｂ  導電体層、３２、４２  一対の電極体
【図１】
2017005126.tif 000003
【図２】
2017005126.tif 000004
【図３】
2017005126.tif 000005
【図４】
2017005126.tif 000006
【図５】
2017005126.tif 000007
【図６】
2017005126.tif 000008
【図７】
2017005126.tif 000009
【図８】
2017005126.tif 000010