(57)【要約】      （修正有）【課題】複雑な製造プロセスおよび多くの工程数を必要とせず、回路チップの周囲の接続端子の多列化が可能なリードフレームの製造方法を提供する。【解決手段】リードフレームを利用して製造される片面モールド型パッケージであるＱＦＮ（Quad flat non-leaded）パッケージの装置の製造方法であって、少なくともリードフレーム枠を有するリードフレーム部材２０にテープ部材２８を貼り付ける。リードフレーム枠内のテープ部材２８に、ダイパッド１５および接続端子１２ａのうち少なくとも一方を含むリードフレームパーツが搭載される。【選択図】図２
2017212387.tif 000002
【特許請求の範囲】
【請求項１】
少なくともリードフレーム枠を有するリードフレーム部材にテープ部材を貼り付け、
前記リードフレーム枠内の前記テープ部材に、ダイパッドおよび接続端子のうち少なくとも一方を含むリードフレームパーツを搭載する
リードフレームの製造方法。
【請求項２】
請求項１に記載のリードフレームの製造方法であって、
前記リードフレームパーツを前記テープ部材に搭載する工程の前に、前記リードフレームパーツを、少なくとも金属板の打ち抜き加工により形成すること
をさらに含むリードフレームの製造方法。
【請求項３】
請求項２に記載のリードフレームの製造方法であって、
前記リードフレームパーツを形成する工程は、絞り加工により前記金属板に凹部を形成することを有し、
前記凹部の形成後、前記リードフレームパーツが前記凹部を持つように、前記打ち抜き加工が行われる
リードフレームの製造方法。
【請求項４】
請求項１に記載のリードフレームの製造方法であって、
前記リードフレーム部材は、
前記ダイパッドと、
前記ダイパッドの周囲に設けられた第１接続端子群とを有し、
前記リードフレームパーツを前記テープ部材に搭載する工程は、前記ダイパッドと前記第１接続端子群との間に第２接続端子群が配置されるように、前記第２接続端子群をテープ部材に搭載することを含む
リードフレームの製造方法。
【請求項５】
請求項１に記載のリードフレームの製造方法であって、
前記リードフレーム部材は、前記ダイパッドの周囲に設けられた第１接続端子群を有し、
前記リードフレームパーツを前記テープ部材に搭載する工程は、
前記テープ部材の第１の位置に前記ダイパッドを搭載し、
前記テープ部材の、前記第１の位置の周囲であって前記第１接続端子群の内側である第２の位置に、第２接続端子群を搭載することを含む
リードフレームの製造方法。
【請求項６】
少なくともリードフレーム枠を有するリードフレーム部材にテープ部材を貼り付け、
前記リードフレーム枠内の前記テープ部材に、ダイパッドおよび接続端子を含むリードフレームパーツを搭載し、
前記ダイパッド上に回路チップを搭載し、
前記回路チップと前記接続端子とをワイヤーで接続し、
前記回路チップおよび前記ワイヤーを樹脂封止する
電子装置の製造方法。
【請求項７】
請求項６に記載の電子装置の製造方法であって、
前記リードフレーム部材は、
前記ダイパッドと、
前記ダイパッドの周囲に設けられた第１接続端子群とを有し、
前記リードフレームパーツを前記テープ部材に搭載する工程は、前記ダイパッドと前記第１接続端子群との間に第２接続端子群が配置されるように、前記第２接続端子群をテープ部材に搭載することを含む
電子装置の製造方法。
【請求項８】
請求項６に記載の電子装置の製造方法であって、
前記リードフレーム部材は、前記ダイパッドの周囲に設けられた第１接続端子群を有し、
前記リードフレームパーツを前記テープ部材に搭載する工程は、
前記テープ部材の第１の位置に前記ダイパッドを搭載し、
前記テープ部材の、前記第１の位置の周囲であって前記第１接続端子群の内側である第２の位置に、第２接続端子群を搭載することを含む
電子装置の製造方法。
【請求項９】
請求項６に記載の電子装置の製造方法であって、
前記リードフレーム部材は、
前記ダイパッドと、
前記ダイパッドの周囲に設けられた接続端子群とを有し、
前記ダイパッドと前記接続端子群との間に電気素子部品を搭載することをさらに含む電子装置の製造方法。
【請求項１０】
請求項６に記載の電子装置の製造方法であって、
前記リードフレーム部材は、前記ダイパッドの周囲に設けられた接続端子群を有し、
前記テープ部材の第１の位置に前記ダイパッドを搭載し、
前記テープ部材の、前記第１の位置の周囲であって前記第１接続端子群の内側である第２の位置に、電気素子部品を搭載することをさらに含む電子装置の製造方法。
【請求項１１】
底面を有するダイパッドと、
前記ダイパッドの底面を含む基準面と同一面内に配置された底面をそれぞれ有し、前記ダイパッドの周囲に複数列で配列された接続端子群と、
前記ダイパッド上に設けられた回路チップと、
前記回路チップと、前記接続端子群のうち所定の複数の接続端子とをそれぞれ接続するワイヤーと、
前記基準面内に配置された底面を有し、前記回路チップおよび前記ワイヤーを封止する樹脂と
を具備する電子装置。
【請求項１２】
請求項１１に記載の電子装置の製造方法であって、
前記回路チップが複数積層されて設けられ、
前記複数の回路チップのうち第１回路チップと、前記接続端子群のうち第１列の接続端子群とが前記ワイヤーによりそれぞれ接続され、
前記複数の回路チップのうち第２回路チップと、前記接続端子群のうち、前記第１列の接続端子群とは異なる高さの第２列の接続端子群とが前記ワイヤーによりそれぞれ接続されている
電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、電子部品や電子回路等の電子装置に利用されるリードフレームの技術に関する。
【背景技術】
【０００２】
特許文献１には、ＱＦＮ（Quad flat non-leaded）型のパッケージ（電子装置）に利用されるリードフレームが開示されている。この電子装置は、複数のリード端子を含むリードフレームと、このリードフレームとは材質または厚さが異なるアイランド（ダイパッド）とを備える。また、樹脂封止の工程前においては、そのリードフレームの底面（裏面）にテープ部材が貼り付けられ、このテープ部材を介して、リードフレームとアイランドとが一体に固定されている（明細書段落［００３６］、［００４７］記載）。
【０００３】
特許文献２には、フォトリソグラフィおよびエッチングの技術により、端子を含むリードフレームを形成する技術が開示されている。エッチングとしては例えばハーフエッチングが用いられる。これにより、端子の高密度化を実現できる。具体的には、中央に配置された半導体素子を囲むように、径方向に多列化された端子が形成される（明細書段落［００２０］、［００２２］参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第4311294号
【特許文献２】特開2013-62549号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１の技術では、リード端子の配列が外周１列で構成されるため、端子数を増やそうとすると、パッケージサイズが大型化する。パッケージサイズが大型化すると、この電子装置の基板への実装の信頼性が低下する。
【０００６】
上記特許文献２の技術では、フォトリソグラフィおよびエッチングの複雑な製造プロセスを要し、また、工程数が多くなり、高コストとなる。
【０００７】
本開示の目的は、複雑な製造プロセスおよび多くの工程数を必要とせず、回路チップの周囲の接続端子の多列化が可能なリードフレームの製造方法を提供することにある。
【０００８】
また、本開示の目的は、リードフレームを利用した薄型化された電子装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、一形態に係るリードフレームの製造方法は、少なくともリードフレーム枠を有するリードフレーム部材にテープ部材を貼り付けることを含む。
前記リードフレーム枠内の前記テープ部材に、ダイパッドおよび接続端子のうち少なくとも一方を含むリードフレームパーツが搭載される。
すなわち、リードフレーム部材にテープ部材を貼り付ける工程と、リードフレームパーツをそのテープ部材に貼り付ける工程とが別工程となる。これにより、複雑な製造プロセスおよび多くの工程数を必要とせず、接続端子の多列化を実現できる。
【００１０】
前記製造方法は、前記リードフレームパーツを前記テープ部材に搭載する工程の前に、前記リードフレームパーツを、少なくとも金属板の打ち抜き加工により形成することをさらに含んでいてもよい。
【００１１】
前記リードフレームパーツを形成する工程は、絞り加工により前記金属板に凹部を形成することを有していてもよい。前記凹部の形成後、前記リードフレームパーツが前記凹部を持つように、前記打ち抜き加工が行われてもよい。
リードフレームパーツに凹部などの特定の形状を持たせることができるので、熱プロセスに高耐性のリードフレームを実現できる。
【００１２】
前記リードフレーム部材は、前記ダイパッドと、前記ダイパッドの周囲に設けられた第１接続端子群とを有していてもよい。前記リードフレームパーツを前記テープ部材に搭載する工程は、前記ダイパッドと前記第１接続端子群との間に第２接続端子群が配置されるように、前記第２接続端子群をテープ部材に搭載することを含んでいてもよい。
これにより、多列化された接続端子を備えるリードフレームが作製される。
【００１３】
前記リードフレーム部材は、前記ダイパッドの周囲に設けられた第１接続端子群を有していてもよい。
前記リードフレームパーツを前記テープ部材に搭載する工程は、前記テープ部材の第１の位置に前記ダイパッドを搭載し、前記テープ部材の、前記第１の位置の周囲であって前記第１接続端子群の内側である第２の位置に、第２接続端子群を搭載することを含んでいてもよい。
【００１４】
一形態に係る電子装置の製造方法は、少なくともリードフレーム枠を有するリードフレーム部材にテープ部材を貼り付けることを含む。
前記リードフレーム枠内の前記テープ部材に、ダイパッドおよび接続端子を含むリードフレームパーツが搭載される。
前記ダイパッド上に回路チップが搭載される。
前記回路チップと前記接続端子とがワイヤーで接続される。
前記回路チップおよび前記ワイヤーが樹脂封止される。
【００１５】
前記リードフレーム部材は、前記ダイパッドと、前記ダイパッドの周囲に設けられた接続端子群とを有していてもよい。前記製造方法は、前記ダイパッドと前記接続端子群との間に電気素子部品を搭載することをさらに含んでいてもよい。
【００１６】
前記リードフレーム部材は、前記ダイパッドの周囲に設けられた接続端子群を有していてもよい。前記製造方法は、前記テープ部材の第１の位置に前記ダイパッドを搭載し、前記テープ部材の、前記第１の位置の周囲であって前記第１接続端子群の内側である第２の位置に、電気素子部品を搭載することをさらに含んでいてもよい。
多列化された接続端子群では、本技術のように、第２の位置に電気素子部品を搭載することで、小型化された電子装置を製造することができる。
【００１７】
一形態に係る電子装置は、ダイパッドと、接続端子群と、回路チップと、ワイヤーと、樹脂とを具備する。
前記ダイパッド底面を有する。
前記接続端子群は、前記ダイパッドの底面を含む基準面と同一面内に配置された底面をそれぞれ有し、前記ダイパッドの周囲に複数列で配列される。
前記回路チップは、前記ダイパッド上に設けられる。
前記ワイヤーは、前記回路チップと、前記接続端子群のうち所定の複数の接続端子とをそれぞれ接続する。
前記樹脂は、前記基準面内に配置された底面を有し、前記回路チップおよび前記ワイヤーを封止する。
各要素の底面が同一の基準面に配置されるので、ダイパッドの周囲に多列化された接続端子を備える電子装置を薄型化することができる。
【００１８】
前記回路チップが複数積層されて設けられていてもよい。前記複数の回路チップのうち第１回路チップと、前記接続端子群のうち第１列の接続端子群とが前記ワイヤーによりそれぞれ接続されていてもよい。前記複数の回路チップのうち第２回路チップと、前記接続端子群のうち、前記第１列の接続端子群とは異なる高さの第２列の接続端子群とが前記ワイヤーによりそれぞれ接続されていてもよい。
このような積層された回路チップおよび多列化された接続端子により、電子装置の各部品が高密度で配置され、電子装置の小型化を実現できる。
【発明の効果】
【００１９】
以上、本技術に係る製造方法よれば、複雑な製造プロセスおよび多くの工程数を必要とせず、回路チップの周囲の接続端子の多列化が可能となる。
【００２０】
本技術に係る電子装置によれば、ダイパッドの周囲に多列化された接続端子を備える電子装置を薄型化することができる。
【００２１】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００２２】
【図１】図１Ａは、本技術の実施形態１に係る電子装置を示す平面図である。図１Ｂは、図１ＡにおけるＡ−Ａ線断面図である。
【図２】図２Ａ〜Ｇは、本技術の一実施形態に係るリードフレームの製造方法を含む電子装置の製造方法を順に示す図である。
【図３】図３Ａ、Ｂは、リードフレーム部材を示す平面図である。
【図４】図４Ａ、Ｂは、リードフレームパーツとしての接続端子の製造方法の例１を示す図である。
【図５】図５Ａ〜Ｃは、リードフレームパーツとしての接続端子の製造方法の例２を示す図である。
【図６】図６Ａは、本技術の実施形態２に係る電子装置を示す平面図である。図６Ｂは、図６ＡにおけるＢ−Ｂ線断面図である。
【図７】図７Ａは、本技術の実施形態３に係る電子装置を示す平面図である。図７Ｂは、図７ＡにおけるＣ−Ｃ線断面図であって、実装基板に実装された電子装置を示す。
【図８】図８Ａは、本技術の実施形態４に係る電子装置を示す平面図である。図８Ｂは、図８ＡにおけるＤ−Ｄ線断面図であって、実装基板に実装された電子装置を示す。
【図９】図９Ａ〜Ｆは、電気素子部品を示す図である。
【図１０】図１０は、本技術の実施形態５に係る電子装置を示す断面図である。
【発明を実施するための形態】
【００２３】
以下、本技術に係る実施形態を、図面を参照しながら説明する。
【００２４】
１．実施形態１
【００２５】
１．１）電子装置の構成
【００２６】
図１Ａは、本技術の実施形態１に係る電子装置を示す平面図である。図１Ｂは、図１ＡにおけるＡ−Ａ線断面図である。
【００２７】
この電子装置１は、後述するリードフレームを利用して製造される片面モールド型パッケージであるＱＦＮ（Quad flat non-leaded）パッケージの装置である。
【００２８】
電子装置１は、ダイパッド（アイランドとも言う）１５と、ダイパッド１５の周囲に複数列で配列された接続端子群１０と、吊り部１７とを備える。これらダイパッド１５、接続端子群１０、吊り部１７は、後述するように、この電子装置１の製造プロセスにおいてリードフレーム部材２０の一部として構成される。
【００２９】
接続端子群１０は、例えば外周側に設けられた外周列接続端子群１１（第１接続端子群）と、その外周列とダイパッド１５との間に設けられた内周列接続端子群１２（第２接続端子群）とを含む。外周列接続端子群１１は、複数の接続端子１１ａで構成されている。内周列接続端子群１２は、複数の接続端子１２ａで構成されている。
【００３０】
また、電子装置１は、ダイパッド１５上にダイボンド３１を介して搭載された回路チップ３０と、この回路チップ３０と、接続端子群１０のうち所定の複数の接続端子との間にそれぞれ接続されたワイヤー（ボンディングワイヤー）３３とを備える。本実施形態では、すべての接続端子１１ａ、１２ａと、回路チップ３０とがワイヤー３３で接続されている。少なくとも１つの接続端子１１ａまたは１２ａが、回路チップ３０と接続されていなくてもよい。
【００３１】
ダイパッド１５や接続端子１１ａ、１２ａを含むリードフレーム部材２０の材料としては、Cu、Cu合金、または42アロイ等が用いられる。ワイヤー３３の材料としては、例えばAu、Cu、Ag等が用いられる。
【００３２】
回路チップ３０およびワイヤー３３は、封止樹脂３５によって封止されている。なお、図１Ａでは、封止樹脂３５の図示を省略している。封止樹脂３５としては、例えばエポキシ樹脂が用いられる。ダイパッド１５、接続端子１１ａ、１２ａは、それらの少なくとも底面１５ｂ、１１ｂ、１２ｂ（図１Ｂ参照）が、封止樹脂３５の底面３５ｂから露出するように、封止樹脂３５に封止される。なお、外周列接続端子群１１は、その外側面も露出するように封止される。
【００３３】
ここで、上述したように、上記特許文献２に記載の半導体装置の製造方法では、リードフレームの上面側だけでなく下面（底面）側にもハーフエッチングが行われる。リードフレームの上側は樹脂封止されるが、底面側では導体が突出するように封止樹脂から露出する。
【００３４】
これに対し、本実施形態では、ダイパッド１５の底面１５ｂ、接続端子群１０の底面１１ｂ、１２ｂ、および封止樹脂３５の底面３５ｂは、実質的に同一面（基準面）内に配置されている。このように、これらの底面１５ｂ、１１ｂ、１２ｂ、３５ｂが同一面内に配置されることにより、特許文献２の半導体装置の厚さに比べ、電子装置の全体の厚さを薄くすることができる。すなわち、ダイパッド１５の周囲に多列化された接続端子群１０を備える電子装置１を薄型化することができる。
【００３５】
図１Ｃは、実装基板４０に実装された電子装置１を示す。電子装置１の各接続端子１１ａ、１２ａ、およびダイパッド１５と、実装基板４０に設けられたパッド電極４１とがはんだ４３により接続されている。なお、ダイパッド１５は、グランド接続のために実装基板４０と接続される場合がほとんどであり、ダイパッド１５は、必ずしも実装基板４０に接続されていなくてもよく、つまりオープン状態となっていてもよい。
【００３６】
１．２）電子装置の製造方法
【００３７】
図２Ａ〜Ｇは、本技術の一実施形態に係るリードフレームの製造方法を含む電子装置１の製造方法を順に示す図である。
【００３８】
図２Ａに示すように、少なくともリードフレーム枠２１を含むリードフレーム部材２０の底面に、テープ部材（リードフレームテープ）２８が貼り付けられる。例えばテープ部材２８は表面に接着層を有し、この接着層がリードフレーム部材２０に接着される。テープ部材２８の主な材料としては、例えばポリイミド系の材料が用いられる。
【００３９】
図３Ａは、リードフレーム部材２０を示す平面図である。図３ＡにおけるＥ−Ｅ線の断面図が図２Ａである。図２Ａに示す工程の時点では、リードフレーム部材２０は、リードフレーム枠２１、後に外周列接続端子群１１として形成される領域１１'を含むタイバー２７、ダイパッド１５、および吊り部１７を有する。タイバー２７は、リードフレーム枠２１内で例えばマトリクス状に設けられている。ダイパッド１５は、タイバー２７内の矩形で囲まれた領域の中心位置にそれぞれ設けられている。外周列接続端子群１１は、タイバー２７に沿ってダイパッド１５の周囲に設けられている。
【００４０】
図２Ｂに示すように、例えば部品実装機の吸着ノズル４５が、後述するように予め他の工程で用意されたリードフレームパーツとしての接続端子１２ａを吸着する。そして、吸着ノズル４５は、ダイパッド１５と外周列接続端子群１１（領域１１'）との間に、ピックアップした接続端子１２ａを載置して、テープ部材２８に貼り付け、搭載する。吸着ノズル４５は、これを複数回繰り替えすことで、接続端子１２ａをテープ部材２８上に搭載して、内周列接続端子群１２を形成する。
【００４１】
近年、WL-CSP（Wafer level Chip Size Package）等、数100μmサイズの極小ＩＣチップや部品を、数μmオーダーの実装精度で高速に支持体に実装してタイリングし、疑似ウェーハを作製するためのチップ搭載機が登場している。実装機としては、ＪＵＫＩ社製（旧ソニー社製）、ヤマハ発動機社製などがある。例えばロータリーヘッド（複数の吸着ノズルが環状に配置されて構成される実装ヘッド）を有する実装機によれば、内周列接続端子群１２をテープ部材２８に高速に搭載することができる。
【００４２】
図３Ｂは、このようにして製造されたリードフレーム２０Ａを示す平面図である。ダイパッド１５を中心に、その周囲に別工程（図２Ｂ）で搭載された内周列接続端子群１２が設けられている。
【００４３】
図２Ｃ以降の製造工程で、このリードフレーム２０Ａを利用した電子装置が製造される。図２Ｃに示すように、回路チップ（ＩＣチップ）３０が、例えば導電性ペーストで構成されるダイボンド材３１を介して、ダイパッド１５上に搭載される（ダイボンディング工程）。
【００４４】
図２Ｄに示すように、ワイヤー３３により、回路チップ３０が、接続端子１１ａ（領域１１'）および接続端子１２ａにそれぞれ接続される（ワイヤーボンディング工程）。
【００４５】
図２Ｅに示すように、樹脂封止が行われる。これにより、少なくとも回路チップ３０およびワイヤー３３が封止樹脂３５により封止される。リードフレーム部材２０の底面にはテープ部材２８が貼り付けられているので、上述したように、ダイパッド１５の底面、接続端子群１０の底面、および封止樹脂３５の底面は、実質的に同一面（基準面）内に配置される。
【００４６】
図２Ｆに示すように、テープ部材２８が、リードフレーム２０Ａから剥がされる。
【００４７】
図２Ｇに示すように、リードフレーム２０Ａから個片にカットされる（ダイシング工程）。これにより、複数の電子装置１が作製される。
【００４８】
以上のように、本実施形態では、リードフレーム部材２０にテープ部材２８を貼り付ける工程と、リードフレームパーツをそのテープ部材２８に貼り付ける工程とが別工程となる。これにより、本実施形態に係る製造方法は、上述した特許文献２のように、フォトリソグラフィおよびハーフエッチングなどの複雑で高価な製造プロセスを必要とせず、また、工程数を少なくして、内周列接続端子群１２および外周列接続端子群１１を形成できる。つまり、接続端子群１０の多列化を実現できる。したがって、低コスト化を図ることができる。
【００４９】
また、実装機により接続端子を搭載することができるので、接続端子の配置の自由度が向上する。すなわち、例えばパッケージの一辺に沿って、内周列接続端子群１２の接続端子が一直線に並ばずに、ずれて並ぶように（例えばジグザグとなるように）配置されていてもよい。
【００５０】
１．３）リードフレームパーツの製造方法
【００５１】
１．３．１）製造方法例１
【００５２】
図４Ａ、Ｂは、リードフレームパーツとしての接続端子１２ａの製造方法の例１を示す図である。リードフレーム部材２０の材料を構成する金属板２５が用意される。金属板２５の材料は、上述したように、例えばCu、Cu合金、または42アロイ等である。図に示すように、金型パンチ５１およびそれに対応する金型ダイ５２を用いて、打ち抜き加工により、１枚の金属板２５から複数の接続端子１２ａが形成される。
【００５３】
図４Ｃは、このように形成された接続端子１２ａを示し、左図がその平面図、右図がその断面図である。この接続端子１２ａは、表裏は関係なく使用できる構造になっている。上記打ち抜き加工の前に、金属板２５が予めメッキされることにより、本体１２１の表面にメッキ膜１２２を有する接続端子１２ａが形成される。メッキ膜１２２の材料は、例えばNi/Pd、または、Ni/Pd/Au等である。メッキ膜１２２が形成されることにより、上記ワイヤーボンディングや、実装基板４０への実装の際のはんだ付けの工程を容易かつ良好に行うことができる。
【００５４】
このように本実施形態では、特許文献２のようなエッチングによるリードフレームの製造に比べ、打ち抜き加工によって安価に大量にリードフレームパーツを製造することができる。
【００５５】
１．３．２）製造方法例２
【００５６】
図５Ａ〜Ｃは、リードフレームパーツとしての接続端子１２ａの製造方法の例２を示す図である。金型パンチ５３および金型ダイ５４を利用して、絞り加工により、金属板２５に複数の凹部を形成する。図５Ｂに、それら凹部２６が形成された金属板２５を示す。
【００５７】
凹部２６の形成後、図５Ｃに示すように、金型パンチ５１および金型ダイ５２を利用して、打ち抜き加工により、凹部２６を持つ複数の接続端子１２ａが形成される。
【００５８】
図５Ｄは、このように形成された接続端子１２ａを示し、左図がその平面図、右図がその断面図である。本体１２１の両面には、ワイヤー３３への接続用および実装基板４０への接続用に、予めメッキ膜１２３、１２４がそれぞれ形成されている。具体的には、凹部２６の内側に実装基板４０に接続用のメッキ膜１２４が形成され、その反対側にワイヤー３３に接続用のメッキ膜１２３が形成されている。実装基板４０に接続される側のメッキ膜１２４は、例えばSnで構成される。ワイヤー３３に接続される側のメッキ膜１２３は、例えばAgで構成される。
【００５９】
この接続端子１２ａは凹部２６を有するため、はんだ付けによる実装時に凹部２６内にはんだが入り込み、製造プロセスにおける温度サイクルなどのストレスを緩和し、実装の確実性および信頼性が向上する。具体的には、はんだ付けされる面が平面である場合、温度サイクルによるストレスで接続部のはんだにクラックが生じる可能性があるが、凹部２６が設けられることによりその可能性を低くすることができる。また、図４Ｃに示した接続端子１２ａに比べ、安価なメッキ材料を使うことができる。
【００６０】
以上の製造方法例１、２では、リードフレームパーツとして接続端子１２ａの構造および製造方法を例に挙げた。これらの構造および製造方法は後述するように、リードフレームパーツとして、ダイパッド１５、および／または、外周列接続端子群１１の接続端子１１ａにも適用可能である。
【００６１】
２．実施形態２
【００６２】
図６Ａは、本技術の実施形態２に係る電子装置を示す平面図である。図６Ｂは、図６ＡにおけるＢ−Ｂ線断面図である。これ以降の説明では、図１等に示した実施形態１に係る電子装置１が含む部材や機能等について実質的に同様の要素については同一の符号を付し、その説明を簡略化または省略し、異なる点を中心に説明する。
【００６３】
本実施形態２に係る電子装置２において、上記実施形態１と異なる点は、複数の接続端子１２ａのうちの一部が、電気素子部品、ここでは例えば受動部品６０で置き換えられている点である。受動部品６０は、典型的には積層コンデンサであるが、これに限られず、抵抗やその他の部品であってもよい。
【００６４】
図９Ａは、図６Ａ、Ｂに示した受動部品６０を示す側面図であり、図９Ｂはその断面図である。受動部品６０は、本体６１と、本体６１の長手方向の両端に設けられた電極部６３とを有する。電極部６３は、下地電極６３ａと、その上に形成されたメッキ膜６３ｂとを有する。下地電極６３ａは例えばCu、メッキ膜６３ｂは例えばAgである。Agでなるメッキ膜６３ｂは、回路チップ３０と電極部６３との間のワイヤーボンディングに適している。
【００６５】
３．実施形態３
【００６６】
図７Ａは、本技術の実施形態３に係る電子装置を示す平面図である。図７Ｂは、図７ＡにおけるＣ−Ｃ線断面図であって、実装基板に実装された電子装置を示す。
【００６７】
本実施形態３に係る電子装置３は、上記実施形態２における受動部品６０の電極部６３の構造と異なる構造を有する受動部品７０を備える。図の内容としては、図７Ａと６Ａとは同じである。図９Ｃはその受動部品７０を示す側面図であり、図９Ｄはその断面図である。
【００６８】
この受動部品７０の本体７１の両端に設けられた電極部７３は、下地電極７３ａおよびメッキ膜７３ｂを有する。メッキ膜７３ｂとして、電気メッキにより形成された膜である。メッキ膜７３ｂは、例えばNi/Auで構成される。このような電極部７３の構造は、図７Ｂに示すように、ワイヤーボンディングと、実装基板４０のパッド電極４１へのはんだ接続の両方に適する。
【００６９】
このように、受動部品６０、７０等の電気素子部品が、ダイパッド１５と外周列接続端子群１１との間に配置されることにより、複雑なプロセスを要することなく、低コストで、小型化された電子装置２、３を製造することができる。
【００７０】
４．実施形態４
【００７１】
図８Ａは、本技術の実施形態４に係る電子装置を示す平面図である。図８Ｂは、図８ＡにおけるＤ−Ｄ線断面図であって、実装基板に実装された電子装置を示す。
【００７２】
本実施形態４に係る電子装置４は、上記実施形態２における受動部品６０の電極部６３の構造と異なる構造を有する受動部品８０を備える。図９Ｅはその受動部品８０を示す側面図であり、図９Ｆはその断面図である。受動部品８０は、本体８１の上下端部の両方に電極部８３を有する。電極部８３の材料構成は、例えば図９Ｄに示した電極部７３のそれと同じである。あるいは、電極部８３の材料構成は、図９Ｂに示した電極部６３と同じであってもよい。
【００７３】
このような受動部品８０では、電極部８３の接続のための面積が、図９Ａ〜Ｄに示した受動部品６０、７０の電極部６３、７３のそれより大きくなる。したがって、ワイヤーボンディングや実装基板４０への実装が、容易かつ確実となり、接続の信頼性が向上する。
【００７４】
５．実施形態５
【００７５】
図１０は、本技術の実施形態５に係る電子装置を示す断面図である。この電子装置は、第２回路チップ３７と、その上に設けられた第１回路チップ３６とを備える。第１回路チップ３６および第２回路チップ３７の間には絶縁層３８が設けられている。
【００７６】
また、電子装置５は、第１列に配置された外周列接続端子群１１と、第２列（外周列接続端子群１１より内周側）に配置された内周列接続端子群１２とを備える。外周列接続端子群１１の接続端子１１ａの高さは、内周列接続端子群１２の接続端子１２ａの高さより高く構成されている。
【００７７】
第１回路チップ３６は、外周列接続端子群１１にワイヤー３３によりそれぞれ接続されている。第２回路チップ３７は、内周列接続端子群１２にワイヤー３３によりそれぞれ接続されている。
【００７８】
例えば内周列接続端子群１２が、図２Ｂで示したように別工程（後工程）で搭載されることにより、この電子装置５が製造される。あるいは、後述するようにダイパッド１５および／または外周列接続端子群１１も同様に別工程（後工程）で搭載されてもよい。
【００７９】
このように、積層された回路チップ３０および多列化された接続端子群１０より、電子装置５の各部品が高密度で配置され、電子装置５の小型化を実現できる。
【００８０】
なお、外周列接続端子群１１の接続端子１１ａの高さが、内周列接続端子群１２の接続端子１２ａの高さより低く構成されていてもよい。
【００８１】
６．他の種々の実施形態
【００８２】
本技術は、以上説明した実施形態に限定されず、他の種々の実施形態を実現することができる。
【００８３】
上記各実施形態に係る電子装置１〜５として、回路チップ３０の周囲の２列に接続端子群１０（外周列接続端子群１１および内周列接続端子群１２）がそれぞれ設けられる例を示した。しかし、接続端子群１０は、回路チップ３０の周囲の３列以上に設けられていてもよい。この場合、３列以上の接続端子群１０のうち、例えば最外周列の接続端子群以外の接続端子群が、リードフレーム部材２０にテープ部材２８を貼り付ける工程とは別工程で、テープ部材２８に搭載されてもよい。
【００８４】
上記各実施形態では、別工程として搭載されるリードフレームパーツとして、接続端子を例に挙げた。しかし、接続端子に加えて、または、接続端子に代えて、ダイパッド１５を別工程（後工程）として搭載されるリードフレームパーツとしてもよい。これにより、ダイパッド１５の配置の自由度が高まる。ダイパッド１５および内周列接続端子群１２の両方が、別工程（後工程）で搭載される場合、中心位置（第１の位置）に配置されるダイパッド１５が、その周囲（第２の位置）に配置される接続端子１２ａより先に搭載されてもよいし、その順序が逆であってもよい。
【００８５】
同様に、外周列接続端子群１１の接続端子１１ａも、別工程（後工程）でテープ部材２８に搭載されるリードフレームパーツであってもよい。
【００８６】
同様に、ダイパッド１５および電気素子部品（例えば受動部品６０、７０、８０）の両方が、別工程（後工程）で、テープ部材２８の第１の位置および第２の位置にそれぞれ搭載されるようにしてもよい。
【００８７】
ダイパッド１５が別工程で搭載されるリードフレームパーツである場合、ダイパッド１５を吊る吊り部１７も不要になる。
【００８８】
上記電気素子部品として、受動部品６０、７０、８０を例に挙げたが、能動素子の機能を含む部品やその他の部品であってもよい。
【００８９】
本技術は、ＱＦＮパッケージ型の装置に適用されたが、その他、ＤＦＮ（Dual flat non-leaded）や、これらに類するパッケージ型の装置にも本技術を適用可能である。
【００９０】
以上説明した各形態の特徴部分のうち、少なくとも２つの特徴部分を組み合わせることも可能である。
【００９１】
なお、本技術は以下のような構成もとることができる。
（１）
少なくともリードフレーム枠を有するリードフレーム部材にテープ部材を貼り付け、
前記リードフレーム枠内の前記テープ部材に、ダイパッドおよび接続端子のうち少なくとも一方を含むリードフレームパーツを搭載する
リードフレームの製造方法。
（２）
請求項１に記載のリードフレームの製造方法であって、
前記リードフレームパーツを前記テープ部材に搭載する工程の前に、前記リードフレームパーツを、少なくとも金属板の打ち抜き加工により形成すること
をさらに含むリードフレームの製造方法。
（３）
前記（２）に記載のリードフレームの製造方法であって、
前記リードフレームパーツを形成する工程は、絞り加工により前記金属板に凹部を形成することを有し、
前記凹部の形成後、前記リードフレームパーツが前記凹部を持つように、前記打ち抜き加工が行われる
リードフレームの製造方法。
（４）
前記（１）から（３）のうちいずれか１項に記載のリードフレームの製造方法であって、
前記リードフレーム部材は、
前記ダイパッドと、
前記ダイパッドの周囲に設けられた第１接続端子群とを有し、
前記リードフレームパーツを前記テープ部材に搭載する工程は、前記ダイパッドと前記第１接続端子群との間に第２接続端子群が配置されるように、前記第２接続端子群をテープ部材に搭載することを含む
リードフレームの製造方法。
（５）
前記（１）から（３）のうちいずれか１項に記載のリードフレームの製造方法であって、
前記リードフレーム部材は、前記ダイパッドの周囲に設けられた第１接続端子群を有し、
前記リードフレームパーツを前記テープ部材に搭載する工程は、
前記テープ部材の第１の位置に前記ダイパッドを搭載し、
前記テープ部材の、前記第１の位置の周囲であって前記第１接続端子群の内側である第２の位置に、第２接続端子群を搭載することを含む
リードフレームの製造方法。
（６）
少なくともリードフレーム枠を有するリードフレーム部材にテープ部材を貼り付け、
前記リードフレーム枠内の前記テープ部材に、ダイパッドおよび接続端子を含むリードフレームパーツを搭載し、
前記ダイパッド上に回路チップを搭載し、
前記回路チップと前記接続端子とをワイヤーで接続し、
前記回路チップおよび前記ワイヤーを樹脂封止する
電子装置の製造方法。
（７）
前記（６）に記載の電子装置の製造方法であって、
前記リードフレーム部材は、
前記ダイパッドと、
前記ダイパッドの周囲に設けられた第１接続端子群とを有し、
前記リードフレームパーツを前記テープ部材に搭載する工程は、前記ダイパッドと前記第１接続端子群との間に第２接続端子群が配置されるように、前記第２接続端子群をテープ部材に搭載することを含む
電子装置の製造方法。
（８）
前記（６）に記載の電子装置の製造方法であって、
前記リードフレーム部材は、前記ダイパッドの周囲に設けられた第１接続端子群を有し、
前記リードフレームパーツを前記テープ部材に搭載する工程は、
前記テープ部材の第１の位置に前記ダイパッドを搭載し、
前記テープ部材の、前記第１の位置の周囲であって前記第１接続端子群の内側である第２の位置に、第２接続端子群を搭載することを含む
電子装置の製造方法。
（９）
前記（６）に記載の電子装置の製造方法であって、
前記リードフレーム部材は、
前記ダイパッドと、
前記ダイパッドの周囲に設けられた接続端子群とを有し、
前記ダイパッドと前記接続端子群との間に電気素子部品を搭載することをさらに含む電子装置の製造方法。
（１０）
前記（６）に記載の電子装置の製造方法であって、
前記リードフレーム部材は、前記ダイパッドの周囲に設けられた接続端子群を有し、
前記テープ部材の第１の位置に前記ダイパッドを搭載し、
前記テープ部材の、前記第１の位置の周囲であって前記第１接続端子群の内側である第２の位置に、電気素子部品を搭載することをさらに含む電子装置の製造方法。
（１１）
底面を有するダイパッドと、
前記ダイパッドの底面を含む基準面と同一面内に配置された底面をそれぞれ有し、前記ダイパッドの周囲に複数列で配列された接続端子群と、
前記ダイパッド上に設けられた回路チップと、
前記回路チップと、前記接続端子群のうち所定の複数の接続端子とをそれぞれ接続するワイヤーと、
前記基準面内に配置された底面を有し、前記回路チップおよび前記ワイヤーを封止する樹脂と
を具備する電子装置。
（１２）
前記（１１）に記載の電子装置の製造方法であって、
前記回路チップが複数積層されて設けられ、
前記複数の回路チップのうち第１回路チップと、前記接続端子群のうち第１列の接続端子群とが前記ワイヤーによりそれぞれ接続され、
前記複数の回路チップのうち第２回路チップと、前記接続端子群のうち、前記第１列の接続端子群とは異なる高さの第２列の接続端子群とが前記ワイヤーによりそれぞれ接続されている
電子装置。
【符号の説明】
【００９２】
１、２、３、４、５…電子装置
１０…接続端子群
１１…外周列接続端子群
１１ａ、１２ａ…接続端子
１２…内周列接続端子群
１５…ダイパッド
１５ｂ…底面
２０…リードフレーム部材
２０Ａ…リードフレーム
２１…リードフレーム枠
２５…金属板
２６…凹部
２８…テープ部材
３０…回路チップ
３３…ワイヤー
３５…封止樹脂
３５ｂ…底面
３６…第１回路チップ
３７…第２回路チップ
４０…実装基板
６０、７０、８０…受動部品
６３、７３、８３…電極部
【図１】
2017212387.tif 000003
【図２】
2017212387.tif 000004
【図３】
2017212387.tif 000005
【図４】
2017212387.tif 000006
【図５】
2017212387.tif 000007
【図６】
2017212387.tif 000008
【図７】
2017212387.tif 000009
【図８】
2017212387.tif 000010
【図９】
2017212387.tif 000011
【図１０】
2017212387.tif 000012