(57)【要約】【課題】信頼性の高いトランジスタを有する半導体装置を提供する。【解決手段】トランジスタを有する半導体装置であって、トランジスタは、第１および第２のゲート電極と、第１および第２のゲート絶縁体と、ソース電極と、ドレイン電極と、第１乃至第６の酸化物と、第１および第２の層と、第１および第２のゲート絶縁体を有し、第３の酸化物はソース電極の下にあり、第４の酸化物はドレイン電極の下にあり、第６の酸化物は、第２のゲート電極の下にあり、第３および第４の酸化物は、第２の酸化物へ酸素を注入する機能を有し、第６の酸化物は、第２のゲート絶縁体へ酸素を注入する機能を有する。【選択図】図１
2017175129.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタを有する半導体装置であって、
前記トランジスタは、第１乃至第４の導電体と、第１乃至第６の酸化物と、第１および第２の層と、第１および第２の絶縁体を有し、
前記第１の絶縁体は、前記第１の導電体と重なる領域を有し、
前記第１の酸化物は、前記第１の絶縁体上にあり、
前記第２の酸化物は、前記第１の酸化物上にあり、
前記第２の酸化物は、第１乃至第３の領域を有し、
前記第２の領域は、前記第１の領域と前記第３の領域の間に挟まれ、
前記第３の酸化物は、前記第２の酸化物上にあり、
前記第２の導電体は前記第３の酸化物上にあり、
前記第１の層は、前記第２の導電体上にあり、
前記第３の酸化物、前記第２の導電体および前記第１の層は、前記第１の領域と重なる領域を有し、
前記第４の酸化物は前記第２の酸化物上にあり、
前記第３の導電体は前記第４の酸化物上にあり、
前記第２の層は、前記第３の導電体上にあり、
前記第４の酸化物、前記第３の導電体および前記第２の層は、前記第３の領域と重なる領域を有し、
前記第５の酸化物は、前記第１の層と重なる領域と、前記第２の層と重なる領域と、前記第２の領域と重なる領域と、を有し、
前記第２の絶縁体は、前記第５の酸化物上にあり、
前記第６の酸化物は、前記第２の絶縁体上にあり、
前記第４の導電体は、前記第６の酸化物上にあり、
前記第２の絶縁体、前記第６の酸化物および前記第４の導電体は、前記第２の領域と重なる領域を有することを特徴とする半導体装置。
【請求項２】
前記第３の酸化物、前記第４の酸化物および第６の酸化物は、金属酸化物を含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の酸化物、前記第２の酸化物および前記第５の酸化物は、酸化物半導体を含むことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第１の層および前記第２の層は、金属および酸素を含むことを特徴とする請求項１乃至請求項３のいずれか一に記載の半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一に記載の半導体装置およびプリント基板を有することを特徴とするモジュール。
【請求項６】
請求項１乃至請求項４のいずれか一に記載の半導体装置、請求項５に記載のモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器。
【請求項７】
請求項１乃至請求項４のいずれか一に記載の半導体装置を複数個有し、
ダイシング用の領域を有する半導体ウエハ。
【請求項８】
第１の絶縁体上に第２の絶縁体を成膜し、
前記第２の絶縁体に、底部が前記第１の絶縁体に達する第１の開口部を形成し、
前記第１の開口部に第１のゲート電極を形成し、
前記第２の絶縁体上および前記第１のゲート電極上に、第１のゲート絶縁体を形成し、
前記第１のゲート絶縁体上に第１の酸化物を成膜し、
前記第１の酸化物上に第２の酸化物を成膜し、
前記第２の酸化物上に第３の酸化物を成膜し、
前記第３の酸化物上に導電体を成膜し、
前記導電体上に第１の層を形成し、
リソグラフィー法を用いて、前記第１の層を加工することで、底部に前記導電体が露出した第２の開口部を形成し、
リソグラフィー法を用いて前記第３の酸化物、前記導電体および前記第１の層を加工することで、前記第２の開口部、前記第３の酸化物、前記導電体、前記第１の層を含む第２の層を形成し、
前記第２の層をエッチングマスクとして、前記第２の酸化物および前記第１の酸化物を加工し、
前記第２の開口部の底部に露出した前記導電体および前記第３の酸化物を除去することで、前記第２の開口部の底部に前記第２の酸化物を露出させ、前記導電体をソース電極とドレイン電極に分離し、前記第３の酸化物を第４の酸化物と第５の酸化物に分離し、前記第１の層を第３の層と第４の層に分離し、前記第１の酸化物、前記第２の酸化物、前記ソース電極、前記ドレイン電極、第４の酸化物、第５の酸化物、前記第３の層および前記第４の層を含む第５の層を形成し、
酸化性ガスを含むプラズマ処理を行い、前記第１の酸化物中および前記第２の酸化物中に含まれる不純物を放出することで前記不純物を低減させ、
窒素ガスを含む雰囲気による熱処理および酸素ガスを含む雰囲気による熱処理を行ない、前記第１の酸化物中および前記第２の酸化物中に含まれる水素および水を放出することで前記水素および前記水を低減させ、
前記第５の層上に第６の酸化物を成膜し、
前記第６の酸化物上に第２のゲート絶縁体を形成し、
前記第２のゲート絶縁体上に第７の酸化物を形成し、
前記第７の酸化物上に、第２のゲート電極を形成し、
前記第７の酸化物を形成することによって、酸素を第２のゲート絶縁体に添加することを特徴とする半導体装置の作製方法。
【請求項９】
前記酸化性ガスは、一酸化二窒素を含むことを特徴とする請求項８に記載の半導体装置の作製方法。
【請求項１０】
前記第４の酸化物、前記第５の酸化物および前記第７の酸化物は、金属と酸素を有することを特徴とする請求項８または請求項９に記載の半導体装置の作製方法。
【請求項１１】
モジュールの作製方法であって、
前記モジュールは、請求項８乃至請求項１０のいずれか一に記載の半導体装置の作製方法を用いて作製された半導体装置、およびプリント基板を有することを特徴とするモジュールの作製方法。
【請求項１２】
電子機器の作製方法であって、
前記電子機器は、請求項８乃至請求項１０のいずれか一に記載の半導体装置の作製方法を用いて作製された半導体装置、請求項１１に記載のモジュールの作製方法を用いて作製されたモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、ならびに半導体装置の駆動方法に関する。または、本発明の一態様は、電子機器に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。
【背景技術】
【０００４】
半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００５】
例えば、酸化物半導体として、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を用いてトランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。
【０００６】
また、トランジスタのキャリア移動度の向上を目的として、電子親和力（または伝導帯下端準位）が異なる酸化物半導体を積層させる技術が開示されている（特許文献３及び特許文献４参照）。
【０００７】
また、近年では電子機器の小型化、軽量化に伴い、トランジスタなどを高密度に集積した集積回路の要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２０１１−１２４３６０号公報
【特許文献４】特開２０１１−１３８９３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
【００１０】
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
【００１１】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１２】
第１のトランジスタと、第１のトランジスタと電気特性が異なる第２のトランジスタと、を同一層上に設ける。例えば、第１のしきい値電圧を有する第１のトランジスタと、第２のしきい値電圧を有する第２のトランジスタと、を同一層上に設ける。第１のトランジスタのチャネルが形成される半導体と、第２のトランジスタのチャネルが形成される半導体に、それぞれ電子親和力が異なる半導体材料を用いる。
【００１３】
１つの半導体装置に異なる電気特性を有するトランジスタを設けることで、回路設計の自由度を高めることができる。その一方で、１つの半導体装置に異なる電気特性を有するトランジスタを設ける場合は、それぞれのトランジスタを別々に作製する必要があるため、当該半導体装置の作製工程数が大幅に増加する。作製工程数の大幅な増加は、歩留まりの低下を誘発し易く、半導体装置の生産性を著しく低下させる場合がある。本発明の一態様によれば、作製工程数が大幅に増加することなく、１つの半導体装置に異なる電気特性を有するトランジスタを設けることができる。
【００１４】
（１）
本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１乃至第４の導電体と、第１乃至第６の酸化物と、第１および第２の層と、第１および第２の絶縁体を有し、第１の絶縁体は、第１の導電体と重なる領域を有し、第１の酸化物は、第１の絶縁体上にあり、第２の酸化物は、第１の酸化物上にあり、第２の酸化物は、第１乃至第３の領域を有し、第２の領域は、第１の領域と第３の領域の間に挟まれ、第３の酸化物は、第２の酸化物上にあり、第２の導電体は第３の酸化物上にあり、第１の層は、第２の導電体上にあり、第３の酸化物、第２の導電体および第１の層は、第１の領域と重なる領域を有し、第４の酸化物は第２の酸化物上にあり、第３の導電体は第４の酸化物上にあり、第２の層は、第３の導電体上にあり、第４の酸化物、第３の導電体および第２の層は、第３の領域と重なる領域を有し、第５の酸化物は、第１の層と重なる領域と、第２の層と重なる領域と、第２の領域と重なる領域と、を有し、第２の絶縁体は、第５の酸化物上にあり、第６の酸化物は、第２の絶縁体上にあり、第４の導電体は、第６の酸化物上にあり、第２の絶縁体、第６の酸化物および第４の導電体は、第２の領域と重なる領域を有する半導体装置である。
【００１５】
（２）
本発明の一態様は、第３の酸化物、第４の酸化物および第６の酸化物は、金属酸化物を含む（１）に記載の半導体装置である。
【００１６】
（３）
本発明の一態様は、第１の酸化物、第２の酸化物および第５酸化物は、酸化物半導体を含む（１）または（２）に記載の半導体装置である。
【００１７】
（４）
本発明の一態様は、第１の層および第２の層は、金属および酸素を含む（１）乃至（３）のいずれか一に記載の半導体装置である。
【００１８】
（５）
本発明の一態様は、（１）乃至（４）のいずれか一に記載の半導体装置およびプリント基板を有するモジュールである。
【００１９】
（６）
本発明の一態様は、（１）乃至（４）のいずれか一に記載の半導体装置、（５）に記載のモジュール、およびスピーカーまたは操作キーを有する電子機器である。
【００２０】
（７）
本発明の一態様は、（１）乃至（４）のいずれか一に記載の半導体装置を複数個有し、ダイシング用の領域を有する半導体ウエハである。
【００２１】
（８）
本発明の一態様は、第１の絶縁体上に第２の絶縁体を成膜し、第２の絶縁体に、底部が第１の絶縁体に達する第１の開口部を形成し、第１の開口部に第１のゲート電極を形成し、第２の絶縁体上および第１のゲート電極上に、第１のゲート絶縁体を形成し、第１のゲート絶縁体上に第１の酸化物を成膜し、第１の酸化物上に第２の酸化物を成膜し、第２の酸化物上に第３の酸化物を成膜し、第３の酸化物上に導電体を成膜し、導電体上に第１の層を形成し、リソグラフィー法を用いて、第１の層を加工することで、底部に導電体が露出した第２の開口部を形成し、リソグラフィー法を用いて第３の酸化物、導電体および第１の層を加工することで、第２の開口部、第３の酸化物、導電体、第１の層を含む第２の層を形成し、第２の層をエッチングマスクとして、第２の酸化物および第１の酸化物を加工し、第２の開口部の底部に露出した導電体および第３の酸化物を除去することで、第２の開口部の底部に第２の酸化物を露出させ、導電体をソース電極とドレイン電極に分離し、第３の酸化物を第４の酸化物と第５の酸化物に分離し、第１の層を第３の層と第４の層に分離し、第１の酸化物、第２の酸化物、ソース電極、ドレイン電極、第４の酸化物、第５の酸化物、第３の層および第４の層を含む第５の層を形成し、酸化性ガスを含むプラズマ処理を行い、第１の酸化物中および第２の酸化物中に含まれる不純物を放出することで不純物を低減させ、窒素ガスを含む雰囲気による熱処理および酸素ガスを含む雰囲気による熱処理を行ない、第１の酸化物中および第２の酸化物中に含まれる水素および水を放出することで水素および水を低減させ、第５の層上に第６の酸化物を成膜し、第６の酸化物上に第２のゲート絶縁体を形成し、第２のゲート絶縁体上に第７の酸化物を形成し、第７の酸化物上に、第２のゲート電極を形成し、第７の酸化物を形成することによって、酸素を第２のゲート絶縁体に添加することを特徴とする半導体装置の作製方法である。
【００２２】
（９）
本発明の一態様は、酸化性ガスは、一酸化二窒素を含むことを特徴とする（８）に記載の半導体装置の作製方法である。
【００２３】
（１０）
本発明の一態様は、第４の酸化物、第５の酸化物および第７の酸化物は、金属と酸素を有することを特徴とする（８）または（９）に記載の半導体装置の作製方法である。
【００２４】
（１１）
本発明の一態様は、モジュールは、（８）乃至（１０）のいずれか一に記載の半導体装置の作製方法を用いて作製された半導体装置、およびプリント基板を有することを特徴とするモジュールの作製方法である。
【００２５】
（１２）
電子機器の作製方法であって、電子機器は、（８）乃至（１０）のいずれか一に記載の半導体装置の作製方法を用いて作製された半導体装置、（１１）に記載のモジュールの作製方法を用いて作製されたモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器の作製方法である。
【発明の効果】
【００２６】
本発明の一態様により、良好な電気特性を有する半導体装置を提供できる。本発明の一態様により、微細化または高集積化が可能な半導体装置を提供できる。本発明の一態様により、生産性の高い半導体装置を提供できる。
【００２７】
本発明の一態様により、長期間においてデータの保持が可能な半導体装置を提供できる。本発明の一態様により、情報の書き込み速度が速い半導体装置を提供できる。本発明の一態様により、設計自由度が高い半導体装置を提供できる。本発明の一態様により、消費電力を抑えることができる半導体装置を提供できる。本発明の一態様により、新規な半導体装置を提供できる。
【００２８】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２９】
【図１】本発明の一態様に係る半導体装置の断面図および半導体装置の電気特性を示す図。
【図２】本発明の一態様に係るトランジスタの上面を示す図。
【図３】本発明の一態様に係るトランジスタの断面を示す図。
【図４】本発明の一態様に係るトランジスタの断面を示す図。
【図５】本発明の一態様に係るトランジスタの断面を示す図。
【図６】本発明の一態様に係るトランジスタの作製方法を示す図。
【図７】本発明の一態様に係るトランジスタの作製方法を示す図。
【図８】本発明の一態様に係るトランジスタの作製方法を示す図。
【図９】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１０】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１１】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１２】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１３】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１４】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１５】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１６】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１７】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１８】本発明の一態様に係るトランジスタの作製方法を示す図。
【図１９】本発明の一態様に係るトランジスタの作製方法を示す図。
【図２０】本発明の一態様に係るトランジスタの作製方法を示す図。
【図２１】本発明の一態様に係るトランジスタの作製方法を示す図。
【図２２】本発明の一態様に係るトランジスタの作製方法を示す図。
【図２３】本発明の一態様に係るトランジスタの作製方法を示す図。
【図２４】本発明の一態様に係るトランジスタの作製方法を示す図。
【図２５】本発明の一態様に係るトランジスタの作製方法を示す図。
【図２６】本発明に係る酸化物半導体の原子数比の範囲を説明する図。
【図２７】ＩｎＭＺｎＯ４の結晶を説明する図。
【図２８】酸化物半導体の積層構造におけるバンド図。
【図２９】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。
【図３０】ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。
【図３１】ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。
【図３２】ａ−ｌｉｋｅ  ＯＳの断面ＴＥＭ像。
【図３３】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図３４】酸化物半導体膜をチャネル領域に用いるトランジスタにおけるエネルギーバンドを説明する図。
【図３５】実施の形態に係る、半導体装置の回路図。
【図３６】実施の形態に係る、半導体装置の断面構造を説明する図。
【図３７】実施の形態に係る、半導体装置の断面構造を説明する図。
【図３８】本発明の一態様に係る記憶装置を示す回路図。
【図３９】本発明の一態様に係る記憶装置を示す回路図。
【図４０】本発明の一態様を説明するための回路図およびタイミングチャート。
【図４１】本発明の一態様を説明するためのグラフおよび回路図。
【図４２】本発明の一態様を説明するための回路図およびタイミングチャート。
【図４３】本発明の一態様を説明するための回路図およびタイミングチャート。
【図４４】本発明の一態様を説明するためのブロック図、回路図および波形図。
【図４５】本発明の一態様を説明するための回路図およびタイミングチャート。
【図４６】本発明の一態様を説明するための回路図。
【図４７】本発明の一態様を説明するための回路図。
【図４８】本発明の一態様を説明するための回路図。
【図４９】本発明の一態様を説明するための回路図。
【図５０】本発明の一態様を説明するための回路図。
【図５１】本発明の一態様に係る半導体装置を示すブロック図。
【図５２】本発明の一態様に係る半導体装置を示す回路図。
【図５３】本発明の一態様に係る半導体装置を示す上面図。
【図５４】本発明の一態様に係る半導体装置を示すブロック図。
【図５５】本発明の一態様に係る半導体装置を示す断面図。
【図５６】本発明の一態様に係る半導体装置を示す断面図。
【図５７】本発明の一態様に係る半導体装置を示す上面図。
【図５８】本発明の一態様を説明するためのフローチャート、および半導体装置を示す斜視図。
【図５９】本発明の一態様に係る電子機器を示す斜視図。
【発明を実施するための形態】
【００３０】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
【００３１】
また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。
【００３２】
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
【００３３】
本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
【００３４】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【００３５】
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
【００３６】
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
【００３７】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【００３８】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
【００３９】
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００４０】
チャネル幅とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、チャネル長方向を基準として垂直方向のチャネル領域の長さを言う。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００４１】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
【００４２】
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００４３】
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
【００４４】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００４５】
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅｓ）が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【００４６】
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」および「直交」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００４７】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００４８】
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
【００４９】
また、本明細書等において、フォトリソグラフィ法によりレジストマスクを形成し、その後にエッチング工程（除去工程）を行う場合は、特段の説明がない限り、当該レジストマスクは、エッチング工程終了後に除去するものとする。
【００５０】
また、本明細書等において、高電源電位ＶＤＤ（「ＶＤＤ」または「Ｈ電位」ともいう。）とは、低電源電位ＶＳＳよりも高い電位の電源電位を示す。また、低電源電位ＶＳＳ（「ＶＳＳ」または「Ｌ電位」ともいう。）とは、高電源電位ＶＤＤよりも低い電位の電源電位を示す。また、接地電位（「ＧＮＤ」または「ＧＮＤ電位」ともいう。）をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接地電位より低い電位であり、ＶＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電位である。
【００５１】
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００５２】
また、本明細書等に示すトランジスタは、明示されている場合を除き、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、明示されている場合を除き、０Ｖよりも大きいものとする。
【００５３】
（実施の形態１）
異なる電気特性を有するトランジスタを同一層上に設けることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを同一層上に設けることで、半導体装置の集積度を高めることができる。本実施の形態では、作製工程数の増加を抑制しながら、異なる電気特性を有するトランジスタを同一層上に設ける実施形態の一例を説明する。
【００５４】
＜半導体装置１０００の構成例＞
図１（Ａ）は、半導体装置１０００を示す断面図である。半導体装置１０００はトランジスタ２００およびトランジスタ４００を有する。トランジスタ２００およびトランジスタ４００は、異なる構成を有する。また、図１（Ａ）では、基板２０１上に設けたトランジスタ２００およびトランジスタ４００の断面を示している。なお、図１（Ａ）は、図２にＬ１−Ｌ２の一点鎖線で示す部位の断面図に相当する。
【００５５】
図２は、半導体装置１０００の平面図である。また、図３は、図２にＬ１−Ｌ２の一点鎖線で示す部位の断面図である。また、図４は、図２にＷ１−Ｗ２、Ｗ３−Ｗ４、およびＷ５−Ｗ６の一点鎖線で示す部位の断面図である。図３において、Ｌ１−Ｌ２はトランジスタ２００、およびトランジスタ４００のチャネル長方向の断面図である。図４（Ａ）において、Ｗ１−Ｗ２はトランジスタ２００のチャネル幅方向の断面図である。また、図４（Ｂ）において、Ｗ３−Ｗ４はトランジスタ４００のソース領域またはドレイン領域の一方の断面図である。また、図４（Ｃ）において、Ｗ５−Ｗ６はトランジスタ４００のチャネル幅方向の断面図である。
【００５６】
ここで、図１（Ｂ）、および図１（Ｃ）に、トランジスタの電気特性の一つであるＶｇ−Ｉｄカーブを示す。図１（Ｂ）、および図１（Ｃ）に示すＶｇ−Ｉｄカーブは、横軸がトランジスタのゲートとソース間の電圧（Ｖｇ）を示している。また、縦軸はトランジスタのドレインに流れる電流（Ｉｄ）を対数で示している。
【００５７】
トランジスタ２００およびトランジスタ４００は、バックゲートを有するトランジスタである。図１（Ｂ）は、バックゲートの電位をソースまたはゲートと同電位としたときのトランジスタ２００のＶｇ−Ｉｄカーブを示す。また、図１（Ｃ）は、ゲートの電位をソースと同電位としたときのトランジスタ４００のＶｇ−Ｉｄカーブを示している。図１（Ｂ）、および図１（Ｃ）に示すとおり、トランジスタ２００とトランジスタ４００と、は異なる電気特性を有する。図１（Ｂ）および図１（Ｃ）においては、トランジスタ４００のＶｇ−Ｉｄカーブは、トランジスタ２００のＶｇ−Ｉｄカーブよりも、Ｖｇがプラスの方向にシフトしている。すなわち、トランジスタ４００は、トランジスタ２００よりもＶｔｈが大きいトランジスタである。
【００５８】
続いて、トランジスタ２００とトランジスタ４００について図面を用いて説明する。
【００５９】
〔トランジスタ２００〕
トランジスタ２００はトップゲート型のトランジスタの一種である。トランジスタ２００は、導電体２０５（導電体２０５ａ、導電体２０５ｂ、および導電体２０５ｃ）、絶縁体２２４、酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）、酸化物２３５（酸化物２３５ａおよび酸化物２３５ｂ）、酸化物２６２、導電体２４０（導電体２４０ａ、および導電体２４０ｂ）、層２４５（層２４５ａ、および層２４５ｂ）、絶縁体２５０、導電体２６０、層２７０、絶縁体２７２を有する（図３、および図４（Ａ）参照。）。
【００６０】
図３、および図４（Ａ）に示すトランジスタ２００は、基板２０１上に、絶縁体２１２、および絶縁体２１４を介して設けられている。具体的には、絶縁体２１２上に絶縁体２１４を有し、絶縁体２１４上に、絶縁体２１６を有する。また、絶縁体２１４、および絶縁体２１６の一部を除去して導電体２０５ａ、および導電体２０５ｂが埋め込まれている。さらに、導電体２０５ａ、および導電体２０５ｂ上に、導電体２０５ｃが設けられている。また、導電体２０５ｃ、および絶縁体２１６上に絶縁体２２４を有する。また、絶縁体２２４上に、酸化物２３０ａを有し、酸化物２３０ａ上に酸化物２３０ｂを有する。
【００６１】
酸化物２３０ｂは、第１の領域、第２の領域、および第３の領域を有する。第３の領域は、第１の領域と第２の領域に挟まれる。
【００６２】
また、トランジスタ２００は、酸化物２３０ｂの第１の領域上に酸化物２３５ａを有し、酸化物２３５ａ上に導電体２４０ａを有し、酸化物２３０ｂの第２の領域上に酸化物２３５ｂを有し、酸化物２３５ｂ上に導電体２４０ｂを有する。酸化物２３５ａおよび導電体２４０ａは、ソース電極ソース電極またはドレイン電極の一方としての機能を有し、酸化物２３５ｂおよび導電体２４０ｂは、ソース電極またはドレイン電極の他方としての機能を有する。よって、酸化物２３０ｂの第１の領域または第２の領域の一方は、ソース領域として機能でき、他方はドレイン領域として機能を有する。また、酸化物２３０ｂの第３の領域はチャネル形成領域として機能を有する。
【００６３】
また、トランジスタ２００は、導電体２４０ａ上に層２４５ａを有し、導電体２４０ｂ上に層２４５ｂを有する。また、層２４５ａ、層２４５ｂ、導電体２４０ａ、導電体２４０ｂ、酸化物２３５ａ、酸化物２３５ｂ、酸化物２３０ｂ、および酸化物２３０ａ上に、酸化物２３０ｃを有する。
【００６４】
また、酸化物２３０ｃ上に絶縁体２５０を有し、絶縁体２５０上に酸化物２６２を有し、酸化物２６２上に導電体２６０を有する。絶縁体２５０、酸化物２６２および導電体２６０は、第３の領域と重なる領域を有する。
【００６５】
また、トランジスタ２００は、導電体２６０上に層２７０を有する。層２７０および酸化物２３０ｃは、導電体２６０および酸化物２６２の端部を越えて延伸し、当該延伸部分で重畳する領域を有する。
【００６６】
また、本実施の形態では、トランジスタ２００を覆うように、絶縁体２７２を設けられている。絶縁体２７２上に、絶縁体２８０、絶縁体２８２、および絶縁体２８４が設けられている。
【００６７】
また、層２４５ａ、絶縁体２７２、絶縁体２８０、絶縁体２８２、および絶縁体２８４に設けられた、導電体２４０ａと重なる開口に、導電体２８５ａが設けられている。また、層２４５ｂ、絶縁体２７２、絶縁体２８０、絶縁体２８２、および絶縁体２８４に設けられた、導電体２４０ｂと重なる開口に、導電体２８５ｂが設けられている。
また、層２７０、絶縁体２７２、絶縁体２８０、絶縁体２８２、および絶縁体２８４に設けられた、導電体２６０と重なる開口に、導電体２８５ｃが設けられている。
【００６８】
また、本実施の形態では、絶縁体２８４上に導電体２８７ａ、導電体２８７ｂ、および導電体２８７ｃ、が設けられている。導電体２８７ａは、導電体２８５ａを介して導電体２４０ａと電気的に接続する。導電体２８７ｂは、導電体２８５ｂを介して導電体２４０ｂと電気的に接続する。
導電体２８７ｃは、導電体２８５ｃを介して導電体２６０と電気的に接続する。
【００６９】
なお、本実施の形態ではトランジスタ２００の酸化物２３０を上述の３層構造としているが、本発明の一態様はこれに限定されない。例えば、酸化物２３０を、酸化物２３０ａまたは酸化物２３０ｃの一方がない２層構造としても構わない。もしくは、酸化物２３０ａ、酸化物２３０ｂ、または酸化物２３０ｃのいずれか一を用いた単層構造としても構わない。または、酸化物２３０ａの上もしくは下、または酸化物２３０ｃの上もしくは下に、前述した半導体のいずれか一を有する４層構造としても構わない。または、酸化物２３０ａの上、酸化物２３０ａの下、酸化物２３０ｃの上、酸化物２３０ｃの下のいずれか二箇所以上に、酸化物２３０ａ、酸化物２３０ｂおよび酸化物２３０ｃとして例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
【００７０】
［ゲート電極とバックゲート電極］
導電体２０５または導電体２６０および酸化物２６２の一方はゲート電極として機能でき、他方はバックゲート電極として機能できる。一般に、ゲート電極とバックゲート電極は導電層で形成される。また、ゲート電極とバックゲート電極で半導体のチャネル形成領域を挟むように配置される。よって、バックゲート電極はゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【００７１】
導電体２０５と、導電体２６０および酸化物２６２は、どちらもゲート電極として機能することができる。よって、絶縁体２２４、および絶縁体２５０は、それぞれがゲート絶縁層として機能することができる。
【００７２】
なお、導電体２０５または導電体２６０および酸化物２６２の一方を、「ゲート電極」または「ゲート」という場合、他方を「バックゲート電極」または「バックゲート」という。例えば、トランジスタ２００において、導電体２０５を「ゲート電極」と言う場合、導電体２６０および酸化物２６２を「バックゲート電極」と言う。導電体２０５を「ゲート電極」として用いる場合は、トランジスタ２００をボトムゲート型のトランジスタの一種と考えることができる。導電体２０５と、導電体２６０および酸化物２６２のどちらか一方を、「第１のゲート電極」または「第１のゲート」といい、他方を「第２のゲート電極」または「第２のゲート」という場合がある。
【００７３】
酸化物２３０ｂを挟んで、導電体２０５と、導電体２６０および酸化物２６２を設けることで、更には、導電体２０５および導電体２６０および酸化物２６２を同電位とすることで、酸化物２３０ｂにおいてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ２００のオン電流が大きくなると共に、電界効果移動度が高くなる。
【００７４】
したがって、トランジスタ２００は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ２００の占有面積を小さくすることができる。よって、集積度の高い半導体装置を実現することができる。
【００７５】
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、平面視において、バックゲート電極を半導体よりも大きく形成し、バックゲート電極で半導体を覆うことで、電界遮蔽機能を高めることができる。
【００７６】
導電体２０５と、導電体２６０および酸化物２６２は、それぞれが外部からの電界を遮蔽する機能を有するため、導電体２０５の下方と、導電体２６０および酸化物２６２の上方に生じる荷電粒子等の電荷が酸化物２３０ｂのチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電荷を印加する−ＧＢＴ（Ｇａｔｅ  Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の劣化が抑制される。また、導電体２０５および導電体２６０は、ドレイン電極から生じる電界が半導体に作用しないように遮断することができる。よって、ドレイン電圧の変動に起因する、オン電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、導電体２０５と、導電体２６０および酸化物２６２に電位が供給されている場合において顕著に生じる。
【００７７】
なお、ＧＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＧＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＧＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
【００７８】
また、導電体２０５と、導電体２６０および酸化物２６２を有し、かつ導電体２０５と、導電体２６０および酸化物２６２を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタ間における電気特性のばらつきも同時に低減される。
【００７９】
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する＋ＧＢＴストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
【００８０】
また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体に光が入射することを防ぐことができる。よって、半導体の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
【００８１】
〔トランジスタ４００〕
トランジスタ４００はトップゲート型のトランジスタの一種である。トランジスタ４００は、導電体４０５（導電体４０５ａ、導電体４０５ｂ、および導電体４０５ｃ）、導電体４０６（導電体４０６ａ、導電体４０６ｂ、および導電体４０６ｃ）、導電体４０７（導電体４０７ａ、導電体４０７ｂ、および導電体４０７ｃ）、酸化物４３０、絶縁体４５０、酸化物４６２、導電体４６０、および層４７０を有する（図３、図４（Ｂ）、および図４（Ｃ）参照。）。
【００８２】
図３、図４（Ｂ）、および図４（Ｃ）に示すトランジスタ４００は、基板２０１上に、絶縁体２１２および絶縁体２１４を介して設けられている。具体的には、絶縁体２１４上に絶縁体２１６を有し、絶縁体２１４、および絶縁体２１６の一部を除去して導電体４０５ａ、導電体４０５ｂ、導電体４０６ａ、導電体４０６ｂ、導電体４０７ａ、および導電体４０７ｂが埋め込まれている。また、導電体４０５ａ、および導電体４０５ｂ上に、導電体４０５ｃを有し、導電体４０６ａ、および導電体４０６ｂ上に、導電体４０６ｃを有し、導電体４０７ａ、および導電体４０７ｂ上に、導電体４０７ｃを有する。また、導電体４０５、導電体４０６、導電体４０７、および絶縁体２１６上に絶縁体２２４を有する。
【００８３】
トランジスタ４００は、導電体４０５、導電体４０６、導電体４０７、および絶縁体２２４上に、酸化物４３０を有する。導電体４０５または導電体４０７の一方は、ソース電極またはドレイン電極の一方として機能でき、他方は、ソース電極またはドレイン電極の他方として機能できる。
【００８４】
また、酸化物４３０は、第１の領域、第２の領域、および第３の領域を有する。第３の領域は、少なくとも、第１の領域と第２の領域に挟まれる。
【００８５】
酸化物４３０の第１の領域は、導電体４０５と重なる。また、酸化物４３０の第２の領域は、導電体４０７と重なる。また、酸化物４３０の第３の領域はチャネル形成領域として機能できる。
【００８６】
また、トランジスタ４００は、酸化物４３０上に絶縁体４５０を有し、絶縁体４５０上に酸化物４６２を有し、酸化物４６２上に導電体４６０を有する。絶縁体４５０、導電体４６０および酸化物４６２は、酸化物４３０の第３の領域と重なる領域を有する。
【００８７】
また、トランジスタ４００は、導電体４６０上に層４７０を有する。層４７０および酸化物４３０は、導電体４６０の端部を越えて延伸し、当該延伸部分で重畳する領域を有する。
【００８８】
また、本実施の形態では、トランジスタ４００上に絶縁体２７２が設けられ、絶縁体２７２上に絶縁体２８０、絶縁体２８２、および絶縁体２８４が設けられている。
【００８９】
また、層４７０、絶縁体２７２、絶縁体２８０、絶縁体２８２、および絶縁体２８４に設けられた、導電体４６０と重なる開口に、導電体２８５ｄが設けられている。また、本実施の形態では、絶縁体２８４上に導電体２８７ｄが設けられている。導電体２８７ｄは、導電体２８５ｄを介して導電体４６０と電気的に接続する。
【００９０】
また、導電体４０６または導電体４６０および酸化物４６２の一方はゲート電極として機能でき、他方はバックゲート電極として機能できる。トランジスタ４００のその他の構成については、上述のトランジスタ２００の説明を参酌する。
【００９１】
なお、トランジスタ２００では、酸化物２３０ｂにチャネルが形成される。また、トランジスタ４００では酸化物４３０にチャネルが形成される。酸化物２３０ｂと酸化物４３０は、物理的性質の異なる半導体材料を用いることが好ましい。酸化物２３０ｂと酸化物４３０に物理的性質の異なる半導体材料を用いることで、トランジスタ２００とトランジスタ４００の電気特性を異ならせることができる。例えば、酸化物２３０ｂと酸化物４３０のそれぞれに、エネルギーバンドギャップの異なる半導体材料を用いることで、トランジスタ２００とトランジスタ４００の電界効果移動度を作り分けることも可能である。
【００９２】
また、例えば、酸化物４３０に、酸化物２３０ｂよりも電子親和力が小さい半導体材料を用いることで、トランジスタ４００のＶｔｈをトランジスタ２００よりも大きくすることができる。具体的には、酸化物４３０がＩｎ−Ｍ−Ｚｎ酸化物（Ｉｎと元素ＭとＺｎを含む酸化物）であり、酸化物２３０ｂもＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物４３０をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物２３０ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなる酸化物４３０、および酸化物２３０ｂを用いればよい。このようなＩｎ−Ｍ−Ｚｎ酸化物を用いることで、トランジスタ４００のＶｔｈをトランジスタ２００よりも大きくすることができる。
【００９３】
また、トランジスタ４００では酸化物４３０のチャネルが形成される領域が絶縁体２２４と絶縁体４５０に直接接しているため、界面散乱やトラップ準位の影響を受けやすい。よって、トランジスタ４００はトランジスタ２００よりもオン電流や電界効果移動度が小さくなる。また、トランジスタ４００はトランジスタ２００よりもＶｔｈが大きくなる。
【００９４】
＜構成材料について＞
〔基板〕
基板２０１として用いる材料に大きな制限はないが、少なくとも後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板２０１としてシリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどを材料とした化合物半導体基板等を用いることができる。また、ＳＯＩ基板や、半導体基板上に歪トランジスタやＦＩＮ型トランジスタなどの半導体素子が設けられたものなどを用いることもできる。または、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。すなわち、基板２０１は、単なる支持基板に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、トランジスタ２００、またはトランジスタ４００のゲート、ソース、またはドレインの少なくとも一つは、上記他のデバイスと電気的に接続されていてもよい。
【００９５】
また、基板２０１として、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることもできる。なお、基板２０１として、可撓性基板（フレキシブル基板）を用いてもよい。可撓性基板を用いる場合、可撓性基板上に、トランジスタや容量素子などを直接作製してもよいし、他の作製基板上にトランジスタや容量素子などを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板とトランジスタや容量素子などとの間に剥離層を設けるとよい。
【００９６】
可撓性基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。基板２０１に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板２０１に用いる可撓性基板は、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
【００９７】
〔絶縁体〕
絶縁体２１２、絶縁体２１４、絶縁体２１６、絶縁体２２４、絶縁体２５０、絶縁体４５０、絶縁体２７２、絶縁体２８０、絶縁体２８２、および絶縁体２８４は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
【００９８】
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
【００９９】
特に、絶縁体２１２、絶縁体２１４、絶縁体２７２、および絶縁体２８０は、不純物および酸素が透過しにくい絶縁性材料を用いて形成することが好ましい。例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁材料を、単層で、または積層で用いればよい。例えば、不純物および酸素が透過しにくい絶縁性材料として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。
【０１００】
絶縁体２１２、絶縁体２１４に不純物および酸素が透過しにくい絶縁性材料を用いることで、基板２０１側からトランジスタへの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。絶縁体２８０に不純物および酸素が透過しにくい絶縁性材料を用いることで、絶縁体２８０よりも上層からトランジスタへの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。
【０１０１】
なお、絶縁体２１２、絶縁体２１４、絶縁体２７２、および絶縁体２８０として、これらの材料で形成される絶縁層を複数積層して用いてもよい。また、絶縁体２１２、絶縁体２１４のどちらか一方を省略してもよい。
【０１０２】
ここで、不純物とは、水素、および水に代表される不純物のことである。
【０１０３】
例えば、酸化シリコンに対し、酸化アルミニウムは、３５０℃または４００℃の雰囲気下において、一時間当たりの酸素または水素の拡散距離が非常に小さい。従って、酸化アルミニウムは不純物および酸素が透過しにくい材料であるといえる。
【０１０４】
また、不純物および酸素が透過しにくい絶縁性材料の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００は、水素の拡散を抑制する膜で封止されていることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０１０５】
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ））などを用いて分析することができる。例えば、絶縁体２１２の水素の脱離量は、ＴＤＳにおいて、５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体２１２の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
【０１０６】
また、特に、絶縁体２１６、絶縁体２２４、絶縁体２８０、および絶縁体２８４は、誘電率が低いことが好ましい。例えば、絶縁体２１６、絶縁体２２４、絶縁体２８０、および絶縁体２８４の比誘電率は、３未満、好ましくは２．４未満、さらに好ましくは１．８未満であることが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。なお、不純物および酸素が透過しにくい絶縁性材料を用いて形成することが好ましい。
【０１０７】
また、酸化物２３０として酸化物半導体を用いる場合は、酸化物２３０中の水素濃度の増加を防ぐために、絶縁体中の水素濃度を低減することが好ましい。具体的には、絶縁体中の水素濃度を、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）において２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。特に、絶縁体２１６、絶縁体２２４、絶縁体２５０、絶縁体４５０、および絶縁体２８０の水素濃度を低減することが好ましい。少なくとも、酸化物２３０、または酸化物４３０と接する絶縁体２２４、絶縁体２５０、および絶縁体４５０の水素濃度を低減することが好ましい。
【０１０８】
また、酸化物２３０中の窒素濃度の増加を防ぐために、絶縁体中の窒素濃度を低減することが好ましい。具体的には、絶縁体中の窒素濃度を、ＳＩＭＳにおいて５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１０９】
また、絶縁体２２４の少なくとも酸化物２３０と接する領域と、絶縁体２５０の少なくとも酸化物２３０と接する領域は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁体２２４および絶縁体２５０として酸化シリコン層または酸化窒化シリコン層を用いる場合は、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層、または酸化窒化シリコン層を用いればよい。
【０１１０】
また、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
【０１１１】
例えば、絶縁体２２４および絶縁体２５０として、二酸化窒素（ＮＯ２）に起因するシグナルのスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁層を用いると好適である。
【０１１２】
なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁層中に準位を形成する。当該準位は、酸化物半導体のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁層と酸化物半導体の界面に拡散すると、当該準位が絶縁層側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層と酸化物半導体の界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁体２２４および絶縁体２５０として窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
【０１１３】
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁層としては、例えば、酸化窒化シリコン層を用いることができる。当該酸化窒化シリコン層は、ＴＤＳにおいて、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
【０１１４】
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アンモニアの放出量が多い絶縁層を用いることで窒素酸化物（ＮＯｘ）が低減される。
【０１１５】
また、絶縁体２１６、絶縁体２２４、絶縁体２５０、および絶縁体４５０の少なくとも１つは、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。具体的には、ＴＤＳにて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁体を用いることが好ましい。なお、加熱により放出される酸素を「過剰酸素」ともいう。
【０１１６】
また、過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて行うことができる。また、酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）を印加するプラズマ電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく対象となる膜内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。
【０１１７】
また、酸素ドープ処理によって、半導体の結晶性を高めることや、水素や水などの不純物を除去することなどができる場合がある。つまり、「酸素ドープ処理」は、「不純物除去処理」ともいえる。特に、酸素ドープ処理として、減圧状態で酸素を含むプラズマ処理を行うことで、対象となる絶縁体、または酸化物中の水素、および水に関する結合が切断されることにより、水素、および水が脱離しやすい状態に変化する。従って、加熱しながらのプラズマ処理、または、プラズマ処理後に加熱処理を行うことが好ましい。また、加熱処理後に、プラズマ処理を行い、さらに加熱処理を行うことで、対象となる膜中の不純物濃度を低減することができる。
【０１１８】
また、絶縁体２８０として、ポリイミド、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁体２８０を形成してもよい。
【０１１９】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０１２０】
絶縁体の形成方法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）などを用いればよい。
【０１２１】
また、層２４５ａ、層２４５ｂ、層２７０、および層４７０として上記の絶縁層を用いてもよい。層２４５ａ、層２４５ｂ、層２７０、および層４７０に絶縁層を用いる場合は、酸素が放出されにくい、および／または吸収されにくい絶縁層を用いることが好ましい。
【０１２２】
〔導電体〕
導電体２０５、導電体４０５、導電体４０６、導電体４０７、導電体２４０、導電体２６０および導電体４６０を形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０１２３】
また、前述した金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。
【０１２４】
なお、導電体２０５ａ、導電体２０５ｂ、導電体４０５ａ、導電体４０５ｂ、導電体４０６ａ、導電体４０６ｂ、導電体４０７ａ、導電体４０７ｂ、および導電体２８５（導電体２８５ａ、導電体２８５ｂ、導電体２８５ｃおよび導電体２８５ｄ）としては、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いればよい。また、埋め込み性の高い導電性材料と、チタン層、窒化チタン層、窒化タンタル層などのバリア層（拡散防止層）を組み合わせて用いてもよい。なお、導電体２８５を「コンタクトプラグ」という場合がある。
【０１２５】
特に、絶縁体２１２および絶縁体２１４と接する導電体２０５ａ、導電体４０５ａ、導電体４０６ａ、および導電体４０７ａに不純物および酸素が透過しにくい導電性材料を用いることが好ましい。また、絶縁体２７２および絶縁体２８２と接する、導電体２８５に不純物および酸素が透過しにくい導電性材料を用いることが好ましい。不純物および酸素が透過しにくい導電性材料として、例えば窒化タンタルが挙げられる。
【０１２６】
絶縁体２１２および絶縁体２１４に不純物および酸素が透過しにくい絶縁性材料を用い、導電体２０５ａ、導電体４０５ａ、導電体４０６ａ、および導電体４０７ａに不純物および酸素が透過しにくい導電性材料を用いることで、トランジスタ２００およびトランジスタ４００への不純物の拡散をさらに抑制することができる。よって、トランジスタ２００およびトランジスタ４００の信頼性をさらに高めることができる。
【０１２７】
また、層２４５ａおよび層２４５ｂとして上記の導電性材料を用いてもよい。層２４５ａ、および層２４５ｂに導電性材料を用いる場合は、酸素が放出されにくい、および／または吸収されにくい導電性材料を用いることが好ましい。
【０１２８】
〔酸化物〕
酸化物２３５ａ、酸化物２３５ｂ、酸化物２６２および酸化物４６２として、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。また、上記の材料で形成される酸化物を複数積層して用いてもよい。
【０１２９】
例えば、酸化物２３５ａおよび酸化物２３５ｂを酸素を含むプラズマを用いて上記材料を形成すると、酸化物２３０中へ酸素を添加することができる。酸化物２３０中へ酸素を添加することで、酸化物２３０の欠陥を修復し、結晶性を高めることや、水素および水などの不純物を除去することなどができる場合がある。
【０１３０】
また、上記材料には、水素を捕獲する機能を有する場合がある。例えば、絶縁体２８０などの絶縁体から拡散してくる水素を酸化物２３５ａおよび酸化物２３５ｂで捕獲し、酸化物２３０への水素の拡散をを防ぐことでき、酸化物２３０の欠陥の増加を抑制できる。
【０１３１】
また、例えば、酸化物２６２および酸化物４６２を酸素を含むプラズマを用いて上記材料を形成すると、絶縁体２５０および絶縁体４５０へ酸素を添加することができる。添加された酸素は絶縁体２５０中および絶縁体４５０中で過剰酸素となって、熱処理等によって、酸化物２３０中へ酸素を添加することができる。添加された酸素は、酸化物２３０の欠陥を修復し、結晶性を高めることや、水素および水などの不純物を除去することなどができる場合がある。
【０１３２】
また、上記材料には、水素を捕獲する機能を有する場合がある。例えば、絶縁体２５０中および絶縁体４５０中の水素を酸化物２６２および酸化物４６２で捕獲することで、絶縁体２５０中および絶縁体４５０中の水素濃度を低減することができる。また、絶縁体２５０および絶縁体４５０から酸化物２３０および酸化物４３０への水素の拡散を防ぐことができるので、酸化物２３０および酸化物４３０の欠陥の増加を抑制できる。
【０１３３】
つまり、酸化物２３５ａ、酸化物２３５ｂ、酸化物２６２および酸化物４６２として、上記材料を用いることで、トランジスタ２００およびトランジスタ４００の信頼性を高くすることができる。
【０１３４】
酸化物２３０、および酸化物４３０として、単結晶酸化物半導体、多結晶酸化物半導体、微結晶酸化物半導体、または非晶質酸化物半導体などを、単体でまたは組み合わせて用いることができる。なお、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、および酸化物４３０に、それぞれ異なる結晶状態を有する酸化物半導体を用いてもよいし、それぞれ異なる半導体材料を用いてもよい。
【０１３５】
また、酸化物半導体のバンドギャップは２ｅＶ以上あるため、酸化物２３０、および酸化物４３０に酸化物半導体を用いると、オフ電流が極めて少ないトランジスタを実現することができる。具体的には、ソースとドレイン間の電圧が３．５Ｖ、室温（代表的には２５℃）下において、チャネル幅１μｍ当たりのオフ電流を１×１０−２０Ａ未満、１×１０−２２Ａ未満、あるいは１×１０−２４Ａ未満とすることができる。すなわち、オンオフ比を２０桁以上１５０桁以下とすることができる。また、酸化物２３０に酸化物半導体を用いたトランジスタは、ソースとドレイン間の絶縁耐圧が高い。よって、信頼性の良好なトランジスタを提供できる。また、出力電圧が大きく高耐圧なトランジスタを提供できる。また、信頼性の良好な半導体装置などを提供できる。また、出力電圧が大きく高耐圧な半導体装置を提供することができる。
【０１３６】
酸化物２３０、および酸化物４３０に用いる酸化物半導体としては、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０１３７】
ここで、酸化物が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０１３８】
まず、図２６（Ａ）、図２６（Ｂ）、および図２６（Ｃ）を用いて、本発明に係る酸化物が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図２６には、酸素の原子数比については記載しない。また、酸化物が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
【０１３９】
図２６（Ａ）、図２６（Ｂ）、および図２６（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
【０１４０】
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
【０１４１】
また、二点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋γ）：２：（１−γ）の原子数比（−１≦γ≦１）となるラインを表す。また、図２６に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近傍値の酸化物は、スピネル型の結晶構造をとりやすい。
【０１４２】
図２６（Ａ）および図２６（Ｂ）では、本発明の一態様の酸化物が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
【０１４３】
一例として、図２７に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ４の結晶構造を示す。また、図２７は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。なお、図２７に示すＭ、Ｚｎ、酸素を有する層（以下、（Ｍ，Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。
【０１４４】
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図２７に示すように、インジウム、および酸素を有する層（以下、Ｉｎ層）が１に対し、元素Ｍ、亜鉛、および酸素を有する（Ｍ，Ｚｎ）層が２となる。
【０１４５】
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
【０１４６】
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物は、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚｎ］が大きくなると、酸化物が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が増加する。
【０１４７】
ただし、酸化物中において、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が非整数である場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造とが混在する層状構造となる場合がある。
【０１４８】
例えば、酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
【０１４９】
また、酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物中に複数の相が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場合がある。
【０１５０】
また、インジウムの含有率を高くすることで、酸化物のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い酸化物はインジウムの含有率が低い酸化物と比較してキャリア移動度が高くなるためである。
【０１５１】
一方、酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびその近傍値である原子数比（例えば図２６（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
【０１５２】
従って、本発明の一態様の酸化物は、キャリア移動度が高く、かつ、粒界が少ない層状構造となりやすい、図２６（Ａ）の領域Ａで示される原子数比を有することが好ましい。
【０１５３】
また、図２６（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物は、特に、結晶性が高く、キャリア移動度も高い優れた酸化物である。
【０１５４】
なお、酸化物が、層状構造を形成する条件は、原子数比によって一義的に定まらない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、図示する領域は、酸化物が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
【０１５５】
続いて、上記酸化物をトランジスタに用いる場合について説明する。
【０１５６】
なお、上記酸化物をトランジスタに用いることで、粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０１５７】
また、トランジスタには、キャリア密度の低い酸化物を用いることが好ましい。例えば、酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０１５８】
なお、高純度真性または実質的に高純度真性である酸化物は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０１５９】
また、酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【０１６０】
従って、トランジスタの電気特性を安定にするためには、酸化物中の不純物濃度を低減することが有効である。また、酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０１６１】
ここで、酸化物中における各不純物の影響について説明する。
【０１６２】
酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物において欠陥準位が形成される。このため、酸化物におけるシリコンや炭素の濃度と、酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１６３】
また、酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０１６４】
また、酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物において、窒素はできる限り低減されていることが好ましい。例えば、酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１６５】
また、酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中の水素はできる限り低減されていることが好ましい。具体的には、酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０１６６】
不純物が十分に低減された酸化物をトランジスタのチャネル領域に用いることで、安定した電気特性を付与することができる。
【０１６７】
続いて、該酸化物を２層構造、または３層構造とした場合について述べる。酸化物Ｓ１、酸化物Ｓ２、および酸化物Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、酸化物Ｓ１および酸化物Ｓ２の積層構造、および積層構造に接する絶縁体のバンド図と、酸化物Ｓ２および酸化物Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、について、図２８を用いて説明する。
【０１６８】
図２８（Ａ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図２８（Ｂ）は、絶縁体Ｉ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図２８（Ｃ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
【０１６９】
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物Ｓ２の伝導帯下端のエネルギー準位と、酸化物Ｓ１、酸化物Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物Ｓ１、酸化物Ｓ３の電子親和力よりも、酸化物Ｓ２の電子親和力が大きく、酸化物Ｓ１、酸化物Ｓ３の電子親和力と、酸化物Ｓ２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
【０１７０】
図２８（Ａ）、図２８（Ｂ）、および図２８（Ｃ）に示すように、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、酸化物Ｓ１と酸化物Ｓ２との界面、または酸化物Ｓ２と酸化物Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
【０１７１】
具体的には、酸化物Ｓ１と酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物Ｓ１、酸化物Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０１７２】
このとき、キャリアの主たる経路は酸化物Ｓ２となる。酸化物Ｓ１と酸化物Ｓ２との界面、および酸化物Ｓ２と酸化物Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
【０１７３】
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物Ｓ１、酸化物Ｓ３を設けることにより、トラップ準位を酸化物Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
【０１７４】
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ１との界面、および酸化物Ｓ２と酸化物Ｓ３との界面が、主にチャネル領域として機能する。例えば、酸化物Ｓ１、酸化物Ｓ３には、図２６（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物を用いればよい。なお、図２６（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、またはその近傍値である原子数比を示している。
【０１７５】
特に、酸化物Ｓ２に領域Ａで示される原子数比の酸化物を用いる場合、酸化物Ｓ１および酸化物Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物を用いることが好ましい。また、酸化物Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物を用いることが好適である。
【０１７６】
また、本明細書等において、チャネルが形成される半導体に酸化物半導体を用いたトランジスタを「ＯＳトランジスタ」ともいう。また、本明細書等において、チャネルが形成される半導体に結晶性を有するシリコンを用いたトランジスタを「結晶性Ｓｉトランジスタ」ともいう。
【０１７７】
結晶性Ｓｉトランジスタは、ＯＳトランジスタよりも比較的高い移動度を得やすい。一方で、結晶性Ｓｉトランジスタは、ＯＳトランジスタのように極めて少ないオフ電流の実現が困難である。よって、半導体に用いる半導体材料は、目的や用途に応じて適宜使い分けることが肝要である。例えば、目的や用途に応じて、ＯＳトランジスタと結晶性Ｓｉトランジスタなどを組み合わせて用いてもよい。
【０１７８】
酸化物２３０、および酸化物４３０として酸化物半導体を用いる場合は、酸化物半導体をスパッタリング法で形成することが好ましい。酸化物半導体は、スパッタリング法で形成すると酸化物半導体の密度を高められるため、好適である。スパッタリング法で酸化物半導体を形成する場合、スパッタリングガスには、希ガス（代表的にはアルゴン）、酸素、または、希ガスおよび酸素の混合ガスを用いればよい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスや希ガスは、露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いる。高純度化されたスパッタリングガスを用いて成膜することで、酸化物半導体に水分等が取り込まれることを可能な限り防ぐことができる。
【０１７９】
また、スパッタリング法で酸化物半導体を形成する場合、スパッタリング装置が有する成膜室内の水分を可能な限り除去することが好ましい。例えば、クライオポンプのような吸着式の真空排気ポンプを用いて、成膜室内を高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、成膜室内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下、好ましく５×１０−５Ｐａ以下とすることが好ましい。
【０１８０】
また、酸化物２３０ｂは、酸化物２３０ａおよび酸化物２３０ｃよりも電子親和力の大きい酸化物を用いる。例えば、酸化物２３０ｂとして、酸化物２３０ａおよび酸化物２３０ｃよりも電子親和力が０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０１８１】
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、酸化物２３０ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
【０１８２】
ただし、酸化物２３０ａ、および酸化物２３０ｃが、酸化ガリウムであっても構わない。例えば、酸化物２３０ｃとして、酸化ガリウムを用いると導電体２０５と酸化物２３０との間に生じるリーク電流を低減することができる。即ち、トランジスタ２００のオフ電流を小さくすることができる。
【０１８３】
このとき、ゲート電圧を印加すると、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃのうち、電子親和力の大きい酸化物２３０ｂにチャネルが形成される。
【０１８４】
ＯＳトランジスタに安定した電気特性を付与するためには、酸化物半導体中の不純物及び酸素欠損を低減して高純度真性化し、少なくとも酸化物２３０ｂを真性または実質的に真性と見なせる酸化物半導体とすることが好ましい。また、少なくとも酸化物２３０ｂ中のチャネル形成領域が真性または実質的に真性と見なせる半導体とすることが好ましい。
【０１８５】
また、層２４５ａ、および層２４５ｂを酸化物２３０、または酸化物４３０と同様の材料および方法で形成してもよい。層２４５ａ、および層２４５ｂに酸化物半導体を用いる場合は、酸素が放出されにくい、または吸収されにくい酸化物半導体を用いることが好ましい。
【０１８６】
〔変形例〕
本実施の形態の変形例として、図５に示すように、絶縁体２２４に凸部を形成してもよい。
【０１８７】
［ｓ−ｃｈａｎｎｅｌ構造］
図５（Ｂ）に示すように、トランジスタ２００は、チャネル幅方向において、酸化物２３０ｂが導電体２０５、および導電体２６０および酸化物２６２に囲まれている。前述した通り、絶縁体２２４は凸部を有する。また、酸化物２３０ａと酸化物２３０ｂは当該凸部上に設けられている。当該凸部を設けることで、当該凸部と重ならない領域（酸化物２３０ｂと重ならない領域）における酸化物２６２の底面を、酸化物２３０ｂの底面よりも基板に近づけることができる。当該凸部の高さは、絶縁体２５０の厚さ以上であることが好ましい。または、当該凸部の高さは、絶縁体２５０の厚さと酸化物２３０ｃの厚さの合計以上であることが好ましい。よって、酸化物２３０ｂの側面を導電体２６０および酸化物２６２で覆うことができる。
【０１８８】
つまり、トランジスタ２００を、導電体２０５、と導電体２６０および酸化物２６２の電界によって酸化物２３０ｂを電気的に取り囲むことができる構造とすることができる。このように、導電体の電界によって、チャネルが形成される半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。ｓ−ｃｈａｎｎｅｌ構造のトランジスタ２００は、酸化物２３０ｂ全体（バルク）にチャネルを形成することもできる。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくすることができ、さらに大きいオン電流（トランジスタがオン状態のときにソースとドレインの間に流れる電流）を得ることができる。また、導電体２０５と、導電体２６０および酸化物２６２の電界によって、酸化物２３０ｂに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくすることができる。なお、チャネル幅を小さくすることで、ｓ−ｃｈａｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などを高めることができる。
【０１８９】
また、図５に示すように、ゲート電極として、導電体２６０、および酸化物２６２を積層して設けてもよい。この時、酸化物２６２には、酸素を含む導電性材料を用いることが好ましい。酸素を含む導電性材料を酸化物半導体側に設けることで、当該導電性材料を成膜する際に、酸化物半導体に酸素を供給することができる。また、当該導電性材料から離脱した酸素を、酸化物半導体に供給することができる。
【０１９０】
また、図５に示すように、絶縁体２５０、および絶縁体４５０を、層２７０、または層４７０で覆われる構造としてもよい。その場合、当該構造を形成し、絶縁体２７２、または絶縁体２８０を形成する前に、加熱処理を行うことが好ましい。加熱処理を行うことで、酸化物２６２または酸化物４６２からの過剰酸素が、絶縁体２５０の側面、または絶縁体４５０の側面を通過して、トランジスタの領域外に拡散することなく、効率的に酸化物２３０、または酸化物４３０へ、供給することができる。また、加熱処理により、酸化物２３０、または酸化物４３０の側面から、不純物である水素、および水が、トランジスタの領域外へと拡散することで、酸化物２３０、または酸化物４３０内の不純物濃度を低減することができる。
【０１９１】
＜成膜方法について＞
絶縁体を形成するための絶縁性材料、導電体を形成するための導電性材料、または半導体を形成するための半導体材料は、スパッタリング法、スピンコート法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、高密度プラズマＣＶＤ（Ｈｉｇｈ  ｄｅｎｓｉｔｙ  ｐｌａｓｍａ  ＣＶＤ）法、ＬＰＣＶＤ（ｌｏｗ  ｐｒｅｓｓｕｒｅ  ＣＶＤ）法、ＡＰＣＶＤ（ａｔｍｏｓｐｈｅｒｉｃ  ｐｒｅｓｓｕｒｅ  ＣＶＤ）法等を含む）、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、または、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、または、ＰＬＤ（Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
【０１９２】
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法、ＡＬＤ法、または熱ＣＶＤ法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、また、欠陥の少ない膜が得られる。
【０１９３】
なお、ＡＬＤ法により成膜する場合は、材料ガスとして塩素を含まないガスを用いることが好ましい。
【０１９４】
＜半導体装置１０００の作製方法例＞
半導体装置１０００の作製方法例について図６乃至図２５を用いて説明する。図６乃至図２５中のＬ１−Ｌ２断面は、図２にＬ１−Ｌ２の一点鎖線で示す部位の断面に相当する。また、図６乃至図２５中のＷ１−Ｗ２、Ｗ３−Ｗ４、およびＷ５−Ｗ６断面は、図２にＷ１−Ｗ２、Ｗ３−Ｗ４、およびＷ５−Ｗ６の一点鎖線で示す部位の断面に相当する。
【０１９５】
まず、基板２０１上に絶縁体２１２、絶縁体２１４、および絶縁体２１６を順に形成する。本実施の形態では、基板２０１として単結晶シリコン基板（ｐ型の半導体基板、またはｎ型の半導体基板を含む）を用いる。
【０１９６】
本実施の形態では、絶縁体２１２として、ＡＬＤ法により酸化アルミニウムを形成する。ＡＬＤ法を用いて絶縁層を形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える絶縁層を形成することができる。
【０１９７】
本実施の形態では、絶縁体２１４として、スパッタリング法により酸化アルミニウムを形成する。また、本実施の形態では、絶縁体２１６としてＣＶＤ法により、酸化窒化シリコンを形成する。なお、前述した通り、絶縁体２１６は過剰酸素を含む絶縁層であることが好ましい。また、絶縁体２１６の形成後に酸素ドープ処理を行ってもよい。
【０１９８】
次に、試料表面上にレジストマスク２９０を形成する（図６参照。）。レジストマスク２９０の形成は、フォトリソグラフィ法、印刷法、インクジェット法等を適宜用いて行うことができる。レジストマスク２９０を印刷法やインクジェット法などで形成すると、フォトマスクを使用しないため製造コストを低減できる。
【０１９９】
フォトリソグラフィ法によるレジストマスクの形成は、感光性レジストにフォトマスクを介して光を照射し、現像液を用いて感光した部分（または感光していない部分）のレジストを除去して行なうことができる。感光性レジストに照射する光は、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）光などがある。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。なお、レジストマスクの除去は、アッシングなどのドライエッチング法または専用の剥離液などを用いたウェットエッチング法で行うことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
【０２００】
レジストマスク２９０をマスクとして用いて、少なくとも絶縁体２１６の一部を選択的に除去して開口を形成する（図７参照。）。その後、レジストマスクを除去する。なお、開口の形成時に、絶縁体２１４の一部も除去される場合がある。絶縁体２１６の除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
【０２０１】
次に、絶縁体２１２および絶縁体２１６上に、導電体２０５ａ、導電体４０５ａ、導電体４０６ａ、および導電体４０７ａとなる導電膜、および導電体２０５ｂ、導電体４０５ｂ、導電体４０６ｂ、および導電体４０７ｂとなる導電膜を形成する（図８参照。）。本実施の形態では、導電体２０５ａ、導電体４０５ａ、導電体４０６ａ、および導電体４０７ａとなる導電膜としてスパッタリング法により酸化タンタルを形成する。また、導電体２０５ｂ、導電体４０５ｂ、導電体４０６ｂ、および導電体４０７ｂとなる導電膜として、例えば、ＭＣＶＤ法によりタングステンを形成する。
【０２０２】
次に、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理（「ＣＭＰ処理」ともいう。）を行なう（図９参照。なお、図中の矢印はＣＭＰ処理を表す。）。ＣＭＰ処理によって、導電膜の一部が除去される。この時、絶縁体２１６の表面の一部も除去される場合がある。ＣＭＰ処理を行うことで試料表面の凹凸が低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
【０２０３】
続いて、絶縁体２１６、導電体２０５ａ、導電体４０５ａ、導電体４０６ａ、導電体４０７ａ、導電体２０５ｂ、導電体４０５ｂ、導電体４０６ｂ、および導電体４０７ｂ上に、導電体２０５ｃ、導電体４０５ｃ、導電体４０６ｃ、および導電体４０７ｃとなる導電膜を形成する。本実施の形態では、導電体２０５ｃ、導電体４０５ｃ、導電体４０６ｃ、および導電体４０７ｃとなる導電膜としてスパッタリング法により窒化タンタルを形成する。
【０２０４】
次に、試料表面上にレジストマスク２９１を形成する（図１０参照。）。レジストマスク２９１をマスクとして用いて、導電体２０５ｃ、導電体４０５ｃ、導電体４０６ｃ、および導電体４０７ｃを形成することで、導電体２０５、導電体４０５、導電体４０６、および導電体４０７を形成する（図１１参照。）。
【０２０５】
絶縁体２１６、導電体２０５、導電体４０５、導電体４０６、および導電体４０７上に、絶縁体２２４を形成する。本実施の形態では、絶縁体２２４としてＣＶＤ法により、酸化窒化シリコンを形成する。なお、前述した通り、絶縁体２２４は過剰酸素を含む絶縁層であることが好ましい。また、絶縁体２２４の形成後に酸素ドープ処理を行ってもよい。
【０２０６】
続いて、絶縁体２２４上に、レジストマスク２９２を形成する（図１２参照。）。レジストマスク２９２をマスクとして用いて、絶縁体２２４に開口を形成する。なお、開口は導電体４０５ｃ、および導電体４０７ｃ上に設ける（図１３参照。）。
【０２０７】
次に、酸化膜２３０Ａ、酸化膜２３０Ｂ、酸化膜２３５Ａ、導電膜２４０Ａ、および膜２４５Ａを順に形成する。本実施の形態では、酸化膜２３０Ａをスパッタリング法で形成する。また、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。
【０２０８】
また、酸化膜２３０Ａの形成時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４、および絶縁体２１６に供給される場合がある。スパッタリングガスに含まれる酸素が多いほど、絶縁体２２４、および絶縁体２１６に供給される酸素も増加する。従って、絶縁体２２４、絶縁体２１６に過剰酸素を有する領域を形成することができる。また、絶縁体２２４、および絶縁体２１６に供給された酸素の一部は、絶縁体２２４、および絶縁体２１６中に残存する水素と反応して水となり、後の加熱処理によって絶縁体２２４、および絶縁体２１６から放出される。このようにして、絶縁体２２４、および絶縁体２１６中の水素濃度を低減することができる。
【０２０９】
従って、スパッタリングガスに含まれる酸素の割合は、７０％以上が好ましく、８０％以上がさらに好ましく、１００％がより好ましい。酸化膜２３０Ａに過剰酸素を含む酸化物を用いることで、後の加熱処理によって酸化物２３０ｂに酸素を供給することができる。
【０２１０】
続いて、酸化膜２３０Ｂをスパッタリング法で形成する。この時、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体を用いたトランジスタは、比較的高い電界効果移動度が得られる。
【０２１１】
酸化膜２３０Ｂに酸素欠乏型の酸化物半導体を用いる場合は、酸化膜２３０Ａに過剰酸素を含む酸化膜を用いることが好ましい。また、酸化膜２３０Ｂの形成後に酸素ドープ処理を行ってもよい。
【０２１２】
次に、酸化膜２３５Ａをスパッタリング法で形成する。酸化膜２３５Ａは、上述の酸化物２３５ａおよび酸化物２３５ｂと同様の材料を使用することができる。上述の材料を用いることで、酸化膜２３０Ｂに酸素を添加することができる。
【０２１３】
次に、本実施の形態では、導電膜２４０Ａとして、窒化タンタルをスパッタリング法で形成する。窒化タンタルは、耐酸化性が高いため、後工程において加熱処理を行う場合に好ましい。
【０２１４】
次に、膜２４５Ａを形成する。本実施の形態では、膜２４５Ａとして、ＡＬＤ法により酸化アルミニウムを形成する。ＡＬＤ法を用いて形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える膜を形成することができる。
【０２１５】
次に、膜２４５Ａ上にフォトリソグラフィ法によりレジストマスク２９３を形成する（図１４参照。）。レジストマスク２９３をマスクとして用いて、膜２４５Ａの一部を選択的に除去することで、開口を有する膜２４５Ｂを形成する（図１５参照。）。
【０２１６】
なお、開口を形成する際に、膜２４５Ｂの開口側の側面は、導電膜２４０Ａの上面に対して、角度を有することが好ましい。なお、角度は、３０度以上９０度以下、好ましくは４５度以上８０度以下とする。また、本レジストマスクによる開口の形成は、最小加工寸法を用いて行うことが好ましい。つまり、膜２４５Ｂは、幅が最小加工寸法の開口部を有する。
【０２１７】
次に、膜２４５Ｂ上に、フォトリソグラフィ法により、レジストマスク２９４を形成する（図１６参照。）。レジストマスク２９４をマスクとして用いて、膜２４５Ｂ、酸化膜２３５Ａおよび導電膜２４０Ａの一部を選択的に除去し、島状の酸化膜２３５Ｂおよび導電膜２４０Ｂを形成する（図１７参照。なお、レジストマスクは省略する。）。この時、膜２４５Ｂから、層２４５ａ、および層２４５ｂが形成する。なお、膜２４５Ｂの開口の幅を最小加工寸法とした場合、層２４５ａ、および層２４５ｂの間の距離は、最小加工寸法となる。
【０２１８】
続いて、導電膜２４０Ｂをマスクとして酸化膜２３０Ａ、および酸化膜２３０Ｂの一部を選択的に除去する（図１８参照。）。このとき、同時に絶縁体２２４の一部も除去される場合がある。その後レジストマスクを除去することにより、島状の酸化物２３０ａ、島状の酸化物２３０ｂ、島状の酸化膜２３５Ｂ、導電膜２４０Ｂ、および層２４５ａと層２４５ｂと、の積層構造を形成することができる。
【０２１９】
なお、酸化膜２３０Ａ、酸化膜２３０Ｂ、酸化膜２３５Ｂ、導電膜２４０Ａ、および膜２４５Ａの除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
【０２２０】
次に、酸化物２３０ａ、および酸化物２３０ｂに含まれる水分または水素などの不純物を低減して、酸化物２３０ａ、および酸化物２３０ｂを高純度化するために、加熱処理を行うことが好ましい。
【０２２１】
また、加熱処理の前に、酸化性ガスを用いたプラズマ処理を行ってもよい。例えば、亜酸化窒素ガスを用いたプラズマ処理を行う。当該プラズマ処理を行うことで、露出した絶縁層中のフッ素濃度を低減することができる。また、試料表面の有機物を除去する効果も得られる。
【０２２２】
加熱処理は、例えば、窒素や希ガスなどを含む不活性ガス雰囲気下、酸化性ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で行なう。なお、「酸化性ガス雰囲気」とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、「不活性ガス雰囲気」とは、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。加熱処理中の圧力に特段の制約はないが、加熱処理は減圧下で行なうことが好ましい。
【０２２３】
また、加熱処理を行うことにより、不純物の放出と同時に絶縁体２２４に含まれる酸素を酸化物２３０ａ、および酸化物２３０ｂ中に拡散させ、該酸化物に含まれる酸素欠損を低減することができる。なお、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。なお、加熱処理は酸化物２３０ａ、および酸化物２３０ｂの形成後であればいつ行ってもよい。
【０２２４】
加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。処理時間は２４時間以内とする。２４時間を超える加熱処理は生産性の低下を招くため好ましくない。
【０２２５】
本実施の形態では、窒素ガス雰囲気中で４００℃、１時間の加熱処理を行った後、窒素ガスを酸素ガスに換えて、さらに４００℃、１時間の加熱処理を行なう。始めに窒素ガス雰囲気中で加熱処理を行うことにより、酸化物２３０ａ、および酸化物２３０ｂに含まれる水分または水素などの不純物が放出されて、酸化物２３０ａ、および酸化物２３０ｂ中の不純物濃度が低減される。続いて酸素ガス雰囲気中で加熱処理を行うことにより、酸化物２３０ａ、および酸化物２３０ｂ中に酸素が導入される。
【０２２６】
また、加熱処理時、導電膜２４０Ｂの上面の一部は、層２４５ａ、および層２４５ｂに覆われているため、上面からの酸化を防ぐことができる。
【０２２７】
続いて、層２４５ａ、および層２４５ｂをマスクとして、ドライエッチング法を用いることで、導電膜２４０Ｂおよび酸化膜２３５Ｂの一部を選択的に除去する。該エッチング工程により、導電膜２４０Ｂを、導電体２４０ａと導電体２４０ｂに分離し、酸化膜２３５Ｂを、酸化物２３５ａと酸化物２３５ｂに分離する。
【０２２８】
ドライエッチングに使用するガスは、例えば、Ｃ４Ｆ６ガス、Ｃ２Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガス、ＳＦ６ガスまたはＣＨＦ３ガスなどを単独または２以上のガスを混合して用いることができる。または、上記ガスに酸素ガス、ヘリウムガス、アルゴンガスまたは水素ガスなどを適宜添加することができる。特に、プラズマによって有機物を生成することができるガスを用いることが好ましい。例えば、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、またはＣＨＦ３ガスのいずれか一に、ヘリウムガス、アルゴンガスまたは水素ガスなどを適宜添加したものを使用することが好ましい。
【０２２９】
有機物を生成することができるガスを用いて、層２４５ａ、および層２４５ｂの側面に有機物２９５を付着させながら、導電膜２４０Ｂをエッチングすることで、テーパ―角を有する導電体２４０ａ、およびテーパ―角を有する導電体２４０ｂを形成する事ができる（図１９参照）。
【０２３０】
導電体２４０ａ、および導電体２４０ｂは、本トランジスタのソース電極およびドレイン電極としての機能を有するので、導電体２４０ａと導電体２４０ｂのお互いに向かい合う間隔の長さは、本トランジスタのチャネル長と呼ぶことができる。つまり、膜２４５Ｂの開口の幅を最小加工寸法とした場合、層２４５ａ、および層２４５ｂの間の距離は、最小加工寸法であるため、最小加工寸法より小さなゲート線幅およびチャネル長を形成することができる（図２０参照）。
【０２３１】
なお、膜２４５Ｂの開口の側面が有する角度は、導電膜２４０Ｂのエッチング速度と、層２４５ａ、および層２４５ｂの側面に堆積する有機物２９５の堆積速度の比に応じて制御することができる。例えば、該エッチング速度と有機物２９５の堆積速度の比が１：１であれば角度は４５度とすればよい。
【０２３２】
エッチング速度と有機物２９５の堆積速度の比は、エッチングに使用するガスに応じて、適宜エッチング条件を設定すればよい。例えば、エッチングガスとして、Ｃ４Ｆ８ガスとアルゴンガスの混合ガスを使用して、エッチング装置の高周波電力とエッチング圧力を制御することでエッチング速度と有機物２９５の堆積速度の比を制御することができる。
【０２３３】
また、ドライエッチング法により導電体２４０ａ、および導電体２４０ｂを形成した場合は、露出した酸化物２３０ｂにエッチングガスの残留成分などの不純物元素が付着する場合がある。例えば、エッチングガスとして塩素系ガスを用いると、塩素などが付着する場合がある。また、エッチングガスとして炭化水素系ガスを用いると、炭素や水素などが付着する場合がある。このため、酸化物２３０ｂの露出した表面に付着した不純物元素を低減することが好ましい。当該不純物元素の低減は、例えば、希フッ酸などを用いた洗浄処理、オゾンなどを用いた洗浄処理、または紫外線などを用いた洗浄処理で行なえばよい。なお、複数の洗浄処理を組み合わせてもよい。
【０２３４】
また、酸化性ガスを用いたプラズマ処理を行ってもよい。例えば、亜酸化窒素ガスを用いたプラズマ処理を行う。当該プラズマ処理を行うことで、酸化物２３０ｂ中のフッ素濃度を低減することができる。また、試料表面の有機物を除去する効果も得られる。
【０２３５】
また、露出した酸化物２３０ｂに対して、酸素ドープ処理を行ってもよい。また、先述した加熱処理を行ってもよい。
【０２３６】
また、例えば、層２４５ａ、および層２４５ｂをマスクとして加工を行うことで、導電膜２４０Ｂと、絶縁体２２４との選択比が比較的高いエッチングガスを用いることができる。従って、絶縁体２２４の膜厚が薄い構造においても、下方にある配線層まで、オーバーエッチングされることを防止することができる。また、絶縁体２２４の膜厚を薄くすることで導電体２０５からの電圧が効率的にかかる為、消費電力が低いトランジスタを提供することができる。
【０２３７】
次に、後に酸化物２３０ｃ、および酸化物４３０となる酸化膜２３０Ｃを形成する（図２１参照。）。本実施の形態では、酸化膜２３０Ｃとして酸化膜２３０Ａと同じ条件で形成した過剰酸素を多く含む酸化物を用いる。酸化膜２３０Ｃに過剰酸素を含む酸化物を用いることで、後の加熱処理によって酸化物２３０ｂに酸素を供給することができる。
【０２３８】
また、酸化物２３０ａと同様に、酸化物２３０ｃ、および酸化物４３０となる酸化膜２３０Ｃの形成時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４、および絶縁体２１６に供給され、過剰酸素領域を形成する場合がある。また、絶縁体２１６、および絶縁体２２４中に供給された酸素の一部は、絶縁体２２４、および絶縁体２１６中に残存する水素と反応して水となり、後の加熱処理によって絶縁体２２４、および絶縁体２１６から放出される。よって、絶縁体２２４、および絶縁体２１６中の水素濃度を低減することができる。
【０２３９】
なお、酸化膜２３０Ｃを形成後に、酸素ドープ処理、または加熱処理の一方、あるいは両方を行ってもよい。加熱処理を行うことで、酸化物２３０ａおよび酸化膜２３０Ｃに含まれる酸素を酸化物２３０ｂに供給することができる。酸化物２３０ｂに酸素を供給することで、酸化物２３０ｂ中の酸素欠損を低減することができる。よって、酸化物２３０ｂに酸素欠乏型の酸化物半導体を用いる場合は、酸化膜２３０Ｃに過剰酸素を含む半導体を用いることが好ましい。
【０２４０】
酸化膜２３０Ｃの一部は、酸化物２３０ｂのチャネル形成領域と接する。また、酸化物２３０ｂのチャネルが形成される領域の上面および側面は、酸化膜２３０Ｃによって覆われる。このようにして、酸化物２３０ｂを、酸化物２３０ａと酸化膜２３０Ｃで取り囲むことができる。酸化物２３０ｂを、酸化物２３０ａと酸化膜２３０Ｃで取り囲むことで、後の工程において生じる不純物の酸化物２３０ｂへの拡散を抑制することができる。
【０２４１】
次に、酸化膜２３０Ｃ上に絶縁膜２５０Ａを形成する。本実施の形態では、絶縁膜２５０ＡとしてＣＶＤ法により酸化窒化シリコンを形成する。なお、絶縁膜２５０Ａは過剰酸素を含む絶縁層であることが好ましい。また、絶縁膜２５０Ａに酸素ドープ処理を行ってもよい。また、絶縁膜２５０Ａ形成後に、加熱処理を行ってもよい。
【０２４２】
つぎに酸化膜２６２Ａを形成する。酸化膜２６２Ａとしては酸化膜２３５Ａと同様の材料を用いることができる。酸化膜２３５Ａと同様の材料を用いることで、絶縁膜２５０Ａに酸素を添加することができる。本実施の形態では、酸化膜２６２Ａとして金属酸化膜を用いる。
【０２４３】
次に、導電膜２６０Ａを形成する。本実施の形態では、導電膜２６０Ａとして窒化タンタルを用いる。
【０２４４】
次に、試料表面上にフォトリソグラフィ法によりレジストマスク２９６を形成する（図２１参照。）。レジストマスク２９６をマスクとして用いて、導電膜２６０Ａ、酸化膜２６２Ａおよび絶縁膜２５０Ａの一部を選択的に除去して、導電体２６０、酸化物２６２、導電体４６０、酸化物４６２、絶縁体２５０および絶縁体４５０を形成する（図２２参照。）。
【０２４５】
次に、膜２７０Ａを形成する。本実施の形態では、膜２７０Ａとして、ＡＬＤ法により酸化アルミニウムを形成する。
【０２４６】
例えば、導電体２６０、および導電体４６０に用いる材料によっては、熱処理などの後工程において、導電体２６０、および導電体４６０が酸化し、抵抗値が高くなる可能性がある。また、酸化物２３０ｂに過剰酸素を供給する場合において、酸素が導電体２６０および導電体４６０に吸収されて、酸化物２３０に供給される酸素が不足することを抑制することができる。
【０２４７】
次に、膜２７０Ａ上にフォトリソグラフィ法によりレジストマスク２９７を形成する（図２３参照。）。レジストマスク２９７をマスクとして用いて、膜２７０Ａ、および酸化膜２３０Ｃの、それぞれの一部を選択的に除去して、層２７０、酸化物２３０ｃ、層４７０、および酸化物４３０を形成する（図２４参照。）。
【０２４８】
なお、層２７０、絶縁体２５０、酸化物２３０ｃ、層４７０、絶縁体４５０、および酸化物４３０を形成した後に、加熱処理を行うことが好ましい。
【０２４９】
加熱処理は、絶縁体２７２の形成直前に真空中で行うことが好ましい。本実施の形態では、絶縁体２７２として、スパッタリング法により酸化アルミニウムを形成する。この時、スパッタリング装置内で形成前に加熱処理を行うことが好ましい。または酸素を含むプラズマ処理を行ってもよい。または、逆スパッタ処理を行ってもよい。または、加熱処理、酸素を含むプラズマ処理および逆スパッタ処理を適宜組み合わせた処理を行ってもよい。このように、加熱処理から酸化アルミニウムの形成まで、試料表面は大気に晒されることがないので、試料表面への大気成分の吸着、主に水分の吸着を防ぐことができる。このような処理を行うことで、酸化物２３０中の不純物を低減することができ、さらにスパッタリングガスとして用いる酸素の一部が絶縁体２１６、絶縁体２２４に導入され、過剰酸素を含む領域が形成され、さらに絶縁体２７２でトランジスタ２００およびトランジスタ４００を包み込むことができる（図２５参照。）。
【０２５０】
このようにして、構造が異なるトランジスタ２００とトランジスタ４００を、同一基板上にほぼ同じ工程で設けることができる。上記の作製方法によれば、例えば、トランジスタ２００を作製した後にトランジスタ４００を作製する必要がないため、半導体装置の生産性を高めることができる。
【０２５１】
トランジスタ２００は酸化物２３０ａと酸化物２３０ｃに接する酸化物２３０ｂにチャネルが形成される。トランジスタ４００は絶縁体２２４と絶縁体４５０に接する酸化物４３０にチャネルが形成される。このため、トランジスタ４００はトランジスタ２００よりも界面散乱の影響を受けやすい。また、本実施の形態に示す酸化物４３０の電子親和力は、酸化物２３０ｂの電子親和力よりも小さい。よって、トランジスタ４００のＶｔｈはトランジスタ２００のＶｔｈよりも大きくなる。
【０２５２】
本発明の一態様によれば、構造が異なるトランジスタをほぼ同じ工程で作製することができる。本発明の一態様によれば、構造が異なるトランジスタを有する半導体装置を生産性よく作製することができる。本発明の一態様によれば、電気特性が異なるトランジスタを有する半導体装置を生産性よく作製することができる。
【０２５３】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【０２５４】
（実施の形態２）
本実施の形態においては、先の実施の形態で例示したトランジスタが有する酸化物半導体について、図２９乃至図３４を用いて以下説明を行う。
【０２５５】
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
【０２５６】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０２５７】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
【０２５８】
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
【０２５９】
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ  ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ  ＯＳは、物性的に非晶質酸化物半導体に近い。
【０２６０】
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０２６１】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
【０２６２】
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２９（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
【０２６３】
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２９（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図２９（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０２６４】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２９（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２９（Ｅ）に示す。図２９（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２９（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２９（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
【０２６５】
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０２６６】
図３０（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
【０２６７】
図３０（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０２６８】
また、図３０（Ｂ）および図３０（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図３０（Ｄ）および図３０（Ｅ）は、それぞれ図３０（Ｂ）および図３０（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図３０（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
【０２６９】
図３０（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
【０２７０】
図３０（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０２７１】
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ  ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ  ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
【０２７２】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０２７３】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０２７４】
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
【０２７５】
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
【０２７６】
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図３１（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図３１（Ｂ）に示す。図３１（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
【０２７７】
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図３１（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
【０２７８】
図３１（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０２７９】
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０２８０】
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０２８１】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０２８２】
＜ａ−ｌｉｋｅ  ＯＳ＞
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
【０２８３】
図３２に、ａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図３２（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図３２（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図３２（Ａ）および図３２（Ｂ）より、ａ−ｌｉｋｅ  ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
【０２８４】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
【０２８５】
試料として、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０２８６】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
【０２８７】
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０２８８】
図３３は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図３３より、ａ−ｌｉｋｅ  ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図３３より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図３３より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
【０２８９】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０２９０】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
【０２９１】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
【０２９２】
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０２９３】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０２９４】
＜酸化物半導体のキャリア密度＞
次に、酸化物半導体のキャリア密度について、以下に説明を行う。
【０２９５】
酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。
【０２９６】
酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
【０２９７】
ここで、酸化物半導体をチャネル領域に用いるトランジスタを考える。
【０２９８】
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好ましい。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体のキャリア密度としては、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
【０２９９】
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くなる。
【０３００】
上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称してもよい。
【０３０１】
実質的に真性の酸化物半導体のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
【０３０２】
また、上述の実質的に真性の酸化物半導体膜を用いることで、トランジスタの信頼性が向上する場合がある。ここで、図３４を用いて、酸化物半導体膜をチャネル領域に用いるトランジスタの信頼性が向上する理由について説明する。図３４は、酸化物半導体膜をチャネル領域に用いるトランジスタにおけるエネルギーバンドを説明する図である。
【０３０３】
図３４において、ＧＥはゲート電極を、ＧＩはゲート絶縁膜を、ＯＳは酸化物半導体膜を、ＳＤはソース電極またはドレイン電極を、それぞれ表す。すなわち、図３４は、ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、酸化物半導体膜に接するソース電極またはドレイン電極のエネルギーバンドの一例である。
【０３０４】
また、図３４において、ゲート絶縁膜としては、酸化シリコン膜を用い、酸化物半導体膜にＩｎ−Ｇａ−Ｚｎ酸化物を用いる構成である。また、酸化シリコン膜中に形成されうる欠陥の遷移レベル（εｆ）はゲート絶縁膜の伝導帯下端から約３．１ｅＶ離れた位置に形成されるものとし、ゲート電圧（Ｖｇ）が３０Ｖの場合の酸化物半導体膜と酸化シリコン膜との界面における酸化シリコン膜のフェルミ準位（Ｅｆ）はゲート絶縁膜の伝導帯下端から約３．６ｅＶ離れた位置に形成されるものとする。なお、酸化シリコン膜のフェルミ準位（Ｅｆ）は、ゲート電圧に依存し変動する。例えば、ゲート電圧を大きくすることで、酸化物半導体膜と、酸化シリコン膜との界面における酸化シリコン膜のフェルミ準位（Ｅｆ）は低くなる。また、図３４中の白丸は電子（キャリア）を表し、図３４中のＸは酸化シリコン膜中の欠陥準位を表す。
【０３０５】
図３４に示すように、ゲート電圧が印加された状態で、例えばキャリアが熱励起されると、欠陥準位（図中Ｘ）にキャリアがトラップされ、プラス（“＋”）からニュートラル（“０”）に欠陥準位の荷電状態が変化する。すなわち、酸化シリコン膜のフェルミ準位（Ｅｆ）に上述の熱励起のエネルギーを足した値が欠陥の遷移レベル（εｆ）よりも高くなる場合、酸化シリコン膜中の欠陥準位の荷電状態は正の状態から中性となり、トランジスタのしきい値電圧がプラス方向に変動することになる。
【０３０６】
また、電子親和力が異なる酸化物半導体膜を用いると、ゲート絶縁膜と酸化物半導体膜との界面のフェルミ準位が形成される深さが異なることがある。電子親和力の大きな酸化物半導体膜を用いると、ゲート絶縁膜と酸化物半導体膜との界面近傍において、ゲート絶縁膜の伝導帯下端が相対的に高くなる。この場合、ゲート絶縁膜中に形成されうる欠陥準位（図３４中Ｘ）も相対的に高くなるため、ゲート絶縁膜のフェルミ準位と酸化物半導体膜のフェルミ準位とのエネルギー差が大きくなる。該エネルギー差が大きくなることにより、ゲート絶縁膜中にトラップされる電荷が少なくなる、例えば、上述の酸化シリコン膜中に形成されうる欠陥準位の荷電状態の変化が少なくなり、ゲートバイアス熱（Ｇａｔｅ  Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ：ＧＢＴともいう）ストレスにおける、トランジスタのしきい値電圧の変動を小さくできる。
【０３０７】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０３０８】
（実施の形態３）
本実施の形態では、半導体装置の一形態を、図３５乃至図３７を用いて説明する。
【０３０９】
［構成例］
本発明の一態様である容量素子を使用した、半導体装置（記憶装置）の一例を図３５乃至図３７に示す。なお、図３５（Ａ）は、図３６、および図３７を回路図で表したものである。
【０３１０】
＜半導体装置の回路構成１＞
図３５（Ａ）、図３６、および図３７に示す半導体装置は、トランジスタ３００と、トランジスタ２００、および容量素子１００を有している。
【０３１１】
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを半導体装置（記憶装置）に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ない半導体装置（記憶装置）とすることが可能となるため、消費電力を十分に低減することができる。
【０３１２】
図３５（Ａ）において、第１の配線３００１はトランジスタ３００のソースと電気的に接続され、第２の配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、第３の配線３００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、第４の配線３００４はトランジスタ２００のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、第５の配線３００５は容量素子１００の電極の他方と電気的に接続されている。
【０３１３】
図３５（Ａ）に示す半導体装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
【０３１４】
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ２００が非導通状態となる電位にして、トランジスタ２００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
【０３１５】
トランジスタ２００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持される。
【０３１６】
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
【０３１７】
また、図３５（Ａ）に示す半導体装置をマトリクス状に配置することで、記憶装置（メモリセルアレイ）を構成することができる。
【０３１８】
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。または、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
【０３１９】
＜半導体装置の回路構成２＞
図３５（Ｂ）に示す半導体装置は、トランジスタ３００を有さない点で図３５（Ａ）に示した半導体装置と異なる。この場合も図３５（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
【０３２０】
図３５（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジスタ２００が導通状態になると、浮遊状態である第３の配線３００３と容量素子１００とが導通し、第３の配線３００３と容量素子１００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子１００の電極の一方の電位（または容量素子１００に蓄積された電荷）によって、異なる値をとる。
【０３２１】
例えば、容量素子１００の電極の一方の電位をＶ、容量素子１００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子１００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０３２２】
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
【０３２３】
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０３２４】
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリとは異なり書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
【０３２５】
＜半導体装置の構造１＞
本発明の一態様の半導体装置は、図３６に示すようにトランジスタ３００、トランジスタ２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。
【０３２６】
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１４、基板３１１の一部からなる半導体領域３１２、およびソース領域またはドレイン領域として機能する低抵抗領域３１８ａ、および低抵抗領域３１８ｂを有する。
【０３２７】
トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０３２８】
半導体領域３１２のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１８ａ、および低抵抗領域３１８ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
【０３２９】
低抵抗領域３１８ａ、および低抵抗領域３１８ｂは、半導体領域３１２に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
【０３３０】
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
【０３３１】
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【０３３２】
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
【０３３３】
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
【０３３４】
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜として機能する。絶縁体３２２の上面は、平坦性を高めるためにＣＭＰ法等を用いた平坦化処理により平坦化されていてもよい。
【０３３５】
絶縁体３２４には、例えば、基板３１１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
【０３３６】
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０３３７】
水素の脱離量は、例えば、ＴＤＳなどを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳにおいて、５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
【０３３８】
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０３３９】
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能を有する。なお、後述するが、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
【０３４０】
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０３４１】
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図３６において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０３４２】
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０３４３】
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
【０３４４】
絶縁体３５４上には、絶縁体３５８、絶縁体２１０、絶縁体２１２、および絶縁体２１６が、順に積層して設けられている。絶縁体３５８、絶縁体２１０、絶縁体２１２、および絶縁体２１６のいずれかまたは全部を、酸素や水素に対してバリア性のある物質を用いることが好ましい。
【０３４５】
例えば、絶縁体３５８、および絶縁体２１２には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
【０３４６】
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０３４７】
また、例えば、絶縁体２１０、および絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。例えば、絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０３４８】
また、絶縁体３５８、絶縁体２１０、絶縁体２１２、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０３４９】
特に、絶縁体３５８および絶縁体２１２、と接する領域の導電体２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。さらに導電体２１８上に酸素、水素、および水に対するバリア性を有する導電体２０５ｃを、蓋をするように設ける構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層で、完全に分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０３５０】
導電体２０５ｃ上および絶縁体２１６上には、絶縁体２２４を設ける。絶縁体２２４はトランジスタ２００のゲート絶縁体としての機能を有する。また、絶縁体２２４中には過剰酸素を有する場合があるが、該過剰酸素は、酸素、水素、および水に対するバリア性を有する導電体２０５ｃでブロックされるために導電体２１８への拡散を抑制すことができるので導電体２１８の酸化を防ぐことができる。
【０３５１】
絶縁体２１６の上方には、トランジスタ２００が設けられている。なお、トランジスタ２００の構造は、先の実施の形態で説明したトランジスタを用いればよい。また、図３６に示すトランジスタ２００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０３５２】
トランジスタ２００の上方には、絶縁体２７２、および絶縁体２８０を設ける。絶縁体２８０には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。つまり、絶縁体２８０には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。特に、トランジスタ２００に酸化物半導体を用いる場合、トランジスタ２００近傍の層間膜などに、過剰酸素領域を有する絶縁体を設けることで、トランジスタ２００の酸素欠損を低減することで、信頼性を向上させることができる。
【０３５３】
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳにて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
【０３５４】
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
【０３５５】
また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。絶縁体２８０上には、絶縁体２８２、および絶縁体２８４が順に積層して設けられている。
【０３５６】
絶縁体２８２に、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体２８２には、絶縁体２１２と同様の材料を用いることができる。また、絶縁体２８４には、絶縁体２１２と同様の絶縁体を用いることができる。
【０３５７】
例えば、導電体２８５を積層構造として設ける場合、耐酸化性が高い導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体２８０と接する領域に、耐酸化性が高い導電体を設けることが好ましい。当該構成により、絶縁体２８０から過剰な酸素を、導電体２８５が吸収することを抑制することができる。また、導電体２８５は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体２８０と接する領域に、水素などの不純物に対するバリア性を有する導電体を設けることで、導電体２８５中の不純物、および導電体２８５の一部の拡散や、外部からの不純物の拡散経路となることを抑制することができる。
【０３５８】
また、導電体１１２上に、絶縁体１３０、絶縁体１３２、および絶縁体１３４を介して、導電体１１６を設ける。なお、導電体１１６は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
【０３５９】
なお、図３６に示すように、導電体１１６を、絶縁体１３０、絶縁体１３２、および絶縁体１３４を介して、導電体１１２の上面および側面を覆うように設ける。つまり、導電体１１２の側面においても、容量として機能するため、容量素子の投影面積当たりの容量を増加させることができる。従って、半導体装置の小面積化、高集積化、微細化が可能となる。
【０３６０】
導電体１１６上および絶縁体１３４上には絶縁体１５０を設ける。絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、容量素子１００を覆う絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０３６１】
なお、当該構成は、導電体１１２、および導電体２８７を形成するときに、絶縁体２８４の上面を、絶縁体１３０、絶縁体１３２、および絶縁体１３４の合計の膜厚よりも大きく除去することが好ましい。例えば、オーバーエッチング処理とすることで、絶縁体２８４の一部も同時に除去することができる。また、オーバーエッチング処理により、導電体１１２等を形成することで、エッチング残渣を残すことなくエッチングすることができる。
【０３６２】
また、当該エッチング処理の途中で、エッチングガスの種類を切り替えることにより、効率よく絶縁体２８４の一部を除去することができる。
【０３６３】
また、例えば、導電体１１２、および導電体２８７を形成した後、導電体１１２をハードマスクとして、絶縁体２８４の一部を除去してもよい。
【０３６４】
また、導電体１１２を形成した後、導電体１１２の表面を、クリーニング処理してもよい。クリーニング処理をすることで、エッチング残渣等を除去することができる。
【０３６５】
本構成は、トランジスタ２００、および過剰酸素領域を含む絶縁体２１６を、絶縁体２１２と、絶縁体２７２により挟む構成とすることができる。また、絶縁体２１２、および絶縁体２７２は、酸素、または、水素、および水などの不純物の拡散を抑制するバリア性を有する。
【０３６６】
従って、絶縁体２１６、およびトランジスタ２００から放出された酸素が、容量素子１００、またはトランジスタ３００が形成されている層へ拡散することを抑制することができる。または、絶縁体２７２よりも上方の層、および絶縁体２１２よりも下方の層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制することができる。
【０３６７】
つまり、絶縁体２１６の過剰酸素領域から酸素を、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
【０３６８】
当該構造により、トランジスタ２００と絶縁体２８０とを、厳重に密封することができる。従って、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
【０３６９】
＜変形例＞
また、本実施の形態の変形例の一例を、図３７に示す。図３７は、図３６と、トランジスタ３００の構成が異なる。
【０３７０】
図３７に示すトランジスタ３００はチャネルが形成される半導体領域３１２（基板３１１の一部）が凸形状を有する。また、半導体領域３１２の側面および上面を、絶縁体３１４を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
【０３７１】
なお、図３７に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。また、図３５（Ｂ）に示す回路構成とする場合、トランジスタ３００を設けなくともよい。
【０３７２】
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
【０３７３】
（実施の形態４）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例について説明する。
【０３７４】
＜回路＞
以下では、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例について、図３８、および図３９を用いて説明する。
【０３７５】
＜記憶装置１＞
図３８に示す半導体装置は、トランジスタ３４００、第６の配線３００６を有する点で先の実施の形態で説明した半導体装置と異なる。この場合も先の実施の形態に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。また、トランジスタ３４００としては上記のトランジスタ３００と同様のトランジスタを用いればよい。
【０３７６】
第６の配線３００６は、トランジスタ３４００のゲートと電気的に接続され、トランジスタ３４００のソース、ドレインの一方はトランジスタ３００のソース、ドレインの一方と電気的に接続され、トランジスタ３４００のソース、ドレインの他方は第３の配線３００３と電気的に接続される。
【０３７７】
＜記憶装置２＞
半導体装置（記憶装置）の変形例について、図３９に示す回路図を用いて説明する。
【０３７８】
図３９に示す半導体装置は、トランジスタ４１００乃至トランジスタ４４００と、容量素子４５００および容量素子４６００と、を有する。ここでトランジスタ４１００は、上述のトランジスタ３００と同様のトランジスタを用いることができ、トランジスタ４２００乃至４４００は、上述のトランジスタ２００と同様のトランジスタを用いることができる。また、ここで容量素子４５００、および容量素子４６００は、上述の容量素子１００と同様の容量素子を用いることができる。なお、図３９に示す半導体装置は、図３９では図示を省略したが、マトリクス状に複数設けられる。図３９に示す半導体装置は、配線４００１、配線４００３、配線４００５乃至４００９に与える信号または電位に従って、データ電圧の書き込み、読み出しを制御することができる。
【０３７９】
トランジスタ４１００のソースまたはドレインの一方は、配線４００３に接続される。トランジスタ４１００のソースまたはドレインの他方は、配線４００１に接続される。なお図３９では、トランジスタ４１００の導電型をｐチャネル型として示すが、ｎチャネル型でもよい。
【０３８０】
図３９に示す半導体装置は、２つのデータ保持部を有する。例えば第１のデータ保持部は、ノードＦＧ１に接続されるトランジスタ４４００のソースまたはドレインの一方、容量素子４６００の一方の電極、およびトランジスタ４２００のソースまたはドレインの一方の間で電荷を保持する。また、第２のデータ保持部は、ノードＦＧ２に接続されるトランジスタ４１００のゲート、トランジスタ４２００のソースまたはドレインの他方、トランジスタ４３００のソースまたはドレインの一方、および容量素子４５００の一方の電極の間で電荷を保持する。
【０３８１】
トランジスタ４３００のソースまたはドレインの他方は、配線４００３に接続される。トランジスタ４４００のソースまたはドレインの他方は、配線４００１に接続される。トランジスタ４４００のゲートは、配線４００５に接続される。トランジスタ４２００のゲートは、配線４００６に接続される。トランジスタ４３００のゲートは、配線４００７に接続される。容量素子４６００の他方の電極は、配線４００８に接続される。容量素子４５００の他方の電極は、配線４００９に接続される。
【０３８２】
トランジスタ４２００乃至４４００は、データ電圧の書き込みと電荷の保持を制御するスイッチとしての機能を有する。なおトランジスタ４２００乃至４４００は、非導通状態においてソースとドレインとの間を流れる電流（オフ電流）が低いトランジスタが用いられることが好適である。オフ電流が少ないトランジスタとしては、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）であることが好ましい。ＯＳトランジスタは、オフ電流が低い、シリコンを有するトランジスタと重ねて作製できる等の利点がある。なお図３９では、トランジスタ４２００乃至４４００の導電型をｎチャネル型として示すが、ｐチャネル型でもよい。
【０３８３】
トランジスタ４２００およびトランジスタ４３００と、トランジスタ４４００とは、酸化物半導体を用いたトランジスタであっても別層に設けることが好ましい。すなわち、図３９に示す半導体装置は、トランジスタ４１００と、トランジスタ４２００およびトランジスタ４３００と、トランジスタ４４００と、を積層して設けることが好ましい。つまり、トランジスタを集積化することで、回路面積を縮小することができ、半導体装置の小型化を図ることができる。
【０３８４】
次いで、図３９に示す半導体装置への情報の書き込み動作について説明する。
【０３８５】
最初に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、書き込み動作１とよぶ。）について説明する。なお、以下において、ノードＦＧ１に接続されるデータ保持部に書きこむデータ電圧をＶＤ１とし、トランジスタ４１００の閾値電圧をＶｔｈとする。
【０３８６】
書き込み動作１では、配線４００３をＶＤ１とし、配線４００１を接地電位とした後に、電気的に浮遊状態とする。また配線４００５、４００６をハイレベルにする。また配線４００７乃至４００９をローレベルにする。すると、電気的に浮遊状態にあるノードＦＧ２の電位が上昇し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４００１の電位が上昇する。またトランジスタ４４００、トランジスタ４２００が導通状態となる。そのため、配線４００１の電位の上昇につれて、ノードＦＧ１、ＦＧ２の電位が上昇する。ノードＦＧ２の電位が上昇し、トランジスタ４１００でゲートとソースとの間の電圧（Ｖｇｓ）がトランジスタ４１００の閾値電圧Ｖｔｈになると、トランジスタ４１００を流れる電流が小さくなる。そのため、配線４００１、ノードＦＧ１、ＦＧ２の電位の上昇は止まり、ＶＤ１からＶｔｈだけ下がった「ＶＤ１−Ｖｔｈ」で一定となる。
【０３８７】
つまり、配線４００３に与えたＶＤ１は、トランジスタ４１００に電流が流れることで、配線４００１に与えられ、ノードＦＧ１、ＦＧ２の電位が上昇する。電位の上昇によって、ノードＦＧ２の電位が「ＶＤ１−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓがＶｔｈとなるため、電流が止まる。
【０３８８】
次に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、書き込み動作２とよぶ。）について説明する。なお、ノードＦＧ２に接続されるデータ保持部に書きこむデータ電圧をＶＤ２として説明する。
【０３８９】
書き込み動作２では、配線４００１をＶＤ２とし、配線４００３を接地電位とした後に、電気的に浮遊状態とする。また配線４００７をハイレベルにする。また配線４００５、４００６、４００８、４００９をローレベルにする。トランジスタ４３００を導通状態として配線４００３をローレベルにする。そのため、ノードＦＧ２の電位もローレベルにまで低下し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４００３の電位が上昇する。またトランジスタ４３００が導通状態となる。そのため、配線４００３の電位の上昇につれて、ノードＦＧ２の電位が上昇する。ノードＦＧ２の電位が上昇し、トランジスタ４１００でＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が小さくなる。そのため、配線４００３、ＦＧ２の電位の上昇は止まり、ＶＤ２からＶｔｈだけ下がった「ＶＤ２−Ｖｔｈ」で一定となる。
【０３９０】
つまり、配線４００１に与えたＶＤ２は、トランジスタ４１００に電流が流れることで、配線４００３に与えられ、ノードＦＧ２の電位が上昇する。電位の上昇によって、ノードＦＧ２の電位が「ＶＤ２−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓがＶｔｈとなるため、電流が止まる。このとき、ノードＦＧ１の電位は、トランジスタ４２００、４４００共に非導通状態であり、書き込み動作１で書きこんだ「ＶＤ１−Ｖｔｈ」が保持される。
【０３９１】
図３９に示す半導体装置では、複数のデータ保持部にデータ電圧を書きこんだのち、配線４００９をハイレベルにして、ノードＦＧ１、ＦＧ２の電位を上昇させる。そして、各トランジスタを非導通状態として、電荷の移動をなくし、書きこんだデータ電圧を保持する。
【０３９２】
以上説明したノードＦＧ１、ＦＧ２へのデータ電圧の書き込み動作によって、複数のデータ保持部にデータ電圧を保持させることができる。なお書きこまれる電位として、「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を一例として挙げて説明したが、これらは多値のデータに対応するデータ電圧である。そのため、それぞれのデータ保持部で４ビットのデータを保持する場合、１６値の「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を取り得る。
【０３９３】
次いで、図３９に示す半導体装置からの情報の読み出し動作について説明する。
【０３９４】
最初に、ノードＦＧ２に接続されるデータ保持部からのデータ電圧の読み出し動作（以下、読み出し動作１とよぶ。）について説明する。
【０３９５】
読み出し動作１では、プリチャージを行ってから電気的に浮遊状態とした、配線４００３を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９をローレベルとして、電気的に浮遊状態にあるノードＦＧ２の電位を「ＶＤ２−Ｖｔｈ」とする。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００のＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ２−Ｖｔｈ」からＶｔｈだけ大きい値である「ＶＤ２」となる。この配線４００３の電位は、ノードＦＧ２に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデータ電圧はＡ／Ｄ変換を行い、ノードＦＧ２に接続されるデータ保持部のデータを取得する。
【０３９６】
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレベルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が流れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ２」となる。トランジスタ４１００では、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」との間のＶｇｓがＶｔｈとなるため、電流が止まる。そして、配線４００３には、書き込み動作２で書きこんだ「ＶＤ２」が読み出される。
【０３９７】
ノードＦＧ２に接続されるデータ保持部のデータを取得したら、トランジスタ４３００を導通状態として、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」を放電させる。
【０３９８】
次に、ノードＦＧ１に保持される電荷をノードＦＧ２に分配し、ノードＦＧ１に接続されるデータ保持部のデータ電圧を、ノードＦＧ２に接続されるデータ保持部に移す。ここで、配線４００１、４００３をローレベルとする。配線４００６をハイレベルにする。また、配線４００５、配線４００７乃至４００９をローレベルにする。トランジスタ４２００が導通状態となることで、ノードＦＧ１の電荷が、ノードＦＧ２との間で分配される。
【０３９９】
ここで、電荷の分配後の電位は、書きこんだ電位「ＶＤ１−Ｖｔｈ」から低下する。そのため、容量素子４６００の容量値は、容量素子４５００の容量値よりも大きくしておくことが好ましい。あるいは、ノードＦＧ１に書きこむ電位「ＶＤ１−Ｖｔｈ」は、同じデータを表す電位「ＶＤ２−Ｖｔｈ」よりも大きくすることが好ましい。このように、容量値の比を変えること、予め書きこむ電位を大きくしておくことで、電荷の分配後の電位の低下を抑制することができる。電荷の分配による電位の変動については、後述する。
【０４００】
次に、ノードＦＧ１に接続されるデータ保持部からのデータ電圧の読み出し動作（以下、読み出し動作２とよぶ。）について説明する。
【０４０１】
読み出し動作２では、プリチャージを行ってから電気的に浮遊状態とした、配線４００３を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９は、プリチャージ時にハイレベルとして、その後ローレベルとする。配線４００９をローレベルとすることで、電気的に浮遊状態にあるノードＦＧ２を電位「ＶＤ１−Ｖｔｈ」とする。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００のＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ１−Ｖｔｈ」からＶｔｈだけ大きい値である「ＶＤ１」となる。この配線４００３の電位は、ノードＦＧ１に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデータ電圧はＡ／Ｄ変換を行い、ノードＦＧ１に接続されるデータ保持部のデータを取得する。以上が、ノードＦＧ１に接続されるデータ保持部からのデータ電圧の読み出し動作である。
【０４０２】
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレベルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が流れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ１」となる。トランジスタ４１００では、ノードＦＧ２の「ＶＤ１−Ｖｔｈ」との間のＶｇｓがＶｔｈとなるため、電流が止まる。そして、配線４００３には、書き込み動作１で書きこんだ「ＶＤ１」が読み出される。
【０４０３】
以上説明したノードＦＧ１、ＦＧ２からのデータ電圧の読み出し動作によって、複数のデータ保持部からデータ電圧を読み出すことができる。例えば、ノードＦＧ１およびノードＦＧ２にそれぞれ４ビット（１６値）のデータを保持することで計８ビット（２５６値）のデータを保持することができる。また、図３９においては、第１の層４０２１乃至第３の層４０２３からなる構成としたが、さらに層を形成することによって、半導体装置の面積を増大させず記憶容量の増加を図ることができる。
【０４０４】
なお読み出される電位は、書きこんだデータ電圧よりＶｔｈだけ大きい電圧として読み出すことができる。そのため、書き込み動作で書きこんだ「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」のＶｔｈを相殺して読み出す構成とすることができる。その結果、メモリセルあたりの記憶容量を向上させるとともに、読み出されるデータを正しいデータに近づけることができるため、データの信頼性に優れたものとすることができる。
【０４０５】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０４０６】
（実施の形態５）
本実施の形態では、上述の実施の形態で説明したＯＳトランジスタを適用可能な回路構成の一例について、図４０乃至図４３を用いて説明する。
【０４０７】
図４０（Ａ）にインバータの回路図を示す。インバータ５８００は、入力端子ＩＮに与える信号の論理を反転した信号を出力端子ＯＵＴから出力する。インバータ５８００は、複数のＯＳトランジスタを有する。信号ＳＢＧは、ＯＳトランジスタの電気特性を切り替えることができる信号である。
【０４０８】
図４０（Ｂ）に、インバータ５８００の一例を示す。インバータ５８００は、ＯＳトランジスタ５８１０、およびＯＳトランジスタ５８２０を有する。インバータ５８００は、ｎチャネル型トランジスタで作製することができるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭＯＳインバータ）を作製する場合と比較して、低コストで作製することが可能である。
【０４０９】
ここで、本発明のトランジスタ２００を、ＯＳトランジスタ５８１０に用いることができる。また、トランジスタ４００を、ＯＳトランジスタ５８２０に用いることができる。特性が異なる２種類のトランジスタ（本発明においては、トランジスタ２００、およびトランジスタ４００）を同時に作り分けることができるため、生産性が高い半導体装置を提供することができる。
【０４１０】
なおＯＳトランジスタを有するインバータ５８００は、Ｓｉトランジスタで構成されるＣＭＯＳ上に配置することもできる。インバータ５８００は、ＣＭＯＳの回路に重ねて配置できるため、インバータ５８００を追加する分の回路面積の増加を抑えることができる。
【０４１１】
ＯＳトランジスタ５８１０、ＯＳトランジスタ５８２０は、フロントゲートとして機能する第１ゲートと、バックゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する第１端子と、ソースまたはドレインの他方として機能する第２端子を有する。
【０４１２】
ＯＳトランジスタ５８１０の第１ゲートは、第２端子に接続される。ＯＳトランジスタ５８１０の第２ゲートは、信号ＳＢＧを供給する配線に接続される。ＯＳトランジスタ５８１０の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ５８１０の第２端子は、出力端子ＯＵＴに接続される。
【０４１３】
ＯＳトランジスタ５８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ５８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ５８２０の第１端子は、出力端子ＯＵＴに接続される。ＯＳトランジスタ５８２０の第２端子は、電圧ＶＳＳを与える配線に接続される。
【０４１４】
図４０（Ｃ）は、インバータ５８００の動作を説明するためのタイミングチャートである。図４０（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、信号ＳＢＧの信号波形、およびＯＳトランジスタ５８１０（ＦＥＴ５８１０）の閾値電圧の変化について示している。
【０４１５】
信号ＳＢＧはＯＳトランジスタ５８１０の第２ゲートに与えることで、ＯＳトランジスタ５８１０の閾値電圧を制御することができる。
【０４１６】
信号ＳＢＧは、閾値電圧をマイナスシフトさせるための電圧ＶＢＧ＿Ａ、閾値電圧をプラスシフトさせるための電圧ＶＢＧ＿Ｂを有する。第２ゲートに電圧ＶＢＧ＿Ａを与えることで、ＯＳトランジスタ５８１０は閾値電圧ＶＴＨ＿Ａにマイナスシフトさせることができる。また、第２ゲートに電圧ＶＢＧ＿Ｂを与えることで、ＯＳトランジスタ５８１０は閾値電圧ＶＴＨ＿Ｂにプラスシフトさせることができる。
【０４１７】
前述の説明を可視化するために、図４１（Ａ）には、トランジスタの電気特性の一つである、Ｖｇ−Ｉｄカーブを示す。
【０４１８】
上述したＯＳトランジスタ５８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ａのように大きくすることで、図４１（Ａ）中の破線５８４０で表される曲線にシフトさせることができる。また、上述したＯＳトランジスタ５８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ｂのように小さくすることで、図４１（Ａ）中の実線５８４１で表される曲線にシフトさせることができる。図４１（Ａ）に示すように、ＯＳトランジスタ５８１０は、信号ＳＢＧを電圧ＶＢＧ＿Ａあるいは電圧ＶＢＧ＿Ｂというように切り替えることで、閾値電圧をプラスシフトあるいはマイナスシフトさせることができる。
【０４１９】
閾値電圧を閾値電圧ＶＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジスタ５８１０は電流が流れにくい状態とすることができる。図４１（Ｂ）には、この状態を可視化して示す。図４１（Ｂ）に図示するように、ＯＳトランジスタ５８１０に流れる電流ＩＢを極めて小さくすることができる。そのため、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ５８２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧を急峻に下降させることができる。
【０４２０】
図４１（Ｂ）に図示したように、ＯＳトランジスタ５８１０に流れる電流が流れにくい状態とすることができるため、図４０（Ｃ）に示すタイミングチャートにおける出力端子の信号波形５８３１を急峻に変化させることができる。電圧ＶＤＤを与える配線と、電圧ＶＳＳを与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力での動作を行うことができる。
【０４２１】
また、閾値電圧を閾値電圧ＶＴＨ＿Ａにマイナスシフトさせることで、ＯＳトランジスタ５８１０は電流が流れやすい状態とすることができる。図４１（Ｃ）には、この状態を可視化して示す。図４１（Ｃ）に図示するように、このとき流れる電流ＩＡを少なくとも電流ＩＢよりも大きくすることができる。そのため、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ５８２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
【０４２２】
図４１（Ｃ）に図示したように、ＯＳトランジスタ５８１０に流れる電流が流れやすい状態とすることができるため、図４０（Ｃ）に示すタイミングチャートにおける出力端子の信号波形５８３２を急峻に変化させることができる。
【０４２３】
なお、信号ＳＢＧによるＯＳトランジスタ５８１０の閾値電圧の制御は、ＯＳトランジスタ５８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好ましい。例えば、図４０（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ１よりも前に、閾値電圧ＶＴＨ＿Ａから閾値電圧ＶＴＨ＿ＢにＯＳトランジスタ５８１０の閾値電圧を切り替えることが好ましい。また、図４０（Ｃ）に図示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ２よりも前に、閾値電圧ＶＴＨ＿Ｂから閾値電圧ＶＴＨ＿ＡにＯＳトランジスタ５８１０の閾値電圧を切り替えることが好ましい。
【０４２４】
なお図４０（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信号ＳＢＧを切り替える構成を示したが、別の構成としてもよい。たとえば閾値電圧を制御するための電圧は、フローティング状態としたＯＳトランジスタ５８１０の第２ゲートに保持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図４２（Ａ）に示す。
【０４２５】
図４２（Ａ）では、図４０（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ５８５０を有する。ここで、本発明のトランジスタ４００を、ＯＳトランジスタ５８５０に用いることができる。ＯＳトランジスタ５８５０の第１端子は、ＯＳトランジスタ５８１０の第２ゲートに接続される。またＯＳトランジスタ５８５０の第２端子は、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ５８５０の第１ゲートは、信号ＳＦを与える配線に接続される。ＯＳトランジスタ５８５０の第２ゲートは、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。
【０４２６】
図４２（Ａ）の動作について、図４２（Ｂ）のタイミングチャートを用いて説明する。
【０４２７】
ＯＳトランジスタ５８１０の閾値電圧を制御するための電圧は、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ５８１０の第２ゲートに与える構成とする。信号ＳＦをハイレベルとしてＯＳトランジスタ５８５０をオン状態とし、ノードＮＢＧに閾値電圧を制御するための電圧ＶＢＧ＿Ｂを与える。
【０４２８】
ノードＮＢＧが電圧ＶＢＧ＿Ｂとなった後は、ＯＳトランジスタ５８５０をオフ状態とする。ＯＳトランジスタ５８５０は、オフ電流が極めて小さいため、オフ状態にし続けることで、ノードＮＢＧを非常にフローティング状態に近い状態にして、一旦ノードＮＢＧに保持させた電圧ＶＢＧ＿Ｂを保持することができる。そのため、ＯＳトランジスタ５８５０の第２ゲートに電圧ＶＢＧ＿Ｂを与える動作の回数が減るため、電圧ＶＢＧ＿Ｂの書き換えに要する分の消費電力を小さくすることができる。
【０４２９】
なお図４０（Ｂ）および図４２（Ａ）の回路構成では、ＯＳトランジスタ５８１０の第２ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成としてもよい。たとえば閾値電圧を制御するための電圧を、入力端子ＩＮに与える信号を基に生成し、ＯＳトランジスタ５８１０の第２ゲートに与える構成としてもよい。当該構成を実現可能な回路構成の一例について、図４３（Ａ）に示す。
【０４３０】
図４３（Ａ）では、図４０（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトランジスタ５８１０の第２ゲートとの間にＣＭＯＳインバータ５８６０を有する。ＣＭＯＳインバータ５８６０の入力端子は、入力端子ＩＮに接続される。ＣＭＯＳインバータ５８６０の出力端子は、ＯＳトランジスタ５８１０の第２ゲートに接続される。
【０４３１】
図４３（Ａ）の動作について、図４３（Ｂ）のタイミングチャートを用いて説明する。図４３（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、ＣＭＯＳインバータ５８６０の出力波形ＩＮ＿Ｂ、およびＯＳトランジスタ５８１０（ＦＥＴ５８１０）の閾値電圧の変化について示している。
【０４３２】
入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトランジスタ５８１０の閾値電圧を制御する信号とすることができる。したがって、図４０（Ａ）乃至（Ｃ）で説明したように、ＯＳトランジスタ５８１０の閾値電圧を制御できる。例えば、図４３（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ５８２０はオン状態となる。このとき、出力波形ＩＮ＿Ｂはローレベルとなる。そのため、ＯＳトランジスタ５８１０は電流が流れにくい状態とすることができ、出力端子ＯＵＴの電圧を急峻に下降させることができる。
【０４３３】
また図４３（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ５８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレベルとなる。そのため、ＯＳトランジスタ５８１０は電流が流れやすい状態とすることができ、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
【０４３４】
以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータにおける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該構成とすることで、ＯＳトランジスタの閾値電圧を制御することができる。入力端子ＩＮに与える信号によってＯＳトランジスタの閾値電圧を制御することで、出力端子ＯＵＴの電圧を急峻に変化させることができる。また、電源電圧を与える配線間の貫通電流を小さくすることができる。そのため、低消費電力化を図ることができる。
【０４３５】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０４３６】
（実施の形態６）
本実施の形態では、上述の実施の形態で説明したＯＳトランジスタ２００および／またはＯＳトランジスタ４００を有する複数の回路を有する半導体装置の一例について、図４４乃至図５０を用いて説明する。
【０４３７】
図４４（Ａ）は、半導体装置５９００のブロック図である。半導体装置５９００は、電源回路５９０１、回路５９０２、電圧生成回路５９０３、回路５９０４、電圧生成回路５９０５および回路５９０６を有する。
【０４３８】
電源回路５９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは、単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置５９００の外部から与えられる電圧Ｖ０を基に生成することができる。半導体装置５９００は、外部から与えられる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置５９００は、外部から電源電圧を複数与えることなく動作することができる。
【０４３９】
回路５９０２、回路５９０４および回路５９０６は、異なる電源電圧で動作する回路である。例えば回路５９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）とを基に印加される電圧である。また、例えば回路５９０４の電源電圧は、電圧ＶＰＯＧと電圧ＶＳＳ（ＶＰＯＧ＞ＶＯＲＧ）とを基に印加される電圧である。また、例えば回路５９０６の電源電圧は、電圧ＶＯＲＧと電圧Ｖｓｓと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥＧ）とを基に印加される電圧である。なお電圧ＶＳＳは、グラウンド電位（ＧＮＤ）と等電位とすれば、電源回路５９０１で生成する電圧の種類を削減できる。
【０４４０】
電圧生成回路５９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路５９０３は、電源回路５９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。そのため、回路５９０４を有する半導体装置５９００は、外部から与えられる単一の電源電圧を基に動作することができる。
【０４４１】
電圧生成回路５９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路５９０５は、電源回路５９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。そのため、回路５９０６を有する半導体装置５９００は、外部から与えられる単一の電源電圧を基に動作することができる。
【０４４２】
図４４（Ｂ）は電圧ＶＰＯＧで動作する回路５９０４の一例、図４４（Ｃ）は回路５９０４を動作させるための信号の波形の一例である。
【０４４３】
図４４（Ｂ）では、トランジスタ５９１１を示している。トランジスタ５９１１のゲートに与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、トランジスタ５９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に電圧ＶＳＳとする。電圧ＶＰＯＧは、図４４（Ｃ）に図示するように、電圧ＶＯＲＧより大きい。そのため、トランジスタ５９１１は、ソース（Ｓ）とドレイン（Ｄ）との間をより確実に導通状態にできる。その結果、回路５９０４は、誤動作が低減された回路とすることができる。
【０４４４】
図４４（Ｄ）は電圧ＶＮＥＧで動作する回路５９０６の一例、図４４（Ｅ）は回路５９０６を動作させるための信号の波形の一例である。
【０４４５】
図４４（Ｄ）では、バックゲートを有するトランジスタ５９１２を示している。トランジスタ５９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生成される。当該信号は、トランジスタ５９１２を導通状態とする動作時に電圧ＶＯＲＧ、非導通状態とする動作時に電圧ＶＳＳを基に生成される。また、トランジスタ５９１２のバックゲートに与える信号は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図４４（Ｅ）に図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ５９１２の閾値電圧は、プラスシフトするように制御することができる。そのため、トランジスタ５９１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間を流れる電流を小さくできる。その結果、回路５９０６は、誤動作が低減され、且つ低消費電力化が図られた回路とすることができる。
【０４４６】
なお電圧ＶＮＥＧは、トランジスタ５９１２のバックゲートに直接与える構成としてもよい。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ５９１２のゲートに与える信号を生成し、当該信号をトランジスタ５９１２のバックゲートに与える構成としてもよい。
【０４４７】
また図４５（Ａ）、（Ｂ）には、図４４（Ｄ）、（Ｅ）の変形例を示す。
【０４４８】
図４５（Ａ）に示す回路図では、電圧生成回路５９０５と、回路５９０６と、の間に制御回路５９２１によって導通状態が制御できるトランジスタ５９２２を示す。トランジスタ５９２２は、ｎチャネル型のＯＳトランジスタとする。制御回路５９２１が出力する制御信号ＳＢＧは、トランジスタ５９２２の導通状態を制御する信号である。また回路５９０６が有するトランジスタ５９１２Ａ、トランジスタ５９１２Ｂは、トランジスタ５９２２と同じＯＳトランジスタである。
【０４４９】
図４５（Ｂ）のタイミングチャートには、制御信号ＳＢＧの電位の変化を示し、トランジスタ５９１２Ａ、トランジスタ５９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で示す。制御信号ＳＢＧがハイレベルのときにトランジスタ５９２２が導通状態となり、ノードＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノードＮＢＧが電気的にフローティングとなる。トランジスタ５９２２は、ＯＳトランジスタであるため、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフローティングであっても、一旦与えた電圧ＶＮＥＧを保持することができる。
【０４５０】
また図４６（Ａ）には、上述した電圧生成回路５９０３に適用可能な回路構成の一例を示す。図４６（Ａ）に示す電圧生成回路５９０３は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電圧とすると、クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの５倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。
【０４５１】
また図４６（Ｂ）には、上述した電圧生成回路５９０５に適用可能な回路構成の一例を示す。図４６（Ｂ）に示す電圧生成回路５９０５は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電圧とすると、クロック信号ＣＬＫを与えることによって、グラウンド、すなわち電圧ＶＳＳから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＮＥＧを得ることができる。
【０４５２】
なお上述した電圧生成回路５９０３の回路構成は、図４６（Ａ）で示す回路図の構成に限らない。電圧生成回路５９０３の変形例を図４７（Ａ）乃至（Ｃ）、図４８（Ａ）、（Ｂ）に示す。
【０４５３】
図４７（Ａ）に示す電圧生成回路５９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシタＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トランジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの４倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。図４７（Ａ）に示す電圧生成回路５９０３Ａは、トランジスタＭ１乃至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
【０４５４】
また図４７（Ｂ）に示す電圧生成回路５９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、キャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは、トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの２倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。図４７（Ｂ）に示す電圧生成回路５９０３Ｂは、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
【０４５５】
また図４７（Ｃ）に示す電圧生成回路５９０３Ｃは、インダクタＩ１１、トランジスタＭ１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、制御信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが昇圧された電圧ＶＰＯＧを得ることができる。図４７（Ｃ）に示す電圧生成回路５９０３Ｃは、インダクタＩ１１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行うことができる。
【０４５６】
また図４８（Ａ）に示す電圧生成回路５９０３Ｄは、図４６（Ａ）に示す電圧生成回路５９０３のダイオードＤ１乃至Ｄ５をダイオード接続したトランジスタＭ１６乃至Ｍ２０に置き換えた構成に相当する。図４８（Ａ）に示す電圧生成回路５９０３Ｄは、トランジスタＭ１６乃至Ｍ２０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１乃至Ｃ５に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
【０４５７】
また図４８（Ｂ）に示す電圧生成回路５９０３Ｅは、図４８（Ａ）に示す電圧生成回路５９０３ＤのトランジスタＭ１６乃至Ｍ２０を、バックゲートを有するトランジスタＭ２１乃至Ｍ２５に置き換えた構成に相当する。図４８（Ｂ）に示す電圧生成回路５９０３Ｅは、バックゲートにゲートと同じ電圧を与えることができるため、トランジスタを流れる電流量を増やすことができる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
【０４５８】
なお電圧生成回路５９０３の変形例は、図４６（Ｂ）に示した電圧生成回路５９０５にも適用可能である。この場合の回路図の構成を図４９（Ａ）乃至（Ｃ）、図５０（Ａ）、（Ｂ）に示す。図４９（Ａ）に示す電圧生成回路５９０５Ａは、クロック信号ＣＬＫを与えることによって、電圧ＶＳＳから電圧ＶＯＲＧの３倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。また図４９（Ｂ）に示す電圧生成回路５９０５Ｂは、クロック信号ＣＬＫを与えることによって、電圧ＶＳＳから電圧ＶＯＲＧの２倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。
【０４５９】
図４９（Ａ）乃至（Ｃ）、図５０（Ａ）、（Ｂ）に示す電圧生成回路５９０５Ａ乃至５９０５Ｅでは、図４７（Ａ）乃至（Ｃ）、図４８（Ａ）、（Ｂ）に示す電圧生成回路５９０３Ａ乃至５９０３Ｅにおいて、各配線に与える電圧を変更すること、あるいは素子の配置を変更した構成に相当する。図４９（Ａ）乃至（Ｃ）、図５０（Ａ）、（Ｂ）に示す電圧生成回路５９０５Ａ乃至５９０５Ｅは、電圧生成回路５９０３Ａ乃至５９０３Ｅと同様に、効率的に電圧Ｖｓｓから電圧ＶＮＥＧへの降圧を図ることができる。
【０４６０】
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を内部で生成することができる。そのため半導体装置は、外部から与える電源電圧の種類を削減できる。
【０４６１】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０４６２】
（実施の形態７）
本実施の形態においては、本発明の一態様に係るトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵの一例について説明する。
【０４６３】
＜ＣＰＵの構成＞
図５１に示す半導体装置５４００は、ＣＰＵコア５４０１、パワーマネージメントユニット５４２１および周辺回路５４２２を有する。パワーマネージメントユニット５４２１は、パワーコントローラ５４０２、およびパワースイッチ５４０３を有する。周辺回路５４２２は、キャッシュメモリを有するキャッシュ５４０４、バスインターフェース（ＢＵＳ  Ｉ／Ｆ）５４０５、及びデバッグインターフェース（Ｄｅｂｕｇ  Ｉ／Ｆ）５４０６を有する。ＣＰＵコア５４０１は、データバス５４２３、制御装置５４０７、ＰＣ（プログラムカウンタ）５４０８、パイプラインレジスタ５４０９、パイプラインレジスタ５４１０、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ）５４１１、及びレジスタファイル５４１２を有する。ＣＰＵコア５４０１と、キャッシュ５４０４等の周辺回路５４２２とのデータのやり取りは、データバス５４２３を介して行われる。
【０４６４】
半導体装置（セル）は、パワーコントローラ５４０２、制御装置５４０７をはじめ、多くの論理回路に適用することができる。特に、スタンダードセルを用いて構成することができる全ての論理回路に適用することができる。その結果、小型の半導体装置５４００を提供できる。また、消費電力低減することが可能な半導体装置５４００を提供できる。また、動作速度を向上することが可能な半導体装置５４００を提供できる。また、電源電圧の変動を低減することが可能な半導体装置５４００を提供できる。
【０４６５】
半導体装置（セル）に、ｐチャネル型Ｓｉトランジスタと、先の実施の形態に記載の酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタとを用い、該半導体装置（セル）を半導体装置５４００に適用することで、小型の半導体装置５４００を提供できる。また、消費電力低減することが可能な半導体装置５４００を提供できる。また、動作速度を向上することが可能な半導体装置５４００を提供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低く抑えることができる。
【０４６６】
制御装置５４０７は、ＰＣ５４０８、パイプラインレジスタ５４０９、パイプラインレジスタ５４１０、ＡＬＵ５４１１、レジスタファイル５４１２、キャッシュ５４０４、バスインターフェース５４０５、デバッグインターフェース５４０６、及びパワーコントローラ５４０２の動作を統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命令をデコードし、実行する機能を有する。
【０４６７】
ＡＬＵ５４１１は、四則演算、論理演算などの各種演算処理を行う機能を有する。
【０４６８】
キャッシュ５４０４は、使用頻度の高いデータを一時的に記憶しておく機能を有する。ＰＣ５４０８は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。なお、図５１では図示していないが、キャッシュ５４０４には、キャッシュメモリの動作を制御するキャッシュコントローラが設けられている。
【０４６９】
パイプラインレジスタ５４０９は、命令データを一時的に記憶する機能を有するレジスタである。
【０４７０】
レジスタファイル５４１２は、汎用レジスタを含む複数のレジスタを有しており、メインメモリから読み出されたデータ、またはＡＬＵ５４１１の演算処理の結果得られたデータ、などを記憶することができる。
【０４７１】
パイプラインレジスタ５４１０は、ＡＬＵ５４１１の演算処理に利用するデータ、またはＡＬＵ５４１１の演算処理の結果得られたデータなどを一時的に記憶する機能を有するレジスタである。
【０４７２】
バスインターフェース５４０５は、半導体装置５４００と半導体装置５４００の外部にある各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェース５４０６は、デバッグの制御を行うための命令を半導体装置５４００に入力するための信号の経路としての機能を有する。
【０４７３】
パワースイッチ５４０３は、半導体装置５４００が有する、パワーコントローラ５４０２以外の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つかのパワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パワースイッチ５４０３によって電源電圧の供給の有無が制御される。また、パワーコントローラ５４０２はパワースイッチ５４０３の動作を制御する機能を有する。
【０４７４】
上記構成を有する半導体装置５４００は、パワーゲーティングを行うことが可能である。パワーゲーティングの動作の流れについて、一例を挙げて説明する。
【０４７５】
まず、ＣＰＵコア５４０１が、電源電圧の供給を停止するタイミングを、パワーコントローラ５４０２のレジスタに設定する。次いで、ＣＰＵコア５４０１からパワーコントローラ５４０２へ、パワーゲーティングを開始する旨の命令を送る。次いで、半導体装置５４００内に含まれる各種レジスタとキャッシュ５４０４が、データの退避を開始する。次いで、半導体装置５４００が有するパワーコントローラ５４０２以外の各種回路への電源電圧の供給が、パワースイッチ５４０３により停止される。次いで、割込み信号がパワーコントローラ５４０２に入力されることで、半導体装置５４００が有する各種回路への電源電圧の供給が開始される。なお、パワーコントローラ５４０２にカウンタを設けておき、電源電圧の供給が開始されるタイミングを、割込み信号の入力に依らずに、当該カウンタを用いて決めるようにしてもよい。次いで、各種レジスタとキャッシュ５４０４が、データの復帰を開始する。次いで、制御装置５４０７における命令の実行が再開される。
【０４７６】
このようなパワーゲーティングは、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において行うことができる。また、短い時間でも電源の供給を停止することができる。このため、空間的に、あるいは時間的に細かい粒度で消費電力の削減を行うことができる。
【０４７７】
パワーゲーティングを行う場合、ＣＰＵコア５４０１や周辺回路５４２２が保持する情報を短期間に退避できることが好ましい。そうすることで、短期間に電源のオンオフが可能となり、省電力の効果が大きくなる。
【０４７８】
ＣＰＵコア５４０１や周辺回路５４２２が保持する情報を短期間に退避するためには、フリップフロップ回路がその回路内でデータ退避できることが好ましい（バックアップ可能なフリップフロップ回路と呼ぶ）。また、ＳＲＡＭセルがセル内でデータ退避できることが好ましい（バックアップ可能なＳＲＡＭセルと呼ぶ）。バックアップ可能なフリップフロップ回路やＳＲＡＭセルは、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタを有することが好ましい。その結果、トランジスタが低いオフ電流を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは長期間電源供給なしに情報を保持することができる。また、トランジスタが高速なスイッチング速度を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは短期間のデータ退避および復帰が可能となる場合がある。
【０４７９】
バックアップ可能なフリップフロップ回路の例について、図５２を用いて説明する。
【０４８０】
図５２に示す半導体装置５５００は、バックアップ可能なフリップフロップ回路の一例である。半導体装置５５００は、第１の記憶回路５５０１と、第２の記憶回路５５０２と、第３の記憶回路５５０３と、読み出し回路５５０４と、を有する。半導体装置５５００には、電位Ｖ１と電位Ｖ２の電位差が、電源電圧として供給される。電位Ｖ１と電位Ｖ２は一方がハイレベルであり、他方がローレベルである。以下、電位Ｖ１がローレベル、電位Ｖ２がハイレベルの場合を例に挙げて、半導体装置５５００の構成例について説明するものとする。
【０４８１】
第１の記憶回路５５０１は、半導体装置５５００に電源電圧が供給されている期間において、データを含む信号Ｄが入力されると、当該データを保持する機能を有する。そして、半導体装置５５００に電源電圧が供給されている期間において、第１の記憶回路５５０１からは、保持されているデータを含む信号Ｑが出力される。一方、第１の記憶回路５５０１は、半導体装置５５００に電源電圧が供給されていない期間においては、データを保持することができない。すなわち、第１の記憶回路５５０１は、揮発性の記憶回路と呼ぶことができる。
【０４８２】
第２の記憶回路５５０２は、第１の記憶回路５５０１に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。第３の記憶回路５５０３は、第２の記憶回路５５０２に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。読み出し回路５５０４は、第２の記憶回路５５０２または第３の記憶回路５５０３に保持されたデータを読み出して第１の記憶回路５５０１に記憶する（あるいは復帰する）機能を有する。
【０４８３】
特に、第３の記憶回路５５０３は、半導体装置５５００に電源電圧が供給されてない期間においても、第２の記憶回路５５０２に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。
【０４８４】
図５２に示すように、第２の記憶回路５５０２はトランジスタ５５１２と容量素子５５１９とを有する。第３の記憶回路５５０３はトランジスタ５５１３と、トランジスタ５５１５と、容量素子５５２０とを有する。読み出し回路５５０４はトランジスタ５５１０と、トランジスタ５５１８と、トランジスタ５５０９と、トランジスタ５５１７と、を有する。
【０４８５】
トランジスタ５５１２は、第１の記憶回路５５０１に保持されているデータに応じた電荷を、容量素子５５１９に充放電する機能を有する。トランジスタ５５１２は、第１の記憶回路５５０１に保持されているデータに応じた電荷を容量素子５５１９に対して高速に充放電できることが望ましい。具体的には、トランジスタ５５１２が、結晶性を有するシリコン（好ましくは多結晶シリコン、更に好ましくは単結晶シリコン）をチャネル形成領域に含むことが望ましい。
【０４８６】
トランジスタ５５１３は、容量素子５５１９に保持されている電荷に従って導通状態または非導通状態が選択される。トランジスタ５５１５は、トランジスタ５５１３が導通状態であるときに、配線５５４４の電位に応じた電荷を容量素子５５２０に充放電する機能を有する。トランジスタ５５１５は、オフ電流が著しく小さいことが望ましい。具体的には、トランジスタ５５１５が、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むことが望ましい。
【０４８７】
各素子の接続関係を具体的に説明すると、トランジスタ５５１２のソース及びドレインの一方は、第１の記憶回路５５０１に接続されている。トランジスタ５５１２のソース及びドレインの他方は、容量素子５５１９の一方の電極、トランジスタ５５１３のゲート、及びトランジスタ５５１８のゲートに接続されている。容量素子５５１９の他方の電極は、配線５５４２に接続されている。トランジスタ５５１３のソース及びドレインの一方は、配線５５４４に接続されている。トランジスタ５５１３のソース及びドレインの他方は、トランジスタ５５１５のソース及びドレインの一方に接続されている。トランジスタ５５１５のソース及びドレインの他方は、容量素子５５２０の一方の電極、及びトランジスタ５５１０のゲートに接続されている。容量素子５５２０の他方の電極は、配線５５４３に接続されている。トランジスタ５５１０のソース及びドレインの一方は、配線５５４１に接続されている。トランジスタ５５１０のソース及びドレインの他方は、トランジスタ５５１８のソース及びドレインの一方に接続されている。トランジスタ５５１８のソース及びドレインの他方は、トランジスタ５５０９のソース及びドレインの一方に接続されている。トランジスタ５５０９のソース及びドレインの他方は、トランジスタ５５１７のソース及びドレインの一方、及び第１の記憶回路５５０１に接続されている。トランジスタ５５１７のソース及びドレインの他方は、配線５５４０に接続されている。また、図５２においては、トランジスタ５５０９のゲートは、トランジスタ５５１７のゲートと接続されているが、トランジスタ５５０９のゲートは、必ずしもトランジスタ５５１７のゲートと接続されていなくてもよい。
【０４８８】
トランジスタ５５１５に先の実施の形態で例示したトランジスタ２００および／または４００を適用することができる。トランジスタ５５１５のオフ電流が小さいために、半導体装置５５００は、長期間電源供給なしに情報を保持することができる。トランジスタ５５１５のスイッチング特性が良好であるために、半導体装置５５００は、高速のバックアップとリカバリを行うことができる。
【０４８９】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０４９０】
（実施の形態８）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した撮像装置の一例について説明する。
【０４９１】
＜撮像装置＞
以下では、本発明の一態様に係る撮像装置について説明する。
【０４９２】
図５３（Ａ）は、本発明の一態様に係る撮像装置２２００の例を示す平面図である。撮像装置２２００は、画素部２２１０と、画素部２２１０を駆動するための周辺回路２２６０と、周辺回路２２７０、周辺回路２２８０と、周辺回路２２９０と、を有する。画素部２２１０は、ｐ行ｑ列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２２１１を有する。周辺回路２２６０、周辺回路２２７０、周辺回路２２８０および周辺回路２２９０は、それぞれ複数の画素２２１１に接続し、複数の画素２２１１を駆動するための信号を供給する機能を有する。なお、本明細書等において、周辺回路２２６０、周辺回路２２７０、周辺回路２２８０および周辺回路２２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合がある。例えば、周辺回路２２６０は周辺回路の一部といえる。
【０４９３】
また、撮像装置２２００は、光源２２９１を有することが好ましい。光源２２９１は、検出光Ｐ１を放射することができる。
【０４９４】
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の１つを有する。また、周辺回路は、画素部２２１０を形成する基板上に形成してもよい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。なお、周辺回路は、周辺回路２２６０、周辺回路２２７０、周辺回路２２８０および周辺回路２２９０のいずれか一以上を省略してもよい。
【０４９５】
また、図５３（Ｂ）に示すように、撮像装置２２００が有する画素部２２１０において、画素２２１１を傾けて配置してもよい。画素２２１１を傾けて配置することにより、行方向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２２００における撮像の品質をより高めることができる。
【０４９６】
＜画素の構成例１＞
撮像装置２２００が有する１つの画素２２１１を複数の副画素２２１２で構成し、それぞれの副画素２２１２に特定の波長域の光を透過するフィルタ（カラーフィルタ）を組み合わせることで、カラー画像表示を実現するための情報を取得することができる。
【０４９７】
図５４（Ａ）は、カラー画像を取得するための画素２２１１の一例を示す平面図である。図５４（Ａ）に示す画素２２１１は、赤（Ｒ）の波長域の光を透過するカラーフィルタが設けられた副画素２２１２（以下、「副画素２２１２Ｒ」ともいう）、緑（Ｇ）の波長域の光を透過するカラーフィルタが設けられた副画素２２１２（以下、「副画素２２１２Ｇ」ともいう）および青（Ｂ）の波長域の光を透過するカラーフィルタが設けられた副画素２２１２（以下、「副画素２２１２Ｂ」ともいう）を有する。副画素２２１２は、フォトセンサとして機能させることができる。
【０４９８】
副画素２２１２（副画素２２１２Ｒ、副画素２２１２Ｇ、および副画素２２１２Ｂ）は、配線２２３１、配線２２４７、配線２２４８、配線２２４９、配線２２５０と電気的に接続される。また、副画素２２１２Ｒ、副画素２２１２Ｇ、および副画素２２１２Ｂは、それぞれが独立した配線２２５３に接続している。また、本明細書等において、例えばｎ行目の画素２２１１に接続された配線２２４８、配線２２４９、および配線２２５０を、それぞれ配線２２４８［ｎ］、配線２２４９［ｎ］、および配線２２５０［ｎ］と記載する。また、例えばｍ列目の画素２２１１に接続された配線２２５３を、配線２２５３［ｍ］と記載する。なお、図５４（Ａ）において、ｍ列目の画素２２１１が有する副画素２２１２Ｒに接続する配線２２５３を配線２２５３［ｍ］Ｒ、副画素２２１２Ｇに接続する配線２２５３を配線２２５３［ｍ］Ｇ、および副画素２２１２Ｂに接続する配線２２５３を配線２２５３［ｍ］Ｂと記載している。副画素２２１２は、上記配線を介して周辺回路と電気的に接続される。
【０４９９】
また、撮像装置２２００は、隣接する画素２２１１の、同じ波長域の光を透過するカラーフィルタが設けられた副画素２２１２同士がスイッチを介して電気的に接続する構成を有する。図５４（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）に配置された画素２２１１が有する副画素２２１２と、該画素２２１１に隣接するｎ＋１行ｍ列に配置された画素２２１１が有する副画素２２１２の接続例を示す。図５４（Ｂ）において、ｎ行ｍ列に配置された副画素２２１２Ｒと、ｎ＋１行ｍ列に配置された副画素２２１２Ｒがスイッチ２２０１を介して接続されている。また、ｎ行ｍ列に配置された副画素２２１２Ｇと、ｎ＋１行ｍ列に配置された副画素２２１２Ｇがスイッチ２２０２を介して接続されている。また、ｎ行ｍ列に配置された副画素２２１２Ｂと、ｎ＋１行ｍ列に配置された副画素２２１２Ｂがスイッチ２２０３を介して接続されている。
【０５００】
なお、副画素２２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンタ（Ｍ）の光を透過するカラーフィルタを用いてもよい。１つの画素２２１１に３種類の異なる波長域の光を検出する副画素２２１２を設けることで、フルカラー画像を取得することができる。
【０５０１】
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた副画素２２１２を有する画素２２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンタ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２２１２に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２２１２を有する画素２２１１を用いてもよい。１つの画素２２１１に４種類の異なる波長域の光を検出する副画素２２１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
【０５０２】
また、例えば、図５４（Ａ）において、赤の波長域の光を検出する副画素２２１２、緑の波長域の光を検出する副画素２２１２、および青の波長域の光を検出する副画素２２１２の画素数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
【０５０３】
なお、画素２２１１に設ける副画素２２１２は１つでもよいが、２つ以上が好ましい。例えば、同じ波長域の光を検出する副画素２２１２を２つ以上設けることで、冗長性を高め、撮像装置２２００の信頼性を高めることができる。
【０５０４】
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルタを用いることで、赤外光を検出する撮像装置２２００を実現することができる。
【０５０５】
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ  Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用いることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和することを防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。
【０５０６】
また、前述したフィルタ以外に、画素２２１１にレンズを設けてもよい。ここで、図５５の断面図を用いて、画素２２１１、フィルタ２２５４、レンズ２２５５の配置例を説明する。レンズ２２５５を設けることで、副画素２２１２中に設けられた光電変換素子が入射光を効率よく受光することができる。具体的には、図５５（Ａ）に示すように、画素２２１１に形成したレンズ２２５５、フィルタ２２５４（フィルタ２２５４Ｒ、フィルタ２２５４Ｇおよびフィルタ２２５４Ｂ）、および画素回路２２３０等を通して光２２５６を光電変換素子２２２０に入射させる構造とすることができる。
【０５０７】
ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光２２５６の一部が配線２２５７の一部によって遮光されてしまうことがある。したがって、図５５（Ｂ）に示すように光電変換素子２２２０側にレンズ２２５５およびフィルタ２２５４を配置して、光電変換素子２２２０が光２２５６を効率良く受光させる構造が好ましい。光電変換素子２２２０側から光２２５６を光電変換素子２２２０に入射させることで、検出感度の高い撮像装置２２００を提供することができる。
【０５０８】
図５５に示す光電変換素子２２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成された光電変換素子を用いてもよい。
【０５０９】
また、光電変換素子２２２０を、放射線を吸収して電荷を発生させる機能を有する物質を用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合金等がある。
【０５１０】
例えば、光電変換素子２２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて、Ｘ線や、ガンマ線といった幅広い波長域にわたって光吸収係数を有する光電変換素子２２２０を実現できる。
【０５１１】
ここで、撮像装置２２００が有する１つの画素２２１１は、図５４に示す副画素２２１２に加えて、第１のフィルタを有する副画素２２１２を有してもよい。
【０５１２】
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、を用いて画素を構成する一例について説明する。各トランジスタは上記実施の形態に示すものと同様のトランジスタを用いることができる。
【０５１３】
図５６は、撮像装置を構成する素子の断面図である。図５６に示す撮像装置は、シリコン基板２３００に設けられたシリコンを用いたトランジスタ２３５１、トランジスタ２３５１上に積層して配置された酸化物半導体を用いたトランジスタ２３５２およびトランジスタ２３５３、ならびにシリコン基板２３００に設けられたフォトダイオード２３６０を含む。各トランジスタおよびフォトダイオード２３６０のカソード２３６２は、種々のプラグ２３７０および配線２３７１と電気的な接続を有する。また、フォトダイオード２３６０のアノード２３６１は、低抵抗領域２３６３を介してプラグ２３７０と電気的に接続を有する。
【０５１４】
また撮像装置は、シリコン基板２３００に設けられたトランジスタ２３５１およびフォトダイオード２３６０を有する層２３１０と、層２３１０と接して設けられ、配線２３７１を有する層２３２０と、層２３２０と接して設けられ、トランジスタ２３５２およびトランジスタ２３５３を有する層２３３０と、層２３３０と接して設けられ、配線２３７２および配線２３７３を有する層２３４０を備えている。
【０５１５】
なお図５６の断面図の一例では、シリコン基板２３００において、トランジスタ２３５１が形成された面とは逆側の面にフォトダイオード２３６０の受光面を有する構成とする。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保することができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード２３６０の受光面をトランジスタ２３５１が形成された面と同じとすることもできる。
【０５１６】
なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層２３１０を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層２３１０を省略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
【０５１７】
なお、シリコン基板２３００は、ＳＯＩ基板であってもよい。また、シリコン基板２３００に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板を用いることもできる。
【０５１８】
ここで、トランジスタ２３５１およびフォトダイオード２３６０を有する層２３１０と、トランジスタ２３５２およびトランジスタ２３５３を有する層２３３０と、の間には絶縁体２３８０が設けられる。ただし、絶縁体２３８０の位置は限定されない。また、絶縁体２３８０の下に絶縁体２３７９が設けられ、絶縁体２３８０の上に絶縁体２３８１が設けられる。
【０５１９】
絶縁体２３７９乃至絶縁体２３８１に設けられた開口に、導電体２３９０ａ乃至導電体２３９０ｅが設けられている。導電体２３９０ａ、導電体２３９０ｂおよび導電体２３９０ｅは、プラグおよび配線として機能する。また、導電体２３９０ｃは、トランジスタ２３５３のバックゲートとして機能する。また、導電体２３９０ｄは、トランジスタ２３５２のバックゲートとして機能する。
【０５２０】
トランジスタ２３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンのダングリングボンドを終端し、トランジスタ２３５１の信頼性を向上させる効果がある。一方、トランジスタ２３５２およびトランジスタ２３５３などの近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ２３５２およびトランジスタ２３５３などの信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジスタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体２３８０を設けることが好ましい。絶縁体２３８０より下層に水素を閉じ込めることで、トランジスタ２３５１の信頼性が向上させることができる。さらに、絶縁体２３８０より下層から、絶縁体２３８０より上層に水素が拡散することを抑制できるため、トランジスタ２３５２およびトランジスタ２３５３などの信頼性を向上させることができる。さらに、導電体２３９０ａ、導電体２３９０ｂおよび導電体２３９０ｅが形成されることにより、絶縁体２３８０に形成されているビアホールを通じて上層に水素が拡散することも抑制できるため、トランジスタ２３５２およびトランジスタ２３５３などの信頼性を向上させることができる。
【０５２１】
また、図５６の断面図において、層２３１０に設けるフォトダイオード２３６０と、層２３３０に設けるトランジスタとを重なるように形成することができる。そうすると、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
【０５２２】
また、撮像装置の一部または全部を湾曲させてもよい。撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型化や軽量化を実現することができる。また、撮像された画像の品質を向上させる事ができる。
【０５２３】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０５２４】
（実施の形態９）
本実施の形態においては、本発明の一態様に係る半導体ウエハ、チップおよび電子部品について説明する。
【０５２５】
＜半導体ウエハ、チップ＞
図５７（Ａ）は、ダイシング処理が行なわれる前の基板５７１１の上面図を示している。基板５７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板５７１１上には、複数の回路領域５７１２が設けられている。回路領域５７１２には、本発明の一態様に係る半導体装置や、ＣＰＵ、ＲＦタグ、またはイメージセンサなどを設けることができる。
【０５２６】
複数の回路領域５７１２は、それぞれが分離領域５７１３に囲まれている。分離領域５７１３と重なる位置に分離線（「ダイシングライン」ともいう。）５７１４が設定される。分離線５７１４に沿って基板５７１１を切断することで、回路領域５７１２を含むチップ５７１５を基板５７１１から切り出すことができる。図５７（Ｂ）にチップ５７１５の拡大図を示す。
【０５２７】
また、分離領域５７１３に導電層や半導体層を設けてもよい。分離領域５７１３に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程の歩留まり低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に流しながら行なわれる。分離領域５７１３に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
【０５２８】
分離領域５７１３に設ける半導体層としては、バンドギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．７ｅＶ以上３．５ｅＶ以下の材料を用いることが好ましい。このような材料を用いると、蓄積された電荷をゆっくりと放電することができるため、ＥＳＤによる電荷の急激な移動が抑えられ、静電破壊を生じにくくすることができる。
【０５２９】
＜電子部品＞
チップ５７１５を電子部品に適用する例について、図５８を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
【０５３０】
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
【０５３１】
図５８（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において上記実施の形態に示した半導体装置を有する素子基板が完成した後、該素子基板の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ５７２１）。研削により素子基板を薄くすることで、素子基板の反りなどを低減し、電子部品の小型化を図ることができる。
【０５３２】
次に、素子基板を複数のチップ（チップ５７１５）に分離する「ダイシング工程」を行う（ステップＳ５７２２）。そして、分離したチップを個々ピックアップしてリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ５７２３）。ダイボンディング工程におけるチップとリードフレームとの接合は、樹脂による接合や、テープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップを接合してもよい。
【０５３３】
次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ５７２４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
【０５３４】
ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ５７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを機械的な外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）を低減することができる。
【０５３５】
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ５７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形加工工程」を行なう（ステップＳ５７２７）。
【０５３６】
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ５７２８）。そして外観形状の良否や動作不良の有無などを調べる「検査工程」（ステップＳ５７２９）を経て、電子部品が完成する。
【０５３７】
また、完成した電子部品の斜視模式図を図５８（Ｂ）に示す。図５８（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示している。図５８（Ｂ）に示す電子部品５７５０は、リード５７５５および半導体装置５７５３を示している。半導体装置５７５３としては、上記実施の形態に示した半導体装置などを用いることができる。
【０５３８】
図５８（Ｂ）に示す電子部品５７５０は、例えばプリント基板５７５２に実装される。このような電子部品５７５０が複数組み合わされて、それぞれがプリント基板５７５２上で電気的に接続されることで電子部品が実装された基板（実装基板５７５４）が完成する。完成した実装基板５７５４は、電子機器などに用いられる。
【０５３９】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０５４０】
（実施の形態１０）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した電子機器について説明する。
【０５４１】
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図５９に示す。
【０５４２】
図５９（Ａ）は携帯型ゲーム機であり、筐体１９０１、筐体１９０２、表示部１９０３、表示部１９０４、マイクロフォン１９０５、スピーカー１９０６、操作キー１９０７、スタイラス１９０８等を有する。なお、図５９（Ａ）に示した携帯型ゲーム機は、２つの表示部１９０３と表示部１９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０５４３】
図５９（Ｂ）は携帯データ端末であり、第１筐体１９１１、第２筐体１９１２、第１表示部１９１３、第２表示部１９１４、接続部１９１５、操作キー１９１６等を有する。第１表示部１９１３は第１筐体１９１１に設けられており、第２表示部１９１４は第２筐体１９１２に設けられている。そして、第１筐体１９１１と第２筐体１９１２とは、接続部１９１５により接続されており、第１筐体１９１１と第２筐体１９１２の間の角度は、接続部１９１５により変更が可能である。第１表示部１９１３における映像を、接続部１９１５における第１筐体１９１１と第２筐体１９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部１９１３および第２表示部１９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。または、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
【０５４４】
図５９（Ｃ）はノート型パーソナルコンピュータであり、筐体１９２１、表示部１９２２、キーボード１９２３、ポインティングデバイス１９２４等を有する。
【０５４５】
図５９（Ｄ）は電気冷凍冷蔵庫であり、筐体１９３１、冷蔵室用扉１９３２、冷凍室用扉１９３３等を有する。
【０５４６】
図５９（Ｅ）はビデオカメラであり、第１筐体１９４１、第２筐体１９４２、表示部１９４３、操作キー１９４４、レンズ１９４５、接続部１９４６等を有する。操作キー１９４４およびレンズ１９４５は第１筐体１９４１に設けられており、表示部１９４３は第２筐体１９４２に設けられている。そして、第１筐体１９４１と第２筐体１９４２とは、接続部１９４６により接続されており、第１筐体１９４１と第２筐体１９４２の間の角度は、接続部１９４６により変更が可能である。表示部１９４３における映像を、接続部１９４６における第１筐体１９４１と第２筐体１９４２との間の角度にしたがって切り替える構成としてもよい。
【０５４７】
図５９（Ｆ）は自動車であり、車体１９５１、車輪１９５２、ダッシュボード１９５３、ライト１９５４等を有する。
【０５４８】
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態などでは、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、トランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、酸化物半導体を有していなくてもよい。
【０５４９】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【符号の説明】
【０５５０】
１００    容量素子
１１２    導電体
１１６    導電体
１３０    絶縁体
１３２    絶縁体
１３４    絶縁体
１５０    絶縁体
２００    トランジスタ
２０１    基板
２０５    導電体
２０５ａ    導電体
２０５ｂ    導電体
２０５ｃ    導電体
２１０    絶縁体
２１２    絶縁体
２１３    絶縁体
２１４    絶縁体
２１６    絶縁体
２１８    導電体
２２４    絶縁体
２３０    酸化物
２３０ａ    酸化物
２３０Ａ    酸化膜
２３０ｂ    酸化物
２３０Ｂ    酸化膜
２３０ｃ    酸化物
２３０Ｃ    酸化膜
２３５    酸化物
２３５ａ    酸化物
２３５Ａ    酸化膜
２３５ｂ    酸化物
２３５Ｂ    酸化膜
２４０    導電体
２４０ａ    導電体
２４０Ａ    導電膜
２４０ｂ    導電体
２４０Ｂ    導電膜
２４５    層
２４５ａ    層
２４５Ａ    膜
２４５ｂ    層
２４５Ｂ    膜
２５０    絶縁体
２５０Ａ    絶縁膜
２６０    導電体
２６０ａ    導電体
２６０Ａ    導電膜
２６２    酸化物
２６２Ａ    酸化膜
２７０    層
２７０Ａ    膜
２７２    絶縁体
２８０    絶縁体
２８２    絶縁体
２８４    絶縁体
２８５    導電体
２８５ａ    導電体
２８５ｂ    導電体
２８５ｃ    導電体
２８５ｄ    導電体
２８７ａ    導電体
２８７ｂ    導電体
２８７ｃ    導電体
２８７ｄ    導電体
２９０    レジストマスク
２９１    レジストマスク
２９２    レジストマスク
２９３    レジストマスク
２９４    レジストマスク
２９５    有機物
２９６    レジストマスク
２９７    レジストマスク
３００    トランジスタ
３１１    基板
３１２    半導体領域
３１４    絶縁体
３１６    導電体
３１８ａ    低抵抗領域
３１８ｂ    低抵抗領域
３２０    絶縁体
３２２    絶縁体
３２４    絶縁体
３２６    絶縁体
３２８    導電体
３３０    導電体
３５０    絶縁体
３５２    絶縁体
３５４    絶縁体
３５６    導電体
３５８    絶縁体
４００    トランジスタ
４０５    導電体
４０５ａ    導電体
４０５ｂ    導電体
４０５ｃ    導電体
４０６    導電体
４０６ａ    導電体
４０６ｂ    導電体
４０６ｃ    導電体
４０７    導電体
４０７ａ    導電体
４０７ｂ    導電体
４０７ｃ    導電体
４３０    酸化物
４５０    絶縁体
４６０    導電体
４６２    酸化物
４７０    層
８１０    ＦＥＴ
９０３Ｅ    電圧生成回路
９０５Ｅ    電圧生成回路
１０００    半導体装置
１９０１    筐体
１９０２    筐体
１９０３    表示部
１９０４    表示部
１９０５    マイクロフォン
１９０６    スピーカー
１９０７    操作キー
１９０８    スタイラス
１９１１    筐体
１９１２    筐体
１９１３    表示部
１９１４    表示部
１９１５    接続部
１９１６    操作キー
１９２１    筐体
１９２２    表示部
１９２３    キーボード
１９２４    ポインティングデバイス
１９３１    筐体
１９３２    冷蔵室用扉
１９３３    冷凍室用扉
１９４１    筐体
１９４２    筐体
１９４３    表示部
１９４４    操作キー
１９４５    レンズ
１９４６    接続部
１９５１    車体
１９５２    車輪
１９５３    ダッシュボード
１９５４    ライト
２２００    撮像装置
２２０１    スイッチ
２２０２    スイッチ
２２０３    スイッチ
２２１０    画素部
２２１１    画素
２２１２    副画素
２２１２Ｂ    副画素
２２１２Ｇ    副画素
２２１２Ｒ    副画素
２２２０    光電変換素子
２２３０    画素回路
２２３１    配線
２２４７    配線
２２４８    配線
２２４９    配線
２２５０    配線
２２５３    配線
２２５４    フィルタ
２２５４Ｂ    フィルタ
２２５４Ｇ    フィルタ
２２５４Ｒ    フィルタ
２２５５    レンズ
２２５６    光
２２５７    配線
２２６０    周辺回路
２２７０    周辺回路
２２８０    周辺回路
２２９０    周辺回路
２２９１    光源
２３００    シリコン基板
２３１０    層
２３２０    層
２３３０    層
２３４０    層
２３５１    トランジスタ
２３５２    トランジスタ
２３５３    トランジスタ
２３６０    フォトダイオード
２３６１    アノード
２３６３    低抵抗領域
２３７０    プラグ
２３７１    配線
２３７２    配線
２３７３    配線
２３７９    絶縁体
２３８０    絶縁体
２３８１    絶縁体
２３９０ａ    導電体
２３９０ｂ    導電体
２３９０ｃ    導電体
２３９０ｄ    導電体
２３９０ｅ    導電体
３００１    配線
３００２    配線
３００３    配線
３００４    配線
３００５    配線
３００６    配線
３４００    トランジスタ
４００１    配線
４００３    配線
４００５    配線
４００６    配線
４００７    配線
４００８    配線
４００９    配線
４０２１    層
４０２３    層
４１００    トランジスタ
４２００    トランジスタ
４３００    トランジスタ
４４００    トランジスタ
４５００    容量素子
４６００    容量素子
５４００    半導体装置
５４０１    ＣＰＵコア
５４０２    パワーコントローラ
５４０３    パワースイッチ
５４０４    キャッシュ
５４０５    バスインターフェース
５４０６    デバッグインターフェース
５４０７    制御装置
５４０８    ＰＣ
５４０９    パイプラインレジスタ
５４１０    パイプラインレジスタ
５４１１    ＡＬＵ
５４１２    レジスタファイル
５４２１    パワーマネージメントユニット
５４２２    周辺回路
５４２３    データバス
５５００    半導体装置
５５０１    記憶回路
５５０２    記憶回路
５５０３    記憶回路
５５０４    回路
５５０９    トランジスタ
５５１０    トランジスタ
５５１２    トランジスタ
５５１３    トランジスタ
５５１５    トランジスタ
５５１７    トランジスタ
５５１８    トランジスタ
５５１９    容量素子
５５２０    容量素子
５５４０    配線
５５４１    配線
５５４２    配線
５５４３    配線
５５４４    配線
５７１１    基板
５７１２    回路領域
５７１３    分離領域
５７１４    分離線
５７１５    チップ
５７５０    電子部品
５７５２    プリント基板
５７５３    半導体装置
５７５４    実装基板
５７５５    リード
５８００    インバータ
５８１０    ＯＳトランジスタ
５８２０    ＯＳトランジスタ
５８３１    信号波形
５８３２    信号波形
５８４０    破線
５８４１    実線
５８５０    ＯＳトランジスタ
５８６０    ＣＭＯＳインバータ
５９００    半導体装置
５９０１    電源回路
５９０２    回路
５９０３    電圧生成回路
５９０３Ａ    電圧生成回路
５９０３Ｂ    電圧生成回路
５９０３Ｃ    電圧生成回路
５９０３Ｄ    電圧生成回路
５９０３Ｅ    電圧生成回路
５９０４    回路
５９０５    電圧生成回路
５９０５Ａ    電圧生成回路
５９０６    回路
５９１１    トランジスタ
５９１２    トランジスタ
５９１２Ａ    トランジスタ
５９１２Ｂ    トランジスタ
５９２１    制御回路
５９２２    トランジスタ
【図１】
2017175129.tif 000003
【図２】
2017175129.tif 000004
【図３】
2017175129.tif 000005
【図４】
2017175129.tif 000006
【図５】
2017175129.tif 000007
【図６】
2017175129.tif 000008
【図７】
2017175129.tif 000009
【図８】
2017175129.tif 000010
【図９】
2017175129.tif 000011
【図１０】
2017175129.tif 000012
【図１１】
2017175129.tif 000013
【図１２】
2017175129.tif 000014
【図１３】
2017175129.tif 000015
【図１４】
2017175129.tif 000016
【図１５】
2017175129.tif 000017
【図１６】
2017175129.tif 000018
【図１７】
2017175129.tif 000019
【図１８】
2017175129.tif 000020
【図１９】
2017175129.tif 000021
【図２０】
2017175129.tif 000022
【図２１】
2017175129.tif 000023
【図２２】
2017175129.tif 000024
【図２３】
2017175129.tif 000025
【図２４】
2017175129.tif 000026
【図２５】
2017175129.tif 000027
【図２６】
2017175129.tif 000028
【図２７】
2017175129.tif 000029
【図２８】
2017175129.tif 000030
【図２９】
2017175129.tif 000031
【図３０】
2017175129.tif 000032
【図３１】
2017175129.tif 000033
【図３２】
2017175129.tif 000034
【図３３】
2017175129.tif 000035
【図３４】
2017175129.tif 000036
【図３５】
2017175129.tif 000037
【図３６】
2017175129.tif 000038
【図３７】
2017175129.tif 000039
【図３８】
2017175129.tif 000040
【図３９】
2017175129.tif 000041
【図４０】
2017175129.tif 000042
【図４１】
2017175129.tif 000043
【図４２】
2017175129.tif 000044
【図４３】
2017175129.tif 000045
【図４４】
2017175129.tif 000046
【図４５】
2017175129.tif 000047
【図４６】
2017175129.tif 000048
【図４７】
2017175129.tif 000049
【図４８】
2017175129.tif 000050
【図４９】
2017175129.tif 000051
【図５０】
2017175129.tif 000052
【図５１】
2017175129.tif 000053
【図５２】
2017175129.tif 000054
【図５３】
2017175129.tif 000055
【図５４】
2017175129.tif 000056
【図５５】
2017175129.tif 000057
【図５６】
2017175129.tif 000058
【図５７】
2017175129.tif 000059
【図５８】
2017175129.tif 000060
【図５９】
2017175129.tif 000061