(57)【要約】【課題】電源インピーダンスを低減しつつバイパスコンデンサの個数を低減することが可能なコンデンサの実装構造を提供する。【解決手段】実装構造１は、配線基板１０とＩＣ２０とコンデンサ３０とを備え、コンデンサ３０が誘電体層を挟んで第１内部電極と第３内部電極とが積層されると共に誘電体層を挟んで第２内部電極と第３内部電極とが積層される積層体３１と、第１内部電極が接続される第１外部電極３２と、第２内部電極が接続される第２外部電極３３と、第３内部電極が接続される第３外部電極３４，３４とを有し、第１外部電極３２と第３外部電極３４との間には第１容量部が形成され、第２外部電極と第３外部電極との間には第２容量部が形成され、第１外部電極３２が第１電源パターン１０ｂに接続され、第２外部電極３３が第２電源パターン１０ｃに接続され、第３外部電極３４，３４がグランドパターン１０ｉに接続される。【選択図】  図１
2017212412.tif 000002
【特許請求の範囲】
【請求項１】
集積回路が実装される配線基板と、
前記配線基板に実装されるコンデンサと、
を備え、
前記配線基板は、前記集積回路の電源用の第１電源パターン及び第２電源パターンと、グランドパターンと、を有し、
前記コンデンサは、誘電体層を挟んで第１内部電極と第３内部電極とが積層されると共に誘電体層を挟んで第２内部電極と第３内部電極とが積層される積層体と、前記積層体の一方の端面に設けられ、前記第１内部電極が接続される第１外部電極と、前記積層体の前記一方の端面に対向する他方の端面に設けられ、前記第２内部電極が接続される第２外部電極と、前記積層体の対向する一対の側面に設けられ、前記第３内部電極が接続される一対の第３外部電極と、を有し、
前記第１外部電極と前記第３外部電極との間には、前記誘電体層を挟んで前記第１内部電極と前記第３内部電極とが対向することにより第１容量部が形成され、
前記第２外部電極と前記第３外部電極との間には、前記誘電体層を挟んで前記第２内部電極と前記第３内部電極とが対向することにより第２容量部が形成され、
前記第１外部電極は、前記第１電源パターンに接続され、
前記第２外部電極は、前記第２電源パターンに接続され、
前記第３外部電極は、前記グランドパターンに接続されることを特徴とするコンデンサの実装構造。
【請求項２】
前記第１内部電極は、本体部と、当該本体部の端部に設けられ、前記第１外部電極に接続される引き出し部とからなり、
前記第２内部電極は、本体部と、当該本体部の端部に設けられ、前記第２外部電極に接続される引き出し部とからなり、
前記第１内部電極及び前記第２内部電極の少なくとも一方は、前記引き出し部の幅が前記本体部の幅よりも狭いことを特徴とする請求項１に記載のコンデンサの実装構造。
【請求項３】
前記コンデンサは、前記第１容量部の容量と前記第２容量部の容量とが異なるように構成されることを特徴とする請求項１又は請求項２に記載のコンデンサの実装構造。
【請求項４】
前記配線基板は、２端子の第１コンデンサ用に設けられた前記第１電源パターン及び第１グランドパターンと、２端子の第２コンデンサ用に設けられた前記第２電源パターン及び第２グランドパターンと、を有し、
前記コンデンサは、前記第１外部電極が前記第１電源パターンに接続され、前記第２外部電極が前記第２電源パターンに接続され、前記第３外部電極が前記第２グランドパターンに接続されることを特徴とする請求項１〜請求項３の何れか一項に記載のコンデンサの実装構造。
【請求項５】
集積回路が実装された配線基板において前記集積回路の電源用の第１電源パターンと第１グランドパターンとの間に配設される２端子の第１コンデンサ及び前記集積回路の電源用の第２電源パターンと第２グランドパターンとの間に配設される２端子の第２コンデンサを集約して第３コンデンサに置換するコンデンサの置換方法であって、
前記第３コンデンサとして、誘電体層を挟んで第１内部電極と第３内部電極とが積層されると共に誘電体層を挟んで第２内部電極と第３内部電極とが積層される積層体と、前記積層体の一方の端面に設けられ、前記第１内部電極が接続される第１外部電極と、前記積層体の前記一方の端面に対向する他方の端面に設けられ、前記第２内部電極が接続される第２外部電極と、前記積層体の対向する一対の側面に設けられ、前記第３内部電極が接続される一対の第３外部電極とを有する３端子のコンデンサを用い、
前記第１外部電極を前記第１電源パターンに接続し、前記第２外部電極を前記第２電源パターンに接続し、前記第３外部電極を前記第２グランドパターンに接続することを特徴とするコンデンサの置換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の電源−グランド間に配設されるコンデンサの実装構造、及び、コンデンサの置換方法に関する。
【背景技術】
【０００２】
ＩＣなどの集積回路が実装された配線基板には、集積回路の動作中の電圧変動の抑制やノイズの除去などのために、集積回路の電源−グランド間にバイパスコンデンサ（デカップリングコンデンサ）が実装される。
【０００３】
例えば、特許文献１には、複数の誘電体層を積層してなる積層体と、積層体の内部に配置された第１コンデンサ電極、第２コンデンサ電極及び第３コンデンサ電極と、積層体の外面に配置され、第１コンデンサ電極、第２コンデンサ電極及び第３コンデンサ電極のそれぞれと接続された第１外部電極、第２外部電極及び第３外部電極とを備え、第１コンデンサ電極と第２コンデンサ電極とが誘電体層を挟んで対向してなる第１容量部が形成され、第３コンデンサ電極と第２コンデンサ電極とが誘電体層を挟んで対向してなる第２容量部が形成される積層コンデンサが開示されている。また、特許文献１には、この積層コンデンサの使用方法として、第１容量部（第１外部電極と第２外部電極との間）に印加される第１電源の直流電圧に重畳された第１交流電圧（リップル電圧）の位相と第２容量部（第３外部電極と第２外部電極との間）に印加される第２電源の直流電圧に重畳された第２交流電圧の位相とがずれるように、第１外部電極、第２外部電極及び第３外部電極を外部回路に接続することが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−２５８２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、集積回路に供給する電源の低電圧・大電流に伴い、電源インピーダンス（特に、反共振周波数での電源インピーダンス）に対して要求されるターゲットインピーダンスが厳しくなっている。一般に、電源インピーダンスをターゲットインピーダンス以下まで低減するために、バイパスコンデンサ（例えば、２端子の積層コンデンサ）を多数個（例えば、数１０個〜数１００個）実装することで、低ＥＳＬ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｉｎｄｕｃｔａｎｃｅ：等価直列インダクタンス）化を図っていた。
【０００６】
しかしながら、多数個のバイパスコンデンサを配線基板に実装するためには、配線基板に大きな実装面積が必要となる。また、多数個のバイパスコンデンサによって配線基板に実装する部品点数が増えると、配線基板に構成される回路の故障率が高くなる。そこで、配線基板に実装するバイパスコンデンサの個数を低減することが望まれている。
【０００７】
特許文献１に開示された技術は、積層コンデンサに形成される第１容量部と第２容量部を利用して、第１容量部に印加する第１交流電圧の位相と第２容量部に印加する第２交流電圧の位相とをずらすことにより、第１容量部で発生する伸縮と第２容量部で発生する伸縮とを打ち消し合わせ、積層コンデンサが実装される基板の振動に伴う基板鳴きを抑制している。このように、特許文献１に開示された技術は、基板鳴きを抑制することを目的とした技術であり、バイパスコンデンサの個数の低減については考慮されていない。
【０００８】
本発明は、上記問題点を解消する為になされたものであり、電源インピーダンスを低減しつつバイパスコンデンサの個数を低減することが可能なコンデンサの実装構造及びコンデンサの置換方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係るコンデンサの実装構造は、集積回路が実装される配線基板と、配線基板に実装されるコンデンサと、を備え、配線基板は、集積回路の電源用の第１電源パターン及び第２電源パターンと、グランドパターンと、を有し、コンデンサは、誘電体層を挟んで第１内部電極と第３内部電極とが積層されると共に誘電体層を挟んで第２内部電極と第３内部電極とが積層される積層体と、積層体の一方の端面に設けられ、第１内部電極が接続される第１外部電極と、積層体の一方の端面に対向する他方の端面に設けられ、第２内部電極が接続される第２外部電極と、積層体の対向する一対の側面に設けられ、第３内部電極が接続される一対の第３外部電極と、を有し、第１外部電極と第３外部電極との間には、誘電体層を挟んで第１内部電極と第３内部電極とが対向することにより第１容量部が形成され、第２外部電極と第３外部電極との間には、誘電体層を挟んで第２内部電極と第３内部電極とが対向することにより第２容量部が形成され、第１外部電極は、第１電源パターンに接続され、第２外部電極は、第２電源パターンに接続され、第３外部電極は、グランドパターンに接続されることを特徴とする。
【００１０】
本発明に係るコンデンサの実装構造では、配線基板に実装される集積回路の電源―グランド間のバイパスコンデンサとして、第１〜第３外部電極を備える３端子のコンデンサ（積層コンデンサ）を用いる。このコンデンサには、第１外部電極と第３外部電極との間に誘電体層を挟んで第１内部電極と第３内部電極とが対向することにより第１容量部が形成されると共に、第２外部電極と第３外部電極との間に誘電体層を挟んで第２内部電極と第３内部電極とが対向することにより第２容量部が形成される。特に、このコンデンサは、第１外部電極と第２外部電極とが導通されていないので、第１容量部と第２容量部とが容量結合しない。そこで、本発明に係るコンデンサの実装構造では、３端子のコンデンサの第１外部電極が第１電源パターンに接続され、第２外部電極が第２電源パターンに接続され、第３外部電極がグランドパターンに接続されることで、第１電源パターンとグランドパターンとの間に第１容量部が配設され、第２電源パターンとグランドパターンとの間に第２容量部が配設される。このように、この３端子のコンデンサは、２個分のバイパスコンデンサとして機能する。また、この３端子のコンデンサは、第１外部電極と第２外部電極との間に一対の第３外部電極を配置する構造により、第１、第２外部電極と各第３外部電極との間の距離を短くできるので、２端子のコンデンサに比べて低ＥＳＬとなる。このように、本発明に係るコンデンサの実装構造によれば、電源インピーダンスを低減しつつバイパスコンデンサの個数を低減することが可能となる。
【００１１】
本発明に係るコンデンサの実装構造では、第１内部電極は、本体部と、当該本体部の端部に設けられ、第１外部電極に接続される引き出し部とからなり、第２内部電極は、本体部と、当該本体部の端部に設けられ、第２外部電極に接続される引き出し部とからなり、第１内部電極及び第２内部電極の少なくとも一方は、引き出し部の幅が本体部の幅よりも狭いことが好ましい。このように構成することで、第１容量部と第２容量部の少なくとも一方が高ＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ：等価直列抵抗）となり、反共振を抑制することができる。
【００１２】
本発明に係るコンデンサの実装構造では、コンデンサは、第１容量部の容量と第２容量部の容量とが異なるように構成されることが好ましい。このように構成することで、第１容量部の容量と第２容量部の容量と他のコンデンサの容量とをそれぞれ異ならせ、自己共振周波数をそれぞれ異ならせることができるので、反共振を抑制することができる。
【００１３】
本発明に係るコンデンサの実装構造では、配線基板は、２端子の第１コンデンサ用に設けられた第１電源パターン及び第１グランドパターンと、２端子の第２コンデンサ用に設けられた第２電源パターン及び第２グランドパターンと、を有し、コンデンサは、第１外部電極が第１電源パターンに接続され、第２外部電極が第２電源パターンに接続され、第３外部電極が第２グランドパターンに接続されることが好ましい。このように３端子のコンデンサを実装することにより、第１電源パターンと第１グランドパターンとの間及び第２電源パターンと第２グランドパターンとの間に２端子のバイパスコンデンサ（第１コンデンサ、第２コンデンサ）がそれぞれ配設されることに相当する。したがって、本発明に係るコンデンサの実装構造により、２個の２端子のバイパスコンデンサを集約して１個の３端子のコンデンサに置き換えることができる。
【００１４】
本発明に係るコンデンサの置換方法は、集積回路が実装された配線基板において集積回路の電源用の第１電源パターンと第１グランドパターンとの間に配設される２端子の第１コンデンサ及び集積回路の電源用の第２電源パターンと第２グランドパターンとの間に配設される２端子の第２コンデンサを集約して第３コンデンサに置換するコンデンサの置換方法であって、第３コンデンサとして、誘電体層を挟んで第１内部電極と第３内部電極とが積層されると共に誘電体層を挟んで第２内部電極と第３内部電極とが積層される積層体と、積層体の一方の端面に設けられ、第１内部電極が接続される第１外部電極と、積層体の一方の端面に対向する他方の端面に設けられ、第２内部電極が接続される第２外部電極と、積層体の対向する一対の側面に設けられ、第３内部電極が接続される一対の第３外部電極とを有する３端子のコンデンサを用い、第１外部電極を第１電源パターンに接続し、第２外部電極を第２電源パターンに接続し、第３外部電極を第２グランドパターンに接続することを特徴とする。
【００１５】
本発明に係るコンデンサの置換方法によれば、配線基板に実装される集積回路の電源―グランド間のバイパスコンデンサとして第１〜第３外部電極を備える３端子の第３コンデンサ（積層コンデンサ）を用い、この第３コンデンサの第１外部電極を第１電源パターンに接続し、第２外部電極を第２電源パターンに接続し、第３外部電極をグランドパターンに接続する。これにより、第１電源パターンとグランドパターンとの間に２端子の第１コンデンサの代わりに第３コンデンサの第１容量部が配設され、第２電源パターンとグランドパターンとの間に２端子の第２コンデンサの代わりに第３コンデンサの第２容量部が配設される。したがって、本発明に係るコンデンサの置換方法により、２個の２端子の第１コンデンサ及び第２コンデンサを集約して１個の３端子の第３コンデンサに置き換えることができる。また、この３端子の第３コンデンサは、構造上の特性により、２端子のコンデンサに比べて低ＥＳＬとなる。このように、本発明に係るコンデンサの置換方法によれば、電源インピーダンスを低減しつつバイパスコンデンサの個数を低減することが可能となる。
【発明の効果】
【００１６】
本発明によれば、電源インピーダンスを低減しつつバイパスコンデンサの個数を低減することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】実施形態に係るコンデンサの実装構造の構成を示す平面図である。
【図２】実施形態に係るコンデンサの外観を示す図であり、（ａ）が平面図であり、（ｂ）が側面図である。
【図３】図２に示すコンデンサの平断面図であり、（ａ）が第１内部電極が配置される箇所での平断面図であり、（ｂ）が第２内部電極が配置される箇所での平断面図であり、（ｃ）が第３内部電極が配置される箇所での平断面図である。
【図４】図２に示すコンデンサにおける第１容量部と第２容量部の配置の一例を示す側断面図である。
【図５】図２に示すコンデンサにおける第１容量部と第２容量部の配置の他の例を示す側断面図である。
【図６】図２に示すコンデンサの等価回路を示す図である。
【図７】図２に示すコンデンサにおいて第１内部電極の引き出し部の幅を狭くした場合の平断面図である。
【図８】バイパスコンデンサとして２端子のコンデンサを用いた場合のコンデンサの実装構造（従来のコンデンサの実装構造）の構成を示す平面図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、図中、同一又は相当部分には同一符号を用いることとする。また、各図において、同一要素には同一符号を付して重複する説明を省略する。
【００１９】
図１を参照して、実施形態に係るコンデンサの実装構造１及びコンデンサの置換方法について説明する。図１は、実施形態に係るコンデンサの実装構造１の構成を示す平面図である。
【００２０】
実装構造１は、配線基板１０と、ＩＣ２０（特許請求の範囲に記載の集積回路に相当）と、コンデンサ３０（３０Ａ，３０Ｂ，３０Ｃ）と、を備えている。コンデンサ３０は、ＩＣ２０の電源−グランド間に配設されるバイパスコンデンサである。特に、実装構造１は、バイパスコンデンサとして、２個の２端子のコンデンサを集約して１個のコンデンサ３０に置換している。この実装構造１では、バイパスコンデンサとして２端子のコンデンサを用いることを前提にして設計された配線パターンをそのまま利用して、コンデンサ３０を実装する。例えば、実装構造１では、図８に示す実装構造２の２端子のコンデンサ５０（５０Ａ〜５０Ｆ）用に設計された配線パターン（電源パターン、グランドパターン）が設けられた配線基板１０を用いる。なお、本実施形態では、図１に示すように、３個のコンデンサ３０Ａ，３０Ｂ，３０Ｃを置換する場合を例として説明する。
【００２１】
配線基板１０は、例えば、多層配線基板である。配線基板１０の上面１０ａには、電源パターン１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ及びグランドパターン１０ｈ，１０ｉ，１０ｊ，１０ｋ，１０ｌ，１０ｍなどの配線パターンが形成されている。電源パターン１０ｂ〜１０ｇ及びグランドパターン１０ｈ〜１０ｍは、例えば、銅箔などからなるプリント配線パターンである。なお、図１には配線基板１０に設けられた配線パターン１０ｂ〜１０ｍのみを示しており、配線基板１０に設けられた他の配線パターンについては図示を省略している。
【００２２】
電源パターン１０ｂ〜１０ｇは、ＩＣ２０の電源用のパターンである。電源パターン１０ｂ〜１０ｇは、例えば、同じ種類の電源毎に、ビアを介して配線基板１０の内層に設けられた電源プレーンに電気的に接続され、この電源プレーンにはビアを介してＩＣ２０が電気的に接続されている。グランドパターン１０ｈ〜１０ｍは、例えば、ビアを介して配線基板１０の内層に設けられたグランドプレーンに電気的に接続され、このグランドプレーンにはビアを介してＩＣ２０が電気的に接続されている。
【００２３】
ＩＣ２０は、例えば、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージのＩＣであり、ボール状電極（バンプ）を用いたフェースダウン実装によって配線基板１０の上面１０ａに実装されている。ＩＣ２０は、例えば、スマートフォンなどで用いられるアプリケーションプロッセッサ（ＡＰＵ）である。なお、ＡＰＵなどのＩＣ２０には多数個（例えば、数１０〜数１００個）のバイパスコンデンサが必要となるが、図１にはＩＣ２０のバイパスコンデンサとして３個のコンデンサ３０Ａ，３０Ｂ，３０Ｃのみを示しており、ＩＣ２０の他のバイパスコンデンサについては図示を省略している。
【００２４】
ＩＣ２０は、単一の電源又は複数の種類の電源から電力が供給される。電源の種類は、供給する電圧などにより異なる。ＩＣ２０には、同じ種類の電源毎に、安定して動作するように（誤動作しないように）、電源に要求されるターゲットインピーダンス（電源インピーダンスの目標値）が設定されている。したがって、ＩＣ２０の電源―グランド間の電源インピーダンスは、このターゲットインピーダンス内に抑えられる必要がある。そのため、ＩＣ２０の電源―グランド間に配設されるバイパスコンデンサ（コンデンサ３０等）のインピーダンスは低いことが望ましい。
【００２５】
図２及び図３を参照して、コンデンサ３０について説明する。図２は、コンデンサ３０の外観を示す図であり、（ａ）が平面図であり、（ｂ）が側面図である。図３は、コンデンサ３０の平断面図であり、（ａ）が第１内部電極３６が配置される箇所での平断面図であり、（ｂ）が第２内部電極３７が配置される箇所での平断面図であり、（ｃ）が第３内部電極３８が配置される箇所での平断面図である。この図３（ａ）、（ｂ）には、誘電体層３５を介して第１内部電極３６又は第２内部電極３７に対向する第３内部電極３８（破線）も示している。
【００２６】
コンデンサ３０は、上述したようにバイパスコンデンサである。コンデンサ３０は、ＩＣ２０の動作中の電源の電圧変動を抑制する機能、ノイズ（例えば、電源−グランド間に入るノイズ、ＩＣ２０の動作により発生するノイズ）を除去する機能などを有している。
【００２７】
コンデンサ３０は、チップ型の積層セラミックコンデンサであり、略直方体形状である。コンデンサ３０は、積層体３１と、第１外部電極３２と、第２外部電極３３と、一対の第３外部電極対３４，３４と、を備えている。
【００２８】
コンデンサ３０は、電源用端子となる第１外部電極３２及び第２外部電極３３と、グランド用端子となる第３外部電極３４，３４とからなる３端子コンデンサである。第１外部電極３２は、積層体３１の対向する一対の端面３１ａ，３１ｂのうちの一方の端面３１ａに設けられている。第２外部電極３３は、他方の端面３１ｂに設けられている。第１外部電極３２及び第２外部電極３３は、積層体３１の端面３１ａ，３１ｂだけでなく、積層体３１の主面３１ｅ，３１ｆの一部及び側面３１ｃ，３１ｄの一部まで設けられている。一対の第３外部電極３４，３４は、積層体３１の対向する一対の側面３１ｃ，３１ｄ（一対の端面３１ａ，３１ｂ間に配置される面）にそれぞれ設けられている。第３外部電極３４は、積層体３１の側面３１ｃ，３１ｄだけでなく、積層体３１の主面３１ｅ，３１ｆの一部まで設けられている。
【００２９】
積層体３１は、複数の誘電体層３５と、複数の第１内部電極３６と、複数の第２内部電極３７と、複数の第３内部電極３８と、を有している。積層体３１には、誘電体層３５を挟んで第１内部電極３６と第３内部電極３８とが積層されると共に、誘電体層３５を挟んで第２内部電極３７と第３内部電極３８とが積層されている。積層体３１は、直方体形状であり、対向する一対の主面３１ｅ，３１ｆの間に対向する一対の端面３１ａ，３１ｂと対向する一対の側面３１ｃ，３１ｄとが配置されている。
【００３０】
誘電体層３５は、長方形状の膜状に形成されている。誘電体層３５は、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などを主成分とする誘電体セラミックからなる。なお、これらの主成分には、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分が添加されていてもよい。
【００３１】
第１〜第３内部電極３６，３７，３８は、薄膜状に形成されている。第１〜第３内部電極３６，３７，３８は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどからなる。第１内部電極３６と第３内部電極３８とは、誘電体層３５を介して互いに対向するように、交互に積層されている。第２内部電極３７と第３内部電極３８とは、誘電体層３５を介して互いに対向するように、交互に積層されている
【００３２】
第１内部電極３６は、図３（ａ）に示すように、本体部３６ａと、引き出し部３６ｂとからなる。本体部３６ａは、長方形状である。本体部３６ａは、誘電体層３５を介して第３内部電極３８の本体部３８ａに対向する。引き出し部３６ｂは、本体部３６ａの一方の端部（第１外部電極３２が設けられる端面３１ａ側の端部）に設けられている。引き出し部３６ｂは、本体部３６ａの幅と同じ幅である。引き出し部３６ｂは、第１外部電極３２に接続されている。第１内部電極３６の長手方向の長さは、誘電体層３５の長手方向の長さよりも短い。なお、第１内部電極３６の他端部（第２外部電極３３が設けられる端面３１ｂ側の端部）は、第２外部電極３３に接続されていない。したがって、第１内部電極３６は、第１外部電極３２にのみ接続されている。
【００３３】
第２内部電極３７は、図３（ｂ）に示すように、本体部３７ａと、引き出し部３７ｂとからなる。本体部３７ａは、長方形状である。本体部３７ａは、誘電体層３５を介して第３内部電極３８の本体部３８ａに対向する。引き出し部３７ｂは、本体部３７ａの一方の端部（第２外部電極３３が設けられる端面３１ｂ側の端部）に設けられている。引き出し部３７ｂは、本体部３７ａの幅と同じ幅である。引き出し部３７ｂは、第２外部電極３３に接続されている。第２内部電極３７の長手方向の長さは、誘電体層３５の長手方向の長さよりも短い。なお、第２内部電極３７の他端部（第１外部電極３２が設けられる端面３１ａ側の端部）は、第１外部電極３２に接続されていない。したがって、第２内部電極３７は、第２外部電極３３にのみ接続されている。
【００３４】
第３内部電極３８は、図３（ｃ）に示すように、本体部３８ａと、一対の引き出し部３８ｂ，３８ｂとからなる。本体部３８ａは、誘電体層３５を介して第１内部電極３６の本体部３６ａ又は第２内部電極３７の本体部３７ａと対向し、本体部３６ａ，３７ａと同様の長方形状である。引き出し部３８ｂ，３８ｂは、本体部３８ａの対向する各端部（一対の第３外部電極３４，３４が設けられる側面３１ｃ，３１ｄ側の各端部）にそれぞれ設けられている。引き出し部３８ｂは、第３外部電極３４の幅よりも狭い幅であり、所定の長さを有している。一方の引き出し部３８ｂは、一方の第３外部電極３４に接続されている。他方の引き出し部３８ｂは、他方の第３外部電極３４に接続されている。
【００３５】
第１〜第３外部電極３２，３３，３４は、例えば、Ｃｕ電極と、Ｃｕ電極を覆うように形成されたメッキ層（例えば、ニッケルメッキ層とこのニッケルメッキ層を覆うスズメッキ層）と、を有している。第１外部電極３２は、複数の第１内部電極３６の引き出し部３６ｂに接続されている。第２外部電極３３は、複数の第２内部電極３７の引き出し部３７ｂに接続されている。一方の第３外部電極３４は、複数の第３内部電極３８の一方の引き出し部３８ｂに接続されている。他方の第３外部電極３４は、複数の第３内部電極３８の他方の引き出し部３８ｂに接続されている
【００３６】
図１に示すように、配線基板１０に実装されるコンデンサ３０Ａの場合、第１外部電極３２が電源パターン１０ｂに電気的に接続され、第２外部電極３３が電源パターン１０ｃに電気的に接続され、第３外部電極３４，３４がグランドパターン１０ｉに電気的に接続される。また、配線基板１０に実装されるコンデンサ３０Ｂの場合、第１外部電極３２が電源パターン１０ｄに電気的に接続され、第２外部電極３３が電源パターン１０ｅに電気的に接続され、第３外部電極３４，３４がグランドパターン１０ｊに電気的に接続される。また、配線基板１０に実装されるコンデンサ３０Ｃの場合、第１外部電極３２が電源パターン１０ｆに電気的に接続され、第２外部電極３３が電源パターン１０ｇに電気的に接続され、第３外部電極３４，３４がグランドパターン１０ｍに電気的に接続される。なお、本実施形態では、電源パターン１０ｂ，１０ｄ，１０ｆが特許請求の範囲に記載の第１電源パターンに相当し、電源パターン１０ｃ，１０ｅ，１０ｇが特許請求の範囲に記載の第２電源パターンに相当し、グランドパターン１０ｉ，１０ｊ，１０ｍが特許請求の範囲に記載のグランドパターン（第２グランドパターン）に相当し、グランドパターン１０ｈ，１０ｋ，１０ｌが特許請求の範囲に記載の第１グランドパターンに相当する。
【００３７】
このように、３端子のコンデンサ３０（３０Ａ，３０Ｂ，３０Ｃ）は、第１外部電極３２が電源パターン１０ｂ，１０ｄ，１０ｆに接続され、第２外部電極３３が電源パターン１０ｃ，１０ｅ，１０ｇに接続され、第３外部電極３４がグランドパターン１０ｉ，１０ｊ，１０ｍに接続される。このコンデンサ３０の第１外部電極３２と第３外部電極３４との間は、誘電体層３５を挟んで第１内部電極３６と第３内部電極３８とが対向しており、静電容量を持っている。コンデンサ３０におけるこの部分を第１容量部４１とする（図４、図５参照）。コンデンサ３０には、複数の第１容量部４１が形成される。また、コンデンサ３０の第２外部電極３３と第３外部電極３４との間は、誘電体層３５を挟んで第２内部電極３７と第３内部電極３８とが対向しており、静電容量を持っている。コンデンサ３０におけるこの部分を第２容量部４２とする（図４、図５参照）。コンデンサ３０には、複数の第２容量部４２が形成される。
【００３８】
特に、コンデンサ３０では、第１外部電極３２に第１内部電極３６のみが接続されかつ第２外部電極３３に第２内部電極３７のみが接続されているので、第１外部電極３２と第２外部電極３３とが導通されない。そのため、第１外部電極３２−第３外部電極３４間の第１容量部４１と第２外部電極３３−第３外部電極３４間の第２容量部４２とは、略容量結合しない。したがって、コンデンサ３０は、第１外部電極３２−第３外部電極３４間及び第２外部電極３３−第３外部電極３４間にそれぞれ構成される２個のコンデンサ部（第１容量４１、第２容量部４２）を有する部品となる。このコンデンサ３０をバイパスコンデンサとして用いることにより、２個の２端子のバイパスコンデンサを集約して１個のコンデンサ３０に置き換えることが可能である。
【００３９】
なお、コンデンサ３０の第１容量部４１と第２容量部４２とは、同じ種類の電源のバイパスコンデンサとして用いられてもよいし、あるいは、異なる種類の電源のバイパスコンデンサとしてそれぞれ用いられてよい。例えば、図１に示す電源パターン１０ｂ，１０ｄと電源パターン１０ｃ，１０ｅとが同じ電源の電源プレーン（図示省略）に接続されている場合、コンデンサ３０Ａ，３０Ｂの第１容量部４１と第２容量部４２とが同じ種類の電源のバイパスコンデンサとして用いられることになる。また、図１に示す電源パターン１０ｆと電源パターン１０ｇとが異なる電源の各電源プレーン（図示省略）にそれぞれ接続されている場合、コンデンサ３０Ｃの第１容量部４１と第２容量部４２とが異なる種類の電源のバイパスコンデンサとしてそれぞれ用いられることになる。
【００４０】
図４及び図５を参照して、コンデンサ３０における第１容量部４１と第２容量部４２の配置について説明する。図４は、コンデンサ３０における第１容量部４１と第２容量部４２の配置の一例を示す側断面図である。図５は、コンデンサ３０における第１容量部４１と第２容量部４２の配置の他の例を示す側断面図である。なお、図４、５に示す例では、コンデンサ３０に第１容量部４１、第２容量部４２が９個ずつ形成される。
【００４１】
まず、図４を参照して、１つ目の配置例を説明する。この配置例の場合、コンデンサ３０には、積層体３１の積層方向の一方側（図４では下側）に９個の第１容量部４１が纏めて配置されており、積層方向の他方側（図４では上側）に９個の第２容量部４２が纏めて配置されている。この場合、積層体３１には、積層方向の一方側に誘電体層３５、第１内部電極３６、誘電体層３５、第３内部電極３８を１セットとして繰り返し積層されると共に、積層方向の他方側に誘電体層３５、第２内部電極３７、誘電体層３５、第３内部電極３８を１セットとして繰り返し積層される。この配置例の場合、第１容量部４１と第２容量部４２とが隣り合う箇所が１箇所だけである。そのため、この配置例の場合、第１容量部４１と第２容量部４２とが容量結合し難い。
【００４２】
次に、図５を参照して、２つ目の配置例を説明する。この配置例の場合、コンデンサ３０には、積層体３１の積層方向に沿って第１容量部４１と第２容量部４２とが交互に配置されている。但し、積層方向の両端部には第１容量部４１又は第２容量部４２が１個ずつ配置され、積層方向の中間部には第１容量部４１と第２容量部４２とが２個ずつ交互に配置される。この場合、積層体３１には、積層方向に沿って誘電体層３５、第１内部電極３６、誘電体層３５、第３内部電極３８、誘電体層３５、第２内部電極３７、誘電体層３５、第３内部電極３８を１セットとして繰り返し積層される。この配置例の場合、複数の第１内部電極３６から電源パターンまでの距離と複数の第２内部電極３７から電源パターンまでの距離とが、図４に示す配置例の場合よりも均等になる。そのため、この配置例の場合、第１容量部４１のインダクタンス（ＥＳＬ）と第２容量部４２のインダクタンス（ＥＳＬ）とのばらつきが少なくなる（略均等になる）。
【００４３】
図６を参照して、コンデンサ３０の等価回路について説明する。図６は、コンデンサ３０の等価回路を示す図である。図６には、コンデンサ３０の第１外部電極３２が接続される第１電源パターン５０、第２外部電極３３が接続される第２電源パターン５１、一対の第３外部電極３４Ａ，３４Ｂが接続されるグランドパターン５２も示している。
【００４４】
第１外部電極３２−第３外部電極３４間に形成される第１容量部４１の場合、第１外部電極３２から一方の第３外部電極３４Ａへの経路と第１外部電極３２から他方の第３外部電極３４Ｂへの経路とがある。この２つの経路は、並列である。したがって、第１容量部４１の等価回路は、各経路毎に容量Ｃ１とインダクタンスＬ１（ＥＳＬ）を有しており、この各経路の容量Ｃ１とインダクタンスＬ１がＩＣ２０の電源−グランド間に並列に接続される。なお、図６では省略しているが、第１容量部４１は微少の抵抗成分（ＥＳＲ）も有している。
【００４５】
第２外部電極３３−第３外部電極３４間に形成される第２容量部４２の場合、第２外部電極３３から一方の第３外部電極３４Ａへの経路と第２外部電極３３から他方の第３外部電極３４Ｂへの経路とがある。この２つの経路は、並列である。したがって、第２容量部４２の等価回路は、各経路毎に容量Ｃ２とインダクタンスＬ２（ＥＳＬ）を有しており、この各経路の容量Ｃ２とインダクタンスＬ２がＩＣ２０の電源−グランド間に並列に接続される。なお、図６では省略しているが、第２容量部４２は微少の抵抗成分（ＥＳＲ）も有している。
【００４６】
コンデンサ３０は、第１容量部４１の容量Ｃ１と第２容量部４２の容量Ｃ２とが同じ容量になるように構成されてもよいし、あるいは、第１容量部４１の容量Ｃ１と第２容量部４２の容量Ｃ２とが異なる容量になるように構成されてもよい。この各容量Ｃ１，Ｃ２は、例えば、置換前の２個の２端子のコンデンサの各容量等を考慮して決められる。第１容量部４１の容量Ｃ１と第２容量部４２の容量Ｃ２とを異なる容量にする方法としては、例えば、第１内部電極３６と第３内部電極３８との間の距離と第２内部電極３７と第３内部電極３８との間の距離とを異なる距離にする。
【００４７】
コンデンサ３０は、電源用端子となる第１外部電極３２と第２外部電極３３との間にグランド用端子となる一対の第３外部電極３４，３４が配置されているので、第１外部電極３２と第３外部電極３４との間の距離及び第２外部電極３３と第３外部電極３４との間の距離が、チップ型の略同サイズの２端子のコンデンサの外部電極間の距離よりも短い。そのため、コンデンサ３０の各容量部４１，４２が持つインダクタンス（ＥＳＬ）は、２端子のコンデンサに比べて低くなる。また、コンデンサ３０は、電源用端子となる第１外部電極３２と第２外部電極３３との間の両側にグランド用端子となる第３外部電極３４がそれぞれ配置されているので、第１容量部４１において２つの経路の各インダクタンスＬ１，Ｌ１が並列になっており、第２容量部４２において２つの経路の各インダクタンスＬ２，Ｌ２が並列になっている。そのため、コンデンサ３０の各容量部４１，４２でのインダクタンスは、低くなる。このように、コンデンサ３０は、構造上の特性により低インダクタンス（低ＥＳＬ）となり、２端子のコンデンサよりも低インピーダンスとなる。これにより、実装構造１では、ＩＣ２０の電源−グランド間に配設される２個の２端子のコンデンサの代わりに１個のコンデンサ３０を用いるが、この１個のコンデンサ３０により電源インピーダンスを低減することができる。
【００４８】
ところで、コンデンサ３０（バイパスコンデンサ）のインダクタンスとＩＣ２０の容量あるいは他のバイパスコンデンサの容量などとの間で反共振が発生する。この反共振を抑制する方法としては、コンデンサ３０のＥＳＲを高くする方法がある。そこで、図７を参照して、コンデンサ３０においてＥＳＲを高くするための構成の一例を説明する。図７は、コンデンサ３０において第１内部電極３６の引き出し部３６ｃの幅を狭くした場合の平断面図である。
【００４９】
図７に示すように、第１内部電極３６は、本体部３６ａと、引き出し部３６ｃとからなる。本体部３６ａは、上述したように長方形状であり、所定の幅（長手方向に直交する方向の幅）を有している。引き出し部３６ｃは、本体部３６ａの一方の端部に設けられ、第１外部電極３２に接続されている。特に、引き出し部３６ｃは、本体部３６ａの幅よりも狭い幅である。このように、引き出し部３６ｃの幅を狭くすることにより、図３（ａ）に示すように第１内部電極３６の引き出し部３６ｂを本体部３６ａの幅と同じ幅にした場合に比べて、第１容量部４１での抵抗成分（ＥＳＲ）が高くなる。
【００５０】
なお、上述した例では第１内部電極３６の引き出し部３６ｃの幅を狭くすることで第１容量部４１側を高ＥＳＲにする構成としたが、反共振を抑制するために、第２内部電極３７の引き出し部の幅を狭くすることで第２容量部４２側を高ＥＳＲにする構成としてもよいし、あるいは、第１容量部４１、第２容量部４２共に高ＥＳＲにする構成としてもよい。
【００５１】
また、反共振を抑制する方法としては、コンデンサ３０の第１容量部４１の容量と第２容量部４２の容量と他のバイパスコンデンサ（例えば、２端子の積層コンデンサ）の容量とをそれぞれ異ならせる方法がある。この方法の場合、コンデンサ３０は、他のバイパスコンデンサの容量を考慮して、第１容量部４１の容量と第２容量４２の容量とが異なるように構成される。例えば、他のバイパスコンデンサの容量が１０００ｐＦ（＝１ｎＦ）の場合、コンデンサ３０の第１容量部４１の容量を１μＦになるように構成すると、第２容量部４２の容量を１０００ｐＦと１μＦとの間の容量（例えば、１０ｎＦ、１００ｎＦ）になるように構成する。このように構成することで、他のバイパスコンデンサのインピーダンスの周波数特性と第１容量部４１のインピーダンスの周波数特性と第２容量部４２のインピーダンスの周波数特性とがそれぞれ異なる周波数特性となり、第２容量部４２の自己共振周波数が他のバイパスコンデンサの自己共振周波数と第１容量部４１の自己共振周波数との間の周波数となる。これにより、他のバイパスコンデンサとコンデンサ３０との間の反共振を抑制することができる。
【００５２】
最後に、図１及び図８を参照して、実施形態に係る実装構造１とバイパスコンデンサとして２端子のコンデンサを用いた実装構造２とを比較する。図８は、バイパスコンデンサとして２端子のコンデンサ５０を用いた場合のコンデンサの実装構造２の構成を示す平面図である。
【００５３】
実装構造２は、配線基板１０と、ＩＣ２０と、コンデンサ５０（５０Ａ〜５０Ｆ）と、を備えている。コンデンサ５０は、ＩＣ２０の電源−グランド間に配設されるバイパスコンデンサである。コンデンサ５０は、チップ型の積層セラミックコンデンサであり、略直方体形状である。コンデンサ５０は、例えば、コンデンサ３０のサイズと同じサイズである。コンデンサ５０は、積層体５１と、外部電極５２と，外部電極５３と、を備えている。コンデンサ５０は、電源用端子となる外部電極５２と、グランド用端子となる外部電極５３とからなる２端子コンデンサである。なお、この実装構造２は、２端子のコンデンサ５０をバイパスコンデンサとして用いる従来のバイパスコンデンサの実装構造に相当する。
【００５４】
配線基板１０の上面１０ａに設けられた電源パターン１０ｂ〜１０ｇ及びグランドパターン１０ｈ〜１０ｍは、バイパスコンデンサとして２端子のコンデンサ５０（５０Ａ〜５０Ｆ）を実装するために設計された配線パターンである。特に、コンデンサ５０Ａとコンデンサ５０Ｂとを長手方向に沿って近接に並べて実装するために、２対の電源パターン１０ｂ，１０ｃとグランドパターン１０ｈ，１０ｉが近接して配置されている。また、コンデンサ５０Ｃとコンデンサ５０Ｄとを長手方向に沿って近接に並べて実装するために、２対の電源パターン１０ｄ，１０ｅとグランドパターン１０ｊ，１０ｋが近接して配置されている。また、コンデンサ５０Ｅとコンデンサ５０Ｆとを長手方向に沿って近接に並べて実装するために、２対の電源パターン１０ｆ，１０ｇとグランドパターン１０ｌ，１０ｍが近接して配置されている。このように、複数の２端子のコンデンサ用の複数対の電源パターンとグランドパターンが近接して配置される箇所がある場合に、その電源パターンとグランドパターンを利用して、３端子のコンデンサ３０を置換することができる。
【００５５】
実装構造２では、外部電極５２が電源パターン１０ｂに接続され、外部電極５３がグランドパターン１０ｈに接続されることで、電源パターン１０ｂとグランドパターン１０ｈとの間にコンデンサ５０Ａが配設される。また、実装構造２では、外部電極５２が電源パターン１０ｃに接続され、外部電極５３がグランドパターン１０ｉに接続されることで、電源パターン１０ｃとグランドパターン１０ｉとの間にコンデンサ５０Ｂが配設される。
【００５６】
一方、実装構造１では、この２個の２端子のコンデンサ５０Ａ，５０Ｂに代えて、第１外部電極３２が電源パターン１０ｂに接続され、第２外部電極３３が電源パターン１０ｃに接続され、第３外部電極３４，３４がグランドパターン１０ｉに接続されることで、電源パターン１０ｂとグランドパターン１０ｉとの間にコンデンサ３０Ａの第１容量部４１が配設され、電源パターン１０ｃとグランドパターン１０ｉとの間にコンデンサ３０Ａの第２容量部４２が配設される。このように、実装構造１では、２端子のコンデンサ５０Ａ，５０Ｂ用に設計された電源パターン１０ｂ，１０ｃとグランドパターン１０ｉを利用して、２個の２端子のコンデンサ５０Ａ，５０Ｂを集約して１個のコンデンサ３０Ａに置換している。この実装構造１では、実装構造２と比較すると、配線基板１０のグランドパターン１０ｈ周辺のスペースＳ１などが空くことになる。
【００５７】
また、実装構造２では、外部電極５２が電源パターン１０ｄに接続され、外部電極５３がグランドパターン１０ｊに接続されることで、電源パターン１０ｄとグランドパターン１０ｊとの間にコンデンサ５０Ｃが配設される。また、実装構造２では、外部電極５２が電源パターン１０ｅに接続され、外部電極５３がグランドパターン１０ｋに接続されることで、電源パターン１０ｅとグランドパターン１０ｋとの間にコンデンサ５０Ｄが配設される。
【００５８】
一方、実装構造１では、この２個の２端子のコンデンサ５０Ｃ，５０Ｄに代えて、第１外部電極３２が電源パターン１０ｄに接続され、第２外部電極３３が電源パターン１０ｅに接続され、第３外部電極３４，３４がグランドパターン１０ｊに接続されることで、電源パターン１０ｄとグランドパターン１０ｊとの間にコンデンサ３０Ｂの第１容量部４１が配設され、電源パターン１０ｅとグランドパターン１０ｊとの間にコンデンサ３０Ｂの第２容量部４２が配設される。このように、実装構造１では、２端子のコンデンサ５０Ｃ，５０Ｄ用に設計された電源パターン１０ｄ，１０ｅとグランドパターン１０ｊを利用して、２個の２端子のコンデンサ５０Ｃ，５０Ｄを集約して１個のコンデンサ３０Ｂに置換している。この実装構造１では、実装構造２と比較すると、配線基板１０のグランドパターン１０ｋ周辺のスペースＳ２などが空くことになる。
【００５９】
また、実装構造２では、外部電極５２が電源パターン１０ｆに接続され、外部電極５３がグランドパターン１０ｌに接続されることで、電源パターン１０ｆとグランドパターン１０ｌとの間にコンデンサ５０Ｅが配設される。また、実装構造２では、外部電極５２が電源パターン１０ｇに接続され、外部電極５３がグランドパターン１０ｍに接続されることで、電源パターン１０ｇとグランドパターン１０ｍとの間にコンデンサ５０Ｆが配設される。
【００６０】
一方、実装構造１では、この２個の２端子のコンデンサ５０Ｅ，５０Ｆに代えて、第１外部電極３２が電源パターン１０ｆに接続され、第２外部電極３３が電源パターン１０ｇに接続され、第３外部電極３４，３４がグランドパターン１０ｍに接続されることで、電源パターン１０ｆとグランドパターン１０ｍとの間にコンデンサ３０Ｃの第１容量部４１が配設され、電源パターン１０ｇとグランドパターン１０ｍとの間にコンデンサ３０Ｃの第２容量部４２が配設される。このように、実装構造１では、２端子のコンデンサ５０Ｅ，５０Ｆ用に設計された電源パターン１０ｆ，１０ｇとグランドパターン１０ｍを利用して、２個の２端子のコンデンサ５０Ｅ，５０Ｆを集約して１個のコンデンサ３０Ｃに置換している。この実装構造１では、実装構造２と比較すると、配線基板１０のグランドパターン１０ｌ周辺のスペースＳ３などが空くことになる。
【００６１】
このように、実装構造１では、３端子のコンデンサ３０Ａ，３０Ｂ，３０Ｃに置換することにより、配線基板１０にスペースＳ１，Ｓ２，Ｓ３などの空きスペースができる。したがって、実装構造１は、実装構造２と比較して、バイパスコンデンサの実装面積を低減できる。ちなみに、バイパスコンデンサとして３端子のコンデンサ３０を用いることを前提として配線パターンを設計した場合、バイパスコンデンサの実装面積を低減することができるので、２端子のコンデンサをバイパスコンデンサとして用いる場合よりも配線基板を小型化することができる。
【００６２】
なお、実装構造１では、実装構造２の配線基板１０の電源パターン１０ｂ〜１０ｇ及びグランドパターン１０ｉ，１０ｊ，１０ｍをそのまま用いて、３端子のコンデンサ３０を実装している。しかし、２端子のコンデンサ用の電源パターン及びグランドパターンの大きさ、形状、配置によっては、その電源パターン及びグランドパターンをそのまま用いて３端子のコンデンサ３０を実装することができない場合がある。この場合でも、２端子のコンデンサ用の電源パターン及び／又はグランドパターンの一部を再設計するだけで、３端子のコンデンサ３０を実装することができる。
【００６３】
この実施形態に係るコンデンサの実装構造１により、バイパスコンデンサとして２個の２端子のコンデンサを集約して１個の３端子のコンデンサ３０（第１容量部４１、第２容量部４２）に置き換えることができる。実施形態に係るコンデンサの実装構造１に用いられる３端子のコンデンサ３０は、上述した構造上の特性により、２端子のコンデンサに比べて低ＥＳＬとなり、インピーダンスを低減することができる。このように、実施形態に係るコンデンサの実装構造１によれば、電源インピーダンスを低減しつつバイパスコンデンサの個数を低減することができる。これにより、バイパスコンデンサの実装面積を低減することができる。また、バイパスコンデンサの個数を減らすことできるので、配線基板１０に実装される部品点数が減り、配線基板１０に構成される回路の故障率が低くなる。
【００６４】
また、実施形態に係るコンデンサの実装構造１によれば、コンデンサ３０の第１内部電極３６の引き出し部３６ｃの幅を狭くした場合、第１容量部４１側が高ＥＳＲとなり、反共振を抑制することができる。なお、反共振を抑制するために、第２容量部４２側を高ＥＳＲとしてもよいし、第１容量部４１、第２容量部４２共に高ＥＳＲとしてもよい。
【００６５】
また、実施形態に係るコンデンサの実装構造１によれば、他のバイパスコンデンサの容量を考慮してコンデンサ３０の第１容量部４１の容量と第２容量部の容量とが異なるように構成することにより、他のバイパスコンデンサとコンデンサ３０との間の反共振を抑制することができる。
【００６６】
また、実施形態に係るコンデンサの実装構造１によれば、積層体３１の積層方向の一方側に第１容量部４１が纏めて配置され、積層方向の他方側に第２容量部４２が纏めて配置される構成とした場合、第１容量部４１と第２容量部４２との容量結合を抑制することができる。また、実施形態に係るコンデンサの実装構造１によれば、積層体３１の積層方向に沿って第１容量部４１と第２容量部４２とが交互に配置される構成とした場合、第１容量部４１と第２容量部４２とのインダクタンス（ＥＳＬ）のばらつきを抑制することができる。
【００６７】
以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、上記実施形態ではバイパスコンデンサとして２端子のコンデンサ用に設計された配線パターンが設けられた配線基板１０を用いて、バイパスコンデンサとして３端子のコンデンサ３０を実装した実装構造１に適用したが、バイパスコンデンサとして３端子のコンデンサ３０を用いることを前提として配線パターン（電源パターン、グランドパターン）が設計され、この配線パターンが設けられた配線基板にコンデンサ３０を実装した実装構造に適用してもよい。この実装構造の場合、２端子のコンデンサ用に設計された配線パターンが設けられた配線基板よりも配線基板を小型化することができる。
【００６８】
上記実施形態ではバイパスコンデンサを実装するための電源パターン１０ｂ〜１０ｇ及びグランドパターン１０ｈ〜１０ｍが配線基板１０の上面１０ａに設けられている場合に適用したが、バイパスコンデンサを実装するための電源パターン又は／及びグランドパターンが配線基板の下面あるいは内層に設けられている場合にも適用できる。
【００６９】
上記実施形態では反共振を抑制するために第１内部電極３６（又は／及び第２内部電極３７）の引き出し部の幅を狭くすることで高ＥＳＲにする構成としたが、他の方法によって高ＥＳＲ化してもよく、例えば、第１外部電極３２又は／及び第２外部電極３３と積層体３１との間に抵抗層を設けたり、第１外部電極３２又は／及び第２外部電極３３として金属電極よりも抵抗が高い樹脂電極を用いる。
【符号の説明】
【００７０】
１  コンデンサの実装構造
１０  配線基板
１０ａ  上面
１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ  電源パターン
１０ｈ，１０ｉ，１０ｊ，１０ｋ，１０ｌ，１０ｍ  グランドパターン
２０  ＩＣ
３０，３０Ａ，３０Ｂ，３０Ｃ  コンデンサ
３１  積層体
３１ａ，３１ｂ  端面
３１ｃ，３１ｄ  側面
３２  第１外部電極
３３  第２外部電極
３４，３４Ａ，３４Ｂ  第３外部電極
３５  誘電体層
３６  第１内部電極
３６ａ  本体部
３６ｂ，３６ｃ  引き出し部
３７  第２内部電極
３７ａ  本体部
３７ｂ  引き出し部
３８  第３内部電極
３８ａ  本体部
３８ｂ  引き出し部
４１  第１容量部
４２  第２容量部
【図１】
2017212412.tif 000003
【図２】
2017212412.tif 000004
【図３】
2017212412.tif 000005
【図４】
2017212412.tif 000006
【図５】
2017212412.tif 000007
【図６】
2017212412.tif 000008
【図７】
2017212412.tif 000009
【図８】
2017212412.tif 000010