(57)【要約】【課題】ブートストラップ動作に伴う輝度ムラを低減することができる表示装置を提供する。【解決手段】一方のソース／ドレイン領域に電圧が印加され他方のソース／ドレイン領域に発光部が接続されたｎチャネル型の駆動トランジスタ、及び、ゲート電極と他方のソース／ドレイン領域との間に接続された容量部を含む表示素子の駆動に当たって、ゲート電極に基準電圧を印加した状態で一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づけ、次いで、ゲート電極を浮遊状態とし、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、ゲート電極に基準電圧を印加する処理を行う。【選択図】  図３
2017068032.tif 000002
【特許請求の範囲】
【請求項１】
一方のソース／ドレイン領域に電圧が印加され他方のソース／ドレイン領域に発光部が接続されたｎチャネル型の駆動トランジスタ、及び、駆動トランジスタのゲート電極と他方のソース／ドレイン領域との間に接続された容量部を含む表示素子の駆動に当たって、
駆動トランジスタのゲート電極に基準電圧を印加した状態で一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加し、
その後、駆動トランジスタのゲート電極に映像信号電圧を印加する書込み処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とすることで発光部を発光させる、
表示素子の駆動方法。
【請求項２】
駆動トランジスタのゲート電極に基準電圧を印加した状態で一方のソース／ドレイン領域に第１の駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし且つ駆動トランジスタの一方のソース／ドレイン領域の電圧を第１の駆動電圧を超える第２の駆動電圧に切り替えることで、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加する、
請求項１に記載の表示素子の駆動方法。
【請求項３】
閾値電圧キャンセル処理の前に、駆動トランジスタの一方のソース／ドレイン領域に印加される電圧を第２の駆動電圧から初期化電圧に切り替えることで、他方のソース／ドレイン領域の電位を初期化する、
請求項２に記載の表示素子の駆動方法。
【請求項４】
初期化電圧は、基準電圧から駆動トランジスタの閾値電圧を減じた電圧よりも低い所定の値に設定された電圧である、
請求項３に記載の表示素子の駆動方法。
【請求項５】
表示素子は、駆動トランジスタのゲート電極に接続されている書込みトランジスタを更に含んでおり、
映像信号電圧は、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される、
請求項２に記載の表示素子の駆動方法。
【請求項６】
基準電圧は、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される、
請求項５に記載の表示素子の駆動方法。
【請求項７】
駆動トランジスタの一方のソース／ドレイン領域には、発光制御トランジスタを介して電圧が印加され、
駆動トランジスタのゲート電極に基準電圧を印加した状態で、第１の制御電圧がゲート電極に印加されて導通状態となった発光制御トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし且つ発光制御トランジスタのゲートに印加される電圧を第１の制御電圧を超える第２の制御電圧に切り替えることで、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加する、
請求項１に記載の表示素子の駆動方法。
【請求項８】
表示素子は、駆動トランジスタのゲート電極に接続されている書込みトランジスタを更に含んでおり、
映像信号電圧は、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される、
請求項７に記載の表示素子の駆動方法。
【請求項９】
閾値電圧キャンセル処理の前に、
発光制御トランジスタを非導通状態とし且つ駆動トランジスタのゲート電極に基準電圧を超える電圧を印加し次いで基準電圧を印加することによって、駆動トランジスタの他方のソース／ドレイン領域の電位を初期化する、
請求項８に記載の表示素子の駆動方法。
【請求項１０】
基準電圧を超える電圧と基準電圧とは、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される、
請求項８に記載の表示素子の駆動方法。
【請求項１１】
書込み処理において、駆動トランジスタに電流が流れることによって駆動トランジスタの他方のソース／ドレイン領域の電位が変化する、
請求項１に記載の表示素子の駆動方法。
【請求項１２】
発光部は、流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子から構成されている、
請求項１に記載の表示素子の駆動方法。
【請求項１３】
発光部は有機エレクトロルミネッセンス素子である、
請求項１２に記載の表示素子の駆動方法。
【請求項１４】
一方のソース／ドレイン領域に電圧が印加され他方のソース／ドレイン領域に発光部が接続されたｎチャネル型の駆動トランジスタ、及び、駆動トランジスタのゲート電極と他方のソース／ドレイン領域との間に接続された容量部を含む表示素子が配置された表示部、及び、表示部を駆動する駆動部、
を備えており、
駆動部は、
駆動トランジスタのゲート電極に基準電圧を印加した状態で一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加し、
その後、駆動トランジスタのゲート電極に映像信号電圧を印加する書込み処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とすることで発光部を発光させる、
表示装置。
【請求項１５】
表示装置を備えた電子機器であって、
表示装置は、
一方のソース／ドレイン領域に電圧が印加され他方のソース／ドレイン領域に発光部が接続されたｎチャネル型の駆動トランジスタ、及び、駆動トランジスタのゲート電極と他方のソース／ドレイン領域との間に接続された容量部を含む表示素子が配置された表示部、及び、表示部を駆動する駆動部、
を備えており、
駆動部は、
駆動トランジスタのゲート電極に基準電圧を印加した状態で一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加し、
その後、駆動トランジスタのゲート電極に映像信号電圧を印加する書込み処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とすることで発光部を発光させる、
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示素子の駆動方法、表示装置、及び、電子機器に関する。
【背景技術】
【０００２】
電流駆動型の発光部を備えた表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機材料のエレクトロルミネッセンスを利用した発光部を備えた表示素子（以下、単に、有機ＥＬ表示素子と略称する場合がある）は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。
【０００３】
液晶表示装置と同様に、例えば、有機ＥＬ表示素子を備えた表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、構造が複雑になるといった欠点はあるが、画像の輝度を高いものとすることができる等の利点を有する。アクティブマトリクス方式により駆動される有機ＥＬ表示素子にあっては、発光層を含む有機層等から構成された発光部に加えて、発光部を駆動するための駆動回路を備えている。
【０００４】
電流駆動型の発光部を駆動するための回路として、例えば、２つのトランジスタと１つの容量部から構成された駆動回路（２Ｔｒ／１Ｃ駆動回路と呼ぶ）が、特開２００７−３１０３１１号公報（特許文献１）等から周知である。２Ｔｒ／１Ｃ駆動回路は、図１に示すように、書込みトランジスタＴＲWと駆動トランジスタＴＲDの２つのトランジスタ、及び、１つの容量部ＣSから構成されている。ここで、駆動トランジスタＴＲDのゲート電極は第１ノードＮＤ1を構成し、発光部ＥＬＰに接続されるソース／ドレイン領域は第２ノードＮＤ2を構成する。
【０００５】
容量部ＣSは、駆動トランジスタＴＲDのソース領域に対するゲート電極の電圧（所謂ゲート−ソース間電圧）を保持するために用いられる。ここで、駆動トランジスタＴＲDの閾値電圧Ｖthは表示素子毎にばらつく。従って、容量部ＣSに保持されている電圧が映像信号電圧のみを反映した電圧であると、閾値電圧Ｖthのばらつきによる輝度ムラが生ずる。このため、容量部ＣSに保持される電圧が映像信号電圧と閾値電圧Ｖthとを反映した電圧となるように駆動回路を駆動するといったことが行われる。
【０００６】
容量部ＣSに映像信号電圧と閾値電圧Ｖthとを反映した電圧が保持されるようにした状態で、書込みトランジスタＴＲWが非導通状態とされると、駆動トランジスタを介して電流が流れ発光部ＥＬＰが発光する。発光部ＥＬＰのアノード電極の電圧、換言すれば、第２ノードＮＤ2の電圧は発光部ＥＬＰの発光に伴い上昇する。このとき、駆動トランジスタＴＲDのゲート電極の電圧、換言すれば、第１ノードＮＤ1の電圧は、ブートストラップ動作によって上昇する。理想的なブートストラップ動作が起こるとすれば、ブートストラップ動作の前後においてゲート−ソース間電圧は保たれるので、駆動トランジスタの閾値電圧Ｖthのばらつきによる輝度ムラは生じない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
実際には、駆動トランジスタＴＲDの寄生容量などの影響によって、ブートストラップ動作時における第１ノードＮＤ1の電圧の上昇量は、第２ノードＮＤ2の電圧の上昇量よりも小さくなる。また、ブートストラップ動作時における第２ノードＮＤ2の電圧の上昇量は、駆動トランジスタＴＲDの閾値電圧Ｖthに応じて変化する。このため、ブートストラップ動作の前後における容量部ＣSの電圧変化の程度は、駆動トランジスタＴＲDの閾値電圧Ｖthの値によって変化する。定性的には、閾値電圧Ｖthが大きくなるほどブートストラップ動作によって容量部ＣSの電圧が小さくなり、結果として発光部ＥＬＰに流れる電流が減少する。これは、輝度ムラの原因となる。
【０００９】
従って、本開示の目的は、ブートストラップ動作に伴う輝度ムラを低減することができる表示装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記の目的を達成するための本開示の表示素子の駆動方法は、
一方のソース／ドレイン領域に電圧が印加され他方のソース／ドレイン領域に発光部が接続されたｎチャネル型の駆動トランジスタ、及び、駆動トランジスタのゲート電極と他方のソース／ドレイン領域との間に接続された容量部を含む表示素子の駆動に当たって、
駆動トランジスタのゲート電極に基準電圧を印加した状態で一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加し、
その後、駆動トランジスタのゲート電極に映像信号電圧を印加する書込み処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とすることで発光部を発光させる、
表示素子の駆動方法である。
【００１１】
上記の目的を達成するための本開示の表示装置は、
一方のソース／ドレイン領域に電圧が印加され他方のソース／ドレイン領域に発光部が接続されたｎチャネル型の駆動トランジスタ、及び、駆動トランジスタのゲート電極と他方のソース／ドレイン領域との間に接続された容量部を含む表示素子が配置された表示部、及び、表示部を駆動する駆動部、
を備えており、
駆動部は、
駆動トランジスタのゲート電極に基準電圧を印加した状態で一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加し、
その後、駆動トランジスタのゲート電極に映像信号電圧を印加する書込み処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とすることで発光部を発光させる、
表示装置である。
【００１２】
上記の目的を達成するための本開示の電子機器は、
表示装置を備えた電子機器であって、
表示装置は、
一方のソース／ドレイン領域に電圧が印加され他方のソース／ドレイン領域に発光部が接続されたｎチャネル型の駆動トランジスタ、及び、駆動トランジスタのゲート電極と他方のソース／ドレイン領域との間に接続された容量部を含む表示素子が配置された表示部、及び、表示部を駆動する駆動部、
を備えており、
駆動部は、
駆動トランジスタのゲート電極に基準電圧を印加した状態で一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加し、
その後、駆動トランジスタのゲート電極に映像信号電圧を印加する書込み処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とすることで発光部を発光させる、
電子機器である。
【発明の効果】
【００１３】
本開示に係る表示装置の駆動方法によれば、閾値電圧キャンセル処理を行った後に、駆動トランジスタのゲート電極を浮遊状態とし、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加する。この動作による駆動トランジスタの他方のソース／ドレイン領域の電圧変化は、閾値電圧Ｖthが大きくなるほどブートストラップ動作によって容量部ＣSの電圧が小さくなるといった現象を軽減させる。これによって、ブートストラップ動作に伴う輝度ムラを低減することができる。本開示の表示装置や電子機器にあっては、ブートストラップ動作に伴う輝度ムラが軽減された画像を表示することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、第１の実施形態に係る表示装置の概念図である。
【図２】図２は、表示部における表示素子を含む部分の模式的な一部断面図である。
【図３】図３は、第１の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。
【図４】図４は、図３の［期間−ＴＰ2］および［期間−ＴＰ3］において給電線に印加される第１の駆動電圧ＶCC-Mを駆動電圧ＶCC-Hとすると共に［期間−ＴＰ3］において走査線に印加されるパルスを省略した参考例の表示装置の動作を説明するための模式的なタイミングチャートである。
【図５】図５Ａ及び図５Ｂは、参考例の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図６】図６Ａ及び図６Ｂは、図５Ｂに引き続き、参考例の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図７】図７Ａ及び図７Ｂは、図６Ｂに引き続き、参考例の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図８】図８Ａ及び図８Ｂは、図７Ｂに引き続き、参考例の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図９】図９は、図４に示す［期間−ＴＰ4］ないし［期間−ＴＰ5］のブートストラップ動作における駆動トランジスタのソース電圧変化に対するゲート電圧変化の割合を示すブートストラップゲインＧbstを説明するための図である。
【図１０】図１０は、ブートストラップゲインＧbstが「１」であるときの動作を説明するための模式的なタイミングチャートである。
【図１１】図１１は、ブートストラップゲインＧbstが「０．６」であるときの動作を説明するための模式的なタイミングチャートである。
【図１２】図１２Ａ及び図１２Ｂは、図４に示す［期間−ＴＰ4］及び［期間−ＴＰ5］における駆動トランジスタのゲート−ソース間電圧Ｖgsの値を説明する図であって、図１２Ａは駆動トランジスタの閾値電圧がＶth1である場合を示し、図１２Ｂは駆動トランジスタの閾値電圧がＶth2（＞Ｖth1）である場合を示す。
【図１３】図１３Ａ及び図１３Ｂは、第１の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図１４】図１４Ａ及び図１４Ｂは、図１３Ｂに引き続き、第１の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図１５】図１５Ａ及び図１５Ｂは、図１４Ｂに引き続き、第１の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図１６】図１６は、第１の実施形態に係る表示装置において、閾値電圧がＶth1である駆動トランジスタを備えた表示素子と、閾値電圧がＶth2（＞Ｖth1）である駆動トランジスタを備えた表示素子とにおける、駆動トランジスタのゲート電圧およびソース電圧の変化を説明するための、模式的なタイミングチャートである。
【図１７】図１７は、図１６における電圧変化を説明するための表である。
【図１８】図１８は、第１の実施形態の変形例に係る表示装置の概念図である。
【図１９】図１９は、第２の実施形態に係る表示装置の概念図である。
【図２０】図２０は、第２の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。
【図２１】図２１Ａ及び図２１Ｂは、第２の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図２２】図２２Ａ及び図２２Ｂは、図２１Ｂに引き続き、第２の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図２３】図２３Ａ及び図２３Ｂは、図２２Ｂに引き続き、第２の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図２４】図２４Ａ及び図２４Ｂは、図２３Ｂに引き続き、第２の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図２５】図２５Ａ及び図２５Ｂは、図２４Ｂに引き続き、第２の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図２６】図２６は、図２５Ｂに引き続き、第２の実施形態の表示装置に係る表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図２７】図２７は、第２の実施形態の変形例に係る表示装置の概念図である。
【図２８】図２８は、第２の実施形態の変形例に係る表示装置の概念図である。
【図２９】図２９は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図２９Ａにその正面図を示し、図２９Ｂにその背面図を示す。
【図３０】図３０は、ヘッドマウントディスプレイの外観図である。
【図３１】図３１は、シースルーヘッドマウントディスプレイの外観図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、実施形態に基づいて本開示を説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値や材料は例示である。以下の説明において、同一要素または同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は、以下の順序で行う。
１．本開示に係る表示素子の駆動方法、表示装置、及び、電子機器全般に関する説明
２．第１の実施形態
３．第２の実施形態
４．電子機器の説明、その他
【００１６】
［本開示に係る表示素子の駆動方法、表示装置、及び、電子機器、全般に関する説明］
本開示に係る表示素子の駆動方法、表示装置、及び、電子機器（以下、これらを単に、「本開示」と呼ぶ場合がある）にあっては、
駆動トランジスタのゲート電極に基準電圧を印加した状態で一方のソース／ドレイン領域に第１の駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし且つ駆動トランジスタの一方のソース／ドレイン領域の電圧を第１の駆動電圧を超える第２の駆動電圧に切り替えることで、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加する構成とすることができる。
【００１７】
上述した好ましい構成の本開示にあっては、閾値電圧キャンセル処理の前に、駆動トランジスタの一方のソース／ドレイン領域に印加される電圧を第２の駆動電圧から初期化電圧に切り替えることで、他方のソース／ドレイン領域の電位を初期化する構成とすることができる。この場合において、初期化電圧は、基準電圧から駆動トランジスタの閾値電圧を減じた電圧よりも低い所定の値に設定された電圧とすることができる。
【００１８】
上述した各種の好ましい構成を含む本開示において、表示素子は、駆動トランジスタのゲート電極に接続されている書込みトランジスタを更に含んでおり、映像信号電圧は、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される構成とすることができる。この場合において、基準電圧は、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される構成とすることができる。
【００１９】
あるいは又、本開示にあっては、
駆動トランジスタの一方のソース／ドレイン領域には、発光制御トランジスタを介して電圧が印加され、
駆動トランジスタのゲート電極に基準電圧を印加した状態で、第１の制御電圧がゲート電極に印加されて導通状態となった発光制御トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし且つ発光制御トランジスタのゲートに印加される電圧を第１の制御電圧を超える第２の制御電圧に切り替えることで、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加する構成とすることができる。
【００２０】
この場合においても、表示素子は、駆動トランジスタのゲート電極に接続されている書込みトランジスタを更に含んでおり、映像信号電圧は、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される構成とすることができる。そして、閾値電圧キャンセル処理の前に、発光制御トランジスタを非導通状態とし且つ駆動トランジスタのゲート電極に基準電圧を超える電圧を印加し次いで基準電圧を印加することによって、駆動トランジスタの他方のソース／ドレイン領域の電位を初期化する構成とすることができる。この場合において、基準電圧を超える電圧と基準電圧とは、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される構成とすることができる。
【００２１】
上述した各種の好ましい構成を含む本開示にあっては、書込み処理において、駆動トランジスタに電流が流れることによって駆動トランジスタの他方のソース／ドレイン領域の電位が変化する構成とすることができる。
【００２２】
上述した各種の好ましい構成を含む本開示において、発光部は、流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子から成る構成とすることができる。電流駆動型の発光部として、有機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザ発光部などを挙げることができる。これらの発光部は、周知の材料や方法を用いて構成することができる。平面型の表示装置を構成する観点からは、中でも、発光部は有機エレクトロルミネッセンス発光部から成る構成が好ましい。
【００２３】
上述した各種の好ましい構成を含む本開示に用いられる駆動部は、例えば、走査部、データドライバ、及び、電源部といった回路から構成される。これらは、周知の回路素子等を用いて構成することができる。
【００２４】
表示装置は、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。カラー表示の構成とする場合には、１つの画素は複数の副画素から成る構成、具体的には、１つの画素は、赤色発光副画素、緑色発光副画素、及び、青色発光副画素の３つの副画素から成る構成とすることができる。更には、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。
【００２５】
表示装置の画素（ピクセル）の値として、ＶＧＡ（６４０，４８０）、Ｓ−ＶＧＡ（８００，６００）、ＸＧＡ（１０２４，７６８）、ＡＰＲＣ（１１５２，９００）、Ｓ−ＸＧＡ（１２８０，１０２４）、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（１９２０，１０３５）、（７２０，４８０）、（１２８０，９６０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
【００２６】
表示部を構成する表示素子は、或る平面内に形成され（例えば、支持体上に形成され）ており、発光部は、例えば、層間絶縁層を介して、発光部を駆動する駆動回路の上方に形成されている。
【００２７】
発光部を駆動する駆動回路は、トランジスタや容量部から成る回路として構成することができる。駆動回路を構成するトランジスタとして、例えば、薄膜トランジスタ（ＴＦＴ）を挙げることができる。トランジスタは、エンハンスメント型であってもよいし、デプレッション型であってもよい。ｎチャネル型のトランジスタにあってはＬＤＤ構造（Lightly Doped Drain構造）が形成されていてもよい。場合によっては、ＬＤＤ構造は非対称に形成されていてもよい。例えば、駆動トランジスタに大きな電流が流れるのは表示素子の発光時であるので、発光時においてドレイン領域となる一方のソース／ドレイン領域にのみＬＤＤ構造を形成した構成とすることもできる。本開示の動作に適合する限り、駆動回路の構成は特に限定するものではない。
【００２８】
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源側に接続されたソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタが導通状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタが非導通状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。
【００２９】
駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層から構成することができる。駆動回路を構成する上述したトランジスタ及び容量部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部の一端（発光部に備えられたアノード電極等）に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
【００３０】
走査線やデータ線、あるいは給電線などといった各種の配線は、或る平面上（例えば、支持体上）に形成される。これらの配線は、周知の構成や構造とすることができる。
【００３１】
支持体や後述する基板の構成材料として、高歪点ガラス、ソーダガラス（Ｎａ2Ｏ・ＣａＯ・ＳｉＯ2）、硼珪酸ガラス（Ｎａ2Ｏ・Ｂ2Ｏ3・ＳｉＯ2）、フォルステライト（２ＭｇＯ・ＳｉＯ2）、鉛ガラス（Ｎａ2Ｏ・ＰｂＯ・ＳｉＯ2）等のガラス材料の他、可撓性を有する高分子材料、例えば、ポリエーテルスルホン（ＰＥＳ）やポリイミド、ポリカーボネート（ＰＣ）、ポリエチレンテレフタレート（ＰＥＴ）に例示される高分子材料を例示することができる。尚、支持体や基板の表面に各種のコーティングが施されていてもよい。支持体と基板の構成材料は、同じであってもよいし異なっていてもよい。可撓性を有する高分子材料から成る支持体および基板を用いれば、可撓性を有する表示装置を構成することができる。
【００３２】
本明細書における各種の式に示す条件は、式が数学的に厳密に成立する場合の他、式が実質的に成立する場合にも満たされる。式の成立に関し、表示素子や表示装置の設計上あるいは製造上生ずる種々のばらつきの存在は許容される。
【００３３】
以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。縦軸においても同様である。また、タイミングチャートにおける波形の形状も模式的なものである。
【００３４】
［第１の実施形態］
第１の実施形態は、本開示に係る表示素子およびその駆動方法、並びに、表示装置およびその駆動方法に関する。
【００３５】
図１は、第１の実施形態に係る表示装置の概念図である。表示装置１は、発光部と発光部を駆動する駆動回路とを含む表示素子３が、行方向（図１においてＸ方向）に延びる走査線ＳＣＬと列方向（図１においてＹ方向）に延びるデータ線ＤＴＬとに接続された状態で２次元マトリクス状に配列して形成されている表示部２を備えている。尚、図示の都合上、図１においては、１つの表示素子３、より具体的には、後述する第（ｎ，ｍ）番目の表示素子３についての結線関係を示した。
【００３６】
表示装置１は、更に、電源部１００、走査部１０１、及び、データドライバ１０２を備えている。これらによって、表示部２を駆動するための駆動部が構成される。
【００３７】
走査線ＳＣＬには、走査部１０１から走査信号が供給される。データ線ＤＴＬには、表示すべき画像の輝度に応じた映像信号電圧などが供給される。給電線ＰＳ１には、電源部１００から駆動電圧などが供給される。尚、後述する共通給電線ＰＳ２には、共通の電圧（例えば接地電位）が供給される。
【００３８】
図１では図示されていないが、表示パネル２が画像を表示する領域（表示領域）は、行方向にＮ個、列方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された表示素子３から構成されている。表示領域における表示素子３の行数はＭであり、各行を構成する表示素子３の数はＮである。
【００３９】
走査線ＳＣＬ、及び、給電線ＰＳ１の本数はそれぞれＭ本である。第ｍ行目（但し、ｍ＝１，２・・・，Ｍ）の表示素子３は、第ｍ番目の走査線ＳＣＬm、第ｍ番目の給電線ＰＳ１mに接続されており、１つの表示素子行を構成する。尚、図１では、走査線ＳＣＬm及び給電線ＰＳ１mのみが示されている。
【００４０】
また、データ線ＤＴＬの本数はＮ本である。第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子３は、第ｎ番目のデータ線ＤＴＬnに接続されている。尚、図１では、データ線ＤＴＬnのみが示されている。
【００４１】
表示素子３は、一方のソース／ドレイン領域に電圧が印加され他方のソース／ドレイン領域に発光部ＥＬＰが接続されたｎチャネル型の駆動トランジスタＴＲD、及び、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間に接続された容量部ＣSを含み、駆動トランジスタＴＲDのゲート電極に接続されている書込みトランジスタＴＲWを更に含んでいる。駆動トランジスタＴＲDと書込みトランジスタＴＲWは、ｎチャネル型のＴＦＴから成る。尚、例えば書込みトランジスタＴＲWがｐチャネル型のＴＦＴから成る構成とすることもできる。また、表示素子３は更に別のトランジスタを備えていてもよい。
【００４２】
書込みトランジスタＴＲWの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、ゲート電極は、走査線ＳＣＬに接続されている。
【００４３】
駆動トランジスタＴＲDのゲート電極は、書込みトランジスタＴＲWの他方のソース／ドレイン領域に接続され、且つ、容量部ＣSの一方の電極に接続されており、第１ノードＮＤ1を構成する。駆動トランジスタＴＲDの一方のソース／ドレイン領域は、給電線ＰＳ１に接続されており、他方のソース／ドレイン領域は、発光部ＥＬＰの一端（より具体的には、発光部ＥＬＰに備えられたアノード電極）に接続され、且つ、容量部ＣSの他方の電極に接続されており、第２ノードＮＤ2を構成する。
【００４４】
容量部ＣSは、駆動トランジスタＴＲDのソース領域に対するゲート電極の電圧（所謂ゲート−ソース間電圧）を保持するために用いられる。この場合の「ソース領域」とは、発光部ＥＬＰが発光するときに「ソース領域」として働く側のソース／ドレイン領域を意味する。表示素子３の発光状態においては、駆動トランジスタＴＲDの一方のソース／ドレイン領域（図１において給電線ＰＳ１に接続されている側）はドレイン領域として働き、他方のソース／ドレイン領域（発光部ＥＬＰの一端、具体的には、アノード電極に接続されている側）はソース領域として働く。
【００４５】
表示装置１は、例えばモノクロ表示の表示装置であり、１つの表示素子３が１つの画素を構成する。走査部１０１からの走査信号によって、表示装置１は行単位で線順次走査される。第ｍ行、第ｎ列目に位置する表示素子３を、以下、第（ｎ，ｍ）番目の表示素子３あるいは第（ｎ，ｍ）番目の画素と呼ぶ。また、第ｍ行目の表示素子に割り当てられる走査期間（水平走査期間）を、符号Ｈmで表す。
【００４６】
表示装置１にあっては、第ｍ行目に配列されたＮ個の画素のそれぞれを構成する表示素子３が同時に駆動される。換言すれば、行方向に沿って配されたＮ個の表示素子３にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。表示装置１の表示フレームレートをＦＲ（回／秒）と表せば、表示装置１を行単位で線順次走査するときの１行当たりの走査期間（いわゆる水平走査期間）は、（１／ＦＲ）×（１／Ｍ）秒未満である。
【００４７】
表示装置１には、例えば図示せぬ装置から、表示すべき画像に応じた階調を表す映像信号ＤSigが入力される。映像信号ＤSigは、８ビット、１６ビットおよび２４ビットなどといった階調ビット数のデジタル信号である。入力される映像信号ＤSigのうち、第（ｎ，ｍ）番目の表示素子３に対応する映像信号をＤSig(n,m)と表す場合がある。
【００４８】
データドライバ１０２は、映像信号ＤSigの値に対応した電圧を生成し、データ線ＤＴＬに供給する。映像信号ＤSigに対応する映像信号電圧をＶSigと表す。また、映像信号電圧ＶSigが例えば第（ｎ，ｍ）番目の表示素子３に対応するものであることを示す場合に、これを映像信号電圧ＶSig(n,m)あるいは映像信号電圧ＶSig_mと表す場合がある。
【００４９】
尚、第１の実施形態において、データドライバ１０２は、基準電圧ＶOfsと映像信号電圧ＶSigとを交互にデータ線ＤＴＬに供給する。具体的には、水平走査期間の前半は基準電圧ＶOfs、後半は映像信号電圧ＶSigを供給する。
【００５０】
電源部１００は、第１の駆動電圧ＶCC-M、第２の駆動電圧ＶCC-H、及び、初期化電圧ＶCC-Lを給電線ＰＳ１に供給する。
【００５１】
走査部１０１は、走査線ＳＣＬに走査信号を供給する。これによって、走査線ＳＣＬに接続された書込みトランジスタＴＲWの導通状態／非導通状態が制御される。
【００５２】
発光部ＥＬＰは、流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子であって、具体的には、有機エレクトロルミネッセンス素子から構成されている。発光部ＥＬＰは、アノード電極、正孔輸送層、発光層、電子輸送層、及び、カソード電極等から成る周知の構成や構造を有する。
【００５３】
発光部ＥＬＰの他端（具体的には、カソード電極）には、共通給電線ＰＳ２から、電圧ＶCat（例えば０［ボルト］）が印加される。発光部ＥＬＰの容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００５４】
ここで、発光部やトランジスタなどの配置関係について説明する。図２は、表示部における表示素子を含む部分の模式的な一部断面図である。
【００５５】
トランジスタＴＲD，ＴＲW及び容量部ＣSは支持体２１上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、トランジスタＴＲD，ＴＲW及び容量部ＣSの上方に形成されている。また、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図２においては、駆動トランジスタＴＲDのみを図示する。その他のトランジスタは隠れて見えない。
【００５６】
駆動トランジスタＴＲDは、ゲート電極３１、ゲート絶縁層３２、半導体層３３に設けられた一方のソース／ドレイン領域３５Ａ、他方のソース／ドレイン領域３５Ｂ、及び、一方のソース／ドレイン領域３５Ａと他方のソース／ドレイン領域３５Ｂとの間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、容量部ＣSは、一方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、他方の電極３７から成る。ゲート電極３１、ゲート絶縁層３２の一部、及び、容量部ＣSを構成する一方の電極３６は、支持体２１上に形成されている。駆動トランジスタＴＲDの一方のソース／ドレイン領域３５Ａは配線３８（給電線ＰＳ１に対応する）に接続され、他方のソース／ドレイン領域３５Ｂは他方の電極３７に接続されている。駆動トランジスタＴＲD及び容量部ＣS等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２２が配置されており、発光層にて発光した光は、基板２２を通過して、外部に出射される。尚、他方の電極３７とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９（共通給電線ＰＳ２に対応する）に接続されている。
【００５７】
尚、容量部ＣSを構成する電極の面積に対して、発光部ＥＬＰを構成する電極の面積は大きい。一般的に、容量値は、発光部ＥＬＰの容量ＣEL＞容量部ＣSといった関係にある。
【００５８】
図１に示す駆動トランジスタＴＲDは、表示素子３の発光状態においては、飽和領域で動作するように電圧設定されており、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。上述したように、表示素子３の発光状態においては、駆動トランジスタＴＲDの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の都合上、以下、駆動トランジスタＴＲDの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ  ：実効的な移動度
Ｌ  ：チャネル長
Ｗ  ：チャネル幅
Ｖgs：ソース領域に対するゲート電極の電圧（ゲート−ソース間電圧）
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００５９】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2    （１）
【００６０】
このドレイン電流Ｉdsが発光部ＥＬＰを流れることで、表示素子３の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、ドレイン電流Ｉdsが流れているときの発光部ＥＬＰにおける光の強さが制御される。
【００６１】
以上、表示装置１の概要について説明した。次いで、表示装置１の基本的な動作の概要について説明する。詳細な動作については、後述する図５ないし図１７を参照して、後ほど詳しく説明する。
【００６２】
図３は、第１の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。
【００６３】
本開示にあっては、一方のソース／ドレイン領域に電圧が印加され他方のソース／ドレイン領域に発光部が接続されたｎチャネル型の駆動トランジスタＴＲD、及び、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間に接続された容量部ＣSを含む表示素子３の駆動に当たって、
駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加した状態で一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタＴＲDのゲート電極を浮遊状態とし、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタＴＲDを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加し、
その後、駆動トランジスタＴＲDのゲート電極に映像信号電圧ＶSigを印加する書込み処理を行い、
次いで、駆動トランジスタＴＲDのゲート電極を浮遊状態とすることで発光部を発光させる。
【００６４】
ここで、第１の実施形態にあっては、
駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加した状態で一方のソース／ドレイン領域に第１の駆動電圧ＶCC-Mを印加することで他方のソース／ドレイン領域の電位を基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタＴＲDのゲート電極を浮遊状態とし且つ駆動トランジスタＴＲDの一方のソース／ドレイン領域の電圧を第１の駆動電圧ＶCC-Mを超える第２の駆動電圧ＶCC-Hに切り替えることで、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタＴＲDを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加する。
【００６５】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【００６６】
ＶSig  ：映像信号電圧
・・・０ボルト〜１５ボルト
ＶOfs  ：駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）に印加する基準電圧
・・・０ボルト
ＶCC-L ：駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の
電位を初期化するための初期化電圧
・・・−１０ボルト
ＶCC-M ：閾値電圧キャンセル処理時に供給される第１の駆動電圧
・・・１０ボルト
ＶCC-H ：発光部ＥＬＰに電流を流すための第２の駆動電圧
・・・２０ボルト
Ｖth   ：駆動トランジスタＴＲDの閾値電圧
・・・３ボルト
ＶCat  ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・４ボルト
【００６７】
図３に示す［期間−ＴＰ0］は、例えば、前の表示フレームにおける動作であり、第（ｎ，ｍ）番目の表示素子３が発光状態にある期間である。第（ｎ，ｍ）番目の画素を構成する表示素子３における発光部ＥＬＰには駆動トランジスタＴＲDを介してドレイン電流が流れている。
【００６８】
［期間−ＴＰ1］において、駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加される電圧を第２の駆動電圧ＶCC-Hから初期化電圧ＶCC-Lに切り替えることで、他方のソース／ドレイン領域の電位を初期化する。
【００６９】
具体的には、［期間−ＴＰ1］の始期において、給電線ＰＳ１mの電圧を駆動電圧ＶCC-Hから初期化電圧ＶCC-Lに切り替え、［期間−ＴＰ2］の途中までその状態を継続する。駆動トランジスタＴＲDは導通状態であるので、駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）は低下しＶCC-Lに初期化される。電圧値を例示したように、初期化電圧ＶCC-Lは、基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電圧よりも低い所定の値に設定された電圧である。書込みトランジスタＴＲWは非導通状態であり、第１ノードＮＤ1と第２ノードＮＤ2とは容量部を介して接続されているので、第１ノードＮＤ1の電位も、第２ノードＮＤ2の電位低下に伴い低下する。
【００７０】
そして、［期間−ＴＰ2］において、駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加した状態で一方のソース／ドレイン領域に駆動電圧（第１の実施形態にあっては、第１の駆動電圧ＶCC-M）を印加することで他方のソース／ドレイン領域の電位を基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって近づける閾値電圧キャンセル処理を行う。
【００７１】
具体的には、［期間−ＴＰ2］の始期から終期に亘って、走査線ＳＣＬからの走査信号に基づいて導通状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬnから駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加する。また、［期間−ＴＰ2］の途中において、給電線ＰＳ１mの電圧を基準電圧ＶOfsから第１の駆動電圧ＶCC-Mに切り替える。
【００７２】
駆動トランジスタＴＲDのゲート−ソース間電圧は閾値電圧Ｖthを超えているので、駆動トランジスタＴＲDには電流が流れ、他方のソース／ドレイン領域の電位は上昇する。これによって、第２ノードＮＤ2の電位は基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって近づく。第２ノードＮＤ2の電位が（ＶOfs−Ｖth）に達すると、駆動トランジスタＴＲDは非導通状態となる。
【００７３】
そして、［期間−ＴＰ2］において、駆動トランジスタＴＲDのゲート電極を浮遊状態とし、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタＴＲDを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加する。
【００７４】
具体的には、［期間−ＴＰ3］において、駆動トランジスタＴＲDのゲート電極を浮遊状態とし且つ駆動トランジスタＴＲDの一方のソース／ドレイン領域の電圧を第１の駆動電圧を超える第２の駆動電圧ＶCC-Hに切り替えることで他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加する。
【００７５】
［期間−ＴＰ3］の始期において、書込みトランジスタＴＲWは非導通状態にある。［期間−ＴＰ3］の途中で、給電線ＰＳ１mの電圧を第１の駆動電圧ＶCC-Mから第２の駆動電圧ＶCC-Hに切り替える。後で図１４Ｂを参照して詳しく説明するが、駆動トランジスタＴＲDの一方のソース／ドレイン領域とゲート電極との間には寄生容量があるので、給電線ＰＳ１mの電圧上昇に伴いゲート電極の電位も上昇する。これによって、駆動トランジスタＴＲDは導通状態となって、他方のソース／ドレイン領域の電位は上昇する。そして、駆動トランジスタＴＲDのゲート電極の電圧、換言すれば、第１ノードＮＤ1の電圧も、ブートストラップ動作によって上昇する。
【００７６】
その後、走査線ＳＣＬからの走査信号に基づいて導通状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬnから駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加する。駆動トランジスタＴＲDのゲート電極の電位はＶOfsまで低下し初期化され、第２ノードＮＤ2の電位も併せて低下する。
【００７７】
［期間−ＴＰ4］の間、データ線ＤＴＬnには映像信号電圧ＶSig_mが供給される。この期間の間に、駆動トランジスタＴＲDのゲート電極に映像信号電圧を印加する書込み処理を行う。具体的には、走査線ＳＣＬmの走査信号に基づいて書込みトランジスタＴＲWを導通状態とし、データ線ＤＴＬnから書込みトランジスタＴＲWのゲート電極に映像信号電圧ＶSig_mを印加する。
【００７８】
この書込み処理において、駆動トランジスタＴＲDに電流が流れることによって駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位が変化する。即ち、駆動トランジスタＴＲDの一方のソース／ドレイン領域に第２の駆動電圧ＶCC-Hが印加されている状態で、駆動トランジスタＴＲDのゲート電極に映像信号電圧ＶSigが印加されるので、駆動トランジスタＴＲDを介して電流が流れ、第２ノードＮＤ2の電位が変化する。具体的には、第２ノードＮＤ2の電位が上昇する。
【００７９】
次いで、駆動トランジスタＴＲDのゲート電極を浮遊状態とすることで発光部ＥＬＰを発光させる。具体的には、走査線ＳＣＬmの走査信号が終了すると書込みトランジスタＴＲWは非導通状態となり、駆動トランジスタＴＲDのゲート電極はデータ線ＤＴＬnから切り離される。駆動トランジスタＴＲDの一方のソース／ドレイン領域には第２の駆動電圧ＶCC-Hが印加されており、第１ノードＮＤ1は、データ線ＤＴＬnから電気的に切り離されている。そして、書込み処理によって容量部ＣSに保持された電圧の値に応じた電流が駆動トランジスタＴＲDを介して発光部ＥＬＰに流れる。以上の結果として、第２ノードＮＤ2の電位は上昇する。
【００８０】
ここで、上述したとおり、駆動トランジスタＴＲDのゲート電極は浮遊状態にあり、しかも、容量部ＣSが存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。
【００８１】
以上、表示装置１の基本的な動作の概要について説明した。
【００８２】
後で詳しく説明するように、図３に示す［期間−ＴＰ3］の動作による駆動トランジスタＴＲDの他方のソース／ドレイン領域の電圧変化は、［期間−ＴＰ4］〜［期間−ＴＰ5］において閾値電圧Ｖthが大きくなるほどブートストラップ動作によって容量部ＣSの電圧が小さくなるといった現象を軽減させる。
【００８３】
ここで、第１の実施形態の特徴となる動作の理解を助けるため、特徴となる動作を省略した参考例の動作、及び、その問題点について詳しく説明する。
【００８４】
図４は、図３の［期間−ＴＰ2］および［期間−ＴＰ3］において給電線に印加される第１の駆動電圧ＶCC-Mを第２の駆動電圧ＶCC-Hとすると共に［期間−ＴＰ3］において走査線に印加されるパルスを省略した参考例の表示装置の動作を説明するための模式的なタイミングチャートである。
【００８５】
［期間−ＴＰ0］（図４、図５Ａ参照）
この［期間−ＴＰ0］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の表示素子３が発光状態にある期間である。即ち、給電線ＰＳ１mには第２の駆動電圧ＶCC-Hが供給され、第（ｎ，ｍ）番目の画素を構成する表示素子３における発光部ＥＬＰには、後述する式（５）に基づくドレイン電流Ｉds’が流れており、第（ｎ，ｍ）番目の画素を構成する表示素子３の輝度は、係るドレイン電流Ｉds’に対応した値である。ここで、書込みトランジスタＴＲWは非導通状態であり、駆動トランジスタＴＲDは導通状態である。
【００８６】
上述したように、各水平走査期間に対応して、データ線ＤＴＬnには、基準電圧ＶOfsと映像信号電圧ＶSigとが供給される。しかしながら、書込みトランジスタＴＲWは非導通状態であるので、［期間−ＴＰ0］においてデータ線ＤＴＬnの電位（電圧）が変化しても、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない（実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる）。
【００８７】
［期間−ＴＰ1］（図４、図５Ｂ参照）
この［期間−ＴＰ1］は、例えば、現表示フレームにおける動作である。［期間−ＴＰ0］の始期において、給電線ＰＳ１mに供給する電圧を第２の駆動電圧ＶCC-Hから初期化電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2の電位はＶCC-Lまで低下し、発光部ＥＬＰのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位も低下する。
【００８８】
［期間−ＴＰ2］（図４、図６Ａ、及び、図６Ｂ参照）
この［期間−ＴＰ2］において、走査線ＳＣＬmをハイレベルとして書込みトランジスタＴＲWを導通状態とする。データ線ＤＴＬnには基準電圧ＶOfsが供給されているので、第１ノードＮＤ1の電位は、ＶOfs（０ボルト）となる（図６Ａ参照）。そして、給電線ＰＳ１mに供給される電圧を、初期化電圧ＶCC-Lから第２の駆動電圧ＶCC-Hに切り替える。その結果、基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は上昇する。
【００８９】
この［期間−ＴＰ2］が充分長ければ、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDは非導通状態となる。即ち、第２ノードＮＤ2の電位が（ＶOfs−Ｖth）に近づき、最終的に（ＶOfs−Ｖth）となる（図６Ｂ参照）。
【００９０】
［期間−ＴＰ3］（図４、図７Ａ参照）
この［期間−ＴＰ3］においては、走査線ＳＣＬmをローレベルとし、書込みトランジスタＴＲWは非導通状態とする。その結果、第１ノードＮＤ1は浮遊状態となる。［期間−ＴＰ2］において駆動トランジスタＴＲDが非導通状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない（実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる）。尚、閾値電圧キャンセル処理において駆動トランジスタＴＲDが非導通状態に達していない場合には、ブートストラップ動作が生じ、第１ノードＮＤ1と第２ノードＮＤ2の電位は多少上昇する。
【００９１】
［期間−ＴＰ4］（図４、図７Ｂ、及び、図８Ａ参照）
この［期間−ＴＰ4］において、データ線ＤＴＬnには映像信号電圧ＶSig_mが供給される。そして、走査線ＳＣＬmの走査信号に基づいて、書込みトランジスタＴＲWを導通状態とし、書込みトランジスタＴＲWを介して駆動トランジスタＴＲDのゲート電極に映像信号電圧ＶSig_mを印加する。
【００９２】
上述した書込み処理にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域には第２の駆動電圧ＶCC-Hが印加されている。このため、図４に示すように、第２ノードＮＤ2の電位が上昇する。この電位の上昇量を符号ΔＶで表す（図７Ｂ参照）。書込み処理の終了後、走査線ＳＣＬmの走査信号に基づいて、書込みトランジスタＴＲWは非導通状態となる（図８Ａ参照）
【００９３】
駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴＲDのソース領域（第２ノードＮＤ2）の電位をＶsと表すとき、上述した第２ノードＮＤ2の電位の上昇量ΔＶを考慮しなければ、Ｖgの値、Ｖsの値は以下のとおりとなる。第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（２）で表すことができる。
【００９４】
Ｖg ＝ＶSig_m
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）      （２）
【００９５】
駆動トランジスタＴＲDに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号電圧ＶSig_m、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、基準電圧ＶOfsのみに依存している。
【００９６】
次いで、上述した第２ノードＮＤ2の電位の上昇量（ΔＶ）について説明する。上述した駆動方法にあっては、表示素子３の駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hを印加している状態で書込み処理を行う。これにより、表示素子３の駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位を変化させる移動度補正処理が併せて行われる。
【００９７】
駆動トランジスタＴＲDを薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生ずることは避け難い。移動度μに差異がある複数の駆動トランジスタＴＲDのゲート電極に同じ値の映像信号電圧ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsとの間に差異が生じ、表示装置１の画面の均一性（ユニフォーミティ）が損なわれてしまう。
【００９８】
上述した駆動方法にあっては、駆動トランジスタＴＲDの移動度μの値が大きい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（即ち、第２ノードＮＤ2の電位）の上昇量ΔＶは大きくなる。逆に、駆動トランジスタＴＲDの移動度μの値が小さい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位の上昇量ΔＶは小さくなる。ここで、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（２）から以下の式（３）のように変形される。
【００９９】
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）−ΔＶ      （３）
【０１００】
尚、映像信号電圧ＶSigの書込みを行う走査信号の期間の長さは、表示素子３や表示装置１の設計に応じて決定すればよい。また、このときの駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の式（４）を満足するように、走査信号の期間の長さは決定されているとする。この条件をみたせば、書込み処理において発光部ＥＬＰは発光しない。尚、この移動度補正処理によって、式（１）における係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
【０１０１】
（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat）    （４）
【０１０２】
［期間−ＴＰ5］（図４、及び、図８Ｂ参照）
駆動トランジスタＴＲDの一方のソース／ドレイン領域に第２の駆動電圧ＶCC-Hが印加され、また、書込み処理の終了から引き続き書込みトランジスタＴＲWは非導通状態を維持する。以上の結果として、第２ノードＮＤ2の電位は上昇する。このときの電位の上昇量を符号Ｖupと表す。
【０１０３】
駆動トランジスタＴＲDのゲート電極は浮遊状態にあり、しかも、容量部ＣSが存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。このときの電位の上昇量を符号Ｖbstと表す。ブートストラップ動作が理想的であれば、Ｖup＝Ｖbstであるので、ゲート−ソース間電圧Ｖgsの値は、式（３）の値を保持する。
【０１０４】
第２ノードＮＤ2の電位が上昇し（Ｖth-EL＋ＶCat）を超えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（３）から、式（１）は、以下の式（５）のように変形することができる。
【０１０５】
Ｉds＝ｋ・μ・（ＶSig_m−ＶOfs−ΔＶ）2    （５）
【０１０６】
従って、発光部ＥＬＰを流れる電流Ｉdsは、基準電圧ＶOfsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号電圧ＶSig_mの値から、駆動トランジスタＴＲDの移動度μに起因した電位補正値ΔＶの値を減じた値の２乗に比例する。従って、発光部ＥＬＰを流れる電流Ｉdsは駆動トランジスタＴＲDの閾値電圧Ｖthには依存しないので、発光部ＥＬＰの発光量（輝度）は駆動トランジスタＴＲDの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目を構成する表示素子３の輝度は、係る電流Ｉdsに対応した値である。
【０１０７】
しかも、移動度μの大きな駆動トランジスタＴＲDほど電位補正値ΔＶが大きくなるので、式（３）の左辺のＶgsの値が小さくなる。従って、式（４）において、移動度μの値が大きくとも、（ＶSig_m−ＶOfs−ΔＶ）2の値が小さくなる結果、駆動トランジスタＴＲDの移動度μのばらつき（更には、ｋのばらつき）に起因するドレイン電流Ｉdsのばらつきを補正することができる。これにより、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部ＥＬＰの輝度のばらつきを補正することができる。
【０１０８】
以上、参考例の動作について詳しく説明した。引き続き、参考例の問題点について詳しく説明する。
【０１０９】
上述したように、図４の［期間−ＴＰ4］ないし［期間−ＴＰ5］におけるブートストラップ動作が理想的なものであれば、ゲート−ソース間電圧Ｖgsの値は、式（３）の値を保持する。従って、発光時に流れる電流は閾値電圧Ｖthの影響を受けない。
【０１１０】
しかしながら、実際には、ブートストラップ動作において、Ｖup＞Ｖbstといった挙動を示す。これによって、ブートストラップ動作後におけるゲート−ソース間電圧Ｖgsの値は、閾値電圧Ｖthの影響を受ける。以下、図９ないし図１２を参照して詳しく説明する。
【０１１１】
尚、説明の都合上、書込み処理における第２ノードＮＤ2の電位変化ΔＶは考慮しないものとする。
【０１１２】
図９は、図４に示す［期間−ＴＰ4］ないし［期間−ＴＰ5］のブートストラップ動作における駆動トランジスタのソース電圧変化に対するゲート電圧変化の割合を示すブートストラップゲインＧbstを説明するための図である。
【０１１３】
トランジスタのゲート電極には、各種配線などとの間に生ずる寄生容量が存在する。図９にあっては、寄生容量を符号Ｃpで示した。
【０１１４】
この場合、第２ノードＮＤ2にＶupの電圧変化が生じたときの第１ノードＮＤ1の電圧変化Ｖbstは、以下の式（６）で与えられる。
【０１１５】
Ｖbst＝｛ＣS／（ＣS＋Ｃp）｝・Ｖup    （６）
＝Ｇbst・Ｖup
但し、Ｇbst≡ＣS／（ＣS＋Ｃp）であって、以下、ブートストラップゲインと称する。
【０１１６】
容量部ＣSに対して寄生容量Ｃpが十分小さい値であれば、ブートストラップゲインＧbstは実質的に「１」として扱うことができる。しかしながら、表示素子の細密化が進むほど、容量部ＣSを構成する電極の面積を小さくせざるを得ず、結果として、寄生容量Ｃpの影響が大きくなる。
【０１１７】
ここで、ブートストラップゲインＧbstが「１」であるときと、ブートストラップゲインＧbstが１より小さい例として、例えばＧbstが「０．６」であるときの電圧変化について説明する。
【０１１８】
図１０は、ブートストラップゲインＧbstが「１」であるときの動作を説明するための模式的なタイミングチャートである。
【０１１９】
図１０において、［期間−ＴＰ4］の書込み処理時のゲート−ソース間電圧をＶgs_4と表せば、
Ｖgs_4＝ＶSig_m−（ＶOfs−Ｖth）
と表される。
【０１２０】
また、発光時の発光部ＥＬＰのアノード電極の電圧を符号ＶELで表せば、駆動トランジスタＴＲDのソース領域の電圧上昇量Ｖupは、
Ｖup＝ＶEL−（ＶOfs−Ｖth）
と表される。
【０１２１】
そして、ブートストラップ動作によるゲート電極の電圧上昇量Ｖbstは、
Ｖbst＝Ｇbst・Ｖup＝Ｖup
となる。
【０１２２】
従って、［期間−ＴＰ4］ないし［期間−ＴＰ5］におけるブートストラップ動作後のゲート−ソース間電圧をＶgs_5と表せば、
Ｖgs_5＝ＶSig_4
＝ＶSig_m−（ＶOfs−Ｖth）
となる。
【０１２３】
このように、ブートストラップゲインＧbstが「１」の場合には、ブートストラップ動作の前後においてゲート−ソース間電圧は変化しない。
【０１２４】
次いで、図１１の場合について説明する。図１１の場合においても、［期間−ＴＰ4］の書込み処理時のゲート−ソース間電圧Ｖgs_4は図１０と同様に、
Ｖgs_4＝ＶSig_m−（ＶOfs−Ｖth）
であり、また、駆動トランジスタＴＲDのソース領域の電圧上昇量Ｖupも、
Ｖup＝ＶEL−（ＶOfs−Ｖth）
である。
【０１２５】
しかしながら、図１１の場合には、ブートストラップ動作によるゲート電極の電圧上昇量Ｖbstは、
Ｖbst＝Ｇbst・Ｖup＝０．６×Ｖup
である。
【０１２６】
従って、ブートストラップ動作後のゲート−ソース間電圧Ｖgs_5は、
Ｖgs_5＝ＶSig_4−（Ｖup−０．６×Ｖup）
＝ＶSig_4−Ｖup・（１−０．６）
＝ＶSig_m−（ＶOfs−Ｖth）−（ＶEL−（ＶOfs−Ｖth））・（１−０．６）
となる。
【０１２７】
従って、ブートストラップゲインＧbstが１より小さい場合には、ブートストラップ動作におけるゲート−ソース間電圧の低下量は
（ＶEL−（ＶOfs−Ｖth））・（１−Ｇbst）    （７）
と表される。Ｇbstが「０．６」の例について説明をしているので、より具体的には、
（ＶEL−（ＶOfs−Ｖth））・（１−０．６）
と表される。
【０１２８】
この式（７）には、閾値電圧Ｖthが含まれている。従って、閾値電圧Ｖthがばらつくと、ブートストラップ動作によるゲート−ソース間電圧の低下量もばらつく。
【０１２９】
このため、［期間−ＴＰ4］の書込み処理において閾値電圧Ｖthの影響をキャンセルするように容量部Ｃsに電圧を保持したとしても、ブートストラップ動作によるゲート−ソース間電圧の低下量のばらつきによって、輝度がばらつく。
【０１３０】
図１２Ａ及び図１２Ｂは、［期間−ＴＰ4］及び［期間−ＴＰ5］における駆動トランジスタのゲート−ソース間電圧Ｖgsの値を説明する図であって、図１２Ａは駆動トランジスタの閾値電圧がＶth1である場合を示し、図１２Ｂは駆動トランジスタの閾値電圧がＶth2（＞Ｖth1）である場合を示す。
【０１３１】
図から明らかなように、駆動トランジスタＴＲDのソース領域の電圧上昇量Ｖupは、閾値電圧Ｖthが大きくほど大きくなる。結果として、ブートストラップ動作におけるゲート−ソース間電圧の低下量も、閾値電圧Ｖthが大きくほど大きくなる。閾値電圧がＶth1とＶth2とである場合、ブートストラップ動作におけるゲート−ソース間電圧の低下量には、（１−０．６）・（Ｖth2−Ｖth1）の差が生ずる。定性的には、閾値電圧Ｖthが大きいほど、表示素子の輝度が暗くなるといった現象が生ずる。
【０１３２】
以上、参考例の問題点について詳しく説明した。次いで、第１の実施形態の特徴となる動作について、図３、図１３ないし図１７を参照して、詳しく説明する。
【０１３３】
図３に示すように、第１の実施形態にあっては、［期間−ＴＰ2］および［期間−ＴＰ3］において給電線ＰＳ１mに第１の駆動電圧ＶCC-Mが印加される。
【０１３４】
このとき、給電線ＰＳ１mに供給される駆動電圧の値は参考例と異なるものの、以下説明するように、参考例と同様に他方のソース／ドレイン領域の電位を基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって近づける閾値電圧キャンセル処理が行われる。
【０１３５】
［期間−ＴＰ2］（図３、図１３Ａ、及び、図１３Ｂ参照）
［期間−ＴＰ2］において、走査線ＳＣＬmをハイレベルとして書込みトランジスタＴＲWを導通状態とする。データ線ＤＴＬnには基準電圧ＶOfsが供給されているので、第１ノードＮＤ1の電位は、ＶOfs（０ボルト）となる（図１３Ａ参照）。そして、給電線ＰＳ１mに供給される電圧を、初期化電圧ＶCC-Lから第１の駆動電圧ＶCC-Mに切り替える。その結果、基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は上昇する。
【０１３６】
この［期間−ＴＰ2］が充分長ければ、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDは非導通状態となる。即ち、第２ノードＮＤ2の電位が（ＶOfs−Ｖth）に近づき、最終的に（ＶOfs−Ｖth）となる（図１３Ｂ参照）。
【０１３７】
［期間−ＴＰ3］（図３、図１４Ａ、図１４Ｂ、図１５Ａ、及び、図１５Ｂ参照）
この［期間−ＴＰ3］においては、走査線ＳＣＬmをローレベルとし、書込みトランジスタＴＲWは非導通状態となる。その結果、第１ノードＮＤ1は浮遊状態となる。［期間−ＴＰ2］において駆動トランジスタＴＲDが非導通状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない（図１４Ａ参照）。ここまでは、参考例と同様の動作である。
【０１３８】
第１の実施形態にあっては、［期間−ＴＰ3］の途中で、給電線ＰＳ１mの電圧を第１の駆動電圧ＶCC-Mから第２の駆動電圧ＶCC-Hに切り替える（図１４Ｂ参照）。ここで、駆動トランジスタＴＲDのゲート電極と一方のソース／ドレイン領域との間には寄生容量（符号Ｃgdで表す）があるので、容量結合によってゲート電極の電位も上昇する。この結果、駆動トランジスタＴＲDのゲート−ソース間電圧は閾値電圧Ｖthを超えるので、駆動トランジスタＴＲDを介して電流が流れ、第２ノードＮＤ2の電位は上昇する。そして、駆動トランジスタＴＲDのゲート電極の電圧、換言すれば、第１ノードＮＤ1の電圧も、ブートストラップ動作によって上昇する。
【０１３９】
その後、走査線ＳＣＬからの走査信号に基づいて導通状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬnから駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加する。駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位は低下し、再びＶCC-Lに初期化される。第２ノードＮＤ2の電位も併せて低下する。これによって、駆動トランジスタＴＲDは非導通状態となる（図１５Ａ参照）。その後、書込みトランジスタＴＲWが非導通状態とされるが、駆動トランジスタＴＲDは非導通状態を保つ（図１５Ｂ参照）。
【０１４０】
［期間−ＴＰ4］以降の動作は、参考例において説明した動作と同様であるので、説明を省略する。
【０１４１】
以上説明した第１の実施形態の特徴となる動作を行うことによって、ブートストラップ動作におけるゲート−ソース間電圧の低下量が閾値電圧Ｖthのばらつきに起因する輝度ムラが軽減される。以下、詳しく説明する。
【０１４２】
図１６は、第１の実施形態に係る表示装置において、閾値電圧がＶth1である駆動トランジスタＴＲDを備えた表示素子と、閾値電圧がＶth2（＞Ｖth1）である駆動トランジスタＴＲDを備えた表示素子とにおける、駆動トランジスタＴＲDのゲート電圧およびソース電圧の変化を説明するための、模式的なタイミングチャートである。尚、閾値電圧がＶth1であるものの波形を実線、閾値電圧がＶth2であるものの波形を破線で示した。
【０１４３】
また、図１７は、図１６における電圧変化を説明するための表である。尚、この表においては、ブートストラップゲインＧbstが「０．６」であるとした例の数値を記載した。
【０１４４】
図１６において、符号Ｖg1と符号Ｖs1とは、閾値電圧がＶth1である駆動トランジスタＴＲDのゲート電圧とソース電圧とを示す。同様に、符号Ｖg2と符号Ｖs2とは、閾値電圧がＶth2である駆動トランジスタＴＲDのゲート電圧とソース電圧とを示す。また、符号ＶA1は、［期間−ＴＰ3］のブートストラップ動作時における閾値電圧がＶth1である駆動トランジスタＴＲDのソース電圧の上昇量を示す。同様に、符号ＶA2は、閾値電圧がＶth2である駆動トランジスタＴＲDのソース電圧の上昇量を示す。
【０１４５】
定性的には、同種のトランジスタであっても、閾値電圧が低いトランジスタほど電流が流れやすいといった傾向を示す。図１６の例では、Ｖth1＜Ｖth2であるから、ＶA1＞ＶA2といった大小関係がある。
【０１４６】
そして、［期間−ＴＰ3］においてゲート電極の電圧を再初期化すると、ゲート電極の電位変化に応じてソース領域の電圧もある程度は低下する。
【０１４７】
この結果、ゲート電圧Ｖs1、ゲート電圧Ｖs2は、図１６や図１７の［Ｃ］の欄に示すように、
Ｖs1＝ＶOfs−Ｖth1＋Ｖa1
Ｖs2＝ＶOfs−Ｖth2＋Ｖa2
といった値となる。
【０１４８】
上述したように、ゲート電極の電圧の再初期化前においてＶA1＞ＶA2といった大小関係がある。このため、Ｖa1とＶa2についても、Ｖa1＞Ｖa2といった大小関係を示す。以下、理由について説明する。
【０１４９】
図９を参照して説明したブートストラップゲインＧbstは、駆動トランジスタＴＲDのソース電圧変化に対するゲート電圧変化の割合を示す値であって、Ｇbst≡ＣS／（ＣS＋Ｃp）として与えられた。ここで、図９の配線関係から、駆動トランジスタＴＲDのゲート電圧変化に対するソース電圧変化の割合を示す値Ｇinを考える。この場合、基本的には、発光部ＥＬＰの容量ＣELと容量部ＣSとが直列接続された回路における分圧関係によってＧinが定まる。具体的には、Ｇin≡ＣS／（ＣS＋ＣEL）として与えられる。
【０１５０】
従って、図１６の［Ｂ］においてＶg1の電圧は（ＶOfs＋ＶA1・Ｇbst）と表され、これが、図１６の［Ｃ］においてＶOfsまで低下する。Ｖg1の低下によるＶs1の低下量は、（ＶA1・Ｇbst・Ｇin）と表される。同様に、図１６の［Ｂ］においてＶg2の電圧は（ＶOfs＋ＶA2・Ｇbst）と表され、これが、図１６の［Ｃ］においてＶOfsまで低下する。Ｖg2の低下によるＶs2の低下量は、（ＶA2・Ｇbst・Ｇin）と表される。
【０１５１】
そうすると、図１６の［Ｃ］と［Ｄ］におけるＶa1，Ｖa2は、
Ｖa1＝ＶA1・（１−Ｇbst・Ｇin）
Ｖa2＝ＶA2・（１−Ｇbst・Ｇin）
と表される。ＧbstとＧinは分圧関係から定まる値であるから、（１−Ｇbst・Ｇin）は正の値となる。従って、ＶA1＞ＶA2であれば、Ｖa1＞Ｖa2である。
【０１５２】
そして、書込み処理の後のゲート電圧Ｖs1、ゲート電圧Ｖs2は、図１７の［Ｅ］の欄、ブートストラップが生じた状態でのゲート電圧Ｖs1、ゲート電圧Ｖs2は、図１７の［Ｆ］の欄に示す値となる。
【０１５３】
これらの値から、第１の実施形態においては、閾値電圧がＶth1とＶth2とである場合、ブートストラップ動作におけるゲート−ソース間電圧の低下量の差は、
（１−０．６）・（Ｖth2−Ｖth1）−０．６×（Ｖa1−Ｖa2）
と表される。
【０１５４】
従って、参考例の場合に比べて、ブートストラップ動作におけるゲート−ソース間電圧の低下量の差は、０．６×（Ｖa1−Ｖa2）相殺される。これによって、ブートストラップ動作におけるゲート−ソース間電圧の低下量が閾値電圧Ｖthのばらつきに起因する輝度ムラが軽減される。
【０１５５】
図３の［期間−ＴＰ3］においてブートストラップ動作を行う期間の長さは、表示装置の設計や仕様に応じて、実測などに基づき、適宜好ましい長さを設定すればよい。
【０１５６】
以上、第１の実施形態について具体的に説明したが、本開示は、上述の実施形態に限定されるものではなく、本開示の技術的思想に基づく各種の変形が可能である。
【０１５７】
例えば、図１８に示す表示装置１Ａのように、表示素子３が、第１ノードＮＤ1に接続された第１ノード初期化トランジスタＴＲ1を備えている構成であってもよい。第１ノード初期化トランジスタＴＲ1において、一方のソース／ドレイン領域には、基準電圧ＶOfsが印加され、他方のソース／ドレイン領域は、第１ノードＮＤ1に接続されている。第１ノード初期化回路１０３からの信号がゲート電極に印加されて第１ノード初期化トランジスタＴＲ1が導通状態となることで、第１ノードＮＤ1の電位を初期化することができる。従って、この構成にあっては、データドライバ１０２から基準電圧ＶOfsを供給する必要がない。
【０１５８】
［第２の実施形態］
第２の実施形態も、本開示に係る表示素子およびその駆動方法、並びに、表示装置およびその駆動方法に関する。
【０１５９】
図１９は、第２の実施形態に係る表示装置の概念図である。
【０１６０】
第２の実施形態に係る表示装置１Ｂは、図１に示す表示装置１に対して、表示素子３が発光制御トランジスタＴＲEL_Cを備えていること、及び、発光制御トランジスタＴＲEL_Cを制御するための発光制御線ＣＬ並びに発光制御部１０４を備えていることが主に相違する。第２の実施形態にあっては、電源部１００、走査部１０１、データドライバ１０２、及び、発光制御部１０４によって表示部２を駆動する駆動部が構成される。
【０１６１】
発光制御線ＣＬは、走査線ＳＣＬと同様にＭ本設けられており、第ｍ行目の表示素子３の発光制御トランジスタＴＲEL_Cのゲート電極は、第ｍ番目の発光制御線ＣＬmに接続されている。発光制御部１０４は発光制御線ＣＬに信号を供給する。これによって、発光制御線ＣＬに接続された発光制御トランジスタＴＲEL_Cの導通状態／非導通状態が制御される。尚、図１９では、発光制御線ＣＬmのみが示されている。
【０１６２】
駆動トランジスタＴＲDや書込みトランジスタＴＲWと同様に、発光制御トランジスタＴＲEL_Cは、ｎチャネル型のＴＦＴから成る。尚、例えば書込みトランジスタＴＲWがｐチャネル型のＴＦＴから成る構成とすることもできる。
【０１６３】
発光制御トランジスタＴＲEL_Cは、駆動トランジスタＴＲDの一方のソース／ドレイン領域と給電線ＰＳ１との間に配置されている。従って、駆動トランジスタＴＲDの一方のソース／ドレイン領域には、発光制御トランジスタＴＲEL_Cを介して電圧が印加される。
【０１６４】
発光制御トランジスタＴＲEL_Cが付加されている点を除き、表示素子３の構成は、第１の実施形態において説明した構成と同様である。第１の実施形態と同様に、映像信号電圧は、導通状態とされた書込みトランジスタＴＲWを介して駆動トランジスタＴＲDのゲート電極に印加される。
【０１６５】
尚、データドライバ１０２や電源部１００が供給する電圧は、第１の実施形態とは異なる。データドライバ１０２は、基準電圧ＶOfsを超える電圧ＶOfs-H、基準電圧ＶOfs、及び、映像信号電圧ＶSigを、順次データ線ＤＴＬに供給する。具体的には、水平走査期間の前半は電圧ＶOfs-Hを供給した後に基準電圧ＶOfsを供給し、後半は映像信号電圧ＶSigを供給する。電源部１００は、第２の駆動電圧ＶCC-Hを給電線ＰＳ１に供給する。
【０１６６】
以上、表示装置１Ｂの概要について説明した。次いで、表示装置１Ｂの動作の概要について説明する。詳細な動作については、後述する図２１ないし図２６を参照して、後ほど詳しく説明する。
【０１６７】
図２０は、第２の実施形態に係る表示装置の動作、より具体的には、表示装置の第（ｎ，ｍ）番目の表示素子の動作を説明するための模式的なタイミングチャートである。
【０１６８】
上述したように、本開示にあっては、一方のソース／ドレイン領域に電圧が印加され他方のソース／ドレイン領域に発光部ＥＬＰが接続されたｎチャネル型の駆動トランジスタＴＲD、及び、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間に接続された容量部ＣSを含む表示素子３の駆動に当たって、
駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加した状態で一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタＴＲDのゲート電極を浮遊状態とし、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタＴＲDを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加し、
その後、駆動トランジスタＴＲDのゲート電極に映像信号電圧ＶSigを印加する書込み処理を行い、
次いで、駆動トランジスタＴＲDのゲート電極を浮遊状態とすることで発光部ＥＬＰを発光させる。
【０１６９】
ここで、第２の実施形態にあっては、
駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加した状態で、第１の制御電圧がゲート電極に印加されて導通状態となった発光制御トランジスタＴＲEL_Cを介して駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタＴＲDのゲート電極を浮遊状態とし且つ発光制御トランジスタＴＲEL_Cのゲートに印加される電圧を第１の制御電圧を超える第２の制御電圧に切り替えることで、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタＴＲDを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加する。
【０１７０】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【０１７１】
ＶＧL  ：発光制御トランジスタＴＲEL_Cを非導通状態とする電圧
・・・０ボルト
ＶＧH1 ：発光制御トランジスタＴＲEL_Cを導通状態とする第１の制御電圧
・・・１０ボルト
ＶＧH1 ：発光制御トランジスタＴＲEL_Cを導通状態とする第２の制御電圧
・・・１５ボルト
ＶOfs-H：基準電圧ＶOfsを超える電圧
・・・３０ボルト
【０１７２】
［期間−ＴＰ0］（図２０、図２１Ａ参照）
図２０に示す［期間−ＴＰ0］は、例えば、前の表示フレームにおける動作であり、第（ｎ，ｍ）番目の表示素子３が発光状態にある期間である。第（ｎ，ｍ）番目の画素を構成する表示素子３における発光部ＥＬＰには駆動トランジスタＴＲDを介してドレイン電流が流れている。書込みトランジスタＴＲWは非導通状態であり、発光制御トランジスタＴＲEL_Cと駆動トランジスタＴＲDとは導通状態である。
【０１７３】
［期間−ＴＰ1］〜［期間−ＴＰ2］（図２０、図２１Ｂ、図２２Ａ、図２２Ｂ、図２３Ａ参照）
この［期間−ＴＰ1］以降は、例えば、現表示フレームにおける動作である。［期間−ＴＰ1］〜［期間−ＴＰ2］において、発光制御トランジスタＴＲEL_Cを非導通状態とし且つ駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを超える電圧を印加し次いで基準電圧ＶOfsを印加することによって、駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位を初期化し、その後、閾値電圧キャンセル処理を行う。基準電圧ＶOfsを超える電圧ＶOfs-Hと、基準電圧ＶOfsとは、導通状態とされた書込みトランジスタＴＲWを介して駆動トランジスタＴＲDのゲート電極に印加される。
【０１７４】
具体的には、［期間−ＴＰ1］の始期において、発光制御線ＣＬmに電圧ＶＧLを供給し、発光制御トランジスタＴＲEL_Cが非導通状態とする。駆動トランジスタＴＲDと給電線ＰＳ１mは電気的に切り離されるので、発光部ＥＬＰは消灯する。結果として、駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）は、（Ｖth-EL＋ＶCat）といった値まで低下する（図２１Ｂ参照）。書込みトランジスタＴＲWは非導通状態であり、第１ノードＮＤ1と第２ノードＮＤ2とは容量部ＣSを介して接続されているので、第１ノードＮＤ1の電位も、第２ノードＮＤ2の電位低下に伴い低下する。
【０１７５】
尚、［期間−ＴＰ1］の開始時から、データ線ＤＴＬnに、基準電圧ＶOfsを超える電圧ＶOfs-Hを供給する。［期間−ＴＰ1］の途中で走査線ＳＣＬをハイレベルとすることによって、書込みトランジスタＴＲWを導通状態とする。その結果、第１ノードＮＤ1の電位はＶOfs-Hに上昇する。第１ノードＮＤ1と第２ノードＮＤ2とは容量部ＣSを介して接続されているので、第２ノードＮＤ2も上昇する。これによって、発光部ＥＬＰの両端の電位差が閾値電圧Ｖth-ELを超えるので、電位発光部ＥＬＰは導通状態となるが、駆動トランジスタＴＲDのソース領域の電位は、再び、（Ｖth-EL＋ＶCat）まで、直ちに低下する（図２２Ａ参照）。尚、この過程において、発光部ＥＬＰが発光し得るが、発光は一瞬であり、実用上、問題とはならない。一方、駆動トランジスタＴＲDのゲート電極は電圧ＶOfs-Hを保持する。
【０１７６】
そして、［期間−ＴＰ2］において、データ線ＤＴＬnの電圧を基準電圧ＶOfsに切り替える。これによって、第１ノードＮＤ1の電位は、ＶOfsとなる（図２２Ｂ参照）。そして、第１ノードＮＤ1の電位の低下に伴い、第２ノードＮＤ2の電位も低下する。即ち、駆動トランジスタＴＲDのゲート電極の電位の変化分（ＶOfs−ＶOfs-H）に基づく電荷が、容量部ＣS、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴＲDのゲート電極とソース領域との間の寄生容量に振り分けられる。尚、閾値補正動作の前提として、第２ノードＮＤ2の電位が（ＶOfs−Ｖth）よりも低いことが必要となる。電圧ＶOfs-Hの値等は、この条件を満たすように設定されている。即ち、以上の処理により、駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴＲDは導通状態となる。
【０１７７】
次に、駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加した状態で、第１の制御電圧ＶＧH1がゲート電極に印加されて導通状態となった発光制御トランジスタＴＲEL_Cを介して駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって近づける閾値電圧キャンセル処理を行う（図２３Ａ参照）。
【０１７８】
具体的には、書込みトランジスタＴＲWの導通状態を保った状態で、発光制御線ＣＬmに第１の制御電圧ＶＧH1を供給する（図２３Ｂ参照）。駆動トランジスタＴＲDのゲート−ソース間電圧は閾値電圧Ｖthを超えているので、駆動トランジスタＴＲDには電流が流れ、他方のソース／ドレイン領域の電位は上昇する。これによって、第２ノードＮＤ2の電位は基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって近づく。第２ノードＮＤ2の電位が（ＶOfs−Ｖth）に達すると、駆動トランジスタＴＲDは非導通状態となる。
【０１７９】
［期間−ＴＰ3］（図２０、図２４Ａ、図２４Ｂ、図２５Ａ、図２５Ｂ、及び、図２６参照）
この［期間−ＴＰ3］において、駆動トランジスタＴＲDのゲート電極を浮遊状態とし、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタＴＲDを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加する。
【０１８０】
具体的には、駆動トランジスタＴＲDのゲート電極を浮遊状態とし且つ発光制御トランジスタＴＲEL_Cのゲートに印加される電圧を第１の制御電圧ＶＧH1を超える第２の制御電圧ＶＧH2に切り替えることで、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタＴＲDを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加する。
【０１８１】
［期間−ＴＰ3］の始期において、走査線ＳＣＬmをローレベルとし、書込みトランジスタＴＲWは非導通状態となる。その結果、第１ノードＮＤ1は浮遊状態となる。［期間−ＴＰ2］において駆動トランジスタＴＲDが非導通状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない（図２４Ａ参照）。
【０１８２】
第２の実施形態にあっては、［期間−ＴＰ3］の途中で、発光制御線ＣＬmの電圧を第１の制御電圧ＶＧH1から第２の制御電圧ＶＧH2に切り替える（図２４Ｂ参照）。ここで、駆動トランジスタＴＲDのゲート電極と一方のソース／ドレイン領域との間には寄生容量Ｃgdがあり、また、発光制御トランジスタＴＲEL_Cのゲート電極とソース領域との間にも寄生容量（符号Ｃgs’で表す）があるので、容量結合によって駆動トランジスタＴＲDのゲート電極の電位も上昇する。この結果、駆動トランジスタＴＲDのゲート−ソース間電圧は閾値電圧Ｖthを超えるので、駆動トランジスタＴＲDを介して電流が流れ、第２ノードＮＤ2の電位は上昇する。そして、駆動トランジスタＴＲDのゲート電極の電圧、換言すれば、第１ノードＮＤ1の電圧も、ブートストラップ動作によって上昇する（図２５Ａ参照）。
【０１８３】
その後、走査線ＳＣＬからの走査信号に基づいて導通状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬnから駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加する。駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位は低下し、再びＶCC-Lに初期化される。第２ノードＮＤ2の電位も併せて低下する。これによって、駆動トランジスタＴＲDは非導通状態となる（図２５Ｂ参照）。その後、書込みトランジスタＴＲWが非導通状態とされるが、駆動トランジスタＴＲDは非導通状態を保つ（図２６参照）。
【０１８４】
［期間−ＴＰ4］以降の動作は、第１の実施形態において説明した動作と同様であるので、説明を省略する。
【０１８５】
第２の実施形態の［期間−ＴＰ3］における駆動トランジスタＴＲDのゲート電極やソース領域の電圧変化は、第１の実施形態における［期間−ＴＰ3］の電圧変化と同様である。従って、第１の実施形態において説明したのと同様に、ブートストラップ動作におけるゲート−ソース間電圧の低下量が閾値電圧Ｖthのばらつきに起因する輝度ムラが軽減される。
【０１８６】
以上、第２の実施形態について具体的に説明したが、本開示は、上述の実施形態に限定されるものではなく、本開示の技術的思想に基づく各種の変形が可能である。
【０１８７】
例えば、図２７に示す表示装置１Ｃのように、表示素子３が、第２ノードＮＤ2に接続された第２ノード初期化トランジスタＴＲ2を備えている構成であってもよい。第２ノード初期化トランジスタＴＲ2において、一方のソース／ドレイン領域は、初期化電圧ＶSSが印加され、他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されている。第２ノード初期化回路１０５からの信号が第２ノード初期化トランジスタＴＲ2のゲート電極に印加されることで導通状態／非導通状態が制御されるので、第２ノードＮＤ2の電位を初期化することができる。従って、データドライバ１０２が電圧ＶOfs-Hや電圧ＶOfsを供給するといった必要はない。また、図２８に示す表示装置１Ｄのように、表示素子３が、第１ノードＮＤ1に接続された第１ノード初期化トランジスタＴＲ1と、第２ノードＮＤ2に接続された第２ノード初期化トランジスタＴＲ2とを備えている構成であってもよい。
【０１８８】
以上、本開示の実施形態について具体的に説明したが、本開示は、上述の実施形態に限定されるものではなく、本開示の技術的思想に基づく各種の変形が可能である。例えば、上述の実施形態において挙げた数値、構造、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。
【０１８９】
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）として用いることができる。一例として、例えば、テレビジョンセット、デジタルスチルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラ、ヘッドマウントディスプレイ（頭部装着型ディスプレイ）等の表示部として用いることができる。
【０１９０】
本開示の表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やフレキシブルプリントサーキット（ＦＰＣ）などが設けられていてもよい。以下に、本開示の表示装置を用いる電子機器の具体例として、デジタルスチルカメラ及びヘッドマウントディスプレイを例示する。但し、ここで例示する具体例は一例に過ぎず、これに限られるものではない。
【０１９１】
（具体例１）
図２９は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図２９Ａにその正面図を示し、図２９Ｂにその背面図を示す。レンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、例えば、カメラ本体部（カメラボディ）３１１の正面右側に交換式の撮影レンズユニット（交換レンズ）３１２を有し、正面左側に撮影者が把持するためのグリップ部３１３を有している。
【０１９２】
そして、カメラ本体部３１１の背面略中央にはモニタ３１４が設けられている。モニタ３１４の上部には、ビューファインダ（接眼窓）３１５が設けられている。撮影者は、ビューファインダ３１５を覗くことによって、撮影レンズユニット３１２から導かれた被写体の光像を視認して構図決定を行うことが可能である。
【０１９３】
上記の構成のレンズ交換式一眼レフレックスタイプのデジタルスチルカメラにおいて、そのビューファインダ３１５として本開示の表示装置を用いることができる。すなわち、本例に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、そのビューファインダ３１５として本開示の表示装置を用いることによって作製される。
【０１９４】
（具体例２）
図３０は、ヘッドマウントディスプレイの外観図である。ヘッドマウントディスプレイは、例えば、眼鏡形の表示部４１１の両側に、使用者の頭部に装着するための耳掛け部４１２を有している。このヘッドマウントディスプレイにおいて、その表示部４１１として本開示の表示装置を用いることができる。すなわち、本例に係るヘッドマウントディスプレイは、その表示部４１１として本開示の表示装置を用いることによって作製される。
【０１９５】
（具体例３）
図３１は、シースルーヘッドマウントディスプレイの外観図である。シースルーヘッドマウントディスプレイ５１１は、本体部５１２、アーム５１３および鏡筒５１４で構成される。
【０１９６】
本体部５１２は、アーム５１３および眼鏡５００と接続される。具体的には、本体部５１２の長辺方向の端部はアーム５１３と結合され、本体部５１２の側面の一側は接続部材を介して眼鏡５００と連結される。尚、本体部５１２は、直接的に人体の頭部に装着されてもよい。
【０１９７】
本体部５１２は、シースルーヘッドマウントディスプレイ５１１の動作を制御するための制御基板や、表示部を内蔵する。アーム５１３は、本体部５１２と鏡筒５１４とを接続させ、鏡筒５１４を支える。具体的には、アーム５１３は、本体部５１２の端部および鏡筒５１４の端部とそれぞれ結合され、鏡筒５１４を固定する。また、アーム５１３は、本体部５１２から鏡筒５１４に提供される画像に係るデータを通信するための信号線を内蔵する。
【０１９８】
鏡筒５１４は、本体部５１２からアーム５１３を経由して提供される画像光を、接眼レンズを通じて、シースルーヘッドマウントディスプレイ５１１を装着するユーザの目に向かって投射する。このシースルーヘッドマウントディスプレイ５１１において、本体部５１２の表示部に、本開示の表示装置を用いることができる。
【０１９９】
尚、本開示の技術は以下のような構成も取ることができる。
［１］
一方のソース／ドレイン領域に電圧が印加され他方のソース／ドレイン領域に発光部が接続されたｎチャネル型の駆動トランジスタ、及び、駆動トランジスタのゲート電極と他方のソース／ドレイン領域との間に接続された容量部を含む表示素子の駆動に当たって、
駆動トランジスタのゲート電極に基準電圧を印加した状態で一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加し、
その後、駆動トランジスタのゲート電極に映像信号電圧を印加する書込み処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とすることで発光部を発光させる、
表示素子の駆動方法。
［２］
駆動トランジスタのゲート電極に基準電圧を印加した状態で一方のソース／ドレイン領域に第１の駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし且つ駆動トランジスタの一方のソース／ドレイン領域の電圧を第１の駆動電圧を超える第２の駆動電圧に切り替えることで、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加する、
上記［１］に記載の表示素子の駆動方法。
［３］
閾値電圧キャンセル処理の前に、駆動トランジスタの一方のソース／ドレイン領域に印加される電圧を第２の駆動電圧から初期化電圧に切り替えることで、他方のソース／ドレイン領域の電位を初期化する、
上記［２］に記載の表示素子の駆動方法。
［４］
初期化電圧は、基準電圧から駆動トランジスタの閾値電圧を減じた電圧よりも低い所定の値に設定された電圧である、
上記［３］に記載の表示素子の駆動方法。
［５］
表示素子は、駆動トランジスタのゲート電極に接続されている書込みトランジスタを更に含んでおり、
映像信号電圧は、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される、
上記［２］ないし［４］のいずれかに記載の表示素子の駆動方法。
［６］
基準電圧は、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される、
上記［５］に記載の表示素子の駆動方法。
［７］
駆動トランジスタの一方のソース／ドレイン領域には、発光制御トランジスタを介して電圧が印加され、
駆動トランジスタのゲート電極に基準電圧を印加した状態で、第１の制御電圧がゲート電極に印加されて導通状態となった発光制御トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし且つ発光制御トランジスタのゲートに印加される電圧を第１の制御電圧を超える第２の制御電圧に切り替えることで、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加する、
上記［１］に記載の表示素子の駆動方法。
［８］
表示素子は、駆動トランジスタのゲート電極に接続されている書込みトランジスタを更に含んでおり、
映像信号電圧は、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される、
上記［７］に記載の表示素子の駆動方法。
［９］
閾値電圧キャンセル処理の前に、
発光制御トランジスタを非導通状態とし且つ駆動トランジスタのゲート電極に基準電圧を超える電圧を印加し次いで基準電圧を印加することによって、駆動トランジスタの他方のソース／ドレイン領域の電位を初期化する、
上記［８］に記載の表示素子の駆動方法。
［１０］
基準電圧を超える電圧と基準電圧とは、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される、
上記［８］に記載の表示素子の駆動方法。
［１１］
書込み処理において、駆動トランジスタに電流が流れることによって駆動トランジスタの他方のソース／ドレイン領域の電位が変化する、
上記［１］ないし［１０］のいずれかに記載の表示素子の駆動方法。
［１２］
発光部は、流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子から構成されている、
上記［１］ないし［１１］のいずれかに記載の表示素子の駆動方法。
［１３］
発光部は有機エレクトロルミネッセンス素子である、
上記［１２］に記載の表示素子の駆動方法。
［１４］
一方のソース／ドレイン領域に電圧が印加され他方のソース／ドレイン領域に発光部が接続されたｎチャネル型の駆動トランジスタ、及び、駆動トランジスタのゲート電極と他方のソース／ドレイン領域との間に接続された容量部を含む表示素子が配置された表示部、及び、表示部を駆動する駆動部、
を備えており、
駆動部は、
駆動トランジスタのゲート電極に基準電圧を印加した状態で一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加し、
その後、駆動トランジスタのゲート電極に映像信号電圧を印加する書込み処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とすることで発光部を発光させる、
表示装置。
［１５］
駆動トランジスタのゲート電極に基準電圧を印加した状態で一方のソース／ドレイン領域に第１の駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし且つ駆動トランジスタの一方のソース／ドレイン領域の電圧を第１の駆動電圧を超える第２の駆動電圧に切り替えることで、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加する、
上記［１４］に記載の表示装置。
［１６］
閾値電圧キャンセル処理の前に、駆動トランジスタの一方のソース／ドレイン領域に印加される電圧を第２の駆動電圧から初期化電圧に切り替えることで、他方のソース／ドレイン領域の電位を初期化する、
上記［１５］に記載の表示装置。
［１７］
初期化電圧は、基準電圧から駆動トランジスタの閾値電圧を減じた電圧よりも低い所定の値に設定された電圧である、
上記［１６］に記載の表示装置。
［１８］
表示素子は、駆動トランジスタのゲート電極に接続されている書込みトランジスタを更に含んでおり、
映像信号電圧は、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される、
上記［１５］ないし［１７］のいずれかに記載の表示装置。
［１９］
基準電圧は、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される、
上記［１８］に記載の表示装置。
［２０］
駆動トランジスタの一方のソース／ドレイン領域には、発光制御トランジスタを介して電圧が印加され、
駆動トランジスタのゲート電極に基準電圧を印加した状態で、第１の制御電圧がゲート電極に印加されて導通状態となった発光制御トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし且つ発光制御トランジスタのゲートに印加される電圧を第１の制御電圧を超える第２の制御電圧に切り替えることで、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加する、
上記［１４］に記載の表示装置。
［２１］
表示素子は、駆動トランジスタのゲート電極に接続されている書込みトランジスタを更に含んでおり、
映像信号電圧は、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される、
上記［２０］に記載の表示装置。
［２２］
閾値電圧キャンセル処理の前に、
発光制御トランジスタを非導通状態とし且つ駆動トランジスタのゲート電極に基準電圧を超える電圧を印加し次いで基準電圧を印加することによって、駆動トランジスタの他方のソース／ドレイン領域の電位を初期化する、
上記［２１］に記載の表示装置。
［２３］
基準電圧を超える電圧と基準電圧とは、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される、
上記［２１］に記載の表示装置。
［２４］
書込み処理において、駆動トランジスタに電流が流れることによって駆動トランジスタの他方のソース／ドレイン領域の電位が変化する、
上記［１４］ないし［２３］のいずれかに記載の表示装置。
［２５］
発光部は、流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子から構成されている、
上記［１４］ないし［２４］のいずれかに記載の表示装置。
［２６］
発光部は有機エレクトロルミネッセンス素子である、
上記［２５］に記載の表示装置。
［２７］
表示装置を備えた電子機器であって、
表示装置は、
一方のソース／ドレイン領域に電圧が印加され他方のソース／ドレイン領域に発光部が接続されたｎチャネル型の駆動トランジスタ、及び、駆動トランジスタのゲート電極と他方のソース／ドレイン領域との間に接続された容量部を含む表示素子が配置された表示部、及び、表示部を駆動する駆動部、
を備えており、
駆動部は、
駆動トランジスタのゲート電極に基準電圧を印加した状態で一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加し、
その後、駆動トランジスタのゲート電極に映像信号電圧を印加する書込み処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とすることで発光部を発光させる、
電子機器。
［２８］
駆動トランジスタのゲート電極に基準電圧を印加した状態で一方のソース／ドレイン領域に第１の駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし且つ駆動トランジスタの一方のソース／ドレイン領域の電圧を第１の駆動電圧を超える第２の駆動電圧に切り替えることで、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加する、
上記［２７］に記載の電子機器。
［２９］
閾値電圧キャンセル処理の前に、駆動トランジスタの一方のソース／ドレイン領域に印加される電圧を第２の駆動電圧から初期化電圧に切り替えることで、他方のソース／ドレイン領域の電位を初期化する、
上記［２８］に記載の電子機器。
［３０］
初期化電圧は、基準電圧から駆動トランジスタの閾値電圧を減じた電圧よりも低い所定の値に設定された電圧である、
上記［２９］に記載の電子機器。
［３１］
表示素子は、駆動トランジスタのゲート電極に接続されている書込みトランジスタを更に含んでおり、
映像信号電圧は、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される、
上記［２８］ないし［３０］のいずれかに記載の電子機器。
［３２］
基準電圧は、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される、
上記［３１］に記載の電子機器。
［３３］
駆動トランジスタの一方のソース／ドレイン領域には、発光制御トランジスタを介して電圧が印加され、
駆動トランジスタのゲート電極に基準電圧を印加した状態で、第１の制御電圧がゲート電極に印加されて導通状態となった発光制御トランジスタを介して駆動トランジスタの一方のソース／ドレイン領域に駆動電圧を印加することで他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行い、
次いで、駆動トランジスタのゲート電極を浮遊状態とし且つ発光制御トランジスタのゲートに印加される電圧を第１の制御電圧を超える第２の制御電圧に切り替えることで、寄生容量を介して浮遊状態のゲート電極の電位を変化させて駆動トランジスタを介して電流を流すことによって他方のソース／ドレイン領域とゲート電極との電圧を上昇させた後、駆動トランジスタのゲート電極に基準電圧を印加する、
上記［２７］に記載の電子機器。
［３４］
表示素子は、駆動トランジスタのゲート電極に接続されている書込みトランジスタを更に含んでおり、
映像信号電圧は、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される、
上記［３３］に記載の電子機器。
［３５］
閾値電圧キャンセル処理の前に、
発光制御トランジスタを非導通状態とし且つ駆動トランジスタのゲート電極に基準電圧を超える電圧を印加し次いで基準電圧を印加することによって、駆動トランジスタの他方のソース／ドレイン領域の電位を初期化する、
上記［３４］に記載の電子機器。
［３６］
基準電圧を超える電圧と基準電圧とは、導通状態とされた書込みトランジスタを介して駆動トランジスタのゲート電極に印加される、
上記［３４］に記載の電子機器。
［３７］
書込み処理において、駆動トランジスタに電流が流れることによって駆動トランジスタの他方のソース／ドレイン領域の電位が変化する、
上記［２７］ないし［３６］のいずれかに記載の電子機器。
［３８］
発光部は、流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子から構成されている、
上記［２７］ないし［３７］のいずれかに記載の電子機器。
［３９］
発光部は有機エレクトロルミネッセンス素子である、
上記［３８］に記載の電子機器。
【符号の説明】
【０２００】
１，１Ａ，１Ｂ，１Ｃ，１Ｄ・・・表示装置、２・・・表示部、３・・・表示素子、２１・・・支持体、２２・・・透明な基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３４・・・チャネル形成領域、３５Ａ・・・一方のソース／ドレイン領域、３５Ｂ・・・他方のソース／ドレイン領域、３６・・・一方の電極、３７・・・他方の電極、３８，３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層、及び、電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電源部、１０１・・・走査部、１０２・・・データドライバ、１０３・・・第１ノード初期化回路、１０４・・・発光制御部、１０５・・・第２ノード初期化回路、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＰＳ１・・・給電線、ＰＳ２・・・共通給電線、ＣＬ・・・発光制御線、ＡＺ１・・・第１ノード初期化制御線、ＡＺ２・・・第２ノード初期化制御線、ＴＲW・・・書込みトランジスタ、ＴＲD・・・駆動トランジスタ、ＴＲ1・・・第１ノード初期化トランジスタ、ＴＲ2・・・第２ノード初期化トランジスタ、ＴＲEL_C・・・発光制御トランジスタ、ＣS・・・容量部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部、ＣEL・・・発光部ＥＬＰの容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、３１１・・・カメラ本体部、３１２・・・撮影レンズユニット、３１３・・・グリップ部、３１４・・・モニタ、３１５・・・ビューファインダ、５００・・・眼鏡、５１１・・・シースルーヘッドマウントディスプレイ、５１２・・・本体部、５１３・・・アーム、５１４・・・鏡筒
【図１】
2017068032.tif 000003
【図２】
2017068032.tif 000004
【図３】
2017068032.tif 000005
【図４】
2017068032.tif 000006
【図５】
2017068032.tif 000007
【図６】
2017068032.tif 000008
【図７】
2017068032.tif 000009
【図８】
2017068032.tif 000010
【図９】
2017068032.tif 000011
【図１０】
2017068032.tif 000012
【図１１】
2017068032.tif 000013
【図１２】
2017068032.tif 000014
【図１３】
2017068032.tif 000015
【図１４】
2017068032.tif 000016
【図１５】
2017068032.tif 000017
【図１６】
2017068032.tif 000018
【図１７】
2017068032.tif 000019
【図１８】
2017068032.tif 000020
【図１９】
2017068032.tif 000021
【図２０】
2017068032.tif 000022
【図２１】
2017068032.tif 000023
【図２２】
2017068032.tif 000024
【図２３】
2017068032.tif 000025
【図２４】
2017068032.tif 000026
【図２５】
2017068032.tif 000027
【図２６】
2017068032.tif 000028
【図２７】
2017068032.tif 000029
【図２８】
2017068032.tif 000030
【図２９】
2017068032.tif 000031
【図３０】
2017068032.tif 000032
【図３１】
2017068032.tif 000033