(57)【要約】【課題】データを記憶可能なメモリを画素に有する液晶表示装置において、消費電力を低減する。【解決手段】複数の単位画素電極を有してマトリクス状に配列される画素電極と、それぞれの単位画素電極に面積階調方式により階調表示を行うための白電圧又は黒電圧を供給するそれぞれの画素回路と、画素電極が配列する行に沿って延在するように並設され、画素回路に白電圧及び黒電圧を供給する第１及び第２の極性電圧線と、第１、第２の極性電圧線のうち少なくとも極性反転駆動対象の極性電圧線を複数のブロック単位にまとめ、当該ブロック単位で極性反転駆動対象の極性電圧線に対して極性反転信号を付与する制御部と、を備え、画素回路は、二値の映像信号を入力してメモリし、メモリの値に応じて第１又は第２の極性電圧線のいずれかの電圧信号を選択する、液晶表示装置である。【選択図】図１０
2017049516.tif 000002
【特許請求の範囲】
【請求項１】
複数の単位画素電極を有してマトリクス状に配列される画素電極と、
それぞれの前記単位画素電極に面積階調方式により階調表示を行うための白電圧又は黒電圧を供給するそれぞれの画素回路と、
前記画素電極が配列する行に沿って延在するように並設され、前記画素回路に前記白電圧及び前記黒電圧を供給する第１及び第２の極性電圧線と、
前記第１、第２の極性電圧線のうち少なくとも極性反転駆動対象の極性電圧線を複数のブロック単位にまとめ、当該ブロック単位で前記極性反転駆動対象の極性電圧線に対して極性反転信号を付与する制御部と、を備え、
前記画素回路は、
二値の映像信号を断続する画素スイッチと、
前記画素スイッチから入力した前記二値の映像信号を保持するメモリと、
保持された前記二値の映像信号に対応して前記第１又は第２の極性電圧線のいずれかの電圧信号を選択する極性選択部と、を有する液晶表示装置。
【請求項２】
前記それぞれのブロックは、列方向に連続して並設される前記極性反転駆動対象の極性電圧線を含む、請求項１に記載の液晶表示装置。
【請求項３】
前記それぞれのブロックは、列方向にＬ（２以上の整数）行おきに並設される前記極性反転駆動対象の極性電圧線を含む、請求項１に記載の液晶表示装置。
【請求項４】
前記液晶表示装置は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、無彩色（Ｗ）のスクエア画素を備える、請求項１乃至３のうちのいずれか１項に記載の液晶表示装置。
【請求項５】
前記液晶表示装置は、反射型液晶表示装置であり、
前記画素電極の反射面にはＡｇ（銀）が設けられる、請求項４に記載の液晶表示装置。
【請求項６】
前記メモリは、
前記画素スイッチからの前記二値の映像信号の極性を反転するインバータと、
極性が反転された信号の極性を更に反転して前記インバータの入力側にフィードバックする２チャンネルのクロックドインバータと、を備える、請求項５に記載の液晶表示装置。
【請求項７】
複数の単位画素電極を有してマトリクス状に配列される画素電極と、
それぞれの前記単位画素電極に面積階調方式により階調表示を行うための白電圧又は黒電圧を供給するそれぞれの画素回路と、
前記画素電極が配列する行に沿って延在するように並設され、前記画素回路に前記白電圧及び前記黒電圧を供給する第１及び第２の極性電圧線と、を備え、
前記画素回路は、二値の映像信号を断続する画素スイッチと、前記画素スイッチから入力した前記二値の映像信号を保持するメモリと、保持された前記二値の映像信号に対応して前記第１又は第２の極性電圧線のいずれかの電圧信号を選択する極性選択部と、を有する液晶表示装置の液晶表示方法であって、
前記第１、第２の極性電圧線のうち少なくとも極性反転駆動対象の極性電圧線を複数のブロック単位にまとめ、
当該ブロック単位で前記極性反転駆動対象の極性電圧線に対して極性反転信号を付与する、液晶表示方法。
【請求項８】
前記それぞれのブロックは、列方向に連続して並設される前記極性反転駆動対象の極性電圧線を含む、請求項７に記載の液晶表示方法。
【請求項９】
前記それぞれのブロックは、列方向にＬ（２以上の整数）行おきに並設される前記極性反転駆動対象の極性電圧線を含む、請求項７に記載の液晶表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及び液晶表示方法に関する。
【背景技術】
【０００２】
液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などのモバイル用端末機器に留まらず、カーナビゲーション装置等の車載用ディスプレイ、タブレット型ＰＣ、サイネージ用途のディスプレイとしても利用されている。
【０００３】
一方、液晶表示装置には、データを記憶可能なメモリを画素毎に有する、いわゆるＭＩＰ（Memory In Pixel）方式の液晶表示装置が知られている。ＭＩＰ方式の液晶表示装置では、メモリに保持されている情報を用いて表示を行う場合には、映像信号の書込み動作をフレーム周期で実行する必要がないため、消費電力を少なくすることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１４５９２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、液晶表示装置では、例えば液晶層に電界を付与し、液晶分子の配向状態を変化させることで透過率を変化させて画像を表示する。しかし、付与する電圧の極性を変化させない直流駆動を採用した場合には、液晶層中の不純物イオンの存在などによって電界分布が変化するため画像の表示品位が低下する。そのため、付与する電圧の極性を所定の間隔毎に逆にする交流駆動を採用するのが一般的である。
【０００６】
ＭＩＰ方式の液晶表示装置では、メモリに保持されている情報を用いて表示を行う場合には、交流駆動方式として１水平期間単位で付与する電圧の極性を変化させるライン反転駆動が用いられている。しかしながら、ＭＩＰ方式の液晶表示装置においても、更なる消費電力の低減が求められている。
【０００７】
本発明は斯かる事情に鑑みてなされたものであって、データを記憶可能なメモリを画素に有する液晶表示装置において、消費電力を低減することのできる液晶表示装置及び液晶表示方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
一実施形態に係る液晶表示装置は、複数の単位画素電極を有してマトリクス状に配列される画素電極と、それぞれの前記単位画素電極に面積階調方式により階調表示を行うための白電圧又は黒電圧を供給するそれぞれの画素回路と、前記画素電極が配列する行に沿って延在するように並設され、前記画素回路に前記白電圧及び前記黒電圧を供給する第１及び第２の極性電圧線と、前記第１、第２の極性電圧線のうち少なくとも極性反転駆動対象の極性電圧線を複数のブロック単位にまとめ、当該ブロック単位で前記極性反転駆動対象の極性電圧線に対して極性反転信号を付与する制御部と、を備え、前記画素回路は、二値の映像信号を断続する画素スイッチと、前記画素スイッチから入力した前記二値の映像信号を保持するメモリと、保持された前記二値の映像信号に対応して前記第１又は第２の極性電圧線のいずれかの電圧信号を選択する極性選択部と、を有する。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る液晶表示装置の構成を示す概略の平面図。
【図２】第１の実施の形態に係る液晶表示装置の画素アレイ部の断面を示す図。
【図３】第１の実施形態に係る液晶表示装置の画素回路の構成例を示すブロック図。
【図４】第１の実施形態に係る液晶表示装置の画素回路のクロックドインバータの構成例を示す図。
【図５】第１の実施形態に係る液晶表示装置の副画素電極の構成を示す図。
【図６】第１の実施形態に係る液晶表示装置の画素の配置と副画素電極の構成を示す図。
【図７】第１の実施形態に係る液晶表示装置の画素回路の配置を示す図。
【図８】第１の実施形態に係る液晶表示装置の画素回路の実装される配置を示す図。
【図９】第１の実施形態に係る液晶表示装置の交流駆動方法（反転駆動方法）について説明するための図。
【図１０】第１の実施形態に係る液晶表示装置の極性電圧線の構成について説明するための図。
【図１１】第１の実施形態に係る液晶表示装置の極性反転方法について説明するためのタイムチャート。
【図１２】第１の実施形態に係る液晶表示装置に先立って検討した極性電圧線の構成を示す図。
【図１３】第１の実施形態に係る液晶表示装置に先立って検討した極性反転方法を示すタイムチャート。
【図１４】第２の実施形態に係る液晶表示装置の極性電圧線の構成について説明するための図。
【発明を実施するための形態】
【００１０】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。  
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１１】
[第１の実施の形態]  
以下には、画素毎にデータを記憶可能なメモリを持つ、所謂、ＭＩＰ(Memory In Pixel)方式の反射型液晶表示装置（ＬＣＤ；Liquid Crystal Display）を例に挙げて説明する。
【００１２】
ＭＩＰ方式の反射型液晶表示装置は、アナログ表示モードによる表示と、メモリ表示モードによる表示とを実現することができる。アナログ表示モードでは、画素の階調はアナログ的に表示される。メモリ表示モードでは、データを記憶するメモリを画素内に持つことにより、画素内のメモリに記憶されている２値情報（論理“１”／論理“０”）に基づいて、画素の階調はデジタル的に表示される。
【００１３】
メモリ表示モードの場合、メモリに保持されている情報を用いるため、映像信号の書き込み動作をフレーム周期で実行する必要がない。そのため、メモリ表示モードの場合は、映像信号の書き込み動作をフレーム周期で実行する必要があるアナログ表示モードの場合に比べて消費電力が少なくて済む。従って、液晶表示装置の低消費電力化を図ることができる。一方、メモリ表示モードでは、画素毎に１ビットで２階調しか表現をすることができないため、階調表現方式として、例えば、面積階調法が採用されている。ここで、面積階調法とは、画素面積（画素電極の面積）に例えば２：１の重みを付けて２ビットで４階調を表現する階調表現方式である。面積階調法の詳細については後述する。
【００１４】
図１は、第１の実施形態に係る液晶表示装置の構成を示す概略の平面図である。なお、説明の便宜のため、図１では主要な構成のみについて簡略して記載している。
【００１５】
図１に示すように、第１の実施形態に係るＭＩＰ方式の反射型液晶表示装置１０は、透明基板（例えば、ガラス基板）１上にＴＦＴ回路部２が形成され、同じ基板１上にドライバＩＣ３がＣＯＧ(Chip On Glass)工法にて実装されたモジュール構成となっている。このモジュール構成の反射型液晶表示装置１０に対して、外部コントローラ（あるいは、ＣＰＵ等）４０から、各種の命令及びデータがフレキシブルプリント基板５０を介して授受される。ドライバＩＣ３は、授受した信号に基づいてＴＦＴ回路部２に駆動信号、データを出力する。
【００１６】
ＴＦＴ回路部２は、画素アレイ部２１、垂直駆動部２２Ａ，２２Ｂ、及び、水平駆動部２３を有する。尚、ここでは、ＴＦＴ回路部２について、当該ＴＦＴ回路部２が持つ必要最低限の機能をブロック図化して示しているに過ぎず、ＴＦＴ回路部２としてはこの構成に限られない。
【００１７】
画素アレイ部２１は、画素４が行列状に２次元配置されて表示部を構成している。画素４には、データを記憶可能なメモリが内蔵されている。画素（ＭＩＰの画素）４の回路構成の詳細については後述する。
【００１８】
画素アレイ部２１には、ｍ行ｎ列の画素配置に対して、画素行毎に行方向（画素行の画素の配列方向）に沿って走査線２４（２４１〜２４ｍ）が配線されている。走査線２４（２４１〜２４ｍ）の各両端は、垂直駆動部２２Ａ，２２Ｂの対応する行の各出力端に接続されている。画素アレイ部２１には更に、ｍ行ｎ列の画素配置に対して、画素列毎に列方向（画素列の画素の配列方向）に沿って信号線２５（２５１〜２５ｎ）が配線されている。信号線２５（２５１〜２５ｎ）の各一端は、水平駆動部２３の対応する列の出力端に接続されている。
【００１９】
垂直駆動部２２Ａ，２２Ｂは、垂直ドライバ２２１Ａ，２２１Ｂ及びＶアドレスラッチ２２２Ａ，２２２Ｂを有する。垂直ドライバ２２１Ａ，２２１Ｂは、画素アレイ部２１の各画素４を画素行単位で任意に選択することが可能である。Ｖアドレスラッチ２２２Ａ，２２２Ｂは、ドライバＩＣ３から与えられる行アドレス、即ち、垂直（Ｖ）方向のアドレスに関する情報を格納する。
【００２０】
垂直ドライバ２２１Ａ，２２１Ｂは、例えば、デコーダを備えている。垂直ドライバ２２１Ａ，２２１Ｂは、Ｖアドレスラッチ２２２Ａ，２２２Ｂに格納されたアドレス情報をデコードし、デコードされた情報で指定される画素行に対して走査信号を出力する。走査信号が出力された画素行の各画素４は動作状態となる。
【００２１】
垂直ドライバ２２１Ａ，２２１Ｂは、デコーダを備えることで、画素行を任意に選択する、即ち、任意にアドレス指定を行うことができる。これにより、画素アレイ部２１の各画素４のデータを書き換えるに当っては、１画面単位でのデータの書き換えは勿論のこと、画素行単位でのアドレス指定によって特定の領域についてデータの書き換えを行うことが可能になる。
【００２２】
尚、本実施の形態では、垂直駆動部２２Ａ，２２Ｂは画素アレイ部２１の左右両側に配置された構成となっているが、これは一例に過ぎない。すなわち、垂直駆動部２２Ａ、２２Ｂを画素アレイ部２１の左右の一方側にのみ配置する構成を採ることもできる。但し、垂直駆動部２２Ａ、２２Ｂから出力される走査信号の伝搬遅延を最小限に抑える観点からすると、垂直駆動部２２Ａ，２２Ｂを画素アレイ部２１の左右両側に配置する方が、一方側にのみ配置するよりも好ましい。
【００２３】
図１に示すように、水平駆動回路２３は、水平ドライバ２３１及びバッファ回路２３２を備えている。水平駆動回路２３は、垂直駆動部２２Ａ，２２Ｂによって選択された画素列の各画素４に対して画素データを書き込む。水平駆動回路２３による画素データの書き込み方式としては、画素データを選択行の各画素４に対して一斉に書き込む線順次方式や、選択行の各画素４に対して画素単位で順番に書き込む点順次方式など、種々の方式を採ることができる。
【００２４】
ドライバＩＣ３は、先述したように、ＴＦＴ回路部２と同じ透明基板１上にＣＯＧ実装されている。ドライバＩＣ３には、外部コントローラ４０から例えばフレキシブルプリント基板５０を介してデータ及び命令が供給される。供給されるデータは、画素アレイ部２１の各画素４のメモリに保持されているデータを書き換えるためのデータ（画像データ／画素データ）である。供給される命令は、画素アレイ部２１の各画素４のデータの書き換えを指令するための命令である。この命令には、データの書き換えを開始するタイミングや領域に関する情報が含まれている。具体的には、例えば、データの書き換えを行う領域に関する領域情報、即ち、ＸＹ開始アドレス、ＸＹ終了アドレスの情報や、データの書き換えを指令する書き換え指令等の情報が命令に含まれている。
【００２５】
ここで、書き換えるためのデータと、書き換えを指示する命令（例えば、画面リフレッシュコマンド）とは、外部コントローラ４０からドライバＩＣ３に対してデータ、次いで命令の順に時系列で伝送される。
ドライバＩＣ３は、外部コントローラ４０から供給されるデータと命令とを分離すると共に、種々のタイミング信号を生成する。そして、各種のタイミング信号を基に、データをＴＦＴ回路部２、具体的には、ＴＦＴ回路部２内の水平駆動部２３に対して出力する。ドライバＩＣ３は、命令中に含まれる書き換え領域のＸＹ開始アドレスやＸＹ終了アドレスの情報を抽出する。そしてドライバＩＣ３は、更に各種のタイミング信号を基に、垂直駆動部２２Ａ，２２Ｂ、水平駆動部２３を駆動する駆動信号をＴＦＴ回路部２に対して出力する。
【００２６】
図２は、第１の実施の形態に係る液晶表示装置の画素アレイ部２１の断面を示す図である。液晶表示装置１０は、アレイ基板１００、対向基板２００と、この一対の基板１００、２００間に挟持された液晶ＬＱとを備えている。
【００２７】
対向基板２００には、カラーフィルタ層ＣＦ、及び対向電極ＣＥが設けられている。カラーフィルタ層ＣＦは、画素を構成する副画素に対応して配置された赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）各色の着色層を含んでいる。対向電極ＣＥは、液晶ＬＱに電圧を印加させるための一方の電極である。対向電極ＣＥは、定電位を供給するコモン電圧線ＶＣＯＭと電気的に接続している。
【００２８】
アレイ基板１００は、透明基板１、シールド電極ＳＥ、及び画素電極ＰＥを備えている。画素電極ＰＥは、液晶ＬＱに電圧を印加させるための一方の電極である。画素電極ＰＥは、反射電極として機能するため、画素電極ＰＥの液晶ＬＱと対向する面には、光を反射するＡｇ（銀）、Ａｌ（アルミニウム）などの金属が設けられている。透明基板１上にはドライバＩＣ３と共に、後述する画素回路が設けられている。画素回路と画素電極ＰＥとは、シールド電極ＳＥに設けられたコンタクトホールを介して電気的に接続されている。なお、カラー表示を行う際には、画素電極ＰＥの液晶ＬＱと対向する面にはＡｇ（銀）を用いることが反射率を高める点から望ましい。
【００２９】
上述のように本実施の形態では、画素は赤（Ｒ）、緑（Ｇ）、青（Ｂ）、無彩色（Ｗ）の４つの副画素で構成される。従って、図２に示すように、副画素はそれぞれ、Ｒ，Ｇ，Ｂ，Ｗいずれかの着色層を有するカラーフィルタＣＦ、対向電極ＣＥ、液晶ＬＱ、画素電極ＰＥ、シールド電極ＳＥ、透明基板１を備えている。
【００３０】
続いて、第１の実施形態に係る液晶表示装置の画素回路について説明する。本実施形態に係る液晶表示装置１０は、メモリを用いて多ビットカラー化を実現するために面積階調法を採用している。ここで、面積階調法は、網点の大きさで階調を再現する手法である。このため、表示領域となる副画素の画素電極を、面積的に重み付けした複数の単位画素電極に分割し、階調に応じて選択された単位画素電極を組み合わせることによって階調表示を行う。なお、面積階調法の具体的な内容は後述する。
【００３１】
図３は、第１の実施形態に係る液晶表示装置の画素回路の構成例を示すブロック図である。この画素回路は、本実施の形態の液晶表示装置では単位画素電極ごとに設けられている。従って、１つの副画素は複数の画素回路を備えている。なお、以下では、走査線２４を走査線Ｇａｔｅ（ｙ）、／Ｇａｔｅ（ｙ）と記載する。走査線Ｇａｔｅ（ｙ）に印加される信号は、走査線／Ｇａｔｅ（ｙ）に印加される信号と逆相の信号である。また、信号線２５を信号線Ｓｉｇ（ｘ）と記載する。
【００３２】
画素回路は、画素ＳＷ６１、メモリ６２、及び極性選択ＳＷ６３を備えている。画素ＳＷ６１は、所定のタイミングにおいて、信号線Ｓｉｇ（ｘ）からの二値（白、黒）信号を取り込んでメモリ６２に出力する。ここで、二値信号は液晶を白表示あるいは黒表示させるための信号である。メモリ６２は、取り込んだ二値信号を保持するとともに、保持された二値信号を極性選択ＳＷ６３に出力する。極性選択ＳＷ６３には、液晶ＬＱの副画素電極ＰＥの単位画素電極に液晶を白表示させる白電圧または液晶を黒表示させる黒電圧を印加するための極性電圧線ＰＯＬＡ、ＰＯＬＢが接続されている。極性選択ＳＷ６３は、メモリ６２からの二値信号に従って、極性電圧線ＰＯＬＡ、ＰＯＬＢのうちのいずれかの電圧信号を選択して副画素電極ＰＥの単位画素電極に出力する。これによって、信号線Ｓｉｇ（ｘ）からの二値（白、黒）信号に対応して、液晶ＬＱが白表示または黒表示の状態に設定される。極性選択ＳＷ６３は、極性選択部として機能する。
【００３３】
続いて、上述の画素回路の構成について詳細に説明する。
【００３４】
画素ＳＷ６１は、ＮｃｈトランジスタとＰｃｈトランジスタとが並列に接続されたトランスファゲートで構成されている。画素ＳＷ６１の入力端子には信号線Ｓｉｇ（ｘ）が電気的に接続され、画素ＳＷ６１の出力端子はメモリ６２の入力端子と電気的に接続している。そして、Ｎｃｈトランジスタのゲートには走査線Ｇａｔｅ（ｙ）が電気的に接続し、Ｐｃｈトランジスタのゲートには走査線／Ｇａｔｅ（ｙ）が電気的に接続している。ここで、走査線Ｇａｔｅ（ｙ）の信号と走査線／Ｇａｔｅ（ｙ）の信号とは互いに逆相の信号である。画素ＳＷ６１をトランスファゲートで構成することによって信号線Ｓｉｇ（ｘ）からの二値（白、黒）信号の電圧を低下させずにメモリ６２に出力することができる。
【００３５】
メモリ６２には、インバータ（ＩＮＶ）６２ａとクロックドインバータ（Ｃ−ＩＮＶ）６２ｂが設けられている。インバータ６２ａの出力信号はクロックドインバータ６２ｂに入力され、クロックドインバータ６２ｂの出力信号はフィードバックされてインバータ６２ａに入力されるように構成されている。このようにフィードバック回路を構成することによって、インバータ（ＩＮＶ）６２ａに入力された信号が保持（メモリ）される。なお、クロックドインバータ６２ｂのインバート動作を制御するためのクロック信号として走査線Ｇａｔｅ（ｙ）の信号と走査線／Ｇａｔｅ（ｙ）の信号とが用いられている。
【００３６】
極性選択ＳＷ６３には、アナログスイッチ（ＡＳＷ−Ａ）６３ａ、アナログスイッチ（ＡＳＷ−Ｂ）６３ｂが設けられている。アナログスイッチ６３ａの入力端子には、液晶ＬＱを黒表示させる電圧を供給する極性電圧線ＰＯＬＡが接続されている。アナログスイッチ６３ｂの入力端子には、液晶ＬＱを白表示させる電圧を供給する極性電圧線ＰＯＬＢが接続されている。そして、アナログスイッチ６３ａの出力端子およびアナログスイッチ６３ｂの出力端子は共に副画素電極ＰＥの単位画素電極に接続されている。
【００３７】
アナログスイッチ６３ａ、６３ｂはＮｃｈトランジスタとＰｃｈトランジスタとを対称形に接続して構成されている。そして、アナログスイッチ６３ａのＮｃｈトランジスタのゲート端子とアナログスイッチ６３ｂのＰｃｈトランジスタのゲート端子とにインバータ６２ａの出力信号が入力される。アナログスイッチ６３ａのＰｃｈトランジスタのゲート端子とアナログスイッチ６３ｂのＮｃｈトランジスタのゲート端子とにクロックドインバータ６２ｂの出力信号が入力される。従って、メモリ６２からの出力信号（インバータ６２ａの出力信号、及びクロックドインバータ６２ｂの出力信号）によってアナログスイッチ６３ａ、６３ｂのオン／オフの切り換えが制御される。
【００３８】
続いて、図３を参照しつつ、画素回路の動作について詳細に説明する。
【００３９】
水平ドライバ２３１は、信号線Ｓｉｇ（ｘ）に白電圧（１０Ｖ）または黒電圧（０Ｖ）を出力する。垂直ドライバ２２１Ａ、２２１Ｂが走査線Ｇａｔｅ（ｙ）にハイ（Ｈｉｇｈ）電圧を供給すると、画素ＳＷ６１がオンとなって（導通して）信号線Ｓｉｇ（ｘ）の電圧がメモリ６２に出力される。
【００４０】
メモリ６２への入力信号はインバータ６２ａによって反転されてクロックドインバータ６２ｂの入力信号となる。クロックドインバータ６２ｂは、走査線Ｇａｔｅ（ｙ）がロー（Ｌｏｗ）電圧のときにのみインバート動作を行う。従って、走査線Ｇａｔｅ（ｙ）がハイ電圧となり、画素ＳＷ６１の出力電圧である信号線Ｓｉｇ（ｘ）の電圧がインバータ６２ａによって反転されてクロックドインバータ６２ｂに出力された後、走査線Ｇａｔｅ（ｙ）がロー電圧になったときに、クロックドインバータ６２ｂの出力（信号線Ｓｉｇ（ｘ）と同相の電圧）がインバータ６２ａに入力される。この結果、インバータによるループ回路が形成されて、信号線Ｓｉｇ（ｘ）の電圧及び信号線Ｓｉｇ（ｘ）と逆相の電圧が保持される。
【００４１】
極性選択ＳＷ６３では、信号線Ｓｉｇ（ｘ）の電圧が白電圧（１０Ｖ）の場合はアナログスイッチ６３ｂがオンとなって、極性電圧線ＰＯＬＢからの液晶ＬＱを白表示させる電圧が副画素電極ＰＥの単位画素電極に印加される。信号線Ｓｉｇ（ｘ）の電圧が黒電圧（０Ｖ）の場合はアナログスイッチ６３ａがオンとなって、極性電圧線ＰＯＬＡからの液晶ＬＱを黒表示させる電圧が副画素電極ＰＥの単位画素電極に印加される。
【００４２】
図４は、第１の実施形態に係る液晶表示装置の画素回路のクロックドインバータの構成例を示す図である。
【００４３】
クロックドインバータ６２ｂは、ＰｃｈトランジスタＱ１，Ｑ２、ＮｃｈトランジスタＱ３，Ｑ４を備えている。トランジスタＱ１，Ｑ２、Ｑ３，Ｑ４はこの順序で直列に接続されている。トランジスタＱ１のドレイン端子は高電圧線ＶＤＤと電気的に接続し、トランジスタＱ４のドレイン端子は低電圧線ＶＳＳと電気的に接続している。トランジスタＱ２、Ｑ３のゲート端子には入力信号線が接続され、トランジスタＱ２、Ｑ３のソース端子には出力信号線が接続されている。そして、トランジスタＱ１のゲート端子には走査線Ｇａｔｅ（ｙ）が接続され、トランジスタＱ４のゲート端子には走査線／Ｇａｔｅ（ｙ）が接続されている。
【００４４】
このように、２本のクロック信号線で駆動される２チャンネルのクロックドインバータ６２ｂをメモリ６２の回路に用いることで、走査線Ｇａｔｅ（ｙ）と走査線／Ｇａｔｅ（ｙ）をクロック信号線として使用することが可能となる。もし、このような２本のクロック信号線を用いずに、１本のクロック信号で動作する１チャンネルのクロックドインバータ回路を使用する場合は、そのクロック信号の電圧は、インバータの入出力電圧よりも高い電圧であることが必要となる。従って、その際には入力電圧よりも高い電圧を供給する別のクロック信号線を新たに設けることが必要となる。本実施の形態では、新たな電源回路を増設することなく、メモリ６２を構成することができる。
【００４５】
次に、本実施の形態の面積階調法について説明する。  
図５は、第１の実施形態に係る液晶表示装置の副画素電極の構成を示す図である。
【００４６】
面積階調法は、面積比を２０、２１、２２、・・・・、２Ｎ−１、という具合に重み付けしたＮ個の単位画素電極で２Ｎ個の階調を表現する階調表現方式である。図５に示す画素４の副画素電極ＰＥは、面積的に重み付けした３つの単位画素電極ＰＥ０，ＰＥ１、ＰＥ２に分割されている。それぞれの単位画素電極ＰＥ０，ＰＥ１、ＰＥ２の面積比は、１：２：４である。従って、単位画素電極ＰＥ０，ＰＥ１、ＰＥ２を組み合わせた網点の大きさで３ビットで表される階調、即ち８（＝２３）の階調を表すことができる。
【００４７】
図６は、第１の実施形態に係る液晶表示装置の画素の配置と副画素電極の構成を示す図である。
【００４８】
図６に示す画素は、ＳＱ（Ｓｑｕａｒｅ）異形画素であり、大略して左上方に緑色（Ｇ）用の画素、右上方に赤色（Ｒ）用の画素、左下方に青色（Ｂ）用の画素、右下方に無彩色（Ｗ）用の画素を配している。そして、それぞれの画素の単位画素電極の配置パタンは、隣接する副画素電極の単位画素電極の配置パタンと境界線によって対称な相似図形である。なお、異形画素とは、ＲＧＢＷの画素のサイズが等しくないことをいう．但し、本願の画素はＳＱ異形画素に限定されない。一般にＷｈｉｔｅＭａｇｉｃ（商標）と呼ばれる、ＲＧＢＷのそれぞれの画素サイズが等しいＳＱ（Ｓｑｕａｒｅ）正方画素を用いても良い。ＲＧＢＷのそれぞれの画素サイズが等しいＳＱ（Ｓｑｕａｒｅ）正方画素をもちいることで、無彩色（Ｗ）をＲＧＢの一部に代替することができるため、輝度の向上を図ることができる。
【００４９】
図７は、第１の実施形態に係る液晶表示装置の画素回路の配置を示す図である。
【００５０】
図６に示す画素の配置と重なる位置の透明基板１上に画素回路が配置されている。例えば、左上方の緑色（Ｇ）用の画素回路では、画素回路Ｇ２、Ｇ０、Ｇ１は、それぞれ単位画素電極ＰＥ２，ＰＥ０、ＰＥ１の配置に対応する位置に設けられている。画素回路Ｇ０、Ｇ１、Ｇ３の出力信号は、シールド電極ＳＥのコンタクトホールを介して、それぞれ単位画素電極ＰＥ０，ＰＥ１、ＰＥ２に供給される。赤色（Ｒ）用の画素回路、青色（Ｂ）用の画素回路、無彩色（Ｗ）用の画素回路についても同様である。
【００５１】
図８は、第１の実施形態に係る液晶表示装置の画素回路の実装される配置を示す図である。
【００５２】
図８に示す画素回路領域の上部に画素ＳＷ６１とメモリ６２とが左右に並んで実装され、画素回路領域の下部に極性選択ＳＷ６３が配置されている。そして、画素ＳＷ６１とメモリ６２とを挟むように走査線Ｇａｔｅ（ｙ）、／Ｇａｔｅ（ｙ）が行方向に延線されている。極性選択ＳＷ６３を挟むように極性電圧線ＰＯＬＡ、ＰＯＬＢが行方向に延線されている。また、画素回路毎に信号線Ｓｉｇ（ｘ）、高電圧線ＶＤＤ、低電圧線ＶＳＳが列方向に延線されている。
【００５３】
図９は、第１の実施形態に係る液晶表示装置の交流駆動方法（反転駆動方法）について説明するための図である。図９は、白表示電圧と黒表示電圧との差（レンジ）が５Ｖである液晶（５Ｖ液晶）であって、ノーマリホワイトの液晶について示す例としている。
【００５４】
５Ｖ液晶では、対向電極ＣＥにはコモン電圧線ＶＣＯＭを介して、定電圧５Ｖが印加される。従って、液晶ＬＱを白表示させる極性電圧線ＰＯＬＢの電圧は５Ｖである。液晶ＬＱを黒表示させる極性電圧線ＰＯＬＡの電圧は０Ｖまたは１０Ｖである。このため、交流駆動（反転駆動）では、極性電圧線ＰＯＬＢの電圧を一定値５Ｖとし、極性電圧線ＰＯＬＡの電圧を交互に０Ｖと１０Ｖに変化させる。このように駆動することによって、液晶の極性を反転させることができる。
【００５５】
図１０は、第１の実施形態に係る液晶表示装置の極性電圧線の構成について説明するための図である。
【００５６】
図１０に示すように、極性電圧線ＰＯＬＡ、ＰＯＬＢは、それぞれ列方向に連続して配列する複数の極性電圧線を含むブロックに振り分けられる。例えば、Ｋ個のブロック、（ＰＯＬＡ＿０１、ＰＯＬＢ＿０１）、（ＰＯＬＡ＿０２、ＰＯＬＢ＿０２）、・・・、（ＰＯＬＡ＿ｋ、ＰＯＬＢ＿ｋ）に振り分けられる。なお、各ブロックに含まれる極性電圧線ＰＯＬＡ、ＰＯＬＢは、図１０では３本であるが、もちろん、３本に限定されない。また各ブロックの本数は一定値でなくても良く、ブロック毎に任意の本数であっても良い。そして液晶の極性を反転させるための駆動信号が、ブロック単位で極性電圧線ＰＯＬＡ、ＰＯＬＢに付与される。
【００５７】
なお、極性電圧線ＰＯＬＡ、ＰＯＬＢをブロック単位にまとめる動作と、まとめた極性電圧線ＰＯＬＡ、ＰＯＬＢに駆動信号を付与する動作は、ドライバＩＣ３からの指示される情報に基づいて、垂直ドライバ２２１Ａ，２２１Ｂ及びＶアドレスラッチ２２２Ａ，２２２Ｂが制御する。即ち、ドライバＩＣ３、垂直ドライバ２２１Ａ，２２１Ｂ及びＶアドレスラッチ２２２Ａ，２２２Ｂが制御部を構成する。
【００５８】
図１１は、第１の実施形態に係る液晶表示装置の極性反転方法について説明するためのタイムチャートである。
【００５９】
対向電極ＣＥに電気的に接続するコモン電圧線ＶＣＯＭに付与される電圧は一定値の直流電圧（ここでは、５Ｖ）である。また上述のように、それぞれのブロックに属する極性電圧線ＰＯＬＢにも一定値の直流電圧（ここでは、５Ｖ）が付与されている。従って、極性電圧線ＰＯＬＡに印加される電圧が反転駆動される。
【００６０】
時刻ｔｓ１において、ブロックＰＯＬＡ＿０１に属する極性電圧線ＰＯＬＡに付与される電圧は、０Ｖから１０Ｖに変化する。続いて、Δｔ時間経過後に、ブロックＰＯＬＡ＿０２に属する極性電圧線ＰＯＬＡに付与される電圧が、０Ｖから１０Ｖに変化する。以降、同様にして、所定の時間経過毎に順次ブロック単位で極性電圧線ＰＯＬＡに付与される電圧が、０Ｖから１０Ｖに変化する。
【００６１】
時刻ｔｅ１において、ブロックＰＯＬＡ＿０１に属する極性電圧線ＰＯＬＡに付与される電圧が、１０Ｖから０Ｖに変化する。以降、同様にして、所定の時間経過毎に順次ブロック単位で極性電圧線ＰＯＬＡに付与される電圧が、１０Ｖから０Ｖに変化する。
【００６２】
なお、一つのブロックの極性反転が開始されてから次のブロックの極性反転が開始されるまでの時間Δｔは、極性反転による液晶ＬＱの充放電が安定するまでの時間（約１〜２マイクロ秒）以上であれば良い。例えば、極性反転の繰り返し周波数が６０Ｈｚ（繰り返し周期≒１６ｍｓ）で、ブロック数が１６であるとすると、ΔＴ≒１ｍｓであるため、充放電が集中することなく極性反転を実行することができる。
【００６３】
ここで、ＭＩＰ方式の液晶表示装置においては、メモリへの信号書込み動作と極性反転動作とは、独立して実行できることに留意が必要である。従って、１つのブロックの極性反転継続時間（図１１では、例えば時刻ｔｓ１〜時刻ｔｅ１までの時間Ｔ）は、適正な任意の時間とすることができる。また、極性反転動作を行う周期をフレーム周期と一致させる必要は無い。
【００６４】
図１２は、第１の実施形態に係る液晶表示装置に先立って検討した極性電圧線の構成を示す図である。図１３は、第１の実施形態に係る液晶表示装置に先立って検討した極性反転方法を示すタイムチャートである。
【００６５】
図１２、図１３に示すような、全ての極性電圧線ＰＯＬＡの電圧を一括して反転する方式では、極性反転時に液晶ＬＱの充放電が一度に同時に発生するため、電圧変動に伴う消費電力の増大、全液晶ＬＱが一時に極性反転することによる表示品位の低下が課題とされる。
【００６６】
これに対して、第１の実施形態に係る液晶表示装置では、極性電圧線ＰＯＬＡ、ＰＯＬＢの内、少なくとも反転対象の極性電圧線を、複数のブロックに振り分ける。それぞれのブロックは、列方向に連続して配列する複数の極性電圧線を含む。そして、順次ブロック単位で極性電圧線に所定の時間間隔で極性反転信号を付加する。この方式によれば、ブロック単位で極性反転動作が実行されるため、極性反転時の電圧変動に伴う消費電力の増大、極性反転することによる表示品位の低下を抑制することができる。
【００６７】
[第２の実施の形態]  
第２の実施の形態では、極性電圧線をブロックにまとめる方法が第１の実施の形態と異なっている。第１の実施の形態と同一の部位には同一の符号を付してその詳細の説明は省略する。
【００６８】
図１４は、第２の実施形態に係る液晶表示装置の極性電圧線の構成について説明するための図である。なお、第２の実施形態に係る液晶表示装置の極性反転のタイムチャートは、図１１に示す第１の実施の形態のタイムチャートと同じである。
【００６９】
第２の実施の形態では、極性電圧線ＰＯＬＡ、ＰＯＬＢの内、少なくとも反転対象の２本以上の極性電圧線を、複数のブロックに振り分ける。それぞれのブロックは、列方向にＬ行（Ｌ：２以上の整数）おきに配列する複数の極性電圧線を含む。そして、順次ブロック単位で極性電圧線に所定の時間間隔で極性反転信号を付加する。この方式によれば、ブロック単位で極性反転動作が実行されるため、極性反転時の電圧変動に伴う消費電力の増大、極性反転することによる表示品位の低下を抑制することができる。また、Ｌ行おきの極性電圧線に極性反転信号を付加するため、極性反転の表示に与える影響が分散され、フリッカが視認されることを抑制することができる。
【００７０】
[第３の実施の形態]  
第３の実施の形態では、極性電圧線をブロックにまとめる方法が第１の実施の形態と異なっている。第１の実施の形態と同一の部位には同一の符号を付してその詳細の説明は省略する。
【００７１】
上述のように、ＭＩＰ方式の液晶表示装置においては、極性反転動作は、液晶ＬＱへの信号書込み動作に独立して実行できる。また、極性反転動作を行う順序、周期も任意に行うことができる。従って第３の実施形態に係る液晶表示装置では、極性電圧線ＰＯＬＡ、ＰＯＬＢの内、少なくとも反転対象の２本以上の極性電圧線を、複数のブロックに振り分ける。それぞれのブロックは、複数の極性電圧線を含む。そして、ブロック単位で極性電圧線に所定の時間間隔で極性反転信号を付加する。この方式によれば、ブロック単位で極性反転動作が実行されるため、極性反転時の電圧変動に伴う消費電力の増大、極性反転することによる表示品位の低下を抑制することができる。
【００７２】
本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００７３】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【００７４】
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【００７５】
上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【００７６】
ＬＱ…液晶、ＣＦ…カラーフィルタ、ＣＥ…対向電極、ＶＣＯＭ…コモン電圧線、ＰＥ…画素電極、副画素電極、ＰＯＬＡ…極性電圧線、ＰＯＬＢ…極性電圧線、１…透明基板、３…ドライバＩＣ、４…画素、１０…反射型液晶表示装置、２２Ａ、２２Ｂ…垂直駆動部、２３…水平駆動部、４０…外部コントローラ、６１…画素ＳＷ、６２…メモリ、６２ａ…インバータ、６２ｂ…クロックドインバータ、６３…極性選択ＳＷ、１００…アレイ基板、２００…対向基板。
【図１】
2017049516.tif 000003
【図２】
2017049516.tif 000004
【図３】
2017049516.tif 000005
【図４】
2017049516.tif 000006
【図５】
2017049516.tif 000007
【図６】
2017049516.tif 000008
【図７】
2017049516.tif 000009
【図８】
2017049516.tif 000010
【図９】
2017049516.tif 000011
【図１０】
2017049516.tif 000012
【図１１】
2017049516.tif 000013
【図１２】
2017049516.tif 000014
【図１３】
2017049516.tif 000015
【図１４】
2017049516.tif 000016