(57)【要約】【課題】基板サイズの大型化を抑制しつつ、配線基板上の配線を所望の方向から取り出すことができ、配線基板において複数の素子が分布する素子領域を広く確保し易くすることができる配線基板を提供する。【解決手段】配線基板は、ベース層の第１面側において第１階層に位置する複数の第１配線と第２階層に位置する複数の第２配線との各交点に対応して設けられた複数の素子と、ベース層の第１面側において第２階層から第３階層へ至るように延び、第２配線と対応する第３階層上の第３配線とを接続する複数の層間電極と、を備える。複数の層間電極のうちの少なくとも一部の層間電極は、ベース層の法線方向に沿ってベース層を見た場合に、複数の素子が分布する素子領域に位置する。【選択図】図３
2017175078.tif 000002
【特許請求の範囲】
【請求項１】
第１面および第２面を含むベース層と、
前記ベース層の前記第１面側において第１階層に位置し、第１方向に延びる複数の第１配線と、
前記ベース層の前記第１面側において前記第１階層とは異なる第２階層に位置し、前記第１方向に交差する第２方向に延びる複数の第２配線と、
前記ベース層の前記第１面側において前記複数の第１配線と前記複数の第２配線との各交点に対応して設けられた複数の素子と、
前記ベース層の前記第１面側において前記第２階層とは異なる第３階層、又は、前記ベース層の前記第１面よりも前記第２面側に位置する第３階層に位置し、前記複数の第２配線に対応して設けられた複数の第３配線と、
前記第２階層から前記第３階層へ至るように延び、前記第２配線と、対応する前記第３配線と、を接続する複数の層間電極と、を備え、
前記複数の層間電極のうちの少なくとも一部の層間電極は、前記ベース層の法線方向に沿って前記ベース層を見た場合に、前記複数の素子が分布する素子領域に位置する、配線基板。
【請求項２】
前記ベース層は、前記第１方向に長手方向を有する、請求項１に記載の配線基板。
【請求項３】
前記複数の第３配線は、前記第１方向に延びる、請求項１又は２に記載の配線基板。
【請求項４】
前記第１配線および前記第３配線は、端子部が設けられる前記配線基板の前記第１方向における端部に至る、請求項３に記載の配線基板。
【請求項５】
前記複数の層間電極は、互いに前記第１方向および前記第２方向にずれて位置する、請求項１乃至４のいずれかに記載の配線基板。
【請求項６】
前記第３階層は、前記第１階層および前記第２階層よりも前記ベース層から遠い側に位置する、請求項１乃至５のいずれかに記載の配線基板。
【請求項７】
前記素子は、ゲート電極、ソース電極およびドレイン電極を含むトランジスタ回路であり、
前記ゲート電極は、前記第１配線に接続され、前記ソース電極は、前記第２配線に接続される、請求項１乃至６のいずれかに記載の配線基板。
【請求項８】
前記第２階層は、前記ベース層の前記第１面上の階層であり、
前記第２配線、前記ソース電極および前記ドレイン電極は、前記第２階層に位置し、
前記ベース層には、前記ドレイン電極に接続され、前記第１面から前記第２面に至るベース貫通電極が設けられている、請求項７に記載の配線基板。
【請求項９】
第１面及び第２面を含むベース層を準備する工程と、
前記ベース層の前記第１面側に、配線素子層を形成する工程と、を備え、
前記配線素子層は、前記ベース層の前記第１面側において第１階層に位置し、第１方向に延びる複数の第１配線と、前記ベース層の前記第１面側において前記第１階層とは異なる第２階層に位置し、前記第１方向に交差する第２方向に延びる複数の第２配線と、前記ベース層の前記第１面側において前記複数の第１配線と前記複数の第２配線との各交点に対応して設けられた複数の素子と、前記ベース層の前記第１面側において前記第２階層とは異なる第３階層に位置し、前記複数の第２配線に対応して設けられた複数の第３配線と、前記ベース層の前記第１面側において前記第２階層から前記第３階層へ至るように延び、前記第２配線と、対応する前記第３配線と、を接続する複数の層間電極と、を有し、前記複数の層間電極のうちの少なくとも一部の層間電極が、前記ベース層の法線方向に沿って前記ベース層を見た場合に、前記複数の素子が分布する素子領域に位置するように構成されており、
前記配線素子層を形成する工程において、前記第３配線は、前記素子の形成後に、形成される、配線基板の製造方法。
【請求項１０】
前記配線素子層において、前記素子は、ゲート電極、ソース電極およびドレイン電極を含むトランジスタ回路であり、前記ゲート電極は、前記第１配線に接続され、前記ソース電極は、前記第２配線に接続され、前記第２階層は、前記ベース層の前記第１面上の階層であり、前記第２配線、前記ソース電極および前記ドレイン電極は、前記第２階層に位置する、請求項９に記載の配線基板の製造方法。
【請求項１１】
前記配線素子層において、前記ベース層には、前記ドレイン電極に接続され、前記第１面から前記第２面に至るベース貫通電極が設けられており、
前記ベース層は、前記第１面から前記第２面に貫通するベース側貫通孔を有し、前記第２面側に剥離層を積層された状態で準備され、
前記配線素子層を形成する工程は、
前記ベース層の前記第１面上に、導電性材料を配置し、前記導電性材料の一部によって前記ベース側貫通孔の少なくとも内周面に配置されるベース貫通電極を形成する工程と、
前記導電性材料上にレジストを配置し、前記レジストを前記第２配線、前記ソース電極および前記ドレイン電極に対応するパターンを有する配線電極用露光マスクで露光して、前記導電性材料上に配線電極用マスクパターンを形成する工程と、
前記配線電極用マスクパターンをマスクとして前記第１面上の前記導電性材料をエッチングし、前記導電性材料から前記第２配線、前記ソース電極および前記ドレイン電極を形成し、前記ドレイン電極を、前記ベース貫通電極上に形成する工程と、を含む、
請求項１０に記載の配線基板の製造方法。
【請求項１２】
前記配線素子層を形成する工程は、
前記第２階層と前記第３階層との間に介在する中間層上にレジストを配置し、前記レジストを前記層間電極に対応するパターンを有する層間電極用露光マスクで露光して、前記中間層上に層間電極用マスクパターンを形成する工程と、
前記層間電極用マスクパターンをマスクとして前記中間層をエッチングし、前記層間電極が配置される層間電極用貫通孔を形成する工程と、
前記層間電極用貫通孔に導電性材料を配置して、前記層間電極を形成する工程と、を含み、
前記層間電極用露光マスクは、第１マスク方向および前記第１マスク方向に交差する第２マスク方向に間隔を空けて配置される複数の遮光部または透過部を有しており、
前記中間層上の前記レジストを前記層間電極用露光マスクで露光する際に、前記層間電極用露光マスクは、前記第１マスク方向が前記第１方向と平行となり、前記第２マスク方向が前記第２方向と平行となるように配置され、最初の露光後に、前記層間電極用露光マスクを最初の露光位置から相対的に前記第１方向および前記第２方向に少なくとも１回ずらすことにより、前記中間層上の前記レジストが複数回露光される、請求項９乃至１１のいずれかに記載の配線基板の製造方法。
【請求項１３】
前記ベース層は、ロール・トゥ・トールで供給される、請求項９乃至１２のいずれかに記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、配線基板及びその製造方法に関する。
【背景技術】
【０００２】
配線基板の一例として、トランジスタ回路を有するトランジスタ基板が挙げられる。トランジスタ基板上のトランジスタ回路は、有機ＥＬ（Organic Electroluminescence）ディスプレイ装置の複数の発光素子を個々に駆動するための駆動回路としてや、圧力センサ装置の複数の位置におけるセンサ信号を各々検出するためのセンサ回路として利用される場合がある。
【０００３】
トランジスタ基板は一般に、基材と、基材に形成された複数のトランジスタ回路と、トランジスタ回路に接続された配線と、を備える。このようなトランジスタ基板において上述の配線は、互いに交差するように配置されるデータ線と走査線とを含み、トランジスタ回路は、データ線と走査線との各交点に対応して設けられている。
【０００４】
トランジスタ回路を駆動回路やセンサ回路として機能させる場合、上述のデータ線および走査線は、信号処理のための駆動装置に接続される。このような駆動装置とデータ線または走査線などの配線との接続態様としては、例えば、基材の表面の外周側において、配線の端部と駆動装置とを接続する構成などが知られている。また特許文献１には、基材の表面と裏面とに走査線が設けられ、表面側の走査線と裏面側の走査線とが、基材の外周側の領域に設けられた貫通電極を介して電気的に接続され、裏面側の走査線が駆動装置に接続される構成が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−４０９８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、トランジスタ基板などの配線基板では、基板サイズの大型化を抑制しつつ配線基板上の配線を所望の方向から取り出すことを可能とする構成が望まれる。そして配線基板においてトランジスタ回路などの複数の素子が分布する素子領域を広く確保できるようにすることが望まれる。
【０００７】
本発明の実施形態は上述の点を考慮してなされたものであり、基板サイズの大型化を抑制しつつ、配線基板上の配線を所望の方向から取り出すことができ、配線基板において複数の素子が分布する素子領域を広く確保し易くすることができる配線基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施形態は、
第１面および第２面を含むベース層と、
前記ベース層の前記第１面側において第１階層に位置し、第１方向に延びる複数の第１配線と、
前記ベース層の前記第１面側において前記第１階層とは異なる第２階層に位置し、前記第１方向に交差する第２方向に延びる複数の第２配線と、
前記ベース層の前記第１面側において前記複数の第１配線と前記複数の第２配線との各交点に対応して設けられた複数の素子と、
前記ベース層の前記第１面側において前記第２階層とは異なる第３階層、又は、前記ベース層の前記第１面よりも前記第２面側に位置する第３階層に位置し、前記複数の第２配線に対応して設けられた複数の第３配線と、
前記第２階層から前記第３階層へ至るように延び、前記第２配線と、対応する前記第３配線と、を接続する複数の層間電極と、を備え、
前記複数の層間電極のうちの少なくとも一部の層間電極は、前記ベース層の法線方向に沿って前記ベース層を見た場合に、前記複数の素子が分布する素子領域に位置する、配線基板、である。
【０００９】
前記ベース層は、前記第１方向に長手方向を有していてもよい。
【００１０】
前記複数の第３配線は、前記第１方向に延びていてもよい。
【００１１】
前記第１配線および前記第３配線は、端子部が設けられる前記配線基板の前記第１方向における端部に至ってもよい。
【００１２】
前記複数の層間電極は、互いに前記第１方向および前記第２方向にずれて位置していてもよい。
【００１３】
前記第３階層は、前記第１階層および前記第２階層よりも前記ベース層から遠い側に位置していてもよい。
【００１４】
前記素子は、ゲート電極、ソース電極およびドレイン電極を含むトランジスタ回路であり、前記ゲート電極は、前記第１配線に接続され、前記ソース電極は、前記第２配線に接続されてもよい。
【００１５】
前記第２階層は、前記ベース層の前記第１面上の階層であり、前記第２配線、前記ソース電極および前記ドレイン電極は、前記第２階層に位置し、前記ベース層には、前記ドレイン電極に接続され、前記第１面から前記第２面に至るベース貫通電極が設けられていてもよい。
【００１６】
本発明の一実施形態は、
第１面及び第２面を含むベース層を準備する工程と、
前記ベース層の前記第１面側に、配線素子層を形成する工程と、を備え、
前記配線素子層は、前記ベース層の前記第１面側において第１階層に位置し、第１方向に延びる複数の第１配線と、前記ベース層の前記第１面側において前記第１階層とは異なる第２階層に位置し、前記第１方向に交差する第２方向に延びる複数の第２配線と、前記ベース層の前記第１面側において前記複数の第１配線と前記複数の第２配線との各交点に対応して設けられた複数の素子と、前記ベース層の前記第１面側において前記第２階層とは異なる第３階層に位置し、前記複数の第２配線に対応して設けられた複数の第３配線と、前記ベース層の前記第１面側において前記第２階層から前記第３階層へ至るように延び、前記第２配線と、対応する前記第３配線と、を接続する複数の層間電極と、を有し、前記複数の層間電極のうちの少なくとも一部の層間電極が、前記ベース層の法線方向に沿って前記ベース層を見た場合に、前記複数の素子が分布する素子領域に位置するように構成されており、
前記配線素子層を形成する工程において、前記第３配線は、前記素子の形成後に、形成される、配線基板の製造方法、である。
【００１７】
前記配線基板の製造方法において、前記配線素子層における前記素子は、ゲート電極、ソース電極およびドレイン電極を含むトランジスタ回路であり、前記ゲート電極は、前記第１配線に接続され、前記ソース電極は、前記第２配線に接続され、前記第２階層は、前記ベース層の前記第１面上の階層であり、前記第２配線、前記ソース電極および前記ドレイン電極は、前記第２階層に位置していてもよい。
【００１８】
前記配線素子層において、前記ベース層には、前記ドレイン電極に接続され、前記第１面から前記第２面に至るベース貫通電極が設けられており、
前記ベース層は、前記第１面から前記第２面に貫通するベース側貫通孔を有し、前記第２面側に剥離層を積層された状態で準備され、
前記配線素子層を形成する工程は、
前記ベース層の前記第１面上に、導電性材料を配置し、前記導電性材料の一部によって前記ベース側貫通孔の少なくとも内周面に配置されるベース貫通電極を形成する工程と、
前記導電性材料上にレジストを配置し、前記レジストを前記第２配線、前記ソース電極および前記ドレイン電極に対応するパターンを有する配線電極用露光マスクで露光して、前記導電性材料上に配線電極用マスクパターンを形成する工程と、
前記配線電極用マスクパターンをマスクとして前記第１面上の前記導電性材料をエッチングし、前記導電性材料から前記第２配線、前記ソース電極および前記ドレイン電極を形成し、前記ドレイン電極を、前記ベース貫通電極上に形成する工程と、を含んでいてもよい。
【００１９】
前記配線素子層を形成する工程は、
前記第２階層と前記第３階層との間に介在する中間層上にレジストを配置し、前記レジストを前記層間電極に対応するパターンを有する層間電極用露光マスクで露光して、前記中間層上に層間電極用マスクパターンを形成する工程と、
前記層間電極用マスクパターンをマスクとして前記中間層をエッチングし、前記層間電極が配置される層間電極用貫通孔を形成する工程と、
前記層間電極用貫通孔に導電性材料を配置して、前記層間電極を形成する工程と、を含み、
前記層間電極用露光マスクは、第１マスク方向および前記第１マスク方向に交差する第２マスク方向に間隔を空けて配置される複数の遮光部または透過部を有しており、
前記中間層上の前記レジストを前記層間電極用露光マスクで露光する際に、前記層間電極用露光マスクは、前記第１マスク方向が前記第１方向と平行となり、前記第２マスク方向が前記第２方向と平行となるように配置され、最初の露光後に、前記層間電極用露光マスクを最初の露光位置から相対的に前記第１方向および前記第２方向に少なくとも１回ずらすことにより、前記中間層上の前記レジストが複数回露光されてもよい。
【００２０】
前記ベース層は、ロール・トゥ・トールで供給されてもよい。
【発明の効果】
【００２１】
本発明の実施形態によれば、基板サイズの大型化を抑制しつつ、配線基板上の配線を所望の方向から取り出すことができ、配線基板において複数の素子が分布する素子領域を広く確保し易くすることができる配線基板及びその製造方法を提供できる。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の実施形態における圧力センサ装置を示す平面図。
【図２Ａ】図２Ａは、図１に示す圧力センサ装置の取出し線の位置を示した図。
【図２Ｂ】図２Ｂは、図２Ａの要部の拡大図。
【図３】図３は、図１のＩＩＩ領域の拡大図であって、トランジスタ基板を示す図。
【図４】図４は、図３のＩＶ領域の拡大図。
【図５Ａ】図５Ａは、図４のＶ１−Ｖ１線に沿う断面図。
【図５Ｂ】図５Ｂは、図３のＶ２−Ｖ２線に沿う断面図。
【図６】図６は、図１に示す圧力センサ装置のトランジスタ基板の製造システムの概略図。
【図７】図７は、実施形態におけるトランジスタ基板の製造方法の一工程を示す図。
【図８】図８は、実施形態におけるトランジスタ基板の製造方法の一工程を示す図。
【図９】図９は、実施形態におけるトランジスタ基板の製造方法の一工程を示す図。
【図１０】図１０は、実施形態におけるトランジスタ基板の製造方法の一工程を示す図。
【図１１】図１１は、実施形態におけるトランジスタ基板の製造方法の一工程を示す図。
【図１２】図１２は、実施形態におけるトランジスタ基板の製造方法の一工程を示す図。
【図１３】図１３は、実施形態におけるトランジスタ基板の製造方法の一工程を示す図。
【図１４】図１４は、実施形態におけるトランジスタ基板の製造方法の一工程を示す図。
【図１５】図１５は、実施形態におけるトランジスタ基板の製造方法の一工程を示す図。
【図１６】図１６は、実施形態におけるトランジスタ基板の製造方法の一工程を示す図。
【図１７】図１７は、実施形態におけるトランジスタ基板の製造方法の一工程を示す図。
【図１８】図１８は、実施形態におけるトランジスタ基板において層間電極を形成するための露光マスクを示す図。
【図１９】図１９は、図１８に示す露光マスクを用いた露光の手順を示す図。
【図２０】図２０は、図１８の露光マスクの変形例を示す図。
【図２１】図２１は、図２０に示す露光マスクを用いた露光の手順を示す図。
【図２２】図２２は、図１に示す実施形態の変形例１を示す図。
【図２３】図２３は、図１に示す実施形態の変形例２を示す図。
【図２４】図２４は、一般的なトランジスタ基板の平面図。
【図２５】図２５は、一般的なトランジスタ基板の平面図。
【発明を実施するための形態】
【００２３】
以下、図面を参照して、本発明の実施形態について説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明は以下の実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「層」、「シート」や「フィルム」などの用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、層やシートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
【００２４】
トランジスタ基板などの配線基板は、適用される装置の仕様などに応じて長尺状に形成される場合がある。図２４および図２５は、一般的な長尺状のトランジスタ基板２２０の平面図を示す。このトランジス基板２２０は、基材２２１の短手方向に延びる複数のデータ線２３１と、長手方向に延びる複数の走査線２３２と、を有し、図示省略する有機ＴＦＴ（Thin Film Transistor）回路が、データ線２３１と走査線２３２の各交点に対応して設けられている。
【００２５】
しかしながら、このような一般的なトランジスタ回路２２０は、駆動装置と短手方向に延びるデータ線２３１との接続において種々の問題を有する。例えば、複数のデータ線２３１の全ての端部に一連に跨がるように駆動装置を接続する場合には、駆動装置が長手方向に沿って大型化する。そのため、これを回避するために、図２４に示すように、データ線２３１を複数のグループＧ１，Ｇ２，Ｇ３に分けることにより、これらグループＧ１，Ｇ２，Ｇ３毎に駆動装置２３３Ａ，２３３Ｂ，２３３Ｃが設けられてもよい。しかしながら、このような態様では、データ線２３１の本数あるいはグループの数が増えるほど、駆動装置の数が増えて設置範囲が拡がる。そのため、駆動装置の配置構成および配置作業が煩雑になるという問題がある。
【００２６】
また、データ線２３１を走査線２３２に接続される駆動装置の側に取り出すことにより、データ線２３１と対応する駆動装置とを接続すれば、駆動装置の配置構成および配置作業を簡略化することが可能となる。具体的には、図２５に示すように、データ線２３１の端部に、短手方向に延びた後に長手方向に延びる取出し線２３１Ａを接続することが考えられる。しかしながら、このような態様では、取出し線２３１Ａを形成するために、基材２２１の短手方向の寸法を長く設定しなればならず、トランジスタ基板が大型化してしまう。そのため、有機ＴＦＴ回路の有効領域、すなわち素子領域を、十分に確保できない状況が生じ得るという問題がある。また、データ線２３１の数に応じて取出し線２３１Ａのパターンが変わるため、フォトリソグラフィによって取出し線２３１Ａを形成する場合に、データ線２３１の数が変更された際には、変更前の露光マスクを流用できないため、製造効率の向上にも改善の余地がある。
【００２７】
一方で、特許文献１に開示された技術によれば、基材の裏面に上述のような取出し線２３１Ａを形成することで、その形成範囲を抑制できる。しかしながら、この技術においても、データ線２３１の数に応じて裏面側に形成される取出し線のパターンが変わるため、上述と同様に、データ線２３１の数が変更された際には、変更前の露光マスクを流用できない。また、特許文献１に開示された技術では、駆動装置から大きく離れた貫通電極を介して接続される配線全体の長さが過剰に大きくなり、信号処理時の応答性が低下する虞もある。本実施形態は、上述の課題を解決することが可能となる。
【００２８】
（圧力センサ装置）
まず、図１および図２Ａを参照して、本実施形態にかかるトランジスタ基板２０を備える圧力センサ装置１０全体について説明する。圧力センサ装置１０は、感圧体３８を利用して圧力を測定するよう構成されたものである。図１に示すように、圧力センサ装置１０は、複数のトランジスタ回路を含むトランジスタ基板２０と、トランジスタ基板２０の表面上に設けられた感圧体３８および第２電極３９と、を備えている。トランジスタ基板２０には、トランジスタ回路に電圧を印加するための第１駆動装置４１および第２駆動装置４２が含まれる。図１および図２Ａにおいて、各駆動装置４１，４２は、説明の便宜上、二点鎖線で示されている。図示の例において、第１駆動装置４１は、第２駆動装置４２よりも感圧体３８が配置される側に位置している。第１駆動装置４１および第２駆動装置４２は、感圧体３８の電気抵抗に関する情報を得るためにトランジスタ回路に接続するようになっている。
【００２９】
圧力センサ装置１０の用途は特には限られないが、例えば用途の１つとして、圧力センサ装置１０をベッドなどの人体の荷重を受ける器具に組み込んで使用することが考えられる。
【００３０】
（トランジスタ基板）
次に図１乃至図５Ａ，５Ｂを参照して、圧力センサ装置１０において用いられるトランジスタ基板２０について詳細に説明する。図２Ｂは、図２Ａの要部の拡大図であって、トランジスタ基板２０において第２駆動装置４２が配置される部分の周辺の拡大図である。図３は、図１のＩＩＩ領域の拡大図であって、トランジスタ基板２０の一部を示す図である。図４は、図３のＩＶ領域の拡大図であり、図５Ａは、図４のＶ１−Ｖ１線に沿う断面図であり、図５Ｂは、図３のＶ２−Ｖ２線に沿う断面図である。
【００３１】
図１乃至図３に示すように、トランジスタ基板２０は、基材２１と、基材２１に設けられ、第１方向Ｄ１および第１方向Ｄ１に交差する第２方向Ｄ２に沿ってマトリクス状に配置された複数のトランジスタ回路Ｔと、第１駆動装置４１に接続される第１端子部Ｐ１と、第２駆動装置４２に接続される第２端子部Ｐ２と、を有している。また基材２１には、第１端子部Ｐ１とトランジスタ回路Ｔとを接続するための複数の走査線Ｗ（１）〜Ｗ（９）が設けられるとともに、第２端子部Ｐ２とトランジスタ回路Ｔとを接続するための複数のデータ線Ｂ（１）〜Ｂ（９），Ｂ（１１）〜Ｂ（１９），Ｂ（２１）〜Ｂ（２９）および複数の取出し線ＦＢ（１）〜（９），ＦＢ（１１）〜（１９），ＦＢ（２１）〜（２９）が設けられている。複数の走査線Ｗ（１）〜Ｗ（９）と複数のデータ線Ｂ（１）〜Ｂ（９），Ｂ（１１）〜Ｂ（１９），Ｂ（２１）〜Ｂ（２９）とは、平面視で、互いに交差するように設けられ、これら各線の交点に対応して、複数のトランジスタ回路Ｔが設けられている。
【００３２】
なお、以下の説明では、走査線Ｗ（１）〜Ｗ（９）に共通する事項を説明する際には、走査線Ｗ（１）〜Ｗ（９）を走査線Ｗと記す場合がある。同様に、データ線Ｂ（１）〜Ｂ（９），Ｂ（１１）〜Ｂ（１９），Ｂ（２１）〜Ｂ（２９）を、データ線Ｂと記し、取出し線ＦＢ（１）〜（９），ＦＢ（１１）〜（１９），ＦＢ（２１）〜（２９）を取出し線ＦＢと記す場合がある。
【００３３】
図１に示すように、基材２１は、第１方向Ｄ１に沿って延びる一対の第１辺２２ａと、第１方向Ｄ１に直交する第２方向Ｄ２に沿って延びる一対の第２辺２２ｂと、を含む矩形状の外形を有している。第１辺２２ａは、第２辺２２ｂよりも長く設定され、図示の基材２１は、第１方向Ｄ１に長手方向を有する長尺状に形成されている。これにより、トランジスタ基板２０も、長尺状に形成されている。図５Ａに示すように、基材２１には、表面側から順に、樹脂材料を含むベース層２３、第１絶縁層２４、第２絶縁層２５、樹脂層２６、および設置層２７が含まれている。このうち、ベース層２３から樹脂層２６までの間に、トランジスタ回路Ｔなどが設けられている。本実施形態では、基材２１のうちのベース層２３を除く部分が、配線素子層ＬＬを形成する。ベース層２３は、互いに対向する第１面２３ａと第２面２３ｂとを有し、図示の例では、第１面２３ａに第１絶縁層２４が積層され、第２面２３ｂに感圧体３８が積層されている。なお、基材２１中の各層も、第１方向Ｄ１に長手方向を有する長尺状に形成されている。
【００３４】
図１に示すように、第１端子部Ｐ１は、基材２１における第１方向Ｄ１の一端側に位置する外周部分、すなわち基材２１における第１方向Ｄ１の一方の端部に設けられ、第２方向Ｄ２に沿って並べられ且つ基材２１の表面側、すなわち感圧体３８が配置される側に露出している。一方で、図２Ｂに示すように、第２端子部Ｐ２は、基材２１における第１方向Ｄ１の一端側に位置する外周部分、すなわち基材２１における第１方向Ｄ１の一方の端部に設けられ、第２方向Ｄ２に沿って並べられ且つ基材２１の裏面側に露出している。したがって、本実施形態では、第２端子部Ｐ２が、第１端子部Ｐ１よりも基材２１の裏面側に位置することになる。
【００３５】
走査線Ｗ（１）〜Ｗ（９）は、複数の第１端子部Ｐ１の各々から第１方向Ｄ１に延びており、各データ線Ｂよりも長く延びている。すなわち、走査線Ｗ（１）〜Ｗ（９）は、第１方向Ｄ１に延び、複数の第１端子部Ｐ１が設けられるトランジスタ基板２０の第１方向Ｄ１における端部に至って、複数の第１端子部Ｐ１に接続されている。これら走査線Ｗ（１）〜Ｗ（９）は、第１駆動装置４１と各トランジスタ回路Ｔとを接続し、各トランジスタ回路Ｔを順にオン状態にするための制御信号を第１駆動装置４１から各トランジスタ回路Ｔに伝達するために設けられている。
【００３６】
走査線Ｗ（１）〜Ｗ（９）はそれぞれ、第１方向Ｄ１に沿って並ぶ複数のトランジスタ回路Ｔの後述するゲート電極３１に接続されている。例えば第１走査線Ｗ（１）は、図１の紙面において最も下側に位置付けられ、第１方向Ｄ１に沿って並ぶ複数のトランジスタ回路Ｔのゲート電極３１に接続されている。また第１走査線Ｗ（１）に隣接して配置された第２走査線Ｗ(２)は、第１走査線Ｗ（１）に接続された複数のトランジスタ回路Ｔとは異なる複数のトランジスタ回路Ｔのゲート電極３１に接続されている。なお本明細書において、「接続」とは、端子同士、電極同士または端子と電極とが直接的に接触している状態だけでなく、導電性を有する部材を介して端子同士、電極同士または端子と電極とが電気的に接続されている状態をも含む概念である。
【００３７】
トランジスタ回路Ｔに含まれるトランジスタがＰ型である場合、後述するソース電極３３に対するゲート電極３１の電圧が負になるように第１走査線Ｗ（１）に電圧を印加することにより、第１走査線Ｗ（１）に接続された複数のトランジスタ回路Ｔを同時にオン状態にすることができる。第２走査線Ｗ(２)およびその他の走査線についても同様である。なお、本実施形態においては、上述の走査線Ｗが、第１配線に対応する。
【００３８】
一方で、図２Ａおよび図２Ｂに示すように、取出し線ＦＢ（１）〜（９），ＦＢ（１１）〜（１９），ＦＢ（２１）〜（２９）は、複数の第２端子部Ｐ２の各々から第１方向Ｄ１に延びている。すなわち、取出し線ＦＢ（１）〜（９），ＦＢ（１１）〜（１９），ＦＢ（２１）〜（２９）は、第１方向Ｄ１に延び、複数の第２端子部Ｐ２が設けられるトランジスタ基板２０の第１方向Ｄ１における端部に至って、複数の第２端子部Ｐ２に接続されている。また、図１に示すように、データ線Ｂ（１）〜Ｂ（９），Ｂ（１１）〜Ｂ（１９），Ｂ（２１）〜Ｂ（２９）はそれぞれ、上述の各取出し線ＦＢよりも基材２１の表面側に設けられ、第２方向Ｄ２に延びている。これらデータ線Ｂおよび取出し線ＦＢは、第２駆動装置４２と各トランジスタ回路Ｔとを接続し、感圧体３８の電気抵抗や静電容量に関する情報を含む検出信号を伝達するために設けられている。
【００３９】
本実施形態では、図１に示すように、データ線Ｂ（１）〜Ｂ（９）で構成される配線群と、データ線Ｂ（１１）〜Ｂ（１９）で構成される配線群と、データ線Ｂ（２１）〜Ｂ（２９）で構成される配線群と、が、基材２１において長手方向に互いに離間するように配置されている。以下の説明では、トランジスタ基板２０において、データ線Ｂ（１）〜Ｂ（９）で構成される配線群が設けられる領域を第１パネル領域Ｅ１と呼び、データ線Ｂ（１１）〜Ｂ（１９）で構成される配線群が設けられる領域を第２パネル領域Ｅ２と呼び、データ線Ｂ（２１）〜Ｂ（２９）で構成される配線群が設けられる領域を第３パネル領域Ｅ３と呼ぶ場合がある。なお、図示の例では、第１パネル領域Ｅ１と第２パネル領域Ｅ２との間、および、第２パネル領域Ｅ２と第３パネル領域Ｅ３との間に、間隔が設けられているが、このような間隔は設けられていなくてもよいし、図示の例よりも広くなっていてもよい。
【００４０】
本実施形態においては、取出し線ＦＢ（１）〜ＦＢ（９），ＦＢ（１１）〜ＦＢ（１９），ＦＢ（２１）〜ＦＢ（２９）が、対応するデータ線Ｂ（１）〜Ｂ（９），Ｂ（１１）〜Ｂ（１９），Ｂ（２１）〜Ｂ（２９）に基材２１の法線方向に沿って延びる層間電極ＬＥを介して接続されている。図３には、取出し線ＦＢ（１１）〜ＦＢ（１９）と、対応するデータ線Ｂ（１１）〜Ｂ（１９）とを接続する層間電極ＬＥ（１１）〜（１９）が示されている。層間電極ＬＥ（１１）〜ＬＥ（１９）はそれぞれ、対応する取出し線ＦＢ（１１）〜ＦＢ（１９）から基材２１の法線方向に沿って延び、対応するデータ線Ｂ（１１）〜Ｂ（１９）に至るように構成されている。
【００４１】
取出し線ＦＢ（１）〜（９）と対応するデータ線Ｂ（１）〜Ｂ（９）とを接続する図示省略する層間電極ＬＥ（１）〜（９）は、図１に示す第１パネル領域Ｅ１中の範囲Ｅ１Ｄに設けられている。また、取出し線ＦＢ（２１）〜ＦＢ（２９）と対応するデータ線Ｂ（２１）〜Ｂ（２９）とを接続する図示省略する層間電極ＬＥ（２１）〜（２９）は、図１に示す第３パネル領域Ｅ３中の範囲Ｅ３Ｕに設けられている。これら取出し線ＦＢおよび層間電極ＬＥの詳細については、後述する。
【００４２】
そして複数のデータ線Ｂ（１）〜Ｂ（９），Ｂ（１１）〜Ｂ（１９），Ｂ（２１）〜Ｂ（２９）はそれぞれ、第２方向Ｄ２に沿って並ぶ複数のトランジスタ回路Ｔの後述するソ−ス電極３３に電気的に接続されている。これにより、第２駆動装置４２と各トランジスタ回路Ｔとが、取出し線ＦＢ、層間電極ＬＥおよびデータ線Ｂを介して接続されることになる。
【００４３】
なお、例えば図１の紙面にて最も左側に位置付けられた第１データ線Ｂ（１）は、図１の紙面において最も左側に位置付けられ、第２方向Ｄ２に沿って並ぶ複数のトランジスタ回路Ｔのソース電極３３に接続されている。この第１データ線Ｂ(１)に隣接して配置された第２データ線Ｂ(２)は、第１データ線Ｂ(１)に接続された複数のトランジスタ回路Ｔとは異なる複数のトランジスタ回路Ｔのソース電極３３に接続されている。第１データ線Ｂ(１)には、第１データ線Ｂ(１)に接続された複数のトランジスタ回路Ｔのうち、走査線Ｗ（１）〜Ｗ（９）からの制御信号によってオン状態になっている１つのトランジスタ回路Ｔから取り出された検出信号が伝達される。第２データ線Ｂ(２)およびその他のデータ線についても同様である。なお、本実施形態においては、上述のデータ線Ｂが、第２配線に対応し、上述の取出し線ＦＢが、第３配線に対応する。
【００４４】
本実施形態におけるトランジスタ基板２０では、走査線Ｗ（１）〜Ｗ（９）やデータ線Ｂ（１）〜Ｂ（９），Ｂ（１１）〜Ｂ（１９），Ｂ（２１）〜Ｂ（２９）の本数がトランジスタ回路Ｔの数よりも少ない場合であっても、走査線Ｗ（１）〜Ｗ（９）およびデータ線Ｂ（１）〜Ｂ（９），Ｂ（１１）〜Ｂ（１９），Ｂ（２１）〜Ｂ（２９）をマトリクス状に配置することにより、任意のトランジスタ回路Ｔからの検出信号を取り出すことができる。このため、基材２１に設けられるラインの本数を削減することができる。なお図示の例においては、例えば走査線Ｗ（１）〜Ｗ（９）が９本、データ線Ｂ（１）〜Ｂ（９）が９本である例が示されているが、このような配線の本数は特に限定されるものではない。またトランジスタ回路Ｔや端子部Ｐ１，Ｐ２などを適切に支持することができる限りにおいて、基材２１を構成する材料が特に限られることはない。例えば基材２１は、可撓性を有するフレキシブル基板であってもよく、可撓性を有しないリジット基板であってもよい。
【００４５】
（トランジスタ回路）
次に図３乃至図５Ａを参照して、トランジスタ基板２０のトランジスタ回路Ｔについて詳細に説明する。ここで、図４のＶ１−Ｖ１線は、第２方向Ｄ２において互い異なる３つの位置ＶＡ，ＶＢ，ＶＣで第１方向Ｄ１に沿って直線状に延びている。図５Ａには、説明の便宜上、位置ＶＡに対応する断面と、位置ＶＢに対応する断面と、位置ＶＣに対応する断面との境界に二点鎖線が示されている。
【００４６】
図５Ａにおける図４の位置ＶＢに対応する断面に示すように、各トランジスタ回路Ｔは、ベース層２３の第１面２３ａに第１方向Ｄ１に間隔を空けて設けられたソース電極３３およびドレイン電極３４と、隣り合うソース電極３３およびドレイン電極３４の間に位置するようにベース層２３の第１面２３ａに設けられた半導体層３５と、半導体層３５を覆うように設けられた第１絶縁層２４のベース層２３側とは反対側の面に設けられたゲート電極３１と、ベース層２３の第２面２３ｂに設けられ且つ感圧体３８によって覆われる第１電極３７と、第１電極３７およびドレイン電極３４を接続するベース貫通電極３６ａと、を有している。本実施形態におけるトランジスタ回路Ｔにおいて、ベース層２３には、ベース側貫通孔３６ｂが形成され、ベース貫通電極３６ａは、ベース側貫通孔３６ｂに配置されている。なお、ベース貫通電極３６ａは、ベース側貫通孔３６ｂの少なくとも内周面に配置されればよく、ベース側貫通孔３６ｂ内の全域に充填されていてもよい。
【００４７】
ゲート電極３１には、上述したように、対応する走査線Ｗ（１）〜Ｗ（９）が接続され、ソース電極３３には、対応するデータ線Ｂ（１）〜Ｂ（９），Ｂ（１１）〜Ｂ（１９），Ｂ（２１）〜Ｂ（２９）が接続されている。図５Ａにおいては、走査線Ｗ（５）と、データ線Ｂ（１３）〜Ｂ（１６）とが破線で示されている。図５Ａに示すように、走査線Ｗ（５）と、データ線Ｂ（１３）〜Ｂ（１６）とは、互いに異なる階層に設けられている。
【００４８】
詳しくは、図５Ａおよび図５Ｂに示すように、本実施形態では、走査線Ｗ（１）〜Ｗ（９）とゲート電極３１とが、第１階層Ｒ１に設けられ、データ線Ｂ（１）〜Ｂ（９），Ｂ（１１）〜Ｂ（１９），Ｂ（２１）〜Ｂ（２９）とソース電極３３とドレイン電極３４とが、第１階層Ｒ１とは異なる第２階層Ｒ２に設けられている。図５Ｂから明らかなように、走査線Ｗとデータ線Ｂとは交差している。図示の例では、第１階層Ｒ１が、第１絶縁層２４のベース層２３側とは反対側の面上の階層であり、第２階層Ｒ２は、ベース層２３の第１面２３ａ上の階層である。これら第１階層Ｒ１および第２階層Ｒ２はともに、ベース層２３の第１面２３ａ側に位置している。また図５Ａにおいては、データ線Ｂ（１４）〜Ｂ（１６）に対応する取出し線ＦＢ（１４）〜ＦＢ（１６）および層間電極ＬＥ（１４）〜ＬＥ（１６）が示されており、取出し線ＦＢ（１４）〜ＦＢ（１６）は、第２絶縁層２５のベース層２３側とは反対側の面に設定された第３階層Ｒ３に設けられている。したがって、層間電極ＬＥ（１４）〜ＬＥ（１６）は、第２階層Ｒ２から第３階層Ｒ３に至るため、図示の例では、第１絶縁層２４と第２絶縁層２５とを貫通している。なお、本実施形態において、第３階層Ｒ３は、第１階層Ｒ１および第２階層Ｒ２よりもベース層２３から遠い側に位置するが、各階層の位置関係は、実施形態の態様に限定されるものではない。
【００４９】
また第１電極３７は、ベース層２３に対してドレイン電極３４が位置する側とは反対側において、感圧体３８の第１面３８ａに接している。また第１面３８ａの反対側に位置する感圧体３８の第２面３８ｂ上には、導電性を有する第２電極３９が設けられている。第２電極３９上には、第２電極３９を被覆する被覆層４０が設けられていてもよい。被覆層４０を構成する材料としては、ポリエチレンテレフタレート等の樹脂材料を用いることができる。
【００５０】
感圧体３８は、感圧体３８に加えられる圧力に応じて、圧力が加えられた方向における電気抵抗または静電容量が変化するよう構成されたものである。感圧体３８としては、例えば、感圧体に加えられる圧力に応じて、圧力が加えられた方向ここでは厚み方向における電気抵抗が変化するよう構成された、いわゆる感圧導電体が用いられ得る。感圧導電体は例えば、シリコーンゴムなどのゴムと、ゴムに添加されたカーボンなどの導電性を有する複数の粒子と、を含んでいる。
【００５１】
図１に示すように、上述の感圧体３８および第２電極３９は、複数のトランジスタ回路Ｔに跨って連続的に設けられていてもよい。図５Ａに示す例において、ペンなどによって圧力が加えられると、圧力を加えられた部分において、感圧体３８が厚み方向において圧縮される。この結果、厚み方向において感圧体３８内の粒子が互いに接触し、厚み方向における感圧体３８の電気抵抗値が低くなる。このため、圧力が加えられた部分の感圧体３８に接続されたトランジスタ回路Ｔにおいては、ソース電極３３およびドレイン電極３４に流れる電流が増加する。従って、各トランジスタ回路Ｔに流れる電流値を検出することにより、圧力センサ装置１０に加えられている圧力の分布を算出することができる。
【００５２】
このようなトランジスタ回路Ｔにおいて、ゲート電極３１、ソース電極３３、ドレイン電極３４、第１電極３７などを構成する材料としては、トランジスタにおいて用いられる公知の材料が用いられる。例えば、特開２０１３−６８５６２号公報において開示されている材料を用いることができる。
【００５３】
半導体層３５を構成する材料としては、無機半導体材料または有機半導体材料のいずれが用いられてもよいが、好ましくは有機半導体材料が用いられる。有機半導体材料は一般に、無機半導体材料に比べて低い温度で基板上に形成され得る。このため、基板として、フレキシブルなプラスチック基板などを利用することができる。このことにより、機械的衝撃に対する安定性を有し、かつ軽量な半導体素子を提供することが可能となる。また、印刷法等の塗布プロセスを用いて有機半導体材料を基板上に形成することができるので、無機半導体材料が用いられる場合に比べて、多数の有機トランジスタを基板上に効率的に形成することが可能となる。このため、半導体素子の製造コストを低くすることができる可能性がある。
【００５４】
有機半導体材料としては、ペンタセン等の低分子系有機半導体材料や、ポリピロール類等の高分子有機半導体材料が用いられ得る。より具体的には、特開２０１３−２１１９０号公報において開示されている低分子系有機半導体材料や高分子有機半導体材料を用いることができる。ここで「低分子有機半導体材料」とは、例えば、分子量が１００００未満の有機半導体材料を意味している。また「高分子有機半導体材料」とは、例えば、分子量が１００００以上の有機半導体材料を意味している。
【００５５】
なお図５Ａにおいては、トランジスタ回路Ｔがいわゆるボトムゲート型となっている例を示した。しかしながら、トランジスタ回路Ｔのタイプがボトムゲート型に限られることはない。例えば、トランジスタ回路Ｔは、いわゆるトップゲート型となっていてもよい。
【００５６】
（層間電極）
次に層間電極ＬＥについて詳述する。本実施形態では、層間電極ＬＥ（１）〜ＬＥ（９）が、基材２１の法線方向に沿って見た場合に、複数のトランジスタ回路Ｔが分布する素子領域Ｒ内であって、第１パネル領域Ｅ１の範囲Ｅ１Ｄ内に位置しており、層間電極ＬＥ（１１）〜ＬＥ（１９）が、複数のトランジスタ回路Ｔが分布する素子領域Ｒ内であって、第２パネル領域Ｅ２のＩＩＩで示す領域内に位置しており、層間電極ＬＥ（２１）〜ＬＥ（２９）が、複数のトランジスタ回路Ｔが分布する素子領域Ｒ内であって、第３パネル領域Ｅ３の範囲Ｅ３Ｕ内に位置している。図示の例において、層間電極ＬＥ（１）〜ＬＥ（９）の電極群、層間電極ＬＥ（１１）〜ＬＥ（１９）の電極群および層間電極ＬＥ（２１）〜ＬＥ（２９）の電極群は、第２方向Ｄ２で互いに離れて位置している。一方、本実施形態では、層間電極ＬＥ（１）〜ＬＥ（９）と、層間電極ＬＥ（１１）〜ＬＥ（１９）と、層間電極ＬＥ（２１）〜ＬＥ（２９）とが、同じ配置パターンで配置されている。したがって、以下では、図２Ｂ、図３および図４を参照して、層間電極ＬＥ（１１）〜ＬＥ（１９）の配置について説明し、層間電極ＬＥ（１）〜ＬＥ（９）および層間電極ＬＥ（２１）〜ＬＥ（２９）の配置の説明については、省略する。なお、上述の素子領域Ｒは、図１に示すように、複数のトランジスタ回路Ｔのうちの第２方向Ｄ２の両側で最も外周側に位置するトランジスタ回路Ｔによって挟まれる領域であって、ベース層２３の法線方向に見た場合に、その内側に全てのトランジスタ回路Ｔを包含する領域を意味する。すなわち、素子領域は、素子のうちの第２方向の両側で最も外周側に位置する素子によって挟まれる領域であって、ベース層２３の法線方向に見た場合に、その内側に全ての素子を包含する領域である。
【００５７】
まず、図３に示すように、層間電極ＬＥ（１１）〜ＬＥ（１９）は、互いに第１方向Ｄ１および第２方向Ｄ２にずれて位置するように配置されている。詳しくは、本実施形態における層間電極ＬＥ（１１）〜ＬＥ（１９）は、対応するデータ線Ｂ（１１）〜Ｂ（１９）に基材２１の法線方向で重なる位置に配置されており、第１方向Ｄ１においては、データ線Ｂ（１１）〜Ｂ（１９）において隣り合うデータ線の間の間隔と同等の間隔を空けて配置されている。また図２Ｂに示すように、本実施形態では、層間電極ＬＥ（１１）〜ＬＥ（１９）に対応する取出し線ＦＢ（１１）〜（１９）が、第２方向Ｄ２に間隔を空けて配列されて第１方向Ｄ１に延びており、対応する層間電極ＬＥ（１１）〜ＬＥ（１９）は、取出し線ＦＢ（１１）〜（１９）が第２方向Ｄ２に間隔を空けて配置されるパターンと同様のパターンで第２方向Ｄ２に間隔を空けて配置されている。
【００５８】
すなわち、図２Ｂに示すように、取出し線ＦＢ（１１）〜（１９）は、第１の間隔Ｓ１を空けて並ぶ３本の取出し線ＦＢ（１１）〜ＦＢ（１３），ＦＢ（１４）〜ＦＢ（１６），ＦＢ（１７）〜ＦＢ（１９）のグループが、第１の間隔Ｓ１よりも大きい第２の間隔Ｓ２を空けて並ぶように、配置されている。これに対応して、図３に示すように、層間電極ＬＥ（１１）〜ＬＥ（１９）は、取出し線ＦＢ（１１）〜（１９）の第２方向Ｄ２における配置パターンと同様のパターンで、配置されている。つまり、第１の間隔Ｓ１を空けて並ぶ３つの層間電極ＬＥ（１１）〜ＬＥ（１３），ＬＥ（１４）〜ＬＥ（１６），ＬＥ（１７）〜ＬＥ（１９）のグループが、第１の間隔Ｓ１よりも大きい第２の間隔Ｓ２を空けて並んでおり、層間電極ＬＥ（１１）〜ＬＥ（１９）は、取出し線ＦＢ（１１）〜（１９）が第２方向Ｄ２に間隔を空けて配置されるパターンと同様のパターンで配置されている。このような配置パターンで層間電極ＬＥ（１１）〜ＬＥ（１９）が配置されることにより、層間電極ＬＥ（１１）〜ＬＥ（１９）は、データ線Ｂ（１１）〜Ｂ（１９）に各別に接続される。なお、図３に示すように、本実施形態では、取出し線ＦＢが、ベース層２３の法線方向に沿ってベース層２３を見た場合に、トランジスタＴと重ならない位置に設けられるが、取出し線ＦＢの配置パターンは、このような態様に限定されるものではない。
【００５９】
また本実施形態では、図２Ａに示すように、取出し線ＦＢ（１）の第２方向Ｄ２における外側であって、第２方向Ｄ２の取出し線ＦＢ（１）側で最も外側に位置するトランジスタ回路Ｔよりも外側の位置に、第１予備取出し線群５１が設けられている。また、取出し線ＦＢ（２９）の第２方向Ｄ２における外側であって、第２方向Ｄ２の取出し線ＦＢ（２９）側で最も外側に位置するトランジスタ回路Ｔよりも外側の位置に、第２予備取出し線群５２が設けられている。各取出し線群５１，５２には、取出し線ＦＢ（１）〜（９）などと同様のパターンで配列された取出し線が含まれている。本実施形態では、各取出し線群５１，５２に含まれる取出し線はトランジスタ回路Ｔとの接続には用いられていないが、例えば第２方向Ｄ２の取出し線ＦＢ（１）側で最も外側に位置するトランジスタ回路Ｔよりも外側に層間電極を設ける必要がある場合などに、取出し線群５１が用いられてもよい。またデータ線が増加した際においても、各取出し線群５１，５２を有効に用いることができる。各取出し線群５１，５２は、各取出し線ＦＢを形成する際の露光マスクを用いて形成され得るため、容易に形成され得る。
【００６０】
また本実施形態においては、層間電極ＬＥの全てが、パネル領域Ｅ１〜Ｅ３においてトランジスタ回路Ｔが分布する素子領域に位置することになるが、変形例として、層間電極ＬＥの一部が、素子領域の外側に位置していてもよい。
【００６１】
（トランジスタ基板の製造方法）
次にトランジスタ基板２０の製造方法について図６乃至図２１を参照しつつ説明する。図６は、圧力センサ装置１０のトランジスタ基板２０の製造システムの概略図であり、図７乃至図２１は、トランジスタ基板２０の製造方法の一工程を示す図である。図７乃至図２１には、図４のＶ１−Ｖ１線に対応する断面が示されており、説明の便宜上、位置ＶＡに対応する断面と、位置ＶＢに対応する断面と、位置ＶＣに対応する断面との境界に対応する位置に二点鎖線が示されている。
【００６２】
図６に示すように、本実施形態では、一例として、ロール・トゥ・ロールでトランジスタ基板２０を構成するための部材を供給、換言すると搬送しつつ、トランジスタ基板２０が製造される。すなわち、トランジスタ基板２０を構成するためのベース層２３などの部材がロール１０１，１０２間の露光装置やエッチング装置などの装置に順次搬送されて処理が行われる。以下、この製造方法の各工程を詳述する。
【００６３】
まず、本実施形態では、図７に示すように、第１面２３ａから第２面２３ｂに貫通するベース側貫通孔３６ｂを有するベース層２３が、第２面２３ｂ側に剥離層６１を積層された状態で準備される。図示の例では、剥離層６１のベース層２３側とは反対側の面に、転写用基材６２がさらに積層されている。本実施形態では、ベース層２３が、その長手方向をロール１０１，１０２間の搬送方向に沿わせて搬送されるようになっている。またベース側貫通孔３６ｂは、マトリクス状に配置されることになるトランジスタ回路Ｔに対応して設けられるため、ベース層２３においてマトリクス状に形成されている。
【００６４】
次いで、図８に示すように、ベース層２３の第１面２３ａに、ベース貫通電極３６ａ、ソース電極３３、ドレイン電極３４、および各データ線Ｂが形成される。ここでは、まず、ベース層２３の第１面２３ａ上に、銅やアルミなどの導電性材料を配置し、この導電性材料の一部によってベース側貫通孔３６ｂの少なくとも内周面に配置されるベース貫通電極３６ａを形成する工程が行われる。その後、上述の導電性材料上にレジストを配置し、このレジストをソース電極３３、ドレイン電極３４、および各データ線Ｂに対応するパターンを有する配線電極用露光マスクで露光して、前記導電性材料上に配線電極用マスクパターンを形成する工程が行われる。そして、上述の配線電極用マスクパターンをマスクとして第１面２３ａ上の前記導電性材料をエッチングし、前記導電性材料からソース電極３３、ドレイン電極３４、および各データ線Ｂを形成する工程が行われる。この際、ドレイン電極３４は、図８に示すように、ベース貫通電極３６ａ上に形成される。
【００６５】
次いで、図９に示すように、半導体層３５が、隣り合うソース電極３３およびドレイン電極３４の間に位置するようにベース層２３の第１面２３ａに設けられる。その後、図１０に示すように、第１絶縁層２４が、ソース電極３３、ドレイン電極３４、各データ線Ｂ、および半導体層３５を覆うように設けられる。
【００６６】
次いで、図１１に示すように、第１絶縁層２４のベース層２３側とは反対側の面に、ゲート電極３１および走査線Ｗが形成される。ここでは、まず、第１絶縁層２４のベース層２３側とは反対側の面上に、銅やアルミなどの導電性材料を配置する工程が行われる。その後、上述の導電性材料上にレジストを配置し、このレジストをゲート電極３１および走査線Ｗに対応するパターンを有する配線電極用露光マスクで露光して、前記導電性材料上に配線電極用マスクパターンを形成する工程が行われる。そして、上述の配線電極用マスクパターンをマスクとして第１絶縁層２４のベース層２３側とは反対側の面上の前記導電性材料をエッチングし、前記導電性材料からゲート電極３１および走査線Ｗを形成する工程が行われる。
【００６７】
次いで、図１２に示すように、第１絶縁層２４に層間電極ＬＥを配置するための第１層間電極用貫通孔７１が形成される。ここでは、まず、層間電極ＬＥが延在することになる第２階層Ｒ２と第３階層Ｒ３との間に介在する中間層に対応する第１絶縁層２４上にレジストを配置し、前記レジストを層間電極ＬＥに対応するパターンを有する層間電極用露光マスク８１で露光して、第１絶縁層２４上に層間電極用マスクパターンを形成する工程が行われる。その後、上述の層間電極用マスクパターンをマスクとして第１絶縁層２４をエッチングし、第１層間電極用貫通孔７１を形成する工程が行われる。
【００６８】
ここで、図１８は、層間電極用露光マスク８１を示している。図１８に示すように、層間電極用露光マスク８１は、第１マスク方向Ｄ３および第１マスク方向Ｄ３に交差する第２マスク方向Ｄ４に間隔を空けて配置される複数の透過部８２を有している。本実施形態における透過部８２の配置パターンは、図３に示した９つの層間電極ＬＥ（１１）〜（１９）の配置パターンに対応している、換言すると同一となっている。つまり、図２Ｂも参照し、透過部８２は、第２マスク方向Ｄ４で、第１の間隔Ｓ１を空けて並ぶ３つの透過部８２のグループが、第１の間隔Ｓ１よりも大きい第２の間隔Ｓ２を空けて並ぶように、配置されている。ただし、第１マスク方向Ｄ３では、各透過部８２は、２つのデータ線Ｂの間の間隔と同等の間隔を空けて並んでいる。本実施形態では、一例として、第１絶縁層２４に配置されるレジストがポジ型であり、層間電極用露光マスク８１が透過部８２を有するが、レジストがネガ型である場合には、層間電極用露光マスク８１は、透過部８２に代えて遮光部を有していてもよい。
【００６９】
この例では、第１絶縁層２４上のレジストを層間電極用露光マスク８１で露光する際に、層間電極用露光マスク８１は、第１マスク方向Ｄ３が第１方向Ｄ１に平行となり、第２マスク方向Ｄ４が第２方向Ｄ２に平行となるように、配置される。そして、最初の露光後に、層間電極用露光マスク８１を最初の露光位置から相対的に第１方向Ｄ１および第２方向Ｄ２に２回ずらすことにより、各ずらし位置で、第１絶縁層２４上のレジストが露光される。具体的には、図１９に示すように、最初の露光が、第１パネル領域Ｅ１の範囲Ｅ１Ｄで行われ、次の露光が、層間電極用露光マスク８１を第２パネル領域Ｅ２のＩＩＩで示す領域にずらした位置で行われ、次の露光が、層間電極用露光マスク８１を第３パネル領域Ｅ３の範囲Ｅ３Ｕにずらした位置で行われる。つまり、層間電極用露光マスク８１をずらす際に、層間電極用露光マスク８１は、次の露光における透過部８２に対応するレジスト上の位置が、既に行った露光における透過部８２に対応するレジスト上の位置と、第１方向Ｄ１および第２方向Ｄ２で重ならないように、ずらされる。これにより、本実施形態では、比較的小型の単一の層間電極用露光マスク８１を用いて、複数のデータ線Ｂに対応する層間電極ＬＥのための第１層間電極用貫通孔７１を形成することができるため、製造効率を向上できる。なお、露光マスクは大きい程、位置決め精度が低下する虞があるため、本実施形態のような露光によれば、層間電極ＬＥの位置精度の向上を図ることができる。なお、このような露光手法は一例であって、他の手法で、露光が行われてもよい。
【００７０】
次いで、本実施形態では、図１３に示すように、第１絶縁層２４上に、第２絶縁層２５が積層され、第２絶縁層２５に層間電極ＬＥを配置するための第２層間電極用貫通孔７２が形成される。ここでは、まず、層間電極ＬＥが延在することになる第２階層Ｒ２と第３階層Ｒ３との間に介在する中間層に対応する第２絶縁層２５上にレジストを配置し、前記レジストを層間電極ＬＥに対応するパターンを有する上述の層間電極用露光マスク８１で露光して、第２絶縁層２５上に層間電極用マスクパターンを形成する工程が行われる。その後、上述の層間電極用マスクパターンをマスクとして第２絶縁層２５をエッチングし、第２層間電極用貫通孔７２を形成する工程が行われる。第２層間電極用貫通孔７２は、第１層間電極用貫通孔７１と同様に、層間電極用露光マスク８１の位置をずらして行う複数回の露光によって形成される。
【００７１】
次いで、図１４に示すように、第１層間電極用貫通孔７１および第２層間電極用貫通孔７２にアルミや銅などの導電性材料を配置して、層間電極ＬＥを形成する工程が行われる。また、その後、図１４に示すように、第２絶縁層２５上に、第１方向Ｄ１に延びる複数の取出し線ＦＢが形成される。取出し線ＬＥは、直線状に延びる複数の遮光部または透過部が設けられた露光マスクによってレジストを露光しエッチングすることにより、形成される。その後、図１５に示すように、第２絶縁層２５上に、取出し線ＬＥを覆うように樹脂層２６が設けられる。
【００７２】
次いで、図１６に示すように、ベース層２３と樹脂層２６との間に複数の層を含む積層体が、反転され、樹脂層２６が、設置層２７上に配置される。一方、ベース層２３の第２面２３ｂ側に積層されていた剥離層６１および転写用基材６２が剥離される。ここで、剥離層６１が剥離されることで、ドレイン電極３４に接続されたベース貫通電極３６ａの端面が外部に露出する。このベース貫通電極３６ａの端面は、剥離層６１によって覆われていたことで、剥離層６１の面に沿った平坦状となり、高い平坦度を確保できる。これにより、図１７に示すように、ベース層２３の第２面２３ｂに第１電極３７が設けられた際に、第１電極３７とベース貫通電極３６ａとの良好な電気的な接続状態を確保できる。その後は、図１７に示すように、第１電極３７を覆うように、ベース層２３に感圧体３８が積層され、感圧体３８に、第２電極３９および被覆層４０が設けられる。なお、ベース貫通電極３６ａが第１電極３７として機能し、感圧体３８に直接的に接触する態様が採用されてもよく、第１電極３７は形成されなくてもよい。
【００７３】
以上に説明した本実施形態におけるトランジスタ基板２０は、ベース層２３の第１面２３ａ側において互い異なる第２階層Ｒ２から第３階層Ｒ３へ至るように延び、データ線Ｂと、対応する取出し線ＦＢと、を接続する複数の層間電極ＬＥを備えており、複数の層間電極ＬＥのうちの少なくとも一部、本例において全ての層間電極ＬＥは、ベース層２３の法線方向に沿ってベース層２３を見た場合に、複数のトランジスタ回路Ｔが分布する素子領域に位置している。これにより、ベース層２３の法線方向でデータ線Ｂおよびトランジスタ回路Ｔと重なる領域において取出し線ＦＢを所望の方向に延ばすことで、データ線Ｂを取出し線ＦＢによって所望の方向から取り出すことができ、取出し線ＦＢは、ベース層２３の法線方向でデータ線Ｂおよびトランジスタ回路Ｔと重なる領域に形成されることで、取出し線ＦＢの形成によるトランジスタ基板２０全体の大型化を抑制することが可能となる。そのため、トランジスタ回路Ｔが分布する素子領域のサイズが取出し線ＦＢによって制約されることが抑制される。したがって、基板サイズの大型化を抑制しつつ、トランジスタ基板２０上の配線、本例ではデータ線Ｂを所望の方向から取り出すことができ、トランジスタ基板２０において複数のトランジスタ回路Ｔが分布する素子領域を広く確保し易くすることができる。
【００７４】
とりわけ、本実施形態では、トランジスタ基板２０においてベース層２３が第１方向Ｄ１に長手方向を有する。このようなベース層２３上において、短手方向である第２方向Ｄ２に延びる複数のデータ線Ｂが第１方向Ｄ１に広範囲に設けられる場合、データ線Ｂと同一面上において、データ線Ｂの端部から第１方向Ｄ１に沿って延びる取出し線が設けられると、基板サイズが過剰に大型化し、配線構成が非常に煩雑となる。これに対して、本実施形態のように層間電極ＬＥを設ければ、短手方向である第２方向Ｄ２に延びる複数のデータ線Ｂが第１方向Ｄ１に広範囲に設けられた場合であっても、効果的に基板サイズを抑制しつつトランジスタ回路Ｔの素子領域を広く確保できる。
【００７５】
また、複数の取出し線ＬＥは、第１方向Ｄ１に延びる。この場合、取出し線ＬＥは直線状に延びる簡易な形状であるため、容易に形成できる。ここで、取出し線ＬＥと対応する層間電極ＬＥとの接続については、層間電極ＬＥを第１方向Ｄ１および第２方向Ｄ２にずらして配置することにより、適切に確保される。また、フォトリソグラフィにより取出し線ＬＥが形成される場合には、取出し線ＬＥの数が異なるトランジスタ基板２０間で共通の露光マスクを用いて、必要な数の取出し線ＬＥを形成できるため、種々の取出し線ＬＥのパターンを有するトランジスタ基板２０を容易に製造でき、製造効率を向上できる。しかも、取出し線ＬＥからトランジスタ回路Ｔまでの配線長を抑制できる。
【００７６】
また、トランジスタ基板２０におけるトランジスタ回路Ｔでは、ゲート電極３１が、走査線Ｗに接続され、ソース電極３３が、データ線Ｂに接続される。トランジスタ回路Ｔは、一般に、ソース電極３３に常に電圧がかかる状態で駆動される。このようにトランジスタ回路Ｔが駆動される場合に、本実施形態におけるトランジスタ基板２０では、第２階層Ｒ２と第３階層Ｒ３との間の空間を挟んで、データ線Ｂと取出し線ＦＢとが対向する位置関係となり得るが、データ線Ｂと取出し線ＦＢとの間に電位差が生じない。そのため、ソース電極３３に向けた電圧の応答性が低下或いは悪化することを抑制できる。
【００７７】
一方、本実施形態におけるトランジスタ基板２０の製造方法では、層間電極ＬＥが、トランジスタ回路Ｔの形成後に、形成される。この場合、トランジスタ基板２０に含まれるトランジスタ回路Ｔ、走査線Ｗ、データ線Ｂなどに欠陥が生じることを抑制できる。詳しくは、層間電極ＬＥを形成した後に、トランジスタ回路Ｔなどを形成する場合には、層間電極ＬＥが凹凸を有する形状であることで、トランジスタ回路Ｔなどの形成時の精度に悪影響を及ぼすリスクが高い。したがって、層間電極ＬＥが、トランジスタ回路Ｔの形成後に、形成されることで、トランジスタ回路Ｔなどに欠陥が生じることを抑制でき、高品質のトランジスタ基板２０を提供できる。
【００７８】
また、本実施形態では、ベース層２３が、第１面２３ａから第２面２３ｂに貫通するベース側貫通孔３６ｂを有し、第２面２３ｂ側に剥離層６１を積層された状態で準備される。この状態で、ベース側貫通孔３６ｂ内にベース貫通電極３６ａが形成される。この場合、剥離層６１を剥離後のベース貫通電極３６ａの端面が、剥離層６１によって覆われていたことで、剥離層６１の面に沿った平坦状となり、高い平坦度を確保できる。
【００７９】
また、本実施形態において、層間電極ＬＥが形成される層間電極用貫通孔７１，７２は、層間電極用露光マスク８１によって第１絶縁層２４上のレジストを露光し、マスクパターンを形成した後、第１絶縁層２４をエッチングし、その後、層間電極用露光マスク８１によって第２絶縁層２５上のレジストを露光し、マスクパターンを形成した後、第２絶縁層２５をエッチングすることにより、形成される。ここで、各露光においては、レジストを層間電極用露光マスク８１で露光する際に、層間電極用露光マスク８１を、最初の露光後に、最初の露光位置から相対的に第１方向Ｄ１および第２方向Ｄ２に２回ずらすことにより、各ずらし位置で、レジストが露光される。これにより、本実施形態では、比較的小型の単一の層間電極用露光マスク８１を用いて、複数のデータ線Ｂに対応する層間電極ＬＥのための層間電極用貫通孔７１，７２を形成することができるため、製造効率を向上できる。また露光マスクは大きい程、位置決め精度が低下する虞があるため、本実施形態のような露光によれば、層間電極ＬＥの位置精度の向上を図ることができる。
【００８０】
なお、上述した実施形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述した実施形態と同様に構成され得る部分について、上述の実施形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述した実施形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。
【００８１】
例えば、上述の実施形態では、層間電極用露光マスク８１を複数回ずらして露光を行ったが、層間電極用露光マスク８１の形状は、上述の実施形態と異なっていてもよい。図２０は、変形例にかかる層間電極用露光マスク８３を示している。この層間電極用露光マスク８３は、第１マスク方向Ｄ３で、隣り合うデータ線Ｂの間の間隔と同等の間隔を空けて並び、且つ第２マスク方向Ｄ４で、隣り合う走査線Ｗの間の間隔と同等の間隔を空けて並ぶ９つの透過部８２を有する。
【００８２】
このような層間電極用露光マスク８３によれば、図２１に示すように、第１パネル領域Ｅ１と第２パネル領域Ｅ２との間で層間電極用露光マスク８３を、図２Ｂで示した取出し線ＦＢの間の小さい方の第１の間隔Ｓ１だけずらし、第２パネル領域Ｅ２と第３パネル領域Ｅ３との間で層間電極用露光マスク８３を、さらに間隔Ｓ１だけずらし、各ずらし位置で露光を行うことで、複数のデータ線Ｂに対応する層間電極ＬＥのための層間電極用貫通孔７１，７２を形成することができる。この変形例によれば、層間電極用露光マスク８３のずらし量が小さいため、形成される層間電極用貫通孔７１，７２の位置精度を向上させることができる。このような構成では、図２１に示すように、層間電極用露光マスク８３に第１の間隔Ｓ１を空けて並んだ３つのマスク側アライメントマーク８４Ａ，８４Ｂ，８４Ｃが設けられ、これらに対応する基板側アライメントマーク８５Ａ，８５Ｂ，８５Ｃがベース層２３側に設けられてもよい。この場合には、層間電極用露光マスク８３を所望の位置に容易に位置決めできる。
【００８３】
また、上述の実施形態では、ベース層２３上にトランジスタ回路２０が形成されているが、ベース層２３上に形成される素子は、トランジスタ回路２０に限られるものではない。また、上述の実施形態では、第１階層Ｒ１と第２階層Ｒ２と第３階層Ｒ３とが互いに異なる位置に設定されているが、例えば、第１階層Ｒ１と第３階層Ｒ３とが同じ階層に設定されていてもよい。
【００８４】
また、上述の実施形態では、複数の取出し線ＦＢが、ベース層２３の第１面２３ａ側において第１階層Ｒ１及び第２階層Ｒ２とは異なる第３階層Ｒ３に位置している。しかしながら、このような態様に代えて、第３階層Ｒ３は、ベース層２３の第１面２３ａ側でなく、第１面２３ａよりも第２面２３ｂ側に設定されていてもよい。図２２は、変形例１にかかるトランジスタ基板２０を示している。この変形例１では、第３階層Ｒ３がベース層２３の第２面２３ｂ上に設定され、第２面２３ｂ上に取出し線ＦＢが形成されている。また層間電極ＬＥは、ベース層２３を貫通している。
【００８５】
また、上述の実施形態では、データ線Ｂ（１）〜Ｂ（９）で構成される配線群と、データ線Ｂ（１１）〜Ｂ（１９）で構成される配線群と、データ線Ｂ（２１）〜Ｂ（２９）で構成される配線群と、が、基材２１において長手方向に互いに離間するように配置されている。しかしながら、このような配線群の数は、特に限られるものではない。図２３は、変形例２にかかるトランジスタ基板２０を示している。図２３に示す変形例２では、データ線Ｂで構成される４つ以上の配線群Ｂｇが、基材２１において長手方向に互いに離間するように配置されている。本実施形態のような取出し線ＦＢは、基板が長くなる程、検査において有益に機能する。
【００８６】
また上述の実施形態では、ロール・トゥ・ロールでトランジスタ基板２０を構成するための例えばベース層２３のような部材が供給され、順次各種の層が形成され、トランジスタ基板２０が製造される。したがって、トランジスタ基板２０は柔軟性を有している。ここで、トランジスタ基板２０は、このような柔軟性によって、その長手方向に巻回してなる配線基板巻回体とされることが好ましい。このような巻回体とすることは、半導体層３５を有機半導体層とすること等により実現することができる。トランジスタ基板２０を配線基板巻回体とした場合には、搬送等における取り扱い性を向上できる。
【符号の説明】
【００８７】
１０  圧力センサ装置
２０  トランジスタ基板
２１  基材
２３  ベース層
２３ａ  第１面
２３ｂ  第２面
２４  第１絶縁層
２５  第２絶縁層
２６  樹脂層
２７  設置層
３１  ゲート電極
３３  ソース電極
３４  ドレイン電極
３５  半導体層
３６ａ  ベース貫通電極
３６ｂ  ベース側貫通孔
３７  第１電極
３８  感圧体
４０  被覆層
４１  第１駆動装置
４２  第２駆動装置
６１  剥離層
７１  第１層間電極用貫通孔
７２  第２層間電極用貫通孔
８１  層間電極用露光マスク
１０１，１０２  ロール
Ｔ  トランジスタ回路
Ｐ１  第１端子部
Ｐ２  第２端子部
Ｓ１  第１の間隔
Ｓ２  第２の間隔
Ｒ１  第１階層
Ｒ２  第２階層
Ｒ３  第３階層
Ｄ１  第１方向
Ｄ２  第２方向
Ｄ３  第１マスク方向
Ｄ４  第２マスク方向
Ｅ１  第１パネル領域
Ｅ２  第２パネル領域
Ｅ３  第３パネル領域
Ｗ（１）〜Ｗ（９）  走査線
Ｂ（１）〜Ｂ（９），Ｂ（１１）〜Ｂ（１９），Ｂ（２１）〜Ｂ（２９）  データ線
ＦＢ（１）〜ＦＢ（９），ＦＢ（１１）〜ＦＢ（１９），ＦＢ（２１）〜ＦＢ（２９）  取出し線
ＬＥ（１）〜ＬＥ（９），ＬＥ（１１）〜ＬＥ（１９），ＬＥ（２１）〜ＬＥ（２９）  層間電極
【図１】
2017175078.tif 000003
【図２Ａ】
2017175078.tif 000004
【図２Ｂ】
2017175078.tif 000005
【図３】
2017175078.tif 000006
【図４】
2017175078.tif 000007
【図５Ａ】
2017175078.tif 000008
【図５Ｂ】
2017175078.tif 000009
【図６】
2017175078.tif 000010
【図７】
2017175078.tif 000011
【図８】
2017175078.tif 000012
【図９】
2017175078.tif 000013
【図１０】
2017175078.tif 000014
【図１１】
2017175078.tif 000015
【図１２】
2017175078.tif 000016
【図１３】
2017175078.tif 000017
【図１４】
2017175078.tif 000018
【図１５】
2017175078.tif 000019
【図１６】
2017175078.tif 000020
【図１７】
2017175078.tif 000021
【図１８】
2017175078.tif 000022
【図１９】
2017175078.tif 000023
【図２０】
2017175078.tif 000024
【図２１】
2017175078.tif 000025
【図２２】
2017175078.tif 000026
【図２３】
2017175078.tif 000027
【図２４】
2017175078.tif 000028
【図２５】
2017175078.tif 000029