(57)【要約】【課題】共振を使用せず、簡素な構成によりＥＳＤ保護を行う。【解決手段】ＥＳＤ保護回路１は、信号が伝送される第１の信号端子２または第２の信号端子３にＥＳＤが印可されたときに、第１の信号端子または第２の信号端子に接続されている回路をＥＳＤから保護するもので、直列接続される２本の伝送線路４ａ，４ｂと、一端が２本の伝送線路の間に接続されるとともに他端がグラウンドに接続された静電容量を有する保護素子４ｃとからなる構成を１単位として、隣り合う単位の保護素子がアンチパラレル接続されるように複数単位を第１の信号端子２と第２の信号端子３との間に直列接続する。【選択図】図１
2017175008.tif 000002
【特許請求の範囲】
【請求項１】
信号が伝送される第１の信号端子（２）または第２の信号端子（３）にＥＳＤが印可されたときに、前記第１の信号端子または前記第２の信号端子に接続されている回路を前記ＥＳＤから保護するＥＳＤ保護回路（１）において、
直列接続される２本の伝送線路（４ａ，４ｂ）と、一端が前記２本の伝送線路の間に接続されるとともに他端がグラウンドに接続された静電容量を有する保護素子（４ｃ）とからなる構成を１単位として、隣り合う単位の保護素子がアンチパラレル接続されるように複数単位を前記第１の信号端子と前記第２の信号端子との間に直列接続することを特徴とするＥＳＤ保護回路。
【請求項２】
反射波が一番小さくなるように前記伝送線路（４ａ，４ｂ）の線路の長さと特性インピーダンスを設定することを特徴とする請求項１記載のＥＳＤ保護回路。
【請求項３】
信号が伝送される第１の信号端子（２）または第２の信号端子（３）にＥＳＤが印可されたときに、前記第１の信号端子または前記第２の信号端子に接続されている回路を前記ＥＳＤから保護するＥＳＤ保護方法において、
直列接続される２本の伝送線路（４ａ，４ｂ）と、一端が前記２本の伝送線路の間に接続されるとともに他端がグラウンドに接続された静電容量を有する保護素子（４ｃ）とからなる構成を１単位として、隣り合う単位の保護素子がアンチパラレル接続されるように複数単位を前記第１の信号端子と前記第２の信号端子との間に直列接続するステップを含むことを特徴とするＥＳＤ保護方法。
【請求項４】
反射波が一番小さくなるように前記伝送線路（４ａ，４ｂ）の線路の長さと特性インピーダンスを設定するステップを更に含むことを特徴とするＥＳＤ保護方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、測定器をＥＳＤ(Electrostatic Discharge：静電気放電) から保護するＥＳＤ保護回路およびＥＳＤ保護方法に関する。
【背景技術】
【０００２】
従来、被測定物から出力された電気信号を入力してその特性を評価する測定器としては、例えば、パルスパターン発生装置から所定のパルスパターンを有するディジタル信号を発生させて被測定物に入力し、被測定物を介して出力されたディジタル信号の誤り率を測定する誤り率測定器、信号発生装置から所望の電気信号を発生させて被測定物に入力し、被測定物から出力された電気信号の時間軸波形を表示するオシロスコープなどが一般的に知られている。
【０００３】
ところで、この種の測定器と被測定物との間の接続には同軸ケーブルが用いられるが、この同軸ケーブルの中心導体と外部導体の間に静電気が帯電することがある。そして、この静電気の高電圧は、測定器の入出力部に用いられた半導体素子を破壊し、測定器が使用不可能になる問題があった。
【０００４】
測定器の入出力部は、例えば数百ＭＨｚから数十ＧＨｚといった高い周波数を扱う箇所であり、高い周波数になるほど半導体のプロセスは精細となり、半導体素子の耐電圧が低下する傾向にある。このため、ダイオードなどで構成された保護素子を用いて半導体素子の保護が行われている。例えば、下記特許文献１に開示されるようなＥＳＤ保護回路が公知技術として知られている。
【０００５】
特許文献１に開示されるＥＳＤ保護回路１１は、図５に示すように、ダイオードからなるＥＳＤ保護素子１２の一端が伝送線路１３と１４との間の接続ノード１５に接続され、他端が接地端子ＧＮＤに接続されている。伝送線路１３と１４は、差動信号を入力する入力端子１６と１７との間に直列接続されており、いずれも入力信号の波長の１／４の線路長を有している。接続ノード１５は、入力端子１６と１７からの差動入力信号に対しては、実質的に接地端子とみなすことができ、接続ノードと実際の接地端子ＧＮＤとの間に接続されたＥＳＤ保護素子のインピーダンスがほぼ零となる。これにより、高周波領域においても悪影響を与えることなく動作可能なＥＳＤ保護回路を提供している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１７０６２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した従来の特許文献１に開示されるＥＳＤ保護回路１１では、共振を使用しているため、広帯域に平坦な周波数特性を作り出すことができず、広帯域なデータ信号を歪ませる可能性があった。
【０００８】
そこで、本発明は上記問題点に鑑みてなされたものであって、共振を使用せず、簡素な構成によりＥＳＤ保護を行うことができるＥＳＤ保護回路およびＥＳＤ保護方法を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の請求項１に記載されたＥＳＤ保護回路は、信号が伝送される第１の信号端子２または第２の信号端子３にＥＳＤが印可されたときに、前記第１の信号端子または前記第２の信号端子に接続されている回路を前記ＥＳＤから保護するＥＳＤ保護回路１において、
直列接続される２本の伝送線路４ａ，４ｂと、一端が前記２本の伝送線路の間に接続されるとともに他端がグラウンドに接続された静電容量を有する保護素子４ｃとからなる構成を１単位として、隣り合う単位の保護素子がアンチパラレル接続されるように複数単位を前記第１の信号端子と前記第２の信号端子との間に直列接続することを特徴とする。
【００１０】
請求項２に記載されたＥＳＤ保護回路は、請求項１のＥＳＤ保護回路において、
反射波が一番小さくなるように前記伝送線路４ａ，４ｂの線路の長さと特性インピーダンスを設定することを特徴とする。
【００１１】
請求項３に記載されたＥＳＤ保護方法は、信号が伝送される第１の信号端子２または第２の信号端子３にＥＳＤが印可されたときに、前記第１の信号端子または前記第２の信号端子に接続されている回路を前記ＥＳＤから保護するＥＳＤ保護方法において、
直列接続される２本の伝送線路４ａ，４ｂと、一端が前記２本の伝送線路の間に接続されるとともに他端がグラウンドに接続された静電容量を有する保護素子４ｃとからなる構成を１単位として、隣り合う単位の保護素子がアンチパラレル接続されるように複数単位を前記第１の信号端子と前記第２の信号端子との間に直列接続するステップを含むことを特徴とする。
【００１２】
請求項４に記載されたＥＳＤ保護方法は、請求項３のＥＳＤ保護方法において、
反射波が一番小さくなるように前記伝送線路４ａ，４ｂの線路の長さと特性インピーダンスを設定するステップを更に含むことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、共振を使用せずに簡素な構成によりＥＳＤから回路を保護することができる。また、反射波が一番小さくなるように伝送線路の線路の長さと特性インピーダンスを設定すれば、保護素子を複数対配置し、ＥＳＤに対する耐力を高めることができるとともに、反射特性の悪化を最小限に抑え、入力側波形の悪化を避けることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係るＥＳＤ保護回路の構成を示す図である。
【図２】（ａ）〜（ｄ）ダイオードの容量を１０ｆＦとしたときの本発明に係るＥＳＤ保護回路と対比用ＥＳＤ保護回路の入力側波形と出力側波形を示す図である。
【図３】（ａ）〜（ｄ）ダイオードの容量を２０ｆＦとしたときの本発明に係るＥＳＤ保護回路と対比用ＥＳＤ保護回路の入力側波形と出力側波形を示す図である。
【図４】（ａ）〜（ｄ）ダイオードの容量を５０ｆＦとしたときの本発明に係るＥＳＤ保護回路と対比用ＥＳＤ保護回路の入力側波形と出力側波形を示す図である。
【図５】特許文献１に開示される従来のＥＳＤ保護回路の構成を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。
【００１６】
本実施の形態のＥＳＤ保護回路は、測定器をＥＳＤから保護するものである。本実施の形態のＥＳＤ保護回路は、例えば被測定物に対して所定のパルスパターンを有するディジタル信号を発生するパルスパターン発生装置、被測定物に対して所望の電気信号を送信する信号発生装置などが測定器であれば、出力端子近傍に設けられる。また、本実施の形態のＥＳＤ保護回路は、例えば所定のパルスパターンを有するディジタル信号を被測定物に入力し、被測定物を介して出力されたディジタル信号の誤り率を測定する誤り率測定器、被測定物から出力された電気信号の時間軸波形を表示するオシロスコープなどであれば、入力端子近傍に設けられる。
【００１７】
図１に示すように、本実施の形態のＥＳＤ保護回路１は、第１の信号端子２と、第２の信号端子３と、第１の信号端子２と第２の信号端子３との間に直列接続される複数の保護回路４（４Ａ，４Ｂ，４Ｃ，４Ｄ）とを備えて構成される。
【００１８】
ＥＳＤ保護回路１は、入出力の方向性がないため、第１の信号端子２を入力端子、第２の信号端子３を出力端子としたり、第１の信号端子２を出力端子、第２の信号端子を入力端子とすることができる。また、第１の信号端子２と第２の信号端子３は、高い周波数の成分を通過させるため、同軸コネクタを用いることが望ましい。
【００１９】
それぞれの保護回路４Ａ，４Ｂ，４Ｃ，４Ｄは、直列接続された２本の伝送線路４ａ，４ｂと、一端が２本の伝送線路４ａ，４ｂ間に接続され、他端がグラウンドに接続された保護素子４ｃとで構成される。
【００２０】
そして、直列接続される２本の伝送線路４ａ，４ｂと、一端が２本の伝送線路４ａ，４ｂの間に接続されるとともに他端がグラウンドに接続された保護素子４ｃとからなる構成を１単位として、隣り合う単位の保護素子４ｃがアンチパラレル接続されるように複数単位を第１の信号端子２と第２の信号端子３との間に直列接続して構成される。
【００２１】
図１のＥＳＤ保護回路１は、第１の信号端子２と第２の信号端子３との間に４つの保護回路４Ａ，４Ｂ，４Ｃ，４Ｄが直列接続された構成としている。
【００２２】
さらに説明すると、保護回路４Ａに関しては、伝送線路４ａが第１の信号端子２に接続され、伝送線路４ａと伝送線路４ｂとの間に保護素子４ｃであるダイオードのカソードが接続されるとともにアノードがグラウンドに接続され、伝送線路４ｂが後段の保護回路４Ｂの伝送線路４ａに接続される。
【００２３】
保護回路４Ｂに関しては、伝送線路４ａが前段の保護回路４Ａの伝送線路４ｂに接続され、伝送線路４ａと伝送線路４ｂとの間に保護素子４ｃであるダイオードのアノードが接続されるとともにカソードがグラウンドに接続され（前段の保護回路４Ａのダイオードに対してアンチパラレル接続）、伝送線路が後段の保護回路４Ｃの伝送線路４ａに接続される。
【００２４】
保護回路４Ｃに関しては、伝送線路４ａが前段の保護回路４Ｂの伝送線路４ｂに接続され、伝送線路４ａと伝送線路４ｂとの間に保護素子４ｃであるダイオードのカソードが接続されるとともにアノードがグラウンドに接続され（前段の保護回路４Ｂのダイオードに対してアンチパラレル接続）、伝送線路４ｂが後段の保護回路４Ｄの伝送線路４ａに接続される。
【００２５】
保護回路４Ｄに関しては、伝送線路４ａが前段の保護回路４Ｃの伝送線路４ｂに接続され、伝送線路４ａと伝送線路４ｂとの間に保護素子４ｃであるダイオードのアノードが接続されるとともにカソードがグラウンドに接続され（前段の保護回路４Ｃのダイオードに対してアンチパラレル接続）、伝送線路４ｂが第２の信号端子３に接続される。
【００２６】
なお、保護回路４は、段数（単位の数）を増やすとＥＳＤ保護能力が向上する反面、周波数特性が低下するため、ＥＳＤから保護しつつ所望の周波数特性が得られるように、トレードオフを考慮して段数を適宜設定するのが好ましい。
【００２７】
各保護回路４Ａ，４Ｂ，４Ｃ，４Ｄにおける保護素子４ｃは、所定の静電容量を有するダイオードで構成される。保護素子４ｃは、静電容量によって高い周波数の成分に対してインピーダンスが低下し、ＥＳＤ保護回路１がローパスフィルタとして動作するため、高い周波数の成分がＥＳＤ保護回路１を通過しにくくならないように、極力小さな静電容量（例えば数ｆＦ（フェムトファラド）から数百ｆＦ程度）を有するダイオードを用いるのが好ましい。
【００２８】
そして、上記のように構成されるＥＳＤ保護回路１は、例えばＴＤＲ(time domain reflectometry：時間領域反射) 測定によって得られる反射波が一番小さくなるように伝送線路４ａ，４ｂの線路の長さＴＬと特性インピーダンスＺ０が設定される。
【００２９】
なお、本実施の形態のＥＳＤ保護回路１を測定器に内蔵する場合には、同軸コネクタを用いずにマイクロストリップライン、コプレーナライン、同軸構造などをＥＳＤ保護回路１の第１の信号端子２、第２の信号端子３に直接接続してもよい。また、ＥＳＤ保護回路１は、独立した筐体に設けた構成に限らず、例えば測定器の回路基板上に構成することもできる。
【００３０】
このように、本実施の形態のＥＳＤ保護回路１は、信号が伝送される第１の信号端子２または第２の信号端子３にＥＳＤが印可されたときに、第１の信号端子２または第２の信号端子３に接続されている測定器の回路をＥＳＤから保護するため、直列接続される２本の伝送線路４ａ，４ｂと、一端が２本の伝送線路４ａ，４ｂの間に接続されるとともに他端がグラウンドに接続された所定の静電容量を有する保護素子４ｃとからなる保護回路４を１単位として、隣り合う保護回路４の保護素子４ｃがアンチパラレル接続されるように複数の保護回路４（４Ａ，４Ｂ，４Ｃ，４Ｄ）を第１の信号端子２と第２の信号端子３との間に直列接続して構成される。そして、高速なパルスやステップ信号を印可し、返ってくる反射波形を観測する手法であるＴＤＲ測定を行い、このＴＤＲ測定によって得られる反射波が一番小さくなるように（ピークｔｏピークが一番小さくなるように）伝送線路４ａ，４ｂの線路の長さＴＬと特性インピーダンスＺ０が設定される。
【００３１】
ここで、本実施の形態のＥＳＤ回路１と対比するため、本実施の形態のＥＳＤ保護回路１と同一構成で−３ｄＢ帯域が最大になるように伝送線路の線路の長さのみを最適化した対比用のＥＳＤ保護回路を作製した。そして、本実施の形態のＥＳＤ保護回路１と対比用のＥＳＤ保護回路において、保護素子４ｃであるダイオードの容量が１０ｆＦ、２０ｆＦ、５０ｆＦの３パターンで入力側波形と出力側波形のシミュレーションを行った。なお、線路の遅延速度は５ｐｓ／ｍｍとした。
【００３２】
その結果を図２から図４に示す。図２（ａ），（ｂ）はダイオードの容量を１０ｆＦとしたときの本実施の形態のＥＳＤ保護回路１の入力側波形と出力側波形であり、図２（ｃ），（ｄ）はダイオードの容量を１０ｆＦとしたときの対比用のＥＳＤ保護回路の入力側波形と出力側波形である。この場合、本実施の形態のＥＳＤ保護回路１では、伝送線路の線路の長さと特性インピーダンスを最適化するため、伝送線路の長さを１１１．７８ｍｍ、特性インピーダンスを６４．２７Ωに設定した。これに対し、対比用のＥＳＤ保護回路では、伝送線路の線路の長さのみを最適化するため、伝送線路の長さを４３．９４ｍｍとし、特性インピーダンスを一般的な５０Ωに設定した。
【００３３】
図３（ａ），（ｂ）はダイオードの容量を２０ｆＦとしたときの本実施の形態のＥＳＤ保護回路１の入力側波形と出力側波形であり、図３（ｃ），（ｄ）はダイオードの容量を２０ｆＦとしたときの対比用のＥＳＤ保護回路の入力側波形と出力側波形である。この場合、本実施の形態のＥＳＤ保護回路１では、伝送線路の線路の長さと特性インピーダンスを最適化するため、伝送線路の長さを１１７．００ｍｍ、特性インピーダンスを８９．８９Ωに設定した。これに対し、対比用のＥＳＤ保護回路では、伝送線路の線路の長さのみを最適化するため、伝送線路の長さを６５．３５ｍｍとし、特性インピーダンスを一般的な５０Ωに設定した。
【００３４】
図４（ａ），（ｂ）はダイオードの容量を５０ｆＦとしたときの本実施の形態のＥＳＤ保護回路１の入力側波形と出力側波形であり、図４（ｃ），（ｄ）はダイオードの容量を５０ｆＦとしたときの対比用のＥＳＤ保護回路の入力側波形と出力側波形である。この場合、本実施の形態のＥＳＤ保護回路１では、伝送線路の線路の長さと特性インピーダンスを最適化するため、伝送線路の長さを１１７．３８ｍｍ、特性インピーダンスを１４９．５４Ωに設定した。これに対し、対比用のＥＳＤ保護回路では、伝送線路の線路の長さのみを最適化するため、伝送線路の長さを１１４．６９ｍｍ、特性インピーダンスを５０Ωに設定した。
【００３５】
これら図２〜図４に示すように、伝送線路の線路の長さのみを最適化した対比用のＥＳＤ保護回路では、多重反射による影響で周波数特性が悪化し、入力側波形に歪が生じるという結果が得られた。また、この入力側波形の歪は、ダイオードの容量が高いほど大きくなっていることが判る。これに対し、伝送線路の線路の長さだけでなく特性インピーダンスも考慮した本実施の形態のＥＳＤ保護回路１では、ダイオードの容量が１０ｆＦ、２０ｆＦ、５０ｆＦのどの場合についても、対比用のＥＳＤ保護回路と比較して、歪の少ないほぼ同等の入力側波形が得られた。
【００３６】
このように、本実施の形態のＥＳＤ保護回路１によれば、共振を使用せず簡素な構成によりＥＳＤから測定器（回路）を保護することができる。しかも、伝送線路の長さだけでなく、特性インピーダンスまで設計段階でケアすることによって、保護素子４ｃとしてのダイオードを複数対配置し、ＥＳＤに対する耐力を高めることができる。同時に、反射特性の悪化を最小限に抑え、入力側波形の悪化を避けることができる。
【００３７】
以上、本発明に係るＥＳＤ保護回路およびＥＳＤ保護方法の最良の形態について説明したが、この形態による記述及び図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例及び運用技術などはすべて本発明の範疇に含まれることは勿論である。
【符号の説明】
【００３８】
１  ＥＳＤ保護回路
２  第１の信号端子
３  第２の信号端子
４（４Ａ，４Ｂ，４Ｃ，４Ｄ）  保護回路
４ａ，４ｂ  伝送線路
４ｃ  保護素子
【図１】
2017175008.tif 000003
【図２】
2017175008.tif 000004
【図３】
2017175008.tif 000005
【図４】
2017175008.tif 000006
【図５】
2017175008.tif 000007