(57)【要約】【課題】素子サイズの大きいトランジスタの割合を減らすことで回路面積を小さくすることができ、かつ、低消費電力化も図ることができるソースドライバを提供する。【解決手段】映像信号の階調値に応じた電圧を、表示部のデータ線に供給するために用いられるソースドライバであって、所定の電源電圧が一端に印加される抵抗、及び、抵抗の他端に接続される、映像信号の階調値に応じて電流量が制御される電流源を備えており、映像信号の階調値に応じた電圧が、抵抗の他端から供給される。【選択図】  図３
2017151197.tif 000002
【特許請求の範囲】
【請求項１】
映像信号の階調値に応じた電圧を表示部のデータ線に供給するために用いられるソースドライバであって、
所定の電源電圧が一端に印加される抵抗、及び、
抵抗の他端に接続される、映像信号の階調値に応じて電流量が制御される電流源、
を備えており、
映像信号の階調値に応じた電圧が、抵抗の他端から供給される、
ソースドライバ。
【請求項２】
抵抗の他端と電流源とは、データ線を介して接続されている、
請求項１に記載のソースドライバ。
【請求項３】
抵抗の他端と電流源との接続点に、データ線が接続されている、
請求項１に記載のソースドライバ。
【請求項４】
電流源の電流量は、映像信号の階調値に応じた電圧を出力するＤ／Ａ変換部の出力電圧によって制御される、
請求項１に記載のソースドライバ。
【請求項５】
Ｄ／Ａ変換部における１つの出力部に対して複数の電流源を対応させるセレクタ回路を備えている、
請求項４に記載のソースドライバ。
【請求項６】
各電流源は、Ｄ／Ａ変換部から供給される電圧を保持する容量部を備えている、
請求項５に記載のソースドライバ。
【請求項７】
電流源はトランジスタから構成されている、
請求項１に記載のソースドライバ。
【請求項８】
電流源は、電界効果トランジスタから構成されており、更に、電界効果トランジスタの特性ばらつきを補正する補正回路を備えている、
請求項７に記載のソースドライバ。
【請求項９】
補正回路は、電界効果トランジスタの閾値電圧の値に応じた補正を行う、
請求項８に記載のソースドライバ。
【請求項１０】
補正回路は、電界効果トランジスタのゲート−ソース間に接続される容量部に、電界効果トランジスタの閾値電圧の値に応じて補正された電圧を保持させる、
請求項９に記載のソースドライバ。
【請求項１１】
表示部と、映像信号の階調値に応じた電圧を表示部のデータ線に供給するために用いられるソースドライバとを含んでおり、
ソースドライバは、
所定の電源電圧が一端に印加される抵抗、及び、
抵抗の他端に接続される、映像信号の階調値に応じて電流量が制御される電流源、
を備えており、
映像信号の階調値に応じた電圧が、抵抗の他端からデータ線に供給される、
表示装置。
【請求項１２】
表示部には、データ線に供給される電圧が所定の電源電圧に近づくほど黒表示となるように構成された表示素子が配されている、
請求項１１に記載の表示装置。
【請求項１３】
表示素子は、
電流駆動型の発光部、
データ線から供給される電圧を保持する保持容量、及び、
保持容量が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、
を少なくとも含んでいる、
請求項１２に記載の表示装置。
【請求項１４】
表示装置を備えた電子機器であって、
表示装置は、表示部と、映像信号の階調値に応じた電圧を表示部のデータ線に供給するために用いられるソースドライバとを含んでおり、
ソースドライバは、
所定の電源電圧が一端に印加される抵抗、及び、
抵抗の他端に接続される、映像信号の階調値に応じて電流量が制御される電流源、
を備えており、
映像信号の階調値に応じた電圧が、抵抗の他端からデータ線に供給される、
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、ソースドライバ、表示装置、及び、電子機器に関する。
【背景技術】
【０００２】
エレクトロルミネッセンス表示パネルや液晶表示パネルといった表示部を備えた表示装置にあっては、画像を表示するために、デジタル信号として供給される階調値に応じた電圧をデータ線に供給するソースドライバが用いられる。例えば、特開２００３−２３３３５５号公報（特許文献１）等に開示されているように、複数の基準電圧および基準電圧をラダー抵抗（ガンマ抵抗）などから成る抵抗回路によって分圧した電圧の中から、階調信号の値に応じた電圧を適宜選択し、更に、高い駆動能力を有する増幅回路で増幅してデータ線を駆動するといった構成のソースドライバが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２３３３５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した構成のソースドライバは、例えば波高値が１．５ボルト程度の低電圧デジタルデータとして供給される映像信号を処理するシフトレジスタ部などの論理回路、論理回路の出力を昇圧してＤ／Ａ変換回路に供給するレベルシフタ部、Ｄ／Ａ変換回路の出力インピーダンスを変換しデータ線を駆動する増幅回路などから構成される。
【０００５】
この場合、レベルシフタ部以降の回路は、例えば１０ボルトないし２０ボルト程度といった比較的高い電圧を扱う必要がある。このため、低電圧デジタルデータとして供給される映像信号を処理するシフトレジスタ部などに対して、レベルシフタ部以降の回路は、比較的高い耐圧のトランジスタを用いて構成する必要がある。結果として、素子サイズを大きく設定する必要があり、回路面積が増大し、表示装置の額縁部分の拡大を招く。また、データ線を駆動する増幅回路の動作に伴って消費される電力は、表示装置の低消費電力化を妨げる要因となる。
【０００６】
従って、本開示の目的は、素子サイズの大きいトランジスタの割合を減らすことで回路面積を小さくすることができ、かつ、低消費電力化も図ることができるソースドライバ、係るソースドライバを用いた表示装置、及び、係る表示装置を備えた電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するための本開示の第１の態様に係るソースドライバは、
映像信号の階調値に応じた電圧を表示部のデータ線に供給するために用いられるソースドライバであって、
所定の電源電圧が一端に印加される抵抗、及び、
抵抗の他端に接続される、映像信号の階調値に応じて電流量が制御される電流源、
を備えており、
映像信号の階調値に応じた電圧が、抵抗の他端から供給される、
ソースドライバである。
【０００８】
上記の目的を達成するための本開示の第１の態様に係る表示装置は、
表示部と、映像信号の階調値に応じた電圧を表示部のデータ線に供給するために用いられるソースドライバとを含んでおり、
ソースドライバは、
所定の電源電圧が一端に印加される抵抗、及び、
抵抗の他端に接続される、映像信号の階調値に応じて電流量が制御される電流源、
を備えており、
映像信号の階調値に応じた電圧が、抵抗の他端からデータ線に供給される、
表示装置である。
【０００９】
上記の目的を達成するための本開示の第１の態様に係る電子機器は、
表示装置を備えた電子機器であって、
表示装置は、表示部と、映像信号の階調値に応じた電圧を表示部のデータ線に供給するために用いられるソースドライバとを含んでおり、
ソースドライバは、
所定の電源電圧が一端に印加される抵抗、及び、
抵抗の他端に接続される、映像信号の階調値に応じて電流量が制御される電流源、
を備えており、
映像信号の階調値に応じた電圧が、抵抗の他端からデータ線に供給される、
電子機器である。
【発明の効果】
【００１０】
本開示のソースドライバによれば、所定の電源電圧が一端に印加される抵抗に流れる電流量を制御することによって、映像信号の階調値に応じた電圧が抵抗の他端からデータ線に供給される。そして、電流源は比較的低い電圧で制御することができるので、ソースドライバの回路面積の縮小を図ることができる。また、インピーダンスを変換しデータ線を駆動する増幅回路は不要となり、低消費電力化も図ることができる。本開示の表示装置や電子機器によれば、額縁部分を狭くすることができ、低消費電力化も図ることができる。また、本開示に記載された効果は例示であって限定されるものではなく、また、付加的な効果があってもよい。
【図面の簡単な説明】
【００１１】
【図１】図１は、第１の実施形態に係る表示装置の概念図である。
【図２】図２は、表示部における表示素子を含む部分の模式的な一部断面図である。
【図３】図３は、図１に示すソースドライバの構成などを説明するための模式的な回路図である。
【図４】図４は、ソースドライバの他の構成例を説明するための模式的な回路図である。
【図５】図５は、参考例のソースドライバの構成などを説明するための模式的な回路図である。
【図６】図６は、参考例のソースドライバに用いられるボルテージフォロワアンプを説明するための模式的な回路図である。
【図７】図７Ａは、映像信号電圧として電圧ＶDDを供給する場合の動作を説明するための模式的な回路図である。図７Ｂは、映像信号電圧として、抵抗に流れる電流によって電圧降下した電圧を供給する場合の動作を説明するための模式的な回路図である。
【図８】図８は、第２の実施形態の表示装置に用いられるソースドライバの構成などを説明するための模式的な回路図である。
【図９】図９は、図８に示すソースドライバの動作を説明するための模式的なグラフである。
【図１０】図１０は、第３の実施形態の表示装置に用いられるソースドライバの構成などを説明するための模式的な回路図である。
【図１１】図１１は、第４の実施形態の表示装置に用いられるソースドライバの構成などを説明するための模式的な回路図である。
【図１２】図１２は、図１１に示すソースドライバの動作を説明するための模式的なグラフである。
【図１３】図１３は、第５の実施形態の表示装置に用いられるソースドライバの構成などを説明するための模式的な回路図である。
【図１４】図１４は、図１３に示すソースドライバの動作を説明するための模式的なグラフである。
【図１５】図１５は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図１５Ａにその正面図を示し、図１５Ｂにその背面図を示す。
【図１６】図１６は、ヘッドマウントディスプレイの外観図である。
【図１７】図１７は、シースルーヘッドマウントディスプレイの外観図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して、実施形態に基づいて本開示を説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値や材料は例示である。以下の説明において、同一要素または同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は、以下の順序で行う。
１．本開示に係る、ソースドライバ、表示装置、及び、電子機器、全般に関する説明
２．第１の実施形態
３．第２の実施形態
４．第３の実施形態
５．第４の実施形態
６．第５の実施形態
７．電子機器の説明、その他
【００１３】
［本開示に係る、ソースドライバ、表示装置、及び、電子機器、全般に関する説明］
本開示の第１の態様に係るソースドライバ、本開示の第１の態様に係る表示装置に用いられるソースドライバ、本開示の第１の態様に係る電子機器に用いられるソースドライバ（以下、これらを単に、本開示の第１の態様に係るソースドライバと呼ぶ場合がある）において、抵抗の他端と電流源とは、データ線を介して接続されている構成とすることができるし、あるいは又、抵抗の他端と電流源との接続点に、データ線が接続されている構成とすることもできる。
【００１４】
上述した各種の好ましい構成を含む本開示の第１の態様に係るソースドライバにおいて、電流源の電流量は、映像信号の階調値に応じた電圧を出力するＤ／Ａ変換部の出力電圧によって制御される構成とすることができる。
【００１５】
この場合において、Ｄ／Ａ変換部における１つの出力部に対して複数の電流源を対応させるセレクタ回路を備えている構成とすることができる。そして、この場合において、各電流源は、Ｄ／Ａ変換部から供給される電圧を保持する容量部を備えている構成とすることができる。
【００１６】
Ｄ／Ａ変換部における１つの出力部に対応させる電流源の個数は、特に限定するものではなく、ソースドライバの仕様などに応じて適宜設定すればよい。例えば、赤色表示素子、青色表示素子、及び、緑色表示素子の画素の組によるカラー表示を行う場合には、Ｄ／Ａ変換部における１つの出力部に、３個の電流源を対応させる構成、更には、３×３個の電流源を対応させる構成を例示することができる。
【００１７】
上述した各種の好ましい構成を含む本開示の第１の態様に係るソースドライバにおいて、電流源はトランジスタから構成されている構成とすることができる。
【００１８】
この場合において、電流源は、電界効果トランジスタから構成されており、更に、電界効果トランジスタの特性ばらつきを補正する補正回路を備えている構成とすることができる。
【００１９】
この場合において、補正回路は、電界効果トランジスタの閾値電圧の値に応じた補正を行う構成とすることができる。この場合において、補正回路は、電界効果トランジスタのゲート−ソース間に接続される容量部に、電界効果トランジスタの閾値電圧の値に応じて補正された電圧を保持させる構成とすることができる。
【００２０】
本開示の第１の態様に係る表示装置において、表示部には、データ線に出力される電圧が所定の電源電圧に近づくほど黒表示となるように構成された表示素子が配されている構成とすることができる。この場合において、表示素子は、電流駆動型の発光部、データ線から供給される電圧を保持する保持容量、及び、保持容量が保持した電圧に応じた電流を発光部に流す駆動トランジスタを少なくとも含んでいる構成とすることができる。
【００２１】
以下、本開示の第１の態様に係るソースドライバ、表示装置、及び、電子機器を、単に、本開示と呼ぶ場合がある。
【００２２】
ソースドライバは、各構成部分が集積され一体となった構成であってもよいし、適宜別体として構成されていてもよい。これらは、周知の回路素子を用いて構成することができる。例えば、図１に示す垂直スキャナーや電源部についても、周知の回路素子を用いて構成することができる。
【００２３】
本開示の表示装置に用いられる表示部として、液晶表示部やエレクトロルミネッセンス表示部などといった、周知の表示部を例示することができる。表示部の構成は、表示装置としての動作に支障がない限り、特に限定するものではない。
【００２４】
ヘッドマウントディスプレイ用やビューファインダー用の表示部など、小型化が要求される用途においては、表示部とソースドライバとが、同じ基板上に形成されているといった構成とすることが好ましい。
【００２５】
表示部は、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。カラー表示の構成とする場合には、１つの画素は複数の副画素から成る構成、具体的には、１つの画素は、赤色表示素子、緑色表示素子、及び、青色表示素子の組から成る構成とすることができる。更には、これらの３種の表示素子に更に１種類あるいは複数種類の表示素子を加えた１組から構成することもできる。
【００２６】
表示部の画素（ピクセル）の値として、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（３８４０，２１６０）、（７６８０，４３２０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
【００２７】
本明細書における各種の条件は、数学的に厳密に成立する場合の他、実質的に成立する場合にも満たされる。設計上あるいは製造上生ずる種々のばらつきの存在は許容される。
【００２８】
以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。縦軸においても同様である。また、タイミングチャートにおける波形の形状も模式的なものである。
【００２９】
［第１の実施形態］
第１の実施形態は、本開示の第１の態様に係る、ソースドライバ、及び、表示装置に関する。
【００３０】
図１は、第１の実施形態に係る表示装置の概念図である。表示装置１は、行方向（図１においてＸ方向）に延びる走査線ＷＳ１と列方向（図１においてＹ方向）に延びるデータ線ＤＴＬとに接続された状態で、表示素子１０が２次元マトリクス状に配列された表示部２、及び、データ線ＤＴＬに電圧を印加するソースドライバ１００を備えている。走査線ＷＳ１には、垂直スキャナー１１０から走査信号が供給される。尚、図示の都合上、図１においては、１つの表示素子１０、より具体的には、後述する第（ｎ，ｍ）番目の表示素子１０についての結線関係を示した。
【００３１】
表示部２は、更に、行方向に並ぶ表示素子１０に接続される給電線ＰＳ１と、全ての表示素子１０に共通に接続される共通給電線ＰＳ２を備えている。給電線ＰＳ１には、走査線ＷＳ１の走査に対応して、電源部１２０から所定の駆動電圧が供給される。一方、共通給電線ＰＳ２には、共通の電圧Ｖcath（例えば接地電位）が定常的に供給される。
【００３２】
図１では図示されていないが、表示部２が画像を表示する領域（表示領域）は、行方向にＮ個、列方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された表示素子１０から構成されている。表示領域における表示素子１０の行数はＭであり、各行を構成する表示素子１０の数はＮである。
【００３３】
また、走査線ＷＳ１及び給電線ＰＳ１の本数はそれぞれＭ本である。第ｍ行目（但し、ｍ＝１，２・・・，Ｍ）の表示素子１０は、第ｍ番目の走査線ＷＳ１m及び第ｍ番目の給電線ＰＳ１mに接続されており、１つの表示素子行を構成する。尚、図１では、給電線ＰＳ１mのみが示されている。
【００３４】
また、データ線ＤＴＬの本数はＮ本である。第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子１０は、第ｎ番目のデータ線ＤＴＬnに接続されている。尚、図１では、データ線ＤＴＬnのみが示されている。
【００３５】
表示装置１は、例えばモノクロ表示の表示装置であり、１つの表示素子１０が１つの画素を構成する。垂直スキャナー１１０からの走査信号によって、表示装置１は行単位で線順次走査される。第ｍ行、第ｎ列目に位置する表示素子１０を、以下、第（ｎ，ｍ）番目の表示素子１０あるいは第（ｎ，ｍ）番目の画素と呼ぶ。
【００３６】
表示装置１にあっては、第ｍ行目に配列されたＮ個の画素のそれぞれを構成する表示素子１０が同時に駆動される。換言すれば、行方向に沿って配されたＮ個の表示素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。表示装置１の表示フレームレートをＦＲ（回／秒）と表せば、表示装置１を行単位で線順次走査するときの１行当たりの走査期間（いわゆる水平走査期間）は、（１／ＦＲ）×（１／Ｍ）秒未満である。
【００３７】
ソースドライバ１００には、例えば図示せぬ装置から、表示すべき画像に応じた階調を表す映像信号ＤSigが入力される。映像信号ＤSigは、例えば波高値が１．５ボルト程度の低電圧のデジタル信号である。表示装置１のソースドライバ１００は、映像信号ＤSigの階調値に応じた電圧を、表示部２のデータ線ＤＴＬに供給するために用いられるソースドライバである。
【００３８】
入力される映像信号ＤSigのうち、第（ｎ，ｍ）番目の表示素子１０に対応する信号をＤSig(n,m)と表す。以下の説明において、映像信号ＤSigの階調ビット数は８ビットであるとするが、これに限定するものではない。例えば、１２ビット、１６ビットおよび２４ビットなどといったビット数とした構成とすることもできる。
【００３９】
ソースドライバ１００は、映像信号ＤSigの階調値に応じたアナログ信号を生成し、データ線ＤＴＬに供給する。生成するアナログ信号は、波高値が例えば１０ボルトないし２０ボルト程度といった信号であって、映像信号ＤSigに対して高い電圧である。
【００４０】
表示部２に配される表示素子１０は、データ線ＤＴＬに供給される電圧が所定の電源電圧ＶDD（例えば１５ボルト）に近づくほど黒表示となるように構成された表示素子である。表示素子１０は、電流駆動型の発光部ＥＬＰ、データ線ＤＴＬから供給される電圧を保持する保持容量ＣS、及び、保持容量ＣSが保持した電圧に応じた電流を発光部ＥＬＰに流す駆動トランジスタＴＲD、を少なくとも含んでおり、更に、書込みトランジスタＴＲWを備えている。
【００４１】
発光部ＥＬＰは、流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子であって、具体的には、有機エレクトロルミネッセンス素子から構成されている。発光部ＥＬＰは、アノード電極、正孔輸送層、発光層、電子輸送層、及び、カソード電極等から成る周知の構成や構造を有する。
【００４２】
表示素子１０が備える各トランジスタは、例えば、ガラスなどの基板上に形成された半導体薄膜から構成されていてもよいし、シリコン半導体基板上に設けられていてもよい。第１の実施形態において、表示素子１０が備える各トランジスタは、ｐチャネル型の電界効果トランジスタから構成されている。
【００４３】
保持容量ＣSは、駆動トランジスタＴＲDのソース領域に対するゲート電極の電圧（所謂ゲート−ソース間電圧）を保持するために用いられる。表示素子１０の発光状態においては、駆動トランジスタＴＲDの一方のソース／ドレイン領域（図１において給電線ＰＳ１に接続されている側）はソース領域として働き、他方のソース／ドレイン領域はドレイン領域として働く。保持容量ＣSを構成する一方の電極と他方の電極は、それぞれ、駆動トランジスタＴＲDの一方のソース／ドレイン領域とゲート電極に接続されている。駆動トランジスタＴＲDの他方のソース／ドレイン領域は、発光部ＥＬＰのアノード電極に接続されている。
【００４４】
書込みトランジスタＴＲWは、走査線ＷＳ１に接続されたゲート電極と、データ線ＤＴＬに接続された一方のソース／ドレイン領域と、駆動トランジスタＴＲDのゲート電極に接続された他方のソース／ドレイン領域とを有する。
【００４５】
発光部ＥＬＰの他端（具体的には、カソード電極）は、共通給電線ＰＳ２に接続されている。共通給電線ＰＳ２には所定の電圧Ｖcathが供給される。尚、発光部ＥＬＰの容量を符号ＣELで表す。発光部ＥＬＰの容量ＣELが小さくて表示素子１０を駆動する上で支障を生ずるなどといった場合には、必要に応じて、発光部ＥＬＰに対して並列に接続される補助容量ＣSubを設ければよい。図では、補助容量ＣSubが設けられている例を示したが、これは例示に過ぎない。
【００４６】
ソースドライバ１００からデータ線ＤＴＬに表示すべき画像の輝度に応じた電圧が供給された状態で、垂直スキャナー１１０からの走査信号により書込みトランジスタＴＲWが導通状態とされると、保持容量ＣSに表示すべき画像の階調値に応じた電圧が書き込まれる。書込みトランジスタＴＲWが非導通状態とされた後、保持容量ＣSに保持された電圧に応じて駆動トランジスタＴＲDに電流が流れ、発光部ＥＬＰが発光する。
【００４７】
ここで、発光部ＥＬＰやトランジスタなどの配置関係について説明する。図２は、表示部における表示素子を含む部分の模式的な一部断面図である。
【００４８】
表示素子１０を構成する各トランジスタ、及び、保持容量ＣSは、支持体２１上に形成されている。そして、これらの上方に層間絶縁層４０を介して発光部ＥＬＰが形成されている。また、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図２においては、駆動トランジスタＴＲDや保持容量ＣSのみを図示する。他のトランジスタなどは隠れて見えない。
【００４９】
駆動トランジスタＴＲDは、ゲート電極３１、ゲート絶縁層３２、半導体層３３に設けられた一方のソース／ドレイン領域３５Ａ、他方のソース／ドレイン領域３５Ｂ、及び、一方のソース／ドレイン領域３５Ａと他方のソース／ドレイン領域３５Ｂとの間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、保持容量ＣSは、一方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、他方の電極３７から成る。ゲート電極３１、ゲート絶縁層３２の一部、及び、保持容量ＣSを構成する一方の電極３６は、支持体２１上に形成されている。駆動トランジスタＴＲDの一方のソース／ドレイン領域３５Ａは配線３８（給電線ＰＳ１に対応する）に接続され、他方のソース／ドレイン領域３５Ｂは、配線３９Ａを介して、後述するアノード電極５１に接続されている。
【００５０】
駆動トランジスタＴＲD及び保持容量ＣS等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２２が配置されており、発光層にて発光した光は、基板２２を通過して、外部に出射される。尚、配線３９Ａとアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９Ｂ（電圧ＶCathが供給される共通給電線ＰＳ２に対応する）に接続されている。
【００５１】
次いで、ソースドライバ１００の構成について説明する。図３は、図１に示すソースドライバの構成などを説明するための模式的な回路図である。尚、図示の都合上、図３にあっては、一本のデータ線ＤＴＬに関する接続関係を示した。
【００５２】
ソースドライバ１００は、所定の電源電圧ＶDDが一端に印加される抵抗ＲL、及び、抵抗ＲLの他端に接続される、映像信号ＤSigの階調値に応じて電流量が制御される電流源１０３を備えており、更に、低電圧のデジタル信号である映像信号ＤSigのシフト処理を行うシフトレジスタ部１０１、映像信号ＤSigの示す階調に応じた電圧を生成するＤ／Ａ変換部１０２を備えている。電流源１０３はトランジスタ、より具体的には、ソースが所定の基準電圧ＶSSに接続（接地）された電界効果トランジスタＱLから構成されている。
【００５３】
図３に示す例では、抵抗ＲLの他端と電流源１０３とは、データ線ＤＴＬを介して接続されている。尚、図４に示すように、抵抗ＲLの他端と電流源１０３との接続点に、データ線ＤＴＬが接続されている構成とすることもできる。
【００５４】
上述した各種の好ましい構成を含む本開示の第１の態様に係るソースドライバにおいて、電流源の電流量は、映像信号ＤSigの階調値に応じた電圧を出力するＤ／Ａ変換部１０２の出力電圧によって制御される。そして、映像信号ＤSigの階調値に応じた電圧が、抵抗ＲLの他端から供給される。
【００５５】
ここで、本開示の理解を助けるため、高い駆動能力を有する増幅回路で増幅してデータ線を駆動するといった参考例のソースドライバの一般的な構成や課題について説明する。
【００５６】
図５は、参考例のソースドライバの構成などを説明するための模式的な回路図である。
【００５７】
参考例のソースドライバ９００は、映像信号Ｄsigを転送するシフトレジスタ部９０１、映像信号ＤSigを昇圧するレベルシフタ部９０４、昇圧後の映像信号Ｄsigの階調に応じたアナログ電圧を選択し出力するＤ／Ａ変換部９０２、Ｄ／Ａ変換部９０２の出力をインピーダンス変換し、信号線ＤＴＬを充放電するためのボルテージフォロアアンプ９０３から構成される。符号９０５は、１つのボルテージフォロアアンプ９０３を複数のデータ線ＤＴＬに対応させるためのセレクタ回路である。
【００５８】
この場合、シフトレジスタ部９０１は、低電圧のデジタル信号である映像信号ＤSigのシフト処理を行う。従って、これを構成するトランジスタなどの素子は、耐圧の低いものを用いて構成することができる。また、シフトレジスタ部９０１を動作させるために供給される電圧も比較的低い電圧で足りるので、動作時に消費される電力も削減される。
【００５９】
一方、レベルシフタ部９０４は、映像信号ＤSigの波高値を例えば１０ないし２０ボルトといった電圧にして、Ｄ／Ａ変換部９０２に供給する。従って、これらを構成するトランジスタなどの素子は、比較的高い耐圧のものを用いる必要がある。ボルテージフォロアアンプ９０３においても同様である。
【００６０】
結果として、図５に示す構成にあっては、レベルシフタ部９０４以降の回路は、全て、高い耐圧のトランジスタなどで構成する必要がある。このため、素子サイズの大きいものを使用することとなり、回路面積が増大する。また、これらを構成する回路を動作させるために供給される電源電圧は比較的高い電圧とする必要があるので、動作時に消費される電力は大きくなり、低消費電力化のボトルネックとなる。
【００６１】
更に、ボルテージフォロアアンプ９０３は、動作時に一定のバイアス電流を流す必要があり、入力される信号値によらず定常的に電力を消費する。図６は、参考例のソースドライバに用いられるボルテージフォロワアンプを説明するための模式的な回路図である。
【００６２】
ボルテージフォロワアンプ９０３は、差動対を成すトランジスタＱ11，Ｑ12、カレントミラーを構成するトランジスタＱ13，Ｑ14、出力用のトランジスタＱ15、容量Ｃgのほか、バイアス電流を流す定電流回路などによって構成される。このように、入力される信号値に関わらず常にバイアス電流が流れるといった構成であるため、定常的に電力を消費する。
【００６３】
以上、参考例のソースドライバの一般的な構成や課題について説明した。引き続き、本開示に係るソースドライバや表示装置について説明する。
【００６４】
図３に示すように、第１の実施形態に係るソースドライバを構成するＤ／Ａ変換部１０２には、シフトレジスタ部１０１を介して、低電圧のデジタル信号である映像信号ＤSigが入力される。従って、Ｄ／Ａ変換部１０２を構成するトランジスタなどの素子は、耐圧の低いものを用いて構成することができる。また、Ｄ／Ａ変換部１０２を動作させるために供給される電圧も比較的低い電圧で足りるので、動作時に消費される電力も削減される。
【００６５】
このように、映像信号ＤSigを昇圧させずＤ／Ａ変換部１０２に入力し、Ｄ／Ａ変換部１０２の出力電圧Ｖdacによって、ドレイン側が信号線ＤＴＬに接続された電流源１０３に流れる電流を制御する。より具体的には、出力電圧Ｖdacを、ｎチャネル型の電界効果トランジスタＱLのソースが接地されて成る電流源ゲートに入力する。電界効果トランジスタＱLが飽和領域で動作するように電圧設定されているとすれば、流れるドレイン電流Ｉdsは、以下の式（１）で表される。
【００６６】
Ｉds＝ｋ・μ・（Ｖgs_QL−Ｖth_QL）2
＝ｋ・μ・（（Ｖdac−ＶSS）−Ｖth_QL）2    （１）
尚、
μ  ：実効的な移動度
Ｌ  ：チャネル長
Ｗ  ：チャネル幅
Ｖgs_QL：トランジスタＱLのゲート−ソース間電圧
Ｖth_QL：トランジスタＱLの閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００６７】
上述したように、所定の電源電圧ＶDDが一端に印加される抵抗ＲLの他端と、電流源１０３とは、データ線ＤＴＬを介して接続されている。従って、データ線ＤＴＬに供給される電圧Ｖsigは、以下の式（２）で表される。
【００６８】
Ｖsig＝ＶDD−Ｉds・ＲL    （２）
【００６９】
抵抗ＲLは、信号配線の寄生抵抗が実使用上問題とならないような高抵抗値とすることができ、半導体チップ内に一体として形成が可能なポリシリコン抵抗素子を用いて構成することが好ましい。
【００７０】
本開示に係るソースドライバによれば、Ｄ／Ａ変換部１０２からの小振幅な出力電圧Ｖdacに基づいて、これを反転して増幅した電圧Ｖsigを生成することが可能となる。
【００７１】
上述の構成にあっては、データ線ＤＴＬに供給される電圧Ｖsigを電圧ＶDDとするためには、ドレイン電流Ｉdsを「０」とすればよい。即ち、電流源１０３を構成するトランジスタＱLをカットオフさせるように、Ｖdac≦Ｖth_QLとすればよい。この状態を図７Ａに示す。この場合、電圧Ｖsigを電圧ＶDDにするために、電源回路から信号線ＤＴＬの負荷容量を充電するための過渡的な電流は流れるが、定常的な電流は流れない。
【００７２】
また、データ線ＤＴＬに供給される電圧Ｖsigを電圧ＶDDよりも低い電圧とする場合には、Ｖdac＞Ｖth_QLとすればよい。この場合、電圧Ｖsigは、上述した（２）の式で与えられる。この状態を図７Ｂに示す。
【００７３】
表示素子１０は、データ線ＤＴＬに供給される電圧が所定の電源電圧に近づくほど黒表示となるように構成された表示素子である。表示素子１０の駆動トランジスタＴＲDはｐチャネル型の電界効果トランジスタであるので、黒表示とする場合には、駆動トランジスタＴＲDが非導通状態となるように電圧ＶDDを書き込む。
【００７４】
黒表示状態にあっては、信号線ＤＴＬの負荷容量を充電するための過渡的な電流が流れるが、定常的な電流は流れない。従って、黒表示が多い映像を表示するといった場合に、消費電力の削減を一層図ることができる。例えば、シースルー用途のヘッドマウントディスプレイは、背景が観察できる状態で表示を行うといったことが前提となる。従って、表示部２の大半は黒表示となる。このような用途において消費電力の削減を一層図ることができる。
【００７５】
［第２の実施形態］
第２の実施形態も、本開示の第１の態様に係る、ソースドライバ、及び、表示装置に関する。
【００７６】
第２の実施形態に係る表示装置１Ａの模式図は、図１において表示装置１を表示装置１Ａと読み替え、ソースドライバ１００をソースドライバ１００Ａと読み替えればよい。
【００７７】
図３に示すＤ／Ａ変換部１０２は、多数のスイッチングトランジスタで構成される。従って、Ｄ／Ａ変換部１０２の回路面積は、電流源１０３の回路面積に比べて大きい。表示装置の額縁面積を小さくするには、Ｄ／Ａ変換部１０２の規模を小さくすることが望ましい。
【００７８】
そこで、第２の実施形態のソースドライバ１００Ａは、Ｄ／Ａ変換部における１つの出力部に対して複数の電流源を対応させるセレクタ回路を備えている構成とした。各電流源は、Ｄ／Ａ変換部から供給される電圧を保持する容量部を備えている。これによって、Ｄ／Ａ変換部の回路規模の縮小を図ることができる。
【００７９】
図８は、第２の実施形態の表示装置に用いられるソースドライバの構成などを説明するための模式的な回路図である。
【００８０】
図８に示すように、ソースドライバ１００Ａにあっては、複数（図では３つ）の電流源１０３Ａと、Ｄ／Ａ変換部１０２における１つの出力部とを対応させた。電流源１０３Ａを構成するｎチャネル型の電界効果トランジスタＱL1，ＱL2，ＱL3のそれぞれには、ゲート−ソース間電圧を保持するための容量部ＣL1，ＣL2，ＣL3が配されている。
【００８１】
セレクタ回路は、トランジスタＱS1，ＱS2，ＱS3によって構成されている。これらは、制御線ＳＥＬ1，ＳＥＬ2，ＳＥＬ3の信号によって、導通状態／非導通状態が制御される。
【００８２】
図９を参照して、第２の実施形態のソースドライバの動作を説明する。期間ＴＰ1ないし期間ＴＰ3において、Ｄ／Ａ変換部１０２から、容量部ＣL1，ＣL2，ＣL3に保持されるべき電圧Ｖdac1，Ｖdac2，Ｖdac3が順次出力される。そして、これに同期して制御線ＳＥＬ1，ＳＥＬ2，ＳＥＬ3から順次パルスが供給される。これによって、容量部ＣL1，ＣL2，ＣL3に電圧Ｖdac1，Ｖdac2，Ｖdac3が書き込まれる。各データ線ＤＴＬには、トランジスタＱS1，ＱS2，ＱS3に流れる電流に基づいて、上述した式（２）に示した電圧Ｖsigが供給される。その後、期間ＴＰ4において、垂直スキャナー１１０から走査線ＷＳ１に書込みパルスが供給され、表示素子１０の保持容量Ｃsに電圧Ｖsigが書き込まれる。
【００８３】
［第３の実施形態］
第３の実施形態も、本開示の第１の態様に係る、ソースドライバ、及び、表示装置に関する。第３の実施形態は、第２の実施形態の変形である。
【００８４】
第３の実施形態に係る表示装置１Ｂの模式図は、図１において表示装置１を表示装置１Ｂと読み替え、ソースドライバ１００をソースドライバ１００Ｂと読み替えればよい。
【００８５】
第２の実施形態にあっては、Ｄ／Ａ変換部１０２における１つの出力部と、セレクタを構成するトランジスタＱS1，ＱS2，ＱS3との間が定常的に配線で接続されている。従って、Ｄ／Ａ変換部１０２の出力負荷が大きい。
【００８６】
これに対して、第３の実施形態にあっては、Ｄ／Ａ変換部１０２における１つの出力部と、セレクタを構成するトランジスタＱS1，ＱS2，ＱS3との間に、更に列選択用のスイッチＳＷ1，ＳＷ2，ＳＷ3が配されている。これを用いて、各列に時分割で電圧Ｖdacを書き込んだ後、電流源のゲートに接続された制御線ＷＰ１によって一括に書き込む。
【００８７】
［第４の実施形態］
第４の実施形態も、本開示の第１の態様に係る、ソースドライバ、及び、表示装置に関する。
【００８８】
第１ないし第３の実施形態において説明した電流源を構成するトランジスタＱLについては、トランジスタＱL毎に閾値電圧Ｖth_QLがばらつくことは避けられない。従って、電圧Ｖdacが同じであっても、上述した式（１）に示すドレイン電流Ｉdsの値はばらつく。これによって、表示部２においてランダムな縦スジが視認されることが考えられる。
【００８９】
第４の実施形態にあっては、電流源は、電界効果トランジスタから構成されており、更に、電界効果トランジスタの特性ばらつきを補正する補正回路を備えている。補正回路は、電界効果トランジスタの閾値電圧の値に応じた補正を行う。より具体的には、補正回路は、電界効果トランジスタのゲート−ソース間に接続される容量部に、電界効果トランジスタの閾値電圧の値に応じて補正された電圧を保持させる。
【００９０】
第４の実施形態に係る表示装置１Ｃの模式図は、図１において表示装置１を表示装置１Ｃと読み替え、ソースドライバ１００をソースドライバ１００Ｃと読み替えればよい。
【００９１】
図１１は、第４の実施形態の表示装置に用いられるソースドライバの構成などを説明するための模式的な回路図である。尚、図１１では、ソースドライバ１００Ｃを構成する電流源１０３Ｃの部分を示した。Ｄ／Ａ変換部１０２との接続態様として、図８や図１０を参照して説明した接続態様を取り得る。
【００９２】
電界効果トランジスタの特性ばらつきを補正する補正回路は、セレクタを構成するトランジスタＱS，基準電圧ＶSSの給電線とトランジスタＱLの他方のソース／ドレイン領域との接続を制御するためのトランジスタＱD、基準電圧ＶSSの給電線とトランジスタＱLの他方のソース／ドレイン領域との間に配された容量ＣDから成る。
【００９３】
トランジスタＱS，ＱDは、ｎチャネル型の電界効果トランジスタから構成されている。これらの導通状態／費導通状態は、制御線ＷＰ１，ＷＰ２によって制御される。
【００９４】
図１２は、図１１に示すソースドライバの動作を説明するための模式的なグラフである。
【００９５】
［期間ＴＰ1］
この期間の始期において、制御線ＷＰ１がハイレベルに切り換えられる。制御線ＷＰ２はハイレベルを維持する。Ｄ／Ａ変換部１０２は、後述する［期間ＴＰ3］の終期まで、出力電圧Ｖdacとして初期化用の電圧Ｖ１を出力する。
【００９６】
トランジスタＱS，ＱDは共に導通状態である。従って、トランジスタＱLにおいて、ゲート電圧Ｖg_QL＝電圧Ｖ１、ソース電圧Ｖs_QL＝電圧ＶSSである。従って、トランジスタＱLのゲート−ソース間電圧Ｖgs_QLは（Ｖ１−ＶSS）となる。尚、この状態においてＶgs_QL＞Ｖth_QLといった条件を満たすように、電圧Ｖ１の値は設定されているとする。例えば、ＶSSが０ボルト、Ｖth_QLが約３ボルトであるとすれば、電圧Ｖ１を５〜１０ボルト程度の値に設定すればよい。
【００９７】
［期間ＴＰ2］
この期間の始期において、制御線ＷＰ２がローレベルに切り換えられる。制御線ＷＰ１はハイレベルを維持する。トランジスタＱSは導通状態、トランジスタＱDは非導通状態である。
【００９８】
トランジスタＱLのゲート電圧Ｖg_QLは電圧Ｖ１を維持する。一方、トランジスタＱLのゲート−ソース間電圧Ｖgs_QLは閾値電圧Ｖth_QLを超えているので、トランジスタＱLには電流が流れ、ソース電圧Ｖs_QLが上昇する。ゲート−ソース間電圧Ｖgs_QLが閾値電圧Ｖth_QLに達すると、トランジスタＱLは非導通状態となる。このとき、ソース電圧Ｖs_QLは（Ｖ１−Ｖth_QL）である。
【００９９】
［期間ＴＰ3］
この期間の始期において、制御線ＷＰ１がローレベルに切り換えられる。制御線ＷＰ２はローレベルを維持する。
【０１００】
トランジスタＱS，ＱDは共に非導通状態である。従前のゲート−ソース間電圧Ｖgs_QLが容量部ＣLで保持されているので、［期間ＴＰ2］においてトランジスタＱLが非導通状態に達しているとすれば、ゲート電圧Ｖg_QLおよびソース電圧Ｖs_QLは特に変化しない。
【０１０１】
［期間ＴＰ4］
この期間の始期において、Ｄ／Ａ変換部１０２は、表示すべき映像の階調値に応じた電圧Ｖ２を出力する。また、制御線ＷＰ１，ＷＰ２はローレベルを維持する。
【０１０２】
［期間ＴＰ3］において説明したのと同様に、［期間ＴＰ2］においてトランジスタＱLが非導通状態に達しているとすれば、ゲート電圧Ｖg_QLおよびソース電圧Ｖs_QLは特に変化しない。
【０１０３】
［期間ＴＰ5］
この期間の間において、制御線ＷＰ１がハイレベルに切り換えられる。制御線ＷＰ２はローレベルを維持する。
【０１０４】
トランジスタＱSは導通状態、トランジスタＱDは非導通状態である。トランジスタＱLのゲートには電圧Ｖ２が印加される。トランジスタＱLのゲート−ソース間電圧Ｖgs_QLが閾値電圧Ｖth_QLを超えるので、トランジスタＱLには電流が流れ、結果として、ソース電圧Ｖs_QLが上昇する。上昇分をΔＶで表す。
【０１０５】
［期間ＴＰ6］
この期間の始期において、制御線ＷＰ１がローレベルに切り換えられる。制御線ＷＰ２はローレベルを維持する。
【０１０６】
トランジスタＱS，ＱDは非導通状態である。このとき、トランジスタＱLのゲート−ソース間電圧Ｖgs_QLは、以下の式（３）で表される。
【０１０７】
Ｖgs_QL＝Ｖ２＋Ｖth_QL−ΔＶ    （３）
【０１０８】
従って、電界効果トランジスタＱLのゲート−ソース間に接続される容量部ＣLに、電界効果トランジスタＱLの閾値電圧Ｖth_QLの値に応じて補正された電圧が保持される。
【０１０９】
上述した電位の上昇分ΔＶについて説明する。［期間ＴＰ5］においてトランジスタＱLを流れる電流が大きいほど、ΔＶは大きくなる。トランジスタＱLを流れる電流は移動度μに比例するので、結局、トランジスタＱLの移動度μの値が大きいほど、ΔＶは大きくなるといった傾向を示す。
【０１１０】
［期間ＴＰ7］
この期間の始期において、制御線ＷＰ２がハイレベルに切り換えられる。制御線ＷＰ1はローレベルを維持する。
【０１１１】
トランジスタＱSは非導通状態、トランジスタＱDは導通状態である。トランジスタＱLには、電流が流れる。また、ソース電圧Ｖs_QLは、基準電圧ＶSSとなる。容量ＣL1には上述した式（３）で示した電圧が保持されているので、ブートストラップ回路と同様の現象が起こる。即ち、ゲート−ソース間電圧Ｖgs_QLを保った状態で、ゲート電圧Ｖg_QLも変化する。
【０１１２】
トランジスタＱLに流れるドレイン電流は、上述した式（３）と式（１）に基づいて、以下の式（４）のように表される。
【０１１３】
Ｉds＝ｋ・μ・（（Ｖ２＋Ｖth_QL−ΔＶ）−Ｖth_QL）2
＝ｋ・μ・（Ｖ２−ΔＶ）2    （４）
【０１１４】
従って、トランジスタＱLを流れる電流Ｉdsは、Ｄ／Ａ変換部１０２からの書込み用の電圧Ｖ２の値から、トランジスタＱLの移動度μに起因した上昇分ΔＶの値を減じた値の２乗に比例し、閾値電圧Ｖth_QLには依存しない。従って、閾値電圧Ｖth_QLのばらつきは、ドレイン電流Ｉdsに影響をあたえない。
【０１１５】
しかも、移動度μの大きなトランジスタＱLほどΔＶが大きくなるので、式（４）において、移動度μの値が大きくなると（Ｖ２−ΔＶ）2の値が小さくなるといった関係にある。これによって、移動度μのばらつき（更には、ｋのばらつき）に起因するドレイン電流のばらつきをも補正することができる。
【０１１６】
尚、トランジスタＱDを非導通状態とすると、トランジスタＱLのソースと基準電圧ＶSSは切り離される。ＭＯＳトランジスタから成る回路を用いて上述した駆動を行う際、ボディとソースの電位差による基板バイアス効果により、トランジスタＱDの導通状態と非導通状態とで、トランジスタＱLの閾値電圧が変化する。従って、電流源を構成するトランジスタＱLはウェル分離を行い、ウェル電位とソース電位を一致させ、基板バイアス効果の影響をなくすよう構成することが好ましい。
【０１１７】
［第５の実施形態］
第５の実施形態も、本開示の第１の態様に係る、ソースドライバ、及び、表示装置に関する。
【０１１８】
第５の実施形態に係る表示装置１Ｄの模式図は、図１において表示装置１を表示装置１Ｄと読み替え、ソースドライバ１００をソースドライバ１００Ｄと読み替えればよい。
【０１１９】
上述した第４の実施形態においては、図１２に示す［期間ＴＰ5］において表示すべき映像の階調値に応じた電圧を書き込む。また、このときにトランジスタＱLのソース電圧Ｖs_QLを上昇させることで、移動度μのばらつきによる影響を補償するといったことを行っている。
【０１２０】
しかしながら、オン電流特性の優れたトランジスタを用いて電流源を構成する場合には、図１２に示す［期間ＴＰ5］において急峻にソース電圧Ｖs_QLが上昇してしまい、パルス幅を極端に狭くしないと動作に支障を来たすなどといったことも考えられる。図１１に示す容量ＣDを大容量にすればソース電圧Ｖs_QLの上昇を緩やかにすることはできるが、回路規模の増大を招く。
【０１２１】
そこで、第５の実施形態にあっては、表示すべき映像の階調値に応じた電圧を書き込む際の、トランジスタＱLのソース電圧Ｖs_QLの上昇を防ぐといった構成とした。
【０１２２】
図１３は、第５の実施形態の表示装置に用いられるソースドライバの構成などを説明するための模式的な回路図である。尚、図１３では、ソースドライバ１００Ｄを構成する電流源１０３Ｄの部分を示した。Ｄ／Ａ変換部１０２との接続態様として、図８や図１０を参照して説明した接続態様を取り得る。
【０１２３】
図１３に示すように、電流源１０３Ｄは、図１１に示す電流源１０３Ｃに対して、トランジスタＱTを付加したといった構成である。トランジスタＱTは、ｎチャネル型の電界効果トランジスタから構成されている。この導通状態／費導通状態は、制御線ＷＰ３によって制御される。
【０１２４】
図１４は、図１３に示すソースドライバの動作を説明するための模式的なグラフである。
【０１２５】
［期間ＴＰ1］ないし［期間ＴＰ3］
この期間は制御線ＷＰ３がハイレベルであり、トランジスタＱTは導通状態である点を除く他、図１２を参照して第４の実施形態において説明した動作と同様である。従って、説明は省略する。
【０１２６】
［期間ＴＰ4］ないし［期間ＴＰ7］
この期間は制御線ＷＰ３がローレベルであり、トランジスタＱTは非導通状態である点を除く他、基本的には、図１２を参照して第４の実施形態において説明した動作と同様である。
【０１２７】
第４の実施形態では、［期間ＴＰ5］において表示すべき映像の階調値に応じた電圧を書き込む、また、このときにトランジスタＱLに電流を流すことでソース電圧を上昇させた。第５の実施形態では、トランジスタＱTは非導通状態であるので、トランジスタＱLに電流は流れない。
【０１２８】
尚、［期間ＴＰ5］の始期においてゲート電圧が電圧Ｖ１から電圧Ｖ２に変化するので、カップリングによってソース電圧Ｖs_QLも多少変化する。図１４では、カップリングによる影響があるとして波形を記した。
【０１２９】
［期間ＴＰ8］
この期間の始期において制御線ＷＰ３がハイレベルに切り替えられる。トランジスタＱTは導通状態である。基本的には、上述した式（４）からΔＶを排除した形のドレイン電流が流れる。
【０１３０】
［電子機器］
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）として用いることができる。一例として、例えば、テレビジョンセット、デジタルスチルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラ、ヘッドマウントディスプレイ（頭部装着型ディスプレイ）等の表示部として用いることができる。
【０１３１】
本開示の表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やフレキシブルプリントサーキット（ＦＰＣ）などが設けられていてもよい。以下に、本開示の表示装置を用いる電子機器の具体例として、デジタルスチルカメラ及びヘッドマウントディスプレイを例示する。但し、ここで例示する具体例は一例に過ぎず、これに限られるものではない。
【０１３２】
（具体例１）
図１５は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図１５Ａにその正面図を示し、図１５Ｂにその背面図を示す。レンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、例えば、カメラ本体部（カメラボディ）３１１の正面右側に交換式の撮影レンズユニット（交換レンズ）３１２を有し、正面左側に撮影者が把持するためのグリップ部３１３を有している。
【０１３３】
そして、カメラ本体部３１１の背面略中央にはモニタ３１４が設けられている。モニタ３１４の上部には、ビューファインダ（接眼窓）３１５が設けられている。撮影者は、ビューファインダ３１５を覗くことによって、撮影レンズユニット３１２から導かれた被写体の光像を視認して構図決定を行うことが可能である。
【０１３４】
上記の構成のレンズ交換式一眼レフレックスタイプのデジタルスチルカメラにおいて、そのビューファインダ３１５として本開示の表示装置を用いることができる。すなわち、本例に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、そのビューファインダ３１５として本開示の表示装置を用いることによって作製される。
【０１３５】
（具体例２）
図１６は、ヘッドマウントディスプレイの外観図である。ヘッドマウントディスプレイは、例えば、眼鏡形の表示部４１１の両側に、使用者の頭部に装着するための耳掛け部４１２を有している。このヘッドマウントディスプレイにおいて、その表示部４１１として本開示の表示装置を用いることができる。すなわち、本例に係るヘッドマウントディスプレイは、その表示部４１１として本開示の表示装置を用いることによって作製される。
【０１３６】
（具体例３）
図１７は、シースルーヘッドマウントディスプレイの外観図である。シースルーヘッドマウントディスプレイ５１１は、本体部５１２、アーム５１３および鏡筒５１４で構成される。
【０１３７】
本体部５１２は、アーム５１３および眼鏡５００と接続される。具体的には、本体部５１２の長辺方向の端部はアーム５１３と結合され、本体部５１２の側面の一側は接続部材を介して眼鏡５００と連結される。なお、本体部５１２は、直接的に人体の頭部に装着されてもよい。
【０１３８】
本体部５１２は、シースルーヘッドマウントディスプレイ５１１の動作を制御するための制御基板や、表示部を内蔵する。アーム５１３は、本体部５１２と鏡筒５１４とを接続させ、鏡筒５１４を支える。具体的には、アーム５１３は、本体部５１２の端部および鏡筒５１４の端部とそれぞれ結合され、鏡筒５１４を固定する。また、アーム５１３は、本体部５１２から鏡筒５１４に提供される画像に係るデータを通信するための信号線を内蔵する。
【０１３９】
鏡筒５１４は、本体部５１２からアーム５１３を経由して提供される画像光を、接眼レンズを通じて、シースルーヘッドマウントディスプレイ５１１を装着するユーザの目に向かって投射する。このシースルーヘッドマウントディスプレイ５１１において、本体部５１２の表示部に、本開示の表示装置を用いることができる。
【０１４０】
［その他］
なお、本開示の技術は以下のような構成も取ることができる。
［Ａ１］
映像信号の階調値に応じた電圧を、表示部のデータ線に供給するために用いられるソースドライバであって、
所定の電源電圧が一端に印加される抵抗、及び、
抵抗の他端に接続される、映像信号の階調値に応じて電流量が制御される電流源、
を備えており、
映像信号の階調値に応じた電圧が、抵抗の他端から供給される、
ソースドライバ。
［Ａ２］
抵抗の他端と電流源とは、データ線を介して接続されている、
上記［Ａ１］に記載のソースドライバ。
［Ａ３］
抵抗の他端と電流源との接続点に、データ線が接続されている、
上記［Ａ１］に記載のソースドライバ。
［Ａ４］
電流源の電流量は、映像信号の階調値に応じた電圧を出力するＤ／Ａ変換部の出力電圧によって制御される、
上記［Ａ１］ないし［Ａ３］に記載のソースドライバ。
［Ａ５］
Ｄ／Ａ変換部における１つの出力部に対して複数の電流源を対応させるセレクタ回路を備えている、
上記［Ａ４］に記載のソースドライバ。
［Ａ６］
各電流源は、Ｄ／Ａ変換部から供給される電圧を保持する容量部を備えている、
上記［Ａ５］に記載のソースドライバ。
［Ａ７］
電流源はトランジスタから構成されている、
上記［Ａ１］ないし［Ａ６］に記載のソースドライバ。
［Ａ８］
電流源は、電界効果トランジスタから構成されており、更に、電界効果トランジスタの特性ばらつきを補正する補正回路を備えている、
上記［Ａ７］に記載のソースドライバ。
［Ａ９］
補正回路は、電界効果トランジスタの閾値電圧の値に応じた補正を行う、
上記［Ａ８］に記載のソースドライバ。
［Ａ１０］
補正回路は、電界効果トランジスタのゲート−ソース間に接続される容量部に、電界効果トランジスタの閾値電圧の値に応じて補正された電圧を保持させる、
上記［Ａ９］に記載のソースドライバ。
［Ｂ１］
表示部と、映像信号の階調値に応じた電圧を表示部のデータ線に供給するために用いられるソースドライバとを含んでおり、
ソースドライバは、
所定の電源電圧が一端に印加される抵抗、及び、
抵抗の他端に接続される、映像信号の階調値に応じて電流量が制御される電流源、
を備えており、
映像信号の階調値に応じた電圧が、抵抗の他端からデータ線に供給される、
表示装置。
［Ｂ２］
表示部には、データ線に供給される電圧が所定の電源電圧に近づくほど黒表示となるように構成された表示素子が配されている、
上記［Ｂ１］に記載の表示装置。
［Ｂ３］
表示素子は、
電流駆動型の発光部、
データ線から供給される電圧を保持する保持容量、及び、
保持容量が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、
を少なくとも含んでいる、
上記［Ｂ２］に記載の表示装置。
［Ｂ４］
抵抗の他端と電流源とは、データ線を介して接続されている、
上記［Ｂ１］ないし［Ｂ３］に記載の表示装置。
［Ｂ５］
抵抗の他端と電流源との接続点に、データ線が接続されている、
上記［Ｂ１］ないし［Ｂ３］に記載の表示装置。
［Ｂ６］
電流源の電流量は、映像信号の階調値に応じた電圧を出力するＤ／Ａ変換部の出力電圧によって制御される、
上記［Ｂ１］ないし［Ｂ５］に記載の表示装置。
［Ｂ７］
Ｄ／Ａ変換部における１つの出力部に対して複数の電流源を対応させるセレクタ回路を備えている、
上記［Ｂ６］に記載の表示装置。
［Ｂ８］
各電流源は、Ｄ／Ａ変換部から供給される電圧を保持する容量部を備えている、
上記［Ｂ７］に記載の表示装置。
［Ｂ９］
電流源はトランジスタから構成されている、
上記［Ｂ１］ないし［Ｂ８］に記載の表示装置。
［Ｂ１０］
電流源は、電界効果トランジスタから構成されており、更に、電界効果トランジスタの特性ばらつきを補正する補正回路を備えている、
上記［Ｂ９］に記載の表示装置。
［Ｂ１１］
補正回路は、電界効果トランジスタの閾値電圧の値に応じた補正を行う、
上記［Ｂ１０］に記載の表示装置。
［Ｂ１２］
補正回路は、電界効果トランジスタのゲート−ソース間に接続される容量部に、電界効果トランジスタの閾値電圧の値に応じて補正された電圧を保持させる、
上記［Ｂ１１］に記載の表示装置。
［Ｃ１］
表示装置を備えた電子機器であって、
表示装置は、表示部と、映像信号の階調値に応じた電圧を表示部のデータ線に供給するために用いられるソースドライバとを含んでおり、
ソースドライバは、
所定の電源電圧が一端に印加される抵抗、及び、
抵抗の他端に接続される、映像信号の階調値に応じて電流量が制御される電流源、
を備えており、
映像信号の階調値に応じた電圧が、抵抗の他端からデータ線に供給される、
電子機器。
［Ｃ２］
表示部には、データ線に供給される電圧が所定の電源電圧に近づくほど黒表示となるように構成された表示素子が配されている、
上記［Ｃ１］に記載の電子機器。
［Ｃ３］
表示素子は、
電流駆動型の発光部、
データ線から供給される電圧を保持する保持容量、及び、
保持容量が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、
を少なくとも含んでいる、
上記［Ｃ２］に記載の電子機器。
［Ｃ４］
抵抗の他端と電流源とは、データ線を介して接続されている、
上記［Ｃ１］ないし［Ｃ３］に記載の電子機器。
［Ｃ５］
抵抗の他端と電流源との接続点に、データ線が接続されている、
上記［Ｃ１］ないし［Ｃ３］に記載の電子機器。
［Ｃ６］
電流源の電流量は、映像信号の階調値に応じた電圧を出力するＤ／Ａ変換部の出力電圧によって制御される、
上記［Ｃ１］ないし［Ｃ５］に記載の電子機器。
［Ｃ７］
Ｄ／Ａ変換部における１つの出力部に対して複数の電流源を対応させるセレクタ回路を備えている、
上記［Ｃ６］に記載の電子機器。
［Ｃ８］
各電流源は、Ｄ／Ａ変換部から供給される電圧を保持する容量部を備えている、
上記［Ｃ７］に記載の電子機器。
［Ｃ９］
電流源はトランジスタから構成されている、
上記［Ｃ１］ないし［Ｃ８］に記載の電子機器。
［Ｃ１０］
電流源は、電界効果トランジスタから構成されており、更に、電界効果トランジスタの特性ばらつきを補正する補正回路を備えている、
上記［Ｃ９］に記載の電子機器。
［Ｃ１１］
補正回路は、電界効果トランジスタの閾値電圧の値に応じた補正を行う、
上記［Ｃ１０］に記載の電子機器。
［Ｃ１２］
補正回路は、電界効果トランジスタのゲート−ソース間に接続される容量部に、電界効果トランジスタの閾値電圧の値に応じて補正された電圧を保持させる、
上記［Ｃ１１］に記載の電子機器。
【符号の説明】
【０１４１】
１，１Ａ，１Ｂ，１Ｃ，１Ｄ・・・表示装置、２・・・表示パネル、１０・・・表示素子、２１・・・支持体、２２・・・透明な基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３４・・・チャネル形成領域、３５Ａ・・・一方のソース／ドレイン領域、３５Ｂ・・・他方のソース／ドレイン領域、３６・・・一方の電極、３７・・・他方の電極、３８，３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層、及び、電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００，９００・・・ソースドライバ、１０１，９０１・・・シフトレジスタ部、１０２，９０２・・・Ｄ／Ａ変換部、１０３，１０３Ａ，１０３Ｂ，１０３Ｃ，１０３Ｄ・・・電流源、９０３・・・ボルテージフォロワアンプ、９０４・・・レベルシフタ部、９０５・・・セレクタ回路、ＴＲW・・・書込みトランジスタ、ＴＲD・・・駆動トランジスタ、ＣS・・・容量部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部、ＣEL・・・発光部ＥＬＰの容量、Ｃsub・・・補助容量、ＱL，ＱL1，ＱL2，ＱL3・・・電流源を構成するトランジスタ、ＲL・・・抵抗、ＣL，ＣD・・・容量、ＱS，ＱS1，ＱS2，ＱS3，ＱD・・・スイッチングに用いられるトランジスタ、Ｑ11，Ｑ12，Ｑ13，Ｑ14，Ｑ15，ＣG・・・ボルテージフォロワアンプを構成するトランジスタと容量、ＷＳ１・・・走査線、ＤＴＬ・・・データ線、ＰＳ１・・・給電線、ＰＳ２・・・共通給電線、ＷＰ１，ＷＰ２，ＷＰ３・・・制御線、３１１・・・カメラ本体部、３１２・・・撮影レンズユニット、３１３・・・グリップ部、３１４・・・モニタ、３１５・・・ビューファインダ、５００・・・眼鏡、５１１・・・シースルーヘッドマウントディスプレイ、５１２・・・本体部、５１３・・・アーム、５１４・・・鏡筒
【図１】
2017151197.tif 000003
【図２】
2017151197.tif 000004
【図３】
2017151197.tif 000005
【図４】
2017151197.tif 000006
【図５】
2017151197.tif 000007
【図６】
2017151197.tif 000008
【図７】
2017151197.tif 000009
【図８】
2017151197.tif 000010
【図９】
2017151197.tif 000011
【図１０】
2017151197.tif 000012
【図１１】
2017151197.tif 000013
【図１２】
2017151197.tif 000014
【図１３】
2017151197.tif 000015
【図１４】
2017151197.tif 000016
【図１５】
2017151197.tif 000017
【図１６】
2017151197.tif 000018
【図１７】
2017151197.tif 000019