(57)【要約】【課題】  ＺＶＳを開始する出力電力を下げることができ、スイッチング回路及びトランスにおける損失や発生するノイズを低減させることができるＤＣ―ＤＣコンバータを提供すること。【解決手段】  入力電源と、一次巻線及び二次巻線を備えたトランスと、一次巻線に直列に接続されたゼロ電圧スイッチング用の共振コイルと、一次巻線及び共振コイルからなる直列回路に接続されたスイッチング回路と、二次巻線に設けられダイオードを備えた整流回路とを具備したＤＣ−ＤＣコンバータにおいて、一次巻線に対する二次巻線の巻数比ｎは１以上であり、一次巻線と共振コイルとの接続点と入力電圧の一端との間に第１ダイオードを介挿し、且つ、記一次巻線と上記共振コイルとの接続点と入力電圧の他端との間に第２ダイオードを介挿するようにしたもの。【選択図】  図１
2017175793.tif 000002
【特許請求の範囲】
【請求項１】
入力電源と、
一次巻線及び二次巻線を備えたトランスと、
上記一次巻線に直列に接続されたゼロ電圧スイッチング用の共振コイルと、
上記一次巻線及び上記共振コイルからなる直列回路に接続されたスイッチング回路と、
上記二次巻線に設けられダイオードを備えた整流回路と、
を具備したＤＣ―ＤＣコンバータにおいて、
上記一次巻線に対する上記二次巻線の巻数比ｎは１以上であり、
上記一次巻線と上記共振コイルとの接続点と上記入力電圧の一端との間に第１ダイオードを介挿し、且つ、上記記一次巻線と上記共振コイルとの接続点と上記入力電圧の他端との間に第２ダイオードを介挿するようにしたことを特徴とするＤＣ―ＤＣコンバータ。
【請求項２】
請求項１記載のＤＣ−ＤＣコンバータにおいて、
上記スイッチング回路はフルブリッジ方式であることを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
請求項１又は請求項２記載のＤＣ−ＤＣコンバータにおいて、
上記整流回路は４個のダイオードを備えた非センタータップ方式の整流回路であることを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
請求項１又は請求項２記載のＤＣ−ＤＣコンバータにおいて、
上記整流回路はセンタータップ方式の整流回路であることを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電源から出力に対して絶縁して電力を伝送するＤＣ−ＤＣコンバータに係り、特に、ゼロ電圧スイッチング（Ｚｅｒｏ  Ｖｏｌｔａｇｅ  Ｓｗｔｃｈｉｎｇ、以下、「ＺＶＳ」という。）を開始する出力電力を下げ、それによって、スイッチング回路及びトランスにおける損失や発生するノイズを低減させることができるように工夫したものに関する。
【背景技術】
【０００２】
ＤＣ―ＤＣコンバータは、例えば、図５に示すような回路構成をなしている。まず、入力電源ＥｉがあるとともにトランスＴ２０１がある。上記トランスＴ２０１は一次側の一次巻線Ｎ３と二次側の二次巻線Ｎ４が対向・配置された構成になっている。上記一次巻線Ｎ３にはＺＶＳ用の共振コイルＬ２０３が直列に接続されている。又、上記一次巻線Ｎ３及び上記共振コイルＬ２０３からなる直列回路にはフルブリッジ方式のスイッチング回路１が接続されている。
【０００３】
上記フルブリッジ方式のスイッチング回路１は、スイッチング素子Ｑ２０１とスイッチング素子Ｑ２０２からなる直列回路と、スイッチング素子Ｑ２０３とスイッチング素子Ｑ２０４からなる直列回路とから構成されていて、これら二つの直列回路が入力電源Ｅｉの両端に接続された構成になっている。
【０００４】
上記スイッチング素子Ｑ２０１は、スイッチＳＷ２０１と寄生ダイオードＤｑ２０１と寄生容量Ｃｑ２０１とから構成されており、パルス発生器Ｐ２０１によりスイッチング素子Ｑ２０１を駆動する構成になっている。上記スイッチング素子Ｑ２０２は、スイッチＳＷ２０２と寄生ダイオードＤｑ２０２と寄生容量Ｃｑ２０２とから構成されており、パルス発生器Ｐ２０２によりスイッチング素子Ｑ２０２を駆動する構成になっている。上記スイッチング素子Ｑ２０３は、スイッチＳＷ２０３と寄生ダイオードＤｑ２０３と寄生容量Ｃｑ２０３とから構成されており、パルス発生器Ｐ２０３によりスイッチング素子Ｑ２０３を駆動する構成になっている。上記スイッチング素子Ｑ２０４は、スイッチＳＷ２０４と寄生ダイオードＤｑ２０４と寄生容量Ｃｑ２０４とから構成されており、パルス発生器Ｐ２０４によりスイッチング素子Ｑ２０４を駆動する構成になっている。
【０００５】
又、図５には、リーケージインダクタンスＬｌｋが表示されており、このリーケージインダクタンスＬｌｋは、上記トランスＴ２０１において、一次巻線Ｎ３と二次巻線Ｎ４の結合係数が小さくてその一部が変圧作用に寄与せず、その結果、共振コイルＬ２０３と等価な成分として生じたものを意味している。又、図５には、トランスＴ２０１の分布容量Ｃｔも表示されている。
尚、分布容量とは、トランスやコイルの巻線内に分布定数的に存在する静電容量を意味する。又、図中符号Ｌｔは上記トランスＴ２０１の励磁インダクタンスを示す。
【０００６】
又、上記二次巻線Ｎ４には整流回路３が接続されている。この整流回路３は次のような構成をなしている。まず、整流ダイオードＤ２０７と整流ダイオードＤ２０８からなる直列回路があり、同様に、整流ダイオードＤ２２４と整流ダイオードＤ２２５からなる直列回路がある。
【０００７】
又、上記二次巻線Ｎ４の一端は上記整流ダイオードＤ２０７と整流ダイオードＤ２０８からなる直列回路に接続されており、他端は上記整流ダイオードＤ２２４と整流ダイオードＤ２２５からなる直列回路に接続されている。
【０００８】
又、上記整流ダイオードＤ２０７には、抵抗Ｒｄ２０７とコンデンサＣｄ２０７からなる直列回路が並列に接続されている。又、上記整流ダイオードＤ２０８には抵抗Ｒｄ２０８とコンデンサＣｄ２０８が直列に接続されている。
【０００９】
又、上記整流ダイオードＤ２２４には、抵抗Ｒｄ２２４とコンデンサＣｄ２２４からなる直列回路が並列に接続されている。又、上記整流ダイオードＤ２２５には、抵抗Ｒｄ２２５とコンデンサＣｄ２２５からなる直列回路が並列に接続されている。
上記抵抗Ｒｄ２０７とコンデンサＣｄ２０７、抵抗Ｒｄ２０８とコンデンサＣｄ２０８，抵抗Ｒｄ２２４とコンデンサＣｄ２２４、抵抗Ｒｄ２２５とコンデンサＣｄ２２２５の４組のＣＲ回路は、整流ダイオードＤ２０７、Ｄ２０８、Ｄ２２４、Ｄ２２５のスナバ回路である。
又、図５においては、整流ダイオードＤ２０７の寄生容量Ｃｊ２０７、整流ダイオードＤ２０８の寄生容量Ｃｊ２０８、整流ダイオードＤ２２４の寄生容量Ｃｊ２２４、整流ダイオードＤ２２５の寄生容量Ｃｊ２２５が表示されている。
尚、寄生容量とは、電子部品の内部或いは電子回路の中で、設計意図とは無関係に、物理的な構造に起因して寄生的に存在する容量を意味する。
【００１０】
又、コイルＬ２０４と抵抗Ｒｄが直列に接続されているとともに、抵抗ＲｄにはコンデンサＣｄが並列に接続されている。
尚、図５においては、コイルＬ２０４の分布容量Ｃｌ２０４が表示されている。
【００１１】
この種のＤＣ−ＤＣコンバータの構成を開示するものとして、例えば、特許文献１、特許文献２、特許文献３、特許文献４、特許文献５、等がある。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平１１−１５５２８３号公報
【特許文献２】特開２００５−１６８２６６号公報
【特許文献３】特開２００３−１８９６０３号公報
【特許文献４】特開平７−１０７７４３号公報
【特許文献５】特許第４０１３９９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上記従来の構成によると次のような問題があった。
すなわち、寄生容量Ｃｊ２０７、Ｃｊ２０８、Ｃｊ２２４、Ｃｊ２２５、分布容量Ｃｔ、Ｃｌ２０４、さらには、整流ダイオードのスナバ回路の容量Ｃｄ２０７、Ｃｄ２０８、Ｃｄ２２４、Ｃｄ２２５が大きい場合には、後行でスイッチングする対の素子（以下、「遅れレグ」という。）のＺＶＳ開始出力電力が大きくなってしまい、それに起因して、スイッチング素子Ｑ２０１、Ｑ２０２、Ｑ２０３、Ｑ２０４、トランスＴ２０１における損失や発生するノイズが増大してしまうという問題があった。
【００１４】
以下、この点に関して詳しく説明する。
まず、「遅れレグ」、「進みレグ」について説明する。図６は、図５に示したＤＣ―ＤＣコンバータのパルス発生器Ｐ２０１、Ｐ２０２、Ｐ２０３、Ｐ２０４のオン・オフ動作のタイミングを示すタイミングチャートである。
図６において、パルス発生器Ｐ２０１とパルス発生器Ｐ２０４のフェーズシフト「１」で、遅れてターンオン・ターンオフするのはパルス発生器Ｐ２０１で駆動するスイッチング素子Ｑ２０１である。
同様に、パルス発生器Ｐ２０２とパルス発生器Ｐ２０３のフェーズシフト「２」で、遅れてターンオン・ターンオフするのはパルス発生器Ｐ２０２で駆動するスイッチング素子Ｑ２０２である。
上記のように、遅れてターンオン・ターンオフするスイッチング素子Ｑ２０１、スイッチング素子Ｑ２０２を「遅れレグ」、他方、スイッチング素子Ｑ２０３、スイッチング素子Ｑ２０４を「進みレグ」と呼ぶ。
【００１５】
上記「遅れレグ」のＺＶＳであるが、共振容量Ｃｒの持つエネルギを共振インダクタンスＬｒが持つエネルギで充放電することにより実現される。つまり、ＺＶＳ動作するときの共振開始直前に共振コイルＬ２０３を流れる電流ＩＬは次の式（Ｉ）が成立する必要がある。
１／２・Ｃｒ・Ｖｉ２＜１／２・Ｌｒ・ＩＬ２---（Ｉ）
但し、
Ｃｒ：共振容量
Ｖｉ：入力電源
Ｌｒ：共振インダクタンス
ＩＬ：共振コイルＬ２０３を流れる電流
共振コイルＬ２０３を流れる電流は基本的に出力電力と比例するため、式（Ｉ）を満たす共振コイルＬ２０３を流れる電流ＩＬも出力電力に関連する。式（Ｉ）が等号になるときの出力電力をＺＶＳ開始出力電力と呼ぶ。
尚、共振容量Ｃｒ、共振インダクタンスＬｒは、次の式（ＩＩ）、（ＩＩＩ）に示すようなものである。
Ｃｒ＝Ｃｑ２０１＋Ｃｑ２０２―――（ＩＩ）
但し、
Ｃｒ      ：共振容量
Ｃｑ２０１：コンデンサＣｑ２０１の容量
Ｃｑ２０２：コンデンサＣｑ２０２の容量
Ｌｒ＝Ｌ２０３＋Ｌｌｋ      ―――（ＩＩＩ）
但し、
Ｌｒ    ：共振インダクタンス
Ｌ２０３：共振コイル２０３のインダクタンス
Ｌｌｋ  ：トランスＴ２０１のリーケージインダクタンス
【００１６】
図７に、スイッチＳＷ２０２がターンオフする前の電流（図７中太線矢印＋点線矢印で示す。）、スイッチＳＷ２０２がターンオフした後の電流（太線矢印＋二重線矢印で示す。）、スイッチＳＷ２０１がターンオンした後の電流（太線矢印＋一点鎖線矢印で示す。）をそれぞれ示す。
スイッチＳＷ２０２のターンオフで共振インダクタンスＬｒと寄生容量Ｃｑ２０１、Ｃｑ２０２の共振が始まるため、スイッチング素子Ｑ２０２はＺＶＳでターンオフする。さらに、既に説明した式（Ｉ）が成立していれば、寄生容量Ｃｑ２０１が０Ｖまで放電されるので、この放電を待って、スイッチＳＷ２０１をターンオンすることで、スイッチング素子Ｑ２０１はＺＶＳでターンオンする。
同様に、スイッチング素子Ｑ２０１がＺＶＳでターンオフ、スイッチング素子Ｑ２０２がＺＶＳでターンオンする。
このようにして、遅れレグのＺＶＳは実現される。
【００１７】
分布容量・寄生容量・ＣＲスナバ容量が大きいと、一次循環電流が減少する。図８に進みレグのスイッチＳＷ２０３がターンオフ、寄生ダイオードＤｑ２０４がターンオンしたときの一次循環電流を示す。この進みレグのスイッチングにより、寄生容量・分布容量・ＣＲスナバ容量が放電する（図８中ブロック線矢印）ため、共振インダクタンスＬｒを流れる一次循環電流が急減する。これは、共振インダクタンスＬｒが二次側インダクタンスＬ２０４の一次側換算値と比較して極端に小さいため、共振インダクタンスＬｒを流れる電流を維持することができないからである。
この現象はスイッチＳＷ２０４がターンオフ、寄生ダイオードＤｑ２０３がターンオンしたときも同様に起きる。
これら容量の放電が完了しても共振インダクタンスＬｒの電流が元に戻ることはなく、共振インダクタンスＬｒの電流は減少したままであり、その結果、式（Ｉ）の議論から遅れレグのＺＶＳ動作するときの共振開始直前に共振コイルＬ２０３を流れる電流ＩＬが減少するためＺＶＳ開始出力電力が大きくなってしまうことなる。
尚、分布容量・寄生容量・ＣＲスナバ容量がないときの共振コイルＬ２０３の電流波形、分布容量・寄生容量・ＣＲスナバ容量があるときの共振コイルＬ２０３の電流波形を図９に対比して示す。図９は横軸に時間をとり縦軸に共振コイルＬ２０３の電流値をとりその時間変化を示した図である。
図９に示すように、分布容量・寄生容量・ＣＲスナバ容量がないときは、共振コイルＬ２０３の電流が殆ど減少していないのに対して、分布容量・寄生容量・ＣＲスナバ容量があるときは、共振コイルＬ２０３の電流が減少していることがわかる。
【００１８】
本発明はこのような点に基づいてなされたものでその目的とするところは、ＺＶＳを開始する出力電力を下げることができ、それによって、スイッチング回路及びトランスにおける損失や発生するノイズを低減させることができるＤＣ―ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１９】
上記目的を達成するべく本願発明の請求項１によるＤＣ−ＤＣコンバータは、入力電源と、一次巻線及び二次巻線を備えたトランスと、上記一次巻線に直列に接続されたゼロ電圧スイッチング用の共振コイルと、上記一次巻線及び上記共振コイルからなる直列回路に接続されたスイッチング回路と、上記二次巻線に設けられダイオードを備えた整流回路と、を具備したＤＣ−ＤＣコンバータにおいて、上記一次巻線に対する上記二次巻線の巻数比ｎは１以上であり、上記一次巻線と上記共振コイルとの接続点と上記入力電圧の一端との間に第１ダイオードを介挿し、且つ、上記記一次巻線と上記共振コイルとの接続点と上記入力電圧の他端との間に第２ダイオードを介挿するようにしたことを特徴とするものである。
又、請求項２によるＤＣ―ＤＣコンバータは、請求項１記載のＤＣ−ＤＣコンバータにおいて、上記スイッチング回路はフルブリッジ方式であることを特徴とするものである。
又、請求項３によるＤＣ―ＤＣコンバータは、請求項１又は請求項２記載のＤＣ−ＤＣコンバータにおいて、上記整流回路は４個のダイオードを備えた非センタータップ方式の整流回路であることを特徴とするものである。
又、請求項４によるＤＣ−ＤＣコンバータは、請求項１又は請求項２記載のＤＣ−ＤＣコンバータにおいて、上記整流回路はセンタータップ方式の整流回路であることを特徴とするものである。
【発明の効果】
【００２０】
以上述べたように本願発明の請求項１によるＤＣ−ＤＣコンバータによると、入力電源と、一次巻線及び二次巻線を備えたトランスと、上記一次巻線に直列に接続されたゼロ電圧スイッチング用の共振コイルと、上記一次巻線及び上記共振コイルからなる直列回路に接続されたスイッチング回路と、上記二次巻線に設けられ４個の整流ダイオードを備えた整流回路と、を具備したＤＣ−ＤＣコンバータにおいて、上記一次巻線に対する上記二次巻線の巻数比ｎは１以上であり、上記一次巻線と上記共振コイルとの接続点と上記入力電圧の一端との間に第１ダイオードを介挿し、且つ、上記記一次巻線と上記共振コイルとの接続点と上記入力電圧の他端との間に第２ダイオードを介挿するようにしたので、上記第１ダイオード、第２ダイオードを経由する局所環流経路を追加することができ、それによって、ＺＶＳを開始する出力電力を下げ、スイッチング回路及びトランスにおける損失やノイズを低減させることができる。
又、請求項２によるＤＣ―ＤＣコンバータによると、請求項１記載のＤＣ−ＤＣコンバータにおいて、上記スイッチング回路はフルブリッジ方式であるので、上記効果をより確実に奏することができる。
又、請求項３によるＤＣ―ＤＣコンバータは、請求項１又は請求項２記載のＤＣ−ＤＣコンバータにおいて、上記整流回路は４個のダイオードを備えた非センタータップ方式の整流回路であるので、上記効果をより確実に奏することができる。
又、請求項４によるＤＣ−ＤＣコンバータによると、請求項１又は請求項２記載のＤＣ−ＤＣコンバータにおいて、上記整流回路はセンタータップ方式の整流回路であるので、より簡略な構成を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施の形態を示す図で、ＤＣ−ＤＣコンバータの構成を示す回路図である。
【図２】本発明の第１の実施の形態を示す図で、ＤＣ−ＤＣコンバータの構成を示す回路図であり、第１ダイオード、第２ダイオードを追加することにより局所電流経路が形成されて電流の減少を抑制できることを示す図である。
【図３】本発明の第１の実施の形態を示す図で、共振コイルの電流変化を示す波形図である。
【図４】本発明の第２の実施の形態を示す図で、ＤＣ−ＤＣコンバータの構成を示す回路図である。
【図５】従来例を示す図で、ＤＣ―ＤＣコンバータの構成を示す回路図である。
【図６】スイッチング回路のオン・オフのタイミングを示すタイミングチャートである。
【図７】従来例を示す図で、ＤＣ−ＤＣコンバータの構成を示す回路図であって、遅れレグのＺＶＳ動作を説明するための図である。
【図８】従来例を示す図で、ＤＣ−ＤＣコンバータの構成を示す回路図であって、進みレグがターンオン・ターンオフして一次側に環流電流が流れ始める様子を説明するための図である。
【図９】従来例を示す図で、分布容量・寄生容量・ＣＲスナバ容量がないときの共振コイルの電流変化を示す波形図と分布容量・寄生容量・ＣＲスナバ容量があるときの共振コイルの電流変化を示す波形図を対比して示す図である。
【発明を実施するための形態】
【００２２】
以下、図１、図２、図３、図６を参照して本発明の第１の実施の形態を説明する。図１は本実施の形態によるＤＣ−ＤＣコンバータの構成を示す回路図である。
本実施の形態によるＤＣ−ＤＣコンバータは、図５に示した従来のＤＣ−ＤＣコンバータの遅れレグ側に、共振コイルＬ２０３と第１ダイオードＤ２０５、第２ダイオードＤ２０６を追加した構成になっている。
すなわち、一次巻線Ｎ３と共振コイルＬ２０３との接続点１０１と上記入力電圧Ｅｉの一端との間に第１ダイオードＤ２０５が介挿されている。又、上記記一次巻線Ｎ３と上記共振コイルＬ２０３との接続点１０１と上記入力電源Ｅｉの他端との間に第２ダイオードＤ２０６が介挿されている。
【００２３】
又、本実施の形態においては、トランスＴ２０１の一次巻線Ｎ３に対する二次巻線Ｎ４の巻数比ｎが、１以上、具体的には、１．４４〜２．００の範囲の任意の値に設定されている。又、一例ではあるが、入力電源Ｅｉの入力電圧Ｖｉｎは３９０Ｖ、出力端子Ｅｏ側の出力電圧Ｖｏｕｔは２８０Ｖ〜３８９Ｖ、デューティＤは０〜０．５の範囲、例えば、中心の０．２５に設定されている。
この点に関して詳しく説明すると、入力電源Ｅｉの入力電圧Ｖｉｎと出力端子Ｅｏの出力電圧Ｖｏｕｔ、一次巻線Ｎ３に対する二次巻線Ｎ４の巻数比ｎ、スイッチング素子におけるデューティＤとの間には次の式（ＩＶ）が成立すると考えられる。
Ｖｏｕｔ＝ｎ×Ｄ×２×Ｖｉｎ―――（ＩＶ）
但し、
Ｖｏｕｔ：出力電圧
Ｖｉｎ  ：入力電圧
Ｄ      ：スイッチング素子Ｑ２０１とＱ２０４、又は、Ｑ２０２とＱ２０
３が同時にオンしている時間／Ｑ２０１〜Ｑ２０４のスイッチング周期
ｎ      ：一次巻線Ｎ３に対する二次巻線Ｎ４の巻数比
例えば、本実施の形態の場合には、入力電圧Ｖｉｎが３９０Ｖ、出力電圧Ｖｏｕｔが２８０Ｖ〜３８９Ｖ、デューティＤは０〜０．５の範囲の任意の値、例えば、その中心値０．２５で動作する。これらを上記式（ＩＶ）に代入すると、次の式（Ｖ）のようになり、そこから巻数比ｎを求めると式（ＶＩ）に示すようになり、１以上の値となる。
２８０〜３８９＝ｎ×０．２５×２×３９０---（Ｖ）
ｎ≒１．４４〜２．００      ---（ＶＩ）
【００２４】
又、パルス発生器Ｐ２０１、Ｐ２０２、Ｐ２０３、Ｐ２０４のオン・オフ動作のタイミングは、既に説明に使用した図６に示すものと同じである。
尚、その他の構成は従来と同じであり、図中同一部分には同一符号を付して示しその説明は省略する。
【００２５】
以上の構成を基にその作用を説明する。
図２に示すように、スイッチＳＷ２０３がターンオフした後、上記共振コイルＬ２０３を流れる電流の上記第２ダイオードＤ２０６を経由する新たな局所環流経路（図２中二点鎖線矢印で示す。）が追加される。同時に、スイッチＳＷ２０４がターンオフした後も、上記第１ダイオードＤ２０５を経由する局所環流経路が追加される。これらの局所環流経路により、従来のように、寄生容量Ｃｊ２０７、Ｃｊ２０８、Ｃｊ２２４、Ｃｊ２２５、ＣＲスナバ容量、分布容量Ｃｔ、Ｃｌ２０４の放電によって、共振インダクタンスＬｒを流れる電流が急激に減少することはなく、その結果、遅れレグのＺＶＳを開始する出力電力が減少する。
【００２６】
以上本実施の形態によると次のような効果を奏することができる。
まず、ＺＶＳを開始する出力電力を下げることができる。これは、上記共振コイルＬ２０３を流れる電流の上記第１ダイオードＤ２０５、第２ダイオードＤ２０６を経由する新たな局所環流経路（図２中二点鎖線矢印で示す。）が追加されることになったからであり、従来のように、分布容量、寄生容量・ＣＲスナバ容量の放電によって、共振インダクタンスＬｒを流れる電流が急激に減少することがないからである。それによって、スイッチング回路及びトランスにおける損失や発生するノイズを低減させることができる。
特に、トランスＴ２０１における巻数比ｎを１以上にした場合には、寄生容量Ｃｊ２０７、Ｃｊ２０８、Ｃｊ２２４、Ｃｊ２２５、ＣＲスナバ容量、分布容量Ｃｔ、Ｃｉ２０４が大きくなる傾向があり、よって、上記効果は、トランスＴ２０１における巻数比ｎを１以上にした場合に顕著であるといえる。
【００２７】
尚、図３は横軸に時間をとり縦軸に共振コイルＬ２０３の電流値をとり、その時間変化を示した図である。この図３の記載から明らかなように、共振コイルＬ２０３の電流が殆ど減少していないことがわかる。
【００２８】
次に、図４を参照して本発明の第２の実施の形態を説明する。この第２の実施の形態においては、整流回路をセンタータップ方式にしている。以下、説明する。
【００２９】
まず、二次巻線は二次巻線Ｎ４と二次巻線Ｎ５とに分かれており、二次巻線Ｎ４の一端は整流ダイオードＤ２０７に接続されており、又、二次巻線Ｎ５の一端は整流ダイオードＤ２０８に接続されている。又、二次巻線Ｎ４と二次巻線Ｎ５のセンタータップは抵抗Ｒｄの他端（−側）に接続されている。
尚、その他の構成は前記第１の実施の形態と同じであり、図中同一部分には同一符号を付して示しその説明は省略する。
【００３０】
そして、整流回路をセンタータップ方式にした場合においても同様の効果を奏することができる。
【００３１】
尚、本発明は前記第１、第２の実施の形態に限定されるものではない。
前記第１、第２の実施の形態の場合には、フルブリッジ方式のスイッチング回路を例に挙げて説明したが、それに限定されるものではなく、別のタイプのスイッチング回路に対しても同様に適用できる。
又、前記第１、第２の実施の形態の場合には、トランスＴ２０１の一次巻線Ｎ３に対する上記二次巻線Ｎ４の巻数比を１．４４〜２．００の範囲の任意の値としたが、それに限定されるものではなく、１以上であれば様々な値に設定することが考えられる。
その他、図示した構成はあくまで一例である。
【産業上の利用可能性】
【００３２】
本発明は、ＤＣ−ＤＣコンバータに係り、特に、ＺＶＳを開始する出力電力を下げることができるように工夫したものに関し、例えば、出力電圧を入力電圧に対して絶縁して電力を伝送する絶縁型のＤＣ−ＤＣコンバータに好適である。
【符号の説明】
【００３３】
Ｅｉ  入力電源
Ｅｏ  出力端子
Ｔ２０１  トランス
Ｎ３  一次巻線
Ｎ４  二次巻線
Ｌ２０３  共振コイル
１  フルブリッジ方式のスイッチング回路
Ｑ２０１  スイッチング素子
Ｑ２０２  スイッチング素子
Ｑ２０３  スイッチング素子
Ｑ２０４  スイッチング素子
３  整流回路
Ｄ２０７  整流ダイオード
Ｄ２０８  整流ダイオード
Ｄ２２４  整流ダイオード
Ｄ２２５  整流ダイオード
Ｄ２０５  第１ダイオード
Ｄ２０６  第２ダイオード
【図１】
2017175793.tif 000003
【図２】
2017175793.tif 000004
【図３】
2017175793.tif 000005
【図４】
2017175793.tif 000006
【図５】
2017175793.tif 000007
【図６】
2017175793.tif 000008
【図７】
2017175793.tif 000009
【図８】
2017175793.tif 000010
【図９】
2017175793.tif 000011