(57)【要約】      （修正有）【課題】ＢＴＬ出力の自励式Ｄ級増幅器において、パルス幅変調を行う比較器の入力端子の電圧振幅の振れ幅を抑え、かつ、安定的な自励発振の動作を提供する。【解決手段】信号入力部（第１抵抗及び同相型積分回路）と、第１入力を接地し、信号入力部で入力した信号を第２入力に入力し、それらの比較結果に応じた正相と逆相のパルス幅変調信号を出力する比較器と、比較器から出力される逆相と正相のパルス幅変調信号をそれぞれ電力増幅する第１と第２のスイッチング回路と、電力増幅されたそれぞれのパルス幅変調信号から、増幅されたＢＴＬ方式の第１と第２の出力信号を生成する第１と第２のローパスフィルタと、第１出力信号と第２出力信号の差分をとり、差分信号を出力する引算器と、差分信号を比較器の第２入力に帰還する第１帰還回路とを備える。【選択図】図１
2017175586.tif 000002
【特許請求の範囲】
【請求項１】
信号入力部と、
第１入力を接地し、第２入力で前記信号入力部から入力信号を受け取り、両入力の電圧を比較して、前記入力信号に対し正相のパルス幅変調信号と、逆相のパルス幅変調信号とを、出力する比較器と、
前記逆相のパルス幅変調信号を電力増幅する第１スイッチング回路と、
前記電力増幅された逆相のパルス幅変調信号から、第１出力信号を生成する第１ローパスフィルタと、
前記正相のパルス幅変調信号を電力増幅する第２スイッチング回路と、
前記電力増幅された正相のパルス幅変調信号から、第２出力信号を生成する第２ローパスフィルタと、
前記第１出力信号と前記第２出力信号の差分をとり、差分信号を出力する引算器と、
前記差分信号を前記第２入力に帰還する第１帰還回路と
を備えることを特徴とするＢＴＬ出力の自励式Ｄ級増幅器。
【請求項２】
第１抵抗器を介して受け取った入力信号を積分し、積分信号を出力する積分回路と、
第１入力を接地し、第２抵抗を介して前記積分信号を第２入力で受け取り、両入力の電圧を比較して、前記入力信号に対し正相のパルス幅変調信号と、逆相のパルス幅変調信号とを、出力する比較器と、
前記逆相のパルス幅変調信号を電力増幅する第１スイッチング回路と、
前記電力増幅された逆相のパルス幅変調信号から、第１出力信号を生成する第１ローパスフィルタと、
前記正相のパルス幅変調信号を電力増幅する第２スイッチング回路と、
前記電力増幅された正相のパルス幅変調信号から、第２出力信号を生成する第２ローパスフィルタと、
前記第１出力信号と前記第２出力信号の差分をとり、差分信号を出力する引算器と、
前記差分信号を前記比較器の前記第２入力に帰還する第１帰還回路と、
前記差分信号を前記積分回路の入力に帰還する第２帰還回路と
を備えることを特徴とするＢＴＬ出力の自励式Ｄ級増幅器。
【請求項３】
請求項１または２に記載の自励式Ｄ級増幅器において、さらに、
前記第１出力信号を前記比較器の前記第２入力に供給するバイパス回路を備えることを特徴とするＢＴＬ出力の自励式Ｄ級増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＢＴＬ（Bridge-Tied Load）出力の自励式のＤ級増幅器に関する。
【背景技術】
【０００２】
従来より、オーディオ信号等を電力増幅する増幅器の１つとして、自励式のＤ級増幅器が知られている。
【０００３】
下記特許文献１には、入力したオーディオ信号を積分する積分器と、該積分器の出力と第１帰還回路からの帰還出力とを比較し、ＰＷＭ（パルス幅変調）信号を出力する比較器と、該比較器からのＰＷＭ信号を電力増幅して出力するスイッチング回路と、該スイッチング回路から出力されるＰＷＭ信号からキャリア成分を除去して、電力増幅されたオーディオ信号を復調するローパスフィルタ（ＬＰＦ）と、該ＬＰＦ出力を比較器の反転入力に帰還する第１帰還回路と、該ＬＰＦ出力を積分器の反転入力に帰還する第２帰還回路とを備えた自励式Ｄ級増幅器が開示されている。比較器からＬＰＦに至りＬＰＦから第１の帰還回路で比較器入力に帰還するループ回路は、当該ループ回路の位相遅れが１８０度となる周波数ｆ0で自励発振する。第１帰還回路の遅延を変更して、自励発振周波数ｆ0を調整することができる。第２帰還回路の帰還経路により、オーディオ帯域に負帰還がかかり、増幅器のオーディオ帯域のゲインが決まる。
【０００４】
また、従来よりＢＴＬ（Bridge-Tied Load：ブリッジ接続負荷）方式の増幅器が知られている。ＢＴＬ方式とは、第１の増幅器は入力信号を同相で電力増幅して、正相出力信号を出力し、第２の増幅器は入力信号を逆相で電力増幅して、逆相出力信号を出力するようにし、両増幅器の出力間をブリッジ（橋渡し）するように負荷（スピーカ）を接続する方式である。理論的には、出力電圧が倍になり、出力が４倍になる。
【０００５】
下記特許文献２には、増幅出力段をＢＴＬ方式で出力する自励式Ｄ級増幅器が開示されている。例えば該文献の図１には、コンパレータ（比較器）の出力（ＰＷＭ信号）を、一方は第１のスイッチング回路で電力増幅して第１のＬＰＦを介してスピーカの一方の入力端子に供給し、他方は信号反転用インバータを介して第２のスイッチング回路で電力増幅して第２のＬＰＦを介して前記スピーカの他方の入力端子に供給する、ＢＴＬ出力の自励式Ｄ級増幅器が開示されている。この自励式Ｄ級増幅器では、第１と第２の２つのスイッチング回路のそれぞれからコンパレータへと帰還をかける構成を持ち、これにより自励発振が行われる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特公昭６１−２１００７号公報
【特許文献２】特開２００３−１１０３７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の回路において、増幅器としての全体のゲインを大きく大出力のものを設計する場合、出力の電圧が高電圧で振れることが想定される（例えば±１００Ｖなど）。そのような場合、入力側もある程度大きな入力電圧の振れ幅で入力させることになる。そのため、比較器への入力電圧の振れ幅が大きくなる。さらに、自励式であるので、比較器への入力には出力側から帰還される自励発振のための帰還信号が加わる。その結果、比較器として、ある程度高耐圧の半導体素子を使用しなければならないという問題があった。
【０００８】
特許文献２に記載の回路では、２つのスイッチング回路のそれぞれの出力をコンパレータに帰還させており、これにより自励発振を実現している。そのため、電力増幅の対象である入力オーディオ信号の周波数帯域より高い自励発振周波数で発振するループ回路が２つあることになり、自励発振を制御し難くなる（発振動作が不安定になる）という問題があった。
【０００９】
本発明の目的は、ＢＴＬ出力の自励式Ｄ級増幅器において、パルス幅変調を行う比較器の入力端子の電圧振幅の振れ幅を抑え、かつ、安定的な自励発振の動作を実現できるようにすることにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、請求項１に係るＢＴＬ出力の自励式Ｄ級増幅器は、信号入力部と、第１入力を接地し、第２入力で前記信号入力部から入力信号を受け取り、両入力の電圧を比較して、前記入力信号に対し正相のパルス幅変調信号と、逆相のパルス幅変調信号とを、出力する比較器と、前記逆相のパルス幅変調信号を電力増幅する第１スイッチング回路と、前記電力増幅された逆相のパルス幅変調信号から、第１出力信号を生成する第１ローパスフィルタと、前記正相のパルス幅変調信号を電力増幅する第２スイッチング回路と、前記電力増幅された正相のパルス幅変調信号から、第２出力信号を生成する第２ローパスフィルタと、前記第１出力信号と前記第２出力信号の差分をとり、差分信号を出力する引算器と、前記差分信号を前記第２入力に帰還する第１帰還回路とを備えることを特徴とする。
【００１１】
請求項２に係るＢＴＬ出力の自励式Ｄ級増幅器は、第１抵抗器を介して受け取った入力信号を積分し、積分信号を出力する積分回路と、第１入力を接地し、第２抵抗を介して前記積分信号を第２入力で受け取り、両入力の電圧を比較して、前記入力信号に対し正相のパルス幅変調信号と、逆相のパルス幅変調信号とを、出力する比較器と、前記逆相のパルス幅変調信号を電力増幅する第１スイッチング回路と、前記電力増幅された逆相のパルス幅変調信号から、第１出力信号を生成する第１ローパスフィルタと、前記正相のパルス幅変調信号を電力増幅する第２スイッチング回路と、前記電力増幅された正相のパルス幅変調信号から、第２出力信号を生成する第２ローパスフィルタと、前記第１出力信号と前記第２出力信号の差分をとり、差分信号を出力する引算器と、前記差分信号を前記比較器の前記第２入力に帰還する第１帰還回路と、前記差分信号を前記積分回路の入力に帰還する第２帰還回路とを備えることを特徴とする。
【００１２】
請求項３に係るＢＴＬ出力の自励式Ｄ級増幅器は、請求項１または２に記載の自励式Ｄ級増幅器において、さらに、前記第１出力信号を前記比較器の前記第２入力に供給するバイパス回路を備えることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、パルス幅変調を行う比較器の第１入力を接地し、第２入力には、信号入力部からの信号と自励発振のための第１帰還回路からの帰還信号との和信号が入力するので、該比較器の何れの入力も電圧の振れ幅を抑えることができ、比較器として高耐圧の半導体素子を使用する必要がないという効果がある。また、ＢＴＬ方式の正負の２出力信号の差分を引算器で算出し、差分信号を第１帰還回路経由で帰還するので、自励発振のループが１つになり、制御が容易になり自励発振が安定する。さらに、ＢＴＬ方式の少なくとも一方の出力信号を引算器を経由せずに帰還するバイパス回路を設けているので、安定的な自励発振の動作を実現できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態の自励式Ｄ級増幅器の回路図
【図２】バイパス回路の働きを説明するための周波数特性図
【発明を実施するための形態】
【００１５】
以下、図面を用いて本発明の実施の形態を説明する。
【００１６】
図１は、本発明の実施形態である自励式Ｄ級増幅器１０の回路図を示す。バッファ１は、入力したオーディオ信号を正相で増幅して、増幅器１０の入力２に渡す。３は増幅器１０の第１出力、４は第２出力である。
【００１７】
増幅器１０は、第１抵抗器１１、同相型アナログ積分回路１２、第２抵抗器１３、比較器１４、第１スイッチング回路１５、第１ローパスフィルタ（ＬＰＦ）１６、第２スイッチング回路１７、第２ＬＰＦ１８、アナログ引算器１９、第１帰還回路２０、第２帰還回路２１、および、バイパス回路２２を備える。第１抵抗器１１と同相型積分回路１２を合わせて信号入力部と呼ぶ。
【００１８】
同相型アナログ積分回路１２は、オペアンプ１２１とコンデンサ１２２と抵抗器１２３で構成され、増幅器１０の入力２（積分回路１２の入力）のオーディオ信号に、第２帰還回路２１による帰還をかけたオーディオ信号を積分して、その結果の積分信号を比較器１４に出力する。ここで、増幅器１０は、第１抵抗器１１と抵抗器２１１とでオーディオ帯域のゲインの決まる１つの反転増幅器として動作しており、オペアンプ１２１の非反転入力は仮想接地となる。従って、オペアンプ１２１には、通常の低耐圧の半導体素子を使用できる。第２帰還回路２１では、抵抗器２１１にコンデンサ２１２を並列接続することで、帰還信号の位相を進めて増幅器１０を安定させている（位相補償）。
【００１９】
比較器１４は、その第２入力（反転入力）の積分器１２からの積分信号に第１帰還回路２０による帰還をかけた積分信号を、その第１入力（非反転入力）の基準電圧（比較器１４の接地電圧）と比較することで、入力２のオーディオ信号を逆相でＰＷＭ変調した逆相のＰＷＭ信号を生成し、非反転出力１４１から出力する。さらに、比較器１４は、同正相でＰＷＭ信号変調した正相のＰＷＭ信号を生成し、反転出力１４２から出力する。比較器１４の非反転出力１４１からの逆相のＰＷＭ信号は第１スイッチング回路１５に入力し、反転出力１４２からの正相のＰＷＭ信号は第２スイッチング回路１７に入力する。
【００２０】
第１スイッチング回路１５は、スイッチ駆動回路１５１とスイッチ回路１５２を備える。スイッチ駆動回路１５１は、比較器１４からの逆相のＰＷＭ信号に応じてスイッチ回路１５２を駆動する。第１スイッチ回路１５２は、２つのパワートランジスタ（例えばＦＥＴ）で構成されており、駆動回路１５１により駆動されることにより、逆相のＰＷＭ信号を電力増幅して出力する。第１ＬＰＦ１６は、インダクタ１６１およびコンデンサ１６２で構成され、スイッチ回路１５２から出力されるＰＷＭ信号から、キャリア成分を除去して、電力増幅された逆相のオーディオ信号を復調し、第１出力３から出力する。
【００２１】
第２スイッチング回路１７および第２ＬＰＦ１８は、構成としては、第１スイッチング回路１５および第１ＬＰＦ１６と同じである。第２スイッチング回路１７は、比較器１４からの正相のＰＷＭ信号を電力増幅し、第２ＬＰＦ１８は、電力増幅された正相のＰＷＭ信号から、電力増幅された正相のオーディオ信号を復調し、第２出力４から出力する。増幅器１０の第１出力３と第２出力４はＢＴＬ方式の正負の２出力であり、ユーザは、これらの間にスピーカ等の負荷を接続する。
【００２２】
アナログ引算器１９は、オペアンプ１９１と抵抗器１９２〜１９５を備える。オペアンプ１９１の非反転入力には、抵抗器１９２を介して第１ＬＰＦ１６からの逆相のオーディオ信号が入力する。オペアンプ１９１の反転入力には、抵抗器１９３を介して第２ＬＰＦ１８からの正相のオーディオ信号が入力する。引算器１９は、逆相のオーディオ信号と正相のオーディオ信号の電圧差分をとり、その差分に対応する差分信号を出力する。引算器１９が出力する差分信号は、第１帰還回路２０により比較器１４の第２入力（前記積分信号）に帰還され、また、第２帰還回路２１により積分回路１２のオーディオ信号の入力に帰還される。
【００２３】
第１帰還回路２０は、例えば、一端が引算器１９の出力に接続され、他端が比較器１４の第２入力に接続された抵抗器２０１と、一端が比較器１４の第２入力に接続され、他端が接地されたコンデンサ２０２を備える。第１帰還回路２０は、引算器１９からの差分信号を遅延して比較器１４の第２入力側の前記積分信号に帰還する。この帰還により、増幅器１０は、自励式Ｄ級増幅器として発振する。第１帰還回路２０の遅延量で、比較器１４、スイッチング回路１５，１７、ＬＰＦ１６，１８、引算器１９、および、第１帰還回路２０からなるループ回路の自励発振周波数を調整できる。
【００２４】
また、オーディオ帯域に注目すると、このループ回路に第２抵抗器１３を加えた回路は、引算器１９の出力をその出力とし、抵抗器１３と抵抗器２０１と引算器１９とでゲインが決まる１つの反転増幅器として動作している。なお、比較器１４の反転入力は仮想接地となっている。また、電力増幅されたＰＷＭ信号のキャリア成分は、ＬＰＦ１６，１８で殆ど除去されているので、第１帰還回路２０からは小さなキャリア成分しか帰還されない。このように入力に大電圧がかからないので、比較器１４には通常の低耐圧の半導体素子を使用できる。
【００２５】
上述したように、この増幅器１０は、比較器１４から第１および第２ＬＰＦ１６，１８に至り引算器１９および第１帰還回路２０で帰還するループ回路で自励発振するが、このループ回路の周波数特性は、自励発振周波数よりも高い周波数帯域まで高いゲインを有することが望ましい。そうでないと、自励発振の発振周波数が不安定に揺れるなど、自励発振が不安定となる可能性がある。従って、引算器１９のオペアンプ１９１は、周波数特性も高域まで高いゲインを持つことが望ましいが、一般的なオペアンプの周波数特性はそこまで良くはない。その対策として、本実施形態では、バイパス回路２２を設けている。
【００２６】
バイパス回路２２は、例えば、直列接続された抵抗器２２１とコンデンサ２２２を備える。抵抗器２２１の一端は第１出力３に接続され、逆側のコンデンサ２２２の一端は比較器１４の第２入力に接続されている。
【００２７】
図２は、バイパス回路２２の働きを説明するための周波数特性図である。横軸が周波数、縦軸がゲイン（あるいは減衰率）を示す。グラフＧ１は、一般的なオペアンプを用いた場合の引算器１９の周波数特性であり、オーディオ帯域を含めて１〜数ＭＨｚ付近までは所定のゲインを保っているが、それ以降は周波数が上がるにつれ徐々にゲインが減少する。そのため、図１のループ回路からバイパス回路２２を取り外した、バイパス回路無しのループ回路で自励発振をさせると、第１帰還回路２０経由の高域の周波数成分の帰還量が不足し、自励発振が不安定になる虞がある。バイパス回路２２は、このような引算器１９の周波数特性の足りない部分を補う働きをする。
【００２８】
図２のグラフＧ２はバイパス回路２２の周波数特性であり、周波数が低い帯域では低いゲインを示すが、１〜数ＭＨｚ付近で立ち上がり、それ以降は所定のゲインを保つ。バイパス回路２２有りの場合、第１帰還回路２０経由では帰還量が不足する１〜数ＭＨｚ以上の周波数成分が、バイパス回路２２経由で、比較器１４の第２入力側の積分信号に帰還される。ここで、バイパス回路２２から帰還する信号は、帰還信号の位相を進ませる進み補償信号（フィードフォワード補償）として働いており、これにより引算器１９における位相遅れが補償される。結果として、安定的な自励発振が実現できる。
【００２９】
第２帰還回路２１は、一端が引算器１９の出力に接続され他端が積分回路１２のオペアンプ１２１の非反転入力に接続された抵抗器２１１、および、該抵抗器２１１に並列に接続されたコンデンサ２１２を備える。第２帰還回路２１は、引算器１９からの差分信号を、積分回路１２に入力するオーディオ信号に帰還する。この帰還により、増幅器１０のオーディオ帯域における歪特性が改善されるとともに、増幅器１０のゲインが決まる。第２帰還回路２１では、抵抗器２１１にコンデンサ２１２を並列接続することで、帰還信号の位相を進めて増幅器１０を安定させている（位相補償）。
【００３０】
図１の回路によれば、比較器１４の非反転入力を接地しており、また、比較器１４の反転入力の電圧も、基準電圧を中心にしてそれほど大きく振れない。従って、比較器１４を高耐圧（±３０Ｖ以上）にする必要がなく、通常の低耐圧（±２〜２０Ｖ）の半導体素子を使用できる。
【００３１】
また、ＢＴＬ方式の正負の２出力を引算器１９（差動増幅器）で受けて１つの信号として帰還させている。これにより、自励発振ループは１つになり、自励発振を安定させることが容易になる。
【００３２】
また、増幅器１０の出力から引算器１９と第１帰還回路２０を経て比較器１４の第２入力に帰還する帰還経路に加えて、増幅器１０の出力からバイパス回路２２経由で比較器１４の第２入力に帰還する帰還経路を設けているので、増幅器１０の自励発振が安定する。その一方で、オーディオ帯域に関しては、増幅器１０の２つの出力信号を、引算器１９で差分信号にして、第２帰還回路２１経由で積分回路１２の入力に帰還しているので、増幅器１０のオーディオ帯域の歪み特性を改善できる。
【００３３】
なお、図１の回路において、引算器１９に高い周波数帯域まで高いゲインを持つオペアンプを用いた場合は、バイパス回路２２を設ける必要は無い。逆に、バイパス回路２２を設ければ、引算器１９として通常のオペアンプを使えるというメリットがある。
【００３４】
図１では第１出力３から比較器１４の第２入力へとバイパスしているが、第２出力４から比較器１４の第１入力へとバイパスするように構成することも可能である。
【００３５】
上記実施形態における具体的な回路構成は、説明したものに限ることなく、適宜改変して実施可能である。例えば、同相型積分回路１２、第１帰還回路２０、第２帰還回路２１、引算器１９、およびバイパス回路２２などの構成は、図に示したものに限られるものではない。第１帰還回路２０および第２帰還回路２１は微分回路でも良い。
【符号の説明】
【００３６】
１…インバータ、２…入力端子、３…第１出力端子、４…第２出力端子、１１…第１抵抗器、１２…同相型積分回路、１３…第２抵抗器、１４…比較器、１５…第１スイッチング回路、１６…第１ＬＰＦ、１７…第２スイッチング回路、１８…第２ＬＰＦ、１９…引算器、２０…第１帰還回路、２１…第２帰還回路、２２…バイパス回路。
【図１】
2017175586.tif 000003
【図２】
2017175586.tif 000004