(57)【要約】【課題】入力変換基板およびアナログ入力回路の故障を検出し、装置の誤動作・誤不動作を防止するディジタル保護制御装置を提供する。【解決手段】ディジタル保護制御装置１００は、系統で発生し得ない既知の信号を生成する既知信号生成部１１と、入力される電力系統のアナログ信号に既知信号を重畳し、既知信号が重畳されたアナログ信号に対して、ホール素子１３ａ，１３ｂ，…，１３ｈを用いて所定の変換処理を行う入力変換部１０と、を有する入力変換基板１と、入力変換基板１から通信回線１５ａ，１５ｂ，…，１５ｈを介して供給されるアナログ信号から不要な高調波を除去してディジタル信号に変換するアナログ入力回路５０と、アナログ入力回路５０通過後の既知信号成分の減衰率を基に、ホール素子１３ａ，１３ｂ，…，１３ｈを含むアナログ入力回路５０の健全性を判定する出力比較部２７と、を有する制御基板２と、を備える。【選択図】図１
2017069995.tif 000002
【特許請求の範囲】
【請求項１】
系統で発生し得ない既知の信号を生成する既知信号生成部と、
入力される電力系統のアナログ信号に前記既知信号を重畳し、当該既知信号が重畳された前記アナログ信号に対して、ホール素子を用いて所定の変換処理を行う入力変換部と、を有する入力変換基板と、
前記入力変換基板から第１通信回線を介して供給されるアナログ信号から不要な高調波を除去してディジタル信号に変換するアナログ入力回路と、
前記アナログ入力回路通過後の前記既知信号成分の減衰率を基に、前記ホール素子を含む前記アナログ入力回路の健全性を判定する第１判定部と、を有する制御基板と、
を備えることを特徴とするディジタル保護制御装置。
【請求項２】
前記入力変換基板は、前記ホール素子の駆動電圧が規定値外となった場合に前記制御基板へ電源異常を通知する電源監視部をさらに備え、
前記制御基板は、前記電源監視部と第２通信回線を介して接続され、前記入力変換部の電源異常を判定する第２判定部をさらに備える
ことを特徴とする請求項１に記載のディジタル保護制御装置。
【請求項３】
前記制御基板は、前記アナログ入力回路通過後の三相交流のディジタル信号を基に、前記アナログ入力回路が三相平衡となっていることを判定する第３判定部をさらに備え、
前記第３判定部は、前記アナログ入力回路が三相平衡となっていない場合、前記第１判定部および前記第２判定部にて異常が検出されていなければ、外部の系統側の故障と判定する
ことを特徴とする請求項１または請求項２に記載のディジタル保護制御装置。
【請求項４】
前記既知の信号は、定格周波数の１２倍の周波数の交流信号であるｆ１２高調波信号である
ことを特徴とする請求項１に記載のディジタル保護制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力系統を保護制御するディジタル保護制御装置に関する。
【背景技術】
【０００２】
一般に、発電所や変電所等のプラントでは、ディジタル保護制御装置によって電力系統に供給されている電力を保護および制御している。
従来のディジタル保護制御装置は、入力変換器としてアナログ入力部に巻線トランスを適用したものが一般的であった。
しかし、近年の装置の小型化・軽量化・低コスト化の流れに伴い、巻線トランスの代替として、ホール素子などのセンサを適用した保護制御装置が用いられるようになっている（特許文献１参照）。
【０００３】
特許文献１には、電気保護対象機器の系統側と中性点側にそれぞれ設けられる変流器と、該両変流器で検出された電流値の差に基づき作動する保護リレーとを備えた保護継電システムが記載されている。特許文献１に記載の保護継電システムは、両変流器と電流飽和特性が相違する電流検出器を設け、変流器間に差電流の発生を検出したときに、変流器で検出された電流波形と前記電流検出器で検出された電流波形の推移の傾向が相似の場合には、保護リレーの動作信号の出力を停止させるように構成している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３４１７７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のディジタル保護制御装置に用いられるホール素子は、原理上、駆動に制御電源が必要となることから、入力変換器に多数の電子部品を実装することが不可避となる。
このため、従来のトランスを適用した入力変換器と比べて、電子部品の故障により装置が誤動作・誤不動作するリスクが大きくなる。
また、保護制御装置外部の系統側の故障によりアナログ入力が喪失するケースもあるため、主原因となる故障箇所が装置の内部故障か系統側の故障かを判別できないという課題があった。
【０００６】
本発明の目的は、入力変換基板およびアナログ入力回路の故障を検出し、装置の誤動作・誤不動作を防止するディジタル保護制御装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のディジタル保護制御装置は、系統で発生し得ない既知の信号を生成する既知信号生成部と、入力される電力系統のアナログ信号に前記既知信号を重畳し、当該既知信号が重畳された前記アナログ信号に対して、ホール素子を用いて所定の変換処理を行う入力変換部と、を有する入力変換基板と、前記入力変換基板から第１通信回線を介して供給されるアナログ信号から不要な高調波を除去してディジタル信号に変換するアナログ入力回路と、前記アナログ入力回路通過後の前記既知信号成分の減衰率を基に、前記ホール素子を含む前記アナログ入力回路の健全性を判定する第１判定部と、を有する制御基板と、を備える。
【発明の効果】
【０００８】
本発明によれば、入力変換基板およびアナログ入力回路の故障を検出し、装置の誤動作・誤不動作を防止するディジタル保護制御装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係るディジタル保護制御装置の構成を示すブロック図である。
【図２】上記実施形態に係るディジタル保護制御装置の信号処理例を説明する図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について図面を参照して詳細に説明する。
【００１１】
図１は、本発明の実施形態に係るディジタル保護制御装置の構成を示すブロック図である。各図において共通の構成要素には、同一の符号を付して重複する説明を省略する。
図１に示すように、ディジタル保護制御装置１００は、入力変換基板１と、制御基板２と、整定部３と、ディジタル入出力部４と、各部に電源を供給する制御電源部５と、を備える。入力変換基板１は、通信回線１５ａ，１５ｂ，…，１５ｈ（ｈは自然数）（第１通信回線）および通信回線１５ｘ（第２通信回線）を通して制御基板２と接続されている。入力変換基板１および制御基板２には、制御電源部５から電源が供給される。
【００１２】
［入力変換基板１］
入力変換基板１は、各チャンネル（この例ではＡ〜Ｈ）の外部入力部１ａ，１ｂ，…，１ｈ（ｈは自然数）と、制御電源部５から供給された電源からホール素子１３ａ，１３ｂ，…，１３ｈ（ｈは自然数）を駆動させ、その電圧レベルを監視する電源周辺監視回路部３０と、外部（保護対象）から各チャンネルの外部入力部１ａ，１ｂ，…，１ｈに入力されたアナログ信号を適当な電圧レベルのアナログ信号に変換する入力変換部１０と、を備える。
【００１３】
入力変換部１０は、系統で発生し得ない既知の信号を生成する既知信号生成部１１と、生成した既知信号を外部からの入力に印加する加算器１２ａ，１２ｂ，…，１２ｈ（ｈは自然数）と、外部からの電流や電流などのアナログ信号に対して所定の変換処理を行うホール素子１３ａ，１３ｂ，…，１３ｈ（ｈは自然数）と、種々の抵抗乗数を持つ抵抗回路１４ａ，１４ｂ，…，１４ｈ（ｈは自然数）と、を備える。
入力変換部１０は、入力される電力系統のアナログ信号に既知信号を重畳し、既知信号が重畳されたアナログ信号に対して、ホール素子１３ａ，１３ｂ，…，１３ｈを用いて所定の変換処理を行う。
入力変換部１０の各チャンネル（この例ではＡ〜Ｈ）に対応して設けられた各々の抵抗回路１４ａ，１４ｂ，…，１４ｈは、通信回線１５ａ，１５ｂ，…，１５ｈを通して制御基板２と接続されている。
なお、以下の説明において、各チャンネルの加算器１２ａ，１２ｂ，…，１２ｈを特に区別しない場合には、加算器１２と記す。各チャンネルのホール素子１３ａ，１３ｂ，…，１３ｈを特に区別しない場合には、ホール素子１３と記す。また、各チャンネルの抵抗回路１４ａ，１４ｂ，…，１４ｈを特に区別しない場合には、抵抗回路１４と記す。
【００１４】
一部の保護継電装置には、制御基板２にアナログ回路の故障・劣化の検出のため、定格周波数の１２倍の周波数の交流信号であるｆ１２高調波をアナログ回路に印加し、アナログ回路を通過後のｆ１２高調波を抽出し、減衰率を検出することで、アナログ回路の健全性を確認する機構を備えている。ここでは系統で発生し得ない既知の信号として、ｆ１２高調波を加算器１２によってアナログ回路に印加する。ｆ１２高調波を用いると、保護演算処理の演算周期を電気角３０°とした場合、サンプリングするタイミングが１サイクル１２回で０（伝送零点）になるので簡易な構成で実現できる。
【００１５】
電源周辺監視回路部３０は、制御電源部５から供給された電源をホール素子１３ａ，１３ｂ，…，１３ｈの駆動電圧に昇圧するＤＣ／ＤＣ部３１と、ホール素子１３ａ，１３ｂ，…，１３ｈの駆動電圧が規定値外となった場合に制御基板２へ電源異常を通知する電源監視回路３２（電源監視部）と、を備える。
電源監視回路３２は、通信回線１５ｘを通して制御基板２と接続されている。電源監視回路３２は、ホール素子１３ａ，１３ｂ，…，１３ｈの駆動電圧が規定値外となった場合に制御基板２へ電源異常を通知する。
【００１６】
［制御基板２］
制御基板２は、チャンネル（Ａ〜Ｈ）ごとに備えられたアナログフィルタ１６ａ，１６ｂ，…，１６ｈと、Ａ／Ｄ変換器１７と、演算処理部２４と、零相監視部２５（第３判定部）と、平衡度監視部２６（第３判定部）と、出力比較部２７（第１判定部）と、電源周辺回路異常検出部２８（第２判定部）と、を備える。
上記アナログフィルタ１６ａ，１６ｂ，…，１６ｈおよびＡ／Ｄ変換器１７は、入力変換基板１から第１通信回線１５ａ，１５ｂ，…，１５ｈを介して供給されるアナログ信号から不要な高調波を除去してディジタル信号に変換するアナログ入力回路５０を構成する。
なお、以下の説明において、アナログフィルタ１６ａ，１６ｂ，…，１６ｈを特に区別しない場合には、アナログフィルタ１６と記す。
【００１７】
演算処理部２４は、高調波除去ディジタルフィルタ１８と、ｆ１２高調波抽出ディジタルフィルタ１９と、バッファ２０，２１と、ＣＰＵ（Central Processing Unit）２２と、ＲＯＭ（Read Only Memory）２３と、を備え、ＣＰＵ２２とＲＯＭ２３とバッファ２０，２１とは、システムバス（ＢＵＳ）に接続され、システムバス（ＢＵＳ）を通じて相互に通信可能に接続されている。
【００１８】
アナログフィルタ１６は、入力されたアナログ信号から不要な高調波成分を除去してＡ／Ｄ変換器１７へ出力する、折り返し誤差防止用フィルタである。この例では、サンプリング周波数（例えば電気角２０度）の１／２以下の周波数成分（直流電圧を含む）および定格周波数帯の電圧（アナログ信号）のみ通過し、それ以外の周波数成分の電圧（アナログ信号）はノイズとして所定の割合で減衰させる。
Ａ／Ｄ変換器１７は、アナログ／ディジタル変換部の一例であり、供給されたアナログ信号を２進数のディジタル信号に変換して演算処理部２４の高調波除去ディジタルフィルタ１８およびｆ１２高調波抽出ディジタルフィルタ１９へ出力する。
【００１９】
高調波除去ディジタルフィルタ１８は、所定の定格周波数帯の電圧のみ通過し、それ以外の周波数帯の電圧および直流電圧を除去するバンドパスフィルタである。
ｆ１２高調波抽出ディジタルフィルタ１９は、ｆ１２高調波周波数帯の電圧のみ通過し、それ以外の周波数帯の電圧および直流電圧を除去するバンドパスフィルタである。
バッファ２０および２１は、それぞれ高調波除去ディジタルフィルタ１８およびｆ１２高調波抽出ディジタルフィルタ１９から供給されたデータを一時的に保持して出力する。
【００２０】
ＣＰＵ２２は、制御基板２全体の制御を行うとともに、ＲＯＭ２３に格納されたプログラムを実行することにより、例えば、アナログ入力に含まれるｆ１２高調波成分の減衰率によりアナログ入力回路の故障有無を識別する処理を行う。
ＲＯＭ２３は、ＣＰＵ２２が実行するプログラムや、種々のデータが記憶される。ＲＯＭ２３の一部は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）等の書き換え可能な不揮発性メモリであってもよい。ＲＯＭ２３は、例えば、入力変換部１０における故障の有無を識別する際に参照する出力値データが記憶されている。この出力値データは、既知信号生成部１１から出力されたｆ１２高調波の信号がアナログ入力回路５０にて減衰した際のデータである。また、ＲＯＭ２３は、アナログ入力が三相平衡となっているか否かを判定する計算式を記憶する。
【００２１】
零相監視部２５は、入力された三相交流の零相を監視し三相交流の健全性を確認する。
平衡度監視部２６は、入力された三相交流の平衡度を監視し三相交流の健全性を確認する。零相監視部２５および平衡度監視部２６は、アナログ入力回路５０通過後の三相交流のディジタル信号を基に、アナログ入力回路５０が三相平衡となっていることを判定する。零相監視部２５および平衡度監視部２６は、アナログ入力回路５０が三相平衡となっていない場合、出力比較部２７（第１判定部）および電源周辺回路異常検出部２８（第２判定部）にて異常が検出されていなければ、外部の系統側の故障と判定する。
【００２２】
出力比較部２７は、ｆ１２高調波成分とデータ値の比較によりアナログ入力回路５０の健全性を判定する。具体的には、出力比較部２７は、アナログ入力回路５０通過後の既知信号成分の減衰率を基に、ホール素子１３ａ，１３ｂ，…，１３ｈを含むアナログ入力回路５０の健全性を判定する。
【００２３】
電源周辺回路異常検出部２８は、入力変換基板１の電源監視回路３２と通信回線１５ｘを介して接続され、入力変換部１０の電源異常を判定する。例えば、電源周辺回路異常検出部２８は、入力変換基板１のホール素子１３ａ，１３ｂ，…，１３ｈの駆動電圧が規定値外となった際に電源監視回路３２からの通知を受けて電源異常を検出する。
【００２４】
［整定部３］
整定部３は、電力系統や電力機器を保護するため、継電器等の外部機器１１０の動作を規定した整定値を設定する。整定部３は、操作部３ａおよび表示部３ｂを備え、監視員等が操作部３ａおよび表示部３ｂを使用して上記整定値を設定する。整定部３により設定された整定値は、システムバス（ＢＵＳ）を介してＲＯＭ２３に保存される。
【００２５】
［ディジタル入出力部４］
ディジタル入出力部４は、ＣＰＵ２２の制御に基づいて、継電器等の外部機器１１０を制御するとともに、外部機器１１０から状態情報を取得する。
【００２６】
［制御電源部５］
制御電源部５は、ディジタル保護制御装置１００の各部へ電力を供給する電源である。制御電源部５は、例えばＤＣ−ＤＣコンバータが適用される。制御電源部５は、入力変換基板１、制御基板２および整定部３の各部に直流５Ｖの電圧を供給し、ディジタル入出力部４の入力部と出力部（いずれも図示略）に対し、それぞれ直流５Ｖと直流１５Ｖの電圧を供給する。
【００２７】
以下、上述のように構成されたディジタル保護制御装置１００の動作について説明する。
図２は、ディジタル保護制御装置１００の信号処理例を説明する図である。図２では、入力変換基板１に入力されるアナログ入力と既知信号生成部１１から出力される信号の変化を簡易的に示している。
入力変換基板１の電源周辺監視回路部３０（図１参照）には、制御電源部５から所定電圧（例えば直流１５Ｖ）が供給される。ＤＣ／ＤＣ部３１は、供給された電圧をホール素子１３ａ，１３ｂ，…，１３ｈの駆動電圧まで昇圧し、ホール素子１３ａ，１３ｂ，…，１３ｈに供給する。上記駆動電圧は、電源監視回路３２により監視されており、規定の電圧値（例えば±１２〜１８Ｖ）から外れた場合、電源監視回路３２は、故障と判定し、通信回線１５ｘを通して制御基板２の電源周辺回路異常検出部２８へ通知する。ＣＰＵ２２は、電源周辺回路異常検出部２８への通知を検出した場合に電源異常と判定する。
【００２８】
図２に示すように、入力変換基板１の外部入力部１ａ，１ｂ，…，１ｈ（図１参照）に例えば定格周波数の電圧入力（Ｓｉ１）（図２の符号ａ参照）が１０Ｖ印加されたとする。一方、入力変換基板１内の既知の信号を生成する既知信号生成部１１（図１参照）は、系統で発生し得ない信号（Ｓｊ１）（図２の符号ｂ参照）として、例えば定格の１２倍の高調波で振幅５Ｖを生成したとする。
加算器１２ａ，１２ｂ，…，１２ｈは、電圧入力（Ｓｉ１）と系統で発生し得ない信号（Ｓｊ１）とを重畳し、この重畳したアナログ信号（Ｓｉ１+Ｓｊ１）（図２の符号ｃ参照）をホール素子１３ａ，１３ｂ，…，１３ｈに出力する。
ホール素子１３ａ，１３ｂ，…，１３ｈおよび抵抗回路１４ａ，１４ｂ，…，１４ｈは、入力値を特定の比率（例えば５０％）で変換する。ここでは、定格周波数の振幅５Ｖと１２倍高調波の振幅２．５Ｖが合成されたアナログ信号（Ｓｉ２+Ｓｊ２）（図２の符号ｄ参照）となる。
【００２９】
アナログ信号（Ｓｉ２+Ｓｊ２）は、通信回路１５ａ，１５ｂ，…，１５ｈを経由して、制御基板２内のアナログフィルタ１６ａ，１６ｂ，…，１６ｈに送信される。
アナログフィルタ１６ａ，１６ｂ，…，１６ｈは、例えばサンプリング周波数の１／２以下の周波数成分（直流電圧を含む）および定格周波数帯の電圧のみを通過させ、それ以外の周波数成分の電圧はノイズとして所定の割合で減衰する。この例の場合、アナログ信号（Ｓｉ２）は、定格周波数のため影響は受けない。しかし、アナログ信号（Ｓｊ２）は、定格周波数の１２倍の周波数の交流信号であるため、アナログフィルタ１６ａ，１６ｂ，…，１６ｈの影響を受け、所定の割合（例えば４０％）に減衰（ここでは振幅１Ｖとなる）して、アナログ信号（Ｓｉ２+Ｓｊ３）（図２の符号ｅ参照）となる。
【００３０】
その後、Ａ／Ｄ変換器１７は、このアナログ信号（Ｓｉ２+Ｓｊ３）をディジタル信号（Ｓｉ３+Ｓｊ４）に変換して出力する。ここでは、ディジタル信号（Ｓｉ３）（図２の符号ｆ参照）の電圧値は、定格周波数の５Ｖ、またディジタル信号（Ｓｊ４）（図２の符号ｇ参照）の電圧値は、ｆ１２高調波の振幅１Ｖの交流値である。ディジタル信号ディジタル信号（Ｓｉ３+Ｓｊ４）は、高調波除去ディジタルフィルタ１８およびｆ１２高調波抽出ディジタルフィルタ１９に転送される。
【００３１】
高調波除去ディジタルフィルタ１８は、所定の定格周波数帯の電圧のみ通過し、それ以外の周波数帯の電圧および直流電圧を除去する。この例の場合、ディジタル信号（Ｓｉ３）は、定格周波数であるため、高調波除去ディジタルフィルタ１８の影響は受けない。しかし、ディジタル信号（Ｓｊ４）は、定格周波数の１２倍の周波数の交流信号であるため、高調波除去ディジタルフィルタ１８でカットされ、通過後のディジタル信号（Ｓｉ３）（図２の符号ｆ参照）は、定格周波数５Ｖとなる。高調波除去ディジタルフィルタ１８を通過したディジタル信号（Ｓｉ３）は、一旦、バッファ２０に蓄えられる。
【００３２】
ｆ１２高調波抽出ディジタルフィルタ１９は、定格周波数の１２倍の定格周波数帯の電圧のみ通過し、それ以外の周波数帯の電圧および直流電圧を除去する。この例の場合、ディジタル信号（Ｓｊ４）は定格周波数の１２倍の周波数の交流信号であるため、ｆ１２高調波抽出ディジタルフィルタ１９の影響は受けない。しかし、ディジタル信号（Ｓｉ３）は、定格周波数であるため、ｆ１２高調波抽出ディジタルフィルタ１９でカットされ、通過後のディジタル信号（Ｓｊ４）（図２の符号ｇ参照）は、ｆ１２高調波１Ｖの交流値となる。ｆ１２高調波抽出ディジタルフィルタ１９を通過したディジタル信号（Ｓｊ４）は、一旦、バッファ２１に蓄えられる。
【００３３】
バッファ２０およびバッファ２１にディジタル信号がすべて揃ったことがＣＰＵ２２に通知されると、ＣＰＵ２２はこれらのデータを読み出す。
ＣＰＵ２２は、バッファ２０から読み出された三相交流のディジタル信号（Ｓｉ３）を零相監視部２５および平衡度監視部２６に転送し、ＲＯＭ２３に格納している計算式からアナログ入力が三相平衡となっているか否かを判定する。
また、ＣＰＵ２２は、バッファ２１から読み出されたディジタル信号（Ｓｊ４）を出力比較部２７に転送し、出力比較部２７は、制御基板２内のＲＯＭ１３に格納されている理論出力値と照合する。これにより、ホール素子１３ａ，１３ｂ，…，１３ｈを含めたアナログ入力回路５０の健全性を判定することができる。
【００３４】
ＣＰＵ２２は、電源周辺回路異常検出部２８、零相監視部２５，平衡度監視部２６および出力比較部２７のいずれかで異常が発生した場合、保護制御装置異常と判定する。また、ＣＰＵ２２は、故障箇所についても、特定することができる。すなわち、ＣＰＵ２２は、保護制御装置異常の箇所が、電源周辺回路異常検出部２８の場合は入力変換部１０の電源周辺回路の故障であると判定する。ＣＰＵ２２は、保護制御装置異常の箇所が、出力比較部２７の場合は、ホール素子１３ａ，１３ｂ，…，１３ｈを含めたアナログ入力回路５０の故障であると判定する。その他の場合は、ＣＰＵ２２は、装置外部の系統側の故障と判別する。
【００３５】
以上説明したように、本実施形態に係るディジタル保護制御装置１００は、系統で発生し得ない既知の信号を生成する既知信号生成部１１と、入力される電力系統のアナログ信号に既知信号を重畳し、既知信号が重畳されたアナログ信号に対して、ホール素子１３ａ，１３ｂ，…，１３ｈを用いて所定の変換処理を行う入力変換部１０と、を有する入力変換基板１と、入力変換基板１から通信回線１５ａ，１５ｂ，…，１５ｈを介して供給されるアナログ信号から不要な高調波を除去してディジタル信号に変換するアナログ入力回路５０と、アナログ入力回路５０通過後の既知信号成分の減衰率を基に、ホール素子１３ａ，１３ｂ，…，１３ｈを含むアナログ入力回路５０の健全性を判定する出力比較部２７と、を有する制御基板２と、を備える。
【００３６】
この構成により、ホール素子１３ａ，１３ｂ，…，１３ｈへ供給される電源の出力電圧と、ホール素子１３ａ，１３ｂ，…，１３ｈの出力を監視することで、入力変換基板１およびアナログ入力回路５０の故障を判定することができ、装置の誤動作・誤不動作を防止することができる。
【００３７】
また、本実施形態では、入力変換基板１は、ホール素子１３ａ，１３ｂ，…，１３ｈの駆動電圧が規定値外となった場合に制御基板２へ電源異常を通知する電源監視回路３２を備え、制御基板２は、電源監視回路３２と通信回線１５ｘを介して接続され、入力変換部１０の電源異常を判定するので、入力変換部１０の電源周辺回路の故障を判定することができる。
【００３８】
また、本実施形態では、制御基板２は、アナログ入力回路５０通過後の三相交流のディジタル信号を基に、アナログ入力回路５０が三相平衡となっていることを判定する零相監視部２５および平衡度監視部２６を備え、零相監視部２５および平衡度監視部２６は、アナログ入力回路５０通過後の三相交流のディジタル信号を基に、アナログ入力回路５０が三相平衡となっていることを判定する。零相監視部２５および平衡度監視部２６は、アナログ入力回路５０が三相平衡となっていない場合、出力比較部２７（第１判定部）および電源周辺回路異常検出部２８（第２判定部）にて異常が検出されていなければ、外部の系統側の故障と判定する。これにより、装置外部の系統側の故障と装置内部の故障との判別が可能となる。
【００３９】
上記のように、本実施形態では、ディジタル保護制御装置１００は、制御基板２に三相平衡を検出する零相監視部２５および平衡度監視部２６と、ｆ１２高調波成分の減衰率によってアナログ入力回路５０の健全性を判断する出力比較部２７と、電源周辺回路異常検出部２８と、を備えるので、入力変換基板１およびアナログ入力回路５０の故障を検出することができ、装置の誤動作・誤不動作を防止でき、故障箇所の切り分けも可能となる。また、装置内部の故障箇所の切り分けが可能となる。
【００４０】
本発明は上記の実施形態例に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、他の変形例、応用例を含む。
【００４１】
例えば、上記した実施形態例は本発明をわかりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態例の構成の一部を他の実施形態例の構成に置き換えることが可能であり、また、ある実施形態例の構成に他の実施形態例の構成を加えることも可能である。また、各実施形態例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【００４２】
また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、図１および図２に示すように、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行するためのソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ（Solid State Drive）等の記録装置、又は、ＩＣ（Integrated Circuit）カード、ＳＤ（Secure Digital）カード、光ディスク等の記録媒体に保持することができる。また、本明細書において、時系列的な処理を記述する処理ステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）をも含むものである。
【００４３】
また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしもすべての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。
【符号の説明】
【００４４】
１  入力変換基板
１ａ，１ｂ，…，１ｈ  外部入力部
２  制御基板
１３ａ，１３ｂ，…，１３ｈ  ホール素子
１０  入力変換部
１１  既知信号生成部
１２ａ，１２ｂ，…，１２ｈ  加算器
１３ａ，１３ｂ，…，１３ｈ  ホール素子
１４ａ，１４ｂ，…，１４ｈ  抵抗回路
１５ａ，１５ｂ，…，１５ｈ  通信回線（第１通信回線）
１５ｘ  通信回線（第２通信回線）
１６ａ，１６ｂ，…，１６ｈ  アナログフィルタ
１７  Ａ／Ｄ変換器
１８  高調波除去ディジタルフィルタ
１９  ｆ１２高調波抽出ディジタルフィルタ
２０，２１  バッファ
２２  ＣＰＵ
２３  ＲＯＭ
２４  演算処理部
２５  零相監視部（第３判定部）
２６  平衡度監視部（第３判定部）
２７  出力比較部（第１判定部）
２８  電源周辺回路異常検出部（第２判定部）
３０  電源周辺監視回路部
３１  ＤＣ／ＤＣ部
３２  電源監視回路（電源監視部）
５０  アナログ入力回路
１００  ディジタル保護制御装置
【図１】
2017069995.tif 000003
【図２】
2017069995.tif 000004