(57)【要約】【課題】複数の抵抗の抵抗値がバラツキを有する場合でも、そのバラツキによる影響を低減できるようにする。【解決手段】電流加算型ＤＡ変換器１は、複数の抵抗３１〜３８と、複数の抵抗３１〜３８のうちから選択した抵抗に所定電圧を印加することにより、その選択した抵抗から電流を出力させるＤＥＭデコーダ（制御手段）１０と、複数の抵抗３１〜３８のそれぞれから出力される電流を加算して出力する電流加算回路４０と、を備える。ＤＥＭデコーダ１０は、予め測定される複数の抵抗３１〜３８の抵抗値Ｒ１〜Ｒ８を記憶しておき、複数の抵抗３１〜３８のうちから選択した抵抗に所定電圧を印加するとき、当該選択した抵抗の抵抗値に応じて所定電圧の印加時間を調整する。【選択図】図１
2017175416.tif 000002
【特許請求の範囲】
【請求項１】
複数の抵抗と、
前記複数の抵抗のうちから選択した抵抗に所定電圧を印加することにより該選択した抵抗から電流を出力させる制御手段と、
前記複数の抵抗のそれぞれから出力される電流を加算して出力する電流加算回路と、
を備え、
前記制御手段は、予め測定される前記複数の抵抗の抵抗値を記憶しておき、前記複数の抵抗のうちから選択した抵抗に前記所定電圧を印加するとき、当該選択した抵抗の抵抗値に応じて前記所定電圧の印加時間を調整することを特徴とする電流加算型ＤＡ変換器。
【請求項２】
前記制御手段は、前記複数の抵抗のうち、抵抗値が所定値の抵抗を選択したときの前記所定電圧の印加時間を所定時間に設定することを特徴とする請求項１に記載の電流加算型ＤＡ変換器。
【請求項３】
前記制御手段は、前記複数の抵抗のうち、抵抗値が前記所定値よりも大きい抵抗を選択したときの前記所定電圧の印加時間を前記所定時間よりも長くし、抵抗値が前記所定値よりも小さい抵抗を選択したときの前記所定電圧の印加時間を前記所定時間よりも短くすることを特徴とする請求項２に記載の電流加算型ＤＡ変換器。
【請求項４】
前記制御手段は、前記複数の抵抗のうち、抵抗値が最大である抵抗に対して前記所定電圧を印加する印加時間を所定時間に設定し、抵抗値が最大でない抵抗に対して前記所定電圧を印加する印加時間を各抵抗の抵抗値に応じて前記所定時間よりも短い時間に設定することを特徴とする請求項１に記載の電流加算型ＤＡ変換器。
【請求項５】
前記制御手段は、前記複数の抵抗の全てを同時に選択する場合と、それ以外の場合とで、前記所定電圧の印加時間の調整手段が異なることを特徴とする請求項１に記載の電流加算型ＤＡ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流加算型ＤＡ変換器に関し、特に複数の抵抗のバラツキによる影響を低減する技術に関する。
【背景技術】
【０００２】
従来、デジタル入力型Ｄ級増幅器において電流加算型ＤＡ変換器を備えたものが公知である（例えば特許文献１）。この電流加算型ＤＡ変換器は、ノンインバーティングバッファと出力抵抗とによって構成される複数の電圧電流変換部のそれぞれが「１」又は「０」に対応する電流を出力し、誤差積分器によってそれら複数の電圧電流変換部のそれぞれから出力される電流を加算して電圧に変換するように構成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２３６０１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のような電流加算型ＤＡ変換器は、出力抵抗の抵抗バラツキによる影響が大きいという問題がある。
【０００５】
そこで本発明は、上記課題に鑑みてなされたものであり、複数の抵抗の抵抗値がバラツキを有する場合でも、そのバラツキによる影響を低減できるようにした電流加算型ＤＡ変換器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、第１に、本発明は、電流加算型ＤＡ変換器であって、複数の抵抗と、前記複数の抵抗のうちから選択した抵抗に所定電圧を印加することにより該選択した抵抗から電流を出力させる制御手段と、前記複数の抵抗のそれぞれから出力される電流を加算して出力する電流加算回路と、を備え、前記制御手段は、予め測定される前記複数の抵抗の抵抗値を記憶しておき、前記複数の抵抗のうちから選択した抵抗に前記所定電圧を印加するとき、当該選択した抵抗の抵抗値に応じて前記所定電圧の印加時間を調整することを特徴とする構成である。
【０００７】
この発明によれば、複数の抵抗のそれぞれから出力される電荷量を一定量に制御することができるため、各抵抗の抵抗バラツキを抑制することができるようになる。
【０００８】
第２に、本発明は、上記第１の構成を有する電流加算型ＤＡ変換器において、前記制御手段は、前記複数の抵抗のうち、抵抗値が所定値の抵抗を選択したときの前記所定電圧の印加時間を所定時間に設定することを特徴とする構成である。
【０００９】
第３に、本発明は、上記第２の構成を有する電流加算型ＤＡ変換器において、前記制御手段は、前記複数の抵抗のうち、抵抗値が前記所定値よりも大きい抵抗を選択したときの前記所定電圧の印加時間を前記所定時間よりも長くし、抵抗値が前記所定値よりも小さい抵抗を選択したときの前記所定電圧の印加時間を前記所定時間よりも短くすることを特徴とする構成である。
【００１０】
第４に、本発明は、上記第１の構成を有する電流加算型ＤＡ変換器において、前記制御手段は、前記複数の抵抗のうち、抵抗値が最大である抵抗に対して前記所定電圧を印加する印加時間を所定時間に設定し、抵抗値が最大でない抵抗に対して前記所定電圧を印加する印加時間を各抵抗の抵抗値に応じて前記所定時間よりも短い時間に設定することを特徴とする構成である。
【００１１】
第５に、本発明は、上記第１の構成を有する電流加算型ＤＡ変換器において、前記制御手段は、前記複数の抵抗の全てを同時に選択する場合と、それ以外の場合とで、前記所定電圧の印加時間の調整手段が異なることを特徴とする構成である。すなわち、この第５の構成は、制御手段が、前記複数の抵抗の全てを同時に選択する場合と、それ以外の場合とで、前記所定電圧の印加時間の調整方法を異なる方法に切り替えることを特徴とするものである。
【発明の効果】
【００１２】
本発明によれば、複数の抵抗の抵抗値がバラツキを有する場合でも、そのバラツキによる影響を低減することができるようになる。
【図面の簡単な説明】
【００１３】
【図１】電流加算型ＤＡ変換器の一構成例を示す回路図である。
【図２】複数の抵抗の抵抗値を測定する際の回路構成を示す図である。
【図３】記憶部に格納される各抵抗の抵抗値の一例を示す図である。
【図４】フルレンジ出力でない場合の複数の抵抗の駆動態様の一例を示す図である。
【図５】フルレンジ出力である場合の複数の抵抗の駆動態様の一例を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明に関する好ましい実施形態について図面を参照しつつ詳細に説明する。尚、以下に説明する実施形態において互いに共通する部材には同一符号を付しており、それらについての重複する説明は省略する。
【００１５】
図１は、本発明における電流加算型ＤＡ変換器１の一構成例を示す回路図である。この電流加算型ＤＡ変換器１は、主として、制御手段として機能するＤＥＭ（Dynamic Element Matching）デコーダ１０と、必要なビット数に応じて設けられる複数の電流出力回路１１〜１８と、複数の電流出力回路１１〜１８のそれぞれに対応して設けられる複数の抵抗３１〜３８と、複数の電流出力回路１１〜１８のそれぞれから抵抗３１〜３８を介して出力される出力電流Ｉ１〜Ｉ８を加算して電圧に変換する電流加算回路４０とを備える。尚、本実施形態では、説明を簡単にするため、一例として電流加算型ＤＡ変換器１に８つの電流出力回路１１〜１８が設けられる場合を例示するが、電流出力回路の数はこれに限られるものではない。また、複数の電流出力回路１１〜１８はいずれも同じ構成を有している。ＤＥＭデコーダ１０は、入力するデジタル信号Ｄｉｎに基づき、複数の電流出力回路１１〜１８のそれぞれから出力させる電流を制御するものである。
【００１６】
複数の電流出力回路１１〜１８のそれぞれは、ＰＭＯＳトランジスタ２１と、ＮＭＯＳトランジスタ２２とを備えて構成される。ＰＭＯＳトランジスタ２１は、ソースが所定の電源電圧ＶＤＤに接続され、ドレインがＮＭＯＳトランジスタ２２のドレインに接続され、ゲートがＤＥＭデコーダ１０の出力端子に接続される。またＮＭＯＳトランジスタ２２は、ソースが接地されており、ゲートがＤＥＭデコーダ１０の出力端子に接続される。複数の抵抗３１〜３８は、それら複数の電流出力回路１１〜１８のそれぞれに対して個別に設けられる。すなわち、複数の抵抗３１〜３８のそれぞれは、一端が各電流出力回路１１〜１８のＰＭＯＳトランジスタ２１及びＮＭＯＳトランジスタ２２のドレインに接続され、他端がスイッチＳＷ１を介して電流加算回路４０に接続される。したがって、各電流出力回路１１〜１８は、ＤＥＭデコーダ１０から出力される信号Ｓ１〜Ｓ８に応じて各抵抗３１〜３８の一端に電源電圧ＶＤＤを印加することにより、各抵抗３１〜３８を介して出力電流Ｉ１〜Ｉ８を出力する。
【００１７】
電流加算回路４０は、オペアンプなどで構成される増幅器４１と、増幅器４１の出力端子と反転入力端子との間に接続される抵抗４２とを有する。この電流加算回路４０は、各電流出力回路１１〜１８から各抵抗３１〜３８を介して出力される出力電流Ｉ１〜Ｉ８を加算した電流を抵抗４２に流して電圧に変換し、出力信号Ｖｏｕｔを出力する。また増幅器４１の非反転入力端子は、例えば接地される。
【００１８】
上記のように構成される電流加算型ＤＡ変換器１は、デジタル信号Ｄｉｎが０でない場合、ＤＥＭデコーダ１０がそのデジタル信号Ｄｉｎに応じて複数の抵抗３１〜３８のうちから選択した少なくとも１つの抵抗に電源電圧ＶＤＤを印加することにより、その選択した抵抗から出力電流を出力させる。例えば、ＤＥＭデコーダ１０は、抵抗３１から出力電流Ｉ１を出力させるときには、電流出力回路１１に対してＬｏｗレベルの信号Ｓ１を出力することにより、電流出力回路１１のＰＭＯＳトランジスタ２１をオンにし、ＮＭＯＳトランジスタ２２をオフにする。その結果、抵抗３１の一端には電源電圧ＶＤＤが印加され、出力電流Ｉ１が出力される。そして電流加算回路４０が各抵抗３１〜３８から出力される出力電流Ｉ１〜Ｉ８を加算して電圧に変換することにより、デジタル信号Ｄｉｎに応じた出力信号Ｖｏｕｔを出力する。
【００１９】
ここで、各電流出力回路１１〜１８の出力側に接続される各抵抗３１〜３８は、それぞれ抵抗バラツキを有している。そのため、ＤＥＭデコーダ１０は、デジタル信号Ｄｉｎに応じて複数の電流出力回路１１〜１８に対して信号Ｓ１〜Ｓ８を出力することにより、複数の抵抗３１〜３８のそれぞれから出力電流Ｉ１〜Ｉ８を出力させたとしても、それらの出力電流Ｉ１〜Ｉ８は同じ値にはならない。つまり、各抵抗３１〜３８から出力される出力電流Ｉ１〜Ｉ８は、抵抗バラツキに応じてそれぞれ異なる電流となる。その結果、電流加算回路４０から出力される出力信号Ｖｏｕｔには、複数の抵抗３１〜３８の抵抗バラツキに応じたノイズが含まれる。そこで、本実施形態の電流加算型ＤＡ変換器１は、上記のような複数の抵抗３１〜３８の抵抗バラツキによるノイズを低減するため、複数の抵抗３１〜３８の抵抗値Ｒ１〜Ｒ８を予め測定して記憶しておき、複数の抵抗３１〜３８のうちから選択した抵抗に電源電圧ＶＤＤを印加するとき、当該選択した抵抗の抵抗値Ｒ１〜Ｒ８に応じて電源電圧ＶＤＤの印加時間を調整するように構成される。以下、このような電流加算型ＤＡ変換器１について詳しく説明する。
【００２０】
電流加算型ＤＡ変換器１は、複数の抵抗３１〜３８の抵抗値Ｒ１〜Ｒ８を測定するための構成として、電流源５１と、ＡＤ変換器５２とを備えている。電流源５１は、スイッチＳＷ２を介して各抵抗３１〜３８の他端に接続される。またＡＤ変換器５２は、スイッチＳＷ３を介して各抵抗３１〜３８の他端に接続される。ＡＤ変換器５２は、各抵抗３１〜３８の抵抗値Ｒ１〜Ｒ８を測定するためのものであり、その測定値をＤＥＭデコーダ１０に設けられる不揮発性の記憶部８へ格納する。
【００２１】
電流加算型ＤＡ変換器１は、デジタル信号Ｄｉｎに応じた出力信号Ｖｏｕｔを出力する動作を開始する前に、電流源５１及びＡＤ変換器５２を作動させて各抵抗３１〜３８の抵抗値Ｒ１〜Ｒ８を測定する。すなわち、電流加算型ＤＡ変換器１は、各抵抗３１〜３８の抵抗値Ｒ１〜Ｒ８を測定するとき、図２に示すようにスイッチＳＷ１を開放し、スイッチＳＷ２，ＳＷ３を短絡する。そしてＤＥＭデコーダ１０は、複数の電流出力回路１１〜１８のそれぞれに対し、１つずつ順番にＮＭＯＳトランジスタ２２をオンさせる信号を出力していく。例えば、電流出力回路１１のＮＭＯＳトランジスタ２２をオンさせることにより、電流源５１から出力される電流Ｉは、抵抗３１及び電流出力回路１１のＮＭＯＳトランジスタ２２を流れる。このとき、抵抗３１の電流源５１側の一端には、抵抗３１の抵抗値Ｒ１に応じた電圧が現れる。すなわち、このとき抵抗３１の電流側５１側の一端に現れる電圧が抵抗３１の抵抗値Ｒ１となる。ＡＤ変換器５２は、その電圧をデジタル信号に変換し、ＤＥＭデコーダ１０の記憶部８へ格納する。ＤＥＭデコーダ１０は、上記のようにして各抵抗３１〜３８の抵抗値Ｒ１〜Ｒ８を１つずつ順番に測定し、その測定値を記憶部８に格納させる。
【００２２】
図３は、記憶部８に格納される各抵抗３１〜３８の抵抗値Ｒ１〜Ｒ８の一例を示す図である。電流加算型ＤＡ変換器１は、上記のようにして複数の抵抗３１〜３８の抵抗値Ｒ１〜Ｒ８を測定することにより、例えば図３に示すような測定値を記憶部８に格納する。電流加算型ＤＡ変換器１は、各抵抗３１〜３８の抵抗値Ｒ１〜Ｒ８の測定が終了すると、スイッチＳＷ２，ＳＷ３を開放し、スイッチＳＷ１を短絡させる。これにより、電流加算型ＤＡ変換器１は、入力するデジタル信号Ｄｉｎに応じた出力信号Ｖｏｕｔを出力可能な通常の動作状態となる。
【００２３】
電流加算型ＤＡ変換器１は、通常の動作状態に移行すると、ＤＥＭデコーダ１０がデジタル信号Ｄｉｎに応じて複数の電流出力回路１１〜１８のそれぞれを選択的に駆動するようになる。例えばデジタル信号Ｄｉｎが「１」のとき、ＤＥＭデコーダ１０は、複数の電流出力回路１１〜１８のうちから１つの電流出力回路を選択して駆動することにより、その１つの電流出力回路に接続されている１つの抵抗から出力電流を出力させる。またデジタル信号Ｄｉｎが「２」のとき、ＤＥＭデコーダ１０は、複数の電流出力回路１１〜１８のうちから２つの電流出力回路を選択して同時に駆動することにより、それら２つの電流出力回路に接続されている２つの抵抗から出力電流を出力させる。さらにデジタル信号Ｄｉｎが「８」のとき、ＤＥＭデコーダ１０は、複数の電流出力回路１１〜１８の全てを選択して同時に駆動することにより、複数の電流出力回路１１〜１８のそれぞれに接続されている抵抗３１〜３８のそれぞれから出力電流Ｉ１〜Ｉ８を出力させる。尚、本実施形態では、デジタル信号Ｄｉｎが「８」のとき、電流加算型ＤＡ変換器１がフルレンジ出力となる。
【００２４】
そしてＤＥＭデコーダ１０は、デジタル信号Ｄｉｎに基づいて複数の抵抗３１〜３８のうちから選択した抵抗に電源電圧ＶＤＤを印加するとき、その選択した抵抗の抵抗値Ｒ１〜Ｒ８に応じて電源電圧ＶＤＤの印加時間を調整する。すなわち、ＤＥＭデコーダ１０は、選択した抵抗３１〜３８の抵抗値Ｒ１〜Ｒ８が比較的大きな値である程、電源電圧ＶＤＤの印加時間を長くし、選択した抵抗３１〜３８の抵抗値Ｒ１〜Ｒ８が比較的小さな値である程、電源電圧ＶＤＤの印加時間を短くする。これにより、ＤＥＭデコーダ１０は、デジタル信号Ｄｉｎに応じて選択した抵抗３１〜３８を介して出力される電荷量を一定量に制御することができる。
【００２５】
またフルレンジ出力でない場合において、複数の抵抗３１〜３８のうちから少なくとも１つの抵抗を選択して出力電流を出力させるとき、ＤＥＭデコーダ１０は、電流加算型ＤＡ変換器１の動作周期内において複数の抵抗３１〜３８のうちから出力電流を出力させる少なくとも１つの抵抗を循環的に選択していき、電流加算型ＤＡ変換器１の動作周期内において複数の抵抗３１〜３８のそれぞれから出力電流Ｉ１〜Ｉ８を出力させる。
【００２６】
図４は、フルレンジ出力でない場合の複数の抵抗３１〜３８の駆動態様の一例を示す図である。尚、図４では、デジタル信号Ｄｉｎが「１」のときを表している。ＤＥＭデコーダ１０は、デジタル信号Ｄｉｎが「１」のとき、図４に示すように電流加算型ＤＡ変換器１の動作周期Ｔａにおいて、複数の抵抗３１〜３８のうちから１つの抵抗を選択する動作を循環的に繰り返し行う。すなわち、ＤＥＭデコーダ１０は、電流加算型ＤＡ変換器１の動作周期Ｔａを時分割することにより、デジタル信号Ｄｉｎの「１」に対応する出力電流をそれぞれ異なる抵抗から時分割で出力させるように制御する。このとき、ＤＥＭデコーダ１０は、複数の抵抗３１〜３８のそれぞれの抵抗値Ｒ１〜Ｒ８に応じて各抵抗３１〜３８に電源電圧ＶＤＤを印加する印加時間を変更する。例えば、図３に示したように抵抗３１の抵抗値Ｒ１が「１．１」であった場合、ＤＥＭデコーダ１０は、抵抗３１を選択して出力電流Ｉ１を出力させるとき、抵抗３１の一端に対して電源電圧ＶＤＤを印加する印加時間を、１．１／８＊Ｔａに設定する。また図３に示したように抵抗３２の抵抗値Ｒ２が「０．９」であった場合、ＤＥＭデコーダ１０は、抵抗３２を選択して出力電流Ｉ２を出力させるとき、抵抗３２の一端に対して電源電圧ＶＤＤを印加する印加時間を、０．９／８＊Ｔａに設定する。このように複数の抵抗３１〜３８から少なくとも１つを選択して出力電流を出力させるとき、ＤＥＭデコーダ１０は、各抵抗３１〜３８の抵抗値Ｒ１〜Ｒ８に応じて電源電圧ＶＤＤを印加する印加時間を調整する。すなわち、ＤＥＭデコーダ１０は、複数の抵抗３１〜３８のうち、抵抗値が所定値の抵抗を選択したときには電源電圧ＶＤＤの印加時間を所定時間に設定する。これに対し、ＤＥＭデコーダ１０は、複数の抵抗３１〜３８のうち、抵抗値が所定値よりも大きい抵抗を選択したときには電源電圧ＶＤＤの印加時間を所定時間よりも長くし、抵抗値が所定値よりも小さい抵抗を選択したときには電源電圧ＶＤＤの印加時間を所定時間よりも短くする。これにより、各抵抗３１〜３８に対して電源電圧ＶＤＤが印加されているときに電流加算回路４０に対して出力される電荷量は、各抵抗３１〜３８の抵抗値Ｒ１〜Ｒ８のバラツキにかかわらず、一定量に保たれる。そのため、電流加算回路４０から出力される出力信号Ｖｏｕｔを例えばローパスフィルタなどを用いて積分することにより、複数の抵抗３１〜３８の抵抗バラツキによる影響を低減することができるようになる。
【００２７】
尚、図４ではデジタル信号Ｄｉｎが「１」の場合を例示したが、デジタル信号Ｄｉｎが「１」以外の場合も上記と同様である。例えばデジタル信号Ｄｉｎが「２」のとき、ＤＥＭデコーダ１０は、複数の抵抗３１〜３８のうちから２つの抵抗を選択し、それら２つの抵抗の一端に対して同時に電源電圧ＶＤＤを印加する。このときもＤＥＭデコーダ１０は、それら２つの抵抗のそれぞれに抵抗値に応じて、電源電圧ＶＤＤを印加する印加時間を個別に調整する。これにより、２つの抵抗のそれぞれから出力される電荷量が互いに等しくなり、抵抗バラツキによる影響を低減することができる。
【００２８】
一方、フルレンジ出力を行う場合、ＤＥＭデコーダ１０は、複数の抵抗３１〜３８の全てを選択し、各抵抗３１〜３８の一端に対して同時に電源電圧ＶＤＤを印加する。このとき、ＤＥＭデコーダ１０は、複数の抵抗３１〜３８のうち、抵抗値が最大である抵抗に対して電源電圧ＶＤＤを印加する印加時間を所定時間に設定し、抵抗値が最大でない抵抗に対して電源電圧ＶＤＤを印加する印加時間を各抵抗の抵抗値に応じて所定時間よりも短い時間に設定する。
【００２９】
図５は、フルレンジ出力である場合の複数の抵抗３１〜３８の駆動態様の一例を示す図である。フルレンジ出力である場合、ＤＥＭデコーダ１０は、図５に示すように、複数の抵抗３１〜３８のうち、抵抗値が最大である抵抗に対して電源電圧ＶＤＤを印加する印加時間を、電流加算型ＤＡ変換器１の動作周期Ｔａに一致する時間に設定する。またＤＥＭデコーダ１０は、抵抗値が最大でない抵抗に対して電源電圧ＶＤＤを印加する印加時間を各抵抗の抵抗値に応じて、電流加算型ＤＡ変換器１の動作周期Ｔａよりも短い時間に設定する。
【００３０】
例えば、図３に示したように抵抗３４の抵抗値Ｒ４が最大値「１．２」であった場合、ＤＥＭデコーダ１０は、抵抗３４の一端に対して電源電圧ＶＤＤを印加する印加時間を、電流加算型ＤＡ変換器１の動作周期Ｔａに設定する。またＤＥＭデコーダ１０は、最大でない抵抗３１の抵抗値Ｒ１が図３に示すように「１．１」であった場合、抵抗３１の一端に対して電源電圧ＶＤＤを印加する印加時間を、電流加算型ＤＡ変換器１の動作周期Ｔａの１．１／１．２倍に設定する。他の抵抗に対する印加時間も同様であり、ＤＥＭデコーダ１０は、各抵抗の抵抗値が最大値に対してどの程度の割合であるかに応じて電源電圧ＶＤＤを印加する印加時間を設定する。これにより、フルレンジ出力のときにも、複数の抵抗３１〜３８のそれぞれから出力される電荷量は、各抵抗３１〜３８の抵抗値Ｒ１〜Ｒ８のバラツキにかかわらず、一定量に保たれる。そのため、電流加算回路４０から出力される出力信号Ｖｏｕｔを例えばローパスフィルタなどを用いて積分することにより、複数の抵抗３１〜３８の抵抗バラツキによる影響を低減することができるようになる。
【００３１】
以上のように本実施形態の電流加算型ＤＡ変換器１は、予め測定される複数の抵抗３１〜３８の抵抗値Ｒ１〜Ｒ８を記憶しておき、ＤＥＭデコーダ１０が、それら複数の抵抗３１〜３８のうちから選択した少なくとも１つの抵抗の一端に電源電圧ＶＤＤを印加して出力電流を出力させるとき、その選択した抵抗の抵抗値に応じて電源電圧ＶＤＤの印加時間を調整するようにしている。これにより、複数の抵抗３１〜３８のそれぞれに抵抗バラツキがある場合であっても、各抵抗３１〜３８を介して出力される電荷量を一定量に制御することができるため、抵抗バラツキによるノイズを低減することができるという利点がある。
【００３２】
また上述した電流加算型ＤＡ変換器１は、ＤＥＭデコーダ１０が、複数の抵抗３１〜３８の全てを同時に選択する場合と、それ以外の場合とで、電源電圧ＶＤＤの印加時間の調整手段（調整方法）を異なる手段（方法）に切り替える。そのため、複数の抵抗３１〜３８の全てを同時に選択する場合と、それ以外の場合のいずれであっても、抵抗バラツキによるノイズを低減することができるようになる。
【符号の説明】
【００３３】
１…電流加算型ＤＡ変換器、１０…ＤＥＭデコーダ（制御手段）、１１〜１８…電流出力回路、３１〜３８…抵抗、４０…電流加算回路。 
【図１】
2017175416.tif 000003
【図２】
2017175416.tif 000004
【図３】
2017175416.tif 000005
【図４】
2017175416.tif 000006
【図５】
2017175416.tif 000007