(57)【要約】【課題】電力モジュールのターンオンを二段制御にすることにより、ターンオン時に発生する電磁波の干渉を最小限に抑えるだけでなく、電力モジュールを制御するスイッチ素子のアーム短絡を検出できる電力モジュール制御システムおよびその制御方法を提供する。【解決手段】電力モジュールの出力を制御するスイッチ素子と、前記スイッチ素子のオン信号とオフ信号を生成する駆動信号生成部と、前記駆動信号生成部と前記スイッチ素子との間に接続され、前記駆動信号生成部のスイッチオン信号を所定の遅延時間だけ遅延させて前記スイッチ素子に伝達するラッチ（ｌａｔｃｈ）と、前記ラッチと前記電力モジュールとの間に接続され、前記ラッチによりスイッチオン信号を遅延させる前記遅延時間の間に前記電力モジュールの出力を制御する補償部とを含んでなる、電力モジュール制御システムを提供する。【選択図】図１
2017212864.tif 000002
【特許請求の範囲】
【請求項１】
電力モジュールの出力を制御するスイッチ素子と、
前記スイッチ素子のオン信号とオフ信号を生成する駆動信号生成部と、
前記駆動信号生成部と前記スイッチ素子との間に接続され、前記駆動信号生成部のスイッチオン信号を所定の遅延時間だけ遅延させて前記スイッチ素子に伝達するラッチと、
前記駆動信号生成部と前記スイッチ素子との間に接続され、前記ラッチによりスイッチオン信号を遅延させる前記遅延時間の間に前記電力モジュールの出力を制御する補償部とを含んでなることを特徴とする、電力モジュール制御システム。
【請求項２】
前記スイッチ素子はＣＭＯＳからなり、前記駆動信号生成部によって生成されるオン信号とオフ信号はＣＭＯＳのゲートに印加されることを特徴とする、請求項１に記載の電力モジュール制御システム。
【請求項３】
前記ラッチと前記電力モジュールとの間に接続され、前記ラッチによりスイッチオン信号を遅延させる前記遅延時間の間に前記電力モジュールにアーム短絡が発生したか否かを検出するアーム短絡検出部をさらに含むことを特徴とする、請求項１に記載の電力モジュール制御システム。
【請求項４】
前記アーム短絡検出部は、第１抵抗と第２抵抗が直列に接続されて構成され、前記遅延時間の間、前記第１抵抗に印加される電圧値を用いて前記電力モジュールにアーム短絡が発生したか否かを検出することを特徴とする、請求項３に記載の電力モジュール制御システム。
【請求項５】
前記遅延時間は、前記ラッチの時定数が大きくなるほど大きい値を有することを特徴とする、請求項１に記載の電力モジュール制御システム。
【請求項６】
前記ラッチによりスイッチオン信号を遅延させる前記遅延時間が経過した後は、前記補償部による前記電力モジュールの出力制御を終了し、前記ラッチからスイッチオン信号の伝達を受ける前記スイッチ素子により前記電力モジュールの出力を制御することを特徴とする、請求項１に記載の電力モジュール制御システム。
【請求項７】
前記電力モジュールはＭＯＳＦＥＴからなり、前記補償部と前記スイッチ素子による前記ＭＯＳＦＥＴの出力制御は前記ＭＯＳＦＥＴのゲート端に印加される電圧値を制御することにより行われることを特徴とする、請求項６に記載の電力モジュール制御システム。
【請求項８】
前記スイッチ素子により前記ＭＯＳＦＥＴのゲート端に印加される電圧値は、前記補償部により前記ＭＯＳＦＥＴのゲート端に印加される電圧値よりも大きいことを特徴とする、請求項７に記載の電力モジュール制御システム。
【請求項９】
電力モジュールの出力を制御するスイッチ素子のオン信号とオフ信号を生成する駆動信号生成部において前記スイッチ素子のオン信号を生成する場合、前記オン信号を受信したラッチから所定の遅延時間の間に前記スイッチ素子にオフ信号を伝達し、前記オン信号を受信した補償部が所定の遅延時間の間に前記電力モジュールの出力を制御する段階と、
前記ラッチが前記オン信号を受信した後から前記遅延時間が経過した場合、前記補償部による前記電力モジュールの出力制御を終了し、前記スイッチ素子によって前記電力モジュールの出力を制御する段階とを含んでなることを特徴とする、電力モジュール制御方法。
【請求項１０】
前記電力モジュールの出力制御は、前記電力モジュールを構成するＭＯＳＦＥＴのゲート端に印加される電圧値を制御することにより行われることを特徴とする、請求項９に記載の電力モジュール制御方法。
【請求項１１】
前記スイッチ素子により前記ＭＯＳＦＥＴのゲート端に印加される電圧値は、前記補償部により前記ＭＯＳＦＥＴのゲート端に印加される電圧値よりも大きいことを特徴とする、請求項１０に記載の電力モジュール制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力装置に使用される電力モジュールの電磁波性能を向上させるだけでなく、アーム短絡検出の精度を向上させる電力モジュール制御システムおよびその制御方法に関する。
【背景技術】
【０００２】
一般に、各種電子、電気製品は内部に電源の入力を受けて動作するが、その際、電源の不安定や回路的な不安定などの各種原因によるノイズ（電磁波を含む）の影響により不要な電力消費が発生し、電子・電気製品の寿命を短縮させる。
【０００３】
このようなノイズの原因は３つに大別される。一つ目は、真性雑音源（ｉｎｔｒｉｎｓｉｃ  ｎｏｉｓｅ  ｓｏｕｒｃｅ）であって、物理的なシステム自体の属性のために発生する熱雑音などがある。二つ目は、人為的雑音（ｍａｎ−ｍａｄｅ  ｎｏｉｓｅ）があって、人間が作った装置、例えばモーター、スイッチ、デジタル機器、アンテナなどから発生するノイズをいう。三つ目は、自然界からの雑音であって、例えば落雷、太陽黒点によるノイズなどがこれに属する。その発生原因が何であれ、ノイズは、電気・電子機器に望ましくない影響を及ぼすが、現実的にこれを完全に除去することは不可能である。但し、電気・電子機器の本来の機能に支障を与えない程度にまで減少させることが最善の方法として知られている。
【０００４】
一方、電気・電子機器から発生する電磁波ノイズをその形態によって分類すると、電源線に沿って外部へ出ていく伝導ノイズと、電磁波の形により空中に放射される放射ノイズがある。ノイズのある環境を通過する導電体は、自らがノイズの影響を受けるとともに、他の部分へノイズを伝達する。
【０００５】
また、電荷が動くところでは何時も電磁波が発生するが、この電磁波は他の回路に影響を及ぼす主要なノイズの原因となる。発生したノイズが電気・電子機器に悪影響を及ぼすことを電磁波障害と呼び、それぞれの国ごとにそれなりの基準を設定して電磁波障害に関連した規制をしており、国際的にも一定の基準が設けられているため、この規制値を満足しなければ、製品を作って販売するのは難しい。
【０００６】
前述の背景技術として説明した事項は、本発明の背景に対する理解増進のためのものに過ぎず、当該技術分野における通常の知識を有する者に公知の従来の技術に該当することを認めるものと受け入れられてはならない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】韓国特許公開第２０１５−００３５７９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、電力モジュールのターンオンを二段制御にすることにより、電力モジュールのターンオン時に発生する電磁波の干渉を最小限に抑えるだけでなく、電力モジュールを制御するスイッチ素子のアーム短絡を検出できる電力モジュール制御システムおよびその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するための本発明に係る電力モジュール制御システムは、電力モジュールの出力を制御するスイッチ素子と、前記スイッチ素子のオン信号とオフ信号を生成する駆動信号生成部と、前記駆動信号生成部と前記スイッチ素子との間に接続され、前記駆動信号生成部のスイッチオン信号を所定の遅延時間だけ遅延させて前記スイッチ素子に伝達するラッチ（ｌａｔｃｈ）と、前記ラッチと前記電力モジュールとの間に接続され、前記ラッチによりスイッチオン信号を遅延させる前記遅延時間の間に前記電力モジュールの出力を制御する補償部とを含んでなる。
【００１０】
前記スイッチ素子はＣＭＯＳからなり、前記駆動信号生成部によって生成されるオン信号とオフ信号はＣＭＯＳのゲートに印加されることを特徴とする。
【００１１】
本発明に係る電力モジュール制御システムは、前記ラッチと前記電力モジュールとの間に接続され、前記ラッチによりスイッチオン信号を遅延させる前記遅延時間の間に前記電力モジュールにアーム短絡が発生したか否かを検出するアーム短絡検出部をさらに含む。
【００１２】
前記アーム短絡検出部は、第１抵抗と第２抵抗が直列に接続されて構成され、前記遅延時間の間、前記第１抵抗に印加される電圧値を用いて前記電力モジュールにアーム短絡が発生したか否かを検出することを特徴とする。
【００１３】
前記遅延時間は、前記ラッチの時定数が大きくなるほど大きい値を有することを特徴とする。
【００１４】
前記ラッチによりスイッチオン信号を遅延させる前記遅延時間が経過した後は、前記補償部による前記電力モジュールの出力制御を終了し、前記ラッチからスイッチオン信号の伝達を受ける前記スイッチ素子により前記電力モジュールの出力を制御することを特徴とする。
【００１５】
前記電力モジュールはＭＯＳＦＥＴからなり、前記補償部と前記スイッチ素子による前記ＭＯＳＦＥＴの出力制御は前記ＭＯＳＦＥＴのゲート端に印加される電圧値を制御することにより行われることを特徴とする。
【００１６】
前記スイッチ素子により前記ＭＯＳＦＥＴのゲート端に印加される電圧値は、前記補償部により前記ＭＯＳＦＥＴのゲート端に印加される電圧値よりも大きいことを特徴とする。
【００１７】
本発明に係る電力モジュール制御方法は、電力モジュールの出力を制御するスイッチ素子のオン信号とオフ信号を生成する駆動信号生成部において前記スイッチ素子のオン信号を生成する場合、前記オン信号を受信したラッチから所定の遅延時間の間に前記スイッチ素子にオフ信号を伝達し、前記オン信号を受信した補償部が所定の遅延時間の間に前記電力モジュールの出力を制御する段階と、前記ラッチが前記オン信号を受信した後から前記遅延時間が経過した場合、前記補償部による前記電力モジュールの出力制御を終了し、前記スイッチ素子によって前記電力モジュールの出力を制御する段階とを含んでなる。
【００１８】
前記電力モジュールの出力制御は、前記電力モジュールを構成するＭＯＳＦＥＴのゲート端に印加される電圧値を制御することにより行われることを特徴とする。
【００１９】
前記スイッチ素子により前記ＭＯＳＦＥＴのゲート端に印加される電圧値は、前記補償部により前記ＭＯＳＦＥＴのゲート端に印加される電圧値よりも大きいことを特徴とする。
【発明の効果】
【００２０】
本発明によれば、電力モジュールのターンオンを二段制御にすることにより、ターンオン時に発生するノイズを低減させて電磁波の干渉を最小限に抑えることができ、電力モジュールを制御するスイッチ素子のアーム短絡検出が可能であってアーム短絡の発生による電力モジュールの故障を最小限に抑えることができる。したがって、これにより電力モジュールの耐久性および電磁波性能が向上した本発明に係る電力モジュールをラジオに利用する場合、ラジオの信号受信性能を向上できる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態に係る電力モジュール制御システムの構成図である。
【図２】本発明の実施形態に係る電力モジュール制御方法のフローチャートである。
【図３】本発明の実施形態に係る電力モジュールの出力グラフである。
【図４】従来技術と本発明に係るＲＦＩ  ＡＭ評価グラフである。
【発明を実施するための形態】
【００２２】
以下、添付図面を参照して本発明の好適な実施形態について説明する。
本発明に係る電力モジュール１０の制御システムは、図１に示すように、電力モジュール１０の出力を制御するスイッチ素子２０と、スイッチ素子２０のオン信号とオフ信号を生成する駆動信号生成部３０と、駆動信号生成部３０とスイッチ素子２０との間に接続され、駆動信号生成部３０のスイッチオン信号を所定の遅延時間だけ遅延させてスイッチ素子２０に伝達するラッチ（ｌａｔｃｈ）４０と、駆動信号生成部３０とスイッチ素子２０との間に接続され、ラッチ４０によりスイッチオン信号を遅延させる前記遅延時間の間に電力モジュール１０の出力を制御する補償部５０と、ラッチ４０と電力モジュール１０との間に接続され、ラッチ４０によりスイッチオン信号を遅延させる前記遅延時間の間に電力モジュール１０にアーム短絡が発生したか否かを検出するアーム短絡検出部６０とを含んでなる。
【００２３】
本発明における電力モジュール１０は様々な形態により具現できるが、図１においては電力モジュール１０の代表的な形態としてＭＯＳＦＥＴを示している。しかし、本発明において記載している電力モジュール１０は、ＭＯＳＦＥＴを含む様々な半導体素子（Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒなど）を意味する。
【００２４】
電力モジュール１０がＭＯＳＦＥＴからなる場合、電力モジュール１０は、ＭＯＳＦＥＴに印加されるゲート電圧に応じてその出力が制御される。具体的に、制御方法はＭＯＳＦＥＴの種類によって異なるが、図１に示すように、電力モジュール１０がＮＭＯＳからなっている場合は、ゲート端に印加される電圧が一定の電圧（しきい電圧）以上になって電力モジュール１０がターンオンされる。
【００２５】
したがって、このような電力モジュール１０の出力を制御するために、本発明においてはスイッチ素子２０を構成しているが、図１においては、様々なスイッチ素子２０のタイプの中でも、ＣＭＯＳ型のスイッチ素子２０を示している。ＣＭＯＳは、他のスイッチ素子２０に比べてスイッチング速度が速く、電力消費が少ないだけでなく、価格も安いので、他のスイッチ素子よりも多くの利点を持っている。よって、本発明においてはＣＭＯＳを用いた電力モジュール制御システムを提示している。
【００２６】
スイッチ素子２０を構成するＣＭＯＳのスイッチングを決定するためには、ＣＭＯＳを構成するＮＭＯＳとＰＭＯＳのゲートに印加される信号を制御しなければならないが、本発明においては、駆動信号生成部３０により生成されるオン信号とオフ信号がＣＭＯＳのゲートに印加されることにより、スイッチ素子２０のスイッチングを制御する。
【００２７】
前述したように、本発明は電力モジュール１０のターンオンを二段制御にするためのシステムである。なぜなら、電力モジュール１０が二段制御方式によってターンオンされると、電力モジュール１０の出力変化率が急激でなく、ターンオン時に瞬間的に発生しうるピーク値を下げることができるからである。
【００２８】
したがって、本発明においては、電力モジュール１０の二段制御方式のターンオンのためにラッチ４０と補償部５０の構造を追加している。ラッチ４０は、本発明において二次的に電力モジュール１０をターンオンさせるための構成であって、駆動信号生成部３０によるスイッチオン信号を所定の遅延時間だけ遅延させてスイッチ素子２０へ伝達する。補償部５０は、一次的に電力モジュール１０をターンオンさせるための構成であって、前記遅延時間の間に電力モジュール１０の出力を制御する。
【００２９】
理解を助けるために図３のグラフを参照すると、駆動信号生成部３０は、時間がｔ１となる瞬間にオン信号を生成する。その後、時間がｔ２となる瞬間に電力モジュール１０の出力が増加するが、このときが、一次的に電力モジュール１０がターンオンされる瞬間であって、補償部５０による電力モジュール１０の制御がスタートする。駆動信号生成部３０からスイッチオン信号を伝送して一定の時間（ｔ２−ｔ１）が経過した後に電力モジュール１０の出力が増加することは、基本的に、回路に存在する応答遅延によるものである。
【００３０】
補償部５０によって電力モジュール１０の出力が制御される時間は、図３のグラフにおけるｔ２からｔ３までの時間である。したがって、本発明における補償部５０がスイッチ素子２０を介して電力モジュール１０を制御する時間である遅延時間は、図３のグラフによれば、ｔ３からｔ２を差し引いた時間である。この遅延時間は、ラッチ４０の時定数の大きさに応じて調整できるが、時定数が大きくなるほど大きくなる傾向を持つ。もしＲＣ回路によりラッチ４０が構成されているなら、時定数はＲ＊Ｃになるので、ラッチ４０の回路を構成しているＲ（抵抗）値とＣ（キャパシタンス）値を適切に調節して遅延時間値を設計者のニーズに合わせて適切に調整できる。
【００３１】
補償部５０が電力モジュール１０の出力を制御し始めてから遅延時間を経過すると、補償部５０による電力モジュール１０の出力制御が終了し、ラッチ４０からスイッチオン信号の伝達を受けるスイッチ素子２０により電力モジュール１０の出力を制御する。すなわち、電力モジュール１０の二次ターンオンが始まるが、図３においてはｔ３以降の時間がこれに該当する。
【００３２】
図３の二次ターンオンにおいて注目すべき点は、一次ターンオン時と二次ターンオン時との電力モジュール１０の出力の違いである。二次ターンオン時には一次ターンオン時に比べて電力モジュール１０の出力値が大きくなるが、これは、電力モジュール１０の電磁波性能を向上させるためには一次ターンオン時の電力モジュール１０の出力を二次ターンオン時よりも低い値に設定しなければならないからである。したがって、本発明においては、二次ターンオン時の電力モジュール１０の出力を一次ターンオン時の電力モジュール１０の出力より上げるために、補償部５０による電力モジュール１０のターンオン信号とスイッチ素子２０による電力モジュール１０のターンオン信号を互いに異ならせているが、これは電力モジュール１０がどのような素子により構成されるかによって様々な方法により行われ得る。
【００３３】
本発明においては、その一例として、スイッチ素子２０によって電力モジュール１０に印加される電圧値が、補償部５０により電力モジュール１０に印加される電圧値よりも大きくなるようにする方法を提示している。この他にも、スイッチ素子２０によるデューティ比を補償部５０によるデューティ比よりも大きくするなど、様々な方法を考えることができる。
【００３４】
図４においては、本発明に係る電磁波性能向上効果を確認するために、従来技術による電波干渉（ＲＦＩ）ＡＭ評価グラフと、本発明によるＲＦＩ  ＡＭ評価グラフとを比較している。従来技術による場合、ＲＦＩ値の大きさが規制値とあまり違わない。これに対し、本発明による場合、従来技術に比べてＡＭのＲＦＩ値がさらに低い値を持つため、規制値とのマージンが大きくなる。よって、本発明による場合は、従来技術の場合に比べて電磁波性能が向上することを確認できる。
【００３５】
これまで説明した構成により、電力モジュール１０はターンオンを二段制御にするが、問題は、補償部５０によって電力モジュール１０が制御される遅延時間の間に電力モジュール１０にアーム短絡が発生するおそれがあるということである。したがって、本発明においては、遅延時間の間に、電力モジュール１０から発生するアーム短絡を検出するために、アーム短絡検出部６０を別途設けている。
【００３６】
アーム短絡検出部６０は、様々な形態により実現可能であるが、遅延時間の間だけ、電力モジュール１０にアーム短絡が発生したか否かを検出すればよいので、図１に示しているように、第１抵抗６４と第２抵抗６２を直列に接続させて電源モジュール１０に接続し、第２抵抗６２と接地との間にはラッチ４０から信号の伝送を受けるスイッチ部６６を含む。遅延時間の間にラッチ４０から伝送される信号はスイッチオフ信号であるので、上記目的のためのアーム短絡検出部６０に用いられるスイッチは、ＰＭＯＳあるいはｐｎｐ型トランジスタを活用することが望ましい。したがって、遅延時間の間、アーム短絡検出部６０を構成する第１抵抗６４に印加される電圧値が一定の基準電圧値以上になる場合、アーム短絡検出部６０は、電力モジュール１０にアーム短絡が発生したことを検出する。ここでの一定の基準電圧値は、第１抵抗６４と第２抵抗６２の大きさ、電力モジュール１０の出力および設計者の必要に応じて様々な値である。
【００３７】
これに加えて、本発明に係る電力モジュール１０の制御方法は図２に示すような構成を持つが、電力モジュール１０の出力を制御するスイッチ素子２０のオン信号とオフ信号を生成する駆動信号生成部３０においてスイッチオン信号およびスイッチオフ信号のどれを生成するか（Ｓ１０）によって、電力モジュール１０の制御方法が違ってくる。
【００３８】
スイッチオフ信号を生成する場合には、電力モジュール１０をターンオンさせる必要がないので、このときは、先に述べたように二次ターンオンを行う必要がない。この場合には、スイッチ素子２０による電力モジュール１０制御段階（Ｓ２０）を行う。一方、スイッチ素子２０のオン信号を生成する場合には、経過時間が所定の遅延時間を超えるか（Ｓ１５）に応じて制御方法を異ならせるが、経過時間が所定の遅延時間以下である場合には、ターンオン二段制御の中でも、一次ターンオンに該当する場合なので、前述したように補償部５０による電力モジュール１０制御段階（Ｓ３０）を行い、経過時間が所定の遅延時間を超える場合には、二次ターンオン時間が到来した場合なので、スイッチ素子２０による電力モジュール１０制御段階（Ｓ２０）を行う。
【００３９】
本発明は特定の実施形態に関連して図示および説明したが、以下の特許請求の範囲によって提供される本発明の技術的思想を逸脱しない範疇内において、本発明に多様な改良および変更を加え得るのは、当業界における通常の知識を有する者にとって自明である。
【符号の説明】
【００４０】
１０  電力モジュール
２０  スイッチ素子
３０  駆動信号生成部
４０  ラッチ
５０  補償部
６０  アーム短絡検出部
６２  第２抵抗
６４  第１抵抗
６６  スイッチ部
【図１】
2017212864.tif 000003
【図２】
2017212864.tif 000004
【図３】
2017212864.tif 000005
【図４】
2017212864.tif 000006