(57)【要約】【課題】利便性の高い変調器を提供する。【解決手段】変調器は、差動信号のベースバンド信号を構成するポジティブ信号及びネガティブ信号のうちの一方の信号に対応する第１の信号と、一方の信号がHレベルになっているHレベル区間、及び、一方の信号がLレベルになっているLレベル区間のうちの一方の区間において第１の信号のレベルと同一レベルの第２の信号とが入力されるように構成され、キャリアを、第１及び第２の信号で変調することにより、キャリアをベースバンド信号でASK(Amplitude Shift Keying)変調した変調信号を生成する。本技術は、例えば、キャリアをベースバンド信号に従って変調する場合に適用することができる。【選択図】図９
2017175520.tif 000002
【特許請求の範囲】
【請求項１】
差動信号のベースバンド信号を構成するポジティブ信号及びネガティブ信号のうちの一方の信号に対応する第１の信号と、
前記一方の信号がHレベルになっているHレベル区間、及び、前記一方の信号がLレベルになっているLレベル区間のうちの一方の区間において前記第１の信号のレベルと同一レベルの第２の信号と
が入力されるように構成され、
キャリアを、前記第１及び第２の信号で変調することにより、前記キャリアを前記ベースバンド信号でASK(Amplitude Shift Keying)変調した変調信号を生成する
変調器。
【請求項２】
前記第２の信号は、固定のレベルの信号である
請求項１に記載の変調器。
【請求項３】
前記第１の信号が、前記一方の信号をオフセットした信号であるとともに、前記第２の信号が、前記ポジティブ信号及び前記ネガティブ信号のうちの他方の信号をオフセットした信号である
請求項１に記載の変調器。
【請求項４】
前記キャリアが入力されるゲイン段と、
前記第１及び第２の信号が入力されるカスコード段と
を有するカスコード回路で構成される
請求項１に記載の変調器。
【請求項５】
前記ゲイン段は、差動信号のキャリアが入力される２個のトランジスタを有する
請求項４に記載の変調器。
【請求項６】
前記カスコード段は、前記第１及び第２の信号がそれぞれ入力される２個の差動対を有する
請求項４に記載の変調器。
【請求項７】
前記カスコード段は、
前記第１及び第２の信号が入力される１個の差動対と、
前記第１及び第２の信号のうちの一方が入力される１個のトランジスタと
を有する
請求項４に記載の変調器。
【請求項８】
前記カスコード段は、前記第１及び第２の信号が入力される１個の差動対を有する
請求項４に記載の変調器。
【請求項９】
前記カスコード回路の負荷として、インダクタンスを有する
請求項４に記載の変調器。
【請求項１０】
差動信号のベースバンド信号を構成するポジティブ信号及びネガティブ信号のうちの一方の信号に対応する第１の信号と、
前記一方の信号がHレベルになっているHレベル区間、及び、前記一方の信号がLレベルになっているLレベル区間のうちの一方の区間において前記第１の信号のレベルと同一レベルの第２の信号と
で、キャリアを変調することにより、前記キャリアを前記ベースバンド信号でASK(Amplitude Shift Keying)変調した変調信号を生成する
変調方法。
【請求項１１】
差動信号のキャリアが入力されるゲイン段と、
ベースバンド信号が入力されるカスコード段と
を有するカスコード回路で構成され、
前記キャリアを、前記ベースバンド信号で変調する
変調器。
【請求項１２】
前記ゲイン段は、差動信号のキャリアが入力される２個のトランジスタを有する
請求項１１に記載の変調器。
【請求項１３】
前記カスコード段は、差動信号のベースバンド信号がそれぞれ入力される２個の差動対を有する
請求項１１に記載の変調器。
【請求項１４】
前記カスコード段は、
差動信号のベースバンド信号が入力される１個の差動対と、
差動信号のベースバンド信号を構成するポジティブ信号及びネガティブ信号のうちの一方が入力される１個のトランジスタと
を有する
請求項１１に記載の変調器。
【請求項１５】
前記カスコード段は、差動信号のベースバンド信号が入力される１個の差動対を有する
請求項１１に記載の変調器。
【請求項１６】
前記カスコード回路の負荷として、インダクタンスを有する
請求項１１に記載の変調器。
【請求項１７】
ゲイン段とカスコード段とを有するカスコード回路の前記ゲイン段に、キャリアの差動信号を入力するとともに、前記カスコード段に、ベースバンド信号を入力し、
前記キャリアを、前記ベースバンド信号で変調する
変調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、変調器、及び、変調方法に関し、特に、例えば、利便性の高い変調器を提供することができるようにする変調器、及び、変調方法に関する。
【背景技術】
【０００２】
通信システムで利用される変調器として、例えば、複数のDBM(Double Balanced Mixer)で構成され、QPSK(Quadrature Phase Shift Keying)変調を行う変調器が提案されている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第2002/030406号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の変調器において、DBMは、カスコード段及びゲイン段を有するカスコード(cascode)回路で構成される。カスコード段には、キャリア（搬送波）を出力する発振器が接続され、その発振器が出力するキャリアが入力される。一方、ゲイン段には、送信対象のデータとしてのBB(Base Band)信号が入力される。
【０００５】
カスコード回路では、出力の時間変化に対するカスコード段及びゲイン段の各ノードへの影響については、ゲイン段へ接続されているノードの方が小さい。すなわち、カスコード段の入力インピーダンスは、カスコード回路の出力の時間変化、及び、カスコード回路の出力に接続されている回路の入力インピーダンスの時間変化の影響を受けて変化しやすい。
【０００６】
また、発振器が、PLL(Phase Lock Loop)なしで構成される場合、発振器の発振周波数、すなわち、キャリアの周波数は、ノイズや、発振器に接続される負荷の時間的変化の影響で変化しやすい。
【０００７】
以上のような、発振器の発振周波数の変化を抑制する方法としては、発振器の出力にバッファ回路を設ける方法がある。しかしながら、バッファ回路を設けるのでは、消費電力の増加や、回路規模の増大等が生じ、変調器の利便性が損なわれる。
【０００８】
一方、特許文献１に記載のように、DBMで構成される変調器に、キャリアと、BB信号そのものとを入力した場合、変調器で行われるキャリアの変調は、BPSK(Binary Phase Shift Keying)等の位相変調になり、ASK(Amplitude Shift Keying)変調を行うことは困難である。
【０００９】
本技術は、このような状況に鑑みてなされたものであり、例えば、発振器の発振周波数の変化を抑制することが可能な変調器や、ASK変調が可能な変調器等の利便性の高い変調器を提供することができるようにするものである。
【課題を解決するための手段】
【００１０】
本技術の第１の変調器は、差動信号のベースバンド信号を構成するポジティブ信号及びネガティブ信号のうちの一方の信号に対応する第１の信号と、前記一方の信号がHレベルになっているHレベル区間、及び、前記一方の信号がLレベルになっているLレベル区間のうちの一方の区間において前記第１の信号のレベルと同一レベルの第２の信号とが入力されるように構成され、キャリアを、前記第１及び第２の信号で変調することにより、前記キャリアを前記ベースバンド信号でASK(Amplitude Shift Keying)変調した変調信号を生成する変調器である。
【００１１】
本技術の第１の変調方法は、差動信号のベースバンド信号を構成するポジティブ信号及びネガティブ信号のうちの一方の信号に対応する第１の信号と、前記一方の信号がHレベルになっているHレベル区間、及び、前記一方の信号がLレベルになっているLレベル区間のうちの一方の区間において前記第１の信号のレベルと同一レベルの第２の信号とで、キャリアを変調することにより、前記キャリアを前記ベースバンド信号でASK(Amplitude Shift Keying)変調した変調信号を生成する変調方法である。
【００１２】
本技術の第１の変調器及び変調法においては、差動信号のベースバンド信号を構成するポジティブ信号及びネガティブ信号のうちの一方の信号に対応する第１の信号と、前記一方の信号がHレベルになっているHレベル区間、及び、前記一方の信号がLレベルになっているLレベル区間のうちの一方の区間において前記第１の信号のレベルと同一レベルの第２の信号とで、キャリアが変調され、前記キャリアを前記ベースバンド信号でASK(Amplitude Shift Keying)変調した変調信号が生成される。
【００１３】
本技術の第２の変調器は、差動信号のキャリアが入力されるゲイン段と、ベースバンド信号が入力されるカスコード段とを有するカスコード回路で構成され、前記キャリアを、前記ベースバンド信号で変調する変調器である。
【００１４】
本技術の第２の変調方法は、ゲイン段とカスコード段とを有するカスコード回路の前記ゲイン段に、キャリアの差動信号を入力するとともに、前記カスコード段に、ベースバンド信号を入力し、前記キャリアを、前記ベースバンド信号で変調する変調方法である。
【００１５】
本技術の第２の変調器及び変調方法においては、ゲイン段とカスコード段とを有するカスコード回路の前記ゲイン段に、キャリアの差動信号が入力されるとともに、前記カスコード段に、ベースバンド信号が入力され、前記キャリアが、前記ベースバンド信号で変調される。
【００１６】
なお、変調器は、独立した装置であっても良いし、１つの装置を構成している内部ブロックであっても良い。
【発明の効果】
【００１７】
本技術によれば、利便性の高い変調器を提供することができる。
【００１８】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１９】
【図１】変調器として、シングルミキサを用いた変調システムの構成例を示す図である。
【図２】変調器として、シングルバランスドミキサを用いた変調システムの構成例を示す図である。
【図３】変調器として、DBMを用いた変調システムの構成例を示す図である。
【図４】本技術を適用した変調システムの一実施の形態の構成例を示す図である。
【図５】カスコード段１０２の第１の構成例を示す図である。
【図６】発振周波数の誤差を計測するシミュレーションのシミュレーション結果を示す図である。
【図７】変調器１００の動作を説明する図である。
【図８】変換部９０の第１の構成例を示す図である。
【図９】変換部９０の第２の構成例を示す図である。
【図１０】カスコード段１０２の第２の構成例を示す図である。
【図１１】カスコード段１０２の第３の構成例を示す図である。
【発明を実施するための形態】
【００２０】
＜変調器として、シングルミキサを用いた変調システムの構成例＞
【００２１】
図１は、変調器として、シングルミキサを用いた変調システムの構成例を示す図である。
【００２２】
図１において、変調システムは、発振器１０、変調器２０、及び、アンプ４０を有する。
【００２３】
発振器１０は、発振によって所定の発振周波数のキャリアを生成して出力する。
【００２４】
変調器２０は、シングルミキサであり、ゲイン段２１、カスコード段２２、及び、抵抗２３を有するカスコード回路になっている。
【００２５】
ゲイン段２１は、N(Negative)チャネルMOS FET(Metal Oxide Semiconductor Field Effect Transistor)であるFET３１で構成される。
【００２６】
カスコード段２２は、NチャネルMOS FETであるFET３２で構成される。
【００２７】
FET３１のソースは接地され、FET３１のゲートには、BB信号が入力される。FET３１のドレインは、FET３２のソースに接続されている。
【００２８】
FET３２のゲートには、発振器１０が接続され、その発振器１０が出力するキャリアLOが入力される。
【００２９】
FET３２のドレインは、抵抗２３の一端に接続され、抵抗２３の他端は、電源Vddに接続されている。
【００３０】
アンプ４０の入力端子は、カスコード段２２（のFET３２）と抵抗２３との接続点に接続されている。アンプ４０は、カスコード段２２と抵抗２３との接続点の信号を増幅して出力する。
【００３１】
以上のように構成される変調システムでは、BB信号（のレベル）に応じて、発振器１０が出力するキャリアの振幅が変化するASK変調が行われる。
【００３２】
すなわち、変調器２０では、FET３２のゲートに入力されるキャリアL0に応じてFET３２に流れる電流の振幅が、FET３１のゲートに入力されるBB信号に応じて変化し、これにより、キャリアのASK変調が行われる。
【００３３】
変調器２０でのASK変調により生成される変調信号は、カスコード段２２と抵抗２３との接続点に現れ、アンプ４０を介して出力される。
【００３４】
＜変調器として、シングルバランスドミキサを用いた変調システムの構成例＞
【００３５】
図２は、変調器として、シングルバランスドミキサを用いた変調システムの構成例を示す図である。
【００３６】
なお、図中、図１の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【００３７】
図２において、変調システムは、発振器１０、アンプ４０、及び、変調器５０を有する。
【００３８】
したがって、図２の変調システムは、発振器１０及びアンプ４０を有する点で、図１の場合と共通し、変調器２０に代えて、変調器５０を有する点で、図１の場合と相違する。
【００３９】
また、図２では、発振器１０が、差動信号のキャリアを出力する点で、図１の場合と相違する。
【００４０】
ここで、発振器１０は、差動信号のキャリアを出力することができる。キャリアとしての差動信号は、いわゆるポジティブ信号及びネガティブ信号で構成される。ポジティブ信号及びネガティブ信号のうちの一方の信号は、ポジティブ信号及びネガティブ信号に共通のレベル（コモン電位）（例えば、GND）に対して、他方の信号を反転した信号になっている。
【００４１】
なお、図１では、発振器１０は、ポジティブ信号及びネガティブ信号のうちの一方である、例えば、ポジティブ信号に相当する、シングルエンド信号のキャリアを出力する。
【００４２】
変調器５０は、シングルバランスドミキサであり、ゲイン段５１、カスコード段５２、並びに、抵抗５３及び５４を有するカスコード回路になっている。
【００４３】
ゲイン段５１は、NチャネルMOS FETであるFET６１で構成される。
【００４４】
カスコード段５２は、NチャネルMOS FETであるFET６２及び６３で構成される差動対で構成される。
【００４５】
FET６１のソースは接地され、FET６１のゲートには、BB信号が入力される。FET６１のドレインは、FET６２及び６３のソースに接続されている。したがって、FET６２及び６３のソースどうしは、接続されている。
【００４６】
FET６２及び６３のゲートには、発振器１０が接続されている。FET６２及び６３のゲートには、発振器１０が出力する差動信号のキャリアを構成するポジティブ信号+LO及びネガティブ信号-LOが、それぞれ供給される。
【００４７】
FET６２のドレインは、抵抗５３の一端に接続され、抵抗５３の他端は、電源Vddに接続されている。
【００４８】
FET６３のドレインは、抵抗５４の一端に接続され、抵抗５４の他端は、電源Vddに接続されている。
【００４９】
なお、図２では、カスコード段５２（のFET６２）と抵抗５３との接続点、及び、カスコード段５２（のFET６２）と抵抗５３との接続点が、アンプ４０の２つの入力端子（非反転入力端子及び反転入力端子）に、それぞれ接続されている。
【００５０】
以上のように構成される変調システムでは、BB信号に応じて、発振器１０が出力するキャリアの振幅が変化するASK変調が行われる。
【００５１】
すなわち、変調器５０では、FET６２及び６３のゲートに入力されるキャリアのポジティブ信号+L0及びネガティブ信号-LOに応じてFET６２及び６３に流れる電流の振幅それぞれが、FET３１のゲートに入力されるBB信号に応じて変化し、これにより、キャリアのASK変調が行われる。
【００５２】
変調器５０でのASK変調により生成される変調信号は、カスコード段５２と抵抗５３及び５４それぞれとの接続点に現れる。この変調信号は、差動信号になっており、アンプ４０を介して出力される。
【００５３】
＜変調器として、DBMを用いた変調システムの構成例＞
【００５４】
図３は、変調器として、DBMを用いた変調システムの構成例を示す図である。
【００５５】
なお、図中、図１の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【００５６】
図３において、変調システムは、発振器１０、アンプ４０、及び、変調器７０を有する。
【００５７】
したがって、図３の変調システムは、発振器１０及びアンプ４０を有する点で、図１の場合と共通し、変調器２０に代えて、変調器７０を有する点で、図１の場合と相違する。
【００５８】
なお、図３では、図２と同様に、発振器１０が、差動信号のキャリアを出力する。
【００５９】
さらに、図３では、BB信号として、ポジティブ信号+BB及びネガティブ信号-BBで構成される差動信号が、変調器７０に入力される。
【００６０】
変調器７０は、DBMであり、ゲイン段７１、カスコード段７２、並びに、抵抗７３及び７４を有するカスコード回路になっている。
【００６１】
ゲイン段７１は、NチャネルMOS FETであるFET８１及び８２で構成される。
【００６２】
カスコード段７２は、NチャネルMOS FETであるFET８３及び８４で構成される差動対、並びに、NチャネルMOS FETであるFET８５及び８６で構成される差動対で構成される。
【００６３】
FET８１のソースは接地され、FET８１のゲートには、BB信号のポジティブ信号+BBが入力される。FET８１のドレインは、FET８３及び８４のソースに接続されている。したがって、FET８３及び８４のソースどうしは、接続されている。
【００６４】
FET８２のソースは接地され、FET８２のゲートには、BB信号のネガティブ信号-BBが入力される。FET８２のドレインは、FET８５及び８６のソースに接続されている。したがって、FET８５及び８６のソースどうしは、接続されている。
【００６５】
FET８３及び８４のゲートには、発振器１０が接続されている。FET８３及び８４のゲートには、発振器１０が出力する差動信号のキャリアを構成するポジティブ信号+LO及びネガティブ信号-LOが、それぞれ供給される。
【００６６】
FET８３のドレインは、抵抗７３の一端に接続され、抵抗７３の他端は、電源Vddに接続されている。
【００６７】
FET８４のドレインは、抵抗７４の一端に接続され、抵抗７４の他端は、電源Vddに接続されている。
【００６８】
FET８５及び８６のゲートには、発振器１０が接続されている。FET８５及び８６のゲートには、発振器１０が出力する差動信号のキャリアを構成するネガティブ信号-LO及びポジティブ信号+LOが、それぞれ供給される。
【００６９】
FET８５のドレインは、抵抗７３の一端に接続され、FET８６のドレインは、抵抗７４の一端に接続されている。
【００７０】
以上から、FET８３及び８５のドレイン、並びに、抵抗７３は、接続されており、FET８４及び８６のドレイン、並びに、抵抗７４も、接続されている。FET８３及び８５のドレイン、並びに、抵抗７３の接続点を、接続点J1と記載し、FET８４及び８６のドレイン、並びに、抵抗７４の接続点を、接続点J2と記載することとする。
【００７１】
図３では、接続点J1及びJ2が、アンプ４０の２つの入力端子（非反転入力端子及び反転入力端子）に、それぞれ接続されている。
【００７２】
以上のように構成される変調システムでは、BB信号に応じて、発振器１０が出力するキャリアの位相が変化するBPSK変調が行われる。
【００７３】
すなわち、変調器７０では、大ざっぱには、例えば、ポジティブ信号+BBが（ゲートに）入力されるFET８１がオンで、ネガティブ信号-BBが入力されるFET８２がオフである場合、接続点J1には、FET８３に流れる、キャリアのポジティブ信号+LOに対応する電流に対応する信号が現れる。また、FET８１がオフで、FET８２がオンである場合、接続点J1には、FET８５に流れる、キャリアのネガティブ信号-LOに対応する電流に対応する信号が現れる。
【００７４】
したがって、接続点J1には、BB信号に応じて、キャリアをBPSK変調した信号が現れる。
【００７５】
また、接続点J2には、接続点J1に現れる信号を反転した信号が現れる。
【００７６】
したがって、接続点J1及びJ2には、BB信号に応じて、キャリアをBPSK変調した変調信号であって、差動信号になっている変調信号が現れる。
【００７７】
接続点J1及びJ2に現れる差動信号の変調信号は、アンプ４０を介して出力される。
【００７８】
以上の図１ないし図３の変調システムは、様々な周波数のキャリアの変調に適用することができる。
【００７９】
ところで、周波数が30ないし300GHz程度、つまり、波長が、1ないし10mm程度の、いわゆるミリ波帯のキャリアの変調では、発振器１０を差動構成として、差動信号のキャリアを用いることが多い。
【００８０】
以上のように、差動信号のキャリアを用いる場合、発振器１０は、差動信号を入力することができる差動対で構成されるカスコード段５２や７２に接続される。そして、発振器１０が出力する差動信号のキャリアは、カスコード段５２や７２（を構成する差動対（FET６２及び６３や、FET８３及び８４、FET８５及び８６））に入力される。
【００８１】
ここで、いま、説明を簡単にするため、カスコード回路である図１の変調器２０、図２の変調器５０、及び、図３の変調器７０のうちの、例えば、変調器７０に注目する。
【００８２】
カスコード回路である変調器７０は、ゲイン段７１及びカスコード段７２を有し、変調器７０の出力端子としての接続点J1及びJ2の時間変化に対するゲイン段７１及びカスコード段７２への影響については、ゲイン段７１への影響の方がカスコード段７２への影響より小さい。
【００８３】
すなわち、カスコード段７２の入力インピーダンスは、カスコード回路である変調器７０の出力端子としての接続点J1及びJ2に接続される回路、すなわち、ここでは、アンプ４０の入力インピーダンスの影響を受けて変化しやすい。さらに、カスコード段７２の入力インピーダンスは、カスコード段７２の前段のゲイン段７１に入力されるBB信号の影響を受けて変化しやすい。
【００８４】
カスコード段７２の入力インピーダンスが変化する場合、そのカスコード段７２に接続される発振器１０の発振周波数であるキャリアの周波数が、カスコード段７２の入力インピーダンスの変化に起因して変化する。
【００８５】
以上のような発振器１０の発振周波数の変化を抑制する方法としては、例えば、PLLを用いて発振器１０を構成する方法や、発振器１０の出力に、バッファ回路を設けて、カスコード段７２の入力インピーダンスの変化を、発振器１０に伝達しない方法等がある。
【００８６】
しかしながら、PLLを用いて発振器１０を構成するのでは、発振器１０の高コスト化や大型化、消費電力の増加等が生じ、変調器７０の利便性が損なわれる。
【００８７】
発振器１０をPLL（による周波数の固定）なしで構成する場合、発振器１０の出力に、バッファ回路を設けることにより、発振器１０の発振周波数が、カスコード段７２の入力インピーダンスの変化の影響により変化することを抑制することができる。
【００８８】
しかしながら、バッファ回路を設けるのでは、消費電力の増加や、回路規模の増大等が生じ、やはり、変調器７０の利便性が損なわれる。
【００８９】
以上の点、変調器７０の他、変調器２０及び５０でも同様である。
【００９０】
また、上述したように、シングルミキサである変調器２０、及び、シングルバランスドミキサである変調器５０では、ASK変調が行われるが、DBMである変調器７０では、位相変調であるBPSK変調が行われる。
【００９１】
しかしながら、DBMの変調器において、ASK変調を行うことができれば、便利である。
【００９２】
そこで、以下では、PLLなしで構成された発振器１０を、バッファ回路を設けることなく用いても、発振器１０の発振周波数の変化を抑制することや、位相変調が行われるDBM等のミキサを用いて、ASK変調を行うことが可能な、利便性の高い変調器について説明する。
【００９３】
＜本技術を適用した変調システムの一実施の形態＞
【００９４】
図４は、本技術を適用した変調システムの一実施の形態の構成例を示す図である。
【００９５】
なお、図中、図１ないし図３の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【００９６】
図４において、変調システムは、発振器１０、アンプ４０、変換部９０、及び、変調器１００を有する。
【００９７】
したがって、図４の変調システムは、発振器１０及びアンプ４０を有する点で、図１ないし図３の場合と共通する。
【００９８】
但し、図４の変調システムは、変調器２０，５０、又は、７０に代えて、変調器１００を有する点、及び、変換部９０が新たに設けられている点で、図１ないし図３の場合と相違する。
【００９９】
なお、図４では、図２及び図３と同様に、発振器１０が、ポジティブ信号+LO及びネガティブ信号-LOで構成される差動信号のキャリアを出力する。さらに、図４では、図３と同様に、BB信号が、ポジティブ信号+BB及びネガティブ信号-BBで構成される差動信号になっている。
【０１００】
変換部９０には、差動信号のBB信号が供給される。変換部９０は、差動信号のBB信号を変換し、変換後のBB信号である変換BB信号を出力する。
【０１０１】
変換BB信号は、第１の信号P及び第２の信号Nで構成される。
【０１０２】
第１の信号Pは、BB信号のポジティブ信号+BB及びネガティブ信号-BBのうちの一方の信号に対応する信号である。
【０１０３】
「BB信号のポジティブ信号+BB及びネガティブ信号-BBのうちの一方の信号に対応する信号」には、ポジティブ信号+BB及びネガティブ信号-BBのうちの一方の信号そのものの他、その一方の信号と同等の情報を有する信号（例えば、一方の信号をオフセットした信号や増幅した信号等）が含まれる。
【０１０４】
第２の信号Nは、ポジティブ信号+BB及びネガティブ信号-BBのうちの一方の信号がHレベルになっているHレベル区間、及び、一方の信号がLレベルになっているLレベル区間のうちの一方の区間において第１の信号Pのレベルと同一レベルの信号である。
【０１０５】
したがって、第２の信号Nとしては、例えば、Hレベル区間、及び、Lレベル区間のうちの一方の区間の第１の信号Pのレベルに固定の固定レベルの信号を採用することができる。
【０１０６】
また、例えば、第１の信号P及び第２の信号Nとしては、ポジティブ信号+BB及びネガティブ信号-BBのうちの一方及び他方の信号を、Hレベル区間、及び、Lレベル区間のうちの一方の区間でレベルが一致するようにオフセットした信号を、それぞれ採用することができる。
【０１０７】
なお、変換部９０は、差動信号のBB信号を変換せずに、そのまま出力すること、すなわち、第１の信号P及び第２の信号Nとして、BB信号のポジティブ信号+BB及びネガティブ信号-BBそのものを、それぞれ出力することができる。
【０１０８】
また、変調システムは、変換部９０を設けずに構成することができる。但し、変調システムにおいて、ASK変調を行う場合、すなわち、キャリアをBB信号に従ってASK変調した変調信号を生成する場合には、変換部９０において、BB信号を、BB信号のポジティブ信号+BB及びネガティブ信号-BBのうちの一方の信号に対応する第１の信号Pと、Hレベル区間及びLレベル区間のうちの一方の区間において第１の信号Pのレベルと同一レベルの第２の信号Nとに変換する必要がある。
【０１０９】
以上の点、後述する変調システムでも、同様である。
【０１１０】
変調器１００は、ゲイン段１０１、カスコード段１０２、及び、負荷１０３を有するカスコード回路になっている。
【０１１１】
ゲイン段１０１は、NチャネルMOS FETである２個のFET１１１及び１１２で構成される。
【０１１２】
カスコード段１０２は、変調器１００がカスコード回路となる範囲において、任意の構成をとることができる。
【０１１３】
カスコード段１０２は、例えば、図３のカスコード段７２のように、２個の差動対等で構成することができる。なお、カスコード段１０２は、カスコード段１０２の構成によっては、図示せぬ電源に接続される場合がある。
【０１１４】
負荷１０３としては、変調器１００が動作する範囲において、任意の負荷を採用することができる。
【０１１５】
負荷１０３は、カスコード段１０２に接続されるとともに、図示せぬ電源に接続される。負荷１０３としては、図３の変調器７０における負荷である抵抗７３及び７４のような抵抗の他、例えば、インダクタンス等を採用することができる。
【０１１６】
図４の変調器１００は、発振器１０がゲイン段１０１に接続され、発振器１０が出力するキャリアが、ゲイン段１０１に入力されるとともに、BB信号が、カスコード段１０２に入力されるように構成される。
【０１１７】
すなわち、図１ないし図３では、発振器１０がカスコード段２２，５２、又は、７２に接続され、発振器１０が出力するキャリアが、カスコード段２２，５２、又は、７２に入力されるとともに、BB信号が、ゲイン段２１，５１、又は、７１に入力されるが、図４では、発振器１０がゲイン段１０１に接続され、発振器１０が出力するキャリアが、ゲイン段１０１に入力されるとともに、BB信号が、変換部９０を介して、カスコード段１０２に入力される。
【０１１８】
ゲイン段１０１において、FET１１１のソースは接地され、FET１１１のゲートには、キャリアのポジティブ信号+LOが入力される。したがって、FET１１１には、キャリアのポジティブ信号+LOに従った電流が流れる。FET１１１のドレインは、カスコード段１０２に接続されている。
【０１１９】
さらに、ゲイン段１０１において、FET１１２のソースは接地され、FET１１２のゲートには、キャリアのネガティブ信号-LOが入力される。したがって、FET１１２には、キャリアのネガティブ信号-LOに従った電流が流れる。FET１１２のドレインは、カスコード段１０２に接続されている。
【０１２０】
カスコード段１０２では、変換部９０からの変換BB信号に応じて、FET１１１及び１１２に流れる電流、すなわち、キャリアに対応する電流が流れ、これにより、BB信号に従ってキャリアを変調した変調信号が生成（出力）され、カスコード段１０２と負荷１０３との間を流れる。
【０１２１】
カスコード段１０２が生成する変調信号は、例えば、差動信号になっており、カスコード段１０２と負荷１０３との間に接続されているアンプ４０を介して出力される。ここでアンプ４０としては、差動信号になっている変調信号のポジティブ信号及びネガティブ信号の両方を入力することができる1個の差動アンプを採用することができる。また、アンプ４０としては、差動信号になっている変調信号のポジティブ信号及びネガティブ信号のうちの一方が入力される1個のシングルエンドアンプと他方が入力される他の1個のシングルエンドアンプとの、合計で2個のシングルエンドアンプを採用することができる。
【０１２２】
以上のように、図４の変調器１００では、発振器１０が出力するキャリアが、ゲイン段１０１に入力されるとともに、BB信号が、カスコード段１０２に入力される。
【０１２３】
変調器１００では、ゲイン段１０１の入力インピーダンスに対する、変調器１００の出力に接続されるアンプ４０の入力インピーダンスの影響や、BB信号の影響は、発振器１０と、BB信号やアンプ４０それぞれとの中間に存在するカスコード段１０２の影響により軽減される。
【０１２４】
以上のように、ゲイン段１０１の入力インピーダンスに対する、アンプ４０の入力インピーダンスの影響や、BB信号の影響が軽減されるので、ゲイン段１０１に接続される発振器１０の発振周波数が、アンプ４０の入力インピーダンスの影響や、BB信号の影響により変化することを抑制することができる。
【０１２５】
したがって、発振器１０をPLLなしで構成し、発振器１０の出力に、バッファ回路を設けない場合でも、発振器１０の発振周波数の変化が抑制され、その結果、高コスト化、消費電力の増加、回路規模の増大を防止して、利便性の高い変調器１００を提供することができる。
【０１２６】
なお、図４では、変調器１００は、ゲイン段１０１にキャリアを入力するとともに、カスコード段１０２に、変換BB信号を入力するように構成されているが、変調器１００は、ゲイン段１０１に変換BB信号を入力するとともに、カスコード段１０２に、キャリアを入力するように構成することができる。
【０１２７】
変調器１００に対して、BB信号のポジティブ信号+BB及びネガティブ信号-BBのうちの一方の信号に対応する第１の信号Pと、Hレベル区間及びLレベル区間のうちの一方の区間において第１の信号Pのレベルと同一レベルの第２の信号Nを、変換BB信号として入力する場合、キャリア及び変換BB信号のそれぞれを、ゲイン段１０１及びカスコード段１０２のいずれに入力しても、ASK変調を行うことができる。
【０１２８】
但し、ゲイン段１０１に変換BB信号を入力するとともに、カスコード段１０２に、キャリアを入力する場合には、図１ないし図３の場合と同様に、カスコード段１０２に接続される発振器１０の発振周波数は、アンプ４０の入力インピーダンスの影響や、BB信号の影響により変化しやすくなる。
【０１２９】
以上の点、後述する変調システムでも、同様である。
【０１３０】
＜カスコード段１０２の第１の構成例＞
【０１３１】
図５は、図４のカスコード段１０２の第１の構成例を示す図である。
【０１３２】
なお、図５では、図４の負荷１０３として、所定のインピーダンスの負荷１２５及び１２６が設けられている。
【０１３３】
図５において、カスコード段１０２は、NチャネルMOS FETであるFET１２１及び１２２で構成される差動対、並びに、NチャネルMOS FETであるFET１２３及び１２４で構成される差動対の、２個の差動対で構成され、カスコード段１０２には、BB信号そのものが入力される。
【０１３４】
FET１２１及び１２４のゲートには、変換BB信号の第１の信号Pとして、BB信号のポジティブ信号+BBが供給される。
【０１３５】
FET１２２及び１２３のゲートには、変換BB信号の第２の信号Nとして、BB信号のネガティブ信号-BBが供給される。
【０１３６】
FET１２１及び１２３のドレインは、負荷１２５の一端に接続され、負荷１２５の他端は、電源Vddに接続されている。
【０１３７】
FET１２２及び１２４のドレインは、負荷１２６の一端に接続され、負荷１２６の他端は、電源Vddに接続されている。
【０１３８】
FET１２１及び１２２のソースどうしは接続され、そのソースどうしの接続点は、ゲイン段１０１のFET１１１のドレインに接続されている。
【０１３９】
FET１２３及び１２４のソースどうしは接続され、そのソースどうしの接続点は、ゲイン段１０１のFET１１２のドレインに接続されている。
【０１４０】
図５では、FET１２２及び１２４、並びに、負荷１２６の接続点に接続された出力端子out1に現れる信号（以下、信号out1とも記載する）と、FET１２１及び１２３、並びに、負荷１２５の接続点に接続された出力端子out2に現れる信号（以下、信号out2とも記載する）とが、キャリアをBB信号でBPSK変調して得られる変調信号として出力される。この変調信号は、差動信号であり、信号out1及びou2は、差動信号の変調信号を構成するポジティブ信号及びネガティブ信号である。
【０１４１】
すなわち、図５の変調器１００では、大ざっぱには、例えば、ポジティブ信号+BBが入力されるFET１２１及び１２４がオンで、ネガティブ信号-BBが入力されるFET１２２及び１２３がオフである場合、変調信号のポジティブ信号out1としては、FET１１２に流れる、キャリアのネガティブ信号-LOに対応する信号が現れ、変調信号のネガティブ信号out2としては、FET１１１に流れる、キャリアのポジティブ信号+LOに対応する信号が現れる。
【０１４２】
一方、FET１２１及び１２４がオフで、FET１２２及び１２３がオンである場合、変調信号のポジティブ信号out1としては、FET１１１に流れる、キャリアのポジティブ信号+LOに対応する信号が現れ、変調信号のネガティブ信号out2としては、FET１１２に流れる、キャリアのネガティブ信号-LOに対応する信号が現れる。
【０１４３】
したがって、変調信号のポジティブ信号out1及びネガティブ信号out2としては、BB信号に応じて、キャリアをBPSK変調した信号が現れる。
【０１４４】
以上のように、変調器１００に、BB信号そのものが入力される場合には、変調器１００では、BPSK変調が行われるが、キャリアが、ゲイン段１０１に入力されるとともに、BB信号が、カスコード段１０２に入力されることにより、図４で説明したように、ゲイン段１０１に接続される発振器１０の発振周波数が、アンプ４０の入力インピーダンスの影響や、BB信号の影響により変化することを抑制することができる。
【０１４５】
図６は、BB信号の周波数に対する、PLLなしで構成される発振器１０の発振周波数の誤差（変化量）を計測するシミュレーションのシミュレーション結果を示す図である。
【０１４６】
図６において、横軸は、BB信号の周波数を表し、縦軸は、発振器１０の発振周波数の変化量を表している。
【０１４７】
グラフG1は、ゲイン段１０１にBB信号を入力するとともに、カスコード段１０２にキャリアを入力した場合の発振周波数の変化量を示している。グラフG2は、ゲイン段１０１にキャリアを入力するとともに、カスコード段１０２にBB信号を入力した場合の発振周波数の変化量を示している。
【０１４８】
図６によれば、ゲイン段１０１にキャリアを入力するとともに、カスコード段１０２にBB信号を入力した場合（グラフG2）には、ゲイン段１０１にBB信号を入力するとともに、カスコード段１０２にキャリアを入力した場合（グラフG1）に比較して、発振周波数（キャリアの周波数）の変化が十分に抑制されていることを確認することができる。
【０１４９】
図７は、図５のカスコード段１０２の第１の構成例において、カスコード段１０２に、BB信号そのものではない変換BB信号が入力される場合の変調器１００の動作を説明する図である。
【０１５０】
なお、図７では、図５の負荷１２５及び１２６として、所定の相互インダクタンスMを有するコイル１３１及び１３２が、それぞれ採用されている。
【０１５１】
図７において、カスコード段１０２には、変換部９０から、BB信号そのものではない変換BB信号が入力される。
【０１５２】
すなわち、図７では、変換BB信号を構成する第１の信号P及び第２の信号Nとして、BB信号のポジティブ信号+BB及びネガティブ信号-BBを、ポジティブ信号+BBのHレベル区間(Hi)、及び、Lレベル区間(Lo)のうちの一方の区間である、例えば、Lレベル区間でレベルが一致するようにオフセットした信号が、それぞれ採用されている。
【０１５３】
いま、FET１２１，１２２，１２３，１２４に流れる電流を、それぞれ、i1，i2，i3，i4と表すとともに、FET１１１及び１１２に流れる電流を、それぞれ、IIN及びIINBと表すこととする。
【０１５４】
電流IIN及びIINBは、それぞれ、キャリアのポジティブ信号+LO及びネガティブ信号-LOに対応した信号になる。
【０１５５】
Hレベル区間では、変換BB信号の第２の信号Nよりも高いレベルの第１の信号Pが入力されるFET１２１及び１２４には、電流IIN及びIINBが、電流i1及びi4として、それぞれ流れる。
【０１５６】
その結果、電流i1が流れるFET１２１のドレインに接続された出力端子out2には、電流i1、すなわち、キャリアのポジティブ信号+LOに対応する電流IINに対応する信号が現れる。
【０１５７】
また、電流i4が流れるFET１２４のドレインに接続された出力端子out1には、電流i4、すなわち、キャリアのネガティブ信号-LOに対応する電流IINBに対応する信号が現れる。
【０１５８】
一方、Lレベル間では、変換BB信号の第１の信号Pと第２の信号Nとのレベルが同一であるため、電流i1及びi2は電流IIN/2に等しくなり、電流i3及びi4は、電流IINB/2に等しくなる。
【０１５９】
電流IIN及びIINBは、大きさが等しい逆相の電流であるので、電流i1及びi3は、大きさが等しい逆相の電流になり、電流i2及びi4も、大きさが等しい逆相の電流になる。
【０１６０】
その結果、電流i1が流れるFET１２１のドレイン、及び、その電流i1と逆相の電流i3が流れるFET１２３のドレインに接続された出力端子out2には、AC(alternating current)的に電流0に対応する信号が現れる。
【０１６１】
また、電流i2が流れるFET１２２のドレイン、及び、その電流i2と逆相の電流i4が流れるFET１２４のドレインに接続された出力端子out1には、AC的に電流0に対応する信号が現れる。
【０１６２】
したがって、変調信号のポジティブ信号out1及びネガティブ信号out2としては、BB信号に応じて、差動信号のキャリアを、変調率（度）100%でASK変調した差動信号が現れる。
【０１６３】
以上のように、変換BB信号を構成する第１の信号P及び第２の信号Nとして、BB信号のポジティブ信号+BB及びネガティブ信号-BBを、Lレベル区間でレベルが一致するようにオフセットした信号を、それぞれ採用することで、ASK変調を行うことができる。
【０１６４】
なお、図７では、キャリアを、ゲイン段１０１に入力するとともに、変換BB信号を、カスコード段１０２に入力しているが、変換BB信号を、ゲイン段１０１に入力するとともに、キャリアを、カスコード段１０２に入力することによっても、ASK変調を行うことができる。
【０１６５】
但し、図７に示したように、キャリアを、ゲイン段１０１に入力するとともに、変換BB信号を、カスコード段１０２に入力する場合には、図４で説明したように、ゲイン段１０１に接続される発振器１０の発振周波数の変化を抑制することができる。
【０１６６】
＜変換部９０の構成例＞
【０１６７】
図８は、図４の変換部９０の第１の構成例を示す図である。
【０１６８】
すなわち、図８は、図７で説明したように、変換BB信号を構成する第１の信号P及び第２の信号Nとして、BB信号のポジティブ信号+BB及びネガティブ信号-BBを、ネガティブ信号-BBのHレベル区間でレベルが一致するように（反転増幅して）オフセットした信号を、それぞれ採用する場合の変換部９０の構成例を示している。
【０１６９】
図８において、変換部９０は、差動アンプ１４１、並びに、電流源１４２及び１４３を有する。
【０１７０】
差動アンプ１４１は、FET１５１，１５２、及び、１５３、並びに、抵抗１５４及び１５５を有する。
【０１７１】
FET１５１は、NチャネルMOS FETであり、電流源として機能する。FET１５１のゲートには、所定のバイアス電圧が印加される。FET１５１のソースは、接地されており、FET１５１のドレインは、FET１５２及び１５３のソースと接続されている。
【０１７２】
FET１５２及び１５３は、NチャネルMOS FETであり、それぞれのソースどうしが接続され、差動対を構成している。FET１５２のドレインは、一端が電源に接続された抵抗１５４の他端に接続され、FET１５３のドレインは、一端が電源に接続された抵抗１５５の他端に接続されている。
【０１７３】
FET１５２のゲートは、差動アンプ１４１の入力端子P1と接続され、FET１５３のゲートは、差動アンプ１４１の入力端子P2と接続されている。
【０１７４】
FET１５３と抵抗１５５との接続点は、差動信号のポジティブ信号を出力する、差動アンプ１４１の出力端子Q1に接続され、FET１５２と抵抗１５４との接続点は、差動信号のネガティブ信号を出力する、差動アンプ１４１の出力端子Q2に接続されている。
【０１７５】
差動アンプ１４１の入力端子P1及びP2には、BB信号のポジティブ信号+BB及びネガティブ信号-BBが、それぞれ入力される。
【０１７６】
差動アンプ１４１では、BB信号のポジティブ信号+BB及びネガティブ信号-BBが、所定のゲインで反転増幅され、反転増幅後のネガティブ信号-BB及びポジティブ信号+BBが、出力端子Q1及びQ2から、それぞれ出力される。
【０１７７】
出力端子Q1及びQ2には、電流源１４２及び１４３がそれぞれ接続されている。
【０１７８】
電流源１４２によって、出力端子Q1に電流を流すことで、出力端子Q1から出力される反転されたネガティブ信号-BBがオフセットされ、これにより、変換BB信号の第１の信号Pが生成される。
【０１７９】
また、電流源１４３によって、出力端子Q2に電流を流すことで、出力端子Q2から出力される反転されたポジティブ信号+BBがオフセットされ、これにより、変換BB信号の第２の信号Nが生成される。
【０１８０】
以上のようにして変換部９０では、BB信号のポジティブ信号+BB及びネガティブ信号-BBを、ネガティブ信号-BBのHレベル区間(Hi)でレベルが一致するように反転増幅してオフセットすることで、変換BB信号を構成する第１の信号P及び第２の信号Nが生成される。すなわち、変換部９０では、BB信号のネガティブ信号-BBが反転増幅されてオフセットされるとともに、BB信号のポジティブ信号+BBが反転増幅されてオフセットされることで、ネガティブ信号-BBに対応する第１の信号Pが生成されるとともに、ネガティブ信号-BBのHレベル区間において第１の信号Pと同一レベルの第２の信号Nとが生成される
【０１８１】
そして、かかる変換BB信号を、変調回路１００に入力することで、図７で説明したように、ASK変調を行うことができる。
【０１８２】
図９は、図４の変換部９０の第２の構成例を示す図である。
【０１８３】
すなわち、図９は、図４で説明したように、変換BB信号の第１の信号Pとして、BB信号のポジティブ信号+BB及びネガティブ信号-BBのうちの一方の信号に対応する信号を採用するとともに、変換BB信号の第２の信号Nとして、一方の信号のHレベル区間、及び、Lレベル区間のうちの一方の区間の第１の信号Pのレベルに固定の固定レベルの信号を採用する場合の変換部９０の構成例を示している。
【０１８４】
図９において、変換部９０は、インバータ１６１、及び、電源Vddを有する。
【０１８５】
インバータ１６１には、BB信号のポジティブ信号+BBが入力される。インバータ１６１は、ポジティブ信号+BBを反転し、変換BB信号の第１の信号Pとして出力する。
【０１８６】
インバータ１６１が出力する変換BB信号の第１の信号Pは、Hレベル区間（BB信号のポジティブ信号+BBがHレベルの区間）において、Lレベルとなり、Lレベル区間において、Hレベルとなる。
【０１８７】
なお、インバータ１６１が出力するHレベルは、電源Vdd（の電圧）に等しいこととする。
【０１８８】
図９の変換部９０では、電源Vdd（の電圧）が、変換BB信号の第２の信号Nとして出力される。
【０１８９】
したがって、図９の変換部９０では、変換BB信号の第１の信号Pとして、BB信号のポジティブ信号+BB及びネガティブ信号-BBのうちの、例えば、ネガティブ信号-BBに対応する信号が出力されるとともに、変換BB信号の第２の信号Nとして、Hレベル区間、及び、Lレベル区間のうちの、例えば、Lレベル区間の第１の信号Pのレベル（ここでは、電源電圧Vdd）に固定の固定レベルの信号が出力される。
【０１９０】
以上のように、変換BB信号の第１の信号Pとして、ネガティブ信号-BBに対応する信号を採用するとともに、変換BB信号の第２の信号Nとして、Lレベル区間の第１の信号Pのレベルに固定の固定レベルの信号を採用する場合も、変調器１００において、ASK変調を行うことができる。
【０１９１】
なお、第２の信号Nとして固定レベルを採用する場合、その固定レベルとしては、例えば、電源電圧VddやGNDを採用することができる。この場合、PVT(Process, Voltage and Temperature)ばらつきに対する耐性を向上させることができる。
【０１９２】
＜カスコード段１０２の第２の構成例＞
【０１９３】
図１０は、図４のカスコード段１０２の第２の構成例を示す図である。
【０１９４】
なお、図中、図５の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０１９５】
また、図１０では、図７と同様に、図５の負荷１２５及び１２６として、所定の相互インダクタンスMを有するコイル１３１及び１３２が、それぞれ採用されている。
【０１９６】
図１０のカスコード段１０２は、FET１２１及び１２２で構成される１個の差動対と、１個のFET１２４を有する。
【０１９７】
したがって、図１０のカスコード段１０２は、FET１２１及び１２２で構成される差動対を有するとともに、FET１２４を有する点で、図５の場合と共通する。
【０１９８】
但し、図１０のカスコード段１０２は、FET１２３が設けられていない点、したがって、FET１２３及び１２４で構成される差動対を有しない点で、図５の場合と相違する。
【０１９９】
図１０では、カスコード段１０２に、例えば、変換BB信号を構成する第１の信号P及び第２の信号Nとして、BB信号のポジティブ信号+BB及びネガティブ信号-BBを、Lレベル区間でレベルが一致するようにオフセットした信号を入力することにより、ASK変調を行うことができる。
【０２００】
すなわち、カスコード段１０２では、第１の信号PがFET１２１及び１２４に入力され、第２の信号Nが、FET１２２に入力される。
【０２０１】
したがって、変調器１００では、図７の場合と同様に、ASK変調が行われ、FET１２２及び１２４のドレインに接続された出力端子out1には、図７の場合と同様の、ASK変調で得られる変調信号が現れる。
【０２０２】
なお、図７では、出力端子out2に、FET１２３のドレインが接続されているが、図１０では、FET１２３なしで、カスコード段１０２が構成されるため、出力端子out2には、FET１２３は接続されていない。
【０２０３】
したがって、図１０の出力端子out2に表される信号は、図７の出力端子out2に現れる信号とは異なり、そのため、図１０では、FET１２２及び１２４のドレインに接続された出力端子out1から出力される信号が、シングルエンド信号の変調信号として使用される。
【０２０４】
＜カスコード段１０２の第３の構成例＞
【０２０５】
図１１は、図４のカスコード段１０２の第３の構成例を示す図である。
【０２０６】
なお、図中、図５の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０２０７】
また、図１１では、図７と同様に、図５の負荷１２５及び１２６として、所定の相互インダクタンスMを有するコイル（インダクタンス）１３１及び１３２が、それぞれ採用されている。
【０２０８】
図１１のカスコード段１０２は、FET１２１及び１２２で構成される１個の差動対と、電流源１７１を有する。
【０２０９】
したがって、図１１のカスコード段１０２は、FET１２１及び１２２で構成される差動対を有する点で、図５の場合と共通する。
【０２１０】
但し、図１１のカスコード段１０２は、FET１２３及び１２４が設けられていない点、並びに、電流源１７１を有する点で、図５の場合と相違する。
【０２１１】
図１１では、カスコード段１０２に、例えば、変換BB信号を構成する第１の信号P及び第２の信号Nとして、BB信号のポジティブ信号+BB及びネガティブ信号-BBそのものを入力することにより、ASK変調を行うことができる。
【０２１２】
すなわち、図１１では、BB信号のポジティブ信号+BBがFET１２１に入力され、BB信号のネガティブ信号-BBがFET１２２に入力される。
【０２１３】
FET１２１では、ポジティブ信号+BBに応じて、FET１１１に入力されるキャリアのポジティブ信号+LOに対応する電流が流れ、その結果、FET１２１のドレインに接続された出力端子out2には、ポジティブ信号+BBに応じて、キャリアのポジティブ信号+LO（に対応する信号）をASK変調した信号が現れる。
【０２１４】
一方、FET１２２では、ネガティブ信号-BBに応じて、FET１１１に入力されるキャリアのポジティブ信号+LOに対応する電流が流れ、その結果、FET１２１のドレインに接続された出力端子out1には、ネガティブ信号-BBに応じて、キャリアのポジティブ信号+LOをASK変調した信号が現れる。
【０２１５】
したがって、図１１では、変調器１００において、ASK変調が行われ、出力端子out1及びout2には、ASK変調で得られる変調信号が、差動信号として現れる。
【０２１６】
以上、本技術を適用した変調システムについて説明したが、本技術の変調システムは、ミリ波帯の通信、その他の任意の帯域の通信に適用することができる。
【０２１７】
ここで、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、すべての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。
【０２１８】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０２１９】
また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
【０２２０】
なお、本技術は、以下のような構成をとることができる。
【０２２１】
＜１＞
差動信号のベースバンド信号を構成するポジティブ信号及びネガティブ信号のうちの一方の信号に対応する第１の信号と、
前記一方の信号がHレベルになっているHレベル区間、及び、前記一方の信号がLレベルになっているLレベル区間のうちの一方の区間において前記第１の信号のレベルと同一レベルの第２の信号と
が入力されるように構成され、
キャリアを、前記第１及び第２の信号で変調することにより、前記キャリアを前記ベースバンド信号でASK(Amplitude Shift Keying)変調した変調信号を生成する
変調器。
＜２＞
前記第２の信号は、固定のレベルの信号である
＜１＞に記載の変調器。
＜３＞
前記第１の信号が、前記一方の信号をオフセットした信号であるとともに、前記第２の信号が、前記ポジティブ信号及び前記ネガティブ信号のうちの他方の信号をオフセットした信号である
＜１＞に記載の変調器。
＜４＞
前記キャリアが入力されるゲイン段と、
前記第１及び第２の信号が入力されるカスコード段と
を有するカスコード回路で構成される
＜１＞ないし＜３＞のいずれかに記載の変調器。
＜５＞
前記ゲイン段は、差動信号のキャリアが入力される２個のトランジスタを有する
＜４＞に記載の変調器。
＜６＞
前記カスコード段は、前記第１及び第２の信号がそれぞれ入力される２個の差動対を有する
＜４＞又は＜５＞に記載の変調器。
＜７＞
前記カスコード段は、
前記第１及び第２の信号が入力される１個の差動対と、
前記第１及び第２の信号のうちの一方が入力される１個のトランジスタと
を有する
＜４＞又は＜５＞に記載の変調器。
＜８＞
前記カスコード段は、前記第１及び第２の信号が入力される１個の差動対を有する
＜４＞又は＜５＞に記載の変調器。
＜９＞
前記カスコード回路の負荷として、インダクタンスを有する
＜４＞ないし＜８＞のいずれかに記載の変調器。
＜１０＞
差動信号のベースバンド信号を構成するポジティブ信号及びネガティブ信号のうちの一方の信号に対応する第１の信号と、
前記一方の信号がHレベルになっているHレベル区間、及び、前記一方の信号がLレベルになっているLレベル区間のうちの一方の区間において前記第１の信号のレベルと同一レベルの第２の信号と
で、キャリアを変調することにより、前記キャリアを前記ベースバンド信号でASK(Amplitude Shift Keying)変調した変調信号を生成する
変調方法。
＜１１＞
差動信号のキャリアが入力されるゲイン段と、
ベースバンド信号が入力されるカスコード段と
を有するカスコード回路で構成され、
前記キャリアを、前記ベースバンド信号で変調する
変調器。
＜１２＞
前記ゲイン段は、差動信号のキャリアが入力される２個のトランジスタを有する
＜１１＞に記載の変調器。
＜１３＞
前記カスコード段は、差動信号のベースバンド信号がそれぞれ入力される２個の差動対を有する
＜１１＞又は＜１２＞に記載の変調器。
＜１４＞
前記カスコード段は、
差動信号のベースバンド信号が入力される１個の差動対と、
差動信号のベースバンド信号を構成するポジティブ信号及びネガティブ信号のうちの一方が入力される１個のトランジスタと
を有する
＜１１＞又は＜１２＞に記載の変調器。
＜１５＞
前記カスコード段は、差動信号のベースバンド信号が入力される１個の差動対を有する
＜１１＞又は＜１２＞に記載の変調器。
＜１６＞
前記カスコード回路の負荷として、インダクタンスを有する
＜１１＞ないし＜１５＞のいずれかに記載の変調器。
＜１７＞
ゲイン段とカスコード段とを有するカスコード回路の前記ゲイン段に、キャリアの差動信号を入力するとともに、前記カスコード段に、ベースバンド信号が入力し、
前記キャリアを、前記ベースバンド信号で変調する
変調方法。
【符号の説明】
【０２２２】
１０  発振器，  ２０  変調器，  ２１  ゲイン段，  ２２  カスコード段，  抵抗２３，  ３１，３２  FET，  ４０  アンプ，  ５０  変調器，  ５１  ゲイン段，  ５２  カスコード段，  ５３，５４  抵抗，  ６１ないし６３  FET，  ７０  変調器，  ７１  ゲイン段，  ７２  カスコード段，  ７３，７４  抵抗，  ８１ないし８６  FET，  ９０  変換部，  １００  変調器，  １０１  ゲイン段，  １０２  カスコード段，  １０３  負荷，  １１１，１１２  FET，  １２１なしい１２４  FET，  １２５，１２６  負荷，  １３１，１３２  コイル，  １４１  差動アンプ，  １４２，１４３  電流源，  １５１ないし１５３  FET，  １５４，１５５  抵抗，  １６１  インバータ，  １７１  電流源
【図１】
2017175520.tif 000003
【図２】
2017175520.tif 000004
【図３】
2017175520.tif 000005
【図４】
2017175520.tif 000006
【図５】
2017175520.tif 000007
【図６】
2017175520.tif 000008
【図７】
2017175520.tif 000009
【図８】
2017175520.tif 000010
【図９】
2017175520.tif 000011
【図１０】
2017175520.tif 000012
【図１１】
2017175520.tif 000013