(57)【要約】      （修正有）【課題】距離計測での受光感度の向上を図る、受光装置、撮像デバイスを提供する。【解決手段】受光装置１は、光強度に応じた電荷を発生させる受光素子７と、受光素子からの電荷を蓄積することにより光強度に応じた電圧を出力する回路であって、電荷の蓄積を第１周期ごとにリセットする第１受光回路及び第２受光回路と、第１受光回路においてリセットする動作に伴って発生するノイズ成分を抽出してノイズ成分に応じた電圧を出力する第１サンプリング回路３と、第２受光回路においてリセットする動作に伴って発生するノイズ成分を抽出してノイズ成分に応じた電圧を出力する第２サンプリング回路４と、第１受光回路からの電圧と第１サンプリング回路からの電圧との差分と、第２受光回路からの電圧と第２サンプリング回路からの電圧との差分を加算する加算器５と、加算器の加算結果の電圧を第１周期より長い積分周期ごとに積分する積分回路６を備える。【選択図】図１
2017211242.tif 000002
【特許請求の範囲】
【請求項１】
光強度に応じた電荷を発生させる受光素子と、
各々、前記受光素子からの電荷を蓄積することにより前記光強度に応じた電圧を出力する回路であって、当該電荷の蓄積を第１周期ごとにリセットする第１受光回路及び第２受光回路と、
前記第１受光回路において前記リセットする動作に伴って発生するノイズ成分を抽出して当該ノイズ成分に応じた電圧を出力する第１サンプリング回路と、
前記第２受光回路において前記リセットする動作に伴って発生するノイズ成分を抽出して当該ノイズ成分に応じた電圧を出力する第２サンプリング回路と、
前記第１受光回路からの電圧と前記第１サンプリング回路からの電圧との差分と、前記第２受光回路からの電圧と前記第２サンプリング回路からの電圧との差分を加算する加算器と、
前記加算器の加算結果の電圧を前記第１周期より長い積分周期ごとに積分する積分回路と、
を含む、受光装置。
【請求項２】
前記積分周期が前記第１周期の２倍以上の整数倍である、
請求項１に記載の受光装置。
【請求項３】
前記第１受光回路及び前記第２受光回路は、各々、前記リセットする動作の可否を制御する第１制御素子を有し、
前記第１サンプリング回路及び前記第２サンプリング回路は、各々、前記ノイズ成分を抽出する動作を前記リセットする動作に同期して制御する第２制御素子を有する、
請求項１又は２に記載の受光装置。
【請求項４】
複数の画素を有する撮像デバイスであって、
当該複数の画素の各々が請求項３に記載の受光装置を用いて構成されている、
撮像デバイス。
【請求項５】
前記第１制御素子及び前記第２制御素子の動作を制御することにより、前記複数の画素の各々における前記第１周期の長さを当該各画素ごとに設定する制御部と、
前記複数の画素の各々に対して個別に設定された前記第１周期の長さを記憶する記憶部と、
を更に備える、請求項４に記載の撮像デバイス。
【請求項６】
前記制御部は、前記複数の画素のうち、予め選ばれた複数の第１画素についてのみ前記光強度に応じて前記第１周期の長さを設定し、他の複数の第２画素については当該各第２画素の各々の周囲に配置されているいくつかの前記第１画素の前記光強度から当該各第２画素の各々の光強度を補間によって求め、当該補間で求めた光強度に応じて当該各第２画素の各々に対応する前記第１周期の長さを設定する、
請求項５に記載の撮像デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＴＯＦ（Time  OF  Fright）方式による距離計測における受光に適した受光装置等に関する。
【背景技術】
【０００２】
ＴＯＦ方式による距離計測では、測距装置から発せられた光が被測定物から反射して戻ってくるまでの時間を測定することでその被測定物との距離を計測する。この場合に、反射光を受光する手段として、複数の撮像素子を配列して構成された撮像デバイスを用いることで、各撮像素子のそれぞれにおいて距離を計測することができ、それらの距離を用いることで距離画像を得ることができる。ここでいう距離画像とは、複数の画素を二次元に配列してあり、各画素の画素値が距離に対応づけられているものである。
【０００３】
このような距離計測に関する従来技術として、例えば特開２００８−８９３４６号公報（特許文献１）に開示される固体撮像素子が知られている。この固体撮像素子は、被測定物の周囲に存在する背景光が２系統の受光回路に対して同等に影響を与えることを利用し、１つのコンデンサに対して２系統の信号の一方で充電し、他方で放電を行うことで同相成分を打ち消して差分のみを取り出すことにより、背景光の成分をキャンセル（除去）することができる。
【０００４】
ところで、特許文献１に係る固体撮像素子では、２つのコンデンサにそれぞれ電荷を蓄積することで光量を求めているが、２系統の受光回路の切り替え時に電界効果トランジスタから発生するスイッチングノイズが各コンデンサに注入される。このスイッチングノイズは、各コンデンサに電荷が蓄積されている期間に発生するため、背景光のキャンセルを行うたびにスイッチングノイズが各コンデンサに蓄積される。その結果、Ｓ／Ｎ比が低下するので、受光感度が低下する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−８９３４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明に係る具体的態様は、ＴＯＦ方式による距離計測を行う受光装置における受光感度の向上を図ることを目的の１つとする。
【課題を解決するための手段】
【０００７】
本発明に係る一態様の受光装置は、（ａ）光強度に応じた電荷を発生させる受光素子と、（ｂ）各々、前記受光素子からの電荷を蓄積することにより前記光強度に応じた電圧を出力する回路であって、当該電荷の蓄積を第１周期ごとにリセットする第１受光回路及び第２受光回路と、（ｃ）前記第１受光回路において前記リセットする動作に伴って発生するノイズ成分を抽出して当該ノイズ成分に応じた電圧を出力する第１サンプリング回路と、（ｄ）前記第２受光回路において前記リセットする動作に伴って発生するノイズ成分を抽出して当該ノイズ成分に応じた電圧を出力する第２サンプリング回路と、（ｅ）前記第１受光回路からの電圧と前記第１サンプリング回路からの電圧との差分と、前記第２受光回路からの電圧と前記第２サンプリング回路からの電圧との差分を加算する加算器と、（ｆ）前記加算器の加算結果の電圧を前記第１周期より長い積分周期ごとに積分する積分回路と、を含む、受光装置である。
【０００８】
上記構成によれば、ＴＯＦ方式による距離計測を行う受光装置における受光感度の向上を図ることが可能となる。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１実施形態の受光装置の構成を示す回路図である。
【図２】図２は、加算器および積分器の回路構成例を示す図である。
【図３】図３は、各リセット信号の一例を示す波形図である。
【図４】図４は、第２実施形態の受光装置の構成を示す回路図である。
【図５】図５は、撮像デバイスの構成例を示す図である。
【図６】図６は、撮像デバイスの制御の具体例を説明するための波形図である。
【図７】図７は、画素アレイ１００の各画素から間欠的に選ばれる一部の画素の例を説明するための図である。
【図８】図８は、補間による信号強度の生成方法の一例を説明するための図である。
【発明を実施するための形態】
【００１０】
（第１実施形態）
図１は、第１実施形態の受光装置の構成を示す回路図である。第１実施形態の受光装置は、ＴＯＦ方式による距離画像の生成に用いられるものであり、受光回路１、２、サンプリング回路３、４、加算器５、積分器６、受光素子７を含んで構成されている。
【００１１】
受光回路１は、トランジスタ１１、１３、１７と、コンデンサ１５と、定電流源２３を含んで構成されている。受光回路２は、トランジスタ１２、１４、１８と、コンデンサ１６と、定電流源２４を含んで構成されている。サンプリング回路３は、トランジスタ１９とコンデンサ２１を含んで構成されている。サンプリング回路４は、トランジスタ２０とコンデンサ２２を含んで構成されている。
【００１２】
第１実施形態における受光素子７は、光が照射された時間に比例する電荷を発生させるものであり、例えばフォトダイオードである。また、各トランジスタ１１等は、例えば電界効果トランジスタである。また、各トランジスタ１１、１２に与えられる制御信号ＴＧ１、ＴＧ２は、互いのオン期間とオフ期間が逆になった信号である。また、各トランジスタ１３、１４に与えられるリセット信号ＲＳ２は、予め定めた周期ごとにオン期間となりそれ以外はオフ期間の信号である（後述の図２参照）。
【００１３】
受光回路１において、受光素子７と一方端が接続されたトランジスタ１１は、制御端（ゲート）に与えられる制御信号ＴＧ１のオン期間（ハイレベルの期間）にオン状態（導通状態）となる。トランジスタ１１の他方端にはコンデンサ１５の一方端が接続され、かつトランジスタ１３の一方端が接続されている。トランジスタ１３の他方端は電源ラインに接続されており、コンデンサ１５の他方端は基準電位端（ＧＮＤ）に接続されている。トランジスタ１３の制御端には図示しない信号発生手段からリセット信号ＲＳ２が与えられている。
【００１４】
トランジスタ１３をオン状態にすると、このトランジスタ１３の一方端とコンデンサ１５の一方端の接続点Ｎ１の電圧Ｖ２は電源ラインの電圧Ｖ１となる。受光素子７に光が入射するとその光に比例した数の電荷が生成される。その状態でトランジスタ１１を制御信号ＴＧ１によってオン状態にすると、受光素子７で生成された電荷はトランジスタ１３のチャネル領域に保存され、その後トランジスタ１３をオフ状態（非導通状態）にするとその電荷はコンデンサ１５へ移動し蓄積される。
【００１５】
トランジスタ１７は、その制御端が接続点Ｎ１に接続され、一方端が電源ラインに接続され、他方端が定電流源２３に接続されている。接続点Ｎ１の電圧Ｖ２の大きさはコンデンサ１５に蓄積された電荷量に比例するので、トランジスタ１７と定電流源２３との接続点Ｎ３の電圧Ｖ３の大きさに基づいて受光素子７に入射した光の強さを検出することができる。
【００１６】
同様に、受光回路２において、受光素子７と一方端が接続されたトランジスタ１２は、制御端（ゲート）に与えられる制御信号ＴＧ２のオン期間（ハイレベルの期間）にオン状態（導通状態）となる。トランジスタ１２の他方端にはコンデンサ１６の一方端が接続され、かつトランジスタ１４の一方端が接続されている。トランジスタ１４の他方端は電源ラインに接続されており、コンデンサ１６の他方端は基準電位端（ＧＮＤ）に接続されている。トランジスタ１４の制御端には図示しない信号発生手段からリセット信号ＲＳ２が与えられている。
【００１７】
トランジスタ１４をオン状態にすると、このトランジスタ１４の一方端とコンデンサ１６の一方端の接続点Ｎ２の電圧Ｖ２は電源ラインの電圧Ｖ１となる。受光素子７に光が入射するとその光に比例した数の電荷が生成される。その状態でトランジスタ１２を制御信号ＴＧ２によってオン状態にすると、受光素子７で生成された電荷はトランジスタ１４のチャネル領域に保存され、その後トランジスタ１４をオフ状態（非導通状態）にするとその電荷はコンデンサ１６へ移動し蓄積される。
【００１８】
トランジスタ１８は、その制御端が接続点Ｎ２に接続され、一方端が電源ラインに接続され、他方端が定電流源２４に接続されている。接続点Ｎ２の電圧Ｖ２の大きさはコンデンサ１６に蓄積された電荷量に比例するので、トランジスタ１８と定電流源２４との接続点Ｎ４の電圧Ｖ３の大きさに基づいて受光素子７に入射した光の強さを検出することができる。
【００１９】
サンプリング回路３において、トランジスタ１９は、その制御端にリセット信号ＲＳ２が与えられ、一方端が接続点Ｎ３（受光回路１の出力端）に接続されており、他方端にはコンデンサ２１が接続されている。コンデンサ２１の他方端は基準電位端に接続されている。
【００２０】
ここで、リセット信号ＲＳ２によるリセット時の接続点Ｎ３の電圧Ｖ３は、理想的にはリセット解除後、時間経過とともに低下していく。このとき、トランジスタ１３で発生したノイズがコンデンサ２１に蓄積されるため、接続点Ｎ３の電圧Ｖ３は、本来期待される値ＶＯ１とは異なる値ＶＯ２から低下することになる。ある時刻における電圧を計測すると、本来得たい値がＶｓ１であるが、実際にはＶＯ１とＶＯ２の差Ｖｎ１が加算された電圧が出力される。
【００２１】
そこで、リセット解除直後の電圧ＶＯ２をトランジスタ１９およびコンデンサ２１によってサンプリングし、その電圧との差を求めることで、トランジスタ１３のスイッチングノイズはキャンセルされる。具体的には、接続点Ｎ３の電圧とトランジスタ１９の他方端の電圧（コンデンサ２１の電圧）との差を加算器５によって求めればよい。
【００２２】
なお、トランジスタ１９のスイッチングノイズはコンデンサ２１に蓄積されるが、コンデンサ２１の容量が大きい場合には、電荷量の変化に対する電圧変化が少ない。したがって、コンデンサ１５の容量よりもコンデンサ２１の容量が大きくなるように各コンデンサ容量値を設定することで、スイッチングノイズの影響が低減される。
【００２３】
同様に、サンプリング回路４において、トランジスタ２０は、その制御端にリセット信号ＲＳ２が与えられ、一方端が接続点Ｎ４（受光回路２の出力端）に接続されており、他方端にはコンデンサ２２が接続されている。コンデンサ２２の他方端は基準電位端に接続されている。上記と同様に、コンデンサ１６の容量よりもコンデンサ２２の容量が大きくなるように各コンデンサ容量値が設定される。
【００２４】
このサンプリング回路４においても、リセット解除直後の電圧ＶＯ２をトランジスタ２０およびコンデンサ２２によってサンプリングし、その電圧との差を求めることで、トランジスタ１４のスイッチングノイズはキャンセルされる。具体的には、接続点Ｎ４の電圧とトランジスタ２０の他方端の電圧（コンデンサ２２の電圧）との差を加算器５によって求めればよい。
【００２５】
加算器５は、接続点Ｎ３の電圧ＶＳ１とトランジスタ１９の他方端の電圧ＶＲ１の差と、接続点Ｎ４の電圧ＶＳ２とトランジスタ２０の他方端の電圧ＶＲ２の差、を加算し、その結果の出力電圧を積分器６へ出力する。積分器６は、図示しない信号発生手段から与えられるリセット信号ＲＳ１に基づいて、加算器５の出力電圧を一定周期で積分し、その結果の出力電圧ＶＯ３を出力する。図２に、加算器５および積分器６の回路構成例を示す。この例では、加算器５、積分器６に加え、後段に出力用ソースフォロワ回路も設けられている。
【００２６】
図３は、各リセット信号の一例を示す波形図である。図示のように、リセット信号ＲＳ１は、一定の周期Ｔ０ごとに一定期間だけオン（ハイレベル）となるパルス信号である。この周期Ｔ０は、積分器６において光の強度を示す出力電圧を積分する期間に対応する。また、リセット信号ＲＳ２は、上記したリセット信号ＲＳ１の周期Ｔ０よりも短い周期Ｔ１ごとに一定期間だけオン（ハイレベル）となるパルス信号である。本例では、リセット信号ＲＳ２は、周期Ｔ０内においてｎ回（ｎは２以上の整数）だけオン期間となる。長時間積分を行うと受光回路１、２が飽和して動作不能となるため、用途に応じて想定される受光強度に対応して周期Ｔ１の長さ、換言すればリセット回数ｎを決定する。
【００２７】
次に、受光装置の動作について説明する。受光回路１のリセット解除直後の出力電圧（接続点Ｎ３の電圧）をＶＲ１、リセット解除から時間ｔを経過した後の電圧をＶＳ１、受光回路２のリセット解除直後の出力電圧（接続点Ｎ４の電圧）をＶＲ２、リセット解除から時間ｔを経過した後の電圧をＶＳ２とすると、加算器５の出力ＶＯ１は次式で表される。
ＶＯ１＝（ＶＳ１−ＶＲ１）−（ＶＳ２−ＶＲ２）
【００２８】
この時点で、トランジスタ１３、１４により発生するスイッチングノイズはキャンセルされる。一方、単に積分時間を短くしただけでは信号の振幅が低下するので、上記の通り、積分器６によって加算器５の出力ＶＯ１を積分する。
【００２９】
単位時間あたりに各コンデンサ１５、１６に注入される電流をそれぞれｉ１、ｉ２とし、かつ各コンデンサ１５、１６の容量値は等しく、その値をＣｆとすると、リセット解除から時間ｔが経過した後の加算器５の出力ＶＯ２は次式で表される。
ＶＯ２＝（ｉ１−ｉ２）×ｔ／Ｃｆ
【００３０】
背景光による電流は各電流ｉ１、ｉ２の同相成分であるため、ＶＯ２において背景光の影響はキャンセルされている。また、積分器６においては、リセット信号ＲＳ２によるリセット解除から時間Ｔ１が経過するまでの間に加算器５の出力がｎ回積分されているので、積分器６の出力ＶＯ３は次式で表される
ＶＯ３＝ｎ×（ｉ１−ｉ２）×２Ｔ１２／Ｃｆ
ここで、Ｔ０＝ｎ×Ｔ１であるから、以下のようになる。
ＶＯ３＝（ｉ１−ｉ２）×２Ｔ０２／（ｎ×Ｃｆ）
【００３１】
積分器６における積分は、画像１フレームに対応する期間で行われるので、積分時間としては、画像１フレーム分の期間まで許容できる。一般的な撮像素子の出力バッファとして使用されるソースフォロワ回路は、アナログ／デジタル変換器に接続されることから数μｓの応答性を必要とされる。しかし、第１実施形態の積分器６の場合には、通常、画像１フレーム分の期間が数ｍｓ程度であることから、ソースフォロワ回路に対して十分な動作時間を与えることができる。ランダムノイズについては長期間積分してその平均を求めることで影響が低下するので、積分器６によりランダムノイズの影響を軽減し、かつ信号の増幅を行うことができる。従って、受光感度の向上を図ることが可能となる。
【００３２】
（第２実施形態）
図４は、第２実施形態の受光装置の構成を示す回路図である。第１実施形態の受光装置との違いは、各受光回路１、２に制御素子としてのトランジスタ２５、２６が加えられた点と、各サンプリング回路３、４に制御素子としてのトランジスタ２７、２８が加えられた点である。両実施形態に共通する構成については同一符号を付しており、それらについての説明は省略する。
【００３３】
受光回路１において、トランジスタ２５は、トランジスタ１３の他方端と電源ラインとの間に接続されており、かつ制御端にはリセット信号ＲＳ３が与えられている。同様に、受光回路２において、トランジスタ２６は、トランジスタ１４の他方端と電源ラインとの間に接続されており、かつ制御端にはリセット信号ＲＳ３が与えられている。
【００３４】
サンプリング回路３において、トランジスタ２７は、トランジスタ１９の他方端と加算器５の間であって、トランジスタ１９の他方端とコンデンサ２１の一方端との間に接続されており、かつ制御端にはリセット信号ＲＳ３が与えられている。同様に、サンプリング回路４において、トランジスタ２８は、トランジスタ２０の他方端と加算器５の間であって、トランジスタ２０の他方端とコンデンサ２２の一方端との間に接続されており、かつ制御端にはリセット信号ＲＳ３が与えられている。
【００３５】
この受光装置では、リセット信号ＲＳ２およびリセット信号ＲＳ３がともにオンの期間にリセットされることになる。次に、この受光装置を複数配列して構成される撮像デバイスの好適な動作方法について説明する。
【００３６】
図５は、撮像デバイスの構成例を示す図である。この撮像デバイスは、ｘｙの２方向に沿って配列された複数の画素を有する画素アレイ１００を備えており、各画素がそれぞれ上記した図４に示す受光装置を用いて構成されているものとする。また、撮像デバイスは、各画素に対してリセット信号を供給するなどの制御を行う制御部１０１と、制御部１０１による動作に必要なデータを格納するメモリ（記憶部）１０２を備えている。
【００３７】
この撮像デバイスにおいては、リセット信号ＲＳ２がオンとなる期間を画素アレイ１００の行ごとにシフトさせる。そして、各行の各受光装置に対して、リセットを行う列のデータを与える。これにより、画素ごとにリセットを行う周期を可変に設定することが可能になる。
【００３８】
図６は、この制御の具体例を説明するための波形図である。ここでは、例えば、列［ｘ＝０］のリセット信号ＲＳ３として与えられる信号をＲＳＴＶ［０］、列［ｘ＝１］のリセット信号ＲＳ３として与えられる信号をＲＳＴＶ［１］、行［ｙ＝０］のリセット信号ＲＳ２として与えられる信号をＲＳＴＨ［０］、行［ｙ＝１］のリセット信号ＲＳ２として与えられる信号をＲＳＴＨ［１］とし、これらの信号パターンの例を示す。なお、図示を省略しているが他の行、列についても同様に各信号が与えられるものとする。
【００３９】
図示のように、画素アレイ１００の各行へ与えられるＲＳＴＨ［０］、ＲＳＴＨ［１］は、そのオン期間が互いにずれている。すなわち、各行のリセット時期はシフトしている。また、画素アレイ１００の各列へ与えられるＲＳＴＶ［０］、ＲＳＴＶ［１］は、列ごとに異なっている。その結果、画素ごとにリセットのタイミングが異なるようになる。図６に示す例では、画素（０，０）のリセットのタイミングはＲＳＴＶ［０］のオン期間と一致しているのに対して、画素（０，１）のリセットのタイミングは画素（０，０）の３倍の周期で到来しており、画素（１，０）のリセットのタイミングは画素（０，０）の２倍の周期で到来しており、画素（１，１）のリセットのタイミングも画素（０，０）の２倍の周期で到来している。
【００４０】
ここで、上記制御を制御部１０１によって実現するには、各画素のリセット周期、具体的にはリセット信号ＲＳ３として与えられる信号であるＲＳＴＨ［０］等のパターンをメモリ１０２に記憶させる必要があるが、全画素のためのパターンを記憶するには大きな記憶容量が必要となる。従って、画素アレイ１００の各画素から間欠的に選ばれた一部の画素に対応するパターンのみを記憶し、他の画素については補完によってパターンを生成することがより好ましい。
【００４１】
図７は、画素アレイ１００の各画素から間欠的に選ばれる一部の画素の例を説明するための図である。制御部１０１は、図７に示すように予め間欠的に選ばれている各画素について、光強度を示す信号強度を取得してメモリ１０２に記憶させる。制御部１０１は、適宜低域通過フィルタを通した上で、選ばれている各画素について、それぞれの信号強度に基づいてリセット周期Ｔ１を設定する。具体的には、リセット信号ＲＳ３のオン期間の到来する周期が設定される。ここでは、信号強度が小さいほどリセット周期Ｔ１が長くなるように設定される。設定されたリセット信号ＲＳ３の周期については制御部１０１によってメモリ１０２に格納される。
【００４２】
次いで、制御部１０１は、間欠的に選ばれた各画素以外の画素について、信号強度の推定値を補間によって生成し、それに基づいてリセット周期Ｔ１を設定する。例えば、ある画素（ｘ、ｙ）についてのリセット周期Ｔ１を求めるには、間欠的に選ばれた各画素のうち、当該画素（ｘ、ｙ）の周囲に存在するいくつかの画素の信号強度を用いて、画素（ｘ、ｙ）の信号強度を補間する。
【００４３】
図８は、補間による信号強度の生成方法の一例を説明するための図である。この例では、補間対象の画素（ｘ、ｙ）の周囲に存在する４つの画素の信号強度Ｐ１、Ｐ２、Ｐ３、Ｐ４と、当該４つの画素のそれぞれと補間対象の画素（ｘ、ｙ）との距離ｄ１、ｄ２、ｄ３、ｄ４に基づいて、補間対象の画素の信号強度Ｐが以下の式によって求められる。
Ｐ＝（Ｐ１ｄ２ｄ３ｄ４＋Ｐ２ｄ３ｄ４ｄ１＋Ｐ３ｄ４ｄ１ｄ２＋Ｐ４ｄ１ｄ２ｄ３）／（ｄ１ｄ２ｄ３＋ｄ２ｄ３ｄ４＋ｄ３ｄ４ｄ１＋ｄ４ｄ１ｄ２）
【００４４】
このような第２実施形態によれば、各画素において信号強度が大きく異なる場合にも、各画素ごとに適切なリセット周期を設定することができる。また、信号強度が比較的大きい場合であっても、積分器６から出力される電圧の信号振幅は１／ｎに圧縮されるので、後段に高精度のアナログ／デジタル変換器を用いる必要がない。詳細には、各画素の受光装置の出力×ｎが積分器６の出力電圧となるが、このｎの大きさは各画素において個別に設定できるので、アナログ／デジタル変換器を簡素化し、コスト増を回避できる。
【００４５】
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々に変形して実施をすることが可能である。例えば、上記した各実施形態における受光回路やサンプリング回路などの構成は一例であり、同等の機能を実現し得る限りにおいて回路構成はなんら限定されない。また、第２実施形態においては予め選ばれた画素以外の画素については補間によって信号強度を求め、それに応じてリセット周期を設定していたが、全ての画素について実際の信号強度に応じてリセット周期を設定してもよい。
【符号の説明】
【００４６】
１、２：受光回路
３、４：サンプリング回路
５：加算器
６：積分器
７：受光素子
１００：画素アレイ
１０１：制御部
１０２：メモリ
【図１】
2017211242.tif 000003
【図２】
2017211242.tif 000004
【図３】
2017211242.tif 000005
【図４】
2017211242.tif 000006
【図５】
2017211242.tif 000007
【図６】
2017211242.tif 000008
【図７】
2017211242.tif 000009
【図８】
2017211242.tif 000010