(57)【要約】  【課題】  はんだ等の貫通導体の金属材料が樹脂層の層間に広がることが抑制された回路基板等を提供すること。  【解決手段】  セラミック基板１と回路導体とを有するセラミック基板部と、セラミック基板１上に設けられた複数の樹脂層２〜４と導体部とを有する薄膜多層部とを備えており、導体部は、銅を含む第１金属材料によって形成され、セラミック基板１の第１樹脂層２を厚み方向に貫通している第１貫通導体23と、第１金属材料よりも融点が低い第２金属材料によって形成され、第１樹脂層２の上面に積層された第２樹脂層３を厚み方向に貫通している第２貫通導体32とをさらに含んでおり、第１樹脂層２と第２樹脂層３との層間において、第１貫通導体23の上面が凹部23ａを有し、凹部23ａに第２貫通導体32の下端部分が接続している回路基板等である。【選択図】  図１
2017175111.tif 000002
【特許請求の範囲】
【請求項１】
上面および下面を有するセラミック基板と、該セラミック基板の前記上面から前記下面にかけて設けられた回路導体とを有するセラミック基板部と、
前記セラミック基板上に設けられた複数の樹脂層と、該複数の樹脂層の層間に設けられた複数の薄膜導体層を含んでいるとともに、最上層の前記樹脂層の上面から最下層の前記樹脂層の下面にかけて設けられており、前記回路導体と電気的に接続された導体部とを有する薄膜多層部とを備えており、
該薄膜多層部の前記導体部は、銅を含む第１金属材料によって形成されているとともに、前記セラミック基板の上面に直接に積層された第１樹脂層を厚み方向に貫通している第１貫通導体と、
前記第１金属材料よりも融点が低い第２金属材料によって形成されているとともに、前記第１樹脂層の上面に直接に積層された第２樹脂層を厚み方向に貫通している第２貫通導体とをさらに含んでおり、
前記第１樹脂層と前記第２樹脂層との層間において、前記第１貫通導体の上面が凹部を有し、該凹部に前記第２貫通導体の下端部分が接続していることを特徴とする回路基板。
【請求項２】
前記第１樹脂層と前記第２樹脂層との前記層間において、前記第１樹脂層の上面が前記第１貫通導体の上面の前記凹部の底面よりも上側に位置していることを特徴とする請求項１に記載の回路基板。
【請求項３】
前記薄膜導体部は、前記第２樹脂層よりも上側に設けられた第３樹脂層と、該第３樹脂層を厚み方向に貫通している第３貫通導体をさらに含んでおり、
該第３貫通導体の下端部が前記第２貫通導体の上端部に直接に接続されて、前記第１貫通導体、前記第２貫通導体および前記第３貫通導体が順次上下につながっていることを特徴とする請求項１または請求項２に記載の回路基板。
【請求項４】
前記セラミック基板部の前記回路導体が、前記セラミック基板を厚み方向に貫通するセラミック貫通導体を含んでいることを特徴とする請求項１〜請求項３のいずれかに記載の回路基板。
【請求項５】
前記第３貫通導体の下面が凹部を有し、該凹部に前記第２貫通導体の上端部分が接続していることを特徴とする請求項３または請求項４に記載の回路基板。
【請求項６】
前記第２樹脂層と前記第３樹脂層との層間において、前記第３樹脂層の下面が前記第３貫通導体の下面の前記凹部の底面よりも下側に位置していることを特徴とする請求項５に記載の回路基板。
【請求項７】
平面視における外周領域に位置する前記第１貫通導体と前記第２貫通導体との接続部は、前記薄膜導体層を介して外部第１貫通導体と外部第２貫通導体とが接続され、前記外部第１貫通導体および前記外部第２貫通導体の少なくとも一方が複数であるものを含んでいることを特徴とする請求項１〜請求項６のいずれかに記載の回路基板。
【請求項８】
請求項１〜請求項７のいずれかに記載の回路基板と、
前記導体部に電気的に接続されたプローブピンとを備えていることを特徴とするプローブカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック基板と、薄膜導体を含む薄膜多層部とを有する回路基板、およびプローブカードに関するものである。
【背景技術】
【０００２】
半導体素子の電気的な検査をするためのプローブカード用の基板として、セラミック基板と、セラミック基板上に設けられた薄膜多層部とを有する回路基板が用いられている。薄膜多層部は、互いに積層された複数の樹脂層と、樹脂層の層間または露出表面に設けられた薄膜導体とを含んでいる。樹脂層の上下の薄膜導体同士は、樹脂層を厚み方向に貫通する貫通導体によって互いに電気的に接続されている。
【０００３】
上記回路基板においては、例えば生産性の向上のために、セラミック基板部と薄膜多層部とを別々に作製し、これらを接合して回路基板を製作する方法が提案されている。この接合に際しては、例えばセラミック基板の上面に設けられた回路導体と薄膜導体との接合のために、最下層の絶縁層の貫通導体は、例えばはんだ等の、接合材として有効な金属材料によって形成される。はんだ等がいったん加熱溶融された後に冷却固化されて、回路導体と薄膜導体とが上記はんだ等を介して接合される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2007―335584号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述した従来の回路基板では、薄膜多層部とセラミック基板部との接合時に、はんだ等からなる貫通導体の一部が溶融した際に、その溶融物がセラミック基板の表面に沿って広がりやすいという問題点があった。これは、セラミック基板の上面と薄膜多層部との間に回路導体の厚みに起因した隙間ができる可能性があり、その隙間に溶融したはんだが零れ出て薄膜多層部とセラミック基板との間で潰されることによると考えられる。このようなはんだ（溶融物）の広がりが発生すると、隣り合う薄膜導体間の電気的な短絡を含む電気絶縁性の低下が生じる可能性がある。
【課題を解決するための手段】
【０００６】
本発明の一つの態様による回路基板は、上面および下面を有するセラミック基板と、該セラミック基板の前記上面から前記下面にかけて設けられた回路導体とを有するセラミック基板部と、前記セラミック基板上に設けられた複数の樹脂層と、該複数の樹脂層の層間に設けられた複数の薄膜導体層を含んでいるとともに、最上層の前記樹脂層の上面から最下層の前記樹脂層の下面にかけて設けられており、前記回路導体と電気的に接続された導体部とを有する薄膜多層部とを備えており、該薄膜多層部の前記導体部は、銅を含む第１金属材料によって形成されているとともに、前記セラミック基板の上面に直接に積層された第１樹脂層を厚み方向に貫通している第１貫通導体と、前記第１金属材料よりも融点が低い第２金属材料によって形成されているとともに、前記第１樹脂層の上面に直接に積層された第２樹脂層を厚み方向に貫通している第２貫通導体とをさらに含んでおり、前記第１樹脂層と前記第２樹脂層との層間において、前記第１貫通導体の上面が凹部を有し、該凹部に前記第２貫通導体の下端部分が接続している。
【０００７】
本発明の一つの態様によるプローブカードは、上記構成の回路基板と、前記導体部およ
び前記厚膜導体に電気的に接続されたプローブピンとを備えている。
【発明の効果】
【０００８】
本発明の一つの態様の回路基板によれば、比較的融点が低い第２貫通導体が薄膜多層部に含まれているため、例えばあらかじめ第１樹脂層がセラミック基板の上面に設けられたセラミック基板部と薄膜多層部との接合が容易であり、生産性の向上について有利である。また、第１樹脂層と第２樹脂層との層間において、第１貫通導体の上面が凹部を有し、この凹部に第２貫通導体の下端部分が接続しているため、薄膜多層部の製作時に溶融した第２貫通導体の成分を効果的に凹部内に留めることができる。したがって、溶融した第２貫通導体の成分が樹脂層の上面まで広がるような可能性が低減されている。
【０００９】
本発明の一つの態様のプローブカードによれば、上記構成の回路基板が含まれているため、生産性および電気的な信頼性の高いプローブカードを提供することができる。
【図面の簡単な説明】
【００１０】
【図１】（本発明の実施形態の回路基板およびプローブカードを示す断面図である。
【図２】図１の回路基板の要部（Ａ部）を拡大して示す断面図である。
【図３】図１の回路基板の変形例における要部を拡大して示す断面図である。
【図４】図１の回路基板の第２の変形例を示す断面図である。
【図５】図１の回路基板の第３の変形例を示す断面図である。
【図６】図５の回路基板の要部（Ｂ部）を拡大して示す断面図である。
【図７】図５の回路基板の要部における他の例を拡大して示す断面図である。
【図８】図１の回路基板の第４の変形例を示す断面図である。
【図９】図８の回路基板の要部（Ｃ部）を拡大して示す概略図であり、（ａ）は斜視図であり、（ｂ）は（ａ）の平面図である。
【発明を実施するための形態】
【００１１】
本発明の実施形態の回路基板について図面を参照して説明する。なお、以下の説明で用いられる図は模式的なものであり、上下の区別は説明上の便宜的なものあって実際に回路基板等が使用されるときの上下を規制するものではない。
【００１２】
図１は本発明の実施形態の回路基板およびプローブカードを示す断面図である。また、図２は、図１に示す回路基板の要部（Ａ部）を拡大して示す断面図である。
【００１３】
実施形態の回路基板は、セラミック基板１を含むセラミック基板部と、セラミック基板１上に設けられた薄膜多層部とを有している。
【００１４】
セラミック基板１は、例えば四角形板状等の平板状であり、互いに積層された複数のセラミック絶縁層11を含んでいる。セラミック基板１の上面から下面にかけて回路導体が設けられている。図１の例において、回路導体は、セラミック絶縁層11の層間に設けられたセラミック配線導体12と、セラミック絶縁層11を厚み方向に貫通しているセラミック貫通導体13と、セラミック基板１の表面（上面および下面）に設けられたセラミック表面配線14とを有している。
【００１５】
また、薄膜多層部は、例えば全体として四角形板状等の平板状であり、セラミック基板１の上面に積層された第１樹脂層２と、第１樹脂層２の上面に積層された第２樹脂層３と、第２樹脂層３の上面に積層された第３樹脂層４とを有している。さらに第３樹脂層４は、複数の第３副樹脂層41が互いに積層されて形成されている。
【００１６】
薄膜多層部の上面から下面にかけて、セラミック基板部の回路導体と電気的に接続され
た導体部が設けられている。導体部は、第１〜第３樹脂層２〜４の層間の所定部位に設けられた薄膜導体層22、42と、それぞれ第１〜第３樹脂層２〜４を厚み方向に貫通している貫通導体（後述する第１〜第３貫通導体23、32、43）と、薄膜多層部の最上面に設けられた端子44とを有している。上記の回路導体および導体部によって、第３樹脂層４の上面の端子44からセラミック基板１の下面のセラミック表面配線14にかけて導電路（符号なし）が形成されている。すなわち、回路基板の最上面側と最下面側との間の電気的な接続が可能になっている。
【００１７】
回路基板がプローブカード用基板として用いられる場合には、例えば、端子44にプローブピン５が取り付けられる。プローブピン５が半導体素子（図示せず）の電極と接続されるように回路基板が半導体素子に押し付けられる。薄膜多層部の導体部およびセラミック基板部の回路導体等を介してプローブピン５と電気的に接続されたセラミック基板１の下面のセラミック表面配線14が検査用の外部回路（図示せず）の所定部位と電気的に接続されて、半導体素子の回路に関する動作不良の有無等の種々の検査が行なわれる。
【００１８】
この場合、半導体素子は電気的なチェックを行なうために一時的に回路基板の上面に載置される。半導体素子としては、例えば、ＩＣまたはＬＳＩ等の半導体集積回路素子、または半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン（いわゆるＭＥＭＳ素子）等が挙げられる。
【００１９】
端子44は、電子部品６を実装するための電気的な接続端子として用いられてもよい。電子部品６としては、例えば、容量素子、抵抗器、インダクタ素子および各種のセンサ素子等が挙げられる。これらの電子部品６は、プローブカードとしての機能を向上させるためのものを含んでいてもよい。
【００２０】
セラミック基板１は、例えば回路基板の全体の剛性を確保する機能を有している。セラミック基板１によって回路基板としての剛性が高められ、例えばプローブカード用基板として用いられて半導体素子（図示せず）に検査のために押し付けられるときの変形が抑制されている。
【００２１】
セラミック基板１は、例えば全体として平面視において多角形状または円形状の板状である。この場合、複数のセラミック絶縁層11がそれぞれ同様の形状および寸法を有する板状に形成されている。セラミック基板１の平面視における寸法は、例えばプローブカード用基板として使用されるときに、検査される半導体素子の平面視における寸法に応じて適宜設定される。
【００２２】
セラミック基板１は、上記のように、互いに積層された複数のセラミック絶縁層11を有している。また、セラミック基板部は、セラミック絶縁層11の層間に設けられたセラミック配線導体12と、セラミック絶縁層11を厚み方向に貫通しているセラミック貫通導体13とを有している。セラミック配線導体12およびセラミック貫通導体13は、セラミック基板１の上面から下面にかけて導電路（符号なし）を形成している。また、セラミック基板１は、上面および下面にセラミック表面配線14を有している。上記導電路と電気的に接続されたセラミック表面配線14によって、セラミック基板１の上面側と下面側とで薄膜多層部の導体部および外部回路と上記導電路との電気的な接続が容易に行なわれるようになっている。
【００２３】
セラミック基板１に含まれている複数のセラミック絶縁層11は、例えば酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、ムライト質焼結体またはガラスセラミックス等のセラミック焼結体からなる。
【００２４】
セラミック絶縁層11の厚みおよび層数は、例えばセラミック配線導体12、セラミック貫通導体13およびセラミック表面配線14の配置の総数および位置等の電気的な条件、セラミック基板１の所望の剛性および経済性等の種々の条件に応じて適宜設定されている。
【００２５】
また、セラミック配線導体12、セラミック貫通導体13およびセラミック表面配線14は、例えば、タングステン、モリブデン、マンガンまたは銅等の金属材料、もしくはこれらの金属材料の合金材料からなる。これらの金属材料（合金材料）は、例えばメタライズ法またはめっき法等の方法でセラミック基板１の露出表面または内部等に被着されている。
【００２６】
薄膜多層部は、セラミック基板部上に微細なパターンで端子44を設けるための部分である。薄膜多層部のうち端子44が形成されている最上層の第３副樹脂層41は、その表面粗さがセラミック基板１の表面粗さに比べて小さいため、薄膜形成技術によって微細なパターンで端子44を形成することが容易である。これによって、微細な端子44の形成が可能になっている。
【００２７】
薄膜多層部のうちセラミック基板１の上面に設けられた第１樹脂層２は、図２に示す例のように第１副樹脂層21をさらに含んでいてもよい。第１副樹脂層21は、例えば、ポリイミド樹脂，ポリアミドイミド樹脂，シロキサン変性ポリアミドイミド樹脂，シロキサン変性ポリイミド樹脂，ポリフェニレンサルファイド樹脂，全芳香族ポリエステル樹脂，ＢＣＢ（ベンゾシクロブテン）樹脂，エポキシ樹脂，ビスマレイミドトリアジン樹脂，ポリフェニレンエーテル樹脂，ポリキノリン樹脂，フッ素樹脂等の絶縁樹脂からなるものである。
【００２８】
セラミック基板１の上に第１副樹脂層21を形成するには、例えば第１副樹脂層21がポリイミド樹脂からなる場合には次のようにすればよい。まず、ワニス状のポリイミド前駆体をセラミック基板１の上面にスピンコート法，ダイコート法，カーテンコート法，印刷法等の塗布法により塗布する。しかる後、400℃程度の熱でポリイミド前駆体を硬化させて
ポリイミド化させる。以上によって、10μｍ〜50μｍ程度の厚みで第１副樹脂層21を形成することができる。
【００２９】
第１副樹脂層21は、複数層であってもよい。複数層の第１副樹脂層21の一例としては、基材層（図示せず）と、基材層とセラミック基板部との間に配置されている接着層（図示せず）とを含むものが挙げられる。言い換えれば、互いに異なる種類の樹脂からなる複数の第１副樹脂層21によって第１樹脂層２が形成されていてもよい。
【００３０】
第１樹脂層21に含まれる基材層は、例えば第１樹脂層２としての機械的な強度を確保する部分である。上記絶縁樹脂からなる10μｍ〜50μｍ程度の基材層の下面に、シロキサン変性ポリアミドイミド樹脂，シロキサン変性ポリイミド樹脂，ポリイミド樹脂,ビスマレ
イミドトリアジン樹脂，エポキシ樹脂等の樹脂接着剤を乾燥厚みで５μｍ〜20μｍ程度にドクターブレード法等の塗布法にて塗布して乾燥させることで接着層を形成し、これをセラミック基板１の上に重ねて加熱プレスすることで第１樹脂層２を形成する。
【００３１】
なお、第１樹脂層２（第１副樹脂層21）は、セラミック基板１上に上記のように直接に塗布および硬化されることによって、セラミック基板１の上面に接着、固定される。この場合、第１副樹脂層21が、セラミック基板１の上面に直接に接着された上記の接着層を含んでいれば、第１樹脂層２がより強固にセラミック基板１上に接着、固定される。
【００３２】
第１副樹脂層21（第１樹脂層２）を厚み方向に貫通している第１貫通導体23は、その下端がセラミック基板１の上面のセラミック表面配線14と直接に接続されている。また、第１樹脂層２と、後述する第２樹脂層３との層間（以下、第１層間）には薄膜導体層22が設
けられている。この薄膜導体層22が第１貫通導体23の上端部分とつながっている。つまり、第１貫通導体23を介して第１層間の薄膜導体層22と回路導体とが互いに電気的に接続されている。これによって、薄膜多層部の導体部とセラミック基板部の回路導体とが互いに電気的に接続されている。
【００３３】
また、第１貫通導体23は、その上面に凹部23ａを有している。凹部23ａは、後述する第２貫通導体32の下端部分が入り込んで接合される部分である。第１貫通導体23の凹部23ａと第２貫通導体32の下端部分との接続の詳細については後述する。
【００３４】
第１貫通導体23および薄膜導体層22の製造方法は、例えば、以下の通りである。まず、第１貫通導体23および薄膜導体層22に対応する開口を有するレジスト膜を第１副樹脂層21に形成するとともに、このレジスト膜の開口に位置する第１副樹脂層21をエッチング除去する。または、レーザ光（以下、レーザという）を使って第１貫通導体23および薄膜導体層22に対応する第１副樹脂層21を除去する。それによって凹状の穴部を形成する。
【００３５】
次に、蒸着法、スパッタリング法およびイオンプレーティング法等から適宜選択した薄膜形成法により、第１貫通導体23に対応する上記の穴部内と第１副樹脂層21の主面（この段階では露出している上面）とに、0.1μｍ〜３μｍ程度の厚みの、例えばクロム（Ｃｒ
）−銅（Ｃｕ）合金層やチタン（Ｔｉ）−銅（Ｃｕ）合金層からなる下地導体層を形成する。次に、薄膜導体層22に対応する開口を有するレジスト膜を第１副樹脂層21の上面に形成する。次に、めっき等で銅や金等の電気抵抗の小さい金属を穴部内と第１副樹脂層21の上面に１〜10μｍ程度の厚みに形成することで第１貫通導体23と薄膜導体層22となる金属部分を設ける。その後、レジスト膜を剥離して、下地導体層をエッチング等で取り除くことで第１貫通導体23および薄膜導体層22を形成できる。
【００３６】
この場合、例えばめっき時に使用するめっき液に表面を平坦化する添加材を適量加えることで、穴部内に優先的にめっき層を形成することができる。つまり、穴部において第１副樹脂層21の上面よりもめっき層を厚くすることができる。そのため、元々の穴部に比べると、深さが浅く、表面が緩やかに湾曲した金属部分を穴部に形成することができる。つまり、穴部においてめっき法で形成される金属部分の上面を凹んだ形状にすることができる。それによって、上面に凹部23ａを有する第１貫通導体23ａを形成することができる。
【００３７】
上記のようにして形成された第１貫通導体23は、上記の下地導体層を介して、セラミック基板１上面のセラミック表面配線14に効果的に接合されている。これによって、セラミック基板１上に第１樹脂層２が接合されているとともに、第１貫通導体23とセラミック表面配線14とが良好に互いに電気的接続された第１積層体（符号なし）を作製することができる。
【００３８】
薄膜多層部のうち第１樹脂層２の上面に設けられた第２樹脂層３には、これを厚み方向に貫通している第２貫通導体32が設けられている。第２樹脂層３についても複数の第２副樹脂層31が含まれていてもよい。
【００３９】
第２樹脂層３を厚み方向に貫通する第２貫通導体32は、第１層間において、前述したようにその下端部分が、第１貫通導体23の上面と凹部23ａ内等において直接に接続されている。
【００４０】
このように、第１層間において、第１貫通導体23の上面が凹部23ａを有し、この凹部23ａに第２貫通導体32の下端部分が接続しているため、後述する第２貫通導体32の形成工程において、溶融した第２貫通導体32の成分を効果的に凹部23ａ内の留めることができる。したがって、溶融した第２貫通導体32の成分が第１樹脂層２の上面まで広がるような可能
性が低減されている。これによって、例えば、広がった第２貫通導体32の成分による第１層間における薄膜導体層22間の電気絶縁性の低下、または電気的な短絡等の可能性が効果的に低減されている。
【００４１】
また、第１貫通導体23の上面が平面状である場合に比べて、凹部23ａ内における第１貫通導体23と第２貫通導体32との互いの接続面積が大きくなっている。そのため、第１貫通導体23と第２貫通導体32との接続面積が大きくなり、互いの機械的な接続の強度を向上させることができる。また、互いの電気的な接続の信頼性を向上させることもできる。
【００４２】
凹部23ａは、前述したような形成方法時の作業性、または第１貫通導体23と第２貫通導体32との機械的および電気的な接続の強度等の向上の点では、図１よび図２に示す例のように、縦断面が円弧状のものが適している。すなわち、凹部23ａの内面は、例えば球面状の一部分の形状（部分球面状）に設定されている。
【００４３】
凹部23ａの深さは、例えば、第１層間における薄膜導体層22の厚みと同じ、またはそれ以上の深さに設定されている。これによって、第２貫通導体32の成分を効果的に凹部23ａ内に留めることができる。また、第１貫通導体23と第２貫通導体32との互いの接続面積を効果的に大きくすることができる。
【００４４】
なお、凹部23ａに内接する仮想の球体（図示せず）の半径が第２貫通導体32の半径より大きい凹部23ａとすることで、第２貫通導体32が溶融して凹部23ａに接続する時に第２貫通導体32の中央部から接続される。これによって、第２貫通導体32内に空隙が発生し難くなるので第２貫通導体32の接続抵抗が低下して接続信頼性が向上する。
【００４５】
また、実施形態の回路基板においては、第１貫通導体23と第２貫通導体32とが互いに上下に連続して接続されている。そのため、仮に第１貫通導体23の位置と第２貫通導体32との平面視における位置を互いにずらしたような回路基板（図示せず）の場合に比べて、平面視における回路基板の小型化が容易である。すなわち、第１貫通導体23、第２貫通導体32および薄膜導体層22それぞれの、所定部位における電気的な接続および電気絶縁性の確保が容易であるとともに、平面視における小型化についても容易な回路基板を提供することができる。
【００４６】
なお、複数の第２貫通導体32は、必ずしも、その全部の下端部分が第１貫通導体23（凹部23ａ）に接続されているものである必要はない。例えば図１および図２に示す例では、一部の第２貫通導体32は、その下端部分が第１層間に設けられた薄膜導体22に接続されている。
【００４７】
セラミック基板部の回路導体と電気的に接続された薄膜導体層22が第１層間で所定パターンに引き回すようにしたときには、例えば、半導体素子の電極の間隔と外部回路の所定部位の間隔との調整（いわゆるスペーストランスフォーム）を行なわせることもできる。
【００４８】
また、第２貫通導体32の上端は、第２樹脂層３と第３樹脂層４との層間（第２層間）において後述する第３樹脂層４内の薄膜導体層42と直接に接続されている。
【００４９】
第２貫通導体32は、第１貫通導体23よりも融点が低い第２金属材料によって形成されている。第２金属材料としては、例えばスズ−銀はんだ（3.5％銀残スズ、１％銀残スズ等
）またはスズ−銀−銅はんだ（３％銀0.5％銅残スズ、１％銀0.7％銅残スズ等）等の高スズ含有率のはんだが挙げられる。また、第２金属材料は、スズ−銀はんだまたはスズ−銀−銅はんだ等に銅粉末が添加されたはんだ（低融点ろう材）でもよい。
【００５０】
第２貫通導体32の融点が比較的低いため、第２樹脂層３および第３樹脂層４を含む薄膜多層部（第１樹脂層２を除く部分）のセラミック基板部への接合時に、導体部と回路導体との電気的な接続が容易に行なわれる。
【００５１】
第２貫通導体32（第２金属材料）のはんだの融点は、例えば200℃〜250℃程度である。これに対して、第１貫通導体23（第１金属材料）の融点は、例えば1000℃〜1100℃程度である。第２貫通導体32の融点が上記のように比較的低いため、第１貫通導体23上に第２貫通導体32を接合するときに、第２貫通導体32を加熱溶融させることが容易であり、第１および第２貫通導体23、32間の接合が容易である。
【００５２】
また、例えば後述する第３貫通導体43が設けられた第３樹脂層４が第２樹脂層３上にさらに積層されるときに、第１貫通導体23と第３貫通導体43とが第２貫通導体32を介して容易に加熱、接合され得る。すなわち、第２貫通導体32を含む第２樹脂層３は、第１樹脂層２と第３樹脂層４とを接合する接着層とみなすことができる。
【００５３】
第２樹脂層３が接着層として機能するときには、例えばあらかじめセラミック基板部上に第１樹脂層２（第１貫通導体23および薄膜導体層22を含む）を設けておく（予備体１）とともに、第２樹脂層３と第３樹脂層４とを一体（予備体２）として作製し、その後、これらの予備体１、２を第２樹脂層３を介して互いに接合することによって、回路基板を容易に製作することもできる。
【００５４】
この場合、予備体１、２を別々に（時間的に並行して）製作することができるため、例えばセラミック基板部上に順次複数の樹脂層および薄膜導体層が積層されてなる回路基板（図示せず）に比べて生産性の点で有利である。
【００５５】
実施形態の回路基板において、図３に示すように、第１層間における第１樹脂層２（第１副樹脂層21）の上面の高さが薄膜導体層22の上面の高さ以上であってもよい。言い換えれば、第１層間において第１樹脂層２の上面よりも上側に薄膜導体層22が突出しないような形態であってもよい。
【００５６】
第１層間において第１樹脂層２の上面の高さを薄膜導体層22の上面の高さ以上とするには、例えば、薄膜導体層22の厚み方向の全体が第１樹脂層２の上面部分に、薄膜導体層22の上面のみが第１層間において露出するように、埋まった構造とすればよい。
【００５７】
そのためには、薄膜導体層22の製造方法は、例えば、以下のようにすればよい。まず、第１貫通導体23ａと薄膜導体層22に対応する開口を有するレジスト膜を第１副樹脂層21上面に形成するとともに、このレジスト膜の開口に位置する第１副樹脂層21をエッチングすることによって薄膜導体層22および第１貫通導体23に対応する凹状の部分を形成する。
【００５８】
次に、レーザを使い、第１貫通導体23に対応する第１副樹脂層21を除去する。次に、蒸着法、スパッタリング法およびイオンプレーティング法等から適宜選択した薄膜形成法により、第１貫通導体23と薄膜導体層22となる凹状の部分内に、0.1μｍ〜３μｍ程度の厚
みの、例えばクロム（Ｃｒ）−銅（Ｃｕ）合金層やチタン（Ｔｉ）−銅（Ｃｕ）合金層からなる下地導体層を形成する。
【００５９】
次に、銅および金等の電気抵抗の小さい金属を、第１副樹脂層21の上面にはみ出さないように凹状の部分内にめっき等で被着させて、薄膜導体層22を形成する。その後、レジスト膜をレジスト膜の下側の下地導体層を剥離することで、上面に凹部23ａを持つ第１貫通導体23と、上面のみが第１層間において露出するように、第１副樹脂層21（第１樹脂層の上面部分）に埋まった構造の薄膜導体層22とを形成できる。
【００６０】
この場合には、溶融した第２貫通導体32の成分が、より低い位置にある第１樹脂層２の上面まで広がるような可能性を低減することができる。したがって、前述した凹部23ａによる効果とあわせて、隣接する薄膜導体層22間の電気的な短絡または電気絶縁性の低下等が効果的に抑制される。
【００６１】
また、このようにすると、第１貫通導体23と第２貫通導体32との互いの接合面積が増加することに加え、セラミック基板１の影響を受けた第１樹脂層２と第２樹脂層３との見かけの熱膨張係数の違いにより生じる熱応力（せん断応力）が第１貫通導体23と第２貫通導体32の接続部分に集中することを防ぐこともできる。そのため、第１貫通導体23と第２貫通導体32との接続信頼性が向上する。つまり、第１樹脂層２と第２樹脂層３の界面でせん断応力が加わった場合に、仮に凹部23ａがない場合は、第１貫通導体23と第２貫通導体32との密着部（両者の界面部分等）に沿ってせん断応力が加わる。これに対して、凹部23ａがある場合には、第１樹脂層２と第２樹脂層３との界面に加わるせん断応力の方向および位置は同じだが、第１貫通導体23と第２貫通導体32との接続部分の位置は凹部23ａの深さおよび湾曲の分ずれる。このずれによって接続部分にせん断応力が集中することが防がれるので、接続信頼性が向上する。
【００６２】
第２樹脂層３は、第２副樹脂層31を含んでいてもよい。また、さらに第２副樹脂層31は、互いに異なる樹脂材料からなる複数のものであってもよい。複数の第２副樹脂層31は、例えば第２基材層31ａと第２接着層31ｂとを含んでいる。そのうち第２基材層31ａは、例えばポリイミド樹脂、ガラスエポキシ樹脂またはポリエーテル・エーテル・ケトン樹脂等の樹脂材料からなる。第２接着層31ｂを形成する樹脂材料としては、例えばシロキサン変性ポリアミドイミド樹脂、シロキサン変性ポリイミド樹脂，ポリイミド樹脂,ビスマレイ
ミドトリアジン樹脂，エポキシ樹脂，ポリフェニレンエーテル樹脂等の樹脂接着剤を使用することができる。なお、第２基材層31ａの両主面に第２接着層を貼り合わせた構造としてもよい。このようにした場合には、実施形態の回路基板において、第２接着層31ｂとしての機能をさらに効果的なものとすることができる。なお、第１樹脂層２は、例えば前述したようにあらかじめセラミック基板１の上面に接合されていることによって、接着層を接着させるための下地樹脂層として機能するものとみなすこともできる。例えば接着層（第２樹脂層３）を介して、後述する第３樹脂層４がセラミック基板１上に接合される。これによって、セラミック基板部と薄膜多層部（特に第１樹脂層２を除く部分）との接合が容易であり、生産性の向上について有利な回路基板とすることができる。
【００６３】
また、第２貫通導体32の薄膜多層部側については、図３に示すように、第２接着層31ｂ部が第２貫通導体32の最も細い部分に比べて太くなっていてもよい。この場合には、後述するように、柔らかい第２貫通導体32が変形することで応力が緩和された場合に最も細い部分が主に変形することで接続部が剥離し難くなるので、上下の接続性が低下し難い。このように第２貫通導体の薄膜導体側の第２接着層部分を太くするには、第２基材層31ａに比べて第２接着層31ｂの耐熱性を低い樹脂を使用して、第２副樹脂層31を薄膜多層部に接着後レーザ加工で第２貫通導体32となる凹部を形成し、このレーザ加工のレーザ強度を調節することで形成することができる。
【００６４】
第３樹脂層４は、例えば第２樹脂層３の第２貫通導体32と電気的に接続された端子44を設けるための部分である。図１に示す例において、薄膜多層部の導体部のうち第３樹脂層４に設けられた部分（具体的な構成は後述）は、例えば、第２貫通導体32と接続された部分から端子44と接続された部分にかけて次第に隣接間隔が狭くなっている。これによって、互いに隣接間隔が異なるセラミック表面配線14と端子44との電気的な接続が行なわれている。言い換えれば、第３樹脂層４は導体部のスペーストランスフォームのための部分である。
【００６５】
第３樹脂層４についても、例えば第１樹脂層２と同様に、第３副樹脂層41をさらに含むものであってもよく、複数の第３副樹脂層41が互いに異なる樹脂材料からなるものを含んでいてもよい。互いに異なる樹脂材料からなる第３副樹脂層41は、例えば第３基材層41ａおよび第３接着層41ｂとを含んでいてもよい。
【００６６】
すなわち、第３樹脂層４は、例えばポリイミド樹脂等からなる複数の第３基材層41ａ（第３副樹脂層41）と、ポリアミドイミド樹脂等からなり第３基材層41ａにプレス形成等の方法で形成された複数の第３接着層41ｂ（第３副樹脂層41）とが互いに順次積層されて形成されているものでもよい。この場合には、第３基材層41ａと第３接着層41ｂとを、積層の単位としてあらかじめ接着、一体化させておいてもよい。
【００６７】
第３樹脂層４の複数の第３副樹脂層41をそれぞれに厚み方向に貫通している第３貫通導体43は、上記のようにセラミック基板部の回路導体を端子44に接続する導体部の一部を形成している。例えば下層の第３副樹脂層41から上層の第３樹脂層４に向かって第３貫通導体43同士の隣接間隔が次第に狭くなって、上記のスペーストランスフォームが有効に行なわれている。
【００６８】
第３樹脂層４の層間に設けられているそれぞれの薄膜導体層42も、上記のようにセラミック基板部の回路導体を端子44に接続する導体部の一部を形成している。例えば互いに隣接間隔が異なる上下の第３貫通導体43同士が、薄膜導体層42によって容易に互いに電気的接続されている。
【００６９】
図４は、図１に示す回路基板（プローブカード）の第２の変形例を示す断面図である。図４において図１と同様の部位には同様の符号を付している。図４に示す例においても、薄膜導体部は、上記の形態と同様に、第２樹脂層よりも上側に設けられた第３樹脂層４と、第３樹脂層４を厚み方向に貫通している第３貫通導体43をさらに含んでいる。また、図４に示す例においては、第３貫通導体43の下端部が第２貫通導体32の上端部に直接に接続されている。また、第１貫通導体23、第２貫通導体32および第３貫通導体43が順次上下につながっている。
【００７０】
なお、図４に示す例では、第３樹脂層４が複数の第３副樹脂層41を含んでいるので、第３貫通導体43のうち、その下端部が第２貫通導体32の上端部に直接に接続されているのは、最下層の第３副樹脂層41に設けられたもののみである。
【００７１】
この場合には、第１貫通導体23、第２貫通導体32および第３貫通導体43（以下、区別せず単に貫通導体ということがある）が順次上下につながっているため、平面視における回路基板の小型化、および高密度化に対して有効である。また、このように貫通導体を上下に連続させたときには、セラミック基板部と薄膜多層部との熱膨張係数の違いによる応力（熱応力）が、貫通導体同士の接続部分に集中しやすい。特にセラミック基板部と薄膜多層部との接続部に近い第１層間に位置する第１貫通導体23と第２貫通導体32との接続部分に熱応力が集中しやすい。これに対して、前述したように第１貫通導体23と第２貫通導体32との接続の機械的な強度が凹部23ａの存在によって高められている。そのため、熱応力による貫通導体間の接続の破壊を効果的に抑制することができる。
【００７２】
また、第２貫通導体32が前述のように、錫（ヤング率約50ＧＰａ）を主成分とした半田である場合には、その他の銅（ヤング率約130ＧＰａ）を主成分とする第１貫通導体23お
よび第３貫通導体43に比べヤング率が小さい。そのため、凹部23ａで第１貫通導体23に対する接続の機械的強度が高められた第２貫通導体32が変形することで、貫通導体を上下に連続させた場合の互いの接続信頼性が効果的に向上する。
【００７３】
したがって、複数の貫通導体間の機械的および電気的な接続の信頼性向上に有効であるとともに、複数の貫通導体が上下につながった、高密度化および小型化にも有効な回路基板とすることができる。
【００７４】
また、実施形態およびその変形例における上記の回路基板において、セラミック基板部の回路導体が、セラミック基板１を厚み方向に貫通するセラミック貫通導体13を含んでいてもよい。
【００７５】
この場合には、セラミック基板１の上面のセラミック表面配線14と下面のセラミック表面配線14とをセラミック貫通導体13で接続することができ、セラミック配線導体12の必要数が低減される。そのため、セラミック基板部としての生産性の向上および製造に要する時間（納期）の短縮について有効である。
【００７６】
なお、この場合には、隣接間隔が比較的小さい（高密度な）薄膜多層部の上記貫通導体と、隣接間隔が比較的大きい（低密度な）セラミック基板部のセラミック貫通導体13とを互いに対応するもの同士で電気的に接続する必要がある。このような電気的接続のためのスペーストランスフォームは、例えば第１樹脂層２と第２樹脂層３とにおいて行なうことができる。
【００７７】
すなわち、前述したように第１樹脂層２の第１貫通導体23および第２樹脂層３の第２貫通導体32を互いに上下につながったものとするとともに、これらをセラミック貫通導体13と同じ隣接間隔で形成する。すなわち、セラミック貫通導体13、第１貫通導体23および第２貫通導体32を互いに上下に直線状につながった形態としておく。そのうち第２貫通導体32の上端部を、第２樹脂層３と第３樹脂層４との層間に位置する薄膜導体層42に接続し、この薄膜導体層42を横方向に引き回して第３貫通導体43の下端部に電気的に接続する。以上によってスペーストランスフォームが可能になり、回路基板の最下面のセラミック表面配線と再上面の端子44との、互いに対応した電気的な接続が可能になる。
【００７８】
また、この場合には、セラミック基板部上に第１樹脂層２を設けたもの（第１積層体）と、第２樹脂層３上に第３樹脂層を設けたもの（第２積層体）とを別々に製作して、これらを接合することも、前述したように第２樹脂層３を接着層とする効果等によって、容易である。また、第１貫通導体23と第２貫通導体32とがセラミック貫通導体13にあわせて同じ隣接間隔で配置されているため、互いの位置合わせも容易である。
【００７９】
したがって、薄膜多層部における複数の貫通導体間の機械的および電気的な接続の信頼性向上に有効であるとともに、生産性の向上および納期の短縮に対しても有効な回路基板を提供することができる。
【００８０】
図４においては、模式的に４本のプローブピン５を記しているが、これらは、信号用プローブピン51，53、グランド用プローブピン52および電源用プローブピン54であり、それぞれ対応するセラミック表面配線14、つまり信号用表面配線141，143、グランド用表面配線142、電源用表面配線144と電気的に接続している。
【００８１】
図４に示す例において、電子部品６は、電源を安定させるためのコンデンサである。電子部品は一対の端子（図示せず）を有し、その一方の端子はグランド用プローブピン52に接続している端子44に接続しており、もう一方の端子は電源用プローブピン54に接続している端子44に接続している。貫通導体43に接続していない上面から１番目、４番目、７番目の内層の薄膜配線42は全てグランド配線である。同様に貫通導体43に接続していない上面から２番目、３番目、５番目、６番目の内層配線42は全て電源配線である。このように
信号、グランドおよび電源の配線（薄膜導体層42）を配置することにより、プローブピン５の近くに低抵抗の銅を含む配線でコンデンサと電源、グランドとを接続することができる。これによって、プローブカードと電気的に接続された半導体素子の動作により電源電圧が変化しても、素早くコンデンサにより電気が補充され、電源がより安定するようになる。この場合、例えば、上記半導体素子の作動の安定化および検査の精度向上等に有効なプローブカードを作製することが容易な回路基板とすることができる。
【００８２】
以上のような薄膜多層部を有する回路基板は、例えば以下のようにして作製することができる。
【００８３】
まず、セラミック基板１を含むセラミック基板部を準備する。セラミック基板１は、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして製作することができる。すなわち、酸化アルミニウムおよび酸化ケイ素等の原料粉末に適当な有機バインダおよび有機溶剤を添加混合して作製したスラリーをドクターブレード法やリップコータ法等のシート成形技術でシート状に成形することによってセラミックグリーンシートを作製して、その後、セラミックグリーンシートを切断加工や打ち抜き加工によって適当な形状および寸法とするとともに、これを約1300〜1500℃の温度で焼成することによって製作することができる。
【００８４】
また、回路導体は、例えばタングステンからなる場合であれば、タングステンのペーストをセラミック基板１となるセラミックグリーンシートの表面やあらかじめ形成しておいた貫通孔の内部等に塗布または充填し、セラミックグリーンシートと同時焼成することによって被着させることができる。また、焼成後のセラミック基板１の上面等に銅を無電解めっき法等の方法で膜状に被着させた後にエッチング加工で所定パターンに成形することによってセラミック表面配線14を形成してもよい。
【００８５】
次に、例えば前述したように、セラミック基板１の上面に、上記の第１樹脂層２となる樹脂材料（ポリイミド樹脂等）の未硬化物を層状に塗布した後に硬化させて第１樹脂層２を形成するとともに、第１樹脂層２の一部を厚み方向に貫通させるように、ＣＯ２レーザやＹＡＧレーザによるレーザ加工，ＲＩＥ（リアクティブ  イオン  エッチング）または溶剤によるエッチング等の孔あけ加工を施して貫通孔を形成する。その後、第１樹脂層２の上面および貫通孔の内部に銅等の金属材料をスパッタリング法や蒸着法，めっき法等の方法で被着または充填する。この場合に、前述したような下地導体層を設けてもよい。これによって、薄膜導体層22および第１貫通導体23をセラミック基板部上に形成する。
【００８６】
この場合、例えば銅を主成分とする第１貫通導体23は、上記貫通孔の内側面にスパッタリング法によってチタン等の薄膜金属層を被着させておき、この薄膜金属層上にめっき法によって銅（第１金属材料）を凹部内と第１副樹脂層21表面に１〜10μｍ程度の厚みに形成することで第１貫通導体23と薄膜導体層22となる。レジストを剥離して、下地導体層をエッチング等で取り除くことで上面に凹部23ａのある第１貫通導体23および薄膜導体層22を形成できる。
【００８７】
また、例えば第１樹脂層２の上面をＲＩＥ等の方法で所定の薄膜導体層22のパターンで凹状に加工しておいて、この凹状の部分に薄膜導体層22となる銅等の金属材料を充填する。これによって、上面に凹部23ａのある第１貫通導体も同時に形成できるので、前述したように第１層間における薄膜導体層22の上面の高さを低く抑えて、第１樹脂層２の上面の高さを薄膜導体層22の上面の高さと同じ位置、またはより低い位置にすることができる。
【００８８】
この、第１樹脂層２がセラミック基板１上に設けられた積層体（積層体１）（符号なし）とは別に、第２樹脂層３上に第３樹脂層４が積層された積層体（積層体２）を作製する
。作製方法は、例えば以下の通りである。
【００８９】
すなわち、ガラス基板等の剛性が比較的高い基板上に第２樹脂層３となるポリイミド樹脂等の樹脂材料（未硬化のもの）を第１樹脂層２と同様の方法で形成するとともに、上記と同様の方法で貫通孔を形成する。次に、その貫通孔内に、スズを含むはんだ等の第２金属材料を充填して加熱することによって、第２貫通導体32を形成することができる。
【００９０】
その後、この第２樹脂層３上に、上記第１樹脂層２（第１貫通導体23および薄膜導体層22を含む）と同様の材料を用い、同様の方法で第３樹脂層４（第３貫通導体43、薄膜導体層42および端子44を含む）を順次形成することによって、上記積層体２を作製することができる。
【００９１】
このように別々に作製した積層体１と積層体２とを、位置合わせを行い第２貫通導体32の第２金属材料をいったん加熱溶融させた後に第１貫通導体23の凹部23ａに接着させ、冷却固化させることによって、高い生産性で回路基板を製作することができる。なお、回路基板は積層体１の上に積層体２を１つ積層させたものだけでなく、２つ以上積層したものであってもよい。
【００９２】
なお、前述したように、第１樹脂層２の上面が第１貫通導体23の上面より上側に位置しているようにするには、例えば次のようにすればよい。
【００９３】
すなわち、貫通孔と導体層に対応する開口を有するレジスト膜を第１副樹脂層21に形成するとともに、このレジスト膜の開口に位置する第１副樹脂層21をエッチングすることによって薄膜導体層22および第１貫通導体23に対応する凹部を形成する。そしてレーザを使い、第１貫通導体23および第１貫通導体23に対応する第１副樹脂層21を除去して穴部を形成する。次に、蒸着法、スパッタリング法およびイオンプレーティング法等から適宜選択した薄膜形成法により、第１貫通導体23と薄膜導体層22となる凹部内に、0.1μｍ〜３μ
ｍ程度の厚みの、クロム（Ｃｒ）−銅（Ｃｕ）合金層から成る下地導体層を形成する。次に、銅が第１副樹脂層21から上面にはみ出さないように上記の穴部内にめっき等で薄膜導体層22を形成する。その後、レジスト膜とレジスト膜の下側の下地導体層を剥離することで、上面に凹部23ａを持つ第１貫通導体23と、上面のみが第１層間において露出するように埋まった構造の薄膜導体層22とを形成できる。
【００９４】
なお、この方法だと、時間のかかる研摩工程を短縮(もしくは省略)しても第１貫通導体23以外の部分は薄膜導体層22部分を含めほぼ平坦に形成することができるようになるため、工数を短縮して端子44の表面の平坦性を向上させることができるようになる。
【００９５】
また、図５は図１に示す回路基板（プローブカード）の第３の変形例を示す断面図であり、図６はその要部（Ｂ部）を拡大して示す断面図である。この例において、第３貫通導体43の下面が凹部43ａを有し、凹部43ａに第２貫通導体32の上端部分が接続している。言い換えれば、第２貫通導体の上端の中央部分が、第３貫通導体43の下端から内部に入り込んで接続している。
【００９６】
第３貫通導体43が、その下面に凹部43ａを有していると、第１貫通導体23と第２貫通導体32との接続部分に凹部23ａがある場合と同様に、第２貫通導体32と第３貫通導体43の接合面積が増加する。また、同様に第２樹脂層３と第３樹脂層４との界面でせん断応力（熱応力）が加わったとしても、そのせん断応力が第２貫通導体32と第３貫通導体43の接続部分に集中することを防ぐことができる。
【００９７】
なお、図５に示す例では、第３樹脂層４が複数の第３副樹脂層41を含んでいる。したが
って、第３貫通導体43のうち、その下端部が第２貫通導体32の上端部に直接に接続されているのは、最下層の第３副樹脂層41に設けられたもののみであり、最下層の第３副樹脂層41を貫通した第３貫通導体43の下面だけに凹部43ａを有している構造である。この場合でも、上記のせん断応力が大きくなりやすい最下層の第３副樹脂層で、そのせん断応力が第２貫通導体32と第３貫通導体43の接続部分に集中することを防ぐことができる。そのため、第２貫通導体32と第３貫通導体43との接続信頼性の向上に対して有効である。
【００９８】
また、このようにすると、時間のかかる研摩等の製造工程を短縮(または省略)しても第１貫通導体23以外の部分は薄膜導体層22部分を含めほぼ平坦に形成することができるようになるため、工数を短縮して端子44の表面の平坦性を向上させることができるようになる。また、層数を１層増やしても納期を最短とすることができるようになる。つまり、回路基板としての生産性および経済性等の向上に関しても有利である。
【００９９】
また、図７に示すように、第２樹脂層と第３樹脂層との間の第２層間において、第３樹脂層の下面が第３貫通導体43の下面の凹部43ａの底面よりも下側に位置していてもよい。図７は、図５の回路基板の要部における他の例を拡大して示す断面図である。図７において図１および図５と同様の部位には同様の符号を付している。
【０１００】
第２層間において第３樹脂層４の下面の高さを第３貫通導体43の凹部43ａの底面よりも下側とするには、例えば、前述した第１の実施形態の変形例（図３を参照）における第１層間の例と同様にすればよい。例えば、薄膜導体層42の厚み方向の全体が第３樹脂層４の下面部分（第３基材層41ａ等）に、薄膜導体層42の下面のみが第２層間において露出するように、埋まった構造とすればよい。
【０１０１】
なお、図６においては、第１層間で第１樹脂層２の表面に薄膜導体層22が形成され、第２層間でも第３樹脂層４の表面に薄膜導体42が形成された例が示されており、図７においては、第１層間で第１樹脂層２に埋め込まれて薄膜導体層22が形成され、第２層間でも第３樹脂層４に埋め込まれて薄膜導体42が形成された例が示されている。それに加え、第１層間では第１樹脂層２の表面に薄膜導体層22が形成され、第２層間では第３樹脂層４に埋め込まれて薄膜導体42が形成されていてもよいし、第１層間では第１樹脂層に薄膜導体層22が埋め込まれて形成され、第２層間では第３樹脂層４の表面に薄膜導体42が形成されていてもよい。つまり、セラミック基板１上に導体部22・23を含めた第１樹脂層２を形成するのにかかる期間と、導体部42・43を含めた第３樹脂層４を形成するのにかかる期間を参酌し、最も納期が短くなるように各々の構造を決めればよい。
【０１０２】
また、図５においては、全ての第１貫通導体23の上面が凹部23ａを有し、その凹部23ａに第２貫通導体32の一端（下端）がそれぞれ接続され、第２貫通導体32の他端（上端）が第３貫通導体43下面の凹部43ａまたは平坦な薄膜導体層42に接続されている構造の例を示しているが、この構造に限らず、他の構造でもよい。例えば、第１貫通導体23の上面の凹部23aおよび第３貫通導体43の下面の凹部43ａの少なくとも一方に、第２貫通導体32の一
端および他端の少なくとも一方が接続した構造が含まれていればよい。
【０１０３】
また、図８は図１に示す回路基板（プローブカード）の第４の変形例を示す断面図であり、図９はその要部（Ｃ部）を拡大して示す概略図であって、図９（ａ）は斜視図であり、図９（ｂ）は図９（ａ）の平面図である。この例において、平面視における外周領域に位置する第１貫通導体23と第２貫通導体32との接続部は、薄膜導体層22を挟んで外部第１貫通導体23bと外部第２貫通導体32aとが接続され、外部第１貫通導体23bおよび外部第２
貫通導体32aの少なくとも一方が複数であるものを含んでいる。言い換えれば、外周部に
位置する第１貫通導体23の少なくとも一部は複数個で構成されている外部第１貫通導体23bであり、外周部に位置する第２貫通導体32の少なくとも一部は複数個で構成されている
外部第２貫通導体32aである。そして、外部第１貫通導体23bと外部第２貫通導体32aとは
薄膜導体層22を介して接続されており、第１貫通導体23（外部第１貫通導体23b）の凹部
に第２貫通導体32（外部第２貫通導体32a）の下端部分が接続していない。
【０１０４】
ここで、平面視における外周領域とは、回路基板の外周部分であって、回路基板を平面視した時の平面視形状の中心から外縁までの長さの１／４の幅の部分である。具体的には、回路基板の平面視の形状が直径２００ｍｍの円形である場合には、中心の直径１００ｍｍの領域が内側領域で、それを囲む幅５０ｍｍの円環状の部分が外周領域である。あるいは、回路基板の平面視の形状が２００ｍｍ角の正方形である場合には、中心の１００ｍｍ角の領域が内側領域で、それを囲む幅５０ｍｍの枠状の部分が外周領域である。
【０１０５】
平面視における内側領域においては、狭ピッチの半導体素子の端子とプローブピン５を介して電気的に接続させるために配線間隔が小さいのに対して、テスター装置と接続するための配線が設けられる外部領域においては、配線間隔は比較的大きい。そのため、薄膜多層部とセラミック基板部との接合時に、はんだ等からなる第２貫通導体32の一部が溶融した際に、その溶融物がセラミック基板１の表面に沿って広がって短絡する虞は低くなる。一方で、薄膜多層部とセラミック基板１との間の熱応力によって、第１貫通導体23と第２貫通導体32との間の接続部において断線してしまう可能性が高い。本例においては、この外周領域においては、第１貫通導体23は複数個で構成されている外部第１貫通導体23b
であり、第２貫通導体32は複数個で構成されている外部第２貫通導体32aであるので、接
続強度が高められており、この接続部における破断の可能性が低減される。
【０１０６】
外周領域に配置されている全ての第１貫通導体23および第２貫通導体32が、複数個からなる外部第１貫通導体23bおよび外部第２貫通導体32aでなくてもよい。外周領域のうち、より外縁に近いものだけであってもよいし、回路基板の平面視形状が矩形状である場合には、角部の近傍に位置するものだけであってもよい。
【０１０７】
図９に示す例においては、外部第１貫通導体23bおよび外部第２貫通導体32aは、それぞれ２つずつであるが、いずれも３つ以上であってもよい。また、一方は１つで他方は複数あるいは両方とも複数で互いに数が異なっていてもよい。
【０１０８】
また、図９に示す例においては、外部第１貫通導体23bと外部第２貫通導体32aとは、平面視で互いに重ならないように配置されている。上記のように外部第１貫通導体23bの上
面の凹部によって溶融物の広がりを抑える必要性が小さいので、重ならなくても構わない。外部第１貫通導体23bと外部第２貫通導体32aとを、平面視で互いに重なるように配置することもできる。
【０１０９】
はんだ等からなる第２貫通導体32は、薄膜法やめっき法で形成された第１貫通導体23に比べると薄膜導体層22との接合強度が小さい。そのため、薄膜多層部とセラミック基板１との間の熱応力によって、外部第２貫通導体32aと外部第１貫通導体23bとの接続部において、外部第２貫通導体32aと薄膜導体層22との接合部が先に断線して回路基板の信頼性が
低下することがある。それを防ぐために、外部第１貫通導体23bと薄膜導体層22との接合
面積より外部第２貫通導体32aと薄膜導体層22との接合面積を大きくすることができる。
外部第１貫通導体23bと外部第２貫通導体32aが同数である場合には、外部第１貫通導体23bの直径より外部第２貫通導体32aの直径を大きくすることができる。例えば、外部第１貫通導体23bの直径が50μｍであれば、外部第２貫通導体32aを２〜３倍の直径の100〜150μｍとする。このような場合には断線の発生を抑えるとともに、接合部の面積が不要に広くなることで設計の自由度が低下することがない。また、外部第１貫通導体23bの直径と外
部第２貫通導体32aの直径が同じである場合には、外部第１貫通導体23bの数より外部第２貫通導体32aの数を大きくすることができる。例えば、外部第１貫通導体23bの数の２〜３
倍の数の外部第２貫通導体32aとする。この場合も、断線の発生を抑えるとともに、接合
部の面積が不要に広くなることで設計の自由度が低下することがない。
【０１１０】
なお、外部第１貫通導体23bが複数である場合、あるいは外部第２貫通導体32aに対して小さい形にした場合には、両者を重ねて接続すると、外部第１貫通導体23bの凹部は小さ
いものとなるので、凹部内に外部第２貫通導体32aのはんだが流れ込まずに空間が残って
接合強度が低下したり配線抵抗が高くなったりする場合があるので、図９に示す例のように外部第１貫通導体23bと外部第２貫通導体32aとは重ならないように配置するのがよい。また、外部第１貫通導体23bと外部第２貫通導体32aとは重なる必要がないので、外部第１貫通導体23bは上面に凹部を有していなくてもよい。
【０１１１】
図９に示す例においては、外部第２貫通導体32aと第１貫通導体23bは、矩形の薄膜導体層22の異なる対角線上に２つの外部第２貫通導体32aおよび２つの第１貫通導体23bがそれぞれ配置されているが、これに限られるものではない。例えば、矩形の相対する辺に沿って同じもの同士が配列されていても構わないし、矩形の長辺に平行に直線状に両者が配置されていても構わない。
【０１１２】
また、１つの接続部における複数の外部第２貫通導体32aの互いの位置関係は、回路基
板の中心から同じ距離であると、複数の外部第２貫通導体32aには同じ応力が加わるよう
になるので断線し難くなる。図９に示す例では、回路基板の平面視における中心を中心とする仮想の円周Ｃ上に、２つの外部第２貫通導体32aが配置されている。
【０１１３】
図９に示す例では、外周領域に位置する第１貫通導体23（外部第１貫通導体23b）と第
２貫通導体32と（外部第２貫通導体32a）との接続部における薄膜導体層22の平面視の形
状は矩形であるが、これに限らず、配線パターンにより円形や多角形等どのような形状であってもよい。
【符号の説明】
【０１１４】
１・・・・・セラミック基板
11・・・・・セラミック絶縁層
12・・・・・セラミック配線導体層
13・・・・・セラミック貫通導体
14・・・・・セラミック表面配線
２・・・・・第１樹脂層
21・・・・・第１副樹脂層
21ｃ・・・・・段差部
22・・・・・薄膜導体層（導体部）
23・・・・・第１貫通導体（導体部）
23ａ・・・・・凹部
23ｂ・・・・・外部第１貫通導体
３・・・・・第２樹脂層
31・・・・・第２副樹脂層
31ａ・・・・・第２基材層
31ｂ・・・・・第２接着層
32・・・・・第２貫通導体（導体部）
32ａ・・・・・外部第２貫通導体
４・・・・・第３樹脂層
41・・・・・第３副樹脂層
41ａ・・・・・第３基材層（第３副樹脂層）
41ｂ・・・・・第３接着層（第３副樹脂層）
42・・・・・薄膜導体層（導体部）
43・・・・・貫通導体（第３貫通導体、導体部）
43ａ・・・・凹部
44・・・・・端子（導体部）
５・・・・・プローブピン
６・・・・・電子部品
【図１】
2017175111.tif 000003
【図２】
2017175111.tif 000004
【図３】
2017175111.tif 000005
【図４】
2017175111.tif 000006
【図５】
2017175111.tif 000007
【図６】
2017175111.tif 000008
【図７】
2017175111.tif 000009
【図８】
2017175111.tif 000010
【図９】
2017175111.tif 000011