(57)【要約】      （修正有）【課題】異なる電源仕様を持つ複数種類のシステムボードに接続可能で、接続されたシステムボードに適切な仕様で複数の電源を供給することができる、共通の電源ボードを提供することにより、電源設計コスト及び電源回路の実装コストの上昇を抑える。【解決手段】複数の電源を供給可能な電源回路２０Ｘ、２０Ｙ、２０Ｚを有する電源ボード２であって、複数種類のシステムボードを接続可能な電源供給端子２１Ｘ、２１Ｙ、２１Ｚと電源仕様設定端子２２Ｘ、２２Ｙ、２２Ｚとを備える。接続されるシステムボード１Ａに対して電源供給端子から供給される電源の仕様が、電源仕様設定端子に接続される電源仕様設定回路６によって規定される。【選択図】図１
2017049743.tif 000002
【特許請求の範囲】
【請求項１】
複数の電源を供給可能な電源回路を有する電源ボードであって、
複数種類のシステムボードを接続可能な電源供給端子と電源仕様設定端子とを備え、
前記複数種類のシステムボードのうち前記電源ボードに接続されるシステムボードに対して、前記電源供給端子から供給される電源の仕様が、前記電源仕様設定端子に接続される電源仕様設定回路によって規定される、
電源ボード。
【請求項２】
請求項１において、前記電源仕様設定端子に接続される前記電源仕様設定回路によって、前記電源供給端子から、接続される前記システムボードに供給される前記複数の電源の電圧が規定される、
電源ボード。
【請求項３】
請求項２において、前記電源供給端子から供給される前記複数の電源の電圧は、前記電源仕様設定端子に接続される抵抗の抵抗値によって規定され、前記抵抗は抵抗値が調整可能な可変抵抗器と、抵抗値が固定されている固定抵抗器とを直列接続して構成される、
電源ボード。
【請求項４】
請求項１において、前記電源仕様設定端子に接続される前記電源仕様設定回路によって、前記電源供給端子から、接続される前記システムボードに供給される前記複数の電源の起動シーケンスが規定される、
電源ボード。
【請求項５】
請求項１において、前記電源仕様設定端子に接続される前記電源仕様設定回路によって、前記電源供給端子から、接続される前記システムボードに供給される前記複数の電源の電圧及び起動シーケンスが規定される、
電源ボード。
【請求項６】
請求項５において、前記電源回路は、前記複数の電源に対応する複数の電源ＩＣとシーケンス制御回路とを備え、
前記複数の電源ＩＣはそれぞれが供給する電源の電圧を調整可能な前記電源仕様設定端子の一部である第１の端子に接続され、
前記複数の電源ＩＣはそれぞれ電源の供給を許可するイネーブル端子を有し、前記イネーブル端子は前記電源仕様設定端子の他の一部である第２の端子に接続され、
前記シーケンス制御回路は、前記複数の電源ＩＣの起動シーケンスを制御するための複数のイネーブル信号を出力し、前記複数のイネーブル信号は前記電源仕様設定端子のさらに他の一部である第３の端子に接続され、
前記シーケンス制御回路は、前記電源仕様設定端子のさらに他の一部である第４の端子に接続され、
前記電源仕様設定回路は、
前記第１の端子に接続されることによって、前記複数の電源ＩＣはそれぞれが供給する電源の電圧を調整する電圧調整回路と、
前記第４の端子に接続されることによって、前記シーケンス制御回路から出力される前記複数のイネーブル信号をアサートしまたはネゲートする順序を規定する、起動調整回路と、
前記第３の端子と前記第２の端子との間を接続する、イネーブル信号接続回路とを備える、
電源ボード。
【請求項７】
請求項１において、前記電源供給端子はコネクタであり、前記複数種類のシステムボードに設けられた対応するコネクタと向かい合って互いに接続可能な位置に配置される、
電源ボード。
【請求項８】
請求項７において、前記電源仕様設定回路は、前記複数種類のシステムボード上にそれぞれ設けられ、
前記電源仕様設定端子はコネクタであり、前記システムボード上に設けられた電源仕様設定回路の対応するコネクタと向かい合って互いに接続可能な位置に配置される、
電源ボード。
【請求項９】
請求項７において、前記電源仕様設定回路は、前記複数種類のシステムボードにそれぞれ対応する複数の電源仕様設定ボード上にそれぞれ設けられ、
前記電源仕様設定端子はコネクタであり、前記電源仕様設定ボードに設けられた電源仕様設定回路の対応するコネクタと向かい合って互いに接続可能な位置に配置される、
電源ボード。
【請求項１０】
請求項１において、前記複数の電源のうちの少なくとも１個の電源に対応する電源供給端子は、複数のコネクタであり、前記電源ボード上に分散して配置される、
電源ボード。
【請求項１１】
複数種類のシステムボードと、前記システムボードに複数の電源を供給可能な電源回路を有する電源ボードを含むシステムであって、
前記電源ボードは、前記複数種類のシステムボードに接続可能な電源供給端子と電源仕様設定端子とを備え、前記複数種類のシステムボードのうち前記電源ボードに接続されるシステムボードに対して、前記電源供給端子から供給される電源の仕様が、前記電源仕様設定端子に接続される電源仕様設定回路によって規定される、
システム。
【請求項１２】
請求項１１において、前記電源仕様設定端子に接続される前記電源仕様設定回路によって、前記電源供給端子から、接続される前記システムボードに供給される前記複数の電源の電圧が規定される、
システム。
【請求項１３】
請求項１２において、前記電源供給端子から供給される前記複数の電源の電圧は、前記電源仕様設定端子に接続される抵抗の抵抗値によって規定され、前記抵抗は抵抗値が調整可能な可変抵抗器と、抵抗値が固定されている固定抵抗器とを直列接続して構成される、
システム。
【請求項１４】
請求項１１において、前記電源仕様設定端子に接続される前記電源仕様設定回路によって、前記電源供給端子から、接続される前記システムボードに供給される前記複数の電源の起動シーケンスが規定される、
システム。
【請求項１５】
請求項１１において、前記電源仕様設定端子に接続される前記電源仕様設定回路によって、前記電源供給端子から、接続される前記システムボードに供給される前記複数の電源の電圧及び起動シーケンスが規定される、
システム。
【請求項１６】
請求項１５において、前記電源回路は、前記複数の電源に対応する複数の電源ＩＣとシーケンス制御回路とを備え、
前記複数の電源ＩＣはそれぞれが供給する電源の電圧を調整可能な前記電源仕様設定端子の一部である第１の端子に接続され、
前記複数の電源ＩＣはそれぞれ電源の供給を許可するイネーブル端子を有し、前記イネーブル端子は前記電源仕様設定端子の他の一部である第２の端子に接続され、
前記シーケンス制御回路は、前記複数の電源ＩＣの起動シーケンスを制御するための複数のイネーブル信号を出力し、前記複数のイネーブル信号は前記電源仕様設定端子のさらに他の一部である第３の端子に接続され、
前記シーケンス制御回路は、前記電源仕様設定端子のさらに他の一部である第４の端子に接続され、
前記電源仕様設定回路は、
前記第１の端子に接続されることによって、前記複数の電源ＩＣはそれぞれが供給する電源の電圧を調整する電圧調整回路と、
前記第４の端子に接続されることによって、前記シーケンス制御回路から出力される前記複数のイネーブル信号をアサートしまたはネゲートする順序を規定する、起動調整回路と、
前記第３の端子と前記第２の端子との間を接続する、イネーブル信号接続回路とを備える、
システム。
【請求項１７】
請求項１１において、前記電源ボードの前記電源供給端子はコネクタであり、
前記複数種類のシステムボードのそれぞれにおいて、前記電源供給端子に対応するコネクタは、前記電源ボード上の対応するコネクタと互いに向かい合う位置に設けられる、
システム。
【請求項１８】
請求項１７において、前記電源仕様設定回路は、前記複数種類のシステムボード上にそれぞれ設けられ、
前記電源仕様設定端子はコネクタであり、
前記複数種類のシステムボードのそれぞれにおいて、前記電源仕様設定端子に対応するコネクタは、前記電源ボード上の対応するコネクタと互いに向かい合う位置に設けられる、
システム。
【請求項１９】
請求項１７において、前記システムは、前記複数種類のシステムボードに対応する複数の電源仕様設定ボードを備え、
前記電源仕様設定回路は、前記複数種類のシステムボードにそれぞれ対応する電源仕様設定ボード上に設けられ、
前記電源仕様設定端子はコネクタであり、
前記電源ボード上の前記電源仕様設定端子に対応するコネクタは、前記電源仕様設定ボード上の対応するコネクタと互いに向かい合う位置に設けられる、
システム。
【請求項２０】
請求項１１において、前記複数種類のシステムボードは、それぞれフィールドプログラマブルゲートアレイを有し、前記複数の電源は、前記フィールドプログラマブルゲートアレイのコア電圧とＩ／Ｏ電圧とを含む、
システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源ボード及びシステムに関し、特に、互いに電源仕様の異なる複数種類のＦＰＧＡ搭載ボードに共通の電源ボード及びそれらのボードによって構成されるシステムに好適に利用できるものである。
【背景技術】
【０００２】
ＦＰＧＡ（Field Programmable Gate-Array）は、プロトタイプシステムを構成する上で、極めて重要な部品である。ＦＰＧＡには種々の電源を供給する必要があり、ＦＰＧＡを搭載するボードにはそれらの種々の電源を供給するための電源回路が実装される。
【０００３】
一方、特許文献１には、ボード上の負荷回路に複数種の電源電圧を供給するために、１つの入力電圧源から複数の出力電圧を生成するＤＣ／ＤＣコンバータを負荷回路搭載ボードとは別のボード上に形成し、マザーボードなどを経由して負荷回路搭載ボードに電源を供給する電子機器が開示されている。例えばオンボード型演算処理装置等の電子機器において、回路基板となるボード上に多数の信号処理用デジタル・シグナル・プロセッサ（ＤＳＰ：Digital Signal Processor）が搭載されるが、個々のＤＳＰは必要とする電源電圧仕様が異なる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−６０８８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１について本発明者が検討した結果、以下のような新たな課題があることがわかった。
【０００６】
プロトタイプシステムを構成するためのＦＰＧＡ搭載ボードについては、多くのバリエーションが準備されることが多い。ＦＰＧＡには、コア電源、Ｉ／Ｏ電源、補助電源など、複数の電源を供給する必要があり、それらの電源の電圧、電流容量、投入順序、遮断順序などが、仕様として規定されている。これにともなって、ＦＰＧＡが搭載されるボードは、搭載されるＦＰＧＡによって、多様な電源仕様を求められることとなる。したがって、多くのバリエーションをもつＦＰＧＡ搭載ボードには、それぞれ個別に異なる電源仕様が求められることになる。
【０００７】
このようなＦＰＧＡ搭載ボード上に電源回路を実装するときには、それぞれのＦＰＧＡ搭載ボードにおいて、電源回路をそれぞれ個別に設計する必要がある。このため、電源回路の設計コストが大きいという課題がある。これは、特許文献１に記載されるように、電源回路を別のボードに分離した場合であっても同様に、分離された電源ボードにおいて、それぞれに対応するＦＰＧＡ搭載ボードに合せて、それぞれ個別に電源回路を設計し、それぞれ個別に実装する必要がある。そのために、電源設計コスト及び電源回路の実装コストが個別に必要となる。
【０００８】
このような課題は、ＦＰＧＡ搭載ボードに限らず、異なる電源仕様を持つ複数種類のシステムボードに共通に存在する課題である。
【０００９】
このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態によれば、下記の通りである。
【００１１】
すなわち、複数の電源を供給可能な電源回路を有する電源ボードであって、複数種類のシステムボードを接続可能な電源供給端子と電源仕様設定端子とを備え、接続されるシステムボードに対して電源供給端子から供給される電源の仕様が、電源仕様設定端子に接続される電源仕様設定回路によって規定される。
【発明の効果】
【００１２】
前記一実施の形態によって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、異なる電源仕様を持つ複数種類のシステムボードに、適切な仕様で複数の電源を供給することができる、共通の電源ボードを提供することができ、電源設計コスト及び電源回路の実装コストの上昇を抑えることができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、システムボード、電源ボード及び電源仕様設定回路による統合システムの構成例を模式的に示すブロック図である。
【図２】図２は、電源ボードに電源ＩＣ（Integrated Circuit）が搭載される場合の、電源仕様設定回路（供給電圧調整ボード）の構成例を模式的に示す回路図である。
【図３】図３は、電源ボードに電源順序調整ＩＣが搭載される場合の、電源仕様設定回路（電源起動調整ボード）の構成例を模式的に示す回路図である。
【図４】図４は、システムボード、電源ボード及び供給電圧調整ボードによる統合システムの構成例を模式的に示すブロック図である。
【図５】図５は、供給電圧調整回路が搭載されたシステムボード及び電源ボードによる統合システムの構成例を模式的に示すブロック図である。
【図６】図６は、システムボード、電源ボード及び電源起動調整ボードによる統合システムの構成例を模式的に示すブロック図である。
【図７】図７は、電源起動調整回路が搭載されたシステムボード及び電源ボードによる統合システムの構成例を模式的に示すブロック図である。
【図８】図８は、システムボード、電源ボード、及び、供給電圧調整回路と電源起動調整回路とが搭載された電源仕様設定ボードによる統合システムの構成例を模式的に示すブロック図である。
【図９】図９は、供給電圧調整回路と電源起動調整回路とが搭載されたシステムボード及び電源ボードによる統合システムの構成例を模式的に示すブロック図である。
【図１０】図１０は、システムボード、電源ボード及び供給電圧調整ボードによる統合システムにおける電源コネクタ等と電源配線の一例を模式的に示す説明図である。
【図１１】図１１は、システムボード、電源ボード及び供給電圧調整ボードによる統合システムにおける電源コネクタ等と電源配線の別の例を模式的に示す説明図である。
【発明を実施するための形態】
【００１５】
実施の形態について詳述する。なお、発明を実施するための形態を説明するための全図において、同一の機能を有する要素には同一の符号を付して、その繰り返しの説明を省略する。
【００１６】
〔実施形態１〕
図１は、本実施形態１に係る統合システム１０００全体の構成例を模式的に示すブロック図である。統合システム１０００は、システムボード１Ａ、電源ボード２及び電源仕様設定回路６を含んで構成される。
【００１７】
システムボード１Ａは、複数種類のシステムボードのうちの１種であり、複数の電源領域（Power Area B, C, D）１０Ｂ，１０Ｃ，１０Ｄを含むシステム１００Ａが搭載されている。システムボード１Ａは、電源領域１０Ｂ，１０Ｃ，１０Ｄにそれぞれ電源を供給するための電源端子１１Ｂ，１１Ｃ，１１Ｄを備える。システム１００Ａは、特に制限されないが、例えばＦＰＧＡであって、複数の電源領域１０Ｂ，１０Ｃ，１０Ｄは、例えばコア電源が供給されて動作する内部回路領域、Ｉ／Ｏ電源が供給されて動作するインターフェース回路領域、アナログ電源が供給されるアナログ回路領域である。システム１００Ａは、ＦＰＧＡである必要はなく、他のシステムＬＳＩ（Large Scale Integrated circuit）であってもよいし、半導体モジュールやディスクリート部品によるシステムであって、各種の電源領域１０Ｂ，１０Ｃ，１０Ｄを有していてもよい。このとき、ＦＰＧＡ等のＬＳＩ、半導体モジュール及びディスクリート部品による回路が混在していても良い。
【００１８】
電源ボード２は電源回路２０を有し、電源端子１１Ｂ，１１Ｃ，１１Ｄに対応する電源供給端子２１Ｘ，２１Ｙ，２１Ｚを備える。電源回路２０は、例えば、システム１００Ａの電源領域１０Ｂ，１０Ｃ，１０Ｄにそれぞれ電源を供給するための電源ＩＣ（Power IC）２０Ｘ，２０Ｙ，２０Ｚを含んで構成される。電源ＩＣ（２０Ｘ，２０Ｙ，２０Ｚ）は、特に制限されないが、例えば、共通に供給される電源ＶＣＣから所定の電圧の電源を発生させて出力する、ＤＣ−ＤＣコンバータＩＣであり、または、電源ＶＣＣを降圧して安定化させるシリーズレギュレータＩＣである。
【００１９】
電源ボード２は、電源仕様設定回路６が接続される電源仕様設定端子２２Ｘ，２２Ｙ，２２Ｚをさらに備える。電源仕様設定回路６には、電源仕様設定端子２２Ｘ，２２Ｙ，２２Ｚに接続され、電源回路２０が生成する複数の電源の仕様を規定するための回路が搭載されている。ここで、電源の仕様には、電圧や電流の他、起動シーケンス、遮断シーケンス、安定度、ノイズレベルなどが含まれ得る。詳細については後述するが、例えば、電源仕様設定回路６によって規定される電源仕様が電圧の場合、電源仕様設定回路６には電圧調整回路３１Ａまたは３１Ｋ（不図示）が含まれ、電源仕様設定回路６によって規定される電源仕様が起動シーケンスの場合、電源仕様設定回路６には起動調整回路４２Ａまたは４２Ｋ及びイネーブル信号接続回路４１Ａまたは４１Ｋ（不図示）が含まれる。また、電源電圧と起動シーケンスの両方を規定するために、電源仕様設定回路６は、電圧調整回路３１Ａまたは３１Ｋ（不図示）、起動調整回路４２Ａまたは４２Ｋ（不図示）及びイネーブル信号接続回路４１Ａまたは４１Ｋ（不図示）を含んでもよい。一方、電源仕様設定回路６は、他の電源仕様を規定・調整するための、他の回路であってもよい。
【００２０】
これにより、異なる電源仕様を持つ複数種類のシステムボードと、接続されるシステムボード（１Ａ他）に適切な仕様で複数の電源を供給することができる、共通の電源ボード２を提供することができ、電源設計コスト及び電源回路の実装コストの上昇を抑えることができる。システムボード１Ａで使用される電源の仕様が、電源ボード２に接続される電源仕様設定回路６によって規定されている。
【００２１】
さらに具体的な実施の形態について説明する。
【００２２】
図２は、電源ボード２に電源ＩＣが搭載される場合の、電源仕様設定回路の構成例を模式的に示す回路図である。電源ＩＣは、供給すべき電源の数に応じて複数個実装されてよいが、図２には、代表してそのうちの１個のみを示す。電源ＩＣ（２０Ｘ）は、上述のように、例えばＤＣ−ＤＣコンバータＩＣであり、供給される電源ＶＣＣから所定の電圧の電源を発生させて、電源供給端子２１Ｘに出力する。電源ＩＣ（２０Ｘ）は、出力電圧を調整するための端子を有しており、電源ボード２の電源仕様設定端子の一種である電源電圧設定端子２２Ｘと、電源仕様設定回路６の対応する電源電圧設定端子３２Ｘとを介して、出力電圧設定用抵抗３０Ｂに接続される。出力電圧設定用抵抗３０Ｂは、上述の電源仕様設定回路６の一部である。
【００２３】
電源仕様設定回路６は、後述の供給電圧調整ボード３Ａに実装され、或いは、別のシステムボード１Ｋに対応する供給電圧調整ボード３Ｋに実装されてもよいし、或いは、システムボード自体に実装されても良い。供給電圧調整ボード３Ａに実装され、システムボード（１Ａ他）ごとに適切な電源仕様設定回路６を対応付け、接続するシステムボード（１Ａ他）を交換するときに、合せて電源仕様設定回路６を対応するものに交換することにより、交換に伴う電源仕様回路の再調整を不要とすることができる。一方、電源仕様設定回路６を、供給電圧調整ボードではなく、対応するシステムボードに実装することにより、交換に伴う取り違えのリスクをなくすことができる。これらの実施形態については、後段で詳述する。
【００２４】
出力電圧設定用抵抗３０Ｂは、抵抗値が調整可能な可変抵抗器Ｒａｄｊと、抵抗値が固定されている固定抵抗器Ｒｆｉｘとを直列接続して構成されると好適である。
【００２５】
これにより、システムボード（１Ａ他）で使用される電源の電圧の調整可能な範囲が適切に設定され、システムボード（１Ａ他）に例えば定格を超えるような不適切な電源電圧が誤って供給されるようなリスクが低減される。例えば固定抵抗器Ｒｆｉｘの抵抗値によって供給される電源の最低電圧が規定され、固定抵抗器Ｒｆｉｘと可変抵抗器Ｒａｄｊの抵抗値の最大値との合成抵抗によって最高電圧が規定される。最高電圧と最低電圧を定格の範囲内に設定することにより、システムボードに定格外の電源電圧が印加されるリスクを低減することができる。また、可変抵抗Ｒａｄｊによる調整の感度が低く抑えられ、電源電圧を精密に調整することができる。可変抵抗Ｒａｄｊが可変範囲の最小値から最大値まで変化させるのに、複数ターンを要する部品であるとすると、固定抵抗器Ｒｆｉｘを直列接続することによって、１ターン当たりの電源電圧調整幅が小さくなる。
【００２６】
図３は、電源ボード２に電源順序調整ＩＣ（Power Sequence Controller）２００が搭載される場合の、電源仕様設定回路６の構成例を模式的に示す回路図である。電源ボード２には、３個の電源ＩＣ（２０Ｘ，２０Ｙ，２０Ｚ）と、それらの起動シーケンス及び遮断シーケンスを規定する、シーケンス制御回路（電源順序調整ＩＣ）２００とが搭載されている。電源仕様設定回路６は、起動調整回路４２Ａ及びイネーブル信号接続回路４１Ａを含む。
【００２７】
３個の電源ＩＣ（２０Ｘ，２０Ｙ，２０Ｚ）は電源供給を出力するか、停止するかを制御するイネーブル（Enable）端子を備えている。このイネーブル端子に入力されるイネーブル信号をアサートすると電源供給が出力され、ネゲートすると停止される。アサートする順序で起動シーケンスを規定し、ネゲートする順序で遮断シーケンスを規定することができる。電源順序調整ＩＣ２００は、設定されたタイミングで順次、出力信号のアサート／ネゲートを行う回路素子である。電源順序調整ＩＣ２００の複数の出力信号（図３では３本）の間のアサート／ネゲートタイミングを規定するのが、起動調整回路４２Ａである。３本の出力の間のアサートタイミングを、基準となる１本の出力からの遅延時間で規定する。遅延時間の規定・調整回路や規定・調整方法は、電源順序調整ＩＣ２００の仕様に依存するが、例えば外付けされる抵抗ＲｖとＲｗで規定することができる。起動調整回路４２Ａは、図に例示されるように、２本の抵抗ＲｖとＲｗによって、電源順序調整ＩＣ２００の３本の出力信号のアサート／ネゲートタイミングを規定する。イネーブル信号接続回路４１Ａは、電源順序調整ＩＣ２００の３本の出力信号と、３個の電源ＩＣ（２０Ｘ，２０Ｙ，２０Ｚ）のイネーブル端子の間の接続関係を規定する配線である。必要に応じてバッファを挿入しても良いが、バッファによる遅延を考慮する必要がないので、配線のみで構成されるのが望ましい。
【００２８】
電源ボード２の電源仕様設定端子２３Ｘ，２３Ｙ，２３Ｚ，２４Ｓ，２４Ｔ，２４Ｕ，２５Ｖ，２５Ｗは、全てコネクタとして実装されるとよい。個別のコネクタであっても良いし、複数ピンのコネクタの各ピンに割り当てても良い。起動調整回路４２Ａ及びイネーブル信号接続回路４１Ａを外付けして着脱が可能となり、交換が容易になるためである。電源ボード２の電源仕様設定端子には、タイミング設定２５Ｖ，２５Ｗと、イネーブル信号出力コネクタ２４Ｓ，２４Ｔ，２４Ｕと、イネーブル信号入力コネクタ２３Ｘ，２３Ｙ，２３Ｚとが含まれる。電源仕様設定端子のうちのタイミング設定２５Ｖ，２５Ｗは、電源仕様設定回路６側のタイミング設定コネクタ４５Ｈ，４５Ｉを介して、起動調整回路４２Ａに接続される。電源順序調整ＩＣ２００の３本の出力信号は、イネーブル信号出力コネクタ２４Ｓ，２４Ｔ，２４Ｕと電源仕様設定回路６側のイネーブル信号入力コネクタ４４Ｅ，４４Ｆ，４４Ｇを介してイネーブル信号接続回路４１Ａに入力される。さらに、電源仕様設定回路６側のイネーブル信号出力コネクタ４３Ｂ，４３Ｃ，４３Ｄと、電源ボード２側のイネーブル信号入力コネクタ２３Ｘ，２３Ｙ，２３Ｚを介して、３個の電源ＩＣ（２０Ｘ，２０Ｙ，２０Ｚ）のイネーブル端子に入力される。
【００２９】
これにより、システムボードで使用される電源の起動シーケンス及び／又は遮断シーケンスが、電源ボードに接続される電源仕様設定回路の一種である起動調整回路４２Ａ，４２Ｋ及びイネーブル信号接続回路４１Ａ，４１Ｋによって規定される。
【００３０】
電源仕様設定回路６は、後述の電源起動調整ボード４Ａに実装され、或いは、別のシステムボードに対応する電源起動調整ボード４Ｋに実装されてもよいし、或いは、システムボードに実装されても良い。電源起動調整ボード４Ａに実装され、システムボード（１Ａ他）ごとに適切な電源仕様設定回路６を対応付け、接続するシステムボード（１Ａ他）を交換するときに、合せて電源仕様設定回路６を対応するものに交換することにより、交換に伴う起動シーケンスの再調整を不要とすることができる。一方、電源仕様設定回路６を、電源起動調整ボードではなく、対応するシステムボードに実装することにより、交換に伴う取り違えのリスクをなくすことができる。これらの実施形態については、後段で詳述する。
【００３１】
〔実施形態２〕
図４は、システムボード１Ａ，１Ｋ、電源ボード２及び供給電圧調整ボード３Ａ，３Ｋによる統合システム１０００の構成例を模式的に示すブロック図である。電源ボード２は、複数種類のシステムボード１Ａ，１Ｋ，…に共通に電源を供給可能な電源ボードであり、供給電圧調整ボード３Ａ，３Ｋ，…のうち、接続されるシステムボードに対応する供給電圧調整ボードが選択されて接続される。図４には、システムボード１Ａ，１Ｋと、それぞれに対応する２個の供給電圧調整ボード３Ａ，３Ｋとが例示されているが、電源ボード２を接続することができるシステムボードは２種類に限られない。また、１種類のシステムボードに対応する複数種類の供給電圧調整ボードが準備されても良い。複数の電源電圧条件下でのプロトタイプ試験を行なうことができる。
【００３２】
システムボード１Ａにはシステム１００Ａが搭載され、システムボード１Ｋにはシステム１００Ｋが搭載されている。システム１００Ａ，１００Ｋは、例えばＦＰＧＡであり、或いは、他のシステムＬＳＩ（Large Scale Integrated circuit）であってもよいし、半導体モジュールやディスクリート部品によるシステムであってもよい。システム１００Ａとシステム１００Ｋとは、互いに異なる供給電圧仕様をもつシステムである。
【００３３】
システムボード１Ａには、システム１００ＡとしてのＦＰＧＡ１００Ａと、コネクタ１１Ｂ，１１Ｃおよび１１Ｄが搭載されている。ＦＰＧＡ１００Ａは稼動のため電圧Ｂ，電圧Ｃおよび電圧Ｄが必要であり、これらの電圧は各々コネクタ１１Ｂ，１１Ｃおよび１１Ｄより供給される。電圧Ｂ，電圧Ｃおよび電圧Ｄは、例えば、それぞれ０．９Ｖ、１．０Ｖおよび２．５Ｖである。
【００３４】
システムボード１Ｋには、システム１００ＫとしてのＦＰＧＡ１００Ｋと、コネクタ１１Ｋ，１１Ｍおよび１１Ｎが搭載されている。ＦＰＧＡ１００Ｋは稼動のため電圧Ｌ，電圧Ｍおよび電圧Ｎが必要であり、これらの電圧は各々コネクタ１１Ｌ，１１Ｍおよび１１Ｎより供給される。電圧Ｌ，電圧Ｍおよび電圧Ｎは、例えば、それぞれ１．０Ｖ、１．８Ｖおよび１．２Ｖである。
【００３５】
電源ボード２には、外部抵抗値により供給電圧を調整可能な電源ＩＣ２０Ｘ，２０Ｙおよび２０Ｚと、コネクタ２１Ｘ，２１Ｙおよび２１Ｚと、コネクタ２２Ｘ，２２Ｙおよび２２Ｚとが搭載されている。各電源ＩＣ２０Ｘ，２０Ｙおよび２０Ｚにより出力された電圧は各々コネクタ２１Ｘ，２１Ｙおよび２１Ｚによりシステムボード１Ａもしくはシステムボード１Ｋに供給される。また電源ＩＣ２０Ｘ，２０Ｙおよび２０Ｚの出力電圧は各々コネクタ２２Ｘ，２２Ｙおよび２２Ｚに接続される抵抗値によって決定される。
【００３６】
システムボード１Ａに対応する供給電圧調整ボード３Ａには、出力電圧調整用抵抗３０Ｂ，３０Ｃおよび３０Ｄとコネクタ３２Ｂ，３２Ｃおよび３２Ｄが搭載されている。電圧調整用抵抗３０Ｂ，３０Ｃおよび３０Ｄは、ＦＰＧＡ１００Ａの稼動のため電圧Ｂ，電圧Ｃおよび電圧Ｄに電源ボード２の電源ＩＣ２０Ｘ，２０Ｙおよび２０Ｚの出力電圧を調整する抵抗値である。電圧調整用抵抗３０Ｂ，３０Ｃおよび３０Ｄは、供給電圧調整ボード３Ａのコネクタ３２Ｂ，３２Ｃおよび３２Ｄと電源ボード２のコネクタ２２Ｘ，２２Ｙおよび２２Ｚを介して電源ボード２に接続される。電圧調整用抵抗３０Ｂ，３０Ｃおよび３０Ｄは、電源ＩＣ２０Ｘ，２０Ｙおよび２０Ｚの仕様に基づいて、電圧Ｂ，電圧Ｃおよび電圧Ｄをそれぞれ上述の０．９Ｖ、１．０Ｖおよび２．５Ｖに設定するための抵抗値に設定される。
【００３７】
システムボード１Ｋに対応する供給電圧調整ボード３Ｋには、出力電圧調整用抵抗３０Ｌ，３０Ｍおよび３０Ｎとコネクタ３２Ｌ，３２Ｍおよび３２Ｎが搭載されている。電圧調整用抵抗３０Ｌ，３０Ｍおよび３０ＮはＦＰＧＡ１００Ｋの稼動のため電圧Ｌ，電圧Ｍおよび電圧Ｎに電源ボード２の電源ＩＣ２０Ｘ，２０Ｙおよび２０Ｚの出力電圧を調整する抵抗値である。電圧調整用抵抗３０Ｌ，３０Ｍおよび３０Ｎは、供給電圧調整ボード３Ｋのコネクタ３２Ｌ，３２Ｍおよび３２Ｎと電源ボード２のコネクタ２２Ｘ，２２Ｙおよび２２Ｚを介して電源ボード２に接続される。電圧調整用抵抗３０Ｌ，３０Ｍおよび３０Ｎは、電源ＩＣ２０Ｘ，２０Ｙおよび２０Ｚの仕様に基づいて、電圧Ｌ，電圧Ｍおよび電圧Ｎをそれぞれ上述の１．０Ｖ、１．８Ｖおよび１．２Ｖに設定するための抵抗値に設定される。
【００３８】
システムボード１Ａのコネクタ１１Ｂ，１１Ｃおよび１１Ｄは、電源ボード２のコネクタ２１Ｘ，２１Ｙおよび２１Ｚと同時に接続可能な位置に取り付けられており、システムボード１Ｋのコネクタ１１Ｌ，１１Ｍおよび１１Ｎも、電源ボード２のコネクタ２１Ｘ，２１Ｙおよび２１Ｚと同時に接続可能な位置に取り付けられている。また、供給電圧調整ボード３Ａのコネクタ３２Ｂ，３２Ｃおよび３２Ｄは、電源ボード２のコネクタ２２Ｘ，２２Ｙおよび２２Ｚと同時に接続可能な位置に取り付けられており、供給電圧調整ボード３Ｋのコネクタ３２Ｋ，３２Ｍおよび３２Ｎも、電源ボード２のコネクタ２２Ｘ，２２Ｙおよび２２Ｚと同時に接続可能な位置に取り付けられている。これにより、システムボード１Ａとシステムボード１Ｋは、共通の電源ボード２に着脱可能となっており、それぞれに対応する供給電圧調整ボード３Ａと、供給電圧調整ボード３Ｋも、同じ電源ボード２に着脱可能となっている。なお、「同時に接続可能な位置」とは、例えば、互いに対面する配置され、共に嵌合することができる位置をいう。
【００３９】
このように、システムボード１Ａ，１Ｋごとに適切な供給電圧調整ボード３Ａ，３Ｋを対応付け、接続するシステムボード１Ａ，１Ｋを交換するときに、合せて供給電圧調整ボード３Ａ，３Ｋを対応するものに交換することにより、交換に伴う電源電圧の再調整を不要とすることができる。
【００４０】
本実施形態２の効果について詳述する。
【００４１】
従来技術では、システムボード上に電源及び電圧調整部が搭載され、或いは、特定の電源ボードが接続されていたが、電源ボードをシステムボードから分離して複数種類のシステムボードに共通としたことにより、多種類のシステムボードを作成する場合に、電源ボードの使いまわしが可能になり、電源ボードの部品コスト、電源回路の回路設計費用及び基板設計費用等を削減することができる。
【００４２】
また、供給電圧調整ボードを電源ボードからさらに分離したことにより、システムボードによって異なる電圧仕様に容易に対応することが可能になる。電源ボードと供給電圧調整ボードを分離せずに、可変抵抗などで電圧調整範囲を広く取ることでもシステムボードによって異なる電圧仕様に対応することも可能である。しかし、可変抵抗の調整により電圧調整を行う作業は煩雑であり、広い電圧調整幅に対応した可変抵抗で特定の電圧に調整する場合、調整された電圧が外部からは判別しづらいため、異なるシステムボード用に設定された電源ボードをシステムボードに接続してシステムボードを壊す危険性もある。
【００４３】
システムボードに対応付けて供給電圧調整ボードを用意することにより、システムボード毎に異なる電圧に設定を行う作業が不要になり、仕様と異なる電圧をシステムボードに供給する危険性を低減することもできる。
【００４４】
本実施形態２の変形例について説明する。
【００４５】
電源ＩＣはすべて同じ仕様でなくてもよく、供給可能電流量やノイズの発生しやすさによって、電源ＩＣ自体に供給する電源を変え、複数の電源ＩＣを並列に使用して電流量を増やし、或いは、電源ＩＣの種類を変えてもよい。電源ＩＣの種類としては、スイッチングレギュレータの他、リニアレギュレータを採用しても良い。スイッチングレギュレータは一般的に高効率だが一般的にノイズ発生量が多いとされている。一方、リニアレギュレータは変換効率や生成電流量は落ちるもののノイズ発生量が少ないとされている。これらの特徴を踏まえて、適切な電源ＩＣを選択する。また、これら複数の仕様の電源ＩＣを予め電源ボード２に実装しておき、供給電圧調整ボードに代えて、それらを選択する機構を搭載した、電源仕様設定回路６を電源ボード２に接続できるように構成しても良い。
【００４６】
電源ボード２に搭載される外部抵抗値により供給電圧を調整可能な電源ＩＣと供給電圧調整ボード３Ａおよび供給電圧調整ボード３Ｋの関係は、供給電圧の調整部を別にすることが可能であればよい。例えばＰＷＭ（Pulse Width Modulation）入力により電圧調整可能な電源ＩＣとＰＷＭ出力ＩＣ、ＰＷＭ入力により電圧調整可能な電源ＩＣおよびＰＷＭ出力可能なマイコンとマイコンのＰＷＭ出力設定プログラムを搭載したＲＯＭ等の組み合わせでもよい。
【００４７】
供給電圧調整ボードにおける出力電圧調整用抵抗は、単一の抵抗でなく、例えば図２に例示したように固定抵抗と可変抵抗を組み合わせたものでもよい。この場合、電圧調整範囲は限定された範囲で可変とすることが可能であり、単に電源ＩＣの出力電圧調整用抵抗を対応させるすべての出力電圧の範囲で可変としたときに比べ、可変抵抗の１回転あたりの電圧変化幅が小さくなるので電圧調整がしやすく、仕様範囲を大きく超えた電圧に調整してしまうリスクが低減される。
【００４８】
なお、図中においてわかりやすさのために各コネクタを別のコネクタとして記述しているが、個別のコネクタでなく、単一もしくは複数のコネクタ上の別の端子でもよい。また、電源電圧は単一でなく複数のコネクタから供給してもよい。
【００４９】
これらの変形例は、以下の各実施形態についても同様に適用することができる。
【００５０】
〔実施形態３〕
図５は、供給電圧調整回路３０が搭載されたシステムボード１Ａ，１Ｋ及び電源ボード２による統合システム１０００の構成例を模式的に示すブロック図である。図５には、供給電圧調整回路３０の階層は図示が省略されている。システムボード１Ａには、供給電圧調整回路３０を構成する電圧調整用抵抗３０Ｂ，３０Ｃおよび３０Ｄが搭載され、システムボード１Ｋには、供給電圧調整回路３０を構成する電圧調整用抵抗３０Ｌ，３０Ｍおよび３０Ｎが搭載されている。このように、実施形態２（図４）において、供給電圧調整ボード３Ａおよび３Ｋに実装された機能が、システムボード１Ａおよび１Ｋに内蔵されている。他の構成と動作は、実施形態２（図４）と同様であるので、詳しい説明を省略する。
【００５１】
このように、システムボードと対応する供給電圧調整回路とを一体化することによって、システムボードと供給電圧調整ボードとの適切でない組み合わせでの使用を防止することができる。
【００５２】
〔実施形態４〕
図６は、システムボード１Ａ，１Ｋ、電源ボード２及び電源起動調整ボード４Ａ，４Ｋによる統合システム１０００の構成例を模式的に示すブロック図である。電源ボード２は、複数種類のシステムボード１Ａ，１Ｋ，…に共通に電源を供給可能な電源ボードであり、電源起動調整ボード４Ａ，４Ｋ，…のうち、接続されるシステムボードに対応する電源起動調整ボードが選択されて接続される。図６には、システムボード１Ａ，１Ｋと、それぞれに対応する２個の電源起動調整ボード４Ａ，４Ｋとが例示されているが、電源ボード２を接続することが可能なシステムボードと電源起動調整ボードは２種類に限られない。
【００５３】
システムボード１Ａおよび１Ｋの構成は、実施形態２（図４）と同様であるので、詳しい説明を省略する。
【００５４】
電源ボード２には、出力イネーブル端子により電圧の供給をＯＮ／ＯＦＦ可能な電源ＩＣ２０Ｘ，２０Ｙおよび２０Ｚと、外部抵抗の値によって３種のイネーブル信号のアサートタイミングを変更可能な電源順序調整ＩＣ２００と、システムボードに電源を供給するコネクタ２１Ｘ，２１Ｙおよび２１Ｚとが、搭載されている。電源ボード２には、さらに、各電源ＩＣの出力イネーブル信号が接続されたコネクタ２３Ｘ，２３Ｙおよび２３Ｚと、電源順序調整ＩＣ２００より出力される出力イネーブル信号が接続されるコネクタ２４Ｓ，２４Ｔおよび２４Ｕと、電源順序調整ＩＣ２００の３種のイネーブル信号のアサートタイミングを調整する端子に接続されたコネクタ２５Ｖおよび２５Ｗとが、搭載されている。
【００５５】
出力イネーブル信号はコネクタ２４Ｓにつながれた端子がまず有効になり、コネクタ２５ＶとＧＮＤとの間の抵抗値によってコネクタ２４Ｔにつながれた端子が有効になるまでの時間が規定される。コネクタ２５ＷとＧＮＤとの間の抵抗値によって、さらにその後コネクタ２４Ｕにつながれた端子が有効になるまでの時間が規定される。ただし、これは電源順序調整ＩＣ２００の仕様に基づいて規定されるものであって、他の方式によって信号をアサートまたはネゲートするタイミングする電源順序調整回路に変更した場合には、その仕様に従って規定される。タイミング仕様の規定方法は、ここに例示する抵抗値による規定に限られず、電源順序調整回路を変更することにより、容量値による規定、電圧レベルによる規定、その他、ディジタル値による規定等に変更することができる。
【００５６】
本実施形態４（図６）に例示する電源起動調整ボード４Ａには、出力イネーブル信号出力用のコネクタ４３Ｂ，４３Ｃおよび４３Ｄと出力イネーブル信号入力用のコネクタ４４Ｅ，４４Ｆおよび４４Ｇと出力イネーブルタイミング調整用のコネクタ４５Ｈおよび４５Ｉと出力イネーブルタイミング設定用の抵抗４６Ｈおよび４６Ｉが搭載されている。
【００５７】
電源Ｂ，電源Ｃおよび電源Ｄの起動順は、電源起動調整ボード４Ａ上で各出力イネーブル信号を接続することで、ＦＰＧＡ１００Ａの仕様に適合するように調整される。最初に電源順序調整ＩＣ２００がアサートするイネーブル信号が、電源起動調整ボード４Ａのコネクタ４４Ｅに入力され、その信号が電圧Ｄを生成する電源ＩＣ２０Ｚの出力イネーブル信号へとつながるコネクタ４３Ｄへと接続されているので、電圧Ｄがまず初めに出力される。次にアサートされるイネーブル信号が、電源起動調整ボード４Ａのコネクタ４４Ｆに入力され、その信号が電圧Ｃを生成する電源ＩＣ２０Ｙの出力イネーブル信号へとつながるコネクタ４３Ｃへと接続されているので、電圧Ｃが電圧Ｄの次に出力される。最後にアサートされるイネーブル信号が、電源起動調整ボード４Ａのコネクタ４４Ｇに入力され、その信号が電圧Ｂを生成する電源ＩＣ２０Ｘの出力イネーブル信号へとつながるコネクタ４３Ｂへと接続されているので、電圧Ｂが最後に出力される。
【００５８】
電圧Ｄが出力される時刻から電圧Ｃが出力されるまでの時間は抵抗４６Ｈにより決定され、電圧Ｃが出力される時刻から電圧Ｂが出力されるまでの時間は抵抗４６Ｉにより決定される。例えば、抵抗値３ｋΩあたり５ｍｓの遅延時間が付加されるＩＣを使用し、抵抗４６Ｈと抵抗４６Ｉをそれぞれ３ｋΩと５１ｋΩとしたとき、電圧Ｄが出力される時刻から電圧Ｃが出力されるまでの時間は５ｍｓとなり、電圧Ｃが出力される時刻から電圧Ｂが出力されるまでの時間は８５ｍｓとなる。これらの時間は、ＦＰＧＡ１００Ａの仕様で規定される電源投入シーケンスに適するように設定される。
【００５９】
一方、電源起動調整ボード４Ｋには、電源起動調整ボード４Ａと同様に、出力イネーブル信号出力用のコネクタ４３Ｌ，４３Ｍおよび４３Ｎと、出力イネーブル信号入力用のコネクタ４４Ｏおよび４４Ｐと、出力イネーブルタイミング調整用のコネクタ４５Ｑおよび４５Ｒと、出力イネーブルタイミング調整用の抵抗４６Ｑおよび４６Ｒが搭載されている。
【００６０】
電源Ｌ，電源Ｍおよび電源Ｎの起動順は、電源起動調整ボード４Ｋ上で各出力イネーブル信号を接続することで、ＦＰＧＡ１００Ｋの仕様に適合するように調整される。最初に電源順序調整ＩＣ２００がアサートするイネーブル信号が、電源起動調整ボード４Ｋのコネクタ４４Ｏに入力され、その信号が、電圧Ｌを生成する電源ＩＣ２０Ｘの出力イネーブル信号へとつながるコネクタ４３Ｌと、電圧Ｎを生成する電源ＩＣ２０Ｚの出力イネーブル信号へとつながるコネクタ４３Ｎへと接続されているので、電圧Ｌと電圧Ｎがまず出力される。次にアサートされるイネーブル信号が、電源起動調整ボード４Ｋのコネクタ４４Ｐに入力され、その信号が、電圧Ｍを生成する電源ＩＣ２０Ｙの出力イネーブル信号へとつながるコネクタ４３Ｍへと接続されているので、電圧Ｍがついで出力される。最後に有効になるイネーブル信号は、電源起動調整ボード４Ｋのコネクタ４４Ｑに入力されるが、その信号はどこにも接続されない。コネクタ４４Ｑの実装は省略されても良い。
【００６１】
電圧Ｌと電圧Ｎが出力される時刻から電圧Ｍが出力されるまでの時間は抵抗４６Ｒにより決定される。最後のイネーブル信号は使用しないが、電源順序調整ＩＣ２００の動作を完了させるために抵抗４６Ｓは実装される。例えば、先の例と同様のＩＣを使用し、抵抗４６Ｒと抵抗４６Ｓをそれぞれ１２０ｋΩと５１ｋΩとしたとき、電圧Ｌと電圧Ｎが出力される時刻から電圧Ｍが出力されるまでの時間は２００ｍｓとなり、さらに最後のイネーブル信号がアサートされるまでの時間は８５ｍｓとなる。電圧Ｌと電圧Ｎが出力される時刻から電圧Ｍが出力されるまでの時間は、ＦＰＧＡ１００Ｋの仕様で規定される電源投入シーケンスに適するように設定される。
【００６２】
電源起動調整ボード４Ａの抵抗４６Ｈと４６Ｉ及び電源起動調整ボード４Ｋの抵抗４６Ｒと４６Ｓは、図３に示した起動調整回路４２Ａの実装例であり、電源起動調整ボード４Ａと４Ｋのコネクタ間の結線は、図３に示したイネーブル信号接続回路４１Ａの実装例である。本実施形態では、電源の起動シーケンスについて説明したが、イネーブル信号をネゲートするタイミングの調整についても同様であり、遮断シーケンスにも適用することができる。このように、システムボード１Ａ，１Ｋで使用される電源の起動シーケンス及び／又は遮断シーケンスが、電源ボードに接続される電源仕様設定回路の一種である起動調整回路及びイネーブル信号接続回路によって規定される。ただし、起動調整回路及びイネーブル信号接続回路の階層は、図６への図示が省略されている。
【００６３】
〔実施形態５〕
図７は、電源起動調整回路である起動調整回路とイネーブル信号接続回路が搭載されたシステムボード１Ａ，１Ｋ及び電源ボード２による統合システム１０００の構成例を模式的に示すブロック図である。図７には、起動調整回路とイネーブル信号接続回路の階層は図示が省略されている。システムボード１Ａには、起動調整回路を構成する出力イネーブルタイミング設定用の抵抗４６Ｈおよび４６Ｉと、イネーブル信号接続回路を構成するコネクタ間の配線が実装され、システムボード１Ｋには、起動調整回路を構成する出力イネーブルタイミング設定用の抵抗４６Ｒおよび４６Ｓと、イネーブル信号接続回路を構成するコネクタ間の配線が実装されている。このように、実施形態４（図６）において、電源起動調整ボード４Ａおよび４Ｋに実装された機能が、システムボード１Ａおよび１Ｋに内蔵されている。他の構成と動作は、実施形態４（図６）と同様であるので、詳しい説明を省略する。
【００６４】
このように、システムボードと対応する電源起動調整回路である起動調整回路とイネーブル信号接続回路とを一体化することによって、システムボードと電源起動調整ボードとの適切でない組み合わせでの使用を防止することができる。
【００６５】
〔実施形態６〕
図８は、システムボード１Ａ，１Ｋ、電源ボード２、及び、供給電圧調整回路と電源起動調整回路としての起動調整回路およびイネーブル信号接続回路が搭載された電源仕様設定ボード５Ａ，５Ｋによる統合システム１０００の構成例を模式的に示すブロック図である。電源ボード２は、複数種類のシステムボード１Ａ，１Ｋ，…に共通に電源を供給可能な電源ボードであり、電源仕様設定ボード５Ａ，５Ｋ，…のうち、接続されるシステムボードに対応する電源仕様設定ボードが選択されて接続される。図８には、システムボード１Ａ，１Ｋと、それぞれに対応する２個の電源仕様設定ボード５Ａ，５Ｋとが例示されているが、電源ボード２を接続することが可能なシステムボードと電源仕様設定ボードは２種類に限られない。
【００６６】
システムボード１Ａおよび１Ｋの構成は、実施形態２（図４）及び実施形態４（図６）と同様であるので、詳しい説明を省略する。
【００６７】
電源ボード２には、出力イネーブル端子により電圧の供給をＯＮ／ＯＦＦ可能な電源ＩＣ２０Ｘ，２０Ｙおよび２０Ｚと、外部抵抗の値によって３種のイネーブル信号のアサートタイミングを変更可能な電源順序調整ＩＣ２００と、システムボードに電源を供給するコネクタ２１Ｘ，２１Ｙおよび２１Ｚとが、搭載されている。さらに電源ボード２には、実施形態２（図４）及び実施形態３（図５）と同様に、電源ＩＣ２０Ｘ，２０Ｙおよび２０Ｚからの供給電圧を調整する外部抵抗を接続するためのコネクタ２２Ｘ，２２Ｙおよび２２Ｚが搭載されている。また電源ボード２には、実施形態４（図６）及び実施形態５（図７）と同様に、各電源ＩＣの出力イネーブル信号が接続されたコネクタ２３Ｘ，２３Ｙおよび２３Ｚと、電源順序調整ＩＣ２００より出力される出力イネーブル信号が接続されるコネクタ２４Ｓ，２４Ｔおよび２４Ｕが搭載されている。電源ボード２には、さらに電源順序調整ＩＣ２００の３種のイネーブル信号のアサートタイミングを調整する端子に接続されたコネクタ２５Ｖおよび２５Ｗが搭載されている。
【００６８】
システムボード１Ａに対応する電源仕様設定ボード５Ａには、実施形態２（図４）の供給電圧調整ボード３Ａと同様に、出力電圧調整用抵抗３０Ｂ，３０Ｃおよび３０Ｄとコネクタ３２Ｂ，３２Ｃおよび３２Ｄが搭載されている。電圧調整用抵抗３０Ｂ，３０Ｃおよび３０Ｄは、ＦＰＧＡ１００Ａの稼動のため電圧Ｂ，電圧Ｃおよび電圧Ｄに電源ボード２の電源ＩＣ２０Ｘ，２０Ｙおよび２０Ｚの出力電圧を調整する抵抗値である。電圧調整用抵抗３０Ｂ，３０Ｃおよび３０Ｄは、電源仕様設定ボード５Ａのコネクタ３２Ｂ，３２Ｃおよび３２Ｄと電源ボード２のコネクタ２２Ｘ，２２Ｙおよび２２Ｚを介して電源ボード２に接続される。
【００６９】
電源仕様設定ボード５Ａには、さらに、実施形態４（図６）の電源起動調整ボード４Ａと同様に、出力イネーブル信号出力用のコネクタ４３Ｂ，４３Ｃおよび４３Ｄと出力イネーブル信号入力用のコネクタ４４Ｅ，４４Ｆおよび４４Ｇと出力イネーブルタイミング調整用のコネクタ４５Ｈおよび４５Ｉと出力イネーブルタイミング設定用の抵抗４６Ｈおよび４６Ｉが搭載されている。電源Ｂ，電源Ｃおよび電源Ｄの起動順は、電源起動調整ボード４Ａ上で各出力イネーブル信号を接続することで、ＦＰＧＡ１００Ａの仕様に適合するように調整されている。
【００７０】
システムボード１Ｋに対応する電源仕様設定ボード５Ｋには、実施形態２（図４）の供給電圧調整ボード３Ｋと同様に、出力電圧調整用抵抗３０Ｌ，３０Ｍおよび３０Ｎとコネクタ３２Ｌ，３２Ｍおよび３２Ｎが搭載されている。電圧調整用抵抗３０Ｌ，３０Ｍおよび３０ＮはＦＰＧＡ１００Ｋの稼動のため電圧Ｌ，電圧Ｍおよび電圧Ｎに電源ボード２の電源ＩＣ２０Ｘ，２０Ｙおよび２０Ｚの出力電圧を調整する抵抗値である。電圧調整用抵抗３０Ｌ，３０Ｍおよび３０Ｎは、電源仕様設定ボード５Ｋのコネクタ３２Ｌ，３２Ｍおよび３２Ｎと電源ボード２のコネクタ２２Ｘ，２２Ｙおよび２２Ｚを介して電源ボード２に接続される。
【００７１】
電源仕様設定ボード５Ｋには、さらに、実施形態４（図６）の電源起動調整ボード４Ｋと同様に、出力イネーブル信号出力用のコネクタ４３Ｌ，４３Ｍおよび４３Ｎと、出力イネーブル信号入力用のコネクタ４４Ｏおよび４４Ｐと、出力イネーブルタイミング調整用のコネクタ４５Ｑおよび４５Ｒと、出力イネーブルタイミング調整用の抵抗４６Ｑおよび４６Ｒが搭載されている。電源Ｌ，電源Ｍおよび電源Ｎの起動順は、電源起動調整ボード４Ｋ上で各出力イネーブル信号を接続することで、ＦＰＧＡ１００Ｋの仕様に適合するように調整されている。
【００７２】
これにより、簡易な電源仕様設定回路を接続するだけで、電源ボードから出力される複数の電源のそれぞれの電圧と起動シーケンスを、対応するシステムボードに合わせて適切に設定することができる。
【００７３】
以上のように、本実施形態６（図８）の統合システム１０００は、実施形態２（図４）の供給電圧調整ボードの機能と、実施形態４（図６）の電源起動調整ボードの機能とを、ともに電源仕様設定ボードに組み込んだ点に特徴がある。それぞれの機能の動作は互いに独立するので、接続されるシステムボードの仕様に適する電源電圧と起動シーケンスを、対応する電源仕様設定ボードによって設定することができる。本実施形態では、既に例示した電源電圧と起動シーケンスの組合せのみを示したが、他の電源仕様を設定・調整する機能をさらに組合せることもできる。
【００７４】
〔実施形態７〕
図９は、供給電圧調整回路と電源起動調整回路である起動調整回路およびイネーブル信号接続回路とが搭載されたシステムボード１Ａ，１Ｋと電源ボード２による統合システム１０００の構成例を模式的に示すブロック図である。図９には、供給電圧調整回路と起動調整回路とイネーブル信号接続回路の階層は図示が省略されている。
【００７５】
システムボード１Ａには、供給電圧調整回路３０を構成する電圧調整用抵抗３０Ｂ，３０Ｃおよび３０Ｄが搭載され、さらに、起動調整回路を構成する出力イネーブルタイミング設定用の抵抗４６Ｈおよび４６Ｉと、イネーブル信号接続回路を構成するコネクタ間の配線が実装されている。
【００７６】
システムボード１Ｋには、供給電圧調整回路３０を構成する電圧調整用抵抗３０Ｌ，３０Ｍおよび３０Ｎが搭載され、さらに、起動調整回路を構成する出力イネーブルタイミング設定用の抵抗４６Ｒおよび４６Ｓと、イネーブル信号接続回路を構成するコネクタ間の配線が実装されている。
【００７７】
このように、実施形態６（図８）において、電源仕様設定ボード５Ａおよび５Ｋに実装された機能が、システムボード１Ａおよび１Ｋに内蔵されている。他の構成と動作は、実施形態６（図８）と同様であるので、詳しい説明を省略する。
【００７８】
このように、供給電圧調整回路と電源起動調整回路である起動調整回路およびイネーブル信号接続回路とを、対応するシステムボードと一体化することによって、システムボードと電源仕様設定ボードとの適切でない組み合わせでの使用を防止することができる。
【００７９】
〔実施形態８〕
図１０は、システムボード１Ａ，１Ｋ、電源ボード２及び供給電圧調整ボード３Ａ，３Ｋによる統合システム１０００における電源コネクタ等と電源配線の一例を模式的に示す説明図である。回路構成は図４に示した実施形態２と同様であるが、電源ボード２における電源供給コネクタ２１Ｘ，２１Ｙ，２１Ｚ及びＧＮＤを１個のコネクタ２６にまとめ、電源電圧設定用コネクタ２２Ｘ，２２Ｙ，２２Ｚ及びＧＮＤを１個のコネクタ２７にまとめたものである。これに対応して、システムボード１Ａでは、電源コネクタ１１Ｂ，１１Ｃ，１１Ｄ及びＧＮＤが１個のコネクタ１２Ａにまとめられ、システムボード１Ｋでは、電源コネクタ１１Ｌ，１１Ｍ，１１Ｎ及びＧＮＤが１個のコネクタ１２Ｋにまとめられている。また、電源電圧設定ボード３Ａでは、コネクタ３２Ｂ，３２Ｃ，３２Ｄが１個のコネクタ３３Ａにまとめられ、電源電圧設定ボード３Ｋでは、コネクタ３２Ｌ，３２Ｍ，３２Ｎが１個のコネクタ３３Ｋにまとめられている。
【００８０】
システムボード１Ａでは、コネクタ１２Ａの電源Ｂ，Ｃ，Ｄを供給する各端子（ピン）から、それぞれ電源領域Ｂ，Ｃ，Ｄに向かって、電源配線領域１６Ｂ，１６Ｃ，１６Ｄが設けられている。図４には図示されていないが、システムボード１Ａには、ＦＰＧＡ１００Ａから外部に接続する入出力端子１３Ａをもちコネクタ１４Ａを通じ外部と接続を行う機能が及びそのための回路とコネクタ１４Ａとが追加されている。このとき、入出力端子１３Ａからコネクタ１４Ａへの配線は、電源配線領域１６Ｄと交差する。システムボード１Ｋでは、コネクタ１２Ｋの電源Ｌ，Ｍ，Ｎを供給する各端子（ピン）から、それぞれ電源領域Ｌ，Ｍ，Ｎに向かって、電源配線領域１６Ｌ，１６Ｍ，１６Ｎが設けられている。
【００８１】
以上のように、コネクタを物理的に１個にまとめることにより、コネクタの部品コストを低減し、コネクタを実装するのに必要な基板面積を減らすことができる。一方、以下のような課題があることがわかった。
【００８２】
図１０に示すシステムボード１Ａは、電源コネクタ１２Ａより電源領域１０Ｄに供給される電源配線領域１６ＤがＩ／Ｏ端子１３Ａからコネクタ１４Ａに接続される配線と交差しており、Ｉ／Ｏ配線と電源ラインの双方を配線するために基板層数を増やす必要や電源層の幅を確保するためにＩ／Ｏ端子１３Ａとコネクタ１４Ａの距離を離す必要が生じる可能性がある。
【００８３】
また、システムボード１Ｋのように電源領域の仕様次第では電源ラインを通す層の配線幅を確保するために基板の層数を増やす必要が生じる可能性がある。
【００８４】
システムボードはＰＣＩ Ｅｘｐｒｅｓｓ Ｅｎｄｐｏｉｎｔで使用するなどのために基板の厚みを特定の厚さに設計する必要がある場合がある。また、伝送路のインピーダンスを特定の値に設計する必要がある場合もある。基板の層の数が増大すると１層あたりの厚さが薄くなり、供給電流の確保やインピーダンスコントロールを行うことが困難になる可能性がある。
【００８５】
図１１は、システムボード１Ａ，１Ｋ、電源ボード２及び供給電圧調整ボード３Ａ，３Ｋによる統合システム１０００における電源コネクタ等と電源配線の別の例を模式的に示す説明図である。図１０に示した実施の形態では、電源ボード２は、１個の電源供給コネクタ２６及び１個の電源電圧設定用コネクタ２７のみを備えた。ここで、電気的には同じ電源供給コネクタ複数個を、基板上に分散して配置する。図１１の電源ボード２は、４個の電源供給コネクタ２８ＮＥ，２８ＳＥ，２８ＳＷ，２８ＮＷを備える。それぞれが４ピンのコネクタで、電源ＩＣ２０Ｘ，２０Ｙ，２０Ｚからの電源ラインが配線領域２９Ｘ，２９Ｙ，２９Ｚを使って配線された３ピンと、さらにＧＮＤの１ピンによって構成されている。
【００８６】
システムボード１Ｋには、この４個の電源供給コネクタ２８ＮＥ，２８ＳＥ，２８ＳＷ，２８ＮＷに対応する位置に、４個の電源コネクタ１５Ｋ−ＮＥ，１５Ｋ−ＳＥ，１５Ｋ−ＳＷ，１５Ｋ−ＮＷが設けられており、同時に接続される。各電源領域１０Ｌ，１０Ｍ，１０Ｎへは最も近い電源コネクタから電源ラインを配線すればよい。電源領域１０Ｌには最も近いコネクタ１５Ｋ−ＳＷから電源配線領域１６Ｌを使って電源ラインが配線され、電源領域１０Ｍには最も近いコネクタ１５Ｋ−ＮＥから電源配線領域１６Ｍを使って電源ラインが配線され、電源領域１０Ｎには最も近いコネクタ１５ＫＳ−ＳＥから電源配線領域１６Ｎを使って電源ラインが配線される。
【００８７】
システムボード１Ａでは、電源供給コネクタ２８ＮＥに対応する電源コネクタが省略されて、３個の電源コネクタ１５Ａ−ＳＥ，１５Ａ−ＳＷ，１５Ａ−ＮＷが設けられており、同時に接続される。各電源領域１０Ｂ，１０Ｃ，１０Ｄへは最も近い電源コネクタから電源ラインを配線すればよい。電源領域１０Ｂには最も近いコネクタ１５Ａ−ＳＷから電源配線領域１６Ｂを使って電源ラインが配線され、電源領域１０Ｃには最も近いコネクタ１５Ａ−ＳＥから電源配線領域１６Ｃを使って電源ラインが配線され、電源領域１０Ｄには最も近いコネクタ１５Ａ−ＮＷから電源配線領域１６Ｄを使って電源ラインが配線される。これにより、Ｉ／Ｏ端子１３Ａからコネクタ１４Ａに接続される配線と電源配線領域との交差はなくなり、上述のように基板における層数を増やしたり、Ｉ／Ｏ端子１３Ａとコネクタ１４Ａの間の距離を離す必要はない。
【００８８】
図１１には、３個の電源全てを供給可能なコネクタを複数個備えて電源ボード２に分散して配置する例を示したが、全てのコネクタから必ずしもすべての電源を供給することができるように構成しなければならないわけではない。同じ電源について電源ボード２内の複数箇所に電源供給コネクタを設けることにより、対応する複数種類のシステムボードでは、それぞれ自身のボードで最も適切な位置（コネクタ）から電源の供給を受けることができるので、基板設計の自由度が向上する。
【００８９】
本実施形態８は、実施形態２（図４）に示した回路に準拠して説明したが、同様の考え方により、他の実施形態２〜７についても、同じ電源について電源ボード２の複数箇所に分散して電源供給コネクタを設けることができる。さらに、実施形態３、５、７（図５、７、９）と同様に、供給電圧調整ボード３Ａ，３Ｋ、電源起動調整ボード４Ａ，４Ｋ、電源仕様設定ボード５Ａ，５Ｋの機能をそれぞれ対応するシステムボードに実装し、合せてコネクタ３３Ａ，３３Ｋ等をシステムボードに実装して、電源コネクタと同時に接続されるように、対面する位置に配置してもよい。
【００９０】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【符号の説明】
【００９１】
１Ａ，１Ｋ  システムボード
２  電源ボード
３Ａ，３Ｋ  電源仕様設定（供給電圧調整）ボード
４Ａ，４Ｋ  電源仕様設定（電源起動調整）ボード
５Ａ，５Ｋ  電源仕様設定ボード
６  電源仕様設定回路
１０Ｂ，１０Ｃ，１０Ｄ，１０Ｌ，１０Ｍ，１０Ｎ  電源領域（Power Area）
１１Ｂ，１１Ｃ，１１Ｄ，１１Ｌ，１１Ｍ，１１Ｎ  電源端子
１２Ａ，１２Ｋ  電源コネクタ
１３Ａ  入出力端子（I/O signals）
１４Ａ  入出力コネクタ
１５Ａ−ＮＥ，１５Ａ−ＳＥ，１５Ａ−ＮＷ，１５Ａ−ＳＷ  電源コネクタ
１５Ｋ−ＮＥ，１５Ｋ−ＳＥ，１５Ｋ−ＮＷ，１５Ｋ−ＳＷ  電源コネクタ
１６Ｂ，１６Ｃ，１６Ｄ，１６Ｌ，１６Ｍ，１６Ｎ  電源配線領域
２０Ｘ，２０Ｙ，２０Ｚ  電源回路（電源ＩＣ；Power IC）
２１Ｘ，２１Ｙ，２１Ｚ  電源供給端子
２２Ｘ，２２Ｙ，２２Ｚ  電源仕様（電源電圧）設定端子
２３Ｘ，２３Ｙ，２３Ｚ  電源仕様（起動シーケンス）設定端子（イネーブル信号入力）
２４Ｓ，２４Ｔ，２４Ｕ  電源仕様（起動シーケンス）設定端子（イネーブル信号出力）
２５Ｖ，２５Ｗ  電源仕様（起動シーケンス）設定端子（タイミング設定）
２７  電源仕様（電源電圧）設定コネクタ
２８ＮＥ，２８ＳＥ，２８ＮＷ，２８ＳＷ  電源供給コネクタ
２９Ｘ，２９Ｙ，２９Ｚ  電源配線領域
３０Ｂ，３０Ｃ，３０Ｄ，３０Ｌ，３０Ｍ，３０Ｎ  出力電圧調整用抵抗
３１Ａ，３１Ｋ  電圧調整回路
３２Ｂ，３２Ｃ，３２Ｄ，３２Ｌ，３２Ｍ，３２Ｎ  出力電圧調整用コネクタ
３３Ａ，３３Ｋ  出力電圧調整用コネクタ
４１Ａ，４１Ｋ  イネーブル信号接続回路
４２Ａ，４２Ｋ  起動調整回路
４３Ｂ，４３Ｃ，４３Ｄ，４３Ｌ，４３Ｍ，４３Ｎ  イネーブル信号出力コネクタ
４４Ｅ，４４Ｆ，４４Ｇ，４４Ｏ，４４Ｐ，４４Ｑ  イネーブル信号入力コネクタ
４５Ｈ，４５Ｉ，４５Ｒ，４５Ｓ  タイミング設定コネクタ
４６Ｈ，４６Ｉ，４６Ｒ，４６Ｓ  タイミング設定用抵抗
１００Ａ，１００Ｋ  システム（例えばＦＰＧＡ）
２００  電源順序調整ＩＣ（Power Sequence Controller）
１０００  統合システム
【図１】
2017049743.tif 000003
【図２】
2017049743.tif 000004
【図３】
2017049743.tif 000005
【図４】
2017049743.tif 000006
【図５】
2017049743.tif 000007
【図６】
2017049743.tif 000008
【図７】
2017049743.tif 000009
【図８】
2017049743.tif 000010
【図９】
2017049743.tif 000011
【図１０】
2017049743.tif 000012
【図１１】
2017049743.tif 000013