(57)【要約】【課題】共振の発生を抑制した低インピーダンスの電源回路と、集積回路と、を有する電子機器の実現。【解決手段】直流電源電圧の一方が供給される第１電源端子34、直流電源電圧の他方が供給される第２電源端子35、第１電源端子に内部抵抗36を介して接続される第３電源端子37、および第２電源端子に接続される第４電源端子38を有する集積回路30と、直流電源40、直流電源から第１電源端子に直流電源電圧の一方を供給する第１電源線41、直流電源から第２電源端子に直流電源電圧の他方を供給する第２電源線42、および第３電源端子と第４電源端子との間に接続されるバイパスコンデンサ43を有する電源回路と、を有する電子機器。【選択図】図７
2017175371.tif 000002
【特許請求の範囲】
【請求項１】
直流電源電圧の一方が供給される第１電源端子、前記直流電源電圧の他方が供給される第２電源端子、前記第１電源端子に内部抵抗を介して接続される第３電源端子、および前記第２電源端子に接続される第４電源端子を有する集積回路と、
直流電源、前記直流電源から前記第１電源端子に前記直流電源電圧の一方を供給する第１電源線、前記直流電源から前記第２電源端子に前記直流電源電圧の他方を供給する第２電源線、および前記第３電源端子と前記第４電源端子との間に接続されるバイパスコンデンサを有する電源回路と、を有することを特徴とする電子機器。
【請求項２】
前記第２電源端子と前記第４電源端子は共通である請求項１に記載の電子機器。
【請求項３】
前記第１電源端子と前記第３電源端子の間に接続される前記内部抵抗は、可変抵抗である請求項１または２に記載の電子機器。
【請求項４】
前記集積回路は、前記第１電源端子と前記第２電源端子の間に接続された内部容量素子を有する請求項１から３のいずれか１項に記載の電子機器。
【請求項５】
直流電源と、
前記直流電源から集積回路の第１電源端子に直流電源電圧の一方を供給する第１電源線と、
前記直流電源から前記集積回路の第２電源端子に前記直流電源電圧の他方を供給する第２電源線と、
前記集積回路内で前記第１電源端子に内部抵抗を介して接続される前記集積回路の第３電源端子と前記集積回路内で前記第２電源端子に接続される前記集積回路の第４電源端子との間に接続されるバイパスコンデンサと、を有することを特徴とする電源回路。
【請求項６】
前記第２電源端子と前記第４電源端子は共通であり、
前記バイパスコンデンサの一方の端子は、前記第２電源線に接続される請求項５に記載の電源回路。
【請求項７】
直流電源電圧の一方が供給される第１電源端子と、前記直流電源電圧の他方が供給される第２電源端子と、前記第１電源端子に内部抵抗を介して接続される第３電源端子と、前記第２電源端子に接続される第４電源端子と、を有し、
前記第１電源端子と前記第３電源端子間に接続される前記内部抵抗は、可変抵抗であることを特徴とする集積回路。
【請求項８】
前記第２電源端子と前記第４電源端子は共通である請求項７に記載の集積回路。
【請求項９】
前記第１電源端子と前記第２電源端子の間に接続された内部容量素子を有する請求項７または８に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器、電源回路および集積回路に関する。
【背景技術】
【０００２】
集積回路は、電源回路から直流（ＤＣ）電源を供給されて動作する。これは集積回路以外のディスクリート回路も同様である。以下、大規模集積回路（ＬＳＩ）と、電源回路と、を有する電子機器を例として説明を行う。
【０００３】
電源回路からＬＳＩに直流電源を供給する電源網は、インピーダンスが低いことが望ましい。電源網のインピーダンスを下げるには、電源網のＬＳＩ近いところにバイパスコンデンサ（以下、パスコンと称する）を接続することが知られている。
【０００４】
図１は、ＬＳＩ、電源回路およびパスコンを有する電源網を有する電子機器の構成例を示す図である。
ＬＳＩ１０は、内部回路１１と、高電位側電源線１２と、低電位側電源線１３と、第１電源端子１４と、第２電源端子１５と、内部電源安定用コンデンサ１６と、を有する。内部回路１１は、集積回路で形成された部分である。高電位側電源線１２は、内部回路１１の高電位側電源端子（図示せず）と第１電源端子１４との間を接続する。低電位側電源線１３は、内部回路１１の低電位側電源端子（図示せず）と第２電源端子１５との間を接続する。電源回路から第１電源端子１４および第２電源端子１５に供給された直流電源は、高電位側電源線１２および低電位側電源線１３を介して内部回路１１に供給される。内部電源安定用コンデンサ１６は、高電位側電源線１２と低電位側電源線１３の間に接続され、内部回路１１に印加される直流電源の電圧を安定化する。通常、複数個の内部電源安定用コンデンサ１６がＬＳＩ１０内の複数個所に設けられるが、ここでは代表して１個のみ示す。なお、内部電源安定用コンデンサ１６の容量値は、ＬＳＩ１０のサイズの制約のため大きくすることが難しい。
【０００５】
電源回路は、ＬＳＩ１０の第１電源端子１４および第２電源端子１５に直流電源を供給する。電源回路は、直流（ＤＣ）電源を発生する直流電源２０と、電源網と、を有する。電源網は、直流電源２０の一方の端子（ここでは正極性の端子）と第１電源端子１４の間を接続する第１電源線２１と、直流電源２０の他方の端子（ここでは負極性の端子）と第２電源端子１５の間を接続する第２電源線２２と、を有する。図１に示すように、第１電源線２１および第２電源線２２をｘ：ｙの比で分けたノード間にパスコン２３が接続される。
【０００６】
第１電源線２１および第２電源線２２は、一般にプリント基板上に形成された線幅の狭い配線であり、長さに比例した抵抗およびインダクタンスを生じる。第１電源線２１をｘ：ｙの比で分けたノードと直流電源２０間の抵抗およびインダクタンスをＲ１およびＬ１、このノードと第１電源端子１４間の抵抗およびインダクタンスをＲ２およびＬ２で表す。また、抵抗Ｒ１およびＲ２の抵抗値もＲ１およびＲ２で、インダクタンスＬ１およびＬ２のインダクタンス値もＬ１およびＬ２で表す。これは以下の説明でも同様である。したがって、第１電源線２１の全体の抵抗およびインダクタンスは、Ｒ１＋Ｒ２およびＬ１＋Ｌ２である。ここでは、例えば、Ｒ１＋Ｒ２＝１００ｍΩ、Ｌ１＋Ｌ２＝５０ｎＨであるとする。なお、第２電源線２２も同様の抵抗およびインダクタンスを有するが、説明に直接必要でないので省略する。
【０００７】
図２は、内部電源安定用コンデンサ１６の容量を５０ｎＦとし、パスコン２３の容量を５μＦとし、ｘ：ｙを５０：５０、７０：３０、８０：２０、９０：１０に変化させた時の電源回路のインピーダンスの変化をシミュレーションにより求めた結果を示す。９０：１０はＬＳＩ１０のもっとも近い位置にパスコン２３を設けた場合を示し、５０：５０はＬＳＩ１０と直流電源２０の中間にパスコン２３を設けた場合を示す。
【０００８】
図２において、横軸は周波数であり、縦軸はインピーダンスである。図示のように、パスコンなしの場合、インピーダンスは、低周波数では０．０５程度で、周波数が高くなるにしたがって増加し、３．０ＭＨｚ付近でピークを示し、それ以後減少する。パスコンを設けると、インピーダンスは、徐々に増加して３００ｋＨｚ付近で一旦ピークを示した後減少し、１ＭＨｚ付近で一旦下側のピークを示した後増加し、４．０ＭＨｚ付近でピークを示し、それ以後減少する。図２に示すように、ｘ：ｙを５０：５０、７０：３０、８０：２０、９０：１０に変化させるにしたがって、すなわちパスコンの位置をＬＳＩ１０に近づけるにしたがってピークの位置は高周波数側に移動し、ピーク値（インピーダンス）は徐々に小さくなる。図２において、矢印はｘ：ｙの変化に対する変化を示す。このようにパスコンを接続することでインピーダンスは下がるが、この例のように抵抗値が十分に低い場合には、容量とインダクタンスで共振が起き、ある周波数でインピーダンスが高くなるという問題が依然残る。
【０００９】
コンデンサに直列に抵抗を接続したControlled ESR Capacitorと呼ばれるチップコンデンサが知られており、このようなチップコンデンサをパスコンとして使用することが考えられる。
図３は、ＬＳＩおよび電源回路を有する電子機器の構成例を示し、パスコンとしてチップコンデンサを使用した場合の例を示す図である。
【００１０】
図３では、コンデンサ２３と第２電源線２２の間にシリーズ抵抗２４を接続したことが、図１の構成と異なる。コンデンサ２３とシリーズ抵抗２４がチップコンデンサを形成する。また、図３では、図１のｘ：ｙ＝９０：１０の場合を示しており、Ｒ１＝９０ｍΩ、Ｌ１＝４５ｎＨ、Ｒ２＝１０ｍΩ、Ｌ２＝５ｎＨの場合を示している。この場合も、内部電源安定用コンデンサ１６の容量を５０ｎＦとする。
チップコンデンサは、コンデンサ２３の容量値とシリーズ抵抗２４の抵抗値の組み合わせについて複数の種類のものが提供されている。
【００１１】
図４は、図３の構成において、図２と同じ条件で、シリーズ抵抗２４の抵抗値ＥＳＲを１００ｍΩから５００ｍΩに１００ｍΩずつ異ならせた場合の電源回路のインピーダンスの変化をシミュレーションにより求めた結果を示す図である。ＥＳＲ＝０Ωは、シリーズ抵抗２４が無い場合を示す。
【００１２】
Controlled ESR Capacitorと呼ばれるチップコンデンサをパスコンとして使用することにより、言い換えればシリーズ抵抗２４を設けることにより、共振の程度（共振のピーク）が低下し、抵抗値を大きくすると共振しないようになることが判る。
【００１３】
しかしながら、図４に示すように、シリーズ抵抗２４の抵抗値を大きくすると、共振はしないが、全体的にインピーダンスが高くなる。また、Controlled ESR Capacitorと呼ばれるチップコンデンサは、コンデンサ２３の容量値とシリーズ抵抗２４の抵抗値の組み合わせについて複数の種類のものが提供されているが、種類が多くないため、好ましい値のものを選択して使用するのが難しい。また、チップコンデンサは、寄生インダクタンスを有する。
【００１４】
図５は、パスコン２３として使用するチップコンデンサの寄生インダクタンスを考慮した場合の構成例を示す図である。図５も、図１のｘ：ｙ＝９０：１０の場合を示しており、Ｒ１＝９０ｍΩ、Ｌ１＝４５ｎＨ、Ｒ２＝１０ｍΩ、Ｌ２＝５ｎＨの場合を示している。パスコン２３の容量値は５μＦで、抵抗２６の抵抗値は３００ｍΩとする。また、内部電源安定用コンデンサ１６の容量を５０ｎＦとする。
【００１５】
なお、チップコンデンサを使用せずに、図１の構成で、パスコン２３と第２電源線２２の間の配線長を長くし、それによりパスコン２３と第２電源線２２の間に抵抗２６を形成することが考えられる。その場合、配線を長くすると、抵抗だけでなくインダクタンス２７も生じるため、図５のような構成例になる。
【００１６】
図６は、図５の構成において、インダクタンス２７のインダクタンス値ＥＳＬを１０ｎＨ、２０ｎＨ、３０ｎＨ、５０ｎＨ、１００ｎＨに変化させた場合の、インピーダンスの変化をシミュレーションにより求めた結果を示す。ＥＳＬ＝０Ｈは、インダクタンス２７が無い場合を示す。
【００１７】
図６に示すように、インダクタンス２７を設けることにより新たな共振が発生し、そしてインダクタンス２７のインダクタンス値が増加するにしたがって共振のピークが高くなることが判る。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００６−３２８２３号公報
【特許文献２】特開平１０−２９４４２９号公報
【特許文献３】特開２００１−８３２１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
本発明の目的は、Controlled ESR Capacitorと呼ばれるチップコンデンサを使用せずに共振の発生を抑制した低インピーダンスの電源回路と、集積回路と、を有する電子機器を実現することである。
【課題を解決するための手段】
【００２０】
１つの態様では、電子機器は、集積回路と、電源回路と、を有する。集積回路は、直流電源電圧の一方が供給される第１電源端子、直流電源電圧の他方が供給される第２電源端子、第１電源端子に内部抵抗を介して接続される第３電源端子、および第２電源端子に接続される第４電源端子を有する。電源回路は、直流電源、直流電源から第１電源端子に直流電源電圧の一方を供給する第１電源線、直流電源から第２電源端子に直流電源電圧の他方を供給する第２電源線、および第３電源端子と第４電源端子との間に接続されるバイパスコンデンサを有する。
【００２１】
また、１つの態様では、電源回路は、直流電源と、第１電源線と、第２電源線と、バイパスコンデンサと、を有する。第１電源線は、直流電源から集積回路の第１電源端子に直流電源電圧の一方を供給する。第２電源線は、直流電源から集積回路の第２電源端子に直流電源電圧の他方を供給する。バイパスコンデンサは、集積回路内で第１電源端子に内部抵抗を介して接続される集積回路の第３電源端子と集積回路内で第２電源端子に接続される集積回路の第４電源端子との間に接続される。
【００２２】
さらに、１つの態様では、集積回路は、直流電源電圧の一方が供給される第１電源端子と、直流電源電圧の他方が供給される第２電源端子と、第１電源端子に内部抵抗を介して接続される第３電源端子と、第２電源端子に接続される第４電源端子と、を有する。第１電源端子と第３電源端子間に接続される内部抵抗は、可変抵抗である。
【発明の効果】
【００２３】
本発明によれば、共振の発生を抑制した低インピーダンスの電源回路と、集積回路と、を有する電子機器が実現される。
【図面の簡単な説明】
【００２４】
【図１】ＬＳＩおよび電源回路を有する電子機器の構成例を示す図である。
【図２】パスコンの接続位置を変化させた時の電源回路のインピーダンスの変化をシミュレーションにより求めた結果を示す。
【図３】ＬＳＩ、電源回路およびパスコンを有する電源網を有する電子機器の構成例を示し、パスコンとしてチップコンデンサを使用した場合の例を示す図である。
【図４】図３の構成において、図２と同じ条件で、シリーズ抵抗の抵抗値ＥＳＲを１００ｍΩから５００ｍΩに１００ｍΩずつ異ならせた場合の電源回路のインピーダンスの変化をシミュレーションにより求めた結果を示す図である。
【図５】パスコンとして使用するチップコンデンサの寄生インダクタンスを考慮した場合の構成例を示す図である。
【図６】図５の構成において、インダクタンスのインダクタンス値ＥＳＬを１０ｎＨ、２０ｎＨ、３０ｎＨ、５０ｎＨ、１００ｎＨに変化させた場合の、インピーダンスの変化をシミュレーションにより求めた結果を示す。
【図７】第１実施形態の電子機器の構成を示す図である。
【図８】第２実施形態の電子機器の構成を示す図である。
【図９】内部抵抗の回路構成を示す図である。
【図１０】第２実施形態の電子機器のおける電源回路のインピーダンスの変化のシミュレーション結果を示す図である。
【図１１】第２実施形態の場合と、図３の構成で理想的なＥＳＲコントロールチップコンデンサを接続した場合、および図５の構成でインダクタンスが１０ｎＨの場合におけるシミュレーションによるインピーダンスの周波数特性を示す図である。
【発明を実施するための形態】
【００２５】
図７は、第１実施形態の電子機器の構成を示す図である。
第１実施形態の電子機器は、ＬＳＩ３０および電源回路を有する。
【００２６】
ＬＳＩ３０は、内部回路３１と、高電位側電源線３２と、低電位側電源線３３と、第１電源端子３４と、第２電源端子３５と、内部抵抗３６と、第３電源端子３７と、第４電源端子３８と、内部電源安定用コンデンサ３９と、を有する。内部回路３１は、集積回路で形成された部分である。高電位側電源線３２は、内部回路３１の高電位側電源端子（図示せず）と第１電源端子３４との間を接続する。低電位側電源線３３は、内部回路３１の低電位側電源端子（図示せず）と第２電源端子３５および第４電源端子３８との間を接続する。内部抵抗３６は、一方が高電位側電源線３２と第３電源端子３７との間に接続されるＬＳＩ３０内に設けられた抵抗である。第３電源端子３７は、内部抵抗３６の他方に接続される。第４電源端子３８は、低電位側電源線３３に接続される。内部電源安定用コンデンサ３９は、高電位側電源線３２と低電位側電源線３３の間に接続され、内部回路３１に印加される直流電源の電圧を安定化する。内部電源安定用コンデンサ３９は、通常ＬＳＩ３０内の複数個所に設けられるが、ここでは代表して１個のみ示す。内部電源安定用コンデンサ３９の容量値は、ＬＳＩ３０のサイズの制約のため容量値を大きくすることが難しい。第１実施形態におけるＬＳＩ３０は、低電位側電源線３３に接続される第２電源端子３５および第４電源端子３８を有するが、第２電源端子３５および第４電源端子３８は共通化されてもよい。
【００２７】
電源回路は、直流電源４０と、電源網と、パスコン４３と、を有する。電源網は、直流電源４０の正側端子と第１電源端子３４の間に接続される第１電源線４１と、直流電源４０の負側端子と第２電源端子３５の間に接続される第２電源線４２と、を有する。直流電源４０は、第１電源線４１および第２電源線４２を介してＬＳＩ３０に直流電源を供給する。パスコン（バイパスコンデンサ）４３は、ＬＳＩ３０の第３電源端子３７と第４電源端子３８の間に接続される。パスコン４３は、ＬＳＩ３０に近接して、すなわち短い配線長で第３電源端子３７と第４電源端子３８に接続される。第２電源端子３５と第４電源端子３８が共通化されている場合には、パスコン４３は、第３電源端子３７と第２電源端子３５の間に、ＬＳＩ３０に近接して接続される。
【００２８】
以上説明したように、第１実施形態では、ＬＳＩ３０は、高電位側電源線３２に直接および間接に接続される第１電源端子３４および第３電源端子３７を有することが、図１、図３および図５に示したＬＳＩ１０と異なる。また、第１実施形態では、パスコン４３は、ＬＳＩ３０の第１電源端子３４と第２電源端子３５の間ではなく、第３電源端子３７と第４電源端子３８の間に接続されることが、図１、図３および図５に示した電源回路と異なる。第１実施形態の電源回路は、低インピーダンスであり、共振の発生も抑制される。
【００２９】
図８は、第２実施形態の電子機器の構成を示す図である。
第２実施形態の電子機器は、第１実施形態の電子機器を具体化にした実施形態である。
【００３０】
第２実施形態の電子機器は、ＬＳＩ５０および電源回路を有する。
ＬＳＩ５０は、内部回路５１と、高電位側電源線５２と、低電位側電源線５３と、第１電源端子５４と、第２電源端子５５と、内部抵抗５６と、第３電源端子５７と、第４電源端子５８と、内部電源安定用コンデンサ５９と、を有する。内部抵抗５６以外の部分は、第１実施形態と同じなので説明を省略する。また、第２電源端子３５および第４電源端子３８は共通化されてもよい。
【００３１】
図９は、内部抵抗５６の回路構成を示す図である。
内部抵抗５６は、並列に接続されたＮ個のトランジスタＴＲ１、Ｔｒ２、Ｔｒ３、…、ＴｒＮを有する。トランジスタＴＲ１、Ｔｒ２、Ｔｒ３、…、ＴｒＮは、ゲートに制御ビットが印加され、それぞれ制御ビットが「高（１）」の時にオンし、制御ビットが「低（０）」の時にオフする。トランジスタＴＲ１、Ｔｒ２、Ｔｒ３、…、ＴｒＮは、オン時にオン抵抗を呈し、オフ時に抵抗が無限大になる。したがって、制御ビットによりトランジスタＴＲ１、Ｔｒ２、Ｔｒ３、…、ＴｒＮのうちのオンにする個数を制御することにより、抵抗値を変更できる。言い換えれば、内部抵抗５６は、可変抵抗として機能する。なお、制御ビットが印加されない常時オンするトランジスタを設け、そのトランジスタのオン抵抗をベースにして抵抗値を可変にしてもよい。ここでは、内部抵抗５６は４００ｍΩを中心にして抵抗値が可変であるとする。
【００３２】
図８に戻り、電源回路は、直流電源６０と、電源網と、パスコン６３と、を有する。電源網は、直流電源６０の正側端子と第１電源端子５４の間に接続される第１電源線６１と、直流電源６０の負側端子と第２電源端子５５の間に接続される第２電源線６２と、を有する。直流電源６０は、第１電源線６１および第２電源線６２を介してＬＳＩ５０に直流電源を供給する。パスコン（バイパスコンデンサ）６３は、ＬＳＩ５０の第３電源端子５７と第４電源端子５８の間に接続される。
【００３３】
パスコン６３は、ＬＳＩ５０に近接して、すなわち短い配線長で第３電源端子５７と第４電源端子５８に接続される。ここで、第１電源線６１を、パスコン６３と第３電源端子５７の配線長に略等しい部分７０と、それ以外の部分７１とに分ける。例えば、パスコン６３と第３電源端子５７の配線部分、および第１電源線６１の部分７０は、ＬＳＩ５０およびパスコン６３が装着されるプリント基板の表面層に設けられる配線部分である。第１電源線６１の部分７１は、プリント基板の内部の電源配線層であり、ビアを介してプリント基板の表面層に接続される。
【００３４】
パスコン６３と第３電源端子５７の配線部分の線幅と第１電源線６１の部分７０の線幅を合わせた合計線幅は、配線ルールの関係で制限される。ここで、合計線幅により生じる抵抗をＲ２とし、その抵抗値もＲ２で表し、合計線幅により生じるインダクタンスをＬ２とし、そのインダクタンス値もＬ２で表すとする。合計線幅を、第１電源線６１の部分７０の線幅とパスコン６３の配線幅にｍ：（１−ｍ）（ｍは１から０の値）分割すると仮定する。第１電源線６１の部分７０により生じる抵抗の抵抗値Ｒ３およびインダクタンスＬ３のインダクタンス値をＲ３およびＬ３とする。また、パスコン６３と第３電源端子５７の配線により生じる抵抗Ｒ４の抵抗値およびインダクタンスＬ４のインダクタンス値をＲ４およびＬ４とする。この場合、Ｒ２＝Ｒ３＋Ｒ４、Ｌ２＝Ｌ３＋Ｌ４、１／Ｒ３：１／Ｒ４＝１／Ｌ３：１／Ｌ４＝ｍ：（１−ｍ）である。さらに、第１電源線６１の部分７１により生じる抵抗Ｒ１の抵抗値およびインダクタンスＬ１のインダクタンス値をＲ３およびＬ３とする。
【００３５】
ここで、図３に示した例と同様に、Ｒ１＝９０ｍΩ、Ｌ１＝４５ｎＨ、Ｒ２＝１０ｍΩ、Ｌ２＝５ｎＨとし、パスコン６３の容量値を５μＦとする。さらに、内部抵抗５６を抵抗値４００ｍΩに、内部電源安定用コンデンサ５９の容量値を５０ｎＦに設定した上で、上記のｍを１から０．１まで変化させた時の周波数に対する電源供給のインピーダンスの変化をシミュレーションにより求めた。
【００３６】
図１０は、第２実施形態の電子機器のおける電源供給のインピーダンスの変化のシミュレーション結果を示す図である。
ｍ＝１がパスコンなしの時であり、ｍを小さくし、パスコン６３の配線幅の割合を高くするにしたがって、ＤＣの抵抗増加がほとんどなしに、共振の発生を抑制できることが判る。
【００３７】
図１１は、第２実施形態の場合と、図３の構成で理想的なＥＳＲコントロールチップコンデンサを接続した場合、および図５の構成でインダクタンスが１０ｎＨの場合におけるシミュレーションによるインピーダンスの周波数特性を示す図である。
【００３８】
図１１において、Ａが第２実施形態の場合の特性を、Ｂが図３の構成で理想的なＥＳＲコントロールチップコンデンサを接続した場合の特性を、Ｃが図５の構成でインダクタンスが１０ｎＨの場合の特性を、それぞれ示す。ここで、理想的なＥＳＲコントロールチップコンデンサは、図５の例でインダクタンス２７のインダクタンス値が０ｎＨの場合で、図３の５μＦのコンデンサ２３に３００ｍΩの抵抗２６が直接に接続されたものに相当する。
【００３９】
図１１において、Ｂで示すように、理想的なＥＳＲコントロールチップコンデンサを用いれば、ＤＣの抵抗増加がほとんどなしに、共振の発生を抑制できるが、Ｃで示すように、わずか１０ｎＨのインダクタンスが付くだけで共振が生じる。これに対して、Ａで示すように、第２実施形態によれば、Ｂに比べて若干のインピーダンスの増加はあるが、共振は生じていないことが判る。
【００４０】
さらに、第２実施形態によれば、内部抵抗５６は、可変抵抗であり、ＬＳＩ５０の製造後に内部抵抗５６の抵抗値を設定することにより、常にＡで示す特性が得られるという利点もある。
【００４１】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものである。特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【符号の説明】
【００４２】
３０    ＬＳＩ（集積回路）
３１    内部回路
３２    高電位側電源線
３３    低電位側電源線
３４    第１電源端子
３５    第２電源端子
３６    内部抵抗
３７    第３電源端子
３８    第４電源端子
３９    内部電源安定用コンデンサ
４０    直流電源
４１    第１電源線
４２    第２電源線
４３    パスコン４３
【図１】
2017175371.tif 000003
【図２】
2017175371.tif 000004
【図３】
2017175371.tif 000005
【図４】
2017175371.tif 000006
【図５】
2017175371.tif 000007
【図６】
2017175371.tif 000008
【図７】
2017175371.tif 000009
【図８】
2017175371.tif 000010
【図９】
2017175371.tif 000011
【図１０】
2017175371.tif 000012
【図１１】
2017175371.tif 000013