(57)【要約】【課題】系統電源による負荷へ電流の流れとは逆向きの電流を確実に抑止できかつ簡易で安価な逆潮抑止装置を提供する【解決手段】逆潮流抑止装置が、負荷側第１端子に一端が接続されかつ電源側第１端子に他端が接続されており、電源電圧が第１の極性であるとき電源側第２端子の電位によりオンとされるとともに、電源電圧が第２の極性であるときオフとされ、かつ、オフ時に電源電圧による電流方向のみを導通可能とする整流手段を具備する第１スイッチング素子と、負荷側第２端子に一端が接続されかつ電源側第２端子に他端が接続されており、電源電圧が第２の極性であるとき電源側第２端子の電位によりオンとされるとともに、電源電圧が第１の極性であるときオフとされ、かつ、オフ時に電源電圧による電流方向のみを導通可能とする整流手段を具備する第２スイッチング素子とを有する。【選択図】図１
2017175678.tif 000002
【特許請求の範囲】
【請求項１】
電源と負荷の間に接続される逆潮流抑止装置において、
負荷側第１端子（Ｔ３）に一端（Ｄ）が接続されかつ電源側第１端子（Ｔ１）に他端（Ｓ）が接続されており、電源電圧が第１の極性であるとき電源側第２端子（Ｔ２）の電位により駆動端（Ｇ）が駆動されてオンとされるとともに、電源電圧が第２の極性であるときオフとされ、かつ、オフ時に電源電圧による電流方向のみを導通可能とする整流手段を具備する第１スイッチング素子（Ｑ１）と、
負荷側第２端子（Ｔ４）に一端（Ｄ）が接続されかつ電源側第２端子（Ｔ２）に他端（Ｓ）が接続されており、電源電圧が第２の極性であるとき電源側第２端子（Ｔ２）の電位により駆動端（Ｇ）が駆動されてオンとされるとともに、電源電圧が第１の極性であるときオフとされ、かつ、オフ時に電源電圧による電流方向のみを導通可能とする整流手段を具備する第２スイッチング素子（Ｑ２）と、を有することを特徴とする逆潮流抑止装置。
【請求項２】
前記第１スイッチング素子（Ｑ１）及び前記第２スイッチング素子（Ｑ２）がそれぞれ具備する前記整流手段が、各スイッチング素子がＭＯＳＦＥＴである場合に備わる寄生ダイオードであることを特徴とする請求項１に記載の逆潮流抑止装置。
【請求項３】
前記第１スイッチング素子（Ｑ１）及び前記第２スイッチング素子（Ｑ２）がそれぞれ具備する前記整流手段が、各スイッチング素子に並列接続されたダイオードであることを特徴とする請求項１に記載の逆潮流抑止装置。
【請求項４】
前記第１スイッチング素子（Ｑ１）又は前記第２スイッチング素子（Ｑ２）がそれぞれオンとされる際に、各スイッチング素子の他端（Ｓ）と駆動端（Ｇ）の間に印加される電圧を一定とするために接続された定電圧素子（Ｚ１、Ｚ２）をそれぞれ有することを特徴とする請求項１〜３のいずれかに記載の逆潮流抑止装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分散型発電装置等の負荷から系統電源等の電源への逆潮流を抑止するために電源と負荷との間に接続される逆潮流抑止装置に関する。
【背景技術】
【０００２】
自然エネルギーを利用した直流発電装置や交流発電機などの分散型発電装置は、買電等の逆潮流を認められていない場合がある。この場合、系統電源と分散型発電装置を完全に切り離した独立方式と、不足分を系統電源から補充するために分散型発電装置と系統電源の間に系統連系インバータを設置して系統連系する方式とがある。独立方式は、単独で交流電源を作成して使用するために、操作性や電源の不安定性に問題がある。この点で、系統連系する方式が望ましい。
【０００３】
系統連系する場合に電源への逆潮流を抑止するために、系統電源と分散型発電装置の間に逆潮流抑止装置を設置するか、又は、系統連系インバータに逆潮流抑止装置が備えられている。従来技術としては、例えば特許文献１〜５がある。特許文献１では、逆潮流の向きの電流発生を電流トランスにより検知することに応じて系統電源と接続しているリレーを遮断する電源監視装置が開示されている。特許文献２では、交流電圧入力側と出力側の間に直列に接続された２つの逆相動作するスイッチング素子をオンオフ制御することにより交流電圧により流れる電流と逆方向の電流を遮断する逆潮流防止手段が開示されている。特許文献３では、単相三線式の系統連系するパワーコンディショナーにおいて、系統電源の停電時に分散型電源及びインバータが連系したまま単独運転することを防止するために、系統電源とインバータの各々の電圧周波数を比較し判定することにより単独運転状態を検出してインバータを停止させることが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２３３０６１号公報
【特許文献２】特開２００４−１５９２７８号公報
【特許文献３】特開２０１５−２１１５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の系統連系インバータに備わる逆潮流抑止装置は、複雑なマイクロコンピュータ制御が必要であった。また、比較的簡易な構成の逆潮流抑止装置であっても、駆動するための別電源が必要であった。分散型発電装置がますます普及しつつある状況では、できるだけ簡易で低コストの逆潮流抑止装置が要望されている。
【０００６】
また、系統電源に対し多数の分散型発電装置を同時に連系させた場合、相互干渉により逆潮流抑止装置の効果が低下する（例えば、単独運転の検出の遅れは不検出等）という問題がある。
【０００７】
以上の問題点に鑑み本発明の目的は、負荷から電源への逆潮流を確実に抑止できるとともに簡易で安価な逆潮抑止装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するべく、本発明は、以下の構成を提供する。なお、括弧内の符号は、後述する図面中の符号であり参考のために付するものである。
【０００９】
本発明による態様は、電源と負荷の間に接続される逆潮流抑止装置において、
負荷側第１端子（Ｔ３）に一端（Ｄ）が接続されかつ電源側第１端子（Ｔ１）に他端（Ｓ）が接続されており、電源電圧が第１の極性であるとき電源側第２端子（Ｔ２）の電位により駆動端（Ｇ）が駆動されてオンとされるとともに、電源電圧が第２の極性であるときオフとされ、かつ、オフ時に電源電圧による電流方向のみを導通可能とする整流手段を具備する第１スイッチング素子（Ｑ１）と、
負荷側第２端子（Ｔ４）に一端（Ｄ）が接続されかつ電源側第２端子（Ｔ２）に他端（Ｓ）が接続されており、電源電圧が第２の極性であるとき電源側第２端子（Ｔ２）の電位により駆動端（Ｇ）が駆動されてオンとされるとともに、電源電圧が第１の極性であるときオフとされ、かつ、オフ時に電源電圧による電流方向のみを導通可能とする整流手段を具備する第２スイッチング素子（Ｑ２）と、を有することを特徴とする。
【００１０】
上記態様において、前記第１スイッチング素子（Ｑ１）及び前記第２スイッチング素子（Ｑ２）がそれぞれ具備する前記整流手段は、各スイッチング素子がＭＯＳＦＥＴである場合に備わる寄生ダイオードとすることができる。
【００１１】
上記態様において、前記第１スイッチング素子（Ｑ１）及び前記第２スイッチング素子（Ｑ２）がそれぞれ具備する前記整流手段は、各スイッチング素子に並列接続されたダイオードとすることができる。
【００１２】
上記態様において、前記第１スイッチング素子（Ｑ１）又は前記第２スイッチング素子（Ｑ２）がそれぞれオンとされる際に、各スイッチング素子の他端（Ｓ）と駆動端（Ｇ）の間に印加される電圧を一定とするために接続された定電圧素子（Ｚ１、Ｚ２）をそれぞれ有することができる。
【発明の効果】
【００１３】
本発明による逆潮流抑止装置は、電源と負荷との間の２本の伝送ラインの各々に対し、互いに逆極性で動作するように接続された第１と第２のスイッチング素子を有する。第１のスイッチング素子及び第２のスイッチング素子の各々は、自身が接続されていない伝送ラインの電源側端子の電位により駆動されてオンとなることができる。すなわち第１と第２のスイッチング素子は、電源電圧の極性の切換により交互にオンオフされる。第１及び第２のスイッチング素子は、それぞれのオフ時における電源電圧に対して順方向の電流のみを導通させることができる整流手段を備えている。
【００１４】
この装置では、電源電圧に対して逆方向となる電流は、いずれか一方のスイッチング素子がオフでありかつその整流手段の逆方向となることによって確実に阻止される。これにより、負荷から系統電源への逆潮流が抑止される。
【００１５】
また、この装置は、電源電圧により直接駆動されるので、装置用電源は不要である。さらに、構成が極めて簡易であるので、安価に実施できる。
【００１６】
また、この装置により、系統電源に多数の負荷（系統連系インバータ及び分散型発電装置）が接続されている場合においても、各負荷から系統電源への逆潮流が確実に阻止されるので、負荷同士の相互干渉を確実に防止することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明による逆潮流抑止装置における回路の一構成例を示す概略図である。
【図２】図２（ａ）（ｂ）は、図１に示した構成例１の動作説明図である。
【図３】図３（ａ）（ｂ）は、構成例２の動作説明図である。
【図４】図４は、本発明による逆潮流抑止装置における回路の別の構成例を示す概略図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照しつつ、本発明による逆潮流抑止装置の実施形態について詳細に説明する。
【００１９】
（１）基本構成について
図１は、本発明による逆潮流抑止装置における回路の構成例（構成例１）を示す概略図である。本構成例を用いて本装置の基本構成を説明する。
【００２０】
電源側端子Ｔ１（電源側第１端子）と電源側端子Ｔ２（電源側第２端子）の間に電源ＰＳからの入力電圧が印加される。電源ＰＳは典型的には交流電源であり、特に商用系統電源を想定して説明するが、これに限定しない。
【００２１】
負荷側端子Ｔ３（負荷側第１端子）と負荷側端子Ｔ４（負荷側第２端子）の間に出力電圧が出力され、負荷ＬＤに印加される。すなわち、本装置は、電源ＰＳと負荷ＬＤとを接続する２本の電流路である伝送ラインＬ１、Ｌ２上に設けられる。負荷ＬＤは、電源ＰＳが系統電源の場合、系統連系インバータ（さらに分散型発電装置を接続）である。１つの電源ＰＳに対して複数の負荷ＬＤが接続される場合、複数の本装置が、電源ＰＳと各負荷との間に並列に設置される。
【００２２】
電源側端子Ｔ１と負荷側端子Ｔ３の間の伝送ラインＬ１上には、第１スイッチング素子Ｑ１が挿入接続されている。本例の第１スイッチング素子Ｑ１は、ｎチャネル型ＭＯＳＦＥＴ（以下「ＦＥＴＱ１」と称する）である。ＦＥＴＱ１のドレインは負荷側端子Ｔ３に接続され、ソースは電源側端子Ｔ１に接続されている。ＦＥＴＱ１の駆動端であるゲートは抵抗Ｒ１を介して電源側端子Ｔ２に接続されている。
【００２３】
ＦＥＴＱ１のゲート・ソース間には、電圧制限素子であるツェナーダイオードＺ１が挿入され、アノードがソースにカソードがゲートに接続されている。ＦＥＴＱ１のゲート・ソース間には、ツェナーダイオードＺ１の両端間と同じ電圧が印加される。ツェナーダイオードＺ１には、電源側端子Ｔ１と電源側端子Ｔ２の間の電圧が、抵抗Ｒ１とツェナーダイオードＺ１にほぼ分圧されて印加される。ツェナーダイオードＺ１は、ＦＥＴＱ１のゲート・ソース間に印加される電圧を一定とし上限を制限する定電圧素子である。
【００２４】
電源側端子Ｔ２と負荷側端子Ｔ４の間の伝送ラインＬ２上には、第２スイッチング素子Ｑ２が挿入されている。第１スイッチング素子Ｑ１と同じくｎチャネル型ＭＯＳＦＥＴ（以下「ＦＥＴＱ２」と称する）である。ＦＥＴＱ２のドレインは負荷側端子Ｔ４に接続され、ソースは電源側端子Ｔ２に接続されている。ＦＥＴＱ２の駆動端であるゲートは抵抗Ｒ２を介して電源側端子Ｔ１に接続されている。
【００２５】
ＦＥＴＱ２のゲート・ソース間には、電圧制限素子であるツェナーダイオードＺ２が挿入され、アノードがソースにカソードがゲートに接続されている。ＦＥＴＱ２のゲート・ソース間には、ツェナーダイオードＺ２の両端間と同じ電圧が印加される。ツェナーダイオードＺ２には、電源側端子Ｔ１と電源側端子Ｔ２の間の電圧が、抵抗Ｒ２とツェナーダイオードＺ２にほぼ分圧されて印加される。ツェナーダイオードＺ２は、ＦＥＴＱ２のゲート・ソース間に印加される電圧を一定とし上限を制限する定電圧素子である。
【００２６】
（２）基本構成の動作について
図２（ａ）（ｂ）は、図１に示した構成例１の回路を電源ＰＳと負荷ＬＤに接続したときの動作説明図である。電源ＰＳは交流とする。電源側端子Ｔ１と電源側端子Ｔ２間の電圧の極性を黒矢印で示す。伝送ライン上の電流の流れを白矢印で示す。
【００２７】
図２（ａ）は、電源側端子Ｔ１と電源側端子Ｔ２間の電圧の極性が、電源側端子Ｔ１が高電位（＋Ｖ）、電源側端子Ｔ２が低電位（−Ｖ）のときである。これは交流電圧の正の半サイクルの期間に相当する。なお、＋Ｖ、−Ｖは特定の値を示すものではなく、電源電圧を印加される電源側端子Ｔ１、Ｔ２の相対的な電位の高低を示している。
【００２８】
この正サイクル期間では、電源側端子Ｔ１に対して電源側端子Ｔ２が低電位であるので、ｎチャネル型であるＦＥＴＱ１はオフとなる。しかしながら、ＦＥＴＱ１は、整流手段である寄生ダイオードを備えているので、オフであってもソースからドレインへ電流が導通することができる。そして、電源電圧による電流が、伝送ラインＬ１上を電源ＰＳから負荷ＬＤへ流れる。
【００２９】
一方、電源側端子Ｔ２に対して電源側端子Ｔ１が高電位であるので、ｎチャネル型であるＦＥＴＱ２は、電源側端子Ｔ１の電位が抵抗Ｒ２を介して駆動端であるゲートに印加されてオンとなる。正確には、電源側端子Ｔ２と電源側端子Ｔ１間の電圧が分圧されてＦＥＴＱ２のゲート・ソース間に印加され、オンとなる。そして、電源電圧による電流が、伝送ラインＬ２上を負荷ＬＤから電源ＰＳへ流れる。
【００３０】
この正サイクル期間において、負荷ＬＤから電源ＰＳへの逆潮流となる電流（白矢印の逆方向）は、ＦＥＴＱ１がオフしておりかつＦＥＴＱ１の寄生ダイオードが逆方向なので、流れることができない。これにより、正サイクル期間における逆潮流が確実に抑止される。
【００３１】
図２（ｂ）は、電源側端子Ｔ１と電源側端子Ｔ２間の電圧の極性が、図２（ａ）とは逆極性であり、電源側端子Ｔ１が低電位（−Ｖ）、電源側端子Ｔ２が高電位（＋Ｖ）のときである。これは交流電圧の負の半サイクルの期間に相当する。
【００３２】
この負サイクル期間では、電源側端子Ｔ２に対して電源側端子Ｔ１が低電位であるので、ｎチャネル型であるＦＥＴＱ２はオフとなる。しかしながら、ＦＥＴＱ２は、整流手段である寄生ダイオードを備えているので、オフであってもソースからドレインへ電流が導通することができる。そして、電源電圧による電流が、伝送ラインＬ２上を電源ＰＳから負荷ＬＤへ流れる。
【００３３】
一方、電源側端子Ｔ１に対して電源側端子Ｔ２が高電位であるので、ｎチャネル型であるＦＥＴＱ１は、電源側端子Ｔ２の電位が抵抗Ｒ１を介して駆動端であるゲートに印加されてオンとなる。正確には、電源側端子Ｔ２と電源側端子Ｔ１間の電圧が分圧されてＦＥＴＱ１のゲート・ソース間に印加され、オンとなる。そして、電源電圧による電流が、伝送ラインＬ１上を負荷ＬＤから電源ＰＳへ流れる。
【００３４】
この負サイクル期間において、負荷ＬＤから電源ＰＳへの逆潮流となる電流（白矢印の逆方向）は、ＦＥＴＱ２がオフしておりかつＦＥＴＱ２の寄生ダイオードが逆方向なので、流れることができない。これにより、負サイクル期間における逆潮流が確実に抑止される。
【００３５】
（３）構成例２の動作について
図３（ａ）（ｂ）は、図１に示した構成例１のＦＥＴをｐチャネル型ＭＯＳＦＥＴとした場合の構成例２を、図２と同じく交流電源ＰＳと負荷ＬＤに接続したときの動作説明図である。
【００３６】
図３（ａ）の正の半サイクルでは、電源側端子Ｔ１に対して電源側端子Ｔ２が低電位であるので、ｐチャネル型であるＦＥＴＱ１はオンとなる。そして、電源電圧による電流が、伝送ラインＬ１上を電源ＰＳから負荷ＬＤへ流れる。
【００３７】
一方、ＦＥＴＱ２はオフとなるが、寄生ダイオードを備えているのでオフであってもドレインからソースへ電流が導通することができる。よって、電源電圧による電流が、伝送ラインＬ２上を負荷ＬＤから電源ＬＤへ流れる。
【００３８】
この正サイクル期間において、負荷ＬＤから電源ＰＳへの逆潮流となる電流（白矢印の逆方向）は、ＦＥＴＱ２がオフしておりかつＦＥＴＱ２の寄生ダイオードが逆方向なので、流れることができない。これにより、正サイクル期間における逆潮流が確実に抑止される。
【００３９】
図３（ｂ）の負の半サイクルでは、電源側端子Ｔ２に対して電源側端子Ｔ１が低電位であるので、ｐチャネル型であるＦＥＴＱ１はオフとなるが、寄生ダイオードを備えているのでオフであってもドレインからソースへ電流が導通することができる。よって、伝送ラインＬ１上を負荷ＬＤから電源ＰＳへ流れる。
【００４０】
一方、電源側端子Ｔ２に対して電源側端子Ｔ１が低電位であるので、ｐチャネル型であるＦＥＴＱ２はオンとなる。そして、電源側端子Ｔ１は電源側端子Ｔ２に対して低電位であるので、電源電圧による順方向電流が、伝送ラインＬ２上を電源ＰＳから負荷ＬＤへ流れる。
【００４１】
この期間において、負荷ＬＤから電源ＰＳへの逆潮流となる電流（白矢印の逆方向）は、ＦＥＴＱ１がオフしておりかつＦＥＴＱ１の寄生ダイオードが逆方向なので、流れることができない。これにより、負サイクル期間における逆潮流が確実に抑止される。
【００４２】
（４）他の構成について
図４は、本発明による逆潮流抑止装置における回路のさらに別の構成例（構成例３）を示す概略図である。
【００４３】
構成例３では、構成例１に対して２つのダイオードＤ１、Ｄ２を付加した構成である。ダイオードＤ１は、ＦＥＴＱ１のドレイン・ソース間の電流路に並列接続され、アノードがソースに、カソードがドレインに接続されている。このダイオードＤ１の順方向は、ＦＥＴＱ１の寄生ダイオードのそれと同じである。ダイオードＤ１は、寄生ダイオードと同じ役割を果たすものなので、必須ではない。しかしながら、寄生ダイオードは若干抵抗が大きい場合があるので、ダイオードＤ１を設けることが好適である。ダイオードＤ１を設ける場合には、ダイオードＤ１が優先的な電流路となるように、寄生ダイオードより電圧降下の小さいダイオード（例えばショットキーバリアダイオード等）を用いる。ＦＥＴＱ２に並列接続したダイオードＤ２についても同様である。
【００４４】
なお、第１スイッチング素子及び第２スイッチング素子として、ＭＯＳＦＥＴ以外の素子、例えばＪＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ等を用いる場合は、ダイオードＤ１、Ｄ２が必須となる。
【００４５】
以上では、電源ＰＳを交流電源として説明したが、本発明は、電源ＰＳが直流であっても同様に機能することができる。その場合は、例えば構成例１の回路であれば、電源ＰＳの電圧極性に応じて図２（ａ）又は図２（ｂ）の状態が維持されることになる。
【００４６】
以上、本発明の実施形態を幾つかの構成例について説明したが、本発明の実施形態はこれらに限定されるものではない。本発明の基本構成の原理に従う限り、本発明の範囲に含まれるものである。
【符号の説明】
【００４７】
ＰＳ  電源
ＬＤ  負荷
Ｔ１、Ｔ２  電源側端子
Ｔ３、Ｔ４  負荷側端子
Ｑ１  第１スイッチング素子
Ｑ２  第２スイッチング素子
Ｒ１、Ｒ２  抵抗
Ｚ１、Ｚ２  ツェナーダイオード
Ｄ１、Ｄ２  ダイオード
【図１】
2017175678.tif 000003
【図２】
2017175678.tif 000004
【図３】
2017175678.tif 000005
【図４】
2017175678.tif 000006