(57)【要約】【課題】複数の入出力ポートを有し、ポート間で電力伝送が可能であるとともに、比較的簡易な制御で不要な電力伝送を抑制し得る電力変換回路を提供する。【解決手段】ハーフブリッジ回路２６と、ハーフブリッジ回路２６を挟むように左右にそれぞれ形成される、ハーフブリッジ回路２６に少なくとも一端が接続された第１の巻線が巻回されたギャップ無しコア２２、及びハーフブリッジ回路２６に少なくとも一端が接続された第２の巻線が巻回されたギャップ有りコア２４とを有する基板２０が左右互い違いとなるように複数個積層される。積層方向に隣接する２つのハーフブリッジ回路間で絶縁型ＤＣ／ＤＣコンバータあるいは非絶縁型ＤＣ／ＤＣコンバータを構成する。【選択図】図７
2017212806.tif 000002
【特許請求の範囲】
【請求項１】
ハーフブリッジ回路と、
ハーフブリッジ回路を挟むように左右にそれぞれ形成される、ハーフブリッジ回路に少なくとも一端が接続された第１の巻線が巻回されたギャップ無しコア、及びハーフブリッジ回路に少なくとも一端が接続された第２の巻線が巻回されたギャップ有りコアと、
を有する基板が左右互い違いとなるように複数個積層され、積層方向に隣接する２つのハーフブリッジ回路間で絶縁型ＤＣ／ＤＣコンバータあるいは非絶縁型ＤＣ／ＤＣコンバータを構成する電力変換回路。
【請求項２】
請求項１に記載の電力変換回路において、
積層方向に隣接する第１の巻線及び第２の巻線の両端がそれぞれのハーフブリッジ回路に接続され、第１の巻線及び第２の巻線が隣接する２つのハーフブリッジ回路を磁気結合するトランスとして動作し、隣接する２つのハーフブリッジ回路間で絶縁型ＤＣ／ＤＣコンバータを構成する電力変換回路。
【請求項３】
請求項２に記載の電力変換回路において、
ハーフブリッジ回路は、
端子間に接続された第１のコンデンサと、
第１のコンデンサに並列接続される、互いに直列された２つの半導体スイッチと、
２つの半導体スイッチに並列接続される、互いに直列された第２及び第３のコンデンサと、
を備え、
第１の巻線の一端は、積層方向に隣接する第１及び第２のハーフブリッジ回路のうちの第１のハーフブリッジ回路の２つの半導体スイッチの中点に接続され、他端は第１のハーフブリッジ回路の第２及び第３のコンデンサの中点に接続され、第２の巻線の一端は第２のハーフブリッジ回路の２つの半導体スイッチの中点に接続され、他端は第２のハーフブリッジ回路の第２及び第３のコンデンサの中点に接続される電力変換回路。
【請求項４】
請求項２，３のいずれかに記載の電力変換回路において、
積層方向に隣接する２つのハーフブリッジ回路間の位相差を制御する制御回路
を備える電力変換回路。
【請求項５】
請求項１に記載の電力変換回路において、
積層方向に隣接する第１の巻線及び第２の巻線の他端はそれぞれのハーフブリッジ回路に接続されず、第１の巻線の他端及び第２の巻線の他端は第１の層間接続線で互いに接続され、かつ、隣接する２つのハーフブリッジ回路の負極母線は第２の層間接続線で互いに接続され、第１の巻線及び第２の巻線が隣接する２つのハーフブリッジ回路を接続するリアクトルとして動作し、隣接する２つのハーフブリッジ回路間で非絶縁型ＤＣ／ＤＣコンバータを構成する電力変換回路。
【請求項６】
請求項５に記載の電力変換回路において、
ハーフブリッジ回路は、
端子間に接続された第１のコンデンサと、
第１のコンデンサに並列接続される、互いに直列された２つの半導体スイッチと、
２つの半導体スイッチに並列接続される、互いに直列された第２及び第３のコンデンサと、
を備え、
第１の巻線の一端は、積層方向に隣接する第１及び第２のハーフブリッジ回路のうちの第１のハーフブリッジ回路の２つの半導体スイッチの中点に接続され、第２の巻線の一端は第２のハーフブリッジ回路の２つの半導体スイッチの中点に接続され、第１の巻線及び第２の巻線の他端は層間接続線で互いに接続される電力変換回路。
【請求項７】
請求項１に記載の電力変換回路において、
ハーフブリッジ回路は、
端子間に接続された第１のコンデンサと、
第１のコンデンサに並列接続される、互いに直列された２つの半導体スイッチと、
２つの半導体スイッチに並列接続される、互いに直列された第２及び第３のコンデンサと、
を備え、
複数個積層される各基板は、
第１の巻線及び第２の巻線の一端がハーフブリッジ回路の２つの半導体スイッチの中点に接続され、第１の巻線及び第２の巻線の他端が第２及び第３のコンデンサの中点に接続される第１の回路構成と、
第１の巻線及び第２の巻線の一端がハーフブリッジ回路の２つの半導体スイッチの中点に接続され、第１の巻線及び第２の巻線の他端のいずれか一方が第２及び第３のコンデンサの中点に接続され、いずれか他方がハーフブリッジ回路に接続されない第２の回路構成と、
第１の巻線及び第２の巻線の一端がハーフブリッジ回路の２つの半導体スイッチの中点に接続され、第１の巻線及び第２の巻線の他端が第２及び第３のコンデンサの中点に接続されない第３の回路構成
のいずれかである電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力変換回路に関する。
【背景技術】
【０００２】
従来から、磁気結合リアクトルを利用した電力変換回路が提案されている。
【０００３】
特許文献１には、両側フルブリッジ回路の正負極間と、トランス両側巻線のセンタータップに直流ポートが存在し、１つの回路に合計４つの直流ポートを生成でき、かつ左右のポート間で絶縁された電力伝送が可能なマルチポート回路構成が記載されている。１次側変換回路と２次側変換回路はトランスで磁気結合され、１次側変換回路内の２つの入出力ポートはリアクトルで電気的に接続され、２次側変換回路内の２つの入出力ポートもリアクトルで電気的に接続される。１次側変換回路内及び２次側変換回路内の２つの入出力ポート間の非絶縁電力伝送は、それぞれブリッジ回路を構成する半導体スイッチのオン時間（時比率：デューティ）により制御され、１次側変換回路と２次側変換回路の間の絶縁電力伝送は、両変換回路間の位相差により制御される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１９３７１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、近年において、ハイブリッド自動車やプラグインハイブリッド自動車等では、燃費改善を目的とした入出力の多様化や、電源モジュール化及び共通化による冗長性向上とコスト削減が求められている。具体的には、１２Ｖ系補機に加えて電流ストレスが相対的に小さい４８Ｖ系補機や、太陽光、熱電変換などの各種発電デバイスの搭載による燃費改善、自動運転等を考慮した冗長性向上と部品共有化、定格電圧・電力の異なる車種間での部品共有化等であり、多様な入出力を有する電源システムを、任意にかつ冗長性良く形成することのできる回路構成が求められている。
【０００６】
従来のマルチポート回路において、３つ以上のフルブリッジ回路で１つのトランスコアを共通し、相互に励磁しあう構成とすることで、４ポート以上の多入出力電源システムを構成することができる。但し、１つのフルブリッジ回路で励磁された磁束が、トランスコアを共有するその他複数のフルブリッジ回路の巻線に起電圧を生成するので、どれか１つのフルブリッジ回路間の位相差をずらすと、その他複数のフルブリッジ回路間で同時に電力が伝送されてしまう問題がある。
【０００７】
図１７は、回路１〜回路４の合計４つのフルブリッジ回路が、トランスコアを共有して相互に励磁しあう回路構成を示す。図において、破線Ａは４つの回路でトランスコアを共有していることを示す。
【０００８】
また、図１８は、図１７の回路構成における回路１〜回路４のトランス巻線両端電圧を示す。図１８（ａ）は回路１のトランス巻線両端電圧、図１８（ｂ）は回路２のトランス巻線両端電圧、図１８（ｃ）は回路３のトランス巻線両端電圧、図１８（ｄ）は回路４のトランス巻線両端電圧を示す。各回路間の位相差を制御することでトランス両端子間に電位差を生成し電力を伝送する。例えば、回路２の位相を回路１に対して進めると、回路１と回路２との間で電力を伝送することができるが、同時に、回路２と回路３、回路２と回路４との間にも位相差が生じてしまうため、回路２から回路１，３，４に向けて同時に電力が伝送されてしまう。
【０００９】
このような同時電力伝送を抑制するためには、合計ｎ個のフルブリッジ回路間の位相差（ｎ−１）個を同時に変調させる必要があるが、制御が複雑になるとともに、不要な電力伝送が生じると効率が低下してしまう。
【００１０】
本発明の目的は、複数の入出力ポートを有し、ポート間で電力伝送が可能であるとともに、比較的簡易な制御で不要な電力伝送を抑制し得る電力変換回路を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、ハーフブリッジ回路と、ハーフブリッジ回路を挟むように左右にそれぞれ形成される、ハーフブリッジ回路に少なくとも一端が接続された第１の巻線が巻回されたギャップ無しコア、及びハーフブリッジ回路に少なくとも一端が接続された第２の巻線が巻回されたギャップ有りコアとを有する基板が左右互い違いとなるように複数個積層され、積層方向に隣接する２つのハーフブリッジ回路間で絶縁型ＤＣ／ＤＣコンバータあるいは非絶縁型ＤＣ／ＤＣコンバータを構成する電力変換回路である。
【００１２】
本発明の１つの実施形態では、積層方向に隣接する第１の巻線及び第２の巻線の両端がそれぞれのハーフブリッジ回路に接続され、第１の巻線及び第２の巻線が隣接する２つのハーフブリッジ回路を磁気結合するトランスとして動作し、隣接する２つのハーフブリッジ回路間で絶縁型ＤＣ／ＤＣコンバータを構成する。
【００１３】
本発明の他の実施形態では、ハーフブリッジ回路は、端子間に接続された第１のコンデンサと、第１のコンデンサに並列接続される、互いに直列された２つの半導体スイッチと、２つの半導体スイッチに並列接続される、互いに直列された第２及び第３のコンデンサと、を備え、第１の巻線の一端は、積層方向に隣接する第１及び第２のハーフブリッジ回路のうちの第１のハーフブリッジ回路の２つの半導体スイッチの中点に接続され、他端は第１のハーフブリッジ回路の第２及び第３のコンデンサの中点に接続され、第２の巻線の一端は第２のハーフブリッジ回路の２つの半導体スイッチの中点に接続され、他端は第２のハーフブリッジ回路の第２及び第３のコンデンサの中点に接続される。
【００１４】
本発明のさらに他の実施形態では、積層方向に隣接する２つのハーフブリッジ回路間の位相差を制御する制御回路を備える。
【００１５】
本発明のさらに他の実施形態では、積層方向に隣接する第１の巻線及び第２の巻線の他端はそれぞれのハーフブリッジ回路に接続されず、第１の巻線の他端及び第２の巻線の他端は第１の層間接続線で互いに接続され、かつ、隣接する２つのハーフブリッジ回路の負極母線は第２の層間接続線で互いに接続され、第１の巻線及び第２の巻線が隣接する２つのハーフブリッジ回路を接続するリアクトルとして動作し、隣接する２つのハーフブリッジ回路間で非絶縁型ＤＣ／ＤＣコンバータを構成する。
【００１６】
本発明のさらに他の実施形態では、ハーフブリッジ回路は、端子間に接続された第１のコンデンサと、第１のコンデンサに並列接続される、互いに直列された２つの半導体スイッチと、２つの半導体スイッチに並列接続される、互いに直列された第２及び第３のコンデンサとを備え、第１の巻線の一端は、積層方向に隣接する第１及び第２のハーフブリッジ回路のうちの第１のハーフブリッジ回路の２つの半導体スイッチの中点に接続され、第２の巻線の一端は第２のハーフブリッジ回路の２つの半導体スイッチの中点に接続され、第１の巻線及び第２の巻線の他端は層間接続線で互いに接続される。
【００１７】
本発明のさらに他の実施形態では、ハーフブリッジ回路は、端子間に接続された第１のコンデンサと、第１のコンデンサに並列接続される、互いに直列された２つの半導体スイッチと、２つの半導体スイッチに並列接続される、互いに直列された第２及び第３のコンデンサとを備え、複数個積層される各基板は、第１の巻線及び第２の巻線の一端がハーフブリッジ回路の２つの半導体スイッチの中点に接続され、第１の巻線及び第２の巻線の他端が第２及び第３のコンデンサの中点に接続される第１の回路構成と、第１の巻線及び第２の巻線の一端がハーフブリッジ回路の２つの半導体スイッチの中点に接続され、第１の巻線及び第２の巻線の他端のいずれか一方が第２及び第３のコンデンサの中点に接続され、いずれか他方がハーフブリッジ回路に接続されない第２の回路構成と、第１の巻線及び第２の巻線の一端がハーフブリッジ回路の２つの半導体スイッチの中点に接続され、第１の巻線及び第２の巻線の他端が第２及び第３のコンデンサの中点に接続されない第３の回路構成のいずれかである。
【発明の効果】
【００１８】
本発明によれば、特定の基板を複数個積層することにより、積層方向に隣接する２つのハーフブリッジ回路間で絶縁型ＤＣ／ＤＣコンバータあるいは非絶縁型ＤＣ／ＤＣコンバータを構成することができる。積層する基板の個数を増加することで、任意の入出力ポートを追加することが可能であり、要求されるポート数や定格電圧・電力が異なる電源システムに対して、軽微な変更でシステムを構成することができる。また、本発明によれば、基本回路を共通化しているので、部品コストが削減される。
【図面の簡単な説明】
【００１９】
【図１】実施形態の基本回路構成図である。
【図２】実施形態の電力変換回路の構成図である。
【図３】実施形態の位相差制御説明図である。
【図４】実施形態の基本回路のレイアウト図（平面図）である。
【図５】実施形態の基本回路のレイアウト図（断面図）である。
【図６】実施形態の基本回路のレイアウト図（斜視図）である。
【図７】実施形態の積層構造の断面図である。
【図８】実施形態の積層構造の分解斜視図である。
【図９】実施形態の等価回路図である。
【図１０】他の実施形態の基本回路のレイアウト図（平面図）である。
【図１１】他の実施形態の積層構造の断面図である。
【図１２】他の実施形態の等価回路図である。
【図１３】シミュレーション回路図である。
【図１４】シミュレーション位相差制御説明図である。
【図１５】シミュレーション結果説明図（その１）である。
【図１６】シミュレーション結果説明図（その２）である。
【図１７】従来回路の構成図である。
【図１８】従来回路の位相差説明図である。
【発明を実施するための形態】
【００２０】
以下、図面に基づき本発明の実施形態について説明する。本実施形態の電力変換回路は、例えばハイブリッド自動車や電気自動車等の電動車両に搭載され得るが、これに限定されない。
【００２１】
まず、本実施形態の基本原理について説明する。
【００２２】
複数のフルブリッジ回路が、トランスコアを共有して相互に励磁しあう回路構成では、多入出力電源システムを構成することができるものの、１つのフルブリッジ回路で励磁された磁束が、トランスコアを共有するその他複数のフルブリッジ回路の巻線に起電圧を生成するので、どれか１つのフルブリッジ回路間の位相差をずらすと、その他複数のフルブリッジ回路間で同時に電力が伝送されてしまう。
【００２３】
そこで、本実施形態では、トランスコアを共有して相互に励磁し合う回路構成ではなく、１つの基板にハーフブリッジ回路を備える基本の回路構成を形成し、この基板を複数個積層し、積層方向に隣接する２つのハーフブリッジ回路間で電力伝送を行うようにしたものである。
【００２４】
基本の回路構成にはコア及びコアに巻回される巻線が形成され、当該巻線とハーフブリッジ回路との接続方法によって、当該巻線はトランス巻線あるいはリアクトル巻線として機能する。積層方向に隣接する２つの巻線がトランス巻線として機能すると、隣接する２つのハーフブリッジ回路はトランス巻線で磁気結合され、非絶縁型ＤＣ／ＤＣコンバータとして機能する。隣接する２つのハーフブリッジ回路間の位相差を制御することで、隣接する２つのハーフブリッジ回路間で電力伝送される。このとき、隣接する２つのハーフブリッジ回路のそれぞれのデューティは同一である。他方、積層方向に隣接する２つの巻線がリアクトル巻線として機能すると、隣接する２つのハーフブリッジ回路はリアクトル巻線で電気的に接続され、絶縁型ＤＣ／ＤＣコンバータとして機能する。隣接する２つのハーフブリッジ回路間のデューティを制御することで、隣接する２つのハーフブリッジ回路間で電力伝送される。
【００２５】
基本の回路構成を有する基板を任意の数だけ積層することで、隣接する２つのハーフブリッジ回路を任意の数だけ形成することができ、冗長性良く多入出力電源システムが得られる。そして、隣接する２つのハーフブリッジ回路間において磁気／電気結合しているので、どれか１つのハーフブリッジ回路間の位相差をずらせても、その他のハーフブリッジ回路間での電力伝送に影響を与えない。すなわち、隣接する各ハーフブリッジ回路間での電力伝送は、互いに独立した位相差で制御できる。
【００２６】
隣接する２つのハーフブリッジ回路間をトランスで磁気結合して絶縁型ＤＣ／ＤＣコンバータを構成する場合、トランスの漏れインダクタンスを所望の値に調整する必要がある。本実施形態では、基本の回路構成として、ハーフブリッジ回路を挟むように２つのコアを形成し、一方はギャップ無しのコアとし、他方はギャップ有りのコアとする。すなわち、基本の回路構成を、
ギャップ無しのコア／ハーフブリッジ回路／ギャップ有りのコア
とし、ギャップ無しのコア及びギャップ有りのコアにそれぞれ巻線を巻回する。これらの基板を複数個積層する際に左右互い違いに積層する。例えば、３個積層された基板を第１、第２、第３基板とすると、第１の基板のギャップ無しのコアと第２の基板のギャップ有りコアとが隣接対向し、第２の基板のギャップ有りのコアと第３の基板のギャップ無しのコアとが隣接対向する。第１の基板のギャップ無しのコアと第２の基板のギャップ有りのコアと第３の基板のギャップ無しのコアはそれぞれ当接して磁気回路が形成され、かつ、第２の基板のコアはギャップ有りのコアであるため、このギャップ長を調整することでトランスの漏れインダクタンスが調整される。
【００２７】
以下、本実施形態について具体的に説明する。
【００２８】
図１は、本実施形態において用いられる３種類の基本回路の回路構成を示す。図１（Ａ）は基本回路Ａの回路構成、図１（Ｂ）は基本回路Ｂの回路構成、図１（Ｃ）は基本回路Ｃの回路構成である。
【００２９】
基本回路Ａ（１０Ａ）は、ハーフブリッジ回路であり、２つの半導体スイッチＳ１，Ｓ２と、３つのコンデンサＣ１，Ｃ２，Ｃ３と、２つのトランス片側巻線Ｔｒ１，Ｔｒ２を有して構成される。正極母線と負極母線の間に２つの半導体スイッチＳ１，Ｓ２が互いに直列に接続される。半導体スイッチＳ１，Ｓ２にはそれぞれダイオードが並列接続される。また、正極母線と負極母線の間にはコンデンサＣ１、及び互いに直列接続されたコンデンサＣ２，Ｃ３が接続され、２つの半導体スイッチＳ１，Ｓ２の中点と、２つのコンデンサＣ２，Ｃ３の中点との間に２つのトランス片側巻線Ｔｒ１，Ｔｒ２が接続される。半導体スイッチＳ１，Ｓ２は、例えばＭＯＳトランジスタであるが、これに限定されない。
【００３０】
基本回路Ｂ（１０Ｂ）も、ハーフブリッジ回路であり、２つの半導体スイッチＳ１，Ｓ２と、３つのコンデンサＣ１，Ｃ２，Ｃ３と、１つのトランス片側巻線Ｔｒ１、１つのリアクトル巻線Ｒｅ１を有して構成される。正極母線と負極母線の間に２つの半導体スイッチＳ１，Ｓ２が互いに直列に接続される。半導体スイッチＳ１，Ｓ２にはそれぞれダイオードが並列接続される。また、正極母線と負極母線の間にはコンデンサＣ１、及び互いに直列接続されたコンデンサＣ２，Ｃ３が接続され、２つの半導体スイッチＳ１，Ｓ２の中点と、２つのコンデンサＣ２，Ｃ３の中点との間に１つのトランス片側巻線Ｔｒ１が接続され、２つの半導体スイッチＳ１，Ｓ２の中点にリアクトル巻線Ｒｅ１の一端が接続される。基本回路Ａとの相違点は、リアクトル巻線Ｒｅ１である。
【００３１】
基本回路Ｃ（１０Ｃ）も、ハーフブリッジ回路であり、２つの半導体スイッチＳ１，Ｓ２と、３つのコンデンサＣ１，Ｃ２，Ｃ３と、２つのリアクトル巻線Ｒｅ１，Ｒｅ２を有して構成される。正極母線と負極母線の間に２つの半導体スイッチＳ１，Ｓ２が互いに直列に接続される。半導体スイッチＳ１，Ｓ２にはそれぞれダイオードが並列接続される。また、正極母線と負極母線の間にはコンデンサＣ１、及び互いに直列接続されたコンデンサＣ２，Ｃ３が接続され、２つの半導体スイッチＳ１，Ｓ２の中点にリアクトル巻線Ｒｅ１，Ｒｅ２の一端が接続される。基本回路Ｂとの相違点は、リアクトル巻線Ｒｅ２である。
【００３２】
本実施形態では、これら３種類の基本回路を、互いに磁気的／電気的に接続することで、任意の直流ポート数を有する多入出力の電力変換回路（電源システム）を構成する。
【００３３】
基本回路Ａ、基本回路Ｂ、基本回路Ｃの組合せは任意であり、基本回路Ａのみの組合せ、基本回路Ｂのみの組合せ、基本回路Ｃのみの組合せ、基本回路Ａと基本回路Ｂの組合せ、基本回路Ａと基本回路Ｃの組合せ、基本回路Ｂと基本回路Ｃの組合せ、基本回路Ａと基本回路Ｂと基本回路Ｃの組合せ等である。
【００３４】
図２は、基本回路Ａ、基本回路Ｂ、基本回路Ｃの組合せの一例を示す。基本回路Ａ〜基本回路Ｃを全て用いる組合せである。
【００３５】
回路１０は、２つの半導体スイッチＳ１，Ｓ２と３つのコンデンサＣ１，Ｃ２，Ｃ３を有するハーフブリッジ回路であり、２つの半導体スイッチＳ１，Ｓ２の中点と２つのコンデンサＣ２，Ｃ３の中点との間にトランス片側巻線Ｔｒが接続される。回路１０は、基本回路Ａのうちの一方のトランス片側巻線が省略された回路であり、基本回路Ａと同視できる。
【００３６】
回路１０に隣接して基本回路Ａとしての回路１０Ａが回路１０に接続される。回路１０Ａの２つのトランス片側巻線Ｔｒ１，Ｔｒ２は、回路１０のトランス片側巻線Ｔｒと磁気結合する。後述の回路１１についても同様である。
【００３７】
また、回路１０Ａに隣接して基本回路Ｂとしての回路１０Ｂが回路１０Ａに接続される。回路１０Ｂのトランス片側巻線Ｔｒ１は、回路１０Ａのトランス片側巻線Ｔｒ１，Ｔｒ２と磁気結合する。
【００３８】
また、回路１０Ｂに隣接して基本回路Ｃとしての回路１０Ｃが回路１０Ｂに接続される。回路１０Ｃのリアクトル巻線Ｒｅ１は、回路１０Ｂのリアクトル巻線Ｒｅ１として共有される。回路１０Ｂと回路１０Ｃは電気的に接続される。
【００３９】
回路１０，１０Ａ，１０Ｂ，１０Ｃのそれぞれのポートには、負荷や電源が接続される。各回路のポート電圧をそれぞれＶ１，Ｖ２，Ｖ３，Ｖ４とすると、回路１０と回路１０Ａ間の位相差を制御することで回路１０と回路１０Ａ間で電力が伝送される。また、回路１０Ａと回路１０Ｂ間の位相差を制御することで回路１０Ａと回路１０Ｂ間で電力が伝送される。また、回路１０Ｂと回路１０Ｃ間の位相差を制御することで回路１０Ｂと回路１０Ｃ間で電力が伝送される。具体的には、回路１０の位相を回路１０Ａに対して進み位相とすることで回路１０から回路１０Ａに電力が伝送され、逆に、回路１０Ａの位相を回路１０に対して進み位相とすることで回路１０Ａから回路１０に電力が伝送される。
【００４０】
同様にして、任意の数だけ直流ポートを追加することができる。図では、回路１０Ｃに隣接して基本回路Ｂとしての回路１０Ｂが回路１０Ｃに接続、さらにこの回路１０Ｂに隣接して回路１０と同様の回路構成の回路１１が回路１０Ｂに接続される。回路１０Ｂのリアクトル巻線Ｒｅ１は回路１０Ｃのリアクトル巻線Ｒｅ２として共有され電気的に接続される。また、回路１０Ｂのトランス片側巻線Ｔｒ１は、回路１１のトランス片側巻線Ｔｒと磁気結合する。回路１０Ｂ，回路１１のポート電圧をそれぞれＶｎ−１、Ｖｎとすると、回路１０Ｂと回路１１間の位相差を制御することで回路１０Ｂと回路１１間で電力が伝送される。
【００４１】
図２の回路では、回路１０と回路１０Ａ、回路１０Ａと回路１０Ｂ、回路１０Ｂと回路１１のように隣接する回路が磁気的に接続されているので、隣接する回路間の電力を互いに独立した位相差で制御することができる。
【００４２】
図３は、電力伝送を制御するための位相差算出ロジックを示す。図２の回路において各回路間で電力伝送を制御する制御回路のロジックである。制御回路は、ＣＰＵ、ＲＯＭ、ＲＡＭ、及び入出力インタフェースを備えるマイコンで構成し得る。制御回路は、各回路におけるハーフブリッジ回路の２つの半導体スイッチのスイッチング制御を行うべく、各回路間の位相差指令を算出する。位相差は、磁気結合された２つのハーフブリッジ回路のスイッチング周期の位相差であり、トランス巻線の両端電圧波形の位相差である（図１８参照）。回路１０と回路１０Ａ間の電力伝送のための位相差指令値φ１，２＊は、回路１０Ａの電圧指令値Ｖ２＊と電圧Ｖ２との偏差から、比例ゲイン及び積分ゲインを用いたＰＩ（比例積分）制御により算出される。回路１０Ａと回路１０Ｂ間の電力伝送のための位相差指令値φ２，３＊は、回路１０Ｂの電圧指令値Ｖ３＊と電圧Ｖ３との偏差から、比例ゲイン及び積分ゲインを用いたＰＩ制御により算出される。同様に、回路１０Ｂと回路１１間の電力伝送のための位相差指令値φｎ−１，ｎ＊は、回路１１の電圧指令値Ｖｎ＊と電圧Ｖｎとの偏差から、比例ゲイン及び積分ゲインを用いたＰＩ制御により算出される。ここで、アスタリスク（＊）は、指令値であることを示す。
【００４３】
なお、制御回路は、複数のＣＰＵで構成されて各ＣＰＵが分担処理してもよく、あるいは制御回路の機能の一部を専用のハードウェアで実現してもよい。
【００４４】
次に、基本回路Ａ〜基本回路Ｃを組み合わせる具体的な構成について説明する。図２を例にとると、回路１０と回路１０Ａはトランス片側巻線Ｔｒ，Ｔｒ１，Ｔｒ２により磁気的に接続されて電力伝送するので、絶縁型ＤＣ／ＤＣコンバータが形成されている。回路１０Ａと回路１０Ｂについても同様である。他方、回路１０Ｂと回路１０Ｃはリアクトル巻線Ｒｅ１により電気的に接続されて電力伝送するので、非絶縁型ＤＣ／ＤＣコンバータが形成されている。従って、基本回路Ａ〜基本回路Ｃを組み合わせて任意の直流ポート数を有する多入出力の電力変換回路（電源システム）を構成するためには、これら絶縁型ＤＣ／ＤＣコンバータと非絶縁型ＤＣ／ＤＣコンバータを簡易かつ効率的に形成する必要がある。
【００４５】
図４〜図６は、本実施形態で用いられる基本回路のレイアウトを示す。図４は平面図、図５は断面図、図６は斜視図である。
【００４６】
矩形状の基板２０の一面側（これを表面側とする）に、ギャップ無しコア２２及びギャップ有りコア２４が形成され、ギャップ無しコア２２とギャップ有りコア２４の間にハーフブリッジ回路２６が形成される。ハーフブリッジ回路２６は、既述したように、２つの半導体スイッチＳ１，Ｓ２及び３つのコンデンサＣ１，Ｃ２，Ｃ３を備える。また、基板２０の他面側（これを裏面側とする）に、ギャップ無しコア２２及びギャップ有りコア２４の脚部がそれぞれ形成される。基板２０の裏面側であってギャップ無しコア２２の脚部には巻線２８が巻回され、ギャップ有りコア２４の脚部には巻線３０が巻回される。巻線２８の一端は、２つの半導体スイッチＳ１，Ｓ２の中点に接続され、他端はコンデンサＣ２，Ｃ３の中点に接続される。また、巻線３０の一端も、２つの半導体スイッチＳ１，Ｓ２の中点に接続され、他端はコンデンサＣ２，Ｃ３の中点に接続される。従って、図４〜図６に示された基本回路のレイアウトは、巻線２８，３０がトランス片側巻線Ｔｒ１，Ｔｒ２として機能すると、図１の基本回路Ａを実現し得る。
【００４７】
他方、巻線２８とハーフブリッジ回路２６との接点３２を切り離すことで、巻線２８はリアクトル巻線Ｒｅ１として機能し得る。このとき、図４〜図６に示された基本回路のレイアウトは、図１の基本回路Ｂを実現し得る。
【００４８】
また、巻線２８とハーフブリッジ回路２６との接点３２及び巻線３０とハーフブリッジ回路２６との接点３４を切り離すことで、巻線２８及び巻線３０はリアクトル巻線Ｒｅ１，Ｒｅ２として機能し得る。このとき、図４〜図６に示された基本回路のレイアウトは、図１の基本回路Ｃを実現し得る。
【００４９】
図７及び図８は、基本回路のレイアウトを複数層積層した構成例を示す。図７は断面図、図８は分解斜視図である。
【００５０】
１層目に基本回路のレイアウトを配置し、２層目は１層目の裏面側と２層目の表面側が対向するように、かつ、１層目のギャップ無しコア２２と２層目のギャップ有りコア２４が対向し、１層目のギャップ有りコア２４と２層目のギャップ有りコア２４が対向するように積層する。つまり、１層目と２層目は、基板２０の長手方向を左右方向とした場合に、左右が逆になるように積層する。従って、１層目のギャップ無しコア２２の裏面側の脚部は２層目のギャップ有りコア２４の表面に当接し、１層目のギャップ有りコア２４の裏面側の脚部は２層目のギャップ無しコア２２の表面に当接する。また、３層目は、１層目と同じ向きに積層する。すなわち、３層目は２層目の裏面側と３層目の表面側が対向するように、かつ、２層目のギャップ無しコア２２と３層目のギャップ有りコア２４が対向し、２層目のギャップ有りコア２４と３層目のギャップ有りコア２４が対向するように積層する。つまり、２層目と３層目は、左右が逆になるように積層する。２層目のギャップ無しコア２２の裏面側の脚部は３層目のギャップ有りコア２４の表面に当接し、２層目のギャップ有りコア２４の裏面側の脚部は３層目のギャップ無しコア２２の表面に当接する。４層目は２層目と同じ向きに積層する。以下、同様にして、ｎ−１層とｎ層を左右が逆になるように積層する。
【００５１】
４層目のギャップ無しコア２２と５層目のギャップ有りコア２４の部分４０に着目すると、４層目のギャップ無しコア２２の脚部に巻回された巻線２８はトランス片側巻線Ｔｒ１として機能し、この４層目のギャップ無しコア２２に対向して当接された５層目のギャップ有りコア２４の脚部に巻回された巻線３０もトランス片側巻線Ｔｒ２として機能するから、これらは図２における回路１０と回路１０Ａとの磁気結合回路、あるいは回路１０Ａ同士の磁気結合回路として機能する。
【００５２】
図９は、４層目と５層目の部分４０（図７を参照）の等価回路を示す。４層目のハーフブリッジ回路２６に巻線２８からなるトランス片側巻線Ｔｒ１が接続され、５層目のハーフブリッジ回路２６に巻線３０からなるトランス片側巻線Ｔｒ２が接続され、これらがトランスを形成して４層目と５層目の間で絶縁型ＤＣ／ＤＣコンバータが形成される。すなわち、４層目のギャップ無しコア２２と５層目のギャップ有りコア２４と６層目のギャップ無しコア２２が互いに当接しこれらのコア同士で磁気回路が形成され、４層目の巻線２８と５層目の巻線３０がトランスを構成する。５層目のギャップ有りコア２４のギャップ長を調整することで、トランスの漏れインダクタンス量を調整することができる。
【００５３】
図１０及び図１１は、基本回路のレイアウトを複数層積層した他の構成例を示す。図１０は平面図、図１１は断面図である。
【００５４】
図１０は、２層目及び３層目の基本回路のレイアウト図である。２層目において、巻線２８とハーフブリッジ回路２６との接点３２において巻線２８を切り離す。また、３層目において、巻線３０とハーフブリッジ回路２６との接点３４において巻線３０を切り離す。そして、２層目の巻線２８と３層目の巻線３０を層間接続線３６で接続するとともに、２層目の負極と３層目の負極を層間接続線３８で接続する。
【００５５】
図１１において、２層目のギャップ無しコア２２の裏面側の脚部と、３層目のギャップ有りコア２４の表面が当接する。但し、２層目のギャップ無しコア２２の裏面側の脚部の一方にリアクトル用ギャップ４２を形成し、３層目のギャップ有りコア２４との間にスペース（ギャップ）を形成する。２層目のギャップ無しコア２２の脚部に巻回された巻線２８の一端と、３層目のギャップ有りコア２４の脚部に巻回された巻線３０の一端は、層間接続線３６で接続される。２層目の巻線２８の他端は２層目のハーフブリッジ回路２６の半導体スイッチＳ１，Ｓ２の中点に接続され、３層目の巻線３０の他端は３層目のハーフブリッジ回路２６の半導体スイッチＳ１，Ｓ２の中点に接続される。
【００５６】
図１２は、図１１における２層目と３層目の部分５０の等価回路を示す。２層目のハーフブリッジ回路２６に巻線２８からなるリアクトル巻線Ｒｅ１が接続され、３層目のハーフブリッジ回路２６に巻線３０からなるリアクトル巻線Ｒｅ１が接続され、２層目の負極母線と３層目の負極母線は層間接続線３８で接続される。これらにより２層目と３層目の間で非絶縁型ＤＣ／ＤＣコンバータが形成される。
【００５７】
以上のようにして、基本回路のレイアウトを複数層積層することで、上下に隣接する層間において図９に示すような絶縁型ＤＣ／ＤＣコンバータ、及び図１２に示すような非絶縁型ＤＣ／ＤＣコンバータが実現する。図９は、回路１０Ａと回路１０Ｂの間等の磁気的接続に相当し、図１２は、回路１０Ｂと回路１０Ｃの間等の電気的接続に相当する。従って、基本回路のレイアウトを複数層積層し、適宜、層間接続線で接続することで、図２に示す回路構成が実現する。
【００５８】
次に、本実施形態のコンピュータシミュレーション結果を示す。図１３は、シミュレーションに用いた回路構成を示す。回路１０に回路１０Ａが磁気的に接続され、回路１０Ａに第２の回路１０Ａが磁気的に接続され、第２の回路１０Ａに回路１１が磁気的に接続される絶縁型ＤＣ／ＤＣコンバータの例である。回路１０Ａは基本回路Ａの構成であり、回路１０，１１も既述したように基本回路Ａと同視できる構成であるから、図１３は基本回路Ａを４つ磁気的に接続した例である。回路１０の端子間電圧をＶ１ｉｎ、回路１０Ａの端子間電圧をＶ２ｏｕｔ、第２の回路１０Ａの端子間電圧をＶ３ｏｕｔ、回路１１の端子間電圧をＶ４ｏｕｔとし、回路１０に電源を接続し、回路１０Ａ、第２の回路１０Ａ、回路１１から負荷を引くシミュレーションを実施した。
【００５９】
図１４は、回路１０と回路１０Ａ間の位相差φ１，２＊、回路１０Ａと第２の回路１０Ａ間の位相差φ２，３＊、第２の回路１０Ａと回路１１間の位相差φ３，４＊の算出ロジックを示す。位相差φ１，２＊は、回路１０Ａの電圧指令値Ｖ２と電圧Ｖ２（Ｖ２ｏｕｔ）の差分をＰＩ制御して算出される。他の位相差についても同様である。
【００６０】
図１５は、シミュレーションの結果を示す。回路１０Ａ、第２の回路１０Ａ、回路１１の負荷をそれぞれＰ２，Ｐ３，Ｐ４とし、それぞれの回路の負荷、出力電圧、位相差指令の時間変化を示す。負荷Ｐ２は、期間Ｉで増大し、期間ＩＩ、ＩＩＩで一定となる。負荷Ｐ３は、期間Ｉ，ＩＩでゼロ、期間ＩＩＩで増大し、期間ＩＶ，Ｖで一定となる。負荷Ｐ４は、期間Ｉ〜ＩＶでゼロ、期間Ｖで増大し、期間ＶＩで一定となる。出力電圧は、回路１０Ａ、第２の回路１０Ｂ、回路１１のポート出力電圧である。位相差指令は、回路１０と回路１０Ａの間の位相差指令φ１，２＊、回路１０Ａと第２の回路１０Ａの間の位相差指令φ２，３＊、第２の回路１０Ａと回路１１の間の位相差指令φ３，４＊である。
【００６１】
また、図１６は、図１５のあるタイミング（２０．００ｍｓｅｃ）近傍での回路１０、回路１０Ａ、第２の回路１０Ａ、回路１１のトランス両端電圧及びトランス電流の時間変化を示す。回路１０のトランス両端電圧及びトランス電流をＶ１及びｉ１、回路１０Ａのトランス両端電圧及びトランス電流をＶ２及びｉ２、第２の回路１０Ａのトランス両端電圧及びトランス電流をＶ３及びｉ３、回路１１のトランス両端電圧及びトランス電流をＶ４及びｉ４とする。回路１０のトランス両端電圧Ｖ１に対し、Ｖ２，Ｖ３，Ｖ４がこの順に大きな遅れ量を持って位相差が存在する。これは、このタイミングにおける図１５の位相差指令の大小関係からも明らかである。
【００６２】
期間Ｉでは、回路１０Ａの負荷Ｐ２が増加し、回路１０Ａの出力電圧Ｖ２ｏｕｔを一定に保つように位相差φ１，２＊が増加する。
【００６３】
期間ＩＩでは、回路１０Ａの負荷Ｐ２は一定であり、位相差φ１，２＊も一定である。
【００６４】
期間ＩＩＩでは、第２の回路１０Ａの負荷Ｐ３が増加し、第２の回路１０Ａの出力電圧Ｖ３ｏｕｔを一定に保つように位相差φ２，３＊が増加する。また、負荷Ｐ３は、回路１０Ａを介して回路１０から第２の回路１０Ａに供給されるため、位相差φ１，２＊も合わせて増加する。
【００６５】
期間Ｖでは、回路１１の負荷Ｐ４が増加し、回路１１の出力電圧Ｖｏｕｔ４を一定に保つように位相差φ３，４＊が増加する。また、負荷Ｐ４は、回路１０Ａ、第２の回路１０Ａを介して回路１０から回路１１に供給されるため、位相差φ１，２＊及び位相差φ２，３＊も合わせて増加する。結局、位相差φ１，２＊、φ２，３＊、φ３，４＊が増加する。
【００６６】
各期間における負荷変動（Ｐ２，Ｐ３，Ｐ４の増大）において、各回路の出力電圧Ｖ２ｏｕｔ、Ｖ３ｏｕｔ、Ｖ４ｏｕｔは一定に保たれており、簡易な位相差制御だけで電力伝送を行うことができ、かつ、位相差φ１，２＊を増加させると第２の回路１０Ａあるいは回路１１に不要な電力が伝送されてしまうことはなく、不要な電力伝送を抑制できる。
【符号の説明】
【００６７】
１０Ａ，１０Ｂ，１０Ｃ  基本回路、２０  基板、２２  ギャップ無しコア、２４  ギャップ有りコア、２６  ハーフブリッジ回路、２８  巻線（ギャップ無しコア側）、３０  巻線（ギャップ有りコア側）、３２，３４  接点、３６，３８  層間接続線、４０，５０  積層構造の部分。
【図１】
2017212806.tif 000003
【図２】
2017212806.tif 000004
【図３】
2017212806.tif 000005
【図４】
2017212806.tif 000006
【図５】
2017212806.tif 000007
【図６】
2017212806.tif 000008
【図７】
2017212806.tif 000009
【図８】
2017212806.tif 000010
【図９】
2017212806.tif 000011
【図１０】
2017212806.tif 000012
【図１１】
2017212806.tif 000013
【図１２】
2017212806.tif 000014
【図１３】
2017212806.tif 000015
【図１４】
2017212806.tif 000016
【図１５】
2017212806.tif 000017
【図１６】
2017212806.tif 000018
【図１７】
2017212806.tif 000019
【図１８】
2017212806.tif 000020