(57)【要約】【課題】本開示は、電圧を低減させた新たなインターフェイスを導入しても、インターフェイスの互換性を保つと同時に安全に使用できるホスト装置等を提供する。【解決手段】ホスト装置と、当該ホスト装置に着脱自在なスレーブ装置とから形成されるリムーバブルシステムであって、スレーブ装置が、接続されたホスト装置から電源、クロック信号、及び第１の信号線上で０の信号のすべてを検知したときに、第２の信号線より０を送信する。その後ホスト装置が、前記第２の信号線が０であることを検知したときに、前記第１の信号線のドライブを中止し、前記第２の信号線が１になっていることを確認後、初期化を実行する。【選択図】図８
2017049873.tif 000002
【特許請求の範囲】
【請求項１】
電圧レベルの異なる複数のインターフェイスでスレーブ装置と接続されうるホスト装置であって、
前記スレーブ装置に電源を供給する電源供給部と、
前記スレーブ装置にクロック信号を送信するクロック信号送信部と、
前記スレーブ装置に第１の信号を送信する送信部と、
前記スレーブ装置から第２の信号を受信する受信部と、を備え、
前記電源供給部より、電源を供給し、
前記クロック信号送信部より、前記クロック信号を送信し、
前記送信部より、前記第１の信号として０を送信し、
前記受信部にて、前記第２の信号として０を受信したとき、前記第１の信号として０の送信を停止することを特徴とする、ホスト装置。
【請求項２】
前記第１の信号として０の送信を停止した後、前記受信部にて前記第２の信号として０でない信号を受信したとき、前記スレーブ装置にコマンド信号を送信することを特徴とする、請求項１に記載のホスト装置。
【請求項３】
前記受信部にて、前記第２の信号として０を受信しなかったとき、前記スレーブ装置にコマンド信号を送信しないことを特徴とする、請求項１に記載のホスト装置。
【請求項４】
前記ホスト装置において、前記電源供給部より電源を供給する前は、所定の信号線を非導通状態としておき、前記スレーブ装置にコマンド信号を送信する場合、前記所定の信号線を導通状態とすることを特徴とする、請求項２に記載のホスト装置。
【請求項５】
前記所定の信号線を介して、前記第１の信号および前記第２の信号を通信しないことを特徴とする、請求項４に記載のホスト装置。
【請求項６】
前記インターフェイスの前記電圧レベルは、３．３Ｖ及び１．８Ｖであって、前記電圧レベルが１．８Ｖである前記インターフェイスのみで通信が可能な、請求項１に記載のホスト装置。
【請求項７】
前記第１の信号及び前記第２の信号を１．８Ｖにてプルアップし、
かつ前記電源供給部より電源を供給する前は、少なくとも前記第２の信号を解放状態にすることを特徴とする請求項６に記載のホスト装置。
【請求項８】
電圧レベルの異なる複数のインターフェイスでホスト装置と接続されうるスレーブ装置であって、
前記ホスト装置から電源を供給される電源被供給部と、
前記ホスト装置からクロック信号を受信するクロック信号受信部と、
前記ホスト装置から第１の信号を受信する受信部と、
前記ホスト装置に第２の信号を送信する送信部と、を備え、
前記電源被供給部にて、前記電源を供給され、
かつ前記クロック信号受信部にて、前記クロック信号を受信し、
かつ前記受信部にて、前記第１の信号として０を受信したとき、
前記送信部より、前記第２の信号として０を送信することを特徴とするスレーブ装置。
【請求項９】
前記第２の信号として０を送信した後、前記受信部にて前記第１の信号として０でない信号を受信したとき、前記第２の信号として０の送信を停止することを特徴とする、請求項８に記載のスレーブ装置。
【請求項１０】
前記電源被供給部から供給される前記電源の電圧レベルを変化させるレギュレータをさらに備え、
前記第２の信号として０を送信した後、前記受信部にて前記第１の信号として０でない信号を受信し、かつ前記レギュレータの起動が完了しているとき、前記第２の信号として０の送信を停止することを特徴とする、請求項８に記載のスレーブ装置。
【請求項１１】
前記電源被供給部にて前記電源が供給されなかったとき、
または前記クロック信号受信部にて前記クロックを受信しなかったとき、
または前記受信部にて前記第１の信号として０を受信しなかったとき、
前記送信部より、前記第２の信号として０を送信しないことを特徴とする請求項８に記載のスレーブ装置。
【請求項１２】
前記インターフェイスの前記電圧レベルは、３．３Ｖ及び１．８Ｖであって、少なくとも前記電圧レベルが１．８Ｖである前記インターフェイスで通信が可能な、請求項８に記載のスレーブ装置。
【請求項１３】
前記電源被供給部にて電源を供給される前は、少なくとも前記第１の信号を解放状態にすることを特徴とする請求項１２に記載のスレーブ装置。
【請求項１４】
電圧レベルの異なる複数のインターフェイスにより接続される、ホスト装置及びスレーブ装置からなるリムーバブルシステムであって、
前記ホスト装置から前記スレーブ装置に対して、電源を供給し、かつクロック信号を送信し、かつ第１の信号として０を送信したとき、前記スレーブ装置は前記ホスト装置に対して第２の信号として０を送信し、
前記ホスト装置は、前記第２の信号として０を受信したとき、前記第１の信号として０の送信を停止し、
前記スレーブ装置は、前記第１の信号として０でない信号を受信したとき、前記スレーブ装置は、前記第２の信号として０の送信を停止し、
前記ホスト装置は、前記第２の信号として０でない信号を受信したとき、前記スレーブ装置に対してコマンド信号を送信することを特徴とする、リムーバブルシステム。
【請求項１５】
前記スレーブ装置は、さらにレギュレータを、備え、
前記スレーブ装置は、前記レギュレータの起動が完了し、かつ前記第１の信号として０でない信号を受信したとき、前記スレーブ装置は、前記第２の信号として０の送信を停止することを特徴とする、請求項１４に記載のリムーバブルシステム。
【請求項１６】
前記ホスト装置において、電源を供給する前は、所定の信号線を非導通状態としておき、前記スレーブ装置にコマンド信号を送信する場合、前記所定の信号線を導通状態とすることを特徴とする、請求項１４または１５に記載のリムーバブルシステム。
【請求項１７】
前記所定の信号線を介して、前記第１の信号および前記第２の信号を通信しないことを特徴とする、請求項１６に記載のリムーバブルシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、相互に接続が可能なホスト装置及びスレーブ装置、さらに前記ホスト装置及びスレーブ装置から構成されるリムーバブルシステムに関する。
【背景技術】
【０００２】
近年、フラッシュメモリ等の大容量の不揮発性記憶素子を備え、高速でのデータ処理が可能な、例えばカード形状のＳＤカード、メモリースティックといったスレーブ装置が市場に普及している。このようなスレーブ装置は、スレーブ装置を使用可能なホスト装置である、パーソナルコンピュータ、スマートフォン、デジタルカメラ、オーディオプレーヤ及びカーナビゲーションシステム等において、利用されている。
【０００３】
例えば、特許文献１は、ホスト装置及びスレーブ装置を使用した通信システムにおいて、複数のインターフェイス電圧から動作電圧を選択する技術を開示している。
【０００４】
また、特許文献２は、電源がＯＮであるかＯＦＦであるかの状態、及び特定の信号線がハイレベルであるかローレベルであるかの状態に応じて、電子装置（スレーブ装置）で使用するインターフェイス回路を決定する技術を開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００９／１０７４００号
【特許文献２】特開２００３−３３７６３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ホスト装置及びスレーブ装置を使用した通信システムにおいて、インターフェイス処理速度を向上させるためには、インターフェイス電圧を低減させることが有効である。更に昨今、半導体プロセスの微細化に伴って、特にホスト装置においてより低いインターフェイス電圧に限った半導体装置を導入したいという要望が高まっている。一方、市場で普及している既存のインターフェイスを継続して活用できるようインターフェイスの互換性を保つことも要望されている。すなわち、スレーブ装置、及びスレーブ装置をホスト装置と接続させるためにホスト装着に実装するスロットの形状、端子の位置、大きさ等を、従来のものと同様のままとしておくことが要望されている。
【０００７】
これらを同時に満たそうとした場合、既存のインターフェイスによるホスト装置に対して、既存よりも相対的に低いインターフェイス電圧に対応した新規インターフェイスによるスレーブ装置が誤って装着される可能性がある。同様に、既存よりも相対的に低いインターフェイス電圧に対応した新規インターフェイスによるホスト装置に対して、既存のインターフェイスによるスレーブ装置が誤って装着される可能性がある。そして、新規のインターフェイス側の装置が、既存のインターフェイス側の装置による相対的に高いインターフェイス電圧により破壊されてしまう可能性がある。
【０００８】
本開示は、上記課題に鑑みてなされたものであり、インターフェイスの互換性を保つと同時に、シングルエンド方式のインターフェイス電圧を低減させたとしても、安全に使用することができるホスト装置、スレーブ装置、及びリムーバブルシステムを提供する。
【課題を解決するための手段】
【０００９】
本開示は、電圧レベルの異なる複数のインターフェイスでスレーブ装置と接続されうるホスト装置であって、スレーブ装置に対して電源を供給し、クロック信号を送信し、第１の信号として０を送信した場合、第２の信号として０を受信したときに、第１の信号として０の送信を停止し、その後、第２の信号として０でない信号を受信したとき、スレーブ装置との通信を開始することを特徴とする。
【００１０】
また、本開示は、電圧レベルの異なる複数のインターフェイスでホスト装置と接続されうるスレーブ装置であって、ホスト装置より電源を供給され、かつクロック信号を受信し、かつ第１の信号として０を受信したとき、前記第２の信号として０を送信し、その後、第１の信号として０でない信号を受信したとき、第２の信号として０の送信を停止することを特徴とする。
【００１１】
また、本開示は、上記ホスト装置及びスレーブ装置から構成されるリムーバブルシステムを含む。
【発明の効果】
【００１２】
本開示により、信号電圧を低減させたシングルエンド方式インターフェイスを導入した場合にも、インターフェイスの互換性を保つと同時に、安全に使用することができるホスト装置、スレーブ装置及びリムーバブルシステムを提供できる。
【図面の簡単な説明】
【００１３】
【図１】従来のレガシーホスト装置及び、レガシースレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図２】レガシーホスト装置及び、レガシースレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図３】非ＵＨＳ−Ｉモード及びＵＨＳ−Ｉモードの初期化ルーチンについて説明した図
【図４】従来のＵＨＳ−ＩＩホスト装置及び、ＵＨＳ−ＩＩスレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図５】ＵＨＳ−ＩＩホスト装置及び、ＵＨＳ−ＩＩスレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図６】従来のレガシーホスト装置の出力信号を１．８ＶとしたＬＶ−Ｉホスト装置及び、レガシースレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図７】本発明の実施の形態１にかかる、ＬＶ−Ｉホスト装置及び、ＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図８】本発明の実施の形態１にかかる、ＬＶ−Ｉホスト装置及び、ＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図９】本発明の実施の形態２にかかる、ＬＶ−Ｉホスト装置及び、ＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図１０】本発明の実施の形態２にかかる、ＬＶ−Ｉホスト装置及び、ＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図１１】本発明の実施の形態３にかかる、ＬＶ−Ｉホスト装置及び、レガシースレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図１２】本発明の実施の形態３にかかる、ＬＶ−Ｉホスト装置及び、レガシースレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図１３】本発明の実施の形態４にかかる、ＬＶ−Ｉホスト装置及び、ＵＨＳ−ＩＩスレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図１４】本発明の実施の形態４にかかる、ＬＶ−Ｉホスト装置及び、ＵＨＳ−ＩＩスレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図１５】本発明の実施の形態５にかかる、レガシーホスト装置及び、ＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図１６】本発明の実施の形態５にかかる、レガシーホスト装置及び、レガシーインターフェイスをサポートしているＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図１７】本発明の実施の形態５にかかる、レガシーホスト装置及び、レガシーインターフェイスをサポートしていないＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図１８】本発明の実施の形態６にかかる、ＵＨＳ−ＩＩホスト装置及び、ＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの構成を示したブロック図
【図１９】本発明の実施の形態６にかかる、ＵＨＳ−ＩＩホスト装置及び、ＵＨＳ−ＩＩインターフェイスをサポートしていないＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図２０】本発明の実施の形態６にかかる、ＵＨＳ−ＩＩホスト装置及び、ＵＨＳ−ＩＩインターフェイスをサポートしているＬＶ−Ｉスレーブ装置からなるリムーバブルシステムの初期化ルーチンについて説明した図
【図２１】レガシースレーブ装置が電源起動時にＤＡＴ０ラインをハイレベルにドライブする可能性がある場合の、ＬＶ−Ｉホスト装置の構成の一例について示したブロック図
【発明を実施するための形態】
【００１４】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００１５】
なお、発明者は、当業者が本開示を十分に理解するために添付図面及び以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。
［１．本開示にかかるリムーバブルシステムが解決しようとする課題について］
最初に、本開示にかかるリムーバブルシステムが解決しようとする課題について、図１から図６を用いて説明する。なお、以後インターフェイスのことを適宜Ｉ／Ｆと略記する。
【００１６】
［１−１．レガシーホスト装置及び、レガシースレーブ装置の構成］
図１は、従来のシングルエンドＩ／Ｆ（以後レガシーＩ／Ｆと記す）に対応したレガシーホスト装置１００に抜き差し可能なレガシースレーブ装置１２０が接続されたリムーバブルシステムの構成について説明したブロック図である。図１に示すように、レガシーホスト装置１００は、少なくとも電源供給部１０１、レガシーＩ／Ｆ半導体チップ１０２を備えている。そして、レガシーＩ／Ｆ半導体チップ１０２は、少なくともＩ／Ｆ信号レギュレータ１０３、ホスト装置Ｉ／Ｆ部１０４、Ｉ／Ｆ制御部１０５を備えている。なおＩ／Ｆ信号レギュレータ１０３は、レガシーＩ／Ｆ半導体チップ１０２の外部に配置することも可能である。
【００１７】
レガシーホスト装置１００と、レガシースレーブ装置１２０とは、機械的に接続される。また、レガシーホスト装置１００は、３．３Ｖ電源ラインであるＶＤＤ１ライン１１０を介して、レガシースレーブ装置１２０と電気的に接続される。
【００１８】
レガシースレーブ装置１２０は、少なくともレガシーＩ／Ｆ半導体チップ１２１、バックエンドモジュール１２５を備えている。バックエンドモジュール１２５は、フラッシュメモリのような記録媒体や無線通信モジュールのようなデバイスを指す。そして、レガシーＩ／Ｆ半導体チップ１２１は、少なくともＩ／Ｆ信号レギュレータ１２２、スレーブ装置Ｉ／Ｆ部１２３、Ｉ／Ｆ制御部１２４を備えている。なおＩ／Ｆ信号レギュレータ１２２は、レガシーＩ／Ｆ半導体チップ１２１の外部に配置することも可能である。
【００１９】
ホスト装置Ｉ／Ｆ部１０４と、スレーブ装置Ｉ／Ｆ部１２３とは、ＣＬＫライン１１１、ＣＭＤライン１１２、ＤＡＴライン１１３を介して、信号通信を行う。なおＤＡＴライン１１３は、ＤＡＴ０ライン１１３ａ、ＤＡＴ１ライン１１３ｂ、ＤＡＴ２ライン１１３ｃ、ＤＡＴ３ライン１１３ｄの４本の信号線からなる。
【００２０】
図２は、レガシーホスト装置１００及びレガシースレーブ装置１２０における、電源起動後のルーチンについて説明した図である。また図３は、２種類のレガシースレーブ装置１２０（詳細は後述）におけるコマンドとレスポンスの詳細を説明した図である。
【００２１】
［１−２．レガシーホスト装置及び、レガシースレーブ装置の詳細動作］
以下図１から図３を用いて、レガシーホスト装置１００にレガシースレーブ装置１２０が接続されたときの動作について説明する。
【００２２】
電源起動時、レガシーホスト装置１００の電源供給部１０１から３．３Ｖ電源が、レガシーＩ／Ｆ半導体チップ１０２及びＩ／Ｆ信号レギュレータ１０３に、さらにＶＤＤ１ライン１１０を介してレガシースレーブ装置１２０に供給される。Ｉ／Ｆ信号レギュレータ１０３は、供給された電源の電圧をＩ／Ｆ制御部１０５の指示により適宜変換して出力する装置である。そして、Ｉ／Ｆ信号レギュレータ１０３は、電源起動直後は、３．３Ｖ電源をそのまま出力して、レガシーＩ／Ｆ半導体チップ１０２及びホスト装置Ｉ／Ｆ部１０４に供給する。レガシーＩ／Ｆ半導体チップ１０２は、供給された３．３Ｖ電源を、レガシーＩ／Ｆ半導体チップ１０２内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。またホスト装置Ｉ／Ｆ部１０４に供給された３．３Ｖ電源は、ホスト装置Ｉ／Ｆ部１０４から出力されるＣＬＫライン１１１、ＣＭＤライン１１２、及びＤＡＴライン１１３の３．３Ｖ信号の元となる。
【００２３】
一方、ＶＤＤ１ライン１１０を介してレガシースレーブ装置１２０に供給された３．３Ｖ電源はレガシーＩ／Ｆ半導体チップ１２１及びＩ／Ｆ信号レギュレータ１２２に供給される。Ｉ／Ｆ信号レギュレータ１２２は、供給された電源の電圧をＩ／Ｆ制御部１２４の指示により適宜変換して出力する装置であり、レガシーホスト装置１００から電源が供給された直後は、入力された電源をそのまま出力して、レガシーＩ／Ｆ半導体チップ１２１及びスレーブ装置Ｉ／Ｆ部１２３に供給する。レガシーＩ／Ｆ半導体チップ１２１は、供給された３．３Ｖ電源を、レガシーＩ／Ｆ半導体チップ１２１内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。またスレーブ装置Ｉ／Ｆ部１２３に供給された３．３Ｖ電源は、スレーブ装置Ｉ／Ｆ部１２３から出力されるＣＭＤライン１１２、及びＤＡＴライン１１３の３．３Ｖ信号の元となる。さらに、レガシースレーブ装置１２０に供給された３．３Ｖ電源は、バックエンドモジュール１２５にも供給される。
【００２４】
レガシーホスト装置１００のホスト装置Ｉ／Ｆ部１０４は、ＣＬＫライン１１１、ＣＭＤライン１１２、及び４本のＤＡＴライン１１３によりレガシースレーブ装置１２０のスレーブ装置Ｉ／Ｆ部１２３と接続されている。ＣＬＫライン１１１上では、シングルエンド方式のクロック信号がレガシーホスト装置１００からレガシースレーブ装置１２０へ伝送される。ＣＭＤライン１１２は、レガシーホスト装置１００がレガシースレーブ装置１２０を制御するためのコマンド、及び各コマンドに対応するレスポンスが３．３Ｖ信号のシングルエンド方式により伝送される。基本的にコマンドはレガシーホスト装置１００がレガシースレーブ装置１２０に送信し、レスポンスは、レガシースレーブ装置１２０がレガシーホスト装置１００に送信する。そのため、ＣＭＤライン１１２は双方向通信である。
【００２５】
一方、ＤＡＴライン１１３は主として静止画やテキストなどのデータコンテンツを高速に伝送する信号線であり、４本の信号線より成り立っている。信号線の構成はＣＭＤライン１１２と同様である。
【００２６】
レガシーホスト装置１００は、スレーブ装置が装着されていない状態で各信号線がフローティング状態になることを回避するため、ＣＭＤライン１１２、及びすべてのＤＡＴライン１１３を図示していないプルアップ抵抗で、所定の電圧（通常３．３Ｖ）にプルアップする。
【００２７】
また、レガシーホスト装置１００は、電源起動時は通常ＣＭＤライン１１２、及びＤＡＴライン１１３の各端子をローレベル（＝０、以下同じ）、ハイレベル（＝１、以下同じ）いずれにもドライブせず、入力状態、すなわちハイインピーダンス（Ｈｉ−Ｚ；解放）状態とする。従ってこれらの信号線は、レガシーホスト装置１００がドライブしない限り、前述のプルアップ抵抗によりハイレベルに遷移する。
【００２８】
なお本明細書において、信号がローレベルであるとは、信号の電圧が０Ｖ及びその近傍にある状態であることをいい、通常０を意味する。一方信号がハイレベルであるとは、信号の電圧がローレベルより高く、かつローレベルの信号と容易に識別が可能な状態であることをいい、通常１を意味する。
【００２９】
電源起動後、ホスト装置Ｉ／Ｆ部１０４は、Ｉ／Ｆ信号レギュレータ１０３から供給される３．３Ｖ（高電圧）電源により、３．３Ｖ信号のシングルエンド方式のクロックを生成する。そして、電源供給部１０１からの電源出力が３．３Ｖに安定してから１ｍｓ以上経過した後、クロックをスレーブ装置Ｉ／Ｆ部１２３に供給する。
【００３０】
その後、レガシーホスト装置１００は、接続されたレガシースレーブ装置１２０の特性確認及び初期化を行う初期化ルーチンに入る。ホスト装置Ｉ／Ｆ部１０４は、最初にリセットコマンド２００を発行する。なお、リセットコマンドに対応するレスポンスは存在しない。
【００３１】
続いて接続されたスレーブ装置のＩ／Ｆ条件（例えば対応電源電圧など）をチェックするためのコマンドであるＩ／Ｆ条件チェックコマンド２０１ａをＩ／Ｆ制御部１０５で生成し、ＣＭＤライン１１２を介してスレーブ装置Ｉ／Ｆ部１２３に送信する。
【００３２】
Ｉ／Ｆ条件チェックコマンド２０１ａは、スレーブ装置Ｉ／Ｆ部１２３を介して、Ｉ／Ｆ制御部１２４に送信される。Ｉ／Ｆ制御部１２４は、コマンドの内容を解釈し、対応するレスポンス２０１ｂを生成し、ＣＭＤライン１１２を介してレガシーホスト装置１００に返送する。
【００３３】
続いて、レガシーホスト装置１００は初期化コマンド２０２ａをレガシースレーブ装置１２０にＣＭＤライン１１２を介して送信する。Ｉ／Ｆ条件チェックコマンド２０１ａの場合と同様、レガシースレーブ装置１２０は、コマンドの内容を解釈し、対応するレスポンス２０２ｂを生成し、ＣＭＤライン１１２を介してレガシーホスト装置１００に返送する。
【００３４】
その後、詳述はしないが所定の初期化プロセスを経て、レガシーホスト装置１００はＷｒｉｔｅコマンド２０３ａを発行する。このとき、レガシーホスト装置１００は、レガシースレーブ装置１２０から送信されるレスポンス２０３ｂを受信後、レガシースレーブ装置１２０のバックエンドモジュール１２５に書き込むデータ２０３ｃを、ＤＡＴライン１１３を介して送信する。
【００３５】
さてレガシーＩ／Ｆには、非ＵＨＳ−Ｉ及びＵＨＳ−Ｉの２種類のＩ／Ｆが存在する。非ＵＨＳ−Ｉは、ＣＬＫライン１１１、ＣＭＤライン１１２、ＤＡＴライン１１３の信号電圧が終始３．３Ｖの高電圧信号（以下３．３Ｖ信号と称する）のＩ／Ｆである。一方ＵＨＳ−Ｉは、電源起動直後は３．３Ｖ信号を用い、途中で１．８Ｖの低電圧信号（以下１．８Ｖ信号と称する）に切り換える。
【００３６】
非ＵＨＳ−Ｉのみをサポートしたレガシースレーブ装置を非ＵＨＳ−Ｉスレーブ装置、ＵＨＳ−Ｉ及び非ＵＨＳ−Ｉをサポートしたレガシースレーブ装置をＵＨＳ−Ｉスレーブ装置と呼ぶ。レガシーホスト装置１００は、接続されたスレーブ装置が、非ＵＨＳ−Ｉスレーブ装置と、ＵＨＳ−Ｉスレーブ装置とのいずれであるかを、ＵＨＳ−Ｉサポートフラグにより識別する。なお、非ＵＨＳ−Ｉスレーブ装置及び、ＵＨＳ−Ｉスレーブ装置に対して、電源ラインを介して供給される電源電圧は、いずれも３．３Ｖの高電圧電源である。
【００３７】
図３は、非ＵＨＳ−Ｉスレーブ装置及びＵＨＳ−Ｉスレーブ装置の初期化の相違点について説明した図である。なお、図３においては、図が煩雑になることを回避するため、ＣＭＤライン及びＤＡＴラインをあたかも１本の信号線のごとく記載している。
【００３８】
図２で説明した初期化コマンド２０２ａには、ＵＨＳ−Ｉスレーブ装置が接続されているかどうかを確認するＵＨＳ−Ｉサポート確認ビットが含まれ、ＵＨＳ−Ｉをサポートしているホスト装置は、ＵＨＳ−Ｉサポート確認ビットに１を設定する。
【００３９】
初期化コマンド２０２ａを受信したレガシースレーブ装置１２０のＩ／Ｆ制御部１２４は、少なくともＵＨＳ−Ｉサポートフラグ及び初期化完了フラグを含むレスポンス２０２ｂを返信し、バックエンドモジュール１２５の初期化を開始する。レガシースレーブ装置１２０は、バックエンドモジュール１２５が初期化中及び初期化完了後の次の処理に移行するまで、初期化コマンド２０２ａを何度も受理することができる。そして初期化中の場合はレスポンス２０２ｂの初期化完了フラグに０を、初期化完了後の場合は１を設定する。また、初期化コマンド２０２ａのＵＨＳ−Ｉサポート確認ビットが１に設定されているとき、非ＵＨＳ−Ｉスレーブ装置のＵＨＳ−Ｉサポートフラグは０、及びＵＨＳ−Ｉスレーブ装置のＵＨＳ−Ｉサポートフラグは１となる。
【００４０】
レガシーホスト装置１００が初期化コマンド２０２ａを発行後所定の時間（例えば６４クロック期間）以内に初期化完了フラグ１を含むレスポンス２０２ｂを受信したとき、レガシーホスト装置１００は、レガシースレーブ装置１２０の初期化が完了したと判断する。
【００４１】
上記レスポンス２０２ｂのＵＨＳ−Ｉサポートフラグが０に設定されているとき、レガシーホスト装置１００は、接続されたレガシースレーブ装置１２０が非ＵＨＳ−Ｉスレーブ装置であると判定する。この場合、レガシーホスト装置１００及びレガシースレーブ装置１２０の間で、ＣＬＫライン１１１を介して伝送されるクロック、ＣＭＤライン１１２を介して伝送される各種コマンドとレスポンス、及びＤＡＴライン１１３を介して伝送されるデータは、いずれも３．３Ｖ信号により実現される。図３（ａ）では、Ｗｒｉｔｅコマンド２０３ａ、レスポンス２０３ｂ、及びデータ（コンテンツデータ）２０３ｃはいずれも３．３Ｖ信号により伝送される。
【００４２】
図３（ａ）に示すような通信モードを非ＵＨＳ−Ｉモードと呼ぶ。
【００４３】
一方、レスポンス２０２ｂのＵＨＳ−Ｉサポートフラグが１に設定されているとき、レガシーホスト装置１００は、接続されたレガシースレーブ装置１２０がＵＨＳ−Ｉスレーブ装置であると判定する。
【００４４】
この場合、レガシーホスト装置１００は、電圧切換コマンド３０１ａをレガシースレーブ装置１２０に送信する。
【００４５】
上記電圧切換コマンド３０１ａを受信したＩ／Ｆ制御部１２４は、対応のレスポンス３０１ｂを返信し、スレーブ装置Ｉ／Ｆ部１２３のすべての端子を解放状態にした後、Ｉ／Ｆ信号レギュレータ１２２に対して、当該出力を１．８Ｖの低電圧電源（以下１．８Ｖ電源と称する）とするよう指示する。
【００４６】
Ｉ／Ｆ制御部１０５がレガシースレーブ装置１２０からのレスポンス３０１ｂを受信したとき、レガシーホスト装置１００は、ＣＬＫライン１１１、ＣＭＤライン１１２、ＤＡＴライン１１３をすべてローレベルにドライブして０を送信し、かつＩ／Ｆ信号レギュレータ１０３に対して、当該出力を１．８Ｖ電源とするよう指示する。
【００４７】
その後、ＣＬＫライン１１１に１．８Ｖ信号によるクロックが伝送され、所定の手続きを経て、レガシーホスト装置１００及びレガシースレーブ装置１２０は、ＣＭＤライン１１２を用いて、１．８Ｖ信号による各種コマンドとレスポンス、及びＤＡＴライン１１３を介して伝送されるデータは、いずれも１．８Ｖ信号により伝送される。図３（ｂ）では、Ｗｒｉｔｅコマンド２０３ａ、レスポンス２０３ｂ、及びデータ２０３ｃはいずれも１．８Ｖ信号により伝送される。
【００４８】
図３（ｂ）に示すような通信モードをＵＨＳ−Ｉモードと呼ぶ。
【００４９】
電圧切換コマンド３０１ａに伴う信号電圧の切換シーケンスの詳細は、特許文献１に開示されている。
【００５０】
［１−３．ＵＨＳ−ＩＩホスト装置及び、ＵＨＳ−ＩＩスレーブ装置の構成］
上記で説明したシングルエンド方式のレガシーＩ／Ｆでは、信号品質及びＥＭＩ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ；電磁妨害）の観点から、信号線あたりの伝送速度はおよそ２００Ｍビット／秒が限界である。よって、より高速な伝送速度を実現するために、ＳＤカードでは、ＵＨＳ−ＩＩと呼ばれる差動シリアル信号Ｉ／Ｆが導入されている。
【００５１】
図４は、ＵＨＳ−ＩＩホスト装置４００に抜き差し可能なＵＨＳ−ＩＩスレーブ装置４２０が接続されたリムーバブルシステムの構成について説明したブロック図である。図４に示すように、ＵＨＳ−ＩＩホスト装置４００は、少なくとも第１電源供給部４０１、第２電源供給部４０２、ＵＨＳ−ＩＩ半導体チップ４０３を備えている。そして、ＵＨＳ−ＩＩ半導体チップ４０３は、少なくともＩ／Ｆ信号レギュレータ４０４、ホスト装置Ｉ／Ｆ部４０５、Ｉ／Ｆ制御部４０６を備えている。なおＩ／Ｆ信号レギュレータ４０４は、ＵＨＳ−ＩＩ半導体チップ４０３の外部に配置することも可能である。
【００５２】
ＵＨＳ−ＩＩホスト装置４００と、ＵＨＳ−ＩＩスレーブ装置４２０とは、機械的に接続される。また、ＵＨＳ−ＩＩホスト装置４００は、３．３Ｖ電源ラインであるＶＤＤ１ライン４１０に加え、１．８Ｖ電源ラインであるＶＤＤ２ライン４１１を介して、ＵＨＳ−ＩＩスレーブ装置４２０と電気的に接続される。
【００５３】
ＵＨＳ−ＩＩスレーブ装置４２０は、少なくともＵＨＳ−ＩＩ半導体チップ４２１、バックエンドモジュール４２５を備えている。そして、ＵＨＳ−ＩＩ半導体チップ４２１は、少なくともＩ／Ｆ信号レギュレータ４２２、スレーブ装置Ｉ／Ｆ部４２３、Ｉ／Ｆ制御部４２４を備えている。なおＩ／Ｆ信号レギュレータ４２２は、ＵＨＳ−ＩＩ半導体チップ４２１の外部に配置することも可能である。
【００５４】
ホスト装置Ｉ／Ｆ部４０５と、スレーブ装置Ｉ／Ｆ部４２３とは、ＲＣＬＫライン４１２、Ｄ０ライン４１３、Ｄ１ライン４１４を介して信号通信を行う。Ｄ０ライン４１３、及びＤ１ライン４１４はＵＨＳ−ＩＩのみで使用される。ＲＣＬＫライン４１２、Ｄ０ライン４１３、及びＤ１ライン４１４はいずれも電圧振幅が０．４Ｖの差動シリアル信号である。
【００５５】
ＲＣＬＫライン４１２は、レガシーＩ／ＦにおけるＤＡＴ０ライン１１３ａ、及びＤＡＴ１ライン１１３ｂにより構成される。
【００５６】
なお、ＵＨＳ−ＩＩホスト装置４００にレガシースレーブ装置１２０が接続されたとき、もしくはレガシーホスト装置１００にＵＨＳ−ＩＩスレーブ装置４２０が接続されたとき、少なくともレガシーＩ／Ｆを用いて通信ができるようにするため、ＵＨＳ−ＩＩホスト装置４００及びＵＨＳ−ＩＩスレーブ装置４２０は、レガシーＩ／Ｆで使用する端子も備えている。
【００５７】
また、ＣＬＫライン、ＣＭＤライン、ＤＡＴ２ライン、及びＤＡＴ３ラインはＵＨＳ−ＩＩでは使用しないが、前述のとおりＵＨＳ−ＩＩホスト装置４００もしくはＵＨＳ−ＩＩスレーブ装置４２０がレガシーＩ／Ｆでも動作できるように、電気的には接続された状態となっている。一方、ＵＨＳ−ＩＩ機能を有さないレガシーホスト装置１００及びレガシースレーブ装置１２０は、ＵＨＳ−ＩＩのみで使用するＶＤＤ２ライン４１１、Ｄ０ライン４１３及びＤ１ライン４１４の端子を具備しない。
【００５８】
図５は、ＵＨＳ−ＩＩホスト装置４００及びＵＨＳ−ＩＩスレーブ装置４２０における、電源起動後のルーチンについて説明した図である。
【００５９】
［１−４．ＵＨＳ−ＩＩホスト装置及び、ＵＨＳ−ＩＩスレーブ装置の詳細動作］
以下図４と図５を用いて、ＵＨＳ−ＩＩホスト装置４００にＵＨＳ−ＩＩスレーブ装置４２０が接続されたときの動作について説明する。
【００６０】
電源起動時、ＵＨＳ−ＩＩホスト装置４００の第１電源供給部４０１から３．３Ｖ電源が、ＶＤＤ１ライン４１０を介してＵＨＳ−ＩＩスレーブ装置４２０に供給される。またＵＨＳ−ＩＩホスト装置４００の第２電源供給部４０２から１．８Ｖ電源が、ＵＨＳ−ＩＩホスト装置４００のＵＨＳ−ＩＩ半導体チップ４０３及びＩ／Ｆ信号レギュレータ４０４に、さらにＶＤＤ２ライン４１１を介してＵＨＳ−ＩＩスレーブ装置４２０に供給される。
【００６１】
ＵＨＳ−ＩＩ半導体チップ４０３は、供給された１．８Ｖ電源を、ＵＨＳ−ＩＩ半導体チップ４０３内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。Ｉ／Ｆ信号レギュレータ４０４は、供給された１．８Ｖ電源の電圧を適宜変換して出力する装置であり、ここでは、差動信号の振幅である０．４Ｖに降圧してホスト装置Ｉ／Ｆ部４０５に供給され、ホスト装置Ｉ／Ｆ部４０５から出力されるＲＣＬＫライン４１２、Ｄ０ライン４１３の０．４Ｖ差動シリアル信号の元となる。
【００６２】
一方、ＶＤＤ１ライン４１０を介してＵＨＳ−ＩＩスレーブ装置４２０に供給された３．３Ｖ電源は、バックエンドモジュール４２５に供給される。またＶＤＤ２ライン４１１を介してＵＨＳ−ＩＩスレーブ装置４２０に供給された１．８Ｖ電源は、ＵＨＳ−ＩＩ半導体チップ４２１及びＩ／Ｆ信号レギュレータ４２２に供給される。ＵＨＳ−ＩＩ半導体チップ４２１は、供給された１．８Ｖ電源を、ＵＨＳ−ＩＩ半導体チップ４２１内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。またＩ／Ｆ信号レギュレータ４２２に供給された１．８Ｖ電源は、０．４Ｖに降圧されたうえでスレーブ装置Ｉ／Ｆ部４２３に供給され、スレーブ装置Ｉ／Ｆ部４２３から出力されるＤ１ライン４１４の０．４Ｖ差動シリアル信号の元となる。
【００６３】
ＲＣＬＫライン４１２（ＤＡＴ０及びＤＡＴ１の２本の信号線で構成）により、差動シリアル方式の差動リファレンスクロックがＵＨＳ−ＩＩホスト装置４００からＵＨＳ−ＩＩスレーブ装置４２０へ片方向で伝送される。またＤ０ライン４１３（２本の信号線で構成）により、差動シリアル方式の信号（コマンド、データのほか、特定のビット列から構成されるシンボル）が原則ＵＨＳ−ＩＩホスト装置４００からＵＨＳ−ＩＩスレーブ装置４２０へ伝送される。さらにＤ１ライン４１４（２本の信号線で構成）により、差動シリアル方式の信号（レスポンス、データのほか、特定のビット列から構成されるシンボル）が原則ＵＨＳ−ＩＩスレーブ装置４２０からＵＨＳ−ＩＩホスト装置４００へ伝送される。
【００６４】
図５において、ＵＨＳ−ＩＩホスト装置４００は、ＶＤＤ１ラインを介して３．３Ｖ電源を、ＶＤＤ２ラインを介して１．８Ｖ電源をＵＨＳ−ＩＩスレーブ装置４２０に供給する。そして、ＵＨＳ−ＩＩホスト装置４００からの電源出力がともにＶＤＤ１＝３．３Ｖ、ＶＤＤ２＝１．８Ｖに安定してから１ｍｓ以上経過した後、ＲＣＬＫライン４１２を介して差動リファレンスクロックを送信する。なお、ＶＤＤ１及びＶＤＤ２安定化後、差動リファレンスクロックを送信するまでの時間の規定は、１ｍｓ以上とは限らない。
【００６５】
その後ＵＨＳ−ＩＩホスト装置４００は、Ｉ／Ｆ制御部４０６で生成したＳＴＢ．Ｌシンボル５０１ａをＤ０ライン４１３を介してＵＨＳ−ＩＩスレーブ装置４２０に送信する。ＳＴＢ．Ｌシンボル５０１ａを正しく認識したＵＨＳ−ＩＩスレーブ装置４２０のＩ／Ｆ制御部４２４は、所定の時間Ｔ（例えば２００μｓ）以内にＳＴＢ．Ｌシンボル５０１ｂを生成し、Ｄ１ライン４１４を介してＵＨＳ−ＩＩホスト装置４００に送信する。
【００６６】
ＵＨＳ−ＩＩホスト装置４００が所定の時間Ｔ以内にＤ１を介してＳＴＢ．Ｌシンボル５０１ｂを受信できたとき、ＵＨＳ−ＩＩ初期化可能と判定する（ＵＨＳ−ＩＩサポート判定）。
【００６７】
その後、詳細は図示していないが所定のＵＨＳ−ＩＩ初期化処理（初期化コマンド５０２ａや当該レスポンス５０２ｂなど）を経て、Ｗｒｉｔｅなど各種コマンドの一連の処理（５０３ａ〜５０３ｃ）を実行する。
【００６８】
ＵＨＳ−ＩＩホスト装置４００は、ＤＡＴ０ライン１１３ａ及びＤＡＴ１ライン１１３ｂをＲＣＬＫライン４１２として使用するときは、これらのプルアップ抵抗を切断し、ローレベルもしくはハイレベルにドライブする。またＵＨＳ−ＩＩホスト装置４００がＵＨＳ−ＩＩ初期化を実行するときは、ＣＭＤライン１１２、ＤＡＴ２ライン１１３ｃ、ＤＡＴ３ライン１１３ｄをローレベルもしくはハイレベルに固定する。ハイレベルの実現は、信号線をＨｉ−Ｚ状態にしてプルアップ抵抗により実現する場合と、ＵＨＳ−ＩＩホスト装置４００がハイレベルにドライブして１を送信することで実現する場合がある。
【００６９】
昨今、半導体プロセスの微細化により、特にホスト装置向けの半導体チップは、３．３Ｖといった高電圧の信号への対応が困難になってきている。そのため、ＳＤカード（スレーブ装置）及びＳＤカード対応ホスト装置からなるリムーバブルシステムにおいて、たとえば入出力を１．８Ｖ以下の低電圧信号に限ったＩ／Ｆの導入が要請されている。
【００７０】
一方、ＳＤカード及び、ＳＤカード対応ホスト装置からなるリムーバブルシステムはすでに広く普及しているものが多く、信号線の配置、及びスレーブ装置の大きさや形状といったフォームファクターを新しいものに置き換えるのは、ホスト装置、スレーブ装置とも新規の設計が必要になること、及びすでに市場に出回っているホスト装置及びスレーブ装置で利用できなくなることから好ましいものではなく、従来のインターフェイスを継続して利用できることが好ましい。
【００７１】
ここでＵＨＳ−ＩＩは、信号振幅が０．４Ｖと３．３Ｖに比べて遥かに低い電圧レベルであり、低電圧信号であるという要件は満たしているが、レガシーＩ／Ｆを維持しつつＵＨＳ−ＩＩをサポートするためには、ホスト装置、スレーブ装置それぞれの半導体チップの端子数の増加が不可避であり、これにより半導体チップ、ひいてはホスト装置及びスレーブ装置のコスト増につながる。よって従来のレガシーＩ／Ｆ、ＵＨＳ−ＩＩに加え、３．３Ｖ信号を用いずに１．８Ｖの低電圧信号のみからなり、初期化を含むプロトコルはレガシーＩ／Ｆと同様であるＩ／Ｆ（以後このＩ／ＦをＬＶ−Ｉと記す）の導入が望まれている。
【００７２】
上記背景に基づき、図１に示すレガシーホスト装置１００において、レガシーＩ／Ｆ半導体チップ１０２の入出力を、低電圧信号（１．８Ｖ）に限ったＬＶ−Ｉ対応ホスト装置を導入することが考えられる。図６は、上記ＬＶ−Ｉホスト装置６００及びレガシースレーブ装置１２０からなるリムーバブルシステムの構成について説明したブロック図である。
【００７３】
ＬＶ−Ｉホスト装置６００は、少なくとも電源供給部６０１、ＬＶ−Ｉ半導体チップ６０２を備えている。そして、ＬＶ−Ｉ半導体チップ６０２は、少なくともＩ／Ｆ信号レギュレータ６０３、ホスト装置Ｉ／Ｆ部６０４、Ｉ／Ｆ制御部６０５を備えている。図１のレガシーホスト装置１００と図６のＬＶ−Ｉホスト装置６００の違いは、ＬＶ−Ｉ半導体チップ６０２の入力信号耐圧の上限が１．８Ｖとなっていることである。
【００７４】
しかしながら、図６に示すリムーバブルシステムでは、以下のような課題が発生する。
【００７５】
ＬＶ−Ｉホスト装置６００のＩ／Ｆ信号レギュレータ６０３の出力は、電源起動後３．３Ｖ電源ではなく１．８Ｖ電源とすることが可能である。一方、すでに多数の商品が市場に出回っている３．３Ｖ電源対応のレガシースレーブ装置１２０が、ＬＶ−Ｉホスト装置６００に接続されたとき、ＶＤＤ１ライン１１０を介して３．３Ｖ電源がレガシースレーブ装置１２０に供給される。前述した通り、レガシースレーブ装置１２０において、電源起動直後のＩ／Ｆ信号レギュレータ１２２の出力は３．３Ｖ電源である。そのため、レガシースレーブ装置１２０は、電源起動後初めて受信するＩ／Ｆ条件チェックコマンド２０１ａのレスポンス２０１ｂを３．３Ｖ信号でＬＶ−Ｉホスト装置６００に返信することになる。これにより、ＬＶ−Ｉホスト装置６００のＬＶ−Ｉ半導体チップ６０２に３．３Ｖ信号が入力されることになり、ＬＶ−Ｉ半導体チップ６０２が破壊されるという問題が発生する。
【００７６】
上記の問題は、ＬＶ−Ｉホスト装置に接続されたスレーブ装置がＬＶ−Ｉインターフェイスに対応している場合に限り初期化を進め、さもなければ初期化を実施しないとすることで、回避できる。
【００７７】
ホスト装置がスレーブ装置の特性を検知する方法として、スレーブ装置に実装されているレジスタを読む方法が一般的である。しかしながら、通常スレーブ装置のレジスタが有効になるのは、初期化コマンド（２０２ａもしくは５０２ａ）をトリガとする初期化完了後であるため、ホスト装置が初期化実施前にスレーブ装置の特性検知が必要となる本課題の解決に、この方法は適用できない。
【００７８】
この問題を解消するためには、ホスト装置がコマンドを発行する前に、スレーブ装置が特定の信号線を電源起動時とは別の状態に制御して、ホスト装置に検知させることが必要である。
【００７９】
発明者は、リムーバブルシステムの開発過程において、本課題を認識し、その解決手段を発案するに至った。以下、その解決手段の詳細を具体的に説明する。以下の説明では、解決手段の技術的思想を具現化した例として、実施の形態１及び２を説明する。
［２．実施の形態１にかかるリムーバブルシステムの構成及び動作］
［２−１．構成］
図７は、本発明のＬＶ−Ｉホスト装置７００に抜き差し可能なＬＶ−Ｉスレーブ装置７２０が接続されたリムーバブルシステムの構成について説明したブロック図である。図７に示すように、ＬＶ−Ｉホスト装置７００は、少なくとも電源供給部７０１、ＬＶ−Ｉ半導体チップ７０２を備えている。そして、ＬＶ−Ｉ半導体チップ７０２は、Ｉ／Ｆ信号レギュレータ７０３、ホスト装置Ｉ／Ｆ部７０４、Ｉ／Ｆ制御部７０５を備えている。ホスト装置Ｉ／Ｆ部７０４は、少なくともクロック信号を送信するクロック信号送信部、第１の信号であるＤＡＴ１ライン上でデータを送信する送信部、第２の信号であるＤＡＴ２ライン上でデータを受信する受信部の機能を有する。
【００８０】
なおＬＶ−Ｉホスト装置７００のＬＶ−Ｉ半導体チップ７０２の入力信号耐圧の上限は１．８Ｖである。また、Ｉ／Ｆ信号レギュレータ７０３は、ＬＶ−Ｉ半導体チップ７０２の外部に配置することも可能である。さらに、本実施の形態におけるホスト装置は、電源供給部７０１及びＬＶ−Ｉ半導体チップ７０２から構成されているが、ＬＶ−Ｉ半導体チップ７０２に対して電源を供給することができれば、ＬＶ−Ｉ半導体チップ７０２単体でも本実施の形態のホスト装置が実現できる。
【００８１】
ＬＶ−Ｉホスト装置７００と、ＬＶ−Ｉスレーブ装置７２０とは、機械的に接続される。また、ＬＶ−Ｉホスト装置７００は、図１で説明したリムーバブルシステムと同様、ＶＤＤ１ライン７１０を介して、ＬＶ−Ｉスレーブ装置７２０と電気的に接続される。
【００８２】
ＬＶ−Ｉスレーブ装置７２０は、少なくともＬＶ−Ｉ半導体チップ７２１、バックエンドモジュール７２５を備えている。そして、ＬＶ−Ｉ半導体チップ７２１は、少なくともＩ／Ｆ信号レギュレータ７２２、スレーブ装置Ｉ／Ｆ部７２３、Ｉ／Ｆ制御部７２４を備えている。スレーブ装置Ｉ／Ｆ部７２３は、少なくともクロック信号を受信するクロック信号受信部、第１の信号であるＤＡＴ１ライン上で受信する受信部、第２の信号であるＤＡＴ２ライン上でデータを送信する送信部の機能を有する。
【００８３】
なおＩ／Ｆ信号レギュレータ７２２は、ＬＶ−Ｉ半導体チップ７２１の外部に配置することも可能である。さらに、本実施の形態におけるスレーブ装置は、ＬＶ−Ｉ半導体チップ７２１及びバックエンドモジュール７２５から構成されているが、ＬＶ−Ｉ半導体チップ７２１単体でも本実施の形態のスレーブ装置が実現できる。
【００８４】
ホスト装置Ｉ／Ｆ部７０４と、スレーブ装置Ｉ／Ｆ部７２３とは、図１で説明したリムーバブルシステムと同様、ＣＬＫライン７１１、ＣＭＤライン７１２、ＤＡＴライン７１３を介して、信号通信を行う。なおＤＡＴライン７１３は、ＤＡＴ０ライン７１３ａ、ＤＡＴ１ライン７１３ｂ、ＤＡＴ２ライン７１３ｃ、ＤＡＴ３ライン７１３ｄの４本の信号線からなる。
【００８５】
図８は、本実施の形態において、ＬＶ−Ｉホスト装置７００及びＬＶ−Ｉスレーブ装置７２０より構成されるリムーバブルシステムにおける、電源起動後の動作について説明した図である。
【００８６】
［２−２．詳細動作］
以下図７と図８を用いて、ＬＶ−Ｉホスト装置７００にＬＶ−Ｉスレーブ装置７２０が接続されたときの動作について説明する。
【００８７】
本実施の形態においては、電源起動時、ＤＡＴ１ライン７１３ｂ、ＤＡＴ２ライン７１３ｃはＬＶ−Ｉホスト装置７００及びＬＶ−Ｉスレーブ装置７２０双方でＨｉ−Ｚ状態となっている。またこれらの信号線は、図示していないＬＶ−Ｉホスト装置７００内のプルアップ抵抗で、所定の電圧にプルアップされるため、当該信号線がドライブされない限り、ハイレベルに遷移する。なおプルアップされる信号の電圧は、ホスト装置Ｉ／Ｆ部７０４の入力信号耐圧の上限を超えてはならない。本実施の形態では、ＬＶ−Ｉホスト装置７００によりＤＡＴ１ライン７１３ｂ、ＤＡＴ２ライン７１３ｃが１．８Ｖにプルアップされるものとする。
【００８８】
電源起動時、ＬＶ−Ｉホスト装置７００の電源供給部７０１から、３．３Ｖ電源がＬＶ−Ｉ半導体チップ７０２及びＩ／Ｆ信号レギュレータ７０３に、さらにＶＤＤ１ライン７１０を介してＬＶ−Ｉスレーブ装置７２０に供給される。ＬＶ−Ｉ半導体チップ７０２は、供給された３．３Ｖ電源を、ＬＶ−Ｉ半導体チップ７０２内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。
【００８９】
Ｉ／Ｆ信号レギュレータ７０３は、供給された３．３Ｖ電源を１．８Ｖに変換してホスト装置Ｉ／Ｆ部７０４に供給する。またホスト装置Ｉ／Ｆ部７０４に供給された１．８Ｖ電源は、ホスト装置Ｉ／Ｆ部７０４から出力されるＣＬＫライン７１１、ＣＭＤライン７１２、及びＤＡＴライン７１３の１．８Ｖ信号の元となる。
【００９０】
一方、ＶＤＤ１ライン７１０を介してＬＶ−Ｉスレーブ装置７２０に供給された３．３Ｖ電源は、ＬＶ−Ｉ半導体チップ７２１、Ｉ／Ｆ信号レギュレータ７２２、及びバックエンドモジュール７２５に供給される。
【００９１】
ＬＶ−Ｉ半導体チップ７２１は、供給された３．３Ｖ電源を、ＬＶ−Ｉ半導体チップ７２１内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。またＩ／Ｆ信号レギュレータ７２２は、供給された電源の電圧をＩ／Ｆ制御部７２４の指示により適宜変換して出力する装置であり、ＬＶ−Ｉホスト装置７００から電源が供給された直後は、入力された電源をそのまま出力して、スレーブ装置Ｉ／Ｆ部７２３に供給する。なおＩ／Ｆ信号レギュレータ７２２は、３．３Ｖ電源が供給された直後に起動し、速やかに１．８Ｖ電源を出力できるようにしておくことが望ましい。そして後述するように、ＬＶ−Ｉホスト装置７００及びＬＶ−Ｉスレーブ装置７２０との間で通信を開始するとき、Ｉ／Ｆ信号レギュレータ７２２は供給された３．３Ｖ電源を１．８Ｖに変換してスレーブ装置Ｉ／Ｆ部７２３に供給する。またスレーブ装置Ｉ／Ｆ部７２３に供給された１．８Ｖ電源は、スレーブ装置Ｉ／Ｆ部７２３から出力されるＣＬＫライン７１１、ＣＭＤライン７１２、及びＤＡＴライン７１３の１．８Ｖ信号の元となる。
【００９２】
図１で説明したリムーバブルシステムと同様、ＬＶ−Ｉホスト装置７００のホスト装置Ｉ／Ｆ部７０４は、ＣＬＫライン７１１、ＣＭＤライン７１２、及び４本のＤＡＴライン７１３によりＬＶ−Ｉスレーブ装置７２０のスレーブ装置Ｉ／Ｆ部７２３と接続されている。
【００９３】
図８において、ＬＶ−Ｉホスト装置７００がＬＶ−Ｉで初期化しようとするとき、少なくともＤＡＴ１ライン７１３ｂ、ＤＡＴ２ライン７１３ｃについて、Ｈｉ−Ｚ状態とする。このとき、図示していない各信号線のプルアップ抵抗によりＤＡＴ１ライン７１３ｂ、ＤＡＴ２ライン７１３ｃはいずれもハイレベルとなる。
【００９４】
ＬＶ−Ｉホスト装置７００は、ＶＤＤ１ラインを介して３．３Ｖ電源をＬＶ−Ｉスレーブ装置７２０に供給する。そして、ＬＶ−Ｉホスト装置７００からの電源出力ＶＤＤ１が３．３Ｖに安定してから１ｍｓ以上経過した後、ＬＶ−Ｉホスト装置７００はＣＬＫライン７１１を介して１．８Ｖシングルエンド方式のクロックをＬＶ−Ｉスレーブ装置７２０に送信する。なお、ＶＤＤ１安定後上記クロックを供給するまでの時間の規定は、１ｍｓ以上とは限らない。さらにＬＶ−Ｉホスト装置７００は、ホスト装置Ｉ／Ｆ部７０４に対して、ＤＡＴ１ライン７１３ｂをローレベルにドライブして０を送信するよう指示する（８０１）。なお、図８においては、ＤＡＴ１ライン７１３ｂをローレベルにするのは、１．８Ｖシングルエンド方式のクロック供給後としているが、例えばクロック供給と同時など、他のタイミングでも構わない。
【００９５】
ＬＶ−Ｉスレーブ装置７２０は、Ｉ／Ｆ信号レギュレータ７２２によりＶＤＤ１（３．３Ｖ電源）と、スレーブ装置Ｉ／Ｆ部７２３によりＣＬＫライン７１１の１．８Ｖシングルエンド方式のクロックと、ＤＡＴ１ライン７１３ｂ上でのローレベル信号のすべてを検知したとき、上記検知結果をＩ／Ｆ制御部７２４に送信する。このとき、Ｉ／Ｆ制御部７２４は、ホスト装置がＬＶ−Ｉのインターフェイスで初期化しようとしていると判定し、スレーブ装置Ｉ／Ｆ部７２３に対して、ＤＡＴ２ライン７１３ｃをローレベルにドライブして０を送信するよう指示する（８０２）。
【００９６】
ＬＶ−Ｉホスト装置７００が所定の時間までにＤＡＴ２ライン７１３ｃがローレベルとなっていることを検知したとき、Ｉ／Ｆ制御部７０５に通知する。このとき、Ｉ／Ｆ制御部７０５はＬＶ−Ｉに対応したＬＶ−Ｉスレーブ装置７２０が接続されたと判定し、ホスト装置Ｉ／Ｆ部７０４に対して、ＤＡＴ１ライン７１３ｂのドライブを中止して０を送信しないように指示する。この結果、ＤＡＴ１ライン７１３ｂは、ＬＶ−Ｉホスト装置７００側のプルアップ抵抗により、ハイレベルに遷移する（８０３）。
【００９７】
ＬＶ−Ｉスレーブ装置７２０のスレーブ装置Ｉ／Ｆ部７２３が、ＤＡＴ１ライン７１３ｂがローレベルであることを検知したとき、Ｉ／Ｆ制御部７２４に通知する。このとき、Ｉ／Ｆ制御部７２４は、Ｉ／Ｆ信号レギュレータ７２２に対して、起動が完了して１．８Ｖ電源が出力可能かどうかを確認した上で、１．８Ｖ電源を出力するよう指示する。そしてスレーブ装置Ｉ／Ｆ部７２３に対して、ＤＡＴ２ライン７１３ｃのドライブを中止して０を送信しないように指示する。この結果、ＤＡＴ２ライン７１３ｃは、ＬＶ−Ｉホスト装置７００側のプルアップ抵抗により、ハイレベルに遷移する（８０４）。
【００９８】
ＬＶ−Ｉホスト装置７００のホスト装置Ｉ／Ｆ部７０４が、ＤＡＴ２ライン７１３ｃがハイレベルであることを検知したとき、Ｉ／Ｆ制御部７０５に通知する（８０５）。このとき、Ｉ／Ｆ制御部７０５は、ＬＶ−Ｉスレーブ装置７２０に対して初期化処理を開始する。また初期化処理以降、ＬＶ−Ｉホスト装置７００から送信されるＣＭＤライン７１２及びＤＡＴライン７１３の信号はすべて１．８Ｖとなる。
【００９９】
Ｉ／Ｆ制御部７０５は、ＣＭＤライン７１２を介してリセットコマンド８０６に続き、Ｉ／Ｆ条件チェックコマンド８０７ａをＬＶ−Ｉスレーブ装置７２０に送信する。Ｉ／Ｆ条件チェックコマンド８０７ａには、１．８Ｖ信号に対応しているかどうかのチェックビットを含むパラメータが多重されている。
【０１００】
Ｉ／Ｆ条件チェックコマンド８０７ａを受信したＬＶ−Ｉスレーブ装置７２０は、Ｉ／Ｆ条件チェックコマンド８０７ａに多重されているパラメータを確認する。ＬＶ−Ｉスレーブ装置７２０が上記パラメータを確認することにより、接続されているホスト装置がＬＶ−Ｉホスト装置７００であることを二重チェックすることができる。
【０１０１】
その後、ＬＶ−Ｉスレーブ装置７２０は、ＣＭＤライン７１２を介して、対応するレスポンス８０７ｂをＬＶ−Ｉホスト装置７００に送信する。この過程の後、ＬＶ−Ｉインターフェイスでの初期化、及びデータ８０８によるデータのやり取りが実施される。
【０１０２】
［２−３．効果］
本発明の実施の形態１によれば、ＬＶ−Ｉホスト装置７００は、３．３Ｖ電源であるＶＤＤ１、１．８Ｖシングルエンド方式のクロック、及びＤＡＴ１ライン７１３ｂを介したローレベル信号をほぼ同時に供給することで、ＬＶ−Ｉインターフェイスによる初期化の開始をＬＶ−Ｉスレーブ装置７２０に通知する。
【０１０３】
また、ＶＤＤ１、シングルエンド方式のクロック、及びＤＡＴ１ライン７１３ｂによるローレベル信号をほぼ同時に供給するのは、ＬＶ−Ｉホスト装置７００に限られるため、ＶＤＤ１電源安定化直後、ＬＶ−Ｉスレーブ装置７２０がこれらすべて検知したとき、ＬＶ−Ｉスレーブ装置７２０はＬＶ−Ｉインターフェイス初期化であることを認識し、ＤＡＴ２ライン７１３ｃをローレベルにドライブして０を送信する。
【０１０４】
そして、ＤＡＴ２ライン７１３ｃがローレベルであることを検知したＬＶ−Ｉホスト装置７００は、スレーブ装置がＬＶ−Ｉスレーブ装置７２０であることを検知する。これよりＣＭＤライン７１２を介して受信するレスポンス、及びＤＡＴライン７１３を介して受信するデータはすべて１．８Ｖ信号であることが保証される。従って、ＬＶ−Ｉホスト装置７００は以降の処理を継続しても、３．３Ｖの高電圧信号がＬＶ−Ｉホスト装置７００に供給されることはないので、入力信号耐圧の上限が１．８Ｖであるホスト装置Ｉ／Ｆ部７０４が破壊されることはない。
【０１０５】
なお、ＬＶ−Ｉホスト装置７００は、電源供給前にＤＡＴ２ライン７１３ｃをＨｉ−Ｚ状態にしていることから、図８の８０２のタイミングでＬＶ−Ｉスレーブ装置７２０がＤＡＴ２ライン７１３ｃをローレベルにドライブして０を送信しても、ホスト装置Ｉ／Ｆ部７０４に対して悪影響を及ぼさない。
【０１０６】
また、ＬＶ−Ｉホスト装置７００は、ＤＡＴ２ライン７１３ｃがハイレベルであること、すなわちＬＶ−Ｉスレーブ装置７２０がＤＡＴ２ライン７１３ｃをドライブしていないことを確認後、初期化を行う。これにより、ＬＶ−Ｉホスト装置７００及びＬＶ−Ｉスレーブ装置７２０が同時にＤＡＴ２ライン７１３ｃをドライブすることはないため、双方から異なる信号レベルをドライブするという不具合を回避することができる。
［３．実施の形態２にかかるリムーバブルシステムの構成及び動作］
［３−１．構成］
図９は、本発明のＬＶ−Ｉホスト装置９００に抜き差し可能なＬＶ−Ｉスレーブ装置９２０が接続されたリムーバブルシステムの構成について説明したブロック図である。
【０１０７】
図９に示すように、ＬＶ−Ｉホスト装置９００は、少なくとも第１電源供給部９０１、第２電源供給部９０２、ＬＶ−Ｉ半導体チップ９０３を備えている。そして、ＬＶ−Ｉ半導体チップ９０３は、ホスト装置Ｉ／Ｆ部９０４、Ｉ／Ｆ制御部９０５を備えている。なおＬＶ−Ｉホスト装置９００のＬＶ−Ｉ半導体チップ９０３の入力信号耐圧の上限は１．８Ｖである。ＬＶ−Ｉホスト装置９００と、ＬＶ−Ｉスレーブ装置９２０とは、機械的に接続される。また、ＬＶ−Ｉホスト装置９００は、図４で説明したリムーバブルシステムと同様、ＶＤＤ１ライン９１０及びＶＤＤ２ライン９１１を介して、ＬＶ−Ｉスレーブ装置９２０と電気的に接続される。
【０１０８】
ＬＶ−Ｉスレーブ装置９２０は、少なくともＬＶ−Ｉ半導体チップ９２１、バックエンドモジュール９２５を備えている。そして、ＬＶ−Ｉ半導体チップ９２１は、少なくともＶＤＤ１検知部９２２、スレーブ装置Ｉ／Ｆ部９２３、Ｉ／Ｆ制御部９２４を備えている。なお、ＶＤＤ１検知部９２２は、スレーブ装置Ｉ／Ｆ部９２３の内部、もしくはＬＶ−Ｉ半導体チップ９２１の外部に配置することも可能である。
【０１０９】
ホスト装置Ｉ／Ｆ部９０４と、スレーブ装置Ｉ／Ｆ部９２３とは、図７で説明したリムーバブルシステムと同様、ＣＬＫライン９１２、ＣＭＤライン９１３、ＤＡＴライン９１４を介して、信号通信を行う。なおＤＡＴライン９１４は、ＤＡＴ０ライン９１４ａ、ＤＡＴ１ライン９１４ｂ、ＤＡＴ２ライン９１４ｃ、ＤＡＴ３ライン９１４ｄの４本の信号線からなる。
【０１１０】
実施の形態１のＬＶ−Ｉホスト装置７００及びＬＶ−Ｉスレーブ装置７２０はＶＤＤ２端子を有していないが、本実施の形態においては、いずれもＶＤＤ２端子を有しているところが異なる。
【０１１１】
図１０は本実施の形態において、ＬＶ−Ｉホスト装置９００及びＬＶ−Ｉスレーブ装置９２０より構成されるリムーバブルシステムにおける、電源起動後の動作について説明した図である。
【０１１２】
［３−２．詳細動作］
以下図９と図１０を用いて、ＬＶ−Ｉホスト装置９００にＬＶ−Ｉスレーブ装置９２０が接続されたときの動作について、実施の形態１と異なる部分について説明する。
【０１１３】
電源起動時、ＬＶ−Ｉホスト装置９００の第１電源供給部９０１から３．３Ｖ電源が、ＶＤＤ１ライン９１０を介してＬＶ−Ｉスレーブ装置９２０に供給される。加えてＬＶ−Ｉホスト装置９００の第２電源供給部９０２から１．８Ｖ電源が、ＬＶ−Ｉホスト装置９００のＬＶ−Ｉ半導体チップ９０３及びホスト装置Ｉ／Ｆ部９０４に、さらにＶＤＤ２ライン９１１を介してＬＶ−Ｉスレーブ装置９２０に供給される。
【０１１４】
ＬＶ−Ｉ半導体チップ９０３は、供給された１．８Ｖ電源を、ＬＶ−Ｉ半導体チップ９０３内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。また、ホスト装置Ｉ／Ｆ部９０４に供給された１．８Ｖ電源は、ホスト装置Ｉ／Ｆ部９０４から出力されるＣＬＫライン９１２、ＣＭＤライン９１３、及びＤＡＴライン９１４の１．８Ｖ信号の元となる。
【０１１５】
一方、ＶＤＤ１ライン９１０を介してＬＶ−Ｉスレーブ装置９２０に供給された３．３Ｖ電源は、バックエンドモジュール９２５に供給される。また、ＶＤＤ１検知部９２２は、ＶＤＤ１の有無を検知し、スレーブ装置Ｉ／Ｆ部９２３を介してＩ／Ｆ制御部９２４に結果を通知する。
【０１１６】
加えてＶＤＤ２ライン９１１を介してＬＶ−Ｉホスト装置９００より供給された１．８Ｖ電源は、ＬＶ−Ｉ半導体チップ９２１及びスレーブ装置Ｉ／Ｆ部９２３に供給される。ＬＶ−Ｉ半導体チップ９２１は、供給された１．８Ｖ電源を、ＬＶ−Ｉ半導体チップ９２１内に配置されたあらゆるモジュールに供給して、各モジュールが動作可能な状態とする。
【０１１７】
図１０において、ＬＶ−Ｉホスト装置９００がＬＶ−Ｉで初期化しようとするとき、少なくともＤＡＴ１ライン９１４ｂ、ＤＡＴ２ライン９１４ｃについて、Ｈｉ−Ｚ状態とする。このとき、図示していない各信号線のプルアップ抵抗によりＤＡＴ１ライン９１４ｂ、ＤＡＴ２ライン９１４ｃはいずれもハイレベルとなる。
【０１１８】
ＬＶ−Ｉホスト装置９００は、ＶＤＤ１ライン９１０を介して３．３Ｖ電源を、ＶＤＤ２ライン９１１を介して１．８Ｖ電源をＬＶ−Ｉスレーブ装置９２０に供給する。なお、ＬＶ−Ｉホスト装置９００がＶＤＤ１、ＶＤＤ２を起動する順序は問わない。そして、ＬＶ−Ｉホスト装置９００からの電源出力がともにＶＤＤ１＝３．３Ｖ、ＶＤＤ２＝１．８Ｖに安定してから１ｍｓ以上経過した後、ＬＶ−Ｉホスト装置９００はＣＬＫライン９１２を介して１．８Ｖシングルエンド方式のクロックをＬＶ−Ｉスレーブ装置９２０に送信する。なお、ＶＤＤ１及びＶＤＤ２安定後上記クロックを供給するまでの時間の規定は、１ｍｓ以上とは限らない。
【０１１９】
さらにＬＶ−Ｉホスト装置９００は、ホスト装置Ｉ／Ｆ部９０４に対して、ＤＡＴ１ライン９１４ｂをローレベルにドライブして０を送信するよう指示する（８０１）。なお、図１０においては、ＤＡＴ１ライン９１４ｂをローレベルにするのは、１．８Ｖシングルエンド方式のクロック供給後としているが、例えばクロック供給と同時など、他のタイミングでも構わない。
【０１２０】
８０１以降の動作は、第１の実施の形態と同様である。なお本実施の形態においては、Ｉ／Ｆ信号レギュレータ７２２は存在しないので、８０４においてＩ／Ｆ信号レギュレータの起動確認は不要である。
【０１２１】
上記より、本実施の形態においても、第１の実施の形態同様ＬＶ−Ｉインターフェイスでの初期化、及びデータ８０８によるデータのやり取りが実施される。
【０１２２】
［３−３．効果］
本発明の実施の形態２によれば、実施の形態１に対して、ＬＶ−Ｉホスト装置９００が１．８Ｖ電源であるＶＤＤ２をＬＶ−Ｉスレーブ装置９２０に供給するという構成を追加しても、同様の効果が得られることが分かる。
【０１２３】
本実施の形態では、実施の形態１におけるＩ／Ｆ信号レギュレータ７０３及び７２２が不要である点が特徴である。これによりＬＶ−Ｉホスト装置９００及びＬＶ−Ｉスレーブ装置９２０双方でＩ／Ｆ信号レギュレータによる電力消費を削減することができる。これにより、特にＬＶ−Ｉホスト装置がバッテリーにより駆動するモバイル型リムーバブルシステムにおいて、継続動作時間を長くすることができるなどの効果がある。
［４．実施の形態３にかかるリムーバブルシステムの構成及び動作］
実施の形態３以降に記載のＬＶ−Ｉホスト装置及びＬＶ−Ｉスレーブ装置は、原則として実施の形態１に記載した内容に基づいて動作するものとして説明する。
【０１２４】
［４−１．構成］
図１１は、本発明のＬＶ−Ｉホスト装置７００に抜き差し可能なレガシースレーブ装置１２０が接続されたリムーバブルシステムの構成について説明したブロック図である。ＬＶ−Ｉホスト装置７００、及びレガシースレーブ装置１２０の構成は、これまで説明した内容と同じである。
【０１２５】
ＬＶ−Ｉホスト装置７００と、レガシースレーブ装置１２０とは、機械的に接続される。またＬＶ−Ｉホスト装置７００は、ＶＤＤ１ライン１１１０のみで電気的に接続される。
【０１２６】
ホスト装置Ｉ／Ｆ部７０４と、スレーブ装置Ｉ／Ｆ部１２３とは、ＣＬＫライン１１１１、ＣＭＤライン１１１２、ＤＡＴライン１１１３を介して、信号通信を行う。なおＤＡＴライン１１１３は、ＤＡＴ０ライン１１１３ａ、ＤＡＴ１ライン１１１３ｂ、ＤＡＴ２ライン１１１３ｃ、ＤＡＴ３ライン１１１３ｄの４本の信号線からなる。
【０１２７】
図１２は、本実施の形態において、ＬＶ−Ｉホスト装置７００及びレガシースレーブ装置１２０より構成されるリムーバブルシステムにおける、電源起動後の動作について説明した図である。
【０１２８】
［４−２．詳細動作］
以下図１１と図１２を用いて、ＬＶ−Ｉホスト装置７００にレガシースレーブ装置１２０が接続されたときの動作について説明する。
【０１２９】
ＶＤＤ１ライン１１１０を介してレガシースレーブ装置１２０に供給された３．３Ｖ電源は、レガシーＩ／Ｆ半導体チップ１２１及びバックエンドモジュール１２５に供給され、動作可能な状態となる。
【０１３０】
実施の形態１と同様、電源起動時、ＤＡＴ１ライン１１１３ｂ、ＤＡＴ２ライン１１１３ｃはＬＶ−Ｉホスト装置７００及びレガシースレーブ装置１２０双方でＨｉ−Ｚ状態となっている。よって、図示していないプルアップ抵抗により各信号線はハイレベルとなる。
【０１３１】
ＬＶ−Ｉホスト装置７００からの電源出力がＶＤＤ１＝３．３Ｖに安定してから１ｍｓ以上経過した後、ＬＶ−Ｉホスト装置７００はＣＬＫライン１１１１を介して１．８Ｖシングルエンド方式のクロック、及びＤＡＴ１ライン１１１３ｂを介してローレベルの信号をレガシースレーブ装置１２０に送信する。
【０１３２】
ところで、レガシースレーブ装置１２０は、ＬＶ−Ｉスレーブ装置７２０と異なり、ＶＤＤ１、クロック、及びＤＡＴ１ライン１１１３ｂ上でのローレベル信号すべてを検知したときにＤＡＴ２ライン１１１３ｃをローレベルにドライブして０を送信するという機能を備えていない。従って、ＬＶ−Ｉホスト装置７００は、ＤＡＴ２ライン１１１３ｃがローレベルであることを検知することはない。
【０１３３】
所定の時間までにＬＶ−Ｉホスト装置７００がＤＡＴ２ライン１１１３ｃがローレベルであることを検知しなかったとき、ＬＶ−Ｉホスト装置７００は、スレーブ装置がＬＶ−Ｉスレーブ装置７２０ではない、すなわちＬＶ−Ｉインターフェイスをサポートしていないと判定し、ＬＶ−Ｉインターフェイスでの初期化を中止する。
【０１３４】
［４−３．効果］
本発明の実施の形態３によれば、レガシースレーブ装置１２０は起動直後にＤＡＴ２ライン１１１３ｃをローレベルにドライブして０を送信することはない。よってＬＶ−Ｉホスト装置７００は、ＤＡＴ２ライン１１１３ｃをモニタし、所定の時間までにローレベルになることを検知しなければ、スレーブ装置はＬＶ−Ｉに対応していないことを検知し、以降の初期化プロセスを実施しない。これにより、ＬＶ−Ｉスレーブ装置７２０でないスレーブ装置から、３．３Ｖの高電圧信号がＬＶ−Ｉホスト装置７００に供給されることはないので、入力信号耐圧の上限が１．８Ｖであるホスト装置Ｉ／Ｆ部７０４が破壊されることはない。
【０１３５】
なお、本実施の形態におけるＬＶ−Ｉホスト装置が実施の形態２のようにＶＤＤ２を介して１．８Ｖ電源を供給する機能を有する場合であっても、レガシースレーブ装置１２０はＶＤＤ２の供給を受ける端子を有さないため、同様の結果が得られる。
［５．実施の形態４にかかるリムーバブルシステムの構成及び動作］
［５−１．構成］
図１３は、本発明のＬＶ−Ｉホスト装置７００に抜き差し可能なＵＨＳ−ＩＩスレーブ装置４２０が接続されたリムーバブルシステムの構成について説明したブロック図である。ＬＶ−Ｉホスト装置７００、及びＵＨＳ−ＩＩスレーブ装置４２０の構成は、これまで説明した内容と同じである。
【０１３６】
ＬＶ−Ｉホスト装置７００と、ＵＨＳ−ＩＩスレーブ装置４２０とは、機械的に接続される。また、ＬＶ−Ｉホスト装置７００は、ＶＤＤ１ライン１３１０を介して、ＵＨＳ−ＩＩスレーブ装置４２０と電気的に接続される。
【０１３７】
ホスト装置Ｉ／Ｆ部７０４と、スレーブ装置Ｉ／Ｆ部４２３とは、ＣＬＫライン１３１１、ＣＭＤライン１３１２、ＤＡＴライン１３１３を介して、信号通信を行う。なおＤＡＴライン１３１３は、ＤＡＴ０ライン１３１３ａ、ＤＡＴ１ライン１３１３ｂ、ＤＡＴ２ライン１３１３ｃ、ＤＡＴ３ライン１３１３ｄの４本の信号線からなる。
【０１３８】
図１４は、ＬＶ−Ｉホスト装置７００及びＵＨＳ−ＩＩスレーブ装置４２０より構成されるリムーバブルシステムにおける、電源起動後の動作について説明した図である。
【０１３９】
［５−２．詳細動作］
以下図１３と図１４を用いて、ＬＶ−Ｉホスト装置７００にＵＨＳ−ＩＩスレーブ装置４２０が接続されたときの動作について説明する。
【０１４０】
電源起動時、ＬＶ−Ｉホスト装置７００の電源供給部７０１から３．３Ｖ電源が、ＶＤＤ１ライン７１０を介してＵＨＳ−ＩＩスレーブ装置４２０に供給される。
【０１４１】
一方、ＬＶ−Ｉホスト装置７００はＶＤＤ２を供給しないので、ＵＨＳ−ＩＩスレーブ装置４２０内のＵＨＳ−ＩＩ半導体チップ４２１にはＶＤＤ２は供給されない。
【０１４２】
一般に、電源が供給されていない状態で半導体チップに信号を供給すると、半導体チップに悪影響があることが知られている。このような事態を回避するために、本実施の形態では、ＵＨＳ−ＩＩ半導体チップ４２１にＶＤＤ２を介して１．８Ｖ電源が供給されないときは、代わりにＶＤＤ１を介して供給される３．３Ｖ信号をＵＨＳ−ＩＩ半導体チップ４２１に供給するようにする。
【０１４３】
電源起動時、ＤＡＴ１ライン１３１３ｂ、ＤＡＴ２ライン１３１３ｃはＬＶ−Ｉホスト装置７００及びＵＨＳ−ＩＩスレーブ装置４２０双方でＨｉ−Ｚ状態となっている。よって、図示していないプルアップ抵抗により各信号線はハイレベルとなる。
【０１４４】
ＬＶ−Ｉホスト装置７００からの電源出力がＶＤＤ１＝３．３Ｖに安定してから１ｍｓ以上経過した後、ＬＶ−Ｉホスト装置７００はＣＬＫライン１３１１を介して１．８Ｖシングルエンド方式のクロック、及びＤＡＴ１ライン１３１３ｂを介してローレベルの信号をＵＨＳ−ＩＩスレーブ装置４２０に送信する。
【０１４５】
実施の形態３で説明したレガシースレーブ装置１２０と同様に、ＵＨＳ−ＩＩスレーブ装置４２０も、ＶＤＤ１、ＣＬＫ、及びＤＡＴ１ライン１３１３ｂ上でのローレベル信号すべてを検知したときにＤＡＴ２ライン１３１３ｃをローレベルにドライブして０を送信するという機能を備えていない。従って、ＬＶ−Ｉホスト装置７００は、ＤＡＴ２ライン１３１３ｃがローレベルであることを検知することはない。
【０１４６】
実施の形態３と同様に、所定の時間までにＬＶ−Ｉホスト装置７００が、ＤＡＴ２ライン１３１３ｃがローレベルであることを検知しなかったとき、ＬＶ−Ｉホスト装置７００は、スレーブ装置がＬＶ−Ｉをサポートしていないと判定し、ＬＶ−Ｉインターフェイスでの初期化を中止する。
【０１４７】
［５−３．効果］
本発明の実施の形態４によれば、ＵＨＳ−ＩＩスレーブ装置４２０は起動直後にＤＡＴ２ライン１３１３ｃをローレベルにドライブして０を送信することはない。よってＬＶ−Ｉホスト装置７００は、ＤＡＴ２ライン１３１３ｃをモニタし、所定の時間までにローレベルになることを検知しなければ、スレーブ装置はＬＶ−Ｉに対応していないことを検知し、以降の初期化プロセスを実施しない。また３．３Ｖの高電圧信号がＬＶ−Ｉホスト装置７００に供給されることはないので、入力信号耐圧の上限は１．８Ｖであるホスト装置Ｉ／Ｆ部７０４が破壊されることはない。
【０１４８】
なお、本実施の形態におけるＬＶ−Ｉホスト装置が実施の形態２のようにＶＤＤ２を介して１．８Ｖ電源を供給する機能を有する場合、ＵＨＳ−ＩＩ半導体チップ４２１及びＩ／Ｆ信号レギュレータ４２２に１．８Ｖ信号が供給される。この場合、図４で説明したように、ＵＨＳ−ＩＩ半導体チップ４２１はＶＤＤ２で駆動させ、ＵＨＳ−ＩＩスレーブ装置４２０は、ＶＤＤ１をＵＨＳ−ＩＩ半導体チップ４２１に供給しないようにすればよい（結果的にＬＶ−Ｉインターフェイスの初期化を中止する、という同様の効果が得られる）。
［６．実施の形態５にかかるリムーバブルシステムの構成及び動作］
［６−１．構成］
図１５は、レガシーホスト装置１００に抜き差し可能な本発明のＬＶ−Ｉスレーブ装置７２０が接続されたリムーバブルシステムの構成について説明したブロック図である。レガシーホスト装置１００、及びＬＶ−Ｉスレーブ装置７２０の構成は、これまで説明した内容と同じである。なお本実施の形態のＬＶ−Ｉスレーブ装置７２０は、レガシーＩ／Ｆをサポートしているものとする。従って、ＬＶ−Ｉスレーブ装置７２０のスレーブ装置Ｉ／Ｆ部７２３の入力信号耐圧の上限は３．３Ｖである。
【０１４９】
レガシーホスト装置１００と、ＬＶ−Ｉスレーブ装置７２０とは、機械的に接続される。また、レガシーホスト装置１００は、３．３Ｖ電源ラインであるＶＤＤ１ライン１５１０を介して、レガシースレーブ装置１２０と電気的に接続される。
【０１５０】
ホスト装置Ｉ／Ｆ部１０４と、スレーブ装置Ｉ／Ｆ部７２３とは、ＣＬＫライン１５１１、ＣＭＤライン１５１２、ＤＡＴライン１５１３を介して、信号通信を行う。なおＤＡＴライン１５１３は、ＤＡＴ０ライン１５１３ａ、ＤＡＴ１ライン１５１３ｂ、ＤＡＴ２ライン１５１３ｃ、ＤＡＴ３ライン１５１３ｄの４本の信号線からなる。
【０１５１】
図１６は、レガシーホスト装置１００及びＬＶ−Ｉスレーブ装置７２０より構成されるリムーバブルシステムにおける、電源起動後の動作について説明した図である。
【０１５２】
［６−２．詳細動作］
以下図１５と図１６を用いて、レガシーホスト装置１００にＬＶ−Ｉスレーブ装置７２０が接続されたときの動作について説明する。
【０１５３】
本実施の形態においては、電源起動時、ＤＡＴ１ライン１５１３ｂ、ＤＡＴ２ライン１５１３ｃはレガシーホスト装置１００及びＬＶ−Ｉスレーブ装置７２０双方でＨｉ−Ｚ状態となっている。よって、図示していないプルアップ抵抗により電源起動時の各信号線はハイレベルである。
【０１５４】
電源起動時、レガシーホスト装置１００の電源供給部１０１から３．３Ｖ電源が、ＶＤＤ１ライン１５１０を介してＬＶ−Ｉスレーブ装置７２０に供給される。ＶＤＤ１ライン１５１０を介してＬＶ−Ｉスレーブ装置７２０に供給された３．３Ｖ電源は、ＬＶ−Ｉ半導体チップ７２１、Ｉ／Ｆ信号レギュレータ７２２、及びバックエンドモジュール７２５に供給される。
【０１５５】
Ｉ／Ｆ信号レギュレータ７２２は、ＬＶ−Ｉホスト装置７００から電源が供給された直後は、入力された電源をそのまま出力して、スレーブ装置Ｉ／Ｆ部７２３に供給する。
【０１５６】
レガシーホスト装置１００からの電源出力がＶＤＤ１＝３．３Ｖに安定してから１ｍｓ以上経過した後、レガシーホスト装置１００はＣＬＫライン１５１１を介して３．３Ｖシングルエンド方式のクロックをＬＶ−Ｉスレーブ装置７２０に送信する。しかしＬＶ−Ｉホスト装置７００とは異なり、レガシーホスト装置１００はこのときＤＡＴ１ライン１５１３ｂをローレベルにドライブして０を送信することはない（１６０１）。
【０１５７】
ＬＶ−Ｉスレーブ装置７２０は、Ｉ／Ｆ信号レギュレータ７２２によりＶＤＤ１（３．３Ｖ電源）と、スレーブ装置Ｉ／Ｆ部７２３によりＣＬＫライン１５１１の３．３Ｖシングルエンド方式のクロックとを検知するが、ＤＡＴ１ライン１５１３ｂがローレベルであることを検知しないため、ＤＡＴ２ライン１５１３ｃをローレベルにドライブして０を送信することはない（１６０２）。
【０１５８】
またこのとき、ＬＶ−Ｉスレーブ装置７２０は、レガシーＩ／Ｆの初期化であると判定し、Ｉ／Ｆ制御部７２４にその旨通知する。
【０１５９】
一方、レガシーホスト装置１００は、特にＤＡＴ２ライン１５１３ｃのレベルをチェックすることなく、リセットコマンド１６０３に引き続き、Ｉ／Ｆ条件チェックコマンド１６０４ａをＬＶ−Ｉスレーブ装置７２０に送信する。
【０１６０】
Ｉ／Ｆ条件チェックコマンド１６０４ａを受信したＬＶ−Ｉスレーブ装置７２０のＩ／Ｆ制御部７２４は、Ｉ／Ｆ条件チェックコマンド１６０４ａの内容を確認した上で、対応するレスポンス１６０４ｂを生成し、ＣＭＤライン１５１２を介してレガシーホスト装置１００に返送する。この過程の後、レガシーインターフェイスでの初期化、及びデータのやり取りが実施される。
【０１６１】
［６−３．効果］
本発明の実施の形態５によれば、レガシーホスト装置１００にＬＶ−Ｉスレーブ装置７２０が接続されたとき、レガシーホスト装置１００は起動直後にＤＡＴ１ライン１５１３ｂをローレベルにドライブしないことから０は送信されず、ＬＶ−Ｉスレーブ装置７２０は、ＶＤＤ１、クロック、及びＤＡＴ１ライン１５１３ｂ上でのローレベル信号のすべてを検知することができない。このときＬＶ−Ｉスレーブ装置７２０は、ＬＶ−Ｉインターフェイスの初期化ではないと判定し、ＤＡＴ２ライン１５１３ｃをローレベルにドライブせず結果的に０は送信されない。
【０１６２】
その後、レガシーホスト装置１００はレガシーＩ／Ｆの初期化を開始するが、本実施の形態のＬＶ−Ｉスレーブ装置７２０はレガシーＩ／Ｆをサポートしているため、結果的にレガシーインターフェイスでの初期化には成功する。
【０１６３】
なお本実施の形態では、ＬＶ−Ｉスレーブ装置７２０がレガシーＩ／Ｆもサポートしていると仮定して説明したが、サポートしていない場合でも同様に成立する。
【０１６４】
図１７のように、レガシーＩ／ＦをサポートしていないＬＶ−Ｉスレーブ装置７２０は、Ｉ／Ｆ条件チェックコマンド１６０４ａの内容を確認したとき、対応するレスポンス１６０４ｂを送信しない。レガシーホスト装置１００はＩ／Ｆ条件チェックコマンド１６０４ａ送信後、所定の時間経過してもレスポンス１６０４ｂを受信できなかったとき、スレーブ装置がレガシーＩ／Ｆをサポートしていないと判断し、以降の処理を中止する。
【０１６５】
ただしこの場合、レガシーホスト装置１００から事前の確認なくＬＶ−Ｉスレーブ装置７２０に対して３．３Ｖ信号が供給されるため、たとえＬＶ−Ｉスレーブ装置７２０がレガシーＩ／Ｆをサポートしていない場合であっても、少なくともスレーブ装置Ｉ／Ｆ部７２３の入力信号耐圧の上限は３．３Ｖである必要がある。
【０１６６】
なお、本実施の形態におけるＬＶ−Ｉスレーブ装置が実施の形態２のようにＶＤＤ２を介して１．８Ｖ電源の供給を受ける機能を有する場合であっても、レガシーホスト装置１００はＶＤＤ２を供給する端子を有さないため、同様の結果が得られる。
［７．実施の形態６にかかるリムーバブルシステムの構成及び動作］
［７−１．構成］
図１８は、ＵＨＳ−ＩＩホスト装置４００に抜き差し可能な本発明のＬＶ−Ｉスレーブ装置７２０が接続されたリムーバブルシステムの構成について説明したブロック図である。
【０１６７】
ＵＨＳ−ＩＩホスト装置４００、及びＬＶ−Ｉスレーブ装置７２０の構成は、これまで説明した内容と同じである。ここで、ＲＣＬＫライン１８１２はＤＡＴ０ライン１８１２ａ、ＤＡＴ１ライン１８１２ｂから構成される。またＵＨＳ−ＩＩ  Ｉ／Ｆでは未使用の信号線は、ＤＡＴ２ライン１８１３ａ、ＤＡＴ３ライン１８１３ｂ、ＣＭＤライン１８１３ｃ、ＣＬＫライン１８１３ｄである。なお本実施の形態のＬＶ−Ｉスレーブ装置７２０は、ＵＨＳ−ＩＩはサポートしていないものとする。
【０１６８】
ＵＨＳ−ＩＩホスト装置４００と、ＬＶ−Ｉスレーブ装置７２０とは、機械的に接続される。また、ＵＨＳ−ＩＩホスト装置４００は、３．３Ｖ電源ラインであるＶＤＤ１ライン１８１０を介して、ＬＶ−Ｉスレーブ装置７２０と電気的に接続される。また、ＵＨＳ−ＩＩホスト装置４００は、ＶＤＤ１ライン１８１０に加え、１．８Ｖ電源ラインであるＶＤＤ２ライン１８１１を有するが、ＬＶ−Ｉスレーブ装置７２０はＶＤＤ２ラインの端子を持たないので、ＶＤＤ２は供給されない。
【０１６９】
ホスト装置Ｉ／Ｆ部４０５と、スレーブ装置Ｉ／Ｆ部７２３とは、ＲＣＬＫライン１８１２で接続されている。ＵＨＳ−ＩＩホスト装置４００は、Ｄ０ライン１８１４、Ｄ１ライン１８１５の端子を備えている一方、ＬＶ−Ｉスレーブ装置７２０はＤ０ライン１８１４、Ｄ１ライン１８１５の端子を備えていないので、両者の間でＤ０ライン１８１４、Ｄ１ライン１８１５を用いた信号伝送は不可能である。
【０１７０】
また、ＤＡＴ２ライン１８１３ａ、ＤＡＴ３ライン１８１３ｂ、ＣＭＤライン１８１３ｃ、及びＣＬＫライン１８１３ｄはＵＨＳ−ＩＩでは使用しないが、前述の通りＵＨＳ−ＩＩホスト装置４００もしくはＬＶ−Ｉスレーブ装置７２０がレガシーＩ／Ｆ、もしくはＬＶ−Ｉでも動作できるように、電気的には接続された状態となっている。
【０１７１】
図１９は、ＵＨＳ−ＩＩホスト装置４００及びＬＶ−Ｉスレーブ装置７２０における、電源起動後のルーチンについて説明した図である。
【０１７２】
［７−２．詳細動作］
以下図１８と図１９を用いて、ＵＨＳ−ＩＩホスト装置４００にＬＶ−Ｉスレーブ装置７２０が接続されたときの動作について説明する。
【０１７３】
電源起動時、ＵＨＳ−ＩＩホスト装置４００の第１電源供給部４０１から３．３Ｖ電源が、ＶＤＤ１ライン１８１０を介してＬＶ−Ｉスレーブ装置７２０に供給される。またＵＨＳ−ＩＩホスト装置４００の第２電源供給部４０２から１．８Ｖ電源がＶＤＤ２ライン１８１１に対して出力される。
【０１７４】
ＵＨＳ−ＩＩホスト装置４００のＤＡＴ０ライン１８１２ａ、ＤＡＴ１ライン１８１２ｂ、ＤＡＴ２ライン１８１３ａ、ＤＡＴ３ライン１８１３ｂ、ＣＭＤライン１８１３ｃの５本の信号線の状態は定義されていない。すなわち、
（１）Ｈｉ−Ｚ状態で、プルアップ抵抗により結果的にハイレベルになっている
（２）ＵＨＳ−ＩＩホスト装置４００によりローレベルにドライブされている
（３）ＵＨＳ−ＩＩホスト装置４００によりハイレベルにドライブされている
のいずれかである。
【０１７５】
またＣＬＫライン１８１３ｄについてはプルアップ抵抗が存在しないため、ＵＨＳ−ＩＩホスト装置４００により通常ローレベルに固定ドライブされている。
【０１７６】
図１７において、ＵＨＳ−ＩＩホスト装置４００は、ＶＤＤ１ラインを介して３．３Ｖ電源を、ＬＶ−Ｉスレーブ装置７２０に供給する。ただし前述のようにＬＶ−Ｉスレーブ装置７２０はＶＤＤ２ラインの端子を持たないので、ＶＤＤ２はＬＶ−Ｉスレーブ装置７２０に供給されない。
【０１７７】
そして、ＵＨＳ−ＩＩホスト装置４００からの電源出力がともにＶＤＤ１＝３．３Ｖ、ＶＤＤ２＝１．８Ｖに安定してから１ｍｓ以上経過した後、ＲＣＬＫライン１８１２を介して差動リファレンスクロックを送信する。
【０１７８】
このときＬＶ−Ｉスレーブ装置７２０は、ＶＤＤ１は検知するものの、ＣＬＫライン１８１３ｄはローレベルに固定されているため、周期的にハイレベルとローレベルを繰り返すクロックとしては検知されない。さらにＤＡＴ１ライン１８１２ｂを介してＲＣＬＫが供給されるため、ＤＡＴ１ライン１８１２ｂは周期的に変動する。従って、ＤＡＴ１ライン１８１２ｂから固定のローレベル信号を検知することができない（１９０１）。
【０１７９】
よって、ＬＶ−Ｉスレーブ装置７２０は、ＬＶ−Ｉの初期化ではないと判定し、Ｉ／Ｆ制御部７２４にその旨通知する。またＬＶ−Ｉの初期化ではないと判定したことから、ＤＡＴ２ライン１８１３ａをローレベルにドライブせず、結果的に０を送信しない（１９０２）。
【０１８０】
一方ＵＨＳ−ＩＩホスト装置４００は、特にＤＡＴ２ライン１８１３ａのレベルをチェックすることなく、Ｄ０ライン１８１４を介してＳＴＢ．Ｌシンボル１９０３ａを送信する。しかしながら、本実施の形態のＬＶ−Ｉスレーブ装置７２０はＵＨＳ−ＩＩをサポートしていないため、Ｄ１ライン１８１５を介してＳＴＢ．Ｌシンボル１９０３ｂを送信することができない。ＵＨＳ−ＩＩホスト装置４００は、Ｄ１ライン１８１５でＳＴＢ．Ｌシンボル１９０３ｂを受信できなかったとき、スレーブ装置がＵＨＳ−ＩＩをサポートしていないと判定し、ＵＨＳ−ＩＩ初期化を中止する。
【０１８１】
［７−３．効果］
本発明の実施の形態６によれば、ＵＨＳ−ＩＩホスト装置４００にＬＶ−Ｉスレーブ装置７２０が接続されたとき、ＵＨＳ−ＩＩホスト装置４００はＣＬＫライン１８１３ｄを固定すること、及びＤＡＴ１ライン１８１２ｂを介して周期的に変動する信号を供給することから、ＬＶ−Ｉスレーブ装置７２０は、ＶＤＤ１、クロック、及びＤＡＴ１ライン１８１２ｂ上で所定期間継続してローレベルとなる信号のすべてを検知することができない。このときＬＶ−Ｉスレーブ装置７２０は、ＬＶ−Ｉインターフェイスの初期化ではないと判定し、ＤＡＴ２ライン１８１３ａをローレベルにドライブせず、結果的に０を送信しない。
【０１８２】
仮にＵＨＳ−ＩＩホスト装置４００が、ＤＡＴ２ライン１８１３ａをハイレベルにドライブして１を送信していたとき、ＬＶ−Ｉスレーブ装置７２０がＤＡＴ２ライン１８１３ａをローレベルにドライブして０を送信すると、ホスト装置及びスレーブ装置双方から電圧レベルの異なる信号を送信しあう信号衝突が発生し、双方の半導体チップに対して悪影響が及ぶ。
【０１８３】
しかしながら本実施の形態におけるＬＶ−Ｉスレーブ装置７２０は、ＬＶ−Ｉインターフェイスの初期化ではないと判定したときは、ＤＡＴ２ライン１８１３ａをローレベルにドライブしないので、ＵＨＳ−ＩＩホスト装置４００によりＤＡＴ２ライン１８１３ａがどのような状態になっていようとも、上記信号衝突は決して発生しない。
【０１８４】
また本実施の形態においては、ＣＬＫライン１８１３ｄはローレベルに固定するとしたが、ＵＨＳ−ＩＩホスト装置４００によりハイレベルに固定されている場合でも同様の効果が得られる。
【０１８５】
なお本実施の形態では、ＬＶ−Ｉスレーブ装置７２０がＵＨＳ−ＩＩはサポートしていないと仮定して説明したが、サポートしている場合でも同様の効果が得られる。このとき、ＬＶ−Ｉスレーブ装置７２０は、ＶＤＤ２ライン１８１１、Ｄ０ライン１８１４及びＤ１ライン１８１５の端子を有する。ＶＤＤ２ライン１８１１を介して１．８Ｖ電源であるＶＤＤ２が供給されたＬＶ−Ｉスレーブ装置７２０は、Ｄ０ライン１８１４を介してＳＴＢ．Ｌシンボル１９０３ａを受信したとき、Ｄ１ライン１８１５を介してＳＴＢ．Ｌシンボル１９０３ｂを送信する。その後所定の時間Ｔ以内にＳＴＢ．Ｌシンボル１９０３ｂを受信したＵＨＳ−ＩＩホスト装置４００は、ＵＨＳ−ＩＩ初期化を継続する（図２０）。
【０１８６】
なお、本実施の形態におけるＬＶ−Ｉスレーブ装置が実施の形態２のようにＶＤＤ２を介して１．８Ｖ電源の供給を受ける機能を有する場合、ＬＶ−Ｉ半導体チップ７２１はＶＤＤ２ライン１８１１により供給された１．８Ｖ電源で駆動するが、最終的な結果は同じになる。
［８．補記］
本開示においては、ＳＤカード及び対応ホスト装置間の既存のインターフェイスであるレガシーＩ／Ｆ、ＵＨＳ−ＩＩに加え、新たにＬＶ−Ｉが導入されたとき、ＬＶ−Ｉホスト装置及びＬＶ−Ｉスレーブ装置がお互いに相手がＬＶ−Ｉをサポートすることを識別する方法（実施の形態１及び２）、及び少なくとも既存のホスト装置、既存のスレーブ装置が破壊されるなどの悪影響を及ぼさない方法（同３から６）について説明した。
【０１８７】
前者については、レガシーホスト装置、ＵＨＳ−ＩＩホスト装置、及びＬＶ−Ｉホスト装置のなかで、電源起動直後に、ＶＤＤ１、クロック、及びＤＡＴ１ライン上でのローレベル信号を供給するのはＬＶ−Ｉホストに限られるため、ＬＶ−Ｉスレーブ装置はＬＶ−Ｉホスト装置を容易に特定できること、及びＬＶ−Ｉホスト装置が電源起動時にＤＡＴ２ラインをＨｉ−Ｚ状態にしかつプルアップしていることから、ＬＶ−Ｉスレーブ装置がＤＡＴ２ラインをローレベルにドライブして０を送信することで、ＬＶ−Ｉホスト装置がＬＶ−Ｉスレーブ装置を検知できることが特徴である。
【０１８８】
また後者については、
（１）ＬＶ−Ｉホスト装置とレガシースレーブ装置
（２）ＬＶ−Ｉホスト装置とＵＨＳ−ＩＩスレーブ装置
（３）レガシーホスト装置とＬＶ−Ｉスレーブ装置
（４）ＵＨＳ−ＩＩホスト装置とＬＶ−Ｉスレーブ装置
の４通りについて考察し、入力信号耐圧の上限が１．８ＶであるＬＶ−Ｉホスト装置が、３．３Ｖ信号を受信することなく、またホスト装置及びスレーブ装置が互いに異なる電圧レベルで信号をドライブする信号衝突を起こすことなく初期化が中止、あるいはレガシーＩ／ＦもしくはＵＨＳ−ＩＩ  Ｉ／Ｆでの初期化が正しく実行されることを確認した。
【０１８９】
また実施の形態５で説明したとおり、本発明のＬＶ−Ｉスレーブ装置は、レガシーホスト装置に接続される可能性がある。レガシーホスト装置は起動後、接続されたスレーブ装置の特性を検知しないままＩ／Ｆ条件チェックコマンドを３．３Ｖ信号にて送信する。従って、本発明のＬＶ−Ｉスレーブ装置がレガシーＩ／Ｆをサポートする場合は無論、レガシーＩ／Ｆをサポートしない場合であってもＬＶ−Ｉ半導体チップの入力信号耐圧は３．３Ｖ以上であることが必要である。
【０１９０】
また本発明のＬＶ−Ｉスレーブ装置が、ＤＡＴ２以外の特定の信号線を用いて、ＬＶ−ＩをサポートしていることをＬＶ−Ｉホスト装置に通知することも可能である。なお、ＵＨＳ−ＩＩホスト装置は、ＤＡＴライン、ＣＭＤラインすべての信号線がハイレベルにドライブされて１が送信されている可能性があるため、本発明で開示した通り、ＬＶ−Ｉスレーブ装置はＬＶ−Ｉホスト装置に接続されたときに限り、上記特定の信号線をローレベルにドライブして０を送信する方法が有効である。
【０１９１】
また本発明のＬＶ−Ｉで使用する信号線は、レガシーＩ／Ｆと同等である。従って、ホスト装置及びスレーブ装置のＬＶ−Ｉ半導体チップの端子数増加が不要になるという効果がある。
【０１９２】
また本発明の実施の形態において、高電圧の信号の電圧を３．３Ｖ、低電圧の信号の電圧を１．８Ｖとして説明したが、電圧の大小関係が保たれていれば、他の電圧値でもよい。
【０１９３】
また本発明のＬＶ−Ｉスレーブ装置は、レガシーホスト装置でも動作できるよう、レガシーＩ／Ｆも具備することが好ましい。このとき、低電圧の信号電圧を１．８Ｖとすると、ＵＨＳ−Ｉモードの信号電圧と同一になり、ＬＶ−Ｉ半導体チップの実装が容易になる。
【０１９４】
さて、これまで説明した実施の形態において、レガシースレーブ装置１２０は、起動直後のＤＡＴ０ライン１１３ａはＨｉ−Ｚ状態であるとした。一方実装の都合上、起動直後にＤＡＴ０ライン１１３ａがハイレベルにドライブして１を送信しているレガシースレーブ装置１２０がすでに市場に出回っている可能性がある。そのようなレガシースレーブ装置１２０は、起動直後にＤＡＴ０ライン１１３ａを介してホスト装置に３．３Ｖ信号を送信する。
【０１９５】
このとき、接続しているホスト装置がこれまで説明したＬＶ−Ｉホスト装置７００の場合、入力信号耐圧の上限が１．８Ｖであるホスト装置Ｉ／Ｆ部７０４に３．３Ｖ信号が供給され、ホスト装置Ｉ／Ｆ部７０４が破壊される、という問題を招く可能性がある。
【０１９６】
このような事態を回避するため、図２１に示すように、ＬＶ−Ｉホスト装置７００のホスト装置Ｉ／Ｆ部７０４のＤＡＴ０ポート２１０１と、スレーブ装置２１０５を装着するスロット２１０２のＤＡＴ０ライン端子２１０３の間にスイッチ２１０４を設けることが考えられる。スイッチ２１０４は、所定の信号線であるＤＡＴ０ラインをホスト装置Ｉ／Ｆ部の外部のホスト装置内で、ＤＡＴ０ラインの非導通状態（ＯＦＦ）、導通状態（ＯＮ）を切り替える機能を有する。
【０１９７】
ホスト装置Ｉ／Ｆ部７０４は、ＬＶ−Ｉによる初期化を行う前、スイッチ２１０４をＯＦＦにし、ＤＡＴ０ポート２１０１とＤＡＴ０ライン端子２１０３とが電気的に接続されていない状態とする。
【０１９８】
図７のように、ＬＶ−Ｉホスト装置７００にスレーブ装置２１０５としてＬＶ−Ｉスレーブ装置７２０が接続されたとき、ＬＶ−Ｉホスト装置７００は、図８の８０３でＤＡＴ２ラインがローレベルであることを検知したときに、接続されたスレーブ装置がＬＶ−Ｉスレーブ装置７２０であると認識する。その後、ホスト装置Ｉ／Ｆ部７０４は、スイッチ２１０４をＯＮにし、ＤＡＴ０ポート２１０１とＤＡＴ０ライン端子２１０３とを電気的に接続する。
【０１９９】
ここで説明したＬＶ−Ｉスレーブ装置７２０は、ＬＶ−Ｉホスト装置７００に対して決して３．３Ｖ信号を送信しないので、図８の８０３にて装着されたスレーブ装置がＬＶ−Ｉスレーブ装置７２０であることを検知した後であれば、ＤＡＴ０ラインを接続しても問題ない。なお、図９のように、ＬＶ−Ｉホスト装置９００、及びスレーブ装置２１０５としてのＬＶ−Ｉスレーブ装置９２０が双方ともＶＤＤ２端子を持つ場合も、同様の効果が得られる。
【０２００】
一方図１１のように、ＬＶ−Ｉホスト装置７００にスレーブ装置２１０５としてレガシースレーブ装置１２０が接続されたとき、図１２に示すように、ホスト装置はＤＡＴ２ラインがローレベルであることを検知しない。これは接続されたスレーブ装置がＬＶ−Ｉをサポートしていないことを意味し、結果的にＬＶ−Ｉホスト装置７００は初期化を実行しない。このとき、スイッチ２１０４がＯＦＦのままであれば、たとえレガシースレーブ装置１２０がＤＡＴ０をハイレベルにドライブして１を送信しても、ＬＶ−Ｉホスト装置７００のホスト装置Ｉ／Ｆ部７０４が３．３Ｖ信号を受信することはない。またこのとき、ＬＶ−Ｉホスト装置７００は初期化を実施しないので、スイッチ２１０４をＯＦＦのままにしても、結果的に問題はない。
【０２０１】
なお装着されたスレーブ装置がＬＶ−ＩをサポートしていないＵＨＳ−ＩＩスレーブ装置４２０であっても、同様の効果が得られる。
【産業上の利用可能性】
【０２０２】
本開示は、ＳＤカードをはじめとするスレーブ装置と対応ホスト装置、及び前記ホスト装置及びスレーブ装置からなるリムーバブルシステムに適用することができる。
【符号の説明】
【０２０３】
１００  レガシーホスト装置
１０１  電源供給部
１０２  レガシーＩ／Ｆ半導体チップ
１０３  Ｉ／Ｆ信号レギュレータ
１０４  ホスト装置Ｉ／Ｆ部
１０５  Ｉ／Ｆ制御部
１１０  ＶＤＤ１ライン
１１１  ＣＬＫライン
１１２  ＣＭＤライン
１１３  ＤＡＴライン
１１３ａ  ＤＡＴ０ライン
１１３ｂ  ＤＡＴ１ライン
１１３ｃ  ＤＡＴ２ライン
１１３ｄ  ＤＡＴ３ライン
１２０  レガシースレーブ装置
１２１  レガシーＩ／Ｆ半導体チップ
１２２  Ｉ／Ｆ信号レギュレータ
１２３  スレーブ装置Ｉ／Ｆ部
１２４  Ｉ／Ｆ制御部
１２５  バックエンドモジュール
２００  リセットコマンド
２０１ａ  Ｉ／Ｆ条件チェックコマンド
２０１ｂ  レスポンス
２０２ａ  初期化コマンド
２０２ｂ  レスポンス
２０３ａ  Ｗｒｉｔｅコマンド
２０３ｂ  レスポンス
２０３ｃ  データ
３０１ａ  電圧切換コマンド
３０１ｂ  レスポンス
４００  ＵＨＳ−ＩＩホスト装置
４０１  第１電源供給部
４０２  第２電源供給部
４０３  ＵＨＳ−ＩＩ半導体チップ
４０４  Ｉ／Ｆ信号レギュレータ
４０５  ホスト装置Ｉ／Ｆ部
４０６  Ｉ／Ｆ制御部
４１０  ＶＤＤ１ライン
４１１  ＶＤＤ２ライン
４１２  ＲＣＬＫライン
４１３  Ｄ０ライン
４１４  Ｄ１ライン
４２０  ＵＨＳ−ＩＩスレーブ装置
４２１  ＵＨＳ−ＩＩ半導体チップ
４２２  Ｉ／Ｆ信号レギュレータ
４２３  スレーブ装置Ｉ／Ｆ部
４２４  Ｉ／Ｆ制御部
４２５  バックエンドモジュール
５０１ａ  ＳＴＢ．Ｌシンボル
５０１ｂ  ＳＴＢ．Ｌシンボル
５０２ａ  初期化コマンド
５０２ｂ  レスポンス
５０３ａ  Ｗｒｉｔｅコマンド
５０３ｂ  レスポンス
５０３ｃ  データ
６００  ＬＶ−Ｉホスト装置
６０１  電源供給部
６０２  ＬＶ−Ｉ半導体チップ
６０３  Ｉ／Ｆ信号レギュレータ
６０４  ホスト装置Ｉ／Ｆ部
６０５  Ｉ／Ｆ制御部
７００  ＬＶ−Ｉホスト装置
７０１  電源供給部
７０２  ＬＶ−Ｉ半導体チップ
７０３  Ｉ／Ｆ信号レギュレータ
７０４  ホスト装置Ｉ／Ｆ部
７０５  Ｉ／Ｆ制御部
７１０  ＶＤＤ１ライン
７１１  ＣＬＫライン
７１２  ＣＭＤライン
７１３  ＤＡＴライン
７１３ａ  ＤＡＴ０ライン
７１３ｂ  ＤＡＴ１ライン
７１３ｃ  ＤＡＴ２ライン
７１３ｄ  ＤＡＴ３ライン
７２０  ＬＶ−Ｉスレーブ装置
７２１  ＬＶ−Ｉ半導体チップ
７２２  Ｉ／Ｆ信号レギュレータ
７２３  スレーブ装置Ｉ／Ｆ部
７２４  Ｉ／Ｆ制御部
７２５  バックエンドモジュール
８０６  リセットコマンド
８０７ａ  Ｉ／Ｆ条件チェックコマンド
８０７ｂ  レスポンス
８０８  データ
９００  ＬＶ−Ｉホスト装置
９０１  第１電源供給部
９０２  第２電源供給部
９０３  ＬＶ−Ｉ半導体チップ
９０４  ホスト装置Ｉ／Ｆ部
９０５  Ｉ／Ｆ制御部
９１０  ＶＤＤ１ライン
９１１  ＶＤＤ２ライン
９１２  ＣＬＫライン
９１３  ＣＭＤライン
９１４  ＤＡＴライン
９１４ａ  ＤＡＴ０ライン
９１４ｂ  ＤＡＴ１ライン
９１４ｃ  ＤＡＴ２ライン
９１４ｄ  ＤＡＴ３ライン
９２０  ＬＶ−Ｉスレーブ装置
９２１  ＬＶ−Ｉ半導体チップ
９２２  ＶＤＤ１検知部
９２３  スレーブ装置Ｉ／Ｆ部
９２４  Ｉ／Ｆ制御部
９２５  バックエンドモジュール
１１１０  ＶＤＤ１ライン
１１１１  ＣＬＫライン
１１１２  ＣＭＤライン
１１１３  ＤＡＴライン
１１１３ａ  ＤＡＴ０ライン
１１１３ｂ  ＤＡＴ１ライン
１１１３ｃ  ＤＡＴ２ライン
１１１３ｄ  ＤＡＴ３ライン
１３１０  ＶＤＤ１ライン
１３１１  ＣＬＫライン
１３１２  ＣＭＤライン
１３１３  ＤＡＴライン
１３１３ａ  ＤＡＴ０ライン
１３１３ｂ  ＤＡＴ１ライン
１３１３ｃ  ＤＡＴ２ライン
１３１３ｄ  ＤＡＴ３ライン
１５１０  ＶＤＤ１ライン
１５１１  ＣＬＫライン
１５１２  ＣＭＤライン
１５１３  ＤＡＴライン
１５１３ａ  ＤＡＴ０ライン
１５１３ｂ  ＤＡＴ１ライン
１５１３ｃ  ＤＡＴ２ライン
１５１３ｄ  ＤＡＴ３ライン
１６０３  リセットコマンド
１６０４ａ  Ｉ／Ｆ条件チェックコマンド
１６０４ｂ  レスポンス
１８１０  ＶＤＤ１ライン
１８１１  ＶＤＤ２ライン
１８１２  ＲＣＬＫライン
１８１２ａ  ＤＡＴ０ライン
１８１２ｂ  ＤＡＴ１ライン
１８１３ａ  ＤＡＴ２ライン
１８１３ｂ  ＤＡＴ３ライン
１８１３ｃ  ＣＭＤライン
１８１３ｄ  ＣＬＫライン
１８１４  Ｄ０ライン
１８１５  Ｄ１ライン
１９０３ａ  ＳＴＢ．Ｌシンボル
１９０３ｂ  ＳＴＢ．Ｌシンボル
２１０１  ＤＡＴ０ポート
２１０２  スロット
２１０３  ＤＡＴ０ライン端子
２１０４  スイッチ
２１０５  スレーブ装置
【図１】
2017049873.tif 000003
【図２】
2017049873.tif 000004
【図３】
2017049873.tif 000005
【図４】
2017049873.tif 000006
【図５】
2017049873.tif 000007
【図６】
2017049873.tif 000008
【図７】
2017049873.tif 000009
【図８】
2017049873.tif 000010
【図９】
2017049873.tif 000011
【図１０】
2017049873.tif 000012
【図１１】
2017049873.tif 000013
【図１２】
2017049873.tif 000014
【図１３】
2017049873.tif 000015
【図１４】
2017049873.tif 000016
【図１５】
2017049873.tif 000017
【図１６】
2017049873.tif 000018
【図１７】
2017049873.tif 000019
【図１８】
2017049873.tif 000020
【図１９】
2017049873.tif 000021
【図２０】
2017049873.tif 000022
【図２１】
2017049873.tif 000023