(57)【要約】【課題】副画素の配置が異なる画素を有しながら、カラーエッジを低減した表示装置等を提供すること。【解決手段】表示装置は３色の副画素を含む複数の第１画素３５１と、前記３色の副画素を前記第１画素とは異なる配置で含む複数の第２画素３５２とが行および列方向に互い違いに配列され、前記第１画素３５１と前記第２画素３５２との合計数と表示する映像信号に含まれる画素数とが一致した表示部３０と、前記第１画素３５１内の前記３色中の第１色の副画素３１の輝度を所定の割合で前記第１画素３５１に隣接する第２画素３５２内の前記第１色の副画素３１に割り当て、第２画素内３５２の前記第１色の副画素３１の輝度を所定の割合で前記第２画素３５２に隣接する第１画素３５１内の前記第１色の副画素３１に割り当てる輝度割当部と、を備える。【選択図】図４
2017049571.tif 000002
【特許請求の範囲】
【請求項１】
３色の副画素を含む複数の第１画素と、前記３色の副画素を前記第１画素とは異なる配置で含む複数の第２画素とが行および列方向に互い違いに配列され、前記第１画素と前記第２画素との合計数と表示する映像信号に含まれる画素数とが一致した表示部と、
前記第１画素内の前記３色中の第１色の副画素の輝度を所定の割合で前記第１画素に隣接する第２画素内の前記第１色の副画素に割り当て、第２画素内の前記第１色の副画素の輝度を所定の割合で前記第２画素に隣接する第１画素内の前記第１色の副画素に割り当てる輝度割当部と
を備える表示装置。
【請求項２】
前記第１画素内の前記３色中の第２色の副画素と第３色の副画素とは一方に沿って配置され、前記第１色の副画素は対向する他方に沿って配置され、
前記第２画素内の前記３色中の第２色の副画素と第３色の副画素とは一方に沿って配置され、前記第１色の副画素は対向する他方に沿って配置され、
前記輝度割当部は、前記第１画素の前記第１色の輝度を、前記画素の配列方向に隣接する第２画素内の前記第１色の副画素と、前記第１画素に対角方向に近接する他の第１画素内の前記第１色の副画素に割り当てる請求項１に記載の表示装置。
【請求項３】
前記輝度割当部は、前記第１画素の割り当てを０パーセントとする請求項２に記載の表示装置。
【請求項４】
前記輝度割当部は、前記他の第１画素内の第１色の副画素の輝度の割り当てを０パーセントにする請求項２に記載の表示装置。
【請求項５】
前記輝度割当部は、さらに前記第１画素内の前記３色中の第２色の副画素の輝度を所定の割合で前記第１画素に隣接する第２画素内の前記第２色の副画素に割り当てる
請求項１から請求項４のいずれか１つに記載の表示装置。
【請求項６】
前記輝度割当部は、さらに前記第１画素内の前記３色中の第３色の副画素の輝度を所定の割合で前記第１画素に隣接する第２画素内の前記第３色の副画素に割り当てる請求項５に記載の表示装置。
【請求項７】
前記第１画素と前記第２画素とは、前記第２色の副画素と前記第３色の副画素との配列方向が平行であり、
前記第１画素内の前記第１色の副画素は、前記第２色の副画素と前記第３色の副画素との配列方向の前記第２色側に偏って配置され、
前記第２画素内の前記第１色の副画素は、前記第２色の副画素と前記第３色の副画素との配列方向の前記第３色側に偏って配置される
請求項２から請求項６のいずれか一つに記載の表示装置。
【請求項８】
前記輝度割当部は、前記第１画素が映像の特異点に位置している場合に輝度を割り当てる請求項１から請求項７のいずれか一つに記載の表示装置。
【請求項９】
３色の副画素を含む複数の第１画素と、前記３色の副画素を前記第１画素とは異なる配置で含む複数の第２画素とが行および列方向に互い違いに配列された表示部に出力する、前記第１画素と前記第２画素との合計数と一致した数の画素を有する映像信号を取得し、
前記第１画素内の前記３色中の第１色の副画素に関して前記映像信号が示す輝度を所定の割合で前記第１画素に隣接する第２画素内の前記第１色の副画素に割り当て、第２画素内の前記第１色の副画素に対して前記映像信号が示す輝度を所定の割合で前記第２画素に
隣接する第１画素内の前記第１色の副画素に割り当てる
処理をコンピュータに実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびプログラムに関する。
【背景技術】
【０００２】
赤色、緑色および青色の３色の副画素を組み合わせた画素を使用してカラーの映像を表示する表示装置が使用されている。特に有機電界発光表示装置において高解像度で開口率を確保するため、赤色の副画素と緑色の副画素とを交互に並べた列と、青色の副画素を並べた列とを交互に配列する画素配列が提案されている（特許文献１）。なお、以下の説明では、有機電界発光を有機ＥＬ（ElectroLuminescence）と記載する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２４９３３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
最初に、特許文献１の画素配列が提案された理由について説明する。有機ＥＬ表示装置においては、たとえば赤色、緑色、青色の３色の副画素を組み合わせてカラーの映像を表示する。ここで、個々の副画素は赤色、緑色、青色のいずれか１つの色で発光する。個々の副画素の周囲には、黒色材料が配置されている。黒色材料は、隣接する副画素間での混色および光漏れを防止する。その一方、発光しない黒色材料が存在することにより開口率が低下する。
【０００５】
有機ＥＬ表示装置を製作する際には、板状の基材の上に黒色材料により所定の形状の枠を形成した後に、金属マスクを用いて発光材料の層を形成する。金属マスクは、薄い金属板に多数の開口部を設けたマスクである。開口部は、所定の発光材料を配置する黒色材料の枠の内側よりも若干大きい寸法である。発光材料の層は、蒸着により、金属マスクの開口部に対応する形状に形成される。これにより、黒色材料の枠の内部に隙間なく発光材料の層が形成される。
【０００６】
ところで、金属マスクの開口部同士の間には十分な距離が必要である。開口部同士が近すぎる場合には、金属マスクの製作が困難になる上、使用中にその部分が破断して穴が空いて、金属マスクが機能を果たさなくなるおそれがある。この問題を解決するために、同一の色の副画素を一列に並べて配置する場合には、枠に固定した複数のワイヤの間の隙間を帯状の開口として使用するスリット型の金属マスクを使用する場合がある。スリット型の金属マスクを使用することにより、隣接する同一の色の副画素同士の間隔を狭くして、開口率を高くすることができる。
【０００７】
高精細の有機ＥＬ表示装置、すなわち個々の副画素が小さい有機ＥＬ表示装置を製作する場合には、小さい開口部を有する金属マスクが必要である。そのため、前述のスリット型の金属マスクでは、ワイヤが撓んで隣接するワイヤと接触してしまい、所定の形状の発光材料の層を形成することが困難になる。
【０００８】
そのため、高精細の有機ＥＬ表示装置を製作する場合には、同一の色の副画素を一列に並べて配置する場合であっても金属板に多数の孔を開けたスロット型の金属マスクが使用される。前述のとおり、スロット型の金属マスクでは隣接する同一の色の副画素間の間隔を小さくして、開口率を高くすることが困難である。
【０００９】
特許文献１の画素配列では、隣り合う２個の青色の副画素を一つの開口部で作成するスロット型の金属マスクを使用する。これにより、青色の副画素の有効面積を大きくすることができる。すなわち、特許文献１の画素配列は、高精細の有機ＥＬ表示装置の開口率を高くするために有効な画素配列である。
【００１０】
しかしながら、特許文献１の画素配列は、画素内の青色の副画素の配置が異なる２種類の画素を含んだ画素配列である。このような画素配列を有する表示装置では、たとえば白地に黒色の文字を表示した場合に、文字の縁にわずかに色がついてみえる場合がある。このように、本来表示されない筈の色が見える部分を、以後の説明ではカラーエッジと呼ぶ。カラーエッジは、白地に黒い文字、直線または点等のコントラストの高い映像を表示する際に現れやすい。カラーエッジは、特許文献１の画素配列を使用する場合の最大の課題である。
【００１１】
一つの側面では、副画素の配置が異なる複数の種類の画素を有する表示装置において、カラーエッジを低減することを目的とする。
【課題を解決するための手段】
【００１２】
一態様では、本発明の表示装置は、３色の副画素を含む複数の第１画素と、前記３色の副画素を前記第１画素とは異なる配置で含む複数の第２画素とが行および列方向に互い違いに配列され、前記第１画素と前記第２画素との合計数と表示する映像信号に含まれる画素数とが一致した表示部と、前記第１画素内の前記３色中の第１色の副画素の輝度を所定の割合で前記第１画素に隣接する第２画素内の前記第１色の副画素に割り当て、第２画素内の前記第１色の副画素の輝度を所定の割合で前記第２画素に隣接する第１画素内の前記第１色の副画素に割り当てる輝度割当部とを備える。
【発明の効果】
【００１３】
副画素の配置が異なる画素を有する表示装置において、カラーエッジを低減することができる。
【図面の簡単な説明】
【００１４】
【図１】表示装置の外観図である。
【図２】表示装置の構成図である。
【図３】ドライバＩＣの構成図である。
【図４】特許文献１の画素配列をさらに改善した画素の配置と輝度の割り当てとを示す説明図である。
【図５】輝度の割り当てを示す説明図である。
【図６】表示装置の断面図で、副画素の構成要素の配置を示す模式図である。
【図７】副画素の配列を示す説明図である。
【図８】有機ＥＬパネルの製造工程を示すフローチャートである。
【図９】配線部の製造工程を示す説明図である。
【図１０】配線部の製造工程を示す説明図である。
【図１１】配線部の製造工程を示す説明図である。
【図１２】１個のＯＬＥＤを発光させる画素回路を示す回路図である。
【図１３】駆動ＴＦＴの出力特性を示す説明図である。
【図１４】映像信号および駆動信号を示すタイムチャートである。
【図１５】プログラムの処理の流れを示すフローチャートである。
【図１６】実施の形態２の輝度の割り当てを示す説明図である。
【図１７】実施の形態２のプログラムの処理の流れを示すフローチャートである。
【図１８】実施の形態３の画素の配置と輝度の割り当てとを示す説明図である。
【図１９】実施の形態３の輝度の割り当てを示す説明図である。
【図２０】表２の番号３−Ｓの輝度の割り当てを示す説明図である。
【図２１】実施の形態３のプログラムの処理の流れを示すフローチャートである。
【図２２】実施の形態４の画素の配置と輝度の割り当てとを示す説明図である。
【図２３】実施の形態５の画素の配置と輝度の割り当てとを示す説明図である。
【図２４】実施の形態６の画素の配置と輝度の割り当てとを示す説明図である。
【図２５】実施の形態７の画素の配置と輝度の割り当てとを示す説明図である。
【図２６】実施の形態８のプログラムの処理の流れを示すフローチャートである。
【図２７】実施の形態９の表示装置の動作を示す機能ブロック図である。
【図２８】実施の形態１０の表示装置の構成図である。
【図２９】実施の形態１１の電子機器の外観図である。
【図３０】１個のＯＬＥＤを発光させる他の画素回路を示す回路図である。
【図３１】図３０の回路図に対する、映像信号および駆動信号を示すタイムチャートである。
【図３２】表示装置の外観を示す他の図である。
【図３３】１個のＯＬＥＤを発光させる他の画素回路を示す回路図である。
【図３４】図３３の回路図に対する、映像信号および駆動信号を示すタイムチャートである。
【発明を実施するための形態】
【００１５】
［実施の形態１］
図１は、表示装置１０の外観図である。図１は、表示装置１０を前側、すなわち映像を表示する面の側から見た図である。表示装置１０は、スマートフォン、携帯電話、タブレット、パソコン、テレビ等の各種の電子機器に組み込まれて、静止画および動画を表示する装置である。以下の説明では、各図中に矢印で示す前、後、左、右、上および下のそれぞれの向きを使用する。本実施の形態の表示装置１０は、有機ＥＬパネルである。本実施の形態の表示装置１０は、上下方向に長い矩形であり、左右方向の走査線を上下方向に走査することにより映像を表示する。
【００１６】
表示装置１０は、矩形のＴＦＴ（Thin Film Transistor）基板１１およびＦＰＣ（Flexible Printed Circuits）１２を備える。ＴＦＴ基板１１は、半導体の製造工程により片
面に各種回路および接続端子が形成されたガラス製の基板である。
【００１７】
ここで、半導体の製造工程の特徴について説明する。ＩＣ（Integrated Circuit）等の半導体集積回路は、ガラス基板、シリコン基板等の平板の表面に、製膜、現像、微量元素注入等の処理を繰り返す事により製造される。各処理に適した製造装置が市販されており、ナノミクロンレベルの位置精度および寸法精度でそれぞれの工程を実行することができる。膜質改善やデバイス性能を制御するための熱アニール工程、弗酸等の反応性の高い液体への浸漬や腐食性ガスによる加工工程を繰り返す。このような特徴を備える半導体の製造工程を、以下の説明では半導体プロセスと呼ぶ。
【００１８】
ＦＰＣ１２は、ＴＦＴ基板１１に形成された接続端子に接続された軟性の基板である。ＦＰＣ１２には、電子機器の制御装置に接続される図示しないコネクタが搭載されている。表示装置１０は、ＦＰＣ１２に搭載されたコネクタを介して電子機器の制御装置から映像信号を取得する。
【００１９】
ＴＦＴ基板１１の中央部には、矩形の表示部３０が設けられている。表示部３０内には、３色の副画素で構成された画素が多数配列されており、それぞれの副画素には独立したアノード電極４３が形成されている。一方、表示部３０の上面を覆うように共通のカソード電極１９が設けられている。
【００２０】
カソード電極１９は、たとえばＩＴＯ（Indium Tin Oxide）製、透明導電性インク製またはグラフェン製等の透明電極である。表示部３０内の副画素の配置および副画素の構造については、後述する。
【００２１】
ＴＦＴ回路基板の４辺に沿って、半導体プロセスにより、エミッション制御ドライバ１４、デマルチプレクサ１５、走査ドライバ１６および保護回路１７が形成されている。以下にこれらの半導体回路の概略を説明する。
【００２２】
エミッション制御ドライバ１４は、ＴＦＴ基板１１の右辺に沿って形成されている。エミッション制御ドライバ１４は、ＦＰＣ１２を介して取得した映像信号に基づいて、表示部３０内の各副画素の発光時間を制御する回路である。
【００２３】
デマルチプレクサ１５は、ＴＦＴ基板１１の下辺に沿って形成されている。デマルチプレクサ１５は、ＦＰＣ１２を介して取得した高い転送速度のデータ列を本来の転送速度の複数のデータ列に戻す回路である。デマルチプレクサ１５は、１本の走査線の信号を同時に表示部３０に出力する。
【００２４】
走査ドライバ１６は、ＴＦＴ基板１１の左辺に沿って形成されている。走査ドライバ１６は、ＦＰＣ１２を介して取得した映像信号に基づいて、表示部３０の走査線を選択して駆動する回路である。保護回路１７は、静電気放電による表示パネルの破損を防ぐ回路である。
【００２５】
表示部３０、エミッション制御ドライバ１４、走査ドライバ１６および保護回路１７の前側は、封止板２１で覆われている。封止板２１は、矩形の透明なガラス板である。封止板２１の４辺に沿って密閉部２５が設けられている。密閉部２５は、ＴＦＴ基板１１と封止板２１との間を気密に接続する部分である。密閉部２５は、たとえば低融点ガラス粉体を融解したガラスフリット接合等により形成されている。
【００２６】
デマルチプレクサ１５の下側には、ドライバＩＣ１８が実装されている。ドライバＩＣ１８は、ＦＰＣ１２を介して取得した映像信号を処理して、エミッション制御ドライバ１４、デマルチプレクサ１５および走査ドライバ１６を制御する集積回路である。ドライバＩＣ１８の各端子は、ＴＦＴ基板１１に設けられた接続端子に、たとえば図示しない異方性導電膜を介して接続されている。
【００２７】
図２は、表示装置１０の構成図である。具体的には、図２は、表示装置１０のハードウェア構成を示している。ＦＰＣ１２とＴＦＴ基板１１との間にドライバＩＣ１８が接続されている。
【００２８】
ドライバＩＣ１８には、記憶部５６が接続されている。記憶部５６はＳＲＡＭ（Static
Random Access Memory）、ＤＲＡＭ（Dynamic Random Access Memory）、フラッシュメ
モリ等の記憶装置である。なお、記憶部５６は、ドライバＩＣ１８の内部に設けられていても良い。
【００２９】
ＦＰＣ１２を介して取得した映像信号は、ドライバＩＣ１８で処理されて、ＴＦＴ基板１１のエミッション制御ドライバ１４、デマルチプレクサ１５および走査ドライバ１６に入力される。エミッション制御ドライバ１４、デマルチプレクサ１５および走査ドライバ１６により、表示部３０内の各副画素の発光状態が制御される。ドライバＩＣから出力する信号と、エミッション制御ドライバ１４、デマルチプレクサ１５および走査ドライバ１６に入力する信号との対応については後述する。
【００３０】
図３は、ドライバＩＣ１８の構成図である。ドライバＩＣ１８は、制御部５１、受信部、高電圧ロジック部、アナログ制御部、アナログ出力部およびＤＣ／ＤＣコンバータを有する。制御部５１は、高速で動作可能な低電圧ロジック回路である。制御部５１は、明るさ調整部５２、色調調整部５３、ガンマ調整部５４および輝度割当部５５を有する。明るさ調整部５２、色調調整部５３、ガンマ調整部５４および輝度割当部５５は、それぞれ明るさ調整回路、色調調整回路、ガンマ調整回路、輝度割当回路により実現される。
【００３１】
また、制御部５１はドライバＩＣ１８内に実装されたプロセッサであっても良い。このようにする場合には、制御部５１は、記憶部５６またはドライバＩＣ内に設けられた図示しない不揮発性記憶装置から制御プログラムを読み出して、ドライバＩＣ１８内に実装された図示しないＤＲＡＭ等に展開して実行する。以上により、明るさ調整部５２、色調調整部５３、ガンマ調整部５４および輝度割当部５５が実現される。
【００３２】
ドライバＩＣ１８には、ＦＰＣ１２を介して制御信号、映像信号および入力電源が供給される。映像信号は、たとえばＭＩＰＩ（Mobile Industry Processor Interface）アラ
イアンスで定められた規格に準拠した信号である。
【００３３】
映像信号は受信部を介して制御部５１に入力する。映像信号は、制御信号に基づいて明るさ調整部５２、色調調整部５３およびガンマ調整部５４で順次処理され、表示装置１０の特性に合わせた信号になるように調整される。その後、輝度割当部５５により各画素の輝度の割り当て処理が行われる。輝度の割り当て処理については後述する。
【００３４】
制御部５１により処理された映像信号を高電圧ロジック部が処理して、表示パネル制御信号を出力する。表示パネル制御信号は、高電圧デジタル信号である。表示パネル制御信号は、ＴＦＴ基板１１上の配線を介してエミッション制御ドライバ１４、デマルチプレクサ１５および走査ドライバ１６に送られる（図２参照）。エミッション制御ドライバ１４および走査ドライバ１６に送られた信号は、両ドライバの入力信号として作用する。デマルチプレクサ１５に送られた信号は、デマルチプレクサ１５のタイミング制御信号として作用する。
【００３５】
制御部５１により処理された映像信号をアナログ制御部およびアナログ出力部が処理して、出力端子信号を出力する。出力端子信号は、アナログ信号である。出力端子信号は、ＴＦＴ基板１１上の配線を介してデマルチプレクサ１５に送られ、デマルチプレクサ１５のアナログ入力信号として作用する。
【００３６】
制御部５１により処理された映像信号および入力電源に基づいてＤＣ／ＤＣコンバータが表示パネル駆動電源を出力する。表示パネル駆動電源は、ＴＦＴ基板上の各回路に供給され。各回路を動作させる。制御部５１により処理された映像信号をアナログ制御部およびアナログ出力部が処理して、出力端子信号を出力する。出力端子信号は、アナログ信号である。出力端子信号は、ＴＦＴ基板１１上の配線を介してデマルチプレクサ１５に送られ、デマルチプレクサ１５のアナログ入力信号として作用する。
【００３７】
エミッション制御ドライバ１４、デマルチプレクサ１５および走査ドライバ１６が表示部３０内の各副画素を制御することにより、表示部３０に映像が表示される。
【００３８】
図４は、特許文献１の画素配列をさらに改善した画素の配置と輝度の割り当てとを示す説明図である。図４は、表示部３０を前側から見た部分拡大図を示す。表示部３０には、第１副画素３１、第２副画素３２および第３副画素３３の３個の副画素を有する画素が縦横に配置されている。
【００３９】
まず、副画素について説明する。第１副画素３１は、第１色で発光する副画素である。第２副画素３２は、第２色で発光する副画素である。第３副画素３３は、第３色で発光する副画素である。本実施の形態の表示装置１０においては、たとえば、第１色は青色、第２色は緑色、第３色は赤色である。
【００４０】
第１副画素３１は、上下方向に列状に配置されている。第１副画素３１は、上下方向に２個が近接して１組になっている。各第１副画素３１は、同じ組の副画素と隣接する短辺側の２つの角が直角であり、他の２つの角が丸みを有する上下方向に長い長方形である。
【００４１】
第２副画素３２および第３副画素３３は、左右方向に長い角丸長方形である。第２副画素３２と第３副画素３３とは、同一寸法である。第２副画素３２と第３副画素３３とは、上下方向に交互に配置されている。
【００４２】
第１副画素３１が配置された列と、第２副画素３２および第３副画素３３とが配置された列とは、左右方向に交互に並んでいる。第２副画素３２と第３副画素３３とが配置された列だけをみると、第２副画素３２同士および第３副画素３３同士がそれぞれの副画素の長辺方向に沿ってならんでいる。
【００４３】
隣接する第１副画素３１、第２副画素３２および第３副画素３３の３個の副画素の組が、１個の画素である。第１副画素３１、第２副画素３２および第３副画素３３のそれぞれの輝度の組み合わせにより、画素の色および輝度が定まる。たとえば、全ての副画素の輝度が最大値である場合には、その画素の色は白色になる。
【００４４】
表示部３０には、第１画素３５１と第２画素３５２の２種類の画素が含まれている。以下の説明では第１画素３５１をＳ型画素３５１、第２画素３５２をＴ型画素３５２と呼ぶ。なお、図４に示す画素の境界線は、説明のための仮想的な線であり、表示部３０には画素間の境界を示す部材は存在しない。１個の画素に含まれる副画素の組み合わせは、ドライバＩＣ１８の制御により定まる。図４中に破線で示す画素の境界線は、隣接する画素間の中央を通る線である。
【００４５】
Ｓ型画素３５１およびＴ型画素３５２は、どちらも正方形であり、右辺に沿って第１副画素３１が、左辺に沿って下側に第２副画素３２、上側に第３副画素３３がそれぞれ配置されている。Ｓ型副画素３５１では、第１副画素３１は上側に寄っており、Ｔ型副画素３５２では第１副画素３１は下側に寄っている。表示部３０には、Ｓ型画素３５１とＴ型画素３５２が行方向および列方向にそれぞれ交互に配置されている。
【００４６】
ＦＰＣ１２を介して取得した映像信号中の各画素の色および輝度に基づいて、各副画素の輝度が定めることができる。しかし、このようにして定めた輝度をそのまま使用する場合には、カラーエッジが生じやすい。これは、Ｓ型画素３５１とＴ型画素３５２とで第１副画素３１の配置が異なる事による影響である。カラーエッジは、白地に黒い文字、直線または点等のコントラストの高い映像を表示する場合に目立ちやすい。そこで本実施の形態においては、輝度割当部５５は、図４に太い矢印で示すように、第１副画素３１の輝度の一部を左隣の画素の第１副画素３１に割り当てる。
【００４７】
具体的には、輝度割当部５５は、映像信号に基づいて定めたＳ型画素３５１の第１副画素３１の輝度のα倍を左隣の画素の第１副画素３１の輝度に加算し、元の第１副画素３１の輝度をその分低下させる。すなわち、元の第１副画素３１の輝度は、映像信号に基づいて定めた輝度の（１−α）倍になる。また、輝度割当部５５は、映像信号に基づいて定めたＴ型画素３５２の第１副画素３１の輝度のβ倍を左隣の画素の第１副画素３１の輝度に
加算し、元の第１副画素３１の輝度をその分低下させる。すなわち、元の第１副画素３１の輝度は、映像信号に基づいて定めた輝度の（１−β）倍になる。本実施の形態においては、輝度割当部５５は、この処理を全ての画素に対して実施する。ここで、αおよびβは、０以上１以下の定数である。第２副画素３２および第３副画素３３は、映像信号に基づいて定めた輝度をそのまま表示する。
【００４８】
図５は、輝度の割り当てを示す説明図である。図５は、図４の左上の４個の画素内の第１副画素３１の輝度を示す。図５Ａは、映像信号に基づいて定めた各第１副画素３１の輝度を示す。左上のＳ型画素３５１の第１副画素３１の輝度がＳ１１、右上のＴ型画素３５２の第１副画素３１の輝度がＴ１２、左下のＴ型画素３５２の第１副画素３１の輝度がＴ２１、右下のＳ型画素３５１の第１副画素３１の輝度がＳ２２である。
【００４９】
図５Ｂは、輝度割当部５５が図４を使用して説明した輝度の割り当てを行った後の、各第１副画素３１の輝度を示す。左上のＳ型画素３５１内の第１副画素３１の輝度は、（１−α）Ｓ１１＋βＴ１２である。右上のＴ型画素３５２内の第１副画素３１の輝度は、（１−β）Ｔ１２＋αＳ１３である。左下のＴ型画素３５２内の第１副画素３１の輝度は、（１−β）Ｔ２１＋αＳ２２である。右下のＳ型画素３５１内の第１副画素３１の輝度は、（１−α）Ｓ２２＋βＴ２３である。
【００５０】
本件出願人が種々の検討を行って見出した好適なαおよびβの組み合わせの例を表１に示す。表１に示すαおよびβの値を使用することにより、カラーエッジをほとんど目立たない程度に低減することができた。
【表１】
2017049571.tif 000003
【００５１】
なお、表１に示すαおよびβは好適な値の一例である。各副画素の配置により、また表示部３０に表示する映像により、好適なαおよびβの値は表１とは異なる値になる場合がある。
【００５２】
ここで、図４に示した副画素の配置を行う理由を説明する。まず、有機ＥＬパネルの副画素の構造の概略を説明する。図６は、表示装置１０の断面図で、副画素の構成要素の配置を示す模式図である。
【００５３】
図６は、表示装置１０の１個の副画素の部分を、映像を表示する面に対して垂直な面で切断した断面図を模式的に示す。前述の通り、表示装置１０は、ＴＦＴ基板１１および封止板２１を有する。ＴＦＴ基板１１と封止板２１との間には乾燥空気２６が封止されている。封止板２１の前側には、１／４波長位相差板２２および偏光板２３が設けられている。
【００５４】
ＴＦＴ基板１１は、配線部４１および画素配列部４９を備える。配線部４１には、デマルチプレクサ１５および走査ドライバ１６と各副画素とを接続し、電荷を所定の期間維持する電気回路およびＴＦＴ回路出力接続部４２が半導体プロセスにより形成されている。配線部４１の配線パターンの形状および構造については、各種表示装置で既に使用されているので説明を省略する。
【００５５】
配線部４１と画素配列部４９とは、ＴＦＴ回路出力接続部４２により接続されている。ＴＦＴ回路出力接続部４２は、一つの副画素について１個設けられている。
【００５６】
画素配列部４９は、アノード電極４３、有機ＥＬ層４４、カソード電極１９、キャップ層４５および分離部４６を備える。アノード電極４３は、配線部４１の前側に一つの副画素ごとに設けられた略矩形の電極である。１個のアノード電極４３は１個のＴＦＴ回路出力接続部４２に接続されている。
【００５７】
アノード電極４３の前側に、分離部４６が設けられている。分離部４６は、図４に示した第１副画素３１、第２副画素３２および第３副画素３３の形状の孔を有する絶縁性の層である。
【００５８】
分離部４６に設けられた孔から露出するアノード電極４３および分離部４６に設けられた孔の縁の前側に、有機ＥＬ層４４が設けられて、副画素を構成する。有機ＥＬ層４４は、電圧が印加されると第１色、第２色または第３色のいずれかの色で発光する材料である。
【００５９】
有機ＥＬ層４４および分離部４６の前側にカソード電極１９が設けられている。前述のとおり、カソード電極１９は表示部３０に含まれる各副画素を連続して覆う透明電極である。
【００６０】
カソード電極１９の前側に、キャップ層４５が設けられている。キャップ層４５は、カソード電極１９と同様に各副画素を連続して覆う層である。キャップ層４５は、屈折率の高い透明な材料製の層である。
【００６１】
副画素の動作について説明する。デマルチプレクサ１５および走査ドライバ１６の作用により、発光させる副画素に接続されたＴＦＴ回路出力接続部４２が動作して、アノード電極４３に電圧が印加される。アノード電極４３に印加される電圧は、高い輝度で副画素を発光させる場合には高い電圧、低い輝度で副画素を発光させる場合には低い電圧である。
【００６２】
アノード電極４３とカソード電極１９との間の電位差により、両電極の間に挟まれた有機ＥＬ層４４、すなわち分離部４６に設けられた孔の内部の有機ＥＬ層４４が発光する。キャップ層４５、乾燥空気２６および封止板２１は、有機ＥＬ層４４が湿気等により劣化する事および外力により破損する事を防ぐ保護層の役割を果たす。
【００６３】
有機ＥＬ層４４の配置について説明する。図７は、副画素の配列を示す説明図である。図７では、副画素の配列を平面図により、模式的に示している。図７は、表示部３０の図４に示した部分と同一の部分の第１副画素３１、第２副画素３２、第３副画素３３、ＴＦＴ回路出力接続部４２、第１有機ＥＬ層４４１、第２有機ＥＬ層４４２および第３有機ＥＬ層４４３を示す図である。第１有機ＥＬ層４４１は、第１色の有機ＥＬ層４４である。同様に、第２有機ＥＬ層４４２は第２色の有機ＥＬ層４４、第３有機ＥＬ層４４３は第３色の有機ＥＬ層４４である。
【００６４】
第１有機ＥＬ層４４１は、上下に隣接する２個の第１副画素３１にまたがって形成されている。第２有機ＥＬ層４４２は、１個の第２副画素３２について１か所形成されている。同様に第２有機ＥＬ層４４３は、１個の第３副画素３３について１か所形成されている。
【００６５】
ＴＦＴ回路出力接続部４２は、各副画素の近傍に１個配置されている。このＴＦＴ回路出力接続部４２は、同じ画素回路配置パターンを繰り返し配置したＴＦＴ回路の出力を取り出してアノード電極４３に印加する部位であり、有機ＥＬ層４４のアノード電極配置パ
ターンの位置に変わらず同じ部分に配置してある。この結果、第一有機ＥＬ層４４１の蒸着パターンのようにアノード電極４３の位置が列によって上下にずれても、ＴＦＴ回路の条件を同一に保つことができるため、均一な発光を得る事ができる。
【００６６】
図８は、有機ＥＬパネルの製造工程を示すフローチャートである。図８を使用して、本実施の形態の表示装置１０の製造方法の概略を説明する。なお、表示装置１０の製造に使用される蒸着装置、スパッタリング装置、スピンコート装置、露光装置、現像装置、エッチング装置、封止装置、切断装置およびこれらの装置間を接続する搬送装置等の半導体製造装置については図示しない。これらの装置は、所定のプログラムに従って動作する。
【００６７】
表示装置１０の製造業者は、ガラス製の基板の一面に、半導体プロセスを用いて配線部４１を製作する（ステップＳ５０１）。この際、エミッション制御ドライバ１４、デマルチプレクサ１５、走査ドライバ１６および保護回路１７も製作される。ステップ５０１の工程の詳細については後述する。なお、以降のステップでは、ガラス製の基板の配線部４１を製作した面に対する処理を行う。
【００６８】
半導体製造装置は、ＴＦＴ回路出力接続部４２およびアノード電極４３を製作する（ステップＳ５０２）。具体的には、たとえば蒸着装置が金属薄膜を形成した後に、スピンコート装置、露光装置、現像装置およびエッチング装置が不要な金属薄膜を除去することにより、ＴＦＴ回路出力接続部４２およびアノード電極４３を製作する。
【００６９】
半導体製造装置は、分離部４６を製作する（ステップＳ５０３）。具体的には、たとえばスピンコート装置が感光性の有機樹脂膜を堆積した後に、露光装置が所定のパターンを露光し、現像装置およびエッチング装置が不要な部分を除去することにより、分離部４６を製作する。
【００７０】
半導体製造装置は、有機ＥＬ層４４を製作する（ステップＳ５０４）。有機ＥＬ層４４の材料は有機物であるため、熱アニール工程、反応性の高い液体への浸漬、腐食性ガスによる加工等を含む半導体プロセスで形成することは困難である。そこで、図７を使用して説明した第１有機ＥＬ層４４１の形状の孔を有する金属製マスクによりアノード電極４３および分離部４６が覆われた状態で、蒸着装置が第１有機ＥＬ層４４１を蒸着する。その後、第２有機ＥＬ層４４２の形状の孔を有する金属製マスクによりアノード電極４３および分離部４６が覆われた状態で、蒸着装置が第２有機ＥＬ層４４２を蒸着する。さらに、第３有機ＥＬ層４４３の形状の孔を有する金属製マスクによりアノード電極４３および分離部４６が覆われた状態で、蒸着装置が第３有機ＥＬ層４４３を蒸着する。金属製マスクの形状および有機ＥＬ層４４の構造の詳細については後述する。
【００７１】
なお、第１有機ＥＬ層４４１、第２有機ＥＬ層４４２および第３有機ＥＬ層４４３の製作順序は入れ替えられても良い。
【００７２】
蒸着装置は、カソード電極１９およびキャップ層４５を順次製作する（ステップＳ５０５）。カソード電極１９およびキャップ層４５は、表示部３０全体にまたがる層なので、高い精度で製作する必要は無い。
【００７３】
封止装置は、片面に１／４波長位相差板２２および偏光板２３を設けた封止板２１を表示部３０の前側に取り付けた後に、封止板２１の縁を気密に封止する（ステップＳ５０６）。以上の工程により、有機ＥＬパネルが完成する。
【００７４】
なお、１／４波長位相差板２２および偏光板２３は、ステップＳ５０６の後で封止板２１の表面に取り付けられても良い。また、１枚の大きなガラス製基板に形成された複数の
ＴＦＴ基板１１を、ステップＳ５０５とステップＳ５０６との間、またはステップＳ５０６の後で切断装置が所定の寸法に切断しても良い。
【００７５】
ステップＳ５０４で有機ＥＬ層４４を作成する際に使用される金属製マスクの形状について説明する。前述のとおり、ステップＳ５０４の工程では半導体プロセスを使用することは困難であるため、マスクの寸法精度および位置決め精度はステップＳ５０１からステップＳ５０３に比べて大幅に低い精度である。したがって、分離部４６に設けた孔を有機ＥＬ材料で確実に覆うためには、本工程で使用するマスクには十分に大きいサイズの孔が設けられている必要がある。一方、隣の色の有機ＥＬ層４４との混合を避けるため、分離部４６に設ける孔同士は、十分に離されている必要がある。
【００７６】
ところで、明るい表示装置１０を得るためには、各副画素の発光する部分は大きい事が望ましい。また有機ＥＬパネルの副画素の寿命を長くするためにも、発光する部分は大きい事が望ましい。その一方、表示装置１０を高精細度化するために、各画素を小さくする事が望まれている。
【００７７】
図４に示した副画素の配置は、小さい画素サイズの表示装置１０において、副画素の発光する部分の面積を大きくすることが可能な配置である。この点について、図４、図６、図７を参照して、さらに詳しく説明する。隣り合う２個の第１副画素３１の第１有機ＥＬ層４４１を、金属マスクの一つの孔で作成することにより、これらの２個の第１副画素３１間の分離部４６の幅を狭くすることができる。分離部４６の幅を狭くする分、第１副画素３１の発光部を大きくすることができる。
【００７８】
ステップＳ５０１の配線部４１の製造工程について、さらに詳しく説明する。なお、以下では、１個の副画素の配線部４１を例として説明する。エミッション制御ドライバ１４、デマルチプレクサ１５、走査ドライバ１６および保護回路１７については、従来から使用されている集積回路と同様の製造工程であるので説明を省略する。図９から図１１は、配線部４１の製造工程を示す説明図である。
【００７９】
まず、図９を使用して説明する。半導体製造装置は、ガラス基板等の透光性基板９１の片面にＣＶＤ（Chemical Vapor Deposition）法等によって、たとえばシリコン窒化膜等
を堆積して下地絶縁膜９２を形成する。次に、半導体製造装置は、下地絶縁膜９２の上にＣＶＤ法等によってアモルファスシリコンを堆積し、ＥＬＡ（Excimer Laser Annealing
）により結晶化してポリシリコン層９３を形成する。
【００８０】
図１０を使用して説明を続ける。半導体製造装置は、ポリシリコン層９３上にＣＶＤ法等によって、たとえばシリコン酸化膜等を堆積してゲート絶縁膜９４を形成する。半導体製造装置は、ゲート絶縁膜９４の上からポリシリコン層９３に不純物を添加するドーピング処理により、所定の形状の高濃度不純物層９３１を形成する。半導体製造装置は、スパッタ法等により第１金属層９５を積層する。第１金属層９５は、ＴＦＴゲート電極９５１および保持容量電極９５２を含む。
【００８１】
半導体製造装置は、第１金属層９５をマスクとしてポリシリコン層に追加の不純物を添加する追加ドーピング処理を行って、所定の形状の低濃度不純物層９３２を形成する。不純物が添加されていない部位は、アンドープ層９３３である。
【００８２】
図１１を使用して説明を続ける。半導体製造装置は、ＣＶＤ法等によって、たとえばシリコン酸化膜等を堆積して層間絶縁膜９６を形成する。半導体製造装置は、この層間絶縁膜９６およびゲート絶縁膜９４に異方性エッチングを行い、ポリシリコン層９３まで貫通する穴を作成する。半導体製造装置は、スパッタ法等によって、所定の形状の第２金属層
９７を積層する。
【００８３】
半導体製造装置は、スピンコート法等によって感光性の有機材料を堆積して平坦化膜を形成する。半導体製造装置は、異方性エッチング等によって第２金属層９７まで貫通する穴を作成する。以上で、配線部４１の製造工程は終了し、ＴＦＴ部９８および保持容量部９９が完成する。
【００８４】
なお、図６、図９、図１０および図１１ではＴＦＴ部９８を１個のみ示したが、１つの副画素に対しては後述するスイッチＴＦＴと駆動ＴＦＴの２個のＴＦＴ部９８が配置される。
【００８５】
ステップＳ５０４の有機ＥＬ層４４の構造について、さらに詳しく説明する。有機ＥＬ層４４は、たとえば下層側から順番に正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が積層された積層体である。また、有機ＥＬ層４４は、電子輸送層／発光層／正孔輸送層、電子輸送層／発光層／正孔輸送層／正孔注入層、電子注入層／電子輸送層／発光層／正孔輸送層あるいは発光層単独のいずれかの構造であってもよい。有機ＥＬ層４４には、電子ブロッキング層等を有しても良い。発光層の材質は副画素の色毎に異なる。正孔注入層、正孔輸送層等の膜厚は、副画素毎に個別に決定されてもよい。
【００８６】
なお、表示装置１０の製造業者は、各製造工程に使用する装置および装置間を結ぶ搬送装置を自動制御して一連の製造工程を実施する、自動製造装置を使用しても良い。このようにする場合には、前述の各ステップの判断および実行は、自動製造装置の制御装置が行う。
【００８７】
副画素を発光させる画素回路の例について説明する。以下の説明では、一個の副画素の発光部を、有機発光ダイオードを意味するＯＬＥＤ（Organic Light Emitting Diode）と記載する。図１２は、１個のＯＬＥＤを発光させる画素回路を示す回路図である。
【００８８】
画素回路には、正電源ＶＤＤ、負電源ＶＳＳ、映像信号Ｖｄａｔａおよび走査信号Ｓｃａｎが入力される。映像信号Ｖｄａｔａは、デマルチプレクサ１５から出力される。走査信号Ｓｃａｎは、走査ドライバ１６から出力される。
【００８９】
画素回路には、ＯＬＥＤに加えてスイッチＴＦＴ（Thin Film Transistor）、駆動ＴＦＴおよび保持容量Ｃ１が含まれている。映像信号Ｖｄａｔａは、スイッチＴＦＴのソース電極に入力される。走査信号Ｓｃａｎは、スイッチＴＦＴのゲート電極に入力される。正電源ＶＤＤは保持容量Ｃ１の第１の電極および駆動ＴＦＴのソース電極に接続されている。負電源ＶＳＳは、ＯＬＥＤのカソード電極１９に接続されている。スイッチＴＦＴのドレイン電極は、保持容量Ｃ１の第２の電極および駆動ＴＦＴのゲート電極に接続されている。駆動ＴＦＴのドレイン電極は、ＴＦＴ出力回路接続部４２を介してＯＬＥＤのアノード電極４３に接続されている。
【００９０】
図１３は、駆動ＴＦＴの出力特性を示す説明図である。図１２および図１３を使用して、画素回路の動作について説明する。
【００９１】
図１３の横軸は、駆動ＴＦＴの出力電圧Ｖｄｓを示す。図１３の縦軸は、駆動ＴＦＴの出力電流Ｉｄｓを示す。図１３中の実線は、駆動ＴＦＴのゲート電極とソース電極との間の電位差Ｖｇｓが−１．５Ｖ、−２．０Ｖ、−２．５Ｖ、−３．０Ｖおよび−３．５Ｖのそれぞれである場合の駆動ＴＦＴの出力電圧Ｖｄｓと出力電流Ｉｄｓとの間の関係を示す。図１３中の破線は、ＯＬＥＤのアノード電極４３とカソード電極１９との間の電流と電圧の関係であるＩ−Ｖ特性を示す
【００９２】
図１４は、映像信号および駆動信号を示すタイムチャートである。図１４の横軸は時間を示す。図１４の縦軸は、映像信号Ｖｄａｔａ、Ｎ番目の走査線の走査信号ＳｃａｎＮおよびＮ＋１番目の走査線の走査信号ＳｃａｎＮ＋１の電圧を示す。映像信号Ｖｄａｔａは、それぞれのＯＬＥＤを発光させる明るさに対応した、黒電位から白電位までの間の電圧である。走査信号ＳｃａｎＮおよび走査信号Ｓｃａｎは、ＯＮまたはＯＦＦのいずれかである。図１４では、走査信号Ｓｃａｎは低電圧である場合にＯＮ、高電圧である場合にＯＦＦである。
【００９３】
図１２から図１４を使用して、ＯＬＥＤの動作について説明する。各画素回路に対して、走査信号Ｓｃａｎおよび映像信号Ｖｄａｔａの電圧が印加される。走査線が走査ドライバ１６により選択されている場合、すなわち走査信号ＳｃａｎがＯＮである場合には、スイッチＴＦＴがＯＮになり、スイッチＴＦＴのドレイン電極から映像信号Ｖｄａｔａに応じた電圧が出力される。
【００９４】
スイッチＴＦＴのドレイン電極の出力電圧と正電源ＶＤＤとの間の電位差Ｖｇｓに応じて、駆動ＴＦＴは図１３に示す動作する。すなわちＶｇｓが低電圧であるほど、ＯＬＥＤに多くの電流が流れる。その結果、ＯＬＥＤは高い輝度で発光する。走査信号ＳｃａｎがＯＦＦになった後は、保持容量Ｃ１に蓄積された電荷により駆動ＴＦＴの電位差Ｖｇｓが維持され、ＯＬＥＤは発光を継続する。
【００９５】
なお、以上では表示装置１０に配線部４１と反対側の面に光を放射するトップエミッション型の有機ＥＬパネルを使用する場合を例として、製法、構造および動作を説明した。表示装置１０に、配線部４１の側に光を放射するボトムエミッション型の有機ＥＬ表示パネルを使用しても良い。
【００９６】
次に、本実施の形態の表示装置１０においては、第１色は青色、第２色は緑色、第３色は赤色である理由を説明する。一般的に、青色、緑色および赤色の３色の有機ＥＬ材料のなかで最も寿命が短い材料は、青色の有機ＥＬ材料である。したがって、有機ＥＬパネルを使用した表示装置１０の寿命は、青色の副画素の寿命によって定まる。前述の通り、有機ＥＬパネルの副画素の寿命を長くするためには、発光する部分が大きい事が望ましい。
【００９７】
図４に示す副画素の配置では、第２副画素３２および第３副画素３３の面積に比べて第１副画素３１の面積が大きい。したがって、第１副画素３１の色である第１色を青色にすることにより、表示装置１０の寿命を長くすることができる。
【００９８】
なお、表示装置１０の寿命を長くする必要がない場合、および寿命の長い青色の有機ＥＬ材料を使用可能である場合等には、第１色を緑色または赤色にしても良い。
【００９９】
図１５は、プログラムの処理の流れを示すフローチャートである。図１５を使用して、図４に示した本実施の形態の制御部５１が行う処理の流れを説明する。
【０１００】
制御部５１は、ＦＰＣ１２を介して１本の走査線分の映像データを取得する（ステップＳ５２１）。制御部５１は、表示装置１０の仕様に合わせて映像データを調整する（ステップＳ５２２）。具体的には、明るさ調整部５２が映像の明るさを調整する。色調調整部５３が映像の色温度等の色調を調整する。ガンマ調整部５４が表示装置１０の入力信号の大きさと画面の明るさとの関係に合わせてガンマ補正を行う。制御部５１は、調整後の映像データを記憶部５６に保存する。
【０１０１】
輝度割当部５５は、左から２番目の画素のデータを記憶部５６から取り出す（ステップ
Ｓ５２３）。輝度割当部５５は、データを取り出した画素がＳ型画素３５１であるか否かを判定する（ステップＳ５２４）。
【０１０２】
Ｓ型画素３５１であると判定した場合には（ステップＳ５２４でＹＥＳ）、輝度割当部５５は処理中の画素の第１副画素３１の輝度をα倍した値を左隣の画素の輝度に加算する（ステップＳ５２５）。なお、処理中の画素は、データが取り出された画素である。輝度割当部５５は、処理中の画素の第１副画素３１の輝度を（１−α）倍する（ステップＳ５２６）。
【０１０３】
Ｓ型画素３５１ではないと判定した場合には（ステップＳ５２４でＮＯ）、輝度割当部５５は処理中の画素の第１副画素３１の輝度をβ倍した値を左隣の画素の輝度に加算する（ステップＳ５３１）。輝度割当部５５は、処理中の画素の第１副画素３１の輝度を（１−β）倍する（ステップＳ５３２）。
【０１０４】
ステップＳ５２６またはステップＳ５３２の終了後、輝度割当部５５は１本の走査線の処理が終了したか否かを判定する（ステップＳ５３５）。処理が終了していないと判定した場合は（ステップＳ５３５でＮＯ）、輝度割当部５５は処理対象の画素を次の画素、すなわち右隣の画素に変更する（ステップＳ５３６）。輝度割当部５５はステップＳ５２４に戻る。
【０１０５】
処理が終了したと判定した場合は（ステップＳ５３５でＹＥＳ）、輝度割当部５５は処理した走査線のデータをＴＦＴ基板１１のエミッション制御ドライバ１４、デマルチプレクサ１５および走査ドライバ１６に出力する（ステップＳ５３７）。表示部３０の処理した走査線に対応する各副画素が所定の輝度で発光する。なお、輝度割当部５５による処理の結果、輝度が１００パーセントを超える副画素が生じた場合には、その副画素は１００パーセントの輝度で発光する。
【０１０６】
制御部５１は、１画面の処理が終了したか否かを判定する（ステップＳ５３８）。終了していないと判定した場合は（ステップＳ５３８でＮＯ）、制御部５１は処理対象の走査線を次の走査線に変更する（ステップＳ５３９）。制御部５１は、ステップＳ５２１に戻る。
【０１０７】
終了したと判定した場合は（ステップＳ５３８でＹＥＳ）、制御部５１は処理を終了する。
【０１０８】
本実施の形態によると、１走査線分の映像データの容量の記憶部５６、すなわちラインメモリを有するドライバＩＣ１８を用いた簡単な処理でカラーエッジを低減する表示装置１０を提供する事ができる。
【０１０９】
なお、第１副画素３１、第２副画素３２および第３副画素３３の配置および形状は図４に限定しない。たとえば、第１副画素３１は長円または長方形等でも良い。第２副画素３２および第３副画素３３は長方形、正方形、長円、円、楕円、六角形または八角形等でも良い。第２副画素３２と第３副画素３３との寸法および形状が異なっていても良い。表１に例示したαおよびβの好適な値は、各副画素の形状および寸法に応じた実験またはシミュレーション等を使用して適宜定める。
【０１１０】
輝度割当部５５が処理を行った後に、ガンマ調整部５４が処理を行って表示部３０に映像を表示しても良い。
【０１１１】
［実施の形態２］
本実施の形態は、輝度割当部５５による処理の結果、輝度が１００パーセントを超える副画素が生じる場合には輝度の割り当てを中止する表示装置１０に関する。実施の形態１と共通する部分については説明を省略する。
【０１１２】
本実施の形態の表示装置１０は、実施の形態１で説明した表示装置１０と同様に第１副画素３１の輝度の一部を左隣の画素の第異１副画素３１に割り当てる。割り当てる比率を定める定数αの値は０．６、βの値は０．４である。
【０１１３】
図１６は、実施の形態２の輝度の割り当てを示す説明図である。図１６は、横４行、縦４列の合計１６個の画素の第１副画素３１の輝度を、最大輝度に対するパーセントで表示した図である。
【０１１４】
図１６Ａは、映像信号に基づいて定めた各第１副画素３１の輝度の例を示す。図１６Ｂは、αおよびβの値に基づいて実施の形態１と同様に第１副画素３１の輝度を左隣の画素の第１副画素３１に割り当てた結果を示す。上から３行目、左から２列目の画素の第１副画素３１の輝度が１００パーセントを超過して、１１４パーセントになっている。実際には１００パーセントを超える輝度の第１副画素３１については輝度を１００パーセントに設定し、減少させた１４パーセントの輝度を右隣の画素に戻せばよい。図１６Ｃは、１００パーセントを超える輝度の第１副画素３１については輝度を１００パーセントに設定し、減少させた１４パーセントの輝度を右隣の画素に戻した例を示す。本実施の形態のドライバＩＣ１８は、図１６Ｃに示す輝度を出力する。
【０１１５】
図１７は、実施の形態２のプログラムの処理の流れを示すフローチャートである。図１７を使用して、本実施の形態の制御部５１が行う処理の流れを説明する。
【０１１６】
ステップＳ５３２までの処理は、図１５と同一であるので、説明を省略する。ステップＳ５２６またはステップＳ５３２の終了後、輝度割当部５５はステップＳ５２５またはステップＳ５３１で輝度を加算した第１副画素３１の輝度が１００パーセントを超えているか否かを判定する（ステップＳ５４１）。
【０１１７】
１００パーセントを超えていると判定した場合は（ステップＳ５４１でＹＥＳ）、輝度割当部５５は１００パーセントを超過した分の輝度を元の第１副画素３１に戻す（ステップＳ５４２）。具体的には、処理中の画素の左隣の画素の第１副画素３１の輝度と１００パーセントとの差を算出して、処理中の画素の第１副画素３１に加算する。処理中の画素の左隣の画素の第１副画素３１の輝度は１００パーセントに設定する。
【０１１８】
１００パーセントを超えていないと判定した場合（ステップＳ５４１でＮＯ）およびステップＳ５４２の終了後、輝度割当部５５は１本の走査線の処理が終了したか否かを判定する（ステップＳ５３５）。ステップＳ５３５以降の処理は、図１５を使用して説明した実施の形態１のフローチャートと同一であるので、説明を省略する。
【０１１９】
本実施の形態によると、表示部３０全体での第１副画素３１の輝度の合計値を映像信号に基づいて定めた各第１副画素３１の輝度の合計値と同じ値に維持する事ができる。そのため、映像全体の明るさを、元の映像データの信号に近づけることができる。
【０１２０】
［実施の形態３］
本実施の形態は、輝度割当部５５が第１副画素３１の輝度を下隣および画素の対角線の方向に沿って斜め左下隣の２つの画素の第１副画素３１に割り当てる表示装置１０に関する。実施の形態１と共通する部分については説明を省略する。
【０１２１】
図１８は、実施の形態３の画素の配置と輝度の割り当てとを示す説明図である。本実施の形態においては、輝度割当部５５は、図１８に太い矢印で示すように、第１副画素３１の輝度の一部を下隣および画素の対角線の方向に沿って斜め左下隣の２つの画素の第１副画素３１に割り当てる。
【０１２２】
具体的には、輝度割当部５５は、映像信号に基づいて定めたＳ型画素３５１の第１副画素３１の輝度のα倍を下隣の画素の第１副画素３１の輝度に加算し、β倍を左下隣の画素の第１副画素３１の輝度に加算する。輝度割当部５５は、元の第１副画素３１の輝度をその分低下させる。すなわち、元の第１副画素３１の輝度は、映像信号に基づいて定めた輝度の（１−α―β）倍になる。
【０１２３】
また、輝度割当部５５は、映像信号に基づいて定めたＴ型画素３５２の第１副画素３１の輝度のγ倍を下隣の画素の第１副画素３１の輝度に加算し、δ倍を左下隣の画素の第１副画素３１の輝度に加算する。輝度割当部５５は、元の第１副画素３１の輝度をその分低下させる。すなわち、元の第１副画素３１の輝度は、映像信号に基づいて定めた輝度の（１−γ―δ）倍になる。
【０１２４】
ここで、α、β、γおよびδは、０以上１以下の定数である。第２副画素３２および第３副画素３３は、映像信号に基づいて定めた輝度をそのまま表示する。
【０１２５】
図１９は、実施の形態３の輝度の割り当てを示す説明図である。図１９は、図１８の中央部の４個の画素内の第１副画素３１の輝度を示す。図１９Ａは、映像信号に基づいて定めた各第１副画素３１の輝度を示す。図１９Ａの左上のＳ型画素３５１の第１副画素３１の輝度がＳ２２、右上のＴ型画素３５２の第１副画素３１の輝度がＴ２３、左下のＴ型画素３５２の第１副画素３１の輝度がＴ３２、右下のＳ型画素３５１の第１副画素３１の輝度がＳ３３である。
【０１２６】
図１９Ｂは、輝度割当部５５が図４を使用して説明した輝度の割り当てを行った後の、各第１副画素３１の輝度を示す。図１９Ｂの左上のＳ型画素３５１内の第１副画素３１の輝度は、（１−α―β）Ｓ２２＋βＳ１３＋γＴ１２である。ここで、Ｓ１３およびＴ１２は、図１９に示す画素の１つ上の行の画素の第１副画素３１の輝度を示す。
【０１２７】
同様に、図１９Ｂの右上のＴ型画素３５２内の第１副画素３１の輝度は、（１−γ―δ）Ｔ２３＋αＳ１３＋δＴ１４である。左下のＴ型画素３５２内の第１副画素３１の輝度は、（１−γ―δ）Ｔ３２＋αＳ２２＋δＴ２３である。右下のＳ型画素３５１内の第１副画素３１の輝度は、（１−α―β）Ｓ３３＋βＳ２４＋γＴ２３である。
【０１２８】
本件出願人が種々の検討を行って見出した好適なα、β、γおよびδの組み合わせの例を表２に示す。表２に示すα、β、γおよびδの値の各組み合わせを使用することにより、カラーエッジをほとんど目立たない程度に低減することができた。
【表２】
2017049571.tif 000004
【０１２９】
なお、表２に示すα、β、γおよびδは好適な値の例である。各副画素の配置により、また表示部３０に表示する映像により、好適なα、β、γおよびδの値は表２とは異なる値になる場合がある。
【０１３０】
表２の番号３−Ｂで示した例について、さらに詳しく説明する。番号３−Ｂの例では、αは０．４、βは０．６であるので、αとβの和は１．０である。したがって、Ｓ型画素３５１の第１副画素３１の輝度の４０パーセントは下隣の画素の第１副画素３１の輝度に、６０パーセントは左下隣の画素の第１副画素３１の輝度にそれぞれ割り当てられる。元のＳ型画素３５１の第１副画素の輝度はゼロになる。同様にγは０．６、δは０．４であるので、γとδの和は１．０である。したがって、Ｔ型画素３５２の第１副画素３１の輝度の６０パーセントは下隣の画素の第１副画素３１の輝度に、４０パーセントは左下隣の画素の第１副画素３１の輝度にそれぞれ割り当てられる。元のＴ型画素３５２の第１副画素の輝度はゼロになる。
【０１３１】
表２の番号３−Ｃで示した例について、さらに詳しく説明する。番号３−Ｃの例では、αの値は０．２、βの値は０．０である。したがって、Ｓ型画素３５１の第１副画素３１の輝度の２０パーセントは下隣の画素の第１副画素３１の輝度に割り当てられ、左下隣の画素の第１副画素３１の輝度には割り当てられない。同様に、γの値は０．１、δの値は０．０である。したがって、Ｔ型画素３５２の第１副画素３１の輝度の１０パーセントは下隣の画素の第１副画素３１の輝度に割り当てられ、左下隣の画素の第１副画素３１の輝度には割り当てられない。
【０１３２】
表２の番号３−Ｄで示した例について、さらに詳しく説明する。番号３−Ｄの例では、αの値は０．１、βの値は０．０である。したがって、Ｓ型画素３５１の第１副画素３１の輝度の１０パーセントは下隣の画素の第１副画素３１の輝度に割り当てられ、左下隣の画素の第１副画素３１の輝度には割り当てられない。またγおよびδの値も０．０である。したがって、Ｔ型画素３５２の第１副画素３１の輝度は、他の画素に割り当てられない。
【０１３３】
本実施の形態の処理の流れについて、表２の番号３−Ｓで示した例を使用して説明する。説明を簡略化にするために、番号３−Ｓでは斜め左下隣の画素への輝度の割り当てを示すβおよびδをゼロに設定している。
【０１３４】
図２０は、表２の番号３−Ｓの輝度の割り当てを示す説明図である。図２０は、図１９のβおよびδをゼロにした場合である。図２１は、実施の形態３のプログラムの処理の流れを示すフローチャートである。さらに具体的には、図２１は、図２０に示した輝度の割り当てを実現する際のフローチャートである。図２１を使用して、本実施の形態の制御部５１が行う処理の流れを説明する。
【０１３５】
制御部５１は、ＦＰＣ１２を介して１本の走査線分の映像データを取得する（ステップＳ５５２）。制御部５１は、表示装置１０の仕様に合わせて映像データを調整する（ステップＳ５５３）。具体的には、明るさ調整部５２が映像の明るさを調整する。色調調整部５３が映像の色温度等の色調を調整する。ガンマ調整部５４が表示装置１０の入力信号の大きさと画面の明るさとの関係に合わせてガンマ補正を行う。
【０１３６】
制御部５１は、調整後の映像データを記憶部５６に保存する。本実施の形態においては、記憶部５６には最新の２本の走査線のデータが保存される。すなわち、記憶部５６に保存されている２本の走査線のデータのうち古い方の走査線のデータを削除し、ステップＳ５５３で新たに処理した走査線のデータを保存する。
【０１３７】
１本目の走査線のデータを記憶する際には１本前すなわち０本目のデータとして、あらかじめ定めたダミーの走査線のデータを記憶する。ダミーの走査線のデータには、たとえば全ての副画素の輝度が５０パーセントのデータを使用する。
【０１３８】
制御部５１は、出力する走査線のデータを記憶する出力メモリを初期化する（ステップＳ５５４）。出力メモリは、記憶部５６における記憶領域の一部を示す。この記憶領域の容量、すなわち、出力メモリの容量は、１本の走査線分のデータの容量である。ステップＳ５５４で使用する初期値には、全ての副画素の輝度がゼロであるデータを使用する。
【０１３９】
輝度割当部５５は、一番左の画素のデータを記憶部５６から取り出す（ステップＳ５５６）。輝度割当部５５は、データを取り出した画素がＳ型画素３５１であるか否かを判定する（ステップＳ５５７）。
【０１４０】
Ｓ型画素３５１であると判定した場合には（ステップＳ５５７でＹＥＳ）、輝度割当部５５は処理中の画素の第１副画素３１の輝度を（１−α）倍した値を出力メモリの対応する画素の輝度に加算する（ステップＳ５５８）。輝度割当部５５は、処理中の画素の一つ上の画素の第１副画素３１の輝度をγ倍した値を出力メモリの対応する画素の輝度に加算する（ステップＳ５５９）。
【０１４１】
Ｓ型画素３５１ではないと判定した場合には（ステップＳ５５７でＮＯ）、輝度割当部５５は処理中の画素の第１副画素３１の輝度を（１−γ）倍した値を出力メモリの対応する画素の輝度に加算する（ステップＳ５６１）。輝度割当部５５は、処理中の画素の一つ上の画素の第１副画素３１の輝度をα倍した値を出力メモリの対応する画素の輝度に加算する（ステップＳ５６２）。
【０１４２】
ステップＳ５５９またはステップＳ５６２の終了後、輝度割当部５５は１本の走査線の処理が終了したか否かを判定する（ステップＳ５６５）。処理が終了していないと判定した場合は（ステップＳ５６５でＮＯ）、輝度割当部５５は処理対象の画素を次の画素、すなわち右隣の画素に変更する（ステップＳ５６６）。輝度割当部５５はステップＳ５５７に戻る。
【０１４３】
処理が終了したと判定した場合は（ステップＳ５６５でＹＥＳ）、輝度割当部５５は出力メモリに記憶されたデータをＴＦＴ基板１１のエミッション制御ドライバ１４、デマルチプレクサ１５および走査ドライバ１６に出力する（ステップＳ５６７）。表示部３０の処理した走査線に対応する各副画素が所定の輝度で発光する。なお、輝度割当部５５による処理の結果、輝度が１００パーセントを超える副画素が生じた場合には、その副画素は１００パーセントの輝度で発光する。
【０１４４】
制御部５１は、１画面の処理が終了したか否かを判定する（ステップＳ５６８）。終了していないと判定した場合は（ステップＳ５６８でＮＯ）、制御部５１は処理対象の走査線を次の走査線に変更する（ステップＳ５６９）。制御部５１は、ステップＳ５５２に戻る。
【０１４５】
終了したと判定した場合は（ステップＳ５６８でＹＥＳ）、制御部５１は処理を終了する。
【０１４６】
本実施の形態によると、２走査線分の映像データの容量の記憶部５６、すなわち２本分のラインメモリを有するドライバＩＣ１８を用いた簡単な処理でカラーエッジを低減する表示装置１０を提供する事ができる。
【０１４７】
本実施の形態によると、図１８を使用して説明したように、第１副画素３１の輝度を、この副画素に隣接する２つの第１副画素３１の輝度に、割り当てる。すなわち、本実施の形態によると、第１副画素３１の輝度を微妙に調整している。この微妙な輝度の調整により、カラーエッジをさらに低減することができる。また、輝度割当部５５が使用するα、β、γおよびδの値の設定を外部から変更可能にしておくことにより、様々な特性の表示パネルのカラーエッジを低減することができるドライバＩＣ１８を提供することができる。
【０１４８】
［実施の形態４］
本実施の形態は、輝度割当部５５の動作に合わせて走査線方向を定めることにより、記憶部５６の容量を節約した表示装置１０に関する。実施の形態３と共通する部分については説明を省略する。
【０１４９】
図２２は、実施の形態４の画素の配置と輝度の割り当てとを示す説明図である。輝度割当部５５の動作は、表２の番号３−Ｓと同一である。すなわち、輝度割当部５５は、下隣の画素の第１副画素３１に対して、輝度の割り当てを行う。
【０１５０】
本実施の形態においては、走査線方向は上下方向である。走査線を左右方向に移動させることにより、表示部３０に映像を表示する。なお、デマルチプレクサ１５はＴＦＴ基板１１の左辺または右辺に、走査ドライバ１６はＴＦＴ基板１１の上辺または下辺に沿って配置することにより、本実施の形態のＴＦＴ基板１１内の配線を単純化することができる。
【０１５１】
本実施の形態によると、輝度割当部５５は同一の走査線内の画素に対して輝度を割り当てる。そのため、１本分の走査線のデータを記憶部５６に保存して処理を行うことにより、カラーエッジを低減することができる。したがって、容量の少ない記憶部５６を有するドライバＩＣ１８、すなわち安価なドライバＩＣ１８を使用してカラーエッジを低減することができる表示装置１０を提供することができる。
【０１５２】
［実施の形態５］
本実施の形態は、輝度割当部５５が第１副画素３１の輝度を下隣および左隣の２つの画素の第１副画素３１に割り当てる表示装置１０に関する。実施の形態３と共通する部分については説明を省略する。
【０１５３】
図２３は、実施の形態５の画素の配置と輝度の割り当てとを示す説明図である。本実施の形態においては、輝度割当部５５は、図２３に太い矢印で示すように、第１副画素３１の輝度の一部を下隣および左隣の２つの画素の第１副画素３１に割り当てる。
【０１５４】
具体的には、輝度割当部５５は、映像信号に基づいて定めたＳ型画素３５１の第１副画素３１の輝度のα倍を下隣の画素の第１副画素３１の輝度に加算し、β倍を左隣の画素の第１副画素３１の輝度に加算する。輝度割当部５５は、元の第１副画素３１の輝度をその分低下させる。すなわち、元の第１副画素３１の輝度は、映像信号に基づいて定めた輝度の（１−α―β）倍になる。
【０１５５】
また、輝度割当部５５は、映像信号に基づいて定めたＴ型画素３５２の第１副画素３１の輝度のγ倍を下隣の画素の第１副画素３１の輝度に加算し、δ倍を左隣の画素の第１副画素３１の輝度に加算する。輝度割当部５５は、元の第１副画素３１の輝度をその分低下させる。すなわち、元の第１副画素３１の輝度は、映像信号に基づいて定めた輝度の（１−γ―δ）倍になる。
【０１５６】
ここで、α、β、γおよびδは、０以上１以下の定数である。第２副画素３２および第３副画素３３は、映像信号に基づいて定めた輝度をそのまま表示する。
【０１５７】
本実施の形態によると、２走査線分の容量の記憶部５６、すなわち２本分のラインメモリを有するドライバＩＣ１８を用いた簡単な処理でカラーエッジを低減する表示装置１０を提供する事ができる。
【０１５８】
［実施の形態６］
本実施の形態は、輝度割当部５５が第１副画素３１および第２副画素３２の輝度を下隣の画素の第１副画素３１および第２副画素３２にそれぞれ割り当てる表示装置１０に関する。実施の形態４と共通する部分については説明を省略する。
【０１５９】
図２４は、実施の形態６の画素の配置と輝度の割り当てとを示す説明図である。本実施の形態においては、輝度割当部５５は、図２４に太い矢印で示すように、第１副画素３１の輝度の一部を下隣の画素の第１副画素３１に割り当てる。また、輝度割当部５５は、第２副画素３２の輝度の一部を下隣の画素の第２副画素３２に割り当てる。
【０１６０】
具体的には、輝度割当部５５は、映像信号に基づいて定めたＳ型画素３５１の第１副画素３１の輝度のα倍を下隣の画素の第１副画素３１の輝度に加算する。輝度割当部５５は、元の第１副画素３１の輝度をその分低下させる。すなわち、元の第１副画素３１の輝度は、映像信号に基づいて定めた輝度の（１−α）倍になる。
【０１６１】
輝度割当部５５は、映像信号に基づいて定めたＳ型画素３５１の第２副画素３２の輝度のε倍を下隣の画素の第２副画素３２の輝度に加算する。輝度割当部５５は、元の第２副画素３２の輝度をその分低下させる。すなわち、元の第２副画素３２の輝度は、映像信号に基づいて定めた輝度の（１−ε）倍になる。
【０１６２】
また、輝度割当部５５は、映像信号に基づいて定めたＴ型画素３５２の第１副画素３１の輝度のγ倍を下隣の画素の第１副画素３１の輝度に加算する。輝度割当部５５は、元の第１副画素３１の輝度をその分低下させる。すなわち、元の第１副画素３１の輝度は、映像信号に基づいて定めた輝度の（１−γ）倍になる。
【０１６３】
さらに輝度割当部５５は、映像信号に基づいて定めたＴ型画素３５２の第２副画素３２の輝度のη倍を下隣の画素の第２副画素３２の輝度に加算する。輝度割当部５５は、元の第２副画素３２の輝度をその分低下させる。すなわち、元の第２副画素３２の輝度は、映像信号に基づいて定めた輝度の（１−η）倍になる。
【０１６４】
ここで、α、γ、εおよびηは、０以上１以下の定数である。第３副画素３３は、映像信号に基づいて定めた輝度をそのまま表示する。
【０１６５】
本件出願人が種々の検討を行って見出した好適なα、γ、εおよびηの組み合わせの例を表３に示す。表３に示すα、γ、εおよびηの値の各組み合わせを使用することにより、カラーエッジをほとんど目立たない程度に低減することができた。
【表３】
2017049571.tif 000005
【０１６６】
表３の番号６−Ａで示した例について、さらに詳しく説明する。番号６−Ａの例では、αは０．１、εは０．０である。したがって、Ｓ型画素３５１については第１副画素３１の輝度の一部である１０パーセントが下隣の画素の第１副画素３１の輝度に割り当てられる。第２副画素３２の輝度の割り当ては行われない。また、γは０．０、ηは０．１である。したがって、Ｔ型画素３５２については第２副画素３２の輝度の一部である１０パーセントが下隣りの画素の第２副画素３２の輝度に割り当てられる。第１副画素３１の輝度の割り当ては行われない。
【０１６７】
表３の番号６−Ｂで示した例について、さらに詳しく説明する。番号６−Ｂの例では、αは０．２、εは０．１である。したがって、Ｓ型画素３５１については第１副画素３１の輝度の一部である２０パーセントが下隣の画素の第１副画素３１の輝度に割り当てられる。第２副画素３２の輝度の一部である１０パーセントが下隣の画素の第２副画素３２の輝度に割り当てられる。また、γは０．１、ηは０．３である。したがって、Ｔ型画素３５２については第１副画素３１の輝度の一部である１０パーセントが下隣の画素の第１副画素３１の輝度に割り当てられる。第２副画素３２の輝度の一部である３０パーセントが下隣りの画素の第２副画素３２の輝度に割り当てられる。
【０１６８】
なお、表３２に示すα、γ、εおよびηは好適な値の例である。各副画素の配置により、また表示部３０に表示する映像により、好適なα、γ、εおよびηの値は表３とは異なる値になる場合がある。
【０１６９】
本実施の形態においては、実施の形態４と同様に走査線方向は上下方向である。走査線を左右方向に移動させることにより、表示部３０に映像を表示する。したがって、輝度割当部５５は、１本の走査線に含まれる副画素同士の間で輝度の割り当てを行う。
【０１７０】
本実施の形態によると、第１色および第２色の２色の副画素の輝度割当を行うので、カラーエッジをさらに低減することができる。また、本実施の形態によると、輝度割当部５５は同一の走査線内の画素に対して輝度を割り当てる。そのため、１本分の走査線のデータを記憶部５６に保存して処理を行うことにより、カラーエッジを低減することができる。したがって、容量の少ない記憶部５６を有するドライバＩＣ１８、すなわち安価なドライバＩＣ１８を使用してカラーエッジを低減することができる表示装置１０を提供することができる。
【０１７１】
輝度割当部５５は、第１副画素３１および第２副画素３２の輝度をたとえば下隣と右隣のように２つの画素の第１副画素３１および第２副画素３２にそれぞれ割り当てても良い。
【０１７２】
［実施の形態７］
本実施の形態は、輝度割当部５５が第１副画素３１、第２副画素３２および第３副画素３３の輝度を下隣の画素の第１副画素３１、第２副画素３２および第３副画素３３にそれぞれ割り当てる表示装置１０に関する。実施の形態４と共通する部分については説明を省略する。
【０１７３】
図２５は、実施の形態７の画素の配置と輝度の割り当てとを示す説明図である。本実施の形態においては、輝度割当部５５は、図２５に太い矢印で示すように、第１副画素３１の輝度の一部を下隣の画素の第１副画素３１に割り当てる。また、輝度割当部５５は、Ｔ型画素３５２の第２副画素３２の輝度の一部を下隣の画素の第２副画素３２に割り当てる。さらに、輝度割当部５５は、Ｓ型画素３５１の第３副画素３３の輝度の一部を下隣の画素の第３副画素３３に割り当てる。
【０１７４】
具体的には、輝度割当部５５は、映像信号に基づいて定めたＳ型画素３５１の第１副画素３１の輝度のα倍を下隣の画素の第１副画素３１の輝度に加算する。輝度割当部５５は、元の第１副画素３１の輝度をその分低下させる。すなわち、元の第１副画素３１の輝度は、映像信号に基づいて定めた輝度の（１−α）倍になる。
【０１７５】
輝度割当部５５は、映像信号に基づいて定めたＳ型画素３５１の第２副画素３２の輝度のε倍を下隣の画素の第２副画素３２の輝度に加算する。輝度割当部５５は、元の第２副画素３２の輝度をその分低下させる。すなわち、元の第２副画素３２の輝度は、映像信号に基づいて定めた輝度の（１−ε）倍になる。
【０１７６】
さらに輝度割当部５５は、映像信号に基づいて定めたＳ型画素３５１の第３副画素３３の輝度のκ倍を下隣の画素の第３副画素３３の輝度に加算する。輝度割当部５５は、元の第３副画素３３の輝度をその分低下させる。すなわち、元の第３副画素３３の輝度は、映像信号に基づいて定めた輝度の（１−κ）倍になる。
【０１７７】
また、輝度割当部５５は、映像信号に基づいて定めたＴ型画素３５２の第１副画素３１の輝度のγ倍を下隣の画素の第１副画素３１の輝度に加算する。輝度割当部５５は、元の第１副画素３１の輝度をその分低下させる。すなわち、元の第１副画素３１の輝度は、映像信号に基づいて定めた輝度の（１−γ）倍になる。
【０１７８】
輝度割当部５５は、映像信号に基づいて定めたＴ型画素３５２の第２副画素３２の輝度のη倍を下隣の画素の第２副画素３２の輝度に加算する。輝度割当部５５は、元の第２副画素３２の輝度をその分低下させる。すなわち、元の第２副画素３２の輝度は、映像信号に基づいて定めた輝度の（１−η）倍になる。
【０１７９】
さらに輝度割当部５５は、映像信号に基づいて定めたＴ型画素３５２の第３副画素３３の輝度のτ倍を下隣の画素の第３副画素３３の輝度に加算する。輝度割当部５５は、元の第３副画素３３の輝度をその分低下させる。すなわち、元の第３副画素３３の輝度は、映像信号に基づいて定めた輝度の（１−τ）倍になる。
【０１８０】
ここで、α、γ、ε、η、κおよびτは、０以上１以下の定数である。
【０１８１】
本実施の形態においては、実施の形態６と同様に走査線方向は上下方向である。走査線を左右方向に移動させることにより、表示部３０に映像を表示する。したがって、輝度割当部５５は、１本の走査線に含まれる副画素同士の間で輝度の割り当てを行う。
【０１８２】
本実施の形態によると、第１色、第２色および第３色の３色の副画素の輝度割当を行うので、カラーエッジをさらに低減することができる。また、本実施の形態によると、輝度割当部５５は同一の走査線内の画素に対して輝度を割り当てる。そのため、１本分の走査線のデータを記憶部５６に保存して処理を行うことにより、カラーエッジを低減することができる。したがって、容量の少ない記憶部５６を有するドライバＩＣ１８、すなわち安価なドライバＩＣ１８を使用してカラーエッジを低減することができる表示装置１０を提供することができる。
【０１８３】
輝度割当部５５は、第１副画素３１、第２副画素３２および第３副画素３３の輝度をたとえば下隣と右隣のように２つの画素の第１副画素３１、第２副画素３２および第３副画素３３にそれぞれ割り当てても良い。
【０１８４】
［実施の形態８］
本実施の形態は、輝度割当部５５がカラーエッジの発生しやすい特異点の画素の輝度を、その周囲の画素に割り当てる表示装置１０に関する。実施の形態１と共通する部分については説明を省略する。
【０１８５】
ここで特異点について説明する。本実施の形態においては、特異点はカラーエッジの発生しやすい部分を意味する。前述の通り、カラーエッジはたとえば白地に黒い文字、直線または点等のコントラストの強い映像を表示する際に現れやすい。このようなコントラストが大きく異なる境界部の画素を、以下の説明では特異点と呼ぶ。特異点は、たとえば映像に微分フィルタを作用させる等の既存のエッジ検出の手法により抽出することができる。
【０１８６】
図２６は、実施の形態８のプログラムの処理の流れを示すフローチャートである。図２６を使用して、本実施の形態の制御部５１が行う処理の流れを説明する。
【０１８７】
制御部５１は、ＦＰＣ１２を介して１画面分の映像データを取得する（ステップＳ６０１）。制御部５１は、表示装置１０の仕様に合わせて映像データを調整する（ステップＳ６０２）。制御部５１は、映像データの特異点を抽出する（ステップＳ６０３）。制御部５１は、調整後の映像データおよび特異点の場所を示す情報を記憶部５６に保存する。
【０１８８】
制御部５１は、記憶部５６に保存された映像データのうちの１本目の走査線を処理対象にする（ステップＳ６０４）。
【０１８９】
輝度割当部５５は、左から２番目の画素のデータを記憶部５６から取り出す（ステップＳ６０５）。輝度割当部５５は、データを取り出した画素が特異点の画素であるか否かを判定する（ステップＳ６０６）。特異点の画素であると判定した場合は（ステップＳ６０６でＹＥＳ）、輝度割当部５５は取り出した画素がＳ型画素３５１であるか否かを判定する（ステップＳ６０７）。
【０１９０】
Ｓ型画素３５１であると判定した場合には（ステップＳ６０７でＹＥＳ）、輝度割当部５５は処理中の画素の第１副画素３１の輝度をα倍した値を左隣の画素の輝度に加算する（ステップＳ６０８）。輝度割当部５５は、処理中の画素の第１副画素３１の輝度を（１−α）倍する（ステップＳ６０９）。
【０１９１】
Ｓ型画素３５１ではないと判定した場合には（ステップＳ６０７でＮＯ）、輝度割当部５５は処理中の画素の第１副画素３１の輝度をβ倍した値を左隣の画素の輝度に加算する（ステップＳ６１１）。輝度割当部５５は、処理中の画素の第１副画素３１の輝度を（１−β）倍する（ステップＳ６１２）。
【０１９２】
ステップＳ６１２もしくはステップＳ６０９の終了後または特異点の画素ではないと判定した場合（ステップＳ６０６でＮＯ）、輝度割当部５５は１本の走査線の処理が終了したか否かを判定する（ステップＳ６１５）。処理が終了していないと判定した場合は（ステップＳ６１５でＮＯ）、輝度割当部５５は処理対象の画素を次の画素、すなわち右隣の画素に変更する（ステップＳ６１６）。輝度割当部５５はステップＳ６０６に戻る。
【０１９３】
処理が終了したと判定した場合は（ステップＳ６１５でＹＥＳ）、輝度割当部５５は処理した走査線のデータをＴＦＴ基板１１のエミッション制御ドライバ１４、デマルチプレクサ１５および走査ドライバ１６に出力する（ステップＳ６１７）。表示部３０の処理した走査線に対応する各副画素が所定の輝度で発光する。なお、輝度割当部５５による処理の結果、輝度が１００パーセントを超える副画素が生じた場合には、その副画素は１００パーセントの輝度で発光する。
【０１９４】
制御部５１は、１画面の処理が終了したか否かを判定する（ステップＳ６１８）。終了していないと判定した場合は（ステップＳ６１８でＮＯ）、制御部５１は処理対象の走査線を次の走査線に変更する（ステップＳ６１９）。制御部５１は、ステップＳ６０５に戻る。
【０１９５】
終了したと判定した場合は（ステップＳ６１８でＹＥＳ）、制御部５１は処理を終了する。
【０１９６】
本実施の形態によると、輝度割当部５５がカラーエッジの発生しやすい特異点の画素の輝度を、その周囲の画素に割り当てる表示装置１０を提供することができる。特異点以外の画素に対しては輝度割当部５５が動作しないため、たとえば風景などの映像を鮮明に表示することができる。
【０１９７】
数本の走査線のデータを順次処理して表示部３０に出力する処理と、ＦＰＣ１２を介して新たな走査線のデータを取得するする処理とを平行して行うようにしても良い。このようにすることにより、ＦＰＣ１２を介して取得する映像データと表示部３０に表示する映像との間の時間差を少なくすることができる。
【０１９８】
［実施の形態９］
図２７は、実施の形態９の表示装置１０の動作を示す機能ブロック図である。表示装置１０は、制御部５１による制御に基づいて以下のように動作する。取得部５８は、ＦＰＣ１２を介して映像信号を取得する。輝度割当部５５は、映像信号が示す第１画素３５１内の副画素の輝度を隣接する第２画素３５２内の副画素の輝度に割り当てる。割り当てられた輝度に従って、表示部３０内の第１画素３５１および第２画素３５２内の各副画素が発光する。以上により、表示装置１０の表示部３０に、映像信号が示す映像が表示される。
【０１９９】
［実施の形態１０］
本実施の形態は、汎用のコンピュータとプログラム７１とを組み合わせて動作させることにより、表示装置１０を制御する形態に関する。図２８は、実施の形態１０の表示装置１０の構成図である。図２８を使用して、本実施の形態の構成を説明する。なお、実施の形態１と共通する部分の説明は省略する。
【０２００】
本実施の形態の表示装置１０は、ＦＰＣ１２、ドライバＩＣ１８およびＴＦＴ基板１１を備える。本実施の形態のドライバＩＣ１８内の制御部５１は、明るさ調整部５２、色調調整部５３、ガンマ調整部５４および輝度割当部５５を備えていない。ドライバＩＣ１８は、ＦＰＣ１２を介して取得した映像データを、ＴＦＴ基板１１上のエミッション制御ドライバ１４、デマルチプレクサ１５および走査ドライバ１６に供給するアナログ信号に変換する処理を行う。
【０２０１】
ＦＰＣ１２は、制御装置６０に接続されている。制御装置６０は、表示装置１０が組み込まれた電子機器の全体を制御する装置である。制御装置６０は、前記した電子機器の内部に組み込まれていてもよいし、または、前記した電子機器の外部に設けられていてもよい。電子機器の例は、持ち運び可能な電子機器、たとえば、携帯電話機、タブレット端末、複数の無線通信機能を備えた情報処理端末等である。また、電子機器の例は、据え置き型の電子機器、たとえば、テレビ、パーソナルコンピュータ等である。
【０２０２】
制御装置６０は、ＣＰＵ（Central Processing Unit）６１、主記憶装置６２、補助記
憶装置６３、通信部６４、読取部６５およびバスを備える。
【０２０３】
ＣＰＵ６１は、本実施の形態に係るプログラムを実行する演算制御装置である。ＣＰＵ６１には、一または複数のＣＰＵまたはマルチコアＣＰＵ等が使用される。ＣＰＵ６１は、バスを介して制御装置６０を構成するハードウェア各部と接続されている。
【０２０４】
主記憶装置６２は、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリ等の記憶装置である。主記憶装置６２には、ＣＰＵ６１が行う処理の途中で必要な情報およびＣＰＵ６１で実行中のプログラムが一時的に保存される。
【０２０５】
補助記憶装置６３は、ＳＲＡＭまたはフラッシュメモリ等の記憶装置である。補助記憶装置６３には、ＣＰＵ６１に実行させるプログラムおよびプログラムの実行に必要な各種情報が保存される。
【０２０６】
通信部６４は、図示しないネットワークとの通信を行うインターフェイスである。読取部６５は、可搬型記録媒体７２を読み取る装置であり、具体的にはたとえばマイクロＳＤカードスロットである。
【０２０７】
プログラム７１は、可搬型記録媒体７２に記録されている。ＣＰＵ６１は、読取部６５を介してプログラム７１を読み込み、補助記憶装置６３に保存する。またＣＰＵ６１は、制御装置６０内に実装されたフラッシュメモリ等の半導体メモリ７３に記憶されたプログラム７１を読出しても良い。さらに、ＣＰＵ６１は、通信部６４および図示しないネットワークを介して接続される図示しない他のサーバコンピュータからプログラム７１をダウンロードして補助記憶装置６３に保存しても良い。
【０２０８】
プログラム７１は、制御装置６０の制御プログラムとしてインストールされ、主記憶装置６２にロードして実行される。これにより、制御装置６０は上述した表示装置１０の制御部５１として機能する。すなわち、ＣＰＵ６１は表示装置１０の特性に合わせて調整し、前述した輝度割当の処理を行った後の映像信号を出力する。表示装置１０は、ＦＰＣ１２を介して処理済の映像信号を取得する。ドライバＩＣ１８は映像信号をアナログ信号に変換して、ＴＦＴ基板１１上の各回路に出力する。
【０２０９】
［実施の形態１１］
本実施の形態は、表示装置１０が組み込まれた電子機器に関する。図２９は、実施の形態１１の電子機器の外観図である。図２９を使用して、本実施の形態の構成を説明する。なお、実施の形態１と共通する部分の説明は省略する。
【０２１０】
本実施の形態の電子機器は、スマートフォン８１である。スマートフォン８１は矩形の平板状であり、一方の広面に表示部３０を備える。表示部３０の周囲には、入力ボタン８５が設けられている。また表示部３０にはユーザによる走査を受け付けるタッチパネルが設けられている。スマートフォン８１は、各種情報処理機能を有する。たとえば、スマートフォン８１は、無線通信または有線通信により接続されたネットワーク（図示しない）を介して得た情報およびユーザによる入力に基づいて処理した情報を、表示部３０に表示する。
【０２１１】
図２９のスマートフォンは、表示装置１０が組み込まれた電子機器の一例である。表示装置１０は、映像を表示する機能を備える任意の電子機器に組み込むことができる。
【０２１２】
［実施の形態１２］
副画素を発光させる画素回路の図１２と異なる例について説明する。図３０は、１個のＯＬＥＤを発光させる他の画素回路を示す回路図である。図３１は、図３０の回路図に対する、映像信号および駆動信号を示すタイムチャートである。また、図３２は、本実施の
形態での表示装置の外観を示す他の図である。
【０２１３】
図３２に示す表示装置１００は、図１の表示装置１０と以下の２点が異なる。まず、走査ドライバとして１６Ａと１６Ｂの二つが存在する点である。また、回路類（１４，１５，１６Ａ，１６Ｂ，１７）の配置と、封止板２１や密閉部２５やカソード電極１９の配置が異なっている。尚、この表示装置１００内の配置は適宜変更が可能である。
【０２１４】
図３０の画素回路には、正電源ＶＤＤ、負電源ＶＳＳ、映像信号Ｖｄａｔａ、走査信号１であるＳｃａｎＮ、走査信号２であるＲｅｓｅｔＮ（ＳｃａｎＮ―１）およびリセット信号Ｖｒｅｓｅｔが入力される。映像信号Ｖｄａｔａは、デマルチプレクサ１５から出力される。走査信号１であるＳｃａｎＮは、走査ドライバ１６Ａから出力される。走査信号２であるＲｅｓｅｔＮ（ＳｃａｎＮ―１）は、走査ドライバ１６Ｂから出力される。
【０２１５】
画素回路は、ＯＬＥＤ、スイッチＴＦＴ、駆動ＴＦＴ、リセットＴＦＴおよび保持容量Ｃ１を有する。映像信号Ｖｄａｔａは、スイッチＴＦＴのソース電極に入力される。リセット信号Ｖｒｅｓｅｔは、リセットＴＦＴのソース電極に入力される。
【０２１６】
走査信号１であるＳｃａｎＮは、スイッチＴＦＴのゲート電極に入力される。走査信号２であるＲｅｓｅｔＮ（ＳｃａｎＮ―１）は、リセットＴＦＴのゲート電極に入力される。正電源ＶＤＤは保持容量Ｃ１の第１の電極および駆動ＴＦＴのソース電極に接続されている。負電源ＶＳＳは、ＯＬＥＤのカソード電極１９に接続されている。
【０２１７】
スイッチＴＦＴのドレイン電極は、保持容量Ｃ１の第２の電極および駆動ＴＦＴのゲート電極に接続されている。駆動ＴＦＴのドレイン電極は、リセットＴＦＴのドレイン電極と共に、ＴＦＴ出力回路接続部４２を介してＯＬＥＤのアノード電極４３に接続されている。
【０２１８】
次に、図３０の画素回路の動作について図３１を参照して説明する。図３１の横軸は時間を示す。図３１の縦軸は、映像信号Ｖｄａｔａ、Ｎ番目の走査線の走査信号１であるＳｃａｎＮ、Ｎ番目のリセット線の走査信号２であるＲｅｓｅｔＮ（ＳｃａｎＮ―１）、Ｎ＋１番目の走査線の走査信号１であるＳｃａｎＮ＋１、およびＮ＋１番目のリセット線の走査信号２であるＲｅｓｅｔＮ＋１（ＳｃａｎＮ）の電圧を示す。映像信号Ｖｄａｔａは、それぞれのＯＬＥＤを発光させる明るさに対応した、黒電位から白電位までの間の電圧である。走査信号１であるＳｃａｎＮとＳｃａｎＮ＋１、および走査信号２であるＲｅｓｅｔＮ（ＳｃａｎＮ―１）とＲｅｓｅｔＮ＋１（ＳｃａｎＮ）は、ＯＮまたはＯＦＦのいずれかである。図３１では、走査信号は低電圧である場合にＯＮ、高電圧である場合にＯＦＦである。
【０２１９】
この実施の形態の画素回路と図１２の画素回路とで異なる点は、リセットＴＦＴによりＯＬＥＤのアノード電極をリセットする機能の有無である。リセットＴＦＴは、ＯＬＥＤにおけるアノード電極とカソード電極との間の電圧を順方向状態（アノード電極の電圧がカソード電極の電圧よりも高い）でなく、バイアス０の状態、または、逆方向状態（アノード電極の電圧がカソード電極の電圧よりも低い）とする事で、ＯＬＥＤの発光を停止するために用いられる。
【０２２０】
具体的には、リセットＴＦＴは、図３１のタイミングチャートの走査信号２であるＲｅｓｅｔＮ（ＳｃａｎＮ―１）とＲｅｓｅｔＮ＋１（ＳｃａｎＮ）に示すように、走査信号１であるＳｃａｎＮまたはＳｃａｎＮ＋１がオンとなる直前に、オンとなる。リセットＴＦＴがオンになると、リセット信号ＶｒｅｓｅｔがＴＦＴ出力回路接続部４２に印加される。リセット信号Ｖｒｅｓｅｔは例えば負電源ＶＳＳと同じ電位または負電源ＶＳＳより
低い電位とされる。その結果、ＯＬＥＤはダイオードの逆方向領域となり、発光しなくなる。
【０２２１】
このように、リセットＴＦＴを用いて、ＯＬＥＤの発光を停止する事により、黒レベルを低くすることが出来る。また、しばしば見られるサブ画素間のクロストークを改善することが出来る。
サブ画素間のクロストークは、様々な原因で発生する。例えば、ＯＬＥＤ層のうち正孔輸送層および正孔注入層をサブ画素間で共通とした場合に、サブ画素間での電流の流れが発生する。そのため、一つのサブ画素が発光する際に、隣接する別のサブ画素がわずかに発光する場合がある。このようなクロストークが発生すると、その発光がカラーエッジとなる場合がある。
【０２２２】
例えば、リセットＴＦＴでＴＦＴ出力回路接続部４２の電圧をリセット信号Ｖｒｅｓｅｔとすることにより、サブ画素間の電流の流れによる発光を停止する事ができるため、クロストークが改善する。これにより、カラーエッジの発生を少なくすることができる。
【０２２３】
［実施の形態１３］
副画素を発光させる画素回路のさらに別の例について説明する。実施の形態１２と共通する部分については説明を省略する。
【０２２４】
図３３は、１個のＯＬＥＤを発光させる他の画素回路を示す回路図である。図３４は、図３３の回路図に対する、映像信号および駆動信号を示すタイムチャートである。
【０２２５】
図３３の画素回路には、正電源ＶＤＤ、負電源ＶＳＳ、映像信号Ｖｄａｔａ、走査信号１であるＳｃａｎＮ、走査信号２であるＲｅｓｅｔＮ（ＳｃａｎＮ―１）、リセット信号Ｖｒｅｓｅｔおよびエミッション信号ＥｍｉｓｓｉｏｎＮが入力される。エミッション信号ＥｍｉｓｓｉｏｎＮは、エミッション制御ドライバ１４から出力される。
【０２２６】
画素回路には、ＯＬＥＤ、スイッチＴＦＴであるトランジスタＭ１、駆動ＴＦＴであるトランジスタＭ２、リセットＴＦＴであるトランジスタＭ３、エミッションＴＦＴであるトランジスタＭ４、および保持容量Ｃ１が含まれている。映像信号Ｖｄａｔａは、スイッチＴＦＴのソース電極に入力される。リセット信号Ｖｒｅｓｅｔは、リセットＴＦＴのソース電極に入力される。
【０２２７】
走査信号１であるＳｃａｎＮは、スイッチＴＦＴのゲート電極に入力される。走査信号２であるＲｅｓｅｔＮ（ＳｃａｎＮ―１）は、リセットＴＦＴのゲート電極に入力される。エミッション信号であるＥｍｉｓｓｉｏｎＮは、エミッションＴＦＴのゲート電極に入力される。正電源ＶＤＤは保持容量Ｃ１の第１の電極および駆動ＴＦＴのソース電極に接続されている。負電源ＶＳＳは、ＯＬＥＤのカソード電極１９に接続されている。
【０２２８】
スイッチＴＦＴのドレイン電極は、保持容量Ｃ１の第２の電極および駆動ＴＦＴのゲート電極に接続されている。エミッションＴＦＴのソース電極は、駆動ＴＦＴのドレイン電極に接続されている。エミッションＴＦＴのドレイン電極は、リセットＴＦＴのドレイン電極と共に、ＴＦＴ出力回路接続部４２を介してＯＬＥＤのアノード電極４３に接続されている。
【０２２９】
次に、図３３の画素回路の動作について図３４を参照して説明する。図３４の横軸は時間を示す。図３４の縦軸は、映像信号Ｖｄａｔａ、Ｎ番目の走査線の走査信号１であるＳｃａｎＮ、Ｎ番目のリセット線の走査信号２であるＲｅｓｅｔＮ（ＳｃａｎＮ―１）、Ｎ番目のエミッション信号線のエミッション信号であるＥｍｉｓｓｉｏｎＮ、Ｎ＋１番目の
走査線の走査信号１であるＳｃａｎＮ＋１、Ｎ＋１番目のリセット線の走査信号２であるＲｅｓｅｔＮ＋１（ＳｃａｎＮ）およびＮ＋１番目のエミッション信号線のエミッション信号であるＥｍｉｓｓｉｏｎＮ＋１の電圧を示す。なお、図３４においては縦軸の表示を省略する。エミッション信号ＥｍｉｓｓｉｏｎＮおよびＥｍｉｓｓｉｏｎＮ＋１は、ＯＮまたはＯＦＦのいずれかである。
【０２３０】
本実施の形態の画素回路と図３０を使用して説明した画素回路とで異なる点は、駆動ＴＦＴとＴＦＴ出力回路接続部４２との間にエミッションＴＦＴが接続されていることおよびエミッションＴＦＴのゲート電極にエミッション信号ＥｍｉｓｓｉｏｎＮが接続されていることである。エミッションＴＦＴは、ＯＬＥＤが駆動ＴＦＴに接続される時間を制御することにより、ＯＬＥＤの発行時間を制御するために用いられる。
【０２３１】
具体的には、エミッションＴＦＴは、図３４のタイミングチャートのエミッション信号であるＥｍｉｓｓｉｏｎＮとＥｍｉｓｓｉｏｎＮ＋１に示すように、走査信号１であるＳｃａｎＮまたはＳｃａｎＮ＋１がオフになった後にオンとなり、走査信号２であるＲｅｓｅｔＮ（ＳｃａｎＮ−１）またはＲｅｓｅｔＮ＋１（ＳｃａｎＮ）がオンになる前にオフとなる。エミッションＴＦＴがオンになると、駆動ＴＦＴおよびエミッションＴＦＴを介して正電源ＶＤＤがＴＦＴ出力回路接続部４２に印加される。その結果、ＯＬＥＤはダイオードの正方向領域となり、発光する。
【０２３２】
このように、エミッションＴＦＴを用いて、ＯＬＥＤの発光時間を制御することにより、画面の表示の間で画素を黒にする、いわゆる黒挿入を実現することができる。
【０２３３】
各実施例で記載されている技術的特徴（構成要件）はお互いに組合せ可能であり、組み合わせすることにより、新しい技術的特徴を形成することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものでは無いと考えられるべきである。本発明の範囲は、上記した意味では無く、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０２３４】
１０、１００  表示装置
１１  ＴＦＴ基板
１２  ＦＰＣ
１４  エミッション制御ドライバ
１５  デマルチプレクサ
１６、１６Ａ、１６Ｂ  走査ドライバ
１７  保護回路
１８  ドライバＩＣ
１９  カソード電極
２１  封止板
２２  １／４波長位相差板
２３  偏光板
２５  密閉部
２６  乾燥空気
３０  表示部
３１  第１副画素
３２  第２副画素
３３  第３副画素
３５１  Ｓ型画素
３５２  Ｔ型画素
４１  配線部
４２  ＴＦＴ回路出力接続部
４３  アノード電極
４４  有機ＥＬ層
４４１  第１有機ＥＬ層
４４２  第２有機ＥＬ層
４４３  第３有機ＥＬ層
４５  キャップ層
４６  分離部
４９  画素配列部
５１  制御部
５２  明るさ調整部
５３  色調調整部
５４  ガンマ調整部
５５  輝度割当部
５６  記憶部
６０  制御装置
６１  ＣＰＵ
６２  主記憶装置
６３  補助記憶装置
６４  通信部
６５  読取部
７１  プログラム
７２  可搬型記録媒体
７３  半導体メモリ
８１  スマートフォン
９１  透光性基板
９２  下地絶縁膜
９３  ポリシリコン層
９３１  高濃度不純物層
９３２  低濃度不純物層
９３３  アンドープ層
９４  ゲート絶縁膜
９５  第１金属層
９５１  ＴＦＴゲート電極
９５２  保持容量電極
９７  第２金属層
９８  ＴＦＴ部
９９  保持容量部
【図１】
2017049571.tif 000006
【図２】
2017049571.tif 000007
【図３】
2017049571.tif 000008
【図４】
2017049571.tif 000009
【図５】
2017049571.tif 000010
【図６】
2017049571.tif 000011
【図７】
2017049571.tif 000012
【図８】
2017049571.tif 000013
【図９】
2017049571.tif 000014
【図１０】
2017049571.tif 000015
【図１１】
2017049571.tif 000016
【図１２】
2017049571.tif 000017
【図１３】
2017049571.tif 000018
【図１４】
2017049571.tif 000019
【図１５】
2017049571.tif 000020
【図１６】
2017049571.tif 000021
【図１７】
2017049571.tif 000022
【図１８】
2017049571.tif 000023
【図１９】
2017049571.tif 000024
【図２０】
2017049571.tif 000025
【図２１】
2017049571.tif 000026
【図２２】
2017049571.tif 000027
【図２３】
2017049571.tif 000028
【図２４】
2017049571.tif 000029
【図２５】
2017049571.tif 000030
【図２６】
2017049571.tif 000031
【図２７】
2017049571.tif 000032
【図２８】
2017049571.tif 000033
【図２９】
2017049571.tif 000034
【図３０】
2017049571.tif 000035
【図３１】
2017049571.tif 000036
【図３２】
2017049571.tif 000037
【図３３】
2017049571.tif 000038
【図３４】
2017049571.tif 000039