(57)【要約】【課題】発光効率が高く、且つ、リーク電流を抑制し、発光波長分布を改善できる半導体発光素子及びその製造方法を提供すること。【解決手段】第１の半導体発光素子（１００）において、下地層（６０）は、第２主面（６０ｂ）に、連続した凸部により互いに離間された複数の凹部から構成される、ホール構造のテクスチャ（１１０）を有し、凸部（１１１）の頂部において、隣接する複数の凹部（１１２）の開口に外接する外接円で表わされる複数の凸部領域のうち、外接円の面積で表わされる頂部面積が、複数の凹部の開口の平均面積（Ｇｏ）よりも大きい極大頂部面積（Ｇｔ）を有する極大凸部領域（Ｇｔ）が複数含まれ、発光層（３０）を貫通する転位の転位密度（ＴＤＤ）とテクスチャ（１１０）の密度（ＴｅｘＤ）との比率（ＴｅｘＤ／ＴＤＤ）が０．３以上である。【選択図】図３
2017069463.tif 000002
【特許請求の範囲】
【請求項１】
第１主面と、前記第１主面とは反対側の第２主面を有し、窒化物半導体を含む下地層と、
前記下地層の前記第１主面側に設けられ、窒化物半導体を含む第２導電型の第２半導体層と、
前記第２半導体層の前記下地層とは反対側に設けられ、窒化物半導体を含む発光層と、
前記発光層の前記第２半導体層とは反対側に設けられ、窒化物半導体を含み、前記第２導電型とは異なる第１導電型の第１半導体層と、
を備え、
前記下地層は、前記第２主面に、連続した凸部により互いに離間された複数の凹部から構成される、ホール構造のテクスチャを有し、
前記凸部の頂部において、隣接する複数の前記凹部の開口に外接する外接円で表わされる複数の凸部領域のうち、前記外接円の面積で表わされる頂部面積が、複数の前記凹部の前記開口の平均面積（Ｇｏ）よりも大きい極大頂部面積（Ｇｔ）を有する極大凸部領域が複数含まれているとともに、
前記発光層を貫通する転位の転位密度（ＴＤＤ）と前記テクスチャの密度（ＴｅｘＤ）との比率（ＴｅｘＤ／ＴＤＤ）が０．３以上である
ことを特徴とする半導体発光素子。
【請求項２】
前記極大頂部面積（Ｇｔ）は、０．０３μｍ２以上６．０μｍ２以下であることを特徴とする請求項１記載の半導体発光素子。
【請求項３】
前記極大凸部領域は、規則的に配置されることを特徴とする請求項１又は請求項２記載の半導体発光素子。
【請求項４】
第１主面と、前記第１主面とは反対側の第２主面を有し、窒化物半導体を含む下地層と、
前記下地層の前記第２主面側に設けられた基板と、
前記下地層の前記第１主面側に設けられ、窒化物半導体を含む第２導電型の第２半導体層と、
前記第２半導体層の前記下地層とは反対側に設けられ、窒化物半導体を含む発光層と、
前記発光層の前記第２半導体層とは反対側に設けられ、窒化物半導体を含み前記第２導電型とは異なる第１導電型の第１半導体層と、を備え、
前記基板は、前記下地層側に、連続した凹部により互いに離間された複数の凸部から構成されるドット構造のパタンを有し、
前記凹部の底部において、隣接する複数の前記凸部の底部の輪郭に外接する外接円で表わされる複数の凹部領域のうち、前記外接円の面積で表わされる底部面積が、複数の前記凸部の前記底部の平均面積（Ｓｄ）よりも大きい極大凹部面積（Ｓｈ）を有する極大凹部領域が複数含まれているとともに、
前記発光層を貫通する転位の転位密度（ＴＤＤ）と前記パタン密度（ＰａｔＤ）と、の比率（ＰａｔＤ／ＴＤＤ）が０．３以上である
ことを特徴とする半導体発光素子。
【請求項５】
前記極大凹部面積（Ｓｈ）は、０．０３μｍ２以上６．０μｍ２以下であることを特徴とする請求項４記載の半導体発光素子。
【請求項６】
前記極大凹部領域は、規則的に配置されることを特徴とする請求項４又は請求項５記載の半導体発光素子。
【請求項７】
第１主面側に、連続した凹部により互いに離間された複数の凸部から構成されるドット構造のパタンを有し、前記凹部の底部において、隣接する複数の前記凸部の底部の輪郭に外接する外接円で表わされる複数の凹部領域のうち、前記外接円の面積で表わされる底部面積が、複数の前記凸部の前記底部の平均面積（Ｓｄ）よりも大きい極大凹部面積（Ｓｈ）を有する極大凹部領域が複数含まれているとともに、前記発光層を貫通する転位の転位密度（ＴＤＤ）と前記パタン密度（ＰａｔＤ）と、の比率（ＰａｔＤ／ＴＤＤ）が０．３以上である基板を用意する工程と、
前記基板の前記第１主面側に窒化物半導体を成長させて下地層を形成する工程と、
前記下地層の前記基板とは反対側に窒化物半導体を成長させて第２導電型の第２半導体層を形成する工程と、
前記第２半導体層の前記下地層とは反対側に窒化物半導体を成長させて発光層を形成する工程と、
前記発光層の前記第２半導体層とは反対側に窒化物半導体を成長させて前記第２導電型とは異なる第１導電型の第１半導体層を形成し、半導体発光素子を得る工程と、
を具備することを特徴とする半導体発光素子の製造方法。
【請求項８】
前記極大凹部面積（Ｓｈ）は、０．０３μｍ２以上６．０μｍ２以下であることを特徴とする請求項７記載の半導体発光素子の製造方法。
【請求項９】
前記極大凹部領域は、規則的に配置されることを特徴とする請求項７又は請求項８記載の半導体発光素子の製造方法。
【請求項１０】
前記基板を、前記半導体発光素子からリフトオフし、前記下地層が、前記第２主面に、連続した凸部により互いに離間された複数の凹部から構成される、ホール構造のテクスチャを有し、前記凸部の頂部において、隣接する複数の前記凹部の開口に外接する外接円で表わされる複数の凸部領域のうち、前記外接円の面積で表わされる頂部面積が、複数の前記凹部の前記開口の平均面積（Ｇｏ）よりも大きい極大頂部面積（Ｇｔ）を有する極大凸部領域が複数含まれているとともに、前記発光層を貫通する転位の転位密度（ＴＤＤ）と前記テクスチャの密度（ＴｅｘＤ）との比率（ＴｅｘＤ／ＴＤＤ）が０．３以上である半導体発光素子を得る工程をさらに具備することを特徴とする請求項７から請求項９のいずれかに記載の半導体発光素子の製造方法。
【請求項１１】
前記極大凹部面積（Ｓｈ）は、０．０３μｍ２以上６．０μｍ２以下であることを特徴とする請求項１０記載の半導体発光素子の製造方法。
【請求項１２】
前記極大凸部領域は、規則的に配置されることを特徴とする請求項１０又は請求項１１記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子及びその製造方法に関する。
【背景技術】
【０００２】
環境エネルギー問題を背景に、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）が注目を集めている。ＬＥＤの発光効率を示す外部量子効率ＥＱＥを決定する要因としては、電子注入効率ＥＩＥ、内部量子効率ＩＱＥ及び光取り出し効率ＬＥＥが挙げられる。特に、内部量子効率ＩＱＥと光取り出し効率ＬＥＥとは、ＬＥＤ基板の表面にパタンを設けることで改善できるという報告が多数ある。既にＬＥＤ基板としてＰＳＳ（Ｐａｔｔｅｒｎｅｄ  Ｓａｐｐｈｉｒｅ  Ｓｕｂｓｔｒａｔｅ）が一般流通しており、広く使用されている。ＰＳＳは、材質が単結晶サファイアであり、主面にマイクロメートルオーダの複数の凸部より構成されるパタンが、フォトリソグラフィ法により形成された基板である。このＰＳＳ基板を使用することで、特に光取り出し効率ＬＥＥが改善すると報告されている（特許文献１参照）。また、ＰＳＳのパタンをナノメートルオーダとした例として、特許文献２が挙げられる。特許文献１や特許文献２にみられるように、ＬＥＤの発光効率を改善する検討は、世界的に執り行われている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１６０５０２号公報
【特許文献２】国際公開第２０１４／０５８０６９号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＬＥＤの発光効率をより改善させるための基本的な指針は、第１に光取り出し効率ＬＥＥを改善可能なＰＳＳを設計し、第２に当該ＰＳＳに対して結晶品位の高い半導体層を成膜することである。前者の光取り出し効率ＬＥＥをより改善可能なＰＳＳの設計は、主に、光学シミュレーションにより実施される。ＰＳＳは、フォトリソグラフィ法にて製造されるため、最小の加工分解能が１５０ｎｍ〜４００ｎｍの範囲で、製造可能な、光取り出し効率ＬＥＥが改善されるＰＳＳが設計される。このようにして製造されたＰＳＳに対し、ＣＶＤ成膜を実施し、例えば、窒化ガリウム（ＧａＮ）を成膜する。この時の成膜プロファイルを調整し、窒化ガリウム層の結晶性を高め、内部量子効率ＩＱＥを改善することで、ＬＥＤの発光効率がより改善される。
【０００５】
しかしながら、窒化ガリウム層の結晶性を高める程に、窒化ガリウム層の表面ラフネスが増大する。これにより、リーク電流が増大する。更には、発光層におけるインジウム（Ｉｎ）濃度が分布を有し、発光波長にバラつきが生じるという問題がある。換言すれば、より内部量子効率ＩＱＥを高めたくとも、上記問題から高めることができないという課題がある。
【０００６】
本発明は、発光効率が高く、且つ、リーク電流を抑制し、発光波長分布を改善できる半導体発光素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の半導体発光素子は、第１主面と、前記第１主面とは反対側の第２主面を有し、窒化物半導体を含む下地層と、前記下地層の前記第１主面側に設けられ、窒化物半導体を含む第２導電型の第２半導体層と、前記第２半導体層の前記下地層とは反対側に設けられ、窒化物半導体を含む発光層と、前記発光層の前記第２半導体層とは反対側に設けられ、窒化物半導体を含み、前記第２導電型とは異なる第１導電型の第１半導体層と、を備え、前記下地層は、前記第２主面に、連続した凸部により互いに離間された複数の凹部から構成されるホール構造のテクスチャを有し、前記凸部の頂部において、隣接する複数の前記凹部の開口に外接する外接円で表わされる複数の凸部領域のうち、前記外接円の面積で表わされる頂部面積が、複数の前記凹部の前記開口の平均面積（Ｇｏ）よりも大きい極大頂部面積（Ｇｔ）を有する極大凸部領域が複数含まれているとともに、前記発光層を貫通する転位の転位密度（ＴＤＤ）と前記テクスチャの密度（ＴｅｘＤ）との比率（ＴｅｘＤ／ＴＤＤ）が０．３以上であることを特徴とする。
【０００８】
この構成により、下地層のテクスチャの凸部の構造を所定条件にするとともに、テクスチャの密度と転位密度との比率を所定範囲に制御することにより、光取り出し効率ＬＥＥを改善しつつ、転位密度を減少させ、結晶品位が改善して、発光効率が高い半導体発光素子を実現でき、且つ、結晶性を高めた場合であっても下地層の荒れを抑制して、半導体発光素子におけるリーク電流を抑制し、発光波長分布を改善できる。
【０００９】
本発明の半導体発光素子において、前記極大頂部面積（Ｇｔ）は、０．０３μｍ２以上６．０μｍ２以下であることが好ましい。
【００１０】
本発明の半導体発光素子において、前記極大凸部領域は、規則的に配置されることが好ましい。
【００１１】
本発明の半導体発光素子は、第１主面と、前記第１主面とは反対側の第２主面を有し、窒化物半導体を含む下地層と、前記下地層の前記第２主面側に設けられた基板と、前記下地層の前記第１主面側に設けられ、窒化物半導体を含む第２導電型の第２半導体層と、前記第２半導体層の前記下地層とは反対側に設けられ、窒化物半導体を含む発光層と、前記発光層の前記第２半導体層とは反対側に設けられ、窒化物半導体を含み前記第２導電型とは異なる第１導電型の第１半導体層と、を備え、前記基板は、前記下地層側に、連続した凹部により互いに離間された複数の凸部から構成されるドット構造のパタンを有し、前記凹部の底部において、隣接する複数の前記凸部の底部の輪郭に外接する外接円で表わされる複数の凹部領域のうち、前記外接円の面積で表わされる底部面積が、複数の前記凸部の前記底部の平均面積（Ｓｄ）よりも大きい極大凹部面積（Ｓｈ）を有する極大凹部領域が複数含まれているとともに、前記発光層を貫通する転位の転位密度（ＴＤＤ）と前記パタン密度（ＰａｔＤ）と、の比率（ＰａｔＤ／ＴＤＤ）が０．３以上であることを特徴とする。
【００１２】
この構成により、基板のパタンの凹部の構造を所定条件にするとともに、パタン密度と転位密度との比率を所定範囲に制御することにより、光取り出し効率ＬＥＥを改善しつつ、転位密度を減少させ、結晶品位が改善して、発光効率が高い半導体発光素子を実現でき、且つ、結晶性を高めた場合であっても下地層の荒れを抑制して、半導体発光素子におけるリーク電流を抑制し、発光波長分布を改善できる。
【００１３】
本発明の半導体発光素子において、前記極大凹部面積（Ｓｈ）は、０．０３μｍ２以上６．０μｍ２以下であることが好ましい。
【００１４】
本発明の半導体発光素子において、前記極大凹部領域は、規則的に配置されることが好ましい。
【００１５】
本発明の半導体発光素子の製造方法は、第１主面側に、連続した凹部により互いに離間された複数の凸部から構成されるドット構造のパタンを有し、前記凹部の底部において、隣接する複数の前記凸部の底部の輪郭に外接する外接円で表わされる複数の凹部領域のうち、前記外接円の面積で表わされる底部面積が、複数の前記凸部の前記底部の平均面積（Ｓｄ）よりも大きい極大凹部面積（Ｓｈ）を有する極大凹部領域が複数含まれているとともに、前記発光層を貫通する転位の転位密度（ＴＤＤ）と前記パタン密度（ＰａｔＤ）と、の比率（ＰａｔＤ／ＴＤＤ）が０．３以上である基板を用意する工程と、前記基板の前記第１主面側に窒化物半導体を成長させて下地層を形成する工程と、前記下地層の前記基板とは反対側に窒化物半導体を成長させて第２導電型の第２半導体層を形成する工程と、前記第２半導体層の前記下地層とは反対側に窒化物半導体を成長させて発光層を形成する工程と、前記発光層の前記第２半導体層とは反対側に窒化物半導体を成長させて前記第２導電型とは異なる第１導電型の第１半導体層を形成し、半導体発光素子を得る工程と、を具備することを特徴とする。
【００１６】
この構成により、基板の表面に形成されたパタンの凹部の構造を所定条件にするとともに、凹凸構造の密度と転位密度との比率を所定範囲に制御することにより、光取り出し効率ＬＥＥを改善しつつ、転位密度を減少させ、結晶品位が改善して、発光効率が高い半導体発光素子を実現でき、且つ、結晶性を高めた場合であっても下地層の荒れを抑制して、半導体発光素子におけるリーク電流を抑制し、発光波長分布を改善できる。
【００１７】
本発明の半導体発光素子の製造方法において、前記極大凹部面積（Ｓｈ）は、０．０３μｍ２以上６．０μｍ２以下であることが好ましい。
【００１８】
本発明の半導体発光素子の製造方法において、前記極大凹部領域は、規則的に配置されることが好ましい。
【００１９】
本発明の半導体発光素子の製造方法において、前記基板を、前記半導体発光素子からリフトオフし、前記下地層が、前記第２主面に、連続した凸部により互いに離間された複数の凹部から構成される、ホール構造のテクスチャを有し、前記凸部の頂部において、隣接する複数の前記凹部の開口に外接する外接円で表わされる複数の凸部領域のうち、前記外接円の面積で表わされる頂部面積が、複数の前記凹部の前記開口の平均面積（Ｇｏ）よりも大きい極大頂部面積（Ｇｔ）を有する極大凸部領域が複数含まれているとともに、前記発光層を貫通する転位の転位密度（ＴＤＤ）と前記テクスチャの密度（ＴｅｘＤ）との比率（ＴｅｘＤ／ＴＤＤ）が０．３以上である半導体発光素子を得る工程をさらに具備することが好ましい。
【００２０】
本発明の半導体発光素子の製造方法において、前記極大凹部面積（Ｓｈ）は、０．０３μｍ２以上６．０μｍ２以下であることが好ましい。
【００２１】
本発明の半導体発光素子の製造方法において、前記極大凸部領域は、規則的に配置されることが好ましい。
【発明の効果】
【００２２】
本発明によれば、発光効率が高く、且つ、リーク電流を抑制し、発光波長分布を改善できる半導体発光素子及びその製造方法を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】一般的なＰＳＳを示す上面模式図である。
【図２】ＰＰＳに下地層を成長させたときの転位生成位置を示す模式図である。
【図３】本実施の形態に係る第１の半導体発光素子を示す断面概略図である。
【図４】本実施の形態に係る第２の半導体発光素子を示す断面概略図である。
【図５】従来技術において１つの凹凸構造に多くの転位があてがわれている状態を示す断面模式図である。
【図６】従来技術において凹凸構造を発光層側から観察した場合の平面模式図である。
【図７】本実施の形態に係る半導体発光素子において凹凸構造を発光層側から観察した場合の平面模式図である。
【図８】本実施の形態に係る半導体発光素子におけるテクスチャを示す平面模式図である。
【図９】本実施の形態に係る半導体発光素子におけるパタンを示す平面模式図である。
【図１０】本実施の形態に係る極大領域の格子配列における分岐を示す模式図である。
【図１１】本実施の形態に係る極大領域の格子配列における分岐を示す模式図である。
【図１２】本実施の形態に係る極大領域の格子配列における分岐を示す模式図である。
【図１３】本実施の形態に係る半導体発光素子における極大領域の格子配列を示す模式図である。
【図１４】本実施の形態に係る半導体発光素子における極大領域の格子配列を示す模式図である。
【図１５】本実施の形態に係る半導体発光素子における極大領域の格子配列を示す模式図である。
【図１６】本実施の形態に係る半導体発光素子における極大領域の格子配列を示す模式図である。
【図１７】本実施の形態に係る半導体発光素子における極大領域の格子配列を示す模式図である。
【図１８】本実施の形態に係る半導体発光素子における凸部領域の格子配列を示す模式図である。
【図１９】本実施の形態に係る半導体発光素子における一般領域と極大領域を配置する場所を示す模式図である。
【図２０】本実施の形態に係る半導体発光素子における一般領域と極大領域を配置する場所を示す模式図である。る場所を示す模式図である。
【図２１】本実施の形態に係る半導体発光素子における一般領域と極大領域を配置する場所を示す模式図である。
【図２２】本実施の形態に係る半導体発光素子における一般領域と極大領域を配置する場所を示す模式図である。
【図２３】本実施の形態に係る半導体発光素子における一般領域と極大領域を配置する場所を示す模式図である。
【発明を実施するための形態】
【００２４】
以下、本発明の一実施の形態（以下、「実施の形態」と略記する。）について、詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。
【００２５】
＜概要＞
以下、本実施の形態の概要について説明する。
【００２６】
ＬＥＤには、ＰＳＳが使用されている。図１は、一般的なＰＳＳを示す上面模式図である。ＰＳＳ１は、複数の凸部２が連続した凹部３により互いに離間されたドット構造である。
【００２７】
一般的には、凸部２は六方最密配列するように並べられる。最も近接する凸部２の頂点間距離であるピッチＰは３０００ｎｍである。
【００２８】
ＰＳＳ１の凸部２の形状とピッチＰは、光取り出し効率ＬＥＥを改善する観点で、主に決定される。半導体発光素子では、発光した光が素子内部に閉じ込められる導波モードを形成する。即ち、発光した光が素子外部へと取り出される光取り出し効率ＬＥＥは低くなる。この導波モードを破壊し光の進行方向を変化させて、素子外部へと光を取り出す観点から、ＰＳＳ１の形状は設計される。この設計は、光学シミュレーションにより実施される。この観点から、ＰＳＳ１の最適なパタンは、ピッチＰが２０００〜３０００ｎｍである。
【００２９】
一方で、ＰＳＳ１はフォトリソグラフィ法により製造される。光学シミュレーションから、光取り出し効率ＬＥＥをより増加させるためには、凸部２の径をピッチＰに近づけることが必要となる。凸部２同士の間をｃ、凸部２の径をφとして表記すると、ｃ＝Ｐ−φとして表現できる。即ち、φがＰに漸近する場合、ＰＳＳ製造の加工最小分解能はｃにて与えられる。フォトリソグラフィ法による最小分解能は１５０〜４００ｎｍである。製造の観点も踏まえ、ＰＳＳ１は、ピッチＰ＝３０００ｎｍで、φ＝２６００〜２８００ｎｍとして設計され、製造されている。
【００３０】
次に、半導体発光素子を製造するために、基板であるＰＳＳ１に対してＣＶＤ成膜を実施する。このＣＶＤ成膜により、下地層、第２半導体層、発光層及び第１半導体層を成膜し、半導体発光素子を組み上げていく。下地層を成膜する際、原料ガスが基板に供給される。原料ガスは基板の表面にて熱拡散する。そして、熱力学的な確率にて互いに衝突し、核を形成し、成長していく。即ち、ＰＳＳ１のようなパタンがない平板を基板として使用した場合、生成する核の配置はランダムとなる。よって、成長する下地層のファセットはランダムとなり、会合もランダムに生じる。よって、配置される転位は、基板面内に渡りランダムとなる。しかしながら、基板としてＰＳＳ１を使用した場合、そのパタンにより、ＣＶＤ成膜の成長は制御される。図２は、ＰＰＳに下地層を成長させたときの、転位生成位置を示す模式図である。図２Ａは、初期の会合の状態を示し、図２Ｂは後期の会合の状態を示す。ＣＶＤ成膜によって、ＰＳＳ１の凹部３に核（例えば、ＧａＮ）を生成させ、下地層を成長させる。そして、凸部２の配列軸上と、凸部２の頂点にて、下地層のファセット４を会合させることができる。よって、転位は、図２Ａ及び図２Ｂ中に一点鎖線で示す転位生成位置に集まる。換言すれば、会合位置で表わされる凸部２の配列軸上と凸部２の頂点の位置に、転位は配置される。
【００３１】
上記原理から、ＰＳＳ１の凸部２の頂点上には、必ず１つの転位が配置されると仮定できる。ＰＳＳ１はピッチＰが３０００ｎｍであるので、凸部２の密度は、１．２８×１０７個／ｃｍ２である。また、一般的な転位密度（貫通転位密度ＴＤＤ）は、１×１０８個／ｃｍ２から５×１０８個／ｃｍ２程度である。よって、凸部２の頂点位置に１．２８×１０７個／ｃｍ２の転位が存在し、凸部２の配列軸上に８．７２×１０７個／ｃｍ２から４．８７×１０８個／ｃｍ２の転位が存在すると考えることができる。
【００３２】
次に、転位密度ＴＤＤと内部量子効率ＩＱＥとは相関があるといわれている。この観点から、光取り出し効率ＬＥＥを改善できるＰＳＳを使用し、より高い発光特性を有するＬＥＤを製造するためには、転位密度ＴＤＤをより減少させる必要がある。
【００３３】
しかしながら、ＰＳＳを使用した場合、上記原理により転位が生成してしまう。そこで、転位を、基板の面内方向に曲げるＥＬＯＧ（Ｅｐｉｔａｘｉａｌ  Ｌａｔｅｒａｌｌ  ＯｖｅｒＧｒｏｗｔｈ）を強めていく方法がある。この場合、ＰＳＳの凸部よりも下地層が厚くなった状態にて、更に、転位を曲げる必要が生じる。即ち、ＰＳＳという物理的な構造障壁のない状態にて、転位を減少させ、結晶品位を向上させることとなる。よって、下地層は、熱力学的にランダムなグレインを形成する。換言すれば、下地層の表面が荒れるという問題が生じる。この下地層の荒れにより、半導体層の成膜不良を誘発し、リーク電流が大きくなる。更には、発光層成膜時にインジウム（Ｉｎ）の拡散バラつきを誘発し、発光波長にバラツキがでるという問題がある。
【００３４】
以上から、現状のＬＥＤにおいては、光取り出し効率ＬＥＥを改善可能な基板に対し、転位を減少させ、結晶品位を向上させた半導体層の成膜が困難であるといえる。よって、内部量子効率ＩＱＥの改善幅は限定され、飛躍的なＬＥＤの発光特性の改善を見込むことができない。
【００３５】
本発明者らは、上記問題点を解決し、光取り出し効率ＬＥＥを改善可能な基板に対し、転位を減少させ、結晶品位を向上させた半導体層を成膜可能にするためには、従来技術の根柢から見直す必要があると考えた。
【００３６】
即ち、従来技術では、光学シミュレーションから光取り出し効率ＬＥＥを解決可能なＰＳＳ形状を提案し、製造可能な条件に合わせこみ、基板を製造する。この下で、下地層の成膜に関し、転位を減少させる試みをする。裏を返せば、基板のパタンが、下地層のＣＶＤ成膜に対して、適切な形状や配列になっていないといえる。
【００３７】
そこで、本発明者らは、光取り出し効率ＬＥＥと転位減少とを同時に実現するためには、光学に関わる変数と、ＣＶＤ成膜に関わる変数とを紐づける必要があると考えた。
【００３８】
光取り出し効率ＬＥＥを改善する本質は、導波モードを破壊し、素子の外部に光を取り出すことである。光線追跡の領域では、基板のパタンの側面積が、導波モードの破壊に対し支配的である。また、光回折を生じる領域においては、回折モードを制御する観点から、基板のパタンのピッチＰが重要である。パタンの側面積は、ピッチＰの関数として表記できる。よって、光取り出し効率ＬＥＥを改善するための主要変数としてピッチＰを選択できる。ここで、ピッチＰは、基板のパタンの単位面積を表現する値である。ピッチＰと基板のパタン密度とは、１：１にて相関する。以上から、光取り出し効率ＬＥＥを改善するための主要変数として、パタン密度を選択した。
【００３９】
次に、結晶品位を高める程に、例えば、Ｘ線ロッキングカーブの半値幅（ＸＲＣ−ＦＷＨＭ）をより狭める程に、下地層の表面ラフネスが増大する。実際に、ＸＲＣ−ＦＷＨＭを変数にとり、下地層の表面ラフネスを評価すると、ＸＲＣ−ＦＷＨＭが小さい程に表面が荒れることが確認できた。ここで、基板のパタン密度がＤ１の時に、表面荒れを起こした成膜条件において、パタン密度がＤ２である基板を代わりに使用することで、表面荒れが解消することが確認された。この観点から、原理は不明であるが、パタン密度とＸＲＣ−ＦＷＨＭとを変数にとることで、低いＸＲＣ−ＦＷＨＭの状態であっても、平坦な表面ラフネスの小さい成膜が可能であることが示唆された。ＸＲＣ−ＦＷＨＭは、半導体層中の転位密度に相関づく。また、半導体発光素子の性能という観点に立つと、当該転位は、発光層を貫く貫通転位（Ｔｈｒｅａｄｉｎｇ  Ｄｉｓｌｏｃａｔｉｏｎ  Ｄｅｎｓｉｔｙ：ＴＤＤ）として考えるべきである。
【００４０】
下地層の成膜性という観点に立つと、成膜の初期条件のバラツキが大きい程、成膜不良を起こす。即ち、初期条件のバラつきにより、転位が増大する場合や表面ラフネスが増加する場合が考えられる。この成膜の初期条件は、ＣＶＤ成膜により供給される原料ガスの、基板の表面における拡散自由度と言い換えることができる。この観点から、基板のパタンに注目した時に、パタンの凹部の底の情報が、重要になると考えることができる。
【００４１】
以上から、基板のパタン密度と転位密度（ＴＤＤ）との比率を所定範囲で制御するとともに、基板のパタンの凹部の底を所定条件にすることで、光取り出し効率ＬＥＥを改善可能な基板に対し、転位を減少させ、結晶品位を向上させた半導体層を成膜可能になると考えた。
【００４２】
以上のような見地に基づいて、本発明者らは、本発明を完成するに至った。以下、本実施の形態に係る半導体発光素子及びその製造方法について詳細に説明する。
【００４３】
＜第１の半導体発光素子＞
図３は、本実施の形態に係る第１の半導体発光素子を示す断面概略図である。本実施の形態に係る第１の半導体発光素子１００は、第１主面６０ａと、第１主面６０ａとは反対側の第２主面６０ｂを有し、窒化物半導体を含む下地層６０を具備する。
【００４４】
下地層６０の第１主面６０ａ側には、窒化物半導体を含む第２導電型の第２半導体層２０が設けされている。
【００４５】
第２半導体層２０の下地層６０とは反対側には、窒化物半導体を含む発光層３０が設けられている。
【００４６】
また、発光層３０の第２半導体層２０とは反対側には、窒化物半導体を含む第２導電型とは異なる第１導電型の第１半導体層１０が設けられている。
【００４７】
第１の半導体発光素子１００において、下地層６０は、第２主面６０ｂに、連続した凸部１１１により互いに離間された複数の凹部１１２から構成される、ホール状の凹凸構造であるテクスチャ１１０を有する。
【００４８】
凸部１１１の頂部において、隣接する複数の凹部１１２の開口に外接する外接円で表わされる複数の凸部領域のうち、外接円の面積で表わされる頂部面積が、複数の凹部１１２の開口の平均面積（Ｇｏ）よりも大きい極大頂部面積（Ｇｔ）を有する極大凸部領域が複数含まれているとともに、発光層３０を貫通する転位の転位密度（ＴＤＤ）とテクスチャ１１０の密度（ＴｅｘＤ）との比率（ＴｅｘＤ／ＴＤＤ）が０．３以上である。
【００４９】
＜第２の半導体発光素子＞
図４は、本実施の形態に係る第２の半導体発光素子を示す断面概略図である。本実施の形態に係る第２の半導体発光素子２００は、図４に示すように、下地層６０の第２主面６０ｂ側に基板７０が設けられている点で、第１の半導体発光素子１００と相違する。
【００５０】
基板７０は、下地層６０側に、連続した凹部２１１により互いに離間された複数の凸部２１２から構成されるドット状の凹凸構造であるパタン２１０を有する。
【００５１】
凹部２１１の底部において、隣接する複数の凸部２１２の底部の輪郭に外接する外接円で表わされる複数の凹部領域のうち、外接円の面積で表わされる底部面積が、複数の凸部２１２の底部の平均面積（Ｓｄ）よりも大きい極大凹部面積（Ｓｈ）を有する極大凹部領域が複数含まれているとともに、発光層３０を貫通する転位の転位密度（ＴＤＤ）とパタン２１０の密度（ＰａｔＤ）と、の比率（ＰａｔＤ／ＴＤＤ）が０．３以上である。
【００５２】
第２の半導体発光素子２００では、下地層６０には第１の半導体発光素子１００と同様にテクスチャ１１０が設けられていてもよい。即ち、下地層６０のテクスチャ１１０は、基板７０のパタン２１０の反転形状を備えた凹凸構造である。
【００５３】
なお、第２の半導体発光素子２００において、下地層６０にテクスチャ１１０が設けられていない状態とは、パタン２１０の凸部２１２の頂面から優先的に下地層６０を成長させた状態が挙げられる。即ち、パタン２１０の凹部２１１には空間が存在し、下地層６０によりパタン２１０の凹部２１１が完全に満たされていない状態である。
【００５４】
図３及び図４に示す第１及び第２の半導体発光素子１００、２００は、フェイスアップ型ＬＥＤであるが、これに限定されず、本発明の半導体発光素子には、フリップチップ型ＬＥＤなどの他の一般的なＬＥＤ構成を採用することができる。
【００５５】
第１及び第２の半導体発光素子１００、２００において、下地層６０は、窒化物半導体を含む。窒化物半導体を含むことで、ＬＥＤとしての発光特性が向上するためである。下地層６０は、ノンドープの層であるか、又は、第１半導体層１０の不純物濃度よりも低い層である。
【００５６】
第１及び第２の半導体発光素子１００、２００において、一例として、第１導電型はｐ型であり、第２導電型はｎ型である。ただし、第１導電型がｎ型であり、第２導電型がｐ型であっても良い。以下の説明では、第１導電型がｐ型であり、第２導電型がｎ型である場合を代表して説明する。
【００５７】
第１及び第２の半導体発光素子１００、２００において、下地層６０、第２半導体層２０、発光層３０及び第１半導体層１０を含む積層構造を、積層構造体１０ｓと呼ぶ。
【００５８】
積層構造体１０ｓは、例えば、ＣＶＤにより成膜され得られる。ＣＶＤとしては、有機金属気相成長法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、分子線エピタキシャル成長法（ＭＢＥ）等が挙げられる。
【００５９】
積層とは、互いに接して重ねられた状態のみならず、他の層が間に挿入され重ねられた状態も含む。
【００６０】
更に、積層構造体１０ｓは、多層構造体４０を含んでもよい。多層構造体４０は、第２半導体層２０と発光層３０との間に設けられ、第２半導体層２０に含まれるものと見なすこともできる。多層構造体４０は、例えば、超格子層であり、ｎ型である。多層構造体４０は必要に応じ配置されなくてもよい。
【００６１】
多層構造体４０は、Ｚ軸方向に交互に積層された複数の第１構造膜と複数の第２構造膜とを含む。第１構造膜は、ＧａＮを含むことができる。第２構造膜は、ＩｎＧａＮを含むことができる。
【００６２】
また、以下の説明では、ある視点から下地層６０の第２主面６０ｂに向かう方向をＺ軸方向とする。即ち、第２半導体層２０、発光層３０及び第１半導体層１０から見た場合、下地層６０がある、図面の下側がＺ軸方向である。一方、基板７０から見た場合、下地層６０がある、図面の上側がＺ軸方向である。そして、Ｚ軸に対して垂直な１つの軸をＸ軸とし、Ｚ軸及びＸ軸に対して垂直な方向をＹ軸とする。言い換えると、Ｚ軸は、積層構造体１０ｓの積層方向に対して平行である。
【００６３】
以下、本実施の形態に係る第１及び第２の半導体発光素子１００、２００における各部の構成についてさらに詳細に説明する。特段の説明がない場合は、以下の説明は、第１及び第２の半導体発光素子１００、２００に適用される。
【００６４】
＜基板＞
基板７０は、第２の半導体発光素子２００には必ず設けられる。第１の半導体発光素子１００には基板７０は配置しても、しなくても良い。或いは、第１の半導体発光素子１００は、第２の半導体発光素子２００から基板７０を除去したものであるとみなすことができる。
【００６５】
基板７０は、ＬＥＤの成長基板として使用できれば、特に限定されない。例えば、ｃ面、ｒ面及びａ面のいずれかを主面とするサファイア、スピネル（ＭｇＡｌ２Ｏ４）に代表される絶縁性基板、炭化珪素（６Ｈ、４Ｈ、３Ｃ）、シリコン（Ｓｉ）、硫化亜鉛（ＺｎＳ）、酸化亜鉛（ＺｎＯ）、ガリウム砒素（ＧａＡｓ）、ダイヤモンド、窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウムに代表される酸化物基板、窒化ガリウム（ＧａＮ）、窒化アルミ（ＡｌＮ）等が挙げられる。
【００６６】
基板７０は、好ましくは、サファイア、シリコン（Ｓｉ）、窒化ガリウム（ＧａＮ）又は窒化アルミ（ＡｌＮ）である。この場合、下地層６０と基板７０との格子定数差及び熱膨張率差による、下地層６０の結晶品位低下の問題を解決しやすいためである。
【００６７】
＜バッファ層＞
下地層６０の第２主面６０ｂ側にバッファ層（図示せず）を有してよい。バッファ層は配置されても、されなくてもよい。
【００６８】
第２の半導体発光素子２００においては、下地層６０から見てＺ軸方向に、まずバッファ層が設けられ、続いて基板７０が配置される。特に、バッファ層は、基板７０と下地層６０と、の界面位置に配置される。
【００６９】
また、バッファ層は、下地層６０の第２主面６０ｂに均等に配置されても、部分的に配置されてもよい。バッファ層は以下に示すように非常に薄い層であるため、例えば、断面を透過型電子顕微鏡にて観察した場合であっても、観察できないことがある。
【００７０】
バッファ層の厚さは、５ｎｍ以上１００ｎｍ以下がよく、１０ｎｍ以上５０ｎｍ以下がより好ましい。これにより、後述の比（ＴｅｘＤ／ＴＤＤ）及び比（ＰａｔＤ／ＴＤＤ）による効果を、より顕著に享受できる。これは、バッファ層の厚みにより、下地層６０の成長速度のバラツキを低減し、会合点を制御しやすいためである。なお、比（ＴｅｘＤ／ＴＤＤ）及び比（ＰａｔＤ／ＴＤＤ）による効果については、後述する。
【００７１】
バッファ層は、例えば、ＧａＮ構造、ＡｌＧａＮ構造、ＡｌＮ構造、ＡｌＩｎＮ構造、ＩｎＧａＮ／ＧａＮ超格子構造、ＩｎＧａＮ／ＧａＮ積層構造、ＡｌＩｎＧａＮ／ＩｎＧａＮ／ＧａＮ積層構造等を採用することができる。中でも、ＧａＮ構造、ＡｌＧａＮ構造、ＡｌＮ構造が最も好ましい。これにより、上述した下地層６０の成長速度のバラツキがより低減するため、会合点の制御性が向上し、下地層６０の表面ラフネスを低減しやすい。
【００７２】
また、バッファ層の成膜については、成膜温度を３５０℃〜６００℃の範囲にできる。また、バッファ層は、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法又はスパッタリング法により成膜されることが好ましい。
【００７３】
＜下地層＞
下地層６０としては、例えば、シリコンやゲルマニウム等の元素半導体、又は、ＩＩＩ−Ｖ族やＩＩ−ＶＩ族やＶＩ−ＶＩ族等の化合物半導体を適用できる。特に、アンドープ窒化物層であることが好ましい。アンドープ窒化物層としては、例えば、９００〜１５００℃の成長温度で、ＮＨ３とＴＭＧａを供給することで成膜できる。
【００７４】
下地層６０の膜厚は、０．５μｍ以上１０μｍ以下であることが好ましいが、下地層６０に対する残留応力の観点から、１．３μｍ以上８μｍ以下がより好ましい。
【００７５】
＜第２半導体層＞
第２半導体層２０は、例えば、ｎ側コンタクト層の機能を有する。第２半導体層２０には、ｎ型ＧａＮ層を適用できる。
【００７６】
第２半導体層２０の一例としては、例えば、シリコンやゲルマニウム等の元素半導体、又は、ＩＩＩ−Ｖ族やＩＩ−ＶＩ族やＶＩ−ＶＩ族等の化合物半導体に、種々の元素をドープしたものを適用できる。特に、ｎ型ＧａＮ層であることが望ましい。
【００７７】
ｎ型ＧａＮ層としては、例えば、ＮＨ３を３×１０−２〜４．２×１０−２ｍｏｌ／ｍｉｎ、トリメチルガリウム（ＴＭＧａ）０．８×１０−４〜１．８×１０−４ｍｏｌ／ｍｉｎ及びＳｉに代表されるｎ型ドーパントを含むシランガスを５．８×１０−９〜６．９×１０−９ｍｏｌ／ｍｉｎ供給し、形成することができる。膜厚は、活性層への電子注入性の観点から、８００ｎｍ以上であると好ましく、１５００ｎｍ以上であることがより好ましい。
【００７８】
＜発光層＞
発光層３０は、単一量子井戸構造（ＳＱＷ）又は多重量子井戸構造（ＭＱＷ）とすることが好ましい。
【００７９】
ＳＱＷの場合、発光層３０は、２つの障壁層と、その障壁層の間に設けられた井戸層と、を含む。また、ＭＱＷの場合、３つ以上の障壁層と、障壁層同士の間に設けられた井戸層と、を含む。
【００８０】
発光層３０は、（ｎ＋１）個の障壁層と、ｎ個の井戸層と、を含むことができる。ｎは、１以上の整数である。第（ｉ＋１）番目の障壁層（ｉ＋１）は、第ｉ番目の障壁層ｉと第１半導体層１０との間に配置される。ｉは、１以上（ｎ−１）以下の整数である。第（ｉ＋１）番目の井戸層（ｉ＋１）は、第ｉ番目の井戸層ｉと第１半導体層１０との間に配置される。第１番目の障壁層１は、第２半導体層２０（図３及び図４に示す場合には、多層構造体４０）と第１番目の井戸層１との間に設けられる。第ｎ番目の井戸層ｎは、第ｎ番目の障壁層ｎと第（ｎ＋１）番目の障壁層（ｎ＋１）との間に設けられる。第（ｎ＋１）番目の障壁層（ｎ＋１）は、第ｎ番目の井戸層ｎと第１半導体層１０との間に設けられる。
【００８１】
井戸層は、ＩＩＩ族元素とＶ族元素とを含む窒化物半導体を含む。例えば、井戸層は、インジウム（Ｉｎ）とガリウム（Ｇａ）とを含む窒化物半導体を含む。即ち、井戸層は、例えば、ＩｎｘＧａ１−ｘＮ（０．０５≦ｘ≦０．５）を含む。発光層３０から放出される光のピーク波長は、例えば４００ｎｍ以上６５０ｎｍ以下である。
【００８２】
障壁層は、ＩＩＩ族元素とＶ族元素とを含む窒化物半導体を含む。障壁層のバンドギャップエネルギは、井戸層のバンドギャップエネルギよりも大きい。
【００８３】
障壁層がＩｎを含む場合、障壁層のＩＩＩ族元素中におけるＩｎの組成比は、井戸層のＩＩＩ族元素中におけるＩｎの組成比よりも低いと好ましい。これにより、井戸層におけるバンドギャップエネルギは、障壁層におけるバンドギャップエネルギよりも小さくなる。
【００８４】
発光層３０としては、ＬＥＤとして発光特性を有するものが望ましい。例えば、ＡｓＰ、ＧａＰ、ＡｌＧａＡｓ、ＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ、ＺｎＳｅ、ＡｌＨａＩｎＰ、ＺｎＯ等の半導体層を適用できる。また、特性に応じて種々の元素をドープしてもよい。例えば、６００〜８５０℃の成長温度で、窒素をキャリアガスとして使い、ＮＨ３、ＴＭＧａ及びトリメチルインジウム（ＴＭＩｎ）を供給し、ＩＮＧａＮ／ＧａＮからなる活性層を、１００〜１２５０Åの厚さに成長させることができる。また、多重量子井戸構造の場合、１つの層を構成するＩｎＧａＮに関し、Ｉｎ元素濃度を変化させることもできる。
【００８５】
また、発光層３０と第１半導体層１０との間に電子ブロック層（図示せず）を設けることができる。電子ブロック層は、例えば、ｐ−ＡｌＧａＮにて構成される。
【００８６】
＜第１半導体層＞
第１半導体層１０は、積層構造を採ることができる。例えば、図３及び図４に示すように、第１半導体層１０が３層であって、Ｐ１層１１、Ｐ２層１２及びＰ３層１３で構成される。Ｐ３層１３が下地層６０側に配置され、Ｐ１層１１が下地層６０から最も遠くに配置される。Ｐ２層１２は、Ｐ１層１１とＰ３層１３との間に配置される。
【００８７】
Ｐ１層１１は、ｐ側コンタクト層としての機能できる。Ｐ１層１１として、ｐ型ＧａＮ層を適用できる。Ｐ２層１２としては、ｐ型ＧａＮ層を適用できる。Ｐ３層１３には、ｐ型ＡｌＧａＮ層を適用できる。
【００８８】
第１半導体層１０としては、例えば、シリコンやゲルマニウム等の元素半導体、及び、ＩＩＩ−Ｖ族やＩＩ−ＶＩ族やＶＩ−ＶＩ族等の化合物半導体に、種々の元素をドープしたものを適用できる。例えば、ｐ型ＧａＮ層の場合、成長温度を９００℃以上に上昇させ、ＴＭＧａ及びＣＰ２Ｍｇを供給し、数百〜数千Åの厚さに成膜することができる。
【００８９】
＜窒化物半導体＞
本実施の形態において、窒化物半導体とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）の化学式として示される組成の半導体を含むものと定義する。なお、上記化学式において、Ｎ（窒素）以外のＶ族元素も更に含んだものも窒化物半導体として扱うことができる。更には、導電型に代表される物性を制御するために添加される各種元素を更に含むものも、窒化物半導体として扱うことができる。最後に、意図せずに含まれる各種の元素を更に含むものも窒化物半導体として扱うことができる。
【００９０】
＜電極＞
第１電極８０及び第２電極９０を更に備えることができる。第１電極８０は、第１半導体層１０と電気的に接続される。第２電極９０は、第２半導体層２０と電気的に接続される。例えば、第２半導体層２０の一部と第１半導体層１０との間に発光層３０が設けられる。第２半導体層２０の一部の上であって、第１半導体層１０側に第２電極９０を設定できる。第１電極８０及び第２電極９０の配置や形状は、図３及び図４に図示した例に限られず、公知一般のＬＥＤに使用される電極構造と材質を採用できる。
【００９１】
第１電極８０と第２電極９０との間に電圧を印加すると、第１半導体層１０と第２半導体層２０とを介し、発光層３０に電流が流れる。そして、発光層３０からフォトンが放出される。
【００９２】
＜転位＞
発光層３０を貫通する転位が貫通転位（Ｔｈｒｅａｄｉｎｇ  Ｄｉｓｌｏｃａｔｉｏｎ）であり、この密度が転位密度（Ｔｈｒｅａｄｉｎｇ  Ｄｉｓｌｏｃａｔｉｏｎ  Ｄｅｎｓｉｔｙ：ＴＤＤ（／ｃｍ２））である。
【００９３】
従来技術のように、下地層６０の結晶性を高めるために、転位密度ＴＤＤを減少させた場合、下地層６０の第１主面６０ａの平滑性が低下する。表面ラフネスの増加した下地層６０に対して第２半導体層２０から第１半導体層１０までを成膜した場合、下地層６０の第１主面６０ａの荒れに追従できず、空隙が生成することがある。この空隙の影響でリーク電流が増大すると考えられる。また、表面ラフネスの増大により、発光層３０を成膜する際に、例えば、インジウム（Ｉｎ）の拡散均等性が低下し、Ｉｎの濃度にバラツキが生じる。これにより、発光波長がばらつくという問題がある。繰り返しになるが、本実施の形態の技術を適用することで、光取り出し効率ＬＥＥを改善し、同時に、下地層６０の第１主面６０ａの荒れを抑制した状態で、下地層６０の結晶品位を改善できる。よって、第２半導体層２０、発光層３０及び第１半導体層１０の結晶品位は改善され、高い内部量子効率ＩＱＥを実現できる。同時に、リーク電流を抑制すると共に、発光波長のバラツキを小さくすることができる。
【００９４】
＜比（ＴｅｘＤ／ＴＤＤ）及び比（ＰａｔＤ／ＴＤＤ）＞
以下の説明では、第１の半導体発光素子１００における比（ＴｅｘＤ／ＴＤＤ）、及び、第２の半導体発光素子における比（ＰａｔＤ／ＴＤＤ）を、まとめて比（Ｄ／ＴＤＤ）と記載する。
【００９５】
従来技術に使用されるＰＳＳは、ピッチＰが３０００ｎｍである。ピッチＰは、図１に示した凸部２の、最も近接する凸部２の頂点間距離である。凹凸構造の密度Ｄ＝１．２８×１０７（／ｃｍ２）と計算される。実際にはバラつきがある。過剰にバラツキを設定し、ピッチＰが２５００〜３５００ｎｍとする。この場合、Ｄ＝９．４３×１０６〜１．８５×１０７（／ｃｍ２）である。転位密度ＴＤＤは、少なく見積もり１×１０８（／ｃｍ２）、多く見積もり５×１０８（／ｃｍ２）である。よって、比（Ｄ／ＴＤＤ）は、０．０１９〜０．１８５となる。即ち、従来技術は、比（Ｄ／ＴＤＤ）が０．０１９〜０．１８５の範囲で、下地層６０の成膜を実施していると言える。
【００９６】
この範囲で製造した場合、下地層６０の結晶性を高めようと転位密度ＴＤＤを減少させれば、下地層６０の第１主面６０ａの表面ラフネスが増加する。表面ラフネスの増加した下地層６０に対して第２半導体層２０から第１半導体層１０までを成膜した場合、下地層６０の第１主面６０ａの荒れに追従できず、空隙が生成することがある。この空隙の影響でリーク電流が増大する。また、平滑性の低下により発光層３０を成膜する際に、例えば、インジウム（Ｉｎ）の拡散均等性が低下し、Ｉｎの濃度にバラツキが生じる。これにより、発光波長がバラつくという問題がある。即ち、発光波長のバラツキやリーク電流の抑制を考えると、下地層６０の結晶品位の改善には限界が生じる。よって、光取り出し効率ＬＥＥの改善可能な基板、即ちＰＳＳを使用した場合であっても、内部量子効率ＩＱＥが劇的な改善をしないため、半導体発光素子の発光効率の飛躍的な改善を見込むことができない。
【００９７】
第１及び第２の半導体発光素子１００、２００では、比（Ｄ／ＴＤＤ）が０．３以上である。これにより、光取り出し効率ＬＥＥを改善し、同時に、下地層６０の第１主面６０ａの荒れを抑制した状態で、下地層６０の結晶品位を改善できる。よって、第２半導体層２０、発光層３０及び第１半導体層１０の結晶品位は改善され、高い内部量子効率ＩＱＥを実現できる。同時に、リーク電流を抑制すると共に、発光波長のバラツキを小さくすることができる。
【００９８】
比（Ｄ／ＴＤＤ）の効果について、より詳細に説明する。以下の説明では、下地層６０のテクスチャ１１０と基板７０のパタン２１０を、共に凹凸構造と記載する。
【００９９】
比（Ｄ／ＴＤＤ）は、転位密度ＴＤＤに対する凹凸構造の密度の割合である。転位密度ＴＤＤが０に漸近した場合や、凹凸構造のスケールが無限大に発散した場合は、比（Ｄ／ＴＤＤ）→∞となる。一方で、転位密度ＴＤＤが限りなく大きい場合や、凹凸構造が原子レベルに小さくなった場合、比（Ｄ／ＴＤＤ）→０となる。
【０１００】
凹凸構造は凸部及び凹部より構成される。複数の凸部が、連続した凹部により互いに離間されたドット状の場合と、複数の凹部が連続した凸部により互いに離間されたホール状の場合と、がある。
【０１０１】
凹凸構造の密度Ｄは、ドット状の凸部の密度、又は、ホール状の凹部の密度であり、そのディメンジョンは（／ｃｍ２）である。以下の説明においては、凹凸構造の密度を、単に、凹凸構造の数として表記することがあるが、単位面積当たりの数、即ち密度を示しているものとする。即ち、凹凸構造の数は、ドット状であれば凸部の数（密度）を、ホール状であれば凹部の数（密度）を意味する。同様に、転位密度についても、転位の数と表記することがあるが、これも単位面積当たりの数、即ち密度を示しているものとする。
【０１０２】
比（Ｄ／ＴＤＤ）は、凹凸構造の数と転位の数とのバランスと言い換えることができる。特に、比（Ｄ／ＴＤＤ）は凹凸構造１個にあてがうことができる転位の数としてとらえることができる。
【０１０３】
従来技術では、比（Ｄ／ＴＤＤ）が０．０１９〜０．１８５である。即ち、凹凸構造１個に対し、転位を５．４〜５２．６個あてがっていることとなる。転位は、下地層６０のファセットの結晶面のズレに、主に起因する。転位の生じた状態で、結晶品位を更に改善すべく、例えば、ＥＬＯＧにより転位を曲げる。この場合、衝突し消滅する転位も存在するが、消滅しない転位が存在する。この消滅しない転位は、発光層３０側から望めば、積層構造体１０ｓ内を縦横無尽に行きかうことになる。この場合、下記で図５及び図６を参照して説明するように、下地層６０内には、ＸＹＺ軸あらゆる方向に、多くの転位が配置されることとなる。換言すれば、下地層６０内に歪を緩和する点が、ランダムに配置されていると言える。よって、結晶品位を向上しようとすればするほど、続く成膜の結晶品位は向上する。しかし、熱力学的にランダムな会合モードになるので、結晶隆起が生じ、下地層６０の平滑性が損なわれると考えることができる。換言すれば、従来の比（Ｄ／ＴＤＤ）の範囲では、転位を減少させる成膜プロセスに注目したときに、凹凸構造による下地層の成長に対するガイドライン効果が弱いといえる。これは、光取り出し効率ＬＥＥを設計の出発点としており、ＣＶＤ成膜に対し好適な凹凸構造となっていないためと推定される。
【０１０４】
図５は、従来技術において１つの凹凸構造に多くの転位があてがわれている状態を示す断面模式図である。また、図６は、従来技術において凹凸構造を発光層側から観察した場合の平面模式図である。図６において、全ての層を透かして観察したと仮定している。図５及び図６に示すように、１つの凹凸構造３００に多数の転位３０１があてがわれている。
【０１０５】
以上の考察から、比（Ｄ／ＴＤＤ）を大きくすることで、ＸＹＺ軸あらゆる方向に走る転位を低減できるといえる。即ち、第１の半導体発光素子１００における下地層６０のテクスチャ１１０、又は、第２の半導体発光素子における基板７０のパタン２１０である凹凸構造の与える下地層６０に対する影響を大きくした状態で、下地層６０の成膜を継続できる。よって、結晶品位を高めたとしても、凹凸構造によるガイドライン効果が残るために、下地層６０の表面の平坦性が保たれると考えることができる。以下の説明では、第１の半導体発光素子１００における下地層６０のテクスチャ１１０、及び、第２の半導体発光素子における基板７０のパタン２１０を同時に説明する場合、単に、凹凸構造と記載する。
【０１０６】
以上説明したように、本実施の形態に係る第１及び第２の半導体発光素子１００、２００において、比（Ｄ／ＴＤＤ）が０．３以上であることにより、凹凸構造の与える下地層６０に対する影響を大きくした状態で、下地層６０の成膜を継続できる。よって、光取り出し効率ＬＥＥを改善可能な基板に対し、第１主面６０ａの荒れを抑制した状態で下地層６０を成膜できると考えられる。即ち、下地層６０の結晶品位を改善できると考えらえる。よって、第２半導体層２０、発光層３０及び第１半導体層１０の結晶品位は改善され、高い内部量子効率ＩＱＥを実現できる。同時に、リーク電流を抑制すると共に、発光波長のバラツキを小さくすることができる。
【０１０７】
図７は、本実施の形態に係る半導体発光素子において凹凸構造を発光層側から観察した場合の平面模式図である。図７では、全ての層を透かして観察したと仮定している。図７に示すように、第１及び第２の半導体発光素子１００、２００においては、１つの凹凸構造３１０に、従来技術に比べて少数の転位３１１があてがわれている。
【０１０８】
特に、比（Ｄ／ＴＤＤ）が０．５３以上であることで、下地層６０の表面ラフネス低減効果がより向上するため好ましい。これは、結晶品位を高めた場合であっても、凹凸構造によるガイドライン効果がより顕著に作用すると考えられるためである。
【０１０９】
また、比（Ｄ／ＴＤＤ）が０．８１以上であれば、ＸＲＣ−ＦＷＨＭと下地層６０の表面ラフネスの相関線の勾配を小さくできると考えられるため、よりよい。即ち、下地層６０の結晶品位の変化に対する、下地層６０の表面ラフネスの変化の感度を小さくできる。よって、リーク電流を抑制し発光波長のバラツキを抑制した状態で、より高い下地層６０の結晶品位を実現できる。
【０１１０】
更に、比（Ｄ／ＴＤＤ）が１．００以上であれば、凹凸構造１個に対し割り当てられる転位の個数が１個以下となる。即ち、下地層６０の、ＸＹ方向におけるグレインサイズを大きくとることができる。よって、下地層６０の表面平坦性を確保しつつ、結晶性を限りなく高めることができる。この観点から、１．２０以上が最も好ましい。
【０１１１】
比（Ｄ／ＴＤＤ）は、１２００以下であるとよりよい。これにより、発光光に対する凹凸構造の大きさを大きくできるので、導波モードを破壊する作用が高まる。よって、光取り出し効率ＬＥＥの改善が容易となる。また、５００以下であれば、第１及び第２の半導体発光素子１００、２００の上面又は下面側に、導波モードを破壊した光を出光させる設計が容易となる。よって、素子内部での光の反射回数が減少するので、減衰が抑制され、光取り出し効率ＬＥＥがより向上する。２００以下であれば、下地層６０の成長開始時に形成されるファセットが整う傾向にある。これにより、凹凸構造をガイドラインとした下地層の成長の、整流性が向上すると考えられる。よって、リーク電流を抑制し発光波長分布を小さくした状態で、結晶品を高めることができる。
【０１１２】
比（Ｄ／ＴＤＤ）は、更に５０以下であれば、ファセットが会合し生じる転位の分散度が大きくなる。これにより、下地層６０の歪が面として緩和し、下地層６０の第１主面６０ａが隆起して、荒れることを抑制しやすいといえる。即ち、より結晶性を高めることが可能となる。最も好ましくは、上記効果をより顕著に発揮する観点から、１０以下である。
【０１１３】
＜テクスチャ＞
本実施の形態に係る第１の半導体発光素子１００において、下地層６０の第２主面６０ｂにテクスチャ１１０が設けられる。テクスチャ１１０は、凸部と凹部とより構成される。テクスチャ１１０は、複数の凸部が連続した凹部により互いに離間されたドット構造の場合と、図３に示すように、複数の凹部１１２が連続した凸部１１１により互いに離間されたホール構造の場合と、がある。
【０１１４】
テクスチャ１１０の密度（ＴｅｘＤ）は、ドット構造の凸部の密度、又は、ホール構造の凹部１１２の密度であり、そのディメンジョンは（／ｃｍ２）である。
【０１１５】
テクスチャ１１０は、比（ＴｅｘＤ／ＴＤＤ）の効果を顕著に発揮する観点から、ホール構造であるとより好ましい。即ち、テクスチャ１１０は、図３に示すように、下地層６０の第２主面６０ｂから第１主面６０ａに向かう方向に陥没した、複数の凹部１１２を有することがより好ましい。
【０１１６】
テクスチャ１１０はホール構造であって、複数の凹部１１２を離間する凸部１１１において、隣接する複数の凹部１１２の開口に外接する外接円で表わされる複数の凸部領域のうち、外接円の面積で表わされる頂部面積が、複数の凹部１１２の開口の平均面積（Ｇｏ）よりも大きい極大頂部面積（Ｇｔ）を有する極大凸部領域が複数含まれているとより好ましい。これにより、極大頂部面積（Ｇｔ）を有する極大凸部領域が、下地層の成長起点となる。即ち、凹凸構造の与える下地層６０に対する影響がより大きくなり、比（ＴｅｘＤ／ＴＤＤ）を大きくすることができる。よって、リーク電流を抑制し、発光波長分布を小さくした状態で、転位を減少させ、下地層６０の結晶品位を向上させることができる。
【０１１７】
以下の説明では、極大頂部面積（Ｇｔ）を有する極大凸部領域を、極大凸部領域Ｇｔと呼ぶ。また、極大凸部領域Ｇｔ以外の複数の凹部１１２を含む領域を一般領域と呼ぶ。即ち、テクスチャ１１０は、連続した凸部１１１により離間される複数の凹部１１２と、極大凸部領域Ｇｔと、から構成されている。そして、極大凸部領域Ｇｔ以外の領域が一般領域であり、当該領域は、連続した凸部１１１と複数の凹部１１２から構成されている。
【０１１８】
テクスチャ１１０の凹部１１２の開口の平均面積（Ｇｏ）は、下地層６０を第２主面６０ｂ側から観察した場合の、複数の凹部１１２の開口径から算出される。開口径は、凹部１１２の開口に対する内接円の径である。任意に１０点の観察を実施し、それらの相加平均値を採用する。なお、観察は走査型電子顕微鏡（ＳＥＭ）にて実施できる。
【０１１９】
テクスチャ１１０の凸部領域とは、凸部１１１の頂部において、隣接する複数の凹部１１２の開口に外接する外接円で表わされる。図８は、本実施の形態に係る半導体発光素子におけるテクスチャを示す平面模式図である。図８において、テクスチャ１１０を、下地層６０の第２主面６０ｂ側から観察した場合、複数の凹部１１２が互いに離間し、開口している。そして、これらの複数の凹部１１２の開口の間を繋ぐようにして凸部１１１の頂部が連続した平面を構成している。この平面を凸部頂面１１１ａと呼ぶ。
【０１２０】
凸部頂面１１１ａにおいて、凹部１１２の開口に外接する外接円で表わされる領域を凸部領域４０１、４０２と呼ぶ。即ち、隣接する複数の凹部１１２の開口の間に仮想的な円を設定し、当該円を徐々に大きくしていく。すると、当該円は凹部１１２の開口の淵にぶつかる。いずれの凹部１１２の開口の内部に侵入しない範囲で、当該円を大きくしたときの円が外接円であり、凸部領域４０１、４０２である。
【０１２１】
凸部領域４０１、４０２の外接円の面積でそれらの頂部面積を表す。ここで頂部面積は平均値ではなく、任意の凸部領域４０１、４０２に固有に与えられる値である。
【０１２２】
本実施の形態に係る第１の半導体発光素子１００では、テクスチャ１１０の凸部１１１には極大凸部領域Ｇｔが存在する。例えば、図８において、凹部１１２の開口面積Ｇｏ（上記定義より１０点の相加平均値を使用するべきだが、都合上１点のみ表示している）に比べて、一般領域４０１のテクスチャ１１０の頂部面積は小さい。一方で、極大凸部領域Ｇｔ（図８中４０２）の極大頂部面積（Ｇｔ）は大きい。即ち、極大頂部面積（Ｇｔ）＞開口面積（Ｇｏ）の凸部１１１を有するといえる。
【０１２３】
極大凸部領域Ｇｔを、テクスチャ１１０の凸部１１１が含むことで、リーク電流を抑制し、発光波長分布を小さくした状態で、転位を減少させ、下地層６０の結晶品位を向上させることができる。これは、極大凸部領域Ｇｔが下地層の成長起点として作用するためである。より具体的には、極大凸部領域Ｇｔにおける下地層６０の成長速度を、凸部１１１における下地層６０の成長速度に比べ、十二分に大きくできるためである。即ち、上述したテクスチャ１１０によるガイドライン効果が高まるため、下地層６０の結晶性を、下地層６０の表面平滑性を保持した状態で、高めることができる。
【０１２４】
また、極大凸部領域Ｇｔは、テクスチャ１１０の凹部１１２に対して１％以上５０％以下の割合で含まれるとよい。即ち、単位面積当たりの極大凸部領域Ｇｔの数をＮｇｔとし、単位面積当たりの凹部１１２の数をＮｃｃとすれば、Ｎｇｔ／Ｎｃｃは１％以上５０％以下である。この範囲を満たすことで、極大凸部領域Ｇｔ間の距離を、下地層６０のファセット会合の観点から適切にできるため、上記説明したガイドライン効果がより高まる。
【０１２５】
特に、Ｎｇｔ／Ｎｃｃが５％以上であると、極大凸部領域Ｇｔの割合が増えるため、下地層６０の成長起点の密度が高まる。これにより、下地層６０の凹部１１２の途中で、極大凸部領域Ｇｔから成長を開始したファセットが停止し、転位が生成することを抑制できる。即ち、下地層６０の結晶品位が向上する。更に、７％以上であれば、凹部１１２における下地層６０の成長を限りなく抑制した状態で、極大凸部領域Ｇｔを成長起点としたファセットの会合を実現できる。よって、リーク電流を抑制し発光波長分布を小さくした状態で、結晶品位を高める効果がより顕著となる。
【０１２６】
Ｎｇｔ／Ｎｃｃが４１％以下であれば、ファセットの成長途中で、ファセットとファセットが衝突し、転位が増大することを抑制できる。よって、半導体層の結晶品位の改善が容易となる。３５％以下であれば、下地層６０のファセットとファセットとが会合する前の、ファセットの成長安定面の歪を抑制しやすい。これにより、ファセットが会合し生じる転位の分散度が大きくなる。下地層６０の歪が面として緩和し、下地層６０の第１主面６０ａが隆起して、荒れることを抑制しやすいといえる。即ち、より結晶性を高めることが可能となる。これらの効果を発揮する観点から、２８％以下が最も好ましい。
【０１２７】
＜パタン＞
図４に示す第２の半導体発光素子２００において、基板７０の、下地層６０の第２主面６０ｂ側に、パタン２１０が設けられる。パタン２１０は、凸部と凹部とより構成される。図４に示すように、複数の凸部２１２が連続した凹部２１１により互いに離間されたドット構造の場合と、凹部が連続した凸部により互いに離間されたホール構造の場合と、がある。パタン２１０の密度（ＰａｔＤ）は、ドット構造の凸部２１２の密度、又は、ホール構造の凹部の密度であり、そのディメンジョンは（／ｃｍ２）である。パタン２１０は、比（ＰａｔＤ／ＴＤＤ）の効果を顕著に発揮する観点から、ドット構造であるとより好ましい。即ち、パタン２１０は、図４に示すように、下地層６０の第２主面６０ｂ側に向けて、互いに離間し隆起した凸部２１２を有するパタン２１０がより好ましい。
【０１２８】
パタン２１０はドット構造であって、複数の凸部２１２を離間する凹部２１１において、隣接する複数の凸部２１２の底部の輪郭に外接する外接円で表わされる複数の凹部領域のうち、外接円の面積で表わされる底部面積が、複数の凸部２１２の底部の平均面積（Ｓｄ）よりも大きい極大凹部面積（Ｓｈ）を有する極大凹部領域が複数含まれているとより好ましい。これにより、極大凹部面積（Ｓｈ）を有する極大凹部領域が、下地層６０の成長起点となる。即ち、パタン２１０の与える下地層６０に対する影響がより大きくなり、比（ＰａｔＤ／ＴＤＤ）を大きくすることができるので、リーク電流を抑制し、発光波長分布を小さくした状態で、転位を減少させ、下地層６０の結晶品位を向上させることができる。
【０１２９】
以下の説明では、極大凹部面積（Ｓｈ）を有する極大凹部領域を、極大凹部領域Ｓｈと呼ぶ。また、極大凹部領域Ｓｈ以外の複数の凸部を含む領域を一般領域と呼ぶ。すなわち、パタン２１０は、連続した凹部２１１により離間される複数の凸部２１２と極大凹部領域Ｓｈと、から構成されている。そして、極大凹部領域Ｓｈ以外の領域が一般領域であり、当該領域は、連続した凹部２１１と複数の凸部２１２から構成されている。
【０１３０】
パタン２１０の凸部２１２の底部の平均面積（Ｓｄ）は、基板７０を下地層６０の第２主面６０ｂ側から観察した場合の、複数の凸部２１２の底部径から算出される。底部径は、凸部２１２の底部の輪郭に対する外接円の径である。任意に１０点の観察を実施し、それらの相加平均値を採用する。なお、観察は走査型電子顕微鏡（ＳＥＭ）にて実施できる。
【０１３１】
パタン２１０の凹部領域とは、凹部２１１の底部において、隣接する複数の凸部２１２の底部の輪郭に外接する外接円で表わされる。図９は、本実施の形態に係る半導体発光素子におけるパタンを示す平面模式図である。図９において、パタン２１０を、下地層６０の第２主面６０ｂ側から観察した場合、複数の凸部２１２の底部が互いに離間して配置している。そして、これらの複数の凸部２１２の底部の間を繋ぐようにして凹部２１１の底部が連続した平面を構成している。この平面を凹部底面２１１ａと呼ぶ。
【０１３２】
凹部底面２１１ａにおいて、凸部２１２の底部の輪郭に外接する外接円で表わされる領域を凹部領域５０１、５０２と呼ぶ。即ち、隣接する複数の凸部２１２の底部の間に仮想的な円を設定し、当該円を徐々に大きくしていく。すると、当該円は凸部２１２の底部の輪郭にぶつかる。いずれの凸部２１２の底部の輪郭の内部に侵入しない範囲で、当該円を大きくしたときの円が外接円であり、凹部領域５０１、５０２である。
【０１３３】
凹部領域５０１、５０２の外接円の面積で、凹部領域５０１の凹部面積を表す。ここで凹部面積は平均値ではなく、任意の凹部領域５０１、５０２に固有に与えられる値である。
【０１３４】
本実施の形態に係る第２の半導体発光素子２００で、パタン２１０の凹部２１１には極大凹部領域Ｓｈが存在する。例えば、図９において、凸部２１２の底部の平均面積Ｓｄ（上記定義より１０点の相加平均値を使用するべきだが、都合上１点のみ表示している）に比べて、一般領域の凹部領域５０１の凹部面積は小さい。一方で、極大凹部領域Ｓｈ（図９中５０２）の極大凹部面積（Ｓｈ）は大きい。即ち、凹部面積（Ｓｈ）＞底部面積（Ｓｄ）の凹部２１１を有するといえる。
【０１３５】
極大凹部領域Ｓｈを、パタン２１０の凹部２１１が含むことで、リーク電流を抑制し、発光波長分布を小さくした状態で、転位を減少させ、下地層６０の結晶品位を向上させることができる。これは、極大凹部領域Ｓｈが、下地層６０の成長起点として作用するためである。より具体的には、極大凹部領域Ｓｈにおける下地層６０の成長速度を、一般領域における下地層６０の成長速度に比べ、十二分に大きくできるためである。即ち、上述したパタン２１０によるガイドライン効果が高まるため、下地層６０の結晶性を、下地層６０の表面平滑性を保持した状態で、高めることができる。
【０１３６】
また、極大凹部領域Ｓｈは、パタン２１０の凸部２１２に対して１％以上５０％以下で含まれるとよい。即ち、単位面積当たりの極大凹部領域Ｓｈの数をＮｓｈとし、単位面積当たりの凹部１１２の数をＮｃｖとすれば、Ｎｓｈ／Ｎｃｖは１％以上５０％以下である。この範囲を満たすことで、極大凹部領域Ｓｈ間の距離を、下地層６０のファセット会合の観点から適切にできるため、上記説明したガイドライン効果がより高まる。
【０１３７】
特に、Ｎｓｈ／Ｎｃｖが５％以上であると、極大凹部領域Ｓｈの割合が増えるため、下地層６０の成長起点の密度が高まる。これにより、下地層６０の凹部１１２の途中で、極大凹部領域Ｓｈから成長を開始したファセットが停止し、転位が生成することを抑制できる。即ち、下地層６０の結晶品位が向上する。更に、７％以上であれば、凹部１１２における下地層６０の成長を限りなく抑制した状態で、極大凹部領域Ｓｈを成長起点としたファセットの会合を実現できる。よって、リーク電流を抑制し発光波長分布を小さくした状態で、結晶品位を高める効果がより顕著となる。
【０１３８】
Ｎｓｈ／Ｎｃｖが４１％以下であれば、ファセットの成長途中で、ファセットとファセットが衝突し、転位が増大することを抑制できる。よって、半導体層の結晶品位の改善が容易となる。３５％以下であれば、下地層６０のファセットとファセットとが会合する前の、ファセットの成長安定面の歪を抑制しやすい。これにより、ファセットが会合し生じる転位の分散度が大きくなる。下地層６０の歪が面として緩和し、下地層６０の第１主面６０ａが隆起して、荒れることを抑制しやすいといえる。即ち、より結晶性を高めることが可能となる。これらの効果を発揮する観点から、２８％以下が最も好ましい。
【０１３９】
＜極大領域＞
上記説明した、極大凸部領域Ｇｔ及び極大凹部領域Ｓｈを、以下の説明では単に極大領域と呼ぶ。極大領域として記載した場合は、極大凸部領域Ｇｔ或いは極大凹部領域Ｓｈに、読みかえることができる。同様に、極大頂部面積（Ｇｔ）及び極大凹部面積（Ｓｈ）を、単に極大面積として記載する。また、テクスチャ１１０及びパタン２１０を、単に凹凸構造と記載する。また、比（ＴｅｘＤ／ＴＤＤ）及び比（ＰａｔＤ／ＴＤＤ）を、単に、比（Ｄ／ＴＤＤ）と記載する。
【０１４０】
説明してきたように、極大領域は、下地層６０の成長起点として作用できる。これにより、凹凸構造による、下地層６０の成長に対するガイドライン効果が高まる。よって、下地層６０の結晶性を、下地層６０の表面平滑性を保持した状態で、高めることができる。この観点から、極大面積は、０．０３μｍ２以上６．０μｍ２以下の範囲にあるとよい。特に、０．０７μｍ２以上であることで、極大領域における下地層６０の初期成長が良好となり、凹凸構造によるガイドライン効果が高まるため好ましい。０．０９μｍ２以上であれば、極大領域を起点とした下地層６０の初期成長性が更に良好となり、下地層６０のファセットの規則性が向上する。これにより、下地層６０の平滑性が向上しやすくなり、比（Ｄ／ＴＤＤ）を大きくできる。また、０．２μｍ２以上であることで、下地層６０の成長開始時に形成されるファセットが整う傾向にある。これにより、凹凸構造をガイドラインとした成長の整流性が向上する。よって、リーク電流を抑制し発光波長分布を小さくした状態で、結晶品位を高めることができる。更に、０．３３μｍ２以上であれば、ファセットが会合し生じる転位の分散度が大きくなる。これにより、下地層６０の歪が面として緩和し、下地層６０の第１主面６０ａが隆起して、荒れることを抑制しやすいといえる。即ち、より結晶性を高めることが可能となる。最も好ましくは、上記効果をより顕著に発揮する観点から、０．６０μｍ２以上である。
【０１４１】
一方、極大面積は、３．０μｍ２以下であることで、極大領域における転位の生成を抑制できるため、下地層６０の結晶品位の向上が良好となる。２．９０μｍ２以下であれば、極大領域の中心付近から外側に向かい、下地層６０を成長させやすい。これにより、転位をベンディングさせることが容易となり、下地層６０の荒れを抑制し、結晶品位を向上させることが容易となる。これらの観点から、２．６５μｍ２以下が最も好ましい。
【０１４２】
極大領域を成長起点として、下地層６０を成長させる観点から考えると、極大領域は、規則的に配置されることが望ましい。換言すれば、一般領域の中に、規則的に極大領域が点在することが望ましい。極大領域が規則的に配置されることで、下地層６０の成長起点を規則的に配置できる。即ち、下地層６０の成長は、規則的なガイドライン効果により、規則性を帯びる。よって、下地層６０の成長過程で生じるファセットが規則的となり、会合点も規則的となる。故に、比（Ｄ／ＴＤＤ）を上記範囲にし、リーク電流を抑制し発光波長分布を小さくした状態で、結晶品位を高める効果がより顕著となる。
【０１４３】
本実施の形態における「規則的」は、完全規則性から±１０％の変動を許容する。即ち、極大領域が単一間隔にて規則的に配置される完全規則性から、間隔が平均値±１０％のバラツキを有する准規則性までを含むものとする。なお、間隔は、極大凸部領域Ｇｔを定義する凸部領域４０２の外接円の中心間の距離、或いは極大凹部領域Ｓｈを定義する凹部領域５０２の外接円の中心間の距離である。共に、最近接する極大領域の外接円の中心間の距離である。
【０１４４】
准規則性と完全規則性のいずれを採用すべきかは、用途により異なるので限定されない。しかしながら、ファセットの会合規則性を向上させる観点から、極大領域の配列は、完全規則性に近い程好ましく、完全規則性であることが最も好ましい
【０１４５】
極大領域の配置の規則性としては、例えば、極大領域が格子配列されている場合が挙げられる。格子配列とは、格子構造の格子の位置（以下、格子点位置と呼ぶ）或いは、格子の辺の位置（以下、格子辺位置と呼ぶ）に極大領域が配置されていることを言う。なお、極大凸部領域Ｇｔの位置は、極大凸部領域Ｇｔを定義する凸部領域４０２の外接円の中心により定められる。極大凹部領域Ｓｈの位置は、極大凹部領域Ｓｈを定義する凹部領域５０２の外接円の中心により定められる。極大領域の格子配列は、格子点位置に極大領域が配置される場合がより好ましい。この場合、極大領域は互いに独立する。すなわち、下地層６０の成長起点を、規則的に離散的に配置可能となる。よって、下地層６０の核生成を、極大領域により規則的に制御し、続く下地層６０の成長を、凹凸構造のガイドライン効果にて制御する。このため、一般領域の中央近傍にてファセットが会合しやすくなる。よって、下地層６０のファセットが会合するまでに成長可能な大きさが、より大きくなる。以上から、比（Ｄ／ＴＤＤ）を大きく、そして下地層６０の平滑性を良好にしやすい。よって、リーク電流を抑制し発光波長分布を小さくした状態で、結晶品位を高める効果がより顕著となる。同様の理由から、以下の格子配列の説明においても、極大領域の格子配列は、格子点位置に極大領域が配置される場合がより好ましい。
【０１４６】
特に、極大領域の格子配列は、回転対称な格子配列であるとよい。この場合、極大領域を起点として成長する下地層のファセットが、極大領域により囲まれる一般領域の中央近傍にて会合しやすくなる。このため、比（ＴｅｘＤ／ＴＤＤ）を容易に大きく調整可能となり、上記効果を発現しやすい。回転対称としては、２、３、４、５、６或いは８回対称である。そして、回転対称とは、完全回転対称性から±１０％の変動を許容できる。極大領域の格子配列は、公知一般の、平面内を有限種類の平面図形（タイル）にて隙間なく埋めるタイリング（平面敷詰め）を参考に設計できる。この際に、格子配列の回転対象次数が、２、３、４、５、６或いは８になるようにする。
【０１４７】
完全回転対称性から±１０％の変動について説明する。ｎ回対称の格子配列であれば、３６０°／ｎの回転で配列が一致する場合が、完全回転対称性の格子配列である。一方で、３６０°／ｎ回転させた状態で、格子配列の格子の各辺や交点の位置を±１０％の範囲で調整し、一致した場合が准回転対称性のある格子配列である。准回転対称性と完全回転対称性のいずれを採用すべきかは、用途により異なるので限定されない。しかしながら、ファセットの会合規則性を向上させる観点から、極大領域の配列は、完全回転対称性に近い程好ましく、完全回転対称性であることが最も好ましい。
【０１４８】
極大領域の格子配列に関し、格子は０、３、４、５及び６からなる群から選択される１以上の分岐数（ｎ）により構成されることが好ましい。このような分岐数（ｎ）を満たすことで、極大領域を起点として成長する下地層のファセットが、極大領域により囲まれる一般領域の中央近傍にて会合しやすくなる。すなわち、会合するまでに成長可能な下地層を、より大きくできる。このため、比（Ｄ／ＴＤＤ）を大きく、そして下地層の平滑性を良好にしやすい。よって、リーク電流を抑制し発光波長分布を小さくした状態で、結晶品位を高める効果がより顕著となる。
【０１４９】
分岐数（ｎ）とは、極大領域の格子配列の格子において、格子の一つの交点で交わる辺の本数ｎである。分岐数（ｎ）が０の場合、格子は分岐しない。換言すれば、互いに交わることがない。即ち、分岐数（ｎ）が０の場合は、ラインアンドスペース格子状に極大領域は配列するといえる。図１０〜図１２は、本実施の形態に係る極大領域の格子配列における分岐を示す模式図である。極大領域の格子配列は、図１０〜図１２に示された例に限定されない。上述したように、分岐数（ｎ）が、０、３、４、５及び６からなる群から選択される１以上の分岐数（ｎ）となるように、タイリングを参考に設計できる。図１０Ａ〜図１０Ｇは、分岐数（ｎ）が３の場合を、図１１Ａは、分岐数（ｎ）が４の場合を、図１１Ｂは、分岐数（ｎ）が５の場合を、図１１Ｃは分岐数が６の場合を示している。
【０１５０】
極大領域の格子配列は、図１０及び図１１に例示した単一の分岐数（ｎ）で構成されても、図１２に示すように、複数の分岐数（ｎ）により格子配列が構成されてもよい。なお、図１２Ａ〜図１２Ｃは、分岐数（ｎ）が３と４の場合を、図１２Ｄ及び図１２Ｅは、分岐数（ｎ）が３と６の場合を、図１２Ｆは、分岐数（ｎ）が３、４、６の場合を示している。
【０１５１】
極大領域の格子配列は、単一の分岐数（ｎ）のみにより構成されるか（図１０及び図１１参照）、或いは、分岐数（ｎ）が３と４、３と６、又は、３と４と６により構成されると、極大領域の配列に関し、幾何学的な対称性が向上する。すなわち、幾何学的な対称性のある配置に、下地層６０の成長起点を設置できる。このため、下地層６０の核は、幾何学的対称性を有し配置される。そして、極大領域から優先的に核は成長する。この時に、凹凸構造によるガイドライン効果が強く発揮される。よって、成長する下地層６０のファセットの会合の精度が向上する。比（Ｄ／ＴＤＤ）を大きく、そして下地層の平滑性を良好にしやすい。よって、リーク電流を抑制し発光波長分布を小さくした状態で、結晶品位を高める効果がより顕著となる。この観点から、上記例示した中で、分岐数（ｎ）が３の場合が、最も好ましい。この場合、ＧａＮ系半導体に対し、光取り出し効率を向上可能な基板に対し、下地層の平滑性を維持し、結晶品位を向上させる効果が、顕著となる。
【０１５２】
極大領域の格子配列が、次のような格子配列であると、当該極大領域を成長起点とした下地層６０の成長が良好となり、凹凸構造によるガイドライン効果が高まり、上述した効果がより顕著に発揮される。極大領域の格子配列の例として、正三角格子構造、正四方格子構造、正六方格子構造、斜方格子（菱形格子）構造、矩形格子構造、歪斜格子構造、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子構造、及び、互いに平行なライン状格子構造が挙げられる。特に、下地層６０のファセットの会合規則性を向上させ、転位配置を制御し、比（Ｄ／ＴＤＤ）を調整する観点から、正三角格子構造、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子構造、或いは、ライン状格子構造がより好ましい。中でも、正三角格子構造、或いは、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子構造に関し、格子点位置に極大領域が配置される場合が最も好ましい。この場合、ＧａＮ系半導体に対し、光取り出し効率を向上可能な基板に対し、下地層の平滑性を維持し、結晶品位を向上させる効果が、顕著となる。
【０１５３】
図１３〜図１８は、本実施の形態に係る半導体発光素子における極大領域の格子配列を示す模式図である。図１３には、正三角格子構造の格子点及び正六角格子構造の格子点位置を、図１４には、正四方格子構造の格子点位置を、図１５には、菱形格子構造の格子点位置を、図１６には、矩形格子構造の格子点位置を、図１７には、歪斜格子構造の格子点位置を、図１８には、正六角形構造の単位格子が互いに辺としてのみ重なり最密充填した格子構造の格子点位置を、それぞれ示している。図１３〜図１８において、黒丸が極大領域の位置を示しているが、一般領域は示していない。すなわち、黒丸の位置に極大領域が配置され、それ以外の部分は一般領域の凹凸構造となる。また、極大領域及び一般領域の大きさも反映させていない。また、格子辺位置は、例示した格子点位置の格子線でつないだ際の当該線上である。
【０１５４】
本実施の形態に係る第２の半導体発光素子２００においては、比（ＰａｔＤ／ＴＤＤ）と比（ＴｅｘＤ／ＴＤＤ）とを同時に満たすと最も好ましい。第１の半導体発光素子１００は、第２の半導体発光素子２００より基板７０を除くことで、容易に製造できる。このとき、テクスチャ１１０とパタン２１０とのＸＹ面内における位置関係は、相関係数０．８以上１．０以下であるとよい。一方で、各凸部や凹部の関係は、体積変化率において、５０％以上１００％以下であるとよい。
【０１５５】
＜凹凸構造の形状＞
凹凸構造の一般領域の配列や形状について説明する。
【０１５６】
（配列）
一般領域に含まれる凹凸構造の配列は、ドット状の場合は凸部の頂点の位置にて表現する。ホール状の場合は凹部の開口中心の位置にて表現する。配列は、上記説明した比（Ｄ／ＴＤＤ）を満たせば特に限定されない。例えば、不規則な配列から規則的な配列を採用できる。特に、規則的な配列が好ましい。「規則的」については、上記極大領域にて説明した通りである。この場合、一般領域の大きさの均等性が増して、且つ、一般領域の分散度が向上する。そして、下地層６０の成長が阻害される。換言すれば、極大領域を起点として下地層６０を成長させ、下地層６０のファセットを一般領域の中央近傍にて会合させやすくなる。よって、比（Ｄ／ＴＤＤ）を大きく、そして下地層の平滑性を良好にしやすい。よって、リーク電流を抑制し発光波長分布を小さくした状態で、結晶品位を高める効果がより顕著となる。この観点から、一般領域の配列は格子配列であるとよい。格子配列としては、上記説明した極大領域の格子配列を採用できる。特に、正三角格子構造がもっともよい。極大領域の配列と一般領域の配列は、同様でも異なっていてもよい。中でも一般領域の格子配列が正三角格子構造であって、極大領域の格子配列が正三角格子構造又は正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子構造である場合が最もよい。この場合、極大領域を起点とした下地層の成長速度と、一般領域より成長する下地層６０の成長速度と、の差が、もっとも大きくなる。よって、会合するまでに成長可能な下地層６０の大きさは大きくなり、比（Ｄ／ＴＤＤ）を大きく、そして下地層６０の平滑性を良好にしやすい。よって、リーク電流を抑制し発光波長分布を小さくした状態で、結晶品位を高める効果がより顕著となる。なお、一般領域の格子配列である、正三角格子構造により作られる正六方格子構造の方向と、極大領域の格子配列である正三角格子構造により作られる正六方格子構造の方向又は正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子構造の方向は、同一でも異なっていてもよい。
【０１５７】
（ピッチ）
ドット状の場合は、最近接する凸部の頂点間距離がピッチである。ホール状の場合は、最近接する凹部の開口中心間距離がピッチである。ピッチは、上記説明した比（Ｄ／ＴＤＤ）を満たせば特に限定されない。しかしながら、比（Ｄ／ＴＤＤ）及び極大領域を、上記説明した範囲にする観点から、ピッチは、１００ｎｍ以上２０００ｎｍ未満であるとよい。特に、１９００ｎｍ未満であることで、極大領域の効果が高まり、リーク電流を抑制し発光波長分布を小さくした状態で、結晶品を高める効果がより顕著となる。光取り出し効率ＬＥＥとの兼ね合いも考慮すれば、６５０ｎｍ以上２０００ｎｍ未満がより好ましく、８５０ｎｍ以上１８５０ｎｍ以下が最も好ましい。
【０１５８】
（高さ又は深さ）
ドット状の場合は、凸部の高さとして、ホール状の場合は、凹部の深さとして定義される。これらの高さ又は深さは、最大深度である。高さ又は深さは、上記説明した比（Ｄ／ＴＤＤ）及び極大領域の効果を発揮する観点から、２５００ｎｍ以下であるとよい。特に、２０００ｎｍ以下であると、上記説明した、極大領域を成長起点とした下地層６０の成長を実現できるため好ましい。特に、これらの成長起点から成長する下地層６０のファセットが、ファセット同士の会合前に終端し、転位が生成することを抑制する観点から、１５００ｎｍ以下がより好ましく、１３００ｎｍ以下が更に好ましい。なお、最も好ましくは、１２００ｎｍ以下であり、これにより、極大領域を、最大限に成長起点として機能させることができる。
【０１５９】
（凸部の底部輪郭）
凸部の底部輪郭の形状は、円、四角形又は六角形が好ましい。円は、内接円径／外接円径であらわされる真円度が０．７以上１以下の円である。また、四角形と六角形の角部は、曲率半径が０超の角部である。このような形状により、一般領域における下地層の成長速度が減少する。よって、極大凹部領域Ｓｈが成長起点として機能するので、上述した効果が顕著に発揮される。なお、最も好ましくは、真円度が０．７以上１未満の円又は曲率半径０超の角部である六角形である。特に、基板７０のパタン２１０に関し、凸部２１２の底部輪郭が上述した範囲であるとよい。この場合、極大凹部領域Ｓｈに対する下地層６０の成長速度と、一般領域の凹部２１１に対する下地層の成長速度との差が最も大きくなる。即ち、極大凹部領域Ｓｈを起点として下地層６０を成膜し、下地層６０の成長は極大凹部領域Ｓｈを含むパタン２１０によるガイドライン効果にて制御される。よって、一般領域の中央近傍にて下地層のファセットが会合しやすくなる。ゆえに、上記説明した比（Ｄ／ＴＤＤ）及び極大領域の効果を効果的に発揮できる。
【０１６０】
（デューティ）
ドット状の場合は、凸部の底部輪郭に対する外接円の径を、ピッチにて除した値である。ホール状の場合は、凹部の開口径をピッチにて除した値である。デューティは、上記説明した比（Ｄ／ＴＤＤ）を満たせば特に限定されない。しかしながら、比（Ｄ／ＴＤＤ）及び極大領域を、上記説明した範囲にする観点から、デューティは、０．７５以上１．０以下であるとよい。特に、０．８０以上であることで、極大領域の効果が高まり、リーク電流を抑制し発光波長分布を小さくした状態で、結晶品を高める効果がより顕著となる。下地層６０の初期の核成長性をより制御し、これらの効果を最も発現する観点から、０．８５以上が最も好ましい。なお、最大値は１である。この場合、例えば、一般領域が正六方配列した場合、凸部の底部輪郭形状は、六角形になる。この場合、六角形の角部は丸みを帯びた、曲率半径が０超の角部となる。特に、基板７０のドット状のパタン２１０に関し、デューティが上述した範囲であるとよい。この場合、極大凹部領域Ｓｈに対する下地層６０の成長速度と、一般領域の凹部２１１に対する下地層６０の成長速度との差が最も大きくなる。即ち、極大凹部領域Ｓｈを起点として下地層６０を成膜し、下地層６０の成長は極大凹部領域Ｓｈを含むパタン２１０によるガイドライン効果にて制御される。よって、一般領域の中央近傍にて下地層のファセットが会合しやすくなる。ゆえに、上記説明した比（Ｄ／ＴＤＤ）及び極大領域の効果を効果的に発揮できる。
【０１６１】
（頂部形状）
頂部の平坦面の大きさは、頂部の平坦面に対する外接円の径として定義される。当該平坦面の大きさは２００ｎｍ以下であるとよい。２００ｎｍ以下であることで、上記説明した、極大領域を成長起点とした下地層６０の成長を実現できるためである。特に、これらの成長起点から成長する下地層６０のファセットが、ファセット同士の会合前に終端し、転位が生成することを抑制する観点から、１５０ｎｍ以下がより好ましく、８０ｎｍ以下が更に好ましい。なお、最も好ましくは、曲率半径が０超の角部であることである。これにより、一般領域を起点とした下地層６０の成長を限りなく抑制し、極大凹部領域Ｓｈを、最大限に成長起点として機能させることができる。
【０１６２】
＜一般領域と極大領域との関係＞
一般領域の凹凸構造のピッチＰと、極大領域の間隔Ｄと、はピッチＰ＜間隔Ｄを満たす。この関係を満たすことで、極大領域と一般領域と、の下地層の成長に対する差が明確になる。すなわち、極大領域における下地層の成長速度は増加し、一般領域におけるそれは低下する。よって、極大領域が下地層の成長起点となり、上記効果が発現する。この観点から、２×ピッチＰ≦間隔Ｄがより好ましい。なお、３×ピッチＰ≦間隔Ｄであれば、成長起点である極大領域より成長する下地層が、ファセットの会合をするまでに成長できる大きさが十二分に大きくなる。よって、一般領域の中央近傍にてファセットの会合が実現しやすい。このため、比（Ｄ／ＴＤＤ）を大きく、そして下地層の平滑性を良好にしやすい。よって、リーク電流を抑制し発光波長分布を小さくした状態で、結晶品位を高める効果がより顕著となる。なお、上限値は、上記説明した極大領域の割合（Ｎｇｔ／Ｎｃｃ又はＮｓｈ／Ｎｃｖ）を満たす範囲で決定される。
【０１６３】
一般領域の配列と極大領域の配列との関係は特に制限されない。中でも、上記例示した極大領域の配列の場合、一般領域の格子配列は、正三角格子構造、正四方格子構造又はラインアンドスペース格子構造が好ましい。これにより、一般領域における下地層６０の成長を抑止し、相対的に、極大領域における下地層６０の成長速度が速まるためである。これにより、転位の配置精度が向上し、上記比（Ｄ／ＴＤＤ）を調整できる。最も好ましくは、正三角格子構造である。この場合、一般領域における下地層６０の成長速度を限りなく小さくできるので、比（Ｄ／ＴＤＤ）を容易に大きくできる。
【０１６４】
基本配列として格子配列を定めて、当該基本配列から所定の規則に則り格子点を間引き、残存した格子点位置に一般領域の凹凸構造を配置し、間引かれた格子点位置に極大領域を配置することができる。基本配列としては、上述した極大領域の格子構造を採用できる。中でも、正三角格子構造が最もよい。
【０１６５】
例えば、三角格子構造又は四方格子構造の基本配列に対し、格子点位置を、規則的に省くことができる。この規則的な格子点の省き方は、上述した極大領域の格子配列である。残存した格子点位置に、一般領域の凸部又は凹部が配置される。図１０〜図１８を参照し説明した極大領域の格子配列は、基本配列の格子構造から格子点を間引く際の、間引く規則性を表現していると言い換えることもできる。例えば、正三角格子構造を基本配列とする。そして、図１０〜図１８を参照し説明した極大領域の格子配列にのっとり、基本配列の格子点を間引く。残存した基本配列の格子点位置に、パタン２１０を構成する複数の凸部２１２が配置される。そして、間引かれた部分が、極大凹部領域Ｓｈとなる。
【０１６６】
図１９〜図２３は、本実施の形態に係る一般領域の凹凸構造と極大領域の配置される格子配列を示す模式図である。なお、図１９〜図２３は、配置する場所（配列）を示すものであり、一般領域の凹凸構造及び極大領域の大きさは反映させていない。図１９〜図２３において、白丸が一般領域の凹凸構造の配置される位置を示す。黒丸の位置は、極大領域が配置位置である。言い換えると、白丸の位置は、間引かれた後に残存した、基本配列の格子構造の格子点位置である。黒丸の位置は、基本配列から格子点を間引く際の、間引く位置である。第１の半導体発光素子１００の場合、白丸の位置に、下地層６０のテクスチャ１１０の凹部１１２が配置され、黒丸の位置に極大凸部領域Ｇｔが配置されるとよい。本実施の形態に係る第２の半導体発光素子２００の場合、白丸の位置に、基板７０のパタン２１０の凸部２１２が配置され、黒丸の位置に極大凹部領域Ｓｈが配置されるとよい。
【０１６７】
図１９Ａ〜図１９Ｄは、基本配列が正三角格子構造であり、間引く規則性が、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子構造の格子点位置である場合であって、且つ、基本配列の６つの正三角の集合である六角形の方向と、間引かれる格子構造の六角形の方向が同じ場合を示す。図１９Ａ〜図１９Ｄは、間引く点の密度が異なる。間引く密度の高い順番に、図１９Ｄ、図１９Ａ、図１９Ｂ、図１９Ｃである。すなわち、図１９Ｄ、図１９Ａ、図１９Ｂ、図１９Ｃの順番に、極大領域の密度が小さくなる。
【０１６８】
図２０は、基本配列が正三角格子構造であり、間引く規則性が、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子構造の格子点位置であって、且つ、基本配列の６つの正三角の集合である六角形の方向と、間引かれる格子構造の六角形の方向が異なる場合を示す。図２０に示した極大領域と一般領域の凹凸構造の配置についても、図１９に示すように極大領域の密度を調整できる（不図示）。
【０１６９】
図２１は、基本配列が正三角格子構造であり、間引く規則性が、正三角格子構造の格子点位置である場合であって、且つ、基本配列の６つの正三角の集合である六角形の方向と、間引かれる格子構造の６つの正三角形の集合により作られる正六角形の方向が異なる場合を示す。図２１に示した極大領域と一般領域の凹凸構造の配置についても、図１９に示すように極大領域の密度を調整できる（不図示）。また、図１９に示したように、基本配列の方向と間引かれる格子点の方向と、を同じにすることもできる。より具体的には、基本配列の６つの正三角の集合である六角形の方向と、間引かれる格子構造の６つの正三角形の集合により作られる正六角形の方向が同じであってもよい。
【０１７０】
図２２Ａ及び図２２Ｂは、基本配列が正三角格子構造であって、間引かれる規則性が、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子構造の格子辺位置の場合である。図２２Ａ及び図２２Ｂは、間引く点の密度が異なる。図２２Ｂの方が、高い密度で格子点を間引いている。
【０１７１】
図２３Ａ及び図２３Ｂは、基本配列が正三角格子構造であって、間引く規則性が、ラインアンドスペース格子構造の格子辺位置である場合である。図２３Ａと図２３Ｂと、では間引く格子点の密度が異なる。図２３Ｂの方が、高い密度で間引いている。図２３Ｂは、間引かれる格子点近傍における、基本配列の正三角格子構造の格子間距離の変化が大きい。より具体的には、間引かれる格子点近傍では、基本配列の格子間距離が狭くなっている。
【０１７２】
中でも、図１９〜図２１に示した極大領域と一般領域の関係を満たす凹凸構造の場合、極大領域の幾何学的な対称性が向上し、同時に、極大領域は一般領域の凹凸構造により離間される状態となる。このため、極大領域を起点として成長する下地層は、一般領域の中央近傍にてファセットの会合を実現しやすくなる。このため、比（Ｄ／ＴＤＤ）を大きく、そして下地層の平滑性を良好にしやすい。よって、リーク電流を抑制し発光波長分布を小さくした状態で、結晶品位を高める効果がより顕著となる。
【０１７３】
＜転位密度ＴＤＤ＞
本実施の形態における転位密度は、貫通転位密度ＴＤＤである。即ち、発光層３０を貫通する転位の密度であり、そのディメンジョンは（／ｃｍ２）である。転位密度は、断面透過型電子顕微鏡観察により測定可能である。この場合、測定領域が小さくなり、バラつきが大きくなることから、５点の相加平均値を採用する。
【０１７４】
＜結晶品位＞
本実施の形態において、結晶品位は、Ｘ線ロッキングカーブの半値幅（ＸＲＣ−ＦＷＨＭ）として定量できる。ＸＲＣ−ＦＷＨＭとしては、ＧａＮ（１０２）に対する値として、４００ａｒｃｓｅｃ以下であるとよい。これにより、結晶性が改善する傾向にある。特に、３５０ａｒｃｓｅｃ以下であると、半導体発光素子の出力（Ｌｉｇｈｔ  Ｏｕｔｐｕｔ  Ｐｏｗｅｒ：ＬＯＰ、μＷ）が改善しやすい。この観点から、本実施の形態においては、３５０ａｒｃｓｅｃ以下が高い結晶品位と考える。一般的に、２８０ａｒｃｓｅｃ程度を境に、下地層６０の表面ラフネスが増大するが、比（Ｄ／ＴＤＤ）を満たすことで、このような限りなく小さなＸＲＣ−ＦＷＨＭを実現することもできる。
【０１７５】
比（Ｄ／ＴＤＤ）が不適な状態で、転位密度ＴＤＤを減少させて、ＸＲＣ−ＦＷＨＭを小さくしていくと、下地層６０の第１主面６０ａの表面ラフネスが増大する。この表面ラフネスは、ディメンジョンがｎｍで、原子間力顕微鏡（ＡＦＭ）を使用し二乗平均粗さＲＭＳとして定量できる。この場合、測定領域は２００μｍ×２００μｍである。下地層６０を成膜した後の、下地層６０の第１主面６０ａに対する表面ラフネスＲＭＳは、１５ｎｍ以下である。この範囲を満たすことで、上述した、発光波長分布を良好にし、リーク電流を抑制する効果が得られる。特に、１０ｎｍ以下であると、発光波長分布がより狭まるため好ましい。
【０１７６】
結晶品位を高めることで下地層６０がラフネスを有し、これによりリーク電流が大きくなると同時に、発光波長分布も広がるという問題がある。リーク電流が大きくなることで、半導体発光素子の量子効率は大きく低下する。この観点から、０．０１ｍＡ以下を、良好なリーク電流域としてとらえている。また、発光波長分布については、基板の大きさにもよるが、１５ｎｍ以下であることで、発光効率のバラツキが小さくなるので、良好と考えている。なお、発光波長分布は、１０ｎｍ以下、５ｎｍ以下、３ｎｍ以下と小さい程よく、このような更に好適な発光波長分布でさえも、本願の技術を適用することで、実現可能と考えられる。
【０１７７】
以上説明したように、本実施の形態に係る第１の半導体発光素子１００によれば、下地層６０のテクスチャ１１０の凸部１１１の構造を所定条件にするとともに、テクスチャ１１０の密度（ＴｅｘＤ）と転位密度（ＴＤＤ）との比率を所定範囲に制御することにより、光取り出し効率ＬＥＥを改善しつつ、転位密度を減少させ、結晶品位が改善して、高い発光効率を実現でき、且つ、結晶性を高めた場合であっても下地層６０の荒れを抑制して、リーク電流を抑制し、発光波長分布を改善できる。
【０１７８】
また、本実施の形態に係る第２の半導体発光素子２００において、基板７０のパタン２１０の凹部２１１の構造を所定条件にするとともに、パタン２１０の密度（ＰａｔＤ）と転位密度（ＴＤＤ）との比率を所定範囲に制御することにより、光取り出し効率ＬＥＥを改善しつつ、転位密度を減少させ、結晶品位が改善して、高い発光効率を実現でき、且つ、結晶性を高めた場合であっても下地層６０の荒れを抑制して、リーク電流を抑制し、発光波長分布を改善できる。
【０１７９】
＜半導体発光素子の製造方法＞
本実施の形態に係る第２の半導体発光素子２００は、以下のようにして製造される。まず、基板７０を用意する。基板７０は上述の通り、第１主面側にパタン２１０を有する。
【０１８０】
次に、基板７０の第１主面側に窒化物半導体を成長させて下地層６０を形成し、下地層６０の基板７０とは反対側、即ち第１主面６０ａ側に窒化物半導体を成長させて第２導電型の第２半導体層２０を形成する。更に、第２半導体層２０の下地層６０とは反対側に窒化物半導体を成長させて発光層３０を形成し、発光層３０の第２半導体層２０とは反対側に窒化物半導体を成長させて第２導電型とは異なる第１導電型の第１半導体層１０を形成して、第２の半導体発光素子２００を得る。
【０１８１】
また、第２の半導体発光素子から基板７０をリフトオフし、第１の半導体発光素子１００を得る。
【０１８２】
第２の半導体発光素子２００からの基板７０のリフトオフは、例えば、レーザリフトオフ又はウェットリフトオフを採用できる。第２の半導体発光素子２００はパタン２１０を腑形した基板７０を製造し、基板７０に対して下地層６０から積層構造体１０ｓを順次成膜することで、製造される。以下、具体的に説明する。
【０１８３】
まず、下地層６０を成膜するための基板７０を準備する。基板７０の種類については既に説明した。
【０１８４】
次に、基板７０を微細加工し、パタン２１０を腑形する。ここではサファイア基板を代表して説明する。Ｃ面のサファイア基板を、例えば、硫酸と過酸化水素水の混合液（ＳＰＭ液）にて洗浄し、クリーニングする。一方で、所望のパタン２１０の、即ち、図９に示す、凸部２１２及び極大凹部領域Ｓｈの位置に、それぞれ凹部と大きな凸部とが配置されたパタンシートを準備する。例えば、ガラスのマザーロールに対して熱リソグラフィ法を適用してパタンを形成し、当該マザーロールから光ナノインプリント法により、パタンシートを製造できる。パタンシートからパタンシートを転写形成してもよい。
【０１８５】
パタンシートに対して、無機又は有機無機ハイブリッドの第１レジストを充填する。例えば、有機金属や金属アルコキシド等をレジストに含有できる。また、充填とは、パタンシートのパタンが平坦化される前の状態であり、第１レジストを塗布した後であっても、パタンの一部が露出している状態である。
【０１８６】
次に、第１レジスト充填パタンシートに対して、有機レジストである第２レジストを塗布する。ここでは、平坦化するように成膜する。第１レジスト及び第２レジストの製膜されたパタンシートを、２層レジストシートと呼ぶ。有機レジストは、ネガ型でもポジ型でもよく、少なくも紫外線にて硬化作用が発現するラジカル重合システム又は化学増幅システムを含むと好ましい。レジストに、フェノールノボラック、クレゾールノボラック、アクリル変性エポキシノボラック、メタクリル変性エポキシノボラック、アダマンタン、フルオレン、カルバゾール、ポリビニルカルバゾール、ポリｐヒドロキシスチレン等を含むと、基板の加工性が向上するため好ましい。特に、オリゴマー又はポリマー、モノマー及び重合開始剤を含む混合物とすると、塗布したレジストの薄膜状態を維持する機能が向上するため望ましい。
【０１８７】
２層レジストシートを、サファイア基板に貼り合わせる。貼り合わせた後に、光や熱によりレジストを安定化させ、その後、パタンシートを取り除く。または、パタンシートを取り除いた後に、光や熱によりレジストを安定化させる。
【０１８８】
以上の操作により、サファイア基板の主面上に第２レジストと第１レジストを転写付与できる。レジストの表面にはパタンシートの反転構造が転写されている。即ち、連続した凹部により離間される複数の凸部と大きな凹部とがレジストの表面に形成されている。
【０１８９】
続いて、サファイア基板をドライエッチングにより、加工する。例えば、酸素ガスを利用して第２レジスト層を加工し、続いて、塩素系ガス（Ｃｌ２、ＢＣｌ３等）を利用して、サファイアを加工できる。ドライエッチングの条件により、基板７０のパタン２１０の凸部２１２の大きさや形状及び極大凹部領域Ｓｈを形成できる（図４及び図９参照）。極大凹部領域Ｓｈの大きさについては、パタンシートのパタンにより決定できる。また、パタン２１０の凸部２１２の大きさ及び形状は、パタンシートに充填する第１レジスト層の量、及び第２レジスト層の厚みによっても制御できる。
【０１９０】
最後に、ＳＰＭ液により加工されたサファイア基板をクリーニングし、基板７０を得る。
【０１９１】
このようにして得られた基板（賦形されたサファイア基板）７０に対して下地層６０を成膜する。
【０１９２】
ここで、特にＣＶＤ成膜プロファイルの、Ｖ／ＩＩＩ比、温度及びガス流量を変数として、転位を配置する箇所を検討し、最適化できる。この操作により、比（Ｄ／ＴＤＤ）を上記範囲に調整することができる。特に、下地層６０の成長方向をＸＹＺ軸の空間に対して変化させることで、転位を配置する箇所と転位密度を制御できる。
【０１９３】
下地層６０に視点を移すと、基板７０の極大凹部領域Ｓｈが、下地層６０の極大凸部領域Ｇｔに相当する。即ち、基板７０の極大凹部領域Ｓｈを下地層６０の成長起点とし、ファセットをＸＹ面内にて大きく成長させることで、転位が分散する。下地層６０の歪が面として緩和し、下地層６０の第１主面６０ａが隆起して、荒れることを抑制しやすいといえる。即ち、より結晶性を高めることが可能となる。よって、リーク電流を抑制し発光波長分布を小さくした状態で、結晶品位を高めることが可能となる。
【０１９４】
積層構造体１０ｓの成膜に代表される、以降の工程については、公知一般のＬＥＤの成膜方法を、そのまま取り入れることができる。
【０１９５】
以上説明したように、本実施の形態に係る半導体発光素子の製造方法によれば、基板７０のパタン２１０の凹部２１１の構造を所定条件にするとともに、パタン２１０の密度（ＰａｔＤ）と転位密度（ＴＤＤ）との比率を所定範囲に制御することにより、光取り出し効率ＬＥＥを改善しつつ、転位密度を減少させ、結晶品位が改善して、高い発光効率を実現でき、且つ、結晶性を高めた場合であっても下地層６０の荒れを抑制して、リーク電流を抑制し、発光波長分布を改善できる。
【実施例】
【０１９６】
以下、本発明の効果を明確にするために実施した実施例により本発明を詳細に説明する。なお、本発明は、以下の実施例によって何ら限定されるものではない。
【０１９７】
腑形基板を作製し、当該腑形基板にＣＶＤ成膜を行い、下地層を形成した。その後、積層構造体を成膜し、電極を形成し、ＬＥＤとした。以下、詳細に説明する。
【０１９８】
まず、腑形基板を作製した。腑形基板のテクスチャは、２層レジストシートを使用して作成した。２層レジストシートについては後述する。４インチの片面鏡面のＣ面のサファイア基板を準備し、洗浄した。続いて、サファイア基板を１２０℃のヒートテーブル上に配置した。次に、２層レジストシートを、１２０℃に加温したラミネートロールを使用して、サファイア基板に貼り合わせた。貼り合わせは、０．２ＭＰａの圧力で、線速５０ｍｍ／秒にて行った。２層レジストシートの貼り合わせられたサファイア基板に対して、サファイア基板越しに紫外線を照射した。紫外線は、波長３６５ｎｍのＵＶ−ＬＥＤ光源より照射されたもので、積算光量が１５００ｍＪ／ｃｍ２になるように設定した。次に、１２０℃に加熱した２枚の並行平板で、２層レジストシートとサファイア基板とを挟み込んだ。挟み込みの圧力は０．１５ＭＰａとし、時間は１０秒とした。続いて、空冷にて室温まで冷却し、２層レジストシートをサファイア基板より、１５ｍｍ／秒の速度で剥離した。以上の操作により、サファイア基板の主面上に、２層レジスト層を転写付与した。レジスト層の表面には凹凸が設けられていた。この凹凸の形状及び配列、２層レジストの層構成、そして以下に記載のドライエッチング条件によりサファイア基板のパタンを制御した。
【０１９９】
２層レジストシートは、貼合操作及び剥離操作で、ウェハ上に加工マスクを転写付与できる成形体である。構成としては、パタンシート、第１レジスト及び第２レジストである。パタンシートは、表面に凹凸を有し、当該凹凸の凹部の内部に、第１レジストが充填される。そして、パタンシートの凹凸と第１レジストとを平坦化するように第２レジストが配置される。
【０２００】
まず、パタンシートを、ロール・ツー・ロールの光ナノインプリント法を適用して、製造した。幅は５００ｍｍ、長さは１８０ｍであった。層構成としては、厚み５０μｍのＰＥＴフィルムの易接着面上に厚み１．４μｍの転写層がある構成であった。転写層の表面には、光ナノインプリント法にて転写された凹凸があった。また、パタンシートの凹凸面に対する水滴の接触角は１４０°〜１５３°の間であった。
【０２０１】
次に、パタンシートの凹凸に対して、第１レジストを、マイクログラビア法にて成膜した。第１レジストは、チタンテトラブトキシドの１０量体であった。第１レジストを、１，１，２，２，３，３，４−ヘプタフルオロシクロペンタン、ハイドロフルオロエーテル（Ｃ４Ｆ９ＯＣＨ３）、アニソール及びプロピレングリコールモノメチルエーテルからなる混合溶剤にとかし、塗布液とした。マイクログラビア法にて塗布する際に、ダイリップの上流側を減圧した。塗布の速度は５ｍ／分とし、吐出量を制御することで、第１レジストの充填量を制御した。塗布後、１２０℃のエアを吹き付け乾燥させ、その後、巻き取り回収した。
【０２０２】
次に、第１レジストの充填されたパタンシートに対して、第２レジストを成膜した。成膜方法は、第１レジストの場合と同様に行った。第２レジストは、アクリロイル基を側鎖に具備するノボラック樹脂であり、表面張力が２５．０ｍＮ／ｍ以下の溶剤にて希釈し、塗布液とした。乾燥は、１０５℃にて行った。乾燥後、ヘーズ（濁度）が１０％以下のＰＥ／ＥＶＡ保護フィルムを貼り合わせ、巻き取り、回収した。第２レジストが、パタンシートのテクスチャ及び第１レジストを平坦化するように成膜できていることを、走査型電子顕微鏡を利用し確認した。
【０２０３】
製造した２層レジストシートを使用して、既に説明したように、サファイア基板の主面上に、第１レジスト及び第２レジストからなる２層レジスト層を転写付与した。次に、レジスト層を加工するエッチングと、サファイアを加工するエッチングとを、同一チャンバ内で連続して行った。レジスト層のエッチングには、酸素ガスを使用した。ここでは、第１レジストが第２レジストのエッチングマスクとして機能し、第２レジストをサファイアの主面が部分的に露出するまでエッチングした。エッチング条件は、処理ガス圧１Ｐａ、処理電力３００Ｗの条件とした。続いて、ＢＣｌ３ガスとＣｌ２ガスとの混合ガスを使用した反応性イオンエッチングを行い、サファイアをエッチングした。ここでは、第２レジストをエッチングマスクとして、サファイアをエッチングした。処理条件としては、ＩＣＰ：１５０Ｗ、ＢＩＡＳ：５０Ｗ、圧力０．２Ｐａとした。
【０２０４】
エッチング加工したサファイア基板を取り出し、硫酸及び過酸化水素水を２：１の重量比にて混合したＳＰＭ溶液にて洗浄した。処理液の温度は、１００℃以上に制御した。
【０２０５】
以上操作を経て、腑形基板を製造した。腑形基板としては、実施例１〜８及び比較例１〜９のために、パタンのピッチＰが３００ｎｍ、５００ｎｍ、７００ｎｍ及び９００ｎｍのものを製造した。いずれのピッチＰの場合であっても、腑形基板のパタンは、複数の凸部が連続した凹部により離間されたドット状であった。また、各凸部の頂部は丸みを帯びていた。
【０２０６】
腑形基板に対して、ＣＶＤ工程を適用し、ＬＥＤを製造した。まず、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の低温成長バッファ層を、２００Å成膜した。次に、アンドープのＧａＮを、１１００〜１２００℃の温度で、Ｖ／ＩＩＩ比を２４０〜２８０の間で、そして、アンモニア流量を１９０ｓｃｃｍ〜２２０ｓｃｃｍの間で成膜した。また、成膜圧力を４００〜６００Ｔｏｒｒから１５０〜２５０Ｔｏｒｒへと、成膜途中で切り替え、下地層の平坦性を向上させた。これらの操作により、転位の量と配置を調整した。この低温成長バッファ層とアンドープのＧａＮが、下地層に相当する。続いて、ｎ型ＧａＮ層として、ＳｉドープのＧａＮを成膜した。続いて、歪吸収層を設けた。その後、発光層として、多重量子井戸の活性層を成膜した。発光層は、井戸層と、アンドープのＩｎＧａＮ及びＳｉドープのＧａＮより構成される障壁層と、から構成した。また、それぞれの膜厚を２５Å及び１３０Åとし、井戸層が６層、障壁層が７層となるように交互に積層した。発光層の上に、エレクトロブロッキング層を含むようにＭｇドープのＡｌＧａＮ、アンドープのＧａＮ、ＭｇドープのＧａＮを積層した。続いて、ＩＴＯを成膜し、エッチング加工した後に電極パッドを取り付けた。
【０２０７】
転位は、透過型電子顕微鏡を使用し断面観察を実施し、測定した。なお、透過型電子顕微鏡の観察倍率は、下地層の凸部又は凹部が、観察像内に１０個観察される倍率とした。データとしては、ｎ＝５で測定し、平均化した。
【０２０８】
パタン２１０の凸部２１２の底部の平均面積（Ｓｄ）及び凹部面積については、走査型電子顕微鏡像から測定し計算した。パタン２１０の凸部２１２の底部の平均面積（Ｓｄ）は、基板７０を下地層６０の第２主面６０ｂ側から観察した場合の、１０点の凸部２１２の底部径から算出した。底部径は、凸部２１２の底部の輪郭に対する外接円の径である。相加平均値を採用した。凹部面積は、凹部底面２１１ａにおいて、凸部２１２の底部の輪郭に外接する外接円の面積として算出した。ここで、底部面積との大小関係を比較し、極大凹部領域に該当しないことを確認して、１０点の相加平均とした。即ち、極大凹部領域に該当しない凹部底面２１１ａにおいて、隣接する複数の凸部２１２の底部の間に仮想的な円を設定し、当該円を徐々に大きくしていく。すると、当該円は凸部２１２の底部の輪郭にぶつかる。いずれの凸部２１２の底部の輪郭の内部に侵入しない範囲で、当該円を大きくしたときの円が外接円であり、その面積が凹部面積である。極大凹部面積は、上記凹部面積の算出において、底部面積よりも大きな凹部面積のあった場合に、記録した。なお、観察は、任意に５００個の凹部底面２１１ａに対して実施した。すなわち、極大凹部領域がなかったという結果は、５００個の任意の凹部底面を観察した際に、発見されなかったことを意味する。
【０２０９】
評価としては、４種類実施した。まず、腑形基板に下地層を成膜し終えた状態で、ＣＶＤチャンバより腑形基板を取り出し、下地層の表面ラフネスを原子間力顕微鏡にて測定した。表面ラフネスが１５ｎｍ以下でれば、良好として判定している。
【０２１０】
次に、Ｘ線ロッキングカーブを取得し、ＧａＮ（１０２）に対する半値幅ＸＲＣ−ＦＷＨＭを取得した。ここでは、３５０ａｒｃｓｅｃ以下を良好と判定している。
【０２１１】
また、基板面内のリーク電流を測定し、０．０１ｍＡ以下を良好とした。
【０２１２】
最後に、発光波長分布を基板面内に渡り取得し、最大波長と最小波長の差を評価した。１５ｎｍ以下を良好と判定している。
【０２１３】
【表１】
2017069463.tif 000003
【０２１４】
結果を表１に記載した。表１は大きく半導体発光素子の情報と評価の情報とに二分される。半導体発光素子の情報としては、腑形基板のパタンの凸部の底部の平均面積Ｓｄ、凹部面積、極大凹部面積（Ｓｈ）及び比Ｄ／ＴＤＤを記載した。
【０２１５】
また、評価の情報としては、下地層の表面ラフネスＲＭＳ、ＧａＮ（１０２）に対する半値幅ＸＲＣ−ＦＷＨＭ（ＦＷＨＭ１０２）、リーク電流、発光波長分布の最大波長と最小波長の差Δλ、及び、総合評価を記載した。
【０２１６】
総合評価は、表面ラフネスが１５ｎｍ以下、ＸＲＣ−ＦＷＨＭが３５０ａｒｃｓｅｃ以下、リーク電流が０．０１ｍＡ以下、且つ、発光波長分布が１５ｎｍ以下の場合を、良好とした。なお、表面ラフネスが１０ｎｍ以下の場合、及びＸＲＣ−ＦＷＨＭが３５０ａｒｃｓｅｃよりも１割以上小さな場合は、最良好として「○＋」を記載した。
【０２１７】
実施例１〜８及び比較例７〜９においては、極大凹部面積（Ｓｈ）＞底部の平均面積Ｓｄを満たす極大凹部領域Ｓｈを配置した。このため、極大凹部面積（Ｓｈ）の欄に、数字の記載がある。一方で、比較例１〜６については、底部の平均面積Ｓｄよりも大きな面積を有する極大凹部領域Ｓｈを配置していなかった。このため、極大凹部面積（Ｓｈ）の欄は、「−」となっている。
【０２１８】
実施例１、３、５、７の基板のパタンは、基本配列として正三角格子構造を採用し、基本配列の格子点位置から規則的に７．４％の格子点を間引いた格子点に対し、凸部を配置した配列であった。間引いた部分には極大凹部領域を設けた。間引き方、すなわち極大凹部領域の格子配列は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子構造の格子点位置とした。実施例２、４、６の基板のパタンは、基本配列として正三角格子構造を採用し、基本配列の格子点から規則的に１６．７％の格子点を間引いた格子点位置に対し、凸部を配置した配列であった。間引いた部分には極大凹部領域を設けた。間引き方、すなわち極大凹部領域の格子配列は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子構造の格子点位置とした。実施例８については、上記説明した間引き方に関し、一度に間引く格子点の数を３以上とした。
【０２１９】
比較例７、８、９より、極大凹部領域Ｓｈを有する場合であっても、比Ｄ／ＴＤＤが小さすぎる場合、結晶性が改善しきれていないことがわかった。より具体的には、比較例７に着目すると、極大凹部領域Ｓｈを有するが、比Ｄ／ＴＤＤは０．２８である。そして、結晶性を表すＧａＮ（１０２）に対する半値幅ＸＲＣ−ＦＷＨＭが４５９から４８１ａｒｃｓｅｃであり、好ましい３５０ａｒｃｓｅｃ以下にほど遠いことがわかった。
【０２２０】
一方で、比較例１〜６を見ると、比（Ｄ／ＴＤＤ）は、比較例６の０．４７から比較例１の１２．８３まで大きく変化していたが、極大凹部領域Ｓｈを有さないため、評価全て不合格となっている。実施例１〜８については、極大凹部領域Ｓｈを有し、比（Ｄ／ＴＤＤ）は０．５９〜９．９０であったが、全ての評価結果が良好であった。このような実施例と比較例との差がでる理由は、次のように考察される。まず、極大凹部領域Ｓｈがあることで、極大凹部領域Ｓｈを起点として下地層の成長が開始される。そして、配置する転位密度ＴＤＤとパタン密度Ｄとの比率が適度であるので、極大凹部領域Ｓｈという成長起点から成長するファセット同士の会合確率が増加する。言い換えれば、成長起点である極大凹部領域Ｓｈより、早い成長速度で、大きなファセットを形成できると考えられる。これは、成長起点が配置されたこと、特に規則的な成長起点が配置されたことと、比（Ｄ／ＴＤＤ）が適度であるためである。よって、転位は効果的に減少し、結晶品が向上するといえる。また、ファセットは大きく成長し、ファセットの会合に規則性が生まれると考えることができるので、下地層の荒れを抑制できる。これにより、リーク電流が低く、発光波長分布が小さい半導体発光素子が実現できたといえる。
【０２２１】
なお、上記観点から、極大凹部面積（Ｓｈ）と比（Ｄ／ＴＤＤ）について、より好まし範囲があると考えることができる。実施例７及び実施例８より、極大凹部面積（Ｓｈ）については、その傾向が僅かに観察された。実施例７においては、極大凹部面積（Ｓｈ）が０．０８２であり、小さ目である。これにより、下地層の初期成長が僅かに乱れている可能性があり、僅かだが下地層の表面ラフネスＲＭＳが大きい。一方で、実施例８は、実施例７とは逆であり、極大凹部面積（Ｓｈ）が３．３９３と大きい。この大きな極大凹部面積（Ｓｈ）によって、成長起点として作用する極大凹部面積（Ｓｈ）の内部にて、ファセットの会合が生じる可能性がある。この結果がＧａＮ（１０２）に対する半値幅ＸＲＣ−ＦＷＨＭの増加につながっていると推定される。以上から、極大凹部面積（Ｓｈ）は、０．０９μｍ２以上がより好適といえる。また、極大凹部面積（Ｓｈ）は、３μｍ２以下がより好適といえる。
【０２２２】
なお、作製した半導体発光素子よりサファイア基板をレーザリフトオフにより除去する検討も行った。基板のパタンと、下地層のテクスチャと、の配列に関する相関係数は０．９４であった。一方で、凹部と凸部の形状という相関については、０．５５であった。これは、レーザリフトオフ時に、パタンと下地層の界面に不良が起こったためである。しかしながら、基板を除去した場合であっても、多少の数値的な範囲の差こそあれ、表１に近しい傾向は観察された。
【０２２３】
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、図面に図示されている大きさや形状等については、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。
【産業上の利用可能性】
【０２２４】
本発明は、例えば、照明、表示装置等に使用される半導体発光素子に好適に適用することが可能である。
【符号の説明】
【０２２５】
１  ＰＳＳ
２、１１１、２１２  凸部
３、１１２、２１１  凹部
４  ファセット
１０  第１半導体層
２０  第２半導体層
３０  発光層
６０  下地層
７０  基板
１００  第１の半導体発光素子
１１０  テクスチャ
２００  第２の半導体発光素子
２１０  パタン
４０１  凸部領域（一般領域）
４０２  凸部領域（極大凸部領域）
５０１  凹部領域（一般領域）
５０２  凹部領域（極大凹部領域）
【図１】
2017069463.tif 000004
【図２】
2017069463.tif 000005
【図３】
2017069463.tif 000006
【図４】
2017069463.tif 000007
【図５】
2017069463.tif 000008
【図６】
2017069463.tif 000009
【図７】
2017069463.tif 000010
【図８】
2017069463.tif 000011
【図９】
2017069463.tif 000012
【図１０】
2017069463.tif 000013
【図１１】
2017069463.tif 000014
【図１２】
2017069463.tif 000015
【図１３】
2017069463.tif 000016
【図１４】
2017069463.tif 000017
【図１５】
2017069463.tif 000018
【図１６】
2017069463.tif 000019
【図１７】
2017069463.tif 000020
【図１８】
2017069463.tif 000021
【図１９】
2017069463.tif 000022
【図２０】
2017069463.tif 000023
【図２１】
2017069463.tif 000024
【図２２】
2017069463.tif 000025
【図２３】
2017069463.tif 000026