(57)【要約】      （修正有）【課題】耐電圧のばらつきを小さくできる積層型電子部品を提供する。【解決手段】内部電極層７と、内部電極層７を両面から挟むように配置されたセラミック層５とを有する電子部品本体を備えている。電子部品本体は、積層方向における断面において、セラミック層５間に、内部電極層７を貫通する鼓形の柱部材９ａを有している。鼓形の柱部材９ａは、積層方向における断面において、側面９ａｓの円弧の直径Ｄが内部電極層７の厚みｔよりも小さい。【選択図】図２
2017175001.tif 000002
【特許請求の範囲】
【請求項１】
内部電極層と、該内部電極層を両面から挟むように配置されたセラミック層とを有する電子部品本体を備えており、該電子部品本体は、積層方向における断面において、前記セラミック層間に、前記内部電極層を貫通する鼓形の柱部材を有していることを特徴とする積層型電子部品。
【請求項２】
前記柱部材は、積層方向における断面において、側面の円弧の直径が前記内部電極層の厚みよりも小さいことを特徴とする請求項１に記載の積層型電子部品。
【請求項３】
前記柱部材は、前記セラミック層との結合部の幅が前記内部電極層の厚みの０．７〜３倍であることを特徴とする請求項１または２に記載の積層型電子部品。
【請求項４】
前記柱部材が、前記電子部品本体内の各層に存在していることを特徴とする請求項１乃至３のうちいずれかに記載の積層型電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型電子部品に関する。
【背景技術】
【０００２】
近年、積層セラミックコンデンサおよび積層型の圧電アクチュエータに代表される積層型電子部品は、電子機器の小型化および高性能化への対応のために、セラミック層および内部電極層の薄層化ならびに多層化への要求がますます高まっている。
【０００３】
このような積層型電子部品では、セラミック層および内部電極層を薄層化するほどに、表面の凹凸が小さくなることから、アンカー効果の低下により層間での剥離現象（以下、デラミネーションという。）が発生しやすいものとなる。
【０００４】
このような課題に対して、以前より、内部電極層を形成するための導電性ペースト中にセラミック粉末を加え、焼成後の内部電極層中に、厚み方向に貫通する柱部材を形成することが提案されている（例えば、特許文献１を参照）。
【０００５】
図３（ａ）は、従来の積層型電子部品の一例を示す斜視図、（ｂ）は、（ａ）におけるＡ−Ａ線断面図であり、（ｃ）は、（ｂ）におけるＡ部を拡大した断面図である。積層型電子部品は、電子部品本体１０１の両端部に外部電極１０３を有している。電子部品本体１０１は、セラミック層１０５と内部電極層１０７とが交互に複数積層されて構成されている。この電子部品本体１０１は、内部電極層１０７と、該内部電極層１０７を両面から挟むように配置されたセラミック層１０５とを有する構成となっている。また、電子部品本体１０１は、積層方向における断面において、セラミック層１０５間に内部電極層１０７を貫通する柱部材１０９を有している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−７７７６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、上記した特許文献１に開示されているような従来の積層型電子部品では、セラミック層１０５および内部電極層１０７を薄層化するにつれて耐電圧のばらつきが大きくなるという問題がある。
【０００８】
従って、本発明は、耐電圧のばらつきを小さくできる積層型電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の積層型電子部品は、内部電極層と、該内部電極層を両面から挟むように配置されたセラミック層とを有する電子部品本体を備えており、該電子部品本体は、積層方向における断面において、前記セラミック層間に、前記内部電極層を貫通する鼓形の柱部材を有している。
【発明の効果】
【００１０】
本発明によれば、耐電圧のばらつきを小さくできる積層型電子部品を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】（ａ）は、本実施形態の積層型電子部品の一例を示す斜視図、（ｂ）は、（ａ）におけるＡ−Ａ線断面図であり、（ｃ）は、（ｂ）におけるＡ部を拡大した断面図である。
【図２】図１（ｃ）の内部電極層内に存在する電気力線の向きを単純化して示す模式図である。
【図３】（ａ）は、従来の積層型電子部品の一例を示す斜視図、（ｂ）は、（ａ）におけるＡ−Ａ線断面図であり、（ｃ）は、（ｂ）におけるＡ部を拡大した断面図である。
【発明を実施するための形態】
【００１２】
図１（ａ）は、本実施形態の積層型電子部品の一例を示す斜視図、（ｂ）は、（ａ）におけるＡ−Ａ線断面図であり、（ｃ）は、（ｂ）におけるＡ部を拡大した断面図である。図２は、図１（ｃ）の内部電極層内に存在する電気力線の向きを単純化して示す模式図である。図２では、内部電極層７内の電気力線の向きをわかりやすくするように、内部電極層７の断面を示す斜線を省略している。
【００１３】
本実施形態の積層型電子部品は、電子部品本体１の両端部に外部電極３を有している。電子部品本体１は、セラミック層５と内部電極層７とが交互に複数積層されて構成されている。言い換えると、この電子部品本体１は、内部電極層７と、この内部電極層７を両面から挟むように配置されたセラミック層５とを有する構成となっている。図１（ｂ）ではセラミック層５と内部電極層７との積層状態を単純化して示しているが、この実施形態の積層型電子部品は、セラミック層５と内部電極層７とが数百層にも及ぶ積層体にも適用されるものである。セラミック層５は結晶粒子と粒界とから構成されている。
【００１４】
本実施形態の積層型電子部品では、電子部品本体１は、積層方向における断面（以下、縦断面）において、セラミック層５間に内部電極層７を厚み方向に貫通する柱部材９を複数有している。そして、この複数の柱部材９の中に鼓状の柱部材９ａが含まれている。なお、電子部品本体１を縦断面視したときの形状が矩形状の柱部材は、図１（ｃ）に示すように、符号９ｂで表している。
【００１５】
このような構成によれば、積層型電子部品を小型化するために、セラミック層５および内部電極層７が薄層化していった場合にも、積層型電子部品の耐電圧のばらつきを小さくすることができる。これにより耐電圧の平均値を上げることができる。
【００１６】
このことは以下のように説明できる。図２に示しているように、柱部材９が鼓形であると、セラミック層５の表面５ａと、その付近における鼓形の柱部材９ａの側面９ａｓとの角度θ１が９０°よりも大きくなる。このため内部電極層７の周囲に存在する電気力線Ｅは、鼓形の柱部材９ａの凹状に湾曲した側面９ａｓに沿った方向からセラミック層５に向くことになる。つまり、電気力線Ｅは、セラミック層５の表面５ａに対して斜めの方向となる。その結果、電界はセラミック層５の表面５ａに対して斜めの向きに印加されることになる。
【００１７】
一方、符号９ｂで表される柱部材９ｂのように、柱部材９の形状が、縦断面視したときに、矩形状（以下、矩形状の柱部材９ｂという場合がある。）である場合には、内部電極層７の周囲に存在する電気力線Ｅは、柱部材９ｂの側面９ｂｓに平行な向きとなる。このため電界はセラミック層５の表面５ａにほぼ垂直な向きに印加されることになる。
【００１８】
両者を比較すると、内部電極層７内の鼓形の柱部材９ａ付近では、電気力線Ｅの向きがセラミック層５の表面５ａに対して斜めの方向になる分だけ、電気力線Ｅはセラミック層
５の表面５ａにほぼ垂直な向きに印加される柱部材９ｂの場合に比べて、セラミック層５に印加される電界強度が低くなる。その結果、電子部品本体１の内部に、鼓形の柱部材９ａが存在する場合には、積層型電子部品の耐電圧が高まると考えられる。
【００１９】
この場合、鼓形の柱部材９ａは、側面９ａｓの円弧Ｓの直径Ｄが内部電極層７の厚みｔよりも小さい方が良い。鼓形の柱部材９ａにおける当該円弧Ｓの直径Ｄが内部電極層７の厚みｔよりも小さいと、セラミック層５の表面５ａ付近における鼓形の柱部材９ａの側面９ａｓとの角度θ１を９０°よりもさらに大きくすることができる。これにより内部電極層７からセラミック層５の表面５ａに向く電気力線Ｅの向きをさらに斜めの方向（低角度）にすることができるため、セラミック層５に印加される局部的な電界強度が低くなり、耐電圧のばらつきがさらに小さくなり、耐電圧をさらに高めることができる。
【００２０】
ここで、鼓形の柱部材９とは、図１（ｃ）に示しているように、内部電極層７の厚み方向の両端であるセラミック層５に近い部分９ａａの幅ｗ１が、柱部材９の厚み方向の中央部９ａｂの幅ｗ２よりも大きい形状であるものとする。この場合、ｗ１／ｗ２比は１．２倍以上であるものとする。鼓形の柱部材９ａのセラミック層５に近い部分９ａａの幅ｗ１が上下端で異なる場合は、ｗ１は短い方を採用する。また、中央部９ａｂの幅ｗ２を測定する位置としては、鼓形の柱部材９ａの長さ（内部電極層７の厚み）を３等分したときに、中央に位置する部分の中で最も短い箇所とする。
【００２１】
ところで、積層型電子部品では、通常、デラミネーションの発生を抑えるという点から、柱部材９は、その数または面積比率が高い方が良いが、一方で、柱部材９の数またはその比率が高いと、静電容量の低下が大きくなる。このため静電容量を高めるという点からは、柱部材９の数またはその比率を制限する方が良い。
【００２２】
そして、電子部品本体１の中に含まれる柱部材９の割合としては、電子部品本体１を縦断面視したときに、単位面積内に見られるセラミック層５の長さをＬとしたときに、柱部材９の幅の総和の割合として、０．１Ｌ〜０．４Ｌであるのが良い。
【００２３】
言い換えると、単位面積内に見られるそれぞれのセラミック層５の長さＬ０の総和の長さをＬ（以下、セラミック層５の長さＬということがある。）としたときに、柱部材９の幅の総和Ｗの割合Ｗ／Ｌが０．１〜０．４である。
【００２４】
ここで、電子部品本体１を縦断面視したときの単位面積内に見られるセラミック層５の長さＬとは、内部電極層７を両面から挟むように配置されている２つのセラミック層５のうちの一方側の長さＬ０を合わせた合計の長さのことである。
【００２５】
つまり、柱部材９を含む２層の内部電極層７と、３層のセラミック層５がを有している場合、セラミック層５の長さＬは、隣接している２つのセラミック層５の長さＬ０を合わせた長さとなる。
【００２６】
一方、柱部材９の幅の総和Ｗは、電子部品本体１を縦断面視したときに、単位面積内に見られる複数の内部電極層７に含まれている鼓形の柱部材９ａの幅ｗ２と矩形状の柱部材９ｂの幅ｗ３とを合わせた合計の幅のことである。なお、図１（ｃ）では、内部電極層７が１層であるため、セラミック層５のうちの一方側の長さＬ０に対応する柱部材９の幅Ｗ０は、１つの鼓形の柱部材９ａの幅ｗ２と、１つの矩形状の柱部材９ｂの幅ｗ３とを合わせた合計の幅となり、Ｗ／Ｌは、（ｗ２＋ｗ３）／Ｌ０となる。
【００２７】
この場合、耐電圧のばらつきを小さくできるという点で、鼓形の柱部材９ａは電子部品本体１内の各層に存在しているのが良い。
【００２８】
このように、積層型電子部品では、耐電圧を向上できるという点で、柱部材９の中に、鼓形の柱部材９ａの占める割合が多いほど良いが、鼓形の柱部材９ａは、図１（ｃ）からわかるように、セラミック層５に近い部分９ａａの幅ｗ１が大きいことから、鼓形の柱部材９ａの割合が多くなると、内部電極層７の有効面積が小さくなり、静電容量の低下を招くおそれがある。このため、鼓形の柱部材９ａの幅ｗ２の総和ｗ２ｔと、鼓形以外の柱部材９ｂの幅ｗ３の総和ｗ３ｔとを合わせた柱部材９の幅の総和Ｗに対して、鼓形の柱部材９ａの幅ｗ２の総和ｗ２ｔが占める割合を特定の範囲に規定するのが良い。例えば、柱部材９の幅の総和Ｗに対する鼓形の柱部材９ａの幅ｗ２の総和ｗ２ｔの割合ｗ２ｔ／Ｗは０．４〜０．６であるのが良い。また、鼓形の柱部材９ａの幅ｗ２の総和ｗ２ｔはセラミック層５の長さＬに対して０．０２０〜０．０４２であるのが良い。
【００２９】
また、鼓形の柱部材９ａとしては、セラミック層５との結合部の幅（この場合、セラミック層５に近い部分９ａａの幅ｗ１に相当）が内部電極層７の厚みｔの０．７〜３倍、特に、静電容量からは０．７〜１．３倍であるのが良い。さらには、鼓形の柱部材９の幅ｗ２および鼓形以外の柱部材９ｂの幅ｗ３は０．４〜１．１μｍであるのが良い。
【００３０】
上記した鼓形の柱部材９ａを含む積層型電子部品としては、セラミック層５の平均厚みが０．３〜３μｍ、特に、０．４〜１．０μｍ、内部電極層７の平均厚みが０．２〜１．５μｍ、特に、０．３〜１．２μｍといった薄型、多層の積層型電子部品に好適なものとなる。
【００３１】
ここで、積層型電子部品内に形成された柱部材９の有無およびその割合は、例えば、以下のような方法を用いて作製された試料から求める。まず、積層型電子部品を研磨して、図１（ｂ）に示すような断面を露出させる。次いで、その試料を塩化第２銅水溶液に浸漬することにより内部電極層７を溶解させて、内部電極層７の部分を除いて空洞化させる。こうして、セラミック層５の断面が露出した試料を得ることができる。
【００３２】
次に、得られた試料を、走査型電子顕微鏡を用いて観察し、写真を撮影する。観察する際の倍率としては、セラミック層５および内部電極層７の厚みにも因るが、例えば、撮影した写真内に内部電極層７が４〜７層見られる、３０００〜７０００倍（面積：約２５μｍ×約２５μｍ）とするのが良い。
【００３３】
このような範囲において、まず、セラミック層５の長さＬを測定する。この場合、柱部材９を含む１層の内部電極層７に対して、隣接している２つのセラミック層５のうちの１層の長さＬ０をそれぞれ測定し、これらを合計してセラミック層５の長さＬを求める。
を測定する。
【００３４】
次に、鼓形の柱部材９ａのセラミック層５に近い部分９ａａの幅ｗ１、柱部材９ａの厚み方向の中央部９ａｂの幅ｗ２とその総和ｗ２ｔ、鼓形以外の柱部材９ｂの幅ｗ３とその総和ｗ３ｔを求める。これらの値から柱部材９の幅の総和Ｗ（ｗ２ｔ＋ｗ３ｔ）を求める。この場合、ｗ１／ｗ２が１．３倍以上であるものを鼓形の柱部材９ａとし、ｗ１／ｗ２が１．２以下であるものを鼓形以外の柱部材９ｂとする。
【００３５】
また、鼓形の柱部材９ａの円弧の直径Ｄを上記の写真から求める。この場合、一つの鼓形の柱部材９ａの側面の左右に形成された２つの凹部に対して、それぞれ内接円を当てはめる。
【００３６】
次いで、その当てはめた円から鼓形の柱部材９ａの側面の円弧の直径Ｄを求める。鼓形の柱部材９ａの円弧の直径Ｄは、一つの鼓形の柱部材９ａについては、その鼓形の柱部材
９ａの左右に形成された２つの円弧の平均値とする。電子部品本体１の内部に存在する鼓形の柱部材９ａについては、電子部品本体１の断面を撮影した写真内に存在する全ての柱部材９ａに対して測定を行い、平均値を求める。
【００３７】
次に、本実施形態の積層型電子部品の製造方法について説明する。本実施形態の積層型電子部品は、セラミックグリーンシートの両表面に、鼓形の柱部材９ａの基礎となる塗膜もしくは模様を形成しておく工程を加える以外は、慣用的な方法を基にして製造することができる。セラミックグリーンシートの両表面に鼓形の柱部材９ａの基礎となる塗膜もしくは模様を形成しておく方法としては、例えば、セラミックグリーンシートの表面をサンドブラストなどにより荒らす方法、セラミックグリーンシートの表面に有機ビヒクルを印刷して、その表面を覆っている有機バインダを溶解させる方法、あるいはセラミックグリーンシートの表面にセラミックペーストを印刷して、その表面に部分的に盛り上り部を形成する方法などを挙げることができる。
【００３８】
ここで、柱部材９ｂは、導体ペースト中に含まれるセラミック粒子がセラミック層５のセラミック粒子と結合することによって形成される。一方、鼓形の柱部材９ａは、上記した鼓形の柱部材９ａの基礎となる塗膜と導体ペースト中に含まれるセラミック粒子とが結合することによって形成される。
【実施例】
【００３９】
以下、積層型電子部品の例としてコンデンサを具体的に作製し、誘電特性の評価を行った。まず、原料粉末として、純度が９９．９％であり、粒度分布の範囲が０．０５〜０．２μｍ、平均粒径（Ｄ５０）が０．０９μｍ、Ｂａ／Ｔｉのモル比が１．００５のチタン酸バリウム粉末を準備した。これに以下の成分を添加して誘電体粉末を調製した。誘電体粉末の組成は、チタン酸バリウム粉末１００モルに対して、Ｖ２Ｏ５粉末を０．０５モル、ＭｇＯ粉末を０．７モル、希土類元素（Ｄｙ２Ｏ３）の酸化物粉末を０．４モル、ＭｎＣＯ３粉末を０．２モルとし、さらにＳｉＯ２を含む焼結助剤をチタン酸バリウム粉末１００質量部に対して１質量部添加したものとした。
【００４０】
次に、得られた誘電体粉末を、ポリビニルブチラール樹脂と、トルエンおよびアルコールの混合溶媒中に投入し、直径１ｍｍのジルコニアボールを用いて湿式混合してセラミックスラリを調製し、ドクターブレード法により厚み２．６μｍのセラミックグリーンシートを作製した。
【００４１】
次に、電子部品本体内の柱部材の中に鼓形の柱部材が含まれるようにするために、作製したセラミックグリーンシートの両方の表面に、平均粒径が３０ｎｍのチタン酸バリウム粉末を含んだセラミックペーストを印刷した。鼓形の柱部材の幅は、セラミックペーストの印刷によって形成される基礎となる塗膜の幅によって調整した。作製する積層型電子部品は各層に鼓形の柱部材が存在するように、内部電極パターンを印刷するセラミックグリーンシートにはセラミックペーストを印刷したものを全層に用いた。
【００４２】
次に、セラミックペーストを印刷したセラミックグリーンシートの表面に、Ｎｉを主成分とする導体ペーストを矩形状の内部電極パターンとなるように複数形成した。内部電極パターンを形成するための導体ペーストは、平均粒径が０．３μｍのＮｉ粉末１００質量部に対してチタン酸バリウム粉末を１０質量％添加したものを用いた。こうした工程から電子部品本体内に、断面が矩形状の柱部材とともに、鼓形の柱部材を形成することができる。
【００４３】
次に、内部電極パターンを印刷したセラミックグリーンシートを４００枚積層し、その上下面に内部電極パターンを印刷していないセラミックグリーンシートをそれぞれ２０枚
積層し、プレス機を用いて温度６０℃、圧力１×１０７Ｐａ、時間１０分の条件で密着させて積層体を作製し、しかる後、この積層体を、所定の寸法に切断して電子部品本体となる生の成形体を形成した。
【００４４】
次に、この生の成形体を大気中で脱バインダ処理した後、水素−窒素中、昇温速度を２０００℃／ｈとし、最高温度を１２００℃に設定して焼成を行い、電子部品本体を作製した。この焼成にはローラーハースキルンを用いた。
【００４５】
作製した電子部品本体について、続いて、最高温度を１０００℃に設定し、保持時間を５時間として、窒素雰囲気中にて再酸化処理を行った。この電子部品本体のサイズは、２．０５ｍｍ×１．２８ｍｍ×１．２８ｍｍ、誘電体層の平均厚み（凸部１３ａを除いた表面５ａ間）は２μｍ、内部電極層の厚みは０．４μｍおよび０．７μｍの２種類の厚みであった。内部電極層の１層の有効面積は１．７８ｍｍ２であった。ここで有効面積とは、電子部品本体の異なる端面にそれぞれ露出するように、積層方向に交互に形成された内部電極層同士の重なる部分の面積のことである。
【００４６】
次に、電子部品本体をバレル研磨した後、電子部品本体の両端部にＣｕ粉末とガラスとを含んだ外部電極ペーストを塗布し、８５０℃で焼き付けを行って外部電極を形成した。その後、電解バレル機を用いて、この外部電極の表面に、順にＮｉメッキ及びＳｎメッキを行い、積層型電子部品であるコンデンサを得た。
【００４７】
次に、作製したコンデンサについて以下の評価を行った。室温（２５℃）における静電容量はＬＣＲメータ（ヒューレットパッカード社製）を用いて、温度２５℃、周波数１．０ｋＨｚ、ＡＣ電圧を１．０Ｖ／μｍとして測定した。試料数は２０個とし、平均値を求めた。
【００４８】
耐電圧は、１０Ｖ／秒の速さで直流電圧を昇圧する方法を用いた。この場合、閾値電流を３０ｍＡとした。
【００４９】
デラミネーションの評価は、耐熱衝撃試験と同様の方法を用いて行った。具体的には、作製したコンデンサを、３０５℃（ΔＴ＝２８０℃）に加温した半田浴に約１秒間浸漬させた後、その外観を実体顕微鏡を用いて観察し、デラミネーションの有無を評価した。試料数は各温度１００個とした。
【００５０】
柱部材の有無およびその割合は、作製したコンデンサを研磨して、図１（ｂ）に示すような断面を露出させた試料を作製し、走査型電子顕微鏡を用いて撮影した写真（倍率：５０００倍）から求めた。
【００５１】
まず、内部電極層に接しているセラミック層の長さの総和Ｌを測定した。この場合、柱部材を含む１層の長さＬ０の内部電極層７に対して、隣接している２つのセラミック層５のうちの片側の１層を測定し、合計してセラミック層の長さの総和Ｌを求めた。
【００５２】
次に、柱部材のセラミック層に近い部分の幅ｗ１、柱部材の厚み方向の中央部の幅ｗ２、ｗ３およびこれらの総和ｗ２ｔ、ｗ３ｔをそれぞれ求め、次いで、セラミック層の長さに対する割合ｗ２ｔ／Ｌ、ｗ３ｔ／Ｌを求めた。鼓形の柱部材はｗ１／ｗ２比が１．３以上であるものとした。
【００５３】
また、鼓形の柱部材の円弧の直径Ｄも上記の写真から求めた。この場合、一つの鼓形の柱部材の側面の左右に形成された２つの凹部に対して、それぞれ内接円を当てはめた。次いで、その当てはめた円から鼓形の柱部材の側面の円弧の直径Ｄを求めた。鼓形の柱部材
の円弧の直径Ｄは、一つの鼓形の柱部材については、その鼓形の柱部材の左右に形成された２つの円弧の平均値とした。電子部品本体の内部に存在する鼓形の柱部材９ａについては、電子部品本体の断面を撮影した写真内に存在する全ての柱部材に対して測定を行い、平均値を求めた。
【００５４】
また、撮影した写真から内部電極層の平均厚みｔを測定し、内部電極層の平均厚みｔに対する鼓形の柱部材の側面の円弧の直径Ｄの比Ｄ／ｔを求めた。
【００５５】
比較例として、セラミックペーストを印刷しないセラミックグリーンシートを全層に用いたものを上記と同様の条件にて作製し、同様の評価を行った（試料Ｎｏ．１）。セラミックペーストを印刷したセラミックグリーンシートを全層に用いた試料は鼓形の柱部材が形成されていたが、セラミックペーストを印刷しないセラミックグリーンシートを全層に用いた試料は、鼓形の柱部材が形成されていなかった。
【００５６】
【表１】
2017175001.tif 000003
【００５７】
表１の結果から明らかなように、電子部品本体内に鼓形の柱部材を有するようにした試料Ｎｏ．２〜８は、耐電圧のばらつきが４４Ｖ以内であったのに対し、鼓形の柱部材を有
しない試料Ｎｏ．１は耐電圧のばらつきが４７Ｖであった。これらの試料は、いずれも耐電圧が２３５Ｖ以上であり、静電容量が８．６μＦ以上であった。さらに、耐熱衝撃試験後のデラミネーションの発生個数も１００個中３個以下であった。
【００５８】
この中で、鼓形の柱部材に関して、その側面の円弧の直径を内部電極層の厚みよりも小さくした試料Ｎｏ．２、４〜８は、耐電圧のばらつきが４３Ｖ以内であった。
【００５９】
さらに、鼓形の柱部材に関して、セラミック層との結合部の幅（ｗ１）を内部電極層の厚みｔの０．７〜３倍とした試料Ｎｏ．２、４〜６および８は、耐電圧のばらつきが４２Ｖ以内であった。
【符号の説明】
【００６０】
１      電子部品本体
３      外部電極
５      セラミック層
５ａ    （セラミック層の）表面
７      内部電極層
９      柱部材
９ａ    鼓形の柱部材
９ｂ    断面が矩形状の柱部材
【図１】
2017175001.tif 000004
【図２】
2017175001.tif 000005
【図３】
2017175001.tif 000006