(57)【要約】【課題】  ＤＣ／ＤＣコンバータの前段に設置される突入電流防止回路において、入力端子と出力端子間を接続するＦＥＴの発熱を防ぐとともに、ＦＥＴを小型化することを目的とする。【解決手段】  入力端子１と出力端子９の間に接続された電流検出抵抗２と、電流検出抵抗２と出力端子９の間に接続されたＦＥＴ３と、ＦＥＴ３と出力端子９の間に並列に接続されたコンデンサ８と、電流検出抵抗２の電流を検出する差動アンプ４と、ＦＥＴ３のドレイン−ソース間電圧を検出する差動アンプ５と、差動アンプ４の出力と差動アンプ５の出力を積算する積算回路６と、積算回路６の積算値が一定の閾値を超えた場合に、ＦＥＴ３をオフする突入電流防止制御回路７を備える。【選択図】      図１
2017175713.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子の間に接続された電流検出素子と、
上記電流検出素子と出力端子の間に接続されたＦＥＴと、
上記ＦＥＴと出力端子の間に並列に接続されたコンデンサと、
上記電流検出素子の電流を検出する電流検出用差動アンプと、
上記ＦＥＴのドレイン−ソース間電圧を検出する電圧検出用差動アンプと、
上記電流検出用差動アンプの出力と電圧検出用差動アンプの出力を積算する積算回路と、
上記積算回路の積算値が一定の閾値を超えた場合に、上記ＦＥＴをオフする突入電流防止制御回路と、
を備えた突入電流防止回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータへの突入電流を防止する突入電流防止回路に関する。
【背景技術】
【０００２】
突入電流防止回路は、一般に電源装置に入力電圧を印加した瞬間に流れる平滑コンデンサへの充電電流のピーク値を制限する目的で設けられる。この充電電流は突入電流と呼ばれ、定常状態の入力電流値と比較して非常に大きいピーク値をとり、ヒューズの溶断や素子の破壊等、電源装置に悪影響をもたらす可能性が懸念される。このためＤＣ／ＤＣコンバータの電源装置内部に、突入電流防止回路を設けることが多くある。
【０００３】
従来の突入電流防止回路は、過電流制限機能と呼ばれる保護機能を有している。何らかの原因で過電流が発生した際には、過電流制限機能が作用して突入電流防止回路の動作を停止し、当該回路内の半導体素子の損傷、動作不良等を未然に防ぐことが出来るようにしている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１７５４３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に示されるような従来の突入電流防止回路を図２に例示する。
従来の突入電流防止回路は、電流検出抵抗２と、ＦＥＴ（電界効果トランジスタ）３と、差動アンプ４と、突入電流防止制御回路７と、コンデンサ８から構成される。ＦＥＴ３は、突入電流が流れる経路である入力端子１と出力端子９の間に接続する。ＦＥＴ３は、電流検出抵抗２と出力端子９の間に接続する。コンデンサ８は、ＦＥＴ３と出力端子９の間で並列に接続する。差動アンプ４の１対の差動電圧入力端子は、電流検出抵抗２の両端にそれぞれ接続される。差動アンプ４の出力端子は突入電流防止制御回路７の入力端子に接続する。突入電流防止制御回路７はＦＥＴ３のゲートに接続する。ＦＥＴ３は、ゲート−ソース間電圧により、流すことが出来るドレイン電流が制御される。突入電流防止回路はこの特性を利用している。
【０００６】
突入電流防止制御回路７を用いてＦＥＴ３のゲート−ソース電圧を緩やかに立ち上がらせる制御を行い、ＦＥＴ３のターンオン時間を長くする。これによって入力端子１、１０に入力電圧を印加した瞬間に、入力端子１−出力端子９間を流れるドレイン電流を少量に制限することができ、突入電流の防止につながる。このように、少量のドレイン電流で緩やかにコンデンサ８と出力端子９、１１に接続される外部のコンデンサを充電することで、突入電流を発生させることなく、出力端子９、１１間の電圧を入力電圧にすることが可能となる。
【０００７】
また、図２の突入電流防止回路は、過電流防止機能がある。
以下に過電流防止機能の動作原理を説明する。入力端子１とＦＥＴ３の間に電流検出抵抗２を接続する。電流検出抵抗２にドレイン電流が流れると、電流検出抵抗２の両端に電圧が発生する。発生した電圧は、差動電圧入力端子を介して差動アンプ４によってモニタされている。差動電圧入力端子間の電圧がある閾値（以下、電流モニタの閾値）を超えると、差動アンプ４が突入電流防止制御回路７に制御信号を出力し、突入電流防止制御回路７がＦＥＴ３のゲートに制御電圧を出力する。ＦＥＴ３は、この制御電圧によりオフとなり、入力端子１と出力端子９間でＦＥＴ３のドレイン−ソース間の電流が遮断され、出力端子９後段の負荷回路を過電流から保護する。
【０００８】
しかしながら、この過電流防止機能が動作する閾値は、定常電流よりも高い値で設定する必要がある。定常状態ではＦＥＴ３のドレイン−ソース間に印加される電圧はごく僅かであって、ＦＥＴ３が完全にオンするまでの過渡状態時のドレイン−ソース間には最大で入力電圧と同等の電圧が印加され、ＦＥＴが発熱する。この場合、過渡状態時に発生する電圧と電流モニタの閾値及びＦＥＴの発熱に同時に耐え得るＦＥＴを選定する必要がある。また、ＦＥＴの寸法は、ＦＥＴの発熱に耐えるように定格電力値に比例して大型化する傾向にある。従って、突入電流防止回路に使用するＦＥＴの寸法が大きくなるという問題があった。
【０００９】
この発明は係る課題を解決するためになされたものであって、入力端子と出力端子間を接続するＦＥＴの発熱を防ぐとともに、ＦＥＴを小型化することを目的とする。
【課題を解決するための手段】
【００１０】
この発明による突入電流防止回路は、入力端子と出力端子の間に接続された電流検出素子と、上記電流検出素子と出力端子の間に接続されたＦＥＴと、上記ＦＥＴと出力端子の間に並列に接続されたコンデンサと、上記電流検出素子の電流を検出する電流検出用差動アンプと、上記ＦＥＴのドレイン−ソース間電圧を検出する電圧検出用差動アンプと、上記電流検出用差動アンプの出力と電圧検出用差動アンプの出力を積算する積算回路と、上記積算回路の積算値が一定の閾値を超えた場合に、上記ＦＥＴをオフする突入電流防止制御回路とを備えたものである。
【発明の効果】
【００１１】
この発明によれば、ＦＥＴのドレイン−ソース間電圧とドレイン電流をモニタし、当該電圧と電流の乗算値が所定の閾値以下となるように動作することで、ＦＥＴの発熱量自体に閾値をもった保護機能を設けて発熱量を制限できることから、ＦＥＴのサイズを小さくすることができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１による突入電流防止回路の構成を示す図である。
【図２】従来の突入電流防止回路の構成を例示する図である。
【発明を実施するための形態】
【００１３】
図１は、この発明に係る実施の形態１による突入電流防止回路の構成を示す図である。
図１において、実施の形態１による突入電流防止回路は、電流検出素子としての電流検出抵抗２と、ＦＥＴ３と、電流検出用の差動アンプ４と、電圧検出用の差動アンプ５と、積算回路６と、突入電流防止制御回路７と、コンデンサ８を備えて構成される。入力端子１、１０、出力端子９、１１、ＦＥＴ３、電流検出抵抗２、及び出力コンデンサ８は、主回路を構成する。実施の形態１による突入電流防止回路はＤＣ／ＤＣコンバータの前段に設置される。
【００１４】
入力端子１、１０は一次電源が接続される。出力端子９、１１はＤＣ／ＤＣコンバータが接続される。突入電流防止回路は、入力端子１からの突入電流を含む入力信号が出力端子９に出力される。ＦＥＴ３は、突入電流が流れる経路である入力端子１と出力端子９の間に接続する。電流検出抵抗２は入力端子１とＦＥＴ３の間に接続する。ＦＥＴ３は、電流検出抵抗２と出力端子９の間に接続する。コンデンサ８は、ＦＥＴ３と出力端子９の間で並列に接続する。ＦＥＴ３は、一次電源投入時の電流を制限する。電流検出抵抗２は、ＦＥＴ３に流入するドレイン電流を検出する。
【００１５】
差動アンプ５の一対の差動電圧入力端子は、ＦＥＴ３の両端にそれぞれ接続される。差動アンプ４の１対の差動電圧入力端子は、電流検出抵抗２の両端にそれぞれ接続される。差動アンプ４の出力端子は積算回路６の第１の入力端子に接続する。差動アンプ５の出力端子は積算回路６の第２の入力端子に接続する。積算回路６の出力端子は突入電流防止制御回路７の入力端子に接続する。突入電流防止制御回路７の出力端子はＦＥＴ３のゲートに接続する。ＦＥＴ３は、ゲート−ソース間電圧により、流すことが出来るドレイン電流が制御される。突入電流防止回路はこの特性を利用している。
【００１６】
差動アンプ４は電流検出抵抗２に流れた電流をモニタする。差動アンプ５はＦＥＴ３のドレイン−ソース間電圧をモニタする。積算回路６は、第１の入力端子における差動アンプ４の出力信号Ｉと第２の入力端子における差動アンプ５の出力信号Ｖとを乗算する。積算回路６は、当該乗算結果値のＩ×Ｖを突入電流防止制御回路７に出力する。突入電流防止制御回路７は、積算回路６の出力信号を基に、ＦＥＴ３の動作を制御する。
【００１７】
突入電流防止制御回路７は、積算回路６の出力に基づき、ＦＥＴ３のゲート−ソース電圧を緩やかに立ち上がらせる制御を行い、ＦＥＴ３のターンオン時間を長くする。これによって入力端子１、１０に入力電圧を印加した瞬間に、入力端子１−出力端子９間を流れるドレイン電流を少量に制限することができ、突入電流の防止につながる。このように少量のドレイン電流で緩やかにコンデンサ８と出力端子９、１１に接続される外部のコンデンサを充電することで、突入電流を発生させることなく、出力端子９、１１間の電圧を入力電圧にすることが可能となる。
【００１８】
また、ＦＥＴ３が完全にオンするまでの過渡状態では、ＦＥＴ３のドレイン電流はゲート−ソース間電圧に依存する。この性質を利用して、ＦＥＴ３のゲート−ソース間電圧を突入電流防止制御回路７で制御することにより、突入電流を抑制することができる。
【００１９】
一方、実施の形態１の突入電流防止回路は、突入電流防止回路の保護機能として、差動アンプ４でＦＥＴ３のドレイン電流をモニタし、差動アンプ５でＦＥＴ３のドレイン−ソース間電圧をモニタする機能を設けている。当該差動アンプ４及び差動アンプ５のそれぞれのモニタ結果を積算回路６にて乗算することで、ＦＥＴ３の発熱量をモニタすることができる。積算回路６で得られた発熱量のモニタ値は突入電流防止制御回路７に入力する。突入電流防止制御回路７は、積算回路６からの当該発熱量のモニタ値（Ｉｄ×Ｖｄｓ）が一定の閾値（Ｗｍａｘ）を超えた場合（Ｉｄ×Ｖｄｓ≧Ｗｍａｘ）に、ＦＥＴ３のゲートに制御電圧を出力する。ＦＥＴ３は、この制御電圧によりオフとなり、入力端子１と出力端子９間でＦＥＴ３のドレイン−ソース間の電流が遮断され、出力端子９後段の負荷回路を過電流から保護する。また、ＦＥＴ３の定格発熱量を超える前に、突入電流防止回路におけるＦＥＴ３の動作を止めることができる。
【００２０】
以上説明した通り、実施の形態１の突入電流防止回路は、入力端子１，１０と出力端子９，１１の間に接続された電流検出素子である電流検出抵抗２と、電流検出抵抗２と出力端子９，１１の間に接続されたＦＥＴ（電界効果トランジスタ）３と、ＦＥＴ３と出力端子９，１１の間に並列に接続されたコンデンサ８と、電流検出抵抗２の電流を検出する電流検出用の差動アンプ４と、ＦＥＴ３のドレイン−ソース間電圧を検出する電圧検出用の差動アンプ５と、電流検出用の差動アンプ４の出力と電圧検出用の差動アンプ５の出力を積算する積算回路６と、積算回路６の積算値が一定の閾値を超えた場合に、ＦＥＴ３をオフする突入電流防止制御回路７を備えたことを特徴とする。
【００２１】
これによって、電流検出抵抗２及び差動アンプ４によるドレイン電流Ｉｄのモニタに加えて、差動アンプ５によりＦＥＴ３のドレイン−ソース電圧Ｖｄｓをモニタし、得られた電流値と電圧値を積算回路６で乗算する。これによってＦＥＴ３の発熱量自体をモニタすることができる。また、当該モニタの結果得られた発熱量が一定の閾値を超えたら、突入電流防止回路が止まるように設計することで、ＦＥＴ３が必要とする定格電力値を低く抑えられる。ＦＥＴ３は定格電力値に比例してパッケージ寸法が大きくなる傾向にあることから、従来の突入電流防止回路と比較して、実施の形態１の突入電流防止回路は、より小型化を図ることが可能となる。
【符号の説明】
【００２２】
１，１０  入力端子、２  電流検出抵抗、３  ＦＥＴ、６  積算回路、４  差動アンプ（電流検出用）、５  差動アンプ（電圧検出用）、７  突入電流防止制御回路、８  キャパシタ、９，１１  出力端子、Ｖｄｓ  ドレイン−ソース間電圧、Ｉｄ  ドレイン電流。
【図１】
2017175713.tif 000003
【図２】
2017175713.tif 000004