(57)【要約】【課題】撮像により得られる撮像画像の高画質化を図ることが可能な、撮像装置、および制御方法を提供する。【解決手段】光電変換を行う複数の画素回路を有する撮像部と、撮像部を構成する画素回路から出力されるアナログ信号をデジタル信号に変換する第１の変換部と、撮像部を構成する画素回路から出力されるアナログ信号をデジタル信号に変換する第２の変換部と、を備え、第１の変換部と第２の変換部とには、アナログ−デジタル変換に用いられる同一の参照信号が供給され、第１の変換部と第２の変換部とは、撮像部を構成する同一の画素回路から出力されるアナログ信号をデジタル信号に変換し、第１の変換部と第２の変換部との一方または双方は、デジタル信号に変換するアナログ信号のゲインを調整可能である、撮像装置が、提供される。【選択図】図１
2017212564.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う複数の画素回路を有する撮像部と、
前記撮像部を構成する前記画素回路から出力されるアナログ信号を、デジタル信号に変換する第１の変換部と、
前記撮像部を構成する前記画素回路から出力されるアナログ信号を、デジタル信号に変換する第２の変換部と、
を備え、
前記第１の変換部と前記第２の変換部とには、アナログ−デジタル変換に用いられる同一の参照信号が供給され、
前記第１の変換部と前記第２の変換部とは、前記撮像部を構成する同一の前記画素回路から出力される前記アナログ信号を、デジタル信号に変換し、
前記第１の変換部と前記第２の変換部との一方または双方は、デジタル信号に変換する前記アナログ信号のゲインを調整可能である、撮像装置。
【請求項２】
前記参照信号は、参照信号生成器により生成され、
前記第１の変換部に対して前記参照信号生成器が設けられる位置、および前記参照信号生成器と前記第１の変換部とを結ぶ配線と、前記第２の変換部に対して前記参照信号生成器が設けられる位置、および前記参照信号生成器と前記第２の変換部とを結ぶ配線とは、対称性を有する、請求項１に記載の撮像装置。
【請求項３】
前記撮像部と前記第１の変換部との間に電気的に接続され、前記第１の変換部と電気的に接続される前記画素回路を切り替える第１の切替部と、
前記撮像部と前記第２の変換部との間に電気的に接続され、前記第２の変換部と電気的に接続される前記画素回路を切り替える第２の切替部と、
をさらに備え、
前記第１の変換部と前記第２の変換部とは、前記撮像部を構成する同一の前記画素回路から出力される前記アナログ信号、または、前記撮像部を構成する異なる前記画素回路から出力される前記アナログ信号を、デジタル信号に変換する、請求項１に記載の撮像装置。
【請求項４】
前記ゲインを調整可能な前記第１の変換部における前記ゲインの制御と、前記ゲインを調整可能な前記第２の変換部における前記ゲインの制御と、前記第１の切替部および前記第２の切替部における接続の切り替えの制御とを行う制御部を、さらに備える、請求項３に記載の撮像装置。
【請求項５】
前記制御部は、前記撮像装置のユーザの操作に応じた操作信号、または、前記撮像装置の状態に基づいて、前記ゲインの制御と、前記接続の切り替えの制御とを行う、請求項４に記載の撮像装置。
【請求項６】
前記第１の変換部は、前記アナログ信号をデジタル信号に変換する変換回路を有する、請求項１に記載の撮像装置。
【請求項７】
前記ゲインを調整可能な前記第１の変換部が有する前記変換回路は、コンパレータを含み、前記コンパレータにおける前記参照信号が印加される端子と、前記画素回路と電気的に接続される端子とに接続される容量の容量比が切り替えられることにより、前記ゲインが調整される、請求項６に記載の撮像装置。
【請求項８】
前記第２の変換部は、前記アナログ信号をデジタル信号に変換する変換回路を有する、請求項１に記載の撮像装置。
【請求項９】
前記ゲインを調整可能な前記第２の変換部が有する前記変換回路は、コンパレータを含み、前記コンパレータにおける前記参照信号が印加される端子と、前記画素回路と電気的に接続される端子とに接続される容量の容量比が切り替えられることにより、前記ゲインが調整される、請求項８に記載の撮像装置。
【請求項１０】
前記ゲインを調整可能な前記第１の変換部における前記ゲインの制御と、前記ゲインを調整可能な前記第２の変換部における前記ゲインの制御とを行う制御部を、さらに備える、請求項１に記載の撮像装置。
【請求項１１】
前記制御部は、前記撮像装置のユーザの操作に応じた操作信号、または、前記撮像装置の状態に基づいて、前記ゲインの制御を行う、請求項１０に記載の撮像装置。
【請求項１２】
光電変換を行う複数の画素回路を有する撮像部と、
前記撮像部を構成する前記画素回路から出力されるアナログ信号を、デジタル信号に変換する第１の変換部と、
前記撮像部を構成する前記画素回路から出力されるアナログ信号を、デジタル信号に変換する第２の変換部と、
前記撮像部と前記第１の変換部との間に電気的に接続され、前記第１の変換部と電気的に接続される前記画素回路を切り替える第１の切替部と、
前記撮像部と前記第２の変換部との間に電気的に接続され、前記第２の変換部と電気的に接続される前記画素回路を切り替える第２の切替部と、
を備え、
前記第１の変換部と前記第２の変換部とには、アナログ−デジタル変換に用いられる同一の参照信号が供給され、
前記第１の変換部と前記第２の変換部とは、前記撮像部を構成する同一の前記画素回路から出力される前記アナログ信号、または、前記撮像部を構成する異なる前記画素回路から出力される前記アナログ信号を、デジタル信号に変換し、
前記第１の変換部と前記第２の変換部との一方または双方は、デジタル信号に変換する前記アナログ信号のゲインを調整可能である、撮像装置において実行される、制御方法であって、
前記撮像装置のユーザの操作に応じた操作信号、または、前記撮像装置の状態に基づいて、前記ゲインを調整可能な前記第１の変換部における前記ゲインの制御、前記ゲインを調整可能な前記第２の変換部における前記ゲインの制御、および前記第１の切替部および前記第２の切替部における接続の切り替えの制御のうちの１または２以上を行うステップを有する、制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、撮像装置、および制御方法に関する。
【背景技術】
【０００２】
固体撮像装置の回路規模の低減を図る技術が開発されている。互いに異なる参照信号によりアナログ画素信号をデジタル信号に変換する、２つのアナログ−デジタル変換部を備えることにより、回路規模の低減を図る固体撮像装置に関する技術としては、例えば下記の特許文献１に記載の技術が挙げられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２０７４３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば特許文献１に記載の技術が用いられる撮像装置では、２つのアナログ−デジタル変換部において、光電変換を行う画素から出力されるアナログ信号が、互いに異なる参照信号によりデジタル信号に変換される。また、特許文献１に記載の技術が用いられる撮像装置では、２つのアナログ−デジタル変換部において変換されたデジタル信号が合成される。よって、特許文献１に記載の技術が用いられる場合には、ハイダイナミックレンジ合成（以下、「ＨＤＲ」（High  Dynamic  Range  imaging）と示す。）により、ダイナミックレンジがより広いデジタル信号を得ることができるので、撮像により得られる撮像画像の高画質化を図ることができる。
【０００５】
しかしながら、例えば特許文献１に記載の技術が用いられる場合には、アナログ信号をデジタル信号に変換する際に、互いに異なる２つの参照信号が必要となる。
【０００６】
本開示では、撮像により得られる撮像画像の高画質化を図ることが可能な、新規かつ改良された撮像装置、および制御方法を提案する。
【課題を解決するための手段】
【０００７】
本開示によれば、光電変換を行う複数の画素回路を有する撮像部と、上記撮像部を構成する上記画素回路から出力されるアナログ信号を、デジタル信号に変換する第１の変換部と、上記撮像部を構成する上記画素回路から出力されるアナログ信号を、デジタル信号に変換する第２の変換部と、を備え、上記第１の変換部と上記第２の変換部とには、アナログ−デジタル変換に用いられる同一の参照信号が供給され、上記第１の変換部と上記第２の変換部とは、上記撮像部を構成する同一の上記画素回路から出力される上記アナログ信号を、デジタル信号に変換し、上記第１の変換部と上記第２の変換部との一方または双方は、デジタル信号に変換する上記アナログ信号のゲインを調整可能である、撮像装置が、提供される。
【０００８】
また、本開示によれば、光電変換を行う複数の画素回路を有する撮像部と、上記撮像部を構成する上記画素回路から出力されるアナログ信号を、デジタル信号に変換する第１の変換部と、上記撮像部を構成する上記画素回路から出力されるアナログ信号を、デジタル信号に変換する第２の変換部と、上記撮像部と上記第１の変換部との間に電気的に接続され、上記第１の変換部と電気的に接続される上記画素回路を切り替える第１の切替部と、上記撮像部と上記第２の変換部との間に電気的に接続され、上記第２の変換部と電気的に接続される上記画素回路を切り替える第２の切替部と、を備え、上記第１の変換部と上記第２の変換部とには、アナログ−デジタル変換に用いられる同一の参照信号が供給され、上記第１の変換部と上記第２の変換部とは、上記撮像部を構成する同一の上記画素回路から出力される上記アナログ信号、または、上記撮像部を構成する異なる上記画素回路から出力される上記アナログ信号を、デジタル信号に変換し、上記第１の変換部と上記第２の変換部との一方または双方は、デジタル信号に変換する上記アナログ信号のゲインを調整可能である、撮像装置において実行される、制御方法であって、上記撮像装置のユーザの操作に応じた操作信号、または、上記撮像装置の状態に基づいて、上記ゲインを調整可能な上記第１の変換部における上記ゲインの制御、上記ゲインを調整可能な上記第２の変換部における上記ゲインの制御、および上記第１の切替部および上記第２の切替部における接続の切り替えの制御のうちの１または２以上を行うステップを有する、制御方法が、提供される。
【発明の効果】
【０００９】
本開示によれば、撮像により得られる撮像画像の高画質化を図ることができる。
【００１０】
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握されうる他の効果が奏されてもよい。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る撮像装置の構成の一例を示すブロック図である。
【図２】第１の実施形態に係る撮像装置が備える撮像部のハードウェア構成の一例を説明するための説明図である。
【図３】本実施形態に係るゲインを調整可能な変換回路を説明するための説明図である。
【図４】本実施形態に係るスイッチング回路の一例を示す説明図である。
【図５】本実施形態に係るゲインを調整可能な変換回路を説明するための説明図である。
【図６】本実施形態に係るゲインを調整可能な変換回路を説明するための説明図である。
【図７】第２の実施形態に係る撮像装置の構成の一例を示すブロック図である。
【発明を実施するための形態】
【００１２】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１３】
また、以下では、下記に示す順序で説明を行う。
１．第１の実施形態に係る撮像装置
２．第２の実施形態に係る撮像装置
３．本実施形態に係る撮像装置の適用例
４．本実施形態に係るプログラム
【００１４】
（第１の実施形態に係る撮像装置）
図１は、第１の実施形態に係る撮像装置１００の構成の一例を示すブロック図である。図１では、図示などの便宜上、撮像装置１００を構成するハードウェアの一部を図示している。
【００１５】
撮像装置１００は、例えば、撮像部１０２と、第１の変換部１０４Ａと、第２の変換部１０４Ｂと、生成部１０６と、制御部１０８と、処理部１１０とを有する。撮像装置１００は、バッテリなどの内部電源から供給される電力、または、外部電源から供給される電力によって、駆動する。
【００１６】
［１］撮像部１０２
撮像部１０２は、光電変換を行う複数の画素回路Ｐを有する。撮像部１０２を構成する画素回路Ｐは、入射される光に応じたアナログ信号（以下、単に「アナログ信号」と示す。）を出力する。
【００１７】
図２は、第１の実施形態に係る撮像装置１００が備える撮像部１０２のハードウェア構成の一例を説明するための説明図であり、撮像部１０２のハードウェア構成の一部を示している。
【００１８】
撮像部１０２は、例えば、光学系のレンズ（図示せず）と、撮像素子（図示せず）と、撮像素子（図示せず）に対応する画素アレイ１５４と、ドライバ１５６とを有する。
【００１９】
本実施形態に係る撮像素子（図示せず）としては、例えば、ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）や、ＣＣＤ（Charge  Coupled  Device）が挙げられる。また、本実施形態に係る撮像素子（図示せず）は、ＣＭＯＳにＣＣＤなどの他の構成要素が積層されて構成される、スタック型の撮像素子であってもよい。つまり、撮像部１０２を備える本実施形態に係る撮像装置には、グローバルシャッター方式とローリングシャッター方式とを適用することが可能である。
【００２０】
画素アレイ１５４は、複数の画素回路Ｐが行列状に配置され、画素回路Ｐそれぞれは、信号線を介してドライバ１５６と電気的に接続される。画素回路Ｐは、例えば、フォトダイオードなどの受光素子やトランジスタ、容量素子などで構成される。画素回路Ｐでは、ドライバ１５６から信号線を介して伝達される制御信号によって、入射される光に応じた信号電荷の蓄電や、画素回路Ｐの初期化などが行われる。
【００２１】
画素回路Ｐを構成する上記トランジスタとしては、例えば、バイポーラトランジスタや、ＴＦＴ（Thin  Film  Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field  Effect  Transistor）などのＦＥＴ（Field-Effect  Transistor）などが、挙げられる。また、画素回路Ｐを構成する上記容量素子としては、例えばキャパシタが挙げられる。なお、画素回路Ｐを構成する上記容量素子には、配線などの寄生容量が含まれていてもよい。
【００２２】
ドライバ１５６は、画素回路Ｐに対して制御信号を伝達することによって、画素回路Ｐを駆動させる。
【００２３】
例えば図２を参照して説明した構成を有することにより、撮像部１０２からは、画素回路Ｐにおける光電変換によるアナログ信号が、出力される。なお、撮像部１０２の構成が、図２を参照して説明した構成に限られないことは、言うまでもない。
【００２４】
［２］第１の変換部１０４Ａ、第２の変換部１０４Ｂ
第１の変換部１０４Ａは、撮像部１０２を構成する画素回路Ｐから出力されるアナログ信号を、デジタル信号に変換する。第１の変換部１０４Ａは、アナログ信号をデジタル信号に変換する変換回路１５０を有し、変換回路１５０によって、画素回路Ｐから出力されるアナログ信号をデジタル信号に変換する。
【００２５】
第１の変換部１０４Ａを構成する変換回路１５０としては、例えば、デジタル信号に変換するアナログ信号のゲインが固定されている、アナログ−デジタル変換回路が挙げられる。上記アナログ−デジタル変換回路としては、例えば逐次比較型のアナログ−デジタル変換回路などの、任意の型のアナログ−デジタル変換回路が、挙げられる。
【００２６】
また、第１の変換部１０４Ａを構成する変換回路１５０は、デジタル信号に変換するアナログ信号のゲインを調整することが可能な構成（アナログ信号のゲインを切り替えることが可能な構成）であってもよい。
【００２７】
本実施形態に係るゲインを調整可能な変換回路１５０は、コンパレータを含む。そして、本実施形態に係るゲインを調整可能な変換回路１５０では、コンパレータにおける参照信号が印加される端子と、画素回路Ｐと電気的に接続される端子とに接続される容量の容量比が切り替えられることにより、ゲインが調整される。本実施形態に係るゲインを調整可能な変換回路１５０の構成の一例については、後述する。
【００２８】
第２の変換部１０４Ｂは、撮像部１０２を構成する画素回路Ｐから出力されるアナログ信号を、デジタル信号に変換する。第２の変換部１０４Ｂは、アナログ信号をデジタル信号に変換する変換回路１５０を有し、変換回路１５０によって、画素回路Ｐから出力されるアナログ信号をデジタル信号に変換する。
【００２９】
第２の変換部１０４Ｂを構成する変換回路１５０としては、例えば、デジタル信号に変換するアナログ信号のゲインが固定されている、アナログ−デジタル変換回路が挙げられる。上記アナログ−デジタル変換回路としては、例えば逐次比較型のアナログ−デジタル変換回路などの、任意の型のアナログ−デジタル変換回路が、挙げられる。
【００３０】
また、第２の変換部１０４Ｂを構成する変換回路１５０は、デジタル信号に変換するアナログ信号のゲインを調整することが可能な構成であってもよい。上記のように、本実施形態に係るゲインを調整可能な変換回路１５０は、コンパレータを含み、コンパレータの端子に接続される容量の容量比が切り替えられることによりゲインが調整される。本実施形態に係るゲインを調整可能な変換回路１５０の構成の一例については、後述する。
【００３１】
第１の変換部１０４Ａおよび第２の変換部１０４Ｂは、例えば下記の（ａ）〜（ｃ）の特徴を有する。
【００３２】
（ａ）第１の特徴
第１の変換部１０４Ａと第２の変換部１０４Ｂとは、撮像部１０２を構成する同一の画素回路Ｐから出力されるアナログ信号をデジタル信号に変換することが、可能である。
【００３３】
例えば図１に示す撮像装置１００では、第１の変換部１０４Ａは、撮像部１０２の画素アレイ１５４における列数と同数の変換回路１５０を有しており、第１の変換部１０４Ａを構成する変換回路１５０は、画素アレイ１５４における対応する列の画素回路Ｐと信号線を介して電気的に接続される。また、例えば図１に示す撮像装置１００では、第２の変換部１０４Ｂは、撮像部１０２の画素アレイ１５４における列数と同数の変換回路１５０を有しており、第２の変換部１０４Ｂを構成する変換回路１５０は、画素アレイ１５４における対応する列の画素回路Ｐと信号線を介して電気的に接続される。
【００３４】
第１の変換部１０４Ａと第２の変換部１０４Ｂとが、図１に示すような構成を有することによって、撮像装置１００は、“第１の変換部１０４Ａと第２の変換部１０４Ｂとが、撮像部１０２を構成する同一の画素回路Ｐから出力されるアナログ信号を、デジタル信号に変換する構成”を有する。
【００３５】
（ｂ）第２の特徴
第１の変換部１０４Ａと第２の変換部１０４Ｂとには、同一の参照信号（電圧信号）が供給される。
【００３６】
例えば図１に示す撮像装置１００では、第１の変換部１０４Ａを構成する変換回路１５０それぞれは、生成部１０６を構成する参照信号生成器１５２と、信号線を介して電気的に接続される。また、例えば図１に示す撮像装置１００では、第２の変換部１０４Ｂを構成する変換回路１５０それぞれは、生成部１０６を構成する参照信号生成器１５２と、信号線を介して電気的に接続される。
【００３７】
第１の変換部１０４Ａと第２の変換部１０４Ｂとが、図１に示すような構成を有することによって、第１の変換部１０４Ａおよび第２の変換部１０４Ｂを構成する変換回路１５０それぞれには、アナログ−デジタル変換に用いられる同一の参照信号が、参照信号生成器１５２から供給される。
【００３８】
ここで、例えば、第１の変換部１０４Ａ、第２の変換部１０４Ｂ、および参照信号生成器１５２のレイアウトは、対称性を有する。具体的には、例えば、“第１の変換部１０４Ａに対して参照信号生成器１５２が設けられる位置、および参照信号生成器１５２と第１の変換部１０４Ａとを結ぶ配線”と、“第２の変換部１０４Ｂに対して参照信号生成器１５２が設けられる位置、および参照信号生成器１５２と第２の変換部１５４Ｂとを結ぶ配線”とは、対称性を有する。なお、後述するように、参照信号生成器１５２は、撮像装置１００の外部のデバイスであってもよい。
【００３９】
上記のように、第１の変換部１０４Ａ、第２の変換部１０４Ｂ、および参照信号生成器１５２が対称性を有するレイアウトである場合には、“第１の変換部１０４Ａが有する変換回路１５０に供給される参照信号と、当該変換回路１５０と同一の画素回路Ｐに接続されている、第２の変換部１０４Ｂが有する変換回路１５０に供給される参照信号とのずれ”を、より小さくすることができる。よって、上記のように、第１の変換部１０４Ａ、第２の変換部１０４Ｂ、および参照信号生成器１５２が対称性を有するレイアウトである場合には、撮像により得られる撮像画像の高画質化をより図ることができる。
【００４０】
また、参照信号生成器１５２と第１の変換部１０４Ａとを結ぶ配線と参照信号生成器１５２と第２の変換部１５４Ｂとを結ぶ配線とが対称性を有することに限られず、撮像装置１００では、例えば、グランド線や電源線などの、第１の変換部１０４Ａと第２の変換部１５４Ｂとの双方に接続される配線についても、対称性を有していてもよい。
【００４１】
なお、撮像装置１００では、第１の変換部１０４Ａ、第２の変換部１０４Ｂ、および参照信号生成器１５２が厳密な対称性を有するレイアウトを有さない構成をとることが可能であることは、言うまでもない。
【００４２】
（ｃ）第３の特徴
第１の変換部１０４Ａと第２の変換部１０４Ｂとの一方または双方は、デジタル信号に変換するアナログ信号のゲインを調整可能な構成を有する。
【００４３】
ここで、上記（ｂ）に示すように、第１の変換部１０４Ａと第２の変換部１０４Ｂとには、同一の参照信号が供給される。つまり、第１の実施形態に係る撮像装置１００は、例えば特許文献１に記載の技術のように、互いに異なる参照信号によりアナログ信号をデジタル信号に変換する構成ではない。
【００４４】
上述したように、ゲインを調整可能な第１の変換部１０４Ａが有する変換回路１５０と、ゲインを調整可能な第２の変換部１０４Ｂが有する変換回路１５０とは、コンパレータを含み、コンパレータの端子に接続される容量の容量比が切り替えられることによりゲインが調整される。
【００４５】
図３は、本実施形態に係るゲインを調整可能な変換回路１５０を説明するための説明図であり、変換回路１５０の構成のうちのゲインの調整に係る構成、すなわち、変換回路１５０の構成のうちの一部を、示している。
【００４６】
ゲインを調整可能な変換回路１５０は、コンパレータＣｏｍｐを含む。コンパレータＣｏｍｐの非反転入力端子（＋）は、参照信号生成器１５２と電気的に接続され、参照信号が印加される。また、コンパレータＣｏｍｐの反転入力端子（−）は、画素回路Ｐと電気的に接続され、アナログ信号が印加される。
【００４７】
また、ゲインを調整可能な変換回路１５０は、例えば、コンパレータＣｏｍｐの後段に、カウンタ回路（図示せず）を備える。ゲインを調整可能な変換回路１５０が備えるカウンタ回路（図示せず）は、例えば、後述する制御部１０８から伝達される制御信号により、カウンタクロック、およびカウント方向が与えられ、カウント動作を行う。また、ゲインを調整可能な変換回路１５０が備えるカウンタ回路（図示せず）は、後述する制御部１０８から伝達される制御信号により、カウントがリセットされる。カウンタ回路（図示せず）は、コンパレータＣｏｍｐに入力されるアナログ信号の信号レベルに応じたデジタル信号を出力する。
【００４８】
よって、ゲインを調整可能な変換回路１５０は、アナログ信号をデジタル信号に変換することができる。
【００４９】
なお、ゲインを調整可能な変換回路１５０の構成は、上記に示す例に限られない。例えば、ゲインを調整可能な変換回路１５０は、カウンタ回路（図示せず）の後段に、バッファを備える構成であってもよい。
【００５０】
以下、図３を参照しつつ、変換回路１５０の構成のうちのゲインの調整に係る構成の一例について、説明する。
【００５１】
コンパレータＣｏｍｐの非反転入力端子（＋）には、複数の容量素子Ｃ１、Ｃ２、Ｃ３、Ｃ４と、コンパレータＣｏｍｐの非反転入力端子（＋）に接続される容量を変えるためのスイッチング回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４とが、接続される。なお、コンパレータＣｏｍｐの非反転入力端子（＋）に接続される容量素子とスイッチング回路との数は、図３に示す例に限られない。
【００５２】
容量素子Ｃ１、Ｃ２、Ｃ３、Ｃ４としては、例えばキャパシタが挙げられる。また、容量素子Ｃ１、Ｃ２、Ｃ３、Ｃ４の容量は、同一であってもよいし、少なくとも一部が異なっていてもよい。
【００５３】
スイッチング回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４それぞれは、例えば、後述する制御部１０８から伝達される、対応する制御信号ＧＡＩＮＲＡＭＰ＜０＞、ＧＡＩＮＲＡＭＰ＜１＞、ＧＡＩＮＲＡＭＰ＜２＞、ＧＡＩＮＲＡＭＰ＜３＞によって、オン状態（導通状態）またはオフ状態（非導通状態）となる。スイッチング回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の１または２以上がオン状態となった場合、容量素子Ｃ１、Ｃ２、Ｃ３、Ｃ４のうちのオン状態となったスイッチング回路に接続されている容量素子は、コンパレータＣｏｍｐの非反転入力端子（＋）に電気的に接続された状態となる。
【００５４】
スイッチング回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４としては、例えば、スイッチングトランジスタが挙げられる。スイッチングトランジスタとしては、例えば、バイポーラトランジスタや、ＴＦＴやＭＯＳＦＥＴなどのＦＥＴが挙げられる。
【００５５】
なお、スイッチング回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４は、オン状態とオフ状態とを切り替えることが可能な任意の素子、または、複数の素子で構成される回路であってもよい。図４は、本実施形態に係るスイッチング回路の一例を示す説明図であり、複数の素子で構成されるスイッチング回路の一例を示している。
【００５６】
再度図３を参照して、変換回路１５０の構成のうちのゲインの調整に係る構成について、説明する。コンパレータＣｏｍｐの反転入力端子（−）には、複数の容量素子Ｃ５、Ｃ６、Ｃ７、Ｃ８と、コンパレータＣｏｍｐの反転入力端子（−）に接続される容量を変えるためのスイッチング回路ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８とが、接続される。なお、コンパレータＣｏｍｐの反転入力端子（−）に接続される容量素子とスイッチング回路との数は、図３に示す例に限られない。
【００５７】
容量素子Ｃ５、Ｃ６、Ｃ７、Ｃ８としては、例えばキャパシタが挙げられる。また、容量素子Ｃ５、Ｃ６、Ｃ７、Ｃ８の容量は、同一であってもよいし、少なくとも一部が異なっていてもよい。また、容量素子Ｃ１、Ｃ２、Ｃ３、Ｃ４と、容量素子Ｃ５、Ｃ６、Ｃ７、Ｃ８とは、同一であってもよいし、少なくとも一部が異なっていてもよい。
【００５８】
スイッチング回路ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８それぞれは、例えば、後述する制御部１０８から伝達される、対応する制御信号ＧＡＩＮＶＳＬ＜０＞、ＧＡＩＮＶＳＬ＜１＞、ＧＡＩＮＶＳＬ＜２＞、ＧＡＩＮＶＳＬ＜３＞によって、オン状態またはオフ状態となる。スイッチング回路ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８の１または２以上がオン状態となった場合、容量素子Ｃ５、Ｃ６、Ｃ７、Ｃ８のうちのオン状態となったスイッチング回路に接続されている容量素子は、コンパレータＣｏｍｐの反転入力端子（−）に電気的に接続された状態となる。
【００５９】
スイッチング回路ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８としては、例えば、スイッチングトランジスタが挙げられる。また、スイッチング回路ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８は、オン状態とオフ状態とを切り替えることが可能な任意の素子、または、図４に示すような複数の素子で構成される回路であってもよい。
【００６０】
ゲインを調整可能な変換回路１５０は、例えば図３に示すような構成を有することによって、コンパレータＣｏｍｐにおける参照信号が印加される端子（非反転入力端子（＋））と、画素回路Ｐと電気的に接続される端子（反転入力端子（−））とに接続される容量の容量比が切り替えられる。
【００６１】
図５、図６は、本実施形態に係るゲインを調整可能な変換回路１５０を説明するための説明図であり、ゲインを調整可能な変換回路１５０におけるゲインの調整の一例を示している。図５、図６は、ゲインを調整可能な変換回路１５０を構成する容量素子Ｃ１、Ｃ２、Ｃ３、Ｃ４と、容量素子Ｃ５、Ｃ６、Ｃ７、Ｃ８とが、９６．７４［ｆＦ］である例を示している。
【００６２】
ゲインを調整可能な変換回路１５０では、コンパレータＣｏｍｐの端子（非反転入力端子（＋）および反転入力端子（−））に接続される容量の容量比が切り替えられることによりゲインが調整される。
【００６３】
第１の変換部１０４Ａと第２の変換部１０４Ｂとは、例えば上記（ａ）〜（ｃ）の特徴を有する。第１の変換部１０４Ａと第２の変換部１０４Ｂとが上記（ａ）〜（ｃ）の特徴を有することによって、撮像装置１００は、下記に示すような、高画質化を図ることができるという効果が奏される。
・同一の画素回路Ｐから得られるアナログ信号を、同時に、同一のゲインまたは異なるゲインで読み出すことができる。
・同一のゲインで読み出される場合には、ノイズを低減することができるので、高画質化を図ることができる。
・異なるゲインで読み出される場合には、後述する処理部１１０または外部の処理回路によって、擬似ビット拡張処理（疑似多ビット化処理）やＨＤＲが行われることにより、高画質化を図ることができる。同一の画素回路Ｐから得られるアナログ信号を、異なるゲインで読み出す一例としては、例えば、“同一の画素回路Ｐと接続されている、第１の変換部１０４Ａが備える変換回路１５０と第２の変換部１０４Ｂが備える変換回路１５０とのうちの、一方の変換回路１５０が、アナログ信号の飽和信号量が大きくなるように低いゲイン（例えば、０［ｄＢ］など）で読み出し、他方の変換回路１５０が、ノイズが小さくなるように高いゲイン（例えば、６［ｄＢ］や１２［ｄＢ］、２４［ｄＢ］など）で読み出す例”が、挙げられる。
【００６４】
第１の変換部１０４Ａから出力されるデジタル信号（以下、「第１出力信号」と示す場合がある。）は、第１の変換部１０４Ａに対応するドライバ（図示せず）により出力が制御される。また、第２の変換部１０４Ｂから出力されるデジタル信号（以下、「第２出力信号」と示す場合がある。）は、第２の変換部１０４Ｂに対応するドライバ（図示せず）により出力が制御される。第１の変換部１０４Ａに対応するドライバ（図示せず）と、第２の変換部１０４Ｂに対応するドライバ（図示せず）とは、例えば、制御部１０８、または、撮像装置１００が備えるタイミングコントローラ（図示せず）により制御される。
【００６５】
一例を挙げると、第１の変換部１０４Ａに対応するドライバ（図示せず）と、第２の変換部１０４Ｂに対応するドライバ（図示せず）とは、例えば、第１出力信号と第２出力信号とが、撮像部１０２の画素アレイ１５４における１行ごとに交互に出力されるように、出力を制御する。第１出力信号と第２出力信号とが、撮像部１０２の画素アレイ１５４における１行ごとに交互に出力されるように出力される場合、例えば、ヘッダ部分に、交互に出力されることを示すデータが格納されることによって、出力されている信号の内容が識別される。なお、第１出力信号と第２出力信号との出力の例が、上記に示す例に限られないことは、言うまでもない。
【００６６】
また、撮像装置１００では、例えば、第１の変換部１０４Ａと第２の変換部１０４Ｂとにおいて、デジタルクランプが個別に行われる。
【００６７】
［３］生成部１０６
生成部１０６は、参照信号生成器１５２を有し、参照信号を生成して出力する。参照信号生成器１５２としては、参照信号の信号源として機能する、任意のハードウェアが挙げられる。
【００６８】
なお、撮像装置１００が、外部の参照信号生成器において生成される参照信号を用いる場合には、撮像装置１００は、生成部１０６を備えていなくてもよい。つまり、図１に示す参照信号生成器１５２は、撮像装置１００が備える信号源であってもよいし、撮像装置１００の外部の信号源であってもよい。
【００６９】
［４］制御部１０８
制御部１０８は、例えば、ＭＰＵ（Micro  Processing  Unit）などの演算回路で構成される、１または２以上のプロセッサや、各種処理回路などで構成され、撮像装置１００全体を制御する役目を果たす。
【００７０】
また、制御部１０８は、ゲインを調整可能な第１の変換部１０４Ａにおけるゲインの制御と、ゲインを調整可能な第２の変換部１０４Ｂにおけるゲインの制御とを行う。
【００７１】
ゲインを調整可能な第１の変換部１０４Ａにおけるゲインの制御としては、第１の変換部１０４Ａを構成するゲインを調整可能な変換回路１５０に対して、制御信号を伝達することが、挙げられる。また、ゲインを調整可能な第２の変換部１０４Ｂにおけるゲインの制御としては、第２の変換部１０４Ｂを構成するゲインを調整可能な変換回路１５０に対して、制御信号を伝達することが、挙げられる。変換回路１５０に対して伝達する制御信号としては、例えば、図３に示す制御信号ＧＡＩＮＲＡＭＰ＜０＞、ＧＡＩＮＲＡＭＰ＜１＞、ＧＡＩＮＲＡＭＰ＜２＞、ＧＡＩＮＲＡＭＰ＜３＞、および図３に示す制御信号ＧＡＩＮＶＳＬ＜０＞、ＧＡＩＮＶＳＬ＜１＞、ＧＡＩＮＶＳＬ＜２＞、ＧＡＩＮＶＳＬ＜３＞が、挙げられる。
【００７２】
［４−１］制御部１０８における処理の一例：第１の実施形態に係る制御方法に係る処理の一例
制御部１０８は、例えば、操作デバイスに対するユーザの操作に応じた操作信号に基づいて、ゲインの制御を行う。本実施形態に係る操作デバイスとしては、例えば、ボタンなどの撮像装置１００が備える操作デバイス、または、リモート・コントローラ（またはリモート・コントローラとして機能する外部装置）などの、外部の操作デバイスが、挙げられる。
【００７３】
制御部１０８は、例えば、操作を示すＩＤとゲインの制御内容とが対応付けられているテーブル（またはデータベース）を参照することによって、操作信号に対応するゲインの制御を行う。上記操作を示すＩＤとゲインの制御内容とが対応付けられているテーブルは、例えば、撮像装置１００が備える記録媒体、または、撮像装置１００に接続されている外部の記録媒体などに記憶される（なお、後述する他のテーブルについても同様である。）。
【００７４】
なお、制御部１０８におけるゲインの制御の例は、上記に示す例に限られない。
【００７５】
例えば、制御部１０８は、撮像装置１００の状態に基づいて、ゲインの制御を行ってもよい。撮像装置１００の状態としては、例えば、撮像装置１００において制御部１０８を構成するプロセッサなどにおいて実行されているアプリケーションの状態、後述する処理部１１０における処理の状態、あるいは、これらの組み合わせなどが、挙げられる。撮像装置１００の状態の検出結果に基づきゲインの制御が行われることによって、撮像装置１００の状態に基づく動的なゲインの制御が、実現される。
【００７６】
制御部１０８は、例えば、アプリケーションの状態などの撮像装置１００の状態と、ゲインの制御内容とが対応付けられているテーブル（またはデータベース）を参照することによって、上記動的なゲインの制御を行う。
【００７７】
［５］処理部１１０
処理部１１０は、各種処理回路などで構成され、第１出力信号と第２出力信号とを処理する。なお、処理部１１０を構成する処理回路は、制御部１０８を構成する処理回路であってもよい。
【００７８】
処理部１１０における処理としては、第１出力信号と第２出力信号とを合成する処理が挙げられる。
【００７９】
例えば、第１の変換部１０４Ａと第２の変換部１０４Ｂとにより同一の画素回路Ｐから得られるアナログ信号が、同時に、同一のゲインで読み出される場合には、処理部１１０は、第１出力信号と第２出力信号とを対応する画素ごとに合成する。よって、撮像画像に含まれうるノイズの低減が、実現される。
【００８０】
また、例えば、第１の変換部１０４Ａと第２の変換部１０４Ｂとにより同一の画素回路Ｐから得られるアナログ信号が、同時に、異なるゲインで読み出される場合には、処理部１１０は、下記に示すような処理を行う。
・擬似ビット拡張処理（擬似多ビット化処理）：例えば、低ゲイン側の信号をビットシフトし、下位ビットを高ゲイン側の信号で補間することにより、擬似的にビット数を増やす処理
・ＨＤＲ：例えば、撮像画像の高照度側の低ゲイン部分と、撮像画像の低照度側の高ゲイン部分とを合成する処理
・擬似ビット拡張処理（擬似多ビット化処理）およびＨＤＲ
【００８１】
なお、処理部１１０における処理が、上記に示す例に限られないことは、言うまでもない。
【００８２】
図１では、処理部１１０により合成されたデジタル信号を、「出力信号」と示している。処理部１１０から出力される出力信号は、例えば、撮像装置１００が備える記録媒体、または、撮像装置１００に接続される外部の記録媒体に記憶される。また、処理部１１０から出力される出力信号は、例えば、撮像装置１００が備える任意の通信方式の通信デバイス、または、撮像装置１００に接続される外部の通信デバイスによって、外部装置に送信されてもよい。出力信号が送信される外部装置としては、例えば、撮像画像を表示画面に表示することが可能な表示装置や、ＰＣ（Personal  Computer）やサーバなどのコンピュータなどの、任意の装置が、挙げられる。
【００８３】
第１の実施形態に係る撮像装置１００は、例えば図１に示す構成を有する。
【００８４】
撮像装置１００は、上記（ａ）〜（ｃ）の特徴を有する第１の変換部１０４Ａと第２の変換部１０４Ｂとを備える。したがって、撮像装置１００は、撮像により得られる撮像画像の高画質化を図ることができる。
【００８５】
なお、第１の実施形態に係る撮像装置の構成は、図１に示す例に限られない。
【００８６】
例えば、外部の参照信号生成器において生成される参照信号が用いられる場合には、第１の実施形態に係る撮像装置は、図１示す生成部１０６を備えていなくてもよい。
【００８７】
また、制御部１０８と同様の機能を有する外部装置（または外部のプロセッサなど）によりゲインの制御が行われる場合には、第１の実施形態に係る撮像装置は、図１示す制御部１０８を備えていなくてもよい。
【００８８】
また、処理部１１０と同様の機能を有する外部装置（または外部の処理回路など）により、第１出力信号と第２出力信号とに基づく処理が行われる場合には、第１の実施形態に係る撮像装置は、図１示す処理部１１０を備えていなくてもよい。
【００８９】
なお、本実施形態に係る撮像装置の構成は、図１に示す第１の実施形態に係る撮像装置（変形例も含む。）に限られない。次に、本実施形態に係る撮像装置の他の構成例として、第２の実施形態に係る撮像装置を説明する。
【００９０】
（第２の実施形態に係る撮像装置）
図７は、第２の実施形態に係る撮像装置２００の構成の一例を示すブロック図である。図７では、図１と同様に、図示などの便宜上、撮像装置２００を構成するハードウェアの一部を図示している。
【００９１】
撮像装置１００は、例えば、撮像部１０２と、第１の変換部１０４Ａと、第２の変換部１０４Ｂと、生成部１０６と、処理部１１０と、第１の切替部２０２Ａと、第２の切替部２０２Ｂと、制御部２０４とを有する。撮像装置２００は、バッテリなどの内部電源から供給される電力、または、外部電源から供給される電力によって、駆動する。
【００９２】
［Ｉ］撮像部１０２、第１の変換部１０４Ａ、第２の変換部１０４Ｂ、生成部１０６、処理部１１０
図７に示す第２の実施形態に係る撮像部１０２、第１の変換部１０４Ａ、第２の変換部１０４Ｂ、生成部１０６、処理部１１０それぞれの構成、機能は、図１を参照して示した第１の実施形態に係る撮像部１０２、第１の変換部１０４Ａ、第２の変換部１０４Ｂ、生成部１０６、処理部１１０と同様である。よって、図７に示す第２の実施形態に係る撮像部１０２、第１の変換部１０４Ａ、第２の変換部１０４Ｂ、生成部１０６、処理部１１０については、説明を省略する。
【００９３】
［ＩＩ］第１の切替部２０２Ａ、第２の切替部２０２Ｂ
第１の切替部２０２Ａは、撮像部１０２と第１の変換部１０４Ａとの間に電気的に接続され、第１の変換部１０４Ａと電気的に接続される画素回路Ｐを切り替える。
【００９４】
第１の切替部２０２Ａは、例えば、第１の変換部１０４Ａを構成する変換回路１５０に対応するマルチプレクサ２５０を備える。第１の切替部２０２Ａでは、マルチプレクサ２５０における出力が切り替えられることによって、第１の変換部１０４Ａと電気的に接続される画素回路Ｐが切り替えられる。なお、図７では、マルチプレクサ２５０が２入力１出力のマルチプレクサである例を示しているが、マルチプレクサ２５０の入力数が３以上であってもよいことは、言うまでもない。
【００９５】
マルチプレクサ２５０における出力の切り替えは、例えば、後述する制御部２０４から伝達される制御信号により行われる。
【００９６】
第２の切替部２０２Ｂは、例えば、第２の変換部１０４Ｂを構成する変換回路１５０に対応するマルチプレクサ２５０を備える。第２の切替部２０２Ｂでは、マルチプレクサ２５０における出力が切り替えられることによって、第２の切替部２０２Ｂと電気的に接続される画素回路Ｐが切り替えられる。なお、図７では、マルチプレクサ２５０が２入力１出力のマルチプレクサである例を示しているが、マルチプレクサ２５０の入力数が３以上であってもよいことは、言うまでもない。
【００９７】
第１の切替部２０２Ａおよび第２の切替部２０２Ｂを備えることによって、撮像装置２００では、第１の変換部１０４Ａと第２の変換部１０４Ｂとは、“撮像部１０２を構成する同一の画素回路Ｐから出力されるアナログ信号”または“撮像部１０２を構成する異なる画素回路Ｐから出力されるアナログ信号”が、デジタル信号に変換される。つまり、第２の実施形態に係る撮像装置２００では、第２の実施形態に係る第１の変換部１０４Ａと第２の変換部１０４Ｂは、上記（ａ）に示す特徴に加えて、“撮像部１０２を構成する異なる画素回路Ｐから出力されるアナログ信号をデジタル信号に変換することが、可能である”という特徴を有することとなる。
【００９８】
［ＩＩＩ］制御部２０４
制御部２０４は、例えば、ＭＰＵなどの演算回路で構成される、１または２以上のプロセッサや、各種処理回路などで構成され、撮像装置２００全体を制御する役目を果たす。
【００９９】
また、制御部２０４は、ゲインを調整可能な第１の変換部１０４Ａにおけるゲインの制御、ゲインを調整可能な第２の変換部１０４Ｂにおけるゲインの制御、および第１の切替部２０２Ａおよび第２の切替部２０２Ｂにおける接続の切り替えの制御を行う。
【０１００】
ゲインを調整可能な第１の変換部１０４Ａにおけるゲインの制御としては、第１の実施形態に係るゲインの制御と同様に、第１の変換部１０４Ａを構成するゲインを調整可能な変換回路１５０に対して制御信号を伝達することが、挙げられる。また、ゲインを調整可能な第２の変換部１０４Ｂにおけるゲインの制御としては、第１の実施形態に係るゲインの制御と同様に、第２の変換部１０４Ｂを構成するゲインを調整可能な変換回路１５０に対して制御信号を伝達することが、挙げられる。
【０１０１】
第１の切替部２０２Ａにおける接続の切り替えの制御としては、例えば、第１の切替部２０２Ａを構成するマルチプレクサ２５０に対して制御信号を伝達することが、挙げられる。第２の切替部２０２Ｂにおける接続の切り替えの制御としては、例えば、第２の切替部２０２Ｂを構成するマルチプレクサ２５０に対して制御信号を伝達することが、挙げられる。マルチプレクサ２５０に対して伝達される制御信号は、複数入力される信号のうちのどの信号を出力するかを選択する信号に該当する。
【０１０２】
［ＩＩＩ−１］制御部２０４における処理の一例：第２の実施形態に係る制御方法に係る処理の一例
制御部２０４は、例えば、操作デバイスに対するユーザの操作に応じた操作信号に基づいて、ゲインの制御と接続の切り替えの制御とを行う。
【０１０３】
制御部２０４は、例えば、操作を示すＩＤ、ゲインの制御内容、および接続の切り替え内容が対応付けられているテーブル（またはデータベース）を参照することによって、操作信号に対応するゲインの制御と、操作信号に対応する接続の切り替えの制御とを行う。
【０１０４】
なお、制御部２０４におけるゲインの制御と接続の切り替えの制御との例は、上記に示す例に限られない。
【０１０５】
例えば、制御部２０４は、撮像装置２００の状態に基づいて、ゲインの制御と接続の切り替えの制御とを行ってもよい。撮像装置２００の状態としては、例えば、撮像装置２００において消費されている電力の値（例えば、最大消費電力の値や、設定されている期間における消費電力の平均値など）に基づき検出される消費電力の状態、撮像装置１００において制御部２０４を構成するプロセッサなどにおいて実行されているアプリケーションの状態、後述する処理部１１０における処理の状態、あるいは、これらのうちの２以上の組み合わせなどが、挙げられる。撮像装置２００の状態の検出結果に基づきゲインの制御と接続の切り替えの制御とが行われることによって、撮像装置２００の状態に基づく、動的なゲインの制御および動的な接続の切り替えの制御が、実現される。
【０１０６】
制御部１０８は、例えば、アプリケーションの状態などの撮像装置２００の状態、ゲインの制御内容、および接続の切り替え内容が対応付けられているテーブル（またはデータベース）を参照することによって、上記動的なゲインの制御と上記動的な接続の切り替えの制御とを行う。
【０１０７】
制御部２０４においてゲインの制御と接続の切り替えの制御とが行われることによって、撮像装置２００では、例えば下記の（Ａ）〜（Ｃ）に示すようなモードの切り替えが実現される。なお、第２の実施形態に係る撮像装置２００において実現されるモードの切り替え例が、下記の（Ａ）〜（Ｃ）に示す例に限られないことは、言うまでもない。
【０１０８】
（Ａ）モードの切り替えの第１の例：撮像速度の切り替え
モードの切り替えの第１の例では、高画質な撮像画像を取得する高画質モードと、高速な撮像を行うモード（高速読み出しを行うモード）とが切り替えられる。
【０１０９】
高画質モードでは、第１の変換部１０４Ａと第２の変換部１０４Ｂとは、撮像部１０２を構成する同一の画素回路Ｐから出力されるアナログ信号を、デジタル信号に変換する。よって、高画質モードでは、処理部１１０における処理によって、ＨＤＲによるダイナミックレンジの拡大、擬似ビット拡張処理（擬似多ビット化処理）によるビット拡張、ホワイトゲインの調整、ノイズ低減などによって、撮像画像の高画質化が図られる。
【０１１０】
また、高速な撮像を行うモードでは、第１の変換部１０４Ａと第２の変換部１０４Ｂとは、撮像部１０２を構成する異なる画素回路Ｐから出力されるアナログ信号を、デジタル信号に変換する。よって、高速な撮像を行うモードでは、高画質モードと比較して倍速撮像が可能となるので、より高速な撮像が可能となる。高速な撮像を行うモードは、例えば、スローモーション撮像用途に適用されうる。
【０１１１】
（Ｂ）モードの切り替えの第２の例：撮像装置２００の消費電力の切り替え
モードの切り替えの第２の例では、高画質な撮像画像を取得する高画質モードと、消費電力を低減させる低消費電力モードとが切り替えられる。
【０１１２】
高画質モードでは、第１の変換部１０４Ａと第２の変換部１０４Ｂとは、上記（Ａ）に示す第１の例と同様に、撮像部１０２を構成する同一の画素回路Ｐから出力されるアナログ信号を、デジタル信号に変換する。よって、高画質モードでは、撮像画像の高画質化が図られる。
【０１１３】
低消費電力モードでは、同一の画素回路Ｐに接続される、第１の変換部１０４Ａと第２の変換部１０４Ｂとの一方を構成する変換回路１５０のみが動作し、画素回路Ｐから出力されるアナログ信号をデジタル信号に変換する。このとき、同一の画素回路Ｐに接続される、第１の変換部１０４Ａと第２の変換部１０４Ｂとの他方を構成する変換回路１５０は、動作しない。よって、低消費電力モードでは、撮像装置２００において動作する変換回路１５０の数が減ることから、消費電力が低減される。また、撮像装置２００がバッテリなどの内部電源により駆動する場合、低消費電力モードでは、高画質モードよりも撮像可能な時間を延ばすことが可能となる。
【０１１４】
（Ｃ）モードの切り替えの第３の例：撮像品質の切り替え
モードの切り替えの第３の例では、設定されている第１の分解能でアナログ信号をデジタル信号に変換する第１モードと、第１の分解能よりも高い分解能のデジタル信号を取得する第２モードとが切り替えられる。
【０１１５】
第１モードでは、第１の変換部１０４Ａと第２の変換部１０４Ｂとは、撮像部１０２を構成する異なる画素回路Ｐから出力されるアナログ信号を、デジタル信号に変換する。
【０１１６】
また、第２モードでは、第１の変換部１０４Ａと第２の変換部１０４Ｂとは、撮像部１０２を構成する同一の画素回路Ｐから出力されるアナログ信号を、デジタル信号に変換する。よって、第２モードでは、処理部１１０における擬似ビット拡張処理（擬似多ビット化処理）によるビット拡張によって、第１モードにおける第１の分解能よりも高い分解能のデジタル信号が、取得される。第２モードは、例えば、撮像画像に基づく検査の対象の物体を撮像する用途に適用されうる。また、第１モードと第２モードとにおいて、第１出力信号と第２出力信号とのデータフォーマットは同じであるため、撮像途中でモードを切り替えることが可能である。
【０１１７】
第２の実施形態に係る撮像装置２００は、例えば図７に示す構成を有する。
【０１１８】
撮像装置２００は、図１に示す第１の実施形態に係る撮像装置１００と同様に、上記（ａ）〜（ｃ）の特徴を有する第１の変換部１０４Ａと第２の変換部１０４Ｂとを備える。したがって、撮像装置２００は、第１の実施形態に係る撮像装置１００と同様に、撮像により得られる撮像画像の高画質化を図ることができる。
【０１１９】
また、撮像装置２００は、第１の切替部２０２Ａと第２の切替部２０２Ｂとを備えることによって、第１の変換部１０４Ａと電気的に接続される画素回路Ｐと、第２の切替部２０２Ｂと電気的に接続される画素回路Ｐとを切り替えることができる。よって、撮像装置２００では、例えば上記（Ａ）〜（Ｃ）に示すようなモードの切り替えを実現することが可能であるので、設定されるモードに応じた効果が奏される。
【０１２０】
なお、第２の実施形態に係る撮像装置の構成は、図７に示す例に限られない。
【０１２１】
例えば、外部の参照信号生成器において生成される参照信号が用いられる場合には、第２の実施形態に係る撮像装置は、図７示す生成部１０６を備えていなくてもよい。
【０１２２】
また、制御部２０４と同様の機能を有する外部装置（または外部のプロセッサなど）によりゲインの制御が行われる場合には、第２の実施形態に係る撮像装置は、図７示す制御部２０４を備えていなくてもよい。
【０１２３】
また、処理部１１０と同様の機能を有する外部装置（または外部の処理回路など）により、第１出力信号と第２出力信号とに基づく処理が行われる場合には、第２の実施形態に係る撮像装置は、図７示す処理部１１０を備えていなくてもよい。
【０１２４】
（本実施形態に係る撮像装置の適用例）
以上、本実施形態として、撮像装置を挙げて説明したが、本実施形態は、かかる形態に限られない。本実施形態は、例えば、工場や物流システムなどで利用される産業用カメラ、ＩＴＳ（Intelligent  Transport  Systems）において利用されるカメラ、防犯カメラ、自動車などの移動体に設けられるカメラ、コンシューマ向けのカメラなどの、様々な用途に利用されるカメラ（デジタルスチルカメラ、デジタルビデオカメラ）に適用することができる。また、本実施形態は、ＰＣなどのコンピュータ、スマートフォンなどの通信装置、タブレット型の装置、ゲーム機など、撮像デバイスを備えることが可能な、様々な機器に適用することができる。
【０１２５】
（本実施形態に係るプログラム）
コンピュータを、第１の実施形態に係る撮像装置１００が備える制御部１０８として機能させるためのプログラム（例えば、第１の実施形態に係る制御方法に係る処理を、コンピュータに実行させるプログラム）が、コンピュータにおいてプロセッサなどにより実行されることによって、第１の実施形態に係る撮像装置１００におけるゲインの制御が実現される。よって、コンピュータを、第１の実施形態に係る撮像装置１００が備える制御部１０８として機能させるためのプログラムが、コンピュータにおいてプロセッサなどにより実行されることによって、撮像により得られる撮像画像の高画質化を図ることができる。また、コンピュータを、第１の実施形態に係る撮像装置１００が備える制御部１０８として機能させるためのプログラムが、コンピュータにおいてプロセッサなどにより実行されることによって、上述した第１の実施形態に係る制御方法に係る処理によって奏される効果を、奏することができる。
【０１２６】
また、コンピュータを、第２の実施形態に係る撮像装置２００が備える制御部２０４として機能させるためのプログラム（例えば、第２の実施形態に係る制御方法に係る処理を、コンピュータに実行させるプログラム）が、コンピュータにおいてプロセッサなどにより実行されることによって、第２の実施形態に係る撮像装置２００におけるゲインの制御と接続の切り替えの制御とが実現される。よって、コンピュータを、第２の実施形態に係る撮像装置２００が備える制御部２０４として機能させるためのプログラムが、コンピュータにおいてプロセッサなどにより実行されることによって、撮像により得られる撮像画像の高画質化を図ることができる。また、コンピュータを、第２の実施形態に係る撮像装置２００が備える制御部２０４として機能させるためのプログラムが、コンピュータにおいてプロセッサなどにより実行されることによって、上述した第２の実施形態に係る制御方法に係る処理によって奏される効果を、奏することができる。
【０１２７】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【０１２８】
例えば、上記では、コンピュータを、第１の実施形態に係る撮像装置１００が備える制御部１０８として機能させるためのプログラム（コンピュータプログラム）が提供されることを示したが、本実施形態は、さらに、上記プログラムを記憶させた記録媒体も併せて提供することができるまた、上記では、例えば、コンピュータを、第２の実施形態に係る撮像装置２００が備える制御部２０４として機能させるためのプログラム（コンピュータプログラム）とが提供されることを示したが、本実施形態は、さらに、上記プログラムを記憶させた記録媒体も併せて提供することができる。
【０１２９】
上述した構成は、本実施形態の一例を示すものであり、当然に、本開示の技術的範囲に属するものである。
【０１３０】
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
【０１３１】
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
光電変換を行う複数の画素回路を有する撮像部と、
前記撮像部を構成する前記画素回路から出力されるアナログ信号を、デジタル信号に変換する第１の変換部と、
前記撮像部を構成する前記画素回路から出力されるアナログ信号を、デジタル信号に変換する第２の変換部と、
を備え、
前記第１の変換部と前記第２の変換部とには、アナログ−デジタル変換に用いられる同一の参照信号が供給され、
前記第１の変換部と前記第２の変換部とは、前記撮像部を構成する同一の前記画素回路から出力される前記アナログ信号を、デジタル信号に変換し、
前記第１の変換部と前記第２の変換部との一方または双方は、デジタル信号に変換する前記アナログ信号のゲインを調整可能である、撮像装置。
（２）
前記参照信号は、参照信号生成器により生成され、
前記第１の変換部に対して前記参照信号生成器が設けられる位置、および前記参照信号生成器と前記第１の変換部とを結ぶ配線と、前記第２の変換部に対して前記参照信号生成器が設けられる位置、および前記参照信号生成器と前記第２の変換部とを結ぶ配線とは、対称性を有する、（１）に記載の撮像装置。
（３）
前記撮像部と前記第１の変換部との間に電気的に接続され、前記第１の変換部と電気的に接続される前記画素回路を切り替える第１の切替部と、
前記撮像部と前記第２の変換部との間に電気的に接続され、前記第２の変換部と電気的に接続される前記画素回路を切り替える第２の切替部と、
をさらに備え、
前記第１の変換部と前記第２の変換部とは、前記撮像部を構成する同一の前記画素回路から出力される前記アナログ信号、または、前記撮像部を構成する異なる前記画素回路から出力される前記アナログ信号を、デジタル信号に変換する、（１）、または（２）に記載の撮像装置。
（４）
前記ゲインを調整可能な前記第１の変換部における前記ゲインの制御と、前記ゲインを調整可能な前記第２の変換部における前記ゲインの制御と、前記第１の切替部および前記第２の切替部における接続の切り替えの制御とを行う制御部を、さらに備える、（３）に記載の撮像装置。
（５）
前記制御部は、前記撮像装置のユーザの操作に応じた操作信号、または、前記撮像装置の状態に基づいて、前記ゲインの制御と、前記接続の切り替えの制御とを行う、（４）に記載の撮像装置。
（６）
前記第１の変換部は、前記アナログ信号をデジタル信号に変換する変換回路を有する、（１）〜（５）のいずれか１つに記載の撮像装置。
（７）
前記ゲインを調整可能な前記第１の変換部が有する前記変換回路は、コンパレータを含み、前記コンパレータにおける前記参照信号が印加される端子と、前記画素回路と電気的に接続される端子とに接続される容量の容量比が切り替えられることにより、前記ゲインが調整される、（６）に記載の撮像装置。
（８）
前記第２の変換部は、前記アナログ信号をデジタル信号に変換する変換回路を有する、（１）〜（７）のいずれか１つに記載の撮像装置。
（９）
前記ゲインを調整可能な前記第２の変換部が有する前記変換回路は、コンパレータを含み、前記コンパレータにおける前記参照信号が印加される端子と、前記画素回路と電気的に接続される端子とに接続される容量の容量比が切り替えられることにより、前記ゲインが調整される、（８）に記載の撮像装置。
（１０）
前記ゲインを調整可能な前記第１の変換部における前記ゲインの制御と、前記ゲインを調整可能な前記第２の変換部における前記ゲインの制御とを行う制御部を、さらに備える、（１）、（２）、（６）〜（９）のいずれか１つに記載の撮像装置。
（１１）
前記制御部は、前記撮像装置のユーザの操作に応じた操作信号、または、前記撮像装置の状態に基づいて、前記ゲインの制御を行う、（１０）に記載の撮像装置。
（１２）
光電変換を行う複数の画素回路を有する撮像部と、
前記撮像部を構成する前記画素回路から出力されるアナログ信号を、デジタル信号に変換する第１の変換部と、
前記撮像部を構成する前記画素回路から出力されるアナログ信号を、デジタル信号に変換する第２の変換部と、
前記撮像部と前記第１の変換部との間に電気的に接続され、前記第１の変換部と電気的に接続される前記画素回路を切り替える第１の切替部と、
前記撮像部と前記第２の変換部との間に電気的に接続され、前記第２の変換部と電気的に接続される前記画素回路を切り替える第２の切替部と、
を備え、
前記第１の変換部と前記第２の変換部とには、アナログ−デジタル変換に用いられる同一の参照信号が供給され、
前記第１の変換部と前記第２の変換部とは、前記撮像部を構成する同一の前記画素回路から出力される前記アナログ信号、または、前記撮像部を構成する異なる前記画素回路から出力される前記アナログ信号を、デジタル信号に変換し、
前記第１の変換部と前記第２の変換部との一方または双方は、デジタル信号に変換する前記アナログ信号のゲインを調整可能である、撮像装置において実行される、制御方法であって、
前記撮像装置のユーザの操作に応じた操作信号、または、前記撮像装置の状態に基づいて、前記ゲインを調整可能な前記第１の変換部における前記ゲインの制御、前記ゲインを調整可能な前記第２の変換部における前記ゲインの制御、および前記第１の切替部および前記第２の切替部における接続の切り替えの制御のうちの１または２以上を行うステップを有する、制御方法。
【符号の説明】
【０１３２】
１００、２００    撮像装置
１０２    撮像部
１０４Ａ    第１の変換部
１０４Ｂ    第２の変換部
１０６    生成部
１０８、２０４    制御部
１１０    処理部
１５０    変換回路
１５２    参照信号生成器
２０２Ａ    第１の切替部
２０２Ｂ    第２の切替部
２５０    マルチプレクサ
Ｃｏｍｐ    コンパレータ
Ｐ    画素回路
【図１】
2017212564.tif 000003
【図２】
2017212564.tif 000004
【図３】
2017212564.tif 000005
【図４】
2017212564.tif 000006
【図５】
2017212564.tif 000007
【図６】
2017212564.tif 000008
【図７】
2017212564.tif 000009