(57)【要約】【課題】半導体プロセスを使用せずに超微細配線層の形成を可能とし、安価にハイエンドのインターポーザ、及び、インターポーザを備える半導体装置を提供することを目的とする。【解決手段】インターポーザ本体部の少なくとも一主面に設けられる樹脂層を、フィラー支配層、樹脂支配層の少なくとも二層構造として構成し、表面側の樹脂支配層の樹脂含有率をフィラー支配層よりも高くし、樹脂にエポキシ／フェノール，ポリイミド，シクロオレフィン，ＰＢＯのいずれかもしくはそれらの複合材料を用いることによって、開口形成時の表面の平坦性を高め、熱膨張による変形を防ぎ大面積化を容易にする。配線の厚み高さを配線幅、及び配線間の隙間の１．５倍以上とすることにより、半導体チップとのインピーダンス整合が可能な超微細配線を有するインターポーザを得ることが可能となる。【選択図】図１
2017069399.tif 000002
【特許請求の範囲】
【請求項１】
本体部と、
前記本体部の一方の主面上に設けられる少なくとも１層以上の第１の樹脂層と、
前記第１の樹脂層に積層して設けられる配線パターンと、
前記配線パターンと電気的に接続する貫通電極と
を備え、
前記第１の樹脂層の少なくとも１層は、本体部からインターポーザ表面に向かって第１樹脂及び第１フィラーを含む第１フィラー支配層と、第２樹脂及び第２フィラーを含む第１樹脂支配層を含む少なくとも二層以上の層構造で構成されており、
前記第１樹脂支配層における前記第２フィラー及び前記第２樹脂の合計に対する前記第２樹脂の割合は、前記第１フィラー支配層における前記第１フィラー及び前記第１樹脂の合計に対する前記第１樹脂の割合よりも大きい、
ことを特徴とするインターポーザ。
【請求項２】
前記第１フィラー支配層は、第１開口部を有しており、
前記第１樹脂支配層は、前記本体部の厚さ方向において前記第１開口部と重なる第２開口部を有している、請求項１に記載のインターポーザ。
【請求項３】
前記第１フィラー支配層において、前記第１樹脂及び前記第１フィラーの合計に対する前記第１フィラーの割合は、６０体積％以上８０体積％以下であり、
前記第１樹脂支配層において、前記第２樹脂及び前記第２フィラーの合計に対する前記第２フィラーの割合は、５体積％以上６０体積％以下である、請求項１又は２に記載のインターポーザ。
【請求項４】
前記第１樹脂支配層の十点平均粗さは、１０ｎｍ以上７０ｎｍ以下である、請求項１〜３のいずれか一項に記載のインターポーザ。
【請求項５】
前記第１樹脂支配層の厚さは、前記第１フィラー支配層の厚さよりも薄い、請求項１〜４のいずれか一項に記載のインターポーザ。
【請求項６】
前記第１フィラー支配層の厚さは、３μｍ以上１５μｍ以下であり、
前記第１樹脂支配層の厚さは、２μｍ以上５μｍ以下である、請求項１〜５のいずれか一項に記載のインターポーザ。
【請求項７】
前記本体部は、複数の貫通配線が設けられたガラス又は絶縁層の設けられたシリコンの基板で構成され、
本体部から第１樹脂支配層にかけて線膨張係数が段階的に大きくなるように樹脂やフィラーの材料、およびその混合率を選択した、請求項１〜６のいずれか一項に記載のインターポーザ。
【請求項８】
前記本体部の他方の主面上に設けられた１層以上の第２の樹脂層を更に備え、
前記第２の樹脂層の少なくとも１層は、本体部からインターポーザ裏面に向かって
第３樹脂及び第３フィラーを含む第２フィラー支配層と、
第４樹脂及び第４フィラーを含む第２樹脂支配層とを含む少なくとも二層以上の層構造で構成されており、
前記第２樹脂支配層における前記第４樹脂及び前記第４フィラーの合計に対する前記第４樹脂の割合は、前記第２フィラー支配層における前記第３樹脂及び前記第３フィラーの合計に対する前記第３樹脂の割合よりも大きい、請求項１〜７のいずれか一項に記載のインターポーザ。
【請求項９】
前記第１の樹脂層上に設けられ、互いに積層された複数の配線パターンを含む導体回路を有する積層体を備え、
前記導体回路の各々の厚さは、前記第１樹脂支配層の厚さよりも薄い、請求項１〜８のいずれか一項に記載のインターポーザ。
【請求項１０】
前記第１樹脂及び前記第２樹脂の少なくとも一方は、エポキシ樹脂、フェノール樹脂、エポキシフェノール樹脂、ポリイミド樹脂、シクロオレフィン樹脂、ベンゾオキサゾール樹脂からなる群より選ばれる少なくとも一種を含有する、請求項１〜９のいずれか一項に記載のインターポーザ。
【請求項１１】
前記第１フィラー及び前記第２フィラーの少なくとも一方の平均粒径は、０.１μｍ以上３μｍ以下である、請求項１〜１０のいずれか一項に記載のインターポーザ。
【請求項１２】
前記第１フィラー及び前記第２フィラーの少なくとも一方は、無機酸化物、炭化物、無機窒化物、無機塩及びケイ酸塩からなる群から選ばれる少なくとも一種を含有する、請求項１〜１１のいずれか一項に記載のインターポーザ。
【請求項１３】
前記配線パターンは、
前記配線パターンの厚みは、少なくとも前記配線パターンの幅の１．５倍以上あり、かつ前記配線パターンの間の隙間の１．５倍以上ある、請求項１〜１２のいずれか一項に記載のインターポーザ。
【請求項１４】
請求項１〜１３のいずれか一項に記載のインターポーザと、
前記インターポーザの前記樹脂支配層上に搭載された半導体チップと、
を備える半導体装置。
【請求項１５】
請求項１〜１３のいずれか一項に記載のインターポーザを準備する工程と、
前記インターポーザ上に半導体チップを搭載する工程と、
を備える半導体装置の製造方法。
【請求項１６】
前記インターポーザの前記第１樹脂支配層上に設けられる積層体内の配線パターンは、セミアディティブ法により設けられている、請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記本体部に設けられた貫通配線は、レーザー照射により形成された前記第１フィラー支配層の第１開口部及び前記第１樹脂支配層の第２開口部を介して、前記配線パターンに接続される、請求項１５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターポーザ、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＩＣ又はＬＳＩ等の半導体チップは、インターポーザと呼ばれる接続部材を介してドータボード又はプリント配線基板等の外部基板に接続されることがある。例えば下記特許文献１には、ＴＳＶ（Through Silicon Via：シリコン貫通電極）技術を適用し、シリコンウェハーから形成されたインターポーザが記載されている。また、下記特許文献２〜４には、下記特許文献１とは異なる態様のインターポーザが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１０２４７９号公報
【特許文献２】特開２００２−３７３９６２号公報
【特許文献３】特開２００２−２６１２０４号公報
【特許文献４】特開２０００−３３２１６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、技術の進歩に伴って、半導体チップ内の配線が微細化していると共に半導体チップの端子数が増加している。したがって、このような半導体チップに適用可能な多層構造の微細配線が形成されたインターポーザが求められている。
【０００５】
しかしながら、多層構造の微細配線が形成されたインターポーザを既存のＦＣ−ＢＧＡ(Flip Chip-Ball Grid Array)で使用されるビルド用絶縁樹脂材料を使用して形成すると、樹脂の比誘電率Ｄｋが約３．２程度であることから、Ｌｉｎｅ/Ｓｐａｃｅ（配線幅／間隙幅，以下「Ｌ／Ｓ」と略記）＝２/２μｍの場合、その絶縁層厚は約２μｍとなり、層間の絶縁を確保することが困難となってきている。層間の絶縁を確保するために絶縁層を厚くすると、半導体チップとのインピーダンス整合がとれなくなるという問題がある。
【０００６】
また、多層構造のインターポーザを形成するにあたり、層間を接続するビア（Via）の多段スタック（stack：積み重ね）は必須となっているが、微細化により配線の導体厚も薄くなってしまいビアのフィルド（Filled：埋め込み）めっきが困難となり、コンフォーマル（conformal：下地の形状に倣う）めっきとなってしまうので、積層を行うためにビアのオフセット（位置ずらし）が必要となる。
【０００７】
ビアのオフセットを行うと配線を引き回すには制約が生じるので、積層数が多くなり、工数の増加、材料コストの増加、及び不良発生率の増加により安価なインターポーザの提供が困難となるという課題がある。
【０００８】
また、ビアの穴あけ加工の際に層の表面に凹凸が生じ、インターポーザを形成する各層の平坦性を保つのが困難となり、微細配線の集積化の妨げとなるという課題もあった。
【０００９】
さらに、異種の素材を多層に積層したインターポーザにおいては、各層の素材の温度膨張係数の違いから、特に大面積化した場合に熱膨張によって、そり、歪みなどの変形やクラックが発生しやすいという問題もあった。
【００１０】
本発明は、上記課題に鑑み、インピーダンス整合を取りつつ積層数を抑え、大面積の微細配線が形成可能なインターポーザ、当該インターポーザを備える半導体装置、及び当該半導体装置を製造する方法を安価に提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明の一態様に係るインターポーザは、
本体部と、本体部の一方の主面上に本体部からインターポーザ表面に向かって、第１樹脂及び第１フィラーを含む第１フィラー支配層と、第２樹脂及び第２フィラーを含む第１樹脂支配層とを含む少なくとも二層以上の層構造からなる第１の樹脂層を少なくとも１層以上備え、
第１樹脂支配層における第２フィラー及び第２樹脂の合計に対する第２樹脂の割合は、第１フィラー支配層における第１フィラー及び第１樹脂の合計に対する第１樹脂の割合よりも大きいことを特徴とする。
【００１２】
すなわち、表面側の第１樹脂支配層における第２樹脂の含有率は、本体部側の第１フィラー支配層における第１樹脂の含有率よりも高くなっている。
【００１３】
これにより、フィラーに起因する第１フィラー支配層の表面に発生する凹凸が第１樹脂支配層により軽減され、表面の平坦性が向上する。
また、微細配線を第１樹脂支配層上に形成した場合であっても、当該微細配線の断線などを抑制できる。したがって、微細配線が形成可能なインターポーザを提供できる。
【００１４】
前記樹脂層には貫通電極（ビア、Via）を構成する開口部が設けられているが、
前記第１フィラー支配層は、第１開口部を有しており、前記第１樹脂支配層は、前記本体部の厚さ方向において前記第１開口部と重なる第２開口部を有していてもよい。
【００１５】
この場合、例えばレーザー照射により第１フィラー支配層及び第１樹脂支配層に開口部を形成する際に第２開口部周辺に発生する第１樹脂支配層の崩壊が抑制され、第２開口部の広がりが抑制される。したがって、第１樹脂支配層の平坦な領域の面積が増加するため、効果的に微細配線を形成することが可能になる。
【００１６】
また、第１フィラー支配層において、第１フィラー及び第１樹脂の合計に対する第１フィラーの割合は、６０体積％以上８０体積％以下であり、第１樹脂支配層において、第２フィラー及び第２樹脂の合計に対する第２フィラーの割合は、５体積％以上６０体積％以下であってもよい。この場合、第１フィラーに起因する第１フィラー支配層の表面に発生する凹凸が第１樹脂支配層により十分に軽減され、表面の平坦性が向上する。
【００１７】
また、第１樹脂支配層の十点平均粗さRzは、１０ｎｍ以上７０ｎｍ以下であってもよい。この場合、第１樹脂支配層を簡易に形成することが可能になると共に、効果的に微細配線を形成することが可能になる。
【００１８】
また、第１樹脂支配層の厚さは、第１フィラー支配層の厚さよりも薄くてもよい。この場合、不必要に第１樹脂支配層を厚くすることなく、微細配線が形成可能になる。
【００１９】
また、第１フィラー支配層の厚さは、３μｍ以上１５μｍ以下であり、第１樹脂支配層の厚さは、２μｍ以上５μｍ以下であってもよい。この場合、不必要に第１フィラー支配層及び第１樹脂支配層を厚くすることなく、微細配線が形成可能になる。
【００２０】
また、本体部は、複数の貫通配線（貫通電極、ビア）が設けられたガラスまたはＳｉＯ2の絶縁層を設けたシリコンの基板であってもよい。これにより、本体部を高強度にすることができ、当該本体部の大型化が容易となる。特にガラスであれば安価であり、かつ電気特性も優れている。
【００２１】
また、本体部から第１フィラー支配層、第１樹脂支配層にかけて線膨張係数が段階的に順に大きくなるように樹脂やフィラー、およびその混合率を選択した構成とすることができる。これにより、本体部上に第１フィラー支配層を形成した際、及び第１フィラー支配層上に第１樹脂支配層を形成した際に、温度膨張により各層間で生ずる応力を緩和し、そりや変形、クラックの発生を抑制することができる。
【００２２】
また、本発明のインターポーザは、本体部の他方の主面上に、本体部からインターポーザ裏面に向かって第３樹脂及び第３フィラーを含む第２フィラー支配層と、第４樹脂及び第４フィラーを含む第２樹脂支配層とを含む少なくとも二層以上の層構造からなる第２の樹脂層を少なくとも１層以上更に備え、
裏面側の第２樹脂支配層における第４樹脂及び第４フィラーの合計に対する第４樹脂の割合は、本体部側の第２フィラー支配層における第３樹脂及び第３フィラーの合計に対する第３樹脂の割合よりも大きい構成とすることができる。この場合、本体部における両方の主面に積層された樹脂層が形成される。
【００２３】
これにより、裏面側においてもフィラーに起因する凹凸が樹脂支配層により軽減され、表面の平坦性が向上する。
【００２４】
また、本体部の線膨張係数と樹脂層の線膨張係数との差に起因した反りや変形、クラックの発生が抑制され、大面積化が容易となる。
【００２５】
また、第１樹脂支配層上に設けられ、互いに積層された複数の配線パターンを含む導体回路を有する積層体を更に備え、導体回路の各々の厚さは、第１樹脂支配層の厚さよりも薄くしてもよい。
【００２６】
また、第１樹脂及び第２樹脂の少なくとも一方は、エポキシ樹脂、フェノール樹脂、エポキシフェノール樹脂、ポリイミド樹脂、シクロオレフィン樹脂、ベンゾオキサゾール樹脂（ＰＢＯ）からなる群より選ばれる少なくとも一種を含有してもよい。
【００２７】
また、第１フィラー及び第２フィラーの少なくとも一方の平均粒径は、０.１μｍ以上２μｍ以下であってもよい。この場合、第１フィラー支配層及び第１樹脂支配層の表面の平坦性の低下が抑制されると共に、第１樹脂及び第２樹脂の流動性の低下が抑制される。
【００２８】
また、第１フィラー及び第２フィラーの少なくとも一方は、無機酸化物、炭化物、無機窒化物、無機塩及びケイ酸塩からなる群から選ばれる少なくとも一種を含有してもよい。この場合、第１フィラー支配層及び第１樹脂支配層の線膨張係数が低下される。
【００２９】
上記インターポーザの前記配線パターンは、配線パターンの厚みが、少なくとも前記配線パターンの幅の１．５倍以上となっており、かつ前記配線パターンの間の隙間の１．５倍以上であり、配線パターンを配線の幅、隙間に対し１．５倍以上に設定することで絶縁樹脂厚を薄くすることなく、半導体チップとのインピーダンス整合が可能となる。
【００３０】
また、前記インターポーザの配線パターンの厚みを少なくとも前記配線パターンの幅、及び配線パターンの間の隙間の１．５倍以上とすることで微小径ビアのフィルドめっきが可能となり、容易にビアの多段スタックを得ることが可能となる。
【００３１】
また、本発明の他の一態様に係る半導体装置は、上記段落に記載されるいずれかのインターポーザと、インターポーザの樹脂層または積層体上に搭載された半導体チップと、を備える。この半導体装置では、微細配線が形成可能となったインターポーザが用いられている。したがって、上記半導体チップを多数の端子数を有するハイエンド半導体チップとすることができ、高い性能を有する半導体装置を提供できる。
【００３２】
また、本発明の他の一態様に係る半導体装置の製造方法は、上記段落に記載されるいずれかのインターポーザを準備する工程と、インターポーザに半導体チップを搭載する工程と、を備える。この半導体装置では、微細配線が形成可能となったインターポーザが用いられている。したがって、多数の端子数を有するハイエンド半導体チップをインターポーザの樹脂層または積層体上に搭載することができ、高い性能を有する半導体装置を製造できる。
【００３３】
また、インターポーザの樹脂層上に設けられる前記積層体内の配線パターンは、セミアディティブ法により設けられていてもよい。
【００３４】
また、本体部に設けられた貫通配線は、レーザー照射により形成された第１フィラー支配層の第１開口部及び第１樹脂支配層の第２開口部を介して、積層体内の配線パターンに接続されてもよい。この場合、レーザー照射によって第２開口部周辺に発生する第１樹脂支配層の崩壊が抑制され、第２開口部の広がりが抑制される。
【発明の効果】
【００３５】
上述のような本発明の構成によれば、インピーダンス整合を取りつつ積層数を抑え、大面積の微細配線が形成可能なインターポーザ、当該インターポーザを用いた高い性能を有する半導体装置、及び当該半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【００３６】
【図１】本実施形態に係るインターポーザを含む半導体装置を説明する断面図である。
【図２】本実施形態に係るインターポーザを説明する断面図である。
【図３】図２の一部を拡大した断面図である。
【図４】本実施形態に係るインターポーザの製造方法の工程の一例を説明する断面図である。
【図５】図４に続くインターポーザの製造方法の工程の一例を説明する断面図である。
【図６】図５に続くインターポーザの製造方法の工程の一例を説明する断面図である。
【図７】比較例に係るインターポーザの本体部及び樹脂層を示す断面模式図である。
【図８】本実施形態に係るインターポーザの本体部及び樹脂層を示す断面模式図である。
【図９】比較例の樹脂層断面観察写真である。
【図１０】本実施形態の樹脂層断面観察写真である。
【図１１】比較例のビア開口形成時の樹脂層の表面観察写真である。
【図１２】本実施形態のビア開口形成時の樹脂層の表面観察写真である。
【発明を実施するための形態】
【００３７】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００３８】
（インターポーザを含む半導体装置）
図１は、本発明の実施形態に係るインターポーザを含む半導体装置を説明する断面図である。図１に示されるように、半導体装置１は、半導体チップ２，３と、インターポーザ４とを備える。
【００３９】
なお、以下の図面において図面内で同一ないし同様な構造については、符号は基本的に必要な場合以外は代表的な部分にのみ付与して他は省略する。
【００４０】
半導体チップ２，３は、インターポーザ４の一方の主面（図１の上面、インターポーザ表面）４ａ上に搭載されている。半導体チップ２，３は、例えばフリップチップ方式にてインターポーザ４に搭載されている。
【００４１】
具体的には、半導体チップ２は、インターポーザ４の主面４ａ上に設けられた端子５に接続されており、半導体チップ３は、当該主面４ａ上に設けられた端子６に接続されている。
【００４２】
インターポーザ４の他方の主面（図１の下面、インターポーザ裏面）４ｂ上に設けられている端子７には、外部基板に接続するためのはんだボール８が設けられている。端子５〜７は、例えばＡｕ、Ｃｕ、Ｎｉ等の金属を含む導電層、Ｃｕポスト、又は半田バンプ等である。
【００４３】
はんだボール８は、例えば金ボールバンプ（例えば、Ａｕ、Ａｕを含む合金、もしくは表面にＡｕめっきを施した金属複合体による金バンプ、又は、Ａｕ系のはんだによって形成されたバンプ）である。
【００４４】
（インターポーザ）
図２は、本発明の実施形態に係るインターポーザ４を説明する断面図である。図２に示されるように、インターポーザ４は、本体部１１と、これを挟んで本体部１１の一方の主面１１ａ側（図２の上面側、インターポーザ表面側）および他方の主面１１ｂ側（図２の下面側、インターポーザ裏面側）にそれぞれ設けられた第１、第２の樹脂層１２，１３、及び積層体１４，１５を備える。
【００４５】
上記各樹脂層、積層体はいずれも必要に応じて複数の樹脂層、積層体を積層した多層構造とすることができるのはもちろんである。
【００４６】
（本体部）
本体部１１は、複数の貫通孔２２を有する基材２１と、複数の貫通孔２２に対応する複数の貫通配線（貫通電極、ビア）２３とを備える。基材２１は、例えばガラス基板又はＳｉＯ2の絶縁層を設けたシリコンウェハー等である。
【００４７】
本実施形態では、大型パネルでの大量処理を可能にする観点から、基材２１としてガラス基板が用いられる。ガラス基板は、シリカ（ＳｉＯ2）が主成分であればよい。例えば、ガラスとして石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダガラス、又はサファイアガラス等が用いられる。
【００４８】
基材２１の厚さは、例えば５０μｍ以上５００μｍ以下でもよく、１００μｍ以上３００μｍ以下でもよい。基材２１の厚さは、ハンドリングが可能であれば、薄い方がよい。
【００４９】
ガラスなどの無機材料の温度による線膨張係数（ＣＴＥ：Coefficient  of Thermal  Expansion）は樹脂などの有機材料よりも一般的にかなり小さいが、例えば基材２１の線膨張係数は１．０ｐｐｍ／℃以上１０ｐｐｍ／℃以下のものが選ばれる。
【００５０】
本実施形態における線膨張係数は、例えば２０℃〜２６０℃の温度範囲内における単位温度の上昇に対応して変化する長さの割合とする。
【００５１】
複数の貫通孔２２は、本体部１１の厚さ方向に沿って、本体部１１の一方の主面１１ａから他方の主面１１ｂまで設けられている。複数の貫通孔２２は、例えばＴＧＶ(Through-Glass Via：ガラス貫通電極)と呼ばれる技術を用いられて形成されている。複数の貫通孔２２の径は、例えば５０μｍ以上４００μｍ未満であってもよく、５０μｍ以上１００μｍ以下であってもよい。複数の貫通孔２２の径は、後述する貫通配線（貫通電極）をなす導電部２３ａが当該貫通孔２２に充填されるように適宜設定される。
【００５２】
複数の貫通配線２３の各々は、対応する複数の貫通孔２２に充填される導電部２３ａと、上記一方の主面１１ａ上に設けられる導電部２３ｂと、上記他方の主面１１ｂ上に設けられる導電部２３ｃとを有している。複数の貫通配線２３は、例えばＡｕ、Ｃｕ、Ｎｉ等の金属から構成される導電体である。
【００５３】
（樹脂層）
図３は、図２のインターポーザ４の本体部１１の一方の主面１１ａ側の樹脂層１２の導電ビア１６を含む断面の一部を拡大した断面図である。
【００５４】
図３に示されるように、この第１の樹脂層１２は、本体部１１の一方の主面１１ａ上に設けられており、第１フィラー支配層３１及び第１樹脂支配層３２を有する二層構造となっている。
【００５５】
樹脂層１２は、複数の開口部１２ａを有している。開口部１２ａは、本体部１１の貫通配線２３と重なっている。
【００５６】
開口部１２ａには、例えばＡｕ、Ｃｕ、Ｎｉ等の金属を含む導電ビア１６が充填されている。ＪＩＳ  Ｂ  ０６０１：２００１に基づいた樹脂層１２の主面１２ｂにおける十点平均粗さＲｚは、例えば１０ｎｍ以上７０ｎｍ以下である。樹脂層１２の十点平均粗さＲｚが１０ｎｍ以上であることにより、容易に樹脂層１２を形成することができる。樹脂層１２の十点平均粗さＲｚが７０ｎｍ以下であることにより、開口部１２ａ付近の主面１２ｂに凹凸が生じることを抑制できる。
【００５７】
（フィラー支配層）
図３の第１フィラー支配層３１は、本体部１１の一方の主面１１ａ上に設けられており、フィラー（第１フィラー）及び樹脂（第１樹脂）を含んでいる。第１フィラー支配層３１は、開口部１２ａの一部である開口部（第１開口部）３１ａを有している。第１フィラー支配層３１の膜厚は、例えば３μｍ以上１５μｍ以下である。第１フィラー支配層３１の膜厚が３μｍ以上であることによって、本体部１１と積層体１４との短絡を抑制できる。第１フィラー支配層３１の膜厚が１５μｍ以下であることによって、開口部１２ａに充填される導電ビア１６の体積を低減できる。
【００５８】
第１フィラー支配層３１における樹脂は、例えばエポキシ樹脂、フェノール樹脂、エポキシフェノール樹脂、ポリイミド樹脂、シクロオレフィン樹脂、ベンゾオキサゾール樹脂（ＰＢＯ）の内の１種又はこれらの樹脂の２種類以上が混合された樹脂である。
【００５９】
また、第１フィラー支配層３１におけるフィラーは、例えば無機酸化物（例えばシリカ、アルミナ又はチタニア等）、炭化物（例えばグラファイト等）、無機窒化物（例えば窒化アルミニウム等）、無機塩、及びケイ酸塩の内の１種又はこれらの２種類以上が混合された物質である。
【００６０】
第１フィラー支配層３１におけるフィラーの平均粒径は、例えば０．１μｍ以上２μｍ以下でもよく、０．１μｍ以上１μｍ以下でもよく、０．１μｍ以上０．８μｍ以下でもよい。
【００６１】
フィラーの平均粒径が０．１μｍ以上であることによって、樹脂の流動性の低下を抑制し、第１フィラー支配層３１における線膨張係数を均一に保つことができる。フィラーの平均粒径が１μｍ以下であることによって、第１フィラー支配層３１の平坦性の低下を抑制し、樹脂層１２の主面１２ｂの十点平均粗さＲｚを７０ｎｍ以下にすることができる。
【００６２】
第１フィラー支配層３１において、樹脂及びフィラーの合計に対するフィラーの割合は、例えば６０体積％以上８０体積％以下である。
【００６３】
樹脂及びフィラーの合計に対するフィラーの割合を６０体積％以上にすることにより、第１フィラー支配層３１の線膨張係数を本体部１１の基材２１の線膨張係数に近づけ、熱膨張による層間の応力を緩和してそりや変形、クラックの発生を抑制することができる。例えば、第１フィラー支配層３１の樹脂がエポキシであり、フィラーがシリカフィラーであり、樹脂及びフィラーの合計に対するフィラーの割合が６０体積％〜８０体積％である場合、第１フィラー支配層３１の線膨張係数は、１２ｐｐｍ／℃以上３０ｐｐｍ／℃以下に設定され得る。
【００６４】
また、樹脂及びフィラーの合計に対するフィラーの割合を８０体積％以下にすることにより、第１フィラー支配層３１からフィラーが脱落することを抑制できる。
【００６５】
（樹脂支配層）
図３に示されるように、第１樹脂支配層３２は、第１フィラー支配層３１上に設けられており、フィラー（第２フィラー）及び樹脂（第２樹脂）を含んでいる。第１樹脂支配層３２は、開口部１２ａの一部であり、本体部１１の膜厚方向において開口部３１ａと重なっている開口部（第２開口部）３２ａを有している。
【００６６】
第１樹脂支配層３２の膜厚は、例えば２μｍ以上１０μｍ以下であってもよく、２μｍ以上５μｍ以下であってもよい。第１樹脂支配層３２の膜厚が２μｍ以上であることによって、フィラーに起因した樹脂層１２の主面１２ｂの凹凸が緩和され、樹脂層１２の十点平均粗さＲｚを７０ｎｍ以下にすることができる。第１樹脂支配層３２の膜厚が１０μｍ以下であることによって、開口部１２ａに充填される導電ビア１６の体積を低減できる。第１樹脂支配層３２の膜厚は、第１フィラー支配層３１の膜厚よりも薄くてもよい。
【００６７】
第１樹脂支配層３２における樹脂は、例えばエポキシ樹脂、フェノール樹脂、エポキシフェノール樹脂、ポリイミド樹脂、シクロオレフィン樹脂、ベンゾオキサゾール樹脂（ＰＢＯ）の内の１種又はこれらの樹脂の２種類以上が混合された樹脂である。
【００６８】
また、第１樹脂支配層３２におけるフィラーは、例えば無機酸化物、炭化物、無機窒化物、無機塩、及びケイ酸塩の内の１種又はこれらの２種類以上が混合された物質である。
【００６９】
第１樹脂支配層３２におけるフィラーの平均粒径は、例えば０．１μｍ以上２μｍ以下でもよく、０．１μｍ以上１μｍ以下でもよく、０．１μｍ以上０．８μｍ以下でもよい。フィラーの平均粒径が０．１μｍ以上であることによって、樹脂の流動性の低下を抑制し、第１樹脂支配層３２における線膨張係数を均一に保つことができる。フィラーの平均粒径が２μｍ以下であることによって、第１樹脂支配層３２の平坦性の低下を抑制し、樹脂層１２の十点平均粗さＲｚを７０ｎｍ以下にすることができる。
【００７０】
第１樹脂支配層３２において、樹脂及びフィラーの合計に対するフィラーの割合は、例えば５体積％以上３０体積％以下である。すなわち、第１樹脂支配層３２におけるフィラー及び樹脂の合計に対する樹脂の割合は、第１フィラー支配層３１におけるフィラー及び樹脂の合計に対する第１樹脂の割合よりも大きい。
【００７１】
樹脂及びフィラーの合計に対するフィラーの割合を５体積％以上にすることにより、第１樹脂支配層３２の線膨張係数を第１フィラー支配層３１の線膨張係数に近づけ、熱膨張による層間の応力を緩和することができる。例えば、第１樹脂支配層３２の樹脂がエポキシであり、フィラーがシリカフィラーであり、樹脂及びフィラーの合計に対するフィラーの割合が５体積％〜３０体積％である場合、第１樹脂支配層３２の線膨張係数は、１５ｐｐｍ／℃以上３０ｐｐｍ／℃以下に設定され得る。
【００７２】
また、樹脂及びフィラーの合計に対するフィラーの割合を６０体積％以下にすることにより、開口部１２ａを形成する際における樹脂層１２の主面１２ｂからのフィラーの脱落、及び当該主面１２ｂ周辺における開口部１２ａの径の拡大を抑制できる。
【００７３】
（第２の樹脂層）
図２に示されるように、インターポーザ４の第２の樹脂層１３は、本体部１１における他方の主面（図２の本体部１１下面）１１ｂ上に設けられている。
【００７４】
第２の樹脂層１３は、本体部１１の反りを抑制する観点から、第１の樹脂層１２と対称に同様の構成を有するものとして、インターポーザ４の表裏で熱応力のバランスをとることが望ましい。したがって、第２の樹脂層１３は、例えば本体部１１の他方の主面１１ｂに接して第１フィラー支配層３１に相当する層（第２フィラー支配層）と、その下層に第１樹脂支配層３２に相当する層（第２樹脂支配層）とを有している。
【００７５】
この場合、第１の樹脂層１２と同様に、第２樹脂支配層における樹脂（第４樹脂）及びフィラー（第４フィラー）の合計に対する樹脂の割合は、第２フィラー支配層における樹脂（第３樹脂）及びフィラー（第３フィラー）の合計に対する樹脂の割合よりも大きくなっている。
【００７６】
第２の樹脂層１３は、複数の開口部１３ａを有している。開口部１３ａは、本体部１１の貫通配線２３と重なっている。開口部１３ａには、例えばＡｕ、Ｃｕ、Ｎｉ等の金属を含む導電ビア１７が充填されている。
【００７７】
（積層体）
図２にあるように、積層体１４は、第１の樹脂層１２（又は第１樹脂支配層３２）上に設けられており、配線パターン１４ａを含む導体回路４１からなる多層構造を有している。配線パターン１４ａは、例えばＡｕ、Ｃｕ、Ｎｉ等の金属を含む導電部である。
【００７８】
配線パターン１４ａは、積層体１４の内部に設けられており、樹脂層１２の導電ビア１６に接続されて導体回路を構成している。つまり、配線パターン１４ａは、樹脂層１２の開口部１２ａに充填された導電ビア１６を介して本体部１１の貫通配線２３に接続されている。また、積層体１４の表面であるインターポーザ４の主面４ａ上に設けられた端子５，６は、配線パターン１４ａに接続されている。
【００７９】
積層体１４は、互いに積層された複数の導体回路４１を有している多層構造体である。複数の導体回路４１の各々は、樹脂層４１ａ、導電ビア（貫通電極）４１ｂ、及び導電部（配線パターン）４１ｃを有している。
【００８０】
樹脂層４１ａは、例えばエポキシ樹脂、フェノール樹脂、エポキシフェノール樹脂、ポリイミド樹脂、シクロオレフィン樹脂、ベンゾオキサゾール樹脂（ＰＢＯ）の内の１種又はこれらの樹脂の２種類以上が混合された樹脂から形成される。
【００８１】
複数の導体回路４１中の導電ビア４１ｂ及び導電部４１ｃによって、配線パターン１４ａが形成されている。複数の導体回路４１の各々の膜厚は、樹脂層１２における第１樹脂支配層３２の膜厚よりも薄くなっており、例えば１μｍ以上３μｍ以下である。複数の導体回路４１の積層数は、必要に応じて変更される。
【００８２】
複数の導体回路４１の配線パターン１４ａは、その配線厚が配線幅に対し１．５倍以上であり、その配線間の隙間に対し１．５倍以上となっており、その配線高さは使用する樹脂層４１ａの厚み以下であれば適宜設定して構わない。
【００８３】
半導体チップ２とのインピーダンス整合を行う場合は、使用する樹脂層４１ａの比誘電率Ｄｋを考慮し、配線厚を設定してよい。例えば、比誘電率Ｄｋが３．２の樹脂を使用した場合では樹脂層４１ａが１０μｍの時、Ｌ／Ｓ＝４/４μｍでは配線高さ６μｍ、Ｌ／Ｓ＝２/２μｍでは配線高さ４μｍとすることでインピーダンスが５０Ωとなり、半導体チップ２とインピーダンス整合をとることが可能となる。
【００８４】
また、樹脂層４１ａに形成した導電ビア４１ｂでは、その樹脂層厚が１０μｍのとき、導電ビア４１ｂのフィルドめっきに必要な配線高さは４μｍとなっており、配線高さを配線幅、及び配線の間の隙間の１．５倍以上に設定することで、導電ビア４１ｂのフィルドめっきができ、上記配線高さに設定することで容易にビアの多段スタック構造を得ることが可能となる。
【００８５】
図２にあるように、インターポーザ下面側のもう一つの積層体１５は、第２の樹脂層１３上（図２では下面側）に設けられており、複数の開口部を有している。該開口部内には、例えばＡｕ、Ｃｕ、Ｎｉ等の金属を含む導電ビア１８が充填されている。積層体１５の導電ビア１８は、第２の樹脂層１３の導電ビア１７を介して本体部１１の貫通配線２３に接続されている。
【００８６】
積層体１５は、本体部１１の反りを抑制する観点から、積層体１４と同様の構成を有するものとして、インターポーザ４の表裏で熱応力のバランスをとることが望ましい。したがって、積層体１５は多層構造体であり、例えば互いに積層された複数の導体回路４１の樹脂層４１ａに相当する、互いに積層された複数の樹脂層４２を有する。積層体１５の表面であるインターポーザ４の他方の主面４ｂ上には、端子７が設けられている。端子７は、導電ビア１８に接続されている。
【００８７】
（インターポーザの製造方法）
次に、図４（ａ）〜（ｃ）、図５（ａ）〜（ｃ）及び図６（ａ），（ｂ）を参照しながら、本実施形態に係るインターポーザの製造方法を説明する。図４（ａ）〜（ｃ）、図５（ａ）〜（ｃ）及び図６（ａ），（ｂ）は、インターポーザの製造方法の工程の一例を順に説明する図である。
【００８８】
（本体部および樹脂層の形成）
まず、図４（ａ）に示されるように、基材２１の厚さ方向に沿って延在する複数の貫通孔２２を基材２１に形成する。例えば、レーザー照射、ウェットエッチング、又はドリル等の掘削治具を用いて複数の貫通孔２２を基材２１に形成する。
【００８９】
次に、図４（ｂ）に示されるように、基材２１に貫通配線２３を形成する。例えば、まず貫通孔２２に導電部２３ａが充填された後に、導電部２３ｂ，２３ｃを形成することによって貫通配線２３を形成する。もしくは、基材２１の貫通孔に導電性物質を充填すると共に、基材２１の表面全体に導電性物質を形成した後、一部の導電性物質を除去して貫通配線２３を形成してもよい。これにより、本体部１１を形成する。
【００９０】
導電部２３ａ〜２３ｃは、スパッタリング又は真空蒸着法等によって形成されてもよいし、めっき法等によって形成されてもよい。めっき法を用いた場合、貫通孔２２内部に均一に金属膜を形成することが容易である。また、真空チャンバ及びポンプ等を有する成膜装置を使用しなくてもよいため、貫通配線２３を低コストで形成することができる。
【００９１】
めっき法等により基材２１の表面全体に導電性物質を形成した場合、貫通孔２２に充填された導電部２３ａと、基材２１の表面に形成されている導電部２３ｂ，２３ｃを除く基材２１表面の導電性物質を除去する。この場合、例えばエッチング等によって当該導電性物質を除去する。また、貫通孔２２に充填された導電部２３ａ以外の導電性物質を除去してもよい。この場合、例えば機械研磨、サンドブラスト、又はエッチング等によって導電性物質を除去してもよい。加えて、導電性物質を完全に除去する為、ＣＭＰ（ケミカルメカニカルポリッシング）を行ってもよい。導電部２３ａ以外の導電性物質を除去した場合、貫通配線２３における導電部２３ｂ，２３ｃを、例えばスパッタリング等により形成する。
【００９２】
また、無電解めっき法を用いて貫通配線２３を形成してもよい。例えば、基材２１上に無電解めっきの触媒が担持可能な有機層、又はシード層となる金属層等を形成することにより、無電解めっき法が利用できる。この場合、短時間で貫通孔２２を充填することができる。
【００９３】
以下では、無電解めっき法の具体例を説明する。まず、基材２１が酸化ケイ素を主成分とするガラス基板である場合、基材２１の表面にシランカップリング剤等を供給することによって、有機層を形成する。この有機層の官能基に触媒（例えばパラジウム又は白金等の金属）を担持させることにより、無電解めっきを基材２１に施すことができる。本具体例では、容易にめっきを行う観点及び熱伝導性が高い金属を用いる観点から、Ｃｕによるめっきを行う。
【００９４】
上記有機層を組成するシランカップリング剤の官能基は、電子供与基を含んでいることが望ましい。この電子供与基によって、無電解めっきの触媒である金属イオンと相互作用し、有機層上に選択的にイオンが吸着することができるからである。
シランカップリング剤の電子供与基として、例えばアミノ基又はチオール基などが挙げられる。
【００９５】
また、有機層上に吸着させた金属イオンは還元処理を施すことで金属となり、触媒としての利用が可能となる。例えば、無電解めっき液中に還元剤を添加することにより、金属イオンを還元することができる。添加する還元剤は、例えば次亜リン酸ナトリウム、ジメチルアミンボラン、ホルマリン、水素化ホウ素ナトリウム、又はヒドラジン等である。
【００９６】
なお、無電解めっき液中に添加された還元剤によって金属イオンが還元されない場合、無電解めっきを行う前に予め金属イオンを還元する。例えば、触媒としてパラジウムイオンを有機層に吸着させた場合、無電解めっき液中に添加された還元剤が次亜リン酸ナトリウム又はジメチルアミンボランであれば還元できる。
【００９７】
一方、例えば還元剤としてホルムアルデヒドを用いた場合、パラジウムイオンは還元できない。この場合、無電解めっきを行う前にジメチルアミンボランなどを用いてパラジウムイオンを還元する。
【００９８】
次に、図４（ｃ）に示されるように、本体部１１の一方の主面１１ａ上に樹脂層１２、他方の主面１１ｂ上に樹脂層１３を形成する。
【００９９】
樹脂層１２、１３は、例えば第１フィラー支配層３１及び第１樹脂支配層３２を併せた単一層のシートとして予め形成しておき、当該単一層シートを本体部１１にラミネートすることによって形成することができる。
【０１００】
例えば、真空ラミネーターを用いて、真空ラミネート、ラバープレス、及びホットプレスを行うことによって形成される。
【０１０１】
真空ラミネートは、例えば常温常圧、３０秒〜４０秒の条件下にて行われる。ラバープレスは、例えば０．０８ＭＰａ〜１．４ＭＰａ、９０℃〜１００℃、４０秒〜８０秒の条件下にて行われる。ホットプレスは、例えば０．０８ＭＰａ〜１．４ＭＰａ、１００℃〜１２０℃、４０秒〜８０秒の条件下にて行われる。
【０１０２】
なお、上記手法によって、他方の主面１１ｂ上にも樹脂層１３を形成する。
【０１０３】
（樹脂層の加工）
次に、図５（ａ）に示されるように、レーザー照射によって樹脂層１２に開口部１２ａを形成する。
【０１０４】
例えば、ＹＡＧ第３高調波（３５５ｎｍ）、ＹＡＧ第４高調波（２６６ｎｍ）、又はＫｒＦエキシマレーザー等のＵＶレーザーを用い、開口部１２ａを形成する。
【０１０５】
例えば、開口部１２ａの直径が１０μｍ以上２０μｍ以下になるように、レーザー照射を行う。
【０１０６】
例えば炭酸ガスレーザーを用いる場合、高出力ではあるが長波長であるため、開口部１２ａの直径を１０μｍ以上２０μｍ以下に制御することが困難となる。
【０１０７】
したがって、開口部１２ａの形成にはＵＶレーザーを用いることが望ましい。
【０１０８】
ＵＶレーザーによって樹脂層１２に開口部１２ａを形成した後、スミア（残渣）を除去するために、過マンガン酸カリウムを使用したデスミア処理を行う。
【０１０９】
過マンガン酸カリウムを使用したデスミア処理は、例えば、膨潤工程、過マンガン酸カリウム処理工程、中和工程の順番で行われる。
【０１１０】
過マンガン酸カリウムを使用してデスミア処理を行うことにより、樹脂層１２のスミアを除去すると共に樹脂層１２の主面１２ｂを平坦化することができる。
【０１１１】
なお、上記手法によって同様に、樹脂層１３に開口部１３ａを形成する。
【０１１２】
さらに、デスミア処理を行った樹脂層１２の開口部１２ａに導電ビア１６を充填すると共に、樹脂層１２の主面１２ｂ上に導電層５１を形成する。
【０１１３】
導電ビア１６及び導電層５１は、例えばスパッタリング、真空蒸着法、めっき法等によって形成される。
【０１１４】
導電層５１は、例えばレジストを用いることによってパターンニングされている。このレジストの厚さは、導電層５１のＬ／Ｓ（配線幅／間隙幅）に応じて変化するが、例えば５μｍ〜２５μｍである。
【０１１５】
また、同様の手法にて樹脂層１３の開口部１３ａに導電ビア１７を充填すると共に、樹脂層１３の主面上に導電層５２を形成する。
【０１１６】
図５（ｂ）に示すように導電層５１は、導体回路４１の導電部４１ｃに相当することとなり、後の積層体１４の下層を構成することとなる。導体回路４１の導電ビア４１ｂ及び導電部４１ｃは、例えばセミアディティブ法によって形成される。  
セミアディティブ法とは、Ｃｕ層等のシード層を形成し、所望のパターンを有するレジストをシード層上に形成し、シード層における露出した部分を電解めっき法等により厚膜化し、レジストを除去した後、薄いシード層をエッチングして導電ビア４１ｂ及び導電部４１ｃを得る方法である。また、同様の手法にて、樹脂層１３の主面上に樹脂層４２を形成する。
【０１１７】
（積層体の形成）
次に、図５（ｃ）、図６（ａ）、及び図６（ｂ）に示されるように、導体回路４１を必要な層数形成することにより、配線パターン１４ａを有する積層体１４を形成する。
【０１１８】
例えば、図５（ｃ）に示されるように、導体回路４１上にパターンニングされたレジスト４３を用いて、導電部４１ｃを形成した後、図６（ａ）に示されるように、レジスト４３を除去する。そして、上記に説明した方法により、複数の導体回路４１を積層させることにより、積層体１４を形成する。
【０１１９】
最後に、図６（ｂ）に示されるように、積層体１４の主面に端子５，６を形成する。
【０１２０】
配線パターン１４ａは、例えばセミアディティブ法によって形成される。
【０１２１】
また、樹脂層１３上（図の下側）にも、複数の樹脂層４２から構成され、導電ビア１８を含む積層体１５を形成すると共に、当該積層体１５の主面に端子７を形成する。これにより、インターポーザ４を形成する。
【０１２２】
また、形成されたインターポーザ４に、半導体チップ２，３を搭載することによって、図１に示される半導体装置１が形成される。
【０１２３】
この場合、インターポーザ４の端子５に半導体チップ２が接続され、端子６に半導体チップ３が接続されることによって半導体装置として完成する。
【０１２４】
インターポーザ４と半導体チップ２，３との接合は、はんだを介した接合でもよいし、はんだを介して接合した後アンダーフィルにて接合部を封止してもよい。
【０１２５】
以上に説明した本実施形態に係るインターポーザ４では、本体部１１の一方の主面１１ａ上に、第１フィラー支配層３１及び第１樹脂支配層３２が順に積層された樹脂層１２が設けられている。
【０１２６】
また、第１樹脂支配層３２における樹脂及びフィラーの合計に対する樹脂の割合は、第１フィラー支配層３１における樹脂及びフィラーの合計に対する樹脂の割合よりも大きくなっている。
【０１２７】
すなわち、第１樹脂支配層３２における樹脂の含有率は、第１フィラー支配層３１における樹脂の含有率よりも高くなっている。
【０１２８】
これにより、フィラーに起因する第１フィラー支配層３１の表面に発生する凹凸が第１樹脂支配層３２により軽減され、樹脂層１２の主面１２ｂの平坦性が向上する。
【０１２９】
また、配線パターン１４ａを第１樹脂支配層３２上に形成した場合であっても、当該配線パターン１４ａの断線などを抑制できる。したがって、微細な配線パターン１４ａが形成可能なインターポーザ４を提供できる。
【０１３０】
（比較例と本発明の比較）
図３に説明したように、本発明の実施形態のインターポーザの樹脂層１２における導電ビアの形成において、第１フィラー支配層３１は、開口部３１ａを有しており、第１樹脂支配層３２は、本体部１１の厚さ方向において開口部３１ａと重なる開口部３２ａを有している。これにより奏される作用効果を、比較例を用いながら説明する。
【０１３１】
図７は、比較例として、単一の樹脂層からなるインターポーザの、ビア形成に係る本体部及び樹脂層を示す断面模式図であり、図９は、比較例の樹脂層断面観察写真、図１１は比較例のビア開口形成時の樹脂層の表面観察写真である。
【０１３２】
また、図８は、本発明の実施形態のインターポーザの、樹脂支配層とフィラー支配層からなる二層構造の樹脂層におけるビアの形成に係る本体部及び樹脂層を示す断面模式図であり、図１０は、本実施形態の樹脂層断面観察写真、図１２は本実施形態のビア開口形成時の樹脂層の表面観察写真である。
【０１３３】
まず、比較例に係るインターポーザについて説明する。
図７の断面模式図に示されるように、比較例に係るインターポーザ１０４では、本体部１１の一方の主面１１ａ上に、単層の樹脂層１１２が設けられている。
【０１３４】
比較例の単層の樹脂層１１２は、図９にその断面観察写真を示すように樹脂及びフィラーを含んでおり、比較例の樹脂層１１２における樹脂及びフィラーの合計に対する樹脂の割合は、本実施形態の第１フィラー支配層３１と同一であるとする。また、比較例の単層の樹脂層１１２を構成する樹脂及びフィラーは、第１フィラー支配層３１の樹脂及びフィラーと同一であるとする。
【０１３５】
比較例の樹脂層１１２には、ビア用開口として複数の開口部１１２ａが設けられている。開口部１１２ａは、レーザー照射により設けられており、本体部１１側に位置する第１領域１６１と、樹脂層１１２の主面１１２ｂ側に位置する第２領域１６２とを有する。
【０１３６】
比較例の図７の断面模式図および図１１の表面観察写真に示されるように、レーザー照射により樹脂層１１２に開口部１１２ａを形成することによって、第２領域１６２における中心の直径Ｌ２は、第１領域１６１における中心の直径Ｌ１よりも大きくなる。
【０１３７】
具体的には、照射されるレーザーのエネルギーが主面１１２ｂ近傍に伝搬することによって、樹脂層１１２の樹脂が崩壊する。これにより、樹脂層１１２内に分散されているフィラーが脱落し、樹脂層１１２の主面１１２ｂ近傍の開口部１１２ａの径が広がる。そして、第１領域１６１及び第２領域１６２によって、深さ１〜２μｍの段差Ｓが形成される。
【０１３８】
このように樹脂層１１２の主面１１２ｂにおける開口部１１２ａの直径が大きくなると共に段差Ｓが形成されることによって、当該主面１１２ｂ上の配線が形成可能な領域が狭くなってしまう。
【０１３９】
例えば、開口部１１２ａの直径が約２０μｍになるように形成した場合、主面１１２ｂにおける開口部１１２ａの直径は、約４０μｍになってしまう。この場合、ビア（導電ビア）/ランド（端子部、導電部）の形成条件は、例えば６０μｍ／９０μｍ以上となる。また、樹脂層１１２におけるフィラーの比率が大きいことから、十点平均粗さＲｚが大きくなる。このため、樹脂層１１２の主面１１２ｂ上に形成される配線層のＬ／Ｓは、例えば１０μｍ／１０μｍ以上になる。
【０１４０】
ここで、樹脂層１１２におけるフィラーの比率が多いほど、樹脂層１１２の単位体積当たりの樹脂が少なくなる。このため、容易に樹脂層１１２が崩壊し、開口部１１２ａの径が広がりやすくなる。
【０１４１】
比較例において開口部１１２ａの径を広げないようにするためには、単層構造のまま樹脂層における樹脂の比率を大きくすることが考えられる。そこで、比較例に係る樹脂層における樹脂及びフィラーの合計に対する樹脂の割合を、本実施形態の第１樹脂支配層３２と同一にする場合を考える。
【０１４２】
この場合、当該樹脂層の樹脂の一部が崩壊したとしても、残存している樹脂によりフィラーの脱落が抑制される。これにより、樹脂層の主面近傍の開口部の径が広がることは抑制される。
【０１４３】
しかしながら、比較例においてこのような構成とした場合、本体部１１がシリコンウェハー又はガラス基板等によって形成されるので、本体部１１の線膨張係数と樹脂層１１２の線膨張係数との差が大きくなる。これにより、本体部１１の貫通配線２３と樹脂層１１２の開口部１１２ａとの位置ずれ量が大きくなり、樹脂層１１２にクラックが発生し、樹脂層１１２が本体部１１から剥離するおそれが発生するという問題がある。
【０１４４】
一方、本発明の図８の断面模式図および図１０の断面観察写真に示されるように、本実施形態に係るインターポーザ４においては、本体部１１の一方の主面１１ａ上に設けられた樹脂層１２は、順に積層された第１フィラー支配層３１及び第１樹脂支配層３２の二層構造を有しており、第１樹脂支配層３２における樹脂及びフィラーの合計に対する樹脂の割合は、第１フィラー支配層３１における樹脂及びフィラーの合計に対する樹脂の割合よりも大きくなっている。
【０１４５】
すなわち、第１樹脂支配層３２における樹脂の含有率は、第１フィラー支配層３１における樹脂の含有率よりも高くなっている。これにより、例えばレーザー照射により第１フィラー支配層３１及び第１樹脂支配層３２に開口部３１ａ，３２ａを形成する際に、開口部３２ａ周辺の第１樹脂支配層３２の崩壊が抑制される。
【０１４６】
また、図１２の本発明表面観察写真に示すように、樹脂層１２に開口部１２ａが設けられる際に、樹脂層１２の主面１２ｂ近傍の開口部の径が広がることが抑制される。このように、樹脂層１２の主面１２ｂにおける平坦な領域の面積が増加することにより、効果的に微細配線を形成することが可能になる。
【０１４７】
例えば、樹脂層１２に、４０μｍ〜５５μｍのピッチでビア/ランドの条件が２０μｍ／３０μｍ以下となるように開口部１２ａを形成することが可能となり、４μｍ／４μｍ以下の配線形成が可能となる。
【０１４８】
また、第１フィラー支配層３１において、樹脂及びフィラーの合計に対するフィラーの割合は、６０体積％以上８０体積％以下であり、第１樹脂支配層３２において、樹脂及びフィラーの合計に対するフィラーの割合は、５体積％以上６０体積％以下であってもよい。この場合、フィラーに起因する第１フィラー支配層３１の表面に発生する凹凸が第１樹脂支配層３２により十分に軽減され、樹脂層１２の主面１２ｂの平坦性が向上する。
【０１４９】
また、第１樹脂支配層３２の十点平均粗さＲｚは、１０ｎｍ以上７０ｎｍ以下であってもよい。この場合、第１樹脂支配層３２を簡易に形成することが可能になると共に、効果的に配線パターン１４ａを形成することが可能になる。
【０１５０】
また、第１樹脂支配層３２の厚さは、第１フィラー支配層３１の厚さよりも薄くてもよい。この場合、不必要に第１樹脂支配層３２を厚くすることなく、配線パターン１４ａが形成可能になる。
【０１５１】
また、第１フィラー支配層３１の厚さは、３μｍ以上１５μｍ以下であり、第１樹脂支配層３２の厚さは、２μｍ以上５μｍ以下であってもよい。この場合、不必要に第１フィラー支配層３１及び第１樹脂支配層３２を厚くすることなく、配線パターン１４ａが形成可能になる。
【０１５２】
また、本体部１１は、複数の貫通配線２３が設けられたガラス基板であってもよい。この場合、本体部１１を安価で高強度にすると共に、本体部１１の大型化が容易となる。
【０１５３】
また、本体部１１から第１樹脂支配層３２にかけて線膨張係数が段階的に大きくなるようにすることもできる。これにより、本体部１１上に第１フィラー支配層３１を形成した際、及び第１フィラー支配層３１上に第１樹脂支配層３２を形成した際に、温度膨張により各層間で生ずる応力を緩和し、クラックの発生を抑制することができる。
【０１５４】
加えて、本体部１１の線膨張係数が、インターポーザ４に搭載される半導体チップ２，３の線膨張係数と近い値となる。このため、加熱後の本体部１１の寸法変化が小さくなり、半導体チップ２，３の搭載を良好に行うことができる。
【０１５５】
さらに、本体部１１に貫通配線２３を設けることにより、インターポーザ４と半導体チップ２，３との間を多ピン並列接続することができる。これにより、優れた電気特性が得られ、低消費電力化が可能になる。
【０１５６】
また、本発明のインターポーザ４は、本体部１１の他方の主面１１ｂ上に設けられた樹脂層１３を備えることもでき、樹脂層１３は、樹脂及びフィラーを含む第２フィラー支配層と、第２フィラー支配層に接して設けられ、樹脂及びフィラーを含む第２樹脂支配層と、を有し、第２樹脂支配層における樹脂及びフィラーの合計に対する樹脂の割合は、第２フィラー支配層における樹脂及びフィラーの合計に対する樹脂の割合よりも大きくてもよい。
【０１５７】
この場合、本体部１１において、一方の主面１１ａ上に樹脂層１２が形成され、他方の主面１１ｂ上に樹脂層１３が形成される。これにより、本体部１１の線膨張係数と樹脂層１２の線膨張係数との差に起因した反りが抑制される。
【０１５８】
また、第１フィラー支配層３１に含まれるフィラー、及び第１樹脂支配層３２に含まれるフィラーの平均粒径は、０.１μｍ以上２μｍ以下であってもよい。
【０１５９】
この場合、第１フィラー支配層３１及び第１樹脂支配層３２の表面の平坦性の低下が抑制されると共に、第１フィラー支配層３１に含まれる樹脂及び第１樹脂支配層３２に含まれる樹脂の流動性の低下が抑制される。
【０１６０】
また、第１フィラー支配層３１に含まれるフィラー、及び第１樹脂支配層３２に含まれるフィラーは、無機酸化物、炭化物、無機窒化物、無機塩及びケイ酸塩からなる群から選ばれる少なくとも一種を含有してもよい。この場合、第１フィラー支配層３１及び第１樹脂支配層３２の線膨張係数が低下する。
【０１６１】
また、本実施形態に係るインターポーザ４を用いて製造される半導体装置１は、インターポーザ４の第１樹脂支配層３２上に設けられた積層体１５に搭載された半導体チップ２，３を備える。この半導体装置１では、微細配線が形成可能となったインターポーザ４が用いられているため、半導体チップ２，３を端子数の多いハイエンド半導体チップとすることができ、高い性能を有する半導体装置１を提供できる。
【０１６２】
また、本体部１１に設けられた貫通配線２３は、レーザー照射により形成された第１フィラー支配層３１の開口部３１ａ及び第１樹脂支配層３２の開口部３２ａを介して、配線パターン１４ａに接続されてもよい。この場合、レーザー照射によって開口部３２ａ周辺に発生する第１樹脂支配層３２の崩壊が抑制され、開口部３２ａの広がりが抑制される。
【０１６３】
本発明によるインターポーザ、半導体装置及び半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態において、樹脂層１３は必ずしも設けられていなくてもよい。
【０１６４】
また、樹脂層１２を構成する層は、第１フィラー支配層３１及び第１樹脂支配層３２の二層構造に限らず、三層以上で構成されていてもよい。例えば、第１フィラー支配層３１と第１樹脂支配層３２との間に樹脂及びフィラーを含有する中間層が含まれる三層構造となっていてもよい。この場合、中間層の樹脂及びフィラーの合計に対する樹脂の割合は、第１フィラー支配層３１よりも大きく、第１樹脂支配層３２よりも小さい。これにより、本体部１１から積層体１４までの線膨張係数の変化が一層緩やかになり、より効果的に熱膨張による層間の応力を緩和することができる。この場合、樹脂層１３も三層以上の構成とすることが好ましい。
【０１６５】
また、積層体１４における配線パターン１４ａは、セミアディティブ法に限らず、例えばサブトラクティブ法又はフルアディティブ法等の公知の方法にて形成される。
【０１６６】
ここで、サブトラクティブ法とは、Ｃｕ層等の導体層上に所望のパターンを有するレジストを形成して不要な導体層をエッチング除去した後、レジストを剥離して配線パターン１４ａを得る方法である。
【０１６７】
また、フルアディティブ法は、樹脂層上に無電解めっき触媒を吸着させ、所望のパターンのレジストを樹脂層上に形成し、このレジストを絶縁膜として残したまま触媒を活性化させ、無電解めっき法によりレジスト開口部内にＣｕ等の導体を析出させた後、レジストを除去して所望の配線パターン１４ａを得る方法である。
【０１６８】
本発明を以下の具体的実施例によりさらに説明するが、本発明はこれらの例に限定されるものではない。
【０１６９】
（本発明実施例の製造工程）
本発明の実施例では、図２に示されるように、本体部１１の一方の主面１１ａ上に樹脂層１２を形成した。本体部１１としてガラス基板（旭硝子株式会社製  ＥＮ−Ａ１  ３００μｍ厚）を用い、当該ガラス基板内に複数の貫通配線２３を形成した。
【０１７０】
樹脂層１２は、厚さ１２μｍの第１フィラー支配層３１と、厚さ２μｍの第１樹脂支配層３２とが互いに積層された樹脂シートとした。
【０１７１】
第１フィラー支配層３１は、エポキシ樹脂及びフィラーを主成分としており、第１フィラー支配層３１における樹脂及びフィラーの合計に対する樹脂の割合を３０体積％に調整した（すなわち、第１フィラー支配層３１における樹脂及びフィラーの合計に対するフィラーの割合を７０体積％に調整した）。
【０１７２】
また、第１樹脂支配層３２は、エポキシ樹脂主成分としており、第１樹脂支配層３２における樹脂及びフィラーの合計に対する樹脂の割合を８０体積％に調整した（すなわち、第１樹脂支配層３２における樹脂及びフィラーの合計に対するフィラーの割合を２０体積％に調整した）。
【０１７３】
第１フィラー支配層３１及び第１樹脂支配層３２に含まれるフィラーの平均粒径は、約０．５μｍとした。
【０１７４】
真空ラミネーター用いて、ラバープレス０．１ＭＰａ、１００℃、６０秒の条件でラバープレスを行った後、１．０ＭＰａ、１１０℃、９０秒の条件でホットプレスを行い、樹脂層１２を本体部１１の一方の主面１１ａにラミネートした。なお、樹脂層１２の比誘電率Ｄｋは３．２のものを使用している。
【０１７５】
本体部１１にラミネートした樹脂層１２に対し、第３高調波（３５５ｎｍ）を出射するＹＡＧレーザー装置を用いて、周波数７０ＫＨｚ、出力０．２Ｗ、パルス幅１０ｓの条件で開口部１２ａを形成した。開口部１２ａの形成後にデスミア処理を行い、加工径を１５μｍに設定した開口部１２ａを５５μｍのピッチで形成した。
【０１７６】
次に、本体部１１及び樹脂層１２を塩化パラジウム水溶液（０．２ｇ／Ｌ）に室温で１０分間浸漬し、触媒となるパラジウムイオンを樹脂層１２中へ担持させた。触媒が付着した樹脂層１２を０．１ｍｏｌ／Ｌのジメチルアミンボランを含む溶液に、６０℃で３０秒浸漬し、担持されたパラジウムイオンの還元を行った。続いて、還元したパラジウムを核として無電解銅めっきを行い、厚さ０．３μｍのＣｕ膜を樹脂層１２上及び開口部１２ａ内に均一に形成した。
【０１７７】
無電解めっきにより形成されたＣｕ膜上に、レジスト（日立化成株式会社製  ＲＹ５１１０、及び住友化学株式会社製  Ｘ１２２２０Ｍ８７）を用いて、露光、現像を経てパターンニングを行った。
【０１７８】
パターンニングをされた部分に電解銅めっきにて導電ビア１６を開口部１２ａ内に充填し、その後にレジストを除去した。
【０１７９】
電解銅めっきの厚みは、Ｌ／Ｓ＝４/４μｍでは配線幅、配線間の隙間に対し１．５倍の６μｍとし、Ｌ／Ｓ＝２/２μｍでは配線幅、配線間の隙間に対し２．３倍の４．６μｍとし配線形成を行った。
【０１８０】
同様の手法により、互いに積層された導体回路４１を複数形成し、積層体１４を形成した後に、積層体１４上に端子６を形成した。
【０１８１】
また、本体部１１の他方の主面１１ｂ上に樹脂層１３、導電ビア１７、積層体１５、及び端子７をそれぞれ形成することによって、インターポーザ４を形成した。
【０１８２】
（比較例の製造工程）
比較例では、実施例と同様にパターン形成を行った後に、Ｌ／Ｓ（Ｌｉｎｅ/Ｓｐａｃｅ）の配線幅、及び配線間の隙間と同じ厚みで電解めっきにて配線形成を行った。（Ｌ／Ｓ＝４/４μｍでは４μｍ厚、Ｌ／Ｓ＝２/２μｍでは２μｍ厚とした。）
【０１８３】
（性能比較）
実施例、及び比較例にて作成したインターポーザの性能を以下に示す。
【０１８４】
実施例で作成したインターポーザではＬ／Ｓ＝４/４μｍ、及び２/２μｍでインピーダンスが５０Ωになっているのに対し、比較例で作成したインターポーザではインピーダンスが５０Ωからずれていることが確認された。
【０１８５】
また、比較例で作成したインターポーザにてＬ／Ｓ＝２/２μｍではφ１５μｍビアをフィルドすることができていないため、ビアの多段スタックが困難となり、配線を引き回すためにはビアのオフセットが必要となる。よって、本発明の実施例では積層数が４であるのに対し、比較例では積層する層数が８と多くなっている。
【０１８６】
【表１】
2017069399.tif 000003
【０１８７】
上記表１に示されるように実施例では、インピーダンスを５０Ωに設定することが可能となるばかりではなく。Ｌ／Ｓ＝２/２μｍにてφ１５μｍビアの多段スタック構造が可能となる。本発明を用いることにてインターポーザの層数を減らすことが出来るばかりか、工数を削減できることにより、材料コストの削減、不良発生の抑制が可能となる。
【０１８８】
本発明のインターポーザ、半導体装置、及び当該半導体装置を製造する方法によれば、微細配線を形成可能なインターポーザ、当該インターポーザを用いた高い性能を有する半導体装置、及び当該半導体装置の製造方法を安価に提供できる。
【符号の説明】
【０１８９】
１…半導体装置、
２，３…半導体チップ、
４，１０４…インターポーザ、
４ａ…インターポーザ４の一方の主面（表面）
４ｂ…インターポーザ４の他方の主面（裏面）
５，６，７  端子
８  はんだボール
１１…本体部
１１ａ…本体部の一方の主面（表面側）
１１ｂ…本体部の他方の主面（裏面側）
１２，１３，１１２，４１ａ，４２…樹脂層
１２ａ，１３ａ、１１２ａ…開口部
１４，１５…積層体
１４ａ…配線パターン
１６、１７、１８、４１ｂ  導電ビア
２１…基材
２２…貫通孔
２３…貫通配線
２３ａ、２３ｂ、２３ｃ  導電部
３１…第１フィラー支配層
３１ａ…開口部（第１開口部）
３２…第１樹脂支配層
３２ａ…開口部（第２開口部）
４１…導体回路
４１ｃ  導電部
４３  レジスト
５１、５２  導電層
【図１】
2017069399.tif 000004
【図２】
2017069399.tif 000005
【図３】
2017069399.tif 000006
【図４】
2017069399.tif 000007
【図５】
2017069399.tif 000008
【図６】
2017069399.tif 000009
【図７】
2017069399.tif 000010
【図８】
2017069399.tif 000011
【図９】
2017069399.tif 000012
【図１０】
2017069399.tif 000013
【図１１】
2017069399.tif 000014
【図１２】
2017069399.tif 000015