(57)【要約】【課題】優れた電力付加効率及び最大有能電力利得を得ることができる化合物半導体装置及びその製造方法を提供する。【解決手段】チャネル層１０２と、チャネル層１０２上方のキャリア供給層１０３を含む化合物半導体層と、化合物半導体層上方のソース電極１２０及びドレイン電極１３０と、ソース電極１２０とドレイン電極１３０との間で化合物半導体層上方のゲート電極１４０と、ゲート電極１４０及びドレイン電極１３０を、ゲート電極１４０とドレイン電極１３０との間に空間１５１を残しながら覆う絶縁膜１１３と、空間１５１を覆うエアブリッジ膜１１４と、が含まれる。【選択図】図１
2017212342.tif 000002
【特許請求の範囲】
【請求項１】
チャネル層と、
前記チャネル層上方のキャリア供給層を含む化合物半導体層と、
前記化合物半導体層上方のソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間で前記化合物半導体層上方のゲート電極と、
前記ゲート電極及び前記ドレイン電極を、前記ゲート電極と前記ドレイン電極との間に空間を残しながら覆う絶縁膜と、
前記空間を覆うエアブリッジ膜と、
を有することを特徴とする化合物半導体装置。
【請求項２】
前記エアブリッジ膜は金属膜であることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記ゲート電極が延びる方向の少なくとも一端において、平面視で前記エアブリッジ膜の輪郭の内側の空間と外側の空間とが繋がっていることを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記絶縁膜は、前記化合物半導体層の上面も覆っていることを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【請求項６】
請求項１乃至４のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
【請求項７】
チャネル層上方にキャリア供給層を含む化合物半導体層を形成する工程と、
前記化合物半導体層上方にソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間で前記化合物半導体層上方にゲート電極を形成する工程と、
前記ゲート電極及び前記ドレイン電極を、前記ゲート電極と前記ドレイン電極との間に空間を残しながら覆う絶縁膜を形成する工程と、
前記空間を覆うエアブリッジ膜を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を有している。このため、これらの特性を利用して窒化物半導体を高耐圧及び高出力の半導体デバイスに適用することについて種々の検討が行われている。近年では、例えば、ＧａＮ系高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）がパワーデバイスとして使用されている。
【０００３】
しかしながら、従来のＨＥＭＴでは、優れた電力付加効率（power added efficiency：ＰＡＥ）及び最大有能電力利得（maximum available power gain：ＭＡＧ）を得ることが困難である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−９５６３７号公報
【特許文献２】特開２０１３−１９１７５９号公報
【特許文献３】国際公開第２００３／０６７６６４号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、優れた電力付加効率及び最大有能電力利得を得ることができる化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
化合物半導体装置の一態様には、チャネル層と、前記チャネル層上方のキャリア供給層を含む化合物半導体層と、前記化合物半導体層上方のソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間で前記化合物半導体層上方のゲート電極と、前記ゲート電極及び前記ドレイン電極を、前記ゲート電極と前記ドレイン電極との間に空間を残しながら覆う絶縁膜と、前記空間を覆うエアブリッジ膜と、が含まれる。
【０００７】
化合物半導体装置の製造方法の一態様では、チャネル層上方にキャリア供給層を含む化合物半導体層を形成し、前記化合物半導体層上方にソース電極及びドレイン電極を形成し、前記ソース電極と前記ドレイン電極との間で前記化合物半導体層上方にゲート電極を形成し、前記ゲート電極及び前記ドレイン電極を、前記ゲート電極と前記ドレイン電極との間に空間を残しながら覆う絶縁膜を形成し、前記空間を覆うエアブリッジ膜を形成する。
【発明の効果】
【０００８】
上記の化合物半導体装置等によれば、適切な空間及びエアブリッジ膜が含まれるため、優れた電力付加効率及び最大有能電力利得を得ることができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る化合物半導体装置の構造を示す図である。
【図２】第１の実施形態に係る化合物半導体装置の特性を参考例の特性と共に示す図である。
【図３Ａ】第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【図３Ｂ】図３Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。
【図４】第２の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図５】第３の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図６】第４の実施形態に係るディスクリートパッケージを示す図である。
【図７】第５の実施形態に係るＰＦＣ回路を示す結線図である。
【図８】第６の実施形態に係る電源装置を示す結線図である。
【図９】第７の実施形態に係る増幅器を示す結線図である。
【発明を実施するための形態】
【００１０】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１１】
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態はＨＥＭＴを備えた化合物半導体装置の一例に関する。図１は、第１の実施形態に係る化合物半導体装置の構造を示す図である。図１（ａ）は電極とエアブリッジ膜との位置関係を示す図であり、図１（ｂ）は断面図である。
【００１２】
第１の実施形態に係る化合物半導体装置１００では、図１（ｂ）に示すように、例えば半絶縁性のＳｉＣ基板等の基板１０１上に、バッファ層、チャネル層１０２、キャリア供給層１０３及びキャップ層１０４が形成されている。バッファ層、チャネル層１０２、キャリア供給層１０３及びキャップ層１０４が窒化物の化合物半導体積層構造１０５に含まれる。キャリア供給層１０３及びキャップ層１０４が、キャリア供給層を含む化合物半導体層の一例である。バッファ層及びチャネル層１０２は、例えば意図的な不純物のドーピングが行われていないＧａＮ層（ｉ−ＧａＮ層）であり、これらの総厚は３μｍ程度である。バッファ層は、基板１０１の表面に存在する格子欠陥のチャネル層１０２への伝播を防止している。キャリア供給層１０３は、例えばｎ型のＡｌＧａＮ層（ｎ−ＡｌＧａＮ層）であり、その厚さは１０ｎｍ程度である。キャップ層１０４は、例えばｎ型のＧａＮ層（ｎ−ＧａＮ層）であり、その厚さは１０ｎｍ以下である。チャネル層１０２のキャリア供給層１０３との近傍に２次元電子ガス（２ＤＥＧ）が存在する。
【００１３】
活性領域を画定する素子分離領域がチャネル層１０２、キャリア供給層１０３及びキャップ層１０４の周囲に形成されている。活性領域内で、化合物半導体積層構造１０５上にソース電極１２０及びドレイン電極１３０が形成されている。例えば、Ｔｉ膜１２１及びその上のＡｌ膜１２２がソース電極１２０に含まれ、Ｔｉ膜１３１及びその上のＡｌ膜１３２がドレイン電極１３０に含まれる。例えば、Ｔｉ膜１２１及びＴｉ膜１３１の厚さは２０ｎｍ程度であり、Ａｌ膜１２２及びＡｌ膜１３２の厚さは２００ｎｍ程度である。化合物半導体積層構造１０５、ソース電極１２０及びドレイン電極１３０を覆うパッシベーション膜１１１が形成されている。例えば、パッシベーション膜１１１の厚さは２ｎｍ〜５００ｎｍ程度である。パッシベーション膜１１１の材料として、Ｓｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ又はＷの酸化物、窒化物又は酸窒化物が例示される。パッシベーション膜１１１の例として、厚さが４０ｎｍのシリコン窒化膜が挙げられる。パッシベーション膜１１１に、ソース電極１２０とドレイン電極１３０との間で、開口部１１２（ゲートリセス）が形成されている。開口部１１２を介して化合物半導体積層構造１０５と接するゲート電極１４０がパッシベーション膜１１１上に形成されている。ゲート電極１４０には、Ｎｉ膜１４１及びその上のＡｕ膜１４２が含まれ、ゲート電極１４０は化合物半導体積層構造１０５とショットキー接合している。例えば、Ｎｉ膜１４１の厚さは３０ｎｍ程度であり、Ａｕ膜１４２の厚さは４００ｎｍ程度である。ゲート電極１４０及びドレイン電極１３０を、ゲート電極１４０とドレイン電極１３０との間に空間１５１を残しながら覆う絶縁膜１１３がパッシベーション膜１１１上に形成されている。絶縁膜１１３はソース電極１２０も覆っている。例えば、絶縁膜１１３の厚さは１００ｎｍ〜５００ｎｍ程度である。絶縁膜１１３の材料として、Ｓｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ又はＷの酸化物、窒化物又は酸窒化物が例示される。例えば、空間１５１内には大気が存在し、その比誘電率は１．０程度である。
【００１４】
ゲート電極１４０とドレイン電極１３０との間の空間１５１を覆うエアブリッジ膜１１４が絶縁膜１１３上方に形成されている。図１（ａ）に示すように、ゲート電極１４０が延びる方向の少なくとも一端において、平面視でエアブリッジ膜１１４の輪郭の内側の空間と外側の空間とが繋がっている。輪郭の内側の空間は空間１５１の一部又は全部である。エアブリッジ膜１１４の材料として、Ａｕ、Ｐｔ及びＴｉ等の金属が挙げられる。エアブリッジ膜１１４にＴｉＮ等の窒化物が用いられてもよい。エアブリッジ膜１１４に複数の膜が含まれていてもよい。エアブリッジ膜１１４を覆う絶縁膜１１５が絶縁膜１１３上に形成されている。例えば、絶縁膜１１５は低誘電率膜である。
【００１５】
第１の実施形態に係る化合物半導体装置１００では、ゲート電極１４０とドレイン電極１３０との間に空間１５１がある。空間１５１の比誘電率は低誘電率膜のそれよりも著しく低いため、ゲート電極１４０とドレイン電極１３０との間の容量が従来の化合物半導体装置のそれよりも低い。このため、第１の実施形態によれば、優れた電力付加効率（ＰＡＥ）及び最大有能電力利得（ＭＡＧ）を得ることができる。図２に、化合物半導体装置１００の特性を参考例の特性と共に示す。参考例には、空間１５１及びエアブリッジ膜１１４が含まれておらず、これらに代わって絶縁膜１１５が設けられている。図２（ａ）に示すように、化合物半導体装置１００によれば、参考例と比較して優れた利得及びＰＡＥを得ることができる。図２（ｂ）に示すように、化合物半導体装置１００によれば、参考例と比較して優れたＭＡＧを得ることができる。
【００１６】
更に、化合物半導体装置１００では、ゲート電極１４０が絶縁膜１１３により覆われているため、酸化等に伴うゲート電極１４０の特性の変化を抑制することもできる。
【００１７】
次に、第１の実施形態に係る化合物半導体装置の製造方法について説明する。図３Ａ乃至図３Ｂは、第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【００１８】
先ず、図３Ａ（ａ）に示すように、例えば半絶縁性のＳｉＣ基板等の基板１０１上に、バッファ層、チャネル層１０２、キャリア供給層１０３及びキャップ層１０４を形成する。バッファ層、チャネル層１０２、キャリア供給層１０３及びキャップ層１０４は、例えば有機金属気相成長（ＭＯＶＰＥ：metal organic vapor phase epitaxy）法により形成することができる。バッファ層、チャネル層１０２、キャリア供給層１０３及びキャップ層１０４が窒化物の化合物半導体積層構造１０５に含まれる。次いで、化合物半導体積層構造１０５に素子領域を画定する素子分離領域を形成する。素子分離領域の形成では、例えば、素子分離領域を形成する予定の領域を露出するフォトレジストのパターンをキャップ層１０４上に形成し、このパターンをマスクとしてＡｒ等のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。
【００１９】
その後、図３Ａ（ｂ）に示すように、化合物半導体積層構造１０５上にソース電極１２０及びドレイン電極１３０を形成する。ソース電極１２０及びドレイン電極１３０は、例えばリフトオフ法により形成することができる。すなわち、ソース電極１２０を形成する予定の領域及びドレイン電極１３０を形成する予定の領域を露出し、他の領域を覆うフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、Ｔｉ膜を形成した後にＡｌ膜を形成する。次いで、例えば、窒素雰囲気中にて４００℃〜１０００℃（例えば５５０℃）で熱処理を行い、オーミック特性を確立する。
【００２０】
続いて、図３Ａ（ｃ）に示すように、パッシベーション膜１１１を形成する。パッシベーション膜１１１は、例えばプラズマ化学気相成長（chemical vapor deposition：ＣＶＤ）法、原子層堆積（atomic layer deposition：ＡＬＤ）法又はスパッタリング法により形成することができる。
【００２１】
次いで、図３Ａ（ｄ）に示すように、パッシベーション膜１１１にゲート電極１４０用の開口部１１２を形成する。開口部１１２を形成する際には、開口部１１２を形成する予定の領域を露出するレジストパターンをパッシベーション膜１１１上に形成し、パッシベーション膜１１１のエッチングを行う。エッチングとしては、例えば弗素系ガス若しくは塩素系ガスを用いたドライエッチング又は弗酸若しくはバッファード弗酸を用いたウェットエッチングを行う。
【００２２】
その後、図３Ｂ（ｅ）に示すように、開口部１１２を介して化合物半導体積層構造１０５と接するゲート電極１４０をパッシベーション膜１１１上に形成する。ゲート電極１４０は、例えばリフトオフ法により形成することができる。すなわち、ゲート電極１４０を形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、Ｎｉ膜を形成した後にＡｕ膜を形成する。
【００２３】
続いて、図３Ｂ（ｆ）に示すように、ゲート電極１４０及びドレイン電極１３０を、ゲート電極１４０とドレイン電極１３０との間に空間１５１を残しながら覆う絶縁膜１１３を形成する。
【００２４】
次いで、図３Ｂ（ｇ）に示すように、ゲート電極１４０とドレイン電極１３０との間の空間１５１を覆うエアブリッジ膜１１４を形成する。エアブリッジ膜１１４の形成では、例えば、空間１５１内にレジスト膜を形成し、その上にスパッタリング法等によりエアブリッジ膜１１４を形成し、エッチングによりエアブリッジ膜１１４をパターニングし、空間１５１内のレジスト膜を除去する。エアブリッジ膜１１４として金属膜又はＴｉＮ膜が用いられている場合、絶縁膜１１３との間のエッチング選択比を大きくしやすい。エアブリッジ膜１１４は、図１（ａ）に示すように、ゲート電極１４０が延びる方向の少なくとも一端において、平面視でエアブリッジ膜１１４の輪郭の内側の空間と外側の空間とが繋がるように形成する。
【００２５】
その後、図３Ｂ（ｈ）に示すように、エアブリッジ膜１１４を覆う絶縁膜１１５を形成する。絶縁膜１１５の形成時に空間１５１内の空気が熱膨張したとしても、平面視でエアブリッジ膜１１４の輪郭の内側の空間と外側の空間とが繋がっているため、熱膨張に伴う破壊を回避することができる。
【００２６】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
【００２７】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態はＨＥＭＴを備えた化合物半導体装置の一例に関する。図４は、第２の実施形態に係る化合物半導体装置の構造を示す断面図である。
【００２８】
第２の実施形態に係る化合物半導体装置２００では、絶縁膜１１３が、ゲート電極１４０、ソース電極１２０及びドレイン電極１３０を、ゲート電極１４０とドレイン電極１３０との間に空間１５１を残し、ゲート電極１４０とソース電極１２０との間に空間１５２を残しながら覆っている。例えば、空間１５２内には大気が存在し、その比誘電率は１．０程度である。ゲート電極１４０とソース電極１２０との間の空間１５２を覆うエアブリッジ膜１１６が絶縁膜１１３上方に形成されている。ゲート電極１４０が延びる方向の少なくとも一端において、平面視でエアブリッジ膜１１６の輪郭の内側の空間と外側の空間とが繋がっている。エアブリッジ膜１１６の材料として、Ａｕ、Ｐｔ及びＴｉ等の金属が挙げられる。エアブリッジ膜１１６にＴｉＮ等の窒化物が用いられてもよい。エアブリッジ膜１１６に複数の膜が含まれていてもよい。絶縁膜１１５はエアブリッジ膜１１４及びエアブリッジ膜１１６を覆っている。他の構成は第１の実施形態と同様である。
【００２９】
第２の実施形態によっても第１の実施形態と同様の効果を得ることができる。
【００３０】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態はＨＥＭＴを備えた化合物半導体装置の一例に関する。図５は、第３の実施形態に係る化合物半導体装置の構造を示す断面図である。
【００３１】
第３の実施形態に係る化合物半導体装置３００では、ゲート電極１４０とドレイン電極１３０との間でパッシベーション膜１１１の上面が露出するように絶縁膜１１３に開口部１１７が形成されている。他の構成は第１の実施形態と同様である。
【００３２】
第３の実施形態によれば、開口部１１７の分だけゲート電極１４０とドレイン電極１３０との間の容量が低いため、より優れた特性を得ることができる。
【００３３】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図６は、第４の実施形態に係るディスクリートパッケージを示す図である。
【００３４】
第４の実施形態では、図６に示すように、第１〜第３の実施形態のいずれかのＨＥＭＴのＨＥＭＴチップ１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極１３０が接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極１２０に接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極１４０に接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及びＨＥＭＴチップ１２１０等がモールド樹脂１２３１によりパッケージングされている。
【００３５】
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
【００３６】
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図７は、第５の実施形態に係るＰＦＣ回路を示す結線図である。
【００３７】
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第１〜第３の実施形態のいずれかのＨＥＭＴが用いられている。
【００３８】
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
【００３９】
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は、ＨＥＭＴを備えた電源装置に関する。図８は、第６の実施形態に係る電源装置を示す結線図である。
【００４０】
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
【００４１】
一次側回路１２６１には、第５の実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
【００４２】
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
【００４３】
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第１〜第３の実施形態のいずれかのＨＥＭＴが用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
【００４４】
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態は、ＨＥＭＴを備えた増幅器に関する。図９は、第７の実施形態に係る増幅器を示す結線図である。
【００４５】
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
【００４６】
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第１〜第３の実施形態のいずれかのＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。高周波増幅器は、例えば、携帯電話基地局用送受信装置、レーダー装置及びマイクロ波発生装置に用いることができる。
【００４７】
第１〜第３の実施形態をモノリシックマイクロ波集積回路（microwave integrated circuit：ＭＭＩＣ）に適用することもできる。
【００４８】
化合物半導体層の組成は特に限定されず、例えば、ＧａＮ、ＡｌＮ及びＩｎＮ等の窒化物半導体を用いることができる。また、これらの混晶を用いることもできる。
【００４９】
いずれの実施形態においても、基板として、炭化シリコン（ＳｉＣ）基板、サファイア基板、シリコン基板、ＧａＮ基板又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。
【００５０】
ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。ゲート電極に、Ｎｉ及びＡｕの他にＰｄ及び／又はＰｔが含まれていてもよい。
【００５１】
以下、本発明の諸態様を付記としてまとめて記載する。
【００５２】
（付記１）
チャネル層と、
前記チャネル層上方のキャリア供給層を含む化合物半導体層と、
前記化合物半導体層上方のソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間で前記化合物半導体層上方のゲート電極と、
前記ゲート電極及び前記ドレイン電極を、前記ゲート電極と前記ドレイン電極との間に空間を残しながら覆う絶縁膜と、
前記空間を覆うエアブリッジ膜と、
を有することを特徴とする化合物半導体装置。
【００５３】
（付記２）
前記エアブリッジ膜は金属膜であることを特徴とする付記１に記載の化合物半導体装置。
【００５４】
（付記３）
前記ゲート電極が延びる方向の少なくとも一端において、平面視で前記エアブリッジ膜の輪郭の内側の空間と外側の空間とが繋がっていることを特徴とする付記１又は２に記載の化合物半導体装置。
【００５５】
（付記４）
前記絶縁膜は、前記化合物半導体層の上面も覆っていることを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
【００５６】
（付記５）
前記エアブリッジ膜上方の低誘電率膜を有することを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
【００５７】
（付記６）
付記１乃至５のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【００５８】
（付記７）
付記１乃至５のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
【００５９】
（付記８）
チャネル層上方にキャリア供給層を含む化合物半導体層を形成する工程と、
前記化合物半導体層上方にソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間で前記化合物半導体層上方にゲート電極を形成する工程と、
前記ゲート電極及び前記ドレイン電極を、前記ゲート電極と前記ドレイン電極との間に空間を残しながら覆う絶縁膜を形成する工程と、
前記空間を覆うエアブリッジ膜を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
【００６０】
（付記９）
前記エアブリッジ膜は金属膜であることを特徴とする付記８に記載の化合物半導体装置の製造方法。
【００６１】
（付記１０）
前記エアブリッジ膜は、前記ゲート電極が延びる方向の少なくとも一端において、平面視で当該エアブリッジ膜の輪郭の内側の空間と外側の空間とが繋がるように形成することを特徴とする付記８又は９に記載の化合物半導体装置の製造方法。
【００６２】
（付記１１）
前記絶縁膜は、前記化合物半導体層の上面も覆っていることを特徴とする付記８乃至１０のいずれか１項に記載の化合物半導体装置の製造方法。
【００６３】
（付記１２）
前記エアブリッジ膜上方に低誘電率膜を形成する工程を有することを特徴とする付記８乃至１１のいずれか１項に記載の化合物半導体装置の製造方法。
【符号の説明】
【００６４】
１００、２００、３００：化合物半導体装置
１０２：チャネル層
１０３：キャリア供給層
１２０：ソース電極
１３０：ドレイン電極
１４０：ゲート電極
１１１、１１３、１１５：絶縁膜
１５１、１５２：空間
１１４、１１６：エアブリッジ膜
【図１】
2017212342.tif 000003
【図２】
2017212342.tif 000004
【図３Ａ】
2017212342.tif 000005
【図３Ｂ】
2017212342.tif 000006
【図４】
2017212342.tif 000007
【図５】
2017212342.tif 000008
【図６】
2017212342.tif 000009
【図７】
2017212342.tif 000010
【図８】
2017212342.tif 000011
【図９】
2017212342.tif 000012