(57)【要約】      （修正有）【課題】微細化を可能にする位相調整素子、これを使用する光信号入力ポート構造体および光論理回路を提供する。【解決手段】位相調整素子は、幅および長さで特定される矩形の干渉導波領域と、この矩形の一つの角の近傍に光信号を入力する入力側導波路と、干渉導波領域のうち、入力側導波路と対称な位置に出力側導波路とを備える。光信号入力ポート構造体は、光信号入力ポートに位相調整素子が光導波路上に設置される。光論理回路は、多モード干渉計と、多モード干渉計に光信号が入力される二つの光信号入力ポートと、多モード干渉計によって干渉された光信号を出力する二つの光信号出力ポートとを備え、二つの光信号入力ポートから入力される光信号は、位相調整素子によって相互にπ／２の位相差を有するように位相が調整され、二つの光信号出力ポートは、一方の位相が０であり他方の位相がπである光信号が結像する位置に設けられる。【選択図】図１
2017049309.tif 000002
【特許請求の範囲】
【請求項１】
光導波路上に設置され、伝播する光信号の位相を調整する位相調整素子であって、
幅および長さで特定される矩形の干渉導波領域と、
この干渉導波領域を形成する矩形の一つの角の近傍において光信号を入力する入力側導波路と、
前記干渉導波領域のうち、前記入力側導波路に対して対称となる位置において光信号を出力する出力側導波路とを備える
ことを特徴とする位相調整素子。
【請求項２】
前記出力側導波路に出力される光信号の遅れ位相は、次式によって算出され、所望の遅れ位相を生じさせるように前記干渉導波領域の幅および長さを決定してなる請求項１に記載の位相調整素子。
【数１】
2017049309.tif 000009
【請求項３】
前記干渉導波領域、前記入力側導波路および前記出力側導波路は、いずれも金属膜上に形成された誘電体膜であり、前記光信号は、表面プラズモン信号である請求項１または２に記載の位相調整素子。
【請求項４】
多モード干渉計に光信号を入力するための光信号入力ポート構造体であって、
前記多モード干渉計に接続される複数の光信号入力ポートのうち、少なくとも一つの光信号入力ポートは、請求項１ないし３のいずれかに記載の位相調整素子が光導波路上に設置されるものであり、該位相調整素子によって、複数の光信号入力ポートから入力される光信号に相対的な位相差を形成することを特徴とする光信号入力ポート構造体。
【請求項５】
前記複数の光信号入力ポートは、それぞれが前記位相調整素子を光導波路上に有しており、該位相調整素子によって、複数の光信号入力ポートから入力される光信号に相対的な位相差を形成するものである請求項４に記載の光信号入力ポート構造体。
【請求項６】
前記多モード干渉計および前記光信号入力ポートは、いずれも金属膜上に形成された誘電体膜である請求項４または５に記載の光信号入力ポート構造体。
【請求項７】
請求項４ないし６のいずれかに記載の光信号入力ポート構造体を使用する光論理回路であって、
多モード干渉計と、この多モード干渉計に光信号が入力される二つの光信号入力ポートと、前記多モード干渉計によって干渉された光信号を出力する二つの光信号出力ポートとを備え、
前記二つの光信号入力ポートから入力される光信号は、前記位相調整素子によって相互にπ／２の位相差を有するように位相が調整され、
前記二つの光信号出力ポートは、一方の位相が０であり他方の位相がπである光信号が結像する位置に設けられるものである
ことを特徴とする光論理回路。
【請求項８】
前記光信号出力ポートは、金属膜上に形成された誘電体膜である請求項７に記載の光論理回路。
【請求項９】
さらに、第２の多モード干渉計を備え、位相０の前記光信号出力ポートは、該第２の多モード干渉計に入力されるとともに、該第２の多モード干渉計には、前記位相調整素子によって半波長の位相差を有して光信号が入力される制御信号入力ポートと、干渉した光信号を出力する光信号出力ポートとを備えるものである請求項７または８に記載の光論理回路。
【請求項１０】
前記第２の多モード干渉計ならびに該第２の多モード干渉計に設けられる前記位相調整素子および前記光信号入力ポートおよび前記光信号出力ポートは、いずれも金属膜上に形成された誘電体膜である請求項９に記載の光論理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面プラズモン等の光信号の位相を調整するための素子と、この素子を使用する光信号入力ポート構造体および光論理回路に関するものである。
【背景技術】
【０００２】
光コンピュータに代表されるように、光を信号として利用する場合、電気信号に比較して高速に作動することから、電気信号を用いた形式をベースとしつつ種々の研究がなされており、表面プラズモンを利用する論理素子の研究も進められているところである。近時、光信号を波長以下の誘電体パターンへ集光させることが可能な表面プラズモン信号を用い、単一モード波路および多モード干渉導波路を利用した位相調整素子が提案されている（非特許文献１参照）。
【０００３】
また、光信号の位相調整手段としては、光信号を分岐させ、一部について光遅延導波路を構成したもの（特許文献１参照）、または一部について伝播長を変化させる構成のもの（特許文献２参照）があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１７７４７３号公報
【特許文献２】特開２０１２−２４７４６３号公報
【非特許文献】
【０００５】
【非特許文献１】Fei Li, Mu Xu, Xiaofeng Hu, Jiayang Wu, Tao Wang, Yikai Su, Monolithic silicon-based 16-QAM modulator using two plasmonic phase shifters, Opt. Comm., Vol. 286, 166-170, 2013 (DOI:10.1016/j.optcom.2012.08.068).
【発明の概要】
【発明が解決しようとする課題】
【０００６】
非特許文献１には、表面プラズモン信号を誘電体導波路へ入力し、電圧印加による非線形光学効果を利用して位相制御が実現できる旨が開示されている。しかしながら、位相制御には変調構造が必要であり、さらに、変調構造はコア、クラッドおよび電極で構成され、構造が複雑であるうえに、当該位相制御は印加電圧に依存することとなり、印加電圧の制御も要求され得るものとなっていた。
【０００７】
他方、特許文献１には、通常の光導波路で構成した光遅延導波路に対し、分岐された光信号の位相を調整する位相調整手段と、多モード干渉光カプラとが接続された構成であり、トランスバーサル型光フィルタとして機能させる構成が開示されている。そして、位相調整手段としては、主に石英系光導波路上に形成された薄膜ヒータによって位相を調整するものである。しかしながら、薄膜ヒータを利用する位相調整手段の場合には、光遅延導波路を含む分岐した導波路の構造が全体的に複雑となり、その結果、光回路の微細化が困難であるという問題点があった。
【０００８】
また、特許文献２には、通常の光導波路で構成した多モード干渉カプラを用いて、１つの光信号を２分割するように分岐させ、分岐させた光導波路を遅延導波路として位相調整がなされるものが開示されている。そして、位相調整には、位相調整溝と、この位相調整溝に充填される位相調整用樹脂とで構成されるものであった。しかしながら、光導波路に
位相調整溝を構成し、さらに当該溝に位相調整樹脂を充填する構成では、当該導波路の構造が複雑となるばかりでなく、異なる材料を充填するというプロセスを必要とするため、複雑な作製方法によらなければならないという問題点を有していた。
【０００９】
なお、光論理回路については、半波長の位相差を有する制御信号を多モード干渉計に導入し、変調された信号が自己結像する導波路長の範囲内で、入力される光信号の強度に応じて所望の消光比を得ることができる位置に出力ポートを設ける構成を本願発明者らが提案している（特願２０１４−１８８５７１）。
【００１０】
上述したように、表面プラズモン信号または光信号の位相調整手段にかかる従来技術は、電気信号（印加電圧）や熱（薄膜ヒータ）を利用し、または複数の誘電材料を使用するものであることから、いずれも配線パターンが複雑となり、設計および作製において容易に実施できないという問題点を有し、特に、微細化することが極めて困難なものとなっていた。
【００１１】
本発明は、上記諸点にかんがみてなされたものであって、その目的とするところは、簡易なパターンにより微細化を可能にする位相調整素子の提供と、当該素子を使用する光信号入力ポート構造体および光論理回路を提供することである。
【課題を解決するための手段】
【００１２】
そこで、光の位相調整素子に係る本発明は、光導波路上に設置され、伝播する光信号の位相を調整する位相調整素子であって、幅および長さで特定される矩形の干渉導波領域と、この干渉導波領域を形成する矩形の一つの角の近傍において光信号を入力する入力側導波路と、前記干渉導波領域のうち、前記入力側導波路に対して対称となる位置において光信号を出力する出力側導波路とを備えることを特徴とするものである。
【００１３】
上記構成によれば、入力された光信号が、所定の幅および長さに調整された干渉導波領域内を伝播することにより、遅れ位相を有する光信号が出力されることとなり、適度な幅および長さを有する干渉導波領域を形成することにより、出力される光信号の位相を任意に調整することが可能となる。
【００１４】
さらに、光信号入力ポート構造体に係る前記発明において、前記出力側導波路に出力される光信号の遅れ位相は、次式によって算出され、所望の遅れ位相を生じさせるように前記干渉導波領域の幅および長さを決定してなる構成とすることができる。
【００１５】
【数２】
2017049309.tif 000003
【００１６】
上記構成によれば、遅れ位相は、導波路を伝播する光の基本モードの伝播定数βと干渉導波領域の長さＬによって決定されるが、前記伝播定数βは、干渉導波領域の幅Ｗｅを含む関数によって近似的に求められるため、結果的には干渉導波領域の幅および長さを決定することにより遅れ位相を任意に調整することが可能となる。
【００１７】
また、光信号入力ポート構造体に係る本発明は、多モード干渉計に光信号を入力するための光信号入力ポート構造体であって、前記多モード干渉計に接続される複数の光信号入力ポートのうち、少なくとも一つの光信号入力ポートは、前記のような構成の位相調整素子が光導波路上に設置されるものであり、該位相調整素子によって、複数の光信号入力ポートから入力される光信号に相対的な位相差を形成することを特徴とするものである。
【００１８】
上記構成によれば、位相調整素子が設置される光導波路を伝播する光信号は遅れ位相を有することとなることから、複数の光信号を同時に多モード干渉計に入力させることにより、多モード干渉計による干渉の効果を得ることができる。
【００１９】
光信号入力ポート構造体に係る前記発明において、前記複数の光信号入力ポートのそれぞれが前記位相調整素子を光導波路上に有しており、該位相調整素子によって、複数の光信号入力ポートから入力される光信号に相対的な位相差を形成するように構成してもよい。
【００２０】
上記構成によれば、複数の光導波路を伝播する複数の光信号について、個々に位相を調整し、それぞれの光信号における相互の位相を任意に調整することができる。これにより、個別に入力される光信号の位相に誤差がある場合、当該誤差を解消しつつ、所望の位相差を形成させた複数の光信号を出力させることができる。
【００２１】
他方、光論理回路に係る本発明は、前記いずれかの光信号入力ポート構造体を使用するであって、多モード干渉計と、この多モード干渉計に光信号が入力される二つの光信号入力ポートと、前記多モード干渉計によって干渉された光信号を出力する二つの光信号出力ポートとを備え、  前記二つの光信号入力ポートから入力される光信号は、前記位相調整素子によって相互にπ／２の位相差を有するように位相が調整され、前記二つの光信号出力ポートは、一方の位相が０であり他方の位相がπである光信号が結像する位置に設けられるものであることを特徴とするものである。
【００２２】
上記構成によれば、二つの光信号入力ポートから入力されるπ／２の位相差を有する二つの光信号は、多モード干渉計の内部で相互に干渉することとなる。また、多モード干渉計において干渉される光は、二つの光信号出力ポートにおいて、位相０または位相πのいずれか一方または双方に結像する。そこで、二つの光信号が入力される場合には、干渉光は、位相０においてのみ結像し、いずれか一方の光信号が入力される場合は、位相０および位相πの双方において結像することとなる。なお、当然のことながら、いずれの光信号入力ポートからも光信号が入力されない場合には、光信号出力ポートのいずれにおいても出力されることはない。すなわち、位相πにおける出力は、二つの入力に対し、排他的論理和（ＸＯＲ）となる。
【００２３】
また、上記発明において、さらに、第２の多モード干渉計を備え、位相０の前記光信号出力ポートは、該第２の多モード干渉計に入力されるとともに、該第２の多モード干渉計には、前記位相調整素子によって半波長の位相差を有して光信号が入力される制御信号入力ポートと、干渉した光信号を出力する光信号出力ポートとを備える構成とすることができる。
【００２４】
上記構成の場合には、半波長の位相差を有する制御信号（光信号）が、第２の多モード干渉計により、位相０で出力される光信号と干渉することとなり、位相０の出力値を論理和（ＡＮＤ）として出力させることとなる。すなわち、位相０において出力される光信号は、π／２の位相によって二つの光信号のうち、いずれか一方のみ入力される場合、および双方に入力される場合のいずれにおいても出力されることとなるが、光信号入力ポートの双方から入力された場合の出力値（電界強度）は、いずれか一方から入力された場合の
２倍となる。そこで、制御信号を入力することにより、例えば、当該電界強度を０．５の大きさで打ち消すことにより、２の電界強度を１．５の大きさとし、その他（１または０の電界強度）については０．５（正および負）の大きさとすることができる。１．５の電界強度を１とし、０．５の電界強度を０とすることにより、位相０の出力信号を論理和（ＡＮＤ）の解として処理することができる。従って、前記排他的論理和（ＸＯＲ）と論理和（ＡＮＤ）によって、半加算器として機能させることができる。
【００２５】
なお、前述の位相調整素子、多モード干渉計、光信号入力ポートおよび光信号出力ポートのそれぞれが、金属膜上に形成された誘電体膜で構成することができ、また、光信号は、表面プラズモン信号を利用する構成とすることができる。
【００２６】
このような構成の場合には、表面プラズモンに対する導波路と多モード干渉計は、誘電体膜によって形成することが可能となるため、論理回路の全体を容易に作製することができる。なお、伝播光を使用する場合であっても、光導波路および多モード干渉計は、コア層およびクラッド層を使用した通常の光導波路構造によって作製することができる。
【発明の効果】
【００２７】
本発明の位相調整素子によれば、電気信号（印加電圧）や熱（薄膜ヒータ）などの制御が不要であり、また、複数の誘電材料を使用することもなく、配線パターンを簡略化することができる。従って、設計および作製を容易とするものであり、特に、微細化することが可能であるから、表面プラズモン信号を利用することも可能となる。
【００２８】
さらに、上記位相調整素子によって任意に調整された位相差の光信号を多モード干渉計に入力し、干渉光を出力させることによって論理回路を構築することが可能となる。この論理回路としては、例えば、半加算器が容易に作製でき、また、これらの組合せにより、各種の論理回路を構築することができる。この場合、位相調整素子を介して、配線（導波路）の間隔を調整したうえで多モード干渉計へ光信号を入力させることにより、方向性結合によるクロストークノイズを低減させることも可能となる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態を示す概略図である。
【図２】半加算器として設計した論理回路の状態を示す図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施の形態を図面に基づいて説明する。図１は、本実施形態の光論理回路の概略を示す図である。この図に示すように、本実施形態の光論理回路は、任意の半導体基板上に光導波路、位相調整素子および多モード干渉計を形成した構成となっている。伝播光を使用する場合には、光導波路および多モード干渉計は、コア層およびクラッド層で構築されるが、表面プラズモンを使用する場合には、金属薄膜によって構成することができる。なお、表面プラズモンを使用する場合には、金属薄膜の表面に誘電体膜を積層した構成とすることが好ましい。これは伝播損失（オーミック損失および表面からの散乱損失）を低減させることができるからである。そこで、以下においては、表面プラズモンを使用する場合の構成を中心に、金属薄膜上に誘電体膜を積層した構成について説明することとする。
【００３１】
図１に示されているように、本実施形態は、誘電体膜１によって導波路、位相調整素子および多モード干渉計が形成され、その下層には金属膜２が半導体基板３の表面に積層されたものである。半導体基板３としては、汎用されているシリコン基板を使用し、その表
面に金属膜２が成膜されている。金属薄膜としては特に種類を特定するものではないが、金を使用することができる。誘電体膜１には、酸化シリコンを堆積させることができる。この誘電体膜１の形成においては、導波路として機能させるためのストライプ状部分と、位相調整素子（位相調整部）および多モード干渉計（強度変調部）として機能させるための矩形部分とに区分しているが、両者は一体として構築されるものである。
【００３２】
このような薄膜形成には、半導体プロセスを使用することができる。例えば、金属薄膜および二酸化シリコンの堆積には蒸着法によることができ、二酸化シリコンを所定の形状に形成するためには、マスキングおよびエッチング法により、所望形状の酸化シリコン膜を金属膜表面に形成させることができる。なお、二酸化シリコン膜１は、５００ｎｍ程度の膜厚があれば導波路、位相調整素子および多モード干渉計として機能し得るものであり、その際の金属薄膜の膜厚は３００ｎｍとしている。
【００３３】
ところで、図１は、半加算器を例示的に示している。ストライプ状の導波路は、入力信号ポート（光信号入力ポート）として機能し、矩形に形成した部分は位相調整部（位相調整素子）および強度変調部（多モード干渉計）として機能する。入力信号ポートから表面プラズモン信号を入力すると、信号は金属膜２の上に積層された二酸化シリコンによる導波路に沿って伝播し、位相調整部および強度変調部へ導入される。なお、表面プラズモンの光電界成分は、空気に対して高屈折率である二酸化シリコン内に閉じ込められることから、表面プラズモン信号は、当該パターンを反映した伝播特性を示すものである。
【００３４】
一般的に、多モード干渉計は、複数の光の単一モード導波路から入力された信号を再度複数の光の単一モード導波路へ出力するものとして知られている。すなわち、基本的には、複数の入力された信号の強度パターンを出力部でそのまま再生するものである。このとき、真空中における光の波長をλ０、形成する像の数をＮ、多モード干渉計の実効導波路の幅をＷｅ、多モード干渉計の実効導波路の長さをＬ、光の屈折率をｎとするときの関係は、Ｌ＝ｍｎＷｅ２／Ｎλ０（ただし、ｍは正の整数）で表すことができ、多モード干渉計は、この関係を満たすように作製されるものである。
【００３５】
ところで、前記の関係式において、Ｎは結像する位置の数を表している。すなわち、Ｎ＝１では結像する位置の数は１個所であり、Ｎ＝２では結像する位置は２個所になる。本実施形態では、位相差の増分をπ／２とするため、Ｎ＝２として多モード干渉計の長さＬを求めている。なお、Ｎ＝１の場合には、多モード干渉計の長さＬは、自己結像または鏡像結像に必要な長さとして求められる。
【００３６】
本実施形態では、二種類の多モード干渉計が、位相調整部および強度変調部として形成されている。位相調整部は、主として１×１多モード干渉計によって矩形に構成され、これが干渉導波領域である。この干渉導波領域には、入力側と出力側とに導波路が接続され、矩形の干渉導波領域の対角の位置に両導波路が分かれて接続されている。すなわち、矩形の一つの角の近傍に入力側導波路を接続した場合、これと対称な位置にある角の近傍に出力側導波路を接続するのである。
【００３７】
他方、強度変調部は、２×２多モード干渉計によって矩形に構成されたものであり、二つの光信号入力ポートと二つの光信号出力ポートを備えている。光信号出力ポートは、多モード干渉計（導波路）の導波方向に沿った中心線に対して、左右両側に対称な位置に設けられ、変調された光信号を２分割した像を形成するものである。
【００３８】
なお、位相調整部にあっては、矩形の干渉導波領域の大きさ（幅および長さ）を調整することにより、遅れ位相の程度を調整することができ、その結果として、複数（図は二つ）の光信号の間に任意の位相差を生じさせることができる。また、強度変調部にあっても
、同様に矩形に形成している多モード干渉計の大きさ（幅および長さ）を調整することにより、２分割された像の間の位相差の増分を任意に調整できるものである。
【００３９】
ここで、本実施形態は、図示のように、強度変調部に対し光信号を入力する二つの入力ポート（光導波路）には、個々に位相調整部が設けられ、当該強度変調部に導入される光信号が、それぞれ位相調整部によって調整されるものである。そして、この二つの位相調整部によって調整された光信号の相互における位相差をπ／２となるように調整するのである。また、強度変調部における位相の増分についてもπ／２となるように多モード干渉計を形成している。
【００４０】
そして、このように相互にπ／２の位相差を有する光信号が強度変調部に導入される場合、当該強度変調部の出力ポートの位置で２分割された像は、位相差の増分がπ／２となり、二つの出力ポートにおいて、異なる位相差となる干渉を同時に発生させることとなる。すなわち、一方の出力ポートでは位相が０となり、他方の出力ポートでは位相がπとなるような干渉を発生させるのである。
【００４１】
ここで、位相調整部における遅れ位相を生じさせる際の設計手法を説明すれば、多モード干渉計は、前記のとおり、Ｌ＝ｍｎＷｅ２／Ｎλ０に基づいて設計される。そして、このときの多モード干渉計（干渉導波領域）を伝播する基本モード伝播定数βは次式で近似的に求められる。
【００４２】
【数３】
2017049309.tif 000004
【００４３】
そして、遅れ位相（位相シフト）は次式で求められる。
【００４４】
【数４】
2017049309.tif 000005
【００４５】
従って、前記各式を整理すれば、遅れ位相は、次式によって近似的に求めることができるのである。
【００４６】
【数５】
2017049309.tif 000006
【００４７】
さらに、強度変調部に入力すべき二つの光信号について、位相差を任意に設定する場合には、個々の位相調整部における長さをＬ１およびＬ２、基本モード伝播定数をβ１およびβ２とすれば、任意の位相差は、β２Ｌ２−β１Ｌ１によって算出されることとなる。また、このβ１、β２は、幅の関数であることから、長さおよび幅（もしくはいずれか一方）を決定することにより、任意の位相差を生じさせることができるものである。
【００４８】
上記のような構成により、位相調整部において、二つの光信号について位相を調整し、その位相差をπ／２としつつ、二つの光信号入力ポートから強度変調部に導入するものとし、位相差の増分をπ／２とする二つの光信号出力ポートを強度変調部に設ける場合、強度変調部により２分割された光信号は、位相０および位相πとして選択的に出力されることとなる。この場合の真理値は下表のとおりとなる。
【００４９】
【表１】
2017049309.tif 000007
【００５０】
表１のとおり、上記構成の場合には、位相πにおける出力は、入力信号がともに１である場合に０を出力することとなり、ＸＯＲゲートとして機能することとなる。
【００５１】
ここで、位相０における出力に対して、半波長の位相差を有する制御信号を用いて変調することにより、さらに位相０の出力についてＡＮＤゲートとして機能させることができる。制御信号には、位相調整部が設けられるものであり、半波長の位相差を有するように位相が調整される。また、前記の位相０から出力される光信号と、前記制御信号とが、強度変調部（第２の多モード干渉計）に導入され、出力値を制御信号によって「０．５」だけ打ち消すように調整することができる。この場合の真理値を表２に示す。
【００５２】
【表２】
2017049309.tif 000008
【００５３】
この表において、「入力信号（位相０）」は、表１における強度変調部において位相０において出力される信号を意味し、それぞれ表１による出力値である電界振幅の０、１、２を示している。また、制御信号は、光信号を打ち消す作用を有するため、電界振幅レベルについて「−」で表示し、その大きさを「０．５」のレベルとしている。表２に示されている内容から明らかなとおり、入力信号が「０」の場合には、制御信号の「０．５」がそのまま出力され、また、入力信号の一方のみが「１」の場合には、制御信号により「０．５」の電界振幅が打ち消され、結果として、「０．５」が出力される。これに対し、入力信号が「２」の場合には、制御信号によって「０．５」が打ち消され、結果として「１．５」の電界振幅が出力されることとなる。
【００５４】
なお、打ち消し合うのは、電界レベルでの現象であるため、電力（フォトン数）では、その二乗となり、出力ポートの電力強度においては、「０．２５」と「２．２５」との二種類となる。そのため、ＡＮＤ条件を満たす場合と、満たさない場合とを判別することが
可能となる。さらに、これらの動作は、入力信号レベルが「０」と「１」とで出力電力（フォトン数）のレベルが３ｄＢ程度であることが知られている。
【００５５】
上記の例によれば、半加算器として機能させることができ、これに前掲の本願発明者らが開発した論理回路（特願２０１４−１８８５７１）を組み合わせることにより、光信号を用いた各種の論理回路を構築することができる。そして、これらの論理回路における導波路長は比較的短く構成できることから、表面プラズモン信号を使用することができる。また、比較的簡易な構成により、かつ微細に作製することが可能となる。そして、当該論理回路を演算処理装置に組み込むことにより、処理速度および消費電力の問題を飛躍的に改善し得るものである。
【実施例】
【００５６】
以下に実験例について説明する。実験として図１に示した光論理回路を作製した。具体的には、シリコン半導体基板３の表面に、金属膜として金を３００ｎｍの膜厚で形成し、さらにその表面に導波路および干渉計となる領域に限定して、誘電体膜として二酸化シリコンを５００ｎｍの膜厚で堆積させて光信号が導波する領域を形成した。
【００５７】
二つの入力信号ポートが接続される位相調整部では、それぞれ同じ長さ３８００ｎｍとし、両者の間における位相差がπ／２となるように、一方の幅を１４００ｎｍとし他方の幅を７００ｎｍとした。また、入力信号ポートにおける位相調整後の光信号を干渉させる強度変調部は、長さ７０００ｎｍ、幅２８００ｎｍとし、制御信号との間で干渉させる強度変調部は、長さ３０００ｎｍ、幅２２００ｎｍとした。この両入力信号ポートに対し、同時に光信号を入力する場合と、一方のみに光信号を入力する場合について光の導波の状態を観察した。なお、制御信号は、位相調整部において半波長の位相差を有するように、当該位相調整部の長さを５８００ｎｍ、幅を１７００ｎｍとした。また、入力する光信号は、いずれも表面プラズモン信号とした。
【００５８】
上記実験の結果を図２に示す。この図に示されるように、両入力信号ポートから光信号を入力した場合（図中左側）、ＸＯＲゲート側における出力は「０」を示し、ＡＮＤゲート側の出力は「１」示している。これにより、「１」、「１」の入力により、「１０」の出力となった。
【００５９】
また、二つの入力信号ポートの一方のみに光信号を入力した場合（図中右側）には、ＸＯＲゲート側における出力は「１」を示し、ＡＮＤゲート側の出力は「０」を示した。これにより、「１」、「０」の入力により、「０１」の出力となった。
【００６０】
上記のように、二つの入力信号ポートから入力される光信号に応じて、出力側の状態が変化し、結果的に半加算器として機能しているものとなった。このように、入力信号の位相差を任意に調整することにより、出力側の光信号の状態を変化させることができ、位相差の調整および入力の数等を変更することにより、各種の論理回路構成が可能となる。
【００６１】
しかも、上記実施形態のように表面プラズモンを使用する場合には、光電界と電子の疎密波が結合した量子である表面プラズモンが、金属配線上を光速（真空中の速度に比べ周囲の屈折率分だけ遅くなる）で伝播することとなり、電気信号を用いた論理回路に比べて入出力の高速化を実現できる。その演算速度は、概算で約２桁向上することとなる。そして、現実の演算処理装置に組み込むことにより、処理速度の向上と、消費電力の改善を招来させるものとなる。さらには、装置配線構造を簡素化することができる。
【００６２】
本発明の実施形態は上記のとおりであるが、本発明がこれらの実施形態に限定される趣旨ではない。従って、記載の実施形態とは異なる形態とすることは可能である。例えば、
上記実施形態では表面プラズモンを使用する光論理回路について説明したが、伝播光を用いた光論理回路とすることもできる。この場合、導波路構造としては、金属膜および誘電体膜に代えてリッジ導波路構造やコアおよびクラッドによる伝播光導波路構造を採用することができる。なお、出力側における光信号の電界強度を電力強度に変換する際には受光素子を使用すればよい。
【符号の説明】
【００６３】
１  二酸化シリコン膜
２  金属（金）膜
３  シリコン基板
【図１】
2017049309.tif 000010
【図２】
2017049309.tif 000011