(57)【要約】【課題】制御対象からの信号に基づき制御対象の制御量を検出し、検出制御量の目標値に対する偏差を用い制御演算を行い、該偏差を無くす制御信号を生成する制御装置を、ロジック数の少ないＰＬＤで構成可能にする。【解決手段】制御装置１は、モータ３からの信号に基づいてその回転速度の検出を行う速度検出部１１と、検出された回転速度と目標回転速度との偏差を無くすように操作量を算出する操作量算出部１２と、該算出部１２からの入力に基づきモータ３の制御信号であるＰＷＭ信号を生成するＰＷＭ変換部１３とを備える。操作量算出部１２は、ｎが正の整数である場合に、ｎ回目の操作量の算出の際、式Ｘの演算を行う。  Ｕn＝Ｕn-1＋ＧC×ｅn−ＧD×ｅn-1＋ＧE×ｅn-2…（式Ｘ）  Ｕnはｎ回目の操作量、ｅnはｎ回目の偏差、ＧC、ＧD、ＧEはゲインである。【選択図】図１
2017049637.tif 000002
【特許請求の範囲】
【請求項１】
制御対象から入力された信号に基づいて該制御対象の制御量の検出を行う検出部と、
該検出部により検出された制御量と目標値との偏差を無くすように操作量を算出する操作量算出部と、
該操作量算出部からの入力に基づいて前記制御対象の制御信号を生成し、該生成した制御信号を前記操作対象に入力する制御信号生成部と、を備えた制御装置であって、
前記操作量算出部は、ｎが正の整数である場合に、ｎ回目の前記操作量の算出の際、式Ａの演算を行い、
Ｕn＝ＧA×Ｕn-1＋（１−ＧA）×Ｕn-2＋ＧC×ｅn−ＧD×ｅn-1＋ＧE×ｅn-2
・・・（式Ａ）
Ｕnはｎ回目の前記操作量、
ｅnはｎ回目の前記偏差、
ＧA、ＧC、ＧD、ＧEはゲインであることを特徴とする制御装置。
【請求項２】
ＧAは１であることを特徴とする請求項１に記載の制御装置。
【請求項３】
前記操作量算出部は、算出した操作量を制限値以下に制限して出力するものであり、ｎ−１回目の操作量が制限値以上である場合、Ｕnー1として該制限値を利用して前記演算を行うことを特徴とする請求項２に記載の制御装置。
【請求項４】
Ｇｃ、ＧD、ＧEは整数であり、
前記操作量算出部は、前記演算の結果のビット数を、前記制御信号生成部の入力値に求められるビット数までビットシフトするビットシフト部を有することを特徴とする請求項２または３に記載の制御装置。
【請求項５】
前記制御信号生成部は、当該制御装置の起動時において、前記制御量が目標値に基づき予め定められた切替値になるまで、固定値に基づいて前記制御信号を生成し、前記切替値になった後からは、前記操作量算出部からの入力に基づいて前記制御信号を生成するよう切り替えを行い、
前記操作量算出部は、前記切り替えの前から前記演算を行い、前記切り替え前まで、前記偏差を零とし且つ前記演算の結果を前記目標値に応じた値で固定し、前記切り替え後の前記式Ａの演算では、実際の偏差を用い、前記演算の結果として実際の演算結果を用いることを特徴とする請求項１〜４のいずれか１項に記載の制御装置。
【請求項６】
前記検出部は、
前記制御対象であるモータが有するエンコーダから出力された当該モータの回転状態に応じたパルスの周期をクロックでカウントし、
クロック数と前記モータの前記制御量である回転速度とを対応付けた変換テーブルに基づいて、前記回転速度の検出を行うものであり、
前記起動の開始後所定時間を経過してから前記回転速度の検出を開始することを特徴とする請求項５に記載の制御装置。
【請求項７】
前記制御信号生成部は、当該制御装置の起動開始から、前記制御対象であるモータが有するエンコーダから出力された当該モータの回転状態に応じたパルスのエッジカウントが所定回数検出されるまでは、固定値に基づく前記制御信号を生成し、前記所定回数検出された後からは、前記操作量算出部からの入力に基づいて前記制御信号を生成するよう切り替えを行うことを特徴とする請求項１〜４のいずれか１項に記載の制御装置。
【請求項８】
前記制御対象であるモータの回転を減速させる減速部を備え、
前記制御信号生成部が前記操作量算出部から入力された操作量に基づく制御信号を生成している期間に前記制御対象の減速指示が入力されたことを受けて、
前記減速部が、前記制御対象の回転の減速を開始し、
前記操作量演算部が、前記偏差を零として前記演算を行い、
前記制御信号生成部が、前記目標値に応じた制御信号を生成し、
前記減速部に前記制御対象の回転の減速を開始させた後、前記検出部により検出された制御量が前記目標値に対応する所定の値になったことを受けて、
前記減速部が、前記制御対象の回転の減速を停止し、
前記操作量演算部が、実際の偏差を用いて前記演算を行い、
前記制御信号生成部が、前記操作量算出部からの入力に基づいて制御信号を生成することを特徴とする請求項１〜７のいずれか１に記載の制御装置。
【請求項９】
ハードウェアロジックデバイスで構成されていることを特徴とする請求項１または２に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御装置に関し、特に、モータ等の制御対象の検出された制御量と目標値との偏差を無くすように制御信号を生成する制御装置に関する。
【背景技術】
【０００２】
画像形成装置等に用いられるモータ（例えばインナーブラシレスモータ）の回転の制御には、ＰＩＤ（Proportional-Integral-Derivative）制御が広く使用されている。ＰＩＤ制御は、フィードバック制御の一種であり、モータの制御信号の制御を、モータの目標値との偏差に対する比例・積分・微分の３要素によって行う制御である。目標値との偏差とは、モータの場合であれば、目標値と、モータに付加されたエンコーダからの信号に基づくモータの制御量（速度や位置）との差である。
【０００３】
偏差を用いたＰＩＤ演算をＣＰＵ（Central Processing Unit）によって行いモータ制御信号を生成する場合には、高性能なＣＰＵが必要な上、上記エンコーダからの信号をＣＰＵに入力するための周辺回路が必要となり、高価な回路構成となり、ＣＰＵを制御するプログラムも複雑となる。
また、モータ制御のプラグラムを他機種（異なるＣＰＵ）に移植する場合、プログラムのデバッグ等に長時間を要する。
【０００４】
以上の点に係り、特許文献１には、インクジェットプリンタのキャリッジ駆動モータのエンコーダから入力された信号に基づいてキャリッジの速度を算出すると共に、上記モータの制御信号であるＰＷＭ（Pulse Width Modulation）信号を生成するハードロジック回路を備える制御装置が開示されている。この制御装置のハードロジック回路は、キャリッジ駆動モータの加速及び減速時には、ＣＰＵから入力された所定の操作量に基づいて制御信号を生成し、キャリッジが定速に達すると、目標値との偏差を用いてＰＩＤ演算により操作量を算出し、該操作量に基づいて制御信号を生成する。特許文献１のハードロジック回路は例えばＡＳＩＣ（Application Specific Integrated Circuit）である。
【０００５】
特許文献２及び３には、エンコーダからの信号に基づいてキャリッジの移動速度を検出すると共に、目標速度と上記検出された速度との差分に基づいてＰＩＤ演算を行い、モータの制御信号を生成する制御装置が開示されている。また、特許文献２及び３には、上記制御装置をＡＳＩＣまたはＣＰＬＤ（Complex Programmable Logic Device）やＦＰＧＡ（Field Programmable Gate Array）等のプログラマブルロジックデバイスで構成することが開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−６６３７４号公報
【特許文献２】特開２００３−１８６５４４号公報
【特許文献３】特開２００３−１８６５４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１に開示の制御装置では、制御信号の算出に用いるＰＩＤ演算に、複数の補数演算が必要であり、特許文献２及び３に開示の制御装置ではＰＩＤ演算に積分演算や微分演算が必要である。
【０００８】
本発明は、上述のような実状に鑑みてなされたものであり、モータ等の制御対象からの入力信号に基づいて制御対象の制御量を検出すると共に、検出された制御量の目標値に対する偏差を用いた制御演算を行い、該偏差を無くすような制御信号を生成する制御装置であって、ハードウェアロジックデバイスで構成可能であり、上記偏差を用いた制御演算として複数の補数演算や、積分演算、微分演算が不要な新規な制御演算を行うものを提供することをその目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明の第１の技術手段は、制御対象から入力された信号に基づいて該制御対象の制御量の検出を行う検出部と、該検出部により検出された制御量と目標値との偏差を無くすように操作量を算出する操作量算出部と、該操作量算出部からの入力に基づいて前記制御対象の制御信号を生成し、該生成した制御信号を前記操作対象に入力する制御信号生成部と、を備えた制御装置であって、前記操作量算出部が、ｎが正の整数である場合に、ｎ回目の前記操作量の算出の際、式Ａの演算を行い、
Ｕn＝ＧA×Ｕn-1＋（１−ＧA）×Ｕn-2＋ＧC×ｅn−ＧD×ｅn-1＋ＧE×ｅn-2
・・・（式Ａ）
Ｕnはｎ回目の前記操作量、ｅnはｎ回目の前記偏差、ＧA、ＧC、ＧD、ＧEはゲインであることを特徴としたものである。
【００１０】
本発明の第２の技術手段は、第１の技術手段において、ＧAは１であることを特徴としたものである。
【００１１】
本発明の第３の技術手段は、第２の技術手段において、前記操作量算出部は、算出した操作量を制限値以下に制限して出力するものであり、ｎ−１回目の操作量が制限値以上である場合、Ｕnー1として該制限値を利用して前記演算を行うことを特徴としたものである。
【００１２】
本発明の第４の技術手段は、第２または３の技術手段において、Ｇｃ、ＧD、ＧEが整数であり、前記操作量算出部が、前記演算の結果のビット数を、前記制御信号生成部の入力値に求められるビット数までビットシフトするビットシフト部を有することを特徴としたものである。
【００１３】
本発明の第５の技術手段は、第１〜４のいずれか１の技術手段において、前記制御信号生成部が、当該制御装置の起動時において、前記制御量が目標値に基づき予め定められた切替値になるまで、固定値に基づいて前記制御信号を生成し、前記切替値になった後からは、前記操作量算出部からの入力に基づいて前記制御信号を生成するよう切り替えを行い、前記操作量算出部が、前記切り替えの前から前記演算を行い、前記切り替え前まで、前記偏差を零とし且つ前記演算の結果を前記目標値に応じた値で固定し、前記切り替え後の前記式Ａの演算では、実際の偏差を用い、前記演算の結果として実際の演算結果を用いるＧAは１であることを特徴としたものである。
【００１４】
本発明の第６の技術手段は、第５の技術手段において、前記検出部が、前記制御対象であるモータが有するエンコーダから出力された当該モータの回転状態に応じたパルスの周期をクロックでカウントし、クロック数と前記モータの前記制御量である回転速度とを対応付けた変換テーブルに基づいて、前記回転速度の検出を行うものであり、前記起動の開始後所定時間を経過してから前記回転速度の検出を開始するＧAは１であることを特徴としたものである。
【００１５】
本発明の第７の技術手段は、第１〜４のいずれか１の技術手段において、前記制御信号生成部が、当該制御装置の起動開始から、前記制御対象であるモータが有するエンコーダから出力された当該モータの回転状態に応じたパルスのエッジカウントが所定回数検出されるまでは、固定値に基づく前記制御信号を生成し、前記所定回数検出された後からは、前記操作量算出部からの入力に基づいて前記制御信号を生成するよう切り替えを行うことを特徴としたものである。
【００１６】
本発明の第８の技術手段は、第１〜７のいずれか１の技術手段において、前記制御対象であるモータの回転を減速させる減速部を備え、前記制御信号生成部が前記操作量算出部から入力された操作量に基づく制御信号を生成している期間に前記制御対象の減速指示が入力されたことを受けて、前記減速部が、前記制御対象の回転の減速を開始し、前記操作量演算部が、前記偏差を零として前記演算を行い、前記制御信号生成部が、前記目標値に応じた制御信号を生成し、前記減速部に前記制御対象の回転の減速を開始させた後、前記検出部により検出された制御量が前記目標値に対応する所定の値になったことを受けて、前記減速部が、前記制御対象の回転の減速を停止し、前記操作量演算部が、実際の偏差を用いて前記演算を行い、前記制御信号生成部が、前記操作量算出部からの入力に基づいて制御信号を生成することを特徴としたものである。
【００１７】
本発明の第９の技術手段は、第１〜８のいずれか１の技術手段において、ハードウェアロジックデバイスで構成されていることを特徴としたものである。
【発明の効果】
【００１８】
本発明によれば、モータ等の制御対象からの入力信号に基づいて制御対象の制御量を検出すると共に、検出された制御量の目標値に対する偏差を用いた演算を行い、該偏差を無くすような制御信号を生成する制御装置であって、ハードウェアロジックデバイスで構成可能であり、上記偏差を用いた演算として複数の補数演算や、積分演算、微分演算が不要な新規な演算を行うもの提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態に係る制御装置の一例を示す図である。
【図２】図１の速度検出部における速度検出方法の一例を説明するための図である。
【図３】図１の速度検出部が速度を検出する際に参照する変換テーブルの一例を示す図である。
【図４】図１の速度検出部における速度検出方法の一例を説明するための図である。
【図５】図１の操作量算出部の構成例を示す図である。
【図６】図１の操作量算出部の他の構成例を示す図である。
【図７】本発明の第２の実施形態に係る制御装置の一例を示す図である。
【図８】ＰＩＤ制御を用いた制御装置の課題を説明するための図である。
【図９】ＰＩＤ制御を用いた制御装置の他の課題を説明するための図である。
【図１０】モータが静定するまでの図７の制御装置の動作を説明するための図である。
【図１１】モータが静定するまでの図７の制御装置の動作を説明するための他の図である。
【図１２】本発明の第３の実施形態に係る制御装置の一例を示す図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照しながら、本発明の制御装置の好適な実施形態について説明する。なお、以下の発明において、異なる図面においても同じ符号を付した構成は同様のものであるとして、その説明を省略する場合がある。
【００２１】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る制御装置の一例を示す図である。
図１の制御装置１は、モータ３を制御対象とするものであり、ＡＳＩＣやＣＰＬＤ、ＦＰＧＡ等のハードウェアロジックデバイスで構成される。
制御装置１は、速度検出部１１、操作量算出部１２、ＰＷＭ変換部１３を有する。制御装置１により実行されるフィードバック制御は、連続時間制御ではなく、所定のクロックで動作する離散時間制御（デジタル制御）である。
【００２２】
ＣＰＵ２は、モータ３の目標値として目標回転速度を操作量算出部１２に入力する。制御装置１では、ＣＰＵ２から目標回転速度とスタートトリガを受けた後は、ＣＰＵ２によらず該制御装置１単独でモータの速度制御が完結する。
【００２３】
モータ３は、例えば、インナーブラシレスモータであり、モータドライバ３１から印加される駆動電圧によって回転子３２が回転される。モータ３のエンコーダ３３は、モータ３の現在の回転状態を示すパルス信号から成る２チャンネルのエンコード信号ＥＮＣＯＤＥ＿Ａ、ＥＮＣＯＤＥ＿Ｂを制御装置１の速度検出部１１に出力する。
【００２４】
図２〜図４は、速度検出部１１における速度検出方法の一例を説明するための図である。
制御装置１の速度検出部１１は、本発明の「検出部」の一例であり、制御対象であるモータ３のエンコーダ３３から入力される２チャンネルのエンコード信号ＥＮＣＯＤＥ＿Ａ、ＥＮＣＯＤＥ＿Ｂに基づいて、モータ３の速度を算出／検出する。速度検出方法としては、図２に示すように、各エンコード信号の１周期をクロックでカウントし、そのカウント値からその時点での回転速度を検出する方法が考えられる。
【００２５】
回転速度をＳＰＤ（単位：rpm）、クロック周波数をＥＰＩ＿ＣＬＫ（単位：MHz）、１周期のカウント数をＥＰＩ＿ＣＴとすると、回転速度ＳＰＤは以下の式（１）で表すことができる。
ＳＰＤ＝（ＥＰＩ＿ＣＬＫ／（ＥＰＩ＿ＣＴ×エンコーダ分解能））×６０×１０6
・・・式（１）
【００２６】
論理回路で上記式（１）の演算（除算）を実行するのは非現実的である。したがって、速度検出部１１では、上記クロック数を速度に変換した図３に示すような変換テーブルを不図示のＲＯＭ（Read Only Memory）に予め記憶しておき、速度検出の際にはそのテーブルを参照する。
【００２７】
なお、速度検出部１１は、図４に示すように、エンコード信号ＥＮＣＯＤＥ＿Ａの立上りエッジ、エンコード信号ＥＮＣＯＤＥ＿Ａの立下りエッジ、エンコード信号ＥＮＣＯＤＥ＿Ｂの立上りエッジ及びエンコード信号ＥＮＣＯＤＥ＿Ｂの立下りエッジの間隔をクロックでそれぞれ独立してカウントし、各エッジが観測される度にカウント数を更新する。
【００２８】
図１の説明に戻る。
制御装置１の操作量算出部１２は、ＣＰＵ２から入力された目標回転速度と、速度検出部１１から入力された該速度検出部１１が検出したモータの速度と、の偏差を無くすように操作量を算出する。
【００２９】
ＰＷＭ変換部１３は、本発明の「制御信号生成部」の一例であり、操作量算出部１２からの入力をモータ３の制御信号であるＰＷＭ信号に変換し、モータドライバ３１に出力する。
【００３０】
次に、制御装置１の操作量算出部１２において行う制御演算について説明する。
ＰＩＤ制御における伝達関数は、積分出力の計算手法及び微分フィルタ出力の計算手法に台形則を用いた場合、以下の式２で表すことができる。なお、式２において、Ｐ，Ｉ，Ｄはそれぞれ独立したゲイン、ＴSはサンプリング時間、Ｎはフィルタ係数である。
【００３１】
【数１】
2017049637.tif 000003
【００３２】
上記式２を差分方程式に変形すると、以下の式３で表すことができる。なお、式３において、ｎは正の整数であり、Ｕnはｎ回目の操作量、ｅnはｎ回目の偏差、ＧA、ＧC、ＧD、ＧEはゲインである。
Ｕn＝ＧA×Ｕn-1＋（１−ＧA）×Ｕn-2＋ＧC×ｅn−ＧD×ｅn-1＋ＧE×ｅn-2
・・・（式３）
【００３３】
操作量算出部１２は、上記式３の制御演算を行うことにより操作量を算出する。式３の制御演算には複数の補数演算や、積分演算、微分演算等が不要である。
【００３４】
上記式３の制御演算の際、ゲインＧAは１とすることが好ましい。ゲインＧAを１とすることにより、上記式３は以下の式４になる。
Ｕn＝Ｕn-1＋ＧC×ｅn−ＧD×ｅn-1＋ＧE×ｅn-2
・・・（式４）
上記式４は、上記式３に比べて、ゲインのＧAの乗算や、Ｕn-2に係る演算が不要となるので、回路をより単純にすることができる。
【００３５】
さらに、ゲインＧC、ＧD、ＧEは、整数であることが好ましい。整数でない場合、ハードウェアロジックデバイスで構成することが困難であるからである。ゲインＧC、ＧD、ＧEは、シミュレーション等から決定されるものであり、予め記憶されており、また、外部から変更可能である。
【００３６】
図５は、操作量算出部１２の構成例を示す図である。
図５の操作量算出部１２は、偏差生成部１１０と、演算部１２０とを有する。
偏差生成部１１０は、ＣＰＵ２から入力される目標回転速度Ｖtgtと速度検出部１１から入力されるモータ３の回転速度Ｖactとの差分である偏差ｅnを生成する。
演算部１２０は、上述の式４をロジック化したものである。演算部１２０は、第１遅延部１２１、第１増幅部１２２、第２増幅部１２３、第２遅延部１２４、第３増幅部１２５、第３遅延部１２６、第４増幅部１２７、加算部１２８を有する。
【００３７】
第１遅延部１２１は、入力値を所定時間遅延させて出力する。この所定時間は、操作量Ｕnの更新周期／演算周期と等しい。図の例において、第１遅延部１２１への入力値は、加算部１２８の出力値Ｕnである。したがって、ｎ回目の操作量Ｕnの演算における第１遅延部１２１の出力値は、ｎ−１回目の操作量Ｕn-1である。
【００３８】
第１増幅部１２２は、入力される第１遅延部１２１の出力値を増幅して出力する。第１増幅部１２２の増幅率（ゲイン）はＧAである。ここでＧAは１である。したがって、この第１増幅部１２２は省略可能である。ｎ回目の操作量Ｕnの演算における第１増幅部１２２の出力値は、ｎ−１回目の操作量Ｕn-1である。
【００３９】
第２増幅部１２３は、偏差生成部１１０から入力される偏差ｅnを増幅して出力する。第２増幅部１２３のゲインはＧCである。ｎ回目の操作量Ｕnの演算における第２増幅部１２３の出力値は、ＧC×ｅnである。
【００４０】
第２遅延部１２４は、偏差生成部１１０から入力される偏差ｅnを所定時間遅延させて出力する。第２遅延部１２４の遅延時間は第１遅延部１２１の遅延時間と同じであり、操作量Ｕnの更新周期である。ｎ回目の操作量Ｕnの演算における第２遅延部１２４の出力値は、ｎ−１回目の偏差ｅn-1である。
【００４１】
第３増幅部１２５は、第２遅延部１２４から入力される偏差ｅn-1を増幅して出力する。第３増幅部１２５のゲインはＧDである。ｎ回目の操作量Ｕnの演算における第３増幅部１２５の出力値は、ＧD×ｅn-1である。
【００４２】
第３遅延部１２６は、偏差生成部１１０から入力される偏差ｅnを所定時間遅延させて出力する。第３遅延部１２６の遅延時間は第１遅延部１２１の遅延時間の２倍であり、操作量Ｕnの更新周期の２倍である。ｎ回目の操作量Ｕnの演算における第３遅延部１２６の出力値は、ｎ−２回目の偏差ｅn-2である。
【００４３】
第４増幅部１２７は、第３遅延部１２６から入力される偏差ｅn-2を増幅して出力する。第４増幅部１２７のゲインはＧEである。ｎ回目の操作量Ｕnの演算における第４増幅部１２７の出力値は、ＧE×ｅn-2である。
【００４４】
加算部１２８は、第１増幅部１２２の出力値、第２増幅部１２３の出力値、第３増幅部１２５の出力値及び第４増幅部１２７の出力値を加算して、操作量Ｕnを出力する。ただし、加算部１２８は、第３増幅部１２５の出力値についてはマイナス１を乗じてから加算する。
【００４５】
図６は、操作量算出部１２の他の構成例を示す図である。
ゲインＧAを１とすることに特に問題はないが、ゲインＧC、ＧD、ＧEを整数とした場合にこれらゲインを所望の精度（例えば８ビット）としたとき、演算部１２０からの出力値をそのままＰＷＭ変換部１３に入力すると、該ＰＷＭ変換部１３の入力値に必要な精度すなわちビット数に比べて非常に大きな値となる。したがって、操作量算出部１２は、図６のように、演算部１２０からの出力値をビットシフトするビットシフト部１３０を有することが好ましい。ビットシフト部１３０は、入力値をビットシフトして出力するものである。ビットシフト部１３０のビットシフト量は、入力値のビット数とＰＷＭ変換部１３に必要なビット数とにより定められる。
【００４６】
また、ゲインＧC、ＧD、ＧEを整数とした場合にこれらゲインを所望の精度（例えば８ビット）としたとき、演算部１２０からの出力値をビットシフト部１３０にそのまま入力すると、ビットシフト量が大きいため、ロジック数が大きくなってしまう。ビットシフト量を抑えるために、操作量算出部１２は、リミッタである第１制限部１４０を有することが好ましい。第１制限部１４０は、入力値を所定の制限値以下に制限して出力する。
【００４７】
第１制限部１４０における制限値は例えば以下の通りである。
ここでモータ３の駆動電圧をＶmとすると、第１制限部１４０の制限値＝ＰＷＭデューティ比１００％＝Ｖmの関係を満たす。
所望するゲインの精度を目標回転速度に乗算する。
その乗算値を２の累乗で表わされる所定値で除算する。所定値はシミュレーション等により求められる。
上記除算値以上の値で最も近い２の累乗値を第１制限部１４０の制限値とする。
【００４８】
ゲインの精度が２５６（８ビット）、目標回転速度を２５００、上記所定値を８とすると、上記乗算値は２５６×２，５００＝６４０，０００であり、上記除算値は６４０，０００／８＝８０，０００であり、上記制限値は１３１，０７２（２17）である。
この場合において、ＰＷＭ変換部１３の入力値に必要な精度が１０ビット（１０２４）であれば、ビットシフト部１３０でのビットシフト量は７ビットである。
【００４９】
なお、第１制限部１４０を設けることにより、演算部１２０からの出力が操作量算出部１２からの出力と異なる場合が生じる。したがって、演算部１２０からの出力を第１遅延部１２１に直接入力すると、フィードバック制御を適切に行うことができない。
そこで、本出願人が出願した特願２０１５−６８７９２号に記載の技術を適用し、操作量算出部１２に第２制限部１５０を設けることが好ましい。第２制限部１５０は、演算部１２０から入力される、すなわち加算部１２８から入力される操作量Ｕnを、所定の制限値以下に制限して出力する。第２制限部１５０の制限値Ｌ２と第１制限部１４０の制限値Ｌ１は例えば同一である。したがって、ｎ回目の操作量Ｕnの演算における第１遅延部１２１の出力値は、ｎ−１回目の操作量Ｕn-1が上記制限値Ｌ２より小さい場合、ｎ−１回目の操作量Ｕn-1であり、大きい場合、制限値Ｌ２が出力される。
【００５０】
（第２の実施形態）
図７は、本発明の第２の実施形態に係る制御装置の一例を示す図である。図８及び図９はＰＩＤ制御を用いた制御装置の課題を説明するためのものである。
従来の制御装置であっても、ＰＩＤ制御により目標速度を得られるが、モータの停止状態からＰＩＤ制御を行うと、電気的次定数等の影響により出力デューティを入力しても実際にモータが回転するまでのタイムラグがある。したがって、図８に示すように、ＰＩＤ演算結果すなわちフィードバック量が累積され出力デューティが静定状態の出力デューティＸより非常に大きい状態が続くため、検出速度が目標回転速度Ｖtgtを超える、いわゆるオーバーシュートが非常に大きくなり、静定までに時間がかかる。オーバーシュートを抑えるために積分ゲインなどのＰＩＤゲインを低く調整する方法があるが、この方法では目標回転速度Ｖtgtに到達するまでの時間である立ち上がり時間Ｔａが非常に長くなるというデメリットがある。
【００５１】
また、目標速度の所定の割合に設定された切替速度に達するまでモータを固定出力で駆動し、切替速度に達した後にＰＩＤ制御に切り替える方法が提案されている。この方法では、モータの停止状態からＰＩＤ制御を行う場合に比べて静定までの時間を短縮することができる。しかし、この方法では、図９に示すように、切替速度ＶSに達した後に、固定デューティからＰＩＤ制御に切り替えた際に、演算累積値が“０”であるため出力デューティも“０％”に近いところまで落ちるので、立ち上がり時間Ｔａが長くなる。
【００５２】
図７の制御装置４は、上述の立ち上がり時間及び制定までの時間を短くするためのものであり、起動時の動作に特徴があるものである。
制御装置４は、速度検出部４１、操作量算出部４２、ＰＷＭ変換部４３の他に、固定出力部４４、出力選択部４５を有する。
【００５３】
速度検出部４１は、図１の速度検出部１１と同様にモータ３の回転速度を算出／検出する。速度検出部４１は、検出した速度を操作量算出部４２と出力選択部４５とに出力する。
操作量算出部４２は、図１の操作量算出部１２と同様に前述の式４の制御演算を行うことにより操作量を算出する。
固定出力部４４は、予め定められた固定値を出力する。
【００５４】
ＰＷＭ変換部４３は、操作量算出部４２または固定出力部４４からの入力をモータ３の制御信号であるＰＷＭ信号に変換し、モータドライバ３１に出力する。
出力選択部４５は、速度検出部４１からモータ３の回転速度に基づいて、操作量算出部４２及び固定出力部４４のいずれの出力をＰＷＭ変換部４３に入力するか選択する。出力選択部４５は、モータ３の回転速度が後述の切替速度になるまで固定出力部４４からの出力をＰＷＭ変換部４３に入力させ、モータ３の回転速度が切替速度となった後に操作量算出部４２からの出力をＰＷＭ変換部４３に入力させる。。
切替速度は、モータ３の制御を固定出力部４４の出力による固定値制御から操作量算出部４２の出力によるフィードバック制御に切り替えるタイミングを決定するために定められたものであり、モータ３の目標回転速度に応じて予め定められ、例えば、モータ３の目標回転速度の９５％である。
【００５５】
図１０及び図１１は、モータ３が静定するまでの制御装置４の動作を説明するための図である。図１０は、制御装置４とは異なる動作を行う比較例の制御装置におけるモータ回転速度と出力デューティの時間変化を表す図である。図１１は、図７の制御装置４におけるモータ回転速度と出力デューティの時間変化を示す図である。
【００５６】
比較例の制御装置は、図１０に示すように、切替速度ＶSになるまでモータを固定値制御し、切替速度ＶSになった後に、固定値制御から、前述の式４の制御演算を利用したフィードバック制御に切り替えるものであり、切り替え前から制御演算を行う。比較例の制御装置では、制御演算結果が累積されるため、フィードバック制御に切替直後の出力デューティが非常に大きくなり１００％に達する場合もある。したがって、大きなオーバーシュートが発生し、また、静定までに長時間を要してしまう。
【００５７】
それに対し、制御装置４では、切替速度ＶSになった後に、固定値制御からフィードバック制御に切り替えを行う点及び同切り替え前から制御演算を行う点では比較例の制御装置と同様であるが、以下の点で比較例のものと異なる。すなわち、制御装置４は、操作量算出部４２が、フィードバック制御への切り替え前の制御演算では、偏差を零とし且つ演算結果を目標回転速度Ｖtgtに応じた値で固定し、切り替え後の制御演算では、偏差として実際の偏差を用いる点で、比較例のものと異なる。目標回転速度Ｖtgtに応じた値は、フィードバック制御によって目標回転速度Ｖtgtで静定したときの値であり、予め定められている。
フィードバック制御への切り替え前の制御演算は、例えば、起動直後に開始されており、フィードバック制御への切り替えが行われる時点においては、目標速度Ｖtgtに応じた値を出力可能となっている。
【００５８】
したがって、制御装置４では、固定値制御からフィードバック制御への切り替えが行われた直後においてＰＷＭ変換部４３に入力されるのは、操作量算出部４２が出力する目標速度に応じた値であり、切り替え後、偏差として実際の偏差を用いた通常の制御演算が終了した後からはその演算結果がＰＷＭ変換部４３に入力される。
【００５９】
制御装置４では、上述のように制御演算及び出力を行うことで、図１１に示すように、モータの速度が切替速度ＶSとなって固定値制御からフィードバック制御に切り替わった直後において、出力デューティが、制御演算結果が累積されたものでも０でもないため、オーバーシュートが発生せず、また、静定までに長時間を要することがない。
【００６０】
また、制御装置４において、速度検出部４１は、モータ３の回転速度の検出を起動開始直後からは行わず、固定値制御中であって、起動開始後所定時間を経過した時から行うようにしてもよい。
モータ３からのエンコード信号の１周期のクロック数とモータ３の回転速度とは反比例の関係にあるため、図３からも明らかなように、クロック数から回転速度への変換テーブルには低速域のものが多く含まれる。したがって、上述のように、起動開始後所定時間を経過するまでの間、モータ３の回転速度の検出を行わず、すなわち、低速域における速度検出を行わないようにすることで、上記変換テーブルにおける低速域の情報は不要となるので、該変換テーブルを小さくし、該変換テーブルを記憶するＲＯＭ容量を大幅に削減することができる。例えば、図３の例では、２７０ｒｐｍ未満の情報が不要となればＲＯＭ容量を半分にすることができ、５４０ｒｐｍ未満の情報が不要となればＲＯＭ容量を１／４にすることができる。
【００６１】
なお、固定出力制御を２段階に分け、モータ３が動き出すまで高い固定値がＰＷＭ変換部４３に入力され、モータ３が動き出した後からは低い固定値をＰＷＭ変換部４３に入力するようにしてもよい。
【００６２】
（第３の実施形態）
図１２は、本発明の第３の実施形態に係る制御装置の一例を示す図である。
図１２の制御装置５は、図７の制御装置４と同様、起動時の動作に特徴があり、速度検出部５１、操作量算出部５２、ＰＷＭ変換部５３、固定出力部５４、出力選択部５５の他に、エンコーダエッジカウンタ５６を有する。
【００６３】
速度検出部５１は、図１の速度検出部１１と同様にモータ３の回転速度を算出／検出する。速度検出部５１は、検出した速度を操作量算出部５２に出力する。
操作量算出部５２は、図１の操作量算出部１２と同様に前述の式４の制御演算を行うことにより操作量を算出する。
固定出力部５４は、予め定められた固定値を出力する。
【００６４】
ＰＷＭ変換部５３は、操作量算出部５２または固定出力部５４からの入力をモータ３の制御信号であるＰＷＭ信号に変換し、モータドライバ３１に出力する。
エンコーダエッジカウンタ５６は、モータ３のエンコーダ３３から入力される２チャンネルのエンコード信号ＥＮＣＯＤＥ＿Ａ及び／またはＥＮＣＯＤＥ＿Ｂのエッジをカウントするものであり、起動してからのエッジカウント数を出力選択部５５に出力する。
【００６５】
出力選択部５５は、エンコーダエッジカウンタ５６からのエッジカウント数の情報に基づいて、操作量算出部５２及び固定出力部５４のいずれの出力をＰＷＭ変換部５３に入力するか選択する。出力選択部５５は、エッジカウント数が所定回数に至るまでは、固定出力部５４からの出力をＰＷＭ変換部５３に入力させ、所定回数に至った後からは、操作量算出部５２からの出力をＰＷＭ変換部５３に入力させる。
【００６６】
したがって、制御装置５では、図７の制御装置４に比べて目標回転速度までの立ち上がり時間は長いが、起動開始直後からＰＩＤ制御を行う場合に比べて、静定までの時間を短縮することができる。また、制御装置５は、操作量算出部１２からの出力に基づくフィードバック制御の期間が長いため、固定出力が長く続く制御よりも外乱に強い。上記所定回数が１であればこれらの効果が顕著となる。
【００６７】
また、上記所定回数が複数回である場合、複数回観測されるまでの間のモータ３の回転速度の検出は不要となるため、図３の変換テーブルにおける低速域の情報は不要となるので、該変換テーブルを小さくし、該変換テーブルを記憶するＲＯＭ容量を大幅に削減することができる。
【００６８】
（第４の実施形態）
本実施形態の制御装置は、第１〜第３の形態と同様に操作量算出部が前述の式４の制御演算を行うものであり、減速時の動作について、本出願人が出願した特願２０１５−６８７９２号に記載の技術を適用したものである。
【００６９】
具体的には、本実施形態の制御装置は、第１〜第３の形態と同様の速度検出部、操作量算出部、ＰＷＭ変換部の他に、制御対象のモータの回転を減速させる減速部を備え、通常モードと、減速モードとを有する。
通常モードでは、操作量算出部が、速度検出部からの出力に基づく実際の偏差を用いて制御演算を行い操作量を算出し、ＰＷＭ信号変換部が、操作量算出部から出力された操作量に基づいてＰＷＭ信号を生成する。
通常モードで動作中に、目標回転速度を現在の回転速度よりも小さくする指示が入力されると、本実施形態の制御装置は、減速モードに移行し、減速部がモータの回転の減速を開始し、減速モードでは、操作量算出部が、偏差０をとした前述の式４の制御演算を行い、ＰＷＭ変換部が、目標回転速度に応じたＰＷＭ信号を生成する。そして、減速部によるモータの回転の減速が開始された後、モータの回転速度が目標回転速度に対応する所定値になったことを受けて、本実施形態の制御装置は、減速部によるモータの回転の減速を停止させ、上記通常モードに戻る。
【００７０】
このように構成することにより、減速制御の際にオーバーシュート及びアンダーシュートの発生を抑制することができる。
【００７１】
なお、第１〜第４の実施形態において、速度が静定した状態すなわち等速域では、速度検出部は、速度検出に移動平均を使用する。例えば、速度検出部は、等速域では直近４回の単純移動平均により速度を検出する。起動時等の加速域や減速域では、速度検出部は移動平均を用いずに速度を検出する。加速域や減速域では移動平均を用いた場合、実速度との剥離が大きいためである。
【符号の説明】
【００７２】
１，４，５…制御装置、２…ＣＰＵ、３…モータ、４…制御装置、５…制御装置、１１，４１，５１…速度検出部、１２，４２，５２…操作量算出部、１３，４３，５３…ＰＷＭ変換部、３１…モータドライバ、３２…回転子、３３…エンコーダ、４４，５４…固定出力部、４５，５５…出力選択部、５６…エンコーダエッジカウンタ、１１０…偏差生成部、１２０…演算部、１２１…第１遅延部、１２２…第１増幅部、１２３…第２増幅部、１２４…第２遅延部、１２５…第３増幅部、１２６…第３遅延部、１２７…第４増幅部、１２８…加算部、１３０…ビットシフト部、１４０…第１制限部、１５０…第２制限部。
【図１】
2017049637.tif 000004
【図２】
2017049637.tif 000005
【図３】
2017049637.tif 000006
【図４】
2017049637.tif 000007
【図５】
2017049637.tif 000008
【図６】
2017049637.tif 000009
【図７】
2017049637.tif 000010
【図８】
2017049637.tif 000011
【図９】
2017049637.tif 000012
【図１０】
2017049637.tif 000013
【図１１】
2017049637.tif 000014
【図１２】
2017049637.tif 000015