(57)【要約】【課題】半導体装置の信頼性を向上する。【解決手段】半導体装置は、半導体チップＣＨＰと配線基板ＷＢとを接続するバンプ電極ＢＥ２を、その周囲を絶縁膜１７で囲まれた第１部分と、絶縁膜１７から露出した第２部分とで構成している。バンプ電極ＢＥ２の高さを増加しながら、バンプ電極ＢＥ２の幅を低減できるため、隣り合うバンプ電極ＢＥ２との距離を増加することができ、封止材ＵＦの充填性が向上する。【選択図】図１５
2017069380.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された導体層と、
前記導体層上に形成され、前記導体層を覆う第１絶縁膜と、
前記第１絶縁膜上に形成され、前記導体層の表面の一部を露出する開口を有する第２絶縁膜と、
前記導体層に接触し、前記開口内に位置する第１部分と、前記開口上に位置し、前記第２絶縁膜から露出した第２部分と、からなるバンプ電極と、
前記バンプ電極に接続され、配線基板の表面に形成された端子と、
前記半導体基板と前記配線基板との間を埋める封止材と、
を有する、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１部分の高さは、前記第２部分の高さよりも高い、半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第１部分の幅は、前記第２部分の幅よりも狭い、半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
第２絶縁膜は、前記バンプ電極の前記第１部分の周囲を覆っている、半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記第２絶縁膜の膜厚は、前記第１絶縁膜の膜厚よりも厚い、半導体装置。
【請求項６】
請求項４に記載の半導体装置において、
前記バンプ電極の前記第１部分の周囲を覆う前記第２絶縁膜の外側で、前記封止材は、前記第１絶縁膜と接触している、半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記封止材は、前記バンプ電極の前記第２部分の周囲を覆っており、前記第２部分の側面と接触している、半導体装置。
【請求項８】
請求項１に記載の半導体装置において、
前記配線基板の表面を覆い、前記端子を露出する第３絶縁膜、
を更に有する、半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記封止材は、前記第３絶縁膜と接触している、半導体装置。
【請求項１０】
請求項１に記載の半導体装置において、
前記半導体基板上にパッド電極、
を更に有し、
前記導体層は、前記パッド電極に接続されている、半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
前記導体層の膜厚は、前記パッド電極の膜厚よりも厚い、半導体装置。
【請求項１２】
請求項１に記載の半導体装置において、
前記第２絶縁膜は、ポリイミド膜からなる、半導体装置。
【請求項１３】
請求項１に記載の半導体装置において、
前記第１絶縁膜は、ポリイミド膜からなる、半導体装置。
【請求項１４】
請求項１に記載の半導体装置において、
前記バンプ電極は、錫、銀、および、銅を含む３元合金からなる、半導体装置。
【請求項１５】
請求項１に記載の半導体装置において、
前記半導体基板は、矩形であり、
前記半導体基板の角部に配置されたダミーバンプ電極、
を更に有する、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば、再配線（再配置配線）を有する半導体チップを含む半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
特開２０１４−２２９６２３号公報（特許文献１）には、半導体チップの表面に形成された電極パッドと、配線基板のリード電極とをＣｕピラーを介して接続する技術が開示されている。
【０００３】
国際公開第００／４４０４３号（特許文献２）には、再配置配線を用いて、半導体チップの周辺部に配置されたボンディングパッドとチップ全面にエリア配置されたバンプ電極とを接続する技術が開示されている。さらに、表面にバンプ電極が配置された半導体チップを実装基板上にフェイスダウンボンディングして接続し、半導体チップと実装基板との間にアンダーフィル樹脂を充填したチップサイズパッケージが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−２２９６２３号公報
【特許文献２】国際公開第００／４４０４３号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１のＣｕピラーは、半導体チップの高集積化に伴う多ピン化（端子数の増大）、端子間の狭ピッチに対応可能な技術である。しかしながら、高い信頼性が求められる車載等の分野では、特許文献２等の半田からなるバンプ電極が使用されている。
【０００６】
また、バンプ電極を形成する手法として、スクリーン印刷法、電解メッキ法、または、半田ボール供給法等がある。
【０００７】
本願発明者が検討している半導体装置においても、バンプ電極高さの制御性が優れている半田ボール供給法によるバンプ電極を用いているが、本願発明者の検討により、以下の課題が判明した。
【０００８】
先ず、半導体チップと実装基板の膨張係数の違いにより、両者を接続しているバンプ電極に応力がかかる為、接続部（バンプ電極）の断線等の接続不良が発生する。このような不良を防止するためには、例えば、大径の半田ボールを使用してバンプ電極の高さを高くする必要がある。しかし、隣接するバンプ電極間のスペースが減少し、バンプ電極間にアンダーフィル樹脂を充填した際に、ボイド（未充填部）が発生することで、接続部の断線等が発生し、接続信頼性が低下する。また、多ピン化に伴い、端子間が狭ピッチになると益々上記課題が顕著となる。
【０００９】
つまり、バンプ電極を有する半導体装置において、信頼性の向上が求められている。
【００１０】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
一実施の形態における半導体装置は、半導体チップと配線基板とを接続するバンプ電極を、その周囲を絶縁膜で囲まれた第１部分と、絶縁膜から露出した第２部分とで構成している。
【発明の効果】
【００１２】
一実施の形態によれば、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態における半導体装置の上面図である。
【図２】実施の形態における半導体装置の側面図である。
【図３】実施の形態における半導体装置の下面図である。
【図４】実施の形態における半導体装置の部分断面図である。
【図５】本実施の形態の半導体チップの平面図である。
【図６】図５のＡ部の拡大平面図である。
【図７】図６のＡ−Ａ線に沿う断面図である。
【図８】本実施の形態の半導体装置の製造工程の一部を示すプロセスフロー図である。
【図９】本実施の形態の半導体装置の製造工程中の要部断面図である。
【図１０】図９に続く、半導体装置の製造工程中の要部断面図である。
【図１１】図１０に続く、半導体装置の製造工程中の要部断面図である。
【図１２】図１１に続く、半導体装置の製造工程中の要部断面図である。
【図１３】図１２に続く、半導体装置の製造工程中の要部断面図である。
【図１４】図１３に続く、半導体装置の製造工程中の要部断面図である。
【図１５】図１４に続く、半導体装置の製造工程中の要部断面図である。
【図１６】変形例１の半導体装置の製造工程中の要部断面図である。
【図１７】変形例２の半導体装置の製造工程中の要部断面図である。
【図１８】変形例３の半導体装置の製造工程中の要部断面図である。
【図１９】図１８に続く、半導体装置の製造工程中の要部断面図である。
【発明を実施するための形態】
【００１４】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１５】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１６】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１７】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１８】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１９】
（実施の形態）
＜半導体装置の構造＞
図１は、本実施の形態における半導体装置の上面図である。図２は、本実施の形態における半導体装置の側面図である。図３は、本実施の形態における半導体装置の下面図である。図４は、本実施の形態における半導体装置の部分断面図である。図５は、本実施の形態の半導体チップの平面図である。図６は、図５のＡ部の拡大平面図である。図７は、図６のＡ−Ａ線に沿う断面図である。
【００２０】
図１に示すように、本実施の形態における半導体装置ＳＡは、矩形（例えば、正方形）の配線基板ＷＢを有し、この配線基板ＷＢの中央部に封止材（アンダーフィル）ＵＦを介して、矩形（例えば、長方形）の半導体チップＣＨＰが搭載されている。図１に示すように、半導体チップＣＨＰのサイズは、配線基板ＷＢのサイズよりも小さくなっている。
【００２１】
次に、図２に示すように、本実施の形態における半導体装置ＳＡは、配線基板ＷＢを有し、この配線基板ＷＢの裏面（下面）に複数の基板用半田ボールＳＢが形成されている。一方、配線基板ＷＢの表面（主面、上面）には、半導体チップＣＨＰが搭載されており、この半導体チップＣＨＰには、複数のバンプ電極ＢＥ２が形成されている。このバンプ電極ＢＥ２の高さは、例えば、４０μｍ〜２００μｍ程度である。そして、これらのバンプ電極ＢＥ２によって、半導体チップＣＨＰと配線基板ＷＢが電気的に接続される。なお、図２に示すように、バンプ電極ＢＥ２が存在することによって生じる半導体チップＣＨＰと配線基板ＷＢとの間の隙間には、封止材ＵＦが充填されている。封止材ＵＦは、半導体チップＣＨＰの主面、配線基板ＷＢの表面、および、バンプ電極ＢＥ２の側面（表面）に接触している。
【００２２】
続いて、図３に示すように、配線基板ＷＢの裏面には、複数の基板用半田ボールＳＢがアレイ状に配置されている。図３では、例えば、配線基板ＷＢの外周部（外縁部）に沿って、４列で基板用半田ボールＳＢが配置されている例が示されている。これらの基板用半田ボールＳＢは、半導体装置ＳＡを外部機器と接続するための外部接続端子として機能する。すなわち、基板用半田ボールＳＢは、半導体装置ＳＡを、例えば、マザーボードに代表される回路基板に搭載する際に使用される。
【００２３】
図４は、本実施の形態における半導体装置ＳＡの部分断面図である。配線基板ＷＢは、多層配線構造をしているが、図４では、コア層ＣＬと、コア層ＣＬの表面側の配線ＷＬ１と裏面側の配線ＷＬ２を、それぞれ一層のみ示している。コア層ＣＬの表面側に形成された配線ＷＬ１は、その上面および側面をソルダレジスト膜ＳＲ１で被覆されている。配線ＷＬ１の一部に形成された端子ＴＡは、ソルダレジスト膜ＳＲ１に設けられた開口部で、ソルダレジスト膜ＳＲ１から露出しており、その開口部で、バンプ電極ＢＥ２が端子ＴＡに接続されている。コア層ＣＬの裏面側に形成された配線ＷＬ２は、その上面および側面をソルダレジスト膜ＳＲ２で被覆されている。配線ＷＬ２の一部に形成されたランドＬＮＤは、ソルダレジスト膜ＳＲ２に設けられた開口部で、ソルダレジスト膜ＳＲ２から露出しており、その開口部で、基板用半田ボールＳＢがランドＬＮＤに接続されている。表面の配線ＷＬ１は、コア層ＣＬを貫通するヴィア内に設けられた配線ＷＬ３によって、裏面の配線ＷＬ２と接続されている。ソルダレジスト膜ＳＲ１およびＳＲ２は、絶縁性の樹脂からなる絶縁膜であり、コア層ＣＬは、例えば、ガラスエポキシ樹脂などを絶縁層とする樹脂基板からなる。
【００２４】
配線基板ＷＢ上には、半導体チップＣＨＰが搭載されており、半導体チップＣＨＰの主面に形成された再配線（再配置配線）ＲＭに接続しているバンプ電極ＢＥ２は、ソルダレジスト膜ＳＲ１から露出した端子ＴＡと接続されている。そして、半導体チップＣＨＰと配線基板ＷＢとの隙間には封止材ＵＦが充填されている。つまり、半導体チップＣＨＰの主面が配線基板ＷＢの表面と対向するように、半導体チップＣＨＰは、バンプ電極ＢＥ２を介して、配線基板ＷＢの表面上に搭載されている。そして、半導体チップＣＨＰの主面と配線基板ＷＢの表面との間は、封止材ＵＦで完全に埋められており、複数のバンプ電極ＢＥ２間も封止材ＵＦで完全に埋められている。つまり、バンプ電極ＢＥ２の側壁（側面、表面）は、全周囲において、封止材ＵＦに接触している。封止材ＵＦは、たとえば、バンプ電極ＢＥ２と端子ＴＡの接合部にかかる応力を緩和するために設けられており、たとえば、エポキシ樹脂などの絶縁性樹脂膜からなる。
【００２５】
図５に示す半導体チップＣＨＰの主面には、その周縁部に沿って２列にパッド電極ＰＡが配置されている。長方形からなる主面の２つの長辺および２つの短辺の夫々に沿って、パッド電極ＰＡが２列に配置されており、環状のパッド電極ＰＡ列が２重に構成されている。そして、環状のパッド電極ＰＡ列の内側には、複数のバンプ電極ＢＥ１がＸ方向およびＹ方向に行列状に配置され、全体でバンプ電極ＢＥ１の群を構成している。その各々が円形を有する複数のバンプ電極ＢＥ１は、Ｘ方向またはＹ方向において、それぞれ等しいピッチで配置されているが、隣り合う列のバンプ電極ＢＥ１は千鳥配置されている。図５の丸印は、すべてバンプ電極ＢＥ１である。
【００２６】
また、半導体チップＣＨＰのコーナー部であって、行列状に配置されたバンプ電極ＢＥ１群の外側の領域には、ダミーバンプ電極ＤＢＥ１が配置されている。楕円形のダミーバンプ電極ＤＢＥ１は、半導体チップＣＨＰの各コーナー部に配置され、その長軸が半導体チップＣＨＰの対角線の方向とほぼ一致している。つまり、長軸が半導体チップＣＨＰの角部に向いている。図５の４つの楕円は、ダミーバンプ電極ＤＢＥ１を示している。
【００２７】
各々のパッド電極ＰＡとバンプ電極ＢＥ１とは、図示しない再配線ＲＭで接続されており、再配線ＲＭは、半導体チップＣＨＰの周縁部から中央に向かって延在している。つまり、再配線ＲＭを用いて、半導体チップＣＨＰの周縁部に配置されたパッド電極ＰＡを、半導体チップＣＨＰの中央部にエリア配置されたバンプ電極ＢＥ１に再配置している。隣接するバンプ電極ＢＥ１のピッチは、隣接するパッド電極ＰＡのピッチよりも大となっている。ここで、隣接するバンプ電極ＢＥ１のピッチおよび隣接するパッド電極ＰＡのピッチとは、それぞれ最小のものを対象としている。半導体チップＣＨＰの外部接続端子として機能するバンプ電極ＢＥ１のピッチを拡げることにより、前述の配線基板ＷＢとの接続を容易にしている。
【００２８】
図６は、図５のＡ部の４つのバンプ電極ＢＥ１を示している。図６に示すように、パッド電極ＰＡは、再配線ＲＭを介してバンプ電極ＢＥ１に接続されている。つまり、再配線ＲＭの一端は、開口１０ａおよび１１ａを介してパッド電極ＰＡに接続され、他端は、開口１６ａおよび１７ａを介してバンプ電極ＢＥ１に接続されている。バンプ電極ＢＥ１が配置された再配線ＲＭの他端（端部）は、バンプ電極ＢＥ１の径よりも大きい径を有する円形の領域（バンプ電極搭載部）を有しており、バンプ電極ＢＥ１の全体（全域）は、この円形の領域の内側に配置されている。つまり、バンプ電極ＢＥ１は、再配線ＲＭ上に配置されており、再配線ＲＭからはみ出していない。
【００２９】
図７は、図６のＡ−Ａ線に沿う断面図を示している。図７に示すように、半導体基板１上にパッド電極ＰＡが形成されており、半導体基板１およびパッド電極ＰＡ上には表面保護膜１０および保護膜１１が形成されている。表面保護膜１０および保護膜１１は、パッド電極ＰＡの一部を露出する開口１０ａおよび１１ａを有している。開口１１ａは、開口１０ａよりも大径であり、開口１０ａの全域を開口している。
【００３０】
パッド電極ＰＡは、例えば、アルミニウム膜、アルミニウム合金膜（ＡｌＳｉ膜、ＡｌＣｕ膜、ＡｌＳｉＣｕ膜等）または銅膜からなる導体膜で構成されている。パッド電極ＰＡをアルミニウム膜またはアルミニウム合金膜で形成する場合、アルミニウム膜またはアルミニウム合金膜の上下に金属バリア膜を設けても良い。例えば、パッド電極ＰＡは、下層から、Ｔｉ膜／ＴｉＮ膜／ＡｌＣｕ膜／ＴｉＮ膜の積層構造とすることができる。また、パッド電極ＰＡを銅膜で形成する場合、銅膜の下に金属バリア膜、銅膜の上に絶縁バリア膜を設けても良い。例えば、パッド電極ＰＡは、下層からＴａＮ膜／Ｃｕ膜／ＳｉＣＮ膜の積層構造とすることができる。
【００３１】
表面保護膜１０は、無機絶縁膜からなり、たとえば、酸化シリコン膜、窒化シリコン膜、または、両者の積層膜等で構成されている。因みに、積層膜の場合、下層から酸化シリコン膜、窒化シリコン膜の順に積層されている。表面保護膜１０の膜厚は、例えば、１μｍ以下とするのが好適である。
【００３２】
保護膜１１は、有機絶縁膜からなり、例えば、膜厚が３〜５μｍ程度のポリイミド膜で構成されている。保護膜１１は、バンプ電極ＢＥ１および再配線ＲＭに加わった応力が表面保護膜１０等に伝播するのを防止する応力緩和機能を備えている。
【００３３】
図７に示すように、表面保護膜１０および保護膜１１上には、再配線ＲＭが形成されており、再配線ＲＭは、表面保護膜１０および保護膜１１の開口１０ａおよび１１ａを介してパッド電極ＰＡに接触し、接続されている。再配線ＲＭは、金属バリア膜１２、メッキ膜１４および１５の積層膜で構成されており、金属バリア膜１２、メッキ膜１４および１５は、平面視で等しい形状を有する。金属バリア膜１２は、例えば、下から順に、チタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜およびチタン（Ｔｉ）膜の積層膜で構成され、それらの膜厚は、順に、１０ｎｍ、５０ｎｍおよび１０ｎｍとする。メッキ膜１４は、銅膜からなり、その膜厚は５〜２０μｍ程度、メッキ膜１５は、ニッケル膜からなり、その膜厚は、２〜３μｍとする。また、金属バリア膜１２として、チタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜、チタンタングステン（ＴｉＷ）膜、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜、タングステン（Ｗ）膜、窒化タングステン（ＷＮ）膜、高融点金属膜、貴金属膜（Ｐｄ、Ｒｕ、Ｐｔ、Ｎｉなど）を用いても良い。再配線ＲＭは、パッド電極ＰＡに接続された導体層（導体膜、配線導体層）とも言える。
【００３４】
再配線ＲＭは、非常に低抵抗の配線であり、パッド電極ＰＡの膜厚よりも厚い（大きい）膜厚を有している。そして、再配線ＲＭの膜厚は、パッド電極ＰＡの膜厚の５〜１０倍またはそれ以上であることが好適である。また、図６に示すように、隣り合う再配線ＲＭの間隔は、隣り合うパッド電極ＰＡの間隔よりも大きい。
【００３５】
また、再配線ＲＭは、その主面および側面を保護膜１６で覆われている。図７に示すように隣り合う再配線ＲＭの間には保護膜１６が介在しており、隣り合う再配線ＲＭの間は保護膜１６で埋まっている。つまり、隣り合う再配線ＲＭは、保護膜１６で物理的または電気的に分離されている。保護膜１６には、再配線ＲＭの主面（上面）の一部を露出する開口１６ａが形成されている。保護膜１６は、再配線ＲＭの主面および側面を覆っており、再配線ＲＭの肩部などが露出しないことが重要であり、有機絶縁膜、例えば、ポリイミド膜で構成され、その膜厚は５〜８μｍとする。
【００３６】
保護膜１６に設けられた開口１６ａ内において、再配線ＲＭにはバンプ電極ＢＥ１が接続されている。バンプ電極ＢＥ１は、例えば、錫、銀、および銅の合金（例えば、Ｓｎ−１．０Ａｇ−０．５Ｃｕ）で形成されているが、錫および銀の合金（例えば、Ｓｎ−１．５Ａｇ）でも良い。
【００３７】
また、バンプ電極ＢＥ１の周囲には、有機絶縁膜、例えば、ポリイミド膜からなる絶縁膜１７が形成されている。絶縁膜１７の膜厚は、例えば、２５〜３０μｍである。絶縁膜１７は、バンプ電極ＢＥ１に接触し、かつ、バンプ電極ＢＥ１の周囲を所定の幅で覆うように形成されている。つまり、絶縁膜１７は、バンプ電極ＢＥ１の周囲を覆うように、保護膜１６上に選択的に形成されており、隣り合うバンプ電極ＢＥ１間には、絶縁膜１７が存在せず、保護膜１６が露出している領域Ｂがある。絶縁膜１７は、再配線ＲＭの表面を露出する円形の開口１７ａを有しており、開口１７ａの上端を開口１７ｔ、下端を開口１７ｂと呼ぶ。開口１７ａの側壁はテーパーを有しており、開口１７ｔの径は、開口１７ｂの径よりも大きい。バンプ電極ＢＥ１は、開口１７ｂで再配線ＲＭと接触している。なお、図示していないが、バンプ電極ＢＥ１と再配線ＲＭの表面との間に金膜または金膜とパラジウム膜の積層膜（金膜上にパラジウム膜を積層した構造）を介在させても良い。因みに、金（Ａｕ）膜の膜厚は、０．０３〜０．２μｍ程度、パラジウム（Ｐｄ）膜の膜厚は、０．１〜０．２μｍ程度とすることができる。
【００３８】
絶縁膜１７は、バンプ電極ＢＥ１の幅（ＴＤ）に対する高さ（ＢＨ）の比（アスペクト比と呼ぶ）を大きくするために設けられたバンプ電極ＢＥ１の形状制御用のダムである。ダムが無い場合、バンプ電極は、下部が再配線ＲＭに接続された略球形となるためバンプ電極のアスペクト比は１未満となり、１以上になることはない。本実施の形態では、絶縁膜１７（ダム）を設けることで、バンプ電極ＢＥ１のアスペクト比を１以上に大きくすることができ、次の関係式（式１）が成り立つ。
ＢＨ／ＴＤ≧１・・・（式１）
また、絶縁膜１７の膜厚を厚くして、絶縁膜１７の開口１７ａの深さ（ＤＨ）を深くすることで絶縁膜１７から露出するバンプ電極ＢＥ１の幅（ＴＤ）を小さくできるので、開口１７ａの深さ（ＤＨ）は、バンプ電極ＢＥ１の高さ（ＢＨ）の１／２より大きくするのが好適であり、次の関係式（式２）が成り立つ。
ＤＨ＞１／２ＢＨ・・・（式２）
つまり、バンプ電極ＢＥ１は、絶縁膜１７に囲まれた第１部分と、絶縁膜１７から露出した第２部分とで構成されており、第２部分の高さは、第１部分の高さよりも低いということができる。さらに、第１部分の幅は、第２部分の幅よりも狭い。なお、第１部分の幅は、開口１７ｔにおけるバンプ電極ＢＥ１の幅であり、第２部分の幅は、上記のバンプ電極ＢＥ１の幅（ＴＤ）に相当し、絶縁膜１７から露出したバンプ電極ＢＥ１の最大幅である。
【００３９】
また、バンプ電極ＢＥ１の断面形状を縦長とするために、開口１７ｔの径（ＴＲ）は、開口１７ａの深さ（ＤＨ）の２倍以下するのが好適であり、次の関係式（式３）が成り立つ。
ＴＲ≦２×ＤＨ・・・（式３）
＜半導体装置の製造方法＞
図８は本実施の形態の半導体装置の製造工程の一部を示すプロセスフロー図である。図９〜図１５は、本実施の形態の半導体装置の製造工程中の要部断面図である。
【００４０】
図９に示すように、表面にパッド電極ＰＡが形成された半導体チップＣＨＰを用意（準備）する（図８のステップＳ１）。
【００４１】
図９に示すように、例えばｐ型の単結晶シリコンからなる半導体基板１にはｐ型ウエル２Ｐ、ｎ型ウエル２Ｎおよび素子分離溝３が形成されており、素子分離溝３の内部には、例えば酸化シリコン膜からなる素子分離絶縁膜３ａが埋め込まれている。
【００４２】
上記ｐ型ウエル２Ｐ内にはｎチャネル型ＭＩＳトランジスタ（Ｑｎ）が形成されている。ｎチャネル型ＭＩＳトランジスタ（Ｑｎ）は、素子分離溝３で規定された活性領域に形成され、ｐ型ウエル２Ｐ内に形成されたソース領域ｎｓおよびドレイン領域ｎｄと、ｐ型ウエル２Ｐ上にゲート絶縁膜ｎｉを介して形成されたゲート電極ｎｇとを有している。また、上記ｎ型ウエル２Ｎ内にはｐチャネル型ＭＩＳトランジスタ（Ｑｐ）が形成されており、ｐチャネル型ＭＩＳトランジスタ（Ｑｐ）は、ソース領域ｐｓおよびドレイン領域ｐｄと、ｎ型ウエル２Ｎ上にゲート絶縁膜ｐｉを介して形成されたゲート電極ｐｇとを有している。
【００４３】
上記ｎチャネル型ＭＩＳトランジスタ（Ｑｎ）およびｐチャネル型ＭＩＳトランジスタ（Ｑｎ）の上部には、半導体素子間を接続する金属膜からなる配線が形成されている。半導体素子間を接続する配線は、一般に３層〜１０層程度の多層配線構造を有しているが、図９には、多層配線の一例として、銅合金を主体とする金属膜で構成された２層の配線層（第１層Ｃｕ配線５、第２層Ｃｕ配線７）とＡｌ合金を主体とする金属膜で構成された１層の配線層（第３層Ａｌ配線９）が示されている。配線層とは、各配線層で形成された複数の配線を纏めて表す場合に使用する。配線層の膜厚は、第２層の配線層は第１層の配線層より厚く、第３層の配線層は第２層の配線層よりも厚い。
【００４４】
ｎチャネル型ＭＩＳトランジスタ（Ｑｎ）およびｐチャネル型ＭＩＳトランジスタ（Ｑｎ）と第１層Ｃｕ配線５との間、第１層Ｃｕ配線５と第２層Ｃｕ配線７との間、および、第２層Ｃｕ配線７と第３層Ａｌ配線９との間には、それぞれ酸化シリコン膜などからなる層間絶縁膜４、６、８と、３層の配線間を電気的に接続するプラグｐ１、ｐ２、ｐ３が形成されている。
【００４５】
上記層間絶縁膜４は、例えば半導体素子を覆うように、半導体基板１上に形成され、第１層Ｃｕ配線５は、この層間絶縁膜４上の絶縁膜５ａ内に形成される。第１層Ｃｕ配線５は、例えば層間絶縁膜４に形成されたプラグｐ１を介して半導体素子であるｎチャネル型ＭＩＳトランジスタ（Ｑｎ）のソース領域ｎｓ、ドレイン領域ｎｄ、ゲート電極ｎｇに電気的に接続される。また、第１層Ｃｕ配線５は、層間絶縁膜４に形成されたプラグｐ１を介して半導体素子であるｐチャネル型ＭＩＳトランジスタ（Ｑｐ）のソース領域ｐｓ、ドレイン領域ｐｄ、ゲート電極ｐｇに電気的に接続される。ゲート電極ｎｇ、ｐｇと第１層Ｃｕ配線５との接続は図示していない。プラグｐ１、ｐ２、ｐ３は金属膜、例えばＷ（タングステン）膜で構成される。第１層Ｃｕ配線５は、絶縁膜５ａの配線溝にダマシン法で形成されており、第１層Ｃｕ配線５は、バリア導体膜と、その上層の銅を主体とする導体膜の積層構造で構成されている。バリア導体膜は、タンタル（Ｔａ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）、マンガン（Ｍｎ）およびこれらの窒化物や窒化珪化物、または、これらの積層膜から構成されている。銅を主体とする導体膜は、銅（Ｃｕ）または銅合金（銅（Ｃｕ）とアルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、Ｉｎ（インジウム）、ランタノイド系金属、または、アクチノイド系金属などの合金）から形成される。
【００４６】
第２層Ｃｕ配線７は、例えば層間絶縁膜６に形成されたプラグｐ２を介して第１層Ｃｕ配線５に電気的に接続される。第３層Ａｌ配線９は、例えば層間絶縁膜８に形成されたプラグｐ３を介して第２層Ｃｕ配線７に電気的に接続される。プラグｐ３は金属膜、例えばＷ（タングステン）膜で構成される。
【００４７】
第２層Ｃｕ配線７は、プラグｐ２と一体に層間絶縁膜６に形成されており、第２層Ｃｕ配線７およびプラグｐ２は、バリア導体膜と、その上層の銅を主体とする導体膜の積層構造で構成されている。そして、バリア導体膜と銅を主体とする導体膜は、第１層Ｃｕ配線５と同様の材料からなる。
【００４８】
また、第１層Ｃｕ配線５と層間絶縁膜６との間、および、第２層Ｃｕ配線７と層間絶縁膜８との間には、銅の拡散を防止するバリア絶縁膜を設けるのが好適であり、バリア絶縁膜は、ＳｉＣＮ膜またはＳｉＣＮとＳｉＣＯ膜との積層膜を用いることができる。
【００４９】
また、第３層Ａｌ配線９は、アルミニウム合金膜（例えば、ＳｉおよびＣｕを添加したＡｌ膜）からなるが、Ｃｕ配線としても良い。
【００５０】
また、層間絶縁膜４は、酸化シリコン膜（ＳｉＯ２）からなるが、炭素を含む酸化シリコン膜（ＳｉＯＣ膜）、窒素と炭素を含む酸化シリコン膜（ＳｉＣＯＮ膜）、フッ素を含む酸化シリコン膜（ＳｉＯＦ膜）の単層膜または積層膜で構成してよいことは勿論である。
【００５１】
多層配線の最上層の配線層である上記第３層Ａｌ配線９の上部には、ファイナルパッシベーション膜として、例えば酸化シリコン膜、窒化シリコン膜などの単層膜、あるいはこれらの２層膜からなる表面保護膜（保護膜、絶縁膜）１０が形成されている。そして、この表面保護膜１０に形成されたパッド開口（開口）１０ａの底部に露出した最上層の配線層である第３層Ａｌ配線９は、パッド電極（パッド、電極パッド）ＰＡを構成している。
【００５２】
次に、図１０に示すように、表面保護膜１０上に保護膜（有機絶縁膜）１１を形成する（図８のステップＳ２）。なお、図１０以降では、パッド電極ＰＡより下の配線層、トランジスタ等は省略している。保護膜１１として感光性ポリイミド樹脂を用いる。表面保護膜１０上の感光性ポリイミドを塗布、露光および現像して開口１０ａおよびパッド電極ＰＡを露出させた後、キュア（熱処理）を行い硬化させる。つまり、感光性ポリイミド樹脂膜をパターニングすることにより、開口１０ａおよびパッド電極ＰＡより大きい開口１１ａを有する保護膜１１を形成する。平面視において、開口１０ａおよび１１ａは、正方形である。
【００５３】
次に、保護膜１１上にシード膜１２を形成する（図８のステップＳ３）。シード膜１２は、バリア膜と、バリア膜上のメッキシード膜の積層構造からなる。バリア膜は、たとえば、チタン膜（Ｔｉ膜）、窒化チタン膜（ＴｉＮ膜）、および、チタン膜（Ｔｉ膜）をスパッタ法またはＣＶＤ（Chemical Vapor Deposition）法で形成し、その膜厚は１０ｎｍ、５０ｎｍ、１０ｎｍとし、メッキシード膜は、たとえば、銅（Ｃｕ）膜をスパッタ法で形成し、その膜厚は２００ｎｍとする。シード膜１２は、パッド電極ＰＡの上面に接触し、開口１０ａおよび１１ａを構成する表面保護膜１０の側壁および保護膜１１の側壁、ならびに、表面保護膜１０の上面および保護膜１１の上面に形成される。
【００５４】
次に、シード膜１２上にレジスト膜（絶縁膜、有機絶縁膜）１３を形成する（図８のステップＳ４）。レジスト膜１３として、液状レジストまたはドライフィルムレジストを用いることができ、その膜厚は、たとえば、１２μｍとする。レジスト膜１３は開口を有しており、レジスト膜１３の開口は、開口１１ａおよび１０ａを内包する。
【００５５】
次に、図１１に示すように、レジスト膜１３の開口内にメッキ膜１４を形成し、その後に、メッキ膜１４上にメッキ膜１５を形成する（図８のステップＳ５およびステップＳ６）。メッキ膜１４およびメッキ膜１５は、電解メッキ法により形成する。この電解メッキ工程で、シード膜１２は、シード層として機能する。メッキ膜１４は、銅（Ｃｕ）メッキ膜とし、メッキ膜１５は、ニッケル（Ｎｉ）メッキ膜とする。第１メッキ膜１４は、開口１０ａおよび１１ａを完全に埋める。メッキ膜１５形成後にレジスト膜１３を除去する（図８のステップＳ７）。
【００５６】
次に、図１２に示すように、シード膜１２を除去する（図８のステップＳ８）。前述のレジスト膜１３を除去して露出されたシード膜１２に、たとえば、ウェットエッチング処理を施し、メッキ膜１４および１５から露出した領域のシード膜１２を除去する。こうして、メッキ膜１５、メッキ膜１４およびシード膜１２で構成された再配線ＲＭが形成される。
【００５７】
更に、再配線ＲＭを覆うように保護膜１６を形成する（図８のステップＳ９）。保護膜１６として、例えば、感光性ポリイミド樹脂を用いる。再配線ＲＭ上に感光性ポリイミドを塗布、露光して再配線ＲＭの一部を露出させる開口１６ａを形成した後、キュアを行い硬化させる。
【００５８】
次に、図１２に示すように、保護膜１６の開口１６ａから露出した再配線ＲＭの一部を覆う絶縁膜１７を形成する（図８のステップＳ１０）。絶縁膜１７として、例えば、感光性ポリイミド樹脂を用いる。保護膜１６および再配線ＲＭの上に感光性ポリイミドを塗布した後、露光、現像して絶縁膜１７を形成する。パターニングされた絶縁膜１７は、再配線ＲＭの一部を露出する開口１７ａを有し、開口１７ａの周囲にのみ選択的の残されたリング状パターンを有する。つまり、再配線ＲＭ上および隣り合う開口１７ａの間の領域Ｂでは、絶縁膜１７は除去されて保護膜１６が露出している。ただし、絶縁膜１７のパターニングに際し、オーバーエッチングで保護膜１６が除去され、再配線ＲＭが露出するのを防止するために、隣り合う開口１７ａの間の領域Ｂに、絶縁膜１７を残しても良い。領域Ｂには、開口１７ａを囲む絶縁膜１７と等しい膜厚の絶縁膜１７を残しても良く、それよりも薄い膜厚の絶縁膜１７を残しても良い。つまり、領域Ｂで保護膜１６が露出しない程度に絶縁膜１７を残しても良い。また、領域Ｂにおいて、保護膜１６の表面を、窒化シリコン膜などの絶縁膜で覆った後に、絶縁膜１７のパターニングを実施しても良い。
【００５９】
次に、図１３に示すように、バンプ電極ＢＥ１を形成する（図８のステップＳ１１）。先ず、絶縁膜１７の開口１７ａに半田ボール１８を供給する。半田ボール１８は、例えば、錫、銀、および銅の３元系合金からなる球形の鉛フリー半田材であり、その径は、１００μｍ、８０μｍ、または、６０μｍである。半田ボール１８は、開口１７ｔの径よりも大きく、各開口１７ａに対して１個の半田ボール１８が供給される。次に、半田ボール１８に、例えば、２７５℃のリフロー処理（熱処理）を施すことにより、半田ボール１８を溶融し、絶縁膜１７の開口１７ａ内に半田を流し込みバンプ電極ＢＥ１を形成する。バンプ電極ＢＥ１は、開口内１７ａの第１部分と開口１７ａの上部の第２部分とからなる。つまり、絶縁膜１７の開口１７ａの上部にも半田を残すように、絶縁膜１７の開口１７ａの容積よりも大きい体積を有する半田ボール１８を用いることが肝要である。
【００６０】
なお、隣り合うバンプ電極ＢＥ１は、異なる工程で形成しても良い。例えば、図５に示す複数のバンプ電極ＢＥ１の列（例えば、Ｙ方向に延在する列）のうち、奇数列のバンプ電極ＢＥ１列のバンプ電極ＢＥ１を形成した後、偶数列のバンプ電極ＢＥ１列のバンプ電極ＢＥ１を形成するものである。先ず、奇数列のバンプ電極搭載部に半田ボール１８を配置した後、リフローを施して奇数列のバンプ電極ＢＥ１を形成した後、同様のステップで偶数列のバンプ電極ＢＥ１を形成しても良い。この方法によれば、半田ボール１８の絶縁膜１７の開口１７ａ上への搭載精度を向上することができる。
【００６１】
次に、図１４および図１５に示すように基板実装（図８のステップＳ１２）および封止材ＵＦ充填（図８のステップＳ１３）の工程を実施する。図１４に示すように、半導体チップＣＨＰの主面を配線基板ＷＢの表面と対向させ、バンプ電極ＢＥ１と端子ＴＡが対応するように、半導体チップＣＨＰを配線基板ＷＢ上に搭載する。ここで、配線基板ＷＢの端子ＴＡの表面にはプレ半田１９が形成されている。プレ半田１９としても、３元系の錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）からなる鉛フリー半田材を用いることができる。
【００６２】
次に、図１５に示すように、半導体チップＣＨＰおよび配線基板ＷＢに、例えば、２７０〜２８０℃のリフローを施し、バンプ電極ＢＥ１およびプレ半田１９を溶融させて形成したバンプ電極ＢＥ２で再配線ＲＭと端子ＴＡとを接続する。つまり、バンプ電極ＢＥ２で半導体チップＣＨＰを配線基板ＷＢに接続する。
【００６３】
次に、図１５に示すように、半導体チップＣＨＰの主面と配線基板ＷＢの表面との間であって、バンプ電極ＢＥ２の間に封止材ＵＦを流し込み、その後、熱処理を加えて溶剤をとばすことで、半導体チップＣＨＰと配線基板ＷＢとの間を封止材ＵＦで封止する。封止材ＵＦは、半導体チップＣＨＰの保護膜１６および絶縁膜１７、ならびに、配線基板ＷＢのソルダレジスト膜ＳＲ１と接触している。そして、封止材ＵＦは、バンプ電極ＢＥ２の全周囲に接触して、バンプ電極ＢＥ２を覆っている。つまり、封止材ＵＦは、絶縁膜１７およびソルダレジスト膜ＳＲ１から露出したバンプ電極ＢＥ２の側面を、完全に覆っている。封止材ＵＦは、半導体チップＣＨＰ、配線基板ＷＢおよびバンプ電極ＢＥ２で形成された空間を、隙間またはボイドがないように埋めている。
【００６４】
ここで、絶縁膜１７の膜厚（保護膜１６上または再配線ＲＭ上の膜厚）は、保護膜１６の膜厚（再配線ＲＭ上の膜厚）よりも厚くしている。この構成により、図１５の領域Ｂを深く取ることができ、バンプ電極ＢＥ２間における封止材ＵＦの流入経路（流入領域の断面積）を広くすることができ、ボイドの発生を低減することができる。
【００６５】
また、基板実装後において、バンプ電極ＢＥ２の高さは、バンプ電極ＢＥ１の高さ（ＢＨ）の８割程度となるが、絶縁膜１７の開口１７ａの深さは変わらないので、前述の関係式２は基板実装後にも成立する。また、前述の関係式３も同様に基板実装後にも成立する。また、バンプ電極ＢＥ２のアスペクト比は、１以上とするのが好適である。
【００６６】
また、バンプ電極ＢＥ２は、絶縁膜１７に囲まれた第１部分と、絶縁膜１７から露出した第２部分とで構成されており、第２部分の高さは、第１部分の高さよりも低くするのが好適である。さらに、第１部分の幅は、第２部分の幅よりも狭い。なお、第１部分の幅は、開口１７ａ内の最も広い部分のバンプ電極ＢＥ２の幅であり、第２部分の幅は、絶縁膜１７から露出したバンプ電極ＢＥ２の最も広い部分のバンプ電極ＢＥ２の幅である。
【００６７】
上記の製法を経て、本実施の形態の半導体装置ＳＡが完成する。
【００６８】
＜本実施の形態の半導体装置およびその製造方法の特徴＞
本実施の形態の半導体装置ＳＡでは、バンプ電極ＢＥ２を、その周囲を絶縁膜１７で囲まれた第１部分と、絶縁膜１７から露出（突出）した第２部分とで構成している。この構成により、絶縁膜１７が無い場合に比べて、バンプ電極ＢＥ２の高さを増加しながら、バンプ電極ＢＥ２の幅を低減できる。つまり、隣り合うバンプ電極ＢＥ２との距離を増加することができる。
【００６９】
バンプ電極ＢＥ２の高さを増加したことにより、半導体チップＣＨＰと配線基板ＷＢの熱膨張係数の差に起因するバンプ電極ＢＥ２にかかる応力を緩和できるため、バンプ電極ＢＥ２と半導体チップＣＨＰ間、または、バンプ電極ＢＥ２と配線基板ＷＢ間の接続不良を低減できる。また、絶縁膜１７をポリイミド膜で形成したことにより、バンプ電極ＢＥ２に係る応力を緩和することができる。
【００７０】
また、隣り合うバンプ電極ＢＥ２間の距離を増加したことにより、隣り合うバンプ電極ＢＥ２間のショートを防止できる。さらに、バンプ電極ＢＥ２間を埋める封止材ＵＦ中のボイドの発生を防止することができる。
【００７１】
また、本実施の形態の半導体装置ＳＡでは、再配線ＲＭを被覆する保護膜１６の膜厚よりも、絶縁膜１７の膜厚を厚くしている。そして、絶縁膜１７は、バンプ電極ＢＥ２の周囲にリング状に形成されている。この構成によりバンプ電極ＢＥ２間における、封止材ＵＦと半導体チップＣＨＰまたは配線基板ＷＢとの接触面積を増加させることができ、封止強度を向上することができる。
【００７２】
また、本実施の形態の半導体装置ＳＡの製造方法では、絶縁膜１７の中央部の開口１７ａ上に半田ボール１８を載置した後、リフローを施すことによって、絶縁膜１７に囲まれた第１部分と、絶縁膜１７から露出した第２部分とを有するバンプ電極ＢＥ１を形成する。その後、バンプ電極ＢＥ１を配線基板ＷＢの端子ＴＡと接続してバンプ電極ＢＥ２を形成し、バンプ電極ＢＥ２間に封止材ＵＦを充填する。
【００７３】
上記の製法によれば、バンプ電極ＢＥ２間に封止材ＵＦを充填する際に、封止材ＵＦの流入経路の断面積を増加することができるため、封止材ＵＦ中にボイドが発生するのを防止することができ、バンプ電極ＢＥ２と半導体チップＣＨＰまたは配線基板ＷＢとの接続信頼性が向上する。ここで、封止材ＵＦ中とは、封止材ＵＦとバンプ電極ＢＥ２の界面、封止材ＵＦと配線基板ＷＢまたは半導体チップＣＨＰの界面を含んでいる。
【００７４】
また、保護膜１６上に、バンプ電極ＢＥ１の周囲にのみ選択的に絶縁膜１７を形成するため、封止材ＵＦの流入経路の断面積を増加することができる。また、絶縁膜１７の膜厚を保護膜１６の膜厚よりも厚くすることで、封止材ＵＦの流入経路の断面積をより増加することができる。従って、封止材ＵＦ中にボイドが発生するのを防止できる。
【００７５】
なお、上記実施の形態では、パッド電極ＰＡに再配線ＲＭを接続し、再配線ＲＭの端部にバンプ電極ＢＥ１を形成する構造としたが、再配線ＲＭを用いることなく、パッド電極ＰＡ上にバリア金属層を介してバンプ電極ＢＥ１を形成する際に、本実施の形態の絶縁膜１７を適用しても良い。
【００７６】
＜変形例１＞
変形例１は、上記実施の形態の変形例であり、半田ボールを配線基板側に搭載した後に、基板実装する点が、上記実施の形態と異なる。図１６は、変形例１の半導体装置の製造工程中の要部断面図である。
【００７７】
図８に示すプロセスフロー図において、ステップＳ１からステップＳ１０を実施した後、ステップＳ１１を実施することなく、ステップＳ１２に対応する基板実装を実施する。この時、半導体チップＣＨＰ側にはバンプ電極ＢＥ１を形成することなく、図１６に示すように、半導体基板ＷＢの端子ＴＡ上に半田ボール１８を配置した。そして、半導体基板ＷＢ上に半導体チップＣＨＰを配置してリフローを施した後、ステップＳ１３を実施して、図１５と同様の構造を有する変形例１の半導体装置を完成させる。
【００７８】
この変形例１によれば、図８のバンプ電極ＢＥ１形成工程（ステップＳ１１）を省略することが出来き、製造方法を簡略化できるとともに、リフロー工程を削減できるので、半導体チップＣＨＰに対する熱負荷を低減することができる。
【００７９】
また、基板実装のリフロー工程において、半田ボール１８が溶融して絶縁膜１７の開口１７ａ内に流れ込むことにより、図１５に示すバンプ電極ＢＥ２が形成される。この製法により、半導体チップＣＨＰと配線基板ＷＢとが自己整合的に位置合せされる。
【００８０】
＜変形例２＞
変形例２は、上記実施の形態の変形例であり、上記実施の形態と変形例１を組み合わせた例である。図１７は、変形例２の半導体装置の製造工程中の要部断面図である。
【００８１】
図５のＸ方向における奇数列のバンプ電極ＢＥ１は、上記実施の形態と同様に形成する。そして、偶数列のバンプ電極ＢＥ２は、変形例１の方法で形成する。つまり、図８のステップＳ１からステップＳ１１までを実施し、半導体チップＣＨＰの奇数列のバンプ電極ＢＥ１を準備する。さらに、半導体チップＣＨＰの偶数列のバンプ電極搭載部に対応する、配線基板ＷＢの端子ＴＡ上に半田ボール１８を配置した配線基板ＷＢを準備する。次に、配線基板ＷＢ上に半導体チップＣＨＰを搭載してリフローを施すことで基板実装工程を実施する。次に、図８の封止材ＵＦ充填工程（ステップＳ１３）を実施し、図１５と同様の構造を有する変形例２の半導体装置を製造する。
【００８２】
＜変形例３＞
変形例３は、上記実施の形態の変形例であり、半導体チップＣＨＰの角部にダミーバンプ電極ＤＢＥ１が配置されている点が、上記実施の形態と異なる。図１８および１９は、変形例３の半導体装置の製造工程中の要部断面図である。
【００８３】
図５に示すように半導体チップＣＨＰの４つの角部に、ダミーバンプ電極ＤＢＥ１が１個ずつ配置されている。ダミーバンプ電極ＤＢＥ１は、バンプ電極ＢＥ１よりも大きく、その面積はバンプ電極ＢＥ１の１．５倍程度である。
【００８４】
図８のステップＳ１からステップＳ１３を実施することで変形例３の半導体装置が完成するが、ステップＳ１１のバンプ電極ＢＥ１形成工程では、２個の半田ボール１８によりダミーバンプ電極ＤＢＥ１を形成する。図１８に示すように、ダミーバンプ電極ＤＢＥ１の長軸または短軸の方向における幅は、バンプ電極ＢＥ１の幅よりも大きい。
【００８５】
次に、ステップＳ１２およびＳ１３を実施するが、ダミーバンプ電極ＤＢＥ１の体積がバンプ電極ＢＥ１の体積よりも大きいため、半導体チップＣＨＰと配線基板ＷＢ間の間隔は、ダミーバンプ電極ＤＢＥ２の高さで決めることができる。つまり、変形例３では、上記実施の形態の場合より、半導体チップＣＨＰと配線基板ＷＢ間の間隔が大きい。こうすることで、バンプ電極ＢＥ２の断面形状を太鼓型から鼓型とすることができ、隣り合うバンプ電極ＢＥ１間のショートマージンを一層向上できる。
【００８６】
また、半導体チップＣＨＰの角部に幅の大きいダミーバンプ電極ＤＢＥ２を配置したこと、および、バンプ電極ＢＥ２の断面形状を鼓型としたことで応力緩和効果も一層向上する。
【００８７】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００８８】
その他、上記実施の形態に記載された内容の一部を以下に記載する。
【００８９】
〔付記１〕
（ａ）その主面上に形成された第１導体層および第２導体層と、前記第１導体層および前記第２導体層を覆う第１絶縁膜と、を有する半導体基板を準備する工程、
（ｂ）前記第１絶縁膜を覆い、前記第１導体層の表面を露出する第１開口と、前記第２導体層の表面を露出する第２開口と、を有する第２絶縁膜を形成する工程、
（ｃ）前記第１開口に第１半田ボールを、前記第２開口に第２半田ボールを配置し、前記第１半田ボールおよび前記第２半田ボールに熱処理を施すことにより、前記第１開口内の第１部分と、前記第１開口上の第２部分とからなる第１バンプ電極と、前記第２開口内の第３部分と、前記第２開口上の第４部分とからなる第２バンプ電極と、を形成する工程、
（ｄ）前記第１バンプ電極を配線基板の第１端子に、前記第２バンプ電極を前記配線基板の第２端子に接続する工程、
を有する、半導体装置の製造方法。
【００９０】
〔付記２〕
付記１に記載の半導体装置の製造方法において、
（ｅ）前記半導体基板と前記配線基板の間に封止材を充填する工程、
を更に有し、
前記第１バンプ電極および前記第２バンプ電極間を、前記封止材で埋めるように充填する、半導体装置の製造方法。
【００９１】
〔付記３〕
付記１に記載の半導体装置の製造方法において、
前記（ｂ）工程では、前記第１開口と前記第２開口の間の領域において、前記第２絶縁膜を部分的に除去する、半導体装置の製造方法。
【００９２】
〔付記４〕
付記１に記載の半導体装置の製造方法において、
前記（ｃ）工程は、
（ｃ１）前記第１開口に第１半田ボールを配置し、前記第１半田ボールに第１熱処理を施すことにより前記第１バンプ電極を形成する工程、
（ｃ２）前記第２開口に第２半田ボールを配置し、前記第２半田ボールに前記第１熱処理とは異なる工程の第２熱処理を施すことにより前記第２バンプ電極を形成する工程、
からなる、半導体装置の製造方法。
【００９３】
〔付記５〕
（ａ）その主面上に形成された第１導体層および第２導体層と、前記第１導体層および前記第２導体層を覆う第１絶縁膜と、を有する半導体基板を準備する工程、
（ｂ）前記第１絶縁膜を覆い、前記第１導体層の表面を露出する第１開口と、前記第２導体層の表面を露出する第２開口と、を有する第２絶縁膜を形成する工程、
（ｃ）その表面に形成された、第１端子上に第１半田ボールを、第２端子上に第２半田ボールを、配置した配線基板を準備する工程、
（ｄ）前記配線基板上に前記半導体基板を配置して熱処理を施すことにより、前記第１半田ボールおよび前記第２半田ボールを溶融し、前記第１導体層と前記第１端子とを接続する第１バンプ電極、前記第２導体層と前記第２端子とを接続する第２バンプ電極を形成する工程、
を有する、半導体装置の製造方法。
【００９４】
〔付記６〕
付記５に記載の半導体装置の製造方法において、
（ｅ）前記半導体基板と前記配線基板の間に封止材を充填する工程、
を更に有し、
前記第１バンプ電極および前記第２バンプ電極間を、前記封止材で埋めるように充填する、半導体装置の製造方法。
【００９５】
〔付記７〕
（ａ）その主面上に形成された第１導体層および第２導体層と、前記第１導体層および前記第２導体層を覆う第１絶縁膜と、を有する半導体基板を準備する工程、
（ｂ）前記第１絶縁膜を覆い、前記第１導体層の表面を露出する第１開口と、前記第２導体層の表面を露出する第２開口と、を有する第２絶縁膜を形成する工程、
（ｃ）前記第１開口に第１半田ボールを配置し、前記第１半田ボールに熱処理を施すことにより、前記第１開口内の第１部分と、前記第１開口上の第２部分とからなる第１バンプ電極を形成する工程、
（ｄ）その表面に形成された、第１端子と第２端子を有し、前記第２端子上に半田ボールを、配置した配線基板を準備する工程、
（ｅ）前記配線基板上に前記半導体基板を配置して熱処理を施すことにより、前記第１バンプ電極を配線基板の第１端子に接続し、前記第２半田ボールを溶融して前記第２導体層と前記第２端子とを接続する第２バンプ電極を形成する工程、
を有する、半導体装置の製造方法。
【００９６】
〔付記８〕
付記７に記載の半導体装置の製造方法において、
（ｆ）前記半導体基板と前記配線基板の間に封止材を充填する工程、
を更に有し、
前記第１バンプ電極および前記第２バンプ電極間を、前記封止材で埋めるように充填する、半導体装置の製造方法。
【符号の説明】
【００９７】
１  半導体基板
２Ｐ  ｐ型ウエル
２Ｎ  ｎ型ウエル
３  素子分離溝
３ａ  素子分離膜
４、６、８  層間絶縁膜
５  第１層Ｃｕ配線
５ａ  絶縁膜
７  第２層Ｃｕ配線
９  第３層Ａｌ配線
１０  表面保護膜
１０ａ  開口
１１、１６  保護膜
１１ａ  開口
１２  金属バリア膜
１３  レジスト膜
１４、１５  メッキ膜
１７  絶縁膜
１７ａ、１７ｂ、１７ｔ  開口
１８  半田ボール
１９  プレ半田
ＢＥ１、ＢＥ２  バンプ電極
ＣＨＰ  半導体チップ
ＣＬ  コア層
ＤＢＥ１、ＤＢＥ２  ダミーバンプ電極
ＬＮＤ  ランド
ｐ１、ｐ２、ｐ３  プラグ
ＰＡ  パッド電極
Ｑｎ  ｎチャネル型ＭＩＳトランジスタ
Ｑｐ  ｐチャネル型ＭＩＳトランジスタ
ＲＭ  再配線
ＳＡ  半導体装置
ＳＢ  基板用半田ボール
ＳＲ１、ＳＲ２  ソルダレジスト膜
ＴＡ  端子
ＵＦ  封止材（アンダーフィル）
ＷＬ１、ＷＬ２、ＷＬ３  配線
【図１】
2017069380.tif 000003
【図２】
2017069380.tif 000004
【図３】
2017069380.tif 000005
【図４】
2017069380.tif 000006
【図５】
2017069380.tif 000007
【図６】
2017069380.tif 000008
【図７】
2017069380.tif 000009
【図８】
2017069380.tif 000010
【図９】
2017069380.tif 000011
【図１０】
2017069380.tif 000012
【図１１】
2017069380.tif 000013
【図１２】
2017069380.tif 000014
【図１３】
2017069380.tif 000015
【図１４】
2017069380.tif 000016
【図１５】
2017069380.tif 000017
【図１６】
2017069380.tif 000018
【図１７】
2017069380.tif 000019
【図１８】
2017069380.tif 000020
【図１９】
2017069380.tif 000021