(57)【要約】【課題】アクティブショートサーキット制御の実行条件が整った場合に、迅速にインバータ回路をアクティブショートサーキット状態に移行させる。【解決手段】過電圧保護装置４０から出力される過電圧保護信号ＯＶに基づいて、駆動信号ＤＳの信号レベルをスイッチング素子３がオフ状態となる信号レベルに設定するリセット回路６０と、過電圧保護信号ＯＶに基づいてスイッチング素子３をオン状態に制御する論理レベルの制御信号ＳＷ２を、スイッチング制御信号ＳＷに代えて駆動回路５０に伝達する制御信号切換回路３０とを備える。複数相全ての第１駆動回路５１のそれぞれにリセット回路６０が接続され、複数相全ての第２駆動回路５２のそれぞれとインバータ制御装置２０との間に制御信号切換回路３０が接続されている。【選択図】図２
2017175849.tif 000002
【特許請求の範囲】
【請求項１】
直流電源及び交流の回転電機に接続されて複数相の交流と直流との間で電力を変換するインバータ回路を構成する複数のスイッチング素子に駆動信号を伝達する駆動回路を備えたインバータ駆動装置であって、
前記インバータ回路は、上段側スイッチング素子と下段側スイッチング素子との直列回路により構成された交流１相分のアームを複数本備え、
前記駆動回路は、前記インバータ回路を制御するインバータ制御装置から出力されるスイッチング制御信号を中継して、前記駆動信号としてそれぞれの前記スイッチング素子に伝達するものであって、前記上段側スイッチング素子に前記駆動信号を伝達する上段側駆動回路と、前記下段側スイッチング素子に前記駆動信号を伝達する下段側駆動回路とを備え、
さらに、
前記インバータ回路の直流側の電圧が予め規定された過電圧しきい値以上となった場合に、過電圧保護信号を出力する過電圧保護装置と、
少なくとも前記過電圧保護信号に基づいて、前記駆動回路から出力される前記駆動信号の信号レベルを前記スイッチング素子がオフ状態となる信号レベルに設定するリセット回路と、
前記インバータ制御装置と前記駆動回路との間に接続される回路であって、前記過電圧保護信号に基づいて前記スイッチング制御信号の論理レベルに拘わらず、前記スイッチング素子をオン状態に制御する論理レベルの制御信号を、前記スイッチング制御信号に代えて前記駆動回路に伝達する制御信号切換回路と、を備え、
前記上段側駆動回路及び前記下段側駆動回路の何れか一方を第１駆動回路、他方を第２駆動回路として、複数相全ての前記第１駆動回路のそれぞれに前記リセット回路が接続され、複数相全ての前記第２駆動回路のそれぞれと前記インバータ制御装置との間に前記制御信号切換回路が接続されている、インバータ駆動装置。
【請求項２】
前記制御信号切換回路は、前記駆動回路への前記スイッチング制御信号の伝達を遮断する遮断回路と、前記スイッチング制御信号に代えて前記駆動回路に伝達される前記制御信号の論理レベルを、前記スイッチング素子をオン状態に制御する論理レベルに固定する論理レベル固定回路とを備える請求項１に記載のインバータ駆動装置。
【請求項３】
前記過電圧保護信号とは別に、前記インバータ回路を保護するインバータ保護信号を少なくとも１つ有し、
前記リセット回路は、前記過電圧保護信号及び前記インバータ保護信号の内の少なくとも１つが有効状態の場合に、前記駆動信号の信号レベルを前記スイッチング素子がオフ状態となる信号レベルに設定する第１リセット回路であり、
さらに、前記過電圧保護信号を除く前記インバータ保護信号の内の少なくとも１つが有効状態の場合に、前記駆動信号の信号レベルを前記スイッチング素子がオフ状態となる信号レベルに設定する第２リセット回路を備え、
前記第１駆動回路のそれぞれに前記第１リセット回路が接続され、前記第２駆動回路のそれぞれと前記インバータ制御装置との間に前記制御信号切換回路が接続されていると共に、前記第２駆動回路のそれぞれに前記第２リセット回路が接続されている、請求項１又は２に記載のインバータ駆動装置。
【請求項４】
前記第１駆動回路は、前記上段側駆動回路であり、前記第２駆動回路は、前記下段側駆動回路である、請求項１から３の何れか一項に記載のインバータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流と直流との間で電力を変換するインバータ回路を構成する複数のスイッチング素子に駆動信号を伝達する駆動回路を備えたインバータ駆動装置に関する。
【背景技術】
【０００２】
直流電源及び交流の電気機器に接続されて、直流と交流との間で電力を変換するインバータ回路を含むシステムに、動作の継続が好ましくない事象が生じた場合には、しばしばインバータ回路に対してフェールセーフ制御が実行される。そのようなフェールセーフ制御として、シャットダウン制御やアクティブショートサーキット制御がある。シャットダウン制御は、インバータ回路を構成するスイッチング素子の全てをオフ状態とする制御である。アクティブショートサーキット制御は、インバータ回路を構成するスイッチング素子の内、直流の正極側に接続された上段側スイッチング素子、及び、直流の負極側に接続された下段側スイッチング素子の何れか一方側の全てのスイッチング素子をオン状態とし、他方側のスイッチング素子の全てをオフ状態とする制御である。例えば交流の電気機器が回転電機の場合には、アクティブショートサーキット制御が実行されると、電流が回転電機のステータコイルとインバータ回路との間で還流する。
【０００３】
特開２０１２−１８６８７１号公報（特許文献１）には、過電圧の発生時にそのようなアクティブショートサーキット制御を実行する電力変換装置が開示されている（以下、背景技術の説明において括弧内の符号は特許文献１のもの。）。この電力変換装置は、インバータ回路を制御する制御装置の電源（制御電源）を喪失した際に、別の電源（インバータ回路の直流側に接続される高圧電源（１０６））から供給される直流電力に基づいて生成された電力で動作する別の制御装置（マイコン（３０２））を備えている（特許文献１［００３３］〜［００３５］、図４等）。例えば、時刻（ｔ１）において制御電源を喪失すると、上位の制御装置の制御により、高圧電源（１０６）とインバータ回路（３００）との電気的な接続が遮断される。マイコン（３０２）は、制御電源の不具合が通知されると、所定の遅延時間経過後の時刻（ｔ２）においてアクティブショートサーキット制御（３相ショート制御）を実行するための制御信号をインバータ回路（３００）のドライバ回路（１２１）に出力する（特許文献１［００４８］〜［００５１］、図７等）。
【０００４】
ところで、高圧電源（１０６）とインバータ回路（３００）との電気的な接続が遮断されると、回転電機（３相モータ１０５）から回生される電力は高圧電源（１０６）に戻らず、インバータ回路（３００）の直流側に接続された平滑コンデンサ（１０９）が充電される。つまり、時刻（ｔ１）で制御電源を喪失し、高圧電源（１０６）とインバータ回路（３００）との電気的な接続が遮断されてから、時刻（ｔ２）でアクティブショートサーキット制御の実行が開始されるまでの間、回転電機（３相モータ１０５）から回生される電力により、平滑コンデンサ（１０９）が充電される。この充電により、平滑コンデンサ（１０９）の端子間電圧、つまり、インバータ回路（３００）の直流側の電圧（直流リンク電圧）が上昇するおそれがある。上昇幅を抑制するためには平滑コンデンサ（１０９）の容量を大きくすることが考えられるが、コンデンサが大型化したり、部品コストが上昇したりする場合がある。従って、アクティブショートサーキット制御が開始されるまでの間の直流リンク電圧の上昇量が抑制されると好ましい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−１８６８７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記背景に鑑みて、アクティブショートサーキット制御の実行条件が整った場合に、迅速にインバータ回路をアクティブショートサーキット状態に移行させる技術の提供が望まれる。
【課題を解決するための手段】
【０００７】
１つの態様として、上記に鑑みた、直流電源及び交流の回転電機に接続されて複数相の交流と直流との間で電力を変換するインバータ回路を構成する複数のスイッチング素子に駆動信号を伝達する駆動回路を備えたインバータ駆動装置は、
前記インバータ回路が、上段側スイッチング素子と下段側スイッチング素子との直列回路により構成された交流１相分のアームを複数本備え、
前記駆動回路は、前記インバータ回路を制御するインバータ制御装置から出力されるスイッチング制御信号を中継して、前記駆動信号としてそれぞれの前記スイッチング素子に伝達するものであって、前記上段側スイッチング素子に前記駆動信号を伝達する上段側駆動回路と、前記下段側スイッチング素子に前記駆動信号を伝達する下段側駆動回路とを備え、
さらに、
前記インバータ回路の直流側の電圧が予め規定された過電圧しきい値以上となった場合に、過電圧保護信号出力する過電圧保護装置と、
少なくとも前記過電圧保護信号に基づいて、前記駆動回路から出力される前記駆動信号の信号レベルを前記スイッチング素子がオフ状態となる信号レベルに設定するリセット回路と、
前記インバータ制御装置と前記駆動回路との間に接続される回路であって、前記過電圧保護信号に基づいて前記スイッチング制御信号の論理レベルに拘わらず、前記スイッチング素子をオン状態に制御する論理レベルの制御信号を、前記スイッチング制御信号に代えて前記駆動回路に伝達する制御信号切換回路と、を備え、
前記上段側駆動回路及び前記下段側駆動回路の何れか一方を第１駆動回路、他方を第２駆動回路として、複数相全ての前記第１駆動回路のそれぞれに前記リセット回路が接続され、複数相全ての前記第２駆動回路のそれぞれと前記インバータ制御装置との間に前記制御信号切換回路が接続されている。
【０００８】
この構成によれば、インバータ制御装置などの制御装置を経由することなく、過電圧保護信号に基づいて直ちに第２駆動回路への入力がアクティブショートサーキット用の制御信号に切り換わる。従って、アクティブショートサーキット制御に際して、オン状態に遷移させるべきスイッチング素子を迅速にオン状態に遷移させることができる。一方、各アームにおいては、上下段のスイッチング素子の双方が同時にオン状態となって短絡状態となることを防ぐ必要がある。つまり、アクティブショートサーキット制御に際しては、各アームにおいてオン状態に遷移させるべきスイッチング素子とは異なるスイッチング素子をオフ状態に遷移させる必要がある。上記の構成によれば、インバータ制御装置などの制御装置を経由することなく、過電圧保護信号に基づいて直ちに第１駆動回路からの出力が、スイッチング素子がオフ状態となる信号レベルに設定される。従って、各アームは、インバータ制御装置などの制御装置を経由することなく、過電圧保護信号に基づいて直ちにアクティブショートサーキット制御が実行される状態、即ちアクティブショートサーキット状態に設定される。このように、本構成によれば、過電圧保護信号が出力された場合など、アクティブショートサーキット制御の実行条件が整った場合に、迅速にインバータ回路をアクティブショートサーキット状態に移行させることができる。
【０００９】
インバータ駆動装置のさらなる特徴と利点は、図面を参照して説明する実施形態についての以下の記載から明確となる。
【図面の簡単な説明】
【００１０】
【図１】回転電機制御装置のシステム構成例を示す回路ブロック図
【図２】インバータ駆動装置の好適な構成例を示す回路ブロック図
【図３】インバータ駆動装置の構成例を模式的な原理図で示す回路ブロック図
【図４】複数相のインバータ駆動装置の構成例を示すブロック図
【図５】制御信号切換回路の他の構成例を示す回路図
【図６】制御信号切換回路の他の構成例を示す回路図
【図７】別構成例のリセット回路を有するインバータ駆動装置の回路ブロック図
【発明を実施するための形態】
【００１１】
以下、回転電機を駆動制御する回転電機制御装置に適用される形態を例として、インバータ駆動装置の実施形態を図面に基づいて説明する。図１の回路ブロック図は、回転電機制御装置１のシステム構成を模式的に示している。図１に示すように、回転電機制御装置１は、直流電力と複数相の交流電力との間で電力を変換するインバータ回路１０を備えている。本実施形態では、交流の回転電機８０及び高圧バッテリ１１（直流電源）に接続されて、複数相の交流と直流との間で電力を変換するインバータ回路１０を例示する。インバータ回路１０は、高圧バッテリ１１にコンタクタ９を介して接続されると共に、交流の回転電機８０に接続されて直流と複数相の交流（ここでは３相交流）との間で電力を変換する。インバータ回路１０は、上段側スイッチング素子３Ｈと下段側スイッチング素子３Ｌとの直列回路により構成された交流１相分のアーム３Ａを複数本（ここでは３本）備えている。
【００１２】
回転電機８０は、例えばハイブリッド自動車や電気自動車等の車両の駆動力源とすることができる。また、回転電機８０は、電動機としても発電機としても機能することができる。回転電機８０は、インバータ回路１０を介して高圧バッテリ１１から供給される電力を、車両の車輪を駆動する動力に変換する（力行）。或いは、回転電機８０は、不図示の内燃機関や車輪から伝達される回転駆動力を電力に変換し、インバータ回路１０を介して高圧バッテリ１１を充電する（回生）。高圧バッテリ１１は、例えば、ニッケル水素電池やリチウムイオン電池などの二次電池（バッテリ）や、電気二重層キャパシタなどにより構成されている。回転電機８０が、車両の駆動力源の場合、高圧バッテリ１１は、大電圧大容量の直流電源であり、定格の電源電圧は、例えば２００〜４００［Ｖ］である。
【００１３】
以下、インバータ回路１０の直流側の正極電源ラインＰと負極電源ラインＮとの間の電圧を、直流リンク電圧Ｖｄｃと称する。インバータ回路１０の直流側には、直流リンク電圧Ｖｄｃを平滑化する平滑コンデンサ（直流リンクコンデンサ４）が備えられている。直流リンクコンデンサ４は、回転電機８０の消費電力の変動に応じて変動する直流電圧（直流リンク電圧Ｖｄｃ）を安定化させる。
【００１４】
図１に示すように、高圧バッテリ１１とインバータ回路１０との間には、コンタクタ９が備えられている。具体的には、コンタクタ９は、直流リンクコンデンサ４と高圧バッテリ１１との間に配置されている。コンタクタ９は、回転電機制御装置１の電気回路系統（直流リンクコンデンサ４、インバータ回路１０）と、高圧バッテリ１１との電気的な接続を切り離すことが可能である。即ち、インバータ回路１０は、回転電機８０に接続されていると共に、高圧バッテリ１１との間にコンタクタ９を介して接続されている。コンタクタ９が接続状態（閉状態）において高圧バッテリ１１とインバータ回路１０（及び回転電機８０）とが電気的に接続され、コンタクタ９が開放状態（開状態）において高圧バッテリ１１とインバータ回路１０（及び回転電機８０）との電気的接続が遮断される。
【００１５】
本実施形態において、このコンタクタ９は、車両内の上位の制御装置の１つである車両ＥＣＵ（Electronic Control Unit）９０からの指令に基づいて開閉するメカニカルリレーであり、例えばシステムメインリレー（ＳＭＲ：System Main Relay）と称される。コンタクタ９は、車両のイグニッションキー（ＩＧキー）がオン状態（有効状態）の際にリレーの接点が閉じて導通状態（接続状態）となり、ＩＧキーがオフ状態（非有効状態）の際にリレーの接点が開いて非導通状態（開放状態）となる。
【００１６】
上述したように、インバータ回路１０は、直流リンク電圧Ｖｄｃを有する直流電力を複数相（ｎを自然数としてｎ相、ここでは３相）の交流電力に変換して回転電機８０に供給すると共に、回転電機８０が発電した交流電力を直流電力に変換して直流電源に供給する。インバータ回路１０は、複数のスイッチング素子３を有して構成される。スイッチング素子３には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＳｉＣ−ＭＯＳＦＥＴ（Silicon Carbide - Metal Oxide Semiconductor FET）やＳｉＣ−ＳＩＴ（SiC - Static Induction Transistor）、ＧａＮ−ＭＯＳＦＥＴ（Gallium Nitride - MOSFET）などの高周波での動作が可能なパワー半導体素子を適用すると好適である。図１に示すように、本実施形態では、スイッチング素子３としてＩＧＢＴが用いられる。
【００１７】
例えば直流と複数相の交流との間で電力変換するインバータ回路１０は、よく知られているように複数相のそれぞれに対応する数のアーム３Ａを有するブリッジ回路により構成される。３相の回転電機８０の場合には、Ｕ相、Ｖ相、Ｗ相に対応するステータコイル８のそれぞれに一組の直列回路（アーム３Ａ）が対応したブリッジ回路が構成される。アーム３Ａの中間点、つまり、正極電源ラインＰの側のスイッチング素子３（上段側スイッチング素子３Ｈ）と負極電源ラインＮ側のスイッチング素子３（下段側スイッチング素子３Ｌ）との接続点は、回転電機８０の３相のステータコイル８にそれぞれ接続される。尚、各スイッチング素子３には、負極“Ｎ”から正極“Ｐ”へ向かう方向（下段側から上段側へ向かう方向）を順方向として、並列にフリーホイールダイオード５が備えられている。
【００１８】
図１に示すように、インバータ回路１０は、インバータ制御装置２０により制御される。インバータ制御装置２０は、マイクロコンピュータ等の論理回路を中核部材として構築されている。例えば、インバータ制御装置２０は、車両ＥＣＵ９０等の他の制御装置等から要求信号として提供される回転電機８０の目標トルクに基づいて、ベクトル制御法を用いた電流フィードバック制御を行って、インバータ回路１０を介して回転電機８０を制御する。回転電機８０の各相のステータコイル８を流れる実電流は電流センサ１２により検出され、インバータ制御装置２０はその検出結果を取得する。また、回転電機８０のロータの各時点での磁極位置は、例えばレゾルバなどの回転センサ１３により検出され、インバータ制御装置２０はその検出結果を取得する。インバータ制御装置２０は、電流センサ１２及び回転センサ１３の検出結果を用いて、電流フィードバック制御を実行する。インバータ制御装置２０は、電流フィードバック制御のために種々の機能部を有して構成されており、各機能部は、マイクロコンピュータ等のハードウエアとソフトウエア（プログラム）との協働により実現される。電流フィードバック制御については、公知であるのでここでは詳細な説明は省略する。
【００１９】
ところで、インバータ回路１０を構成する各スイッチング素子３の制御端子（例えばＩＧＢＴのゲート端子）は、駆動装置２（インバータ駆動装置）を介してインバータ制御装置２０に接続されており、それぞれ個別にスイッチング制御される。車両ＥＣＵ９０や、スイッチング制御信号を生成するインバータ制御装置２０は、マイクロコンピュータなどを中核として、図２に示すような低圧系回路ＬＶとして構成される。低圧系回路ＬＶは、インバータ回路１０などの回転電機８０を駆動するための高圧系回路ＨＶとは、動作電圧（回路の電源電圧）が大きく異なる。多くの場合、車両には、高圧バッテリ１１の他に、高圧バッテリ１１よりも低電圧（例えば１２〜２４［Ｖ］）の電源である低圧バッテリ（不図示）も搭載されている。車両ＥＣＵ９０やインバータ制御装置２０の動作電圧は、例えば５［Ｖ］や３．３［Ｖ］であり、低圧バッテリから電力を供給されて動作する。
【００２０】
このため、回転電機制御装置１には、各スイッチング素子３に対するスイッチング制御信号ＳＷ（ＩＧＢＴの場合、ゲート駆動信号）の駆動能力（例えば電圧振幅や出力電流など、後段の回路を動作させる能力）をそれぞれ高めて中継する駆動装置２が備えられている。低圧系回路ＬＶのインバータ制御装置２０により生成されたスイッチング制御信号ＳＷは、駆動装置２を介して高圧系回路ＨＶの駆動信号ＤＳとしてインバータ回路１０に供給される。低圧系回路ＬＶと高圧系回路ＨＶとは、多くの場合、互いに絶縁されており、この場合には、駆動装置２は、例えばフォトカプラやトランスなどの絶縁素子やドライバＩＣを利用して構成される。本実施形態では、図２に示すように、ドライバＩＣを用いた駆動回路５０を有する形態を例示している。
【００２１】
図２は、簡略化のため、インバータ回路１０、インバータ制御装置２０、駆動装置２等については、交流１相分のアーム３Ａに対応する部分を代表して例示している。ドライバＩＣを用いた駆動回路５０は、各スイッチング素子３に対して１つずつ設けられている。上段側スイッチング素子３Ｈに対して上段側駆動回路５０Ｈが設けられ、下段側スイッチング素子３Ｌに対して下段側駆動回路５０Ｌが備えられている。駆動回路５０は、それぞれ、信号入力端子ＩＮ、信号出力端子ＯＵＴ、イネーブル入力端子ＥＮ、アラーム出力端子ＡＬＭを備えている。尚、イネーブル入力端子ＥＮに入力される信号及びアラーム出力端子ＡＬＭから出力される信号はローアクティブ（負論理）の信号である。ローアクティブの信号とは、論理レベルがロー状態（負）の時に有効となる信号であり、通常はハイ状態（正）で、意味のある出力をする際にロー状態（負）となる信号である。図中では信号名の上にローアクティブでることを表す“バー”を付けて表記しているが、文中では、単に信号名のみで当該信号を示す。図２〜図４には、“ＥＮ”、 “ＡＬＭ”の他にも、“ＯＶ”、“ＳＤ”、“ＭＳＤ”等、“バー”の付いた信号名が記載されているが、これらもローアクティブの信号であり、これらの信号についても同様に扱う。
【００２２】
インバータ制御装置２０から出力されるスイッチング制御信号ＳＷは、駆動回路５０の信号入力端子ＩＮに入力される。“ＨＳＷ”は上段側スイッチング素子３Ｈを制御する上段側スイッチング制御信号であり、“ＬＳＷ”は下段側スイッチング素子３Ｌを制御する下段側スイッチング制御信号である。駆動回路５０に入力されたスイッチング制御信号ＳＷ（ＨＳＷ，ＬＳＷ）は、駆動回路５０によりスイッチング素子３のゲート端子を駆動するための駆動能力（電圧振幅や出力電流など）を付加されて信号出力端子ＯＵＴから駆動信号ＤＳ（上段側駆動信号ＤＳＨ，下段側駆動信号ＤＳＬ）として出力される。
【００２３】
尚、駆動回路５０には、診断回路が内蔵されており、診断回路は、ゲート駆動電圧が低下している状態（ゲート駆動信号に必要な電圧振幅を付加できない状態）、スイッチング素子３に過電流が生じている状態、駆動回路５０の制御回路温度が上昇している状態、等を検出して警告信号ＡＬＭを生成して出力する。過電流は、外部に設けた過電流検出用のシャント抵抗等の端子間電圧が規定値を越えているか否かによって判定されるが、図示は省略する。
【００２４】
イネーブル入力端子ＥＮへの入力信号は、駆動回路５０の信号出力端子ＯＵＴに、信号入力端子ＩＮに入力された信号と同じ論理レベルの信号を出力するか否かを切り替える信号（イネーブル信号“ＨＥＮ”，“ＬＥＮ”）である。本実施形態では、このイネーブル信号“ＨＥＮ”，“ＬＥＮ”がロー状態の場合に、信号入力端子ＩＮに入力された信号と同じ論理レベルの駆動信号ＤＳ（ＤＳＨ，ＤＳＬ）が信号出力端子ＯＵＴから出力され、イネーブル信号“ＨＥＮ”，“ＬＥＮ”がハイ状態の場合には非有効状態（本実施形態ではロー状態）に固定された駆動信号ＤＳ（ＤＳＨ，ＤＳＬ）が信号出力端子ＯＵＴから出力される。
【００２５】
また、本実施形態においては、図１及び図２に示すように、回転電機制御装置１は、過電圧保護装置４０を備えている。過電圧保護装置４０は、インバータ回路１０の直流側の電圧（直流リンク電圧Ｖｄｃ）が予め規定された過電圧しきい値以上となった場合に、過電圧保護信号ＯＶを出力する。過電圧保護信号ＯＶは、インバータ制御装置２０、後述する制御信号切換回路３０及びリセット回路６０に入力される。
【００２６】
ここで、過電圧が発生するケースの一例を説明する。上述したように、コンタクタ９は、車両のイグニッションキー（ＩＧキー）がオン状態（有効状態）の際に接続状態となり、ＩＧキーがオフ状態（非有効状態）の際に開放状態となる。通常動作時には、ＩＧキーの状態に応じてコンタクタ９の開閉状態も制御される。しかし、ＩＧキーがオン状態の際に、電気系統の不具合や車両への大きな衝撃等によって、コンタクタ９が開放状態となる場合がある。例えば、コンタクタ９への電源供給が遮断された場合、コンタクタ９の駆動回路に不具合が生じた場合、コンタクタ９周辺の回路に断線が生じた場合、コンタクタ９が振動・衝撃等によって機械的に動いた場合、等にコンタクタ９が開放状態となる場合がある。コンタクタ９が開放状態となると、高圧バッテリ１１からインバータ回路１０側への電力の供給は遮断される。同様に、回転電機８０からインバータ回路１０を介して高圧バッテリ１１へ電力が回生されることもコンタクタ９によって遮断される。
【００２７】
この時、回転電機８０が回転していると、回転電機８０は慣性により回転を続ける。ステータコイル８に蓄積された電力は、インバータ回路１０を介して直流リンクコンデンサ４を充電することとなり、直流リンクコンデンサ４の端子間電圧（直流リンク電圧Ｖｄｃ）が短時間で上昇する場合がある。直流リンク電圧Ｖｄｃの上昇に備えて直流リンクコンデンサ４を大容量化、高耐圧化すると、コンデンサの体格の増大につながる。また、インバータ回路１０の高耐圧化も必要となる。その結果、回転電機制御装置１の小型化の妨げとなり、部品コスト、製造コスト、製品コストにも影響する。
【００２８】
このため、コンタクタ９が開放状態となった場合に、複数相（ここでは３相）全てのアーム３Ａの上段側スイッチング素子３Ｈをオン状態に制御する上段側アクティブショートサーキット制御、及び、複数相（３相）全てのアーム３Ａの下段側スイッチング素子３Ｌをオン状態に制御する下段側アクティブショートサーキット制御の何れかのアクティブショートサーキット制御が実行される場合がある。アクティブショートサーキット制御が実行されると、ステータコイル８に蓄積された電力は、ステータコイル８とインバータ回路１０のスイッチング素子３との間で還流する。電流（還流電流）の有するエネルギーは、スイッチング素子３やステータコイル８などにおいて、熱などによって消費される。
【００２９】
例えば、インバータ制御装置２０は、有効状態の過電圧保護信号ＯＶを受け取った場合に、スイッチング制御信号ＳＷの論理レベルを、アクティブショートサーキット制御を行う論理レベルに設定して出力する。インバータ制御装置２０は、全ての上段側スイッチング制御信号ＨＳＷをハイ状態とし、全ての下段側スイッチング制御信号ＬＳＷをロー状態とする論理レベル、或いは、全ての下段側スイッチング制御信号ＬＳＷをハイ状態とし、全ての上段側スイッチング制御信号ＨＳＷをロー状態とする論理レベルで、スイッチング制御信号ＳＷを出力する。
【００３０】
しかし、過電圧が生じてから過電圧保護装置４０が過電圧保護信号ＯＶを出力するまでには検出時間及び判定時間が必要である。また、過電圧保護信号ＯＶを受け取ったインバータ制御装置２０が、アクティブショートサーキット制御を実現する論理レベルのスイッチング制御信号ＳＷを出力するまでにも演算時間が必要である。このため、過電圧が生じてからインバータ回路１０がアクティブショートサーキット状態となるまでの間にも、直流リンク電圧Ｖｄｃが上昇する場合がある。そこで、本実施形態では、そのような電圧の上昇も抑制できるように、駆動装置２に、制御信号切換回路３０及びリセット回路６０が備えられている。
【００３１】
制御信号切換回路３０は、過電圧保護信号ＯＶに基づいてスイッチング制御信号ＳＷの論理レベルに拘わらず、スイッチング素子３をオン状態に制御する論理レベルの制御信号ＳＷ２を、スイッチング制御信号ＳＷに代えて駆動回路５０に伝達する回路である。このため、制御信号切換回路３０は、インバータ制御装置２０と、駆動回路５０との間に接続される。リセット回路６０は、少なくとも過電圧保護信号ＯＶに基づいて、駆動回路５０から出力される駆動信号ＤＳの信号レベルをスイッチング素子３がオフ状態となる信号レベルに設定する回路である。
【００３２】
リセット回路６０は、図２に示すように、例えば負論理入力のＯＲ回路（ＮＡＮＤ回路）である第１ＯＲ回路６を有して構成されており、過電圧保護信号ＯＶの他、同様に負論理の信号である“ＳＤ”、“ＭＤＳ”、“ＡＬＭ”が入力されている。リセット回路６０の出力端子は、上段側駆動回路５０Ｈ（後述する第１駆動回路５１）のイネーブル入力端子ＥＮに接続されている。“ＳＤ”は、例えば上位の制御装置である車両ＥＣＵ９０等から提供される信号で、回転電機制御装置１をシャットダウンする指令である。“ＭＳＤ”は、指令の出力元が車両ＥＣＵ９０ではなく、インバータ制御装置２０であるが、シャットダウン指令ＳＤと同様に、回転電機８０（インバータ回路１０）をシャットダウンするモータシャットダウン指令ＭＳＤである。“ＡＬＭ”は、上述したように、駆動回路５０の診断回路による診断結果を表す警告信号ＡＬＭである。シャットダウン指令ＳＤ、モータシャットダウン指令ＭＳＤ、警告信号ＡＬＭ、及び過電圧保護信号ＯＶの何れか１つが有効状態の場合に、リセット回路６０の出力（上段側イネーブル信号ＨＥＮ）が非有効状態となる。上述したように、駆動回路５０のイネーブル入力端子ＥＮへの入力が非有効状態となると、当該駆動回路５０の信号出力端子ＯＵＴから出力される駆動信号ＤＳ（上段側駆動信号ＤＳＨ）も非有効状態のロー状態となる。これにより、当該駆動回路５０から駆動信号ＤＳを伝達されるスイッチング素子３は、オフ状態となる。
【００３３】
上述したように、リセット回路６０は、少なくとも過電圧保護信号ＯＶに基づいて、駆動回路５０から出力される駆動信号ＤＳの信号レベルをスイッチング素子３がオフ状態となる信号レベルに設定する。従って、リセット回路６０から出力されるリセット信号（イネーブル信号（この場合は上段側イネーブル信号ＨＥＮ））は、必ずしも、図２に例示したように、複数の信号の論理和によって生成されなくてもよい。図３に例示するように、ＮＯＴ回路６Ａ（インバータ）によって過電圧保護信号ＯＶの論理レベルを反転することによって生成されてもよい。
【００３４】
制御信号切換回路３０は、例えば図２に例示するように、トライステートバッファ３１とトライステートバッファ３１の出力端子に接続されたプルアップ抵抗３２とによって構成されると好適である。ここで、トライステートバッファ３１は、駆動回路５０へのスイッチング制御信号ＳＷの伝達を遮断する遮断回路ということができる。また、プルアップ抵抗３２は、スイッチング制御信号ＳＷに代えて駆動回路５０に伝達される制御信号ＳＷ２の論理レベルを、スイッチング素子３をオン状態に制御する論理レベルに固定する論理レベル固定回路ということができる。従って、制御信号切換回路３０は、遮断回路（３１）と、論理レベル固定回路（３２）とを備えているということができる。
【００３５】
トライステートバッファ３１の制御端子には、過電圧保護信号ＯＶが入力されている。過電圧が生じていない場合には、負論理の過電圧保護信号ＯＶの論理レベルはハイ状態（正）であるから、トライステートバッファ３１への入力がそのままの論理レベルで出力される。つまり、スイッチング制御信号ＳＷは、そのままの論理レベルで下段側駆動回路５０Ｌ（第２駆動回路５２）に伝達される。一方、過電圧が生じている場合には、過電圧保護信号ＯＶの論理レベルはロー状態（負）であるから、トライステートバッファ３１への入力は遮断され、出力端子はハイインピーダンス（Ｈｉ−Ｚ）状態となる。そのままでは、出力端子の論理レベルは確定されないが、プルアップ抵抗３２により、出力端子がハイインピーダンスの場合の論理レベルはハイ状態に固定される。従って、下段側駆動回路５０Ｌへは、スイッチング素子３をオン状態に制御するハイ状態の論理レベルの制御信号ＳＷ２が伝達され、スイッチング素子３をオン状態とする信号レベルの駆動信号ＤＳが下段側駆動回路５０Ｌから出力される。
【００３６】
以上、図２及び図３を参照して上述したように、過電圧保護信号ＯＶに基づいて、上段側駆動回路５０Ｈから出力される上段側駆動信号ＤＳＨが迅速にロー状態となり、同様に、過電圧保護信号ＯＶに基づいて、下段側駆動回路５０Ｌから出力される下段側駆動信号ＤＳＬが迅速にハイ状態となる。つまり、過電圧保護信号ＯＶに基づいて、迅速にインバータ回路１０をアクティブショートサーキット状態とすることができるので、直流リンク電圧Ｖｄｃの上昇を抑制することができる。
【００３７】
以上、図２及び図３を参照して、１つのアーム３Ａに対応する駆動装置２の構成について説明した。以下、図４も参照して、複数相のアーム３Ａに対応する駆動装置２の構成例についても説明する。尚、図４では、図３と同様に、シャットダウン指令ＳＤなどの他の保護信号や、駆動回路５０から出力される警告信号ＡＬＭ等については、省略している。また、ここでは、上段側駆動回路５０Ｈ及び下段側駆動回路５０Ｌの何れか一方を第１駆動回路５１、他方を第２駆動回路５２とする。インバータ制御装置２０からは、複数相（本例では３相）に対応したスイッチング制御信号ＳＷが、駆動回路５０に出力されている。そして、複数相全ての第１駆動回路５１のそれぞれにリセット回路６０が接続され、複数相全ての第２駆動回路５２のそれぞれとインバータ制御装置２０との間に制御信号切換回路３０が接続されている。
【００３８】
リセット回路６０は、交流の相数に拘わらず１つだけ設けられ、リセット回路６０の出力であるリセット信号（イネーブル信号）は、複数相（３相）全ての第１駆動回路５１のイネーブル入力端子ＥＮに共通に入力されている。一方、制御信号切換回路３０は、交流の相数に応じた数だけ設けられている。本形態では、３相に応じて、３つの制御信号切換回路３０が設けられている。即ち、本形態においては、複数相全ての第１駆動回路５１のそれぞれにリセット回路６０が接続され、複数相全ての第２駆動回路５２のそれぞれとインバータ制御装置２０との間にそれぞれ制御信号切換回路３０が接続されている。
【００３９】
図２及び図３を参照して上述した形態では、第１駆動回路５１は、上段側駆動回路５０Ｈであり、第２駆動回路５２は、下段側駆動回路５０Ｌである。アクティブショートサーキット制御が行われるような場合、つまり、インバータ回路１０を含むシステムに、動作の継続が好ましくない事象が生じた場合には、駆動回路５０等の他の回路にも対策が必要となることがある。図１に示すように、インバータ回路１０において下段側スイッチング素子３Ｌは、負極側の電位（Ｎ）が共通している。従って、全相の下段側スイッチング素子３Ｌをオフ状態とする場合には、全相の上段側スイッチング素子３Ｈをオフ状態とする場合に比べて、駆動回路５０などの他の回路への対策が必要な場合にその対策を簡素化することができる。そのような対策は、例えば、駆動回路５０の電源電圧を供給するバックアップ電源の設置等である。負極側の電位が共通であるとそのようなバックアップ電源を駆動回路５０（下段側駆動回路５０Ｌ）ごとに設けることなく、共通化することができる。
【００４０】
このため、図２及び図３では、第１駆動回路５１が上段側駆動回路５０Ｈであり、第２駆動回路５２が下段側駆動回路５０Ｌである形態を例示した。しかし、上述したような他の回路への対策が特に必要とされないような場合であれば、当然ながら、第１駆動回路５１が下段側駆動回路５０Ｌであり、第２駆動回路５２が上段側駆動回路５０Ｈであってもよい。
【００４１】
ところで、インバータ回路１０を含むシステムに生じる、動作の継続が好ましくない事象は過電圧だけではなく、また、インバータ回路１０に対するフェールセーフ制御もアクティブショートサーキット制御だけではない。例えば、インバータ回路１０が有する全てのスイッチング素子３をオフ状態に制御するシャットダウン制御も知られている。そのようなシャットダウン制御も、アクティブショートサーキット制御と同様に迅速に実行されることが好ましい。上述したように、第１駆動回路５１には、リセット回路６０からリセット信号（非有効状態のイネーブル信号）が与えられるので、シャットダウン制御にも対応することができる。インバータ回路１０の全体のシャットダウン制御にも対応できるように、第２駆動回路５２にも、リセット回路６０と同様の回路が設けられていると好適である。
【００４２】
上述したように、駆動装置２は、過電圧保護信号ＯＶとは別に、インバータ回路１０を保護するインバータ保護信号を有している。第２駆動回路５２は、アクティブショートサーキット制御にも対応する必要があるから、第２駆動回路５２に対して付加されるリセット回路は、過電圧保護信号ＯＶには応答せず、過電圧保護信号ＯＶとは別のインバータ保護信号に応答する回路である必要がある。ここで、第１駆動回路５１に接続されるリセット回路６０を第１リセット回路６０とし、第２駆動回路５２に接続されるリセット回路を第２リセット回路７０とする。
【００４３】
図２に示すように、第１リセット回路６０は、過電圧保護信号ＯＶ及びインバータ保護信号の内の少なくとも１つが有効状態の場合に、駆動信号ＤＳの信号レベルをスイッチング素子３がオフ状態となる信号レベルに設定するリセット回路である。また、第２リセット回路７０は、過電圧保護信号ＯＶを除くインバータ保護信号の内の少なくとも１つが有効状態の場合に、駆動信号ＤＳの信号レベルをスイッチング素子３がオフ状態となる信号レベルに設定するリセット回路である。第２リセット回路７０も、第１リセット回路６０と同様に、負論理入力のＯＲ回路（ＮＡＮＤ回路）である第２ＯＲ回路７を有して構成されており、過電圧保護信号ＯＶと同様に負論理の信号である“ＳＤ”、“ＭＤＳ”、“ＡＬＭ”が入力されている。
【００４４】
このように、制御信号切換回路３０と共に、第１リセット回路６０及び第２リセット回路７０を備えることによって、駆動装置２は、アクティブショートサーキット制御及びシャットダウン制御の双方に迅速に対応することができる。即ち、第１駆動回路５１のそれぞれに第１リセット回路６０が接続され、第２駆動回路５２とインバータ制御装置２０との間にそれぞれ制御信号切換回路３０が接続されていると共に、当該それぞれの第２駆動回路５２に第２リセット回路７０が接続されていると好適である。
【００４５】
尚、制御信号切換回路３０は、図２及び図３に例示したように、トライステートバッファ３１及びプルアップ抵抗３２を用いた形態に限定されず、他の回路構成を採用することもできる。図５及び図６は、そのような別の形態を例示している。
【００４６】
図５に例示する形態は、２入力ＯＲ回路３１Ａを利用して制御信号切換回路３０を構成する例を示している。２入力ＯＲ回路３１Ａの一方の入力端子には、過電圧保護信号ＯＶの論理レベルをＮＯＴ回路３１Ｂ（インバータ）により反転した信号が入力される。２入力ＯＲ回路３１Ａの他方の入力端子には、スイッチング制御信号ＳＷが入力される。過電圧が生じていない場合には、ＮＯＴ回路３１Ｂを介して過電圧保護信号ＯＶが入力される一方の入力端子の論理レベルはロー状態となるから、２入力ＯＲ回路３１Ａの出力端子には、スイッチング制御信号ＳＷの論理レベルと同じ論理レベルの信号が出力される。過電圧が生じている場合には、ＮＯＴ回路３１Ｂを介して過電圧保護信号ＯＶが入力される一方の入力端子の論理レベルがハイ状態となるから、２入力ＯＲ回路３１Ａの出力端子から出力される信号の論理レベルはハイ状態に固定される。尚、この構成の場合には、制御信号切換回路３０は、遮断回路と論理レベル固定回路とを有しているのではなく、過電圧保護信号ＯＶをマスク信号としたマスク回路によって構成されているということができる。
【００４７】
図６に例示する形態は、２ｔｏ１マルチプレクサ３１Ｃ（セレクタ）を利用して制御信号切換回路３０を構成する例を示している。２ｔｏ１マルチプレクサ３１Ｃの第１データ入力端子Ａはプルアップされており、論理レベルはハイ状態に固定されている。２ｔｏ１マルチプレクサ３１Ｃの第２データ入力端子Ｂには、スイッチング制御信号ＳＷが入力されている。２ｔｏ１マルチプレクサ３１Ｃの出力制御端子Ｓには、過電圧保護信号ＯＶが入力されている。この出力制御端子Ｓの論理レベルがロー状態の場合には、第１データ入力端子Ａに入力された信号が、２ｔｏ１マルチプレクサ３１Ｃのデータ出力端子Ｙから出力され、出力制御端子Ｓの論理レベルがハイ状態の場合には、第２データ入力端子Ｂに入力された信号が、データ出力端子Ｙから出力される。即ち、過電圧保護信号ＯＶが非有効状態の場合（ハイ状態の場合）には、データ出力端子Ｙから、スイッチング制御信号ＳＷがそのまま出力される。一方、過電圧保護信号ＯＶが有効状態の場合（ロー状態の場合）には、データ出力端子Ｙから、ハイ状態に固定された制御信号ＳＷ２が出力される。この構成の場合には、２ｔｏ１マルチプレクサ３１Ｃが遮断回路に相当し、第１データ入力端子Ａに対するプルアップ抵抗３２が論理レベル固定回路に相当するということができる。
【００４８】
また、図２〜図４においては、リセット回路６０（第１リセット回路６０）が複数の第１駆動回路５１に対して共通に１つ設けられる形態を例示した。しかし、リセット回路６０は、制御信号切換回路３０と同様に、スイッチング制御信号ＳＷをロー状態に固定された信号に切り換える回路として構成されて、各第１駆動回路５１に対して設けられてもよい。図７は、そのような形態のリセット回路６０を例示している。図７では、制御信号切換回路３０と同様に、トライステートバッファ６Ｂとトライステートバッファ６Ｂの出力端子に接続されたプルダウン抵抗３６とによって、リセット回路６０（或いは第２制御信号切換回路）が構成される形態を例示している。
【００４９】
また、図２〜図４においては、制御信号切換回路３０が複数の第２駆動回路５２のそれぞれに対して個別に設けられる形態を例示した。しかし、制御信号切換回路３０が、交流の相数に拘わらず、複数の第２駆動回路５２に共通に、１つだけ設けられた構成としてもよい。図示は省略するが、この場合、制御信号切換回路３０は、それぞれのスイッチング制御信号ＳＷの論理レベルに拘わらず、スイッチング素子３をオン状態に制御する論理レベルの制御信号ＳＷ２を、複数相（３相）全ての第２駆動回路５２に対して共通に伝達する。
【００５０】
〔実施形態の概要〕
以下、上記において説明したインバータ駆動装置（２）の概要について簡単に説明する。
【００５１】
１つの態様として、直流電源（１１）及び交流の回転電機（８０）に接続されて複数相の交流と直流との間で電力を変換するインバータ回路（１０）を構成する複数のスイッチング素子（３）に駆動信号（ＤＳ）を伝達する駆動回路（５０）を備えたインバータ駆動装置（２）は、
前記インバータ回路（１０）が、上段側スイッチング素子（３Ｈ）と下段側スイッチング素子（３Ｌ）との直列回路により構成された交流１相分のアーム（３Ａ）を複数本備え、
前記駆動回路（５０）は、前記インバータ回路（１０）を制御するインバータ制御装置（２０）から出力されるスイッチング制御信号（ＳＷ）を中継して、前記駆動信号（ＤＳ）としてそれぞれの前記スイッチング素子（３）に伝達するものであって、前記上段側スイッチング素子（３Ｈ）に前記駆動信号（ＤＳ（ＤＳＨ））を伝達する上段側駆動回路（５０Ｈ）と、前記下段側スイッチング素子（３Ｌ）に前記駆動信号（ＤＳ（ＤＳＬ））を伝達する下段側駆動回路（５０Ｌ）とを備え、
さらに、
前記インバータ回路（１０）の直流側の電圧（Ｖｄｃ）が予め規定された過電圧しきい値以上となった場合に、過電圧保護信号（ＯＶ）を出力する過電圧保護装置（４０）と、
少なくとも前記過電圧保護信号（ＯＶ）に基づいて、前記駆動回路（５０）から出力される前記駆動信号（ＤＳ）の信号レベルを前記スイッチング素子（３）がオフ状態となる信号レベルに設定するリセット回路（６０）と、
前記インバータ制御装置（２０）と前記駆動回路（５０）との間に接続される回路であって、前記過電圧保護信号（ＯＶ）に基づいて前記スイッチング制御信号（ＳＷ）の論理レベルに拘わらず、前記スイッチング素子（３）をオン状態に制御する論理レベルの制御信号（ＳＷ２）を、前記スイッチング制御信号（ＳＷ）に代えて前記駆動回路（５０）に伝達する制御信号切換回路（３０）と、を備え、
前記上段側駆動回路（５０Ｈ）及び前記下段側駆動回路（５０Ｌ）の何れか一方を第１駆動回路（５１）、他方を第２駆動回路（５２）として、複数相全ての前記第１駆動回路（５１）のそれぞれに前記リセット回路（６０）が接続され、複数相全ての前記第２駆動回路（５２）のそれぞれと前記インバータ制御装置（２０）との間に前記制御信号切換回路（３０）が接続されている。
【００５２】
この構成によれば、インバータ制御装置（２０）などの制御装置を経由することなく、過電圧保護信号（ＯＶ）に基づいて直ちに第２駆動回路（５２）への入力がアクティブショートサーキット用の制御信号（ＳＷ２）に切り換わる。従って、アクティブショートサーキット制御に際して、オン状態に遷移させるべきスイッチング素子（３）を迅速にオン状態に遷移させることができる。一方、各アーム（３Ａ）においては、上下段のスイッチング素子（３）の双方が同時にオン状態となって短絡状態となることを防ぐ必要がある。つまり、アクティブショートサーキット制御に際しては、各アーム（３）においてオン状態に遷移させるべきスイッチング素子（３）とは異なるスイッチング素子（３）をオフ状態に遷移させる必要がある。上記の構成によれば、インバータ制御装置（２０）などの制御装置を経由することなく、過電圧保護信号（ＯＶ）に基づいて直ちに第１駆動回路（５１）からの出力が、スイッチング素子（３）がオフ状態となる信号レベルに設定される。従って、各アーム（３）は、インバータ制御装置（２０）などの制御装置を経由することなく、過電圧保護信号（ＯＶ）に基づいて直ちにアクティブショートサーキット制御が実行される状態、即ちアクティブショートサーキット状態に設定される。このように、本構成によれば、過電圧保護信号（ＯＶ）が出力された場合など、アクティブショートサーキット制御の実行条件が整った場合に、迅速にインバータ回路（１０）をアクティブショートサーキット状態に移行させることができる。
【００５３】
ここで、前記制御信号切換回路（３０）は、前記駆動回路（５０）への前記スイッチング制御信号（ＳＷ）の伝達を遮断する遮断回路（３１）と、前記スイッチング制御信号（ＳＷ）に代えて前記駆動回路（５０）に伝達される前記制御信号（ＳＷ２）の論理レベルを、前記スイッチング素子（３）をオン状態に制御する論理レベルに固定する論理レベル固定回路（３２）とを備えると好適である。
【００５４】
遮断回路（３１）を備えることで、駆動回路（５０）を介してスイッチング素子（３）へ伝達されないようにするスイッチング制御信号（ＳＷ）を適切に遮断することができる。また、論理レベル固定回路（３２）を備えることで、当該スイッチング制御信号（ＳＷ）に代えて駆動回路（５０）を介してスイッチング素子（３）へ伝達させる制御信号（ＳＷ２）の論理レベルを適切に設定することができる。このような遮断回路（３１）及び論理レベル固定回路（３２）は簡潔な構成で実現できるため、部品コストを低減できる。また回路規模が小さいことにより、信号の遅延も小さくなるので、迅速にインバータ回路（１０）をアクティブショートサーキット状態に移行させることができる。
【００５５】
また、１つの態様として、インバータ駆動装置（２）は、前記過電圧保護信号（ＯＶ）とは別に、前記インバータ回路（１０）を保護するインバータ保護信号（ＳＤ，ＭＳＤ，ＡＬＭ）を少なくとも１つ有し、
前記リセット回路（６０）は、前記過電圧保護信号（ＯＶ）及び前記インバータ保護信号（ＳＤ，ＭＳＤ，ＡＬＭ）の内の少なくとも１つが有効状態の場合に、前記駆動信号（ＤＳ）の信号レベルを前記スイッチング素子（３）がオフ状態となる信号レベルに設定する第１リセット回路（６０）であり、
さらに、前記過電圧保護信号（ＯＶ）を除く前記インバータ保護信号（ＳＤ，ＭＳＤ，ＡＬＭ）の内の少なくとも１つが有効状態の場合に、前記駆動信号（ＤＳ）の信号レベルを前記スイッチング素子（３）がオフ状態となる信号レベルに設定する第２リセット回路（７０）を備え、
前記第１駆動回路（５１）のそれぞれに前記第１リセット回路（６０）が接続され、前記第２駆動回路（５２）のそれぞれと前記インバータ制御装置（２０）との間に前記制御信号切換回路（３０）が接続されていると共に、前記第２駆動回路（５２）のそれぞれに前記第２リセット回路（７０）が接続されている、と好適である。
【００５６】
この構成によれば、過電圧保護信号（ＯＶ）が有効状態となり、アクティブショートサーキット状態を実現する場合には、第１リセット回路（６０）により第１駆動回路（５１）の出力をリセットすると共に、第２駆動回路（５２）からは、制御信号切換回路（３０）により切り換えられた制御信号（ＳＷ２）に基づく駆動信号（ＤＳ）を出力することができる。一方、過電圧保護信号（ＯＶ）とは別に、インバータ駆動装置（２）を保護する保護信号が有効状態となった場合には、第１リセット回路（６０）により第１駆動回路（５１）の出力をリセットすると共に、第２リセット回路（７０）により第２駆動回路（５２）の出力もリセットすることができる。従って、インバータ回路（１０）に対して、アクティブショートサーキット制御を実行することができると共に、いわゆるシャットダウン制御も実行することができる。
【００５７】
ここで、前記第１駆動回路（５１）は、前記上段側駆動回路（５０Ｈ）であり、前記第２駆動回路（５２）は、前記下段側駆動回路（５０Ｌ）であると好適である。
【００５８】
アクティブショートサーキット制御が行われるような場合、つまり、インバータ回路（１０）を含むシステムに、動作の継続が好ましくない事象が生じた場合には、駆動回路（５０）等の他の回路にも対策が必要となることがある。下段側スイッチング素子（３）は、負極側の電位が共通している。従って、全相の下段側スイッチング素子（３Ｌ）をオフ状態とする場合には、全相の上段側スイッチング素子（３Ｈ）をオフ状態とする場合に比べて、駆動回路（５０）などの他の回路への対策が必要な場合にその対策を簡素化することができる。そのような対策とは、例えば、駆動回路（５０）に電力を供給するバックアップ電源の設置等である。負極側の電位が共通であるとそのようなバックアップ電源を駆動回路（５０）（下段側駆動回路（５０Ｌ））ごとに設けることなく、共通化することができる。
【符号の説明】
【００５９】
２      ：駆動装置（インバータ駆動装置）
３      ：スイッチング素子
３Ａ    ：アーム
３Ｈ    ：上段側スイッチング素子
３Ｌ    ：下段側スイッチング素子
１０    ：インバータ回路
１１    ：高圧バッテリ（直流電源）
２０    ：インバータ制御装置
３０    ：制御信号切換回路
３１    ：トライステートバッファ（遮断回路）
３１Ｃ  ：２ｔｏ１マルチプレクサ（遮断回路）
３２    ：プルアップ抵抗（論理レベル固定回路）
４０    ：過電圧保護装置
５０    ：駆動回路
５０Ｈ  ：上段側駆動回路
５０Ｌ  ：下段側駆動回路
５１    ：第１駆動回路
５２    ：第２駆動回路
６０    ：第１リセット回路、リセット回路
７０    ：第２リセット回路
ＤＳ    ：駆動信号
ＤＳＨ  ：上段側駆動信号
ＤＳＬ  ：下段側駆動信号
ＨＥＮ  ：上段側イネーブル信号
ＨＳＷ  ：上段側スイッチング制御信号
ＬＳＷ  ：下段側スイッチング制御信号
ＯＶ    ：過電圧保護信号
ＳＷ    ：スイッチング制御信号
ＳＷ２  ：制御信号
【図１】
2017175849.tif 000003
【図２】
2017175849.tif 000004
【図３】
2017175849.tif 000005
【図４】
2017175849.tif 000006
【図５】
2017175849.tif 000007
【図６】
2017175849.tif 000008
【図７】
2017175849.tif 000009