(57)【要約】【課題】２端子の低電圧駆動電流源回路を提供する。【解決手段】第１主端子が被接続回路の第１端子に接続された第１トランジスタと、第１端子が前記第１トランジスタの第２主端子に接続され、第２端子が前記被接続回路の第２端子に接続された抵抗と、制御端子が前記第１トランジスタの前記第２主端子に接続され、第１主端子が前記第１トランジスタの制御端子に接続され、第２主端子が前記被接続回路の前記第２端子に接続された第２トランジスタと、第１端子が前記被接続回路の前記第１端子に接続され、第２端子が前記第１トランジスタの前記制御端子に接続された定電流源と、を備える。【選択図】図１−１
2017211941.tif 000002
【特許請求の範囲】
【請求項１】
第１主端子が被接続回路の第１端子に接続された第１トランジスタと、
第１端子が前記第１トランジスタの第２主端子に接続され、第２端子が前記被接続回路の第２端子に接続された抵抗と、
制御端子が前記第１トランジスタの前記第２主端子に接続され、第１主端子が前記第１トランジスタの制御端子に接続され、第２主端子が前記被接続回路の前記第２端子に接続された第２トランジスタと、
第１端子が前記被接続回路の前記第１端子に接続され、第２端子が前記第１トランジスタの前記制御端子に接続された定電流源と、
を備えることを特徴とする低電圧駆動電流源回路。
【請求項２】
請求項１に記載の低電圧駆動電流源回路であって、
第１主端子が前記被接続回路の前記第１端子に接続され、制御端子が前記第１トランジスタの前記第２主端子に接続された第３のトランジスタを更に備え、
前記第１トランジスタの前記第１端子と前記定電流源の前記第１端子は、前記被接続端子の前記第１端子の代わりに、前記第３トランジスタの前記第２主端子に接続されていることを特徴とする低電圧駆動電流源回路。
【請求項３】
請求項２に記載の低電圧駆動電流源回路であって、
前記抵抗に並列に接続された位相補正用コンデンサを更に備えることを特徴とする低電圧駆動電流源回路。
【請求項４】
請求項２又は３に記載の低電圧駆動電流源回路であって、
前記第３トランジスタは、ＦＥＴトランジスタであることを特徴とする低電圧駆動電流源回路。
【請求項５】
請求項１乃至４の何れか１項に記載の低電圧駆動電流源回路であって、
前記第１トランジスタは、バイポーラ・トランジスタであることを特徴とする低電圧駆動電流源回路。
【請求項６】
請求項１乃至４の何れか１項に記載の低電圧駆動電流源回路であって、
前記第１トランジスタは、ＦＥＴトランジスタであることを特徴とする低電圧駆動電流源回路。
【請求項７】
請求項１乃至６の何れか１項に記載の低電圧駆動電流源回路であって、
前記第２トランジスタは、バイポーラ・トランジスタであることを特徴とする低電圧駆動電流源回路。
【請求項８】
請求項１乃至７の何れか１項に記載の低電圧駆動電流源回路であって、
前記定電流源は、
ジャンクション型ＦＥＴと、
該ジャンクション型ＦＥＴの制御端子と第１主端子との間に接続された抵抗と、
を備えることを特徴とする低電圧駆動電流源回路。
【請求項９】
請求項１乃至７の何れか１項に記載の低電圧駆動電流源回路であって、
前記定電流源は、ショットキ・バリア・ダイオードを備えることを特徴とする低電圧駆動電流源回路。
【請求項１０】
請求項１乃至７の何れか１項に記載の低電圧駆動電流源回路であって、
前記定電流源は、抵抗を備えることを特徴とする低電圧駆動電流源回路。
【請求項１１】
請求項２に記載の低電圧駆動電流源回路であって、
前記第１トランジスタと、前記第２トランジスタとは、デプレッションＮＭＯＳ又はＮａｔｉｖｅ  ＮＭＯＳであり、
前記第３のトランジスタは、エンハンスト型ＮＭＯＳであり、
前記定電流源としては、デプレッションＮＭＯＳ又はＮａｔｉｖｅ  ＮＭＯＳが用いられたことを備えることを特徴とする低電圧駆動電流源回路。
【請求項１２】
定電圧回路として利用されることを特徴とする請求項２乃至４の何れか１項又は請求項１１に記載の低電圧駆動電流源回路。
【請求項１３】
請求項１乃至１１の何れか１項に記載の低電圧駆動電流源回路により、前記被接続回路に電流を供給することを特徴とする電流供給方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流源回路に関し、特に、低電圧でも動作する低電圧駆動電流源回路に関する。
【背景技術】
【０００２】
電流源回路とは、一定の電流を出力するものであり、理想的には、当該電流源回路の両端にかかる電圧が変化しても、出力する電流の値が変化しないものである。電流源回路は、例えば、他の回路で利用する基準電流を得るために利用される。
【０００３】
電流源回路の従来例として特許文献１（ＵＳ２，９９１，４０７  Ｊｕｌｙ  ４，  １９６１）に開示されている電流供給装置を図１１に示す。負荷６０４Ｂに定電流を供給するために、外部電圧源６０６Ｂの正負端子に接続される２つの入力端子６２１、６２２と、精度の高い電圧レギュレータＲＥＧ  ６０５Ｂからの電圧を供給する１つの入力端子６２３により駆動される電流供給装置である。
【０００４】
この電流供給装置においては、負荷６０４Ｂの両端の電位差が大きくなった場合、ＰＮＰトランジスタ６００Ｂのベースの電圧が下がり、これによりＰＮＰトランジスタ６０２Ｂのベースの電圧が上がり、従って、ＰＮＰトランジスタ６００Ｂにより、負荷６０４Ｂの両端の電位差が小さくなる方向に制御が働く。負荷６０４Ｂの両端の電位差が小さくなった場合には、これと逆方向の制御が働く。従って、負荷６０４Ｂの両端の電位差の変動を抑えることができる。これは、負荷６０４Ｂを流れる電流の変動を抑えることができることでもあり、従って、この回路は、電流源回路として機能する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第２，９９１，４０７号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
この電流源の起動には、少なくとも、ＰＮＰ型トランジスタ６００Ｂのベース−エミッタ間電位差ＶＢＥ１Ｂ、ＰＮＰ型トランジスタ６０１Ｂのベース−エミッタ間電位差ＶＢＥ２Ｂ、およびＰＮＰトランジスタ６０１Ｂを線形領域で動作させるための電圧余裕の合計分の電位が、６０６Ｂの端子間（入力端子６２１と入力端子６２２の間）の電源電圧として必要となる。
【０００７】
図１２に示す従来例については、上記例と同様に、ＮＰＮトランジスタ６００Ａのベース−エミッタ間電位差ＶＢＥ１Ａ、ＮＰＮトランジスタ６０１Ａのベース−エミッタ間電位差ＶＢＥ２Ａ、およびＮＰＮトランジスタ６０１Ａを線形領域で動作させるための電圧余裕の合計分の電位が必要である。
【０００８】
図１１に示す電流供給装置においても、図１２に示す電流供給装置においても、電流供給装置本体には、外部と接続するために３つの端子が必要である。特に、外部電圧源と接続された２つの端子以外の端子に電圧を供給するＶ−ＲＥＦに示す電源は高精度なレギュレータにする必要がある。
【０００９】
しかしながら、同じ量の電流であっても、電圧が低いほど消費電力が下がる傾向があり、装置などの消費電力を削減するために、低電圧駆動電流源回路に対する需要がある。
【００１０】
また、２端子の電流源回路に対する需要もある。
【００１１】
本発明は、上記問題に鑑みてなされたものであり、２端子の低電圧駆動電流源回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明によれば、第１主端子が被接続回路の第１端子に接続された第１トランジスタと、
第１端子が前記第１トランジスタの第２主端子に接続され、第２端子が前記被接続回路の第２端子に接続された抵抗と、
制御端子が前記第１トランジスタの前記第２主端子に接続され、第１主端子が前記第１トランジスタの制御端子に接続され、第２主端子が前記被接続回路の前記第２端子に接続された第２トランジスタと、
第１端子が前記被接続回路の前記第１端子に接続され、第２端子が前記第１トランジスタの前記制御端子に接続された定電流源と、
を備えることを特徴とする低電圧駆動電流源回路が提供される。
また、本発明によれば、
上記の低電圧駆動電流源回路であって、
第１主端子が前記被接続回路の前記第１端子に接続され、制御端子が前記第１トランジスタの前記第２主端子に接続された第３のトランジスタを更に備え、
前記第１トランジスタの前記第１端子と前記定電流源の前記第１端子は、前記被接続端子の前記第１端子の代わりに、前記第３トランジスタの前記第２主端子に接続されていることを特徴とする低電圧駆動電流源回路が提供される。
【発明の効果】
【００１３】
本発明によれば、２端子の低電圧駆動電流源回路を得ることができる。
【図面の簡単な説明】
【００１４】
【図１−１】本発明の実施形態１−１による低電圧駆動電流源回路の構成を示す回路図である。
【図１−２】本発明の実施形態１−２による低電圧駆動電流源回路の構成を示す回路図である。
【図１−３】本発明の実施形態１−３による低電圧駆動電流源回路の構成を示す回路図である。
【図２−１】本発明の実施形態２−１による低電圧駆動電流源回路の構成を示す回路図である。
【図２−２】本発明の実施形態２−２による低電圧駆動電流源回路の構成を示す回路図である。
【図２−３】本発明の実施形態２−３による低電圧駆動電流源回路の構成を示す回路図である。
【図３−１】本発明の実施形態３−１による低電圧駆動電流源回路の構成を示す回路図である。
【図３−２】本発明の実施形態３−２による低電圧駆動電流源回路の構成を示す回路図である。
【図３−３】本発明の実施形態３−３による低電圧駆動電流源回路の構成を示す回路図である。
【図４−１】本発明の実施形態４−１による低電圧駆動電流源回路の構成を示す回路図である。
【図４−２】本発明の実施形態４−２による低電圧駆動電流源回路の構成を示す回路図である。
【図４−３】本発明の実施形態４−３による低電圧駆動電流源回路の構成を示す回路図である。
【図５】本発明の実施形態５による低電圧駆動電流源回路の構成を示す回路図である。
【図６】本発明の実施形態に対応する実施例における電圧ＶＨ対電圧ＶＹ、ＶＺの特性を示すグラフである。
【図７】本発明の実施形態に対応する実施例における電圧ＶＨ対電流Ｉｏｕｔの特性を示すグラフである。
【図８】本発明の実施形態で利用する温度補償機能を有する、抵抗よりなる回路の例を示す回路図である。
【図９】本発明の実施形態で利用する温度補償機能を有する、トランジスタよりなる回路の例を示す回路図である。
【図１０】本発明の実施形態で利用する温度補償機能を有する、抵抗及びショットキ・バリア・ダイオードよりなる回路の例を示す回路図である。
【図１１】従来例による電流源回路の構成を示す回路図である。
【図１２】他の従来例による電流源回路の構成を示す回路図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について図面を参照しながら説明する。
【００１６】
［実施形態１−１］
図１−１を参照すると、本実施形態による低電圧駆動電流源回路は、
・外部入出力端子ＶＨと、
・外部入出力端子ＶＬと、
・ＮＰＮトランジスタＱ２  １０１Ａと、
・ＮＰＮトランジスタ１０１Ａのベース端子Ｚと外部入出力端子ＶＨとの間に一定の電流を供給するために接続された理想的な定電流源要素Ｉ−ＲＥＦ  １０２Ａと、
・上記ＮＰＮトランジスタ１０１Ａのベース端子Ｚに自身のコレクタが接続され、自身のエミッタが外部入出力端子ＶＬに接続され、自身のベースが上記Ｑ２  １０１Ａのエミッタ端子Ｘへ接続されたＮＰＮトランジスタＱ１  １００Ａと、
・ＮＰＮトランジスタＱ１  １００Ａのベース‐エミッタ電位ＶＢＥ１１Ａを設定するために端子Ｘと入力端子ＶＬとの間に接続された抵抗素子Ｒｓ  １０３Ａと、
を含む。
【００１７】
換言すると、本実施形態による低電圧駆動電流源回路は、
第１主端子が被接続回路の第１端子に接続された第１トランジスタ（ＮＰＮトランジスタＱ２  １０１Ａ）と、
第１端子が前記第１トランジスタの第２主端子に接続され、第２端子が前記被接続回路の第２端子に接続された抵抗Ｒｓ  １０３Ａと、
制御端子が前記第１トランジスタの前記第２主端子に接続され、第１主端子が前記第１トランジスタの制御端子に接続され、第２主端子が前記被接続回路の前記第２端子に接続された第２トランジスタ（ＮＰＮトランジスタＱ１  １００Ａ）と、
第１端子が前記被接続回路の前記第１端子に接続され、第２端子が前記第１トランジスタの前記制御端子に接続された定電流源（定電流源要素Ｉ−ＲＥＦ  １０２Ａ）と、
を備える。
【００１８】
第２トランジスタ（ＮＰＮトランジスタＱ１  １００Ａ）は、飽和領域に近い領域で動作する。
【００１９】
外部入出力端子ＶＨと、外部入出力端子ＶＬとには、被接続回路の２端子が接続され、被接続回路に定電流が出力される。被接続回路は、電源を含んだものであっても、含まないものであってもよい。
【００２０】
従って、本実施形態は、起動電圧Ｖｋをより低電圧化し、本来望ましい二つの外部接続端子で構成される定電流源となっている。
【００２１】
本構成により、端子Ｘと端子Ｚにそれぞれ対応する電位ＶＸと電位ＶＺとの間の負帰還ループと、定電流源要素Ｉ−ＲＥＦ  １０２Ａの効果により、低電圧駆動電流源回路は、出力抵抗の大きな定電流源となる。
【００２２】
ここで、定電流要素Ｉ−ＲＥＦ  １０２Ａは、非常に小さな電流（例えば、数１０ｐＡ〜数１０ｎＡ）を出力するように調整されたものである。これにより、第２トランジスタ（ＮＰＮトランジスタＱ１  １００Ａ）が飽和する領域におけるコレクタ・エミッタ間電圧をゼロに近づけることができる。また、この調整により、本実施形態では、ＮＰＮトランジスタＱ１  １００Ａに流れる電流値Ｉ１００Ａと、抵抗素子Ｒｓ  １０３Ａに流れる電流値Ｉ１０３Ａの相対比が１：Ｎであり、Ｎ＞＞１となるように、ＮＰＮトランジスタＱ２  １０１Ａのエミッタエリアがこの相対比相当であるように設定している。これにより、本実施形態による低電圧駆動電流源回路は、例えば数μＡ〜数１０μＡの定電流を供給することが可能となる。
【００２３】
この例の場合、ＮＰＮトランジスタＱ１  １００Ａと、ＮＰＮトランジスタＱ２  １０１Ａは、共に、線形領域で動作しているため、起動電圧Ｖｋは少なくともこれらのベース−エミッタ間電位差の合計よりも大きな値である。代表的な起動電圧Ｖｋの値は１．５Ｖである。
【００２４】
［実施形態１−２］
図１−２を参照すると、本実施形態による低電圧駆動電流源回路は、
・外部入出力端子ＶＨと、
・外部入出力端子ＶＬと、
・ＪＦＥＴ  Ｊ１  １０１Ｂと、
・ＪＦＥＴ  Ｊ１  １０１Ｂのゲート端子Ｚと外部入出力端子ＶＨとの間に一定の電流を供給するために接続される理想的な定電流源要素Ｉ−ＲＥＦ  １０２Ｂと、
・上記ゲート端子Ｚに自身のコレクタが接続され、自身のエミッタが外部入出力端子ＶＬに接続され、自身のベースが上記Ｊ１  １０１Ｂのソース端子Ｘへ接続されるＮＰＮトランジスタＱ１  １００Ｂと、
・ＮＰＮトランジスタＱ１  １００Ｂのベース‐エミッタ電位ＶＢＥ１１Ｂを設定するために端子Ｘと入力端子ＶＬとの間に接続される抵抗素子Ｒｓ  １０３Ｂと、
を含む。
【００２５】
換言すると、本実施形態による低電圧駆動電流源回路は、
第１主端子が被接続回路の第１端子に接続された第１トランジスタ（ＪＦＥＴ  Ｊ１  １０１Ｂ）と、
第１端子が前記第１トランジスタの第２主端子に接続され、第２端子が前記被接続回路の第２端子に接続された抵抗Ｒｓ（１０３Ｂ）と、
制御端子が前記第１トランジスタの前記第２主端子に接続され、第１主端子が前記第１トランジスタの制御端子に接続され、第２主端子が前記被接続回路の前記第２端子に接続された第２トランジスタ（ＮＰＮトランジスタＱ１  １００Ｂ）と、
第１端子が前記被接続回路の前記第１端子に接続され、第２端子が前記第１トランジスタの前記制御端子に接続された定電流源（定電流源要素Ｉ−ＲＥＦ  １０２Ｂ）と、
を備える。
【００２６】
外部入出力端子ＶＨと、外部入出力端子ＶＬとには、被接続回路の２端子が接続され、被接続回路に定電流が出力される。被接続回路は、電源を含んだものであっても、含まないものであってもよい。
【００２７】
本構成により、端子Ｘ及び端子Ｚにそれぞれ対応する電位ＶＸ及び電位ＶＺとの間の負帰還ループと、定電流源要素Ｉ−ＲＥＦ  １０２Ｂの効果により、低電圧駆動電流源回路は、出力抵抗の大きな定電流源となる。
【００２８】
ここで、定電流要素Ｉ−ＲＥＦ  １０２Ｂは、非常に小さな電流（例えば、数１０ｐＡ〜数１０ｎＡ）を出力するように調整されたものである。この調整により、本実施形態では、上記１００Ｂに流れる電流値Ｉ１００Ｂと、抵抗素子Ｒｓ  １０３Ｂに流れる電流値Ｉ１０３Ｂの相対比が１：Ｎであり、Ｎ＞＞１となるように、ＪＦＥＴ  Ｊ１  １０１Ｂのチャネルエリアがこの相対比相当であるように設定している。これにより、本実施形態による低電圧駆動電流源回路は、例えば数μＡ〜数１０μＡの定電流を供給することが可能となる。
【００２９】
この例の場合、ＪＦＥＴ  Ｊ１  １０１ＢのＯＮ電圧が負の値であるために、ＮＰＮトランジスタＱ１  １００Ｂが飽和領域で動作可能である。つまり、ＮＰＮトランジスタＱ１  １００Ｂのコレクタ−エミッタ間電位差ＶＺを非常に小さな値、例えば数１０ｍＶ  に設定することが可能となる。
【００３０】
この効果により、起動電圧Ｖｋが、ＮＰＮトランジスタＱ１  １００Ｂのベース−エミッタ間電位差ＶＸに、定電流要素が安定するに必要な最低電圧に相当する比較的小さなＪ１のドレイン−ソース間電圧を加えた値にまで低下する。代表的な起動電圧Ｖｋの値は、０．８Ｖである。
【００３１】
［実施形態１−３］
図１−３を参照すると、本実施形態による低電圧駆動電流源回路は、
・外部入出力端子ＶＨと、
・外部入出力端子ＶＬと、
・外部入出力端子ＶＨが自身のドレイン端子に接続され、ソース端子Ｙを持つＪＦＥＴ  Ｊ２  １０２Ｃと、
・ＪＦＥＴ  Ｊ１  １０１Ｃと、
・ＪＦＥＴ  Ｊ１  １０１Ｃのゲート端子Ｚと上記端子Ｙの間に一定の電流を供給するために接続される理想的な定電流源要素Ｉ−ＲＥＦ  １０３Ｃと、
・ＪＦＥＴ  Ｊ１  １０１Ｃのゲート端子Ｚに自身のコレクタが接続され、自身のエミッタが外部入出力端子ＶＬに接続され、自身のベースが上記Ｊ１  １０１Ｃのソース端子Ｘに接続されるＮＰＮトランジスタＱ１  １００Ｃと、
・ＮＰＮトランジスタＱ１  １００Ｃのベース‐エミッタ電位ＶＢＥ１１Ｃを設定するために端子Ｘと入力端子ＶＬとの間に接続された抵抗素子Ｒｓ  １０４Ｃと、
を含み、
上記ＪＦＥＴ  Ｊ２  １０２Ｃのゲート端子が、上記端子Ｘに接続されるものである。
【００３２】
換言すると、本実施形態による低電圧駆動電流源回路は、
第１主端子が被接続回路の第１端子に接続された第１トランジスタ（ＪＦＥＴ  Ｊ１  １０１Ｃ）と、
第１端子が前記第１トランジスタの第２主端子に接続され、第２端子が前記被接続回路の第２端子に接続された抵抗Ｒｓ  １０４Ｃと、
制御端子が前記第１トランジスタの前記第２主端子に接続され、第１主端子が前記第１トランジスタの制御端子に接続され、第２主端子が前記被接続回路の前記第２端子に接続された第２トランジスタ（ＮＰＮトランジスタＱ１  １００Ｃ）と、
第１端子が前記被接続回路の前記第１端子に接続され、第２端子が前記第１トランジスタの前記制御端子に接続された定電流源（定電流源要素Ｉ−ＲＥＦ  １０３Ｃ）と、
を備える低電圧駆動電流源回路において、
第１主端子が前記被接続回路の前記第１端子に接続され、制御端子が前記第１トランジスタの前記第２主端子に接続された第３のトランジスタ（ＪＦＥＴ  Ｊ２  １０２Ｃ）を更に備え、
前記第１トランジスタの前記第１端子と前記定電流源の前記第１端子は、前記被接続端子の前記第１端子の代わりに、前記第３トランジスタの前記第２主端子に接続されているものである。
【００３３】
外部入出力端子ＶＨと、外部入出力端子ＶＬとには、被接続回路の２端子が接続され、被接続回路に定電流が出力される。被接続回路は、電源を含んだものであっても、含まないものであってもよい。
【００３４】
本構成により、端子Ｘ及び端子Ｚにそれぞれ対応する電位ＶＸ及び電位ＶＺの間の負帰還ループと、定電流源要素Ｉ−ＲＥＦ  １０２Ｃの効果により、本実施形態による低電圧駆動電流源回路は、出力抵抗の大きな定電流源となる。
【００３５】
ここで、定電流要素Ｉ−ＲＥＦ  １０２Ｃは、非常に小さな電流（例えば、数１０ｐＡ〜数１０ｎＡ）を出力するように調整されたものである。この調整により、本実施形態では、この１００Ｃに流れる電流値Ｉ１００Ｃと、抵抗素子Ｒｓ  １０４Ｃに流れる電流値Ｉ１０３Ｃの相対比が１：Ｎであり、Ｎ＞＞１となるように、ＪＦＥＴ  Ｊ１  １０１Ｃのチャネルエリアがこの相対比相当に設定している。これにより、本実施形態による低電圧駆動電流源回路は、数μＡ〜数１０μＡの定電流を供給することが可能となる。
【００３６】
本実施形態の場合、ＪＦＥＴ  Ｊ１  １０１ＣのＯＮ電圧が負の値であるために、ＮＰＮトランジスタＱ１  １００Ｃが飽和領域で動作可能である。つまり、ＮＰＮトランジスタＱ１  １００Ｃのコレクタ−エミッタ間電位差ＶＺを非常に小さな値、例えば数１０ｍＶ  に設定することが可能となる。
【００３７】
この効果により、起動電圧Ｖｋが、Ｑ１  １００Ｃのベース−エミッタ間電位差ＶＸに、定電流源要素Ｉ−ＲＥＦ  １０３Ｃが安定するのに必要な最低電圧に相当する比較的小さなＪＦＥＴ  Ｊ１  １０１Ｃのドレイン−ソース間電圧を加えた値にまでに、端子Ｙの電位ＶＹが低下する。
【００３８】
さらに、  ＪＦＥＴ  Ｊ２  １０２ＣのＯＮ電圧が負の値であるため、端子Ｘ及び端子Ｙにそれぞれ対応する電位ＶＸ及び電位ＶＹの間に負帰還ループが構成され、これにより、電位ＶＹは入力電圧（ＶＨ−ＶＬ）に対する依存性がほとんどなくなる。代表的な起動電圧Ｖｋの値は、Ｖｋ＝０．７Ｖである。
【００３９】
特に、上記１００Ｃに流れる電流値Ｉ１００Ｃと、抵抗素子Ｒｓ  １０４Ｃに流れる電流値Ｉ１０３Ｃの相対比１：ＮにおけるＮの値を９９９等の非常に大きな値に調整し、ＮＰＮトランジスタＱ１  １００Ｃのベース−エミッタ間電位差ＶＸを非常に小さく抑えることが可能となり、定電流源要素Ｉ−ＲＥＦ  １０３Ｃと、ＪＦＥＴ  Ｊ１  １０１Ｃと、ＪＦＥＴ  Ｊ２  １０２Ｃの選択によっては、Ｖｋをさらに低下することが可能である。
【００４０】
なお、抵抗Ｒｓ  １０４Ｃと並列な位相補正用のコンデンサを追加してもよい。
【００４１】
［実施形態２−１］
実施形態２−１は、図２−１に示すようなものである。これは、図１−１に示す実施形態１−１における定電流源要素Ｉ−ＲＥＦ  １０２Ａとして、ＪＦＥＴと、そのソースとゲート間に接続されるバイアス値設定抵抗ＲＤにより構成される回路を利用したものである。
【００４２】
［実施形態２−２］
実施形態２−２は、図２−２に示すようなものである。これは、図１−２に示す実施形態１−２における定電流源要素Ｉ−ＲＥＦ  １０２Ｂとして、ＪＦＥＴと、そのソースとゲート間に接続されるバイアス値設定抵抗ＲＤにより構成される回路を利用したものである。
【００４３】
［実施形態２−３］
実施形態２−３は、図２−３に示すようなものである。これは、図１−３に示す実施形態１−３における定電流源要素Ｉ−ＲＥＦ  １０２Ｃとして、ＪＦＥＴと、そのソースとゲート間に接続されるバイアス値設定抵抗ＲＤにより構成される回路を利用したものである。
【００４４】
図２−１、図２−２、図２−３にそれぞれ示す実施形態２−１、２−２、２−３では、ＪＦＥＴと、そのソースとゲート間に接続されるバイアス値設定抵抗ＲＤにより構成される回路により定電流を生成できる。
【００４５】
［実施形態３−１］
実施形態３−１は、図３−１に示すようなものである。これは、図１−１に示す実施形態１−１における定電流源要素Ｉ−ＲＥＦ  １０２Ａとして、一つのショットキ・バリア・ダイオードＳＢＤを利用したものである。
【００４６】
［実施形態３−２］
実施形態３−２は、図３−２に示すようなものである。これは、図１−２に示す実施形態１−２における定電流源要素Ｉ−ＲＥＦ  １０２Ｂとして、一つのショットキ・バリア・ダイオードＳＢＤを利用したものである。
【００４７】
［実施形態３−３］
実施形態３−３は、図３−３に示すようなものである。これは、図１−３に示す実施形態１−３における定電流源要素Ｉ−ＲＥＦ  １０２Ｃとして、一つのショットキ・バリア・ダイオードＳＢＤを利用したものである。
【００４８】
図３−１、図３−２、図３−３にそれぞれ示す実施形態３−１、３−２、３−３では、ショットキ・バリア・ダイオードＳＢＤの逆バイアスリーク電流特性と、その正の温度係数を生かしたものである。これにより、ＮＰＮトランジスタＱ１  １００Ａ（又は、１０１Ｂ、１０１Ｃ）のベース−エミッタ間電圧ＶＸの負の温度係数（例えば−３０００ｐｐｍ／℃）を補償することが可能となり、供給する定電流値の温度変動を抑制可能である。
【００４９】
［実施形態４−１］
実施形態４−１は、図４−１に示すようなものである。これは、図１−１に示す実施形態１−１における定電流源要素Ｉ−ＲＥＦ  １０２Ａとして、抵抗値の大きな（数MΩ）抵抗素子Ｒｃ１０５を利用したものである。
【００５０】
［実施形態４−２］
実施形態４−２は、図４−２に示すようなものである。これは、図１−２に示す実施形態１−２における定電流源要素Ｉ−ＲＥＦ  １０２Ｂとして、抵抗値の大きな（数MΩ）抵抗素子Ｒｃ１０５を利用したものである。
【００５１】
［実施形態４−３］
実施形態４−３は、図４−３に示すようなものである。これは、図１−３に示す実施形態１−３における定電流源要素Ｉ−ＲＥＦ  １０２Ｃとして、抵抗値の大きな（数MΩ）抵抗素子Ｒｃ１０５を利用したものである。
【００５２】
［実施形態５］
図５を参照すると、実施形態５は、実施形態１−３に対応したものである。
実施形態５は、基本的な構成においては、実施形態１−３のものと同様であるが、ＣＭＯＳプロセスを用いている点が、実施形態１−３のものと異なる。
【００５３】
ＣＭＯＳプロセスを用いて製造するために、実施形態１−３におけるＪＦＥＴ  Ｊ１、Ｊ２をデプレッションＮＭＯＳ又はＮａｔｉｖｅ  ＮＭＯＳであるＭＤ２  ４０１、ＭＤ３  ４０２に置き換えている。また、実施形態１−３におけるＱ１をエンハンスト型ＮＭＯＳであるＭＮ１  ４００に置き換えている。更に、定電流源として、デプレッションＮＭＯＳ又はＮａｔｉｖｅ  ＮＭＯＳである  ＭＤ１  ４０３  を用いている。
【００５４】
これにより、定電流源要素Ｉ−ＲＥＦ  １０３Ｃに対応するＭＤ１  ４０３の電流値を小さく調整し、ＭＮ１  ４００を線形領域で動作させることで、起動電圧をほぼデプレッションＮＭＯＳ又はＮａｔｉｖｅ  ＮＭＯＳであるＭＤ２、ＭＤ３の閾値電圧の絶対値ＶｔｈＤに近くまで低減させた上で、おおよそＶｔｈＤ／Ｒｓに比例する定電流源を得ることができる。
【００５５】
［実施形態５］
上記の実施形態の低電圧駆動電流源回路は、端子ＶＬから外部に対して流出する方向の電流を発生するが、回路全体の極性を反転することにより、端子ＶＬに対して外部から流入する方向の電流を発生させることもできる。この場合、ＰＮＰ型トランジスタをＮＰＮ型トランジスタに変更し、ＮＰＮ型トランジスタをＰＮＰ型トランジスタに変更し、Ｐ型ＭＯＳをＮ型ＭＯＳに変更し、Ｎ型ＭＯＳをＰ型ＭＯＳに変更し、必要に応じて、これらのトランジスタやダイオードの接続方向を反転させる。
【実施例】
【００５６】
図６は、端子電圧ＶＨをゼロから増加させていった場合の各端子における電圧の変化を示す。また、図７は、端子電圧ＶＨをゼロから増加させていった場合の出力電流Ｉｏｕｔの変化を示す。
【００５７】
図６を参照すると、実施形態２−１の場合には、端子電圧ＶＺが端子電圧ＶＨに追随して増加する。
【００５８】
図７を参照すると、出力電流Ｉｏｕｔが１００μＡに飽和する端子電圧ＶＨは、実施形態２−１、実施形態２−２、実施形態３−２、実施形態３−３の順に改善されている。具体的には、実施形態２−１、実施形態２−２、実施形態３−２、実施形態３−３では、それぞれ、１Ｖ以上（グラフの範囲外）、０．７Ｖ、０．４５Ｖ、０．３５Ｖとなっている。
【００５９】
また、図６と図７とを比較すると、端子電圧ＶＨを上昇させるのに伴い、端子電圧ＶＺが一旦上昇した後に低レベルにて安定してから出力電流Ｉｏｕｔが安定することがわかる。
【００６０】
図６には、ＪＦＥＴ  Ｊ２  １０２Ｃを追加している実施形態２−２における端子電圧ＶＹも描かれている。端子電圧ＶＨが０．６Ｖ以上の領域では、端子電圧ＶＨの増加にもかかわらず端子電圧ＶＹが一定であることがわかる。
【００６１】
実施形態２−２と実施形態３−２の比較より、定電流要素Ｉ−ＲＥＦ源として、ショットキ・バリア・ダイオードを使用することで、Ｑ１をより深い飽和領域で駆動することができ、実施形態２−１と実施形態２−２の比較より、ＪＦＥＴを用いることで、さらに効果的にこの作用を実現できることがわかる。既に説明したが、実施形態３−３のグラフより、ＪＦＥＴ  Ｊ２  １０２Ｃを設けてブートストラップした場合は、端子Ｙの電位が起動後早々に固定され、より小さな入力電圧で電流源が駆動されることがわかる。
【００６２】
図７を参照すると、端子電圧ＶＨをゼロから増加させていくと、出力電流Ｉｏｕｔは、飽和するまで単調増加（一部は直線的に増加）する。従って、飽和した出力電流Ｉｏｕｔを得るために、外部の特別な回路を必要とすることはない。
【００６３】
図６の実施形態３−３に対応した端子電圧ＶＨをみると、端子電圧ＶＨが０．６Ｖ以上の領域では、一定電圧約０．７Ｖであることがわかる。従って、端子電圧ＶＸもこれと同様であり、従って、第１トランジスタ（ＪＦＥＴ  Ｊ１  １０１Ｃ）を出力端子とすれば、低電圧駆動電流源回路を定電圧回路として利用することができることがわかる。これは、実施形態１−３、２−３でも同様である。
【００６４】
いずれの実施形態においても、図８のように、設定抵抗素子を温度係数の正のＲｓ１と、負のＲｓ２を直列或いは並列にすることで構成すること、図９のように、ＰＮＰ  ＢＪＴの負の温度係数を利用する方法、および、図１０のように、設定抵抗素子を温度係数負の順方向電圧を持つショットキ・バリア・ダイオードＤ２又はＤ２及びＤ３と設定抵抗素子の組合せたものを並列に接続することにより、Ｒｓに流れる電流の温度変動を補償する方法により、定電流源出力の温度補償が可能である。
【産業上の利用可能性】
【００６５】
本発明は、低電圧において定電流で駆動される回路に利用することができる。
【符号の説明】
【００６６】
１００Ａ  ＮＰＮトランジスタ
１０１Ａ  ＮＰＮトランジスタ
１０２Ａ  定電流源要素
１０３Ａ  抵抗素子
１００Ｂ  ＮＰＮトランジスタ
１０１Ｂ  ＪＦＥＴ
１０２Ｂ  ＪＦＥＴ
１０３Ｂ  抵抗素子
１００Ｃ  ＮＰＮトランジスタ
１０１Ｃ  ＪＦＥＴ
１０２Ｃ  ＪＦＥＴ
１０３Ｃ  定電流源要素
１０４Ｃ  抵抗素子
【図１−１】
2017211941.tif 000003
【図１−２】
2017211941.tif 000004
【図１−３】
2017211941.tif 000005
【図２−１】
2017211941.tif 000006
【図２−２】
2017211941.tif 000007
【図２−３】
2017211941.tif 000008
【図３−１】
2017211941.tif 000009
【図３−２】
2017211941.tif 000010
【図３−３】
2017211941.tif 000011
【図４−１】
2017211941.tif 000012
【図４−２】
2017211941.tif 000013
【図４−３】
2017211941.tif 000014
【図５】
2017211941.tif 000015
【図６】
2017211941.tif 000016
【図７】
2017211941.tif 000017
【図８】
2017211941.tif 000018
【図９】
2017211941.tif 000019
【図１０】
2017211941.tif 000020
【図１１】
2017211941.tif 000021
【図１２】
2017211941.tif 000022