(57)【要約】【課題】高い精度で磁気記憶素子を製造することができる磁気記憶素子の製造方法および磁気記憶素子の提供を図る。【解決手段】絶縁層１３を自由磁性層１１と固定磁性層１２で挟んだ構造を有し、前記自由磁性層の磁化方向によって抵抗状態が変化する磁気トンネル接合素子１と、前記磁気トンネル接合素子を挟む第１電極２１および第２電極２２と、を含む磁気記憶素子の製造方法であって、前記第１電極をパターンニングした後、前記第１電極の表面を化学処理する第１の処理と、前記第１電極をマスクとして、前記磁気トンネル接合素子を加工する第２の処理と、を有する。【選択図】図６
2017212330.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層を自由磁性層と固定磁性層で挟んだ構造を有し、前記自由磁性層の磁化方向によって抵抗状態が変化する磁気トンネル接合素子と、
前記磁気トンネル接合素子を挟む第１電極および第２電極と、を含む磁気記憶素子の製造方法であって、
前記第１電極をパターンニングした後、前記第１電極の表面を化学処理する第１の処理と、
前記第１電極をマスクとして、前記磁気トンネル接合素子を加工する第２の処理と、を有する、
ことを特徴とする磁気記憶素子の製造方法。
【請求項２】
前記第１電極は、上部第１電極、および、下部第１電極を含み、
前記第１の処理は、前記上部第１電極をパターンニングした後、
前記上部第１電極の表面を化学処理することであり、
前記第２の処理は、前記上部第１電極をマスクとして、前記下部第１電極および前記磁気トンネル接合素子を加工する処理である、
ことを特徴とする請求項１に記載の磁気記憶素子の製造方法。
【請求項３】
前記上部第１電極は、化学処理により加工耐性が向上する第１金属材料であり、
前記下部第１電極は、前記化学処理によっても導電性が確保できる第２金属材料である、
ことを特徴とする請求項２に記載の磁気記憶素子の製造方法。
【請求項４】
前記化学処理は、酸化処理であり、
前記第１金属材料は、タンタルを含み、
前記第２金属材料は、ルテニウム，白金またはイリジウムを含む、
ことを特徴とする請求項３に記載の磁気記憶素子の製造方法。
【請求項５】
前記化学処理は、窒化処理であり、
前記第１金属材料は、アルミニウム，タングステン，チタンまたはタンタルを含み、
前記第２金属材料は、ルテニウム，白金またはイリジウムを含む、
ことを特徴とする請求項３に記載の磁気記憶素子の製造方法。
【請求項６】
絶縁層を自由磁性層と固定磁性層で挟んだ構造を有し、前記自由磁性層の磁化方向によって抵抗状態が変化する磁気トンネル接合素子と、
前記磁気トンネル接合素子を挟む第１電極および第２電極と、を含む磁気記憶素子であって、
前記第１電極は、
表面を化学処理すると加工耐性が向上する第１金属材料の上部第１電極と、
前記上部第１電極および前記磁気トンネル接合素子の間に設けられ、前記化学処理によっても導電性が確保できる第２金属材料の下部第１電極と、を有する、
ことを特徴とする磁気記憶素子。
【請求項７】
前記化学処理は、酸化処理であり、
前記第１金属材料は、タンタルを含み、
前記第２金属材料は、ルテニウム，白金またはイリジウムを含む、
ことを特徴とする請求項６に記載の磁気記憶素子。
【請求項８】
前記化学処理は、窒化処理であり、
前記第１金属材料は、アルミニウム，タングステン，チタンまたはタンタルを含み、
前記第２金属材料は、ルテニウム，白金またはイリジウムを含む、
ことを特徴とする請求項６に記載の磁気記憶素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気記憶素子の製造方法および磁気記憶素子に関する。
【背景技術】
【０００２】
近年、磁化方向の違いによる抵抗変化を利用した磁気トンネル接合(ＭＴＪ:Magnetic Tunnel Junction)素子を、磁気抵抗メモリ(ＭＲＡＭ：Magnetoresistive Random Access Memory)へ応用することが注目されている。
【０００３】
ＭＲＡＭに用いられるＭＴＪ素子は、例えば、磁化方向が固定された固定磁化層(固定磁性層)、磁化方向が可変の自由磁化層(自由磁性層)、および、両者の間に配置されたトンネル絶縁層を含む。
【０００４】
ここで、ＭＴＪ素子の抵抗は、自由磁性層と固定磁性層の磁化方向が平行(同じ向き)のときは低くなり、反平行(反対向き)のときは高くなるため、その平行状態と反平行状態を、例えば、データ『０』と『１』に対応させるようになっている。
【０００５】
また、ＭＲＡＭは、書き込み方法の観点から、例えば、書き込み配線型とスピン注入型に分類される。書き込み配線型のＭＲＡＭは、書き込み用ワード線に流れる電流によって発生する磁場に基づいて、自由磁性層の磁化方向が制御される。一方、スピン注入型のＭＲＡＭは、ＭＴＪ素子に電流を流したときに発生するスピントランスファー効果により自由磁性層の磁化方向が制御される。
【０００６】
このように、ＭＴＪ素子を適用した磁気記憶素子(ＭＴＪ素子を適用したＭＲＡＭ)は、ＭＴＪ素子に電流を流すことにより磁化方向(抵抗状態)を変化させているため、消費電力が大きいという問題がある。そのため、電流ではなく、電圧によって自由磁性層の磁化方向を変化させる試みがなされている。
【０００７】
ところで、従来、ＭＴＪ素子を適用した磁気記憶素子(磁気抵抗メモリ)の製造方法としては、様々なものが提案されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−０６００４４号公報
【特許文献２】特開２００２−３０５２９０号公報
【特許文献３】特開２００２−０３８２８５号公報
【特許文献４】国際公開第２００９／０９６３２８号
【発明の概要】
【発明が解決しようとする課題】
【０００９】
前述したように、例えば、ＭＴＪ素子を適用した磁気記憶素子は、ＭＴＪ素子に電流を流すことにより磁化方向を変化させているため、消費電力が大きいという問題があり、電流ではなく、電圧によって磁化方向を制御する技術の開発がなされている。
【００１０】
この電圧によってＭＴＪ素子の磁化方向(抵抗状態)を変化させる磁気記憶素子として、二端子や三端子といった様々な形式の磁気記憶素子が提案されている。ただし、これらの磁気記憶素子において、ＭＴＪ素子を挟み込む上方電極(第１電極)および下方電極(第２電極)としては、例えば、導電性を有するタンタル(Ｔa)が使用されている。
【００１１】
ところで、磁気記憶素子(ＭＲＡＭ)を製造する場合、ＭＴＪ素子は磁性材料を使用しているため、通常、微細加工で利用される反応性イオンエッチング(Reactive Ion Etching：ＲＩＥ)では、磁性材料を削るのが難しい。そのため、レジストマスク(レジスト)の厚みを十分に厚くしてＭＴＪ素子のエッチングを行うことになるが、その場合、レジストマスクの形状に基づいて高精度にＭＴＪ素子を形成するのが難しくなる。
【００１２】
すなわち、厚いレジストマスクを用いてエッチングを行うと、レジストマスクの厚み方向だけでなく幅方向も削られるため、例えば、レジストマスクのサイズ(幅方向)に余裕を持たせることになり、高い精度で磁気記憶素子を製造することが困難になる。
【課題を解決するための手段】
【００１３】
１つの態様では、絶縁層を自由磁性層と固定磁性層で挟んだ構造を有し前記自由磁性層の磁化方向によって抵抗状態が変化する磁気トンネル接合素子と、前記磁気トンネル接合素子を挟む第１電極および第２電極とを含む磁気記憶素子の製造方法は、前記第１電極をパターンニングした後、前記第１電極の表面を化学処理する第１の処理と、前記第１電極をマスクとして、前記磁気トンネル接合素子を加工する第２の処理と、を有する。
【発明の効果】
【００１４】
１つの側面として、高い精度で磁気記憶素子を製造することができるという効果を奏する。
【図面の簡単な説明】
【００１５】
【図１】図１は、磁気トンネル接合素子の動作を説明するための図である。
【図２】図２は、磁気記憶素子の一例を模式的に示す図である。
【図３】図３は、図２に示す磁気記憶素子における電界を示す図である。
【図４】図４は、図２に示す磁気記憶素子により磁気抵抗メモリを形成する場合における１つのメモリセルを示す等価回路図である。
【図５】図５は、磁気抵抗素子の製造方法の一例を説明するための図である。
【図６】図６は、本実施形態に係る磁気記憶素子の製造方法の一実施例を説明するための図(その１)である。
【図７】図７は、本実施形態に係る磁気記憶素子の製造方法の一実施例を説明するための図(その２)である。
【図８】図８は、本実施形態に係る磁気記憶素子の製造方法の一実施例を説明するための図(その３)である。
【図９】図９は、本実施形態に係る磁気記憶素子の一実施例を模式的に示す図である。
【図１０】図１０は、図６〜図８に示す磁気記憶素子の製造方法により製造された磁気記憶素子の代表的な構造の例を説明するための図である。
【発明を実施するための形態】
【００１６】
まず、本実施形態に係る磁気記憶素子の製造方法の実施例を詳述する前に、磁気記憶素子の例およびその問題点を、図１〜図５を参照して説明する。
【００１７】
図１は、磁気トンネル接合(ＭＴＪ)素子の動作を説明するための図であり、スピン注入型の磁気抵抗メモリ(ＭＲＡＭ)に適用されるＭＴＪ素子の動作を説明するためのものである。図１に示されるように、ＭＴＪ素子１は、絶縁層(トンネル絶縁層)１３を自由磁性層(自由磁化層)１１と固定磁性層(固定磁化層)１２で挟むようになっている。
【００１８】
ここで、図１(a)および図１(c)は、高抵抗状態(自由磁性層１１と固定磁性層１２の磁化方向が反平行(反対向き)のとき)を示し、図１(b)は、低抵抗状態(自由磁性層１１と固定磁性層１２の磁化方向が平行(同じ向き)のとき)を示す。
【００１９】
まず、図１(a)に示されるように、例えば、データ『０』に対応する自由磁性層１１と固定磁性層１２の磁化方向が反対向き(反平行)のＭＴＪ素子１に対して、自由磁性層１１から固定磁性層１２に向かう所定の電流(正電流)を流すと、図１(b)のように変化する。なお、固定磁性層１２における磁化方向は、固定されている。
【００２０】
すなわち、ＭＴＪ素子１に対して正電流を流すことにより、自由磁性層１１における磁化方向が反転し、自由磁性層１１と固定磁性層１２の磁化方向が同じ向き(平行)になり、ＭＴＪ素子１には、例えば、データ『１』が保持される(書き込まれる)。
【００２１】
また、図１(b)に示されるように、例えば、データ『１』に対応する自由磁性層１１と固定磁性層１２の磁化方向が平行のＭＴＪ素子１に対して、固定磁性層１２から自由磁性層１１に向かう所定の電流(負電流)を流すと、図１(c)のように変化する。
【００２２】
すなわち、ＭＴＪ素子１に対して負電流を流すことにより、自由磁性層１１における磁化方向が反転し、自由磁性層１１と固定磁性層１２の磁化方向が反平行になり、ＭＴＪ素子１には、再びデータ『０』が保持される。
【００２３】
なお、図１に示すＭＴＪ素子１は、自由磁性層１１および固定磁性層１２における磁化方向が、自由磁性層１１および固定磁性層１２と絶縁層１３の接合面に対して垂直(直交)しているが、接合面と同じＭＴＪ素子でもデータ『０』，『１』を保持可能である。
【００２４】
図２は、磁気記憶素子の一例を模式的に示す図であり、二端子型の磁気記憶素子１００の一例を示すものである。ここで、ＭＴＪ素子は、図１を参照して説明したのと同様の構成を有している。
【００２５】
図２において、参照符号１はＭＴＪ素子，１１は自由磁性層，１２は固定磁性層，１３は絶縁層(トンネル絶縁層)，２１は第１電極(上方電極)，２２は第２電極(下方電極)，３１は第１配線，３２は第２配線，４１はカバー膜，そして，４２は層間膜を示す。
【００２６】
図２に示されるように、第１電極２１は、ＭＴＪ素子１(自由磁性層１１)の上部に設けられ、この第１電極２１は、第１配線３１に対して電気的に接続されている。また、第２電極２２は、ＭＴＪ素子１(固定磁性層１２)の下部に設けられ、この第２電極２２は、第２配線３２に対して電気的に接続されている。
【００２７】
図３は、図２に示す磁気記憶素子における電界を示す図であり、図４は、図２に示す磁気記憶素子により磁気抵抗メモリを形成する場合における１つのメモリセルを示す等価回路図である。
【００２８】
まず、図１(図１(a)〜図１(c))を参照して説明したように、ＭＴＪ素子１に流す電流を、正電流または負電流とすることにより、ＭＴＪ素子１に保持するデータを『０』または『１』に制御する。
【００２９】
図３に示されるように、第１電極２１と第２電極２２の間に挟まれたＭＴＪ素子１に対して正電流を流すと、ＭＴＪ素子１には、第１電極２１から第２電極２２に向かう電界が発生し、ＭＴＪ素子１は、例えば、図１(b)に示すような低抵抗状態になる。
【００３０】
ここで、第１電極２１および第２電極２２に接続された第１配線３１および第２配線３２は、ＭＴＪ素子１により、磁気抵抗メモリ(ＭＲＡＭ)のメモリセルを形成するために使用される。
【００３１】
図４に示されるように、ＭＲＡＭにおける１つのメモリセルは、磁気記憶素子(可変抵抗)１００と、メモリセルのアクセス(読み出し／書き込み)を制御するトランジスタ９により形成することができる。
【００３２】
すなわち、例えば、第１電極２１に接続された第１配線３１は、ビット線ＢＬに接続され、第２電極２２に接続された第２配線３２は、トランジスタ９のドレインに接続される。ここで、トランジスタ９のソースは、接地され、トランジスタ９のゲートは、ワード線ＷＬに接続される。
【００３３】
なお、図４に示すメモリセル(磁気記憶素子１００およびトランジスタ９)をマトリクス状に複数配置し、知られているロウデコーダ，コラムデコーダ，書き込み回路および読み出し回路等を適用することでＭＲＡＭ(磁気抵抗メモリ)を形成することができる。
【００３４】
図５は、磁気抵抗素子の製造方法の一例を説明するための図である。ここで、図５(a)は、基板５上に各層が積層された様子を示し、図５(b)は、第１電極２１上に形成されたレジストマスク６１を示し、図５(c)は、レジストマスク６１により第２電極２２の表面まで加工(エッチング処理)した様子を示す。なお、図５(a)〜図５(c)において、前述した図２の磁気記憶素子１００と同じ参照符号は、同様のものを示している。
【００３５】
磁気抵抗素子の製造方法の一例では、まず、図５(a)に示されるように、例えば、シリコン基板５上に層間膜４２(例えば、ＳiＯ2，ＳiＮ等)を形成したウエハに対して、第２電極２２，磁性層１２，絶縁層１３，磁性層１１および第１電極２１を順に成膜する。ここで、磁性層１２，絶縁層１３および磁性層１１は、ＭＴＪ素子１の固定磁性層１２，トンネル絶縁層１３および自由磁性層１１に対応する。
【００３６】
次に、図５(b)に示されるように、第１電極２１上にレジストマスク６１を形成、すなわち、第１電極２１上にレジストを塗布して露光し、所定形状のレジストによるマスク６１を形成する。
【００３７】
さらに、図５(c)に示されるように、レジストマスク６１を使用して、例えば、反応性イオンエッチング(ＲＩＥ)により、第１電極２１と共に、磁性層１２，絶縁層１３および磁性層１１を削ってＭＴＪ素子１を形成する。ここで、ＭＴＪ素子１には、例えば、コバルト鉄ボロン(ＣoＦeＢ)等の磁性層１１，１２が含まれ、これら磁性層１１，１２は、ＲＩＥにより削るのが難しい。例えば、レジストマスク６１の厚みを相当厚く形成してＲＩＥを行うことになるが、その場合、ＭＴＪ素子１(磁気記憶素子)を所望の形状に高い精度で形成するのが困難となっている。
【００３８】
以下、本実施形態に係る磁気記憶素子の製造方法の実施例を、添付図面を参照して詳述する。
【００３９】
図６〜図８は、本実施形態に係る磁気記憶素子の製造方法の一実施例を説明するための図であり、図６(a)〜図６(e)の処理は、前述した図５(a)〜図５(c)の処理に対応する。ここで、図７(a)〜図７(c)および図８(a)〜図８(c)の処理は、図９に示す磁気記憶素子を製造するための処理の一例であり、例えば、図２に示す磁気記憶素子を製造する場合には、図５(a)〜図５(c)の処理の後に、同様の処理を行うことになる。
【００４０】
図９は、本実施形態に係る磁気記憶素子の一実施例を模式的に示す図であり、図６〜図８に示す磁気記憶素子の製造方法により製造された磁気記憶素子の一例を示すものである。また、図１０は、図６〜図８に示す磁気記憶素子の製造方法により製造された磁気記憶素子の代表的な構造の例を説明するための図である。
【００４１】
なお、図９では、前述した図２に対応する二端子型の磁気記憶素子が描かれているが、本実施形態に係る磁気記憶素子は、二端子型の磁気記憶素子に限定されるものではなく、三端子型、或いは、他の形状の磁気記憶素子であってもよいのはいうまでもない。
【００４２】
図９と、前述した図２の比較から明らかなように、本実施形態に係る磁気記憶素子３００の一実施例では、第１電極(上方電極)２１が上部第１電極２１aと下部第１電極２１bの二層構造とされている。
【００４３】
ただし、本実施形態に係る磁気記憶素子の製造方法の適用に関して、第１電極２１は、必ずしも二層構造としなくてもよい。また、図９に示す磁気記憶素子３００において、上部第１電極２１aの側面(周囲)には、表面が酸化された部分２１cが残存するが、この酸化部分２１cが問題となることはない。
【００４４】
次に、図６〜図８を参照して、本実施形態に係る磁気記憶素子の製造方法の一実施例を詳述する。まず、図６(a)に示されるように、例えば、シリコン基板５上に層間膜４２(例えば、ＳiＯ2，ＳiＮ等)を形成したウエハに対して、第２電極２２，磁性層１２，絶縁層１３，磁性層１１，下部第１電極２１bおよび上部第１電極２１aを順に成膜する。なお、前述した図５(a)と同様に、磁性層１２，絶縁層１３および磁性層１１は、ＭＴＪ素子１の固定磁性層１２，トンネル絶縁層１３および自由磁性層１１に対応する。
【００４５】
ここで、第１電極２１は、上部第１電極２１aおよび下部第１電極２１bの二層構造とされている。後に詳述するが、上部第１電極２１aは、表面を化学処理すると加工耐性が向上する第１金属材料で形成され、下部第１電極２１bは、上記化学処理によっても導電性が確保できる第２金属材料で形成されている。また、下部第１電極２１bとしては、酸化されにくい、或いは、酸化されると昇華する(酸化物が残留しない)材料が好ましい。
【００４６】
具体的に、上部第１電極２１aの表面の化学処理が酸化処理の場合、例えば、第１金属材料としてタンタル(Ｔa)を適用し、第２金属材料としてルテニウム(Ｒu)，白金(Ｐt)またはイリジウム(Ｉr)を適用することができる。また、上記化学処理が窒化処理の場合、例えば、第１金属材料としてアルミニウム(Ａl)，タングステン(Ｗ)，チタン(Ｔi)またはタンタル(Ｔa)を適用し、第２金属材料としてルテニウム(Ｒu)，白金(Ｐt)またはイリジウム(Ｉr)を適用することができる。
【００４７】
なお、層間膜４２を設けたシリコン基板５に対する第２電極２２，ＭＴＪ素子１および第１電極２１(２１b，２１a)の成膜は、図１０において、ix→viii→…→ii→iの順に形成することになる。また、図１０の第２電極２２は、上から順に、エッチングでＭＴＪ素子１を形成するときのストップ層として機能するタンタル(Ｔa)，第２電極の抵抗を下げるためのルテニウム(Ｒu)および層間膜４２との密着性を向上させるタンタル(Ｔa)の積層構造としている。ここで、図１０に示す構造，材料および膜厚等は、単なる例であり、様々に変更および変形することができるのはいうまでもない。
【００４８】
次に、図６(b)に示されるように、上部第１電極２１a(第１電極２１)上にレジストマスク６２を形成、すなわち、上部第１電極２１a上にレジストを塗布して露光し、所定形状のレジストによるマスク６２を形成する。ここで、上部第１電極２１aをパターンニングするのは、例えば、レジストマスク６２をマスクとし、六フッ化硫黄(ＳＦ6))をエッチングガスとしたドライエッチングにより行う。また、レジストマスク(レジスト)６２の厚みは、上部第１電極２１aをエッチング(誘導結合プラズマ(ＩＣＰ)エッチング)するだけでよいため、前述した図５(b)におけるレジストマスク６１よりも十分に薄くすることができる。
【００４９】
さらに、図６(c)に示されるように、レジストマスク６２を使用して、例えば、反応性イオンエッチング(ＲＩＥ)により、上部第１電極２１aを所定形状にパターンニングし、その後、図６(d)に示されるように、上部第１電極２１aの表面を化学処理する。すなわち、上述したように、上部第１電極２１aの表面を酸化処理または窒化処理して、加工耐性を向上させる。
【００５０】
具体的に、例えば、タンタル(Ｔa)で形成された上部第１電極２１aの表面を酸化処理することで、上部第１電極２１aの表面２１cにタンタルの酸化膜を形成し、ＭＴＪ素子１を形成するためのエッチング加工における耐性を向上させる。ここで、上部第１電極２１aの酸化処理は、全てを酸化させてしまうと電導性(電気電導性)が失われてしまうので表面２１cのみが酸化するように制御する。
【００５１】
なお、第１電極２１を、上部第１電極２１aおよび下部第１電極２１bの二層構造とせずに、一層のままとした場合、レジストマスク６２を使用して、例えば、ＲＩＥにより、第１電極２１を所定形状にパターンニングする。その後、図６(d)に示されるように、第１電極２１の表面を化学処理(酸化処理または窒化処理)して加工耐性を向上させることもできる。ただし、第１電極２１を、例えば、タンタル(Ｔa)による一層として形成した場合、第１電極２１の表面だけを酸化させると共に、十分な電導性を確保できるように制御することが求められる。そのため、前述したように、第１電極２１を二層化した方が容易に実施可能である。
【００５２】
なお、本実施形態において、図６(d)の処理は、例えば、上部第１電極２１aを加工する図６(c)の処理を行うエッチング装置内において、酸素プラズマを照射することにより上部第１電極２１aの表面２１cを酸化処理した。具体的に、酸素プラズマ条件としては、例えば、ソースパワー／バイアスパワー＝３００Ｗ／１００Ｗとし、酸素を２パスカル(Ｐa)で５分間照射した。ただし、この酸化処理方法および条件は、単なる例であり、様々な変形および変更が可能なのはいうまでもない。
【００５３】
また、上部第１電極２１aの表面２１cを窒化処理するには、例えば、窒素ガス(Ｎ2)，アンモニアガス(ＮＨ3)またはこれらの混合ガスによるプラズマ照射で実現することができる。さらに、例えば、酸素ガスと窒素ガスを混合して、酸化処理と窒化処理を同時に行うことも可能であり、この場合、上部第１電極２１aの表面２１cは、酸化膜と窒化膜の混合膜が形成される。なお、本実施形態における図６(d)の処理は、上部第１電極２１a(第１電極２１)の表面を処理して加工耐性を向上させるものであれば、酸化処理および窒化処理、並びに、両者の混合処理に限定されるものではない。
【００５４】
そして、図６(e)に示されるように、表面２１cが酸化処理されて加工耐性が向上した上部第１電極２１aをハードマスクとして使用し、ＭＴＪ素子１の加工を行う。この図６(e)における処理は、例えば、メタノール(ＣＨ3ＯＨ)をエッチングガスとし、下部第１電極２１bおよびＭＴＪ素子１をドライエッチングする。
【００５５】
ところで、ＭＴＪ素子１のサイズは、例えば、２０ｎｍ〜５０ｎｍ程度であるが、磁気記憶素子３００を高密度化(磁気抵抗メモリ(ＭＲＡＭ)を大容量化)するには、ＭＴＪ素子１のサイズは小さい方が好ましい。また、例えば、自由磁性層１１の磁化を反転させる磁化反転電流(＝消費電力)を低減するためにも、ＭＴＪ素子１のサイズは小さい方が好ましい。
【００５６】
本実施形態では、レジストマスク６２の厚みを、例えば、図５(b)におけるレジストマスク６１よりも十分に薄くすることができるため、レジストマスクのサイズ(幅方向)に対する余裕を小さくすることができる。また、表面２１cを酸化させた上部第１電極２１aは、ＭＴＪ素子１を形成するためのエッチング処理に対して高い加工耐性を有することになるため、ＭＴＪ素子１(磁気記憶素子３００)を高い精度で製造することができる。これにより、ＭＴＪ素子１のサイズを小さくして、磁気記憶素子の高密度化、並びに、ＭＲＡＭの大容量化および低消費電力化が可能となる。
【００５７】
さらに、図７(a)に示されるように、ＭＴＪ素子１のカバー膜４１(カバー絶縁層：例えば、ＳiＮ，ＳiＯ2等)を成膜する。ここで、カバー膜４１の膜厚としては、例えば、５ｎｍ〜３０ｎｍ程度とすることができる。
【００５８】
その後、図７(b)に示されるように、レジスト６３を形成し、ＭＴＪ素子１の第２電極２２を加工するための露光を行い、そして、図７(c)に示されるように、カバー膜４１および第２電極２２のエッチングを行う。ここで、第２電極２２は、図１０を参照して説明したように、タンタル(Ｔa)／ルテニウム(Ｒu)／タンタル(Ｔa)の積層構造とされているが、例えば、塩素およびアルゴン(Ｃl2＋Ａr)をエッチングガスとしたドライエッチングにより一括で加工することができる。ただし、例えば、ＴaとＲuを分けて、それぞれの条件で加工することも可能である。
【００５９】
そして、図８(a)に示されるように、ＭＴＪ素子１の埋め込みを行うために、層間膜(例えば、ＳiＯ2)４２を形成する。この層間膜４２の形成は、例えば、一般的な化学気相成長(ＣＶＤ：Chemical Vapor Deposition)法を適用して行うことができる。ここで、図６(a)を参照して説明した基板５上の層間膜４２をＳiＯ2で形成した場合、カバー膜４１上に形成した層間膜４２と一体化することになる。
【００６０】
次に、図８(b)に示されるように、層間膜４２，カバー膜４１および上部第１電極２１aの表面２１cを、例えば、化学的機械研磨(ＣＭＰ：Chemical Mechanical Polishing)法を適用して平坦化し、上部第１電極２１aを直接露出させる。さらに、図８(c)に示されるように、第２電極２２との配線を行うためのコンタクトホール８０を形成する。
【００６１】
そして、図９に示されるように、上部第１電極２１a(第１電極２１)上に第１配線３１を形成するとともに、第２電極２２上にコンタクトホール８０を介して第２配線３２を形成する。ここで、コンタクトホール８０には、例えば、アルミニウムＡl(デバイスによっては、銅(Ｃu))を使用して、第２電極２２と第２配線３２を電気的に接続する。また、配線３１，３２の形成時には、通常、層間膜４２の表面をクリーニングするためのスパッタエッチングが行われ、れにより、例えば、上部第１電極２１aの上部表面の酸化されたタンタル(Ｔa)を除去して第１配線３１との電気的接続を確保している。
【００６２】
このようにして、図９に示す本実施形態の磁気記憶素子３００を形成することができる。なお、図６〜図８を参照して説明した磁気記憶素子の製造方法(処理工程)は、単なる例であり、例えば、上部第１電極２１a(第１電極２１)の表面を、酸化処理や窒化処理等を行う化学処理の工程を含め、様々な処理工程を適用することができる。
【００６３】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではない。また、明細書のそのような記載は、発明の利点および欠点を示すものでもない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【００６４】
以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。
（付記１）
絶縁層を自由磁性層と固定磁性層で挟んだ構造を有し、前記自由磁性層の磁化方向によって抵抗状態が変化する磁気トンネル接合素子と、
前記磁気トンネル接合素子を挟む第１電極および第２電極と、を含む磁気記憶素子の製造方法であって、
前記第１電極をパターンニングした後、前記第１電極の表面を化学処理する第１の処理と、
前記第１電極をマスクとして、前記磁気トンネル接合素子を加工する第２の処理と、を有する、
ことを特徴とする磁気記憶素子の製造方法。
【００６５】
（付記２）
前記第１電極は、上部第１電極、および、下部第１電極を含み、
前記第１の処理は、前記上部第１電極をパターンニングした後、
前記上部第１電極の表面を化学処理することであり、
前記第２の処理は、前記上部第１電極をマスクとして、前記下部第１電極および前記磁気トンネル接合素子を加工する処理である、
ことを特徴とする付記１に記載の磁気記憶素子の製造方法。
【００６６】
（付記３）
前記上部第１電極は、化学処理により加工耐性が向上する第１金属材料であり、
前記下部第１電極は、前記化学処理によっても導電性が確保できる第２金属材料である、
ことを特徴とする付記２に記載の磁気記憶素子の製造方法。
【００６７】
（付記４）
前記化学処理は、酸化処理であり、
前記第１金属材料は、タンタルを含み、
前記第２金属材料は、ルテニウム，白金またはイリジウムを含む、
ことを特徴とする付記３に記載の磁気記憶素子の製造方法。
【００６８】
（付記５）
前記化学処理は、窒化処理であり、
前記第１金属材料は、アルミニウム，タングステン，チタンまたはタンタルを含み、
前記第２金属材料は、ルテニウム，白金またはイリジウムを含む、
ことを特徴とする付記３に記載の磁気記憶素子の製造方法。
【００６９】
（付記６）
前記上部第１電極をパターンニングするのは、露光されたレジストをマスクとし、六フッ化硫黄をエッチングガスとしたドライエッチングにより行う、
ことを特徴とする付記２乃至付記５のいずれか１項に記載の磁気記憶素子の製造方法。
【００７０】
（付記７）
前記上部第１電極をマスクとして前記下部第１電極および前記磁気トンネル接合素子を加工するのは、メタノールをエッチングガスとしたドライエッチングにより行う、
ことを特徴とする付記２乃至付記６のいずれか１項に記載の磁気記憶素子の製造方法。
【００７１】
（付記８）
前記ドライエッチングは、誘導結合プラズマエッチングである、
ことを特徴とする付記６または付記７に記載の磁気記憶素子の製造方法。
【００７２】
（付記９）
絶縁層を自由磁性層と固定磁性層で挟んだ構造を有し、前記自由磁性層の磁化方向によって抵抗状態が変化する磁気トンネル接合素子と、
前記磁気トンネル接合素子を挟む第１電極および第２電極と、を含む磁気記憶素子であって、
前記第１電極は、
表面を化学処理すると加工耐性が向上する第１金属材料の上部第１電極と、
前記上部第１電極および前記磁気トンネル接合素子の間に設けられ、前記化学処理によっても導電性が確保できる第２金属材料の下部第１電極と、を有する、
ことを特徴とする磁気記憶素子。
【００７３】
（付記１０）
前記化学処理は、酸化処理であり、
前記第１金属材料は、タンタルを含み、
前記第２金属材料は、ルテニウム，白金またはイリジウムを含む、
ことを特徴とする付記９に記載の磁気記憶素子。
【００７４】
（付記１１）
前記化学処理は、窒化処理であり、
前記第１金属材料は、アルミニウム，タングステン，チタンまたはタンタルを含み、
前記第２金属材料は、ルテニウム，白金またはイリジウムを含む、
ことを特徴とする付記９に記載の磁気記憶素子。
【符号の説明】
【００７５】
１    磁気トンネル接合素子(ＭＴＪ素子)
５    基板
９    トランジスタ
１１    自由磁性層
１２    固定磁性層
１３    絶縁層(トンネル絶縁層)
２１    第１電極(上方電極)
２１a    上部第１電極
２１b    下部第１電極
２１c    上部第１電極の表面
２２    第２電極(下方電極)
３１    第１配線(ビット線：ＢＬ)
３２    第２配線
３３    第３配線
４１    カバー膜(カバー絶縁層)
４２    層間膜
１００，３００    磁気記憶素子
６１，６２，６３    レジストマスク(レジスト)
８０    コンタクトホール
【図１】
2017212330.tif 000003
【図２】
2017212330.tif 000004
【図３】
2017212330.tif 000005
【図４】
2017212330.tif 000006
【図５】
2017212330.tif 000007
【図６】
2017212330.tif 000008
【図７】
2017212330.tif 000009
【図８】
2017212330.tif 000010
【図９】
2017212330.tif 000011
【図１０】
2017212330.tif 000012