(57)【要約】【課題】  ＰｏＰ構造の半導体装置の下段半導体装置と同等に反りを抑制しつつ、上下段の半導体装置の接点数を増やし、データの通信速度（データ通信速度）向上可能な半導体装置と、この半導体装置を効率よく低コストに製造する製造方法を提供する。【解決手段】  第１の基板上に半導体素子が半導体素子の回路面（第１の面）が基板と対面するように接続され、前記半導体素子の前記第１の基板とは反対側の第２の面に第２の半導体装置と接続するための端子を形成した第２の基板が搭載されており、前記第１の基板と前記第２の基板は樹脂材料を介して固定され、かつ電気的に接続されている半導体装置及びその製造方法を提供する。【選択図】  図１０
2017069397.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板上に半導体素子が半導体素子の回路面が基板と対面するように接続され、前記半導体素子の前記第１の基板とは反対側の第２の面に第２の半導体装置と接続するための端子を形成した第２の基板が搭載されており、前記第１の基板と前記第２の基板は樹脂材料を介して固定され、かつ電気的に接続されている半導体装置。
【請求項２】
前記第２の基板の熱膨張率が、前記第１の基板と比較して大きく、かつ、第２の基板の曲げ剛性が、前記第１の基板と比較して小さい、請求項１に記載の半導体装置。
【請求項３】
前記第１の基板として、２０℃から２６０℃の平均熱膨張率が０を超えて１２×１０−６（／Ｋ）以下の基材を用いた請求項１又は２に記載の半導体装置。
【請求項４】
前記第２の基板として、２０℃から２６０℃の平均熱膨張率が１５×１０−６（／Ｋ）以上、７０×１０−６（／Ｋ）以下の基材を用いた請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
曲げ剛性Ｄを、基板の厚さをｈ（ｍｍ）、基板の幅をｂ（ｍｍ）、基板の曲げ弾性率をＥ（ＧＰａ）とし、Ｄ＝  Ｅ×（ｂ×ｈ３）／１２  としたとき、前記第１の基板の曲げ剛性をＤ１、前記第２の基板の曲げ剛性をＤ２とした場合、
Ｄ１／Ｄ２が、１００＜Ｄ１／Ｄ２＜１００００００の比率である、請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記樹脂材料が、２０℃から２６０℃の平均熱膨張率が２５×１０−６（／Ｋ）以上、２００×１０−６（／Ｋ）以下の絶縁性樹脂接着剤から構成される請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
（Ｉ）少なくとも１個の半導体素子を第１の基板上に、半導体素子の回路面が前記第１の基板と対面するように搭載する工程と、
（ＩＩ）前記半導体素子を実装した第１の基板の半導体素子を搭載した面、第２の基板の前記第１の基板に対して向かい合わる面、又は、その双方の面に樹脂材料を配置する工程と、
（ＩＩＩ）前記半導体素子の、第１の基板とは反対側の第２の面に、第２の基板を配置する工程と、
（ＩＶ）前記第２の基板と第１の基板の配線を接続する工程と、
（Ｖ）前記第２の基板を接続したパッケージ基板を個片に分離する工程と、
を備える半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ・オン・パッケージ構造の半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
代表的な三次元半導体装置として、ロジック系パッケージの上にメモリ系パッケージを積層するパッケージ・オン・パッケージ（以下ＰｏＰ）がある。ＰｏＰは半導体装置上に半導体装置を積層することで面方向の実装密度を高くできることから、スマートフォンやタブレット端末に広く採用されており、高速化、高機能化の必須アイテムとなっている。
【０００３】
ところで、ＰｏＰは上下の半導体装置を電気的に接続する必要がある。従来、下段の半導体装置は回路基板上に半導体素子をフリップチップ実装しただけの単純な構造であり、上段の半導体装置をはんだボールを介して接続していた。
【０００４】
しかしながら、近年の軽薄短小化の要求から、下段の半導体装置の反りが増大し、上段半導体装置との接続を確保することが困難になってきている。そこで、下段半導体装置の半導体素子を封止材で封止し、半導体装置の反りを抑制する構造が提案され、実用化されている(図１２、例えば非特許文献１参照）。
上記方法では上下の半導体装置間でデータを相互に通信するための端子は下段パッケージの封止材に貫通ビアを開けることで行う（例えば非特許文献２参照）。このため、半導体装置の通信容量向上のため、上下の半導体装置間の接続端子数を増やすためには下段基板の面積を増やして端子数を増加させるか、樹脂貫通ビア径を細くしてビア密度を上げる必要がある。
しかし、下段基板の面積を増やすのはパッケージサイズ増大につながるため市場要求に反し、樹脂貫通ビアのピッチはＣＯ２レーザー加工の制限上０．３ｍｍ程度が限界で、ビアを細くして端子密度を増やすことも困難である。
【０００５】
これらを解決できる方法の１つとして、下段パッケージの上面に下段パッケージ基板と電気的に接続された基板を配置する方法が開示されている。
例えば特許文献１では下段半導体素子上にパッケージ接続用基板を配置し、下段半導体素子とパッケージ接続基板、及び下段半導体素子と下段パッケージ基板をそれぞれワイヤボンディングで接続する方法が開示されている。
また、特許文献２ではスペーサーを介して下段半導体素子上にパッケージ接続用基板を配置しパッケージ接続用基板と下段パッケージ基板を直接ワイヤボンディングで接続する方法が開示されている。
あるいは特許文献３のように下段パッケージを１度封止した後、パッケージ接続用基板を配置し、下段パッケージ基板とワイヤボンディングした後、さらに封止して一体化する方法も提案されている。
しかしながら、これら開示されている構造ではいずれもワイヤボンディンが２回必要で、パッケージ接続用基板も多層板が必須となっており、工程が多く、パッケージ接続用基板も高価となり安価に製造する方法とは言いがたい。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−２１１０７７号公報
【特許文献２】特開２０１１−２３３６７２号公報
【特許文献３】特表２００８−５３５２６４号公報
【非特許文献】
【０００７】
【非特許文献１】Ａｐｐｌｉｃａｔｉｏｎ  ｏｆ  Ｔｈｒｏｕｇｈ  Ｍｏｌｄ  Ｖｉａ  （ＴＭＶ）  ａｓ  ＰｏＰ  Ｂａｓｅ  Ｐａｃｋａｇｅ，Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｍｐｏｎｅｎｔｓ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｎｆｅｒｅｎｃｅ  （ＥＣＴＣ），２００８
【非特許文献２】Ａｄｖａｎｃｅｄ  Ｌｏｗ  Ｐｒｏｆｉｌｅ  ＰｏＰ  Ｓｏｌｕｔｉｏｎ  ｗｉｔｈ  Ｅｍｂｅｄｄｅｄ  Ｗａｆｅｒ  Ｌｅｖｅｌ  ＰｏＰ  （ｅＷＬＢ−ＰｏＰ）  Ｔｅｃｈｎｏｌｏｇｙ，ＥＣＴＣ，２０１２
【発明の概要】
【発明が解決しようとする課題】
【０００８】
三次元対応の半導体装置は、小型化や高密度化の要求が高く、従来のＰｏＰ構造の半導体装置をさらに高性能にすることが求められている。また、そのような半導体装置を充分に効率よく、低コストに製造することが求められている。
本発明は、上記課題に鑑みてなされたものであり、現行の封止したＰｏＰ構造の半導体装置の下段半導体装置と同等に反りを抑制しつつ、接続端子を増やすことができ、上下の半導体装置間のデータ通信速度を向上できる半導体装置と、その半導体装置を効率よく低コストに製造できる製造方法を提供する。
【課題を解決するための手段】
【０００９】
本発明者等は鋭意研究の結果、下記の半導体装置及びその製造方法により当該課題を解決できることを見出した。
即ち、本発明の半導体装置は、第１の基板上に半導体素子が半導体素子の回路面（第１の面）が基板と対面するように接続され、前記半導体素子の前記第１の基板とは反対側の第２の面に第２の半導体装置と接続するための端子を形成した第２の基板が搭載されており、前記第１の基板と前記第２の基板は樹脂材料を介して固定され、かつ電気的に接続されている。
また、本発明の半導体装置は、前記第２の基板の熱膨張率が、前記第１の基板と比較して大きく、かつ、第２の基板の曲げ剛性が、前記第１の基板と比較して小さいと好ましい。
また、本発明の半導体装置は、前記第１の基板として、２０℃から２６０℃の平均熱膨張率が０を超えて１２×１０−６（／Ｋ）以下の基材を用いると好ましい。
また、本発明の半導体装置は、前記第２の基板として、２０℃から２６０℃の平均熱膨張率が１５×１０−６（／Ｋ）以上、７０×１０−６（／Ｋ）以下の基材を用いると好ましい。
また、本発明の半導体装置は、前記樹脂材料が、曲げ剛性Ｄを基板の厚さをｈ（ｍｍ）、基板の幅をｂ（ｍｍ）、基板の曲げ弾性率をＥ（ＧＰａ）とし、Ｄ＝  Ｅ×（ｂ×ｈ３）/１２  としたとき、第１の基板の曲げ剛性をＤ１、第２の基板の曲げ剛性をＤ２とした場合、  Ｄ１／Ｄ２は１００＜Ｄ１／Ｄ２＜１００００００の比率であると好ましい。
また、本発明の半導体装置は、前記樹脂材料として、２０℃から２６０℃の平均熱膨張係数が２５×１０−６（／Ｋ）以上、２００×１０−６（／Ｋ）以下の絶縁性樹脂接着剤を用いると好ましい。
【００１０】
また、本発明の一側面は、上記の半導体装置の製造方法であって、
（Ｉ）少なくとも１個の半導体素子を第１の基板上に、半導体素子の回路面が前記第１の基板と対面するように搭載する工程と、
（ＩＩ）前記半導体素子を実装した第１の基板の半導体素子を搭載した面、第２の基板の前記第１の基板に対して向かい合わる面、又は、その双方の面に樹脂材料を配置する工程と、
（ＩＩＩ）前記半導体素子の、第１の基板とは反対側の第２の面に、第２の基板を配置する工程と、
（ＩＶ）前記第２の基板と第１の基板の配線を接続する工程と、
（Ｖ）前記第２の基板を接続したパッケージ基板を個片に分離する工程と、
を備える半導体装置の製造方法を提供する。
【発明の効果】
【００１１】
上記半導体装置は、端子を形成した第２の基板を用いるため、従来の下段半導体装置では接続端子を配置できなかった半導体素子の上部を接続端子の配置場所として活用することができ、上段半導体装置と下段半導体装置を接続することができる。また、一般にフレキシブル基板のビアのピッチは樹脂貫通ビアのピッチよりも狭くすることができる。そのため、端子を形成した第２の基板としてフレキシブル基板を用いた場合、接続端子数を増やすことができ、半導体装置の高性能化に対応できる。
また、本発明に使用するフレキシブル基板はパッケージ基板と比較し、熱膨張が大きくてもよい。これにより、第２の基板としてのフレキシブル基板と第１の基板としてのパッケージ基板を、樹脂材料（絶縁樹脂材）を介して配置し、接続端子部を熱圧着すると、フレキシブル基板が大きく熱膨張し、フレキシブル基板がたわむことができる（図９の番号１４参照）。このことでフレキシブル基板（第２の基板）とパッケージ基板（第１の基板）の接続端子が接触することができ、ワイヤボンディング等を使用せずにフレキシブル基板とパッケージ基板を接続することができる。
このように本発明は同種の公知のパッケージ作製方法と比較し、ワイヤボンディングなどの工程が少なく、省工程かつ安価に作製することができる。
このため、本発明の半導体装置とその製造方法は微細化と薄型化が必要とされる三次元半導体装置において特に好適であり、反りを抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る一実施形態である半導体装置の製造方法の、第１の基板としてのパッケージ基板に接続端子を形成する工程を示す半導体装置１個分の概略断面図である。
【図２】本発明に係る一実施形態である半導体装置の製造方法の、半導体素子の搭載工程を示す概略上面図である。
【図３】本発明に係る一実施形態である半導体装置の製造方法の、半導体素子の搭載工程を示す半導体装置１個分の概略断面図である。
【図４】本発明に係る一実施形態である半導体装置の製造方法の、第２の基板としてのフレキシブル基板を示す概略上面図である。
【図５】本発明に係る一実施形態である半導体装置の製造方法の、フレキシブル基板（第２の基板）を示す半導体装置１個分の概略断面図である。
【図６】本発明に係る一実施形態である半導体装置の製造方法の、フレキシブル基板（第２の基板）に接続端子を形成した形態を示す半導体装置１個分の概略断面図である。
【図７】本発明に係る一実施形態である半導体装置の製造方法の、パッケージ基板（第１の基板）に樹脂材料としての絶縁性樹脂接着剤を貼り合わせる工程を示す半導体装置１個分の概略断面図である。
【図８】本発明に係る一実施形態である半導体装置の製造方法の、絶縁性樹脂接着剤を貼り付けたパッケージ基板（第１の基板）にフレキシブル基板（第２の基板）を搭載する工程を示す半導体装置１個分の概略断面図である。
【図９】本発明に係る一実施形態である半導体装置の製造方法の、パッケージ基板（第１の基板）の配線とフレキシブル基板（第２の基板）の配線を接合（熱圧着）する工程を示す半導体装置１個分の概略断面図である。
【図１０】本発明に係る一実施形態である半導体装置の製造方法の、パッケージ基板に外部接続端子を搭載する工程を示す半導体装置１個分の概略断面図である。
【図１１】本発明に係る一実施形態である半導体装置の製造方法の、フレキシブル基板（第２の基板）を接続したパッケージ基板（第１の基板）をダイシングし、個別の半導体装置に分離する工程を示す概略上面図である。
【図１２】従来の半導体装置を説明する概略断面図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しながら本発明の好適な実施形態について詳細に説明する。図面において、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、図面の寸法比率、接続端子数等は図示の比率、数に限られるものではない。本明細書において「工程」との語は、独立した工程だけではなく、他の工程と明確に区別できない場合であってもその工程の所期の目的が達成されれば、本用語に含まれる。また「〜」を用いて示された数値範囲は、「〜」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。また、本明細書中に段階的に記載されている数値範囲において、ある段階の数値範囲の上限値又は下限値は、他の段階の数値範囲の上限値又は下限値に置き換えてもよい。また、本明細書中に記載されている数値範囲において、その数値範囲の上限値又は下限値は、実施例に示されている値に置き換えてもよい。
【００１４】
図１０は、本発明の一実施形態である半導体装置の断面図である。
この半導体装置２０の上面に上段半導体装置（第２の半導体装置）との接続のための接続端子（フレキシブル基板上の上下段パッケージを繋ぐ接続端子）１２が形成されている。
またフレキシブル基板（第２の基板）の接続端子６は、パッケージ基板（第１の基板）の接続端子４と接続され電気的に接続されている。このため上段半導体装置（第２の半導体装置）と本発明の半導体装置はデータの送受信ができる。
【００１５】
次に、本発明の一実施形態の、半導体装置を製造する方法について説明する。
以下、図１０に示す半導体装置の製造方法を、図１から図１１を参照しながら、説明する。
【００１６】
第２の半導体装置と接続するための端子を形成した第２の基板として、フレキシブル基板を例に説明する。
まず、必要に応じてフレキシブル基板（第２の基板）５にフレキシブル基板上の上下段パッケージを繋ぐ接続端子１２を形成する（図４、５参照）。なお、図１、図３、図５〜１０、及び、図１２では、１個の半導体素子の場合を例に挙げて、説明する。また、１つの半導体装置において、複数の半導体素子を備えていてもよい。なお、図２、図４、及び、図１１では、１８個の半導体装置を作製する場合を例に挙げて、説明するが、本実施形態はその限りではない。
搭載するフレキシブル基板５は片面板、両面板、あるいは１層以上の内層を持つ積層板でも良い。実施者が必要な配線数とコストを鑑み選択することができる。また本発明に使われるフレキシブル基板５は、最終的に樹脂材料（絶縁性樹脂接着剤等）を用いて固定されるため、いわゆる耐屈曲性は必ずしも必要はない。
使用可能なフレキシブル基板としてはポリイミド系フレキシブル基板やエポキシ系フレキシブル基板などが例示できる。フレキシブル基板は、ポリイミド樹脂フィルムを用いたものがより好ましい。
第２の基板への端子の形成方法の一例をしめすと、第２の基板としてのフレキシブル基板にレーザー加工機を用いて穴あけ加工を行い、フレキシブル基板を貫通する穴あけを行う（ビアの形成）。レーザー加工機の代わりにエッチングにより穴あけ加工を行ってもよい。そして、必要によりスミアの除去、密着性のための粗化処理を行う。
次いでシード層を形成するため、無電解銅メッキを行う。メッキ厚みは０．３μｍ程度であり、このフレキシブル基板の表面、裏面にそれぞれドライフィルムレジストをラミネートする。そして、端子、配線、ビア等を形成するためのパターンを形成するためのマスクを密着させ、露光、現像を行い、メッキレジストパターンを形成する。このメッキレジストパターンで被覆されていない箇所を電解銅メッキにより銅メッキを形成する。その後、メッキレジストパターンを剥離液により剥離し、メッキレジストパターンで被覆されたシード層をエッチング液により除去する。そして、必要により、接続端子を除いた部分にソルダーレジストを形成し絶縁被覆する。このようにして図５に示した基板を形成し、図６に示したように接続端子６を設け、端子を形成した第２の基板を得ることができる。
接続端子１２（図６の６）の形成方法は、はんだボールの搭載、又は、はんだペーストを用いてマスク印刷等によりバンプ形状に形成するなどの方法が使用できる。
図６の接続端子６の高さは、パッケージ基板（第１の基板）表面と半導体素子裏面（第２の面）までの厚さに合わせて適した厚さにする必要がある。図３に示したようにパッケージ基板表面と半導体素子裏面までの厚さをＡとし、接続端子４までの厚さをＢとすると、Ａ−Ｂは−５０μｍ以上、１００μｍ以下、より好ましくは−２０μｍ以上、８０μｍ以下、更に好ましくは０μｍ以上、６０μｍ以下とすると良い。Ａ−Ｂが大きいと第２の基板の接続端子と接続できなくなり、Ａ−Ｂが小さい（マイナス）だと半導体装置の厚みが増加したり、接続端子４の体積が大きくなりすぎ、熱圧着の際に他のバンプと短絡したりする原因となる。
【００１７】
次に第１の基板としてのパッケージ基板を例に説明する。
図１、２に第１の基板としてのパッケージ基板を示した。パッケージ基板１は、両面板、多層板、ビルドアップ基板が用いられ、両面の最外層の端子が必要により電気的に接続されている（図示省略）。基板の半導体素子が搭載される面には、半導体素子の回路面と接続するための端子、端子からの引き出し配線、第２の基板と接続するための端子、基板の反対面へ導通させるための端子等が形成され、基板の半導体素子が搭載される反対面側には、外部接続端子のパッド１０等が形成されている。そして、端子周辺は、ソルダーレジストで被覆され、接続端子４が形成されている。
次にパッケージ基板１に半導体素子２を実装する。必要に応じてアンダーフィル３を行っても良い。（図２、図３参照）
図２に示したように第１の基板は、複数個の半導体素子２を搭載できるようにすると一連の工程で多数個の半導体装置を製造でき、これを個別化することで安価に製造することができる。
【００１８】
次いで、接続端子６を形成したフレキシブル基板（第２の基板、図６）の接続端子面又は、パッケージ基板の接続端子４（第１の基板、図１）がある接続端子面、あるいはその両方に絶縁性樹脂接着剤（樹脂材料）７を貼り付ける。ここでは、図７に示したように第１の基板としてのパッケージ基板の接続端子４がある接続端子面に絶縁性樹脂接着剤（樹脂材料）７を貼り付けた。
この時の絶縁性樹脂接着剤の厚さは、図７のようにパッケージ基板表面と半導体素子裏面までの厚さをＡとし、パッケージ基板表面と絶縁性樹脂接着剤７の貼付け後の高さをＣとすると、Ａ−Ｃは、−１００μｍ以上、１００μｍ以下、より好ましくは−５０μｍ以上、６０μｍ以下、更に好ましくは−２０μｍ以上、３０μｍ以下とすると良い。Ａ−Ｃが大きいと接続できなくなり、Ａ−Ｃが過度に小さいと半導体装置の厚みが増加するため不適切である。
【００１９】
次に図８、図９に示したようにフレキシブル基板（第２の基板）５とパッケージ基板（第１の基板）１の端子同士を接合する。このときパッケージ基板にフレキシブル基板を位置合わせして搭載する工程（図８）と端子同士を接続する工程（図９)を同時に行っても良いし、別々に行っても良い。
このときフレキシブル基板とパッケージ基板の端子が接続されるためには、フレキシブル基板が伸びてたわむことが好適ある。これを実現するためには、フレキシブル基板の熱膨張係数（熱膨張率）をパッケージ基板の熱膨張係数（熱膨張率）よりも大きくし、フレキシブル基板に熱と圧力を加えて、伸ばしてたわませる方法が合理的である。すなわち、熱圧着であってもよい。なお、フレキシブル基板がたわむ前と、たわんだ後とで、半導体素子がある領域と、半導体素子がない領域との間で、絶縁性樹脂接着剤の厚さが変わっていても、変わっていなくてもよい。
【００２０】
このためパッケージ基板（第１の基板）の２０℃から２６０℃の平均熱膨張率は、０×１０−６〜１２×１０−６（／Ｋ）が好ましく、２×１０−６〜１０×１０−６（／Ｋ）がより好ましく、４×１０−６〜８×１０−６（／Ｋ）が更に好ましい。０×１０−６（／Ｋ）以上の材料は入手しやすく、１２×１０−６（／Ｋ）以下の基板は半導体素子との接続信頼性が向上し、使用しやすくなる。
【００２１】
また、フレキシブル基板（第２の基板）の２０℃から２６０℃の平均熱膨張率は、１５×１０−６〜７０×１０−６（／Ｋ）が好ましく、２０×１０−６〜６０×１０−６（／Ｋ）がより好ましく、２５×１０−６〜５０×１０−６（／Ｋ）が更に好ましい。１５×１０−６（／Ｋ）以上では、熱圧着時に伸びてたわむ効果が向上し、７０×１０−６（／Ｋ）以下であると、フレキシブル基板上に作製する配線の信頼性が向上する。
【００２２】
また、フレキシブル基板が伸びてたわむ状態をより確実に実現するために、フレキシブル基板５がパッケージ基板１よりも曲がりやすくてもよい。すなわち、第２の基板が、第１の基板と比較して、曲がりやすくてもよい。言い換えると、第２の基板がフレキシブル基板、第１の基板がリジッド基板の組み合わせであってもよく、第１の基板がフレキシブル基板であって、第２の基板が第１の基板より曲がりやすいフレキシブル基板の組み合わせであってもよい。曲がりやすさは曲げ剛性Ｄで評価することができ、その値は、基板のような板状の形状の場合、板の厚さをｈ（ｍｍ）、板の幅をｂ（ｍｍ）、材料の弾性率をＥ（ＧＰａ）とし、Ｄ＝  Ｅ×（ｂ×ｈ３）／１２  で表され、値が大きいほど、曲がりにくいことを意味する。
フレキシブル基板（第２の基板）５の曲げ剛性をＤ２、パッケージ基板（第１の基板）１の曲げ剛性をＤ１とした場合、フレキシブル基板５とパッケージ基板１の曲げ剛性の比  Ｄ１／Ｄ２は、１００＜Ｄ１／Ｄ２＜１００００００が好しく、５００＜Ｄ１／Ｄ２＜５０００００がより好ましく、１０００＜Ｄ１／Ｄ２＜１０００００が更に好ましい。Ｄ１／Ｄ２が、１００を超えることでパッケージ基板１の曲がりが適切に小さくなって半導体装置としての使用に支障が生じにくく、Ｄ１／Ｄ２が、１００００００未満であるような組み合わせはパッケージ基板１が厚くなりすぎないことを意味し、本発明の一対象のＰＯＰ構造の半導体装置としても適切といえる。
【００２３】
端子同士の接合が完了したら絶縁性樹脂接着剤７を本硬化する。本硬化の条件は使用する絶縁性樹脂接着剤に適した条件で行うことができる。
樹脂材料は、絶縁性樹脂接着剤であってもよく、この絶縁性樹脂接着剤の２０℃から２６０℃の平均熱膨張率は、２５×１０−６〜２００×１０−６（／Ｋ）が好ましく、３０×１０−６〜１７０×１０−６（／Ｋ）がより好ましく、３５×１０−６〜１４０×１０−６（／Ｋ）が更に好ましい。２５×１０−６（／Ｋ）以上であると凸型に反りにくく、２００×１０−６（／Ｋ）以上であると、パッケージが凹型に反りにくく、半導体装置としての使用が容易となるためである。
次に、外部接続端子９を形成する（図１０）。外部接続端子９を形成する際には外部接続端子のパッド１０等にアンダーバリアメタル層等としてＮｉメッキやＡｕメッキを行ってもよい。外部接続端子９は、はんだボールの搭載、又はマスク等を用いてクリームはんだを塗布し、リフローを行う方法等により形成することができる。
【００２４】
次に、図１１に示したようにダイシングライン１１に沿って、ダイシングで個片の半導体装置に分割する。分割方法は、半導体素子分割用のダイサーを利用することができるほか、一般的な半導体装置の分割に使用するものを利用できる。個々の半導体装置に分離したら完成となる。
【００２５】
本発明は図示した構造だけでなく、請求の範囲の中で必要に応じて変更が可能である。例えば、図９ではフレキシブル基板は４辺でパッケージ基板と接続されているように表したが、1辺でも良いし、２辺でも３辺でも良い。
【００２６】
以上、本発明に係る半導体装置及びその製造方法の実施形態について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
【実施例】
【００２７】
実施例１
（１）半導体素子の用意
半導体素子として８インチウエハの半導体素子２（株式会社ウォルツ製、商品名「ＷＡＬＴＳ−ＴＥＧ  ＣＣ８０−０１０１ＪＹ＿（ＰＩ）＿ＭｏｄｅｌＩ」）を準備した。
ウエハ厚みはバックグラインド加工を行い、５０μｍの厚さに加工した。その後ダイシングを行って縦７．３ｍｍ、横７．３ｍｍ、厚さ０．０５ｍｍの半導体素子を得た。(厚さに端子の高さは含まない)
【００２８】
（２）接続端子の作製
第１の基板としてのパッケージ基板として用意した基板（株式会社ウォルツ製、商品名「ＷＡＬＴＳ−ＫＩＴ  ＣＣ８０−０１０２ＪＹ［ＭＡＰ］」）にクリームはんだをマスク印刷して接続端子を作製した（図１）。作製した端子高さはパッケージ基板の表面から約５０μｍだった。
なお上記基板の素材として日立化成株式会社製  商品名「ＭＣＬ−Ｅ−６７９ＦＧＢＳ」が用いられ、基板の素材の平均熱膨張率は７×１０−６（／Ｋ）、曲げ弾性率（剛性、２５℃）は２５（ＧＰａ）、厚さ０．３６(ｍｍ)であった。基板の平均熱膨張率は、下記の条件で測定した。
【００２９】
熱膨張率の測定
各実施例及び比較例で用いたパッケージ基板、フレキシブル基板及び絶縁性樹脂接着剤の２０〜２６０℃での平均熱膨張率は、熱機械分析装置（セイコーインスツル株式会社製、商品名：ＴＭＡ／ＳＳ６１００）を用いて、下記条件により測定した。
＜測定条件＞
・基板のサンプル形状：２０ｍｍ×３ｍｍ×０．１ｍｍ
・測定温度領域：室温（２０℃）〜２６０℃
・昇温速度：５℃／ｍｉｎ
・測定モード：引張モード
【００３０】
（３）半導体装置の搭載
フリップチップボンダ（パナソニックファクトリーソリューションズ株式会社製、商品名「ＦＣＢ３」）を用いて、上記半導体素子をフリップチップ接続でパッケージ基板に搭載した。
搭載後アンダーフィル（日立化成株式会社製  商品名「ＣＥＬ−Ｃ−３７５０」を半導体素子と基板の間に供給し、１７５℃、２時間加熱し硬化した（図２、図３参照）。
またパッケージ基板表面と半導体素子裏面までの厚さをＡとし、接続端子４の高さをＢとすると、Ａ−Ｂは約６０μｍだった。
【００３１】
（４）フレキシブル基板の用意
東レ・デュポン株式会社製  カプトン１００Ｈ（厚み２５μｍ）を用意した。平均熱膨張係数は２７×１０−６（／Ｋ）、曲げ弾性率（２５℃）は３．４（ＧＰa）であった。
【００３２】
用意したフレキシブル基板にレーザー加工機（日立ビアメカニクス株式会社製、商品名「ＬＣ−２Ｆ２１Ｂ／１Ｃ」）で穴あけ加工を行った。条件はエネルギー密度１７００Ｊ／ｃｍ２、パルス幅８０μｓとした。この加工によって、フレキシブル基板を貫通するビアを形成した（図４）。
【００３３】
＜シード層の形成＞
次いで、無電解銅メッキで銅を０．３μｍメッキし、シード層を形成した。
メッキ浴は奥野製薬工業株式会社製ＡＴＳアドカッパーＩＷを用い、３２℃、２５分の条件で行った。
【００３４】
＜ドライフィルムレジストの形成＞
ドライフィルムレジスト（日立化成株式会社製、商品名「Ｐｈｏｔｅｃ  ＲＹ−３５２５」）を用いて、ロールラミネーターにより、シード層上にラミネートした。次いで、パターンを形成したフォトツールを密着させ、露光機（株式会社オーク製作所製、商品名「ＥＸＭ−１２０１型」）を使用して、１００ｍＪ／ｃｍ２のエネルギー量で露光した。次いで、３０℃の１質量％炭酸ナトリウム水溶液で、９０秒間スプレー現像を行い、ドライフィルムレジストを開口させてレジストパターンを形成した。
表面のパターン形成後、表と同様に裏のパターンを作製した。
パターンは、縦７．３ｍｍ、横７．３ｍｍの範囲内にパッド径１００μｍ、パッドピッチ３５０μｍ、パッドパターン２１列、２１行でパッド数４４１個配置されたもので、最小ライン／最小スペース＝２５μｍ／２５μｍとした。
なお、基板サイズは、横９２ｍｍ、縦６４ｍｍで、縦１２ｍｍ、横１２ｍｍのパターンが１７ｍｍピッチで長尺方向に５個短尺方向に３個配置されている基板（すなわち、図４とは異なる基板）を用いた。
【００３５】
＜配線パターンの形成＞
次いで、電解銅めっき法により配線パターンを形成した。
メッキ浴は硫酸銅を２２０ｇ／ｌの濃度にしたものを用い、２５℃、２５分の条件で行った。なお、その時の印加電流は３４Ａであった。
【００３６】
＜ドライフィルムレジストの除去＞
次いで、剥離液によってドライフィルムレジストを除去した。
はく離液はＮａＯＨ、３質量％の濃度のものを用い、４分間行った。
【００３７】
＜シード層の除去＞
次いで、エッチング液によりシード層を除去した。
エッチング浴は三菱ガス化学株式会社製ＷＬＣ−Ｃ２を純水で２倍希釈したものを用い、２５℃、９０秒間行った。
【００３８】
＜絶縁層の形成＞
次いで、配線パターン上に絶縁層を形成した。具体的には、真空ラミネータを用いてソルダーレジスト（日立化成株式会社製、商品名「ＳＮ−９０００」）をフレキシブル基板に７０℃、０．４６ＭＰａの圧力で貼り付け、直接描画露光機でＵＶを０．２J／ｃｍ２のエネルギー量で、露光した。続いて裏面にも同様の工程で露光を行い、ＮａＯＨ  １質量％の濃度の現像液で１分間現像した。
次いで、ポストＵＶ照射（２Ｊ／ｃｍ２）を行った後、１６０℃で窒素雰囲気（酸素濃度５０ｐｐｍ以下）下、１時間、加熱することで、熱硬化を行った。
【００３９】
＜上段接続パッドの形成＞
上記で作製したソルダーレジスト形成フレキシブル基板を８０℃の無電解ニッケルメッキ液（奥野製薬工業株式会社製  商品名「ＩＣＰニコロンＧＭ−ＮＰ」）に１３５０秒浸した後、６０℃の置換金メッキ液（奥野製薬工業株式会社製  「商品名ムデンノーブルＡＵ」）に９００秒浸し、上段接続パッド１２にニッケルメッキを約２μｍ厚、金メッキを約０．０５μｍ厚になるように加工した。（図５、図６参照）。
【００４０】
（５）絶縁性樹脂接着剤のパッケージ基板への貼り付け
５０μｍ厚の絶縁性樹脂接着剤７（日立化成株式会社製、商品名「ＨＳ−２６０」）を、真空ラミネータを用いてパッケージ基板に７０℃、０．４６ＭＰａの圧力で貼り付けた（図７参照）。このとき、絶縁性樹脂接着剤の厚さは、半導体素子を埋め込んだため、元のフィルムより厚さが増加し、約６０μｍであった。
この絶縁性樹脂接着剤を１７５℃、２時間硬化させたものの２０℃から２６０℃の平均熱膨張率を測定したところ１１０×１０−６（／Ｋ）であった。
この時の絶縁性樹脂接着剤の厚さは、図７に示したようにパッケージ基板表面と半導体素子裏面までの厚さをＡとし、パッケージ基板表面と絶縁性樹脂接着剤７の貼付け後の高さをＣとすると、Ａ−Ｃは−１０μｍであった。
【００４１】
（６）フレキシブル基板の搭載
（５）で作製した絶縁性樹脂接着剤７付きパッケージ基板に（４）で用意したフレキシブル基板を、位置合わせを行って配置した。その後真空ラミネータを用いて７０℃、０．４６ＭＰａの圧力で貼り付けた（図８参照）。
【００４２】
（７）フレキシブル基板の接続
上記（６）でパッケージ基板に貼りあわせたフレキシブル基板とパケージ基板の配線を接続した。角の無いロの字型に縦８ｍｍ、横２ｍｍの突起が４個付いたツールを用意し、フリップチップボンダで、接続部温度が２６０℃になるようにヒーターを設定し、１００Ｎ、５秒間圧着した（図９参照）。
【００４３】
その後上記パッケージ基板を１７５℃で２時間保持し、絶縁性樹脂接着剤を硬化させた。
【００４４】
（８）外部接続端子の作製
次に下段パッケージ基板に、はんだボール(直径０．２５ｍｍ)を搭載し、リフロー装置（株式会社タムラ製作所製、商品名「ＴＮＰ２５−３３７ＥＭ」）を用いて、窒素雰囲気（酸素濃度２００ｐｐｍ以下）で、はんだボールを溶融することで外部接続端子９とした（図１０参照）。
【００４５】
（９）個片の半導体装置に分割
上記で作製したサンプルを、ダイサー（株式会社ディスコ製  ＤＡＤ３３５０）を用いて個片の半導体装置に分割した。ダイサーのブレードは０．２ｍｍ幅のものを使用した。分割サイズは縦１２ｍｍ、横１２ｍｍとした（図１１参照）。
【００４６】
このときの曲げ剛性はフレキシブル基板（第２の基板）５の曲げ剛性をＤ２、パッケージ基板（第１の基板）１の曲げ剛性をＤ１とした場合、Ｄ１＝２５ＧＰａ×１２ｍｍ×（０．３６ｍｍ）３／１２＝１．１７ＧＰa・ｍｍ４、Ｄ２＝３．４ＧＰａ×１２ｍｍ×（０．０２５ｍｍ）３／１２＝０．００００５３１ＧＰa・ｍｍ４となり、
Ｄ１ ／ Ｄ２は約２２０００となる。
【００４７】
比較例１
＜半導体素子の搭載＞
実施例１と同様のパッケージ基板と、半導体素子を用い、実施例１と同様にして、半導体素子をフリップチップ接続でパッケージ基板に搭載し、アンダーフィルを半導体素子と基板の間に供給し硬化した。
【００４８】
＜封止＞
半導体素子を搭載したパッケージ基板を封止材（日立化成株式会社製、商品名「ＣＥＬ−４２０」）を用いて、コンプレッション封止装置（アピックヤマダ株式会社製  ＷＣＭ３００）により半導体素子を覆うように封止した。
封止条件は、プレス熱板温度１４０℃、型締力１５０ＫＮ、キュアタイム３００秒とした。
【００４９】
次に封止済みサンプルをレーザー加工機（日立ビアメカニクス株式会社製、商品名「ＬＣ−２Ｆ２１Ｂ／１Ｃ」）で穴あけ加工を行った。条件はエネルギー密度１７００Ｊ／ｃｍ２、パルス幅８０μｓとした。この加工によって、封止材を貫通し、下段パッケージ基板に達するビアの形成を行った（図１２参照）。
また、パターンはパッケージの４辺に２４穴、３列で形成できたので、合計２５２接点である。
【００５０】
その後上記半導体装置を１７５℃で５時間保持し、封止材を硬化させた。
【００５１】
次に下段パッケージ基板にはんだボール(直径０．２５ｍｍ)を搭載し、リフロー装置（株式会社タムラ製作所製、商品名「ＴＮＰ２５−３３７ＥＭ」）を用いて、窒素雰囲気（酸素濃度２００ｐｐｍ以下）で、はんだボールを溶融することで外部接続端子１０９とした。
【００５２】
上記で作製したサンプルをダイサー（株式会社ディスコ製  ＤＡＤ３３５０）を用いて個片の半導体装置に分割した。ダイサーのブレードは０．２ｍｍ幅のものを使用した。分割サイズは縦１２ｍｍ、横１２ｍｍとした。
実施例１、比較例１の上下段パッケージを繋ぐ接続端子数と接点合計数をまとめて表１に示した。
【００５３】
【表１】
2017069397.tif 000003
【００５４】
実施例１は比較例１と比べて上下段を繋ぐ接続端子数が多く、発明の効果が明らかである。
【００５５】
以上の結果から、本発明によれば、上下段の接続端子数が多いＰｏＰ構造の半導体装置を、一般的に用いられている半導体装置を製造するための装置を利用して製造できる。
【産業上の利用可能性】
【００５６】
本発明の半導体装置は、三次元対応の半導体装置として、スマートフォンやタブレット端末等に使用できる。
【符号の説明】
【００５７】
１  パッケージ基板（第1の基板）
２  半導体素子
３  アンダーフィル
４  パッケージ基板の接続端子
５  フレキシブル基板（第２の基板）
６  フレキシブル基板の接続端子
７  絶縁性樹脂接着剤（樹脂材料）
８  パッケージ基板とフレキシブル基板の接続部
９  外部接続端子
１０  外部接続端子のパッド
１１  ダイシングライン
１２  フレキシブル基板上の上下段パッケージを繋ぐ接続端子
１３  フレキシブル基板のビア
１４  フレキシブル基板のたわみ
２０  本発明の下段半導体装置
１０１  半導体素子
１０２  アンダーフィル
１０３  パッケージ基板
１０７  封止材
１０８  樹脂貫通ビア（封止樹脂貫通接続端子）
１０９  外部接続端子
１１０  上段半導体装置
１１１  従来構造の下段半導体装置
１１２  ＰＯＰ構造の半導体装置
【図１】
2017069397.tif 000004
【図２】
2017069397.tif 000005
【図３】
2017069397.tif 000006
【図４】
2017069397.tif 000007
【図５】
2017069397.tif 000008
【図６】
2017069397.tif 000009
【図７】
2017069397.tif 000010
【図８】
2017069397.tif 000011
【図９】
2017069397.tif 000012
【図１０】
2017069397.tif 000013
【図１１】
2017069397.tif 000014
【図１２】
2017069397.tif 000015