(57)【要約】【目的】短期間で回路設計を行うことができるようにする。【構成】回路設計装置１００は、回路図を含み目標性能が設定可能であると共に、前記回路図に対応する動作モデルのパラメータ、ノード出力波形又は含まれるトランジスタの特性のうちの少なくとも１つを仕様として設定可能な複数のテンプレート１０８と、目標性能及び仕様を該当するテンプレートに設定するテンプレート設定部１０５と、目標性能及び仕様が設定された複数のテンプレートによって構成される目標回路が、所定特性を満たすように動作するか否かを、複数のテンプレートによって構成された回路図及びプロセス・デザイン・キットを用いて判定する動作判定部１０６と、目標回路が所定特性を満たすとき、目標回路を構成するテンプレート毎に各テンプレートの回路図を構成するトランジスタのパラメータを決定するパラメータ決定部１０７を備えている。【選択図】図１
2017068646.tif 000002
【特許請求の範囲】
【請求項１】
回路図を含み目標性能が設定可能であると共に、前記回路図に対応する動作モデルのパラメータ、ノード出力波形又は含まれるトランジスタの特性のうちの少なくとも１つを仕様として設定可能な複数のテンプレートと、
前記テンプレートの目標性能及び少なくとも1つの仕様を入力する入力部と、
前記入力部によって入力された目標性能及び仕様を該当するテンプレートに設定するテンプレート設定部と、
前記目標性能及び仕様が設定された複数のテンプレートによって構成される目標回路が、所定特性を満たすように動作するか否かを、前記複数のテンプレートによって構成された回路図及びプロセス・デザイン・キットを用いて判定する動作判定部と、
前記目標回路が前記所定特性を満たすとき、前記目標回路を構成するテンプレート毎に各テンプレートの回路図を構成するトランジスタのパラメータを決定するパラメータ決定部とを備えて成ることを特徴とする回路設計装置。
【請求項２】
前記テンプレートの動作モデルはＶｅｒｉｌｏｇによって記述された動作モデルであり、前記テンプレートのノード出力波形は出力が許容される変動範囲を所定特性の軸に沿って規定する波形であり、前記トランジスタの特性はゲート長及びゲート幅のような形状の特性ではなく、電圧、電流、抵抗、キャパシタンスの少なくとも１つによって定められるトランジスタの電気的特性であり、前記トランジスタのパラメータはゲート長及びゲート幅であることを特徴とする請求項1記載の回路設計装置。
【請求項３】
回路図を含み目標性能が設定可能であると共に、前記回路図に対応する動作モデルのパラメータ、ノード出力波形又は含まれるトランジスタの特性のうちの少なくとも１つを仕様として設定可能な複数のテンプレートを用いて、
入力部が、前記テンプレートの目標性能及び少なくとも1つの仕様を入力し、
テンプレート設定部が、前記入力部によって入力された目標性能及び仕様を該当するテンプレートに設定し、
動作判定部が、前記目標性能及び仕様が設定された複数のテンプレートによって構成される目標回路が、所定特性を満たすように動作するか否かを、前記複数のテンプレートによって構成された回路図及びプロセス・デザイン・キットを用いて判定し、
パラメータ決定部が、前記目標回路が前記所定特性を満たすとき、前記目標回路を構成するテンプレート毎に各テンプレートの回路図を構成するトランジスタのパラメータを決定することを特徴とする回路設計方法。
【請求項４】
前記テンプレートの動作モデルはＶｅｒｉｌｏｇによって記述された動作モデルであり、前記テンプレートのノード出力波形は出力が許容される変動範囲を所定特性の軸に沿って規定する波形であり、前記トランジスタの特性はゲート長及びゲート幅のような形状の特性ではなく、電圧、電流、抵抗、キャパシタンスの少なくとも１つによって定められるトランジスタの電気的特性であり、前記トランジスタのパラメータはゲート長及びゲート幅であることを特徴とする請求項３記載の回路設計方法。
【請求項５】
コンピュータに請求項３又は４記載の回路設計方法を実行させるための回路設計用プログラム。
【請求項６】
請求項５記載の回路設計用プログラムを記録して成ることを特徴とするコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の回路設計を行う回路設計装置、回路設計方法、回路設計用プログラム及び回路設計用プログラムを記録したコンピュータ読み取り可能な記録媒体に関する。
【背景技術】
【０００２】
従来からＬＳＩ（Large Scale Integration）等の集積回路の手法が開発されているが（例えば特許文献１参照）、設計を行う場合には、トランジスタ等のデバイスレベルでの設計が行われている。
例えば、目標とする回路（目標回路）の構成を想定し、前記回路を構成するトランジスタ毎にＳＰＩＣＥ（スパイス）等のシミュレーションを行って所望の特性を有するトランジスタの設計を行う。
【０００３】
前記各トランジスタは目標回路全体から見て１つの回路的な機能を果たす回路（回路要素）ではなく、回路要素を構成する単なるデバイスとして使用される。係る方法によって回路設計は可能ではあるが、目標回路を構成するトランジスタ等が多くなると、設計作業に長期間要するという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−０６５２８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、前記問題点に鑑み成されたもので、１つの回路機能を果たす回路（回路要素）を用いて設計を可能にすることにより、短期間で回路設計を行うことができるようにすることを課題としている。
【課題を解決するための手段】
【０００６】
本発明の第１の視点によれば、回路図を含み目標性能が設定可能であると共に、前記回路図に対応する動作モデルのパラメータ、ノード出力波形又は含まれるトランジスタの特性のうちの少なくとも１つを仕様として設定可能な複数のテンプレートと、前記テンプレートの目標性能及び少なくとも1つの仕様を入力する入力部と、前記入力部によって入力された目標性能及び仕様を該当するテンプレートに設定するテンプレート設定部と、前記目標性能及び仕様が設定された複数のテンプレートによって構成される目標回路が、所定特性を満たすように動作するか否かを、前記複数のテンプレートによって構成された回路図及びプロセス・デザイン・キットを用いて判定する動作判定部と、前記目標回路が前記所定特性を満たすとき、前記目標回路を構成するテンプレート毎に各テンプレートの回路図を構成するトランジスタのパラメータを決定するパラメータ決定部とを備えて成ることを特徴とする回路設計装置が提供される。
【０００７】
また、本発明の第２の視点によれば、回路図を含み目標性能が設定可能であると共に、前記回路図に対応する動作モデルのパラメータ、ノード出力波形又は含まれるトランジスタの特性のうちの少なくとも１つを仕様として設定可能な複数のテンプレートを用いて、入力部が、前記テンプレートの目標性能及び少なくとも1つの仕様を入力し、テンプレート設定部が、前記入力部によって入力された目標性能及び仕様を該当するテンプレートに設定し、動作判定部が、前記目標性能及び仕様が設定された複数のテンプレートによって構成される目標回路が、所定特性を満たすように動作するか否かを、前記複数のテンプレートによって構成された回路図及びプロセス・デザイン・キットを用いて判定し、パラメータ決定部が、前記目標回路が前記所定特性を満たすとき、前記目標回路を構成するテンプレート毎に各テンプレートの回路図を構成するトランジスタのパラメータを決定することを特徴とする回路設計方法が提供される。
【０００８】
また、本発明の第３の視点によれば、コンピュータに前記回路設計方法を実行させるための回路設計用プログラムが提供される。
また、本発明の第４の視点によれば、前記回路設計用プログラムを記録して成ることを特徴とするコンピュータ読み取り可能な記録媒体が提供される。
【発明の効果】
【０００９】
本発明の回路設計装置によれば、短期間で回路設計を行うことが可能になる。
本発明の回路設計方法によれば、短期間で回路設計を行うことが可能になる。
また、コンピュータが本発明の回路設計用プログラムを実行することにより、短期間で回路設計を行うことが可能になる。
【００１０】
また、本発明の記録媒体に記録した回路設計用プログラムをコンピュータに実行させることにより、短期間で回路設計を行うことが可能になる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態に係る回路設計装置のブロック図である。
【図２】本発明の実施の形態に係る回路設計装置のフローチャートである。
【図３】本発明の実施の形態に係る回路設計装置の動作を説明するための図である。
【図４】本発明の実施の形態で使用するテンプレートの内容を示す図表である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態に係る回路設計装置、回路設計方法、コンピュータに回路設計方法を実行させるための回路設計用プログラム及び回路設計用プログラムを記録したコンピュータ読み取り可能な記録媒体について、図面を用いて説明する。尚、各図において同一部分には同一符号を付している。
【００１３】
本発明の実施の形態に係る回路設計装置は、予め用意された回路のテンプレートの所定特性を設計者が設定可能に構成することによってテンプレートの特性を動的に変化させ、前記複数のテンプレートを用いて目標とする回路（目標回路）を設計するように機能する。
前記各テンプレートは、１つの回路的な機能を果たす回路（回路要素）である。また、前記テンプレートは、回路図を有しているが、具体的なトランジスタレベルまでの詳細な構成は規定されておらず、半導体製造プロセスに依存しない抽象的に表わされた回路であり、テンプレートの仕様等の所定の回路特性を使用者が設定できるように構成されている。複数のテンプレートによって所定の特性を有する目標回路が得られた後、前記目標回路を構成する各テンプレート中のトランジスタのパラメータが決定される。これにより、目標回路が具体的にトランジスタレベルで決定される。
【００１４】
図１は、本発明の実施の形態に係る回路設計装置のブロック図である。
図１において、回路設計装置１００は、入力部１０１、表示部１０２、設計処理部１０３、記憶部１０４を備えている。
回路設計装置１００は、キーボードやマウスなどの操作部、表示部、中央処理装置（ＣＰＵ）及び記憶部を備えたコンピュータによって構成することができる。前記コンピュータに、コンピュータ読み取り可能な記録媒体（例えば、記憶部１０４、あるいは図示しない半導体メモリやＣＤ−ＲＯＭ等）に記録された回路設計用プログラムをインストールして実行させることにより、回路設計装置１００として機能させることができる。
【００１５】
入力部１０１は、データや命令を入力するためのもので、マウス、キーボードあるいは、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）端子等の入力インタフェースによって構成される。テンプレートの仕様等の特性を入力する場合、入力部１０１からテンプレートを指定して当該テンプレートの特性を入力する。テンプレートの仕様については後述するように３種類あり、使用するテンプレートについては、各テンプレート毎に少なくとも１種類の仕様が入力される。
【００１６】
設計処理部１０３は、テンプレートを用いて設計目標の回路（目標回路）を構成し、前記テンプレート毎にトランジスタのパラメータを決定することによって、目標回路全体のトランジスタのパラメータを決定する機能を有している。ここで、トランジスタのパラメータとはゲート長Ｌ及びゲート幅Ｗを意味している。
【００１７】
記憶部１０４は、回路のテンプレート１０８、設計制約等の設計条件１１３、所定の半導体製造プロセスを想定した目標回路を設計するために必要なデータであるプロセス・デザイン・キット（ＰＤＫ）１１４が記憶される。
テンプレート１０８は、複数種類の回路のテンプレートを有している。各テンプレートは前述したように１つの回路的機能を果たす回路であり、図１には、回路的機能が相互に異なるテンプレートとして、位相比較器（ＰＦＤ）のテンプレート１０９、アナログローパスフィルタ（ＡＦ）のテンプレート１１０、電圧制御型発振器（ＶＣＯ）１１１、分周器（ＦＤ）１１２を例示している。テンプレートの種類としては、増幅器、発振器等、種々の回路がある。
【００１８】
各テンプレート１０９〜１１２は、回路的機能は同じであるが異なる特性に設定可能な複数のテンプレート１〜ｎを有している。
目標回路の種類に応じて、増幅回路等の種々のテンプレートを用いるように構成することができる。
【００１９】
図４は、本実施の形態で使用するテンプレートの内容を示す表で、各テンプレートに共通するものである。
入力部１０１からテンプレート１０８内のテンプレートを指定して特性を入力することによって、使用者が各テンプレートの目標性能や仕様等の特性を設定することが可能なように構成されている。これにより、各テンプレートの特性を動的に設定、変更可能なように構成されている。
【００２０】
図４において、テンプレート１０８内の各テンプレートは、各テンプレートの機能に対応するトランジスタレベルの（トランジスタ、キャパシタ、抵抗等の回路素子や配線によって構成された）回路図を有しており、ゲート長Ｌ及びゲート幅Ｗは設定されていない。前記回路図は、製造プロセスに依存しない回路である。
【００２１】
また、各テンプレートは、目標項目として、利得やカットオフ周波数等の目標性能、入出力の条件（例えば最大入力電圧）等の動作条件、目標波形を満たすか否かの評価式（例えば波形メジャー文によって波形形状の特定範囲の数値の許容範囲を判断する式）が設定可能に構成されている。
【００２２】
また、各テンプレートには、制約として、ペア性などの回路素子間の関係が設定可能に構成されている。
また、各テンプレートには、（１）回路図に対応する動作モデルのパラメータ、（２）ノード出力波形又は（３）当該テンプレートに含まれる各トランジスタの電気的特性、のうちの少なくとも１つを仕様として設定可能に構成されている。
【００２３】
前記動作モデルはＶｅｒｉｌｏｇ（ヴェリログ）によって記述される動作モデルであり、前記ノード出力波形は出力が許容される変動範囲を所定特性の軸に沿って規定する波形であり、前記トランジスタの特性はゲート長L及びゲート幅Wのような形状の特性ではなく、電圧、電流、抵抗、キャパシタンスの少なくとも１つによって定められるトランジスタの電気的特性である。
各テンプレートは、前記回路図及び目標性能は必須の項目である。また、前記３つの仕様中の少なくとも１つを設定することが必須であるように構成している。
【００２４】
前記動作モデルは回路図に対応してＶｅｒｉｌｏｇ（ヴェリログ）（Ｖｅｒｉｌｏｇ−Ａ、Ｖｅｒｉｌｏｇ−ＤあるいはＶｅｒｉｌｏｇ−ＡＭＳ）によって記述された動作モデルとして構成でき、入力部１０１からパラメータを入力する。
前記テンプレートのノード出力波形は、出力が許容される変動範囲を所定特性の軸（例えば周波数軸あるいは時間軸）に沿って規定したスペックであり、例えば出力波形によって規定される。出力波形が適正範囲内か否かの判定は評価式によって行う。
【００２５】
また、前記トランジスタの電気的特性は、ゲート長L及びゲート幅Wのような形状の特性ではなく、電圧、電流、抵抗、キャパシタンスの少なくとも１つによって定められるトランジスタの電気的特性であり、例えば特性の例として、オーバードライブ電圧、ソース・ドレイン間抵抗、ソース・ドレイン間電圧Ｖｄｓの動作範囲（最小値ｍｉｎ及び最大値ｍａｘ）、ドレーン・ソース間電流Ｉｄｓ、トランスコンダクタンスＧｍ、ドレインコンダクタンスＧｄがある。
【００２６】
前記動作条件、評価式及び制約は必須ではないが、必要に応じて設定して使用することができる。
また、テンプレートには、その他の項目として、何らかの特性のばらつきやノイズの許容範囲を設定するように構成することができる。この場合、前記その他の項目は必須ではないが、目標性能として設定してもよい。
【００２７】
設計処理部１０３は、テンプレート設定部１０５、動作判定部１０６、パラメータ決定部１０７を備えている。
テンプレート設定部１０５は、入力部１０１によって入力された仕様等の特性を、テンプレート１０８内の該当するテンプレートに対応付けて記憶する機能、即ち、テンプレートの特性を設定する機能を有している。
【００２８】
動作判定部１０６は、前記特性が設定された複数のテンプレートによって構成される目標回路のシミュレーションを行い、前記目標回路が所定特性を満たすように動作するか否かを判定する機能を有している。
また、パラメータ決定部１０７は、動作判定部１０６が前記目標回路は前記所定特性を満たすと判定したとき、前記目標回路を構成するテンプレート毎にシミュレーションを行って、各テンプレートに含まれるトランジスタのパラメータを決定する機能を有している。
【００２９】
図２は、本発明の実施の形態に係る回路設計装置１００の動作を説明するフローチャートで、主に設計処理部１０３の処理を示している。
また、図３は、本発明の実施の形態で設計ずる目標回路を示す図で、位相同期回路（ＰＬＬ）の例を示している。位相同期回路３００は、位相比較器３０１、アナログローパスフィルタ３０２、電圧制御型発振器３０３、分周器３０４によって構成された一般的な位相同期回路である。
【００３０】
以下、図１〜図４を参照して本発明の実施の形態の動作を詳細に説明する。
尚、テンプレート１０８、設計条件１１３、ＰＤＫ１１４は予め記憶部１０４に記憶されているものとする。
図３に示した位相同期回路３００を目標回路として設計する場合、設計者は、入力部１０１を操作して、位相比較器３０１、アナログローパスフィルタ３０２、電圧制御型発振器３０３、分周器３０４から成る位相同期回路３００を目標回路として入力すると共に、テンプレート１０８の中から、位相比較器のテンプレート１０９、アナログローパスフィルタのテンプレート１１０、電圧制御型発振器のテンプレート１１１、分周器のテンプレート１１２を各々１つ選択する（図２のステップＳ２０１）。
【００３１】
次に入力部１０１により、前記選択したテンプレート１０９〜１１２の特性として仕様及び目標性能を入力する。ここで入力する仕様は、前述したように、（１）動作モデルのパラメータ、（２）ノード出力波形、又は、（３）当該テンプレートに含まれるトランジスタの特性、の中の少なくとも１つである。テンプレート１０９〜１１２によって入力する仕様の種類や仕様の数を変えてもよい。尚、必要に応じて、動作条件や制約等の図４に示した他の特性を更に設定するようにしてもよい。
【００３２】
テンプレート設定部１０５は、テンプレート１０９〜１１２の特性が入力されたと判定すると（ステップＳ２０２）、該当するテンプレート１０９〜１１２に当該特性を設定する（ステップＳ２０３）。
動作判定部１０６が、必要な全てのテンプレート（ここでは、位相比較器３０１、アナログローパスフィルタ３０２、電圧制御型発振器３０３、分周器３０４に対応する各１つのテンプレート１０９〜１１２）の特性設定が完了していないと判定した場合には（ステップＳ２０４）、処理ステップＳ２０１へ戻る。
【００３３】
動作判定部１０６は、必要な全ての特性設定が完了したと判定すると（ステップＳ２０４）、特性設定が完了したテンプレート１０９〜１１２によって構成した目標回路（位相同期回路３００）及びＰＤＫ１１４に含まれるシミュレーションモデル（例えばＳＰＩＣＥ（スパイス）モデル）を用いてシミュレーションを行い、前記目標回路が、所定の基準特性（設計条件１１３に設定された基準となる特性）を満たすように動作するか否かの動作判定を行う（ステップＳ２０５、Ｓ２０６）。
【００３４】
動作判定部１０６が処理ステップＳ２０５、Ｓ２０６において目標回路が前記所定特性を満たさないと判定した場合には、処理ステップＳ２０１へ戻って、入力部１０１により他のテンプレートの選択処理（ステップＳ２０１）やテンプレートの他の特性の設定処理（ステップＳ２０３）を行い、新たな特性のテンプレートを用いて目標回路が前記所定特性を満たすか否かの判定を行う。尚、設計者の知識を活用して目標回路に好適な特性のテンプレートを作成して使用できるため、予め用意するテンプレートは少なくてもよい。
【００３５】
動作判定部１０６が処理ステップＳ２０６において、目標回路が前記所定特性を満たすと判定した場合には、パラメータ決定部１０７は、このとき目標回路を構成しているテンプレート１０９〜１１２毎にシミュレーションを行い、各テンプレートに含まれるトランジスタの最適なパラメータ（ゲート長Ｌ及びゲート幅Ｗ）を決定する（ステップＳ２０７）。
【００３６】
以上の処理により、目標回路全体のトランジスタのパラメータが決定され、目標回路の設計が完了する。前述したトランジスタのパラメータを得るまでの処理過程や得られた結果は表示部１０２に表示され又、得られたパラメータは目標回路と共に記憶部１０４に記憶される。
尚、前記のようにして決定したトランジスタのパラメータを用いて、目標回路の特性の最適化を行うことにより、前記決定したトランジスタのパラメータを微調整するようにしてもよい。
【００３７】
以上述べたように本発明の実施の形態は、回路図を含み目標性能が設定可能であると共に、前記回路図に対応する動作モデルのパラメータ、ノード出力波形又は含まれるトランジスタの特性のうちの少なくとも１つを仕様として設定可能な複数のテンプレート１０８と、テンプレート１０８の目標性能及び少なくとも1つの仕様を入力する入力部１０１と、入力部１０１によって入力された目標性能及び仕様を該当するテンプレート１０８に設定するテンプレート設定部１０５と、前記目標性能及び仕様が設定された複数のテンプレート１０８によって構成される目標回路が、所定特性を満たすように動作するか否かを、前記複数のテンプレート１０８によって構成された回路図及びプロセス・デザイン・キットを用いて判定する動作判定部１０６と、前記目標回路が前記所定特性を満たすとき、前記目標回路を構成するテンプレート１０８毎に各テンプレート１０８の回路図を構成するトランジスタのパラメータを決定するパラメータ決定部１０７とを備えて成ることを特徴としている。
【００３８】
ここで、テンプレート１０８の動作モデルはＶｅｒｉｌｏｇ（ヴェリログ）によって記述された動作モデルであり、テンプレート１０８のノード出力波形は出力が許容される変動範囲を所定特性の軸に沿って規定する波形であり、前記トランジスタの特性はゲート長L及びゲート幅Wのような形状の特性ではなく、電圧、電流、抵抗、キャパシタンスの少なくとも１つによって定められるトランジスタの電気的特性であり、前記トランジスタのパラメータはゲート長Ｌ及びゲート幅Ｗであることを特徴としている。
【００３９】
したがって、１つの回路的機能を果たすテンプレートを用いて設計することが可能になり、短期間で回路設計を行うことが可能になる。
また、テンプレート１０８の動作モデルをＶｅｒｉｌｏｇによって記述することにより、目標回路が目標特性を満たすか否か短時間で判定することが可能になる。また、アナログ回路を設計する場合には、テンプレートの仕様としてＶｅｒｉｌｏｇ−Ａを用いることによって、より高速な処理が可能になる。
【００４０】
また、既存の回路図のみを見ただけでは設計過程を把握することはできないため、従来は設計過程に含まれる設計手順等の設計ノウハウ等を活用することができなかったが、本発明の実施の形態によれば、設計過程で作成されるテンプレートを利用して、あらたな回路設計に応用することが可能になり、高品質な回路を短期間で設計することが可能になる等の効果を奏する。
【００４１】
また、コンピュータが本発明の実施の形態に係る回路設計用プログラムを実行することにより、少ない種類のテンプレートを用いて多様な回路を設計することが可能になる等の効果を奏する。
また、本発明の実施の形態に係る記録媒体に記録した回路設計用プログラムをコンピュータに実行させることにより、少ない種類のテンプレートを用いて多様な回路を設計することが可能になる等の効果を奏する。
尚、本実施の形態では、目標回路を全てテンプレートによって構成する例で説明したが、目標回路の一部をテンプレートで構成する場合にも適用できる。
【産業上の利用可能性】
【００４２】
アナログ集積回路やデジタル集積回路の回路設計に係る発明に利用することが可能である。
【符号の説明】
【００４３】
１００・・・回路設計装置
１０１・・・入力部
１０２・・・表示部
１０３・・・設計処理部
１０４・・・記憶部
１０５・・・テンプレート設定部
１０６・・・動作判定部
１０７・・・パラメータ決定部
１０８〜１１２・・・テンプレート
１１３・・・設計条件
１１４・・・ＰＤＫ
３００・・・位相同期回路
３０１・・・位相比較器
３０２・・・アナログローパスフィルタ
３０３・・・電圧制御型発振器
３０４・・・分周器
【図１】
2017068646.tif 000003
【図２】
2017068646.tif 000004
【図３】
2017068646.tif 000005
【図４】
2017068646.tif 000006