(57)【要約】【課題】画質の劣化を抑制しつつ、固体撮像装置のダイナミックレンジを拡大する。【解決手段】固体撮像装置は、第１の光電変換部が生成した第１の電荷を第１の電荷電圧変換部に蓄積した状態における第１のデータ信号、前記第１の電荷電圧変換部と第２の電荷電圧変換部のポテンシャルを結合した領域に前記第１の電荷を蓄積した状態における第２のデータ信号、並びに、前記第２の光電変換部が生成した第２の電荷に基づく第３のデータ信号を読み出すように制御する。本技術は、例えば、固体撮像装置に適用できる。【選択図】図６
2017175345.tif 000002
【特許請求の範囲】
【請求項１】
複数の単位画素が配置されている画素アレイ部と、
前記単位画素の動作を制御する駆動部と
を備え、
前記単位画素は、
第１の光電変換部と、
前記第１の光電変換部より感度が低い第２の光電変換部と、
前記第２の光電変換部が生成した電荷を蓄積する電荷蓄積部と、
第１の電荷電圧変換部と、
第２の電荷電圧変換部と、
前記第１の光電変換部から前記第１の電荷電圧変換部に電荷を転送する第１の転送ゲート部と、
前記第２の電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第２の転送ゲート部と、
前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合する第３の転送ゲート部と
を備え、
前記駆動部は、前記第１の光電変換部が生成した第１の電荷を前記第１の電荷電圧変換部に蓄積した状態における第１のデータ信号、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合した領域に前記第１の電荷を蓄積した状態における第２のデータ信号、並びに、前記第２の光電変換部が生成した第２の電荷に基づく第３のデータ信号を読み出すように制御する
固体撮像装置。
【請求項２】
前記駆動部は、前記第１の電荷電圧変換部をリセットした状態における第１のリセット信号、並びに、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合した領域をリセットした状態における第２のリセット信号を読み出すように制御する
請求項１に記載の固体撮像装置。
【請求項３】
前記駆動部は、前記第１の電荷電圧変換部、前記第２の電荷電圧変換部、及び、前記電荷蓄積部のポテンシャルを結合した領域に前記第２の電荷を蓄積した状態において前記第３のデータ信号を読み出すとともに、前記第１の電荷電圧変換部、前記第２の電荷電圧変換部、及び、前記電荷蓄積部のポテンシャルを結合した領域をリセットした状態における第３のリセット信号を読み出すように制御する
請求項２に記載の固体撮像装置。
【請求項４】
前記第１のデータ信号と前記第１のリセット信号との差分である第１の差分信号、前記第２のデータ信号と前記第２のリセット信号との差分である第２の差分信号、及び、前記第３のデータ信号と前記第３のリセット信号との差分である第３の差分信号を生成する信号処理部を
さらに備える請求項３に記載の固体撮像装置。
【請求項５】
前記信号処理部は、前記第１の差分信号の値が所定の第１の閾値以下の場合、前記第１の差分信号を前記単位画素の画素信号に用い、前記第１の差分信号の値が前記第１の閾値を超え、前記第２の差分信号の値が所定の第２の閾値以下の場合、前記第２の差分信号を前記単位画素の画素信号に用い、前記第２の差分信号の値が前記第２の閾値を超える場合、前記第３の差分信号を前記単位画素の画素信号に用いる
請求項４に記載の固体撮像装置。
【請求項６】
前記信号処理部は、前記第１の差分信号、前記第２の差分信号、及び、前記第３の差分信号のうち少なくとも１つの値に基づいて設定した合成比率で前記第１の差分信号、前記第２の差分信号、及び、前記第３の差分信号を合成することにより、前記単位画素の画素信号を生成する
請求項４に記載の固体撮像装置。
【請求項７】
前記駆動部は、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合した領域をリセットした状態において、前記第２のリセット信号を読み出し、次に、前記第３の転送ゲート部を非導通状態にした状態において、前記第１のリセット信号を読み出し、次に、前記第１の転送ゲート部を導通状態にし、前記第１の電荷を前記第１の電荷電圧変換部に転送した状態において、前記第１のデータ信号を読み出し、次に、前記第３の転送ゲート部を導通状態にした状態において、前記第２のデータ信号を読み出すように制御する
請求項２に記載の固体撮像装置。
【請求項８】
前記駆動部は、前記第１の電荷電圧変換部、前記第２の電荷電圧変換部、及び、前記電荷蓄積部のポテンシャルを結合した領域に前記第２の電荷を蓄積した状態において前記第３のデータ信号を読み出すように制御する
請求項１に記載の固体撮像装置。
【請求項９】
前記単位画素は、
前記第２の光電変換部から前記電荷蓄積部に電荷を転送する第４の転送ゲート部と、
前記第４の転送ゲート部のゲート電極の下部に形成され、前記第２の光電変換部から溢れた電荷を前記電荷蓄積部に転送するオーバーフローパスと
をさらに備える請求項１に記載の固体撮像装置。
【請求項１０】
前記第２の光電変換部と前記電荷蓄積部とが転送ゲート部を介さずに接続されている
請求項１に記載の固体撮像装置。
【請求項１１】
前記電荷蓄積部の対向電極を可変電圧電源に接続し、
前記駆動部は、前記電荷蓄積部に電荷を蓄積する期間において、前記電荷蓄積部に蓄積された電荷に基づく信号を読み出す期間より、前記電荷蓄積部の対向電極に印加される電圧を低くする
請求項１に記載の固体撮像装置。
【請求項１２】
所定の電圧の電源と前記第２の電荷電圧変換部との間に接続されているリセットゲート部を
さらに備える請求項１に記載の固体撮像装置。
【請求項１３】
複数の単位画素が配置されている画素アレイ部と、
前記単位画素の動作を制御する駆動部と
を備え、
前記単位画素は、
第１の光電変換部と、
前記第１の光電変換部より感度が低い第２の光電変換部と、
前記第２の光電変換部が生成した電荷を蓄積する電荷蓄積部と、
第１の電荷電圧変換部と、
第２の電荷電圧変換部と、
前記第１の光電変換部から前記第１の電荷電圧変換部に電荷を転送する第１の転送ゲート部と、
前記第２の電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第２の転送ゲート部と、
前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合する第３の転送ゲート部と
を備える固体撮像装置が、
前記第１の光電変換部が生成した第１の電荷を前記第１の電荷電圧変換部に蓄積した状態における第１のデータ信号、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合した領域に前記第１の電荷を蓄積した状態における第２のデータ信号、並びに、前記第２の光電変換部が生成した第２の電荷に基づく第３のデータ信号を読み出すように制御する
固体撮像装置の駆動方法。
【請求項１４】
複数の単位画素が配置されている画素アレイ部と、
前記単位画素の動作を制御する駆動部と
を備え、
前記単位画素は、
第１の光電変換部と、
前記第１の光電変換部より感度が低い第２の光電変換部と、
前記第２の光電変換部が生成した電荷を蓄積する電荷蓄積部と、
第１の電荷電圧変換部と、
第２の電荷電圧変換部と、
前記第１の光電変換部から前記第１の電荷電圧変換部に電荷を転送する第１の転送ゲート部と、
前記第２の電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第２の転送ゲート部と、
前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合する第３の転送ゲート部と
を備え、
前記第１の光電変換部が生成した第１の電荷を前記第１の電荷電圧変換部に蓄積した状態における第１のデータ信号、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合した領域に前記第１の電荷を蓄積した状態における第２のデータ信号、並びに、前記第２の光電変換部が生成した第２の電荷に基づく第３のデータ信号を読み出すように制御する固体撮像装置と、
前記固体撮像装置からの信号を処理する信号処理装置と
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置、固体撮像装置の駆動方法、及び、電子機器に関し、特に、ダイナミックレンジを拡大できるようにした固体撮像装置、固体撮像装置の駆動方法、及び、電子機器に関する。
【背景技術】
【０００２】
従来、様々な方式の固体撮像装置のダイナミックレンジ拡大技術が存在する。
【０００３】
例えば、異なる感度で時分割に撮影し、時分割に撮影した複数の画像を合成する時分割方式が知られている。
【０００４】
また、例えば、感度が異なる受光素子を設け、感度が異なる受光素子でそれぞれ撮影した複数の画像を合成することによりダイナミックレンジを拡大する空間分割方式が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２５３８７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、時分割方式や空間分割方式では、分割数を増やすことによりダイナミックレンジを拡大することができる一方、分割数が増えると、アーチファクトの発生や解像度の低下等による画質の劣化が発生する。
【０００７】
そこで、本技術は、画質の劣化を抑制しつつ、固体撮像装置のダイナミックレンジを拡大できるようにするものである。
【課題を解決するための手段】
【０００８】
本技術の第１の側面の固体撮像装置は、複数の単位画素が配置されている画素アレイ部と、前記単位画素の動作を制御する駆動部とを備え、前記単位画素は、第１の光電変換部と、前記第１の光電変換部より感度が低い第２の光電変換部と、前記第２の光電変換部が生成した電荷を蓄積する電荷蓄積部と、第１の電荷電圧変換部と、第２の電荷電圧変換部と、前記第１の光電変換部から前記第１の電荷電圧変換部に電荷を転送する第１の転送ゲート部と、前記第２の電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第２の転送ゲート部と、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合する第３の転送ゲート部とを備え、前記駆動部は、前記第１の光電変換部が生成した第１の電荷を前記第１の電荷電圧変換部に蓄積した状態における第１のデータ信号、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合した領域に前記第１の電荷を蓄積した状態における第２のデータ信号、並びに、前記第２の光電変換部が生成した第２の電荷に基づく第３のデータ信号を読み出すように制御する。
【０００９】
前記駆動部には、前記第１の電荷電圧変換部をリセットした状態における第１のリセット信号、並びに、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合した領域をリセットした状態における第２のリセット信号を読み出すように制御させることができる。
【００１０】
前記駆動部には、前記第１の電荷電圧変換部、前記第２の電荷電圧変換部、及び、前記電荷蓄積部のポテンシャルを結合した領域に前記第２の電荷を蓄積した状態において前記第３のデータ信号を読み出すとともに、前記第１の電荷電圧変換部、前記第２の電荷電圧変換部、及び、前記電荷蓄積部のポテンシャルを結合した領域をリセットした状態における第３のリセット信号を読み出すように制御させることができる。
【００１１】
前記第１のデータ信号と前記第１のリセット信号との差分である第１の差分信号、前記第２のデータ信号と前記第２のリセット信号との差分である第２の差分信号、及び、前記第３のデータ信号と前記第３のリセット信号との差分である第３の差分信号を生成する信号処理部をさらに設けることができる。
【００１２】
前記信号処理部には、前記第１の差分信号の値が所定の第１の閾値以下の場合、前記第１の差分信号を前記単位画素の画素信号に用い、前記第１の差分信号の値が前記第１の閾値を超え、前記第２の差分信号の値が所定の第２の閾値以下の場合、前記第２の差分信号を前記単位画素の画素信号に用い、前記第２の差分信号の値が前記第２の閾値を超える場合、前記第３の差分信号を前記単位画素の画素信号に用いらせることができる。
【００１３】
前記信号処理部には、前記第１の差分信号、前記第２の差分信号、及び、前記第３の差分信号のうち少なくとも１つの値に基づいて設定した合成比率で前記第１の差分信号、前記第２の差分信号、及び、前記第３の差分信号を合成することにより、前記単位画素の画素信号を生成させることができる。
【００１４】
前記駆動部には、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合した領域をリセットした状態において、前記第２のリセット信号を読み出し、次に、前記第３の転送ゲート部を非導通状態にした状態において、前記第１のリセット信号を読み出し、次に、前記第１の転送ゲート部を導通状態にし、前記第１の電荷を前記第１の電荷電圧変換部に転送した状態において、前記第１のデータ信号を読み出し、次に、前記第３の転送ゲート部を導通状態にした状態において、前記第２のデータ信号を読み出すように制御させることができる。
【００１５】
前記駆動部には、前記第１の電荷電圧変換部、前記第２の電荷電圧変換部、及び、前記電荷蓄積部のポテンシャルを結合した領域に前記第２の電荷を蓄積した状態において前記第３のデータ信号を読み出すように制御させることができる。
【００１６】
前記単位画素は、前記第２の光電変換部から前記電荷蓄積部に電荷を転送する第４の転送ゲート部と、前記第４の転送ゲート部のゲート電極の下部に形成され、前記第２の光電変換部から溢れた電荷を前記電荷蓄積部に転送するオーバーフローパスとをさらに設けることができる。
【００１７】
前記第２の光電変換部と前記電荷蓄積部とを転送ゲート部を介さずに接続させることができる。
【００１８】
前記電荷蓄積部の対向電極を可変電圧電源に接続させ、前記駆動部には、前記電荷蓄積部に電荷を蓄積する期間において、前記電荷蓄積部に蓄積された電荷に基づく信号を読み出す期間より、前記電荷蓄積部の対向電極に印加される電圧を低くさせることができる。
【００１９】
所定の電圧の電源と前記第２の電荷電圧変換部との間に接続されているリセットゲート部をさらに設けることができる。
【００２０】
本技術の第２の側面の固体撮像装置の駆動方法は、複数の単位画素が配置されている画素アレイ部と、前記単位画素の動作を制御する駆動部とを備え、前記単位画素は、第１の光電変換部と、前記第１の光電変換部より感度が低い第２の光電変換部と、前記第２の光電変換部が生成した電荷を蓄積する電荷蓄積部と、第１の電荷電圧変換部と、第２の電荷電圧変換部と、前記第１の光電変換部から前記第１の電荷電圧変換部に電荷を転送する第１の転送ゲート部と、前記第２の電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第２の転送ゲート部と、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合する第３の転送ゲート部とを備える固体撮像装置が、前記第１の光電変換部が生成した第１の電荷を前記第１の電荷電圧変換部に蓄積した状態における第１のデータ信号、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合した領域に前記第１の電荷を蓄積した状態における第２のデータ信号、並びに、前記第２の光電変換部が生成した第２の電荷に基づく第３のデータ信号を読み出すように制御する。
【００２１】
本技術の第３の側面の電子機器は、複数の単位画素が配置されている画素アレイ部と、前記単位画素の動作を制御する駆動部とを備え、前記単位画素は、第１の光電変換部と、前記第１の光電変換部より感度が低い第２の光電変換部と、前記第２の光電変換部が生成した電荷を蓄積する電荷蓄積部と、第１の電荷電圧変換部と、第２の電荷電圧変換部と、前記第１の光電変換部から前記第１の電荷電圧変換部に電荷を転送する第１の転送ゲート部と、前記第２の電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第２の転送ゲート部と、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合する第３の転送ゲート部とを備え、前記第１の光電変換部が生成した第１の電荷を前記第１の電荷電圧変換部に蓄積した状態における第１のデータ信号、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合した領域に前記第１の電荷を蓄積した状態における第２のデータ信号、並びに、前記第２の光電変換部が生成した第２の電荷に基づく第３のデータ信号を読み出すように制御する固体撮像装置と、前記固体撮像装置からの信号を処理する信号処理装置とを備える。
【００２２】
本技術の第１の側面乃至第３の側面においては、第１の光電変換部が生成した第１の電荷を前記第１の電荷電圧変換部に蓄積した状態における第１のデータ信号、前記第１の電荷電圧変換部と第２の電荷電圧変換部のポテンシャルを結合した領域に前記第１の電荷を蓄積した状態における第２のデータ信号、並びに、前記第２の光電変換部が生成した第２の電荷に基づく第３のデータ信号が読み出される。
【発明の効果】
【００２３】
本技術の第１の側面乃至第３の側面によれば、画質の劣化を抑制しつつ、固体撮像装置のダイナミックレンジを拡大することができる。
【図面の簡単な説明】
【００２４】
【図１】本技術が適用されるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。
【図２】本技術が適用されるＣＭＯＳイメージセンサの他のシステム構成を示すシステム構成図（その１）である。
【図３】本技術が適用されるＣＭＯＳイメージセンサの他のシステム構成を示すシステム構成図（その２）である。
【図４】本技術の第１の実施の形態における単位画素の構成例を示す回路図である。
【図５】図４の単位画素の露光開始時の第１の動作例を説明するためのタイミングチャートである。
【図６】図４の単位画素の読み出し時の第１の動作例を説明するためのタイミングチャートである。
【図７】図４の単位画素の露光開始時の第２の動作例を説明するためのタイミングチャートである。
【図８】図４の単位画素の読み出し時の第２の動作例を説明するためのタイミングチャートである。
【図９】本技術の第２の実施の形態における単位画素の構成例を示す回路図である。
【図１０】図９の単位画素の露光開始時の動作例を説明するためのタイミングチャートである。
【図１１】図９の単位画素の読み出し時の動作例を説明するためのタイミングチャートである。
【図１２】本技術の第３の実施の形態における単位画素の構成例を示す回路図である。
【図１３】図１２の単位画素の露光開始時の動作例を説明するためのタイミングチャートである。
【図１４】図１２の単位画素の読み出し時の動作例を説明するためのタイミングチャートである。
【図１５】本技術の第４の実施の形態における単位画素の構成例を示す回路図である。
【図１６】図１５の単位画素の露光開始時の動作例を説明するためのタイミングチャートである。
【図１７】図１５の単位画素の読み出し時の動作例を説明するためのタイミングチャートである。
【図１８】信号処理の説明に供する入射光量−出力の特性図である。
【図１９】固体撮像装置の使用例を示す図である。
【図２０】電子機器の構成例を示すブロック図である。
【発明を実施するための形態】
【００２５】
以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．本技術が適用される固体撮像装置
２．第１の実施の形態
３．第２の実施の形態（第１の実施の形態から第４転送ゲート部を削除した例）
４．第３の実施の形態（電荷蓄積部の対向電極に印加する電圧を可変にした例）
５．第４の実施の形態（第３の実施の形態から第４転送ゲート部を削除した例）
６．ノイズ除去処理及び演算処理に関する説明
７．変形例
８．固体撮像装置の使用例
【００２６】
＜１．本技術が適用される固体撮像装置＞
｛１−１．基本的なシステム構成｝
図１は、本技術が適用される固体撮像装置、例えばＸ−Ｙアドレス方式固体撮像装置の一種であるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、又は、部分的に使用して作成されたイメージセンサである。
【００２７】
本適用例に係るＣＭＯＳイメージセンサ１０は、図示せぬ半導体基板（チップ）上に形成された画素アレイ部１１と、当該画素アレイ部１１と同じ半導体基板上に集積された周辺回路部とを有する構成となっている。周辺回路部は、例えば、垂直駆動部１２、カラム処理部１３、水平駆動部１４及びシステム制御部１５から構成されている。
【００２８】
ＣＭＯＳイメージセンサ１０は更に、信号処理部１８及びデータ格納部１９を備えている。信号処理部１８及びデータ格納部１９については、本ＣＭＯＳイメージセンサ１０と同じ基板上に搭載しても構わないし、本ＣＭＯＳイメージセンサ１０とは別の基板上に配置するようにしても構わない。また、信号処理部１８及びデータ格納部１９の各処理については、本ＣＭＯＳイメージセンサ１０とは別の基板に設けられる外部信号処理部、例えば、ＤＳＰ（Digital Signal Processor）回路やソフトウェアによる処理でも構わない。
【００２９】
画素アレイ部１１は、受光した光量に応じた電荷を生成しかつ蓄積する光電変換部を有する単位画素（以下、単に「画素」と記述する場合もある）が行方向及び列方向に、すなわち、行列状に２次元配置された構成となっている。ここで、行方向とは画素行の画素の配列方向（すなわち、水平方向）を言い、列方向とは画素列の画素の配列方向（すなわち、垂直方向）を言う。単位画素の具体的な回路構成や画素構造の詳細については後述する。
【００３０】
画素アレイ部１１において、行列状の画素配列に対して、画素行ごとに画素駆動線１６が行方向に沿って配線され、画素列ごとに垂直信号線１７が列方向に沿って配線されている。画素駆動線１６は、画素から信号を読み出す際の駆動を行うための駆動信号を伝送する。図１では、画素駆動線１６について１本の配線として示しているが、１本に限られるものではない。画素駆動線１６の一端は、垂直駆動部１２の各行に対応した出力端に接続されている。
【００３１】
垂直駆動部１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動部１２は、当該垂直駆動部１２を制御するシステム制御部１５と共に、画素アレイ部１１の各画素の動作を制御する駆動部を構成している。この垂直駆動部１２はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
【００３２】
読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１１の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりも露光時間分だけ先行して掃出し走査を行う。
【００３３】
この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出す（リセットする）ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の電荷を捨てて、新たに露光を開始する（電荷の蓄積を開始する）動作のことを言う。
【００３４】
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作又は電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミング又は電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における電荷の露光期間となる。
【００３５】
垂直駆動部１２によって選択走査された画素行の各単位画素から出力される信号は、画素列ごとに垂直信号線１７の各々を通してカラム処理部１３に入力される。カラム処理部１３は、画素アレイ部１１の画素列ごとに、選択行の各画素から垂直信号線１７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【００３６】
具体的には、カラム処理部１３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ（Correlated Double Sampling；相関二重サンプリング）処理や、ＤＤＳ（Double Data Sampling）処理を行う。例えば、ＣＤＳ処理により、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理部１３にノイズ除去処理以外に、例えば、ＡＤ（アナログ−デジタル）変換機能を持たせ、アナログの画素信号をデジタル信号に変換して出力することも可能である。
【００３７】
水平駆動部１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１３の画素列に対応する単位回路を順番に選択する。この水平駆動部１４による選択走査により、カラム処理部１３において単位回路ごとに信号処理された画素信号が順番に出力される。
【００３８】
システム制御部１５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、当該タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動部１２、カラム処理部１３、及び、水平駆動部１４などの駆動制御を行う。
【００３９】
信号処理部１８は、少なくとも演算処理機能を有し、カラム処理部１３から出力される画素信号に対して演算処理等の種々の信号処理を行う。データ格納部１９は、信号処理部１８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
【００４０】
｛１−２．他のシステム構成｝
本技術が適用されるＣＭＯＳイメージセンサ１０としては、上述したシステム構成のものに限られるものではない。他のシステム構成として、以下のようなシステム構成のものを挙げることができる。
【００４１】
例えば、図２に示すように、データ格納部１９をカラム処理部１３の後段に配置し、カラム処理部１３から出力される画素信号を、データ格納部１９を経由して信号処理部１８に供給するシステム構成のＣＭＯＳイメージセンサ１０Ａを挙げることができる。
【００４２】
更には、図３に示すように、画素アレイ部１１の列ごとあるいは複数の列ごとにＡＤ変換するＡＤ変換機能をカラム処理部１３に持たせるとともに、当該カラム処理部１３に対してデータ格納部１９及び信号処理部１８を並列的に設けるシステム構成のＣＭＯＳイメージセンサ１０Ｂを挙げることができる。
【００４３】
＜２．第１の実施の形態＞
次に、図４乃至図７を参照して、本技術の第１の実施の形態について説明する。
【００４４】
｛単位画素１００Ａの回路構成｝
図４は、図１乃至図３の画素アレイ部１１に配置される単位画素１００Ａの構成例を示す回路図である。
【００４５】
単位画素１００Ａは、第１光電変換部１０１ａ、第２光電変換部１０１ｂ、第１転送ゲート部１０２ａ乃至第４転送ゲート部１０２ｄ、リセットゲート部１０３、電荷蓄積部１０４、第１ＦＤ（フローティングディフュージョン）部１０５ａ、第２ＦＤ（フローティングディフュージョン）部１０５ｂ、増幅トランジスタ１０６、及び、選択トランジスタ１０７を含むように構成される。
【００４６】
また、単位画素１００Ａに対して、図１乃至図３の画素駆動線１６として、複数の駆動線が、例えば画素行毎に配線される。そして、図１乃至図３の垂直駆動部１２から複数の駆動線を介して、各種の駆動信号ＴＧＬ、ＦＣＧ、ＦＤＧ、ＴＧＳ、ＲＳＴ、ＳＥＬが供給される。これらの駆動信号は、単位画素１００Ａの各トランジスタがＮＭＯＳトランジスタなので、高レベル（例えば、電源電圧ＶＤＤ）の状態がアクティブ状態となり、低レベルの状態（例えば、負電位）が非アクティブ状態となるパルス信号である。
【００４７】
第１光電変換部１０１ａは、例えば、ＰＮ接合のフォトダイオードからなる。第１光電変換部１０１ａは、受光した光量に応じた電荷を生成し、蓄積する。
【００４８】
第２光電変換部１０１ｂは、第１光電変換部１０１ａと同様に、例えば、ＰＮ接合のフォトダイオードからなる。第２光電変換部１０１ｂは、受光した光量に応じた電荷を生成し、蓄積する。
【００４９】
第１光電変換部１０１ａと第２光電変換部１０１ｂを比較すると、第１光電変換部１０１ａの方が受光面の面積が広く、感度が高く、第２光電変換部１０１ｂの方が受光面の面積が狭く、感度が低い。
【００５０】
第１転送ゲート部１０２ａは、第１光電変換部１０１ａと第１ＦＤ部１０５ａとの間に接続されている。第１転送ゲート部１０２ａのゲート電極には、駆動信号ＴＧＬが印加される。駆動信号ＴＧＬがアクティブ状態になると、第１転送ゲート部１０２ａが導通状態になり、第１光電変換部１０１ａに蓄積されている電荷が、第１転送ゲート部１０２ａを介して第１ＦＤ部１０５ａに転送される。
【００５１】
第２転送ゲート部１０２ｂは、電荷蓄積部１０４と第２ＦＤ部１０５ｂとの間に接続されている。第２転送ゲート部１０２ｂのゲート電極には、駆動信号ＦＣＧが印加される。駆動信号ＦＣＧがアクティブ状態になると、第２転送ゲート部１０２ｂが導通状態になり、電荷蓄積部１０４と第２ＦＤ部１０５ｂのポテンシャルが結合する。
【００５２】
第３転送ゲート部１０２ｃは、第１ＦＤ部１０５ａと第２ＦＤ部１０５ｂとの間に接続されている。第３転送ゲート部１０２ｃのゲート電極には、駆動信号ＦＤＧが印加される。駆動信号ＦＤＧがアクティブ状態になると、第３転送ゲート部１０２ｃが導通状態になり、第１ＦＤ部１０５ａと第２ＦＤ部１０５ｂとのポテンシャルが結合する。
【００５３】
第４転送ゲート部１０２ｄは、第２光電変換部１０１ｂと電荷蓄積部１０４との間に接続されている。第４転送ゲート部１０２ｄのゲート電極には、駆動信号ＴＧＳが印加される。駆動信号ＴＧＳがアクティブ状態になると、第４転送ゲート部１０２ｄが導通状態になり、第２光電変換部１０１ｂに蓄積されている電荷が、第４転送ゲート部１０２ｄを介して、電荷蓄積部１０４に転送される。
【００５４】
また、第４転送ゲート部１０２ｄのゲート電極の下部は、ポテンシャルが若干深くなっており、第２光電変換部１０１ｂの飽和電荷量を超え、第２光電変換部１０１ｂから溢れた電荷を電荷蓄積部１０４に転送するオーバーフローパスが形成されている。なお、以下、第４転送ゲート部１０２ｄのゲート電極の下部に形成されているオーバーフローパスを、単に第４転送ゲート部１０２ｄのオーバーフローパスと称する。
【００５５】
リセットゲート部１０３は、電源電圧ＶＤＤを供給する電源ＶＤＤと第２ＦＤ部１０５ｂとの間に接続されている。リセットゲート部１０３のゲート電極には、駆動信号ＲＳＴが印加される。駆動信号ＲＳＴがアクティブ状態になると、リセットゲート部１０３が導通状態になる。これにより、例えば、第１ＦＤ部１０５ａと第２ＦＤ部１０５ｂのポテンシャルが結合した領域、又は、電荷蓄積部１０４、第１ＦＤ部１０５ａ、及び、第２ＦＤ部１０５ｂのポテンシャルが結合した領域の電位が、電源電圧ＶＤＤのレベルにリセットされる。
【００５６】
電荷蓄積部１０４は、例えば、キャパシタからなり、電荷蓄積部１０４の対向電極は、電源ＶＤＤの間に接続されている。電荷蓄積部１０４は、第２光電変換部１０１ｂから転送される電荷を蓄積する。
【００５７】
第１ＦＤ部１０５ａ及び第２ＦＤ部１０５ｂは、電荷を電圧信号に電荷電圧変換して出力する。
【００５８】
増幅トランジスタ１０６は、ゲート電極が第１ＦＤ部１０５ａに接続され、ドレイン電極が電源ＶＤＤに接続されており、第１ＦＤ部１０５ａに保持されている電荷を読み出す読出し回路、所謂ソースフォロワ回路の入力部となる。すなわち、増幅トランジスタ１０６は、ソース電極が選択トランジスタ１０７を介して垂直信号線１７に接続されることにより、当該垂直信号線１７の一端に接続される定電流源１０８とソースフォロワ回路を構成する。
【００５９】
選択トランジスタ１０７は、増幅トランジスタ１０６のソース電極と垂直信号線１７との間に接続されている。選択トランジスタ１０７のゲート電極には、駆動信号ＳＥＬが印加される。駆動信号ＳＥＬがアクティブ状態になると、選択トランジスタ１０７が導通状態になり、単位画素１００Ａが選択状態となる。これにより、増幅トランジスタ１０６から出力される画素信号が、選択トランジスタ１０７を介して、垂直信号線１７に出力される。
【００６０】
なお、以下、各駆動信号がアクティブ状態になることを、各駆動信号がオンするともいい、各駆動信号が非アクティブ状態になることを、各駆動信号がオフするともいう。また、以下、各ゲート部又は各トランジスタが導通状態になることを、各ゲート部又は各トランジスタがオンするともいい、各ゲート部又は各トランジスタが非導通状態になることを、各ゲート部又は各トランジスタがオフするともいう。
【００６１】
｛単位画素１００Ａの動作｝
次に、図５乃至図８のタイミングチャートを参照して、単位画素１００Ａの動作について説明する。
【００６２】
（単位画素１００Ａの露光開始時の第１の動作例）
まず、図５のタイミングチャートを参照して、単位画素１００Ａの露光開始時の第１の動作例について説明する。この処理は、例えば、画素アレイ部１１の画素行毎、又は、複数の画素行毎に、所定の走査順で行われる。なお、図５には、水平同期信号ＸＨＳ、駆動信号ＳＥＬ、ＲＳＴ、ＦＤＧ、ＴＧＬ、ＴＧＳ、ＦＣＧのタイミングチャートが示されている。
【００６３】
まず、時刻ｔ１において、水平同期信号ＸＨＳが入力され、単位画素１００Ａの露光処理が開始する。
【００６４】
次に、時刻ｔ２において、駆動信号ＲＳＴ、ＦＤＧがオンし、リセットゲート部１０３、第３転送ゲート部１０２ｃがオンする。これにより、第１ＦＤ部１０５ａと第２ＦＤ部１０５ｂのポテンシャルが結合され、結合した領域の電位が、電源電圧ＶＤＤのレベルにリセットされる。
【００６５】
次に、時刻ｔ３において、駆動信号ＴＧＬがオンし、第１転送ゲート部１０２ａがオンする。これにより、第１光電変換部１０１ａに蓄積されている電荷が、第１転送ゲート部１０２ａを介して、第１ＦＤ部１０５ａと第２ＦＤ部１０５ｂのポテンシャルが結合した領域に転送され、第１光電変換部１０１ａがリセットされる。
【００６６】
次に、時刻ｔ４において、駆動信号ＴＧＬがオフし、第１転送ゲート部１０２ａがオフする。これにより、第１光電変換部１０１ａへの電荷の蓄積が開始され、露光期間が開始する。
【００６７】
次に、時刻ｔ５において、駆動信号ＴＧＳ、ＦＣＧがオンし、第４転送ゲート部１０２ｄ、第２転送ゲート部１０２ｂがオンする。これにより、電荷蓄積部１０４、第１ＦＤ部１０５ａ、及び、第２ＦＤ部１０５ｂのポテンシャルが結合する。また、第２光電変換部１０１ｂに蓄積されている電荷が、第４転送ゲート部１０２ｄを介して結合した領域に転送され、第２光電変換部１０１ｂ及び電荷蓄積部１０４がリセットされる。
【００６８】
次に、時刻ｔ６において、駆動信号ＴＧＳがオフし、第４転送ゲート部１０２ｄがオフする。これにより、第２光電変換部１０１ｂへの電荷の蓄積が開始される。
【００６９】
次に、時刻ｔ７において、駆動信号ＦＣＧがオフし、第２転送ゲート部１０２ｂがオフする。これにより、電荷蓄積部１０４が、第２光電変換部１０１ｂから溢れ、第４転送ゲート部１０２ｄのオーバーフローパスを介して転送されてくる電荷の蓄積を開始する。
【００７０】
次に、時刻ｔ８において、駆動信号ＲＳＴ、ＦＤＧがオフし、リセットゲート部１０３、第３転送ゲート部１０２ｃがオフする。
【００７１】
そして、時刻ｔ９において、水平同期信号ＸＨＳが入力される。
【００７２】
（単位画素１００Ａの読み出し時の第１の動作例）
次に、図６のタイミングチャートを参照して、単位画素１００Ａの画素信号の読み出し時の第１の動作例について説明する。この処理は、例えば、画素アレイ部１１の画素行毎、又は、複数の画素行毎に、図５の処理が行われてから所定の時間後に所定の走査順で行われる。なお、図６には、水平同期信号ＸＨＳ、駆動信号ＳＥＬ、ＲＳＴ、ＦＤＧ、ＴＧＬ、ＴＧＳ、ＦＣＧのタイミングチャートが示されている。
【００７３】
まず、時刻ｔ２１において、水平同期信号ＸＨＳが入力され、単位画素１００Ａの読み出し期間が開始する。
【００７４】
次に、時刻ｔ２２において、駆動信号ＳＥＬ、ＲＳＴ、ＦＤＧがオンし、選択トランジスタ１０７、リセットゲート部１０３、第３転送ゲート部１０２ｃがオンする。これにより、単位画素１００Ａが選択状態になる。また、第１ＦＤ部１０５ａと第２ＦＤ部１０５ｂのポテンシャルが結合され、結合した領域の電位が、電源電圧ＶＤＤのレベルにリセットされる。
【００７５】
次に、時刻ｔ２３において、駆動信号ＲＳＴがオフし、リセットゲート部１０３がオフする。
【００７６】
次に、時刻ｔ２３と時刻ｔ２４の間の時刻ｔａにおいて、第１ＦＤ部１０５ａと第２ＦＤ部１０５ｂのポテンシャルが結合した領域の電位に基づく信号ＮＨ２が、増幅トランジスタ１０６及び選択トランジスタ１０７を介して垂直信号線１７に出力される。信号ＮＨ２は、第１ＦＤ部１０５ａと第２ＦＤ部１０５ｂのポテンシャルを結合した領域のリセットした状態における電位に基づく信号となる。
【００７７】
なお、以下、信号ＮＨ２のことを、高感度リセット信号ＮＨ２とも称する。
【００７８】
次に、時刻ｔ２４において、駆動信号ＦＤＧがオフし、第３転送ゲート部１０２ｃがオフする。これにより、第１ＦＤ部１０５ａと第２ＦＤ部１０５ｂのポテンシャルの結合が解消される。
【００７９】
次に、時刻ｔ２４と時刻ｔ２５の間の時刻ｔｂにおいて、第１ＦＤ部１０５ａの電位に基づく信号ＮＨ１が、増幅トランジスタ１０６及び選択トランジスタ１０７を介して垂直信号線１７に出力される。信号ＮＨ１は、第１ＦＤ部１０５ａのリセットした状態における電位に基づく信号となる。
【００８０】
なお、以下、信号ＮＨ１のことを、高感度リセット信号ＮＨ１とも称する。
【００８１】
次に、時刻ｔ２５において、駆動信号ＴＧＬがオンし、第１転送ゲート部１０２ａがオンする。これにより、露光期間中に第１光電変換部１０１ａで生成され、蓄積された電荷が、第１転送ゲート部１０２ａを介して第１ＦＤ部１０５ａに転送される。
【００８２】
この時刻ｔ２５において、画素信号の読み出しが開始され、露光期間が終了する。
【００８３】
次に、時刻ｔ２６において、駆動信号ＴＧＬがオフし、第１転送ゲート部１０２ａがオフする。これにより、第１光電変換部１０１ａから第１ＦＤ部１０５ａへの電荷の転送が停止する。
【００８４】
次に、時刻ｔ２６と時刻ｔ２７の間の時刻ｔｃにおいて、第１ＦＤ部１０５ａの電位に基づく信号ＳＨ１が、増幅トランジスタ１０６及び選択トランジスタ１０７を介して垂直信号線１７に出力される。信号ＳＨ１は、露光期間中に第１光電変換部１０１ａで生成され、蓄積された電荷が第１ＦＤ部１０５ａに蓄積された状態における第１ＦＤ部１０５ａの電位に基づく信号となる。
【００８５】
なお、以下、信号ＳＨ１のことを、高感度データ信号ＳＨ１とも称する。
【００８６】
次に、時刻ｔ２７において、駆動信号ＦＤＧ、ＴＧＬがオンし、第３転送ゲート部１０２ｃ、第１転送ゲート部１０２ａがオンする。これにより、第１ＦＤ部１０５ａと第２ＦＤ部１０５ｂのポテンシャルが結合し、時刻ｔ２５から時刻ｔ２６の間に転送しきれずに第１光電変換部１０１ａに残っている電荷が、第１転送ゲート部１０２ａを介して、結合した領域に転送される。なお、高感度データ信号ＳＨ１の読み出し時には、取り扱う電荷量に対して電荷電圧変換する容量が小さいため、第１光電変換部１０１ａに電荷が残っていても問題にはならない。第１光電変換部１０１ａに残った電荷は、高感度データ信号ＳＨ２の読み出し時に電荷転送できればよく、第１光電変換部１０１ａに電荷を毀損することはない。
【００８７】
次に、時刻ｔ２８において、駆動信号ＴＧＬがオフし、第１転送ゲート部１０２ａがオフする。これにより、第１光電変換部１０１ａから第１ＦＤ部１０５ａと第２ＦＤ部１０５ｂのポテンシャルが結合した領域への電荷の転送が停止する。
【００８８】
次に、時刻ｔ２８と時刻ｔ２９の間の時刻ｔｄにおいて、第１ＦＤ部１０５ａと第２ＦＤ部１０５ｂのポテンシャルを結合した領域の電位に基づく信号ＳＨ２が、増幅トランジスタ１０６及び選択トランジスタ１０７を介して垂直信号線１７に出力される。信号ＳＨ２は、露光期間中に第１光電変換部１０１ａで生成され、蓄積された電荷が、第１ＦＤ部１０５ａと第２ＦＤ部１０５ｂのポテンシャルを結合した領域に蓄積された状態における結合した領域の電位に基づく信号となる。従って、信号ＳＨ２の読み出し時に電荷電圧変換する容量は、第１ＦＤ部１０５ａと第２ＦＤ部１０５ｂを合わせた容量となり、時刻ｔｃにおける高感度データ信号ＳＨ１の読み出し時より大きくなる。
【００８９】
なお、以下、信号ＳＨ２のことを、高感度データ信号ＳＨ２とも称する。
【００９０】
次に、時刻ｔ２９において、駆動信号ＲＳＴがオンし、リセットゲート部１０３がオンする。これにより、第１ＦＤ部１０５ａと第２ＦＤ部１０５ｂのポテンシャルを結合した領域の電位が、電源電圧ＶＤＤのレベルにリセットされる。
【００９１】
次に、時刻ｔ３０において、駆動信号ＳＥＬがオフし、選択トランジスタ１０７がオフする。これにより、単位画素１００Ａが非選択状態になる。
【００９２】
次に、時刻ｔ３１において、駆動信号ＲＳＴがオフし、リセットゲート部１０３がオフする。
【００９３】
次に、時刻ｔ３２において、駆動信号ＳＥＬ、ＴＧＳ、ＦＣＧがオンし、選択トランジスタ１０７、第４転送ゲート部１０２ｄ、第２転送ゲート部１０２ｂがオンする。これにより、単位画素１００Ａが選択状態になる。また、電荷蓄積部１０４、第１ＦＤ部１０５ａ、及び、第２ＦＤ部１０５ｂのポテンシャルが結合するとともに、第２光電変換部１０１ｂに蓄積されている電荷が、結合した領域に転送される。これにより、露光期間中に第２光電変換部１０１ｂ及び電荷蓄積部１０４に蓄積された電荷が、結合した領域に蓄積される。
【００９４】
次に、時刻ｔ３３において、駆動信号ＴＧＳがオフし、第４転送ゲート部１０２ｄがオフする。これにより、第２光電変換部１０１ｂからの電荷の転送が停止する。
【００９５】
次に、時刻ｔ３３と時刻ｔ３４の間の時刻ｔｅにおいて、電荷蓄積部１０４、第１ＦＤ部１０５ａ、及び、第２ＦＤ部１０５ｂのポテンシャルが結合した領域の電位に基づく信号ＳＬが、増幅トランジスタ１０６及び選択トランジスタ１０７を介して垂直信号線１７に出力される。信号ＳＬは、露光期間中に第２光電変換部１０１ｂで生成され、第２光電変換部１０１ｂ及び電荷蓄積部１０４に蓄積された電荷が、電荷蓄積部１０４、第１ＦＤ部１０５ａ、及び、第２ＦＤ部１０５ｂのポテンシャルが結合した領域に蓄積された状態における結合した領域の電位に基づく信号となる。従って、信号ＳＬの読み出し時に電荷電圧変換する容量は、電荷蓄積部１０４、第１ＦＤ部１０５ａ、及び、第２ＦＤ部１０５ｂを合わせた容量となる。この容量は、時刻ｔｃにおける高感度データ信号ＳＨ１の読み出し時、及び、時刻ｔｄにおける高感度データ信号ＳＨ２の読み出し時より大きくなる。
【００９６】
なお、以下、信号ＳＬのことを、低感度データ信号ＳＬとも称する。
【００９７】
次に、時刻ｔ３４において、駆動信号ＲＳＴがオンし、リセットゲート部１０３がオンする。これにより、電荷蓄積部１０４、第１ＦＤ部１０５ａ、及び、第２ＦＤ部１０５ｂのポテンシャルが結合した領域がリセットされる。
【００９８】
次に、時刻ｔ３５において、駆動信号ＳＥＬ、ＦＣＧがオフし、選択トランジスタ１０７、第２転送ゲート部１０２ｂがオフする。これにより、単位画素１００Ａが非選択状態になる。また、電荷蓄積部１０４のポテンシャルが、第１ＦＤ部１０５ａ及び第２ＦＤ部１０５ｂのポテンシャルから切り離される。
【００９９】
次に、時刻ｔ３６において、駆動信号ＲＳＴがオフし、リセットゲート部１０３がオフする。
【０１００】
次に、時刻ｔ３７において、駆動信号ＳＥＬ、ＦＣＧがオンし、選択トランジスタ１０７、第２転送ゲート部１０２ｂがオンする。これにより、単位画素１００Ａが選択状態になる。また、電荷蓄積部１０４のポテンシャルが、第１ＦＤ部１０５ａ及び第２ＦＤ部１０５ｂのポテンシャルと結合する。
【０１０１】
次に、時刻ｔ３７と時刻ｔ３８の間の時刻ｔｆにおいて、電荷蓄積部１０４、第１ＦＤ部１０５ａ、及び、第２ＦＤ部１０５ｂのポテンシャルが結合した領域の電位に基づく信号ＮＬが、増幅トランジスタ１０６及び選択トランジスタ１０７を介して垂直信号線１７に出力される。この信号ＮＬは、電荷蓄積部１０４、第１ＦＤ部１０５ａ、及び、第２ＦＤ部１０５ｂのポテンシャルが結合した領域のリセットされた状態における電位に基づく信号となる。
【０１０２】
なお、以下、信号ＮＬのことを、低感度リセット信号ＮＬとも称する。
【０１０３】
次に、時刻ｔ３８において、駆動信号ＳＥＬ、ＦＤＧ、ＦＣＧがオフし、選択トランジスタ１０７、第３転送ゲート部１０２ｃ、第２転送ゲート部１０２ｂがオフする。これにより、単位画素１００Ａが非選択状態になる。また、電荷蓄積部１０４、第１ＦＤ部１０５ａ、及び、第２ＦＤ部１０５ｂのポテンシャルの結合が解消される。
【０１０４】
次に、時刻ｔ３９において、水平同期信号ＸＨＳが入力され、単位画素１００Ａの画素信号の読み出し期間が終了する。
【０１０５】
（単位画素１００Ａの露光開始時の第２の動作例）
次に、図７のタイミングチャートを参照して、単位画素１００Ａの画素信号の露光開始時の第２の動作例について説明する。
【０１０６】
図７のタイミングチャートを図５のタイミングチャートと比較すると、駆動信号ＲＳＴの動作タイミングのみが異なる。具体的には、図７のタイミングチャートでは、駆動信号ＲＳＴは、オフすることなく、オンした状態が維持される。
【０１０７】
（単位画素１００Ａの読み出し時の第２の動作例）
次に、図８のタイミングチャートを参照して、単位画素１００Ａの画素信号の読み出し時の第２の動作例について説明する。この処理は、例えば、画素アレイ部１１の画素行毎、又は、複数の画素行毎に、図７の処理が行われてから所定の時間後に所定の走査順で行われる。
【０１０８】
図８のタイミングチャートを図６のタイミングチャートと比較すると、駆動信号ＲＳＴの動作タイミングのみが異なる。具体的には、図７を参照して上述したように、駆動信号ＲＳＴは、露光開始時にオンした状態が維持されるため、図６の例のように、時刻ｔ２２においてオンする必要はない。また、駆動信号ＲＳＴは、時刻ｔ３４においてオンされた後、そのままオンした状態が維持される。
【０１０９】
＜３．第２の実施の形態＞
次に、図９乃至図１１を参照して、本技術の第２の実施の形態について説明する。
【０１１０】
｛単位画素１００Ｂの回路構成｝
図９は、図４の単位画素１００Ａの変形例である単位画素１００Ｂの構成例を示す回路図である。なお、図中、図４と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
【０１１１】
単位画素１００Ｂを図４の単位画素１００Ａと比較すると、第４転送ゲート部１０２ｄが削除されている点が異なる。すなわち、第２光電変換部１０１ｂが、第４転送ゲート部１０２ｄを介さずに、電荷蓄積部１０４に直接接続されている。
【０１１２】
｛単位画素１００Ｂの動作｝
次に、図１０及び図１１のタイミングチャートを参照して、単位画素１００Ｂの動作について説明する。
【０１１３】
（単位画素１００Ｂの露光開始時の動作例）
まず、図１０のタイミングチャートを参照して、単位画素１００Ｂの露光開始時の動作例について説明する。この処理は、例えば、画素アレイ部１１の画素行毎、又は、複数の画素行毎に、所定の走査順で行われる。なお、図１０には、水平同期信号ＸＨＳ、駆動信号ＳＥＬ、ＲＳＴ、ＦＤＧ、ＴＧＬ、ＦＣＧのタイミングチャートが示されている。
【０１１４】
時刻ｔ１乃至時刻ｔ４において、図５の時刻ｔ１乃至ｔ４と同様の動作が行われる。
【０１１５】
次に、時刻ｔ５において、駆動信号ＦＣＧがオンし、第２転送ゲート部１０２ｂがオンする。これにより、電荷蓄積部１０４、第１ＦＤ部１０５ａ、及び、第２ＦＤ部１０５ｂのポテンシャルが結合する。また、電荷蓄積部１０４に蓄積されている電荷が、第４転送ゲート部１０２ｄを介して結合した領域に転送され、第２光電変換部１０１ｂ及び電荷蓄積部１０４がリセットされる。
【０１１６】
次に、時刻ｔ６において、駆動信号ＦＣＧがオフし、第２転送ゲート部１０２ｂがオフする。これにより、電荷蓄積部１０４は、第２光電変換部１０１ｂから転送された電荷の蓄積を開始する。
【０１１７】
その後、時刻ｔ７及び時刻ｔ８において、図５の時刻ｔ８及び時刻ｔ９と同様の動作が行われる。
【０１１８】
（単位画素１００Ｂの読み出し時の動作例）
次に、図１１のタイミングチャートを参照して、単位画素１００Ｂの画素信号の読み出し時の動作例について説明する。この処理は、例えば、画素アレイ部１１の画素行毎、又は、複数の画素行毎に、図１０の処理が行われてから所定の時間後に所定の走査順で行われる。なお、図１１には、水平同期信号ＸＨＳ、駆動信号ＳＥＬ、ＲＳＴ、ＦＤＧ、ＴＧＬ、ＦＣＧのタイミングチャートが示されている。
【０１１９】
時刻ｔ２１乃至時刻ｔ３１において、図６の時刻ｔ２１乃至時刻ｔ３１と同様の動作が行われる。
【０１２０】
時刻ｔ３２において、駆動信号ＳＥＬ、ＦＣＧがオンし、選択トランジスタ１０７、第２転送ゲート部１０２ｂがオンする。これにより、単位画素１００Ａが選択状態になる。また、電荷蓄積部１０４、第１ＦＤ部１０５ａ、及び、第２ＦＤ部１０５ｂのポテンシャルが結合するとともに、露光期間中に第２光電変換部１０１ｂで生成され、電荷蓄積部１０４に蓄積された電荷が、結合した領域に蓄積される。
【０１２１】
その後、時刻ｔｅ乃至時刻ｔ３８において、図６の時刻ｔｅ乃至時刻ｔ３９と同様の動作が行われた後、単位画素１００Ｂの画素信号の読み出し期間が終了する。
【０１２２】
単位画素１００Ｂでは、第４転送ゲート部１０２ｄが削除されるので、単位画素１００Ｂを構成する各素子の配置の面積効率が向上する。例えば、第１光電変換部１０１ａの受光面の面積を拡大し、第１光電変換部１０１ａの感度を向上させることが可能である。
【０１２３】
なお、図１０及び図１１のタイミングチャートにおいて、駆動信号ＲＳＴの動作タイミングを、上述した図７及び図８の例と同様にすることが可能である。
【０１２４】
＜４．第３の実施の形態＞
次に、図１２乃至図１４を参照して、本技術の第３の実施の形態について説明する。
【０１２５】
｛単位画素１００Ｃの回路構成｝
図１２は、図１乃至図３の画素アレイ部１１に配置される単位画素１００Ｃの構成例を示す回路図である。なお、図中、図４と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
【０１２６】
単位画素１００Ｃを図４の単位画素１００Ａと比較すると、電荷蓄積部１０４の対向電極の接続位置が異なる。すなわち、単位画素１００Ｃにおいて、電荷蓄積部１０４の対向電極が可変電圧電源ＦＣＶＤＤに接続されている点が異なる。可変電圧電源ＦＣＶＤＤの電源電圧ＦＣＶＤＤは、例えば、Ｈｉｇｈレベルの電圧ＦＣＨ、又は、Ｌｏｗレベルの電圧ＦＣＬに設定される。例えば、電圧ＦＣＨは、電源電圧ＶＤＤとほぼ同じレベルに設定され、電圧ＦＣＬは、所定の中間電位に設定される。
【０１２７】
｛単位画素１００Ｃの動作例｝
次に、図１３及び図１４のタイミングチャートを参照して、単位画素１００Ｃの動作について説明する。
【０１２８】
（単位画素１００Ｃの露光開始時の動作例）
まず、図１３のタイミングチャートを参照して、単位画素１００Ｃの露光開始時の動作例について説明する。この処理は、例えば、画素アレイ部１１の画素行毎、又は、複数の画素行毎に、所定の走査順で行われる。なお、図１３には、水平同期信号ＸＨＳ、駆動信号ＳＥＬ、ＲＳＴ、ＦＤＧ、ＴＧＬ、ＴＧＳ、ＦＣＧ、電源電圧ＦＣＶＤＤのタイミングチャートが示されている。
【０１２９】
図１３のタイミングチャートを、図５のタイミングチャートと比較すると、電源電圧ＦＣＶＤＤの動作タイミングのみが異なる。
【０１３０】
具体的には、時刻ｔ２において、電源電圧ＦＣＶＤＤが、電圧ＦＣＬから電圧ＦＣＨに設定された後、電圧ＦＣＨに設定された状態が維持され、時刻ｔ８において、電源電圧ＦＣＶＤＤが、電圧ＦＣＨから電圧ＦＣＬに設定される。
【０１３１】
（単位画素１００Ｃの読み出し時の動作例）
次に、図１４のタイミングチャートを参照して、単位画素１００Ｃの画素信号の読み出し時の動作例について説明する。この処理は、例えば、画素アレイ部１１の画素行毎、又は、複数の画素行毎に、図１３の処理が行われてから所定の時間後に所定の走査順で行われる。なお、図１４には、水平同期信号ＸＨＳ、駆動信号ＳＥＬ、ＲＳＴ、ＦＤＧ、ＴＧＬ、ＴＧＳ、ＦＣＧ、電源電圧ＦＣＶＤＤのタイミングチャートが示されている。
【０１３２】
図１４のタイミングチャートを、図６のタイミングチャートと比較すると、電源電圧ＦＣＶＤＤの動作タイミングのみが異なる。
【０１３３】
具体的には、時刻ｔ２２において、電源電圧ＦＣＶＤＤが、電圧ＦＣＬから電圧ＦＣＨに設定された後、電圧ＦＣＨに設定された状態が維持され、時刻ｔ３８において、電源電圧ＦＣＶＤＤが、電圧ＦＣＨから電圧ＦＣＬに設定される。
【０１３４】
このように、単位画素１００Ｃでは、露光開始時及び読み出し時にのみ電源電圧ＦＣＶＤＤが電圧ＦＣＨに設定され、露光が開始されてから読み出しが開始されるまでの電荷蓄積部１０４に電荷が蓄積される期間中には、電源電圧ＦＣＶＤＤは電圧ＦＣＬに設定される。これにより、電荷蓄積部１０４に電荷が蓄積される期間中に電荷蓄積部１０４に印加される電界が緩和され、電荷蓄積部１０４に発生する暗電流が抑制される。
【０１３５】
なお、図１３及び図１４のタイミングチャートにおいて、駆動信号ＲＳＴの動作タイミングを、上述した図７及び図８の例と同様にすることが可能である。
【０１３６】
＜５．第４の実施の形態＞
次に、図１５乃至図１７を参照して、本技術の第４の実施の形態について説明する。
【０１３７】
｛単位画素１００Ｄの回路構成｝
図１５は、図１乃至図３の画素アレイ部１１に配置される単位画素１００Ｄの構成例を示す回路図である。なお、図中、図１２と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
【０１３８】
単位画素１００Ｄを図１２の単位画素１００Ｃと比較すると、第４転送ゲート部１０２ｄが削除されている点が異なる。すなわち、第２光電変換部１０１ｂが、第４転送ゲート部１０２ｄを介さずに、電荷蓄積部１０４に直接接続されている。また、単位画素１００Ｄは、図９の単位画素１００Ｂと比較して、電荷蓄積部１０４の対向電極が可変電圧電源ＦＣＶＤＤに接続されている点が異なる。
【０１３９】
｛単位画素１００Ｄの動作例｝
次に、図１６及び図１７のタイミングチャートを参照して、単位画素１００Ｄの動作について説明する。
【０１４０】
（単位画素１００Ｄの露光開始時の動作例）
まず、図１６のタイミングチャートを参照して、単位画素１００Ｄの露光開始時の動作例について説明する。この処理は、例えば、画素アレイ部１１の画素行毎、又は、複数の画素行毎に、所定の走査順で行われる。なお、図１６には、水平同期信号ＸＨＳ、駆動信号ＳＥＬ、ＲＳＴ、ＦＤＧ、ＴＧＬ、ＦＣＧ、電源電圧ＦＣＶＤＤのタイミングチャートが示されている。
【０１４１】
図１６のタイミングチャートを、図１０のタイミングチャートと比較すると、電源電圧ＦＣＶＤＤの動作タイミングのみが異なる。
【０１４２】
具体的には、時刻ｔ２において、電源電圧ＦＣＶＤＤが、電圧ＦＣＬから電圧ＦＣＨに設定された後、電圧ＦＣＨに設定された状態が維持され、時刻ｔ７において、電源電圧ＦＣＶＤＤが、電圧ＦＣＨから電圧ＦＣＬに設定される。
【０１４３】
（単位画素１００Ｄの読み出し時の動作例）
次に、図１７のタイミングチャートを参照して、単位画素１００Ｄの画素信号の読み出し時の動作例について説明する。この処理は、例えば、画素アレイ部１１の画素行毎、又は、複数の画素行毎に、図１６の処理が行われてから所定の時間後に所定の走査順で行われる。なお、図１７には、水平同期信号ＸＨＳ、駆動信号ＳＥＬ、ＲＳＴ、ＦＤＧ、ＴＧＬ、ＦＣＧ、電源電圧ＦＣＶＤＤのタイミングチャートが示されている。
【０１４４】
図１７のタイミングチャートを、図１１のタイミングチャートと比較すると、電源電圧ＦＣＶＤＤの動作タイミングのみが異なる。
【０１４５】
具体的には、時刻ｔ２２において、電源電圧ＦＣＶＤＤが、電圧ＦＣＬから電圧ＦＣＨに設定された後、電圧ＦＣＨに設定された状態が維持され、時刻ｔ３７において、電源電圧ＦＣＶＤＤが、電圧ＦＣＨから電圧ＦＣＬに設定される。
【０１４６】
このように、単位画素１００Ｄにおいても、単位画素１００Ｃと同様に、露光が開始されてから読み出しが開始されるまでの電荷蓄積部１０４に電荷が蓄積される期間中に、電源電圧ＦＣＶＤＤが電圧ＦＣＬに設定される。これにより、電荷蓄積部１０４に電荷が蓄積される期間中に電荷蓄積部１０４に印加される電界が緩和され、電荷蓄積部１０４に発生する暗電流が抑制される。
【０１４７】
なお、図１６及び図１７のタイミングチャートにおいて、駆動信号ＲＳＴの動作タイミングを、上述した図７及び図８の例と同様にすることが可能である。
【０１４８】
＜６．ノイズ除去処理及び演算処理に関する説明＞
上述した単位画素１００Ａ乃至１００Ｄからは、高感度リセット信号ＮＨ２、高感度リセット信号ＮＨ１、高感度データ信号ＳＨ１、高感度データ信号ＳＨ２、低感度データ信号ＳＬ、低感度リセット信号ＮＬの順に、垂直信号線１７に対して信号が出力される。そして、後段の信号処理部、例えば、図１乃至図３に示すカラム処理部１３や信号処理部１８において、それらの信号に対して所定のノイズ除去処理及び信号処理が行われる。以下、後段のカラム処理部１３におけるノイズ除去処理及び信号処理部１８における演算処理の例について説明する。
【０１４９】
｛ノイズ除去処理｝
最初に、カラム処理部１３によるノイズ除去処理について説明する。
【０１５０】
（ノイズ除去処理の処理例１）
まず、ノイズ除去処理の処理例１について説明する。
【０１５１】
例えば、カラム処理部１３は、高感度データ信号ＳＨ１と高感度リセット信号ＮＨ１との差分をとることにより、高感度差分信号ＳＮＨ１を生成する。従って、高感度差分信号ＳＮＨ１＝高感度データ信号ＳＨ１−高感度リセット信号ＮＨ１となる。
【０１５２】
また、カラム処理部１３は、高感度データ信号ＳＨ２と高感度リセット信号ＮＨ２との差分をとることにより、高感度差分信号ＳＮＨ２を生成する。従って、高感度差分信号ＳＮＨ２＝高感度データ信号ＳＨ２−高感度リセット信号ＮＨ２となる。
【０１５３】
さらに、カラム処理部１３は、低感度データ信号ＳＬと低感度リセット信号ＮＬとの差分をとることにより、低感度差分信号ＳＮＬを生成する。従って、低感度差分信号ＳＮＬ＝低感度データ信号ＳＬ−低感度リセット信号ＮＬとなる。
【０１５４】
このように、処理例１では、低感度の信号ＳＬ、ＮＬに対しては、画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズは除去されるもののリセットノイズは除去されないＤＤＳ処理が行われる。高感度の信号ＳＨ１、ＳＨ２、ＮＨ１、ＮＨ２については、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去されるＣＤＳ処理が行われる。
【０１５５】
また、処理例１では、フレームメモリを用いる必要がない演算処理であることから、回路構成の簡略化、及び、低コスト化が図れる利点がある。
【０１５６】
（ノイズ除去処理の処理例２）
次に、ノイズ除去処理の処理例２について説明する。
【０１５７】
処理例２では、前のフレームの情報を用いるために、記憶手段、例えば、フレームメモリが必要になる。従って、処理例２の演算処理は、例えば、信号処理部１８において、データ格納部１９を記憶手段として用いたり、外部のＤＳＰ回路において、フレームメモリを用いたりして行うことになる。
【０１５８】
具体的には、まず、カラム処理部１３は、低感度データ信号ＳＬと、前フレームにおける低感度リセット信号ＮＬＡとの差分をとることにより、低感度差分信号ＳＮＬを生成する。従って、低感度差分信号ＳＮＬ＝低感度データ信号ＳＬ−低感度リセット信号ＮＬＡとなる。
【０１５９】
次に、カラム処理部１３は、高感度データ信号ＳＨ１と高感度リセット信号ＮＨ１との差分をとることにより、高感度差分信号ＳＮＨ１を生成する。従って、高感度差分信号ＳＮＨ１＝高感度データ信号ＳＨ１−高感度リセット信号ＮＨ１となる。
【０１６０】
また、カラム処理部１３は、高感度データ信号ＳＨ２と高感度リセット信号ＮＨ２との差分をとることにより、高感度差分信号ＳＮＨ２を生成する。従って、高感度差分信号ＳＮＨ２＝高感度データ信号ＳＨ２−高感度リセット信号ＮＨ２となる。
【０１６１】
このように、処理例２では、低感度の信号ＳＬ、ＮＬについても、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去されるＣＤＳ処理が行われる。これにより、フレームメモリ等の記憶手段が必要になるものの、処理例１に比べてリセットノイズを大幅に抑制できる利点がある。
【０１６２】
｛画素信号の演算処理｝
次に、上述した第１乃至第３の実施の形態における信号処理部１８の画素信号の演算処理について説明する。
【０１６３】
（画素信号の演算処理の処理例１）
まず、画素信号の演算処理の処理例１について説明する。
【０１６４】
例えば、信号処理部１８は、高感度差分信号ＳＮＨ２が所定の範囲内となったときに、高感度差分信号ＳＮＨ２と高感度差分信号ＳＮＨ１の比を画素毎、複数画素毎、色毎、共有画素単位内の特定画素毎、もしくは全画素一律にゲインとして算出してゲインテーブルを生成する。そして、信号処理部１８は、高感度差分信号ＳＮＨ２と当該ゲインテーブルの積を高感度差分信号ＳＮＨ２の補正値として算出する。
【０１６５】
ここで、ゲインをＧ１、高感度差分信号ＳＮＨ２の補正値（以下、補正高感度差分信号と称する）をＳＮＨ２’とすると、ゲインＧ及び補正高感度差分信号ＳＮＨ２’は、次式（１）、（２）に基づいて求めることができる。
【０１６６】
Ｇ１＝ＳＮＨ１／ＳＮＨ２＝（Ｃｆｄ１＋Ｃｆｄ２）／Ｃｆｄ１  ・・・（１）
ＳＮＨ２’＝Ｇ１×ＳＮＨ２  ・・・（２）
【０１６７】
ここで、Ｃｆｄ１は第１ＦＤ部１０５ａの容量値、Ｃｆｄ２は第２ＦＤ部１０５ｂの容量値である。従って、ゲインＧ１は、高感度データ信号ＳＨ２及び高感度リセット信号ＮＨ２の読み出し時と、高感度データ信号ＳＨ１及び高感度リセット信号ＮＨ１の読み出し時における電荷電圧変換の容量比と等価である。
【０１６８】
次に、信号処理部１８は、低感度差分信号ＳＮＬが所定の範囲内となったときに、低感度差分信号ＳＮＬと高感度差分信号ＳＮＨ１の比を画素毎、複数画素毎、色毎、共有画素単位内の特定画素毎、もしくは全画素一律にゲインとして算出してゲインテーブルを生成する。そして、信号処理部１８は、低感度差分信号ＳＮＬと当該ゲインテーブルの積を低感度差分信号ＳＮＬの補正値として算出する。
【０１６９】
ここで、ゲインをＧ２、低感度差分信号ＳＮＬの補正値（以下、補正低感度差分信号と称する）をＳＮＬ’とすると、ゲインＧ及び補正低感度差分信号ＳＮＬ’は、次式（３）、（４）に基づいて求めることができる。
【０１７０】
Ｇ２＝ＳＮＨ１／ＳＮＬ＝（Ｃｆｄ１＋Ｃｆｄ２＋Ｃｆｃ）／Ｃｆｄ１
・・・（３）
ＳＮＬ’＝Ｇ２×ＳＮＬ  ・・・（４）
【０１７１】
ここで、Ｃｆｃは電荷蓄積部１０４の容量値である。従って、ゲインＧ２は、低感度データ信号ＳＬ及び低感度リセット信号ＮＬの読み出し時と、高感度データ信号ＳＨ１及び高感度リセット信号ＮＨ１の読み出し時における電荷電圧変換の容量比と等価である。
【０１７２】
次に、信号処理部１８は、予め設定された所定の閾値Ｖｔ１及びＶｔ２を用いる。閾値Ｖｔ１は、光応答特性において、高感度差分信号ＳＮＨ１が飽和前かつ光応答特性がリニアな領域において予め設定される。閾値Ｖｔ２は、光応答特性において、高感度差分信号ＳＮＨ２が飽和前かつ光応答特性がリニアな領域において予め設定される。
【０１７３】
そして、信号処理部１８は、高感度差分信号ＳＮＨ１が所定の閾値Ｖｔ１を超えない場合、当該高感度差分信号ＳＮＨ１を処理対象画素の画素信号ＳＮとして出力する。すなわち、ＳＮＨ１≦Ｖｔ１の場合、画素信号ＳＮ＝高感度差分信号ＳＮＨ１となる。
【０１７４】
一方、信号処理部１８は、高感度差分信号ＳＮＨ１が所定の閾値Ｖｔ１を超え、高感度差分信号ＳＮＨ２が所定の閾値Ｖｔ２を超えない場合、補正高感度差分信号ＳＮＨ２’を処理対象画素の画素信号ＳＮとして出力する。すなわち、Ｖｔ１＜ＳＮＨ１かつＳＮＨ２≦Ｖｔ２の場合、画素信号ＳＮ＝補正高感度差分信号ＳＮＨ２’となる。
【０１７５】
また、信号処理部１８は、高感度差分信号ＳＮＨ２が所定の閾値Ｖｔ２を超える場合、補正低感度差分信号ＳＮＬ’を処理対象画素の画素信号ＳＮとして出力する。すなわち、Ｖｔ２＜ＳＮＨ２の場合、画素信号ＳＮ＝補正低感度差分信号ＳＮＬ’となる。
【０１７６】
図１８は、高感度差分信号ＳＮＨ２を使用しない場合と使用した場合の画素信号ＳＮの切り替えの様子を示すグラフである。図１８Ａは、高感度差分信号ＳＮＨ２を使用しない場合のグラフであり、図１８Ｂは、高感度差分信号ＳＮＨ２を使用する場合のグラフである。
【０１７７】
高感度差分信号ＳＮＨ２を使用しない場合、高感度差分信号ＳＮＨ１が閾値Ｖｔ１を超えたとき、画素信号ＳＮが低感度差分信号ＳＮＬ（より正確には、補正低感度差分信号ＳＮＬ’）に切り替えられる。しかし、切り替え時の光量に対する低感度差分信号ＳＮＬの値が小さいため、ＳＮ比が大幅に低下し、画質が劣化する。
【０１７８】
一方、高感度差分信号ＳＮＨ２を使用する場合、高感度差分信号ＳＮＨ１が閾値Ｖｔ１を超えたとき、画素信号ＳＮが高感度差分信号ＳＮＨ２（より正確には、補正高感度差分信号ＳＮＨ２’）に切り替えられる。ここで、切り替え時の光量に対する高感度差分信号ＳＮＨ２の値は、同じ光量に対する低感度差分信号ＳＮＬの値より大きく、ＳＮ比の低下が抑制され、画質が良好に保たれる。また、高感度差分信号ＳＮＨ２が閾値Ｖｔ２を超えたとき、画素信号ＳＮが低感度差分信号ＳＮＬ（より正確には、補正低感度差分信号ＳＮＬ’）に切り替えられる。ここで、切り替え時の光量に対する低感度差分信号ＳＮＬの値は、高感度差分信号ＳＮＨ２を用いない場合の切り替え時の光量に対する低感度差分信号ＳＮＬの値より大きく、ＳＮ比の低下が抑制され、画質が良好に保たれる。
【０１７９】
（画素信号の演算処理の処理例２）
次に、画素信号の演算処理の処理例２について説明する。
【０１８０】
具体的には、信号処理部１８は、高感度差分信号ＳＮＨ１が所定の範囲内において、補正高感度差分信号ＳＮＨ２’、及び、高感度差分信号ＳＮＨ１を予め設定された比率において合成し、画素信号ＳＮとして出力する。また、信号処理部１８は、高感度差分信号ＳＮＨ２が所定の範囲内において、補正低感度差分信号ＳＮＬ’、及び、補正高感度差分信号ＳＮＨ２’を予め設定された比率において合成し、画素信号ＳＮとして出力する。
【０１８１】
例えば、信号処理部１８は、上述した閾値Ｖｔ１を基準として、高感度差分信号ＳＮＨ１がその前後の範囲内において、次式（５）乃至（１１）のように、段階的に、補正高感度差分信号ＳＮＨ２’、及び、高感度差分信号ＳＮＨ１の合成比率を変化させる。また、例えば、信号処理部１８は、閾値Ｖｔ２を基準として、高感度差分信号ＳＮＨ２がその前後の範囲内において、次式（１１）乃至（１７）のように、段階的に、補正低感度差分信号ＳＮＬ’、及び、補正高感度差分信号ＳＮＨ２’の合成比率を変化させる。
【０１８２】
ＳＮＨ１＜Ｖｔ１×０．９０の場合
ＳＮ=ＳＮＨ１  ・・・（５）
【０１８３】
Ｖｔ１×０．９０≦ＳＮＨ１＜Ｖｔ１×０．９４の場合
ＳＮ＝０．９×ＳＮＨ１＋０．１×ＳＮＨ２’  ・・・（６）
【０１８４】
Ｖｔ１×０．９４≦ＳＮＨ１＜Ｖｔ１×０．９８の場合
ＳＮ＝０．７×ＳＮＨ１＋０．３×ＳＮＨ２’  ・・・（７）
【０１８５】
Ｖｔ１×０．９８≦ＳＮＨ１＜Ｖｔ１×１．０２の場合
ＳＮ＝０．５×ＳＮＨ１＋０．５×ＳＮＨ２’  ・・・（８）
【０１８６】
Ｖｔ１×１．０２≦ＳＮＨ１＜Ｖｔ１×１．０６の場合
ＳＮ＝０．３×ＳＮＨ１＋０．７×ＳＮＨ２’  ・・・（９）
【０１８７】
Ｖｔ×１．０６≦ＳＮＨ１＜Ｖｔ１×１．１０の場合
ＳＮ＝０．１×ＳＮＨ１＋０．９×ＳＮＨ２’  ・・・（１０）
【０１８８】
Ｖｔ１×１．１０≦ＳＮＨ１かつＳＮＨ２＜Ｖｔ２×０．９０の場合
ＳＮ＝ＳＮＨ２’  ・・・（１１）
【０１８９】
Ｖｔ２×０．９０≦ＳＮＨ２＜Ｖｔ２×０．９４の場合
ＳＮ＝０．９×ＳＮＨ２’＋０．１×ＳＮＬ’  ・・・（１２）
【０１９０】
Ｖｔ２×０．９４≦ＳＮＨ２＜Ｖｔ２×０．９８の場合
ＳＮ＝０．７×ＳＮＨ２’＋０．３×ＳＮＬ’  ・・・（１３）
【０１９１】
Ｖｔ２×０．９８≦ＳＮＨ２＜Ｖｔ２×１．０２の場合
ＳＮ＝０．５×ＳＮＨ２’＋０．５×ＳＮＬ’  ・・・（１４）
【０１９２】
Ｖｔ２×１．０２≦ＳＮＨ２＜Ｖｔ２×１．０６の場合
ＳＮ＝０．３×ＳＮＨ２’＋０．７×ＳＮＬ’  ・・・（１５）
【０１９３】
Ｖｔ２×１．０６≦ＳＮＨ２＜Ｖｔ２×１．１０の場合
ＳＮ＝０．１×ＳＮＨ２’＋０．９×ＳＮＬ’  ・・・（１６）
【０１９４】
Ｖｔ２×１．１０≦ＳＮＨ２の場合
ＳＮ＝ＳＮＬ’  ・・・（１７）
【０１９５】
なお、式（１１）乃至（１７）において、高感度差分信号ＳＮＨ１に対する重みが０に設定され、式（５）及び式（１７）において、補正高感度差分信号ＳＮＨ２’に対する重みが０に設定され、式（５）及び式（１１）において、補正低感度差分信号ＳＮＬ’に対する重みが０に設定されていると捉えると、各式において、高感度差分信号ＳＮＨ１、補正高感度差分信号ＳＮＨ２’、及び、補正低感度差分信号ＳＮＬ’の３つの信号を設定された比率で合成し、画素信号ＳＮとして出力していると捉えることができる。
【０１９６】
以上のような演算処理を行うことにより、低照度時の信号から中照度時の信号、及び、中照度時の信号から高照度時の信号へより滑らかに切り替えることが出来る。
【０１９７】
また、ＣＭＯＳイメージセンサ１０、１０Ａ及び１０Ｂでは、低感度の第２光電変換部１０１ｂに対して電荷蓄積部１０４を設けることにより、低感度データ信号ＳＬが飽和するレベルを引き上げることができる。これにより、ダイナミックレンジの最小値を保持したまま、ダイナミックレンジの最大値を大きくすることができ、ダイナミックレンジを拡大することができる。
【０１９８】
例えば、車載向けのイメージセンサにおいて、ＬＥＤ光源のように点滅する被写体を、点滅するタイミングによって撮像できないＬＥＤフリッカという現象が発生する場合がある。このＬＥＤフリッカは、例えば、従来のイメージセンサのダイナミックレンジが低く、被写体毎に露光時間を調整する必要があるために生じる。
【０１９９】
すなわち、従来のイメージセンサは、様々な照度の被写体に対応するため、低照度の被写体に対しては露光時間を長く、高照度の被写体に対しては露光時間を短くしている。これにより、低いダイナミックレンジでも様々な照度の被写体に対応することが可能になる。一方、露光時間に関わらず読み出し速度は一定であるため、読み出し時間よりも短い単位で露光時間を設定する場合、露光時間以外に光電変換部に入射した光は、光電変換されて電荷になるものの、読み出されることなく破棄される。
【０２００】
一方、ＣＭＯＳイメージセンサ１０、１０Ａ及び１０Ｂでは、上述したようにダイナミックレンジを拡大することができ、露光時間を長く設定することができるため、ＬＥＤフリッカの発生を抑制することができる。
【０２０１】
また、ＣＭＯＳイメージセンサ１０、１０Ａ及び１０Ｂでは、上述したように時分割方式や空間分割方式で分割数を増やした場合に発生するアーチファクトの発生や解像度の低下を防止することができる。
【０２０２】
さらに、上述したように、高感度の第１光電変換部１０１ａに対する信号の読み出しを電荷電圧変換容量を切り替えて２度行い、２種類の高感度の信号を用いることにより、信号の切り替え時のＳＮ比の低下を抑制することができる。
【０２０３】
なお、以上の説明では、高感度差分信号ＳＮＨ１及び高感度差分信号ＳＮＨ２に対して異なる閾値を用いる例を示したが、同じ閾値を用いるようにしてもよい。また、例えば、低感度差分信号ＳＮＬを閾値と比較することにより、信号の切り替えを行うようにしてもよい。
【０２０４】
＜７．変形例＞
以上の説明では、１画素内に感度が異なる２つの光電変換部を設ける例を示したが、１画素内に３つ以上の光電変換部を設けることも可能である。この場合、感度が最も高い光電変換部に電荷蓄積部を設けずに、少なくとも感度が最も低い光電変換部に電荷蓄積部を設けるようにすればよい。また、少なくとも感度が最も高い光電変換部に対する信号の読み出しを、電荷電圧変換容量を切り替えて２度行うようにすればよい。さらに、この条件を満たしていれば、感度が同じ光電変換部を２つ以上設けることも可能である。
【０２０５】
また、例えば、同じ光電変換部に対する信号の読み出しを、３以上の異なる電荷電圧変換容量で行うようにしてもよい。
【０２０６】
さらに、図６、図８、図１１、図１４、及び、図１７のタイミングチャートにおいて、高感度リセット信号ＮＨ２、高感度リセット信号ＮＨ１、高感度データ信号ＳＨ１、及び、高感度データ信号ＳＨ２の読み出しと、低感度データ信号ＳＬ及び低感度リセット信号ＮＬの読み出しの順序を逆にすることも可能である。
【０２０７】
また、上記実施形態では、単位画素が行列状に配置されてなるＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本技術はＣＭＯＳイメージセンサへの適用に限られるものではない。すなわち、本技術は、単位画素が行列状に２次元配置されてなるＸ−Ｙアドレス方式の固体撮像装置全般に対して適用可能である。
【０２０８】
さらに、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置全般に対して適用可能である。
【０２０９】
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部又は光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０２１０】
＜８．固体撮像装置の使用例＞
図１９は、上述の固体撮像装置の使用例を示す図である。
【０２１１】
上述した固体撮像装置は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
【０２１２】
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供され装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【０２１３】
｛撮像装置｝
図２０は、本技術を適用した電子機器の一例である撮像装置（カメラ装置）４００の構成例を示すブロック図である。
【０２１４】
図２０に示すように、撮像装置４００は、レンズ群４０１などを含む光学系、撮像素子４０２、カメラ信号処理部であるＤＳＰ回路４０３、フレームメモリ４０４、表示装置４０５、記録装置４０６、操作系４０７、及び、電源系４０８等を有している。そして、ＤＳＰ回路４０３、フレームメモリ４０４、表示装置４０５、記録装置４０６、操作系４０７、及び、電源系４０８がバスライン４０９を介して相互に接続された構成となっている。
【０２１５】
レンズ群４０１は、被写体からの入射光（像光）を取り込んで撮像素子４０２の撮像面上に結像する。撮像素子４０２は、レンズ群４０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
【０２１６】
表示装置４０５は、液晶表示装置や有機ＥＬ（electro luminescence）表示装置等のパネル型表示装置から成り、撮像素子４０２で撮像された動画又は静止画を表示する。記録装置４０６は、撮像素子４０２で撮像された動画又は静止画を、メモリカードやビデオテープやＤＶＤ（Digital Versatile Disk）等の記録媒体に記録する。
【０２１７】
操作系４０７は、ユーザによる操作の下に、本撮像装置４００が持つ様々な機能について操作指令を発する。電源系４０８は、ＤＳＰ回路４０３、フレームメモリ４０４、表示装置４０５、記録装置４０６、及び、操作系４０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０２１８】
このような撮像装置４００は、ビデオカメラやデジタルスチルカメラ、更には、スマートフォン、携帯電話機等のモバイル機器向けカメラモジュールに適用される。そして、この撮像装置４００において、撮像素子４０２として、上述した各実施形態に係る固体撮像装置を用いることができる。これにより、撮像装置４００の画質を向上させることができる。
【０２１９】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０２２０】
また、例えば、本技術は以下のような構成も取ることができる。
【０２２１】
（１）
複数の単位画素が配置されている画素アレイ部と、
前記単位画素の動作を制御する駆動部と
を備え、
前記単位画素は、
第１の光電変換部と、
前記第１の光電変換部より感度が低い第２の光電変換部と、
前記第２の光電変換部が生成した電荷を蓄積する電荷蓄積部と、
第１の電荷電圧変換部と、
第２の電荷電圧変換部と、
前記第１の光電変換部から前記第１の電荷電圧変換部に電荷を転送する第１の転送ゲート部と、
前記第２の電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第２の転送ゲート部と、
前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合する第３の転送ゲート部と
を備え、
前記駆動部は、前記第１の光電変換部が生成した第１の電荷を前記第１の電荷電圧変換部に蓄積した状態における第１のデータ信号、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合した領域に前記第１の電荷を蓄積した状態における第２のデータ信号、並びに、前記第２の光電変換部が生成した第２の電荷に基づく第３のデータ信号を読み出すように制御する
固体撮像装置。
（２）
前記駆動部は、前記第１の電荷電圧変換部をリセットした状態における第１のリセット信号、並びに、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合した領域をリセットした状態における第２のリセット信号を読み出すように制御する
前記（１）に記載の固体撮像装置。
（３）
前記駆動部は、前記第１の電荷電圧変換部、前記第２の電荷電圧変換部、及び、前記電荷蓄積部のポテンシャルを結合した領域に前記第２の電荷を蓄積した状態において前記第３のデータ信号を読み出すとともに、前記第１の電荷電圧変換部、前記第２の電荷電圧変換部、及び、前記電荷蓄積部のポテンシャルを結合した領域をリセットした状態における第３のリセット信号を読み出すように制御する
前記（２）に記載の固体撮像装置。
（４）
前記第１のデータ信号と前記第１のリセット信号との差分である第１の差分信号、前記第２のデータ信号と前記第２のリセット信号との差分である第２の差分信号、及び、前記第３のデータ信号と前記第３のリセット信号との差分である第３の差分信号を生成する信号処理部を
さらに備える前記（３）に記載の固体撮像装置。
（５）
前記信号処理部は、前記第１の差分信号の値が所定の第１の閾値以下の場合、前記第１の差分信号を前記単位画素の画素信号に用い、前記第１の差分信号の値が前記第１の閾値を超え、前記第２の差分信号の値が所定の第２の閾値以下の場合、前記第２の差分信号を前記単位画素の画素信号に用い、前記第２の差分信号の値が前記第２の閾値を超える場合、前記第３の差分信号を前記単位画素の画素信号に用いる
前記（４）に記載の固体撮像装置。
（６）
前記信号処理部は、前記第１の差分信号、前記第２の差分信号、及び、前記第３の差分信号のうち少なくとも１つの値に基づいて設定した合成比率で前記第１の差分信号、前記第２の差分信号、及び、前記第３の差分信号を合成することにより、前記単位画素の画素信号を生成する
前記（４）に記載の固体撮像装置。
（７）
前記駆動部は、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合した領域をリセットした状態において、前記第２のリセット信号を読み出し、次に、前記第３の転送ゲート部を非導通状態にした状態において、前記第１のリセット信号を読み出し、次に、前記第１の転送ゲート部を導通状態にし、前記第１の電荷を前記第１の電荷電圧変換部に転送した状態において、前記第１のデータ信号を読み出し、次に、前記第３の転送ゲート部を導通状態にした状態において、前記第２のデータ信号を読み出すように制御する
前記（２）乃至（６）のいずれかに記載の固体撮像装置。
（８）
前記駆動部は、前記第１の電荷電圧変換部、前記第２の電荷電圧変換部、及び、前記電荷蓄積部のポテンシャルを結合した領域に前記第２の電荷を蓄積した状態において前記第３のデータ信号を読み出すように制御する
前記（１）又は（２）に記載の固体撮像装置。
（９）
前記単位画素は、
前記第２の光電変換部から前記電荷蓄積部に電荷を転送する第４の転送ゲート部と、
前記第４の転送ゲート部のゲート電極の下部に形成され、前記第２の光電変換部から溢れた電荷を前記電荷蓄積部に転送するオーバーフローパスと
をさらに備える前記（１）乃至（８）のいずれかに記載の固体撮像装置。
（１０）
前記第２の光電変換部と前記電荷蓄積部とが転送ゲート部を介さずに接続されている
前記（１）乃至（８）のいずれかに固体撮像装置。
（１１）
前記電荷蓄積部の対向電極を可変電圧電源に接続し、
前記駆動部は、前記電荷蓄積部に電荷を蓄積する期間において、前記電荷蓄積部に蓄積された電荷に基づく信号を読み出す期間より、前記電荷蓄積部の対向電極に印加される電圧を低くする
前記（１）乃至（１０）のいずれかに記載の固体撮像装置。
（１２）
所定の電圧の電源と前記第２の電荷電圧変換部との間に接続されているリセットゲート部を
さらに備える前記（１）乃至（１１）のいずれかに記載の固体撮像装置。
（１３）
複数の単位画素が配置されている画素アレイ部と、
前記単位画素の動作を制御する駆動部と
を備え、
前記単位画素は、
第１の光電変換部と、
前記第１の光電変換部より感度が低い第２の光電変換部と、
前記第２の光電変換部が生成した電荷を蓄積する電荷蓄積部と、
第１の電荷電圧変換部と、
第２の電荷電圧変換部と、
前記第１の光電変換部から前記第１の電荷電圧変換部に電荷を転送する第１の転送ゲート部と、
前記第２の電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第２の転送ゲート部と、
前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合する第３の転送ゲート部と
を備える固体撮像装置が、
前記第１の光電変換部が生成した第１の電荷を前記第１の電荷電圧変換部に蓄積した状態における第１のデータ信号、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合した領域に前記第１の電荷を蓄積した状態における第２のデータ信号、並びに、前記第２の光電変換部が生成した第２の電荷に基づく第３のデータ信号を読み出すように制御する
固体撮像装置の駆動方法。
（１４）
複数の単位画素が配置されている画素アレイ部と、
前記単位画素の動作を制御する駆動部と
を備え、
前記単位画素は、
第１の光電変換部と、
前記第１の光電変換部より感度が低い第２の光電変換部と、
前記第２の光電変換部が生成した電荷を蓄積する電荷蓄積部と、
第１の電荷電圧変換部と、
第２の電荷電圧変換部と、
前記第１の光電変換部から前記第１の電荷電圧変換部に電荷を転送する第１の転送ゲート部と、
前記第２の電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第２の転送ゲート部と、
前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合する第３の転送ゲート部と
を備え、
前記第１の光電変換部が生成した第１の電荷を前記第１の電荷電圧変換部に蓄積した状態における第１のデータ信号、前記第１の電荷電圧変換部と前記第２の電荷電圧変換部のポテンシャルを結合した領域に前記第１の電荷を蓄積した状態における第２のデータ信号、並びに、前記第２の光電変換部が生成した第２の電荷に基づく第３のデータ信号を読み出すように制御する固体撮像装置と、
前記固体撮像装置からの信号を処理する信号処理装置と
を備える電子機器。
【符号の説明】
【０２２２】
１０，１０Ａ，１０Ｂ  ＣＭＯＳイメージセンサ，  １１  画素アレイ部，  １２  垂直駆動部，  １３  カラム処理部，  １４  水平駆動部，  １５  システム制御部，  １６  画素駆動線，  １７  垂直信号線，  １８  信号処理部，  １９  データ格納部，  １００Ａ乃至１００Ｄ  単位画素，  １０１ａ  第１光電変換部，  １０１ｂ  第２光電変換部，  １０２ａ乃至１０２ｄ  第１乃至第４転送ゲート部，  １０３  リセットゲート部，  １０４  電荷蓄積部，  １０５ａ  第１ＦＤ部，  １０５ｂ  第２ＦＤ部，  １０６  増幅トランジスタ，  １０７  選択トランジスタ，  ４００  撮像装置，  ４０２  撮像素子，  ４０３  ＤＳＰ回路
【図１】
2017175345.tif 000003
【図２】
2017175345.tif 000004
【図３】
2017175345.tif 000005
【図４】
2017175345.tif 000006
【図５】
2017175345.tif 000007
【図６】
2017175345.tif 000008
【図７】
2017175345.tif 000009
【図８】
2017175345.tif 000010
【図９】
2017175345.tif 000011
【図１０】
2017175345.tif 000012
【図１１】
2017175345.tif 000013
【図１２】
2017175345.tif 000014
【図１３】
2017175345.tif 000015
【図１４】
2017175345.tif 000016
【図１５】
2017175345.tif 000017
【図１６】
2017175345.tif 000018
【図１７】
2017175345.tif 000019
【図１８】
2017175345.tif 000020
【図１９】
2017175345.tif 000021
【図２０】
2017175345.tif 000022