(57)【要約】【課題】電力損失の低減にさらなる寄与をすることができるスイッチング電源装置を提供する。【解決手段】スイッチング電源装置は、第１及び第２入力線間の交流電圧を分圧する分圧回路と、交流電圧の電力変換により二次側コイルに出力電圧を生成するトランスと、該トランスの一次側を流れる電流をスイッチングするスイッチング素子群と、を備える。トランスは、第１入力線及び分圧回路の分圧電位間の第１の一次側コイルを流れる第１電流と分圧回路の分圧電位及び第２入力線間の第２の一次側コイルを流れる第２電流とが交流電圧の正期間で交互にスイッチングされ、且つ、第２の一次側コイルを流れる第３電流と第１の一次側コイルを流れる第４電流とが交流電圧の負期間で交互にスイッチングされることで双方向に励磁されて交流電圧の電力変換を行う。【選択図】図２
2017216762.tif 000002
【特許請求の範囲】
【請求項１】
第１入力線及び第２入力線の間に印加される交流電圧を分圧する分圧回路と、
前記第１入力線及び前記分圧回路の分圧電位の間に第１の一次側コイルが間接的に配置されるとともに、前記分圧回路の前記分圧電位及び前記第２入力線の間に第２の一次側コイルが間接的に配置され、前記交流電圧の電力変換により二次側コイルに出力電圧を生成するトランスと、
前記第１の一次側コイル及び前記第２の一次側コイルを流れる電流をスイッチングするスイッチング素子群と、を備え、
前記トランスは、前記第２入力線での電位から見た前記第１入力線での電位が正である第１期間にて前記第１の一次側コイルを流れる第１電流と前記第２の一次側コイルを流れる第２電流とが交互にスイッチングされ、且つ、前記第１入力線での電位から見た前記第２入力線での電位が正である第２期間にて前記第２の一次側コイルを流れる第３電流と前記第１の一次側コイルを流れる第４電流とが交互にスイッチングされることで双方向に励磁されて前記電力変換を行うことを特徴とするスイッチング電源装置。
【請求項２】
前記スイッチング素子群のスイッチング周波数は、前記第１入力線及び前記第２入力線の間に印加される前記交流電圧の周波数よりも大きいことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記スイッチング素子群を制御する制御回路をさらに備え、
前記スイッチング素子群は、
前記第１期間にて前記第１の一次側コイルを流れる前記第１電流をスイッチングする第１スイッチング素子と、
前記第１期間にて前記第２の一次側コイルを流れる前記第２電流をスイッチングする第２スイッチング素子と、
前記第２期間にて前記第２の一次側コイルを流れる前記第３電流をスイッチングする第３スイッチング素子と、
前記第２期間にて前記第１の一次側コイルを流れる前記第４電流をスイッチングする第４スイッチング素子と、を含み、
前記制御回路は、
前記第１期間において前記第１スイッチング素子によるスイッチング動作と前記第２スイッチング素子によるスイッチング動作とを交互に行い、
前記第２期間において前記第３スイッチング素子によるスイッチング動作と前記第４スイッチング素子によるスイッチング動作とを交互に行うことを特徴とする請求項１又は請求項２に記載のスイッチング電源装置。
【請求項４】
前記第１〜前記第４スイッチング素子は電界効果トランジスタであり、
前記制御回路は、
前記第１区間において、前記第１スイッチング素子をオンとする場合には前記第４スイッチング素子をオンにして前記第１の一次側コイルを流れる前記第１電流を前記第４スイッチング素子のボディダイオードに流し、前記第２スイッチング素子をオンとする場合には前記第３スイッチング素子をオンにして前記第２の一次側コイルを流れる前記第２電流を前記第３スイッチング素子のボディダイオードに流し、
前記第２区間において、前記第３スイッチング素子をオンとする場合には前記第２スイッチング素子をオンにして前記第２の一次側コイルを流れる前記第３電流を前記第２スイッチング素子のボディダイオードに流し、前記第４スイッチング素子をオンとする場合には前記第１スイッチング素子をオンにして前記第１の一次側コイルを流れる前記第４電流を前記第１スイッチング素子のボディダイオードに流すことを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記分圧回路の分圧比は１：１であることを特徴とする請求項１〜請求項４のいずれかに記載のスイッチング電源装置。
【請求項６】
前記二次側コイルで生成された前記出力電圧を平滑して交流電圧を生成する平滑回路をさらに備えることを特徴とする請求項１〜請求項５のいずれかに記載のスイッチング電源装置。
【請求項７】
前記トランスの前記二次側コイルに接続されて前記出力電圧を整流する整流素子群と、
該整流素子群が整流した前記出力電圧を平滑して直流電圧を生成する平滑回路と、
をさらに備えることを特徴とする請求項１〜請求項５のいずれかに記載のスイッチング電源装置。
【請求項８】
フォワード方式のスイッチング電源装置であって、
前記整流素子群のオン／オフを制御する整流素子制御回路をさらに備え、
前記整流素子群は電界効果トランジスタであることを特徴とする請求項７に記載のスイッチング電源装置。
【請求項９】
前記二次側コイルは、第１の二次側コイルと、第２の二次側コイルと、を有し、
前記整流素子群は第１整流素子と第２整流素子とを有し、
前記第１整流素子の入力端は前記第１の二次側コイルの一端に接続されて、前記第１整流素子の出力端は前記平滑回路の第１端子に接続され、
前記第２整流素子の入力端は前記第２の二次側コイルの一端に接続されて、前記第２整流素子の出力端は前記平滑回路の前記第１端子に接続され、
前記第１の二次側コイルの他端及び前記第２の二次側コイルの他端は前記平滑回路の第２端子に接続されることを特徴とする請求項７又は請求項８に記載のスイッチング電源装置。
【請求項１０】
前記二次側コイルは、第１の二次側コイルと、第２の二次側コイルと、を有し、
前記整流素子群は第１〜第４整流素子を有し、
前記第１整流素子の入力端は前記第１の二次側コイルの一端に接続されて前記第１整流素子の出力端は前記平滑回路の第１端子に接続され、
前記第２整流素子の入力端は前記第２の二次側コイルの一端に接続されて前記第２整流素子の出力端は前記平滑回路の前記第１端子に接続され、
前記第３整流素子の入力端は前記平滑回路の第３端子に接続されて前記第３整流素子の出力端は前記第２の二次側コイルの一端に接続され、
前記第４整流素子の入力端は前記平滑回路の前記第３端子に接続されて前記第４整流素子の入力端は前記第２の二次側コイルの一端に接続され、
前記第１の二次側コイルの他端及び前記第２の二次側コイルの他端は前記平滑回路の第２端子に接続され、
前記平滑回路は、前記第１端子及び前記第２端子の間の第１出力電圧を平滑した第１直流電圧と、前記第２端子及び前記第３端子の間の第２出力電圧を平滑した第２直流電圧と、を生成することを特徴とする請求項７又は請求項８に記載のスイッチング電源装置。
【請求項１１】
前記第１直流電圧は正の電圧であり、前記第２直流電圧は負の電圧であることを特徴とする請求項１０に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関する。
【背景技術】
【０００２】
交流電力を入力とするスイッチング電源装置では、入力交流電力を半波整流又は全波整流することによって脈流化又は直流化してからスイッチングすることで任意の交流又は直流電力を得ている。半波整流又は全波整流を行う際、整流ダイオードで電力損失が発生する。
【０００３】
全波整流を利用するスイッチング電源装置のブロック図を図２１に示す（特許文献１参照）。図２１のスイッチング電源装置は、商用交流電源９０１からの商用交流電力のノイズを低減するノイズフィルタ９０２と、ノイズフィルタ９０２の出力交流電力を全波整流するブリッジダイオード９０３と、ブリッジダイオード９０３の出力電力に対して電力変換を行う電力変換器９０４と、電力変換器９０４の出力電圧が加わる出力部９０５と、を備える。図２１のスイッチング電源装置では、例えば、図２２のような電圧が観測される。図２１の例では、ＡＣ１００Ｖの入力電圧をブリッジダイオード９０３にて全波整流してからスイッチングし、これによって得られた電圧を整流及び平滑することでＤＣ１２Ｖを得ている。
【０００４】
ブリッジダイオード９０３の全波整流によって入力電力を脈流化又は直流化した後、後段の電力変換器９０４にて電力変換が行われるが、このとき、商用交流電源９０１からの入力電流Ｉｉｎは、ブリッジダイオード９０３中の２個のダイオード素子を通過する。このため、ダイオード素子の順方向電圧に（２×Ｉｉｎ）を乗じた電力分、ブリッジダイオード９０３にて電力損失が発生する。例えば、スイッチング電源装置への入力電力が１００Ｗ且つ入力電圧がＡＣ１００Ｖであって力率が１．０である場合、入力電流Ｉｉｎは１Ａ（アンペア）であるため、１つのダイオード素子の順方向電圧が約１．０Ｖであるとすると、ブリッジダイオード９０３の電力損失は２Ｗとなる。
【０００５】
それ故、この場合における電力変換効率が９０％であるとすると、スイッチング電源装置の全体の電力損失は１０Ｗであり、その内、ブリッジダイオード９０３の電力損失（２Ｗ）が占める割合は２０％と大きい。スイッチング電源装置において、電力損失が低い方が良いことは言うまでもない。電力損失の低減のために、ブリッジダイオードの順方向電圧を低減させる技術開発も盛んであるが、ブリッジダイオードを使わずに済めば電力損失の大幅な改善が見込める。上記数値例では、全体損失が１０％であるため、仮にブリッジダイオードを使わずに済めば、全体損失は８％に抑えられる。即ち、電力変換効率は９０％から９２％に改善する。
【０００６】
そのため、本発明の発明者による特許文献２のスイッチング電源装置では、第１及び第２入力線間に印加されてトランスで電力変換される交流電圧に対して、第２入力線から見た第１入力線での脈流電圧と第１入力線から見た第２入力線での脈流電圧とを交互にスイッチングして、トランスを交流電圧の周波数で双方向に励磁することにより電力変換している。このスイッチング電源装置では、ダイオードブリッジなどの整流回路を介することなく電力変換することにより、電力損失を低減している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−４５７５４号公報
【特許文献２】特開２０１５−２１１５８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、発明者がさらに鋭意検討してスイッチング電源装置の改善を試みた結果、スイッチング電源装置の電力損失をさらに低減できることがわかった。
【０００９】
本発明は、上記の状況を鑑みて、電力損失の低減にさらなる寄与をすることができるスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために本発明の一の態様によるスイッチング電源装置は、第１入力線及び第２入力線の間に印加される交流電圧を分圧する分圧回路と、第１入力線及び分圧回路の分圧電位の間に第１の一次側コイルが間接的に配置されるとともに、分圧回路の分圧電位及び第２入力線の間に第２の一次側コイルが間接的に配置され、交流電圧の電力変換により二次側コイルに出力電圧を生成するトランスと、第１の一次側コイル及び第２の一次側コイルを流れる電流をスイッチングするスイッチング素子群と、を備え、トランスは、第２入力線での電位から見た第１入力線での電位が正である第１期間にて第１の一次側コイルを流れる第１電流と第２の一次側コイルを流れる第２電流とが交互にスイッチングされ、且つ、第１入力線での電位から見た第２入力線での電位が正である第２期間にて第２の一次側コイルを流れる第３電流と第１の一次側コイルを流れる第４電流とが交互にスイッチングされることで双方向に励磁されて電力変換を行う構成とされる。
【００１１】
上記のスイッチング電源装置において、スイッチング素子群のスイッチング周波数は、第１入力線及び第２入力線の間に印加される交流電圧の周波数よりも大きい構成であってもよい。
【００１２】
また、上記のスイッチング電源装置は、スイッチング素子群を制御する制御回路をさらに備え、スイッチング素子群は、第１期間にて第１の一次側コイルを流れる第１電流をスイッチングする第１スイッチング素子と、第１期間にて第２の一次側コイルを流れる第２電流をスイッチングする第２スイッチング素子と、第２期間にて第２の一次側コイルを流れる第３電流をスイッチングする第３スイッチング素子と、第２期間にて第１の一次側コイルを流れる第４電流をスイッチングする第４スイッチング素子と、を含み、制御回路は、第１期間において第１スイッチング素子によるスイッチング動作と第２スイッチング素子によるスイッチング動作とを交互に行い、第２期間において第３スイッチング素子によるスイッチング動作と第４スイッチング素子によるスイッチング動作とを交互に行う構成であってもよい。
【００１３】
また、上記のスイッチング電源装置において、第１〜第４スイッチング素子は電界効果トランジスタであり、制御回路は、第１区間において、第１スイッチング素子をオンとする場合には第４スイッチング素子をオンにして第１の一次側コイルを流れる第１電流を第４スイッチング素子のボディダイオードに流し、第２スイッチング素子をオンとする場合には第３スイッチング素子をオンにして第２の一次側コイルを流れる第２電流を第３スイッチング素子のボディダイオードに流し、第２区間において、第３スイッチング素子をオンとする場合には第２スイッチング素子をオンにして第２の一次側コイルを流れる第３電流を第２スイッチング素子のボディダイオードに流し、第４スイッチング素子をオンとする場合には第１スイッチング素子をオンにして第１の一次側コイルを流れる第４電流を第１スイッチング素子のボディダイオードに流す構成であってもよい。
【００１４】
また、上記のスイッチング電源装置において、分圧回路の分圧比は１：１である構成であってもよい。
【００１５】
また、上記のスイッチング電源装置は、二次側コイルで生成された出力電圧を平滑して交流電圧を生成する平滑回路をさらに備える構成であってもよい。
【００１６】
上記のスイッチング電源装置は、トランスの二次側コイルに接続されて出力電圧を整流する整流素子群と、該整流素子群が整流した出力電圧を平滑して直流電圧を生成する平滑回路と、をさらに備える構成であってもよい。
【００１７】
また、上記のスイッチング電源装置は、フォワード方式のスイッチング電源装置であって、整流素子群のオン／オフを制御する整流素子制御回路をさらに備え、整流素子群は電界効果トランジスタ（ＦＥＴ）である構成であってもよい。
【００１８】
また、上記のスイッチング電源装置において、二次側コイルは、第１の二次側コイルと、第２の二次側コイルと、を有し、整流素子群は第１整流素子と第２整流素子とを有し、第１整流素子の入力端は第１の二次側コイルの一端に接続されて、第１整流素子の出力端は平滑回路の第１端子に接続され、第２整流素子の入力端は第２の二次側コイルの一端に接続されて、第２整流素子の出力端は平滑回路の第１端子に接続され、第１の二次側コイルの他端及び第２の二次側コイルの他端は平滑回路の第２端子に接続される構成であってもよい。
【００１９】
また、上記のスイッチング電源装置において、二次側コイルは、第１の二次側コイルと、第２の二次側コイルと、を有し、整流素子群は第１〜第４整流素子を有し、第１整流素子の入力端は第１の二次側コイルの一端に接続されて第１整流素子の出力端は平滑回路の第１端子に接続され、第２整流素子の入力端は第２の二次側コイルの一端に接続されて第２整流素子の出力端は平滑回路の第１端子に接続され、第３整流素子の入力端は平滑回路の第３端子に接続されて第３整流素子の出力端は第２の二次側コイルの一端に接続され、第４整流素子の入力端は平滑回路の第３端子に接続されて第４整流素子の入力端は第２の二次側コイルの一端に接続され、第１の二次側コイルの他端及び第２の二次側コイルの他端は平滑回路の第２端子に接続され、平滑回路は、第１端子及び第２端子の間の第１出力電圧を平滑した第１直流電圧と、第２端子及び第３端子の間の第２出力電圧を平滑した第２直流電圧と、を生成する構成であってもよい。
【００２０】
上記のスイッチング電源装置において、第１直流電圧は正の電圧であり、第２直流電圧は負の電圧である構成であってもよい。
【発明の効果】
【００２１】
本発明によれば、電力損失の低減にさらなる寄与をすることができるスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態に係るスイッチング電源装置の構成例である。
【図２】第１実施形態に係るスイッチング電源装置の構成例である。
【図３】Ｎチャンネル型のＦＥＴの構成例である。
【図４】第１実施形態でのスイッチング素子のオン／オフ状態を示す表である。
【図５】第１実施形態において正区間にてトランスの一次側コイルに流れる電流を説明するための図である。
【図６】第１実施形態において負区間にてトランスの一次側コイルに流れる電流を説明するための図である。
【図７】第１実施形態においてスイッチング周波数でトランスを交互に励磁した場合に観測されるトランスの励磁電流波形及び平滑回路から出力される交流電圧波形の一例である。
【図８】スイッチング周波数でトランスを交互に励磁した場合におけるトランスの磁性体コアのヒステリシス曲線の一例である。
【図９】第１比較例に係るスイッチング電源装置の構成例である。
【図１０】入力交流電圧の周波数でトランスを交互に励磁した第１比較例で観測されるトランスの励磁電流波形及び平滑回路から出力される交流電圧波形の一例である。
【図１１】第１比較例におけるトランスの磁性体コアのヒステリシス曲線の一例である。
【図１２】第１実施形態の変形例に係るスイッチング電源装置の構成例である。
【図１３】第２実施形態に係るスイッチング電源装置の構成例である。
【図１４】第２実施形態でのスイッチング素子のオン／オフ状態を示す表である。
【図１５】第２実施形態においてスイッチング周波数でトランスを交互に励磁した場合に観測されるトランスの励磁電流波形及び平滑回路から出力される直流電圧波形の一例である。
【図１６】第２比較例に係るスイッチング電源装置の構成例である。
【図１７】入力交流電圧の周波数でトランスを交互に励磁した第２比較例で観測されるトランスの励磁電流波形及び平滑回路から出力される直流電圧波形の一例である。
【図１８】第３実施形態に係るスイッチング電源装置の構成例である。
【図１９】第３実施形態でのスイッチング素子のオン／オフ状態を示す表である。
【図２０】第３実施形態においてスイッチング周波数でトランスを交互に励磁した場合に観測されるトランスの励磁電流波形及び平滑回路から出力される直流電圧波形の一例である。
【図２１】ダイオードブリッジを備えるスイッチング電源装置の構成例である。
【図２２】ダイオードブリッジを備えるスイッチング電源装置で観測されるトランスの電圧の波形の一例である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、状態量又は部材等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、状態量又は部材等の名称を省略又は略記することがある。
【００２４】
図１に、本発明の実施形態に係るスイッチング電源装置の構成例を示す。スイッチング電源装置は、商用交流電源１から電力変換器４への入力線であるラインＬ１及びＬ２と、ノイズフィルタ２、電力変換器４と、を備える。電力変換器４に対しては、出力部５が接続される。但し、出力部５もスイッチング電源装置の構成要素に含まれていると考えても良い。商用交流電源１からの商用交流電圧Ｖｉはノイズフィルタ２に入力される。以下、該商用交流電圧Ｖｉを入力交流電圧Ｖｉと呼ぶ。ノイズフィルタ２は、入力された入力交流電圧Ｖｉにおけるノイズを除去し、ノイズ除去後の入力交流電圧ＶｉをラインＬ１及びラインＬ２間に出力する。
【００２５】
電力変換器４は、ラインＬ１、Ｌ２に接続され、ラインＬ１及びラインＬ２間に印加される入力交流電圧Ｖｉを電力変換することで出力電圧Ｖｏを生成する。この際、電力変換器４は、入力交流電圧Ｖｉを全波整流又は半波整流することなく、入力交流電圧Ｖｉを直接スイッチングすることで交流又は直流の出力電圧Ｖｏを生成する。出力電圧Ｖｏは、電力変換器４に接続された出力部５に供給される。出力部５は、例えば、出力電圧Ｖｏが印加される端子を含む。
【００２６】
以下、スイッチング電源装置の構成例を具体的に説明する。図１のスイッチング電源装置について上述した説明は、以下の各実施形態のスイッチング電源装置にも適用される。
【００２７】
＜第１実施形態＞
本発明の第１実施形態に係るスイッチング電源装置を説明する。図２は、第１実施形態に係るスイッチング電源装置の構成例である。図２のスイッチング電源装置は、電力変換器４として電力変換器４Ａを有する。電力変換器４Ａは、分圧回路３と、４個のスイッチング素子６〜９と、平滑回路１０としての平滑回路１０Ａと、４個の制御回路１１、１２、２１、２２と、トランス１５と、フィードバック回路１６と、を備える。
【００２８】
分圧回路３は、ラインＬ１及びラインＬ２間において直列に接続された２個の分圧コンデンサＣ１、Ｃ２を有し、ラインＬ１及びラインＬ２間の入力交流電圧Ｖｉを分圧する。本実施形態において、各分圧コンデンサＣ１、Ｃ２の分圧比は１：１である。分圧コンデンサＣ１の一端はラインＬ１に接続され、分圧コンデンサＣ１の他の一端は分圧コンデンサＣ２の一端に接続されている。分圧コンデンサＣ２の他の一端はラインＬ２に接続されている。分圧コンデンサＣ１、Ｃ２間には、ラインＬ３が接続される。従って、該ラインＬ３の電位は分圧コンデンサＣ１、Ｃ２間の分圧電位と同じとなっている。
【００２９】
スイッチング素子６〜９の夫々は、たとえば、Ｎチャンネル型の電界効果トランジスタ（以下、ＦＥＴという）から成る。ＦＥＴは、特にたとえば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field effect transistor）であると良い。図３に、Ｎチャンネル型のＦＥＴの構成例を示す。Ｎチャンネル型のＦＥＴは、ソースＳ、ドレインＤ、及びゲートＧから成るＦＥＴ本体部Ｆと、ソースＳ及びドレインＤ間に並列接続され且つソースＳからドレインＤに向かう方向の電流を順方向電流ＩＦとして整流するボディダイオードＢＤと、を有する。なお、ボディダイオードＢＤは、ＭＯＳＦＥＴのソース−ドレイン間に形成される寄生ダイオードである。ボディダイオードＢＤの順方向電圧は、スイッチング素子６〜９がオンとなった場合には低くなり（たとえば０．０６［Ｖ］）、スイッチング素子６〜９がオフとなった場合には高くなる（たとえば０．８［Ｖ］）。スイッチング素子６〜９は、夫々、ＦＥＴ本体部Ｆ及びボディダイオードＢＤを含むＮチャンネル型のＦＥＴと同じ構造を有している。なお、後述する整流素子１７〜２０（図１３及び図１８等参照）の夫々も該構造を有している。
【００３０】
トランス１５は、２個の一次側コイル１５１ａ、１５１ｂを含む一次側コイルと二次側コイル１５２とを有する。トランス１５は、ラインＬ１、Ｌ２間に一次側コイル１５１ａ、１５１ｂが間接的に配置されて入力交流電圧Ｖｉの電力変換により二次側コイル１５２に出力電圧を生成する。一次側コイル１５１ａはラインＬ１及び分圧回路３の分圧電位の間に配置される。一次側コイル１５１ｂは分圧回路３の分圧電位及びラインＬ２間に配置される。なお、一次側コイル１５１ａはその一端３１から巻き始められており、一次側コイル１５１ｂはその一端３４から巻き始められている。
【００３１】
スイッチング素子６のドレインはラインＬ１に接続され、スイッチング素子６のソースは一次側コイル１５１ａの一端３１に接続される。スイッチング素子７のソースは一次側コイルの他の一端３２に接続される。スイッチング素子７のドレイン及びスイッチング素子８のドレインはラインＬ３を介して分圧回路３の分圧コンデンサＣ１、Ｃ２間に接続される。スイッチング素子８のソースは一次側コイル１５１ｂの一端３３に接続される。スイッチング素子９のソースは一次側コイル１５１ｂの他の一端３４に接続され、スイッチング素子９のドレインはラインＬ２に接続される。スイッチング素子６〜９は、トランス１５の一次側コイル１５１ａ、１５１ｂを流れる電流（後述する図５及び図６参照）をスイッチングする。
【００３２】
制御回路１１、１２、２１、２２は、夫々、スイッチング素子６〜９に対するスイッチング制御を行う。スイッチング素子６に対するスイッチング制御は、スイッチング素子６のゲート−ソース間電圧ＶＧＳの制御を通じて、スイッチング素子６をオン又はオフさせる制御である。スイッチング素子７に対するスイッチング制御は、スイッチング素子７のゲート−ソース間電圧ＶＧＳの制御を通じて、スイッチング素子７をオン又はオフさせる制御である。スイッチング素子８に対するスイッチング制御は、スイッチング素子８のゲート−ソース間電圧ＶＧＳの制御を通じて、スイッチング素子８をオン又はオフさせる制御である。スイッチング素子９に対するスイッチング制御は、スイッチング素子９のゲート−ソース間電圧ＶＧＳの制御を通じて、スイッチング素子９をオン又はオフさせる制御である。
【００３３】
なお、各スイッチング素子６〜９において、”オン”とは、ＦＥＴ本体部Ｆのゲート−ソース間電圧ＶＧＳが所定のスレッショルド電圧以上となってＦＥＴ本体部Ｆのドレイン及びソース間が導通状態になり、図３におけるドレイン電流ＩＤが流れることを指す。また、”オフ”とは、ＦＥＴ本体部Ｆのゲート−ソース間電圧ＶＧＳがスレッショルド電圧未満となってＦＥＴ本体部Ｆのドレイン及びソース間が非導通状態になることを指す。スイッチング素子６〜９が”オン”、”オフ”となっている状態を、夫々、オン状態、オフ状態とも言う。各スイッチング素子６〜９のゲート−ソース間電圧ＶＧＳとは、ＦＥＴ本体部Ｆのソースの電位から見たゲートの電圧を指す。
【００３４】
また、スイッチング素子６〜９に関し、スイッチング素子６〜９のスイッチング動作又は単にスイッチングとは、スイッチング素子６〜９がスイッチングする動作、即ち、オン状態とオフ状態とが交互に繰り返される動作を指す。該スイッチング動作の繰り返しの周期の逆数であるスイッチング周波数は、入力交流電圧Ｖｉの商用周波数よりも相当に大きく、たとえば数１０［ｋＨｚ］〜数１００［ｋＨｚ]である。スイッチング素子６〜９がスイッチング動作を行うことで、スイッチング素子６〜９のドレイン及びソース間にスイッチング電流としてのドレイン電流ＩＤ（図３参照）が流れる。
【００３５】
制御回路１１、１２、２１、２２は、ラインＬ２の電位から見たラインＬ１の電圧の極性を監視して、該監視結果に基づいて現時点が正区間及び負区間のどちらに属しているのかを判断する。この監視を実現するべく、制御回路１１、１２、２１、２２を合わせた回路はラインＬ１、Ｌ２に接続され、制御回路１１、１２、２１、２２同士も互いに接続されている。ここで、”正区間”とは、ラインＬ２の電位から見てラインＬ１の電位（電圧）が正となっている区間を指す。また、”負区間”とは、ラインＬ２の電位から見てラインＬ１の電位（電圧）が負となっている区間を指す。なお、ラインＬ１及びラインＬ２間の電位差がゼロとなるタイミングも存在するが、そのタイミングについては無視する。或いは、そのタイミングは正区間又は負区間に属すると考えても良い。ラインＬ２の電位から見たラインＬ１の電圧の極性は、入力交流電圧Ｖｉの周期（たとえば、５０又は６０Ｈｚの逆数）で、交互に正又は負となる。故に、入力交流電圧Ｖｉの周期に応じて正区間と負区間が交互に訪れる。
【００３６】
正区間において、制御回路１１は、スイッチング素子６をスイッチング制御することにより、スイッチング素子６にスイッチング動作を行わせる。制御回路１２は、スイッチング素子７を常時オン状態とする。制御回路２１は、スイッチング素子８をスイッチング制御することにより、スイッチング素子８にスイッチング動作を行わせる。制御回路２２は、スイッチング素子９を常時オン状態とする。
【００３７】
負区間において、制御回路１１は、スイッチング素子６を常時オン状態とする。制御回路１２は、スイッチング素子７をスイッチング制御することにより、スイッチング素子７にスイッチング動作を行わせる。制御回路２１は、スイッチング素子８を常時オン状態とする。制御回路２２は、スイッチング素子９をスイッチング制御することにより、スイッチング素子９にスイッチング動作を行わせる。
【００３８】
これらの様子を図４に示す。なお、正区間において、スイッチング素子６がオンとなり且つスイッチング素子８がオフとなる区間を区間Ｐ１と呼び、スイッチング素子６がオフとなり且つスイッチング素子８がオンとなる区間を区間Ｐ２と呼ぶ。また、負区間において、スイッチング素子７がオフとなり且つスイッチング素子９がオンとなる区間を区間Ｐ３と呼び、スイッチング素子７がオンとなり且つスイッチング素子９がオフとなる区間を区間Ｐ４と呼ぶ。
【００３９】
また、図４の例示に限定されず、区間Ｐ１〜Ｐ４が移行する際には一次側コイル１５１ａ、１５１ｂに電流１１０Ｐ、１１１Ｐ、１１０Ｎ、１１１Ｎを流さない期間（所謂デッドタイム）が設けられていてもよい。たとえば、正区間において区間Ｐ１から区間Ｐ２に移行する際、区間Ｐ２から区間Ｐ１に移行する際に少なくともスイッチング素子６、８がともにオフとされる期間が設けられていてもよい。また、負区間において区間Ｐ３から区間Ｐ４に移行する際、区間Ｐ４から区間Ｐ３に移行する際に少なくともスイッチング素子７、９がともにオフとされる期間が設けられていてもよい。さらに、正区間から負区間に移行する際、及び負区間から正区間に移行する際にスイッチング素子６〜９がオフとされる期間が設けられていてもよい。仮に、一次側コイル１５１ａに電流１１０Ｐ（又は電流１１１Ｎ）が流れ且つ一次側コイル１５１ｂに電流１１１Ｐ（又は電流１１０Ｎ）が流れると、トランス１５の励磁が相殺され、二次側コイル１５２に出力電圧Ｖｏが生成されなくなる。対して、上述のようなデットタイムを設けることにより、一次側コイル１５１ａ、１５１ｂの両方に電流１１０Ｐ，１１１Ｐ（又は電流１１１Ｎ、１１０Ｎ）が同時に流れる期間の発生を確実に防止できるので、励磁の相殺に起因するトランス１５での無駄な電力消費を防止することができる。このように、デッドタイムを設けることは後述の各実施形態（後述の図１４、図１９など）にも同様に適用できる。
【００４０】
上述のスイッチング制御の様子を図５及び図６に示す。上述のスイッチング動作により、正区間中においては、図５に示す如く、区間Ｐ１にてスイッチング電流１１０Ｐがスイッチング素子６のドレイン及びソース間に流れる。該スイッチング電流１１０Ｐは、トランス１５の一次側コイル１５１ａを経由してスイッチング素子７のボディダイオードＢＤに流れてトランス１５を励磁する。トランス１５が２次側コイル１５２に電力を放出すると、区間Ｐ２にてスイッチング電流１１１Ｐがスイッチング素子８のドレイン及びソース間に流れる。該スイッチング電流１１１Ｐは、トランス１５の一次側コイル１５１ｂを経由してスイッチング素子９のボディダイオードＢＤに流れてトランス１５を逆方向に励磁する。
【００４１】
負区間中においては、図６に示す如く、区間Ｐ３にてスイッチング電流１１０Ｎがスイッチング素子９のドレイン及びソース間に流れる。該スイッチング電流１１０Ｎは、トランス１５の一次側コイル１５１ｂを経由してスイッチング素子８のボディダイオードＢＤを流れてトランス１５を励磁する。トランス１５が２次側コイル１５２に電力を放出すると、区間Ｐ４にてスイッチング電流１１１Ｎがスイッチング素子７のドレイン及びソース間に流れる。該スイッチング電流１１１Ｎは、トランス１５の一次側コイル１５１ａを経由してスイッチング素子６のボディダイオードＢＤを流れてトランス１５を逆方向に励磁する。
【００４２】
正区間において、ラインＬ２から見たラインＬ１における電圧は正の脈流電圧である。また、負区間において、ラインＬ１から見たラインＬ２における電圧は、正の脈流電圧である。従って、当然、これらの脈流電圧は、入力交流電圧Ｖｉを整流せずに得られる。
【００４３】
正区間において、スイッチング素子６、８はラインＬ２から見たラインＬ１での正の脈流電圧をスイッチングする。トランス１５は、スイッチング電流１１０Ｐによって一方向に励磁され、２次側コイル１５２に電力を放出した後に、スイッチング電流１１１Ｐによって逆方向に励磁される。また、負区間において、スイッチング素子７、９はラインＬ１から見たラインＬ２での正の脈流電圧をスイッチングする。トランス１５は、スイッチング電流１１０Ｎによって一方向に励磁され、２次側コイル１５２に電力を放出した後に、スイッチング電流１１１Ｎによって逆方向に励磁される。
【００４４】
すなわち、正区間において、一次側コイル１５１ａを流れるスイッチング電流１１０Ｐと、一次側コイル１５１ｂを流れるスイッチング電流１１１Ｐとが交互に発生することで、トランス１５は双方向に励磁される。また、負区間において、一次側コイル１５１ｂを流れるスイッチング電流１１０Ｎと、一次側コイル１５１ａを流れるスイッチング電流１１１Ｎとが交互に発生することで、トランス１５は双方向に励磁される。
【００４５】
制御回路１１、１２、２１、２２は、正区間において、スイッチング素子６によるスイッチング動作とスイッチング素子８によるスイッチング動作とを交互に行わせることで、トランス１５を双方向に励磁する機能を持つ。また、制御回路１１、１２、２１、２２は、負区間において、スイッチング素子９によるスイッチング動作とスイッチング素子７によるスイッチング動作とを交互に行わせることで、トランス１５を双方向に励磁する機能を持つ。
【００４６】
なお、以上に説明したトランス１５の励磁処理は後述の各実施形態においても同様である。
【００４７】
次に、双方向の励磁によってトランス１５の二次側コイル１５２に発生した電圧は、二次側コイル１５２の一端４１及び他の一端４２に接続された平滑回路１０Ａに入力される。平滑回路１０Ａは、二次側コイル１５２から入力される電圧を平滑し、図７に示すように、平滑して得た電圧を出力電圧Ｖｏとして出力部５に出力する。図７の左図における波形４２３は、第１実施形態の方式にて入力交流電圧Ｖｉを直接スイッチングすることで得られるトランス１５の励磁電流波形の例である。なお、波形４２３において、負の値の励磁電流は正の値の励磁電流とは逆方向に流れる電流（つまり逆電流）であることを指す。図７の右図における波形４２４は、平滑回路１０Ａの出力電圧Ｖｏの波形の例である。図７では、図示の便宜上、スイッチング素子６〜９のスイッチング周波数が入力交流電圧Ｖｉの周波数の２０倍程度であるかのように示されているが、実際のスイッチング周波数は、図７に示すものよりも相当に高い。これらのことは、後述する図８、１０、１１、１５、１７、２０でも同様である。
【００４８】
平滑回路１０Ａは、二次側コイル１５２から入力される電圧に含まれるスイッチング周波数の成分を除去することで、交流の出力電圧Ｖｏを生成する。
【００４９】
フィードバック回路１６は、平滑回路１０Ａの出力電圧Ｖｏの電圧値（例えば実効値）を検出し、出力電圧Ｖｏが所定の目標交流電圧となるように、制御回路１１、１２、２１、２２を制御する。なお、目標交流電圧の大きさは任意である。図７の例示では、目標交流電圧はＡＣ１２［Ｖ］（すなわち実効値が１２［Ｖ］の交流電圧）となっている。
【００５０】
制御回路１１、１２、２１、２２は、スイッチング制御にパルス幅変調（ＰＷＭ）を利用することができる。制御回路１１、１２、２１、２２は、フィードバック回路１６と協働して、出力電圧Ｖｏが目標交流電圧より小さい場合にスイッチング素子６〜９のオンデューティを高め、出力電圧Ｖｏが目標交流電圧より大きい場合に該オンデューティを低下させる。なお、オンデューティとは、正区間にてスイッチング素子６、８がオンとなる時間の割合を指し、負区間にてスイッチング素子９、７がオンとなる時間の割合を指す。これにより、平滑回路１０Ａの出力電圧Ｖｏが目標交流電圧にて安定化する。
【００５１】
本実施形態において、正区間におけるスイッチング電流１１０Ｐ、１１１Ｐ（図５参照）は、夫々、スイッチング素子６、８における低抵抗のチャネル（ドレイン−ソース間）と、スイッチング素子７、９において順方向電圧が低いボディダイオードＢＤとを流れる。負区間におけるスイッチング電流１１０Ｎ、１１１Ｎ（図６参照）は、夫々、スイッチング素子９、７における低抵抗のチャネル（ドレイン−ソース間）と、スイッチング素子８、６において順方向電圧が低いボディダイオードＢＤとを流れる。
【００５２】
これらの結果、本実施形態のスイッチング電源装置では、スイッチング素子６〜９のスイッチング周波数で交互にトランス１５を双方向に励磁することにより、スイッチング素子６〜９のドレイン電流ＩＤを小さくできる。そのため、トランス１５の励磁電流も低減することができるので、スイッチング素子６〜９での電力損失を低減できる。また、本実施形態のスイッチング電源装置では、図８のように、トランス１５の磁性体コアにおけるヒステリシス損を低減することもできる。
【００５３】
たとえば、図９のような構成の第１比較例のスイッチング電源装置において、商用交流電源１の入力交流電圧Ｖｉと同じ交流周波数でスイッチング素子６、７をスイッチングする場合を考える。この場合、トランス１５は入力交流電圧Ｖｉの交流周波数で交互に励磁される。トランス１５では、図１０の左図における波形４２１のような励磁電流が発生し、平滑回路１０は図１０の右図における波形４２２のような交流の出力電圧（たとえばＡＣ１２［Ｖ］）を生成する。この際、トランス１５の磁性体コアには、図１１のように、図８のヒステリシス曲線と同程度の面積を有する２つのヒステリシス曲線が発生する。すなわち、正区間でのヒステリシス損と、負区間でのヒステリシス損とが発生する。
【００５４】
一方、本実施形態のスイッチング電源装置（図２参照）では、トランス１５の励磁電流（図７の左図）が低減されて第１比較例での励磁電流（図１０の左図）の半分となる。また、スイッチング素子６〜９のドレイン電流ＩＤのピーク値も半分になる。スイッチング素子６〜９での電力損失は、スイッチング素子６〜９のドレイン抵抗をＲとすると（ドレイン電流ＩＤ）２×（ドレイン抵抗Ｒ）で算出でき、第１比較例と比べて１／４となって大幅に低減される。また、本実施形態のスイッチング電源装置では、トランス１５の磁性体コアのヒステリシス損（図８の下図参照）が、比較例でのヒステリシス損（図１１の下図参照）と比べて半減する。
【００５５】
上述のような電力損失の低減はスイッチング電源装置の低コスト化及び小型化にも寄与する。さらに、スイッチング素子６〜９のオンデューティを調整すれば、任意の交流電圧を生成することもできる。また、単純にトランス１５の巻線比だけを調節して商用交流電源１の入力交流電圧Ｖｉから所望の交流電圧を生成する構成と比較して、スイッチングを利用する本実施形態の構成では、トランス１５を大幅に小型化できることは言うまでもない。
【００５６】
＜第１実施形態の変形例＞
なお、スイッチング素子６〜９は、図１２に示すように、図２とは逆に接続されていてもよい。図１２では、電力変換器４としての電力変換器４ａにおいて、スイッチング素子６のソースはラインＬ１に接続され、スイッチング素子６のドレインは一次側コイル１５１ａの一端３１に接続される。スイッチング素子７のドレインは一次側コイルの他の一端３２に接続される。スイッチング素子７のソース及びスイッチング素子８のソースはラインＬ３を介して分圧回路３の分圧コンデンサＣ１、Ｃ２間に接続される。スイッチング素子８のドレインは一次側コイル１５１ｂの一端３３に接続される。スイッチング素子９のドレインは一次側コイル１５１ｂの他の一端３４に接続され、スイッチング素子９のソースはラインＬ２に接続される。但し、図１２の場合、スイッチング素子６、７のスイッチング動作は逆にされ、スイッチング素子８、９のスイッチング動作も逆にされる。すなわち、正区間において、スイッチング素子７、９はスイッチング動作を行い、スイッチング素子６、８は常時オン状態とされる。また、負区間において、スイッチング素子６、８はスイッチング動作を行い、スイッチング素子７、９は常時オン状態とされる。
【００５７】
以上に説明した本実施形態のスイッチング電源装置は、第１入力線Ｌ１及び第２入力線Ｌ２間に印加される交流電圧Ｖｉを分圧する分圧回路３と、第１入力線Ｌ１及び分圧回路３の分圧電位の間に第１の一次側コイル１５１ａが間接的に配置されるとともに、分圧回路３の分圧電位及び第２入力線Ｌ２の間に第２の一次側コイル１５１ｂが間接的に配置され、交流電圧Ｖｉの電力変換により二次側コイル１５２に出力電圧Ｖｏを生成するトランス１５と、第１の一次側コイル１５１ａ及び第２の一次側コイル１５１ｂを流れる電流１１０Ｐ、１１１Ｐ、１１０Ｎ、１１１Ｎをスイッチングするスイッチング素子群６〜９と、を備え、トランス１５は、第２入力線Ｌ２での電位から見た第１入力線Ｌ１での電位が正である第１期間（正区間）にて第１の一次側コイル１５１ａを流れる第１電流１１０Ｐと第２の一次側コイル１５１ｂを流れる第２電流１１１Ｐとが交互にスイッチングされ、且つ、第１入力線Ｌ１での電位から見た第２入力線Ｌ２での電位が正である第２期間（負区間）にて第２の一次側コイル１５１ｂを流れる第３電流１１０Ｎと第１の一次側コイル１５１ａを流れる第４電流１１１Ｎとが交互にスイッチングされることで双方向に励磁されて電力変換を行う構成とされる。
【００５８】
なお、上記構成において、第１入力線Ｌ１及び分圧回路３の分圧電位の間に第１の一次側コイル１５１ａが間接的に配置されるとは、第１の一次側コイル１５１ａが第１入力線Ｌ１及び分圧回路３の分圧電位に直接に接続されているのではなく、一次側コイル１５１ａと第１入力線Ｌ１及び分圧回路３の分圧電位との間に何らかの部品（たとえばスイッチング素子６、７など）が介在していることを意味する。同様に、上記構成において、分圧回路３の分圧電位及び第２入力線Ｌ２の間に第２の一次側コイル１５１ｂが間接的に配置されるとは、第２の一次側コイル１５１ｂが分圧回路３の分圧電位及び第２入力線Ｌ２に直接に接続されているのではなく、一次側コイル１５１ｂと分圧回路３の分圧電位及び第２入力線Ｌ２との間に何らかの部品（たとえばスイッチング素子８、９など）が介在していることを意味する。
【００５９】
この構成によれば、交流電圧Ｖｉを分圧することにより、第１及び第２の一次側コイル１５１ａ、１５１ｂを流れる電流１１０Ｐ、１１１Ｐ、１１０Ｎ、１１１Ｎを低くできる。また、第１区間（正区間）では、第１の一次側コイル１５１ａを流れる電流１１０Ｐと第２の一次側コイル１５１ｂを流れる電流１１１Ｐとが交互にスイッチングされる。また、第２区間（負区間）では、第２の一次側コイル１５１ｂを流れる電流１１０Ｎと第１の一次側コイル１５１ａを流れる電流１１１Ｎとが交互にスイッチングされる。こうすることによって、トランス１５は、第１区間（正区間）及び第２区間（負区間）にて双方向に励磁されるので、第１入力線Ｌ１及び第２入力線Ｌ２の間に印加される交流電圧Ｖｉを電力変換して二次側コイル１５２に出力電圧Ｖｏを生成することができる。そのため、交流電圧Ｖｉが直接に印加された一次側コイルの電流を交互にスイッチングする構成（図９参照）と比較して、トランス１５の励磁電流を低減して、図８に示すようにトランス１５の磁性体コアにおけるヒステリシス損を低減させることができる。このような電力損失の低減はスイッチング電源装置の低コスト化及び小型化にも寄与する。
【００６０】
また、第１及び第２の一次側コイル１５１ａ、１５１ｂを流れる電流１１０Ｐ、１１１Ｐ、１１１Ｎ、１１０Ｎの低減に伴い、スイッチング素子群６〜９を流れる電流も低減するので、スイッチング素子群６〜９での電力損失も低減することができる。さらに、スイッチング素子群６〜９のオンデューティを調整すれば、トランス１５の二次側コイル１５２で生成される出力電圧Ｖｏを任意の大きさにすることもできる。
【００６１】
なお、スイッチング素子群６〜９を制御する”制御回路”は、上述のように制御回路１１、１２、２１、２２にて構成されると考えてもよいし、制御回路１１、１２、２１、２２に加えてさらにフィードバック回路１６を含んで構成されると考えてもよい。
【００６２】
また、第１〜第４電流１１０Ｐ、１１１Ｐ、１１１Ｎ、１１０Ｎが”交互にスイッチング”される構成には、交互のスイッチングの際にデッドタイムが設けられる構成が含まれていると考えてもよい。なお、デッドタイムは、第１の一次側コイル１５１ａ及び第２の一次側コイル１５１ｂに電流１１０Ｐ、１１１Ｐ、１１１Ｎ、１１０Ｎを流さない期間を指す。交互のスイッチングの際にデッドタイムが設けられることにより、たとえば励磁の相殺に起因するトランス１５での無駄な電力消費を防止することができる。
【００６３】
上記のスイッチング電源装置において、スイッチング素子群６〜９のスイッチング周波数は第１入力線Ｌ１及び第２入力線Ｌ２の間に印加される交流電圧Ｖｉの周波数よりも大きい構成とされる。
【００６４】
この構成によれば、交流電圧Ｖｉの交流周波数よりも大きいスイッチング周波数に応じてトランス１５を双方向に励磁できる。従って、スイッチング素子群６〜９のドレイン電流ＩＤ及びトランス１５の励磁電流の低減により、スイッチング素子群６〜９での電力損失及びトランス１５の磁性体コアにおけるヒステリシス損をより確実に低減することができる。
【００６５】
上記のスイッチング電源装置は、スイッチング素子群６〜９を制御する制御回路１１、１２、２１、２２をさらに備え、スイッチング素子群６〜９は、第１期間（正区間）にて第１の一次側コイル１５１ａを流れる第１電流１１０Ｐをスイッチングする第１スイッチング素子６と、第１期間にて第２の一次側コイル１５１ｂを流れる第２電流１１１Ｐをスイッチングする第２スイッチング素子８と、第２期間（負期間）にて第２の一次側コイル１５１ｂを流れる電流１１０Ｎをスイッチングする第３スイッチング素子９と、第２期間にて第１の一次側コイル１５１ａを流れる第４電流１１１Ｎをスイッチングする第４スイッチング素子７と、を含み、制御回路１１、１２、２１、２２は、第１期間（正期間）において第１スイッチング素子６によるスイッチング動作と第２スイッチング素子８によるスイッチング動作とを交互に行い、第２期間（負期間）において第３スイッチング素子９によるスイッチング動作と第４スイッチング素子７によるスイッチング動作とを交互に行う構成とされる。
【００６６】
この構成によれば、第１期間（正区間）での第１及び第２スイッチング素子６、８の交互スイッチング、及び、第２期間（負区間）での第３及び第４スイッチング素子９、７の交互スイッチングによって、トランス１５を双方向に励磁することが可能となる。従って、交流電圧Ｖｉの整流が不要となる。さらに、トランス１５、第１スイッチング素子６、第２スイッチング素子８、第３スイッチング素子９、及び、第４スイッチング素子７での電力損失を低減することもできる。
【００６７】
上記のスイッチング電源装置において、第１〜第４スイッチング素子６、８、９、７は電界効果トランジスタ（ＦＥＴ）であり、制御回路１１、１２、２１、２２は、第１区間（正区間）において、第１スイッチング素子６をオンとする場合には第４スイッチング素子７をオンにして第１の一次側コイル１５１ａを流れる第１電流１１０Ｐを第４スイッチング素子７のボディダイオードＢＤに流し、第２スイッチング素子８をオンとする場合には第３スイッチング素子９をオンにして第２の一次側コイル１５１ｂを流れる第２電流１１１Ｐを第３スイッチング素子９のボディダイオードＢＤに流し、第２区間（負区間）において、第３スイッチング素子９をオンとする場合には第２スイッチング素子８をオンにして第２の一次側コイル１５１ｂを流れる第３電流１１０Ｎを第２スイッチング素子８のボディダイオードＢＤに流し、第４スイッチング素子７をオンとする場合には第１スイッチング素子６をオンにして第１の一次側コイル１５１ａを流れる第４電流１１１Ｎを第１スイッチング素子６のボディダイオードＢＤに流す構成であってもよい。
【００６８】
この構成によれば、第１区間（正区間）において、第１電流１１０Ｐは、第１スイッチング素子６における低抵抗のチャネル（ドレイン−ソース間）を流れるとともに、第４スイッチング素子７において順方向電圧が低いボディダイオードＢＤを流れる。第２電流１１１Ｐは、第２スイッチング素子８における低抵抗のチャネル（ドレイン−ソース間）を流れるとともに、第３スイッチング素子９において順方向電圧が低いボディダイオードＢＤを流れる。また、第２区間（負区間）において、第３電流１１０Ｎは、第３スイッチング素子９における低抵抗のチャネル（ドレイン−ソース間）を流れるとともに、第２スイッチング素子８において順方向電圧が低いボディダイオードＢＤを流れる。第４電流１１１Ｎは、第４スイッチング素子７における低抵抗のチャネル（ドレイン−ソース間）を流れるとともに、第１スイッチング素子６において順方向電圧が低いボディダイオードＢＤを流れる。結果、トランス１５のヒステリシス損と、第１スイッチング素子６、第２スイッチング素子８、第３スイッチング素子９、及び、第４スイッチング素子７での電力損失とを低減することができる。
【００６９】
上記のスイッチング電源装置において、分圧回路３の分圧比は１：１である構成とされる。
【００７０】
この構成によれば、第１及び第２入力線Ｌ１、Ｌ２間の交流電圧Ｖｉを２分圧して、第１及び第２の一次側コイル１５１ａ、１５１ｂに印加できる。従って、トランス１５の双方向の励磁電流をバランスよく低減することができる。
【００７１】
上記のスイッチング電源装置において、二次側コイル１５２で生成された出力電圧Ｖｏを平滑して交流電圧Ｖｏを生成する平滑回路１０Ａをさらに備える構成とされる。
【００７２】
この構成によれば、トランス１５及びスイッチング素子６〜９での電力損失を低減しつつ、任意の交流の出力電圧Ｖｏを生成できる。
【００７３】
＜第２実施形態＞
第２実施形態に係るスイッチング電源装置を説明する。第２実施形態は、第１実施形態を基礎とする実施形態であり、第２実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２実施形態にも適用される。たとえば、第１実施形態と同様の構成要素には同じ符号を付し、その説明を省略することがある。
【００７４】
図１３は、第２実施形態に係るスイッチング電源装置の構成例である。図１３のスイッチング電源装置は、電力変換器４として電力変換器４Ｂを有する。電力変換器４Ｂは、２個の整流素子１７、１８と、２個の制御回路１３、１４と、をさらに備える。なお、第２実施形態において、ラインＬ１、Ｌ２、スイッチング素子６〜９、及び一次側コイル１５１ａ、１５１ｂなどの接続関係は第１実施形態と同じである。
【００７５】
トランス１５の二次側コイル１５２には巻線の途中にセンタータップとしてのタップ４３が設けられている。つまり、該二次側コイル１５２の一端４１とタップ４３との間の巻線はタップ４３から巻き始められており、タップ４３と二次側コイル１５２の他の一端４２との間の巻線は該他の一端４２から巻き始められている。
【００７６】
整流素子１７、１８の夫々は、スイッチング素子６〜９と同じく、Ｎチャンネル型のＦＥＴから成る（図３参照）。整流素子１７のソースはラインＬ５を介して二次側コイル１５２の一端４１に接続され、整流素子１７のドレインはラインＬ７に接続される。整流素子１８のソースはラインＬ６を介して二次側コイル１５２の他の一端４２に接続され、整流素子１８のドレインはラインＬ８に接続される。
【００７７】
平滑回路１０としての平滑回路１０Ｂには、２個の端子５１、５２が設けられる。ラインＬ７、Ｌ８は平滑回路１０Ｂの端子５１に接続される。また、二次側コイル１５２のタップ４３はラインＬ４を介して平滑回路１０Ｂの端子５２に接続される。
【００７８】
制御回路１３、１４は、夫々、整流素子１７、１８のオン／オフを制御する。即ち、制御回路１３は、整流素子１７のＦＥＴ本体部Ｆのゲート−ソース間電圧ＶＧＳの制御を通じて、整流素子１７をオン又はオフする。制御回路１４は、整流素子１８のＦＥＴ本体部Ｆのゲート−ソース間電圧ＶＧＳの制御を通じて、整流素子１８をオン又はオフする。
【００７９】
整流素子１７、１８は、夫々、電流が自身のボディダイオードＢＤの順方向と同じ方向にだけ流れるように作用する。すなわち、整流素子１７、１８の順方向（整流素子１７、１８のボディダイオードＢＤの順方向）は、整流素子１７、１８のソースからドレインに向かう方向と一致する。整流素子１７、１８は、ＦＥＴ本体部Ｆのゲート−ソース間電圧ＶＧＳが所定のスレッショルド電圧以上となって当該ＦＥＴ本体部Ｆのドレイン及びソース間が導通状態になる場合に、順方向電圧が低くなって”オン”となる。また、整流素子１７、１８は、ＦＥＴ本体部Ｆのゲート−ソース間電圧ＶＧＳがスレッショルド電圧未満となって当該ＦＥＴ本体部Ｆのドレイン及びソース間が非導通状態になる場合に、順方向電圧が高くなって”オフ”となる。整流素子１７、１９がオン、オフとなっている状態を、夫々、オン状態、オフ状態とも言う。ＦＥＴ本体部Ｆのゲート−ソース間電圧ＶＧＳとは、当該ＦＥＴ本体部Ｆのソースの電位から見たゲートの電圧を指す。
【００８０】
制御回路１１、１２、２１、２２によるスイッチング制御は第１実施形態で述べたものと同様である。従って、図１４に示す如く、正区間において、制御回路１１がスイッチング素子６をスイッチング制御してスイッチング素子６にスイッチング動作を行わせ、制御回路１２がスイッチング素子７を常時オン状態とすることで、トランス１５が励磁される。トランス１５が２次側コイル１５２に電力を放出すると、制御回路２１がスイッチング素子８をスイッチング制御してスイッチング素子８にスイッチング動作を行わせ、制御回路２２がスイッチング素子９を常時オン状態とすることで、トランス１５が逆方向に励磁される。また、負区間において、制御回路２２がスイッチング素子９をスイッチング制御してスイッチング素子９にスイッチング動作を行わせ、制御回路２１がスイッチング素子８を常時オン状態とすることで、トランス１５が励磁される。トランス１５が２次側コイル１５２に電力を放出すると、制御回路１２がスイッチング素子７をスイッチング制御してスイッチング素子７にスイッチング動作を行わせ、制御回路１１がスイッチング素子６を常時オン状態とすることで、トランス１５が逆方向に励磁される。
【００８１】
上述のスイッチングにより、第１実施形態と同様に、トランス１５が双方向に励磁され、励磁による電圧が二次側コイル１５２に発生する。なお、図１３の例示に限定されず、第１実施形態の変形例（図１２参照）と同様に、スイッチング素子６〜９のソース及びドレインは図１３とは逆に接続されていてもよい。但し、この場合、スイッチング素子６、７のスイッチング動作は逆にされ、スイッチング素子８、９のスイッチング動作は逆にされる。すなわち、正区間では、スイッチング素子７、９はスイッチング動作を行い、スイッチング素子６、８は常時オン状態とされる。また、負区間では、スイッチング素子６、８はスイッチング動作を行い、スイッチング素子７、９は常時オン状態とされる。
【００８２】
制御回路１３、１４は、二次側コイル１５２に現れる電圧を監視して、該監視結果に基づいて現時点が区間Ｐ１〜Ｐ４の何れに属するのかを判断し、その判断結果に基づいて図１４のように整流素子１７、１８の状態を制御する。この監視を行うために、制御回路１３、１４の夫々は図１３のように接続されている。すなわち、制御回路１３は、ラインＬ４、Ｌ５、Ｌ７に接続される。制御回路１４は、ラインＬ４、Ｌ６、Ｌ８に接続される。なお、ラインＬ５には、二次側コイル１５２の一端４１と整流素子１７のソースとが接続されている。ラインＬ６には、二次側コイルの他の一端４２と整流素子１８のソースとが接続されている。
【００８３】
制御回路１３は、区間Ｐ２、Ｐ４において整流素子１７をオンとし、区間Ｐ１、Ｐ３において整流素子１７をオフとする。また、制御回路１４は、区間Ｐ１、Ｐ３において整流素子１８をオンとし、区間Ｐ２、Ｐ４において整流素子１８をオフとする。
【００８４】
一次側コイル１５１ａの一端３２から見た他の一端３１の電位が正のとき、二次側コイル１５２の一端４１から見て他の一端４２に正の電位が表れ、且つ、タップ４３から見て他の一端４２に正の電位が表れるように、トランス１５が形成されている。
【００８５】
従って、スイッチング電流１１０Ｐ（図５参照）が流れる区間Ｐ１においては、図１３の電流１２１Ｐが流れる。電流１２１Ｐは、平滑回路１０Ｂの端子５２から、ラインＬ４、タップ４３、二次側コイル１５２におけるタップ４３と二次側コイル１５２の一端４２との間の巻線、該一端４２、整流素子１８、及びラインＬ８を経由して、平滑回路１０Ｂの端子５１に流れる。
【００８６】
スイッチング電流１１１Ｐ（図５参照）が流れる区間Ｐ２においては、図１３の電流１２０Ｐが流れる。電流１２０Ｐは、平滑回路１０Ｂの端子５２から、ラインＬ４、タップ４３、二次側コイル１５２におけるタップ４３と一端４１との間の巻線、該一端４１、整流素子１７のボディダイオードＢＤ、及びラインＬ７を経由して、平滑回路１０Ｂの端子５１に流れる。
【００８７】
スイッチング電流１１０Ｎ（図６参照）が流れる区間Ｐ３においては、図１３の電流１２１Ｐが流れる。
【００８８】
スイッチング電流１１１Ｎ（図６参照）が流れる区間Ｐ４においては、図１３の電流１２０Ｐが流れる。
【００８９】
区間Ｐ１、Ｐ３では、電流１２１Ｐが流れることにより、二次側コイル１５２に放出された電力が整流素子１８を通じて平滑回路１０Ｂに供給される。区間Ｐ２、Ｐ４では、電流１２０Ｐが流れることにより、二次側コイル１５２に放出された電力が整流素子１７を通じて平滑回路１０Ｂに供給される。
【００９０】
平滑回路１０Ｂは、図１５に示すように、二次側コイル１５２から供給された電流１２０Ｐ、１２１Ｐに基づく電力を平滑することで、図１５の右図における波形４２６に示す直流電圧を出力電圧Ｖｏとして生成し、出力部５に出力する。図１５の左図における波形４２３は、第２実施形態の方式にて入力交流電圧Ｖｉを直接スイッチングすることで得られるトランス１５の励磁電流波形の例である。なお、波形４２３において、負の値の励磁電流は正の値の励磁電流とは逆方向に流れる電流（つまり逆電流）であることを指す。図１５の右図における波形４２６は、平滑回路１０Ｂの出力電圧Ｖｏの波形の例である。
【００９１】
上述の説明から理解されるように、第２実施形態では、スイッチング素子６〜９のいずれかがオンしているときにトランス１５の二次側コイル１５２に電力が伝達される。すなわち、第２実施形態に係るスイッチング電源装置は、フォワード方式のスイッチング電源装置である。このため、平滑回路１０Ｂには、二次側コイル１５２から供給された電力を蓄積するチョークコイルが含まれ、上記平滑の過程においてチョークコイルによる電力の蓄積が行われる。
【００９２】
フィードバック回路１６は、平滑回路１０Ｂの出力電圧Ｖｏを検出し、出力電圧Ｖｏが所定の目標直流電圧となるように、制御回路１１、１２、２１、２２を制御する。目標直流電圧の大きさは任意である。図１５の例示では、目標直流電圧は＋ＤＣ１２［Ｖ］（すなわち＋１２［Ｖ］の直流電圧）となっている。
【００９３】
制御回路１１、１２、２１、２２は、スイッチング制御にパルス幅変調（ＰＷＭ）を利用することができる。制御回路１１、１２、２１、２２は、フィードバック回路１６と協働して、出力電圧Ｖｏが目標直流電圧より小さい場合にスイッチング素子６〜９のオンデューティを高め、出力電圧Ｖｏが目標直流電圧より大きい場合に該オンデューティを低下させる。これにより、平滑回路１０Ｂの出力電圧Ｖｏが目標直流電圧にて安定化する。
【００９４】
第２実施形態のスイッチング電源装置でも、第１実施形態と同様に、スイッチング素子６〜９のスイッチング周波数で交互にトランス１５を双方向に励磁することにより、スイッチング素子６〜９のドレイン電流ＩＤを小さくできる。そのため、トランス１５の励磁電流も低減することができるので、スイッチング素子６〜９での電力損失を低減できる。また、トランス１５の磁性体コアにおけるヒステリシス損を低減することもできる（図８参照）。
【００９５】
たとえば、図１６のような構成の第２比較例のスイッチング電源装置において、商用交流電源１の入力交流電圧Ｖｉと同じ交流周波数でスイッチング素子６、７をスイッチングする場合を考える。この場合、トランス１５は入力交流電圧Ｖｉの交流周波数で交互に励磁される。トランス１５では、図１７の左図における波形４２１のような励磁電流が発生し、平滑回路１０は図１７の右図における波形４２５のような直流の出力電圧（たとえば＋ＤＣ１２［Ｖ］）を生成する。この際、トランス１５の磁性体コアには、図８のヒステリシス曲線と同程度の面積を有する２つのヒステリシス曲線が発生する（図１１参照）。すなわち、正区間でのヒステリシス損と、負区間でのヒステリシス損とが発生する。
【００９６】
一方、第２実施形態のスイッチング電源装置（図１３参照）では、第２比較例のスイッチング電源装置（図１６参照）との比較において、トランス１５の磁性体コアのヒステリシス損が半減する（図８及び図１１参照）。また、スイッチング素子６〜９のドレイン電流ＩＤのピーク値が半分になって、スイッチング素子６〜９の電力損失もたとえば第２比較例と比べて１／４となって大幅に低減される。これらの電力損失の低減はスイッチング電源装置の低コスト化及び小型化にも寄与する。さらに、スイッチング素子６〜９のオンデューティを調整すれば、任意の直流電圧を生成することもできる。
【００９７】
以上、本実施形態によれば、スイッチング電源装置は、トランス１５の二次側コイル１５２に接続されて出力電圧Ｖｏを整流する整流素子群１７、１８と、該整流素子群１７、１８が整流した前出力電圧Ｖｏを平滑した直流電圧を生成する平滑回路１０Ｂと、をさらに備る構成とされる。
【００９８】
この構成によれば、トランス１５及びスイッチング素子６〜９での電力損失を低減しつつ、整流素子群１７、１８を用いて任意の直流の出力電圧Ｖｏを生成できる。
【００９９】
上記のスイッチング電源装置は、フォワード方式のスイッチング電源装置であって、整流素子群１７、１８のオン／オフを制御する整流素子制御回路１３、１４をさらに備え、整流素子群１７、１８は電界効果トランジスタ（ＦＥＴ）である構成とされる。
【０１００】
この構成によれば、トランス１５での交流電圧Ｖｉの電力変換によって、直流電圧（たとえば＋ＤＣ１２［Ｖ］）を出力電圧Ｖｏとして生成することができる。
【０１０１】
上記のスイッチング電源装置において、二次側コイル１５２は、第１の二次側コイル（タップ４３及び一端４１間の巻線）と、第２の二次側コイル（他端４２及びタップ４３間の巻線）と、を有し、整流素子群１７、１８は第１整流素子１７と第２整流素子１８とを有し、第１整流素子１７の入力端は第１の二次側コイルの一端４１に接続されて、第１整流素子１７の出力端は平滑回路１０Ｂの第１端子５１に接続され、第２整流素子１８の入力端は第２の二次側コイルの一端４２に接続されて、第２整流素子１８の出力端は平滑回路１０Ｂの第１端子５１に接続され、第１の二次側コイルの他端（タップ４３）及び第２の二次側コイルの他端（タップ４３）は平滑回路１０Ｂの第２端子５２に接続される構成とされる。
【０１０２】
具体的には、たとえば、整流素子制御回路１３、１４は、第１区間（正区間）において、第１スイッチング素子６がオンにされる場合、第１整流素子１７をオフにするとともに第２整流素子１８をオンにする。こうすることで、二次側コイル１５２で放出される電力を第２整流素子１８を通じて平滑回路１０Ｂに供給する。また、第３スイッチング素子８がオンにされる場合には第１整流素子１７をオンにするとともに第２整流素子１８をオフにする。こうすることで、二次側コイル１５２で放出される電力を第１整流素子１７を通じて平滑回路１０Ｂに供給する。なお、第１及び第２スイッチング素子６、８がともにオフにされる場合、第１及び第２整流素子１７、１８はともにオフにする。
【０１０３】
さらに、第２区間（負区間）において、第３スイッチング素子９がオンにされる場合には第１整流素子１７をオフにするとともに第２整流素子１８をオンにする。こうすることで、二次側コイル１５２で放出される電力を第２整流素子１８を通じて平滑回路１０Ｂに供給する。また、第４スイッチング素子７がオンにされる場合には第１整流素子１７をオンにするとともに第２整流素子１８をオフにする。こうすることで、二次側コイル１５２から放出される電力を第２整流素子１７を通じて平滑回路１０Ｂに供給する。なお、第３及び第４スイッチング素子９、７がともにオフにされる場合、第１及び第２整流素子１７、１８はともにオフにする。
【０１０４】
この構成によれば、低電力損失にて、任意の直流の出力電圧Ｖｏを生成することが可能となる。
【０１０５】
＜第３実施形態＞
次に、第３実施形態に係るスイッチング電源装置を説明する。第３実施形態は、第１及び第２実施形態を基礎とする実施形態であり、第３実施形態において特に述べない事項に関しては、矛盾の無い限り、第１及び第２実施形態の記載が第３実施形態にも適用される。たとえば、第１及び第２実施形態と同様の構成要素には同じ符号を付し、その説明を省略することがある。
【０１０６】
図１８は、第３実施形態に係るスイッチング電源装置の構成例である。図１８のスイッチング電源装置は、電力変換器４として電力変換器４Ｃを有する。電力変換器４Ｃは、２個の整流素子１９、２０と、２個の制御回路２３、２４と、をさらに備える。なお、第３実施形態において、ラインＬ１、Ｌ２、スイッチング素子６〜９及び一次側コイル１５１ａ、１５１ｂの接続関係などは第１実施形態と同じである。また、トランス１５の二次側コイル１５２の一端４１とタップ４３との間の巻線はタップ４３から巻き始められており、タップ４３と二次側コイル１５２の他の一端４２との間の巻線は該他の一端４２から巻き始められている。
【０１０７】
整流素子１７のソースはラインＬ５を介して二次側コイル１５２の一端４１に接続される。整流素子１８のソースはラインＬ６を介して二次側コイル１５２の他の一端４２に接続される。整流素子１７のドレイン、及び、整流素子１８のドレインはラインＬ７に接続される。
【０１０８】
また、整流素子１９、２０の夫々は、スイッチング素子６〜９と同じく（図２参照）、Ｎチャンネル型のＦＥＴから成る。整流素子１９のドレインはラインＬ６を介してトランス１５の二次側コイル１５２の一端４２に接続される。整流素子２０のドレインはラインＬ５を介して二次側コイル１５２の他の一端４１に接続される。整流素子１９のソース、及び、整流素子２０のソースはラインＬ８に接続される。
【０１０９】
平滑回路１０としての平滑回路１０Ｃには、３個の端子５１〜５３が設けられる。なお、端子５１〜５３は図１３の端子５１、５２と同様の機能を果たす。トランス１５のタップ４３はラインＬ４を介して平滑回路１０Ｃの端子５２に接続される。また、平滑回路１０Ｃの端子５１にはラインＬ７が接続され、端子５３にはラインＬ８が接続される。
【０１１０】
制御回路２３、２４は、夫々、整流素子１９、２０のオン／オフを制御する。即ち、制御回路２３は、整流素子１９のＦＥＴ本体部Ｆのゲート−ソース間電圧ＶＧＳの制御を通じて、整流素子１９をオン又はオフする。制御回路２４は、整流素子２０のＦＥＴ本体部Ｆのゲート−ソース間電圧ＶＧＳの制御を通じて、整流素子２０をオン又はオフする。
【０１１１】
整流素子１７〜２０の夫々は、電流が自身のボディダイオードＢＤの順方向と同じ方向にだけ流れるように作用する。すなわち、整流素子１７〜２０の順方向（整流素子１７〜２０のボディダイオードＢＤの順方向）は、整流素子１７〜２０のソースからドレインに向かう方向と一致する。整流素子１７〜２０は、ＦＥＴ本体部Ｆのゲート−ソース間電圧ＶＧＳが所定のスレッショルド電圧以上となって当該ＦＥＴ本体部Ｆのドレイン及びソース間が導通状態になる場合に、順方向電圧が低くなって”オン”となる。また、整流素子１７〜２０は、ＦＥＴ本体部Ｆのゲート−ソース間電圧ＶＧＳがスレッショルド電圧未満となって当該ＦＥＴ本体部Ｆのドレイン及びソース間が非導通状態になる場合に、順方向電圧が高くなって”オフ”となる。整流素子１７〜２０がオン、オフとなっている状態を、夫々、オン状態、オフ状態とも言う。ＦＥＴ本体部Ｆのゲート−ソース間電圧ＶＧＳとは、当該ＦＥＴ本体部Ｆのソースの電位から見たゲートの電圧を指す。
【０１１２】
制御回路１１、１２、２１、２２によるスイッチング制御は第１実施形態で述べたものと同様である。従って、図１９に示す如く、正区間において、制御回路１１がスイッチング素子６をスイッチング制御してスイッチング素子６にスイッチング動作を行わせ、制御回路１２がスイッチング素子７を常時オン状態とすることで、トランス１５が励磁される。トランス１５が２次側コイル１５２に電力を放出すると、制御回路２１がスイッチング素子８をスイッチング制御してスイッチング素子８にスイッチング動作を行わせ、制御回路２２がスイッチング素子９を常時オン状態とすることで、トランス１５が逆方向に励磁される。また、負区間において、制御回路２２がスイッチング素子９をスイッチング制御してスイッチング素子９にスイッチング動作を行わせ、制御回路２１がスイッチング素子８を常時オン状態とすることで、トランス１５が励磁される。トランス１５が２次側コイル１５２に電力を放出すると、制御回路１２がスイッチング素子７をスイッチング制御してスイッチング素子７にスイッチング動作を行わせ、制御回路１１がスイッチング素子６を常時オン状態とすることで、トランス１５が逆方向に励磁される。
【０１１３】
上述のスイッチングにより、第１及び第２実施形態と同様に、トランス１５が双方向に励磁され、励磁による電圧が二次側コイル１５２に発生する。なお、図１８の例示に限定されず、第１実施形態の変形例（図１２参照）と同様に、スイッチング素子６〜９のソース及びドレインは図１８とは逆に接続されていてもよい。但し、この場合、スイッチング素子６、７のスイッチング動作は逆にされ、スイッチング素子８、９のスイッチング動作は逆にされる。すなわち、正区間において、スイッチング素子７、９はスイッチング動作を行い、スイッチング素子６、８は常時オン状態とされる。また、負区間において、スイッチング素子６、８はスイッチング動作を行い、スイッチング素子７、９は常時オン状態とされる。
【０１１４】
制御回路１３、１４、２３、２４は、二次側コイル１５２に現れる電圧を監視して、該監視結果に基づいて現時点が区間Ｐ１〜Ｐ４の何れに属するのかを判断し、その判断結果に基づいて図１９のように整流素子１７〜２０の状態を制御する。この監視を行うために、制御回路１３、１４、２３、２４の夫々は図１８のように接続されている。すなわち、制御回路１３は、ラインＬ４、Ｌ５、Ｌ７に接続される。制御回路１４は、ラインＬ４、Ｌ６、Ｌ７に接続される。制御回路２３は、ラインＬ４、Ｌ６、Ｌ８に接続される。制御回路２４は、ラインＬ４、Ｌ５、Ｌ８に接続される。なお、ラインＬ５には、二次側コイル１５２の一端４１と整流素子１７のソースと整流素子２０のドレインとが接続されている。ラインＬ６には、二次側コイルの他の一端４２と整流素子１８のソースと整流素子１９のドレインとが接続されている。
【０１１５】
制御回路１３、２３は、夫々、区間Ｐ２、Ｐ４において整流素子１７、１９をオンとし、且つ、区間Ｐ１、Ｐ３において整流素子１７、１９をオフとする。また、制御回路１４、２４は、夫々、区間Ｐ１、Ｐ３において整流素子１８、２０をオンとし、且つ、区間Ｐ２、Ｐ４において整流素子１８、２０をオフとする。
【０１１６】
一次側コイル１５１ａの一端３２から見た他の一端３１の電位が正のとき、二次側コイル１５２の一端４１から見て他の一端４２に正の電位が表れ、且つ、タップ４３から見て他の一端４２に正の電位が表れるように、トランス１５が形成されている。
【０１１７】
従って、スイッチング電流１１０Ｐ（図５参照）が流れる区間Ｐ１においては、図１８の電流１２１Ｐと電流１３１Ｐとが流れる。電流１２１Ｐは、平滑回路１０Ｃの端子５２から、ラインＬ４、タップ４３、二次側コイル１５２におけるタップ４３と二次側コイル１５２の一端４２との間の巻線、該一端４２、ラインＬ６、整流素子１８、及びラインＬ７を経由して、平滑回路１０Ｃの端子５１に流れる電流である。電流１３１Ｐは、平滑回路１０Ｃの端子５３から、ラインＬ８、整流素子１９、ラインＬ５、二次側コイル１５２の一端４１、二次側コイル１５２における一端４１とタップ４３との間の巻線、タップ４３、及びラインＬ４を経由して、平滑回路１０Ｃの端子５２に流れる電流である。
【０１１８】
スイッチング電流１１１Ｐ（図５参照）が流れる区間Ｐ２においては、図１８の電流１２０Ｐと電流１３０Ｐとが流れる。電流１２０Ｐは、平滑回路１０Ｃの端子５２から、ラインＬ４、タップ４３、二次側コイル１５２におけるタップ４３と二次側コイル１５２の一端４１との間の巻線、該一端４１、ラインＬ５、整流素子１７、及びラインＬ７を経由して、平滑回路１０Ｃの端子５１に流れる電流である。電流１３０Ｐは、平滑回路１０Ｃの端子５３から、ラインＬ８、整流素子１９、ラインＬ６、二次側コイル１５２の一端４２、二次側コイル１５２における一端４２とタップ４３との間の巻線、タップ４３、及びラインＬ４を経由して、平滑回路１０Ｃの端子５２に流れる電流である。
【０１１９】
スイッチング電流１１０Ｎ（図６参照）が流れる区間Ｐ３においては、図１８の電流１２１Ｐと１３１Ｐとが流れる。
【０１２０】
スイッチング電流１１１Ｎ（図６参照）が流れる区間Ｐ４においては、図１８の電流１２０Ｐと１３０Ｐとが流れる。
【０１２１】
平滑回路１０Ｃは、図１８に示すように、二次側コイル１５２から供給された電流１２０Ｐ、１２１Ｐ、１３０Ｐ、１３１Ｐによる電力を平滑することで、図２０の右図における波形４２６、４２７に示す２つの直流電圧を出力電圧Ｖｏとして生成し、出力部５に出力する。図２０の左図における波形４２３は、第３実施形態の方式にて入力交流電圧Ｖｉを直接スイッチングすることで得られるトランス１５の励磁電流波形の例である。なお、波形４２３において、負の値の励磁電流は正の値の励磁電流とは逆方向に流れる電流（つまり逆電流）であることを指す。図２０の右図における波形４２６、４２７は、夫々、平滑回路１０Ｂの２つの出力電圧Ｖｏの波形の例である。
【０１２２】
フィードバック回路１６は、平滑回路１０Ｃの２つの出力電圧Ｖｏを検出し、出力電圧Ｖｏが所定の目標直流電圧となるように、制御回路１１、１２、２１、２２を制御する。各目標直流電圧の大きさは任意である。図２０の例示では、目標直流電圧は、＋ＤＣ１２［Ｖ］（すなわち＋１２［Ｖ］の直流電圧）と−ＤＣ１２［Ｖ］（すなわち−１２［Ｖ］の直流電圧）と、になっている。
【０１２３】
制御回路１１、１２、２１、２２は、スイッチング制御にパルス幅変調（ＰＷＭ）を利用することができる。制御回路１１、１２、２１、２２は、フィードバック回路１６と協働して、出力電圧Ｖｏの絶対値が各目標直流電圧の絶対値より小さい場合にスイッチング素子６〜９のオンデューティを高め、出力電圧Ｖｏの絶対値が各目標直流電圧の絶対値より大きい場合に該オンデューティを低下させる。これにより、平滑回路１０Ｃの２つの出力電圧Ｖｏが各目標直流電圧にて安定化する。
【０１２４】
第３実施形態でも、第１及び第２実施形態と同様に、スイッチング素子６〜９のスイッチング周波数で交互にトランス１５を双方向に励磁することにより、スイッチング素子６〜９のドレイン電流ＩＤを小さくできる。そのため、スイッチング素子６〜９での電力損失を低減できる。また、トランス１５の励磁電流も低減することができるので、トランス１５の磁性体コアにおけるヒステリシス損を低減することもできる（図８参照）。これらの電力損失の低減はスイッチング電源装置の低コスト化及び小型化にも寄与する。さらに、スイッチング素子６〜９のオンデューティを調整すれば、任意の２つの直流電圧を生成することもできる。
【０１２５】
以上、本実施形態によれば、スイッチング電源装置は、二次側コイル１５２は、第１の二次側コイル（タップ４３及び一端４１間の巻線）と、第２の二次側コイル（他端４２及びタップ４３間の巻線）と、を有し、整流素子群１７〜２０は第１〜第４整流素子１７〜２０を有し、第１整流素子１７の入力端は第１の二次側コイルの一端４１に接続されて第１整流素子１７の出力端は平滑回路１０Ｃの第１端子５１に接続され、第２整流素子１８の入力端は第２の二次側コイルの一端４２に接続されて第２整流素子１８の出力端は平滑回路１０Ｃの第１端子５１に接続され、第３整流素子１９の入力端は平滑回路１０Ｃの第３端子５３に接続されて第３整流素子１９の出力端は第２の二次側コイルの一端４２に接続され、第４整流素子２０の入力端は平滑回路１０Ｃの第３端子５３に接続されて第４整流素子２０の入力端は第２の二次側コイルの一端４１に接続され、第１の二次側コイルの他端（タップ４３）及び第２の二次側コイルの他端（タップ４３）は平滑回路１０Ｃの第２端子５２に接続され、平滑回路１０Ｃは、第１端子５１及び第２端子５２の間の第１出力電圧＋Ｖｏを平滑した第１直流電圧（たとえば＋ＤＣ１２［Ｖ］）と、第２端子５２及び第３端子５３の間の第２出力電圧−Ｖｏを平滑した第２直流電圧（たとえば、−ＤＣ１２［Ｖ］）と、を生成する構成とされる。
【０１２６】
この構成によれば、トランス１５での交流電圧Ｖｉの電力変換によって、第１直流電圧と第２直流電圧とを出力電圧Ｖｏとして生成することができる。
【０１２７】
上記のスイッチング電源装置において、第１直流電圧＋Ｖｏは正の電圧であり、第２直流電圧−Ｖｏは負の電圧である構成とされる。
【０１２８】
この構成によれば、トランス１５での交流電圧Ｖｉの電力変換によって、正の直流電圧と負の直流電圧とを得ることができる。
【０１２９】
＜変形等＞
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
【０１３０】
上述の各実施形態のスイッチング電源装置において、Ｐチャンネル型のＦＥＴを用いてスイッチング素子６〜９が形成されるように回路構成を変形しても良いし、Ｐチャンネル型のＦＥＴを用いて整流素子１７〜２０が形成されるように回路構成を変形しても良い。
【符号の説明】
【０１３１】
１                    商用交流電源
２                    ノイズフィルタ
３                    分圧回路
４、４ａ、４Ａ〜４Ｃ  電力変換器
５                    出力部
６〜９                スイッチング素子
１７〜２０              整流素子
１０、１０Ａ〜１０Ｃ    平滑回路
１１〜１４、２１〜２４  制御回路
１５                    トランス
１５１ａ、１５１ｂ        一次側コイル
１５２                    二次側コイル
１６                    フィードバック回路
３１〜３４              一次側コイルの一端
４１、４２              二次側コイルの一端
４３                    タップ
Ｌ１〜Ｌ８              ライン
５１〜５３              平滑回路の入力端子
Ｃ１、Ｃ２              分圧コンデンサ
Ｆ                      ＦＥＴ本体
ＢＤ                    ボディダイオード
【図１】
2017216762.tif 000003
【図２】
2017216762.tif 000004
【図３】
2017216762.tif 000005
【図４】
2017216762.tif 000006
【図５】
2017216762.tif 000007
【図６】
2017216762.tif 000008
【図７】
2017216762.tif 000009
【図８】
2017216762.tif 000010
【図９】
2017216762.tif 000011
【図１０】
2017216762.tif 000012
【図１１】
2017216762.tif 000013
【図１２】
2017216762.tif 000014
【図１３】
2017216762.tif 000015
【図１４】
2017216762.tif 000016
【図１５】
2017216762.tif 000017
【図１６】
2017216762.tif 000018
【図１７】
2017216762.tif 000019
【図１８】
2017216762.tif 000020
【図１９】
2017216762.tif 000021
【図２０】
2017216762.tif 000022
【図２１】
2017216762.tif 000023
【図２２】
2017216762.tif 000024