(57)【要約】      （修正有）【課題】バック型変換器の逆電流を防止する。【解決手段】オフラインバック型変換器２００に使用される逆電流防止をするスイッチング回路２４０は、インダクタ２５０Ａと還流ダイオード２５４との相互接続点である接続ノード２５５に接続されたバック型変換器の電力スイッチ２３０Ａを含む。インダクタは、接続ノードとバック型変換器の出力との間に接続されており、還流ダイオードが、接続ノードとバック型変換器の出力戻りとの間に接続されている。コントローラー２４５は、電力スイッチのスイッチングを制御するフィードバック信号をＦＢ端子２３３で受信して、バック型変換器の入力から出力までのエネルギーの伝達を調節するように接続されている。逆電流防止回路は、電力スイッチの逆電流条件を検出して、電力スイッチが駆動信号を受信することを抑制する抑制信号を生成し、電力スイッチを通る逆電流を防止するように接続されている。【選択図】図２
2017034993.tif 000002
【特許請求の範囲】
【請求項１】
バック型変換器の入力と前記バック型変換器の接続ノードとの間に接続された電力スイッチであって、
前記バック型変換器の前記入力が、整流された正弦波交流電圧に接続されており、
前記接続ノードが、当該電力スイッチとインダクタと還流ダイオードとの相互接続点であり、
前記インダクタが、前記接続ノードと前記バック型変換器の出力との間に接続されており、
前記還流ダイオードが、前記接続ノードと前記バック型変換器の出力戻りとの間に接続されている、
当該電力スイッチと、
前記バック型変換器の前記出力を表すフィードバック信号を受信するように接続されたコントローラーであって、
当該コントローラーが、前記電力スイッチのスイッチングを制御するように接続された駆動信号を生成して、前記バック型変換器の前記入力から前記インダクタを通した前記バック型変換器の前記出力へのエネルギーの伝達を調節するように接続されている、
当該コントローラーと、
前記コントローラーに含まれて、前記電力スイッチに応答して、前記電力スイッチの逆電流条件を検出するように接続された逆電流防止回路であって、
当該逆電流防止回路が、前記逆電流条件に応答して、抑制信号を生成するように接続されており、
前記電力スイッチが、前記電力スイッチを通る逆電流を抑制する前記抑制信号に応答して、前記駆動信号を受信することを抑制するように接続されている、
当該逆電流防止回路と、
を備える、バック型変換器に使用される逆電流防止をするスイッチング回路。
【請求項２】
前記逆電流防止回路が、前記電力スイッチのオフ状態中、前記電力スイッチのドレイン電圧と前記電力スイッチのソース電圧の間の差分に応答して、前記電力スイッチの前記逆電流条件を検出するように接続されている、
請求項１のスイッチング回路。
【請求項３】
前記逆電流防止回路が、前記電力スイッチのオン状態中、経時的な前記電力スイッチを通る電流の変化に応答して、前記電力スイッチの前記逆電流条件を検出するように接続されている、
請求項１のスイッチング回路。
【請求項４】
前記逆電流防止回路が、前記電力スイッチの前記オフ状態中、前記整流された正弦波交流入力電圧と前記バック型変換器の出力電圧とを検出するように接続されており、
前記逆電流防止回路は、前記整流された正弦波交流入力電圧の瞬間値が前記バック型変換器の前記出力電圧に近づいたとき、前記整流された正弦波交流入力電圧と前記バック型変換器の前記出力電圧との比較に応答して、前記電力スイッチの前記逆電流条件を検出するように接続されている、
請求項１のスイッチング回路。
【請求項５】
前記整流された正弦波交流入力電圧の前記瞬間値が前記バック型変換器の前記出力電圧近づく間、前記コントローラーが、前記電力スイッチをオン状態に維持するように接続されている、
請求項４のスイッチング回路。
【請求項６】
前記整流された正弦波交流入力電圧の前記瞬間値が前記バック型変換器の前記出力電圧に近づく間、前記コントローラーが、前記電力スイッチをオフ状態に維持するように接続されている、
請求項４のスイッチング回路。
【請求項７】
前記整流された正弦波交流入力電圧の前記瞬間値が前記バック型変換器の前記出力電圧を上回る閾値内である間、前記コントローラーが、前記電力スイッチをオン状態に維持するように接続されており、
前記オン状態にある前記電力スイッチが、前記電力スイッチを通る前記逆電流に対する低インピーダンス経路を提供して、基板導通に起因したコントローラー故障を避ける、
請求項４のスイッチング回路。
【請求項８】
前記整流された正弦波交流入力電圧の前記瞬間値が、前記バック型変換器の前記出力電圧を上回る閾値内である間、前記コントローラーが、前記電力スイッチをオフ状態に維持して、基板を通したあらゆる前記逆電流を防止して、コントローラー故障を防止するように接続されている、
請求項４のスイッチング回路。
【請求項９】
前記フィードバック信号が、前記還流ダイオードを通る還流電流に応答して取得されるように接続されており、
前記フィードバック信号が、前記還流ダイオードに接続された検出抵抗器を通した電圧降下に応答して取り出されるように接続されている、
請求項１のスイッチング回路。
【請求項１０】
前記フィードバック信号が、前記インダクタを通る電流に応答して取得されるように接続されている、
請求項１のスイッチング回路。
【請求項１１】
前記フィードバック信号が、前記電力スイッチを通る電流に応答して取得されるように接続されている、
請求項１のスイッチング回路。
【請求項１２】
前記コントローラーが、バイパス電圧を受信するように接続されており、
前記コントローラーの基準端子が、前記接続ノードに接続されている、
請求項１のスイッチング回路。
【請求項１３】
前記バイパス供給電圧が、前記電力スイッチの内部タップ端子を通して供給されるように接続されており、
前記電力スイッチが、単一の集積回路内に前記コントローラーと共に集積されている、
請求項１２のスイッチング回路。
【請求項１４】
前記バック型変換器が、臨界導通モード（ＣｒＭ）と不連続な導通モード（ＤＣＭ）とのいずれかで動作するように接続されており、
前記電力スイッチのオフ状態中、前記インダクタ内に蓄積されたすべてのエネルギーが前記バック型変換器の前記出力に放電された後、次のスイッチングサイクルまで、前記バック型変換器の出力電圧に落ち着き得る前記出力電圧付近での前記接続ノードにおける電圧の待機発振があり、
前記出力電圧付近での前記発振が、前記接続ノードにおける電圧を、前記電力スイッチを通る前記逆電流条件をもたらす前記出力電圧未満にするように接続されている、
請求項１のスイッチング回路。
【請求項１５】
前記コントローラーが、前記整流された正弦波交流入力電圧の各ハーフラインサイクルの異なる制御ゾーンに応答するように接続されており、
前記様々な制御ゾーンが、
前記整流された正弦波交流入力電圧が前記出力電圧の２倍より大きい、第１の制御ゾーンと、
前記整流された正弦波交流入力電圧が前記出力電圧の２倍未満かつ前記出力電圧より大きい、第２の制御ゾーンと、
前記整流された正弦波交流入力電圧が前記出力電圧未満である、第３の制御ゾーンと、
を含む、
請求項１４のスイッチング回路。
【請求項１６】
前記コントローラーが、前記インダクタを通る電流のゼロ電流検出に応答して、前記バック型電力変換装置の動作を前記接続ノードにおける前記電圧の前記待機発振を伴う前記ＤＣＭに維持する前記第１の制御ゾーンで動作するように接続されており、
前記電力スイッチが、前記電力スイッチオフ状態中の前記接続ノード発振電圧が前記入力電圧に等しいとき、オンに切り替わるように接続されている、
請求項１５のスイッチング回路。
【請求項１７】
前記コントローラーが、経時的な前記接続ノード電圧の変化を検出したことに応答して前記電力スイッチをオンに切り替える前記第２の制御ゾーンで動作するように接続されており、
経時的な前記接続ノード電圧の変化が、前記インダクタを通るゼロ電流と、前記電力スイッチのゼロ電流オン切り替えを提供し始める前記接続ノードにおける電圧の前記待機発振と、を表す、
請求項１５のスイッチング回路。
【請求項１８】
前記コントローラーが、前記電力スイッチをオン状態に保持して、前記電力スイッチを通る前記逆電流に対する低インピーダンス経路を提供し、基板導通に起因した前記コントローラー故障を避ける前記第３の制御ゾーンで動作するように接続されている、
請求項１５のスイッチング回路。
【請求項１９】
閾値未満インダクタ電流信号の有効化は、前記第３の制御ゾーンにおいて前記整流された正弦波交流入力電圧の前記瞬間値が前記バック型変換器の前記出力電圧付近であることを示すように接続されており、
前記コントローラーは、前記閾値未満インダクタ電流信号の前記有効化に応答して、前記電力スイッチをオン状態にラッチするように接続されており、
前記閾値未満インダクタ電流信号は、前記バック型変換器の前記入力電圧が前記バック型変換器の前記出力電圧より大きな電圧まで増加したことに応答して、無効化されるように接続されており、
前記コントローラーは、前記閾値未満インダクタ電流信号が無効化されたことに応答して、前記電力スイッチの通常のスイッチングを再開するように接続されている、
請求項１５のスイッチング回路。
【請求項２０】
前記駆動信号が、パルス幅変調信号である、
請求項１９のスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して、電力変換装置に関し、より具体的には、非絶縁バック型変換器に関する。
【背景技術】
【０００２】
従来の壁のコンセントは、一般的に、多くの電子装置への給電に使用される前に直流電流（ＤＣ：ｄｉｒｅｃｔ  ｃｕｒｒｅｎｔ）電力に変換される必要のある、高電圧の交流（ＡＣ：ａｌｔｅｒｎａｔｉｎｇ  ｃｕｒｒｅｎｔ）電力を伝達する。スイッチング電力変換装置は、高効率、小寸法、軽量、及び安全保護機能を理由として、高電圧交流電力を、調節された直流電力に変換するために一般的に使用される。例えば、スイッチング電力変換装置は、一般的に、小型フロレッセントランプ（ＣＦＬ：ｃｏｍｐａｃｔ  ｆｌｏｒｅｓｃｅｎｔ  ｌａｍｐ）、ハロゲンランプ、または発光ダイオード（ＬＥＤ：ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ）電球などの様々な種類の照明器具に直流電力を提供するため、照明産業の駆動回路で使用される。
【０００３】
スイッチング電力変換装置における出力調節は、通常、変換器の出力からフィードバック信号を検出することと、閉ループにおいて電力変換装置を制御することとにより提供される。様々な制御方法において、フィードバックまたは制御信号は、スイッチング波形のデューティ比を変調すること（パルス幅変調、ＰＷＭ（ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ）と呼ばれる）、スイッチング周波数を変化させること（パルス周波数変調、ＰＦＭ（ｐｕｌｓｅ  ｆｒｅｑｕｅｎｃｙ  ｍｏｄｕｌａｔｉｏｎ）と呼ばれる）、または、電力変換装置コントローラーにより生成されたスイッチング波形のいくつかのサイクルを無効化すること（オン・オフ制御と呼ばれる）に使用され得る。これらの制御方法は、いずれも、負荷及びライン変化に対する直流出力電圧または電流の制御をもたらす。
【０００４】
電力変換装置の出力が消費者によりアクセス可能であり得る用途において、絶縁変換器が、典型的には、出力負荷と入力電力ラインとの間にガルバニック直流絶縁を提供するのに使用される。しかし、ＬＥＤ（またはＣＦＬまたはハロゲン）電球用の照明器具駆動装置など、通常動作中、電力変換装置の出力が消費者によりアクセス不能である用途では、構成要素数がより少なく、より軽量で、かつ、より小寸法であるという理由から、単純な非絶縁変換器、例えば、バック型変換器が好ましい。
【０００５】
フィードバック信号は、変換器の直流出力に接続された検出回路から直接または間接的に取り出され得る。ＬＥＤ駆動装置など、調節された出力電流を伴う変換器では、フィードバック信号をコントローラーに提供して、スイッチングと変換器出力へのエネルギーの伝達とを制御するため、出力における電流が監視／検出／測定され得る。出力電流を測定するための従来技術の典型的な方法は、電力変換装置の出力に検出抵抗器を入れて、検出抵抗器を通して出力電流を流すことである。検出抵抗器にかかる、結果として得られる電圧は、出力電流に比例する。しかし、検出抵抗器を通した電圧降下は、典型的には、大きく、かつ、多くの場合、電力変換装置コントローラーの電圧レベルとは異なる電圧レベルを基準とする。従って、コントローラーに対するインターフェースをとるため検出抵抗器にかかる電圧をレベルシフトするには、多くの場合、光結合装置またはバイアス巻線などの別の回路が必要とされる。
【０００６】
出力信号は、また、コントローラーグランドを基準として間接的に測定され得る。例えば、非絶縁ハイ側スイッチ・バック型変換器において、出力フィードバック信号は、コントローラーグランドを基準としてインダクタ内、還流ダイオード内、またはスイッチ内の電流を検出することにより間接的に取得され得る。
【０００７】
バック型変換器についてよく知られた課題は、負の電圧がスイッチをまたいで現れるときの、バック型電力スイッチを通る逆電流に起因した故障のおそれである。この状況は、電力変換装置の動作に悪影響を及ぼし、最終的に、故障を引き起こし得る。具体的には、コントローラーと電力スイッチとが共通のダイまたは単一の集積回路ＩＣ（ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）パッケージ内にあるとき、逆電流が基板を通り得、これにより、不安定さと、コントローラーのラッチと、状況によっては電力変換装置の故障とをもたらし得る。
【０００８】
以下の図を参照しながら、本発明の非限定的かつ非網羅的な実施形態について説明するが、異なる図の中の同様の参照番号は、別段の指定がない限り、同様の部分を示す。
【図面の簡単な説明】
【０００９】
【図１−１】図１Ａ、図１Ｂは、例示的な逆電流防止付きのハイ側スイッチング回路を有する例示的なバック型変換器の簡略化した回路図である。
【図１−２】図１Ｃ、図１Ｄは、例示的な逆電流防止付きのハイ側スイッチング回路を有する例示的なバック型変換器の簡略化した回路図である。
【図２】図２は、他の例示的な逆電流防止機能付きのハイ側スイッチング回路を有する例示的なバック型変換器の、より詳細な回路図であり、フィードバック電流が、バック型還流ダイオードの経路において検出される。
【図３】図３Ａ、図３Ｂは、本開示の一実施形態に基づく、例示的なスイッチング電流波形と電圧波形とである。
【図４】図４Ａ、図４Ｂは、本開示の教示に基づく、逆電流の、起こり得る事象を示すシミュレーション波形である。
【図５】図５Ａ、図５Ｂは、様々な制御ゾーン閾値レベルと、入力電圧整流されたハーフラインサイクルとを示す。
【図６】図６Ａ、図６Ｂは、本開示の教示に基づく、例示的な実装論理ブロックを示す。
【図７】図７は、ハーフラインサイクルにおける様々な制御ゾーンのプロセスを示すフロー図である。
【発明を実施するための形態】
【００１０】
図面中の複数の図にわたり、対応する参照符号が、対応する構成要素を示す。当業者は、図中の要素が簡潔かつ明確であるように描かれていることと、必ずしも一定の縮尺で描かれていないこととを理解すると考えられる。例えば、図中のいくつかの要素の寸法は、本発明の様々な実施形態をより理解しやすくするため、他の要素より誇張されている場合がある。さらに、市販に適した実施形態で有用または必要な、一般的だがよく理解されている要素は、多くの場合、本発明に係るこれらの様々な実施形態の図が見づらくなるのを防ぐため、描かれていない。
【００１１】
以下の説明では、本発明を十分に理解できるように、多くの具体的な詳細事項が記載されている。しかし、本発明を実施する際に具体的な詳細事項を必ずしも使用する必要がないことが、当業者には明らかだと考えられる。他の例では、よく知られた材料または方法は、本発明が理解しにくくなるのを防ぐため、詳細には説明されていない。
【００１２】
本明細書中での、「一実施形態（ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態（ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ  ｅｘａｍｐｌｅ）」または「例（ａｎ  ｅｘａｍｐｌｅ）」についての言及は、実施形態または例に関連して説明されている特定の特徴、構造または特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書中の様々な場所で使用される「一実施形態において（ｉｎ  ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態において（ｉｎ  ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ  ｅｘａｍｐｌｅ）」または「例（ａｎ  ｅｘａｍｐｌｅ）」という語句は、必ずしもすべてが同じ実施形態または実施例を参照しているわけではない。さらに、特定の特徴、構造または特性は、１つ以上の実施形態または例において任意の適切な組み合わせ、及び／または部分的組み合わせで組み合わされ得る。特定の特徴、構造または特性は、説明されている機能を提供する集積回路、電子回路、結合論理回路、または他の適切な構成要素に含まれ得る。加えて、本明細書と共に提供される図が当業者への説明を目的としていることと、図面が必ずしも一定の縮尺で描かれているわけではないこととが理解される。
【００１３】
バック型変換器は、蛍光灯、ＣＦＬ、ハロゲン放電灯、及びＬＥＤ電球などの用途に最も使用され、これらは、そのより高い照明効率と、より小さな熱損失と、他の利点とを理由として、現在の一般的な光源である。特に、ＬＥＤ光源は、その改善された色のスペクトルと高効率の発光とを理由に、屋内照明と屋外照明との両方で一般的となっている。このような高性能な光源の動作に関して、様々な種類のスイッチング電力変換装置は、これらの照明器具を駆動するため、適切に調節された電流源または電圧源を提供し得る。高効率かつ費用効果の高い、使用され得る例示的な種類の変換器はバック型非絶縁電力変換装置である。この種類の変換器は、単純な構造と、少ない構成要素数と、小寸法と、軽量とにより、これらの照明用途に対する適切かつ一般的な候補となる。
【００１４】
バック型変換器において、コントローラーは、スイッチのスイッチングを制御して、変換器の出力へのエネルギーの伝達を調節する。コントローラーは、典型的には、変換器の出力電流または電圧を表すフィードバックまたは検出信号に応答して、出力を調節し得る。検出された信号がコントローラー基準レベルに対する基準とされない場合、基準をシフトするため、別の構成要素が必要であり得る。基準レベルシフトに加えて、ハイ側スイッチを備えるバック型変換器における出力の直接検出は、より多くの電力損失と、効率の低下と、熱放散とを引き起こし得、多くの場合、より広い放熱面を必要とする。
【００１５】
図１Ａ、１Ｂ、１Ｃ、及び図２に示すように、スイッチとコントローラーとが単一の「スイッチング回路」ＩＣに集積されている場合、基板を通る逆電流、すなわち、言い換えると基板導通に起因した故障のおそれが著しく大きくなる。逆電流に起因した故障を防止する２つの一般的なアプローチがある。第１のアプローチでは、逆電流条件が検出された場合（例えば、Ｖｉｎ＜Ｖｏであるバック型変換器において）、電力スイッチは、オン抵抗（Ｒｄｓｏｎ）の低い待機オン状態（閉状態）に維持され、電圧降下（≒０．６Ｖ）が小さく、かつ、故障のおそれのない状態で、電流がボディダイオードを通ることを可能にする。もう１つのアプローチでは、逆電流条件が検出された場合は、常に、電力スイッチを待機オフ状態（開状態）に維持することにより、故障のおそれが防止される。
【００１６】
通常動作中、設計要求に基づいて、バック型変換器は、入力電圧より小さな出力電圧、Ｖｏ＜Ｖｉｎ（または言い換えるとＶｏ／Ｖｉｎ＜１）を提供する。しかし、状況によっては、入力電圧は、出力電圧を下回り得る。一例において、小さな入力フィルタコンデンサが適用される場合、または入力フィルタコンデンサが適用されない場合に、整流された正弦波交流入力電圧においてこれが発生し得る。この状況において、各ラインサイクルで、瞬間入力電圧が調節された出力電圧に近づいたとき、あらゆる負の発振が、入力電圧を出力電圧未満にし得、これが逆電流のおそれと、その結果としての故障のおそれとを増加させる。他の例において、Ｖｉｎ＜Ｖｏをもたらし得る入力または出力電圧におけるあらゆる過渡状態が、さらに、（例えば、コントローラー故障のおそれを悪化させる、コントローラーダイに集積されたＭＯＳＦＥＴスイッチの基板を通した）逆電流のおそれと結果としての故障のおそれとをもたらし得る。
【００１７】
図１Ａ、１Ｂ、１Ｃ、１Ｄ及び図２に示す例に示されているものなど、スイッチを通る電流がインダクタ電流と同じであるスイッチオン状態中における電力変換装置に関して、スイッチを通る電流を規定するバック型変換器における主な関係は、よく知られた次の式（１）から導出され得る。
Ｖｉｎｄ＝Ｖｉｎ−Ｖｏ＝Ｌ１（ｄｉｉｎｄ／ｄｔ）（１）
【００１８】
一実施形態において、インダクタ電流が還流ダイオードを通して放電している間、オフ状態においてドレインとソースとの間で電力スイッチにかかる電圧（ＶＤＳ）を測定することにより、逆電流が直接、検出及び防止され得る。電力スイッチにかかる電圧ＶＤＳが閾値（ＶＤＳ＿ＯｆｆＴｈ）未満になると、ＶＤＳ≦ＶＤＳ＿ＯｆｆＴｈ、かつＶＤＳ＿ＯｆｆＴｈ≒Ｖｏ＋Ｖｍａｒｇｉｎとなる。一例においてＶｍａｒｇｉｎ＝２５Ｖである。逆電流条件を検出することにより、スイッチングが停止され、ドレイン・ソース電圧（ＶＤＳ）がヒステリシスを伴って閾値電圧を上回るほど増加するまで（ＶＤＳ＞ＶＤＳ＿ＯｆｆＴｈ＋Ｖｈｙｓｔ）、電力スイッチが、オフ状態またはオン状態に留まる。ハイ側スイッチング回路を含むバック型変換器において、コントローラーは、スイッチの低電位側を基準とする。パワーＭＯＳＦＥＴスイッチング装置の場合、ソース端子は、コントローラーに対する基準電圧レベルＧｎｄ１１６であり、タップ端子を有するコントローラー内の集積型ＭＯＳＦＥＴの場合、ドレイン電圧は、タップ端子において検出され得る。一例において、タップ端子は、また、ＢＰ供給電圧に接続され得る。
【００１９】
他の実施形態において、上記の式（１）に従って、逆電流の検出は、スイッチのオン状態中、ドレイン電流ｉＤの傾き、またはインダクタ電流ｉＬの傾き（ｄｉＤ／ｄｔまたはｄｉｉｎｄ／ｄｔ）を検出することにより得る。一例において、ドレイン電流の傾きは、コントローラー内部で測定され得る。電流の傾きが最小のゼロに近い閾値に近づくと、それは、入力電圧が出力電圧に近づきつつあること（Ｖｉｎｄ＝Ｖｉｎ−Ｖｏ≒０、Ｖｉｎ≒Ｖｏ）を示し、スイッチングが停止する。これは、入力電圧が出力電圧未満に低下したこと（Ｖｉｎ≦Ｖｏ）による、スイッチを通る逆電流のおそれを防止する。
【００２０】
図１Ａ、１Ｂ、１Ｃ及び１Ｄは、あらゆるスイッチを通る逆電流を防止するためにコントローラーブロックに含まれる、３つの可能な例示的なアプローチを提示する、例示的な一般的な非絶縁バック型変換器における、逆電流の検出と防止との一般的な概念を提示する。
【００２１】
図１Ａは、入力ポートＩＮ１、１０１とＩＮ２、１０２とに接続されて、電力スイッチ１３０を有するハイ側スイッチング回路を備える例示的なバック型変換器１００Ａを示す。この例では電力スイッチ１３０は、スイッチング回路１２０内に集積されたモノリシックまたはハイブリッドである。電力スイッチ１３０の制御されたＨＦスイッチングは、エネルギーを、入力ポートＩＮ１  １０１とＩＮ２  １０２とから、インダクタ１５０とバルク出力キャパシタンスＣｏ１６４と還流ダイオード１５４とを通して、出力ポートＯＵＴ１  １９１とＯＵＴ２  １９２とに伝達する。電力スイッチ１３０がオン状態（閉状態）にあるとき、電流Ｉｉｎｄ１５１は、エネルギーを入力ポートＩＮ１  １０１とＩＮ２とから、出力ポートＯＵＴ１  １９１とＯＵＴ２  １９２とに伝達する。スイッチが、オフ状態（開状態）になると、インダクタ電流Ｉｉｎｄ１５１が還流ダイオード１５４を通して還流する（循環電流１５３）。ノードＸ１５５は、電力スイッチ１３０とインダクタ１５０と還流ダイオード１５４との相互接続点となる接続ノードである。本例において、電力スイッチ１３０のソースは、コントローラー１１１の基準電位である。スイッチング回路１１０は、４ピンまたは５ピン装置であり得る。
【００２２】
図１Ａに示す例において、コントローラー１１１は、本発明の教示に従った、逆電流防止制御ブロック１１２を含む。コントローラー１１１は、ＢＰ供給１３５とフィードバックＦＢ信号１３３とを受信し、スイッチイネーブル信号Ｓｗ＿Ｅｎ１１５を生成し、これにより、ＡＮＤゲート１１７を通して電力スイッチ１３０を駆動し、バック型電力変換装置の入力から出力へのエネルギーの伝達を調節する。逆電流防止制御ブロック１１２は、スイッチを通る逆電流条件をすべて検出し、抑制信号１１４を生成し、これにより、ＡＮＤゲート１１７の反転入力を通して、電力スイッチ１３０への駆動信号１１８をゲート制御する。図１Ａのスイッチング回路１１０は、出力電圧を表す信号を受信する第５のピン（図示せず）を含むことが理解される。コントローラー１１１とブロック１１２とは、さらに、Ｇｎｄ端子１１６を通して、電力スイッチ１３０のソース端子Ｓ１３２に接続されている。
【００２３】
図１Ｂは、１００Ａと同様の、例示的なバック型電力変換装置１００Ｂを示す。一実施形態においてコントローラー１２１は、ドレイン電圧ＶＤ１３７を検出するブロック１２２を含む。ドレイン電圧ＶＤ１３７は、一例において、ＭＯＳＦＥＴ電力スイッチのタップ端子であり得、さらに、コントローラー１６１のバイパス供給ＢＰ１３５を提供し得る接続１３８を通してコントローラー１２１とブロック１２２とに接続されている。コントローラー１２１とブロック１２２とは、端子Ｇｎｄ１２６を通して、電力スイッチ１３０のソース端子Ｓ１３２にも接続されている。本発明の教示に従って、ＶＤ−ＶＳを検出することと抑制信号１２４を生成することとにより、スイッチを通る逆電流が防止され得、抑制信号１２４は、ＡＮＤゲート１２７を通してＳｗ＿Ｅｎ信号１２５を抑制して、電力スイッチ１３０の通常のスイッチング動作に干渉することにより、エネルギー変換を停止するように接続されている。一例において、電力スイッチ１３０がオフ状態にあるとき、タイマーが始動し、特定の時間ｔＯＦＦ１において、ドレイン電圧ＶＤ１とソース電圧ＶＳ１とが測定される。一実施形態において、「ＶＤＳ１＝ＶＤ１−ＶＳ１」が閾値未満（ＶＤＳ１＜ＶＤＳ＿ｔｈ）になると、抑制信号１２４が有効化され、これが、ＡＮＤゲート１２７を通して、駆動信号１２８を停止し、従って、電力スイッチ１３０の通常のスイッチングを停止して、スイッチ基板を通る逆電流と、結果としての故障とのおそれを防止する。一例において、故障のおそれを防止するため、電力スイッチ１３０は、待機オフ状態に（電流が電力スイッチを通らないように）、または、待機オン状態に（電力スイッチを通した電圧降下がほぼゼロであるように）維持され得る。
【００２４】
図１Ｃは、スイッチング回路１４０の他の例示的なアプローチを含む、図１Ａの１００Ａと図１Ｂの１００Ｂと同様の、例示的なバック型電力変換装置１００Ｃの図である。コントローラーブロック１４１は、オン状態中に電力スイッチ１３０を通る電流と同じであるインダクタ電流の変化率ｄｉｉｎｄ／ｄｔを検出するブロック１４２を含む。ブロック１４２は、スイッチ電流信号１４３を受信する。一例においてスイッチ電流信号１４３は、電力スイッチ構造内の集積型検出ＦＥＴを通して測定され得る。オン状態中、タイマーが始動し、ブロック１４２が、時間ｔｏｎ１においてｉｏｎ１、時間ｔｏｎ２においてｉｏｎ２を測定し、インダクタにかかる電圧Ｖｉｎｄ１５２を規定するスイッチング電流の立ち上がりの傾きを計算する。
Ｌ１・［（ｉｏｎ２−ｉｏｎ１）／（ｔｏｎ２−ｔｏｎ１）］＝Ｖｉｎｄ＝Ｖｉｎ−Ｖｏ  （２）
【００２５】
一例において、入力電圧Ｖｉｎが出力電圧Ｖｏに近づいた場合、または、何らかの発振により、入力電圧ＶｉｎがＶｏ未満に低下した場合、そのことが、基板を通る逆電流に起因した故障のおそれを示し得る。実際には、十分な余裕を考慮するため、ブロック１４２は、インダクタ電流の立ち上がりの傾きが次のように定義される閾値レベル未満に低下すると、常に、抑制信号１４８を有効化する。
Ｖｉｎｄ＝Ｖｉｎ−Ｖｏ
＝Ｌ１・（ｄｉｉｎｄ／ｄｔ）
＝Ｌ１・［（ｉｏｎ２−ｉｏｎ１）／（ｔｏｎ２−ｔｏｎ１）］≦ｋ１  （３）
【００２６】
図示した例に示すように、ＡＮＤ論理ゲート１４７は、コントローラー１６１から第１の入力においてスイッチング信号Ｓｗ＿Ｅｎ１４５を、及び、第２の反転入力において抑制信号１４４を受信するように接続されている。従って、本発明の教示に従って、スイッチ基板を通る逆電流に起因した故障を避けるため、ＡＮＤ論理ゲート１４７は、抑制信号１４４に応答して駆動信号１４８を無効化し、スイッチ１３０を待機オフ状態または待機オン状態に維持するように接続されている。
【００２７】
図１Ｄは、図１Ａ、１Ｂ、及び１Ｃと同様な、第３の例示的なスイッチング回路１６０を備える例示的なバック型電力変換装置１００Ｄを示す。コントローラーブロック１６１は、一例において、さらに、コントローラー１６１のためのバイパス供給ＢＰ１３５を提供し得る、ドレイン端子またはＭＯＳＦＥＴタップ接続１３８を通した入力電圧Ｖｉｎ１７２を検出するブロック１６２を含む。ブロック１６２は、さらに、電力スイッチ１３０のオフ状態中、バック型電力変換装置の出力端子ＯＵＴ１  １９１（信号１９５）から出力電圧Ｖｏ１７１を受信し得る。一例において、タイマーが、特定の時間ｔＯＦＦ１においてＶｉｎ１とＶｏ１との測定を可能にして、Ｖｉｎ１−Ｖｏ１を計算し、Ｖｉｎ１−Ｖｏ１≦ΔＶｔｈｒｅｓｈであるときに常に抑制信号１４８を有効化するように接続されている。
【００２８】
他の例において、Ｖｉｎ１／Ｖｏ１≦ｋ２であることが、抑制信号１６４を有効化することが理解される。本発明の教示に従って、基板を通る逆電流に起因したコントローラー故障を避けるため、電力スイッチ１３０を待機オフ状態または待機オン状態に維持するように、ＡＮＤ論理ゲート１６７は、コントローラー１６１から１つの入力においてスイッチング信号Ｓｗ＿Ｅｎ１６５を、その反転入力において抑制信号１６４を受信することにより、抑制信号１６４に応答して駆動信号１６８を無効化するように接続されている。
【００２９】
図２は、本発明の教示に従った、交流ライン供給ＶＡＣ電圧２０２と、任意選択的な調光回路を通して調光位相制御された交流電圧２０５と、のいずれかに入力ポートが接続され得る、オフラインバック型変換器２００の例示的で、より詳細な回路図を示す。調光回路は、前エッジまたは後エッジ位相制御トライアック調光器を含み得る。交流電圧は、可溶性抵抗器２０８を通して、フルブリッジ整流モジュール２１０に接続されている。
【００３０】
バック型変換器２００は、さらに、入力ポートにおいて、ハイ側正レールとロー側負レールとの間の、主グランド２０１に対して正である整流された正弦波交流入力電圧Ｖｉｎ２１２を受信する。一例において、示されるように、スイッチングノイズと電磁妨害（ＥＭＩ：ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）とに対するフィルタ機能を提供するように、入力において、コンデンサＣＦ１２１６とＬＦ２１５とＣＦ２  ２１８とを含む入力パイ（π）フィルタも含まれ得る。力率補正（ＰＦＣ：ｐｏｗｅｒ  ｆａｃｔｏｒ  ｃｏｒｒｅｃｔｉｏｎ）付きの電力変換装置の場合、入力ポートの正レールと負レールとの間の総入力フィルタキャパシタンス（ＣＦ１＋ＣＦ２）は、入力ポートにおける電圧Ｖｉｎ２１２がライン整流された正弦波電圧２０２（調光なし）または２０５（調光あり）に実質的に追従できるように、小さく維持されなければならない。言い換えると、ライン電圧のゼロ交差において、入力フィルタコンデンサにおける電圧が、さらに実質的にゼロに達するように、入力フィルタコンデンサの総キャパシタンスが選択される。しかし、ＰＦＣのない電力変換装置の場合、入力コンデンサ（単数または複数）のキャパシタンスは、実質的に直流電圧がバック型変換器２００の入力ポートＶｉｎ２１２に印加されるように、十分大きく選択され得る。
【００３１】
バック型変換器２００は、スイッチング回路２４０をさらに含む。コントローラー２４５は、一例において、ボディダイオードと基板導通とをシミュレーションし得る逆並列ダイオードと理想的なスイッチとからなるスイッチング装置Ｓ１ｅｑｕｉ２３０Ｂと等価な電力スイッチＳ１  ２３０Ａを制御するように接続されている。一例においてコントローラー２４５と電力スイッチＳ１  ２３０Ａとを含むスイッチング回路２４０は、モノリシックまたはハイブリッド集積回路ＩＣに含まれ得る。スイッチング回路２４０は、ドレイン２３１と、ソース２３２と、コンデンサ２３４にかかるフィードバックＦＢ２３３と、コンデンサ２３６を介した供給端子ＢＰ２３５のための外部ピンをもつ、４または５端子（４ピンまたは５ピン）装置である。出力電圧を表す電圧Ｖ’ｏを受信する第５のピン２３７が存在し得る。スイッチング回路２４０のグランド接続Ｇｎｄピン２３２は、ハイ側正レール上に位置する電力スイッチ２３０Ａのソース相互接続２３２を基準とする。一例において、スイッチのソース２３２は、より良好な熱伝達管理のため、複数の相互接続されたピンからなり得る。
【００３２】
スイッチング回路２４０は、単一の検出端子（フィードバック端子ＦＢ２３３）を有する４端子装置であり得るので、通常動作中の出力電流と無負荷での電圧保護上の出力（ＯＶＰ：ｏｕｔｐｕｔ  ｏｖｅｒ  ｖｏｌｔａｇｅ  ｐｒｏｔｅｃｔｉｏｎ）とを検出することに関するすべての情報は、スイッチング回路２４０のフィードバックＦＢ端子２３３に伝達される。
【００３３】
図２の例において、電流は、スイッチング回路２４０内からバイパス端子ＢＰ２３５に供給され得る。一実施形態においてコントローラーに対する供給は、これは、一例において、内部でノーマリーオンＪＦＥＴ（図示せず）とカスケード接続された、かつ、ピンＢＰ２３５を通して外部コンデンサ２３６をまたいで接続されたＭＯＳＦＥＴのタップから提供され得る。いくつかの実施形態において、スイッチ及び制御モジュール２４０のための供給は、ＢＰピンをバック型電力変換装置の出力直流電圧に接続することにより、または、バック型インダクタ１５０Ａにおける補助巻線を通して、若しくは、何らかの他の外部供給を通して提供され得る。
【００３４】
電力変換装置の出力端子間に接続された出力負荷は、負荷電圧ＶＯ２７０と負荷電流ＩＯ２７２とにより示される。ＬＥＤ照明負荷のいくつかの例において、ＬＥＤの制御された／調光した出力光のために負荷電流を調節するため、出力検出またはフィードバック信号ＦＢ２３３は、出力電流Ｉｏ２７２を表す。ＦＢ信号２７２を通した出力検出は、電圧信号または電流信号を含み得る。
【００３５】
バック型変換器２００は、還流／循環ダイオードＤ１  ２４４と、バック型インダクタＬ１  ２５０Ａと、出力フィルタインダクタＬＦＯと、出力バルクコンデンサＣＯ２６４とをさらに含む。一例において、出力ポートにつながる負荷は、１つ以上のＬＥＤを有するＬＥＤ列を含み得る。トライアック調光器の場合に、低調光におけるトライアック調光器のための最小保持電流を提供して低／無負荷状態における正常動作を確実にするため、より良好な安定性と最小負荷とを提供するため、バック型変換器２００の出力において前負荷高インピーダンス抵抗器２６５が含まれ得る。
【００３６】
一例において、バック型インダクタＬ１  ２５０Ａは、寄生容量２５９と並列に理想的なインダクタを提供するＬ１ｅｑｕｉ２５０Ｂのモジュールにより導入され得る。動作時、スイッチ２３０Ａがオンに切り替わると、入力からインダクタＬ１  ２６０に電流が流れ得、それにより、出力コンデンサＣＯ２６４を充電し、負荷に電力を供給する。スイッチ２３０Ａがオフに切り替わると、電流が、インダクタＬ１  ２５０Ａ、コンデンサＣＯ２６４を通り、さらに外部負荷を通り、還流ダイオードＤ１  ２５４を通って戻る循環流を含み、それにより、インダクタＬ１  ２５０Ａに蓄積されたエネルギーが放電する間に減少する。
【００３７】
コントローラー２４５は、出力負荷の変化を表す受信されたＦＢ信号２３３に応答して生成される駆動信号を使用して、オン状態とオフ状態との間で、スイッチ２３０Ａのスイッチングを制御することと、変換器の出力電流または出力電圧を調節することとを行うように接続されている。オン状態において、実質的に、低インピーダンスのスイッチを通って電流が流れることが可能になる。オフ状態において、実質的に、電力スイッチを通って電流が流れることが防止される。しかし、示されるようにモジュールＳ１ｅｑｕｉ２３０Ｂとしてモデル化されたＭＯＳＦＥＴスイッチング装置が、逆並列ボディダイオード２３９を通して逆方向に電流を導通し得ることが理解される。回路の発振に起因したあらゆる逆電流または過渡電流は、不安定さと装置故障とを引き起こし得る。
【００３８】
従来技術では、逆電流防止ダイオードＤｂｌｏｃｋ２２０が、通常、スイッチを通るあらゆる干渉逆電流をブロックして、逆電流に起因した故障を避けるために使用されていることに留意されたい。しかし、後述のように、本発明の教示に従ったコントローラーに追加される特徴が、あらゆる逆電流を防止し、元々はスイッチを通る逆電流を防止するために追加されるべきである外部防止ダイオードＤｂｌｏｃｋ２２０を、省略できる。
【００３９】
ハイ側スイッチを備えるバック型変換器では、例えば、図２に示すように、負荷側の検出抵抗器を使用した直流出力負荷電流の直接検出は、電力損失と、より大きな熱放散に起因した、より大きな熱伝達面積と、より低い効率とをもたらし得る。それは、同様に、コントローラーのものからの電圧基準レベル差に起因して、検出信号の基準をシフトしてコントローラーのそれと一致させるために別の回路を必要とし得る。
【００４０】
ハイ側スイッチ・バック型変換器の解決策に基づいて、直流出力負荷電流の検出は、接続ノードＸ２５５に接続されたフィードバック検出抵抗器ＲＦＢ２５３を通る還流ダイオードＤ１  ２５４の経路における脈動電流を検出することにより実施され得る。接続ノードＸ２５５は、コントローラー２４５の基準（グランド）に接続されており、これは、電力スイッチ２３０Ａのソース端子２３２に接続されている。還流電流に起因した検出抵抗器ＲＦＢ２４２をまたいだ電圧降下は、コンデンサ２３４をまたいでフィードバック端子ＦＢ２３３に印加される。
【００４１】
接続ノードＸ２５５は、インダクタＬ１  ２５０Ａと、抵抗器ＲＦＢ２５３（還流電流を検出）と、コントローラー２４５の基準グランドであるスイッチ２３０Ａのソース端子２３２との共通接続点である。
【００４２】
図３Ａ及び３Ｂは、バック型変換器の不連続な導通モードＤＣＭ（ｄｉｓｃｏｎｔｉｎｕｏｕｓ  ｃｏｎｄｕｃｔｉｏｎ  ｍｏｄｅ）動作におけるスイッチング波形を示す。図３Ａは、時間３１０に対するインダクタＬ１  ２５０Ａを通るインダクタ電流ＩＬ１  ３２０を示し、ノードＸ２５５（図２、スイッチ２３０ＡとインダクタＬ１  ２５０Ａと還流ダイオード検出抵抗器２５３との共通接続点）における電圧ＶＸ３４０は、定常状態における少ないスイッチングサイクルに対して導入される。スイッチ２３０Ａが閉状態にあって導通（オン状態）しているときの、時間ｔ０３１２から時間ｔ１３１４までのオン期間中、インダクタＬ１  ２５０Ａにおける電流が、電流限界値より規定されたオン期間の終了時における最大ピーク点３２３まで、斜めに立ち上がる３２２。時間ｔ１３１４においてスイッチが開き（オフに切り替わり）、電流が還流ダイオードＤ１  ２４４を通って還流（循環）する間、インダクタ電流が斜めに立ち下がる３２４。動作が不連続な導通モード（ＤＣＭ）にある場合、インダクタＬ１  ２５０Ａに蓄積されたエネルギーは、時間ｔ２３１６において完全に放電され、時間ｔ３３１８における次のスイッチオン切り替えまでの期間３２６の間、ゼロに留まる。
【００４３】
一方、図３Ｂは、電力スイッチ２３０Ａのソース端子とコントローラー２４５の基準レベルと同じである接続ノードＸ２５５における電圧の、スイッチングサイクルＴｓｗ３５０中における例示的な動作波形を示す。電力スイッチ２３０Ａが閉状態（オン状態）にあって導通しているとき、時間ｔ０３１２から時間ｔ１３１４まで、電圧ＶＸ３４０（図２の接続ノードＸ２４５における）は、入力電圧Ｖｉｎ３４２（図２におけるＶｉｎ２１２）に実質的に等しい。入力電圧Ｖｉｎの瞬間値がバック型変換器の出力電圧より大きく留まる限り、インダクタ電流ＩＬ１３２０は、時間ｔ１３１４におけるピーク値３２３まで斜めに立ち上がる３２２。
【００４４】
スイッチが開く（オフ状態）と、還流ダイオードＤ１  ２５４が、インダクタＬ１  ２５０Ａの放電電流を導通し始める。インダクタ電流ＩＬ１３２０は、斜めに立ち下がり３２４、時間ｔ１３１４での接続ノードＸ２５５における電圧ＶＸ３４０は、還流ダイオードＤ１  ２５４と検出抵抗器ＲＦＢ２５３とにおける小量の電圧降下により、負荷基準グランドレベル２０１未満のゼロレベル付近３４４になる。
【００４５】
ＤＣＭにおいて、インダクタＬ１  ２５０Ａの全エネルギーが放電されると、インダクタ電流ＩＬ１３２０は、ゼロへと減少３２６し、時間ｔ２３１６と時間ｔ３３１８との間、ゼロに留まる。接続ノードＸ２５５は、接続ノードＸ２５５における電圧ＶＸ３４０が出力電圧Ｖｏに落ち着くまで、または、次のスイッチングサイクルが始まるまで、待機発振を伴って浮遊するようになる。待機発振は、回路部品と基板寄生とにより発生し得る。一例において、インダクタＬ１ｅｑｕａｌ２５０Ｂの漂遊寄生容量２５９が、回路インダクタンスと共に共振する。回路インダクタンスは、主に、バック型インダクタＬ１  ２５０Ａに回路基板配線の寄生インダクタンスを加えたものを含む。時間ｔ３３１８において、電力スイッチのオン切り替えにより、次のスイッチングサイクルの開始時に、接続ノードＸ２５５における電圧が、再度、入力電圧Ｖｉｎ３４２に戻される。ピーク共振電圧は、２×Ｖｏ３８４程度に高いものであり得る。バック型変換器の臨界導通モード（ＣｒＭ：ｃｒｉｔｉｃａｌ  ｃｏｎｄｕｃｔｉｏｎ  ｍｏｄｅ）の場合の一例において、最小スイッチング損失と最適な効率とを目的として、ゼロ電圧スイッチング（ＺＶＳ：ｚｅｒｏ  ｖｏｌｔａｇｅ  ｓｗｉｔｃｈｉｎｇ）を達成するように、発振電圧がＶｉｎに達するまで、次のスイッチングサイクルのためのスイッチオン切り替えが遅延される。
【００４６】
動作時、制御ブロックと駆動装置とにおいて伝搬遅延が存在し得ることが理解される。加えてインダクタＬ１  ２５０Ｂの値とその漂遊寄生容量Ｃｒ２５９とに変化が存在し得、これにより、ＶＸ＝Ｖｉｎとなる時間ちょうどにスイッチをオンに切り替えることが困難となる。外部防止ダイオードＤｂｌｏｃｋ２２０がなく、ＶＸ＞Ｖｉｎのときにスイッチがオンに切り替わると、逆電流が、電力スイッチＳ１ｅｑｕｉ２３０Ｂを通り得る。
【００４７】
具体的には、電力スイッチＳ１ｅｑｕｉ２３０Ｂとコントローラー２４５とが単一のモジュール２４０内の単一のダイに形成されるスイッチング回路の集積回路（ＩＣ）の例において、基板に電流を注入し得るボディダイオードを通して逆電流の導通が発生し得、これが、コントローラーにおける基準の変化とレベルシフトとをもたらし得る。これが、チップをラッチアップさせる不安定さをもたらし得、さらには、その結果として故障をもたらし得る。
【００４８】
従って、信頼性に関するこのようなよく知られた問題により、ＶＸがＶｉｎより大きくなり得るときは、常に、逆電流をブロックするため、外部防止ダイオードＤｂｌｏｃｋ２２０が必要であり得るように見える。しかし、防止ダイオードの挿入は、構成要素数と基板面積とコストと効率とに逆効果である。
【００４９】
従って、本発明の教示に従った例は、スイッチのボディダイオードを通る逆電流を防止する際にシステムの信頼性を犠牲にすることなく、外部防止ダイオードＤｂｌｏｃｋ２２０（図２における）の省略を可能にするような、コントローラーにおける新規な特徴と機能とを含める新規で体系立てられた方法を提供する。
【００５０】
説明のため、図４Ａは、バック型電力スイッチ（例えば、図２におけるＳ１  ２３０Ａ）を通して発生する逆電流の条件と可能性のある原因と例を示す。図４Ａに、２つのハーフサイクルＴＬｉｎｅ／２、４１１と４１２とをもつ、入力電圧ＴＬｉｎｅ４１５の１つのラインサイクルが示されている。縦軸Ｖｉｎ４２０は、横軸４１０の時間に対する、整流ブリッジ２１０の後の整流された交流入力電圧（Ｖｉｎ２１２、図２）の瞬間値を表す。力率補正（ＰＦＣ）付きの電力変換装置において、整流ブリッジの後の入力キャパシタンス（例えば、図２におけるＣＦ１２１６とＣＦ２２１８と）は小さく、ライン正弦波形４２１と４２２とに影響を与えない。
【００５１】
入力電圧Ｖｉｎ４２０の正弦波の瞬間値が出力電圧Ｖｏ４２５より大きい限り、バック型変換器は、デューティ比（オン期間）制御関係Ｄ＝Ｖｏ／Ｖｉｎに基づいて調節するように動作する。
【００５２】
図４Ｂは、入力電圧Ｖｉｎ４２０の瞬間値が出力電圧Ｖｏ４２５に向けて下降して、出力電圧未満Ｖｏ４２５に変化し得るｔｘ１４４０からｔｘ２４６０までの期間中の、インダクタ電流Ｉｉｎｄ４４０とゲート電圧Ｖｇａｔｅ４５０と（図２、電力スイッチＳ１  ２３０Ａのゲート信号２４８）の拡大図である。ゲートパルスＶｇａｔｅ４５０のオン期間と周期とが、徐々に増加する（期間４５２Ａから４５２Ｂと４５２Ｃとまで）。デューティ比の増加と共に、インダクタ電流Ｉｉｎｄ４４０のスイッチング周期も増加する（期間４４２Ａから４４２Ｂと４４２Ｃとまで）。
【００５３】
点Ａ、時間ｔｙ１４２６、Ｖｉｎ＝Ｖｏにおいて、デューティ比は、最大に達しており、スイッチＳ１  ２３０Ａは、ｔｙ１４２６からｔｙ２４２８までの全期間（位置ＡからＢまで）にわたってオンに留まり、これは、図４Ｂの拡大領域において、破線の期間４４６を含む。ｔｙ１４２６からｔｙ２４２８までの期間において、電力スイッチＳ１  ２３０Ａは、さらなるスイッチングを伴わずにオン状態に留まり、最大の正のピーク４４３と最大の負のピーク４４４とを伴う待機寄生減衰振動が発生した後、Ｖｉｎ＜Ｖｏの間の期間Ａ−Ｂ（期間ｔｙ１４２６からｔｙ２４２８まで）の一部または全体にわたって続き得る減衰振動４４５が続き得る。
【００５４】
時間ｔｙ２４２８（点Ｂ）において、入力電圧Ｖｉｎ４２０の瞬間値が、上昇して、出力電圧Ｖｏ４２５を上回るように戻り、次に、強制的な制御されたスイッチングが再開する。ゲート信号Ｖｇａｔｅ４５０のオン期間と周期とが、徐々に減少する（期間４５８Ａから４５８Ｂと４５８Ｃとまで）。デューティ比の低減と共に、インダクタ電流Ｉｉｎｄ４４０のスイッチング周期も低減される（期間４４８Ａから４４８Ｂと４４８Ｃとまで）。
【００５５】
図５Ａ及び５Ｂは、本発明の教示に従った、各ラインハーフサイクル中の、複数の制御ゾーンを示す。図４Ａと同様の図５Ａは、入力電圧（Ｖｉｎ２１２、図２）の２つの整流されたハーフサイクルＴＬｉｎｅ／２、５１１と５１２とを含んだ、ブリッジ整流器２１０の後の１つのラインサイクルＴＬｉｎｅ５１５を示す。図示した例に示すように、本発明の教示に従って、各ハーフラインサイクルは、様々な制御ゾーンに分割されている。縦軸Ｖｉｎ５２０は、横軸５１０の時間に対する、交流の整流された正弦波入力電圧の瞬間値を表す。整流ブリッジの後の入力キャパシタンス（例えば、図２、ＣＦ１２１６とＣＦ２２１８と）が小さいので、整流された交流入力電圧は、ライン正弦波形５２１と５２２とを維持する。
【００５６】
複数の動作領域をもつハーフラインサイクルＴＬｉｎｅ／２、５１２を示す図５Ｂに示される有益な制御と動作性能とを伴って、各ハーフラインサイクルを複数の領域または複数の制御ゾーンに分割する出力電圧Ｖｏ５３０と２倍の出力電圧２×Ｖｏ５３５との２つの閾値電圧レベルが選択される。一例において、各ハーフラインサイクルＴＬｉｎｅ／２、５１２に対する制御プロセスは、２つの異なる制御プロセスゾーンに分割され得る。
【００５７】
説明のため、第１の制御ゾーンは、閾値レベルＣ＿Ｄ５３５より上のピーク５２５までであるＶｉｎ＞２×Ｖｏ４１８の部分に画定され得、入力電圧Ｖｉｎは、より大きく、バック型出力電圧Ｖｏまで十分な余裕がある。この領域において、制御は、各スイッチングサイクルにおける従来のゼロ電流検出（ＺＣＤ：ｚｅｒｏ  ｃｕｒｒｅｎｔ  ｄｅｔｅｃｔｉｏｎ）に基づいて、よく知られた利点を伴って、不連続または臨界的な導通動作モードにおけるバック型調節を維持する。
【００５８】
第２の制御ゾーンは、Ｖｉｎ＜２×Ｖｏ（閾値レベルＣ＿Ｄ５３５未満からゼロ線の交点Ｏ１＿Ｏ２まで）５１４Ａと５１４Ｂとの部分に画定され得る。この制御ゾーンでは、制御は、ｄＶｘ／ｄｔ検出に基づいて、入力電圧が出力電圧に等しい（Ｖｉｎ＝Ｖｏ）交点ＡとＢとを認識し得る。パルス幅変調（ＰＷＭ）制御スキームでは、ライン正弦波電圧が減少したとき、デューティ比が逆に増加し、ゼロ交差付近でデューティ比はＤ＝１に達し得る。
【００５９】
入力電圧Ｖｉｎが出力電圧Ｖｏ未満となるＡ＿Ｂ５３０の閾値未満で、デューティ比は、Ｄ＝１において待機に維持され、電力スイッチ２３０Ａは、Ｖｉｎ＜Ｖｏの全領域にわたって定常閉状態（オン状態）に留まる。図４Ａと図４Ｂとで説明されているように、この領域において、あらゆる発振は、閾値レベルＡ＿Ｂ５３０未満からゼロ交線Ｏ１＿Ｏ２まで、すなわち、領域５１３Ａと５１３Ｂとにおける、Ｖｉｎ＜Ｖｏの全領域中、スイッチをオン状態に維持することにより防止される、基板を通る逆電流に起因した故障のおそれを引き起こし得る。
【００６０】
図６Ａ及び図６Ｂにおける以下の例示的な実施態様は、入力電圧が出力電圧未満となったときに常に何らかの振動により発生し得る、バック型電力スイッチを通る逆電流を防止する、本出願の一実施形態を示す。待機発振は、電力スイッチのオフ状態中にＤＣＭにおいて発生し得、逆電流を導通するボディダイオードを順方向バイアスし得る。一例における、本発明の教示に基づくこのような条件下で、デューティ比は、Ｄ＝１にラッチされ、スイッチは、入力電圧が出力電圧未満Ｖｉｎ＜Ｖｏである全期間にわたってオン状態（閉状態）に留まる。
【００６１】
図６Ａ及び図６Ｂは、本出願の教示に基づく、バック型変換器のハイ側スイッチを通る逆電流を防止するコントローラーブロックの、簡単で例示的な実施態様の論理を示す。図６Ａに示す単純化した論理ブロックは、一例においては１０ビット信号Ｄ［９：０］であり得るデジタル制御信号６０５に応答する、例示的な逆電流防止制御ブロック６００を象徴的に導入する。デジタルパルス幅変調ブロック（ＤＰＷＭ：ｄｉｇｉｔａｌ  ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ  ｂｌｏｃｋ）６１０は、デジタル信号ストリームを受信する。一例において、１０ビットスイッチング信号６０５は、図２におけるフィードバックＦＢ信号２３３に応答し得る。ＯＮ−ＲＳＴ信号６１５は、デジタル制御信号６０５に応答して、デジタルパルス幅変調ブロックＤＰＷＭ６１０を通して生成される。
【００６２】
論理ＡＮＤゲート６２０は、第１の入力端子６１５において、ストリーム６０５Ｄ［９：０］に応答して、デジタルパルス幅変調ＤＰＷＭブロック６１０からデジタルＯＮ−ＲＳＴ信号６１５を受信する。論理ＡＮＤゲート６２０の第２の反転入力端子は、インダクタ電流が閾値未満になっているかどうかを示す閾値未満インダクタ電流信号ｉｉｎｄ−ｓｍａｌｌ６５５を受信する。一例において、それは、バック型変換器の出力電圧付近または出力電圧未満の閾値まで、整流された正弦波交流入力電圧が減少したかどうかを表し得る。論理ＡＮＤゲート６２０の出力６２２は、フリップフロップ装置６３０の端子Ｒ６２３につながり、ｉｉｎｄ−ｓｍａｌｌ信号６５５が有効化されていないときにリセットする。フリップフロップ６３０のセット入力端子６２５は、十分大きな余裕をもって入力電圧Ｖｉｎ−が出力電圧Ｖｏ−より大きい場合の、バック型変換器の臨界導通モード（ＣｒＭ）または不連続な導通モード（ＤＣＭ）の動作のために、ゼロ電流検出信号（ＺＣＤ）６２４に接続されている。
【００６３】
整流された正弦波交流入力電圧が出力電圧より大きな閾値より大きい限り、ｉｉｎｄ−ｓｍａｌｌ信号６５５は、有効化されず、デジタルパルス幅変調ＤＰＷＭ装置６１０からのＯＮ−ＲＳＴ信号６１５が、フリップフロップ装置６３０のＲ端子６２３に印加される。フリップフロップ装置６３０は、Ｓ端子６２５においてゼロ電流検出信号ＺＣＤ６２４を受信する。フリップフロップ装置６３０の出力６３８は、バック型変換器の通常動作のため、バック型電力スイッチのための駆動信号（例えば、図２における２３０Ａ）を生成する。端子Ｒ６２３におけるリセット信号６２２は、閾値未満インダクタ電流信号ｉｉｎｄ−ｓｍａｌｌ６５５が有効化されているときはいつでも、スイッチング信号を停止し得、スイッチをオン状態にラッチし得る。本発明の教示に従って、ＡＮＤゲート６２０の反転入力においてｉｉｎｄ−ｓｍａｌｌ信号６５５が有効化されると、フリップフロップ装置６３０は、リセット不能であり、駆動信号６３８は、ハイにラッチして電力スイッチをオン状態に維持し、基板を通る逆電流に起因したコントローラーの損傷を防止する。
【００６４】
図６Ｂは、ｉｉｎｄ−ｓｍａｌｌ信号６５５を生成するために使用され得る単純な比較器を示す。比較器６５０の反転入力におけるインダクタ電流ｉｉｎｄ６４０は、インダクタ電流ピーク値ｉｉｎｄ−ｐｋの２０％を表す非反転入力における信号６４５と比較される。入力電圧Ｖｉｎが出力電圧Ｖｏに近づいていることを表す、インダクタ電流がピークインダクタ電流の２０％未満であるとき（ｉｉｎｄ＜２０％ｉｉｎｄ−ｐｋ）、常に、出力信号６５５ｉｉｎｄ−ｓｍａｌｌが有効化、すなわちハイにされる
【００６５】
図７は、本発明の教示に従った、図５Ａと図５Ｂとで説明したハーフラインサイクルにおける例示的な制御プロセスをまとめた例示的なフロー図である。以下、ハーフラインサイクルに対する複数の制御ゾーンについて説明する。
【００６６】
プロセスが開始７１０されると、ブロック７１５において、電力スイッチのオン状態中にドレイン電圧ＶＤと同一の入力電圧Ｖｉｎが、タップ端子を通して測定されるＶｉｎ＝ＶＤ＝Ｖｔａｐ。オフ状態中、出力電圧Ｖｏが測定される。条件ブロック７２０において、入力電圧Ｖｉｎが、出力電圧Ｖｏの２倍と比較される。出力電圧Ｖｏは、直接的または間接的に測定される。５ピン装置において、別の端子Ｖｏ’２３７（図２）が利用可能な場合、測定は、直接であり得る。しかし、４ピン装置では、スイッチオフ状態における還流路における電流またはインダクタにおける電流のフィードバック情報から間接的に測定値が取得され得る。
【００６７】
Ｖｉｎ＞２×Ｖｏ（選択肢Ｙｅｓ７２１）である限り、制御ゾーンは、臨界的または不連続な導通動作モード（ＣｒＭまたはＤＣＭ）のため、インダクタ放電電流のゼロ電流検出（ＺＣＤ）に留まる。スイッチオン切り替えは、例えば、インダクタ電流がゼロに達した後の固定の遅延を伴って、通常のゼロ電流検出により制御される（ブロック７２３）。一例において、インダクタゼロ電流検出は、Ｖｉｎｄ＝Ｌ１・（ｄｉＬｉｎｄ／ｄｔ）を監視することによりインダクタＬ１にかかる電圧を測定することによる。条件ブロック７４０において、スイッチオフ状態中に、この電圧が特定の閾値レベルまで低下すると（Ｙｅｓ選択肢７４１）、ゼロ電流検出（ＺＣＤ）信号が生成される。条件ブロック７６０のＹｅｓ選択肢７６１において、ゼロ電流７４５を検出した後、スイッチオン切り替えにおける遅延は、待機発振が接続ノードＸ２５５における電圧ＶＸを入力電圧Ｖｉｎに向けることを可能にする。ＶＸ＝Ｖｉｎにおけるスイッチオン切り替えは、ゼロ電圧スイッチング（ＺＶＳ）７７０の使用と、より小さなスイッチオン切り替え損失と、より高い効率とを可能にする。次に、制御プロセスは、次のスイッチングサイクルのため、７７１と７７５とを通って条件ブロック７２０に折り返す。図２におけるノードＸ２５５は、還流ダイオードＤ１  ２５４の電流路におけるインダクタＬ１  ２５０Ａと、スイッチＳ１  ２３０Ａと検出抵抗器２５３との接続点である。
【００６８】
入力電圧Ｖｉｎが出力電圧Ｖｏの２倍未満に低下すると（Ｖｉｎ＜２×Ｖｏ）、すなわち選択肢Ｎｏ７２２の場合、プロセスは、条件ブロック７２４に進み、入力電圧Ｖｉｎと出力電圧Ｖｏとを比較する。Ｖｉｎ＜２×Ｖｏ、かつ、Ｖｉｎ＞Ｖｏ（すなわち、２×Ｖｏ＞Ｖｉｎ＞Ｖｏ）の場合、すなわち選択肢Ｙｅｓ７２５の場合、制御ゾーンは、接続ノードＸにおける電圧変化検出（ｄＶＸ／ｄｔ）によりスイッチオン切り替え時間を制御する、図５Ｂにおける５１４Ａと５１４Ｂとに変化する（ブロック７３５）。この制御ゾーンにおいて、インダクタにかかる電圧が閾値レベル未満（Ｖｉｎｄ＜Ｖｔｈ−ＺＣＳ）に低下するのを待つ代わりに、スイッチオン切り替えは、電圧速度変化を検出することによる（ブロック７５０）。一例において、インダクタ電流がゼロに達したことを示す、待機発振のｄＶＸ／ｄｔが検出されるとすぐに、最小の遅延を伴って、電力スイッチがオンに切り替わる。動作が臨界モードＣｒＭに留まるこの方法で、接続ノードＸ２５５における電圧ＶＸは、ハイに立ち上がることができず、唯一の立ち上がりは、制御ブロックの伝搬遅延に起因したものである。スイッチがオンに切り替わった後、制御ループは、次のスイッチングサイクルのため、７５１と７７５とを通って条件ブロック７２０に折り返す。
【００６９】
条件ブロック７２４の選択肢Ｎｏ７２６において、入力電圧Ｖｉｎが出力電圧Ｖｏに向けて変化しているとき、接続ノードＸ２５５での電圧ＶＸにおける、あらゆる起こり得る発振は、Ｖｉｎを上回るようにこの電圧を変化させ得、ボディダイオードと基板とを通して導通され得る電力スイッチを通る逆電流を開始し得、コントローラーにおける故障を引き起こす。このような条件下で、入力電圧Ｖｉｎが出力電圧Ｖｏ未満になると、ピーク電流制御が引き継ぎ、一定のオン期間制御の代わりに、スイッチがオンに切り替わって、Ｖｉｎ＜Ｖｏである全期間中、待機オン状態に留まり（ブロック７３０）、入力電圧Ｖｉｎが再度出力電圧Ｖｏを上回り、制御ゾーンが変化するまで、制御ループが条件ブロック７２４に折り返す。
【００７０】
本発明に関して示される例についての上記の説明は、要約で説明されている事項を含め、網羅的であることも、開示されている形態そのものに限定されることも意図されていない。本発明の特定の実施形態及び例は、本明細書において例示を目的として説明されており、本発明のより広い趣旨及び範囲から逸脱することなく様々な同等な変更が可能である。実際、具体的で例示的な電圧、電流、周波数、出力範囲値、時間などが説明のために提示されることと、本発明の教示に従った他の実施形態及び実施例において他の値も使用され得ることとが理解される。
【図１−１】
2017034993.tif 000003
【図１−２】
2017034993.tif 000004
【図２】
2017034993.tif 000005
【図３】
2017034993.tif 000006
【図４】
2017034993.tif 000007
【図５】
2017034993.tif 000008
【図６】
2017034993.tif 000009
【図７】
2017034993.tif 000010
【外国語明細書】
REVERSE CURRENT BLOCKAGE THROUGH BUCK CONTROLLER BLOCK
BACKGROUND INFORMATION
Field of the Disclosure
[0001]   The present disclosure relates generally to power converters and, more specifically, to non-isolated Buck converters. 
Background
[0002]   Conventional wall outlets generally deliver a high voltage alternating current (ac) power that needs to be transformed to direct current (dc) power before being used to power many electronic devices.  Switched mode power converters are commonly used due to their high efficiency, small size, low weight, and safety protection features, to convert the high voltage ac power to a regulated dc power.  For example, switch mode power converters are commonly used in drive circuitry in the lighting industry to provide dc power for various lamp types, such as compact florescent lamps (CFLs), Halogen lamps, or light emitting diode (LED) bulbs.
[0003]   Output regulation in a switch mode power converter is usually provided by sensing a feedback signal from the output of the converter and controlling the power converter in a closed loop.  In different control methods, the feedback or control signal may be used to modulate a duty cycle of a switching waveform (referred to as pulse width modulation, PWM), to change a switching frequency (referred to as pulse frequency modulation, PFM), or to disable some of the cycles of the switching waveform generated by the power converter controller (referred to as on-off control).  Any of these control methods would result in control of the dc output voltage or current versus the load and line variations.
[0004]   In applications where the output of the power converter can be accessible by the consumer, isolated converters are typically used to provide galvanic isolation between the output load and the input power line.  However, in applications where the output of the power converter is not accessible by the consumer during normal operation, such as lamp drivers for LED (or CFLs or Halogen) bulbs, simple non-isolated converters, such as Buck converters are preferred due to their lower component counts, lower weights, and smaller sizes.
[0005]   The feedback signal can be directly or indirectly extracted from a sense circuit coupled to the dc output of the converter.  In a converter with a regulated output current, such as an LED driver, the current at the output may be monitored/sensed/measured to provide a feedback signal to the controller in order to control switching and the transfer of energy to the converter output.  A typical way in prior art to measure the output current is to include a sense resistor at the output of the power converter such that the output current flows through the sense resistor.  The resultant voltage across the sense resistor is proportional to the output current.  However, the voltage drop across the sense resistor is typically large and often referenced to a voltage level different than that of the power converter controller.  Thus, additional circuitry, such as an opto-coupler or a bias winding, is often needed to level shift the voltage across the sense resistor in order to interface with the controller.
[0006]   The output signal may also be measured indirectly with reference to the controller ground.  For instance, in a non-isolated high side switch Buck converter, the output feedback signal may be retrieved indirectly by sensing the current in the inductor, in the freewheeling diode or in the switch with reference to the controller ground.
[0007]   A known issue in Buck converters is the risk of failure due to a reverse current through the Buck power switch when a negative voltage appears across the switch.  This condition could inversely affect operation of power converter, and ultimately result in failure. Specifically, when a controller and a power switch are into a common die or in a single integrated circuit IC package, an inverse current may pass through the substrate, which can result in instability, controller latch, and in some circumstances failure of the power converter.
BRIEF DESCRIPTION OF THE DRAWINGS
[0008]   Non-limiting and non-exhaustive embodiments of the present invention are described with reference to the following figures, wherein like reference numerals refer to like parts throughout the various views unless otherwise specified.
[0009]   FIGs. 1A, 1B, 1C, and 1D are simplified circuit diagrams of example Buck converters having high side switching circuit with different examples of reverse current prevention.
[0010]   FIG. 2 is a more detailed circuit diagram of an example Buck converter having a high side witching circuit with another example of the reverse current prevent function wherein the feedback current is sensed in the path of the Buck freewheeling diode.
[0011]   FIGs. 3A and 3B are examples of switching currents and voltage waveforms based on an embodiment of the present disclosure. 
[0012]   FIGs. 4A and 4B are simulated waveforms illustrating the possible event of reverse current based on a teaching of the present disclosure. 
[0013]   FIGs. 5A and 5B show the input voltage rectified half line cycles with different control zone threshold levels. 
[0014]   FIGs. 6A and 6B show one example of the implementation logic blocks based on teaching of the present disclosure. 
[0015]   FIG. 7 is a flow charge showing the process of different control zones in a half line cycle.
[0016]   Corresponding reference characters indicate corresponding components throughout the several views of the drawings.  Skilled artisans will appreciate that elements in the figures are illustrated for simplicity and clarity and have not necessarily been drawn to scale.  For example, the dimensions of some of the elements in the figures may be exaggerated relative to other elements to help to improve understanding of various embodiments of the present invention.  Also, common but well-understood elements that are useful or necessary in a commercially feasible embodiment are often not depicted in order to facilitate a less obstructed view of these various embodiments of the present invention.
DETAILED DESCRIPTION
[0017]   In the following description, numerous specific details are set forth in order to provide a thorough understanding of the present invention.  It will be apparent, however, to one having ordinary skill in the art that the specific detail need not be employed to practice the present invention.  In other instances, well-known materials or methods have not been described in detail in order to avoid obscuring the present invention.
[0018]   Reference throughout this specification to "one embodiment", "an embodiment", "one example" or "an example" means that a particular feature, structure or characteristic described in connection with the embodiment or example is included in at least one embodiment of the present invention.  Thus, appearances of the phrases "in one embodiment", "in an embodiment", "one example" or "an example" in various places throughout this specification are not necessarily all referring to the same embodiment or example.  Furthermore, the particular features, structures or characteristics may be combined in any suitable combinations and/or subcombinations in one or more embodiments or examples.  Particular features, structures or characteristics may be included in an integrated circuit, an electronic circuit, a combinational logic circuit, or other suitable components that provide the described functionality.  In addition, it is appreciated that the figures provided herewith are for explanation purposes to persons ordinarily skilled in the art and that the drawings are not necessarily drawn to scale.
[0019]   The Buck converters are mostly used for applications such as fluorescent, CFL, halogen discharge lamps, and LED bulbs, which are today's popular lighting sources due to their higher lighting efficiency, lower heat loss, and other advantages.  In particular, LED lights have become popular for both indoor and outdoor illumination due to their improved color spectrum and efficient light generation.  For operation of such advanced lighting sources, different types of switch mode power converters can provide a well-regulated current or voltage source to drive these lamps.  One efficient and cost effective example type of converter that may be used is the Buck non-isolated power converter.  This type of converter has a simple structure, low component count, small size, and low weight, making it a suitable and popular candidate for these lighting applications. 
[0020]   In Buck converters, a controller controls switching of a switch to regulate the transfer of energy to the output of the converter.  The controller may typically regulate the output in response to a feedback or sense signal representing the output current or voltage of the converter.  If the sensed signal is not referenced to the controller reference level, then additional components may be required to shift the reference.  Direct sensing of the output in a Buck converter with a high side switch in addition to the reference level shifting may result in more power dissipation, efficiency reduction, and heat dissipation, often resulting in the requirement of a larger heat emission surface.  
[0021]   The risk of failure due to the reverse current passing through the substrate, or in other words substrate conduction, would significantly be higher when switch and controller are integrated in a single "switching circuit" IC such as shown in FIGs. 1A, 1B, 1C, and FIG 2.  There are two general approaches to prevent failure due to the reverse current.  In a first approach when condition for reverse current is detected (e.g., in a Buck converter in which Vin < Vo), the power switch is kept in an idle on-state (closed) with a low on-resistance (Rdson) to allow current passing through the body diode with a low voltage drop (~0.6V) and no risk of failure.  In another approach, whenever the condition for reverse current is detected, the risk of failure is prevented by keeping the power switch in an idle off-state (open).
[0022]   A Buck converter based on design considerations during the normal operation provides an output voltage lower than the input voltage Vo < Vin (or in other words Vo / Vin < 1).  However, in some conditions input voltage may go below the output voltage.  In one example it may happen in a rectified sinusoidal ac input voltage when a small or no input filter capacitor is applied.  In such a condition, in each line cycle when the instantaneous input voltage comes near to the regulated output voltage, any negative oscillation may bring the input voltage below the output voltage, which increases the risk of reverse current and consequently failure.  In other examples, any transient on the input or output voltages that may cause Vin < Vo may also result in a possible reverse current and consequential failure (e.g., through the substrate of a MOSFET switch that is integrated in the controller die, which aggravates the risk of a controller failure).
[0023]   The main relationship in a Buck converter, such as those illustrated in the examples shown in FIGs. 1A, 1B, 1C, 1D and FIG. 2, and which defines the current through the switch for the power converter during the switch on-state when the current through switch is the same as the inductor current, can be derived from the well-known equation (1) below: 
Vind = Vin - Vo = L1.(diind / dt)                            (1)
[0024]   In one embodiment, the reverse current can directly be detected and prevented by measuring voltage across the power switch between the drain and source (VDS) at the off-state while inductor current is discharging through the freewheeling diode.  If voltage across the power switch VDS goes below a threshold (VDS_OffTh), then VDS < VDS_OffTh, and VDS_OffTh  ~ Vo + Vmargin.  In one example Vmargin = 25V.  By detecting the reverse current condition, switching is stopped and power switch remains at off-state or on-state until the drain-source voltage (VDS) increases above the threshold voltage with a hysteresis (VDS > VDS_OffTh + Vhyst).  In a Buck converter with a high side switching circuit the controller is referenced to the low potential side of the switch.  In the case of a power MOSFET switching device, the source terminal would be the reference voltage level Gnd 116 for the controller, and in the case of an integrated MOSFET in the controller with a tap terminal, the drain voltage can be detected on the tap terminal.  In one example, the tap terminal may also be coupled to the BP supply voltage.
[0025]   In another embodiment, per equation (1) above, the reverse current detection could be during the on-state of the switch by detecting the drain current iD slope or the inductor current iL slope (diD/dt or diind/dt).  In one example the drain current slope can be measured internally in the controller.  When the current slope approaches to a minimum near zero threshold, it indicates that input voltage is approaching to the output voltage (Vind = Vin  - Vo ~ 0, Vin ~  Vo ) and switching stops.  This prevents the risk of reverse current through the switch due to the input voltage dropping below the output voltage Vin < Vo.
[0026]   FIGs. 1A, 1B, 1C and 1D introduce the general concept of reverse current detection and prevention in examples of a general non-isolated Buck converter that introduce the three possible example approaches to be included in the controller block to prevent any reverse current through the switch.
[0027]    FIG. 1A shows an example Buck converter 100A with high side switching circuit coupled to the input port IN1, 101 and IN2, 102 and having a power switch 130.  In this example the power switch 130 is integrated, monolithic or hybrid, in the switching circuit 120.  The controlled HF switching of power switch 130 transfers energy from the input port, IN1 101 and IN2 102, to the output port, OUT1 191 and OUT2 192, through the inductor 150, bulk output capacitance Co 164, and the freewheeling diode 154.  When the power switch 130 is in the on-state (closed), current Iind 151 transfers the energy from input port, IN1 101 and IN2, to the output port, OUT1 191 and OUT2 192.  When switch goes to off-state (opens), the inductor current Iind 151 freewheels (circulating current 153) through the freewheeling diode 154.  The node X 155 is coupling node that is an interconnection point of power switch 130, inductor 150, and freewheeling diode 154.  In the example, the source of power switch 130 is the reference potential for the controller 111.  The switching circuit 110 may be a 4-pin or 5-pin device. 
[0028]   In the example illustrated in FIG. 1A, the controller 111 includes the reverse current prevent control block 112 in accordance with the teachings of the present invention.  Controller 111 receives BP supply 135 and a feedback FB signal 133 and generates a switch enable signal Sw_En 115, which through the AND gate 117 drives the power switch 130 to regulate a transfer of energy from input to the output of the Buck power converter.  The reverse current prevent control block 112 detects any condition of reverse current through the switch, and generates an inhibit signal 114, which through the inverting input of the AND gate 117, gates drive signals 118 to the power switch 130.  It is appreciated that the switching circuit 110 in FIG. 1A includes a 5th pin receiving a signal representative of the output voltage (not shown).  The controller 111 and block 112 are also coupled to the source terminal S 132 of the power switch 130 through Gnd terminal 116. 
[0029]   FIG. 1B illustrates an example Buck power converter 100B similar to 100A.  In one embodiment the controller 121 includes block 122 that detects the drain voltage VD 137.  The drain voltage VD 137 is coupled to the controller 121 and to block 122 through a coupling 138 that in one example could be the tap terminal of a MOSFET power switch and may also provide the bypass supply BP 135 for the controller 161.  Controller 121 and block 122 are also coupled to the source terminal S 132 of the power switch 130 through terminal Gnd 126.  In accordance with the teachings of the present invention, the reverse current through the switch can be prevented by detecting VD - VS and generating an inhibit signal 124, which is coupled to inhibit the Sw_En signal 125 through an AND gate 127 to stop the energy transfer by interrupting the normal switching operation of the power switch 130.  In one example when power switch 130 is in the OFF-state, a timer is started and at a specific time tOFF1, the drain and source voltages, VD1 and VS1, are measured.  In one embodiment if  "VDS1 = VD1 - VS1" goes below a threshold (VDS1 < VDS_th), the inhibit signal 124 is activated, which through AND gate 127 stops the drive signal 128 and therefore stops the normal switching of the power switch 130 to prevent risk of reverse current through the switch substrate and consequential failure.  In one example, to prevent the risk of failure, the power switch 130 can be kept in an idle off-state (such that zero current passes through the power switch) or in an idle on-state (such that there is an almost zero voltage drop across the power switch).
[0030]   FIG. 1C is an illustration of an example Buck power converter 100C similar to 100A and 100B in FIGs. 1A and 1B with another example approach of a switching circuit 140.  The controller block 141 includes block 142 detecting the rate of change diind/dt of the inductor current, which during on-state is the same as the current through the power switch 130.  Block 142 receives the switch current signal 143. In one example the switch current signal 143 may be measured through an integrated sense FET in the power switch structure.  During the on-state, a timer is started and block 142 measures ion1 at time ton1 and ion2 at time ton2 to calculate the rising slope of the switching current that defines the voltage across the inductor Vind 152:
L1.[(ion2-ion1)/(ton2-ton1)] = Vind = Vin - Vo          (2)
[0031]   In one example if the input voltage Vin comes near the output voltage Vo, or due to any oscillation, if the input voltage Vin drops below Vo, it may indicate a risk of failure due to the reverse current through the substrate.  In practice to consider enough margin, the block 142 activates the inhibit signal 148 whenever the rising slope of the inductor current goes below a threshold level defined as below:
Vind = Vin - Vo = L1.(diind/dt) = L1.[(ion2-ion1)/(ton2-ton1)] < k1        (3)
[0032]   As shown in the depicted example, AND logic gate 147 is coupled to receive a switching signal Sw_En 145 from the controller 161 on the first input, and the inhibit signal 144 on the second inverted input.  Accordingly, AND logic gate 147 is coupled to disable the drive signal 148 in response to inhibit signal 144 to keep the switch 130 in an idle off-state or idle on-state to avoid the failure due to reverse current through the switch substrate in accordance with the teachings of the present invention.
[0033]   FIG. 1D illustrates an example Buck power converter 100D similar to FIGs. 1A, 1B, and 1C with a third example of the switching circuit 160.  The controller block 161 includes block 162 detecting input voltage Vin 172 through the drain terminal or the MOSFET tap coupling 138, which in one example may also provide the bypass supply BP 135 for the controller 161.  Block 162 may also receive the output voltage Vo 171 from the Buck power converter output terminal Out1 191 (signal 195) during the power switch 130 off-state.  In one example, a timer is coupled to allow at a specific time tOFF1 measurement of Vin1 and Vo1 to calculate Vin1 - Vo1 and activate the inhibit signal 148 whenever Vin1 - Vo1 < ΔVthresh.
[0034]   It is appreciated that in another example Vin1 / Vo1 < k2 may activate the inhibit signal 164.  The AND logic gate 167 by receiving the switching signal Sw_En 165 from the controller 161 on one input and the inhibit signal 164 on its inverted input is coupled to disable the drive signal 168 in response to inhibit signal 164 to keep the power switch 130 in an idle off-state or idle on-state to avoid the controller failure due to the reverse current through the substrate in accordance with the teachings of the present invention.
[0035]   FIG. 2 illustrates an example of a more detailed circuit diagram of an off-line Buck converter 200 that at input port may be coupled to either the ac line supply VAC voltage 202 or through an optional dimmer circuitry to the dimmer phase controlled ac voltage 205 in accordance with the teachings of the present invention.  Dimmer circuitry may include a leading edge or trailing edge phase control Triac dimmer.  The ac voltage through a fusible resistor 208 is coupled to the full-bridge rectifier module 210.  
[0036]   Buck converter 200 further receives at input port, between a high side positive rail and a low side negative rail, the rectified sinusoidal ac input voltage Vin 212, which is positive with respect to a primary ground 201.  In one example an input pi (π) filter including capacitor CF1 216, L F 215 and CF2 218 may also be included at the input as shown to provide a filtering function for the switching noise and electromagnetic interference (EMI).  For power converters with power factor correction (PFC), the total input filter capacitance between the positive rail and the negative rail of input port (CF1 +  CF2 ) should be kept small to allow the voltage Vin 212 at input port to substantially follow the line rectified sinusoidal voltage 202 (without dimmer) or 205 (with dimmer).  In other words, the total capacitance of the input filter capacitor is selected such that at line voltage zero crossing the voltage on the input filter capacitor also reaches substantially zero.  However, for power converters without PFC, the capacitance of input capacitor(s) may be selected large enough such that a substantially dc voltage is applied at input port Vin 212 of Buck converter 200.
[0037]   Buck converter 200 further includes switching circuit 240.  Controller 245 is coupled to control power switch S1 230A that in one example is equivalent to a switching device S1equi 230B consisting of an ideal switch and an antiparallel diode that may simulate the body diode and the substrate conduction.  In one example the switching circuit 240 including the controller 245 and power switch S1 230A may be included in a monolithic or hybrid integrated circuit IC.  The switching circuit 240 is a 4 or 5 terminal (4-pin or 5-pin) device with external pins for drain 231, source 232, feedback FB 233 across capacitor 234 and supply terminal BP 235 via capacitor 236.  There may be a fifth pin 237 receiving a voltage V'o representative of the output voltage.  The ground connection Gnd pin 232 of the switching circuit 240 is referenced to the source interconnect 232 of the power switch 230A located on the high side positive rail.  In one example source 232 of the switch may consist of multiple interconnected pins for a better heat transfer management. 
[0038]   Since the switching circuit 240 may be a 4-terminal device having a single sensing terminal (feedback terminal FB 233), all information relating to sensing the output current during normal operation and output over voltage protection (OVP) at no-load are conveyed to the feedback FB terminal 233 of the switching circuit 240. 
[0039]   In example of FIG. 2 current may be supplied to bypass terminal BP 235 from inside the switching circuit 240.  In one embodiment the supply for the controller may be provided from tap of the MOSFET, which in one example is internally cascaded with a normally on JFET (not shown), and coupled across the external capacitor 236 through pin BP 235.  In some embodiments the supply for the switch and control module 240 may be provided by coupling the BP pin to the output dc voltage of the Buck power converter or through an auxiliary winding on the Buck inductor 150A or through any other external supply.  
[0040]   The output load coupled across output terminals of the power converter is represented by load voltage VO 270 and load current IO 272.  In some example of the LED lighting load, to regulate the load current for a controlled/dimming output light of the LED, the output sense or feedback signal FB 233 is representative of the output current Io 272.  Output sense through FB signal 272 may include a voltage signal or a current signal. 
[0041]   Buck converter 200 further includes freewheeling/circulating diode D1 244, Buck inductor L1 250A, output filter inductor LFO and output bulk capacitor CO 264.  In one example, the load coupling to the output port may include an LED string having one or more LEDs.  The preload high impedance resistor 265 may be included at the output of Buck converter 200 to provide a minimum load and a better stability in the case of Triac dimmer to provide a minimum holding current for the Triac dimmer in low dim to ensure correct operation at low/no load conditions.
[0042]   In one example, the Buck inductor L1 250A may be introduced by a module of L1equi 250B presenting an ideal inductor in parallel with a parasitic capacitance 259.  In operation, when switch 230A is turned on, current may flow from input to the inductor L1 260, thereby charging output capacitor CO 264 and providing power to the load.  When switch 230A is turned off, current has a circulating flow through the inductor L1 250A, capacitor CO 264 and through external load returning back through the freewheeling diode D1 254 thereby ramping down while energy stored in inductor L1 250A discharges.
[0043]   Controller 245 is coupled to control the switching of switch 230A between an on-state and an off-state with a drive signal generated in response to received FB signals 233, representative of an output load variation, to regulate the output current or output voltage of the converter.  In the on-state the current is substantially allowed to flow through switch with low impedance.  In the off state the current is substantially prevented from flowing through power switch.  It is appreciated, however, that a MOSFET switching device that is modeled as a module S1equi 230B as shown may conduct a current in a reverse direction through the antiparallel body diode 239.  Any reverse current due to circuit oscillations or transients may cause instability and device failure. 
[0044]   It is noted that in the prior art, a reverse current blocking diode Dblock 220 has usually been utilized to block any interrupting reverse current through the switch and avoid failures due to the reverse current.  However, as will be discussed, an added feature in the controller in accordance with the teachings of the present invention prevents any reverse current and saves on the external blocking diode Dblock 220 that otherwise should be added to block the reverse current through the switch.
[0045]   In a Buck converter with a high side switch, as illustrated for example in FIG. 2, the direct sensing of the dc output load current with a sense resistor at the load side may result in power dissipation, larger heat transfer area due to higher heat dissipation and lower efficiency.  As well, due to a voltage reference level difference from that of the controller it may require additional circuitry to shift the reference of the sense signal to match that of the controller.  
[0046]   Based on a solution for a high side switch Buck converter the sensing of the dc output load current may be performed by sensing the pulsating current in the path of the freewheeling diode D1 254 through a feedback sense resistor RFB 253 coupled to the coupling node X 255.  The coupling node X 255 is coupled to the reference (ground) of the controller 245, which is coupled to the source terminals 232 of the power switch 230A.  The voltage drop across the sense resistor RFB 242 due to the freewheeling current is applied to the feedback terminal FB 233 across the capacitor 234. 
[0047]   The coupling node X 255 is the common coupling point of the inductor L1 250A, resistor RFB 253 (sensing the freewheel current) and the switch 230A source terminal 232 that is the reference ground of the controller 245.
[0048]   FIG. 3A and 3B illustrate switching waveforms in discontinuous conduction mode DCM operation of a Buck converter.  FIG. 3A illustrates the inductor current IL1 320 through inductor L1 250A versus time 310 and the voltage VX 340 at node X 255 (FIG. 2, the common coupling point of switch 230A, inductor L1 250A and the freewheeling diode sense resistor 253) are introduced for a few switching cycles in steady state.  When switch 230A is closed and conducting (on-state), the current in inductor L1 250A slopes up 322 during on-time, from time t0 312 to time t1 314, up to a maximum peak point 323 at the end of on-time defined by a current limit.  At time t1 314 switch opens (turns off) and inductor current ramps down 324 while current freewheels (circulates) through the freewheel diode D1 244.  If operation is in discontinuous conduction mode (DCM), the energy stored in the inductor L1 250A is completely discharged at time t2 316 to stay at zero for a time duration 326 before next switch turn on at time t3 318. 
[0049]   On the other hand FIG. 3B shows an example waveform of operation during a switching cycle Tsw 350 for the voltage at coupling node X 255 which is the same as the source terminal of the power switch 230A and the reference level for the controller 245.  When power switch 230A is closed (on-state) and conducting, from time t0 312 to time t1 314, the voltage VX 340 (at coupling node X 245 of FIG. 2) is substantially equal to the input voltage Vin 342 (Vin 212 in FIG. 2).  As long as the instantaneous value of the input voltage Vin remains higher than the output voltage of the Buck converter the inductor current IL1 320 slopes up 322 to a peak value 323 at time t1 314. 
[0050]   When switch opens (off-state), the freewheeling diode D1 254 starts conducting the discharge current of the inductor L1 250A.  Inductor current IL1 320 ramps down 324 and voltage VX 340 at the coupling node X 255 at time t1 314 goes to around zero level 344 that is by a small amount of the voltage drop on the freewheeling diode D1 254 and sense resistor RFB 253 below the load reference ground level 201 
[0051]   In DCM when all the energy in the inductor L1 250A is discharged, the inductor current IL1 320 drops to zero 326 and remains on zero between time t2 316 and time t3 318.  The coupling node X 255 becomes floating with idle oscillations until voltage VX 340 at coupling node X 255 settles down to the output voltage Vo or until next switching cycle begins.  The idle oscillations may happen because of the circuit components and the board parasitic.  In one example the stray parasitic capacitance 259 of the inductor L1equal 250B resonates with the circuit inductance.  The circuit inductance mainly includes the Buck inductor L1 250A plus the parasitic inductance of the circuit board traces.  At time t3 318 by the power switch turn-on, at the beginning of the next switching cycle, the voltage at coupling nodes X 255 is forced back again to the input voltage Vin 342.  The peak resonance voltage can be as high as 2*Vo 384.  In one example for a critical conduction mode (CrM) of the Buck converter, the switch turn-on for the next switching cycle is delayed until the oscillating voltage has reached to Vin to achieve a zero voltage switching (ZVS) for a benefit of minimum switching loss and an optimum efficiency.
[0052]   It is appreciated that in operation, there may be propagation delays in the control blocks and in driver.  In addition, there may be variations in the inductor L1 250B value and its stray parasitic capacitance Cr 259, which make it difficult to force the switch turn-on at the exact time of  VX = Vin.  If switch turns on when VX > Vin, without the external blocking diode Dblock 220, the reverse current may go through the power switch S1equi 230B. 
[0053]   Specifically, in an integrated circuit (IC) example of the switching circuit in which the power switch S1equi 230B and controller 245 are formed on a single die in a single module 240, a reverse current conduction may occur through the body diode that may inject current into the substrate, which may result in the variation and level shift of the reference in the controller.  This may result in instability causing the chip to latch up, and could even result in a failure as a consequence.
[0054]    Thus, with such known problems of reliability, it appears that the external blocking diode Dblock 220 may be necessary to block the reverse current whenever VX  may go higher than Vin.  However, insertion of the blocking diode inversely affects the component count, board area, cost and efficiency.
[0055]   Therefore, examples in accordance with the teachings of the present invention provide new systematic ways to include new features and functions in the controller that allow removal of the external blocking diode Dblock 220 (in FIG. 2) without sacrifice of system reliability in preventing the reverse current through body diode of the switch. 
[0056]    To illustrate, FIG. 4A shows an example of the condition and possible cause of the reverse current happening through the Buck power switch (e.g., S1 230A in FIG. 2).  One line cycle of the input voltage TLine, 415 with two half cycles TLine/2, 411 and 412 is illustrated in FIG. 4A.  The vertical axis Vin 420 presents the instantaneous value of the rectified ac input voltage (Vin 212, FIG. 2) after the rectifier bridge 210 versus time on the horizontal axis 410.  In a power converter with power factor correction (PFC), the input capacitance after the rectifier bridge (e.g., CF1 216 and CF2 218 in FIG. 2) is small with no effect on the line sinusoidal shape 421 and 422. 
[0057]   As long as the sinusoidal instantaneous value of the input voltage Vin 420 is higher than the output voltage Vo 425, the Buck converter operates to regulate based on duty cycle (on-time) control relationship: D = Vo / Vin .
[0058]   FIG. 4B is a zoomed-in view of the inductor current Iind 440 and the gate voltage Vgate 450 (FIG. 2, gate signal 248 of the power switch S1 230A) during a time interval from tx1 440 to tx2 460 that the input voltage Vin 420 instantaneous value slopes down towards and may go below the output voltage Vo 425.  The on-time and time period of the gate pulse Vgate 450 is gradually increased (from interval 452A to 452B and to 452C).  The switching period of the inductor current Iind 440 along with the increased duty cycle also increases (from interval 442A to 442B and to 442C). 
[0059]   At point A, time ty1 426, Vin = Vo, the duty cycle has reached a maximum and the switch S1 230A remains on for the entire time interval from ty1 426 to ty2 428 (from point A to B), which in the zoomed-in area of FIG. 4B includes a broken time interval 446.  At time interval ty1 426 to ty2 428, the power switch S1 230A remains in an on-state with no further switching, and an idle parasitic damped oscillation may occur with a maximum positive peak 443 and a maximum negative peak 444 followed by damping oscillation 445 that may last for a portion of or the entire interval A-B while Vin < Vo (time interval ty1 426 to ty2 428). 
[0060]   At time ty2 428 (point B), the instantaneous value of input voltage Vin 420 increases and goes back above the output voltage Vo 425, and then the forced controlled switching resumes.  The on-time and period of the gate signals Vgate 450 gradually reduce (from interval 458A to 458B and to 458C).  The switching period of the inductor current Iind 440 along with the reduced duty cycle are also reduced (from interval 448A to 448B and to 448C).
[0061]   FIGs. 5A and 5B illustrate multiple control zones during each line half cycle in accordance with the teachings of the present invention.  FIG. 5A similar to FIG. 4A shows one line cycle TLine, 515 after the bridge rectifier 210 with two rectified half cycles TLine/2, 511 and 512 of the input voltage (Vin 212, FIG. 2).  As shown in the illustrated example, each half line cycle is divided to different control zones in accordance with the teachings of the present invention.  The vertical axis Vin 520 presents the instantaneous value of the ac rectified sinusoidal input voltage versus time on the horizontal axis 510.  Because of the small input capacitance after the rectifier bridge (e.g., FIG. 2, CF1 216 and CF2 218) the rectified ac input voltage keeps the line sinusoidal shape 521 and 522.
[0062]   Two threshold voltage levels of the output voltage Vo 530 and twice the output voltage, 2*Vo 535, are selected that divide each half line cycle to multiple regions, or multiple control zones, with advantageous control and operation performance as illustrated in FIG. 5B, which shows a half line cycle TLine/2, 512 with multiple operating regions.  In one example, the control process for each half line cycle TLine/2, 512 may be divided to two distinct control process zones.
[0063]   To illustrate, a first control zone may be defined where Vin > 2*Vo 418, which is above the threshold level C_D 535 to the peak 525, and where the input voltage Vin is higher with enough margin to the Buck output voltage Vo.  In this region, the control is based on a conventional zero current detection (ZCD) in each switching cycle to keep the Buck regulation in a discontinuous or critical conduction mode of operation with well known advantages.
[0064]   A second control zone may be defined where Vin < 2*Vo (below the threshold level C_D 535 to the zero line, cross points O1_O2) 514A and 514B.  In this control zone, the control may be based on a dVx /dt detection to recognize the crossing point A and B where input voltage equals the output voltage (Vin = Vo).  In a pulse width modulation (PWM) control scheme, the duty cycle inversely increases when the line sinusoidal voltage decreases and around the zero crossing, the duty cycle may reach D = 1.
[0065]   Below the threshold of A_B 530 where input voltage Vin shows less than the output voltage Vo the duty cycle is kept idle at D=1 and power switch 230A remains steady closed (on-state) for the whole region of Vin < Vo.  As explained in FIG. 4A and FIG. 4B in this region any oscillations may cause risk of failure due to the reverse current through the substrate that is prevented by keeping the switch in an on-state during the whole region of Vin < Vo, below threshold level A_B 530 to the zero cross line O1_O2, or in regions 513A and 513B.
[0066]   The following example of implementation in FIG. 6A and FIG. 6B shows an embodiment of the present application to prevent the reverse current through the Buck power switch that may occur due to any oscillations whenever input voltage goes below the output voltage.  The idle oscillation may happen in DCM during an off-state of the power switch and may forward bias the body diode conducting the reverse current.  Under such conditions based on teaching of the present invention in one example the duty cycle is latched to D = 1 and switch remains in the on-state (closed) for the entire time interval that the input voltage is below the output voltage Vin < Vo.
[0067]   FIG. 6A and FIG. 6B show a simple example of implementation logic for a controller block to prevent the reverse current through a high side switch of Buck converter based on teaching of the present application.  The simple logic block illustrated FIG. 6A symbolically introduces an example of the reverse current prevent control block 600 responsive to a digital control signal 605, which in one example may be a 10 bit signal D[9:0].  The digital pulse width modulation block (DPWM) 610 receives the digital signal stream.  In one example the 10 bit switching signal 605 could be responsive to the feedback FB signal 233 in FIG. 2.  The ON-RST signal 615 is generated through the digital pulse width modulation block DPWM 610 in response to the digital control signal 605.
[0068]   The logic AND gate 620 on the first input terminal 615 receives the digital ON-RST signal 615 from the digital pulse width modulation DPWM block 610 in response to the stream 605 D[9:0].  The second inversed input terminal of the logic AND gate 620 receives a below threshold inductor current signal iind-small 655, which indicates if the inductor current has gone below a threshold.  In one example it may represent if the rectified sinusoidal ac input voltage has decreased to a threshold near or below the output voltage of the Buck converter.  The output 622 of the logic AND gate 620 couples to terminal R 623 of the flip-flop unit 630 and resets whenever the iind-small signal 655 is not activated.  The Set input terminal 625 of the flip-flop 630 is coupled to the zero current detection signal (ZCD) 624 for critical conduction mode (CrM) or discontinuous conduction mode (DCM) operation of the Buck converter when the input voltage Vin- with large enough margin is higher than the output voltage Vo-. 
[0069]   As long as the rectified sinusoidal ac input voltage is higher than a threshold above the output voltage the iind-small signal 655 is not activated and the ON-RST signals 615 from the digital pulse width modulation DPWM unit 610 are applied to the R terminal 623 of the flip-flop unit 630.  The flip-flop unit 630 receives the zero current detection signal ZCD 624 on the S terminal 625.  The output 638 of the flip-flop unit 630 generates the drive signal for the Buck power switch (e.g., 230A in FIG. 2) for a normal operation of the Buck converter.  The resetting signal 622 on terminal R 623 may stop the switching signal and latch the switch in the on-state whenever the below threshold inductor current signal iind-small 655 is activated.  If the iind-small signal 655 on inverted input of the AND gate 620 is activated, the flip-flop unit 630 cannot be reset and the drive signal 638 latches on high to keep the power switch in an on-state and prevent controller damage due to the reverse current through the substrate in accordance with the teachings of the present invention.
[0070]   FIG. 6B illustrates a simple comparator that could be used to generate the iind-small signal 655.  The inductor current iind 640 on the inverted input of the comparator 650 is compared to the signal 645 on the non-inverted input, which represents 20% of the inductor current peak value iind-pk.  The output signal 655 iind-small is activated, or goes high, whenever the inductor current is less than 20% of the peak inductor current (iind <20% iind-pk.), which is indication that the input voltage Vin is approaching the output voltage Vo.
[0071]   FIG. 7 is an example flow chart that summarizes an example control process in a half line cycle as described in FIG. 5A and FIG. 5B in accordance with the teachings of the present invention.  The multiple control zones are explained for a half line cycle below.
[0072]   When the process starts 710, in block 715 during the on-state of the power switch, the input voltage Vin that is same as the drain voltage VD is measured through the tap terminal Vin = VD = Vtap .  The output voltage Vo is measured during the off-state.  In condition block 720, the input voltage Vin would be compared to two times of the output voltage Vo.  The output voltage Vo could either be directly or indirectly measured.  In a 5-pin device, if the extra terminal Vo' 237 (FIG. 2) is available, the measurement may be direct.  However, in a 4-pin device, the measurement may be indirectly retrieved from feedback information of the current in freewheeling path or the current in the inductor during switch off-state.
[0073]   As long as Vin > 2*Vo, option Yes 721, the control zone remains in zero current detection (ZCD) of the inductor discharge current for a critical or discontinuous conduction mode of operation (CrM or DCM).  The switch turn-on is controlled by a normal zero current detection, e.g., with a fixed delay after the inductor current hits the zero (block 723).  In one example inductor zero current detection is by measuring voltage across the inductor L1 by Monitoring Vind = L1.(diLind/dt).  When this voltage drops to a certain threshold level during the switch off-state, in conditional block 740 and the Yes option 741, a zero current detection (ZCD) signal is generated.  After detecting the zero current 745, a delay in the switch turn on allows an idle oscillation to force the voltage VX on the coupling node X 255 towards the input voltage Vin in the conditional block 760 and the Yes option 761.  The switch turn-on at VX  = Vin allows the use of a zero voltage switching (ZVS) 770, a lower switch turn-on loss, and a higher efficiency.  Then the control process folds back through 771 and 775 to the conditional block 720 for the next switching cycle.  Node X 255 in FIG. 2 is the coupling point of inductor L1 250A, switch S1 230A and the sense resistor 253 in the current path of the freewheeling diode D1 254.
[0074]    When the input voltage Vin goes below two times the output voltage Vo, Vin < 2*Vo, or option No 722, processing goes to the conditional block 724 to compare the input and output voltages Vin and Vo.  If Vin < 2*Vo and Vin > Vo (i.e., 2*Vo > Vin > Vo), or option yes 725, the control zone changes to 514A and 514B in FIG. 5B that is by the voltage change detection on the coupling node X (dVX/dt) to control the switch turn-on time (block 735).  In this control zone, instead of waiting for the voltage across the inductor to drop below a threshold level (Vind  < Vth-ZCS ), the switch turn-on is by sensing a voltage rate change (block 750).  In one example, as soon as dVX/dt of the idle oscillation is detected, which is a sign of inductor current hitting zero, with a minimum delay the power switch is turned on.  This way the operation remains in critical mode CrM, voltage VX on coupling node X 255 cannot rise high and the only rise is due to the propagation delay of the control blocks.  After the switch turns on, the control loop folds back through 751 and 775 to the conditional block 720 for the next switching cycle.
[0075]   At option No 726 of the conditional block 724, when the input voltage Vin is changing towards the output voltage Vo, any possible oscillation on the voltage VX at the coupling node X 255 may cause this voltage to go above Vin and initiate a reverse current through the power switch that may be conducted through the body diode and substrate causing failure in the controller.  Under such a condition when input voltage Vin goes below the output voltage Vo, a peak current control takes over, and instead of the constant on-time control the switch turns on and remains in an idle on-state during all the time interval that Vin < Vo (block 730) and control loop is folded back to the conditional block 724 until input voltage Vin goes again above the output voltage Vo and the control zone changes.
[0076]   The above description of illustrated examples of the present invention, including what is described in the Abstract, are not intended to be exhaustive or to be limitation to the precise forms disclosed.  While specific embodiments of, and examples for, the invention are described herein for illustrative purposes, various equivalent modifications are possible without departing from the broader spirit and scope of the present invention.  Indeed, it is appreciated that the specific example voltages, currents, frequencies, power range values, times, etc., are provided for explanation purposes and that other values may also be employed in other embodiments and examples in accordance with the teachings of the present invention.
CLAIMS
What is claimed is:
1.  A switching circuit with reverse current prevention for use in a Buck converter, comprising:
a power switch coupled between an input of the Buck converter and a coupling node of the Buck converter, wherein the input of the Buck converter is coupled to a rectified sinusoidal ac voltage, wherein the coupling node is an interconnection point of the power switch, an inductor and a freewheeling diode, wherein the inductor is coupled between the coupling node and an output of the Buck converter, and wherein the freewheeling diode is coupled between coupling node and an output return of the Buck converter;
a controller coupled to receive a feedback signal representative of the output of the Buck converter, wherein the controller is coupled to generate a drive signal coupled to control switching of the power switch to regulate a transfer of energy from the input of the Buck converter through the inductor to the output of the Buck converter; and
a reverse current prevention circuit included in the controller and coupled to detect a reverse current condition of the power switch in response to the power switch, wherein the reverse current prevention circuit is coupled to generate an inhibit signal in response to the reverse current condition, wherein the power switch is coupled to be inhibited from receiving the drive signal in response to the inhibit signal to inhibit a reverse current through the power switch.
2.  The switching circuit of claim 1 wherein the reverse current prevention circuit is coupled to detect the reverse current condition of the power switch in response to a difference between a drain voltage of the power switch and a source voltage of the power switch during an off-state of the power switch.
3.  The switching circuit of claim 1 wherein the reverse current prevention circuit is coupled to detect the reverse current condition of the power switch in response to a change in current through the power switch over time during an on-state of the power switch.
4.  The switching circuit of claim 1 wherein the reverse current prevention circuit is coupled to sense a rectified sinusoidal ac input voltage and an output voltage of the Buck converter during an off-state of the power switch, wherein the reverse current prevention circuit is coupled to detect the reverse current condition of the power switch in response to a comparison of the rectified sinusoidal ac input voltage and the output voltage of the Buck converter when an instantaneous value of the rectified sinusoidal ac input voltage comes near to the output voltage of the Buck converter.
5.  The switching circuit of claim 4 wherein the controller is coupled to maintain the power switch in an on-state while the instantaneous value of the rectified sinusoidal ac input voltage comes near to the output voltage of the Buck converter.
6.  The switching circuit of claim 4 wherein the controller is coupled to maintain the power switch in an off-state while the instantaneous value of the rectified sinusoidal ac input voltage comes near to the output voltage of the Buck converter.
7.  The switching circuit of claim 4 wherein the controller is coupled to maintain the power switch in an on-state while the instantaneous value of the rectified sinusoidal ac input voltage is within a threshold value above the output voltage of the Buck converter, wherein the power switch in the on-state provides a low impedance path for the reverse current through the power switch to avoid controller failure due to substrate conduction.
8.  The switching circuit of claim 4 wherein the controller is coupled to maintain the power switch in an off-state while the instantaneous value of the rectified sinusoidal ac input voltage is within a threshold value above the output voltage of the Buck converter to prevent any reverse current through a substrate to prevent controller failure.
9.  The switching circuit of claim 1 wherein the feedback signal is coupled to be retrieved in response to a freewheeling current through the freewheeling diode, wherein the feedback signal is coupled to be extracted in response to a voltage drop across a sense resistor coupled to the freewheeling diode.
10.  The switching circuit of claim 1 wherein the feedback signal is coupled to be retrieved in response to a current through the inductor.
11.  The switching circuit of claim 1 wherein the feedback signal is coupled to be retrieved in response to a current through the power switch.
12.  The switching circuit of claim 1 wherein the controller is coupled to receive a bypass voltage, and wherein a reference terminal of the controller is coupled to the coupling node.
13.  The switching circuit of claim 12 wherein the bypass supply voltage is coupled to be provided through an internal tap terminal of the power switch, wherein the powers switch is integrated with the controller in a single integrated circuit.
14.  The switching circuit of claim 1 wherein the Buck converter is coupled to operate in either a critical conduction mode (CrM) or a discontinuous conduction mode (DCM), wherein during an off-state of the power switch after all stored energy in the inductor is discharged to the output of the Buck converter there is an idle oscillation of a voltage on the coupling node around the output voltage that may settle to an output voltage of the Buck converter until a next switching cycle, and wherein the oscillation around the output voltage is coupled to bring the voltage on the coupling node to less than the output voltage causing a condition of a reverse current through the power switch.
15.  The switching circuit of claim 14, wherein the controller is coupled to be responsive to different control zones of each half line cycle of the rectified sinusoidal ac input voltage, wherein different control zones include: 
a first control zone in which the rectified sinusoidal ac input voltage is greater than two times the output voltage;
a second control zone in which the rectified sinusoidal ac input voltage is less than two times the output voltage and greater than the output voltage; and
a third control zone in which the rectified sinusoidal ac input voltage is less than the output voltage.
16.  The switching circuit of claim 15 wherein the controller is coupled to operate in the first control zone to be responsive to a zero current detection of a current through the inductor to keep the Buck power converter operation in the DCM with the idle oscillation of the voltage on the coupling node, wherein the power switch is coupled to turn on when the coupling node oscillating voltage during the power switch off-state equals the input voltage.
17.  The switching circuit of claim 15 wherein the controller is coupled to operate in the second control zone to be responsive to detecting a change of the coupling node voltage over time to turn the power switch on, and wherein the change of the coupling node voltage over time is representative of a zero current through the inductor and the idle oscillation of the voltage on the coupling node starting to provide a zero current turn on of the power switch.
18.  The switching circuit of claim 15 wherein the controller is coupled to operate in the third control zone to keep the power switch in an on-state to provide a low impedance path for the reverse current through the power switch and avoid controller failure due to substrate conduction.
19.  The switching circuit of claim 15 wherein an activation of a below threshold inductor current signal is coupled to indicate the instantaneous value of the rectified sinusoidal ac input voltage is near the output voltage of the Buck converter in the third control zone, wherein the controller is coupled to latch the power switch in an on-state in response to the activation of the below threshold inductor current signal, wherein the below threshold inductor current signal is coupled to be deactivated in response to the input voltage of the Buck converter increasing to a voltage greater than the output voltage of the Buck converter, and wherein the controller is coupled to resume normal switching of the power switch in response to the below threshold inductor current signal being deactivated.
20.  The switching circuit of claim 19 wherein the drive signal is a pulse width modulation signal.
ABSTRACT OF THE DISCLOSURE
A switching circuit with reverse current prevention for use in a Buck converter includes a power switch coupled to a coupling node, which is an interconnection point of a power switch, an inductor and a freewheeling diode of the Buck converter.  The inductor is coupled between the coupling node and an output of the Buck converter, and the freewheeling diode is coupled between coupling node and an output return of the Buck converter.  A controller is coupled to receive a feedback signal to control switching of the power switch to regulate a transfer of energy from the input to the output of the Buck converter.  A reverse current prevention circuit is coupled to detect a reverse current condition of the power switch to generate an inhibit signal to inhibit the power switch from receiving a drive signal to prevent a reverse current through the power switch.
2017034993.tif 000011
2017034993.tif 000012
2017034993.tif 000013
2017034993.tif 000014
2017034993.tif 000015
2017034993.tif 000016
2017034993.tif 000017