(57)【要約】 【課題】ロジック回路の出力抵抗、配線抵抗、ＤＡＣを構成する抵抗の不整合などにより変換誤差が生じ、ＤＡＣは直線歪を生じる。【解決手段】ＤＡＣ入力を模擬入力重回帰式演算に入力し、ＤＡＣ入力を推定する。推定したＤＡＣ入力を模擬ＤＡＣ重回帰式演算に入力し、ＤＡＣ出力の推定値を得る。ＤＡＣ出力推定値が目標値になるようにＤＡＣ入力を変化させ、模擬入力重回帰式演算、模擬ＤＡＣ重回帰式演算を繰り返し実行する。この繰り返しでＤＡＣ出力推定値が目標値を満たした時、この入力をＤＡＣの入力することによりＤＡＣの歪を改善する。 【選択図】 図１
2017216488.tif 000002
【特許請求の範囲】
【請求項１】
デジタルＡＩＮ｛ＡＩＮ（Ｎ−１）、・・、ＡＩＮ（０）｝（Ｎ：０、１、・・  ）を入力とし、アナログ値ＯＵＴを出力するＮビットＤＡＣに於いて、
入力ビットパターンで変動するＡＩＮの電圧をＸ｛Ｘ（Ｎ−１）、・・、Ｘ（０）｝の数式で模擬する模擬入力重回帰式演算手段と
該模擬入力重回帰式演算手段の演算で得られたＸ｛Ｘ（Ｎ−１）、・・、Ｘ（０）｝を入力とするＤＡＣ出力ＯＵＴｅを数式で模擬する模擬ＤＡＣ重回帰式演算手段と
該ＮビットＤＡＣの入力ＡＩＮと目標ＤＡＣ出力ＯＵＴｔがＯＵＴｔ＝比例係数＊ＡＩＮで表される目標ＤＡＣ演算手段と
該模擬ＤＡＣ重回帰式演算手段のＤＡＣ出力ＯＵＴｅと該目標ＤＡＣ演算手段出力ＯＵＴｔを減算する減算手段と
該減算手段出力Ｅと許容値を比較する比較手段と
該減算手段出力Ｅが許容値を超えた場合、
該比較手段出力ＡＩＮ＋Ｅを該模擬入力重回帰式演算手段に入力し、その出力Ｘを該模擬ＤＡＣ重回帰式演算手段に入力し、その出力と該目標ＤＡＣ演算手段出力を該減算手段に入力し、その出力を該比較手段に入力を繰り返し、該比較手段が許容値以下になるまで繰り返すループ手段と
該ループ手段で該減算手段出力が許容値以下の時、該ＮビットＤＡＣに該比較手段出力ＡＩＮ＋Ｅを入力することを特徴とするＤＡＣの直線歪改善回路
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデジタル／アナログ変換（以下ＤＡＣ）の直線歪を改善する方法に関するものである。 
【背景技術】
【０００２】
ＤＡＣを構成する抵抗の不整合、ロジック回路の出力抵抗及び配線抵抗などによりＤＡＣは変換誤差があり、この変換誤差によりＤＡＣは直線歪（微分非直線性誤差（DNL：Differential Nonlinearity）、積分非直線性誤差（INL：Integral Nonlinearity））を生じる。従来のＤＡＣの直線歪を改善する方法の一例について説明する。デジタル入力をＤＡＣと補正記憶に入力し、補正用記憶で変換補正され、ＤＡＣに補正された値を入力することにより直線歪を改善する方法が知られている（例えば、
【特許文献１】参照）。
【０００３】
更にＤＡＣの直線歪を改善する方法として、ＤＡＣの出力をアナログ／デジタル変換(以下ＡＤＣ)し、ＡＤＣの出力とデジタル入力を演算し、この演算出力とデジタル入力をアドレスとするＤＡＣ歪記憶の出力とデジタル入力を加算し、ＤＡＣに入力することにより直線歪を改善する方法が知られている（例えば、
【特許文献２】参照）。
【０００４】
類似したＤＡＣの直線歪を改善する方法として、ＤＡＣの模擬ＤＡＣ重回帰式と目標ＤＡＣから誤差を計算し、この誤差でＤＡＣ入力を増減することにより直線歪を補正する方法が知られている（例えば、
【特許文献３】参照）。この直線歪補正は本発明と類似しているが、本発明との違いは従来発明では模擬ＤＡＣ重回帰式のみで模擬入力重回帰式を行っていないことである。この違いにより実測値と推定値の誤差に大きな差がでる。本発明の模擬入力重回帰式と模擬ＤＡＣ重回帰式を使った実測値と推定値の誤差ｐｐ＝10.82ｕＶ、従来発明の模擬ＤＡＣ重回帰式のみの実測値と推定値の誤差ｐｐ＝7908.6  uＶで、本発明の実測値と推定値の誤差は従来発明より７３１倍改善される。図７は本発明／従来発明の実測値と推定値の誤差の図である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２４４３１７（ＤＡ変換器）
【特許文献２】特開平５−１９１２８０
【特許文献３】特開２０１３−１１８４６６（ＤＡＣの直線歪補正回路）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＤＡＣの直線歪の原因はロジック回路の出力抵抗、Ｒ−２Ｒラダー１０の抵抗の不整合、及びラダーの配線抵抗などが考えられる。この直線歪に最も影響するのはロジック回路の出力抵抗である。図２はＤＡＣ（８ビットＲ−２Ｒラダー型）の回路図である。ロジック回路１３の出力はローレベルとハイレベルにより出力抵抗が異なり、ローレベルの出力抵抗は８０Ω、ハイレベルの出力抵抗は１００Ωである。スイッチＳ１は電源Ｖ０の電圧ＡＩＮ（０）がローレベル時に８０Ωが選択され、ハイレベル時に１００Ωが選択されるスイッチである。同様にスイッチＳ２〜Ｓ８は電源Ｖ１〜Ｖ７の電圧ＡＩＮ（１）〜ＡＩＮ（７）がローレベル時は８０Ωが選択され、ハイレベル時は１００Ωが選択されるスイッチである。
【０００７】
図２のＶ０〜Ｖ７は０Ｖと３．３Ｖを発生する電源で、バイアス電源１１は−３．３Ｖで
ある。電源Ｖ０〜Ｖ７の電圧をＡＩＮ（０）、ＡＩＮ（１）、・・、ＡＩＮ（７）であるとして、ＤＡＣ出力電圧ＯＵＴｍ（実測値）の関係を表１に示す。表１はＤＡＣ入力ＡＩＮとビット展開した電圧値ＡＩＮ（０）、ＡＩＮ（１）、・・、ＡＩＮ（７）を表す。数式２の歪はＤＡＣ出力ＯＵＴｍ（実測値）から数式１の回帰式ＯＵＴｇで減算した電圧値である。
【表１】
2017216488.tif 000003
【０００８】
ＤＡＣ入力ＡＩＮとＤＡＣ出力ＯＵＴｍの回帰式ＯＵＴｇを数式１に示す。回帰係数は-0.0493811（Ｖ／ＬＳＢ）、回帰定数は6.541027（Ｖ）である。ＤＡＣ出力歪の計算式を数式２に示す。
【数１】
2017216488.tif 000004
【数２】
2017216488.tif 000005
【０００９】
ＩＮ、Ｙ軸はＤＡＣ出力の歪で、目盛間隔０．０４９３８Ｖは１ＬＳＢに相当する。ＤＡＣ入力ＡＩＮのＭＳＢが切り替わる１２７から１２８で歪は最大になる。
【００１０】
本発明は、このような従来のＤＡＣの変換誤差（直線歪）を解決しようとするものであり、ＤＡＣの直線歪の改善を目的とするものである。
【課題を解決するための手段】
【００１１】
本発明は上記目的を達成するために図２のロジック回路１３を含めたＤＡＣ１の入出力を数式で模擬した模擬入力重回帰式演算６に比較演算５の出力ＡＩＮ＋Ｅを入力し、Ｘ（ｘ（０）、・・ｘ（７））を得る。このＸを模擬ＤＡＣ重回帰式演算２に入力し、ＤＡＣ出力の推定値ＯＵＴｅを計算する。推定値ＯＵＴｅが目標ＤＡＣ演算３（数式３）の目標ＤＡＣ出力値ＯＵＴｔになるように比較演算５の出力ＡＩＮ＋Ｅを修正する。この修正するループを複数回行い、誤差演算４の出力Ｅが許容値以下になるようにする。許容値以下のＡＩＮ＋ＥをＤＡＣ１の入力することによりＤＡＣ１の直線歪を改善する。
【数３】
2017216488.tif 000006
【００１２】
表２はＤＡＣ入力ＡＩＮと図２のロジック回路１３の出力実測電圧Ｘｍ（０）、・・Ｘｍ（７）とＤＡＣ実測出力ＯＵＴｍを表す。スイッチＳ１〜Ｓ８は電源Ｖ０〜Ｖ７の電圧ＡＩＮ（０）〜ＡＩＮ（７）がローレベル時は８０Ωが選択され、ハイレベル時は１００Ωが選択されるスイッチである。電圧Ｘｍ（０）、・・Ｘｍ（７）はＤＡＣ１の入力抵抗Ｒ８〜Ｒ１に接続され、電圧ＡＩＮ（０）、・・ＡＩＮ（７）の組み合わせにより相互に影響する。例えば、ＡＩＮ＝０でｘ（０）＝０．０００Ｖであるが、ＡＩＮ＝２ではＸｍ（０）は２０．８ｍＶである。このようにＸｍ（０）はＡＩＮ（１）〜ＡＩＮ（７）の影響を受ける。
【表２】
2017216488.tif 000007
【００１３】
模擬入力重回帰式演算６は数式５から数式１２によりｘ（０）〜ｘ（７）を決定する。模擬ＤＡＣ重回帰式演算２はｘ（０）〜ｘ（７）の値を数式１３に入力し、ＤＡＣ出力ＯＵＴｅ推定値を得る。
数式４はｘ（１）〜ｘ（７）を説明変数、ｘ（０）を目的変数とする重回帰式である。ｘ（０）はローレベルとハイレベルがあり、夫々ｘ（０＿０）、ｘ（０＿１）として数式４の重回帰式を作る。
【数４】
2017216488.tif 000008
【００１４】
同様に、ｘ（１）はローレベルとハイレベルがあり、夫々ｘ（１＿０）、ｘ（１＿１）とし、ｘ（７＿０）、ｘ（７＿１）まで重回帰式を作る。
【００１５】
数式５の１行目はＡＩＮ（０）が０．５Ｖ以下の場合、２、３行はｘ（０）のローレベルの重回帰式、５，６行はｘ（０）のハイレベルの重回帰式で、式の右辺のｘ（０）〜ｘ（７）は演算を簡略するためＡＩＮ（０）〜ＡＩＮ（７）に置き換えた。同様に数式６はｘ（１）、数式７はｘ（２）、・・数式１２はｘ（７）の重回帰式である。
【数５】
2017216488.tif 000009
【数６】
2017216488.tif 000010
【数７】
2017216488.tif 000011
【数８】
2017216488.tif 000012
【数９】
2017216488.tif 000013
【数１０】
2017216488.tif 000014
【数１１】
2017216488.tif 000015
【数１２】
2017216488.tif 000016
【００１６】
模擬入力重回帰式演算６は数式５〜数式１２のｘ（０）〜ｘ（７）を決め、模擬ＤＡＣ重回帰式演算２はｘ（０）〜ｘ（７）を数式１３に入力し、ＤＡＣ出力ＯＵＴｅ推定値を得る。図４のＸ軸はＤＡＣ入力ＡＩＮ、Ｙ軸は実測値ＯＵＴｍと推定値ＯＵＴｅの誤差である。実測値ＯＵＴｍと推定値ＯＵＴｅの誤差は最大で１０．６ｕＶで、ＤＡＣ１のＬＳＢは４９．４ｍＶであるから１ＬＳＢの１／４６６０である。実測値と推定値の誤差は十分余裕があり、実測値の代わりに数式１３の推定値を使っても精度は保たれる。
【数１３】
2017216488.tif 000017
【００１７】
数式１３の重回帰式ＯＵＴｅと数式３の目標ＤＡＣ出力ＯＵＴｔと比較し、この差が
許容値以上の場合、入力ＡＩＮ＋Ｅを数式５〜数式１２に入力し、ｘ（０）〜ｘ（７）を得る。数式１３の推定出力ＯＵＴｅと数式３の目標ＤＡＣ出力ＯＵＴｔと比較を繰り返し、この差Ｅが許容値以下の場合にＤＡＣ１に入力ＡＩＮ＋Ｅを入力し、ＤＡＣ１の出力の歪を改善する。
【発明の効果】
【００１８】
従来のＤＡＣの直線歪補正は補正の記憶を参照してＤＡＣの直線歪を補正していたが、近年、ＤＡＣの高精度化によりビット数が増え、この補正記憶の容量は大きくなり、また、補正記憶に歪補正データを書き込む時間も無視出来なくなってきた。
【００１９】
本発明は次の効果が得られる。ロジック回路１３の出力抵抗はＤＡＣ１の入力ｘ（０）、ｘ（１）、・・、ｘ（７）を変動させ、ＤＡＣの直線歪に大きな影響を与える。数式５〜１２から入力ｘ（０）、ｘ（１）、・・、ｘ（７）の変動を推定する。
【００２０】
数式１３に数式５〜１２のｘ（０）〜ｘ（７）を入力し、ＤＡＣの推定出力ＯＵＴｅを計算する。
【００２１】
計算した上記出力ＯＵＴｅとＤＡＣの目標出力(数式３) ＯＵＴｔとの差（推定出力-目標出力）を誤差Ｅとして、ＤＡＣ入力ＡＩＮ＋誤差ＥをＤＡＣ入力に換算し、ＤＡＣ入力ＡＩＮ＋Ｅを数式１３に入力し、再度ＤＡＣ推定出力を計算する。この計算を誤差Ｅが許容値Ａ以下になるまで繰り返す。誤差が許容値以下のＡＩＮ＋ＥをＤＡＣ１に入力し、誤差の許容値以下になるＤＡＣ出力を得る。
【００２２】
本発明による補正を行うことによりＤＡＣのラダー抵抗、オフセット等の調整することなしで容易に高精度のＤＡＣが得られる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態を示す「ＤＡＣの直線歪改善回路」のブロック回路
【図２】ＤＡＣ（８ビットＲ−２Ｒラダー型）の回路図
【図３】ＤＡＣ入力対ＤＡＣ出力の歪
【図４】実測値と推定値の誤差
【図５】補正回数と歪ｐｐ
【図６】補正前後のＤＡＣ出力の歪
【図７】本発明／従来発明の実測値と推定値の誤差
【発明を実施するための形態】
【実施例１】
【００２４】
図１のＤＡＣ目標ＤＡＣ演算３にＤＡＣ入力ＡＩＮを入力し、ＤＡＣ出力目標値ＯＵＴｔを得る。1回目の比較演算５ではＥ＝０が設定され、出力ＡＩＮ＋ＥはＡＩＮである。このＡＩＮは模擬入力重回帰式演算６の数式５〜数式１２によりｘ（０）〜ｘ（７）を決定する。模擬ＤＡＣ重回帰式演算２はｘ（０）〜ｘ（７）の値を数式１３に入力し、ＤＡＣ出力ＯＵＴｅ推定値を得る。誤差演算４でＯＵＴｅとＯＵＴｔの差Ｅを演算し、比較演算５でＡＩＮ＋Ｅを演算する。差Ｅと許容値ＡがＥ＞ＡならばＡＩＮ＋Ｅを模擬入力重回帰式演算６でｘ（０）〜ｘ（７）を決め、模擬ＤＡＣ重回帰式演算２はｘ（０）〜ｘ（７）の値を数式１３に入力し、1回目のＤＡＣ出力推定値ＯＵＴｅ１を得る。誤差演算４でＯＵＴｅ１とＯＵＴｔの差Ｅ１を演算する。比較演算５でＡＩＮ＋Ｅ１を演算し、差Ｅ１と許容値ＡがＥ１＞ＡならばＡＩＮ＋Ｅ１を模擬入力重回帰式演算６に入力し、ｘ（０）〜ｘ（７）を決定し、模擬ＤＡＣ重回帰式演算２に入力し、２回目のＤＡＣ出力推定値ＯＵＴｅ２を得る。この繰り返しをＥ≦Ａになるまで行う。Ｅ≦ＡでＡＩＮ＋Ｅをロジック回路１３に通してＤＡＣ１に入力し、ＤＡＣ出力ＯＵＴを得る。
【００２５】
ＤＡＣ入力ＡＩＮ＝１２５である時、目標ＤＡＣ演算３によりＤＡＣ出力目標値ＯＵＴｔ＝0.148138Ｖ、1回目の模擬ＤＡＣ重回帰式演算２によりＤＡＣ出力推定値ＯＵＴｅ１＝0.271646Ｖを得る。ＯＵＴｅ１−ＯＵＴｔ＝0.123508Ｖ、誤差演算４でＯＵＴｅ１−ＯＵＴｔを入力換算（数式１４）し、Ｅ１＝３を得る。
【００２６】
許容値Ａ＝１とし、差Ｅ１と許容値ＡがＥ１＞Ａであるから比較演算５はＡＩＮ＋Ｅ１＝１２８を模擬ＤＡＣ重回帰式演算２に入力し、ＤＡＣ出力推定値ＯＵＴｅ２＝0.314285Ｖを得る。ＯＵＴｅ２−ＯＵＴｔ＝0.166147Ｖ、誤差演算４でＯＵＴｅ２−ＯＵＴｔを入力換算（数式１４）し、Ｅ２＝３を得る。
【００２７】
差Ｅ２と許容値ＡがＥ２＞Ａであるから比較演算５はＡＩＮ＋Ｅ１＋Ｅ２＝１３１を模擬ＤＡＣ重回帰式演算２に入力し、ＤＡＣ出力推定値ＯＵＴｅ３＝0.151628Ｖを得る。
ＯＵＴｅ３−ＯＵＴｔ＝0.00349Ｖ、誤差演算４でＯＵＴｅ３−ＯＵＴｔを入力換算（数式１４）し、Ｅ３＝０を得る。
【００２８】
差Ｅ３と許容値ＡがＥ３≦Ａであるから比較演算５はＡＩＮ＋Ｅ１＋Ｅ２＋Ｅ３＝１３１をロジック回路１３に通してＤＡＣ１に入力し、出力ＯＵＴ＝0.151628Ｖを出力する。
【数１４】
2017216488.tif 000018
【００２９】
図５は補正回数と歪ｐｐ（peak to peak）を表す。Ｘ軸は補正回数、Ｙ軸は歪ｐｐである。図３は1回目の補正で、歪ｐｐは２００．５ｍＶである。歪ｐｐは補正回数３回目以降５７．８ｍＶｐｐ以下に飽和する（４９．４ｍＶ／ＬＳＢ）。
【００３０】
図６は補正前後のＤＡＣ１出力歪を表す。Ｘ軸はＡＩＮ、Ｙ軸は歪（０．０２４７Ｖ／ｄｉｖ）である。補正前の歪は灰色で０．２００５Ｖｐｐで（図３と同じ）、補正後の歪は黒色で０．０６０３Ｖｐｐに改善される。
【００３１】
模擬入力重回帰式演算６の入力ＡＩＮ＋Ｅはビット展開され、ローレベルとハイレベルを選択し、ｘ（０）〜ｘ（７）を演算（数式４〜数式１２）するが、市販ＤＡＣ、シリアル入力ＤＡＣ等でｘ（０）〜ｘ（７）電圧を測定できない場合はＸ＝ＡＩＮと置き、ｘ（０）〜ｘ（７）の値を「１」又は「０」の説明変数、ＤＡＣ出力ＯＵＴｅを目的変数とし、この重回帰式を模擬ＤＡＣ演算式（数式１３）として演算することも可能である。
【産業上の利用可能性】
【００３２】
本発明は、通信機器、計測機器、音響機器、自動テスト装置、電子ビーム描画装置の偏向システム等の分野における高精度のデジタル信号をアナログ信号に変換するＤＡ変換器に関し、特に、ＤＡ変換の高精度化を容易にするものである。
【符号の説明】
【００３３】
１  ＤＡＣ
２  模擬ＤＡＣ重回帰式演算
３  目標ＤＡＣ演算
４  誤差演算
５  比較演算
６  模擬入力重回帰式演算
１０  Ｒ−２Ｒラダー
１１  バイアス電源
１２  ＯＰアンプ
１３  ロジック回路
【図１】
2017216488.tif 000019
【図２】
2017216488.tif 000020
【図３】
2017216488.tif 000021
【図４】
2017216488.tif 000022
【図５】
2017216488.tif 000023
【図６】
2017216488.tif 000024
【図７】
2017216488.tif 000025