(57)【要約】【課題】画素領域を列方向に複数の分割領域に分割した撮像素子を駆動制御する際に画像に生じる不連続性を解消する。【解決手段】撮像素子１００は複数の単位画素が２次元マトリックス状に配列された画素領域を備え、当該画素領域が列方向に複数の分割領域に分割されている。撮像素子において分割領域の各々を列方向に走査して分割領域から画素信号を出力する際、分割領域毎の走査のタイミングを制御する。【選択図】図５
2017216617.tif 000002
【特許請求の範囲】
【請求項１】
複数の単位画素が２次元マトリックス状に配列された画素領域を備え、前記画素領域が列方向に複数の分割領域に分割された撮像素子を駆動制御する撮像素子制御装置であって、
前記分割領域の各々を前記列方向に走査して前記分割領域から画素信号を出力する走査手段と、
前記走査手段による前記分割領域における走査のタイミングを制御する制御手段と、
を有することを特徴とする撮像素子制御装置。
【請求項２】
前記制御手段は、前記走査手段による走査のタイミングを前記分割領域毎に変更して、前記列方向に前記分割領域を順次走査させることを特徴とする請求項１に記載の撮像素子制御装置。
【請求項３】
前記走査手段は、前記分割領域の各々において前記単位画素を行毎にリセットする際、前記分割領域を前記列方向に順次リセット走査し、前記分割領域から行毎に前記画素信号を読み出す際、前記分割領域を前記列方向に順次読み出し走査することを特徴とする請求項２に記載の撮像素子制御装置。
【請求項４】
前記制御手段は、前記走査手段による前記分割領域の１つのリセット走査が終了すると、前記走査手段によって当該リセット走査が終了した分割領域に続く分割領域のリセット走査を開始することを特徴とする請求項３に記載の撮像素子制御装置。
【請求項５】
前記制御手段は、前記走査手段による前記分割領域の１つのリセット走査を開始した後、所定の時間が経過すると、前記走査手段によって当該リセット走査が行われている分割領域の読み出し走査を前記リセット走査と同一の方向で開始することを特徴とする請求項４に記載の撮像素子制御装置。
【請求項６】
前記分割領域の各々は、入射光を前記単位画素で受光する開口領域と前記単位画素が遮光された遮光領域を有し、
前記制御手段は、前記走査手段によって前記遮光領域の読み出し走査を行った後、前記開口領域の読み出し走査を行うことを特徴とする請求項２乃至５のいずれか１項に記載の撮像素子制御装置。
【請求項７】
前記制御手段は、前記走査手段によって前記分割領域を前記列方向に順次リセット走査した後、前記撮像素子の露光を制御するためのメカシャッターによって前記画素領域の遮光を行う際には、前記走査手段によって前記分割領域の全てを同時に読み出し走査することを特徴とする請求項１に記載の撮像素子制御装置。
【請求項８】
前記制御手段は、第１のメカシャッターを駆動制御して前記撮像素子を露光し、第２のメカシャッターを駆動制御して撮像素子を遮光する露光制御を行う際には、前記走査手段によって前記分割領域の全てを一括してリセット走査した後、前記分割領域の全てを同時に読み出し走査することを特徴とする請求項１に記載の撮像素子制御装置。
【請求項９】
前記撮像素子に被写体像を結像する撮像光学系と、
請求項１乃至８のいずれか１項に記載の撮像素子制御装置と、
前記撮像素子の出力に応じて画像データを生成する画像処理手段と、
を有することを特徴とする撮像装置。
【請求項１０】
複数の単位画素が２次元マトリックス状に配列された画素領域を備え、前記画素領域が列方向に複数の分割領域に分割された撮像素子を駆動制御する撮像素子制御装置の制御方法であって、
前記分割領域の各々を前記列方向に走査して前記分割領域から画素信号を出力する走査ステップと、
前記走査ステップによる前記分割領域における走査のタイミングを制御する制御ステップと、
を有することを特徴とする制御方法。
【請求項１１】
複数の単位画素が２次元マトリックス状に配列された画素領域を備え、前記画素領域が列方向に複数の分割領域に分割された撮像素子を駆動制御する撮像素子制御装置で用いられる制御プログラムであって、
前記撮像素子制御装置に備えられたコンピュータに、
前記分割領域の各々を前記列方向に走査して前記複数の分割領域から画素信号を出力する走査ステップと、
前記走査ステップによる前記分割領域における走査のタイミングを制御する制御ステップと、
を実行させることを特徴とする制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラなどの撮像装置で用いられる撮像素子制御装置、その制御方法、および制御プログラムに関する。
【背景技術】
【０００２】
デジタルスチルカメラおよびデジタルビデオカメラなどの撮像装置では、撮像素子として主にＣＭＯＳイメージセンサが用いられている。一般に、ＣＭＯＳイメージセンサにおいては、画素領域に単位画素が２次元マトリックス状に配列され、各単位画素は列毎に垂直信号線に接続されている。垂直信号線には寄生抵抗および寄生容量が存在するため、これら寄生抵抗および寄生容量の値が大きいと、垂直信号線を介して画素信号を読み出す際の時間が増加する。
【０００３】
画素信号の読み出しに要する時間を短縮するため、画素領域を列方向に２つの領域に分割して、分割した画素領域間において垂直信号線を電気的に分断するようにした撮像装置がある（特許文献１参照）。垂直信号線を電気的に分断することによって、寄生抵抗および寄生容量を低減して、読み出しに要する時間を短縮するようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−２４３７８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ＣＭＯＳイメージセンサにおいては、行毎に異なるタイミングでリセット動作および読み出し動作を順次行う露光制御を行うことができる。このような露光制御はローリングシャッター駆動と呼ばれる。
【０００６】
ローリングシャッター駆動においては、行毎に電荷蓄積時刻が僅かに異なる。特許文献１に記載の撮像装置では、ローリングシャッター駆動の際、分割した画素領域の各々において同時にリセット走査又は読み出し走査を開始する。このため、分割した画素領域の境界近傍において、電荷蓄積時刻のずれが不連続に変化する。その結果、動く被写体（動体）を撮影した際には、分割した画素領域の境界近傍において不連続性を有する画像となってしまう。つまり、不連続性によって画質が低下してしまう。
【０００７】
よって、本発明の目的は、寄生抵抗および寄生容量を低減して、かつ撮影の結果得られた画像に生じる不連続性を解消することのできる撮像駆動制御装置、その制御方法、および制御プログラム、並びに撮像装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するため、本発明による撮像素子制御装置は、複数の単位画素が２次元マトリックス状に配列された画素領域を備え、前記画素領域が列方向に複数の分割領域に分割された撮像素子を駆動制御する撮像素子制御装置であって、前記分割領域の各々を前記列方向に走査して前記分割領域から画素信号を出力する走査手段と、前記走査手段による前記分割領域における走査のタイミングを制御する制御手段と、を有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、画素領域を列方向に複数の分割領域に分割した撮像素子を駆動制御する際に生じる不連続性を解消することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態による撮像装置の一例についてその構成を示すブロック図である。
【図２】図１に示す撮像素子の構成についてその一例を示す図である。
【図３】図２に示す単位画素および列読み出し回路の構成についてその一例を示す図である。
【図４】図２に示す撮像素子においてローリングシャッター駆動を行った際のリセットおよび読み出しのタイミングチャートを示す図である。
【図５】図２に示す撮像素子をローリングシャッター駆動した際の各行のリセット走査および読み出し走査の制御を説明するための図である。
【図６】比較例である従来のリセット走査および読み出し走査を説明するための図である。
【図７】図５で説明した制御を行った際の効果を説明するための図である。
【図８】本発明の第２の実施形態によるカメラで用いられる撮像素子の画素領域の一例を示す図である。
【図９】図８に示す撮像素子をローリングシャッター駆動した際の各行のリセット走査および読み出し走査の制御を説明するための図である。
【図１０】本発明の第３の実施形態によるカメラで行われる撮影モードに応じたリセットおよび読み出しの制御を示す図である。
【図１１】図１０に示す第２の撮影モードにおける撮像素子のリセット走査および読み出し走査の制御を説明するための図である。
【図１２】図１０に示す第３の撮影モードにおける撮像素子のリセット走査および読み出し走査の制御を説明するための図である。
【発明を実施するための形態】
【００１１】
以下に、本発明の実施の形態による撮像装置の一例について図面を参照して説明する。
【００１２】
［第１の実施形態］
図１は、本発明の第１の実施形態による撮像装置の一例についてその構成を示すブロック図である。
【００１３】
図示の撮像装置は、例えば、デジタルカメラ（以下単にカメラと呼ぶ）であり、動画の撮影が可能である。カメラはＣＭＯＳイメージセンサなどの撮像素子１００を有しており、撮像素子１００には撮影レンズ１０２（撮像光学系）およびメカニカルシャッター（メカシャッター）１０３を介して光学像（被写体像）が結像する。
【００１４】
レンズ駆動回路１０９は、全体制御・演算回路１０４の制御下で撮影レンズ１０２を駆動制御してズーム制御、フォーカス制御、および絞り制御などを行う。シャッター駆動回路１１０は、全体制御・演算回路１０４の制御下でメカシャッター１０３を開閉制御する。
【００１５】
撮像素子１００は、光学像に応じた画像信号を出力する。外部信号処理回路（画像処理部）１０１は、撮像素子１００の出力である画像信号に対して所定の信号処理を施して画像データとして出力する。全体制御・演算回路１０４はカメラ全体の制御を司り、外部信号処理回路１０１の出力である画像データをメモリ回路１０５に一時的に記憶する。さらに、全体制御・演算回路１０４は撮影に関する各種情報および画像データに応じた画像を表示回路１０６に表示する。
【００１６】
カメラには、着脱可能な半導体メモリなどの記録回路１０７が装着されており、全体制御・演算回路１０４は、メモリ回路１０５に記録された画像データを必要に応じて記録回路１０７に記録する。さらには、全体制御・演算回路１０４は、記録回路１０７に記録された画像データを読み出して、当該画像データに応じた画像を表示回路１０６に表示する。
【００１７】
操作回路１０８にはボタンおよびダイヤルなどが備えられている。ユーザは操作回路１０８を操作して全体制御・演算回路１０４に指示を送る。なお、表示回路１０６にタッチパネルが備えられている場合には、ユーザは当該タッチパネルをタッチ操作することによって全体制御・演算回路１０４に指示を送ることができる。
【００１８】
図２は、図１に示す撮像素子の構成についてその一例を示す図である。
【００１９】
撮像素子１００は、画素領域２０１、列読み出し回路２０８および２０９、上側垂直走査回路２０６、および下側垂直走査回路２０７を有している。さらに、撮像素子１００は、水平走査回路２１０および２１１、タイミング発生回路（ＴＧ）２１４、および信号処理回路２１２および２１３を有している。
【００２０】
画素領域２０１は、入射光を受光して露光を行う領域であって、複数の単位画素（以下単に画素ともいう）２００が２次元マトリックス状に配列されている。ここでは、説明の便宜上、画素領域２０１は６行×６列の単位画素２００を備えているが、実際には、画素領域２０１は多数の画素を有している。
【００２１】
図示の例では、画素領域２０１は、２つの領域に分割されている。ここでは、図中上側の領域を上側領域２０２と呼び、下側の領域を下側領域２０３と呼ぶ。上側領域２０２においては、画素２００は列毎に垂直信号線２０４を介して列読み出し回路２０８に接続される。下側領域２０３においては、画素２００は列毎に垂直信号線２０５を介して列読み出し回路２０９に接続される。
【００２２】
このように、画素領域２０１を２つの領域に分割して、１列に２本の垂直信号線を配置することによって、各垂直信号線の寄生抵抗および寄生容量を、１列に１本の垂直信号線を有する撮像素子に比べて約半分に低減することができる。これによって、垂直信号線を介して画素信号を読み出す際の時間を短縮することができる。
【００２３】
上側垂直走査回路２０６および下側垂直走査回路２０７は、それぞれ画素領域２０１における画素２００を１行単位で選択して、選択行の画素２００に駆動信号を送出する。つまり、上側垂直走査回路２０６は上側領域２０２における画素２００に駆動信号を送出し、下側垂直走査回路２０７は下側領域２０３における画素２００に対して駆動信号を送出する。
【００２４】
列読み出し回路２０８および２０９は、それぞれ垂直信号線２０４および２０５を介して画素２００から出力された画素信号をＡ／Ｄ変換によってデジタル信号に変換する。当該デジタル信号は、それぞれ水平走査回路２１０および２１１から出力される水平走査パルスに基づいて、順次信号処理回路２１２および２１３に出力される。
【００２５】
ＴＧ２１４は、列読み出し回路２０８および２０９、垂直走査回路２０６および２０７、水平走査回路２１０および２１１を制御するための制御信号を送出する。信号処理回路２１２および２１３は、それぞれ列読み出し回路２０８および２０９から出力された画像信号に対して補正処理などを行って、画像信号として出力する。
【００２６】
図３は、図２に示す単位画素および列読み出し回路の構成についてその一例を示す図である。なお、ここでは、説明の便宜上、下側領域２０３の１つの単位画素２００と列読み出し回路２０９の１列分の構成のみが嵌めされている。また、上側領域２０２の単位画素および列読み出し回路の構成は、下側領域２０３と同様であるので説明を省略する。
【００２７】
単位画素２００は、フォトダイオード（ＰＤ）３０１、転送スイッチ３０２、フローティングディフュージョン（ＦＤ）３０３、増幅部３０４、リセットスイッチ３０５、および選択スイッチ３０６を有している。
【００２８】
ＰＤ３０１は、撮影レンズ１０２を介して入射した光を受光して、受光量に応じた信号電荷を生成する光電変換部として機能する。転送スイッチ３０２は、ＰＤ３０１に生じた信号電荷をＦＤ３０３に転送する。転送スイッチ３０２は、下側垂直走査回路２０７から出力される転送パルス信号ＰＴＸによって制御される。
【００２９】
ＦＤ３０３は、ＰＤ３０１から転送された信号電荷を一時的に保持して、信号電荷を電圧信号に変換する電荷電圧変換部として機能する。増幅部３０４は、例えば、増幅トランジスタであって、ＦＤ３０３からの電圧信号を増幅して、画素信号として出力する。なお、増幅トランジスタは、垂直信号線２０５に接続された電流源トランジスタ３０７とソースフォロアを構成する。
【００３０】
リセットスイッチ３０５は、下側垂直走査回路２０７から出力されるリセットパルス信号ＰＲＥＳによって制御され、ＦＤ３０３の電位を基準電位ＶＤＤにリセットする。選択スイッチ３０６は、下側垂直走査回路２０７から出力される垂直選択パルス信号ＰＳＥＬによって制御され、増幅部３０４で増幅された画素信号を垂直信号線２０５に出力する。
【００３１】
列読み出し回路２０９は、Ａ／Ｄ変換回路３０８およびメモリ回路３０９を備えている。Ａ／Ｄ変換回路３０８は、垂直信号線２０５を介して入力された画素信号（アナログ信号）をデジタル信号に変換する。Ａ／Ｄ変換回路３０８は、図示はしないが、例えば、比較回路およびカウンタ回路を有している。比較回路は、時間に依存して電圧が変化するランプ信号と画素信号とを比較して、その比較の結果に応じて大小関係が逆転するタイミングでカウンタ回路にパルス信号を送出する。カウンタ回路は当該パルス信号をカウントして得られたカウント値を保持する。そして、カウント値はメモリ回路３０９にデジタル信号として取り込まれて保持される。
【００３２】
メモリ回路３０９はデジタル信号を保持するためのメモリを２つ有している。一方のメモリＭ１には、後述する光信号であるＳ信号が保持され、他方のメモリＭ２には、後述するリセット信号であるＮ信号が保持される。メモリＭ１およびＭ２に保持されたデジタル信号は、それぞれデジタル信号線３１０および３１１を介してＯＵＴ＿ＳおよびＯＵＴ＿Ｎとして信号処理回路２１３に送られる。
【００３３】
なお、図３において、Ａ／Ｄ変換回路３０８の前段に増幅アンプを配置して、垂直信号線２０５を介して出力されたアナログ信号を増幅した後、Ａ／Ｄ変換回路３０８でＡ／Ｄ変換を行うようにしてもよい。
【００３４】
図４は、図２に示す撮像素子においてローリングシャッター駆動を行った際のリセットおよび読み出しのタイミングチャートを示す図である。なお、ローリングシャッター駆動とは、行毎に異なるタイミングでリセット動作および読み出し動作を順次行う駆動制御をいう。また、ここでは、下側垂直走査回路２０７が１つの行を選択した際のリセットおよび読み出しについて説明するが、上側垂直走査回路２０６の選択に応じたリセットおよび読み出しも同様にして行われる。
【００３５】
いま、時刻ｔ４０１において、リセットパルス信号ＰＲＥＳおよび転送パルス信号ＰＴＸがハイレベル（Ｈ）となると、転送スイッチ３０２およびリセットスイッチ３０５がオンする。これによって、ＰＤ３０１がリセットスイッチ３０５および転送スイッチ３０２を介してリセットされる。そして、時刻ｔ４０２において、リセットパルス信号ＰＲＥＳおよび転送パルス信号ＰＴＸがローレベル（Ｌ）となると、転送スイッチ３０２およびリセットスイッチ３０５がオフしてリセット動作が終了する。この結果、電荷蓄積動作が開始されて、ＰＤ３０１には受光量に応じた信号電荷が蓄積される。
【００３６】
所定の蓄積時間が経過した後、時刻ｔ４０３において選択パルス信号ＰＳＥＬがＨとなって選択スイッチ３０６がオンする。これによって、選択行の画素２００が垂直信号線２０５に接続される。次に、時刻ｔ４０４においてリセットパルスＰＲＥＳがＨとなって、リセットスイッチ３０５がオンしてＦＤ３０３がリセットレベルになる。そして、時刻ｔ４０５において、リセットパルス信号ＰＲＥＳがＬとされて、リセットスイッチ３０５がオフする。この際、垂直信号線２０５には、リセットが解除されたときのＦＤ３０３の電位が電圧信号として出力される。時刻ｔ４０５において出力される画素信号はリセットレベル信号であって、これをＮ信号という。
【００３７】
時刻ｔ４０６〜ｔ４０７において、垂直信号線２０５に出力されたＮ信号が列読み出し回路２０９に備えられたＡ／Ｄ変換回路によってデジタル信号に変換される。そして、当該デジタル信号はメモリ回路３０９に備えられたメモリＭ２に保持される。なお、時刻ｔ４０６〜ｔ４０７において行われる動作をＮ変換という。
【００３８】
次に、時刻ｔ４０８において、転送パルス信号ＰＴＸがＨとされる。これによって、転送スイッチ３０２がオンして、ＰＤ３０１において光電変換によって生じた信号電荷がＦＤ３０３に転送される。垂直信号線２０５にはＰＤ３０１で発生した電荷量に応じた画素信号が出力される。これをＳ信号という。
【００３９】
時刻ｔ４０９において、転送パルス信号ＰＴＸがＬとされて、転送スイッチ３０２がオフする。この際、垂直信号線２０５にはＳ信号が継続して出力される。時刻ｔ４１０〜ｔ４１１において、垂直信号線２０５に出力されたＳ信号が列読み出し回路２０９のＡ／Ｄ変換回路においてデジタル信号に変換される。当該デジタル信号はメモリ回路３０９に備えられたメモリＭ１に保持される。時刻ｔ４１０〜ｔ４１１において行われる動作をＳ変換という。
【００４０】
時刻ｔ４１２〜ｔ４１３において、水平走査回路２１１から水平走査パルスが送出され、列毎にメモリＭ１およびＭ２に保持されたＳ信号およびＮ信号が順次出力される。メモリＭ１に保持されたＳ信号およびメモリＭ２に保持されたＮ信号は、それぞれデジタル出力線３１０および３１１を介して信号処理回路２１３に入力される。
【００４１】
水平走査を最終列まで繰り返すことによって、選択行のＳ信号およびＮ信号の出力が完了する。そして、信号処理回路２１３において、Ｓ信号からＮ信号を減算する処理が行われて固定パターンノイズが除去される。
【００４２】
図５は、図２に示す撮像素子をローリングシャッター駆動した際の各行のリセット走査および読み出し走査の制御を説明するための図である。そして、図５（ａ）はリセット走査開始信号および読み出し走査開始信号のタイミングを示す図であり、図５（ｂ）はリセット走査および読み出し走査のタイミングを示す図である。
【００４３】
まず、図５（ａ）を参照して、パルス信号ＰＳＨ１は、ＴＧ２１４から上側垂直走査回路２０６に入力される。パルス信号ＰＳＨ１がＨとなると、上側領域２０２におけるリセット走査が開始する。パルス信号ＰＳＨ２は、ＴＧ２１４から下側垂直走査回路２０７に入力される。パルス信号ＰＳＨ２がＨとなると、下側領域２０３のリセット走査が開始する。
【００４４】
パルス信号ＰＲＤ１は、ＴＧ２１４から上側垂直走査回路２０６に入力される。パルス信号ＰＲＤ１がＨとなると、上側領域２０２（つまり、上側開口領域）の読み出し走査が開始する。パルス信号ＰＲＤ２は、ＴＧ２１４から下側垂直走査回路２０７に入力される。パルス信号ＰＲＤ２はがＨとなると、下側領域２０３（つまり、下側開口領域）の読み出し走査が開始する。
【００４５】
続いて、図５（ａ）および図５（ｂ）を参照して、図５（ｂ）において、破線は各行のリセット走査、実線は各行の読み出し走査の行われるタイミングを示す。リセット走査は図４に示す時刻ｔ４０１〜ｔ４０２の動作であり、読み出し走査は図４に示す時刻ｔ４０３〜ｔ４１４の動作である。そして、リセット走査から読み出し走査までの間が電荷蓄積期間となる。また、リセット走査および読み出し走査を合わせて垂直走査と呼ぶ。
【００４６】
時刻ｔ５０１において、パルス信号ＰＳＨ１がＬからＨ、そして、Ｌとなると、上側領域２０２においては破線５０７で示すリセット走査が開始する。これによって、上側領域２０２の画素２００が行毎に順次リセット走査されて電荷蓄積が開始する。
【００４７】
時刻ｔ５０２において、パルス信号ＰＲＤ１がＬからＨ、そして、Ｌとなると、上側領域２０２において実線５０９で示す読み出し走査が開始する。これによって、上側領域２０２において画素信号が行毎に順次走査されて読み出される。つまり、分割領域毎において画素信号が行毎に読み出される。
【００４８】
時刻ｔ５０３において、上側領域２０２におけるリセット走査が最終行まで到達すると、パルス信号ＰＳＨ２がＬからＨ、そして、Ｌとなって、下側領域２０３において破線５０８で示すリセット走査が開始する。これによって、下側領域２０３の画素２００が行毎に順次リセットされる。
【００４９】
このようにして、上側領域２０２の先頭行から下側領域２０３の最終行まで、同一方向に順番にリセット走査が行われる。
【００５０】
時刻ｔ５０４において、パルス信号ＰＳＨ１が再びＬからＨ、そして、Ｌとなり、上側領域２０２において２フレーム目のリセット走査が開始する。時刻ｔ５０６において、パルス信号ＰＲＤ１が再びＬからＨ、そして、Ｌとなり、上側領域２０２において２フレーム目の読み出し走査が開始する。
【００５１】
時刻ｔ５０５において、上側領域２０２の読み出し走査が最終行まで到達すると、パルス信号ＰＲＤ２がＬからＨ、そして、Ｌとなって、下側領域２０３において実線５１０で示す読み出し走査が開始する。これによって、下側領域２０３において画素信号が行毎に順次読み出される。この際、上側領域２０２における２フレーム目の読み出し走査は、下側領域２０３における１フレーム目の読み出し走査と並行して行われるので、フレームレートを短縮することができる。
【００５２】
このようにして、上側領域２０２の先頭行から下側領域２０３の最終行までリセット走査の際と同一方向に順番に読み出し走査が行われる。
【００５３】
なお、２フレーム目以降の走査タイミングは１フレーム目の走査タイミングと同一であるので、ここでは説明を省略する。
【００５４】
このように、上側領域２０２および下側領域２０３において、垂直走査の開始タイミングを変えることによって、上側領域２０２の先頭行から下側領域２０３の最終行まで同一方向に順番に垂直走査を行うことができる。その結果、行毎の露光時刻のずれ量が不連続に変化することを防止することができる。よって、例えば、動体を撮影した際に生じる不連続性を解消することができる。
【００５５】
ここで、図５で説明した制御を行った場合の効果について、従来の制御と比較して説明する。
【００５６】
図６は、比較例である従来のリセット走査および読み出し走査を説明するための図である。そして、図６（ａ）は上側領域および下側領域の垂直走査の一例のタイミングを示す図であり、図６（ａ）は上側領域および下側領域の垂直走査の他の例のタイミングを示す図である。
【００５７】
図６（ａ）に示す比較例では、上側領域および下側領域ともに上から下の行に向かって垂直走査が行われている。一方、図６（ｂ）に示す比較例では、上側領域においては上から下の行に向かって垂直走査が行われ、下側領域においては下から上の行に向かって垂直走査が行われている。そして、比較例においては、分割された画素領域の境界近傍において行毎の蓄積時刻のずれが不連続に変化している。
【００５８】
図７は、図５で説明した制御を行った際の効果を説明するための図である。そして、図７（ａ）は移動する被写体を示す図であり、図７（ｂ）は図５で説明した制御を行った際の画像の一例を示す図である。また、図７（ｃ）は図６（ａ）で説明した制御を行った際の画像を示す図であり、図７（ｄ）は図６（ｂ）で説明した制御を行った際の画像を示す図である。
【００５９】
図７（ａ）において、被写体７０１は実線矢印で示すように右側に移動している。当該被写体７０１を、図６（ａ）に示す制御手法を用いて撮影すると、図７（ｃ）に示す撮影画像７０２が得られる。また、図６（ｂ）に示す制御手法を用いて撮影すると、図７（ｄ）に示す撮影画像７０３が得られる。図７（ｃ）および図７（ｄ）に示す撮影画像７０２および７０３ともに、上側領域と下側領域との境界近傍において不連続となってしまう。
【００６０】
一方、図５で説明した制御手法を用いて、被写体７０１を撮影すると、図７（ｂ）に示す撮影画像７０４が得られる。図７（ｂ）に示す撮影画像７０４においては、上側領域と下側領域との境界近傍における不連続性が解消されていることが分かる。さらに、図５で説明した制御手法においては、上側領域の２フレーム目の読み出し走査と下側領域の１フレーム目の読み出し走査とが並行して行われるので、図６（ａ）および図６（ｂ）で説明した制御手法と同様のフレームレートを得ることができる。
【００６１】
このように、本発明の第１の実施形態では、上側領域の先頭行から下側領域の最終行まで同一方向に順番に垂直走査を行うようにしたので、動体を撮影した際に撮影画像に生じる不連続性を解消することができる。
【００６２】
［第２の実施例形態］
次に、本発明の第２の実施形態によるカメラの一例について説明する。なお、第２の実施形態によるカメラの構成は図１に示すカメラと同様である。
【００６３】
一般に、カメラで用いられる撮像素子においては、画素領域に光学的に遮光された領域であるオプティカルブラック領域（以下ＯＢ領域（遮光領域）という）が配置されている。そして、ＯＢ領域の出力信号を用いて黒レベルが基準レベルとなるように黒レベル補正が行われる。第２の実施形態においては、図２に示す上側領域および下側領域の各々にＯＢ領域を備える場合の制御手法について説明する。
【００６４】
図８は、本発明の第２の実施形態によるカメラで用いられる撮像素子の画素領域の一例を示す図である。なお、図示の画素領域は図２に示す画素領域２０１に相当する。
【００６５】
図示の画素領域は上側領域６０１および下側領域６０２を有している。これら上側領域６０１および下側領域６０２はそれぞれ図２に示す上側領域２０２および下側領域２０３に相当する。なお、画素領域以外の構成は第１の同様であるので省略されている。
【００６６】
上側領域６０１は、ＰＤを光学的に遮光した上側ＯＢ領域６０５と被写体像を受光する上側開口領域６０３とを備える。上側ＯＢ領域６０５および上側開口領域６０３は、図２に示す上側垂直走査回路２０６によって垂直走査される。下側領域６０２は、ＰＤを光学的に遮光した下側ＯＢ領域６０６と被写体像を受光する下側開口領域６０４とを備える。下側ＯＢ領域６０６および下側開口領域６０４は、図２に示す下側垂直走査回路２０７によって垂直走査される。
【００６７】
上側ＯＢ領域６０５および下側ＯＢ領域６０６の出力信号は、それぞれ図２に示す信号処理回路２１２および２１３で行われる黒レベル補正で用いられる補正値を求める際に用いられる。このため、上側ＯＢ領域６０５および下側ＯＢ領域６０６については上側開口領域６０３および下側開口領域６０４よりも先に読み出し制御が行われることが望ましい。
【００６８】
なお、上側開口領域６０３および下側開口領域６０４の左端又は右端にさらにＯＢ領域を配置して、当該ＯＢ領域の出力信号を用いて各行の黒レベルが基準レベルとなるように、行毎に補正値を更新しつつ黒レベル補正を行うようにしてもよい。また、信号処理回路２１２および２１３において行われる黒レベル補正については、既知であるので、ここでは説明を省略する。
【００６９】
図９は、図８に示す撮像素子をローリングシャッター駆動した際の各行のリセット走査および読み出し走査の制御を説明するための図である。そして、図９（ａ）はリセット走査開始信号および読み出し走査開始信号のタイミングを示す図であり、図９（ｂ）はリセット走査および読み出し走査のタイミングを示す図である。なお、図９（ａ）において、パルス信号ＰＳＨ１、ＰＳＨ２、ＰＲＤ１、およびＰＲＤ２は図５（ａ）に示すパルス信号ＰＳＨ１、ＰＳＨ２、ＰＲＤ１、およびＰＲＤ２と同様のパルス信号である。
【００７０】
図９（ａ）および図９（ｂ）を参照して、図９（ｂ）において、破線は各行のリセット走査、実線は各行の読み出し走査の行われるタイミングを示す。リセット走査は図４に示す時刻ｔ４０１〜ｔ４０２の動作であり、読み出し走査は図４に示す時刻ｔ４０３〜ｔ４１４の動作である。上側垂直走査回路２０６および下側垂直走査回路２０７は、リセット又は読み出し走査開始信号が入力されると、ＯＢ領域および開口領域の順に垂直走査を行う。
【００７１】
時刻ｔ９０１において、パルス信号ＰＳＨ１がＬからＨ、そして、Ｌとなると、上側ＯＢ領域６０５において破線９０９で示すリセット走査が開始する。そして、上側ＯＢ領域の画素２００が行毎に順次リセットされる。上側ＯＢ領域６０５のリセット走査が終了すると、続いて上側開口領域６０３において破線９１０で示すリセット走査が開始する。これによって、上側開口領域６０３の画素２００が行毎に順次リセットされて電荷蓄積が開始する。
【００７２】
時刻ｔ９０２において、パルス信号ＰＳＨ２がＬからＨ、そして、Ｌとなると、下側ＯＢ領域６０６において破線９１１で示すリセット走査が開始する。そして、下側ＯＢ領域のリセット走査が終了すると、時刻ｔ９０３において破線９１２で示す下側開口領域６０４のリセット走査が開始する。
【００７３】
時刻ｔ９０２においてパルス信号ＰＳＨ２は、上側開口領域６０３における残りのリセット走査行数が下側ＯＢ領域６０６のリセット走査行数と同一となるタイミングでＨとなる。よって、上側開口領域６０３の最終行のリセット走査と下側開口領域６０４の先頭行のリセット走査とは連続して行われることになる。つまり、上側開口領域６０３の最終行のリセット走査に続いて下側開口領域６０４の先頭行のリセット走査が行われる。その結果、上側開口領域６０３の先頭行から下側開口領域６０４の最終行まで同一方向に順番にリセット走査を行うことができる。
【００７４】
時刻ｔ９０４において、パルス信号ＰＲＤ１がＬからＨ、そして、Ｌとなると、上側ＯＢ領域６０５において実線９１３で示すように読み出し走査が開始する。これによって上側ＯＢ領域６０５において画素が行毎に順次読み出される。上側ＯＢ領域６０５の読み出し走査が終了すると、続いて上側開口領域６０３において読み出し走査（実線９１４）が行われる。
【００７５】
時刻ｔ９０５において、パルス信号ＰＳＨ１が再びＬからＨ、そして、Ｌとなって上側ＯＢ領域６０５において２フレーム目のリセット走査が開始する。
【００７６】
時刻ｔ９０６において、パルス信号ＰＲＤ２がＬからＨ、そして、Ｌとなり、下側ＯＢ領域６０６において実線９１５に示すように読み出し走査が開始する。下側ＯＢ領域６０６における読み出し走査が終了すると、時刻ｔ９０７において、実線９１６で示すように下側開口領域６０４の読み出し走査が開始する。
【００７７】
時刻ｔ９０６においてパルス信号ＰＲＤ２は、上側開口領域６０４における残りの読み出し走査行数が下側ＯＢ領域６０６の読み出し走査行数と同一とタイミングでＨとなる。よって、上側開口領域６０３の最終行の読み出し走査と下側開口領域６０４の先頭行の読み出し走査とは連続して行われることになる。つまり、上側開口領域６０３の最終行の読み出し走査に続いて下側開口領域６０４の先頭行の読み出し走査が行われる。その結果、上側開口領域の先頭行から下側開口領域の最終行までリセット走査の場合と同様に同一方向に順番に読み出し走査を行うことができる。
【００７８】
時刻ｔ９０８において、パルス信号ＰＲＤ１が再びＬからＨ、そして、Ｌとなって下側ＯＢ領域６０６において２フレーム目のリセット走査が開始する。２フレーム目以降の駆動タイミングは１フレーム目の駆動タイミングと同一であるので、ここでは説明を省略する。
【００７９】
このように、本発明の第２の実施形態では、上側領域と下側領域とにおいて垂直走査の開始タイミングを変えることによって、開口領域を同一方向に順番に垂直走査することができる。これによって、動体を撮影した際に撮影画像に生じる不連続性を解消することができる。
【００８０】
［第３の実施形態］
続いて、本発明の第３の実施形態によるカメラの一例について説明する。なお、第３の実施形態によるカメラの構成は図１に示すカメラと同様である。
【００８１】
上述の第１および第２の実施形態では、ローリングシャッター駆動によって撮像素子の露光開始および終了制御を行っている。このため、動体を撮影した際の不連続性を解消するためには、リセット走査および読み出し走査の双方において、開口領域を同一方向に順番に走査するように制御している。一方、露光終了制御にメカシャッターを併用した場合には、リセット走査のみをメカシャッターの走行方向と同一方向に順番に走査すればよい。
【００８２】
第３の実施形態においては、後述するように、撮影モードに応じて垂直走査の制御を変更する。
【００８３】
図１０は、本発明の第３の実施形態によるカメラで行われる撮影モードに応じたリセットおよび読み出しの制御を示す図である。
【００８４】
図１０において、連続走査とは、第１および第２の実施形態で説明した上側および下側開口領域を同一方向に順番に垂直走査する制御である。また、同時走査とは、上側および下側領域の垂直走査を同時に開始する制御である。そして、一括リセットとは、画素領域の全行において同時にリセット動作を行う制御である。
【００８５】
撮影モード１（第１の撮影モード）は、ローリングシャッターによって露光制御を行う撮影モードである。撮影モード１においては、リセットおよび読み出しの双方において上側領域から下側領域まで同一方向に連続して垂直走査が行われる。この制御は図５で説明した制御と同一である。
【００８６】
撮影モード２（第２の撮影モード）は、リセット走査によって電荷蓄積を開始した後、メカシャッターによって遮光を行って露光制御を行う撮影モードである。
【００８７】
図１１は、図１０に示す第２の撮影モードにおける撮像素子のリセット走査および読み出し走査の制御を説明するための図である。そして、図１１（ａ）はリセット走査開始信号および読み出し走査開始信号のタイミングを示す図である。また、図１１（ｂ）はリセット走査および読み出し走査のタイミングとメカシャッターの走行タイミングとを示す図である。
【００８８】
なお、図１１（ａ）において、パルス信号ＰＳＨ１、ＰＳＨ２、ＰＲＤ１、およびＰＲＤ２は図５（ａ）に示すパルス信号ＰＳＨ１、ＰＳＨ２、ＰＲＤ１、およびＰＲＤ２と同様のパルス信号である。また、制御パルスＰＲＶＳ１は、ＴＧ２１４から上側垂直走査回路２０６に入力される。そして、制御パルスＰＲＶＳ１がＨの場合に、上側垂直走査回路２０６は、後述するように走査方向を逆とする。さらに、制御パルスＰＲＶＳ２は、ＴＧ２１４から下側垂直走査回路２０７に入力される。制御パルスＰＲＶＳ２がＨの場合に、下側垂直走査回路２０７は走査方向を逆とする。
【００８９】
図１１（ａ）および図１１（ｂ）を参照して、図１１（ｂ）において、破線は各行のリセット走査、実線は各行の読み出し走査の行われるタイミングを示す。リセット走査は図４に示す時刻ｔ４０１〜ｔ４０２の動作であり、読み出し走査は図４に示す時刻ｔ４０３〜ｔ４１４の動作である。また、一点鎖線はメカシャッター１０３の走行タイミングを示し、メカシャッター１０３によって撮像素子１００が遮光されて露光が終了する。
【００９０】
時刻ｔ１１０１において、パルス信号ＰＳＨ２がＬからＨ、そして、Ｌとなると、下側領域において破線１１０６で示すようにリセット走査が開始する。これによって下側領域の画素が行毎に順次リセットされて、電荷蓄積が開始する。この際に、制御パルスＰＲＶＳ２はＨとなっているので、リセット走査はメカシャッター１０３の走行方向に合わせて下側から上側の行に向かって行われる。また、各行のリセット走査はメカシャッター１０３の走行スピードに合わせて行われる。
【００９１】
下側領域におけるリセット走査が上側領域との境界の行まで終わると、時刻ｔ１１０２において、パルス信号ＰＳＨ１がＬからＨ、そして、Ｌとなって、上側領域において破線１１０７に示すようにリセット走査が開始する。これによって上側領域の画素が行毎に順次リセットされて、電荷蓄積が開始する。この際には、制御パルスＰＲＶＳ１はＨとなっているので、リセット走査は、下側領域と同様にメカシャッター１０３の走行方向に合わせて下側から上側の行に向かって行われる。これによって、上側領域の先頭行から下側領域の最終行までメカシャッター１０３の走行方向と同一方向に連続してリセット走査が行われる。
【００９２】
時刻ｔ１１０３〜ｔ１１０４においては、一点鎖線１１０８で示すようにメカシャッター１０３が走行し、画素領域（つまり、下側領域および上側領域）の下側の行から上側の行に向かって画素が遮光されて、露光が終了する。
【００９３】
時刻ｔ１１０５においては、パルス信号ＰＲＤ１およびＰＲＤ２が同時にＬからＨ、そして、Ｌとなる。これによって、上側領域および下側領域において同時に読み出し走査が開始する。この際には、制御パルスＰＲＶＳ１はＬとなっているので、上側領域においては、上側の行から下側の行に向かって読み出しが行われる。一方、制御パルスＰＲＶＳ２はＨとなっているので、下側領域においては、下側の行から上側の行に向かって読み出しが行われる。
【００９４】
上側領域および下側領域の読み出し動作は同時に行われるので、読み出し時間を短縮することができる。また、読み出し動作の際には、メカシャッター１０３の遮光によって露光が終了しているので、上述のように読み出しを行っても、上側領域および下側領域の境界において不連続が生じない。
【００９５】
なお、図１１（ｂ）に示す例では、下側領域においては下側の行から上側の行に向かって読み出しが行われるが、上側領域と同様に、下側領域においても上側の行から下側の行に向かって読み出しを行うようにしてもよい。
【００９６】
図１２は、図１０に示す第３の撮影モードにおける撮像素子のリセット走査および読み出し走査の制御を説明するための図である。そして、図１２（ａ）はリセット走査開始信号および読み出し走査開始信号のタイミングを示す図である。また、図１２（ｂ）はリセット走査および読み出し走査のタイミングとメカシャッターの走行タイミングとを示す図である。
【００９７】
なお、第３の撮影モードにおいては、第１のメカシャッター（先幕）によって撮像素子１００を露出させ、第２のメカシャッター（後幕）によって撮像素子１００を遮光することによって露光制御が行われる。
【００９８】
図１２（ａ）において、パルス信号ＰＳＨ１、ＰＳＨ２、ＰＲＤ１、およびＰＲＤ２は図５（ａ）に示すパルス信号ＰＳＨ１、ＰＳＨ２、ＰＲＤ１、およびＰＲＤ２と同様のパルス信号である。また、制御パルスＰＲＶＳ１およびＰＲＶＳ２は、図１１（ａ）に示す制御パルスＰＲＶＳ１およびＰＲＶＳ２と同様の制御パルスである。制御パルスＰＳＨＡＬはＴＧ２１４から上側垂直走査回路２０６および下側垂直走査回路２０７に入力される。そして、制御パルスＰＳＨＡＬがＨの場合、上側垂直走査回路２０６および下側垂直走査回路２０７はそれぞれ上側領域および下側領域の全行で同時にリセット動作を行う。
【００９９】
図１２（ａ）および図１２（ｂ）を参照して、時刻ｔ１２０１〜ｔ１２０２において、制御パルスＰＳＨＡＬがＬからＨ、そして、Ｌとなって、上側領域および下側領域において一括して全ての行で同時にリセットが行われる。これによって、リセット走査に比べて、リセットに要する時間を短縮することができる。
【０１００】
時刻ｔ１２０３〜ｔ１２０５において、一点鎖線１２０８で示すように第１のメカシャッター（先幕）が走行して、これによって、画素領域の下側の行から上側の行に向かって画素が露出して露光が開始する。
【０１０１】
一方、時刻ｔ１２０４〜ｔ１２０６において、一点鎖線１２０９で示すように第２のメカシャッター（後幕）が走行して、これによって、画素領域の下側の行から上側の行に向かって画素が遮光されて露光が終了する。
【０１０２】
時刻ｔ１２０７において、パルス信号ＰＲＤ１およびＰＲＤ２が同時にＬからＨ、そして、Ｌとなって、上側領域および下側領域において同時に読み出し走査が開始する。この際には、制御パルスＰＲＶＳ１はＬとなっているので、上側領域においては上側の行から下側の行に向かって読み出しが行われる。また、制御パルスＰＲＶＳ２はＨとなってするので、下側領域においては下側の行から上側の行に向かって読み出しが行われる。このように、上側領域および下側領域における読み出し動作は同時に行われるので、読み出しに要する時間を短縮することができる。
【０１０３】
第３の撮影モードにおいては、メカシャッター１０３によって露光制御を行っているので、上述のように一括リセットおよび読み出し動作を行っても、上側領域および下側領域の境界で不連続が生じることはない。
【０１０４】
このように、本発明の第３の実施形態では、撮影モードに応じて垂直走査の制御を変えるようにしたので、読み出し時間を短縮しつつ、動体を撮影した際に撮影画像に生じる不連続性を解消することができる。
【０１０５】
なお、上述の第１〜第３の実施形態では、画素領域を上下に２分割した例について説明したが、画素領域を３つ以上の領域に分割するようにしてもよい。この場合には、分割領域に拘わらず、開口領域を同一方向に順番に垂直走査するように制御すればよい。
【０１０６】
上述の説明から明らかなように、図１および図２に示す例では、全体制御・演算回路１０４が制御手段として機能し、ＴＧ２１４、上側垂直走査回路２０６、および下側垂直走査回路２０７が操作手段として機能する。また、ここでは、少なくても全体制御・演算回路１０４、ＴＧ２１４、上側垂直走査回路２０６、および下側垂直走査回路２０７が撮像素子制御装置を構成する。
【０１０７】
以上、本発明について実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。
【０１０８】
例えば、上記の実施の形態の機能を制御方法として、この制御方法を撮像素子制御装置に実行させるようにすればよい。また、上述の実施の形態の機能を有するプログラムを制御プログラムとして、当該制御プログラムを撮像素子制御装置が備えるコンピュータに実行させるようにしてもよい。なお、制御プログラムは、例えば、コンピュータに読み取り可能な記録媒体に記録される。
【０１０９】
［その他の実施形態］
上述の実施形態の１以上の機能を実現するプログラムをネットワーク又は記憶媒体を介してシステム又は装置に供給する。そして、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも本発明は実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【０１１０】
２０１  画素領域
２０２  上側領域
２０３  下側領域
２０４，２０５  垂直信号線
３０１  フォトダイオード（ＰＤ）
３０２  転送スイッチ
３０３  フローティングディフュージョン（ＦＤ）
３０４  増幅部
３０５  リセットスイッチ
３０６  選択スイッチ
【図１】
2017216617.tif 000003
【図２】
2017216617.tif 000004
【図３】
2017216617.tif 000005
【図４】
2017216617.tif 000006
【図５】
2017216617.tif 000007
【図６】
2017216617.tif 000008
【図７】
2017216617.tif 000009
【図８】
2017216617.tif 000010
【図９】
2017216617.tif 000011
【図１０】
2017216617.tif 000012
【図１１】
2017216617.tif 000013
【図１２】
2017216617.tif 000014