(57)【要約】【課題】ノイズの低減を図る。【解決手段】電荷蓄積領域２０の第１領域２０Ａは、第１の導電型であり且つ光入射側の第１面Ｐに沿った領域である。第２領域２０Ｂは、該第１の導電型であり且つ第１領域２０Ａに連続する領域である。電位制御領域２２の第３領域２２Ａは、第１領域２０Ａに対して第１面Ｐに沿った方向に連続して配置された第２の導電型の領域である。第４領域２２Ｂは、第２領域２０Ｂの外周を覆う該第２の導電型の領域である。光電変換層１６は、電極層１４と半導体基板１２との間に配置され、光を電荷に光電変換する。【選択図】図１
2017163087.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型であり且つ光入射側の第１面に沿った第１領域、および、該第１の導電型であり且つ前記第１領域に連続する第２領域、からなる電荷蓄積領域と、
前記第１領域に対して前記第１面に沿った方向に連続して配置された第２の導電型の第３領域、および、前記第２領域の外周を覆う該第２の導電型の第４領域、からなる電位制御領域と、
を有する半導体基板と、
前記半導体基板の前記第１面側に配置された電極層と、
前記電極層と前記半導体基板との間に配置され、光を電荷に光電変換する光電変換層と、
を備える、半導体装置。
【請求項２】
前記電位制御領域に導通し、前記電位制御領域の電位を制御するための第１の電位制御部と、
前記第２領域にオーバーフローバリアを介して導通され、前記第２領域を介して前記第１領域に、前記光電変換層の光電変換によって得られる電荷と同じ極性の供給電荷を供給するための第２の電位制御部と、
を備える、請求項１に記載の半導体装置。
【請求項３】
前記第３領域および前記第４領域は連続して配置されている、請求項１に記載の半導体装置。
【請求項４】
前記半導体基板と前記光電変換層との間に配置されると共に、前記半導体基板の前記第１面に接触配置され、前記半導体基板のダングリングボンドを終端する終端層を備える、請求項１に記載の半導体装置。
【請求項５】
前記第２領域を介して前記第１領域に接続され、前記電荷蓄積領域に蓄積された電荷を転送する転送トランジスタと、
前記転送トランジスタに接続され、前記転送トランジスタから転送された電荷を電圧に変換する浮遊拡散領域と、
前記浮遊拡散領域をリセットするリセットトランジスタと、
前記浮遊拡散領域で変換された電圧を出力する配線層と、
を有する、
請求項２に記載の半導体装置。
【請求項６】
前記第１の電位制御部、前記第２の電位制御部、前記転送トランジスタ、前記リセットトランジスタ、および前記配線層を制御する制御部を備え、
前記制御部は、
前記光電変換層において変換された電荷が前記光電変換層と前記半導体基板との界面に蓄積される期間、前記供給電荷が前記電荷蓄積領域へ供給されるように前記第２の電位制御部を制御する第１の制御と、
前記電荷蓄積領域へ供給された前記供給電荷を前記浮遊拡散領域へ転送するように、前記転送トランジスタを制御する第２の制御と、
前記浮遊拡散領域をリセットするように前記リセットトランジスタを制御し、前記浮遊拡散領域で変換された電圧をリセット信号として出力するように前記配線層を制御する第３の制御と、
前記光電変換層に蓄積された電荷を前記電荷蓄積領域へ転送するように前記第１の電位制御部を制御する第４の制御と、
前記電荷蓄積領域に転送された電荷を前記浮遊拡散領域へ転送するように、前記転送トランジスタを制御する第５の制御と、
前記浮遊拡散領域で変換された電圧を読出信号として出力するように前記配線層を制御する第６の制御と、
前記読出信号から前記リセット信号を減算した減算値を、前記光電変換層で変換された電荷に対応する信号として読み出す第７の制御と、
をこの順に実行する、
請求項５に記載の半導体装置。
【請求項７】
前記制御部は、
前記第４の制御において、パルス電圧を前記電位制御領域へ印加するように前記第１の電位制御部を制御する、請求項６に記載の半導体装置。
【請求項８】
前記第２の制御によって前記電荷蓄積領域から前記浮遊拡散領域への前記供給電荷の転送が開始されてから、前記第５の制御によって前記電荷蓄積領域から前記浮遊拡散領域への電荷の転送が終了するまでの時間Ｔは、下記式（１）を満たす、請求項６に記載の半導体装置。
Ｔ＜２／（Ｖｔｈ×σ０×Ｎｔ）    ・・・式（１）
〔式（１）中、Ｖｔｈは、前記供給電荷の熱速度を表し、σ０は、前記半導体基板の原子密度を表し、Ｎｔは、界面準位密度を表す。〕
【請求項９】
請求項１に記載の半導体装置を備えた撮影装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置、および撮影装置に関する。
【背景技術】
【０００２】
光電変換層で光電変換された電荷を読み出す半導体装置が知られている。例えば、光電変換層を挟むように電極層を配置し、一方の電極層にｐ型の半導体領域とｎ型の半導体領域とを含む半導体基板をオーミックコンタクトさせた構成が知られている。また、光電変換層を、半導体領域および転送トランジスタを介して浮遊拡散領域に接続する技術も開示されている。
【０００３】
ここで、半導体装置から読み出した信号には、浮遊拡散領域の容量などに依存するノイズが含まれる場合がある。ノイズ除去する技術としては、Ｓｉ基板からなる光電変換層に光電変換機能と電荷蓄積機能とを持たせ、相関二重サンプリング（ＣＤＳ）と呼ばれるノイズ除去手法を用いた技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−４５３１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来技術では、ノイズを除去することができない場合があった。
【０００６】
本発明は、上記に鑑みてなされたものであって、ノイズの低減を図ることができる、半導体装置、および撮影装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
実施形態の半導体装置は、半導体基板と、電極層と、光電変換層と、を備える。半導体基板は、電荷蓄積領域と、電位制御領域と、を有する。電荷蓄積領域は、ｐ型およびｎ型の第１の導電型であり且つ光入射側の第１面に沿った第１領域、および、該第１の導電型であり且つ第１領域に連続する第２領域、からなる。電位制御領域は、第１領域に対して第１面に沿った方向に連続して配置された第２の導電型の第３領域、および、第２領域の外周を覆う該第２の導電型の第４領域、からなる。電極層は、半導体基板の第１面側に配置されている。光電変換層は、電極層と半導体基板との間に配置され、光を電荷に光電変換する。
【図面の簡単な説明】
【０００８】
【図１】半導体装置の一例を示す図。
【図２】ポテンシャルエネルギーの遷移の説明図。
【図３】タイミングチャート。
【図４】撮影装置の一例を示す模式図。
【図５】撮影装置の一例を示す模式図。
【図６】半導体チップの一例を示す図。
【図７】携帯端末の一例を示す模式図。
【図８】車両の一例を示す模式図。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、本実施の形態の詳細を説明する。
【００１０】
（第１の実施の形態）
図１は、半導体装置１０の一例を示す図である。半導体装置１０は、撮影装置１００などに適用可能である。撮影装置１００は、被写体を撮影して画像データを得る装置である。
【００１１】
半導体装置１０は、半導体基板１２と、終端層１８と、光電変換層１６と、電極層１４と、読出回路１５と、制御部４４と、を備える。
【００１２】
半導体装置１０は、読出回路１５、半導体基板１２、終端層１８、光電変換層１６、および電極層１４を、この順に積層した積層体である。制御部４４は、読出回路１５に電気的に接続されている（詳細後述）。
【００１３】
本実施の形態の半導体装置１０は、電極層１４側から半導体基板１２側に向かって入射する光（図中、光Ｌ参照）を受光し、光電変換層１６で光電変換を行う。そして、半導体装置１０は、変換された電荷に応じた信号を、読出回路１５で読み出す。
【００１４】
すなわち、本実施の形態の半導体装置１０は、裏面照射型ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサに、光電変換層１６および電極層１４が積層された、積層型イメージセンサである。裏面照射型とは、半導体基板１２における、光入射側とは反対側に読出回路１５が設けられた構成を示す。
【００１５】
半導体基板１２は、例えば、シリコン基板である。半導体基板１２は、電荷蓄積領域２０と、電位制御領域２２と、基板領域３２と、を含む。
【００１６】
電荷蓄積領域２０は、光電変換層１６で変換された電荷を蓄積するための領域である。電荷蓄積領域２０は、第１の導電型である。第１の導電型は、ｐ型およびｎ型の一方の導電型である。電荷蓄積領域２０は、電位制御領域２２とのｐｎ接合により、完全空乏化される。
【００１７】
電荷蓄積領域２０は、第１領域２０Ａと、第２領域２０Ｂと、からなる。第１領域２０Ａは、電荷蓄積領域２０における、第１面Ｐに沿った領域である。第１面Ｐは、半導体基板１２における、半導体装置１０への光入射側の面である。言い換えると、第１面Ｐは、半導体基板１２における、光電変換層１６側の面である。第２領域２０Ｂは、第１領域２０Ａに連続し、第１領域２０Ａに対して、光電変換層１６側とは異なる方向に向かって突出した領域である。本実施の形態では、第２領域２０Ｂは、第２面Ｑ側に向かって、第１領域２０Ａから突出した領域である。第２面Ｑは、半導体基板１２における光入射側である第１面Ｐの、反対側の面である。
【００１８】
すなわち、本実施の形態では、第２領域２０Ｂは、半導体装置１０の積層方向に長い領域であり、一端部が第１領域２０Ａに連続する。積層方向とは、半導体装置１０における、半導体基板１２、終端層１８、光電変換層１６、およびシリコン層１３の積層方向である。積層方向は、第１面Ｐに直交する方向に一致する。第２領域２０Ｂの他端部は、半導体基板１２の第２面Ｑに連続する。本実施の形態では、第２領域２０Ｂの他端部は、後述するオーバーフローバリア２４および転送トランジスタ３４に接合されている（詳細後述）。
【００１９】
電荷蓄積領域２０（第１領域２０Ａ、第２領域２０Ｂ）は、シリコン層１３に第１濃度の不純物をドープすることによって形成される、半導体領域である。シリコン層１３は、未終端の半導体基板であり、電荷蓄積領域２０や電位制御領域２２を形成する前の半導体基板である。
【００２０】
なお、第２領域２０Ｂの不純物濃度は、上記第１濃度を満たす範囲内において、半導体基板１２の第２面Ｑ側に向かうほど高くなるように、グラデーションがつけられていることが好ましい。第２領域２０Ｂに、不純物濃度のグラデーションを設けることで、第１領域２０Ａから転送されてきた電荷を第２面Ｑ側へ向かって効率よくドリフトさせることができる。
【００２１】
電位制御領域２２は、電荷蓄積領域２０の電位を制御するための領域である。電位制御領域２２は、第２の導電型である。第２の導電型は、第１の導電型とは異なる導電型であり、ｐ型およびｎ型の他方の導電型である。すなわち、電荷蓄積領域２０の導電型がｎ型である場合、電位制御領域２２の導電型は、ｐ型である。また、電荷蓄積領域２０の導電型がｐ型である場合、電位制御領域２２の導電型は、ｎ型である。
【００２２】
具体的には、例えば、光電変換層１６による光電変換によって得られる電荷が電子である場合、電荷蓄積領域２０はｎ−型の半導体領域であり、電位制御領域２２はｐ＋型の半導体領域である。一方、光電変換層１６による光電変換によって得られる電荷がホールである場合、電荷蓄積領域２０はｐ−型の半導体領域であり、電位制御領域２２はｎ＋型の半導体領域である。
【００２３】
以下では、特に説明の無い場合には、光電変換層１６による光電変換によって得られる電荷が電子であるものとして説明する。また、以下では、電荷蓄積領域２０がｎ−型の半導体領域であり、電位制御領域２２がｐ＋型の半導体領域である場合を説明する。
【００２４】
なお、本実施の形態の半導体装置１０では、電荷がホールであり、電荷蓄積領域２０がｐ−型であり、電位制御領域２２がｎ＋型であってもよい。
【００２５】
電位制御領域２２は、第３領域２２Ａと、第４領域２２Ｂと、からなる。第３領域２２Ａは、第１領域２０Ａに対して第１面Ｐに沿った方向に連続して配置されている。第４領域２２Ｂは、第２領域２０Ｂの外周を覆うように配置されている。言い換えると、第４領域２２Ｂは、第２領域２０Ｂと基板領域３２との境界面に配置されている。
【００２６】
なお、第３領域２２Ａおよび第４領域２２Ｂは、連続して配置されていることが好ましい。すなわち、図１に示すように、第３領域２２Ａは、第１領域２０Ａにおける第１面Ｐに沿った方向の側面と、第１領域２０Ａにおける第２面Ｑ側の面と、第４領域２２Ｂと、に連続して配置されていることが好ましい。
【００２７】
第３領域２２Ａと第４領域２２Ｂとが連続して配置されていることで、電荷蓄積領域２０を、より効果的に完全空乏化することができる。
【００２８】
ここで、電位制御領域２２がｐ＋型であり、電荷蓄積領域２０がｎ−型である場合、電位制御領域２２は電荷蓄積領域２０より電位が低い。このため、電位制御領域２２は、電荷蓄積領域２０内の電荷に対する、ポテンシャル障壁として機能する。
【００２９】
同様に、電位制御領域２２がｎ＋型であり、電荷蓄積領域２０がｐ−型である場合、電位制御領域２２は電荷蓄積領域２０より電位が高い。この場合、電位制御領域２２は、電荷蓄積領域２０内のホールに対する、ポテンシャル障壁として機能する。
【００３０】
ここで、電荷蓄積領域２０の第１領域２０Ａと、該電荷蓄積領域２０に隣接する電位制御領域２２における第３領域２２Ａと、を含む領域を、１つの画素領域Ｂとする。
【００３１】
上述したように、電位制御領域２２は、ポテンシャル障壁として機能する。このため、電位制御領域２２の第３領域２２Ａは、隣接する他の画素領域Ｂにおける電荷蓄積領域２０からの電荷の混入を防止する、画素分離領域として機能する。また、電荷蓄積領域２０は、光電変換層１６で変換された電荷を蓄積する電荷蓄積領域として機能する。
【００３２】
電位制御領域２２は、シリコン層１３に、第１濃度より高い第２濃度の不純物をドープすることによって形成される、半導体領域である。上述したように、電荷蓄積領域２０の不純物濃度は、第１濃度である。このため、電位制御領域２２の不純物濃度（第２濃度）は、電荷蓄積領域２０の不純物濃度（第１濃度）より高い。
【００３３】
第２濃度は、第１濃度より高い濃度であればよい。第２濃度は、具体的には、１．０×１０１４ｃｍ−３〜１．０×１０１７ｃｍ−３の範囲内であることが好ましく、１．３×１０１４ｃｍ−３〜３．６×１０１６ｃｍ−３の範囲内であることが更に好ましい。
【００３４】
例えば、１つの画素領域Ｂのサイズが１μｍ×１μｍであるとする。画素領域Ｂのサイズは、画素領域Ｂにおける、二次元平面である第１面Ｐに対して平行な面のサイズである。また、半導体基板１２の厚みを５μｍとする。また、１つの画素領域Ｂにおける電位制御領域２２の幅を１２５ｎｍとする。１つの画素領域Ｂにおける電位制御領域２２の幅は、隣接する二つの電荷蓄積領域２０間の間隔の１／２の長さに相当する。また、１つの画素領域Ｂにおける、電荷蓄積領域２０のサイズは、７５０ｎｍ×７５０ｎｍであるとする。そして、電位制御領域２２の飽和電荷数を１０００００電荷とする。電荷蓄積領域２０の不純物の原子数は、該飽和電子数と等しくなる。
【００３５】
この場合、電荷蓄積領域２０の不純物の第２密度Ｎｄは、下記式（Ａ）によって求められる。また、電位制御領域２２の不純物の第１密度Ｎａの下限値（Ｎａｍｉｎ）は、下記式（Ｂ）によって求められる。
【００３６】
Ｎｄ［ｃｍ−３］＝１０００００／（７５０ｎｍ×７５０ｎｍ×５μｍ）＝１．７８×１０１０    ・・・式（Ａ）
Ｎａｍｉｎ＝１０００００／｛（１μｍ×１μｍ−７５０ｎｍ×７５０ｎｍ）×５μｍ｝                                                              ・・・式（Ｂ）
【００３７】
電位制御領域２２の不純物の第１密度が、上記式（Ｂ）によって示されるＮａｍｉｎの値を示す場合、電位制御領域２２内のフラットバンドエリアは消滅する。
【００３８】
また、この場合、１つの画素領域Ｂにおける電位制御領域２２の面積（１μｍ×１μｍ−７５０ｎｍ×７５０ｎｍ）は、１つの画素領域Ｂにおける電荷蓄積領域２０の面積（７５０ｎｍ×７５０ｎｍ）の０．７８倍である。
【００３９】
このため、この場合、電荷蓄積領域２０を完全空乏化するために最低限必要な、電位制御領域２２の不純物濃度（本実施の形態では、ｐ＋の不純物濃度）は、例えば、１．７８×１０４／０．７８＝２．３×１０１０［ｃｍ−３］である。
【００４０】
これらの電位制御領域２２および電荷蓄積領域２０は、シリコン層１３への不純物のドープにより形成される。このとき、ドープする不純物の濃度を、第２濃度および第１濃度の各々に調整することで、電位制御領域２２および電荷蓄積領域２０が形成される。
【００４１】
電位制御領域２２の不純物の第１密度と、電荷蓄積領域２０の不純物の第２密度と、は、下記式（Ｃ）の関係を満たすことが好ましい。
【００４２】
Ｎａ＞Ｎｄ×Ａａ／Ａｄ    ・・・式（Ｃ）
【００４３】
式（Ｃ）中、Ｎａは、電位制御領域２２の不純物の第１密度を表す。Ｎｄは、電荷蓄積領域２０の不純物の第２密度を表す。Ａａは、１つの画素領域Ｂにおける、電位制御領域２２の占める面積を表す。Ａｄは、１つの画素領域Ｂにおける、電荷蓄積領域２０の占める面積を表す。通常、Ａａは、Ａｄ未満である（Ａａ＜Ａｄ）。
【００４４】
なお、１つの画素領域Ｂにおける電位制御領域２２の占める面積、および電荷蓄積領域２０の占める面積は、各々、半導体基板１２の画素領域Ｂの、第１面Ｐに平行な断面における、電位制御領域２２の面積および電荷蓄積領域２０の面積の各々に相当する。第１面Ｐに平行とは、半導体装置１０における、半導体基板１２、終端層１８、光電変換層１６、および電極層１４の積層方向に対して直交する方向に相当する。
【００４５】
電位制御領域２２の不純物の第１密度と、電荷蓄積領域２０の不純物の第２密度と、が上記式（Ｃ）に示す関係を満たすことで、電荷蓄積領域２０を完全に空乏化することができる。
【００４６】
電位制御領域２２の不純物の第１密度Ｎａは、例えば、１×１０１7ｃｍ−３〜１×１０１8ｃｍ−３の範囲である。また、電荷蓄積領域２０の不純物の第２密度Ｎｄは、例えば、１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３である。しかし、第１密度Ｎａおよび第２密度Ｎｄの値は、これらの範囲の値に限定されない。
【００４７】
電荷蓄積領域２０における第１領域２０Ａの厚みは限定されない。第１領域２０Ａの厚みは、例えば、５μｍである。
【００４８】
次に、光電変換層１６について説明する。光電変換層１６は、電極層１４と半導体基板１２との間に配置されている。
【００４９】
光電変換層１６は、電極層１４を介して入射した光を電荷に変換する層である。光電変換層１６は、例えば、可視全域を光電変換するアモルファスシリコンなどの無機材料や、ＣＩＧＳ（銅、インジウム、ガリウム、セレンの化合物）や、有機材料などを主成分とする。主成分とする、とは、７０％以上の含有率であること示す。また、光電変換層１６として、パンクロ感光性の有機光電変換層を用いてもよい。
【００５０】
光電変換層１６の構成材料は限定されない。但し、光電変換層１６の半導体基板１２側において、光電変換層１６とは異なる波長領域の光をさらに光電変換する場合には、光電変換層１６は、波長選択性を有する必要がある。波長選択性とは、光電変換対象の波長領域以外の波長の光を透過させることを示す。この場合、光電変換層１６は、キナクリドンや、サブフタロシアニン等を含む構成とすればよい。
【００５１】
なお、光電変換層１６は、有機材料を主成分とすることが好ましい。有機材料を主成分とする、とは、含有量が８０重量％以上であることを示す。また、光電変換層１６は、有機材料から構成されることが特に好ましい（含有量１００重量％）。
【００５２】
有機材料を主成分とする光電変換層１６を用いると、有機材料を主成分としない場合に比べて、光電変換層１６の抵抗率を高くすることが出来る。光電変換層１６の抵抗率が高いほど、光電変換層１６で発生した電荷が、光電変換層１６における、他の画素領域Ｂに対応する領域へと広がることを抑制することができる。言い換えると、他の画素領域Ｂからの電荷が各画素領域Ｂに混入することを抑制することができる。
【００５３】
なお、光電変換層１６における、各画素領域Ｂに対応する領域とは、光電変換層１６における、半導体基板１２における画素領域Ｂを、半導体装置１０の厚み方向に向かって光電変換層１６へ投影した領域である。厚み方向は、半導体装置１０の厚み方向であり、半導体基板１２、終端層１８、および光電変換層１６の積層方向と一致する。
【００５４】
また、有機材料を主成分とする光電変換層１６を用いた場合、以下の効果も得られる。上述のように、有機材料を主成分とする光電変換層１６を用い、光電変換層１６と半導体基板１２とを電極層（下部電極層）を介さずに積層することによって、下部電極層の微細加工が不要となる。また、シリコン層１３への不純物のドーピング濃度を調整することで、電荷蓄積領域２０と電位制御領域２２とを含む画素領域Ｂを容易に形成することができる。
【００５５】
本実施の形態の半導体装置１０では、光電変換層１６は、第１面Ｐに沿って、複数の電荷蓄積領域２０を連続して覆うように設けられた、連続膜である。すなわち、本実施の形態では、光電変換層１６は、複数の画素領域Ｂに渡って連続して設けられている。
【００５６】
電極層１４は、半導体基板１２の第１面Ｐ側に配置されている。本実施の形態では、電極層１４は、光電変換層１６の光入射側に設けられている。電極層１４は、半導体装置１０で検出対象の波長領域の光を透過し、且つ導電性を有する材料で構成すればよい。電極層１４は、例えば、ＩＴＯ、グラフェン、ＺｎＯなどで構成する。
【００５７】
電極層１４の厚みは限定されない。電極層１４の厚みは、例えば、３５ｎｍである。
【００５８】
終端層１８は、半導体基板１２と光電変換層１６との間に配置されている。終端層１８は、半導体基板１２の第１面Ｐに少なくとも接触して配置されている。終端層１８は、光電変換層１６に対しては他の層を介して配置されていてもよい。すなわち終端層１８は、光電変換層１６に対しては非接触に配置されていてもよい。
【００５９】
なお、終端層１８は、半導体基板１２と光電変換層１６の双方に接触して配置されていることが好ましい。すなわち、終端層１８は、半導体基板１２の第１面Ｐと、光電変換層１６の半導体基板１２側の第３面Ｓと、の双方に接触配置されていることが好ましい。
【００６０】
終端層１８は、半導体基板１２の表面のダングリングボンドを終端する層である。
【００６１】
ここで、半導体基板１２表面の未終端のダングリングボンド上に光電変換層１６を積層したと仮定する。半導体基板１２表面の未終端のダングリングボンド上に光電変換層１６を積層すると、半導体基板１２と光電変換層１６との界面で界面準位が形成される。界面準位は、光電変換層１６で変換された電荷のトラップとして作用する。
【００６２】
界面準位がトラップとして作用することで、読出回路１５で読み出された信号には、ノイズや残像が生じる。また、界面準位がトラップとして作用することで、半導体基板１２と光電変換層１６との界面でバンド曲りが発生し、光電変換層１６から半導体基板１２への電荷の完全転送が妨げられる。
【００６３】
このため、半導体装置１０は、第１面Ｐと光電変換層１６との間に、終端層１８を備えることが好ましい。終端層１８は、半導体基板１２の表面のダングリングボンドを終端する機能を有する層であればよい。終端層１８は、例えば、シリコン酸化膜である。
【００６４】
また、終端層１８は、シリコン層１３における、シリコン層１３の表面の全てのダングリングボンドを水素で終端した領域であってもよい。例えば、終端層１８は、シリコン層１３の表面を、例えばフッ酸で処理することにより、該表面のダングリングボンドを水素で終端した領域であってもよい。この場合、終端層１８は、シリコン層１３の表面における、結合に関与しない結合手を水素原子によって終端した、Ｓｉ−Ｈ層である。
【００６５】
終端層１８の厚みは、後述する第１の制御の期間に、光電変換層１６と終端層１８との界面に電荷が蓄積されても、該第１の制御の期間にダイレクトトンネリングの発生しない程度の厚みであればよい。例えば、終端層１８がシリコン酸化膜である場合、終端層１８の厚みは、２．５ｎｍ以上１５ｎｍ以下の範囲であることが好ましい。
【００６６】
終端層１８がシリコン酸化膜である場合、膜内の電界強度が１〜２ＭＶ／ｃｍになると、ダイレクトトンネリング現象が発生する。ダイレクトトンネリングとは、光電変換層１６から半導体基板１２側へドリフトしてきた電荷の略１００％が、終端層１８を介して半導体基板１２側へ通過することを示す。この観点から、終端層１８がシリコン酸化膜である場合、上記厚みであることが好ましい。
【００６７】
読出回路１５は、半導体基板１２の第２面Ｑ側に設けられている。読出回路１５は、電荷蓄積領域２０に蓄積された電荷を、信号として読み出す回路である。読出回路１５の詳細は後述する。
【００６８】
次に、本実施の形態の半導体装置１０における、電荷の流れを説明する。
【００６９】
上述のように構成された半導体装置１０に、電極層１４側から光電変換層１６へ向かって光が入射すると、光電変換層１６が入射した光を電荷に変換する。
【００７０】
光電変換層１６で生成された電荷は、半導体装置１０の厚み方向に形成される電界によって、光電変換層１６内を半導体基板１２側に向かってドリフトする。半導体装置１０の厚み方向とは、半導体装置１０を構成する各層の積層方向に一致する。
【００７１】
このとき、上述したように、光電変換層１６が有機材料を主成分とする構成であると、光電変換層１６で生成された電荷が、積層方向に交差する方向へ移動して他の画素領域Ｂに向かってドリフトすることが抑制される。
【００７２】
光電変換層１６内を半導体基板１２側に向かってドリフトし、光電変換層１６の第３面Ｓに到った電荷は、終端層１８を介して半導体基板１２側へ通過する。
【００７３】
上述したように、半導体基板１２内の電位制御領域２２は、電荷蓄積領域２０内に到った電荷に対する、ポテンシャル障壁として機能する。このため、電荷蓄積領域２０と電位制御領域２２との間には、電位制御領域２２側から電荷蓄積領域２０側へ向かって電荷をドリフトさせるような電界が発生する。よって、光電変換層１６から終端層１８を介して半導体基板１２に到った電荷は、電位制御領域２２側から電荷蓄積領域２０側へ向かう電界によって、画素領域Ｂごとに、電荷蓄積領域２０に集められる。
【００７４】
ここで、電荷蓄積領域２０は、電位制御領域２２によって完全空乏化されている。このため、光電変換層１６で生成された電荷は、半導体基板１２に既に蓄積されている電荷と混じることなく電荷蓄積領域２０に蓄積される。そして、電荷蓄積領域２０に蓄積された電荷は、読出回路１５によって信号として読み出される。
【００７５】
次に、読出回路１５について詳細を説明する。
【００７６】
読出回路１５は、電荷蓄積領域２０に蓄積された電荷を信号として読み出す。
【００７７】
読出回路１５は、第１の電位制御部３０と、第２の電位制御部２８と、半導体領域２６と、オーバーフローバリア２４と、転送トランジスタ３４と、ＦＤ３６と、電源３９と、リセットトランジスタ３８と、配線層４０と、を含む。
【００７８】
第１の電位制御部３０は、電位制御領域２２に導通し、電位制御領域２２の電位を制御するための端子である。電位制御領域２２の電位が制御されることで、電荷蓄積領域２０の電位が制御される。第１の電位制御部３０は、制御部４４に電気的に接続されている。詳細には、第１の電位制御部３０は、電位制御領域２２の第３領域２２Ａに接続されている。
【００７９】
制御部４４の制御によって、第１の電位制御部３０から電位制御領域２２へ電圧が印加されると、該電位制御領域２２に連続する（接する）電荷蓄積領域２０の電位が変化する。第１の電位制御部３０による電荷蓄積領域２０の電位の変化によって、光電変換層１６で変換され、終端層１８と半導体基板１２との界面に蓄積された電荷が、電荷蓄積領域２０へ転送（トンネリング）される。
【００８０】
第２の電位制御部２８は、電荷蓄積領域２０の第２領域２０Ｂに、オーバーフローバリア２４を介して導通されている。本実施の形態では、第２の電位制御部２８は、ｎ＋の半導体領域２６にオーミックコンタクトされている。半導体領域２６は、電荷蓄積領域２０と同じ導電型の領域である。また、半導体領域２６の不純物濃度は、電荷蓄積領域２０の不純物濃度に比べて高い。
【００８１】
半導体領域２６は、オーバーフローバリア２４を介して第２領域２０Ｂに接続されている。オーバーフローバリア２４は、電位制御領域２２と同じ導電型の半導体領域である。オーバーフローバリア２４は、本実施の形態では、ｐ−の半導体領域である。
【００８２】
第２の電位制御部２８は、オーバーフローバリア２４および第２領域２０Ｂを介して、電荷蓄積領域２０の第１領域２０Ａへ供給電荷（詳細後述）を供給するための端子である。すなわち、電荷蓄積領域２０の第２領域２０Ｂは、半導体装置１０の積層方向の一端部が電荷蓄積領域２０の第１領域２０Ａに接合し、該積層方向の他端部がオーバーフローバリア２４および半導体領域２６を介して、第２の電位制御部２８に接合されている。第２の電位制御部２８は、制御部４４に電気的に接続されている。
【００８３】
ここで、終端層１８が設けられていない構成の場合、半導体基板１２と光電変換層１６との界面に形成された界面準位により電荷がトラップされ、ノイズなどの原因となる。また、終端層１８が設けられた構成であっても、半導体基板１２と終端層１８との界面に形成された界面準位により電荷がトラップされ、ノイズなどの原因となる場合がある。
【００８４】
本実施の形態では、半導体装置１０は、第２の電位制御部２８からオーバーフローバリア２４および第２領域２０Ｂを介して、第１領域２０Ａへ供給電荷を供給可能な構成である。詳細は後述するが、制御部４４は、入射した光が光電変換層１６において電荷に変換され、光電変換層１６と終端層１８との界面に蓄積される期間、供給電荷が電荷蓄積領域２０へ供給されるように、第２の電位制御部２８を制御する。
【００８５】
供給電荷とは、光電変換層１６の光電変換によって得られる電荷と同じ極性の電荷である。上述したように、本実施の形態では、光電変換層１６による光電変換によって得られる電荷が電子であるものとして説明する。このため、この場合、供給電荷は、電子である。
【００８６】
ここで、本実施の形態では、半導体装置１０は、終端層１８を備えた構成である場合を説明している。このため、光電変換層１６で変換された電荷は、光電変換層１６と終端層１８との界面に蓄積される。
【００８７】
本実施の形態では、光電変換層１６と終端層１８との界面に電荷が蓄積される期間、電荷蓄積領域２０（詳細には電荷蓄積領域２０の第１領域２０Ａ）へ供給電荷が供給される。このため、半導体基板１２と終端層１８との界面に形成された界面準位は、第２の電位制御部２８から供給された供給電荷によって終端される。
【００８８】
なお、半導体装置１０は、終端層１８が設けられていない構成であってもよい。この場合には、光電変換層１６で変換された電荷は、光電変換層１６と半導体基板１２との界面に蓄積される。また、この場合、電荷蓄積領域２０へ供給電荷が供給されることによって、半導体基板１２と光電変換層１６との界面に形成された界面準位は、第２の電位制御部２８から供給された供給電荷によって終端される。
【００８９】
一方、電荷蓄積領域２０の第２領域２０Ｂにおける、第１面Ｐの反対側の他端部は、更に、転送トランジスタ３４を介して浮遊拡散領域（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ、以下、ＦＤと称する）３６に接続されている。
【００９０】
転送トランジスタ３４は、電荷蓄積領域２０の第２領域２０Ｂを介して、電荷蓄積領域２０の第１領域２０Ａに接続されている。転送トランジスタ３４は、電荷蓄積領域２０に蓄積された電荷をＦＤ３６へ転送する。
【００９１】
転送トランジスタ３４は、横型トランジスタであってもよいし、縦型トランジスタであってもよい。但し、転送トランジスタ３４は、縦型トランジスタであることが好ましい。転送トランジスタ３４として縦型トランジスタを用いることで、半導体装置１０における画素領域Ｂを、より微細な領域とすることが可能となる。このため、半導体装置１０を撮影装置１００に適用した場合、より高画質の撮影装置１００を提供可能となる。
【００９２】
ＦＤ３６は、転送トランジスタ３４に接続され、転送トランジスタ３４から転送された電荷を電圧に変換する。ＦＤ３６は、微小容量を有し、フローティングディフュージョンと称される。ＦＤ３６の変換ゲイン（電荷を電圧へ変換する際のゲイン）は、ＦＤ３６の容量により定まる。ＦＤ３６の容量が高いほど、変換ゲインも高い。ＦＤ３６は、リセットトランジスタ３８および配線層４０に接続されている。
【００９３】
リセットトランジスタ３８は、ＦＤ３６をリセットするためのトランジスタである。リセットトランジスタ３８のソースは、ＦＤ３６に接続されている。リセットトランジスタ３８のドレインは、ＦＤ３６のリセットレベルとなる電源（Ｖｒｓｔ）３９が接続されている。
【００９４】
配線層４０は、アンプトランジスタ４０Ａと、セレクトトランジスタ４０Ｂと、を含む。ＦＤ３６は、アンプトランジスタ４０Ａのゲートに接続されている。ＦＤ３６で変換された電圧は、アンプトランジスタ４０Ａのソースからセレクトトランジスタ４０Ｂを介して、制御部４４へ出力される。
【００９５】
制御部４４は、読出回路１５による信号の読み出しを制御する。すなわち、制御部４４は、第１の電位制御部３０、第２の電位制御部２８、転送トランジスタ３４、リセットトランジスタ３８、および配線層４０を制御する。言い換えると、制御部４４は、これらの第１の電位制御部３０、および第２の電位制御部２８から印加する電圧を制御する。また、制御部４４は、転送トランジスタ３４、リセットトランジスタ３８、および配線層４０のトランジスタのオンオフを制御する。
【００９６】
制御部４４は、第１の制御と、第２の制御と、第３の制御と、第４の制御と、第５の制御と、第６の制御と、第７の制御と、をこの順に実行する。
【００９７】
図２は、信号の読み出し制御時における、読出回路１５を構成する各部のポテンシャルエネルギー５０の遷移の説明図である。
【００９８】
まず、制御部４４は、第１の制御として、光電変換層１６と終端層１８との界面に電荷が蓄積される期間、第２の電位制御部２８から供給電荷が電荷蓄積領域２０へ供給されるように、第２の電位制御部２８を制御する。なお、上述したように、半導体装置１０が終端層１８を備えない構成である場合、制御部４４は、光電変換層１６と半導体基板１２との界面に電荷が蓄積される期間、第２の電位制御部２８から供給電荷が電荷蓄積領域２０へ供給されるように、第２の電位制御部２８を制御する。
【００９９】
この期間は、例えば、１６ｍｓｅｃである。第１の制御によって、図２（Ａ）に示すように、第２の電位制御部２８から半導体領域２６へ供給電荷６０が供給される。
【０１００】
なお、第１の制御〜第７の制御の全ての期間において、半導体領域２６、オーバーフローバリア２４、電荷蓄積領域２０、転送トランジスタ３４、ＦＤ３６、リセットトランジスタ３８、および電源（Ｖｒｓｔ）３９のポテンシャルエネルギーは、基板領域３２のポテンシャルエネルギー５０Ｈより低い。また、第１の制御〜第７の制御の全ての期間において、半導体領域２６、ＦＤ３６、および電源(Ｖｒｓｔ)３９のポテンシャルエネルギー（５０Ａ、５０Ｅ、５０Ｇ）は、オーバーフローバリア２４のポテンシャルエネルギー５０Ｂより低い。また、第１の制御の期間において、転送トランジスタ３４はオフ状態であり、転送トランジスタ３４のポテンシャルエネルギー５０Ｄは、電荷蓄積領域２０のポテンシャルエネルギー５０Ｃより高い。
【０１０１】
このため、第１の制御によって、半導体領域２６からオーバーフローバリア２４のポテンシャルエネルギー５０Ｂを超えた供給電荷６０は、電荷蓄積領域２０へ蓄積される（図２（Ａ）中、矢印Ａおよび矢印Ｂ参照）。この状態は、第１の制御の期間（すなわち、光電変換層１６と終端層１８との界面に電荷が蓄積される期間）、維持される。これにより、電荷蓄積領域２０の界面準位が、供給電荷６０により終端される。すなわち、第１の制御によって、電荷蓄積領域２０の界面準位が、供給電荷６０により終端される。
【０１０２】
次に、制御部４４は、第２の制御として、電荷蓄積領域２０に供給された供給電荷６０を、ＦＤ３６へ転送するように、転送トランジスタ３４を制御する。図２（Ｂ）に示すように、制御部４４は、転送トランジスタ３４をオンにする（ポテンシャルエネルギー５０Ｊ参照）。なお、このとき、ＦＤ３６、リセットトランジスタ３８、および電源(Ｖｒｓｔ)３９も、オンにされている。このため、これらのＦＤ３６、リセットトランジスタ３８、および電源(Ｖｒｓｔ)３９のポテンシャルエネルギー（５０Ｅ、５０Ｆ、５０Ｇ）は、転送トランジスタ３４のポテンシャルエネルギー５０Ｊと同程度となっている。
【０１０３】
また、転送トランジスタ３４のポテンシャルエネルギー５０Ｊは、電荷蓄積領域２０のポテンシャルエネルギー５０Ｃより低くなる。
【０１０４】
このため、第２の制御によって、電荷蓄積領域２０に蓄積された供給電荷６０が、ＦＤ３６へ完全転送される。そして、ＦＤ３６へ転送された供給電荷６０は、即座に、リセットトランジスタ３８のドレインへ排出されることとなる（図２（Ｂ）中、矢印Ｄ参照）。
【０１０５】
なお、第２の制御〜第７の制御時には、制御部４４は、電荷蓄積領域２０への供給電荷６０の供給がなされないように、第２の電位制御部２８を制御する。
【０１０６】
次に、制御部４４は、第３の制御として、ＦＤ３６をリセットするようにリセットトランジスタ３８を制御し、ＦＤ３６で変換された電圧をリセット信号６６として出力するように、配線層４０を制御する。
【０１０７】
第３の制御において、制御部４４は、図２（Ｃ）に示すように、転送トランジスタ３４をオフにする（ポテンシャルエネルギー５０Ｄ参照））。また、制御部４４は、リセットトランジスタ３８をオンからオフへと切り替える（ポテンシャルエネルギー５０Ｋ参照）。これによって、制御部４４は、ＦＤ３６をリセットする。このため、転送トランジスタ３４のポテンシャルエネルギー５０Ｄは、電荷蓄積領域２０およびＦＤ３６より高くなる。また、リセットトランジスタ３８のポテンシャルエネルギー５０Ｋは、ＦＤ３６および電源(Ｖｒｓｔ)３９より高く（ポテンシャルエネルギー５０Ｈと同程度）なる。
【０１０８】
このため、ＦＤ３６には、上記第２の制御によって転送された供給電荷６０が蓄積された状態となる。
【０１０９】
ここで、ＦＤ３６のリセットにより、ＫＴＣノイズ（リセットノイズ、と称される場合もある）６４が発生する。このため、ＦＤ３６には、第２の制御によって電荷蓄積領域２０から転送された供給電荷６０に加えて、ＫＴＣノイズ６４が蓄積される。ＦＤ３６は、これらの供給電荷６０およびＫＴＣノイズ６４の電荷を、電圧に変換する。
【０１１０】
そして、制御部４４は、ＦＤ３６で変換された電圧をリセット信号６６（図２（Ｃ）参照）として出力するように、配線層４０を制御する。リセット信号６６は、第２の制御によって電荷蓄積領域２０から転送された供給電荷６０と、ＫＴＣノイズ６４と、からなる電荷を、電圧に変換した信号である。
【０１１１】
次に、制御部４４は、第４の制御として、光電変換層１６と終端層１８との界面（または、光電変換層１６と半導体基板１２との界面）に蓄積された電荷を、電荷蓄積領域２０へ転送するように、第１の電位制御部３０を制御する。
【０１１２】
制御部４４は、光電変換層１６から電荷蓄積領域２０へ電荷がダイレクトトンネリング可能な電位となるように、第１の電位制御部３０を制御する。第１の電位制御部３０は、例えば、予め定めた電圧値の電圧を電位制御領域２２へ印加する。これにより、図２（Ｃ）に示すように、光電変換層１６と終端層１８との界面に蓄積された電荷６２が、電荷蓄積領域２０へ転送される。
【０１１３】
なお、制御部４４は、第４の制御において、パルス電圧を電位制御領域２２へ印加するように第１の電位制御部３０を制御することが好ましい。パルス電圧を電位制御領域２２へ印加することによって、光電変換層１６と終端層１８との界面に蓄積された電荷６２が、より効率よく電荷蓄積領域２０へ転送される。パルス電圧の具体例については、詳細を後述する。
【０１１４】
次に、制御部４４は、第５の制御として、電荷蓄積領域２０に転送された電荷６２をＦＤ３６へ転送するように、転送トランジスタ３４を制御する。制御部４４は、転送トランジスタ３４をオンにする。なお、制御部４４は、第４の制御および第５の制御の期間、転送トランジスタ３４をオンにすることが好ましい。
【０１１５】
このため、第５の制御によって、光電変換層１６から電荷蓄積領域２０へ転送された電荷６２が、ＦＤ３６へ完全転送される。
【０１１６】
よって、図２（Ｄ）に示すように、ＦＤ３６には、第２の制御によって電荷蓄積領域２０から転送された供給電荷６０と、ＫＴＣノイズ６４と、第５の制御によって光電変換層１６から電荷蓄積領域２０へ転送された電荷６２と、が蓄積された状態となる。ＦＤ３６は、これらの供給電荷６０、ＫＴＣノイズ６４、および電荷６２を、電圧に変換する。
【０１１７】
そして、制御部４４は、第６の制御として、該ＦＤ３６で変換された電圧を読出信号６８として出力するように、配線層４０を制御する。読出信号６８は、第２の制御によって電荷蓄積領域２０から転送された供給電荷６０と、ＫＴＣノイズ６４と、光電変換層１６から電荷蓄積領域２０へ転送された電荷６２と、からなる電荷を、電圧に変換した信号である。
【０１１８】
次に、制御部４４は、第７の制御として、読出信号６８からリセット信号６６を減算した減算値（すなわち、図２（Ｄ）における電荷６２）を、光電変換層１６で変換された電荷に対応する信号として読み出す。すなわち、制御部４４は、相関二重サンプリング（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）により、ノイズを除去した信号を読み出す。
【０１１９】
このため、本実施の形態の半導体装置１０では、ノイズの低減された信号を読み出すことができる。また、本実施の形態の半導体装置１０では、光電変換層１６から電荷蓄積領域２０へ転送された電荷６２に応じた信号を読み出した後に、更に、リセット信号を読み出して再度ＣＤＳ処理を行う、公知の後リセット方式を用いた場合のような、ノイズの除去の困難な方式に比べて、効果的にノイズの低減された信号を読み出すことができる。
【０１２０】
次に、読出回路１５による信号の読み出しを、タイミングチャートを用いて説明する。図３は、読出回路１５による信号の読み出しのタイミングチャートの一例である。読出回路１５の制御は、上述したように、制御部４４が行う。
【０１２１】
図３中、線図７０は、第２の電位制御部２８から第１領域２０Ａへの供給電荷６０の供給のオンオフを示す。線図７２は、転送トランジスタ３４のオンオフを示す。線図７４は、リセットトランジスタ３８のオンオフを示す。線図７６は、第１の電位制御部３０から電位制御領域２２へ印加される電圧の波形を示す。線図７８は、セレクトトランジスタ４０Ｂのオンオフを示す。
【０１２２】
なお、図３中、タイミングｔ０〜ｔ９は、以下の関係を示す。ｔ０＜ｔ１＜ｔ２＜ｔ３＜ｔ４＜ｔ５＜ｔ６＜ｔ７＜ｔ８＜ｔ９。
【０１２３】
―第１の制御―
まず、タイミングｔ０〜タイミングｔ１の期間、第２の電位制御部２８に電圧を印加する（線図７０Ａ参照）。そして、タイミングｔ１を経過すると、第２の電位制御部２８への電圧印加を解除する（線図７０Ｂ参照）。タイミングｔ０〜タイミングｔ１の期間は、上述した第１の制御の期間（すなわち、光電変換層１６と終端層１８との界面に電荷が蓄積される期間）に相当する。
【０１２４】
これによって、第２の電位制御部２８から、半導体領域２６およびオーバーフローバリア２４を介して、電荷蓄積領域２０へ供給電荷が供給される。第２の電位制御部２８に電圧を印加する期間Ｔ１は、供給電荷の供給によって半導体基板１２の界面準位を終端させることの可能な期間であればよい。例えば、期間Ｔ１は、１６ｍｓｅｃである。
【０１２５】
なお、この期間Ｔ１の間、転送トランジスタ３４、および、セレクトトランジスタ４０Ｂは、オフとする（線図７２Ａ、線図７８Ａ参照）。また、リセットトランジスタ３８は、オンとする（線図７４Ａ参照）。また、第１の電位制御部３０は、電圧を印加しない状態、すなわち０Ｖの状態である（線図７６Ａ参照）。
【０１２６】
―第２の制御―
次に、タイミングｔ２からタイミングｔ３の期間、転送トランジスタ３４をオンとする（線図７２Ｂ参照）。これによって、電荷蓄積領域２０に蓄積された供給電荷６０が転送トランジスタ３４を介してＦＤ３６へ転送される。
【０１２７】
―第３の制御―
次に、タイミングｔ３において、転送トランジスタ３４およびリセットトランジスタ３８をオフとする（線図７２Ｃ、線図７４Ｂ参照）。そしてセレクトトランジスタ４０Ｂをオンとすることで（線図７８Ｂ）、リセット信号６６（図２参照）を読み出す。そののち、セレクトトランジスタ４０Ｂをオフとする（線図７８Ｃ）。
【０１２８】
―第４の制御―
次に、タイミングｔ４において、転送トランジスタ３４をオンとし（線図７２Ｄ参照）、第１の電位制御部３０から電圧を電位制御領域２２へ印加する（線図７６Ｂ参照）。これによって、光電変換層１６から電荷蓄積領域２０へ、電荷が転送される。なお、上述したように、光電変換層１６から電荷蓄積領域２０へ電荷を転送させるために、第１の電位制御部３０から印加する電圧は、パルス電圧（線図７６Ｂ）であることが好ましい。
【０１２９】
このパルス電圧は、半導体装置１０の構成によって適宜調整すればよい。例えば、このパルス電圧は、数十Ｖ〜１００Ｖの電圧値のオンオフを１０回（１０サイクル）繰り返す波形によって示される電圧であればよい。
【０１３０】
具体的には、終端層１８の層厚（厚み）が２．５ｎｍであったと仮定する。この場合、パルス電圧は、３０Ｖの電圧値のオンオフを、１５回繰り返す波形によって示される電圧であればよい。これは、終端層１８の厚みが上記厚みである場合、１回のＦＮトンネルによるトンネル確率が、約４０％であるためである。この場合、上記パルス電圧の印加によって、光電変換層１６と半導体基板１２との界面（本実施の形態では、終端層１８と半導体基板１２との界面）に蓄積された電荷の略全てが、電荷蓄積領域２０へ転送される。
【０１３１】
なお、第１の電位制御部３０は、上記パルス電圧（線図７６Ｂ参照）を、タイミングｔ４〜タイミングｔ５の期間印加後、印加電圧を０Ｖに戻す（線図７６Ｃ参照）。
【０１３２】
―第５の制御―
次に、タイミングｔ６からタイミングｔ７の期間、転送トランジスタ３４をオンとする（線図７２Ｄ参照）。これによって、電荷蓄積領域２０に蓄積された電荷が、ＦＤ３６へ転送される。
【０１３３】
―第６の制御―
次に、タイミングｔ７において、転送トランジスタ３４をオフにする（線図７２Ｅ参照）。そして、タイミングｔ８からタイミングｔ９の期間、セレクトトランジスタ４０Ｂをオンにする（線図７８Ｄ）。これによって、読出信号６８（図２参照）を読み出す。そののち、セレクトトランジスタ４０Ｂをオフにする（線図７８Ｅ参照）。そして、更に、リセットトランジスタ３８をオンにした後にオフにする（線図７４Ｃ、線図７４Ｄ参照）。これにより、ＦＤ３６をリセットする。
【０１３４】
―第７の制御―
そして、制御部４４では、読出信号６８からリセット信号６６を減算した減算値（図２中、電荷６２参照）を、光電変換層１６で変換された電荷に対応する信号として読み出す。
【０１３５】
ここで、終端層１８と半導体基板１２との間の界面準位を終端した供給電荷がデトラップされるまでの間に、電荷蓄積領域２０からＦＤ３６への転送を終了させることが好ましい。供給電荷がデトラップされるまでの間に、電荷蓄積領域２０からＦＤ３６への転送が終了されると、界面準位によるノイズを更に抑えた状態で、信号を読み出すことができる。
【０１３６】
具体的には、第２の制御によって電荷蓄積領域２０からＦＤ３６へ供給電荷の転送が開始されてから、第５の制御によって電荷蓄積領域２０からＦＤ３６への電荷の転送が終了するまでの時間Ｔ（図３中、時間Ｔ２参照）は、下記式（１）を満たすことが好ましい。
【０１３７】
Ｔ＜２／（Ｖｔｈ×σ０×Ｎｔ）    ・・・式（１）
【０１３８】
式（１）中、Ｖｔｈは、供給電荷の熱速度を表し、σ０は、半導体基板１２の原子密度を表し、Ｎｔは、界面準位密度を表す。なお、界面準位密度は、半導体装置１０が終端層１８を備えた構成である場合、光電変換層１６と終端層１８との界面の界面準位密度を表す。また、半導体装置１０が終端層１８を備えない構成である場合、界面準位密度は、光電変換層１６と半導体基板１２との界面の界面準位密度を表す。
【０１３９】
なお、終端層１８を低温プロセスにより形成した場合、界面準位密度がバンドギャップの中央に集中することが知られている。低温プロセスには、４００℃未満の低温酸化、または９０℃程度に加熱した酸溶液によるケミカル酸化が挙げられる。
【０１４０】
バンドギャップの中央部のみに界面準位が集中した場合、界面準位を終端した供給電荷がデトラップされるまでの時間は、上記式（１）で表される。
【０１４１】
式（１）中、σ０をシリコン原子の断面積（１０−１５ｃｍ−２）で近似し、Ｎｔとして公知の参照値（１０１３ｃｍ−２）を用いると、上記時間Ｔ（図３中、時間Ｔ２）は、約１０μｓｅｃとなる。このため、制御部４４は、上記時間Ｔ（図３中、時間Ｔ２参照）が約１０μｓｅｃ以内となるように、読出回路１５を制御することが好ましい。
【０１４２】
以上説明したように、本実施の形態の半導体装置１０は、半導体基板１２と、電極層１４と、光電変換層１６と、を備える。半導体基板１２は、電荷蓄積領域２０と、電位制御領域２２と、を有する。電荷蓄積領域２０は、第１領域２０Ａと、第２領域２０Ｂと、からなる。第１領域２０Ａは、ｐ型およびｎ型の第１の導電型であり且つ光入射側の第１面Ｐに沿った領域である。第２領域２０Ｂは、該第１の導電型であり且つ第１領域２０Ａに連続する領域である。電位制御領域２２は、第３領域２２Ａと、第４領域２２Ｂと、からなる。第３領域２２Ａは、第１領域２０Ａに対して第１面Ｐに沿った方向に連続して配置された第２の導電型の領域である。第４領域２２Ｂは、第２領域２０Ｂの外周を覆う該第２の導電型の領域である。
【０１４３】
電極層１４は、半導体基板１２の第１面Ｐ側に配置されている。光電変換層１６は、電極層１４と半導体基板１２との間に配置され、光を電荷に光電変換する。
【０１４４】
従って、本実施の形態の半導体装置１０では、ノイズの低減を図ることができる。
【０１４５】
また、第１の電位制御部３０は、電位制御領域２２に導通し、電位制御領域２２の電位を制御するための端子である。第２の電位制御部２８は、第２領域２０ＢにＦＤ３６を介して導通され、第２領域２０Ｂを介して第１領域２０Ａに、光電変換層１６の光電変換によって得られる電荷と同じ極性の供給電荷を供給するための端子である。
【０１４６】
このように、本実施の形態の半導体装置１０では、第２の電位制御部２８は、第２領域２０ＢにＦＤ３６を介して導通され、第２領域２０Ｂを介して第１領域２０Ａに、光電変換層１６の光電変換によって得られる電荷と同じ極性の供給電荷を供給する。
【０１４７】
このため、光電変換層１６と半導体基板１２との界面の界面準位が、供給電荷によって終端され、ノイズの低減を図ることができる。
【０１４８】
また、半導体装置１０を撮影装置１００に適用した場合についても、同様の効果が得られる。
【０１４９】
（第２の実施の形態）
本実施の形態では、第１の実施の形態で説明した半導体装置１０に、カラーフィルタを設けた構成の撮影装置１００を説明する。
【０１５０】
図４は、撮影装置１００Ａの一例を示す模式図である。撮影装置１００Ａは、撮影装置１００の一例である。なお、第１の実施の形態で説明した半導体装置１０と同じ機能を有する部分には、同じ符号を付与して詳細な説明を省略する。
【０１５１】
撮影装置１００Ａは、半導体基板１２と、終端層１８と、光電変換層１６と、電極層１４と、読出回路１５と、制御部４４と、カラーフィルタ８０と、を備える。
【０１５２】
カラーフィルタ８０は、電極層１４の光入射側に配置されている。カラーフィルタ８０は、画素領域Ｂごとに、赤色の波長領域の光を吸収するカラーフィルタ８０Ｒと、青色の波長領域の光を吸収するカラーフィルタ８０Ｂと、緑色の波長領域の光を吸収するカラーフィルタ８０Ｇと、を含む。これらのカラーフィルタ８０Ｒと、カラーフィルタ８０Ｂと、カラーフィルタ８０Ｇと、はバイヤー配列（Ｂａｙｅｒ  ａｒｒａｎｇｅｍｅｎｔ）であることが好ましい。
【０１５３】
カラーフィルタ８０の膜厚は、限定されない。カラーフィルタ８０の膜厚は、例えば、１００ｎｍである。
【０１５４】
図４に示すように、本実施の形態の撮影装置１００Ａは、電極層１４上に、カラーフィルタ８０を設けた構成である。カラーフィルタ８０は、各画素領域Ｂに対応する領域ごとに、赤色の波長領域の光を吸収するカラーフィルタ８０Ｒと、青色の波長領域の光を吸収するカラーフィルタ８０Ｂと、緑色の波長領域の光を吸収するカラーフィルタ８０Ｇと、を含む。
【０１５５】
このため、本実施の形態の撮影装置１００Ａでは、画素領域Ｂごとに、Ｒ（赤色の波長領域の光）、Ｇ（緑色の波長領域の光）、Ｂ（青色の波長領域の光）の各々に対応する電荷による信号を読み出すことができる。
【０１５６】
以上説明したように、本実施の形態の撮影装置１００Ａは、第１の実施の形態の半導体装置１０上に、カラーフィルタ８０を設けた構成である。このため、本実施の形態の撮影装置１００Ａは、第１の実施の形態と同様の効果が得られる。
【０１５７】
なお、カラーフィルタ８０は、画素領域Ｂごとに、赤色の波長領域の光を吸収するカラーフィルタ８０Ｒと、青色の波長領域の光を吸収するカラーフィルタ８０Ｂと、緑色の波長領域の光を吸収するカラーフィルタ８０Ｇと、を含む構成であってもよい。
【０１５８】
（第３の実施の形態）
本実施の形態では、第１の実施の形態で説明した半導体装置１０に、第２の実施の形態とは異なるカラーフィルタを設けた構成の撮影装置１００を説明する。
【０１５９】
図５は、撮影装置１００Ｂの一例を示す模式図である。撮影装置１００Ｂは、撮影装置１００の一例である。なお、第１の実施の形態で説明した半導体装置１０と同じ機能を有する部分には、同じ符号を付与して詳細な説明を省略する。
【０１６０】
撮影装置１００Ｂは、半導体基板１２２と、終端層１８と、光電変換層１６Ｂと、電極層１４と、読出回路１５と、制御部４４と、カラーフィルタ９０と、を備える。
【０１６１】
光電変換層１６Ｂは、光電変換層１６と同様に、入射した光を電荷に変換する。本実施の形態では、光電変換層１６Ｂは、緑色の波長領域の光を、選択的に光電変換する。赤色および青色の波長領域の光は、光電変換層１６Ｂを透過する。光電変換層１６Ｂは、例えば、キナクリドン／サブフタロシアニンの共蒸着膜で構成する。
【０１６２】
カラーフィルタ９０Ｙは、青色の波長領域の光を吸収する、黄色のカラーフィルタである。カラーフィルタ９０Ｙは、電極層１４上の、画素領域Ｂの一部に対応する領域に設けられている。カラーフィルタ９０Ｃは、赤色の波長領域の光を吸収する、青色のカラーフィルタである。カラーフィルタ９０Ｃは、電極層１４上の画素領域Ｂにおける、カラーフィルタ９０Ｙ以外の領域に設けられている。
【０１６３】
半導体基板１２２は、半導体基板１２と同様に、電荷蓄積領域２０と、電位制御領域２２と、基板領域３２と、を含む。半導体基板１２２は、更に、半導体領域９２を含む。半導体領域９２は、電荷蓄積領域２０と同じ導電型の半導体領域である。半導体領域９２は、半導体領域９２Ａと半導体領域９２Ｂとを含む。
【０１６４】
半導体領域９２Ａは、カラーフィルタ９０Ｙを、撮影装置１００Ｂの積層方向に向かって半導体基板１２２に投影した領域内において、電位制御領域２２における第３領域２２Ａの第２面Ｑ側に設けられ、且つ該第３領域２２Ａに接触配置されている。このため、カラーフィルタ９０Ｙを、撮影装置１００Ｂの積層方向に向かって半導体基板１２２に投影した領域内には、第３領域２２Ａによるｐ＋の半導体領域と、半導体領域９２Ａによるｎ型の半導体領域と、基板領域３２によるｐ型の半導体領域と、によるシリコンフォトダイオードが形成されている。このシリコンフォトダイオードは、カラーフィルタ９０Ｙの捕色の波長領域の光を光電変換する。
【０１６５】
半導体領域９２Ｂは、カラーフィルタ９０Ｃを、撮影装置１００Ｂの積層方向に向かって半導体基板１２２に投影した領域内において、電位制御領域２２における第３領域２２Ａの第２面Ｑ側に設けられ、且つ該第３領域２２Ａに接触配置されている。このため、カラーフィルタ９０Ｃを、撮影装置１００Ｂの積層方向に向かって半導体基板１２２に投影した領域内には、第３領域２２Ａによるｐ＋の半導体領域と、半導体領域９２Ｂによるｎ型の半導体領域と、基板領域３２によるｐ型の半導体領域と、によるシリコンフォトダイオードが形成されている。このシリコンフォトダイオードは、カラーフィルタ９０Ｃの捕色の波長領域の光を光電変換する。
【０１６６】
このため、本実施の形態の撮影装置１００Ｂでは、カラーフィルタ９０Ｙを、撮影装置１００Ｂの積層方向に向かって半導体基板１２２に投影した領域内で、青色の光に応じた信号が読み出される。また、本実施の形態の撮影装置１００Ｂでは、カラーフィルタ９０Ｃを、撮影装置１００Ｂの積層方向に向かって半導体基板１２２に投影した領域内で、赤色の光に応じた信号が読み出される。
【０１６７】
また、撮影装置１００Ｂでは、半導体領域９２Ａと半導体領域９２Ｂとの間の領域で、緑色の光に応じた信号が読み出される。
【０１６８】
この構成により、本実施の形態の撮影装置１００Ｂでは、簡易な構造で、フルカラーの撮影を行うことができる。また、本実施の形態の撮影装置１００Ｂは、第１の実施の形態の半導体基板１２と同様の構成の半導体基板１２２、および、読出回路１５を備えた構成であるため、第１の実施の形態と同様の効果が得られる。
【０１６９】
（第４の実施の形態）
上記実施の形態で説明した半導体装置１０の適用範囲について説明する。上記実施の形態の半導体装置１０は、半導体チップや、撮影装置１００を備えた携帯端末や、撮影装置１００を備えた車両などに適用可能である。
【０１７０】
図６は、半導体チップ１０２の一例を示す図である。半導体チップ１０２は、基板１０４に、半導体装置１０を搭載した構成である。半導体チップ１０２は、上記実施の形態で説明した半導体装置１０を含む。
【０１７１】
このため、半導体チップ１０２は、ノイズの抑制された信号を得ることが出来る。
【０１７２】
図７は、携帯端末１０６の一例を示す模式図である。携帯端末１０６は、半導体チップ１０２を、撮影装置１００として本体部１０８に搭載している。半導体チップ１０２は、上記実施の形態で説明した半導体装置１０を含む。
【０１７３】
このため、半導体チップ１０２を搭載した携帯端末１０６は、ノイズの抑制された撮影画像を得ることが出来る。
【０１７４】
図８は、車両１１０の一例を示す模式図である。車両１１０は、半導体装置１０を備えた半導体チップ１０２を、撮影装置１００として車体１１２に搭載している。このため、半導体チップ１０２を搭載した車両１１０は、ノイズの抑制された撮影画像を得ることができる。
【０１７５】
以上、本発明の実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１７６】
１０  半導体装置
１２  半導体基板
１４  電極層
１６  光電変換層
１８  終端層
２０  電荷蓄積領域
２０Ａ  第１領域
２０Ｂ  第２領域
２２  電位制御領域
２２Ａ  第３領域
２２Ｂ  第４領域
２４  オーバーフローバリア
２８  第２の電位制御部
３０  第１の電位制御部
３４  転送トランジスタ
３６  ＦＤ
３８  リセットトランジスタ
４０  配線層
４４  制御部
【図１】
2017163087.tif 000003
【図２】
2017163087.tif 000004
【図３】
2017163087.tif 000005
【図４】
2017163087.tif 000006
【図５】
2017163087.tif 000007
【図６】
2017163087.tif 000008
【図７】
2017163087.tif 000009
【図８】
2017163087.tif 000010