(57)【要約】【課題】オーミック抵抗を低減することができる化合物半導体装置及びその製造方法を提供する。【解決手段】化合物半導体装置１００には、ＧａＮ系のキャリア走行層１０３と、キャリア走行層１０３中に二次元電子ガスを生じさせる、キャリア走行層１０３上方のＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）のキャリア供給層１０５と、キャリア供給層１０５上方のオーミック電極１１２、１１３と、が含まれる。キャリア供給層１０５の平面視でオーミック電極１１２、１１３と重なり合う領域にピット１３２、１３３が形成されており、ピット１３２、１３３内にオーミック電極１１２、１１３の一部が入り込んでいる。【選択図】図１
2017085006.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮ系のキャリア走行層と、
前記キャリア走行層中に二次元電子ガスを生じさせる、前記キャリア走行層上方のＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）のキャリア供給層と、
前記キャリア供給層上方のオーミック電極と、
を有し、
前記キャリア供給層の平面視で前記オーミック電極と重なり合う領域にピットが形成されており、
前記ピット内に前記オーミック電極の一部が入り込んでいることを特徴とする化合物半導体装置。
【請求項２】
前記ピットの下端と前記二次元電子ガスとの間の距離は、電子がトンネル可能な距離以下であることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記ピットは前記キャリア供給層を貫通していることを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【請求項５】
請求項１乃至３のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
【請求項６】
ＧａＮ系のキャリア走行層上方に、前記キャリア走行層中に二次元電子ガスを生じさせるＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）のキャリア供給層を形成する工程と、
前記キャリア供給層にピットを形成する工程と、
前記キャリア供給層上方に、前記キャリア供給層の前記ピットが形成された領域と平面視で重なり合うオーミック電極をその一部が前記ピット内に入り込むように形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
【請求項７】
前記ピットを形成する工程は、前記キャリア供給層に塩素系ガスのプラズマ処理を行う工程を有することを特徴とする請求項６に記載の化合物半導体装置の製造方法。
【請求項８】
前記ピットを形成する工程は、前記キャリア供給層にトラメチルアンモニウムヒドロキシド、硫酸及び過酸化水素水の混合溶液、フッ酸、塩酸若しくは水酸化カリウム又はこれらの任意の組み合わせを用いたウェット処理を行う工程を有することを特徴とする請求項６に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＩｎＡｌＮをキャリア供給層に、ＧａＮをキャリア走行層に用いた高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）が知られている。このＨＥＭＴでは、ＡｌＧａＮをキャリア供給層に用いたＨＥＭＴと比べて、高いキャリア電子密度が期待できる。これは、ＩｎＡｌＮとＧａＮとの間の伝導帯の不連続量（ΔＥｃ）が、ＡｌＧａＮとＧａＮとの間のそれよりも大きく、ＩｎＡｌＮの自然分極による電荷量がＡｌＧａＮのそれよりも大きいからである。ＩｎＡｌＮをキャリア供給層に、ＧａＮをキャリア走行層に用いたＨＥＭＴ（以下、「ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴ」ということがある）では、キャリア供給層の厚さが１０ｎｍ以下と薄い場合であっても、高いキャリア電子密度を得ることができる。従って、ゲートとチャネルとの距離を短くするためにゲートリセスを形成する必要がない。これらのことから、ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴによれば、高い相互コンダクタンス（ｇｍ）等の良好なゲート特性が得られ、ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴは次世代のデバイスとして期待されている。
【０００３】
しかしながら、ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴには、オーミック抵抗が高いという性質がある。このような課題はキャリア供給層にＩｎＡｌＧａＮを用いた場合にも生じる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２１５０３４号公報
【特許文献２】特開２０１４−５７０１２号公報
【特許文献３】特開２００３−３３２５６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、オーミック抵抗を低減することができる化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
化合物半導体装置の一態様には、ＧａＮ系のキャリア走行層と、前記キャリア走行層中に二次元電子ガスを生じさせる、前記キャリア走行層上方のＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）のキャリア供給層と、前記キャリア供給層上方のオーミック電極と、が含まれる。前記キャリア供給層の平面視で前記オーミック電極と重なり合う領域にピットが形成されており、前記ピット内に前記オーミック電極の一部が入り込んでいる。
【０００７】
化合物半導体装置の製造方法の一態様では、ＧａＮ系のキャリア走行層上方に、前記キャリア走行層中に二次元電子ガスを生じさせるＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）のキャリア供給層を形成し、前記キャリア供給層にピットを形成し、前記キャリア供給層上方に、前記キャリア供給層の前記ピットが形成された領域と平面視で重なり合うオーミック電極をその一部が前記ピット内に入り込むように形成する。
【発明の効果】
【０００８】
上記の化合物半導体装置等によれば、キャリア供給層のピットにオーミック電極が入り込むため、オーミック抵抗を低減することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る化合物半導体装置の構成を示す断面図である。
【図２Ａ】第１の実施形態に係る化合物半導体装置の製造方法の例を工程順に示す断面図である。
【図２Ｂ】図２Ａに引き続き、化合物半導体装置の製造方法の例を工程順に示す断面図である。
【図３】図２Ａ中の一部を拡大した断面図である。
【図４】第１の実施形態に係る化合物半導体装置の製造方法の他の例を工程順に示す断面図である。
【図５】第２の実施形態に係る化合物半導体装置の構成を示す断面図である。
【図６】第３の実施形態に係る化合物半導体装置の構成を示す断面図である。
【図７】オーミック抵抗の測定結果を示す図である。
【図８】第４の実施形態に係るディスクリートパッケージを示す図である。
【図９】第５の実施形態に係るＰＦＣ回路を示す結線図である。
【図１０】第６の実施形態に係る電源装置を示す結線図である。
【図１１】第７の実施形態に係る増幅器を示す結線図である。
【発明を実施するための形態】
【００１０】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１１】
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態は、ＨＥＭＴを備えた化合物半導体装置に関する。図１（ａ）は、第１の実施形態に係る化合物半導体装置の構成を示す断面図である。図１（ｂ）は、図１（ａ）中の一部を拡大した断面図である。
【００１２】
第１の実施形態に係る化合物半導体装置１００には、図１（ａ）に示すように、基板１０１、基板１０１上方のバッファ層１０２、バッファ層１０２上方のＧａＮ系のキャリア走行層１０３、キャリア走行層１０３上方のスペーサ層１０４、及びスペーサ層１０４上方のキャリア供給層１０５が含まれる。基板１０１は、例えば、ＳｉＣ基板、Ｓｉ基板、ＧａＮ基板又はサファイア基板である。バッファ層１０２は、例えばＡｌＮ層である。キャリア走行層１０３は、例えば不純物の意図的なドーピングが行われていないＧａＮ層である。スペーサ層１０４は、例えば電子がトンネル可能な厚さ（１ｎｍ〜２ｎｍ程度）のＡｌＮ層である。キャリア供給層１０５は、キャリア走行層１０３中に二次元電子ガスを発生させる材料からなり、例えば、ＩｎＡｌＮ層等のＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）層である。キャリア供給層１０５の厚さは、例えば５ｎｍ〜１５ｎｍ程度である。
【００１３】
化合物半導体装置１００には、キャリア供給層１０５上方のソース電極１１２及びドレイン電極１１３が含まれる。ソース電極１１２及びドレイン電極１１３を覆う絶縁膜１２１がキャリア供給層１０５上に形成されている。絶縁膜１２１には、ソース電極１１２とドレイン電極１１３との間に位置する開口部１２２が形成されており、開口部１２２を介してキャリア供給層１０５と接するゲート電極１１１が形成されている。絶縁膜１２１の材料は特に限定されず、例えばシリコン窒化膜が用いられる。ソース電極１１２及びドレイン電極１１３はオーミック電極の一例である。
【００１４】
キャリア供給層１０５の、平面視でソース電極１１２と重なる領域にピット１３２が形成され、平面視でドレイン電極１１３と重なる領域にピット１３３が形成されている。図１（ｂ）に示すように、ピット１３３はキャリア供給層１０５を貫通し、スペーサ層１０４まで達しており、ドレイン電極１１３の一部がピット１３３に入り込み、ピット１３３を通じてスペーサ層１０４に接触している。同様に、ピット１３２はキャリア供給層１０５を貫通し、スペーサ層１０４まで達しており、ソース電極１１２の一部がピット１３２に入り込み、ピット１３２に通じてスペーサ層１０４に接触している。
【００１５】
第１の実施形態では、ソース電極１１２の一部がピット１３２を介してスペーサ層１０４に接触し、ドレイン電極１１３の一部がピット１３３を介してスペーサ層１０４に接触し、スペーサ層１０４の厚さは電子がトンネル可能な程度である。従って、ソース電極１１２のピット１３２内の部分を含む電流経路及びドレイン電極１１３のピット１３３内の部分を含む電流経路が存在し、コンタクト抵抗を低減することができる。また、キャリア供給層１０５のピット１３２又はピット１３３が形成されていない部分に、薄いスペーサ層１０４を介しているものの、ＩｎxＡｌyＧａ1-x-yＮのキャリア供給層１０５とキャリア走行層１０３との積層構造がある。このため、自発分極により多量の二次元電子ガス（２ＤＥＧ）が発生し、シート抵抗が低く抑えられる。
【００１６】
ピット１３２及びピット１３３は、それぞれソース電極１１２及びドレイン電極１１３と平面視で重なる領域内に５．０×１０8個／ｃｍ2以上の密度で形成されていることが好ましい。これは、この密度が５．０×１０8個／ｃｍ2未満であると、過剰な電流集中が生じる可能性があるからである。更に、この領域内における、１辺の長さが１μｍの任意の２つの正方形領域間での密度の差が２０個／μｍ2以下であることが好ましい。これは、この密度の差が２０個／μｍ2超であると、密度が相対的に低い部分で過剰な電流集中が生じる可能性があるからである。
【００１７】
スペーサ層１０４が含まれてなくてもよい。スペーサ層１０４が含まれていない場合、ソース電極１１２の一部及びドレイン電極１１３の一部がキャリア走行層１０３に直接接触する。従って、コンタクト抵抗をより低減することができる。
【００１８】
次に、第１の実施形態に係る化合物半導体装置の製造方法の例について説明する。図２Ａ乃至図２Ｂは、第１の実施形態に係る化合物半導体装置の製造方法の例を工程順に示す断面図である。図３は、図２Ａ中の一部を拡大した断面図である。
【００１９】
この例では、先ず、図２Ａ（ａ）に示すように、基板１０１上にバッファ層１０２、キャリア走行層１０３、スペーサ層１０４及びキャリア供給層１０５を形成する。バッファ層１０２、キャリア走行層１０３、スペーサ層１０４及びキャリア供給層１０５は、例えば有機金属気相成長（metal organic chemical vapor deposition：ＭＯＣＶＤ）又は分子線エピタキシー（molecular beam epitaxy：ＭＢＥ）法等の結晶成長法により形成することができる。原料ガスとしては、例えばＡｌ源であるトリメチルアルミニウム（ＴＭＡ）ガス、Ｇａ源であるトリメチルガリウム（ＴＭＧ）ガス、Ｉｎ源であるトリメチルインジウム（ＴＭＩ）及びＮ源であるアンモニア（ＮＨ3）ガスの混合ガスを用いる。このとき、成長させる窒化物半導体層の組成に応じて、トリメチルアルミニウムガス、トリメチルガリウムガス及びトリメチルインジウムガスの供給の有無及び流量を適宜設定する。各窒化物半導体層に共通の原料であるアンモニアガスの流量は、例えば１００ｓｃｃｍ〜１００００ｓｃｃｍ程度とする。また、例えば、成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒ程度、成長温度は８００℃〜１２００℃程度とする。
【００２０】
次いで、キャリア走行層１０３、スペーサ層１０４及びキャリア供給層１０５に素子領域を画定する素子分離領域を形成する。素子分離領域の形成では、例えば、素子分離領域を形成する予定の領域を露出するフォトレジストのパターンをキャリア供給層１０５上に形成し、このパターンをマスクとしてアルゴン（Ａｒ）のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。
【００２１】
その後、素子領域内において、図２Ａ（ｂ）及び図３（ａ）に示すように、ソース電極１１２を形成する予定の領域及びドレイン電極１１３を形成する予定の領域を露出し、他の領域を覆うフォトレジストのマスク１３０をキャリア供給層１０５上に形成する。続いて、例えば塩素（Ｃｌ）系ガスのプラズマ処理により、キャリア供給層１０５のマスク１３０から露出している部分のうちで、ソース電極１１２を形成する予定の領域にピット１３２を形成し、ドレイン電極１１３を形成する予定の領域にピット１３３を形成する。ピット１３２及びピット１３３の形成では、例えば誘導結合型（inductive coupled plasma：ＩＣＰ）エッチング装置を用いる。本願発明者らの検討によれば、バイアスパワーが３Ｗ以下の場合、エネルギが低いためにキャリア供給層１０５のエッチングはほとんど進行しないが、キャリア供給層１０５に含まれる転位及び欠陥を起点とするピットが形成される。そして、このピットは処理時間の経過にともなって広がっていく。バイアスパワーの制御のしやすさの点でＩＣＰエッチング装置が好ましいが、反応性イオン（reactive ion etching：ＲＩＥ）エッチング装置などの他のエッチング装置が用いられてもよい。プラズマ処理後にマスク１３０を除去する。
【００２２】
続いて、図２Ａ（ｃ）に示すように、キャリア供給層１０５上にソース電極１１２及びドレイン電極１１３を形成する。ソース電極１１２及びドレイン電極１１３は、例えばリフトオフ法により形成することができる。すなわち、ソース電極１１２を形成する予定の領域及びドレイン電極１１３を形成する予定の領域を露出し、他の領域を覆うフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが２０ｎｍ程度のＴｉ膜を形成し、その上に厚さが２００ｎｍ程度のＡｌ膜を形成する。次いで、例えば、窒素雰囲気中にて４００℃〜１０００℃（例えば５５０℃程度）で熱処理（例えば急速加熱処理（rapid thermal annealing：ＲＴＡ））を行い、オーミック接触を得る。図３（ｂ）に示すように、ドレイン電極１１３の一部がピット１３３内に入り込み、ピット１３３を通じてスペーサ層１０４に接触する。同様に、ソース電極１１２の一部がピット１３２内に入り込み、ピット１３２を通じてスペーサ層１０４に接触する。
【００２３】
続いて、図２Ｂ（ｄ）に示すように、ソース電極１１２及びドレイン電極１１３を覆う絶縁膜１２１をキャリア供給層１０５上に形成する。絶縁膜１２１としては、例えばプラズマＣＶＤ化学気相成長（chemical vapor deposition：ＣＶＤ）法により窒化珪素膜を形成する。絶縁膜１２１は、例えば原子層堆積（atomic layer deposition：ＡＬＤ）法、又はスパッタ法により形成することもできる。絶縁膜１２１の厚さは、例えば１００ｎｍ程度とする。
【００２４】
次いで、図２Ｂ（ｅ）に示すように、絶縁膜１２１にゲート電極１１１用の開口部１２２を、開口部１２２からキャリア供給層１０５の一部が露出するように形成する。開口部１２２の形成に際しては、例えば、開口部１２２を形成する予定の領域を露出し、他の領域を覆うフォトレジストのパターンをキャリア供給層１０５上に形成し、このパターンをエッチングマスクとして絶縁膜１２１のドライエッチングを行う。このドライエッチングでは、例えばＳＦ6等のフッ素系ガスを用いる。開口部１２２をウェットエッチング又はイオンミリングにより形成してもよい。
【００２５】
その後、図２Ｂ（ｆ）に示すように、開口部１２２内の部分を含むゲート電極１１１を形成する。ゲート電極１１１の下面は開口部１２２内でキャリア供給層１０５の上面と接する。ゲート電極１１１は、例えばリフトオフ法により形成することができる。すなわち、ゲート電極１１１を形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが１０ｎｍ程度のＮｉ膜を形成し、その上に厚さが３００ｎｍ程度のＡｕ膜を形成する。
【００２６】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
【００２７】
この方法によれば、直径が１０ｎｍ〜１００ｎｍ程度のピット１３２及びピット１３３を、密度のばらつきを抑制しながら５．０×１０8個／ｃｍ2以上の密度で形成することができる。
【００２８】
次に、第１の実施形態に係る化合物半導体装置の製造方法の他の例について説明する。図４は、第１の実施形態に係る化合物半導体装置の製造方法の他の例を工程順に示す断面図である。
【００２９】
この例では、先ず、図４（ａ）に示すように、上記の例と同様にして、キャリア供給層１０５の形成までの処理を行う。次いで、ソース電極１１２を形成する予定の領域及びドレイン電極１１３を形成する予定の領域を露出し、他の領域を覆うフォトレジストのマスク２３０をキャリア供給層１０５上に形成する。その後、例えばテトラメチルアンモニウムヒドロキシド（tetramethylammonium hydroxide：ＴＭＡＨ）を用いたウェット処理により、キャリア供給層１０５のマスク２３０から露出している部分のうちで、ソース電極１１２を形成する予定の領域にピット１３２を形成し、ドレイン電極１１３を形成する予定の領域にピット１３３を形成する。本願発明者らの検討によれば、ＴＭＡＨにより、キャリア供給層１０５に含まれる転位及び欠陥を起点とするピットが形成される。ウェット処理は、マスク２３０が露光されないようにするために暗室内で行うことが好ましい。ウェット処理に、硫酸及び過酸化水素水の混合溶液、フッ酸、塩酸並びに水酸化カリウム等のＴＭＡＨ以外のエッチャントが用いられてもよい。これらの２種以上が用いられてもよい。ウェット処理では、例えばエッチャント中にキャリア供給層１０５を浸漬させる。プラズマ処理後にマスク２３０を除去する。
【００３０】
続いて、図４（ｂ）に示すように、上記の例と同様にして、ソース電極１１２及びドレイン電極１１３の形成以降の処理を行う。
【００３１】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
【００３２】
この方法によれば、直径が１０ｎｍ〜１００ｎｍ程度のピット１３２及びピット１３３を、密度のばらつきを抑制しながら５．０×１０8個／ｃｍ2以上の密度、例えば１．５×１０10個／ｃｍ2程度の密度で形成することができる。
【００３３】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、ＨＥＭＴを備えた化合物半導体装置に関する。図５（ａ）は、第２の実施形態に係る化合物半導体装置の構成を示す断面図である。図５（ｂ）は、図５（ａ）中の一部を拡大した断面図である。
【００３４】
第２の実施形態に係る化合物半導体装置２００では、図５（ａ）及び（ｂ）に示すように、複数のピット１３２の一部がキャリア供給層１０５を貫通してスペーサ層１０４に達し、複数のピット１３２の一部がキャリア供給層１０５の厚さ方向の途中でとまっている。同様に、複数のピット１３３の一部がキャリア供給層１０５を貫通してスペーサ層１０４に達し、複数のピット１３３の一部がキャリア供給層１０５の厚さ方向の途中でとまっている。ピット１３２の下端と２ＤＥＧとの間の距離及びピット１３３の下端と２ＤＥＧとの間の距離は、電子のトンネルが可能な距離以下である。他の構成は第１の実施形態と同様である。
【００３５】
第２の実施形態では、ソース電極１１２の一部がピット１３２を介してスペーサ層１０４に接触し、ドレイン電極１１３の一部がピット１３３を介してスペーサ層１０４に接触し、スペーサ層１０４の厚さは電子がトンネル可能な程度である。また、一部のピット１３２及び一部のピット１３３がスペーサ層１０４に接触していないが、これらピット１３２及びピット１３３の下端と２ＤＥＧとの間の距離は短く、電子のトンネルが可能である。従って、コンタクト抵抗を低減することができる。
【００３６】
第１の実施形態と同様に、スペーサ層１０４が含まれてなくてもよい。スペーサ層１０４が含まれていない場合、コンタクト抵抗をより低減することができる。
【００３７】
第２の実施形態に係る化合物半導体装置２００は、プラズマ処理又はウェットエッチングの条件の変更を除き、第１の実施形態と同様にして製造することができる。
【００３８】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は、ＨＥＭＴを備えた化合物半導体装置に関する。図６（ａ）は、第３の実施形態に係る化合物半導体装置の構成を示す断面図である。図６（ｂ）は、図６（ａ）中の一部を拡大した断面図である。
【００３９】
第３の実施形態に係る化合物半導体装置３００では、図６（ａ）及び（ｂ）に示すように、複数のピット１３３がキャリア供給層１０５の厚さ方向の途中でとまっている。同様に、複数のピット１３２がキャリア供給層１０５の厚さ方向の途中でとまっている。ピット１３２の下端と２ＤＥＧとの間の距離及びピット１３３の下端と２ＤＥＧとの間の距離は、電子のトンネルが可能な距離以下である。他の構成は第１の実施形態と同様である。
【００４０】
第３の実施形態では、ピット１３２及びピット１３３がスペーサ層１０４に接触していないが、これらピット１３２及びピット１３３の下端と２ＤＥＧとの間の距離は短く、電子のトンネルが可能である。従って、コンタクト抵抗を低減することができる。
【００４１】
第１の実施形態と同様に、スペーサ層１０４が含まれてなくてもよい。スペーサ層１０４が含まれていない場合、コンタクト抵抗をより低減することができる。
【００４２】
第３の実施形態に係る化合物半導体装置３００は、プラズマ処理又はウェットエッチングの条件の変更を除き、第１の実施形態と同様にして製造することができる。
【００４３】
次に、本願発明者らが行った試験及びその結果について説明する。この試験では、第１の実施形態に係る化合物半導体装置１００を作製し、比較のために参考例の化合物半導体装置を作製した。参考例では、ピット１３２及びピット１３３の形成を省略した。そして、これらにおけるソース電極及びドレイン電極のオーミック抵抗を測定した。この結果を図７に示す。
【００４４】
図７に示すように、参考例のオーミック抵抗が１．０×１０-5Ω・ｃｍ2であったのに対して、第１の実施形態のオーミック抵抗は３．０×１０-6Ω・ｃｍ2であった。つまり、第１の実施形態によればオーミック抵抗を参考例のそれの１／３未満まで低減することができた。
【００４５】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図８は、第４の実施形態に係るディスクリートパッケージを示す図である。
【００４６】
第４の実施形態では、図８に示すように、第１、第２又は第３の実施形態のＨＥＭＴのＨＥＭＴチップ１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極１１３が接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極１１２に接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極１１１に接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及びＨＥＭＴチップ１２１０等がモールド樹脂１２３１によりパッケージングされている。
【００４７】
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
【００４８】
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図９は、第５の実施形態に係るＰＦＣ回路を示す結線図である。
【００４９】
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第１、第２又は第３の実施形態のＨＥＭＴが用いられている。
【００５０】
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
【００５１】
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は、ＨＥＭＴを備えた電源装置に関する。図１０は、第６の実施形態に係る電源装置を示す結線図である。
【００５２】
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
【００５３】
一次側回路１２６１には、第５の実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
【００５４】
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
【００５５】
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第１、第２又は第３の実施形態のＨＥＭＴが用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
【００５６】
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態は、ＨＥＭＴを備えた増幅器に関する。図１１は、第７の実施形態に係る増幅器を示す結線図である。
【００５７】
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
【００５８】
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第１、第２又は第３の実施形態のＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。高周波増幅器は、例えば、携帯電話基地局用送受信装置、レーダー装置及びマイクロ波発生装置に用いることができる。
【００５９】
以下、本発明の諸態様を付記としてまとめて記載する。
【００６０】
（付記１）
ＧａＮ系のキャリア走行層と、
前記キャリア走行層中に二次元電子ガスを生じさせる、前記キャリア走行層上方のＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）のキャリア供給層と、
前記キャリア供給層上方のオーミック電極と、
を有し、
前記キャリア供給層の平面視で前記オーミック電極と重なり合う領域にピットが形成されており、
前記ピット内に前記オーミック電極の一部が入り込んでいることを特徴とする化合物半導体装置。
【００６１】
（付記２）
前記ピットの下端と前記二次元電子ガスとの間の距離は、電子がトンネル可能な距離以下であることを特徴とする付記１に記載の化合物半導体装置。
【００６２】
（付記３）
前記ピットは前記キャリア供給層を貫通していることを特徴とする付記１又は２に記載の化合物半導体装置。
【００６３】
（付記４）
前記ピットは、前記領域内に５．０×１０8個／ｃｍ2以上の密度で形成されていることを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
【００６４】
（付記５）
前記領域内における、１辺の長さが１μｍの任意の２つの正方形領域間での前記ピットの密度の差が２０個／μｍ2以下であることを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
【００６５】
（付記６）
前記キャリア供給層の組成はＩｎＡｌＮで表されることを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置。
【００６６】
（付記７）
付記１乃至６のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【００６７】
（付記８）
付記１乃至６のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
【００６８】
（付記９）
ＧａＮ系のキャリア走行層上方に、前記キャリア走行層中に二次元電子ガスを生じさせるＩｎxＡｌyＧａ1-x-yＮ（０＜ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）のキャリア供給層を形成する工程と、
前記キャリア供給層にピットを形成する工程と、
前記キャリア供給層上方に、前記キャリア供給層の前記ピットが形成された領域と平面視で重なり合うオーミック電極をその一部が前記ピット内に入り込むように形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
【００６９】
（付記１０）
前記ピットを形成する工程は、前記キャリア供給層に塩素系ガスのプラズマ処理を行う工程を有することを特徴とする付記９に記載の化合物半導体装置の製造方法。
【００７０】
（付記１１）
前記ピットを形成する工程は、前記キャリア供給層にトラメチルアンモニウムヒドロキシド、硫酸及び過酸化水素水の混合溶液、フッ酸、塩酸若しくは水酸化カリウム又はこれらの任意の組み合わせを用いたウェット処理を行う工程を有することを特徴とする付記９に記載の化合物半導体装置の製造方法。
【符号の説明】
【００７１】
１００、２００、３００：化合物半導体装置
１０３：キャリア走行層
１０４：スペーサ層
１０５：キャリア供給層
１１２：ソース電極
１１３：ドレイン電極
【図１】
2017085006.tif 000003
【図２Ａ】
2017085006.tif 000004
【図２Ｂ】
2017085006.tif 000005
【図３】
2017085006.tif 000006
【図４】
2017085006.tif 000007
【図５】
2017085006.tif 000008
【図６】
2017085006.tif 000009
【図７】
2017085006.tif 000010
【図８】
2017085006.tif 000011
【図９】
2017085006.tif 000012
【図１０】
2017085006.tif 000013
【図１１】
2017085006.tif 000014