(57)【要約】【課題】クロック周波数を高くしなくても精度よく装置間の同期を取ること。【解決手段】第１ボード１１０は、自装置が送信したフレームであって、第２ボード１２０が基準クロックでラッチする前に返送したフレームを自装置の基準クロックでラッチすることにより時刻情報を受信する。また、第１ボード１１０は、自装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、ラッチしたフレームと自装置の基準クロックとの間の位相差を判定する。また、第１ボード１１０は、時刻情報を受信した時刻と、受信した時刻情報と、判定した位相差と、に基づいて自装置と第２ボード１２０との間におけるフレームの伝送遅延量を計算する。そして、第１ボード１１０は、自装置が第２ボード１２０へ送信するフレームに含まれる時刻情報が示す時刻を、計算した伝送遅延量に基づいて補正する。【選択図】図１
2017034383.tif 000002
【特許請求の範囲】
【請求項１】
自装置の時計に基づく時刻情報を含むフレームを他の伝送装置へ送信することにより前記他の伝送装置の時計を前記自装置の時計と同期させる伝送装置において、
自装置が送信した前記フレームであって、前記他の伝送装置が前記他の伝送装置の基準クロックでラッチする前に自装置へ返送した前記フレームを自装置の基準クロックでラッチすることにより前記時刻情報を受信する受信部と、
前記自装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記受信部がラッチした前記フレームと前記自装置の基準クロックとの間の位相差を判定する判定部と、
前記受信部によって前記時刻情報が受信された時刻と、前記受信部によって受信された前記時刻情報と、前記判定部によって判定された前記位相差と、に基づいて自装置と前記他の伝送装置との間における前記フレームの伝送遅延量を計算する計算部と、
自装置が前記他の伝送装置へ送信する前記フレームに含まれる前記時刻情報が示す時刻を、前記計算部によって計算された前記伝送遅延量に基づいて補正する補正部と、
を備えることを特徴とする伝送装置。
【請求項２】
前記判定部は、前記複数のクロックによる前記フレームの各ラッチ結果と、前記フレームに含まれる所定パターンと、の比較によって前記位相差を判定することを特徴とする請求項１に記載の伝送装置。
【請求項３】
前記計算部は、前記受信部によって前記時刻情報が受信された時刻と、前記受信部によって受信された前記時刻情報が示す時刻と、の差分に前記判定部によって判定された前記位相差を加えた値の半分の値を算出することによって前記伝送遅延量を計算することを特徴とする請求項１または２に記載の伝送装置。
【請求項４】
他の伝送装置から送信された、前記他の伝送装置の時計に基づく時刻情報を含むフレームであって、自装置の基準クロックでラッチする前のフレームを前記他の伝送装置へ返送する返送部と、
前記返送部によって返送された前記フレームに基づいて前記他の伝送装置が補正した時刻を示す前記時刻情報を含み前記他の伝送装置から送信された前記フレームを前記自装置の基準クロックでラッチすることにより前記時刻情報を受信する受信部と、
前記自装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記受信部がラッチした前記フレームと前記自装置の基準クロックとの間の位相差を判定する判定部と、
前記受信部によって受信された前記時刻情報と、前記判定部によって判定された前記位相差と、に基づいて前記自装置の時計を前記他の伝送装置の時計と同期させる同期部と、
を備えることを特徴とする伝送装置。
【請求項５】
第１伝送装置が、前記第１伝送装置の時計に基づく時刻情報を含むフレームを第２伝送装置へ送信し、
前記第２伝送装置が、前記第１伝送装置によって送信された前記フレームであって、前記第２伝送装置の基準クロックでラッチする前のフレームを前記第１伝送装置へ返送し、
前記第１伝送装置が、前記第２伝送装置によって返送された前記フレームを前記第１伝送装置の基準クロックでラッチすることにより前記時刻情報を受信し、
前記第１伝送装置が、前記第１伝送装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記第１伝送装置がラッチした前記フレームと前記第１伝送装置の基準クロックとの間の位相差を判定し、
前記第１伝送装置が、前記時刻情報を受信した時刻と、受信した前記時刻情報と、判定した前記位相差と、に基づいて前記第１伝送装置と前記第２伝送装置との間における前記フレームの伝送遅延量を計算し、
前記第１伝送装置が、前記第２伝送装置へ送信する前記フレームに含まれる前記時刻情報が示す時刻を、計算した前記伝送遅延量に基づいて補正し、
前記第２伝送装置が、前記第１伝送装置によって送信された前記フレームを前記第２伝送装置の基準クロックでラッチすることにより前記時刻情報を受信し、
前記第２伝送装置が、前記第２伝送装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記第２伝送装置がラッチした前記フレームと前記第２伝送装置の基準クロックとの間の位相差を判定し、
前記第２伝送装置が、受信した前記時刻情報と、判定した前記位相差と、に基づいて前記第２伝送装置の時計を前記第１伝送装置の時計と同期させる、
ことを特徴とする同期方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送装置および同期方法に関する。
【背景技術】
【０００２】
従来、第１クロック信号を基準として、位相をずらしたｋ個のクロック信号を発生させ、それらの各々をラッチしてｋ個の１ビットの信号を得る技術が知られている（たとえば、下記特許文献１参照。）。また、時刻通知フレームを装置間で折り返すことによって伝送遅延時間を算出し、算出した遅延時間に基づいて時刻通知フレームを補正する技術が知られている（たとえば、下記特許文献２参照。）。
【０００３】
また、伝送路遅延計測フレームを装置間で折り返すことによって伝送路遅延を計測する技術が知られている（たとえば、下記特許文献３参照。）。また、通信ネットワークに接続されたタイミング同期装置において、基準タイミングと受信タイミングとのズレ値に基づいて、サンプリングパルス発振回路の基準タイミングを補正する技術が知られている（たとえば、下記特許文献４参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２１１３４６号公報
【特許文献２】特開２００９−１２８１７４号公報
【特許文献３】国際公開第２００８／１２３２７２号
【特許文献４】特開２００９−１８２６５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来技術では、たとえば装置間の伝送遅延量を計測する際に、時刻情報を含む時刻フレームと、時刻フレームをラッチする装置内の基準クロックと、の間の位相差による誤差が発生する場合がある。このため、精度よく装置間の同期を取ることができないという問題がある。
【０００６】
また、基準クロックの周波数を高くすることにより上述の誤差を小さくすることも考えられるが、そのためには高速伝送および高速処理に対応したデバイスを要するため、基準クロックの周波数を高くすることは困難である。
【０００７】
１つの側面では、本発明は、クロック周波数を高くしなくても精度よく装置間の同期を取ることができる伝送装置および同期方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するため、本発明の一側面によれば、第１伝送装置が、前記第１伝送装置の時計に基づく時刻情報を含むフレームを第２伝送装置へ送信し、前記第２伝送装置が、前記第１伝送装置によって送信された前記フレームであって、前記第２伝送装置の基準クロックでラッチする前のフレームを前記第１伝送装置へ返送し、前記第１伝送装置が、前記第２伝送装置によって返送された前記フレームを前記第１伝送装置の基準クロックでラッチすることにより前記時刻情報を受信し、前記第１伝送装置が、前記第１伝送装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記第１伝送装置がラッチした前記フレームと前記第１伝送装置の基準クロックとの間の位相差を判定し、前記第１伝送装置が、前記時刻情報を受信した時刻と、受信した前記時刻情報と、判定した前記位相差と、に基づいて前記第１伝送装置と前記第２伝送装置との間における前記フレームの伝送遅延量を計算し、前記第１伝送装置が、前記第２伝送装置へ送信する前記フレームに含まれる前記時刻情報が示す時刻を、計算した前記伝送遅延量に基づいて補正し、前記第２伝送装置が、前記第１伝送装置によって送信された前記フレームを前記第２伝送装置の基準クロックでラッチすることにより前記時刻情報を受信し、前記第２伝送装置が、前記第２伝送装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記第２伝送装置がラッチした前記フレームと前記第２伝送装置の基準クロックとの間の位相差を判定し、前記第２伝送装置が、受信した前記時刻情報と、判定した前記位相差と、に基づいて前記第２伝送装置の時計を前記第１伝送装置の時計と同期させる伝送装置および同期方法が提案される。
【発明の効果】
【０００９】
本発明の一側面によれば、クロック周波数を高くしなくても精度よく装置間の同期を取ることができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施の形態にかかる同期システムの一例を示す図である。
【図２】図２は、実施の形態にかかる同期システムにおける時刻同期処理の一例を示すシーケンス図である。
【図３】図３は、実施の形態にかかる時刻フレームの一例を示す図である。
【図４】図４は、実施の形態にかかる同期システムにおける時刻フレームの送受信タイミングの一例を示す図である。
【図５】図５は、実施の形態にかかるクロックシフト回路および受信タイミング測定回路の一例を示す図である。
【図６】図６は、実施の形態にかかる８段シフトレジスタにおけるシフトレジスタ値の一例を示す図である。
【図７】図７は、実施の形態にかかるシフトレジスタ値に基づく位相判定の一例を示す図である。
【図８】図８は、実施の形態にかかる第１ボードによる時刻情報の補正の一例を示す図である。
【図９】図９は、実施の形態にかかる各ボードの間の同期の一例を示す図である。
【図１０】図１０は、実施の形態にかかる同期システムを適用した装置の一例を示す図である。
【発明を実施するための形態】
【００１１】
以下に図面を参照して、本発明にかかる伝送装置および同期方法の実施の形態を詳細に説明する。
【００１２】
（実施の形態）
（実施の形態にかかる同期システム）
図１は、実施の形態にかかる同期システムの一例を示す図である。図１に示すように、実施の形態にかかる同期システム１００は、第１ボード１１０および第２ボード１２０を含む。第１ボード１１０は、第１ボード１１０（自装置）の時計に基づく時刻を示す時刻情報を含む時刻フレームを第２ボード１２０（他の伝送装置）へ送信することにより、第２ボード１２０の時計を第１ボード１１０の時計と同期させる伝送装置である。時計は、たとえば現在時刻（一例としては年、月、日、時、分、秒、…）を示す時刻情報を生成する処理部である。
【００１３】
第１ボード１１０と第２ボード１２０との間の信号の伝送は、たとえば、電気信号線を介した電気信号により行うことができる。ただし、第１ボード１１０と第２ボード１２０との間の信号の伝送は、電気信号線を介した電気信号に限らず、たとえば、光伝送路を介した光信号や、無線信号によって行うようにしてもよい。また、ここでは第１ボード１１０と第２ボード１２０との間の信号の伝送にかかる時間は、双方向で同じであるとする。
【００１４】
第１ボード１１０は、たとえば、基準クロック生成回路１１１と、カウンタ１１２と、補正回路１１３と、クロックシフト回路１１４と、受信タイミング測定回路１１５と、を備える。また、第１ボード１１０は、さらにバッファ１１９を備えてもよい。
【００１５】
基準クロック生成回路１１１は、第１ボード１１０における内部クロックである基準クロックを生成する。そして、基準クロック生成回路１１１は、生成した基準クロックを動作クロックとして第１ボード１１０の各部へ出力する。たとえば、カウンタ１１２、補正回路１１３およびクロックシフト回路１１４は、基準クロック生成回路１１１から出力された基準クロックを動作クロックとして用いて動作する。
【００１６】
カウンタ１１２は、基準クロック生成回路１１１から出力される基準クロックに基づくカウントアップを行うことにより、現在時刻を示す時刻情報を生成する時計である。たとえば、カウンタ１１２は、基準クロック生成回路１１１から出力される基準クロックが立ち上がるごとに、現在保持している時刻に対して所定時間（たとえば図４に示す例では８［ｎｓ］）を加算することによって時刻情報を生成する。そして、カウンタ１１２は、生成した時刻情報を補正回路１１３へ出力する。
【００１７】
補正回路１１３は、基準クロック生成回路１１１から出力された時刻情報が示す時刻を、第１ボード１１０と第２ボード１２０との間の伝送遅延量や第１ボード１１０の内部における遅延量などに基づいて補正する。
【００１８】
たとえば、補正回路１１３は、基準クロック生成回路１１１からの時刻情報を直接的に補正する。または、補正回路１１３は、基準クロック生成回路１１１からの時刻情報が示す時刻と、その時刻に対する補正値と、をそれぞれ示す情報を補正後の時刻情報として生成することにより時刻情報を補正してもよい。
【００１９】
補正回路１１３によって補正された時刻情報は、時刻フレームに格納されて第２ボード１２０へ送信される。これにより、時刻情報が第２ボード１２０へ到達した時点で、その時刻情報が示す時刻が、第１ボード１１０における時刻と一致するようにすることができる。また、第１ボード１１０から第２ボード１２０へ送信する時刻フレームの信号パワーを確保するために、補正回路１１３と第１ボード１１０の送信端との間に設けたバッファ１１９によって時刻フレームを増幅する構成としてもよい。
【００２０】
たとえば、補正回路１１３は、加算部１１６と、差分計算部１１７と、除算部１１８と、を備える。加算部１１６は、カウンタ１１２から出力された時刻情報に所定時間を加算することにより時刻情報を補正する補正部である。加算部１１６は、所定時間を加算した時刻情報を第２ボード１２０へ送信（送出）する。加算部１１６が時刻情報に加算する所定時間には、たとえば、除算部１１８から通知される、第１ボード１１０と第２ボード１２０との間の時刻フレームの伝送遅延量が含まれる。除算部１１８による伝送遅延量の計算については後述する。
【００２１】
また、加算部１１６が時刻情報に加算する所定時間には、カウンタ１１２から時刻情報が送信されてから、その時刻情報が第２ボード１２０へ送出されるまでの、第１ボード１１０における処理時間が含まれていてもよい。この処理時間は、たとえば、実測結果、シミュレーション結果または理論値等に基づいて算出された固定値とすることができる。
【００２２】
クロックシフト回路１１４は、基準クロック生成回路１１１から出力された基準クロックをシフト（遅延）させることにより、タイミング（位相）の異なる複数のクロックを生成する。そして、クロックシフト回路１１４は、生成した複数のクロックを受信タイミング測定回路１１５へ出力する。
【００２３】
受信タイミング測定回路１１５には、第１ボード１１０が第２ボード１２０へ送信し、第２ボード１２０が即時返送した時刻フレームが入力される。第２ボード１２０が即時返送した時刻フレームとは、第２ボード１２０が第２ボード１２０の基準クロックでラッチする前に第１ボード１１０へ返送した時刻フレームである。
【００２４】
受信タイミング測定回路１１５（受信部）は、入力された時刻フレームを第１ボード１１０の基準クロックでラッチすることにより、第１ボード１１０が第２ボード１２０へ時刻フレームによって送信した時刻情報を受信する。受信タイミング測定回路１１５が時刻フレームのラッチに用いる基準クロックは、たとえば、基準クロック生成回路１１１から出力された基準クロックである。または、受信タイミング測定回路１１５が時刻フレームのラッチに用いる基準クロックは、クロックシフト回路１１４から出力される複数のクロックのうちのシフト量が０［ｎｓ］のクロックであってもよい。
【００２５】
また、受信タイミング測定回路１１５は、入力された時刻フレームと、クロックシフト回路１１４から出力された複数のクロックと、に基づいて、入力された時刻フレームと、基準クロック生成回路１１１からの基準クロックと、の間の位相差を判定する。そして、受信タイミング測定回路１１５は、受信した時刻フレームの時刻情報と、判定した位相差を示す位相差情報と、を補正回路１１３へ出力する。
【００２６】
補正回路１１３の差分計算部１１７は、受信タイミング測定回路１１５からの時刻情報および位相差情報と、カウンタ１１２からの時刻情報と、に基づいて、第１ボード１１０と第２ボード１２０との間の往復の伝送遅延量を計算する。たとえば、カウンタ１１２からの時刻情報の値をａ、受信タイミング測定回路１１５からの時刻情報の値をｂ、受信タイミング測定回路１１５からの位相差情報の値をｃとする。この場合に、ａは時刻フレームの受信時刻を示し、ｂは時刻フレームの送信時刻を示し、ｃは時刻フレームと基準クロックとの位相差を示す。差分計算部１１７は、たとえばａ−ｂ＋ｃを計算することにより、第１ボード１１０と第２ボード１２０との間の往復の伝送遅延量を計算することができる。そして、差分計算部１１７は、計算結果を除算部１１８へ出力する。
【００２７】
除算部１１８は、差分計算部１１７から出力された計算結果を“２”で除算する。これにより、第１ボード１１０と第２ボード１２０との間の片道の伝送遅延量を精度よく計算することができる。除算部１１８は、計算した伝送遅延量を加算部１１６へ通知する。
【００２８】
このように、差分計算部１１７および除算部１１８により、時刻情報が受信された時刻（ａ）と、受信された時刻情報（ｂ）と、受信タイミング測定回路１１５によって判定された位相差（ｃ）と、に基づいて伝送遅延量を計算することができる。
【００２９】
第２ボード１２０は、たとえば、返送部１２１と、基準クロック生成回路１２２と、クロックシフト回路１２３と、受信タイミング測定回路１２４と、カウンタ１２５と、を備える。また、第２ボード１２０は、さらにバッファ１２６を備えてもよい。
【００３０】
返送部１２１は、第１ボード１１０から送信されて第２ボード１２０へ入力された時刻フレームであって、受信タイミング測定回路１２４によって第２ボード１２０の基準クロックでラッチする前の時刻フレームを第１ボード１１０へ返送（即時返送）する。これにより、時刻フレームの往復の伝送遅延時間に対して、第２ボード１２０へ入力された時刻フレームと、第２ボード１２０の基準クロックと、の間の位相差が影響を与えないようにすることができる。このため、第１ボード１１０において、第１ボード１１０と第２ボード１２０との間の伝送遅延量を精度よく計算することが可能になる。
【００３１】
返送部１２１は、一例としては、第２ボード１２０の受信端と受信タイミング測定回路１２４との間において信号を分岐し、分岐した信号を第２ボード１２０から第１ボード１１０への伝送路に接続する物理的な配線によって実現することができる。この物理的な配線は、たとえば、第１ボード１１０から第２ボード１２０への伝送に用いる配線と、第２ボード１２０から第１ボード１１０への伝送（返送）に用いる配線と、で長さが同じものとする。また、第２ボード１２０から第１ボード１１０へ返送する時刻フレームの信号パワーを確保するために、返送部１２１にバッファ１２６を設けて時刻フレームを増幅する構成としてもよい。
【００３２】
基準クロック生成回路１２２は、第２ボード１２０における内部クロックである基準クロックを生成する。基準クロック生成回路１２２は、生成した基準クロックを動作クロックとして第２ボード１２０の各部へ出力する。たとえば、クロックシフト回路１２３および受信タイミング測定回路１２４は、基準クロック生成回路１２２から出力された基準クロックを動作クロックとして用いて動作する。
【００３３】
基準クロック生成回路１２２が生成する第２ボード１２０の基準クロックは、第１ボード１１０の基準クロックとタイミング同期していなくてもよい。ただし、基準クロック生成回路１２２が生成する第２ボード１２０の基準クロックは、第１ボード１１０の基準クロックと周波数同期している。第１ボード１１０の基準クロックと第２ボード１２０の基準クロックとの間の周波数同期は、たとえば、第１ボード１１０が基準クロック生成回路１１１の基準クロックを第２ボード１２０へ送信することによって行うことができる。この場合は、第２ボード１２０は、基準クロック生成回路１２２の基準クロックの周波数を、第１ボード１１０から受信した基準クロックの周波数と同期させる。
【００３４】
また、第１ボード１１０の基準クロックと第２ボード１２０の基準クロックとの間の周波数同期の方法はこれに限らない。たとえば、第１ボード１１０の基準クロックと第２ボード１２０の基準クロックとの間の周波数同期には、第１ボード１１０と第２ボード１２０との間の伝送におけるＣＤＲ（Ｃｌｏｃｋ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ）を用いてもよい。この場合は、第２ボード１２０は、基準クロック生成回路１２２の基準クロックの周波数を、ＣＤＲにより再生したクロックの周波数（リカバリクロック）と同期させる。
【００３５】
クロックシフト回路１２３は、基準クロック生成回路１２２から出力された基準クロックをシフト（遅延）させることにより、タイミング（位相）の異なる複数のクロックを生成する。そして、クロックシフト回路１２３は、生成した複数のクロックを受信タイミング測定回路１２４へ出力する。
【００３６】
受信タイミング測定回路１２４には、第１ボード１１０が第２ボード１２０へ送信した時刻フレームが入力される。受信タイミング測定回路１２４は、入力された時刻フレームを第２ボード１２０の基準クロックでラッチすることにより、第１ボード１１０が第２ボード１２０へ時刻フレームによって送信した時刻情報を受信する。受信タイミング測定回路１２４がラッチに用いる基準クロックは、たとえば、基準クロック生成回路１２２から出力された基準クロックでもよいし、クロックシフト回路１２３から出力される各クロックのうちのシフト量が０［ｎｓ］のクロックでもよい。
【００３７】
また、受信タイミング測定回路１２４は、入力された時刻フレームと、クロックシフト回路１２３からの各クロックと、に基づいて、入力された時刻フレームと、基準クロック生成回路１２２からの基準クロックと、の間の位相差を判定する。そして、受信タイミング測定回路１２４は、受信した時刻フレームの時刻情報と、判定した位相差を示す位相差情報と、をカウンタ１２５へ出力する。
【００３８】
カウンタ１２５は、基準クロック生成回路１２２から出力された基準クロックと、受信タイミング測定回路１２４から出力された時刻情報と、に基づいて時刻情報を生成する時計である。また、カウンタ１２５は、受信タイミング測定回路１２４から出力された位相差情報に基づいて、生成する時刻情報を補正することにより第２ボード１２０の時計を第１ボード１１０の時計に同期させる同期部としての機能を有する。これにより、第２ボード１２０へ入力された時刻フレームと、基準クロック生成回路１２２からの基準クロックと、の間の位相差があっても、第１ボード１１０の時刻情報と、第２ボード１２０の時刻情報と、を同期させることができる。カウンタ１２５によって生成される時刻情報は、第２ボード１２０において時刻情報を要する各機能部へ出力される。
【００３９】
（実施の形態にかかる同期システムにおける時刻同期処理）
図２は、実施の形態にかかる同期システムにおける時刻同期処理の一例を示すシーケンス図である。図１に示した同期システム１００においては、時刻同期処理として、たとえば図２に示す各ステップが実行される。まず、第１ボード１１０が、第１ボード１１０の内部時刻における現在時刻を示す時刻情報を、第１ボード１１０の基準クロックによってラッチする（ステップＳ２０１）。ステップＳ２０１は、たとえば、補正回路１１３が、カウンタ１１２から出力される時刻情報を、基準クロック生成回路１１１から出力された基準クロックによってラッチすることにより行われる。
【００４０】
つぎに、第１ボード１１０が、ステップＳ２０１によってラッチした時刻情報に、第１ボード１１０と第２ボード１２０との間の伝送遅延量と、所定の処理時間と、を加えた時刻情報を時刻フレームに格納する（ステップＳ２０２）。ステップＳ２０２は、たとえば補正回路１１３により行われる。
【００４１】
ステップＳ２０２において時刻情報に加える伝送遅延量は、たとえば、初期状態においては“０”とし、ステップＳ２０６の後はステップＳ２０６によって計算した伝送遅延量とすることができる。ステップＳ２０２において時刻情報に加える処理時間は、たとえば、ステップＳ２０１によって時刻情報をラッチしてから、ステップＳ２０２によって時刻情報を時刻フレームに格納するまでにかかる時間である。また、ステップＳ２０２において時刻情報に加える処理時間には、後述のステップＳ２０３によって時刻フレームを送信するまでにかかる時間も含めてもよい。
【００４２】
つぎに、第１ボード１１０が、ステップＳ２０２によって時刻情報を格納した時刻フレームを第２ボード１２０へ送信（送出）する（ステップＳ２０３）。ステップＳ２０３は、たとえば第１ボード１１０と第２ボード１２０との間の伝送路を介して行われる。
【００４３】
つぎに、第２ボード１２０が、ステップＳ２０３によって送信された時刻フレームを、第２ボード１２０の基準クロックによってラッチせずに返送する（ステップＳ２０４）。ステップＳ２０４は、たとえば返送部１２１によって、第１ボード１１０と第２ボード１２０との間の伝送路を介して行われる。
【００４４】
つぎに、第１ボード１１０が、第１ボード１１０の基準クロックと、ステップＳ２０４によって第２ボード１２０から受信した時刻フレームと、の間の位相差を判定する（ステップＳ２０５）。ステップＳ２０５は、たとえばクロックシフト回路１１４および受信タイミング測定回路１１５によって行われる。
【００４５】
つぎに、第１ボード１１０が、第１ボード１１０および第２ボード１２０の間の伝送遅延量を計算し（ステップＳ２０６）、ステップＳ２０１へ戻る。これにより、第１ボード１１０および第２ボード１２０の間の伝送遅延量に基づいて補正した時刻情報が第１ボード１１０から第２ボード１２０へ送信される。ステップＳ２０６による伝送遅延量の計算は、ステップＳ２０４によって時刻フレームを受信した時刻と、ステップＳ２０４によって受信した時刻フレームの時刻情報と、ステップＳ２０５によって判定した位相差と、に基づいて行うことができる。ステップＳ２０６は、たとえば差分計算部１１７および除算部１１８により行われる。
【００４６】
また、第２ボード１２０が、第２ボード１２０の基準クロックと、ステップＳ２０３によって第１ボード１１０から受信した時刻フレームと、の間の位相差を判定する（ステップＳ２０７）。ステップＳ２０７は、たとえばクロックシフト回路１２３および受信タイミング測定回路１２４によって行われる。
【００４７】
つぎに、第２ボード１２０は、ステップＳ２０３によって第１ボード１１０から受信した時刻フレームに格納された時刻情報と、ステップＳ２０７によって判定した位相差と、に基づいて現在の時刻を計算し（ステップＳ２０８）、一連の処理を終了する。また、第２ボード１２０は、ステップＳ２０３によって第１ボード１１０から時刻フレームを受信するごとに、ステップＳ２０７，Ｓ２０８によって、時刻フレームに格納された時刻情報に基づく現在の時刻を計算する。
【００４８】
ここで、第１ボード１１０から２回目以降に送信される時刻フレームに格納された時刻情報は、第１ボード１１０および第２ボード１２０の間の伝送遅延量に基づいて補正された時刻情報となる。したがって、第２ボード１２０は、第１ボード１１０および第２ボード１２０の間の伝送遅延量に基づいて補正された時刻情報に基づく現在の時刻を計算することにより、第１ボード１１０との間で精度よく同期を取ることができる。
【００４９】
（実施の形態にかかる時刻フレーム）
図３は、実施の形態にかかる時刻フレームの一例を示す図である。第１ボード１１０は、たとえば図３に示す時刻フレーム３００を第２ボード１２０へ送信する。時刻フレーム３００は、フレーム検出部３１０と、時刻情報３２０と、を含む。フレーム検出部３１０は、時刻フレーム３００を検出するための、第１ボード１１０および第２ボード１２０において既知のパターン（プリアンブル）である。
【００５０】
一例としては、フレーム検出部３１０は、“０１０１０００１”の１［Ｂｙｔｅ］のビット列とすることができる。この場合に、第２ボード１２０は、第１ボード１１０からの受信信号の中から“０１０１０００１”のビット列を検出することにより時刻フレーム３００を検出し、時刻情報３２０を取得することができる。
【００５１】
時刻情報３２０は、第１ボード１１０の内部の時刻における現在時刻（一例としては年、月、日、時、分、秒、…）を示す情報である。一例としては、時刻情報３２０は、最下位ビットが５００［ｐｓｅｃ］、最下位から２番目のビットが１［ｎｓｅｃ］、…を表す１０［ｂｙｔｅ］のビット列とすることができる。
【００５２】
第１ボード１１０は、たとえば図３に示す時刻フレーム３００を周期的に送信する。ただし、第１ボード１１０による時刻フレームの送信方法はこれに限らない。たとえば、第１ボード１１０は、フレーム検出部３１０に続けて複数の時刻情報３２０を連続送信する動作を周期的に行ってもよい。
【００５３】
（実施の形態にかかる同期システムにおける時刻フレームの送受信タイミング）
図４は、実施の形態にかかる同期システムにおける時刻フレームの送受信タイミングの一例を示す図である。図４において、横方向は時間を示す。時刻４１０は、第１ボード１１０の内部の時刻である。ただし、図４においては、時刻４１０は、８［ｎｓ］単位の桁の時刻（８［ｎｓ］、１６［ｎｓ］、２４［ｎｓ］、…）のみを示している。
【００５４】
基準クロック４２０は、第１ボード１１０の内部の基準クロックである。たとえば、基準クロック４２０は、図１に示した基準クロック生成回路１１１によって生成される基準クロックである。
【００５５】
時刻フレーム４３０は、第１ボード１１０が第２ボード１２０へ送信（送出）する時刻フレームである。図４に示す例では、時刻フレーム４３０は、時刻４１０の８［ｎｓ］において送信されている。このため、時刻フレーム４３０には、図３に示したフレーム検出部３１０に相当する“０１０１０００１”に続けて、時刻情報として８［ｎｓ］を示す情報が格納されている。ただし、図４に示す例では第１ボード１１０と第２ボード１２０との間の伝送遅延量等に基づく時刻情報の補正は行われていない。
【００５６】
時刻フレーム４４０は、第２ボード１２０が第１ボード１１０から受信して第１ボード１１０へ返送する時刻フレームである。第２ボード１２０が受信する時刻フレーム４４０のタイミングは、第１ボード１１０が送信する時刻フレーム４３０のタイミングに対して、第１ボード１１０と第２ボード１２０との間の伝送遅延量だけ遅くなる。
【００５７】
時刻フレーム４５０は、第１ボード１１０が第２ボード１２０から受信する時刻フレームである。往復伝送遅延量４０１は、第１ボード１１０が時刻フレーム４３０を送信してから第１ボード１１０が時刻フレーム４５０を受信するまでの時間、すなわち第１ボード１１０と第２ボード１２０との間の往復の伝送遅延量である。
【００５８】
位相差４０２は、第１ボード１１０の基準クロック４２０と、第１ボード１１０が第２ボード１２０から受信する時刻フレーム４５０と、の間の位相差である。位相差４０２は、たとえば、時刻フレームの遅延量とクロック遅延とのずれにより発生する。また、たとえばＣＤＲによりクロックを抽出する構成においても、データ位相とクロック位相は必ずしも一致せず、位相差４０２が発生する。これは、ＣＤＲにおいてはデータ変化に追従してクロックが再生されるが、クロックエッジはデータ変化点ではなく確実にデータを打ち抜ける位相で生成されるためである。このため、時刻フレームと、時刻フレームをラッチする基準クロックと、の間には位相差４０２が発生する。このような位相差は、第２ボード１２０が第１ボード１１０からの時刻フレームをラッチする場合にも同様に発生する。
【００５９】
第１ボード１１０は、時刻フレーム４５０を基準クロック４２０によりラッチして得られる時刻情報（８［ｎｓ］）と、基準クロック４２０と時刻フレーム４５０との間の位相差４０２と、に基づいて、往復伝送遅延量４０１を精度よく計算することができる。
【００６０】
（実施の形態にかかるクロックシフト回路および受信タイミング測定回路）
図５は、実施の形態にかかるクロックシフト回路および受信タイミング測定回路の一例を示す図である。たとえば図１に示したクロックシフト回路１１４および受信タイミング測定回路１１５は、たとえば図５に示すクロックシフト回路５０１および受信タイミング測定回路５０２により実現することができる。
【００６１】
クロックシフト回路５０１は、基準クロック生成回路１１１（たとえば図１参照）から入力された１２５［ＭＨｚ］の基準クロックを０．５［ｎｓ］ずつ１５回シフト（遅延）させる。これにより、それぞれ０［ｎｓ］シフト（シフトなし）、０．５［ｎｓ］シフト、１［ｎｓ］シフト、…７．５［ｎｓ］シフトさせた１６本のクロックが生成される。クロックシフト回路５０１は、クロックシフトにより生成した１６本のクロックを受信タイミング測定回路５０２へ出力する。
【００６２】
受信タイミング測定回路５０２は、時刻情報受信回路５１０と、１６個の８段シフトレジスタ（８段シフトレジスタ５２１〜５３６）と、１６個のフレーム検出部（フレーム検出部５４１〜５５６）と、位相判定部５６０と、を備える。
【００６３】
時刻情報受信回路５１０には、第２ボード１２０（たとえば図１参照）から返送された時刻フレームが入力される。また、時刻情報受信回路５１０には、クロックシフト回路５０１から出力された各クロックのうちの０［ｎｓ］シフトのクロック（すなわち基準クロック）が入力される。時刻情報受信回路５１０は、入力された時刻フレームを、入力された０［ｎｓ］シフトのクロックでラッチすることにより時刻情報を受信する。そして、時刻情報受信回路５１０は、受信した時刻情報を補正回路１１３（たとえば図１参照）へ出力する。
【００６４】
８段シフトレジスタ５２１〜５３６のそれぞれには、第２ボード１２０（たとえば図１参照）から返送された時刻フレームが入力される。また、８段シフトレジスタ５２１〜５３６にはそれぞれクロックシフト回路５０１から出力されたシフト量の異なる各クロックが入力される。たとえば、８段シフトレジスタ５２１には０［ｎｓ］シフトのクロックが入力される。８段シフトレジスタ５２２には０．５［ｎｓ］シフトのクロックが入力される。８段シフトレジスタ５３６には７．５［ｎｓ］シフトのクロックが入力される。
【００６５】
８段シフトレジスタ５２１は、８個のフリップフロップ（フリップフロップ５７１〜５７８）を備える。先頭のフリップフロップ５７１には時刻フレームが入力される。また、フリップフロップ５７１〜５７８は互いに直列に接続されている。たとえば、フリップフロップ５７１の出力はフリップフロップ５７２の入力に接続され、フリップフロップ５７２の出力はフリップフロップ５７３の入力に接続されている。
【００６６】
そして、フリップフロップ５７１〜５７８のそれぞれは、８段シフトレジスタ５２１へ入力された０［ｎｓ］シフトのクロックによって入力値をラッチする。これにより、フリップフロップ５７１〜５７８には、０［ｎｓ］シフトのクロックで時刻フレームをラッチした８ビットの値が保持される。８段シフトレジスタ５２１は、フリップフロップ５７１〜５７８によって保持された各値をフレーム検出部５４１へ出力する。
【００６７】
８段シフトレジスタ５２１について説明したが、８段シフトレジスタ５２２〜５３６も同様に、それぞれ異なるシフト量のクロックで時刻フレームをラッチした８ビットの値を保持し、保持した各値をそれぞれフレーム検出部５４２〜５５６へ出力する。たとえば、フリップフロップ５７２は、時刻フレームを０．５［ｎｓ］シフトのクロックでラッチした８ビットの値を保持し、保持した各値をフレーム検出部５４２へ出力する。
【００６８】
フレーム検出部５４１は、８段シフトレジスタ５２１から出力された各値に基づいて時刻フレームを検出する。同様に、フレーム検出部５４２〜５５６は、それぞれ８段シフトレジスタ５２２〜５３６から出力された各値に基づいて時刻フレームを検出する。フレーム検出部５４１〜５５６による時刻フレームの検出については後述する（たとえば図６，図７参照）。フレーム検出部５４１〜５５６は、時刻フレームの検出結果を位相判定部５６０へ出力する。
【００６９】
位相判定部５６０は、フレーム検出部５４１〜５５６から出力された各検出結果に基づいて、基準クロックと時刻フレームとの間の位相差を判定する。位相判定部５６０による位相差の判定については後述する（たとえば図７参照）。位相判定部５６０は、判定した位相差を示す位相差情報を補正回路１１３（たとえば図１参照）へ出力する。
【００７０】
図１に示した第１ボード１１０のクロックシフト回路１１４および受信タイミング測定回路１１５をそれぞれクロックシフト回路５０１および受信タイミング測定回路５０２により実現する場合について説明した。同様に、図１に示した第２ボード１２０のクロックシフト回路１２３および受信タイミング測定回路１２４をそれぞれクロックシフト回路５０１および受信タイミング測定回路５０２により実現することができる。
【００７１】
この場合に、クロックシフト回路５０１は、基準クロック生成回路１２２（たとえば図１参照）から入力された１２５［ＭＨｚ］の基準クロックを０．５［ｎｓ］ずつ１５回シフト（遅延）させる。時刻情報受信回路５１０および８段シフトレジスタ５２１〜５３６には、第１ボード１１０（たとえば図１参照）から送信された時刻フレームが入力される。また、時刻情報受信回路５１０は、受信した時刻情報をカウンタ１２５（たとえば図１参照）へ出力する。位相判定部５６０は、判定した位相差を示す位相差情報をカウンタ１２５（たとえば図１参照）へ出力する。
【００７２】
（実施の形態にかかる８段シフトレジスタにおけるシフトレジスタ値）
図６は、実施の形態にかかる８段シフトレジスタにおけるシフトレジスタ値の一例を示す図である。図６において、図３に示した部分と同様の部分については同一の符号を付して説明を省略する。また、図６において、横方向は時間を示す。
【００７３】
シフトレジスタ値６０１は、フレーム検出部３１０における末尾の“０１”の付近において、０［ｎｓ］シフトのクロックに対応する８段シフトレジスタ５２１によって保持される各値を示す。同様に、シフトレジスタ値６０２〜６１６は、フレーム検出部３１０における末尾の“０１”の付近において、それぞれ８段シフトレジスタ５２２〜５３６によって保持される各値を示している。
【００７４】
すなわち、時刻フレームのフレーム検出部３１０の最終ビット付近において、シフトレジスタ値６０１〜６１６はたとえば図６のようになる。位相判定タイミング６２０は、位相判定部５６０が位相を判定するタイミングであって、フレーム検出部３１０における末尾の２ビット（“０１”）の立ち上がりのタイミングである。
【００７５】
（実施の形態にかかるシフトレジスタ値に基づく位相判定）
図７は、実施の形態にかかるシフトレジスタ値に基づく位相判定の一例を示す図である。図７に示すテーブル７００は、図６に示した位相判定タイミング６２０におけるシフトレジスタ値６０１〜６１６と、シフトレジスタ値６０１〜６１６に基づくフレーム検出部５４１〜５５６によるフレーム検出結果（ＯＫ／ＮＧ）と、を示す。
【００７６】
フレーム検出部５４１〜５５６は、それぞれシフトレジスタ値６０１〜６１６がフレーム検出部３１０（“０１０１０００１”）と一致する場合に検出結果として“ＯＫ”を出力し、一致しない場合に検出結果として“ＮＧ”を出力する。図７に示す例では、フレーム検出部５４１〜５４８が検出結果として“ＮＧ”を出力し、フレーム検出部５４９〜５５６が検出結果として“ＯＫ”を出力している。
【００７７】
位相判定部５６０は、たとえば対応するシフト量の小さい順にフレーム検出部５４１〜５５６の検出結果をチェックしていき、フレーム検出部５４１〜５５６のうちの最初に“ＯＫ”を出力しているフレーム検出部を特定する。図７に示す例では、位相判定部５６０は、４［ｎｓ］シフトに対応するフレーム検出部（フレーム検出部５４９）を特定する。
【００７８】
そして、位相判定部５６０は、特定したフレーム検出部に対応するシフト量を、基準クロックと時刻フレームとの間の位相差として判定する。図７に示す例では、位相判定部５６０は、特定したフレーム検出部に対応するシフト量である４［ｎｓ］を、基準クロックと時刻フレームとの間の位相差として判定し、４［ｎｓ］を示す位相差情報を補正回路１１３へ出力する。
【００７９】
このように、受信タイミング測定回路５０２は、クロックシフト回路５０１で自装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、自装置がラッチした時刻フレームと自装置の基準クロックとの間の位相差を判定することができる。たとえば、受信タイミング測定回路５０２は、クロックシフト回路５０１から複数のクロックによる時刻フレームの各ラッチ結果と、時刻フレームに含まれる所定パターン（フレーム検出部３１０）と、の比較に基づいて位相差を判定することができる。
【００８０】
（伝送遅延量の計算）
つぎに、第１ボード１１０による伝送遅延量の計算について説明する。たとえば、図４に示したように、第２ボード１２０が返送して第１ボード１１０が受信した時刻フレームの時刻情報が８［ｎｓ］であり、第１ボード１１０がその時刻フレームを受信した時刻が１６［ｎｓ］であったとする。また、図７に示したように、第１ボード１１０が判定した基準クロックと時刻フレームとの間の位相差が４［ｎｓ］であったとする。この場合は、第１ボード１１０は、第１ボード１１０と第２ボード１２０との間の伝送遅延量を、（１６−８＋４）÷２＝６［ｎｓ］のように計算する。
【００８１】
このように、第１ボード１１０は、第２ボード１２０から返送された時刻フレームから時刻情報が受信された時刻（１６［ｎｓ］）と、その時刻情報が示す時刻（８［ｎｓ］）と、の差分に位相差の判定結果（４［ｎｓ］）を加えた値の半分の値を算出する。これにより、第１ボード１１０と第２ボード１２０との間の伝送遅延量を精度よく計算することができる。
【００８２】
（実施の形態にかかる第１ボードによる時刻情報の補正）
図８は、実施の形態にかかる第１ボードによる時刻情報の補正の一例を示す図である。図８において、図４に示した部分と同様の部分については同一の符号を付して説明を省略する。図８に示す基準クロック８１０は、第２ボード１２０の基準クロックである。上述したように、第２ボード１２０の基準クロック８１０は、第１ボード１１０の基準クロック４２０と周波数同期しているものとする。
【００８３】
第１ボード１１０は、第２ボード１２０から返送された時刻フレームに基づいて第１ボード１１０と第２ボード１２０との間の伝送遅延量を計算すると、第２ボード１２０へ送信する時刻情報が示す時刻を伝送遅延量により補正する。
【００８４】
図８に示す例では、第１ボード１１０は、第１ボード１１０と第２ボード１２０との間の伝送遅延量として６［ｎｓ］を計算したとする。この場合は、第１ボード１１０は、第２ボード１２０へ送信する時刻フレーム４３０の時刻情報が示す時刻を、元の８［ｎｓ］から８＋６＝１４［ｎｓ］に補正する。
【００８５】
これにより、第２ボード１２０は、第１ボード１１０と第２ボード１２０との間の伝送遅延量によって補正された時刻情報を含む時刻フレーム４４０を受信することができる。ただし、第２ボード１２０が時刻フレーム４４０を基準クロック８１０によりラッチして得た時刻情報が示す時刻と、第１ボード１１０における現在時刻と、の間には、時刻フレーム４４０と基準クロック８１０との間の位相差８０１に相当するずれが存在する。
【００８６】
これに対して、第２ボード１２０は、第２ボード１２０の基準クロックを遅延させて生成した各クロックによって時刻フレーム４４０と基準クロック８１０との間の位相差８０１を判定し、時刻フレーム４４０から取得した時刻情報から位相差８０１を減算する。図８に示す例では、第２ボード１２０は、位相差８０１が２［ｎｓ］であると判定したとする。また、図８に示す例では、第２ボード１２０が時刻フレーム４４０から取得した時刻情報は１４［ｎｓ］である。したがって、第２ボード１２０は、１４−２＝１２［ｎｓ］を第１ボード１１０における現在時刻として計算する。
【００８７】
なお、第１ボード１１０は、第２ボード１２０へ送信する時刻フレーム４３０の時刻情報を直接補正するのではなく、補正前の時刻情報（たとえば８［ｎｓ］）と、その時刻情報に対する補正値（たとえば６［ｎｓ］）と、を時刻フレームによって送信してもよい。この場合も、第２ボード１２０は、時刻情報と補正値に基づく演算により補正後の時刻情報を得ることができる。
【００８８】
（実施の形態にかかる各ボードの間の同期）
図９は、実施の形態にかかる各ボードの間の同期の一例を示す図である。図９において、図８に示した部分と同様の部分については同一の符号を付して説明を省略する。第２ボード１２０は、計算した第１ボード１１０の現在時刻に基づいて、第２ボード１２０の基準クロック８１０に基づく時刻情報を生成する。図９に示す時刻９１０は、第２ボード１２０のカウンタ１２５が、第１ボード１１０の現在時刻に基づいて生成した時刻情報が示す時刻である。
【００８９】
図９に示すように、本実施の形態によれば、第１ボード１１０の基準クロック４２０と第２ボード１２０の基準クロック８１０との間のタイミングが同期していなくても、第１ボード１１０の時刻４１０と第２ボード１２０の時刻９１０を同期させることができる。
【００９０】
（実施の形態にかかる同期システムを適用した装置）
図１０は、実施の形態にかかる同期システムを適用した装置の一例を示す図である。図１に示した同期システム１００は、たとえば図１０に示す装置システム１０００に適用することができる。装置システム１０００は、たとえば装置１０１０，１０２０を備える。装置１０１０，１０２０のそれぞれは、複数のカード型デバイスを接続可能なシェルフ構成である。装置１０１０は、マスタ処理カード１０１１と、スレーブ処理カード１０１２と、を備える。装置１０２０は、マスタ処理カード１０２１と、スレーブ処理カード１０２２と、を備える。
【００９１】
ここでは、装置１０１０におけるカード間の同期に同期システム１００を適用する場合について説明する。装置１０１０のスレーブ処理カード１０１２は、補正処理部１０１２ａと、内部時計１０１２ｂと、ＰＴＰ処理部１０１２ｃと、ＰＫＴ処理部１０１２ｄと、を備える。
【００９２】
ＰＫＴ処理部１０１２ｄは、スレーブ処理カード１０１２と接続された他装置との間でＰＴＰ（Ｐｒｅｃｉｓｉｏｎ  Ｔｉｍｅ  Ｐｒｏｔｏｃｏｌ：高精度時間プロトコル）パケットを送受信する。ＰＴＰ処理部１０１２ｃは、ＰＫＴ処理部１０１２ｄを介して、スレーブ処理カード１０１２と接続された他装置との間でＰＴＰパケットを送受信することによりＩＥＥＥ１５８８に基づくＰＴＰ処理を行い、内部時計１０１２ｂを他装置の内部時計と同期させる。内部時計１０１２ｂは、スレーブ処理カード１０１２において時刻を計時する時計である。
【００９３】
補正処理部１０１２ａは、内部時計１０１２ｂに基づく時刻情報を格納した時刻フレームをマスタ処理カード１０１１へ送信することにより、マスタ処理カード１０１１の内部時計１０１１ｃを内部時計１０１２ｂと同期させる。これにより、スレーブ処理カード１０１２とマスタ処理カード１０１１との間の時刻同期を行うことができる。
【００９４】
マスタ処理カード１０１１は、ＰＫＴ処理部１０１１ａと、ＰＴＰ処理部１０１１ｂと、内部時計１０１１ｃと、補正処理部１０１１ｄと、を備える。補正処理部１０１１ｄは、スレーブ処理カード１０１２の補正処理部１０１２ａから送信される時刻フレームに基づいて、内部時計１０１１ｃをスレーブ処理カード１０１２の内部時計１０１２ｂと同期させる。内部時計１０１１ｃは、マスタ処理カード１０１１において時刻を計時する時計である。
【００９５】
ＰＴＰ処理部１０１１ｂは、ＰＫＴ処理部１０１１ａを介して装置１０１０と接続された装置１０２０との間でＰＴＰパケットを送受信することにより、ＩＥＥＥ１５８８に基づくＰＴＰ処理を行い、装置１０２０の内部時計を内部時計１０１１ｃと同期させる。ＰＫＴ処理部１０１１ａは、マスタ処理カード１０１１と接続された装置１０２０との間でＰＴＰパケットを送受信する。
【００９６】
装置システム１０００に同期システム１００を適用する場合に、たとえば、第１ボード１１０をスレーブ処理カード１０１２の内部時計１０１２ｂおよび補正処理部１０１２ａに適用することができる。また、第２ボード１２０をマスタ処理カード１０１１の内部時計１０１１ｃおよび補正処理部１０１１ｄに適用することができる。これにより、内部時計１０１２ｂおよび補正処理部１０１２ａをマスタとし、内部時計１０１１ｃおよび補正処理部１０１１ｄをスレーブとしてカード間の時刻同期を精度よく行うことができる。
【００９７】
マスタ処理カード１０１１およびスレーブ処理カード１０１２の各部は、たとえばデジタル回路によって実現することができる。たとえば、マスタ処理カード１０１１のＰＫＴ処理部１０１１ａ、内部時計１０１１ｃおよび補正処理部１０１１ｄは、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などにより実現することができる。また、マスタ処理カード１０１１のＰＴＰ処理部１０１１ｂは、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）などにより実現することができる。
【００９８】
同様に、スレーブ処理カード１０１２のＰＫＴ処理部１０１２ｄ、内部時計１０１２ｂおよび補正処理部１０１２ａは、ＦＰＧＡなどにより実現することができる。また、スレーブ処理カード１０１２のＰＴＰ処理部１０１２ｃは、ＤＳＰなどにより実現することができる。
【００９９】
このように、実施の形態にかかる同期システム１００によれば、装置間（第１ボード１１０と第２ボード１２０との間）で時刻フレームを往復させて求めた装置間の伝送遅延量により時刻フレームの情報を補正することで、装置間の同期を取ることができる。
【０１００】
また、基準クロックを遅延させることにより生成した複数のクロックを用いて、受信した時刻フレームと、受信した時刻フレームをラッチする基準クロックと、の間の位相差を判定し、判定結果を用いて装置間の伝送遅延量を精度よく計算することができる。これにより、受信した時刻フレームと基準クロックとの間の位相差があっても、基準クロックの周波数より高い精度で装置間の伝送遅延量を計算し、精度よく装置間の同期を取ることができる。このため、基準クロックの周波数（クロック周波数）を高くしなくても精度よく装置間の同期を取ることができる。
【０１０１】
以上説明したように、伝送装置および同期方法によれば、クロック周波数を高くしなくても精度よく装置間の同期を取ることができる。
【０１０２】
たとえば、従来、時刻同期は、通信機器を始めとする様々な分野において、クリティカルなタイミングで装置を制御するために用いられる。ネットワークの分野においても、パケットベースによる時刻同期を実現するための方式がＩＥＥＥ１５８８で規格化されている。このような時刻同期の方式として、たとえば時刻パケットの送受信で装置間の時刻を同期させる（一致させる）方式が考えられる。
【０１０３】
ここで、正確に時刻を一致させるには、装置間は当然ながら、同一装置内における複数ボード間についても伝送遅延を考慮することを要し、時刻を精度よく合わせるには、各ボードに搭載しているデバイスの伝搬遅延も計算して時刻補正を行うことが求められる。
【０１０４】
特に、半導体デバイスのようなミクロの時間の世界では、マイクロ秒やナノ秒の単位の時間管理が求められることがある。このような精度の高い時間管理を行うには精度の高い時刻同期を要し、伝送遅延やデバイス内の伝搬遅延などを正確に管理することが求められる。たとえば、時刻が厳密に合っていないと、同一装置内の複数のボード（たとえば図１０に示したマスタ処理カード１０１１およびスレーブ処理カード１０１２）に障害が起こった際に、各ボードでの基準となる時刻が違っていることになる。このため、障害ログから障害の発生順序を正確に捉えることができないなどの問題が生じる。これが大きなシステムになると、何十台、何百台と装置が繋がるため、障害の解析がより困難になる。
【０１０５】
一般に、時刻の精度を上げる（補正誤差を小さくする）には、伝送速度を上げて伝搬遅延を小さくしたり、処理速度を上げたりすることが考えられる。しかしながら、伝送速度や処理速度を上げると、たとえば、装置の設計が複雑になり、消費電力アップ、信号減衰、ノイズ対策、高周波対策などの点で実現難易度が増すという問題がある。また、高速伝送、高速処理に対応した高価なデバイスを要するという問題がある。さらに、たとえば精密にナノ秒単位まで時刻を合わせるには１［ＧＨｚ］で動作する装置を要する、現状の技術では１［ＧＨｚ］で動作する装置を実現することは困難である。
【０１０６】
また、従来技術では、各装置のクロック位相のずれについては考慮されていないため、最大でクロックサイクル分の補正誤差が生じる。すなわち、従来技術ではクロック周波数精度でしか時刻は同期せず、高精度な時刻同期を実現するためには高周波数のクロックを使うことを要する。しかしながら、高周波数のクロックを使用すると、上述のように装置の実現難易度が高くなり、実現できる時刻同期の精度にも限りがある。
【０１０７】
これに対して、上述した実施の形態によれば、装置間で時刻フレームを往復させて求めた伝送遅延量により時刻フレームの情報を補正することによって時刻同期を行うことができる。また、受信した時刻フレームをラッチする基準クロックを遅延させて生成した複数のクロックを用いて、基準クロックと受信した時刻フレームとの間の位相差を判定し、伝送遅延量をクロック周波数より高い精度で求めることができる。これにより、クロック周波数を高くしなくても、精度よく装置間の同期を取ることができる。
【０１０８】
上述した各実施の形態に関し、さらに以下の付記を開示する。
【０１０９】
（付記１）自装置の時計に基づく時刻情報を含むフレームを他の伝送装置へ送信することにより前記他の伝送装置の時計を前記自装置の時計と同期させる伝送装置において、
自装置が送信した前記フレームであって、前記他の伝送装置が前記他の伝送装置の基準クロックでラッチする前に自装置へ返送した前記フレームを自装置の基準クロックでラッチすることにより前記時刻情報を受信する受信部と、
前記自装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記受信部がラッチした前記フレームと前記自装置の基準クロックとの間の位相差を判定する判定部と、
前記受信部によって前記時刻情報が受信された時刻と、前記受信部によって受信された前記時刻情報と、前記判定部によって判定された前記位相差と、に基づいて自装置と前記他の伝送装置との間における前記フレームの伝送遅延量を計算する計算部と、
自装置が前記他の伝送装置へ送信する前記フレームに含まれる前記時刻情報が示す時刻を、前記計算部によって計算された前記伝送遅延量に基づいて補正する補正部と、
を備えることを特徴とする伝送装置。
【０１１０】
（付記２）前記判定部は、前記複数のクロックによる前記フレームの各ラッチ結果と、前記フレームに含まれる所定パターンと、の比較によって前記位相差を判定することを特徴とする付記１に記載の伝送装置。
【０１１１】
（付記３）前記計算部は、前記受信部によって前記時刻情報が受信された時刻と、前記受信部によって受信された前記時刻情報が示す時刻と、の差分に前記判定部によって判定された前記位相差を加えた値の半分の値を算出することによって前記伝送遅延量を計算することを特徴とする付記１または２に記載の伝送装置。
【０１１２】
（付記４）前記補正部は、前記自装置の時計に基づく前記時刻情報が示す時刻から前記伝送遅延量だけ遅らせた時刻を示すように、自装置が前記他の伝送装置へ送信する前記フレームに含まれる前記時刻情報が示す時刻を補正することを特徴とする付記１〜３のいずれか一つに記載の伝送装置。
【０１１３】
（付記５）他の伝送装置から送信された、前記他の伝送装置の時計に基づく時刻情報を含むフレームであって、自装置の基準クロックでラッチする前のフレームを前記他の伝送装置へ返送する返送部と、
前記返送部によって返送された前記フレームに基づいて前記他の伝送装置が補正した時刻を示す前記時刻情報を含み前記他の伝送装置から送信された前記フレームを前記自装置の基準クロックでラッチすることにより前記時刻情報を受信する受信部と、
前記自装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記受信部がラッチした前記フレームと前記自装置の基準クロックとの間の位相差を判定する判定部と、
前記受信部によって受信された前記時刻情報と、前記判定部によって判定された前記位相差と、に基づいて前記自装置の時計を前記他の伝送装置の時計と同期させる同期部と、
を備えることを特徴とする伝送装置。
【０１１４】
（付記６）第１伝送装置が、前記第１伝送装置の時計に基づく時刻情報を含むフレームを第２伝送装置へ送信し、
前記第２伝送装置が、前記第１伝送装置によって送信された前記フレームであって、前記第２伝送装置の基準クロックでラッチする前のフレームを前記第１伝送装置へ返送し、
前記第１伝送装置が、前記第２伝送装置によって返送された前記フレームを前記第１伝送装置の基準クロックでラッチすることにより前記時刻情報を受信し、
前記第１伝送装置が、前記第１伝送装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記第１伝送装置がラッチした前記フレームと前記第１伝送装置の基準クロックとの間の位相差を判定し、
前記第１伝送装置が、前記時刻情報を受信した時刻と、受信した前記時刻情報と、判定した前記位相差と、に基づいて前記第１伝送装置と前記第２伝送装置との間における前記フレームの伝送遅延量を計算し、
前記第１伝送装置が、前記第２伝送装置へ送信する前記フレームに含まれる前記時刻情報が示す時刻を、計算した前記伝送遅延量に基づいて補正し、
前記第２伝送装置が、前記第１伝送装置によって送信された前記フレームを前記第２伝送装置の基準クロックでラッチすることにより前記時刻情報を受信し、
前記第２伝送装置が、前記第２伝送装置の基準クロックを遅延させることにより生成した複数のクロックに基づいて、前記第２伝送装置がラッチした前記フレームと前記第２伝送装置の基準クロックとの間の位相差を判定し、
前記第２伝送装置が、受信した前記時刻情報と、判定した前記位相差と、に基づいて前記第２伝送装置の時計を前記第１伝送装置の時計と同期させる、
ことを特徴とする同期方法。
【符号の説明】
【０１１５】
１００  同期システム
１１０  第１ボード
１１１，１２２  基準クロック生成回路
１１２，１２５  カウンタ
１１３  補正回路
１１４，１２３，５０１  クロックシフト回路
１１５，１２４，５０２  受信タイミング測定回路
１１６  加算部
１１７  差分計算部
１１８  除算部
１２０  第２ボード
１２１  返送部
１１９，１２６  バッファ
３００，４３０，４４０，４５０  時刻フレーム
３１０，５４１〜５５６  フレーム検出部
３２０  時刻情報
４０１  往復伝送遅延量
４０２，８０１  位相差
４１０，９１０  時刻
４２０，８１０  基準クロック
５１０  時刻情報受信回路
５２１〜５３６  ８段シフトレジスタ
５６０  位相判定部
５７１〜５７８  フリップフロップ
６０１〜６１６  シフトレジスタ値
６２０  位相判定タイミング
７００  テーブル
１０００  装置システム
１０１０，１０２０  装置
１０１１，１０２１  マスタ処理カード
１０１１ａ，１０１２ｄ  ＰＫＴ処理部
１０１１ｂ，１０１２ｃ  ＰＴＰ処理部
１０１１ｃ，１０１２ｂ  内部時計
１０１１ｄ，１０１２ａ  補正処理部
１０１２，１０２２  スレーブ処理カード
【図１】
2017034383.tif 000003
【図２】
2017034383.tif 000004
【図３】
2017034383.tif 000005
【図４】
2017034383.tif 000006
【図５】
2017034383.tif 000007
【図６】
2017034383.tif 000008
【図７】
2017034383.tif 000009
【図８】
2017034383.tif 000010
【図９】
2017034383.tif 000011
【図１０】
2017034383.tif 000012