(57)【要約】【課題】応答速度を改善し、および／または、トランジスタの状態をオフに確定する。【解決手段】エラーアンプ５００は、制御対象の状態を示す検出信号ＶＳと目標値ＶＲＥＦの誤差を増幅し、誤差に応じたフィードバック電圧ＶＦＢを生成する。第１Ｖ／Ｉ変換回路５０２は、フィードバック電圧ＶＦＢを、第１電流信号ＩＦＢに変換する。第１インピーダンス素子Ｒ５１の一端はスイッチングトランジスタＭ１のドレインと接続され、第１電流信号ＩＦＢの経路上に設けられる。ＰＷＭコンパレータ５０８は、第１インピーダンス素子Ｒ５１の他端の電圧Ｖｙと、スイッチング（ＬＸ）端子の電圧ＶＬＸを比較し、比較結果に応じた第１オフ信号ＳＯＦＦを生成する。ロジック回路５１２は、少なくとも第１オフ信号ＳＯＦＦに応じて、パルス信号ＳＰＷＭをスイッチングトランジスタＭ１のオフを指示するオフレベルに遷移させる。【選択図】図３
2017085726.tif 000002
【特許請求の範囲】
【請求項１】
Ｎチャンネルのスイッチングトランジスタを有するＤＣ／ＤＣコンバータの制御回路であって、
前記ＤＣ／ＤＣコンバータもしくは負荷の制御対象の状態が目標値に近づくように、前記スイッチングトランジスタのオンオフを指示するパルス信号を生成するパルス発生器と、
前記スイッチングトランジスタのソースが接続されるスイッチング端子と、
前記スイッチング端子との間に、ブートストラップキャパシタが接続されるブートストラップ端子と、
前記ブートストラップキャパシタを充電するブートストラップ回路と、
上側電源端子が前記ブートストラップ端子と接続され、下側電源端子が前記スイッチング端子と接続され、前記パルス信号にもとづき前記スイッチングトランジスタを駆動するドライバと、
を備え、
前記パルス発生器は、
前記制御対象の状態を示す検出信号と前記目標値の誤差を増幅し、誤差に応じたフィードバック電圧を生成するエラーアンプと、
前記フィードバック電圧を、第１電流信号に変換する第１電圧／電流変換回路と、
一端が前記スイッチングトランジスタのドレインと接続され、前記第１電流信号の経路上に設けられた第１インピーダンス素子と、
前記第１インピーダンス素子の他端の電圧と、前記スイッチング端子の電圧を比較し、比較結果に応じた第１オフ信号を生成するＰＷＭコンパレータと、
少なくとも前記第１オフ信号に応じて、前記パルス信号を前記スイッチングトランジスタのオフを指示するオフレベルに遷移させるロジック回路と、
を含むことを特徴とする制御回路。
【請求項２】
前記パルス発生器は、所定の周期ごとにアサートされるオン信号を生成するオシレータをさらに含み、
前記ロジック回路は、前記オン信号に応じて前記パルス信号を前記スイッチングトランジスタのオンを指示するオンレベルに遷移させることを特徴とする請求項１に記載の制御回路。
【請求項３】
前記パルス発生器は、前記フィードバック電圧に、周期的なスロープ信号を重畳するスロープ補償回路をさらに含むことを特徴とする請求項１または２に記載の制御回路。
【請求項４】
前記第１インピーダンス素子は、抵抗素子を含むことを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項５】
前記第１インピーダンス素子は、前記スイッチングトランジスタのレプリカであるトランジスタのオン抵抗を含むことを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項６】
前記スイッチングトランジスタに流れる電流のピークを規定する電圧を、第２電流信号に変換する第２電圧／電流変換回路と、
一端が前記スイッチングトランジスタのドレインと接続され、前記第２電流信号の経路上に設けられた第２インピーダンス素子と、
前記第２インピーダンス素子の他端の電圧と、前記スイッチング端子の電圧を比較し、比較結果に応じた第２オフ信号を生成する過電流保護コンパレータと、
をさらに備え、
前記ロジック回路は、前記第２オフ信号に応じて、前記パルス信号を前記スイッチングトランジスタのオフを指示するオフレベルに遷移させることを特徴とする請求項１から５のいずれかに記載の制御回路。
【請求項７】
Ｎチャンネルのスイッチングトランジスタを有するＤＣ／ＤＣコンバータの制御回路であって、
前記スイッチングトランジスタのオンオフを指示するパルス信号を生成するパルス発生器と、
前記スイッチングトランジスタのソースが接続されるスイッチング端子と、
前記スイッチング端子との間に、ブートストラップキャパシタが接続されるブートストラップ端子と、
前記ブートストラップキャパシタを充電するブートストラップ回路と、
上側電源端子が前記ブートストラップ端子と接続され、下側電源端子が前記スイッチング端子と接続され、前記パルス信号にもとづき前記スイッチングトランジスタを駆動するドライバと、
を備え、
前記パルス発生器は、
前記スイッチングトランジスタに流れる電流のピークを規定する電圧を、電流信号に変換する電圧／電流変換回路と、
一端が前記スイッチングトランジスタのドレインと接続され、前記電流信号の経路上に設けられたインピーダンス素子と、
前記インピーダンス素子の他端の電圧と、前記スイッチング端子の電圧を比較し、比較結果に応じたオフ信号を生成するコンパレータと、
少なくとも前記オフ信号に応じて、前記パルス信号を前記スイッチングトランジスタのオフを指示するオフレベルに遷移させるロジック回路と、
を含むことを特徴とする制御回路。
【請求項８】
前記パルス発生器は、制御対象の状態を示す検出信号とその目標値の誤差を増幅し、誤差に応じたフィードバック電圧を生成するエラーアンプを含み、
前記スイッチングトランジスタに流れる電流のピークを規定する電圧は、前記フィードバック電圧であることを特徴とする請求項７に記載の制御回路。
【請求項９】
前記パルス発生器は、過電流保護用のピーク電流を規定するしきい値電圧を生成する電圧源をさらに含み、
前記スイッチングトランジスタに流れる電流のピークを規定する電圧は、前記しきい値電圧であることを特徴とする請求項７に記載の制御回路。
【請求項１０】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から９のいずれかに記載の制御回路。
【請求項１１】
請求項１から１０のいずれかに記載の制御回路を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１２】
請求項１１に記載のＤＣ／ＤＣコンバータを備えることを特徴とする車載用電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
さまざまな電子機器において、ある電圧値の直流電圧を別の電圧値の直流電圧に変換するＤＣ／ＤＣコンバータが使用される。図１は、降圧（Ｂｕｃｋ）ＤＣ／ＤＣコンバータの回路図である。ＤＣ／ＤＣコンバータ１００Ｒは、入力端子１０２に直流入力電圧ＶＩＮを受け、出力端子１０４に降圧された出力電圧ＶＯＵＴを発生する。ＤＣ／ＤＣコンバータ１００Ｒは、出力回路１１０Ｒおよび制御回路２００Ｒを備える。出力回路１１０Ｒは主としてスイッチングトランジスタＭ１、インダクタＬ１、整流ダイオードＤ１、出力キャパシタＣ１を含む。出力キャパシタＣ１は出力端子１０４と接続される。インダクタＬ１の一端は、制御回路２００Ｒのスイッチング（ＬＸ）端子と接続され、その他端は出力端子１０４と接続される。整流ダイオードＤ１のアノードは接地され、そのカソードはＬＸ端子と接続される。
【０００３】
スイッチングトランジスタＭ１は、制御回路２００Ｒに内蔵される。制御回路２００ＲのＶＣＣ端子は、入力端子１０２と接続され、直流の入力電圧ＶＩＮが供給される。スイッチングトランジスタＭ１は、ＮチャンネルＭＯＳＦＥＴであり、そのソースがＬＸ端子と接続され、そのドレインはＶＣＣ端子と接続される。
【０００４】
検出端子（ＶＳ）には、ＤＣ／ＤＣコンバータ１００Ｒあるいは出力端子１０４に接続される負荷（不図示）の状態（電流や電圧、電力など）を示す信号がフィードバックされる。パルス発生器２０２は、ＤＣ／ＤＣコンバータ１００Ｒあるいは負荷の状態が目標とする状態に近づくように、デューティ比、周波数、あるいはそれらの組み合わせが変化するパルス信号Ｓ１を生成する。たとえば定電圧出力のＤＣ／ＤＣコンバータ１００Ｒにおいては、パルス発生器２０２は、出力電圧ＶＯＵＴが目標電圧ＶＲＥＦに近づくように、パルス信号Ｓ１を生成し、定電流出力のＤＣ／ＤＣコンバータ１００Ｒにおいては、負荷に流れる電流ＩＯＵＴが目標値ＩＲＥＦに近づくようにパルス信号Ｓ１を生成する。
【０００５】
ドライバ２０４は、パルス信号Ｓ１にもとづいてスイッチングトランジスタＭ１をスイッチングする。上述のようにスイッチングトランジスタＭ１にＮチャンネルトランジスタを用いる場合、それをターンオンするために、スイッチングトランジスタＭ１のゲートに、ドレインおよびソースの電圧（すなわち入力電圧ＶＩＮ）より高い電圧を印加する必要があり、このためにブートストラップ回路２１０が設けられる。ブートストラップ回路２１０は、ブートストラップキャパシタＣ２、整流素子２１２、トランジスタ２１４、ブートストラップ用電源回路２２０、を含む。ブートストラップキャパシタＣ２は、ＬＸ端子とブートストラップ（ＢＳＴ）端子の間に外付けされる。ブートストラップ用電源回路２２０は定電圧ＶＣＣＢＳＴを生成する。整流素子２１２は、ＢＳＴ端子とブートストラップ用電源回路２２０の出力の間に設けられる。トランジスタ２１４は、ＬＸ端子と接地の間に設けられる。ドライバ２０４の上側電源端子には、ＢＳＴ端子の電圧ＶＢＳＴが供給される。
【０００６】
スイッチングトランジスタＭ１がオフの期間、トランジスタ２１４がオンとなり、ブートストラップキャパシタＣ２の一端（ＬＸ側）が接地される。この状態で、ブートストラップキャパシタＣ２の他端（ＢＳＴ側）に、整流素子２１２を介して電圧ＶＣＣＢＳＴが印加され、ブートストラップキャパシタＣ２の両端間が、ＶＣＣＢＳＴ−ＶＦで充電される。ＶＦは整流素子２１２の順方向電圧である。ここでＶＣＣＢＳＴ−ＶＦ＞ＶＧＳ（ＴＨ）を満たす。ＶＧＳ（ＴＨ）はスイッチングトランジスタＭ１のゲートソース間しきい値電圧である。
【０００７】
スイッチングトランジスタＭ１のターンオン期間において、スイッチングトランジスタＭ１のソース電圧をＶＬＸとすると、ＢＳＴ端子の電圧ＶＢＳＴは、ＶＢＳＴ＝ＶＬＸ＋（ＶＣＣＢＳＴ−ＶＦ）となる。ドライバ２０４は、この電圧ＶＢＳＴをハイレベル電圧として、スイッチングトランジスタＭ１のゲートに印加する。このときスイッチングトランジスタＭ１のゲートソース間電圧ＶＧＳは、ＶＧＳ＝ＶＢＳＴ−ＶＬＸ＝（ＶＣＣＢＳＴ−ＶＦ）となり、ＶＧＳ＞ＶＧＳ（ＴＨ）となるため、スイッチングトランジスタＭ１がターンオンする。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−０１４７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図２は、本発明者らが検討したパルス発生器２０２Ｒの回路図である。なお図２の構成を公知技術と認定してはならない。パルス発生器２０２Ｒはいわゆるピーク電流モードの変調器である。
【００１０】
エラーアンプ９００は、ＶＳ端子にフィードバックされた信号ＶＳと、その目標値ＶＲＥＦの誤差を増幅し、誤差に応じたフィードバック信号ＶＦＢを生成する。抵抗Ｒ４１、スイッチＭ４１および電流センスアンプ９０２は、スイッチングトランジスタＭ１のオン期間において、スイッチングトランジスタＭ１を介してインダクタＬ１に流れるコイル電流ＩＬを検出する。抵抗Ｒ４１およびスイッチＭ４１は、トランジスタＭ１のドレインソース間に直列に設けられる。スイッチＭ４１は、電流の検出期間においてオンするように制御される。電流センスアンプ９０２は、抵抗Ｒ４１の電圧降下を増幅し、コイル電流ＩＬに応じた電流検出信号ＶＩＳを生成する。電流センスアンプ９０２に供給される電圧は、入力電圧ＶＣＣもしくはＬＸ端子の電圧ＶＬＸを基準とした電圧であるため、電流センスアンプ９０２は、電流検出信号ＶＩＳを接地電圧ＶＧＮＤ基準として生成する。加算器９０４およびスロープ発生器９０６は、電流検出信号ＶＩＳに、周期的なスロープ信号ＶＳＬＯＰＥを重畳する（スロープ補償という）。
【００１１】
ＰＷＭ（Pulse Width Modulation）コンパレータ９０８は、スロープが重畳された電流検出信号ＶＩＳ’をフィードバック信号ＶＦＢと比較し、電流検出信号ＶＩＳ’がフィードバック信号ＶＦＢに達すると、オフ信号（リセット信号）ＳＯＦＦをアサート（たとえばハイレベル）する。オシレータ９１０は、所定の周期でアサート（たとえばハイレベル）されるオン信号（セット信号）ＳＯＮを生成する。ロジック回路９１２は、たとえばＳＲフリップフロップを含み、オン信号ＳＯＮのアサートに応答して、スイッチングトランジスタＭ１のオンを指示するオンレベル（たとえばハイレベル）に遷移し、オフ信号ＳＯＦＦのアサートに応答して、スイッチングトランジスタＭ１のオフを指示するオフレベル（たとえばローレベル）に遷移するパルス幅変調（ＰＷＭ）信号ＳＰＷＭを生成する。
【００１２】
エラーアンプ９００、電流センスアンプ９０２から、ロジック回路９１２までの回路ブロックは、内部レギュレータ９２０が生成する電源電圧ＶＲＥＧを上側電源電圧として、接地電圧ＶＧＮＤを下側電源電圧として動作する。したがってＰＷＭ信号ＳＰＷＭのハイレベルはＶＲＥＧ、ローレベルはＶＧＮＤとなる。一方、ドライバ２０４は、ＢＳＴ端子の電圧ＶＢＳＴをハイレベル、ＬＸ端子の電圧ＶＬＸをローレベルとして動作する。そこでロジック回路９１２とドライバ２０４の間には、レベルシフタ９１４が設けられる。レベルシフタ９１４は、ＰＷＭ信号ＳＰＷＭのハイレベル、ローレベルそれぞれを、ＶＢＳＴ、ＶＬＸにシフトして、ドライバ２０４に供給する。
【００１３】
本発明者らは、図２のパルス発生器２０２Ｒについて検討した結果、以下の課題を認識するに至った。すなわち、このパルス発生器２０２Ｒにおいては、電流センスアンプ９０２によって、電流の検出結果を示すアナログ電圧の基準レベルを変換（シフト）する処理が行われる。これにより、電流センスアンプ９０２の遅延が大きくなり、応答速度が低下するという問題が生ずる。
【００１４】
さらにレベルシフタ９１４においてもデジタル信号の基準レベルを変換（シフト）する処理が行われる。用途によっては、内部レギュレータ９２０が停止した状態では、スイッチングトランジスタＭ１がオフに確定していることが望ましい場合がある。ところがパルス発生器２０２Ｒでは電源電圧ＶＲＥＧが低下すると、レベルシフタ９１４の出力信号のレベルが不定となり、スイッチングトランジスタＭ１のオフを確定することができない。
【００１５】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、上述の少なくともひとつの問題を解決可能な制御回路の提供にある。
【課題を解決するための手段】
【００１６】
本発明のある態様は、Ｎチャンネルのスイッチングトランジスタを有する降圧ＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、降圧ＤＣ／ＤＣコンバータもしくは負荷の制御対象の状態が目標値に近づくように、スイッチングトランジスタのオンオフを指示するパルス信号を生成するパルス発生器と、スイッチングトランジスタのソースが接続されるスイッチング端子と、スイッチング端子との間に、ブートストラップキャパシタが接続されるブートストラップ端子と、ブートストラップキャパシタを充電するブートストラップ回路と、上側電源端子がブートストラップ端子と接続され、下側電源端子がスイッチング端子と接続され、パルス信号にもとづきスイッチングトランジスタを駆動するドライバと、を備える。パルス発生器は、制御対象の状態を示す検出信号と目標値の誤差を増幅し、誤差に応じたフィードバック電圧を生成するエラーアンプと、フィードバック電圧を、第１電流信号に変換する第１電圧／電流変換回路と、一端がスイッチングトランジスタのドレインと接続され、第１電流信号の経路上に設けられた第１インピーダンス素子と、第１インピーダンス素子の他端の電圧と、スイッチング端子の電圧を比較し、比較結果に応じた第１オフ信号を生成するＰＷＭコンパレータと、少なくとも第１オフ信号に応じて、パルス信号をスイッチングトランジスタのオフを指示するオフレベルに遷移させるロジック回路と、を含む。
【００１７】
ピーク電流モードのパルス発生器の電流比較において、スイッチングトランジスタに流れる電流の検出処理に、レベルシフトが不要となるため、高速化でき、ＤＣ／ＤＣコンバータの応答性を高めることができる。それに加えて／代えて、第１電圧／電流変換回路等への電源供給が停止したときに、第１電圧／電流変換回路から出力される電流信号はゼロとなるため、第１インピーダンス素子の他端の電圧は、スイッチングトランジスタのドレイン電圧付近にプルアップされる。これにより、オフ信号がアサートされ、パルス信号がローレベル（オフレベル）となり、スイッチングトランジスタのオフを確定することができる。
【００１８】
第１インピーダンス素子は、抵抗素子を含んでもよい。第１インピーダンス素子は、配線やボンディングワイヤの寄生抵抗を含んでもよい。
【００１９】
第１インピーダンス素子は、スイッチングトランジスタのレプリカであるトランジスタのオン抵抗を含んでもよい。
この場合、スイッチングトランジスタのオン抵抗のばらつきの影響をキャンセルでき、電流検出精度を高めることができる。
【００２０】
パルス発生器は、所定の周期ごとにアサートされるオン信号を生成するオシレータをさらに含んでもよい。ロジック回路は、オン信号に応じてパルス信号をスイッチングトランジスタのオンを指示するオンレベルに遷移させてもよい。
【００２１】
パルス発生器は、フィードバック電圧に周期的なスロープ信号を重畳するスロープ補償回路をさらに含んでもよい。
【００２２】
ある態様の制御回路は、スイッチングトランジスタに流れる電流のピークを規定する電圧を、第２電流信号に変換する第２電圧／電流変換回路と、一端がスイッチングトランジスタのドレインと接続され、第２電流信号の経路上に設けられた第２インピーダンス素子と、第２インピーダンス素子の他端の電圧と、スイッチング端子の電圧を比較し、比較結果に応じた第２オフ信号を生成する過電流保護コンパレータと、をさらに含んでもよい。ロジック回路は、第２オフ信号に応じて、パルス信号をスイッチングトランジスタのオフを指示するオフレベルに遷移させてもよい。
これにより過電流保護を高速化でき、回路の信頼性を高めることができる。
【００２３】
本発明の別の態様もまた、Ｎチャンネルのスイッチングトランジスタを有する降圧ＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、スイッチングトランジスタのオンオフを指示するパルス信号を生成するパルス発生器と、スイッチングトランジスタのソースが接続されるスイッチング端子と、スイッチング端子との間に、ブートストラップキャパシタが接続されるブートストラップ端子と、ブートストラップキャパシタを充電するブートストラップ回路と、上側電源端子がブートストラップ端子と接続され、下側電源端子がスイッチング端子と接続され、パルス信号にもとづきスイッチングトランジスタを駆動するドライバと、を備える。パルス発生器は、スイッチングトランジスタに流れる電流のピークを規定する電圧を、電流信号に変換する電圧／電流変換回路と、一端がスイッチングトランジスタのドレインと接続され、電流信号の経路上に設けられたインピーダンス素子と、インピーダンス素子の他端の電圧と、スイッチング端子の電圧を比較し、比較結果に応じたオフ信号を生成するコンパレータと、少なくともオフ信号に応じて、パルス信号をスイッチングトランジスタのオフを指示するオフレベルに遷移させるロジック回路と、を含む。
【００２４】
この態様によると、スイッチングトランジスタに流れる電流の検出処理に、レベルシフトが不要となるため、高速化でき、ＤＣ／ＤＣコンバータの応答性を高めることができる。それに加えてあるいは代えて、スイッチングトランジスタのオフを確定できる。
【００２５】
パルス発生器は、制御対象の状態を示す検出信号とその目標値の誤差を増幅し、誤差に応じたフィードバック電圧を生成するエラーアンプを含んでもよい。スイッチングトランジスタに流れる電流のピークを規定する電圧は、フィードバック電圧であってもよい。
これによりフィードバックの応答性を高めることができる。
【００２６】
パルス発生器は、過電流保護用のピーク電流を規定するしきい値電圧を生成する電圧源をさらに含んでもよい。スイッチングトランジスタに流れる電流のピークを規定する電圧は、しきい値電圧であってもよい。
これにより過電流保護の応答性を高めることができる。
【００２７】
ある態様の制御回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００２８】
本発明の別の態様は、降圧ＤＣ／ＤＣコンバータに関する。降圧ＤＣ／ＤＣコンバータは上述のいずれかの制御回路を備える。
【００２９】
本発明のさらに別の態様は、車載用電源装置に関する。車載用電源装置は、上述の降圧ＤＣ／ＤＣコンバータを備える。
【００３０】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００３１】
本発明のある態様によれば、応答速度を改善し、および／または、トランジスタの状態をオフに確定できる。
【図面の簡単な説明】
【００３２】
【図１】降圧ＤＣ／ＤＣコンバータの回路図である。
【図２】本発明者らが検討したパルス発生器の回路図である。
【図３】第１の実施の形態に係るＤＣ／ＤＣコンバータの回路図である。
【図４】図３のＤＣ／ＤＣコンバータの動作波形図である。
【図５】パルス発生器におけるスイッチングトランジスタの電流ＩＭ１と、ピーク電流ＩＰＥＡＫの比較動作を示す図である。
【図６】第２の実施の形態に係るＤＣ／ＤＣコンバータの回路図である。
【図７】車載用電源装置の回路図である。
【図８】第１変形例に係る制御回路の回路図である。
【発明を実施するための形態】
【００３３】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３４】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００３５】
また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。
【００３６】
（第１の実施の形態）
図３は、第１の実施の形態に係るＤＣ／ＤＣコンバータ１００の回路図である。ＤＣ／ＤＣコンバータ１００は、図１と同様に降圧ＤＣ／ＤＣコンバータであり、入力端子１０２に直流入力電圧ＶＩＮを受け、出力端子１０４に降圧された出力電圧ＶＯＵＴを発生する。ＤＣ／ＤＣコンバータ１００は、出力回路１１０および制御回路２００を備える。本実施の形態では、一例として定電圧出力のＤＣ／ＤＣコンバータを説明する。
【００３７】
出力回路１１０は、図１の出力回路１１０Ｒに加えて、抵抗Ｒ１１，Ｒ１２を含む。抵抗Ｒ１１，Ｒ１２は、制御対象である出力電圧ＶＯＵＴを分圧して得られる検出電圧ＶＳを制御回路２００の電圧検出（ＶＳ）端子に供給する。抵抗Ｒ１１，Ｒ１２は制御回路２００に内蔵されてもよい。
【００３８】
制御回路２００は、スイッチングトランジスタＭ１に加えて、パルス発生器（パルス変調器ともいう）２０２、ドライバ２０４、およびブートストラップ回路２１０を備え、ひとつの半導体基板に一体集積化された機能ＩＣ（Integrated Circuit）である。スイッチングトランジスタＭ１のドレインはＶＣＣ端子と、そのソースはＬＸ端子と接続される。
【００３９】
パルス発生器２０２は、ＤＣ／ＤＣコンバータ１００あるいは出力端子１０４に接続される負荷（不図示）の状態が目標とする状態に近づくように、デューティ比、周波数、あるいはそれらの組み合わせが変化するパルス信号Ｓ１を生成する。本実施の形態の定電圧出力のＤＣ／ＤＣコンバータ１００においては、パルス発生器２０２は、出力電圧ＶＯＵＴに応じた検出電圧ＶＳが目標電圧ＶＲＥＦに近づくように、パルス信号Ｓ１を生成する。なお定電流出力のＤＣ／ＤＣコンバータ１００においては、負荷に流れる電流ＩＯＵＴが目標値ＩＲＥＦに近づくようにパルス信号Ｓ１を生成する。
【００４０】
パルス発生器２０２は、いわゆるピーク電流モードのパルス変調器である。パルス発生器２０２は、エラーアンプ５００、スロープ補償回路５０３、第１Ｖ／Ｉ変換回路５０２、第１インピーダンス素子Ｒ５１、ＰＷＭコンパレータ５０８、ロジック回路５１２、オシレータ５１０を備える。
【００４１】
エラーアンプ５００は、制御対象の状態すなわち出力電圧ＶＯＵＴを示す検出信号ＶＳとその目標値ＶＲＥＦの誤差を増幅し、誤差に応じたフィードバック電圧ＶＦＢを生成する。スロープ補償回路５０３は、フィードバック電圧ＶＦＢに、周期的なスロープ信号ＶＳＬＯＰＥを重畳する。スロープ補償回路５０３は、加算器（減算器）５０４およびスロープ発生器５０６を含んでもよい。第１Ｖ／Ｉ変換回路５０２は、スロープ信号ＶＳＬＯＰＥが重畳されたフィードバック電圧ＶＦＢ’を、第１電流信号ＩＦＢに変換する。Ｖ／Ｉ変換回路の構成は特に限定されず、公知のさまざまな回路形式を採用することができる。
【００４２】
第１インピーダンス素子Ｒ５１の一端はスイッチングトランジスタＭ１のドレインと接続され、第１電流信号ＩＦＢの経路上に設けられる。言い換えれば第１Ｖ／Ｉ変換回路５０２は、第１電流信号ＩＦＢを、第１インピーダンス素子Ｒ５１を介してシンクする。第１インピーダンス素子Ｒ５１には、第１電流信号ＩＦＢに比例した、言い換えればフィードバック信号ＶＦＢ’に比例した電圧降下が発生する。第１インピーダンス素子Ｒ５１は、抵抗素子であってもよい、配線やボンディングワイヤの寄生抵抗であってもよい。
【００４３】
ＰＷＭコンパレータ５０８の上側電源端子はＢＳＴ端子と接続され、したがってＰＷＭコンパレータ５０８は電圧ＶＢＳＴおよびＶＬＸを電源として動作する。ＰＷＭコンパレータ５０８は、第１インピーダンス素子Ｒ５１の他端の電圧ＶｙとＬＸ端子の電圧ＶＬＸを比較し、比較結果に応じた第１オフ信号ＳＯＦＦを生成する。この実施の形態では、第１オフ信号ＳＯＦＦは、Ｖｙ＞ＶＬＸのときハイレベル、Ｖｙ＜ＶＬＸのときローレベルとなるが、この限りではない。
【００４４】
ロジック回路５１２は、少なくとも第１オフ信号ＳＯＦＦに応じて、パルス信号ＳＰＷＭをスイッチングトランジスタＭ１のオフを指示するオフレベル（たとえばローレベル）に遷移させる。
【００４５】
オシレータ５１０は所定の周期ごとにアサートされるオン信号ＳＯＮを生成する。ロジック回路５１２は、オン信号ＳＯＮのアサートに応じてパルス信号ＳＰＷＭをスイッチングトランジスタＭ１のオンを指示するオンレベル（たとえばハイレベル）に遷移させる。なおオシレータ５１０は、ＬＸ端子を基準として動作するロジック回路５１２をトリガーするために、その出力段に図示しないレベルシフタを有している。たとえばロジック回路５１２は、セット端子に第１オン信号ＳＯＮを、リセット端子にオフ信号ＳＯＦＦを受けるＳＲフリップフロップで構成することができるが、この限りでない。なおオン信号ＳＯＮの生成方法はオシレータ５１０によるものに限らず、その他の方式を用いてもよい。
【００４６】
ドライバ２０４は、パルス信号ＳＰＷＭにもとづいてスイッチングトランジスタＭ１をスイッチングする。上述のようにスイッチングトランジスタＭ１にＮチャンネルトランジスタを用いる場合、それをターンオンするために、スイッチングトランジスタＭ１のゲートに、ドレインおよびソースの電圧（すなわち入力電圧ＶＩＮ）より高い電圧を印加する必要があり、このためにブートストラップ回路２１０が設けられる。ブートストラップ回路２１０の構成は、図１を参照して説明した通りである。ブートストラップ用電源回路２２０は、定電圧ＶＣＣＢＳＴを生成する。整流素子２１２は、ＢＳＴ端子とブートストラップ用電源回路２２０の出力の間に設けられる。トランジスタ２１４は、ＬＸ端子と接地の間に設けられる。ドライバ２０４の上側電源端子にはＢＳＴ端子の電圧ＶＢＳＴが供給され、その下側電源端子はＬＸ端子と接続される。ドライバ２１６は、ブートストラップキャパシタＣ２の充電期間において、トランジスタ２１４をオンする。
【００４７】
スイッチングトランジスタＭ１がオフの期間、トランジスタ２１４がオンとなり、ブートストラップキャパシタＣ２の一端（ＬＸ側）が接地される。この状態で、ブートストラップキャパシタＣ２の他端（ＢＳＴ側）に、整流素子２１２を介して電圧ＶＣＣＢＳＴが印加され、ブートストラップキャパシタＣ２の両端間が、ＶＣＣＢＳＴ−ＶＦで充電される。ＶＦは整流素子２１２の順方向電圧である。ここでＶＣＣＢＳＴ−ＶＦ＞ＶＧＳ（ＴＨ）を満たす。ＶＧＳ（ＴＨ）はスイッチングトランジスタＭ１のゲートソース間しきい値電圧である。整流素子２１２として、スイッチングトランジスタＭ１と同期してオン、オフが切り替わるスイッチを用いてもよい。
【００４８】
スイッチングトランジスタＭ１のターンオン期間において、スイッチングトランジスタＭ１のソース電圧をＶＬＸとすると、ＢＳＴ端子の電圧ＶＢＳＴは、ＶＢＳＴ＝ＶＬＸ＋（ＶＣＣＢＳＴ−ＶＦ）となる。ドライバ２０４は、この電圧ＶＢＳＴをハイレベル電圧として、スイッチングトランジスタＭ１のゲートに印加する。このときスイッチングトランジスタＭ１のゲートソース間電圧ＶＧＳは、ＶＧＳ＝ＶＢＳＴ−ＶＬＸ＝（ＶＣＣＢＳＴ−ＶＦ）となり、ＶＧＳ＞ＶＧＳ（ＴＨ）となるため、スイッチングトランジスタＭ１がターンオンする。
【００４９】
以上が第１の実施の形態に係るＤＣ／ＤＣコンバータ１００の構成である。続いてその動作を説明する。図４は、図３のＤＣ／ＤＣコンバータ１００の動作波形図である。本明細書における波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。
【００５０】
時刻ｔ０に、オン信号ＳＯＮがアサートされると、ＰＷＭ信号ＳＰＷＭがハイレベルとなる。ドライバ２０４は、スイッチングトランジスタＭ１のゲートに、ＢＳＴ端子の電圧ＶＢＳＴに相当するハイレベル電圧を印加し、スイッチングトランジスタＭ１をターンオンさせる。スイッチングトランジスタＭ１がオンすると、ＬＸ端子の電圧ＶＬＸは、入力電圧ＶＩＮ付近まで上昇する。ブートストラップキャパシタＣ２が充電されると、その両端間に電圧ＶＣ２が発生する。ＢＳＴ端子の電圧ＶＢＳＴは、ＬＸ端子よりもＶＣ２高い電圧となる。
【００５１】
続く時刻ｔ１に、スイッチングトランジスタＭ１に流れる電流ＩＭ１が、フィードバック電圧ＶＦＢに比例したピーク電流ＩＰＥＡＫに到達すると、第１オフ信号ＳＯＦＦがアサートされ、ＰＷＭ信号ＳＰＷＭがオフレベルに遷移する。ドライバ２０４はスイッチングトランジスタＭ１のゲートに、ＬＸ端子の電圧ＶＬＸに相当するローレベル電圧を印加し、スイッチングトランジスタＭ１をターンオフさせる。スイッチングトランジスタＭ１がオフの期間、整流ダイオードＤ１に電流ＩＤ１が流れ、この間、ＬＸ端子の電圧ＶＬＸは、ダイオードの順方向電圧ＶＦに相当する負電位−ＶＦとなる。ＤＣ／ＤＣコンバータ１００は、この動作を繰り返すことにより、出力電圧ＶＯＵＴを目標レベルに安定化する。
【００５２】
続いて、図３の時刻ｔ１付近における、スイッチングトランジスタＭ１の電流ＩＭ１と、ピーク電流ＩＰＥＡＫの比較動作を説明する。図５は、パルス発生器２０２におけるスイッチングトランジスタＭ１の電流ＩＭ１と、ピーク電流ＩＰＥＡＫの比較動作を示す図である。
スイッチングトランジスタＭ１のオン期間ＴＯＮにおいて、ＬＸ端子の電圧ＶＬＸは、式（１）で与えられる。ＲＯＮはスイッチングトランジスタＭ１のオン抵抗である。
ＶＬＸ＝ＶＩＮ−ＲＯＮ×ＩＭ１      …（１）
【００５３】
一方、第１インピーダンス素子Ｒ５１の他端の電圧Ｖｙは、式（２）で与えられる。
Ｖｙ＝ＶＩＮ−Ｒ５１×ＩＦＢ      …（２）
第１Ｖ／Ｉ変換回路５０２の変換係数をＫとすると、式（３）が成り立つ。
ＩＦＢ＝Ｋ×ＶＦＢ’      …（３）
式（２）、（３）から、式（４）を得る。
Ｖｙ＝ＶＩＮ−Ｒ５１×Ｋ×ＶＦＢ’      …（４）
【００５４】
式（１）の電圧ＶＬＸと、式（４）の電圧Ｖｙを比較することは、ＲＯＮ×ＩＭ１とＲ５１×Ｋ×ＶＦＢ’とを比較することと等価である。したがって、図３のＰＷＭコンパレータ５０８によって、スイッチングトランジスタＭ１の電流ＩＭ１が、ピーク電流ＩＰＥＡＫ（＝Ｒ５１／ＲＯＮ×Ｋ×ＶＦＢ’）に到達したことを検出することができる。以上が制御回路２００による電流比較動作である。
【００５５】
第１の実施の形態に係る制御回路２００によれば、ピーク電流モードのパルス発生器２０２の電流比較において、スイッチングトランジスタＭ１に流れる電流ＩＭ１の検出処理に、レベルシフトが不要となるため、電流比較処理を高速化でき、ＤＣ／ＤＣコンバータ１００の応答性を高めることができる。これにより、スイッチングトランジスタＭ１の最小デューティ比を小さく設定することが可能となり、あるいは、最小オフ時間を短くすることが可能となる。
【００５６】
また、エラーアンプ５００、スロープ補償回路５０３、第１Ｖ／Ｉ変換回路５０２、オシレータ５１０は、図示しない内部（あるいは外部）レギュレータが生成する電源電圧ＶＲＥＧを受けて動作する。この電源電圧ＶＲＥＧがシャットダウンするとき、第１Ｖ／Ｉ変換回路５０２の出力電流ＩＦＢはゼロとなるため、電圧Ｖｙは、抵抗Ｒ５１によって入力電圧ＶＩＮ付近にプルアップされる。これにより、Ｖｙ＞ＶＬＸとなるため、オフ信号ＳＯＦＦがアサートされ、パルス信号ＳＰＷＭがローレベル（オフレベル）となり、スイッチングトランジスタＭ１のオフを確定できる。
【００５７】
（第２の実施の形態）
第１の実施の形態では、ピーク電流モードのパルス変調器における電流比較処理を説明した。第２の実施の形態では、同様の電流比較処理が、過電流保護（ＯＣＰ：Over Current Protection）のための電流比較処理に用いられる。図６は、第２の実施の形態に係るＤＣ／ＤＣコンバータ１００ａの回路図である。制御回路２００ａは、パルス発生器２０２ａ、ドライバ２０４に加えて、過電流保護（ＯＣＰ）回路５２０を備える。
【００５８】
パルス発生器２０２ａの構成は特に限定されず、公知技術を用いればよく、その制御方式、構成は特に限定されない。好ましくは図３のピーク電流モードの変調器を用いることができるが、その他の電圧モード、平均電流モード、ヒステリシス制御（Bang-Bang制御）、ボトム検出オン時間固定（ＣＯＴ：Constant On Time）方式などを採用しうる。またパルス信号Ｓ１の変調方式としては、パルス幅変調やパルス周波数変調などが採用しうる。パルス発生器２０２ａの構成に関しては、エラーアンプやコンパレータを用いたアナログ回路で構成してもよいし、デジタル演算処理を行うプロセッサで構成してもよいし、アナログ回路とデジタル回路の組み合わせで構成してもよい。またパルス発生器２０２ａは、負荷の状態に応じて制御方式を切りかえてもよい。
【００５９】
ＯＣＰ回路５２０は、第２インピーダンス素子Ｒ５２、ＯＣＰコンパレータ５２２および電流源５２４を含む。第２インピーダンス素子Ｒ５２の一端は、スイッチングトランジスタＭ１のドレインと接続される。電流源５２４は、過電流保護のしきい値電流を指示する電流ＩＯＣＰを、第２インピーダンス素子Ｒ５２を介してシンクする。たとえば電流源５２４は、電圧源５２６および第２Ｖ／Ｉ変換回路５２８を含んでもよい。電圧源５２６は、過電流保護のしきい値電流ＩＴＨを指示する電圧ＶＯＣＰを生成する。第２Ｖ／Ｉ変換回路５２８は、電圧ＶＯＣＰを電流ＩＯＣＰに変換する。ＯＣＰコンパレータ５２２は、第２インピーダンス素子Ｒ５２の他端の電圧ＶｚをスイッチングトランジスタＭ１のソース電圧、言い換えればＬＸ端子の電圧と比較する。ＯＣＰコンパレータ５２２は、比較結果を示す第２オフ信号ＳＯＦＦ２を生成する。第２オフ信号ＳＯＦＦ２は、ＶＺ＞ＶＬＸとなると、アサート（たとえばハイレベル）される。
【００６０】
パルス発生器２０２ａのロジック回路５１２ａに供給される。ロジック回路５１２ａは、第２オフ信号ＳＯＦＦ２がアサートされると、ＰＷＭ信号ＳＰＷＭを、オフレベルに遷移させる。たとえばロジック回路５１２ａは、パルス発生器２０２ａの内部の第１オフ信号ＳＯＦＦ１（図３のオフ信号ＳＯＦＦに相当）と第２オフ信号ＳＯＦＦ２の論理和をとり、ＳＲフリップフロップに供給するＯＲゲートを含んでもよい。
【００６１】
以上が第２の実施の形態に係るＤＣ／ＤＣコンバータ１００ａおよびその制御回路２００ａの構成である。この制御回路２００ａによれば、過電流検出の電流比較処理において、レベルシフト処理が不要となるため、高速な過電流保護が可能となる。
【００６２】
最後にＤＣ／ＤＣコンバータ１００の好適な用途の一例を説明する。図７は、車載用電源装置３００の回路図である。車載用電源装置３００は、バッテリ３０２およびＤＣ／ＤＣコンバータ１００を備える。バッテリ３０２は、１２Ｖあるいは２４Ｖの直流電圧（バッテリ電圧）ＶＢＡＴを生成する。ただし、バッテリ電圧ＶＢＡＴは常時、定格電圧値が得られるわけではなく、幅広いレンジで変動する。ＤＣ／ＤＣコンバータ１００は、バッテリ電圧ＶＢＡＴを入力電圧ＶＩＮとして受け、それを降圧し、負荷であるマイコン３０４等に供給する。
【００６３】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００６４】
（第１変形例）
図８は、第１変形例に係る制御回路２００ｂの回路図である。図８では、図３と共通の構成の一部は省略している。この変形例では、第１インピーダンス素子としてトランジスタＭ５１のオン抵抗が利用される。このトランジスタＭ５１は、スイッチングトランジスタＭ１と同型であり、ペア性を有するように半導体基板上でスイッチングトランジスタＭ１と隣接して配置される。スイッチングトランジスタＭ１とトランジスタＭ５１のサイズ比をＮ：１とすると、トランジスタＭ５１のオン抵抗（Ｒ５１に相当）は、ＲＯＮ／Ｎとなり、トランジスタＭ５１の他端（ソース）の電圧Ｖｙは、式（５）で与えられる。
Ｖｙ＝ＶＩＮ−ＲＯＮ／Ｎ×ＩＦＢ      …（５）
式（３）、（５）から、式（６）を得る。
Ｖｙ＝ＶＩＮ−ＲＯＮ／Ｎ×Ｋ×ＶＦＢ’      …（６）
【００６５】
式（１）の電圧ＶＬＸと、式（６）の電圧Ｖｙを比較することは、ＲＯＮ×ＩＭ１とＲＯＮ／Ｎ×Ｋ×ＶＦＢ’とを比較すること、言い換えれば、ＩＭ１とＮ×Ｋ×ＶＦＢ’を比較することと等価である。したがって図８のＰＷＭコンパレータ５０８によって、スイッチングトランジスタＭ１の電流ＩＭ１が、ピーク電流ＩＰＥＡＫ（＝Ｎ×Ｋ×ＶＦＢ’）に到達したことを検出することができる。つまり、第１インピーダンス素子としてスイッチングトランジスタＭ１のレプリカＭ５１を用いることで、オン抵抗ＲＯＮのばらつきの影響をキャンセルすることができ、電流検出精度を高めることができる。
【００６６】
（第２変形例）
スロープ補償回路５０３と第１Ｖ／Ｉ変換回路５０２は入れ換えてもよい。この変形例において第１Ｖ／Ｉ変換回路５０２は、エラーアンプ５００からのフィードバック電圧ＶＦＢを電流信号ＩＦＢに変換する。スロープ補償回路５０３は、周期的なスロープ波形を有するスロープ電流ＩＳＬＯＰＥを生成し、第１インピーダンス素子Ｒ５１を介してシンクする。これにより第１インピーダンス素子Ｒ５１には、ＩＳＬＯＰＥとＩＦＢの合計電流が流れることとなり、図３と実質的に等価なスロープ補償が可能となる。
【００６７】
（第３変形例）
実施の形態では、ダイオード整流型のＤＣ／ＤＣコンバータを説明したが、同期整流型のＤＣ／ＤＣコンバータにも本発明は適用可能である。すなわち図４の整流ダイオードＤ１を省略し、トランジスタ２１４を同期整流トランジスタとして機能させるべく、その素子サイズを、インダクタＬ１のコイル電流を供給できるように大きく構成すればよい。
【００６８】
（第４変形例）
図６のＯＣＰ回路５２０はパルスバイパルスの過電流保護を行うものであったが、それには限定されず、タイマーラッチによる過電流保護を行ってもよい。
【００６９】
（第５変形例）
実施の形態では、降圧ＤＣ／ＤＣコンバータを例に説明したが、昇圧ＤＣ／ＤＣコンバータについても本発明が適用可能である。この場合、図３の整流ダイオードＤ１を、スイッチングトランジスタに置き換えてメインのスイッチング素子とし、スイッチングトランジスタＭ１を同期整流スイッチとして用いることとなる。出力端子１０４が入力端子として、入力端子１０２が出力端子として機能し、制御回路２００のＶＳ端子には、入力端子１０２に生ずる出力電圧に応じた検出信号をフィードバックすればよい。
【００７０】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７１】
Ｌ１…インダクタ、Ｃ１…出力キャパシタ、Ｄ１…整流ダイオード、Ｃ２…ブートストラップキャパシタ、１００…ＤＣ／ＤＣコンバータ、１０２…入力端子、１０４…出力端子、１１０…出力回路、Ｍ１…スイッチングトランジスタ、２００…制御回路、２０２…パルス発生器、２０４…ドライバ、２１０…ブートストラップ回路、２１２…整流素子、２１４…トランジスタ、２２０…ブートストラップ用電源回路、５００…エラーアンプ、５０２…第１Ｖ／Ｉ変換回路、５０３…スロープ補償回路、５０４…加算器、５０６…スロープ発生器、Ｒ５１…第１インピーダンス素子、Ｒ５２…第２インピーダンス素子、５０８…ＰＷＭコンパレータ、５１０…オシレータ、５１２…ロジック回路、５２０…ＯＣＰ回路、５２２…ＯＣＰコンパレータ、５２４…電流源、５２６…電圧源、５２８…第２Ｖ／Ｉ変換回路、９００…エラーアンプ、９０２…電流センスアンプ、９０４…加算器、９０６…スロープ発生器、９０８…ＰＷＭコンパレータ、９１０…オシレータ、９１２…ロジック回路、９１４…レベルシフタ、３００…車載用電源装置、３０２…バッテリ、Ｓ１…パルス信号。
【図１】
2017085726.tif 000003
【図２】
2017085726.tif 000004
【図３】
2017085726.tif 000005
【図４】
2017085726.tif 000006
【図５】
2017085726.tif 000007
【図６】
2017085726.tif 000008
【図７】
2017085726.tif 000009
【図８】
2017085726.tif 000010