(57)【要約】【課題】電気基板が安定的に作動することが可能な配線基板を提供することを課題とする。【解決手段】上面中央部に半導体素子搭載部Ｃ１を有し上面外周部に電気基板搭載部Ｃ２を有する絶縁基板１と、半導体素子搭載部Ｃ１に配設された半導体素子接続パッド２と、電気基板搭載部Ｃ２に配設された電気基板接続パッド３と、帯状配線導体５ａおよびプレーン状導体５ｂを含む配線導体層５と、少なくとも半導体素子搭載部Ｃ１を囲繞する領域を被覆するとともに電気基板接続パッド３を露出する第１のソルダーレジスト層６ａと、第１のソルダーレジスト層６ａの上面に帯状配線導体５ａおよびプレーン状導体５ｂの上方を横切るように半導体素子搭載部Ｃ１を囲繞して形成された枠状の第２のソルダーレジスト層６ｂとを備える配線基板Ａであって、第２のソルダーレジスト層６ｂが形成される領域に対応するプレーン状導体５ｂの一部に複数の開口Ｍが形成されている。【選択図】図１
2017011160.tif 000002
【特許請求の範囲】
【請求項１】
上面中央部に半導体素子搭載部を有しており上面外周部に電気基板搭載部を有する絶縁基板と、前記半導体素子搭載部に配設された複数の半導体素子接続パッドと、前記電気基板搭載部に前記絶縁基板の外周に沿って配設された複数の電気基板接続パッドと、前記半導体素子搭載部から前記電気基板搭載部にかけて延在する帯状配線導体およびプレーン状導体を含む配線導体層と、前記絶縁基板および配線導体層の上面に少なくとも前記半導体素子搭載部を囲繞する領域を被覆するとともに前記電気基板接続パッドを露出する第１のソルダーレジスト層と、該第１のソルダーレジスト層の上面に前記半導体素子搭載部より外側かつ前記電気基板接続パッドより内側に、前記帯状配線導体およびプレーン状導体の上方を横切るように前記半導体素子搭載部を囲繞して形成された枠状の第２のソルダーレジスト層と、を備える配線基板であって、前記第２のソルダーレジスト層が形成される領域に対応する前記プレーン状導体の一部に複数の開口が形成されており、前記第１のソルダーレジスト層が前記開口内に充填されていることを特徴とする配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子等を搭載するための配線基板に関するものである。
【背景技術】
【０００２】
図２（ａ）および（ｂ）に、半導体集積回路素子等の半導体素子Ｓを搭載するための従来の配線基板Ｂを示す。なお、図２（ａ）は、図２（ｂ）に示すＹ−Ｙ間を通る基板の断面図である。
配線基板Ｂは、絶縁基板１１と、半導体素子接続パッド１２と、電気基板接続パッド１３と、外部接続パッド１４と、配線導体層１５と、ソルダーレジスト層１６とを備えている。
絶縁基板１１は、上面中央部に半導体素子Ｓを搭載するための半導体素子搭載部Ｃ１を有している。また、絶縁基板１１は、上面外周部に外部の電気基板を搭載するための電気基板搭載部Ｃ２を有している。
半導体素子接続パッド１２は、半導体素子搭載部Ｃ１における外周部に、半導体素子Ｓの外周辺に沿って配置されている。
電気基板接続パッド１３は、電気基板搭載部Ｃ２において、絶縁基板１１の外周辺に沿って、外側および内側の２列の並びで配置されている。
外部接続パッド１４は、配線基板Ｂの下面に配置されている。
配線導体層１５は、半導体素子搭載部Ｃ１から電気基板搭載部Ｃ２にかけて延在している。配線導体層１５は、帯状配線導体１５ａとプレーン状導体１５ｂとを含んでいる。
また、絶縁基板１１は、内側にスルーホール導体１７ａが充填され、絶縁基板１１の上下に貫通する複数のスルーホール１７を有している。スルーホール１７を介して半導体素子接続パッド１２および電気基板接続パッド１３と、外部接続パッド１４とが電気的に接続される。
上面側のソルダーレジスト層１６は、第１のソルダーレジスト層１６ａと第２のソルダーレジスト層１６ｂとから成る。下面側のソルダーレジスト層１６は、第３のソルダーレジスト層１６ｃから成る。
第１のソルダーレジスト層１６ａは、半導体素子接続パッド１２を露出する開口部Ｋ１および電気基板接続パッド１３を露出する開口部Ｋ２を有している。
第２のソルダーレジスト層１６ｂは、第１のソルダーレジスト層１６ａの上面に半導体素子搭載部Ｃ１より外側かつ電気基板接続パッド１３より内側に、帯状配線導体１５ａおよびプレーン状導体１５ｂの上方を横切るように半導体素子搭載部Ｃ１を囲繞して枠状に被着されている。第３のソルダーレジスト層１６ｃは、外部接続パッド１４を露出する開口部Ｋ３を有している。
【０００３】
そして、半導体素子Ｓの電極Ｔを半導体素子接続パッド１２に半田を介して接続し、電気基板の電極を電気基板接続パッド１３に接続するとともに、外部接続パッド１４を外部の電気回路基板の配線導体に半田を介して接続することにより、半導体素子Ｓおよび電気基板が外部の電気回路基板に電気的に接続され、半導体素子Ｓおよび電気基板が作動する。
【０００４】
ところで、半導体素子Ｓを搭載した後は、半導体素子Ｓと配線基板Ｂとの隙間にアンダーフィルと呼ばれる封止樹脂を注入する。これにより、半導体素子Ｓを配線基板Ｂに強固に固定するとともに、電極Ｔと半導体素子接続パッド１２との接続部を外部環境から保護する。この際に、半導体素子搭載部Ｃ１を囲繞するように形成された第２のソルダーレジスト層１６ｂにより、封止樹脂が半導体素子搭載部Ｃ１を越えて電気基板搭載部Ｃ２に流れ込むことを防止している。
このため、第２のソルダーレジスト層１６ｂは、封止樹脂が半導体素子搭載部Ｃ１の外に流出しないように、第２のソルダーレジスト層１６ｂが形成される下側の領域の凹凸を吸収して絶縁基板１１からの高さが一定になるように被着される。
【０００５】
ところが、プレーン状導体１５ｂ上面に被着される第１のソルダーレジスト層１６ａの厚みは、プレーン状導体１５ｂ以外の領域に被着される第１のソルダーレジスト層１６ａの厚みよりも大きくなる傾向にある。そのため、第２のソルダーレジスト層１６ｂが、これらの厚みの差を吸収できない場合がある。さらに厚みの差が大きくなると、第１のソルダーレジスト層１６ａの厚みの大きい部分において、第２のソルダーレジスト層１６ｂの厚みが極めて薄くなってしまい第２のソルダーレジスト層１６ｂが決壊してしまうことがある。
このため、決壊した部分から封止樹脂が流出してしまい、電気基板搭載部Ｃ２に形成された電気基板接続パッド１３を被覆する恐れがある。これにより、電気基板の電極と電気基板接続パッド１３との接続が不完全になってしまい、電気基板が安定的に作動しない恐れがある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１１８６３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、半導体素子搭載後の封止樹脂注入時に、封止樹脂が半導体素子搭載部を越えて電気基板接続パッドに流入することを防止することで、電気基板の電極と電気基板接続パッドとを完全に接続して電気基板が安定的に作動することが可能な配線基板を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の配線基板は、上面中央部に半導体素子搭載部を有しており上面外周部に電気基板搭載部を有する絶縁基板と、半導体素子搭載部に配設された複数の半導体素子接続パッドと、電気基板搭載部に絶縁基板の外周に沿って配設された複数の電気基板接続パッドと、半導体素子搭載部から電気基板搭載部にかけて延在する帯状配線導体およびプレーン状導体を含む配線導体層と、絶縁基板および配線導体層の上面に少なくとも半導体素子搭載部を囲繞する領域を被覆するとともに電気基板接続パッドを露出する第１のソルダーレジスト層と、第１のソルダーレジスト層の上面に半導体素子搭載部より外側かつ電気基板接続パッドより内側に、帯状配線導体およびプレーン状導体の上方を横切るように半導体素子搭載部を囲繞して形成された枠状の第２のソルダーレジスト層と、を備える配線基板であって、第２のソルダーレジスト層が形成される領域に対応するプレーン状導体の一部に複数の開口が形成されており、第１のソルダーレジスト層が開口内に充填されていることを特徴とするものである。
【発明の効果】
【０００９】
本発明の配線基板によれば、第２のソルダーレジスト層が形成される領域に対応するプレーン状導体の一部に複数の開口が形成されており、第１のソルダーレジスト層が開口内に充填されている。このように、第１のソルダーレジスト層の一部がプレーン状導体に形成された開口内に充填されるため、第２のソルダーレジスト層が形成される領域において、プレーン状導体上面に被着される第１のソルダーレジスト層の厚みと、プレーン状導体以外の領域に被着される第１のソルダーレジスト層の厚みとの差を小さくすることができる。これにより、第２のソルダーレジスト層がこれらの厚みの差による凹凸を吸収しつつ、第２のソルダーレジスト層自身の厚みを維持することが可能になる。その結果、第２のソルダーレジスト層が決壊することなく封止樹脂が基板接続パッドに流入することを防止することで、電気基板の電極と電気基板接続パッドとを完全に接続して電気基板が安定的に作動することが可能な配線基板を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】図１（ａ）および（ｂ）は、本発明の配線基板の実施の形態の一例を示す概略断面図および平面図である。
【図２】図２（ａ）および（ｂ）は、従来の配線基板の実施の形態の一例を示す概略断面図および平面図である。
【発明を実施するための形態】
【００１１】
次に、本発明の配線基板の実施形態の一例を図１（ａ）および図１（ｂ）を基に説明する。図１（ａ）は、図１（ｂ）に示すＸ−Ｘ間を通る配線基板の断面図である。
図１に示すように本例の配線基板Ａは、絶縁基板１と、半導体素子接続パッド２と、電気基板接続パッド３と、外部接続パッド４と、配線導体層５と、ソルダーレジスト層６とを備えている。
【００１２】
絶縁基板１は、上面中央部に半導体素子Ｓを搭載するための半導体素子搭載部Ｃ１を有している。また、絶縁基板１は、上面外周部に外部の電気基板を搭載するための電気基板搭載部Ｃ２を有している。
絶縁基板１の下面は、外部の電気回路基板と接続するための接続面となっている。
また、絶縁基板１は、内側にスルーホール導体７ａが充填され、絶縁基板１の上下に貫通する複数のスルーホール７を有している。半導体素子接続パッド２および電気基板接続パッド３と、外部接続パッド４とは配線導体層５あるいはスルーホール７を介して電気的に接続される。
【００１３】
絶縁基板１は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁基板１は、この例では単層構造であるが、同一または異なる電気絶縁材料から成る複数の絶縁層を多層に積層した多層構造であってもよい。
【００１４】
半導体素子接続パッド２は、半導体素子搭載部Ｃ１における外周部に、半導体素子Ｓの外周辺に沿って配置されている。そして、この半導体素子接続パッド２に、半導体素子Ｓの電極Ｔを半田バンプを介して接続することにより、配線基板Ａの上面に半導体素子Ｓが電気的に接続される。
【００１５】
電気基板接続パッド３は、電気基板搭載部Ｃ２において、絶縁基板１の外周辺に沿って、外側および内側の２列の並びで配置されている。そして、この電気基板接続パッド３に、電気基板の電極Ｔを半田バンプを介して接続することにより、配線基板Ａの上面に電気基板が電気的に接続される。
【００１６】
外部接続パッド４は、配線基板Ａの下面に配置されている。そして、この外部接続パッド４に、外部の電気回路基板の配線導体が半田を介して接続される。
これにより、半導体素子Ｓおよび電気基板が外部の電気回路基板に電気的に接続され、半導体素子Ｓおよび電気基板が作動する。
【００１７】
半導体素子接続パッド２および電気基板接続パッド３、ならびに外部接続パッド４は、例えば、銅箔や銅めっき等の良導電性材料から形成されており、配線導体層５と一体的に形成されている。
【００１８】
配線導体層５は、半導体素子搭載部Ｃ１から電気基板搭載部Ｃ２にかけて延在している。配線導体層５は、信号用の帯状配線導体５ａと電源用およびグランド用のプレーン状導体５ｂとを含んでいる。
プレーン状導体５ｂは、第２のソルダーレジスト層６ｂが形成される領域に対応する領域に、複数の開口Ｍを有している。
【００１９】
配線導体層５は、周知のサブトラクティブ法やセミアディティブ法により、例えば銅箔や銅めっき等の良導電性材料から形成されている。
【００２０】
上面側のソルダーレジスト層６は、第１のソルダーレジスト層６ａと第２のソルダーレジスト層６ｂとから成る。下面側のソルダーレジスト層６は、第３のソルダーレジスト層６ｃから成る。
第１のソルダーレジスト層６ａは、半導体素子接続パッド２を露出する開口部Ｋ１および電気基板接続パッド３を露出する開口部Ｋ２を有している。
第２のソルダーレジスト層６ｂは、第１のソルダーレジスト層６ａの上面に半導体素子搭載部Ｃ１より外側かつ電気基板接続パッド３より内側に、帯状配線導体５ａおよびプレーン状導体５ｂの上方を横切るように半導体素子搭載部Ｃ１を囲繞して枠状に被着されている。第３のソルダーレジスト層６ｃは、外部接続パッド４を露出する開口部Ｋ３を有している。
【００２１】
ソルダーレジスト層６は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る。
第１のソルダーレジスト層６ａおよび第３のソルダーレジスト層６ｃは、例えば上記の絶縁材料から成る樹脂ペーストを、絶縁基板１および配線導体層５の上に塗布して乾燥後に、露光および現像をすることにより形成される。
なお、第１のソルダーレジスト層６ａは、プレーン状導体５ｂの一部に形成された上述の開口Ｍ内を充填するように被着されている。
このため、プレーン状導体５ｂ表面に形成される第１のソルダーレジスト層６ａの厚みと、プレーン状導体５ｂ表面以外に形成される第１のソルダーレジスト層６ａの厚みとの差を小さくすることができる。
これにより、第２のソルダーレジスト層６ｂが被着される領域に対応する領域の第１のソルダーレジスト層６ａの厚みの差を小さくすることができる。
第２のソルダーレジスト層６ｂは、例えば上記の絶縁材料から成る樹脂フィルムを、第１のソルダーレジスト層６ａの上に真空圧着した後に熱を加えながら平板にてプレス処理を行うことで被着する。その後、露光および現像をすることにより半導体素子搭載部Ｃ１を囲繞する枠状の第２のソルダーレジスト層６ｂが形成される。このように、真空圧着した樹脂フィルムをプレス処理することで、樹脂フィルム下側における第１のソルダーレジスト層６ａの厚みの差を第２のソルダーレジスト層６ｂの厚みで吸収する。
【００２２】
ところで、本発明においては、上述したように、第２のソルダーレジスト層６ｂが形成される領域に対応するプレーン状導体５ｂの一部に複数の開口Ｍが形成されており、第１のソルダーレジスト層６ａが開口Ｍ内に充填されている。このように、第１のソルダーレジスト層６ａの一部がプレーン状導体５ｂに形成された開口Ｍ内に充填されるため、第２のソルダーレジスト層６ｂが形成される領域において、プレーン状導体５ｂ上面に被着される第１のソルダーレジスト層６ａの厚みと、プレーン状導体５ｂ上面以外に被着される第１のソルダーレジスト層６ａの厚みとの差を小さくすることができる。これにより、第２のソルダーレジスト層６ｂがこれらの厚みの差による凹凸を吸収しつつ、第２のソルダーレジスト層６ｂ自身の厚みを維持することが可能になる。その結果、第２のソルダーレジスト層６ｂが決壊することなく封止樹脂が基板接続パッド３に流入することを防止することで、電気基板の電極と電気基板接続パッド３とを完全に接続して電気基板が安定的に作動することが可能な配線基板を提供することができる。
【符号の説明】
【００２３】
１            絶縁基板
２            半導体素子接続パッド
３            電気基板接続パッド
５            配線導体層
５ａ          帯状配線導体
５ｂ          プレーン状導体
６ａ          第１のソルダーレジスト層
６ｂ          第２のソルダーレジスト層
Ａ            配線基板
Ｃ１          半導体素子搭載部
Ｃ２          電気基板搭載部
Ｍ            開口
【図１】
2017011160.tif 000003
【図２】
2017011160.tif 000004