(57)【要約】【課題】スローアップ回路に異常が発生した場合に、異常が発生したことを検出する。【解決手段】電源装置から負荷回路へ流入する突入電流を軽減させるために前記電源装置から前記負荷回路との間に挿入されたスローアップ回路の異常を検出するためのスローアップ回路異常検出装置が、前記電源装置から前記負荷回路への電源の供給のオン／オフを制御するための制御信号のレベルが、オフに対応するレベルからオンに対応するレベルに変化する時刻を基準時刻として、前記負荷回路の電源電圧に対応するエラー信号のレベルを調べることにより、前記スローアップ回路の異常の有無を検出する。【選択図】図１
2017034878.tif 000002
【特許請求の範囲】
【請求項１】
電源装置から負荷回路へ流入する突入電流を軽減させるために前記電源装置から前記負荷回路との間に挿入されたスローアップ回路の異常を検出するためのスローアップ回路異常検出装置であって、
前記電源装置から前記負荷回路への電源の供給のオン／オフを制御するための制御信号のレベルが、オフに対応するレベルからオンに対応するレベルに変化する時刻を基準時刻として、前記負荷回路の電源電圧に対応するエラー信号のレベルを調べることにより、前記スローアップ回路の異常の有無を検出することを特徴とするスローアップ回路異常検出装置。
【請求項２】
請求項１に記載のスローアップ回路異常検出装置であって、
前記負荷回路への電源の供給がオフであることに対応するレベルから前記負荷回路の電源電圧が所定電圧であることに対応するレベルまで前記エラー信号が変化するのに要する前記基準時刻からの経過時間に基づいて、前記スローアップ回路の異常の有無を検出することを特徴とするスローアップ回路異常検出装置。
【請求項３】
請求項２に記載のスローアップ回路異常検出装置であって、
前記スローアップ回路が正常である場合の前記経過時間と、前記スローアップ回路の異常の有無を検出しようとする際の前記経過時間との間の長短関係に関する所定の比較をすることにより、前記スローアップ回路の異常の有無を検出することを特徴とするスローアップ回路異常検出装置。
【請求項４】
請求項１乃至３の何れか１項に記載のスローアップ回路異常検出装置であって、
前記電源装置から前記負荷回路への前記スローアップ回路を介した電源の供給が開始されてから遅くとも前記基準時刻になるまでに、前記負荷回路の電源電圧が所定範囲の電圧であることに対応するレベルに前記エラー信号が到達しているか否かに基づいて、前記スローアップ回路の異常を検出することを特徴とするスローアップ回路異常検出装置。
【請求項５】
請求項１乃至４の何れか１項に記載のスローアップ回路異常検出装置であって、
前記負荷回路への電源の供給がオフであることに対応するレベルから前記負荷回路の電源電圧が所定電圧であることに対応するレベルまで前記エラー信号が変化するのに要する前記基準時刻からの経過時間が所定の閾値以上である場合に、前記スローアップ回路と前記負荷回路との間の電源供給ラインの切断を検出することを特徴とするスローアップ回路異常検出装置。
【請求項６】
請求項５に記載のスローアップ回路異常検出装置であって、
電源供給ラインの切断とは、前記電源供給ラインに存在するフューズの切断であることを特徴とするスローアップ回路異常検出装置。
【請求項７】
請求項１乃至６の何れか１項に記載のスローアップ回路異常検出装置と、前記負荷回路とを備えたスローアップ回路異常検出システムであって、
前記負荷回路は、
前記負荷回路に供給される電源に接続された分流用抵抗と、
自トランジスタのゲートが前記分流用抵抗に接続され、自トランジスタのエミッタが接地され、自トランジスタのコレクタが前記スローアップ回路異常検出装置の備えるプルアップ用負荷抵抗に接続されたトランジスタと、を備え、
前記スローアップ回路異常検出装置は、
前記プルアップ用負荷抵抗と、
前記プルアップ用負荷抵抗の表すレベルを前記エラー信号のレベルとして取り扱うことにより前記スローアップ回路の異常の有無を検出する制御部と、を備える、
ことを特徴とするスローアップ回路異常検出システム。
【請求項８】
電源装置から負荷回路へ流入する突入電流を軽減させるために前記電源装置から前記負荷回路との間に挿入されたスローアップ回路の異常を検出するための装置が行なうスローアップ回路異常検出方法であって、
前記電源装置から前記負荷回路への電源の供給のオン／オフを制御するための制御信号のレベルが、オフに対応するレベルからオンに対応するレベルに変化する時刻を基準時刻として、前記負荷回路の電源電圧に対応するエラー信号のレベルを調べることにより、前記スローアップ回路の異常の有無を検出することを特徴とするスローアップ回路異常検出方法。
【請求項９】
電源装置から負荷回路へ流入する突入電流を軽減させるために前記電源装置から前記負荷回路との間に挿入されたスローアップ回路の異常を検出するためのスローアップ回路異常検出装置としてコンピュータを機能させるためのスローアップ回路異常検出プログラムであって、
前記電源装置から前記負荷回路への電源の供給のオン／オフを制御するための制御信号のレベルが、オフに対応するレベルからオンに対応するレベルに変化する時刻を基準時刻として、前記負荷回路の電源電圧に対応するエラー信号のレベルを調べることにより、前記スローアップ回路の異常の有無を検出するスローアップ回路異常検出装置として前記コンピュータを機能させることを特徴とするスローアップ回路異常検出プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スローアップ回路を含む回路での異常の発生を検出するための、スローアップ回路異常検出装置、スローアップ回路検出システム、スローアップ回路異常検出方法及びスローアップ回路異常検出プログラムに関する。
【背景技術】
【０００２】
複写機、複合機等の画像形成装置は、内部に所定の電圧（例えば、２４Ｖ）が印加されるラインが設けられる。そして、かかるラインには、モータや高圧基板といった様々な負荷が接続される。
【０００３】
更に、負荷側のラインには、ラインからの負荷側への電圧の供給が途絶えたとしても、一定時間は負荷側に電圧を供給できるように各負荷制御に応じた大容量のコンデンサが実装される。
【０００４】
このような構成をした画像形成装置では、電源投入時に、負荷側のラインに実装された大容量のコンデンサへ突入電流が流れることによって、負荷側のフューズが溶断し、負荷側が使用できなくなってしまうという問題が生じ得た。
【０００５】
そこで、負荷側への突入電流を低減させるべく、負荷側への電源供給についての制御を行なう制御基板に、ＦＥＴ（Field effect transistor）を利用したスローアップ回路が設けることが考えられる。
【０００６】
ここで、かかるＦＥＴを利用したスローアップ回路を含む制御基板の構成と、制御基板に接続される負荷側となる高圧基板の構成とについて、図１を参照して説明する。
【０００７】
なお、かかる説明の前提となる、画像形成装置内において高圧基板を設け、更にかかる高圧基板に外部負荷を接続するという構成は、例えば、特許文献１に記載されている。具体的には、特許文献１に記載の高圧電源装置５００が、以下に説明する図１に記載の高圧基板４００に相当する。かかる高圧基板４００にスローアップ回路を追加した制御基板を接続した構成が、以下説明する図１に記載の構成である。
【０００８】
図１を参照すると、制御基板３００と、高圧基板４００が、２４Ｖのラインにて電気的に接続されている。ラインの接続は、例えば図示を省略したケーブルハーネスにより行われる。
【０００９】
制御基板３００には、定電圧源Ｖｃｃ３１０、スローアップ回路３２０、制御部３３０が配置される。また、高圧基板４００には、フューズＦ４１０、抵抗Ｒ４２０、コンデンサＣ４３０及び高圧制御部４４０が配置される。これら各部の接続関係について説明する。
【００１０】
定電圧源Ｖｃｃ３１０には、画像形成装置内の電源制御部（図示を省略する）が接続される。そして、定電圧源Ｖｃｃ３１０には、かかる電源制御部から２４Ｖが付与されるものとする。また、定電圧源Ｖｃｃ３１０は、スローアップ回路３２０に接続される。従って、定電圧源Ｖｃｃ３１０の電圧はスローアップ回路３２０に印加される。
【００１１】
スローアップ回路３２０は、高圧基板４００への突入電流を防止するための回路である。スローアップ回路の具体的構成としては種々のものが考えられるため、ここでは具体的な回路構成の図示を省略する。スローアップ回路３２０の一次側は、定電圧源Ｖｃｃ３１０及び制御部３３０に接続される。また、スローアップ回路３２０の二次側は、高圧基板４００に接続される。
【００１２】
また、スローアップ回路３２０は、制御部３３０が出力するＩＮＴ  ＣＮＴ信号がハイレベルとなったことを契機として、スローアップ機能を動作させる。
【００１３】
制御部３３０は、スローアップ回路３２０と接続される。また、制御部３３０は、スローアップ回路の制御を行なうための信号であるＩＮＴ  ＣＮＴ信号をスローアップ回路３２０に対して出力する。
【００１４】
このような構成において、制御基板３００は、電源２４Ｖ１をこのスローアップ回路３２０経由で負荷側に２４Ｖ２として供給する。
【００１５】
次に、高圧基板４００内の各部の接続について説明する。
【００１６】
フューズＦ４１０の一端は、スローアップ回路３２０に接続され、他端は抵抗Ｒ４２０を介して高圧制御部４４０に接続される。
【００１７】
抵抗Ｒ４２０の一端はフューズＦ４１０に接続され、他端は高圧制御部４４０に接続される。
【００１８】
コンデンサＣ４３０は、抵抗Ｒ４２０と高圧制御部４４０の接続点に接続される。コンデンサＣ４３０は大容量のコンデンサであり、その静電容量は、例えば、１０００μＦである。
【００１９】
高圧制御部４４０は、高圧トランス回路であり、制御基板３００からフューズＦ４１０及び抵抗Ｒ４２０を介して、高圧制御部４４０の一次側に与えられた電圧を変圧する。そして、高圧制御部４４０は、高圧制御部４４０二次側に接続されている外部負荷に変圧した電圧を印加する。
【００２０】
かかるスローアップ回路３２０を利用したスローアップ制御について図２のタイミングチャートを参照して説明をする。
【００２１】
まず図２の上段を参照するとスローアップ回路３２０が無い場合の、制御基板３００の一次側電圧２４Ｖ１及び高圧基板４００の一次側電圧２４Ｖ２の電圧値の変移が表わされている。スローアップ回路３２０が無いとは、図１における定電圧源Ｖｃｃ３１０が直接高圧基板４００のフューズＦ４１０に接続されているということである。
【００２２】
このように、スローアップ回路３２０が無い場合には、電源が投入されることにより２４Ｖ１に電圧２４Ｖ１が印加されると、かかる電圧２４Ｖ１は直接高圧基板４００の一次側電圧２４Ｖ２として印加される。つまり、２４Ｖ１の電圧値と２４Ｖ２の電圧値はタイムラグ無く上昇する。
【００２３】
この場合に、上述したようにコンデンサＣ４３０が大容量のコンデンサであると、電源投入時の突入電流が大きくなり、高圧基板４００内のフューズＦ４１０が溶断してしまう。
【００２４】
一方で、図２の下段を参照するとスローアップ回路３２０が有る場合の、制御基板３００の一次側電圧２４Ｖ１及び高圧基板４００の一次側電圧２４Ｖ２の電圧値の変移が表わされている。スローアップ回路３２０が有るとは、上述した図１における構成であるということである。
【００２５】
このように、スローアップ回路３２０が有る場合には、２４Ｖ１に電圧が印加されたとしても直ちに直接高圧基板４００の一次側電圧２４Ｖ２の電圧値は上昇しない。電源が投入されることにより２４Ｖ１に電圧が印加されると、制御部３３０は、ＩＮＴ  ＣＮＴ信号をハイレベルとする。つまり、ＩＮＴ  ＣＮＴ信号をローレベルからハイレベルに切り替える。すると、これを契機としてスローアップ回路３２０がスローアップ処理を開始する。
【００２６】
これにより、高圧基板４００の一次側電圧２４Ｖ２は上述のスローアップ回路が無い場合に比べて緩やかに上昇する。具体的には、ＩＮＴ  ＣＮＴ信号がローレベルからハイレベルに切り替わった時点を基準時間とするならば、基準時間から所定時間Ｔかかって緩やかに上昇する。
【００２７】
これにより、突入電流を抑制することが可能となる。また、突入電流が抑制されることから、コンデンサＣ４３０が大容量のコンデンサであったとしても、高圧基板４００内のフューズＦ４１０が溶断するようなことはない。
【００２８】
上述したようなスローアップ回路に関する技術の一例が、例えば、特許文献２に記載されている。この点上述した図２に表わされる所定時間Ｔはスローアップ回路の時定数と言える。そして、所定時間Ｔの長さ、すなわち時定数は、通常スローアップ回路の構成により一意に定まる。例えば、時定数は、スローアップ回路内部の抵抗の抵抗値やコンデンサの静電容量によって定まる。
【００２９】
しかしながら、特許文献２に記載の技術では、電源投入時の突入電流の大きさを検出し、その大きさに基づいてスローアップの時定数を調整するという処理を行なう。そのため、特許文献２に記載の技術を用いれば、状況に応じて電源投入時の突入電流を更に低減させるようなことも可能となる。
【先行技術文献】
【特許文献】
【００３０】
【特許文献１】特開２０１５−０１２７７３号公報
【特許文献２】特開２００１−２３７０４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００３１】
以上説明したスローアップ回路を利用することにより、突入電流を抑制することが可能となる。しかしながら、スローアップ回路を利用しているうちに、スローアップ回路内のＦＥＴ等が物理的に故障することが考えられる。
【００３２】
ここで、スローアップ回路内のＦＥＴが物理的に故障したとしても、ＦＥＴがオープンな状態で故障したのであれば、各負荷の２４Ｖラインへは電流が流れない。そのため、スローアップ回路破損による２次弊害として、下流側負荷が破損してしまうような事態は発生しない。
【００３３】
しかし、スローアップ回路内のＦＥＴがショートの状態で破損した場合、スローアップ機能が作動しなくなることから、電源投入時、接続されている各負荷に非常に大きな突入電流が流れることになる。その結果、それら負荷側の２４Ｖラインヒューズが溶断してしまったり、各負荷が破損してしまったりする等の２次弊害が発生してしまう。
【００３４】
また、スローアップ回路が破損している場合であっても、ユーザからはスローアップ回路が破損していることは分からない。そのため、ユーザが、スローアップ回路の下流の負荷側に不具合原因があると考え、負荷側を正常品と交換することが考えられる。
【００３５】
しかしながら、故障しているのは負荷側ではなくスローアップ回路なのであるから、交換後に電源を投入すると、またスローアップ回路が作動せず、結果とした交換した正常品の負荷側をまたも破損させてしまうといった更なる弊害が発生してしまう。
【００３６】
そこで、本発明は、スローアップ回路に異常が発生したことを検出することが可能な、スローアップ回路異常検出装置、スローアップ回路検出システム、スローアップ回路異常検出方法及びスローアップ回路異常検出プログラムを提供することを目的とする。
【課題を解決するための手段】
【００３７】
本発明の第１の観点によれば、電源装置から負荷回路へ流入する突入電流を軽減させるために前記電源装置から前記負荷回路との間に挿入されたスローアップ回路の異常を検出するためのスローアップ回路異常検出装置であって、前記電源装置から前記負荷回路への電源の供給のオン／オフを制御するための制御信号のレベルが、オフに対応するレベルからオンに対応するレベルに変化する時刻を基準時刻として、前記負荷回路の電源電圧に対応するエラー信号のレベルを調べることにより、前記スローアップ回路の異常の有無を検出することを特徴とするスローアップ回路異常検出装置が提供される。
【００３８】
本発明の第２の観点によれば、上記本発明の第１の観点により提供されるスローアップ回路異常検出装置と、前記負荷回路とを備えたスローアップ回路異常検出システムであって、前記負荷回路は、前記負荷回路に供給される電源に接続された分流用抵抗と、自トランジスタのゲートが前記分流用抵抗に接続され、自トランジスタのエミッタが接地され、自トランジスタのコレクタが前記スローアップ回路異常検出装置の備えるプルアップ用負荷抵抗に接続されたトランジスタと、を備え、前記スローアップ回路異常検出装置は、前記プルアップ用負荷抵抗と、前記プルアップ用負荷抵抗の表すレベルを前記エラー信号のレベルとして取り扱うことにより前記スローアップ回路の異常の有無を検出する制御部と、を備える、ことを特徴とするスローアップ回路異常検出システムが提供される。
【００３９】
本発明の第３の観点によれば、電源装置から負荷回路へ流入する突入電流を軽減させるために前記電源装置から前記負荷回路との間に挿入されたスローアップ回路の異常を検出するための装置が行なうスローアップ回路異常検出方法であって、前記電源装置から前記負荷回路への電源の供給のオン／オフを制御するための制御信号のレベルが、オフに対応するレベルからオンに対応するレベルに変化する時刻を基準時刻として、前記負荷回路の電源電圧に対応するエラー信号のレベルを調べることにより、前記スローアップ回路の異常の有無を検出することを特徴とするスローアップ回路異常検出方法が提供される。
【００４０】
本発明の第４の観点によれば、電源装置から負荷回路へ流入する突入電流を軽減させるために前記電源装置から前記負荷回路との間に挿入されたスローアップ回路の異常を検出するためのスローアップ回路異常検出装置としてコンピュータを機能させるためのスローアップ回路異常検出プログラムであって、前記電源装置から前記負荷回路への電源の供給のオン／オフを制御するための制御信号のレベルが、オフに対応するレベルからオンに対応するレベルに変化する時刻を基準時刻として、前記負荷回路の電源電圧に対応するエラー信号のレベルを調べることにより、前記スローアップ回路の異常の有無を検出するスローアップ回路異常検出装置として前記コンピュータを機能させることを特徴とするスローアップ回路異常検出プログラムが提供される。
【発明の効果】
【００４１】
本発明によれば、スローアップ回路に異常が発生した場合に、異常が発生したことを検出可能となる。
【図面の簡単な説明】
【００４２】
【図１】スローアップ回路を含む回路構成の一例を表す回路図である。
【図２】スローアップ回路の有無による突入電流の変化を表す回路図である。
【図３】本発明の各実施形態の基本的構成を表す回路図である。
【図４】本発明の第１の実施形態においてスローアップ回路が故障しかけている状態を表すタイミングチャートである。
【図５】本発明の第１の実施形態における制御部の基本的動作を表すフローチャートである。
【図６】本発明の第２の実施形態においてスローアップ回路が完全に故障している状態を表すタイミングチャートである。
【図７】本発明の第２の実施形態における制御部の基本的動作を表すフローチャートである。
【図８】本発明の第３の実施形態において高圧基板に異常が発生している場合を表すタイミングチャートである。
【図９】本発明の第３の実施形態における制御部の基本的動作を表すフローチャートである。
【図１０】本発明の第４の実施形態における制御部の基本的動作を表すフローチャートである。
【発明を実施するための形態】
【００４３】
次に、本発明の実施形態の概略について説明する。
【００４４】
前提として、制御基板に印加された電圧２４Ｖ１が、スローアップ回路を介して高圧基板２００に２４Ｖ２として印加され、高圧制御部がこれを変圧して外部負荷に対して出力する、という基本的な構成については、図１を参照して説明した構成と本実施形態の構成とで同等である。すなわち、本発明の各実施形態の構成は、例えば、特許文献２に記載の高圧電源装置５００にスローアップ回路を追加した制御基板を接続した構成である。
【００４５】
かかる構成に加えて、本発明の各実施形態では、高圧基板から制御基板に対して負荷側（高圧基板等）の電圧の状態を検出するための高圧エラー信号を出力する。そして、制御基板側の制御部が、かかる高圧エラー信号の状態を監視することで、制御基板側のスローアップ回路の異常を検出し、負荷側の破損といった２次弊害を防止する。
【００４６】
以上が本発明の実施形態の概略である。
【００４７】
次に、本発明の各実施形態について図面を参照して詳細に説明をする。
【００４８】
［第１の実施形態］
第１の実施形態の構成は図３に表わされる。図３を参照すると、本実施形態は、制御基板１００及び高圧基板２００を含む。
【００４９】
ここで、制御基板１００及び高圧基板２００は画像形成装置に含まれる基板である。この点、制御基板１００は画像形成装置内の２４Ｖラインでの電圧の制御及びスローアップ回路の故障を検出するための基板である。また、高圧基板２００は、高圧基板２００に接続された外部負荷に対して電源を供給するための基板である。
【００５０】
本実施形態の構成についてより詳細に説明する。制御基板１００には、定電圧源Ｖｃｃ１、定電圧源Ｖｃｃ２、抵抗Ｒ３、スローアップ回路１０及び制御部２０が配置される。また、高圧基板２００には、フューズＦ２１、抵抗Ｒ２２、コンデンサＣ２３、高圧制御部２４、抵抗Ｒ２５、第１の比較器２６、第２の比較器２７、抵抗Ｒ２８及びトランジスタＴ２９が配置される。これら各部の接続関係について説明する。
【００５１】
まず、制御基板１００について説明する。定電圧源Ｖｃｃ１には、画像形成装置内の電源制御部（図示を省略する）と接続される。そして、定電圧源Ｖｃｃ１には、電源制御部から２４Ｖが付与されるものとする。定電圧源Ｖｃｃ１は、スローアップ回路１０に接続される。従って、電源制御部から定電圧源Ｖｃｃ１に付与されている電圧はスローアップ回路１０に印加される。
【００５２】
スローアップ回路１０は、高圧基板２００への突入電流を防止するための回路である。スローアップ回路１０は、ＦＥＴ１１、ダイオードＤ１２、抵抗Ｒ１３、コンデンサＣ１４及び抵抗Ｒ１５を含む。
【００５３】
ＦＥＴ１１は、ｐ型チャネルのＦＥＴである。ＦＥＴ１１のソース端子には定電圧源Ｖｃｃ１が接続される。また、ＦＥＴ１１のゲート端子は抵抗Ｒ１５を介して制御部２０と接続される。更に、ＦＥＴ１１のドレイン端子は高圧基板２００内のフューズＦ２１及び抵抗Ｒ２２を介して高圧制御部２４に接続される。
【００５４】
ダイオードＤ１２の一端はＦＥＴ１１のソース側に接続され、ダイオードＤ１２の他端はＦＥＴ１１のドレイン側に接続される。ダイオードＤ１２は逆流防止のために配置される。
【００５５】
抵抗Ｒ１３の一端はＦＥＴ１１のソース端子と定電圧源Ｖｃｃ１の接続点に接続され、抵抗Ｒ１３の他端はＦＥＴ１１のゲート端子と制御部２０の接続点に接続される。
【００５６】
コンデンサＣ１４の一端はＦＥＴ１１のソース端子と定電圧源Ｖｃｃ１の接続点に接続され、抵抗Ｒ１３の他端はＦＥＴ１１のゲート端子と制御部２０の接続点に接続される。
【００５７】
抵抗Ｒ１５の一端は制御部２０と接続され、抵抗Ｒ１５の他端はＦＥＴ１１のゲート端子と接続される。
【００５８】
制御部２０は、抵抗Ｒ１５を介してＦＥＴ１１と接続される。また、制御部２０は、スローアップ回路１０の制御を行なうための信号であるＩＮＴ  ＣＮＴ信号を、抵抗Ｒ１５を介してＦＥＴ１１のゲート端子に出力する。
【００５９】
更に、制御部２０には、抵抗Ｒ３の一端が接続される共に、高圧基板２００に実装されたトランジスタＴ２９のコレクタ端子と接続される。
【００６０】
また、抵抗Ｒ３の他方端には、定電圧源Ｖｃｃ２が接続される。この点、定電圧源Ｖｃｃ２には、定電圧源Ｖｃｃ１と同様に、画像形成装置内の電源制御部から電圧が印加される。ここで、定電圧源Ｖｃｃ２には、３．３Ｖが付与されるものとする。そして、抵抗Ｒ３は、高圧エラー信号を出力するためのプルアップ用負荷抵抗となる。
【００６１】
このような接続関係であることから、定電圧源Ｖｃｃ２からの電圧は、抵抗Ｒ３を介して制御部２０及びトランジスタＴ２９のコレクタ端子に印加される。制御部２０は、これを高圧エラー信号として受信する。
【００６２】
また、制御部２０には、ＣＰＵ（Central Processing Unit）等の演算処理部と、本実施形態における制御を実現するためのソフトウェアが格納された記憶部を含む。そして、演算処理部が、かかるソフトウェアに基づいた演算処理を行ない、かかる演算処理に基づいて各ハードウェアを制御することにより、以下でフローチャートを参照して説明する各処理が実現される。
【００６３】
次に、高圧基板２００内の各部の接続について説明する。
【００６４】
フューズＦ２１の一端は、スローアップ回路１０に接続され、他端は抵抗Ｒ２２を介して高圧制御部２４に接続される。
【００６５】
抵抗Ｒ２２の一端はフューズＦ２１に接続され、他端は高圧制御部２４に接続される。フューズＦ２１及び抵抗Ｒ２２を介して２４Ｖ２は高圧制御部２４に供給される。
【００６６】
抵抗Ｒ２８の一端はフューズＦ２１と抵抗Ｒ２２の接続点に接続され、他端は第１の比較器２６の出力端と、第２の比較器２７の出力端と、トランジスタＴ２９のベース端子とに接続される。トランジスタＴ２９のエミッタは接地される。
【００６７】
コンデンサＣ２３は、抵抗Ｒ２２と高圧制御部２４の接続点に接続される。コンデンサＣ２３は大容量のコンデンサであり、その静電容量は、例えば、１０００μＦである。
【００６８】
高圧制御部２４は、高圧トランス回路であり、制御基板１００からフューズＦ２１及び抵抗Ｒ２２を介して一次側に与えられた電圧を変圧して、二次側に接続されている外部負荷（図示を省略する）に印加する。また、高圧制御部２４は、抵抗Ｒ２５に接続される。外部負荷は例えば画像形成装置に含まれる、現像機、中間転写ローラー、露光ユニット及び帯電器等である。
【００６９】
抵抗Ｒ２５の一端は高圧制御部２４に接続される。また、抵抗Ｒ２５の他端は、第１の比較器２６のプラス入力端と、第２の比較器２７のマイナス入力端に接続される。
【００７０】
そして、高圧制御部２４から外部負荷に対して出力される電流を変換して取り出した電圧である検出電圧が、抵抗Ｒ２５を介して第１の比較器２６のプラス入力端と、第２の比較器２７のマイナス入力端に印加される。ここで、検出電圧は、外部負荷に印加される高電圧を降圧した電圧に相当する。
【００７１】
第１の比較器２６のマイナス入力端には第１の基準電圧が印加される。かかる第１の基準電圧は、高圧制御部２４に外部負荷が接続され、外部負荷に正常に電圧が印加されている場合に、高圧制御部２４にから取り出される検出電圧よりも低い電圧値に設定される。
【００７２】
第２の比較器２７のプラス入力端には第２の基準電圧が印加される。かかる第２の基準電圧は、高圧制御部２４に外部負荷が接続され、外部負荷に正常に電圧が印加されている場合に、高圧制御部２４にから取り出される検出電圧よりも高い電圧値に設定される。
【００７３】
本実施形態では、高圧制御部２４に接続されている外部負荷に異常が生じて、外部負荷がショートである状態を検出するために第１の比較器２６が設けられる。一方で、本実施形態では外部負荷が接続されていないようなオープンである状態を検出するために第２の比較器２７が設けられる。
【００７４】
次に、ショート状態の検出やオープン状態の検出についてより詳細に説明する。外部負荷を適切に動作させるために、高圧制御部２４が外部負荷に印加する電圧の範囲が１ｋｖ乃至６ｋｖであるとする。
【００７５】
この場合に、外部負荷が接続されていないオープンの状態では、外部負荷に印加される電圧が非常に高くなり、定電流制御では外部負荷に流れる電流も非常に大きくなる。一方、外部負荷がショートである状態では、外部負荷に流れる電流が非常に小さくなるため、印加される電圧も低くなる。このような状態を検出するために、本実施形態では、オープン検出の閾値が４ｋｖに設定され、ショート検出のための閾値が０．５ｋｖに設定される。このような閾値となるように第１の基準電圧及び第２の基準電圧が設定される。ただし、これらの閾値等の値はあくまで一例であり、外部負荷の種類に応じて閾値等を任意に設定することが可能である。
【００７６】
次に、以上説明した制御基板１００及び高圧基板２００の動作について説明をする。これらの基板を備える画像形成装置等の装置の主電源がオンされると、画像形成装置等の装置の電源部から制御基板１００に電圧が付与される。これにより、制御基板１００内の、定電圧源Ｖｃｃ１、定電圧源Ｖｃｃ２及び制御部２０に電圧が付与される。
【００７７】
なお、予め定電圧源Ｖｃｃ２及び制御部２０に電圧を付与することにより、制御部２０を起動させると共に、定電圧源Ｖｃｃ２に基づく高圧エラー信号を発生させて、その後に、定電圧源Ｖｃｃ１に電圧を付与する。これにより、制御部２０がより確実にスローアップ回路１０の異常を検出することが可能となる。
【００７８】
電圧が付与されると、定電圧源Ｖｃｃ２からの電圧は、抵抗Ｒ３を介して制御部２０及びトランジスタＴ２９のコレクタ端子に印加される。これにより、制御部２０が起動処理を行い、制御部２０自身を起動させる。また、定電圧源Ｖｃｃ２に基づく高圧エラー信号がハイレベルとなる。
【００７９】
他方、定電圧源Ｖｃｃ１の電圧はスローアップ回路１０に印加される。
【００８０】
更に、電圧が付与された制御部２０は、スローアップ回路１０に対して出力するＩＮＴ  ＣＮＴ信号をハイレベルとする。すなわち、ローレベルだったＩＮＴ  ＣＮＴ信号をハイレベルに切り替える。すると、ＦＥＴ１１のゲート電圧が徐々に上昇する。そして、これに伴いＦＥＴ１１のドレイン電流が徐々に上昇する。これにより、高圧基板２００に印加される２４Ｖ２の電圧が徐々に上昇する。
【００８１】
そして、高圧基板２００内のフューズＦ２１が溶断していない場合は、つまり、高圧制御部２４の一次側が正常である場合には、定電圧源Ｖｃｃ１からの電圧は、スローアップ回路１０、フューズＦ２１及び抵抗Ｒ２２を介して２４Ｖ２として高圧制御部２４に印加される。
【００８２】
これは、図２の下段の「スローアップ回路が有る場合」を参照して上述した内容と同じ動作である。
【００８３】
なお、スローアップ回路１０の時定数（図２の所定時間Ｔや、後述する図４の時間Ｔ１に相当）は、スローアップ回路１０内部の抵抗Ｒ１３の抵抗値やコンデンサＣ１４の静電容量によって定まる。
【００８４】
また、２４Ｖ２は、高圧生成部２４のみならず、フューズＦ２１及び抵抗Ｒ２８を介して、トランジスタＴ２９のベース端子にも与えられる。そのため、トランジスタＴ２９はオンする。これにより、電圧源Ｖｃｃ２の電圧による電流はトランジスタＴ２９のコレクタ及びエミッタを介して接地に流れる。従って、制御部２０に入力される電圧である高圧エラー信号は、ハイレベルからローレベルに切り替わる。
【００８５】
本実施形態では、制御部２０が、かかる高圧エラー信号の変化を監視することにより、スローアップ回路１０が破損しているか否かを判定する。
【００８６】
かかる高圧エラー信号の監視について、図４を参照して説明する。
【００８７】
図４の上段には、スローアップ回路１０が正常に動作している場合についてのタイミングチャートが記載されている。図４の上段のタイミングチャートではスローアップ回路１０がスローアップ処理を行なうことから、図２の下段に表される場合と同様に、２４Ｖ２が緩やかにハイレベルになる。具体的には、ＩＮＴ  ＣＮＴ信号がローレベルからハイレベルに切り替わった時点を基準時間とすると、基準時間から時間Ｔ１を掛けてハイレベルとなる。
【００８８】
そして、これに伴い、上述したようにトランジスタＴ２９がオンし、高圧エラー信号は、ハイレベルからローレベルになる。つまり、高圧エラー信号が、ハイレベルからローレベルに切り替わるには基準時間から時間Ｔ１経過することを要する。
【００８９】
一方、図４の下段にスローアップ回路１０がショート状態で破損しかけている場合についてのタイミングチャートが記載されている。図４の下段を参照すると、図４の上段に比較すると２４Ｖ２がハイレベルになるまでに、基準時間から時間Ｔ２を要している。ここで、時間Ｔ２は時間Ｔ１よりも短い時間である。
【００９０】
つまり、２４Ｖ２が、図２の上段のスローアップ回路１０が存在しない場合のように、２４Ｖ１に連動して、いきなりハイレベルとはなってはいないが、図４の上段のスローアップ回路１０が正常な場合に比べてハイレベルとなるまでの時間が短くなっている。そして、これに伴い、トランジスタＴ２９がオンし、高圧エラー信号が、ハイレベルからローレベルになる時間も短くなっている。
【００９１】
これは、スローアップ回路１０が完全に破損している訳ではないことからスローアップ処理自体は行われるが、スローアップ回路１０が正常な場合と比べてスローアップの効きが悪くなっていること、すなわち、スローアップ回路１０が破損しかけていることを表している。
【００９２】
本実施形態では、このように、スローアップ回路１０が破損しかけていると、スローアップの効きが悪くなる点に着目してスローアップ回路１０が破損しかけていることを検出する。
【００９３】
次に、かかる検出を行なうための制御部２０の動作について、図５のフローチャートを参照して説明する。
【００９４】
まず、制御部２０が、画像形成装置の電源制御部から定電圧源Ｖｃｃ１及び定電圧源Ｖｃｃ２に電圧が印加されたことを検出する（ステップＳ１０１）。かかる検出を行なうために、電源制御部が、定電圧源Ｖｃｃ１及び定電圧源Ｖｃｃ２と同じタイミングで制御部２０にも電圧を印加するようにすると良い。そして、制御部２０は、自身に電圧が印加された場合に、定電圧源Ｖｃｃ１及び定電圧源Ｖｃｃ２に電圧が印加されたことを検出するようにすると良い。
【００９５】
次に、制御部２０は、ＩＮＴ  ＣＮＴ信号をハイレベルとする（ステップＳ１０３）。これにより、上述したようにスローアップ回路１０がスローアップ処理を開始し、２４Ｖ２の電圧値が緩やかに上昇する。
【００９６】
次に、制御部２０は、ＩＮＴ  ＣＮＴ信号をハイレベルに切り替えた時点を基準時間として、基準時間から高圧エラー信号がローレベルになるまでの時間の長さを計測する（ステップＳ１０５）。
【００９７】
かかる時間の計測が終了すると、制御部２０は、ステップＳ１０５で計測した時間の長さが時間Ｔ１よりも短い長さであったか否かを判定する（ステップＳ１０７）。ここで、図４の上段で示したようにスローアップ回路１０が正常である場合に、基準時間から高圧エラー信号がローレベルになるまでの時間の長さが時間Ｔ１である。そして、制御部２０には予め時間Ｔ１の長さを記憶させておくことによりステップＳ１０７の判定を行なうことが可能となる。
【００９８】
そして、ステップＳ１０５で測定した時間が時間Ｔ１とほぼ同じ長さであれば、ステップＳ１０５で計測した時間の長さが正常であったと判定する（ステップＳ１０７においてＮｏ）。
【００９９】
一方で、ステップＳ１０５で測定した時間が時間Ｔ１よりも、短ければ、ステップＳ１０５で計測した時間の長さが正常ではなかったと判定する（ステップＳ１０７においてＹｅｓ）。どの程度短ければステップＳ１０７においてＹｅｓと判定するのかは、本実施形態を実装する機器の種別や環境に応じて適宜設定する。
【０１００】
判定の結果、計測した時間の長さが、時間Ｔ１とほぼ同じであれば（ステップＳ１０７においてＮｏ）、制御部２０は特にエラー表示等を出力しない。
【０１０１】
一方、判定の結果、計測した時間の長さが、時間Ｔ１よりも短かったならば（ステップＳ１０７においてＹｅｓ）、ステップＳ１０９に進む。
【０１０２】
そして、ステップＳ１０９では、スローアップ回路１０が破損しかけている旨を出力する（ステップＳ１０９）。出力は、例えば制御部２０に接続されている図示を省略した表示部等にスローアップ回路１０が破損しかけている旨を表示することにより行なう。表示は、スローアップ回路１０が破損しかけている旨をテキストで表示しても良いし、スローアップ回路１０が破損しかけている旨に対応するエラーコードを表示するようにしても良い。かかる表示部は、例えば画像形成装置の操作用に設けられているタッチパネルにより実現する。
【０１０３】
また、他にもスローアップ回路１０が破損しかけている旨を、図示を省略したスピーカから音声出力するようにしても良い。更に、スローアップ回路１０が破損しかけている旨を外部の機器に出力するようにしても良い。更に、スローアップ回路１０が破損しかけている旨と現在時刻とを関連付けて、記憶しておき、故障に関するログ情報として保存しておくようにしても良い。
【０１０４】
以上説明した本実施形態では、制御部２０が高圧エラー信号を監視することにより、スローアップ回路１０が破損しかけていることを検出することが可能となる。また、本実施形態では、スローアップ回路１０が破損しかけていることを出力することから、かかる出力を参照したユーザは、スローアップ回路１０が破損しかけていることを知ることができる。そのため、ユーザが、スローアップ回路１０が破損しているのではなく、高圧基板２００が破損しているという誤認をしてしまうことを防止することが可能となる。
【０１０５】
また、本実施形態では、高圧基板２００に接続されている外部負荷が動作されていない状態であっても、抵抗Ｒ２８及びトランジスタＴ２９によって、２４Ｖ２の電圧値の変化に要する時間を知ることができる。このため、高圧基板２００に接続されている外部負荷を動作させなくても、つまり高圧生成部２４が高圧出力しなくても、スローアップ回路１０が破損しかけていることを検出することが可能となる。
【０１０６】
更に、本実施形態では、第１の比較器２６と、第２の比較器２７を用いている。そのため、外部負荷を動作させた場合に、高圧制御部２４の出力に基づいて異常を検出することもできる。つまり、高圧制御部２４の二次側の異常を検出することもできる。
【０１０７】
この点について具体的に説明する。高圧制御部２４に接続される外部負荷が正常に動作している場合には、第１の比較器２６及び第２の比較器２７の出力は何れもハイレベルとなる。これは、高圧制御部２４から抵抗Ｒ２５を介して第１の比較器２６及び第２の比較器２７に入力される検出電圧が、第１の基準電圧と第２の基準電圧とで決まる範囲内だからである。この場合、トランジスタＴ２９のベースには、２４Ｖ２の電圧に加えて、第１の比較器２６及び第２の比較器２７からのハイレベルの電圧が印加され、トランジスタＴ２９はオンの状態を維持する。従って、制御部２０には、ローレベルの高圧エラー信号が入力される。
【０１０８】
一方で、高圧制御部２４又はこれに接続される外部負荷の、一方又は双方が正常に動作していない場合、すなわち、高圧負荷が接続されていないオープン状態であったり、外部不可がショートしたりしている場合には、第１の比較器２６又は第２の比較器２７の出力はローレベルとなる。これは、高圧制御部２４から抵抗Ｒ２５を介して第１の比較器２６及び第２の比較器２７に入力される検出電圧が、第１の基準電圧と第２の基準電圧とで決まる範囲外だからである。この場合、トランジスタＴ２９のベースに印加される電圧が低減される。従って、トランジスタＴ２９はオフし、制御部２０には、ハイレベルの高圧エラー信号が入力される。このように、外部負荷を動作させた場合に、ハイレベルの高圧エラー信号が入力される場合には、制御部２０は、高圧制御部２４又はこれに接続される外部負荷の、一方又は双方が正常に動作していない旨を出力するようにすると良い。出力は、ステップＳ１０９において説明した出力方法と同様の方法で行なうようにすると良い。
【０１０９】
［第２の実施形態］
次に、第２の実施形態について説明する。上述した第１の実施形態では、予め時間Ｔ１を制御部２０に記憶させておき、この時間Ｔ１と、ステップＳ１０５で測定した時間とを比較することにより、スローアップ回路１０が破損しかけていることを検出していた。これに対し、本第２の実施形態では、時間Ｔ１を用いることなく、スローアップ回路１０が、Ｖｃｃ１からの電圧を高圧基板２００に印加可能な状態であるショート状態で、完全に破損していることを検出する。
【０１１０】
なお、本実施形態では、制御部２０による検出方法が異なるのみで、回路構成は、図３を参照して説明した第１の実施形態の構成と同等である。そのため、回路構成についての再度の説明は省略する。
【０１１１】
まず、図６のタイミングチャートを参照して、スローアップ回路１０が正常な場合と、スローアップ回路１０がショート状態で完全に破損し、スローアップが全く効かない場合とについて説明する。なお、本実施形態においても、第１の実施形態と同様に制御部２０が、高圧エラー信号の変化を観察することにより、スローアップ回路１０が完全に破損しているか否かを判定する。
【０１１２】
図６の上段には、スローアップ回路１０が正常な場合のタイミングチャートが記載されている。図６の下段との比較のために記載しているが、その内容自体は、図４の上段に記載されているものと同一なので説明を省略する。
【０１１３】
一方、図６の下段には、スローアップ回路１０が完全に破損しており、スローアップが全く効かない場合についてのタイミングチャートが記載されている。図６の下段を参照すると、２４Ｖ１がハイレベルとなると同時に、２４Ｖ２がハイレベルとなっている。これは、スローアップ回路１０がショート状態で完全に破損した場合、スローアップ回路１０が全く機能しなくなり、２４Ｖ１の立ち上りと２４Ｖ２の立ち上りが同時になるからである。
【０１１４】
そして、２４Ｖ２がハイレベルとなったのならば、トランジスタＴ２９がオンし、高圧エラー信号は、ハイレベルからローレベルになる。
【０１１５】
つまり、制御部２０がＩＮＴ  ＣＮＴ信号をハイレベルとする時点、すなわち、基準時間には、高圧エラー信号は既にローレベルとなっている。
【０１１６】
本実施形態では、このように、スローアップ回路１０がショート状態で完全に破損していると、スローアップが全く効かない点に着目してスローアップ回路１０がショート状態で完全に破損していることを検出する。
【０１１７】
かかる検出を行なうための制御部２０の動作について、図７のフローチャートを参照して説明する。
【０１１８】
まず、制御部２０が、図示を省略した電源から定電圧源Ｖｃｃ１及び定電圧源Ｖｃｃ２に電圧が印加されたことを検出する（ステップＳ２０１）。かかる処理は上述したステップＳ１０１と同じ処理である。
【０１１９】
次に、制御部２０は、ＩＮＴ  ＣＮＴ信号をハイレベルに切り替えるに先立って高圧エラー信号がハイレベルであるのか、ローレベルであるのかを判定する。
【０１２０】
ここで、スローアップ回路１０が破損しておらず、スローアップ機能が動作しているならば、図６の上段に記載されているように、ＩＮＴ  ＣＮＴ信号をハイレベルとするまで、高圧基板２００には電圧は印加されない。そのため、高圧エラー信号はハイレベルとなっているはずである。よって、判定の結果、高圧エラー信号がハイレベルの場合は（ステップＳ２０３においてＹｅｓ）、スローアップ回路１０が動作していると考えられる。そこで、この場合に制御部２０は、特にメッセージ等を出力することなく、通常通りＩＮＴ  ＣＮＴ信号をハイレベルとする（ステップＳ２０５）。
【０１２１】
一方で、スローアップ回路１０が完全に破損しているならばスローアップ機能は動作しない。そのため、図６の下段に記載されているように、ＩＮＴ  ＣＮＴ信号をハイレベルとする前に、定電圧源Ｖｃｃ１に２４Ｖ１が印加された時点で、高圧基板２００に電圧２４Ｖ２が印加される。そのため、高圧エラー信号は、ステップＳ２０３の段階で既にローレベルとなっているはずである。よって、判定の結果、高圧エラー信号がローレベルの場合は（ステップＳ２０３においてＮｏ）、スローアップ回路１０が完全に破損しスローアップ機能が動作していないと考えられる。そこで、この場合に制御部２０は、スローアップ回路１０が完全に破損している旨を出力する。出力は、ステップＳ１０９において説明した出力方法と同様の方法で行なうようにすると良い。
【０１２２】
以上説明した本実施形態では、制御部２０が高圧エラー信号を監視することにより、スローアップ回路１０がショート状態で完全に破損していることを検出することが可能となる。また、本実施形態では、スローアップ回路１０がショート状態で完全に破損していることを出力することから、かかる出力を参照したユーザは、スローアップ回路１０がショート状態で完全に破損していることを知ることができる。そのため、ユーザが、スローアップ回路１０が破損しているのではなく、高圧基板２００が破損しているという誤認をしてしまうことを防止することが可能となる。
【０１２３】
［第３の実施形態］
次に、第３の実施形態について説明する。上述した第１の実施形態及び第２の実施形態では、スローアップ回路１０が破損しかけていることや、スローアップ回路１０がショート状態で完全に破損していることを検出していた。これに対し、本第３の実施形態では、高圧エラー信号を監視することにより、これらの破損に関する判定を行なうと共に、高圧基板２００に異常が発生している場合に、かかる高圧基板２００の異常の発生も検出する。
【０１２４】
なお、かかる高圧基板２００の異常発生の検出は、第１の実施形態におけるスローアップ回路１０が破損しかけていることの検出と組み合わせても良いし、第２の実施形態におけるスローアップ回路１０が完全に破損しかけていることの検出と組み合わせても良いし、第１の実施形態及び第２の実施形態における検出の双方と組み合わせても良い。以下の説明では、第１の実施形態における検出と組み合わせた場合について説明する。
【０１２５】
なお、本実施形態では、制御部２０による検出方法が異なるのみで、回路構成は、図３を参照して説明した第１の実施形態や第２の実施形態の構成と同等である。そのため、回路構成についての再度の説明は省略する。
【０１２６】
まず、図８のタイミングチャートを参照して、高圧基板２００に異常が発生していない状態と、高圧基板２００にエラーが発生している状態について説明する。なお、本実施形態においても、第１の実施形態及び第２の実施形態と同様に、制御部２０が、高圧エラー信号の変化を観察することにより、スローアップ回路１０が完全に破損しているか否かを判定する。
【０１２７】
図８の上段には、高圧基板２００に異常が発生していない場合のタイミングチャートが記載されている。図８の下段との比較のためにかかる記載しているが、その内容自体は、図４の上段や図６の上段に記載されているものと同一なので説明を省略する。なお、今回は、高圧基板２００に異常が発生しておらず、且つ、スローアップ回路１０が破損していない場合を例にして説明したが、スローアップ回路１０が壊れかけている場合や壊れている場合であっても、高圧基板２００に異常が発生しているか否かを検出することは可能である。
【０１２８】
一方、図８の下段には、高圧基板２００に異常が発生している場合についてのタイミングチャートが記載されている。なお、高圧基板２００に異常が発生しているとは、例えば、高圧基板２００内のフューズＦ２１が溶断していたり、フューズＦ２１が未装着であったりする場合のことである。
【０１２９】
図８の下段を参照すると、２４Ｖ１がハイレベルとなっても、２４Ｖ２はローレベルのままである。また、これに対応して高圧エラー信号はハイレベルのままである。これは、高圧基板２００に異常が発生すると抵抗Ｒ２８に電圧が印加しないことから、トランジスタＴ２９はオンしないからである。
【０１３０】
そして、フューズＦ２１が正常なものと交換されるか、高圧基板２００そのものが交換されるまで、高圧エラー信号はハイレベルのままとなる。ここで、本実施形態では、スローアップ回路１０がスローアップをしている途中でも高圧エラー信号はハイレベルとなる。そこで、スローアップ回路１０がスローアップをしている途中であるから高圧エラー信号がハイレベルであるのか、それとも、高圧基板２００に異常が発生しているから高圧エラー信号がハイレベルであるのか、を切り分ける必要がある。
【０１３１】
この点、スローアップをしている途中であるから高圧エラー信号がハイレベルである場合には時間Ｔ１が経過すれば、高圧エラー信号はローレベルとなる。しかし、高圧基板２００に異常が発生しているから高圧エラー信号がハイレベルである場合では、時間Ｔ１を経過しても高圧エラー信号はローレベルとはならない。
【０１３２】
そこで、本実施形態では、基準時間から、時間Ｔ１よりも長い時間である時間Ｔ３が経過するまで高圧エラー信号を監視し、時間Ｔ３の長さを過ぎても高圧エラー信号がハイレベルのままであるならば、高圧基板２００に異常が発生していると判定する。
【０１３３】
なお、スローアップ回路１０が破損しかけていたり、完全に破損したいたりとしても、基準時間から時間Ｔ１よりも長い時間高圧エラー信号がハイレベルのままという状態にはならない。そのため、基準時間から時間Ｔ３が経過するまで高圧エラー信号を監視すれば、このようなスローアップ回路１０が破損している状態であっても、高圧基板２００に異常が発生している状態を検出することができる。
【０１３４】
次に、高圧基板２００の異常の発生を検出するための制御部２０の動作について、図９のフローチャートを参照して説明する。
【０１３５】
ここで、図９に記載されているように、本実施形態は、第１の実施形態におけるステップＳ１０５ステップＳ１０７の間に、ステップＳ３０１、ステップＳ３０３及びステップＳ３０５の処理を追加したものである。
【０１３６】
そして、図９において図５と同じ番号の各ステップの処理の内容は、図５における同じ番号の各ステップの処理の内容と同じである。例えば図５のステップＳ１０１における処理と図９のステップＳ１０１における処理とは同じ内容の処理である。そのため、これらの各ステップにおける処理の内容の説明は省略し、本実施形態特有の処理である、ステップＳ３０１、ステップＳ３０３及びステップＳ３０５の処理について以下詳細に説明をする。
【０１３７】
ステップＳ１０５における計測を開始すると、制御部２０は、高圧エラー信号がローレベルになったのか否かを確認する。ここで、未だローレベルとなっていないのであれば（ステップＳ３０１でＮｏ）、ステップＳ３０３に進む。
【０１３８】
ステップＳ３０３では、基準時間から時間Ｔ３が経過したか否かを判定する。ここで、未だ時間Ｔ３が経過していないのならば（ステップＳ３０３においてＮｏ）、ステップＳ３０１に戻る。
【０１３９】
このようにして、ステップＳ３０１及びステップＳ３０３を周期的に繰り返す。かかる繰り返しの途中で、高圧エラー信号がローレベルになったのならば（ステップＳ３０１においてＹｅｓ）、ステップＳ１０７に進み、第１の実施形態同様に、スローアップ回路１０が破損しかけているか否かを判定する処理を実行する（ステップＳ１０７及び１０９）。
【０１４０】
一方で、高圧エラー信号がローレベルとなることなく、基準時間から時間Ｔ３が経過した場合は（ステップＳ３０３においてＹｅｓ）、図８の下段を参照して説明したように、高圧基板２００に異常が発生していると考えられる。
【０１４１】
そこで、この場合はステップＳ３０５に進み、フューズの溶断等が原因で高圧基板２００に異常が発生している旨を出力する（ステップＳ３０５）。出力は、ステップＳ１０９において説明した出力方法と同様の方法で行なうようにすると良い。
【０１４２】
以上説明した本実施形態では、制御部２０が高圧エラー信号を監視することにより、スローアップ回路１０が破損しかけていることに加えて、フューズの溶断等が原因で高圧基板２００に異常が発生していることを検出することができる。
【０１４３】
また、本実施形態では、フューズの溶断等が原因で高圧基板２００に異常が発生していることを出力することから、かかる出力を参照したユーザは、フューズの溶断等が原因で高圧基板２００に異常が発生していることができる。そのため、ユーザが、高圧基板２００ではなく、スローアップ回路１０が破損しているという誤認をしてしまうことを防止することが可能となる。
【０１４４】
［第４の実施形態］
次に、第４の実施形態について説明する、本実施形態は、上述した第１の実施形態、第２の実施形態及び第３の実施形態の全てを組み合わせた実施形態である。
【０１４５】
つまり、本実施形態では、スローアップ回路１０が正常に動作していること、スローアップ回路１０が壊れかけていること、及びスローアップ回路１０が完全に壊れていること、の検出に加えて、高圧基板２００に異常が発生していること、の全てを検出することができる。
【０１４６】
ここで、制御部２０が、高圧エラー信号を監視することによりこれらの事象を検出するための原理については、図４、図６及び図８を参照して説明済みであるので、ここでは説明を省略する。
【０１４７】
また、本実施形態では、制御部２０による検出方法が異なるのみで、回路構成は、図３を参照して説明した第１の実施形態、第２の実施形態及び第３の実施形態の構成と同等である。そのため、回路構成についての再度の説明も省略する。
【０１４８】
次に、本実施形態の動作について、図１０のフローチャートを参照して説明する。
【０１４９】
ここで、図１０において、図５、７、９及び１０と同じ番号の各ステップの処理の内容は、図５における同じ番号の各ステップの処理の内容と同じである。例えば図５のステップＳ１０１における処理と図９のステップＳ１０１における処理とは同じ内容の処理である。そのため、これらの各ステップにおける処理の内容の説明は省略する。
【０１５０】
まず、第２の実施形態におけるステップＳ２０１及び２０３を行なう。これにより、スローアップ回路１０が完全に破損していることを検出すると、その旨を出力する（ステップＳ２０３においてＮｏ及びステップＳ２０７）。
【０１５１】
スローアップ回路１０が完全に破損していることを検出しなかった場合には（ステップＳ２０３においてＮｏ）、ステップＳ１０３及び１０５を行なう。ここで、フューズの溶断等で高圧基板２００に異常が発生したことを検出すると、その旨を出力する（ステップＳ３０３においてＹｅｓ及びステップＳ３０５）。
【０１５２】
高圧基板２００での異常の発生を検出する前に、高圧エラー信号がローレベルとなった場合には（ステップＳ３０１においてＹｅｓ）、ステップＳ１０７の判定を行なう。そして、ローレベルとなるまでの時間の長さが時間Ｔ１よりも短ければ（ステップＳ１０７においてＹｅｓ）、スローアップ回路１０が破損しかけている旨を出力する（ステップＳ１０９）。
【０１５３】
一方で、ローレベルとなるまでの時間の長さが時間Ｔ１よりも短くなければ（ステップＳ１０７においてＮｏ）、スローアップ回路１０及び高圧基板２００の双方が正常に動作しているので、エラー表示等の出力を行なわない。
【０１５４】
以上説明した本実施形態では、制御部２０が高圧エラー信号を監視することにより、スローアップ回路１０や高圧基板２００に異常が発生していることを検出することができる。
【０１５５】
また、本実施形態では、スローアップ回路１０や高圧基板２００に異常が発生していることを出力することから、かかる出力を参照したユーザは、スローアップ回路１０や高圧基板２００に異常が発生していることができる。そのため、ユーザが、高圧基板２００と、スローアップ回路１０の何れが破損しているかということについて誤認をしてしまうことを防止することが可能となる。
【０１５６】
以上説明した本発明の各実施形態は、以下に示すような多くの効果を奏する。
【０１５７】
第１の効果は２４Ｖラインにスローアップ回路を有する事で、２４Ｖラインに接続されている各負荷への、電源投入時の突入電流を低減させる事が可能となることである。
【０１５８】
その理由は、複写機、複合機等の画像形成装置において、２４Ｖラインにモータ、高圧基板といった負荷が接続されている状態で、制御基板側の２４ＶラインにＦＥＴを利用したスローアップ回路を設けるからである。
【０１５９】
第２の効果はスローアップ回路の状態が異常か否かを把握する事が可能となることである。
【０１６０】
その理由は、高圧基板といった負荷側に、スローアップ回路らの出力異常を検出する為のエラー信号に関する回路を設けているからである。
【０１６１】
第３の効果は、負荷への電源ライン（２４Ｖ等）が遮断された場合に異常検出できることで、その負荷への電源ラインの遮断、例えば負荷内の電源ラインのフューズ溶断を検出することが可能となることである。
【０１６２】
その理由は、負荷側のエラー信号に関する回路は、その負荷への電源ライン（２４Ｖ等）が遮断された場合に、異常検出できるように構成されているからである。
【０１６３】
第４の効果は、スローアップが効きにくくなっていることが分かるようになり、負荷側の部品破損といった２次弊害を防止することが可能なことである。
【０１６４】
その理由は、電源投入時にスローアップ回路をＯＮさせる信号を入力してから、エラー信号がＬｏになるまでの時間を検出することで、正常時より時間が短くなった場合、スローアップ回路が破損し、スローアップが効きにくくなっていることが分かるからである。
【０１６５】
第５の効果は、スローアップ回路がショート状態で破損し、全くスローアップが効いていないことが分かるようになることである。
【０１６６】
その理由は、電源投入時にスローアップ回路を動作させる信号を入力した時点のエラー信号の状態がハイレベルであるのか、ローレベルであるのかを検出するからである。
【０１６７】
第６の効果は、操作画面にエラーコード等を表示することで、スローアップ回路破損による、負荷側のモータや高圧基板等の破損といった２次弊害を防止することが可能となることである。
【０１６８】
その理由は、上記第４の効果や、第５の効果において説明したような方法にて、スロー回路の破損を検出した場合に、操作画面等にエラーコード等を表示することにより、ユーザは負荷側ではなく、スローアップ回路が破損したことを把握できるからである。
【０１６９】
第７の効果は、高圧制御部に接続された外部負荷を動作させなくても、スローアップ回路が故障しているか、あるいは壊れかけているかを判断することができることである。
【０１７０】
その理由は、外部負荷が動作されていない状態であっても、高圧基板に配置された抵抗及びトランジスタによって、高圧基板上での電圧値の変化に要する時間を知ることができるからである。
【０１７１】
なお、上記の各実施形態に対応する各基板のそれぞれは、ハードウェア、ソフトウェア又はこれらの組み合わせにより実現することができる。また、上記の各実施形態に対応する各基板により行なわれるスローアップ回路の異常検出方法も、ハードウェア、ソフトウェア又はこれらの組み合わせにより実現することができる。ここで、ソフトウェアによって実現されるとは、コンピュータがプログラムを読み込んで実行することにより実現されることを意味する。
【０１７２】
プログラムは、様々なタイプの非一時的なコンピュータ可読媒体(non-transitory computer readable medium)を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体(tangible storage medium)を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えば、フレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば、光磁気ディスク）、ＣＤ−ＲＯＭ(Read Only Memory)、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ(Programmable ROM)、ＥＰＲＯＭ(Erasable PROM)、フラッシュＲＯＭ、ＲＡＭ(random access memory）)を含む
また、上述した実施形態は、本発明の好適な実施形態ではあるが、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
【０１７３】
例えば、本発明の要旨を逸脱しない範囲において、上述した各実施形態の一部又は全部を組み合わせるようにしても良い。
【０１７４】
また他にも、例えば、制御部２０は、定電圧源Ｖｃｃ１や定電圧源Ｖｃｃ２とは異なる経路から電源の供給を受け付けても良い。つまり、定電圧源Ｖｃｃ１や定電圧源Ｖｃｃ２が電圧を印加される前に、制御部２０が電圧を印加されて起動しているようにしても良い。
【０１７５】
更に、上述の説明では、高圧基板２００に制御基板１００を接続していた。そして、制御基板１００は、高圧基板２００に対して電圧の印加を行っていた。
【０１７６】
この点、高圧基板２００のように、高圧エラー信号を出力するための構成を設けるのであれば、制御基板１００に高圧基板以外の負荷を接続するようにしても良い。そして、制御基板１００が、かかる高圧基板以外の負荷に対して電圧の印加を行なうことによっても上述の各実施形態を実現することが可能である。
【産業上の利用可能性】
【０１７７】
本願発明は、スローアップ回路の故障を検出する用途に広く好適である。
【符号の説明】
【０１７８】
Ｖｃｃ１、Ｖｃｃ２、Ｖｃｃ３１０  定電圧源
Ｒ３、Ｒ１３、Ｒ１５、Ｒ２２、Ｒ２５、Ｒ２８、Ｒ４２０  抵抗
１０、３２０  スローアップ回路
１１  ＦＥＴ
Ｄ１２  ダイオード
Ｃ１４、Ｃ２３、Ｃ４３０  コンデンサ
２０、３３０  制御部
Ｆ２１、Ｆ４１０  フューズ
２４、４４０  高圧制御部
２６  第１の比較器
２７  第２の比較器
Ｔ２９  トランジスタ
１００、３００  制御基板
２００、４００  高圧基板
【図１】
2017034878.tif 000003
【図２】
2017034878.tif 000004
【図３】
2017034878.tif 000005
【図４】
2017034878.tif 000006
【図５】
2017034878.tif 000007
【図６】
2017034878.tif 000008
【図７】
2017034878.tif 000009
【図８】
2017034878.tif 000010
【図９】
2017034878.tif 000011
【図１０】
2017034878.tif 000012