(57)【要約】【課題】微細なトランジスタを提供する。または、寄生容量の小さいトランジスタを提供する。または、周波数特性の高いトランジスタを提供する。またはオン電流の大きなトランジスタを提供する。または、該トランジスタを有する半導体装置を提供する。または、集積度の高い半導体装置を提供する。または、新規な容量素子を提供する。【解決手段】第１の導電体と、第２の導電体と、絶縁体と、を有し、第１の導電体は、第２の導電体と、絶縁体を介して互いに重なる領域を有し、第１の導電体は、タングステンおよびシリコンを有し、絶縁体は、第１の導電体を酸化することによって形成される酸化シリコン膜を有する容量素子。【選択図】図１
2017085106.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電体と、第２の導電体と、絶縁体と、を有し、
前記第１の導電体と、前記第２の導電体と、は前記絶縁体を介して互いに重なる領域を有し、
前記第１の導電体は、タングステンおよびシリコンを有し、
前記絶縁体は、前記第１の導電体を酸化することによって形成される酸化シリコン膜を有することを特徴とする容量素子。
【請求項２】
タングステンおよびシリコンを有する第１の導電体と、第２の導電体と、前記第１の導電体と接する絶縁体と、を有し、
前記第１の導電体と、前記第２の導電体とは、重なる領域を有し、
前記第２の導電体と前記絶縁体は、互いに接する領域を有し、
前記絶縁体は、酸化シリコン膜であり、１５ｎｍ以下の膜厚であることを特徴とする容量素子。
【請求項３】
半導体装置は、容量素子およびトランジスタを有し、
前記トランジスタは、ドレイン電極を有し、
前記容量素子は、第１の電極および第２の電極を有し、
前記容量素子の前記第１の電極と前記ドレイン電極が電気的に接続され、前記容量素子は、請求項１または請求項２に記載の容量素子であることを特徴とする半導体装置。
【請求項４】
モジュールは、請求項１または請求項２に記載の容量素子、請求項３に記載の半導体装置、およびプリント基板を有することを特徴とするモジュール。
【請求項５】
電子機器は、請求項１または請求項２に記載の容量素子、請求項３に記載の半導体装置、請求項４に記載のモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器。
【請求項６】
第１の導電体を成膜し、前記第１の導電体に、酸素を含むプラズマ処理を行うことで、前記第１の導電体の表面に酸化シリコン膜を形成し、
前記酸化シリコン膜上に、第２の導電体を成膜し、
前記第１の導電体は、タングステンおよびシリコンを有することを特徴とする容量素子の作製方法。
【請求項７】
前記プラズマ処理は、高密度プラズマを用いた処理を含むことを特徴とする請求項６に記載の容量素子の作製方法。
【請求項８】
半導体装置の作製方法であって、
前記半導体装置は、容量素子およびトランジスタを有し、
前記トランジスタは、ドレイン電極を有し、
前記容量素子は、第１の電極および第２の電極を有し、
前記容量素子は、前記ドレイン電極と前記第１の電極と電気的に接続され、前記容量素子は、請求項６または７のいずれか一に記載の容量素子の作製方法を用いて作製されていることを特徴とする半導体装置の作製方法。
【請求項９】
モジュールの作製方法であって、
前記モジュールは、請求項６または７のいずれか一に記載の容量素子の作製方法を用いて作製された容量素子、請求項８に記載の半導体装置の作製方法を用いて作製された半導体装置、およびプリント基板を有することを特徴とするモジュールの作製方法。
【請求項１０】
電子機器の作製方法であって、
前記電子機器は、請求項６または７のいずれか一に記載の電極の作製方法を用いて作製された容量素子、請求項８に記載の半導体装置の作製方法を用いて作製された半導体装置、請求項９に記載のモジュールの作製方法を用いて作製されたモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器の作製方法。
【請求項１１】
第１の絶縁体上に第２の絶縁体を成膜し、
前記第２の絶縁体上に、半導体を成膜し、
前記半導体上に、第１の導電体を成膜し、
前記第１の導電体を第１のリソグラフィー法により、前記第１の導電体の一部をエッチングし、
前記第１の導電体、前記半導体および前記第２の絶縁体を第２のリソグラフィー法により、前記第１の導電体、前記半導体および前記第２の絶縁体の一部をエッチングすることで、
前記第１の導電体を第２の導電体と第３の導電体とに分離し、
前記第２の導電体、前記第３の導電体、前記半導体および前記第２の絶縁体からなる多層膜を形成し、
前記第２の導電体および前記第３の導電体に、酸素を含むプラズマ処理を行うことによって、前記第２の導電体の側面、前記第２の導電体の上面、前記第３の導電体の側面および前記第３の導電体の上面に酸化シリコン膜を形成し、
前記酸化シリコン膜上、前記第１の絶縁体上、前記第２の絶縁体の側面および前記半導体の側面を覆うように、第３の絶縁体を成膜し、
前記第３の絶縁体上に、第４の絶縁体を成膜し、
前記第４の絶縁体上に第４の導電体を成膜し、
前記第４の導電体を第３のリソグラフィー法により、前記第４の導電体の一部をエッチングし、
前記第１の導電体は、タングステンおよびシリコンを含むことを特徴とするトランジスタの作製方法。
【請求項１２】
前記プラズマ処理は、高密度プラズマ処理を用いた処理を含むことを特徴とする請求項１１に記載のトランジスタの作製方法。
【請求項１３】
半導体装置の作製方法であって、
前記半導体装置は、請求項１１または請求項１２のいずれか一に記載のトランジスタの作製方法を用いて作製されたトランジスタを有することを特徴とした半導体装置の作製方法。
【請求項１４】
モジュールの作製方法であって、請求項１１または請求項１２のいずれか一に記載のトランジスタの作製方法を用いて作製されたトランジスタ、請求項１３に記載の半導体装置の作製方法を用いて作製された半導体装置、およびプリント基板を有することを特徴とするモジュールの作製方法。
【請求項１５】
電子機器の作製方法であって、
前記電子機器は、請求項１１または請求項１２のいずれか一に記載のトランジスタの作製方法を用いて作製されたトランジスタ、請求項１３に記載の半導体装置の作製方法を用いて作製された半導体装置、請求項１４に記載のモジュールの作製方法を用いて作製されたモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、トランジスタおよび半導体装置、ならびにそれらの製造方法に関する。または、本発明は、例えば、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサ、電子機器に関する。または、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の製造方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の駆動方法に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
近年は、酸化物半導体を用いたトランジスタが注目されている。酸化物半導体は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半導体に用いることができる。また、酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
【０００５】
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が小さいという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。
【０００６】
また、酸化物半導体を用いたトランジスタで、ゲート電極を開口部に埋め込んで作製する方法などが開示されている（特許文献２および特許文献３参照。）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−２５７１８７号公報
【特許文献２】特開２０１４−２４１４０７号公報
【特許文献３】特開２０１４−２４０８３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
微細なトランジスタを提供することを課題の一とする。または、寄生容量の小さいトランジスタを提供することを課題の一とする。または、周波数特性の高いトランジスタを提供することを課題の一とする。または、電気特性の良好なトランジスタを提供することを課題の一とする。または、電気特性の安定したトランジスタを提供することを課題の一とする。または、オン時の電流の大きいトランジスタを提供することを課題の一とする。または、オフ時の電流の小さいトランジスタを提供することを課題の一とする。または、新規なトランジスタを提供することを課題の一とする。または、該トランジスタを有する半導体装置を提供することを課題の一とする。または、動作速度の速い半導体装置を提供することを課題の一とする。または、集積度の高い半導体装置を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。または、該半導体装置を有するモジュールを提供することを課題の一とする。または、該半導体装置、または該モジュールを有する電子機器を提供することを課題の一とする。
【０００９】
なお、これらの課題の記載は、他の課題の存在を妨げることはない。なお、本発明の一態様は、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなることであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１０】
（１）
本発明の一態様は、第１の導電体と、第２の導電体と、絶縁体と、を有し、第１の導電体は、第２の導電体と、前絶縁体を介して互いに重なる領域を有し、第１の導電体は、タングステンおよびシリコンを有し、絶縁体は、第１の導電体を酸化することによって形成される酸化シリコン膜を有することを特徴とする容量素子である。
【００１１】
（２）
本発明の一態様は、タングステンおよびシリコンを有する第１の導電体と、第２の導電体と、第１の導電体と接する絶縁体と、を有し、第１の導電体は、第２の導電体と、前絶縁体を介して互いに重なる領域を有し、第２の導電体と絶縁体は、互いに接する領域を有し、絶縁体は、酸化シリコン膜であり、１５ｎｍ以下の膜厚であることを特徴とする容量素子である。
【００１２】
（３）
本発明の一態様は、半導体装置は、容量素子およびトランジスタを有し、トランジスタは、ドレイン電極を有し、容量素子は、第１の電極および第２の電極を有し、容量素子の第１の電極とドレイン電極は電気的に接続され、容量素子は、（１）または（２）に記載の容量素子であることを特徴とする半導体装置である。
【００１３】
（４）
本発明の一態様は、モジュールは、（１）または（２）に記載の容量素子、（３）に記載の半導体装置、およびプリント基板を有することを特徴とするモジュールである。
【００１４】
（５）
本発明の一態様は、電子機器は、（１）または（２）に記載の容量素子、（３）に記載の半導体装置、（４）に記載のモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器である。
【００１５】
（６）
本発明の一態様は、第１の導電体を成膜し、第１の導電体に、酸素を含むプラズマ処理を行うことで、第１の導電体の表面に酸化シリコン膜を形成し、酸化シリコン膜上に、第２の導電体を成膜し、第１の導電体は、タングステンおよびシリコンを有することを特徴とする容量素子の作製方法である。
【００１６】
（７）
本発明の一態様は、プラズマ処理は、高密度プラズマを用いた処理を含むことを特徴とする（６）に記載の容量素子の作製方法である。
【００１７】
（８）
本発明の一態様は、半導体装置の作製方法であって、半導体装置は、容量素子およびトランジスタを有し、トランジスタは、ドレイン電極を有し、容量素子は、第１の電極および第２の電極を有し、容量素子の第１の電極、とドレイン電極は電気的に接続され、容量素子は、（６）または（７）のいずれか一に記載の容量素子の作製方法を用いて作製されていることを特徴とする半導体装置の作製方法である。
【００１８】
（９）
本発明の一態様は、モジュールの作製方法であって、モジュールは、（６）または（７）のいずれか一に記載の容量素子の作製方法を用いて作製された容量素子、（８）に記載の半導体装置の作製方法を用いて作製された半導体装置、およびプリント基板を有することを特徴とするモジュールの作製方法である。
【００１９】
（１０）
本発明の一態様は、電子機器の作製方法であって、電子機器は、（６）または（７）のいずれか一に記載の容量素子の作製方法を用いて作製された容量素子、（８）に記載の半導体装置の作製方法を用いて作製された半導体装置、（９）に記載のモジュールの作製方法を用いて作製されたモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器の作製方法である。
【００２０】
（１１）
本発明の一態様は、第１の絶縁体上に第２の絶縁体を成膜し、第２の絶縁体上に、半導体を成膜し、半導体上に、第１の導電体を成膜し、第１の導電体を第１のリソグラフィー法により、第１の導電体の一部をエッチングし、第１の導電体、半導体および第２の絶縁体を第２のリソグラフィー法により、第１の導電体、半導体および第２の絶縁体の一部をエッチングすることで、第１の導電体を第２の導電体と第３の導電体とに分離し、第２の導電体、第３の導電体、半導体および第２の絶縁体からなる多層膜を形成し、第２の導電体および第３の導電体に、酸素を含むプラズマ処理を行うことによって、第２の導電体の側面、第２の導電体の上面、第３の導電体の側面および第３の導電体の上面に酸化シリコン膜を形成し、酸化シリコン膜上、第１の絶縁体上、第２の絶縁体の側面および半導体の側面を覆うように、第３の絶縁体を成膜し、第３の絶縁体上に、第４の絶縁体を成膜し、第４の絶縁体上に第４の導電体を成膜し、第４の導電体を第３のリソグラフィー法により、第４の導電体の一部をエッチングし、第１の導電体は、タングステンおよびシリコンを含むことを特徴とするトランジスタの作製方法である。
【００２１】
（１２）
本発明の一態様は、プラズマ処理は、高密度プラズマを用いた処理を含むことを特徴とする（１１）に記載のトランジスタの作製方法である。
【００２２】
（１３）
本発明の一態様は、半導体装置の作製方法であって、半導体装置は、（１１）または（１２）のいずれか一に記載のトランジスタの作製方法を用いて作製されたトランジスタを有することを特徴とした半導体装置の作製方法である。
【００２３】
（１４）
本発明の一態様は、モジュールの作製方法であって、（１１）または（１２）のいずれか一に記載のトランジスタの作製方法を用いて作製されたトランジスタ、（１３）に記載の半導体装置の作製方法を用いて作製された半導体装置、およびプリント基板を有することを特徴とするモジュールの作製方法である。
【００２４】
（１５）
本発明の一態様は、電子機器の作製方法であって、電子機器は、（１１）または（１２）のいずれか一に記載のトランジスタの作製方法を用いて作製されたトランジスタ、（１３）に記載の半導体装置の作製方法を用いて作製された半導体装置、（１４）に記載のモジュールの作製方法を用いて作製されたモジュール、およびスピーカーまたは操作キーを有することを特徴とする電子機器の作製方法である。
【００２５】
なお、本発明の一態様に係る半導体装置において、酸化物半導体を他の半導体に置き換えても構わない。
【発明の効果】
【００２６】
微細なトランジスタを提供することができる。または、寄生容量の小さいトランジスタを提供することができる。または、周波数特性の高いトランジスタを提供することができる。または、電気特性の良好なトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。または、オン時の電流の大きいトランジスタを提供することができる。または、オフ時の電流の小さいトランジスタを提供することができる。または、新規なトランジスタを提供することができる。または、該トランジスタを有する半導体装置を提供することができる。または、動作速度の速い半導体装置を提供することができる。または、集積度の高い半導体装置を提供することができる。または、新規な半導体装置を提供することができる。または、該半導体装置を有するモジュールを提供することができる。または、該半導体装置、または該モジュールを有する電子機器を提供することができる。
【００２７】
なお、これらの効果の記載は、他の効果の存在を妨げない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなることであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２８】
【図１】本発明の一態様に係る容量素子の断面図。
【図２】本発明の一態様に係る容量素子の作製方法を示す断面図。
【図３】本発明の一態様に係る容量素子の作製方法を示す断面図。
【図４】本発明の一態様に係るトランジスタを示す上面図および断面図。
【図５】本発明の一態様に係るトランジスタを示す上面図および断面図。
【図６】本発明の一態様に係るトランジスタを示す断面図。
【図７】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。
【図８】ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。
【図９】ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。
【図１０】ａ−ｌｉｋｅ  ＯＳの断面ＴＥＭ像。
【図１１】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図１２】本発明に係る酸化物の原子数比の範囲を説明する図。
【図１３】ＩｎＭＺｎＯ４の結晶を説明する図。
【図１４】酸化物の積層構造におけるバンド図。
【図１５】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図１６】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図１７】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図１８】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図１９】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図２０】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図２１】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図２２】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図２３】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図２４】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図２５】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図２６】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図２７】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図２８】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図２９】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図３０】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図３１】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図３２】本発明の一態様に係るトランジスタの作製方法を示す上面図および断面図。
【図３３】本発明の一態様に係る記憶装置の回路図。
【図３４】本発明の一態様に係る半導体装置を示す断面図。
【図３５】本発明の一態様に係る半導体装置を示す断面図。
【図３６】本発明の一態様に係る半導体装置を示す回路図および断面図。
【図３７】本発明の一態様に係るＣＰＵを示すブロック図。
【図３８】本発明の一態様に係る記憶素子の回路図。
【図３９】撮像装置を示す平面図。
【図４０】撮像装置の画素を示す平面図。
【図４１】撮像装置を示す断面図。
【図４２】撮像装置を示す断面図。
【図４３】ＲＦタグの構成例を説明する図。
【図４４】本発明の一態様に係る、半導体装置を示す回路図、上面図および断面図。
【図４５】本発明の一態様に係る、半導体装置を示す回路図および断面図。
【図４６】本発明の一態様を説明するためのブロック図、回路図および波形図。
【図４７】本発明の一態様を説明するための回路図およびタイミングチャート。
【図４８】本発明の一態様を説明するための回路図。
【図４９】本発明の一態様を説明するための回路図。
【図５０】本発明の一態様を説明するための回路図。
【図５１】本発明の一態様を説明するための回路図。
【図５２】本発明の一態様を説明するための回路図。
【図５３】表示モジュールを説明する図。
【図５４】リードフレーム型のインターポーザを用いたパッケージの断面構造を表す斜視図および携帯電話のモジュールの構成を表す平面図。
【図５５】本発明の一態様に係る電子機器を示す図。
【図５６】本発明の一態様に係る電子機器を示す図。
【図５７】本発明の一態様に係る電子機器を示す図。
【図５８】本発明の一態様に係る、ＲＦタグの使用例。
【図５９】実施例のＣ−Ｖ測定のグラフ。
【図６０】実施例の断面ＳＴＥＭ像。
【図６１】実施例のＸＰＳ分析のグラフ。
【図６２】実施例のＸＰＳ分析のグラフ。
【発明を実施するための形態】
【００２９】
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。なお、異なる符号の構成要素の記載を参照する場合、参照された構成要素の厚さ、組成、構造または形状などについての記載を適宜用いることができる。
【００３０】
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。
【００３１】
なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替えることが可能である。
【００３２】
なお、本明細書において、例えば、物体の形状を「径」、「粒径」、「大きさ」、「サイズ」、「幅」などで規定する場合、物体が収まる最小の立方体における一辺の長さ、または物体の一断面における円相当径と読み替えてもよい。物体の一断面における円相当径とは、物体の一断面と等しい面積となる正円の直径をいう。
【００３３】
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。一般的に、電位（電圧）は、相対的であり、基準の電位からの相対的な大きさによって決定される。したがって、「接地電位」などと記載されている場合であっても、電位が０Ｖであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場合もある。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場合には、その電位を基準として、正の電位と負の電位が規定される。
【００３４】
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００３５】
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン膜である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。ただし、不純物以外にも、過剰に含まれた主成分の元素がＤＯＳの原因となる場合もある。その場合、微量（例えば０．００１原子％以上３原子％未満）の添加物によってＤＯＳを低くできる場合がある。なお、該添加物としては、上述した不純物となりうる元素を用いることもできる。
【００３６】
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００３７】
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００３８】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【００３９】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００４０】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【００４１】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００４２】
なお、本明細書において、ＡがＢより迫り出した形状を有すると記載する場合、上面図または断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端よりも外側にある形状を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記載されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状を有すると読み替えることができる。
【００４３】
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００４４】
なお、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００４５】
なお、明細書において、単に半導体と記載される場合、様々な半導体に置き換えることができる場合がある。例えば、シリコン、ゲルマニウムなどの第１４族半導体、酸化物半導体、炭化シリコン、ケイ化ゲルマニウム、ヒ化ガリウム、リン化インジウム、セレン化亜鉛、硫化カドミウムなどの化合物半導体、および有機半導体に置き換えることができる。
【００４６】
ここで、本発明の一態様に係る半導体装置を作製する際に、リソグラフィー法を用いて構成要素の一部をエッチングする方法の一例を説明する。まず、構成要素上に感光性を有する有機物または無機物の層を、スピンコート法などを用いて形成する。次に、フォトマスクを用いて、感光性を有する有機物または無機物の層に光を照射する。当該光としては、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、感光性を有する有機物または無機物の層に照射する光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。次に、現像液を用いて、感光性を有する有機物または無機物の層の露光された領域を、除去または残存させてレジストなどを有するエッチングマスクを形成する。
【００４７】
なお、エッチングマスクの下には、反射防止層（ＢＡＲＣ：Ｂｏｔｔｏｍ  Ａｎｔｉ  Ｒｅｆｌｅｃｔｉｖｅ  Ｃｏａｔｉｎｇ）を形成してもよい。ＢＡＲＣを用いる場合、まずエッチングマスクによってＢＡＲＣをエッチングする。次に、エッチングマスクおよびＢＡＲＣを用いて、構成要素をエッチングする。ただし、ＢＡＲＣに代えて、反射防止層の機能を有さない有機物または無機物を用いてもよい場合がある。構成要素のエッチングは、プラズマエッチング装置を用いることができる。
【００４８】
構成要素のエッチング後には、用いたエッチングマスクなどを除去する。エッチングマスクなどの除去には、プラズマ処理または／およびウェットエッチングを用いる。なお、プラズマ処理としては、プラズマアッシングが好適である。エッチングマスクなどの除去が不十分な場合、０．００１ｖｏｌｕｍｅ％以上１ｖｏｌｕｍｅ％以下の濃度のフッ化水素酸または／およびオゾン水などによって取り残したエッチングマスクなどを除去してもよい。
【００４９】
プラズマ処理およびプラズマエッチングに使用する装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なる高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置としては、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置、電子サイクロトロン共鳴（ＥＣＲ：Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）プラズマエッチング装置、ヘリコン波プラズマ（ＨＷＰ：Ｈｅｌｉｃｏｎ  Ｗａｖｅ  Ｐｌａｓｍａ）エッチング装置、表面波プラズマ（ＳＷＰ：Ｓｕｒｆａｃｅ  Ｗａｖｅ  Ｐｌａｓｍａ）エッチング装置またはマグネトロンプラズマ（Ｍａｇｎｅｔｒｏｎ  Ｐｌａｓｍａ）エッチング装置などを用いることができる。
【００５０】
また、本明細書において、導電体、絶縁体および半導体の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、熱酸化法またはプラズマ酸化法などを用いて行うことができる。
【００５１】
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ  ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法に分けることができる。
【００５２】
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【００５３】
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【００５４】
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
【００５５】
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
【００５６】
（実施の形態１）
本実施の形態では本発明の一態様に係る容量素子の構成とその作製方法について説明する。
【００５７】
図１は、本発明の一態様に係る容量素子の断面図である。容量素子は、導電体１０５と、導電体１０５上にあって、導電体１０５の上面に達する開口部を有する絶縁体１１０と、該開口部において絶縁体１１０の側面および導電体１０５と接する導電体１６０と、導電体１６０上の絶縁体１２０と、導電体１６０と絶縁体１２０を介して互いに重なる領域を有する導電体１７０と、を有する。また、導電体１０５と導電体１６０とは電気的に接続されている。
【００５８】
導電体１０５は、容量素子の一方の電極としての機能を有し、導電体１７０は、他方の電極としての機能を有する。また、絶縁体１２０は、容量素子の誘電体としての機能を有する。
【００５９】
導電体１０５および導電体１７０としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、プラチナ、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体などを用いてもよい。
【００６０】
導電体１６０としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、プラチナ、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体、タングステンおよびシリコンを含む導電体などを用いてもよい。
【００６１】
絶縁体１２０としては、導電体１６０を酸化することにより形成した酸化膜を絶縁体１２０として用いても良い。該酸化膜は、熱酸化法またはプラズマ酸化法で形成し、その他の酸化法または自然酸化による酸化膜は除く。また、絶縁体１２０は酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、酸化シリコン、窒化酸化シリコンまたは窒化シリコンなどから複数の絶縁体を適宜選択して、多層膜とすることもできる。
【００６２】
絶縁体１１０としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【００６３】
ここからは、本発明の一態様に係る図１の容量素子の作製方法について図２から図３を用いて説明する。
【００６４】
まず、導電体１０５を成膜する。導電体１０５の成膜は、基板上に限定されず、絶縁層上または半導体装置上に成膜することができる。
【００６５】
次に、導電体１０５上に絶縁体１１０となる絶縁体を成膜する。次に、絶縁体１１０となる絶縁体をリソグラフィー法を用いて加工し、導電体１０５の上面に達する開口部を有する絶縁体１１０を形成する（図２（Ａ）参照。）。
【００６６】
次に、絶縁体１１０上および開口部に導電体１１５を成膜する。導電体１１５としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、プラチナ、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体、タングステンおよびシリコンを含む導電体などを用いてもよい。（図２（Ｂ）参照。）。
【００６７】
次に、導電体１１５を酸化し、導電体１１５表面に絶縁体１２５を形成する。酸化の方法としては、熱酸化法または酸素を含むプラズマ処理による酸化法を用いればよい。また、酸素を含む高密度プラズマ処理による酸化がより好ましい。例えば、導電体１１５をタングステンおよびシリコンを含む導電体とした場合、導電体１１５に酸素を含む高密度プラズマ処理を行うことで、酸化シリコン膜を形成することができる。
【００６８】
絶縁体１２５は、導電体１１５の表面を酸化することで形成するので、導電体１１５上に均一の膜厚で形成することができるので、容量素子の容量値のばらつきを小さくすることができて好ましい（図３（Ａ）参照。）。
【００６９】
また、絶縁体１２５は、絶縁体１２５上に絶縁体を成膜して２層以上の多層膜とすることもできる。多層膜とすることで、容量素子の電極間のリーク電流を低減することができる。または、容量素子の電極間の耐電圧性を向上することができて好適である。
【００７０】
次に、導電体１６５を成膜する。導電体１６５は、絶縁体１１０に形成された開口部を埋めるように成膜する。したがって、ＣＶＤ法（特にＭＣＶＤ法）を用いることが好ましい。また、ＭＣＶＤ法で成膜する導電体と絶縁体との密着性を高めるために、ＡＬＤ法などによって成膜した導電体と、ＭＣＶＤ法で成膜した導電体との多層膜にすると好ましい場合がある。例えば、窒化チタンまたは窒化タンタルと、タングステンとがこの順に成膜された多層膜などを用いればよい（図３（Ｂ）参照。）。
【００７１】
次に、導電体１６５、絶縁体１２５および導電体１１５を絶縁体１１０の上面に達するまで化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行う。これにより、絶縁体１１０の開口部には導電体１６０、絶縁体１２０および導電体１７０が埋め込まれる。以上により、一方の電極は導電体１０５であり、他方の電極は導電体１７０であり、誘電体は絶縁体１２０である容量素子を作製することができる（図１参照。）。
【００７２】
（実施の形態２）
＜トランジスタ構造１＞
以下では、本発明の一態様に係る半導体装置が有するトランジスタの構造について説明する。
【００７３】
図４（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および断面図である。図４（Ａ）は上面図である。図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【００７４】
図４（Ｂ）および（Ｃ）において、本トランジスタは、基板４００上の絶縁体４０１と、絶縁体４０１上の絶縁体３０１と、を有している。絶縁体３０１は開口部を有していて、開口部内に導電体３１０ａおよび導電体３１０ｂが配置されている。また、本トランジスタは、絶縁体３０１上および導電体３１０ａおよび導電体３１０ｂ上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の絶縁体４０６ａと、絶縁体４０６ａ上の半導体４０６ｂと、半導体４０６ｂの上面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１の側面および上面を覆う絶縁体４２４ａ１と、導電体４１６ａ２の側面および上面を覆う絶縁体４２４ａ２と、絶縁体４０２上、絶縁体４０６ａの側面、半導体４０６ｂの側面、半導体４０６ｂの上面、絶縁体４２４ａ１の側面、絶縁体４２４ａ１の上面、絶縁体４２４ａ２の側面および絶縁体４２４ａ２の上面と接する領域を有する絶縁体４０６ｃと、絶縁体４０６ｃ上の絶縁体４１２と、半導体４０６ｂと絶縁体４１２および絶縁体４０６ｃを介して互いに重なる領域を有する導電体４０４と、絶縁体４１２上および導電体４０４上の絶縁体４１０と、絶縁体４１０上の絶縁体４０８と、絶縁体４０８、絶縁体４１０、絶縁体４１２、絶縁体４０６ｃ、絶縁体４０２、絶縁体３０３および絶縁体３０２を通り導電体３１０ｂに達する第１の開口部と、絶縁体４０８、絶縁体４１０、絶縁体４１２、絶縁体４０６ｃ、絶縁体４２４ａ１を通り導電体４１６ａ１に達する第２の開口部と、絶縁体４０８、絶縁体４１０、絶縁体４１２、絶縁体４０６ｃおよび絶縁体４２４ａ２を通り導電体４１６ａ２に達する第３の開口部と、絶縁体４０８および絶縁体４１０を通り導電体４０４に達する第４の開口部と、を有する。第１の開口部に導電体４３３が埋め込まれ、第２の開口部に導電体４３１が埋め込まれ、第３の開口部に導電体４２９が埋め込まれ、第４の開口部にまたは導電体４３７が埋め込まれる。また、絶縁体４０８上にあって、導電体４３３と接する領域を有する導電体４３４と、絶縁体４０８上にあり、導電体４３１と接する領域を有する導電体４３２と、絶縁体４０８上にあり、導電体４２９と接する領域を有する導電体４３０と、絶縁体４０８上にあり、導電体４３７と接する領域を有する導電体４３８と、を有する。
【００７５】
なお、半導体４０６ｂは、半導体４０６ｂの上面と導電体４１６ａ１および導電体４１６ａ２と接する領域４０７を有する。
【００７６】
本トランジスタにおいて、導電体４０４は第１のゲート電極としての機能を有する。また、導電体４０４は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を下層に成膜することで導電体４０４の酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２はゲート絶縁体としての機能を有する。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定することができる。
【００７７】
導電体４０４に印加する電位によって、半導体４０６ｂの抵抗を制御することができる。即ち、導電体４０４に印加する電位によって、導電体４１６ａ１と導電体４１６ａ２との間の導通・非導通を制御することができる。
【００７８】
導電体４１６ａ１および導電体４１６ａ２は、それぞれ、ソース電極またはドレイン電極としての機能を有する。導電体４１６ａ１の側面および上面は絶縁体４２４ａ１に覆われている。また、導電体４１６ａ２の側面および上面は絶縁体４２４ａ２に覆われている。導電体４１６ａ１と導電体４０４とは、絶縁体４１２、絶縁体４０６ｃおよび絶縁体４２４ａ１を介して重なる領域を有する。および、導電体４１６ａ２と導電体４０４とは、絶縁体４１２、絶縁体４０６ｃおよび絶縁体４２４ａ２を介して重なる領域を有する。従って、本トランジスタの構造は、導電体４１６ａ１と導電体４０４間の寄生容量および導電体４１６ａ２と導電体４０４間の寄生容量を低減することができる。よって、本トランジスタは周波数特性の高いトランジスタ、言い換えると高速動作に適したトランジスタとなる。
【００７９】
図４（Ｂ）および（Ｃ）に示すように、半導体４０６ｂの上面は、導電体４１６ａ１および導電体４１６ａ２と接する。また、第１のゲート電極としての機能を有する導電体４０４の電界によって、半導体４０６ｂを電気的に取り囲むことができる。ゲート電極の電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、半導体４０６ｂの全体にチャネルが形成される場合がある。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることができる。また、半導体４０６ｂが、導電体４０４の電界によって取り囲まれていることから、非導通時の電流（オフ電流）を小さくすることができる。
【００８０】
また、導電体３１０ａは、第２のゲート電極としての機能を有する。また、導電体３１０ａは酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を下層に成膜することで導電体３１０ａの酸化による導電率の低下を防ぐことができる。絶縁体３０２、絶縁体３０３および絶縁体４０２はゲート絶縁膜としての機能を有する。導電体３１０ａへ印加する電位によって、本トランジスタのしきい値電圧を制御することができる。また、導電体３１０ａに印加する電位により、絶縁体３０３へ電子を注入させ本トランジスタのしきい値電圧を制御することができる。さらに第１のゲート電極と第２のゲート電極を電気的に接続することで、導通時の電流（オン電流）を大きくすることができる。なお、第１のゲート電極の機能と、第２のゲート電極の機能と、が入れ替わっても構わない。
【００８１】
図６（Ａ）に第１のゲート電極と第２のゲート電極を電気的に接続した一例を示す。絶縁体４０８および絶縁体４１０を通って導電体４０４に達する開口部には、導電体４４０が埋め込まれており、導電体４４０の上面と絶縁体４０８上に形成した導電体４４４とは、電気的に接続されている。一方、絶縁体４１０、絶縁体４０８、絶縁体４１２、絶縁体４０６ｃ、絶縁体４０２、絶縁体３０３および絶縁体３０２を通って導電体３１０ｃに達する開口部には、導電体４４２が埋め込まれており、導電体４４２の上面と導電体４４４とは、電気的に接続されている。つまり、第１のゲート電極としての機能を有する導電体４０４は、導電体４４０、導電体４４４および導電体４４２を通して、第２のゲート電極としての機能を有する導電体３１０ｃと、電気的に接続される。
【００８２】
なお、トランジスタを、水素などの不純物および酸素をブロックする機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば絶縁体４０８として、水素などの不純物および酸素をブロックする機能を有する絶縁体を用いればよい。
【００８３】
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【００８４】
また、例えば、絶縁体４０８としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、絶縁体４０８は、酸化アルミニウムを有することが好ましい。例えば、絶縁体４０８は酸素を有するプラズマを用いて成膜すると絶縁体４０８の下地層となる絶縁体４１２へ酸素を添加することができる。添加された酸素は絶縁体４１２中で過剰酸素となる。絶縁体４０８が酸化アルミニウムを有することで、半導体４０６ｂに水素などの不純物が混入することを抑制することができる。また、例えば、絶縁体４０８が酸化アルミニウムを有することで、上述の絶縁体４１２へ添加した過剰酸素の外方拡散を低減することができる。
【００８５】
絶縁体４０１としては、酸化アルミニウム、酸化マグネシウム、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。なお、絶縁体４０１は、酸化アルミニウムまたは窒化シリコンを有することが好ましい。例えば、絶縁体４０１が酸化アルミニウムまたは窒化シリコンを有することで、半導体４０６ｂに水素などの不純物が混入することを抑制することができる。また、例えば、絶縁体４０１が酸化アルミニウムまたは窒化シリコンを有することで、酸素の外方拡散を低減することができる。
【００８６】
絶縁体３０１としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体３０１としては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。
【００８７】
絶縁体３０３としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体または金属酸化膜を、単層で、または積層で用いればよい。例えば、絶縁体３０３としては、窒化シリコン、酸化ハフニウムまたは酸化アルミニウムを有することが好ましい。
【００８８】
絶縁体３０２および絶縁体４０２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体４０２としては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。
【００８９】
なお、絶縁体４１０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
【００９０】
絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体４１２としては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。
【００９１】
なお、絶縁体４１２は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体４１２は、酸化ガリウム、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、またはシリコンおよびハフニウムを有する酸化窒化物などを有することが好ましい。または、絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを絶縁体４０６ｃ側に有することで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、半導体４０６ｂに混入することを抑制することができる。また、例えば、酸化シリコンまたは酸化窒化シリコンを絶縁体４０６ｃ側に有することで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
【００９２】
絶縁体４２４ａ１および絶縁体４２４ａ２としては、導電体４１６ａ１または導電体４１６ａ２を酸化して形成した絶縁体を用いても良い。また、該絶縁体と酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、酸化シリコン、窒化酸化シリコンまたは窒化シリコンなどとの多層膜とすることもできる。
【００９３】
導電体４１６ａ１および導電体４１６ａ２としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、プラチナ、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体、タングステンおよびシリコンを含む導電体などを用いてもよい。
【００９４】
導電体３１０ａ、導電体３１０ｂ、導電体３１０ｃ、導電体４０４、導電体４２９、導電体４３０、導電体４３１、導電体４３２、導電体４３３、導電体４３４、導電体４３７、導電体４３８、導電体４４０、導電体４４２、および導電体４４４としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、またはチタンおよび窒素を含む導電体などを用いてもよい。
【００９５】
半導体４０６ｂとしては、酸化物半導体を用いることが好ましい。ただし、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
【００９６】
絶縁体４０６ａおよび絶縁体４０６ｃとしては、半導体４０６ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物を用いることが望ましい。ただし、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
【００９７】
＜トランジスタ構造２＞
ここでは、図４と異なる構成のトランジスタについて、図５を用いて説明する。図５（Ａ）、（Ｂ）および（Ｃ）は、本発明の一態様に係る半導体装置の上面図および断面図である。図５（Ａ）は上面図である。図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【００９８】
図５（Ｂ）および（Ｃ）において、本トランジスタは、基板４００上の絶縁体４０１と、絶縁体４０１上の絶縁体３０１と、を有している。絶縁体３０１が開口部を有していて、開口部内に導電体３１０ａおよび導電体３１０ｂが配置されている。また、本トランジスタは、絶縁体３０１上および導電体３１０ａおよび導電体３１０ｂ上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の絶縁体４０６ａと、絶縁体４０６ａ上の半導体４０６ｂと、半導体４０６ｂの上面と接する領域を有する導電体４１６ａ１および導電体４１６ａ２と、導電体４１６ａ１の側面であって絶縁体４０６ｃと接する領域に配する絶縁体４２４ａ１と、導電体４１６ａ２の側面であって絶縁体４０６ｃと接する領域に配する絶縁体４２４ａ２と、導電体４１６ａ１の上面および導電体４１６ａ２の上面と接する絶縁体４１０と、半導体４０６ｂの上面と接する絶縁体４０６ｃと、絶縁体４０６ｃ上の絶縁体４１２と、絶縁体４１２および絶縁体４０６ｃを介して半導体４０６ｂ上に配置する導電体４０４と、絶縁体４１０上、導電体４０４上、絶縁体４１２上および絶縁体４０６ｃ上の絶縁体４１８と、絶縁体４１８上の絶縁体４０８と、絶縁体４０８上の絶縁体４２８と、絶縁体４２８、絶縁体４０８、絶縁体４１８、絶縁体４１０、絶縁体４０２、絶縁体３０３および絶縁体３０２を通り導電体３１０ｂに達する第１の開口部と、絶縁体４２８、絶縁体４０８、絶縁体４１８および絶縁体４１０を通り導電体４１６ａ１に達する第２の開口部と、絶縁体４２８、絶縁体４０８、絶縁体４１８および絶縁体４１０を通り導電体４１６ａ２に達する第３の開口部と、絶縁体４２８、絶縁体４０８および絶縁体４１８を通り導電体４０４に達する第４の開口部と、を有する。第１の開口部は導電体４３３が埋め込まれ、第２の開口部は導電体４３１が埋め込まれ、第３の開口部は導電体４２９が埋め込まれ、第４の開口部は導電体４３７が埋め込まれる。また、絶縁体４２８上にあって、導電体４３３と接する領域を有する導電体４３４と、絶縁体４２８上にあり、導電体４３１と接する領域を有する導電体４３２と、絶縁体４２８上にあり、導電体４２９と接する領域を有する導電体４３０と、絶縁体４２８上にあり、導電体４３７と接する領域を有する導電体４３８と、を有する。
【００９９】
なお、半導体４０６ｂは、半導体４０６ｂの上面と導電体４１６ａ１および導電体４１６ａ２と接する領域４０７を有する。
【０１００】
本トランジスタにおいて、導電体４０４は第１のゲート電極としての機能を有する。また、導電体４０４は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を下層に成膜することで導電体４０４の酸化による電気抵抗値の増加を防ぐことができる。絶縁体４１２はゲート絶縁体としての機能を有する。
【０１０１】
また、導電体４１６ａ１および導電体４１６ａ２は、ソース電極またはドレイン電極としての機能を有する。また、導電体４１６ａ１および導電体４１６ａ２は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば酸素の透過を抑制する機能を有する導電体を上層に成膜することで導電体４１６ａ１および導電体４１６ａ２の酸化による電気抵抗値の増加を防ぐことができる。
【０１０２】
導電体４０４に印加する電位によって、半導体４０６ｂの抵抗を制御することができる。即ち、導電体４０４に印加する電位によって、導電体４１６ａ１と導電体４１６ａ２との間の導通・非導通を制御することができる。
【０１０３】
本トランジスタは、ゲート電極として機能する領域が、絶縁体４１０などに形成される開口部を埋めるように自己整合（ｓｅｌｆ  ａｌｉｇｎ）的に形成されるので、ＴＧＳＡ  ｓ−ｃｈａｎｎｅｌ  ＦＥＴ（Ｔｒｅｎｃｈ  Ｇａｔｅ  Ｓｅｌｆ  Ａｌｉｇｎ  ｓ−ｃｈａｎｎｅｌ  ＦＥＴ）と呼ぶこともできる。
【０１０４】
図５（Ｂ）において、第１のゲート電極としての機能を有する導電体４０４の底面が、絶縁体４１２および絶縁体４０６ｃを介して、半導体４０６ｂの上面と平行に面する領域の長さをゲート線幅と定義する。該ゲート線幅は、絶縁体４１０等が半導体４０６ｂに達する開口部よりも小さくすることができる。即ち、ゲート線幅を最小加工寸法よりも小さくすることができる。具体的には、ゲート線幅を、５ｎｍ以上６０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とすることができる。
【０１０５】
なお、第１のゲート電極からの電界が他の導電体によって遮られると、トランジスタのスイッチング特性が悪化する場合がある。本トランジスタは、絶縁体４０６ｃおよび絶縁体４１２の膜厚によって導電体４０４と、導電体４１６ａ１および導電体４１６ａ２と、の位置関係が変化する。即ち、ソース電極およびドレイン電極としての機能を有する導電体４１６ａ１および導電体４１６ａ２の膜厚とゲート絶縁膜としての機能を有する絶縁体４１２の膜厚の関係は、本トランジスタの電気特性に影響をおよぼすことがわかる。
【０１０６】
図５（Ｂ）において導電体４１６ａ１と、導電体４１６ａ２の間の領域における絶縁体４１２の厚さが導電体４１６ａ１の厚さまたは導電体４１６ａ２の厚さ以下とすることで、ゲート電極からの電界がチャネル形成領域全体に掛かるのでトランジスタの動作が良好となり好ましい。導電体４１６ａ１と、導電体４１６ａ２の間の領域における絶縁体４１２の厚さは、３０ｎｍ以下、好ましくは１０ｎｍ以下とする。
【０１０７】
また、本トランジスタの構成は、導電体４１６ａ１の厚さまたは導電体４１６ａ２の厚さを小さい値とすることが可能である。導電体４１６ａ１の端部は絶縁体４０６ｃ、絶縁体４１２および絶縁体４２４ａ１を介して、導電体４０４と向かい合う領域を有する。または、導電体４１６ａ２の端部は絶縁体４０６ｃ、絶縁体４１２および絶縁体４２４ａ２を介して、導電体４０４と向かい合う領域を有するが、これらの領域の面積はより小さく抑えられる。また、絶縁体４２４ａ１および絶縁体４２４ａ２が配されることでこれらの領域の絶縁体の膜厚が厚くなる。したがって本トランジスタは、これらの領域の寄生容量は小さく抑えられている構成となっている。
【０１０８】
また、本トランジスタの構成は、上述のように導電体４１６ａ１の側面の絶縁体４０６ｃと接する領域に絶縁体４２４ａ１が配されている。また、導電体４１６ａ２の側面の絶縁体４０６ｃと接する領域に絶縁体４２４ａ２が配されている。このため、第１のゲート電極としての機能を有する導電体４０４と、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１または導電体４１６ａ２と、の間には、絶縁体４１２および絶縁体４０６ｃに、絶縁体４２４ａ１または絶縁体４２４ａ２が加わる構成となる。従って、第１のゲート電極としての機能を有する導電体４０４と、ソース電極またはドレイン電極としての機能を有する導電体４１６ａ１または導電体４１６ａ２と、の間の電界を緩和することができるのでトランジスタのショートチャネル効果の影響を受けにくくすることができる。
【０１０９】
また、導電体３１０ａは、第２のゲート電極としての機能を有する。また、導電体３１０ａは酸素の透過を抑制する機能を有する導電膜を含む多層膜とすることもできる。酸素の透過を抑制する機能を有する導電膜を含む多層膜とすることで導電体３１０ａの酸化による導電率の低下を防ぐことができる。絶縁体３０２、絶縁体３０３および絶縁体４０２はゲート絶縁膜としての機能を有する。導電体３１０ａへ印加する電位によって、本トランジスタのしきい値電圧を制御することができる。また、導電体３１０ｃに印加する電位により、絶縁体３０３へ電子を注入させ本トランジスタのしきい値電圧を制御することができる。さらに第１のゲート電極と第２のゲート電極を電気的に接続することで、導通時の電流（オン電流）を大きくすることができる。なお、第１のゲート電極の機能と、第２のゲート電極の機能と、が入れ替わっても構わない。
【０１１０】
図６（Ｂ）に第１のゲート電極と第２のゲート電極を電気的に接続した一例を示す。絶縁体４２８、絶縁体４０８および絶縁体４１８を通って導電体４０４に達する開口部には、導電体４４０が埋め込まれており、導電体４４０の上面と絶縁体４２８上に形成した導電体４４４とは、電気的に接続されている。一方、絶縁体４２８、絶縁体４０８、絶縁体４１８、絶縁体４１０、絶縁体４０２、絶縁体３０３および絶縁体３０２を通って導電体３１０ｃに達する開口部には、導電体４４２が埋め込まれており、導電体４４２の上面と導電体４４４とは、電気的に接続されている。つまり、第１のゲート電極としての機能を有する導電体４０４は、導電体４４０、導電体４４４および導電体４４２を通して、第２のゲート電極としての機能を有する導電体３１０ｃとは、電気的に接続される。
【０１１１】
絶縁体４１８および絶縁体４２８としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体４１８および絶縁体４２８としては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。その他の構成は上述を参酌する。
【０１１２】
（実施の形態３）
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
【０１１３】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０１１４】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
【０１１５】
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
【０１１６】
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ  ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ  ＯＳは、物性的に非晶質酸化物半導体に近い。
【０１１７】
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０１１８】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
【０１１９】
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図７（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
【０１２０】
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図７（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図７（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０１２１】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図７（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図７（Ｅ）に示す。図７（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図７（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図７（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
【０１２２】
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１２３】
図８（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
【０１２４】
図８（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０１２５】
また、図８（Ｂ）および図８（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図８（Ｄ）および図８（Ｅ）は、それぞれ図８（Ｂ）および図８（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図８（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
【０１２６】
図８（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
【０１２７】
図８（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０１２８】
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ  ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ  ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
【０１２９】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０１３０】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０１３１】
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０１３２】
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【０１３３】
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
【０１３４】
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
【０１３５】
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図９（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図９（Ｂ）に示す。図９（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
【０１３６】
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図９（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
【０１３７】
図９（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０１３８】
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０１３９】
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０１４０】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０１４１】
＜ａ−ｌｉｋｅ  ＯＳ＞
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
【０１４２】
図１０に、ａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図１０（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図１０（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図１０（Ａ）および図１０（Ｂ）より、ａ−ｌｉｋｅ  ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
【０１４３】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
【０１４４】
試料として、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０１４５】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
【０１４６】
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０１４７】
図１１は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図１１より、ａ−ｌｉｋｅ  ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図１１より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図１１より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
【０１４８】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０１４９】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
【０１５０】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
【０１５１】
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０１５２】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０１５３】
絶縁体４０６ａ、半導体４０６ｂ、絶縁体４０６ｃなどに適用可能な酸化物について説明する。
【０１５４】
酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０１５５】
ここで、酸化物が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０１５６】
まず、図１２（Ａ）、図１２（Ｂ）、および図１２（Ｃ）を用いて、本発明に係る酸化物が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図１２には、酸素の原子数比については記載しない。また、酸化物が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
【０１５７】
図１２（Ａ）、図１２（Ｂ）、および図１２（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
【０１５８】
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
【０１５９】
また、図１２に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近傍値の酸化物は、スピネル型の結晶構造をとりやすい。
【０１６０】
図１２（Ａ）および図１２（Ｂ）では、本発明の一態様の酸化物が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
【０１６１】
一例として、図１３に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ４の結晶構造を示す。また、図１３は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。なお、図１３に示すＭＺｎＯ２層における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。
【０１６２】
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図１３に示すように、インジウムを有するＩｎＯ２層が１に対し、元素Ｍおよび亜鉛を有するＭＺｎＯ２層が２となる。
【０１６３】
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
【０１６４】
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物は、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚｎ］が大きくなると、酸化物が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が増加する。
【０１６５】
ただし、酸化物中において、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が非整数である場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造とが混在する層状構造となる場合がある。
【０１６６】
例えば、酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
【０１６７】
また、酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物中に複数の相が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場合がある。
【０１６８】
また、インジウムの含有率を高くすることで、酸化物のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い酸化物はインジウムの含有率が低い酸化物と比較してキャリア移動度が高くなるためである。
【０１６９】
一方、酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびその近傍値である原子数比（例えば図１２（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
【０１７０】
従って、本発明の一態様の酸化物は、キャリア移動度が高く、かつ、粒界が少ない層状構造となりやすい、図１２（Ａ）の領域Ａで示される原子数比を有することが好ましい。
【０１７１】
また、図１２（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物は、特に、結晶性が高く、キャリア移動度も高い優れた酸化物である。
【０１７２】
なお、酸化物が、層状構造を形成する条件は、原子数比によって一義的に定まらない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、図示する領域は、酸化物が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
【０１７３】
続いて、上記酸化物をトランジスタに用いる場合について説明する。
【０１７４】
なお、上記酸化物をトランジスタに用いることで、粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０１７５】
また、トランジスタには、キャリア密度の低い酸化物を用いることが好ましい。例えば、酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０１７６】
なお、高純度真性または実質的に高純度真性である酸化物は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０１７７】
また、酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【０１７８】
従って、トランジスタの電気特性を安定にするためには、酸化物中の不純物濃度を低減することが有効である。また、酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０１７９】
ここで、酸化物中における各不純物の影響について説明する。
【０１８０】
酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物において欠陥準位が形成される。このため、酸化物におけるシリコンや炭素の濃度と、酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１８１】
また、酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０１８２】
また、酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物において、窒素はできる限り低減されていることが好ましい、例えば、酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１８３】
また、酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中の水素はできる限り低減されていることが好ましい。具体的には、酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０１８４】
不純物が十分に低減された酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【０１８５】
続いて、該酸化物を２層構造、または３層構造とした場合について述べる。絶縁体Ｓ１、半導体Ｓ２、および絶縁体Ｓ３の積層構造に接する絶縁体のバンド図と、半導体Ｓ２および絶縁体Ｓ３の積層構造に接する絶縁体のバンド図と、について、図１４を用いて説明する。
【０１８６】
図１４（Ａ）は、絶縁体Ｉ１、絶縁体Ｓ１、半導体Ｓ２、絶縁体Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図１４（Ｂ）は、絶縁体Ｉ１、半導体Ｓ２、絶縁体Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、絶縁体Ｓ１、半導体Ｓ２、絶縁体Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
【０１８７】
絶縁体Ｓ１、絶縁体Ｓ３は、半導体Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、半導体Ｓ２の伝導帯下端のエネルギー準位と、絶縁体Ｓ１、絶縁体Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、絶縁体Ｓ１、絶縁体Ｓ３の電子親和力よりも、半導体Ｓ２の電子親和力が、大きく、絶縁体Ｓ１、絶縁体Ｓ３の電子親和力と、半導体Ｓ２の電子親和力との差は、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
【０１８８】
図１４（Ａ）、および図１４（Ｂ）に示すように、絶縁体Ｓ１、半導体Ｓ２、絶縁体Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、絶縁体Ｓ１と半導体Ｓ２との界面、または半導体Ｓ２と絶縁体Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
【０１８９】
具体的には、絶縁体Ｓ１と半導体Ｓ２、半導体Ｓ２と絶縁体Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、半導体Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物の場合、絶縁体Ｓ１、絶縁体Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０１９０】
このとき、キャリアの主たる経路は半導体Ｓ２となる。絶縁体Ｓ１と半導体Ｓ２との界面、および半導体Ｓ２と絶縁体Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
【０１９１】
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。絶縁体Ｓ１、絶縁体Ｓ３を設けることにより、トラップ準位を半導体Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
【０１９２】
絶縁体Ｓ１、絶縁体Ｓ３は、半導体Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、半導体Ｓ２、半導体Ｓ２と絶縁体Ｓ１との界面、および半導体Ｓ２と絶縁体Ｓ３との界面が、主にチャネル領域として機能する。例えば、絶縁体Ｓ１、絶縁体Ｓ３には、図１２（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物を用いればよい。なお、図１２（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、またはその近傍値である原子数比を示している。
【０１９３】
特に、半導体Ｓ２に領域Ａで示される原子数比の酸化物を用いる場合、絶縁体Ｓ１および絶縁体Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物を用いることが好ましい。また、絶縁体Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物を用いることが好適である。
【０１９４】
基板４００としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０１９５】
また、基板４００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板４００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４００として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板４００が伸縮性を有してもよい。また、基板４００は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板４００は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板４００を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板４００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板４００上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
【０１９６】
可とう性基板である基板４００としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板４００は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板４００としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板４００として好適である。
【０１９７】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【０１９８】
（実施の形態４）
＜トランジスタの作製方法１＞
以下では、本発明に係る図４のトランジスタの作製方法を図１５から図２１を用いて説明する。
【０１９９】
まず、基板４００を準備する。
【０２００】
次に、絶縁体４０１を成膜し、絶縁体４０１上に絶縁体３０１となる絶縁体を成膜する。次に、絶縁体３０１となる絶縁体に絶縁体４０１に達する溝を形成する。溝とは、たとえば穴や開口部なども含まれる。溝の形成はウエットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体４０１は、絶縁体３０１となる絶縁体をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体３０１となる絶縁体に酸化シリコン膜を用いた場合は、絶縁体４０１は窒化シリコン膜、酸化アルミニウム膜、または酸化ハフニウム膜を用いるとよい。
【０２０１】
溝の形成後に、導電体３１０ａまたは導電体３１０ｂとなる導電体を成膜する。導電体３１０ａまたは導電体３１０ｂとなる導電体は酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。
【０２０２】
次に、ＣＭＰを行うことで、絶縁体３０１上の導電体３１０ａまたは導電体３１０ｂとなる導電体を除去する。その結果、溝部のみに、導電体３１０ａおよび導電体３１０ｂが残存することで上面が平坦な配線層を形成することができる。
【０２０３】
または、絶縁体３０１上に導電体３１０ａまたは導電体３１０ｂとなる導電体を成膜し、リソグラフィー法などを用いて導電体３１０ａおよび導電体３１０ｂを形成してもよい。
【０２０４】
次に、絶縁体３０１上、導電体３１０ａおよび導電体３１０ｂ上に絶縁体３０２を成膜する。絶縁体３０２上に絶縁体３０３を成膜する。絶縁体３０３は好ましくは、水素などの不純物および酸素の透過を抑制する機能を有することが望ましい。たとえば、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。絶縁体３０３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２０５】
次に、絶縁体３０３上に絶縁体４０２を成膜する。次に、絶縁体４０２に酸素を添加する処理を行っても構わない。酸素を添加する処理としては、例えば、イオン注入法、プラズマ処理法などがある。または、酸化性ガスによる熱処理を行ってもよい。なお、絶縁体４０２に添加された酸素は、過剰酸素となる。
【０２０６】
次に、絶縁体４０２上に絶縁体３０６ａを成膜する。次に、絶縁体３０６ａに酸素を添加する処理を行っても構わない。酸素を添加する処理としては、例えば、イオン注入法、プラズマ処理法などがある。なお、絶縁体３０６ａに添加された酸素は、過剰酸素となる。次に絶縁体３０６ａ上に半導体３０６ｂを成膜する。
【０２０７】
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。第１の加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、半導体の結晶性を高めることや、水素や水などの不純物を除去することなどができる。または、第１の加熱処理は、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）を印加するプラズマ電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく半導体３０６ｂ内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。
【０２０８】
次に、半導体３０６ｂ上に導電体４１４を成膜する（図１５（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２０９】
次に、導電体４１４をリソグラフィー法などによって加工し、導電体４１５を形成する（図１６（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２１０】
次に、絶縁体３０６ａ、半導体３０６ｂおよび導電体４１５をリソグラフィー法などによって加工し、絶縁体４０６ａ、半導体４０６ｂ、導電体４１６ａ１および導電体４１６ａ２を有する多層膜を形成する。導電体４１４の成膜時に、半導体３０６ｂの上面にダメージを与えることで領域４０７が形成される。領域４０７は、半導体３０６ｂが低抵抗化された領域を有するので、導電体４１５と半導体３０６ｂ間のコンタクト抵抗が低抵抗化される。なお、多層膜を形成する際、絶縁体４０２もエッチングされ、一部の領域が薄くなる場合がある。即ち、絶縁体４０２は、多層膜と接する領域に凸部を有する形状となる場合がある（図１７（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２１１】
次に、酸素を含むプラズマ処理を行う。酸素を含むプラズマ処理を行うことで、導電体４１６ａ１の側面および導電体４１６ａ１の上面を酸化させ絶縁体４２４ａ１を形成する。また、導電体４１６ａ２の側面および導電体４１６ａ２の上面を酸化させ、絶縁体４２４ａ２を形成する。例えば、導電体４１６ａ１および導電体４１６ａ２として、タングステンおよびシリコンを含む導電体を用いた場合は、酸素を含むプラズマ処理を行うことで、絶縁体４２４ａ１および絶縁体４２４ａ２は、酸化シリコンとなる。
【０２１２】
酸素を含むプラズマ処理は、高密度プラズマを用いても良い。酸素を含む高密度プラズマ処理を行うことで、導電体４１６ａ１の側面、導電体４１６ａ１の上面、導電体４１６ａ２の側面および導電体４１６ａ２の上面を効率よく酸化することができる。
【０２１３】
また、酸素を含むプラズマ処理を行うことで、酸素ラジカルが生成され、半導体４０６ｂの上面、半導体４０６ｂの側面および絶縁体４０６ａの側面が露出している領域、つまりチャネル形成領域を含む領域に過剰酸素を取り込むことができ、チャネル形成領域の酸素欠損を低減することができる（図１８（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２１４】
次に、絶縁体４０６ｃを成膜する。次に、絶縁体４０６ｃ上に絶縁体４１２を成膜する。
【０２１５】
次に、導電体４０４となる導電体を成膜する。次に、導電体４０４となる導電体をリソグラフィー法などを用いて加工し、導電体４０４を形成する（図１９（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２１６】
なお、ここでは、絶縁体４１２および絶縁体４０６ｃを加工しない一例を示しているが、本発明の一態様に係るトランジスタは、これに限定されない。例えば、導電体４０４の加工時に、絶縁体４１２および絶縁体４０６ｃをエッチングして加工してもよい。または、導電体４０４の加工と、絶縁体４１２および絶縁体４０６ｃのエッチングと、を異なるリソグラフィー法による工程で行っても構わない。異なるリソグラフィー法による工程で加工を行うことで、それぞれ独立した形状とすることがたやすくなる場合がある。
【０２１７】
次に、絶縁体４１２上および導電体４０４上に絶縁体４１０を成膜する。絶縁体４１０は、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１０は、成膜直後に上面が平坦性を有していてもよい。または、例えば、絶縁体４１０は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。ただし、絶縁体４１０の上面が平坦性を有さなくても構わない。なお、絶縁体４１０は、多層構造としてもよい。例えば、酸素を有するプラズマを用いて酸化アルミニウム膜などを成膜して積層することができる。酸素を有するプラズマを用いて酸化アルミニウムを成膜することで、該プラズマ中の酸素を過剰酸素として、絶縁体４１２の側面、絶縁体４０６ｃの側面、半導体４０６ｂの側面および絶縁体４０６ａの側面などへ添加することができる。
【０２１８】
次に、絶縁体４１０上に、絶縁体４０８を成膜する。絶縁体４０８は、酸素を有するプラズマを用いて酸化アルミニウムを成膜することで、該プラズマ中の酸素を過剰酸素として、絶縁体４１０などへ添加することができる（図２０（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２１９】
尚、絶縁体４０８は多層構造とすることができる。例えば、１層目はスパッタ法による酸化アルミニウムを成膜し、２層目はＡＬＤ法による酸化アルミニウムを成膜してもよい。１層目をスパッタ法による酸化アルミニウムを成膜することで、絶縁体４１０へ過剰酸素を添加し、２層目をＡＬＤ法による酸化アルミニウムを成膜することで、絶縁体４１０へ添加した過剰酸素を上方へ拡散するのを防ぐことができる。
【０２２０】
絶縁体４０８の成膜より後のいずれかのタイミングにおいて、第２の加熱処理を行っても構わない。第２の加熱処理を行うことで、絶縁体４１０などに含まれる過剰酸素が絶縁体４１２、絶縁体４０６ｃおよび絶縁体４０６ａを通過して半導体４０６ｂまで移動するため、半導体４０６ｂの欠陥（酸素欠損）を低減することができる。
【０２２１】
なお、第２の加熱処理は、絶縁体４１０などに含まれる過剰酸素（酸素）が半導体４０６ｂまで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を参照しても構わない。または、第２の加熱処理は、第１の加熱処理よりも同じか低い温度が好ましい。第１の加熱処理と第２の加熱処理の温度差は、０℃以上１５０℃以下、好ましくは４０℃以上１００℃以下とする。これにより、絶縁体４０２から余分に過剰酸素（酸素）が放出することを抑えることができる。なお、第２の加熱処理は、同等の加熱処理を各層の成膜時の加熱によって兼ねることができる場合、行わなくてもよい場合がある。
【０２２２】
次に、リソグラフィー法を用いて、絶縁体４０８、絶縁体４１０、絶縁体４１２、絶縁体４０６ｃ、絶縁体４０２、絶縁体３０３および絶縁体３０２を通り導電体３１０ｂに達する開口部と、絶縁体４０８、絶縁体４１０、絶縁体４１２、絶縁体４０６ｃおよび絶縁体４２４ａ１または絶縁体４２４ａ２を通り導電体４１６ａ１および導電体４１６ａ２に達する開口部と、絶縁体４０８および絶縁体４１０を通り導電体４０４に達する開口部と、を形成する。
【０２２３】
他の開口部の形成方法として、絶縁体４０８上に、導電体を形成し、該導電体上に絶縁体を形成し、リソグラフィー法を用いて、該導電体および該絶縁体を加工することによって、該導電体および該絶縁体を有するハードマスクを形成し、該ハードマスクをエッチングマスクとして、開口部を形成してもよい。該ハードマスクをエッチングマスクとして用いることによって、開口部の横への広がりまたは変形などを防ぐことができる。尚、該ハードマスクは、絶縁体または導電体の単層とすることもできる。
【０２２４】
また、１回のリソグラフィー法で、それぞれの開口部を一括形成することができるが、複数回のリソグラフィー法を用いて、それぞれの開口部を形成してもよい。
【０２２５】
次に、各開口部に、導電体４３３、導電体４３１、導電体４２９および導電体４３７を埋め込む（図２１（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２２６】
次に、絶縁体４０８上、導電体４３３上、導電体４３１上、導電体４２９上および導電体４３７上に、導電体を成膜し、該導電体をリソグラフィー法などにより加工することで、導電体４３４、導電体４３２、導電体４３０および導電体４３８を形成する。以上により、図４に示すトランジスタを作製することができる（図４（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２２７】
＜トランジスタの作製方法２＞
以下では、本発明に係る図５のトランジスタの作製方法を図２２から図３２を用いて説明する。なお、導電体４１４を成膜するところまでは、上述のトランジスタの作製方法１と同様である（図２２（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２２８】
次に、絶縁体３０６ａ、半導体３０６ｂおよび導電体４１４をリソグラフィー法などによって加工し、絶縁体４０６ａ、半導体４０６ｂおよび導電体４１５を有する多層膜を形成する。ここで、導電体４１４の成膜時に、半導体３０６ｂの上面にダメージを与えることで領域４０７が形成される。領域４０７は、半導体４０６ｂが低抵抗化された領域を有するので、導電体４１５と半導体４０６ｂ間のコンタクト抵抗が低抵抗化される。なお、多層膜を形成する際、絶縁体４０２もエッチングされ、一部の領域が薄くなる場合がある。即ち、絶縁体４０２は、多層膜と接する領域に凸部を有する形状となる場合がある（図２３（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２２９】
次に、絶縁体４４６を成膜し、絶縁体４４６上に導電体４２６を成膜する。導電体４２６は、絶縁体４４６上面の段差部を埋めるように成膜する。したがって、ＣＶＤ法（特にＭＣＶＤ法）を用いることが好ましい。また、ＭＣＶＤ法で成膜する導電体４２６と絶縁体４４６との密着性を高めるために、導電体４２６をＡＬＤ法によって成膜した導電体と、ＭＣＶＤ法で成膜した導電体との多層膜にすると好ましい場合がある。例えば、窒化チタンをＡＬＤ法によって成膜し、次にＭＣＶＤ法によってタングステンを成膜してもよい。
【０２３０】
次に、導電体４２６上に絶縁体４２７を成膜する（図２４（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２３１】
次に絶縁体４２７および導電体４２６に導電体４２６の膜厚が約半分になるまで第１のＣＭＰ処理を行う。第１のＣＭＰ処理で用いるスラリー（砥粒を含む薬液）は、該絶縁体に適したスラリーを用いることが望ましい（図２５（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２３２】
次に、残存している導電体４２６および絶縁体４４６に、絶縁体４４６が露出し、絶縁体４４６の表面が平坦化されるまで第２のＣＭＰ処理を行うことで絶縁体４０９を形成する。第２のＣＭＰ処理では、導電体４２６の研磨速度に対して、絶縁体４４６の研磨速度が出来る限り遅くなるように調合したスラリーを用いることが望ましい。該スラリーを用いることで、絶縁体４４６表面の平坦性がより向上することがあるので好ましい。また、ＣＭＰ処理装置は、第２のＣＭＰ処理において絶縁体４４６が露出したことを知らせる終点検出機能を有するとさらに好ましい。終点検出機能を有することで、第２のＣＭＰ処理後の絶縁体４４６の膜厚制御性が向上することがあるので好ましい（図２６（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２３３】
または、絶縁体４４６上に導電体と、導電体上に絶縁体と、を成膜することなく、絶縁体４４６に、ＣＭＰ処理など行って上面が平坦になるように絶縁体４０９を形成してもよい。または、絶縁体４４６は、成膜直後に上面が平坦性を有していてもよい。ただし、絶縁体４４６の上面が平坦性を有さなくても構わない。
【０２３４】
次に、絶縁体４０９上にリソグラフィー法などによってレジストマスク４２３を形成する。ここで絶縁体４０９の上面とレジストマスクとの間の密着性を向上するために、例えば、有機物膜を絶縁体４０９上とレジストマスク４２３の間に設けてもよい。または、絶縁体４０９上に導電体を単層または導電体および絶縁体の積層膜を成膜し、リソグラフィー法によってハードマスクを形成してもよい（図２７（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２３５】
次に、絶縁体４０９をドライエッチング法により絶縁体４０２に達するまで加工を行い、絶縁体４１０を形成する。この時、絶縁体４０２が絶縁体３０３上に達するまでエッチングされることがある。
【０２３６】
次に、導電体４１５をドライエッチング法により加工をすることで、導電体４１６ａ１と導電体４１６ａ２に分離する。
【０２３７】
このとき、半導体４０６ｂは、露出した領域を有する。半導体４０６ｂの露出した領域の領域４０７は、上述の導電体４１５のエッチングにより除去されることがある（図２８（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２３８】
上述の加工をドライエッチング法で行う場合、半導体４０６ｂの露出領域にエッチングガスの残留成分などの不純物が付着する場合がある。例えば、エッチングガスとして塩素系ガスを用いると、塩素などが付着する場合がある。また、エッチングガスとして炭化水素系ガスを用いると、炭素や水素などが付着する場合がある。ドライエッチングによる加工後に基板を大気に晒すと半導体４０６ｂの露出領域などが腐蝕することがある。そのためドライエッチングによる加工後に連続して酸素ガスを用いたプラズマ処理を行うと上記不純物を除去することができて半導体４０６ｂの露出領域などの腐蝕を防ぐことができて好ましい。
【０２３９】
または、不純物の除去は、例えば、希釈フッ化水素酸などを用いた洗浄処理またはオゾンなどを用いた洗浄処理を行ってもよい。なお、複数の洗浄処理を組み合わせてもよい。これにより、半導体４０６ｂの露出した領域、言い換えるとチャネル形成領域は高抵抗となる。
【０２４０】
一方、導電体４１６ａ１および導電体４１６ａ２と、半導体４０６ｂの上面とが、互いに重なる領域４０７は、上述のように導電体４１６ａ１および導電体４１６ａ２と半導体４０６ｂ間のコンタクト抵抗値が低くなり良好なトランジスタ特性を得ることができて好ましい。
【０２４１】
次に、酸素を含むプラズマ処理を行う。酸素を含むプラズマ処理を行うことで、導電体４１６ａ１の側面を酸化させ絶縁体４２４ａ１を形成する。また、導電体４１６ａ２の側面を酸化させ、絶縁体４２４ａ２を形成する。例えば、導電体４１６ａ１および導電体４１６ａ２として、タングステンおよびシリコンを含む導電体を用いた場合は、酸素を含むプラズマ処理を行うことで、絶縁体４２４ａ１および絶縁体４２４ａ２は、酸化シリコンとなる。
【０２４２】
酸素を含むプラズマ処理は、高密度プラズマを用いても良い。酸素を含む高密度プラズマ処理を行うことで、導電体４１６ａ１の側面および導電体４１６ａ２の側面を効率よく酸化することができる。
【０２４３】
また、酸素を含むプラズマ処理を行うことで、酸素ラジカルが生成され、半導体４０６ｂの上面、半導体４０６ｂの側面および絶縁体４０６ａの側面が露出している領域、つまりチャネル形成領域を含む領域に過剰酸素を取り込むことができ、チャネル形成領域の酸素欠損を低減することができる（図２９（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２４４】
次に、絶縁体４０６ｃとなる絶縁体を成膜し、絶縁体４０６ｃとなる絶縁体上に絶縁体４１２となる絶縁体を成膜する。絶縁体４０６ｃとなる絶縁体および絶縁体４１２となる絶縁体は、絶縁体４１０、導電体４１６ａ１および導電体４１６ａ２によって形成される開口部の側面および底面に均一な厚さで成膜する。したがって、ＡＬＤ法を用いることが好ましい。
【０２４５】
次に、導電体４０４となる導電体を成膜する。導電体４０４となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。導電体４０４となる導電体は、絶縁体４１０などによって形成される開口部を埋めるように成膜する。したがって、ＣＶＤ法（特にＭＣＶＤ法）を用いることが好ましい。また、導電体４０４となる導電体と絶縁体４１０などとの密着性を高めるために、ＡＬＤ法などによって成膜した導電体と、ＭＣＶＤ法で成膜した導電体との多層膜にすると好ましい場合がある。例えば、窒化チタンまたは窒化タンタルをＡＬＤ法によって成膜し、次にＭＣＶＤ法によってタングステンを成膜すればよい。
【０２４６】
次に導電体４０４となる導電体の上面から、導電体４０４となる導電体、絶縁体４１２となる絶縁体および絶縁体４０６ｃとなる絶縁体をＣＭＰなどを用いて絶縁体４１０の上面に達するまで研磨および平坦化し、導電体４０４、絶縁体４１２および絶縁体４０６ｃを形成する。これにより、ゲート電極として機能を有する導電体４０４は、リソグラフィー法を用いることなく自己整合的に形成できる。また、ゲート電極として機能を有する導電体４０４とソース電極またはドレイン電極としての機能を有する導電体４１６ａ１および導電体４１６ａ２との合わせ精度を考慮することなくゲート電極として機能を有する導電体４０４を形成できるので半導体装置の面積を小さくすることができる。また、リソグラフィー工程が不要となるので工程簡略化による生産性の向上が見込まれる（図３０（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２４７】
次に、絶縁体４１０上、絶縁体４１２上および絶縁体４０６ｃ上に絶縁体４１８を成膜し、絶縁体４１８上に絶縁体４０８を成膜する。絶縁体４０８の成膜は、例えば酸素を有するプラズマを用いて酸化アルミニウムを成膜することで、該プラズマ中の酸素を過剰酸素として、絶縁体４１８の上面に添加することができる。
【０２４８】
絶縁体４０８となる絶縁体の成膜より後のいずれかのタイミングにおいて、第２の加熱処理を行っても構わない。第２の加熱処理を行うことで、絶縁体４１８に含まれる過剰酸素が絶縁体４１０、絶縁体４０２および絶縁体４０６ａを通過して半導体４０６ｂまで移動する。また、絶縁体４１８に含まれる過剰酸素が絶縁体４１２を通過して半導体４０６ｂまで移動する。また、絶縁体４１８に含まれる過剰酸素が絶縁体４０６ｃを通過して半導体４０６ｂまで移動する。このように３つの経路を通って過剰酸素が半導体４０６ｂまで移動するため、半導体４０６ｂの欠陥（酸素欠損）を低減することができる。
【０２４９】
なお、第２の加熱処理は、絶縁体４１８に含まれる過剰酸素（酸素）が半導体４０６ｂまで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を参照しても構わない。または、第２の加熱処理は、第１の加熱処理よりも低い温度が好ましい。第１の加熱処理と第２の加熱処理の温度差は、２０℃以上１５０℃以下、好ましくは４０℃以上１００℃以下とする。これにより、絶縁体４０２から余分に過剰酸素（酸素）が放出することを抑えることができる。なお、第２の加熱処理は、同等の加熱処理を各層の成膜時の加熱によって兼ねることができる場合、行わなくてもよい場合がある。
【０２５０】
次に絶縁体４０８上に絶縁体４２８を成膜する。絶縁体４２８の成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる（図３１（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２５１】
次に、リソグラフィー法を用いて、絶縁体４２８、絶縁体４０８、絶縁体４１８、絶縁体４１０、絶縁体４０２、絶縁体３０３および絶縁体３０２を通り導電体３１０ｂに達する開口部と、絶縁体４２８、絶縁体４０８、絶縁体４１８および絶縁体４１０を通り導電体４１６ａ１および導電体４１６ａ２に達する開口部と、絶縁体４２８、絶縁体４０８および絶縁体４１８を通り導電体４０４に達する開口部と、を形成する。
【０２５２】
他の開口部の形成方法として、絶縁体４２８上に、導電体を形成し、該導電体上に絶縁体を形成し、リソグラフィー法を用いて、該導電体および該絶縁体を加工することによって、該導電体および該絶縁体を有するハードマスクを形成し、該ハードマスクをエッチングマスクとして、開口部を形成してもよい。該ハードマスクをエッチングマスクとして用いることによって、開口部の横への広がりまたは変形などを防ぐことができる。尚、該ハードマスクは、絶縁体または導電体の単層とすることもできる。
【０２５３】
また、１回のリソグラフィー法で、それぞれの開口部を一括形成することができるが、複数回のリソグラフィー法を用いて、それぞれの開口部を形成してもよい。
【０２５４】
次に、各開口部に、導電体４３３、導電体４３１、導電体４２９および導電体４３７を埋め込む（図３２（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２５５】
次に、絶縁体４２８上、導電体４３３上、導電体４３１上、導電体４２９上および導電体４３７上に、導電体を成膜し、該導電体をリソグラフィー法などにより加工することで、導電体４３４、導電体４３２、導電体４３０および導電体４３８を形成する。以上により、図５に示すトランジスタを作製することができる（図５（Ａ）、（Ｂ）および（Ｃ）参照。）。
【０２５６】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【０２５７】
（実施の形態５）
＜記憶装置１＞
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図３３に示す。
【０２５８】
図３３（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２の半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、トランジスタ３３００としては、上述したトランジスタを用いることができる。
【０２５９】
トランジスタ３３００は、オフ電流の小さいトランジスタが好ましい。トランジスタ３３００は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジスタ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装置となる。
【０２６０】
図３３（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的に接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続される。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続されている。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース、ドレインの他方は、容量素子３４００の一方の電極と電気的に接続され、第５の配線３００５は容量素子３４００の他方の電極と電気的に接続されている。
【０２６１】
図３３（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
【０２６２】
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および容量素子３４００の一方の電極と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられる。その後、第４の配線３００４の電位を、トランジスタ３３００が非導通状態となる電位にして、トランジスタ３３００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
【０２６３】
トランジスタ３３００のオフ電流が小さいため、ノードＦＧの電荷は長期間にわたって保持される。
【０２６４】
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００を「導通状態」とするために必要な第５の配線３００５の電位をいう。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
【０２６５】
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電位によらずトランジスタ３２００が「非導通状態」となる電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。または、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電位によらずトランジスタ３２００が「導通状態」となる電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
【０２６６】
＜半導体装置の構造１＞
図３４は、図３３（Ａ）に対応する半導体装置の断面図である。図３４に示す半導体装置は、トランジスタ３２００と、トランジスタ３３００と、容量素子３４００と、を有する。また、トランジスタ３３００および容量素子３４００は、トランジスタ３２００の上方に配置する。なお、トランジスタ３３００としては、図４に示したトランジスタを用いた例を示し、容量素子３４００は、図１に示した容量素子を用いた例を示しているが、本発明の一態様に係る半導体装置は、これに限定されない。よって適宜上述したトランジスタおよび容量素子についての記載を参酌する。
【０２６７】
また、図３４に示す半導体装置は、トランジスタ３２００がＦｉｎ型である場合を示している。トランジスタ３２００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３２００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３２００のオフ特性を向上させることができる。トランジスタ３２００は、半導体基板４５０を用いたトランジスタである。トランジスタ３２００は、半導体基板４５０中の領域４７４ａと、半導体基板４５０中の領域４７４ｂと、絶縁体４６２と、導電体４５４と、を有する。
【０２６８】
トランジスタ３２００において、領域４７４ａおよび領域４７４ｂは、ソース領域およびドレイン領域としての機能を有する。また、絶縁体４６２は、ゲート絶縁体としての機能を有する。また、導電体４５４は、ゲート電極としての機能を有する。したがって、導電体４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。即ち、導電体４５４に印加する電位によって、領域４７４ａと領域４７４ｂとの間の導通・非導通を制御することができる。
【０２６９】
半導体基板４５０としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などを用いればよい。好ましくは、半導体基板４５０として単結晶シリコン基板を用いる。
【０２７０】
半導体基板４５０は、ｎ型の導電型を付与する不純物を有する半導体基板を用いる。ただし、半導体基板４５０として、ｐ型の導電型を付与する不純物を有する半導体基板を用いても構わない。その場合、トランジスタ３２００となる領域には、ｎ型の導電型を付与する不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であっても構わない。
【０２７１】
半導体基板４５０の上面は、（１１０）面を有することが好ましい。こうすることで、トランジスタ３２００のオン特性を向上させることができる。
【０２７２】
領域４７４ａおよび領域４７４ｂは、ｐ型の導電型を付与する不純物を有する領域である。このようにして、トランジスタ３２００はｐチャネル型トランジスタを構成する。
【０２７３】
トランジスタ３２００がｐチャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャネル型トランジスタであっても構わない。
【０２７４】
なお、トランジスタ３２００は、領域４６０などによって隣接するトランジスタと分離される。領域４６０は、絶縁性を有する領域である。
【０２７５】
図３４に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、絶縁体４７０と、絶縁体４７２と、絶縁体４７５と、絶縁体４０２と、絶縁体４１０と、絶縁体４０８と、絶縁体４２８と、絶縁体４６５と、絶縁体４６７と、絶縁体４６９と、絶縁体４９８と、導電体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７６ｃと、導電体４７９ａと、導電体４７９ｂと、導電体４７９ｃと、導電体４７７ａと、導電体４７７ｂと、導電体４７７ｃと、導電体４８４ａと、導電体４８４ｂと、導電体４８４ｃと、導電体４８４ｄと、導電体４８３ａと、導電体４８３ｂと、導電体４８３ｃと、導電体４８３ｄと、導電体４８３ｅと、導電体４８３ｆと、導電体４８５ａと、導電体４８５ｂと、導電体４８５ｃと、導電体４８５ｄと、導電体４８７ａと、導電体４８７ｂと、導電体４８７ｃと、導電体４８８ａと、導電体４８８ｂと、導電体４８８ｃと、導電体４９０ａと、導電体４９０ｂと、導電体４８９ａと、導電体４８９ｂと、導電体４９１ａと、導電体４９１ｂと、導電体４９１ｃと、導電体４９２ａと、導電体４９２ｂと、導電体４９２ｃと、導電体４９４と、導電体４９６と、絶縁体４０６ａ、半導体４０６ｂ、絶縁体４０６ｃと、を有する。
【０２７６】
絶縁体４６４は、トランジスタ３２００上に配置する。また、絶縁体４６６は、絶縁体４６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体４７０は、絶縁体４６８上に配置する。また、絶縁体４７２は、絶縁体４７０上に配置する。また、絶縁体４７５は、絶縁体４７２上に配置する。また、トランジスタ３３００は、絶縁体４７５上に配置する。また、絶縁体４０８は、トランジスタ３３００上に配置する。また、絶縁体４２８は、絶縁体４０８上に配置する。また、絶縁体４６５は、絶縁体４２８上に配置される。また、容量素子３４００は、絶縁体４６５上に配置される。また、絶縁体４６９は、容量素子３４００上に配置される。
【０２７７】
絶縁体４６４は、領域４７４ａに達する開口部と、領域４７４ｂに達する開口部と、導電体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、導電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
【０２７８】
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開口部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
【０２７９】
また、絶縁体４６８は、導電体４７８ａに達する開口部と、導電体４７８ｂに達する開口部と、導電体４７８ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７６ａ、導電体４７６ｂまたは導電体４７６ｃが埋め込まれている。
【０２８０】
また、絶縁体４６８上に、導電体４７６ａと接する導電体４７９ａと、導電体４７６ｂと接する導電体４７９ｂと、導電体４７６ｃと接する導電体４７９ｃと、を有する。また、絶縁体４７２は、絶縁体４７０を通って導電体４７９ａに達する開口部と、絶縁体４７０通って導電体４７９ｂに達する開口部と、絶縁体４７０を通って導電体４７９ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７７ａ、４７７ｂまたは４７７ｃが埋め込まれている。
【０２８１】
また、絶縁体４７５は、トランジスタ３３００のチャネル形成領域と重なる開口部と、導電体４７７ａに達する開口部と、導電体４７７ｂに達する開口部と、導電体４７７ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４８４ｄ、導電体４８４ａ、導電体４８４ｂまたは導電体４８４ｃが埋め込まれている。
【０２８２】
また、導電体４８４ｄは、トランジスタ３３００のボトムゲート電極としての機能を有しても構わない。または、例えば、導電体４８４ｄに一定の電位を印加することで、トランジスタ３３００のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体４８４ｄとトランジスタ３３００のトップゲート電極とを電気的に接続しても構わない。こうすることで、トランジスタ３３００のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ３３００の飽和領域における電気特性を安定にすることができる。
【０２８３】
また、絶縁体４０２は、導電体４８４ａに達する開口部と、導電体４８４ｃに達する開口部と、導電体４８４ｂに達する開口部と、を有する。
【０２８４】
また、絶縁体４２８は、絶縁体４０８、絶縁体４１０および絶縁体４０２を通って導電体４８４ａ、導電体４８４ｂおよび導電体４８４ｃに達する３つの開口部と、絶縁体４０８絶縁体４１０および絶縁体４０２を通ってトランジスタ３３００のソース電極またはドレイン電極の一方の導電体に達する２つの開口部と、絶縁体４０８および絶縁体４１０通ってトランジスタ３３００のゲート電極の導電体に達する開口部と、を有する。また、開口部には、それぞれ導電体４８３ａ、導電体４８３ｂ、導電体４８３ｃ、導電体４８３ｅ、導電体４８３ｆまたは導電体４８３ｄが埋め込まれている。
【０２８５】
また、絶縁体４２８上に、導電体４８３ａおよび４８３ｅと接する導電体４８５ａと、導電体４８３ｂと接する導電体４８５ｂと、導電体４８３ｃおよび導電体４８３ｆと接する導電体４８５ｃと、導電体４８３ｄと接する導電体４８５ｄと、を有する。また、絶縁体４６５は、導電体４８５ａに達する開口部と、導電体４８５ｂに達する開口部と、導電体４８５ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４８７ａ、導電体４８７ｂまたは導電体４８７ｃが埋め込まれている。
【０２８６】
また絶縁体４６５上に、導電体４８７ａと接する導電体４８８ａと、導電体４８７ｂと接する導電体４８８ｂと、導電体４８７ｃと接する導電体４８８ｃと、を有する。また、絶縁体４６７は、導電体４８８ａに達する開口部と、導電体４８８ｂに達する開口部と、を有する。また、開口部には、それぞれ導電体４９０ａまたは導電体４９０ｂが埋め込まれている。また、導電体４８８ｃは容量素子３４００の一方の電極の導電体４９４と接している。
【０２８７】
また、絶縁体４６７上に、導電体４９０ａと接する導電体４８９ａと、導電体４９０ｂと接する導電体４８９ｂと、を有する。また、絶縁体４６９は、導電体４８９ａに達する開口部と、導電体４８９ｂに達する開口部と、容量素子３４００の他方の電極である導電体４９６に達する開口部と、を有する。また、開口部には、それぞれ導電体４９１ａ、導電体４９１ｂまたは導電体４９１ｃが埋め込まれている。
【０２８８】
また、絶縁体４６９上には、導電体４９１ａと接する導電体４９２ａと、導電体４９１ｂと接する導電体４９２ｂと、導電体４９１ｃと接する導電体４９２ｃと、を有する。
【０２８９】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４７０、絶縁体４７２、絶縁体４７５、絶縁体４０２、絶縁体４１０、絶縁体４０８、絶縁体４２８、絶縁体４６５、絶縁体４６７、絶縁体４６９および絶縁体４９８としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。特に、絶縁体４９８としては、例えば導電体４９４を酸化して形成した絶縁体を用いても良い。また、該絶縁体と酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、酸化シリコン、窒化酸化シリコンまたは窒化シリコンなどとの多層膜とすることもできる。
【０２９０】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４７０、絶縁体４７２、絶縁体４７５、絶縁体４０２、絶縁体４１０、絶縁体４０８、絶縁体４２８、絶縁体４６５、絶縁体４６７、絶縁体４６９または絶縁体４９８の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有することが好ましい。トランジスタ３３００の近傍に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによって、トランジスタ３３００の電気特性を安定にすることができる。
【０２９１】
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０２９２】
導電体４８０ａ、導電体４８０ｂと、導電体４８０ｃ、導電体４７８ａ、導電体４７８ｂ、導電体４７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７６ｃ、導電体４７９ａ、導電体４７９ｂ、導電体４７９ｃ、導電体４７７ａ、導電体４７７ｂ、導電体４７７ｃ、導電体４８４ａ、導電体４８４ｂ、導電体４８４ｃ、導電体４８４ｄ、導電体４８３ａ、導電体４８３ｂと、導電体４８３ｃ、導電体４８３ｄ、導電体４８３ｅ、導電体４８３ｆ、導電体４８５ａ、導電体４８５ｂ、導電体４８５ｃ、導電体４８５ｄ、導電体４８７ａ、導電体４８７ｂ、導電体４８７ｃ、導電体４８８ａ、導電体４８８ｂ、導電体４８８ｃ、導電体４９０ａ、導電体４９０ｂと、導電体４８９ａ、導電体４８９ｂと、導電体４９１ａ、導電体４９１ｂ、導電体４９１ｃ、導電体４９２ａ、導電体４９２ｂ、導電体４９２ｃ、導電体４９４および導電体４９６としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体、タングステンおよびシリコンを含む導電体などを用いてもよい。
【０２９３】
半導体４０６ｂとしては、酸化物半導体を用いることが好ましい。ただし、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
【０２９４】
絶縁体４０６ａおよび絶縁体４０６ｃとしては、半導体４０６ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物を用いることが望ましい。ただし、シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウムまたは有機半導体などを用いても構わない場合がある。
【０２９５】
トランジスタ３２００のソースまたはドレインは、導電体４８０ａと、導電体４７８ａと、導電体４７６ａと、導電体４７９ａと、導電体４７７ａと、導電体４８４ａと、導電体４８３ａと、導電体４８５ａと、導電体４８３ｅと、を介してトランジスタ３３００のソース電極またはドレイン電極の一方である導電体と電気的に接続する。また、トランジスタ３２００のゲート電極である導電体４５４は、導電体４８０ｃと、導電体４７８ｃと、導電体４７６ｃと、導電体４７９ｃと、導電体４７７ｃと、導電体４８４ｃと、導電体４８３ｃと、導電体４８５ｃと、導電体４８３ｆと、を介してトランジスタ３３００のソース電極またはドレイン電極の他方である導電体と電気的に接続する。
【０２９６】
容量素子３４００は、トランジスタ３３００のソース電極またはドレイン電極の一方の電極と、導電体４８３ｆと、導電体４８５ｃと、導電体４８７ｃと、導電体４８８ｃと、を介して電気的に接続する、容量素子３４００の一方の電極である導電体４９４と、絶縁体４９８と、容量素子３４００の他方の電極である導電体４９６と、を有する。なお、容量素子３４００は、トランジスタ３３００の上方または下方に形成することで、半導体装置の大きさを縮小することができて好適である。
【０２９７】
本実施の形態では、トランジスタ３２００上にトランジスタ３３００を有し、トランジスタ３３００上に容量素子３４００を有する半導体装置の一例を示したが、トランジスタ３２００上にトランジスタ３３００と同様の半導体を有するトランジスタを一以上有する構成としても構わない。または、トランジスタ３２００の上に容量素子３４００を有し、容量素子３４００上にトランジスタ３３００を有してもよい。このような構成とすることで半導体装置の集積度をより高めることができる（図３５参照。）。
【０２９８】
そのほかの構造については、適宜図４などについての記載を参酌することができる。
【０２９９】
＜記憶装置２＞
図３３（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図３３（Ａ）に示した半導体装置と異なる。この場合も図３３（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
【０３００】
図３３（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジスタ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の一方の電極の電位（または容量素子３４００に蓄積された電荷）によって、異なる値をとる。
【０３０１】
例えば、容量素子３４００の一方の電極の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の一方の電極の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０３０２】
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
【０３０３】
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
【０３０４】
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０３０５】
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【０３０６】
（実施の形態６）
＜半導体装置の構造２＞
本実施の形態では、本発明の一態様のトランジスタを利用した回路の一例について図面を参照して説明する。
＜断面構造＞
図３６（Ａ）および（Ｂ）に本発明の一態様の半導体装置の断面図を示す。図３６（Ａ）において、Ｘ１−Ｘ２方向はチャネル長方向、図３６（Ｂ）において、Ｙ１−Ｙ２方向はチャネル幅方向を示す。図３６（Ａ）および（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ２２００を有し、上部に第２の半導体材料を用いたトランジスタ２１００を有している。図３６（Ａ）および（Ｂ）では、第２の半導体材料を用いたトランジスタ２１００として、図４に例示したトランジスタを適用した例を示している。
【０３０７】
第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、リン化インジウム、窒化ガリウム、有機半導体など）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、先の実施の形態で例示したトランジスタを適用することで、優れたサブスレッショルド特性が得られ、微細なトランジスタとすることが可能である。また、スイッチ速度が速いため高速動作が可能であり、オフ電流が低いためリーク電流が小さい。
【０３０８】
トランジスタ２２００は、ｎチャネル型のトランジスタまたはｐチャネル型のトランジスタのいずれであってもよく、回路によって適切なトランジスタを用いればよい。また、酸化物半導体を用いた本発明の一態様のトランジスタを用いるほかは、用いる材料や構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
【０３０９】
図３６（Ａ）および（Ｂ）に示す構成では、トランジスタ２２００の上部に、絶縁体２２０１、絶縁体２２０７および絶縁体２２０８を介してトランジスタ２１００が設けられている。また、トランジスタ２２００とトランジスタ２１００の間には、複数の配線２２０２が設けられている。また、各種絶縁体に埋め込まれた複数のプラグ２２０３により、上層と下層にそれぞれ設けられた配線や電極が電気的に接続されている。また、トランジスタ２１００を覆う絶縁体２２０４と、絶縁体２２０４上に配線２２０５と、が設けられている。
【０３１０】
このように、２種類のトランジスタを積層することにより、回路の占有面積が低減され、より高密度に複数の回路を配置することができる。
【０３１１】
ここで、下層に設けられるトランジスタ２２００にシリコン系半導体材料を用いた場合、トランジスタ２２００の半導体膜の近傍に設けられる絶縁体中の水素はシリコンのダングリングボンドを終端し、トランジスタ２２００の信頼性を向上させる効果がある。一方、上層に設けられるトランジスタ２１００に酸化物半導体を用いた場合、トランジスタ２１００の半導体膜の近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなるため、トランジスタ２１００の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたトランジスタ２２００の上層に酸化物半導体を用いたトランジスタ２１００を積層して設ける場合、これらの間に水素の拡散を防止する機能を有する絶縁体２２０７を設けることは特に効果的である。絶縁体２２０７により、下層に水素を閉じ込めることでトランジスタ２２００の信頼性が向上することに加え、下層から上層に水素が拡散することが抑制されることでトランジスタ２１００の信頼性も同時に向上させることができる。
【０３１２】
絶縁体２２０７としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
【０３１３】
また、酸化物半導体膜を含んで構成されるトランジスタ２１００を覆うように、トランジスタ２１００上に水素の拡散を防止する機能を有するブロック膜を形成することが好ましい。当該ブロック膜としては、絶縁体２２０７と同様の材料を用いることができ、特に酸化アルミニウムを適用することが好ましい。酸化アルミ膜は、その成膜中に下層の絶縁体に過剰酸素を添加することができ、熱工程によって、過剰酸素がトランジスタ２１００の酸化物半導体層に移動し、酸化物半導体層中の欠陥を修復する効果がある。さらに酸化アルミニウム膜は、水素、水分などの不純物および酸素の双方に対して膜を透過させない遮断（ブロッキング）効果が高い。したがって、トランジスタ２１００を覆う当該ブロック膜として酸化アルミニウム膜を用いることで、トランジスタ２１００に含まれる酸化物半導体膜からの酸素の脱離を防止するとともに、酸化物半導体膜への水および水素の混入を防止することができる。なお、当該ブロック膜は、絶縁体２２０４を積層にすることで用いてもよいし、絶縁体２２０４の下側に設けてもよい。
【０３１４】
なお、トランジスタ２２００は、プレーナ型のトランジスタだけでなく、様々なタイプのトランジスタとすることができる。例えば、ＦＩＮ（フィン）型、ＴＲＩ−ＧＡＴＥ（トライゲート）型などのトランジスタなどとすることができる。その場合の断面図の例を、図３６（Ｅ）および（Ｆ）に示す。半導体基板２２１１の上に、絶縁体２２１２が設けられている。半導体基板２２１１は、先端の細い凸部（フィンともいう）を有する。なお、凸部の上には、絶縁体が設けられていてもよい。その絶縁体は、凸部を形成するときに、半導体基板２２１１がエッチングされないようにするためのマスクとして機能する。なお、凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端が太い凸部であってもよい。半導体基板２２１１の凸部の上には、ゲート絶縁体２２１４が設けられ、その上には、ゲート電極２２１３が設けられている。半導体基板２２１１には、ソース領域およびドレイン領域２２１５が形成されている。なお、ここでは、半導体基板２２１１が、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これに限定されない。例えば、ＳＯＩ基板を加工して、凸部を有する半導体領域を形成しても構わない。
【０３１５】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【０３１６】
（実施の形態７）
〔ＣＭＯＳ回路〕
図３６（Ｃ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭＯＳ回路の構成を示している。
【０３１７】
〔アナログスイッチ〕
また図３６（Ｄ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるアナログスイッチとして機能させることができる。本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【０３１８】
（実施の形態８）
＜ＣＰＵ＞
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵについて説明する。
【０３１９】
図３７は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図である。
【０３２０】
図３７に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図３７に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図３７に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作する構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
【０３２１】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０３２２】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０３２３】
図３７に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができる。
【０３２４】
図３７に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【０３２５】
図３８は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していてもよい。
【０３２６】
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする。
【０３２７】
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４の導通状態または非導通状態）が選択される。
【０３２８】
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＮ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＮ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
【０３２９】
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
【０３３０】
トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力される。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
【０３３１】
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図３８では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。
【０３３２】
なお、図３８では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
【０３３３】
また、図３８において、記憶素子１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる膜または基板１１９０にチャネルが形成されるトランジスタとすることもできる。
【０３３４】
図３８における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。
【０３３５】
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
【０３３６】
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
【０３３７】
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。
【０３３８】
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号に応じてトランジスタ１２１０の状態（導通状態、または非導通状態）が決まり、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
【０３３９】
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
【０３４０】
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ−Ｔａｇ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｔａｇ）にも応用可能である。
【０３４１】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【０３４２】
（実施の形態９）
＜撮像装置＞
図３９（Ａ）は、本発明の一態様に係る撮像装置２００の例を示す上面図である。撮像装置２００は、画素部２１０と、画素部２１０を駆動するための周辺回路２６０と、周辺回路２７０、周辺回路２８０と、周辺回路２９０と、を有する。画素部２１０は、ｐ行ｑ列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２１１を有する。周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０は、それぞれ複数の画素２１１に接続し、複数の画素２１１を駆動するための信号を供給する機能を有する。なお、本明細書等において、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合がある。例えば、周辺回路２６０は周辺回路の一部といえる。
【０３４３】
また、撮像装置２００は、光源２９１を有することが好ましい。光源２９１は、検出光Ｐ１を放射することができる。
【０３４４】
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の１つを有する。また、周辺回路は、画素部２１０を形成する基板上に作製してもよい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。なお、周辺回路は、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０のいずれか一以上を省略してもよい。
【０３４５】
また、図３９（Ｂ）に示すように、撮像装置２００が有する画素部２１０において、画素２１１を傾けて配置してもよい。画素２１１を傾けて配置することにより、行方向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２００における撮像の品質をより高めることができる。
【０３４６】
＜画素の構成例１＞
撮像装置２００が有する１つの画素２１１を複数の副画素２１２で構成し、それぞれの副画素２１２に特定の波長帯域の光を透過するフィルタ（カラーフィルタ）を組み合わせることで、カラー画像表示を実現するための情報を取得することができる。
【０３４７】
図４０（Ａ）は、カラー画像を取得するための画素２１１の一例を示す上面図である。図４０（Ａ）に示す画素２１１は、赤（Ｒ）の波長帯域の光を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｒ」ともいう）、緑（Ｇ）の波長帯域の光を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｇ」ともいう）および青（Ｂ）の波長帯域の光を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｂ」ともいう）を有する。副画素２１２は、フォトセンサとして機能させることができる。
【０３４８】
副画素２１２（副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂ）は、配線２３１、配線２４７、配線２４８、配線２４９、配線２５０と電気的に接続される。また、副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂは、それぞれが独立した配線２５３に接続している。また、本明細書等において、例えばｎ行目の画素２１１に接続された配線２４８および配線２４９、および配線２５０を、それぞれ配線２４８［ｎ］、配線２４９［ｎ］、および配線２５０［ｎ］と記載する。また、例えばｍ列目の画素２１１に接続された配線２５３を、配線２５３［ｍ］と記載する。なお、図４０（Ａ）において、ｍ列目の画素２１１が有する副画素２１２Ｒに接続する配線２５３を配線２５３［ｍ］Ｒ、副画素２１２Ｇに接続する配線２５３を配線２５３［ｍ］Ｇ、および副画素２１２Ｂに接続する配線２５３を配線２５３［ｍ］Ｂと記載している。副画素２１２は、上記配線を介して周辺回路と電気的に接続される。
【０３４９】
また、撮像装置２００は、隣接する画素２１１の、同じ波長帯域の光を透過するカラーフィルタが設けられた副画素２１２同士がスイッチを介して電気的に接続する構成を有する。図４０（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）に配置された画素２１１が有する副画素２１２と、該画素２１１に隣接するｎ＋１行ｍ列に配置された画素２１１が有する副画素２１２の接続例を示す。図４０（Ｂ）において、ｎ行ｍ列に配置された副画素２１２Ｒと、ｎ＋１行ｍ列に配置された副画素２１２Ｒがスイッチ２０１を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｇと、ｎ＋１行ｍ列に配置された副画素２１２Ｇがスイッチ２０２を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｂと、ｎ＋１行ｍ列に配置された副画素２１２Ｂがスイッチ２０３を介して接続されている。
【０３５０】
なお、副画素２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタを用いてもよい。１つの画素２１１に３種類の異なる波長帯域の光を検出する副画素２１２を設けることで、フルカラー画像を取得することができる。
【０３５１】
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２１２に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２１１を用いてもよい。１つの画素２１１に４種類の異なる波長帯域の光を検出する副画素２１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
【０３５２】
また、例えば、図４０（Ａ）において、赤の波長帯域の光を検出する副画素２１２、緑の波長帯域の光を検出する副画素２１２、および青の波長帯域の光を検出する副画素２１２の画素数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
【０３５３】
なお、画素２１１に設ける副画素２１２は１つでもよいが、２つ以上が好ましい。例えば、同じ波長帯域の光を検出する副画素２１２を２つ以上設けることで、冗長性を高め、撮像装置２００の信頼性を高めることができる。
【０３５４】
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルタを用いることで、赤外光を検出する撮像装置２００を実現することができる。
【０３５５】
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ  Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用いることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和することを防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。
【０３５６】
また、前述したフィルタ以外に、画素２１１にレンズを設けてもよい。ここで、図４１の断面図を用いて、画素２１１、フィルタ２５４、レンズ２５５の配置例を説明する。レンズ２５５を設けることで、副画素２１２中に設けられた光電変換素子が入射光を効率よく受光することができる。具体的には、図４１（Ａ）に示すように、画素２１１に形成したレンズ２５５、フィルタ２５４（フィルタ２５４Ｒ、フィルタ２５４Ｇおよびフィルタ２５４Ｂ）、および画素回路２３０等を通して光２５６を光電変換素子２２０に入射させる構造とすることができる。
【０３５７】
ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光２５６の一部が配線２５７の一部によって遮光されてしまうことがある。したがって、図４１（Ｂ）に示すように光電変換素子２２０側にレンズ２５５およびフィルタ２５４を配置して、光電変換素子２２０が光２５６を効率良く受光させる構造が好ましい。光電変換素子２２０側から光２５６を光電変換素子２２０に入射させることで、検出感度の高い撮像装置２００を提供することができる。
【０３５８】
図４１に示す光電変換素子２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成された光電変換素子を用いてもよい。
【０３５９】
また、光電変換素子２２０を、放射線を吸収して電荷を発生させる機能を有する物質を用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合金等がある。
【０３６０】
例えば、光電変換素子２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて、Ｘ線や、ガンマ線といった幅広い波長帯域にわたって光吸収係数を有する光電変換素子２２０を実現できる。
【０３６１】
ここで、撮像装置２００が有する１つの画素２１１は、図４１に示す副画素２１２に加えて、第１のフィルタを有する副画素２１２を有してもよい。
【０３６２】
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、本発明の一態様に係る酸化物半導体を用いたトランジスタと、を用いて画素を構成する一例について説明する。
【０３６３】
図４２（Ａ）および（Ｂ）は、撮像装置を構成する素子の断面図である。
【０３６４】
図４２（Ａ）に示す撮像装置は、シリコン基板３００に設けられたシリコンをチャネル形成領域として用いたトランジスタ３５１上に積層して配置された酸化物半導体をチャネル形成領域として用いたトランジスタ３５３およびトランジスタ３５４、ならびにシリコン基板３００に設けられた、アノード３６１と、カソード３６２を有するフォトダイオード３６０を含む。各トランジスタおよびフォトダイオード３６０は、種々のプラグ３７０および配線３７１と電気的な接続を有する。また、フォトダイオード３６０のアノード３６１は、低抵抗領域３６３を介してプラグ３７０と電気的に接続を有する。
【０３６５】
また撮像装置は、シリコン基板３００に設けられたトランジスタ３５１およびフォトダイオード３６０を有する層３０５と、層３０５と接して設けられ、配線３７１を有する層３２０と、層３２０と接して設けられ、トランジスタ３５３およびトランジスタ３５４を有する層３３１と、層３３１と接して設けられ、配線３７２および配線３７３を有する層３４０を備えている。
【０３６６】
なお、図４２（Ａ）の断面図の一例では、シリコン基板３００において、トランジスタ３５１が形成された面とは逆側の面にフォトダイオード３６０の受光面を有する構成とする。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保することができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード３６０の受光面をトランジスタ３５１が形成された面と同じとすることもできる。
【０３６７】
なお、シリコンをチャネル形成領域として用いたトランジスタを用いて画素を構成する場合には、層３０５を、トランジスタを有する層とすればよい。または層３０５を省略し、酸化物半導体をチャネル形成領域として用いたトランジスタのみで画素を構成してもよい。
【０３６８】
また、図４２（Ａ）の断面図において、層３０５に設けるフォトダイオード３６０と、層３３１に設けるトランジスタとを重なるように形成することができる。そうすると、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
【０３６９】
また、図４２（Ｂ）は、撮像装置は層３４０側にフォトダイオード３６５をトランジスタの上に配置した構造とすることができる。図４２（Ｂ）において、例えば層３０５には、シリコンをチャネル形成領域として用いたトランジスタ３５１およびトランジスタ３５２を有し、層３２０には配線３７１を有し、層３３１には酸化物半導体をチャネル形成領域として用いたトランジスタ３５３およびトランジスタ３５４を有し、層３４０にはフォトダイオード３６５を有しており、フォトダイオード３６５は半導体層３６６、半導体層３６７、半導体層３６８で構成されており、配線３７３と、プラグ３７０を介した配線３７４と電気的に接続している。
【０３７０】
図４２（Ｂ）に示す素子構成とすることで、開口率を広くすることができる。
【０３７１】
また、フォトダイオード３６５には、非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型ダイオード素子などを用いてもよい。フォトダイオード３６５は、ｎ型の半導体層３６８、ｉ型の半導体層３６７、およびｐ型の半導体層３６６が順に積層された構成を有している。ｉ型の半導体層３６７には非晶質シリコンを用いることが好ましい。また、ｐ型の半導体層３６６およびｎ型の半導体層３６８には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオード３６５は可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。
【０３７２】
ここで、トランジスタ３５１およびフォトダイオード３６０を有する層３０５と、トランジスタ３５３およびトランジスタ３５４を有する層３３１と、の間には絶縁体３８０が設けられる。ただし、絶縁体３８０の位置は限定されない。
【０３７３】
トランジスタ３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンのダングリングボンドを終端し、トランジスタ３５１の信頼性を向上させる効果がある。一方、トランジスタ３５３およびトランジスタ３５４などの近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ３５３およびトランジスタ３５４などの信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジスタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体３８０を設けることが好ましい。絶縁体３８０より下層に水素を閉じ込めることで、トランジスタ３５１の信頼性が向上させることができる。さらに、絶縁体３８０より下層から、絶縁体３８０より上層に水素が拡散することを抑制できるため、トランジスタ３５３およびトランジスタ３５４などの信頼性を向上させることができる。また、トランジスタ３５３およびトランジスタ３５４上に絶縁体３８１を設けることにより、酸化物半導体中の酸素の拡散を防ぐことができて好ましい。
【０３７４】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【０３７５】
（実施の形態１０）
＜ＲＦタグ＞
本実施の形態では、先の実施の形態で説明したトランジスタ、または記憶装置を含むＲＦタグについて、図４３を参照して説明する。
【０３７６】
本実施の形態におけるＲＦタグは、内部に記憶回路を有し、記憶回路に必要な情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには極めて高い信頼性が要求される。
【０３７７】
ＲＦタグの構成について図４３を用いて説明する。図４３は、ＲＦタグの構成例を示すブロック図である。
【０３７８】
図４３に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどともいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８０４を有する。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。なお、復調回路８０７に含まれる整流作用を示すトランジスタに逆方向電流を十分に抑制することが可能な材料、例えば、酸化物半導体、が用いられた構成としてもよい。これにより、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別される。本実施の形態に示すＲＦタグ８００は、そのいずれの方式に用いることも可能である。
【０３７９】
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段に設けられた容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
【０３８０】
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０９のリセット信号を生成するための回路である。
【０３８１】
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応じて変調を行うための回路である。
【０３８２】
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。
【０３８３】
なお、上述の各回路は、必要に応じて、適宜、取捨することができる。
【０３８４】
ここで、先の実施の形態で説明した記憶回路を、記憶回路８１０に用いることができる。本発明の一態様の記憶回路は、電源が遮断された状態であっても情報を保持できるため、ＲＦタグに好適に用いることができる。さらに本発明の一態様の記憶回路は、データの書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて著しく小さいため、データの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。
【０３８５】
また、本発明の一態様の記憶回路は、不揮発性のメモリとして用いることが可能であるため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデータを書き込むためのコマンドを別途用意し、ユーザーが自由に書き換えできないようにしておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることがなく出荷後の製品に対応した顧客管理が容易となる。
【０３８６】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
【０３８７】
（実施の形態１１）
＜表示装置＞
以下では、本発明の一態様に係る表示装置について、図４４および図４５を用いて説明する。
【０３８８】
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例としてＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶表示装置）について説明する。
【０３８９】
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
【０３９０】
また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔｓ）、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプリント配線板を有するモジュールまたは表示素子にＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むまれる。
【０３９１】
図４４は、本発明の一態様に係るＥＬ表示装置の一例である。図４４（Ａ）に、ＥＬ表示装置の画素の回路図を示す。図４４（Ｂ）は、ＥＬ表示装置全体を示す上面図である。また、図４４（Ｃ）は、図４４（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＭ−Ｎ断面である。
【０３９２】
図４４（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。
【０３９３】
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として複数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
【０３９４】
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【０３９５】
図４４（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、容量素子７４２と、発光素子７１９と、を有する。
【０３９６】
なお、図４４（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加することが可能である。逆に、図４４（Ａ）の各ノードにおいて、トランジスタ、スイッチ、受動素子などを追加しないようにすることも可能である。
【０３９７】
トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方の電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電極と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジスタ７４１のドレインには電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。なお、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
【０３９８】
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトランジスタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７４１または／およびスイッチ素子７４３としては、例えば、図４に示すトランジスタを適用することができる。
【０３９９】
図４４（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板７５０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路７３６を囲むように基板７００と基板７５０との間に配置される。なお、駆動回路７３５または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。
【０４００】
図４４（Ｃ）は、図４４（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＥＬ表示装置の断面図である。
【０４０１】
図４４（Ｃ）には、トランジスタ７４１として、基板７００上の絶縁体７１２ａと、導電体７０４ａと、を有し、絶縁体７１２ａおよび導電体７０４ａ上にあり導電体７０４ａと一部が重なる領域を有する絶縁体７０６ａと、絶縁体７０６ａ上の半導体７０６ｂと、半導体７０６ｂの上面と接する導電体７１６ａ１および導電体７１６ａ２と、導電体７１６ａ１の上面および側面を覆う絶縁体７２４ａ１と、導電体７１６ａ２の上面および側面を覆う絶縁体７２４ａ２と、絶縁体７１２ａ上、絶縁体７２４ａ１の上面および絶縁体７２４ａ２の上面と接する領域を有する絶縁体７０６ｃと、絶縁体７０６ｃ上の絶縁体７１８ｂと、絶縁体７１８ｂ上の絶縁体７１０と、絶縁体７１８ｂおよび絶縁体７０６ｃを介して半導体７０６ｂ上に配置する導電体７１４ａと、を有する構造を示す。なお、トランジスタ７４１の構造は一例であり、図４４（Ｃ）に示す構造と異なる構造であっても構わない。
【０４０２】
図４４（Ｃ）に示すトランジスタ７４１において、導電体７０４ａはゲート電極としての機能を有し、絶縁体７１２ａはゲート絶縁体としての機能を有し、導電体７１６ａ１はドレイン電極としての機能を有し、導電体７１６ａ２はソース電極としての機能を有し、絶縁体７１８ｂはゲート絶縁体としての機能を有し、導電体７１４ａはゲート電極としての機能を有する。なお、絶縁体７０６ａ、半導体７０６ｂおよび絶縁体７０６ｃは、光が当たることで電気特性が変動する場合がある。したがって、導電体７０４ａ、導電体７１６ａ１、導電体７１６ａ２または導電体７１４ａのいずれか一以上が遮光性を有すると好ましい。
【０４０３】
図４４（Ｃ）には、容量素子７４２として、基板７００上の絶縁体７１２ａと、絶縁体７１２ａ上の絶縁体７０６ｃと、絶縁体７０６ｃ上の絶縁体７１８と、絶縁体７１８上の導電体７２２と、導電体７２２の表面を覆うように配された絶縁体７２３と、を有し、導電体７２２と絶縁体７２３を介して互いに重なる領域を有する導電体７１４ｂと、を有する構造を示す。
【０４０４】
容量素子７４２において、導電体７２２は一方の電極として機能し、導電体７１４ｂは他方の電極として機能する。
【０４０５】
容量素子７４２は、トランジスタ７４１と共通する膜を用いて作製することができる。導電体７１４ａおよび導電体７１４ｂを同種の導電体とすると好ましい。その場合、導電体７１４ａおよび導電体７１４ｂは、同一工程を経て形成することができる。
【０４０６】
図４４（Ｃ）に示す容量素子７４２は、占有面積当たりの容量が大きい容量素子である。したがって、図４４（Ｃ）は表示品位の高いＥＬ表示装置である。なお、なお、容量素子７４２の構造は一例であり、図４４（Ｃ）に示す構造と異なる構造であっても構わない。例えば、実施の形態１に示す構造を用いることができる。
【０４０７】
トランジスタ７４１および容量素子７４２上には、絶縁体７２８が配置され、絶縁体７２８上には絶縁体７２０が配置される。ここで、絶縁体７２８および絶縁体７２０は、トランジスタ７４１のソース電極として機能する導電体７１６ａ２に達する開口部を有してもよい。絶縁体７２０上には、導電体７８１が配置される。導電体７８１は、絶縁体７２８および絶縁体７２０の開口部を介してトランジスタ７４１と電気的に接続してもよい。また、導電体７８１は、絶縁体７２８および絶縁体７２０の開口部を介して容量素子７４２の一方の電極と電気的に接続してもよい。
【０４０８】
導電体７８１上には、導電体７８１に達する開口部を有する隔壁７８４が配置される。隔壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置される。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２および導電体７８３の重なる領域が、発光素子７１９となる。図４４（Ｃ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、トランジスタ７４１を構成する導電体または半導体のいずれかと同種の導電体または半導体を用いてもよい。
【０４０９】
ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説明する。
【０４１０】
図４５（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図４５（Ａ）に示す画素は、トランジスタ７５１と、容量素子７５２と、一対の電極間に液晶の充填された素子（液晶素子）７５３とを有する。
【０４１１】
トランジスタ７５１では、ソース、ドレインの一方が信号線７５５に電気的に接続され、ゲートが走査線７５４に電気的に接続されている。
【０４１２】
容量素子７５２では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
【０４１３】
液晶素子７５３では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
【０４１４】
なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図４４（Ｂ）の一点鎖線Ｍ−Ｎに対応する液晶表示装置の断面図を図４５（Ｂ）に示す。図４５（Ｂ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、トランジスタ７５１を構成する導電体または半導体のいずれかと同種の導電体または半導体を用いてもよい。
【０４１５】
トランジスタ７５１は、トランジスタ７４１についての記載を参照する。また、容量素子７５２は、容量素子７４２についての記載を参照する。なお、図４５（Ｂ）には、図４４（Ｃ）の容量素子７４２に対応した容量素子７５２の構造を示したが、これに限定されない。
【０４１６】
なお、トランジスタ７５１の半導体に酸化物半導体を用いた場合、極めてオフ電流の小さいトランジスタとすることができる。したがって、容量素子７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため、開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる。
【０４１７】
トランジスタ７５１および容量素子７５２上には、絶縁体７２１および絶縁体７２８が配置される。ここで、絶縁体７２１および絶縁体７２８は、トランジスタ７５１に達する開口部を有する。絶縁体７２１上には、導電体７９１が配置される。導電体７９１は、絶縁体７２１および絶縁体７２８の開口部を介してトランジスタ７５１と電気的に接続する。また、導電体７９１は、絶縁体７２１および絶縁体７２８の開口部を介して容量素子７５２の一方の電極と電気的に接続する。
【０４１８】
導電体７９１上には、配向膜として機能する絶縁体７９２が配置される。絶縁体７９２上には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体７９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９５および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７９７が配置される。
【０４１９】
上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供することができる、または、表示品位の高い表示装置を提供することができる。または、高精細の表示装置を提供することができる。
【０４２０】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することができる。表示素子、表示装置、発光素子、または発光装置は、例えば、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。
【０４２１】
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
【０４２２】
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、スパッタリング法で成膜することも可能である。
【０４２３】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
【０４２４】
（実施の形態１２）
＜単一電源回路＞
本実施の形態では、上述の実施の形態で説明した酸化物半導体を用いたトランジスタ（ＯＳトランジスタ）を有する複数の回路を有する半導体装置の一例について、図４６乃至５４を用いて説明する。
【０４２５】
図４６（Ａ）は、半導体装置９００のブロック図である。半導体装置９００は、電源回路９０１、回路９０２、電圧生成回路９０３、回路９０４、電圧生成回路９０５および回路９０６を有する。
【０４２６】
電源回路９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは、単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置９００の外部から与えられる電圧Ｖ０を基に生成することができる。半導体装置９００は、外部から与えられる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置９００は、外部から電源電圧を複数与えることなく動作することができる。
【０４２７】
回路９０２、９０４および９０６は、異なる電源電圧で動作する回路である。例えば回路９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）とを基に印加される電圧である。また、例えば回路９０４の電源電圧は、電圧ＶＰＯＧと電圧ＶＳＳ（ＶＰＯＧ＞ＶＯＲＧ）とを基に印加される電圧である。また、例えば回路９０６の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥＧ）とを基に印加される電圧である。なお電圧ＶＳＳは、グラウンド電位（ＧＮＤ）と等電位とすれば、電源回路９０１で生成する電圧の種類を削減できる。
【０４２８】
電圧生成回路９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路９０３は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。そのため、回路９０４を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
【０４２９】
電圧生成回路９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路９０５は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。そのため、回路９０６を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
【０４３０】
図４６（Ｂ）は電圧ＶＰＯＧで動作する回路９０４の一例、図４６（Ｃ）は回路９０４を動作させるための信号の波形の一例である。
【０４３１】
図４６（Ｂ）では、トランジスタ９１１を示している。トランジスタ９１１のゲートに与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、トランジスタ９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に電圧ＶＳＳとする。電圧ＶＰＯＧは、図４６（Ｃ）に図示するように、電圧ＶＯＲＧより大きい。そのため、トランジスタ９１１は、ソース（Ｓ）とドレイン（Ｄ）との間をより確実に導通状態にできる。その結果、回路９０４は、誤動作が低減された回路とすることができる。
【０４３２】
図４６（Ｄ）は電圧ＶＮＥＧで動作する回路９０６の一例、図４６（Ｅ）は回路９０６を動作させるための信号の波形の一例である。
【０４３３】
図４６（Ｄ）では、バックゲートを有するトランジスタ９１２を示している。トランジスタ９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生成される。当該信号は、トランジスタ９１２を導通状態とする動作時に電圧ＶＯＲＧ、非導通状態とする動作時に電圧ＶＳＳを基に生成される。また、トランジスタ９１２のバックゲートに与える信号は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図４６（Ｅ）に図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ９１２の閾値電圧は、プラスシフトするように制御することができる。そのため、トランジスタ９１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間を流れる電流を小さくできる。その結果、回路９０６は、誤動作が低減され、且つ低消費電力化が図られた回路とすることができる。
【０４３４】
なお電圧ＶＮＥＧは、トランジスタ９１２のバックゲートに直接与える構成としてもよい。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ９１２のゲートに与える信号を生成し、当該信号をトランジスタ９１２のバックゲートに与える構成としてもよい。
【０４３５】
また図４７（Ａ）、（Ｂ）には、図４６（Ｄ）、（Ｅ）の変形例を示す。
【０４３６】
図４７（Ａ）に示す回路図では、電圧生成回路９０５と、回路９０６と、の間に制御回路９２１によって導通状態が制御できるトランジスタ９２２を示す。トランジスタ９２２は、ｎチャネル型のＯＳトランジスタとする。制御回路９２１が出力する制御信号ＳＢＧは、トランジスタ９２２の導通状態を制御する信号である。また回路９０６が有するトランジスタ９１２Ａ、９１２Ｂは、トランジスタ９２２と同じＯＳトランジスタである。
【０４３７】
図４７（Ｂ）のタイミングチャートには、制御信号ＳＢＧの電位の変化を示し、トランジスタ９１２Ａ、９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で示す。制御信号ＳＢＧがハイレベルのときにトランジスタ９２２が導通状態となり、ノードＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノードＮＢＧが電気的にフローティングとなる。トランジスタ９２２は、ＯＳトランジスタであるため、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフローティングであっても、一旦与えた電圧ＶＮＥＧを保持することができる。
【０４３８】
また図４８（Ａ）には、上述した電圧生成回路９０３に適用可能な回路構成の一例を示す。図４８（Ａ）に示す電圧生成回路９０３は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電圧とすると、クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの５倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。
【０４３９】
また図４８（Ｂ）には、上述した電圧生成回路９０５に適用可能な回路構成の一例を示す。図４８（Ｂ）に示す電圧生成回路９０５は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電圧とすると、クロック信号ＣＬＫを与えることによって、グラウンド、すなわち電圧ＶＳＳから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＮＥＧを得ることができる。
【０４４０】
なお上述した電圧生成回路９０３の回路構成は、図４８（Ａ）で示す回路図の構成に限らない。電圧生成回路９０３の変形例を図４９（Ａ）乃至（Ｃ）、図５０（Ａ）、（Ｂ）に示す。
【０４４１】
図４９（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシタＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トランジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの４倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。図４９（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
【０４４２】
また図４９（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、キャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは、トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの２倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。図４９（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
【０４４３】
また図４９（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩｎ１、トランジスタＭ１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、制御信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが昇圧された電圧ＶＰＯＧを得ることができる。図４９（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩｎ１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行うことができる。
【０４４４】
また図５０（Ａ）に示す電圧生成回路９０３Ｄは、図４８（Ａ）に示す電圧生成回路９０３のダイオードＤ１乃至Ｄ５をダイオード接続したトランジスタＭ１６乃至Ｍ２０に置き換えた構成に相当する。図５０（Ａ）に示す電圧生成回路９０３Ｄは、トランジスタＭ１６乃至Ｍ２０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１乃至Ｃ５に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
【０４４５】
また図５０（Ｂ）に示す電圧生成回路９０３Ｅは、図５０（Ａ）に示す電圧生成回路９０３ＤのトランジスタＭ１６乃至Ｍ２０を、バックゲートを有するトランジスタＭ２１乃至Ｍ２５に置き換えた構成に相当する。図５０（Ｂ）に示す電圧生成回路９０３Ｅは、バックゲートにゲートと同じ電圧を与えることができるため、トランジスタを流れる電流量を増やすことができる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
【０４４６】
なお電圧生成回路９０３の変形例は、図４８（Ｂ）に示した電圧生成回路９０５にも適用可能である。この場合の回路図の構成を図５１（Ａ）乃至（Ｃ）、図５２（Ａ）、（Ｂ）に示す。図５１（Ａ）に示す電圧生成回路９０５Ａは、クロック信号ＣＬＫを与えることによって、電圧ＶＳＳから電圧ＶＯＲＧの３倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。また図５１（Ｂ）に示す電圧生成回路９０５Ｂは、クロック信号ＣＬＫを与えることによって、電圧ＶＳＳから電圧ＶＯＲＧの２倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。
【０４４７】
図５１（Ａ）乃至（Ｃ）、図５２（Ａ）、（Ｂ）に示す電圧生成回路９０５Ａ乃至９０５Ｅでは、図４９（Ａ）乃至（Ｃ）、図５０（Ａ）、（Ｂ）に示す電圧生成回路９０３Ａ乃至９０３Ｅにおいて、各配線に与える電圧を変更すること、あるいは素子の配置を変更した構成に相当する。図５１（Ａ）乃至（Ｃ）、図５２（Ａ）、（Ｂ）に示す電圧生成回路９０５Ａ乃至９０５Ｅは、電圧生成回路９０３Ａ乃至９０３Ｅと同様に、効率的に電圧ＶＳＳから電圧ＶＮＥＧへの降圧を図ることができる。
【０４４８】
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を内部で生成することができる。そのため半導体装置は、外部から与える電源電圧の種類を削減できる。
【０４４９】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
【０４５０】
（実施の形態１３）
本実施の形態では、本発明の一態様の半導体装置を適用した表示モジュールについて、図５３を用いて説明を行う。
【０４５１】
＜表示モジュール＞
図５３に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００３に接続されたタッチパネル６００４、ＦＰＣ６００５に接続された表示パネル６００６、バックライトユニット６００７、フレーム６００９、プリント基板６０１０、バッテリー６０１１を有する。なお、バックライトユニット６００７、バッテリー６０１１、タッチパネル６００４などは、設けられない場合もある。
【０４５２】
本発明の一態様の半導体装置は、例えば、表示パネル６００６またはプリント基板に実装された集積回路などに用いることができる。
【０４５３】
上部カバー６００１および下部カバー６００２は、タッチパネル６００４および表示パネル６００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０４５４】
タッチパネル６００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル６００６に重畳して用いることができる。また、表示パネル６００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル６００６の各画素内に光センサを設け、光学式のタッチパネル機能を付加することも可能である。または、表示パネル６００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネル機能を付加することも可能である。
【０４５５】
バックライトユニット６００７は、光源６００８を有する。光源６００８をバックライトユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。
【０４５６】
フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０から発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム６００９は、放熱板としての機能を有していてもよい。
【０４５７】
プリント基板６０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリー６０１１であってもよい。なお、商用電源を用いる場合には、バッテリー６０１１を省略することができる。
【０４５８】
また、表示モジュール６０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０４５９】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
【０４６０】
（実施の形態１４）
＜リードフレーム型のインターポーザを用いたパッケージ＞
図５４（Ａ）に、リードフレーム型のインターポーザを用いたパッケージの断面構造を表す斜視図を示す。図５４（Ａ）に示すパッケージは、本発明の一態様に係る半導体装置に相当するチップ５５１が、ワイヤボンディング法により、インターポーザ５５０上の端子５５２と接続されている。端子５５２は、インターポーザ５５０のチップ５５１がマウントされている面上に配置されている。そしてチップ５５１はモールド樹脂５５３によって封止されていてもよいが、各端子５５２の一部が露出した状態で封止されるようにする。
【０４６１】
パッケージが回路基板に実装されている電子機器（携帯電話）のモジュールの構成を、図５４（Ｂ）に示す。図５４（Ｂ）に示す携帯電話のモジュールは、プリント配線基板６０１に、パッケージ６０２と、バッテリー６０４とが実装されている。また、表示素子が設けられたパネル６００に、プリント配線基板６０１がＦＰＣ６０３によって実装されている。
【０４６２】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
【０４６３】
（実施の形態１５）
本実施の形態では、本発明の一態様の電子機器及び照明装置について、図面を用いて説明する。
【０４６４】
＜電子機器＞
本発明の一態様の半導体装置を用いて、電子機器や照明装置を作製できる。また、本発明の一態様の半導体装置を用いて、信頼性の高い電子機器や照明装置を作製できる。また本発明の一態様の半導体装置を用いて、タッチセンサの検出感度が向上した電子機器や照明装置を作製できる。
【０４６５】
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０４６６】
また、本発明の一態様の電子機器または照明装置は可撓性を有する場合、家屋やビルの内壁もしくは外壁、または、自動車の内装もしくは外装の曲面に沿って組み込むことも可能である。
【０４６７】
また、本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
【０４６８】
二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池（リチウムイオンポリマー電池）等のリチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる。
【０４６９】
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器が二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
【０４７０】
図５５（Ａ）は携帯型ゲーム機であり、筐体７１０１、筐体７１０２、表示部７１０３、表示部７１０４、マイク７１０５、スピーカー７１０６、操作キー７１０７、スタイラス７１０８等を有する。本発明の一態様に係る半導体装置は、筐体７１０１に内蔵されている集積回路、ＣＰＵなどに用いることができる。表示部７１０３または表示部７１０４に本発明の一態様に係る発光装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい携帯型ゲーム機を提供することができる。なお、図５５（Ａ）に示した携帯型ゲーム機は、２つの表示部７１０３と表示部７１０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０４７１】
図５５（Ｂ）は、スマートウオッチであり、筐体７３０２、表示部７３０４、７３０５および７３０６、操作ボタン７３１１および操作ボタン７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有する。本発明の一態様に係る半導体装置は筐体７３０２に内蔵されているメモリ、ＣＰＵなどに用いることができる。
【０４７２】
図５５（Ｃ）は、携帯情報端末であり、筐体７５０１に組み込まれた表示部７５０２の他、操作ボタン７５０３、外部接続ポート７５０４、スピーカー７５０５、マイク７５０６などを備えている。本発明の一態様に係る半導体装置は、筐体７５０１に内蔵されているモバイル用メモリ、ＣＰＵなどに用いることができる。なお、表示部７５０２は、非常に高精細とすることができるため、中小型でありながらフルハイビジョン、４ｋ、または８ｋなど、様々な表示を行うことができ、非常に鮮明な画像を得ることができる。
【０４７３】
図５５（Ｄ）はビデオカメラであり、第１筐体７７０１、第２筐体７７０２、表示部７７０３、操作キー７７０４、レンズ７７０５、接続部７７０６等を有する。操作キー７７０４およびレンズ７７０５は第１筐体７７０１に設けられており、表示部７７０３は第２筐体７７０２に設けられている。そして、第１筐体７７０１と第２筐体７７０２とは、接続部７７０６により接続されており、第１筐体７７０１と第２筐体７７０２の間の角度は、接続部７７０６により変更が可能である。表示部７７０３における映像を、接続部７７０６における第１筐体７７０１と第２筐体７７０２との間の角度にしたがって切り替える構成としてもよい。レンズ７７０５の焦点となる位置には本発明の一態様の撮像装置を備えることができる。本発明の一態様に係る半導体装置は、第１筐体７７０１に内蔵されている集積回路、ＣＰＵなどに用いることができる。
【０４７４】
図５５（Ｅ）は、デジタルサイネージであり、電柱７９２１に設置された表示部７９２２を備えている。本発明の一態様に係る表示装置は、表示部７９２２の制御回路に用いることができる。
【０４７５】
図５６（Ａ）はノート型パーソナルコンピュータであり、筐体８１２１、表示部８１２２、キーボード８１２３、ポインティングデバイス８１２４等を有する。本発明の一態様に係る半導体装置は、筐体８１２１内に内蔵されているＣＰＵや、メモリに適用することができる。なお、表示部８１２２は、非常に高精細とすることができるため、中小型でありながら８ｋの表示を行うことができ、非常に鮮明な画像を得ることができる。
【０４７６】
図５６（Ｂ）に自動車９７００の外観を示す。図５６（Ｃ）に自動車９７００の運転席を示す。自動車９７００は、車体９７０１、車輪９７０２、ダッシュボード９７０３、ライト９７０４等を有する。本発明の一態様の半導体装置は、自動車９７００の表示部、および制御用の集積回路に用いることができる。例えば、図５６（Ｃ）に示す表示部９７１０乃至表示部９７１５に本発明の一態様の半導体装置を設けることができる。
【０４７７】
表示部９７１０と表示部９７１１は、自動車のフロントガラスに設けられた表示装置、または入出力装置である。本発明の一態様の表示装置、または入出力装置は、表示装置、または入出力装置が有する電極を、透光性を有する導電性材料で作製することによって、反対側が透けて見える、いわゆるシースルー状態の表示装置、または入出力装置とすることができる。シースルー状態の表示装置、または入出力装置であれば、自動車９７００の運転時にも視界の妨げになることがない。よって、本発明の一態様の表示装置、または入出力装置を自動車９７００のフロントガラスに設置することができる。なお、表示装置、または入出力装置に、表示装置、または入出力装置を駆動するためのトランジスタなどを設ける場合には、有機半導体材料を用いた有機トランジスタや、酸化物半導体を用いたトランジスタなど、透光性を有するトランジスタを用いるとよい。
【０４７８】
表示部９７１２はピラー部分に設けられた表示装置である。例えば、車体に設けられた撮像手段からの映像を表示部９７１２に映し出すことによって、ピラーで遮られた視界を補完することができる。表示部９７１３はダッシュボード部分に設けられた表示装置である。例えば、車体に設けられた撮像手段からの映像を表示部９７１３に映し出すことによって、ダッシュボードで遮られた視界を補完することができる。すなわち、自動車の外側に設けられた撮像手段からの映像を映し出すことによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。
【０４７９】
また、図５６（Ｄ）は、運転席と助手席にベンチシートを採用した自動車の室内を示している。表示部９７２１は、ドア部に設けられた表示装置、または入出力装置である。例えば、車体に設けられた撮像手段からの映像を表示部９７２１に映し出すことによって、ドアで遮られた視界を補完することができる。また、表示部９７２２は、ハンドルに設けられた表示装置である。表示部９７２３は、ベンチシートの座面の中央部に設けられた表示装置である。なお、表示装置を座面や背もたれ部分などに設置して、当該表示装置を、当該表示装置の発熱を熱源としたシートヒーターとして利用することもできる。
【０４８０】
表示部９７１４、表示部９７１５、または表示部９７２２はナビゲーション情報、スピードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を提供することができる。また、表示部に表示される表示項目やレイアウトなどは、使用者の好みに合わせて適宜変更することができる。なお、上記情報は、表示部９７１０乃至表示部９７１３、表示部９７２１、表示部９７２３にも表示することができる。また、表示部９７１０乃至表示部９７１５、表示部９７２１乃至表示部９７２３は照明装置として用いることも可能である。また、表示部９７１０乃至表示部９７１５、表示部９７２１乃至表示部９７２３は加熱装置として用いることも可能である。
【０４８１】
また、図５７（Ａ）に、カメラ８０００の外観を示す。カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４、結合部８００５等を有する。またカメラ８０００には、レンズ８００６を取り付けることができる。
【０４８２】
結合部８００５は、電極を有し、後述するファインダー８１００のほか、ストロボ装置等を接続することができる。
【０４８３】
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
【０４８４】
シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
【０４８５】
表示部８００２に、本発明の一態様の表示装置、または入出力装置を適用することができる。
【０４８６】
図５７（Ｂ）には、カメラ８０００にファインダー８１００を取り付けた場合の例を示している。
【０４８７】
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
【０４８８】
筐体８１０１には、カメラ８０００の結合部８００５と係合する結合部を有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該結合部には電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
【０４８９】
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
【０４９０】
筐体８１０１の中にある、集積回路、イメージセンサに本発明の一態様の半導体装置を適用することができる。
【０４９１】
なお、図５７（Ａ）（Ｂ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、本発明の一態様の表示装置、または入出力装置を備えるファインダーが内蔵されていてもよい。
【０４９２】
また、図５７（Ｃ）には、ヘッドマウントディスプレイ８２００の外観を示している。
【０４９３】
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリー８２０６が内蔵されている。
【０４９４】
ケーブル８２０５は、バッテリー８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入力手段として用いることができる。
【０４９５】
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。
【０４９６】
本体８２０３の内部の集積回路に、本発明の一態様の半導体装置を適用することができる。
【０４９７】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【０４９８】
（実施の形態１６）
本実施の形態では、本発明の一態様に係る半導体装置を用いたＲＦタグの使用例について図５８を用いながら説明する。
【０４９９】
＜ＲＦタグの使用例＞
ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図５８（Ａ）参照）、乗り物類（自転車等、図５８（Ｂ）参照）、包装用容器類（包装紙やボトル等、図５８（Ｃ）参照）、記録媒体（ＤＶＤやビデオテープ等、図５８（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図５８（Ｅ）、図５８（Ｆ）参照）等に設けて使用することができる。
【０５００】
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
【０５０１】
以上のように、本発明の一態様に係わる半導体装置を用いたＲＦタグを、本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。
【０５０２】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
【実施例１】
【０５０３】
本実施例では、本発明に係る容量素子を有する試料を作製し、該容量素子の容量を測定した。
【０５０４】
試料の作製は、まず単結晶シリコンウエハ上に、熱酸化法を用いて第１の酸化シリコン膜を４００ｎｍの膜厚で成膜した。次に、第１の酸化シリコン膜上に、スパッタリング法を用いてタングステンシリコン合金膜を５０ｎｍの膜厚で成膜した。次に、タングステンシリコン合金膜上に、リソグラフィー法を用いてレジストマスクを形成した。
【０５０５】
次に、レジストマスクをエッチングマスクとして、ドライエッチング法により、タングステンシリコン合金膜を加工して、タングステンシリコン合金膜を有する第１の電極を形成した。
【０５０６】
次に、酸素ガスを含むプラズマ処理を行うことで、タングステンシリコン合金膜を有する第１の電極の表面を酸化し、タングステンシリコン合金膜を有する第１の電極の表面にタングステンシリコン合金膜の酸化膜を成膜した。タングステンシリコン合金膜の酸化は、高密度プラズマ源を有する装置（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ装置）を用いて、Ａｒガス（流量９００ｓｃｃｍ）および酸素ガス（流量４０ｓｃｃｍ）の混合ガスを使用し、６６６．６５Ｐａの圧力にて、４０００Ｗのマイクロ波電力を印加し、温度４００℃にて、処理時間３６００ｓｅｃで行った。
【０５０７】
次に、タングステンシリコン合金膜の酸化膜上にスパッタ法を用いて、窒化タンタル膜を３０ｎｍの膜厚で成膜し、連続してタングステン膜を１７０ｎｍの膜厚で成膜した。次に、該タングステン膜上に、リソグラフィー法を用いてレジストマスクを形成した。
【０５０８】
次に、レジストマスクをエッチングマスクとして、ドライエッチング法により、タングステン膜および窒化タンタル膜を加工して、タングステン膜および窒化タンタル膜を有する第２の電極を形成した。
【０５０９】
次に、ＣＶＤ法を用いて、第２の酸化シリコン膜を３００ｎｍの膜厚で成膜した。次に、リソグラフィー法を用いて第２のシリコン酸化膜およびタングステンシリコン合金膜の酸化膜を通り、第１の電極に上面に達するコンタクトホールおよび第２のシリコン酸化膜を通り、第２の電極の上面に達するコンタクトホールを形成した。
【０５１０】
次に、スパッタ法を用いて、チタン膜を５０ｎｍの膜厚、アルミニウム膜を２００ｎｍの膜厚およびチタン膜を５０ｎｍの膜厚で連続成膜した。
【０５１１】
次に、チタン膜、アルミニウム膜およびチタン膜をリソグラフィー法を用いて加工し、チタン膜、アルミニウム膜およびチタン膜を有する引き回し配線および測定電極を形成した。以上のように容量素子を作製した。
【０５１２】
次に、作製した容量素子の容量―電圧測定（Ｃ−Ｖ測定）を行った。測定電圧の範囲は、−３Ｖから＋３Ｖ、測定周波数は、１ｋＨｚ、１０ｋＨｚおよび１００ｋＨｚとした。大きさ３８０μｍ×１１０μｍの設計の容量素子を測定した。Ｃ−Ｖ測定の結果を図５９に示す。Ｃ−Ｖ測定の結果、容量素子の容量の測定値は、１．０１×１０−１０〔Ｆ〕であった。
【０５１３】
また、タングステンシリコン合金膜の酸化膜の膜厚を測定するために、上記試料と同じ酸化条件で作製した試料の断面観察をＳＴＥＭ（Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）を用いて行った。図６０にＳＴＥＭ断面像を示す。図６０より、タングステンシリコン合金膜の酸化膜の膜厚は、約１４ｎｍであることが解った。
【０５１４】
次に、タングステンシリコン合金膜の酸化膜が、酸化シリコン膜であると推定して容量値を算出した。酸化膜の容量Ｃｏｘ、真空中の誘電率をε０、酸化膜の比誘電率をε、酸化膜の膜厚をｔｏｘとすると、Ｃｏｘ＝（ε×ε０）／ｔｏｘである。酸化シリコン膜の比誘電率ε＝３．８、ε０＝８．８５４×１０−１２、ｔｏｘ＝１４×１０−９として算出すると、Ｃｏｘ＝２．４×１０−３〔Ｆ／ｍ２〕となる。
【０５１５】
従って、３８０μｍ×１１０μｍの設計の容量素子の容量Ｃは、Ｃ＝２．４×１０−３×３８０×１０−６×１１０×１０−６＝１．００×１０−１０〔Ｆ〕となり、上記のＣ―Ｖ測定値である、１．０１×１０−１０〔Ｆ〕とほぼ等しい結果となった。このことから、タングステンシリコン合金膜の酸化膜は、酸化シリコン膜とほぼ同じ比誘電率であると推定される結果となった。
【実施例２】
【０５１６】
本実施例では、タングステンシリコン合金膜の酸化膜のＸＰＳ（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析を行った。試料は、まず単結晶シリコンウエハ上に、熱酸化法を用いて酸化シリコン膜を５０ｎｍの膜厚で成膜した。次に、酸化シリコン膜上に、スパッタリング法を用いてタングステンシリコン合金膜を５０ｎｍの膜厚で成膜した。次に、４００℃  Ａｉｒ  １ｈｒの条件にて、熱処理を行い、タングステンシリコン合金膜上にタングステンシリコン合金膜の酸化膜を形成し、試料を作製した。また、比較として熱処理を行わない試料も作製した。
【０５１７】
以上のように作製した試料のＸＰＳ分析を行った。ＸＰＳ分析のＤｅｐｔｈ  Ｐｒｏｆｉｌｅの結果を図６１（Ａ）および（Ｂ）に示す。図６１（Ａ）は、熱処理を行わなかった試料のＤｅｐｔｈ  Ｐｒｏｆｉｌｅであり、図６１（Ｂ）は、熱処理を行った試料のＤｅｐｔｈ  Ｐｒｏｆｉｌｅである。熱処理の有無に関わらずタングステンシリコン合金膜上にはタングステンシリコン合金膜の酸化膜が形成されており、タングステン濃度と比較してシリコンの濃度が高くなっていることがわかる。
【０５１８】
また熱処理を行った試料については、図６２（Ａ）に、Ｓｉ２ｐスペクトルのモンタージュプロットを示し、図６２（Ｂ）には、Ｏ１ｓスペクトルのモンタージュプロットを示す。モンタージュプロットとは、各深さ（各領域）の結果をＢｉｎｄｉｎｇ  Ｅｎｅｒｇｙ（結合エネルギー）に合わせて重ねてプロットしたグラフである。モンタージュプロットのグラフにおいて、横軸は、Ｂｉｎｄｉｎｇ  Ｅｎｅｒｇｙ（結合エネルギー）である。縦軸は試料のスパッタ時間であり深さとなる。縦軸の一番下が試料表面であり、縦軸の上に向かって深さ方向となっている。これらの結果からタングステンシリコン合金膜の酸化膜領域でＳｉＯ２のピークが見られていることから、タングステンシリコン合金膜の酸化膜はＳｉＯ２が主成分であることを確認した。タングステンシリコン合金膜は熱処理前に表面にシリコンが析出しておりこれが熱処理を行うことで酸化し、酸化シリコン膜が形成されることが解る。そのためにタングステンの酸化を抑制していると考えられる。以上のことから、ＸＰＳ分析においても、タングステンシリコン合金膜の酸化膜は、酸化シリコン膜が主成分であることが推定される結果となった。また、シリコンが選択的に酸化されていることが解った。
【符号の説明】
【０５１９】
１０５    導電体
１１０    絶縁体
１１５    導電体
１２０    絶縁体
１２５    絶縁体
１６０    導電体
１６５    導電体
１７０    導電体
２００    撮像装置
２０１    スイッチ
２０２    スイッチ
２０３    スイッチ
２１０    画素部
２１１    画素
２１２    副画素
２１２Ｂ    副画素
２１２Ｇ    副画素
２１２Ｒ    副画素
２２０    光電変換素子
２３０    画素回路
２３１    配線
２４７    配線
２４８    配線
２４９    配線
２５０    配線
２５３    配線
２５４    フィルタ
２５４Ｂ    フィルタ
２５４Ｇ    フィルタ
２５４Ｒ    フィルタ
２５５    レンズ
２５６    光
２５７    配線
２６０    周辺回路
２７０    周辺回路
２８０    周辺回路
２９０    周辺回路
２９１    光源
３００    シリコン基板
３０１    絶縁体
３０２    絶縁体
３０３    絶縁体
３０５    層
３０６ａ    絶縁体
３０６ｂ    半導体
３１０ａ    導電体
３１０ｂ    導電体
３１０ｃ    導電体
３２０    層
３３０    トランジスタ
３３１    層
３４０    層
３５１    トランジスタ
３５２    トランジスタ
３５３    トランジスタ
３５４    トランジスタ
３６０    フォトダイオード
３６１    アノード
３６２    カソード
３６３    低抵抗領域
３６５    フォトダイオード
３６６    半導体層
３６７    半導体層
３６８    半導体層
３７０    プラグ
３７１    配線
３７２    配線
３７３    配線
３７４    配線
３８０    絶縁体
３８１    絶縁体
４００    基板
４０１    絶縁体
４０２    絶縁体
４０４    導電体
４０６    絶縁体
４０６ａ    絶縁体
４０６ｂ    半導体
４０６ｃ    絶縁体
４０７    領域
４０８    絶縁体
４０９    絶縁体
４１０    絶縁体
４１２    絶縁体
４１４    導電体
４１５    導電体
４１６ａ１    導電体
４１６ａ２    導電体
４１８    絶縁体
４２３    レジストマスク
４２４ａ１    絶縁体
４２４ａ２    絶縁体
４２６    導電体
４２７    絶縁体
４２８    絶縁体
４２９    導電体
４３０    導電体
４３１    導電体
４３２    導電体
４３３    導電体
４３４    導電体
４３７    導電体
４３８    導電体
４４０    導電体
４４２    導電体
４４４    導電体
４４６    絶縁体
４５０    半導体基板
４５４    導電体
４６０    領域
４６２    絶縁体
４６４    絶縁体
４６５    絶縁体
４６６    絶縁体
４６７    絶縁体
４６８    絶縁体
４６９    絶縁体
４７０    絶縁体
４７２    絶縁体
４７４ａ    領域
４７４ｂ    領域
４７５    絶縁体
４７６ａ    導電体
４７６ｂ    導電体
４７６ｃ    導電体
４７７ａ    導電体
４７７ｂ    導電体
４７７ｃ    導電体
４７８ａ    導電体
４７８ｂ    導電体
４７８ｃ    導電体
４７９ａ    導電体
４７９ｂ    導電体
４７９ｃ    導電体
４８０ａ    導電体
４８０ｂ    導電体
４８０ｃ    導電体
４８３ａ    導電体
４８３ｂ    導電体
４８３ｃ    導電体
４８３ｄ    導電体
４８３ｅ    導電体
４８３ｆ    導電体
４８４ａ    導電体
４８４ｂ    導電体
４８４ｃ    導電体
４８４ｄ    導電体
４８５ａ    導電体
４８５ｂ    導電体
４８５ｃ    導電体
４８５ｄ    導電体
４８７ａ    導電体
４８７ｂ    導電体
４８７ｃ    導電体
４８８ａ    導電体
４８８ｂ    導電体
４８８ｃ    導電体
４８９ａ    導電体
４８９ｂ    導電体
４９０ａ    導電体
４９０ｂ    導電体
４９１ａ    導電体
４９１ｂ    導電体
４９１ｃ    導電体
４９２ａ    導電体
４９２ｂ    導電体
４９２ｃ    導電体
４９４    導電体
４９６    導電体
４９８    絶縁体
５５０    インターポーザ
５５１    チップ
５５２    端子
５５３    モールド樹脂
６００    パネル
６０１    プリント配線基板
６０２    パッケージ
６０３    ＦＰＣ
６０４    バッテリー
７００    基板
７０４ａ    導電体
７０６ａ    絶縁体
７０６ｂ    半導体
７０６ｃ    絶縁体
７１０    絶縁体
７１２    絶縁体
７１２ａ    絶縁体
７１４ａ    導電体
７１４ｂ    導電体
７１６ａ１    導電体
７１６ａ２    導電体
７１８    絶縁体
７１８ｂ    絶縁体
７１９    発光素子
７２０    絶縁体
７２１    絶縁体
７２２    導電体
７２３    絶縁体
７２４ａ１    絶縁体
７２４ａ２    絶縁体
７２８    絶縁体
７３１    端子
７３２    ＦＰＣ
７３３ａ    配線
７３４    シール材
７３５    駆動回路
７３６    駆動回路
７３７    画素
７４１    トランジスタ
７４２    容量素子
７４３    スイッチ素子
７４４    信号線
７５０    基板
７５１    トランジスタ
７５２    容量素子
７５３    液晶素子
７５４    走査線
７５５    信号線
７８１    導電体
７８２    発光層
７８３    導電体
７８４    隔壁
７９１    導電体
７９２    絶縁体
７９３    液晶層
７９４    絶縁体
７９５    スペーサ
７９６    導電体
７９７    基板
８００    ＲＦタグ
８０１    通信器
８０２    アンテナ
８０３    無線信号
８０４    アンテナ
８０５    整流回路
８０６    定電圧回路
８０７    復調回路
８０８    変調回路
８０９    論理回路
８１０    記憶回路
８１１    ＲＯＭ
９００    半導体装置
９０１    電源回路
９０２    回路
９０３    電圧生成回路
９０３Ａ    電圧生成回路
９０３Ｂ    電圧生成回路
９０３Ｃ    電圧生成回路
９０３Ｄ    電圧生成回路
９０３Ｅ    電圧生成回路
９０４    回路
９０５    電圧生成回路
９０５Ａ    電圧生成回路
９０５Ｅ    電圧生成回路
９０６    回路
９１１    トランジスタ
９１２    トランジスタ
９１２Ａ    トランジスタ
９１２Ｂ    トランジスタ
９２１    制御回路
９２２    トランジスタ
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
１２００    記憶素子
１２０１    回路
１２０２    回路
１２０３    スイッチ
１２０４    スイッチ
１２０６    論理素子
１２０７    容量素子
１２０８    容量素子
１２０９    トランジスタ
１２１０    トランジスタ
１２１３    トランジスタ
１２１４    トランジスタ
１２２０    回路
２１００    トランジスタ
２２００    トランジスタ
２２０１    絶縁体
２２０２    配線
２２０３    プラグ
２２０４    絶縁体
２２０５    配線
２２０７    絶縁体
２２０８    絶縁体
２２１１    半導体基板
２２１２    絶縁体
２２１３    ゲート電極
２２１４    ゲート絶縁体
２２１５    ソース領域およびドレイン領域
３００１    配線
３００２    配線
３００３    配線
３００４    配線
３００５    配線
３２００    トランジスタ
３３００    トランジスタ
３４００    容量素子
３６００ｓｅｃ    処理時間
４０００    ＲＦタグ
６０００    表示モジュール
６００１    上部カバー
６００２    下部カバー
６００３    ＦＰＣ
６００４    タッチパネル
６００５    ＦＰＣ
６００６    表示パネル
６００７    バックライトユニット
６００８    光源
６００９    フレーム
６０１０    プリント基板
６０１１    バッテリー
７１０１    筐体
７１０２    筐体
７１０３    表示部
７１０４    表示部
７１０５    マイク
７１０６    スピーカー
７１０７    操作キー
７１０８    スタイラス
７３０２    筐体
７３０４    表示部
７３０５    表示部
７３１１    操作ボタン
７３１２    操作ボタン
７３１３    接続端子
７３２１    バンド
７３２２    留め金
７５０１    筐体
７５０２    表示部
７５０３    操作ボタン
７５０４    外部接続ポート
７５０５    スピーカー
７５０６    マイク
７７０１    筐体
７７０２    筐体
７７０３    表示部
７７０４    操作キー
７７０５    レンズ
７７０６    接続部
７９０２    表示部
７９２１    電柱
７９２２    表示部
８０００    カメラ
８００１    筐体
８００２    表示部
８００３    操作ボタン
８００４    シャッターボタン
８００５    結合部
８００６    レンズ
８１００    ファインダー
８１０１    筐体
８１０２    表示部
８１０３    ボタン
８１２１    筐体
８１２２    表示部
８１２３    キーボード
８１２４    ポインティングデバイス
８２００    ヘッドマウントディスプレイ
８２０１    装着部
８２０２    レンズ
８２０３    本体
８２０４    表示部
８２０５    ケーブル
８２０６    バッテリー
９７００    自動車
９７０１    車体
９７０２    車輪
９７０３    ダッシュボード
９７０４    ライト
９７１０    表示部
９７１１    表示部
９７１２    表示部
９７１３    表示部
９７１４    表示部
９７１５    表示部
９７２１    表示部
９７２２    表示部
９７２３    表示部
【図１】
2017085106.tif 000003
【図２】
2017085106.tif 000004
【図３】
2017085106.tif 000005
【図４】
2017085106.tif 000006
【図５】
2017085106.tif 000007
【図６】
2017085106.tif 000008
【図７】
2017085106.tif 000009
【図８】
2017085106.tif 000010
【図９】
2017085106.tif 000011
【図１０】
2017085106.tif 000012
【図１１】
2017085106.tif 000013
【図１２】
2017085106.tif 000014
【図１３】
2017085106.tif 000015
【図１４】
2017085106.tif 000016
【図１５】
2017085106.tif 000017
【図１６】
2017085106.tif 000018
【図１７】
2017085106.tif 000019
【図１８】
2017085106.tif 000020
【図１９】
2017085106.tif 000021
【図２０】
2017085106.tif 000022
【図２１】
2017085106.tif 000023
【図２２】
2017085106.tif 000024
【図２３】
2017085106.tif 000025
【図２４】
2017085106.tif 000026
【図２５】
2017085106.tif 000027
【図２６】
2017085106.tif 000028
【図２７】
2017085106.tif 000029
【図２８】
2017085106.tif 000030
【図２９】
2017085106.tif 000031
【図３０】
2017085106.tif 000032
【図３１】
2017085106.tif 000033
【図３２】
2017085106.tif 000034
【図３３】
2017085106.tif 000035
【図３４】
2017085106.tif 000036
【図３５】
2017085106.tif 000037
【図３６】
2017085106.tif 000038
【図３７】
2017085106.tif 000039
【図３８】
2017085106.tif 000040
【図３９】
2017085106.tif 000041
【図４０】
2017085106.tif 000042
【図４１】
2017085106.tif 000043
【図４２】
2017085106.tif 000044
【図４３】
2017085106.tif 000045
【図４４】
2017085106.tif 000046
【図４５】
2017085106.tif 000047
【図４６】
2017085106.tif 000048
【図４７】
2017085106.tif 000049
【図４８】
2017085106.tif 000050
【図４９】
2017085106.tif 000051
【図５０】
2017085106.tif 000052
【図５１】
2017085106.tif 000053
【図５２】
2017085106.tif 000054
【図５３】
2017085106.tif 000055
【図５４】
2017085106.tif 000056
【図５５】
2017085106.tif 000057
【図５６】
2017085106.tif 000058
【図５７】
2017085106.tif 000059
【図５８】
2017085106.tif 000060
【図５９】
2017085106.tif 000061
【図６０】
2017085106.tif 000062
【図６１】
2017085106.tif 000063
【図６２】
2017085106.tif 000064