(57)【要約】【課題】ＧａＮ系ＨＥＭＴのリーク電流を抑制することができる化合物半導体エピタキシャル基板、化合物半導体装置等を提供する。【解決手段】化合物半導体エピタキシャル基板１００には、ＧａＮの基板１０１と、基板１０１上のＧａＮ系のエピタキシャル層１０９と、が含まれる。エピタキシャル層１０９の転位密度が７×１０7ｃｍ-2以下である。【選択図】図８
2017085056.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮの基板と、
前記基板上のＧａＮ系のエピタキシャル層と、
を有し、
前記エピタキシャル層の転位密度が７×１０7ｃｍ-2以下であることを特徴とする化合物半導体エピタキシャル基板。
【請求項２】
前記基板の前記エピタキシャル層側の一部におけるＮ／Ｇａ比が０．９５以上であることを特徴とする、請求項１に記載の化合物半導体エピタキシャル基板。
【請求項３】
前記エピタキシャル層はチャネル層及びキャリア供給層を有することを特徴とする請求項１又は２に記載の化合物半導体エピタキシャル基板。
【請求項４】
前記エピタキシャル層は、前記チャネル層と前記基板との間に、Ｆｅ、Ｍｇ若しくはＣ又はこれらの任意の組み合わせがドーピングされた層を有することを特徴とする請求項３に記載の化合物半導体エピタキシャル基板。
【請求項５】
請求項１乃至４のいずれか１項に記載の化合物半導体エピタキシャル基板と、
前記化合物半導体エピタキシャル基板上方のソース電極、ゲート電極及びドレイン電極と、
を有することを特徴とする化合物半導体装置。
【請求項６】
請求項５に記載の化合物半導体装置を有することを特徴とする電源装置。
【請求項７】
請求項５に記載の化合物半導体装置を有することを特徴とする増幅器。
【請求項８】
チャンバ内でＧａＮの基板の表面の熱処理を行う工程と、
前記基板上にＧａＮ系のエピタキシャル層を形成する工程と、
を有し、
前記熱処理を行う工程は、
前記チャンバの外部で原子状窒素を発生させる工程と、
前記原子状窒素を前記チャンバ内に供給する工程と、
を有することを特徴とする化合物半導体エピタキシャル基板の製造方法。
【請求項９】
前記エピタキシャル層を形成する工程はチャネル層及びキャリア供給層を形成する工程を有することを特徴とする請求項８に記載の化合物半導体エピタキシャル基板の製造方法。
【請求項１０】
請求項８又は９に記載の方法で化合物半導体エピタキシャル基板を製造する工程と、
前記化合物半導体エピタキシャル基板上方にソース電極、ゲート電極及びドレイン電極を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体エピタキシャル基板及び化合物半導体装置等に関する。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を有している。このため、これらの特性を利用して窒化物半導体を高耐圧及び高出力の半導体デバイスに適用することについて種々の検討が行われている。例えば、窒化物半導体の一種であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。このため、ＧａＮは、高い破壊電界強度を有しており、高電圧動作及び高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）についての報告が数多くなされている。例えば、ＧａＮ系ＨＥＭＴでは、ＧａＮをチャネル層、ＡｌＧａＮをキャリア供給層（バリア層）に用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。そして、この歪みにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（two-dimensional electron gas：２ＤＥＧ）が得られる。
【０００４】
近年では、キャリア供給層にＩｎＡｌＮを用いたＩｎＡｌＮ／ＧａＮ−ＨＥＭＴについても検討されている。ＩｎＡｌＮはＡｌＧａＮよりも強い自発分極を持つため、ＩｎＡｌＮ層が薄くても、高濃度の２ＤＥＧが得られる。また、Ｉｎ0.17Ａｌ0.83ＮはＧａＮと格子整合する。このため、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴと比べて、ソースとゲートとの間のアクセス抵抗及びゲートとドレインとの間のアクセス抵抗が低くすることができる。また、キャリア供給層が薄いほど、ゲート電極と２ＤＥＧとの間の距離が短くなるため、より高い相互コンダクタンス（ｇm）が得られる。このような背景から、ＩｎＡｌＮ／ＧａＮ−ＨＥＭＴは、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴより高性能のＨＥＭＴとして期待されている。
【０００５】
しかしながら、従来のＧａＮ系ＨＥＭＴには、ゲートリーク電流が大きいという問題がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１８００８１号公報
【特許文献２】特開２００６−５２１０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ＧａＮ系ＨＥＭＴのリーク電流を抑制することができる化合物半導体エピタキシャル基板、化合物半導体装置等を提供することにある。
【課題を解決するための手段】
【０００８】
化合物半導体エピタキシャル基板の一態様には、ＧａＮの基板と、前記基板上のＧａＮ系のエピタキシャル層と、が含まれる。前記エピタキシャル層の転位密度が７×１０7ｃｍ-2以下である。
【０００９】
化合物半導体装置の一態様には、上記の化合物半導体エピタキシャル基板と、前記化合物半導体エピタキシャル基板上方のソース電極、ゲート電極及びドレイン電極と、が含まれる。
【００１０】
化合物半導体エピタキシャル基板の製造方法の一態様では、チャンバ内でＧａＮの基板の表面の熱処理を行い、前記基板上にＧａＮ系のエピタキシャル層を形成する。前記熱処理を行う際に、前記チャンバの外部で原子状窒素を発生させ、前記原子状窒素を前記チャンバ内に供給する。
【００１１】
化合物半導体装置の製造方法の一態様では、上記の方法で化合物半導体エピタキシャル基板を製造し、前記化合物半導体エピタキシャル基板上方にソース電極、ゲート電極及びドレイン電極を形成する。
【発明の効果】
【００１２】
上記の化合物半導体装置等によれば、適切なエピタキシャル層が含まれるため、リーク電流を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】電流ＡＦＭ観察で得られた像を示す図である。
【図２】断面ＴＥＭ分析で得られた像を示す図である。
【図３】転位密度とリーク電流との関係を示す図である。
【図４】ＧａＮ基板の表面のＡＦＭ像を示す図である。
【図５】Ｇａ粒が形成されるメカニズムを示す模式図である。
【図６】エピタキシャル層中に転位が発生するメカニズムを示す図である。
【図７】Ｎ／Ｇａ比と転位密度との関係を示す図である。
【図８】第１の実施形態に係る化合物半導体エピタキシャル基板及び化合物半導体装置を示す図である。
【図９】化合物半導体装置のＩｄｓ−Ｖｄｓ特性を示す図である。
【図１０】第１の実施形態の変形例を示す断面図である。
【図１１】Ｎ／Ｇａ比とドレイン電流比との関係を示す図である。
【図１２】熱処理装置の構成を示す模式図である。
【図１３】ＧａＮ基板の表面のＡＦＭ像を示す図である。
【図１４】エピタキシャル層中に転位が発生するメカニズムを示す図である。
【図１５】第１の実施形態に係る化合物半導体エピタキシャル基板及び化合物半導体装置の製造方法を工程順に示す断面図である。
【図１６】第１の実施形態の他の変形例を示す断面図である。
【図１７】第２の実施形態に係るディスクリートパッケージを示す図である。
【図１８】第３の実施形態に係るＰＦＣ回路を示す結線図である。
【図１９】第４の実施形態に係る電源装置を示す結線図である。
【図２０】第５の実施形態に係る増幅器を示す結線図である。
【発明を実施するための形態】
【００１４】
本願発明者らは上記課題を解決すべく種々の実験を行った。これら実験について説明する。
【００１５】
本願発明者らは、リーク電流と貫通転位との関係に着目し、原子間力顕微鏡（atomic force microscope：ＡＦＭ）を用いて、電流ＡＦＭ観察を行った。電流ＡＦＭ観察では、通常のＡＦＭ観察とは異なり、導電性金属で被覆されている導電性カンチレバーを用い、探針と試料との間に一定のバイアス、例えば１０Ｖ以下程度のバイアスを印加しながら試料の表面を走査する。電流を測定しながら、この走査を行うことにより、試料の表面の形状を表す像とともに電流の分布を表す像を取得することができる。このため、電流ＡＦＭ観察によれば、ミクロなリーク電流パスと表面の形状との関係を直接的に得ることができる。図１に電流ＡＦＭ観察で得られた像を示す。図１（ａ）には試料の表面の形状を反映した像を示し、図１（ｂ）は電流の分布を反映した像を示す。図１（ａ）及び図１（ｂ）には同一視野の像を示してある。図１（ａ）中の矢印で示す箇所にピットが観察され、図１（ｂ）中の矢印で示す箇所にリーク電流パスが観察された。図１に示すように、ピットの位置とリーク電流パスの位置とが一致していた。
【００１６】
本願発明者らは、透過型電子顕微鏡（transmission electron microscope：ＴＥＭ）を用いて、ピットの断面ＴＥＭ分析を行った。図２に断面ＴＥＭ分析で得られた像を示す。図２に示すように、試料の表面に現れるピットの下に螺旋転位又は螺旋転位と刃状転位との混合転位が観察された。以下、螺旋転位及び混合転位を総称して転位ということがある。
【００１７】
このようにして、転位がリーク電流のパスになっていることが明らかになった。
【００１８】
また、転位のリーク電流への影響の大きさについて調査を行った結果、転位に起因するピットの試料表面での形状は平均して半径ｒが２５ｎｍの円に近似できること、及び、転位を介する単位面積当たりのリーク電流の大きさは転位以外の部分を介する単位面積当たりのリーク電流の大きさの約１０００倍であることが明らかになった。そして、これらに基づいて、転位密度と、転位を介するリーク電流の大きさや転位以外の部分を介するリーク電流の大きさとの関係を求めた。転位密度が０ｃｍ-2の場合の試料表面１ｃｍ2当たりのリーク電流の大きさを「１」とすると、転位密度がρ（ｃｍ-2）の場合、試料表面１ｃｍ2の領域内では、転位を介するリーク電流の大きさは「１０００×πｒ2×ρ」（ｃｍ-2）で表され、残部を介するリーク電流の大きさは「１×（１−πｒ2×ρ）」（ｃｍ-2）で表される。これらをグラフ化した結果を図３に示す。図３に示すように、転位密度が高くなるにつれて転位を介するリーク電流は単調に増加する。一方、残部を介するリーク電流は、転位密度が１×１０9ｃｍ-2以下の範囲でほぼ一定であり、転位密度が１×１０9ｃｍ-2超の範囲で徐々に低下する。これは、転位密度が１×１０9ｃｍ-2超となると、試料の大部分に転位が存在するようになるからである。更に、図３に示すように、転位を介するリーク電流の大きさは、転位密度が７×１０7ｃｍ-2超の範囲で、残部を介するリーク電流の大きさより大きいことが明らかになった。これは、転位密度が７×１０7ｃｍ-2以下であれば、転位を介するリーク電流の影響が、残部を介するリーク電流の影響より小さいことを意味する。従って、リーク電流の低減には、転位密度を７×１０7ｃｍ-2以下にすることが重要である。
【００１９】
そして、本願発明者らは、７×１０7ｃｍ-2以下の転位密度の実現のために鋭意検討を行った。ＧａＮ系のエピタキシャル層の転位密度の低減には、ＧａＮ基板を用いることが有効である。しかしながら、従来のＧａＮ基板の表面には、図４（ａ）に示すように、切り出し後の研磨で生じた多数の研磨傷が存在するため、このままで結晶性の高いＧａＮ系のエピタキシャル層を成長させることはできない。水素（Ｈ2）ガス又は窒素（Ｎ2）ガスとアンモニア（ＮＨ3）ガスとの混合ガスを用いて高温環境下で熱処理を行うことで研磨傷を除去することができるが、この熱処理後には、図４（ｂ）に示すように、ＧａＮ基板の表面にＧａ粒が存在する。図４（ａ）及び（ｂ）には、ＡＦＭ像を示してある。
【００２０】
ここで、Ｇａ粒が形成されるメカニズムについて説明する。図５は、Ｇａ粒が形成されるメカニズムを示す模式図である。ＧａＮ基板１はステージ１０に載置されて熱処理に供される。ＮＨ3ガスはＧａＮ基板１の表面への原子状窒素の供給のために用いられるが、ＮＨ3分子は化学的に安定であり、ＮＨ3分子の熱分解効率は低い。例えば、供給されたＮＨ3分子１１の一部から原子状窒素１２が得られ、これがＧａＮ基板１の表面に吸着するが、ＮＨ3分子１１の一部はそのまま排出される。その一方で、高温環境下では、ＧａＮ基板１の表面からＮ原子１３が脱離する。このため、ＧａＮ基板１の表面への原子状窒素１２の供給量がＮ原子１３の脱離量より少ない場合、ＧａＮ基板１の表面にＧａ原子が残り、これが凝集することでＧａ液滴が発生する。そして、Ｇａ液滴が凝固するとＧａ粒１４が形成される。また、Ｎ原子１３の脱離に伴ってＧａＮ基板１の表面にＮ空孔欠陥が発生する。
【００２１】
Ｇａ粒が残り、Ｎ空孔欠陥が存在するＧａＮ基板上にＧａＮ系のエピタキシャル層を成長したのでは、良好な結晶性が得られない。つまり、図６に示すように、ＧａＮ基板１の表面上にＧａ粒１４が存在し、Ｎ空孔欠陥を高密度で含む低Ｎ領域１５が存在する場合、ＧａＮ基板１に含まれる転位１６が少ないとしても、ＧａＮのエピタキシャル層２中にＧａ粒１４又はＮ空孔欠陥を起点とする多数の転位１７が含まれる。
【００２２】
図７にＧａＮ基板の表面におけるＮ／Ｇａ比とエピタキシャル層の転位密度との関係を示す。Ｎ／Ｇａ比とは、Ｇａ原子の量を１としたときのＮ原子の量を示し、理想的には１である。図７に示すように、０．９５のＮ／Ｇａ比を境界に転位密度が大きく変化し、Ｎ／Ｇａ比が０．９５以上であれば、７×１０7ｃｍ-2以下の転位密度が実現可能である。
【００２３】
このように、表面におけるＮ／Ｇａ比が０．９５以上のＧａＮ基板を用いることで、転位密度が７×１０7ｃｍ-2以下のエピタキシャル層が得られ、リーク電流を十分に抑制することができることが判明した。また、詳細は後述するが、研磨傷を除去するための熱処理においてプラズマ装置から原子状窒素を炉内へ供給することが、０．９５以上のＮ／Ｇａ比の実現に効果的であることも判明した。
【００２４】
本願発明者らは、これら新たな知見に基づき更に鋭意検討を行った結果、下記の実施形態に想到した。
【００２５】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００２６】
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態は化合物半導体エピタキシャル基板及びそれを用いたＨＥＭＴの一例に関する。図８は、第１の実施形態に係る化合物半導体エピタキシャル基板及び化合物半導体装置を示す図である。
【００２７】
図８（ａ）に示すように、第１の実施形態に係る化合物半導体エピタキシャル基板１００には、ＧａＮの基板１０１、基板１０１上のチャネル層１０４、チャネル層１０４上のスペーサ層１０５、及びスペーサ層１０５上のキャリア供給層１０６が含まれる。チャネル層１０４は、例えば厚さが１μｍ程度の、不純物の意図的なドーピングが行われていないＧａＮ層（ｉ−ＧａＮ層）である。スペーサ層１０５は、例えば厚さが１ｎｍ程度の、不純物の意図的なドーピングが行われていないＡｌＮ層（ｉ−ＡｌＮ層）である。キャリア供給層１０６は、例えば厚さが１０ｎｍ程度の、不純物の意図的なドーピングが行われていないＩｎ0.17Ａｌ0.83Ｎ層（ｉ−ＩｎＡｌＮ層）である。スペーサ層１０５若しくはキャリア供給層１０６又はこれらの両方に、ｎ型の不純物、例えばＳｉがドープされていてもよい。チャネル層１０４、スペーサ層１０５及びキャリア供給層１０６がＧａＮ系のエピタキシャル層１０９に含まれる。エピタキシャル層１０９の転位密度が７×１０7ｃｍ-2以下であり、好ましくは１×１０5ｃｍ-2以下である。好ましくは、基板１０１のエピタキシャル層１０９側の一部におけるＮ／Ｇａ比が０．９５以上である。
【００２８】
図８（ｂ）に示すように、第１の実施形態に係る化合物半導体装置１２０には、化合物半導体エピタキシャル基板１００、並びに化合物半導体エピタキシャル基板１００上のソース電極１１０ｓ、ゲート電極１１０ｇ及びドレイン電極１１０ｄが含まれる。ソース電極１１０ｓ及びドレイン電極１１０ｄは、例えばＴｉ膜及びその上のＡｌ膜を含み、化合物半導体エピタキシャル基板１００とオーミック接触している。ゲート電極１１０ｇは、例えばＮｉ膜及びその上のＡｕ膜を含み、化合物半導体エピタキシャル基板１００とショットキー接触している。
【００２９】
第１の実施形態によれば、上記の実験結果から明らかなように、リーク電流を低減することができる。
【００３０】
第１の実施形態に係る化合物半導体装置１２０では、電流コラプスを低減することもできる。図９（ａ）に化合物半導体装置１２０のＩｄｓ−Ｖｄｓ特性を示し、図９（ｂ）に参考例の化合物半導体装置のＩｄｓ−Ｖｄｓ特性を示す。参考例では、ＧａＮの基板のエピタキシャル層側の一部におけるＮ／Ｇａ比が０．９５未満であり、エピタキシャル層の転位密度が７×１０7ｃｍ-2超である。ＤＣ測定では直流電圧測定を行い、パルス測定ではストレス印加保持バイアスから、各測定点へ電圧を瞬間的に変化させてドレイン電流を測定した。ストレス印加保持バイアスはオフストレスとし、ソース−ゲート間の電圧Ｖｇｓを−５Ｖ、ソース−ドレイン間の電圧Ｖｄｓを５０Ｖとした。図９に示すように、化合物半導体装置１２０におけるＤＣ測定の結果とパルス測定の結果との差が、参考例におけるそれよりも大幅に小さい。このことは、化合物半導体装置１２０において、電流コラプスが大幅に抑制されていることを意味する。電流コラプスを抑制する効果は、基板のエピタキシャル層側の一部におけるＮ／Ｇａ比が０．９５以上であり、エピタキシャル層との界面の近傍のＮ空孔欠陥の濃度が低いことにより得られる。ＨＥＭＴの動作時にＮ空孔の欠陥準位に電子がトラップされにくくなるため、電流コラプスが抑制される。
【００３１】
図１０（ａ）に示すように、化合物半導体エピタキシャル基板及び化合物半導体装置のいずれにおいても、キャリア供給層１０６上にキャップ層１０７が形成されていてもよい。キャップ層１０７は、例えば厚さが５ｎｍ程度のｎ型のＧａＮ層（ｎ−ＧａＮ層）である。ＧａＮキャップ層が、不純物の意図的なドーピングが行われていないＧａＮ層（ｉ−ＧａＮ層）であってもよい。図１０（ｂ）に示すように、化合物半導体エピタキシャル基板及び化合物半導体装置のいずれにおいても、キャップ層１０７上に絶縁膜１０８が形成されていてもよい。絶縁膜１０８は、例えば酸化アルミニウム膜である。化合物半導体装置においては、絶縁膜１０８にソース電極１１０ｓ用の開口部及びドレイン電極１１０ｄ用の開口部が形成され、ソース電極１１０ｓ及びドレイン電極１１０ｄはキャップ層１０７と接する。図１０（ｃ）に示すように、キャップ層１０７にもソース電極１１０ｓ用の開口部及びドレイン電極１１０ｄ用の開口部が形成され、ソース電極１１０ｓ及びドレイン電極１１０ｄがキャリア供給層１０６と接していてもよい。
【００３２】
上記のように、ＧａＮの基板１の表面におけるＮ／Ｇａ比は０．９５以上であり、Ｎ原子の脱離に伴う転位の抑制のためにはＮ／Ｇａ比は１．００以下で十分である。その一方で、Ｎ／Ｇａ比が１．０５超であると、ＨＥＭＴを流れる電流の安定性が低下しやすい。このため、Ｎ／Ｇａ比は１．０５以下であることが好ましい。Ｎ／Ｇａ比が１．００超であることは、基板１の表面にＧａ空孔欠陥が存在することを意味し、Ｇａ空孔欠陥がアクセプタ型の点欠陥として電子を捕獲することで負にチャージアップし、ＨＥＭＴの電流の安定性が低下する。
【００３３】
ここで、本願発明者らが行ったシミュレーションについて説明する。このシミュレーションでは、ソース−ゲート間の距離を１μｍ、ゲート長を１．５μｍ、ゲート−ドレイン間の距離を３μｍとし、ストレス印加前のソース−ゲート間の電圧Ｖｇｓを−１Ｖ、ソース−ドレイン間の電圧Ｖｄｓを３０Ｖとし、ストレス印加時の電圧Ｖｇｓを−１０Ｖ、電圧Ｖｄｓを１００Ｖとした。ストレス印加時間は１０ｍｓｅｃとした。ストレス印加後にストレス印加前の電圧へ戻し、１ｍｓｅｃ後の電流値をストレス印加後のドレイン電流値Ｉdとし、ストレス印加前のドレイン電流値Ｉd0に対する比（Ｉd／Ｉd0）を算出した。この結果を図１１に示す。この比の値が１．０に近いほど、ドレイン電流値の変動が小さく、電流の安定性が高いことを示す。
【００３４】
図１１に示すように、１．０５のＮ／Ｇａ比を境界にドレイン電流比が大きく変化し、Ｎ／Ｇａ比が１．０５以下であれば、顕著に高いドレイン電流比が得られる。Ｎ／Ｇａ比が高いほど、Ｇａ空孔欠陥の密度が高く、電子がＧａ空孔欠陥に捕獲されやすく、エピタキシャル層との界面のポテンシャルが持ち上がる。そして、Ｇａ空孔欠陥の密度がある臨界値に達すると、界面のポテンシャルが二次元電子ガス（２ＤＥＧ）まで到達し、急激にドレイン電流比が低下する。このシミュレーションの結果からすると、臨界値は１．０５程度である。従って、ＨＥＭＴを流れる電流の安定性の観点から、Ｎ／Ｇａ比は１．０５以下であることが好ましい。Ｎ／Ｇａ比が１．０６以上であるとドレイン電流比の変化が緩やかであるが、これは、界面のポテンシャルがある程度持ち上がると、それ以降は界面にホールが発生し、それ以上のポテンシャル変動が抑制されるためである。Ｎ／Ｇａ比が１．００であってもドレイン電流比が１．０未満となっているが、これは、チャネル層に不可避的に５×１０15ｃｍ-3程度の濃度で含まれる炭素に起因する電流コラプスのためである。
【００３５】
次に、第１の実施形態に係る化合物半導体エピタキシャル基板及び化合物半導体装置の製造に用いる熱処理装置について説明する。図１２は、熱処理装置の構成を示す模式図である。
【００３６】
この熱処理装置には、プラズマ発生装置３０、イオントラップ４０及び有機金属化学気相成長（metal organic chemical vapor deposition：ＭＯＣＶＤ）装置５０が含まれる。プラズマ発生装置３０では、ＮＨ3ガスを用いて原子状窒素３１を発生させる。プラズマ発生装置３０として電子サイクロトロン共鳴（electron cyclotron resonance：ＥＣＲ）プラズマ発生装置を用いることが好ましい。高密度でプラズマを発生することができるからである。プラズマ状態を安定化させるため、例えばアルゴン（Ａｒ）ガス及びＮ2ガスを８対２の割合でプラズマ発生装置３０内に導入することが好ましい。プラズマ状態が安定していれば、Ａｒガスを導入せずＮ2ガスのみを導入してもよい。イオントラップ４０に陰極４１及び陽極４２が含まれており、これらの間に数Ｖ〜数１０Ｖ程度の電圧を印加することで、電荷を帯びたイオン４３が除去される。原子状窒素３１は電荷を帯びないため、イオントラップ４０を通過する。イオントラップ４０を通過した原子状窒素３１はＭＯＣＶＤ装置５０に供給される。ＭＯＣＶＤ装置５０には、Ｈ2ガス又はＮ2ガスとＮＨ3ガスとの混合ガスも供給される。ＭＯＣＶＤ装置５０では、ＧａＮ基板１をステージ１０に載置して熱処理を行う。例えば、熱処理の温度を約１０００℃とし、時間を約１０分間とする。この熱処理装置を用いることで、ＧａＮ基板１の表面に吸着する原子状窒素１２の密度が飛躍的に向上し、Ｇａ粒の発生を抑制しながらＧａＮ基板１の表面の研磨傷を除去することできる。ＭＯＣＶＤ装置５０はチャンバの一例である。図１３に、図１２に示す熱処理装置を用いた熱処理後のＧａＮ基板の表面のＡＦＭ像を示す。図１３に示すように、図４（ａ）に観察される研磨傷及び図４（ｂ）に観察されるＧａ粒は観察されない。このため、図１４に示すように、ＧａＮ基板１とエピタキシャル層２との界面を起点とする転位はほとんど発生せず、ＧａＮ基板１に含まれる転位１６が少なければ、エピタキシャル層２に含まれる転位も少ない。
【００３７】
次に、第１の実施形態に係る化合物半導体エピタキシャル基板及び化合物半導体装置の製造方法について説明する。図１５は、第１の実施形態に係る化合物半導体エピタキシャル基板及び化合物半導体装置の製造方法を工程順に示す断面図である。
【００３８】
先ず、ＧａＮの基板１０１を準備し、図１２に示す熱処理装置を用いた熱処理により、基板１０１の表面に存在する研磨傷を除去する。この熱処理によれば、Ｇａ粒の形成、及びＮ／Ｇａ比が０．９５未満の低Ｎ領域の形成を抑制しながら、研磨傷を除去することができる。
【００３９】
次いで、図１５（ａ）に示すように、基板１０１上に、チャネル層１０４、スペーサ層１０５及びキャリア供給層１０６を含むエピタキシャル層１０９を形成する。チャネル層１０４、スペーサ層１０５及びキャリア供給層１０６は、例えばＭＯＣＶＤ法又は分子線エピタキシー（molecular beam epitaxy：ＭＢＥ）法等の結晶成長法により形成することができる。原料ガスとして、例えばトリメチルアルミニウム（ＴＭＡ）ガス、トリメチルガリウム（ＴＭＧ）ガス、トリメチルインジウム（ＴＭＩ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用い、キャリアガスとして窒素（Ｎ2）ガスを用いる。形成しようとする化合物半導体層に応じて、ＴＭＡガス、ＴＭＧガス及びＴＭＩガスの供給の有無並びに流量を適宜設定する。ＮＨ3ガスの供給量は、例えば１００ｃｃｍ（cubic centimeter per minute）〜１０Ｌｍ（liter per minute）程度とする。成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒ程度とし、成長温度は１０００℃〜１２００℃程度とする。
【００４０】
このようにして第１の実施形態に係る化合物半導体エピタキシャル基板１００を製造することができる。図１２に示す熱処理装置を用いた熱処理が行われた後にエピタキシャル層１０９が形成されているため、エピタキシャル層１０９の転位密度は７×１０7ｃｍ-2以下である。
【００４１】
チャネル層１０４の下部にＦｅ又はＣをドーピングしてもよい。Ｆｅ又はＣがドーピングされた部分では、ポテンシャルが持ち上がり、電子の回り込みを抑制することができる。チャネル層１０４の上部に不純物がドーピングされていると、電流コラプスが生じやすい。このため、チャネル層１０４の形成初期にＦｅ又はＣをドーピングし、その後、ドーピングを停止してもよい。
【００４２】
低圧力若しくは低Ｖ／ＩＩＩ比又はこれらの両方でＧａＮ層を形成すると、横方向に成長しやすいため、高い平坦性を得やすい。このため、チャネル層１０４の形成初期は、チャンバ内の圧力及び原料ガスのＶ／ＩＩＩ比を低めにし、その後に、チャンバ内の圧力及び原料ガスのＶ／ＩＩＩ比を上げてもよい。
【００４３】
化合物半導体装置を製造する場合は、化合物半導体エピタキシャル基板１００に素子領域を画定する素子分離領域を形成する。素子分離領域の形成では、例えば、素子分離領域を形成する予定の領域を露出するフォトレジストのパターンをキャリア供給層１０６上に形成し、このパターンをマスクとしてＡｒ等のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。その後、素子領域内において、図１５（ｂ）に示すように、キャリア供給層１０６上にソース電極１１０ｓ及びドレイン電極１１０ｄを形成する。ソース電極１１０ｓ及びドレイン電極１１０ｄは、例えばリフトオフ法により形成することができる。すなわち、ソース電極１１０ｓを形成する予定の領域及びドレイン電極１１０ｄを形成する予定の領域を露出し、他の領域を覆うフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが１００ｎｍ程度のＴｉ膜を形成し、その上に厚さが３００ｎｍ程度のＡｌ膜を形成する。次いで、例えば、Ｎ2ガス雰囲気中にて４００℃〜８００℃（例えば６００℃）で、急速加熱処理（rapid thermal annealing：ＲＴＡ）等の熱処理を行い、オーミック接触を得る。更に、図１５（ｃ）に示すように、ソース電極１１０ｓ及びドレイン電極１１０ｄの間において、キャリア供給層１０６上にゲート電極１１０ｇを形成する。ゲート電極１１０ｇは、例えばリフトオフ法により形成することができる。すなわち、ゲート電極１１０ｇを形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが５０ｎｍ程度のＮｉ膜を形成し、その上に厚さが３００ｎｍ程度のＡｕ膜を形成する。
【００４４】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
【００４５】
図１６（ａ）に示すように、エピタキシャル層１０９は、Ｆｅ、Ｍｇ若しくはＣ又はこれらの任意の組み合わせがドーピングされたドーピング層２０１をチャネル層１０４より下方に含むことが好ましい。基板１０１が導電性であったとしても、オフリークを低減することができるからである。
【００４６】
基板１０１の熱処理では、ＭＯＣＶＤ装置５０内にＴＭＩも供給することが好ましい。Ｉｎの表面マイグレーション長はＧａのそれより長いため、ＴＭＩの供給によりサーファクタント効果が得られ、より優れた平坦性が得られる。ＩｎとＮとの結合は弱く、１０００℃程度の高温環境下ではＩｎＮ膜は実質的に成長しないが、図１６（ｂ）に示すように、微量のＩｎ２０２がＧａＮ基板上に偏析して残存し得る。
【００４７】
基板１０１の熱処理では、ＭＯＣＶＤ装置５０内にＴＭＡも供給することが好ましい。ＡｌとＮとの結合は強いため、図１６（ｃ）に示すように、ＴＭＡの供給により基板１０１の表面上にＡｌ及びＮを含むＡｌＮ含有層２０３が形成され、このＡｌＮ含有層２０３がＧａＮの基板１０１の表面からのＮ原子の脱離を抑制する。このため、Ｇａ液滴の発生が抑制され、Ｇａ粒の形成が抑制される。このようにして形成された化合物半導体エピタキシャル基板には、基板１０１上のＡｌＮ含有層２０３が含まれる。
【００４８】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図１７は、第２の実施形態に係るディスクリートパッケージを示す図である。
【００４９】
第２の実施形態では、図１７に示すように、第１の実施形態のＨＥＭＴのＨＥＭＴチップ１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極１１０ｄが接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極１１０ｓに接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極１１０ｇに接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及びＨＥＭＴチップ１２１０等がモールド樹脂１２３１によりパッケージングされている。
【００５０】
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
【００５１】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は、ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図１８は、第３の実施形態に係るＰＦＣ回路を示す結線図である。
【００５２】
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第１の実施形態のＨＥＭＴが用いられている。
【００５３】
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
【００５４】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、ＨＥＭＴを備えた電源装置に関する。図１９は、第４の実施形態に係る電源装置を示す結線図である。
【００５５】
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
【００５６】
一次側回路１２６１には、第３の実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
【００５７】
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
【００５８】
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第１の実施形態のＨＥＭＴが用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
【００５９】
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、ＨＥＭＴを備えた増幅器に関する。図２０は、第５の実施形態に係る増幅器を示す結線図である。
【００６０】
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
【００６１】
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第１の実施形態のＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。高周波増幅器は、例えば、携帯電話基地局用送受信装置、レーダー装置及びマイクロ波発生装置に用いることができる。
【００６２】
以下、本発明の諸態様を付記としてまとめて記載する。
【００６３】
（付記１）
ＧａＮの基板と、
前記基板上のＧａＮ系のエピタキシャル層と、
を有し、
前記エピタキシャル層の転位密度が７×１０7ｃｍ-2以下であることを特徴とする化合物半導体エピタキシャル基板。
【００６４】
（付記２）
前記基板の前記エピタキシャル層側の一部におけるＮ／Ｇａ比が０．９５以上であることを特徴とする、付記１に記載の化合物半導体エピタキシャル基板。
【００６５】
（付記３）
前記エピタキシャル層はチャネル層及びキャリア供給層を有することを特徴とする付記１又は２に記載の化合物半導体エピタキシャル基板。
【００６６】
（付記４）
前記エピタキシャル層は、前記チャネル層と前記基板との間に、Ｆｅ、Ｍｇ若しくはＣ又はこれらの任意の組み合わせがドーピングされた層を有することを特徴とする付記３に記載の化合物半導体エピタキシャル基板。
【００６７】
（付記５）
前記基板上にＩｎが偏析していることを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体エピタキシャル基板。
【００６８】
（付記６）
前記基板上にＡｌ及びＮを含む層を有することを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体エピタキシャル基板。
【００６９】
（付記７）
前記基板の前記エピタキシャル層側の一部におけるＮ／Ｇａ比が０．９５以上１．０５以下であることを特徴とする付記１乃至６のいずれか１項に記載の化合物半導体エピタキシャル基板。
【００７０】
（付記８）
付記１乃至７のいずれか１項に記載の化合物半導体エピタキシャル基板と、
前記化合物半導体エピタキシャル基板上方のソース電極、ゲート電極及びドレイン電極と、
を有することを特徴とする化合物半導体装置。
【００７１】
（付記９）
付記８に記載の化合物半導体装置を有することを特徴とする電源装置。
【００７２】
（付記１０）
付記８に記載の化合物半導体装置を有することを特徴とする増幅器。
【００７３】
（付記１１）
チャンバ内でＧａＮの基板の表面の熱処理を行う工程と、
前記基板上にＧａＮ系のエピタキシャル層を形成する工程と、
を有し、
前記熱処理を行う工程は、
前記チャンバの外部で原子状窒素を発生させる工程と、
前記原子状窒素を前記チャンバ内に供給する工程と、
を有することを特徴とする化合物半導体エピタキシャル基板の製造方法。
【００７４】
（付記１２）
前記エピタキシャル層を形成する工程はチャネル層及びキャリア供給層を形成する工程を有することを特徴とする付記１１に記載の化合物半導体エピタキシャル基板の製造方法。
【００７５】
（付記１３）
前記エピタキシャル層を形成する工程は、前記チャネル層と前記基板との間に、Ｆｅ、Ｍｇ若しくはＣ又はこれらの任意の組み合わせがドーピングされた層を形成する工程を有することを特徴とする付記１２に記載の化合物半導体エピタキシャル基板の製造方法。
【００７６】
（付記１４）
前記原子状窒素を前記チャンバ内に供給する工程において、Ｉｎの原料も前記チャンバ内に供給することを特徴とする付記１１乃至１３のいずれか１項に記載の化合物半導体エピタキシャル基板の製造方法。
【００７７】
（付記１５）
前記原子状窒素を前記チャンバ内に供給する工程において、Ａｌの原料も前記チャンバ内に供給することを特徴とする付記１１乃至１３のいずれか１項に記載の化合物半導体エピタキシャル基板の製造方法。
【００７８】
（付記１６）
付記１１乃至１５のいずれか１項に記載の方法で化合物半導体エピタキシャル基板を製造する工程と、
前記化合物半導体エピタキシャル基板上方にソース電極、ゲート電極及びドレイン電極を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
【符号の説明】
【００７９】
３０：プラズマ発生装置
３１：原子状窒素
４０：イオントラップ
５０：ＭＯＣＶＤ装置
１００：化合物半導体エピタキシャル基板
１０１：基板
１０４：チャネル層
１０５：スペーサ層
１０６：キャリア供給層
１０７：キャップ層
１０８：絶縁膜
１０９：エピタキシャル層
１１０ｓ：ソース電極
１１０ｄ：ドレイン電極
１１０ｇ：ゲート電極
１２０：化合物半導体装置
【図１】
2017085056.tif 000003
【図２】
2017085056.tif 000004
【図３】
2017085056.tif 000005
【図４】
2017085056.tif 000006
【図５】
2017085056.tif 000007
【図６】
2017085056.tif 000008
【図７】
2017085056.tif 000009
【図８】
2017085056.tif 000010
【図９】
2017085056.tif 000011
【図１０】
2017085056.tif 000012
【図１１】
2017085056.tif 000013
【図１２】
2017085056.tif 000014
【図１３】
2017085056.tif 000015
【図１４】
2017085056.tif 000016
【図１５】
2017085056.tif 000017
【図１６】
2017085056.tif 000018
【図１７】
2017085056.tif 000019
【図１８】
2017085056.tif 000020
【図１９】
2017085056.tif 000021
【図２０】
2017085056.tif 000022