(57)【要約】 【課題】送受信機間の位相と周波数のオフセット量を簡易な構成で自動補正でき、かつ低消費電力化を図る。【解決手段】無線通信装置は、受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するアナログ制御ループ部と、アナログ制御信号を積分する積分器と、積分器の出力信号に基づいて、電圧制御発振信号の位相を調整する位相調整器と、第１モードでは、位相調整器の出力信号に基づいて電圧制御発振信号の周波数を受信信号の周波数に一致させ、第２モードでは、アナログ制御信号と逆位相で、基準信号の周波数と所定の周波数制御コードとに応じた周波数を持つデジタル制御信号を生成するデジタル制御ループ部と、アナログ制御信号およびデジタル制御信号に基づいて、電圧制御発振信号を生成する電圧制御型発振器と、第１モードではアナログ制御信号を積分器に供給し、第２モードではアナログ制御信号を電圧制御型発振器に供給する信号切替器と、を備える。【選択図】図１
2017011621.tif 000002
【特許請求の範囲】
【請求項１】
受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するアナログ制御ループ部と、
前記アナログ制御信号を積分する積分器と、
前記積分器の出力信号に基づいて、前記電圧制御発振信号の位相を調整する位相調整器と、
第１モードでは、前記位相調整器の出力信号に基づいて前記電圧制御発振信号の周波数を前記受信信号の周波数に一致させ、第２モードでは、前記アナログ制御信号と逆位相で、基準信号の周波数と所定の周波数制御コードとに応じた周波数を持つデジタル制御信号を生成するデジタル制御ループ部と、
前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成する電圧制御型発振器と、
前記第１モードでは前記アナログ制御信号を前記積分器に供給し、前記第２モードでは前記アナログ制御信号を前記電圧制御型発振器に供給する信号切替器と、を備える、無線通信装置。
【請求項２】
前記第１モードは、前記受信信号に含まれるプリアンブル信号の受信期間であり、
前記第２モードは、前記受信信号の前記プリアンブル信号の後に含まれるデータ本体の受信期間である請求項１に記載の無線通信装置。
【請求項３】
前記受信信号は、複数のパケットを含んでおり、
前記複数のパケットのそれぞれは、前記プリアンブル信号と前記データ本体とを含んでおり、
前記信号切替器は、前記複数のパケットのそれぞれごとに、対応する前記プリアンブル信号の受信タイミングに合わせて前記第１モードに切り替え、前記データ本体の受信タイミングに合わせて前記第２モードに切り替える請求項２に記載の無線通信装置。
【請求項４】
前記位相調整器は、前記積分器の出力信号に基づいて遅延時間を調整する遅延回路を有する請求項１乃至３のいずれかに記載の無線通信装置。
【請求項５】
前記デジタル制御ループ部は、
前記基準信号に同期させて、前記位相調整器の出力信号に基づいて、前記電圧制御発振信号の位相を検出する位相デジタル変換器と、
前記位相デジタル変換器の出力信号を微分する微分器と、
前記微分器の出力信号と前記周波数制御コードとの差分を演算する減算器と、
前記差分に基づいて前記デジタル制御信号を生成するループ利得制御部と、を有する請求項１乃至４のいずれかに記載の無線通信装置。
【請求項６】
前記位相調整器は、
前記基準信号と前記電圧制御発振信号との位相差を電圧に変化する位相電圧変換器と、
前記位相電圧変換器の出力信号と前記積分器の出力信号とを加算する加算器と、
前記加算器の出力信号をデジタル位相差信号に変換するアナログ−デジタル変換器と、を有し、
前記デジタル制御ループ部は、前記デジタル位相差信号に基づいて前記デジタル制御信号を生成するループ利得制御部と、を有する請求項１乃至４のいずれかに記載の無線通信装置。
【請求項７】
請求項１乃至６のいずれかに記載の無線通信装置を含む集積回路。
【請求項８】
請求項７に記載の集積回路と、
少なくとも１つのアンテナと、を備える無線通信装置。
【請求項９】
ＲＦ部と、ベースバンド部とを備えた無線通信装置であって、
前記ＲＦ部は、送信回路と、受信回路と、を有し、
前記ベースバンド部は、送信処理回路と、受信処理回路と、を有し、
前記受信回路は、
受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するアナログ制御ループ部と、
前記アナログ制御信号を積分する積分器と、
前記積分器の出力信号に基づいて、前記電圧制御発振信号の位相を調整する位相調整器と、
第１モードでは、前記位相調整器の出力信号に基づいて前記電圧制御発振信号の周波数を前記受信信号の周波数に一致させ、第２モードでは、前記アナログ制御信号と逆位相で、基準信号の周波数と所定の周波数制御コードとに応じた周波数を持つデジタル制御信号を生成するデジタル制御ループ部と、
前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成する電圧制御型発振器と、
前記アナログ制御信号を積分する積分器と、
前記積分器の出力信号に基づいて、前記電圧制御発振信号の位相を調整する位相調整器と、
前記第１モードでは前記アナログ制御信号を前記積分器に供給し、前記第２モードでは前記アナログ制御信号を前記電圧制御型発振器に供給する信号切替器と、を有する、無線通信装置。
【請求項１０】
アナログ制御ループを用いて、受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するステップと、
前記アナログ制御信号を積分するステップと、
前記積分されたアナログ制御信号に基づいて、前記電圧制御発振信号の位相を調整した位相調整信号を生成するステップと、
デジタル制御ループ部を用いて、第１モードでは、前記位相調整信号に基づいて前記電圧制御発振信号の周波数を前記受信信号の周波数に一致させ、第２モードでは、前記アナログ制御信号と逆位相で、基準信号の周波数と所定の周波数制御コードとに応じた周波数を持つデジタル制御信号を生成するステップと、
前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成するステップと、
前記第１モードでは前記アナログ制御信号の積分処理を行い、前記第２モードでは前記アナログ制御信号に基づいて前記電圧制御発振信号を生成するステップと、を備える無線通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、無線通信装置、集積回路および無線通信方法に関する。
【背景技術】
【０００２】
ＦＳＫデータを含むＲＦ受信信号を周波数変換してＡ／Ｄ変換した後に、角度演算回路にて送受信機間の位相と周波数のオフセット量を検出し、検出されたオフセット量に基づいて送受信機間の位相と周波数のオフセットを自動補正するデジタルＰＬＬ回路を備えた受信機が提案されている。
【０００３】
この種の従来の受信機では、同相信号と直交信号の双方を用いて位相と周波数のオフセット量を検出するため、回路規模が大きくなる。また、角度演算回路等を含むデジタルＰＬＬ回路の回路規模も大きいため、消費電力の低減を図るのが困難である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第２８７７１９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、送受信機間の位相と周波数のオフセット量を簡易な構成で自動補正でき、かつ低消費電力化も可能な無線通信装置、集積回路および無線通信方法を提供するものである。
【課題を解決するための手段】
【０００６】
本実施形態によれば、受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するアナログ制御ループ部と、
前記アナログ制御信号を積分する積分器と、
前記積分器の出力信号に基づいて、前記電圧制御発振信号の位相を調整する位相調整器と、
第１モードでは、前記位相調整器の出力信号に基づいて前記電圧制御発振信号の周波数を前記受信信号の周波数に一致させ、第２モードでは、前記アナログ制御信号と逆位相で、基準信号の周波数と所定の周波数制御コードとに応じた周波数を持つデジタル制御信号を生成するデジタル制御ループ部と、
前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成する電圧制御型発振器と、
前記第１モードでは前記アナログ制御信号を前記積分器に供給し、前記第２モードでは前記アナログ制御信号を前記電圧制御型発振器に供給する信号切替器と、を備える、無線通信装置が提供される。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態による無線通信装置内の受信機の概略構成を示すブロック図。
【図２】第１モードの信号波形図。
【図３】第１モードを設けない場合の信号波形図。
【図４】第１モードにおける受信機の等価的なブロック図。
【図５】第２の実施形態による受信機の内部構成を示すブロック図。
【図６】第３の実施形態による受信機の内部構成を示すブロック図。
【図７】第４の実施形態による無線通信装置の概略構成を示すブロック図。
【図８】図７の一変形例のブロック図。
【図９】ＰＣとマウスとの無線通信の一例を示す図。
【図１０】ＰＣとウェアラブル端末との無線通信の一例を示す図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら、本発明の実施形態を説明する。以下の実施形態では、無線通信装置内に設けられる受信機内の特徴的な構成および動作を中心に説明するが、受信機には以下の説明で省略した構成および動作が存在しうる。ただし、これらの省略した構成および動作も本実施形態の範囲に含まれるものである。以下の実施形態による無線通信装置は、受信機だけを含んでいてもよいし、送信機等の受信機以外の構成を含んでいてもよい。また、無線通信装置は、据置型の通信装置でもよいし、携帯可能な無線端末でもよい。
【０００９】
（第１の実施形態）
図１は第１の実施形態による無線通信装置内の受信機１の概略構成を示すブロック図である。図１の受信機１は、アナログ制御ループ部２と、デジタル制御ループ部３と、電圧制御型発振器４と、データスライサ５と、積分器６と、位相調整器７と、デマルチプレクサ（信号切替器）８と、を備えている。図１の受信機１は、例えばＰＳＫ信号を受信する場合に用いられる。
【００１０】
アナログ制御ループ部２は、アンテナ９で受信された受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号Ｖctlを生成する。
【００１１】
デジタル制御ループ部３は、第１モードでは、位相調整器７の出力信号（位相調整信号）に基づいて電圧制御発振信号の周波数を受信信号の周波数に一致させ、第２モードでは、アナログ制御信号Ｖctlと逆位相で、基準信号の周波数と所定の周波数制御コードとに応じた周波数を持つデジタル制御信号Ｄｃｔｌを生成する。第１モードと第２モードについては、後述する。
【００１２】
アナログ制御ループ部２は、電圧制御発振信号の周波数を受信信号にトラッキングさせる制御を行うのに対して、デジタル制御ループは、その制御を阻止して、電圧制御発振信号の周波数を基準信号と周波数制御コードとで定まる設定周波数にトラッキングさせる制御を行う。このような相反する制御を行う結果として、アナログ制御ループ部２で生成されたアナログ制御信号Ｖctlと、デジタル制御ループ部３で生成されたデジタル制御信号Ｄｃｔｌとは、互いに位相が反転する差動信号になる。
【００１３】
電圧制御型発振器４（ＶＣＯ）は、アナログ制御信号Ｖctlおよびデジタル制御信号Ｄｃｔｌに基づいて、電圧制御発振信号（以下、ＶＣＯ信号）を生成する。
【００１４】
データスライサ５は、基準信号源２１からの基準信号ＲＥＦに同期させて、デジタル制御信号Ｄｃｔｌを所定の閾値と比較して、受信信号に応じたデジタル信号を生成する。このデジタル信号は、受信信号をデジタル復調した信号である。よって、データスライサ５を設けることで、別にデジタル復調器を設ける必要がなくなる。データスライサ５は、デジタル制御信号Ｄｃｔｌを閾値と比較するだけの簡易な回路であり、デジタル復調器を別個に設けるよりも、受信機１の内部構成を簡略化できる。
【００１５】
アナログ制御ループ部２は、低雑音増幅器１１と、周波数変換器１２と、低域通過フィルタ１３とを有する。低雑音増幅器１１は、アンテナ９での受信信号を増幅する。周波数変換器１２は、受信信号とＶＣＯ信号との位相差信号を生成する。低域通過フィルタ１３は、周波数変換器１２の出力信号に含まれる不要な高周波成分を除去して、アナログ制御信号Ｖctlを生成する。
【００１６】
デジタル制御ループ部３は、基準信号源２１と、ＡＤＰＬＬ（All Digital Phase Locked Loop）回路２２とを有する。基準信号源２１は、周波数Ｆｒｅｆを持つ基準信号ＲＥＦを生成する。ＡＤＰＬＬ回路２２は、デジタル制御ループ部３における設定周波数ＦＶＣＯが以下の（１）式で表されるように、帰還制御を行う。なお、（１）式におけるＦＣＷは、ＡＤＰＬＬ回路２２に入力される周波数制御コードである。
【００１７】
ＦＶＣＯ＝ＦＣＷ×Ｆｒｅｆ    …（１）
【００１８】
図１の受信機１では、（１）式で表される設定周波数ＦＶＣＯを受信信号のキャリア周波数に合わせることでチャネル選択を行う。しかしながら、例えば受信信号がＢＰＳＫ変調されている場合、その位相が±π／２でシフトするため、それに追従させようとするアナログ制御ループ部２と、一定の位相に留めようとするデジタル制御ループ部３との制御動作間に矛盾が生じる。そこで、図１の受信機１は、デジタル制御ループ部３のループ利得をアナログ制御ループ部２のループ利得よりも十分高く設定する。これにより、図１の受信機１は、ＰＳＫ変調信号を復調かつデジタル変換するとともに、変調信号に重畳されてくる妨害波に対する耐性を高めることができる。
【００１９】
ＢＰＳＫ変調された受信信号（ＢＰＳＫ信号）とＶＣＯ信号とが周波数変換器１２に入力されると、アナログ制御ループ部２は、ＶＣＯ信号の位相が受信信号の位相に比べてπ／２遅れたら、アナログ制御信号Ｖctlをプラス側に駆動し、π／２進んだらマイナス側に駆動し、受信信号Ｄａｔａの位相にトラッキングさせようとする。
【００２０】
一方、デジタル制御ループ部３は、このアナログ制御ループ部２の動作を妨げる動作を行う。しかも、デジタル制御ループ部３の方がアナログ制御ループ部２よりも利得が高いため、デジタル制御信号Ｄｃｔｌは、アナログ制御信号Ｖctlの位相とは正反対の位相になる。結果的に、アナログ制御信号Ｖctlとデジタル制御信号Ｄｃｔｌは互いに位相が正反対（逆）の差動信号となり、デジタル制御信号Ｄｃｔｌがプラス側に動作したときを１（＋π／２）、マイナス側に動作したときを０（−π／２）と判定すれば、ＢＰＳＫ信号を復調できることになる。
【００２１】
デジタル制御信号Ｄｃｔｌは、電圧制御型発振器４とデータスライサ５に入力される。データスライサ５は、受信信号のシンボルレートに同期した基準クロックで動作するデジタルコンパレータであり、閾値を適切なレベルに設定することで、デジタル制御信号Ｄｃｔｌの１（＋π／２）と０（−π／２）の判定を正しく行うことができる。
【００２２】
デマルチプレクサ８は、第１モードではアナログ制御信号Ｖctlを積分器６に供給し、第２モードではアナログ制御信号Ｖctlを電圧制御型発振器４に供給する。
【００２３】
積分器６は、デマルチプレクサ８を介して供給されるアナログ制御信号Ｖctlを積分する。位相調整器７は、積分器６の出力信号に基づいて、ＶＣＯ信号の位相を調整する。位相調整器７の出力信号は、ＡＤＰＬＬ回路２２に供給される。
【００２４】
次に、本実施形態による受信機１の動作原理を説明する。受信機１が受信する受信信号は、複数のパケットで構成されている。各パケットは、プリアンブル信号とデータ本体とを有する。プリアンブル信号は、各パケットの先頭部分に含まれている。よって、受信機１は、各パケットごとに、まずプリアンブル信号を受信し、その後にデータ本体を受信することになる。プリアンブル信号の受信期間には、有効なデータは含まれていないため、受信機１内でデータの復調処理を行う必要はない。そこで、本実施形態による受信機１では、プリアンブル信号を受信している間に、プリアンブル信号を用いて、ＶＣＯ信号の周波数を受信信号の周波数に一致させる処理を行うモードを有する。本実施形態では、このモードを第１モードあるいはＡＦＣ（Automatic Frequency Control）モードと呼ぶ。また、本実施形態では、データ本体を受信して復調処理を行うモードを第２モードあるいは復調モードと呼ぶ。
【００２５】
第１モードでは、デマルチプレクサ８は、低域通過フィルタ１３から出力されたアナログ制御信号Ｖctlを、ＶＣＯ４ではなく、積分器６に供給する。積分器６は、アナログ制御信号Ｖctlを積分し、この積分した信号に基づいて、位相調整器７はＶＣＯ信号の位相を調整する。
【００２６】
第１モードでは、データの復調処理を行う必要はないため、低域通過フィルタ１３のカットオフ周波数を第２モードより下げても実用上問題はない。このため、受信帯域のすぐ近くに大電力の妨害波が存在する場合であっても、低域通過フィルタ１３のカットオフ周波数を調整することで、妨害波を影響ないレベルにまで抑圧できる。
【００２７】
図２は第１モードの信号波形図である。図２は、受信信号に含まれるプリアンブル信号が８個のシンボル列１０１０１０１０の例を示している。デマルチプレクサ８は、受信信号の中にプリアンブル信号のシンボル列が含まれている場合には、低域通過フィルタ１３から出力されたアナログ制御信号を積分器６に供給する。第１モードでは、デジタル制御ループ部３は、受信信号の周波数に合わせてＶＣＯ信号の周波数を制御するＰＬＬ制御を行う。これにより、プリアンブル期間中に、ＶＣＯ信号の周波数Ｆvcoが受信信号の周波数に追従し、その結果として、ＶＣＯ信号の周波数Ｆvcoと基準信号の周波数ＦRFとの周波数差は、周波数制御コードＦＣＷの値となる。よって、第１モードから第２モードに切り替えたときに、ＶＣＯ信号の周波数Ｆvcoを基準信号の周波数ＦRFに合わせ込むことができる。このように、デマルチプレクサ８は、複数のパケットのそれぞれごとに、対応するプリアンブル信号の受信タイミングに合わせて第１モードに切り替え、データ本体の受信タイミングに合わせて第２モードに切り替える。
【００２８】
一方、図３は第１モードを設けない場合の信号波形図である。この場合、ＶＣＯ信号の周波数Ｆvcoと基準信号の周波数ＦRFとの周波数差は、周波数制御コードＦＣＷの値とは大きく外れてしまい、ＶＣＯ信号の周波数Ｆvcoを基準信号の周波数ＦRFに合わせ込むのが困難になる。
【００２９】
図４は第１モードにおける受信機１の等価的なブロック図である。図４に示すように、第１モードでは、デジタル制御ループ部３はアナログ制御ループ部２の内部でＰＬＬ制御を行う。より具体的には、アナログ制御ループ部２は、ＶＣＯ信号を周波数変換器１２に帰還して、ＶＣＯ信号の周波数を受信信号の周波数に一致させる制御を行う。これに対して、デジタル制御ループ部３は、ＶＣＯ信号を位相調整器７を介してＡＤＰＬＬ回路２２に帰還して、ＶＣＯ信号の周波数を受信信号の周波数に一致させる制御を行う。
【００３０】
これにより、図２の信号波形図に示すように、プリアンブル信号の受信が完了するまでに、ＶＣＯ信号の周波数を受信信号の周波数に合わせ込むことができる。
【００３１】
第１モードでは、デジタル制御ループにて、ＶＣＯ信号の周波数を受信信号の周波数に一致させるため、ＶＣＯ信号の周波数が受信信号の周波数に一致する際のデジタル制御信号をデジタル値として不図示のレジスタ等に記憶することができる。よって、その後に受信信号中のデータ本体の受信を行う際には、記憶したデジタル値を用いることで、受信信号の周波数と、受信機１の基準周波数との周波数差を精度よく検出でき、送信機と受信機１とに周波数誤差があっても、正常に復調処理を行うことができる。すなわち、本実施形態によれば、送受信機１間の位相および周波数のオフセット補正処理を簡易な構成で行うことができる。
【００３２】
なお、プリアンブル信号を受信中に、図２の時刻ｔ１〜ｔ２に示すように、プリアンブル信号の２シンボル分のデジタル制御信号Ｄctlの平均値を取ることで、より正確な位相と周波数オフセット補正量を検出可能となる。
【００３３】
このように、第１の実施形態では、アナログ制御ループ部２とデジタル制御ループ部３を備えた受信機１内に、デマルチプレクサ８、積分器６および位相調整器７を設けて、プリアンブル信号を受信中には、アナログ制御信号Ｖctlに基づいてデジタル制御ループにてＶＣＯ信号の周波数を受信信号の周波数に一致させるＰＬＬ制御を行う。これにより、受信信号を用いて復調処理を行う前に、ＶＣＯ信号の周波数を受信信号の周波数にロックさせることができ、送受信機１間の位相および周波数のオフセット補正処理を簡易かつ精度よく行うことができる。
【００３４】
特に、本実施形態では、アナログ制御ループ部２とデジタル制御ループ部３を用いて送信機と受信機１の周波数オフセット補正を行うため、周波数オフセット補正を行うための専用のデジタル回路の回路規模を小型化でき、消費電力も削減できる。
【００３５】
また、本実施形態によれば、デジタル制御ループ部３のループ利得をアナログ制御ループ部２のループ利得より高くすることで、大きな電力の妨害波が存在しても、電圧制御型発振器４が妨害波周波数に引き込まれることを防止できる。
【００３６】
さらに、デジタル制御ループ部３のループ利得は、低周波数側ほど高く、高周波数側の方が低いため、その利得差だけ妨害波による不要成分を抑圧できる。
【００３７】
また、本実施形態によれば、データスライサ５でデジタル復調されたデジタル信号を生成でき、別個にデジタル復調器が不要となり、受信機１の内部構成を簡略化できる。
【００３８】
（第２の実施形態）
第２の実施形態は、位相調整器７を具体化したものである。
【００３９】
図５は第２の実施形態による受信機１の内部構成を示すブロック図である。図５の受信機１は、ＡＤＰＬＬ回路２２と位相調整器７の内部構成を具体化した点が図１とは異なるものの、その他は同様に構成されている。
【００４０】
図５のＡＤＰＬＬ回路２２は、位相−デジタル変換器（ＴＤＣ：Time-to-Digital Converter）２３と、微分器２４と、減算器２５と、ループ利得制御部２６とを有する。ＴＤＣ２３は、基準信号源２１からの基準信号に同期させて、位相調整器７の出力信号に基づいてＶＣＯ信号の位相を検出する。微分器２４は、ＴＤＣ２３の出力信号を微分処理して、ＶＣＯ信号の位相を表す信号を周波数信号に変換する。減算器２５は、微分器２４の出力信号と周波数制御コードＦＣＷとの差分を検出して、周波数誤差信号を生成する。ＡＤＰＬＬ回路２２は、例えばタイプＩＩのＡＤＰＬＬとして動作する。タイプＩＩのＡＤＰＬＬのループ利得は、高周波側に行くほど２次の傾きで減衰する。よって、減算器２５の後段にはループ利得制御部２６が配置されている。ループ利得制御部２６は、受信機１での受信信号よりも高い周波数成分を除去して平滑化し、デジタル制御信号Ｄｃｔｌを生成する。
【００４１】
図５の位相調整器７は、縦続接続された複数のインバータ（遅延回路）を有する。これら複数のインバータは、積分器６の出力信号に基づいて、遅延時間を可変調整することができる。遅延時間を可変調整する際には、インバータの段数を可変できるようにしてもよいし、個々のインバータの遅延時間を調整できるようにしてもよい。これらインバータの遅延時間を調整することで、位相調整器７から出力される信号の位相を調整することができる。
【００４２】
なお、位相調整器７の内部構成は、図５に示したものには限定されない。
【００４３】
このように、第２の実施形態では、遅延時間を調整可能な複数のインバータで位相調整器７を構成するため、受信機１の内部構成を簡略化でき、設備コストを削減できる。第２の実施形態においても、第１の実施形態と同様の効果が得られる。
【００４４】
（第３の実施形態）
第３の実施形態は、位相調整器を省略する代わりに、ＴＤＣの内部構成を図１とは相違させたものである。
【００４５】
図６は第３の実施形態による受信機１の内部構成を示すブロック図である。図６の受信機１は、図１のＴＤＣ２３を、位相電圧変換器２７、加算器２８およびＡ／Ｄ変換器（ＡＤＣ）２９に置換するとともに、図１の位相調整器７を省略している。その他の構成は、図１の受信機１と同様である。図６の位相電圧変換器２７、加算器およびＡ／Ｄ変換器２９が、実質的に図１の位相調整器７に該当する。
【００４６】
位相電圧変換器２７は、ＶＣＯ信号の位相を電圧に変換した信号を生成する。加算器２８は、位相電圧変換器２７の出力信号と積分器６の出力信号とを加算する。Ａ／Ｄ変換器２９は、加算器２８の出力信号をデジタル位相差信号に変換する。このデジタル位相差信号は、微分器２４にて微分処理されて、周波数誤差信号に変換される。
【００４７】
このように、第３の実施形態では、積分器６の出力信号と位相電圧変換器２７の出力信号とを加算器２８で加算することで、位相オフセット情報を検出する。第３の実施形態においても、アナログ制御ループ部２とデジタル制御ループ部３を用いて、受信信号中のプリアンブル信号に基づいて送信機と受信機１間の位相と周波数のオフセット補正を行うため、オフセット補正用の専用回路の回路規模を縮小できる。
【００４８】
（第４の実施形態）
上述した第１〜第３の実施形態では、受信機１の構成および動作を説明したが、以下に説明する第４の実施形態では、第１〜第３の実施形態のいずれかの受信機１の構成に加えて、送信機も備えた無線通信装置のハードウェア構成例について説明する。第４の実施形態による無線通信装置内の受信機１は、上述した第１〜第３の実施形態のいずれかで構成されるため、その詳細な説明は省略する。
【００４９】
図７は第４の実施形態による無線通信装置７１の概略構成を示すブロック図である。図７の無線通信装置７１は、ベースバンド処理部７２と、ＲＦ部７３と、アンテナ部７４とを備えている。
【００５０】
ベースバンド処理部７２は、制御回路７５と、送信処理回路７６と、受信処理回路７７とを有する。ベースバンド処理部７２内の各回路は、デジタル信号処理を行う。
【００５１】
制御回路７５は、例えば、ＭＡＣ（Media Access Control）層の処理を行う。制御回路７５は、ＭＡＣ層よりも上位のネットワーク階層の処理を行ってもよい。また、制御回路７５は、ＭＩＭＯ(Multi-Input Multi-Output)に関する処理を行ってもよい。例えば、制御回路７５は、伝搬路推定処理、送信ウェイト計算処理、およびストリームの分離処理などを行ってもよい。
【００５２】
送信処理回路７６は、デジタル送信信号を生成する。受信処理回路７７は、復調や復号を行った後に、プリアンブルおよび物理ヘッダの解析などの処理を行う。
【００５３】
ＲＦ部７３は、送信回路７８と、受信回路７９とを有する。送信回路７８は、送信帯域の信号を抽出する不図示の送信フィルタと、デジタル制御発振器（ＤＣＯ）７０の発振信号を利用して送信フィルタを通過後の信号を無線周波数にアップコンバートする不図示のミキサと、アップコンバート後の信号を増幅する不図示のプリアンプとを含んでいる。受信回路７９は、上述した第１〜第３の実施形態による受信機１と同様に構成されている。なお、図７の送信回路７８と受信回路７９は、ＤＣＯ７０を共用しているが、それぞれ別個のＤＣＯを設けてもよい。
【００５４】
アンテナ部７４で無線信号の送受信を行う場合には、送信回路７８および受信回路７９のいずれか一方をアンテナ部７４に接続するためのスイッチがＲＦ部７３に設けられていてもよい。このようなスイッチがあれば、送信時にはアンテナ部７４を送信回路７８に接続し、受信時にはアンテナ部７４を受信回路７９に接続することができる。
【００５５】
図７の送信処理回路７６は、一系統の送信信号のみを出力しているが、無線方式によっては、Ｉ信号とＱ信号に分けて出力する場合もある。この場合の無線通信装置７１のブロック構成は例えば図８のようになる。図８の無線通信装置７１は、送信処理回路７６から送信回路７８までの構成が図７とは異なっている。
【００５６】
送信処理回路７６は、２系統のデジタルベースバンド信号（以下、デジタルＩ信号とデジタルＱ信号）を生成する。
【００５７】
送信処理回路７６と送信回路７８の間には、デジタルＩ信号をアナログＩ信号に変換するＤＡ変換回路８２と、デジタルＱ信号をアナログＱ信号に変換するＤＡ変換回路８３とが設けられている。送信回路７８は、不図示のミキサにて、アナログＩ信号とアナログＱ信号をアップコンバートする。
【００５８】
図７および図８に示した無線通信装置７１のすべては、１チップのＩＣ（Integrated Circuit：集積回路）で構成可能である。あるいは、図７の無線通信装置７１を複数のチップで構成してもよい。例えば、ベースバンド処理部７２とＲＦ部７３を別個のチップで構成してもよいし、ベースバンド処理部７２を複数のチップで構成してもよいし、ＲＦ部７３を複数のチップで構成してもよい。また、ＲＦ部７３とベースバンド処理部７２の一部はディスクリート部品で構成し、残りを１つまたは複数のチップで構成してもよい。
【００５９】
さらに、ＲＦ部７３とベースバンド処理部７２は、ソフトウェア的に再構成可能なソフトウェア無線機で構成してもよい。この場合、デジタル信号処理プロセッサを用いて、ソフトウェアにてＲＦ部７３とベースバンド処理部７２の機能を実現すればよい。この場合、図７および図８に示した無線通信装置７１の内部に、バス、プロセッサ部および外部インタフェース部が設けられる。プロセッサ部と外部インタフェース部はバスを介して接続され、プロセッサ部ではファームウェアが動作する。ファームウェアは、コンピュータプログラムにより更新が可能である。プロセッサ部がファームウェアを動作させることで、プロセッサ部にて図７および図８に示したＲＦ部７３とベースバンド処理部７２の処理動作を行うことができる。
【００６０】
図７および図８に示した無線通信装置７１は、一つのアンテナ部７４しか備えていないが、アンテナの数には特に制限はない。例えば、送信用のアンテナ部７４と受信用のアンテナ部７４を別個に設けてもよいし、Ｉ信号用のアンテナ部７４とＱ信号用のアンテナ部７４を別個に設けてもよい。アンテナ部７４が一つだけのときは、送受切替スイッチで、送信と受信を切り替えればよい。
【００６１】
図７および図８に示した無線通信装置７１は、アクセスポイントや無線ルータ、コンピュータなどの据置型の無線通信装置７１にも適用できるし、スマートフォンや携帯電話等の携帯可能な無線端末にも適用できるし、マウスやキーボードなどのホスト装置と無線通信を行う周辺機器にも適用できるし、無線機能を内蔵したカード状部材にも適用できるし、生体情報を無線通信するウェアラブル端末にも適用できる。図７または図８に示した無線通信装置７１同士での無線通信の無線方式は、特に限定されるものではなく、第３世代以降のセルラー通信、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、近接無線通信など、種々のものが適用可能である。
【００６２】
図９はホスト装置であるＰＣ８４と周辺機器であるマウス８５との間で無線通信を行う例を示しており、ＰＣ８４とマウス８５の双方に、図７または図８に示した無線通信装置７１が内蔵されている。マウス８５は、内蔵バッテリの電力を利用して無線通信を行うが、バッテリを内蔵するスペースは限られているため、できるだけ低消費電力で無線通信を行う必要がある。このため、Bluetooth（登録商標）４．０の規格の中で策定されたBluetooth Low Energyなどの低消費無線通信が可能な無線方式を用いて無線通信を行うのが望ましい。
【００６３】
図１０はウェアラブル端末８６とホスト装置（例えばＰＣ８４）との間で無線通信を行う例を示している。ウェアラブル端末８６は、人間の身体に装着されるものであり、図１０のように腕に装着するタイプだけでなく、シールタイプなどの身体に貼り付けるものや、眼鏡タイプおよびイヤホンタイプなどの腕以外の身体に装着するものや、ペースメーカなどの身体の内部に入れるものなど、種々のものが考えられる。図１０の場合も、ウェアラブル端末８６とＰＣ８４の両方に、図７または図８に示した無線通信装置７１が内蔵されている。なお、ＰＣ８４とは、コンピュータやサーバなどである。ウェアラブル端末８６も、人間の身体に装着されるため、内蔵バッテリのためのスペースが限られているため、上述したBluetooth Low Energy等の低消費電力での無線通信が可能な無線方式を採用するのが望ましい。
【００６４】
また、図７または図８に示した無線通信装置７１同士で無線通信を行う場合、無線通信によって送受される情報の種類は特に限定されない。ただし、動画像データのようなデータ量の多い情報を送受する場合と、マウス８５の操作情報のようにデータ量の少ない情報を送受する場合とでは、無線方式を変えるのが望ましく、送受される情報量に応じて最適な無線方式で無線通信を行う必要がある。
【００６５】
さらに、図７または図８に示した無線通信装置７１同士で無線通信を行う場合、無線通信の動作状態をユーザに報知する報知部を設けてもよい。報知部の具体例としては、例えば、ＬＥＤ等の表示装置に動作状態を表示してもよいし、バイブレータの振動により動作状態を報知してもよいし、スピーカやブザー等による音声情報より動作状態を報知してもよい。
【００６６】
上述した実施形態で説明した受信機１および無線通信装置７１の少なくとも一部は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、受信機１および無線通信装置７１の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
【００６７】
また、受信機１および無線通信装置７１の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
【００６８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６９】
１  受信機１、２  アナログ制御ループ部、３  デジタル制御ループ部、４  電圧制御型発振器４、５  データスライサ、６  積分器、７  位相調整器、８  デマルチプレクサ、９  アンテナ、１１  低雑音増幅器、１２  周波数変換器、１３  低域通過フィルタ、２１  基準信号源、２２  ＡＤＰＬＬ回路、２３  ＴＤＣ、２４  微分器、２５  減算器、２６  ループ利得制御部、７１  無線通信装置、７２  ベースバンド処理部、７３  ＲＦ部、７４  アンテナ部、７５  制御回路、７６  送信処理回路、７７  受信処理回路
【図１】
2017011621.tif 000003
【図４】
2017011621.tif 000004
【図５】
2017011621.tif 000005
【図６】
2017011621.tif 000006
【図７】
2017011621.tif 000007
【図８】
2017011621.tif 000008
【図１０】
2017011621.tif 000009
【図２】
2017011621.tif 000010
【図３】
2017011621.tif 000011
【図９】
2017011621.tif 000012