(57)【要約】【課題】閾値電圧のばらつきを抑制するとともにオン電流も充分に取ることを可能とする、半導体ナノワイヤにより形成されたチャネルを備えた電界効果トランジスタを提供すること。【解決手段】電界効果トランジスタ１００は、半導体ナノワイヤ３０により形成されたチャネル３０ｃを備えている。このチャネル３０ｃに隣接して、ソース領域３０ｓおよびドレイン領域３０ｄが形成されており、チャネルの上方にゲート電極４０が設けられている。半導体ナノワイヤ３０の主面には、ドナーまたはアクセプタとなるドーパント原子を含むマスク層５０が設けられている。ゲート電極４０の側壁部におけるマスク層５０中にもドーパント原子がイオン注入されるが、注入イオンは上方部に留まり、半導体ナノワイヤ３０の主面に接する部分にまでは注入されない。そのため、ゲート電極４０の側壁に厚みＷで形成されているマスク層部分は、ドーパントの拡散源としては機能しない。【選択図】図１
2017216258.tif 000002
【特許請求の範囲】
【請求項１】
厚みがＨ（ｎｍ）の半導体ナノワイヤにより形成されたチャネルと、該チャネルに隣接して形成されたソース領域およびドレイン領域と、前記チャネルの上方に設けられたゲート領域を備えた電界効果トランジスタであって、
前記半導体ナノワイヤの主面に設けられた、ドナーまたはアクセプタとなるドーパント原子を含むマスク層であって、前記ゲート領域に設けられたゲート電極の側壁の厚みがＷ（ｎｍ）のマスク層を備え、
前記マスク層は前記ソース領域およびドレイン領域が形成された前記半導体ナノワイヤの主面部を被覆しており、
前記ゲート領域のゲート長（Ｌｇ）は４ｎｍ以上で１０ｎｍ以下であり、
前記チャネルの中央領域のドーパント原子数が１以下である、
電界効果トランジスタ。
【請求項２】
前記チャネルの端部から前記ソース領域および前記ドレイン領域側への２ｎｍの領域のドーパント濃度が、５×１０19ｃｍ-3以上である、請求項１に記載の電界効果トランジスタ。
【請求項３】
前記ゲート電極の側壁の前記マスク層の厚みＷ（ｎｍ）は［３Ｈ−２］／７＋［１０−Ｌｇ］／２≦Ｗ≦［３Ｈ＋１９］／７の範囲にある、請求項１または２に記載の電界効果トランジスタ。
【請求項４】
前記半導体ナノワイヤは、シリコン・ナノワイヤ、ゲルマニウム・ナノワイヤ、ＩＩＩ−Ｖ族化合物半導体ナノワイヤの何れかである、請求項１〜３の何れか１項に記載の電界効果トランジスタ。
【請求項５】
前記半導体ナノワイヤはシリコン・ナノワイヤであり、前記マスク層はシリコン酸化膜またはシリサイド膜である、請求項４に記載の電界効果トランジスタ。
【請求項６】
前記ドーパントはリン、アンチモン、ヒ素、ホウ素、アルミニウム、インジウム、ガリウムの何れかである、請求項５に記載の電界効果トランジスタ。
【請求項７】
前記半導体ナノワイヤはゲルマニウム・ナノワイヤであり、前記マスク層はゲルマニウム酸化膜またはジャーマナイド膜である、請求項４に記載の電界効果トランジスタ。
【請求項８】
前記ドーパントはリン、アンチモン、ヒ素、ホウ素、アルミニウム、インジウム、ガリウムの何れかである、請求項７に記載の電界効果トランジスタ。
【請求項９】
前記半導体ナノワイヤはＩＩＩ−Ｖ族化合物半導体ナノワイヤであり、前記マスク層はシリコン酸化膜である、請求項４に記載の電界効果トランジスタ。
【請求項１０】
前記ドーパントは亜鉛、シリコン、ベリリウムの何れかである、請求項９に記載の電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ナノワイヤにより形成されたチャネルを備えた電界効果トランジスタに関し、より詳細には、閾値電圧のばらつきを抑制するとともにオン電流も充分に取ることを可能とするソース・ドレイン構造を有する電界効果トランジスタに関する。
【背景技術】
【０００２】
半導体ナノワイヤを用いた電界効果トランジスタを形成する際には、ソース領域およびドレイン領域にドーピングを行う必要があるが、ゲート電極をマスクにして直接ドーパントをイオン注入すると熱処理を行っても、トランジスタ本体にイオン注入誘起の結晶欠陥が残留してしまう。
【０００３】
固相拡散法によりドーピングしてソース領域およびドレイン領域を形成する場合には上述のような欠陥残留は回避できるが、拡散によりチャネル領域にまでドーパントが侵入してしまい、トランジスタの閾値電圧がシフトしてしまうという問題がある。また、閾値電圧のシフトを抑制するためにドーパント濃度を下げた場合には、充分なオン電流を取ることができなくなる。
【０００４】
本発明者らは、電界効果トランジスタの閾値ばらつきを抑制することを目的として、ドーパントをイオン注入するに先立ち、ゲート電極の側壁にスペーサを設けておき、当該側壁スペーサ直下の半導体領域にはドーパントが注入されないようにしておく技術を検討した（植松ら：非特許文献１）。そして、このような側壁スペーサを設けることにより、ドーパントがチャネル領域に侵入し難くなり、その結果、オフ電流の変動と閾値電圧のばらつきが顕著に抑制されることを確認した。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】M. Uematsu et al., "Simulation of the Effect of Arsenic Discrete Distribution on Device Characteristics in Silicon Nanowire Transistors" IEDM12-709 (2012)
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、非特許文献１に開示のようにゲート電極側壁にスペーサを設けたとしても、イオン注入後の熱処理等に伴うチャネル領域へのドーパントの侵入を充分に抑制することはできない。しかも、ドーパントからは電子の「浸み出し」があるため、チャネルへの影響は、上記ドーパントの侵入だけではなく、この電子の「浸み出し長」も考慮する必要がある。例えば、半導体ナノワイヤがシリコン結晶でありドーパントがヒ素である場合、電子の「浸み出し長」は２ｎｍ程度である。
【０００７】
尤も、このようなドーパントの侵入や電子の「浸み出し」があっても、ゲート長が長い場合には然程問題とならない。しかし、電界効果トランジスタの微細化に伴ってゲート長が短くなると、上記ドーパントの侵入や電子の「浸み出し」はチャネル領域に大きく影響を及ぼし、閾値電圧のばらつきをもたらす結果となる。従って、チャネル領域へのドーパントの侵入を更に抑制するとともに、電子の「浸み出し長」も考慮したチャネルの形成技術（ソース・ドレインの形成技術）が求められる。また、トランジスタ本体にイオン注入誘起の結晶欠陥が残留してしまう問題を回避する必要もある。
【０００８】
本発明は、上述の問題に鑑みてなされたもので、その目的とするところは、閾値電圧のばらつきを抑制するとともにオン電流も充分に取ることを可能とするソース・ドレイン構造を有し、しかも、トランジスタ本体にイオン注入による結晶欠陥が誘起されることもない、半導体ナノワイヤにより形成されたチャネルを備えた電界効果トランジスタを提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明に係る電界効果トランジスタは、厚みがＨ（ｎｍ）の半導体ナノワイヤにより形成されたチャネルと、該チャネルに隣接して形成されたソース領域およびドレイン領域と、前記チャネルの上方に設けられたゲート領域を備えた電界効果トランジスタであって、前記半導体ナノワイヤの主面に設けられた、ドナーまたはアクセプタとなるドーパント原子を含むマスク層であって、前記ゲート領域に設けられたゲート電極の側壁の厚みがＷ（ｎｍ）のマスク層を備え、前記マスク層は前記ソース領域およびドレイン領域が形成された前記半導体ナノワイヤの主面部を被覆しており、前記ゲート領域のゲート長（Ｌｇ）は４ｎｍ以上で１０ｎｍ以下であり、前記チャネルの中央領域のドーパント原子数が１以下である、ことを特徴とする。
【００１０】
好ましくは、前記チャネルの端部から前記ソース領域および前記ドレイン領域側への２ｎｍの領域のドーパント濃度が、５×１０19ｃｍ-3以上である。
【００１１】
また、好ましくは、前記ゲート電極の側壁の前記マスク層の厚みＷ（ｎｍ）は［３Ｈ−２］／７＋［１０−Ｌｇ］／２≦Ｗ≦［３Ｈ＋１９］／７の範囲にある。
【００１２】
さらに好ましくは、前記半導体ナノワイヤは、シリコン・ナノワイヤ、ゲルマニウム・ナノワイヤ、ＩＩＩ−Ｖ族化合物半導体ナノワイヤの何れかである。
【００１３】
例えば、前記半導体ナノワイヤはシリコン・ナノワイヤであり、前記マスク層はシリコン酸化膜またはシリサイド膜である。
【００１４】
この場合、例えば、前記ドーパントはリン、アンチモン、ヒ素、ホウ素、アルミニウム、インジウム、ガリウムの何れかである。
【００１５】
また、例えば、前記半導体ナノワイヤはゲルマニウム・ナノワイヤであり、前記マスク層はゲルマニウム酸化膜またはジャーマナイド膜である。
【００１６】
この場合、例えば、前記ドーパントはリン、アンチモン、ヒ素、ホウ素、アルミニウム、インジウム、ガリウムの何れかである。
【００１７】
また、例えば、前記半導体ナノワイヤはＩＩＩ−Ｖ族化合物半導体ナノワイヤであり、前記マスク層はシリコン酸化膜である。
【００１８】
この場合、例えば、前記ドーパントは亜鉛、シリコン、ベリリウムの何れかである。
【発明の効果】
【００１９】
本発明によれば、半導体ナノワイヤの主面にドーパント原子を含むマスク層であってゲート電極の側壁の厚みがＷのマスク層を備え、チャネルの中央領域のドーパント原子数が１以下の電界効果トランジスタが提供される。その結果、閾値電圧のばらつきが抑制されるとともにオン電流も充分に取ることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明に係る電界効果トランジスタの構造を概念的に説明するための断面図である。
【図２】本発明に係る電界効果トランジスタにおいて、ゲート電極の側壁のマスク層の厚みＷ（ｎｍ）の適正範囲を決定するために行ったシミュレーション結果を示す図である。
【発明を実施するための形態】
【００２１】
図１は、本発明に係る電界効果トランジスタの構造を概念的に説明するための断面図である。なお、この図では、説明を簡略化するために、ゲート電極をひとつ有する（シングルゲート）構造のものを図示しているが、このような態様のものに限定されず、ダブルゲートやトリゲート構造のトランジスタでもよく、チャネルの周囲すべてがゲートとされた構造のトランジスタなどであってもよい。
【００２２】
この電界効果トランジスタ１００は、半導体ナノワイヤ３０により形成されたチャネル３０ｃを備えている。このチャネル３０ｃに隣接して、ソース領域３０ｓおよびドレイン領域３０ｄが形成されており、チャネルの上方に、ゲート酸化膜４５を介して、ゲート電極４０が設けられており、当該ゲート電極の下方がゲート長Ｌｇのゲート領域４０ｇとなる。
【００２３】
半導体ナノワイヤ３０は、例えば、ＳＯＩ基板の半導体層を加工して得られたシリコン・ナノワイヤや、ｎ型もしくはｐ型の伝導型のシリコン基板１０上に形成されたシリコン酸化膜（ＳｉＯ2）からなる絶縁体膜２０の上に設けられたシリコン・ナノワイヤである。なお、半導体ナノワイヤは、シリコン・ナノワイヤに限定されず、ゲルマニウム・ナノワイヤやＧａＡｓなどのＩＩＩ−Ｖ族化合物半導体ナノワイヤであってもよい。
【００２４】
半導体ナノワイヤ３０は、長さと幅の比（アスペクト比）が大きい細線状の結晶であり、その厚みＨ（ｎｍ）は例えば１０ｎｍ程度である。このような半導体ナノワイヤ３０は、絶縁体上の半導体層の加工、もしくは、化学気相堆積法（ＣＶＤ法）やプラズマ強化化学気相堆積法（ＰＥＣＶＤ法）で形成することができる。半導体ナノワイヤ３０がシリコン・ナノワイヤである場合、ＳＯＩ基板を用いて半導体ナノワイヤを形成したり、或いは、シラン（ＳｉＨ4）ガスや四塩化シリコン（ＳｉＣｌ4）ガスを原料ガスとして形成するなどすればよい。
【００２５】
半導体ナノワイヤ３０の主面には、ドナーまたはアクセプタとなるドーパント原子を含むマスク層５０が設けられている。このマスク層５０は、例えばシリコン酸化膜からなり、ゲート領域４０ｇの上方に設けられたゲート電極４０の側壁の厚みがＷ（ｎｍ）となるように形成されるとともに、ソース領域３０ｓおよびドレイン領域３０ｄが形成された半導体ナノワイヤ３０の主面部を被覆している。
【００２６】
マスク層５０は、例えばシリコン酸化膜を形成後に半導体ナノワイヤ３０中でドナーまたはアクセプタとなるドーパント原子がイオン注入されたものである。
【００２７】
半導体ナノワイヤ３０がシリコン・ナノワイヤである場合、マスク層５０は、シリコン酸化膜のほかにシリサイド膜からなる層としてもよく、マスク層５０が含むドーパント原子として、リン、アンチモン、ヒ素、ホウ素、アルミニウム、インジウム、ガリウムを例示することができる。
【００２８】
半導体ナノワイヤ３０はゲルマニウム・ナノワイヤであってもよい。この場合、マスク層５０は、ゲルマニウム酸化膜やジャーマナイド膜からなる層としてもよく、マスク層５０が含むドーパント原子として、リン、アンチモン、ヒ素、ホウ素、アルミニウム、インジウム、ガリウムを例示することができる。
【００２９】
半導体ナノワイヤ３０はＩＩＩ−Ｖ族化合物半導体ナノワイヤであってもよい。この場合、マスク層５０は、例えばシリコン酸化膜からなる層とし、マスク層５０が含むドーパント原子として、亜鉛、シリコン、ベリリウムを例示することができる。
【００３０】
マスク層５０は、本発明に係る電界効果トランジスタを作製する際に、ソース領域３０ｓおよびドレイン領域３０ｄへのドーパントの拡散源としての機能を有している。
【００３１】
従来、例えばシリコン・ナノワイヤのソース領域およびドレイン領域にドーピングを行う際、ゲート電極をマスクとし、シリコン・ナノワイヤに直接ドーパントをイオン注入し、その後に熱処理を行うことで注入イオンを電気的に活性化させてドナーやアクセプタとする手法が採用されていた。しかし、このような手法では、トランジスタ本体に、イオン注入により結晶欠陥が誘起され、熱処理後にも欠陥が残留してトランジスタ特性を低下させてしまうという問題がある。
【００３２】
この問題を回避するためにいわゆる固相拡散法を採用した場合にも、トランジスタのチャネル領域にまでドーパントが拡散してしまい、トランジスタの閾値電圧がシフトしてしまうという問題がある。一方で、閾値電圧シフトを抑えるためにドーパント濃度を下げると充分なオン電流を取ることができなくなる。
【００３３】
そこで、本発明では、イオン注入前の段階でゲート電極を含む領域にマスク層５０を形成し、このマスク層５０の上からイオン注入する。イオン注入時のダメージはこのマスク層５０で吸収されるから、半導体ナノワイヤ３０へのダメージが回避され、結晶欠陥を誘起することがないから、ダメージ回復のための熱処理は不要となる。また、マスク層５０はドーパントの拡散源として機能するが、どの程度のドーピングを行うかはイオン注入量（ドーズ量）で容易に制御することができる。
【００３４】
ゲート電極４０の側壁部におけるマスク層５０中にもドーパント原子がイオン注入されるが、注入イオンは上方部に留まる。すなわち半導体ナノワイヤ３０の主面に接する部分にまでは注入されない。そのため、ゲート電極４０の側壁に厚みＷ（ｎｍ）で形成されているマスク層部分は、ドーパントの拡散源としては機能しない。その結果、この厚みＷ（ｎｍ）を適切に設計することで、チャネル領域３０ｃへのドーパントの侵入を回避することができ、閾値電圧のばらつきを低減するとともに、充分なオン電流を取ることが可能となる。
【００３５】
図２は、上述した構造の電界効果トランジスタにおいて、ゲート電極４０の側壁のマスク層５０の厚みＷ（ｎｍ）の適正範囲を決定するために行ったシミュレーション結果を示す図である。横軸は半導体ナノワイヤの厚みＨ（ｎｍ）であり、縦軸はゲート電極４０の側壁のマスク層５０の厚みＷ（ｎｍ）である。
【００３６】
このシミュレーション時の条件は表１のとおりであり、ここでは、ナノワイヤＭＯＳ電界効果トランジスタ（１０ｎｍ角以下、長さ３０ｎｍ）のゲート電極を含む全面にシリコン酸化膜を堆積し、その上からヒ素をイオン注入の後、１０００℃の熱処理を行うことでドーパントを拡散させている。
【００３７】
【表１】
2017216258.tif 000003
【００３８】
ここで、イオン注入時の加速電圧を０．５ｋｅＶとしたのは、ｔｇが３ｎｍの堆積Si酸化膜中にヒ素を注入するためである。また、イオン注入後にドーパントを拡散させる際の時間は、半導体ナノワイヤの厚みＨ（ｎｍ）に応じた最適値としており、ＳＤ（ソース・ドレイン）部をほぼ均一にドーピングするための最少時間であり、具体的には、Ｈ＝２ｎｍ，３ｎｍ，５ｎｍ，７．５ｎｍ，１０ｎｍのそれぞれにつき、０．２５秒，０．５秒，１秒，２．５秒，５秒である。
【００３９】
先ず、厚みＷ（ｎｍ）の上限についてみると、チャネル端からソース領域およびドレイン領域側への２ｎｍにおいてドーパント（ここではヒ素）の濃度が５×１０19ｃｍ-3以上となる条件で評価した場合、厚みＷ（ｎｍ）の上限値Ｗu（ｎｍ）は［３Ｈ＋１９］／７となる。この厚み以上となると、充分なオン電流を取ることができない。
【００４０】
なお、チャネル端から２ｎｍにおいてドーパント濃度が５×１０19ｃｍ-3以上となる条件を設定したのは、これよりも低いドーパント濃度の場合には、オン電流を取ることができないためである。
【００４１】
一方、厚みＷ（ｎｍ）の下限についてみると、チャネル中央へのドーパント（ここではヒ素）の侵入が１以下となる条件で評価した場合、厚みＷ（ｎｍ）の下限値Ｗl（ｎｍ）は［３Ｈ−２］／７＋［１０−Ｌｇ］／２となる。この厚み以下となると、閾値のばらつきが大きくなる。
【００４２】
従って、本発明においては、ゲート電極４０の側壁のマスク層５０の厚みＷ（ｎｍ）を、［３Ｈ−２］／７＋［１０−Ｌｇ］／２≦Ｗ≦［３Ｈ＋１９］／７の範囲に定める。なお、この関係式からわかるように、上限値Ｗu（ｎｍ）はゲート長Ｌｇには依存しない一方、下限値Ｗl（ｎｍ）はゲート長Ｌｇに依存する。
【００４３】
本発明に係る電界効果トランジスタにおいて、チャネルの中央領域のドーパント原子数を１以下とするためには、ゲート領域のゲート長Ｌｇは４ｎｍ以上で１０ｎｍ以下あることが好ましい。
【００４４】
上述したように、本発明に係る電界効果トランジスタは、厚みがＨ（ｎｍ）の半導体ナノワイヤにより形成されたチャネルと、該チャネルに隣接して形成されたソース領域およびドレイン領域と、前記チャネルの上方に設けられたゲート領域を備えた電界効果トランジスタであって、前記半導体ナノワイヤの主面に設けられた、ドナーまたはアクセプタとなるドーパント原子を含むマスク層であって、前記ゲート領域に設けられたゲート電極の側壁の厚みがＷ（ｎｍ）のマスク層を備え、前記マスク層は前記ソース領域およびドレイン領域が形成された前記半導体ナノワイヤの主面部を被覆しており、前記ゲート領域のゲート長（Ｌｇ）は４ｎｍ以上で１０ｎｍ以下あり、前記チャネルの中央領域のドーパント原子数が１以下である、電界効果トランジスタである。
【００４５】
上記電界効果トランジスタが備えるマスク層５０は、例えばシリコン酸化膜からなり、ゲート領域４０ｇの上方に設けられたゲート電極４０の側壁の厚みがＷ（ｎｍ）となるように形成されるとともに、ソース領域３０ｓおよびドレイン領域３０ｄが形成された半導体ナノワイヤ３０の主面部を被覆しており、電界効果トランジスタを作製する際に、ソース領域３０ｓおよびドレイン領域３０ｄへのドーパントの拡散源としての機能を有している。
【００４６】
ゲート電極４０の側壁部におけるマスク層５０において、注入イオンは上方部に留まり、半導体ナノワイヤ３０の主面に接する部分にまでは注入されない。そのため、ゲート電極４０の側壁に厚みＷ（ｎｍ）で形成されているマスク層部分は、ドーパントの拡散源としては機能しない。その結果、この厚みＷ（ｎｍ）を適切に設計することで、チャネル領域３０ｃへのドーパントの侵入を回避することができ、閾値電圧のばらつきを低減するとともに、充分なオン電流を取ることが可能となる。
【００４７】
このように、本発明によれば、半導体ナノワイヤの主面にドーパント原子を含むマスク層であってゲート電極の側壁の厚みがＷのマスク層を備え、チャネルの中央領域のドーパント原子数が１以下の電界効果トランジスタが提供される。その結果、閾値電圧のばらつきが抑制されるとともにオン電流も充分に取ることができる。
【産業上の利用可能性】
【００４８】
本発明は、閾値電圧のばらつきを抑制するとともにオン電流も充分に取ることを可能とするソース・ドレイン構造を有する、半導体ナノワイヤにより形成されたチャネルを備えた電界効果トランジスタを提供する。
【符号の説明】
【００４９】
１０  シリコン基板
２０  絶縁体膜
３０  半導体ナノワイヤ
３０ｃ  チャネル
３０ｓ  ソース領域
３０ｄ  ドレイン領域
４０  ゲート電極
４０ｇ  ゲート領域
４５  ゲート酸化膜
５０  マスク層
１００  電界効果トランジスタ
【図１】
2017216258.tif 000004
【図２】
2017216258.tif 000005