(57)【要約】【課題】  高周波の電気信号を良好に伝送することができる半導体パッケージおよび半導体装置を提供すること。【解決手段】  基板２と、基板２の上面を取り囲んで設けられた、下面から側面にかけて設けられた貫通孔３１を有する枠体３と、貫通孔３１に設けられた、基板２の上面および枠体３に固定された入出力端子４とを備えており、入出力端子４の上面は、枠体３と固定された第１領域４１と第１領域４１よりも枠体３の外側に位置する第２領域４２とを有しており、入出力端子４の側面および第１領域４１には金属層４３が形成されているとともに、金属層４３の一部が第２領域４２まで形成されていることを特徴とする半導体パッケージ１。【選択図】  図１
2017216269.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上面を取り囲んで設けられた、下面から側面にかけて設けられた貫通孔を有する枠体と、
前記貫通孔に設けられた、前記基板の上面および前記枠体に固定された入出力端子とを備えており、
前記入出力端子の上面は、前記枠体と固定された第１領域と前記第１領域よりも前記枠体の外側に位置する第２領域とを有しており、前記入出力端子の側面および前記第１領域には金属層が形成されているとともに、前記金属層の一部が前記第２領域まで形成されていることを特徴とする半導体パッケージ。
【請求項２】
請求項１に記載の半導体パッケージであって、
前記入出力端子は、前記枠体に囲まれた内側よりも前記枠体の外側に大きく設けられていることを特徴とする半導体パッケージ。
【請求項３】
請求項１または請求項２に記載の半導体パッケージであって、
前記第２領域は、前記第１領域よりも広く設けられていることを特徴とする半導体パッケージ。
【請求項４】
請求項１〜３のいずれか１つに記載の半導体パッケージであって、
前記第２領域に形成された金属層は、半円形状であり、前記入出力端子の内部に形成されたビア導体と接続されていることを特徴とする半導体パッケージ。
【請求項５】
請求項１〜４のいずれか１つに記載の半導体パッケージであって、
前記ビア導体の中心が、前記第１領域と前記第２領域との境界と重なる位置に設けられていることを特徴とする半導体パッケージ。
【請求項６】
請求項１〜５のいずれか１つに記載の半導体パッケージと、
前記基板の上面に実装され、前記入出力端子と接続された半導体素子と、
前記半導体素子を覆うとともに、前記枠体の上端に接合して設けられた蓋体とを備えていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を収容するための半導体パッケージおよびそれを用いた半導体装置に関するものである。
【背景技術】
【０００２】
近年、ＩＣ（Integrated Circuit）、ＬＳＩ（Large-Scale Integration）、パワーデ
バイス等の半導体素子を収納する半導体パッケージおよび半導体装置は、小型化が要求されている（特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１９２００８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示された技術は、半導体パッケージにおいて、基板と、基板の上面を取り囲んで設けられた、貫通孔を有する枠体と、貫通孔に設けられた入出力端子とを備えている。入出力端子は、枠体と接合された上面はセラミックスで形成されている。また、入出力端子の内部には高周波の電気信号を伝送する導体が形成されている。しかしながら、特許文献１の技術では、入出力端子の上面がセラミックスで形成されており、入出力端子の内部に電気信号を伝送する導体が形成されていることによって、伝送される電気信号の周波数特性の変化が急激に起こる場合があった。
【課題を解決するための手段】
【０００５】
本発明の一実施形態に係る半導体パッケージは、基板と、前記基板の上面を取り囲んで設けられた、下面から側面にかけて設けられた貫通孔を有する枠体と、前記貫通孔に設けられた、前記基板の上面および前記枠体に固定された入出力端子とを備えており、前記入出力端子の上面は、前記枠体と固定された第１領域と前記第１領域よりも前記枠体の外側に位置する第２領域とを有しており、前記入出力端子の側面および前記第１領域には金属層が形成されているとともに、前記金属層の一部が前記第２領域まで形成されていることを特徴とする。
【０００６】
本発明の一実施形態に係る半導体装置は、上記の半導体パッケージと、前記基板の上面に実装され、前記入出力端子と接続された半導体素子と、前記半導体素子を覆うとともに、前記枠体の上端に接合して設けられた蓋体とを備えていることを特徴とする。
【発明の効果】
【０００７】
本発明の一実施形態に係る半導体パッケージは、上記のような構成であることによって、高周波の電気信号を良好な条件で伝送することができる。
【０００８】
本発明の一実施形態に係る半導体装置は、上記のような半導体パッケージを備えていることによって、高周波の電気信号を良好な条件で伝送することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態導体に係る半導体パッケージを示す斜視図である。
【図２】本発明の一実施形態に係る半導体パッケージを示す平面図である。
【図３】図２に示す半導体パッケージのＡ−Ａ線での断面図である。
【図４】本発明の一実施形態に係る半導体パッケージを示す分解斜視図である。
【図５】本発明の一実施形態に係る半導体パッケージのうち、入出力端子を示す斜視図であって、図５（ａ）は積層構造を示した斜視図であり、図５（ｂ）は側面に金属層が設けられた場合の斜視図を示している。
【図６】本発明の一実施形態に係る半導体パッケージのうち、入出力端子の各層における構成を示した分解斜視図である。
【図７】本発明の一実施形態に係る半導体装置を示す斜視図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態に係る半導体パッケージおよび半導体装置について、図面を参照しながら説明する。
【００１１】
＜半導体パッケージの構成＞
図１は本発明の一実施形態に係る半導体パッケージ１の斜視図を、図２は本発明の一実施形態に係る半導体パッケージ１の平面図を、図３は図２に示した半導体パッケージ１のＡ−Ａ線での断面図を、図４は本発明の一実施形態に係る半導体パッケージ１の分解斜視図を示している。これらの図において、半導体パッケージ１は、基板２、枠体３および入出力端子４を備えている。また、図５は、本発明の一実施形態に係る半導体パッケージ１のうち、入出力端子４を示した斜視図である。なお、図５（ａ）は入出力端子４の積層構造を示した斜視図であり、図５（ｂ）は入出力端子４の側面および上面に金属層４３が形成された場合の斜視図を示している。そして、図６は、本発明の一実施形態に係る半導体パッケージ１のうち、入出力端子４の各層の構成を示すために、層毎に表した分解斜視図である。図６において、入出力端子４の各層の内部に設けられたビア導体４４、第１貫通導体４１１および第２貫通導体４１２は、点線で示している。また、ビア導体４４に関しては第２層４ｂのどの位置に設けられるのかを破線で示している。
【００１２】
基板２は、平面視したときの形状が四角形の板状の部材であり、上面中央部に半導体素子５を実装するための実装領域を有する。また、４つの角部に近接した位置に孔を有していてもよい。実装領域とは、基板２を平面視した場合に四角形状の枠体３で取り囲まれる領域であって、半導体素子５が実装される領域を意味している。
【００１３】
基板２は、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料が用いられる。あるいは、上記の金属材料からなる合金またはコンポジット材が用いられる。
【００１４】
また、基板２の４つの角部に、基板２の上面から下面にかけてあけられた孔が設けられていてもよい。孔には、半導体装置１０を外部の実装基板にねじ止めする際にねじが挿入される。そして基板２は、ねじ頭によって基板２の上面から下面の外部の実装基板の方向に押さえ付けて固定される。
【００１５】
枠体３は、基板２の上面に半導体素子５を収容する空間を確保するための部材である。枠体３は、実装領域を取り囲むように設けられる。枠体３は、平面視したときの内周および外周の形状がそれぞれ略四角形の枠状である。この四角形枠状の枠体３の各辺が、基板２の各辺と平行になるように枠体３は、金（Ａｕ）−錫（Ｓｎ）からなる低融点ろう材等の接合材を介して基板２の上面に接合されて設けられる。枠体３は、四角形の少なくとも１つの面の内外方向に基板２に接するように形成された貫通孔３１を有する。そして、枠体３下面から上面にかけて設けられた貫通孔３１を有している。この貫通孔３１に入出力端子４が嵌め込まれ、第１領域４１および金属層４３に接合される、Ａｕ−Ｓｎからなる低融点ろう材等の接合材を介して貫通孔３１に接合されて固定される。
【００１６】
枠体３には、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料を用いることができる。あるいは、これらの金属からなる合金を用いることができる。
【００１７】
枠体３は、基板２の外縁に沿って設けられてもよいし、基板２の外縁よりも内側に設けられていてもよい。枠体３が基板２の外縁よりも内側に設けられている場合には、入出力端子４が大型化され、枠体３の外側に大きく設けられていても、半導体パッケージ１を大きくすることなく、入出力端子４が上面視において基板２の外縁よりも内側に設けられる。このため、入出力端子４が大型化されたとしても基板２を大きくする必要がなく、半導体パッケージ１を小型化することができる。
【００１８】
入出力端子４は、基板２の上面および貫通孔３１にＡｕ−Ｓｎからなる低融点ろう材等の接合材を介して嵌着され、固定される。入出力端子４は、枠体３の内外を導通させるための導体４５を有する。導体４５は、枠体３に囲まれた内側に位置する入出力端子４の一端表面から入出力端子４の内部に挿通されて、枠体３に囲まれた外側に位置する入出力端子４の他端表面に導出されている。
【００１９】
入出力端子４は、たとえばアルミナ（Ａｌ２Ｏ３）質焼結体（アルミナセラミックス）等のセラミックスから成る。入出力端子４がアルミナ質焼結体等のセラミックスから成る場合には、複数の絶縁層が積層されて形成されている。入出力端子４を構成する積層体は、たとえば第１層４ａ、第１接地導体層４０１、第２層４ｂ、第３層４ｃおよび第２接地導体層４０２である。第１層４ａ、第２層４ｂおよび第３層４ｃは絶縁層であり、第１接地導体層４０１および第２接地導体層４０２は金属材料から成る。
【００２０】
入出力端子４は、側面に金属層４３を有している。金属層４３は、たとえば鉄、銅、ニッケル、クロム、コバルト、モリブデン、マンガンまたはタングステンのような金属材料である。金属層４３が設けられていることによって、Ａｕ−Ｓｎからなる低融点ろう材等の接合材を介して枠体３との接合を容易にすることができるとともに、入出力端子４の内部に設けられた導体４５に高周波の電気信号を入出力する際に生じる電界の広がりを抑制することができる。
【００２１】
金属層４３は、第１領域４１にも形成されている。第１領域４１に形成された金属層４３は、入出力端子４の内部に設けられた導体４５に対してグランドの役割を果たすことができる。また、Ａｕ−Ｓｎからなる低融点ろう材等の接合材を介した入出力端子４と枠体３との接合をより容易にすることができる。
【００２２】
第１層４ａは、上面に第１領域４１および第２領域４２を有している。つまり、入出力端子４は、上面に第１領域４１および第２領域４２を有している。また、第１層４ａの側面は、金属層４３が形成されている。また、第１領域４１には金属層４３が形成されているとともに、第１領域４１に設けられた金属層４３の一部は第２領域４２に形成されている（第２領域４２に形成された金属層４３０）。金属層４３０が第２領域４２に形成されていることによって、第１領域４１と第２領域４２との境界でグランドが急激になくなるわけではなく、第２領域４２の一部にもグランドが形成されることになる。つまり、第１領域４１にのみ金属層４３が設けられている場合と比べて、電位の変化を緩やかにすることができる。電位の変化を緩やかにすることによって、上面視において第１領域４１および第２領域４２の境界部における導体４５に伝送される高周波の電気信号の急激な特性インピーダンスの変化を抑制することができる。
【００２３】
金属層４３０は、入出力端子４の上面に形成された金属層４３の一部であって、第２領域４２に形成されたものを指す。金属層４３０は、突起のように一部が突出したような形状でもよい。また、金属層４３０は、後述するビア導体４４と重なるように設けられても
よい。そもそもグランドと導体４５とが、絶縁層を介して設けられている場合に、電界結合して、電界の広がりを抑制することができる。つまり、金属層４３０が設けられていることによって、金属層４３０が無い場合と比較すると、上面視において第１領域４１および第２領域４２の境界部における、金属層４３０と導体４５との電界結合を強くすることができる。このため、金属層４３０が形成されていることによって、導体４５に高周波の電気信号を入出力する際に生じる電界の広がりを抑制することができる。
【００２４】
第２層４ｂは、上面に第１層４ａが積層されて設けられている。第２層４ｂの上面には、高周波の電気信号が伝送される導体４５および導体４５を間に挟んで設けられた接地導体４６が設けられている。第２層４ｂは、第１層４ａよりも枠体３の内側および外側の両方に大きく設けられている。つまり、導体４５の先端および接地導体４６の先端は枠体３の内外で露出している。導体４５は、枠体３の内側で露出している場合には、基板２に実装される半導体素子５との接続が容易である。また、導体４５は、枠体３の外側で露出している場合には、後述するリード端子７との接合が容易になる。また、第２層４ｂは第１層４ａと同様に、側面に金属層４３が形成されている。
【００２５】
導体４５は、たとえば、鉄、銅、ニッケル、金、クロム、コバルト、モリブデン、マンガンまたはタングステン等から成る。導体４５は、半導体素子５およびリード端子７と電気的に接続されて、半導体パッケージ１の内側と外側との間で高周波の電気信号を入出力することができるとともに、高周波の電気信号の伝送を良好に行なうものである。
【００２６】
接地導体４６は、上面視において導体４５を挟むように設けられている。接地導体４６は、たとえば鉄、銅、ニッケル、クロム、コバルト、モリブデン、マンガンまたはタングステンのような金属材料から成る。接地導体４６は、ビア導体４４を介して入出力端子４の上面に形成された金属層４３と電気的に接続されている。接地導体４６が、導体４５を挟むように設けられていることによって、コプレーナ線路構造を形成することができ、導体４５によって高周波の電気信号を良好に入出力することができる。
【００２７】
第３層４ｃは、上面に第１接地導体層４０１および下面に第２接地導体層４０２が設けられている。第３層４ｃは、上面視において第２層４ｂと同じ大きさである。また、第３層４ｃは、第１層４ａおよび第２層４ｂと同様に側面に金属層４３が形成されている。
【００２８】
第１接地導体層４０１は、第３層４ｃの上面に設けられており、グランドの役割を果たす。第１接地導体層４０１は導体４５と重なる位置に設けられていることによって、高周波の電気信号が伝送する導体４５に対して、グランド付きコプレーナ線路構造を形成することができる。また、第１接地導体層４０１の上面には、第２層４ｂを上下に貫通する第１貫通導体４１１が設けられている。
【００２９】
第１貫通導体４１１は、接地導体４６と電気的に接続するように設けられている。このことによって、第１接地導体層４０１は接地導体４６および金属層４３と電気的に接続することができ、導体４５を伝送する高周波の電気信号に対する基準電位（グランド）とすることができる。
【００３０】
第２接地導体４０２は、第３層４ｃの下面に設けられており、Ａｕ−Ｓｎからなる低融点ろう材等の接合材を介して基板２の上面に接合される。また、入出力端子４が基板２の上面に接合固定されるとともに、導体４５を伝送する高周波の電気信号に対するグランドの役割を果たす。
【００３１】
また、第３層４ｃの上面に第１接地導体層４０１が設けられず、上面視において第１貫通導体４１１と、後述する第２貫通導体４１２とが重なるように電気的に接続されて設け
られていてもよい。この場合には、第２接地導体層４０２は導体４５と重なる位置に設けられていることによって、高周波の電気信号が伝送される導体４５に対して、グランド付きコプレーナ線路構造を形成することができる。また、第２接地導体層４０２の上面には、第３層４ｃを上下に貫通する第２貫通導体４１２が設けられている。また、第２接地導体層４０２は、入出力端子４の下面に設けられているため、Ａｕ−Ｓｎからなる低融点ろう材等の接合材を介した、基板２と入出力端子４との接合を容易にすることができる。
【００３２】
第２貫通導体４１２は、第１接地導体層４０１と電気的に接続するように設けられている。このことによって、第２接地導体層４０２は、第１接地導体層４０１、接地導体４６および金属層４３と電気的に接続することができ、導体４５を伝送する高周波の電気信号に対するグランドとすることができる。
【００３３】
入出力端子４は、特に枠体３に囲まれた内側よりも枠体３の外側に大きく設けられている。このことによって、枠体３の内部の容量を大きくすることができるとともに、外部の実装基板との接続を容易に行なうことができる。また、基板２の上面と入出力端子４の下面が枠体３の外側で広く接していることによって、高周波の電気信号が伝送される導体４５に対してグランドとなる、接地導体４６、第１接地導体層４０１および第２接地導体層４０２に生じる電位差が小さくなる。このことによって、それぞれのグランド内やグランド間で生じる共振を抑制することができる。ひいては、半導体パッケージ１の変形を抑制することができる。
【００３４】
また、第２領域４２は第１領域４１よりも広く設けられている。このことによって、入出力端子４を貫通孔３１に嵌着固定する際に、第１領域４１に設けられる接合材の面積を小さくすることができるとともに、金属層４３の露出を少なくすることができる。このため、外部の実装基板との接続において、配線の短絡等のおそれを抑制することができる。また、平面視において第２領域４２の先端に設けられた、高周波の電気信号を伝送するための導体４５は、外部の実装基板との接続が容易になる。
【００３５】
第１領域４１が第２領域４２よりも広く設けられている場合には、入出力端子４の上面が、セラミックスに対して金属層４３が多く形成されることになる。この場合には、セラミックスと金属層４３との熱膨張係数差に起因する熱応力が生じる。これに対して、第２領域４２が第１領域４１よりも広く設けられていれば、セラミックスと金属層４３との熱膨張係数差に起因して生じる熱応力を抑制することができる。つまり、入出力端子４に生じる熱応力を抑制することができる。
【００３６】
第２領域４２に形成された金属層４３０は、たとえば上面視において半円形状、円形状、半楕円形状または楕円形状等である。また、金属層４３０は端部の一部に曲線を有していればよい。特に半円形状であれば、徐々にグランドの形状が変化するため、電位の変化を緩やかにすることができる。電位の変化をさらに緩やかにすることで、第１領域４１および第２領域４２の境界部における、導体４５に伝送される高周波の電気信号の急激な特性インピーダンスの変化を抑制することができる。半導体パッケージ１は、良好な条件で高周波の電気信号を伝送することができる。さらに、半導体パッケージ１の製造工程において、第１層４ａと金属層４３０との熱膨張係数差に起因して生じる熱応力が一部に集中することを抑制することができる。このことによって、熱応力による第１層４ａおよび金属層４３０の破損を抑制することができる。
【００３７】
また、第１層４ａに設けられるビア導体４４は、上面視において金属層４３０と重なるように設けられてもよい。ビア導体４４が第１領域４１と第２領域４２との境界部に形成される場合には、ビア導体４４と金属層４３０との電気的な接続が容易になる。
【００３８】
ビア導体４４は、上面視において第１領域４１および第２領域４２の境界と重なる位置に設けられている。ビア導体４４は、第１層４ａの下面から上面にかけて設けられており、接地導体４６と金属層４３までを電気的に接続するものである。ビア導体４４の中心が第１領域４１および第２領域４２の境界と重なる位置に設けられている場合には、ビア導体４４と金属層４３０との電気的な接続が容易になる。このとき、上面視においてビア導体４４の中心が金属層４３０の中心と重なる位置に設けられてもよい。この場合には、半導体パッケージ１の製造工程において、ビア導体４４と金属層４３０との熱膨張係数差に起因して生じる熱応力が一部に集中することを抑制することができる。ひいては、熱応力によるビア導体４４および金属層４３０の破損を抑制することができる。
【００３９】
また、上面視においてビア導体４４の外縁と第２領域４２に形成された金属層４３０の外縁とが相似する形状でもよい。この場合には、前述と同様に熱応力によるビア導体４４および金属層４３０の破損を抑制することができる。
【００４０】
また、リード端子７が導体４５に接続されていてもよい。リード端子７は、半導体素子５、導体４５および外部の実装基板を接続するために設けられている。リード端子７が設けられていることによって、外部の実装基板との接続が容易になる。
【００４１】
以上に示した本発明の一実施形態に係る半導体パッケージ１は、上記のような構成であることによって、インピーダンスの急激な変化を抑制することができる。半導体パッケージ１は、良好な条件で高周波の電気信号を伝送することができる。
【００４２】
＜半導体パッケージの製造方法＞
以下に、本発明の一実施形態に係る半導体パッケージ１の製造方法について説明する。
【００４３】
基板２は、金属材料からなるインゴットに圧延加工法、打ち抜き加工法、切削加工法等の金属加工法を施すことにより、所定の形状に加工される。
【００４４】
枠体３は、金属材料のインゴットに圧延加工法、打ち抜き加工法、切削加工法のような金属加工法を施すことによって、作製することができる。そして、基板２の上面にＡｇロウによるロウ付け接合等によって接合する。または、基板２と切削加工等によって一体に形成してもよい。また、枠体３は下面から側面にかけて、枠体３の内外を貫通する貫通孔３１が形成される。
【００４５】
入出力端子４は、アルミナセラミックスから成る場合は以下のようにして作製される。まず、Ａｌ２Ｏ３の粉末と、焼結助材としての酸化カルシウム（ＳｉＯ２）、酸化カルシウム（ＣａＯ）、酸化マグネシウム（ＭｇＯ）などの粉末と、適当なバインダーおよび溶剤とを混合してこれをスラリーとなす。次に、このスラリーを用いて、ドクターブレード法などのテープ成形法によって所定厚さのセラミックグリーンシートに成形する。
【００４６】
次に、入出力端子４の上面であり、枠体３と接合、固定される部分を複数枚のセラミックグリーンシートから所定形状に打ち抜き加工したものを複数枚積層する。また、入出力端子４の平板部となる部分を同様にセラミックグリーンシートから所定形状に打ち抜き加工し、複数枚積層する。そして、第２層４ｂとなるセラミックグリーンシートの上面に導体４５となるタングステン（Ｗ）等の金属を主成分とする金属ペーストをスクリーン印刷法で塗布形成するとともに、金属層４３、第１接地導体層４０１および第２接地導体層４０２となるパターンをそれぞれ第１層４ａの上面および側面、第２層４ｂの側面ならびに第３層４ｃの上面、下面および側面に同様にして塗布形成する。次に、これら第１層４ａ、第２層４ｂおよび第３層４ｃのセラミックグリーンシート積層体を積層することにより、入出力端子４となるセラミックグリーンシート積層体を得る。このとき、ビア導体４４
、第１貫通導体４１１および第２貫通導体４１２は、入出力端子４を構成する複数のセラミックグリーンシートに設けられた貫通孔に導体ペーストを流し込んで設けたものである。
【００４７】
得られたセラミックグリーンシート積層体を所定長さに切断し、非酸化雰囲気中で１５０〜１６００℃の温度で焼成することによってアルミナセラミックスから成る入出力端子４を得る。そして、得られた入出力端子４を、基板２と枠体３の間に設けられた貫通孔３１に嵌着してＡｇロウなどのロウ材で接合する。また、この枠体３および入出力端子４を基板２の上面の半導体素子５が載置される実装領域を囲繞するようにＡｇロウなどのロウ材を介して接合する。次いで、基板２、枠体３および入出力端子４の導体４５などの露出した金属表面部分に酸化防止のためのニッケルメッキを施すことによりパッケージ１が得られる。
【００４８】
＜半導体装置の構成＞
図７は本発明の一実施形態に係る半導体装置１０の斜視図である。図７において、半導体装置１０は、本発明の一実施形態に係る半導体パッケージ１に加えて、半導体素子５および蓋体６を備えている。
【００４９】
発明の一実施形態に係る半導体装置１０は、上述の半導体パッケージ１の実装領域に半導体素子５が実装され、入出力端子４と電気的に接続されることによって完成する。半導体素子５は、Ａｕ−Ｓｎからなる低融点ろう材や、Ｓｎ−銀（Ａｇ）−銅（Ｃｕ）からなる鉛フリーはんだ等の接合材を介して実装領域に実装される。その後、半導体素子５の電極と入出力端子４の導体とをボンディングワイヤ等を介して電気的に接続する。
【００５０】
次いで、枠体３の上面にＦｅ−Ｎｉ−Ｃｏ合金等から成る蓋体６を枠体３の内側を塞ぐようにロウ付けやシーム溶接により接合する。蓋体６の代わりに、例えば樹脂ポッティング等で枠体３の内側の半導体素子５を覆ってもよい。このように半導体素子５を封止することにより、本発明の一実施形態に係る半導体装置１０を得る。
【００５１】
なお、導体４５の枠体３の外側にリード端子７等の一端を接合し、リード端子７の他端を外部の実装基板の電気回路に電気的に接続することにより、半導体素子５と外部の実装基板の電気回路とを接続してもよい。このように接続することにより、外部の実装基板の電気回路と半導体素子５との間で高周波の電気信号が入出力される。半導体素子５の例としては、ＩＣやＬＳＩの他、パワーデバイス用の半導体素子５等が挙げられる。
【００５２】
本発明の一実施形態に係る半導体装置１０は、上記のような構成であることによって、急激なインピーダンスの変化と入出力端子４の変形を抑制することができる。半導体装置１０は、良好な条件で高周波の電気信号を伝送することができるとともに、入出力端子４が破損することによって生じる、半導体パッケージ１の気密性の低下を抑制することができる。
【００５３】
なお、本発明は上述の実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【符号の説明】
【００５４】
１  半導体パッケージ
２  基板
３  枠体
３１  貫通孔
４  入出力端子
４１  第１領域
４２  第２領域
４３  金属層
４３０  第２領域に形成された金属層
４４  ビア導体
４５  導体
４６  接地導体
４ａ  第１層
４ｂ  第２層
４ｃ  第３層
４０１  第１接地導体層
４０２  第２接地導体層
４１１  第１貫通導体
４１２  第２貫通導体
５  半導体素子
６  蓋体
７  リード端子
１０  半導体パッケージ
【図１】
2017216269.tif 000003
【図２】
2017216269.tif 000004
【図３】
2017216269.tif 000005
【図４】
2017216269.tif 000006
【図５】
2017216269.tif 000007
【図６】
2017216269.tif 000008
【図７】
2017216269.tif 000009