(57)【要約】【課題】電源装置に負荷が接続された際の電圧の低下を改善すること。【解決手段】絶縁トランスＴ７０１の一次側に入力される入力電圧Ｖｉｎをスイッチングする主スイッチング素子Ｑ７０１と、主スイッチング素子Ｑ７０１を制御し、絶縁トランスＴ７０１の二次側に発生する直流電圧Ｖｏｕｔを制御する制御部ＩＣ７０１と、直流電圧Ｖｏｕｔに応じた帰還量を制御部ＩＣ７０１にフィードバックするコンパレータＩＣ７０３と、負荷Ｌ１０１への直流電圧Ｖｏｕｔの供給を接続又は遮断するスイッチング素子Ｑ７０２と、スイッチング素子Ｑ７０２による接続を遅延時間Ｔｄ遅延させるバッファＩＣ１０１と、スイッチング素子Ｑ７０２により負荷Ｌ１０１への直流電圧Ｖｏｕｔの供給を接続する際に、スイッチング素子Ｑ７０２による接続に先立って、帰還量を調整するコンデンサＣ１０１、抵抗Ｒ１０１、ダイオードＤ１０１と、を備える。【選択図】図１
2017163658.tif 000002
【特許請求の範囲】
【請求項１】
一次側と二次側を絶縁されたトランスと、
前記トランスの一次側に入力される直流電圧をスイッチングする第一のスイッチング素子と、
前記第一のスイッチング素子を制御し、前記トランスの二次側に発生する出力電圧を制御する第一の制御手段と、
前記出力電圧に応じた帰還量を前記第一の制御手段にフィードバックするフィードバック手段と、
負荷への前記出力電圧の供給を接続又は遮断する接続手段と、
前記接続手段による接続を、所定の時間、遅延させる遅延手段と、
前記接続手段により前記負荷への前記出力電圧の供給を接続する際に、前記接続手段による接続に先立って、前記帰還量を調整する調整手段と、
を備えることを特徴とする電源装置。
【請求項２】
前記接続手段の接続又は遮断を制御する第二の制御手段を備え、
前記接続手段は、第二のスイッチング素子であり、
前記遅延手段は、出力端子が前記第二のスイッチング素子の制御端子に接続され、入力端子が前記第二の制御手段の第一の端子に接続されたバッファであり、
前記所定の時間は、前記バッファの遅延時間であることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記接続手段の接続又は遮断を制御する第二の制御手段を備え、
前記接続手段は、第二のスイッチング素子であり、
前記遅延手段は、出力端子が前記第二のスイッチング素子の制御端子に接続されたバッファと、前記バッファの入力端子と前記第二の制御手段の第一の端子との間に接続された時定数回路と、を有し、
前記所定の時間は、前記バッファの遅延時間と前記時定数回路の時定数との合計の時間であることを特徴とする請求項１に記載の電源装置。
【請求項４】
前記調整手段は、
一端が前記フィードバック手段に接続されたコンデンサと、一端が前記コンデンサの他端に接続された抵抗と、アノード側が前記抵抗の他端に接続され、カソード側が前記第二の制御手段の前記第一の端子に接続されたダイオードと、を有し、
前記第二の制御手段により前記第二のスイッチング素子が導通するように制御されたときに、前記コンデンサの容量及び前記抵抗の抵抗値に応じて前記帰還量を調整することを特徴とする請求項２又は請求項３に記載の電源装置。
【請求項５】
複数の前記負荷と、
前記複数の負荷の各々に対応した複数の前記接続手段と、
前記複数の接続手段の各々に対応した複数の前記遅延手段と、
前記複数の負荷の各々に対応した複数の前記調整手段と、
を備えることを特徴とする請求項１から請求項４のいずれか１項に記載の電源装置。
【請求項６】
前記接続手段の接続又は遮断を制御する第二の制御手段を備え、
前記接続手段は、第二のスイッチング素子であり、
前記遅延手段は、前記第二のスイッチング素子の制御端子に第一の端子が接続された前記第二の制御手段であり、
前記調整手段は、一端が前記フィードバック手段に接続された抵抗と、前記抵抗の他端に前記第二の端子が接続された前記第二の制御手段と、を有し、
前記第二の制御手段は、前記抵抗の抵抗値に応じて前記帰還量を調整し、前記所定の時間が経過してから前記第二のスイッチング素子を導通させることを特徴とする請求項１に記載の電源装置。
【請求項７】
前記所定の時間は、前記負荷に流れる電流に基づき、予め決定された時間であることを特徴とする請求項６に記載の電源装置。
【請求項８】
複数の前記負荷と、
前記複数の負荷の各々に対応した複数の前記接続手段と、
を備え、
前記第二の制御手段は、前記複数の負荷の各々に対応したタイミングで前記帰還量を調整し、前記複数の負荷の各々に対応して決定された複数の前記所定の時間が各々経過してから前記複数の前記接続手段を各々接続させることを特徴とする請求項６又は請求項７に記載の電源装置。
【請求項９】
前記調整手段は、前記出力電圧に応じた帰還量を第一の値から前記第一の値よりも小さい第二の値に調整することを特徴とする請求項１から請求項８のいずれか１項に記載の電源装置。
【請求項１０】
記録材に画像形成を行う画像形成手段と、
請求項１から請求項９のいずれか１項に記載の電源装置と、
を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を出力する電源装置とその電源装置を備える画像形成装置に関する。
【背景技術】
【０００２】
一般に、機器が動作するために提供される電源装置は、トランスの二次巻線に発生する交番電圧を整流平滑することで、直流電圧を生成する。また、整流平滑回路の後段には、直流電圧に応じて降圧コンバータ回路が配置される。降圧コンバータ回路は、整流平滑電圧（例えば２４Ｖ等）を直接利用するモータ等のユニット以外の、装置内に配置されて種々の機能を担う各ユニットに対して最適な直流電圧（例えば３．３Ｖ又は５Ｖ等）を生成する。２４Ｖ等の直流電圧には、モータ等の複数の負荷が配置され、各々独立したタイミングで駆動制御される。例えば、従来の電源装置では、トランスの二次巻線に発生する交番電圧を整流平滑することで、２４Ｖの直流電圧を生成する（例えば、特許文献１参照）。また、２４Ｖの直流電圧の後段には、装置内に配置されて種々の機能を担う各ユニットに最適な直流電圧（例えば３．３Ｖ又は５Ｖ等）を生成するために、降圧コンバータ回路が配置される。加えて、２４Ｖの直流電圧には、機器動作に必要なモータ等の負荷が複数接続される。図６、図７は従来の電源装置の回路図、動作波形を示す図である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４２８９９０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、従来の電源装置には、次のような課題がある。図６の電源装置では、スイッチング素子Ｑ７０２が導通状態になると、負荷Ｌ１０１がアルミ電解コンデンサＣ７０３以降に接続される。図７（Ｂ）は、従来の電源装置の課題を説明する図である。タイミングｔ１０１でスイッチング素子Ｑ７０２が導通状態に遷移すると（図７（Ｂ）（ｃ））、直流電圧Ｖｏｕｔが低下する（図７（Ｂ）（ｅ））。タイミングｔ１０２で直流電圧Ｖｏｕｔが低下して、主スイッチング素子Ｑ７０１のオン時間が長くなるまでの間（図７（Ｂ）（ｂ））、図７（Ｂ）（ｂ）のαに示すように、主スイッチング素子Ｑ７０１のオン時間は短い。このため、図７（Ｂ）（ｅ）に示すように、タイミングｔ１０１で負荷Ｌ１０１が接続された際の直流電圧Ｖｏｕｔの低下（Ｖｄｒｏｐ）が大きくなる。また、図７（Ｂ）（ｆ）の破線で示すように、負荷Ｌ１０１に印加される電圧Ｖｌｏａｄの立ち上がり波形も低下する。このように、負荷Ｌ１０１に供給される電圧Ｖｌｏａｄの大きな低下は、機器が正常な起動シーケンスを行う際の課題となる。
【０００５】
本発明は、このような状況の下でなされたもので、電源装置に負荷が接続された際の電圧の低下を改善することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決するために、本発明は、以下の構成を備える。
【０００７】
（１）一次側と二次側を絶縁されたトランスと、前記トランスの一次側に入力される直流電圧をスイッチングする第一のスイッチング素子と、前記第一のスイッチング素子を制御し、前記トランスの二次側に発生する出力電圧を制御する第一の制御手段と、前記出力電圧に応じた帰還量を前記第一の制御手段にフィードバックするフィードバック手段と、負荷への前記出力電圧の供給を接続又は遮断する接続手段と、前記接続手段による接続を、所定の時間、遅延させる遅延手段と、前記接続手段により前記負荷への前記出力電圧の供給を接続する際に、前記接続手段による接続に先立って、前記帰還量を調整する調整手段と、を備えることを特徴とする電源装置。
【０００８】
（２）記録材に画像形成を行う画像形成手段と、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。
【発明の効果】
【０００９】
本発明によれば、電源装置に負荷が接続された際の電圧の低下を改善することができる。
【図面の簡単な説明】
【００１０】
【図１】実施例１のスイッチング電源装置の構成を示す回路図
【図２】実施例１のスイッチング電源装置の動作波形を示す図
【図３】実施例２のスイッチング電源装置の構成を示す回路図、動作波形を示す図
【図４】実施例３のスイッチング電源装置の構成を示す回路図、動作波形を示す図
【図５】実施例４の画像形成装置の構成を示す図
【図６】従来例のスイッチング電源装置の構成を示す回路図
【図７】従来例のスイッチング電源装置の構成を示す回路図、動作波形を示す図
【発明を実施するための形態】
【００１１】
［電源装置］
図６は、従来の電源装置の回路図である。電源装置の回路方式は、特にいずれかの方式に限定したものではないが、以下、一般の機器に多用されるフライバック方式の１つであるＰＷＭ方式を用いたスイッチング電源装置を例に説明する。交流電源Ｖａｃは、ブリッジダイオードＤＡ７０１で整流され、静電容量の大きいアルミ電解コンデンサＣ７０１により平滑されることで直流化された直流電圧である入力電圧Ｖｉｎとなる。一次側と二次側を絶縁された絶縁トランスＴ７０１は、入力側の一次巻線Ｎｐと出力側の二次巻線Ｎｓ及び一次側の帰還巻線Ｎｂにて構成されている。入力電圧Ｖｉｎは一次巻線Ｎｐの一端と主スイッチング素子Ｑ７０１の電流流出端子の間に印加される。入力電圧Ｖｉｎの（＋）側は一次巻線Ｎｐの一端、入力電圧Ｖｉｎの（−）側は入力電圧Ｖｉｎをスイッチングする第一のスイッチング素子である主スイッチング素子Ｑ７０１の電流流出端子に接続されている。
【００１２】
また、帰還巻線Ｎｂは一次巻線Ｎｐと同極に、二次巻線Ｎｓは一次巻線ＮＰと異極に接続されている。帰還巻線Ｎｂには、整流ダイオードＤ７０１とコンデンサＣ７０２とで構成される整流回路が付加され、主スイッチング素子Ｑ７０１の制御を行う第一の制御手段である制御部ＩＣ７０１の電源入力端子に動作電圧を供給する。制御部ＩＣ７０１の電源入力端子には、入力電圧Ｖｉｎの（＋）側から起動抵抗Ｒ７０１が接続され、整流ダイオードＤ７０１とコンデンサＣ７０２とで構成される整流回路の電圧が上昇するまでの間、制御部ＩＣ７０１の動作に必要な電圧を供給する。主スイッチング素子Ｑ７０１の制御端子は、抵抗Ｒ７０２を介して制御部ＩＣ７０１の駆動端子に接続されている。抵抗Ｒ７０３は主スイッチング素子Ｑ７０１の制御端子の電位を非動作時に固定しておくために入力電圧Ｖｉｎの（−）側との間に接続される。
【００１３】
制御部ＩＣ７０１のフィードバック端子には、フォトカプラＩＣ７０２の受光素子７０２ａの電流流出端子が接続され、受光素子７０２ａの電流流入端子は、抵抗Ｒ７０４を介して制御部ＩＣ７０１の電源入力端子に接続されている。絶縁トランスＴ７０１の二次巻線Ｎｓの一次巻線Ｎｐとの異極側には、整流用のダイオードＤ７０２のアノード側が接続されている。ダイオードＤ７０２のカソード側と二次巻線Ｎｓの一次巻線Ｎｐと同極側との間には、アルミ電解コンデンサＣ７０３が接続され、ダイオードＤ７０２にて整流された交番電圧の平滑を行っている。
【００１４】
アルミ電解コンデンサＣ７０３で平滑された出力電圧である直流電圧Ｖｏｕｔ（例えば、２４Ｖ）は、抵抗Ｒ７０５と抵抗Ｒ７０６とで分圧され、分圧された電圧は、検出電圧としてオペアンプＩＣ７０３の非反転入力端子に入力される。フィードバック手段であるオペアンプＩＣ７０３の反転入力端子には基準電圧Ｖｒｅｆが入力され、オペアンプＩＣ７０３は、基準電圧Ｖｒｅｆと非反転入力端子に入力された検出電圧とを比較する。オペアンプＩＣ７０３の出力端子には比較結果である電圧Ｖｏｐａｍｐが出力され、抵抗Ｒ７０７を介してフォトカプラＩＣ７０２の発光素子７０２ｂに流れる電流が増減される。オペアンプＩＣ７０３から出力された電圧Ｖｏｐａｍｐは、フォトカプラＩＣ７０２を介して制御部ＩＣ７０１のフィードバック端子に出力される。以降、制御部ＩＣ７０１のフィードバック端子に入力される電圧を電圧Ｖｏｐａｍｐと表現することもある。抵抗Ｒ７０８とコンデンサＣ７０４はオペアンプＩＣ７０３の出力端子と非反転入力端子間に接続され、位相補正を行うために付加される。
【００１５】
図７（Ａ）は、ＰＷＭ方式の電源回路の主要な回路構成について説明する図で、図６の回路中、例えば抵抗Ｒ７０２、Ｒ７０３等も省略し、必要な構成のみを抽出して記載している。オペアンプＩＣ７０３の出力端子はフォトカプラＩＣ７０２を介して制御部ＩＣ７０１のフィードバック端子であるコンパレータＩＣ８０１の非反転入力端子に接続され、コンパレータＩＣ８０１の非反転入力端子には電圧Ｖｏｐａｍｐが入力される。また、コンパレータＩＣ８０１の反転入力端子には三角波Ｖｏｓｃが入力される。コンパレータＩＣ８０１の非反転入力端子は、抵抗Ｒ７０４によりフォトカプラＩＣ７０２の受光素子７０２ａの電源入力端子側の電位にプルアップされている。コンパレータＩＣ８０１の出力端子は制御部ＩＣ７０１内の駆動回路に接続されている。コンパレータＩＣ８０１は、主スイッチング素子Ｑ７０１のオン時間を制御するための電圧Ｖｐｗｍを駆動回路に出力し、駆動回路は主スイッチング素子Ｑ７０１のスイッチング動作を制御する。
【００１６】
コンパレータＩＣ８０１は、反転入力端子に入力された三角波Ｖｏｓｃと、非反転入力端子に入力された電圧Ｖｏｐａｍｐの比較を行い、主スイッチング素子Ｑ７０１のオン時間の制御を行う。例えば、直流電圧Ｖｏｕｔが上昇すると、フォトカプラＩＣ７０２を流れる電流（オペアンプＩＣ７０３の出力端子側のシンク電流）が低下し、コンパレータＩＣ８０１の非反転入力端子の電圧Ｖｏｐａｍｐは上昇する。コンパレータＩＣ８０１の非反転入力端子の電圧Ｖｏｐａｍｐが上昇したことで、反転入力端子に印加されている三角波Ｖｏｓｃと電圧の比較を行うことで、主スイッチング素子Ｑ７０１のオン時間を短くする（後述する図７（Ｂ）（ａ）参照）。これにより直流電圧Ｖｏｕｔは低下する。一方、直流電圧Ｖｏｕｔが低下した場合には、フォトカプラＩＣ７０２を流れる電流が増加し、コンパレータＩＣ８０１の非反転入力端子の電圧Ｖｏｐａｍｐは低下する。コンパレータＩＣ８０１の非反転入力端子の電圧Ｖｏｐａｍｐが低下したことで、反転入力端子に印加されている三角波Ｖｏｓｃと電圧の比較を行うことで、主スイッチング素子Ｑ７０１のオン時間を長くする。これにより直流電圧Ｖｏｕｔは上昇する。以上の一連の動作により、ＰＷＭ方式の電源装置においては、主スイッチング素子Ｑ７０１のオン時間の制御を行うことで、直流電圧Ｖｏｕｔの安定化を図ることが可能となる。
【００１７】
図６のアルミ電解コンデンサＣ７０３以降には、負荷Ｌ１０１を電源回路から遮断する制御を行うための第二のスイッチング素子であるスイッチング素子Ｑ７０２の電流流入端子が接続されている。スイッチング素子Ｑ７０２の電流流出端子には、負荷Ｌ１０１が直流電圧Ｖｏｕｔの低電位側に接続される。スイッチング素子Ｑ７０２は、絶縁トランスＴ７０１の二次側に発生した出力電圧の負荷Ｌ１０１への供給を接続又は遮断する接続手段として機能する。スイッチング素子Ｑ７０２の制御端子は、抵抗Ｒ７０９を介して機器を制御するための第二の制御手段であるコントローラＩＣ７０４の制御ポートに接続される。抵抗Ｒ７１０は、スイッチング素子Ｑ７０２の電流流入端子と制御端子との間に接続され、スイッチング素子Ｑ７０２の非制御時に導通することがないように付加される。
【００１８】
コントローラＩＣ７０４の制御ポートから出力される電圧Ｖｓｗがローレベルになると、スイッチング素子Ｑ７０２の制御端子の電位が低下することでスイッチング素子Ｑ７０２が導通状態となる。スイッチング素子Ｑ７０２が導通状態となることで、負荷Ｌ１０１がアルミ電解コンデンサＣ７０３以降に接続されることになる。スイッチング素子Ｑ７０２が導通状態になり負荷Ｌ１０１がアルミ電解コンデンサＣ７０３に接続されたとき、負荷Ｌ１０１には負荷に流れる電流（以下、負荷電流という）Ｉｌｏａｄが流れ、電圧Ｖｌｏａｄが印加される。スイッチング素子Ｑ７０２が導通状態に遷移してから、図７（Ｂ）で後述するタイミングｔ１０２で直流電圧Ｖｏｕｔが低下する。そして、主スイッチング素子Ｑ７０１のオン時間が長くなるまでの間、後述する図７（Ｂ）（ｂ）のαに示すように、主スイッチング素子Ｑ７０１のオン時間は短い。この間、負荷Ｌ１０１によって決定される負荷電流Ｉｌｏａｄは、次のようにして賄われる。即ち、負荷電流Ｉｌｏａｄは、絶縁トランスＴ７０１の二次巻線Ｎｓからの供給及びアルミ電解コンデンサＣ７０３に蓄積されている電荷からの供給で賄われる。この状態では、主スイッチング素子Ｑ７０１のオン時間が短いため、直流電圧Ｖｏｕｔが低下する。
【００１９】
図７（Ｂ）は、従来の電源装置の各部の動作波形を示す図である。図７（Ｂ）（ａ）は、コンパレータＩＣ８０１の反転入力端子に入力される三角波Ｖｏｓｃ（実線）と、オペアンプＩＣ７０３の出力端子から出力される電圧Ｖｏｐａｍｐ（破線）のそれぞれの波形を示す。図７（Ｂ）（ｂ）は、主スイッチング素子Ｑ７０１を駆動するコンパレータＩＣ８０１の出力端子から駆動回路に出力される電圧Ｖｐｗｍの波形を示す。図７（Ｂ）（ｃ）は、負荷遮断用のスイッチング素子Ｑ７０２の制御端子に入力されるコントローラＩＣ７０４の制御ポートからの電圧Ｖｓｗの波形を示す。図７（Ｂ）（ｄ）は、絶縁トランスＴ７０１の二次側の直流電圧Ｖｏｕｔの後段に接続される負荷Ｌ１０１に流れる負荷電流Ｉｌｏａｄの波形を示す。図７（Ｂ）（ｅ）は、絶縁トランスＴ７０１の二次側に生成される直流電圧Ｖｏｕｔの波形を示す。図７（Ｂ）（ｆ）は、負荷Ｌ１０１に印加される電圧Ｖｌｏａｄの波形を示す。横軸はいずれも時間である。
【００２０】
図７（Ｂ）（ｃ）に示すように、タイミングｔ１０１で電圧Ｖｓｗがハイレベルからローレベルに遷移しスイッチング素子Ｑ７０２がオンすると、負荷Ｌ１０１に直流電圧Ｖｏｕｔの供給が開始される。電源装置に負荷Ｌ１０１が接続されると、図７（Ｂ）（ｅ）に示すように、直流電圧Ｖｏｕｔが低下する。直流電圧Ｖｏｕｔが低下した分（差分）の電圧をＶｄｒｏｐとする。また、負荷Ｌ１０１に印加される電圧Ｖｌｏａｄの波形は、図７（Ｂ）（ｆ）の実線で示すような立ち上がり波形となるのが理想である。しかし、従来の電源装置では、図７（Ｂ）（ｆ）の破線で示すような立ち上がり波形となり、実線の波形に比べて立ち上がり波形も大きく低下する。このように、負荷Ｌ１０１に供給される電圧Ｖｌｏａｄの大きな低下は、機器が正常な起動シーケンスを行う際に課題となる。
【実施例１】
【００２１】
［電源装置］
図１は、実施例１の電源装置の構成を示す回路図である。なお、図６で説明した構成と同じ構成には同じ符号を付し、説明を省略する。図６の電源装置との違いは、スイッチング素子Ｑ７０２の動作に先行して制御部ＩＣ７０１へのフィードバック動作における帰還量を調整するように構成した点である。帰還量は、オペアンプＩＣ７０３の出力端子から出力される電圧Ｖｏｐａｍｐである。言い換えれば、制御部ＩＣ７０１のフィードバック端子であるコンパレータＩＣ８０１の非反転入力端子に入力される電圧であり、この電圧を以降、電圧Ｖｏｐａｍｐということもある。図１のスイッチング素子Ｑ７０２の制御端子に接続された抵抗Ｒ７０９とコントローラＩＣ７０４の第一の端子である制御ポートとの間には、遅延手段である遅延回路としてのバッファＩＣ１０１が接続される。バッファＩＣ１０１は、所定の時間の遅延時間（以下、遅延時間Ｔｄ）を有する。
【００２２】
一方、コントローラＩＣ７０４の制御ポートには、ダイオードＤ１０１を介して、コンデンサＣ１０１と抵抗Ｒ１０１の直列回路が、抵抗Ｒ７０６の一端に接続される。詳細には、コンデンサＣ１０１は、一端がオペアンプＩＣ７０３の非反転入力端子に接続されている。抵抗Ｒ１０１は、一端がコンデンサＣ１０１の他端に接続されている。ダイオードＤ１０１は、アノード側が抵抗Ｒ１０１の他端に接続され、カソード側がコントローラＩＣ７０４の制御ポートに接続されている。このようにダイオードＤ１０１は、アノード側が抵抗Ｒ１０１の一端、言い換えればコンデンサＣ１０１側に接続され、カソード側がコントローラＩＣ７０４の第一の端子である制御ポートに接続されている。ダイオードＤ１０１をこのように接続することで、コントローラＩＣ７０４の制御ポートからハイレベルの電圧Ｖｓｗが出力されている際に、ダイオードＤ１０１が導通状態になるのを防止する。また、ダイオードＤ１０１は、コントローラＩＣ７０４の制御ポートの電圧Ｖｓｗがハイレベルからローレベルへ遷移したときには導通し、電圧Ｖｓｗがローレベルからハイレベルへ遷移したときには、非導通となる整流作用の役割もある。
【００２３】
以下、電源装置の回路動作について説明する。コントローラＩＣ７０４の制御ポートから出力されている電圧Ｖｓｗがハイレベルからローレベルに変化すると、ダイオードＤ１０１が導通する。ダイオードＤ１０１が導通すると、コンデンサＣ１０１が抵抗Ｒ１０１を介して充電される。コンデンサＣ１０１が充電されるまでの間、オペアンプＩＣ７０３の非反転入力端子に入力される直流電圧Ｖｏｕｔの検出値Ｖｄｅｔｅｃｔは、抵抗Ｒ１０１が接続されていることで一時的に低下する。これにより、オペアンプＩＣ７０３の出力端子電圧Ｖｏｐａｍｐも一時的に低下する。このため、コンデンサＣ１０１、抵抗Ｒ１０１、ダイオードＤ１０１は、オペアンプＩＣ７０３の帰還量を調整する調整手段として機能する。その後、コンデンサＣ１０１が充電されることで、直流電圧Ｖｏｕｔの検出値Ｖｄｅｔｅｃｔは徐々に上昇する。
【００２４】
また、スイッチング素子Ｑ７０２は、遅延時間Ｔｄを有するバッファＩＣ１０１が存在することにより、非導通状態から導通状態へ遷移するまでの時間が遅延時間Ｔｄ分、遅れることになる。本実施例では、遅延時間Ｔｄだけスイッチング素子Ｑ７０２が導通状態に遷移するのが遅れている間に、直流電圧Ｖｏｕｔの検出値Ｖｄｅｔｅｃｔを一時的に所定の電圧まで低下させる。本実施例では、直流電圧Ｖｏｕｔの検出値Ｖｄｅｔｅｃｔを電圧Ｖｉｎｊｅｃｔ分低下させることで、直流電圧Ｖｏｕｔを一時的に上昇させる。なお、検出値Ｖｄｅｔｅｃｔの低下分の電圧Ｖｉｎｊｅｃｔは、後述する図２（ｅ）に示すように、電圧Ｖｓｗがローレベルとなるタイミングｔ１１より前の検出値Ｖｄｅｔｅｃｔとタイミングｔ１２で低下した検出値Ｖｄｅｔｅｃｔとの差分の電圧である。直流電圧Ｖｏｕｔが一時的に上昇することで、スイッチング素子Ｑ７０２の導通状態への遷移に伴う負荷電流Ｉｌｏａｄの急激な増加による直流電圧Ｖｏｕｔの大きな低下を防止することができる。一時的に低下させる分の電圧Ｖｉｎｊｅｃｔは、コンデンサＣ１０１の容量と抵抗Ｒ１０１の抵抗値により決定される。
【００２５】
［電源装置の動作］
図２は、本実施例の電源装置の動作を説明する各部の波形を示す図である。図２（ａ）〜図２（ｄ）、図２（ｆ）、図２（ｇ）は、図７（Ｂ）（ａ）〜図７（Ｂ）（ｆ）と同様の波形を示している。また、図２（ｅ）は、オペアンプＩＣ７０３の非反転入力端子に入力される、直流電圧Ｖｏｕｔの検出値Ｖｄｅｔｅｃｔを示す。横軸はいずれも時間を示す。タイミングｔ１１で負荷遮断用のスイッチング素子Ｑ７０２の制御端子に入力されるコントローラＩＣ７０４からの電圧Ｖｓｗがハイレベルからローレベルに遷移する（図２（ｃ））。本実施例では、直流電圧Ｖｏｕｔの後段に接続される負荷Ｌ１０１の負荷電流Ｉｌｏａｄの増加が開始されるタイミングｔ１３までには、バッファＩｃ１０１による遅延時間Ｔｄが存在する。
【００２６】
本実施例では、タイミングｔ１１で電圧Ｖｓｗがハイレベルからローレベルに遷移すると、ダイオードＤ１０１が導通する。ダイオードＤ１０１が導通すると、抵抗Ｒ１０１とコンデンサＣ１０１の直列回路で構成された微分回路の動作により、直流電圧Ｖｏｕｔの検出値Ｖｄｅｔｅｃｔが一時的に低下する（図２（ｅ））。例えば、タイミングｔ１１における検出値Ｖｄｅｔｅｃｔから、タイミングｔ１２では電圧Ｖｉｎｊｅｃｔ分、検出値Ｖｄｅｔｅｃｔを低下させる。これにより、制御部ＩＣ７０１のフィードバック端子に入力される帰還量である、オペアンプＩＣ７０３の出力端子の電圧（以下、出力端子電圧とする）Ｖｏｐａｍｐを第一の値から第二の値に低下させる（図２（ａ））。電圧Ｖｏｐａｍｐが第一の値から第二の値に低下することにより、主スイッチング素子Ｑ７０１を駆動するコンパレータＩＣ８０１の出力端子電圧Ｖｐｗｍのオン幅を長くすることができる（図２（ｂ）のＴｏｎ）。コンパレータＩＣ８０１の出力端子電圧Ｖｐｗｍのオン幅が長くなることで、直流電圧Ｖｏｕｔを上昇させ（図２（ｆ））、アルミ電解コンデンサＣ７０３に蓄積される電荷量を上昇させることが可能となる。
【００２７】
タイミングｔ１１から遅延時間Ｔｄが経過したタイミングｔ１３で、スイッチング素子Ｑ７０２は導通状態に遷移する。このように、本実施例では、スイッチング素子Ｑ７０２を導通させるための電圧Ｖｓｗはタイミングｔ１１でローレベルになるが、実際にスイッチング素子Ｑ７０２が導通するタイミングは、バッファＩＣ１０１の遅延時間Ｔｄが経過したタイミングｔ１３である。このため、本実施例のコンデンサＣ１０１、抵抗Ｒ１０１、ダイオードＤ１０１は、スイッチング素子Ｑ７０２により負荷Ｌ１０１への直流電圧Ｖｏｕｔの供給の接続に先立って、帰還量を調整する調整手段として機能している。スイッチング素子Ｑ７０２が導通状態に遷移すると、直流電圧Ｖｏｕｔは降下を始める。しかし、アルミ電解コンデンサＣ７０３に蓄積された電荷の効果により、本実施例では、次のようになる。即ち、タイミングｔ１１より前の値からタイミングｔ１４で直流電圧Ｖｏｕｔが低下した分の電圧Ｖｄｒｏｐは、従来の電源装置（図７（Ｂ）（ｅ））の低下分の電圧Ｖｄｒｏｐに比べて小さくなる（図２（ｆ））。結果として、負荷電流Ｉｌｏａｄが流れている負荷Ｌ１０１に印加される電圧Ｖｌｏａｄの低下を抑えることが可能となる。図２（ｇ）には、負荷Ｌ１０１に印加される電圧Ｖｌｏａｄについて、従来の立ち上がり波形を破線で示し、本実施例の立ち上がり波形を実線で示す。図２（ｇ）の破線で示すように、従来の電源装置では、負荷Ｌ１０１に印加される電圧Ｖｌｏａｄの立ち上がり特性が低下するという課題があった。しかし、本実施例の電源装置では、図２（ｇ）の実線で示すように、立ち上がり特性を改善することが可能となる。
【００２８】
本実施例では、微分回路を用いて直流電圧Ｖｏｕｔの検出値Ｖｄｅｔｅｃｔを一時的に変化させることで、制御回路の帰還量を変化させている。しかし、本発明は帰還量を変化させる手段に言及したものではなく、負荷が急激に増加する際に制御回路の帰還量を変化させる点に特徴がある。
【００２９】
以上、本実施例によれば、電源装置に負荷が接続された際の電圧の低下を改善することができる。
【実施例２】
【００３０】
［電源装置］
図３（Ａ）は実施例２の電源装置の構成を示す回路図である。実施例１との違いは複数の負荷を有し、負荷の各々に対応して複数の接続手段である負荷遮断用のスイッチング素子が配置されている点である。また、複数の負荷遮断用のスイッチング素子に対応した複数の遅延手段（バッファ、又はバッファと時定数回路）を有している。更に、複数の負荷の各々に対応して複数の調整手段（微分回路とダイオード）を有し、実施例１で説明した微分回路の時定数を各々の負荷に対応して個別に設定する。更に、各バッファの遅延時間を各々の負荷によって個別に設定する。本実施例では、図１で説明した構成と同じ構成には同じ符号を付し、説明を省略する。また、電源装置のＰＷＭ制御に関する部分に関する回路部分については実施例１と同じであるため説明を省略する。
【００３１】
負荷遮断用のスイッチング素子Ｑ７０２の後段には負荷Ｌ１０１が接続され、負荷遮断用のスイッチング素子Ｑ３０１の後段には負荷Ｌ１０２が接続され、それぞれ負荷Ｌ１０１、Ｌ１０２の遮断が制御される。スイッチング素子Ｑ３０１の電流流入端子と制御端子との間には抵抗Ｒ３０１が接続され、スイッチング素子Ｑ３０１の制御端子は抵抗Ｒ３０２を介してバッファＩＣ３０１の出力端子に接続される。バッファＩＣ３０１の入力端子は、コンデンサＣ３０１と抵抗Ｒ３０３とで構成された時定数回路を介してコントローラＩＣ７０４の制御ポートに接続される。コントローラＩＣ７０４は、制御ポートから電圧Ｖｓｗ２を出力することにより、スイッチング素子Ｑ３０１を制御する。
【００３２】
本実施例では、スイッチング素子Ｑ７０２用の遅延素子であるバッファＩＣ１０１の入力端子にも、コンデンサＣ３０２と抵抗Ｒ３０４とで構成された時定数回路が接続される。バッファＩＣ１０１に接続されたコンデンサＣ３０２と抵抗Ｒ３０４とで構成される時定数回路の時定数は、バッファＩＣ３０１に接続されたコンデンサＣ３０１と抵抗Ｒ３０３とで構成される時定数回路の時定数とは異なるように設定される。なお、実施例１のように、バッファＩＣ１０１、ＩＣ３０１の入力端子に、コンデンサＣ３０２及び抵抗Ｒ３０４、コンデンサＣ３０１及び抵抗Ｒ３０３が、それぞれ接続されていない構成でもよい。また、実施例１のような負荷Ｌ１０１が一つの場合に、バッファＩＣ１０１の入力端子に時定数回路を接続する構成としてもよい。
【００３３】
コントローラＩＣ７０４の各々の制御ポートは、回路定数の異なる微分回路を介して電圧検出用の抵抗Ｒ７０６の一端に接続される。詳細には、電圧Ｖｓｗ１を出力するコントローラＩＣ７０４の制御ポートには、ダイオードＤ１０１を介してコンデンサＣ１０１と抵抗Ｒ１０１とが直列に接続された微分回路が接続される。実施例１で説明したように、ダイオードＤ１０１は、アノード側が微分回路に接続され、カソード側がコントローラＩＣ７０４の制御ポートに接続される。電圧Ｖｓｗ２を出力するコントローラＩＣ７０４の制御ポートには、ダイオードＤ３０１を介してコンデンサＣ３０３と抵抗Ｒ３０５とが直列に接続された微分回路が接続される。ダイオードＤ３０１は、アノード側が微分回路に接続され、カソード側がコントローラＩＣ７０４の制御ポートに接続される。
【００３４】
［電源装置の動作］
図３（Ｂ）は、本実施例の電源装置の動作を説明する各部の波形を示す図である。図３（Ｂ）（ａ）、図３（Ｂ）（ｂ）、図３（Ｂ）（ｅ）〜図３（Ｂ）（ｇ）は、図２（ａ）、図（ｂ）、図２（ｄ）〜図２（ｆ）と同様の波形を示している。また、図３（Ｂ）（ｃ）は、コントローラＩＣ７０４の制御ポートから出力される電圧Ｖｓｗ１を、図３（Ｂ）（ｄ）は、コントローラＩＣ７０４の制御ポートから出力される電圧Ｖｓｗ２を、それぞれ示す。
【００３５】
タイミングｔ２１で、負荷Ｌ１０１への電力供給制御を行うスイッチング素子Ｑ７０２の制御端子に入力されるコントローラＩＣ７０４からの電圧Ｖｓｗ１がローレベルに遷移する。コントローラＩＣ７０４から出力される電圧Ｖｓｗ１がハイレベルからローレベルに遷移してから、直流電圧Ｖｏｕｔの後段に接続される負荷電流Ｉｌｏａｄの増加が開始されるタイミングｔ２３までには、遅延時間Ｔｄ１が存在する（図３（Ｂ）（ｅ））。遅延時間Ｔｄ１は、コンデンサＣ３０２と抵抗Ｒ３０４により構成される時定数回路の時定数とバッファＩＣ１０１の遅延時間との合計の時間で決定される。
【００３６】
タイミングｔ２２で、コンデンサＣ１０１と抵抗Ｒ１０１の直列回路により構成された微分回路の動作により、直流電圧Ｖｏｕｔの検出値Ｖｄｅｔｅｃｔが一時的に電圧Ｖｉｎｊｅｃｔ１分、低下する（図３（Ｂ）（ｆ））。これにより、オペアンプＩＣ７０３の出力端子の電圧Ｖｏｐａｍｐが低下し（図３（Ｂ）（ａ）破線）、主スイッチング素子Ｑ７０１を駆動するコンパレータＩＣ８０１の出力端子電圧Ｖｐｗｍのオン幅が長くなる（図３（Ｂ）（ｂ）Ｔｏｎ１）。コンパレータＩＣ８０１の出力端子電圧Ｖｐｗｍのオン幅が長くなることで、直流電圧Ｖｏｕｔが上昇し（図３（Ｂ）（ｇ））、アルミ電解コンデンサＣ７０３に蓄積される電荷量を上昇させることが可能となる。
【００３７】
タイミングｔ２３で遅延時間Ｔｄ１が経過すると、スイッチング素子Ｑ７０２は導通状態に遷移する。スイッチング素子Ｑ７０２が導通状態に遷移すると、直流電圧Ｖｏｕｔは降下を始める（図３（Ｂ）（ｇ））。しかし、アルミ電解コンデンサＣ７０３に蓄積された電荷の効果により、タイミングｔ２１より前の直流電圧Ｖｏｕｔとタイミングｔ２４における直流電圧Ｖｏｕｔとの差分の電圧Ｖｄｒｏｐ１（言い換えれば、低下分の電圧）を小さくすることが可能となる。
【００３８】
同様に、タイミングｔ２５で、負荷Ｌ１０２への電力供給制御を行うスイッチング素子Ｑ３０１の制御端子に入力されるコントローラＩＣ７０４からの電圧Ｖｓｗ２がローレベルに遷移する（図３（Ｂ）（ｄ））。コントローラＩＣ７０４から出力される電圧Ｖｓｗ２がハイレベルからローレベルに遷移してから、直流電圧Ｖｏｕｔの後段に接続される負荷電流Ｉｌｏａｄの増加が開始されるタイミングｔ２７までには、遅延時間Ｔｄ２が存在する（図３（Ｂ）（ｅ））。遅延時間Ｔｄ２は、コンデンサＣ３０１と抵抗Ｒ３０３により構成される時定数回路とバッファＩＣ３０１の遅延時間との合計の時間で決定される。
【００３９】
タイミングｔ２６で、コンデンサＣ３０３と抵抗Ｒ３０５の直列回路により構成された微分回路の動作により、直流電圧Ｖｏｕｔの検出値Ｖｄｅｔｅｃｔが一時的に電圧Ｖｉｎｊｅｃｔ２分、低下する（図３（Ｂ）（ｆ））。これにより、オペアンプＩＣ７０３の出力端子の電圧Ｖｏｐａｍｐが低下し（図３（Ｂ）（ａ））、主スイッチング素子Ｑ７０１を駆動するコンパレータＩＣ８０１の出力端子電圧Ｖｐｗｍのオン幅が長くなる（図３（Ｂ）（ｂ）Ｔｏｎ２）。コンパレータＩＣ８０１の出力端子電圧Ｖｐｗｍのオン幅が長くなることで、直流電圧Ｖｏｕｔが上昇し（図３（Ｂ）（ｇ））、アルミ電解コンデンサＣ７０３に蓄積される電荷量を上昇させることが可能となる。
【００４０】
タイミングｔ２７で遅延時間Ｔｄ２が経過すると、スイッチング素子Ｑ３０１は導通状態に遷移する。スイッチング素子Ｑ３０１が導通状態に遷移すると、直流電圧Ｖｏｕｔは降下を始める（図３（Ｂ）（ｇ））。しかし、アルミ電解コンデンサＣ７０３に蓄積された電荷の効果により、タイミングｔ２１より前の直流電圧Ｖｏｕｔとタイミングｔ２８における直流電圧Ｖｏｕｔとの差分の電圧Ｖｄｒｏｐ２（言い換えれば、低下分の電圧）を小さくすることが可能となる。
【００４１】
本実施例で述べたように、負荷の消費する負荷電流の大きさ、負荷電流の形態（電流波形）に応じて遅延時間及び微分回路の定数を最適化することにより、直流電圧Ｖｏｕｔの低下を抑制することが可能となる。そして、複数の負荷を有する場合においても、安定した電源システムを形成することが可能となる。
【００４２】
以上、本実施例によれば、電源装置に負荷が接続された際の電圧の低下を改善することができる。
【実施例３】
【００４３】
［電源装置］
図４（Ａ）は、実施例３の電源装置の構成を示す回路図である。実施例１、２との違いは、遅延時間を生成するためのバッファＩＣ及び時定数回路を用いていない点である。本実施例では、機器制御用のコントローラＩＣ７０４の制御ポートからオペアンプＩＣ７０３を直接制御する構成である。そして、帰還回路に対してコントローラＩＣ７０４から抵抗Ｒ５０１及び抵抗Ｒ５０２を介して、直接、帰還量を調整するように構成した点に特徴がある。また、本実施例では、コントローラＩＣ７０４が遅延時間Ｔｄ１、Ｔｄ２が経過したときにスイッチング素子Ｑ７０２、Ｑ３０１を導通させる。このため、本実施例のコントローラＩＣ７０４は、遅延手段及び調整手段としても機能する。本実施例では、ＰＷＭ制御に関する部分に関する回路部分については実施例１と同じであるため、説明を省略する。また、図１、図３（Ａ）で説明した構成と同じ構成には同じ符号を付し、説明を省略する。
【００４４】
本実施例では、コントローラＩＣ７０４の制御ポートは、帰還量を調整する必要のない状態（以下、通常状態）ではハイインピーダンス状態であり、帰還量を調整する必要がある状態ではローレベルとなる。信号Ｖｆｂ１を出力するコントローラＩＣ７０４の第二の端子である制御ポートには、抵抗Ｒ５０１が抵抗Ｒ７０６の一端に接続される。また、信号Ｖｆｂ２を出力するコントローラＩＣ７０４の第二の端子である制御ポートには、抵抗Ｒ５０２が抵抗Ｒ７０６の一端に接続される。抵抗Ｒ５０１及び抵抗Ｒ５０２の定数は、各々の負荷Ｌ１０１又は負荷Ｌ１０２により個別に設定される。
【００４５】
［電源装置の動作］
図４（Ｂ）は、本実施例の電源装置の動作を説明する各部の波形を示す図である。図４（Ｂ）（ａ）〜図４（Ｂ）（ｄ）、図４（Ｂ）（ｇ）〜図４（Ｂ）（ｉ）は、図３（Ｂ）（ａ）〜図３（Ｂ）（ｇ）と同様の波形を示している。また、図４（Ｂ）（ｅ）は、コントローラＩＣ７０４の制御ポートから出力される信号Ｖｆｂ１を、図４（Ｂ）（ｆ）は、コントローラＩＣ７０４の制御ポートから出力される信号Ｖｆｂ２を、それぞれ示す。
【００４６】
先に説明した実施例２との違いは、コントローラＩＣ７０４の制御ポートから出力される信号Ｖｆｂ１、Ｖｆｂ２が追加されている点にある。まず、タイミングｔ３１で、コントローラＩＣ７０４の制御ポートの信号Ｖｆｂ１が、ハイインピーダンスからローレベルに所定の時間、遷移する（図４（Ｂ）（ｅ））。この動作は、負荷Ｌ１０１への電力供給制御を行うスイッチング素子Ｑ７０２の制御端子に入力されるコントローラＩＣ７０４の制御ポートからの電圧Ｖｓｗ１がローレベルに遷移するタイミングｔ３３に先立って行われる。
【００４７】
この動作により、タイミングｔ３２で、直流電圧Ｖｏｕｔの検出値Ｖｄｅｔｅｃｔが一時的に低下する。このとき、低下した電圧の差分をＶｉｎｊｅｃｔ１とする。直流電圧Ｖｏｕｔの検出値Ｖｄｅｔｅｃｔは、抵抗Ｒ５０１の抵抗値と電圧検出用の抵抗Ｒ７０５及び抵抗Ｒ７０６の抵抗値で決まる。直流電圧Ｖｏｕｔの検出値Ｖｄｅｔｅｃｔが低下したことで、実施例１及び実施例２と同じ動作原理、即ちコンパレータＩＣ８０１の出力端子電圧Ｖｐｗｍのオン幅が長くなり（図４（Ｂ）（ａ）Ｔｏｎ１）、直流電圧Ｖｏｕｔは上昇する（図４（Ｂ）（ｉ））。
【００４８】
次にコントローラＩＣ７０４は、遅延時間Ｔｄ１が経過したタイミングｔ３３で制御ポートの電圧Ｖｓｗ１をハイレベルからローレベルに切り替える（図４（Ｂ）（ｃ））。これにより、スイッチング素子Ｑ７０２は導通状態となり、負荷Ｌ１０１に電力が供給される。本実施例では、このときの直流電圧Ｖｏｕｔの低下分の電圧Ｖｄｒｏｐ１を小さくすることが可能となる（図４（Ｂ）（ｉ））。なお、本実施例では、遅延時間Ｔｄ１は予め決定された値であり、コントローラＩＣ７０４の不図示のメモリに記憶されている。また、遅延時間Ｔｄ１は、負荷電流Ｉｏａｄに基づいて決定される値であり、例えば、負荷電流Ｉｌｏａｄが大きい場合には遅延時間Ｔｄ１を長くし、負荷電流Ｉｌｏａｄが小さい場合には遅延時間Ｔｄ１を短くする。コントローラＩＣ７０４は、不図示のタイマを参照することにより、タイミングｔ３１から遅延時間Ｔｄ１が経過したことを検知する。
【００４９】
負荷Ｌ１０２への電力供給制御を行うスイッチング素子Ｑ３０１を動作させる際も、同様である。タイミングｔ３４で、コントローラＩＣ７０４の制御ポートの信号Ｖｆｂ２が、ハイインピーダンスから一時的にローレベルに遷移する（図４（Ｂ）（ｆ））。この動作は、負荷Ｌ１０２への電力供給制御を行うスイッチング素子Ｑ３０１の制御端子に入力されるコントローラＩＣ７０４の制御ポートからの電圧Ｖｓｗ２が、ローレベルに遷移するタイミングｔ３６に先立って行われる。
【００５０】
この動作により、タイミングｔ３５で、直流電圧Ｖｏｕｔの検出値Ｖｄｅｔｅｃｔが一時的に低下する。このとき、低下した電圧の差分をＶｉｎｊｅｃｔ２とする。直流電圧Ｖｏｕｔの検出値Ｖｄｅｔｅｃｔは、抵抗Ｒ５０２の抵抗値と電圧検出用の抵抗Ｒ７０５及び抵抗Ｒ７０６の抵抗値で決まる。直流電圧Ｖｏｕｔの検出値Ｖｄｅｔｅｃｔが低下したことで、実施例１及び実施例２と同じ動作原理によりコンパレータＩＣ８０１の出力端子電圧Ｖｐｗｍのオン幅が長くなり（図４（Ｂ）（ｂ）Ｔｏｎ２）、直流電圧Ｖｏｕｔは上昇する（図４（Ｂ）（ｉ））。
【００５１】
コントローラＩＣ７０４は、遅延時間Ｔｄ２が経過したタイミングｔ３６で制御ポートの電圧Ｖｓｗ２をハイレベルからローレベルに切り替える（図４（Ｂ）（ｄ））。これにより、スイッチング素子Ｑ３０１は導通状態となり、負荷Ｌ１０２に電力が供給される。本実施例では、このときの直流電圧Ｖｏｕｔの低下分の電圧Ｖｄｒｏｐ２を小さくすることが可能となる（図４（Ｂ）（ｉ））。なお、本実施例では、遅延時間Ｔｄ２は予め決定された値であり、コントローラＩＣ７０４の不図示のメモリに記憶されている。また、遅延時間Ｔｄ２は、負荷電流Ｉｏａｄに基づいて決定される値であり、例えば、負荷電流Ｉｌｏａｄが大きい場合には遅延時間Ｔｄ２を長くし、負荷電流Ｉｌｏａｄが小さい場合には遅延時間Ｔｄ２を短くする。コントローラＩＣ７０４は、不図示のタイマを参照することにより、タイミングｔ３４から遅延時間Ｔｄ２が経過したことを検知する。このように、本実施例では、コントローラＩＣ７０４は、複数の負荷Ｌ１０１、Ｌ１０２の各々に対応したタイミングで帰還量を調整する。そして、コントローラＩＣ７０４は、複数の負荷Ｌ１０１、Ｌ１０２の各々に対応して決定された複数の遅延時間Ｔｄ１、Ｔｄ２が各々経過してからスイッチング素子Ｑ７０１、Ｑ３０１を各々接続させる。
【００５２】
このように、コントローラＩＣ７０４の制御ポートをシーケンシャルに動作させることで、電源装置の負荷の遮断及び帰還量の調整を適切に行うことにより、システムの簡素化と電源システムの安定化の両立を図ることが可能となる。また、本実施例では、制御ポートの信号Ｖｆｂ１、Ｖｆｂ２を独立に各々の負荷に合わせて設定するシステムを提案している。しかし、制御ポートの信号Ｖｆｂ１、Ｖｆｂ２を、機器の状態に応じて組み合わせて制御することも可能である。例えば、ある負荷では信号Ｖｆｂ１、Ｖｆｂ２の双方をローレベルとし、ある負荷では信号Ｖｆｂ１、Ｖｆｂ２の一方の信号のみローレベルとする等、制御することが可能である。このような制御を行うことで、負荷の状態に合わせて多段階での調整が可能となるため、より複雑なシステムに対応することが可能となる。
【００５３】
本実施例によれば、電源装置に負荷が接続された際の電圧の低下を改善することができる。
【実施例４】
【００５４】
実施例１〜３で説明した電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１〜３の電源装置が適用される画像形成装置の構成を説明する。
【００５５】
［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図５に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１〜３で説明した電源装置４００を備えている。なお、実施例１〜３の電源装置４００を適用可能な画像形成装置は、図５に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
【００５６】
レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ３２０を備えており、実施例１〜３に記載の電源装置４００は、例えばコントローラ３２０に電力を供給する。なお、図５のコントローラ３２０と実施例１〜３で説明したコントローラＩＣ７０４は同じものであってもよい。また、実施例１〜３に記載の電源装置４００は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。即ち、実施例１〜３の負荷Ｌ１０１、Ｌ１０２等は、コントローラ３２０や駆動部に相当する。本実施例の画像形成装置は、実施例１〜３で説明したように、負荷Ｌ１０１（Ｌ１０２）への電力供給を開始する際に、スイッチング素子Ｑ７０２（Ｑ３０１）の導通状態への切替えに先立って、オペアンプＩＣ７０３の帰還量を調整する。これにより、直流電圧Ｖｏｕｔの低下を改善することができる。
【００５７】
以上、本実施例によれば、電源装置に負荷が接続された際の電圧の低下を改善することができる。
【符号の説明】
【００５８】
Ｃ１０１    コンデンサ
Ｄ１０１    ダイオード
ＩＣ１０１  バッファ
ＩＣ７０３  オペアンプ
Ｑ７０２    スイッチング素子
Ｒ１０１    抵抗
【図１】
2017163658.tif 000003
【図２】
2017163658.tif 000004
【図３】
2017163658.tif 000005
【図４】
2017163658.tif 000006
【図５】
2017163658.tif 000007
【図６】
2017163658.tif 000008
【図７】
2017163658.tif 000009