(57)【要約】【課題】電源ヴィアから信号ヴィアへノイズが伝搬するのを低減する。【解決手段】プリント回路板１００は、プリント配線板２００と、ＬＳＩ３００と、コンデンサ３２０とを備えている。プリント配線板２００は、信号ヴィア２２０Ｓと、導体層２０２で電源パターン２５０Ｖと接続されていない電源ヴィア２２０Ｖ１と、導体層２０２で電源パターン２５０Ｖと接続されている電源ヴィア２２０Ｖ２とを有する。電源ヴィア２２０Ｖ１と電源ヴィア２２０Ｖ２とは、導体層２０１に対して導体層２０２よりも遠くの導体層２０４に配置された導体パターン２６０Ｖで接続されて、コンデンサ３２０の一方の端子３２１に電気的に導通している。【選択図】図２
2017216367.tif 000002
【特許請求の範囲】
【請求項１】
第１電源端子、第２電源端子及び信号端子を有する半導体装置と、
一対の端子を有する容量性素子と、
前記半導体装置が実装された第１表面、前記容量性素子が実装された、前記第１表面とは反対側の第２表面、及び電源パターンが配置された内層を有するプリント配線板と、を備え、
前記プリント配線板は、
前記信号端子に電気的に導通する信号ヴィアと、
前記第１電源端子に電気的に導通し、前記内層で前記電源パターンと接続されていない、前記プリント配線板を貫通する第１電源ヴィアと、
前記第２電源端子に電気的に導通し、前記信号ヴィアに対して前記第１電源ヴィアよりも遠くに配置され、前記内層で前記電源パターンと接続されている第２電源ヴィアと、を有し、
前記第１電源ヴィアと前記第２電源ヴィアとは、前記第１表面に対して前記内層よりも遠くの導体層に配置された導体パターンで接続されて、前記容量性素子の一方の端子に電気的に導通していることを特徴とするプリント回路板。
【請求項２】
前記遠くの導体層が、前記内層と前記第２表面との間に配置された導体層であることを特徴とする請求項１に記載のプリント回路板。
【請求項３】
前記遠くの導体層が、前記第２表面に配置された導体層であることを特徴とする請求項１に記載のプリント回路板。
【請求項４】
前記容量性素子が、前記第２表面において前記第１電源ヴィアに接続されていることを特徴とする請求項１乃至３のいずれか１項に記載のプリント回路板。
【請求項５】
前記容量性素子が、前記第２表面において前記第１電源ヴィアに接続された第１容量性素子と、前記第２表面において前記第２電源ヴィアに接続された第２容量性素子とで構成されていることを特徴とする請求項１乃至３のいずれか１項に記載のプリント回路板。
【請求項６】
前記第２容量性素子の寄生インダクタンスが、前記第１容量性素子の寄生インダクタンスよりも低いことを特徴とする請求項５に記載のプリント回路板。
【請求項７】
前記第１電源ヴィアの中心線と前記信号ヴィアの中心線との距離をＤ、前記遠くの導体層と前記第２表面との距離をＬとしたとき、
Ｌ≦−０．１２×Ｄ２＋０．８×Ｄ＋０．３６
の関係式を満たすことを特徴とする請求項１乃至６のいずれか１項に記載のプリント回路板。
【請求項８】
前記半導体装置が、ＢＧＡ型又はＬＧＡ型の半導体パッケージであることを特徴とする請求項１乃至７のいずれか１項に記載のプリント回路板。
【請求項９】
前記第１電源ヴィアは、前記信号ヴィアに隣接するヴィアであることを特徴とする請求項１乃至８のいずれか１項に記載のプリント回路板。
【請求項１０】
請求項１乃至９のいずれか１項に記載のプリント回路板と、
前記プリント回路板に接続された制御対象と、を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置が実装されたプリント配線板を備えたプリント回路板及び電子機器に関する。
【背景技術】
【０００２】
近年、電子機器の高性能化を受けて、プリント配線板に実装された半導体集積回路（ＬＳＩ）等の半導体装置から出力される電気信号が高速化及び低振幅化している。例えば、信号の速度は、従来１０［ＭＨｚ］程度であったのが近年では１［ＧＨｚ］程度にまで高速化されている。また、信号の振幅は、従来５［Ｖ］程度であったのが、近年では１．５［Ｖ］以下にまで低振幅化されている。
【０００３】
また、近年、電子機器の小型化のために、半導体装置の端子の挟ピッチ化とプリント配線板に実装される部品の高密度化が求められている。例えば、半導体装置の端子間のピッチは、従来１．２７［ｍｍ］程度であったのが、近年では０．８［ｍｍ］程度にまで狭ピッチ化されている。半導体装置の各端子には、プリント配線板に形成された信号線や電源線が接続されるが、挟ピッチ化によりプリント配線板の信号線と電源線とが近接するようになってきている。
【０００４】
一方、半導体装置が動作することにより半導体装置の電源端子から電源線にノイズが出力され、電源線をアンテナとしてノイズが外部に放射される。半導体装置の電源端子に接続された電源線から放射される放射ノイズを低減するため、半導体装置の近傍、具体的には半導体装置が実装された第１表層とは反対側の第２表層にバイパスコンデンサを配置した構造が提案されている（特許文献１参照）。特許文献１には、半導体装置の電源端子とバイパスコンデンサの一方の端子とを電源ヴィアで接続した構成が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１９６８５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、配線の都合上、半導体装置の信号端子は、信号ヴィアで内層または第２表層に配置された信号パターンに接続される。また、半導体装置の電源端子は、電源ヴィアで内層に配置した電源パターンに接続される。電源線を伝搬するノイズには、前述した半導体装置の動作に起因するノイズのほか、外部機器やプリント配線板上の他の部品で発生した外来ノイズが存在する。
【０００７】
従来の構成において、電源パターンに伝搬した外来ノイズは、電源ヴィアを介してコンデンサに流れ、半導体装置の電源端子に流れるのを低減することはできる。しかし、端子間の狭ピッチ化によりヴィア間も狭ピッチ化され、電源ヴィアと信号ヴィアとが近接しているため、電磁誘導により、ノイズが電源ヴィアから信号ヴィアに伝搬しやすくなっていた。
【０００８】
特に、信号の高速化及び低振幅化により、動作タイミングマージンと動作電圧マージンが低減しており、電源ヴィアから信号ヴィアに伝搬するノイズが信号に与える影響を無視することができなくなっていた。
【０００９】
そこで、本発明は、電源ヴィアから信号ヴィアへノイズが伝搬するのを低減することを目的とする。
【課題を解決するための手段】
【００１０】
本発明のプリント回路板は、第１電源端子、第２電源端子及び信号端子を有する半導体装置と、一対の端子を有する容量性素子と、前記半導体装置が実装された第１表面、前記容量性素子が実装された、前記第１表面とは反対側の第２表面、及び電源パターンが配置された内層を有するプリント配線板と、を備え、前記プリント配線板は、前記信号端子に電気的に導通する信号ヴィアと、前記第１電源端子に電気的に導通し、前記内層で前記電源パターンと接続されていない、前記プリント配線板を貫通する第１電源ヴィアと、前記第２電源端子に電気的に導通し、前記信号ヴィアに対して前記第１電源ヴィアよりも遠くに配置され、前記内層で前記電源パターンと接続されている第２電源ヴィアと、を有し、前記第１電源ヴィアと前記第２電源ヴィアとは、前記第１表面に対して前記内層よりも遠くの導体層に配置された導体パターンで接続されて、前記容量性素子の一方の端子に電気的に導通していることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、第１電源ヴィアと第２電源ヴィアのうち、相対的に信号ヴィアに近い第１電源ヴィアから信号ヴィアへノイズが伝搬するのを低減することができる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態に係る電子機器の一例を示す説明図である。
【図２】第１実施形態に係るプリント回路板を示す模式図である。
【図３】（ａ）はプリント配線板の第１表層を示す平面図、（ｂ），（ｃ），（ｄ）はプリント配線板の内層を示す平面図、（ｅ）はプリント配線板の第２表層を示す平面図である。
【図４】（ａ）は第１実施形態に係るプリント回路板の説明図である。（ｂ）は間隔Ｄと長さＬとの関係の計算結果を示すグラフである。
【図５】第２実施形態に係るプリント回路板を示す模式図である。
【図６】第３実施形態に係るプリント回路板を示す模式図である。
【図７】（ａ）はプリント配線板の第１層を示す平面図である。（ｂ）はプリント配線板の第２層を示す平面図である。（ｃ）はプリント配線板の第３層を示す平面図である。
【図８】（ａ）はプリント配線板の第４層を示す平面図である。（ｂ）はプリント配線板の第５層を示す平面図である。（ｃ）はプリント配線板の第６層を示す平面図である。
【図９】（ａ）は実施例１と比較例１のプリント回路板において、シミュレーションにより求めたＰｏｒｔ１の入力インピーダンスを示すグラフである。（ｂ）は、実施例１と比較例１のプリント回路板において、シミュレーションにより求めたＰｏｒｔ３−Ｐｏｒｔ５間の伝達インピーダンスを示すグラフである。
【図１０】（ａ）は実施例１と比較例１のプリント回路板における回路解析のネットリスト示す説明図である。（ｂ）は実施例１と比較例１のプリント回路板においてＰｏｒｔ５で観測されたノイズの電圧波形を示すグラフである。
【図１１】実施例１、実施例２及び比較例１のプリント回路板において、シミュレーションにより求めたＰｏｒｔ３−Ｐｏｒｔ５間の伝達インピーダンスを示すグラフである。
【図１２】（ａ）は比較例のプリント回路板を示す模式図である。（ｂ）は（ａ）において電源パターンに印加された外来ノイズの伝搬経路を説明するための模式図である。
【発明を実施するための形態】
【００１３】
以下、本発明を実施するための形態を、図面を参照しながら説明する。
【００１４】
［第１実施形態］
図１は、第１実施形態に係る電子機器の一例を示す説明図である。電子機器１０００は、例えば画像形成装置（例えば複写機やプリンタ等）、カメラ等である。電子機器１０００は、プリント回路板１００と、プリント回路板１００に電力を供給する電源装置４００と、プリント回路板１００により制御される制御対象（例えばディスプレイ、モータ、メモリ等）５００とを備えている。
【００１５】
図２は、第１実施形態に係るプリント回路板を示す模式図である。図２には、プリント回路板１００の断面を模式的に図示している。プリント回路板１００は、プリント配線板２００と、プリント配線板２００に実装された半導体装置であるＬＳＩ３００と、プリント配線板２００に実装された容量性素子であるコンデンサ３２０とを備えている。
【００１６】
ＬＳＩ３００は、ＢＧＡ型の半導体パッケージであり、外形が平面視で略四角形状に形成されている。ＬＳＩ３００は、アレイ状（正方格子状）に配列された複数の端子３１０を有する。複数の端子３１０は、パッケージ本体に形成されたパッドにはんだが取り付けられて構成されている。
【００１７】
複数の端子３１０には、複数の電源端子３１０Ｖ１，３１０Ｖ２、グラウンド端子３１０Ｇ、及び信号端子３１０Ｓ等が含まれている。信号端子３１０Ｓは、デジタル信号（例えば制御信号やデータ信号、クロック信号等）を出力又は入力する端子である。電源端子３１０Ｖ１，３１０Ｖ２は、不図示の電源回路からＬＳＩ３００の動作に必要な直流電圧が印加される端子である。電源端子３１０Ｖ１と電源端子３１０Ｖ２には、同じ電圧値となる直流電圧が印加される。例えば、電源端子３１０Ｖ１と電源端子３１０Ｖ２には、１．５［Ｖ］の直流電圧が印加される。電源端子３１０Ｖ１と電源端子３１０２とは、ＬＳＩ３００の内部で不図示の導体でつながっている。なお、グラウンド端子３１０Ｇには、電源端子３１０Ｖ１，３１０Ｖ２に印加される電圧の基準となるグラウンド電位が印加される。即ち、ＬＳＩ３００（内部の半導体チップ）は、電源端子３１０Ｖ１，３１０Ｖ２と、グラウンド端子３１０Ｇとの間に印加された端子間電圧により動作する。
【００１８】
電源端子３１０Ｖ１は、信号端子３１０Ｓに隣接する第１電源端子であり、電源端子３１０Ｖ２は、信号端子３１０Ｓに隣接していない第２電源端子である。第１実施形態では、複数の端子３１０がアレイ状に配列されているため、信号端子３１０Ｓの周りには、隣接する端子として、最大で８つの端子が存在し得る。コンデンサ３２０は、バイパスコンデンサであり、第１実施形態では、電源端子３１０Ｖ１，３１０Ｖ２に対して共通に用いられる。コンデンサ３２０は、一対の端子３２１，３２２を有する部品（素子）であり、チップコンデンサが好適である。
【００１９】
図２では、紙面右から左に向かって、信号端子３１０Ｓ、電源端子３１０Ｖ１、グラウンド端子３１０Ｇ、電源端子３１０Ｖ２の順に１列に等間隔に配置されている状態を例に図示している。
【００２０】
プリント配線板２００は、第１実施形態では５層以上のプリント配線板であり、複数の導体層２０１，２０２，２０３，２０４，２０５が、エポキシ樹脂等の絶縁体（誘電体）からなる絶縁体層（誘電体層）を介して積層されて構成されている。導体層２０１〜２０５は、導体パターンが配置された層である。プリント配線板を構成する導体としては、銅や金が好適である。
【００２１】
導体層２０１は、プリント配線板２００の一方の表面（第１表面）を構成する表層（第１表層）、導体層２０２，２０３，２０４は内層、導体層２０５はプリント配線板２００の他方の表面（第２表面）を構成する表層（第２表層）である。なお、導体層２０１，２０５上には、接合用のランド等を避けて不図示のソルダーレジストが形成されている。
【００２２】
一対の導体層２０１，２０５のうち、一方の導体層２０１には、ＬＳＩ３００が実装され、導体層２０１とは反対側の他方の導体層２０５には、コンデンサ３２０が実装されている。コンデンサ３２０は、ＬＳＩ３００の近くに配置するのが好ましく、プリント配線板２００の表面に垂直な方向（Ｚ方向）から見て、ＬＳＩ３００と重なる位置に配置されている。
【００２３】
図３（ａ）はプリント配線板２００の第１表層（第１表面）である導体層２０１を示す平面図、図３（ｂ）はプリント配線板２００の内層である導体層２０２を示す平面図である。図３（ｃ）はプリント配線板２００の内層である導体層２０３を示す平面図、図３（ｄ）はプリント配線板２００の内層である導体層２０４を示す平面図、図３（ｅ）はプリント配線板２００の第２表層（第２表面）である導体層２０５を示す平面図である。
【００２４】
図３（ａ）に示すように、導体層２０１には、電源端子３１０Ｖ１（図２）が接合される電源ランド２１０Ｖ１と、電源端子３１０Ｖ２（図２）が接合される電源ランド２１０Ｖ２とが形成されている。また、導体層２０１には、グラウンド端子３１０Ｇ（図２）が接合されるグラウンドランド２１０Ｇと、信号端子３１０Ｓ（図２）が接合される信号ランド２１０Ｓとが形成されている。
【００２５】
第１実施形態では導体層２０１には、複数の端子３１０それぞれに対応する、端子と同数の複数のランドがアレイ状に配列されている。図３（ａ）では複数のランドのうちの電源ランド２１０Ｖ１，２１０Ｖ２、グラウンドランド２１０Ｇ及び信号ランド２１０Ｓのみが図示され、他のランドの図示は省略されている。
【００２６】
プリント配線板２００は、各ランドに対応する、ランドと同数の複数のヴィアを有する。各ヴィアは、対応するランドの近傍に配置されている。複数のヴィアも同様にアレイ状に配列され、導体層２０１において、各ヴィアと各ランドとが導体パターンで接続されている。これにより、各ヴィアと各ランドとが電気的に導通している。
【００２７】
具体的に説明すると、プリント配線板２００は、電源端子３１０Ｖ１に電気的に導通する第１電源ヴィアである電源ヴィア２２０Ｖ１と、電源端子３１０Ｖ２に電気的に導通する第２電源ヴィアである電源ヴィア２２０Ｖ２とを有している。また、プリント配線板２００は、グラウンド端子３１０Ｇに電気的に導通するグラウンドヴィア２２０Ｇと、信号端子３１０Ｓに電気的に導通する信号ヴィア２２０Ｓとを有している。
【００２８】
これらヴィア２２０Ｖ１，２２０Ｖ２，２２０Ｇ，２２０Ｓは、プリント配線板２００を貫通する貫通ヴィア、即ちプリント配線板２００に形成された貫通孔に設けられた導体（ヴィア導体）である。これらヴィア２２０Ｖ１，２２０Ｖ２，２２０Ｇ，２２０Ｓは、貫通孔を埋めるように貫通孔に充填されている。なお、これらヴィア２２０Ｖ１，２２０Ｖ２，２２０Ｇ，２２０Ｓは、貫通孔があいた状態を保つように貫通孔の壁面に設けられていてもよい。
【００２９】
複数のヴィアは、複数の端子（ランド）と同様の配列であるため、電源ヴィア２２０Ｖ１は信号ヴィア２２０Ｓに（絶縁体を介して）隣接し、電源ヴィア２２０Ｖ２は信号ヴィア２２０Ｓに隣接していないことになる。第１実施形態では、複数のヴィアがアレイ状に配列されているため、信号ヴィア２２０Ｓの周りには、隣接するヴィアとして、８つのヴィアが存在し得る。電源ヴィア２２０Ｖ２は、信号ヴィア２２０Ｓに対して、電源ヴィア２２０Ｖ１よりも相対的に遠くに配置されている。言い換えると、電源ヴィア２２０Ｖ１は、信号ヴィア２２０Ｓに対して、電源ヴィア２２０Ｖ２よりも相対的に近くに配置されている。よって、信号ヴィア２２０Ｓと電源ヴィア２２０Ｖ１との電磁誘導（相互インダクタンス）は、信号ヴィア２２０Ｓと電源ヴィア２２０Ｖ２との電磁誘導（相互インダクタンス）よりも大きくなる傾向にある。
【００３０】
図３（ａ）〜図３（ｅ）では、紙面右から左に向かって、信号ヴィア２２０Ｓ、電源ヴィア２２０Ｖ１、グラウンドヴィア２２０Ｇ、電源ヴィア２２０Ｖ２の順に１列に等間隔に配置されている状態を例に図示している。
【００３１】
ここで、内層である導体層２０２，２０３，２０４のうちのいずれかの導体層に、ＬＳＩ３００への給電に供する電源パターンを配置する必要があるが、電源ヴィアによる電圧降下の低減を考慮して、ＬＳＩ３００に近い層に配置するのが好ましい。
【００３２】
第１実施形態では、導体層２０１に隣接する導体層２０２には、図３（ｂ）に示すように、ベタ状に電源パターン２５０Ｖが配置されている。導体層２０３には、図３（ｃ）に示すように、ベタ状にグラウンドパターン２５０Ｇが配置されている。導体層２０５には、図３（ｅ）に示すように、信号パターン２５０Ｓが配置されている。電源パターン２５０Ｖ、グラウンドパターン２５０Ｇ及び信号パターン２５０Ｓは、導体で形成されたパターン（導体パターン）である。なお、導体層２０１と導体層２０２との間に、別のグラウンドパターンが配置された導体層が存在していてもよい。即ち、複数の内層のうち、プリント配線板２００のＺ方向の中央よりも導体層２０１の側に配置されている内層に電源パターン２５０Ｖが配置されていればよい。
【００３３】
電源パターン２５０Ｖ及びグラウンドパターン２５０Ｇは、不図示の電源回路に接続されている。導体層２０３において、グラウンドヴィア２２０Ｇは、グラウンドパターン２５０Ｇに接続されている。なお、電源ヴィア２２０Ｖ１，２２０Ｖ２及び信号ヴィア２２０Ｓはグラウンドパターン２５０Ｇには接続されていない。導体層２０５において、信号ヴィア２２０Ｓは、信号パターン２５０Ｓに接続されている。図３（ｅ）に示すように、コンデンサ３２０の一方の端子３２１は、導体層２０５において、電源ヴィア２２０Ｖ１に接続されている。また、コンデンサ３２０の他方の端子３２２は、導体層２０５において、グラウンドヴィア２２０Ｇに接続されている。なお、導体層２０５において、コンデンサ３２０の一方の端子３２１は、電源ヴィア２２０Ｖ２に接続されていてもよい。
【００３４】
ここで、図１２（ａ）は、比較例のプリント回路板１００Ｘを示す模式図である。プリント回路板１００Ｘは、プリント配線板２００Ｘと、ＬＳＩ３００と、コンデンサ３２０とを有する。プリント配線板２００Ｘは、複数の導体層２０１Ｘ，２０２Ｘ，２０３Ｘ，２０４Ｘ，２０５Ｘが、絶縁体（誘電体）からなる絶縁体層（誘電体層）を介して積層されて構成されている。導体層２０１Ｘには、ＬＳＩ３００が実装され、導体層２０５Ｘには、コンデンサ３２０が実装されている。
【００３５】
また、プリント配線板２００Ｘは、第１実施形態と同様、電源ヴィア２２０Ｖ１、電源ヴィア２２０Ｖ２、信号ヴィア２２０Ｓ及び不図示のグラウンドヴィアを含む、アレイ状に配列された複数のヴィアを有する。プリント配線板２００Ｘでは、導体層２０２Ｘに、両方の電源ヴィア２２０Ｖ１，２２０Ｖ２に接続された電源パターン２５０ＶＸが配置されている。
【００３６】
なお、第１実施形態と同様、導体層２０３Ｘには、不図示のグラウンドヴィアに接続されたグラウンドパターン２５０Ｇが配置され、導体層２０５Ｘには、信号ヴィア２２０Ｓに接続された信号パターン２５０Ｓが配置されている。コンデンサ３２０の一方の端子３２１は、導体層２０５Ｘにおいて、電源ヴィア２２０Ｖ１に接続されている。コンデンサ３２０の他方の端子３２２は、導体層２０５Ｘにおいて、グラウンドパターン２５０Ｇに接続された不図示のグラウンドヴィアに接続されている。導体層２０１Ｘでは、不図示のグラウンドヴィアにＬＳＩ３００のグラウンド端子３１０Ｇが接続されている。
【００３７】
図１２（ｂ）は、図１２（ａ）において電源パターン２５０ＶＸに印加された外来ノイズの伝搬経路を説明するための模式図である。図１２（ｂ）に示すように、電源パターン２５０ＶＸには、ＬＳＩ３００の不図示の周囲回路から電源ノイズ等の外来ノイズ（ノイズ電流）Ｎが伝搬する。このノイズ電流Ｎは、コンデンサ３２０を介してグラウンドに吸収される。この時、電源ヴィア２２０Ｖ１には、電源パターン２５０ＶＸ上のノイズ電流Ｎが集中し、電磁誘導によって隣接する信号ヴィア２２０Ｓにノイズ電流Ｎの一部が伝搬し、信号にノイズが重畳される。このときの電源ヴィア２２０Ｖ１におけるＺ方向のノイズの伝搬経路長ＬＸは、導体層２０２Ｘと導体層２０５Ｘとの距離である。
【００３８】
第１実施形態では、図２及び図３（ｂ）に示すように、導体層２０２において、相対的に信号ヴィア２２０Ｓに近い電源ヴィア２２０Ｖ１は、クリアランス（欠損）Ｒにより電源パターン２５０Ｖに接続されていない。導体層２０２において、相対的に信号ヴィア２２０Ｓと遠い電源ヴィア２２０Ｖ２は、電源パターン２５０Ｖに接続されている。なお、導体層２０２において、グラウンドヴィア２２０Ｇと信号ヴィア２２０Ｓは電源パターン２５０Ｖには接続されていない。
【００３９】
導体層２０１に対して電源パターン２５０Ｖのある導体層２０２よりも遠くの導体層、第１実施形態では図３（ｄ）に示す導体層２０４において、電源ヴィア２２０Ｖ１と電源ヴィア２２０Ｖ２とが導体パターン２６０Ｖで接続されている。なお、説明の都合上、図２では、図３（ａ）〜図３（ｅ）に図示したグラウンドヴィア２２０Ｇの図示を省略し、代わって、導体パターン２６０Ｖを図示している。
【００４０】
よって、導体層２０５において、電源ヴィア２２０Ｖ１には、コンデンサ３２０の一方の端子３２１が接続されているので、電源ヴィア２２０Ｖ１はコンデンサ３２０の一方の端子３２１に電気的に導通している。また、導体層２０４において、電源ヴィア２２０Ｖ１と電源ヴィア２２０Ｖ２とが導体パターン２６０Ｖで接続されているので、電源ヴィア２２０Ｖ２はコンデンサ３２０の一方の端子３２１に電気的に導通している。即ち、複数の電源ヴィア２２０Ｖ１，２２０Ｖ２（複数の電源端子３１０Ｖ１，３１０Ｖ２）に対して共通の１つのコンデンサ３２０が設けられており、コンデンサの実装数を削減している。
【００４１】
また、電源端子３１０Ｖ２には、電源パターン２５０Ｖに印加された直流電圧が、電源ヴィア２２０Ｖ２を介して印加される。電源端子３１０Ｖ１には、電源パターン２５０Ｖに印加された直流電圧が、電源ヴィア２２０Ｖ２、導体パターン２６０Ｖ及び電源ヴィア２２０Ｖ１を介して印加される。よって、いずれの電源端子３１０Ｖ１，３１０Ｖ２にも安定した給電が維持される。
【００４２】
電源パターン２５０Ｖを伝搬するノイズ電流Ｎは、導体層２０２において電源ヴィア２２０Ｖ１が電源パターン２５０Ｖに接続されていないので電源ヴィア２２０Ｖ２に流れ、導体パターン２６０Ｖ及び電源ヴィア２２０Ｖ１を経て、コンデンサ３２０に流れる。これにより、ノイズ電流Ｎが電源端子３１０Ｖ１，３１０Ｖ２に伝搬するのを低減することができる。このときの電源ヴィア２２０Ｖ１におけるノイズ電流ＮのＺ方向の伝搬経路長Ｌは、導体層２０４と導体層２０５とのＺ方向の距離であり、比較例の伝搬経路長ＬＸ（図１２（ａ））と比較して、短くなっている。磁界結合は伝搬経路長に比例するため、電源ヴィア２２０Ｖ１から信号ヴィア２２０Ｓへのノイズの伝搬を低減することができる。
【００４３】
図４（ａ）は、第１実施形態に係るプリント回路板の説明図である。図４（ａ）に示すように、電源ヴィア２２０Ｖ１の中心線Ｃ１と信号ヴィア２２０Ｓの中心線Ｃ２との距離をＤとする。また、導体パターン２６０Ｖが配置された導体層２０４と第２表面である導体層２０５との距離（つまり、電源ヴィア２２０Ｖ１におけるノイズの伝搬経路長）をＬとする。なお、Ｌ＝０の場合は、導体パターン２６０Ｖが第２表面である導体層２０５に配置されていることを示す。
【００４４】
ここで、電源ヴィア２２０Ｖ１と信号ヴィア２２０Ｓと間の磁界結合を表すパラメータとして、相互インダクタンスＭを考える。
【００４５】
長さＬであり間隔Ｄで配置された２つの円柱導体を仮定すると、相互インダクタンスＭは、長さＬ、間隔Ｄを用いて、以下の式（１）の近似式で表されることが一般に知られている（例えば、電気学会  電気磁気学  山田直平著）。
【００４６】
【数１】
2017216367.tif 000003
【００４７】
以下、相互インダクタンスＭを概略計算する。まず、信号ヴィア２２０Ｓへ伝搬されるノイズの電圧をΔＶとすると、ノイズの電圧ΔＶは相互インダクタンスＭを用いて、以下の式（２）で表すことができる。
【００４８】
ΔＶ＝２×π×ｆ×Ｍ×Ｉ    （２）
ここで式（２）において、ｆはノイズの周波数、Ｉはノイズ電流を表す。信号へ伝搬されるノイズの電圧ΔＶが概ね１０［ｍＶ］以上で、動作タイミングが動作タイミングマージンを超える。また、ＬＳＩ３００の周囲に存在する周囲部品がノイズ源となるが、ノイズ電流の電流値が０．１［Ａ］よりも大きいと、周囲部品とＬＳＩ３００との間のノイズ干渉が顕在化してくる。また、ノイズの周波数ｆが数１０［ＭＨｚ］であると、電磁誘導しにくく、１［ＧＨｚ］よりも高いと、ノイズが周囲部品からＬＳＩ３００へ伝搬しにくくなる。このため、ノイズの周波数ｆは、１００［ＭＨｚ］程度が問題となりやすい。これらの数値を式（２）に代入して概略計算すると、相互インダクタンスＭを１００［ｐＨ］以下とすることで、伝搬ノイズを抑制する効果が高まる。
【００４９】
式（１）により相互インダクタンスＭが１００［ｐＨ］となる間隔Ｄと長さＬとの関係を計算した。図４（ｂ）は、間隔Ｄと長さＬとの関係の計算結果を示すグラフである。相互インダクタンスＭを１００［ｐＨ］以下とするためには、図４（ｂ）のプロットより下方の領域である必要がある。よって、図４（ｂ）に示す長さＬと間隔Ｄとの関係から、２次関数近似により以下の式（３）を導出した。
【００５０】
Ｌ≦−０．１２×Ｄ２＋０．８×Ｄ＋０．３６    （３）
このように信号へ重畳されるノイズの電圧ΔＶが問題とならない範囲の相互インダクタンスＭから、長さＬと間隔Ｄとの関係式は、式（３）のようになる。そのため、式（３）を満たすことにより、周囲部品から電源パターン２５０Ｖに伝搬したノイズが、電源ヴィア２２０Ｖ１から信号ヴィア２２０Ｓに伝搬するのをより効果的に低減することができる。
【００５１】
なお、第１実施形態において、説明を簡略化するために、プリント配線板２００の導体層の層数を５層として説明したが、５層以上あってもよい。また、ヴィアがアレイ状に並んで配置されている場合について説明したが、この配置に限定するものではない。
【００５２】
［第２実施形態］
次に、第２実施形態に係るプリント回路板について説明する。図５は、第２実施形態に係るプリント回路板を示す模式図である。図５には、プリント回路板１００Ａの断面を模式的に図示している。なお、第２実施形態において、第１実施形態と同様の構成については、同一符号を付して説明を省略する。プリント回路板１００Ａは、プリント配線板２００Ａと、プリント配線板２００Ａに実装されたＬＳＩ３００と、プリント配線板２００Ａに実装されたコンデンサ３２０とを備えている。
【００５３】
プリント配線板２００Ａは、第２実施形態では４層以上のプリント配線板であり、複数の導体層２０１Ａ，２０２Ａ，２０３Ａ，２０４Ａが、絶縁体（誘電体）からなる絶縁体層（誘電体層）を介して積層されて構成されている。導体層２０１Ａ〜２０４Ａは、導体パターンが配置される層である。
【００５４】
導体層２０１Ａは、プリント配線板２００Ａの一方の表面（第１表面）を構成する表層（第１表層）、導体層２０２Ａ，２０３Ａは内層、導体層２０４Ａはプリント配線板２００Ａの他方の表面（第２表面）を構成する表層（第２表層）である。なお、導体層２０１Ａ，２０４Ａ上には、接合用のランド等を避けて不図示のソルダーレジストが形成されている。
【００５５】
一対の導体層２０１Ａ，２０４Ａのうち、一方の導体層２０１Ａには、ＬＳＩ３００が実装され、他方の導体層２０４Ａには、コンデンサ３２０が実装されている。コンデンサ３２０は、ＬＳＩ３００の近くに配置するのが好ましく、プリント配線板２００Ａの表面に垂直な方向（Ｚ方向）から見て、ＬＳＩ３００と重なる位置に配置されている。
【００５６】
プリント配線板２００Ａは、第１実施形態と同様、電源端子３１０Ｖ１に電気的に導通する第１電源ヴィアである電源ヴィア２２０Ｖ１と、電源端子３１０Ｖ２に電気的に導通する第２電源ヴィアである電源ヴィア２２０Ｖ２とを有している。また、プリント配線板２００Ａは、第１実施形態と同様、信号端子３１０Ｓに電気的に導通する信号ヴィア２２０Ｓと、グラウンド端子３１０Ｇに電気的に導通するグラウンドヴィア（不図示）とを有している。
【００５７】
第２実施形態では、導体層２０２Ａに電源パターン２５０Ｖが配置され、導体層２０３Ａにグラウンドパターン２５０Ｇが配置されている。導体層２０４Ａには、信号パターン２５０Ｓが配置されている。電源パターン２５０Ｖ、グラウンドパターン２５０Ｇ及び信号パターン２５０Ｓは、導体で形成されたパターン（導体パターン）である。なお、導体層２０１Ａと導体層２０２Ａとの間に、別のグラウンドパターンが配置された導体層が存在していてもよい。即ち、複数の内層のうち、プリント配線板２００ＡのＺ方向の中央よりも導体層２０１Ａの側に配置されている内層に電源パターン２５０Ｖが配置されていればよい。
【００５８】
不図示のグラウンドヴィアは、グラウンドパターン２５０Ｇに接続されており、導体層２０４Ａにおいて、信号ヴィア２２０Ｓは、信号パターン２５０Ｓに接続されている。コンデンサ３２０の一方の端子３２１は、導体層２０４Ａにおいて、電源ヴィア２２０Ｖ１に接続されている。また、コンデンサ３２０の他方の端子３２２は、導体層２０４Ａにおいて、不図示のグラウンドヴィアに接続されている。
【００５９】
第２実施形態では、導体層２０２Ａにおいて、相対的に信号ヴィア２２０Ｓに近い電源ヴィア２２０Ｖ１は、クリアランス（欠損）Ｒにより電源パターン２５０Ｖに接続されていない。導体層２０２Ａにおいて、相対的に信号ヴィア２２０Ｓと遠い電源ヴィア２２０Ｖ２は、電源パターン２５０Ｖに接続されている。そして、導体層２０１Ａに対して電源パターン２５０Ｖのある導体層２０２Ａよりも遠くの導体層、第２実施形態では導体層２０４Ａにおいて、電源ヴィア２２０Ｖ１と電源ヴィア２２０Ｖ２とが導体パターン２６０ＶＡで接続されている。なお、説明の都合上、図５では、グラウンドヴィアの図示を省略し、代わって、導体パターン２６０ＶＡを図示している。
【００６０】
よって、導体層２０４Ａにおいて、電源ヴィア２２０Ｖ１には、コンデンサ３２０の一方の端子３２１が接続されているので、電源ヴィア２２０Ｖ１はコンデンサ３２０の一方の端子３２１に電気的に導通している。また、導体層２０４Ａにおいて、電源ヴィア２２０Ｖ１と電源ヴィア２２０Ｖ２とが導体パターン２６０ＶＡで接続されているので、電源ヴィア２２０Ｖ２はコンデンサ３２０の一方の端子３２１に電気的に導通している。即ち、複数の電源ヴィア２２０Ｖ１，２２０Ｖ２（複数の電源端子３１０Ｖ１，３１０Ｖ２）に対して共通の１つのコンデンサ３２０が設けられており、コンデンサの実装数を削減している。
【００６１】
また、電源端子３１０Ｖ２には、電源パターン２５０Ｖに印加された直流電圧が、電源ヴィア２２０Ｖ２を介して印加される。電源端子３１０Ｖ１には、電源パターン２５０Ｖに印加された直流電圧が、電源ヴィア２２０Ｖ２、導体パターン２６０ＶＡ及び電源ヴィア２２０Ｖ１を介して印加される。よって、いずれの電源端子３１０Ｖ１，３１０Ｖ２にも安定した給電が維持される。
【００６２】
電源パターン２５０Ｖを伝搬するノイズ電流Ｎは、導体層２０２Ａにおいて電源ヴィア２２０Ｖ１が電源パターン２５０Ｖに接続されていないので電源ヴィア２２０Ｖ２に流れる。そして、ノイズ電流Ｎは、導体パターン２６０ＶＡ及び電源ヴィア２２０Ｖ１を経て、コンデンサ３２０に流れる。これにより、ノイズ電流Ｎが電源端子３１０Ｖ１，３１０Ｖ２に伝搬するのを低減することができる。このときの電源ヴィア２２０Ｖ１におけるＺ方向のノイズ電流Ｎの伝搬経路長は、ほぼ０である。磁界結合は伝搬経路長に比例するため、電源ヴィア２２０Ｖ１から信号ヴィア２２０Ｓへのノイズの伝搬を効果的に低減することができる。
【００６３】
［第３実施形態］
次に、第３実施形態に係るプリント回路板について説明する。図６は、第３実施形態に係るプリント回路板を示す模式図である。図６には、プリント回路板１００Ａの断面を模式的に図示している。なお、第３実施形態において、第１実施形態と同様の構成については、同一符号を付して説明を省略する。プリント回路板１００Ｂは、プリント配線板２００Ｂを備えている。またプリント回路板１００Ｂは、プリント配線板２００Ｂに実装されたＬＳＩ３００と、プリント配線板２００Ｂに実装された容量性素子として、第１容量性素子であるコンデンサ３２０１及び第２容量性素子である３２０２とを備えている。コンデンサ３２０１，３２０２は、バイパスコンデンサであり、第３実施形態では、電源端子３１０Ｖ１，３１０Ｖ２それぞれに対して個別に用いられる。コンデンサ３２０１は、一対の端子３２１１，３２２１を有する部品（素子）であり、チップコンデンサが好適である。同様に、コンデンサ３２０２は、一対の端子３２１２，３２２２を有する部品（素子）であり、チップコンデンサが好適である。
【００６４】
プリント配線板２００Ｂは、第３実施形態では４層以上のプリント配線板であり、複数の導体層２０１Ｂ，２０２Ｂ，２０３Ｂ，２０４Ｂが、絶縁体（誘電体）からなる絶縁体層（誘電体層）を介して積層されて構成されている。導体層２０１Ｂ〜２０４Ｂは、導体パターンが配置される層である。
【００６５】
導体層２０１Ｂは、プリント配線板２００Ｂの一方の表面（第１表面）を構成する表層（第１表層）、導体層２０２Ｂ，２０３Ｂは内層、導体層２０４Ｂはプリント配線板２００Ｂの他方の表面（第２表面）を構成する表層（第２表層）である。なお、導体層２０１Ｂ，２０４Ｂ上には、接合用のランド等を避けて不図示のソルダーレジストが形成されている。
【００６６】
一対の導体層２０１Ｂ，２０４Ｂのうち、一方の導体層２０１Ｂには、ＬＳＩ３００が実装され、他方の導体層２０４Ｂには、コンデンサ３２０１，３２０２が実装されている。コンデンサ３２０１，３２０２は、ＬＳＩ３００の近くに配置するのが好ましく、プリント配線板２００Ｂの表面に垂直な方向（Ｚ方向）から見て、ＬＳＩ３００と重なる位置に配置されている。
【００６７】
プリント配線板２００Ｂは、第１実施形態と同様、電源端子３１０Ｖ１に電気的に導通する第１電源ヴィアである電源ヴィア２２０Ｖ１と、電源端子３１０Ｖ２に電気的に導通する第２電源ヴィアである電源ヴィア２２０Ｖ２とを有している。また、プリント配線板２００Ｂは、第１実施形態と同様、信号端子３１０Ｓに電気的に導通する信号ヴィア２２０Ｓと、グラウンド端子３１０Ｇに電気的に導通するグラウンドヴィア（不図示）とを有している。
【００６８】
第３実施形態では、導体層２０２Ｂに電源パターン２５０Ｖが配置され、導体層２０３Ｂにグラウンドパターン２５０Ｇが配置されている。導体層２０４Ｂには、信号パターン２５０Ｓが配置されている。電源パターン２５０Ｖ、グラウンドパターン２５０Ｇ及び信号パターン２５０Ｓは、導体で形成されたパターン（導体パターン）である。なお、導体層２０１Ｂと導体層２０２Ｂとの間に、別のグラウンドパターンが配置された導体層が存在していてもよい。即ち、複数の内層のうち、プリント配線板２００ＢのＺ方向の中央よりも導体層２０１Ｂの側に配置されている内層に電源パターン２５０Ｖが配置されていればよい。
【００６９】
導体層２０３Ｂにおいて、不図示のグラウンドヴィアは、グラウンドパターン２５０Ｇに接続されている。導体層２０４Ｂにおいて、信号ヴィア２２０Ｓは、信号パターン２５０Ｓに接続されている。第１容量性素子であるコンデンサ３２０１の一方の端子３２１１は、導体層２０４Ｂにおいて、電源ヴィア２２０Ｖ１に接続されている。第２容量性素子であるコンデンサ３２０２の一方の端子３２１２は、導体層２０４Ｂにおいて、電源ヴィア２２０Ｖ２に接続されている。なお、コンデンサ３２０１，３２０２の他方の端子３２２１，３２２２は、導体層２０４Ｂにおいて、不図示のグラウンドヴィアに接続されている。
【００７０】
第３実施形態では、導体層２０２Ｂにおいて、相対的に信号ヴィア２２０Ｓに近い電源ヴィア２２０Ｖ１は、クリアランス（欠損）Ｒにより電源パターン２５０Ｖに接続されていない。導体層２０２Ａにおいて、相対的に信号ヴィア２２０Ｓと遠い電源ヴィア２２０Ｖ２は、電源パターン２５０Ｖに接続されている。そして、導体層２０１Ｂに対して電源パターン２５０Ｖのある導体層２０２Ｂよりも遠くの導体層、第３実施形態では導体層２０４Ｂにおいて、電源ヴィア２２０Ｖ１と電源ヴィア２２０Ｖ２とが導体パターン２６０ＶＢで接続されている。したがって、電源ヴィア２２０Ｖ１，２２０Ｖ２の両方とも、コンデンサ３２０１の一方の端子３２１１及びコンデンサ３２０２の一方の端子３２１２に電気的に導通していることになる。なお、説明の都合上、図６では、グラウンドヴィアの図示を省略し、代わって、導体パターン２６０ＶＢを図示している。
【００７１】
電源端子３１０Ｖ２には、電源パターン２５０Ｖに印加された直流電圧が、電源ヴィア２２０Ｖ２を介して印加される。電源端子３１０Ｖ１には、電源パターン２５０Ｖに印加された直流電圧が、電源ヴィア２２０Ｖ２、導体パターン２６０ＶＢ及び電源ヴィア２２０Ｖ１を介して印加される。よって、いずれの電源端子３１０Ｖ１，３１０Ｖ２にも安定した給電が維持される。
【００７２】
電源パターン２５０Ｖを伝搬するノイズ電流Ｎは、導体層２０２Ｂにおいて電源ヴィア２２０Ｖ１が電源パターン２５０Ｖに接続されていないので、電源ヴィア２２０Ｖ２に流れる。電源ヴィア２２０Ｖ１と電源ヴィア２２０Ｖ２とは導体パターン２６０ＶＢで接続されており、電源ヴィア２２０Ｖ１にはコンデンサ３２０１（の端子３２１１）、電源ヴィア２２０Ｖ２にはコンデンサ３２０２（の端子３２１２）がそれぞれ接続されている。したがって、ノイズ電流Ｎは、コンデンサ３２０１に集中せずに、コンデンサ３２０１とコンデンサ３２０２に分散して流れる。よって、電源ヴィア２２０Ｖ１に流れるノイズ電流Ｎが低減されるので、電源ヴィア２２０Ｖ１から信号ヴィア２２０Ｓへのノイズの伝搬を効果的に低減することができる。
【００７３】
更に、第３実施形態では、電源ヴィア２２０Ｖ１におけるＺ方向のノイズ電流Ｎの伝搬経路長は、ほぼ０である。磁界結合は伝搬経路長に比例するため、電源ヴィア２２０Ｖ１から信号ヴィア２２０Ｓへのノイズの伝搬を効果的に低減することができる。
【００７４】
コンデンサ３２０１とコンデンサ３２０２は同じ仕様のコンデンサ部品としてもよいが、異なる仕様のコンデンサ部品としてもよい。第３実施形態では、コンデンサ３２０２の寄生インダクタンスは、コンデンサ３２０２の寄生インダクタンスよりも低くなっている。コンデンサ３２０２の方がコンデンサ３２０１よりも寄生インダクタンスが低いため、周囲部品から電源パターン２５０Ｖに伝搬したノイズ電流Ｎは、コンデンサ３２０２に吸収され易くなる。そのため、電源ヴィア２２０Ｖ１へ伝搬するノイズ電流Ｎをさらに小さくすることができ、電源ヴィア２２０Ｖ１から電磁誘導により信号ヴィア２２０Ｓへ伝搬するノイズをさらに低減することができる。
【００７５】
［実施例１］
第３実施形態におけるプリント回路板の構成において、シミュレーションを行った。以下、シミュレーションによる検証結果について説明する。図７及び図８は、実施例１においてシミュレーションに用いたプリント配線板の構成を示す平面図である。シミュレーションに用いたプリント配線板は、６層のプリント配線板である。ＬＳＩが実装される層からコンデンサが実装される層に向かって順に、第１層、第２層、第３層、第４層、第５層、第６層とする。図７（ａ）はプリント配線板の第１層を示す平面図である。図７（ｂ）はプリント配線板の第２層を示す平面図である。図７（ｃ）はプリント配線板の第３層を示す平面図である。図８（ａ）はプリント配線板の第４層を示す平面図である。図８（ｂ）はプリント配線板の第５層を示す平面図である。図８（ｃ）はプリント配線板の第６層を示す平面図である。
【００７６】
図７（ａ）には、ＬＳＩが実装される領域Ａ１と、ＬＳＩに電圧を供給する電源回路が実装される領域Ａ２と、ＬＳＩの周囲部品が実装される領域Ａ３とがある。各回路は、縦５個×横５個の合計２５個の端子を有しており、プリント配線板上の各領域Ａ１〜Ａ３には、縦５個×横５個の合計２５個のランドが存在する。
【００７７】
領域Ａ１において、ＬＳＩに電力を供給するために、第１電源端子が接合される電源ランド２１０Ｖ１、第２電源端子が接合される電源ランド２１０Ｖ２、グラウンド端子が接合されるグラウンドランド２１０Ｇが形成されている。また、領域Ａ１において、ＬＳＩの信号端子が接合される信号ランド２１０Ｓが形成されている。
【００７８】
第１層にて、電源ランド２１０Ｖ１は電源ヴィア２２０Ｖ１と接続され、電源ランド２１０Ｖ２は電源ヴィア２２０Ｖ２と接続され、グラウンドランド２１０Ｇはグラウンドヴィア２２０Ｇと接続されている。また、第１層にて、信号ランド２１０Ｓは信号ヴィア２２０Ｓと接続されている。
【００７９】
領域Ａ１には電源ランド２１０Ｖ１，２１０Ｖ２が各々２つ、電源ヴィア２２０Ｖ１，２２０Ｖ２が各々２つある。また、領域Ａ１にはグラウンドランド２１０Ｇが４つ、グラウンドヴィア２２０Ｇが４つある。また、領域Ａ１には信号ランド２１０Ｓが１つ、信号ヴィア２２０Ｓが１つある。
【００８０】
図７（ｂ）、図８（ａ）及び図８（ｂ）に示す導体層は、グラウンド層であり、基板サイズと略同サイズのグラウンドパターン（ベタ配線）２５０Ｇが存在する。グラウンドパターン２５０Ｇは各グラウンドヴィア２２０Ｇと接続されている。
【００８１】
図７（ｃ）に示す導体層は、電源層であり、４．５［ｍｍ］×２４［ｍｍ］の電源パターン（ベタ配線）２５０Ｖが存在する。電源パターン２５０Ｖは、信号ヴィア２２０Ｓに隣接する電源ヴィア２２０Ｖ１以外の電源ヴィア２２０Ｖ２と接続されている。電源ヴィア２２０Ｖ１はクリアランス（欠損）Ｒにより電源パターン２５０Ｖとは接続されていない。
【００８２】
図８（ｃ）に示す導体層には、コンデンサ３２０１，３２０２が実装されている。コンデンサ３２０１の一方の端子３２１１は電源ヴィア２２０Ｖ１に接続され、他方の端子３２２１はグラウンドヴィア２２０Ｇに接続されている。コンデンサ３２０２の一方の端子３２１２は電源ヴィア２２０Ｖ２に接続され、他方の端子３２２２はグラウンドヴィア２２０Ｇに接続されている。電源ヴィア２２０Ｖ１と電源ヴィア２２０Ｖ２とは、導体パターン２６０ＶＢで接続されている。
【００８３】
図８（ｃ）に示す導体層には、信号測定用のパッド２７０Ｓが形成されており、信号ヴィア２２０Ｓとパッド２７０Ｓとが、信号パターン２５０Ｓで接続されている。なお、パッド２７０Ｓの両側にグラウンドパターン２８０Ｇが形成されており、図８（ｂ）に示すグラウンドパターン２５０Ｇにグラウンドヴィア２９０Ｇで接続されている。
【００８４】
ここで、比較例１のプリント配線板として、実施例１のプリント配線板に対してクリアランスＲを設けずに電源ヴィア２２０Ｖ１を電源パターン２５０Ｖに接続し、導体パターン２６０ＶＢを削除したモデルを用意した。
【００８５】
実施例１のプリント回路板と比較例１のプリント回路板について、Ｃａｄｅｎｃｅ社の電磁界シミュレータＰｏｗｅｒＳＩを用いて、基板のインピーダンスを計算した。
【００８６】
解析条件として、解析Ｐｏｒｔを５つ設定した。ｐｏｒｔ１は、領域Ａ１の電源ランド２１０Ｖ１とグラウンドランド２１０Ｇである。ｐｏｒｔ２は、領域Ａ１の信号ランド２１０Ｓとグラウンドランド２１０Ｇである。ｐｏｒｔ３は、領域Ａ３の電源ランドとグラウンドランドである。ｐｏｒｔ４は、領域Ａ２の電源ランドとグラウンドランドである。ｐｏｒｔ５は、信号パッド２７０Ｓとグラウンドパターン２８０Ｇである。
【００８７】
また、コンデンサ３２０１，３２０２の電気特性として、容量０．１［μＦ］、寄生抵抗２０［ｍΩ］、寄生インダクタンス２５０［ｐＨ］とした。
【００８８】
なお、基板サイズや層構成、ヴィア／ランド情報、物性値を以下の表１に示す。
【００８９】
【表１】
2017216367.tif 000004
【００９０】
図９（ａ）は、実施例１と比較例１のプリント回路板において、シミュレーションにより求めたＰｏｒｔ１の入力インピーダンスを示すグラフである。つまり、図９（ａ）に示すグラフは、ＬＳＩの給電特性を表した結果である。図９（ａ）に示すシミュレーションの結果を見ると、周波数が１００［ＭＨｚ］の時の入力インピーダンスは、実施例１では０．２５［Ω］、比較例１では０．２４［Ω］となっており、概ね同じ給電特性となっている。
【００９１】
図９（ｂ）は、実施例１と比較例１のプリント回路板において、シミュレーションにより求めたＰｏｒｔ３−Ｐｏｒｔ５間の伝達インピーダンスを示すグラフである。つまり、図９（ｂ）に示すグラフは、周囲部品から信号線への伝搬特性を表しており、伝達インピーダンスが低いほど、信号線へのノイズの伝搬が低減される。
【００９２】
図９（ｂ）に示すシミュレーションの結果を見ると、周波数が１００［ＭＨｚ］の時の伝達インピーダンスは、比較例１では４．３［ｍΩ］、実施例１では比較例１よりも低い２．０［ｍΩ］となっている。したがって、実施例１のプリント回路板の構成では、比較例１のプリント回路板の構成よりも信号線へのノイズの伝搬が抑制される。
【００９３】
図１０（ａ）は、実施例１と比較例１のプリント回路板における回路解析のネットリスト示す説明図である。実施例１と比較例１のプリント回路板において、電磁界シミュレータで計算したインピーダンスモデル６０１を用いて、回路解析を実施し、周囲部品から信号配線への伝搬ノイズ量を計算した。回路解析にはＳｙｎｏｐｓｙｓ社の回路シミュレータＨＳＰＩＣＥを使用した。
【００９４】
インピーダンスモデル６０１のＰｏｒｔ１にＬＳＩの内部容量として１［ｎＦ］を接続した。また、Ｐｏｒｔ２とＰｏｒｔ５には終端抵抗として５０［Ω］を接続し、Ｐｏｒｔ４には電源回路の電圧源として１．５［Ｖ］、Ｐｏｒｔ３には周囲部品のノイズ源としての電流源の内部容量１［ｎＦ］を接続した。電流源は、三角波電流を出力し、Ｌｏｗ電流を０、Ｈｉｇｈ電流を５［Ａ］、周波数を６３０［ＭＨｚ］とし、平均の消費電流が２［Ａ］となるように設定した。
【００９５】
図１０（ｂ）は、実施例１と比較例１のプリント回路板においてＰｏｒｔ５で観測されたノイズの電圧波形を示すグラフである。図１０（ｂ）より、比較例１では、周囲部品から信号線へ伝搬するノイズ量が５９．８［ｍＶ］であったのに対し、実施例１では、周囲部品から信号線へ伝搬するノイズ量が３４．２［ｍＶ］と、比較例１に対して４０％低減している。以上から、実施例１では、ＬＳＩへの給電特性を維持した状態で、周囲部品から電源線を介して信号線へ伝搬するノイズが低減される。
【００９６】
［実施例２］
実施例１では、コンデンサ３２０１，３２０２ともに寄生インダクタンスを２５０［ｐＨ］とした場合についてシミュレーションを行った。実施例２では、コンデンサ３２０２の寄生インダクタンスをコンデンサ３２０１の寄生インダクタンスよりも低くして、シミュレーションを行った。以下、そのシミュレーション結果について説明する。なお、実施例２では、実施例１及び比較例１と同様に、Ｃａｄｅｎｃｅ社の電磁界シミュレータＰｏｗｅｒＳＩを用いて、基板のインピーダンスを計算した。
【００９７】
実施例２では、コンデンサ３２０１の寄生インダクタンスを５００［ｐＨ］とし、コンデンサ３２０２の寄生インダクタンスを１６６［ｐＨ］とした。
【００９８】
図１１は、実施例１、実施例２及び比較例１のプリント回路板において、シミュレーションにより求めたＰｏｒｔ３−Ｐｏｒｔ５間の伝達インピーダンスを示すグラフである。つまり、図１１に示すグラフは、周囲部品から信号線への伝搬特性を表しており、伝達インピーダンスが低いほど、信号線へのノイズの伝搬が低減される。
【００９９】
図１１に示すシミュレーションの結果を見ると、周波数が１００［ＭＨｚ］の時の伝達インピーダンスは、比較例１では４．３［ｍΩ］、実施例１では比較例１よりも低い２．０［ｍΩ］、実施例２は実施例１よりも更に低い１．６［ｍΩ］となっている。したがって、実施例２のプリント回路板の構成では、信号線へのノイズの伝搬が更に低減される。
【０１００】
なお、本発明は、以上説明した実施形態に限定されるものではなく、本発明の技術的思想内で多くの変形が可能である。また、実施形態に記載された効果は、本発明から生じる最も好適な効果を列挙したに過ぎず、本発明による効果は、実施形態に記載されたものに限定されない。
【０１０１】
上述した実施形態では、信号ヴィア２２０Ｓが１つの場合について説明したが、複数ある場合であってもよい。また、上述した実施形態では、１つの信号ヴィア２２０Ｓに対して、１つの電源ヴィア２２０Ｖ１が存在する場合について説明したが、これに限定するものではない。１つの信号ヴィア２２０Ｓに対して、複数の電源ヴィア２２０Ｖ１が存在する場合であってもよい。同様に、電源ヴィア２２０Ｖ２が１つの場合について説明したが、複数ある場合であってもよい。また、コンデンサ３２０が１つの場合について説明したが、１つに限定されるものではなく、複数あってもよい。コンデンサ３２０１，３２０２についても同様に、複数あってもよい。
【０１０２】
また、半導体装置がＢＧＡ型の半導体パッケージである場合について説明したが、ＢＧＡ型に限定するものではなく、ＬＧＡ型の半導体パッケージであってもよい。また、半導体装置がＢＧＡ型やＬＧＡ型以外の半導体パッケージであってもよい。
【０１０３】
また、第１実施形態において、電源ヴィア２２０Ｖ２が貫通ヴィアである場合について説明したが、貫通ヴィアに限定するものではない。導体パターン２６０Ｖが内層である導体層２０４に形成されているので、導体層２０１と導体層２０４との間に形成された貫通していないヴィアであってもよい。なお、第２実施形態及び第３実施形態においては、電源ヴィア２２０Ｖ２は貫通ヴィアである必要がある。
【０１０４】
また、信号ヴィア２２０Ｓが貫通ヴィアである場合について説明したが、貫通ヴィアに限定するものではなく、内層において信号パターンと接続される構成であれば、第１表面と内層との間に形成された貫通していないヴィアであってもよい。
【符号の説明】
【０１０５】
１００…プリント回路板、２００…プリント配線板、２０１…導体層（第１表面）、２０２…導体層（内層）、２０４…導体層（遠くの導体層）、２０５…導体層（第２表面）、２２０Ｓ…信号ヴィア、２２０Ｖ１…電源ヴィア（第１電源ヴィア）、２２０Ｖ２…電源ヴィア（第２電源ヴィア）、２５０Ｖ…電源パターン、２６０Ｖ…導体パターン、３００…ＬＳＩ（半導体装置）、３１０Ｓ…信号端子、３１０Ｖ１…電源端子（第１電源端子）、３１０Ｖ２…電源端子（第２電源端子）、３２０…コンデンサ（容量性素子）、３２１…一方の端子
【図１】
2017216367.tif 000005
【図２】
2017216367.tif 000006
【図３】
2017216367.tif 000007
【図４】
2017216367.tif 000008
【図５】
2017216367.tif 000009
【図６】
2017216367.tif 000010
【図７】
2017216367.tif 000011
【図８】
2017216367.tif 000012
【図９】
2017216367.tif 000013
【図１０】
2017216367.tif 000014
【図１１】
2017216367.tif 000015
【図１２】
2017216367.tif 000016