(57)【要約】【課題】内部量子効率ＩＱＥと光取り出し効率ＬＥＥと、を改善すると同時に、再現性高くＬＥＤを製造可能なＬＥＤ基板を提供すること。【解決手段】ＬＥＤ基板（１００）は、少なくとも一方の主面に凹状の幾何学的な網目構造（１０２）と、網目構造（１０２）により互いに離間された、複数の離間部（１０３）と、を有する。網目構造（１０２）の底部の線幅は、５０ｎｍ以上９００ｎｍ以下であり、網目構造（１０２）のアスペクト比は、０．３以上５以下である。更に、離間部（１０３）は、２以上のドット（１０４）の集合体から構成されている。また、離間部（１０３）は、六方格子又は四方格子の格子点位置に設けられ、且つ、六方格子又は四方格子の格子間距離は０％以上２５％以下の範囲で変動する。【選択図】図４
2017073509.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一方の主面に凹状の幾何学的な網目構造と、前記網目構造により互いに離間された、複数の離間部と、を有し、
前記網目構造の底部の線幅は、５０ｎｍ以上９００ｎｍ以下であり、
前記網目構造のアスペクト比は、０．３以上５以下であり、且つ、
前記離間部は、２以上のドットの集合体から構成される
ことを特徴とするＬＥＤ基板。
【請求項２】
前記網目構造は、０、３、４、５及び６からなる群から選択される１以上の分岐数により構成されることを特徴とする請求項１記載のＬＥＤ基板。
【請求項３】
前記離間部の間隔は、１５００ｎｍ以上１００００ｎｍ以下であることを特徴とする請求項１又は請求項２記載のＬＥＤ基板。
【請求項４】
前記網目構造の交点は、規則的に配置されることを特徴とする請求項１又は請求項２記載のＬＥＤ基板。
【請求項５】
前記網目構造の交点の大きさは、前記網目構造の底部線幅よりも大きいことを特徴とする請求項４記載のＬＥＤ基板。
【請求項６】
前記網目構造の交点は、正三角格子の格子点位置、正六方格子の格子点位置、又は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点に配置されることを特徴とする請求項４又は請求項５記載のＬＥＤ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ基板に関する。
【背景技術】
【０００２】
環境エネルギー問題を背景に、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）が注目を集めている。ＬＥＤの発光効率を示す外部量子効率ＥＱＥを決定する要因としては、電子注入効率ＥＩＥ、内部量子効率ＩＱＥ及び光取り出し効率ＬＥＥが挙げられる。特に、内部量子効率ＩＱＥと光取り出し効率ＬＥＥとは、ＬＥＤ基板の表面にテクスチャを設けることで改善できるという報告が多数ある。既にＬＥＤ基板としてＰＳＳ（Ｐａｔｔｅｒｎｅｄ  Ｓａｐｐｈｉｒｅ  Ｓｕｂｓｔｒａｔｅ）が一般流通しており、広く使用されている。ＰＳＳは、材質が単結晶サファイアであり、主面にマイクロメートルオーダの複数の凸部より構成されるテクスチャが、フォトリソグラフィ法により形成された基板である。このＰＳＳ基板を使用することで、特に光取り出し効率ＬＥＥが改善すると報告されている（特許文献１参照）。また、ＰＳＳの凸部の間隔をナノメートルオーダとした例として、特許文献２が挙げられる。特許文献１や特許文献２にみられるように、ＬＥＤの発光効率を改善する検討は、世界的に執り行われている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１６０５０２号公報
【特許文献２】国際公開第２０１４／０５８０６９号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＬＥＤの発光効率をより改善させるための技術トレンドは、２つある。１つは、ＰＳＳにおいて凸部の径を大きくすることである。２つは、ＰＳＳの凸部の間隔をナノメートルオーダとしたナノＰＳＳである。この技術トレンドはいずれも、内部量子効率ＩＱＥと光取り出し効率ＬＥＥの更なる改善を指向したものである。
【０００５】
しかしながら、本発明者らの検討によれば、いずれの技術を適用した場合であっても、ＬＥＤ基板に半導体層を成膜する際の再現性が乏しくなることが判明した。即ち、同条件のＣＶＤ成膜を執り行ったとしても、製造されるＬＥＤの発光特性が大きくばらつくという課題が浮き彫りになった。
【０００６】
本発明は、かかる点を鑑みてなされたものであり、内部量子効率ＩＱＥと光取り出し効率ＬＥＥと、を改善すると同時に、再現性高くＬＥＤを製造可能なＬＥＤ基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のＬＥＤ基板は、少なくとも一方の主面に凹状の幾何学的な網目構造と、前記網目構造により互いに離間された、複数の離間部と、を有し、前記網目構造の底部の線幅は、５０ｎｍ以上９００ｎｍ以下であり、前記網目構造のアスペクト比は、０．３以上５以下であり、且つ、前記離間部は、２以上のドットの集合体から構成されることを特徴とする。
【０００８】
この構成により、光取り出し効率ＬＥＥと内部量子効率ＩＱＥに優れたＬＥＤを、再現性高く製造できる。これは、ＬＥＤ基板に対するＣＶＤ工程におけるプロセスウィンドウが広がることと、当該工程における再現性の良さによる。
【０００９】
本発明のＬＥＤ基板において、前記網目構造は、０、３、４、５及び６からなる群から選択される１以上の分岐数により構成されることが好ましい。
【００１０】
また、本発明のＬＥＤ基板において、前記離間部の間隔は、１５００ｎｍ以上１００００ｎｍ以下であることが好ましい。
【００１１】
また、本発明のＬＥＤ基板において、前記網目構造の交点は、規則的に配置されることが好ましい。
【００１２】
また、本発明のＬＥＤ基板において、前記網目構造の交点の大きさは、前記網目構造の底部線幅よりも大きいことが好ましい。
【００１３】
また、本発明のＬＥＤ基板において、前記網目構造の交点は、正三角格子の格子点位置、正六方格子の格子点位置、又は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点に配置されることが好ましい。
【発明の効果】
【００１４】
本発明によれば、内部量子効率ＩＱＥと光取り出し効率ＬＥＥと、を改善すると同時に、再現性高くＬＥＤを製造可能なＬＥＤ基板を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】ＰＳＳのテクスチャを示す説明図である。
【図２】ＰＳＳのテクスチャにおける成長起点と安定な核の大きさ、及び、熱拡散距離を示す説明図である。
【図３】本実施の形態に係るＬＥＤ基板の網目構造を示す平面模式図である。
【図４】本実施の形態に係るＬＥＤ基板の網目構造を示す断面模式図である。
【図５】本実施の形態に係るＬＥＤ基板における網目構造の線幅を説明するための模式図である。
【図６】本実施の形態に係るＬＥＤ基板における網目構造の分岐を示す模式図である。
【図７】本実施の形態に係るＬＥＤ基板における網目構造の分岐を示す模式図である。
【図８】本実施の形態に係るＬＥＤ基板における網目構造の分岐を示す模式図である。
【図９】本実施の形態に係るＬＥＤ基板の網目構造を示す平面模式図である。
【図１０】本実施の形態に係るＬＥＤ基板の網目構造を示す断面模式図である。
【図１１】本実施の形態に係るＬＥＤ基板における網目構造の交点Ａの配置を示す模式図である。
【図１２】本実施の形態に係るＬＥＤ基板における網目構造の交点Ａの配置を示す模式図である。
【図１３】本実施の形態に係るＬＥＤ基板における網目構造の交点Ａの配置を示す模式図である。
【図１４】本実施の形態に係るＬＥＤ基板における網目構造の交点Ａの配置を示す模式図である。
【図１５】本実施の形態に係るＬＥＤ基板における網目構造の交点Ａの配置を示す模式図である。
【図１６】本実施の形態に係るＬＥＤ基板における網目構造の交点Ａの配置を示す模式図である。
【図１７】本実施の形態に係るＬＥＤ基板の製造方法の一工程を示す模式図である。
【図１８】本実施の形態に係るＬＥＤ基板を適用したＬＥＤを示す断面模式図である。
【発明を実施するための形態】
【００１６】
以下、本発明の一実施の形態（以下、「実施の形態」と略記する。）について、詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。
【００１７】
＜概要＞
以下、本実施の形態の概要について説明する。
【００１８】
本実施の形態に係るＬＥＤ基板は、網目状のテクスチャを有する。この網目状のテクスチャを網目構造と呼ぶ。この網目構造の存在する面に対し半導体層を成膜することで、内部量子効率ＩＱＥと光取り出し効率ＬＥＥに優れるＬＥＤを、再現性高く製造できる。なお、本実施の形態に係る半導体層とは、主に、後述する下地層２０１のことを指す。
【００１９】
内部量子効率ＩＱＥと光取り出し効率ＬＥＥを同時に改善するための技術思想の大枠は、ＬＥＤ基板のテクスチャにより光取り出し効率ＬＥＥを、ＣＶＤ成膜により内部量子効率ＩＱＥを改善することである。即ち、先述したＰＳＳの凸部の径を大きくすることは、凸部の体積が大きくなることによる光散乱性の増加を意味し、これにより光取り出し効率ＬＥＥをより改善する。一方で、ＰＳＳの凸部の間隔をナノメートルオーダとするナノＰＳＳにおいては、従来の光散乱性から光回折性へと光学現象を変化させることを意味し、これにより光取り出し効率ＬＥＥをより改善する。
【００２０】
しかしながら、いずれのケースにおいても、凸部と凸部との間に存在する半導体層の成長起点が狭くなる。
【００２１】
実際に、ＰＳＳの凸部の間隔を３μｍとして、凸部の径を２．６μｍ、２．７μｍ、２．８μｍと大きくしていくにつれ、半導体層の成膜が困難となり、同時に、半導体層の成膜が良好な成膜レシピを適用したとしても、再現性に乏しくなることが確認できた。また、凸部の間隔を、３μｍから９００ｎｍ、５００ｎｍ、３００ｎｍと小さくするにつれ、半導体層の成膜が困難となり、同時に、半導体層の成膜が良好な成膜レシピを適用したとしても、再現性に乏しくなることが確認できた。
【００２２】
この原因について、以下のように考察している。
半導体層の成長は、凸部と凸部の間を起点にして生じる。図１は、ＰＰＳのテクスチャを示す説明図である。例えば、Ｃ面（０００１）を主面に有するサファイア基板を準備し、フォトリソグラフィ法やナノインプリント法を適用しエッチング加工することで、図１Ａに示すように、凸部１１と凸部１１との間の隙間がＣ面１２となる。窒化ガリウム系の半導体を当該基板に成長させる場合、格子定数のミスマッチを最小化するように半導体層の成長が促進する。即ち、凸部１１と凸部１１との間が成長起点となる。
【００２３】
なお、図１Ｂは、図１Ａに示すテクスチャよりも凸部の径が大きくなった場合を、図１Ｃは、凸部の間隔が狭くなった場合を示している。
【００２４】
ここで、半導体層の成膜は、一般的に低温バッファ層の成膜からスタートする。低温バッファ層を成膜し、ＲａｍｐＵＰにて昇温することで、拡散と結合を繰り返し、半導体層の核が生成する。重要なことはこの半導体層の核を制御することである。
【００２５】
光取り出し効率ＬＥＥをより改善するために、ＰＳＳの凸部１１の径を大きくしたり、又は間隔を小さくしたりした場合、半導体層の成長起点が小さくなる。即ち、限られた狭い隙間に、半導体層の核を成膜することが求められる。図２は、ＰＳＳのテクスチャにおける成長起点と安定な核の大きさ、及び、熱拡散距離を示す説明図である。図２Ａ及び図２Ｂにおいて、円２１は、安定な核の大きさ、及び、熱拡散長のイメージを示している。図２Ａに示すように、成長起点が広ければ、テクスチャに遮られないので、良好に成長する。一方、図２Ｂに示すように、成長起点が狭いと、テクスチャに遮られ成長が阻害される。この結果、内部量子効率ＩＱＥが低下したり、ＣＶＤ再現性が低下したり、する。
【００２６】
しかしながら、半導体層の核には安定な大きさが存在する、またＲａｍｐＵＰ過程での拡散距離も存在することから、凸部１１と凸部１１の間が狭くなるほどに、半導体層の核の大きさ、形状、密度のばらつきが大きくなると考えることができる。
【００２７】
よって、ＣＶＤ工程におけるプロセスウィンドウは狭くなり、好適な成膜レシピを見つけ出したとしても、再現性に乏しくなると考えている。
【００２８】
上記観点から、光取り出し効率ＬＥＥはテクスチャにより改善可能であり、しかしながら、ＣＶＤ工程におけるプロセスウィンドウを狭めずに再現性に優れるＬＥＤ基板を実現するためには、半導体層の核の大きさ、形状、密度のばらつきが小さくなるようなテクスチャが必要であると考えた。
【００２９】
特に、ＬＥＤ基板に供給される半導体層の原料の動きを阻害しないこと、核が安定に存在しうる十分な面積があること、そして、格子定数の差を小さくできることが重要と考えた。
【００３０】
本発明者らは、上述のような見地に基づいて、本発明を完成するに至った。以下、本発明の実施の形態について順次説明する。
【００３１】
本実施の形態に係るＬＥＤ基板は、少なくとも一方の主面に凹状の幾何学的な網目構造と、網目構造により互いに離間された、複数の離間部と、を有し、網目構造の底部の線幅は、５０ｎｍ以上９００ｎｍ以下であり、網目構造のアスペクト比は、０．３以上５以下であり、且つ、離間部は、２以上のドットの集合体から構成されることを特徴とする。
【００３２】
この構成により、光取り出し効率ＬＥＥと内部量子効率ＩＱＥに優れたＬＥＤを、再現性高く製造できる。これは、ＬＥＤ基板に対するＣＶＤ工程におけるプロセスウィンドウが広がることと、当該工程における再現性の良さによる。
【００３３】
まず、凹状の幾何学的な網目構造であることが重要である。網目構造が、半導体層の成長起点となり、半導体層の成長が安定する。換言すれば、凹状の幾何学的な網目構造が、半導体層の成長ガイドとしての役割を担う。網目構造は２次元的な広がりを有するので、半導体層の核の安定な大きさや熱拡散長に対し、成長起点の面積を大きく設計可能であるので、ＣＶＤ工程におけるプロセスウィンドウの狭まりを抑制できる。
【００３４】
そして、凹状の幾何学的な網目構造の底部の線幅が５０ｎｍ以上９００ｎｍ以下である。これにより、光取り出し効率ＬＥＥを改善しつつ、網目構造の凹部を成長起点とした半導体層の成膜が可能となる。
【００３５】
また、網目構造のアスペクト比は０．３以上５以下である。これにより、網目構造の内部にまでＣＶＤ成膜原料を効果的に供給できる。そして、網目構造の底部を起点とした半導体層の成長が実現するため、高い内部量子効率ＩＱＥを再現性高く実現できる。
【００３６】
さらに、網目構造により互いに離間される複数の離間部は、２以上のドットの集合体から構成される。これにより、離間部からの半導体成長を抑制できる。換言すれば、網目構造の底部からの半導体層の成長が支配的になる。半導体層は、幾何学的な網目構造をガイドとして成長する。よって、ＣＶＤ工程におけるプロセスウィンドウが広がり、高い内部量子効率ＩＱＥを有する半導体層成膜の再現性が改善する。
【００３７】
以上から、ＣＶＤ工程におけるプロセスウィンドウの狭まりを抑制し、再現性が良好となる。この結果、光取り出し効率ＬＥＥを改善可能なＬＥＤ基板に対し、内部量子効率ＩＱＥを改善するＣＶＤ成膜を再現性高く実施できるため、発光効率の高いＬＥＤを再現性高く製造できる。
【００３８】
＜基板本体＞
本実施の形態に係るＬＥＤ基板は、半導体層の成膜対象であり、半導体層の成長基板と言い換えることができる。
【００３９】
ＬＥＤ基板を構成する基板本体としては、ＬＥＤに使用される基板を種々選択できる。例えば、Ｃ面、Ｒ面、及びＡ面のいずれかを主面とするサファイア、スピネル（ＭｇＡｌ２Ｏ４）に代表される絶縁性基板、炭化珪素（６Ｈ、４Ｈ、３Ｃ）、シリコン（Ｓｉ）、硫化亜鉛（ＺｎＳ）、酸化亜鉛（ＺｎＯ）、ガリウム砒素（ＧａＡｓ）、ダイヤモンド、窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウムに代表される酸化物基板、窒化ガリウム（ＧａＮ）、窒化アルミ（ＡｌＮ）等が挙げられる。
【００４０】
＜網目構造＞
図３は、本実施の形態に係るＬＥＤ基板の網目構造を示す平面模式図である。図４は、本実施の形態に係るＬＥＤ基板の網目構造を示す断面模式図である。本実施の形態に係るＬＥＤ基板１００においては、基板本体１０１の少なくとも一方の主面に凹状の幾何学的な網目構造１０２が設けられる。凹状とは、基板本体１０１の主面から厚み方向内部に向かい陥没した状態である。この網目構造１０２は、基板本体１０１を加工して作られたものであっても、基板本体１０１に付加して作られたものであってもよい。例えば、Ｃ面（０００１）を主面に有するサファイア基板を加工し、網目構造１０２を作ることができる。
【００４１】
本実施の形態に係るＬＥＤ基板の幾何学的な網目構造とは、回転対称な網目構造を意味する。回転対称としては、２、３、４、５、６或いは８回対称である。本実施の形態に係るＬＥＤ基板においては、回転対称とは、完全回転対称性から±１０％の変動を許容する。即ち、ｎ回対称の網目構造であれば、３６０°／ｎの回転で構造が一致する場合が、完全回転対称性のある網目構造１０２である。一方で、３６０°／ｎ回転させた状態で、網目構造１０２の各辺や交点の位置を±１０％の範囲で調整し、一致した場合が准回転対称性のある網目構造１０２である。准回転対称性と完全回転対称性のいずれを採用すべきかは、用途により異なるので限定されない。しかしながら、半導体層の成長と網目構造１０２のフィッティング性の向上という観点から、完全回転対称性に近い程好ましく、完全回転対称性であることが最も好ましい。これにより、網目構造の底部からの半導体層の成長が支配的になるため、半導体層は、幾何学的な網目構造をガイドとして成長する。よって、ＣＶＤ工程におけるプロセスウィンドウが広がり、高い内部量子効率ＩＱＥを有する半導体層成膜の再現性が改善する。最も好ましくは、２回対称或いは６回対称の網目構造１０２である。これにより、上述した安定な核、熱拡散によるばらつきの吸収をより実現しやすくなり、ＣＶＤ工程に対するプロセスウィンドウがより拡張すると言える。
【００４２】
図３及び図４に示すように、網目構造１０２の間には離間部１０３が形成されている。離間部１０３は、凹状の幾何学的な網目構造１０２によって区切られた基板本体１０１の主面上の領域をいう。離間部１０３は、２以上のドット１０４の集合体である。
【００４３】
＜底部線幅＞
網目構造１０２の底部の線幅（以下、底部線幅という）とは、網目構造１０２を構成する線、即ち底部の線幅として定義する。なお、網目構造１０２には交点が存在するため、線幅は交点以外の部分にて定義される。
【００４４】
網目構造は複数の底部が組み合わさって構成される。その網目構造の一つの底部を断面視したときに、開口部と底部とで線幅が異なることがある。図５は、本実施の形態に係るＬＥＤ基板における網目構造の線幅を説明するための模式図である。網目構造１０２を平面視で見ると、図５Ａ及び図５Ｂに示すように、網目構造１０２の開口部１１０における線幅が開口線幅Ｗ１である。一方、網目構造１０２の底部１１１における線幅が、底部線幅Ｗ２である。底部線幅Ｗ２は、任意に１０点の底部線幅を計測し、それらの相加平均値として、与えられる。
【００４５】
網目構造１０２の底部線幅Ｗ２は、５０ｎｍ以上９００ｎｍ以下である。この範囲により、光取り出し効率ＬＥＥを改善して、再現性高く内部量子効率ＩＱＥを改善したＬＥＤを製造できる。底部線幅Ｗ２が、特に、８０ｎｍ以上であることで、凹状の幾何学的な網目構造１０２の内部にまでＣＶＤ原料が効果的に導入されるため、欠陥を抑制しやすい。これにより、ＣＶＤ工程におけるプロセスウィンドウが大きくなるため好ましい。更に、１５０ｎｍ以上であることで、半導体層の熱拡散よるばらつきが小さくなり、ＣＶＤ成膜の再現性がより向上するため好ましい。
【００４６】
また、底部線幅Ｗ２が、５００ｎｍ以下であれば、網目構造１０２の底部線幅Ｗ２の分布により生じる半導体層の異常成長を抑制し、リーク電流を抑制できるため好ましい。３００ｎｍ以下であれば、光回折性が増し、光取り出し効率ＬＥＥがより改善される。
【００４７】
なお、網目構造１０２を図５Ｂに示すように断面視した際の形状は特に限定されないが、正方形、長方形又は台形であると好ましい。なお、台形においては、その側面が曲面であってもよく、特に下に凸の曲面であることが好ましい。このような形状により、網目構造１０２の底部の平滑度が向上し、半導体層と成長起点との格子定数の差を小さくできるためである。格子定数の差を小さくすることで、内部量子効率ＩＱＥがより改善されると共に、ＣＶＤ工程におけるプロセスウィンドウが拡大し、ＣＶＤ再現性がより改善する。
【００４８】
開口線幅Ｗ１と底部線幅Ｗ２とは異なる方がよく、開口線幅Ｗ１が底部線幅Ｗ２よりも狭いと好ましい。これにより、ＣＶＤ成膜原料を、網目構造１０２の底部にまで導入する効率が改善し、ＣＶＤの再現性が改善する。この観点から、開口線幅Ｗ１は底部線幅Ｗ２の９５％以下が好ましく、９０％以下が最も好ましい。なお、底部の荒れや歪みは許容可能であるが、底部は平坦面であることが好ましい。
【００４９】
＜網目構造のアスペクト比＞
網目構造１０２のアスペクト比とは、網目構造１０２の深さを開口線幅Ｗ１にて除した値である。図４に示すように、網目構造１０２の深さは、網目構造１０２の開口部１１０から網目構造１０２の最深部までの距離（ｂ）である。任意に１０点のアスペクト比を計測し、それらの相加平均値として、与えられる。
【００５０】
網目構造１０２のアスペクト比（ｂ／ａ）が０．３以上５以下であることにより、０．３以上により、ＬＥＤの光取り出し効率ＬＥＥが十分に改善される。５以下により、網目構造１０２に対する半導体層の成膜不良を抑制できる。これらの観点から、０．５以上２．５以下がより好ましく、０．６以上１．３以下が最も好ましい。
【００５１】
網目構造１０２の底部線幅Ｗ２及びアスペクト比（ｂ／ａ）は、テクスチャシートに形成するテクスチャの選択及びエッチング条件の選択により制御することができる。この制御は、公知の方法によって適宜行うことができることは当業者であれば容易に理解されるであろう。
【００５２】
網目構造１０２の開口線幅Ｗ１は、後述のＬＥＤ基板の製造方法において、テクスチャシート上のテクスチャの選択及びエッチング条件の選択によって制御することができる。この制御は、公知の方法によって適宜行うことができることは当業者であれば容易に理解されるであろう。
【００５３】
＜離間部＞
離間部１０３は、図４に示すように、網目構造１０２により区切られた領域であり、基板本体１０１の主面内の領域である。
【００５４】
図３及び図４に示すように、離間部１０３は、２以上のドット１０４から構成されている。換言すれば、２以上のドット１０４の集合体であって、網目構造１０２により互いに離間された領域が、離間部１０３である。これにより、離間部１０３からの半導体層の成長を抑制できる。換言すれば、網目構造１０２の底部からの半導体層の成長が支配的になる。半導体層は、幾何学的な網目構造１０２をガイドとして成長する。よって、ＣＶＤ成膜の再現性を、内部量子効率ＩＱＥを改善して実現できる。
【００５５】
ここで、ドット１０４は、凸状及び凹状のいずれの場合も含まれる。ドット１０４とは、離間部１０３から外側に延出した突起部であり、凹状のドット１０４とは、離間部１０３からその内部へ陥没したホールである。なお、本発明のＬＥＤ基板においては、ラインアンドスペース構造であっても、同様の効果を発現することから、ドット１０４は、ラインアンドスペース構造も含むものとする。
【００５６】
離間部１０３は、２以上のドット１０４から構成される。この場合、先述のように離間部１０３からの半導体層の成長を抑制できる。即ち、半導体層は、幾何学的な網目構造をガイドとして成長する。換言すれば、熱力学的にランダムな成長を行う半導体層の成長方向を、制御できる。よって、半導体層の安定な核、熱拡散によるばらつきの吸収が容易となる。結果的に、ＣＶＤ成膜の再現性を、内部量子効率ＩＱＥを改善して実現できる。離間部における半導体層の成長を抑制すると共に、網目構造１０２をガイドとした半導体層の成長をより促進するために、離間部１０３は３以上のドットより構成されることが望ましい。特に、７以上のドット１０４より構成される場合、網目構造１０２をガイドとして半導体層が成長すると共に、離間部１０３の中心付近にて当該半導体層の会合を実現できる。一方で、離間部１０３が１０００以内のドットから構成されることで、網目構造１０２から成長した半導体層が、離間部を乗り越える際に生じる欠陥が低減するため好ましい。特に、５００以内のドット１０４から離間部１０３が構成されることで、前記効果はより顕著となる。最も好ましくは、１００以内である。この場合、離間部１０３における半導体層の成長抑制と網目構造１０２による半導体層の成長促進と、のバランスが好適となる。よって、ＣＶＤ成膜の再現性は高まり、内部量子効率ＩＱＥがより改善する。
【００５７】
離間部１０３から半導体層が成長することをより抑制するために、離間部１０３におけるドット１０４の充填率は、５０％以上が好ましく、７０％以上がより好ましい。なお、９０％以上１００％以下が最も好ましい。１００％の場合、離間部１０３に付着した半導体層は、その結晶軸の配向が乱れる。このため、離間部１０３を起点とした半導体層の成長は限りなく抑制される。結果的に、上記説明してきたメカニズムにより、ＣＶＤ成膜の再現性を、内部量子効率ＩＱＥを改善して実現できる。なお、充填率とは、走査型電子顕微鏡（ＳＥＭ）を用い表面観察した時の、離間部１０３に対するドットの面積率である。面積率は、ドットが凸状であれば、ドットの底部の面積を使用する。ドットが凹状であれば、ドットの開口部の面積を使用する。なお、充填率が１００％の場合、ドットがｎ方配列する時、ドットの底部或いは開口部の形状が、ｎ角形になる場合である。この時、ドットの底部或いは開口部のｎ角形状は、角部が曲率半径０超の角部となる。即ち、充填率１００％とは、ドットが六方配列すれば、ドットを表面から俯瞰した形状は角部が丸みを帯びた六角形であり、ドットが四方配列すれば、ドットを表面から俯瞰した形状は角部が丸みを帯びた四角形である。
【００５８】
なお、任意に、網目構造１０２により離間させる領域を選択した時に、８０％以上の確率で、当該領域が、上記離間部１０３であるとよい。これにより、ＣＶＤ工程における成膜のばらつきをより小さくできる。最も好ましくは、９９％以上１００％以下の確率である。これにより、ＣＶＤ工程における、半導体層の原料の拡散と成長のばらつきが極小化される。よって、ＣＶＤ工程におけるプロセスウィンドウがより拡張すると考えられる。なお、上記確率は、任意に１００個の網目構造１０２により離間される領域を観測した場合の確率として定義する。
【００５９】
また、ドット１０４の配列は、不規則でも規則的でもよい。しかしながら、規則的配列であると、ドット１０４の充填率を大きくし、網目構造１０２を起点とした半導体層の成膜を実現しやすい。特に、六方格子の格子点位置或いは四方格子の格子点位置に、ドット１０４が設けられるとよい。中でも、六方格子の格子点位置にドット１０４が配置されると、充填率を限りなく高めることができる。これにより、離間部１０３に対する半導体層の成長を効果的に阻害できる。よって、上述してきた安定な核、熱拡散によるばらつきの吸収を実現しやすくなり、ＣＶＤ工程に対する再現性が向上する。なお、ドットが六方格子の格子点位置に配列される場合、ドット１０４の充填率は８０％以上１００％以下であるとよい。中でも、９０％以上１００％以下であれば、ＣＶＤ再現性が非常に良好となる。
【００６０】
離間部１０３の形状、大きさ、配置などは、後述のＬＥＤ基板の製造方法において、テクスチャシート上のテクスチャの選択及びエッチング条件の選択によって制御することができる。この制御は、公知の方法によって適宜行うことができることは当業者であれば容易に理解されるであろう。
【００６１】
＜分岐数＞
網目構造１０２は、幾何学的な網目構造である。既に説明したように、本実施の形態に係るＬＥＤ基板の幾何学的な網目構造とは、回転対称な網目構造である。回転対称としては、２、３、４、５、６或いは８回対称である。そして、回転対称とは、完全回転対称性から±１０％の変動を許容できる。特に、本実施の形態に係るＬＥＤ基板１００において、網目構造１０２は、０、３、４、５及び６からなる群から選択される１以上の分岐数（ｎ）により構成されることが好ましい。なお、網目構造１０２の幾何学性は、公知一般の、平面内を有限種類の平面図形（タイル）にて隙間なく埋めるタイリング（平面敷詰め）を参考に設計できる。この際に、網目構造１０２の分岐数（ｎ）に着目して、分岐数（ｎ）が０、３、４、５及び６からなる群から選択される１以上の分岐数（ｎ）となるようにする。
【００６２】
これにより、半導体層の成長を考慮して、網目構造１０２の幾何学的な対称性が向上する傾向にある。よって、幾何学的に対称な成長が安定である半導体層の成長に対し、網目構造１０２のフィッティング性が向上する。これにより、上述してきた安定な核、熱拡散によるばらつきの吸収を実現しやすくなり、ＣＶＤ工程に対する再現性が向上する。
【００６３】
分岐数（ｎ）とは、網目構造１０２において、網目を構成する凹部の底部１１１（図５参照）の一つの交点で交わる底部１１１の本数ｎである。分岐数（ｎ）が０の場合、網目構造１０２は分岐しない。換言すれば、互いに交わることがない。即ち、分岐数（ｎ）が０の場合は、ラインアンドスペース状の網目構造１０２が配置される。図６〜図８は、本実施の形態に係るＬＥＤ基板における網目構造の分岐を示す模式図である。網目構造１０２は、図６に示された例に限定されない。上述したように、分岐数（ｎ）が、０、３、４、５及び６からなる群から選択される１以上の分岐数（ｎ）となるように、タイリングを参考に設計できる。図６Ａ〜図６Ｇは、分岐数（ｎ）が３の場合を、図７Ａは、分岐数（ｎ）が４の場合を、図７Ｂは、分岐数（ｎ）が５の場合を、図７Ｃは分岐数が０、３、４、５及び６の場合を示している。
【００６４】
網目構造１０２は、図６及び図７に例示した単一の分岐数（ｎ）で構成されても、図８に示すように、複数の分岐数（ｎ）により網目構造１０２が構成されてもよい。なお、図８Ａ〜図８Ｃは、分岐数（ｎ）が３と４の場合を、図８Ｄ及び図８Ｅは、分岐数（ｎ）が３と６の場合を、図８Ｆは、分岐数（ｎ）が３、４、６の場合を示している。
【００６５】
網目構造１０２は、単一の分岐数（ｎ）のみにより構成されるか（図６及ぶ図７参照）、或いは、分岐数（ｎ）が３と４、３と６、又は、３と４と６により構成されると、上述した幾何学的対称性の他に、分岐交点の面積が大きくなり、当該交点を成長起点として半導体層を成長できる。即ち、交点から線を伝い半導体層が成膜されやすくなり、安定な核の制御性が向上する。この観点から、上記例示した中で、分岐数（ｎ）が３の場合が、最も好ましい。中でも、網目構造１０２は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子状であることが最もよい。この場合、分岐数（ｎ）が３の効果に加え、網目構造１０２の大きな交点が正六方配列する。ＧａＮ系半導体の場合、その成長は正六方配列である場合が最も安定である。よって、網目構造１０２の大きな交点が半導体層の成長起点として機能する。成長する半導体層は、正六方配置された成長起点から、網目構造１０２の辺を伝い、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子状に成長する。成長過程で、離間部１０３を多い、離間部１０３のほぼ中央にて、会合する。よって、転位がきわめて減少する。即ち、上述してきた安定な核、熱拡散によるばらつきの吸収を実現しやすくなり、ＣＶＤ工程に対する再現性が向上する。同時に、内部量子効率が、顕著に改善される。
【００６６】
分岐数（ｎ）は、後述のＬＥＤ基板の製造方法において、テクスチャシートに形成するテクスチャの選択により制御することができる。この制御は、公知の方法によって適宜行うことができることは当業者であれば容易に理解されるであろう。
【００６７】
＜離間部の間隔＞
本実施の形態に係るＬＥＤ基板１００において、離間部１０３の間隔は、１５００ｎｍ以上１００００ｎｍ以下であることが好ましい。
【００６８】
図９は、本実施の形態に係るＬＥＤ基板の網目構造を示す平面模式図である。図１０は、本実施の形態に係るＬＥＤ基板の網目構造を示す断面模式図である。
【００６９】
離間部１０３の間隔Ｄは、網目構造１０２により区切られ互いに最隣接する離間部１０３の、隣接距離である。まず、ＳＥＭを使用し、ＬＥＤ基板１００を上面から観察する。次に、図９に示すように、任意に最隣接する２つの離間部１０３−１、１０３−２を選択する。そして、離間部１０３−１、１０３−２に対して外接円１３１−１、１３１−２を設定し、その中心Ｏ１、Ｏ２同士の距離を、離間部１０３の間隔Ｄとして定義する。間隔Ｄは、任意に測定した１０点の間隔を使用した相加平均値として与えられる。
【００７０】
間隔Ｄは、１５００ｎｍ〜１００００ｎｍであると、光取り出し効率ＬＥＥの高いＬＥＤ基板１００に対して、内部量子効率ＩＱＥの高い半導体層を、再現性高く成膜できる。特に、１８００ｎｍ以上８５００ｎｍ以下であることで、半導体層の核の安定サイズや熱拡散距離に対する離間部１０３の大きさが十二分となり、ＣＶＤ工程におけるプロセスウィンドウの狭まりを抑制し、再現性が向上するため好ましい。最も好ましくは、１８００ｎｍ以上６５００ｎｍ以下である。この場合、網目構造１０２を成長起点として成長する半導体層が、離間部１０３の中央付近にて会合するまでの距離を大きくできる。即ち、転位密度が減少する。よって、内部量子効率ＩＱＥが顕著に向上すると共に、ＣＶＤ工程における再現性も改善する。
【００７１】
離間部１０３の間隔Ｄは、後述のＬＥＤ基板の製造方法において、テクスチャシートに形成するテクスチャの選択及びエッチング条件の選択により制御することができる。この制御は、公知の方法によって適宜行うことができることは当業者であれば容易に理解されるであろう。
【００７２】
＜網目構造の交点の規則性＞
網目構造１０２の交点は、規則的に配列することが好ましい。当該交点（以下、交点Ａと記載する）が規則的に配列することで、網目構造１０２の幾何学的な対称性が向上し、幾何学的に対称な成長が安定である半導体層の成長に対し、網目構造１０２のフィッティング性が向上する。特に、交点Ａは、半導体層の成長に対して、大きな面積を有する。よって、交点Ａが半導体層の成長起点となり、網目構造１０２の線の部分は、成長する半導体のガイドとして機能する。これにより、上述してきた安定な核、熱拡散によるばらつきの吸収を実現しやすくなり、ＣＶＤ工程に対する再現性が向上する。即ち、光取り出し効率ＬＥＥの良好なＬＥＤ基板を使用し、内部量子効率ＩＱＥの良好なＬＥＤを、ＣＶＤ工程の再現性高く製造可能となる。
【００７３】
網目構造１０２の交点Ａの位置は、交点Ａに対する内接円の中心位置として定義される。また、交点Ａの間隔Ａは、最近接する２つの交点を任意に選択した時に、それぞれの交点位置間の距離である。交点Ａの大きさは、当該交点に対する内接円の径φＡとして定義される。
【００７４】
網目構造１０２の交点Ａは、規則的に配列するとよい。ここで、規則的とは、完全規則性から±１０％の変動を許容する。即ち、交点Ａが単一間隔Ａにて規則的に配置された場合、全ての間隔Ａが一定値となる。この場合が、完全規則性である。交点Ａの間隔Ａが、平均値±１０％のばらつきを有する場合が、准規則性である。
【００７５】
間隔Ａは、交点Ａを定義した仮想円の中心間の距離である。
【００７６】
准規則性と完全規則性のいずれを採用すべきかは、用途により異なるので限定されない。しかしながら、半導体層の成長と網目構造のフィッティング性の向上という観点から、交点Ａの配列は、完全規則性に近い程好ましく、完全規則性であることが最も好ましい。これにより、上述してきた安定な核、熱拡散によるばらつきの吸収をより実現しやすくなり、ＣＶＤ工程に対するプロセスウィンドウがより拡張すると言える。
【００７７】
交点Ａの配置例として、例えば、正三角格子の格子点位置、正四方格子の格子点位置、正六方格子の格子点位置、斜方格子（菱形格子）の格子点位置、矩形格子の格子点位置、歪斜格子の格子点位置、及び、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置、が挙げられる。交点Ａがこのような配列である場合、当該交点Ａを成長起点とした半導体層の成長が良好となる。これにより、網目構造によるガイドライン効果が高まり、ＣＶＤ工程に対する再現性がより拡張する。特に、半導体層の成長と網目構造のフィッティング性を向上させる観点から、正三角格子の格子点位置、正六方格子の格子点位置、又は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置がより好ましい。これらの配列として交点Ａが並ぶことで、上述してきた安定な核、熱拡散によるばらつきの吸収をより実現しやすくなり、ＣＶＤ工程に対するプロセスウィンドウがより拡張すると言える。なお、上述したように、上記例示した格子点間距離は、±１０％の変動を有することができる。
【００７８】
図１１〜図１６は、本実施の形態に係るＬＥＤ基板における網目構造の交点Ａの配置を示す模式図である。図１１は正三角格子の格子点及び正六角格子の格子点位置を、図１２は正四方格子の格子点位置を、図１３は菱形格子の格子点位置を、図１４は歪斜格子の格子点位置を、図１５は矩形格子の格子点位置を、図１６は正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置を、それぞれ示している。図１１〜図１６中の黒点部分に、網目構造１０２の交点Ａが配置される。また、図１１〜図１６は、網目構造１０２の線の部分及び離間部１０３については図示していない。
【００７９】
交点Ａの径φＡと、網目構造１０２の底部線幅Ｗ２と、は所定の関係を満たすとよい。比（φＡ／Ｗ２）＞１を満たすことで、交点Ａの面積が大きくなり、半導体層の成長起点が交点Ａに寄る。即ち、上記例示したように、規則的な交点Ａから優先的に半導体層が成膜される。このため、ＣＶＤ工程に対する成膜許容度が大きくなる。特に、比（φＡ／Ｗ２）≧１．１５であれば、交点Ａを起点とした半導体層の成長速度が飛躍的に向上する。同時に、網目構造１０２によるガイドライン効果が高まる。よって、半導体層の成長速度に注目すると、離間部１０３を起点とした成長速度は相対的に限りなく小さくなる。よって、上述してきた安定な核、熱拡散によるばらつきの吸収をより実現しやすくなり、ＣＶＤ工程に対するプロセスウィンドウがより拡張すると言える。上記観点から、比（φＡ／  Ｗ２）は、２．０以上が最も好ましい。
【００８０】
＜離間部の規則性＞
離間部１０３は、規則的に配列することが好ましい。離間部１０３が規則的に配列することで、網目構造１０２の幾何学的な対称性が向上し、幾何学的に対称な成長が安定である半導体層の成長に対し、網目構造１０２のフィッティング性が向上する。特に、網目構造１０２をガイドとして成長する半導体層の離間部１０３中での会合点が、離間部１０３の中心によりやすくなる。即ち、転位は散在し、転位密度が顕著に低減する。よって、上述してきた安定な核、熱拡散によるばらつきの吸収を実現しやすくなり、ＣＶＤ工程に対する再現性が向上する。同時に、内部量子効率ＩＱＥを顕著に改善できる。即ち、光取り出し効率ＬＥＥの良好なＬＥＤ基板を使用し、内部量子効率ＩＱＥの良好なＬＥＤを、ＣＶＤ工程の再現性高く製造可能となる。離間部１０３の位置は、間隔Ｄの定義に記載した離間部１０３に対する外接円（図９中の１３１−１、１３１−２）の中心である。
【００８１】
離間部１０３は、規則的に配列するとよい。ここで規則的とは、完全規則性から±１０％の変動を許容する。即ち、離間部１０３が単一間隔Ｄにて規則的に配置された場合、全ての間隔Ｄが一定値である完全規則性から、平均値±１０％のばらつきを有する准規則性までを含むものとする。
【００８２】
准規則性と完全規則性のいずれを採用すべきかは、用途により異なるので限定されない。しかしながら、半導体層の成長と網目構造のフィッティング性の向上という観点から、離間部１０３の配列は、完全規則性に近い程好ましく、完全規則性であることが最も好ましい。これにより、上述してきた安定な核、熱拡散によるばらつきの吸収をより実現しやすくなり、ＣＶＤ工程に対するプロセスウィンドウがより拡張すると言える。
【００８３】
離間部１０３の配置例として、例えば、正三角格子の格子点位置、正四方格子の格子点位置、正六方格子の格子点位置、斜方格子（菱形格子）の格子点位置、矩形格子の格子点位置、歪斜格子の格子点位置、及び、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置、が挙げられる。離間部１０３がこのように配列することで、網目構造１０２の交点Ａを成長起点とした半導体層の成長が良好となる。これにより、網目構造１０２によるガイドライン効果が高まり、ＣＶＤ工程に対する再現性がより拡張する。特に、半導体層の成長と網目構造のフィッティング性を向上させる観点から、正三角格子の格子点位置、正六方格子の格子点位置、又は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置がより好ましい。これらの配列として離間部１０３が並ぶことで、上述してきた安定な核、熱拡散によるばらつきの吸収をより実現しやすくなり、ＣＶＤ工程に対するプロセスウィンドウがより拡張すると言える。なお、上述したように、上記例示した格子点間距離は、±１０％の変動を有することができる。
【００８４】
離間部１０３の規則性は、上記網目構造１０２の交点Ａの規則性を説明した際に用いた、図１１〜図１６を用いて図示することができる。即ち、図１１〜図１６中の黒点部分に、離間部１０３が配置され、網目構造１０２については図示していない。また、離間部１０３の大きさも反映していない。
【００８５】
＜ＬＥＤ基板の製造方法＞
本実施の形態に係るＬＥＤ基板は、例えば、シート状のレジストを使用して、次の３つの方法で製造することができる。
【００８６】
（製造方法１）
（１）フィルム基材の上にレジストを成膜する
フィルム基材は、成膜したレジストをウェハに写し取るための支持基材であるため、特に限定されるものではない。レジストがウェハに写し取られればよい。例えば、ポリエステル、ＰＳ（ポリスチレン）、ＰＶＣ（ポリ塩化ビニル）、ＰＩ（ポリイミド）、ＰＰＳ（ポリフェニレンサルファイド）、アラミド、ＰＥＴ（ポリエチレンテレフタレート）、ＥＶＡ（エチレン・酢酸ビニル共重合体）、ＰＶＤＶ（ポリ塩化ビニリデン）、ＥＶＯＨ（エチレン・ビニルアルコール共重合体）、ＴＡＣ（トリアセテート）、ＰＰ（ポリプロピレン）、ＰＣ（ポリカーボネート）、ＰＰＯ（ポリフェニレンオキサイド）、ＬＤＰＥ（低密度ポリエチレン）、ＨＤＰＥ（高密度ポリエチレン）、ＣＯＰ（シクロオレフィンポリマー）、フッ素樹脂（ＰＴＦＥ（ポリテトラフルオロエチレン）、ＰＦＰＥ（パーフルオロポリエーテル）、ＰＦＡ（テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体）、ＦＥＰ（テトラフルオロエチレン・ヘキサフルオロプロピレン共重合体）、ＥＴＦＥ（テトラフルオロエチレン・エチレン共重合体）、ＰＣＴＦＥ（ポリクロロトリフルオロエチレン））、これらの樹脂にフィラーやガラス繊維を組み込んだフィルム等を使用できる。
【００８７】
レジストは、ネガ型でもポジ型でもよく、少なくとも紫外線にて硬化作用が発現するラジカル重合システム又は化学増幅システムを含むと好ましい。レジストに、フェノールノボラック、クレゾールノボラック、アクリル変性エポキシノボラック、メタクリル変性エポキシノボラック、アダマンタン、フルオレン、カルバゾール、ポリビニルカルバゾール、ポリ（ｐーヒドロキシスチレン）等を含むと、ウェハの加工性が向上するため好ましい。特に、オリゴマー又はポリマー、モノマー、及び重合開始剤を含む混合物とすると、塗布したレジストの薄膜状態を維持する機能が向上するため望ましい。
【００８８】
レジストは、ドライ膜厚が１００ｎｍ〜５μｍの範囲で制御されると好ましい。このようなドライ膜厚を実現するために、レジストを溶剤にて希釈し塗布し、その後、乾燥することができる。塗布方法は、グラビアコート、マイクログラビアコート、ダイコート、カーテンコート、リップコート、コンマコート、Ｒ＆Ｒコート、ＤＶコート、キャピラリコート等を適宜使用できる。製造された、フィルム基材／レジスト／カバーフィルムより構成される成形体をレジストシートと称す。
【００８９】
例えば、フィルム基材を繰り出して、３重量％〜８０重量＆に希釈したレジストを、ダイコータ又はマイクログラビアにて塗布し、６０℃〜１４０℃の乾燥炉を通過させ、カバーフィルムを合わせて巻き取ることで、レジストシートを製造できる。カバーフィルムには、上記フィルム基材にて説明したフィルムを適宜使用できる。
【００９０】
フィルム基材の膜厚は３０μｍ以上１５０μｍ以下が好ましい。この膜厚にすることで、後述する、ウェハに対する貼り合わせ精度が向上するためである。
【００９１】
（２）ウェハにレジストを転写する
レジストシートからカバーフィルムを剥離し、レジスト面を、ウェハに貼り合わせる。続いて、フィルム基材のみを剥離することで、レジストをウェハに転写できる。
【００９２】
ウェハが汚染されている場合、レジストとの密着性が低下するため、ウェハはクリーニング（洗浄）することが好ましい。例えば、ＳＰＭ洗浄、プラズマ処理、エキシマ処理などを適用できる。クリーニングしたウェハは、表面は勿論、面取り部を含むエッジロールオフ領域の清浄度を保つ必要があるため、ウェハの裏面を起点にハンドリングすることが望ましい。
【００９３】
ウェハをクリーニング後、６０℃〜１６０℃に加温し、６０℃〜１４０℃に加温されたラミネートロールを使用して、レジストシートのレジスト面をウェハに貼り合わせる。図１７は、本実施の形態に係るＬＥＤ基板の製造方法の一工程を示す模式図である。例えば、ウェハ１４１は、ヒートテーブル１４２に形成したザグリ１４２ａ内に配置し、減圧吸着して固定できる。
【００９４】
このとき、ウェハ１４１とザグリ１４２ａの外周との隙間ｇは、５ｍｍ以下であるとよい。隙間ｇが５ｍｍ以下であることで、レジストシート（図示せず）の、ウェハ１４１に対する追従性が向上し、転写率が向上するためである。また、当該隙間ｇが３．５ｍｍ以下であれば、薄いレジスト層に対する残留応力を低減できる。
【００９５】
一方で、ラミネートロール（図示せず）の通過する段差（ｓ）は、１ｍｍ以下であると好ましい。段差（ｓ）が１ｍｍ以下であることにより、レジストシートの撓みを抑制できるため、ウェハ１４１に対する追従性が増し、ウェハ１４１のエッジ近傍まで転写性が向上する。より好ましくは、０．５ｍｍ以下であり、０．４ｍｍ以下が最も好ましい。なお、下限値は特に限定されないが、ウェハ１４１のばらつきを含めた量産安定性の観点から、０．０５ｍｍ以上である。
【００９６】
レジストシートをウェハに貼り付けるために使用するラミネートロールの表層は、低Ｔｇ弾性体であると好ましい。これにより、ウェハの、エッジロールオフ領域や面取り部、及びフィジカルエッジと面取り部との交線部分に対するレジストシートの密着性を良好にできるためである。
【００９７】
また、このようなラミネートロールを使用した場合、ラミネート圧により容易にラミネートロールの変形を制御できる。このラミネートロールの変形量を制御することで、レジストシートのウェハのエッジ近傍における変形量を制御可能となり、ウェハの端部含め、レジスト層を転写できる。
【００９８】
低Ｔｇ弾性体とは、ガラス転移温度Ｔｇが３０℃以下である弾性体であり、特に、Ｔｇが０℃以下であることで、ウェハのエッジに対する追従性が向上する。
【００９９】
このような低Ｔｇ弾性体としては、例えば、シリコーンゴム、ニトリルゴム、フッ素ゴム、ポリイソプレン（天然ゴム）、ポリブタジエン、ポリ酢酸ビニル、ポリエチレン、ポリプロピレン、ナイロン６、ナイロン６６、ポリエチレンテレフタレート、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、ポリメタクリル酸メチル及びポリスチレンが挙げられる。
【０１００】
レジストシートを、ラミネートロールを使用してウェハに貼り合わせた状態、或いはフィルム基材を剥離した状態で露光を行う。この露光は従来フォトリソグラフィ法にて使用されている方法の他にも、光学タルボ効果を利用し、レジストを一括露光することもできる。露光したレジストをポジ現像又はネガ現像することで、ウェハに対して、レジストテクスチャを形成できる。なお、露光の後に、加熱、紫外線照射、又は、加熱と紫外線照射によるＰＥＢ（ＰｏｓｔＥｘｐｏｓｕｒｅＢａｋｅ）工程を加えると、後の、ウェハの加工性が向上するため好ましい。
【０１０１】
レジストシートの剥離方法は特に限定されないが、レジストシートの一端部から他端部へと徐々に剥離する方式が好ましい。特にラミネート方向と剥離方向とは逆方向が好ましい。
【０１０２】
（３）ウェハを加工する
パターニングされたレジストシートを有するウェハをエッチングし、ＬＥＤ基板とする。
【０１０３】
エッチングは、望まれるＬＥＤ基板のテクスチャ形状に応じ、ウェットエッチングとドライエッチングを適宜選択できる。特にドライエッチングを適用した場合、ＬＥＤ基板において、製造可能なテクスチャ形状が増加する。
【０１０４】
以下、ドライエッチングにてついて説明する。
テクスチャを有するレジストを備えたウェハを、レジスト付ウェハと称す。エッチング加工時に使用する載置部材上にレジスト付ウェハが載置された際の全体の熱抵抗値が６．７９×１０−３（ｍ２・Ｋ／Ｗ）以下であることが好ましい。熱抵抗値は、部材の厚さを、部材を構成する材料の熱伝導率λで除した値である。これにより、エッチング加工時に発生する熱によるレジストに対するエッチングダメージが低減され、エッチングにより所望のテクスチャを有するＬＥＤ基板を製造することができる。また、載置部材を搬送部材として使用することにより、ドライエッチング工程においてスループットを向上させることができる。
【０１０５】
レジスト付ウェハは、載置部材の載置領域上に載置する。また、載置部材の載置領域上に直接レジスト付ウェハを載置しても、伝熱シートのような他の部材を介して載置しても良い。いずれにしても、全体の熱抵抗値が６．７９×１０−３（ｍ２・Ｋ／Ｗ）以下であることが重要である。ここで、全体の熱抵抗値とは、載置部材の載置領域上にレジスト付ウェハを伝熱シートを介して配置した場合を例にとると、載置領域における載置部材の熱抵抗値、レジスト付ウェハの熱抵抗値、及び載置領域における伝熱シートの熱抵抗値の和である。なお、伝熱シートは他の部材として読み替えることができる。また、伝熱シートに代表される他の部材を使用しない場合は、伝熱シートの熱抵抗値を０にすればよい。
【０１０６】
熱抵抗値は、部材の厚さを、部材を構成する材料の熱伝導率λで除した値である。すなわち、熱抵抗値Ｒ（ｍ２・Ｋ／Ｗ）は、部材の厚さｄ（ｍ）／部材の熱伝導率λ（Ｗ／ｍ・Ｋ）で計算される値である。全体の熱抵抗値がＲ≦６．７９×１０−３（ｍ２・Ｋ／Ｗ）となるようにレジスト付ウェハを構成する部材や層の材料や厚さ、載置部材を構成する材料や厚さを調整する。換言すれば、全体の熱抵抗値Ｒの範囲を満たすような条件を適用して、ドライエッチングを行うことで、精度高くＬＥＤ基板を製造することができる。全体の熱抵抗値は、Ｒ≦３．０４×１０−３（ｍ２・Ｋ／Ｗ）以下であることがより好ましく、Ｒ≦１．２１×１０−３（ｍ２・Ｋ／Ｗ）以下であることがさらに好ましい。なお、全体の熱抵抗値Ｒの下限は０≦Ｒであることが好ましい。なお、熱抵抗値については、レーザーフラッシュ法により簡便に測定できる。
【０１０７】
載置部材の厚さｄに関して、熱抵抗値の観点からは下限は無いが、載置部材の厚さｄが小さすぎると、載置部材の搬送時等に破損してしまう可能性があるため、耐久性をもつような範囲、例えば０．００１ｍ以上を採用することが好ましい。また、熱抵抗値の観点から考えられる厚さｄには上限値があるが、同時に搬送時の作業性やコスト面の観点から載置部材の厚さｄは０．０５ｍ以下が好ましい。
【０１０８】
載置部材を構成する材料としては、例えば、シリコン（Ｓｉ）、石英（ＳｉＯ２）やアルミニウム（Ａｌ）は載置部材の入手性及び加工性が高い点、炭化シリコン（ＳｉＣ）、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ジルコニア酸化物（ＺｒＯ２）、イットリア酸化物（Ｙ２Ｏ３）や、これらのうちいずれか１種以上で被覆された無機部材は特に堆積性の高い反応物が発生しづらい点で好ましい。なお、ここで使用される無機部材とは、具体的には、例えば、シリコン（Ｓｉ）やアルミニウムのような加工性が高い金属材料である。このような無機部材に、炭化シリコン（ＳｉＣ）等の堆積性の高い反応物が発生しないような材料を被覆することで、加工容易性及びドライエッチングへの対応性を両立することができる。また、この場合、窒化アルミニウム（ＡｌＮ）等は、被覆時に１００％が窒化アルミニウム（ＡｌＮ）になるわけではなく、一部がアルミナ（Ａｌ２Ｏ３）等になり、被覆層は混合物になることがある。したがって、「これらのうちいずれか１種以上で被覆された」の記載には、このように、ある材料で被覆しようとしたときに、他の材料が混在する場合が含まれることを意味している。
【０１０９】
例えば、ウェハをエッチングするという観点から、塩素系ガスやフロン系ガスを用いたエッチングを行うことができる。ウェハを反応性エッチングすることが容易なフロン系ガス（ＣｘＨｚＦｙ：ｘ＝１〜４、ｙ＝１〜８、ｚ＝０〜３の範囲の整数）のうち、少なくとも１種を含む混合ガスを使用する。フロン系ガスとしては、例えば、ＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ６、Ｃ４Ｆ８、ＣＨ２Ｆ２、ＣＨ３Ｆ等が挙げられる。さらに、ウェハのエッチングレートを向上させるため、フロン系ガスにＡｒガス、Ｏ２ガス、及びＸｅガスを、ガス流量全体の５０％以下混合したガスを使用する。フロン系ガスでは反応性エッチングすることが難しいウェハ（難エッチング基材）や堆積性の高い反応物が発生してしまうウェハをエッチングする場合は、反応性エッチングすることが可能な塩素系ガスのうち少なくとも１種を含む混合ガスを使用する。塩素系ガスとしては、例えば、Ｃｌ２、ＢＣｌ３、ＣＣｌ４、ＰＣｌ３、ＳｉＣｌ４、ＨＣｌ、ＣＣｌ２Ｆ２、ＣＣｌ３Ｆ等が挙げられる。さらに難エッチング基材のエッチングレートを向上させるため、塩素系ガスにＯ２ガス、Ａｒガス、又はＯ２ガスとＡｒガスとの混合ガスを添加してもよい。
【０１１０】
エッチング時の圧力は反応性エッチングに寄与するイオン入射エネルギーが大きくなり、ウェハ用のエッチングレートが向上するため、０．１Ｐａ〜２０Ｐａであることが好ましく、０．１Ｐａ〜１０Ｐａであることがより好ましい。
【０１１１】
上述のように、エッチングにより所望のテクスチャを有するＬＥＤ基板を製造し、その後、クリーニングを実施する。例えば、硫酸と過酸化水素水とを混合したＳＰＭ液により洗浄できる。
【０１１２】
（製造方法２）
（１）テクスチャ基材の上にレジストを成膜する
予め、ＬＥＤ基板の離間部に配置されるドットに相当する部位が隆起したテクスチャを具備するシートを製造する。このシートは、光又は熱ナノインプリント法により製造できる。例えば、製造方法１のフィルム基材として例示したフィルムを連続的に繰り出し、フッ素含有感光性樹脂を塗布する。次に、離型処理を施した円筒状マスターテクスチャシートに対して連続的に押圧し、連続的に紫外線を照射することで、フィルム基材上に所定のテクスチャを具備するテクスチャ基材を製造できる。テクスチャ基材からテクスチャ基材を複製してもよい。複製は、フッ素樹脂からフッ素樹脂への転写やニッケルに代表される電鋳を利用できる。
【０１１３】
レジストは、上記製造方法１に記載したものを使用できる。
【０１１４】
レジストは、テクスチャ基材のテクスチャの深さ方向の充填率が８０％以上であれば、後述する転写が良好に実施される。なお、ドライ膜厚としては、１００ｎｍ〜５μｍの範囲で制御されると好ましい。このようなドライ膜厚を実現するための方法は、製造方法１に記載した通りである。製造された、テクスチャ基材／レジスト／カバーフィルムより構成される成形体を、レジストテクスチャシートと称す。
【０１１５】
例えば、フッ素がテクスチャの表面に偏析したテクスチャ基材を繰り出して、３重量％〜８０重量＆に希釈したレジストを、ダイコータ又はマイクログラビアにて塗布し、６０℃〜１４０℃の乾燥炉を通過させ、カバーフィルムを合わせて巻き取ることで、レジストテクスチャシートを製造できる。カバーフィルムは、製造方法１に記載したものを使用できる。
【０１１６】
テクスチャ基材の膜厚は３０μｍ以上１５０μｍ以下が好ましい。この膜厚にすることで、ウェハに対する貼り合わせ精度が向上するためである。
【０１１７】
（２）ウェハにレジストを転写する
レジストテクスチャシートからカバーフィルムを剥離し、レジスト面を、ウェハに貼り合わせる。ここで、例えば、フォトリソグラフィ法や上述の製造方法１により、ウェハを予め加工し、網目構造のみを具備するＬＥＤ基板（ウェハ）を製造しておく。そして、網目構造のみを有するＬＥＤ基板（ウェハ）に対して、レジストテクスチャシートを貼り合わせることで、離間部上にドットを形成できる。或いは、加工前のウェハにレジストテクスチャシートを貼り合わせ、レジストテクスチャシートの転写と、網目構造の形成のマクロな感光パターニングを同時に実施することで、離間部にドットを有するＬＥＤ基板を製造できる。
【０１１８】
ウェハの汚染と処理については、製造方法１と同様である。ウェハをクリーニング後、ウェハを６０℃〜１６０℃に加温し、６０℃〜１４０℃に加温されたラミネートロールを使用して、レジストテクスチャシートのレジスト面をウェハに貼り合わせる。貼り合わせの方法及び機構については、製造方法１と同様である。
【０１１９】
レジストテクスチャシートを、ラミネートロールを使用してウェハに貼り合わせた状態、又は、テクスチャ基材を剥離した状態で露光を行う。ここで、高圧水銀灯、メタルハライド光源、ＬＥＤ光源等により紫外線を照射することで、レジストは硬化する。レジストはテクスチャシートに対し成膜していたので、テクスチャシートのテクスチャが転写形成されることになる。ここで、更にフォトリソグラフィ法を適用することで、ウェハに転写するテクスチャを、マクロにパターニングできる。即ち、ウェハに網目構造を同時に形成することもできる。
【０１２０】
露光の後に、加熱、紫外線照射、又は、加熱と紫外線照射によるＰＥＢ（ＰｏｓｔＥｘｐｏｓｕｒｅＢａｋｅ）工程を加えると、後の、ウェハの加工性が向上するため好ましい。
【０１２１】
レジストシートの剥離方法は特に限定されず、製造方法１と同様に実施できる。
【０１２２】
（３）ウェハを加工する
レジスト組成部をマスクとし、ウェハをエッチングし、ＬＥＤ基板とする。レジストのテクスチャの凹部底部とウェハとの距離を残膜と称す。この残膜を除去した後に、ウェハのエッチングが進行する。ウェハのエッチングと残膜の除去は同一条件で実施しても、異なる条件にて実施してもよい。例えば、残膜の除去を、酸素、又は、酸素とＡｒの混合ガスを使用したエッチングにて実施し、その後、製造方法１に記載したエッチングを実行できる。または、製造方法１に記載したエッチングにより、残膜除去とウェハのエッチングを同時に実施してもよい。
【０１２３】
上述のように、エッチングにより所望のテクスチャを有するＬＥＤ基板を製造し、その後、製造方法１と同様にクリーニングを実施する。
【０１２４】
（製造方法３）
（１）テクスチャ基材の上に２層レジストを成膜する
予め、製造方法２と同様に、テクスチャ基材を製造する。レジストは２種類使用する。第１レジストは、Ｓｉ、Ｔｉ、Ｚｒ及びＡｌからなる群のうち少なくとも１以上の金属種を有する無機レジストである。例えば、上記金属種を有する金属アルコキシドを使用できる。この場合、重縮合を実施し２〜２０量体にしてから使用することもできる。また、リン酸エステル又はジケントンによりキレート化したものを使用することもできる。その他にも、無機ナノ粒子をそのまま、又は、表面修飾して使用できる。
【０１２５】
第２レジストとしては、上記製造方法１に記載したレジストを使用できる。
【０１２６】
まず、第１レジストをテクスチャシートのテクスチャの凹部に流し込む。成膜方法は製造方法１に記載の方法を採用できる。充填率は、高さ率として、５％以上９０％以下が好ましい。このテクスチャシートを、１層レジストシートと称す。
【０１２７】
次に、１層レジストシートに対して製造方法１の方法で成膜する。第２レジストは、１層レジストシートのテクスチャに対して、充填率が深さ比で、８０％以上になるように成膜する。なお、ドライ膜厚としては、１００ｎｍ〜５μｍの範囲で制御されると好ましい。このようなドライ膜厚を実現するための方法は、製造方法１に記載した通りである。製造された、テクスチャ基材／第１レジスト／第２レジスト／カバーフィルムより構成される成形体を、２層レジストテクスチャシートと称す。
【０１２８】
例えば、フッ素がテクスチャの表面に偏析したテクスチャ基材を繰り出して、３重量％〜１５重量＆に希釈した第１レジストを、ダイコータ又はマイクログラビアにて塗布し、１００℃〜１４０℃の乾燥炉を通過させ、カバーフィルムを合わせて巻き取り、１層レジストシートを製造する。次に、１層レジストシートを巻出し、５重量％〜５０重量＆に希釈した第２レジストを、ダイコータ又はマイクログラビアにて塗布し、６０℃〜１４０℃の乾燥炉を通過させ、カバーフィルムを合わせて巻き取り、２層レジストシートを製造する。カバーフィルムは、製造方法１に記載したものを使用できる。
【０１２９】
テクスチャ基材の膜厚は３０μｍ以上１５０μｍ以下が好ましい。この膜厚にすることで、ウェハに対する、貼り合わせ精度が向上するためである。
【０１３０】
（２）ウェハにレジストを転写する
２層レジストテクスチャシートからカバーフィルムを剥離し、第２レジスト面を、ウェハに貼り合わせる。続いて、テクスチャ基材のみを剥離することで、レジストをウェハに転写できる。これにより、表面に、ＬＥＤ基板の網目構造１０２に応じたテクスチャを具備するレジストを、ウェハに転写できる。ここで、例えば、フォトリソグラフィ法や上述の製造方法１により、ウェハを予め加工し、網目構造のみを具備するＬＥＤ基板（ウェハ）を製造しておく。そして、網目構造のみを有するＬＥＤ基板（ウェハ）に対して、２層レジストテクスチャシートを貼り合わせることで、離間部上にドットを形成できる。或いは、加工前のウェハに２層レジストテクスチャシートを貼り合わせ、２層レジストテクスチャシートの転写と、網目形成のマクロな感光パターニングを同時に実施することで、離間部にドットを有するＬＥＤ基板を製造できる。
【０１３１】
ウェハの汚染と処理については、製造方法１と同様である。ウェハをクリーニング後、ウェハを６０℃〜１６０℃に加温し、６０℃〜１４０℃に加温されたラミネートロールを使用して、２層レジストテクスチャシートの第２レジスト面をウェハに貼り合わせる。貼り合わせの方法及び機構については、製造方法１と同様であり、テクスチャ部と平坦部の境界をフィジカルエッジ側に寄せることができる。
【０１３２】
２層レジストテクスチャシートを、ラミネートロールを使用してウェハに貼り合わせた状態、又は、テクスチャ基材を剥離した状態で露光を行う。ここで、高圧水銀灯、メタルハライド光源、ＬＥＤ光源等により紫外線を照射することで、少なくとも第２レジストは硬化する。第１及び第２レジストはテクスチャシートに対し成膜していたので、テクスチャシートのテクスチャが転写形成されることになる。ここで、更にフォトリソグラフィ法を適用することで、ウェハに転写するテクスチャを、マクロにパターニングできる。即ち、ウェハに網目構造を同時に形成することもできる。
【０１３３】
露光の後に、加熱、紫外線照射、又は、加熱と紫外線照射によるＰＥＢ（ＰｏｓｔＥｘｐｏｓｕｒｅＢａｋｅ）工程を加えると、後の、ウェハの加工性が向上するため好ましい。
【０１３４】
テクスチャ基材の剥離方法は特に限定されず、製造方法１と同様に実施できる。
【０１３５】
（３）ウェハを加工する
第１レジストをマスクとし第２レジストをエッチングし、エッチングされた第２レジストをマスクとしてウェハをエッチングし、ＬＥＤ基板とする。
【０１３６】
第１レジストをマスクとした第２レジストのエッチングは、例えば、酸素、又は、酸素とＡｒの混合ガスを使用したエッチングにて実施できる。続く、第２レジストをマスクにしたウェハのエッチングは、製造方法１に記載したエッチングとして実行できる。
【０１３７】
上述のように、エッチングにより所望のテクスチャを有するＬＥＤ基板を製造し、その後、製造方法１と同様にクリーニングを実施する。
【０１３８】
＜ＬＥＤの製造方法＞
上述のように製造されたＬＥＤ基板を使用して、ＬＥＤを製造することができる。製造されたＬＥＤ基板の網目構造により、主に光取り出し効率ＬＥＥが改善される。そして、網目構造を有するＬＥＤ基板に対しＣＶＤ成膜することで、上述した原理から、ＣＶＤ工程におけるプロセスウィンドウが狭まることを抑制し、内部量子効率ＩＱＥの高い成膜を、再現性高く実現することが可能となる。
【０１３９】
＜ＬＥＤ＞
図１８は、本実施の形態に係るＬＥＤ基板を適用したＬＥＤを示す断面模式図である。本実施の形態に係るＬＥＤ基板は、図１８に示すＬＥＤのみに適用されるわけではなく、公知一般のＬＥＤに対する成膜基板として使用できる。特に、ＩＩＩ―Ｖ族系半導体を有するＬＥＤに対して、好適に使用できる。
【０１４０】
図１８に示すように、ＬＥＤ２００においては、ＬＥＤ基板１００の上に下地層２０１、ｎ型半導体層２０２、発光層２０３及びｐ型半導体層２０４が順次積層されている。ｎ型半導体層２０２、発光層２０３及びｐ型半導体層２０４を半導体層２０５と呼ぶ。なお、ＬＥＤ基板１００の、下地層２０１が積層される主面には、上述のようにテクスチャが形成されているが、図１８には示していない。また、上記説明してきた半導体層の成膜とは、主に、下地層２０１の成膜を指す。本実施の形態に係るＬＥＤ基板１００を使用することで、下地層２０１の安定な核、及び下地層２０１の熱拡散によるばらつきの吸収をより実現しやすくなる。即ち、下地層２０１を成膜するＣＶＤ工程に対するプロセスウィンドウがより拡張すると言える。このため、下地層２０１を安定して成膜できるので、下地層２０１以降のｎ型半導体層２０２、発光層２０３及びｐ型半導体層２０４を、容易に成膜できる。即ち、半導体層２０５を成膜するＣＶＤ工程全体をみても、プロセスウィンドウが拡張すると言える。
【０１４１】
下地層２０１は、窒化物半導体を含むと好ましい。窒化物半導体を含むことで、半導体発光素子としての発光特性を向上することができる。また、下地層２０１は、ノンドープの層又は半導体層２０５の不純物濃度よりも低い層であることが好ましい。
【０１４２】
図１８に示すように、ｐ型半導体層２０４上には透明導電層２０６が形成されている。透明導電層２０６の表面２０６ａにはアノード電極２０７が形成されている。また、ｎ型半導体層２０２の表面の一部が露出され、その表面にカソード電極２０８が設けられている。
【０１４３】
下地層２０１、透明導電層２０６、アノード電極２０７及びカソード電極２０８の材料は、公知のものを使用することができ、特に限定されない。
【０１４４】
半導体層２０５を構成する半導体としては、ＩＩＩ―Ｖ族系半導体やＩＩ―ＶＩ族系半導体が考えられる。ＩＩＩ―Ｖ族系半導体として窒化物半導体、特にＧａＮ系半導体が挙げられる。窒化物半導体としては、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）として一般式で表記できる。更に、Ｂ、Ｐ、Ａｓとの混晶としてもよい。
【０１４５】
また、ｎ型の窒化物半導体層及びｐ型の窒化物半導体層は、単層又は多層を特に限定しない。また、ｎ型不純物又はｐ型不純物を適宜含有させることができる。ｎ型不純物としては、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ等のＩＶ族又はＶＩ族元素を用いることができる。特に、Ｓｉ、Ｇｅ、Ｓｎが好ましく、Ｓｉが最も好ましい。ｐ型不純物としては、特に限定されないが、Ｂｅ、Ｚｎ、Ｍｎ、Ｃｒ、Ｍｇ、Ｃａなどが挙げられる。特に、Ｍｇが好ましい。これにより、異なる２つの導電型の窒化物半導体を形成できる。
【０１４６】
窒化物半導体層は活性層を有していてもよい。活性層は、単一（ＳＱＷ）又は多重量子井戸構造（ＭＱＷ）とすることが好ましい。
【実施例】
【０１４７】
以下、本発明の効果を明確にするために実施した実施例により本発明を詳細に説明する。なお、本発明は、以下の実施例によって何ら限定されるものではない。
【０１４８】
ＬＥＤ基板を作製し、当該ＬＥＤ基板にＣＶＤ成膜を行い、再現性を確認した。さらに、ＬＥＤを製造し、発光効率を比較した。
【０１４９】
まず、４インチの片面鏡面のＣ面サファイア基板を、ナノインプリントリソグラフィ法により加工し、網目構造のみを有するＬＥＤ基板を作製した。網目構造は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子状に設計した。分岐数（ｎ）は単一であり、３である。この格子の辺の長さが、１７３２ｎｍと３４６４ｎｍのものを作成した。網目構造の辺の長さが１７３２ｎｍの場合、離間部１０３の間隔Ｄは３０００ｎｍである。一方で、網目構造の辺の長さが３４６４ｎｍの場合、離間部１０３の間隔Ｄは６０００ｎｍである。網目構造の底部線幅Ｗ２は、５０ｎｍ、１００ｎｍ、２５０ｎｍの３種類とした。
【０１５０】
作製した網目構造のみを有するＬＥＤ基板を更に加工して、離間部にドットを有するＬＥＤ基板を製造した。
【０１５１】
離間部上のドットは、２層レジストテクスチャシートを使用して作成した。２層レジストテクスチャシートについては後述する。網目構造のみを有するＬＥＤ基板を１２０℃のヒートテーブル上に配置した。次に、２層レジストテクスチャシートを、１２０℃に加温したラミネートロールを使用して、ＬＥＤ基板に貼り合わせた。貼り合わせは、０．５ＭＰａの圧力で、線速５０ｍｍ／秒にて行った。
【０１５２】
２層レジストテクスチャシートが貼り合わせられた、網目構造のみを有するＬＥＤ基板に対して、ＬＥＤ基板越しに紫外線を照射した。紫外線は、波長３６５ｎｍのＵＶ−ＬＥＤ光源より照射されたもので、積算光量が１５００ｍＪ／ｃｍ２になるように設定した。
【０１５３】
次に、１２０℃に加熱した２枚の並行平板で、２層レジストテクスチャシートとＬＥＤ基板を挟み込んだ。挟み込みの圧力は０．３ＭＰａとし、時間は１０秒とした。
【０１５４】
続いて、空冷にて室温まで冷却し、２層レジストテクスチャシートを、ＬＥＤ基板より、５０ｍｍ／秒の速度で剥離した。
【０１５５】
以上の操作により、網目構造のみを有するＬＥＤ基板の主面上に、２層レジスト層を転写付与した。レジスト層の表面にはテクスチャが設けられている。このテクスチャの形状及び配列、２層レジストの層構成、そして以下に記載のドライエッチング条件によりＬＥＤ基板のテクスチャを制御した。
【０１５６】
２層レジストテクスチャシートは、貼合操作及び剥離操作で、ウェハ上に加工マスクを転写付与できる成形体である。構成としては、テクスチャシート、第１レジスト、及び第２レジストである。テクスチャシートは、表面にテクスチャを有し、当該テクスチャの凹部の内部に、第１レジストが充填される。そして、テクスチャシートのテクスチャと第１レジストとを平坦化するように第２レジストが配置される。
【０１５７】
まず、テクスチャシートを、ロール・ツー・ロールの光ナノインプリント法を適用して、製造した。幅は５００ｍｍ、長さは１８０ｍである。層構成としては、厚み５０μｍのＰＥＴフィルムの易接着面上に厚み１．１μｍの転写層がある構成であり、転写層の表面に光ナノインプリント法にて転写されたテクスチャがある。また、テクスチャシートのテクスチャ面に対する水滴の接触角は１４０°〜１５３°の間であった。
【０１５８】
次に、テクスチャシートのテクスチャに対して、第１レジストを、ダイコート法にて成膜した。第１レジストは、アクリロイル基を有する修飾材にて修飾されたジルコニウム粒子と光重合開始剤である。第１レジストを、１，１，２，２，３，３，４−ヘプタフルオロシクロペンタン、ハイドロフルオロエーテル（Ｃ４Ｆ９ＯＣＨ３）、アニソール及びプロピレングリコールモノメチルエーテルからなる混合溶剤に溶かし、塗布液とした。ダイコート法にて塗布する際に、ダイリップの上流側を減圧した。塗布の速度は５ｍ／分とし、吐出量を制御することで、第１レジストの充填量を制御した。塗布後、１２０℃のエアを吹き付け乾燥させ、その後、第１レジストが充填されたテクスチャシートを巻き取り回収した。
【０１５９】
次に、第１レジストが充填されたテクスチャシートに対して、第２レジストを成膜した。成膜方法は、第１レジストの場合と同様に行った。第２レジストは、アクリロイル基を側鎖に具備するノボラック樹脂であり、表面張力が２５．０ｍＮ／ｍ以下の溶剤にて希釈し、塗液とした。乾燥は、１０５℃にて行った。乾燥後、ヘーズ（濁度）が１０％以下のＰＥ／ＥＶＡ保護フィルムを貼り合わせ、巻き取り、２層レジストテクスチャシートを回収した。２層レジストテクスチャシートにおいて、第２レジストが、テクスチャシートのテクスチャ及び第１レジストを平坦化するように成膜できていることを、ＳＥＭを利用して確認した。
【０１６０】
製造した２層レジストテクスチャシートを使用して、既に説明したように、サファイア基板の主面上に、第１レジスト及び第２レジストからなる２層レジスト層を転写付与した。
【０１６１】
次に、レジスト層を加工するエッチングと、サファイア基板を加工するエッチングを同一チャンバ内で連続して行った。レジスト層のエッチングには、酸素ガスを使用した。ここでは、第１レジストが第２レジストのエッチングマスクとして機能し、第２レジストをサファイア基板の主面が部分的に露出するまでエッチングした。エッチング条件は、処理ガス圧１Ｐａ、処理電力３００Ｗの条件とした。続いて、ＢＣｌ３ガスとＣｌ２ガスとの混合ガスを使用した反応性イオンエッチングを行い、サファイア基板をエッチングした。ここでは、第２レジストをエッチングマスクとして、サファイア基板をエッチングした。処理条件としては、ＩＣＰ：１５０Ｗ、ＢＩＡＳ：５０Ｗ、圧力０．２Ｐａとした。
【０１６２】
エッチング加工したサファイア基板を取り出し、硫酸及び過酸化水素水を２：１の重量比にて混合した溶液にて洗浄した。このとき、処理液の温度は、１００℃以上に制御した。
【０１６３】
以上操作を経て、ＬＥＤ基板を製造した。なお、ＬＥＤ基板のテクスチャは、レジストシートのテクスチャ、第１レジストの充填量及び第２レジストの膜厚により適宜調整した。
【０１６４】
製造したＬＥＤ基板に対して、ＣＶＤ工程を適用し、ＬＥＤを製造した。まず、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の低温成長バッファ層を１００Åの膜厚で成膜した。次に、アンドープのＧａＮを成膜し、ＳｉドープのＧａＮを成膜した。続いて、歪吸収層を設けた。その後、活性層として、多重量子井戸の活性層を成膜した。活性層は、井戸層とアンドープのＩｎＧａＮ及びＳｉドープのＧａＮより構成される障壁層とから構成した。また、それぞれの膜厚を２５Å及び１３０Åとし、井戸層が６層、障壁層が７層となるように交互に積層した。活性層上に、エレクトロブロッキング層を含むようにＭｇドープのＡｌＧａＮ、アンドープのＧａＮ、ＭｇドープのＧａＮを積層した。続いて、ＩＴＯを成膜し、エッチング加工した後に電極パッドを取り付けた。
【０１６５】
ＬＥＤの効率は、プローバを用いてｐ電極パッドとｎ電極パッドの間に２０ｍＡの電流を流した際の発光出力にて評価した。
【０１６６】
光取り出し効率ＬＥＥと内部量子効率ＩＱＥとは、ＬＥＤの実測による発光効率を入力値として、ＡＢＣモデル（Ｃ．ｖａｎ  Ｏｐｄｏｒｐ  ａｎｄ  Ｇ．Ｗ．’ｔ  Ｈｏｏｆｔ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５２，ｐ．３８２７，１９８１．Ｌ．Ａ．Ｃｏｌｄｒｅｎ  ａｎｄ  Ｓ．Ｗ．Ｃｏｒｚｉｎｅ，Ｄｉｏｄｅ  Ｌａｓｅｒｓ  ａｎｄ  Ｐｈｏｔｏｎｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ，Ｃｈ．２．２，ｐ．３１，Ｗｉｌｅｙ，Ｎｅｗ  Ｙｏｒｋ，ＮＹ，ＵＳＡ，１９９５．）により理論的に導出した。
【０１６７】
表１に、実施例１〜実施例７及び比較例１〜比較例３を示した。
【０１６８】
【表１】
2017073509.tif 000003
【０１６９】
表１中、備考１は、以下の通りである。凸部径が２６００ｎｍであり、間隔が３０００ｎｍであり、配列が、正六方である。
【０１７０】
表１には、ＬＥＤ基板が具備するテクスチャの情報を示した。テクスチャの情報は、網目構造の底部線幅Ｗ２及びアスペクト比、離間部の間隔、離間部に設けられたドットの形状、間隔及び充填率に係る情報である。これらは、ＳＥＭを用いて得た情報である。
【０１７１】
また、表１は、実施例及び比較例の評価結果を示す。評価結果の１つ目は、ＬＥＤ特性であり、内部量子効率ＩＱＥ、光取り出し効率ＬＥＥ及び発光効率ＥＱＥを示し、市販のＰＳＳである比較例１との対比の値（％）も示した。
【０１７２】
評価結果の２つ目は、ＣＶＤ再現性である。これは、ＥＬマッピングを横軸中心波長に、縦軸を発光強度としてプロットし、ウェハ間ごとの中心波長４４０〜４５０ｎｍ内のプロット数のばらつきにより、評価した。表１中、適合度とは、ＥＬマップ適合度を示し、市販のＰＳＳである比較例１との対比の値（％）も示した。
【０１７３】
表１には、総合評価を、市販のＰＳＳである比較例１との対比の値（％）として示した。総合評価とは、比較例１との対比の発光効率×比較例１との対比のＣＶＤ再現性にて与えられる。
【０１７４】
実施例１では、網目構造は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子状であった。分岐数（ｎ）は単一であり、３である。この格子の辺の長さ、換言すれば、網目構造の交点Ａの間隔は、１７３２ｎｍであった。交点Ａの配列は正六方格子の格子点位置である。離間部の間隔Ｄが３０００ｎｍであった。そして、離間部を互いに離間する網目構造の底部線幅Ｗ２は、１００ｎｍであり、そのアスペクト比は１．１であった。また、網目構造の開口線幅Ｗ１は底部線幅Ｗ２よりも大きかった。離間部は複数の凸状のドットから構成されていた。ドットの間隔は５００ｎｍであり、その充填率は８３％であった。
【０１７５】
実施例２では、網目構造は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子状であった。分岐数（ｎ）は単一であり、３である。この格子の辺の長さ、換言すれば、網目構造の交点Ａの間隔は、１７３２ｎｍであった。交点Ａの配列は正六方格子の格子点位置である。離間部の間隔Ｄが３０００ｎｍであった。そして、離間部を互いに離間する網目構造の底部線幅Ｗ２は２５０ｎｍであり、そのアスペクト比は１．２であった。また、網目構造の開口線幅Ｗ１は底部線幅Ｗ２よりも大きかった。離間部は複数の凸状のドットから構成されていた。ドットの間隔は５００ｎｍであり、その充填率は８３％であった。
【０１７６】
実施例３では、網目構造は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子状であった。分岐数（ｎ）は単一であり、３である。この格子の辺の長さ、換言すれば、網目構造の交点Ａの間隔は、１７３２ｎｍであった。交点Ａの配列は正六方格子の格子点位置である。離間部の間隔Ｄが３０００ｎｍであった。そして、離間部を互いに離間する網目構造の底部線幅Ｗ２は２５０ｎｍであり、そのアスペクト比は０．９であった。また、網目構造の開口線幅Ｗ１は底部線幅Ｗ２よりも大きかった。離間部は複数の凸状のドットから構成されていた。ドットの間隔は５００ｎｍであり、その充填率は９０％であった。
【０１７７】
実施例４では、網目構造は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子状であった。分岐数（ｎ）は単一であり、３である。この格子の辺の長さ、換言すれば、網目構造の交点Ａの間隔は、１７３２ｎｍであった。交点Ａの配列は正六方格子の格子点位置である。離間部の間隔Ｄが３０００ｎｍであった。そして、離間部を互いに離間する網目構造の底部線幅Ｗ２は２５０ｎｍであり、そのアスペクト比は０．８であった。また、網目構造の開口線幅Ｗ１は底部線幅Ｗ２よりも大きかった。離間部は複数の凸状のドットから構成されていた。ドットの間隔は５００ｎｍであり、その充填率は１００％であった。
【０１７８】
実施例５では、網目構造は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子状であった。分岐数（ｎ）は単一であり、３である。この格子の辺の長さ、換言すれば、網目構造の交点Ａの間隔は、１７３２ｎｍであった。交点Ａの配列は正六方格子の格子点位置である。離間部の間隔Ｄが３０００ｎｍであった。そして、離間部を互いに離間する網目構造の底部線幅Ｗ２は２５０ｎｍであり、そのアスペクト比は０．９であった。また、網目構造の開口線幅Ｗ１は底部線幅Ｗ２よりも大きかった。離間部は複数の凸状のドットから構成されていた。ドットの間隔は５００ｎｍであり、その充填率は９８％であった。
【０１７９】
実施例６では、網目構造は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子状であった。分岐数（ｎ）は単一であり、３である。この格子の辺の長さ、換言すれば、網目構造の交点Ａの間隔は、１７３２ｎｍであった。交点Ａの配列は正六方格子の格子点位置である。離間部の間隔Ｄが３０００ｎｍであった。そして、離間部を互いに離間する網目構造の底部線幅Ｗ２は２５０ｎｍであり、そのアスペクト比は１．２であった。また、網目構造の開口線幅Ｗ１は底部線幅Ｗ２よりも大きかった。離間部は複数の凸状のドットから構成されていた。ドットの間隔は５００ｎｍであり、その充填率は９０％であった。
【０１８０】
実施例７では、網目構造は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子状であった。分岐数（ｎ）は単一であり、３である。この格子の辺の長さ、換言すれば、網目構造の交点Ａの間隔は、３４６４ｎｍであった。交点Ａの配列は正六方格子の格子点位置である。離間部の間隔Ｄが６０００ｎｍであった。そして、離間部を互いに離間する網目構造の底部線幅Ｗ２は２５０ｎｍであり、そのアスペクト比は１．１であった。また、網目構造の開口線幅Ｗ１は底部線幅Ｗ２よりも大きかった。離間部は複数の凸状のドットから構成されていた。ドットの間隔は５００ｎｍであり、その充填率は９９％であった。
【０１８１】
比較例１は、一般的なＰＳＳである。テクスチャの凸部の底部の径が２６００ｎｍであって、当該凸部の頂部に平坦面のない突起が、ＬＥＤ基板の面外に延出していた。当該突起の配列は、正六方配列であり、その間隔は３０００ｎｍであった。また、突起の底部は円形形状であった。突起のアスペクト比は、突起の高さ／突起の底部の径で与えられ、０．８であった。
【０１８２】
比較例２では、網目構造は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子状であった。分岐数（ｎ）は単一であり、３である。この格子の辺の長さ、換言すれば、網目構造の交点Ａの間隔は、１７３２ｎｍであった。交点Ａの配列は正六方格子の格子点位置である。離間部の間隔Ｄが３０００ｎｍであった。そして、離間部を互いに離間する網目構造の底部線幅Ｗ２は４０ｎｍであり、そのアスペクト比は１．１であった。また、網目構造の開口線幅Ｗ１は底部線幅Ｗ２よりも大きかった。離間部は複数の凸状のドットから構成されていた。ドットの間隔は５００ｎｍであり、その充填率は９９％であった。
【０１８３】
比較例３では、網目構造は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子状であった。分岐数（ｎ）は単一であり、３である。この格子の辺の長さ、換言すれば、網目構造の交点Ａの間隔は、１７３２ｎｍであった。交点Ａの配列は正六方格子の格子点位置である。離間部の間隔Ｄが３０００ｎｍであった。そして、離間部を互いに離間する網目構造の底部線幅Ｗ２は１００ｎｍであり、そのアスペクト比は０．１であった。また、網目構造の開口線幅Ｗ１は底部線幅Ｗ２よりも大きかった。離間部は複数の凸状のドットから構成されていた。ドットの間隔は５００ｎｍであり、その充填率は９９％であった。
【０１８４】
表１より、下記事項がわかる。まず、比較対象は比較例１とする。これは、比較例１のＬＥＤ基板が現在のＬＥＤの主流であるためである。
【０１８５】
比較例２は比較例１に対して、ＬＥＤの発光効率が大きく低下している。底部線幅が４０ｎｍと狭く、ＣＶＤ成膜の原料を網目底部に供給する効率が低下したと考えられる。更に、半導体の安定な核の大きさ及び熱拡散距離からみて底部線幅Ｗ２が狭くなる。これらに起因し、半導体の結晶性が低下したと推定される。更には、ＣＶＤ工程におけるプロセスウィンドウが狭まって、ＣＶＤ再現性が低下している。
【０１８６】
比較例３は、網目構造のアスペクトが０．１と低く、網目構造のガイドラインとしての機能が発現しないことが原因と考えられる。即ち、網目構造の底部を起点として成長を開始するが、網目構造のガイドから外れ、離間部上でも成長が進行してしまう。このため、半導体層の結晶性が低下していると推定される。更には、網目構造の底部を起点とした成長ができないことから、ＣＶＤ再現性が悪化していると考えることができる。
【０１８７】
実施例１〜実施例７は比較例１に対して総合評価が向上している。表１から、発光効率が向上し、ＣＶＤ再現性を維持できているためとわかる。比較例２，３を加味すれば、網目の底部線幅Ｗ２とアスペクト比により、内部量子効率ＩＱＥとその再現性が影響を受けることがわかる。これは、網目構造の凹部底部を起点として半導体層の成長が促進し、一方で、離間部においては半導体層の成長が阻害されるため、網目構造が半導体成長のガイドラインとして機能して、内部量子効率ＩＱＥの高い半導体を再現性高く成膜できると推定されるためである。即ち、網目構造の底部線幅Ｗ２が狭すぎる場合、半導体の安定な核が配置されなかったり、熱拡散により底部を起点にしなかったりすると言える。また、アスペクト比が低すぎる場合、離間部と網目構造との境が不鮮明になり、網目構造を起点とした成長が阻害されると言える。
【０１８８】
次に、実施例同士を比較する。実施例２と実施例６と、を比較すると、実施例６の方が、僅かにＣＶＤ再現性のよいことがわかる。これは、実施例６の方が、離間部に対するドットの充填率が高いためである。即ち、離間部を起点とした半導体層の成長をより阻害できたために、ＣＶＤ再現性が向上したと考えられる。実施例３と実施例５の比較も、離間部に対するドット充填率である。しかしながら、これらの比較では、ＣＶＤ再現性に差がない。以上から、ドットの充填率は９０％以上が最も適した範囲と言える。
【０１８９】
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、図面に図示されている大きさや形状等については、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。
【産業上の利用可能性】
【０１９０】
本発明は、例えば、ＬＥＤに用いられるＬＥＤ基板に好適に適用することが可能である。
【符号の説明】
【０１９１】
１００  ＬＥＤ基板
１０１  基板本体
１０２  網目構造
１０３  離間部
１０４  ドット
１１０  開口部
１１１  底部
２００  ＬＥＤ
【図１】
2017073509.tif 000004
【図２】
2017073509.tif 000005
【図３】
2017073509.tif 000006
【図４】
2017073509.tif 000007
【図５】
2017073509.tif 000008
【図６】
2017073509.tif 000009
【図７】
2017073509.tif 000010
【図８】
2017073509.tif 000011
【図９】
2017073509.tif 000012
【図１０】
2017073509.tif 000013
【図１１】
2017073509.tif 000014
【図１２】
2017073509.tif 000015
【図１３】
2017073509.tif 000016
【図１４】
2017073509.tif 000017
【図１５】
2017073509.tif 000018
【図１６】
2017073509.tif 000019
【図１７】
2017073509.tif 000020
【図１８】
2017073509.tif 000021