(57)【要約】【課題】  出力トランジスターの出力端子に端子電圧異常が発生して、インダクターに大電流が流れ続ける状態に陥ることを抑制できる回路装置及び電子機器等の提供。【解決手段】  回路装置１０１は、高電位側電源ノードと出力ノードとの間に設けられ、インダクター１０２に対する電流を出力ノードに出力する出力トランジスター１１２と、出力トランジスター１１２のオン・オフ制御を行う制御回路１１３と、出力ノードと低電位側電源ノードとの間に設けられるクランプ回路５２１と、を含む。そして、クランプ回路５２１は、低電位側電源電圧よりも低い所与の電圧を、出力ノードの電圧が下回った場合に、出力ノードの電圧と低電位側電源電圧との間の電圧をクランプするクランプ動作を行う。【選択図】  図１
2017034384.tif 000002
【特許請求の範囲】
【請求項１】
高電位側電源ノードと出力ノードとの間に設けられ、インダクターに対する電流を前記出力ノードに出力する出力トランジスターと、
前記出力トランジスターのオン・オフ制御を行う制御回路と、
前記出力ノードと低電位側電源ノードとの間に設けられるクランプ回路と、
を含み、
前記クランプ回路は、
前記出力ノードの電圧が、低電位側電源電圧よりも低い所与の電圧を下回った場合に、前記出力ノードの電圧と前記低電位側電源電圧との間の電圧をクランプするクランプ動作を行うことを特徴とする回路装置。
【請求項２】
請求項１において、
前記出力ノードは、
前記出力トランジスターがオフの時に、前記インダクターに電流を供給する第１ダイオードのカソードに接続されるノードであることを特徴とする回路装置。
【請求項３】
請求項１又は２において、
前記クランプ回路は、
前記出力ノードと前記低電位側電源ノードとの間に設けられ、前記低電位側電源ノード側がアノードである第２ダイオードを有することを特徴とする回路装置。
【請求項４】
請求項３において、
前記クランプ回路は、
前記出力ノードの電圧が前記所与の電圧より低い場合にトリガー信号を出力するトリガー回路と、
前記出力ノードと前記低電位側電源ノードとの間に、前記第２ダイオードと直列接続され、前記トリガー信号に基づいて前記クランプ動作としてスナップバック動作を行うサイリスターと、
を含むことを特徴とする回路装置。
【請求項５】
請求項４において、
前記トリガー回路は、
アノードが前記出力ノードに接続されるダイオード回路又はカソードが前記出力ノードに接続されるダイオード回路を含むことを特徴とする回路装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記所与の電圧は、
前記出力トランジスターのソース―ドレイン間の電圧又はドレイン―ゲート間の電圧が、前記出力トランジスターの耐圧を越える場合に、前記出力ノードの電圧より大きい電圧であることを特徴とする回路装置。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記出力ノードに一端が接続される前記インダクターの他端の電圧を検出する電圧検出回路を含み、
前記制御回路は、
前記電圧検出回路により、前記インダクターの前記他端の電圧が所与の検出電圧よりも大きいことが検出された場合に、前記出力トランジスターをオフにすることを特徴とする回路装置。
【請求項８】
請求項１乃至７のいずれかに記載の回路装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置及び電子機器等に関係する。
【背景技術】
【０００２】
従来より、スイッチングレギュレーター等のインダクターを用いた回路用の回路装置が知られている。この回路装置には、インダクターに電流を流すための出力トランジスター（スイッチングトランジスター）が設けられている。そして出力トランジスターの電流の出力端子には、例えば整流用のダイオードが設けられる。具体的には、ダイオードが、外付け部品として回路装置（ＩＣ）と共に回路基板に実装される。
【０００３】
そして、出力トランジスターがオンとなるオン期間においては、出力トランジスターからの電流がインダクターに流れ、インダクターには電気エネルギーが磁気エネルギーに変換されて蓄積される。一方、出力トランジスターがオフとなるオフ期間においては、インダクターに蓄えられた磁気エネルギーが電気エネルギーとしてダイオードを介して放電される。
【０００４】
このようなスイッチングレギュレーター用の回路装置の従来技術としては、例えば特許文献１に開示される技術がある。また負荷に過電流が流れた場合や配線ショートやコネクターの接続不良時における保護回路に関する従来技術としては、例えば特許文献２及び特許文献３に開示される技術がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−８４９９２号公報
【特許文献２】特開２０１０−４５５６７号公報
【特許文献３】特開２００９−２３１９６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のように出力トランジスターの出力端子にダイオードが設けられる回路装置では、例えば外付け部品のダイオードに実装不良等があると、ダイオードの特性が劣化し、寄生抵抗の抵抗値が高くなることがある。寄生抵抗がハイインピーダンスになった場合に、出力トランジスターをオフ状態にして、ダイオード及びインダクターを介して、キャパシター及びＩＣへ電荷を供給する際には、寄生抵抗における電圧降下が生じ、出力端子の電位が通常時と比べて低くなる。そのため、出力トランジスターのソース―ドレイン間又はドレイン―ゲート間に過電圧が加わり、出力トランジスターが破壊される可能性がある。このような出力トランジスターの破壊により、外部電源装置とインダクターがショートした場合、大電流が流れ続ける状態に陥る可能性がある。
【０００７】
本発明の幾つかの態様によれば、出力トランジスターの出力端子に端子電圧異常が発生して、インダクターに大電流が流れ続ける状態に陥ることを抑制できる回路装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００８】
本発明の一態様は、高電位側電源ノードと出力ノードとの間に設けられ、インダクターに対する電流を前記出力ノードに出力する出力トランジスターと、前記出力トランジスターのオン・オフ制御を行う制御回路と、前記出力ノードと低電位側電源ノードとの間に設けられるクランプ回路と、を含み、前記クランプ回路は、前記出力ノードの電圧が、低電位側電源電圧よりも低い所与の電圧を下回った場合に、前記出力ノードの電圧と前記低電位側電源電圧との間の電圧をクランプするクランプ動作を行う回路装置に関係する。
【０００９】
本発明の一態様では、低電位側電源電圧よりも低い所与の電圧を、出力ノードの電圧が下回った場合に、クランプ回路が、出力ノードの電圧と低電位側電源電圧との間の電圧をクランプして、出力ノードの電圧を上昇させる。よって、出力トランジスターの出力端子に端子電圧異常が発生して、インダクターに大電流が流れ続ける状態に陥ることを抑制することが可能となる。
【００１０】
また、本発明の一態様では、前記出力ノードは、前記出力トランジスターがオフの時に、前記インダクターに電流を供給する第１ダイオードのカソードに接続されるノードであってもよい。
【００１１】
これにより、出力トランジスターがオフの時に、第１ダイオードがインダクターに電流を供給すること等が可能になる。そしてその際、第１ダイオードの寄生抵抗が原因で、低電位側電源電圧よりも低い所与の電圧を、出力ノードの電圧が下回ることがある。その場合に、クランプ回路が、出力ノードの電圧と低電位側電源電圧との間の電圧をクランプして、出力ノードの電圧を上昇させること等が可能になる。
【００１２】
また、本発明の一態様では、前記クランプ回路は、前記出力ノードと前記低電位側電源ノードとの間に設けられ、前記低電位側電源ノード側がアノードである第２ダイオードを有していてもよい。
【００１３】
これにより、出力ノードの電位と低電位側電源ノードの電位との大小関係に応じて、サイリスターに電流を流す制御を行うこと等が可能になる。よって、低電位側電源電圧よりも低い所与の電圧を、出力ノードの電圧が下回った場合に、クランプ回路が、出力ノードの電圧と低電位側電源電圧との間の電圧をクランプすること等が可能になる。
【００１４】
また、本発明の一態様では、前記クランプ回路は、前記出力ノードの電圧が前記所与の電圧より低い場合にトリガー信号を出力するトリガー回路と、前記出力ノードと前記低電位側電源ノードとの間に、前記第２ダイオードと直列接続され、前記トリガー信号に基づいて前記クランプ動作としてスナップバック動作を行うサイリスターと、を含んでいてもよい。
【００１５】
これにより、クランプ回路の両端の電位が所与の電位関係にある時に、サイリスターがスナップバック動作をして、電圧をクランプすること等が可能になる。
【００１６】
また、本発明の一態様では、前記トリガー回路は、アノードが前記出力ノードに接続されるダイオード回路又はカソードが前記出力ノードに接続されるダイオード回路を含んでいてもよい。
【００１７】
これにより、ブレイクダウン電圧又は順方向電圧の大きさに基づいて、トリガー電流を流す動作を行うこと等が可能になる。
【００１８】
また、本発明の一態様では、前記所与の電圧は、前記出力トランジスターのソース―ドレイン間の電圧又はドレイン―ゲート間の電圧が、前記出力トランジスターの耐圧を越える場合に、前記出力ノードの電圧より大きい電圧であってもよい。
【００１９】
これにより、出力トランジスターのソース―ドレイン間にかかる電圧又はドレイン―ゲート間にかかる電圧が出力トランジスターの耐圧を、所与の期間以上、越え続けないようにすること等が可能になる。
【００２０】
また、本発明の一態様では、前記出力ノードに一端が接続される前記インダクターの他端の電圧を検出する電圧検出回路を含み、前記制御回路は、前記電圧検出回路により、前記インダクターの前記他端の電圧が所与の検出電圧よりも大きいことが検出された場合に、前記出力トランジスターをオフにしてもよい。
【００２１】
これにより、ＩＣに印加する電圧が上昇し続けることを抑制すること等が可能になる。
【００２２】
また、本発明の他の態様では、前記回路装置を含む電子機器に関係する。
【図面の簡単な説明】
【００２３】
【図１】本実施形態の回路装置及びスイッチングレギュレーターの構成図。
【図２】回路装置及びスイッチングレギュレーターの他の構成図。
【図３】スイッチングレギュレーターの各ノードにおける電圧波形図及び電流波形図。
【図４】第１ダイオードを通る電流経路の寄生抵抗がハイインピーダンスになった時のスイッチングレギュレーターの等価回路の説明図。
【図５】出力トランジスターの出力端子に端子電圧異常が発生した時のスイッチングレギュレーターの各ノードにおける電圧波形図及び電流波形図。
【図６】クランプ回路の構成図。
【図７】トリガー回路の構成図。
【図８】トリガー回路の他の構成図。
【図９】トリガー回路の他の構成図。
【図１０】トリガー回路の他の構成図。
【図１１】トリガー回路の他の構成図。
【図１２】トリガー回路の他の構成図。
【図１３】トリガー回路の他の構成図。
【図１４】第１ダイオードを通る電流経路の寄生抵抗がハイインピーダンスになった時のスイッチングレギュレーターの他の等価回路の説明図。
【図１５】出力トランジスターの出力端子に端子電圧異常が発生した時のスイッチングレギュレーターの各ノードにおける他の電圧波形図及び電流波形図。
【図１６】電子機器のシステム構成図。
【発明を実施するための形態】
【００２４】
以下、本実施形態について説明する。なお、以下で説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、本実施形態で説明される構成の全てが、本発明の必須構成要件であるとは限らない。
【００２５】
１．概要
本実施形態の回路装置１０１及び回路装置１０１が適用されたスイッチングレギュレーター５００の回路構成図を図１に示す。
【００２６】
本実施形態の回路装置１０１は、高電位側電源ノードＨＮＤと出力ノードＯＮＤとの間に設けられ、インダクター１０２に対する電流を出力ノードＯＮＤに出力する出力トランジスター１１２と、出力トランジスター１１２のオン・オフ制御を行う制御回路１１３と、出力ノードＯＮＤと低電位側電源ノードＬＮＤとの間に設けられるクランプ回路５２１と、を含む。また、回路装置１０１は、高電位側電源端子１０７と、低電位側電源端子１０８と、出力端子１０９と、帰還端子１１０とを含むことができる。さらに、回路装置１０１は、後述するように、電圧検出回路５２２を含むこともできる。なお、本実施形態の回路装置１０１及び回路装置１０１が適用されたスイッチングレギュレーター５００は、図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。また本実施形態の回路装置１０１が適用される回路は、スイッチングレギュレーターには限定されず、インダクターを用いた電源回路や駆動回路などの種々の回路に適用可能である。
【００２７】
また、スイッチングレギュレーター５００は、本実施形態の回路装置１０１と、外付け部品として設けられたインダクター１０２（コイル）と、第１ダイオード１０３と、キャパシター１０４（コンデンサー）と、ＩＣ１０５と、により構成されている。このスイッチングレギュレーター５００は、ＰＷＭ信号（Pulse Width Modulation）に基づいて、電源電圧ＶＯＵＴを生成するためのスイッチングレギュレート動作を行う。具体的には回路装置１０１には、外部電源装置１０６から電源端子１０７を介して電源電圧ＶＩＮが供給される。そして、出力トランジスター１１２（スイッチングトランジスター）がオン・オフされるスイッチングレギュレート動作により、電源電圧ＶＩＮを降圧した電源電圧ＶＯＵＴが出力ノードＮＯＮＴに生成され、電源電圧ＶＯＵＴがＩＣ１０５に印加される。
【００２８】
このようなスイッチングレギュレーター５００において、組み立て工程や検査工程で第１ダイオード１０３に実装不良等があると、後述する図１４に示すように、第１ダイオード１０３を通る電流経路の寄生抵抗３０３の抵抗値が高くなる可能性がある。この場合に、出力トランジスター１１２をオフ状態にして、第１ダイオード１０３及びインダクター１０２を介して、キャパシター１０４及びＩＣ１０５へ電荷を供給する際には、出力ノードＯＮＤにおいて寄生抵抗３０３による電圧降下が生じる。そのため、このままの状態であれば、出力トランジスター１１２のソース―ドレイン間又はドレイン―ゲート間に過電圧が加わり、出力トランジスター１１２が破壊される可能性がある。出力トランジスター１１２が破壊され、ソース―ドレイン間がショートした状態となると、外部電源装置１０６とインダクター１０２がショートしてしまい、大電流が流れ続ける状態に陥る可能性がある。
【００２９】
これに対し、本実施形態のクランプ回路５２１は、出力ノードＯＮＤの電圧が、低電位側電源電圧よりも低い所与の電圧を下回った場合に、出力ノードＯＮＤの電圧と低電位側電源電圧との間の電圧をクランプするクランプ動作を行う。
【００３０】
これにより、出力端子１０９の電位が通常時と比べて低くならないようにすることができる。そのため、出力トランジスター１１２のソース―ドレイン間に過電圧がかからないようにして、出力トランジスター１１２が破壊されることを抑制することができる。すなわち本実施形態によれば、出力トランジスター１１２の出力端子１０９に端子電圧異常が発生して、インダクター１０２に大電流が流れ続ける状態に陥ることを抑制することが可能となる。
【００３１】
２．回路装置及びスイッチングレギュレーターの構成及び動作
次に、回路装置１０１及びスイッチングレギュレーター５００の各部の構成及び動作について説明する。クランプ回路５２１及び電圧検出回路５２２の構成及び動作については後述する。
【００３２】
まず、出力トランジスター１１２（スイッチングトランジスター）は、インダクター１０２に対する電流を出力端子１０９に出力する。この出力トランジスター１１２は、例えばＰ型のトランジスター（ＭＯＳトランジスター）により実現でき、そのゲートには制御回路１１３からの制御信号ＥＸＴが入力される。出力トランジスター１１２のソースには、高電位側の電源端子１０７を介して電源電圧ＶＩＮが供給される。そして、出力トランジスター１１２のドレインは、出力端子１０９の出力ノードＯＮＤに接続される。
【００３３】
次に、制御回路１１３は、回路装置１０１の各種の制御や各種の処理を行う。具体的には制御回路１１３は、出力トランジスター１１２のオン・オフ動作を制御する。即ち、オン・オフの制御信号ＥＸＴを出力トランジスター１１２のゲートに出力して、出力トランジスター１１２をオン又はオフにする制御を行う。制御回路１１３は、例えばゲートアレイ等の自動配置配線手法で生成されたロジック回路や、或いはマイクロコンピューターなどの各種のプロセッサーにより実現できる。
【００３４】
また、出力端子１０９（出力ノードＯＮＤ）は、第１ダイオード１０３のカソードが接続される端子（ノード）である。即ち、外付け部品である第１ダイオード１０３は、回路装置１０１と共に回路基板に実装され、この第１ダイオード１０３のカソードが、回路基板上の配線を介して出力端子１０９に接続される。第１ダイオード１０３のアノードは例えば低電位側電源（ＧＮＤ）のノードに接続される。従って、低電位側電源のノードから出力端子１０９に向かう方向が、第１ダイオード１０３の順方向となる。
【００３５】
これにより、出力トランジスター１１２がオフの時に、第１ダイオード１０３がインダクター１０２に電流を供給すること等が可能になる。例えば出力トランジスター１１２のオン期間においては、出力トランジスター１１２からの電流がインダクター１０２に供給される。一方、出力トランジスター１１２のオフ期間においては、第１ダイオード１０３からの電流がインダクター１０２に供給される。即ち、オン期間において出力トランジスター１１２からの電流が流れることで、インダクター１０２に磁気エネルギーが蓄積される。そして、オフ期間おいて、この磁気エネルギーに基づく電流が、低電位側電源（ＧＮＤ）から第１ダイオード１０３を介してインダクター１０２に流れる。
【００３６】
この第１ダイオード１０３は、例えばショットキーバリアダイオード（ショットキー接続素子）である。ショットキーバリアダイオードは、金属と半導体との接続によって生じるショットキー障壁を利用したダイオードである。ショットキーバリアダイオードでは、多数キャリアによる動作のため、ＰＮ接合ダイオードに比べて順方向電圧（順方向での電圧降下）が低く、スイッチング速度（電子移動度）が高いという特徴がある。ショットキーバリアの第１ダイオード１０３の順方向電圧は、例えば０．４Ｖ程度（０．２Ｖ〜０．５Ｖ程度）になる。このように、順方向電圧が低く、スイッチング速度が高い第１ダイオード１０３を用いれば、例えばスイッチングレギュレート動作を行う際における電力損失を最小限に抑えることができるという利点がある。
【００３７】
次に、図２に示す回路装置１０１及びスイッチングレギュレーター５００の動作について説明する。図２に示す回路装置１０１は、クランプ回路５２１及び電圧検出回路５２２を有していない点が、図１の回路装置１０１と異なる。
【００３８】
まず、出力トランジスター１１２は、例えばＰＷＭ信号によりオン・オフされる。出力トランジスター１１２がオン・オフされることで、断続された直流電圧の出力信号ＣＯＮＴが、回路装置１０１の出力端子１０９を介して外部に出力される。この出力信号ＣＯＮＴは、出力トランジスター１１２のオン期間において電源電圧ＶＩＮになる信号である。この出力信号ＣＯＮＴが、インダクター１０２とキャパシター１０４から構成されるＬＣ回路に入力されることで、電源電圧ＶＩＮを降圧した電源電圧ＶＯＵＴがノードＮＯＵＴに生成される。
【００３９】
例えば出力トランジスター１１２のオン期間においては、出力信号ＣＯＮＴとして電源電圧ＶＩＮが出力され、インダクター１０２において電気エネルギーが磁気エネルギーに変換されて蓄積される。一方、出力トランジスター１１２のオフ期間においては、インダクター１０２に蓄えられた磁気エネルギーが電気エネルギーとして第１ダイオード１０３を介して放電される。このオン期間とオフ期間の時間比であるデューティ比により、電源電圧ＶＯＵＴの大きさが設定される。
【００４０】
このデューティ比は、帰還端子１１０に入力されるフィードバック電圧ＦＢに基づいて、制御回路１１３により決定される。具体的には、ノードＮＯＵＴにおける電圧が、フィードバック電圧ＦＢとして帰還端子１１０を介して制御回路１１３に入力される。そして、制御回路１１３では、例えば制御回路１１３内の不図示のコンパレーターにより、基準電圧（例えば三角波電圧）とフィードバック電圧ＦＢの比較処理が行われ、比較処理の結果に基づいてＰＷＭ信号である制御信号ＥＸＴが生成される。そして制御信号ＥＸＴに基づいて出力トランジスター１１２のオン・オフ動作が行われることで、定電圧の電源電圧ＶＯＵＴがノードＮＯＵＴに生成されるようになる。
【００４１】
次に、図２のスイッチングレギュレーター５００の各ノードにおける電圧波形及び電流波形を図３に示し、図３を参照しながら、スイッチングレギュレート動作の流れを説明する。
【００４２】
まず期間ｔ１では、出力トランジスター１１２のソースに外部電源装置１０６から電源電圧ＶＩＮが印加され、出力トランジスター１１２のゲートに制御回路１１３から、制御信号ＥＸＴとしてグランドＧＮＤが入力されるため、出力トランジスター１１２がオン状態になる。すると、出力トランジスター１１２のソース―ドレイン間に電流が流れ、出力トランジスター１１２のドレインから、出力信号ＣＯＮＴとして電源電圧ＶＩＮが出力される。この時、インダクター１０２において電気エネルギーが磁気エネルギーに変換されて蓄積され、インダクター１０２に流れる電流ＩＬが徐々に増加していく。同時に、インダクター１０２を介して、キャパシター１０４及びＩＣ１０５に電荷が供給され、帰還端子１１０に入力されるフィードバック電圧ＦＢも線形に上昇していく。
【００４３】
フィードバック電圧ＦＢの平均がＶＯＵＴ設定値となるように、ＰＷＭ信号（制御信号ＥＸＴ）のデューティ比が制御される。そのため、図３のタイミングＣＴ１では、制御回路１１３が、制御信号ＥＸＴとして電源電圧ＶＩＮを出力トランジスター１１２のゲートに出力する。すると、出力トランジスター１１２はオフ状態になる。そのため、期間ｔ２では、第１ダイオード１０３を介してインダクター１０２に電流ＩＬが流れ、インダクター１０２からキャパシター１０４及びＩＣ１０５に電荷が供給される。その後、インダクター１０２を流れる電流ＩＬは線形に減少していき、タイミングＣＴ２において０Ａになる。この間、インダクター１０２を流れる電流ＩＬが０Ａになるまで、フィードバック電圧ＦＢは僅かに上昇し続ける。
【００４４】
そして、電流ＩＬが０ＡになるタイミングＣＴ２では、キャパシター１０４に溜まった電荷がＩＣ１０５へ供給され始め、ＩＣ１０５へ印加する電圧が保たれる。期間ｔ３では、キャパシター１０４に溜まっている電荷の減少と共に、フィードバック電圧ＦＢが徐々に低下していく。そして、タイミングＣＴ３では、出力トランジスター１１２のゲートに制御回路１１３から、制御信号ＥＸＴとしてグランドＧＮＤが入力され、出力トランジスター１１２がオン状態になる。以後、同様にして上記のスイッチングレギュレート動作が繰り返される。
【００４５】
以上の流れは、第１ダイオード１０３に実装不良等がなく、正常にスイッチングレギュレート動作が行われた場合の例である。しかし前述したように、第１ダイオード１０３に実装不良等がある場合には、図４及び図５に示すように、第１ダイオード１０３を通る電流経路の寄生抵抗３０３がハイインピーダンスになる場合がある。
【００４６】
図５に示すように、第１ダイオード１０３を通る電流経路の寄生抵抗３０３がハイインピーダンスになった場合でも、出力トランジスター１１２がオン状態である期間ｔ４では、図３と同様に正常に動作する。しかし、出力トランジスター１１２がオフ状態になるタイミングＣＴ４では、寄生抵抗３０３による電圧降下により、出力ノードＯＮＤにおける電圧（ＣＯＮＴ）が図３の正常動作の場合と比べて著しく低下してしまう。そのため、出力トランジスター１１２のソース―ドレイン間又はドレイン―ゲート間に、ブレイクダウン電圧以上の過電圧が加わり、タイミングＣＴ５において、出力トランジスター１１２が破壊されてしまう。
【００４７】
そして、出力トランジスター１１２が破壊されると、期間ｔ５に示すように、外部電源装置１０６とインダクター１０２がショートした状態、すなわち電源電圧ＶＩＮ（ＣＯＮＴ）がインダクター１０２に印加され続けて、インダクター１０２に大電流ＩＬが流れ続ける状態に陥る。このように、インダクター１０２に流れる電流ＩＬが増加し続けると、発火等の危険も生じる。
【００４８】
さらに、タイミングＣＴ６では、出力トランジスター１１２のソース―ドレイン間が切断された状態になり、以降の期間ｔ６では、インダクター１０２に流れる電流ＩＬが減少していく。期間ｔ４〜期間ｔ６では、インダクター１０２からキャパシター１０４に電流が流れているため、フィードバック電圧ＦＢが上昇し続けるが、タイミングＣＴ７では、インダクター１０２を流れる電流が０Ａになるため、以降の期間ｔ７では、フィードバック電圧ＦＢも減少し続け、スイッチングレギュレート動作が行われなくなる。以上が図４のように、第１ダイオード１０３に実装不良等がある場合のスイッチングレギュレーターの動作例である。
【００４９】
そこで本実施形態では、第１ダイオード１０３を通る電流経路の寄生抵抗３０３がハイインピーダンスになった場合に、出力トランジスター１１２が破壊されることを防ぐために、図１に示すように、クランプ回路５２１と、電圧検出回路５２２とを有する。
【００５０】
そして、クランプ回路５２１は、低電位側電源電圧よりも低い所与の電圧を、出力ノードＯＮＤの電圧が下回った場合に、出力ノードＯＮＤの電圧と低電位側電源電圧との間の電圧をクランプするクランプ動作を行う。つまり、クランプ回路５２１は、出力トランジスター１１２のソース―ドレイン間の電圧又はドレイン―ゲート間の電圧が、出力トランジスター１１２の耐圧を越えた場合に、出力トランジスター１１２が破壊されないように、出力ノードＯＮＤの電圧を上げる。
【００５１】
低電位側電源電圧よりも低い所与の電圧は、出力トランジスター１１２のソース―ドレイン間の電圧又はドレイン―ゲート間の電圧が、出力トランジスター１１２の耐圧を越える場合に、出力ノードＯＮＤの電圧より大きい電圧である。ここで、低電位側電源電圧をＶＳＳ、第１ダイオード１０３の順方向電圧をＶ１、出力トランジスター１１２の耐圧をＶＴ、所与の電圧をＶＧとする。この場合には、低電位側電源電圧ＶＳＳよりも低い所与の電圧ＶＧは、低電位側電源電圧ＶＳＳが第１ダイオード１０３の順方向電圧Ｖ１だけ下がった電圧（ＶＳＳ−Ｖ１）よりも低い電圧であるとも言える。即ち、（ＶＳＳ−ＶＴ）＜ＶＧ＜（ＶＳＳ−Ｖ１）の関係が成立する。ＶＧ＜（ＶＳＳ−Ｖ１）であることは、第１ダイオード１０３に実装不良がない時に、クランプ回路５２１が動作しないようにするための設定である。また、（ＶＳＳ−ＶＴ）＜ＶＧであることは、第１ダイオード１０３に実装不良があった時に、クランプ回路５２１がクランプ動作を行うための設定である。
【００５２】
これにより、出力トランジスター１１２のソース―ドレイン間の電圧又はドレイン―ゲート間にかかる電圧が低下する。よって、出力トランジスター１１２のソース―ドレイン間にかかる電圧又はドレイン―ゲート間にかかる電圧が出力トランジスター１１２の耐圧を、所与の期間以上、越え続けないようにすること等が可能になり、出力トランジスター１１２が破壊されることを防ぐことができる。
【００５３】
具体的に、クランプ回路５２１は、例えば図６に示すように、第２ダイオード６０１と、サイリスター６０２と、トリガー回路６０７とを有する。
【００５４】
第２ダイオード６０１は、出力ノードＯＮＤ（ＶＳ側）と低電位側電源ノードＬＮＤ（ＶＤ側）との間に設けられ、アノードが低電位側電源ノードＬＮＤ側に接続されるダイオードである。第２ダイオード６０１は、スイッチ機能として設けられる。具体的には、ＶＤの電位＞ＶＳの電位であり、ＶＳの電位が第２ダイオード６０１の順方向電圧よりも下がった場合に、第２ダイオード６０１に電流が流れる。一方、ＶＤの電位＜ＶＳの電位である場合には、第２ダイオード６０１に電流が流れない。
【００５５】
これにより、出力ノードＯＮＤの電位と低電位側電源ノードＬＮＤの電位との大小関係に応じて、サイリスター６０２に電流を流す制御を行うこと等が可能になる。なお、第２ダイオード６０１の順方向電圧（ＰＮ接合の順方向電圧）は、第１ダイオード１０３の順方向電圧Ｖ１（ショットキーダイオードの順方向電圧）よりも大きい。これにより、前述したＶＧ＜（ＶＳＳ−Ｖ１）の電圧関係が実現される。
【００５６】
また、サイリスター６０２は、出力ノードＯＮＤと低電位側電源ノードＬＮＤとの間に、第２ダイオード６０１と直列接続され、トリガー信号に基づいてクランプ動作としてスナップバック動作を行う。
【００５７】
また、トリガー回路６０７は、出力ノードＯＮＤの電圧が、前述した所与の電圧より低い場合にトリガー信号を出力する回路である。トリガー信号は、例えばトリガー回路６０７にトリガー電流が流れることである。つまりサイリスター６０２は、後述するように、トリガー回路６０７にトリガー電流が流れることをトリガーにして動作する。
【００５８】
例えばトリガー回路６０７は、アノードが出力ノードＯＮＤに接続されるダイオード回路又はカソードが出力ノードＯＮＤに接続されるダイオード回路を含むことができる。ダイオード回路は、少なくとも１つのダイオードを含む回路である。
【００５９】
具体的にトリガー回路６０７としては、図７〜図１３に示すような回路が挙げられる。図７のトリガー回路６０７は、アノードがクランプ回路５２１のノードＮＴＲに接続され、カソードが低電位側電源ノードＬＮＤに接続されるダイオードを含む回路である。また図８のトリガー回路６０７は、アノードが低電位側電源ノードＬＮＤに接続され、カソードがクランプ回路５２１のノードＮＴＲに接続されるダイオードを含む回路である。また、図９及び図１０に示すように、ダイオードの代わりにＰ型のトランジスター（ＭＯＳトランジスター）を用いても良いし、図１１及び図１２に示すように、ダイオードの代わりにＮ型のトランジスター（ＭＯＳトランジスター）を用いても良い。さらに、図１３に示すように、トリガー回路６０７は、複数のダイオードを直列に接続した回路であってもよい。
【００６０】
次に、サイリスター６０２及びトリガー回路６０７の動作を詳細に説明する。まず、一定の電圧条件下で、第２ダイオード６０１、抵抗６０５、トリガー回路６０７の順の経路に電流が流れる。この一定の電圧条件には、２つの電圧条件がある。１つ目の電圧条件は、第２ダイオード６０１において、ＶＤ側の電位＞ＶＳ側の電位であり、第２ダイオード６０１の順方向電圧よりも小さい電圧がＶＳ側から入力されることである。そして、２つめの条件は、トリガー回路６０７において、ＶＤ側の電位＞ＶＳ側の電位であり、例えばトリガー回路６０７が図７に示すような回路である場合には、ＶＳ側に印加される電圧の変化が、ダイオードの寄生容量を介してノードＮＴＲの電圧ＶＴＲを第２ダイオード６０１の順方向電圧以下に下げることである。同様に、例えばトリガー回路６０７が図８に示すような回路である場合には、ＶＳ側に印加される電圧が、第２ダイオード６０１の順方向電圧及び図８のダイオードの順方向電圧を足した電圧以下になることが、動作条件になる。図９〜図１２に示すようなトリガー回路６０７でも同様である。また、図１３に示すように、直列に接続するダイオードの数を調節して、トリガー回路６０７に電流が流れる電圧条件を調整することも可能である。
【００６１】
これにより、ブレイクダウン電圧又は順方向電圧の大きさに基づいて、トリガー電流を流す動作を行うこと等が可能になる。
【００６２】
次に、サイリスター６０２のＰＮＰバイポーラトランジスター６０３にベース電流が流れる。これにより、ＰＮＰバイポーラトランジスター６０３がオン状態になり、エミッタ―コレクタ間に電流が流れる。そして、抵抗６０６に電流が流れ、ＮＰＮバイポーラトランジスター６０４にもベース電流が流れる。今度はこれにより、ＮＰＮバイポーラトランジスター６０４がオン状態になり、ＮＰＮバイポーラトランジスター６０４のエミッタ―コレクタ間に電流が流れ、サイリスター６０２としてオン状態となる。
【００６３】
以上のように、クランプ回路５２１は、ＶＤ側の電位＜ＶＳ側の電位である場合には、電流が流れず、ＶＤ側の電位＞ＶＳ側の電位である場合には、設定電圧を超えるとスナップバック動作をし、電圧をクランプする機能が実現できる。クランプ回路５２１のスナップバック開始電圧と外部電源電圧の和が、出力トランジスター１１２のブレイクダウン電圧以下となるようにすれば、出力トランジスター１１２の破壊を防止することができる。
【００６４】
なお、クランプ回路５２１は、図６の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。例えば、第２ダイオード６０１とサイリスター６０２の接続順は、図６の例には限定されず、逆であっても良い。
【００６５】
次に、図１に示すスイッチングレギュレーター５００において、第１ダイオード１０３を通る電流経路の寄生抵抗３０３の抵抗値が高くなった時の等価回路を図１４に示す。そして、図１４のスイッチングレギュレーター５００の各ノードにおける電圧波形及び電流波形を図１５に示し、図１５を参照しながら、スイッチングレギュレート動作の全体の流れを説明する。
【００６６】
期間ｔ８では、図３の期間ｔ１と同様に、出力トランジスター１１２のゲートに制御回路１１３から制御信号ＥＸＴとしてグランドＧＮＤが入力されて、出力トランジスター１１２がオン状態になる。その結果、インダクター１０２に流れる電流ＩＬが増加し、インダクター１０２を介して、キャパシター１０４に電荷が供給され、フィードバック電圧ＦＢも上昇していく。
【００６７】
次に、タイミングＣＴ８において、出力トランジスター１１２のゲートに制御回路１１３から、制御信号ＥＸＴとして電源電圧ＶＩＮが入力されると、出力トランジスター１１２がオフ状態になる。その結果、図５のタイミングＣＴ４と同様に、寄生抵抗３０３による電圧降下により、出力ノードＯＮＤにおける電圧（ＣＯＮＴ）が著しく低下する。このままでは、図５の場合と同様に、出力トランジスター１１２のソース―ドレイン間又はドレイン―ゲート間にかかる過電圧により、出力トランジスター１１２が破壊されてしまう。
【００６８】
しかし本実施形態では、そのような状況に陥らないように、タイミングＣＴ９において、クランプ回路５２１が、出力ノードＯＮＤの電圧と低電位側電源電圧との間の電圧をクランプするクランプ動作を行う。これにより、出力ノードＯＮＤにおける電圧（ＣＯＮＴ）が上昇し、出力トランジスター１１２のソース―ドレイン間又はドレイン―ゲート間に、ブレイクダウン電圧以上の過電圧が加わらないようにすることができる。
【００６９】
そして、期間ｔ９では、第１ダイオード１０３を介してインダクター１０２に電流ＩＬが流れ、インダクター１０２からキャパシター１０４及びＩＣ１０５に電荷が供給される。期間ｔ９では、インダクター１０２を流れる電流ＩＬが線形に減少していく一方で、フィードバック電圧ＦＢは上昇し続ける。
【００７０】
さらに、タイミングＣＴ１０では、出力トランジスター１１２がオン状態になり、インダクター１０２に流れる電流ＩＬが増加し、フィードバック電圧ＦＢも上昇していく。
【００７１】
ここで、前述したように本実施形態の回路装置１０１は、出力ノードＯＮＤに一端が接続されるインダクター１０２の他端の電圧（フィードバック電圧ＦＢ）を検出する電圧検出回路５２２を含むことができる。そして、制御回路１１３は、タイミングＣＴ１１に示すように、電圧検出回路５２２により、インダクター１０２の他端の電圧（フィードバック電圧ＦＢ）が所与の検出電圧よりも大きいことが検出された場合に、出力トランジスター１１２をオフにする。
【００７２】
例えば電圧検出回路５２２は、コンパレーターにより実現することができる。コンパレーターの一方の入力端子にはフィードバック電圧ＦＢが入力され、他方の入力端子には所与の検出電圧が入力される。そして、コンパレーターがフィードバック電圧ＦＢと所与の検出電圧とを比較して、比較結果を出力信号として制御回路１１３に出力する。
【００７３】
これにより、ＩＣ１０５に印加する電圧が上昇し続けることを抑制すること等が可能になる。
【００７４】
以上により、外的要因による第１ダイオードの特性劣化が起こっても、スイッチングレギュレーターを安全に停止させることができる。
【００７５】
３．電子機器
図１６に、本実施形態の回路装置１０１が適用された電子機器の構成例を示す。電子機器は、処理部３００、記憶部３１０、操作部３２０、入出力部３３０、回路装置１０１、これらの各部を接続するバス３４０、モーター２８０を含む。なお、以下では、電子機器として、モーター駆動によりヘッドや紙送りを制御するプリンターを例にとり説明するが、本実施形態はこれに限定されず、種々の電子機器（例えばスマートフォン、携帯電話機、デジタルカメラ、ビデオカメラ、カーナビゲーションシステム、ロボット、ゲーム機、時計、健康器具、或いは情報処理装置等）に適用可能である。
【００７６】
入出力部３３０は例えばＵＳＢコネクターや無線ＬＡＮ等のインターフェースで構成され、画像データや文書データが入力される。入力されたデータは、例えばＤＲＡＭ等の内部記憶装置である記憶部３１０に記憶される。操作部３２０により印刷指示を受け付けると、処理部３００は、記憶部３１０に記憶されたデータの印刷動作を開始する。処理部３００は、データの印刷レイアウトに合わせて回路装置１０１に指示を送り、回路装置１０１は、その指示に基づいてモーター２８０を回転させ、ヘッドの移動や紙送りを行う。
【００７７】
回路装置１０１は、図１等で説明したスイッチングレギュレーターや、不図示のレギュレーターを有する。スイッチングレギュレーターは、モーター２８０の駆動用の高電圧の電源電圧を降圧して、第１の電源電圧を生成する。レギュレーターは、この第１の電源電圧を降圧して第２の電源電圧を生成する。処理部３００、記憶部３１０、入出力部３３０等は、この第２の電源電圧に基づいて動作する。
【００７８】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、電子機器の構成・動作や、電源電圧の生成手法等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００７９】
１０１…回路装置、１０２…インダクター、１０３…第１ダイオード、
１０４…キャパシター、１０６…外部電源装置、１０７…高電位側電源端子、
１０８…低電位側電源端子、１０９…出力端子、１１０…帰還端子、
１１２…出力トランジスター、１１３…制御回路、２８０…モーター、３００…処理部、
３０３…寄生抵抗、３１０…記憶部、３２０…操作部、３３０…入出力部、３４０…バス、
５００…スイッチングレギュレーター、５２１…クランプ回路、５２２…電圧検出回路、
６０１…第２ダイオード、６０２…サイリスター、
６０３…ＰＮＰバイポーラトランジスター、６０４…ＮＰＮバイポーラトランジスター、
６０５…抵抗、６０６…抵抗、６０７…トリガー回路
【図１】
2017034384.tif 000003
【図２】
2017034384.tif 000004
【図３】
2017034384.tif 000005
【図４】
2017034384.tif 000006
【図５】
2017034384.tif 000007
【図６】
2017034384.tif 000008
【図７】
2017034384.tif 000009
【図８】
2017034384.tif 000010
【図９】
2017034384.tif 000011
【図１０】
2017034384.tif 000012
【図１１】
2017034384.tif 000013
【図１２】
2017034384.tif 000014
【図１３】
2017034384.tif 000015
【図１４】
2017034384.tif 000016
【図１５】
2017034384.tif 000017
【図１６】
2017034384.tif 000018