(57)【要約】【課題】出力コイルを小さくしても、電力系統の位相急変に起因する過電流を極力抑制するインバータ装置を提供する。【解決手段】インバータ１０Ａは、系統電圧Ｖａｃに応じて供給されるパルス信号によって各状態がそれぞれ切り替えられる複数のスイッチング素子を有し、入力される直流電圧を交流電圧に変換して一対の出力線Ｘ１、Ｘ２に出力するスイッチング回路１１と、出力線Ｘ１、Ｘ２に挿入される出力コイルＬ１、Ｌ２を有するフィルタ回路１３と、出力コイルＬ１、Ｌ２の電流を検出する電流検出センサ１４と、検出電流の絶対値が閾値以上のときに、スイッチング回路１１へのパルス信号の供給を停止する高速パルス制御回路１５とを備える。【選択図】図３
2017163777.tif 000002
【特許請求の範囲】
【請求項１】
系統電圧に応じて供給されるパルス信号によって各状態がそれぞれ切り替えられる複数のスイッチング素子を有し、入力される直流電圧を交流電圧に変換して複数の出力線に出力するスイッチング部と、
前記出力線に挿入される出力コイルを有するフィルタ部と、
前記出力コイルの電流を検出する電流検出部と、
前記電流検出部による検出電流の絶対値が閾値以上のときに、前記スイッチング部への前記パルス信号の供給を停止する第１制御部と
を備えることを特徴とするインバータ装置。
【請求項２】
請求項１に記載のインバータ装置において、
前記第１制御部は、
前記検出電流の絶対値が前記閾値以上になったときに不安定状態となって一定時間後に安定状態に戻る単安定マルチバイブレータを有するとともに、
この単安定マルチバイブレータが不安定状態となっている間、前記スイッチング部への前記パルス信号の供給を一時的に停止するように構成されていることを特徴とするインバータ装置。
【請求項３】
請求項２に記載のインバータ装置において、
前記第１制御部は、コンパレータおよび論理ゲートを含むアナログ回路で構成されていることを特徴とするインバータ装置。
【請求項４】
請求項１に記載のインバータ装置において、
前記パルス信号を供給する第２制御部をさらに備え、
この第２制御部は、
前記第１制御部が前記スイッチング部への前記パルス信号の供給を停止したことを認識できるように前記第１制御部と接続されるとともに、前記系統電圧が監視できるように接続されていることを特徴とするインバータ装置。
【請求項５】
請求項２または３に記載のインバータ装置において、
前記パルス信号を供給する第２制御部をさらに備え、
この第２制御部は、
前記第１制御部が前記スイッチング部への前記パルス信号の供給を停止したことを認識できるように前記第１制御部と接続されるとともに、前記系統電圧が監視できるように接続されていることを特徴とするインバータ装置。
【請求項６】
請求項５に記載のインバータ装置において、
前記単安定マルチバイブレータの前記一定時間は、前記第２制御部によるサンプリング周期より長いことを特徴とするインバータ装置。
【請求項７】
請求項４〜６のいずれか１項に記載のインバータ装置において、
前記第２制御部は、前記パルス信号の供給が再開されるとき、前記系統電圧に基づいて前記パルス信号の初期状態を決定することを特徴とするインバータ装置。
【請求項８】
請求項７に記載のインバータ装置において、
前記パルス信号の前記初期状態とは、次に動作すべき前記スイッチング素子とパルス信号幅であることを特徴とするインバータ装置。
【請求項９】
請求項８に記載のインバータ装置において、
前記第２制御部は、前記パルス信号幅の増減を緩やかに実施することを特徴とするインバータ装置。
【請求項１０】
請求項８または９に記載のインバータ装置において、
前記パルス信号幅をΔＴ、前記出力コイルのインダクタンスをＬ、前記出力コイルの電流上限値をＩｍａｘ、前記直流電圧をＶｄｃ、前記系統電圧をＶａｃとした場合、次式を満たすようにΔＴを設定することを特徴とするインバータ装置。
ΔＴ＜Ｌ・Ｉｍａｘ／（Ｖｄｃ−Ｖａｃ）
【請求項１１】
請求項４〜１０のいずれか１項に記載のインバータ装置において、
前記第２制御部は、前記パルス信号の供給が再開されるとき、前記系統電圧を用いた位相計算において比例積分制御の積分ゲインを初期化することを特徴とするインバータ装置。
【請求項１２】
請求項４〜１１のいずれか１項に記載のインバータ装置において、
前記第２制御部は、前記パルス信号をパルス幅変調によって制御することを特徴とするインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力系統に連系出力するインバータ装置に関し、特に、電力系統側の位相急変などによって生じる過電流からの保護対策を備えたインバータ装置に関する。
【背景技術】
【０００２】
図１５は電力系統Ｐに連系出力するインバータ１０を含むパワーコンディショナ１００の構成を示す概略図である。
【０００３】
図１５に示すように、太陽電池Ｓなどから出力された低い直流電圧をＤＣ／ＤＣコンバータ２０によって昇圧した高い直流電圧を、交流電圧に変換してから商用の電力系統Ｐに連系出力するインバータ（「系統連系インバータ」ともいう）１０を含むパワーコンディショナ１００が知られている（例えば、特許文献１や特許文献２を参照）。
【０００４】
ところで、電力系統Ｐでは、瞬時電圧上昇、瞬時電圧低下、位相急変、または瞬時停電などの問題が発生することがある。
【０００５】
図１６は位相急変試験の条件を示す表である。図１７は位相急変試験を行ったインバータ（Ｈｅｒｉｃ）１０の構成を示す概略図である。図１８は位相急変試験の結果を例示する波形図である。
【０００６】
図１８に示すように、電力系統Ｐの系統電圧Ｖａｃに位相急変が生じた際、電力系統Ｐ側からインバータ１０に向けて過電流が発生する。この例では、通常は４０Ａ程度の出力コイル電流Ｉが−３５０Ａ（交流なので電流の向きによって符号が変わる）に達している。このような電力系統Ｐ側の急変を、インバータ１０の出力側に設けられた出力コイルＬ１、Ｌ２が吸収（クッションのような役割）してデバイス破損を回避するように、インバータ１０が構成されている。
【０００７】
なお、上記のようなインバータに適用するものではないが、ＰＷＭ制御装置にて過電流が発生した場合に、ＰＷＭ制御装置の動作を停止することなく、過電流からＰＷＭ制御装置を保護する保護回路が提案されている（例えば、特許文献３を参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−０８９５４１号公報
【特許文献２】特開２００８−０９２７０９号公報
【特許文献３】特開平１１−１１３２５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
インバータに用いる出力コイルは比較的大型で高価な電気部品であり、実装空間の制約やコストダウンなどのために出力コイルを小さくすると、過電流が大きくなってデバイス破損が発生しやすくなるという課題があった。
【００１０】
また、位相急変によって過電流が発生する詳細メカニズムもこれまで不明であり、根本的な対策が行われていなかった。
【００１１】
従来技術のこのような課題に鑑み、本発明の目的は、出力コイルを小さくしても、電力系統の位相急変に起因する過電流を極力抑制するインバータ装置を提供することである。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明のインバータ装置は、系統電圧に応じて供給されるパルス信号によって各状態がそれぞれ切り替えられる複数のスイッチング素子を有し、入力される直流電圧を交流電圧に変換して複数の出力線に出力するスイッチング部と、前記出力線に挿入される出力コイルを有するフィルタ部と、前記出力コイルの電流を検出する電流検出部と、前記電流検出部による検出電流の絶対値が閾値以上のときに、前記スイッチング部への前記パルス信号の供給を停止する第１制御部とを備えることを特徴とする。
【００１３】
ここで、前記スイッチング部が出力する前記出力線としては、一対に限らない。例えば、三相交流を出力する場合には３本となる。ただし、これらに限らない。前記電流検出部としては、例えば、カレントトランスやシャント抵抗などが挙げられるが、これらに限らない。
【００１４】
このような構成のインバータ装置によれば、系統電圧に応じて前記スイッチング部へ前記パルス信号を供給する側の処理負担を増やすことなく、過電流抑制ができる。また、系統電圧ではなく前記出力コイルに実際に流れる電流で判定を行うので、より確実に過電流を抑制できる。従来よりもインダクタンス値の小さい出力コイルが使用可能となり、インバータ装置の小型化やローコスト化を実現できる。
【００１５】
本発明のインバータ装置において、前記第１制御部は、前記検出電流の絶対値が前記閾値以上になったときに不安定状態となって一定時間後に安定状態に戻る単安定マルチバイブレータを有するとともに、この単安定マルチバイブレータが不安定状態となっている間、前記スイッチング部への前記パルス信号の供給を一時的に停止するように構成されてもよい。前記第１制御部は、コンパレータおよび論理ゲートを含むアナログ回路で構成してもよい。
【００１６】
このような構成のインバータ装置によれば、単安定のマルチバイブレータを用いることで復帰のための特殊な処理や構成などが不要となり、ローコスト且つ小サイズで必要な機能が実現できる。
【００１７】
本発明のインバータ装置において、前記パルス信号を供給する第２制御部をさらに備え、この第２制御部は、前記第１制御部が前記スイッチング部への前記パルス信号の供給を停止したことを認識できるように前記第１制御部と接続されるとともに、前記系統電圧が監視できるように接続されてもよい。前記単安定マルチバイブレータの前記一定時間は、前記第２制御部によるサンプリング周期より長いことが好ましい。前記第２制御部は、前記パルス信号の供給が再開されるとき、前記系統電圧に基づいて前記パルス信号の初期状態を決定してもよいし、および／または、前記系統電圧を用いた位相計算において比例積分制御の積分ゲインを初期化してもよい。
【００１８】
ここで、前記パルス信号の前記初期状態とは、例えば、次に動作すべき前記スイッチング素子とパルス信号幅が挙げられる。前記パルス信号幅の増減は、緩やかに実施することが好ましい。前記パルス信号幅をΔＴ、前記出力コイルのインダクタンスをＬ、前記出力コイルの電流上限値をＩｍａｘ、前記直流電圧をＶｄｃ、前記系統電圧をＶａｃとした場合、次式を満たすようにΔＴを設定することが好ましい。
【００１９】
ΔＴ＜Ｌ・Ｉｍａｘ／（Ｖｄｃ−Ｖａｃ）
また、前記第２制御部としては、例えば、機器組込用マイコンなどが挙げられるが、これに限らない。前記第２制御部は、前記パルス信号をパルス幅変調によって制御してもよい。
【００２０】
このような構成のインバータ装置によれば、前記出力コイルに流れる電流が断続的になる現象が回避でき、事故時運転継続規定の観点からも好ましい。
【発明の効果】
【００２１】
本発明のインバータ装置によれば、系統電圧に応じて前記スイッチング部へ前記パルス信号を供給する側の処理負担を増やすことなく、過電流抑制ができる。また、系統電圧ではなく前記出力コイルに実際に流れる電流で判定を行うので、より確実に過電流を抑制できる。従来よりもインダクタンス値の小さい出力コイルが使用可能となり、インバータ装置の小型化やローコスト化を実現できる。
【図面の簡単な説明】
【００２２】
【図１】（ａ）は電力系統Ｐに連系出力するインバータ１０において、電力系統Ｐ側の位相急変前のインバータ１０の各部状態を示す説明図であり、（ｂ）は位相急変後のインバータ１０の各部状態を示す説明図である。
【図２】位相急変後に適切な対策を行った場合のインバータ１０の各部状態を示す説明図である。
【図３】本発明の第１実施形態に係るインバータ１０Ａを含むパワーコンディショナ１００Ａの構成を示す概略図である。
【図４】インバータ１０Ａの高速パルス制御回路１５のアナログ回路による具体的構成を例示する概略図である。
【図５】インバータ１０Ａの高速パルス制御回路１５の動作確認結果を例示する波形図である。
【図６】遅延時間の設計値および実測値を示す表である。
【図７】高速パルス制御回路１５を追加した場合の過電流抑制の結果を、サンプル数を増やして確認したグラフである。
【図８】第１実施形態の高速パルス制御回路１５によって高速パルス制御処理が連続で動作した場合を例示する波形図である。
【図９】第１実施形態の高速パルス制御回路１５によって高速パルス制御処理が系統周波数の２周期程度継続した場合を例示する波形図である。
【図１０】本発明の第２実施形態に係るインバータ１０Ｂを含むパワーコンディショナ１００Ｂの構成を示す概略図である。
【図１１】位相急変後に適切な対策を行った場合のインバータ１０の各部状態を示す説明図である。
【図１２】ＰＷＭ駆動信号の停止後の次に動作させるべきスイッチング素子を例示する表である。
【図１３】インバータ１０Ｂの動作確認結果を例示する波形図である。
【図１４】インバータ１０Ｂにおける概略処理を示すフローチャートである。
【図１５】電力系統Ｐに連系出力するインバータ１０を含むパワーコンディショナ１００の構成を示す概略図である。
【図１６】位相急変試験の条件を示す表である。
【図１７】位相急変試験を行ったインバータ（Ｈｅｒｉｃ）１０の構成を示す概略図である。
【図１８】位相急変試験の結果を例示する波形図である。
【発明を実施するための形態】
【００２３】
以下、本発明のいくつかの実施形態を、図面を参照して説明するが、その前に出願人が解明した過電流発生のメカニズムについて説明する。
【００２４】
＜過電流発生のメカニズム＞
図１（ａ）は電力系統Ｐに連系出力するインバータ１０において、電力系統Ｐ側の位相急変前のインバータ１０の各部状態を示す説明図であり、図１（ｂ）は位相急変後のインバータ１０の各部状態を示す説明図である。図２は、位相急変後に適切な対策を行った場合のインバータ１０の各部状態を示す説明図である。
【００２５】
このインバータ１０は、直列接続されたスイッチング素子ＵＨ、ＵＬと直列接続されたスイッチング素子ＷＨ、ＷＬとを有し、入力された直流電圧を交流電圧に変換して一対の出力線Ｘ１、Ｘ２に出力するフルブリッジ型のスイッチング回路１１と、直列接続されたスイッチング素子ＵＳ、ＷＳを有し、出力線Ｘ１、Ｘ２間に接続される短絡回路１２と、出力線Ｘ１、Ｘ２にそれぞれ挿入される出力コイルＬ１、Ｌ２と出力線Ｘ１、Ｘ２間に接続されるコンデンサＣとを有するフィルタ回路１３とを備えている。
【００２６】
スイッチング回路１１は、スイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬの各状態を不図示のマイコンなどによるＰＷＭ（Pulse Width Modulation：パルス幅変調）制御などによって所定タイミングで時系列的に切り替えることにより、スイッチング素子ＵＨ、ＵＬ間の接続点と、スイッチング素子ＷＨ、ＷＬ間の接続点との間に交流電圧を発生する。なお、スイッチング回路１１はこのようなフルブリッジ型に限らず、例えば、ハーフブリッジ型でもよい。
【００２７】
短絡回路１２のスイッチング素子ＵＳ、ＷＳの各状態も、同様に不図示のマイコンなどで制御すればよい。
【００２８】
スイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬ、ＵＳ、ＷＳとしては、例えば電界効果トランジスタ（ＦＥＴ）、ＭＯＳＦＥＴやＩＧＢＴなどが挙げられるが、これらに限らない。
【００２９】
例えば、図１（ａ）に示すように、スイッチング素子ＵＨ、ＷＬおよびＷＳがオンしており、残りのスイッチング素子ＵＬ、ＷＨおよびＵＳがオフしているときに、図１（ｂ）に示すような位相急変が発生して系統電圧Ｖａｃが逆転しても、インバータ１０の制御がすぐに追従できるとは限らない。
【００３０】
このため、出力コイルＬ１、Ｌ２に印加される電圧差ΔＶ＝Ｌ・ΔＩ／Δｔによって、電流変化ΔＩ＝ΔＶ・Δｔ／Ｌが発生する。ここで、Ｌは出力コイルＬ１、Ｌ２のインダクタンス値（各コイルでＬ／２ずつ）であり、ΔＩはΔｔ間の電流変化量である。
【００３１】
このΔＩの算出式からわかるように、Ｌが小さいとΔＩも大きくなり、過電流が発生してデバイス破損が起こり得る。
【００３２】
したがって、過電流の対策として、位相急変が発生した際に高速でＰＷＭ制御を停止し、図２に示したような状態にすることで過電流の発生を抑制できると考えられる。
【００３３】
ここで、ＰＷＭのパルス制御に必要な応答時間であるが、例えば、ΔＶ＝４００Ｖ、Ｌ＝１００μＨの条件で電流変化ΔＩを３０Ａ以下にするには、Δｔ＜２０μｓで制御を行う必要がある。
【００３４】
しかし、例えば、スイッチング周波数が２０ｋＨｚのインバータ１０であれば、フィードバック周期が５０μｓであるため、この範囲内で制御を行うことが難しい。フィードバック周期を短縮するには、マイコンなどの処理負担が増加する。より高速な処理が可能なマイコンを使用すると、コスト増につながってしまう。
【００３５】
また、実際には、電力系統Ｐの位相急変の発生をすぐに検知することは困難であることから、単純に従来の制御のままで過電流を抑制することは困難と考えられる。
【００３６】
＜第１実施形態＞
１．１  概略構成
図３は本発明の第１実施形態に係るインバータ１０Ａを含むパワーコンディショナ１００Ａの構成を示す概略図である。
【００３７】
図３に示すように、電力系統Ｐへの連系出力を行うパワーコンディショナ１００Ａは、太陽電池Ｓなどの出力が接続される入力端子３１やＤＣフィルタ３２を含む入力部３０と、この入力部３０に入力される直流電圧を昇圧するＤＣ／ＤＣコンバータ２０と、このＤＣ／ＤＣコンバータ２０から出力される直流電圧を交流電圧に変換するインバータ１０Ａと、外部への出力端子４１やインバータ１０Ａからの出力との間のＡＣフィルタ４２を含む出力部４０と、インバータ１０ＡへのＰＷＭ駆動信号の出力などの制御を行うマイコン５０とを備えている。
【００３８】
インバータ１０Ａは、上述したインバータ１０と同様に、スイッチング回路１１、短絡回路１２およびフィルタ回路１３を備えるとともに、さらに、出力コイル電流Ｉを検出する電流検出センサ１４と、この電流検出センサ１４による検出電流ＯＵＴ１に基づいてマイコン５０からインバータ１０ＡへのＰＷＭ駆動信号の停止や復帰などの制御を行う高速パルス制御回路１５とを備えている。
【００３９】
電流検出センサ１４としては、例えば、カレントトランスやシャント抵抗などが挙げられるが、これらに限らない。
【００４０】
マイコン５０としては、例えば、機器組込用のものが挙げられるが、これに限らない。
【００４１】
この高速パルス制御回路１５は、電流検出センサ１４によって検出された検出電流ＯＵＴ１の絶対値が一定値（閾値）以上になった場合に、マイコン５０からインバータ１０ＡへのＰＷＭ駆動信号を高速で一定時間停止することで過電流の発生を抑制する。
【００４２】
このようなインバータ１０Ａによれば、インバータ１０Ａの通常のＰＷＭ制御を行うマイコン５０とは別に高速パルス制御回路１５を設けているので、マイコン５０のＣＰＵの負担を増やすことなく、過電流抑制のための処理を行うことができる。また、系統電圧Ｖａｃではなく、出力コイルＬ１、Ｌ２に実際に流れる電流で判定を行うので、より確実に過電流を抑制できる。
【００４３】
これにより、従来は困難であった出力コイルＬ１、Ｌ２のインダクタンス値を小さくすることが可能となり、インバータ１０Ａの小型化やローコスト化を実現できる。
【００４４】
１．２  具体的構成例
図４はインバータ１０Ａの高速パルス制御回路１５のアナログ回路による具体的構成を例示する概略図である。
【００４５】
図４に示すように、高速パルス制御回路１５は、非反転入力端子に検出電流ＯＵＴ１が入力されるとともに反転入力端子に所定基準電圧が入力され、正側過電流を検出したときにＨｉｇｈを出力するコンパレータ１５ａと、反転入力端子に検出電流ＯＵＴ１が入力されるとともに非反転入力端子に所定基準電圧が入力され、負側過電流を検出したときにＬｏｗを出力するコンパレータ１５ｂと、コンパレータ１５ａおよびコンパレータ１５ｂの各出力が接続され、通常はＬｏｗを出力している単安定のマルチバイブレータ１５ｃと、このマルチバイブレータ１５ｃの出力を反転させるＮＯＴゲート１５ｄと、このＮＯＴゲート１５ｄの出力とマイコン５０からの通常のＰＷＭ駆動信号とが入力されるＡＮＤゲート１５ｅとを備えている。
【００４６】
この高速パルス制御回路１５では、インバータ１０Ａの電流検出センサ１４によって検出された検出電流ＯＵＴ１が、コンパレータ１５ａの非反転入力端子およびコンパレータ１５ｂの反転入力端子にそれぞれ入力されている。検出電流ＯＵＴ１が正側閾値以上または負側閾値以下の場合、すなわち、検出電流ＯＵＴ１の絶対値が閾値以上となった場合に、コンパレータ１５ａからＨｉｇｈが出力されるか、またはコンパレータ１５ｂからＬｏｗが出力される。これをトリガーとしてマルチバイブレータ１５ｃが動作し、一定時間だけＨｉｇｈを出力する。この出力はＮＯＴゲート１５ｄで反転されるので、ＡＮＤゲート１５ｅの入力端子側では一定時間Ｌｏｗとなる。その間は、マイコン５０からのＰＷＭ駆動信号の状態にかかわらず、ＡＮＤゲート１５ｅから出力される合成ＰＷＭ駆動信号がＬｏｗのままとなる。
【００４７】
これにより、過電流の絶対値が閾値以上となった場合に、そのときから一定時間はインバータ１０Ａへ伝達されるＰＷＭ駆動信号を実質的に停止させ、インバータ１０Ａ内の各スイッチング素子を図２に示したような状態にできる。単安定のマルチバイブレータ１５ｃを用いることで一定時間後には通常出力に戻るので、復帰のための特殊な処理や構成などが不要となり、ローコスト且つ小サイズで必要な機能が実現できる。
【００４８】
なお、マルチバイブレータ１５ｃによってマイコン５０からのＰＷＭ駆動信号を停止する時間は、マイコン５０による系統電圧Ｖａｃのサンプリング周期より長くしておくことで、マイコン５０のＣＰＵの負担を大幅に増加させずにサンプリング抜けを防止できる。
【００４９】
高速パルス制御回路１５の具体的構成としては、既存のＣＰＵ基板などに外付けする構成でもよいし、ＣＰＵ基板に一体化してもよい。
【００５０】
また、上述したようなアナログ回路による構築に限らず、ＦＰＧＡなどを用いてもよい。その場合、機能としては通常のマイコン外に高速パルス制御を有するが、素子としてはＦＰＧＡが一部組み込まれたマイコンとして一体であってもよい。また、マイコンは演算処理素子の一例であり、例えばＤＳＰなどであってもよい。
【００５１】
１．３  評価結果
図５はインバータ１０Ａの高速パルス制御回路１５の動作確認結果を例示する波形図である。図６は遅延時間の設計値および実測値を示す表である。
【００５２】
図５に示すように、出力コイル電流Ｉがコンパレータ１５ａの閾値に到達すると、コンパレータ１５ａの出力がＨｉｇｈとなり、その後にマルチバイブレータ１５ｃの出力がＮＯＴゲート１５ｄで反転された出力がＬｏｗになっていることが確認できる。
【００５３】
その結果、出力コイル電流Ｉが低下して、過電流の発生が抑制できていることも確認できる。
【００５４】
また、この時の応答性を確認したところ、図６に示すように、約１．７μｓと十分に高速に反応できている。
【００５５】
図７は高速パルス制御回路１５を追加した場合の過電流抑制の結果を、サンプル数を増やして確認したグラフである。なお、位相急変試験の条件は図１６に示した条件と同じである。
【００５６】
図７に示すように、従来のインバータ１０（図１７参照）によるサンプル（試験Ｎｏ．１〜１１）では、位相急変の結果、最大で約３５０Ａの過電流が発生していた。
【００５７】
しかし、高速パルス制御回路１５を追加したインバータ１０Ａによるサンプル（試験Ｎｏ．Ａ１〜Ａ３）では、最大でも約７８Ａ（コンパレータ１５ａ閾値：７５Ａ）に過電流が抑制されていることが確認された。
【００５８】
＜第２実施形態＞
２．１  第１実施形態の残存課題
上述した第１実施形態の高速パルス制御回路１５による高速パルス制御処理を追加した場合、過電流を抑制することは可能であるが、マイコン５０から出力されるＰＷＭ駆動信号をマイコン５０とは別に強制的に制御しているため、マイコン５０が電力系統Ｐの状態が変化したことを認識するまでの期間は誤ったＰＷＭ制御を継続することとなり、結果として再び高速パルス制御処理が連続で動作してしまう（チャタリング）場合がある。
【００５９】
図８は第１実施形態の高速パルス制御回路１５によって高速パルス制御処理が連続で動作した場合を例示する波形図である。なお、このときの条件は、出力電力が４．８ｋＷ、投入位相が４５°、急変位相が＋４１°、位相後電圧が１０４Ｖｒｍｓである。図９は第１実施形態の高速パルス制御回路１５によって高速パルス制御処理が系統周波数の２周期程度継続した場合を例示する波形図である。
【００６０】
図８に示すように、出力コイル電流Ｉが一定期間、断続的になることが確認されている。条件によっては、図９に示すように、断続動作が系統周波数の２周期程度継続する場合もある。
【００６１】
ところで、系統連系インバータにおいては、軽微な系統の変動に対しては動作を継続しなければならないという事故時運転継続（ＦＲＴ:Fault Ride Through）規定が存在しており、上記のような出力の断続現象が多数のパワーコンディショナ１００Ａで同時に発生すると、系統電圧Ｖａｃの不安定化を引き起こす可能性があるため、望ましくない。
【００６２】
２．２  概略構成
そこで、上記のようなチャタリングを回避しつつ、早急に適切な制御に復帰する機能を設けたものを第２実施形態として以下で説明する。
【００６３】
図１０は本発明の第２実施形態に係るインバータ１０Ｂを含むパワーコンディショナ１００Ｂの構成を示す概略図である。なお、第１実施形態と同じ構成部材には同じ参照符号を付し、以下では主として相違点について説明する。
【００６４】
図１０に示すように、このパワーコンディショナ１００Ｂでは、第１実施形態のパワーコンディショナ１００Ａの構成に加えて、高速パルス制御回路１５でマルチバイブレータ１５ｃが動作したことを示す信号がマイコン５０Ａへ入力されるとともに、系統電圧Ｖａｃがマイコン５０Ａで監視できるように接続されている。なお、マイコン５０Ａは、第１実施形態のマイコン５０とハードウェア構成は同一であるが、組み込まれている制御ソフトウェアの内容が一部異なる。
【００６５】
高速パルス制御回路１５でマルチバイブレータ１５ｃが動作すると、マイコン５０Ａは、その後の系統電圧Ｖａｃ情報によってＰＷＭ制御の初期状態、すなわち次に動作させるべきスイッチング素子とＰＷＭ制御のパルス幅を決定するとともに、ＰＬＬ（Phase Locked Loop：位相同期回路）の位相情報の追従を加速する。また、ＰＷＭ制御のパルス幅の増減は緩やかに実施する（ソフトスタート）。
【００６６】
特にインバータ１０Ｂにおいて、高速パルス制御回路１５によるＰＷＭ駆動信号の制御が作動したということは、電力系統Ｐ側で急変があったことが想定されるため、その後の系統電圧Ｖａｃからマイコン５０Ａの適切な動作を改めて求めることで、スムーズな復帰が可能となる。
【００６７】
２．３  ＰＷＭ駆動信号の停止後のスイッチング動作
図１１は位相急変後に適切な対策を行った場合のインバータ１０の各部状態を示す説明図である。図１２はＰＷＭ駆動信号の停止後の次に動作させるべきスイッチング素子を例示する表である。
【００６８】
例えば、ある時点でのＤＣバス電圧（スイッチング回路１１の入力側電圧）をＶｄｃ, 系統電圧をＶａｃとした場合、ΔＴ期間中に流れる電流ΔＩは 、Ｖｄｃ−Ｖａｃ＝Ｌ・ΔＩ／ΔＴ  となる。
【００６９】
通常はΔＩが過剰に流れないようにパルス幅ΔＴを適切に調整しているが、系統電圧Ｖａｃが急変するとΔＴを速やかに変更しないとΔＩが過剰に流れる。
【００７０】
しかし、一般的にパルス幅ΔＴはＰＩ制御（比例積分制御）で緩やかに変化するように設計されているため、系統急変への追従が遅れて復帰の際に再び過電流が発生する可能性がある。
【００７１】
そこで、パルス停止後に取得した瞬時電圧情報を元に
ΔＴ＜Ｌ・Ｉｍａｘ／（Ｖｄｃ−Ｖａｃ）
と制限を設けてパルス幅を設定することで、過電流の発生を事前に防ぐことが可能である。なお、このときのＩｍａｘは、定格動作時のピーク電流値などが望ましい。
【００７２】
例えば、パルス停止後に取得した系統電圧Ｖａｃをもとにその正負から動作させるスイッチを図１２に示した表のように決定することで系統位相に適したスイッチング動作を行うことが考えられる。
【００７３】
２．４  ＰＷＭ駆動信号の停止後のＰＬＬ追従加速
系統連系インバータにおいて、系統電圧ＶａｃはＰＬＬによる系統の位相計算に用いられる。一般的にはノイズ等の影響を緩和するため、ＰＬＬ内にＰＩ制御が含まれており、系統電圧Ｖａｃが急変しても位相は緩やかに変化する。
【００７４】
しかし、系統側に位相急変が発生した場合は逆に系統位相に早急に追従する必要があるため、Ｉゲイン（積分ゲイン）を一旦リセット（初期化）することでパルス停止後、速やかに適切な位相へ追従することが可能である。
【００７５】
２．５  評価結果
図１３はインバータ１０Ｂの動作確認結果を例示する波形図である。なお、このときの条件も、出力電力が４．８ｋＷ、投入位相が４５°、急変位相が＋４１°、位相後電圧が１０４Ｖｒｍｓである。
【００７６】
図１３に示すように、パルス停止が発動した後に電流は徐々に増加していき、過電流が再度流れてチャタリングが発生するという課題が解消されていることが確認できる。
【００７７】
２．６  処理フロー
図１４はインバータ１０Ｂにおける概略処理を示すフローチャートである。なお、点線に囲まれたステップＳ１１〜Ｓ１４はマイコン５０側の処理であり、それ以外のステップＳ１〜Ｓ５は高速パルス制御回路１５側の処理である。
【００７８】
図１４に示すように、高速パルス制御回路１５は、通常動作をしているときに（ステップＳ１）、電流検出センサ１４によって検出された検出電流ＯＵＴ１を閾値と比較し（ステップＳ２）、過電流を検出しなければステップＳ１に戻って通常動作を続ける。
【００７９】
過電流を検出すると（ステップＳ２でＹｅｓ）、マイコン５０からインバータ１０ＡへのＰＷＭ駆動信号の供給を直ちに停止する（ステップＳ３）。
【００８０】
その後、一定時間が経過するのを待って（ステップＳ４）、マイコン５０からインバータ１０ＡへのＰＷＭ駆動信号の供給を再開する（ステップＳ５）。
【００８１】
一方、マイコン５０側では、ステップＳ３でＰＷＭ駆動信号の供給が停止されたことを認識すると（ステップＳ１１）、その後に取得した系統電圧Ｖａｃをもとにその正負から動作させるスイッチおよびパルス幅を決定する（ステップＳ１２）。さらに、ＰＬＬのＩゲイン（積分ゲイン）をリセットする（ステップＳ１３）。
【００８２】
ステップＳ５でＰＷＭ駆動信号の供給が再開されるとき、パルス幅の増減を緩やかに行うソフトスタートとする（ステップＳ１４）。
【００８３】
以上で説明した各実施形態およびその変形例などの各構成は、阻害要因などが特に無い限り、相互に組み合わせてもよい。
【００８４】
なお、本発明は、その主旨または主要な特徴から逸脱することなく、他のいろいろな形で実施することができる。そのため、上述の各実施形態や各実施例はあらゆる点で単なる例示にすぎず、限定的に解釈してはならない。本発明の範囲は特許請求の範囲によって示すものであって、明細書本文にはなんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内のものである。
【符号の説明】
【００８５】
１０、１０Ａ、１０Ｂ
インバータ
１１        スイッチング回路
１２        短絡回路
１３        フィルタ回路
１４        電流検出センサ
１５        高速パルス制御回路（第１制御部）
２０        ＤＣ／ＤＣコンバータ
３０        入力部
３１        入力端子
３２        ＤＣフィルタ
４０        出力部
４１        出力端子
４２        ＡＣフィルタ
５０、５０Ａ
マイコン（第２制御部）
１００、１００Ａ、１００Ｂ
パワーコンディショナ
Ｌ１、Ｌ２  出力コイル
Ｐ          電力系統
Ｓ          太陽電池
Ｘ１、Ｘ２  出力線
【図１】
2017163777.tif 000003
【図２】
2017163777.tif 000004
【図３】
2017163777.tif 000005
【図４】
2017163777.tif 000006
【図５】
2017163777.tif 000007
【図６】
2017163777.tif 000008
【図７】
2017163777.tif 000009
【図８】
2017163777.tif 000010
【図９】
2017163777.tif 000011
【図１０】
2017163777.tif 000012
【図１１】
2017163777.tif 000013
【図１２】
2017163777.tif 000014
【図１３】
2017163777.tif 000015
【図１４】
2017163777.tif 000016
【図１５】
2017163777.tif 000017
【図１６】
2017163777.tif 000018
【図１７】
2017163777.tif 000019
【図１８】
2017163777.tif 000020