(57)【要約】【課題】製造が容易で実装密度の高い半導体装置を提供する。【解決手段】半導体装置は、基板と、前記基板上にフェイスアップで搭載された第１の半導体チップと、前記第１の半導体チップと前記基板にフェイスダウンで電気的に接続された第２の半導体チップと、を有し、前記第２の半導体チップは、チップ基板の厚さ方向に湾曲した変形部を有し、少なくとも前記チップ基板の裏面の前記変形部に対応する位置に前記チップ基板を変形させる金属パターンを有する。【選択図】図３
2017163043.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上にフェイスアップで搭載された第１の半導体チップと、
前記第１の半導体チップと前記基板に、フェイスダウンで電気的に接続された第２の半導体チップと、
を有し、
前記第２の半導体チップは、チップ基板の厚さ方向に変形した変形部を有し、少なくとも前記チップ基板の裏面の前記変形部に対応する位置に、前記チップ基板を変形させる金属パターンを有する。
ことを特徴とする半導体装置。
【請求項２】
前記第２の半導体チップは、一方の端部で前記第１の半導体チップの回路面と接合される第１接合部と、他方の端部で前記基板上の電極に接合される第２接合部とを有し、
前記金属パターンは、前記第１接合部と前記第２接合部の間に配置されて、前記第１接合部又は前記第２接合部に向かう第１の方向に応力を与えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属パターンは、前記チップ基板の面内で前記第１の方向と直交する第２の方向に沿って分割された複数のセグメントを有し、各セグメントの長軸が前記第１の方向に延びていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記金属パターンは、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｉの中から選択される材料で形成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記チップ基板の裏面に、前記チップ基板の変形を調整する樹脂膜を有することを特徴とする請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
半導体ウェーハの回路面に配線層を形成した後に前記半導体ウェーハの裏面を薄化し、
前記薄化した裏面の所定位置に金属パターンを形成し、
前記半導体ウェーハを各チップに切断して各前記チップを前記金属パターンが形成された部分で厚さ方向に変形させ、
前記変形されたチップの回路面側の一端を基板上の電極に接合し、他端を前記基板上に搭載される別のチップの回路面に接合する、
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置と、その製造方法に関する。
【背景技術】
【０００２】
近年、各種半導体装置を含む電子機器の小型化と高性能化への要望に応えるため、高集積化の技術が開発されている。たとえば、プリント基板上にインターポーザを介して異なる種類の半導体チップを搭載する技術が提案されている。この技術は２．５Ｄ実装とも呼ばれている。
【０００３】
また、データ伝送の高速化のため、ＬＳＩチップ間を光接続する光インターコネクトが導入されつつある。パッケージ基板上に電子回路チップと光回路チップを混載する際に、図１に示すブリッジ接続構造が提案されている。光回路チップ（チップ１）をフェイスアップで配置し、チップ１とパッケージ基板の間を、電子回路チップ（チップ２）で橋渡しする。チップ１とチップ２は回路面同士が接続され、チップ２とパッケージ基板はインターポーザを介して接合されている。
【０００４】
このブリッジ接続構造は、チップ１とインターポーザの高さの調整が難しく、高さばらつきにより歩留りが低下する場合がある。また、実装工程が複雑になり、コストが増大する。
【０００５】
一方、図２に示すように、フェイスアップ実装された半導体チップ１２１と高低差のある基板１１０上の電極を、薄く可撓性のある半導体チップ１２２のフェイスダウン接続で接続する構成が知られている（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２１２２５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
高集積化と小型化のためには、できるだけ広い範囲で高密度にバンプを配置し、実装面積を小さくすることが望ましい。しかし、図２の公知技術では高密度のバンプ接合や実装面積の低減は困難である。フェイスダウンされている半導体チップ１２２は回路面側の配線膜等の影響で基板１１０から離れる方向に反りやすく、小さなサイズの多数のバンプで接合することが難しい。また、半導体チップ１２２で段差を吸収するために、接合部の間の距離（図２の矢印で示す距離Ｄ）が一定以上に設定され、実装面積が大きくなる。接合時に大きな力をかければ上記の問題は解消し得るが、薄化された半導体チップ１２２が割れてしまう。
【０００８】
そこで、実施形態では製造が容易で実装密度の高い半導体装置とその製造方法を提供する。
【課題を解決するための手段】
【０００９】
本発明のひとつの態様では、半導体装置は、
基板と、
前記基板上にフェイスアップで搭載された第１の半導体チップと、
前記第１の半導体チップと前記基板に、フェイスダウンで電気的に接続された第２の半導体チップと、
を有し、
前記第２の半導体チップは、チップ基板の厚さ方向に変形させた変形部を有し、少なくとも前記チップ基板の裏面の前記変形部に対応する位置に、前記チップ基板を変形させる金属パターンを有する。
【発明の効果】
【００１０】
上記の構成により、製造が容易で実装密度の高い半導体装置が提供される。
【図面の簡単な説明】
【００１１】
【図１】ブリッジ接続構成の一例を示す。
【図２】公知の実装構造を示す図である。
【図３】実施形態の半導体装置の一例を示す図である。
【図４】図３の半導体装置で用いられる第２の半導体チップの形態を説明する図である。
【図５】第２の半導体チップの製造工程図である。
【図６】第２の半導体チップチップの製造工程図である。
【図７】実施形態の半導体装置の製造工程図である。
【図８】実施形態の半導体装置の製造工程図である。
【図９】実施形態の構成の効果を説明する図である。
【図１０】第２の半導体チップの変形例を示す図である。
【図１１】図１０の第２の半導体チップを用いた半導体装置の構成図である。
【図１２】第２の半導体チップの接合面の平面図である。
【図１３】第２の半導体チップに形成される金属パターンの例を示す図である。
【図１４】第２の半導体チップに形成される金属パターンの方向を説明する図である。
【図１５】チップの切り出し例を示す例である。
【図１６】半導体装置の変形例を示す図である。
【図１７】図１６の半導体装置で用いる第２の半導体チップの変形例を示す図である。
【発明を実施するための形態】
【００１２】
図３は、実施形態の半導体装置１０Ａの概略図である。半導体装置１０Ａは、インターポーザ基板１５上にファイスアップで配置される第１の半導体チップ２０と、第１の半導体チップ２０とインターポーザ基板１５にフェイスダウンで接合される第２の半導体チップ３０を有する。インターポーザ基板１５は、任意でパッケージ基板１１上に搭載されていてもよい。
【００１３】
第１の半導体チップ２０の回路面２０ｆは、インターポーザ基板１５に対して上側にあり、回路面２０ｆに図示しない電極が設けられている。
【００１４】
第２の半導体チップ３０の回路面３０ｆは、インターポーザ基板１５に対して下側にあり、第２の半導体チップ３０の回路面３０ｆと、第１の半導体チップ２０の回路面２０ｆは互いに対向している。
【００１５】
第１の半導体チップ２０は、たとえば、シリコンフォトニクスによる光回路チップであり、シリコン基板２１の厚さは１００〜２００μｍ程度である。第２の半導体チップ３０は、たとえばドライバやトランスインピーダンスアンプ（ＴＩＡ）が形成された電子回路チップであり、基板３１の厚さは１００μｍ以下、好ましくは５０μｍ以下に薄化されている。
【００１６】
第２の半導体チップ３０は、微細なマイクロバンプ３６により、一方の端部で半導体チップ２０に接合され、他方の端部でインターポーザ基板１５に接合されている。この接合方向をＸ方向とする。マイクロバンプ３６の直径は１０μｍ〜５０μｍ、ピッチは２０μｍ〜１００μｍである。微細なマイクロバンプ３６で接合することで、高密度の集積と寄生容量の低減が実現する。
【００１７】
第２の半導体チップ３０は、少なくとも裏面３０ｂ側に（図３の例では裏面３０ｂと回路面側３０ｆの両方に）、半導体チップ３０を厚さ方向に変形させる応力またはひずみを与える金属パターン３３、３４を有する。金属パターン３３、３４は、塑性変形しやすい金属材料、すなわち小さな力で変形し、外力を取り去っても変形を維持する材料で形成されている。このような金属材料として、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｉなどの材料を用いることができる。たとえば面心立方格子の金属は、その最も密な（１１１）面がすべり面となり、（１１１）面と等価のすべり面を多数有するので、塑性変形しやすい。
【００１８】
金属パターン３３，３４は、後述するようにウェーハ上の各チップ領域の所定箇所に形成される。回路面３０ｆ側の金属パターン３４は、たとえばグローバル配線や再配線層の形成と同時に形成され得る。配線形成からその後の熱プロセスによる金属の再結晶化や塑性変形によって、薄いチップ３０を金属パターン３３，３４が形成されている箇所で自然変形させる。チップ化後のリフロー等の熱処理時、特に接合プロセス中に、塑性変形でチップの変形形状を矯正してもよい。
【００１９】
金属パターン３３、３４によって、半導体チップ３０は基板３１の厚さ方向に湾曲または変形した形状に調整され、第１の半導体チップ２０の回路面２０ｆとインターポーザ基板１５の基板面との間の段差を吸収する。裏面３０ｂに形成される金属パターン３３は、その形成位置によって、金属パターン３４による湾曲を抑制、または補強する役割も有する。図３の例では、金属パターン３３は、金属パターン３４による湾曲を抑制して、逆方向の湾曲を与え、インターポーザ基板１５との間の接合部の平坦性を担保している。
【００２０】
半導体チップ３０の湾曲形状により、半導体チップ２０との接合部と、インターポーザ基板１５との接合部の間の距離を縮めることができる。また、広い面積にわたってマイクロバンプ３６による高密度の接合を行うことができる。
【００２１】
インターポーザ基板１５をパッケージ基板１１に搭載する場合は、たとえば１５０μｍピッチのバンプ１２で接続する。マイクロバンプ３６と比較して大きなバンプで接続することで、インターポーザ基板１５とパッケージ基板１１の材料の熱膨張係数の違いを吸収する。
【００２２】
図４は、半導体チップ３０の湾曲形状を説明する図である。ここでは、図３の半導体チップ２０のシリコン基板２１の厚さを１００μｍ、金属パターン３３、３４を銅（Ｃｕ）で形成した場合の形状である。
【００２３】
半導体チップ３０の基板３１はシリコン基板であり、その厚さｔは５０μｍに薄化されて変形部Ｗを有する。基板３１の裏面３０ｂに形成されたＣｕの金属パターン３３と、回路面３０ｆに形成された金属パターン３４の厚さは、ともに５μｍである。基板３１の接合部間の方向（Ｘ方向）に沿った変形部の長さＬａは６ｍｍ、厚さ方向（Ｚ方向）の変形量Ｌｂは１５０μｍである。
【００２４】
変形部Ｗでは、基板３１は側面（Ｙ方向）からみて、Ｓ字または逆Ｓ字状に湾曲している。この湾曲形状により、半導体チップ３０は、異なる高さ位置にある第１の半導体チップ２０とインターポーザ基板１５に直接接合される。Ｚ方向の変形量Ｌｂにより、段差すなわち半導体チップ２０の厚みを十分に吸収することができる。またＸ方向の長さが小さいので、実装面積を低減することができる。
【００２５】
なお、変形部ＷのＸ方向の長さＬａとＺ方向の変形量Ｌｂは、金属パターン３３、３４の材料、サイズ、形状、第１の半導体チップ２０の厚さ、第２の半導体チップ３０のサイズ等によって異なり、適宜設計により決定される。
【００２６】
このような湾曲形状を得るために、基板３１の裏面３０ｂに形成される金属パターン３３と、回路面３０ｆに形成される金属パターン３４は、ウェーハ側面から見たときに両面側で互い違いの位置に形成されているのが望ましい。
【００２７】
図５〜図７は、半導体装置１０Ａの製造工程図である。このうち、図５と図６は、第２の半導体チップ３０の作製工程を示す。図５（Ａ）で、基板３１上に半導体回路及び多層配線層３２（以下、「配線層３２」と略称する）を形成する。基板３１は、この段階では厚さ６００〜８００μｍのシリコンウェーハである。ウェーハ上の各チップ領域には同じパターンが繰り返し形成されるので、一つのチップ領域に着目して説明する。配線層３２にはＭＯＳトランジスタと接続されるキャパシタ、抵抗、ビアプラグ、金属配線等が含まれている。配線層３２の積層方向の最上層に電極３５及び金属パターン３４を形成する。電極３５と金属パターン３４は同じ材料で同じ工程で形成することができる。たとえば無電解メッキ法により、銅（Ｃｕ）で電極３５と金属パターン３４を同時に形成してもよい。電極３５上にたとえば錫-銀（Ｓｎ-Ａｇ）のはんだペーストを印刷し、リフローによりマイクロバンプ３６を形成する。
【００２８】
図５（Ｂ）で、配線層３２及びマイクロバンプ３６が形成された面を仮接着剤４でサポート基板３に貼り付け、基板３１を裏面から研磨して５０μｍの厚さに薄化する。研磨方法は、バックグラインド、ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）など任意の手法を用いることができる。
【００２９】
図６（Ａ）で、薄化した基板３１の裏面に絶縁膜３７を形成し、絶縁膜３７上に金属パターン３３を形成する。絶縁膜３７を配置することで、金属パターン３３からの金属の拡散を防止する。絶縁膜３７の材料は任意である。ＳｉＯ２、ＳｉＮ等の無機絶縁膜をＣＶＤ法により形成してもよいし、有機絶縁膜を塗布してもよい。絶縁膜３７の厚さは任意であるが、基板３１の湾曲しやすさと金属拡散防止機能を担保する観点から、無機絶縁膜の厚さは６０〜１５０ｎｍ、一例として１００ｎｍとする。有機絶縁膜を塗布する場合は５μｍ程度か、それ以上であってもよい。金属パターン３３は、蒸着またはスパッタリングにより基板３１の裏面３０ｂに金属膜を形成した後に、エッチングまたはリフトオフにより形成する。あるいはメッキ法により形成してもよい。
【００３０】
図６（Ｂ）で、サポート基板３を剥離し、ダイシングにより各チップに切断することで半導体チップ３０が得られる。図６（Ｂ）は切断前の状態を示しているが、金属パターン３３及び３４の存在により、金属の再結晶化による収縮や薄化した基板と熱膨張係数（ＣＴＥ：Coefficient of Thermal Expansion）の違いによって、個々の半導体チップ３０に反りが発生し、変形部Ｗが形成される。サポート基板３による仮固定から外すことで、応力が開放されて反りが発生するが、ダイシング中は図示しないテープやステージに吸着されることで、反りが抑えられる。
【００３１】
切断後の変形部Ｗの形状は、たとえば図４に示す形状となる。半導体チップ３０の一方の端部のマイクロバンプ３６を第１の半導体チップ２０と接合される接合部３８とする。他方の端部のマイクロバンプ３６をインターポーザ基板１５と接合される接合部３９とする。
【００３２】
図７で、半導体チップ３０を実装する。図７では、図示の便宜上、基板３１上の配線層３２や絶縁膜３７は省略されている。図７（Ａ）で、ボンダ５を用いて、半導体チップ３０の一方の端部を、接合部３８で第１の半導体チップ２０の回路面２０ｆに接合する。この接合時に、半導体チップ３０はすでに厚さ方向に変形した変形部Ｗを有している。第１の半導体チップ２０は光素子（発光素子、受光素子、センサ等）２５を有しており、光素子２５を覆わないように半導体チップ３０を接合する。接合条件はマイクロバンプ３６の材料によって異なるが、たとえば２６０℃で２０秒の熱処理とする。接合時の荷重は０．１ｇ重／バンプ以下の低荷重とする。
【００３３】
図７（Ｂ）で、半導体チップ３０の他方の端部を、接合部３９でインターポーザ基板１５上の図示しない電極に接続する。インターポーザ基板１５の表面の電極の一部は、貫通ビア１６と電気的に接続されている。接合条件は、図７（Ａ）と同様に、２６０℃で２０秒、０．１ｇ重／バンプ以下の荷重である。任意で、第１の半導体チップ２０の裏面を接着剤２６でインターポーザ基板１５に固定してもよい。これにより、半導体チップ３０の一方の端部が半導体チップ２０に接合され、他方の端部がインターポーザ基板１５に接合された積層体が得られる。
【００３４】
図７（Ｃ）で、図７（Ｂ）で得られた積層体をパッケージ基板１１に接続する。パッケージ基板１１にはバンプ１２が形成されている。バンプ１２は、マイクロバンプ３６よりも大きく、例えば直径７５〜１２５μｍ、ピッチは１５０〜２５０μｍである。図示しないボンダで積層体をパッケージ基板１１に搭載し、リフロー炉を用いて接合する。たとえば、連続リフロー炉により２６０℃、１分のリフローを行う。これにより、半導体装置１０Ａが得られる。任意で、半導体装置１０Ａの全体を樹脂封止して半導体パッケージとしてもよい。この例を図８に示す。
【００３５】
図８は、パッケージ化された半導体装置１０Ｂを示す。図８のように樹脂封止する場合は、図７（Ｂ）の段階で第１の半導体チップ２０をインターポーザ基板１５に接着固定しなくてもよい。チップ間をアンダーフィルで埋め、全体をモールド樹脂７で封止する。モールド成型の際に、光素子２５が形成されている領域に窓９が形成される。これにより、簡単な製造工程で実装密度の高い半導体装置１０Ｂが得られる。
【００３６】
図９は、実施形態の構成の効果を従来構成と比較して示す図である。図９（Ａ）の実施形態の構成では、金属パターン３３、３４の存在により、基板３１があらかじめ所定の形状に湾曲している。ボンダ５による接合時にかかる力は、変形部Ｗの全体に分散され、クラックの発生を防止することができる。
【００３７】
これに対し、図９（Ｂ）の従来構成では、平坦で薄い第２チップの基板が接合時の押圧力を受け、屈曲される箇所に力が集中し、クラックが発生する。接合部と接合部の間の距離Ｄを長くして平行度を高めることでクラックを防止できるが、実装面積が増大する。
【００３８】
図９（Ａ）の実施形態の構成により、高密度の実装が実現し、よりサイズダウンされた半導体装置が得られる。またクラックの発生が防止され、製造歩留りや製品の信頼性が向上する。
＜変形例１＞
図１０は、半導体チップ３０の変形例として、半導体チップ４０を示す。半導体チップ４０は、裏面４０ｂに形成される金属パターン４３と、回路面４０ｆに形成される金属パターン４４は、異なる材料及び／または厚さを有する。また、裏面４０ｂに樹脂膜４２を形成して基板４１の反りを調整する。
【００３９】
この例では、金属パターン４３は厚さ５μｍのＣｕ膜、回路面４０ｆ側の金属パターン４４は、厚さ１μｍのＡｌ膜である。金属パターン４４は、半導体チップ４０の再配線層のＡｌ配線３２１と同時に形成されており、工程が簡略化される。
【００４０】
半導体チップ４０のマイクロバンプ３６は、たとえば、配線層３２の積層方向の最上層に形成されたＡｌ配線３２１と電気的に接続されるＣｕ電極３５上に配置されている。Ｃｕ電極３５とはんだバンプ３６のトータルの高さは、２０〜３０μｍである。
【００４１】
金属パターン４３は、基板４１が裏面から研磨され薄化された後に、たとえばＣｕめっきにより形成されている。ＡｌもＣｕも塑性変形が容易であり、再結晶化と基板４１との熱膨張係数の差によりチップを変形させる。
【００４２】
回路面４０ｆ側で金属パターン４４以外の配線層３２によっても半導体チップ４０が反り、接合部３８及び３９とその近傍が穏やかに金属パターン４４と同じように反るので、樹脂膜４２を配置して反りの形状を調整する。樹脂膜４２として、ポリイミド（ＰＩ）、ポリベンザオキサゾール（ＰＢＯ）などの熱硬化性樹脂を用いる。樹脂膜４２の厚さは、たとえば５μｍである。樹脂膜４２は、薄化したウェーハの裏面に金属パターン４３を形成（図６（Ａ）に対応する工程）した後に、ウェーハの裏面全体にＰＩ、ＰＢＯ等を塗布して熱硬化することで形成される。
【００４３】
裏面４０ｂに形成した金属パターン４３の反りが大きくなりすぎる場合は、Ｃｕ膜の厚さを薄くしたり、パターン形状を変えて堆積を小さくすることで対処できる。
【００４４】
その後ダイシングで個々のチップに切断する。ダイシング中はテープやステージに吸着されることで反りは抑えられているが、切断された個々のチップには、所定の変形が生じている。樹脂膜４２により反りの形状が調整され、所定の湾曲形状を得ることができる。
【００４５】
ダイシング後のチップは、図４と同様の湾曲形態を有する。すなわち、基板４１の両側の接合部３８と３９の間に沿った方向（Ｘ方向）の変形部の長さＬａは６ｍｍ、厚さ方向（Ｚ方向）の変形量Ｌｂは１５０μｍである。変形が生じている領域では、基板４１は側面（Ｙ方向）からみてＳ字（または逆Ｓ字）状に湾曲している。Ｚ方向の変形量Ｌｂにより、第１の半導体チップ２０の厚さを十分に吸収することができる。またＸ方向の長さＬａが小さいので、実装面積を低減することができる。この湾曲形状により、広い範囲で微細なマイクロバンプ３６による接合が行われる。
【００４６】
図１１は、図１０の半導体チップ４０を用いた半導体装置１０Ｃの概略図である。図３の半導体装置１０Ａと同じ構成要素には同じ符号を付けて重複する説明を省略する。半導体装置１０Ｃは、インターポーザ基板１５上にファイスアップで配置される第１の半導体チップ２０と、第１の半導体チップ２０とインターポーザ基板１５にフェイスダウンで接合される第２の半導体チップ４０を有する。インターポーザ基板１５は、任意でパッケージ基板１１上に搭載されていてもよい。
【００４７】
第１の半導体チップ２０は、たとえば、シリコンフォトニクスによる光回路チップであり、シリコン基板２１の厚さは１００〜２００μｍ程度である。第２の半導体チップ４０は、たとえばドライバやトランスインピーダンスアンプ（ＴＩＡ）が形成された電子回路チップであり、基板４１の厚さは５０μｍ以下に薄化されている。
【００４８】
第２の半導体チップ４０は、裏面４０ｂと回路面４０ｆに、材料及び／または厚さの異なる金属パターン４３、４４をそれぞれ有する。金属パターン４３、４４の材料は塑性変形しやすい材料、たとえば、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｉなどの材料から選択されている。一例として、回路面４０ｆ側の金属パターン４４は、再配線層の形成と同時に再配線層と同じ材料で形成され、裏面４０ｂ側の金属パターン４３の膜厚よりも小さい。
【００４９】
基板４１の裏面４０ｂには、金属パターン４３とともに樹脂膜４２が形成されている。樹脂膜４２は、配線層３２の影響や、金属パターン４３と金属パターン４４の厚さ及び／または材料の相違を吸収して湾曲形状を調整する。これにより、第１の半導体チップ２０の回路面２０ｆとインターポーザ基板１５の基板面との間の段差を吸収する湾曲が得られる。
【００５０】
半導体チップ４０の湾曲形状により、半導体チップ２０との接合部と、インターポーザ基板１５との接合部との間の距離を縮めることができる。また、広い面積にわたってマイクロバンプ３６による高密度の接合を行うことができる。
＜金属パターンの形状と配置方向＞
図１２及び図１３は、金属パターンの形状の例を示す。図１２は、第２の半導体チップ３０の裏面３０ｂから見た上面図である。金属パターン３３は、接合部３８と接合部３９の配置方向（Ｘ方向）と直交する方向（Ｙ方向）に延びる帯状のパターンである。変形例である半導体チップ４０も同様の配置で金属パターン４３を有する。
【００５１】
この金属パターン３３（または４３）は、Ｘ方向の両端側に向かう方向に反りを与える応力を有するとともに、Ｙ方向の両端側に向かう応力も有する。しかし、チップ３０（または４０）のＸ方向のサイズがＹ方向のサイズよりも大きい。また回路面３０ｆ（または４０ｆ）側に、Ｘ方向で金属パターン３３（または４３）と互い違いの位置に金属パターン３４（または４４）が形成されており、Ｘ方向に反りを発生させることができる。
【００５２】
図１３は、金属パターンの他の例を示す。図１３（Ａ）の金属パターン５４は、Ｙ方向に分割された複数のセグメント５４１を有する。各セグメント５４１は長方形であり、その長軸はＸ方向に沿っている。この構成で、Ｘ方向の端部で反らせやすくなる。図１３（Ｂ）の金属パターン５５は、図１３（Ａ）のパターンよりも分割数を多くして、ラダー形状を有する。個々のセグメント５５１は、Ｘ方向に延びるストリップであり、Ｘ方向の端部で反りを発生させやすい。
【００５３】
これに対して、図１３（Ｃ）のパターンは、Ｙ方向の端部で反りが発生するので、実施形態の半導体チップ３０（または４０）に用いる金属パターンとしては適していない。接合部３８，３９の配置位置や配置方向によって、段差を吸収する反りが基板３１（または４１）に生じるように、金属パターン３３（または４３）及び３４（または４４）の形状や配置を決定することができる。
【００５４】
図１４は、金属パターンとウェーハの結晶方位の関係を説明する図である。シリコンウェハは＜１００＞方向に反りやすいので、半導体チップ３０（または４０）の反りの方向を結晶軸に揃えることが望ましい。ここで＜１００＞は（１００）面の法線方向と等価な３方向［１００］、［０１０］、［００１］をまとめて表記している。
【００５５】
図１５は、チップの切り出し例を示す図である。図１５（Ａ）の一般的な３００ｍｍウェハは、ノッチＮの接線と水平及び垂直な方向に［１００］と［０１０］方向がくるように切り出され、この方向に劈開する。チップ領域Ｃを図１５（Ａ）のように区画して、各チップ領域にたとえば再配線層の形成と同時に金属パターン３４または４４を形成する。
【００５６】
図１５（Ｂ）の一般的な１５０ｍｍまたは２００ｍｍウェハは、オリエンテーションフラット（ＯＦ）から４５°の方向に［１００］と［０１０］方向がくるように切り出されるのが一般的である。この場合は図１５（Ｂ）のようにチップ領域Ｃを区画する。図１５（Ａ）と図１５（Ｂ）のいずれも反りの方向は＜１００＞となる。
＜変形例２＞
図１６は、第２の半導体チップの別の変形例を用いた半導体装置１０Ｄを示す。半導体装置１０Ｄで用いられる第２の半導体チップ６０Ａは、裏面６０ｂ側にだけ金属パターン６３が形成されている。半導体チップ６０Ａの回路面６０ｆには、多数の金属配線が複数層にわたって形成された配線層６２が形成されている。配線設計によっては、回路面６０ｆの湾曲させたい位置に金属パターンを形成するのが困難な場合がある。そのような場合でも、薄化されたウェーハの裏面６０ｂ側の所定の位置に金属パターン６３を形成しておくことで、段差吸収のための湾曲形状を得ることができる。
【００５７】
あらかじめ湾曲した半導体チップ６０Ａを用いることで応力を分散させ、接合部間の距離を短くすることができる。湾曲形状は、接合時の熱処理で矯正可能である。広範囲にわたって微細なマイクロバンプ３６を配置した接合部３８、３９で、第２の半導体チップ６０Ａを第１の半導体チップ２０とインターポーザ基板１５に接合することができる。
【００５８】
図１７は、第２の半導体チップのさらに別の変形例を示す。図１７では、回路面６０ｆ側の配線層６２は省略されている。図１７（Ａ）の半導体チップ６０Ｂは、ウェーハの裏面６０ｂに形成される金属パターンの厚さが部分的に異なる。チップ基板に湾曲を与えたい箇所の金属パターン６３ａの厚さを、その他の領域の金属パターン６３ｂよりも厚くする。この構成によっても所望の湾曲をえることができる。
【００５９】
図１７（Ｂ）は、ウェーハの裏面に形成される膜の種類または材質を変える。チップ基板の湾曲を与えたい箇所には、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｉ等の塑性変形の大きい材料の金属パターン６３を配置し、その他の領域には異なる材料の膜６５を配置する。膜６５は、たとえばすべり系の少ないＭｇ、Ｔｉ、Ｃｏ等の六方細密格子を有する金属や樹脂であってもよい。このような構成とすることで、チップ基板を所望の位置で湾曲させることができる。
【００６０】
以上、実施形態に基づいて説明してきたが、発明は上述した例に限定されない。たとえば、実施形態ではウェーハをパターンと基板との熱膨張係数の差によって各チップに所定量の湾曲を与えていたが、第２の半導体チップを接合する際に、第１の半導体チップ２０とインターポーザ基板１５の段差に合わせて第２の半導体チップに不足分の湾曲を塑性変形によって与えてもよい。この場合も、接合時に加えられる応力は従来構成に比べて小さく、また第２の半導体チップにあらかじめ与えられている湾曲形状により応力を分散できるので、クラックは防止される。
【００６１】
また、実施形態では、第２の半導体チップの一端側を第１の半導体チップ２０に接合してから、他端側をインターポーザ基板１５に接合したが、これに限定されない。あらかじめ第１の半導体チップ２０をインターポーザ基板１５に接着固定した後に、第２の半導体チップ２０を、両者に同時に接合してもよい。第２の半導体チップ２０に段差を吸収する湾曲が与えられているので、接合時のクラック発生を抑制して、実装面積を低減することができる。
【００６２】
第２の半導体チップのシリコン基板の厚さは５０μｍに限定されず、１０μｍ以上１００μｍ以下の厚さであってもよい。厚さが１００μｍを超えると可撓性を持たせることが困難になる。厚さが１０μｍより小さくなると、十分な強度を得ることができない。第１の半導体チップとインターポーザ基板との段差を十分に吸収でき、電子回路チップとして機能できる厚さとして、１０μｍ〜１００μｍの範囲が望ましく、より好ましくは１０μｍ〜５０μｍである。
【００６３】
実施形態の構成は、インターポーザを用いる２．５次元実装だけでなく、パッケージ基板に複数のチップを集積するマルチチップパッケージ（ＭＣＰ）にも適用できる。この場合、第２の半導体チップの一方の端部をパッケージ基板に搭載される第１の半導体チップに接合し、他方の端部をパッケージ基板上の電極に接合してもよい。第２の半導体チップとパッケージ基板との間の接合手段としてマイクロバンプを用いてもよい。
【００６４】
以上の説明に対し、以下の付記を提示する。
（付記１）
基板と、
前記基板上にフェイスアップで搭載された第１の半導体チップと、
前記第１の半導体チップと前記基板に、フェイスダウンで電気的に接続された第２の半導体チップと、
を有し、
前記第２の半導体チップは、チップ基板の厚さ方向に変形した変形部を有し、少なくとも前記チップ基板の裏面の前記変形部に対応する位置に、前記チップ基板を変形させる金属パターンを有する、
ことを特徴とする半導体装置。
（付記２）
前記第２の半導体チップは、一方の端部で前記第１の半導体チップの回路面と接合される第１接合部と、他方の端部で前記基板上の電極に接合される第２接合部とを有し、
前記金属パターンは、前記第１接合部と前記第２接合部の間に配置されて、前記第１接合部又は前記第２接合部に向かう第１の方向に応力を与えることを特徴とする付記１に記載の半導体装置。
（付記３）
前記金属パターンは、前記チップ基板の面内で前記第１の方向と直交する第２の方向に沿って分割された複数のセグメントを有し、各セグメントの長軸が前記第１の方向に延びていることを特徴とする付記２に記載の半導体装置。
（付記４）
前記変形部の裏面に形成される第１の金属パターンと、前記変形部の回路面に形成される第２の金属パターンを有し、
前記第１の金属パターンと前記第２の金属パターンは、前記第１の方向に互い違いに配置されていることを特徴とする付記２に記載の半導体装置。
（付記５）
前記第２の金属パターンは、前記第２の半導体チップのクローバル配線または再配線と同じ層に形成されていることを特徴とする付記４に記載の半導体装置。
（付記６）
前記第１接合部と前記第２接合部はマイクロバンプを有することを特徴とする付記２〜５のいずれかに記載の半導体装置。
（付記７）
前記金属パターンは、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｉの中から選択される金属材料で形成されていることを特徴とする付記１〜６のいずれかに記載の半導体装置。
（付記８）
前記チップ基板の裏面に、前記チップ基板の変形を調整する樹脂膜を有することを特徴とする付記１〜７のいずれかに記載の半導体装置。
（付記９）
前記樹脂膜は、熱可塑性の樹脂材料で形成されていることを特徴とする付記８に記載の半導体装置。
（付記１０）
前記第２の半導体チップの前記チップ基板の厚さは、１０μｍ〜１００μｍであることを特徴とする付記１〜９のいずれかに記載の半導体装置。
（付記１１）
前記第１の半導体チップは光素子を有する光回路チップであり、
前記第２の半導体チップは、前記光回路チップを駆動する電子回路チップであることを特徴とする付記１〜１０のいずれかに記載の半導体装置。
（付記１２）
半導体ウェーハの回路面に配線層を形成した後に前記半導体ウェーハの裏面を薄化し、
前記薄化した裏面の所定位置に金属パターンを形成し、
前記半導体ウェーハを各チップに切断して各前記チップを前記金属パターンが形成された部分で厚さ方向に変形させ、
前記変形されたチップの回路面側の一端を基板上の電極に接合し、他端を前記基板上に搭載される別のチップの回路面に接合する、
ことを特徴とする半導体装置の製造方法。
【符号の説明】
【００６５】
７  モールド樹脂
９  窓
１０Ａ〜１０Ｄ  半導体装置
１１  パッケージ基板
１２  バンプ
１５  インターポーザ基板
２０  第１の半導体チップ
２５  光素子
３０、４０、６０Ａ〜６０Ｃ  第２の半導体チップ
３０ｂ、４０ｂ  裏面
３０ｆ、４０ｆ  回路面
３１、４１、６１  基板
３２、６２  配線層
３３、４３、６３  金属パターン（裏面側）
３４、４４  金属パターン（回路面側）
３５  電極
３６  マイクロバンプ
３８、３９  ＢＧＡ（接合部）
４２  樹脂膜
３２１  Ａｌ配線（再配線）
【図１】
2017163043.tif 000003
【図２】
2017163043.tif 000004
【図３】
2017163043.tif 000005
【図４】
2017163043.tif 000006
【図５】
2017163043.tif 000007
【図６】
2017163043.tif 000008
【図７】
2017163043.tif 000009
【図８】
2017163043.tif 000010
【図９】
2017163043.tif 000011
【図１０】
2017163043.tif 000012
【図１１】
2017163043.tif 000013
【図１２】
2017163043.tif 000014
【図１３】
2017163043.tif 000015
【図１４】
2017163043.tif 000016
【図１５】
2017163043.tif 000017
【図１６】
2017163043.tif 000018
【図１７】
2017163043.tif 000019