(57)【要約】【課題】分岐された各クロック間における品質の相違を抑制する技術を提供する。【解決手段】分岐部２１、スイッチＬＳＩ２４、論理回路部２７が同一基板上に設けられ、同期モジュール３０は、コネクタ２８，３３を介して基板に装着されている。同期モジュール３０にて生成され、コネクタ２８，３３を介して供給される同期クロックＣＫを、分岐部２１が複数のクロックＣＫ１，ＣＫ２に分岐し、これらクロックＣＫ１，ＣＫ２を、スイッチＬＳＩ２４および論理回路部２７のそれぞれに個別に供給する。つまり、クロックの分岐を、同期モジュール３０側ではなく、コネクタ２８，３３を通過した基板側で行なうようにされている。【選択図】図３
2017163205.tif 000002
【特許請求の範囲】
【請求項１】
クロックに従って処理を実行する複数の電子回路デバイスと、
外部より入力される基準信号に同期した同期クロックを生成する同期モジュールと、
前記同期モジュールにて生成された同期クロックを分岐し、前記クロックとして前記複数の電子回路デバイスのそれぞれに個別に供給する分岐部と、
を備え、
前記複数の電子回路デバイスおよび前記分岐部は、同一基板上に形成され、
前記同期モジュールは、コネクタを介して前記基板に装着されている、
通信装置。
【請求項２】
請求項１に記載の通信装置において、
前記複数の電子回路デバイスは、
イーサネット（登録商標）フレームを中継するスイッチ機能を有するスイッチデバイスと、
前記分岐部にて分岐されたクロックを監視する監視デバイスと、
を含む、通信装置。
【請求項３】
請求項１または請求項２に記載の通信装置において、
前記分岐部は、前記複数の電子回路デバイスまで前記クロックを供給する各配線の配線長が等しくなる位置に配置されている、通信装置。
【請求項４】
請求項１ないし請求項３のいずれか１項に記載の通信装置において、
前記基準信号として、標準時の情報を含む放送波から抽出される信号を用いる、通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、クロックの供給源がコネクタを介してメイン基板に接続される通信装置に関する。
【背景技術】
【０００２】
特許文献１には、複数の電子回路デバイスを搭載したメイン基板と、クロックを生成するＰＬＬ回路を搭載したオプション基板とを有し、メイン基板とオプション基板とがコネクタによって接続された電子機器が記載されている。また、この電子機器では、オプション基板にて、各電子回路デバイスに応じたクロックを生成し、生成された各クロックを、コネクタを介して各電子回路デバイスに供給している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１４５５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の装置では、オプション基板で生成，分岐された各クロックは、オプション基板上およびコネクタにおいて別々の経路をたどって各電子回路デバイスに供給される。このため、各電子回路デバイスに到達するクロックは、それぞれが異なったジッタを有したものとなる。その結果、例えば、電子回路デバイスの一つが、クロックの位相や周期を利用した処理を実行する処理デバイスであり、他の一つが、クロックを監視する監視デバイスであった場合、監視デバイスは、処理デバイスに入力されるクロックを正確に計測することができないという問題があった。
【０００５】
本開示の一局面は、こうした問題に鑑みてなされたものであり、分岐された各クロック間における品質の相違を抑制する技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一態様は、通信装置であって、複数の電子回路デバイスと、同期モジュールと、分岐部とを備える。電子回路デバイスは、クロックに従って処理を実行する。同期モジュールは、外部より入力される基準信号に同期した同期クロックを生成する。分岐部は、同期モジュールにて生成された同期クロックを分岐し、前記クロックとして複数の電子回路デバイスのそれぞれに個別に供給する。但し、複数の電子回路デバイスおよび分岐部は、同一基板上に形成され、同期モジュールは、コネクタを介して基板に装着されている。
【発明の効果】
【０００７】
このような構成によれば、同期モジュールにて生成された同期クロックは、ジッタを発生させる大きな原因の一つであるコネクタを通過後、基板上の分岐部にて、複数のクロックに分岐される。従って、各電子回路デバイスに個別に供給されるクロック間での品質の相違を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】通信装置の斜視図である。
【図２】通信装置内部における部品の配置を示す平面図である。
【図３】通信装置におけるクロックの供給に関わる構成を示すブロック図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら、発明を実施するための形態を説明する。
［１．全体構成］
本実施形態の通信装置１は、ＯＳＩ（Open Systems Interconnection）に基づくレイヤ２の中継処理を行う、いわゆるレイヤ２スイッチとして機能するボックス型のスイッチ装置である。なお、ここではボックス型の場合を例にして説明するが、これに限るものではなく、シャーシ型のスイッチ装置であってもよい。また、レイヤ２スイッチとして機能するものに限らず、レイヤ３スイッチとして機能するものであってもよい。
【００１０】
図１および図２に示すように、通信装置１は、直方体形状に形成された筐体１０を備える。筐体１０には、メインボード２０、同期モジュール３０、二つの電源モジュール４０，４０が収容されている。
【００１１】
筐体１０の正面には、フロントパネル１２が設けられ、そのフロントパネル１２には、ローカルエリアネットワーク（即ちＬＡＮ）を構成するケーブルＣＥのコネクタを装着可能な多数の外部ポート１２ａと、マネージメント用ネットワークを構成するケーブルＣＭのコネクタを装着可能なマネージメント用ポート１２ｂと、メモリカードＭＣを装着可能なカード用スロット１２ｃと、同期モジュール３０を装着可能な同期用スロット１２ｄとが設けられている。なお、外部ポート１２ａおよびマネージメント用ポート１２ｂは、ＬＡＮ規格の一つであるイーサネット（登録商標）に従った通信を行なうためのインタフェースを提供する。
【００１２】
筐体１０の背面には、電源モジュール４０，４０を装着するための二つの電源用スロット１４，１４が設けられている。電源モジュール４０は、商用電源を入力とし所定電圧（例えば５Ｖ）の直流電圧に変換して通信装置１の各部に供給する周知のものであり、冗長性を持たせるために同じものが二つ設けられている。
【００１３】
［２．同期モジュール］
同期モジュール３０は、ＩＥＥＥ（Institute of Electrical and Electronic Engineers）１５８８に規定されたネットワークを用いた時刻同期方式を実現するためのモジュールであり、フロントパネル１２の同期用スロット１２ｄに装着して使用される。４ｋストリーミング等、データを分割し送信・伝送するアプリケーションでは、ギガビットイーサネットなどの高速な伝送路を介しデータ伝送され受信側のアプリケーションでデータを復元する。しかし伝送経路の違いにより、例え高速なギガビットイーサネットを用いた場合においても、伝送路毎の遅延ならびに伝送経路上の装置による遅延により、アプリケーション側でデータを復元できないことがある。同期モジュール３０は、この復元の際に必要となる正確な時刻情報を得るために用いられる。この同期モジュール３０が実現する機能を、以下では時刻同期機能という。
【００１４】
同期モジュール３０は、図２および図３に示すように、入出力部３１、同期処理部３２、コネクタ３３を備える。
入出力部３１は、同期用スロット１２ｄに装着されたときに、フロントパネル１２の外部に露出する前面部３０ａに、ＢＮＣコネクタからなる二つの入出力ポート３１ａ，３１ｂと、ＲＪ４５コネクタからなる二つの入出力ポート３１ｃ，３１ｄを備える。これら各入出力ポート３１ａ〜３１ｄは、当該通信装置１と同様の機能を有する複数の通信装置によって構成されたネットワークにおいて、タイミング同期および時刻同期を実現するために必要な各種信号が入出力される。なお、タイミング同期は、各通信装置１間において動作の基準となるクロック信号の周波数や位相を合わせるためのものであり、時刻同期は、そのクロック信号のタイミングで表現される時刻を合わせるためのものである。これらの信号には、例えば、標準時を表す情報が含まれた放送波から抽出されるタイミング信号や時刻情報を用いることができる。より具体的には、このような放送波として、衛星測位システム（例えば、ＧＰＳ）の航法衛星からの送信波や日本標準時を表す標準電波、携帯電話の基地局からの送信波等が考えられる。なお、ＧＰＳは、Global Positioning Systemの略である。
【００１５】
同期処理部３２は、デジタルＰＬＬ回路等によって構成され、入出力ポート３１ａ〜３１ｄから入力される信号や情報に基づいて、タイミング同期を行なったクロックである同期クロックＣＫを生成し、コネクタ３３を介してメインボード２０に出力するように構成されている。
【００１６】
コネクタ３３は、メインボード２０に設けられた後述する同期モジュール用コネクタ２８に着脱され、同期クロックＣＫを出力するピンを少なくとも有する。
［３．メインボード］
メインボード２０は、図１〜図３に示すように、両面にプリント配線が形成された矩形状の基板２０ａを備える。基板２０ａの一方の面である部品面には、２個のインタフェースモジュール（以下、ＩＦモジュール）４１，４１、マネージメント用ＩＦモジュール４２、メモリ用ＩＦモジュール４３、分岐部２１、スイッチＬＳＩ２４、ＣＰＵボード２５、保守管理ＬＳＩ２６、論理回路部２７、同期モジュール用コネクタ２８、電源モジュール用コネクタ２９，２９等が配置されている。なお、ＩＦモジュール４１、マネージメント用ＩＦモジュール４２、メモリ用ＩＦモジュール４３、分岐部２１、スイッチＬＳＩ２４、ＣＰＵボード２５、保守管理ＬＳＩ２６、論理回路部２７が電子回路デバイスに相当する。
【００１７】
ＩＦモジュール４１，４１は、いずれもＩＥＥＥ８０２．３規格に準拠した１Ｇｂｐｓまたは１０Ｇｂｐｓのイーサネットインタフェースを１２ポート分ずつ提供するトランシーバである。このインタフェースは、フロントパネル１２に形成された外部ポート１２ａを介して提供される。また、搭載される各モジュール４１〜４３の数は、本実施形態にて示している数に限定されるものではなく、任意の数を採用することができる。
【００１８】
マネージメント用ＩＦモジュール４２は、ＩＥＥＥ８０２．３規格に準拠した１０Ｍｂｐｓ，１００Ｍｂｐｓ，１Ｇｂｐｓのうちいずれかのイーサネットインタフェースを２ポート分提供するトランシーバである。このインタフェースは、フロントパネル１２に形成されたマネージメント用ポート１２ｂを介して提供される。
【００１９】
メモリ用ＩＦモジュール４３は、カード用スロット１２ｃに装着されるメモリカードＭＣに対するリード／ライトを制御する装置である。
電源モジュール用コネクタ２９，２９は、基板２０ａ上に設けられ、電源用スロット１４に装着された電源モジュール４０，４０と基板２０ａとを電気的に接続するコネクタである。
【００２０】
同期モジュール用コネクタ２８は、基板２０ａ上に設けられ、同期用スロット１２ｄに装着された同期モジュール３０と基板２０ａとを電気的に接続するコネクタである。具体的には、同期モジュール３０が有するコネクタ３３に着脱され、コネクタ３３に対応して、同期クロックＣＫを入力するピンを少なくとも有する。
【００２１】
分岐部２１は、同期モジュール用コネクタ２８を介して入力される同期クロックを、複数に分岐して出力する。ここでは、二つのクロックＣＫ１，ＣＫ２に分岐し、クロックＣＫ１をスイッチＬＳＩ２４に、クロックＣＫ２を論理回路部２７のクロック監視部２７１に供給する。なお、スイッチＬＳＩ２４およびクロック監視部２７１以外の各部、即ち、他の通信装置との時刻同期を必要としない各部には、メインボード２０上で別途生成される、クロックＣＫ１，ＣＫ２とは同期しないクロックが供給される。
【００２２】
分岐部２１は、スイッチＬＳＩ２４に至るクロックＣＫ１の信号線と、論理回路部２７に至るクロックＣＫ２の信号線とで、両配線長が同一となる位置に配置される。両配線長は必ずしも完全に一致している必要はなく、基板２０ａ上の各デバイスの配置状況に応じて、可能な限り両配線長の差が小さくなるような位置に配置されていればよい。また、分岐部２１とコネクタ２８の間には、クロックの波形を成形するクロック成形部を備えていてもよい。
【００２３】
スイッチＬＳＩ２４は、ＩＦモジュール４１，４１を介して送受信されるイーサネットフレームを中継するスイッチ機能を実現する半導体集積回路である。
ＣＰＵボード２５は、通信装置１を構成する各デバイスの設定や監視等に関する各種制御を実行するＣＰＵ２５１を備え、基板２０ａ上に設けられた図示しないコネクタに接続される。ＣＰＵ２５１は、Ｉ２Ｃ（Inter-Integrated Circuit）等により構成された制御用の通信網を介して通信装置１を構成する各デバイスとの通信を行うことによって上記制御を実現する。
【００２４】
保守管理ＬＳＩ２６は、基板２０ａ上のＣＰＵボード２５で覆われた位置に配置されている。保守管理ＬＳＩ２６は、電源投入時やリセット時の起動シーケンスの制御、ＣＰＵ２５１からの指示に従って、通信装置１各部の監視や異常検出時の制御等を実行する機能を有する半導体集積回路である。
【００２５】
論理回路部２７は、通信装置１の保守管理等に必要な様々な機能を論理回路によって実現する半導体集積回路であり、ＦＰＧＡを用いて構成されている。なお、ＦＰＧＡは、Field Programmable Gate Arrayの略である。論理回路部２７は、分岐部２１から供給されるクロックＣＫ２の状態を監視するクロック監視部２７１を少なくとも備えている。クロック監視部２７１は、クロックＣＫ２の振幅、周波数、ジッタ等を測定し、その測定結果を、ＣＰＵ２５１から読み出し可能に保持する機能を有する。
【００２６】
なお、ＣＰＵ２５１は、論理回路部２７から読み出したクロックＣＫ２に関する測定結果に基づき、例えば、フロントパネル１２に設けられた図示しないＬＥＤ等を用いて、各電子回路デバイスに供給されるクロックの状態を表示する制御等を実行する。
【００２７】
［４．動作］
このように構成された通信装置１では、同期モジュール３０にて生成された同期クロックＣＫは、コネクタ２８，３３を介して基板２０ａ上の分岐部２１に供給され、分岐部２１にて複数のクロックＣＫ１，ＣＫ２に分岐されて、各電子回路デバイス２４，２７に個別に供給される。
【００２８】
［５．効果］
以上詳述して実施形態によれば、以下の効果が得られる。
通信装置１では、同期クロックＣＫを複数のクロックＣＫ１，ＣＫ２に分岐する分岐部２１を、ジッタの主要な発生原因となるコネクタ２８，３３の前段、即ち、同期モジュール３０側ではなく、コネクタ２８，３３の後段、即ち、基板２０ａ側に設けている。しかも、分岐部２１から各電子回路デバイス２４，２７に至る信号線の配線長が同じ長さにされている。このため、各電子回路デバイス２４，２７に供給されるクロックＣＫ１，ＣＫ２間での品質の相違が抑制される。その結果、分岐部２１で分岐されたクロックＣＫ１，ＣＫ２の品質が大きく異なることがないため、クロック監視部２７１は、クロックＣＫ２の状態を計測することで、スイッチＬＳＩ２４等の他の電子回路デバイスに供給されるクロックの状態を精度よく計測することができる。
【００２９】
［６．他の実施形態］
以上、本発明を実施するための形態について説明したが、本発明は上述の実施形態に限定されることなく、種々変形して実施することができる。
【００３０】
（Ａ）上記実施形態における１つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、１つの構成要素が有する１つの機能を、複数の構成要素によって実現したりしてもよい。また、複数の構成要素が有する複数の機能を、１つの構成要素によって実現したり、複数の構成要素によって実現される１つの機能を、１つの構成要素によって実現したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換してもよい。なお、特許請求の範囲に記載した文言のみによって特定される技術思想に含まれるあらゆる態様が本発明の実施形態である。
【００３１】
（Ｂ）上述した通信装置の他、当該通信装置を構成要素とするシステム、クロックの分配方法など、種々の形態で本発明を実現することもできる。
【符号の説明】
【００３２】
１…通信装置、１０…筐体、１２…フロントパネル、１２ａ…外部ポート、１２ｂ…マネージメント用ポート、１２ｃ…カード用スロット、１２ｄ…同期用スロット、１４…電源用スロット、２０…メインボード、２０ａ…基板、２１…分岐部、２４…スイッチＬＳＩ、２４…電子回路デバイス、２５…ＣＰＵボード、２６…保守管理ＬＳＩ、２７…論理回路部、２８…同期モジュール用コネクタ、２９…電源モジュール用コネクタ、３０…同期モジュール、３０ａ…前面部、３１…入出力部、３１ａ〜３１ｄ…入出力ポート、３２…同期処理部、３３…コネクタ、４０…電源モジュール、４１…ＩＦモジュール、４２…マネージメント用ＩＦモジュール、４３…メモリ用ＩＦモジュール、２５１…ＣＰＵ、２７１…クロック監視部。
【図１】
2017163205.tif 000003
【図２】
2017163205.tif 000004
【図３】
2017163205.tif 000005