(57)【要約】【課題】ボンディングワイヤにて生じるインピーダンス不整合を回避し、低損失の高周波パッケージを得ること。【解決手段】高周波回路素子１を搭載する素子搭載部２と、高周波回路素子１にボンディングワイヤ５を介して接続される複数のリード端子３と、複数のリード端子３の端部３Ｔを露呈させて、高周波回路素子１およびリード端子３とを覆うパッケージ６とを備える。ボンディングワイヤ５は、高周波回路素子１とリード端子３との間で第１および第２のワイヤ部５ａ，５ｂに分離され、第１および第２のワイヤ部５ａ，５ｂの間に接続されたキャパシタ４を備える。【選択図】図１
2017011077.tif 000002
【特許請求の範囲】
【請求項１】
高周波回路素子を搭載する素子搭載部と、前記高周波回路素子にボンディングワイヤを介して接続される複数のリード端子と、前記複数のリード端子の端部を露呈させて、前記高周波回路素子および前記リード端子を覆うパッケージとを備え、
前記ボンディングワイヤは、前記高周波回路素子と前記リード端子との間で第１および第２のワイヤ部に分離され、前記第１および第２のワイヤ部の間に接続された容量性素子を備えたことを特徴とする高周波パッケージ。
【請求項２】
前記第１および第２のワイヤ部はインダクタンス成分が等しいことを特徴とする請求項１に記載の高周波パッケージ。
【請求項３】
前記第１および第２のワイヤ部は、材質、長さおよび径が等しいことを特徴とする請求項１または２に記載の高周波パッケージ。
【請求項４】
前記第１および第２のワイヤ部は、１本のボンディングワイヤで構成され、前記ボンディングワイヤの中央部で容量性素子に接続されたことを特徴とする請求項１または２に記載の高周波パッケージ。
【請求項５】
前記容量性素子は、前記ボンディングワイヤとで低域通過フィルタを構成することを特徴とする請求項１から４のいずれか１項に記載の高周波パッケージ。
【請求項６】
前記容量性素子は、前記素子搭載部上に搭載されたチップキャパシタであることを特徴とする請求項１から５のいずれか１項に記載の高周波パッケージ。
【請求項７】
前記容量性素子は、前記素子搭載部上に集積化して形成されたキャパシタであることを特徴とする請求項１から５のいずれか１項に記載の高周波パッケージ。
【請求項８】
前記容量性素子は、前記素子搭載部上に搭載されたダイオードであることを特徴とする請求項１から５のいずれか１項に記載の高周波パッケージ。
【請求項９】
高周波回路素子を搭載する素子搭載部と、前記素子搭載部の周りに配された複数のリード端子とを備えたリードフレームを形成する工程と、
前記素子搭載部に、高周波回路素子および容量性素子を搭載する工程と、
前記高周波回路素子と前記容量性素子との間を第１のワイヤ部で接続するとともに前記容量性素子と前記リード端子との間を、前記第１のワイヤ部とインダクタンス成分が等しい第２のワイヤ部で接続するワイヤボンディング工程と、
前記リード端子の端部を露呈させて、前記高周波回路素子および前記リード端子とを覆う封止工程とを含むことを特徴とする高周波半導体装置の製造方法。
【請求項１０】
前記ワイヤボンディング工程は、
１本のボンディングワイヤの一端を、前記高周波回路素子のボンディングパッドに接続する第１のボンディング工程と、
前記ボンディングワイヤの中央部を前記容量性素子上に、ボンディングする第２のボンディング工程と、
前記ボンディングワイヤの他端を前記リード端子上に、ボンディングする第３のボンディング工程とを含むことを特徴とする請求項９に記載の高周波半導体装置の製造方法。
【請求項１１】
前記ワイヤボンディング工程は、
分割形成された第１および第２のワイヤ部の内、前記第１のワイヤ部の一端を、前記高周波回路素子のボンディングパッドに接続する第１のボンディング工程と、
前記容量性素子上に、前記第１のワイヤ部の他端および前記第２のワイヤ部の一端を接続する第２のボンディング工程と、
前記第２のワイヤ部の他端を前記リード端子上に、ボンディングする第３のボンディング工程とを含むことを特徴とする請求項９に記載の高周波半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波パッケージおよび高周波半導体装置の製造方法に係り、特に、高周波帯で用いられる半導体素子あるいは半導体集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等の高周波回路部品を収容するための高周波パッケージの構成に関する。
【背景技術】
【０００２】
従来の高周波パッケージは、接地用電極を兼ねる半導体素子搭載部に、高周波回路部品を搭載し、信号線電極を兼ねるリードと、当該高周波回路部品との間を、ボンディングワイヤで電気的に接続し、封止樹脂を用いて封止することで、得られるものであった。
【０００３】
例えば特許文献１の高周波回路用パッケージでは、絶縁枠体の内外側面に接地導体層を接続するキャスタレーション導体を形成し、絶縁基板に貫通導体を形成し、接地状態を安定化し、反射損失あるいは放射損失を低減する構成を開示している。
【０００４】
また特許文献２の高周波半導体パッケージでは、半導体素子の接合材の流れだしがワイヤボンド不着にならないように、半導体素子の周囲に点線状にスリットを配置し、ワイヤの長さを低減するとともに接合を確実にし、ワイヤボンディングによるインダクタンス成分を低く抑える構成を開示している。
【０００５】
しかしながら特許文献１および２のいずれにおいてもワイヤボンディングに起因するインピーダンス不整合による伝送特性の低下については、問題を残している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１-３１２７５１号公報
【特許文献２】特開２０００-３２３６１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
前述のとおり、従来の高周波パッケージでは、信号用電極と高周波回路部品がボンディングワイヤで電気的に接続されるが、ボンディングワイヤはインダクタンス成分を有するため、この接続箇所においてインピーダンス不整合が発生する。インピーダンス不整合が発生すると、信号の反射あるいは放射が発生し、その結果、反射電力あるいは放射電力分の損失が発生する。
【０００８】
本発明は、上記に鑑みてなされたものであって、ボンディングワイヤにて生じるインピーダンス不整合を回避し、低損失の高周波パッケージを得ることを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、本発明の高周波パッケージは、高周波回路素子を搭載する素子搭載部と、高周波回路素子にボンディングワイヤを介して接続される複数のリード端子と、複数のリード端子の端部を露呈させて、高周波回路素子およびリード端子とを覆うパッケージとを備える。ボンディングワイヤは、高周波回路素子とリード端子との間で第１および第２のワイヤ部に分離され、第１および第２のワイヤ部の間に接続された容量性素子を備える。
【発明の効果】
【００１０】
上記構成によれば、ボンディングワイヤにて生じるインピーダンス不整合を回避し、低損失の高周波パッケージを得ることが可能となる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１の高周波パッケージを用いて実装した高周波半導体装置を示す一部破断斜視図
【図２】実施の形態１の高周波パッケージを用いて実装した高周波半導体装置の断面図
【図３】実施の形態１の高周波パッケージを用いて実装した高周波半導体装置を表面側から見た斜視図
【図４】実施の形態１の高周波パッケージを用いて実装した高周波半導体装置を裏面側から見た斜視図
【図５】実施の形態１の高周波半導体装置のボンディングワイヤの部分の等価回路図
【図６】実施の形態１の高周波半導体装置のボンディングワイヤの部分のスミスチャートを示す図
【図７】（ａ）から（ｅ）は、実施の形態１の高周波半導体装置の実装工程を示す工程断面図
【図８】実施の形態１の高周波パッケージで用いられるリードフレームの上面図
【図９】実施の形態２の高周波パッケージを用いて実装した高周波半導体装置を示す一部破断斜視図
【図１０】実施の形態２の高周波半導体装置のボンディングワイヤの部分の等価回路図
【図１１】実施の形態２の高周波半導体装置のボンディングワイヤの部分のスミスチャートを示す図
【図１２】実施の形態３の高周波パッケージを用いて実装した高周波半導体装置を示す一部破断斜視図
【図１３】実施の形態３の高周波パッケージを用いて実装した高周波半導体装置の断面図
【図１４】（ａ）から（ｅ）は、実施の形態３の高周波半導体装置の製造工程を示す工程断面図
【図１５】実施の形態３の高周波パッケージで用いられるリードフレームの上面図
【発明を実施するための形態】
【００１２】
以下に、本発明の実施の形態にかかる高周波パッケージを図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため各層あるいは各部材の縮尺が現実と異なる場合があり、各図面間においても同様である。また、断面図であっても、図面を見易くするためにハッチングを付さない場合がある。
【００１３】
実施の形態１．
以下に、本発明の実施の形態１の高周波パッケージについて、図面に基づいて詳細に説明する。図１は、実施の形態１の高周波パッケージを用いて実装した高周波半導体装置を示す一部破断斜視図である。図２は、図１のＡ−Ａ断面図、図３は、同高周波半導体装置を表面側から見た斜視図である。図４は、同高周波半導体装置を裏面側から見た斜視図である。図５は、実施の形態１の高周波半導体装置のボンディングワイヤの部分の等価回路図、図６は、実施の形態１の高周波半導体装置のボンディングワイヤの部分のスミスチャートを示す図である。図７（ａ）から（ｅ）は、同高周波半導体装置の実装工程を示す工程断面図である。図８は、実施の形態１の高周波パッケージに用いられるリードフレームを示す上面図である。実施の形態１の高周波半導体装置は、ＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ  ｌｅａｄ  ｐａｃｋａｇｅ）と呼ばれるパッケージ構造をもつもので、ボンディングワイヤを２分割し、ワイヤ間にキャパシタを接続することでインピーダンス整合回路を構成するとともに低域通過フィルタＦLを構成したものである。なお、図２は封止樹脂からなるパッケージ６を省略している。
【００１４】
本発明の高周波パッケージ１０Ｐは、高周波回路素子１を搭載する素子搭載部２と、高周波回路素子１にボンディングワイヤ５を介して接続される複数のリード端子３と、素子搭載部２に搭載されたチップキャパシタ４とを備える。ボンディングワイヤ５は、同一径、同一長さで２分割された第１のワイヤ部５ａと第２のワイヤ部５ｂとで構成され、第１のワイヤ５ａと第２のワイヤ部５ｂとの間にチップキャパシタ４が接続されている。また外側は高周波回路素子１およびリード端子３とを覆う封止樹脂からなるパッケージ６とを備える。実施の形態１の高周波パッケージ１０Ｐの素子搭載部２に高周波回路素子１が搭載されて高周波半導体装置１０が構成される。高周波半導体装置１０では、ボンディングワイヤ部５がチップキャパシタ４を中継点としてそれぞれ他端を高周波回路素子１およびリード端子３に接続され、ＬＣ回路を構成する。このＬＣ回路は、低域通過フィルタＦLとなっている。また、第１のワイヤ部５ａおよび第２のワイヤ部５ｂとチップキャパシタ４とでインピーダンス整合部を構成し、インピーダンス整合のとれた高周波パッケージ１０Ｐを構成している。複数のリード端子３の端部３Ｔおよび裏面がパッケージ６から露呈し、面実装用の端子を構成している。また、素子搭載部２の裏面もパッケージ６から露呈し、接地および放熱部を構成する。
【００１５】
実施の形態１の高周波半導体装置は、パッケージ６としては通例のものであり、信号用電極を構成するリード端子３と高周波回路素子１とは、２分割された第１のワイヤ部５ａおよび第２のワイヤ部５ｂとチップキャパシタ４とからなるＬＣ回路を経由し電気的に接続される。
【００１６】
実施の形態１の高周波半導体装置の等価回路及びスミスチャートを図５および６に示す。図５において、各要素を示す１から５ａ，５ｂは図１におけるものと同一である。ボンディングワイヤ５を構成する２本のワイヤすなわち第１のワイヤ部５ａおよび第２のワイヤ部５ｂが有するシリーズのインダクタンス成分とチップキャパシタ４が有するシャントの容量成分を組み合わせ、低域通過フィルタＦLを構成する。低域通過フィルタＦLは、インダクタンスとキャパシタンスで決まる遮断周波数以下の帯域の信号を減衰することなく通過させる。チップキャパシタ４によって、ボンディングワイヤ５にて生じるインピーダンス不整合を回避し、フィルタ機能を有する低損失の高周波パッケージ１０Ｐを得ることが可能となる。
【００１７】
図６に、実施の形態１の高周波パッケージのスミスチャートを示す。インピーダンス整合ポイントであるスミスチャートの中心をＰ50とする。スミスチャートの中心Ｐ50を通る直径上の１端がインピーダンス０の点であるＰ0、他端がインピーダンス∞の点Ｐ∞である。スミスチャートの中心Ｐ50から第１のワイヤ部５ａによるインダクタンス成分はＬ5aで表される。そして第１のワイヤ部５ａの先に、チップキャパシタ４によるキャパシタンスすなわち容量成分Ｃ4が接続され、さらにその先に、第２のワイヤ部５ｂによるインダクタンス成分はＬ5bが接続され、スミスチャートの中心Ｐ50に戻る。このように、チップキャパシタ４のキャパシタンスあるいは第１のワイヤ部５ａおよび第２のワイヤ部５ｂのインダクタンスを調整することで、実施の形態１の高周波パッケージ１０Ｐは、インピーダンス整合がとれたものとすることができる。第１のワイヤ部５ａと第２のワイヤ部５ｂのインダクタンスとは等しく形成されているのでインピーダンス整合をとり易い。また、使用する周波数帯域に応じて、チップキャパシタ４のキャパシタンスあるいは第１のワイヤ部５ａおよび第２のワイヤ部５ｂのインダクタンスを調整することで、所望の周波数帯域を通過させる低域通過フィルタＦLを形成することができる。
【００１８】
インダクタンス成分を有するボンディングワイヤと容量性素子を組み合わせ、低域通過フィルタを構成することにより、ボンディングワイヤにて生じるインピーダンス不整合を回避し、フィルタ機能を有する低損失の高周波パッケージを得ることが可能となる。
【００１９】
ＱＦＮは、リードレス構造で薄型小型であり、面実装タイプのパッケージである。実施の形態１の高周波パッケージ１０Ｐを用いて実装される高周波半導体装置は、携帯機器をはじめとする各種の分野において適用可能で、小型化および軽量化をはかることができるものである。
【００２０】
次に、実施の形態１の高周波半導体装置の製造方法について説明する。図７（ａ）から（ｅ）は、実施の形態１の高周波半導体装置の製造工程を示す図である。
【００２１】
まず、図７（ａ）に示すリードフレームを形成する。ここで用いられるリードフレームは銅もしくは銅合金にニッケルめっきがなされた金属条材を打ち抜き加工により成形したものであり、リードフレーム本体部ｍとリードフレーム本体部ｍ表面にはんだめっきｃを形成してなるものである。リードフレームは、図８に上面図を示すように、高周波回路素子１を搭載する素子搭載部２を構成する正方形のダイパッドと、素子搭載部２の４辺の周りに、一定間隔を隔てて、配列される複数本のリード端子３とを備える。なお、図８に上面図を示すように、実施の形態１で用いられるリードフレームでは、複数本のリード端子３と、高周波回路素子１を搭載する素子搭載部２とを備えたユニットＵが、サイドバー１０１で接続されている。素子搭載部２は、サポートバー１０２でサイドバー１０１に固定されている。ユニットＵはサイドバー１０１に一定の間隔で形成された送り穴１０３によって位置決めし、組み立てをしながら順次搬送されるように構成されている。上記例では、サイドバー１０１、サポートバー１０２などのフレーム構造体を用いているが、フレーム構造体については適宜変更可能である。また、ダイパッドには正方形を用いたが長方形でもよい。図７（ａ）から図７（ｅ）は図８のＢ−Ｂ断面に相当する図である。
【００２２】
そして、図７（ｂ）に示すように、素子搭載部２上に高周波回路素子１を構成する半導体チップを搭載し導電性ペーストＣＰで接続する。
【００２３】
次いで、図７（ｃ）に示すように、素子搭載部２上にチップキャパシタ４を搭載し導電性ペーストＣＰで接続する。図８における素子搭載部２の中央部が高周波回路素子１を搭載する領域で、その周りの破線の外側がチップキャパシタ４を搭載するキャパシタ搭載領域Ｒ4である。チップキャパシタ４は、２つの電極で誘電体を挟んだもので、一方の電極は素子搭載部２上に接合される。高周波回路素子１およびチップキャパシタ４は、導電性ペーストによって接合されても良いし、はんだ接合されるようにしてもよい。
【００２４】
この後、図７（ｄ）に示すように、ワイヤボンディングステップにより、第１のワイヤ部５ａで高周波回路素子１とチップキャパシタ４とを接続するとともに、第２のワイヤ部５ｂでチップキャパシタ４とリード端子３とを接続する。
【００２５】
そして、図７（ｅ）に示すように、金型を用いて、トランスファーモールドにより樹脂封止を行い、パッケージ６を形成する。ここでトランスファーモールドには、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ユリア樹脂、メラミン樹脂、などの熱硬化性樹脂が用いられる。
【００２６】
この後、図７（ｅ）に示す、ダイシングラインＤＬに沿って、パッケージ６ごと、リード端子３を分断し、リード端子３の端部３Ｔをパッケージ６から露呈させるとともに、サイドバー１０１、サポートバー１０２などのフレーム構造体を切除して、図１から図３に示した高周波半導体装置１０を得る。
【００２７】
このようにして、極めて容易に、ボンディングワイヤにて生じるインピーダンス不整合を回避し、フィルタ機能を有する低損失の高周波パッケージを得ることが可能となる。なお、設計に際し、チップキャパシタ４の容量を調整したり、第１および第２のワイヤ部５ａ，５ｂを調整することで高周波特性に優れた高周波パッケージおよび高周波半導体装置を得ることが可能となる。
【００２８】
以上のように、実施の形態１の高周波半導体装置の製造方法では、リードフレームの素子搭載部に、高周波回路素子および容量性素子を搭載し、高周波回路素子１と容量性素子との間を第１のワイヤ部５ａで接続するとともに容量性素子とリード端子との間を、第１のワイヤ部５ａとインダクタンス成分が等しい第２のワイヤ部５ｂで接続しているため、容易にインピーダンス整合をとることが可能となる。
【００２９】
なお、前記実施の形態では、ボンディングワイヤとして同一径同一長さを有する第１および第２のワイヤ部を構成したが、インダクタンスが等しくなるようにすればよく、接地場所に応じて径および長さなどのサイズを適宜変更可能である。第１および第２のワイヤ部のインダクタンス間にわずかなずれがあったとしても、容量性素子のキャパシタンスを調整することで、インピーダンス整合のとれた回路を得ることができる。
【００３０】
また、実施の形態１では、第１および第２のワイヤ部は別途形成したが、１本のワイヤで構成し、まず、ワイヤの中央で、容量素子にボンディングし、次いでリード端子の先端部にボンディングしてもよい。この場合は、同一径同一材質同一長さのワイヤで第１および第２のワイヤ部を構成することになるが、容量素子上のボンディング領域が１か所ですみ、かつワイヤの長さも若干短くすることができる。
【００３１】
また、実施の形態１では、一括封止後、パッケージ樹脂とともに、リード端子を分断し、個片化する方法について述べたが、ユニットごとに個別金型を用いて樹脂封止し、リード端子を分断することで個片化する方法も適用可能である。この方法では個別金型を用いる必要があり、製造コストは高騰するものの、個片化に際して樹脂をダイシングする必要がないため、端面の外観性が向上する。
【００３２】
実施の形態２．
図９は、実施の形態２の高周波パッケージを用いて実装した高周波半導体装置を示す一部破断斜視図である。図１０は、実施の形態２の高周波半導体装置のボンディングワイヤの部分の等価回路図、図１１は、実施の形態２の高周波半導体装置のボンディングワイヤの部分のスミスチャートを示す図である。実施の形態２では、容量性素子としてチップキャパシタ４に代えてダイオード１４を用いることにより、リミッタ機能を併せ持ち、大電力印加時における高周波回路部品の保護を可能とした例である。実施の形態２では、ダイオード１４はダイオードチップで構成される。
【００３３】
図９において、実施の形態２の高周波パッケージ２０Ｐおよび高周波半導体装置２０については、ダイオード１４以外は実施の形態１の高周波パッケージ１０Ｐおよび高周波半導体装置１０と同一のものであり、ここでは説明を省略する。信号用電極であるリード端子３と高周波回路素子１とは、ボンディングワイヤ１５つまり第１および第２のワイヤ部１５ａ，１５ｂを介してダイオード１４を経由し電気的に接続される。なお、実施の形態１ではリード端子３と高周波回路素子１とは、２本のボンディングワイヤ５つまり分割形成された第１および第２のワイヤ部５ａ，５ｂを介してチップキャパシタ４を経由し電気的に接続したのに対し、実施の形態２では、１本のボンディングワイヤ１５の中央をボンディング領域とし、ボンディング領域よりも高周波回路素子側を第１のワイヤ部１５ａ、リード端子側を第２のワイヤ部１５ｂとし、ダイオード１４と接続している。この構造をとることで、容量性素子であるダイオード１４上でのボンディングが１回で済むという利点がある。反面、位置ずれを生じないように留意する必要がある。
【００３４】
実施の形態２の高周波パッケージの等価回路及びスミスチャートを図１０および図１１に示す。図１０において、チップキャパシタ４をダイオード１４に代えたのと第１および第２のワイヤ部１５ａ，１５ｂとした以外は図５および図６におけるものと同一である。
【００３５】
図１１に、実施の形態２の高周波パッケージのスミスチャートを示す。インピーダンス整合ポイントであるスミスチャートの中心をＰ50とする。Ｐ50におけるインピーダンスは５０Ωである。スミスチャートの中心Ｐ50を通る直径上の１端がインピーダンス０の点であるＰ0、他端がインピーダンス∞の点Ｐ∞である。スミスチャートの中心Ｐ50から第１のワイヤ部１５ａによるインダクタンス成分はＬ15aで表される。そして第１のワイヤ部１５ａの先に、ダイオード１４によるキャパシタンスすなわち容量成分Ｃ14が接続され、さらにその先に、第２のワイヤ部１５ｂによるインダクタンス成分はＬ15bが接続され、スミスチャートの中心Ｐ50に戻る。このように、容量性素子であるダイオード１４のキャパシタンスあるいは第１および第２のワイヤ部１５ａ，１５ｂのインダクタンスを調整することで、実施の形態１の高周波パッケージ２０Ｐは、インピーダンス整合がとれたものとすることができる。また、使用する周波数帯域に応じて、ダイオード１４のキャパシタンスＣ14あるいは第１および第２のワイヤ部１５ａ，１５ｂのインダクタンスを調整することで、所望の周波数帯域を通過させる低域通過フィルタＦLを形成することができる。
【００３６】
本実施の形態では、シリーズのインダクタンス成分を有するボンディングワイヤ１５とダイオード１４とを組み合わせ、低域通過フィルタを構成することにより、ボンディングワイヤ１５にて生じるインピーダンス不整合を回避し、フィルタ機能を有する低損失の高周波パッケージ２０Ｐを得ることが可能となる。
【００３７】
以上のように、２分割されたワイヤ部で構成されたボンディングワイヤが有するインダクタンス成分とダイオード１４が有するシャントの容量成分を組み合わせ低域通過フィルタを構成することにより、ボンディングワイヤ１５にて生じるインピーダンス不整合を回避し、フィルタ機能及びリミッタ機能を有する低損失な高周波パッケージを得ることが可能となる。
【００３８】
なお、実施の形態２では、１本のワイヤで構成し、まず、ワイヤの中央で、容量素子にボンディングし、次いでリード端子の先端部にボンディングしており、同一径同一材質同一長さのワイヤで第１および第２のワイヤ部を構成することができ、容量素子上のボンディング領域が１か所ですみ、かつワイヤの長さも若干短くすることができる。反面、位置ずれにより、第１および第２のワイヤ部の長さにばらつきが生じる可能性があるという不都合があるが、１本のワイヤで構成しても良いし、２本のワイヤで別途ボンディングを行うようにしてもよい。
【００３９】
実施の形態３．
実施の形態１，２では、チップキャパシタおよびダイオードチップを搭載した例について説明したが、実施の形態３では、リードフレームのダイパッドすなわち素子搭載部２に、キャパシタを集積化し、多数個配列を可能とする例について説明する。図１２は、実施の形態３の高周波パッケージを用いて実装した高周波半導体装置を示す一部破断斜視図である。図１３は、同高周波半導体装置の断面図、図１４（ａ）から（ｅ）は、同高周波半導体装置の製造工程を示す工程断面図である。図１５は、同製造工程で用いられるリードフレームの上面図である。
【００４０】
本発明の高周波パッケージ３０Ｐは、高周波回路素子１を搭載する素子搭載部２と、高周波回路素子１にボンディングワイヤ２５を介して接続される複数のリード端子３と、素子搭載部２に集積化して形成されたキャパシタ２４とを備える。実施の形態１と異なるのは、キャパシタがチップキャパシタではなく、リードフレームの素子搭載部２を共通の第１電極とし、素子搭載部のチップ搭載領域の周縁部に印刷法で形成された誘電体層２４ａと、誘電体層２４ａ上に印刷法で形成された多数個の個別電極２４ｂとが配列され、個別電極２４ｂに対応して複数のキャパシタ２４を構成したものである。キャパシタ２４の一方の電極は素子搭載部２で共通電極を構成し、接地される。この共通電極と一体形成された誘電体層２４ａを介して形成された個別電極２４ｂとの間で、個別電極２４ｂの面積に対応した容量成分が、各キャパシタそれぞれの容量成分となる。図１５における素子搭載部２の中央部が高周波回路素子１を搭載する領域で、その周りの破線の外側が集積化されたキャパシタ２４が搭載されるキャパシタ搭載領域Ｒ4である。
【００４１】
ボンディングワイヤ２５は、実施の形態１および２と同様、同一径、同一長さで２分割された第１のワイヤ部２５ａと第２のワイヤ部２５ｂとで構成され、第１および第２のワイヤ部２５ａ，２５ｂ間にキャパシタ２４が接続されている。また外側は高周波回路素子１およびリード端子３とを覆う封止樹脂からなるパッケージ６とを備える。実施の形態３の高周波パッケージ３０Ｐの素子搭載部２に高周波回路素子１が搭載されて高周波半導体装置３０が構成される。高周波半導体装置３０では、ボンディングワイヤ２５が素子搭載部２に集積化して形成されたキャパシタ２４を中継点としてそれぞれ他端を高周波回路素子１およびリード端子３に接続され、ＬＣ回路を構成する。このＬＣ回路は、低域通過フィルタとなっている。また、実施の形態１と同様、第１および第２のワイヤ部２５ａ，２５ｂとキャパシタ２４とでインピーダンス整合部を構成し、インピーダンス整合のとれた高周波パッケージ３０Ｐを構成している。複数のリード端子３の端部３Ｔおよび裏面がパッケージ６から露呈し、面実装用の端子を構成している。また、素子搭載部２の裏面もパッケージ６から露呈し、接地および放熱部を構成する。
【００４２】
チップキャパシタを多数個配列する必要がある場合に、実施の形態１の構成では、素子搭載部の面積を増大する必要があるうえ、チップキャパシタを配列して搭載する工程が必要となり、工数の増大をまねくことになる場合がある。しかしながら、実施の形態３の構成によれば、キャパシタをリードフレームの素子搭載部２に集積化して形成されているため、専有面積の増大を招くことなく多数の容量性素子を搭載可能となる。また、容量の制御性も良好である。実施の形態３によれば、構成がきわめて簡単で、誘電体層と電極層とを形成するだけでよいため製造も容易である。またキャパシタの容量は個別電極と素子搭載部２との対向面積で決まるため、実質的には個別電極の面積で決まる。従って、回路設計も容易である。
【００４３】
なお、実施の形態３の構成では、キャパシタの１方の電極は素子搭載部２で兼ね、誘電体層２４ａを一体的に形成し、誘電体層２４ａ上に個別電極２４ｂを形成しているだけである。従って形成が容易であるが、誘電体層２４ａも個別電極２４ｂと同様にパターニングして個別化してもよい。
【００４４】
次に、実施の形態３の高周波半導体装置の製造方法について説明する。図１４（ａ）から（ｅ）は、実施の形態３の高周波半導体装置の製造工程を示す図である。
【００４５】
まず、実施の形態１と同様、図１４（ａ）に示すリードフレームを形成する。リードフレームを形成する工程は実施の形態１と同様であるため、ここでは説明を省略する。
【００４６】
次いで、図１４（ｂ）に断面図、図１５に上面図を示すように、リードフレームの素子搭載部２のチップ搭載領域の周縁部に、一体的に誘電体層２４ａを印刷形成する。この後、必要とする設計値に応じた面積の個別電極２４ｂを印刷形成する。
【００４７】
そして、図１４（ｃ）に示すように、素子搭載部２上に高周波回路素子１を構成する半導体チップを搭載し導電性ペーストＣＰで接続する。
【００４８】
この後は、実施の形態１と同様である、図１４（ｄ）に示すように、ワイヤボンディングステップにより、第１のワイヤ部２５ａで高周波回路素子１とキャパシタ２４の個別電極２４ｂとを接続するとともに、第２のワイヤ部２５ｂでキャパシタ２４の個別電極２４ｂとリード端子３とを接続する。
【００４９】
そして、図１４（ｅ）に示すように、金型を用いて、トランスファーモールドにより樹脂封止を行い、パッケージ６を形成する。そして実施の形態１と同様、フレーム構造体を切除して、図１２および図１３に示した高周波半導体装置３０を得る。
【００５０】
このようにして、極めて容易に、ボンディングワイヤ２５にて生じるインピーダンス不整合を回避し、フィルタ機能を有する低損失の高周波パッケージ３０Ｐを得ることが可能となる。なお、設計に際し、キャパシタ２４の容量を調整したり、第１および第２のワイヤ部２５ａ，２５ｂを調整することで高周波特性に優れた高周波パッケージ３０Ｐおよび高周波半導体装置３０を得ることが可能となる。ここでキャパシタ２４の容量の調整は、誘電体層２４ａの膜厚あるいは組成を調整して全体の容量を調整する。そして個別の容量調整は個別電極２４ｂの面積を調整して実施することができる。
【００５１】
以上のようにして極めて容易に、インピーダンス整合性が良好で、信頼性の高い高周波半導体装置を得ることが可能となる。
【００５２】
また、実施の形態３の高周波パッケージのように、容量性素子をリードフレーム上に集積化する構成は、キャパシタだけでなく、アモルファスシリコン薄膜等の薄膜を用いた薄膜素子をリードフレーム上に集積化する、あるいは貼着することによっても形成可能である。
【００５３】
なお、実施の形態１，２，３では、第１および第２のワイヤ部は別途形成したが、１本のワイヤで構成し、まず、ワイヤの中央で、容量素子にボンディングし、次いでリード端子の先端部にボンディングしてもよい。この場合は、同一径同一材質同一長さのワイヤで第１および第２のワイヤ部を構成することになるが、容量素子上のボンディング領域が１か所ですみ、かつワイヤの長さも若干短くすることができる。
【００５４】
また、実施の形態１，２，３ではＱＦＮについて説明したが、ＱＦＮに限定されることなく、ＳＯＮ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｎｏ  Ｌｅａｄ）構造をはじめ、ＢＧＡ（ＢａｌｌＧｒｉｄ  Ａｒｒａｙ）など、種々のタイプのリードフレームを用いたパッケージ構造に適用可能である。また、高周波パッケージは無線通信システムあるいはレーダシステムに広く用いられており、本発明により得られる低損失の高周波パッケージは、これらのシステムにおいて有用である。
【００５５】
また、実施の形態１，２，３ではパッケージについては、樹脂封止により形成した樹脂パッケージを用いたが、樹脂封止に限定されることなく、リード端子の導出された中空の樹脂パッケージ、あるいは金属パッケージなども適用可能である。
【００５６】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００５７】
1  高周波回路素子、２  素子搭載部、３  リード端子、４  チップキャパシタ、５  ボンディングワイヤ、５ａ  第１のワイヤ部、５ｂ  第２のワイヤ部、６  パッケージ、１０Ｐ  高周波パッケージ、１０  高周波半導体装置、１４  ダイオード、１５  ボンディングワイヤ、１５ａ  第１のワイヤ部、１５ｂ  第２のワイヤ部、２０Ｐ  高周波パッケージ、２０  高周波半導体装置、２４  キャパシタ、２４ａ  誘電体層、２４ｂ  個別電極、２５  ボンディングワイヤ、２５ａ  第１のワイヤ部、２５ｂ  第２のワイヤ部、３０Ｐ  高周波パッケージ、３０  高周波半導体装置、ｍ  リードフレーム本体部、ｃ  はんだめっき、Ｒ4  キャパシタ搭載領域。
【図１】
2017011077.tif 000003
【図２】
2017011077.tif 000004
【図３】
2017011077.tif 000005
【図４】
2017011077.tif 000006
【図５】
2017011077.tif 000007
【図６】
2017011077.tif 000008
【図７】
2017011077.tif 000009
【図８】
2017011077.tif 000010
【図９】
2017011077.tif 000011
【図１０】
2017011077.tif 000012
【図１１】
2017011077.tif 000013
【図１２】
2017011077.tif 000014
【図１３】
2017011077.tif 000015
【図１４】
2017011077.tif 000016
【図１５】
2017011077.tif 000017