(57)【要約】      （修正有）【課題】間欠動作をさせることができ、従来技術に比較して小さい消費電力で動作できる増幅回路を提供する。【解決手段】第１の時間期間（φ１ハイ、かつ、φ２ロー）において入力電圧をサンプリングして第１電圧を出力するサンプリングキャパシタ４１を含む入力枝回路４０と、第１の時間期間において入力電圧をサンプリングして第２電圧を出力するサンプリングキャパシタ３１と、第２の時間期間（φ２ハイ、かつ、φ１ロー）において第２電圧を平均化して第３電圧を出力する平均化キャパシタ３２と、第１の時間期間において第３電圧を受電し、第２の時間期間において第３電圧から第１電圧を減算して第４電圧を出力する減算キャパシタ３３とを含む入力枝回路３０と、帰還キャパシタ２２と、帰還キャパシタに接続され、第４電圧を増幅する演算増幅器２１と、を備える。第１の時間期間及び前記第２の時間期間は、交互に繰り返される時間期間である。【選択図】図１
2017216669.tif 000002
【特許請求の範囲】
【請求項１】
第１の時間期間において入力電圧をサンプリングして第１電圧を出力する第１のサンプリングキャパシタを含む第１の入力枝回路と、
前記第１の時間期間において前記入力電圧をサンプリングして第２電圧を出力する第２のサンプリングキャパシタと、第２の時間期間において前記第２電圧を平均化して第３電圧を出力する平均化キャパシタと、前記第１の時間期間において前記第３電圧を受電し、前記第２の時間期間において前記第３電圧から前記第１電圧を減算して第４電圧を出力する減算キャパシタとを含む第２の入力枝回路と、
帰還キャパシタと、
前記帰還キャパシタに接続され、前記第４電圧を増幅する演算増幅器と、を備え、
前記第１の時間期間及び前記第２の時間期間は、交互に繰り返される時間期間である、増幅回路。
【請求項２】
前記第２の入力枝回路と前記演算増幅器の入力端子との間に挿入されたオフセットキャパシタと、
前記第２の入力枝回路と前記オフセットキャパシタの接続点と接地との間に挿入され、前記第１の時間期間においてオンとなり前記第２の時間期間においてオフとなる第１のオフセットスイッチとをさらに備え、
前記演算増幅器の非反転入力端子は接地されている、
請求項１に記載の増幅回路。
【請求項３】
前記演算増幅器の出力端子と前記帰還キャパシタとの間に挿入され、前記第１の時間期間においてオフとなり前記第２の時間期間においてオンとなる第２のオフセットスイッチと、
前記帰還キャパシタと接地との間に挿入され、前記第１の時間期間においてオンとなり前記第２の時間期間においてオフとなる第３のオフセットスイッチとをさらに備える、
請求項２に記載の増幅回路。
【請求項４】
前記第１のサンプリングキャパシタの容量値は、
前記第２のサンプリングキャパシタの容量と前記平均化キャパシタの容量と前記減算キャパシタの容量との直列容量と、前記帰還キャパシタの容量との並列容量の容量値と等しくなるように設定される、
請求項１から３のいずれかに記載の増幅回路。
【請求項５】
前記第１のサンプリングキャパシタの容量値は、
前記第２のサンプリングキャパシタの容量と前記減算キャパシタの容量との直列容量と、前記帰還キャパシタの容量との並列容量の容量値と等しくなるように設定される、
請求項１から３のいずれかに記載の増幅回路。
【請求項６】
光源と、
対象物からの光を検出し電流を出力する光検出器と、
前記電流を電圧に変換して出力する電流−電圧変換回路と、
前記電流−電圧変換回路により出力された前記電圧を離散時間で増幅してアナログ電圧を出力する増幅回路と、
前記アナログ電圧をデジタル電圧に変換するアナログ−デジタル変換器と、を備え、
前記増幅回路は、
第１の時間期間において、前記電流−電圧変換回路により出力された前記電圧をサンプリングして第１電圧を出力する第１のサンプリングキャパシタを含む第１の入力枝回路と、
前記第１の時間期間において、前記電流−電圧変換回路により出力された前記電圧をサンプリングして第２電圧を出力する第２のサンプリングキャパシタと、第２の時間期間において前記第２電圧を平均化して第３電圧を出力する平均化キャパシタと、前記第１の時間期間において前記第３電圧を受電し、前記第２の時間期間において前記第３電圧から前記第１電圧を減算して第４電圧を出力する減算キャパシタとを含む第２の入力枝回路と、
帰還キャパシタと、
前記帰還キャパシタに接続され、前記第４電圧を増幅する演算増幅器と、を備え、
前記第１の時間期間及び前記第２の時間期間は、交互に繰り返される時間期間である、脈波計測装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、所定の信号を増幅する増幅回路、及び前記増幅回路を用いた脈波計測装置に関する。
【背景技術】
【０００２】
心臓の拍動に応じて伝わる抹消血管の圧変化又は容積変化を測定したものを脈波と呼び、脈拍数の測定などに利用されている。測定法としては、発光ダイオード（ＬＥＤ）などの光源の光を生体に照射し、その反射光又は透過光をフォトダイオードなどの光検出器で電流に変換して測定する手法が知られている。
【０００３】
電流は電流−電圧変換回路を用いて電圧に変換され、変換されたアナログ電圧をアナログ−デジタル変換器（以下、ＡＤ変換器という。）などでデジタル値に変換し、信号処理が行われている。光検出器で変換される電流は、一定の直流成分に血管の収縮などにより変化する交流成分が重畳されている。一般に、ＡＤ変換器の分解能に対して交流成分の電圧変化が小さいため、電流−電圧変換回路とＡＤ変換器との間に増幅回路を挿入し、信号を増幅する。その際、交流成分と同時に直流成分も増幅してしまうと電圧が飽和してしまい、交流成分が失われてしまうことがある。信号の検出率向上には、最適な光量に光源の強度を調節するとともに、増幅回路の増幅率の調整が重要である。
【０００４】
従来技術に係る増幅回路としては、抵抗、キャパシタ、及び演算増幅器で構成され、当該増幅回路は直流成分をほとんど増幅せず交流成分のみ増幅する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭５７−１１７８３２号公報
【特許文献２】特開２０１３−０９４４８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の増幅回路の構成では、抵抗とキャパシタから構成される連続時間型回路であるため、間欠動作させるのが難しく消費電力が大きいという課題を有していた。
【０００７】
本開示は、間欠動作をさせることができ、従来技術に比較して小さい消費電力で動作できる増幅回路を提供する。
【課題を解決するための手段】
【０００８】
本開示の一態様に係る増幅回路は、
第１の時間期間において入力電圧をサンプリングして第１電圧を出力する第１のサンプリングキャパシタを含む第１の入力枝回路と、
前記第１の時間期間において前記入力電圧をサンプリングして第２電圧を出力する第２のサンプリングキャパシタと、第２の時間期間において前記第２電圧を平均化して第３電圧を出力する平均化キャパシタと、前記第１の時間期間において前記第３電圧を受電し、前記第２の時間期間において前記第３電圧から前記第１電圧を減算して第４電圧を出力する減算キャパシタとを含む第２の入力枝回路と、
帰還キャパシタと、
前記帰還キャパシタに接続され、前記第４電圧を増幅する演算増幅器と、を備え、
前記第１の時間期間及び前記第２の時間期間は、交互に繰り返される時間期間である。
【発明の効果】
【０００９】
本開示の一態様に係る増幅回路によれば、間欠動作をさせることができ、従来技術に比較して小さい消費電力で動作できる。
【図面の簡単な説明】
【００１０】
【図１】実施形態１に係る血管脈波計測装置の構成例を示す回路図である。
【図２】実施形態２に係る血管脈波計測装置の構成例を示す回路図である。
【図３】実施形態３に係る血管脈波計測装置の構成例を示す回路図である。
【図４】図１の離散時間型増幅回路においてクロック周波数を２５６Ｈｚとしたときの利得の周波数特性を示すグラフである。
【図５】図１の離散時間型増幅回路においてクロック周波数を１０２４Ｈｚとしたときの利得の周波数特性を示すグラフである。
【発明を実施するための形態】
【００１１】
本開示は以下の態様に係る増幅回路及び脈波計測装置を少なくとも含む。
第１の態様に係る増幅回路は、
第１の時間期間において入力電圧をサンプリングして第１電圧を出力する第１のサンプリングキャパシタを含む第１の入力枝回路と、
前記第１の時間期間において前記入力電圧をサンプリングして第２電圧を出力する第２のサンプリングキャパシタと、第２の時間期間において前記第２電圧を平均化して第３電圧を出力する平均化キャパシタと、前記第１の時間期間において前記第３電圧を受電し、前記第２の時間期間において前記第３電圧から前記第１電圧を減算して第４電圧を出力する減算キャパシタとを含む第２の入力枝回路と、
帰還キャパシタと、
前記帰還キャパシタに接続され、前記第４電圧を増幅する演算増幅器と、を備え、
前記第１の時間期間及び前記第２の時間期間は、交互に繰り返される時間期間である。
【００１２】
第２の態様に係る増幅回路は、第１の態様に係る増幅回路において、
前記第２の入力枝回路と前記演算増幅器の入力端子との間に挿入されたオフセットキャパシタと、
前記第２の入力枝回路と前記オフセットキャパシタの接続点と接地との間に挿入され、前記第１の時間期間においてオンとなり前記第２の時間期間においてオフとなる第１のオフセットスイッチとをさらに備え、
前記演算増幅器の非反転入力端子は接地されている。
【００１３】
第３の態様に係る増幅回路は、第２の態様に係る増幅回路において、
前記演算増幅器の出力端子と前記帰還キャパシタとの間に挿入され、前記第１の時間期間においてオフとなり前記第２の時間期間においてオンとなる第２のオフセットスイッチと、
前記帰還キャパシタと接地との間に挿入され、前記第１の時間期間においてオンとなり前記第２の時間期間においてオフとなる第３のオフセットスイッチとをさらに備える。
【００１４】
第４の態様に係る増幅回路は、第１から第３の態様のうちのいずれか１つに係る増幅回路において、
前記第１のサンプリングキャパシタの容量値は、
前記第２のサンプリングキャパシタの容量と前記平均化キャパシタの容量と前記減算キャパシタの容量との直列容量と、前記帰還キャパシタの容量との並列容量の容量値と等しくなるように設定される。
【００１５】
第５の態様に係る増幅回路は、第１から第３の態様のうちのいずれか１つに係る増幅回路において、
前記第１のサンプリングキャパシタの容量値は、
前記第２のサンプリングキャパシタの容量と前記減算キャパシタの容量との直列容量と、前記帰還キャパシタの容量との並列容量の容量値と等しくなるように設定される。
【００１６】
第６の態様に係る脈波計測装置は、
光源と、
対象物からの光を検出し電流を出力する光検出器と、
前記電流を電圧に変換して出力する電流−電圧変換回路と、
前記電流−電圧変換回路により出力された前記電圧を離散時間で増幅してアナログ電圧を出力する増幅回路と、
前記アナログ電圧をデジタル電圧に変換するアナログ−デジタル変換器と、を備え、
前記増幅回路は、
第１の時間期間において、前記電流−電圧変換回路により出力された前記電圧をサンプリングして第１電圧を出力する第１のサンプリングキャパシタを含む第１の入力枝回路と、
前記第１の時間期間において、前記電流−電圧変換回路により出力された前記電圧をサンプリングして第２電圧を出力する第２のサンプリングキャパシタと、第２の時間期間において前記第２電圧を平均化して第３電圧を出力する平均化キャパシタと、前記第１の時間期間において前記第３電圧を受電し、前記第２の時間期間において前記第３電圧から前記第１電圧を減算して第４電圧を出力する減算キャパシタとを含む第２の入力枝回路と、
帰還キャパシタと、
前記帰還キャパシタに接続され、前記第４電圧を増幅する演算増幅器と、を備え、
前記第１の時間期間及び前記第２の時間期間は、交互に繰り返される時間期間である。
【００１７】
本開示において、回路、ユニット、装置、部材又は部の全部又は一部、又はブロック図の機能ブロックの全部又は一部は、半導体装置、半導体集積回路（ＩＣ）、又はＬＳＩ（ｌａｒｇｅ  ｓｃａｌｅ  ｉｎｔｅｇｒａｔｉｏｎ）を含む一つ又は複数の電子回路によって実行されてもよい。ＬＳＩ又はＩＣは、一つのチップに集積されてもよいし、複数のチップを組み合わせて構成されてもよい。例えば、記憶素子以外の機能ブロックは、一つのチップに集積されてもよい。ここでは、ＬＳＩまたはＩＣと呼んでいるが、集積の度合いによって呼び方が変わり、システムＬＳＩ、ＶＬＳＩ（ｖｅｒｙ  ｌａｒｇｅ  ｓｃａｌｅ  ｉｎｔｅｇｒａｔｉｏｎ）、若しくはＵＬＳＩ（ｕｌｔｒａ  ｌａｒｇｅ  ｓｃａｌｅ  ｉｎｔｅｇｒａｔｉｏｎ）と呼ばれるものであってもよい。
【００１８】
ＬＳＩの製造後にプログラムされる、Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ（ＦＰＧＡ）、又はＬＳＩ内部の接合関係の再構成又はＬＳＩ内部の回路区画のセットアップができるｒｅｃｏｎｆｉｇｕｒａｂｌｅ  ｌｏｇｉｃ  ｄｅｖｉｃｅも同じ目的で使うことができる。
【００１９】
さらに、回路、ユニット、装置、部材又は部の全部又は一部の機能又は操作は、ソフトウエア処理によって実行することが可能である。この場合、ソフトウエアは一つ又は複数のＲＯＭ、光学ディスク、ハードディスクドライブなどの非一時的記録媒体に記録され、ソフトウエアが処理装置（ｐｒｏｃｅｓｓｏｒ）によって実行されたときに、そのソフトウエアで特定された機能が処理装置（ｐｒｏｃｅｓｓｏｒ）および周辺装置によって実行される。システム又は装置は、ソフトウエアが記録されている一つ又は複数の非一時的記録媒体、処理装置（ｐｒｏｃｅｓｓｏｒ）、及び必要とされるハードウエアデバイス、例えばインターフェース、を備えていても良い。
【００２０】
以下、本開示に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００２１】
（実施形態１）
図１は実施形態１に係る脈波計測装置１０１の構成例を示す回路図である。図１において、脈波計測装置１０１は、発光ダイオード１と、電源回路２と、フォトダイオード３と、電流−電圧変換回路１０と、増幅回路２０と、ＡＤ変換器４と、脈波測定回路５と、ディスプレイ６と、クロック発生回路７とを備えている。増幅回路２０は、離散時間型の増幅回路である。
【００２２】
図１において、光源である発光ダイオード１は、電源回路２から電源電圧が供給されることにより駆動する。発光ダイオード１から発せられた光は例えば人間の指８で反射もしくは透過する。人間の指８で反射もしくは透過した光が光検出器であるフォトダイオード３により受光される。フォトダイオード３が受光したとき、フォトダイオード３に所定の電流が流れる。当該電流は電流−電圧変換回路１０により電圧に変換された後、増幅回路２０に入力される。増幅回路２０は入力される入力電圧Ｖｉｎを離散時間でサンプリングして増幅して、増幅後の出力電圧ＶｏｕｔをＡＤ変換器４に出力する。ＡＤ変換器４はアナログの出力電圧Ｖｏｕｔをデジタル電圧値に変換した後、脈波測定回路５に出力する。脈波測定回路５は入力されるデジタル電圧値に対して、例えば特許文献２において開示された公知の脈波測定方法を用いて血管の脈波を測定して、その脈波を例えばディスプレイ６に出力する。ディスプレイ６は、その脈波波形を表示する。
【００２３】
電流−電圧変換回路１０は、演算増幅器１１と、帰還回路を構成する抵抗１２及びキャパシタ１３の並列回路とを備えている。ここで、抵抗１２は抵抗値Ｒｆを有し、キャパシタ１３は容量値Ｃｆを有する。演算増幅器１１の非反転入力端子は接地される。ここで、接地とは０Ｖ（ボルト）であってもよいし、所定の電位であってもよい。電流−電圧変換回路１０は反転入力端子に入力される電流を当該電流に対応する電圧に変換して出力端子から出力する。
【００２４】
増幅回路２０は、離散時間で入力電圧を増幅するスイッチドキャパシタ回路で構成される。具体的には、増幅回路２０は、互いに並列に接続された２個の入力枝回路３０，４０と、演算増幅器２１と、帰還回路を構成するリセットスイッチＳＷ２２及び帰還キャパシタ２２とを備えている。ここで、入力枝回路３０，４０の並列回路は、増幅回路２０の入力端子と、演算増幅器２１の反転入力端子との間に接続される。演算増幅器２１の非反転入力端子は接地される。入力枝回路３０は本開示における第２の入力枝回路に相当し、入力枝回路４０は本開示における第１の入力枝回路に相当する。
【００２５】
入力枝回路３０は、
（１）互いに直列に接続される４個のスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と、
（２）スイッチＳＷ１とスイッチＳＷ２との接続点と接地との間に接続される、容量値Ｃｓａを有して入力電圧Ｖｉｎをサンプリングするサンプリングキャパシタ３１と、
（３）スイッチＳＷ２とスイッチＳＷ３との接続点と接地との間に接続される、容量値Ｃａｖｅを有して前記サンプリングされた電圧を平均化する平均化キャパシタ３２と、
（４）スイッチＳＷ３とスイッチＳＷ４との接続点と接地との間に接続される、容量値Ｃｓｕｂを有して前記平均化された電圧から、後述するキャパシタ４１によりサンプリングされた電圧を減算して、減算結果の電圧を出力する減算キャパシタ３３とを備える。サンプリングキャパシタ３１は本開示における第２のサンプリングキャパシタに相当する。
【００２６】
また、入力枝回路４０は、
（１）互いに直列に接続される、スイッチＳＷ１１、容量値Ｃｓのサンプリングキャパシタ４１及びスイッチＳＷ１４にてなる直列回路と、
（２）スイッチＳＷ１１とサンプリングキャパシタ４１との接続点と接地との間に接続されるスイッチＳＷ１２と、
（３）スイッチＳＷ１４とサンプリングキャパシタ４１との接続点と接地との間に接続されるスイッチＳＷ１３とを備える。サンプリングキャパシタ４１は入力電圧Ｖｉｎをサンプリングするために設けられる。サンプリングキャパシタ４１は本開示における第１のサンプリングキャパシタに相当する。
【００２７】
クロック発生回路７は互いに反転関係を有する例えばデューティ５０％のクロックφ１，φ２を発生して増幅回路２０内のスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ１４、ＳＷ１１、ＳＷ１２、ＳＷ１３、ＳＷ１４、ＳＷ２２に出力する。ここで、クロックφ１はスイッチＳＷ１，ＳＷ３，ＳＷ１１，ＳＷ１３，ＳＷ２２に制御信号として印加され、クロックφ２はスイッチＳＷ２，ＳＷ４，ＳＷ１２，ＳＷ１４に制御信号として印加される。クロックφ１がハイレベルでかつクロックφ２がローレベルのとき（以下、第１の時間期間という。）に、スイッチＳＷ１，ＳＷ３，ＳＷ１１，ＳＷ１３，ＳＷ２２がオンとなる一方、スイッチＳＷ２，ＳＷ４，ＳＷ１２，ＳＷ１４がオフとなる。また、クロックφ２がハイレベルでかつクロックφ１がローレベルのとき（以下、第２の時間期間という。）に、スイッチＳＷ２，ＳＷ４，ＳＷ１２，ＳＷ１４がオンとなる一方、スイッチＳＷ１，ＳＷ３，ＳＷ１１，ＳＷ１３，ＳＷ２２がオフとなる。ここで、第１の時間期間と第２の時間期間とは交互に繰り返される。
【００２８】
以上のように構成された増幅回路２０において、まず、クロックφ１がハイレベルのときに入力電圧Ｖｉｎがサンプリングキャパシタ３１，４１によりサンプリングされてその電荷が充電される。
【００２９】
次いで、クロックφ２がハイレベルのときにサンプリングキャパシタ３１の電荷がスイッチＳＷ２を介して平均化キャパシタ３２に転送される。このとき、スイッチＳＷ２，ＳＷ３のオン、オフにより平均化キャパシタ３２に格納される電荷が平均化される。一方、サンプリングキャパシタ４１に格納される電荷に対応する電圧が減算キャパシタ３３に転送されて受電される。
【００３０】
さらに、クロックφ１がハイレベルのときに平均化キャパシタ３２の電荷がスイッチＳＷ３を介して減算キャパシタ３３に転送される。
【００３１】
次いで、クロックφ２がハイレベルのときに、減算キャパシタ３３は平均化キャパシタ３２に格納された電荷量からサンプリングキャパシタ４１に格納された電荷量を減算してなる電荷量に対応する電圧を発生して演算増幅器２１の反転入力端子に出力する。演算増幅器２１は、クロックφ１がハイレベルのときに出力端子と入力端子とが接続されてリセットされた後、クロックφ２がハイレベルのときに入力電圧Ｖ１を増幅して増幅後の出力電圧Ｖｏｕｔを出力する。
【００３２】
増幅回路２０において、入力枝回路４０は入力電圧Ｖｉｎをサンプリングしてサンプリングした電圧を出力する回路である。また、入力枝回路３０は入力電圧Ｖｉｎをサンプリングし、平均化し、平均化された電圧から、前記入力枝回路４０でサンプリングされた電圧を減算して減算結果の電圧を出力する回路である。
【００３３】
図１の増幅回路２０の伝達関数Ｈは次式で表される。
【００３４】
【数１】
2017216669.tif 000003
【００３５】
前記式（１）から明らかなように、キャパシタ３１、３２，３３，４１，２２の各容量値とクロック周波数により増幅回路２０の伝達関数Ｈが決定されることがわかる。
【００３６】
ここで、直流（ｚ＝１）における利得Ｈ＝１とすると、式（１）から次式を得る。
【００３７】
【数２】
2017216669.tif 000004
【００３８】
式（２）から容量値Ｃｆｂは次式で表される。
【００３９】
【数３】
2017216669.tif 000005
【００４０】
次いで、式（３）から容量値Ｃｓは次式で表される。
【００４１】
【数４】
2017216669.tif 000006
【００４２】
式（４）から明らかなように、サンプリングキャパシタ４１の容量値Ｃｓは、容量値Ｃｆｂのキャパシタ２２と、容量値Ｃｓａ，Ｃａｖｅ，Ｃｓｕｂの各キャパシタ３１，３２，３３の直列容量との並列容量であるように設定することが可能である。
【００４３】
ここで、Ｃａｖｅ>>（Ｃｓａ×Ｃｓｕｂ）とおけば、サンプリングキャパシタ４１の容量値Ｃｓは次式で表される。
【００４４】
【数５】
2017216669.tif 000007
【００４５】
式（５）から明らかなように、サンプリングキャパシタ４１の容量値Ｃｓは、容量値Ｃｆｂのキャパシタ２２と、容量値Ｃｓａ，Ｃｓｕｂの各キャパシタ３１，３３の直列容量との並列容量であるように設定することが可能である。
【００４６】
次いで、図１の増幅回路２０の利得の周波数特性の一例について以下に説明する。
【００４７】
図４は、図１の増幅回路２０においてクロック周波数を２５６Ｈｚとしたときの利得の周波数特性を示すグラフである。図４から明らかなように、増幅回路２０は、直流成分は例えば利得が１倍でほとんど増幅せずに、一定以上の周波数成分のみ所定の利得で増幅している。
【００４８】
図５は、図１の増幅回路２０においてクロック周波数を１０２４Ｈｚとしたときの利得の周波数特性を示すグラフである。図５から明らかなように、増幅回路２０は、直流成分は例えば利得が１倍でほとんど増幅せずに、一定以上の周波数成分のみ所定の利得で増幅している。また、クロック周波数を変更することで、増幅回路２０の周波数特性を変化させることができる。
【００４９】
以上説明したように本実施形態に係る増幅回路２０によれば、キャパシタ３１、３２，３３，４１，２２の各容量値とクロック周波数とを調整することにより、直流成分は保持したまま、交流成分のみ増幅することができる。また、増幅回路２０によれば、間欠動作をさせることができ、従来技術に比較して小さい消費電力で動作できる。さらに、本実施形態に係る脈波計測装置１０１によれば、増幅回路２０を用いて構成したので、従来技術に比較して低消費電力で光源の光量と増幅回路の増幅率とを決定することができるため、脈波計測装置１０１における検出率向上が図られる。また本実施形態に係る脈波計測装置１０１によれば、間欠動作により装置の稼働時間を向上することができる。
【００５０】
（実施形態２）
図２は実施形態２に係る脈波計測装置１０２の構成例を示す回路図である。図２の実施形態２に係る脈波計測装置１０２は、図１の脈波計測装置１０１に比較して、増幅回路２０に代えて、増幅回路２０Ａを備えたことを特徴とする。増幅回路２０Ａは、離散時間型の増幅回路である。
【００５１】
増幅回路２０Ａは、増幅回路２０に比較して、
（１）クロックφ１に基づいて動作するスイッチＳＷ２１であって、電圧Ｖ１を第１の時間期間において接地電位にリセットするスイッチＳＷ２１と、
（２）スイッチＳＷ２１とキャパシタ２２との間の接続点と、演算増幅器２１の反転入力端子との間に挿入され、容量値Ｃｏｆｆｓｅｔを有するオフセットキャパシタ２３とをさらに備えている。スイッチＳＷ２１は、本開示における第１のオフセットスイッチに相当する。
【００５２】
以上のように構成された実施形態２に係る増幅回路２０Ａは、オフセットキャパシタ２３を備えることにより、オフセットキャンセル機能及びオフセット電圧の保持機能を有する。演算増幅器２１の反転入力端子と非反転入力端子の間にオフセット電圧に相当する電荷が、クロックφ１がハイの期間にオフセットキャパシタ２３に保持される。次いで、クロックφ２がハイの期間に演算増幅器２１によって電圧Ｖ１を増幅する際、オフセットキャパシタ２３に保持された電荷も合わせて増幅される、つまり、演算増幅器２１は、電圧Ｖ１からオフセット電圧を減算して増幅することにより、上述したオフセット電圧の影響をキャンセルすることができる。したがって、実施形態２に係る増幅回路２０Ａは、実施形態１に比較して高い精度で電圧を増幅することができる。なお、実施形態２に係る脈波計測装置１０２は、この効果に加えて、実施形態１と同様の作用効果を有する。
【００５３】
（実施形態３）
図３は実施形態３に係る脈波計測装置１０３の構成例を示す回路図である。図３の実施形態３に係る脈波計測装置１０３は、図２の脈波計測装置１０２に比較して、増幅回路２０Ａに代えて、増幅回路２０Ｂを備えたことを特徴とする。増幅回路２０Ｂは、離散時間型の増幅回路である。
【００５４】
増幅回路２０Ｂは、増幅回路２０Ａに比較して、
（１）演算増幅器２１の出力端子とキャパシタ２２との間に挿入され、クロックφ２に基づいて動作するスイッチＳＷ２３であって、第１の時間期間においてオフとなり第２の時間期間においてオンとなるオフセットスイッチＳＷ２３と、
（２）スイッチＳＷ２３と接地との間に挿入され、クロックφ１に基づいて動作するスイッチＳＷ２４であって、第１の時間期間においてオンとなり第２の時間期間においてオフとなるオフセットスイッチＳＷ２４とをさらに備えている。スイッチＳＷ２３は本開示における第２のオフセットスイッチに相当し、スイッチＳＷ２４は本開示における第３のオフセットスイッチに相当する。
【００５５】
従って、第１の時間期間においてスイッチＳＷ２１，ＳＷ２４がオンとなり、帰還キャパシタ２２の両端が接地されて電荷が放電される。
【００５６】
以上のように構成された実施形態３に係る増幅回路２０Ｂは、オフセットキャパシタ２３を備えることにより、オフセットキャンセル機能及びオフセット電圧の保持機能を有する。したがって、実施形態３に係る増幅回路２０Ｂは、実施形態１及び２に比較して高い精度で増幅することができる。なお、実施形態３に係る脈波計測装置１０３は、この効果に加えて、実施形態１及び２と同様の作用効果を有する。
【００５７】
なお、増幅回路２０，２０Ａ，２０Ｂは、例えば半導体回路又は半導体集積回路により構成できる。
【産業上の利用可能性】
【００５８】
本開示の一態様にかかる増幅回路は、周波数を選択して増幅する機能を有し、脈波計測装置等として有用である。また生体信号など微小信号の増幅等の用途にも応用できる。
【符号の説明】
【００５９】
１  発光ダイオード
２  電源回路
３  フォトダイオード
４  ＡＤ変換器
５  脈波測定回路
６  ディスプレイ
７  クロック発生回路
８  人間の指
１０  電流−電圧変換回路
１１  演算増幅器
１２  抵抗
１３  キャパシタ
２０  増幅回路
２１  演算増幅器
２２，２３，３１、３２、３３，４１  キャパシタ
３０，４０  入力枝回路
１０１，１０２，１０３  脈波計測装置
【図１】
2017216669.tif 000008
【図２】
2017216669.tif 000009
【図３】
2017216669.tif 000010
【図４】
2017216669.tif 000011
【図５】
2017216669.tif 000012