(57)【要約】【課題】複数の異なる電圧レベルに安定して変換するレベルシフト回路、半導体装置および電池監視装置を提供する。【解決手段】実施形態のレベルシフト回路は、第１入力電位が入力される第１入力端子と、第１出力端子および第２出力端子と、の間に接続された第１〜第４トランジスタからなる双安定バイブレータと、第１信号入力端子と前記第１制御電極との間に直列に接続された第１容量素子と、第２信号入力端子と前記第２制御電極との間に直列に接続された第２容量素子と、前記第１信号入力端子と前記第４制御電極との間に直列に接続された第３容量素子と、前記第２信号入力端子と前記第３制御電極との間に直列に接続された第４容量素子と、前記第１入力電位の電位が上昇したときに、前記第３容量素子および第４容量素子を充電する第５トランジスタ〜第８トランジスタからなる補正回路と、を備える。【選択図】図１
2017073742.tif 000002
【特許請求の範囲】
【請求項１】
第１入力電位が入力される第１入力端子に一方の主電極で接続され、第１出力端子に他方の主電極で接続された第１導電形の第１トランジスタと、
前記第１入力端子に一方の主電極で接続され、第２出力端子に他方の主電極で接続された前記第１導電形の第２トランジスタと、
前記第１入力端子に一方の主電極で接続され、前記第１トランジスタの制御電極である第１制御電極に他方の主電極で接続された前記第１導電形の第３トランジスタと、
前記第１入力端子に一方の主電極で接続され、前記第２トランジスタの制御電極である第２制御電極に他方の主電極で接続された前記第１導電形の第４トランジスタと、
前記第１入力端子に一方の主電極で接続された第５トランジスタと、
前記第５トランジスタの制御電極である第５制御電極に接続されるとともに、前記第３トランジスタの制御電極である第３制御電極および前記第４トランジスタの制御電極である第４制御電極のうちのいずれか一方と接続された第６制御電極を有し、前記第１入力端子に一方の主電極で接続された第６トランジスタと、
前記第５トランジスタの他方の主電極に一方の主電極で接続され、前記第３制御電極に他方の主電極で接続された第７トランジスタと、
前記７トランジスタの制御電極である第７制御電極に接続されるとともに、前記第３制御電極および前記第４制御電極のうちの他方と接続された第８制御電極を有し、前記第６トランジスタの他方の主電極に一方の主電極で接続され、前記第４制御電極に他方の主電極で接続された第８トランジスタと、
第１信号入力端子に一方の電極で接続され、前記第１制御電極に他方の電極で接続された第１容量素子と、
第２信号入力端子に一方の電極で接続され、前記第２制御電極に他方の電極で接続された第２容量素子と、
前記第１信号入力端子に一方の電極で接続され、前記第４制御電極に他方の電極で接続された第３容量素子と、
前記第２信号入力端子に一方の電極で接続され、前記第３制御電極に他方の電極で接続された第４容量素子と、
を備えたレベルシフト回路。
【請求項２】
前記第１入力電位よりも低電位の第２入力電位が入力される第２入力端子に一方の主電極で接続され、前記第１出力端子に他方の主電極で接続された第２導電形の第９トランジスタと、
前記第２入力端子に一方の主電極で接続され、前記第２出力端子に他方の主電極で接続された前記第２導電形の第１０トランジスタと、
前記第２入力端子に一方の主電極で接続され、前記第９トランジスタの制御電極である第９制御電極に他方の主電極で接続された前記第２導電形の第１１トランジスタと、
前記第２入力端子に一方の主電極で接続され、前記第１０トランジスタの制御電極である第１０制御電極に他方の主電極で接続された前記第２導電形の第１２トランジスタと、
前記第２入力端子に一方の主電極で接続された前記第２導電形の第１３トランジスタと、
前記第１３トランジスタの制御電極である第１３制御電極に接続されるとともに、前記第１１トランジスタの制御電極である第１１制御電極および前記第１２トランジスタの制御電極である第１２制御電極のうちのいずれか一方に接続された第１４制御電極を有し、前記第２入力端子に一方の主電極で接続された第１４トランジスタと、
前記第１３トランジスタの他方の主電極に一方の主電極で接続され、前記第１１制御電極に他方の端子で接続された第１５トランジスタと、
前記第１５トランジスタの制御電極である第１５制御電極に接続されるとともに、前記第１１制御電極および前記第１２制御電極のうちの他方に接続された第１６制御電極を有し、前記第１４トランジスタの他方の主電極に一方の主電極で接続され、前記第１２制御電極に他方の主電極で接続された第１６トランジスタと、
第３信号入力端子に一方の電極で接続され、前記第９制御電極に他方の電極で接続された第５容量素子と、
第４信号入力端子に一方の電極で接続され、前記第１０制御電極に他方の電極で接続された第６容量素子と、
前記第３信号入力端子に一方の電極で接続され、前記第１２制御電極に他方の電極で接続された第７容量素子と、
前記第４信号入力端子に一方の電極で接続され、前記第１１制御電極に他方の電極で接続された第８容量素子と、
をさらに備えたレベルシフト回路。
【請求項３】
直列に接続された複数の電池セルのそれぞれの正極および負極に接続され、前記各電池セルの電圧を選択的に出力するマルチプレクサと、
前記マルチプレクサの出力に接続された、請求項１または２に記載のレベルシフト回路と、
前記レベルシフト回路の出力に接続されたアナログディジタル変換器と、
を備えた半導体装置。
【請求項４】
請求項３に記載された半導体装置と、
前記半導体装置に接続され、前記半導体装置と通信する制御部と、
を備えた電池監視装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、レベルシフト回路、半導体装置および電池監視装置に関する。
【背景技術】
【０００２】
単一のレベルシフト回路を用いて、複数の電圧レベルに切り替えて変換する用途がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２０８９１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、複数の異なる電圧レベルに安定して変換するレベルシフト回路、半導体装置および電池監視装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係るレベルシフト回路は、第１入力電位が入力される第１入力端子に一方の主電極で接続され、第１出力端子に他方の主電極で接続された第１導電形の第１トランジスタと、前記第１入力端子に一方の主電極で接続され、第２出力端子に他方の主電極で接続された前記第１導電形の第２トランジスタと、前記第１入力端子に一方の主電極で接続され、前記第１トランジスタの制御電極である第１制御電極に他方の主電極で接続された前記第１導電形の第３トランジスタと、前記第１入力端子に一方の主電極で接続され、前記第２トランジスタの制御電極である第２制御電極に他方の主電極で接続された前記第１導電形の第４トランジスタと、前記第１入力端子に一方の主電極で接続された第５トランジスタと、前記第５トランジスタの制御電極である第５制御電極に接続されるとともに、前記第３トランジスタの制御電極である第３制御電極および前記第４トランジスタの制御電極である第４制御電極のうちのいずれか一方と接続された第６制御電極を有し、前記第１入力端子に一方の主電極で接続された第６トランジスタと、前記第５トランジスタの他方の主電極に一方の主電極で接続され、前記第３制御電極に他方の主電極で接続された第７トランジスタと、前記７トランジスタの制御電極である第７制御電極に接続されるとともに、前記第３制御電極および前記第４制御電極のうちの他方と接続された第８制御電極を有し、前記第６トランジスタの他方の主電極に一方の主電極で接続され、前記第４制御電極に他方の主電極で接続された第８トランジスタと、第１信号入力端子に一方の電極で接続され、前記第１制御電極に他方の電極で接続された第１容量素子と、第２信号入力端子に一方の電極で接続され、前記第２制御電極に他方の電極で接続された第２容量素子と、前記第１信号入力端子に一方の電極で接続され、前記第４制御電極に他方の電極で接続された第３容量素子と、前記第２信号入力端子に一方の電極で接続され、前記第３制御電極に他方の電極で接続された第４容量素子と、を備える。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係るレベルシフト回路を例示する回路図である。
【図２】レベルシフト回路に入力される入力信号およびレベルシフト回路から出力される出力信号を例示するタイミングチャートである。
【図３】第１の実施形態のレベルシフト回路の動作例を示すタイミングチャートである。
【図４】第１の実施形態のレベルシフト回路の動作例を示すタイミングチャートである。
【図５】比較例のレベルシフト回路の回路図例である。
【図６】比較例のレベルシフト回路の動作例を示すタイミングチャートである。
【図７】比較例のレベルシフト回路の動作例を示すタイミングチャートである。
【図８】第２の実施形態に係る電池監視用ＩＣを例示するブロック図である。
【図９】第３の実施形態に係る電池監視モジュールを例示するブロック図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。
【０００８】
（第１の実施形態）
図１は、本実施形態に係るレベルシフト回路を例示する回路図である。
図２は、本実施形態のレベルシフト回路に入力される入力信号およびレベルシフト回路から出力される出力信号の例である。
図１に示すように、本実施形態のレベルシフト回路１は、第１ＭＯＳトランジスタ１１〜第８ＭＯＳトランジスタ１８と、第１容量素子３１〜第４容量素子３４と、を備える。レベルシフト回路１は、第９ＭＯＳトランジスタ１９〜第１６ＭＯＳトランジスタ２６と、第５容量素子３５〜第８容量素子３８と、をさらに備える。レベルシフト回路１は、高電位入力端子２ａおよび低電位入力端子２ｂを含む。高電位入力端子２ａには、低電位入力端子２ｂに印加される電圧ＩＮ−よりも高い電圧ＩＮ＋が印加される。レベルシフト回路１は、信号入力端子８ａ〜８ｄと、を含む。この例では、信号生成回路４４で生成された信号φ１〜φ４は、それぞれの信号に対応するバッファ４３ａ〜４３ｄを含むバッファ回路４２を介してレベルシフト回路１に供給される。信号生成回路４４およびバッファ回路４２は、電源ＶＤＤが接続された電源端子６と接地端子７との間に接続されている。レベルシフト回路１は、出力端子４ａ，４ｂを含む。レベルシフト回路１は、信号入力端子８ａ〜８ｄに信号φ１〜φ４を入力して、高電位入力端子２ａと低電位入力端子２ｂとの間に印加される電圧のレベルに変換して、第１出力端子４ａおよび第２出力端子４ｂから差動出力として出力する。レベルシフト回路１の出力は、第１出力端子４ａまたは第２出力端子４ｂのうちの一方からシングルエンドで出力してもよい。
【０００９】
本実施形態のレベルシフト回路１は、たとえば、高電位入力端子２ａに３０Ｖが印加され、低電位入力端子２ｂに２０Ｖが印加される。また、信号入力端子８ａ〜８ｄには、０Ｖ〜５Ｖに変化する矩形波信号が入力される。レベルシフト回路１は、０Ｖ〜５Ｖの間を変化する矩形波信号を、２０Ｖ〜３０Ｖの間を変化する矩形波信号に変換して、出力端子４ａ，４ｂから出力する。出力端子４ａ，４ｂから出力される信号は、差動出力信号である。
【００１０】
本実施形態のレベルシフト回路１では、高電位入力端子２ａに印加される電圧ＩＮ＋は、低電位入力端子２ｂに印加される電圧ＩＮ−よりも大きければよく、動的または静的に変化してもよい。たとえば、図２に示すように、０Ｖ〜５Ｖの間で変化する信号φ１〜φ４が入力されているときに、高電位入力端子２ａに３０Ｖが印加され、低電位入力端子２ｂに２０Ｖが印加される。その後、高電位入力端子２ａに印加される電圧が４０Ｖに変化し、低電位入力端子２ｂに入力される電圧が３０Ｖに変化してもよい。高電位入力端子２ａおよび低電位入力端子２ｂに印加される電圧は、上昇する方向に変化するだけでなく、下降する方向に変化してもよい。たとえば、高電位入力端子２ａに印加される電圧ＩＮ＋が４０Ｖから２０Ｖに変化し、低電位入力端子２ｂに印加される電圧ＩＮ−が３０Ｖから１０Ｖに変化してもよい。なお、図２では、煩雑さを避けるため、出力端子４ｂから出力される出力信号ＯＵＴ２の波形が省略されている。上述したとおり、出力信号ＯＵＴ１，ＯＵＴ２は、差動出力であり、出力信号ＯＵＴ２は、出力信号ＯＵＴ１を反転した信号にほぼ等しい。
【００１１】
第１ＭＯＳトランジスタ１１〜第８ＭＯＳトランジスタ１８が、ｐチャネルＭＯＳトランジスタである場合には、第９ＭＯＳトランジスタ１９〜第１６ＭＯＳトランジスタ２６はｎチャネルＭＯＳトランジスタである。
【００１２】
以下の説明では、ｐチャネルのＭＯＳトランジスタがオンとは、ＭＯＳトランジスタのゲートソース間にしきい値電圧以下の電圧が印加され、ドレインソース間が導通し、所定以上の電流を流すことができる状態をいうものとする。ｐチャネルのＭＯＳトランジスタがオンすることには、線形領域および飽和領域で動作するいずれの場合も含む。ｐチャネルのＭＯＳトランジスタがオフするとは、ＭＯＳトランジスタのゲートソース間にしきい値電圧よりも高い電圧が印加され、ドレインソース間に流れる電流が所定の漏れ電流以下となることをいうものとする。
【００１３】
ｎチャネルのＭＯＳトランジスタがオンするとは、ＭＯＳトランジスタのゲートソース間にしきい値電圧以上の電圧が印加され、ドレインソース間が導通して所定以上の電流を流すことができる状態をいうものとする。ｎチャネルのＭＯＳトランジスタがオンすることには、線形領域および飽和領域で動作するいずれの場合も含む。ｎチャネルのＭＯＳトランジスタがオフするとは、ＭＯＳトランジスタのゲートソース間にしきい値電圧よりも低い電圧が印加され、ドレインソース間に流れる電流が所定の漏れ電流以下となることをいうものとする。
【００１４】
まず、ｐチャネルのＭＯＳトランジスタ（第１ＭＯＳトランジスタ１１〜第８ＭＯＳトランジスタ１８）を含む構成について説明する。
第１ＭＯＳトランジスタ１１は、高電位入力端子２ａと、第１出力端子４ａとの間で主電極によって接続されている。主電極のうち、ソース電極Ｓ１は、高電位入力端子２ａに接続され、ドレイン電極Ｄ１は、第１出力端子４ａに接続されている。第１ＭＯＳトランジスタ１１は、オンしたときに第１出力端子４ａに高電位入力端子２ａに印加されている電圧ＩＮ＋を出力する。
【００１５】
第２ＭＯＳトランジスタ１２は、高電位入力端子２ａと、第２出力端子４ｂとの間で主電極によって接続されている。主電極のうち、ソース電極Ｓ２は高電位入力端子２ａに接続され、ドレイン電極Ｄ２は第２出力端子４ｂに接続されている。第２ＭＯＳトランジスタ１２は、オンしたときに第２出力端子４ｂに高電位入力端子２ａに印加されている電圧ＩＮ＋を出力する。
【００１６】
第３ＭＯＳトランジスタ１３は、高電位入力端子２ａと、第１ＭＯＳトランジスタ１１のゲート電極Ｇ１との間で主電極によって接続されている。主電極のうち、ソース電極Ｓ３は高電位入力端子２ａに接続され、ドレイン電極Ｄ３は、第１ＭＯＳトランジスタ１１のゲート電極Ｇ１に接続されている。第３ＭＯＳトランジスタ１３は、オンすることによって、第１ＭＯＳトランジスタ１１のゲートソース間を短絡し、第１ＭＯＳトランジスタ１１をオフさせる。
【００１７】
第４ＭＯＳトランジスタ１４は、高電位入力端子２ａと、第２ＭＯＳトランジスタ１２のゲート電極Ｇ２との間で主電極によって接続されている。主電極のうち、ソース電極Ｓ４は高電位入力端子２ａに接続され、ドレイン電極Ｄ４は、第２ＭＯＳトランジスタ１２のゲート電極Ｇ２に接続されている。第４ＭＯＳトランジスタ１４は、オンすることによって、第２ＭＯＳトランジスタ１２のゲートソース間を短絡し、第２ＭＯＳトランジスタ１２をオフさせる。
【００１８】
第５ＭＯＳトランジスタ１５は、高電位入力端子２ａと、第３ＭＯＳトランジスタ１３のゲート電極Ｇ３との間で主電極によって接続されている。主電極のうち、ソース電極Ｓ５は、高電位入力端子２ａに接続されており、ドレイン電極Ｄ５は、第７ＭＯＳトランジスタ１７を介して、第３ＭＯＳトランジスタ１３のゲート電極Ｇ３に接続されている。
【００１９】
第６ＭＯＳトランジスタ１６は、高電位入力端子２ａと、第４ＭＯＳトランジスタ１４のゲート電極Ｇ４との間で主電極によって接続されている。主電極のうち、ソース電極Ｓ６は、高電位入力端子２ａに接続され、ドレイン電極Ｄ６は、第８ＭＯＳトランジスタ１８を介して、第４ＭＯＳトランジスタのゲート電極Ｇ４に接続されている。第６ＭＯＳトランジスタ１６のゲート電極Ｇ６は、第５ＭＯＳトランジスタ１５のゲート電極Ｇ５に接続されている。
【００２０】
第７ＭＯＳトランジスタ１７は、第５ＭＯＳトランジスタ１５と、第３ＭＯＳトランジスタ１３のゲート電極Ｇ３との間で主電極によって接続されている。主電極のうち、ソース電極Ｓ７は、第５ＭＯＳトランジスタ１５のドレイン電極Ｄ５に接続され、ドレイン電極Ｄ７は、第３ＭＯＳトランジスタ１３のゲート電極Ｇ３に接続されている。
【００２１】
第８ＭＯＳトランジスタ１８は、第６ＭＯＳトランジスタ１６と、第４ＭＯＳトランジスタ１４のゲート電極Ｇ４との間で主電極によって接続されている。主電極のうち、ソース電極Ｓ８は、第６ＭＯＳトランジスタ１６のドレイン電極Ｄ６に接続され、ドレイン電極Ｄ８は、第４ＭＯＳトランジスタ１４のゲート電極Ｇ４に接続されている。第８ＭＯＳトランジスタ１８のゲート電極Ｇ８は、第７ＭＯＳトランジスタ１７のゲート電極Ｇ７に接続されている。
【００２２】
互いに接続されている第５ＭＯＳトランジスタ１５のゲート電極Ｇ５および第６ＭＯＳトランジスタのゲート電極Ｇ６は、第４ＭＯＳトランジスタ１４のゲート電極１４に接続されている。互いに接続されている第７ＭＯＳトランジスタ１７のゲート電極Ｇ７および第８ＭＯＳトランジスタ１８のゲート電極Ｇ８は、第３ＭＯＳトランジスタ１３のゲート電極に接続されている。ゲート電極Ｇ５およびゲート電極Ｇ６は、ゲート電極Ｇ３に接続されていてもよく、そのときには、ゲート電極Ｇ７およびゲート電極Ｇ８は、ゲート電極Ｇ４に接続される。
【００２３】
第５ＭＯＳトランジスタ１５および第６ＭＯＳトランジスタ１６は、好ましくは同一のトランジスタサイズを有する。トランジスタサイズとは、ゲート幅をＷとし、ゲート長をＬとした場合に、Ｗ／Ｌで表される。第５ＭＯＳトランジスタ１５および第６ＭＯＳトランジスタ１６は、カレントミラー回路を構成しており、第５ＭＯＳトランジスタ１５には、第６ＭＯＳトランジスタ１６に流れる電流と同じ大きさの電流が流れる。
【００２４】
第７ＭＯＳトランジスタ１７および第８ＭＯＳトランジスタ１８は、好ましくは同一のトランジスタサイズを有する。また第７ＭＯＳトランジスタ１７および第８ＭＯＳトランジスタ１８は、第５ＭＯＳトランジスタ１５および第６ＭＯＳトランジスタ１６と同一のトランジスタサイズを有する。第７ＭＯＳトランジスタ１７および第８ＭＯＳトランジスタ１８は、カレントミラー回路を構成しており、第８ＭＯＳトランジスタ１８には、第７ＭＯＳトランジスタ１７に流れる電流と同じ大きさの電流が流れる。
【００２５】
第１容量素子３１は、信号入力端子８ａと、第１ＭＯＳトランジスタ１１のゲート電極Ｇ１との間に接続されている。
【００２６】
第２容量素子３２は、信号入力端子８ｂと、第２ＭＯＳトランジスタ１２のゲート電極Ｇ２との間に接続されている。
【００２７】
第３容量素子３３は、信号入力端子８ａと、第４ＭＯＳトランジスタ１４のゲート電極Ｇ４との間に接続されている。
【００２８】
第４容量素子３４は、信号入力端子８ｂと、第３ＭＯＳトランジスタ１３のゲート電極Ｇ３との間に接続されている。
【００２９】
第１容量素子３１〜第４容量素子３４は、たとえばセラミックコンデンサやフィルムコンデンサ等のコンデンサである。第１容量素子３１〜第４容量素子３４は、シリコン等の半導体基板に集積された容量素子であってもよい。第１容量素子３１〜第４容量素子３４に印加される電圧の直流分は、高電位入力端子２ａに印加される電圧ＩＮ＋と、信号φ１，φ２のＨレベルの電圧との差にほぼ等しい。第１容量素子３１〜第４容量素子３４は、信号入力端子８ａ，８ｂに入力される信号φ１，φ２の直流分をカットして、交流分を第１ＭＯＳトランジスタ１１等に供給する。したがって、第１容量素子３１〜第４容量素子３４は、電圧ＩＮ＋以上の耐圧と、レベルシフト回路１に供給する入力信号の周波数に応じた静電容量値を有する。
【００３０】
第１容量素子３１〜第４容量素子３４の両端に印加されている直流分の電圧は、電圧ＩＮ＋と、信号φ１，φ２のＨレベルの電圧との差であるので、信号φ１，φ２がＨレベルとなったときに、第１ＭＯＳトランジスタ１１〜第４ＭＯＳトランジスタ１４のゲートソース間電圧は、ほぼ０Ｖとなり、第１ＭＯＳトランジスタ１１〜第４ＭＯＳトランジスタ１４はオフする。信号φ１，φ２がＬレベルになったときには、第１ＭＯＳトランジスタ１１〜第４ＭＯＳトランジスタ１４のゲートソース間電圧は、電圧ＩＮ＋と信号φ１，φ２の電圧振幅の電圧差が印加されるので、第１ＭＯＳトランジスタ１１〜第４ＭＯＳトランジスタ１４はオンする。
【００３１】
第１ＭＯＳトランジスタ１１〜第４ＭＯＳトランジスタ１４を含む回路の部分は、双安定マルチバイブレータである。信号φ１がＬレベルになったときに、第１ＭＯＳトランジスタ１１および第４ＭＯＳトランジスタ１４は、ほぼ同時にオンする。第４ＭＯＳトランジスタ１４がオンすることによって、第２ＭＯＳトランジスタ１２はオフする。その後、相補的な入力信号である信号φ２がＬレベルになったときに、第２ＭＯＳトランジスタ１２および第３ＭＯＳトランジスタ１３がオンする。第３ＭＯＳトランジスタ１３がオンすることによって、第１ＭＯＳトランジスタ１１がオフする。
【００３２】
このように、第１ＭＯＳトランジスタ１１および第２ＭＯＳトランジスタ１２は、信号φ１，φ２にしたがって交互にオンオフする。後述するように、出力端子４ａ，４ｂと低電位入力端子２ｂとの間には、それぞれ負荷回路が接続され、低電位入力端子２ｂには、電圧ＩＮ−が印加されている。信号φ１がＨレベルのときには、第１ＭＯＳトランジスタ１１はオフするので、出力端子４ａから電圧ＩＮ−が出力される（信号φ１と逆相の出力）。一方、信号φ２は、信号φ１と相補的に動作するので、信号φ２がＬレベルのときに、第１ＭＯＳトランジスタ１１はオフであり、出力端子４ａからは、電圧ＩＮ−が出力される（信号φ２と同相の出力）。同様に、信号φ２がＬレベル（信号φ１がＨレベル）のときには、第１ＭＯＳトランジスタ１１はオンであり、出力端子４ａからは電圧ＩＮ＋が出力される。つまり、信号φ１，φ２に対して同相の場合には、信号φ１，φ２のＨレベルは、電圧ＩＮ＋にレベルシフトされ、信号φ１，φ２のＬレベルは、電圧ＩＮ−にレベルシフトされる。信号φ１，φ２に対して逆相の場合には、信号φ１，φ２のＨレベルは、電圧ＩＮ−にレベルシフトされ、信号φ１，φ２のＬレベルは、電圧ＩＮ＋にレベルシフトされる。
【００３３】
カレントミラー回路を構成する第５ＭＯＳトランジスタ１５〜第８ＭＯＳトランジスタ１８は、信号φ１，φ２の差動入力に対して第３容量素子３３および第４容量素子を介して能動負荷として動作する。第５ＭＯＳトランジスタ１５〜第８ＭＯＳトランジスタ１８は、高電位入力端子２ａに印加される電圧が上昇して、第３ＭＯＳトランジスタ１３および第４ＭＯＳトランジスタ１４のゲートソース間に印加される電圧が大きくなり、第３ＭＯＳトランジスタ１３および第４ＭＯＳトランジスタ１４がオフできなくなることを防止する。具体的には、第５ＭＯＳトランジスタ１５〜第８ＭＯＳトランジスタ１８は、高電位入力端子２ａに印加される電圧が上昇して、第３ＭＯＳトランジスタ１３および第４ＭＯＳトランジスタ１４のゲートソース間に印加される電圧が高くなったことを検出して、第４容量素子３４および第３容量素子３３に高電位入力端子２ａに印加される電圧の上昇分に相当する電荷を充電する。第５ＭＯＳトランジスタ１５〜第８ＭＯＳトランジスタ１８は、第３ＭＯＳトランジスタ１３または第４ＭＯＳトランジスタ１４のゲートソース間電圧が適切な値となったことを検出して、第４容量素子３４および第３容量素子３３への充電を停止する。
【００３４】
第１ＭＯＳトランジスタ１１と、低電位入力端子２ｂとの間には、第１ＭＯＳトランジスタ１１の負荷となる負荷回路が接続される。また、第２ＭＯＳトランジスタ１２と、低電位入力端子２ｂとの間にも、第２ＭＯＳトランジスタ１２の負荷となる負荷回路が接続される。これらの負荷回路として、たとえば、抵抗素子や、定電流回路を用いてもよい。アクティブな負荷回路として、ＭＯＳトランジスタを含む回路を用いることもできる。本実施形態のレベルシフト回路１では、上述した第１ＭＯＳトランジスタ１１〜第８ＭＯＳトランジスタ１８および第１容量素子３１〜第４容量素子３４と相補的な回路を用いる。負荷回路として相補的な回路を用いることによって、出力側の駆動能力が増大し、出力側のダイナミックレンジが適切に確保されるとともに高速動作が可能になる。
【００３５】
次に、ｎチャネルのＭＯＳトランジスタ（第９ＭＯＳトランジスタ１９〜第１６ＭＯＳトランジスタ２６）を含む構成について説明する。
第９ＭＯＳトランジスタ１９は、出力端子４ａと、低電位入力端子２ｂとの間で主電極によって接続されている。主電極のうち、ドレイン電極Ｄ９は、出力端子４ａおよび第１ＭＯＳトランジスタ１１のドレイン電極Ｄ１に接続され、ソース電極Ｓ９は、低電位入力端子２ｂに接続されている。第９ＭＯＳトランジスタ１９は、第１ＭＯＳトランジスタ１１と相補的に動作する。つまり、第９ＭＯＳトランジスタ１９がオンしたときに第１ＭＯＳトランジスタ１１はオフし、第９ＭＯＳトランジスタ１９がオフしたときに第１ＭＯＳトランジスタ１１はオンする。したがって、第９ＭＯＳトランジスタ１９がオンしたときには、低電位入力端子２ｂに印加されている電圧ＩＮ−が出力され、第９ＭＯＳトランジスタ１９がオフしたときには、高電位入力端子２ａに印加されている電圧ＩＮ＋が出力される。
【００３６】
第１０ＭＯＳトランジスタ２０は、出力端子４ｂと、低電位入力端子２ｂとの間で主電極によって接続されている。主電極のうち、ドレイン端子Ｄ１０は第２出力端子４ｂおよび第２ＭＯＳトランジスタ１２のドレイン電極Ｄ２に接続され、ソース端子Ｓ１０は低電位入力端子２ｂに接続されている。第１０ＭＯＳトランジスタ２０は、第２ＭＯＳトランジスタ１２と相補的に動作する。つまり、第１０ＭＯＳトランジスタ２０がオンしたときに第２ＭＯＳトランジスタ１２はオフし、第１０ＭＯＳトランジスタ２０がオフしたときに第２ＭＯＳトランジスタ１２はオンする。したがって、第１０ＭＯＳトランジスタ２０がオンしたときには、低電位入力端子２ｂに印加されている電圧ＩＮ−が出力され、第１０ＭＯＳトランジスタ２０がオフしたときには、高電位入力端子２ａに印加されている電圧ＩＮ＋が出力される。
【００３７】
第１１ＭＯＳトランジスタ２１は、第９ＭＯＳトランジスタ１９のゲート電極Ｇ９と低電位入力端子２ｂと、の間で主電極によって接続されている。主電極のうち、ドレイン電極Ｄ１１は、第９ＭＯＳトランジスタ１９のゲート電極Ｇ９に接続され、ソース電極Ｓ１１は、低電位入力端子２ｂに接続されている。第１１ＭＯＳトランジスタ２１は、オンすることによって、第９ＭＯＳトランジスタ１９のゲートソース間を短絡し、第９ＭＯＳトランジスタ１９をオフさせる。
【００３８】
第１２ＭＯＳトランジスタ２２は、第１０ＭＯＳトランジスタ２０のゲート電極Ｇ１０と、低電位入力端子２ｂとの間で主電極によって接続されている。主電極のうち、ドレイン電極Ｄ１２は、第１０ＭＯＳトランジスタ２０のゲート電極Ｇ１０に接続され、ソース電極Ｓ１２は、低電位入力端子２ｂに接続されている。第１２ＭＯＳトランジスタ２２は、オンすることによって、第１２ＭＯＳトランジスタ２２のゲートソース間を短絡し、第１２ＭＯＳトランジスタ２２をオフさせる。
【００３９】
第１３ＭＯＳトランジスタ２３は、第１１ＭＯＳトランジスタ２１のゲート電極Ｇ１１と、低電位入力端子２ｂとの間で主電極によって接続されている。主電極のうち、ドレイン電極Ｄ１３は、第１５ＭＯＳトランジスタ２５の主電極を介して、第１１ＭＯＳトランジスタ２１のゲート電極Ｇ１１に接続され、ソース電極Ｓ１３は、低電位入力端子２ｂに接続されている。
【００４０】
第１４ＭＯＳトランジスタ２４は、第１２ＭＯＳトランジスタ２２のゲート電極Ｇ１２と、低電位入力端子２ｂとの間で主電極によって接続されている。主電極のうち、ドレイン電極Ｄ１４は、第１６ＭＯＳトランジスタ２６の主電極を介して、第１２ＭＯＳトランジスタのゲート電極Ｇ１２に接続され、ソース電極Ｓ１４は、低電位入力端子２ｂに接続されている。第１４ＭＯＳトランジスタ２４のゲート電極Ｇ１４は、第１３ＭＯＳトランジスタ２３のゲート電極Ｇ１３に接続されている。
【００４１】
第１５ＭＯＳトランジスタ２５は、第１１ＭＯＳトランジスタ２１のゲート電極Ｇ１１と、第１３ＭＯＳトランジスタ１５と、の間で主電極によって接続されている。主電極のうち、ドレイン電極Ｄ１５は、第１１ＭＯＳトランジスタ２１のゲート電極Ｇ１１に接続され、ソース電極Ｓ１５は、第１３ＭＯＳトランジスタ２３のドレイン電極Ｄ１３に接続されている。
【００４２】
第１６ＭＯＳトランジスタ２６は、第１２ＭＯＳトランジスタ２２と、第１４ＭＯＳトランジスタ２４と、の間で主電極によって接続されている。主電極のうち、ドレイン電極Ｄ１６は、第１２ＭＯＳトランジスタ２２のゲート電極Ｇ１２に接続され、ソース電極Ｓ１６は、第１４ＭＯＳトランジスタ２４のドレイン電極Ｄ１４に接続されている。第１６ＭＯＳトランジスタ２６のゲート電極Ｇ１６は、第１５ＭＯＳトランジスタ２５のゲート電極Ｇ１５に接続されている。
【００４３】
互いに接続されている第１３ＭＯＳトランジスタ２３のゲート電極Ｇ１３および第１４ＭＯＳトランジスタ２４のゲート電極Ｇ１４は、第１２ＭＯＳトランジスタ２２のゲート電極Ｇ１２に接続されている。互いに接続されている第１５ＭＯＳトランジスタ２５のゲート電極Ｇ１５および第１６ＭＯＳトランジスタ２６のゲート電極Ｇ１６は、第１１ＭＯＳトランジスタ２２のゲート電極Ｇ１１に接続されている。ゲート電極Ｇ１３およびゲート電極Ｇ１４は、ゲート電極Ｇ１１に接続されていてもよく、そのときには、ゲート電極Ｇ１５およびゲート電極Ｇ１６は、ゲート電極Ｇ１２に接続される。
【００４４】
第１３ＭＯＳトランジスタ２３および第１４ＭＯＳトランジスタ２４は、好ましくは同一のトランジスタサイズを有する。第１３ＭＯＳトランジスタ２３および第１４ＭＯＳトランジスタ２４は、カレントミラー回路を構成しており、第１３ＭＯＳトランジスタ２３には、第１４ＭＯＳトランジスタ２４に流れる電流と同じ大きさの電流が流れる。
【００４５】
第１５ＭＯＳトランジスタ２５および第１６ＭＯＳトランジスタ２６は、好ましくは同一のトランジスタサイズを有する。また第１５ＭＯＳトランジスタ２５および第１６ＭＯＳトランジスタ２６は、第１３ＭＯＳトランジスタ２３および第１４ＭＯＳトランジスタ２４と同一のトランジスタサイズを有する。第１５ＭＯＳトランジスタ２５および第１６ＭＯＳトランジスタ２６は、カレントミラー回路を構成しており、第１６ＭＯＳトランジスタ２６には、第１５ＭＯＳトランジスタ２５に流れる電流と同じ大きさの電流が流れる。
【００４６】
第５容量素子３５は、信号入力端子８ｃと、第９ＭＯＳトランジスタ１９のゲート電極Ｇ９との間に接続されている。
【００４７】
第６容量素子３６は、信号入力端子８ｄと、第１０ＭＯＳトランジスタ２０のゲート電極Ｇ１０との間に接続されている。
【００４８】
第７容量素子３７は、信号入力端子８ｃと、第１２ＭＯＳトランジスタ２２のゲート電極Ｇ１１との間に接続されている。
【００４９】
第８容量素子３８は、信号入力端子８ｄと、第１１ＭＯＳトランジスタ２２のゲート電極Ｇ１１との間に接続されている。
【００５０】
第５容量素子３５〜第８容量素子３８は、第１容量素子３１〜第４容量素子３４と同様のコンデンサである。第５容量素子３５〜第８容量素子３８に印加される電圧の直流分は、低電位入力端子２ｂに印加される電圧ＩＮ−と、信号φ３，φ４のＬレベルの電圧との差にほぼ等しい。第５容量素子３５〜第８容量素子３８は、信号入力端子８ｃ，８ｄに入力される信号φ３，φ４の直流分をカットして、交流分を第９ＭＯＳトランジスタ１９等に供給する。したがって、第５容量素子３５〜第８容量素子３８は、電圧ＩＮ−以上の耐圧と、レベルシフト回路１に供給する入力信号の周波数に応じた静電容量値とを有する。
【００５１】
第５容量素子３５〜第８容量素子３８の両端に印加されている直流分の電圧は、電圧ＩＮ−と、信号φ３，φ４のＬレベルの電圧との差であるので、信号φ３，φ４がＬレベルとなったときに、第９ＭＯＳトランジスタ１９〜第１２ＭＯＳトランジスタ２２のゲートソース間電圧は、ほぼ０Ｖとなり、第９ＭＯＳトランジスタ１９〜第１２ＭＯＳトランジスタ２２はオフする。信号φ３，φ４がＨレベルになったときには、第９ＭＯＳトランジスタ１９〜第１２ＭＯＳトランジスタ２２のゲートソース間電圧は、電圧ＩＮ−と信号φ３，φ４の電圧振幅の電圧差が印加されるので、第９ＭＯＳトランジスタ１９〜第１２ＭＯＳトランジスタ２２はオンする。
【００５２】
第９ＭＯＳトランジスタ１９〜第１２ＭＯＳトランジスタ２２を含む回路の部分は、双安定マルチバイブレータである。信号φ３がＨレベルになったときに、第９ＭＯＳトランジスタ１９および第１２ＭＯＳトランジスタ２２は、ほぼ同時にオンする。第１２ＭＯＳトランジスタ２２がオンすることによって、第１０ＭＯＳトランジスタ２０はオフする。その後、相補的な入力信号である信号φ４がＨレベルになったときに、第１０ＭＯＳトランジスタ２０および第１１ＭＯＳトランジスタ２１がオンする。第１１ＭＯＳトランジスタ２１がオンすることによって、第９ＭＯＳトランジスタ１９がオフする。
【００５３】
このように、第９ＭＯＳトランジスタ１９および第１０ＭＯＳトランジスタ２０は、信号φ３，φ４にしたがって交互にオンオフする。信号φ３がＨレベルのときには、第９ＭＯＳトランジスタ１９はオンするので、出力端子４ａから電圧ＩＮ−が出力される（信号φ３と逆相の出力）。一方、信号φ４は、信号φ３と相補的に動作するので、信号φ４がＬレベルのときに、第９ＭＯＳトランジスタ１９はオンであり、出力端子４ａからは、電圧ＩＮ−が出力される（信号φ４と同相の出力）。同様に、信号φ４がＨレベル（信号φ３がＬレベル）のときには、第９ＭＯＳトランジスタ１９はオフであり、出力端子４ａからは電圧ＩＮ＋が出力される。つまり、信号φ３，φ４に対して同相の場合には、信号φ３，φ４のＨレベルは、電圧ＩＮ＋にレベルシフトされ、信号φ３，φ４のＬレベルは、電圧ＩＮ−にレベルシフトされる。信号φ１，φ２に対して逆相の場合には、信号φ１，φ２のＨレベルは、電圧ＩＮ−にレベルシフトされ、信号φ１，φ２のＬレベルは、電圧ＩＮ＋にレベルシフトされる。
【００５４】
カレントミラー回路を構成する第１３ＭＯＳトランジスタ２３〜第１６ＭＯＳトランジスタ２６は、信号φ３，φ４の差動入力に対して第７容量素子３７および第８容量素子を介して能動負荷として動作する。第１３ＭＯＳトランジスタ２３〜第１６ＭＯＳトランジスタ２６は、低電位入力端子２ｂに印加される電圧が下降して、第１１ＭＯＳトランジスタ２１および第１２ＭＯＳトランジスタ２２のゲートソース間に印加される電圧が大きくなり、第１１ＭＯＳトランジスタ２１および第１２ＭＯＳトランジスタ２２がオフできなくなることを防止する。具体的には、第１３ＭＯＳトランジスタ２３〜第１６ＭＯＳトランジスタ２６は、低電位入力端子２ｂに印加される電圧が低くなったことを検出して、第８容量素子３８および第７容量素子３７に低電位入力端子２ｂに印加される電圧の低下分に相当する電荷を充電する。第１３ＭＯＳトランジスタ２３〜第１６ＭＯＳトランジスタ２６は、第１１ＭＯＳトランジスタ２１および第１２ＭＯＳトランジスタ２２のゲートソース間電圧が適切な値となったことを検出して、第８容量素子３８および第７容量素子３７への充電を停止する。
【００５５】
なお、高電位入力端子２ａと低電位入力端子２ｂとの間に印加される電圧が５Ｖを超える高電圧となる場合には、第１ＭＯＳトランジスタ１１、第２ＭＯＳトランジスタ１２、第９ＭＯＳトランジスタ１９および第１０ＭＯＳトランジスタ２０は、ＤＭＯＳ（Double-Diffused MOSFET）構造が採用される。ＤＭＯＳ構造を採用することによって、ドレインソース間電圧の耐圧を高耐圧とすることができる。
【００５６】
本実施形態のレベルシフト回路１の詳細な動作について説明する。
図３および図４は、本実施形態のレベルシフト回路１の動作例を示すタイミングチャートである。
ｐチャネルＭＯＳトランジスタによって構成されたレベルシフト回路１の部分では、高電位入力端子２ａの電位が上昇した場合には、第３容量素子３３および第４容量素子３４への充電経路は、能動負荷である第５ＭＯＳトランジスタ１５〜第８ＭＯＳトランジスタ１８によって形成される。なお、高電位入力端子２ａの電位が低下した場合には、第３ＭＯＳトランジスタ１３および第４ＭＯＳトランジスタ１４のゲートソース間にしきい値を下回る電圧が印加され続けることがないので、第５ＭＯＳトランジスタ１５〜第８ＭＯＳトランジスタ１８の動作にかかわらず、正常な動作が可能である。
【００５７】
一方、ｎチャネルＭＯＳトランジスタによって構成されたレベルシフト回路１の部分では、低電位入力端子２ｂの電位が低下した場合には、第７容量素子３７および第８容量素子３８への充電経路は、能動負荷である第１３ＭＯＳトランジスタ２３〜第１６ＭＯＳトランジスタ２６によって形成される。なお、低電位入力端子２ｂの電圧が上昇した場合には、第１１ＭＯＳトランジスタ２１および第１２ＭＯＳトランジスタ２２のゲートソース間にしきい値を超える電圧が印加され続けることがないので、第１３ＭＯＳトランジスタ２３〜第１６ＭＯＳトランジスタ２６の動作にかかわらず、正常な動作が可能である。
【００５８】
そこで、以下では、ｐチャネルＭＯＳトランジスタで構成されたレベルシフト回路の部分とｎチャネルＭＯＳトランジスタで構成されたレベルシフト回路の部分とに分けて説明する。まず、ｐチャネルＭＯＳトランジスタで構成されたレベルシフト回路の部分の動作について説明する。
【００５９】
図３の最上段および２段目に示す波形は、信号入力端子８ｂ，８ａにそれぞれ入力される信号φ２，φ１である。信号φ１，φ２は、相補的な波形を有する。つまり、信号φ１がＨレベルのときには、信号φ２は、Ｌレベルであり、信号φ１がＬレベルのときには、信号φ２はＨレベルである。信号φ１のＬレベルとＨレベルのデューティ比は、任意に設定することができ、５０％でもよく５０％でなくてもよい。なお、ここでは図示しないが、信号φ１，φ２によって駆動されるＭＯＳトランジスタのスイッチング時間による同時オンを防止するために、信号φ1，φ２には、ともにＨレベルとなるデッドタイムが設けられている。なお、この例では、信号φ１，φ２のＨレベルは５Ｖであり、Ｌレベルは０Ｖである。
【００６０】
図３の３段目に示す波形は、高電位入力端子２ａに印加される電圧ＩＮ＋の波形である。電圧ＩＮ＋は、信号生成回路４４およびバッファ回路４２の接地端子７からの電位で表されるものとする。この例では、時刻ｔ０〜時刻ｔ２では１０Ｖであり、時刻ｔ２〜時刻ｔ６では１５Ｖであり、時刻ｔ６〜時刻ｔ８では２０Ｖである。なお、低電位入力端子２ｂに印加される電圧ＩＮ−は、電圧ＩＮ＋よりも低い電圧が印加されているものとする。
【００６１】
図３の４段目および５段目に示す波形は、第４ＭＯＳトランジスタ１４のゲートソース間電圧および第３ＭＯＳトランジスタ１３のゲートソース間電圧の波形をそれぞれ表している。第１ＭＯＳトランジスタ１１〜第８ＭＯＳトランジスタ１８は、ｐチャネルＭＯＳトランジスタであるため、ゲート電極に印加される電圧がソース電極よりも低い電圧のときにオン状態となる。ゲート電極の電位がソース電極の電位に等しい（Ｈレベル）のときにＭＯＳトランジスタはオフとなり、ゲート電極の電位がソース電極の電位よりもしきい値電圧よりも低いときにＭＯＳトランジスタはオンする。
【００６２】
図３の６段目および最下段には、第２ＭＯＳトランジスタ１２および第１ＭＯＳトランジスタ１１がオンまたはオフのいずれの状態にあるかを示している。
【００６３】
時刻ｔ０〜時刻ｔ１では、信号φ２はＬレベルであり、第３ＭＯＳトランジスタ（Ｍ３）１３のゲートソース間に５Ｖが印加され、第３ＭＯＳトランジスタ（Ｍ３）１３はオンしている。また、第２ＭＯＳトランジスタ（Ｍ２）１２もゲートソース間に５Ｖが印加され、オンしている。第３ＭＯＳトランジスタ１３がオンしていることによって、第１ＭＯＳトランジスタ（Ｍ１）１１のゲートソース間は、ほぼ短絡状態にあり、第１ＭＯＳトランジスタ（Ｍ１）１１はオフしている。
【００６４】
第５ＭＯＳトランジスタ（Ｍ５）１５および第６ＭＯＳトランジスタ（Ｍ６）１６のそれぞれのゲート電極Ｇ５，Ｇ６は、第４ＭＯＳトランジスタ（Ｍ４）のゲート電極Ｇ４に接続されている。そのため、ゲート電極Ｇ５，Ｇ６の電位は、信号φ１のＨレベルによって電圧ＩＮ＋の電位となっており、第５ＭＯＳトランジスタ（Ｍ５）１５および第６ＭＯＳトランジスタ（Ｍ６）１６はオフしている。
【００６５】
第７ＭＯＳトランジスタ（Ｍ７）１７および第８ＭＯＳトランジスタ（Ｍ８）１８のそれぞれのゲート電極Ｇ７，Ｇ８は、第３ＭＯＳトランジスタ（Ｍ３）のゲート電極Ｇ３に接続されている。そのため、ゲート電極Ｇ７，Ｇ８の電位は、信号φ２のＬレベルによって、電圧ＩＮ＋から５Ｖ低い電位となっており、第７ＭＯＳトランジスタ（Ｍ７）１７および第８ＭＯＳトランジスタ（Ｍ８）１８は、オンしている。
【００６６】
時刻ｔ１〜時刻ｔ２では、信号φ２は、Ｈレベルとなり、信号φ１がＬレベルとなる。そのため、第４ＭＯＳトランジスタ（Ｍ４）のゲートソース間に５Ｖが印加されて、第４ＭＯＳトランジスタ（Ｍ４）がオンする。また、信号φ１によって、第１ＭＯＳトランジスタ（Ｍ１）もオンする。第４ＭＯＳトランジスタ（Ｍ４）１４がオンすることによって、第２ＭＯＳトランジスタ（Ｍ２）１２のゲートソース間が短絡されるので、第２ＭＯＳトランジスタ（Ｍ２）はオフする。
【００６７】
第５ＭＯＳトランジスタ（Ｍ５）１５および第６ＭＯＳトランジスタ（Ｍ６）１６のゲート電極Ｇ５，Ｇ６は、第４ＭＯＳトランジスタ（Ｍ４）１４のゲート電極Ｇ４に接続されているので、電圧ＩＮ＋から５Ｖ低い電圧になっている。そのため、時刻ｔ１〜時刻ｔ２の期間では、第５ＭＯＳトランジスタ（Ｍ５）１５および第６ＭＯＳトランジスタ（Ｍ６）１６はオンしている。
【００６８】
第７ＭＯＳトランジスタ（Ｍ７）１７および第８ＭＯＳトランジスタ（Ｍ８）１８のゲート電極Ｇ７，Ｇ８は、第３ＭＯＳトランジスタ（Ｍ３）１３のゲート電極Ｇ３に接続されているので、電圧ＩＮ＋の電位になっている。そのため、時刻ｔ１〜時刻ｔ２の期間では、第７ＭＯＳトランジスタ（Ｍ７）１７および第８ＭＯＳトランジスタ（Ｍ８）はオフしている。
【００６９】
時刻ｔ２において、電圧ＩＮ＋が１５Ｖに上昇する。第７ＭＯＳトランジスタ（Ｍ７）１７および第８ＭＯＳトランジスタ（Ｍ８）１８のゲート電極Ｇ７，Ｇ８の電位は、信号φ２のＨレベルによって、上昇する前の電圧ＩＮ＋の電位であり、電圧値１０Ｖとなっている。
【００７０】
このとき、第６ＭＯＳトランジスタ（Ｍ６）１６はオンしているので、第８ＭＯＳトランジスタ（Ｍ８）１８のソース電極Ｓ８の電位は、電圧ＩＮ＋とともに上昇する。第８ＭＯＳトランジスタ（Ｍ８）１８のゲートソース間の電圧が第８ＭＯＳトランジスタ（Ｍ８）のしきい値電圧を超えると、第８ＭＯＳトランジスタ（Ｍ８）１８は、オンし、電流を流す。第８ＭＯＳトランジスタ（Ｍ８）がオンすることよって、第３容量素子（Ｃ３）３３は充電される。
【００７１】
同時に、第５ＭＯＳトランジスタ（Ｍ５）１５がオンしており、第７ＭＯＳトランジスタ（Ｍ７）１７のソース電極Ｓ７の電位は、電圧ＩＮ＋とともに上昇する。第７ＭＯＳトランジスタ（Ｍ７）１７のゲートソース間電圧が第７ＭＯＳトランジスタ（Ｍ７）１７のしきい値電圧を超えると、第７ＭＯＳトランジスタ（Ｍ７）１７はオンする。第７ＭＯＳトランジスタ（Ｍ７）がオンすることによって、第４容量素子（Ｃ４）３４は充電される。
【００７２】
第５ＭＯＳトランジスタ（Ｍ５）１５および第７ＭＯＳトランジスタ（Ｍ７）１７を含む充電経路で、第４容量素子（Ｃ４）３４は充電され、充電された電荷量にしたがって第７ＭＯＳトランジスタ（Ｍ７）１７のドレイン電極Ｄ７の電位は上昇する。ドレイン電極Ｄ７の電位が上昇して、電圧ＩＮ＋との電位差が、第７ＭＯＳトランジスタ（Ｍ７）１７のしきい値電圧以下となったときに、第７ＭＯＳトランジスタ（Ｍ７）１７はオフする。
【００７３】
第３容量素子（Ｃ３）３３は、第６ＭＯＳトランジスタ（Ｍ６）１６および第８ＭＯＳトランジスタ（Ｍ８）１８を含む充電経路で充電され、充電された電荷量にしたがって第８ＭＯＳトランジスタ（Ｍ８）１８のドレイン電極Ｄ８の電位が上昇する。第８ＭＯＳトランジスタ（Ｍ８）は、第７ＭＯＳトランジスタ（Ｍ７）１７とカレントミラー回路を構成しており、同一のトランジスタサイズを有しているので、第４容量素子（Ｃ４）３４への充電電流値は、第３容量素子（Ｃ３）３３への充電電流値と同一である。第３容量素子（Ｃ３）３３および第４容量素子（Ｃ４）３４は同一静電容量に設定されており、第３容量素子（Ｃ３）３３および第４容量素子（Ｃ４）３４の電圧上昇値は同じである。
【００７４】
第７ＭＯＳトランジスタ（Ｍ７）１７とカレントミラー回路を構成する第８ＭＯＳトランジスタ（Ｍ８）１８は、第７ＭＯＳトランジスタ（Ｍ７）がオフすることによりオフする。つまり、第７ＭＯＳトランジスタ（Ｍ７）１７および第８ＭＯＳトランジスタ（Ｍ８）１８は、ほぼ同時にオフし、第３容量素子（Ｃ３）３３および第４容量素子（Ｃ４）３４への充電動作が終了する。このときのタイミングは時刻ｔ２ａである。
【００７５】
つまり、第７ＭＯＳトランジスタ（Ｍ７）１７のドレイン電極Ｄ７の電位が１５Ｖまで上昇すると、第７ＭＯＳトランジスタ（Ｍ７）１７はオフする。第３容量素子（Ｃ３）３３および第４容量素子（Ｃ４）３４の充電電流は同一なので、第８ＭＯＳトランジスタ（Ｍ８）１８のドレイン電極Ｄ８の電位が、ドレイン電極Ｄ７の電位よりも５Ｖ低い１０Ｖとなったときに、第８ＭＯＳトランジスタ（Ｍ８）１８はオフする。このようにして、第３容量素子３３および第４容量素子３４には、ほぼ同量の電荷が蓄積され、それぞれの両端の電圧値は、電圧ＩＮ＋の電位と信号φ１，φ２のＨレベルの電位との差にほぼ等しくなる。
【００７６】
時刻ｔ２ａ〜時刻ｔ３においては、時刻ｔ１〜時刻ｔ２における状態と同一の状態で動作する。
【００７７】
時刻ｔ３〜時刻ｔ４においては、φ２がＬレベルになるので、時刻ｔ０〜時刻ｔ１の場合と同様にして、第２ＭＯＳトランジスタ（Ｍ２）１２がオンする。また、第３ＭＯＳトランジスタ（Ｍ３）１３がオンするので、第１ＭＯＳトランジスタ（Ｍ１）１１がオフする。このとき、第５ＭＯＳトランジスタ（Ｍ５）１５および第６ＭＯＳトランジスタ（Ｍ６）１６は、それぞれのゲート電極Ｇ５，Ｇ６がＨレベルとなっているので、オフ状態にある。一方、第７ＭＯＳトランジスタ（Ｍ７）１７および第８ＭＯＳトランジスタ（Ｍ８）１８は、それぞれのゲート電極Ｇ７，Ｇ８がＬレベルとなっているので、オン状態にある。
【００７８】
時刻ｔ４〜時刻ｔ５においては、φ１がＬレベルになるので、時刻ｔ１〜時刻ｔ２と同様にして、第１ＭＯＳトランジスタ（Ｍ１）１１がオンする。また、第４ＭＯＳトランジスタ（Ｍ４）１４がオンするので、第２ＭＯＳトランジスタ（Ｍ２）１２がオフする。このとき、第７ＭＯＳトランジスタ（Ｍ７）１７および第８ＭＯＳトランジスタ（Ｍ８）１８は、それぞれのゲート電極Ｇ７，Ｇ８がＨレベルなのでオフ状態である。第５ＭＯＳトランジスタ（Ｍ５）および第６ＭＯＳトランジスタ（Ｍ６）は、それぞれのゲート電極Ｇ５，Ｇ６がＬレベルなので、オン状態にある。
【００７９】
時刻ｔ５〜時刻ｔ６において、信号φ２がＬレベルになるので、第２ＭＯＳトランジスタ（Ｍ２）１２がオンするとともに、第３ＭＯＳトランジスタ（Ｍ３）１３がオンする。第３ＭＯＳトランジスタ（Ｍ３）１３のオンによって、第１ＭＯＳトランジスタ（Ｍ１）はオフする。このとき、第７ＭＯＳトランジスタ（Ｍ７）１７および第８ＭＯＳトランジスタ（Ｍ８）１８のそれぞれのゲート電極Ｇ７，Ｇ８はＬレベルなので、第７ＭＯＳトランジスタ（Ｍ７）１７および第８ＭＯＳトランジスタ（Ｍ８）１８はオンしている。第５ＭＯＳトランジスタ（Ｍ５）１５および第６ＭＯＳトランジスタ（Ｍ６）１６のそれぞれのゲート電極Ｇ５，Ｇ６は、Ｈレベルなので、第５ＭＯＳトランジスタ（Ｍ５）１５および第６ＭＯＳトランジスタ（Ｍ６）１６はオフしている。
【００８０】
時刻ｔ６において、電圧ＩＮ＋は、さらに５Ｖ上昇して２０Ｖとなる。第５ＭＯＳトランジスタ（Ｍ５）および第６ＭＯＳトランジスタ（Ｍ６）１６のゲート電極Ｇ５，Ｇ６の電位は、信号φ１のＨレベルによって電圧ＩＮ＋の電位であり、時刻ｔ６の直前の１５Ｖに固定されている。
【００８１】
第５ＭＯＳトランジスタ（Ｍ５）１５のソース電極Ｓ５は電圧ＩＮ＋とともに上昇する。第５ＭＯＳトランジスタ（Ｍ５）１５のゲートソース間電圧が、第５ＭＯＳトランジスタ（Ｍ５）１５のしきい値電圧以下となったときに、第５ＭＯＳトランジスタ（Ｍ５）１５はオンする。
【００８２】
同時に、第５ＭＯＳトランジスタ（Ｍ５）１５とともにカレントミラー回路を構成する第６ＭＯＳトランジスタ（Ｍ６）１６はオンする。
【００８３】
第５ＭＯＳトランジスタ（Ｍ５）１５および第７ＭＯＳトランジスタ（Ｍ７）１７を含む充電経路が形成され、第４容量素子（Ｃ４）３４が充電される。
【００８４】
第６ＭＯＳトランジスタ（Ｍ６）１６および第８ＭＯＳトランジスタ（Ｍ８）１８を含む充電経路が形成され、第３容量素子（Ｃ３）３３が充電される。
【００８５】
第５ＭＯＳトランジスタ（Ｍ５）１５および第６ＭＯＳトランジスタ（Ｍ６）１６は同一トランジスタサイズを有するカレントミラー回路なので、第４容量素子（Ｃ４）３４および第３容量素子（Ｃ３）３３を、それぞれ同一の電流値で充電する。
【００８６】
第８ＭＯＳトランジスタ（Ｍ８）１８のドレイン電極Ｄ８の電位は、第３容量素子（Ｃ３）３３の電位の上昇とともに上昇する。ドレイン電極Ｄ８に接続された第６ＭＯＳトランジスタ（Ｍ６）のゲート電極Ｇ６の電位も上昇する。第６ＭＯＳトランジスタ（Ｍ６）１６のゲートソース間電圧が、第６ＭＯＳトランジスタ（Ｍ６）１６のしきい値電圧よりも高くなったときに、第６ＭＯＳトランジスタ（Ｍ６）１６は、オフする。
【００８７】
第６ＭＯＳトランジスタ（Ｍ６）１６とともにカレントミラー回路を構成する第５ＭＯＳトランジスタ（Ｍ５）１５は、第６ＭＯＳトランジスタ（Ｍ６）１６がオフするためオフする。
【００８８】
第５ＭＯＳトランジスタ（Ｍ５）１５および第６ＭＯＳトランジスタ（Ｍ６）１６は同時にオフし、このときのタイミングがｔ６ａである。
【００８９】
第３容量素子（Ｃ３）３３および第４容量素子（Ｃ４）３４の静電容量は等しく設定されているので、第３容量素子（Ｃ３）３３および第４容量素子（Ｃ４）３４の電圧の上昇分は、等しくなる。つまり、時刻ｔ６ａにおいては、第８ＭＯＳトランジスタ（Ｍ８）１８のドレイン電極Ｄ８の電位は、２０Ｖ程度であり、第７ＭＯＳトランジスタ（Ｍ７）１７のドレイン電極Ｄ７の電位は、１５Ｖ程度となる。このようにして、第３容量素子３３および第４容量素子３４には、ほぼ同量の電荷が充電され、それぞれの両端の電圧値は、電圧ＩＮ＋の電位と信号φ１，φ２のＨレベルの電位との差にほぼ等しくなる。
【００９０】
時刻ｔ６ａ〜時刻ｔ７では、時刻ｔ５〜時刻ｔ６における状態と同一の状態で動作が継続される。
【００９１】
時刻ｔ７〜時刻ｔ８においては、時刻ｔ１〜時刻ｔ２および時刻ｔ４〜時刻ｔ５の場合と同様に、信号φ１によって、第１ＭＯＳトランジスタ（Ｍ１）１１がオンし、第４ＭＯＳトランジスタ（Ｍ４）１４がオンする。第４ＭＯＳトランジスタ（Ｍ４）１４がオンすることによって、第２ＭＯＳトランジスタ（Ｍ２）１２がオフする。
【００９２】
このようにして、電圧ＩＮ＋の上昇を検出して、それまでオフしていた第７ＭＯＳトランジスタ（Ｍ７）１７および第８ＭＯＳトランジスタ（Ｍ８）１８からなるカレントミラー回路、または、第５ＭＯＳトランジスタ（Ｍ５）１５および第６ＭＯＳトランジスタ（Ｍ６）１６からなるカレントミラー回路がオンする。カレントミラー回路がオンすることによって、第３容量素子（Ｃ３）３３および第４容量素子（Ｃ４）３４が同一の電流値で充電される。第３容量素子（Ｃ３）および第４容量素子（Ｃ４）３４は、同一の静電容量を有しているので、同一の充電電流が流れることによって、上昇する電圧も同一になる。上昇した電圧ＩＮ＋にほぼ等しくなったことを検出して、第７ＭＯＳトランジスタ（Ｍ７）１７および第８ＭＯＳトランジスタ（Ｍ８）１８、または第５ＭＯＳトランジスタ（Ｍ５）１５および第６ＭＯＳトランジスタ（Ｍ６）１６は、ふたたびオフするので、第３容量素子（Ｃ３）および第４容量素子（Ｃ４）の両端の電圧は、電圧ＩＮ＋の上昇分が加算されて、ほぼ等しい電圧となる。
【００９３】
次に、ｎチャネルＭＯＳトランジスタで構成されたレベルシフト回路の部分の動作について説明する。
【００９４】
図４の最上段および２段目に示す波形は、信号入力端子８ｄ，８ｃにそれぞれ入力される信号φ４，φ３の波形である。信号φ３，φ４は、相補的な波形を有する。つまり、信号φ３がＨレベルのときには、信号φ４は、Ｌレベルであり、信号φ３がＬレベルのときには、信号φ４はＨレベルである。また、信号φ３，φ４は、ｐチャネルＭＯＳトランジスタで構成されたレベルシフト回路の部分に対する信号φ１，φ２とは、それぞれ同一論理の関係にある。つまり、信号φ３がＬレベルのときには、信号φ１はＬレベルであり、信号φ３がＨレベルのときには、信号φ１はＨレベルである。また、信号φ４がＬレベルのときには、信号φ２は、Ｌレベルであり、信号φ４がＨレベルのときには、信号φ２はＨレベルである。信号φ３，φ４のＨレベルとＬレベルとのデューティ比は、任意に設定することができ、５０％でもよく、５０％でなくてもよい。また、ここでは図示しないが、ＭＯＳトランジスタのスイッチング時間による同時オンを防止するために、信号φ３，φ４には、ともにＬレベルとなるデッドタイムが設けられている。信号φ３、φ４のＨレベルは５Ｖであり、Ｌレベルは０Ｖである。
【００９５】
図４の３段目に示す波形は、低電位入力端子２ｂに印加される電圧ＩＮ−の波形である。電圧ＩＮ−は、信号生成回路４４およびバッファ回路４２の接地端子７からの電位で表されている。この例では、時刻ｔ１０〜時刻ｔ１２では０Ｖであり、時刻ｔ１２〜時刻ｔ１６では−５Ｖであり、時刻ｔ１６〜時刻ｔ１８では−１０Ｖである。なお、高電位入力端子２ａに印加される電圧ＩＮ＋は、電圧ＩＮ−よりも高い電圧が印加されているものとする。
【００９６】
図４の４段目および５段目に示す波形は、第１２ＭＯＳトランジスタ２２のゲートソース間電圧および第１１ＭＯＳトランジスタ１１のゲートソース間電圧の波形をそれぞれ表している。第９ＭＯＳトランジスタ１９〜第１６ＭＯＳトランジスタ２６は、ｎチャネルＭＯＳトランジスタであるため、ゲート電極に印加される電圧は、ソース電極よりも高い電圧のときにオン状態となる。信号φ３，φ４の振幅が５Ｖのときには、ゲート電極の電位がソース電極の電位よりも高い（Ｈレベル）ときにＭＯＳトランジスタはオンとなり、ゲート電極の電位がソース電極の電位とほぼ等しい（Ｌレベル）ときにＭＯＳトランジスタはオフする。
【００９７】
図４の６段目および７段目には、第１０ＭＯＳトランジスタ２０および第９ＭＯＳトランジスタ１９がオンまたはオフのいずれの状態にあるかを示している。
【００９８】
時刻ｔ１０〜時刻ｔ１１では、信号φ４は、Ｈレベルであり、第１０ＭＯＳトランジスタ（Ｍ１０）２０のゲートソース間に５Ｖが印加され、第１０ＭＯＳトランジスタ（Ｍ１０）２０はオンしている。また、第１１ＭＯＳトランジスタ（Ｍ１１）２１もゲートソース間に５Ｖが印加され、オンしている。第１１ＭＯＳトランジスタ２１がオンしていることによって、第９ＭＯＳトランジスタ（Ｍ９）１９のゲートソース間は短絡状態にあり、第９ＭＯＳトランジスタ（Ｍ９）１９はオフしている。
【００９９】
第１３ＭＯＳトランジスタ（Ｍ１３）２３および第１４ＭＯＳトランジスタ（Ｍ１４）２４のそれぞれのゲート電極Ｇ１３，Ｇ１４は、第１２ＭＯＳトランジスタ（Ｍ１２）のゲート電極Ｇ１２に接続されている。そのため、ゲート電極Ｇ１３，Ｇ１４の電位は、信号φ３のＬレベルによって電圧ＩＮ−の電位であり、第１３ＭＯＳトランジスタ（Ｍ１３）２３および第１４ＭＯＳトランジスタ（Ｍ１４）２４はオフしている。第１５ＭＯＳトランジスタ（Ｍ１５）２５および第１６ＭＯＳトランジスタ（Ｍ１６）２６のそれぞれのゲート電極Ｇ１５，Ｇ１６は、第１１ＭＯＳトランジスタ（Ｍ１１）のゲート電極Ｇ１１に接続されている。そのため、ゲート電極Ｇ１５，Ｇ１６の電位は、信号φ２のＨレベルによって電圧ＩＮ−に５Ｖが加算された電位であり、第１５ＭＯＳトランジスタ（Ｍ１５）２５および第１６ＭＯＳトランジスタ（Ｍ１６）２６は、オンしている。
【０１００】
時刻ｔ１１〜時刻ｔ１２では、信号φ４は、Ｌレベルとなり、信号φ３がＨレベルとなる。そのため、第９ＭＯＳトランジスタ（Ｍ９）１９がオンし、第１２ＭＯＳトランジスタ（Ｍ１２）２２がオンする。第１２ＭＯＳトランジスタ（Ｍ１２）がオンすることによって、第１０ＭＯＳトランジスタ（Ｍ１０）２０がオフする。
【０１０１】
第１３ＭＯＳトランジスタ（Ｍ１３）２３および第１４ＭＯＳトランジスタ（Ｍ１４）２４のそれぞれのゲート電極Ｇ１３，Ｇ１４は、第１２ＭＯＳトランジスタ（Ｍ１２）２４のゲート電極Ｇ２４に接続されている。そのため、ゲート電極Ｇ１３，Ｇ１４の電位は、信号φ３のＨレベルによって電圧ＩＮ−に５Ｖが加算された電位となり、第１３ＭＯＳトランジスタ（Ｍ１３）２３および第１４ＭＯＳトランジスタ（Ｍ１４）２４は、オンしている。第１５ＭＯＳトランジスタ（Ｍ１５）２５および第１６ＭＯＳトランジスタ（Ｍ１６）２６のそれぞれのゲート電極Ｇ１５，Ｇ１６は、第１１ＭＯＳトランジスタ（Ｍ１１）２１のゲート電極Ｇ１１に接続されている。そのため、ゲート電極Ｇ１５，Ｇ１６の電位は、信号φ４のＬレベルによって、電圧ＩＮ−の電位であり、第１５ＭＯＳトランジスタ（Ｍ１５）２５および第１６ＭＯＳトランジスタ（Ｍ１６）２６はオフしている。
【０１０２】
時刻ｔ１２において、電圧ＩＮ−は、０Ｖから−５Ｖに下降する。第１５ＭＯＳトランジスタ（Ｍ１５）２５および第１６ＭＯＳトランジスタ（Ｍ１６）２ゲート電極Ｇ１５，Ｇ１６の電位は、信号φ４のＬレベルによって、下降する前の電圧ＩＮ−の電位であり、電圧値０Ｖになっている。
【０１０３】
このとき第１４ＭＯＳトランジスタ（Ｍ１４）２４はオンしており、第１６ＭＯＳトランジスタ（Ｍ１６）２６のソース電極Ｓ１６の電位は、電圧ＩＮ−とともに低下する。第１６ＭＯＳトランジスタ（Ｍ１６）２６のゲートソース間の電圧が、第１６ＭＯＳトランジスタ（Ｍ１６）２６のしきい値電圧を超えると、第１６ＭＯＳトランジスタ（Ｍ１６）２６はオンし、電流を流す。第１６ＭＯＳトランジスタ（Ｍ１６）２６がオンすることによって、第７容量素子（Ｃ７）３７は充電される。
【０１０４】
同時に、第１３ＭＯＳトランジスタ（Ｍ１３）２３がオンしており、第１５ＭＯＳトランジスタ（Ｍ１５）２５のソース電極Ｓ１５の電位は、電圧ＩＮ−とともに低下する。第１５ＭＯＳトランジスタ（Ｍ１５）２５のゲートソース間電圧が第１５ＭＯＳトランジスタ（Ｍ１５）２５のしきい値電圧を超えると、第１５ＭＯＳトランジスタ（Ｍ１５）２５はオンする。第１５ＭＯＳトランジスタ（Ｍ１５）２５がオンすることによって第８容量素子（Ｃ８）３８は充電される。
【０１０５】
第１３ＭＯＳトランジスタ（Ｍ１３）２３および第１５ＭＯＳトランジスタ（Ｍ１５）２５を含む充電経路で、第８容量素子（Ｃ８）３８は充電され、充電された電荷量にしたがって第１５ＭＯＳトランジスタ（Ｍ１５）２５のドレイン電極Ｄ１５の電位は下降する。ドレイン電極Ｄ１５に接続されたゲート電極Ｇ１５の電位が低下し、電圧ＩＮ−との電位差が、第１５ＭＯＳトランジスタ（Ｍ１５）２５のしきい値電圧以下となったときに、第１５ＭＯＳトランジスタ（Ｍ１５）２５はオフする。
【０１０６】
第３７容量素子（Ｃ７）３７は、第１４ＭＯＳトランジスタ（Ｍ１４）２４および第１６ＭＯＳトランジスタ（Ｍ１６）２６を含む充電経路で充電され、充電された電荷量にしたがって第１６ＭＯＳトランジスタ（Ｍ１６）２６のドレイン電極Ｄ１６の電位が下降する。第１６ＭＯＳトランジスタ（Ｍ１６）は、第１５ＭＯＳトランジスタ（Ｍ１５）２５とカレントミラー回路を構成しており、同一のトランジスタサイズを有しているので、第８容量素子（Ｃ８）３８への充電電流値は、第７容量素子（Ｃ７）３７への充電電流値と同一である。第７容量素子（Ｃ７）３７および第８容量素子（Ｃ８）３８は同一静電容量に設定されており、第７容量素子（Ｃ７）３７および第８容量素子（Ｃ８）３８の電圧上昇値は同じである。
【０１０７】
第１５ＭＯＳトランジスタ（Ｍ１５）２５とカレントミラー回路を構成する第１６ＭＯＳトランジスタ（Ｍ１６）２６は、第１５ＭＯＳトランジスタ（Ｍ１５）がオフすることによりオフする。つまり、第１５ＭＯＳトランジスタ（Ｍ１５）２５および第１６ＭＯＳトランジスタ（Ｍ１６）２６は、ほぼ同時にオフし、第７容量素子（Ｃ７）３７および第８容量素子（Ｃ８）３８への充電動作が終了する。このときのタイミングは時刻ｔ１２ａである。
【０１０８】
つまり、第１５ＭＯＳトランジスタ（Ｍ１５）２５のドレイン電極Ｄ１５の電位が−５Ｖまで下降すると、第１５ＭＯＳトランジスタ（Ｍ１５）２５はオフする。第７容量素子（Ｃ７）３７および第８容量素子（Ｃ８）３８の充電電流は同一なので、第１６ＭＯＳトランジスタ（Ｍ１６）２６のドレイン電極Ｄ１６の電位が、ドレイン電極Ｄ１５の電位よりも５Ｖ高い０Ｖとなったときに、第１２ＭＯＳトランジスタ（Ｍ１２）２２は、オンし、第１０ＭＯＳトランジスタ（Ｍ１０）２０はオフする。このようにして、第７容量素子３７および第８容量素子３８には、ほぼ同量の電荷が充電され、それぞれの両端の電圧値は、電圧ＩＮ−の電位と、信号φ３，φ４のＬレベルの電位との差にほぼ等しくなる。
【０１０９】
時刻ｔ１２ａ〜時刻ｔ１３においては、時刻ｔ１１〜時刻ｔ１２における状態と同一の状態で動作する。
【０１１０】
時刻ｔ１３〜時刻ｔ１４においては、φ４がＨレベルになるので、時刻ｔ１０〜時刻ｔ１１の場合と同様にして、第１０ＭＯＳトランジスタ（Ｍ１０）２０がオンする。また、第１１ＭＯＳトランジスタ（Ｍ１１）２１がオンするので、第９ＭＯＳトランジスタ（Ｍ９）１９がオフする。このとき、第１３ＭＯＳトランジスタ（Ｍ１３）２３および第１４ＭＯＳトランジスタ（Ｍ１４）２４は、それぞれのゲート電極Ｇ１３，Ｇ１４がＬレベルとなっているので、オフ状態にある。一方、第１５ＭＯＳトランジスタ（Ｍ１５）２５および第１６ＭＯＳトランジスタ（Ｍ１６）２６は、それぞれのゲート電極Ｇ１５，Ｇ１６がＨレベルとなっているので、オン状態にある。
【０１１１】
時刻ｔ１４〜時刻ｔ１５においては、信号φ３がＨレベルになるので、時刻ｔ１１〜時刻ｔ１２と同様にして、第９ＭＯＳトランジスタ（Ｍ９）１９がオンする。また、第１２ＭＯＳトランジスタ（Ｍ１２）２２がオンするので、第１０ＭＯＳトランジスタ（Ｍ１０）２０がオフする。このとき、第１３ＭＯＳトランジスタ（Ｍ１３）および第１４ＭＯＳトランジスタ（Ｍ１４）は、それぞれのゲート電極Ｇ１３，Ｇ１４がＨレベルなので、オン状態にある。第１５ＭＯＳトランジスタ（Ｍ１５）２５および第１６ＭＯＳトランジスタ（Ｍ１６）２６は、それぞれのゲート電極Ｇ１５，Ｇ１６がＬレベルなのでオフ状態である。
【０１１２】
時刻ｔ１５〜時刻ｔ１６において、信号φ４がＨレベルになるので、第１０ＭＯＳトランジスタ（Ｍ１０）２０がオンするとともに、第１１ＭＯＳトランジスタ（Ｍ１１）２１がオンする。第１１ＭＯＳトランジスタ（Ｍ１１）２１がオンすることによって、第９ＭＯＳトランジスタ（Ｍ９）はオフする。このとき、第１３ＭＯＳトランジスタ（Ｍ１３）２３および第１４ＭＯＳトランジスタ（Ｍ１４）２４のそれぞれのゲート電極Ｇ１３，Ｇ１４は、Ｌレベルなので、第１３ＭＯＳトランジスタ（Ｍ１３）２３および第１４ＭＯＳトランジスタ（Ｍ１４）２４はオフしている。第１５ＭＯＳトランジスタ（Ｍ１５）２５および第１６ＭＯＳトランジスタ（Ｍ１６）２６のそれぞれのゲート電極Ｇ１５，Ｇ１６はＨレベルなので、第１５ＭＯＳトランジスタ（Ｍ１５）２５および第１６ＭＯＳトランジスタ（Ｍ１６）２６はオンしている。
【０１１３】
時刻ｔ１６において、電圧ＩＮ−がさらに５Ｖ下降して、−１０Ｖとなる。第１３ＭＯＳトランジスタ（Ｍ１３）２３および第１４ＭＯＳトランジスタ（Ｍ１４）２４のゲート電極Ｇ１３，Ｇ１４の電位は、信号φ３によってＬレベルであり、時刻ｔ１６の直前の−５Ｖに固定されている。
【０１１４】
第１３ＭＯＳトランジスタ（Ｍ１３）２３のソース電極Ｓ１３は電圧ＩＮ−とともに下降する。第１３ＭＯＳトランジスタ（Ｍ１３）２３のゲートソース間電圧が、第１３ＭＯＳトランジスタ（Ｍ１３）２３のしきい値電圧以上となったときに、第１３ＭＯＳトランジスタ（Ｍ１３）２３はオンする。
【０１１５】
同時に、第１３ＭＯＳトランジスタ（Ｍ１３）２３とともにカレントミラー回路を構成する第１４ＭＯＳトランジスタ（Ｍ１４）２４はオンする。
【０１１６】
第１３ＭＯＳトランジスタ（Ｍ１３）２３および第１５ＭＯＳトランジスタ（Ｍ１５）２５を含む充電経路が形成され、第８容量素子（Ｃ８）３８が充電される。
【０１１７】
第１４ＭＯＳトランジスタ（Ｍ１４）２４および第１６ＭＯＳトランジスタ（Ｍ１６）２６を含む充電経路が形成され、第７容量素子（Ｃ７）３７が充電される。
【０１１８】
第１３ＭＯＳトランジスタ（Ｍ１３）２３および第１４ＭＯＳトランジスタ（Ｍ１４）２４は同一トランジスタサイズを有するカレントミラー回路なので、第８容量素子（Ｃ８）３８および第７容量素子（Ｃ７）３７をそれぞれ同一の電流値で充電する。
【０１１９】
第１６ＭＯＳトランジスタ（Ｍ１６）２６のドレイン電極Ｄ１６の電位は、第７容量素子（Ｃ７）３７の電位とともに下降する。ドレイン電極Ｄ１６に接続された第１４ＭＯＳトランジスタ（Ｍ１４）のゲート電極Ｇ１４の電位も下降する。第１４ＭＯＳトランジスタ（Ｍ１４）２４のゲートソース間電圧が、第１４ＭＯＳトランジスタ（Ｍ１４）２４のしきい値電圧よりも低くなったときに、第１４ＭＯＳトランジスタ（Ｍ１４）２４は、オフする。
【０１２０】
第１４ＭＯＳトランジスタ（Ｍ１４）２４とともにカレントミラー回路を構成する第１３ＭＯＳトランジスタ（Ｍ１３）２３は、第１４ＭＯＳトランジスタ（Ｍ１４）２４がオフするためオフする。
【０１２１】
第１３ＭＯＳトランジスタ（Ｍ１３）２３および第１４ＭＯＳトランジスタ（Ｍ１４）２４は同時にオフし、このときのタイミングがｔ１６ａである。
【０１２２】
第７容量素子（Ｃ７）３７および第８容量素子（Ｃ８）３８の静電容量は等しく設定されているので、第７容量素子（Ｃ７）３７および第８容量素子（Ｃ８）３８の電圧の上昇分は、等しくなる。つまり、時刻ｔ１６ａにおいては、第１６ＭＯＳトランジスタ（Ｍ１６）２６のドレイン電極Ｄ１６の電位は、−１０Ｖ程度であり、第１５ＭＯＳトランジスタ（Ｍ１５）２５のドレイン電極Ｄ１５の電位は、−５Ｖ程度となる。このようにして、第７容量素子３７および第８容量素子３８には、ほぼ同量の電荷が蓄積され、それぞれの両端の電圧値は、電圧ＩＮ−の電位と信号φ３，φ４のＬレベルの電位との差にほぼ等しくなる。
【０１２３】
時刻ｔ１６ａ〜時刻ｔ１７では、時刻ｔ５〜時刻ｔ６における状態と同一の状態で動作が継続される。
【０１２４】
時刻ｔ１７〜時刻ｔ１８においては、時刻ｔ１１〜時刻ｔ１２および時刻ｔ１４〜時刻ｔ１５の場合と同様に、信号φ３によって、第９ＭＯＳトランジスタ（Ｍ９）１９がオンし、第１２ＭＯＳトランジスタ（Ｍ１２）２２がオンする。第１２ＭＯＳトランジスタ（Ｍ１２）２２がオンすることによって、第１０ＭＯＳトランジスタ（Ｍ１０）２０がオフする。
【０１２５】
本実施形態のレベルシフト回路１の作用および効果について、比較例のレベルシフト回路と対比しつつ説明する。
図５は、比較例のレベルシフト回路１００を例示する回路図である。
図６および図７は、比較例のレベルシフト回路１００の動作を説明するタイミングチャートである。
比較例のレベルシフト回路１００は、ｐチャネルの第５ＭＯＳトランジスタ１５〜第８ＭＯＳトランジスタ１８、第３容量素子３３および第４容量素子３４を有していない点で、本実施形態のレベルシフト回路１と相違する。また、比較例のレベルシフト回路１００は、ｎチャネルの第１３ＭＯＳトランジスタ２３〜第１６ＭＯＳトランジスタ２６、第７容量素子３７および第８容量素子３８を有さない点でも、本実施形態のレベルシフト回路１と相違する。比較例のレベルシフト回路１００では、ＭＯＳトランジスタ１１３のゲート電極がＭＯＳトランジスタ１１２のゲート電極に接続されている。ＭＯＳトランジスタ１１４のゲート電極は、ＭＯＳトランジスタ１１１のゲート電極に接続されている。また、比較例のレベルシフト回路１００では、ＭＯＳトランジスタ１２１のゲート電極は、ＭＯＳトランジスタ１２０のゲート電極に接続され、ＭＯＳトランジスタ１２２のゲート電極は、ＭＯＳトランジスタ１１９のゲート電極に接続されている。
【０１２６】
本実施形態のレベルシフト回路１の場合と同様に、ｐチャネルＭＯＳトランジスタで構成されたレベルシフト回路の部分およびｎチャネルＭＯＳトランジスタで構成されたレベルシフト回路の部分のそれぞれについて分けて説明する。まず、ｐチャネルＭＯＳトランジスタで構成されたレベルシフト回路の部分について説明する。
【０１２７】
図６の最上段から最下段に示す波形は、本実施形態のレベルシフト回路１における波形と同様である。すなわち、図６の最上段および２段目に示す波形は、信号入力端子１０８ｂ，１０８ａにそれぞれ入力される信号φ２，φ１の波形である。図６の３段目に示す波形は、高電位入力端子２ａに印加される電圧ＩＮ＋の波形である。図６の４段目に示す波形は、ＭＯＳトランジスタ１１１，１１４のゲートソース間電圧である。５段目に示す波形は、ＭＯＳトランジスタ１１２，１１３のゲートソース間電圧の波形をそれぞれ表している。図６の６段目および最下段には、ＭＯＳトランジスタ１１２，１１１がオンまたはオフいずれの状態にあるかを示している。
【０１２８】
時刻ｔ１'と時刻ｔ３'との間の時刻ｔ２'において、電圧ＩＮ＋は、１０Ｖから１５Ｖに上昇する。時刻ｔ１'において、信号φ１がＬレベルなので、ＭＯＳトランジスタ１１１がオンしており、ＭＯＳトランジスタ１１４もオンしている。第４ＭＯＳトランジスタ１１４がオンしているために、ＭＯＳトランジスタ１１２はオフしている。
【０１２９】
時刻ｔ２'において、高電位入力端子１０２ａ（ＩＮ＋）に印加される電圧が上昇する。このとき、ＭＯＳトランジスタ１１３がオフしており、容量素子１３１を電圧ＩＮ＋の上昇に見合う電圧に充電する経路は存在しない。そのため、時刻ｔ２'以降、ＭＯＳトランジスタ１１４のゲートソース間には、電圧ＩＮ＋の上昇分５Ｖの電圧が加算される。
【０１３０】
時刻ｔ３'において、信号φ１はＨレベルになるが、電圧ＩＮ＋の上昇分５Ｖが加算された状態が継続されているので、ＭＯＳトランジスタ１１４のゲートソース間には、合計１０Ｖの電圧が印加される。ＭＯＳトランジスタ１１４がオフすることができないため、ＭＯＳトランジスタ１１３は、信号φ２がＬレベルになってもオンすることができない。
【０１３１】
さらに、時刻ｔ６'において、電圧ＩＮ＋が２０Ｖに上昇すると、上述と同様にして、ＭＯＳトランジスタ１１４のゲートソース間には、さらに５Ｖが加算される。信号φ２がＬレベルとなることによって、ＭＯＳトランジスタ１１４のゲートソース間には１５Ｖが印加される。
【０１３２】
ＭＯＳトランジスタ１１４がオフすることできないため、ＭＯＳトランジスタ１１２はオンすることができない。ＭＯＳトランジスタ１１３がオンすることができないため、このような状態から脱することができない。
【０１３３】
なお、時刻ｔ２'，ｔ６'において、電圧ＩＮ＋が上昇するときに、ＭＯＳトランジスタ１１３およびＭＯＳトランジスタ１１２のゲートソース間容量を介して容量素子１３２を充電する電流が流れるが、ＭＯＳトランジスタ１１３およびＭＯＳトランジスタ１１２のしきい値電圧を超えることができず、ＭＯＳトランジスタ１１３およびＭＯＳトランジスタ１１２はオンすることはできない。また、時刻ｔ３'，ｔ４'，ｔ５'，ｔ７'，ｔ６'においても、信号φ１，φ２に応じて、立上りでは、容量素子１３２を充電し、立下りでは、容量素子１３２から放電するようにゲートソース間容量を介して電流が流れるが、しきい値電圧を超えることができないので、ＭＯＳトランジスタ１１３およびＭＯＳトランジスタ１１２はオンすることができない。
【０１３４】
このように、比較例のレベルシフト回路１００では、高電圧入力端子１０２ａに印加される電圧が上昇したときに、この電圧の上昇分を容量素子１３１，１３２に充電する経路がないため、ＭＯＳトランジスタ１１３，１１４がオン状態あるいはオフ状態から脱することができず、レベルシフト回路１００の動作が停止する。
【０１３５】
ｎチャネルＭＯＳトランジスタで構成されたレベルシフト回路の部分についても、低電圧入力端子１０２ｂに印加される電圧が低下すると、ＭＯＳトランジスタ１１９またはＭＯＳトランジスタ１２０をオフさせるＭＯＳトランジスタ１２１またはＭＯＳトランジスタ１２２がオン状態から回復することができず、レベルシフト回路の動作が停止する。
【０１３６】
図７の最上段および２段目に示す波形は、信号入力端子１０８ｄ，１０８ｃにそれぞれ入力される信号φ４，φ３の波形である。図７の３段目に示す波形は、低電位入力端子２ｂに印加される電圧ＩＮ−の波形である。図７の４段目および５段目に示す波形は、ＭＯＳトランジスタ１２２のゲートソース間電圧およびＭＯＳトランジスタ１２１のゲートソース間電圧の波形をそれぞれ表している。図７の６段目および最下段には、ＭＯＳトランジスタ１２０およびＭＯＳトランジスタ１１９がオンまたはオフいずれの状態にあるかを示している。
【０１３７】
ｐチャネルの場合と同様に、時刻ｔ１２'においてＩＮ−の電圧が下降したときに、ＭＯＳトランジスタ１２２のゲートソース間には、電圧ＩＮ−の電圧低下分が加算される。また、時刻ｔ１６'において、ＩＮ−の電圧がさらに下降すると、ＭＯＳトランジスタ１２２のゲートソース間には、電圧ＩＮ−の低下分が加算される。
【０１３８】
低電圧入力端子１０２ｂに印加される電圧ＩＮ−の低下分がＭＯＳトランジスタ１２２のしきい値よりも大きい場合には、ＭＯＳトランジスタ１２２はそれ以降オフすることができなくなり、レベルシフト回路の動作は停止する。
【０１３９】
ｐチャネルＭＯＳトランジスタで構成されたレベルシフト回路の部分の場合と同様に、時刻ｔ１２'〜ｔ１８'において、ＭＯＳトランジスタ１２０，１２１のゲートソース間の容量を充電あるいは放電する電流が流れるが、ＭＯＳトランジスタ１２０，１２１のしきい値電圧を超えることができないので、ＭＯＳトランジスタ１２０，１２１はオンすることができない。
【０１４０】
このように、比較例のレベルシフト回路１００では、高電位入力端子１０２ａや低電位入力端子１０２ｂに印加される電圧によって、ＭＯＳトランジスタ１１３，１１４をオフさせることができないため、レベルシフト回路の動作を安定して継続することができない。
【０１４１】
これに対して、本実施形態のレベルシフト回路１では、第５ＭＯＳトランジスタ１５〜第８ＭＯＳトランジスタ１８を備えているので、高電位入力端子２ａの電圧ＩＮ＋の上昇を、いずれかのＭＯＳトランジスタのしきい値電圧によって検出することができる。レベルシフト回路１では、電圧ＩＮ＋の上昇を検出して、第５ＭＯＳトランジスタ１５〜第８ＭＯＳトランジスタ１８によって第３容量素子３３および第４容量素子３４に充電することができる。レベルシフト回路１では、第５ＭＯＳトランジスタ１５〜第８ＭＯＳトランジスタ１８のしきい値電圧を用いて、電圧ＩＮ＋上昇分を検出して、第３容量素子３３および第４容量素子３４への充電を停止することができる。好ましくは、第５ＭＯＳトランジスタ１５〜第８ＭＯＳトランジスタ１８は、同一のトランジスタサイズを有しているので、第３容量素子３３および第４容量素子に充電する電流値をほぼ等しくすることができる。第３容量素子３３および第４容量素子３４の静電容量値を等しく設定することによって、第３容量素子３３および第４容量素子３４両端の電圧の上昇値を等しくすることができ、第３容量素子３３および第４容量素子３４の両端の電圧を、電圧ＩＮ＋の上昇分を加算した電圧とすることができる。
【０１４２】
本実施形態のレベルシフト回路１では、第１３ＭＯＳトランジスタ２３〜第１６ＭＯＳトランジスタ２６を備えているので、低電位入力端子２ｂの電圧ＩＮ−の下降を、ＭＯＳトランジスタのしきい値電圧によって検出することができる。レベルシフト回路１では、電圧ＩＮ−の下降を検出して、第１３ＭＯＳトランジスタ２３〜第１６ＭＯＳトランジスタ２６によって第７容量素子３７および第８容量素子３８に充電することができる。レベルシフト回路１では、第１３ＭＯＳトランジスタ２３〜第１６ＭＯＳトランジスタ２６のしきい値電圧を用いて、電圧ＩＮ−の下降分を検出して、第７容量素子３７および第８容量素子３８への充電を停止することができる。好ましくは、第１３ＭＯＳトランジスタ２３〜第１６ＭＯＳトランジスタ２６は、同一のトランジスタサイズを有しているので、第７容量素子３７および第８容量素子３８に充電する電流値をほぼ等しくすることができる。第７容量素子３７および第８容量素子３８の静電容量値を等しく設定することによって、第７容量素子３７および第８容量素子３８両端の電圧の上昇値を等しくすることができ、第７容量素子３７および第８容量素子３８の両端の電圧を、電圧ＩＮ−の下降分を加算した電圧とすることができる。
【０１４３】
このように、本実施形態のレベルシフト回路１では、第５ＭＯＳトランジスタ１５〜第８ＭＯＳトランジスタ１８および第１３ＭＯＳトランジスタ２３〜第１６ＭＯＳトランジスタ２６を備えているので、第３容量素子３３、第４容量素子３４、第７容量素子３７および第８容量素子３８の両端電圧を、電圧ＩＮ＋，ＩＮ−に応じた適切な値に再設定することができる。レベルシフト回路１では、第３容量素子３３、第４容量素子３４、第７容量素子３７および第８容量素子３８の両端電圧は、常時適切な値に設定されているので、第３ＭＯＳトランジスタ１３、第４ＭＯＳトランジスタ１４、第１１ＭＯＳトランジスタ２１および第１２ＭＯＳトランジスタ２２は、信号φ１〜φ４に応じて適切にオフすることができるので、レベルシフト回路１は、安定に動作を継続することができる。
【０１４４】
（第２の実施形態）
第１の実施形態のレベルシフト回路１は、直列に接続された電池セルの各電圧を電池セルごとに切り替えて検出する半導体装置に用いることができる。
図８は、本実施形態の電池監視用ＩＣ２００を例示するブロック図である。
図８に示すように、本実施形態の電池監視用ＩＣ２００は、レベルシフト回路１と、マルチプレクサ２１０と、アナログディジタル変換器２３０と、を備える。電池監視用ＩＣ２００は、インタフェース回路２４０およびレギュレータ回路２５０を含むようにしてもよい。電池監視用ＩＣ２００は、直列に接続された電池セルＣＥ１，ＣＥ２，…，ＣＥ７，ＣＥ８のそれぞれの端子電圧に接続を切り替えて入力して、ディジタル信号に変換して出力する。インタフェース回路２４０は、アナログディジタル変換器２３０から出力された電池セルの検出電圧のディジタル変換値を外部回路、たとえば、マイクロコントローラ（Micro controller Unit、以下、ＭＣＵという。）と通信可能な形式に変換して出力する。また、インタフェース回路２４０は、ＭＣＵからの命令を受信して、適切な形式のデータに変換する。レギュレータ回路２５０は、インタフェース回路２４０や、レベルシフト回路１の信号生成回路４４やバッファ回路４２等に供給する電源を生成する。
【０１４５】
レベルシフト回路１は、上述の第１の実施形態のレベルシフト回路である。マルチプレクサ２１０から高電位入力として電圧ＩＮ＋および低電位入力としての電圧ＩＮ−が入力される。レベルシフト回路１は、信号φ１〜φ４の振幅を、電圧ＩＮ＋〜電圧ＩＮ−の振幅の出力信号ＯＵＴ１，ＯＵＴ２に変換する。出力信号ＯＵＴ１，ＯＵＴ２は、アナログディジタル変換器２３０に入力される。
【０１４６】
マルチプレクサ２１０は、入力端子２１１，２１２，２１３，…，２１７，２１８，２１９と、出力端子２２２ａ，２２２ｂとを有する。入力端子２１１，２１２，２１３，…，２１７，２１８，２１９には、直列に接続された電池セルＣＥ１，ＣＥ２，…，ＣＥ７，ＣＥ８の各電極が接続される。この例では、マルチプレクサ２１０は、直列に接続された８個の電池セルにそれぞれ接続される。たとえば、直列に接続された電池セルのうち最高電位の電池セルＣＥ１の正極には、入力端子２１１が接続される。この電池セルＣＥ１の負極には、入力端子２１２が接続される。電池セルＣＥ１に直列接続された電池セルＣＥ２の正極には、入力端子２１２が接続され、負極には入力端子２１３が接続される。最低電位の電池セルＣＥ８の正極には、入力端子２１８が接続され、負極には入力端子２１９が接続される。電池セルＣＥ８に直列に接続された電池セルＣＥ７の正極には入力端子２１７が接続され、負極には入力端子２１８が接続される。出力端子２２２ａおよび出力端子２２２ｂは、レベルシフト回路１の高電位入力端子２ａおよび低電位入力端子２ｂにそれぞれ接続されている。
【０１４７】
マルチプレクサ２１０には、外部のＭＣＵからインタフェース回路２４０を介して選択信号Ｓｅｌｅｃｔが供給される。マルチプレクサ２１０は、入力される選択信号Ｓｅｌｅｃｔによって選択された２つの入力端子を、２つの出力端子２２２ａ，２２２ｂに接続する。たとえば、選択信号Ｓｅｌｅｃｔによって、入力端子２１１および入力端子２１２が選択された場合には、入力端子２１１は、出力端子２２２ａに接続され、入力端子２１２は、出力端子２２２ｂに接続される。つまり、電池セルＣＥ１の正極は、レベルシフト回路１の高電位入力端子２ａに接続され、電池セルＣＥ１の負極は、レベルシフト回路１の低電位入力端子２ｂに接続される。入力端子２１２および入力端子２１３が選択された場合には、電池セルＣＥ２の正極は、出力端子２２２ａを介して、レベルシフト回路１の高電位入力端子２ａに接続される。電池セルＣＥ２は、出力端子２２２ｂを介して、レベルシフト回路１の低電位入力端子２ｂに接続される。
【０１４８】
アナログディジタル変換器２３０は、２つの入力端子２３２ａ，２３２ｂを有する。２つの入力端子２３２ａ，２３２ｂに入力される信号は、アナログの差動信号である。アナログディジタル変換器２３０は、複数の出力端子２３４を有する。出力端子２３４の数は、入力されたアナログデータをディジタルデータに変換する際のビット数によって決定される。このビット数は、アナログディジタル変換器２３０の分解能を表している。この例では、アナログディジタル変換器２３０の分解能は、１２ビットであり、出力端子２３４の数は、少なくとも１２個である。アナログディジタル変換器２３０は、たとえばΔΣ型のアナログディジタル変換部を有する。アナログディジタル変換器２３０の入力端子２３２ａ，２３２ｂは、レベルシフト回路１の出力端子４ａ，４ｂにそれぞれ接続されている。アナログディジタル変換器２３０は、レベルシフト回路１から出力される差動出力信号ＯＵＴ１，ＯＵＴ２を入力して、パラレルの１２ビットのディジタルデータに変換して出力する。アナログディジタル変換器２３０から出力されたパラレルのディジタルデータは、インタフェース回路２４０によって適切な形式のシリアルデータに変換されて外部のＭＣＵに送信される。
【０１４９】
本実施形態の電池監視用ＩＣ２００の動作について説明する。
本実施形態の電池監視用ＩＣ２００では、マルチプレクサ２１０の各入力端子２１１〜２１９に直列接続された電池セルＣＥ１，ＣＥ２，…，ＣＥ７，ＣＥ８の各電極が接続される。マルチプレクサ２１０は、選択信号Ｓｅｌｅｃｔにもとづいて、入力端子２１１〜２１９から選択すべき２つの入力端子を選択することによって、電池セルＣＥ１，ＣＥ２，…，ＣＥ７，ＣＥ８のうちのいずれかの電池セルの電極を、出力端子２２２ａ，２２２ｂにそれぞれ接続する。
【０１５０】
レベルシフト回路１には、０Ｖ〜５Ｖの振幅の信号φ１〜φ４が入力される。レベルシフト回路１は、信号φ１〜φ４の振幅を、低電位入力端子２ｂに印加される電圧ＩＮ−から高電位入力端子２ａに印加される電圧ＩＮ＋の振幅に変換して出力する。レベルシフト回路１は、レベルシフトされた出力信号ＯＵＴ１，ＯＵＴ２を差動出力信号として出力する。たとえば、電池セルが公称電圧３．６Ｖのリチウムイオン電池であり、電池セルＣＥ１が選択されている場合には、電圧ＩＮ＋は、２８．８Ｖであり、電圧ＩＮ−は、２５．２Ｖである。
【０１５１】
アナログディジタル変換器２３０は、レベルシフト回路１から出力される出力信号ＯＵＴ１，ＯＵＴ２を入力してディジタルデータに変換する。出力信号ＯＵＴ１，ＯＵＴ２は差動信号であるから、ＯＵＴ１とＯＵＴ２との差分は、選択されている電池セルの電極の電圧である。その後、取得されたディジタルデータは、インタフェース回路２４０を介してＭＣＵに送信され、ＭＣＵにおいて入力端子２１１，２１２に接続された電池セルの電圧データが計算される。
【０１５２】
１つの電池セルの電圧データが取得された後には、他の電池セルの電圧データを取得するために、マルチプレクサ２１０に入力される選択信号Ｓｅｌｅｃｔが変更される。変更された選択信号Ｓｅｌｅｃｔにしたがって、マルチプレクサ２１０は、入力端子と出力端子との接続を切り替える。たとえば、電池セルＣＥ１から電池セルＣＥ２に選択が変更された場合には、レベルシフト回路１の高電位入力端子２ａに入力される電圧ＩＮ＋は、２８．８Ｖから２５．２Ｖに変化し、低電位入力端子２ｂに入力される電圧ＩＮ−は、２５．２Ｖから２１．６Ｖに変化する。このようにして、電池監視用ＩＣ２００は、直列に接続された複数の電池セルにおいて、電池セルごとに切り替えながら電池セルごとに電圧を取得し、ディジタルデータに変換して出力する。
【０１５３】
本実施形態の電池監視用ＩＣ２００の作用および効果について説明する。
本実施形態の電池監視用ＩＣ２００では、１つの電池セルの電圧データを取得した後、他の電池セルの電圧データを取得するために、マルチプレクサ２１０の接続を切り替える。レベルシフト回路１には、信号φ１〜φ４は、継続して入力されているので、レベルシフト回路１に入力される電圧ＩＮ＋，ＩＮ−は、信号φ１〜φ４の位相とは無関係に、切り替わる。
【０１５４】
たとえば、マルチプレクサ２１０は、入力端子２１１，２１２を選択した後、選択信号Ｓｅｌｅｃｔが切り替わり、入力端子２１２，２１３を選択する。そうすると、マルチプレクサ２１０から出力される電圧は、１つの電池セルの電圧分だけ低い電圧となる。電池セルがリチウムイオン電池の場合には、マルチプレクサ２１０からの２つの出力は、それぞれ３．６Ｖ程度低い電圧に切り替わる。たとえば、入力端子２１８，２１９への接続が、入力端子２１７，２１８への接続に切り替えられたときには、マルチプレクサ２１０の２つの出力は、それぞれ３．６Ｖ程度高い電圧に切り替わる。つまり、レベルシフト回路１の低電位入力端子２ｂに印加される電圧ＩＮ−は、３．６Ｖ程度ずつ、あるいは、３．６Ｖの整数倍の電圧値でステップ状に下降することがある。また、レベルシフト回路１の高電位入力端子２ａに印加される電圧ＩＮ＋は、３．６Ｖ程度ずつ、あるいは３．６Ｖの整数倍の電圧値でステップ状に上昇することがある。
【０１５５】
第１の実施形態において説明したように、レベルシフト回路１は、このような電圧ＩＮ＋，ＩＮ−の変化を生じた場合であっても、第５〜第８ＭＯＳトランジスタ１５〜１８および第１３〜第１６ＭＯＳトランジスタ２３〜２６を備えているので、レベルシフト動作を確実に行うことができる。したがって、電池監視用ＩＣ２００は、直列に接続された電池セルの電圧を、電池セルとの接続を切り替えることによってなんら制限なく各電池セルの電圧を取得することができる。
【０１５６】
（第３の実施形態）
図９は、本実施形態の電池監視モジュール３００を例示するブロック図である。
図９に示すように、本実施形態の電池監視モジュール３００は、電池監視用ＩＣ２００ａ〜２００ｎと、ＭＣＵ３１０と、を備える。電池監視モジュール３００は、複数の入力端子２１１ａ〜２１９ｎを有しており、それぞれ２つの入力端子間に電池セルの正極および負極が接続される。電池監視モジュール３００は、ＭＣＵのインタフェース回路を介して、上位ユニット３６０に接続される。上位ユニット３６０は、たとえば、電気自動車の走行制御装置等であり、電池監視モジュール３００によって電池セルの電圧にもとづいて電池残量が計算され、計算された電池残量に応じた走行条件を設定する。電池監視モジュール３００は、電気自動車やハイブリッド自動車、あるいは燃料電池車等に用いられる直列に接続された電池パックにおいて、各電池セルの電圧監視用に用いられる。
【０１５７】
電池パックは、直列に接続された１００個以上の電池セルを含むことがある。１００個以上直列接続された各電池セルの電圧を測定するために、この例では、８個ずつの組に分割して組ごとに電池監視用ＩＣ２００ａ，２００ｂ，…，２００ｎを用いて、各電池セルの電圧を測定する。電池監視用ＩＣ２００ａ、２００ｂ、…，２００ｎは、直列に接続された電池セルに沿って、８個の電池セルごとにカスコードに設けられている。電池監視用ＩＣ２００ａ，２００ｂ，…，２００ｎがカスコードに接続される場合には、ＭＣＵ３１０等の処理回路との接地電位が異なるので、電池監視用ＩＣ２００ａ，２００ｂ，…とＭＣＵ３１０との間に信号伝送回路３２０ａ，３２０ｂ，…を設ける必要がある。信号伝送回路３２０ａ，３２０ｂ，…は、入出力を電気的に絶縁して、磁気や光学的結合によって信号を伝送する回路である。信号伝送回路３２０ａ，３２０ｂ，…は、たとえば、トランスやフォトカプラ等である。
【０１５８】
直列に接続された電池セルＣＥ１〜ＣＥ８は、電池監視用ＩＣ２００ａに接続される。直列に接続された電池セルＣＥ１１〜ＣＥ１８は、電池監視用ＩＣ２００ｂに接続される。他の直列接続された電池セルＣＥｎ１〜ＣＥｎ８についても同様に電池監視用ＩＣ２００ｎに接続される。
【０１５９】
電池監視用ＩＣ２００ａ，２００ｂ，…，２００ｎによって取得された電池セルに関するディジタルデータは、ＭＣＵ３１０によって電池セルごとの電極の電圧データとして処理される。
【０１６０】
本実施形態の電池監視モジュール３００は、上述したレベルシフト回路１を備えた電池監視用ＩＣ２００ａ，２００ｂ，…，２００ｎを有しているので、直列に接続された電池セルのうちから１つの電池セルを選択して電圧で夏を測定した後、他の電池セルを選択しても、動作を停止することなく、安定してレベルシフト動作を行うことができる。
【０１６１】
以上説明した実施形態によれば、入力信号の電圧レベルを、動的、静的あるいは連続的に複数の電圧レベルに変換することができるレベルシフト回路、半導体装置および電池監視装置を実現することができる。
【０１６２】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【０１６３】
１  レベルシフト回路、２ａ  高電位入力端子、２ｂ  低電位入力端子、４ａ，４ｂ  出力端子、６  電源端子、７  接地端子、８ａ〜８ｄ  信号入力端子、１１〜２６  第１ＭＯＳトランジスタ〜第１６ＭＯＳトランジスタ、３１〜３８  第１容量素子〜第８容量素子、４２  バッファ回路、４４  信号生成回路、２００  電池監視用ＩＣ、２１０  マルチプレクサ、２１１〜２１９  入力端子、２２２ａ，２２２ｂ  出力端子、２３０  アナログディジタル変換器、２３２ａ，２３２ｂ  入力端子、２３４  出力端子、２４０  インタフェース回路、２５０  レギュレータ回路、３００  電池監視モジュール、３１０  ＭＣＵ、３２０ａ，３２０ｂ  信号伝送回路、３４０  インバータ装置、３５０  電動機
【図１】
2017073742.tif 000003
【図２】
2017073742.tif 000004
【図３】
2017073742.tif 000005
【図４】
2017073742.tif 000006
【図５】
2017073742.tif 000007
【図６】
2017073742.tif 000008
【図７】
2017073742.tif 000009
【図８】
2017073742.tif 000010
【図９】
2017073742.tif 000011