(57)【要約】【課題】小型化を図りつつノイズを低減する。【解決手段】スイッチング電源１００は、一次コイルＰ１と、二次コイルＳ１と、一次回路と、二次回路と、多層基板３と、一次グランド導体４と、二次グランド導体５とを備える。一次コイルＰ１は、多層基板３に形成される。二次コイルＳ１は、多層基板３に形成され、一次コイルＰ１と磁気的に結合する。一次グランド導体４は、多層基板３に形成され、一次回路１の基準電位点となる。二次グランド導体５は、多層基板３に形成され、二次回路２の基準電位点となる。そして、一次グランド導体４は、二次グランド導体５と容量結合する。【選択図】図１
2017011876.tif 000002
【特許請求の範囲】
【請求項１】
多層基板と、
前記多層基板に形成される一次コイルと、
前記多層基板に形成され、前記一次コイルと磁気的に結合する二次コイルと、
前記一次コイルに電気的に接続され、外部電源から前記一次コイルへの給電経路を開閉するスイッチング素子を有する一次回路と、
前記二次コイルに電気的に接続され、前記二次コイルの出力を整流する整流回路を有する二次回路と、
前記多層基板に形成され、前記一次回路の基準電位点となる一次グランド導体と、
前記多層基板に形成され、前記二次回路の基準電位点となる二次グランド導体とを備え、
前記一次グランド導体は、前記二次グランド導体と容量結合することを特徴とするスイッチング電源。
【請求項２】
前記一次グランド導体および前記二次グランド導体のいずれとも電気的に絶縁された浮遊導体をさらに備え、
前記浮遊導体は、前記多層基板の厚さ方向において、前記一次グランド導体と前記二次グランド導体との間に配置されることを特徴とする請求項１記載のスイッチング電源。
【請求項３】
前記多層基板は、前記一次グランド導体と前記二次グランド導体との間において、少なくとも１層の導体層を有し、
前記浮遊導体は、前記導体層に形成されることを特徴とする請求項２記載のスイッチング電源。
【請求項４】
前記導体層は、絶縁層を挟んで複数設けられ、
前記浮遊導体は、前記複数の導体層に形成されることを特徴とする請求項３記載のスイッチング電源。
【請求項５】
前記一次グランド導体および前記二次グランド導体の少なくとも一方は、互いに異なる層にそれぞれ形成される複数のグランド導体により構成され、
前記浮遊導体は、前記複数のグランド導体のうち少なくとも１つを挟んで配置されることを特徴とする請求項２乃至４のいずれか１項に記載のスイッチング電源。
【請求項６】
前記浮遊導体は、前記一次コイルおよび前記二次コイルの少なくとも一方のコイルが形成される導体層と同じ層に形成される同層の導体を有し、
前記同層の導体は、前記同層の導体と同じ層に形成される前記コイルを囲むように配置されることを特徴とする請求項２乃至５のいずれか１項に記載のスイッチング電源。
【請求項７】
前記一次グランド導体および前記二次グランド導体の少なくとも一方は、同次のコイルが形成される導体層と同じ層に形成される同層のグランド導体を有し、
前記同層のグランド導体は、前記同層のグランド導体と同じ層に形成される前記同次のコイルを囲むように配置されることを特徴とする請求項１乃至６のいずれか１項に記載のスイッチング電源。
【請求項８】
前記一次グランド導体および前記二次グランド導体は、それぞれ前記一次回路および前記二次回路の電子部品が取り付けられるランドと同じ層に形成されるグランド導体を有することを特徴とする請求項１乃至７のいずれか１項に記載のスイッチング電源。
【請求項９】
前記多層基板は、外部基板に電気的に接続される表面実装用の端子をさらに備えることを特徴とする請求項１乃至８のいずれか１項に記載のスイッチング電源。
【請求項１０】
請求項１乃至９のいずれか１項に記載のスイッチング電源と、
一次側に入力される入力信号と、前記入力信号に応じて二次側に出力される出力信号とを電気的に絶縁する絶縁回路と、
前記入力信号および前記出力信号を処理する信号処理回路とを備え、
前記絶縁回路および前記信号処理回路は、それぞれ前記多層基板に備えられることを特徴とするアイソレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般にスイッチング電源およびアイソレータ、より詳細には、多層基板に形成されるトランスを用いたスイッチング電源およびアイソレータに関する。
【背景技術】
【０００２】
従来、基板に形成されるトランスを用いたスイッチング電源が知られている。このようなスイッチング電源の実装構造が、たとえば特許文献１に開示されている。特許文献１に記載のスイッチング電源は、コイル層と、配線層と、シールド層と、コアとを備えている。コイル層は、渦巻状の導体パターンを有する平板コイルを複数積み重ねられて構成されている。配線層には、スイッチング用のトランジスタ、スイッチング制御用回路、整流用のダイオードなどが実装されている。シールド層は、コイル層と配線層との間に設けられている。コアは、コイル層に対する磁気回路を構成する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−３２５９４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記従来例のような絶縁型のスイッチング電源では、トランスを流れる高周波電流や、トランスの一次コイルと二次コイルとの間の寄生容量の影響により、ノイズが発生する。上記従来例では、このようなノイズを除去するためにキャパシタなどの部品を実装する場合、部品を実装するためのスペースを確保するためには小型化を図ることが難しいという問題がある。
【０００５】
本発明は、上記の点に鑑みてなされており、小型化を図りつつノイズを低減することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１の形態のスイッチング電源は、多層基板と、前記多層基板に形成される一次コイルと、前記多層基板に形成され、前記一次コイルと磁気的に結合する二次コイルと、前記一次コイルに電気的に接続され、外部電源から前記一次コイルへの給電経路を開閉するスイッチング素子を有する一次回路と、前記二次コイルに電気的に接続され、前記二次コイルの出力を整流する整流回路を有する二次回路と、前記多層基板に形成され、前記一次回路の基準電位点となる一次グランド導体と、前記多層基板に形成され、前記二次回路の基準電位点となる二次グランド導体とを備え、前記一次グランド導体は、前記二次グランド導体と容量結合することを特徴とする。
【０００７】
本発明の第２の形態のスイッチング電源は、第１の形態のスイッチング電源において、前記一次グランド導体および前記二次グランド導体のいずれとも電気的に絶縁された浮遊導体をさらに備え、前記浮遊導体は、前記多層基板の厚さ方向において、前記一次グランド導体と前記二次グランド導体との間に配置されることが好ましい。
【０００８】
本発明の第３の形態のスイッチング電源は、第２の形態のスイッチング電源において、前記多層基板は、前記一次グランド導体と前記二次グランド導体との間において、少なくとも１層の導体層を有し、前記浮遊導体は、前記導体層に形成されることが好ましい。
【０００９】
本発明の第４の形態のスイッチング電源は、第３の形態のスイッチング電源において、前記導体層は、絶縁層を挟んで複数設けられ、前記浮遊導体は、前記複数の導体層に形成されることが好ましい。
【００１０】
本発明の第５の形態のスイッチング電源は、第２〜第４のいずれかの形態のスイッチング電源において、前記一次グランド導体および前記二次グランド導体の少なくとも一方は、互いに異なる層にそれぞれ形成される複数のグランド導体により構成され、前記浮遊導体は、前記複数のグランド導体のうち少なくとも１つを挟んで配置されることが好ましい。
【００１１】
本発明の第６の形態のスイッチング電源は、第２〜第５のいずれかの形態のスイッチング電源において、前記浮遊導体は、前記一次コイルおよび前記二次コイルの少なくとも一方のコイルが形成される導体層と同じ層に形成される同層の導体を有し、前記同層の導体は、前記同層の導体と同じ層に形成される前記コイルを囲むように配置されることが好ましい。
【００１２】
本発明の第７の形態のスイッチング電源は、第１〜第６のいずれかの形態のスイッチング電源において、前記一次グランド導体および前記二次グランド導体の少なくとも一方は、同次のコイルが形成される導体層と同じ層に形成される同層のグランド導体を有し、前記同層のグランド導体は、前記同層のグランド導体と同じ層に形成される前記同次のコイルを囲むように配置されることが好ましい。
【００１３】
本発明の第８の形態のスイッチング電源は、第１〜第７のいずれかの形態のスイッチング電源において、前記一次グランド導体および前記二次グランド導体は、それぞれ前記一次回路および前記二次回路の電子部品が取り付けられるランドと同じ層に形成されるグランド導体を有することが好ましい。
【００１４】
本発明の第９の形態のスイッチング電源は、第１〜第８のいずれかの形態のスイッチング電源において、前記多層基板は、外部基板に電気的に接続される表面実装用の端子をさらに備えることが好ましい。
【００１５】
本発明の第１０の形態のアイソレータは、第１〜第９のいずれかの形態のスイッチング電源と、一次側に入力される入力信号と、前記入力信号に応じて二次側に出力される出力信号とを電気的に絶縁する絶縁回路と、前記入力信号および前記出力信号を処理する信号処理回路とを備え、前記絶縁回路および前記信号処理回路は、それぞれ前記多層基板に備えられることを特徴とする。
【発明の効果】
【００１６】
本発明は、多層基板に形成される一次グランド導体と二次グランド導体とを容量結合することにより、一次回路の基準電位点と二次回路の基準電位点との間にキャパシタを形成することができる。したがって、本発明は、ノイズ除去用の部品を実装するためのスペースを確保する必要がないので、小型化を図りつつノイズを低減することができる。
【図面の簡単な説明】
【００１７】
【図１】実施形態１に係るスイッチング電源を示す概略断面図である。
【図２】実施形態１に係るスイッチング電源を示す概略回路図である。
【図３】図３Ａ〜図３Ｃは、それぞれ実施形態１に係るスイッチング電源において、コア層の上方に形成される絶縁層の概略平面図である。
【図４】図４Ａ〜図４Ｃは、それぞれ実施形態１に係るスイッチング電源において、コア層の下方に形成される絶縁層の概略平面図である。
【図５】図５Ａは、実施形態に係るアイソレータを示す概略平面図である。図５Ｂは、実施形態に係るアイソレータを示す概略断面図である。
【図６】実施形態１の変形例１に係るスイッチング電源を示す概略断面図である。
【図７】実施形態２に係るスイッチング電源を示す概略断面図である。
【図８】図８Ａ〜図８Ｃは、それぞれ実施形態２に係るスイッチング電源において、コア層の上方に形成される絶縁層の概略平面図である。
【図９】図９Ａ〜図９Ｃは、それぞれ実施形態２に係るスイッチング電源において、コア層の下方に形成される絶縁層の概略平面図である。
【図１０】実施形態２の変形例１に係るスイッチング電源を示す概略断面図である。
【図１１】実施形態２の変形例２に係るスイッチング電源を示す概略断面図である。
【発明を実施するための形態】
【００１８】
（実施形態１）
本発明の実施形態１に係るスイッチング電源１００は、図１〜図４Ｃに示すように、一次コイルＰ１と、二次コイルＳ１と、一次回路１と、二次回路２と、多層基板３と、一次グランド導体４と、二次グランド導体５とを備える。一次コイルＰ１は、多層基板３に形成される。二次コイルＳ１は、多層基板３に形成され、一次コイルＰ１と磁気的に結合する。
【００１９】
一次回路１は、一次コイルＰ１に電気的に接続され、外部電源ＰＳ１から一次コイルＰ１への給電経路を開閉するスイッチング素子Ｑ１，Ｑ２を有する。二次回路２は、二次コイルＳ１に電気的に接続され、二次コイルＳ１の出力を整流する整流回路２１を有する。
【００２０】
一次グランド導体４は、多層基板３に形成され、一次回路１の基準電位点ＲＰ１となる。二次グランド導体５は、多層基板３に形成され、二次回路２の基準電位点ＲＰ２となる。そして、一次グランド導体４は、二次グランド導体５と容量結合する。
【００２１】
また、本発明の実施形態に係るアイソレータ２００は、図５Ａ，図５Ｂに示すように、スイッチング電源１００と、絶縁回路７と、信号処理回路６とを備える。絶縁回路７は、一次側に入力される入力信号と、入力信号に応じて二次側に出力される出力信号とを電気的に絶縁する。信号処理回路６は、入力信号および出力信号を処理する。そして、絶縁回路７および信号処理回路６は、それぞれ多層基板３に備えられる。
【００２２】
＜スイッチング電源の構成＞
以下、本実施形態のスイッチング電源１００について説明する。ただし、以下では、多層基板３の厚さ方向を上下方向とし、二次コイルＳ１から見て一次コイルＰ１側を上方、一次コイルＰ１から見て二次コイルＳ１側を下方として説明する。つまり、図１における上下を上下として説明する。また、以下では、多層基板３の幅方向を左右方向として説明する。つまり、図１における左右を左右として説明する。なお、これらの方向の規定は、本実施形態のスイッチング電源１００の使用形態を限定する趣旨ではない。
【００２３】
本実施形態のスイッチング電源１００は、いわゆるハーフブリッジ型のＤＣ／ＤＣコンバータであり、図２に示すように、一次コイルＰ１および二次コイルＳ１からなるトランスと、一次回路１と、二次回路２とを備えている。
【００２４】
一次回路１は、一次コイルＰ１に電気的に接続されている。一次回路１は、２つのスイッチング素子Ｑ１，Ｑ２と、キャパシタＣ１と、制御回路１１とを備えている。スイッチング素子Ｑ１は、ｐチャネルのエンハンスメント型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。また、スイッチング素子Ｑ２は、ｎチャネルのエンハンスメント型ＭＯＳＦＥＴである。
【００２５】
スイッチング素子Ｑ１は、ドレインが直流電源である外部電源ＰＳ１に、ゲートが制御回路１１に、ソースがキャパシタＣ１を介して一次コイルＰ１の両端のうちの第１端にそれぞれ電気的に接続されている。スイッチング素子Ｑ２は、ドレインがスイッチング素子Ｑ１のソースに、ゲートが制御回路１１に、ソースが基準電位点ＲＰ１および一次コイルＰ１の両端のうちの第２端にそれぞれ電気的に接続されている。ここで、基準電位点ＲＰ１は、一次回路１のグランド（ground）である。
【００２６】
スイッチング素子Ｑ１，Ｑ２は、それぞれ制御回路１１から与えられる駆動信号によりオン／オフすることで、外部電源ＰＳ１から一次コイルＰ１への給電経路を開閉する。なお、スイッチング素子Ｑ１，Ｑ２は、バイポーラトランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor）などであってもよい。
【００２７】
キャパシタＣ１は、一次コイルＰ１と直列に電気的に接続されている。キャパシタＣ１は、一次コイルＰ１と共に一次側の共振回路を形成する。
【００２８】
制御回路１１は、たとえばマイコン（マイクロコンピュータ）により構成されている。制御回路１１は、スイッチング素子Ｑ１，Ｑ２の各々に駆動信号を与えることで、スイッチング素子Ｑ１，Ｑ２をオン／オフし、一次コイルＰ１を駆動する。
【００２９】
二次回路２は、二次コイルＳ１に電気的に接続されている。二次回路２は、整流回路２１と、低損失レギュレータ（Low Drop-Out regulator：ＬＤＯ）２２とを備えている。
【００３０】
整流回路２１は、ダイオードブリッジを構成する４つのダイオードＤ１〜Ｄ４と、キャパシタＣ２とを備えている。ダイオードＤ１〜Ｄ４は、二次コイルＳ１から出力される電圧を全波整流する。キャパシタＣ２は、ダイオードＤ１〜Ｄ４から出力される脈流電圧を平滑する。つまり、整流回路２１は、二次コイルＳ１の出力を整流する。整流回路２１の低圧側の出力端は、基準電位点ＲＰ２に電気的に接続されている。ここで、基準電位点ＲＰ２は、二次回路２のグランドである。
【００３１】
低損失レギュレータ３２は、入力端から入力される電圧（キャパシタＣ２の両端電圧）と、出力端から出力される電圧との差が小さくなるように動作する。
【００３２】
本実施形態のスイッチング電源１００は、一次コイルＰ１を駆動することにより、トランスの一次側に入力される外部電源ＰＳ１の電源電圧に応じた電圧を、トランスの二次側に出力する。なお、本実施形態のスイッチング電源１００は、少なくともトランスの一次側から電力を伝送する機能を有していればよく、たとえばトランスの二次側からも電力を伝送する機能を有する、双方向のスイッチング電源であってもよい。
【００３３】
本実施形態のスイッチング電源１００では、図１，図３Ａ〜図３Ｃ、および図４Ａ〜図４Ｃに示すように、一次コイルＰ１および二次コイルＳ１は、多層基板３に形成されている。また、本実施形態のスイッチング電源１００では、一次回路１および二次回路２が、それぞれ多層基板３（後述する絶縁層３１１）の上面に配置されている。さらに、本実施形態のスイッチング電源１００では、一次回路１の基準電位点ＲＰ１となる一次グランド導体４が多層基板３に形成されている。また、二次回路２の基準電位点ＲＰ２となる二次グランド導体５が多層基板３に形成されている。一次グランド導体４および二次グランド導体５は、互いに電気的に絶縁されている。
【００３４】
また、一次グランド導体４は、一次回路１の基準電位点ＲＰ１と同電位であればよく、一次回路１に含まれていなくてもよい。同様に、二次グランド導体５は、二次回路２の基準電位点ＲＰ２と同電位であればよく、二次回路２に含まれていなくてもよい。
【００３５】
なお、図３Ａ〜図３Ｃは、それぞれ後述する絶縁層３１１，３１２，３０の各々を上方から見た概略平面図を示す。また、図４Ａ〜図４Ｃは、それぞれ後述する絶縁層３０，３２２，３２１の各々を下方から見た概略平面図を示す。また、図１は、図３ＡにおけるＸ−Ｘ断面図である。なお、図１では、絶縁層３１１の上面に配線として形成された導体の図示を省略している。
【００３６】
多層基板３は、たとえばＦＲ４（Flame Retardant Type 4）を基材としたプリント基板である。多層基板３は、複数（ここでは、５つ）の絶縁層３０，３１１，３１２，３２１，３２２を積み重ねて形成されている。絶縁層３０，３１１，３１２，３２１，３２２は、たとえばプリプレグ（prepreg）により形成される。具体的には、多層基板３は、絶縁層３０をコア層として、その上方に絶縁層３１２，３１１を、下方に絶縁層３２２，３２１を積み重ねて形成されている。つまり、絶縁層３０は、多層基板３の上下方向における中間に位置する。
【００３７】
多層基板３の左右両端には、ビアＨ１〜Ｈ８が設けられている。ビアＨ１，Ｈ３，Ｈ４は、それぞれ絶縁層３１１の上面に配線として形成された導体を介して、一次回路１に電気的に接続されている。ビアＨ５，Ｈ７，Ｈ８は、それぞれ絶縁層３１１の上面に形成された導体を介して、二次回路２に電気的に接続されている。また、ビアＨ２は一次グランド導体４に、ビアＨ６は二次グランド導体５にそれぞれ電気的に接続されている。
【００３８】
ビアＨ１〜ビアＨ８は、それぞれ絶縁層３２１の下面に形成される電極Ｔ１〜Ｔ８に電気的に接続されている（図４Ｃ参照）。これら電極Ｔ１〜Ｔ８は、たとえば表面に金（Au）薄膜を形成した銅（Cu）により矩形板状に形成され、外部基板に設けられたランドに接合するために用いられる。
【００３９】
つまり、本実施形態のスイッチング電源１００では、多層基板３は、外部基板に電気的に接続される表面実装用の端子（電極Ｔ１〜Ｔ８）をさらに備えている。このため、本実施形態のスイッチング電源１００は、外部基板に表面実装することが可能であり、外部基板との電気的接続の信頼性を向上させるとともに、外部基板との接合部位の強度を向上させることができる。なお、当該構成を採用するか否かは任意である。
【００４０】
一次コイルＰ１は、複数（ここでは、２つ）のコイル導体Ｐ１１，Ｐ１２により構成されている。コイル導体Ｐ１１，Ｐ１２は、それぞれ絶縁層３１２，３０の上面に形成されている。コイル導体Ｐ１１は、第１端がビアＨ９を介して一次回路１に、第２端がビアＨ１０によりコイル導体Ｐ１２の第１端に電気的に接続されている。コイル導体Ｐ１２の第２端は、ビアＨ１１を介して一次回路１に電気的に接続されている。つまり、一次コイルＰ１は、コイル導体Ｐ１１，Ｐ１２を直列に電気的に接続して構成されている。
【００４１】
二次コイルＳ１は、複数（ここでは、２つ）のコイル導体Ｓ１１，Ｓ１２により構成されている。コイル導体Ｓ１１，Ｓ１２は、それぞれ絶縁層３２２，３０の下面に形成されている。コイル導体Ｓ１１は、第１端がビアＨ１２を介して二次回路２に、第２端がビアＨ１３によりコイル導体Ｓ１２の第１端に電気的に接続されている。コイル導体Ｓ１２の第２端は、ビアＨ１４を介して二次回路２に電気的に接続されている。つまり、二次コイルＳ１は、コイル導体Ｓ１１，Ｓ１２を直列に電気的に接続して構成されている。
【００４２】
これらコイル導体Ｐ１１，Ｐ１２，Ｓ１１，Ｓ１２は、それぞれたとえば銅箔などの導体を巻き回して形成されている。なお、これらコイル導体Ｐ１１，Ｐ１２，Ｓ１１，Ｓ１２の外形は、図３Ｂに示すような矩形状に限定されず、たとえば円形状や多角形状などの他の形状であってもよい。また、一次コイルＰ１および二次コイルＳ１は、それぞれ１つのコイル導体で構成されていてもよいし、３つ以上のコイル導体で構成されていてもよい。
【００４３】
一次グランド導体４は、複数（ここでは、２つ）のグランド導体４１，４２により構成されている。グランド導体４１，４２は、それぞれ絶縁層３１１，３０の上面に形成されている。また、グランド導体４１，４２は、ビアＨ２により互いに電気的に接続されている（図１参照）。
【００４４】
グランド導体４１は、図３Ａに示すように、絶縁層３１１の幅方向（左右方向）の中心線を境として、一次回路１が配置される領域（図３Ａにおける左側の領域）に形成されている。また、グランド導体４１は、当該領域のうち一次回路１や絶縁層３１１の上面に配線として形成された導体などを除いた略全面を覆うように形成されている。グランド導体４２は、コイル導体Ｐ１２やビアＨ９，Ｈ１１，Ｈ１２，Ｈ１４を除いて、絶縁層３０の上面の略全面を覆うように形成されている（図３Ｃ参照）。
【００４５】
二次グランド導体５は、複数（ここでは、２つ）のグランド導体５１，５２により構成されている。グランド導体５１は、絶縁層３１１の上面に形成されている。また、グランド導体５２は、絶縁層３０の下面に形成されている。グランド導体５１，５２は、ビアＨ６により互いに電気的に接続されている（図１参照）。
【００４６】
グランド導体５１は、図３Ａに示すように、絶縁層３１１の幅方向（左右方向）の中心線を境として、二次回路２が配置される領域（図３Ａにおける右側の領域）に形成されている。また、グランド導体５１は、当該領域のうち二次回路２や絶縁層３１１の上面に配線として形成された導体などを除いた略全面を覆うように形成されている。グランド導体５２は、コイル導体Ｓ１２やビアＨ９，Ｈ１１，Ｈ１２，Ｈ１４を除いて、絶縁層３０の下面の略全面を覆うように形成されている（図４Ａ参照）。
【００４７】
なお、一次グランド導体４および二次グランド導体５は、それぞれ１つのグランド導体で構成されていてもよいし、３つ以上のグランド導体で構成されていてもよい。
【００４８】
＜ノイズについて＞
ここで、本実施形態のスイッチング電源１００では、一次コイルＰ１に高周波電流を流して駆動することで、高周波ノイズが発生することがある。この高周波ノイズは、一次コイルＰ１および二次コイルＳ１の間に形成される寄生容量ＣＰ１，ＣＰ２（図２参照）を介して二次側（二次回路２側）へと流れるコモンモードノイズとなる。コモンモードノイズは、たとえば本実施形態のスイッチング電源１００を収納する金属ケースなどに伝わり、外部へと流出するおそれがある。
【００４９】
コモンモードノイズは、一般的に、チョークコイルやチップコンデンサなどの部品を別途設けることにより、低減することが可能である。しかしながら、小型化を要求されるスイッチング電源においては、このようなノイズ除去用の部品を実装するスペースを確保することが困難であり、実装しようとすると大型化を避けられない。
【００５０】
そこで、本実施形態のスイッチング電源１００では、一次グランド導体４（グランド導体４２）と二次グランド導体５（グランド導体５２）とを容量結合させている。具体的には、図１に示すように、一次グランド導体４のグランド導体４２と、二次グランド導体５のグランド導体５２とを、多層基板３の厚さ方向（上下方向）において、絶縁層３０を挟んで対向するように形成している。このため、本実施形態のスイッチング電源１００では、一次回路１の基準電位点ＲＰ１（一次回路１のグランド）と、二次回路２の基準電位点ＲＰ２（二次回路２のグランド）との間にキャパシタＣ３が形成されている（図１，２参照）。
【００５１】
そして、本実施形態のスイッチング電源１００では、このキャパシタＣ３により、コモンモードノイズを一次側（一次回路１側）へと戻す経路（つまり、リターンパス）を形成することができる。このように、本実施形態のスイッチング電源１００では、キャパシタＣ３によりリターンパスを形成することで、コモンモードノイズを外部に流出し難くする、つまりノイズを低減することができる。
【００５２】
上述のように、本実施形態のスイッチング電源１００では、ノイズ除去用の部品を別途設ける必要がないので、小型化を図りつつノイズ（コモンモードノイズ）を低減することができる。
【００５３】
また、本実施形態のスイッチング電源１００では、一次グランド導体４を複数のグランド導体４１，４２で構成することにより、一次グランド導体４のインピーダンスを小さくし、より効果的なノイズ（コモンモードノイズ）の低減を図っている。二次グランド導体５についても、複数のグランド導体５１，５２で構成することにより、より効果的なノイズの低減を図っている。なお、当該構成を採用するか否かは任意である。
【００５４】
ところで、一次回路１の高圧側の電位点と、二次回路２の高圧側の電位点との間にキャパシタを形成することも考えられるが、一次回路１のグランドと、二次回路２のグランドとの間にキャパシタＣ３を形成する方が好ましい。つまり、上述の高周波ノイズは、一次回路１のグランドの電位と、二次回路２のグランドの電位との相対的な変動によっても発生するため、一次回路１のグランドと二次回路２のグランドとの間を容量結合する方法が、直接的であり、かつ効果的である。
【００５５】
また、本実施形態のスイッチング電源１００では、一次グランド導体４のグランド導体４２は、絶縁層３０の上面において、一次コイルＰ１のコイル導体Ｐ１２を囲むように形成されている（図３Ｃ参照）。同様に、二次グランド導体５のグランド導体５２は、絶縁層３０の下面において、二次コイルＳ１のコイル導体Ｓ１２を囲むように形成されている（図４Ａ参照）。つまり、一次グランド導体４および二次グランド導体５の少なくとも一方は、同次のコイル（コイル導体Ｐ１２，Ｓ１２）が形成される導体層と同じ層に形成されるグランド導体４２，５２（同層のグランド導体）を有している。そして、グランド導体４２，５２（同層のグランド導体）は、グランド導体４２，５２（同層のグランド導体）と同じ層に形成される同次のコイル（コイル導体Ｐ１２，Ｓ１２）を囲むように配置されている。
【００５６】
ここで、導体層とは、絶縁層（たとえば、絶縁層３０）の上面（または下面）に金属などの導体により形成される層をいう。この導体層は、多層基板３の厚さ方向（上下方向）に対して略垂直な面方向に設けられている。つまり、多層基板３では、その厚さ方向に沿って、絶縁層と導体層とが交互に配置されている。
【００５７】
この構成において、グランド導体４２，５２は、電磁シールドとして機能する。つまり、グランド導体４２，５２には、一次コイルＰ１および二次コイルＳ１が発生する磁束に起因して渦電流が流れる。そして、この渦電流により発生する磁束が、一次コイルＰ１および二次コイルＳ１が発生する磁束と互いに打ち消し合うことで、外部に放射されるノイズが遮蔽される。なお、当該構成を採用するか否かは任意である。
【００５８】
ここで、本実施形態のスイッチング電源１００では、グランド導体４２は、その一部が切り欠かれており、隙間Ｇ１を有している。このようにグランド導体４２に隙間Ｇ１を設けることにより、渦電流が流れる経路のインピーダンスを大きくすることで、渦電流による損失の低減も図っている。グランド導体５２も、グランド導体４２と同様に隙間Ｇ２を有することで、渦電流による損失の低減を図っている。なお、当該構成を採用するか否かは任意である。
【００５９】
また、本実施形態のスイッチング電源１００では、一次グランド導体４のグランド導体４１と、二次グランド導体５のグランド導体５１とは、同じ絶縁層３１１の上面に形成されている（図３Ａ参照）。また、これらグランド導体４１，５１とともに、一次回路１を構成する電子部品が取り付けられるランドと、二次回路２を構成する電子部品が取り付けられるランドとは、同じ絶縁層３１１の上面に形成されている。つまり、一次グランド導体４および二次グランド導体５は、それぞれ一次回路１および二次回路２の電子部品が取り付けられるランドと同じ層に形成されるグランド導体４１，５１を有している。
【００６０】
この構成では、一次グランド導体４のグランド導体４１と、二次グランド導体５のグランド導体５１と、一次回路１のランドと、二次回路２のランドとを同じ層に配置することができる。したがって、この構成では、電子部品の実装や多層基板３の加工が容易になるという利点がある。なお、当該構成を採用するか否かは任意である。
【００６１】
＜アイソレータの構成＞
次に、本実施形態のアイソレータ２００について説明する。本実施形態のアイソレータ２００は、図５Ａ，図５Ｂに示すように、スイッチング電源１００（図５Ａ，図５Ｂでは、引用符号の図示を省略）と、信号処理回路６と、絶縁回路７とを備えている。また、本実施形態のアイソレータ２００では、スイッチング電源１００、信号処理回路６、および絶縁回路７がそれぞれ多層基板３に実装されている。なお、絶縁回路７は、多層基板３の表面（たとえば、上面）に形成されていてもよく、多層基板３の内部に設けられていてもよい。
【００６２】
信号処理回路６は、一次側の第１処理回路６１と、二次側の第２処理回路６２とで構成されている。第１処理回路６１は、３つの入力端子６１１〜６１３の各々に入力される入力信号を処理し、絶縁回路７に出力する。ここでは、入力信号はディジタル信号である。また、入力端子６１１〜６１３は、それぞれ多層基板３に形成されたランドである。なお、本実施形態のアイソレータ２００では、図５Ａの破線で示すように、一次回路１が信号処理回路６（第１処理回路６１）に含まれているが、他の構成であってもよい。すなわち、一次回路１と信号処理回路６とは個別に構成されていてもよい。
【００６３】
第２処理回路６２は、絶縁回路７を介して第１処理回路６１から伝送される信号を処理し、出力信号として３つの出力端子６２１〜６２３の各々に出力する。これら出力端子６２１〜６２３の各々に出力される出力信号は、入力端子６１１〜６１３の各々に入力される入力信号と１対１に対応する。ここでは、出力信号はディジタル信号である。また、出力端子６２１〜６２３は、それぞれ多層基板３に形成されたランドである。なお、本実施形態のアイソレータ２００では、図５Ａの破線で示すように、二次回路２が信号処理回路６（第２処理回路６２）に含まれているが、他の構成であってもよい。すなわち、二次回路２と信号処理回路６とは個別に構成されていてもよい。また、第２処理回路６２は、外部電源から動作電力が供給される構成であってもよいが、たとえば二次コイルＳ１の出力電力が動作電力として直接供給される構成であってもよい。
【００６４】
絶縁回路７は、一次側に入力される入力信号と、入力信号に応じて二次側に出力される出力信号とを電気的に絶縁するように構成されている。絶縁回路７は、たとえば半導体プロセスで形成されるマイクロコイルを用いた磁気結合により、一次側と二次側とを電気的に絶縁するように構成される。また、絶縁回路７は、たとえばキャパシタを用いた容量結合により、一次側と二次側とを電気的に絶縁するように構成されていてもよい。その他、絶縁回路７は、たとえばフォトカプラを用いた光結合により、一次側と二次側とを電気的に絶縁するように構成されていてもよい。
【００６５】
本実施形態のアイソレータ２００では、多層基板３の上面は、図５Ｂに示すように、たとえばエポキシ樹脂などの樹脂材料からなる封止材２０１で覆われている。封止材２０１は、一次回路１や絶縁回路７などの回路を保護することや、多層基板３の上面に実装された一次側の回路と二次側の回路とを互いに電気的に絶縁する目的で設けられている。
【００６６】
本実施形態のアイソレータ２００は、信号処理回路６および絶縁回路７からなる通信用のアイソレータと、電力伝送用のトランス（一次コイルＰ１および二次コイルＳ１）を有するスイッチング電源１００とが、１つの多層基板３に一体に構成されている。したがって、本実施形態のアイソレータ２００は、ノイズを低減する機能を有するスイッチング電源１００を備えつつも、小型に構成することができる。
【００６７】
なお、本実施形態のアイソレータ２００は、ディジタル信号である入力信号を電気的に絶縁された二次側に出力する構成であるが、他の構成であってもよい。たとえば、本実施形態のアイソレータ２００は、アナログ信号である入力信号を電気的に絶縁された二次側に出力する構成であってもよい。
【００６８】
＜変形例１＞
以下、実施形態１の変形例１のスイッチング電源１００について説明する。ただし、本変形例のスイッチング電源１００の基本的な構成は、実施形態１のスイッチング電源１００と共通するので、共通する部位には同一の番号を付して説明を省略する。
【００６９】
本変形例のスイッチング電源１００では、図６に示すように、多層基板３は、絶縁層３０をコア層として、その上方に絶縁層３１３，３１２，３１１を、下方に絶縁層３２３，３２２，３２１を積み重ねて形成されている。また、本変形例のスイッチング電源１００では、二次グランド導体５のグランド導体５１は、絶縁層３２１の下面に形成されている。さらに、本変形例のスイッチング電源１００では、一次コイルＰ１は、４つのコイル導体Ｐ１１〜Ｐ１４で構成されている。同様に、二次コイルＳ１は、４つのコイル導体Ｓ１１〜Ｓ１４で構成されている。
【００７０】
コイル導体Ｐ１１〜Ｐ１４は、それぞれ絶縁層３１１，３１２，３１３，３０の上面に形成されている。一次コイルＰ１は、複数のビアにより、コイル導体Ｐ１１〜Ｐ１４を直列に電気的に接続して構成されている。コイル導体Ｓ１１〜Ｓ１４は、それぞれ絶縁層３２１，３２２，３２３，３０の下面に形成されている。二次コイルＳ１は、複数のビアにより、コイル導体Ｓ１１〜Ｓ１４を直列に電気的に接続して構成されている。
【００７１】
本変形例のスイッチング電源１００においても、実施形態１のスイッチング電源１００と同様に、グランド導体４２と、グランド導体５２とが、多層基板３の厚さ方向（上下方向）において、絶縁層３０を挟んで対向するように形成されている。したがって、本変形例のスイッチング電源１００においても、一次回路１のグランドと、二次回路２のグランドとの間にキャパシタＣ３を形成することで、小型化を図りつつノイズ（コモンモードノイズ）を低減することができる。
【００７２】
（実施形態２）
以下、本発明の実施形態２に係るスイッチング電源１００について説明する。ただし、本実施形態のスイッチング電源１００の基本的な構成は、実施形態１のスイッチング電源１００と共通するので、共通する部位には同一の番号を付して説明を省略する。
【００７３】
本実施形態のスイッチング電源１００は、図７，図８Ａ〜図８Ｃ、および図９Ａ〜図９Ｃに示すように、一次グランド導体４および二次グランド導体５のいずれとも電気的に絶縁された浮遊導体８をさらに備えている。また、本実施形態のスイッチング電源１００では、一次グランド導体４のグランド導体４２は、絶縁層３１２の上面に形成されている。また、二次グランド導体５のグランド導体５２は、絶縁層３２２の下面に形成されている。
【００７４】
なお、図８Ａ〜図８Ｃは、それぞれ絶縁層３１１，３１２，３０の各々を上方から見た概略平面図を示す。また、図９Ａ〜図９Ｃは、それぞれ絶縁層３０，３２２，３２１の各々を下方から見た概略平面図を示す。また、図７は、図８ＡにおけるＸ−Ｘ断面図である。なお、図７では、絶縁層３１１の上面に配線として形成された導体の図示を省略している。
【００７５】
浮遊導体８は、複数（ここでは、２つ）の浮遊導体８１，８２で構成されている。浮遊導体８１は、絶縁層３０の上面に形成されている。浮遊導体８２は、絶縁層３０の下面に形成されている。また、浮遊導体８１，８２は、複数のビア９により互いに電気的に接続されている（図７参照）。さらに、浮遊導体８１，８２は、一次グランド導体４および二次グランド導体５とは電気的に接続されていない。なお、浮遊導体８１，８２は、一次コイルＰ１および二次コイルＳ１とも電気的に接続されていない。
【００７６】
浮遊導体８は、図７に示すように、多層基板３の厚さ方向（上下方向）において、一次グランド導体４と二次グランド導体５との間に配置されている。とくに、本実施形態のスイッチング電源１００では、多層基板３が、一次グランド導体４と二次グランド導体５との間において、少なくとも１層の導体層を有しており、浮遊導体８は、この導体層に形成されている。
【００７７】
浮遊導体８は、一次コイルＰ１のコイル導体Ｐ１１，Ｐ１２または二次コイルＳ１のコイル導体Ｓ１１，Ｓ１２が形成される導体層と同じ層に形成される。もちろん、浮遊導体８は、一次コイルＰ１または二次コイルＳ１が形成される導体層と異なる層の導体層に形成されていてもよい。
【００７８】
本実施形態のスイッチング電源１００では、一次グランド導体４と二次グランド導体５との間において、コイル導体Ｐ１２が形成される層と、コイル導体Ｓ１２が形成される層との２層の導体層が設けられている。そして、浮遊導体８１はコイル導体Ｐ１２が形成される導体層と同じ層に、浮遊導体８２はコイル導体Ｓ１２が形成される導体層と同じ層に、それぞれ形成されている。
【００７９】
本実施形態のスイッチング電源１００では、一次グランド導体４と二次グランド導体５との間に形成されるキャパシタＣ３は、図７に示すように、キャパシタＣ３１と、キャパシタＣ３２とからなる。キャパシタＣ３１は、一次グランド導体４（グランド導体４２）と浮遊導体８（浮遊導体８１）との間に形成される。キャパシタＣ３２は、二次グランド導体５（グランド導体５２）と浮遊導体８（浮遊導体８２）との間に形成される。したがって、本実施形態のスイッチング電源１００では、浮遊導体８を備えることにより、実施形態１のスイッチング電源１００と比較して、キャパシタＣ３の容量値を大きくすることができる。このため、本実施形態のスイッチング電源１００では、実施形態１のスイッチング電源１００と比較して、ノイズ（コモンモードノイズ）をさらに低減することが可能である。
【００８０】
また、本実施形態のスイッチング電源１００では、導体層は、絶縁層３０を挟んで複数設けられている。そして、浮遊導体８は、複数の導体層に形成されている。ここでは、複数の導体層は、既に述べたように、コイル導体Ｐ１２が形成される導体層と、コイル導体Ｓ１２が形成される導体層との２層である。
【００８１】
このため、本実施形態のスイッチング電源１００では、絶縁層（たとえば、絶縁層３０，３１２，３２２）の厚さ寸法（上下寸法）を適宜調整することで、寄生容量ＣＰ１，ＣＰ２の容量値と、キャパシタＣ３の容量値とを容易に変更することができる。なお、当該構成を採用するか否かは任意である。
【００８２】
また、本実施形態のスイッチング電源１００では、浮遊導体８１は、絶縁層３０の上面において、一次コイルＰ１のコイル導体Ｐ１２を囲むように形成されている（図８Ｃ参照）。同様に、浮遊導体８２は、絶縁層３０の下面において、二次コイルＳ１のコイル導体Ｓ１２を囲むように形成されている（図９Ａ参照）。つまり、浮遊導体８は、一次コイルＰ１および二次コイルＳ１の少なくとも一方のコイルが形成される導体層と同じ層に形成される浮遊導体８１，８２（同層の導体）を有している。そして、浮遊導体８１，８２（同層の導体）は、浮遊導体８１，８２（同層の導体）と同じ層に形成されるコイル（コイル導体Ｐ１２，Ｓ１２）を囲むように配置されている。
【００８３】
この構成において、浮遊導体８１，８２は、実施形態１のスイッチング電源１００におけるグランド導体４２，５２と同様に、電磁シールドとして機能する。なお、当該構成を採用するか否かは任意である。また、本実施形態のスイッチング電源１００では、浮遊導体８１，８２は、それぞれ一部が切り欠かれることで、隙間Ｇ３，Ｇ４を有している。このため、本実施形態のスイッチング電源１００では、実施形態１のスイッチング電源１００における隙間Ｇ１，Ｇ２と同様に、渦電流による損失の低減を図ることができる。なお、当該構成を採用するか否かは任意である。
【００８４】
＜変形例１＞
以下、実施形態２の変形例１のスイッチング電源１００について説明する。ただし、本変形例のスイッチング電源１００の基本的な構成は、実施形態２のスイッチング電源１００と共通するので、共通する部位には同一の番号を付して説明を省略する。
【００８５】
本変形例のスイッチング電源１００では、図１０に示すように、多層基板３は、絶縁層３０をコア層として、その上方に絶縁層３１３，３１２，３１１を、下方に絶縁層３２３，３２２，３２１を積み重ねて形成されている。また、本変形例のスイッチング電源１００では、一次グランド導体４は、３つのグランド導体４１〜４３で構成されている。また、二次グランド導体５は、３つのグランド導体５１〜５３で構成されている。さらに、一次コイルＰ１は、４つのコイル導体Ｐ１１〜Ｐ１４で構成されている。同様に、二次コイルＳ１は、４つのコイル導体Ｓ１１〜Ｓ１４で構成されている。
【００８６】
グランド導体４１〜４３は、それぞれ絶縁層３１１，３１２，３１３の上面に形成されている。グランド導体５１〜５３は、それぞれ絶縁層３２１，３２２，３２３の下面に形成されている。コイル導体Ｐ１１〜Ｐ１４は、それぞれ絶縁層３１１，３１２，３１３，３０の上面に形成されている。一次コイルＰ１は、複数のビアにより、コイル導体Ｐ１１〜Ｐ１４を直列に電気的に接続して構成されている。コイル導体Ｓ１１〜Ｓ１４は、それぞれ絶縁層３２１，３２２，３２３，３０の下面に形成されている。二次コイルＳ１は、複数のビアにより、コイル導体Ｓ１１〜Ｓ１４を直列に電気的に接続して構成されている。
【００８７】
本変形例のスイッチング電源１００では、キャパシタＣ３１は、一次グランド導体４（グランド導体４３）と浮遊導体８（浮遊導体８１）との間に形成される。また、キャパシタＣ３２は、二次グランド導体５（グランド導体５３）と浮遊導体８（浮遊導体８２）との間に形成される。
【００８８】
本変形例のスイッチング電源１００においても、実施形態１のスイッチング電源１００と同様に、浮遊導体８を備えることにより、実施形態１のスイッチング電源１００と比較して、キャパシタＣ３の容量値を大きくすることができる。このため、本変形例のスイッチング電源１００では、実施形態１のスイッチング電源１００と比較して、ノイズ（コモンモードノイズ）をさらに低減することが可能である。
【００８９】
＜変形例２＞
以下、実施形態２の変形例２のスイッチング電源１００について説明する。ただし、本変形例のスイッチング電源１００の基本的な構成は、実施形態２の変形例１のスイッチング電源１００と共通するので、共通する部位には同一の番号を付して説明を省略する。
【００９０】
本変形例のスイッチング電源１００では、図１１に示すように、一次グランド導体４は、２つのグランド導体４１，４２で構成されている。また、二次グランド導体５は、２つのグランド導体５１，５２で構成されている。そして、浮遊導体８は、４つの浮遊導体８１〜８４で構成されている。
【００９１】
グランド導体４１，４２は、それぞれ絶縁層３１１，３１３の上面に形成されている。グランド導体５１，５２は、それぞれ絶縁層３２１，３２３の上面に形成されている。浮遊導体８３は、絶縁層３１２の上面に形成されている。また、浮遊導体８４は、絶縁層３２２の下面に形成されている。そして、浮遊導体８１〜８４は、複数のビア９により互いに電気的に接続されている。
【００９２】
本変形例のスイッチング電源１００では、キャパシタＣ３１は、グランド導体４１と浮遊導体８３との間、グランド導体４２と浮遊導体８３との間、およびグランド導体４２と浮遊導体８１との間の各々に形成される。また、キャパシタＣ３２は、グランド導体５１と浮遊導体８４との間、グランド導体５２と浮遊導体８４との間、およびグランド導体５２と浮遊導体８２との間の各々に形成される。つまり、一次グランド導体４および二次グランド導体５の少なくとも一方は、互いに異なる層にそれぞれ形成される複数のグランド導体４１，４２，５１，５２により構成されている。そして、浮遊導体８１，８３（浮遊導体８２，８４）は、複数のグランド導体４１，４２（グランド導体５１，５２）のうち少なくとも１つのグランド導体４２（グランド導体５２）を挟んで配置されている。
【００９３】
したがって、本変形例のスイッチング電源１００では、実施形態２のスイッチング電源１００と比較して、キャパシタＣ３の容量値をさらに大きくすることができる。このため、本変形例のスイッチング電源１００では、実施形態２のスイッチング電源１００と比較して、ノイズ（コモンモードノイズ）をさらに低減することが可能である。
【００９４】
以上、本発明の実施形態１およびその変形例１のスイッチング電源１００、実施形態２およびその変形例１，２のスイッチング電源１００、ならびに本発明の実施形態のアイソレータ２００について詳細に説明した。ただし、以上に説明した構成は、本発明の一例に過ぎず、本発明は上記の各実施形態に限定されることはなく、これら実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。たとえば、多層基板３は、絶縁層３０（コア層）の厚さ方向における片側にのみ絶縁層を積み重ねて形成されていてもよい。
【符号の説明】
【００９５】
１  一次回路
２  二次回路
２１  整流回路
３  多層基板
３０，３１１〜３１３，３２１〜３２３  絶縁層
４  一次グランド導体
４１〜４３  グランド導体
５  二次グランド導体
５１〜５３  グランド導体
６  信号処理回路
７  絶縁回路
８，８１〜８４  浮遊導体
１００  スイッチング電源
２００  アイソレータ
Ｐ１  一次コイル
Ｐ１１〜Ｐ１４  コイル導体
ＰＳ１  外部電源
Ｑ１，Ｑ２  スイッチング素子
ＲＰ１，ＲＰ２  基準電位点
Ｓ１  二次コイル
Ｓ１１〜Ｓ１４  コイル導体
Ｔ１〜Ｔ８  電極（端子）
【図１】
2017011876.tif 000003
【図２】
2017011876.tif 000004
【図３】
2017011876.tif 000005
【図４】
2017011876.tif 000006
【図５】
2017011876.tif 000007
【図６】
2017011876.tif 000008
【図７】
2017011876.tif 000009
【図８】
2017011876.tif 000010
【図９】
2017011876.tif 000011
【図１０】
2017011876.tif 000012
【図１１】
2017011876.tif 000013