(57)【要約】【課題】スイッチング素子のゲート信号の補正を簡易迅速に実行できるモータ制御装置を提供する。【解決手段】制御回路３０は、目標電圧算出部３６が指令値から算出した目標電圧Ｖtrgtと、指令値に基づいてインバータ回路４２に生成させた電圧がモータ５２のコイルに印加された場合にモータ印加電圧算出部３２によって算出されたモータ印加電圧Ｖactと、に基づいて算出された補正値で指令値を補正することにより得られたＦＥＴゲート信号に従った電圧をインバータ回路４２に生成させてモータ５２の巻線に印加させる。【選択図】図１
2017221044.tif 000002
【特許請求の範囲】
【請求項１】
パルス幅変調によりモータに印加する電圧を生成する駆動回路と、
前記モータに印加された実際の印加電圧を検出する印加電圧検出部と、
指令値が示す目標電圧と、前記指令値に基づいて前記駆動回路が生成した電圧が前記モータに印加された場合に前記印加電圧検出部によって検出された印加電圧と、に基づいて算出された補正値で前記指令値を補正し、該補正した指令値に従った電圧を前記駆動回路に生成させて前記モータに印加させる制御部と、
を含むモータ制御装置。
【請求項２】
前記印加電圧検出部は、
前記モータの巻線の電流を検出する電流検出部と、
前記電流検出部が検出した電流値に前記モータの巻線抵抗を乗算して前記印加電圧を算出する算出部と、
を含む請求項１記載のモータ制御装置。
【請求項３】
前記電流検出部は、前記モータの出力軸を固定した状態で前記指令値に基づいて前記駆動回路によって生成された電圧が前記モータに印加された場合の電流を検出する請求項２記載のモータ制御装置。
【請求項４】
電源電圧を検出する電源電圧検出部をさらに含み、
前記制御部は、前記目標電圧と前記印加電圧との差を前記電源電圧検出部で検出された電源電圧で除算して得たデューティ比の補正値を前記指令値が示すデューティ比に加算して前記指令値を補正する請求項１〜３のいずれか１項記載のモータ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ制御装置に関する。
【背景技術】
【０００２】
ブラシレスＤＣモータ（以下、「モータ」と称する）等の同期モータのコイルに印加する電圧は、一例として、バッテリ等の直流電源から供給された直流をパルス幅変調（ＰＷＭ）することによって生成される。
【０００３】
ＰＷＭは、例えば、ＦＥＴ（電界効果トランジスタ）等のスイッチング素子を備えたインバータ回路を制御することにより実行される。インバータ回路を構成するスイッチング素子がＮ型ＦＥＴの場合、ＦＥＴのゲートに印加する信号（ＦＥＴゲート信号）がハイレベルの場合に当該ＦＥＴはオンになり、ＦＥＴゲート信号がローレベルの場合に当該ＦＥＴはオフになる。
【０００４】
従って、モータ制御回路は、モータのコイルに印加する電圧と同じデューティ比を有するＦＥＴゲート信号をインバータ回路に出力することにより、インバータ回路に当該デューティ比を有する電圧を生成させることが、理論上は可能である。
【０００５】
しかしながら、後述するように、インバータ回路は、２つのＦＥＴを直列に接続したブリッジ回路を構成する。かかるブリッジ回路で、直列に接続されたＦＥＴが同時にオンになることを回避するため、ＦＥＴには、ハイレベルのＦＥＴゲート信号が印加されても即時オンにならないように、動作の遅延時間であるデッドタイムが設定されている。さらには、ＦＥＴゲート信号の出力の遅延時間等も影響し、インバータ回路が生成する電圧のデューティ比は、モータ制御回路が出力したＦＥＴゲート信号のデューティ比と同一にならない。
【０００６】
図４（Ａ）は、ＦＥＴゲート信号の波形の一例であり、図４（Ｂ）は、インバータ回路から出力されたモータのコイルに印加される電圧の波形の一例を示している。図４（Ａ）のＦＥＴゲート信号の波形の周期Ｔと図４（Ｂ）のモータのコイルに印加される電圧の波形の周期Ｔは同一であるものの、ハイレベルなパルス幅は、ＴON＞ＴON'であり、ＦＥＴゲート信号に比してモータのコイルに印加される電圧のハイレベルなパルス幅は小さくなっている。従って、インバータ回路が生成する電圧のデューティ比は、モータ制御回路が出力したＦＥＴゲート信号のデューティ比よりも低下する。
【０００７】
インバータ回路が生成する電圧のデューティ比が所望するデューティ比でない場合には、モータの回転速度の制御に支障を来すので、引用文献１では、図５（Ａ）に示したように、ＦＥＴゲート信号のハイレベルなパルス幅を補正値で大きくして、図５（Ｂ）に示したように、インバータ回路が生成する電圧のデューティ比を所望するデューティ比に補正している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−１０５３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に開示された発明では、モータを回転させている際に電流センサで検出された電流値と抵抗値算出部で算出された等価抵抗値とに基づき、モータ駆動回路への印加電圧低下分を実測して、図５（Ａ）に示した補正値を算出している。補正値算出のための工数が多く、モータ制御回路の演算処理の負荷が大きくなるという問題があった。
【００１０】
本発明は上記に鑑みてなされたもので、スイッチング素子のゲート信号の補正を簡易迅速に実行できるモータ制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記課題を解決するために、請求項１に記載のモータ制御装置は、パルス幅変調によりモータに印加する電圧を生成する駆動回路と、前記モータに印加された実際の印加電圧を検出する印加電圧検出部と、指令値が示す目標電圧と、前記指令値に基づいて前記駆動回路が生成した電圧が前記モータに印加された場合に前記印加電圧検出部によって検出された印加電圧と、に基づいて算出された補正値で前記指令値を補正し、該補正した指令値に従った電圧を前記駆動回路に生成させて前記モータに印加させる制御部と、を含んでいる。
【００１２】
このモータ制御装置によれば、指令値が示す目標電圧と、指令値に基づいて駆動回路に生成させた電圧がモータに印加された場合の実際の電圧である印加電圧と、に基づいて算出された補正値で指令値を補正することにより、スイッチング素子のゲート信号を補正している。
【００１３】
指令値から目標電圧の算出は容易であり、実際の印加電圧の検出も電圧または電流を検出する既知の構成を併用することにより容易である。従って、このモータ制御装置によれば、スイッチング素子のゲート信号の補正を簡易迅速に実行できる。
【００１４】
請求項２に記載のモータ制御装置は、請求項１記載のモータ制御装置において、前記印加電圧検出部は、前記モータの巻線の電流を検出する電流検出部と、前記電流検出部が検出した電流値に前記モータの巻線抵抗を乗算して前記印加電圧を算出する算出部と、を含んでいる。
【００１５】
このモータ制御装置によれば、既知の構成である電流検出部を併用することにより、モータの巻線の電流を検出し、検出した電流にモータの巻線抵抗を乗算してモータに印加された実際の電圧である印加電圧を算出する。電流の検出は容易なので、このモータ制御装置によれば、スイッチング素子のゲート信号の補正を簡易迅速に実行できる。
【００１６】
請求項３に記載のモータ制御装置は、請求項２記載のモータ制御装置において、前記電流検出部は、前記モータの出力軸を固定した状態で前記指令値に基づいて前記駆動回路によって生成された電圧が前記モータに印加された場合の電流を検出する。
【００１７】
モータの巻線に通電中に、当該モータの出力軸が固定された場合、当該モータの負荷は最大となり、当該モータの巻線の電流も最大となる。また、当該最大の電流に基づいて算出された印加電圧も、指令値に基づいて駆動回路に生成させた電圧が前記モータに印加された場合での最大の電圧となる。また、目標電圧は、理論上、指令値に基づいたＰＷＭで駆動回路が生成できる最大の電圧である。従って、目標電圧と印加電圧との差は、駆動回路のスイッチング素子のデッドタイム及び制御の遅れに起因すると考えられる。当該差分に基づいた補正値で指令値を補正し、該補正した指令値に従った電圧を駆動回路に生成させることにより、指令値が示す目標電圧に近似する電圧を生成させることが可能になる。
【００１８】
請求項４に記載のモータ制御装置は、請求項１〜３のいずれか１項記載のモータ制御装置において、電源電圧を検出する電源電圧検出部をさらに含み、前記制御部は、前記目標電圧と前記印加電圧との差を前記電源電圧検出部で検出された電源電圧で除算して得たデューティ比の補正値を前記指令値が示すデューティ比に加算して前記指令値を補正する。
【００１９】
このモータ制御装置によれば、目標電圧と印加電圧との差を電源電圧検出部で検出された電源電圧で除算することでデューティ比の補正値を算出できるので、スイッチング素子のゲート信号の補正を簡易迅速に実行できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態に係るモータ制御装置の一例を示す概略図である。
【図２】本発明の実施の形態に係るモータ制御装置及びモータを実装した製品の通電試験の一例を示したタイムチャートである。
【図３】本発明の実施の形態に係るモータ制御装置における補正値算出に係る処理の一例を示したフローチャートである。
【図４】（Ａ）は、ＦＥＴゲート信号の波形の一例であり、（Ｂ）は、インバータ回路から出力されたモータのコイルに印加される電圧の波形の一例を示している。
【図５】（Ａ）は、補正されたＦＥＴゲート信号の波形の一例であり、（Ｂ）は、補正されたＦＥＴゲート信号によってインバータ回路で生成された電圧の波形の一例を示している。
【発明を実施するための形態】
【００２１】
図１は、本実施の形態に係るモータ制御装置２０の一例を示す概略図である。モータ制御装置２０は、一例として、エンジンのウォータポンプを駆動するモータ５２の制御に用いられる。
【００２２】
図１に示したように、本実施の形態に係るモータ制御装置２０は、上位ＥＣＵ（Electronic Control Unit）８２から入力された指令信号に基づいてＰＷＭのデューティ比を決定し、決定したデューティ比を有するＰＷＭ信号を出力する制御回路３０と、制御回路３０から出力されたＰＷＭ信号に基づいてバッテリ８０の電力をスイッチングしてモータ５２のコイルに印加する電圧を生成する駆動回路４０と、を含んでいる。
【００２３】
駆動回路４０は、制御回路３０から出力されたＰＷＭ信号を、後述するインバータ回路４２を構成する各ＦＥＴをオンオフ可能なレベルまで増幅して、スイッチング素子のゲート信号であるＦＥＴゲート信号を生成するプリドライバ７８と、プリドライバ７８から出力されたＦＥＴゲート信号に従って各ＦＥＴをスイッチングさせてモータ５２のコイルに印加する電圧を生成するインバータ回路４２と、を含んでいる。
【００２４】
図１に示されたインバータ回路４２は、ＦＥＴ４４Ａ、４４Ｂ、４４Ｃ、４４Ｄ、４４Ｆの６つのＦＥＴを備えたブリッジ回路である。ＦＥＴ４４Ａ、４４ＤはＵ相のコイルに、ＦＥＴ４４Ｂ、４４ＥはＶ相のコイルに、ＦＥＴ４４Ｃ、４４ＦはＷ相のコイルに、各々印加する電圧を生成するスイッチングを行う。
【００２５】
ＦＥＴ４４Ａ、４４Ｂ、４４Ｃの各々のドレインは車載のバッテリ６０の正極に接続されている。また、ＦＥＴ４４Ｄ、４４Ｅ、４４Ｆの各々のソースはバッテリ８０の負極に接続されている。
【００２６】
制御回路３０は、例えば、マイクロコンピュータ等の集積回路であり、上位ＥＣＵ８２からの指令信号の指令値が示す目標電圧Ｖtrgtを算出する目標電圧算出部３６と、目標電圧Ｖtrgt及び後述する補正値からＰＷＭのデューティ比を算出し、算出したデューティ比を有するＰＷＭ信号を出力するＰＷＭデューティ算出部４８と、含んでいる。
【００２７】
さらに制御回路３０は、インバータ回路４２を介してモータ５２のコイルに流れる電流（モータ電流）を検出する電流検出部５６と、電流検出部５６が検出したモータ電流からモータのコイルに実際に印加された電圧（モータ印加電圧Ｖact）を算出するモータ印加電圧算出部３２と、バッテリ８０の電圧（＋Ｂ電圧）を検出する電源電圧検出部３４と、目標電圧算出部３６が算出した目標電圧Ｖtrgt、モータ印加電圧算出部３２が算出したモータ印加電圧Ｖact及び電源電圧検出部３４が検出した＋Ｂ電圧に基づいて補正値を算出する補正値算出部３８と、補正値算出部３８が算出した補正値を記憶するメモリ４６と、を含んでいる。
【００２８】
電流検出部５６は、抵抗値が０．２ｍΩ〜数Ω程度のシャント抵抗５８の両端の電位差を増幅してシャント抵抗５８の電流に比例する電圧値を信号として出力する。電流検出部５６が出力した信号は、モータ印加電圧算出部３２に入力される。そして、モータ印加電圧算出部３２は、電流検出部５６が出力した信号に基づいて、モータ電流を算出する。
【００２９】
本実施に形態では、ＦＥＴゲート信号のデューティ比、すなわちＰＷＭ信号のデューティ比を補正する補正値を算出する場合には、モータ５２の出力軸を拘束して当該出力軸の回転を停止させた状態で、所定の電圧をモータ５２のコイルに印加した場合の電流であるロック電流Ｉmaxを電流検出部５６によって検出する。一般に、モータは、コイルに印加される電圧が同じでも、モータの負荷が高くなるほどモータ電流が増大する。そして、モータの負荷が最大になった状態、すなわちモータの出力軸の回転が外力により停止された状態で、モータ電流は最大となる。従って、本実施の形態で補正値算出のために検出するロック電流Ｉmaxは、モータ５２のコイルに所定の電圧を印加した場合のモータ電流の最大値である。なお、出力軸の拘束は、専用の治具等を用いて行う。
【００３０】
所定の電圧は、指令値に基づいてインバータ回路４２に生成させた電圧である。より具体的には、バッテリ８０の電圧が＋Ｂ電圧の場合に、ＰＷＭで＋Ｂ電圧から目標電圧Ｖtrgtを生成する場合のデューティ比（Ｖtrgt ／＋Ｂ電圧）によってインバータ回路４２で生成される電圧である。補正値算出時の目標電圧Ｖtrgtは、一例として、バッテリ８０の公称電圧の５０〜７０％程度であるが、モータ５２の仕様、モータ５２が用いられる機器の仕様等に応じて、実機を用いた実験等を通じて具体的に決定する。
【００３１】
モータ印加電圧算出部３２は、ロック電流Ｉmaxの算出後、下記の式（１）を用いてモータ印加電圧Ｖactを算出する。式（１）中のＲは、モータ５２の仕様として定められているモータ５２の巻線抵抗である。なお、ロック電流Ｉmaxに対するモータ印加電圧Ｖactを記録したテーブルまたはマップを参照することにより、ロック電流Ｉmaxからモータ印加電圧Ｖactを決定してもよい。
Ｖact ＝ Ｉmax × Ｒ                …（１）
【００３２】
前述のように、指令信号に基づいた目標電圧Ｖtrgtと、モータ５２のコイルに実際に印加されたモータ印加電圧Ｖactと、に差異が生じた場合に補正値の適用を要するので、電圧補正値Ｃvは、下記の式（２）で示したように、目標電圧Ｖtrgtとモータ印加電圧Ｖactとの差で表される。
Ｃv ＝ Ｖtrgt − Ｖact               …（２）
【００３３】
目標電圧Ｖtrgt、モータ印加電圧Ｖact及び電圧補正値Ｃvの各々のデューティ比は、各々をデューティ比１００％の場合の電圧、すなわち＋Ｂ電圧で除算することによって得られる。従って、補正値算出部３８は、デューティ比の補正値Ｃd（以下、「補正値Ｃd」と称する）を、下記の式（３）を用いて算出する。
Ｃd ＝ (Ｖtrgt − Ｖact )／＋Ｂ電圧  …（３）
【００３４】
補正値算出部３８によって算出された補正値Ｃdは、メモリ４６に記憶される。メモリ４６は、EPROM (Erasable Programmable Read Only Memory)、EEPROM（Electrically Erasable Programmable Read-Only Memory）又はフラッシュメモリ等の不揮発性メモリである。本実施の形態では、後述するように、モータ制御装置２０及びモータ５２を実装した製品の通電試験において補正値Ｃdを算出し、算出した補正値Ｃdをメモリ４６に記憶させる。制御回路３０は、通電試験時に通電試験用のプログラムがロードされることにより、補正値Ｃdを算出し、メモリ４６に補正値Ｃdを記憶させる。
【００３５】
ＰＷＭデューティ算出部４８は、下記の式（４）に示したように、メモリ４６に記憶されている補正値Ｃdにより、目標電圧Ｖtrgtのデューティ比（Ｖtrgt ／＋Ｂ電圧）を補正した補正デューティ比Ｄcを算出する。換言すれば、本実施の形態では、補正値Ｃdにより指令値を補正している。さらに、ＰＷＭデューティ算出部４８は、デューティ比が補正デューティ比Ｄcである矩形波信号を補正ＰＷＭ信号としてプリドライバ７８に出力することにより、補正した指令値に従った電圧をインバータ回路に生成させる。
Ｄc ＝ （Ｖtrgt／＋Ｂ電圧）＋ Ｃd        …（４）
【００３６】
プリドライバ７８は、ＰＷＭデューティ算出部４８から入力された補正ＰＷＭ信号からＦＥＴゲート信号を生成してインバータ回路４２のＦＥＴ４４Ａ〜４４Ｆに印加する。インバータ回路４２では、補正ＰＷＭ信号に従ってＦＥＴ４４Ａ〜４４Ｆをスイッチングさせることにより、目標電圧Ｖtrgtに近似させた電圧を生成してモータ５２のコイルに印加することが可能になる。
【００３７】
図２は、本実施の形態に係るモータ制御装置２０及びモータ５２を実装した製品の通電試験の一例を示したタイムチャートである。図２に示した通電試験では、モータ５２の出力軸が物理的に固定された状態で、例えば、Ｕ相からＶ相へ、Ｖ相からＷ相へ、Ｗ相からＵ相への通電が順次実行される。なお、図２示した通電試験は、２つの通電相のうち、一方の通電相のＦＥＴのみをオンオフさせる片側ＰＷＭ駆動による。また、図２に示した通電試験において、バッテリ８０の電圧である＋Ｂ電圧は、バッテリ８０の公称電圧である。
【００３８】
図２において、時間ｔ0から時間ｔ1までの区間Ｔ1では、ＦＥＴ４４ＡのゲートにハイレベルなＦＥＴゲート信号４４ＡＳが印加され、ＦＥＴ４４Ａが区間Ｔ1で連続的にオンになる。区間Ｔ1では、ＦＥＴ４４Ｅのゲートにデューティ比がＶtrgt/＋Ｂ電圧であるＦＥＴゲート信号４４ＥＳが印加され、ＦＥＴ４４ＥはＦＥＴゲート信号４４ＥＳに従って断続的にオンオフされる。
【００３９】
時間ｔ1から時間ｔ2までの区間Ｔ2では、ＦＥＴ４４ＢのゲートにハイレベルなＦＥＴゲート信号４４ＢＳが印加され、ＦＥＴ４４Ｂが区間Ｔ2で連続的にオンになる。区間Ｔ2では、ＦＥＴ４４Ｆのゲートにデューティ比がＶtrgt/＋Ｂ電圧であるＦＥＴゲート信号４４ＦＳが印加され、ＦＥＴ４４ＦはＦＥＴゲート信号４４ＦＳに従って断続的にオンオフされる。
【００４０】
時間ｔ2から時間ｔ3までの区間Ｔ3では、ＦＥＴ４４ＣのゲートにハイレベルなＦＥＴゲート信号４４ＣＳが印加され、ＦＥＴ４４Ｃが区間Ｔ3で連続的にオンになる。区間Ｔ3では、ＦＥＴ４４Ｄのゲートにデューティ比がＶtrgt/＋Ｂ電圧であるＦＥＴゲート信号４４ＤＳが印加され、ＦＥＴ４４ＤはＦＥＴゲート信号４４ＤＳに従って断続的にオンオフされる。
【００４１】
本実施の形態では、区間Ｔ1、Ｔ2、Ｔ3の各々で電流検出部５６により検出されたモータ電流（ロック電流Ｉmax）に基づいて、上記のように補正値Ｃdを算出する。補正値Ｃdの算出に際しては、区間Ｔ1、Ｔ2、Ｔ3の各々で検出されたロック電流Ｉmaxの平均値を算出し、当該平均値に基づいて補正値Ｃdを算出する。補正値Ｃdの精度を改善するために、図２の区間Ｔ1、Ｔ2、Ｔ3で行う一連の通電を複数回実行し、検出されたロック電流Ｉmaxの平均値から補正値Ｃdを算出してもよい。
【００４２】
なお、区間Ｔ1、Ｔ2、Ｔ3は、マイクロコンピュータ等である制御回路３０の制御周期の正の整数倍に相当する時間であるが、具体的な時間は、制御回路３０の仕様、及び図２に示した通電試験に係るプログラムの仕様による。
【００４３】
図３は、本実施の形態に係るモータ制御装置２０における補正値Ｃd算出に係る処理の一例を示したフローチャートである。通電試験用のプログラムが制御回路３０にロードされて通電試験が開始されると、ステップ３００では、上位ＥＣＵ８２から入力された指令信号の指令値から目標電圧Ｖtrgtを算出する。
【００４４】
ステップ３０２では、電源電圧検出部３４によりバッテリ８０の電圧（＋Ｂ電圧）を取得する。本実施の形態では、通電試験において電源電圧検出部３４によって検出される電圧は、基本的にバッテリ８０の公称電圧である。
【００４５】
ステップ３０４では、図２に示した通電処理が実行されると共に、電流検出部５６によってロック電流Ｉmaxが検出される。ロック電流Ｉmaxは、上述のように複数回検出し、検出された値の平均値を得ることが望ましい。
【００４６】
ステップ３０６では、上記式（１）を用いてロック電流Ｉmax及び巻線抵抗Ｒからモータ印加電圧Ｖactを算出する。
【００４７】
ステップ３０８では、電源電圧検出部３４によって取得されたバッテリ８０の電圧、指令値から算出された目標電圧Ｖtrgt及びモータ印加電圧Ｖactに基づいて補正値Ｃdを算出し、処理を終了する。算出された補正値Ｃdは、不揮発性メモリであるメモリ４６に記憶される。
【００４８】
以上説明したように、本実施の形態では、指令値に基づいてインバータ回路４２に生成させた電圧をモータ５２のコイルに印加した状態でモータ５２の出力軸の回転を拘束した場合に検出されたモータ電流からモータ５２のコイルに印加されたモータ印加電圧Ｖactを算出している。前述のように、モータ電流は、モータ５２の負荷が高いほど大きくなる。従って、出力軸を拘束された状態では、モータ５２の負荷は最大となり、検出されるモータ電流も最大となる。さらにはモータ印加電圧Ｖactも最大となる。
【００４９】
指令値が示す目標電圧Ｖtrgtは、理論上、指令値に基づいたＰＷＭでインバータ回路４２が生成できる最大の電圧である。また、モータ印加電圧Ｖactは、指令値に基づいてインバータ回路４２に生成させた電圧をモータ５２のコイルに印加した場合での最大の電圧である。
【００５０】
従って、目標電圧Ｖtrgtとモータ印加電圧Ｖactとの差は、インバータ回路４２のＦＥＴのデッドタイム及び制御の遅れに起因すると考えられる。従って、当該差分に基づいて指令値に基づくデューティ比を補正して、補正したデューティ比のＦＥＴゲート信号を生成することにより、指令値が示す目標電圧Ｖtrgtに近似する電圧をインバータ回路に生成させることが可能になる。
【００５１】
補正値の算出は、製品出荷前の通電試験時に並行して実行できる。当該補正値は、通電試験時にモータ５２の出力軸を拘束した場合に検出されたロック電流Ｉmax、指令値が示す目標電圧Ｖtrgt及びバッテリ８０の電圧とから簡易に算出できるので、スイッチング素子のゲート信号であるＦＥＴゲート信号の補正を簡易迅速に実行することが可能となる。
【符号の説明】
【００５２】
２０…モータ制御装置、３０…制御回路、３２…モータ印加電圧算出部、３４…電源電圧検出部、３６…目標電圧算出部、３８…補正値算出部、４０…駆動回路、４２…インバータ回路、４４Ａ，４４Ｂ，４４Ｃ，４４Ｄ，４４Ｅ，４４Ｆ…ＦＥＴ、４４ＡＳ，４４ＢＳ，４４ＣＳ，４４ＤＳ，４４ＥＳ，４４ＦＳ…ＦＥＴゲート信号、４６…メモリ、４８…ＰＷＭデューティ算出部、５２…モータ、５６…電流検出部、５８…シャント抵抗、７８…プリドライバ、８０…バッテリ、８２…上位ＥＣＵ、Ｃd…補正値、Ｃv…電圧補正値、Ｄc…補正デューティ比、Ｉmax…ロック電流、Ｒ…巻線抵抗、Ｔ…周期、Ｔ1，Ｔ2，Ｔ3…区間、Ｖact…モータ印加電圧、Ｖtrgt…目標電圧、ｔ0，ｔ1，ｔ2，ｔ3…時間
【図１】
2017221044.tif 000003
【図２】
2017221044.tif 000004
【図３】
2017221044.tif 000005
【図４】
2017221044.tif 000006
【図５】
2017221044.tif 000007