(57)【要約】【課題】ＩｎＧａＡｓのようなシリコン原子のドーピング効率が低い半導体結晶であっても、少ないシリコン原子の導入量で十分な電気伝導度が得られる技術を提供する。【解決手段】ｐ型またはｎ型の第１伝導型を示す第１半導体結晶層と、第１伝導型とは異なる第２伝導型を示す第２半導体結晶層と、第１伝導型を示し、第２半導体結晶層よりバンドギャップが大きい第３半導体結晶層と、第１伝導型を示し、第３半導体結晶層よりバンドギャップが小さい第４半導体結晶層と、を有する半導体基板であって、第４半導体結晶層が、第１伝導型を示す第１キャリアの発生源となる第１原子と、第２伝導型を示す第２キャリアの発生源となる第２原子とを含み、第４半導体結晶層が、ホール効果測定において、１×１０１９〔ｃｍ−３〕以上のキャリア濃度、および１０００〔ｃｍ２／Ｖｓ〕以上の移動度、を有する半導体基板を提供する。【選択図】図１
2017011264.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型またはｎ型の第１伝導型を示す第１半導体結晶層と、
前記第１伝導型とは異なる第２伝導型を示す第２半導体結晶層と、
前記第１伝導型を示し、前記第２半導体結晶層よりバンドギャップが大きい第３半導体
結晶層と、
前記第１伝導型を示し、前記第３半導体結晶層よりバンドギャップが小さい第４半導体
結晶層と、を有し、
前記第１半導体結晶層、前記第２半導体結晶層、前記第３半導体結晶層および前記第４半導体結晶層が、前記第１半導体結晶層、前記第２半導体結晶層、前記第３半導体結晶層、前記第４半導体結晶層の順に位置する半導体基板であって、
前記第４半導体結晶層が、前記第１伝導型を示す第１キャリアの発生源となる第１原子と、前記第２伝導型を示す第２キャリアの発生源となる第２原子とを含み、
前記第４半導体結晶層が、ホール効果測定において、１×１０１９〔ｃｍ−３〕以上のキャリア濃度、および１０００〔ｃｍ２／Ｖｓ〕以上の移動度、を有する
半導体基板。
【請求項２】
前記第４半導体結晶層が、ホール効果測定において、２×１０１９〔ｃｍ−３〕以上のキャリア濃度、および１０００〔ｃｍ２／Ｖｓ〕以上の移動度、を有する
請求項１に記載の半導体基板。
【請求項３】
前記第４半導体結晶層が、ｎ型伝導を示すＩｎｘＧａ１−ｘＡｓ層（０＜ｘ＜１）であり、
前記第１原子が、シリコン原子であり、
前記第２原子が、炭素原子であり、
前記ＩｎＧａＡｓ層における前記炭素原子の前記シリコン原子に対する濃度比が、０．１５以下である
請求項１または２に記載の半導体基板。
【請求項４】
前記第４半導体結晶層が、ｎ型伝導を示すＩｎｘＧａ１−ｘＡｓ層（０．４＜ｘ＜０．８）である
請求項３に記載の半導体基板。
【請求項５】
前記第４半導体結晶層が、ＩＩＩ族原子および前記第２原子を含む第１原料ガス、Ｖ族原子を含む第２原料ガス、並びに前記第１原子を含む第３原料ガスを用いたＭＯＣＶＤ法により形成されたものであり、
前記第４半導体結晶層の形成において、前記第１原料ガスに対する前記第３原料ガスの供給量比を０．６以下として形成されたものである
請求項１から請求項４の何れか一項に記載の半導体基板。
【請求項６】
基板の上に、ｐ型またはｎ型の第１伝導型を示す第１半導体結晶層と、前記第１伝導型とは異なる第２伝導型を示す第２半導体結晶層と、前記第１伝導型を示し、前記第２半導体結晶層よりバンドギャップが大きい第３半導体結晶層と、前記第１伝導型を示し、前記第３半導体結晶層よりバンドギャップが小さい第４半導体結晶層と、をエピタキシャル成長法を用いて順次形成する半導体基板の製造方法であって、
前記第４半導体結晶層が、ＩＩＩ族原子および第２原子を含む第１原料ガス、Ｖ族原子を含む第２原料ガス、並びに第１原子を含む第３原料ガスを用いたＭＯＣＶＤ法により形成され、
前記第1原子が前記第１伝導型を示す第１キャリアの発生源となる原子であり、前記第２原子が前記第２伝導型を示す第２キャリアの発生源となる原子であり、
前記第４半導体結晶層の形成において、前記第１原料ガスに対する前記第３原料ガスの供給量比を０．６以下とする
半導体基板の製造方法。
【請求項７】
前記第４半導体結晶層の形成において、成長温度を５５０℃以下とする
請求項６に記載の半導体基板の製造方法。
【請求項８】
前記第１原料ガスが、Ｉｎ原子を含むＩｎ原料ガスおよびＧａ原子を含むＧａ原料ガスを含み、
前記第４半導体結晶層の形成において、前記第４半導体結晶層に含まれるＩｎ原子のＧａ原子に対する比ｘが、０．４＜ｘ＜０．８となるよう前記Ｉｎ原料ガスおよび前記Ｇａ原料ガスの供給量比を調整する
請求項６に記載の半導体基板の製造方法。
【請求項９】
請求項１に記載の半導体基板を用いたヘテロ接合バイポーラトランジスタであって、
前記第１半導体結晶層をコレクタ層とし、
前記第２半導体結晶層をベース層とし、
前記第３半導体結晶層をエミッタ層とし、
前記第４半導体結晶層をエミッタコンタクト層とする
ヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板、半導体基板の製造方法およびヘテロ接合バイポーラトランジスタに関する。
【背景技術】
【０００２】
ヘテロ接合バイポーラトランジスタ等のＩＩＩ−Ｖ族化合物半導体デバイスでは、動作領域を構成する半導体領域と金属電極との間に、両者を電気的に接続する半導体の接続領域を配置する場合がある。このような半導体の接続領域は、金属電極とオーミックに接触し、接触抵抗も小さいことが好ましい。また、接続領域自体の電気抵抗も小さいことが好ましい。よって、接続領域を構成する半導体には、不純物原子が大量にドーピングされた狭バンドギャップ半導体が適用される場合が多い。
【０００３】
たとえば、コレクタがｎ型ＧａＡｓ、ベースがｐ型ＧａＡｓ、エミッタがｎ型ＩｎＧａＰ、サブエミッタがｎ型ＧａＡｓで構成されるヘテロ接合バイポーラトランジスタの場合、金属からなるエミッタ電極とサブエミッタとの間に、前記した半導体の接続領域として、ｎ型ＩｎＧａＡｓからなるコンタクト層が形成される。ｎ型ＩｎＧａＡｓ層を接続領域として適用する場合の問題点とその解決方法の一例が、特許文献１の（０００２）段落〜（０００６）段落に開示されている。
【０００４】
すなわち、特許文献１には、「従来・・・動作領域（コレクタ、ベース、エミッタなど）を構成する素子本体２上に更にＮ＋型ＩｎｙＧａ１−ｙＡｓ結晶層３を気相成長させ、当該結晶層をノンアロイ抵抗接触領域として使用する・・・ことが行われている。Ｎ＋型ＩｎｙＧａ１−ｙＡｓ結晶層３，４の形成は、有機金属気相成長方法（ＭＯＣＶＤ）によって行ない、その場合のドーパント原料としては、ジシラン（Ｓｉ２Ｈ６）又はモノシラン（ＳｉＨ４）を使用するのが普通である。」、「もっとも、Ｎ＋型ＩｎｙＧａ１−ｙＡｓ結晶層をノンアロイ抵抗接触領域・・・として使用する場合は、インジウム組成比ｙを少なくとも０．５以上とするのが普通であるが、このような組成のＩｎＧａＡｓ結晶層を気相成長させるのに適した温度は４００〜５００℃であって・・・かなり低い。一方、ドーパント原料であるジシランやモノシランのドーピング効率は・・・ＧａＡｓ結晶層やＡｌＧａＡｓ層の気相成長に適した６００〜８００℃の温度範囲では良好であるが・・・ＩｎＧａＡｓ結晶層の気相成長に適した温度では著しく低下する。」、「それ故、ジシラン又はモノシランをドーパント原料として使用し、ノンアロイ抵抗接触層・・・の形成に必要な５×１０１９ｃｍ−３程度の高濃度ドーピングをＩｎＧａＡｓ結晶の気相成長に適した４００〜５００℃の温度で行なうためには、ＧａＡｓ結晶やＡｌＧａＡｓ結晶を気相成長させる場合の１０〜１００倍の濃度で原料ガスを成長炉に流し込む必要がある。しかし、このような高い濃度で原料ガスを供給した場合は、ドーパント原料そのものや同原料の熱分解で生じたシリコンによって成長炉が汚染され、高純度の結晶成長を行なうことが困難である。」、「本発明は、ＩｎＧａＡｓ結晶層又はＩｎＡｓ結晶層の気相成長に適した温度において高いドーピング効率を有するドーパント材料を使用することにより、化合物半導体素子の性能を改善し、かつ、同素子製造の際の成長炉汚染を防止することを目的とする。」、「本発明の前記課題は、ドーパント（ドナー不純物）としてセレンを使用することによって解決することが出来る。ＶＩ族元素であるセレンは、ＩｎＧａＡｓ結晶層又はＩｎＡｓ結晶層の気相成長に適した比較的低い温度でも常に安定なドナー不純物として機能し、その活性化率が低下することがないからである。」との開示がある。
【０００５】
なお、特許文献２の請求項４にも、シリコンに代えてセレンをｎ型ドーパントに用いる旨の記載がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７−２２３２７号公報
【特許文献２】特開平７−３２１０５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１、２に記載の通り、セレン等のＶＩ族原子をｎ型ドーパントに用いると、低温成長せざるを得ないＩｎＧａＡｓにも高濃度にｎ型不純物原子をドーピングすることができる。
【０００８】
しかし、セレン等ＶＩ族原子をＩｎＧａＡｓのｎ型ドーパントに用いると、セレン等ＶＩ族原子がエピタキシャル成長炉内に残留し、次の半導体基板を製造する際の汚染源になり好ましくない。また、セレン等ＶＩ族原子は、シリコンと比較すると固体内の拡散係数が大きく、エピタキシャル成長中に下層に拡散したセレン等原子が、後に製造されるデバイスの信頼性を低下させる原因になり得る。
【０００９】
よって、ＩｎＧａＡｓ結晶のｎ型ドーパントとして、セレン等ＶＩ族原子を用いるのではなく、シリコン原子を用いることが好ましい。しかしながら、ドーパントにシリコン原子を用いた場合、特許文献１に記載の通り、シリコン原子を大量に導入しなければ十分な電気伝導度を得ることができない問題がある。また、シリコン原子の大量導入は、ＩｎＧａＡｓ結晶の結晶性を低下させ、好ましくない。
【００１０】
本発明の目的は、ＩｎＧａＡｓのようなシリコン原子のドーピング効率が低い半導体結晶であっても、少ないシリコン原子の導入量で十分な電気伝導度が得られる技術を提供することにある。また、シリコン原子の導入量を少なくすることで半導体結晶の純度および結晶性を高め、低抵抗且つ結晶性に優れたｎ型化合物半導体結晶を得る技術を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明の第１の態様においては、ｐ型またはｎ型の第１伝導型を示す第１半導体結晶層と、前記第１伝導型とは異なる第２伝導型を示す第２半導体結晶層と、前記第１伝導型を示し、前記第２半導体結晶層よりバンドギャップが大きい第３半導体結晶層と、前記第１伝導型を示し、前記第３半導体結晶層よりバンドギャップが小さい第４半導体結晶層と、を有し、前記第１半導体結晶層、前記第２半導体結晶層、前記第３半導体結晶層および前記第４半導体結晶層が、前記第１半導体結晶層、前記第２半導体結晶層、前記第３半導体結晶層、前記第４半導体結晶層の順に位置する半導体基板であって、前記第４半導体結晶層が、前記第１伝導型を示す第１キャリアの発生源となる第１原子と、前記第２伝導型を示す第２キャリアの発生源となる第２原子とを含み、前記第４半導体結晶層が、ホール効果測定において、１×１０１９〔ｃｍ−３〕以上のキャリア濃度、および１０００〔ｃｍ２／Ｖｓ〕以上の移動度、を有する半導体基板を提供する。
【００１２】
前記第４半導体結晶層が、ホール効果測定において、２×１０１９〔ｃｍ−３〕以上のキャリア濃度、および１０００〔ｃｍ２／Ｖｓ〕以上の移動度、を有するものであってもよい。前記第４半導体結晶層が、ｎ型伝導を示すＩｎｘＧａ１−ｘＡｓ層（０＜ｘ＜１）、好ましくはＩｎｘＧａ１−ｘＡｓ層（０．４＜ｘ＜０．８）であってよく、この場合、前記第１原子がシリコン原子であり、前記第２原子が炭素原子であり、前記ＩｎＧａＡｓ層における前記炭素原子の前記シリコン原子に対する濃度比が、０．１５以下、好ましくは０.１５〜０.０１、より好ましくは０.１〜０.０１、最も好ましくは０.０７〜０.０１であってよい。前記第４半導体結晶層が、ＩＩＩ族原子および前記第２原子を含む第１原料ガス、Ｖ族原子を含む第２原料ガス、並びに前記第１原子を含む第３原料ガスを用いたＭＯＣＶＤ法により形成されたものであってもよく、この場合、前記第４半導体結晶層の形成において、前記第１原料ガスに対する前記第３原料ガスの供給量比を０．６以下、好ましくは０.５５〜０．０１として形成されたものであってもよい。
【００１３】
本発明の第２の態様においては、基板の上に、ｐ型またはｎ型の第１伝導型を示す第１半導体結晶層と、前記第１伝導型とは異なる第２伝導型を示す第２半導体結晶層と、前記第１伝導型を示し、前記第２半導体結晶層よりバンドギャップが大きい第３半導体結晶層と、前記第１伝導型を示し、前記第３半導体結晶層よりバンドギャップが小さい第４半導体結晶層と、をエピタキシャル成長法を用いて順次形成する半導体基板の製造方法であって、前記第４半導体結晶層が、ＩＩＩ族原子および第２原子を含む第１原料ガス、Ｖ族原子を含む第２原料ガス、並びに第１原子を含む第３原料ガスを用いたＭＯＣＶＤ法により形成され、前記第1原子が前記第１伝導型を示す第１キャリアの発生源となる原子であり、前記第２原子が前記第２伝導型を示す第２キャリアの発生源となる原子であり、前記第４半導体結晶層の形成において、前記第１原料ガスに対する前記第３原料ガスの供給量比を０．６以下、好ましくは０.５５〜０．０１とする半導体基板の製造方法を提供する。
【００１４】
前記第４半導体結晶層の形成において、成長温度を５５０℃以下としてもよい。前記第１原料ガスが、Ｉｎ原子を含むＩｎ原料ガスおよびＧａ原子を含むＧａ原料ガスを含んで良く、この場合、前記第４半導体結晶層の形成において、前記第４半導体結晶層に含まれるＩｎ原子のＧａ原子に対する比ｘが、０．４＜ｘ＜０．８となるよう前記Ｉｎ原料ガスおよび前記Ｇａ原料ガスの供給量比を調整してもよい。
【００１５】
本発明の第３の態様においては、上記した半導体基板を用いたヘテロ接合バイポーラトランジスタであって、前記第１半導体結晶層をコレクタ層とし、前記第２半導体結晶層をベース層とし、前記第３半導体結晶層をエミッタ層とし、前記第４半導体結晶層をエミッタコンタクト層とするヘテロ接合バイポーラトランジスタを提供する。
【図面の簡単な説明】
【００１６】
【図１】半導体基板１００の概要を示した断面図である。
【図２】半導体基板１００を用いて製造したヘテロ接合バイポーラトランジスタ２００の概要を示した断面図である。
【図３】ＩＶ／ＩＩＩ比を変えたときの電子濃度の変化を示したグラフである。
【図４】ＩＶ／ＩＩＩ比を変えたときの移動度の変化を示したグラフである。
【図５】ＩＶ／ＩＩＩ比を変えたときの電子濃度および移動度をプロットした相関図である。
【図６】Ｉｎ組成を変えたときの電子濃度の変化を示したグラフである。
【図７】Ｉｎ組成を変えたときの移動度の変化を示したグラフである。
【図８】Ｉｎ組成を変えたときの抵抗率の変化を示したグラフである。
【発明を実施するための形態】
【００１７】
図１は、本発明の一実施形態である半導体基板１００の概要を示した断面図である。半導体基板１００は、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）の製造に適した半導体基板であり、支持基板１０２と、当該支持基板１０２上に形成された複数の化合物半導体結晶層からなる積層構造１０４と、を有する。
【００１８】
支持基板１０２は、積層構造１０４を支持する支持基板であり、積層構造１０４を構成する各層の形成に必要な機械的強度、化学的安定性、熱的安定性を備えるものであれば、その形状、材質等は特に限定されない。積層構造１０４を構成する各層がＧａＡｓ系の化合物半導体結晶層である場合、支持基板１０２として半絶縁性のＧａＡｓ基板を用いることが好ましい。支持基板１０２として、ＧａＡｓ基板の他に、シリコン基板、ゲルマニウム基板等を挙げることができる。
【００１９】
積層構造１０４は、第１接続層１０６、第１半導体結晶層１０８、第２半導体結晶層１１０、第３半導体結晶層１１２、第２接続層１１４および第４半導体結晶層１１６を有する。第１接続層１０６は、第１半導体結晶層１０８と同じ伝導型の不純物原子が高濃度にドープされた半導体結晶層であり、後に形成する電極と第１半導体結晶層１０８との間を電気的に接続する。第２接続層１１４は、第３半導体結晶層１１２および第４半導体結晶層１１６と同じ伝導型の不純物原子が高濃度にドープされた半導体結晶層であり、第３半導体結晶層１１２と第４半導体結晶層１１６との間を電気的に接続する。
【００２０】
第１半導体結晶層１０８は、ｐ型またはｎ型の第１伝導型を示し、第２半導体結晶層１１０は、第１伝導型とは異なる第２伝導型を示す。第３半導体結晶層１１２は、第１伝導型を示し、第２半導体結晶層１１０よりバンドギャップが大きく、第４半導体結晶層１１６は、第１伝導型を示し、第３半導体結晶層１１２よりバンドギャップが小さい。第１半導体結晶層１０８、第２半導体結晶層１１０、第３半導体結晶層１１２および第４半導体結晶層１１６が、図示するように、第１半導体結晶層１０８、第２半導体結晶層１１０、第３半導体結晶層１１２、第４半導体結晶層１１６の順に位置する。そして、第４半導体結晶層１１６は、第１伝導型を示す第１キャリアの発生源となる第１原子と、第２伝導型を示す第２キャリアの発生源となる第２原子とを含み、ホール効果測定において、１×１０１９〔ｃｍ−３〕以上のキャリア濃度および１０００〔ｃｍ２／Ｖｓ〕以上の移動度を有する。好ましくは、前記第４半導体結晶層は、ホール効果測定において、２×１０１９〔ｃｍ−３〕以上のキャリア濃度、および１０００〔ｃｍ２／Ｖｓ〕以上の移動度を有する。
【００２１】
図２は、半導体基板１００を用いて製造したヘテロ接合バイポーラトランジスタ２００の概要を示した断面図である。図２に示すように、第１接続層１０６上に第１半導体結晶層１０８および第２半導体結晶層１１０の第１メサ構造を形成し、第１メサ構造上に第３半導体結晶層１１２、第２接続層１１４および第４半導体結晶層１１６の第２メサ構造を形成する。その後、第１接続層１０６に接してコレクタ電極２０２を形成し、第２半導体結晶層１１０に接してベース電極２０４を形成する。さらに第４半導体結晶層１１６に接してエミッタ電極２０６を形成する。
【００２２】
図２に示すヘテロ接合バイポーラトランジスタ（ＨＢＴ）２００の場合、第１接続層１０６はサブコレクタ、第１半導体結晶層１０８はコレクタ、第２半導体結晶層１１０はベース、第３半導体結晶層１１２はエミッタ、第２接続層１１４はサブエミッタ、第４半導体結晶層１１６はエミッタコンタクトとして機能する。第１伝導型がｎ型である場合、ＨＢＴ２００はｎｐｎ型であり、第１伝導型がｐ型である場合、ＨＢＴ２００はｐｎｐ型である。
【００２３】
ＨＢＴ２００において、エミッタとして機能する第３半導体結晶層１１２のバンドギャップを、ベースとして機能する第２半導体結晶層１１０のバンドギャップより大きくすることで、エミッタからベースへの拡散電流をベース領域で失うことなくコレクタに流すことができ、ベースからエミッタへの拡散電流を価電子帯のヘテロ接合により阻止できる。この結果、ＨＢＴ２００を高速動作させることができる。また、エミッタコンタクトとして機能する第４半導体結晶層１１６のバンドギャップを第３半導体結晶層１１２のバンドギャップより小さくすることで、エミッタ電極２０６と第４半導体結晶層１１６との接触抵抗を小さくし、エミッタ電極２０６から流入させる電流密度を大きくすることができる。
【００２４】
特に、本実施形態の半導体基板１００では、第４半導体結晶層１１６に第１伝導型キャリアの発生源となる第１原子と第２伝導型キャリアの発生源となる第２原子とを含み、ホール効果測定において１×１０１９〔ｃｍ−３〕以上のキャリア濃度および１０００〔ｃｍ２／Ｖｓ〕以上の移動度、好ましくは２×１０１９〔ｃｍ−３〕以上のキャリア濃度および１０００〔ｃｍ２／Ｖｓ〕以上の移動度を有することから、第４半導体結晶層１１６とエミッタ電極２０６とのオーミックコンタクトを実現し、接触抵抗の低減および第４半導体結晶層１１６の低抵抗化を図ることができる。
【００２５】
第４半導体結晶層１１６において、１×１０１９〔ｃｍ−３〕以上のキャリア濃度および１０００〔ｃｍ２／Ｖｓ〕以上の移動度が実現できたのは、本発明者が実験検討により得た以下の知見に基づく。
【００２６】
すなわち、第４半導体結晶層１１６が第１伝導型を示すためには、第２原子より補償されるキャリアの数を超えて多くのキャリアが生成される程度の第１原子を第４半導体結晶層１１６に含ませる必要があり、しかも、第４半導体結晶層１１６とエミッタ電極２０６との接触抵抗を要求されるレベルまで下げる程度のキャリア濃度（１×１０１９〔ｃｍ−３〕程度）を達成するには、大量の第１原子を第４半導体結晶層１１６にドーピングする必要がある。その結果、たとえば第４半導体結晶層１１６がＩｎＧａＡｓ層である場合、シリコン原子の大量ドーピングに伴う問題が発生することは従来技術の欄に記載の通りである。
【００２７】
しかし、本発明者は、第２原子によりキャリアが補償されている事態に着目し、第２原子の混入を抑制することで第１原子のドーピング量が抑制可能であることを見出した。第２原子混入の抑制方法として、第４半導体結晶層１１６の成長速度を大きくする方法が挙げられる。第２原子および第１原子の濃度を小さくすることで、第４半導体結晶層１１６の純度を高め、結晶性を高めることができる。この結果、必要なキャリア濃度を確保しつつ、１０００〔ｃｍ２／Ｖｓ〕以上の移動度を得ることができる。
【００２８】
ＨＢＴ２００がｎｐｎ型である場合、第４半導体結晶層１１６として、ｎ型ＩｎｘＧａ１−ｘＡｓ層（０＜ｘ＜１）が例示でき、この場合の第１原子としてシリコン原子が、第２原子として炭素原子が例示できる。そして、ＩｎＧａＡｓ層における炭素原子のシリコン原子に対する濃度比を、０．１５以下、好ましくは０.１５〜０.０１、より好ましくは０.１〜０.０１、最も好ましくは０.０７〜０.０１とすることができる。前記した通り、第２原子である炭素原子の濃度が小さくされており、第１原子であるシリコン原子に対する比で表現すれば、０．１５以下となっている。第４半導体結晶層１１６がｎ型ＩｎｘＧａ１−ｘＡｓ層（０＜ｘ＜１）である場合、第１原子であるシリコン原子に対する第２原子である炭素原子の濃度比が０．１５以下である場合に、１×１０１９〔ｃｍ−３〕以上のキャリア濃度および１０００〔ｃｍ２／Ｖｓ〕以上の移動度、好ましくは２×１０１９〔ｃｍ−３〕以上のキャリア濃度および１０００〔ｃｍ２／Ｖｓ〕以上の移動度が実現できる。
【００２９】
なお、第４半導体結晶層１１６がｎ型ＩｎｘＧａ１−ｘＡｓ層（０．４＜ｘ＜０．８）である場合にも、１×１０１９〔ｃｍ−３〕以上のキャリア濃度および１０００〔ｃｍ２／Ｖｓ〕以上の移動度、好ましくは２×１０１９〔ｃｍ−３〕以上のキャリア濃度および１０００〔ｃｍ２／Ｖｓ〕以上の移動度が実現できる。Ｉｎ組成ｘが０．４＜ｘ＜０．８と比較的大きな場合、ＩｎＧａＡｓ層は５５０℃以下の低温で形成しなければ結晶性が悪く、表面の荒れも大きくなるが、本実施形態の第４半導体結晶層１１６では、５５０℃以下の低温成長であっても、炭素原子濃度を低く形成できるので、必要なキャリア濃度を確保しつつ、１０００〔ｃｍ２／Ｖｓ〕以上の移動度を得ることができる。よって、本実施形態の第４半導体結晶層１１６は、Ｉｎ組成ｘが０．４＜ｘ＜０．８の場合であっても、表面に荒れを発生することなく、１×１０１９〔ｃｍ−３〕以上のキャリア濃度および１０００〔ｃｍ２／Ｖｓ〕以上の移動度、好ましくは２×１０１９〔ｃｍ−３〕以上のキャリア濃度および１０００〔ｃｍ２／Ｖｓ〕以上の移動度を確保することができる。
【００３０】
第１接続層１０６としてｎ＋型ＧａＡｓ層、第１半導体結晶層１０８としてｎ型ＧａＡｓ層、第２半導体結晶層１１０としてｐ型ＧａＡｓ層、第３半導体結晶層１１２としてｎ型ＩｎＧａＰ層、第２接続層１１４としてｎ型ＧａＡｓ層、第４半導体結晶層１１６としてｎ型ＩｎＧａＡｓ層が例示できる。
【００３１】
第１接続層１０６、第１半導体結晶層１０８、第２半導体結晶層１１０、第３半導体結晶層１１２、第２接続層１１４の形成には、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いることができる。ＭＯＣＶＤ法においては、ソースガスとして、ＴＭＧａ（トリメチルガリウム）、ＴＥＧａ（トリエチルガリウム）、ＴＭＩｎ（トリメチルインジウム）、ＡｓＨ３（アルシン）、ＰＨ３（ホスフィン）等を用いることができる。キャリアガスには水素を用いることができる。ソースガスの複数の水素原子基の一部を塩素原子または炭化水素基で置換した化合物を用いることもできる。反応温度は、３００℃から９００℃の範囲で、好ましくは４００〜８００℃の範囲内で適宜選択することができる。ソースガス供給量や反応時間を適宜選択することで厚さを制御することができる。
【００３２】
第４半導体結晶層１１６の形成には、同様にＭＯＣＶＤ法を用いることができ、ＩＩＩ族原子および第２原子を含む第１原料ガス、Ｖ族原子を含む第２原料ガス、および第１原子を含む第３原料ガスを用いる。そして、第４半導体結晶層１１６の形成において、第１原料ガスに対する第３原料ガスの供給量比を０．６以下、好ましくは０.５５〜０．０１とする。なお、第1原子は第１伝導型を示す第１キャリアの発生源となる原子であり、第２原子は第２伝導型を示す第２キャリアの発生源となる原子である。
【００３３】
第１原料ガスとして、ＴＭＧａ、ＴＥＧａおよびＴＭＩｎを挙げることができる。第２原料ガスとして、ＡｓＨ３を挙げることができる。第１伝導型がｎ型である場合、第３原料ガスとして、ＳｉＨ４（シラン）またはＳｉ２Ｈ６（ジシラン）を挙げることができ、第１原料ガスには第２キャリアであるホールの発生源である炭素原子を含む。
【００３４】
キャリアガスには水素を用いることができる。ソースガスの複数の水素原子基の一部を塩素原子または炭化水素基で置換した化合物を用いることもできる。反応温度は、５５０℃以下とすることができる。第１原料ガスであるＴＭＧａまたはＴＥＧaとＴＭＩｎとの供給量比を調整することでＩｎ組成を調整することができ、第４半導体結晶層１１６に含まれるＩｎ原子のＧａ原子に対する比ｘが、０．４＜ｘ＜０．８となるようＩｎ原料ガスおよびＧａ原料ガスの供給量比を調整することができる。ソースガス供給量や反応時間を適宜選択することで厚さを制御することができる。
【００３５】
（実施例）
半絶縁性のＧａＡｓ基板（支持基板１０２）の上に、サブコレクタとなるｎ＋型ＧａＡｓ層（第１接続層１０６）、コレクタとなるｎ型ＧａＡｓ層（第１半導体結晶層１０８）、ベースとなるｐ型ＧａＡｓ層（第２半導体結晶層１１０）、エミッタとなるｎ型ＩｎＧａＰ層（第３半導体結晶層１１２）、サブエミッタとなるｎ型ＧａＡｓ層（第２接続層１１４）およびエミッタコンタクトとなるｎ型ＩｎＧａＡｓ層（第４半導体結晶層１１６）を順次積層し、実施例の半導体基板を作製した。エミッタとなるｎ型ＩｎＧａＰ層（第３半導体結晶層１１２）は、ベースとなるｐ型ＧａＡｓ層（第２半導体結晶層１１０）よりバンドギャップが大きかった。また、エミッタコンタクトとなるｎ型ＩｎＧａＡｓ層（第４半導体結晶層１１６）は、エミッタとなるｎ型ＩｎＧａＰ層（第３半導体結晶層１１２）よりバンドギャップが小さかった。
【００３６】
エミッタコンタクトとなるｎ型ＩｎＧａＡｓ層（第４半導体結晶層１１６）の形成では、ＩＩＩ族原料にＴＥＧａとＴＭＩｎを用い、Ｖ族原料にＡｓＨ３を用い、ＩＶ族原料にＳｉ２Ｈ６を用いた。成長温度を４６６〜５０３℃の範囲で適宜選択し、ＴＭＩｎの供給量を大きくすることで成長速度を大きくし、厚さを２５０ｎｍとした。
【００３７】
ｎ型ＩｎＧａＡｓ層（第４半導体結晶層１１６）の形成において、ＩＶ族原料とＩＩＩ族原料の供給量比（ＩＶ／ＩＩＩ比）を０．０７から０．５１の範囲で変化させ、実施例１〜４の半導体基板を作製した。また、Ｉｎ組成を０．５から０．６８の範囲で変化させ、実施例５〜８の半導体基板を作製した。比較として、成長速度を１５．８〜１９．０ｎｍ／ｍｉｎと遅くし、ＩＶ／ＩＩＩ比を０．７３〜０．９４の範囲で変化させた比較例１〜３を作製した。
【００３８】
なお、ＩＶ／ＩＩＩ比とは、ＩＶ族原料およびＩＩＩ族原料がボンベあるいはバブラーから供給されたときの原料実流量についての比であって、原料実流量は、原料がボンベからガスとして供給される場合、（ボンベ内のガス濃度）×（ガス流量）で計算され、バブラーを経由して供給される場合、（キャリアガス流量）×（バブラー内原料蒸気圧）／（バブラー内圧）で計算される。ガス流量およびキャリアガス流量は、マスフローコントローラにより制御される。
【００３９】
表１および表２は、比較例１〜３、実施例１〜４および実施例５〜８について、成長速度、電子濃度および移動度の測定結果を示す。実施例５〜８については抵抗率も同時に示し、一部の実施例については、Ｓｉ原子濃度に対するＣ原子濃度（Ｃ／Ｓｉ濃度比）を示す。また、表１には比較例１〜３の測定結果も示す。なお、電子濃度、移動度、抵抗率は、東洋テクニカ社製のＲｅｓｉＴｅｓｔ  ８３００ホール測定システムを用い、ＡＳＴＭ  Ｆ７６に基づくホール効果測定（ｖａｎ ｄｅｒ ｐａｕｗ法）により調べた。Ｃ／Ｓｉ濃度比は、二次イオン質量分析法（ＳＩＭＳ）を用いて調べた。Ｉｎ組成は、Ｘ線回折法を用いて調べた。
【表１】
2017011264.tif 000003
【表２】
2017011264.tif 000004
【００４０】
図３は、ＩＶ／ＩＩＩ比を変えたときの電子濃度の変化を示し、図４は、ＩＶ／ＩＩＩ比を変えたときの移動度の変化を示す。図５は、ＩＶ／ＩＩＩ比を変えたときの電子濃度および移動度をプロットした相関図である。図６は、Ｉｎ組成を変えたときの電子濃度の変化を示し、図７は、Ｉｎ組成を変えたときの移動度の変化を示し、図８は、Ｉｎ組成を変えたときの抵抗率の変化を示す。図３〜５において三角プロットは比較例１〜３のデータである。
【００４１】
表１および表２から、比較例１〜３の成長速度が１５．８〜１９．０ｎｍ／ｍｉｎであるのに対し、実施例１〜８では成長速度が２４．８ｎｍ／ｍｉｎ以上と大きく、比較例２のＣ／Ｓｉ濃度比が０．１８であるのに対し実施例２および実施例８のＣ／Ｓｉ濃度比は０．０５および０．０４と小さい。このことから、成長速度を高めることで炭素原子の混入量が少なくなっていることが伺える。なお、成長速度を高めるには、ＭＯＣＶＤの成長条件を調整することで実現できる。たとえば、結晶層の成長モードが表面反応律速である場合には、基板温度を高めることで原料ガスの表面反応速度を高め、成長速度を高めることができる。あるいは、結晶層の成長モードがＩＩＩ族原料の供給律速である場合には、ＩＩＩ族原料ガスの流量を大きくすることでＩＩＩ族原料の供給量を増加し、成長速度を高めることができる。
【００４２】
炭素原子の混入を抑えることで、図３に示すように、ＩＶ／ＩＩＩ比を０．５以下としても十分大きな電子濃度が得られることがわかる。なお、図３を見る限りでは比較例（△印プロット）でも高い電子濃度が観測されるが、図４に示すように、比較例１〜３においては移動度が低い。このように、比較例１〜３と比べて実施例１〜４の電子濃度にあまり違いは見られないものの、移動度において大きく優れているのは、実施例１〜４において過剰なＳｉ原子の導入が抑制され、純度の高いｎ型ＩｎＧａＡｓ層が得られた結果によるものと考えられる。図５を参照すれば、実施例１〜４においては、電子濃度１×１０１９〔ｃｍ−３〕以上、且つ、移動度１０００〔ｃｍ２／Ｖｓ〕以上が達成されているのに対し、比較例１〜３においては、移動度１０００〔ｃｍ２／Ｖｓ〕以上が達成できていない。
【００４３】
図６〜８を参照すれば、Ｉｎ組成が０．５から０．６８と比較的高い範囲であっても、電子濃度２．５×１０１９〔ｃｍ−３〕以上、移動度１０００〔ｃｍ２／Ｖｓ〕以上、抵抗率２．３×１０−４〔Ωｃｍ〕以下が達成されていることがわかる。
【符号の説明】
【００４４】
１００…半導体基板、１０２…支持基板、１０４…積層構造、１０６…第１接続層、１０８…第１半導体結晶層、１１０…第２半導体結晶層、１１２…第３半導体結晶層、１１４…第２接続層、１１６…第４半導体結晶層、２００…ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、２０２…コレクタ電極、２０４…ベース電極、２０６…エミッタ電極、ｘ…Ｉｎ組成。
【図１】
2017011264.tif 000005
【図２】
2017011264.tif 000006
【図３】
2017011264.tif 000007
【図４】
2017011264.tif 000008
【図５】
2017011264.tif 000009
【図６】
2017011264.tif 000010
【図７】
2017011264.tif 000011
【図８】
2017011264.tif 000012