(57)【要約】【課題】送受信手段が受信した搬送波が所定の入力であった場合には、その搬送波に殆ど遅延なく重畳波を加算して増幅搬送波を出力できるようにする。【解決手段】送受信手段であるアンテナ４が受信した搬送波を、無線チップ２へ入力させるとともに増幅回路１０へ入力させる。振幅検出部３０は、その搬送波を振幅に応じて二値化する。そのため、振幅検出部３０は、クロック生成部３１によって、入力する搬送波と位相が９０度異なるクロックを生成し、そのクロックに基づいて、サンプルホールド回路３２がその搬送波をサンプリングしてホールドする。そのサンプルホールド回路３２によるホールド値を、コンパレータ３３が基準値と比較して二値化する。その二値化出力によって、増幅部であるドライバ２３が、重畳波生成部２１によって生成された重畳波を搬送波に重畳する増幅搬送波として出力する。【選択図】    図１
2017163525.tif 000002
【特許請求の範囲】
【請求項１】
送受信手段が受信した搬送波を増幅する増幅回路であって、
前記搬送波に重畳される重畳波を生成する重畳波生成部と、
前記搬送波に基づいて、該搬送波と位相が９０度異なるクロックを生成するクロック生成部と、
前記クロックに基づいて、前記搬送波をサンプリングしてホールドするサンプルホールド回路と、
該サンプルホールド回路のホールド値を、予め設定した基準値と比較して二値化するコンパレータと、
該コンパレータの二値化出力に基づいて、前記重畳波生成部からの重畳波を前記搬送波に重畳する増幅搬送波として出力する増幅部と、
を有することを特徴とする増幅回路。
【請求項２】
送受信手段が受信した搬送波を増幅する増幅回路あって、
前記搬送波に重畳される重畳波を生成する重畳波生成部と、
前記搬送波に基づいて、該搬送波と位相が９０度異なるＡＤコンバータ動作クロックと、該ＡＤコンバータ動作クロックと同じ周波数の比較器動作クロックとを生成するクロック生成部と、
前記ＡＤコンバータ動作クロックのタイミングで、前記搬送波をデジタル値に変換して出力するＡＤコンバータと、
前記比較器動作クロックで動作し、前記ＡＤコンバータが出力するデジタル値を予め設定した基準値と比較して二値化する比較器と、
該比較器の二値化出力に基づいて、前記重畳波生成部からの重畳波を前記搬送波に重畳する増幅搬送波として出力する増幅部と、
を有することを特徴とする増幅回路。
【請求項３】
請求項２に記載の増幅回路であって、
前記搬送波を適切な入力振幅にして前記ＡＤコンバータに入力するアッテネータと、
前記ＡＤコンバータが出力するデジタル値に基づいて、前記搬送波が無変調時の前記ＡＤコンバータの入力振幅を演算し、前記アッテネータの減衰量を変化させる演算器と、を設けたことを特徴とする増幅回路。
【請求項４】
送受信手段が受信した搬送波を増幅する増幅回路であって、
前記搬送波に重畳される重畳波を生成する重畳波生成部と、
前記搬送波に基づいて、該搬送波と位相が９０度異なるクロックを生成するクロック生成部と、
前記クロックに基づいて、前記搬送波をサンプリングしてホールドするサンプルホールド回路と、
前記搬送波に基づいて、複数の基準電圧を生成する基準電圧生成部と、
前記サンプルホールド回路のホールド電圧と前記複数の基準電圧とを比較して複数の二値化出力を生成するコンパレータと、
前記コンパレータが前記ホールド電圧と前記複数の基準電圧の内の最も高い基準電圧とを比較して生成した二値化出力に基いて、前記重畳波生成部からの重畳波を前記搬送波に重畳する増幅搬送波として出力する増幅部と、
前記コンパレータの複数の二値化出力に基づいて、前記増幅部の変調度を設定する変調度検出部と、
を有することを特徴とする増幅回路。
【請求項５】
前記基準電圧生成部が、
前記搬送波を平滑化する平滑化回路と、前記搬送波の振幅電圧を抽出するピークホールド回路と、前記平滑化回路が出力する平滑化電圧と前記搬送波の振幅電圧とに基づいて前記複数の基準電圧を生成する分圧回路と、
からなることを特徴とする請求項４に記載の増幅回路。
【請求項６】
前記クロック生成部が、前記搬送波に一定の遅延を与えたクロックを出力するＤＬＬ回路からなることを特徴とする請求項１から５のいずれか一項に記載の増幅回路。
【請求項７】
前記クロック生成部が、前記搬送波と一定の位相関係となるクロックを出力するＰＬＬ回路からなることを特徴とする請求項１から５のいずれか一項に記載の増幅回路。
【請求項８】
無線による信号の送受信手段と、該送受信手段が受信した搬送波を増幅する増幅回路と、を有するアンテナモジュールであって、
前記増幅回路が、請求項１から７のいずれか一項に記載の増幅回路であることを特徴とするアンテナモジュール。
【請求項９】
無線による信号の送受信手段と、該送受信手段が受信した搬送波を増幅する増幅回路と、前記信号による通信を行う無線通信部とを有する無線通信装置であって、
前記増幅回路が、請求項１から７のいずれか一項に記載の増幅回路であることを特徴とする無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、増幅回路とアンテナモジュール及び無線通信装置に関する。
【背景技術】
【０００２】
近年では、二次電池等により駆動し、例えばＲＦＩＤ（Radio  Frequency  IDentification）等を用いた近距離の無線通信を行う携帯機器が普及されている。そのような携帯機器等では、機器に内蔵するアンテナの小型化が望まれている。しかしながら、アンテナを小型化すると、ゲイン低下により通信性能が低下する。そのため、近年の携帯機器では、アンテナの通信性能を維持しつつ省スペースで携帯機器に格納する工夫がなされている。
【０００３】
例えば、特許文献１には、アンテナが受信した搬送波を増幅する増幅回路を設け、その搬送波が所定の入力であることを検出した場合に、重畳波を増幅搬送波として出力して、その搬送波に重畳（加算）することが開示されている。それによって、通信性能を維持しつつアンテナを小型化することができると記載されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、このような従来の増幅回路では、受信した搬送波の振幅からそれが所定の入力であるか否かを検出する振幅検出部が、搬送波除去フィルタを含む二値化回路で構成されていた。そのため、搬送波に重畳するための増幅重畳波を出力するための二値化信号の生成処理に時間がかかっていた。また、二値化信号のパルス幅に歪みが発生するため、その補正処理を行うなどの必要があった。それによっても、増幅重畳波の出力に遅延が発生し、通信品質に影響を及ぼすという問題があった。
【０００５】
この発明は上記の問題を解決するためになされたものであり、送受信手段が受信した搬送波が所定の入力であった場合には、その搬送波に殆ど遅延なく増幅搬送波を出力して重畳させられるようにすることを目的とする。
【課題を解決するための手段】
【０００６】
この発明は上記の目的を達成するため、送受信手段が受信した搬送波を増幅する増幅回路であって、上記搬送波に重畳される重畳波を生成する重畳波生成部と、上記搬送波に基づいて、その搬送波と位相が９０度異なるクロックを生成するクロック生成部と、そのクロックに基づいて、上記搬送波をサンプリングしてホールドするサンプルホールド回路と、そのサンプルホールド回路のホールド値を、予め設定した基準値と比較して二値化するコンパレータと、そのコンパレータの二値化出力に基づいて、上記重畳波生成部からの重畳波を上記搬送波に重畳する増幅搬送波として出力する増幅部とを有することを特徴とする。
【発明の効果】
【０００７】
この発明による増幅回路を用いれば、送受信手段が受信した搬送波が所定の入力であった場合に、その搬送波に殆ど遅延なく増幅搬送波を出力して重畳させることができる。
【図面の簡単な説明】
【０００８】
【図１】この発明による増幅回路の第１の実施形態とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
【図２】図１における振幅検出部３０の動作を説明するためのタイミングチャートである。
【図３】図１におけるサンプルホールド回路３２の構成例を示す回路図である。
【図４】この発明による増幅回路の第２の実施形態とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
【図５】図４におけるＡＤコンバータ４２の構成例を示す回路図である。
【図６】図４における振幅検出部４０の動作を説明するためのタイミングチャートである。
【図７】この発明による増幅回路の第３の実施形態とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
【図８】この発明による増幅回路の第４の実施形態とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
【図９】図８における振幅検出部５０の動作を説明するためのタイミングチャートであり、変調度２０％の例を示す。
【図１０】同じく変調度１００％の例を示す。
【図１１】図８における基準電圧生成部５１の構成例を示すブロック回路図である。
【図１２】図１１における入力搬送波と振幅電圧、平滑化電圧及び基準電圧ref1, ref2の関係を示す図である。
【図１３】図１１におけるピークホールド回路５１２の構成例を示す回路図である。
【図１４】図１１におけるピークホールド回路５１２の他の構成例を示す回路図である。
【図１５】図１１における分圧回路５１３の構成例を示す回路図である。
【図１６】図１１における平滑化回路５１１の代わりになるボトムホールド回路の構成例を示す回路図である。
【図１７】同じくボトムホールド回路の他の構成例を示す回路図である。
【図１８】この発明の基礎となる増幅回路とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
【図１９】図１８における振幅検出部６０の構成例を示す回路図である。
【図２０】図１８における振幅検出部６０の他の構成例を示す回路図である。
【図２１】振幅検出部６０による二値化動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【０００９】
以下、この発明を実施するための形態を図面に基づいて具体的に説明するが、それに先立って、この発明の基礎となる技術について、図１８〜図２１によって説明する。
図１８は、この発明の基礎となる増幅回路とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
【００１０】
図１８に示す無線通信装置は、アンテナモジュール１と無線チップ２及びインピーダンス制御回路３とによって構成されている。そのアンテナモジュール１は、アンテナ４と増幅回路１８によって構成されている。
アンテナ４は、無線による信号の送受信手段である。そのアンテナ４は、インピーダンス制御回路３を通して無線チップ２と接続されており、増幅回路１８の端子Ｔ１，Ｔ２にも接続されている。インピーダンス制御回路３は、アンテナ４と無線チップ２との間のインピーダンスを調整する回路である。
増幅回路１８はまた、端子Ｔ３，Ｔ４でインピーダンス制御回路３の出力側及び無線チップ２に接続されている。
【００１１】
その増幅回路１８は、アッテネータ２０及び振幅検出部６０と、重畳波生成部２１、高周波除去部２２、ドライバ２３とスイッチ部２４とによって構成されている。
この増幅回路１８において、アンテナ４が受信した搬送波はアッテネータ２０によって適切な振幅にされた後、振幅検出部６０及び重畳波生成部２１に入力される。重畳波生成部２１は、搬送波と等しい周波数を持ち、搬送波に重畳される重畳波を生成し、その重畳波を、高周波除去部２２を通してドライバ２３へ入力させる。
【００１２】
振幅検出部６０は、アッテネータ２０から入力される搬送波の振幅に基づいて、その搬送波が所望のデータを含む所定の搬送波であるか否かを検出して二値化する。振幅検出部６０は、その二値化出力を変調二値化信号としてドライバ２３へ出力し、スイッチ制御信号としてスイッチ部２４にも出力する。
【００１３】
ドライバ２３は、高周波除去部２２から入力する重畳波を、振幅検出部６０からの二値化出力によって、搬送波に重畳（加算）する増幅搬送波として出力する増幅部である。そのドライバ２３から出力される増幅搬送波を、スイッチ部２４を介して端子Ｔ３，Ｔ４から無線チップ２へ供給する。スイッチ部２４は、振幅検出部６０からのスイッチ制御信号がハイレベルの期間だけオンになって、ドライバ２３の出力端子と端子Ｔ３，Ｔ４とを接続する。
このようにして、アンテナ４によって受信した搬送波が所定の入力である場合には、増幅搬送波を重畳し、その出力パワーを増大した搬送波を無線チップ２へ供給することができる。そのため、小型アンテナでも充分な通信性能を維持することができる。
【００１４】
無線チップ２は無線通信部であり、この例では、例えばＲＦＩＤチップであって、この無線チップ２が搭載された携帯機器を識別する識別情報等が格納されたメモリを有していてもよい。その無線チップ２は、例えばＲＦＩＤリーダに接近すると、ＲＦＩＤリーダから送信される所定周波数（例えば１３．５６ＭＨｚ）の搬送波を、アンテナモジュール１を介して受信する。
そして、無線チップ２が無線通信の信号が載せられた搬送波である変調搬送波を受信すると、内部の負荷を切り換える負荷変調により、アンテナモジュール１を介して応答信号を返送する。
しかし、無線チップ２はＲＦＩＤチップに限るものではなく、例えばＲＦＩＤリーダ／ライタにもなり得るＲＦＩＤコントローラであってもよい。
【００１５】
このような無線通信装置のアンテナモジュール１において、増幅回路１８の振幅検出部６０には、搬送波除去フィルタを含むコンパレータ等による二値化回路が使用されていた。そのような振幅検出部６０の構成例を図１９及び図２０に示す。
図１９はその一例を示す回路図であり、ダイオード６１による検波回路と、コンデンサ６２と抵抗６３の並列回路による搬送波除去フィルタとによって、入力信号である搬送波のピーク検出電圧（搬送波除去出力）vpeakを出力する。そのピーク検出電圧vpeakをコンパレータ６４によって基準電圧refと比較して二値化する。
【００１６】
図２０は他の例を示す回路図であり、オペアンプ６５とＦＥＴ６６によるピークホールド回路と、コンデンサ６２と抵抗６３の並列回路による搬送波除去フィルタとによって、入力信号である搬送波のピーク検出電圧vpeakを出力する。そのピーク検出電圧vpeakをコンパレータ６４によって基準電圧refと比較して二値化する。
【００１７】
これらの回路を用いた振幅検出部６０による二値化動作を、図２１のタイミングチャートによって説明する。図２１では、入力した搬送波を一点鎖線で、ピーク検出電圧（搬送波除去出力）vpeakを太い実線で、基準電圧refを細い実線でそれぞれ示している。
この搬送波は、期間ｔ１，ｔ３においては振幅が大きいＨ１，Ｈ３であり、期間ｔ２では振幅が小さいＨ２になる。二値化出力であるコンパレータ出力は、期間ｔ１及び期間ｔ３においてはハイレベルＨ、期間ｔ２においてはローレベルＬとなるのが望ましい。
【００１８】
しかし、この場合のピーク検出電圧vpeakは、図２１に示すように、入力搬送波よりも高い電圧の場合は緩やかに下降し、入力搬送波の方が電圧が高ければそれに直ちに追随する。したがって、このピーク検出電圧vpeakを、コンパレータ６４によって基準電圧refと比較して二値化すると、コンパレータ出力（二値化出力）は立下りが遅れるのに対して、立上りはほぼ遅延無く出力される。
そのため、本来ｔ２の期間でローレベルＬとなるべき出力の立下りタイミングが遅延してしまう。また、出力がローレベルＬとなる期間も、本来の期間ｔ２と比べると短くなってしまう。
【００１９】
このパルス幅の歪みを、例えば後段の論理回路で除去しようとすると、その処理のために二値化出力はより遅れてしまうことになる。
このような二値化出力の遅延や歪みによって、無線通信の通信品質に悪影響を及ぼしてしまうという問題があった。
【００２０】
この発明はこのような問題を解決するためになされたのである。その実施の形態を以下に説明する。この発明による増幅回路は、アンテナから受信した搬送波が所定の入力であるときに、所定周波数の増幅搬送波を出力して重畳させ、それを無線通信装置へ供給するために、入力する搬送波の振幅検出に係る処理に関して次の特徴を有する。
すなわち、入力された搬送波に基づいて、その搬送波と位相が９０度異なるクロックを生成する。その位相差は＋９０度でも−９０度でもよい。そのクロックにより動作するサンプルホールド回路のホールド値を用いて、入力搬送波をデジタル値に変換することによって、二値化出力に遅れや歪みが殆ど生じないようにする。
【００２１】
〔第１の実施形態〕
図１は、この発明による増幅回路の第１の実施形態とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
この第１の実施形態において、アンテナモジュール１Ａにおける増幅回路１０の振幅検出部３０を除く構成は、図１８によって説明した増幅回路１８と同じである。また、その増幅回路１０を除くアンテナモジュール１Ａ及び無線通信装置の構成も、図１８のアンテナモジュール１及び無線通信装置と同じである。そのため、図１において、図１８の各部と同じ部分には同一の符号を付してあり、それらの説明は省略する。
【００２２】
この第１の実施形態のアンテナモジュール１Ａにおける増幅回路１０の振幅検出部３０は、クロック生成部３１とサンプルホールド回路３２とコンパレータ３３によって構成されている。そして、送受信手段であるアンテナ４によって受信され、アッテネータ２０で適切な振幅にされて振幅検出部３０に入力された搬送波は、クロック生成部３１とサンプルホールド回路３２に入力される。
【００２３】
クロック生成部３１は、入力された搬送波に基づいて、サンプルホールド動作クロックを生成する。サンプルホールド動作クロックは、搬送波と同じ周波数であり、立上り及び立下りの位相が搬送波と９０度異なるクロックである。すなわち、クロック生成部３１は、入力する搬送波に基づいて、その搬送波と位相が９０度異なるクロックを生成する。
サンプルホールド回路３２は、クロック生成部３１からのサンプルホールド動作クロックに基づいて、入力する搬送波をサンプリングしてホールドする。
上記位相差の９０度は、＋９０度でも−９０度でも、あるいは２７０度でも、位相が９０度異なることに変わりはない。
【００２４】
コンパレータ３３は、サンプルホールド回路３２のホールド値を、予め設定した基準値と比較して二値化する。
そのコンパレータ３３からの二値化出力を、振幅検出部３０が変調二値化信号としてドライバ２３へ出力し、スイッチ制御信号としてスイッチ部２４にも出力する。
その二値化出力に基づいて、増幅回路１０の増幅部であるドライバ２３が、重畳波生成部２１から高周波除去部２２を介して入力される重畳波を増幅搬送波として、スイッチ部２４を介して出力する。
【００２５】
図２に、この振幅検出部３０の動作を説明するためのタイミングチャートを示す。図２において、入力した搬送波を一点鎖線で、ホールド値であるホールド電圧vholdを太い実線で、基準値である基準電圧refを細い実線でそれぞれ示している。また、Ｈ１，Ｈ２，Ｈ３は入力搬送波の振幅を示している。
クロック生成部３１によって生成されたサンプルホールド動作クロックの立上りタイミングにおいて、サンプルホールド回路３２が搬送波のピーク電圧値を取り込んでホールドする。したがって、サンプルホールド回路３２が出力するホールド電圧vholdは、入力した搬送波のピーク電圧を一周期間保持した電圧の連続になる。
【００２６】
そのホールド電圧vholdを、コンパレータ３３によって基準電圧refと比較する。そして、コンパレータ３３は、ホールド電圧vholdが基準電圧refより高ければハイレベルＨ、低ければローレベルＬの信号を出力する。このコンパレータ出力が二値化出力である。
こうして得られるコンパレータ出力である二値化出力を、ドライバ２３及びスイッチ部２４へ出力する。この二値化出力の立下り及び立上りタイミングは、入力する搬送波の変調タイミングからほぼ遅れをなくすことができる。また、この二値化出力がローレベルＬの期間を、入力する搬送波の振幅が小さいＨ２の変調期間ｔ２と等価にすることができる。
【００２７】
図３に、図１におけるサンプルホールド回路３２の構成例を示す。この例では、負論理制御のアナログスイッチ３４と正論理制御のアナログスイッチ３５、およびユニティゲインバッファ３６，３７によってサンプルホールド回路３２を構成している。
アナログスイッチ３４は、入力されるサンプルホールド動作クロックがローレベルＬの時にオンとなり、ハイレベルＨの時にはオフになる。一方、アナログスイッチ３５は、サンプルホールド動作クロックがハイレベルＨの時にオンとなり、ローレベルＬの時にはオフになる。ユニティゲインバッファ３６，３７は、入力の電圧をバッファしてそのまま出力し、アナログスイッチ３４，３５がオフになっても、入力部の寄生容量によってオフになる直前の電圧を保持して出力し続ける。寄生容量だけでは足りない場合は、ユニティゲインバッファ３６，３７の入力部に、それぞれホールド容量を追加してもよい。
【００２８】
サンプルホールド回路３２の構成は、この構成に限るものではない。
また、クロック生成部３１を、入力する搬送波に遅延ロックループによって一定の遅延を与えたクロックを出力する、ＤＬＬ（Delay-Locked  Loop）回路を用いて構成することができる。すなわち、入力する搬送波に対して可変の遅延時間を持たせたクロックを生成し、そのクロックが入力搬送波と９０度の位相関係となるように制御することによって、所望のサンプルホールド動作クロックを生成することができる。ＤＬＬに関しては既知の技術であるので、詳細な説明は割愛する。
【００２９】
あるいは、クロック生成部３１を、位相ロックループであるＰＬＬ（Phase-Locked  Loop）回路を用いて構成することもできる。すなわち、周波数可変な発振器を、その出力位相が入力搬送波と９０度の位相関係となるように制御することによって、所望のサンプルホールド動作クロックを生成することができる。ＰＬＬに関しても既知の技術であるので、詳細な説明は割愛する。
【００３０】
この第１の実施形態の増幅回路１０によれば、入力搬送波から二値化出力を得る振幅検出部３０において、入力された搬送波と９０度の位相関係にあるサンプルホールド動作クロックをクロック生成部３１が生成する。そのサンプルホールド動作クロックによって、サンプルホールド回路３２が入力搬送波のピーク電圧をサンプリングしてホールドする。
そのホールド電圧vholdを、コンパレータ３３によって基準電圧refと比較して二値化し、コンパレータ出力として二値化出力を生成する。
【００３１】
それによって、入力搬送波の振幅の変化を短時間で抽出することができ、二値化に係る遅延時間を最小限にすることができる。また、二値化出力の立上りと立下りに要する時間が等しくなるため、二値化波形に歪みが発生することなく、そのまま増幅搬送波の出力やスイッチ制御に適用できる。そのため、信号処理の必要がなく、搬送波に重畳（加算）するための増幅搬送波を短時間で正確に出力することができる。したがって、小型のアンテナによる送受信手段でも、良好な通信性能を安定して維持することが可能になる。
【００３２】
〔第２の実施形態〕
次に、この発明の第２の実施形態について説明する。
図４は、この発明による増幅回路の第２の実施形態とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
この第２の実施形態においても、アンテナモジュール１Ｂにおける増幅回路１２の振幅検出部４０を除く構成は、図１８によって説明した増幅回路１８と同じである。また、その増幅回路１２を除くアンテナモジュール１Ｂ及び無線通信装置の構成も、図１８のアンテナモジュール１及び無線通信装置と同じである。そのため、図４においても、図１８の各部と同じ部分には同一の符号を付してあり、それらの説明は省略する。
【００３３】
この第２の実施形態における増幅回路１２の振幅検出部４０は、クロック生成部４１とＡＤコンバータ４２、および比較器４３によって構成されている。
そして、送受信手段であるアンテナ４によって受信され、アッテネータ２０で適切な振幅にされて振幅検出部４０に入力された搬送波は、クロック生成部４１とＡＤコンバータ４２に入力される。
【００３４】
クロック生成部４１は、入力された搬送波と位相が９０度異なるＡＤコンバータ動作クロックを生成してＡＤコンバータ４２に出力する。また、そのクロック生成部４１は、ＡＤコンバータ動作クロックと同じ周波数の比較器動作クロックを生成して、比較器４３に出力する。
ＡＤコンバータ動作クロックと比較器動作クロックの位相は、必ずしも一致している必要はなく、比較器４３がＡＤコンバータ４２の出力を適切に処理できるような関係であればよい。
【００３５】
ＡＤコンバータ４２は、クロック生成部４１からのＡＤコンバータ動作クロックの立上がり又は立下がりタイミングで、入力する搬送波をデジタル値に変換して出力する。
比較器４３は、クロック生成部４１からの比較器動作クロックで動作し、ＡＤコンバータ４２が出力するデジタル値を予め設定した基準値と比較して二値化する。
その二値化出力に基づいて、増幅回路１２の増幅部であるドライバ２３が、重畳波生成部２１から高周波除去部２２を介して入力される重畳波を、増幅搬送波としてスイッチ部２４を介して出力する。
【００３６】
図５に、図４におけるＡＤコンバータ４２の構成例を示す。図５に示す例は、出力が２ビットとなるフラッシュＡＤコンバータの回路を示しているが、必要なビット数はこの限りではない。
図５に示す抵抗４４ａ〜４４ｄは、ＡＤコンバータの基準となる電圧ref_a，ref_b，ref_cを生成する。抵抗４４ａ〜４４ｄの各抵抗値は、それぞれ適切な値が選択される。コンパレータ４５ａ，４５ｂ，４５ｃは、搬送波の入力信号と各基準電圧ref_a，ref_b，ref_cとをそれぞれ比較し、各出力out_a，out_b，out_cを出力する。各出力out_a，out_b，out_cは、温度計コードとして出力される。温度計コードは、“０００”“００１”“０１１”“１１１”のように、１の数が順次増えていくコードである。
【００３７】
デコーダ４６は、ＡＤコンバータ動作クロックの立上がりタイミングで動作し、コンパレータ４５ａ，４５ｂ，４５ｃの各出力out_a，out_b，out_cに基づいて、デジタルコードのデジタル値を生成する。この例では、デコーダ４６が出力するデジタルコード（デコーダ出力）は２ビットになる。すなわち、“００”〜“１１”(１０進数で「０」〜「３」）である。
【００３８】
図６に、この第２の実施形態の増幅回路１２の振幅検出部４０における動作のタイミングチャートを示す。この図６では、振幅検出部４０に入力される搬送波を一点鎖線で示し、ＡＤコンバータ４２における各基準電圧ref_a，ref_b，ref_cを細い実線でそれぞれ示す。また、Ｈ１，Ｈ２，Ｈ３は入力搬送波の振幅を示している。
この図６に示すように、ＡＤコンバータ４２の出力であるデジタルコードは、搬送波のピーク電圧を、各基準電圧ref_a，ref_b，ref_cと比較した出力out_a，out_b，out_cによってデジタル化したデジタル値として出力される。この例では、搬送波の振幅が大きいＨ１，Ｈ３の場合は、そのデジタル値が「３」になり、搬送波の振幅が小さいＨ２の場合は、「１」になる。
【００３９】
そして、比較器４３の基準値は「２」に設定されており、比較器４３は、ＡＤコンバータ４２の出力であるデコーダ出力と基準値「２」とを、比較器動作クロックの立上がりタイミングで比較して出力する。
この例では、比較器４３は、ＡＤコンバータ４２が出力するデジタル値が「３」のときは基準値「２」より高いのでハイレベルＨを出力し、デジタル値が「１」のときは基準値「２」より低いのでローレベルＬを出力する。この比較器出力が２ビットの二値化出力である。
【００４０】
図６に示すように、ＡＤコンバータ動作クロックと比較器動作クロックとを適切な位相関係にすることによって、入力搬送波の変調タイミングから比較器出力までの遅延時間を小さくすることができる。
クロック生成部４１は、第１の実施形態のクロック生成部３１と同様に、ＤＬＬやＰＬＬを用いて実現できる。その場合、比較器動作クロックはＡＤコンバータ動作クロックを元に、適切な遅延を与えることによって好適に生成できる。
【００４１】
この第２の実施形態の増幅回路１２によれば、入力搬送波から二値化出力を得る振幅検出部４０において、入力された搬送波と９０度の位相関係にあるクロックを生成し、搬送波のピーク電圧をＡＤコンバータ４２によってデジタル値に変換する。そのデジタル値を、比較器４３によって基準値と比較して二値化する。
それによって、入力搬送波の振幅の変化を短時間で抽出することができ、二値化に係る遅延時間を極めて短くすることができる。また、二値化出力の立上りと立下りに要する時間が等しくなるため、二値化波形に歪みが発生することはない。したがって、その二値化信号をそのまま増幅搬送波の生成やスイッチ制御に適用できるため、信号処理の必要がなく、増幅搬送波を短時間で出力することができる。
【００４２】
〔第３の実施形態〕
次に、この発明の第３の実施形態について説明する。
図７は、この発明による増幅回路の第３の実施形態とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
この第３の実施形態において、アンテナモジュール１Ｃにおける増幅回路１４は、演算器４８を追加した点以外は図４によって説明した増幅回路１２と同じである。また、その増幅回路１４を除くアンテナモジュール１Ｃ及び無線通信装置の構成も、図４のアンテナモジュール１Ｂ及び無線通信装置と同じである。そのため、図７において、図４の各部と同じ部分には同一の符号を付してあり、それらの説明は省略する。
【００４３】
この図７に示す増幅回路１４には演算器４８を設けている。その演算器４８は、ＡＤコンバータ４２の出力するデジタル値に基づいて、入力する搬送波が無変調時のＡＤコンバータ４２の入力振幅を演算し、それをアッテネータ２０に入力する。それによって、ＡＤコンバータ４２の入力ダイナミックレンジにとって適切な振幅が得られるように、アッテネータ２０の減衰量を変化させる。
【００４４】
この演算器４８の動作は、通常のＦＩＲ（Finite  Impulse  Response）ローパスフィルタ等によって好適に実現できる。また、比較器４３の結果も用いて、変調時の振幅は演算に用いない等の処理を入れることによって、さらに精度よくアッテネータ２０の出力を求めることもできる。
この第３の実施形態の増幅回路１４によれば、第２の実施形態の増幅回路１２と同様な作用及び効果が得られる。それに加えて、ＡＤコンバータ４２の入力振幅が最適になるようにアッテネータ２０の減衰量を調整して設定することができ、さらに通信品質の向上につながる。
【００４５】
上述した各実施の形態では、搬送波のピーク電圧を用いて二値化出力（変調二値化信号）を生成する構成とした。しかし、サンプリングのタイミングを変えて、搬送波のボトム電圧を用いて二値化出力を生成する構成にしてもよい。また、搬送波のピーク電圧とボトム電圧の両方の値から二値化出力を生成する構成にしてもよい。
搬送波のボトム電圧を用いて二値化出力を生成する場合、第１の実施形態においては、サンプルホールド動作クロックの立下りタイミングにおいて、サンプルホールド回路３２が搬送波のボトム電圧を取り込んでホールドすることになる。
第２、第３の実施形態においては、ＡＤコンバータ動作クロックの立下りタイミングで、ＡＤコンバータ４２が動作して、搬送波の負側の半波に基づいてデジタル値を生成することになる。
【００４６】
〔第４の実施形態〕
次に、この発明の第４の実施形態について説明する。図８は、この発明による増幅回路の第４の実施形態とそれを備えたアンテナモジュール及び無線通信装置の構成を示すブロック回路図である。
この第４の実施形態において、アンテナモジュール１Ｄにおける増幅回路１６の振幅検出部５０を除く構成は、図１８によって説明した増幅回路１８と殆ど同じである。また、その増幅回路１６を除くアンテナモジュール１Ｄ及び無線通信装置の構成も、図１８のアンテナモジュール１及び無線通信装置と同じである。そのため、図８においても、図１８の各部と同じ部分には同一の符号を付してあり、それらの説明は省略する。
【００４７】
増幅回路１６における増幅部であるドライバ２３′は、後述する変調度検出部５３の出力である変調度判定結果も入力するので、図１８及び他の実施形態におけるドライバ２３とは若干異なる。
図８の増幅回路１６において、アンテナ４が受信した搬送波は、アッテネータ２０によって適切な振幅とされた後、振幅検出部５０及び重畳波生成部２１に入力される。重畳波生成部２１は搬送波と等しい周波数を持ち、位相が同期している重畳波を生成し、高周波除去部２２を通してドライバ２３′へ入力させる。
【００４８】
振幅検出部５０は、アッテネータ２０の出力振幅に基づいて増幅部であるドライバ２３′に変調二値化信号を出力し、スイッチ部２４にスイッチ制御信号を出力する。
ドライバ２３′は、重畳波生成部２１から高周波除去部２２を通して入力される重畳波を、コンパレータ５２からの二値化出力と変調度検出部５３からの変調度判定結果とによって増幅搬送波とし、スイッチ部２４を経由して端子Ｔ３，Ｔ４から出力する。
クロック生成部３１及びサンプルホールド回路３２は、図１に示した振幅検出部３０におけるクロック生成部３１及びサンプルホールド回路３２と同じである。
【００４９】
アンテナ４からアッテネータ２０を介して振幅検出部５０に入力された搬送波は、クロック生成部３１とサンプルホールド回路３２、および基準電圧生成部５１に入力される。
クロック生成部３１は、入力された搬送波に基づいてサンプルホールド動作クロックを生成する。サンプルホールド動作クロックは入力される搬送波と同じ周波数であり、立上り及び立下りの位相がその搬送波と９０度異なるクロックである。また、サンプルホールド回路３２は、そのサンプルホールド動作クロックに基づいて、入力された搬送波のピーク電圧を保持する。その構成例は図３によって前に説明したが、それ以外の構成にしてもよい。
【００５０】
基準電圧生成部５１は、入力された搬送波の平均電圧とピーク電圧に基づいて、コンパレータ５２の複数の二値化閾値電圧を生成する。図８に示す実施形態では、基準電圧生成部５１は、二値化閾値電圧として２つの基準電圧ref1，ref2を生成する。
コンパレータ５２は、サンプルホールド回路３２のホールド電圧と複数の各基準電圧とをそれぞれ比較して、コンパレータ出力として複数の二値化出力comp1，comp2を生成する。
【００５１】
変調度検出部５３は、入力される複数の二値化出力comp1，comp2に基づいて入力変調度を判定し、その変調度判定結果をドライバ２３′へ出力する。
但し、基準電圧及びホールド電圧との比較結果であるコンパレータ出力（二値化出力）の数は、２より多い任意の数としてよい。
【００５２】
図９及び図１０に、この第４の実施形態における振幅検出部５０の動作を説明するためのタイミングチャートを示す。これらの図において、振幅検出部５０に入力される搬送波を一点鎖線で、サンプルホールド回路３２のホールド電圧vholdを太い実線で、２つの基準電圧ref1，ref2を細い実線でそれぞれ示している。また、Ｈ１，Ｈ２，Ｈ３は入力搬送波の振幅を示している。
【００５３】
クロック生成部３１からのサンプルホールド動作クロックの立上りタイミングにおいて、サンプルホールド回路３２は搬送波の電圧値を取り込んでホールドする。
コンパレータ５２は、そのホールド電圧vholdと基準電圧ref1, ref2をそれぞれ比較し、その比較結果として二値化出力comp1, comp2を生成する。変調度検出部５３は、そのコンパレータ５２からの二値化出力copm1，comp2に基づいて入力変調度を判定し、その変調度判定結果をドライバ２３′に出力してその変調度を設定する。
【００５４】
図９に示す例においては、comp1＝Ｌ， comp2＝Ｈの時には変調度２０％、図１０に示す例においては、comp1＝Ｌ， comp2＝Ｌの時には変調度１００％と判定する。
ドライバ２３′は、変調度検出部５３による入力変調度の判定結果に基づいて変調度を設定され、ドライバ出力の変調度を制御する。
上述したように、基準電圧及びコンパレータ５２による二値化出力の数は２より多い任意の数としてよく、基準電圧と二値化出力の数を増やすことによって、より多くの種類の変調度を検出することができる。
【００５５】
また、コンパレータ５２がホールド電圧vholdと複数の基準電圧ref1, ref2の内の最も高い基準電圧ref1とを比較して生成した二値化出力comp1を、変調二値化信号としてドライバ２３′へ、スイッチ制御信号としてスイッチ部２４へ出力する。こうすることによって、変調二値化信号の立下り及び立上りタイミングを、入力搬送波の変調タイミングからほぼ遅れなく生成することができる。また、変調度の判定も入力搬送波からほぼ遅れなく検出でき、ドライバ２３′の変調出力のＬ期間を入力搬送波の変調期間ｔ２と等価にできる。
【００５６】
そして、増幅部であるドライバ２３′が、重畳波生成部２１から高周波除去部２２を通して入力される重畳波を、搬送波に重畳する増幅搬送波として出力する。
なお、この第４の実施形態におけるコンパレータ５２をフラッシュ型のＡＤコンバータとしてもよい。フラッシュ型のＡＤコンバータは複数のコンパレータからなるので、基本的な動作としては同じものとなる。
【００５７】
図１１に基準電圧生成部５１の構成例をブロック回路図で示す。この基準電圧生成部５１は、平滑化回路５１１とピークホールド回路５１２と分圧回路５１３によって構成されいる。
平滑化回路５１１は、入力搬送波を平滑化して平滑化電圧として出力する。また、ピークホールド回路５１２は、同じ入力搬送波から振幅電圧を抽出して出力する。分圧回路５１３は、その平滑化電圧と振幅電圧を所定の比率で分圧し、二値化の閾値電圧として複数の基準電圧を出力する。図１１の例では、図８の実施形態に合わせて２つの基準電圧ref1, ref2を出力している。
【００５８】
入力搬送波と振幅電圧、平滑化電圧及び基準電圧ref1, ref2の関係を図１２に示す。基準電圧ref1, ref2に対する振幅電圧と平滑化電圧の分圧比は、図８におけるコンパレータ５２で検出するコンパレータ出力（二値化出力）に合わせて適切に設定される。
【００５９】
平滑化回路５１１は通常のローパスフィルタで実現できるため、詳細な内部構成は省略する。また、ピークホールド回路５１２は図１３又は図１４に示す回路で実現できる。
図１３はダイオード７１を、図１４はオペアンプ７５とＦＥＴ７６をそれぞれ用い、コンデンサ７２と抵抗７３の時定数によって、入力信号のピーク電圧vpeakをホールドするピークホールド回路である。この回路も既知であるため詳細な説明は省略する。
【００６０】
平滑化回路５１１とピークホールド回路５１２の時定数は、図９及び図１０に示したような通信データとしての変調では変化せず、一方で送受信手段の位置関係の変化による搬送波振幅変動には追随できるように、適切に設定される。
図１１における分圧回路５１３の構成例を図１５に示す。入力される平滑化電圧と振幅電圧をそれぞれアンプ８１，８２で受け、抵抗８３，８４，８５の抵抗比によって分圧して、基準電圧ref1, ref2を出力する。
【００６１】
また、図１１に示した平滑化回路５１１の代わりに、図１６，図１７に示すようなボトムホールド回路を用いてもよい。図１６はダイオード９１を、図１７はオペアンプ９５とＦＥＴ９６をそれぞれ用い、コンデンサ９２と抵抗９３の時定数によって、入力信号のボトム電圧vbottomをホールドするボトムホールド回路である。この回路も既知であるため詳細な説明は省略する。
この場合でも、ピークホールド回路５１２とボトムホールド回路に基づいて搬送波の振幅と平均値を求めることができるため、図１１に示した基準電圧生成部５１と同様の機能を実現できる。
【００６２】
この第４の実施形態の増幅回路１６によれば、入力搬送波から二値化出力を得る振幅検出部５０において、入力された搬送波と９０度の位相関係にあるクロックを生成する。そして、サンプルホールド回路３２によって、搬送波のピーク電圧を上記クロックに基づいてサンプリングし、上記搬送波の平均電圧と振幅に基づいて二値化の閾値電圧として複数の基準電圧を生成する。そのサンプルホールド回路のホールド電圧を複数の基準電圧に基づいて二値化することによって、入力搬送波の振幅変調とその変調度を短時間で抽出することができ、二値化及び通信タイプ判定にかかる遅延時間を短くすることができる。
【００６３】
また、二値化出力の立上りと立下りに要する時間が等しくなるため、二値化波形に歪みが発生することがなく、そのまま増幅搬送波の生成やスイッチ制御に適用でき、信号処理の必要がなく、短時間で出力することができる。また、二値化の閾値電圧である基準電圧が、入力搬送波の振幅に基づいて生成されるため、入力搬送波の振幅が変化しても精度よく二値化することができる。また、通信タイプの判定も高速に行えるので、出力制御信号生成にかかる遅延時間を少なくすることができる。
なお、本件の実施形態では搬送波のピーク電圧を用いて二値化する構成としたが、サンプリングのタイミングを変えてボトム電圧を用いて二値化するような構成でもよい。また、ピークとボトム両方の値から変調を検出するような構成であってもよい。
【００６４】
以上、この発明の実施形態について説明してきたが、その実施形態の各部の具体的な構成や処理の内容等は、そこに記載したものに限るものではない。
また、この発明は上述した実施形態に限定されるものではなく、特許請求の範囲の各請求項に記載された技術的特徴を有する以外は、何ら限定されないことは言うまでもない。
さらに、以上説明してきた実施形態の構成例、動作例及び変形例等は、適宜変更又は追加あるいは一部を削除してもよく、相互に矛盾しない限り任意に組み合わせて実施することも可能である。
【符号の説明】
【００６５】
１，１Ａ，１Ｂ，１Ｃ，１Ｄ：アンテナモジュール    ２：無線チップ（無線通信部）
３：インピーダンス制御回路    ４：アンテナ（送受信手段）    
１０，１２，１４，１６，１８：増幅回路  ２０：アッテネータ    ２１：重畳波生成部
２２：高周波除去部    ２３，２３′：ドライバ（増幅部）    ２４：スイッチ部    
３０，４０，５０，６０：振幅検出部    ３１，４１：クロック生成部    
３２：サンプルホールド回路    ３３，５２：コンパレータ    
３４，３５：アナログスイッチ    ３６，３７：ユニティゲインバッファ    
４２：ＡＤコンバータ    ４３：比較器    ４４ａ，４４ｂ，４４ｃ，４４ｄ：抵抗  
４５ａ，４５ｂ，４５ｃ：コンパレータ    ４６：デコーダ    ４８：演算器    
５１：基準電圧生成部    ５３：変調度検出部    
５１１：平滑化回路    ５１２：ピークホールド回路    ５１３：分圧回路    
Ｔ１〜Ｔ４：端子    
【先行技術文献】
【特許文献】
【００６６】
【特許文献１】特開２０１４−７５１０９号公報
【図１】
2017163525.tif 000003
【図２】
2017163525.tif 000004
【図３】
2017163525.tif 000005
【図４】
2017163525.tif 000006
【図５】
2017163525.tif 000007
【図６】
2017163525.tif 000008
【図７】
2017163525.tif 000009
【図８】
2017163525.tif 000010
【図９】
2017163525.tif 000011
【図１０】
2017163525.tif 000012
【図１１】
2017163525.tif 000013
【図１２】
2017163525.tif 000014
【図１３】
2017163525.tif 000015
【図１４】
2017163525.tif 000016
【図１５】
2017163525.tif 000017
【図１６】
2017163525.tif 000018
【図１７】
2017163525.tif 000019
【図１８】
2017163525.tif 000020
【図１９】
2017163525.tif 000021
【図２０】
2017163525.tif 000022
【図２１】
2017163525.tif 000023