(57)【要約】【課題】内部量子効率ＩＱＥと光取り出し効率ＬＥＥと、を改善すると同時に、再現性高くＬＥＤを製造可能なＬＥＤ基板を提供すること。【解決手段】ＬＥＤ基板（１００）において、基板本体（１０１）は、複数のナノホール（１０３）が互いに離間して配置されたナノホールアレイ（１０２）を、少なくとも一方の主面に有する。ナノホール（１０３）のアスペクト比は、０．３以上３以下であり、且つ、ナノホール（１０３）の間隔は、１００ｎｍ以上１８００ｎｍ以下である。また、ナノホール（１０３）は、六方格子又は四方格子の格子点位置に設けられ、且つ、六方格子又は四方格子の格子間距離は０％以上２５％以下の範囲で変動する。【選択図】図３
2017073508.tif 000002
【特許請求の範囲】
【請求項１】
複数のナノホールが互いに離間して配置されたナノホールアレイを、少なくとも一方の主面に有し、
前記ナノホールのアスペクト比は、０．３以上３以下であり、且つ、
前記ナノホールの間隔は、１００ｎｍ以上１８００ｎｍ以下であることを特徴とするＬＥＤ基板。
【請求項２】
前記ナノホールの断面視形状における底部の平坦面の長さは、０ｎｍ以上開口径未満であることを特徴とする請求項１記載のＬＥＤ基板。
【請求項３】
隣接する前記ナノホールの距離は、５０ｎｍ以上９００ｎｍ以下であることを特徴とする請求項１又は請求項２記載のＬＥＤ基板。
【請求項４】
前記ナノホールを離間するように設けられた敷居部を具備し、前記敷居部の頂部の表面の算術平均粗さＲａは、１ｎｍ以下であることを特徴とする請求項１から請求項３のいずれかに記載のＬＥＤ基板。
【請求項５】
前記ナノホールは、六方格子又は四方格子の格子点位置に設けられ、且つ、前記六方格子又は前記四方格子の格子間距離は、０％以上２５％以下の範囲で変動することを特徴とする請求項１から請求項４のいずれかに記載のＬＥＤ基板。
【請求項６】
前記ナノホールは、六方格子又は四方格子の格子点位置のうち１％以上２５％以下を不規則に省いた前記格子点位置に設けられることを特徴とする請求項１から請求項４のいずれかに記載のＬＥＤ基板。
【請求項７】
前記ナノホールは、六方格子又は四方格子の格子点位置のうち１％以上２５％以下を規則的に省いた前記格子点位置に設けられることを特徴とする請求項１から請求項４のいずれかに記載のＬＥＤ基板。
【請求項８】
前記ナノホールの深さは、０％超５０％以下の変動を含むことを特徴とする請求項１から請求項７のいずれかに記載のＬＥＤ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ基板に関する。
【背景技術】
【０００２】
環境エネルギー問題を背景に、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）が注目を集めている。ＬＥＤの発光効率を示す外部量子効率ＥＱＥを決定する要因としては、電子注入効率ＥＩＥ、内部量子効率ＩＱＥ及び光取り出し効率ＬＥＥが挙げられる。特に、内部量子効率ＩＱＥと光取り出し効率ＬＥＥとは、ＬＥＤ基板の表面にテクスチャを設けることで改善できるという報告が多数ある。既にＬＥＤ基板としてＰＳＳ（Ｐａｔｔｅｒｎｅｄ  Ｓａｐｐｈｉｒｅ  Ｓｕｂｓｔｒａｔｅ）が一般流通しており、広く使用されている。ＰＳＳは、材質が単結晶サファイアであり、主面にマイクロメートルオーダの複数の凸部より構成されるテクスチャが、フォトリソグラフィ法により形成された基板である。このＰＳＳ基板を使用することで、特に光取り出し効率ＬＥＥが改善すると報告されている（特許文献１参照）。また、ＰＳＳのテクスチャをナノメートルオーダとした例として、特許文献２が挙げられる。特許文献１や特許文献２にみられるように、ＬＥＤの発光効率を改善する検討は、世界的に執り行われている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１６０５０２号公報
【特許文献２】国際公開第２０１４／０５８０６９号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＬＥＤの発光効率をより改善させるための技術トレンドは、２つある。１つは、ＰＳＳにおいて凸部の径を大きくすることである。２つは、ＰＳＳのテクスチャの間隔をナノメートルオーダとしたナノＰＳＳである。この技術トレンドはいずれも、内部量子効率ＩＱＥと光取り出し効率ＬＥＥの更なる改善を指向したものである。
【０００５】
しかしながら、本発明者の検討によれば、いずれの技術を適用した場合であっても、ＬＥＤ基板に半導体層を成膜する際の再現性が乏しくなることが判明した。即ち、同条件のＣＶＤ成膜を執り行ったとしても、製造されるＬＥＤの発光特性が大きくばらつくという課題が浮き彫りになった。
【０００６】
本発明は、かかる点を鑑みてなされたものであり、内部量子効率ＩＱＥと光取り出し効率ＬＥＥと、を改善すると同時に、再現性高くＬＥＤを製造可能なＬＥＤ基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のＬＥＤ基板は、複数のナノホールが互いに離間して配置されたナノホールアレイを、少なくとも一方の主面に有し、前記ナノホールのアスペクト比は、０．３以上３以下であり、且つ、前記ナノホールの間隔は、１００ｎｍ以上１８００ｎｍ以下であることを特徴とする。
【０００８】
この構成により、光取り出し効率ＬＥＥと内部量子効率ＩＱＥに優れたＬＥＤを、再現性高く製造できる。これは、ＬＥＤ基板に対するＣＶＤ工程におけるプロセスウィンドウが広がることと、当該工程における再現性の良さによる。
【０００９】
本発明のＬＥＤ基板において、前記ナノホールの断面視形状における底部の平坦面の長さは、０ｎｍ以上開口径未満であることが好ましい。
【００１０】
本発明のＬＥＤ基板において、隣接する前記ナノホールの距離は、５０ｎｍ以上９００ｎｍ以下であることが好ましい。
【００１１】
本発明のＬＥＤ基板において、前記ナノホールを離間するように設けられた敷居部を具備し、前記敷居部の頂部の表面の算術平均粗さＲａは、１ｎｍ以下であることが好ましい。
【００１２】
本発明のＬＥＤ基板において、前記ナノホールは、六方格子又は四方格子の格子点位置に設けられ、且つ、前記六方格子又は前記四方格子の格子間距離は、０％以上２５％以下の範囲で変動することが好ましい。
【００１３】
本発明のＬＥＤ基板において、前記ナノホールは、六方格子又は四方格子の格子点位置のうち１％以上２５％以下を不規則に省いた前記格子点位置に設けられることが好ましい。
【００１４】
本発明のＬＥＤ基板において、前記ナノホールは、六方格子又は四方格子の格子点位置のうち１％以上２５％以下を規則的に省いた前記格子点位置に設けられることが好ましい。
【００１５】
本発明のＬＥＤ基板において、前記ナノホールの深さは、０％超５０％以下の変動を含むことが好ましい。
【発明の効果】
【００１６】
本発明によれば、内部量子効率ＩＱＥと光取り出し効率ＬＥＥと、を改善すると同時に、再現性高くＬＥＤを製造可能なＬＥＤ基板を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】ＰＳＳのテクスチャを示す説明図である。
【図２】ＰＳＳのテクスチャにおける成長起点と安定な核の大きさ、及び、熱拡散距離を示す説明図である。
【図３】本実施の形態に係るＬＥＤ基板のナノホールアレイを示す平面模式図である。
【図４】本実施の形態に係るＬＥＤ基板のナノホールアレイを示す断面模式図である。
【図５】本実施の形態に係るＬＥＤ基板における連続面の線幅を説明するための模式図である。
【図６】本実施の形態に係るＬＥＤ基板における連続面の頂面の算術平均粗さＲａの測定エリアを示す模式図である。
【図７】本実施の形態に係るＬＥＤ基板における格子点を不規則に間引いた状態を示す模式図である。
【図８】本実施の形態に係るＬＥＤ基板における格子点を不規則に間引いた状態を示す模式図である。
【図９】本実施の形態に係るＬＥＤ基板における格子点の規則的な省き方（間引き方）を示す模式図である。
【図１０】本実施の形態に係るＬＥＤ基板における格子点の規則的な省き方（間引き方）を示す模式図である。
【図１１】本実施の形態に係るＬＥＤ基板における格子点の規則的な省き方（間引き方）を示す模式図である。
【図１２】本実施の形態に係るＬＥＤ基板における格子点の規則的な省き方（間引き方）を示す模式図である。
【図１３】本実施の形態に係るＬＥＤ基板における格子点の規則的な省き方（間引き方）を示す模式図である。
【図１４】本実施の形態に係るＬＥＤ基板における格子点の規則的な省き方（間引き方）を示す模式図である。
【図１５】本実施の形態に係るＬＥＤ基板において六方格子の格子点から、格子点を規則的に間引いた状態を示す模式図である。
【図１６】本実施の形態に係るＬＥＤ基板において六方格子の格子点から、格子点を規則的に間引いた状態を示す模式図である。
【図１７】本実施の形態に係るＬＥＤ基板において六方格子の格子点から、格子点を規則的に間引いた状態を示す模式図である。
【図１８】本実施の形態に係るＬＥＤ基板において六方格子の格子点から、格子点を規則的に間引いた状態を示す模式図である。
【図１９】本実施の形態に係るＬＥＤ基板の製造方法の一工程を示す模式図である。
【図２０】本実施の形態に係るＬＥＤ基板を適用したＬＥＤを示す断面模式図である。
【発明を実施するための形態】
【００１８】
以下、本発明の一実施の形態（以下、「実施の形態」と略記する。）について、詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。
【００１９】
＜概要＞
以下、本実施の形態の概要について説明する。
【００２０】
本実施の形態に係るＬＥＤ基板は、ナノホールアレイであるテクスチャを有する。このナノホールアレイの存在する面に対し半導体層を成膜することで、内部量子効率ＩＱＥと光取り出し効率ＬＥＥに優れるＬＥＤを、再現性高く製造できる。なお、本実施の形態に係る半導体層とは、主に、後述する下地層２０１のことを指す。
【００２１】
ナノホールアレイとは、複数のナノホールがアレイをなして配列したホールの集合体である。アレイとは、複数の点が互いに離間して配列した状態をいう。ナノホールとは、開口部の大きさがナノメートルオーダである凹部である。本実施の形態では、開口部が１７００ｎｍ未満の場合をナノホールと呼ぶ。
【００２２】
内部量子効率ＩＱＥと光取り出し効率ＬＥＥを同時に改善するための技術思想の大枠は、ＬＥＤ基板のテクスチャにより光取り出し効率ＬＥＥを、ＣＶＤ成膜により内部量子効率ＩＱＥを改善することである。即ち、先述したＰＳＳの凸部の径を大きくすることは、凸部の体積が大きくなることによる光散乱性の増加を意味する。これにより光取り出し効率ＬＥＥをより改善する。一方で、ＰＳＳの凸部の間隔をナノメートルオーダとするナノＰＳＳにおいては、従来の光散乱性から光回折性へと光学現象を変化させることを意味する。これにより光取り出し効率ＬＥＥをより改善する。
【００２３】
しかしながら、いずれのケースにおいても、凸部と凸部との間に存在する半導体層の成長起点が狭くなる。
【００２４】
実際に、ＰＳＳのテクスチャの間隔を３μｍとして、凸部の径を２．６μｍ、２．７μｍ、２．８μｍと大きくしていくにつれ、半導体層の成膜が困難となり、同時に、半導体層の成膜が良好な成膜レシピを適用したとしても、再現性に乏しくなることが確認できた。また、凸部の間隔を、３μｍから９００ｎｍ、５００ｎｍ、３００ｎｍと小さくするにつれ、半導体層の成膜が困難となり、同時に、半導体層の成膜が良好な成膜レシピを適用したとしても、再現性に乏しくなることが確認できた。
【００２５】
この原因について、以下のように考察している。
半導体層の成長は、凸部と凸部の間を起点にして生じる。図１は、ＰＳＳのテクスチャを示す説明図である。例えば、Ｃ面（０００１）を主面に有するサファイア基板を準備し、フォトリソグラフィ法やナノインプリント法を適用しエッチング加工することで、図１Ａに示すように、凸部１１と凸部１１との間の隙間がＣ面１２となる。窒化ガリウム系の半導体層を当該基板に成長させる場合、格子定数のミスマッチを最小化するように半導体層の成長が促進する。即ち、凸部１１と凸部１１との間が成長起点となる。
【００２６】
なお、図１Ｂは、図１Ａに示すテクスチャよりも凸部の径が大きくなった場合を、図１Ｃは、凸部の間隔が狭くなった場合を示している。
【００２７】
ここで、半導体層の成膜は、一般的に低温バッファ層の成膜からスタートする。低温バッファ層を成膜し、ＲａｍｐＵＰにて昇温することで、拡散と結合を繰り返し、半導体層の核が生成する。重要なことはこの半導体層の核を制御することである。
【００２８】
光取り出し効率ＬＥＥをより改善するために、ＰＳＳの凸部１１の径を大きくしたり、又は間隔を小さくしたりした場合、半導体層の成長起点が小さくなる。即ち、限られた狭い隙間に、半導体層の核を成膜することが求められる。図２は、ＰＳＳのテクスチャにおける成長起点と安定な核の大きさ、及び、熱拡散距離を示す説明図である。図２Ａ及び図２Ｂにおいて、円２１は、安定な核の大きさ、及び、熱拡散長のイメージを示している。図２Ａに示すように、成長起点が広ければ、テクスチャに遮られないので、良好に成長する。一方、図２Ｂに示すように、成長起点が狭いと、テクスチャに遮られ成長が阻害される。この結果、内部量子効率ＩＱＥが低下したり、ＣＶＤ再現性が低下したり、する。
【００２９】
半導体層の核には安定な大きさが存在する。また、ＲａｍｐＵＰ過程での拡散距離も存在する。以上から、凸部１１と凸部１１の間が狭くなるほどに、半導体層の核の大きさ、形状、密度のばらつきが大きくなると考えることができる。
【００３０】
よって、ＣＶＤ工程におけるプロセスウィンドウは狭くなり、好適な成膜レシピを見つけ出したとしても、再現性に乏しくなると考えている。
【００３１】
上記観点から、光取り出し効率ＬＥＥはテクスチャにより改善可能であり、しかしながら、ＣＶＤ工程におけるプロセスウィンドウを狭めずに再現性に優れるＬＥＤ基板を実現するためには、半導体層の核の大きさ、形状、密度のばらつきが小さくなるようなテクスチャが必要であると考えた。
【００３２】
特に、ＬＥＤ基板に供給される半導体層原料の動きを阻害しないこと、核が安定に存在しうる十分な面積があること、そして、格子定数の差を小さくできることが重要と考えた。
【００３３】
本発明者は、上述のような見地に基づいて、本発明を完成するに至った。以下、本発明の実施の形態について順次説明する。
【００３４】
本実施の形態に係るＬＥＤ基板は、複数のナノホールが互いに離間して配置されたナノホールアレイを、少なくとも一方の主面に有し、前記ナノホールのアスペクト比は、０．３以上３以下であり、且つ、前記ナノホールの間隔は、１００ｎｍ以上１８００ｎｍ以下であることを特徴とする。
【００３５】
この構成により、光取り出し効率ＬＥＥと内部量子効率ＩＱＥに優れたＬＥＤを、再現性高く製造できる。これは、ＬＥＤ基板に対するＣＶＤ工程におけるプロセスウィンドウが広がることと、当該工程における再現性の良さによる。
【００３６】
まず、ＬＥＤ基板がテクスチャとして、ナノホールアレイを備えていることが重要である。ナノホールアレイの存在により、残された面は２次元に連なっており、この２次元的な連なりである面から半導体層が主成長する。即ち、ＣＶＤ成膜によりＬＥＤ基板に届けられる半導体層の原料に着目すれば、テクスチャの深さ方向に対する阻害がない。そして、ナノホールアレイの存在により、残された面は連続していることから、核が安定に存在しうる成長起点面積を確保できる。
【００３７】
そして、ナノホールアレイの間隔は、１００ｎｍ以上１８００ｎｍ以下である。この範囲により、光取り出し効率ＬＥＥの高いＬＥＤ基板に対して、内部量子効率ＩＱＥの高い半導体層を、再現性高く成膜できる。
【００３８】
更に、ナノホールアレイのアスペクト比は、０．３以上３以下である。この範囲により、光取り出し効率ＬＥＥの高いＬＥＤ基板に対して、内部量子効率ＩＱＥの高い半導体層を、再現性高く成膜できる。
【００３９】
以上から、ＣＶＤ成膜におけるプロセスウィンドウの狭まりを抑制し、再現性が良好となる。
【００４０】
＜基板本体＞
本実施の形態に係るＬＥＤ基板は、半導体層の成膜対象であり、半導体層の成長基板と言い換えることができる。
【００４１】
ＬＥＤ基板を構成する基板本体としては、ＬＥＤに使用される基板を種々選択できる。例えば、Ｃ面、Ｒ面、及びＡ面のいずれかを主面とするサファイア、スピネル（ＭｇＡｌ２Ｏ４）に代表される絶縁性基板、炭化珪素（６Ｈ、４Ｈ、３Ｃ）、シリコン（Ｓｉ）、硫化亜鉛（ＺｎＳ）、酸化亜鉛（ＺｎＯ）、ガリウム砒素（ＧａＡｓ）、ダイヤモンド、窒化物半導体層と格子接合するニオブ酸リチウム、ガリウム酸ネオジウムに代表される酸化物基板、窒化ガリウム（ＧａＮ）、窒化アルミ（ＡｌＮ）等が挙げられる。
【００４２】
＜ナノホールアレイと連続面＞
図３は、本実施の形態に係るＬＥＤ基板のナノホールアレイを示す平面模式図である。図４は、本実施の形態に係るＬＥＤ基板のナノホールアレイを示す断面模式図である。本実施の形態に係るＬＥＤ基板１００においては、基板本体１０１の少なくとも一方の主面にナノホールアレイ１０２が設けられる。ナノホールアレイ１０２は、複数のナノホール１０３で構成されている。隣接するナノホール１０３は互いに離間し、それらの間には、連続した面が設けられている。このＬＥＤ基板１００の主面にナノホールアレイ１０２によって穴が開けられた２次元的に広がる面を、連続面１０４と称する。
【００４３】
ナノホールアレイ１０２は、基板本体１０１を加工して作られたものであっても、基板本体１０１に付加し作られたものであってもよい。例えば、Ｃ面（０００１）を主面に有するサファイア基板を加工し、ナノホールアレイ１０２を作ることができる。
【００４４】
＜ナノホールの間隔＞
ナノホールアレイ１０２におけるナノホール１０３の間隔Ｄは、互いに最隣接するナノホール１０３の、隣接距離である。まず、走査型電子顕微鏡（ＳＥＭ）を使用し、ＬＥＤ基板１００を上面から観察する。次に、図３に示すように、任意に最隣接する２つのナノホール１０３−１、１０３−２を選択する。そして、ナノホール１０３−１、１０３−２に対して外接円１１０−１、１１０−２を設定し、その中心Ｏ１、Ｏ２同士の距離を、ナノホール１０３の間隔Ｄとして定義する。間隔Ｄは、任意に選択した１０個の間隔の、相加平均値として与えられる。
【００４５】
間隔Ｄは、１００ｎｍ〜１８００ｎｍであると、光取り出し効率ＬＥＥの高いＬＥＤ基板１００に対して、内部量子効率ＩＱＥの高い半導体層を、再現性高く成膜できる。特に、２５０ｎｍ以上であることで、半導体層の成長起点として連続面１０４が支配的になり、ＣＶＤ工程におけるプロセスウィンドウの狭まりを抑制し、再現性が向上するため好ましい。３００ｎｍ以上であると、連続面１０４がより大きくなり、半導体層の核の安定性がますため好ましい。また、４５０ｎｍ以上であることで、半導体層の成長起点として、連続面１０４が支配的になり、ＣＶＤ工程におけるプロセスウィンドウの狭まりを抑制し、再現性が向上するためより好ましい。１５００ｎｍ以下であることで、ＬＥＤ基板１００の連続面１０４による光回折効果が高まり、光取り出し効率ＬＥＥがより改善するため好ましい。
【００４６】
＜ナノホールのアスペクト比＞
ナノホール１０３のアスペクト比とは、ナノホール１０３の深さを開口径にて除した値である。図４に示すように、ナノホール１０３の深さは、連続面１０４の頂部の表面（以下、頂面とも言う）からナノホール１０３の凹部の最深部までの距離（ｂ）である。ナノホール１０３の開口径は、上記間隔Ｄの定義にて説明した、ナノホール１０３に対する外接円（図３中、１１０−１、１１０−２）の直径（ａ）である。アスペクト比（ｂ／ａ）は、任意に選択した１０個のアスペクト比の、相加平均値として与えられる。
【００４７】
ナノホール１０３のアスペクト比（ｂ／ａ）が０．３以上３以下であることにより、光取り出し効率ＬＥＥの高いＬＥＤ基板１００に対して、内部量子効率ＩＱＥの高い半導体層を、再現性高く成膜できる。特に、０．５以上であることで、半導体層の成長起点として、連続面１０４が支配的になり、ＣＶＤ工程におけるプロセスウィンドウの狭まりを抑制し、再現性が向上するため好ましい。この観点から０．８以上が最も好ましい。また、２．０以下であることで、ＬＥＤ基板１００の連続面１０４による光回折効果が高まり、光取り出し効率ＬＥＥがより改善するため好ましい。この観点から、１．５以下が最も好ましい。
【００４８】
ナノホール１０３の間隔Ｄ及びアスペクト比（ｂ／ａ）は、後述のＬＥＤ基板の製造方法において、テクスチャシートに形成するテクスチャの選択及びエッチング条件の選択により制御することができる。この制御は、公知の方法によって適宜行うことができることは当業者であれば容易に理解されるであろう。
【００４９】
＜ナノホールの真円度＞
ナノホール１０３の真円度は、ナノホール１０３の開口に対する真円度として定義される。真円度は、内接円の径／外接円の径である。この真円度は高く、１に近い程、連続面１０４の幾何学的対称性が高まり、半導体層の幾何学的に対称な成長とのマッチングがとれるため好ましい。この観点から、０．７以上が好ましく、０．８以上がより好ましく、０．９以上が最も好ましい。
【００５０】
ナノホール１０３の真円度は、後述のＬＥＤ基板の製造方法において、テクスチャシートに形成するテクスチャの選択及びエッチング条件の選択により制御することができる。この制御は、公知の方法によって適宜行うことができることは当業者であれば容易に理解されるであろう。
【００５１】
＜ホールの平坦面の長さ＞
本実施の形態に係るＬＥＤ基板１００において、ナノホール１０３の断面視形状における底部の平坦面の長さは、０ｎｍ以上開口径未満であることが好ましい。
【００５２】
図４に示すように、ナノホール１０３の底部の平坦面１０３ａの長さＬは、０ｎｍ以上開口径未満である。この範囲であることにより、連続面１０４を主成長起点とした半導体層の成膜を実現できる。これにより、光取り出し効率ＬＥＥの高いテクスチャを有するＬＥＤ基板１００を使用し、内部量子効率ＩＱＥの高い半導体成膜を再現性高く実現できる。
【００５３】
開口径に対する長さＬの比率は、１未満である。特に、０．８未満であれば、連続面１０４を起点とした半導体層の成長が、ナノホールの直上にて停止することを抑制しやすい。これにより、半導体層の成長に対する制御性が向上するので、ＣＶＤ成膜の再現性がより向上する。同様の観点から、０．５未満が好ましい。特に、０ｎｍ以上１５０ｎｍ以下の場合、ナノホールを起点とした半導体層の成長を、抑制できる。即ち、連続面１０４を起点とした半導体層の成長がより、支配的になる。この観点から、０ｎｍ以上８０ｎｍ以下がより好ましい。長さＬが０ｎｍの場合、ナノホール１０３の底部の頂点は、曲率半径が０ｎｍ超の角部であると好ましい。これにより、ナノホール１０３の物理強度が向上するため、ハンドリング等により、ナノホール１０３にクラックが入り破壊されることを抑制できる。
【００５４】
ナノホール１０３を断面視した際の形状は特に限定されないが、正方形、長方形、或いは台形であると好ましい。なお、台形においては、その側面が曲面であってもよく、特に下に凸の曲面であることが好ましい。このような形状により、連続面１０４の頂面の平滑度が向上し、半導体層と成長起点との格子定数の差を小さくできるためである。格子定数の差を小さくすることで、内部量子効率ＩＱＥがより改善されると共に、ＣＶＤ工程におけるプロセスウィンドウが拡大し、ＣＶＤ成膜の再現性がより改善する。特に、ナノホール１０３の断面視形状は、コーン状、ドーム状又は砲弾状が好ましい。
【００５５】
＜ナノホール間の距離＞
本実施の形態に係るＬＥＤ基板１００において、隣接するナノホール１０３の距離は、５０ｎｍ以上９００ｎｍ以下であることが好ましい。
【００５６】
隣接するナノホール１０３の距離とは、連続面１０４を構成する線部の幅（以下、線幅）として定義する。なお、連続面１０４の線部には交点が存在するため、線幅は交点以外の部分にて定義される。
【００５７】
連続面１０４は複数の線部が組み合わさって構成される。その連続面１０４の一つの線部を断面視したときに、頂部と底部とで線幅が異なることがある。図５は、本実施の形態に係るＬＥＤ基板における連続面の線幅を説明するための模式図である。連続面１０４を平面視で見ると、図５に示すように、連続面１０４を構成する線部の頂部１２１における線幅が頂部線幅Ｗ１である。一方、連続面１０４を構成する線部の底部１２２における線幅が、底部線幅Ｗ２である。隣接するナノホール１０３の距離は、頂部線幅Ｗ１である。
【００５８】
隣接するナノホール１０３の距離は、５０ｎｍ以上９００ｎｍ以下である場合に、光取り出し効率ＬＥＥを改善し、再現性高く内部量子効率ＩＱＥを改善したＬＥＤを製造することができる。
【００５９】
特に、隣接するナノホール１０３の距離が８０ｎｍ以上であることで、核の安定サイズに対し線幅が大きくなって、ＣＶＤ工程におけるプロセスウィンドウが大きくなるため好ましい。更に、１５０ｎｍ以上であることで、半導体層の熱拡散よるばらつきが小さくなり、ＣＶＤ再現性がより向上するため好ましい。
【００６０】
また、隣接するナノホール１０３の距離が、５００ｎｍ以下であれば、隣接するナノホール１０３間の距離の分布により生じる半導体層の異常成長を抑制し、リーク電流を抑制できるため好ましい。更に３００ｎｍ以下であれば、光回折性が増し、光取り出し効率ＬＥＥがより改善される。
【００６１】
隣接するナノホール１０３の距離、即ち連続面１０４の頂部線幅Ｗ１は、後述のＬＥＤ基板の製造方法において、テクスチャシート上のテクスチャの選択及びエッチング条件の選択によって制御することができる。この制御は、公知の方法によって適宜行うことができることは当業者であれば容易に理解されるであろう。
【００６２】
＜算術平均粗さＲａ＞
本実施の形態に係るＬＥＤ基板１００において、ナノホール１０３を離間するように設けられた敷居部を具備し、敷居部の頂部の表面の算術平均粗さＲａは、１ｎｍ以下であることが好ましい。
【００６３】
ナノホール１０３を離間するように設けられた敷居部とは、上記説明した連続面１０４（図３及び図４参照）である。したがって、敷居部の頂部の表面の算術平均粗さＲａは、１ｎｍ以下であるとは、連続面１０４の頂面の算術平均粗さＲａが１ｎｍ以下であると言い換えることができる。また、図５を用いて説明した、連続面１０４を構成する線部は、敷居部であり、また、頂部線幅Ｗ１は、敷居部の頂部の幅と言い換えることもできる。
【００６４】
算術平均粗さＲａは、連続面１０４の頂面に対する原子間力顕微鏡（ＡＦＭ）により測定される。図６は、本実施の形態に係るＬＥＤ基板における算術平均粗さＲａの測定エリアを示す模式図である。図６に示すように、連続面１０４の頂面において、測定エリア１３１は、連続面１０４の端部の情報が排他されるように、頂部線幅Ｗ１の範囲内に設定される。
【００６５】
算術平均粗さＲａは、１ｎｍ以下が好ましい。この範囲により、半導体層の熱拡散時の、物理障壁によるばらつきを低減できる。そして、半導体層の核とＬＥＤ基板１００との格子定数の差を小さくできる。よって、内部量子効率ＩＱＥの高い半導体層を、ＣＶＤ工程におけるプロセスウィンドウを広げ、再現性高く製造できる。これらの観点から、算術平均粗さＲａは０．５ｎｍ以下であるとより好ましく、０．３ｎｍ以下であると最も好ましい。なお、下限値は特に限定されないが、ＡＦＭによる測定分解能の観点から０．１ｎｍ以上である。
【００６６】
算術平均粗さＲａは、後述のＬＥＤ基板の製造方法において、基板本体の研磨又は反応性イオンエッチング（ＲＩＥ）の処理時間により制御することができる。この制御は、公知の方法によって適宜行うことができることは当業者であれば容易に理解されるであろう。
【００６７】
＜ナノホールアレイの規則性と変動＞
本実施の形態に係るＬＥＤ基板１００において、ナノホール１０３は、六方格子又は四方格子の格子点位置に設けられ、且つ、六方格子又は四方格子の格子間距離は、０％以上２５％以下の範囲で変動することが好ましい。
【００６８】
まず、ＬＥＤ基板１００を、連続面１０４がある主面からＳＥＭを使用し観察したときに、上述したナノホール１０３の位置には所定の規則性を有すると好ましい。これにより、連続面１０４の幾何学的な対称性が向上し、幾何学的に対称な成長が安定である半導体層の成長に対し、連続面１０４のフィッティング性が向上する。よって、上述してきた安定な核、熱拡散によるばらつきの吸収を実現しやすくなり、ＣＶＤ工程に対する再現性が向上する。即ち、光取り出し効率ＬＥＥの良好なＬＥＤ基板を使用し、内部量子効率ＩＱＥの良好なＬＥＤを、ＣＶＤ工程の再現性高く製造可能となる。
【００６９】
ナノホール１０３の位置とは、ナノホール１０３の中心位置により定義される。中心位置は、上記間隔Ｄの定義にて記載した、ナノホール１０３に対する外接円（図３中、１１０−１、１１０−２）の中心（図３中、Ｏ１、Ｏ２）である。
【００７０】
規則性としては、例えば、ナノホール１０３が格子配列されている場合が挙げられる。格子配列とは、例えば、六方格子又は四方格子のような格子構造の格子の位置（以下、格子点位置と呼ぶ）にナノホール１０３の位置が配置されていることを言う。
【００７１】
格子配列のうち、ナノホール１０３の間隔Ｄが一定の場合を正格子配列と呼ぶ。例えば、六方格子又は四方格子の格子点位置にナノホール１０３が配置されている場合であって間隔Ｄが一定の場合、正方六方配列又は正四方配列と呼ぶ。
【００７２】
例えば、四方格子があって、その格子間距離がＰだとする。Ｐが一定値であれば正四方格子である。この場合、ナノホール１０３は正四方配列し、ナノホール１０３の間隔ＤはＰと一致する。
【００７３】
格子間距離Ｐがサイン波やコサイン波に相乗して増減を繰り返す場合、（Ｐの最大値−Ｐの最小値）／（Ｐの平均値）は０％以上２５％以下であることが好ましい。つまり、０％の場合は、増減がないと言えるので、正四方配列である。例えば、Ｐの最大値が５５０ｎｍ、Ｐの最小値が４５０ｎｍ、そしてＰの平均値が５００ｎｍであれば、２０％の変動と言える。
【００７４】
ナノホール１０３は、このような増減を繰り返す格子間距離Ｐで配置することができる。また、例えば、格子間距離Ｐの変動は、ステップ状であってもよい。即ち、Ｘ個の格子の間隔がＰｘで続くＹ個の格子の間隔がＰｙであってもよい。Ｘが２でＹが１であれば、（Ｐｘ、Ｐｘ、Ｐｙ）を１周期とした繰り返しが設けられることを意味する。
【００７５】
同様に、六方格子があって、その格子間距離がＰだとする。Ｐが一定値であれば正六方格子である。この場合、ナノホール１０３は正六方配列し、ナノホール１０３の間隔はＰとなる。
【００７６】
格子間距離Ｐがサイン波やコサイン波に相乗して増減を繰り返す場合、（Ｐの最大値−Ｐの最小値）／（Ｐの平均値）は０％以上２５％以下である。この増減は、格子方向のみに設けられても、格子に垂直な方向に設けられてもよい。つまり、０％の場合は、増減がないと言えるので、正六方配列である。例えば、Ｐの最大値が５６０ｎｍ、Ｐの最小値が４４０ｎｍ、そしてＰの平均値が５００ｎｍであれば、２４％の変動と言える。
【００７７】
ナノホール１０３は、このような増減を繰り返す間隔にて配置することができる。また、例えば、格子間距離Ｐの変動はステップ状であってもよい。即ち、Ｘ個の格子の間隔がＰｘで続くＹ個の格子の間隔がＰｙであってもよい。Ｘが５でＹが２であれば、（Ｐｘ、Ｐｘ、Ｐｘ、Ｐｘ、Ｐｘ、Ｐｙ、Ｐｙ）を１周期とした繰り返しが設けられることを意味する。
【００７８】
上述のように、本実施の形態に係るＬＥＤ基板１００において、ナノホール１０３の配置の規則性には、所定の変動が含まれていることが好ましい。即ち、ナノホール１０３が、六方格子又は四方格子の格子点位置に設けられ、且つ、六方格子又は四方格子の格子間距離は、０％超２５％以下の範囲で変動することで、上述の規則性を有することによる効果に加えて、連続面１０４の交点に注目したときに、所定の確率で面積の大きな交点が出現する。即ち、核が成長しやすいポイントを配置可能となり、これによりＣＶＤ工程におけるプロセスウィンドウを拡大し、高い内部量子効率ＩＱＥを実現すると共に、その再現性を向上できる。
【００７９】
以上のような観点から、特に、変動が５％以上２５％以下であることが好ましく、１０％以上２５％以下であることが最も好ましい。
【００８０】
上述のようなナノホールアレイ１０２の規則性や格子間距離Ｐの変動は、後述のＬＥＤ基板の製造方法において、テクスチャシートに形成するテクスチャの選択及びエッチング条件の選択により制御することができる。この制御は、公知の方法によって適宜行うことができることは当業者であれば容易に理解されるであろう。
【００８１】
＜間引き＞
本実施の形態に係るＬＥＤ基板１００において、ナノホール１０３は、六方格子又は四方格子の格子点位置のうち１％以上２５％以下を不規則に省いた格子点位置に設けられることがより好ましい。この場合、連続面１０４の幾何学的な対称性を維持したまま、連続面１０４の交点の存在割合を大きくできる。即ち、幾何学的に対称な成長が安定である半導体層の成長に対し、連続面のフィッティング性をより向上させることができる。よって、上述してきた安定な核、熱拡散によるばらつきの吸収を実現しやすくなり、ＣＶＤ工程に対する再現性が向上する。即ち、光取り出し効率ＬＥＥの良好なＬＥＤ基板を使用し、内部量子効率ＩＱＥの良好なＬＥＤを、ＣＶＤ工程の再現性高く製造可能となる。
【００８２】
ここで、格子点を省く前の四方格子及び六方格子は、正方格子と、格子点の間隔が±１０％の範囲で歪んだ準正方格子と、を含む。准正方格子と正方格子のいずれを採用すべきかは、用途により異なるので限定されない。しかしながら、上述してきた安定な核、熱拡散によるばらつきの吸収を良好に発現させる観点から、准正方格子の歪は±２％以内が好ましく、正方格子であることが最もよい。
【００８３】
例えば、四方格子を想定し、四方格子の格子点を任意に１％以上２５％以下の割合で不規則に間引くことができる。この任意に間引かれた四方格子の、残存した格子点位置にナノホール１０３が設けられる。図７は、本実施の形態に係るナノホール１０３の位置する格子点を不規則に間引いた状態を示す模式図である。図７中の黒点が格子点であって、ナノホール１０３の配置される点を示している。なお、図７中、ナノホール１０３及び連続面１０４の大きさや形状は反映させていない。
【００８４】
例えば、四方格子のある１軸上に着目した時に、（ナノホール、ナノホール、ナノホール、ナノホール、ナノホール、ナノホール、ナノホール、…）と、ナノホールが四方格子の格子点位置に全て設けられるのではなく、（ナノホール、ナノホール、連続面、ナノホール、ナノホール、ナノホール、連続面、…）といったように、四方格子の配列からみれば本来ナノホールが設けられる箇所に、連続面１０４の頂面を配置できる。この割合が１％以上２５％以下である。
【００８５】
同様に、六方格子を想定し、六方格子の格子点を任意に１％以上２５％以下の割合で不規則に間引くことができる。この任意に間引かれた六方格子の、残存した格子点位置にナノホール１０３が設けられる。図８は、本実施の形態に係るナノホール１０３の位置する格子点を不規則に間引いた状態を示す模式図である。図８中の黒点が格子点であって、ナノホール１０３の配置される点を示している。なお、図８中、ナノホール１０３及び連続面１０４の大きさや形状は反映させていない。
【００８６】
例えば、六方格子のある１軸上に着目した時に、（ナノホール、ナノホール、ナノホール、ナノホール、ナノホール、ナノホール、ナノホール、…）と、ナノホールが六方格子の格子点位置に全て設けられるのではなく、（連続面、ナノホール、連続面、ナノホール、ナノホール、ナノホール、連続面、…）といったように、六方格子の配列からみれば本来ナノホールが設けられる箇所に、連続面１０４の頂面を配置できる。この割合が１％以上２５％以下である。
【００８７】
上述のように、ナノホール１０３が、六方格子又は四方格子の格子点位置のうち１％以上２５％以下を不規則に省いた格子点位置に設けられることで、連続面１０４の幾何学的な対称性を維持したまま、連続面１０４の交点の存在割合を向上させることができる。即ち、幾何学的に対称な成長が安定である半導体層の成長に対し、連続面１０４のフィッティング性をより向上させることができる。よって、上述してきた安定な核、熱拡散によるばらつきの吸収を実現しやすくなり、ＣＶＤ工程に対する再現性が向上する。即ち、光取り出し効率ＬＥＥの良好なＬＥＤ基板を使用し、内部量子効率ＩＱＥの良好なＬＥＤを、ＣＶＤ工程の再現性高く製造可能となる。
【００８８】
特に、間引く割合が５％以上２５％以下であれば、連続面の交点に注目した時に、所定の確率で面積の大きな連続面の交点が出現する。即ち、核が成長しやすいポイントを配置可能となり、これによりＣＶＤ工程におけるプロセスウィンドウを拡大し、高い内部量子効率ＩＱＥを実現すると共に、その再現性を向上できる。同様の観点から、１０％以上２５％以下が最も好ましい。
【００８９】
また、本実施の形態に係るＬＥＤ基板１００において、ナノホール１０３は、六方格子又は四方格子の格子点位置のうち１％以上２５％以下を規則的に省いた格子点位置に設けられることが最も好ましい。この場合、連続面１０４の幾何学的な対称性を維持したまま、連続面１０４の大きな交点にも幾何学的な対称性を付与できる。即ち、幾何学的に対称な成長が安定である半導体層の成長に対し、成長起点として作用する交点のフィッティング性が向上する。そして、半導体層の成長に対する連続面１０４のフィッティング性は維持される。よって、上述してきた安定な核、熱拡散によるばらつきの吸収を実現しやすくなり、ＣＶＤ工程に対する再現性が顕著に向上する。即ち、光取り出し効率ＬＥＥの良好なＬＥＤ基板を使用し、内部量子効率ＩＱＥの良好なＬＥＤを、ＣＶＤ工程の再現性高く製造可能となる。
【００９０】
ここで、格子点を省く前の四方格子及び六方格子は、正方格子と、格子点の間隔が±１０％の範囲で歪んだ準正方格子と、を含む。准正方格子と正方格子のいずれを採用すべきかは、用途により異なるので限定されない。しかしながら、上述してきた安定な核、熱拡散によるばらつきの吸収を良好に発現させる観点から、准正方格子の歪は±２％以内が好ましく、正方格子であることが最もよい。
【００９１】
規則的な格子点の省き方は、省く点の規則性として、例えば、正三角格子の格子点位置、正四方格子の格子点位置、正六方格子の格子点位置、斜方格子（菱形格子）の格子点位置、矩形格子の格子点位置、歪斜格子の格子点位置、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子線位置、及び、互いに平行なライン状の配列が挙げられる。特に、正三角格子の格子点位置、正六方格子の格子点位置、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子線位置、及び、ライン状配列がより好ましい。これらの場合、幾何学的に対称な成長が安定である半導体層の成長に対し、成長起点として作用する連続面１０４の交点のフィッティング性がより向上する。即ち、会合するまでに成長可能な半導体層のサイズをより大きくできる。よって、上述してきた安定な核、熱拡散によるばらつきの吸収を実現しやすくなり、ＣＶＤ工程に対する再現性が、顕著に向上する。中でも、正三角格子の格子点位置、正六方格子の格子点位置、及び、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置が最も好ましい。
【００９２】
図９〜図１４は、本実施の形態に係るナノホールの配置される格子点の規則的な省き方（間引き方）を示す模式図である。即ち、図９〜図１４は、間引く点の規則性を示している。図９〜図１４に示される格子点の規則性に則って、六方格子又は四方格子の格子点位置から格子点を省き、残った格子点位置にナノホール１０３を配置する。即ち、図９〜図１４には、連続面１０４及びナノホール１０３は図示されていない。図９は、正三角格子の格子点及び正六角格子の格子点位置を示している。図１０は、正四方格子の格子点位置を示している。図１１には、菱形格子の格子点位置を示している。図１２には、歪斜格子の格子点位置を示している。図１３は、歪斜格子の格子点位置を示している。図１４は、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置を示している。
【００９３】
例えば、四方格子を想定し、四方格子の格子点を１％以上２５％以下の割合で規則的に間引くことができる。この間引き方は、間引いた格子点位置のみを抽出したときに、その配列が上述の配列になるようにする。間引かれた四方格子の、残存した格子点位置にナノホール１０３が設けられる。間引かれた格子点位置には、連続面１０４の大きな交点が配置される。即ち、連続面１０４の大きな交点は、上述した間引く規則性を有すると言える。
【００９４】
同様に、六方格子を想定し、六方格子の格子点を１％以上２５％以下の割合で規則的に間引くことができる。この間引き方は、間引いた格子点位置のみを抽出したときに、その配列が上述の配列になるようにする。間引かれた六方格子の、残存した格子点位置にナノホール１０３が設けられる。間引かれた格子点位置には、連続面１０４の大きな交点が配置される。即ち、連続面１０４の大きな交点は、上述した間引く規則性を有すると言える。
【００９５】
図１５〜図１８は、本実施の形態に係るＬＥＤ基板において六方格子の格子点から、格子点を規則的に間引いた状態を示す模式図である。なお、図１５〜図１８は、ナノホール１０３を配置する場所（配列）を示すものであり、連続面１０４及びナノホール１０３の大きさは反映させていない。図１５Ａ〜図１５Ｄは、六方格子の格子点位置から、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置を間引いた状態で、且つ、元の格子の六角形の方向と、間引かれる格子の六角形の方向が同じ場合を示す。図１５Ａ〜図１５Ｄにおいて、白丸がナノホール１０３の配置される位置を示す。黒丸の位置は、ナノホール１０３が間引かれた部分であり、連続面１０４の大きな交点が配置される。換言すれば、半導体層の成長起点である連続面１０４の大きな交点が、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置に配置される。
【００９６】
図１６は、六方格子の格子点位置から、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置を間引いた状態で、且つ、元の格子の六角形の方向と、間引かれる格子の六角形の方向が異なる場合を示す。図１６において、白丸がナノホール１０３の配置される位置を示す。黒丸の位置は、ナノホール１０３が間引かれた部分であり、連続面１０４の大きな交点が配置される。換言すれば、半導体層の成長起点である連続面１０４の大きな交点が、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子点位置に配置される。
【００９７】
図１７Ａ及び図１７Ｂは、六方格子の格子点位置から、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子線位置を間引いた場合を示す。図１７Ａ及び図１７Ｂにおいて、白丸がナノホール１０３の配置される位置を示す。黒丸の位置は、ナノホール１０３が間引かれた部分であり、連続面１０４の大きな交点が配置される。換言すれば、半導体層の成長起点となる連続面１０４の大きな頂面が、正六角形の単位格子が互いに辺としてのみ重なり最密充填した格子の格子線として配置される。
【００９８】
図１８Ａ及び図１８Ｂは、六方格子の格子点位置から、ラインアンドスペース格子の格子線位置を間引いた状態を示す。図１８Ａ及び図１８Ｂにおいて、白丸がナノホール１０３の配置される位置を示す。黒丸の位置は、ナノホール１０３が間引かれた部分であり、連続面１０４の大きな交点が配置される。換言すれば、半導体層の成長起点となる連続面１０４の大きな頂面が、ラインアンドスペース配列として配置される。
【００９９】
上述のように、ナノホール１０３が、六方格子又は四方格子の格子点位置のうち１％以上２５％以下を規則的に省いた格子点位置に設けられることで、連続面１０４の幾何学的な対称性を維持したまま、連続面１０４の大きな交点に対しても、幾何学的な対称性を付与できる。即ち、幾何学的に対称な成長が安定である半導体層の成長に対し、成長起点として作用する連続面１０４の交点のフィッティング性が向上する。そして、成長する半導体層に対する連続面１０４のフィッティング性は保たれる。よって、上述してきた安定な核、熱拡散によるばらつきの吸収を実現しやすくなり、ＣＶＤ工程に対する再現性が顕著に向上する。即ち、光取り出し効率ＬＥＥの良好なＬＥＤ基板を使用し、内部量子効率ＩＱＥの良好なＬＥＤを、ＣＶＤ工程の再現性高く製造可能となる。
【０１００】
上述の観点から、特に、５％以上２５％以下であれば、幾何学的な対称性を有する連続面１０４の大きな交点が、所定の確率で出現する。即ち、核が成長しやすいポイントを配置可能となり、これによりＣＶＤ工程におけるプロセスウィンドウを拡大し、高い内部量子効率ＩＱＥを実現すると共に、その再現性を向上できる。同様の観点から、１０％以上２５％以下が最も好ましい。
【０１０１】
上述のようなナノホール１０３の間引きの割合は、後述のＬＥＤ基板の製造方法において、テクスチャシートに形成するテクスチャの選択により制御することができる。この制御は、公知の方法によって適宜行うことができることは当業者であれば容易に理解されるであろう。
【０１０２】
＜ナノホールの深さ＞
本実施の形態に係るＬＥＤ基板１００において、ナノホール１０３の深さ（ｂ）（図４参照）は、０％超５０％以下の変動を含むことが好ましい。
【０１０３】
ナノホール１０３の深さは実質的に均等であってもよいし、ばらつきを有してもよい。特にばらつき、即ち変動が０％超５０％以下であることで、光取り出し効率ＬＥＥが飛躍的に向上する。これは、ＬＥＤの光がＬＥＤ基板１００の連続面１０４の側部に複数回侵入する確率が高まり、ＬＥＤの内部にて反射する回数が減るためである。
【０１０４】
同様の観点から、変動は１０％以上５０％以下が好ましい。また、変動が３０％以上５０％以下であれば、前述した光取り出し効率ＬＥＥの向上に、半導体層とＬＥＤ基板１００との間の屈折率差を利用した光取り出し効率ＬＥＥの向上を加えることができるため、ＬＥＤの発光効率はより向上する。
【０１０５】
上述のようなナノホール１０３の深さの変動は、後述のＬＥＤ基板の製造方法において、テクスチャシートに形成するテクスチャの選択及びエッチング条件の選択により制御することができる。この制御は、公知の方法によって適宜行うことができることは当業者であれば容易に理解されるであろう。
【０１０６】
＜ＬＥＤ基板の製造方法＞
本実施の形態に係るＬＥＤ基板は、例えば、シート状のレジストを使用して、次の３つの方法で製造することができる。
【０１０７】
（製造方法１）
（１）フィルム基材の上にレジストを成膜する
フィルム基材は、成膜したレジストをウェハに写し取るための支持基材であるため、特に限定されるものではない。例えば、ポリエステル、ＰＳ（ポリスチレン）、ＰＶＣ（ポリ塩化ビニル）、ＰＩ（ポリイミド）、ＰＰＳ（ポリフェニレンサルファイド）、アラミド、ＰＥＴ（ポリエチレンテレフタレート）、ＥＶＡ（エチレン・酢酸ビニル共重合体）、ＰＶＤＶ（ポリ塩化ビニリデン）、ＥＶＯＨ（エチレン・ビニルアルコール共重合体）、ＴＡＣ（トリアセテート）、ＰＰ（ポリプロピレン）、ＰＣ（ポリカーボネート）、ＰＰＯ（ポリフェニレンオキサイド）、ＬＤＰＥ（低密度ポリエチレン）、ＨＤＰＥ（高密度ポリエチレン）、ＣＯＰ（シクロオレフィンポリマー）、フッ素樹脂（ＰＴＦＥ（ポリテトラフルオロエチレン）、ＰＦＰＥ（パーフルオロポリエーテル）、ＰＦＡ（テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体）、ＦＥＰ（テトラフルオロエチレン・ヘキサフルオロプロピレン共重合体）、ＥＴＦＥ（テトラフルオロエチレン・エチレン共重合体）、ＰＣＴＦＥ（ポリクロロトリフルオロエチレン））、これらの樹脂にフィラーやガラス繊維を組み込んだフィルム等を使用できる。
【０１０８】
レジストは、ネガ型でもポジ型でもよい。少なくとも紫外線にて硬化作用が発現するラジカル重合システム又は化学増幅システムを含むと好ましい。レジストに、フェノールノボラック、クレゾールノボラック、アクリル変性エポキシノボラック、メタクリル変性エポキシノボラック、アダマンタン、フルオレン、カルバゾール、ポリビニルカルバゾール、ポリ（ｐーヒドロキシスチレン）等を含むと、ウェハの加工性が向上するため好ましい。特に、オリゴマー又はポリマー、モノマー、及び重合開始剤を含む混合物とすると、塗布したレジストの薄膜状態を維持する機能が向上するため望ましい。
【０１０９】
レジストは、ドライ膜厚が１００ｎｍ〜５μｍの範囲で制御されると好ましい。レジストを溶剤にて希釈し塗布し、その後、乾燥することで成膜できる。塗布方法は、グラビアコート、マイクログラビアコート、ダイコート、カーテンコート、リップコート、コンマコート、Ｒ＆Ｒコート、ＤＶコート、キャピラリコート等を適宜使用できる。製造された、フィルム基材／レジスト／カバーフィルムより構成される成形体をレジストシートと称す。
【０１１０】
例えば、フィルム基材を繰り出して、３重量％〜８０重量％に希釈したレジストを、ダイコータ又はマイクログラビアにて塗布し、６０℃〜１４０℃の乾燥炉を通過させ、カバーフィルムを合わせて巻き取ることで、レジストシートを製造できる。カバーフィルムには、上記フィルム基材にて説明したフィルムを適宜使用できる。
【０１１１】
フィルム基材の膜厚は３０μｍ以上１５０μｍ以下が好ましい。この膜厚にすることで、後述する、ウェハに対する貼り合わせ精度が向上するためである。
【０１１２】
（２）ウェハにレジストを転写する
レジストシートからカバーフィルムを剥離し、露出したレジスト面を、ウェハに貼り合わせる。続いて、フィルム基材のみを剥離することで、レジストをウェハに転写できる。
【０１１３】
ウェハが汚染されている場合、レジストとの密着性が低下するため、ウェハはクリーニング（洗浄）することが好ましい。例えば、ＳＰＭ洗浄、プラズマ処理、エキシマ処理などを適用できる。クリーニングしたウェハは、表面は勿論、端部の清浄度を保つ必要があるため、ウェハの裏面を起点にハンドリングすることが望ましい。
【０１１４】
ウェハを６０℃〜１６０℃に加温し、６０℃〜１４０℃に加温されたラミネートロールを使用して、レジストシートのレジスト面をウェハに貼り合わせる。図１９は、本実施の形態に係るＬＥＤ基板の製造方法の一工程を示す模式図である。例えば、ウェハ１４１は、ヒートテーブル１４２に形成したザグリ１４２ａ内に配置し、減圧吸着して固定できる。
【０１１５】
このとき、ウェハ１４１とザグリ１４２ａの外周との隙間ｇは、５ｍｍ以下であるとよい。隙間ｇが５ｍｍ以下であることで、レジストシート（図示せず）の、ウェハ１４１に対する追従性が向上し、転写率が向上するためである。また、当該隙間ｇが３．５ｍｍ以下であれば、薄いレジスト層に対する残留応力を低減できる。
【０１１６】
一方で、ラミネートロール（図示せず）の通過する段差（ｓ）は、１ｍｍ以下であると好ましい。段差（ｓ）が１ｍｍ以下であることにより、レジストシートの撓みを抑制できるため、ウェハ１４１に対する追従性が増し、ウェハ１４１のエッジ近傍まで転写性が向上する。より好ましくは、０．５ｍｍ以下であり、０．４ｍｍ以下が最も好ましい。なお、下限値は特に限定されないが、ウェハ１４１のばらつきを含めた量産安定性の観点から、０．０５ｍｍ以上である。
【０１１７】
ラミネートロールの表層は、低Ｔｇ弾性体であると好ましい。これにより、ウェハの端部に対するレジストシートの密着性を良好にできるためである。
【０１１８】
また、ラミネート圧により容易にラミネートロールの変形を制御できる。このラミネートロールの変形量を制御することで、レジストシートのウェハ端部近傍における変形量を制御可能となり、ウェハの端部含め、レジスト層を転写できる。
【０１１９】
低Ｔｇ弾性体とは、ガラス転移温度Ｔｇが３０℃以下である弾性体であり、特に、Ｔｇが０℃以下であることで、ウェハのエッジに対する追従性が向上する。
【０１２０】
このような低Ｔｇ弾性体としては、例えば、シリコーンゴム、ニトリルゴム、フッ素ゴム、ポリイソプレン（天然ゴム）、ポリブタジエン、ポリ酢酸ビニル、ポリエチレン、ポリプロピレン、ナイロン６、ナイロン６６、ポリエチレンテレフタレート、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、ポリメタクリル酸メチル及びポリスチレンが挙げられる。
【０１２１】
レジストシートを、ウェハに貼り合わせた状態、又は、フィルム基材を剥離した状態で露光を行う。この露光は従来フォトリソグラフィ法にて使用されている方法の他にも、光学タルボ効果を利用し露光することもできる。露光したレジストを現像することで、ウェハに対して、レジストテクスチャを形成できる。なお、露光の後に、加熱、紫外線照射、又は、加熱と紫外線照射によるＰＥＢ（ＰｏｓｔＥｘｐｏｓｕｒｅＢａｋｅ）工程を加えると、後の、ウェハの加工性が向上するため好ましい。
【０１２２】
レジストシートの剥離方法は特に限定されないが、レジストシートの一端部から他端部へと徐々に剥離する方式が好ましい。特にラミネート方向と剥離方向とは逆方向が好ましい。
【０１２３】
（３）ウェハを加工する
パターニングされたレジストシートを有するウェハをエッチングし、ＬＥＤ基板とする。
【０１２４】
エッチングは、望まれるＬＥＤ基板のテクスチャ形状に応じ、ウェットエッチングとドライエッチングを適宜選択できる。特にドライエッチングを適用した場合、ＬＥＤ基板において、製造可能なテクスチャ形状が増加する。
【０１２５】
以下、ドライエッチングにてついて説明する。
テクスチャを有するレジストを備えたウェハを、レジスト付ウェハと称す。エッチング加工時に使用する載置部材上にレジスト付ウェハが載置された際の全体の熱抵抗値が６．７９×１０−３（ｍ２・Ｋ／Ｗ）以下であることが好ましい。熱抵抗値は、部材の厚さを、部材を構成する材料の熱伝導率λで除した値である。これにより、エッチング加工時に発生する熱によるレジストに対するエッチングダメージが低減され、エッチングにより所望のテクスチャを有するＬＥＤ基板を製造することができる。
【０１２６】
レジスト付ウェハは、載置部材の載置領域上に直接載置しても、伝熱シートのような他の部材を介して載置しても良い。いずれにしても、全体の熱抵抗値が６．７９×１０−３（ｍ２・Ｋ／Ｗ）以下であることが重要である。全体の熱抵抗値とは、載置領域における載置部材の熱抵抗値、レジスト付ウェハの熱抵抗値、及び載置領域における伝熱シートの熱抵抗値の和である。伝熱シートに代表される他の部材を使用しない場合は、伝熱シートの熱抵抗値を０にすればよい。
【０１２７】
熱抵抗値Ｒ（ｍ２・Ｋ／Ｗ）は、部材の厚さｄ（ｍ）／部材の熱伝導率λ（Ｗ／ｍ・Ｋ）で計算される値である。全体の熱抵抗値がＲ≦６．７９×１０−３（ｍ２・Ｋ／Ｗ）となるように、載置部材を構成する材料や厚さを調整する。全体の熱抵抗値Ｒを満たすことで、精度高くＬＥＤ基板のナノホールアレイを形成できる。全体の熱抵抗値は、Ｒ≦３．０４×１０−３（ｍ２・Ｋ／Ｗ）以下であることがより好ましく、Ｒ≦１．２１×１０−３（ｍ２・Ｋ／Ｗ）以下であることがさらに好ましい。なお、熱抵抗値については、レーザーフラッシュ法により簡便に測定できる。
【０１２８】
載置部材を構成する材料としては、例えば、シリコン（Ｓｉ）、石英（ＳｉＯ２）やアルミニウム（Ａｌ）、炭化シリコン（ＳｉＣ）、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ジルコニア酸化物（ＺｒＯ２）、イットリア酸化物（Ｙ２Ｏ３）や、これらのうちいずれか１種以上で被覆された無機部材を使用できる。
【０１２９】
ウェハをエッチングするという観点から、塩素系ガスやフロン系ガスを用いたエッチングを行うことができる。ウェハを反応性エッチングすることが容易なフロン系ガス（ＣｘＨｚＦｙ：ｘ＝１〜４、ｙ＝１〜８、ｚ＝０〜３の範囲の整数）のうち、少なくとも１種を含む混合ガスを使用する。フロン系ガスとしては、例えば、ＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ６、Ｃ４Ｆ８、ＣＨ２Ｆ２、ＣＨ３Ｆ等が挙げられる。さらに、ウェハのエッチングレートを向上させるため、フロン系ガスにＡｒガス、Ｏ２ガス、及びＸｅガスを、ガス流量全体の５０％以下混合したガスを使用する。フロン系ガスでは反応性エッチングすることが難しいウェハ（難エッチング基材）や堆積性の高い反応物が発生してしまうウェハをエッチングする場合は、反応性エッチングすることが可能な塩素系ガスのうち少なくとも１種を含む混合ガスを使用する。塩素系ガスとしては、例えば、Ｃｌ２、ＢＣｌ３、ＣＣｌ４、ＰＣｌ３、ＳｉＣｌ４、ＨＣｌ、ＣＣｌ２Ｆ２、ＣＣｌ３Ｆ等が挙げられる。さらに難エッチング基材のエッチングレートを向上させるため、塩素系ガスにＯ２ガス、Ａｒガス、又はＯ２ガスとＡｒガスとの混合ガスを添加してもよい。
【０１３０】
エッチング時の圧力は反応性エッチングに寄与するイオン入射エネルギーが大きくなり、ウェハ用のエッチングレートが向上するため、０．１Ｐａ〜２０Ｐａであることが好ましく、０．１Ｐａ〜１０Ｐａであることがより好ましい。
【０１３１】
上述のように、エッチングにより所望のナノホールアレイを有するＬＥＤ基板を製造し、その後、クリーニングを実施する。例えば、硫酸と過酸化水素水とを混合したＳＰＭ液により洗浄できる。
【０１３２】
（製造方法２）
（１）テクスチャシートの上にレジストを成膜する
予め、ＬＥＤ基板のナノホールに相当する部位が隆起したテクスチャを具備するシートを製造する。このシートは、光又は熱ナノインプリント法により製造できる。例えば、製造方法１のフィルム基材を連続的に繰り出し、フッ素含有感光性樹脂を塗布する。次に、離型処理を施した円筒状マスターモールドに対して連続的に押圧し、連続的に紫外線を照射することで、フィルム基材上に所定のテクスチャを具備するテクスチャシートを製造できる。テクスチャシートからテクスチャシートを複製してもよい。複製は、フッ素樹脂からフッ素樹脂への転写やニッケルに代表される電鋳を利用できる。
【０１３３】
レジストは、上記製造方法１に記載したものを使用できる。
【０１３４】
レジストは、テクスチャシートのテクスチャの深さ方向の充填率が８０％以上であれば、後述する転写が良好に実施される。なお、ドライ膜厚としては、１００ｎｍ〜５μｍの範囲で制御されると好ましい。製造方法１に記載した通り成膜できる。テクスチャシート／レジスト／カバーフィルムより構成される成形体を、レジストテクスチャシートと称す。
【０１３５】
例えば、フッ素がテクスチャの表面に偏析したテクスチャシートを繰り出して、３重量％〜８０重量％に希釈したレジストを、ダイコータ又はマイクログラビアにて塗布し、６０℃〜１４０℃の乾燥炉を通過させ、カバーフィルムを合わせて巻き取ることで、レジストテクスチャシートを製造できる。カバーフィルムは、製造方法１に記載したものを使用できる。
【０１３６】
テクスチャシートの膜厚は３０μｍ以上１５０μｍ以下が好ましい。この膜厚にすることで、ウェハに対する貼り合わせ精度が向上するためである。
【０１３７】
（２）ウェハにレジストを転写する
レジストテクスチャシートからカバーフィルムを剥離し、露出したレジスト面を、ウェハに貼り合わせる。続いて、テクスチャシートのみを剥離することで、レジストをウェハに転写できる。これにより、ＬＥＤ基板のナノホールアレイの間隔に応じたテクスチャを具備するレジストを、ウェハに転写できる。
【０１３８】
ウェハの汚染と処理については、製造方法１と同様である。ウェハをクリーニング後、ウェハを６０℃〜１６０℃に加温し、６０℃〜１４０℃に加温されたラミネートロールを使用して、レジストテクスチャシートのレジスト面をウェハに貼り合わせる。貼り合わせの方法及び機構については、製造方法１と同様である。
【０１３９】
レジストテクスチャシートを、ウェハに貼り合わせた状態、又は、テクスチャシートを剥離した状態で露光を行う。ここで、高圧水銀灯、メタルハライド光源、ＬＥＤ光源等により紫外線を照射することで、レジストは硬化する。レジストはテクスチャシートに対し成膜していたので、テクスチャシートのテクスチャが転写形成されることになる。即ち、製造方法１のように、露光によるパターニングをしなくとも、テクスチャを付与できる。ここで、更にフォトリソグラフィ法を適用することで、ウェハに転写するテクスチャを、マクロにパターニングできる。例えば、ハニカム状のマスクを利用することで、ハニカム状にテクスチャをパターニングできる。また、テクスチャを任意に間引くことも可能となる。
【０１４０】
露光の後に、加熱、紫外線照射、又は、加熱と紫外線照射によるＰＥＢ（ＰｏｓｔＥｘｐｏｓｕｒｅＢａｋｅ）工程を加えると、後の、ウェハの加工性が向上するため好ましい。
【０１４１】
レジストシートの剥離方法は特に限定されず、製造方法１と同様に実施できる。
【０１４２】
（３）ウェハを加工する
レジストをマスクとし、ウェハをエッチングし、ＬＥＤ基板とする。レジストのテクスチャの凹部底部とウェハとの距離を残膜と称す。この残膜を除去した後に、ウェハのエッチングが進行する。ウェハのエッチングと残膜の除去は同一条件で実施しても、異なる条件にて実施してもよい。例えば、残膜の除去を、酸素、又は、酸素とＡｒの混合ガスを使用したエッチングにて実施し、その後、製造方法１に記載したエッチングを実行できる。または、製造方法１に記載したエッチングにより、残膜除去とウェハのエッチングを同時に実施してもよい。
【０１４３】
上述のように、エッチングにより所望のテクスチャを有するＬＥＤ基板を製造し、その後、製造方法１と同様にクリーニングを実施する。
【０１４４】
（製造方法３）
（１）テクスチャシートの上に２層レジストを成膜する
予め、製造方法２と同様に、テクスチャシートを製造する。レジストは２種類使用する。第１レジストは、Ｓｉ、Ｔｉ、Ｚｒ及びＡｌからなる群のうち少なくとも１以上の金属種を有する無機レジストである。例えば、上記金属種を有する金属アルコキシドを使用できる。この場合、重縮合を実施し２〜２０量体にしてから使用することもできる。また、リン酸エステル又はジケントンによりキレート化したものを使用することもできる。その他にも、無機ナノ粒子をそのまま、又は、表面修飾して使用できる。
【０１４５】
第２レジストとしては、上記製造方法１に記載したレジストを使用できる。
【０１４６】
まず、第１レジストをテクスチャシートのテクスチャの凹部に流し込む。成膜方法は製造方法１に記載の方法を採用できる。充填率は、高さ率として、５％以上９０％以下が好ましい。このテクスチャシートを、１層レジストシートと称す。
【０１４７】
次に、１層レジストシートに対して第２レジストを製造方法１の方法で成膜する。第２レジストは、第１レジスト及びテクスチャを平坦化するように成膜される。なお、ドライ膜厚としては、１００ｎｍ〜５μｍの範囲で制御されると好ましい。製造方法１に記載した通り成膜できる。テクスチャシート／第１レジスト／第２レジスト／カバーフィルムより構成される成形体を、２層レジストテクスチャシートと称す。
【０１４８】
例えば、フッ素がテクスチャの表面に偏析したテクスチャシートを繰り出して、３重量％〜１５重量％に希釈した第１レジストを、ダイコータ又はマイクログラビアにて塗布し、１００℃〜１４０℃の乾燥炉を通過させ、カバーフィルムを合わせて巻き取り、１層レジストシートを製造する。次に、１層レジストシートを巻出し、５重量％〜５０重量％に希釈した第２レジストを、ダイコータ又はマイクログラビアにて塗布し、６０℃〜１４０℃の乾燥炉を通過させ、カバーフィルムを合わせて巻き取り、２層レジストシートを製造する。カバーフィルムは、製造方法１に記載したものを使用できる。
【０１４９】
テクスチャシートの膜厚は３０μｍ以上１５０μｍ以下が好ましい。この膜厚にすることで、ウェハに対する、貼り合わせ精度が向上するためである。
【０１５０】
（２）ウェハにレジストを転写する
２層レジストテクスチャシートからカバーフィルムを剥離し、露出した第２レジスト面を、ウェハに貼り合わせる。続いて、テクスチャシートのみを剥離することで、レジストをウェハに転写できる。これにより、表面に、ＬＥＤ基板のナノホールの間隔に応じた間隔を有するテクスチャを具備するレジストを、ウェハに転写できる。
【０１５１】
ウェハの汚染と処理については、製造方法１と同様である。ウェハをクリーニング後、ウェハを６０℃〜１６０℃に加温し、６０℃〜１４０℃に加温されたラミネートロールを使用して、２層レジストテクスチャシートの第２レジスト面をウェハに貼り合わせる。貼り合わせの方法及び機構については、製造方法１と同様であり、ウェハ端部まで転写できる。
【０１５２】
２層レジストテクスチャシートをウェハに貼り合わせた状態、又は、テクスチャシートを剥離した状態で露光を行う。ここで、高圧水銀灯、メタルハライド光源、ＬＥＤ光源等により紫外線を照射することで、少なくとも第２レジストは硬化する。第１及び第２レジストはテクスチャシートに対し成膜していたので、テクスチャシートのテクスチャが転写形成されることになる。即ち、製造方法１のように、パターニングした光露光によるパターニングをしなくとも、テクスチャを付与できる。ここで、更にフォトリソグラフィ法を適用することで、ウェハに転写するテクスチャを、マクロにパターニングできる。例えば、ハニカム状のマスクを利用することで、ハニカム状にテクスチャをパターニングでき、また、テクスチャを任意に間引くことも可能となる。
【０１５３】
露光の後に、加熱、紫外線照射、又は、加熱と紫外線照射によるＰＥＢ（ＰｏｓｔＥｘｐｏｓｕｒｅＢａｋｅ）工程を加えると、後の、ウェハの加工性が向上するため好ましい。
【０１５４】
テクスチャシートの剥離方法は特に限定されず、製造方法１と同様に実施できる。
【０１５５】
（３）ウェハを加工する
第１レジストをマスクとし第２レジストをエッチングし、エッチングされた第２レジストをマスクとしてウェハをエッチングし、ＬＥＤ基板とする。
【０１５６】
第１レジストをマスクとした第２レジストのエッチングは、例えば、酸素、又は、酸素とＡｒの混合ガスを使用したエッチングにて実施できる。続く、第２レジストをマスクにしたウェハのエッチングは、製造方法１に記載したエッチングとして実行できる。
【０１５７】
上述のように、エッチングにより所望のテクスチャを有するＬＥＤ基板を製造し、その後、製造方法１と同様にクリーニングを実施する。
【０１５８】
＜ＬＥＤの製造方法＞
上述のように製造されたＬＥＤ基板を使用して、ＬＥＤを製造することができる。製造されたＬＥＤ基板のナノホールアレイにより、主に光取り出し効率ＬＥＥが改善される。そして、ナノホールアレイを有するＬＥＤ基板に対しＣＶＤ成膜することで、上述した原理から、ＣＶＤ工程におけるプロセスウィンドウが狭まることを抑制し、内部量子効率ＩＱＥの高い成膜を、再現性高く実現することが可能となる。
【０１５９】
＜ＬＥＤ＞
図２０は、本実施の形態に係るＬＥＤ基板を適用したＬＥＤを示す断面模式図である。図２０に示すように、ＬＥＤ２００においては、ＬＥＤ基板１００の上に下地層２０１、ｎ型半導体層２０２、発光層２０３及びｐ型半導体層２０４が順次積層されている。ｎ型半導体層２０２、発光層２０３及びｐ型半導体層２０４を半導体層２０５と呼ぶ。なお、ＬＥＤ基板１００の、下地層２０１が積層される主面には、上述のようにテクスチャが形成されているが、図２０には示していない。
【０１６０】
また、上記説明してきた半導体層の成膜とは、主に、下地層２０１の成膜を指す。本実施の形態に係るＬＥＤ基板１００を使用することで、下地層２０１の安定な核、及び下地層２０１の熱拡散によるばらつきの吸収をより実現しやすくなる。即ち、下地層２０１を成膜するＣＶＤ工程に対するプロセスウィンドウがより拡張すると言える。このため、下地層２０１を安定して成膜できるので、下地層２０１以降の、ｎ型半導体層２０２、発光層２０３及びｐ型半導体層２０４を、容易に成膜できる。即ち、半導体層２０５を成膜するＣＶＤ工程全体をみても、プロセスウィンドウが拡張すると言える。
【０１６１】
下地層２０１は、窒化物半導体層を含むと好ましい。窒化物半導体層を含むことで、半導体発光素子としての発光特性を向上することができる。また、下地層２０１は、ノンドープの層又は半導体層２０５の不純物濃度よりも低い層であることが好ましい。
【０１６２】
図２０に示すように、ｐ型半導体層２０４上には透明導電層２０６が形成されている。透明導電層２０６の表面２０６ａにはアノード電極２０７が形成されている。また、ｎ型半導体層２０２の表面の一部が露出され、その表面にカソード電極２０８が設けられている。
【０１６３】
下地層２０１、透明導電層２０６、アノード電極２０７及びカソード電極２０８の材料は、公知のものを使用することができ、特に限定されない。
【０１６４】
半導体層２０５を構成する半導体層としては、ＩＩＩ―Ｖ族系半導体やＩＩ―ＶＩ族系半導体が考えられる。ＩＩＩ―Ｖ族系半導体として窒化物半導体、特にＧａＮ系半導体が挙げられる。窒化物半導体としては、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）として一般式で表記できる。更に、Ｂ、Ｐ、Ａｓとの混晶としてもよい。
【０１６５】
また、ｎ型の窒化物半導体層及びｐ型の窒化物半導体層は、単層又は多層を特に限定しない。また、ｎ型不純物又はｐ型不純物を適宜含有させることができる。ｎ型不純物としては、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ等のＩＶ族又はＶＩ族元素を用いることができる。特に、Ｓｉ、Ｇｅ、Ｓｎが好ましく、Ｓｉが最も好ましい。ｐ型不純物としては、特に限定されないが、Ｂｅ、Ｚｎ、Ｍｎ、Ｃｒ、Ｍｇ、Ｃａなどが挙げられる。特に、Ｍｇが好ましい。これにより、異なる２つの導電型の窒化物半導体層を形成できる。
【０１６６】
窒化物半導体層は活性層を有していてもよい。活性層は、単一（ＳＱＷ）又は多重量子井戸構造（ＭＱＷ）とすることが好ましい。
【実施例】
【０１６７】
以下、本発明の効果を明確にするために実施した実施例により本発明を詳細に説明する。なお、本発明は、以下の実施例によって何ら限定されるものではない。
【０１６８】
ＬＥＤ基板を作製し、当該ＬＥＤ基板にＣＶＤ成膜を行い、再現性を確認した。さらに、ＬＥＤを製造し、発光効率を比較した。
【０１６９】
まず、ＬＥＤ基板を作製した。ＬＥＤ基板のテクスチャは、２層レジストテクスチャシートを使用して作成した。２層レジストテクスチャシートについては後述する。４インチの片面鏡面のＣ面サファイア基板を準備し、洗浄した。
【０１７０】
続いて、サファイア基板を１２０℃のヒートテーブル上に配置した。次に、２層レジストテクスチャシートを、１２０℃に加温したラミネートロールを使用して、サファイア基板に貼り合わせた。貼り合わせは、０．５ＭＰａの圧力で、線速５０ｍｍ／秒にて行った。
【０１７１】
２層レジストテクスチャシートが貼り合わせられたサファイア基板に対して、サファイア基板越しに紫外線を照射した。紫外線は、波長３６５ｎｍのＵＶ−ＬＥＤ光源より照射されたもので、積算光量が１５００ｍＪ／ｃｍ２になるように設定した。
【０１７２】
次に、１２０℃に加熱した２枚の並行平板で、２層レジストテクスチャシートとサファイア基板を挟み込んだ。挟み込みの圧力は０．３ＭＰａとし、時間は１０秒とした。
【０１７３】
続いて、空冷にて室温まで冷却し、２層レジストテクスチャシートを、サファイア基板より、５０ｍｍ／秒の速度で剥離した。
【０１７４】
以上の操作により、サファイア基板の主面上に、２層レジスト層を転写した。レジスト層の表面にはテクスチャが設けられている。このテクスチャの形状及び配列、２層レジストの層構成、そして以下に記載のドライエッチング条件によりＬＥＤ基板のテクスチャを制御した。
【０１７５】
２層レジストテクスチャシートは、貼合操作及び剥離操作で、ウェハ上に加工マスクを転写できる成形体である。構成としては、テクスチャシート、第１レジスト、及び第２レジストである。テクスチャシートは、表面にテクスチャを有し、当該テクスチャの凹部の内部に、第１レジストが充填される。そして、テクスチャシートのテクスチャと第１レジストとを平坦化するように第２レジストが配置される。
【０１７６】
まず、テクスチャシートを、ロール・ツー・ロールの光ナノインプリント法を適用して、製造した。幅は５００ｍｍ、長さは１８０ｍである。層構成としては、厚み５０μｍのＰＥＴフィルムの易接着面上に厚み１．１μｍの転写層がある構成であり、転写層の表面に光ナノインプリント法にて転写されたテクスチャがある。また、テクスチャシートのテクスチャ面に対する水滴の接触角は１４０°〜１５３°の間であった。
【０１７７】
次に、テクスチャシートのテクスチャに対して、第１レジストを、ダイコート法にて成膜した。第１レジストは、アクリロイル基を有する修飾材にて修飾されたジルコニウム粒子と光重合開始剤である。第１レジストを、１，１，２，２，３，３，４−ヘプタフルオロシクロペンタン、ハイドロフルオロエーテル（Ｃ４Ｆ９ＯＣＨ３）、アニソール及びプロピレングリコールモノメチルエーテルからなる混合溶剤に溶かし、塗布液とした。ダイコート法にて塗布する際に、ダイリップの上流側を減圧した。塗布の速度は５ｍ／分とし、吐出量を制御することで、第１レジストの充填量を制御した。塗布後、１２０℃のエアを吹き付け乾燥させ、その後、第１レジストが充填されたテクスチャシートを巻き取り回収した。
【０１７８】
次に、第１レジストが充填されたテクスチャシートに対して、第２レジストを成膜した。成膜方法は、第１レジストの場合と同様に行った。第２レジストは、アクリロイル基を側鎖に具備するノボラック樹脂であり、表面張力が２５．０ｍＮ／ｍ以下の溶剤にて希釈し、塗液とした。乾燥は、１０５℃にて行った。乾燥後、ヘーズ（濁度）が１０％以下のＰＥ／ＥＶＡ保護フィルムを貼り合わせ、巻き取り、２層レジストテクスチャシートを回収した。２層レジストテクスチャシートにおいて、第２レジストが、テクスチャシートのテクスチャ及び第１レジストを平坦化するように成膜できていることを、ＳＥＭを利用して確認した。
【０１７９】
製造した２層レジストテクスチャシートを使用して、既に説明したように、サファイア基板の主面上に、第１レジスト及び第２レジストからなる２層レジスト層を転写した。
【０１８０】
次に、レジスト層を加工するエッチングと、サファイア基板を加工するエッチングを同一チャンバ内で連続して行った。レジスト層のエッチングには、酸素ガスを使用した。ここでは、第１レジストが第２レジストのエッチングマスクとして機能し、第２レジストをサファイア基板の主面が部分的に露出するまでエッチングした。エッチング条件は、処理ガス圧１Ｐａ、処理電力３００Ｗの条件とした。続いて、ＢＣｌ３ガスとＣｌ２ガスとの混合ガスを使用した反応性イオンエッチングを行い、サファイア基板をエッチングした。ここでは、第２レジストをエッチングマスクとして、サファイア基板をエッチングした。処理条件としては、ＩＣＰ：１５０Ｗ、ＢＩＡＳ：５０Ｗ、圧力０．２Ｐａとした。
【０１８１】
エッチング加工したサファイア基板を取り出し、硫酸及び過酸化水素水を２：１の重量比にて混合した溶液にて洗浄した。このとき、処理液の温度は、１００℃以上に制御した。
【０１８２】
以上操作を経て、ＬＥＤ基板を製造した。なお、ＬＥＤ基板のテクスチャは、レジストシートのテクスチャ、第１レジストの充填量、第２レジストの膜厚により適宜調整した。
【０１８３】
製造したＬＥＤ基板に対して、ＣＶＤ工程を適用し、ＬＥＤを製造した。まず、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の低温成長バッファ層を１００Åの膜厚で成膜した。次に、アンドープのＧａＮを成膜し、ＳｉドープのＧａＮを成膜した。続いて、歪吸収層を設けた。その後、活性層として、多重量子井戸の活性層を成膜した。活性層は、井戸層とアンドープのＩｎＧａＮ及びＳｉドープのＧａＮより構成される障壁層とから構成した。また、それぞれの膜厚を２５Å及び１３０Åとし、井戸層が６層、障壁層が７層となるように交互に積層した。活性層上に、エレクトロブロッキング層を含むようにＭｇドープのＡｌＧａＮ、アンドープのＧａＮ、ＭｇドープのＧａＮを積層した。続いて、ＩＴＯを成膜し、エッチング加工した後に電極パッドを取り付けた。
【０１８４】
ＬＥＤの効率は、プローバを用いてｐ電極パッドとｎ電極パッドの間に２０ｍＡの電流を流した際の発光出力にて評価した。
【０１８５】
光取り出し効率ＬＥＥと内部量子効率ＩＱＥとは、ＬＥＤの実測による発光効率を入力値として、ＡＢＣモデル（Ｃ．ｖａｎ  Ｏｐｄｏｒｐ  ａｎｄ  Ｇ．Ｗ．’ｔ  Ｈｏｏｆｔ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５２，ｐ．３８２７，１９８１．Ｌ．Ａ．Ｃｏｌｄｒｅｎ  ａｎｄ  Ｓ．Ｗ．Ｃｏｒｚｉｎｅ，Ｄｉｏｄｅ  Ｌａｓｅｒｓ  ａｎｄ  Ｐｈｏｔｏｎｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ，Ｃｈ．２．２，ｐ．３１，Ｗｉｌｅｙ，Ｎｅｗ  Ｙｏｒｋ，ＮＹ，ＵＳＡ，１９９５．）により理論的に導出した。
【０１８６】
表１及び表２に、実施例１〜実施例８及び比較例１〜比較例５を示した。
【０１８７】
【表１】
2017073508.tif 000003
【０１８８】
表１中、備考１は、以下の通りである。六方格子の格子点位置であり、格子点の間隔は、サイン波に乗じて変動している。六方格子がより大きな正六方格子状の変調を有している。変動周期：６０００ｎｍ、最大ピッチ：５５０ｎｍ、最小ピッチ：４５０ｎｍである。
【０１８９】
表１中は、備考２は、以下の通りである。六方格子状に１７３２ｎｍの間隔で格子点を間引いた、正六方格子の格子点位置である。
【０１９０】
表１中、備考３は、以下の通りである。底部径２６００ｎｍの突起が、六方格子の格子点位置に配置している。間隔は３０００ｎｍである。
【０１９１】
表１中、備考４は、以下の通りである。底部径４０５ｎｍの突起が、六方格子の格子点位置に配置している。間隔は５００ｎｍである。
【０１９２】
【表２】
2017073508.tif 000004
【０１９３】
表１には、ＬＥＤ基板が具備するテクスチャの情報を示した。テクスチャの情報は、テクスチャのパタンの種類、ナノホールの間隔及びアスペクト比、ナノホールアレイの配列の仕方、及び、連続面の頂面の算術平均粗さＲａに係る情報である。これらは、ＳＥＭを用いて得た情報である。なお、算術平均粗さＲａは、ＡＦＭを使用して測定した。
【０１９４】
表１中のテクスチャのパタンの種類において、ＮＨＡはナノホールアレイを、ＭＤＡはマイクロドットアレイを、ＭＨＡはマイクロホールアレイを、ＮＤＡはナノドットアレイを、それぞれ示す。
【０１９５】
表２は、実施例及び比較例の評価結果を示す。評価結果の１つ目は、ＬＥＤ特性であり、内部量子効率ＩＱＥ、光取り出し効率ＬＥＥ及び発光効率ＥＱＥを示し、市販のＰＳＳである比較例１との対比の値（％）も示した。
【０１９６】
評価結果の２つ目は、ＣＶＤ再現性である。これは、ＥＬマッピングを横軸中心波長に、縦軸を発光強度としてプロットし、ウェハ間ごとの中心波長４４０〜４５０ｎｍ内のプロット数のばらつきにより、評価した。表２中、適合度とは、ＥＬマップ適合度を示し、市販のＰＳＳである比較例１との対比の値（％）も示した。
【０１９７】
表２には、総合評価を、市販のＰＳＳである比較例１との対比の値（％）として示した。総合評価とは、比較例１との対比の発光効率×比較例１との対比のＣＶＤ再現性にて与えられる。
【０１９８】
実施例１では、円状の開口部を有するナノホールが、正六方格子の格子点位置に配置されていた。ナノホールは間隔５００ｎｍで配列し、そのアスペクト比は０．５であった。ナノホールの開口形状は円形であるが、その真円度（内接円径／外接円径）は０．９６であった。ナノホールの断面形状は、ドーム状であった。
【０１９９】
実施例２では、円状の開口部を有するナノホールが、正六方格子の格子点位置に配置されていた。ナノホールは間隔５００ｎｍで配列し、そのアスペクト比は０．８であった。ナノホールの開口形状は円形であるが、その真円度（内接円径／外接円径）は０．９４であった。ナノホールの断面形状は、砲弾状であった。
【０２００】
実施例３では、円状の開口部を有するナノホールが、正六方格子の格子点位置に配置されていた。ナノホールは間隔５００ｎｍで配列し、そのアスペクト比は１．３であった。ナノホールの開口形状は円形であるが、その真円度（内接円径／外接円径）は０．９８であった。ナノホールの断面形状は、コーン状であった。
【０２０１】
実施例４では、円状の開口部を有するナノホールが、正四方格子の格子点位置に配置されていた。ナノホールは間隔５００ｎｍで配列し、そのアスペクト比は１．３であった。ナノホールの開口形状は円形であるが、その真円度（内接円径／外接円径）は０．９７であった。ナノホールの断面形状は、コーン状であった。
【０２０２】
実施例５では、円状の開口部を有するナノホールが、格子点間距離が周期的に変化する六方格子の格子点位置に配置されていた。格子点間距離は、六方格子の最短格子点間距離の方向である３軸に対して、いずれも周期６０００ｎｍで変調していた。変調は、最大間隔が５５０ｎｍ、最小間隔が４５０ｎｍ、平均間隔が５００ｎｍであり、周期６０００ｎｍを一単位とした変調であった。即ち、平均格子間距離が５００ｎｍの六方格子が、６０００ｎｍの大きな周期にて六方配列状に変調されていた。ナノホールのアスペクト比は１．３であった。ナノホールアレイの開口形状は円形であるが、その真円度（内接円径／外接円径）は０．９４であった。ナノホールの断面形状は、コーン状であった。
【０２０３】
実施例６では、円状の開口部を有するナノホールが、規則的に間引かれた正六方格子の格子点位置に配置されていた。格子間距離が５００ｎｍの正六方格子があって、当該正六方格子から、規則的に格子点を省き、残った格子点位置にナノホールが配置されていた。省き方の規則性は、正六方格子の格子点位置であり、当該格子の格子間距離は、１７３２ｎｍであった。また、元の正六方格子の方向と、省く規則性の正六方格子の方向と、は異なっていた。換言すれば、格子間距離が１７３２ｎｍの正六方格子の格子点位置に、連続面１０４の大きな交点が配置されていた。ナノホールのアスペクト比は１．３であった。ナノホールアレイの開口形状は円形であるが、その真円度（内接円径／外接円径）は０．９８であった。ナノホールの断面形状は、コーン状であった。
【０２０４】
実施例７では、円状の開口部を有するナノホールが、正六方格子の格子点位置に配置されていた。ナノホールは間隔９００ｎｍで配列し、そのアスペクト比０．７であった。ナノホールの開口形状は円形であるが、その真円度（内接円径／外接円径）は０．９１であった。ナノホールの断面形状は、ドーム状であった。
【０２０５】
実施例８では、円状の開口部を有するナノホールが、正六方格子の格子点位置に配置されていた。ナノホールは間隔９００ｎｍで配列し、そのアスペクト比は１．１であった。ナノホールの開口形状は円形であるが、その真円度（内接円径／外接円径）は０．９９であった。ナノホールの断面形状は、砲弾状であった。
【０２０６】
比較例１は、一般的なＰＳＳである。テクスチャのパタンがマイクロドットアレイであった。底部の径が２６００ｎｍであって、頂部に平坦面のない突起が、ＬＥＤ基板の面外に延出していた。当該突起の配列は、正六方配列であり、その間隔は３０００ｎｍであった。また、突起の底部は円形形状であった。突起のアスペクト比は、突起の高さ／突起の底部の径で与えられ、０．８であった。
【０２０７】
比較例２では、円状の開口部を有するマイクロホールが、正六方格子の格子点位置に配置されていた。マイクロホールは、１５００ｎｍの開口径を有し、そのアスペクト比は０．８であった。マイクロホールの開口形状は円形であるが、その真円度（内接円径／外接円径）は０．９８であった。マイクロホールの間隔は３０００ｎｍであった。
【０２０８】
比較例３は、ナノＰＳＳである。テクスチャのパタンがナノドットアレイであった。底部の径が４０５ｎｍであって、頂部に平坦面のない突起が、ＬＥＤ基板の面外に延出していた。当該突起の配列は、正六方配列であり、その間隔は５００ｎｍであった。また、突起の底部は円形形状であった。突起のアスペクト比は、突起の高さ／突起の底部の径で与えられ、０．８であった。
【０２０９】
比較例４では、円状の開口部を有するナノホールが、正六方格子の格子点位置に配置されていた。ナノホールのアスペクト比は０．１であった。ナノホールの開口形状は円形であるが、その真円度（内接円径／外接円径）は０．８８であった。ナノホールの間隔は５００ｎｍであった。
【０２１０】
比較例５では、円状の開口部を有するナノホールが、正六方格子の格子点位置に配置されていた。ナノホールのアスペクト比は０．２であった。ナノホールの開口形状は円形であるが、その真円度（内接円径／外接円径）は０．８８であった。ナノホールの間隔は９００ｎｍであった。
【０２１１】
次に、高い発光効率を有するＬＥＤを、ＣＶＤ再現性が高くなるように作るための、より好適な方法について探索した。連続面を起点とした半導体層の成長を促進し、当該半導体の結晶品位を向上させることで、内部量子効率ＩＱＥをより改善し、同時に、ＣＶＤ再現性もより一層高まると考えられる。
【０２１２】
そこで、連続面の頂面の算術平均粗さＲａをパラメータにし、検討を実施した。ＬＥＤの製造方法及び評価方法は上記実施例１〜８にて説明した通りである。変更点は、連続面の頂面に対するＲａである。より具体的には、実施例７にて使用したＬＥＤ基板に関し、算術平均粗さＲａのみを変更した。
【０２１３】
連続面の頂面の算術平均粗さＲａは、サファイア基板の研磨方法にて制御した。
【０２１４】
また、算術平均粗さＲａが０．８ｎｍを超えるサンプルついては、下記のようなサファイア基板を使用し、テクスチャを形成した。まず、サファイア基板に上記第２レジストを５０ｎｍの膜厚でスピンコートした。次に、上記第１レジストを１０ｎｍの膜厚でスピンコートし、１２０℃で減圧乾燥した。この過程で、第１レジストが粒化する。次に、処理ガス圧１Ｐａ、処理電力３００Ｗの条件で、酸素ガスを使用しエッチングした。続けて、ＩＣＰ：１５０Ｗ、ＢＩＡＳ：５０Ｗ、圧力０．２Ｐａの条件で、ＢＣｌ３ガスとＣｌ２ガスとの混合ガスを使用した反応性イオンエッチング（ＲＩＥ）を行った。ＲＩＥの処理時間を制御することで、サファイア基板の算術平均粗さＲａを制御した。このサファイア基板を使用して、上記実施例１〜８に記載した方法で、ＬＥＤ基板を製造した。この結果を表３に示した。
【０２１５】
【表３】
2017073508.tif 000005
【０２１６】
表３には、ＬＥＤ基板の情報として、連続面の頂面の算術平均粗さＲａを示した。評価結果は、表２と同じ情報を示した。ただし、対比については実施例１０（実施例７に同じ）を基準とした。
【０２１７】
表３より、算術平均粗さＲａが小さいほど、特に、０．８３ｎｍと１．２９ｎｍとの間を境に、内部量子効率ＩＱＥとＣＶＤ再現性の双方に、顕著な改善が見受けられた。即ち、連続面の頂面の算術平均粗さＲａは、１ｎｍ以下が好適と言える。
【０２１８】
このような差がでる理由は、以下のように推察される。まず、連続面を起点に半導体層を成膜することが重要である。すなわち、連続面における半導体の品位が低下する場合、連続面を起点とした成長を実現しても、半導体層の成膜品位が低下すると言える。より具体的には、連続面と半導体との格子定数差が大きいと、連続面を起点に成長した半導体に対し、多くの転位が生成すると言える。よって、内部量子効率ＩＱＥが低下する。一方で、連続面の頂面が荒れていると、連続面における半導体層の熱拡散が乱れ、成長の幾何学対称性が崩れる。よって、ＣＶＤ再現性が低くなると言える。これらの境がＲａ＝１ｎｍ程度にあると考えられた。
【０２１９】
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、図面に図示されている大きさや形状等については、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。
【産業上の利用可能性】
【０２２０】
本発明は、例えば、ＬＥＤに用いられるＬＥＤ基板に好適に適用することが可能である。
【符号の説明】
【０２２１】
１００  ＬＥＤ基板
１０１  基板本体
１０２  ナノホールアレイ
１０３  ナノホール
１０４  連続面
２００  ＬＥＤ
【図１】
2017073508.tif 000006
【図２】
2017073508.tif 000007
【図３】
2017073508.tif 000008
【図４】
2017073508.tif 000009
【図５】
2017073508.tif 000010
【図６】
2017073508.tif 000011
【図７】
2017073508.tif 000012
【図８】
2017073508.tif 000013
【図９】
2017073508.tif 000014
【図１０】
2017073508.tif 000015
【図１１】
2017073508.tif 000016
【図１２】
2017073508.tif 000017
【図１３】
2017073508.tif 000018
【図１４】
2017073508.tif 000019
【図１５】
2017073508.tif 000020
【図１６】
2017073508.tif 000021
【図１７】
2017073508.tif 000022
【図１８】
2017073508.tif 000023
【図１９】
2017073508.tif 000024
【図２０】
2017073508.tif 000025