(57)【要約】【課題】半導体チップにマイクロバンプを形成する必要がない半導体装置の製造方法を提供する。【解決手段】半導体装置（１）の製造方法であって、支持体となる基板（１１）の第１面（１１ａ）に所定の間隔で複数の半導体チップ（１３）を配列する半導体チップ配列工程と、基板の第１面とは反対側の第２面（１１ｂ）を研削して基板を所定の厚さまで薄化する基板薄化工程と、薄化された基板の所定の位置に、第２面側から半導体チップに到達する貫通孔（１１ｃ）を形成した後、貫通孔に金属を埋設して貫通電極（２３）を形成する貫通電極形成工程と、基板の第２面側に配線層（２５）を形成する配線層形成工程と、を含む。【選択図】図１
2017073472.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
支持体となる基板の第１面に所定の間隔で複数の半導体チップを配列する半導体チップ配列工程と、
該基板の該第１面とは反対側の第２面を研削して該基板を所定の厚さまで薄化する基板薄化工程と、
薄化された該基板の所定の位置に、該第２面側から該半導体チップに到達する貫通孔を形成した後、該貫通孔に金属を埋設して貫通電極を形成する貫通電極形成工程と、
該基板の該第２面側に配線層を形成する配線層形成工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項２】
該貫通電極形成工程では、該半導体チップに形成されている接続端子に接する貫通電極を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、支持体となる基板に複数の半導体チップが接続された半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の更なる小型化、高集積化を実現するために、半導体チップを厚さ方向に重ねて貫通電極（ＴＳＶ：Through Silicon Via）で接続する３次元実装技術が実用化されている。しかしながら、この３次元実装技術では、複数の半導体チップを厚さ方向に重ねるので放熱性が低下し易く、サイズの異なる半導体チップを使用することもできない。さらに、半導体チップを貫通する貫通電極の形成に伴い、製造コストが高くなり易いという問題もあった。
【０００３】
近年では、インターポーザとして機能する基板に複数の半導体チップを実装する実装技術も提案されている（例えば、特許文献１参照）。この実装技術は、２．５次元実装技術等とも呼ばれ、例えば、メモリ機能を持つ半導体チップと、演算機能を持つ半導体チップとが重ならないように基板に接続される。２．５次元実装技術では、少なくとも一部の半導体チップを厚さ方向に重ねないので、上述した３次元実装技術の諸問題を解消し易くなる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００３−５０３８５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の２．５次元実装技術では、基板に設けられている電極等と半導体チップとを接続するために、マイクロバンプと呼ばれる凸状の端子を半導体チップに形成しなくてはならない。そのため、特に、製造コストの面で改善が求められていた。本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、半導体チップにマイクロバンプを形成する必要がない半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明によれば、半導体装置の製造方法であって、支持体となる基板の第１面に所定の間隔で複数の半導体チップを配列する半導体チップ配列工程と、該基板の該第１面とは反対側の第２面を研削して該基板を所定の厚さまで薄化する基板薄化工程と、薄化された該基板の所定の位置に、該第２面側から該半導体チップに到達する貫通孔を形成した後、該貫通孔に金属を埋設して貫通電極を形成する貫通電極形成工程と、該基板の該第２面側に配線層を形成する配線層形成工程と、を備えることを特徴とする半導体装置の製造方法が提供される。
【０００７】
また、本発明において、該貫通電極形成工程では、該半導体チップに形成されている接続端子に接する貫通電極を形成することが好ましい。
【発明の効果】
【０００８】
本発明に係る半導体装置の製造方法では、従来のようにあらかじめ基板に貫通電極を形成しておくのではなく、基板に半導体チップを配列してから貫通電極を形成するので、マイクロバンプ等の凸状の端子を設けなくとも半導体チップに貫通電極を接続できる。つまり、本発明に係る半導体装置の製造方法によれば、半導体チップにマイクロバンプを形成する必要がないので、製造コストを低く抑えることができる。
【図面の簡単な説明】
【０００９】
【図１】図１（Ａ）は、基板に複数の半導体チップが配列される様子を模式的に示す斜視図であり、図１（Ｂ）は、複数の半導体チップが配列された基板を模式的に示す断面図である。
【図２】図２（Ａ）は、基板の第１面側に封止材が塗布される様子を模式的に示す一部断面側面図であり、図２（Ｂ）は、第１面側を封止層で封止した基板を模式的に示す断面図である。
【図３】図３（Ａ）は、基板の第２面が研削される様子を模式的に示す一部断面側面図であり、図３（Ｂ）は、薄化後の基板を模式的に示す断面図である。
【図４】図４（Ａ）は、基板の所定の位置に貫通孔が形成される様子を模式的に示す断面図であり、図４（Ｂ）は、貫通電極が形成された基板を模式的に示す断面図である。
【図５】配線層が形成された基板を模式的に示す断面図である。
【発明を実施するための形態】
【００１０】
添付図面を参照して、本発明の実施形態について説明する。本実施形態に係る半導体装置の製造方法は、半導体チップ配列工程（図１（Ａ）及び図１（Ｂ）参照）、封止工程（図２（Ａ）及び図２（Ｂ）参照）、基板薄化工程（図３（Ａ）及び図３（Ｂ）参照）、貫通電極形成工程（図４（Ａ）及び図４（Ｂ）参照）、及び配線層形成工程（図５参照）を含む。
【００１１】
半導体チップ配列工程では、支持体となる基板の第１面に所定の間隔で複数の半導体チップを配列する。封止工程では、複数の半導体チップが配列された基板の第１面側を封止する。基板薄化工程では、基板の第１面とは反対側の第２面を研削して基板を所定の厚さに薄化する。
【００１２】
貫通電極形成工程では、第２面側から半導体チップに到達する貫通孔を基板の所定の位置に形成し、この貫通孔に金属を埋設して貫通電極を形成する。配線層形成工程では、貫通電極に接続される配線を含む配線層を基板の第２面側に形成する。以下、本実施形態に係る半導体装置の製造方法について詳述する。
【００１３】
本実施形態に係る半導体装置の製造方法では、まず、支持体となる基板に複数の半導体チップを配列する半導体チップ配列工程を実施する。図１（Ａ）は、基板１１に複数の半導体チップ１３が配列される様子を模式的に示す斜視図であり、図１（Ｂ）は、複数の半導体チップ１３が配列された基板１１を模式的に示す断面図である。
【００１４】
図１（Ａ）に示すように、本実施形態で用いられる基板１１は、シリコン等の材料で円盤状に形成されており、概ね平坦な第１面１１ａ及び第２面１１ｂを備えている。この基板１１は、後に貫通電極や配線層等が形成されることで、複数の半導体チップ１３と配線基板（不図示）等とを接続するインターポーザとなる。なお、基板１１の材質、形状等に制限はなく、例えば、セラミック（ガラス等を含む）、樹脂等の材料でなる基板を用いることもできる。
【００１５】
複数の半導体チップ１３は、それぞれ、メモリ機能や演算機能等を備えており、その第１面１３ａ側には、外部接続用の接続端子（不図示）が設けられている。本実施形態では、この半導体チップ１３の第１面１３ａが基板１１の第１面１１ａに対面するように、複数の半導体チップ１３を基板１１に配列する。
【００１６】
基板１１に対する半導体チップ１３の配列は、任意のチップ配列装置（不図示）を用いて遂行される。例えば、基板１１の第１面１１ａ側には、半導体チップ１３の位置を規定する複数のマークが所定の間隔で形成されている。チップ配列装置は、この複数のマークに基づいて複数の半導体チップ１３を所定の間隔で配列する。
【００１７】
基板１１への半導体チップ１３の固定には、例えば、後の工程に耐え得る耐熱性を持つ熱硬化型の接着剤（不図示）が用いられる。この接着剤は、例えば、半硬化されたフィルム状に整形されており、基板１１の第１面１１ａ側又は半導体チップ１３の第１面１３ａに設けられる。ただし、液状の接着剤等を用いても良い。
【００１８】
図１（Ａ）及び図１（Ｂ）に示すように、全ての半導体チップ１３を基板１１の第１面１１ａに所定の間隔で配列して接着剤を硬化させると、半導体チップ配列工程は終了する。上述のように、基板１１の第１面１１ａには半導体チップ１３の第１面１３ａが対面しているので、半導体チップ１３の第２面１３ｂが外部に露出する。
【００１９】
半導体チップ配列工程の後には、複数の半導体チップ１３が配列された基板１１の第１面１１ａ側を封止する封止工程を実施する。図２（Ａ）は、基板１１の第１面１１ａ側に封止材１５が塗布される様子を模式的に示す一部断面側面図であり、図２（Ｂ）は、第１面１１ａ側を封止層１７で封止した基板１１を模式的に示す断面図である。
【００２０】
封止工程では、まず、基板１１の第１面１１ａに液状の封止材１５を塗布する。封止材１５の塗布は、例えば、図２（Ａ）に示すスピン塗布装置２で遂行される。スピン塗布装置２は、基板１１の第２面１１ｂ側を保持するためのチャックテーブル４を備えている。チャックテーブル４は、モータ等の回転駆動源（不図示）に連結されており、鉛直方向に概ね平行な回転軸の周りに回転する。
【００２１】
チャックテーブル４の上面は、基板１１の第２面１１ｂ側を吸引、保持する保持面４ａとなっている。この保持面４ａは、チャックテーブル４の内部に形成された吸引路（不図示）等を通じて吸引源（不図示）に接続されている。吸引源の負圧を保持面４ａに作用させることで、基板１１をチャックテーブル４で保持できる。チャックテーブル４の上方には、後の工程に耐え得る耐熱性を持つ樹脂等でなる液状の封止材１５を滴下するためのノズル６が配置されている。
【００２２】
封止材１５を塗布する際には、まず、基板１１の第２面１１ｂ側をチャックテーブル４の保持面４ａに接触させて、吸引源の負圧を作用させる。これにより、基板１１は、複数の半導体チップ１３が配列された第１面１１ａ側が上方に露出した状態でチャックテーブル４に保持される。なお、基板１１の第２面１１ｂには、保護テープ等を貼り付けておいても良い。
【００２３】
次に、チャックテーブル４を回転させて、ノズル６から液状の封止材１５を滴下する。本実施形態では、エポキシ系の樹脂でなる封止材１５を用いるが、封止材１５の材質等に制限はない。これにより、複数の半導体チップ１３が配列された基板１１の第１面１１ａ側に封止材１５を塗布できる。なお、封止材１５は、半導体チップ１３の第２面１３ｂを覆う程度に厚く塗布することが望ましい。
【００２４】
封止材１５を塗布した後には、乾燥、加熱等の処理を施して、封止材１５を硬化させる。これにより、複数の半導体チップ１３と共に基板１１の第１面１１ａ側を封止した封止層１７が完成する。なお、封止層１７を形成した後には、研削、切削等の方法で封止層１７の表面１７ａ側を平坦化することが望ましい。封止層１７の表面１７ａが平坦であれば、後の基板薄化工程で基板１１の第２面１１ｂを平坦に加工し易くなる。
【００２５】
封止工程の後には、基板１１の第２面１１ｂを研削して基板１１を所定の厚さまで薄化する基板薄化工程を実施する。図３（Ａ）は、基板１１の第２面１１ｂが研削される様子を模式的に示す一部断面側面図であり、図３（Ｂ）は、薄化後の基板１１を模式的に示す断面図である。
【００２６】
基板薄化工程は、例えば、図３（Ａ）に示す研削装置１２で遂行される。研削装置１２は、基板１１に形成された封止層１７の表面１７ａ側を保持するためのチャックテーブル１４を備えている。チャックテーブル１４は、モータ等の回転駆動源（不図示）に連結されており、鉛直方向に概ね平行な回転軸の周りに回転する。また、チャックテーブル１４の下方には、テーブル移動機構（不図示）が設けられており、チャックテーブル１４は、このテーブル移動機構で水平方向に移動する。
【００２７】
チャックテーブル１４の上面は、基板１１に形成された封止層１７の表面１７ａ側を吸引、保持する保持面１４ａとなっている。この保持面１４ａは、チャックテーブル１４の内部に形成された吸引路（不図示）等を通じて吸引源（不図示）に接続されている。吸引源の負圧を保持面１４ａに作用させることで、基板１１をチャックテーブル１４で保持できる。
【００２８】
チャックテーブル１４の上方には、研削ユニット１６が配置されている。研削ユニット１６は、研削ユニット昇降機構（不図示）に支持されたスピンドルハウジング１８を備える。スピンドルハウジング１８には、スピンドル２０が収容されており、スピンドル２０の下端部には、円盤状のマウント２２が固定されている。
【００２９】
マウント２２の下面には、マウント２２と概ね同径の研削ホイール２４が装着されている。研削ホイール２４は、ステンレス、アルミニウム等の金属材料で形成されたホイール基台２６を備えている。ホイール基台２６の下面には、複数の研削砥石２８が環状に配列されている。
【００３０】
スピンドル２０の上端側（基端側）には、モータ等の回転駆動源（不図示）が連結されている。研削ホイール２４は、この回転駆動源から伝達される回転力によって、鉛直方向に概ね平行な回転軸の周りに回転する。
【００３１】
基板薄化工程では、まず、基板１１に形成された封止層１７の表面１７ａ側をチャックテーブル１４の保持面１４ａに接触させて、吸引源の負圧を作用させる。これにより、基板１１は、第２面１１ｂ側が上方に露出した状態でチャックテーブル１４に保持される。なお、封止層１７の表面１７ａには、保護テープ等を貼り付けておいても良い。
【００３２】
次に、チャックテーブル１４を研削ホイール２４の下方に移動させる。そして、図３（Ａ）に示すように、チャックテーブル１４と研削ホイール２４とをそれぞれ回転させて、純水等の研削液を供給しながらスピンドルハウジング１８を下降させる。スピンドルハウジング１８の下降量は、基板１１の第２面１１ｂに研削砥石２８の下面が押し当てられる程度に調整される。
【００３３】
これにより、基板１１の第２面１１ｂ側を研削できる。この研削は、例えば、基板１１の厚さを測定しながら遂行される。図３（Ｂ）に示すように、基板１１が仕上がり厚さまで薄化されると、基板薄化工程は終了する。
【００３４】
基板薄化工程の後には、基板１１の所定の位置に貫通電極を形成する貫通電極形成工程を実施する。図４（Ａ）は、基板１１の所定の位置に貫通孔１１ｃが形成される様子を模式的に示す断面図であり、図４（Ｂ）は、貫通電極２３が形成された基板１１を模式的に示す断面図である。
【００３５】
本実施形態に係る貫通電極形成工程では、まず、基板１１の第２面１１ｂを覆うレジスト膜１９を形成する。このレジスト膜１９は、例えば、フォトリソグラフィ等の方法で、貫通孔１１ｃを形成したい第２面１１ｂ側の領域が露出するように形成され、後のプラズマエッチングに対する耐性を備えている。
【００３６】
レジスト膜１９を形成した後には、図４（Ａ）に示すように、第２面１１ｂ側の露出した領域をプラズマエッチングで加工して貫通孔１１ｃを形成する。具体的には、例えば、基板１１が搬入された真空チャンバ（不図示）の処理空間を減圧して、プラズマエッチング用の原料ガスを所定の流量で供給する。この状態で、処理空間内の電極（不図示）に所定の高周波電力を供給すると、ラジカルやイオンを含むプラズマ２１が発生する。
【００３７】
プラズマ２１を基板１１の露出した領域に作用させると、基板１１の当該領域（及び接着剤）は除去される。これにより、基板１１の第２面１１ｂ側から半導体チップ１３の第１面１３ａにまで達する貫通孔１１ｃを形成できる。なお、この貫通孔１１ｃは、半導体チップ１３の接続端子に対応する位置に形成される。
【００３８】
プラズマエッチング用の原料ガスの種類や供給量、電極に供給される高周波電力等の条件は、基板１１の材質や貫通孔１１ｃの大きさ等に応じて適切に設定される。例えば、シリコンでなる基板１１に貫通孔１１ｃを形成する場合には、ＳＦ６、Ｏ２、不活性ガス等の混合ガスを原料ガスとして用いると良い。
【００３９】
貫通孔１１ｃを形成した後には、アッシング等の方法でレジスト膜１９を除去し、図４（Ｂ）に示すように、貫通孔１１ｃ内に金属を埋設して貫通電極２３を形成する。具体的には、例えば、貫通孔１１ｃの側壁（内壁）を覆う絶縁膜（不図示）を形成し、次に、半導体チップ１３の接続端子に接する貫通電極２３を設ける。絶縁膜及び貫通電極２３の形成方法に制限はないが、例えば、ＣＶＤ法、スパッタリング法、真空蒸着法等を用いることができる。
【００４０】
絶縁膜は、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、酸化窒化シリコン（ＳｉＯｘＮｙ）、各種金属の酸化物や窒化物（酸窒化物を含む）等を用いて形成される。一方、貫通電極２３は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等を用いて形成される。ただし、絶縁膜及び貫通電極２３の材料に制限はなく、仕様等に応じて任意に変更できる。
【００４１】
貫通電極形成工程の後には、貫通電極２３に接続される配線を含む配線層を基板１１の第２面１１ｂ側に形成する配線層形成工程を実施する。図５は、配線層２５が形成された基板１１を模式的に示す断面図である。配線層２５は、例えば、ＣＶＤ法、スパッタリング法、真空蒸着法等の方法で形成される絶縁膜（不図示）や配線（不図示）等を含んでいる。
【００４２】
この配線層２５によって、貫通電極２３と外部の配線基板（不図示）等とを電気的に接続することができる。なお、配線層２５の形成方法や形成条件等に制限はなく、適切な方法、条件を適宜組み合わせて用いることができる。配線層２５が形成されると、配線層形成工程は終了し、本実施形態に係る半導体装置１が完成する。なお、完成後の半導体装置１は、ダイシング等の方法で任意の単位に分割されても良い。
【００４３】
以上のように、本実施形態に係る半導体装置の製造方法では、従来のようにあらかじめ基板１１に貫通電極２３を形成しておくのではなく、基板１１に半導体チップ１３を配列してから貫通電極２３を形成するので、マイクロバンプ等の凸状の端子を設けなくとも半導体チップ１３に貫通電極２３を接続できる。つまり、本実施形態に係る半導体装置の製造方法によれば、半導体チップ１３にマイクロバンプを形成する必要がないので、製造コストを低く抑えることができる。
【００４４】
なお、本発明は、上記実施形態の記載に制限されず種々変更して実施可能である。例えば、上記実施形態では、半導体チップ配列工程の後に封止工程を実施しているが、この封止工程を省略することもできる。なお、封止工程を省略する場合には、基板薄化工程等において半導体チップ１３等が破損しないように、半導体チップ１３の第２面１３ｂ側に保護テープ等を貼り付けておくことが望ましい。
【００４５】
また、上記実施形態の貫通電極形成工程では、プラズマエッチングを用いて基板１１に貫通孔１１ｃを形成しているが、レーザー加工、ドリル加工等の方法で基板１１に貫通孔１１ｃを形成することもできる。その他、上記実施形態に係る構造、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
【符号の説明】
【００４６】
１  半導体装置
１１  基板
１１ａ  第１面
１１ｂ  第２面
１１ｃ  貫通孔
１３  半導体チップ
１３ａ  第１面
１３ｂ  第２面
１５  封止材
１７  封止層
１７ａ  表面
１９  レジスト膜
２１  プラズマ
２３  貫通電極
２５  配線層
２  スピン塗布装置
４  チャックテーブル
４ａ  保持面
６  ノズル
１２  研削装置
１４  チャックテーブル
１４ａ  保持面
１６  研削ユニット
１８  スピンドルハウジング
２０  スピンドル
２２  マウント
２４  研削ホイール
２６  ホイール基台
２８  研削砥石
【図１】
2017073472.tif 000003
【図２】
2017073472.tif 000004
【図３】
2017073472.tif 000005
【図４】
2017073472.tif 000006
【図５】
2017073472.tif 000007