(57)【要約】【課題】  自励式Ｄ級増幅器および他励式Ｄ級増幅器の利点を両立させたＤ級増幅器を提供する。【解決手段】  スピーカＳＰに与えられる信号のレベルが閾値未満である場合には、キャリア生成器９０のキャリア信号が基準信号としてコンパレータ２０に供給されるため、Ｄ級増幅器１は他励式Ｄ級増幅器として動作する。一方、スピーカＳＰに与えられる信号のレベルが閾値以上である場合には、接地電位が基準信号としてコンパレータ２０に供給されるため、Ｄ級増幅器１は自励式Ｄ級増幅器として動作する。従って、無信号時または小出力時には、他励式Ｄ級増幅器としての動作によりビートの発生を防止し、大出力時には自励式Ｄ級増幅器としての動作により発振周波数を低下させてスイッチング損失を削減して効率を改善し、かつ、歪率を低減することによりオーディオ性能を高めることができる。【選択図】  図１
2017073583.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング動作を行う出力段と、
前記出力段の出力信号に基づいて帰還信号を発生する帰還回路と、
入力信号と前記帰還信号に応じた積分値信号を出力する積分アンプと、
前記積分値信号を基準信号と比較する比較器と、
前記比較器が出力する信号に基づいて前記出力段をスイッチング動作させるドライバ手段と、
所定周波数のキャリア信号を生成するキャリア信号生成手段と、
前記出力段による負荷の駆動量を示す参照信号を出力する参照信号出力手段と、
前記参照信号のレベルが閾値未満であるか否かに応じて、前記基準信号を前記キャリア信号と所定の基準電位のいずれかに切り換える基準信号切換手段と
を具備することを特徴とするＤ級増幅器。
【請求項２】
前記参照信号出力手段は、前記入力信号に基づいて前記参照信号を出力することを特徴とする請求項１に記載のＤ級増幅器。
【請求項３】
前記参照信号出力手段は、前記参照信号の時定数を設定する時定数設定手段を有することを特徴とする請求項１または２に記載のＤ級増幅器。
【請求項４】
前記基準信号切換手段は、前記閾値を設定する閾値設定手段を有することを特徴とする請求項１〜３のいずれか１の請求項に記載のＤ級増幅器。
【請求項５】
前記出力段は、当該出力段の出力ノードに接続された複数のスイッチング素子を有し、
前記ドライバ手段は、前記複数のスイッチング素子を全てＯＦＦとするデッドタイムを間に挟んで前記複数のスイッチング素子のＯＮ／ＯＦＦを切り換えるものであり、
前記出力段により負荷に与えられる駆動信号または前記入力信号に基づいて前記デッドタイムの長さを制御するデッドタイム制御手段を有することを特徴とする請求項１〜４のいずれか１の請求項に記載のＤ級増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スピーカを駆動する電力増幅器として好適なＤ級増幅器に関する。
【背景技術】
【０００２】
近年、オーディオ用電力増幅器として、Ｄ級増幅器が普及している。このＤ級増幅器は、入力オーディオ信号に応じてパルス幅変調されたＰＷＭパルス列により出力段トランジスタのＯＮ／ＯＦＦ切り換えを行い、この出力段トランジスタを介して電源からの電流をスピーカに供給する増幅器である。
【０００３】
このＤ級増幅器として、キャリア生成器が発生するキャリア信号を用いて上記ＰＷＭパルス列を発生する構成の増幅器と、キャリア生成器を有しておらず、自励発振することにより上記ＰＷＭパルス列を発生する構成の増幅器とがある。以下、便宜上、前者の増幅器を他励式Ｄ級増幅器と呼び、後者の増幅器を自励式Ｄ級増幅器と呼ぶ。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】実用新案登録第３１２９４５６号
【０００５】
【特許文献２】特開２００５−２６９５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
自励式Ｄ級増幅器は、他励式Ｄ級増幅器に比較して帰還量が高く、歪率を低くしてオーディオ性能を高めることができる。また、自励式Ｄ級増幅器は、大出力時に発振周波数が下がるため、スイッチング損失が低くなり、効率が高くなる利点がある。しかし、自励式Ｄ級増幅器は、同時に複数チャネルの増幅器を動作させた場合に、各増幅器の発振周波数の個体差により、その差成分がビートとして発生する。無信号時または小出力時では、自励式Ｄ級増幅器の自励発振の発振周波数が変動しないので、このビートが聴きとりやすく問題になりやすい。しかし、大出力時では、ビート周波数が変動し聴き取りにくくなるので、大きな問題にならない。一方、他励式Ｄ級増幅器は、ビートは発生しないが、大出力時においても無信号時または小出力時と同様な一定周波数でのスイッチング動作を行うため、自励式Ｄ級増幅器に比較して、スイッチング損失が大きく、効率が悪い。従って、他励式Ｄ級増幅器は、大出力アンプには不向きである。また、他励式Ｄ級増幅器は、帰還量が小さいため、歪率を低くしてオーディオ性能を高めるのが困難である。
【０００７】
この発明は以上のような事情に鑑みてなされたものであり、自励式Ｄ級増幅器および他励式Ｄ級増幅器の利点を両立させたＤ級増幅器を提供することを目的としている。
【課題を解決するための手段】
【０００８】
この発明は、スイッチング動作を行う出力段と、前記出力段の出力信号に基づいて帰還信号を発生する帰還回路と、入力信号と前記帰還信号に応じた積分値信号を出力する積分アンプと、前記積分値信号を基準信号と比較する比較器と、前記比較器が出力する信号に基づいて前記出力段をスイッチング動作させるドライバ手段と、所定周波数のキャリア信号を生成するキャリア信号生成手段と、前記出力段による負荷の駆動量を示す参照信号を出力する参照信号出力手段と、前記参照信号のレベルが閾値未満であるか否かに応じて、前記基準信号を前記キャリア信号と所定の基準電位のいずれかに切り換える基準信号切換手段とを具備することを特徴とするＤ級増幅器を提供する。
【０００９】
この発明によれば、出力段による負荷の駆動量を示す参照信号のレベルが閾値未満である場合には、キャリア信号が基準信号として比較器に供給されるため、Ｄ級増幅器は他励式Ｄ級増幅器として動作する。一方、参照信号のレベルが閾値以上である場合には、所定の基準電位が基準信号として比較器に供給されるため、Ｄ級増幅器は自励式Ｄ級増幅器として動作する。従って、この発明によれば、無信号時または小出力時には、他励式Ｄ級増幅器としての動作によりビートの発生を防止し、大出力時には自励式Ｄ級増幅器としての動作により発振周波数を低下させてスイッチング損失を削減して効率を改善し、かつ、歪率を低減することによりオーディオ性能を高めることができる。
【００１０】
なお、特許文献１は、自励式Ｄ級増幅器としての動作と他励式Ｄ級増幅器としての動作の切り換えが可能なＤ級増幅器を開示している。しかし、この特許文献１は、自励式Ｄ級増幅器としての動作と他励式Ｄ級増幅器としての動作の切り換えを何に基づいて行うかを全く開示していない。従って、特許文献１は、自励式Ｄ級増幅器および他励式Ｄ級増幅器の利点を如何にして両立させるかを開示していない。
【００１１】
また、特許文献２は、ビートの発生を抑止するため、自励式Ｄ級増幅器を外部発振器の出力信号に同期させる技術を開示している。しかし、この特許文献２は、他励式Ｄ級増幅器と同様な一定周波数でのスイッチング動作を自励式Ｄ級増幅器に行わせるものであり、自励式Ｄ級増幅器および他励式Ｄ級増幅器の利点を両立させる技術を提供するものではない。
【図面の簡単な説明】
【００１２】
【図１】この発明の第１実施形態であるＤ級増幅器の構成を示す回路図である。
【図２】この発明の第２実施形態であるＤ級増幅器の構成を示す回路図である。
【図３】この発明の第３実施形態であるＤ級増幅器における平均化回路の構成を示す回路図である。
【図４】同実施形態の動作を示す波形図である。
【図５】この発明の第４実施形態であるＤ級増幅器における平均化回路の構成を示す回路図である。
【図６】同実施形態の動作を示す波形図である。
【図７】この発明の第５実施形態であるＤ級増幅器の構成を示す回路図である。
【図８】同実施形態における出力段の各部に流れる電流を示す回路図である。
【図９】同実施形態において実現する動作を説明する波形図である。
【図１０】同実施形態におけるデッドタイム制御回路の一部の構成を示す回路図である。
【図１１】同実施形態におけるデッドタイム制御のための動作を説明する波形図である。
【図１２】上記第１実施形態において帰還回路内の１階積分器の位置を移動した変形例の構成を示す回路図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００１４】
＜第１実施形態＞
図１は、この発明の第１実施形態であるＤ級増幅器１の構成を示す回路図である。なお、図１ではＤ級増幅器１の構成の理解を容易にするため、同Ｄ級増幅器１の負荷であるスピーカＳＰとＤ級増幅器１およびスピーカＳＰ間に介在するフィルタ１２０が併せて図示されている。
【００１５】
図１に示すように、Ｄ級増幅器１は、積分アンプ１０と、コンパレータ２０と、ゲートドライバ回路３０と、出力段４０と、全波整流回路５０と、平均化回路６０と、コンパレータ７０と、スイッチ８０と、キャリア生成器９０と、帰還回路１００とを有する。
【００１６】
積分アンプ１０は、オペアンプ１１と、キャパシタ１２と、抵抗１３とを有する。ここで、オペアンプ１１の非反転入力端子（プラス入力端子）にはオーディオ信号源１１０からの入力オーディオ信号ＡＩＮが与えられる。オペアンプ１１の出力端子および反転入力端子（マイナス入力端子）間には積分用のキャパシタ１２が介挿されている。また、オペアンプ１１の反転入力端子と接地線との間には抵抗１３が介挿されている。そして、Ｄ級増幅器１では、出力段４０の出力ノード４３の信号が帰還回路１００を通過することにより帰還信号となってオペアンプ１１の反転入力端子に供給される。
【００１７】
この積分アンプ１０では、入力オーディオ信号ＡＩＮとこの帰還信号との差分の積分が行われ、その積分値に相当する電圧がキャパシタ１２に充電される。そして、積分アンプ１０は、この積分値を示す積分値信号を出力する。
【００１８】
コンパレータ２０は、積分アンプ１０が出力する積分値信号をスイッチ８０により選択された基準信号と比較することによりパルス信号を出力する。なお、基準信号およびスイッチ８０による基準信号の選択の詳細については後述する。
【００１９】
ゲートドライバ回路３０は、コンパレータ２０が出力するパルス信号に応じて出力段４０を駆動する手段である。この出力段４０は、トランジスタ４１および４２を有する。この例では、トランジスタ４１および４２は、ＮチャネルのＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ；金属―酸化膜−半導体構造の電界効果トランジスタ）である。ここで、トランジスタ４１は、ドレインが正電源＋ＶＢに接続され、ソースおよびＰウェル（トランジスタ４１のソースおよびドレインが形成された低濃度Ｐ型不純物層）が出力段４０の出力ノード４３に接続されたハイサイドスイッチング素子である。また、トランジスタ４２は、ドレインが出力ノード４３に接続され、ソースおよびＰウェル（トランジスタ４２のソースおよびドレインが形成された低濃度Ｐ型不純物層）が負電源−ＶＢに接続されたローサイドスイッチング素子である。ゲートドライバ回路３０は、コンパレータ２０が出力するパルス信号に応じて、トランジスタ４１のＯＮ／ＯＦＦ制御を行うためのゲート信号をトランジスタ４１のゲートおよび出力ノード４３間に出力するとともに、トランジスタ４２のＯＮ／ＯＦＦ制御を行うためのゲート信号をトランジスタ４２のゲートおよび負電源−ＶＢ間に出力する。
【００２０】
出力段４０は、ゲートドライバ回路３０による駆動制御の下、トランジスタ４１をＯＮ、トランジスタ４２をＯＦＦとして正電源＋ＶＢを出力ノード４３に接続し、あるいはトランジスタ４１をＯＦＦ、トランジスタ４２をＯＮとして負電源−ＶＢを出力ノード４３に接続する。従って、出力段４０の出力ノード４３の信号波形は矩形波となる。
【００２１】
フィルタ１２０は、出力ノード４３の出力信号から、オーディオ帯域以上の高域成分を除去し、残ったオーディオ帯域の周波数成分をスピーカＳＰに供給するローパスフィルタである。このフィルタ１２０は、インダクタ１２１およびキャパシタ１２２を有する。ここで、インダクタ１２１は、出力段４０の出力ノード４３とスピーカＳＰの一端との間に介挿されている。また、キャパシタ１２２は、一端がインダクタ１２１およびスピーカＳＰ間のノード１２３に接続され、他端が接地されている。
【００２２】
帰還回路１００は、出力段４０の出力ノード４３とオペアンプ１１の反転入力端子との間に直列に介挿された抵抗１０１および１０２と、この抵抗１０１および１０２の共通接続点と接地線との間に介挿されたキャパシタ１０３とを有する。
【００２３】
キャリア生成器９０は、所定周波数のキャリア信号を生成する回路である。ここで、キャリア信号は、鋸歯状波信号であってもよく、三角波信号であってもよい。
【００２４】
全波整流回路５０および平均化回路６０は、出力段４０による負荷の駆動量を示す参照信号Ｖ２を出力する参照信号出力手段を構成する。
【００２５】
さらに詳述すると、全波整流回路５０は、スピーカＳＰに供給される交流電圧を全波整流して全波整流電圧Ｖ１を出力する。平均化回路６０は、全波整流回路５０の出力端子とコンパレータ７０の非反転入力端子との間に介挿された抵抗６１と、この抵抗６１のコンパレータ７０側の端部と接地線との間に介挿されたキャパシタ６２とを有する。この平均化回路６０は、全波整流電圧Ｖ１を時間軸上において均し、直流電圧として出力する時定数回路である。このように本実施形態における全波整流回路５０は、スピーカＳＰに供給される交流電圧に基づいて参照信号Ｖ２を出力する。
【００２６】
また、コンパレータ７０およびスイッチ８０は、コンパレータ２０の反転入力端子に供給する基準信号をキャリア生成器９０が出力するキャリア信号とするか、基準電位、具体的には接地線の接地電位とするかを切り換える基準信号切換手段を構成する。
【００２７】
さらに詳述すると、コンパレータ７０の反転入力端子には、所定の閾値電圧Ｖｔｈが与えられる。コンパレータ７０は、平均化回路６０によって出力される参照信号Ｖ２が閾値電圧Ｖｔｈ未満である場合にはＬレベルの選択信号ＳＥＬを、同参照信号Ｖ２が閾値電圧Ｖｔｈ以上である場合にはＨレベルの選択信号ＳＥＬをスイッチ８０に供給する。スイッチ８０は、選択信号ＳＥＬがＬレベルである場合はキャリア生成器９０が生成するキャリア信号を基準信号として選択し、選択信号ＳＥＬがＨレベルである場合は接地線の接地電位を基準信号として選択し、選択した基準信号をコンパレータ２０の反転入力端子に供給する。
以上が本実施形態によるＤ級増幅器１の構成である。
【００２８】
次に本実施形態の動作について説明する。本実施形態において、平均化回路６０は、スピーカＳＰに与えられる交流電圧の全波整流電圧Ｖ１の平均値に相当する直流電圧を参照信号Ｖ２として出力する。スピーカＳＰに出力された交流電圧が、無音時または小出力時は、この参照信号Ｖ２が閾値電圧Ｖｔｈ未満となり、選択信号ＳＥＬがＬレベルとなる。このため、キャリア生成器９０の出力するキャリア信号がスイッチ８０により選択され、基準信号としてコンパレータ２０の反転入力端子に供給される。
【００２９】
このキャリア生成器９０のキャリア信号がコンパレータ２０の反転入力端子に供給される状態において、Ｄ級増幅器１は、以下説明するように他励式Ｄ級増幅器として機能する。
【００３０】
まず、積分アンプ１０は、入力オーディオ信号ＡＩＮと出力段４０から帰還回路１００を介して帰還される帰還信号との差分を積分し、その積分値を示す積分値信号を出力する。コンパレータ２０は、この積分値信号をキャリア生成器９０からのキャリア信号と比較し、例えば積分値信号の信号値がキャリア信号の信号値よりも高い期間はＨレベル、それ以外の期間はＬレベルとなるパルス信号を出力する。
【００３１】
ゲートドライバ回路３０は、コンパレータ２０から出力されるパルス信号がＬレベルからＨレベルになるのに応じて、出力段４０のトランジスタ４２をＯＦＦにした後、出力段４０のトランジスタ４１をＯＮにする。また、ゲートドライバ回路３０は、コンパレータ２０から出力されるパルス信号がＨレベルからＬレベルになるのに応じて、出力段４０のトランジスタ４１をＯＦＦにした後、出力段４０のトランジスタ４２をＯＮにする。
【００３２】
この結果、出力段４０から出力ノード４３に矩形波信号が出力される。この矩形波信号は、フィルタ１２０を通過することにより可聴帯域以上の周波数の信号が除去され、可聴帯域の信号となってスピーカＳＰに供給される。
【００３３】
一方、出力段４０から出力ノード４３に出力された矩形波信号は帰還回路１００を通過することにより高域の成分が除去され、この高域の成分が除去された帰還信号が積分アンプ１０のオペアンプ１１の反転入力端子に負帰還される。
【００３４】
ここで、入力オーディオ信号ＡＩＮのレベルが帰還信号のレベルに比較して相対的に低下すると、積分アンプ１０が出力する積分値信号のレベルが低下する。この結果、コンパレータ２０の出力するパルス信号のデューティ比が低下して、出力段４０から出力ノード４３に出力される矩形波信号のデューティ比が低下し、帰還信号のレベルが低下する。
【００３５】
これに対し、入力オーディオ信号ＡＩＮのレベルが帰還信号のレベルに比較して相対的に上昇すると、積分アンプ１０が出力する積分値信号のレベルが上昇する。この結果、コンパレータ２０の出力するパルス信号のデューティ比が高くなって、出力段４０から出力ノード４３に出力される矩形波信号のデューティ比が高くなり、帰還信号のレベルが上昇する。
【００３６】
以上のような負帰還制御が行われる結果、出力段４０からフィルタ１２０を介してスピーカＳＰに与えられる駆動信号の波形は入力オーディオ信号ＡＩＮの波形に対応したものとなる。
以上の説明が、無音時または小信号出力時のＤ級増幅器１の動作である。
【００３７】
次に、出力信号の振幅が増加した場合のＤ級増幅器１の動作について説明する。スピーカＳＰに出力される信号の振幅が増加し、平均化回路６０によって出力される参照信号Ｖ２が閾値電圧Ｖｔｈ以上になると、選択信号ＳＥＬはＨレベルとなる。これにより、接地線の接地電位がスイッチ８０により選択され、基準信号としてコンパレータ２０の反転入力端子に供給される。本実施形態では、このようにコンパレータ２０の反転入力端子が接地された状態において、積分アンプ１０、コンパレータ２０、ゲートドライバ回路３０、出力段４０および帰還回路１００からなるループゲインにおいて発振条件を満たすように、帰還回路１００の振幅特性および位相特性が設計されている。この自励発振が発生する状態において、Ｄ級増幅器１は、以下説明するように自励式Ｄ級増幅器として機能する。
【００３８】
上述と同様、出力段４０から出力ノード４３に出力される信号は、矩形波信号となる。帰還回路１００では、抵抗１０１およびキャパシタ１０３からなる１階積分器によりこの矩形波信号の１階積分が行われる。このため、キャパシタ１０３の充電電圧の波形は三角波となる。この三角波は抵抗１０２を介して帰還信号として積分アンプ１０のオペアンプ１１の反転入力端子に供給される。オペアンプ１１は、抵抗１０２を介して帰還される三角波の信号値よりも入力オーディオ信号ＡＩＮの信号値が高くなると出力信号を立ち上げ、低くなると出力信号を立ち下げる。このオペアンプ１１の出力信号は、反転入力端子が接地されたコンパレータ２０を通過することにより矩形波となってゲートドライバ回路３０に入力される。このゲートドライバ回路３０に入力される信号は、入力オーディオ信号ＡＩＮによってパルス幅変調されたＰＷＭパルス列となる。
【００３９】
ゲートドライバ回路３０は、上述と同様、コンパレータ２０から出力されるパルス信号のレベル変化に応じて、出力段４０のトランジスタ４１および４２を交互にＯＮにする。この結果、出力段４０から出力ノード４３に矩形波信号が出力される。この矩形波信号は、フィルタ１２０を通過することにより可聴帯域以上の周波数の信号が除去され、可聴帯域の信号となってスピーカＳＰに供給される。
【００４０】
また、出力段４０から出力ノード４３に出力された矩形波信号は帰還回路１００を通過することにより三角波信号である帰還信号となって積分アンプ１０のオペアンプ１１の反転入力端子に供給される。そして、上述と同様な動作が繰り返される。
以上が本実施形態の動作である。
【００４１】
本実施形態においてＤ級増幅器１は、無信号時または小出力時には他励式Ｄ級増幅器として動作する。従って、複数チャネルのＤ級増幅器１を同時に動作させた場合に、各Ｄ級増幅器１のキャリア信号の周波数が一致するので、ビートの発生を抑制することができる。また、本実施形態においてＤ級増幅器１は、小出力以上では自励式Ｄ級増幅器として動作し、この自励式Ｄ級増幅器としての動作により発振周波数を低下させてスイッチング損失を削減して効率を改善し、かつ、歪率を低減することによりオーディオ性能を高めることができる。
【００４２】
＜第２実施形態＞
図２はこの発明の第２実施形態であるＤ級増幅器１Ａの構成を示す回路図である。上記第１実施形態において、全波整流回路５０および平均化回路６０からなる参照信号出力手段は、スピーカＳＰに対する駆動信号に基づいて参照信号Ｖ２を生成した。これに対し、本実施形態によるＤ級増幅器１Ａにおいて、全波整流回路５０および平均化回路６０からなる参照信号出力手段は、入力オーディオ信号ＡＩＮに基づいて参照信号Ｖ２を生成する。スピーカＳＰに対する駆動信号のレベルは、入力オーディオ信号ＡＩＮのレベルに依存するからである。本実施形態と上記第１実施形態との相違点はこの点である。
【００４３】
本実施形態において平均化回路６０は、入力オーディオ信号ＡＩＮの全波整流電圧Ｖ１の平均値に相当する直流電圧を出力する。無音時または小出力時は、この平均化回路６０の出力電圧が閾値電圧Ｖｔｈ２未満となるため、選択信号ＳＥＬがＬレベルとなり、Ｄ級増幅器１Ａは他励式Ｄ級増幅器として動作する。小出力以上の出力時は、この平均化回路６０の出力電圧が閾値電圧Ｖｔｈ２以上となるため、選択信号ＳＥＬがＨレベルとなり、Ｄ級増幅器１Ａは自励式Ｄ級増幅器として動作する。
本実施形態においても上記第１実施形態と同様な効果が得られる。
【００４４】
＜第３実施形態＞
次にこの発明の第３実施形態について説明する。本実施形態では、上記第１実施形態または第２実施形態における平均化回路６０を図３に示す平均化回路６０Ｂに置き換える。この平均化回路６０Ｂは、平均化回路６０（図１、図２参照）の抵抗６１をダイオードＤ１、抵抗Ｒ１および抵抗Ｒ２からなる回路に置き換えた構成となっている。図３に示すように、抵抗Ｒ１の一端と抵抗Ｒ２の一端は共通接続されており、この共通接続点には全波整流回路５０（図１、図２参照）からの全波整流電圧Ｖ１が与えられる。抵抗Ｒ１の他端はダイオードＤ１のアノードに接続され、このダイオードＤ１のカソードと抵抗Ｒ２の他端は、コンパレータ７０に接続されたキャパシタ６２の電極に共通接続されている。
【００４５】
図３において、全波整流電圧Ｖ１が平均化回路６０Ｂの出力電圧Ｖ２よりも高い場合、全波整流回路５０から抵抗Ｒ１およびＲ２を並列化した合成抵抗を介してキャパシタ６２に充電電流が流れ、平均化回路６０Ｂの出力電圧Ｖ２が立ち上がる。これに対し、全波整流電圧Ｖ１が平均化回路６０Ｂの出力電圧Ｖ２よりも低い場合、キャパシタ６２から抵抗Ｒ２を介して全波整流回路５０側に放電電流が流れ、平均化回路６０Ｂの出力電圧Ｖ２が立ち下がる。従って、本実施形態では、抵抗Ｒ１の抵抗値を調整することにより、全波整流電圧Ｖ１波形の立ち上がり時における平均化回路６０Ｂの出力電圧Ｖ２の追従性（立ち上がりの時定数）を調整することが可能である。
【００４６】
図４は本実施形態の動作例を示す波形図である。図４において横軸は時間ｔ、縦軸は電圧である。図４の上側には、全波整流電圧Ｖ１の波形と、抵抗Ｒ１が所定値Ｒ１ａを有する場合における平均化回路６０Ｂの出力電圧Ｖ２＿ａの波形と、抵抗Ｒ１が所定値Ｒ１ａより大きい値Ｒ１ｂを有する場合における平均化回路６０Ｂの出力電圧Ｖ２＿ｂの波形が例示されている。
【００４７】
この図に例示するように、抵抗Ｒ１の抵抗値がＲ１ａである場合には、平均化回路６０Ｂの出力電圧Ｖ２＿ａは、全波整流電圧Ｖ１の立ち上がりの勾配に近い大きな勾配で立ち上がり、その後、抵抗Ｒ２の抵抗値により定まる勾配で低下する。これに対し、抵抗Ｒ１の抵抗値がＲ１ｂ（＞Ｒ１ａ）である場合には、平均化回路６０Ｂの出力電圧Ｖ２＿ａは、出力電圧Ｖ２＿ａの立ち上がりの勾配よりも小さな勾配で立ち上がり、その後、抵抗Ｒ２の抵抗値により定まる勾配で低下する。また、出力電圧Ｖ２＿ｂの立ち上がり時のピーク値は出力電圧Ｖ２＿ａの立ち上がり時のピーク値よりも低くなる。
【００４８】
図４の下側には平均化回路６０Ｂの出力電圧Ｖ２＿ａおよびＶ２＿ｂに応じて各々発生するコンパレータ７０の出力電圧Ｖ３＿ａおよびＶ３＿ｂの波形が例示されている。図４では全波整流電圧Ｖ１波形における４つの山が示されている。そして、１番目の山に追従して立ち上がった出力電圧Ｖ２＿ａは閾値電圧Ｖｔｈを越える。この出力電圧Ｖ２＿ａが閾値電圧Ｖｔｈを越えている間、コンパレータ７０の出力電圧Ｖ３＿ａがＨレベルとなる。図４の例では、１番目の山に追従して立ち上がった出力電圧Ｖ２＿ｂも閾値電圧Ｖｔｈを越える。しかし、この出力電圧Ｖ２＿ｂの立ち上がりの勾配は出力電圧Ｖ２＿ａの立ち上がりの勾配よりも小さい。従って、コンパレータ７０における出力電圧Ｖ３＿ｂの立ち上がりタイミングは出力電圧Ｖ３＿ａの立ち上がりタイミングよりも遅れる。また、出力電圧Ｖ２＿ｂの立ち上がり時のピーク値は出力電圧Ｖ２＿ａの立ち上がり時のピーク値よりも低くなる。従って、コンパレータ７０における出力電圧Ｖ３＿ｂの立ち下がりタイミングは出力電圧Ｖ３＿ａの立ち下がりタイミングよりも早くなる。
【００４９】
図４の例では４番目の山に追従して立ち上がった出力電圧Ｖ２＿ａも閾値電圧Ｖｔｈを越える。従って、この出力電圧Ｖ２＿ａが閾値電圧Ｖｔｈを越えている期間、コンパレータ７０の出力電圧Ｖ３＿ａがＨレベルとなる。しかし、図４の例では４番目の山に追従して立ち上がった出力電圧Ｖ２＿ｂは閾値電圧Ｖｔｈを越えない。従って、コンパレータ７０の出力電圧Ｖ３＿ｂはＨレベルとならない。
【００５０】
このように、図３の平均化回路６０Ｂを採用した場合には、抵抗Ｒ１、Ｒ２の抵抗値を調整することにより、全波整流電圧Ｖ１の立ち上がりに対して、コンパレータ７０の出力電圧Ｖ３の時間領域の応答特性を調整することができる。
【００５１】
例えば抵抗Ｒ１の抵抗値を小さくして、抵抗Ｒ２の抵抗値を大きくした場合、全波整流電圧Ｖ１の立ち上がりに敏感に反応して他励式Ｄ級増幅器から自励式Ｄ級増幅器に切り換わり、一旦、自励式Ｄ級増幅器に切り換わった後は、他励式Ｄ級増幅器に戻り難い自励式の発振を優先するＤ級増幅器を実現することができる。このような自励優先型のＤ級増幅器は、例えばロック系の音楽において大音量での再生を継続的に行う大出力アンプに適している。
【００５２】
一方、抵抗Ｒ１およびＲ２の両方の抵抗値を大きくした場合、他励式の発振を優先するＤ級増幅器を実現することができる。このような他励優先型のＤ級増幅器は、出力音量の僅かな増加によって他励式Ｄ級増幅器から自励式Ｄ級増幅器への切り換えが行われるのを防止することができるため、例えばクラシック系の音楽においてピアニシモ演奏を継続的に再生するような場合に適している。
【００５３】
＜第４実施形態＞
次にこの発明の第４実施形態について説明する。本実施形態では、上記第１実施形態または第２実施形態における平均化回路６０を図５に示す平均化回路６０Ｃに置き換える。この平均化回路６０Ｃは、上記第３実施形態の平均化回路６０Ｂ（図３参照）にダイオードＤ２を追加した構成となっている。このダイオードＤ２は、アノードが抵抗Ｒ２の一端に接続され、カソードが抵抗Ｒ１の一端とともに全波整流回路５０（図１、図２参照）の出力端子に接続されている。
【００５４】
図５において、全波整流電圧Ｖ１が平均化回路６０Ｃの出力電圧Ｖ２よりも高い場合、全波整流回路５０から抵抗Ｒ１を介してキャパシタ６２に充電電流が流れ、平均化回路６０Ｂの出力電圧Ｖ２が立ち上がる。これに対し、全波整流電圧Ｖ１が平均化回路６０Ｂの出力電圧Ｖ２よりも低い場合、キャパシタ６２から抵抗Ｒ２を介して全波整流回路５０側に放電電流が流れ、平均化回路６０Ｂの出力電圧Ｖ２が立ち下がる。従って、本実施形態では、抵抗Ｒ１の抵抗値を調整することにより、全波整流電圧Ｖ１波形の立ち上がり時における平均化回路６０Ｃの出力電圧Ｖ２の追従性（立ち上がりの時定数）を調整し、抵抗Ｒ２の抵抗値を調整することにより、全波整流電圧Ｖ１波形の立ち下がり時における平均化回路６０Ｃの出力電圧Ｖ２の追従性（立ち下がりの時定数）を調整することが可能である。
【００５５】
図６は本実施形態の動作例を示す波形図である。図６において横軸は時間ｔ、縦軸は電圧である。図６の上側には、全波整流電圧Ｖ１の波形と、抵抗Ｒ２が所定値Ｒ２ｃを有する場合における平均化回路６０Ｃの出力電圧Ｖ２＿ｃの波形と、抵抗Ｒ２が所定値Ｒ２ｃより小さい値Ｒ２ｄを有する場合における平均化回路６０Ｃの出力電圧Ｖ２＿ｄの波形が例示されている。なお、この例では、抵抗Ｒ１の抵抗値は十分に小さく、平均化回路６０Ｃの出力電圧Ｖ２＿ｃおよびＶ２＿ｄは、全波整流電圧Ｖ１の立ち上がりに追従して全波整流電圧Ｖ１のピーク値まで立ち上がっている。
【００５６】
図６の上側に例示するように、抵抗Ｒ２の抵抗値がＲ２ｃである場合には、平均化回路６０Ｃの出力電圧Ｖ２＿ｃは、ピーク値まで立ち上がった後、緩やかな勾配で低下する。これに対し、抵抗Ｒ２の抵抗値がＲ２ｄ（＜Ｒ２ｃ）である場合には、平均化回路６０Ｃの出力電圧Ｖ２＿ｄは、出力電圧Ｖ２＿ｃの立ち下がりの勾配よりも大きな勾配で低下する。
【００５７】
図６の下側には平均化回路６０Ｃの出力電圧Ｖ２＿ｃおよびＶ２＿ｄに応じて各々発生するコンパレータ７０の出力電圧Ｖ３＿ｃおよびＶ３＿ｄの波形が例示されている。図６の例では、１番目の山に追従して立ち上がった出力電圧Ｖ２＿ｃおよびＶ２＿ｄはいずれも閾値電圧Ｖｔｈを越える。しかし、出力電圧Ｖ２＿ｄの立ち下がりの勾配は出力電圧Ｖ２＿ｃの立ち下がりの勾配よりも大きい。従って、コンパレータ７０における出力電圧Ｖ３＿ｄの立ち下がりタイミングは出力電圧Ｖ３＿ｃの立ち下がりタイミングよりも早くなる。
【００５８】
以上のように、本実施形態によれば、抵抗Ｒ２の抵抗値の調整により、全波整流電圧Ｖ１の立ち下がりに対するコンパレータ７０の出力電圧Ｖ３の応答特性を調整することができる。また、上記第３実施形態と同様であるため、図示は省略したが、本実施形態によれば、抵抗Ｒ１の抵抗値の調整により、全波整流電圧Ｖ１の立ち上がりに対するコンパレータ７０の出力電圧Ｖ３の応答特性を調整することができる。
【００５９】
＜第５実施形態＞
図７はこの発明の第５実施形態であるＤ級増幅器１Ｄの構成を示す回路図である。本実施形態によるＤ級増幅器１Ｄは、上記第１実施形態のＤ級増幅器１に対してデッドタイム制御回路３０Ｄを追加した構成となっている。なお、図７に示す例では上記第１実施形態のＤ級増幅器１に対してデッドタイム制御回路３０Ｄを追加したが、上記第２実施形態のＤ級増幅器１Ａ、上記第３実施形態のＤ級増幅器または上記第４実施形態のＤ級増幅器に対してデッドタイム制御回路３０Ｄを追加してもよい。
【００６０】
上記各実施形態において、ゲートドライバ回路３０は、ハイサイドのトランジスタ４１およびローサイドのトランジスタ４２の一方がＯＮ、他方がＯＦＦの状態から一方がＯＦＦ、他方がＯＮの状態に遷移させる場合に、両トランジスタをＯＦＦとするデッドタイムを挟んでこの状態遷移を行わせた。本実施形態におけるデッドタイム制御回路３０Ｄは、このデッドタイムを全波整流回路５０の出力電圧Ｖ１に基づいて制御する回路である。以下、このようなデッドタイム制御回路３０Ｄを設けた理由について説明する。
【００６１】
図８（ａ）〜（ｄ）は、出力段４０のスイッチング動作により各部に流れる電流を例示している。図７では図示を省略したが、これらの図８（ａ）〜（ｄ）には、トランジスタ４１のソースおよびドレイン間に介在する寄生キャパシタ４１Ｃと、トランジスタ４２のソースおよびドレイン間に介在する寄生キャパシタ４２Ｃが図示されている。
【００６２】
出力段４０は、図８（ａ）に示すようにトランジスタ４１、４２がＯＮ、ＯＦＦの状態、図８（ｂ）に示すようにトランジスタ４１、４２がＯＦＦ、ＯＦＦの状態、図８（ｃ）に示すようにトランジスタ４１、４２がＯＦＦ、ＯＮの状態、図８（ｄ）に示すようにトランジスタ４１、４２がＯＦＦ、ＯＦＦの状態を順次繰り返す。図８（ｂ）の状態が維持される時間および図８（ｄ）の状態が維持される時間が各々デッドタイムである。
【００６３】
図８（ａ）に示す状態では、トランジスタ４１がＯＮとなるため、出力ノード４３からスピーカＳＰ側に向かう励磁電流がインダクタ１２１に流れ、また、寄生キャパシタ４１Ｃの放電と寄生キャパシタ４２Ｃの充電が行われる。次に図８（ｂ）に示す状態になると、インダクタ１２１の作用により、負電源−ＶＢから寄生キャパシタ４２Ｃおよびインダクタ１２１を介してスピーカＳＰ側に向かう電流が流れる。そして、この電流によって寄生キャパシタ４２Ｃの放電が行われることにより出力ノード４３の電圧Ｖ４３が低下する。
【００６４】
次に図８（ｃ）に示す状態になると、トランジスタ４２がＯＮとなるため、スピーカＳＰ側から出力ノード４３に向かう励磁電流がインダクタ１２１に流れ、また、寄生キャパシタ４１Ｃの充電と寄生キャパシタ４２Ｃの放電が行われる。次に図８（ｄ）に示す状態になると、インダクタ１２１の作用により、スピーカＳＰ側からインダクタ１２１および寄生キャパシタ４１Ｃを介して正電源＋ＶＢに向かう電流が流れる。そして、この電流によって寄生キャパシタ４１Ｃの放電が行われることにより、出力ノード４３の電圧Ｖ４３が上昇する。
【００６５】
図９（ａ）および（ｂ）は、以上の動作が行われる間のトランジスタ４１、４２のＯＮ／ＯＦＦ状態の遷移の様子および出力ノード４３の電圧Ｖ４３の波形を示す波形図である。
【００６６】
ここで、図９（ａ）は、インダクタ１２１が図８（ａ）または（ｃ）に示す状態において蓄積した電気エネルギーを放出し、電圧遷移が完了するのに要する時間に比べてデッドタイムｔｄが短い場合の動作を示している。この場合、インダクタ１２１が蓄積した電気エネルギーを放出し、キャパシタ４１Ｃの放電による電圧Ｖ４３の立ち上がりが完了する前にトランジスタ４１がＯＮになり、キャパシタ４２Ｃの放電による電圧Ｖ４３の立ち下がりが完了する前にトランジスタ４２がＯＮになる。このため、トランジスタ４１のＯＦＦからＯＮへの切り換わりにより電圧Ｖ４３が急勾配で立ち上がる領域Ａｒと、トランジスタ４２のＯＦＦからＯＮへの切り換わりにより電圧Ｖ４３が急勾配で立ち下がる領域Ａｆが発生する。この領域ＡｒおよびＡｆでは、寄生容量４１Ｃおよび４２Ｃに蓄積した電気エネルギーＣＶ２／２（Ｃは寄生容量４１Ｃまたは４２Ｃの容量値、Ｖは各寄生容量の充電電圧値）がトランジスタ４１および４２により各々消費され、スイッチング損失が発生する。
【００６７】
図９（ｂ）は、インダクタ１２１が図８（ａ）または（ｃ）に示す状態において蓄積した電気エネルギーを放出し、電圧遷移が完了するのに要する時間とデッドタイムｔｄとがほぼ一致している場合の動作を示している。この場合、トランジスタ４１または４２のＯＦＦからＯＮへの切り換わり時、インダクタ１２１は図８（ａ）または（ｃ）に示す状態において蓄積した電気エネルギーを放出し終えている。従って、図９（ａ）に示すような領域ＡｒおよびＡｆは発生しない。
【００６８】
図９（ａ）および（ｂ）から明らかなように、Ｄ級増幅器のスイッチング損失を低減するためには、インダクタ１２１による寄生キャパシタ４１Ｃおよび４２Ｃの充放電が行われるデッドタイムｔｄを電圧遷移が完了するのに必要な時間まで長くすることが好ましい。しかし、このデッドタイムｔｄを長くすると、Ｄ級増幅器の出力信号の歪率が悪化する問題がある。そこで、本実施形態では次のようにこの問題に対処する。
【００６９】
まず、無信号時または小出力時、Ｄ級増幅器は、ビートの発生を防止するため、他励式Ｄ級増幅器として動作し、その場合の出力段４０のスイッチング周波数は自励式Ｄ級増幅器として動作している場合のスイッチング周波数よりも高い。また、無信号時または小出力時は、大出力時に比べて歪率の悪化が問題にならない。そこで、無信号時または小出力時は、図９（ｂ）に例示するように、デッドタイムｔｄをインダクタ１２１が図８（ａ）または（ｃ）に示す状態において蓄積した電気エネルギーを放出し、電圧遷移が完了するのに要する時間にほぼ一致させる。
【００７０】
無信号時または小出力時以外の場合には、Ｄ級増幅器の出力が大出力になる程、歪率の悪化が音質の悪化として現れやすくなる。そこで、本実施形態では、Ｄ級増幅器１Ｄの出力が大出力になるに従って、出力段４０のスイッチングの際のデッドタイムｔｄを徐々に短くする。
【００７１】
本実施形態におけるデッドタイム制御回路３０Ｄは、このような動作を実現するために設けられた回路である。このデッドタイム制御回路３０Ｄは、全波整流回路５０の出力電圧の増加に応じてデッドタイムｔｄを短くする回路である。
【００７２】
このデッドタイム制御回路３０Ｄには図１０に示す回路が含まれている。図１０において、オペアンプ３１の非反転入力端子には全波整流回路５０が出力する全波整流電圧Ｖ１が与えられる。オペアンプ３１の出力信号はＮＰＮトランジスタ３２のベースに与えられる。このＮＰＮトランジスタ３２のエミッタは、オペアンプ３１の反転入力端子に接続されるとともに、抵抗３３を介して接地されている。以上説明したオペアンプ３１、ＮＰＮトランジスタ３２および抵抗３３からなる回路は、全波整流回路５０が出力する全波整流電圧Ｖ１の電圧値に比例したコレクタ電流をＮＰＮトランジスタ３２に流す機能を有する。
【００７３】
ＰＮＰトランジスタ３４ａおよび３４ｂの各エミッタは、正電源＋ＶＡに接続されている。また、ＰＮＰトランジスタ３４ａおよび３４ｂの各ベースは、ＰＮＰトランジスタ３４ａのコレクタとともにＮＰＮトランジスタ３２のコレクタに接続されている。このＰＮＰトランジスタ３４ａおよび３４ｂは、ＮＰＮトランジスタ３２のコレクタ電流に比例したコレクタ電流をＰＮＰトランジスタ３４ｂに流すカレントミラーを構成している。
【００７４】
ＰＮＰトランジスタ３４ｂのコレクタと接地線との間にはキャパシタ３５が介挿されている。このキャパシタ３５にはＮチャネルのトランジスタ３６が並列接続されている。このトランジスタ３６のゲートには、コンパレータ２０の出力信号Ｖ２０をインバータ３７によって反転した信号が入力される。バッファ３８は、キャパシタ３５の充電電圧Ｖ３５を２値化し、信号Ｖ３８として出力する。
【００７５】
図１１は図１０に示す回路の各部の波形を示す波形図である。図１１（ａ）はコンパレータ２０の出力信号Ｖ２０の波形を示している。図１０に示す回路では、信号Ｖ２０がＬレベルである期間、トランジスタ３６がＯＮとなるため、キャパシタ３５の充電電圧Ｖ３５が０Ｖとなる。そして、信号Ｖ２０がＬレベルからＨレベルになると、トランジスタ３６がＯＦＦとなり、ＰＮＰトランジスタ３４ｂのコレクタ電流によりキャパシタ３５が充電される。
【００７６】
図１１（ｂ）および（ｃ）は、このキャパシタ３５の充電電圧Ｖ３５の波形を各々例示している。ここで、ＰＮＰトランジスタ３４ｂのコレクタ電流は、全波整流回路５０が出力する全波整流電圧Ｖ１の電圧値が大きくなる程大きくなる。従って、信号Ｖ２０がＬレベルからＨレベルになったときのキャパシタ３５の充電電圧Ｖ３５の勾配は、全波整流電圧Ｖ１の電圧値が大きくなる程、急勾配になる。図１１（ｂ）および（ｃ）の例では、図１１（ｃ）における全波整流電圧Ｖ１の電圧値の方が図１１（ｃ）における全波整流電圧Ｖ１の電圧値よりも大きい。従って、図１１（ｃ）に示すキャパシタ３５の充電電圧Ｖ３５は図１１（ｂ）に示すキャパシタ３５の充電電圧Ｖ３５よりも急な勾配で立ち上がる。
【００７７】
キャパシタ３５の充電電圧Ｖ３５がバッファ３８の閾値電圧Ｖｔｈａを越えると、バッファ３８の出力信号Ｖ３８はＬレベルからＨレベルに立ち上がる。従って、信号Ｖ３８は、信号Ｖ２０の立ち上がりエッジに対して、ある時間だけ遅れた立ち上がりエッジを持った波形となる。
【００７８】
図１１（ｄ）は図１１（ｂ）に示す充電電圧Ｖ３５が入力された場合および図１１（ｃ）に示す充電電圧Ｖ３５が入力された場合の各場合におけるバッファ３８の出力信号Ｖ３８の波形を示している。既に述べたように図１１（ｃ）に示す充電電圧Ｖ３５の立ち上がりの勾配は図１１（ｂ）に示す充電電圧Ｖ３５の立ち上がりの勾配よりも急勾配である。従って、図１１（ｃ）の充電電圧Ｖ３５をバッファ３８に与えた場合における信号２０の立ち上がりエッジから信号Ｖ３８の立ち上がりエッジまでの遅延時間は、図１１（ｂ）の充電電圧Ｖ３５を与えた場合の信号２０の立ち上がりエッジから信号３８の立ち上がりエッジまでの遅延時間よりも短くなる。
【００７９】
信号２０がＨレベルからＬレベルに立ち下がると、トランジスタ３６がＯＮとなるため、キャパシタ３５の充電電圧Ｖ３５は図１１（ｂ）および（ｃ）に示すように０Ｖとなる。これにより、バッファ３８の出力信号は、図１１（ｄ）に示すようにＨレベルからＬレベルに立ち下がる。従って、信号Ｖ３８は、信号Ｖ２０の立ち下がりエッジとともに立ち下がる信号となる。
【００８０】
以上のように、信号Ｖ３８は、信号Ｖ２０の立ち上がりエッジに対して、ある時間遅れて立ち上がり、信号Ｖ２０の立ち下がりエッジとともに立ち下がる信号となる。デッドタイム制御回路３０Ｄの後段のゲートドライバ回路３０では、この信号Ｖ３８に基づいて、出力段４０のトランジスタ４１をＯＮさせるゲート信号が生成される。
【００８１】
また、図示は省略したが、デッドタイム制御回路３０Ｄには、図１０と同様な回路構成を有し、信号Ｖ２０の立ち下がりエッジに対して、ある時間遅れて立ち上がり、信号Ｖ２０の立ち上がりエッジとともに立ち下がる信号（仮に信号Ｖ３８’とする）を出力する回路が含まれている。デッドタイム制御回路３０Ｄの後段のゲートドライバ回路３０では、この信号Ｖ３８’に基づいて、出力段４０のトランジスタ４２をＯＮさせるゲート信号が生成される。
【００８２】
そして、本実施形態では、信号Ｖ２０の立ち上がりエッジから信号Ｖ３８の立ち上がりエッジまでの遅延時間と、信号Ｖ２０の立ち下がりエッジが信号Ｖ３８’の立ち上がりエッジまでの遅延時間の各々がデッドタイムｔｄとなる。
【００８３】
図１１（ａ）〜（ｄ）を参照して説明したことから明らかなように、本実施形態では、全波整流回路５０が出力する全波整流電圧Ｖ１の電圧値が大きくなる程、キャパシタ３５の充電電圧Ｖ３５の勾配が大きくなり、デッドタイムｔｄが短くなる。従って、本実施形態によれば、無信号時または小出力時には、デッドダイムｔｄを十分な長さとして出力段４０のスイッチング損失を低減し、Ｄ級増幅器１Ｄが大出力になるに従ってデッドタイムｔｄを短くして歪率を改善し、歪による音質の劣化を防止することができる。
【００８４】
＜他の実施形態＞
以上、この発明の第１〜第５実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
【００８５】
（１）上記各実施形態では、出力段４０をＭＯＳＦＥＴにより構成したが、出力段４０はバイポーラトランジスタにより構成してもよい。
【００８６】
（２）上記各実施形態では、出力段４０に対し、高電位電源として正電源＋ＶＢを設け、低電位電源として負電源−ＶＢを設けた。しかし、高電位電源および低電位電源は同じ極性の電源であってもよい。
【００８７】
（３）上記各実施形態では、参照信号出力手段として、全波整流回路５０と全波整流電圧Ｖ１を時間軸上において均して直流化する平均化回路６０、６０Ｂまたは６０Ｃを用いた。しかし、全波整流回路５０ではなく、半波整流回路を用いてもよい。また、上記各実施形態では、参照信号として直流電圧を生成したが、参照信号として、出力段４０による負荷の駆動量を示す直流電流を生成し、この直流電流と閾値との比較により基準信号の切り換えを行ってもよい。
【００８８】
（４）上記第３および第４実施形態において、時定数回路である平均化回路の抵抗Ｒ１およびＲ２を可変抵抗とし、ユーザが行う操作に応じて各可変抵抗の抵抗値を設定することにより平均化回路の時定数を設定する時定数設定部をＤ級増幅器に設けてもよい。この態様によれば、スピーカＳＰの駆動信号や入力オーディオ信号ＡＩＮのレベルの変化に対する基準信号の切り換えの時間領域での応答特性をユーザが行う操作により切り換えることができる。
【００８９】
（５）上記各実施形態において、平均化回路の出力信号と比較する閾値Ｖｔｈをユーザが行う操作に応じて設定する閾値設定部をＤ級増幅器に設けてもよい。この態様によれば、自励発振から他励発振への切り換えを行うスピーカの音量を操作部の操作により変化させることができる。
【００９０】
（６）上記第３実施形態および第４実施形態では、平均化回路６０Ｂおよび６０Ｃの時定数を各平均化回路の出力信号がスピーカＳＰの駆動信号の各波に応答して脈動する程度の時定数とした（図４および図６参照）。しかし、平均化回路６０Ｂおよび６０Ｃは、このように時定数が短くて高速応答が可能な平均化回路に限定されるものではなく、例えば数１０ｍ秒〜数秒程度の時定数を有する平均化回路であってもよい。また、平均化回路の時定数を例えばＦＡＳＴモードでは１２５ｍ秒、ＳＬＯＷモードでは１秒という具合に、操作部の操作に応じて桁違いに異なる時定数に切り換えるようにしてもよい。
【００９１】
（７）上記各実施形態では、出力段４０として、１個のハイサイドスイッチング素子と１個のローサイドスイッチング素子を有するハーフブリッジを設けた。しかし、このようなハーフブリッジに代えて、第１のハイサイドスイッチング素子および第１のローサイドスイッチング素子と、第２のハイサイドスイッチング素子および第２のローサイドスイッチング素子とを有し、第１のハイサイドスイッチング素子および第１のローサイドスイッチング素子の共通接続点と、第２のハイサイドスイッチング素子および第２のローサイドスイッチング素子の共通接続点との間にスピーカおよびフィルタが介挿されたフルブリッジを出力段４０として設けてもよい。
【００９２】
（８）上記各実施形態において、出力段４０の出力ノード４３と積分オペアンプ１０との間に介挿された帰還回路１００は、抵抗１０１およびキャパシタ１０３からなる１階積分器を含んでいる。Ｄ級増幅器の自励発振条件を満たす場合には、例えば図１２に示すＤ級増幅器１Ｅのように、抵抗１０１およびキャパシタ１０３からなる１階積分器を積分アンプ１０の後段に移動してもよい。
【００９３】
（９）上記第５実施形態では、スピーカＳＰに与えられる駆動信号の全波整流電圧Ｖ１に基づいてデッドタイムｔｄを制御したが、スピーカＳＰに与えられる駆動信号の全波整流電圧Ｖ１の代わりに、入力オーディオ信号ＡＩＮの全波整流電圧をデッドタイムｔｄの制御に用いてもよい。
【符号の説明】
【００９４】
１，１Ａ，１Ｄ……Ｄ級増幅器、１０……積分アンプ、２０，７０……コンパレータ、３０……ゲートドライバ回路、４０……出力段、４１，４２……トランジスタ、５０……全波整流回路、６０……平均化回路、８０……スイッチ、９０……キャリア生成器、１００……帰還回路、１１０……オーディオ信号源、１２０……フィルタ、ＳＰ……スピーカ、３０Ｄ……デッドタイム制御回路。
【図１】
2017073583.tif 000003
【図２】
2017073583.tif 000004
【図３】
2017073583.tif 000005
【図４】
2017073583.tif 000006
【図５】
2017073583.tif 000007
【図６】
2017073583.tif 000008
【図７】
2017073583.tif 000009
【図８】
2017073583.tif 000010
【図９】
2017073583.tif 000011
【図１０】
2017073583.tif 000012
【図１１】
2017073583.tif 000013
【図１２】
2017073583.tif 000014