(57)【要約】      （修正有）【課題】ＤＮＡを細胞内部に送り込んで形質転換に当って、より高いバイアビリティを実現する、エレクトロポレーションのための回路の提供。【解決手段】一対の負荷端子１２，１４を介して、細胞を含むバッファに直流パルスを印加して導入を行うエレクトロポレーションのための回路２。エレクトロポレーションは、シグナルジェネレータ４と、オン状態となることにより一対の負荷端子１２，１４を短絡するスイッチング素子Ｑ１，Ｑ２とを含む回路２。シグナルジェネレータ４は、直流パルスを印加しないときの全て又は一部にて、スイッチング素子Ｑ１，Ｑ２をオン状態とする信号をスイッチング素子Ｑ１，Ｑ２に与える回路２。【選択図】図１
2017085974.tif 000002
【特許請求の範囲】
【請求項１】
一対の負荷端子を介して、細胞を含むバッファに直流パルスを印加して導入を行うエレクトロポレーションのための回路であって、
直流パルスを印加しないときの全て又は一部にて、一対の負荷端子を短絡する回路。
【請求項２】
一つの直流パルスについて開始の直前の極短時間及び終了の直後の極短時間には、一対の負荷端子を短絡しない
請求項１に記載の回路。
【請求項３】
一対の負荷端子を介して、細胞を含むバッファに直流パルスを印加して導入を行うエレクトロポレーションのための回路であって、
シグナルジェネレータと、
オン状態となることにより一対の負荷端子を短絡するスイッチング素子と
を含み、
前記シグナルジェネレータは、直流パルスを印加しないときの全て又は一部にて、前記スイッチング素子をオン状態とする信号を前記スイッチング素子に与える
回路。
【請求項４】
前記シグナルジェネレータは、一つの直流パルスについて開始の直前の極短時間及び終了の直後の極短時間には、前記スイッチング素子をオン状態とする信号を発しない
請求項３に記載の回路。
【請求項５】
一対の負荷端子を介して、細胞を含むバッファに直流パルスを印加する、エレクトロポレーションにより導入を行う方法であって、
直流パルスを印加しないときの全て又は一部にて、一対の負荷端子を短絡する、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、細胞を含むバッファに直流パルスを印加して導入を行うエレクトロポレーションのための回路に関する。
【背景技術】
【０００２】
エレクトロポレーションとは、細胞懸濁液に電気パルスをかけることで細胞膜に微小な穴を空け、ＤＮＡを細胞内部に送り込むことで、形質転換することである。エレクトロポレーションは、目的の遺伝子を、細胞または組織に発現させるのに有用な手段であり、多くの生物種で幅広く用いられてきた。
【０００３】
今日では、導入効率、即ちバイアビリティの高いエレクトロポレーションの技術の開発が、求められている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１５／０４９８９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、より高いバイアビリティを実現する、エレクトロポレーションのための回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上記の目的を達成するためになされたものである。本発明に係る回路は、  一対の負荷端子を介して、細胞を含むバッファに直流パルスを印加して導入を行うエレクトロポレーションのための回路であって、直流パルスを印加しないときの全て又は一部にて、一対の負荷端子を短絡する回路である。
【発明の効果】
【０００７】
本発明に係るエレクトロポレーションのための回路は、高いバイアビリティを実現することができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係るエレクトロポレーションのための回路の回路図、及び、当該回路で用いられる信号波形の図である。
【図２】図２（ａ）は、第２の実施形態に係るエレクトロポレーションのための回路の回路図である。図２（ｂ）は、図２（ａ）に示す回路で用いられる信号波形の図である。
【図３】エレクトロポレーション装置を示す図である。
【図４】エレクトロポレーション装置が発生する直流パルスの波形の図である。
【発明を実施するための形態】
【０００９】
本発明で使用するエレクトロポレータは、電気パルスの発生装置を意味する。エレクトロポレータは、例えば、BioRad社、BTX社、BEX社、Intracel社、Eppendorf社などから購入できる。また、本発明において、「エレクトロポレーション用電極」は、従来のエレクトロポレーション法において使用されるあらゆる電極を含む。例えば、白金、金、アルミニウムなどの金属からなる電極が挙げられる。通常、２本の電極が約０.２５ｍｍないし約１０ｍｍ、例えば約０.５ｍｍないし約４ｍｍまたは約１ｍｍないし約２ｍｍのギャップをあけて配置され、そのギャップに細胞を含む溶液を置くことができる。エレクトロポレーション用電極は、例えば、BioRad社、BTX社、BEX社、Intracel社、Eppendorf社などから購入できる。エレクトロポレーションに使用できる溶液は、エレクトロポレーションを実施する間に細胞が生存できるバッファであればよい。
【００１０】
１．実施形態に到る経緯
図３ａは、従来のエレクトロポレーション装置の全体を示す図（写真）である。図３ａに示すエレクトロポレーション装置では、ギャップ距離１ｍｍ、長さ１０ｍｍ、幅３ｍｍ、高さ０.５ｍｍであり、電極間に５μｌの溶液を保持できる白金ブロック電極（図３ｃ）が実体顕微鏡（図３ａ左）にセットされ、エレクトロポレータ（CUY21EDIT II）（図３ａ右）に連結されている。なお、白金ブロック電極の大きさはこれに限定されるものでは無く、電極も白金に限定されない。図３ｂは、図３ａ内の四角で囲んだ部分の拡大図である。図３ｃは、白金ブロック電極の模式図である。細胞は、電極間のギャップ中の溶液（バッファ）中に置かれている。図３ｄは、電極間のギャップに置かれた受精卵の顕微鏡像である。
【００１１】
図３ｅは、エレクトロポレーションにおいて、細胞を含むバッファに印加される直流パルスの例である。ここでは、１０Ｖないし５０Ｖ、３ｍｓｅｃのスクエアパルスを、９７ｍｓｅｃの間隔で、３回ないし１１回反復することを示している。
【００１２】
更に、図４（ａ）は、エレクトロポレータの出力波形の例である。３０Ｖ、３ｍｓｅｃのスクエアパルスを、９７ｍｓｅｃの間隔で、＋方向に５回、−方向に５回反復することを示している。なお、上方に電圧変化、下方に電流変化を示している。
【００１３】
図４（ａ）に示す出力波形からは、次のような問題点が読み取れる。パルスの印加直後に、バッファ内における化学反応による電荷の残留（又は逆反応）を原因とする、長周期の電圧変化が発生している。例えば、＋方向のパルスとパルスの間では、エレクトロポレータからは何ら印加等の動作を行っていないにもかかわらず、僅かながら電圧が生じている。図４（ｂ）は、図４（ａ）の時間軸を拡大した図である。＋方向のパルス発生後、パルス電位が降り切ることなく、負荷端子間に僅かな電圧が生じていることがわかる。
【００１４】
このような、長周期の電圧変化の存在は、エレクトロポレーションにおける、導入効率、即ち、バイアビリティを下げる要因となっている。
【００１５】
また、電極の材質やバッファの種類により、エレクトロポレータにて、パルスを印加する前でもごく僅かな起電力が発生し得ることも実験により確認されている。
【００１６】
本発明の実施形態に係るエレクトロポレーションのための回路は、新たに設ける短絡回路により、パルス発生時及びパルス発生前後にエレクトロポレータの負荷端子に生じる長周期の電圧変化を無くし、これによってバイアビリティを向上させるものである。
【００１７】
２．実施形態
以下、図面を参照して、本発明に係る好適な実施形態を説明する。
【００１８】
２．１．第１の実施形態
図１は、第１の実施形態に係るエレクトロポレーションのための回路についての概略の回路図、及び、当該回路で用いられる信号波形の図である。
【００１９】
２．１．１．第１の実施形態の構成
図１に示す本実施形態に係るエレクトロポレーションのための回路２は、負荷１６に対して＋電圧を印加する＋用電源６、負荷１６に対して−電圧を印加する−用電源８、負荷１６に対する一対の出力（負荷）端子１２、１４、＋用電源６と出力（負荷）端子１２の間に設けられる＋用電源６のための＋出力用スイッチ回路Ａ、及び、−用電源８と出力（負荷）端子１４の間に設けられる−用電源８のための−出力用スイッチ回路Ｂを、含む。なお、ここでの「負荷」とは、例えば、細胞を含むバッファである。
【００２０】
図１に示すエレクトロポレーションのための回路２は、更に、二つの出力（負荷）端子１２、１４の間に逆直列に接続配置される第１の短絡用素子Ｑ１と第２の短絡用素子Ｑ２、並びに、短絡用素子駆動用電源１０及び短絡用素子スイッチ回路Ｃを含む。ここで「逆直列」は、いずれもＮ型ＭＯＳＦＥＴである、第１の短絡用素子Ｑ１と第２の短絡用素子Ｑ２との、ソース同士及びゲート同士を接続することを意味する。
【００２１】
更に、図１に示すエレクトロポレーションのための回路２は、シグナルジェネレータ４を含む。シグナルジェネレータ４は、＋出力用スイッチ回路Ａ、−出力用スイッチ回路Ｂ、及び、短絡用素子スイッチ回路Ｃにおける、夫々のスイッチングのタイミングを制御する信号（シグナル）を生成する。
【００２２】
＋用電源６は、負荷１６に対して＋の直流パルスを印加するための電源である。＋出力用スイッチ回路Ａのスイッチング作用により、負荷１６に印加される複数のスクエアパルスが生成される。＋出力用スイッチ回路Ａのスイッチング作用は、シグナルジェネレータ４から＋出力用スイッチ回路Ａへの信号により制御（決定）される。
【００２３】
同様に、−用電源８は、負荷１６に対して−の直流パルスを印加するための電源である。−出力用スイッチ回路Ｂのスイッチング作用により、負荷１６に印加される複数のスクエアパルスが生成される。−出力用スイッチ回路Ｂのスイッチング作用は、シグナルジェネレータ４から−出力用スイッチ回路Ｂへの信号により制御（決定）される。
【００２４】
短絡用素子駆動用電源１０及び短絡用素子スイッチ回路Ｃは、逆直列に接続された第１の短絡用素子Ｑ１と第２の短絡用素子Ｑ２との夫々にて同時にゲート・ソース間に所定の電圧を印加する。短絡用素子駆動用電源１０は他の電源から絶縁されたものである。同時にゲート・ソース間に所定の電圧が印加されることにより、第１の短絡用素子Ｑ１及び第２の短絡用素子Ｑ２の夫々の、ドレイン・ソース間が同時に低インピーダンス状態となり、即ちオン状態となり、二つの出力（負荷）端子間が短絡される。
【００２５】
二つの出力（負荷）端子間が短絡されるタイミング、即ち、第１の短絡用素子Ｑ１と第２の短絡用素子Ｑ２との夫々にて同時にゲート・ソース間に所定の電圧が印加されるタイミングは、シグナルジェネレータ４から短絡用素子スイッチ回路Ｃへの信号により制御（決定）される。
【００２６】
短絡用素子駆動用電源１０は他の電源から絶縁されており、出力（負荷）端子１２、１４の極性に関わらず、第１の短絡用素子Ｑ１と第２の短絡用素子Ｑ２とを同時にオン状態にするものである。つまり、出力（負荷）端子の＋端子１２が＋であり−端子１４が−である場合、第１の短絡用素子Ｑ１は、通常の方向のオン状態となる。第２の短絡用素子Ｑ２では、極性が逆方向（即ち、ドレイン電圧がソースから見て−である方向）であるが、この場合でもオン状態となる（即ち、低抵抗状態となる）。このとき、寄生ダイオードに電流が流れているわけではない。
【００２７】
また、出力（負荷）端子の−端子１４が＋であり＋端子１２が−である場合、第２の短絡用素子Ｑ２は、通常の方向のオン状態となる。第１の短絡用素子Ｑ１では、極性が逆方向（即ち、ドレイン電圧がソースから見て−である方向）であるが、この場合でもオン状態となる（即ち、低抵抗状態となる）。このとき、寄生ダイオードに電流が流れているわけではない。
【００２８】
２．１．２．第１の実施形態の動作
２．１．２．１．負荷に対して＋の直流パルスを続けて印加する動作
本実施形態に係るエレクトロポレーションのための回路における、信号手順を説明する。まず、負荷１６に対して＋の直流パルスを続けて印加する手順を示す。
【００２９】
【表１】
2017085974.tif 000003
【００３０】
表１は、「出力待機状態」「出力移行」「＋出力」「出力移行」の４つの手順を繰り返す、エレクトロポレーションのための回路２の動作を模式的に示す表である。
（１）出力待機状態
＋出力用スイッチ回路Ａ及び−出力用スイッチ回路Ｂは、オフである。
このとき、短絡用素子スイッチ回路Ｃがオンとなることにより、第１の短絡用素子Ｑ１と第２の短絡用素子Ｑ２との夫々にて同時にゲート・ソース間に所定の電圧が印加され、第１の短絡用素子Ｑ１及び第２の短絡用素子Ｑ２の夫々がオン状態となり、二つの出力（負荷）端子１２、１４間が短絡される。
【００３１】
（２）出力移行
＋出力用スイッチ回路Ａ、−出力用スイッチ回路Ｂ、及び短絡用素子スイッチ回路Ｃのいずれもが、オフとなる。この時間は極短時間（数μｓ）であり、各スイッチ回路（スイッチ素子）のオン／オフ切換時における短絡防止のための時間である。
【００３２】
（３）＋出力
＋出力用スイッチ回路Ａがオンとなり、出力（負荷）端子１２、１４から負荷１６に対して＋の直流パルスが印加される。なお、出力（負荷）端子１２、１４から負荷１６に対して−の直流パルスを印加する場合は、−出力用スイッチ回路Ｂがオンとされる。＋出力用スイッチ回路Ａと−出力用スイッチ回路Ｂとにおける、同時のオン状態はあってはならない。
【００３３】
（４）出力移行
＋出力用スイッチ回路Ａ、−出力用スイッチ回路Ｂ、及び短絡用素子スイッチ回路Ｃのいずれもが、オフとなる。この時間も極短時間（数μｓ）であり、各スイッチ回路（スイッチ素子）のオン／オフ切換時における短絡防止のための時間である。
【００３４】
（５）「（１）出力待機状態」
再び、二つの出力（負荷）端子１２、１４間が短絡される状態の期間である。この短絡により、負荷（バッファ）内における化学反応による電荷の残留を原因とする長周期の電圧変化が、減少又は消滅する。
以下、「（２）出力移行」「（３）＋出力」「（４）出力移行」「（１）出力待機状態」・・・の手順が繰り返される。
【００３５】
前にも説明したように、「（２）（４）出力移行」は、各スイッチ回路（スイッチ素子）がオン／オフするときに遅延が生じるために、全スイッチ素子をオフする期間を設け、素子間の短絡を防ぐためのものである。
【００３６】
図１に示す回路２における、シグナルジェネレータ４内部の信号波形の前半部分は、上述の、＋の直流パルスを続けて印加する手順（（１）（２）（３）（４））において、各スイッチ回路（Ａ、Ｂ、Ｃ）に与えられる（即ち、指示される）信号の例である。
【００３７】
更に、図１の最下に示す波形の前半部分は、上述の、＋の直流パルスを続けて印加する手順により生成され負荷１６に印加される複数の（三つの）スクエアパルスである。
【００３８】
２．１．２．２．負荷に対して−の直流パルスを続けて印加する動作
次に、負荷１６に対して−の直流パルスを続けて印加する手順を示す。
【００３９】
【表２】
2017085974.tif 000004
【００４０】
表２は、「出力待機状態」「出力移行」「−出力」「出力移行」の４つの手順を繰り返す、エレクトロポレーションのための回路２の動作を模式的に示す表である。表１と比べて、「（３）−出力」の手順が異なる。残りの手順は表１と同様である。
【００４１】
（１）出力待機状態
＋出力用スイッチ回路Ａ及び−出力用スイッチ回路Ｂは、オフである。
このとき、短絡用素子スイッチ回路Ｃがオンとなることにより、第１の短絡用素子Ｑ１と第２の短絡用素子Ｑ２との夫々にて同時にゲート・ソース間に所定の電圧が印加され、第１の短絡用素子Ｑ１及び第２の短絡用素子Ｑ２の夫々がオン状態となり、二つの出力（負荷）端子１２、１４間が短絡される。
【００４２】
（２）出力移行
＋出力用スイッチ回路Ａ、−出力用スイッチ回路Ｂ、及び短絡用素子スイッチ回路Ｃのいずれもが、オフとなる。この時間は極短時間（数μｓ）であり、各スイッチ回路（スイッチ素子）のオン／オフ切換時における短絡防止のための時間である。
【００４３】
（３）−出力
−出力用スイッチ回路Ｂがオンとなり、出力（負荷）端子１２、１４から負荷１６に対して−の直流パルスが印加される。なお、出力（負荷）端子１２、１４から負荷１６に対して＋の直流パルスを印加する場合は、＋出力用スイッチ回路Ａがオンとされる。＋出力用スイッチ回路Ａと−出力用スイッチ回路Ｂとにおける、同時のオン状態はあってはならない。
【００４４】
（４）出力移行
＋出力用スイッチ回路Ａ、−出力用スイッチ回路Ｂ、及び短絡用素子スイッチ回路Ｃのいずれもが、オフとなる。この時間も極短時間（数μｓ）であり、各スイッチ回路（スイッチ素子）のオン／オフ切換時における短絡防止のための時間である。
【００４５】
（５）「（１）出力待機状態」
再び、二つの出力（負荷）端子１２、１４間が短絡される状態の期間である。この短絡により、負荷（バッファ）内における化学反応による電荷の残留を原因とする長周期の電圧変化が、減少又は消滅する。
以下、「（２）出力移行」「（３）−出力」「（４）出力移行」「（１）出力待機状態」・・・の手順が繰り返される。
【００４６】
前にも説明したように、「（２）（４）出力移行」は、各スイッチ回路（スイッチ素子）がオン／オフするときに遅延が生じるために、全スイッチ素子をオフする期間を設け、素子間の短絡を防ぐためのものである。
【００４７】
図１に示す回路２における、シグナルジェネレータ４内部の信号波形の後半部分は、上述の、−の直流パルスを続けて印加する手順（（１）（２）（３）（４））において、各スイッチ回路（Ａ、Ｂ、Ｃ）に与えられる（即ち、指示される）信号の例である。
【００４８】
更に、図１の最下に示す波形の後半部分は、上述の、−の直流パルスを続けて印加する手順により生成され負荷１６に印加される複数の（三つの）スクエアパルスである。
【００４９】
２．１．２．３．動作のまとめ
以上のように、エレクトロポレーションのための回路２において、出力待機状態時に二つの出力（負荷）端子１２、１４間を短絡し、一方で出力時にスクエアパルスを出力することにより、負荷（バッファ）内における化学反応による電荷の残留を原因とする長周期の電圧変化を抑制でき、このことによりエレクトロポレーションにおけるバイアビリティを向上させることができる。なお、全ての出力待機状態時において二つの出力（負荷）端子１２、１４間を短絡しなくてもよい。即ち、出力待機状態時の一部において二つの出力（負荷）端子１２、１４間を短絡するだけでも、負荷（バッファ）内における化学反応による電荷の残留を原因とする長周期の電圧変化を、相当程度減少又は消滅させることができる。
【００５０】
２．１．３．第１の実施形態の変形例
第１の実施形態に係るエレクトロポレーションのための回路２において、＋出力用スイッチ回路Ａ及び−出力用スイッチ回路Ｂは、高速化を実現する半導体スイッチで構成されることが好ましい。なお、この＋出力用スイッチ回路Ａ及び−出力用スイッチ回路Ｂは、アンプ回路により構成されてもよい。このようにアンプ回路で構成される場合には、オフ時にハイインピーダンス出力をするものであることが望ましい。というのは、第１の短絡用素子Ｑ１と第２の短絡用素子Ｑ２とにより二つの出力（負荷）端子１２、１４が短絡する状態が実現するときに、＋出力用スイッチ回路Ａ又は−出力用スイッチ回路Ｂが低インピーダンス出力をするものであるならば、第１の短絡用素子Ｑ１及び第２の短絡用素子Ｑ２で構成される短絡回路によって、＋出力用スイッチ回路Ａ又は−出力用スイッチ回路Ｂに大電流が流れてしまうからである。
【００５１】
また、第１の実施形態に係るエレクトロポレーションのための回路２では、シグナルジェネレータ４、短絡用素子スイッチ回路Ｃ、第１の短絡用素子Ｑ１、及び第２の短絡用素子Ｑ２の動作により、二つの出力（負荷）端子１２、１４間の短絡を実現している。「出力待機状態」での、二つの出力（負荷）端子１２、１４間の短絡を実現し得る回路素子であれば、これら回路素子と置き換えることができる。
【００５２】
２．２．第２の実施形態
図２（ａ）は、第２の実施形態に係るエレクトロポレーションのための回路の回路図である。図２（ｂ）は、図２（ａ）に示す回路で用いられる信号波形の図である。
【００５３】
２．２．１．第２の実施形態の構成
図２（ａ）に示す本実施形態に係るエレクトロポレーションのための回路２’は、第１の実施形態に係る回路とは異なり、単電源で＋パルス及び−パルスを出力する回路であり、一般にブリッジ回路と称される回路に属するものである。図２（ａ）に示すエレクトロポレーションのための回路２’は、負荷１６に対して電圧（＋電圧と−電圧）を印加する電源７、負荷１６に対する一対の出力（負荷）端子１２、１４、電源７と出力（負荷）端子１２の間に設けられる＋出力用スイッチ回路１、及び、電源７と出力（負荷）端子１４の間に設けられる−出力用スイッチ回路３を、含む。
【００５４】
図２（ａ）に示すエレクトロポレーションのための回路２’は、更に、二つの出力（負荷）端子１２、１４の間に逆直列に接続配置される第１の短絡用素子Ｑ１と第２の短絡用素子Ｑ２とを含む。更に、図２（ａ）に示すエレクトロポレーションのための回路２’は、シグナルｋ、シグナルｌ、シグナルｍ、及びシグナルｎを生成するシグナルジェネレータ５を含む。シグナルジェネレータ５は、生成するシグナルｋ及びシグナルｎにより、＋出力用スイッチ回路１、及び、−出力用スイッチ回路３における、夫々のスイッチングのタイミングを制御する。
【００５５】
電源７は、負荷１６に対して＋及び−の直流パルスを印加するための電源である。＋出力用スイッチ回路１及び−出力用スイッチ回路３のスイッチング作用により、負荷１６に印加される複数のスクエアパルスが生成される。＋出力用スイッチ回路１及び−出力用スイッチ回路３のスイッチング作用は、シグナルジェネレータ５から＋出力用スイッチ回路１及び−出力用スイッチ回路３への信号（シグナルｋ、シグナルｎ）により制御（決定）される。
【００５６】
また、シグナルジェネレータ５は、第１の短絡用素子Ｑ１と第２の短絡用素子Ｑ２との夫々に対して、ゲート・ソース間に、シグナルｍ及びシグナルｌにより、夫々の信号（電圧）を夫々のタイミングで印加する。ここで、シグナルジェネレータ５が、同時にゲート・ソース間に所定の電圧（信号）を印加すれば、第１の短絡用素子Ｑ１及び第２の短絡用素子Ｑ２の夫々の、ドレイン・ソース間が同時に低インピーダンス状態となり（即ち、オン状態となり）、二つの出力（負荷）端子間が短絡されることになる。
【００５７】
２．２．２．第２の実施形態の動作
２．２．２．１．負荷に対して＋の直流パルスを続けて印加する動作
本実施形態に係るエレクトロポレーションのための回路２’における、信号手順を説明する。まず、負荷１６に対して＋の直流パルスを続けて印加する手順を示す。
【００５８】
【表３】
2017085974.tif 000005
【００５９】
表３は、「出力待機（短絡）」「＋出力移行」「＋出力」「短絡移行」の４つの手順を繰り返す、エレクトロポレーションのための回路２’の動作を模式的に示す表である。
（１）出力待機（短絡）
シグナルｋ及びシグナルｎがＯＦＦであることから、＋出力用スイッチ回路１及び−出力用スイッチ回路３は、オフである。
このとき、シグナルｍ及びシグナルｌがＯＮとなることにより、第１の短絡用素子Ｑ１と第２の短絡用素子Ｑ２との夫々にて同時にゲート・ソース間に所定の信号（電圧）が印加され、第１の短絡用素子Ｑ１及び第２の短絡用素子Ｑ２の夫々がオン状態となり、二つの出力（負荷）端子１２、１４間が短絡される。
【００６０】
（２）＋出力移行
シグナルｋ、シグナルｎ、及びシグナルｍがＯＦＦであることから、＋出力用スイッチ回路１、−出力用スイッチ回路３、及び第１の短絡用素子Ｑ１のいずれもが、オフとなる。この時間は極短時間（数μｓ）であり、各スイッチ回路（スイッチ素子）のオン／オフ切換時における短絡防止のための時間である。
【００６１】
（３）＋出力
シグナルｋ及びシグナルｌがＯＮであることから、＋出力用スイッチ回路１及び第２の短絡用素子Ｑ２がオンとなり、出力（負荷）端子１２、１４から負荷１６に対して＋の直流パルスが印加される。
【００６２】
（４）短絡移行
シグナルｋ、シグナルｎ、及びシグナルｍがＯＦＦであることから、＋出力用スイッチ回路１、−出力用スイッチ回路３、及び第１の短絡用素子Ｑ１のいずれもが、オフとなる。この時間も極短時間（数μｓ）であり、各スイッチ回路（スイッチ素子）のオン／オフ切換時における短絡防止のための時間である。
【００６３】
（５）「（１）出力待機（短絡）」
再び、二つの出力（負荷）端子１２、１４間が短絡される状態の期間である。この短絡により、負荷（バッファ）内における化学反応による電荷の残留を原因とする長周期の電圧変化が、消滅する。
以下、「（２）＋出力移行」「（３）＋出力」「（４）短絡移行」「（１）出力待機（短絡）」・・・の手順が繰り返される。
【００６４】
第１の実施形態と同様に、「（２）＋出力移行、（４）短絡移行」は、各スイッチ回路（スイッチ素子）がオン／オフするときに遅延が生じるために、＋出力用スイッチ回路１、−出力用スイッチ回路３、及び第１の短絡用素子Ｑ１をオフする期間を設け、素子間の短絡を防ぐためのものである。
【００６５】
図２（ｂ）の下部に示す信号波形の前半部分は、上述の、＋の直流パルスを続けて印加する手順（（１）（２）（３）（４））において、シグナルジェネレータ５から各シグナル（ｋ、ｌ、ｎ、ｍ）として与えられる（即ち、指示される）信号の例である。
【００６６】
更に、図２（ｂ）の上部に示す信号波形の前半部分は、上述の、＋の直流パルスを続けて印加する手順により生成され負荷１６に印加される複数の（二つの）スクエアパルスである。
【００６７】
２．２．２．２．負荷に対して−の直流パルスを続けて印加する動作
次に、負荷１６に対して−の直流パルスを続けて印加する手順を示す。
【００６８】
【表４】
2017085974.tif 000006
【００６９】
表４は、「出力待機（短絡）」「−出力移行」「−出力」「短絡移行」の４つの手順を繰り返す、エレクトロポレーションのための回路２’の動作を模式的に示す表である。
（１）出力待機（短絡）
シグナルｋ及びシグナルｎがＯＦＦであることから、＋出力用スイッチ回路１及び−出力用スイッチ回路３は、オフである。
このとき、シグナルｍ及びシグナルｌがＯＮとなることにより、第１の短絡用素子Ｑ１と第２の短絡用素子Ｑ２との夫々にて同時にゲート・ソース間に所定の信号（電圧）が印加され、第１の短絡用素子Ｑ１及び第２の短絡用素子Ｑ２の夫々がオン状態となり、二つの出力（負荷）端子１２、１４間が短絡される。
【００７０】
（５）−出力移行
シグナルｋ、シグナルｌ、及びシグナルｎがＯＦＦであることから、＋出力用スイッチ回路１、−出力用スイッチ回路３、及び第２の短絡用素子Ｑ２のいずれもが、オフとなる。この時間は極短時間（数μｓ）であり、各スイッチ回路（スイッチ素子）のオン／オフ切換時における短絡防止のための時間である。
【００７１】
（６）−出力
シグナルｎ及びシグナルｍがＯＮであることから、−出力用スイッチ回路３及び第１の短絡用素子Ｑ１がオンとなり、出力（負荷）端子１２、１４から負荷１６に対して−の直流パルスが印加される。
【００７２】
（７）短絡移行
シグナルｋ、シグナルｌ、及びシグナルｎがＯＦＦであることから、＋出力用スイッチ回路１、−出力用スイッチ回路３、及び第２の短絡用素子Ｑ２のいずれもが、オフとなる。この時間も極短時間（数μｓ）であり、各スイッチ回路（スイッチ素子）のオン／オフ切換時における短絡防止のための時間である。
【００７３】
（８）「（１）出力待機（短絡）」
再び、二つの出力（負荷）端子１２、１４間が短絡される状態の期間である。この短絡により、負荷（バッファ）内における化学反応による電荷の残留を原因とする長周期の電圧変化が、消滅する。
以下、「（５）−出力移行」「（６）−出力」「（７）短絡移行」「（１）出力待機（短絡）」・・・の手順が繰り返される。
【００７４】
第１の実施形態と同様に、「（５）−出力移行、（７）短絡移行」は、各スイッチ回路（スイッチ素子）がオン／オフするときに遅延が生じるために、＋出力用スイッチ回路１、−出力用スイッチ回路３、及び第２の短絡用素子Ｑ２をオフする期間を設け、素子間の短絡を防ぐためのものである。
【００７５】
図２（ｂ）の下部に示す信号波形の後半部分は、上述の、−の直流パルスを続けて印加する手順（（１）（５）（６）（７））において、シグナルジェネレータ５から各シグナル（ｋ、ｌ、ｎ、ｍ）として与えられる（即ち、指示される）信号の例である。
【００７６】
更に、図２（ｂ）の上部に示す信号波形の後半部分は、上述の、−の直流パルスを続けて印加する手順により生成され負荷１６に印加される複数の（二つの）スクエアパルスである。
【００７７】
２．２．２．３．動作のまとめ
以上のように、エレクトロポレーションのための回路２’において、出力待機状態時に二つの出力（負荷）端子１２、１４間を短絡し、一方で出力時にスクエアパルスを出力することにより、負荷（バッファ）内における化学反応による電荷の残留を原因とする長周期の電圧変化を抑制でき、このことによりエレクトロポレーションにおけるバイアビリティを向上させることができる。なお、第２の実施形態に係るエレクトロポレーションのための回路２’が属するブリッジ回路は、通常、電源出力スイッチング回路（フルブリッジスイッチング：インバータ）として利用されるものであるが、通常のフルブリッジ回路は、本実施形態の回路における、出力待機（短絡）のための構成を備えるものでは無く、よって、出力待機（短絡）の動作を行うものでは無い。
【００７８】
また、本実施形態においても、全ての出力待機時にて、二つの出力（負荷）端子１２、１４間を短絡しなくてもよい。即ち、出力待機時の一部において二つの出力（負荷）端子１２、１４間を短絡するだけでも、負荷（バッファ）内における化学反応による電荷の残留を原因とする長周期の電圧変化を、相当程度減少又は消滅させることができる。
【００７９】
２．２．３．第２の実施形態の変形例
第２の実施形態に係るエレクトロポレーションのための回路２’において、＋出力用スイッチ回路１及び−出力用スイッチ回路３は、第１の実施形態と同様に、アンプ回路により構成されてもよい。
【００８０】
また、第２の実施形態に係るエレクトロポレーションのための回路２’においては、＋出力用スイッチ回路１及び−出力用スイッチ回路３と、第１の短絡用素子Ｑ１及び第２の短絡用素子Ｑ２とは、位置が入れ替わってもよい。
【００８１】
第１の短絡用素子Ｑ１及び第２の短絡用素子Ｑ２は、Ｎ型ＭＯＳＦＥＴであることが好ましいが、Ｐ型ＭＯＳＦＥＴであってもよい。このとき少なくとも１Ω以上のＯＮ抵抗を有することが好ましい。
【００８２】
＋出力用スイッチ回路１（又はアンプ回路）及び−出力用スイッチ回路３（又はアンプ回路）は、ＴＲ、ＦＥＴ、ＩＧＢＴなどであってもよい。
【００８３】
また、第２の実施形態に係るエレクトロポレーションのための回路２’では、シグナルジェネレータ５、第１の短絡用素子Ｑ１、及び第２の短絡用素子Ｑ２の動作により、二つの出力（負荷）端子１２、１４間の短絡を実現している。「出力待機」時にて、二つの出力（負荷）端子１２、１４間の短絡を実現し得る回路素子であれば、これら回路素子と置き換えることができる。
【符号の説明】
【００８４】
１、Ａ・・・＋出力用スイッチ回路、２、２’・・・エレクトロポレーションのための回路、３、Ｂ・・・−出力用スイッチ回路、４、５・・・シグナルジェネレータ、６・・・＋用電源、７・・・電源、８・・・−用電源、１０・・・短絡用素子駆動用電源、１２・・・出力（負荷）端子（＋）、１４・・・出力（負荷）端子（−）、１６・・・負荷、Ｃ・・・短絡用素子スイッチ回路、Ｑ１・・・第１の短絡用素子、Ｑ２・・・第２の短絡用素子。
【図１】
2017085974.tif 000007
【図２】
2017085974.tif 000008
【図３】
2017085974.tif 000009
【図４】
2017085974.tif 000010