(57)【要約】【課題】半導体チップで発生した熱が基板に逃げやすい構造を有するインターポーザを提供する。【解決手段】本発明の一実施形態に係るインターポーザによれば、基板と前記基板の第１面側に配置され、第１配線層と前記第１配線層よりも前記基板に遠い層に配置された第２配線層とを含む第１積層体と、前記第１面と反対側の面である第２面側に配置され、第３配線層と前記第３配線層よりも前記基板に遠い層に配置された第４配線層とを含む第２積層体と、前記第１積層体と前記基板と前記第２積層体とを貫通する貫通孔と、前記貫通孔の少なくとも側壁に配置され、前記第２配線層と前記第４配線層とを接続する導電層とを備えてもよい。【選択図】図１
2017073413.tif 000002
【特許請求の範囲】
【請求項１】
基板と
前記基板の第１面側に配置され、第１配線層と前記第１配線層よりも前記基板に遠い層に配置された第２配線層とを含む第１積層体と、
前記第１面と反対側の面である第２面側に配置され、第３配線層と前記第３配線層よりも前記基板に遠い層に配置された第４配線層とを含む第２積層体と、
前記第１積層体と前記基板と前記第２積層体とを貫通する貫通孔と、
前記貫通孔の少なくとも側壁に配置され、前記第２配線層と前記第４配線層とを接続する導電層と
を備えるインターポーザ。
【請求項２】
前記第２配線層は、前記第１積層体に含まれる複数の配線層の中の最上層の配線層であり、
前記第４配線層は、前記第２積層体に含まれる複数の配線層の中の最上層の配線層であることを特徴とする請求項１に記載のインターポーザ。
【請求項３】
請求項１または請求項２に記載の前記インターポーザと、
前記インターポーザに並んで配置された他の基板またはチップを有することを特徴とする半導体装置。
【請求項４】
第１面及び第２面を有する基板の前記第１面に、第１配線層と前記第１配線層よりも前記基板に遠い層に配置された第２配線層とを含む第１積層体を積層し、
前記第２面に、第３配線層と前記第３配線層よりも前記基板に遠い層に配置された第４配線層とを含む第２積層体を積層し、
前記第１積層体と前記基板と前記第２積層体とを貫通する貫通孔を形成し、
前記第２配線層と前記第４配線層とを接続するように、前記貫通孔の少なくとも側壁に導電層を形成することを特徴とするインターポーザの製造方法。
【請求項５】
前記第２配線層は、前記第１積層体に含まれる複数の配線層の中の最上層の配線層であり、
前記第４配線層は、前記第２積層体に含まれる複数の配線層の中の最上層の配線層であることを特徴とする請求項４に記載のインターポーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターポーザ及びその製造方法に関する。本発明は、特に、再配線層から直接接合されている貫通電極を含むインターポーザ及びインターポーザの製造方法に関する。
【背景技術】
【０００２】
近年、集積回路の高性能化に伴い、集積回路はより微細化・複雑化している。このような集積回路には、回路動作のために必要な電源やロジック信号を外部装置（チップ）から入力するための接続端子が配置されている。しかしながら、集積回路の微細化・複雑化によって集積回路上の接続端子は非常に狭いピッチで配置されており、チップの接続端子のピッチと比較して数倍から数十倍程度小さい。
【０００３】
上記のように、各々の接続端子のピッチが異なる集積回路とチップとを接続する場合に、接続端子のピッチサイズを変換するための仲介基板となるインターポーザが用いられる。インターポーザでは、基板の一方の面に配置された配線には集積回路が実装され、他方の面に配置された配線にはチップが実装され、基板の両面にそれぞれ配置された配線同士は当該基板を貫通する貫通電極によって接続されている。インターポーザとしては、シリコン基板を使用した貫通電極基板であるＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ  Ｖｉａ）やガラス基板を使用した貫通電極基板であるＴＧＶ（Ｔｈｒｏｕｇｈ―Ｇｌａｓｓ  Ｖｉａ）が開発されている。
【０００４】
また、半導体チップの高性能化に伴う多ピン化により、半導体チップを実装するための配線基板として、配線層を多層化した多層配線基板の重要性が高まっている。
【０００５】
貫通電極を含む多層配線基板としては、従来、貫通電極に接続する配線層は、複数の配線層の中で最も基板に近い配線層である（例えば、特許文献１）。従来の貫通電極を含む多層配線基板に半導体チップを実装した場合、図１９に示すように、半導体チップ９３０のバンプ９１０が接続する配線層８６２から複数の配線層を通って貫通電極８１０に接続するルートの距離は、長い。また、従来の貫通電極を含む多層配線基板８０の貫通電極８１０が、コンフォーマルに形成される場合、貫通孔の側壁に導電層が形成され、貫通電極が形成されることから、開口部８１５が存在することになる。そして、貫通電極の形成に続いて、多層配線層を形成する場合、この開口部８１５にレジスト液などが入らないようにするために、ドライフィルムをラミネートすることになる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−２３９１８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、半導体チップのバンプが接続する配線層から複数の配線層を通って貫通電極に接続するルートの距離が長いと、半導体チップで発生した熱が基板に逃げにくいという問題がある。また、ドライフィルムはコストが高いという問題もある。
【０００８】
本発明は、上記のような従来技術に伴う課題を解決しようとするものであって、その目的とするところは、半導体チップで発生した熱が基板に逃げやすい構造を有するインターポーザを提供するところにある。
【０００９】
また、本発明の他の目的は、開口部にレジスト液などが入らないようにするためのドライフィルムを用いず、コストを低減させるところにある。
【課題を解決するための手段】
【００１０】
本実施形態によれば、基板と前記基板の第１面側に配置され、第１配線層と前記第１配線層よりも前記基板に遠い層に配置された第２配線層とを含む第１積層体と、前記第１面と反対側の面である第２面側に配置され、第３配線層と前記第３配線層よりも前記基板に遠い層に配置された第４配線層とを含む第２積層体と、前記第１積層体と前記基板と前記第２積層体とを貫通する貫通孔と、前記貫通孔の少なくとも側壁に配置され、前記第２配線層と前記第４配線層とを接続する導電層とを備えるインターポーザが提供される。
【００１１】
本実施形態によれば、半導体チップで発生した熱が基板に逃げやすい構造を有するインターポーザを提供することができる。
【００１２】
前記第２配線層は、前記第１積層体に含まれる複数の配線層の中の最上層の配線層であり、前記第４配線層は、前記第２積層体に含まれる複数の配線層の中の最上層の配線層であってもよい。
【００１３】
本実施形態によれば、半導体チップで発生した熱がより基板に逃げやすい構造を有するインターポーザを提供することができる。
【００１４】
本実施形態によれば、前記インターポーザと、前記インターポーザに並んで配置された他の基板またはチップを有することを特徴とする半導体装置が提供される。
【００１５】
本実施形態によれば、半導体チップで発生した熱が基板に逃げやすい構造を有する半導体装置を提供することができる。
【００１６】
本実施形態によれば、第１面及び第２面を有する基板の前記第１面に、第１配線層と前記第１配線層よりも前記基板に遠い層に配置された第２配線層とを含む第１積層体を積層し、前記第２面に、第３配線層と前記第３配線層よりも前記基板に遠い層に配置された第４配線層とを含む第２積層体を積層し、前記第１積層体と前記基板と前記第２積層体とを貫通する貫通孔を形成し、前記第２配線層と前記第４配線層とを接続するように、前記貫通孔の少なくとも側壁に導電層を形成することを特徴とするインターポーザの製造方法が提供される。
【００１７】
本実施形態によれば、開口部にレジスト液などが入らないようにするためのドライフィルムを用いず、コストを低減させることができる。
【００１８】
前記第２配線層は、前記第１積層体に含まれる複数の配線層の中の最上層の配線層であり、前記第４配線層は、前記第２積層体に含まれる複数の配線層の中の最上層の配線層であることを特徴とするインターポーザの製造方法であってもよい。
【００１９】
本実施形態によれば、開口部にレジスト液などが入らないようにするためのドライフィルムを用いず、コストを低減させることができる。
【発明の効果】
【００２０】
本発明によれば、半導体チップで発生した熱が基板に逃げやすい構造を有するインターポーザを提供することができる。
【００２１】
また、本発明によれば、開口部にレジスト液などが入らないようにするためのドライフィルムを用いず、コストを低減させることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係る半導体装置の概要を示す端面図である。
【図２】本発明の一実施形態に係るインターポーザの製造方法において、第１配線層を形成する工程を示す端面図である。
【図３】本発明の一実施形態に係るインターポーザの製造方法において、第１配線層上に絶縁層を形成する工程を示す端面図である。
【図４】本発明の一実施形態に係るインターポーザの製造方法において、第１配線層上及び絶縁層上にシード層を形成する工程を示す端面図である。
【図５】本発明の一実施形態に係るインターポーザの製造方法において、シード層上にレジストマスクを形成する工程を示す端面図である。
【図６】本発明の一実施形態に係るインターポーザの製造方法において、レジストマスクから露出したシード層上にめっき層を形成する工程を示す端面図である。
【図７】本発明の一実施形態に係るインターポーザの製造方法において、シード層上のレジストマスクを除去する工程を示す端面図である。
【図８】本発明の一実施形態に係るインターポーザの製造方法において、めっき層から露出したシード層をエッチングする工程を示す端面図である。
【図９】本発明の一実施形態に係るインターポーザの製造方法において、第１配線層上に多層配線構造を形成する工程を示す端面図である。
【図１０】本発明の一実施形態に係るインターポーザの製造方法において、レジストを形成する工程を示す端面図である。
【図１１】本発明の一実施形態に係るインターポーザの製造方法において、露光する工程を示す端面図である。
【図１２】本発明の一実施形態に係るインターポーザの製造方法において、現像する工程を示す端面図である。
【図１３】本発明の一実施形態に係るインターポーザの製造方法において、エッチングした後を示す端面図である。
【図１４】本発明の一実施形態に係るインターポーザの製造方法において、貫通電極を形成する工程を示す端面図である。
【図１５】本発明の他の実施形態に係る半導体装置の概要を示す端面図である。
【図１６】本発明の一実施形態に係る半導体装置を別の例を示す図である。
【図１７】本発明の一実施形態に係る半導体装置のさらに別の例を示す図である。
【図１８】本発明の一実施形態に係る半導体装置のさらに別の例を示す図である。
【図１９】従来の半導体装置の概要を示す端面図である。
【発明を実施するための形態】
【００２３】
以下、本発明の一実施形態について、図面を参照しながら詳細に説明する。以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。また、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、第１積層体と第２積層体との上下関係が図示と逆になるように配置されてもよい。また、以下の説明で基板の第１面及び第２面は基板の特定の面を指すものではなく、基板の表面方向又は裏面方向を特定するもので、つまり基板に対する上下方向を特定するための名称である。
【００２４】
＜第１実施形態＞
［インターポーザを含む半導体装置の構成］
図１を用いて、本発明の一実施形態に係るインターポーザを含む半導体装置の構成について詳細に説明する。図１は、本発明の一実施形態に係る半導体装置の概要を示す端面図である。第１実施形態では、基板１００の一方の面（第１面１０１）側には、多層配線を含む積層体（第１積層体）、バンプ２１０、半導体チップ２３０が配置され、基板１００の他方の面（第２面１０２）側には、多層配線を含む積層体（第２積層体）が配置されている。ただし、多層配線構造体にはトランジスタ、抵抗素子、容量素子、ダイオード素子、及びコイルなどの素子が含まれていてもよい。
【００２５】
インターポーザ１０の第１積層体は、基板１００の第１面１０１上に配置される第１配線層１３０と、第１配線層１３０上に配置され、開口部１３７が設けられた絶縁層１３９と、絶縁層１３９上に配置され、開口部１３７を介して第１配線層１３０に接続された第１導電層１４２及び第２導電層１４４を含む配線層１４０と、配線層１４０上に配置され、開口部１４７が設けられた絶縁層１４９と、絶縁層１４９上に配置され、開口部１４７を介して配線層１４０に接続された第１導電層１５２及び第２導電層１５４を含む配線層１５０と、配線層１５０上に配置され、開口部１５７が設けられた絶縁層１５９と、絶縁層１５９上に配置され、開口部１５７を介して配線層１５０に接続された第２配線層１６２と、を含む。また、第１配線層１３０、配線層１４０、１５０、及び第２配線層１６２の最小加工寸法はＬ／Ｓ（ライン／スペース）＝２／２μｍである。なお、この例では、第１配線層１３０及び第２配線層１６２は、単層で形成されているが、積層で形成されてもよい。
【００２６】
インターポーザ１０の第２積層体は、基板１００の第２面１０２上に配置される第３配線層１２０と、第３配線層１２０上に配置され、開口部１２７が設けられた絶縁層１６９と、絶縁層１６９上に配置され、開口部１２７を介して第３配線層１２０に接続された第１導電層１７２及び第２導電層１７４を含む配線層１７０と、配線層１７０上に配置され、開口部１７７が設けられた絶縁層１７９と、絶縁層１７９上に配置され、開口部１７７を介して配線層１７０に接続された第１導電層１８２及び第２導電層１８４を含む配線層１８０と、配線層１８０上に配置され、開口部１８７が設けられた絶縁層１８９と、絶縁層１８９上に配置され、開口部１８７を介して配線層１８０に接続された第４配線層１９２と、を含む。なお、この例では、第３配線層１２０及び第４配線層１９２は、単層で形成されているが、積層で形成されてもよい。
【００２７】
インターポーザ１０は、第１積層体と基板１００と第２積層体とを貫通する貫通孔１１５を有し、貫通孔１１５の少なくとも側壁に配置され、第２配線層１６２と第４配線層１９２とを接続する貫通電極１１０を有する。また、半導体装置１は、インターポーザ１０の第２配線層１６２に接続されたバンプ２１０を介して実装された、半導体チップ２３０を有する。
【００２８】
基板１００としては、ガラス基板を使用することができる。また、ガラス基板の他にも、石英基板、サファイア基板、樹脂基板などの絶縁基板、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、ステンレス基板などの導電性基板を使用することができる。また、基板に使用する材料として、熱膨張係数が２×１０−６［／Ｋ］以上１７×１０−６［／Ｋ］以下の範囲の材料を使用することができる。また、これらが積層されたものであってもよい。
【００２９】
基板１００の厚さは、特に制限はないが、例えば、１００μｍ以上８００μｍ以下の厚さの基板を使用することができる。基板１００の厚さは、より好ましくは、２００μｍ以上４００μｍ以下であるとよい。上記の基板の厚さの下限よりも基板が薄くなると、基板のたわみが大きくなる。その影響で、製造過程におけるハンドリングが困難になるとともに、基板上に形成する薄膜等の内部応力により基板が反ってしまう。また、上記の基板の厚さの上限よりも基板が厚くなると貫通孔の形成工程が長くなる。その影響で、製造工程が長期化し、製造コストも上昇してしまう。
【００３０】
第１配線層１３０、導電層１４２、１５２及び第２配線層１６２は、下地の基板１００又は絶縁層１３９、１４９、１５９と密着性がよい導電材料を使用することができる。例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）これらの化合物、あるいはこれらの合金などを使用することができる。特に、第１導電層１４２、１５２の上に形成される第２導電層１４４、１５４が銅（Ｃｕ）を含む場合、第１導電層１４２、１５２は、Ｃｕの拡散を抑制する材料を使用することができ、例えば窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）、窒化タンタル（ＴａＮ）等を使用してもよい。ここで、第１導電層１４２、１５２の厚さは、特に制限はないが、例えば、５０ｎｍ以上４００ｎｍ以下の範囲で適宜選択することができる。
【００３１】
第２導電層１４４、１５４は、第１導電層１４２、１５２との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。
【００３２】
絶縁層１３９、１４９、１５９は、無機絶縁層、有機絶縁層、又は無機絶縁層と有機絶縁層との積層構造を用いることができる。
【００３３】
無機絶縁層としては、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、シリコンカーバイト（ＳｉＣ）、窒化シリコンカーバイト（ＳｉＣＮ）、炭素添加シリコンオキサイド（ＳｉＯＣ）などを使用することができる。ここで、絶縁層１３９、１４９、１５９として、上記の無機絶縁層を単層で使用してもよく、積層で使用してもよい。
【００３４】
有機絶縁層としては、ポリイミド、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、ＢＴレジン、ＦＲ−４、ＦＲ−５、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン 、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。また、上記の樹脂に、ガラス、タルク、マイカ、シリカ、アルミナ等、無機フィラーを併用して用いてもよい。ここで、絶縁層１３９、１４９、１５９に使用する樹脂は、応力緩和を目的として、常温にて１×１０９［ｄｙｎｅ／ｃｍ２］以下のヤング率を有する樹脂を使用してもよい。
【００３５】
ここで、貫通孔のアスペクト比とは、一般に、貫通孔の深さの値を貫通孔の開口の大きさで除した値で定義される。貫通孔１１５のアスペクト比は、好ましくは、２以上５以下である。貫通孔１１５のアスペクト比は、より好ましくは、３以上４以下であるとよい。
【００３６】
貫通孔１１５の孔径は、例えば、５０μｍ以上３００μｍ以下である。より好ましくは、７０μｍ以上１５０μｍ以下であるとよい。上記の貫通孔の孔径の上限よりも孔径が大きくなると、狭ピッチ化に対応できない。また、上記の貫通孔の孔径の下限よりも孔径が小さくなると、シード層を形成できない。また、貫通孔１１５の形状については、本実施形態では、円形状であるが、この形状に限定されるものではなく、矩形状や多角形状、楕円形状などであってもよい。
【００３７】
貫通電極１１０は、第１積層体上の一部、第２積層体上の一部及び貫通孔１１５の側壁に配置される。インターポーザ１０において、貫通電極１１０は、単層となっているが、シード層及びめっき層を含む２以上の層であってもよい。貫通電極１１０を形成する層は、ぞれぞれ、コンフォーマルに形成されている。ここで、コンフォーマルに形成するとは、覆われる層と同じ形状になるように層を形成することを意味する。もっとも、貫通電極１１０を形成する層は、コンフォーマルな形状に限定されず、凹凸があっても、貫通電極としての機能を有していればよい。
【００３８】
本実施形態によれば、貫通電極１１０は、第２配線層１６２と第４配線層１９２とを接続する。そのため、半導体チップ２３０で発生した熱は、バンプ２１０を介して、貫通電極１１０をとおり、基板１００に逃げていく。後述の従来のインターポーザ８０の場合、熱は、配線層（例えば、配線層８４０や配線層８５０）を通って逃げていく。他方、本実施形態によれば、他の配線層（例えば、配線層１４０や配線層１５０）を通るだけでなく、貫通電極１１０を通って逃げていく。したがって、本実施形態によれば、半導体チップ２３０で発生した熱が基板に逃げやすい構造を有するインターポーザ１０を提供することができる。
【００３９】
＜比較例＞
図１９は、従来の半導体装置の概要を示す端面図である。従来のインターポーザ８０には、基板８００の一方の面（第１面８０１）側には、多層配線を含む積層体（第１積層体）、バンプ９１０、半導体チップ９３０が配置され、基板８００の他方の面（第２面８０２）側には、多層配線を含む積層体（第２積層体）が配置されている。また、インターポーザ８０には、基板８００の第１面８０１と第２面８０２とを貫通する貫通孔８１５が形成されている。そして、貫通孔８１５の側壁には、貫通電極８１０が形成されている。
【００４０】
インターポーザ８０の第１積層体は、基板８００の第１面８０１上に配置され、貫通電極８１０と接続される第１配線層８３０と、第１配線層８３０上に配置され、開口部８３７が設けられた絶縁層８３９と、絶縁層８３９上に配置され、開口部８３７を介して第１配線層８３０に接続された第１導電層８４２及び第２導電層８４４を含む配線層８４０と、配線層８４０上に配置され、開口部８４７が設けられた絶縁層８４９と、絶縁層８４９上に配置され、開口部８４７を介して配線層８４０に接続された第１導電層８５２及び第２導電層８５４を含む配線層８５０と、配線層８５０上に配置され、開口部８５７が設けられた絶縁層８５９と、絶縁層８５９上に配置され、開口部８５７を介して配線層８５０に接続された第２配線層８６２と、を含む。
【００４１】
インターポーザ８０に半導体チップ９３０を実装すると、半導体チップ９３０のバンプ９１０が接続する配線層８６２から複数の配線層を通って貫通電極８１０に接続するルートの距離は、本実施形態と比較して長い。そのため、従来のインターポーザ８０によれば、本実施形態に比べて、半導体チップ８３０で発生した熱が基板８００に逃げにくい。
【００４２】
［インターポーザの製造方法］
図２から図１４を用いて、本発明の第１実施形態に係るインターポーザの製造方法を説明する。図２から図１４において、図１に示す要素と同じ要素には同一の符号を付した。ここで、基板としてガラス基板を使用した場合の製造方法について説明する。
【００４３】
図２は、本発明の一実施形態に係るインターポーザの製造方法において、第１配線層を形成する工程を示す端面図である。図２に示すように、基板１００上に、第１配線層１３０を形成する。第１配線層１３０は、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法（真空蒸着法およびスパッタリング法等）、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、又はめっき法によって形成することができる。また、第１配線層１３０は、単層で形成してもよく、又は積層で形成してもよい。
【００４４】
第１配線層１３０を積層で形成する場合は、上記の形成方法を複数組み合わせることができる。例えば、スパッタリング法で第１導電層を形成した後に、第１導電層をシード層としてめっき法で第２導電層を形成することができ、第１導電層及び第２導電層によって積層の第１配線層１３０を形成することができる。
【００４５】
図３は、本発明の一実施形態に係るインターポーザの製造方法において、第１配線層上に絶縁層を形成する工程を示す端面図である。図３に示すように、基板１００の第１面１０１上及び第１配線層１３０上に絶縁層１３９を形成する。ここで、絶縁層１３９は第１配線層１３０のパターン端部を覆うように基板の全面に形成され、第１配線層１３０の一部を露出する開口部１３７が設けられる。この例では、絶縁層１３９は、ＣＶＤ法を用いた無機絶縁層によって形成する。もっとも、有機絶縁層とする場合には、塗布法を用いてもよい。また、絶縁層１３９は、単層で形成してもよく、又は積層で形成してもよい。
【００４６】
絶縁層１３９を積層で形成する場合は、目的に応じて異なる性質を有する材料を形成することができる。例えば、第１配線層１３０の材料としてＣｕ等の熱拡散しやすい材料が用いられた場合、絶縁層１３９を第１無機絶縁層、第２無機絶縁層、及び有機絶縁層の性質の異なる層の積層構造を用いることができる。第１無機絶縁層としては、Ｃｕの熱拡散を抑制する性質の層を第１配線層１３０上にＣＶＤ法で形成することができる。また、第２無機絶縁層としては、第１無機絶縁層よりも有機絶縁層との密着性が良好な層を第１無機絶縁層上にＣＶＤ法で形成することができる。また、有機絶縁層としては、第１配線層１３０のパターンによって形成された段差を緩和又は平坦化し、誘電率が低い層を上記の第２無機絶縁層上に塗布法で形成することができる。ここで、有機絶縁層として、感光性樹脂又は非感光性樹脂を使用することができる。
【００４７】
図４は、本発明の一実施形態に係るインターポーザの製造方法において、第１配線層上及び絶縁層上にシード層を形成する工程を示す端面図である。図４に示すように、絶縁層１３９上及び開口部１３７の底部で露出された第１配線層１３０上に、後に第１導電層１４２となるシード層３２５を形成する。シード層３２５は、ＰＶＤ法又はＣＶＤ法等により形成することができる。シード層３２５に使用する材料は、後にシード層３２５上に形成するめっき層３２６と同じ材質を選択することができる。シード層３２５は、後の工程でめっき層３２６を形成する際に、電解めっき法におけるシードとして用いられる。ここで、シード層３２５は、好ましくは２０ｎｍ以上１μｍ以下の膜厚で形成するとよい。また、シード層３２５は、より好ましくは１００ｎｍ以上３００ｎｍ以下の膜厚で形成するとよい。
【００４８】
図５は、本発明の一実施形態に係るインターポーザの製造方法において、シード層上にレジストマスクを形成する工程を示す端面図である。図５に示すように、シード層３２５上にフォトレジストを塗布した後に、露光及び現像を行うことによりレジストパターン３２９を形成する。レジストパターン３２９は、少なくとも図１に示す配線層１４０のパターンが形成される領域を露出するように形成される。
【００４９】
図６は、本発明の一実施形態に係るインターポーザの製造方法において、レジストマスクから露出したシード層上にめっき層を形成する工程を示す端面図である。図６に示すように、レジストパターン３２９を形成後、シード層３２５に通電して電解めっき法を行い、レジストパターン３２９から露出しているシード層３２５上に、図１に示す配線層１４０のパターンが形成される領域にめっき層３２６を形成する。
【００５０】
図７は、本発明の一実施形態に係るインターポーザの製造方法において、シード層上のレジストマスクを除去する工程を示す端面図である。図７に示すように、めっき層３２６を形成した後に、レジストパターン３２９を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
【００５１】
図８は、本発明の一実施形態に係るインターポーザの製造方法において、めっき層から露出したシード層をエッチングする工程を示す端面図である。図８に示すように、レジストパターン３２９によって覆われ、上にめっき層３２６が形成されなかった領域のシード層３２５を除去（エッチング）することで、各々の配線を電気的に分離する。シード層３２５のエッチングによって、めっき層３２６の表面もエッチングされて薄膜化するため、この薄膜化の影響を考慮してめっき層３２６の膜厚を設定することが好ましい。この工程におけるエッチングとしては、ウェットエッチングやドライエッチングを使用することができる。この工程によって、シード層３２５から形成された第１導電層１４２及びめっき層３２６から形成された第２導電層１４４が形成され、配線層１４０が形成される。
【００５２】
図９は、本発明の一実施形態に係るインターポーザの製造方法において、積層体を形成する工程を示す端面図である。図８に示した構造に対して、図３から図８に示す工程を繰り返すことで配線層１４０上に絶縁層１４９を介して配線層１５０（第１導電層１５２及び第２導電層１５４の積層構造）を形成し、配線層１５０上に絶縁層１５９を介して第２配線層１６２を形成する。これらの工程によって、第１積層体が形成される。第２積層体の形成については、第１積層体の形成と同様であるため、ここでは、説明を省略する。
【００５３】
図１０は、本発明の一実施形態に係るインターポーザの製造方法において、レジストを形成する工程を示す端面図である。公知の方法によって、絶縁層１５９及び第２配線層１６２の上面にレジスト１９８を塗布する。
【００５４】
図１１は、本発明の一実施形態に係るインターポーザの製造方法において、露光する工程を示す端面図である。この例では、光を照射すると分解し、現像液に溶けるポジ型のレジストである。そのため、パターンマスクを取り付け、後述のドライエッチングでエッチングする領域に対応する領域１９９に光を照射する。もっとも、光を照射すると重合により現像液に溶けなくなるネガ型のレジストを用いた場合には、後述のドライエッチングでエッチングする領域に対応する領域以外の領域に光を照射する。
【００５５】
図１２は、本発明の一実施形態に係るインターポーザの製造方法において、現像する工程を示す端面図である。この例では、ポジ型のレジストを用いており、現像すると、後述のドライエッチングでエッチングする領域に対応する領域１９９が溶ける。そして、ドライエッチングを行った後、残っているレジストを除去する。
【００５６】
図１３は、本発明の一実施形態に係るインターポーザの製造方法において、エッチングした後を示す端面図である。ここで、貫通孔１１５の平面視における形状には特に制限はなく、例えば円形でもよく、それ以外にも矩形や多角形であってもよい。もちろん、角に丸みを帯びた矩形や多角形であってもよい。
【００５７】
図１４は、本発明の一実施形態に係るインターポーザの製造方法において、貫通電極を形成する工程を示す端面図である。図１４に示すように、貫通孔１５０の側壁、第１積層体の一部、第２積層体の一部に貫通電極１１０を形成する。この例では、貫通電極１１０は、単層として説明したが、これに限定されるものではなく、シード層及びめっき層の２層や２層以上の複数の層であってもよい。シード層及びめっき層を形成する方法については、公知であるため、ここでは説明を省略する。
【００５８】
以上のように、第１実施形態に係るインターポーザの製造方法によると、貫通孔１１５を形成して、貫通電極１１０を形成するのは、最後の工程である。そのため、貫通電極１１０の形成に続いて、多層配線層を形成することはない。したがって、貫通孔（開口部）にレジスト液などが入らないようにするためのドライフィルムを用いず、コストを低減させることができる
【００５９】
＜第２実施形態＞
［インターポーザの構成］
図１５は、本発明の他の実施形態に係る半導体装置の概要を示す端面図である。第２実施形態は、第１実施形態とほぼ同じ構成である。そのため、第１実施形態と重複する箇所についての説明は省略する。第２実施形態は、第１実施形態と、貫通電極の配置が異なる。すなわち、第１実施形態では、貫通電極１１０は、第１積層体の配線層の中の最上層の配線層である第２配線層１６２と、第２積層体の配線層の中の最上層の配線層である第４配線層１９２とを接続するように配置されている。他方、第２実施形態では、貫通電極３１０は、第１積層体の配線層の中の配線層３５０と、第２積層体の配線層の中の最上層の配線層である第４配線層３９２を接続するように配置されている。
【００６０】
本実施形態によれば、貫通電極３１０は、配線層３５０と第４配線層３９２とを接続する。そのため、半導体チップ４３０で発生した熱は、バンプ４１０、配線層３５０を介して、貫通電極３１０をとおり、基板３００に逃げていく。したがって、本実施形態によれば、半導体チップ４３０で発生した熱が基板に逃げやすい構造を有するインターポーザ３０を提供することができる。
【００６１】
上記の例では、貫通電極３１０が配線層３５０と第４配線層３９２とを接続する例について説明したが、これに限定されるものではなく、貫通電極が配線層３４０と第４配線層３９２とを接続するものであっても、配線層３５０と配線層３８０とを接続するものであっても、配線層３５０と配線層３７０とを接続するものであってもよい。貫通電極が、従来例のように、配線層３３０と配線層３２０とを接続するようなものでなければ、半導体チップ４３０で発生した熱が基板に逃げやすい構造を有する。
【００６２】
＜第３実施形態＞
第３実施形態においては、第１実施形態から第２実施形態におけるインターポーザを用いて製造される半導体装置について説明する。
【００６３】
図１６は、本発明の第３実施形態に係る半導体装置を示す図である。半導体装置１０００は、３つのインターポーザ１３１０、１３２０、１３３０が積層され、例えば、ＤＲＡＭ等の半導体素子が形成されたＬＳＩ基板１４００に接続されている。インターポーザ１３１０は、接続端子１５１１、１５１２を有している。これらのインターポーザ１３１０、１３２０、１３３０はそれぞれが異なる材質の基板から形成されたインターポーザであってもよい。接続端子１５１２は、ＬＳＩ基板１４００の接続端子１５００とバンプ１６１０により接続されている。接続端子１５１１は、インターポーザ１３２０の接続端子１５２２とバンプ１６２０により接続されている。インターポーザ１３２０の接続端子１５２１と、インターポーザ１３３０の接続端子１５３２と、についても、接続端子がバンプ１６３０により接続する。バンプ１６１０、１６２０、１６３０は、例えば、インジウム、銅、金等の金属を用いる。
【００６４】
なお、インターポーザにおいて配線層を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、インターポーザと他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、インターポーザと他の基板とを接着してもよい。
【００６５】
図１７は、本発明の第３実施形態に係る半導体装置の別の例を示す図である。図１７に示す半導体装置１０００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体チップ（ＬＳＩチップ）１４１０、１４２０、およびインターポーザ１３００が積層され、ＬＳＩ基板１４００に接続されている。
【００６６】
半導体チップ１４１０と半導体チップ１４２０との間にインターポーザ１３００が配置され、バンプ１６４０、１６５０により接続されている。ＬＳＩ基板１４００上に半導体チップ１４１０が載置され、ＬＳＩ基板１４００と半導体チップ１４２０とはワイヤ１７００により接続されている。この例では、インターポーザ１３００は、複数の半導体チップを積層して３次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ１４１０を３軸加速度センサとし、半導体チップ１４２０を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を製造することができる。
【００６７】
半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたはインターポーザ１３００に形成してもよい。
【００６８】
図１８は、本発明の第３実施形態に係る半導体装置の別の例を示す図である。上記２つの例（図１６、図１７）は、３次元実装であったが、この例では、２次元と３次元との併用実装に適用した例である（２．５次元という場合もある）。図１８に示す例では、ＬＳＩ基板１４００には、６つのインターポーザ１３１０、１３２０、１３３０、１３４０、１３５０、１３６０が積層されて接続されている。ただし、全てのインターポーザが積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらのインターポーザはそれぞれが異なる材質の基板から形成されたインターポーザであってもよい。
【００６９】
図１８の例では、ＬＳＩ基板１４００上にインターポーザ１３１０、１３５０が接続され、インターポーザ１３１０上にインターポーザ１３２０、１３４０が接続され、インターポーザ１３２０上にインターポーザ１３３０が接続され、インターポーザ１３５０上にインターポーザ１３６０が接続されている。なお、図１７に示す例のように、インターポーザ１３００を複数の半導体チップを接続するためのインターポーザとして用いても、このよう２次元と３次元との併用実装が可能である。例えば、インターポーザ１３３０、１３４０、１３６０などが半導体チップに置き換えられてもよい。
【００７０】
上記のように製造された半導体装置１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。
【００７１】
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００７２】
１：半導体装置  １０、３０、８０：インターポーザ  
１００、３００、８００：基板  
１０１、３０１、８０１：第１面  １０２、３０２、８０３：第２面
１１０、３１０、８１０：貫通電極
１１５、３１５、８１５：貫通孔
１３０、３３０、８３０：第１配線層
１６２、３６２、８６２：第２配線層
１２０、３２０、８２０：第３配線層
１９２、３９２、８９２：第４配線層
１３２、１４２、１５２：第１導電層
１３４、１４４、１５４：第２導電層
１２７、１３７、１４７、１５７、１７７、１８７、３２７、３３７、３４７、３５７、３７７、３８７、８２７、８３７、８４７、８５７、８７７、８８７：開口部
１３９、１４９、１５９、１６９、１７９、１８９、３３９、３４９、３５９、３６９、３７９、３８９、８３９、８４９、８５９、８６９、８７９、８８９：絶縁層
１４０、１５０、１７０、１８０、３４０、３５０、３７０、３８０、８４０、８５０、８７０、８８０：配線層  １９８：レジスト
２１０、４１０、９１０：バンプ  
２３０、４３０、９３０：半導体チップ
３２５：シード層  ３２６：めっき層  ３２９：レジストパターン
１０００：半導体装置
１３００、１３１０、１３２０、１３３０、１３４０、１３５０、１３６０：インターポーザ
１４００：ＬＳＩ基板  １４１０、１４２０：半導体チップ
１５００、１５１１、１５１２、１５２１、１５２２、１５３２：接続端子
１６１０、１６２０、１６３０、１６４０、１６５０：バンプ
１７００：ワイヤ
【図１】
2017073413.tif 000003
【図２】
2017073413.tif 000004
【図３】
2017073413.tif 000005
【図４】
2017073413.tif 000006
【図５】
2017073413.tif 000007
【図６】
2017073413.tif 000008
【図７】
2017073413.tif 000009
【図８】
2017073413.tif 000010
【図９】
2017073413.tif 000011
【図１０】
2017073413.tif 000012
【図１１】
2017073413.tif 000013
【図１２】
2017073413.tif 000014
【図１３】
2017073413.tif 000015
【図１４】
2017073413.tif 000016
【図１５】
2017073413.tif 000017
【図１６】
2017073413.tif 000018
【図１７】
2017073413.tif 000019
【図１８】
2017073413.tif 000020
【図１９】
2017073413.tif 000021