(57)【要約】【課題】１００ＧＨｚ以上の高周波信号を発振する注入同期発振器を提供する。【解決手段】注入同期発振器（１００Ａ）は、ループ状に接続された複数の増幅器（１０）と、複数の増幅器の各段間に設けられた整合回路（２０）と、任意の増幅器の出力ノードに接続されて同期信号を注入する入力回路（３０）と、入力回路が接続されたノード以外のノードの信号を増幅する出力回路（４０）とを備える。増幅器（１０）は、ソースが接地され、ゲートに信号が入力され、ドレインから信号を出力するトランジスタ（１１）を有するものであり、二つの増幅器（１０）の段間に整合回路（２０）が設けられている。整合回路（２０）は、増幅器（１０）におけるトランジスタ（１１）が同時共役整合の条件を満たすときの該トランジスタのドレイン側およびゲート側から見た各インピーダンスを基準インピーダンスとして、一般化散乱行列を用いて記述されたものである。【選択図】図４
2017011387.tif 000002
【特許請求の範囲】
【請求項１】
注入同期発振器であって、
ループ状に接続された複数の増幅器と、
前記複数の増幅器の各段間に設けられた整合回路と、
前記複数の増幅器のうちの任意の増幅器の出力ノードに接続されて前記注入同期発振器に同期信号を注入する入力回路と、
前記注入同期発振器において前記入力回路が接続されたノード以外のノードの信号を増幅して発振信号を出力する出力回路とを備え、
前記増幅器は、ソースが接地され、ゲートに信号が入力され、ドレインから信号を出力するトランジスタを有するものであり、
前記整合回路が、前記増幅器における前記トランジスタが同時共役整合の条件を満たすときの該トランジスタのドレイン側およびゲート側から見た各インピーダンスを基準インピーダンスとして、次の一般化散乱行列ＳＭＮを用いて記述されたものである
2017011387.tif 000020
（ただし、ｍは前記増幅器の段数、ｎは整数、θｍ２１は前記トランジスタの位相変化量である。）
ことを特徴とする注入同期発振器。
【請求項２】
前記整合回路がトランスで構成されている
ことを特徴とする請求項１に記載の注入同期発振器。
【請求項３】
前記同期信号および前記発振信号がいずれも差動信号であり、
入力信号または出力信号が互いに逆位相の関係にある二つの前記増幅器が差動増幅対をなしている
ことを特徴とする請求項１または請求項２に記載の注入同期発振器。
【請求項４】
前記同期信号および前記発振信号がいずれも差動信号であり、
前記整合回路がトランスで構成されており、
入力信号または出力信号が互いに逆位相の関係にある二つの前記増幅器が差動増幅対をなしており、
前記トランスの一次巻き線および二次巻き線がいずれも一回巻きの空芯コイルで構成されており、
前記差動増幅対の一方のトランジスタのドレインが前記コイルの一端に接続され、他方のトランジスタのドレインが前記コイルの他端に接続されている
ことを特徴とする請求項１に記載の注入同期発振器。
【請求項５】
前記トランスの一次巻き線および二次巻き線の各センタータップに電源電圧が接続される
ことを特徴とする請求項４に記載の注入同期発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、注入同期発振器に関し、特に、１００ＧＨｚ以上の高周波信号を発振する注入同期発振器に関する。
【背景技術】
【０００２】
注入同期発振器は、無線通信システムの局部発振器などとして利用される通信システムの基本要素である。典型的な注入同期発振器は、インダクタとキャパシタからなるＬＣ共振回路と、当該ＬＣ共振回路の損失を打ち消す負性抵抗とで構成される。負性抵抗は、ゲートとドレインをクロスカップリングした一対のトランジスタで構成される。なお、発振周波数を上昇させるためにキャパシタが省略されることもある。
【０００３】
上記のような注入同期発振器において、同期信号は負性抵抗を構成する各トランジスタに並列に接続されたトランジスタを通じて入力され、発振信号は負性抵抗を構成する各トランジスタのドレインから出力される（例えば、特許文献１および２を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２４０２５号公報（図２、図６）
【特許文献２】特開２０１５−２６８９０号公報（図９）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
典型的な注入同期発振器では、負性抵抗を構成する各トランジスタに注入同期用のトランジスタが並列接続され、さらに、そのトランジスタのドレインに信号出力用のトランジスタが接続されるため、その部分の寄生容量が増大して高い発振周波数を実現するのが困難である。
【０００６】
一般的な発振器の設計法では、まず始めにトポロジを決定し、次に発振周波数から共振器を決定し、共振器の抵抗からトランジスタのサイズを決定していた。また、ミリ波帯のような高い周波数ではトランジスタの寄生成分の影響が無視できないため、共振器とトランジスタのパラメータをスイープすることによって所望の性能を実現していた。しかし、このような方法ではトポロジが最適かどうか、各素子の値が最適かどうかがわからないという問題がある。
【０００７】
上記問題に鑑み、本発明は、理論的に最適な回路構成を導出する系統的な設計法を明らかにし、そのような設計法で設計した注入同期発振器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の一局面に従った注入同期発振器は、ループ状に接続された複数の増幅器と、前記複数の増幅器の各段間に設けられた整合回路と、前記複数の増幅器のうちの任意の増幅器の出力ノードに接続されて前記注入同期発振器に同期信号を注入する入力回路と、前記注入同期発振器において前記入力回路が接続されたノード以外のノードの信号を増幅して発振信号を出力する出力回路とを備え、前記増幅器は、ソースが接地され、ゲートに信号が入力され、ドレインから信号を出力するトランジスタを有するものであり、前記整合回路が、前記増幅器における前記トランジスタが同時共役整合の条件を満たすときの該トランジスタのドレイン側およびゲート側から見た各インピーダンスを基準インピーダンスとして、次の一般化散乱行列ＳＭＮを用いて記述されたものである。
2017011387.tif 000003
ただし、ｍは前記増幅器の段数、ｎは整数、θｍ２１は前記トランジスタの位相変化量である。
【０００９】
これによると、増幅器におけるトランジスタの特性に合わせて理論的に最適の無損失の整合回路を実現することができ、デバイスの極限の性能を引き出した高周波発振が可能な注入同期発振器を実現することができる。
【００１０】
上記の注入同期発振器において、前記整合回路をトランスで構成してもよい。
【００１１】
これによると、増幅器におけるトランジスタのゲートバイアスとドレインバイアスを個別に調節することができる。
【００１２】
上記の注入同期発振器において、前記同期信号および前記発振信号がいずれも差動信号であり、入力信号または出力信号が互いに逆位相の関係にある二つの前記増幅器を差動増幅対にしてもよい。
【００１３】
これによると、注入同期発振器の出力位相の精度をより向上させることができる。
【００１４】
上記の注入同期発振器において、前記同期信号および前記発振信号がいずれも差動信号であり、前記整合回路がトランスを構成し、入力信号または出力信号が互いに逆位相の関係にある二つの前記増幅器を差動増幅対にし、前記トランスの一次巻き線および二次巻き線をいずれも一回巻きの空芯コイルで構成し、前記差動増幅対の一方のトランジスタのドレインを前記コイルの一端に接続し、他方のトランジスタのドレインを前記コイルの他端に接続してもよい。
【００１５】
これによると、整合回路の回路レイアウトが容易になる。また、空芯コイルのサイズや線幅を変更することで、整合回路の位相変化量を調節することができる。
【００１６】
さらに、上記の注入同期発振器において、前記トランスの一次巻き線および二次巻き線の各センタータップに電源電圧を接続してもよい。
【００１７】
これによると、コモンモードリジェクションを向上させることができる。
【発明の効果】
【００１８】
本発明によると、注入同期発振器の回路構成を理論的に最適なものにしてデバイスの極限の性能を引き出して、より小さな素子で、入力信号に位相同期した１００ＧＨｚ以上の高周波信号を発振することができる。
【図面の簡単な説明】
【００１９】
【図１】発振器の一般形のトポロジを表す模式図である。
【図２】発振器を無限段増幅器として表した模式図である。
【図３】一例に係る整合回路のトポロジを表す模式図である。
【図４】本発明の第１の実施形態に係る注入同期発振器の回路構成図である。
【図５】図４の注入同期発振器の出力強度のグラフである。
【図６】図４の注入同期発振器の位相ノイズのグラフである。
【図７】図４と同じトポロジの注入同期発振器の回路構成図である。
【図８】図７の注入同期発振器においてトランスの各巻き線を一回巻きの空芯コイルで構成した例を示す図である。
【図９】本発明の第２の実施形態に係る注入同期発振器の回路構成図である。
【図１０】図９の注入同期発振器の出力強度のグラフである。
【図１１】図９の注入同期発振器の位相ノイズのグラフである。
【図１２】図９と同じトポロジの注入同期発振器の回路構成図である。
【図１３】図１２の注入同期発振器においてトランスの各巻き線を一回巻きの空芯コイルで構成した例を示す図である。
【図１４】本発明の第３の実施形態に係る注入同期発振器の回路構成図である。
【図１５】図１４を部分的に拡大した回路構成図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照しながら本発明を実施するための形態について説明する。
【００２１】
≪理論的に最適な回路構成を導出する系統的な設計法≫
まず、本発明の実施形態を説明する前に、理論的に最適な回路構成を導出する系統的な設計法について説明する。
【００２２】
例えば、クロスカップル型発振器は増幅器を２段、リング発振器は増幅器を奇数段用いて、それらがループを形成した構造をしている。したがって、発振器の一般形は、図１に示したように、複数の増幅器がループ状に接続され、増幅器の各段間に整合回路（ＭＮ）が接続された構造をしている。整合回路のトポロジは任意である。
【００２３】
整合回路と増幅器１段を合わせた回路要素の伝達関数をＨとし、発振器の発振周波数をｆ０とすると、発振条件は式（１）、（２）のように表される。
【００２４】
【数１】
2017011387.tif 000004
【００２５】
【数２】
2017011387.tif 000005
ただし、ｍは増幅器の段数、ｎは整数である。このとき、発振器は、式（１）、（２）を満たす周波数ｆ０で発振する。
【００２６】
ここで、整合回路の損失が無視できる理想的な発振器について考える。このとき、発振器を構成する増幅器の利得が最大有能利得（ＭＡＧ）に等しくなるような整合回路が最適な整合回路であると考えられる。増幅器がソース接地のトランジスタ（具体的には、ＮＭＯＳＦＥＴ：N-channel Metal Oxide Semiconductor Field Effect Transistor）で構成されているとすると、発振器は増幅器がループした構造をしているので、図２に示したように、ＮＭＯＳＦＥＴと整合回路が無限に連なった構造であると考えることができる。
【００２７】
ソースが接地されたＮＭＯＳＦＥＴのＳパラメータ（scattering parameters：散乱パラメータ）を式（３）のように表すと、ＮＭＯＳＦＥＴのドレイン側の反射係数Γｄ、およびゲート側の反射係数Γｇは、ＮＭＯＳＦＥＴの同時共役整合の条件から式（４）、（５）のように表すことができる。
【００２８】
【数３】
2017011387.tif 000006
【００２９】
【数４】
2017011387.tif 000007
【００３０】
【数５】
2017011387.tif 000008
【００３１】
ただし、
【数６】
2017011387.tif 000009
【００３２】
【数７】
2017011387.tif 000010
【００３３】
【数８】
2017011387.tif 000011
【００３４】
【数９】
2017011387.tif 000012
【００３５】
【数１０】
2017011387.tif 000013
【００３６】
【数１１】
2017011387.tif 000014
【００３７】
また、ＮＭＯＳＦＥＴのドレイン側から見たインピーダンスＺｄと、ゲート側から見たインピーダンスＺｇは、式（４）、（５）から、式（１２）、（１３）のように表される。
【００３８】
【数１２】
2017011387.tif 000015
【００３９】
【数１３】
2017011387.tif 000016
ただし、Ｚ０は基準インピーダンスである。
【００４０】
さらに、ＮＭＯＳＦＥＴのＳ行列（scattering matrix：散乱行列）をＳＭＯＳとすると、Ｚｇ＊、Ｚｄ＊（それぞれＺｇ、Ｚｄの複素共役）を基準インピーダンスとしたＳＭＯＳは式（１４）のように表される。
【００４１】
【数１４】
2017011387.tif 000017
ただし、Ａ２１およびθ２１は、それぞれ、２ポート回路としてのＮＭＯＳＦＥＴのゲートを入力およびドレインを出力と見たときのゲインおよび位相変化量であり、Ａ１２およびθ１２は、それぞれ、ドレインを入力およびゲートを出力と見たときのゲイン（損失）および位相変化量である。
【００４２】
また、無損失の整合回路のＳ行列をＳＭＮとすると、上記のＺｄ、Ｚｇを基準インピーダンスとしたＳＭＮは式（１５）、（１６）のように表される。
【００４３】
【数１５】
2017011387.tif 000018
【００４４】
【数１６】
2017011387.tif 000019
ただし、ｍは増幅器の段数、ｎは整数、θＭＮおよびθｍ２１はそれぞれＮＭＯＳＦＥＴが同時共役整合の条件を満たすときの整合回路およびＮＭＯＳＦＥＴの位相変化量である。
【００４５】
式（１４）、（１５）で表されるＳＭＯＳ、ＳＭＮは、Ｋｕｒｏｋａｗａの一般化Ｓ行列である。そして、ＳＭＮが得られれば、ＳＭＮをＹパラメータやＺパラメータに変換することによって、図３（ａ）に示したようなΠ型の整合回路や、図３（ｂ）に示したようなＴ型の整合回路を得ることができる。なお、図中の「Ｙ１１」、「Ｚ１１」などはＹパラメータやＺパラメータである。これら以外に、例えば、Ｌ型の整合回路も構成可能である。図３に示した整合回路中の各素子は、素子値の周波数特性によってトポロジが決定される。
【００４６】
上記の設計法によれば、発振器のトポロジをあらかじめ決定することなく、理論的に最適な回路構成を系統的に導出することができる。
【００４７】
以下、上記の設計法に基づいて設計した注入同期発振器のいくつかの例を説明する。
【００４８】
≪第１の実施形態≫
図４は、本発明の第１の実施形態に係る注入同期発振器の回路構成を示す。本実施形態に係る注入同期発振器１００Ａは、４個の増幅器１０がループ状に接続された４段リング発振器（以下、単にリング発振器という）をベースに構成されている。各増幅器１０は、ソースが接地され、ゲートに信号が入力され、ドレインから信号を出力するＮＭＯＳＦＥＴ１１で構成されている。かかる構成により、４つのＮＭＯＳＦＥＴ１１のドレインにおいて、互いに９０°ずつ位相がずれた４相信号が生成される。なお、注入同期発振器１００Ａの発振周波数は、ＮＭＯＳＦＥＴ１１のバックゲートバイアスを変化させることなどで調節することができる。
【００４９】
各増幅器１０は、整合回路２０を介して互いに接続されている。整合回路２０は、トランスで構成されている。前段の増幅器１０におけるＮＭＯＳＦＥＴ１１のドレインはトランスの一次巻き線２１の一端に接続され、次段の増幅器１０におけるＮＭＯＳＦＥＴ１１のゲートはトランスの二次巻き線２２の一端に接続されている。トランスの一次巻き線２１の他端および二次巻き線２２の他端は電源電圧（バイアス電圧）に接続されている。
【００５０】
ここで、整合回路２０は、増幅器１０を構成するＮＭＯＳＦＥＴ１１が同時共役整合の条件を満たすときのＮＭＯＳＦＥＴ１１のドレイン側およびゲート側から見た各インピーダンスを基準インピーダンスとして、式（１５）、（１６）の一般化Ｓ行列を用いて記述されたものである。すなわち、整合回路２０を構成するトランスの一次巻き線２１および二次巻き線２２のインダクタンスや結合係数などは、式（１５）、（１６）の一般化Ｓ行列に基づいて決定される。
【００５１】
このように、整合回路２０をトランスで構成することで、ＮＭＯＳＦＥＴ１１のゲートバイアスとドレインバイアスを個別に調節することが可能となる。また、整合回路２０をトランスで構成することで、インダクタで構成する場合に比べてＱ値を高くすることができる。これにより、位相雑音を低くすることができる。
【００５２】
注入同期発振器１００Ａにおいて、二つの入力回路３０を通じて、同期信号ＶＩＮ＋およびＶＩＮ−がリング発振器に入力（注入）される。各入力回路３０は、ソースが接地され、ゲートに同期信号が入力され、ドレインから信号を出力するＮＭＯＳＦＥＴ３１（ソースフォロワ）で構成されている。同期信号ＶＩＮ＋およびＶＩＮ−は、位相が互いに１８０°ずれた差動信号である。したがって、二つの入力回路３０の出力ノード、すなわち、ＮＭＯＳＦＥＴ３１のドレインは、リング発振器における４つの増幅器１０のうち出力位相が互いに１８０°ずれた任意の二つの増幅器１０の出力ノード、すなわち、ＮＭＯＳＦＥＴ１１のドレインに、それぞれ接続される。
【００５３】
一方、注入同期発振器１００Ａにおいて、二つの出力回路４０を通じて、発振信号ＶＯＵＴ＋およびＶＯＵＴ−がリング発振器から出力される。各出力回路４０は、ソースが接地され、ゲートにリング発振器の所定ノードの信号が入力され、ドレインから発振信号を出力するＮＭＯＳＦＥＴ４１（ソースフォロワ）で構成されている。発振信号ＶＯＵＴ＋およびＶＯＵＴ−もまた、位相が互いに１８０°ずれた差動信号である。したがって、二つの出力回路４０の入力ノード、すなわち、ＮＭＯＳＦＥＴ４１のゲートは、リング発振器において位相が互いに１８０°ずれた信号が生成される任意の二つのノードに、それぞれ接続される。
【００５４】
ここで、出力回路４０の接続ノードは、入力回路３０が接続された増幅器１０の出力ノード以外のノードとする。図４に示したように、本実施形態に係る注入同期発振器１００Ａにおいて、出力回路４０は、入力回路３０が接続された整合回路２０の出力ノード（トランスの二次巻き線２２の一端）に接続される。
【００５５】
このように、リング発振器を構成する別々の増幅段に分散して入力回路３０および出力回路４０を接続することにより、各増幅器１０を構成するＮＭＯＳＦＥＴ１１の損失成分を小さくすることができる。これにより、本実施形態に係る注入同期発振器１００Ａは、入力信号（同期信号ＶＩＮ＋およびＶＩＮ−）に位相同期した１００ＧＨｚ以上の高周波信号（発振信号ＶＯＵＴ＋およびＶＯＵＴ−）を発振することができる。
【００５６】
図５は、注入同期発振器１００Ａの出力強度のグラフである。図６は、注入同期発振器１００Ａの位相ノイズのグラフである。これらグラフからわかるように、注入同期発振器１００Ａは、同期信号ＶＩＮ＋およびＶＩＮ−に同期して、１６５．５ＧＨｚといった非常に高い発振周波数で発振信号ＶＯＵＴ＋およびＶＯＵＴ−を出力することができる。また、位相ノイズは、オフセット周波数１ＭＨｚで−８３．０ｄＢｃ／Ｈｚであり、極めて良好である。
【００５７】
以上のように、本実施形態によれば、４段リング発振器を用いて注入同期発振器を実現することができ、概ね１００ＧＨｚ以上の非常に高い周波数の出力を実現することができる。
【００５８】
上述したように、同期信号ＶＩＮ＋およびＶＩＮ−は差動信号であり、また、発振信号ＶＯＵＴ＋およびＶＯＵＴ−も差動信号である。すなわち、同期信号ＶＩＮ＋およびＶＩＮ−は互いに逆位相（位相差Π）の関係にあり、発振信号ＶＯＵＴ＋およびＶＯＵＴ−も互いに逆位相の関係にある。そこで、図７に示すように、入力信号または出力信号が互いに逆位相の関係にある二つの増幅器１０を差動増幅対にしてもよい。この場合、差動増幅対の入力および出力に接続されるトランスの一次巻き線２１および二次巻き線２２の各センタータップに電源電圧を接続する。
【００５９】
図７のような回路構成によると、注入同期発振器１００Ａの出力位相の精度をより向上させることができる。
【００６０】
なお、各ＮＭＯＳＦＥＴ１１のソース側にテール電流源を挿入してもよい。これにより、コモンモードリジェクションを向上させることができる。
【００６１】
また、インダクタや抵抗素子などを介してトランスの各巻き線のセンタータップを電源電圧に接続するようにしてもよい。これにより、コモンモードリジェクションを向上させることができる。
【００６２】
さらに、図７に示したような差動増幅対を含む注入同期発振器１００Ａにおいて、整合回路２０を構成するトランスの一次巻き線２１および二次巻き線２２をいずれも一回巻きの空芯コイルで構成してもよい。図８は、注入同期発振器１００Ａにおいてトランスの各巻き線を一回巻きの空芯コイルで構成した例を示す。各空芯コイルのセンタータップに電源電圧が接続されている。
【００６３】
図８のような回路構成によると、整合回路２０の回路レイアウトが容易になる。また、空芯コイルのサイズや線幅を変更することで、整合回路２０の位相変化量を調節することができる。
【００６４】
≪第２の実施形態≫
図９は、本発明の第２の実施形態に係る注入同期発振器の回路構成を示す。本実施形態に係る注入同期発振器１００Ｂは、４個の増幅器１０がループ状に接続された４段リング発振器（以下、単にリング発振器という）をベースに構成されている。各増幅器１０は、整合回路２０を介して互いに接続されている。
【００６５】
注入同期発振器１００Ｂにおいて、二つの入力回路３０を通じて、同期信号ＶＩＮ＋およびＶＩＮ−がリング発振器に入力（注入）される。二つの入力回路３０の出力ノード、すなわち、ＮＭＯＳＦＥＴ３１のドレインは、リング発振器における４つの増幅器１０のうち出力位相が互いに１８０°ずれた任意の二つの増幅器１０の出力ノード、すなわち、ＮＭＯＳＦＥＴ１１のドレインに、それぞれ接続される。
【００６６】
一方、注入同期発振器１００Ｂにおいて、二つの出力回路４０を通じて、発振信号ＶＯＵＴ＋およびＶＯＵＴ−がリング発振器から出力される。二つの出力回路４０の入力ノード、すなわち、ＮＭＯＳＦＥＴ４１のゲートは、リング発振器において位相が互いに１８０°ずれた信号が生成される任意の二つのノードに、それぞれ接続される。
【００６７】
以上のように、本実施形態に係る注入同期発振器１００Ｂの基本構造は、第１の実施形態に係る注入同期発振器１００Ａのそれと同じである。第１の実施形態と第２の実施形態との相違点は出力回路４０の接続ノードである。図９に示したように、本実施形態に係る注入同期発振器１００Ｂにおいて、出力回路４０は、入力回路３０が接続されていない整合回路２０の出力ノード（トランスの二次巻き線２２の一端）に接続される。
【００６８】
このように、リング発振器を構成する別々の増幅段に分散して入力回路３０および出力回路４０を接続することにより、各増幅器１０を構成するＮＭＯＳＦＥＴ１１の損失成分を小さくすることができる。特に、本実施形態では、４つの増幅器１０のうち少なくとも二つの増幅器１０には入力回路３０および出力回路４０のいずれも接続されないため、これら二つの増幅器１０は、１００ＧＨｚ以上の十分に高い周波数信号で低損失、すなわち、十分に大きな利得で増幅することができる。これにより、本実施形態に係る注入同期発振器１００Ｂは、入力信号（同期信号ＶＩＮ＋およびＶＩＮ−）に位相同期した１００ＧＨｚ以上の高周波信号（発振信号ＶＯＵＴ＋およびＶＯＵＴ−）を発振することができる。
【００６９】
図１０は、注入同期発振器１００Ｂの出力強度のグラフである。図１１は、注入同期発振器１００Ｂの位相ノイズのグラフである。これらグラフからわかるように、注入同期発振器１００Ｂは、同期信号ＶＩＮ＋およびＶＩＮ−に同期して、１６５．５ＧＨｚといった非常に高い発振周波数で発振信号ＶＯＵＴ＋およびＶＯＵＴ−を出力することができる。また、位相ノイズは、オフセット周波数１ＭＨｚで−８５．７ｄＢｃ／Ｈｚであり、第１の実施形態よりも３ｄＢ近く改善されている。
【００７０】
以上のように、本実施形態によれば、４段リング発振器を用いて注入同期発振器を実現することができ、概ね１００ＧＨｚ以上の非常に高い周波数の出力を実現することができる。
【００７１】
第１の実施形態と同様に、図１２に示すように、本実施形態に係る注入同期発振器１００Ｂにおいても、入力信号または出力信号が互いに逆位相の関係にある二つの増幅器１０を差動増幅対にすることが可能である。さらに、図１３に示すように、注入同期発振器１００Ｂにおいてトランスの各巻き線を一回巻きの空芯コイルで構成することが可能である。
【００７２】
≪第３の実施形態≫
図１４は、本発明の第３の実施形態に係る注入同期発振器の回路構成を示す。図１５は、図１４を部分的に拡大した回路構成図である。本実施形態に係る注入同期発振器１００Ｃは、８個の増幅器１０がループ状に接続された８段リング発振器をベースに構成されている。上記と同様に、各増幅器１０はＮＭＯＳＦＥＴ１１で構成されており、増幅器１０の段間の整合回路２０はトランスで構成されている。
【００７３】
４個の入力回路３０が、０°、９０°、１８０°、および２７０°の各位相を出力する増幅器１０の出力ノードにそれぞれ接続されている。これら４個の入力回路３０には、位相が互いに９０°ずれた同期信号ＩＮ（０°）、ＩＮ（９０°）、ＩＮ（１８０°）、およびＩＮ（２７０°）が入力される。
【００７４】
４個の出力回路４０が、４個の入力回路３０がそれぞれ接続された整合回路２０の出力ノード（トランスの二次巻き線２２の一端）に接続される。これら４個の出力回路４０から、位相が互いに９０°ずれた発振信号ＯＵＴ（０°）、ＯＵＴ（９０°）、ＯＵＴ（１８０°）、およびＯＵＴ（２７０°）が出力される。
【００７５】
上記と同様に、入力信号または出力信号が互いに逆位相の関係にある二つの増幅器１０は差動増幅対をなしており、整合回路２０を構成するトランスの一次巻き線２１および二次巻き線２２はいずれも一回巻きの空芯コイルで構成されている。
【００７６】
以上のように、本実施形態によれば、８段リング発振器を用いて注入同期型の４相発振器を実現することができ、概ね１００ＧＨｚ以上の非常に高い周波数で４相出力を実現することができる。
【００７７】
以上、本発明の実施形態について説明したが、本発明は上記の実施形態の構成に限られず種々の変形が可能である。例えば、増幅器１０をＰＭＯＳＦＥＴ（P-channel Metal Oxide Semiconductor Field Effect Transistor）で構成してもよい。あるいは、増幅器１０をエミッタ接地のバイポーラトランジスタで構成してもよい。
【００７８】
また、上記実施形態により示した構成は、本発明の一実施形態に過ぎず、本発明を当該構成に限定する趣旨ではない。
【産業上の利用可能性】
【００７９】
本発明に係る注入同期発振器は、入力信号に位相同期した１００ＧＨｚ以上の高周波信号を発振することができるため、テラヘルツセンサや３００ＧＨｚ帯の無線通信システムなどの局部発振器として有用である。
【符号の説明】
【００８０】
１００Ａ  注入同期発振器
１００Ｂ  注入同期発振器
１００Ｃ  注入同期発振器
１０      増幅器
１１      ＮＭＯＳＦＥＴ（トランジスタ）
２０      整合回路（トランス）
２１      一次巻き線
２２      二次巻き線
３０      入力回路
４０      出力回路
【図１】
2017011387.tif 000021
【図２】
2017011387.tif 000022
【図３】
2017011387.tif 000023
【図４】
2017011387.tif 000024
【図５】
2017011387.tif 000025
【図６】
2017011387.tif 000026
【図７】
2017011387.tif 000027
【図８】
2017011387.tif 000028
【図９】
2017011387.tif 000029
【図１０】
2017011387.tif 000030
【図１１】
2017011387.tif 000031
【図１２】
2017011387.tif 000032
【図１３】
2017011387.tif 000033
【図１４】
2017011387.tif 000034
【図１５】
2017011387.tif 000035