(57)【要約】【課題】小型化が可能な半導体素子内蔵基板を提供することを課題とする。【解決手段】第１、第２の主面１０ａ、１０ｂと半導体素子埋設領域Ｘとを有する樹脂封止体１０と、下面が第１の主面１０ａに露出するように樹脂封止体１０に埋設された半導体素子用位置決め導体１１と、信号、接地、電源用電極１２Ｓ、１２Ｇ、１２Ｐが形成された電極形成面１２ａと電極の電極非形成面１２ｂとを有し電極非形成面１２ｂが露出するように樹脂封止体１０に埋設された半導体素子１２と、外部接続パッド１３とを備える半導体素子内蔵基板Ａであって、樹脂封止体１０に信号用電極１２Ｓを底面とする信号用の第１のビアホール１４と半導体素子用位置決め導体１１の上面を底面とする信号用の第２のビアホール１５とが形成されており、信号用電極１２Ｓと半導体素子用位置決め導体１１とを接続する配線導体１５が形成され、半導体素子用位置決め導体１１下面は信号用の外部接続パッド１３と接続される。【選択図】図１
2017216263.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する平坦な第１の主面および第２の主面を有するとともに、前記第１の主面側に半導体素子埋設領域を有する樹脂封止体と、
前記半導体素子埋設領域の外周に沿って形成されており、下面が前記第１の主面に露出するとともに、上面および側面が前記樹脂封止体に埋設された複数の半導体素子用位置決め導体と、
信号用電極および接地用電極および電源用電極がそれぞれ複数形成された電極形成面、ならびに電極が形成されていない電極非形成面を有しており、前記半導体素子埋設領域に前記電極非形成面が露出するようにして前記樹脂封止体に埋設された半導体素子と
前記第１の主面に形成された複数の外部接続パッドと、
を具備して成る半導体素子内蔵基板であって、
前記樹脂封止体には、前記信号用電極を底面とする信号用の第１のビアホールおよび前記半導体素子用位置決め導体の上面を底面とする信号用の第２のビアホールが形成されており前記第２の主面および信号用の前記第１および第２のビアホール内には前記信号用電極および半導体素子用位置決め導体を電気的に接続する配線導体が形成されているとともに、前記半導体素子用位置決め導体の下面に信号用の前記外部接続パッドが前記半導体用位置決め導体の少なくとも一部と重なるように接続されていることを特徴とする半導体素子内蔵基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を内蔵する半導体素子内蔵基板に関するものである。
【背景技術】
【０００２】
図２に、従来の半導体素子内蔵基板Ｂの概略断面図を示す。
従来の半導体素子内蔵基板Ｂは、例えば樹脂封止体３０と、半導体素子用位置決め導体３１と、半導体素子３２と、外部接続パッド３３と、第１および第２のビアホール３４，３５と、配線導体３６と、を有している。
【０００３】
樹脂封止体３０は、下面中央部に半導体素子埋設領域Ｙを有している。
半導体素子用位置決め導体３１は、半導体素子埋設領域Ｙの外側の領域に例えば枠状に形成されている。
半導体素子３２は、信号用電極３２Ｓおよび接地用電極３２Ｇおよび電源用電極３２Ｐがそれぞれ複数形成された電極形成面３２ａ、ならびに電極が形成されていない電極非形成面３２ｂを有している。半導体素子３２は、半導体素子埋設領域Ｙに電極非形成面３２ｂが露出する状態に埋設されている。
外部接続パッド３３は、樹脂封止体３０下面における半導体素子埋設領域Ｙの外側の領域に複数形成されている。外部接続パッド３３には、この半導体素子内蔵基板Ｂが搭載される外部基板（不図示）の電極が半田を介して接続される。
第１のビアホール３４は、樹脂封止体３０に、信号用の電極３２Ｓおよび接地用電極３２Ｇおよび電源用電極３２Ｐをそれぞれ底面として形成されている。
第２のビアホール３５は、樹脂封止体３０に、外部接続パッド３３の一部を底面として形成されている。
樹脂封止体３０の表面および内部には配線導体３６が形成されている。樹脂封止体３０の表面、ならびに第１および第２のビアホール３４，３５内に形成された配線導体３６は、信号用電極３２Ｓおよび接地用電極３２Ｇおよび電源用電極３２Ｐと外部接続パッド３３とを電気的に接続している。
【０００４】
ところで近年、携帯型のゲーム機や音楽プレーヤー等に代表される電子機器の小型化が進むにつれて、これらの電子機器に搭載される半導体素子内蔵基板も小型化の要求が高くなっている。
しかしながら、従来の半導体素子内蔵基板Ｂにおいては、半導体素子埋設領域Ｙの外側の領域に半導体素子用位置決め導体３１を形成するための領域が必要である。
このため、外部接続パッド３３を、半導体素子用位置決め導体３１の外側に形成しなければならず、半導体素子内蔵基板を小型化することが困難であるという問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２３６０３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、外部接続パッドの一部を半導体素子埋設領域に近接する位置に形成することで、小型化が可能な半導体素子内蔵基板を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明における半導体素子内蔵基板は、互いに対向する平坦な第１の主面および第２の主面を有するとともに、第１の主面側に半導体素子埋設領域を有する樹脂封止体と、半導体素子埋設領域の外周に沿って形成されており、下面が第１の主面に露出するとともに、上面および側面が樹脂封止体に埋設された複数の独立した導体パターンから成る半導体素子用位置決め導体と、信号用電極および接地用電極および電源用電極がそれぞれ複数形成された電極形成面、ならびに電極が形成されていない電極非形成面を有しており、半導体素子埋設領域に電極非形成面が露出するようにして樹脂封止体に埋設された半導体素子と、第１の主面に形成された複数の外部接続パッドと、を具備して成る半導体素子内蔵基板であって、樹脂封止体には、信号用電極を底面とする信号用の第１のビアホールおよび半導体素子用位置決め導体の上面を底面とする信号用の第２のビアホールが形成されており第２の主面および信号用の第１および第２のビアホール内には信号用電極および半導体素子用位置決め導体を電気的に接続する配線導体が形成されているとともに、半導体素子用位置決め導体の下面に信号用の外部接続パッドが半導体素子用位置決め導体の少なくとも一部と重なるように接続されていることを特徴とするものである。
【発明の効果】
【０００８】
本発明に係る半導体素子内蔵基板によれば、信号用電極を底面とする信号用の第１のビアホールおよび半導体素子用位置決め導体の上面を底面とする信号用の第２のビアホールが形成されており、樹脂封止体の第２の主面および信号用の第１および第２のビアホール内には信号用電極および半導体素子用位置決め導体を電気的に接続する配線導体が形成されている。さらに、半導体素子用位置決め導体の下面に信号用の外部接続パッドが半導体素子用位置決め導体の少なくとも一部と重なるように接続されている。このように、信号用の第２のビアホールおよび信号用の外部接続パッドの一部を、半導体素子埋設領域に近接する位置に形成することで小型化が可能な半導体素子内蔵基板を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明に係る半導体素子内蔵基板の一例を示す概略断面図である。
【図２】図２は、従来の半導体素子内蔵基板の一例を示す概略断面図である。
【発明を実施するための形態】
【００１０】
まず、本発明に係る半導体素子内蔵基板の一例を、図１を基にして説明する。
【００１１】
図１に示すように、本発明に係る半導体素子内蔵基板Ａは、例えば樹脂封止体１０と、半導体素子用位置決め導体１１と、半導体素子１２と、外部接続パッド１３と、第１および第２のビアホール１４，１５と、配線導体１６と、を有している。
【００１２】
樹脂封止体１０は、例えばエポキシ樹脂やポリウレタン樹脂等の熱硬化性樹脂から成る。樹脂封止体１０は、互いに対向する平坦な第１の主面１０ａおよび第２の主面１０ｂを有している。第１の主面１０ａ側には、半導体素子埋設領域Ｘを有している。樹脂封止体１０は、半導体素子１２を外部環境から保護している。
樹脂封止体１０は、半導体素子１２を、例えば支持板上に銅めっき等で形成した半導体素子用位置決め導体１１をガイドとして載置した後、半導体素子１２を囲む金型を配置して、封止用の樹脂を金型内に流し込んで硬化させることで形成される。
【００１３】
半導体素子用位置決め導体１１は、複数個が半導体素子埋設領域Ｘの外周に沿って形成されている。半導体素子用位置決め導体１１は、下面が第１の主面１０ａに露出しており、上面および側面が樹脂封止体１０に埋設されている。
半導体素子用位置決め導体１１は、半導体素子１２を精度良く半導体素子埋設領域Ｘに配置するガイドとして機能する。
各半導体素子用位置決め導体１１は、上面視において例えば円形状や矩形状に形成されており、直径あるいは外形寸法は、およそ１００〜２００μｍ程度であるとともに厚みは、３０〜５０μｍ程度である。
【００１４】
半導体素子１２は、例えばマイクロプロセッサや半導体メモリ等があげられ、シリコンやゲルマニウムから成る。半導体素子１２は、信号用電極１２Ｓおよび接地用電極１２Ｇおよび電源用電極１２Ｐがそれぞれ複数形成された電極形成面１２ａ、ならびに電極が形成されていない電極非形成面１２ｂを有している。半導体素子１２は、半導体素子埋設領域Ｘに電極非形成面１２ｂが露出するようにして樹脂封止体１０に埋設されている。電極非形成面１２ｂを樹脂封止体１０から露出させることで、半導体素子１２が作動するときの熱を外部に効率良く放熱することができる。
【００１５】
外部接続パッド１３は、例えば周知のセミアディティブ法により、半導体素子埋設領域Ｘよりも外側の領域に複数形成されている。半導体素子埋設領域Ｘに近接して形成された外部接続パッド１３は、少なくともその一部分が半導体素子用位置決め導体１１に重畳するようにして形成されている。
外部接続パッド１３は、この半導体素子内蔵基板Ａが搭載される外部基板（不図示）の電極が半田を介して接続される。
【００１６】
第１のビアホール１４は、信号用電極１２Ｓおよび接地用電極１２Ｇおよび電源用電極１２Ｐをそれぞれ底面としている。第２のビアホール１５は、半導体素子用位置決め導体１１の上面または外部接続パッド１３の上面を底面としている。
第１および第２のビアホール１４，１５は、例えばレーザー加工やブラスト加工により形成される。第１および第２のビアホール１４，１５の開口径は、およそ５０〜１００μｍ程度である。
【００１７】
配線導体１６は、例えば周知のセミアディティブ法を用いて無電解銅めっきおよび電解銅めっき等の良導電性金属により、樹脂封止体１０の第２の主面１０ｂならびに第１および第２のビアホール１４，１５の内部に形成されている。
第２の主面１０ｂ、ならびに第１および第２のビアホール１４，１５内に形成された配線導体１６は、信号用電極１２Ｓおよび接地用電極１２Ｇおよび電源用電極１２Ｐと外部接続パッド１３とを電気的に接続している。
【００１８】
ところで、本発明に係る半導体素子内蔵基板Ａにおいては、信号用の第２のビアホール１５は、半導体素子用位置決め導体１１の上面を底面としている。そして、この半導体素子用位置決め導体１１の下面には信号用の外部接続パッド１３が半導体素子用位置決め導体１１と重なるようにして接続されている。
このように、本発明に係る半導体素子内蔵基板Ａによれば、信号用電極１２Ｓを底面とする信号用の第１のビアホール１４および半導体素子用位置決め導体１１の上面を底面とする信号用の第２のビアホール１５が形成されており、樹脂封止体１０の第２の主面１０ｂおよび信号用の第１および第２のビアホール１４、１５内には信号用電極１２Ｓおよび半導体素子用位置決め導体１１を電気的に接続する配線導体１６が形成されている。
さらに、半導体素子用位置決め導体１１の下面は、信号用の外部接続パッド１３と接続されている。このように、信号用の第２のビアホール１５および信号用の外部接続パッド１３の一部を、半導体素子埋設領域Ｘに近接する位置に形成することで小型化が可能な半導体素子内蔵基板Ａを提供することができる。
【００１９】
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施の形態の一例では、樹脂封止体１０の第２の主面１０ｂ表面には一層の配線導体１６のみが形成されているが、絶縁層と配線導体とを交互に積層して再配線層を形成し、ファンアウト構造を形成しても構わない。
また、上述の実施の形態の一例では、第１の主面１０ａおよび第２の主面１０ｂの表面にソルダーレジスト層を形成していない例を示したが、ソルダーレジスト層を形成しても構わない。
【符号の説明】
【００２０】
１０            樹脂封止体
１０ａ          第１の主面
１０ｂ          第２の主面
１１            半導体素子用位置決め導体
１２            半導体素子
１２ａ          電極形成面
１２ｂ          電極非形成面
１２Ｇ          接地用電極
１２Ｐ          電源用電極
１２Ｓ          信号用電極
１３            外部接続パッド
１４          第１のビアホール
１５          第２のビアホール
１６            配線導体
Ａ              半導体素子内蔵基板
Ｘ              半導体素子埋設領域
【図１】
2017216263.tif 000003
【図２】
2017216263.tif 000004