(57)【要約】【課題】新規の半導体装置を提供する。【解決手段】基材上に第１の領域と第２の領域を積層させた複合体を少なくとも含む超格子のような構造を利用してスイッチング用素子、具体的にはウェル型ポテンシャル構造を有するトランジスタを作製する。第１の領域の膜厚は、０．５ｎｍ以上５ｎｍ以下であり、第２の領域の膜厚は、０．５ｎｍ以上５ｎｍ以下である。積層数を調節することでバンド構造を制御することができ、様々な半導体素子への応用が可能である。【選択図】図１
2017163137.tif 000002
【特許請求の範囲】
【請求項１】
膜厚方向に第１の領域と、該第１の領域に接して第２の領域が配置され、
第１の領域は、インジウムとガリウムと亜鉛を少なくとも含み、
第２の領域は、インジウムと亜鉛を含み、
第２の領域は、第１の領域のガリウムの濃度よりも低く、第１の領域に比べてキャリアが流れることを特徴とする半導体素子を有する半導体装置。
【請求項２】
請求項１において、前記第１の領域の膜厚は、０．５ｎｍ以上５ｎｍ以下である半導体素子を有する半導体装置。
【請求項３】
請求項１または請求項２において、前記第２の領域の膜厚は、０．５ｎｍ以上５ｎｍ以下である半導体素子を有する半導体装置。
【請求項４】
膜厚方向に第１の領域と、該第１の領域に接して第２の領域が配置され、
少なくとも前記第１の領域は、インジウムとガリウムと亜鉛を含み、
前記第２の領域は、インジウムと亜鉛を含み、
前記第２の領域は、前記第１の領域のガリウムの濃度よりも低く、
前記第２の領域は、ウェル型ポテンシャルを構成するウェル部となり、
前記第２の領域は前記第１の領域よりもバンドギャップが小さく、膜厚方向に前記第１の領域に挟まれて構成された半導体素子を有する半導体装置。
【請求項５】
請求項４において、前記第１の領域の膜厚は、０．５ｎｍ以上５ｎｍ以下である半導体素子を有する半導体装置。
【請求項６】
請求項４または請求項５において、前記第２の領域の膜厚は、０．５ｎｍ以上５ｎｍ以下である半導体素子を有する半導体装置。
【請求項７】
請求項４乃至６のいずれか一において、前記第１の領域と前記第２の領域が交互に積層されている半導体素子を有する半導体装置。
【請求項８】
請求項４乃至６のいずれか一において、前記第１の領域及び前記第２の領域を含む複合体における前記インジウム、前記ガリウム、及び前記亜鉛の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３の組成、またはその近傍値である半導体素子を有する半導体装置。
【請求項９】
請求項４乃至６のいずれか一において、前記第１の領域及び前記第２の領域を含む複合体における前記インジウム、前記ガリウム、及び前記亜鉛の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝５：２：５の組成、またはその近傍値である半導体素子を有する半導体装置。
【請求項１０】
請求項４乃至６のいずれか一において、前記第１の領域及び前記第２の領域を含む複合体における前記インジウム、前記ガリウム、及び前記亜鉛の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝６：１：６の組成、またはその近傍値である半導体素子を有する半導体装置。
【請求項１１】
膜厚方向に第１の領域と、該第１の領域に接して第２の領域が配置され、
少なくとも前記第１の領域及び前記第２の領域は、インジウムとガリウムと亜鉛を含み、
前記第２の領域は、前記第１の領域のガリウムの濃度よりも低く、
前記第２の領域は、ウェル型ポテンシャルを構成するウェル部となり、
前記第２の領域は前記第１の領域よりもバンドギャップが小さく、膜厚方向に前記第１の領域に挟まれて構成された半導体素子を有する半導体装置。
【請求項１２】
請求項１１において、前記第１の領域の膜厚は、０．５ｎｍ以上５ｎｍ以下である半導体素子を有する半導体装置。
【請求項１３】
請求項１１または請求項１２において、前記第２の領域の膜厚は、０．５ｎｍ以上５ｎｍ以下である半導体素子を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、トランジスタおよび半導体装置、ならびにそれらの製造方法に関する。または、本発明は、例えば、表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、プロセッサ、電子機器に関する。または、表示装置、液晶表示装置、発光装置、記憶装置、撮像装置、電子機器の製造方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の駆動方法に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
絶縁表面を有する基板上の半導体を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体としてシリコンが知られている。
【０００５】
近年では、酸化物半導体（代表的にはＩｎ−Ｇａ−Ｚｎ酸化物）を用いたトランジスタの開発が活発化している。酸化物半導体の歴史は古く、１９８８年には、結晶Ｉｎ−Ｇａ−Ｚｎ酸化物を半導体素子へ利用することが開示されている（特許文献１参照。）。
【０００６】
非特許文献１において、Ｉｎ１−ｘＧａ１＋ｘＯ３（ＺｎＯ）ｍ（ｘは−１≦ｘ≦１を満たす数、ｍは自然数）で表されるホモロガス相が存在することが述べられている。また、非特許文献１では、ホモロガス相の固溶域（ｓｏｌｉｄ  ｓｏｌｕｔｉｏｎ  ｒａｎｇｅ）について述べられている。例えば、ｍ＝１の場合のホモロガス相の固溶域は、ｘが−０．３３から０．０８の範囲であることが述べられており、ｍ＝２の場合のホモロガス相の固溶域は、ｘが−０．６８から０．３２の範囲であることが述べられている。
【０００７】
また、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が開示されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開昭６３−２３９１１７
【特許文献２】特開２００７−９６０５５号公報
【非特許文献】
【０００９】
【非特許文献１】Ｍ．  Ｎａｋａｍｕｒａ，  Ｎ．  Ｋｉｍｉｚｕｋａ，  ａｎｄ  Ｔ．  Ｍｏｈｒｉ、「Ｔｈｅ  Ｐｈａｓｅ  Ｒｅｌａｔｉｏｎｓ  ｉｎ  ｔｈｅ  Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ  Ｓｙｓｔｅｍ  ａｔ  １３５０℃」、Ｊ．  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３，  ｐｐ．２９８−３１５
【発明の概要】
【発明が解決しようとする課題】
【００１０】
半導体素子として代表的な素子の一つであるトランジスタは、高い電気特性（高いオン電流値、高い電界効果移動度など）を実現し、且つ、消費電力が低く、且つ、信頼性も高いことが求められている。また、半導体装置を高集積化するため、微細加工が可能であり、比較的単純なプロセスで製造することで大量生産でき、その結果、低コストにすることも求められている。
【００１１】
トランジスタの特性に最も影響があるのは、チャネル形成領域に用いる材料であり、非晶質シリコン、多結晶シリコン、単結晶シリコン、酸化物半導体が挙げられる。
【００１２】
酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタ、および多結晶シリコンを用いたトランジスタとは異なる特徴を有する。
【００１３】
非晶質シリコンを用いたトランジスタは電界効果移動度が低いため、駆動回路を一体形成した高機能の表示装置を実現することが困難であるという問題がある。
【００１４】
多結晶シリコンは、非晶質シリコンに対し高温での熱処理、またはレーザ光処理を行う工程の問題がある。
【００１５】
従って、新規の酸化物半導体材料を用い、レーザ光処理を行うことなく、多結晶シリコンよりも高い電界効果移動度を有するトランジスタを実現することが望ましい。
【００１６】
酸化物半導体を用いたトランジスタを適用した表示装置は、消費電力が低いことが知られている。酸化物半導体は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタに用いることができる。また、酸化物半導体を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
【００１７】
安定した電気特性を有するトランジスタを提供することを課題の一とする。または、非導通時のリーク電流の小さいトランジスタを提供することを課題の一とする。または、高い周波数特性を有するトランジスタを提供することを課題の一とする。または、オン電流の大きいトランジスタを提供することを課題の一とする。または、ノーマリーオフの電気特性を有するトランジスタを提供することを課題の一とする。または、サブスレッショルドスイング値の小さいトランジスタを提供することを課題の一とする。または、信頼性の高いトランジスタを提供することを課題の一とする。
【００１８】
または、該トランジスタを有する半導体装置を提供することを課題の一とする。または、該半導体装置を有するモジュールを提供することを課題の一とする。または、該半導体装置、または該モジュールを有する電子機器を提供することを課題の一とする。または、新規の半導体装置を提供することを課題の一とする。または、新規のモジュールを提供することを課題の一とする。または、新規の電子機器を提供することを課題の一とする。
【００１９】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００２０】
非特許文献１では、ＩｎｘＺｎｙＧａｚＯｗの例が示されており、ｘ，ｙ及びｚがＺｎＧａ２Ｏ４近傍の組成、つまりｘ，ｙ及びｚが（ｘ，ｙ，ｚ）＝（０，１，２）に近い値を有する場合には、スピネル型の結晶構造が形成、あるいは混在しやすいことが記載されている。スピネル型の結晶構造を有する化合物として、ＡＢ２Ｏ４（Ａ及びＢは金属）で表される化合物が知られている。
【００２１】
しかしながら、スピネル型の結晶構造がＩｎ−Ｇａ−Ｚｎ系酸化物半導体中に形成、あるいは混在すると、当該Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を有する半導体装置（例えばトランジスタ）の電気特性または信頼性に悪影響を与える場合がある。
【００２２】
従って、新規の複合材料（ｃｏｍｐｏｓｉｔｅ  ｍａｔｅｒｉａｌ）を有する半導体素子を提供する。
【００２３】
本発明の一態様は、膜厚方向に第１の領域と、第１の領域に接して第２の領域が配置され、少なくとも第１の領域は、インジウムとガリウムと亜鉛を含み、第２の領域は、インジウムと亜鉛を含み、第２の領域は、第１の領域よりも、ガリウムの濃度が低く、キャリア移動度が高い。
【００２４】
上記構成の第１の領域の膜厚は、０．５ｎｍ以上５ｎｍ以下である。
【００２５】
上記構成の第２の領域の膜厚は、０．５ｎｍ以上５ｎｍ以下である。
【００２６】
上記構成の第１の領域と第２の領域は、交互に積層されている。
【００２７】
上記構成の第１の領域は非単結晶である。
【００２８】
上記構成の第１の領域は結晶部を含み、結晶部のｃ軸が酸化物半導体膜の被形成面の法線ベクトルに平行である部分を有する。
【００２９】
上記構成の第２の領域は非単結晶である。
【００３０】
上記構成の酸化物半導体を有するトランジスタである。
【００３１】
図１は半導体素子に用いる新規の複合材料の一例を示す模式図である。
【００３２】
図１に示すように新規の複合材料は、基材上に第１の領域と第２の領域を積層させた複合体を少なくとも含む。積層数を調節することでバンド構造を制御することができ、様々な半導体素子への応用が可能である。この積層構造は超格子のような構造とも言える。この構造を有するトランジスタは全く新しいトランジスタと言える。
【００３３】
図１に示す新規の複合材料は、厚さ０．５ｎｍ以上５ｎｍ以下のＩｎ、Ｇａ、及びＺｎを含む酸化物材料を含む第１の領域（具体的には［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：３の組成、またはその近傍値など）が厚さ０．５ｎｍ以上５ｎｍ以下のＩｎ、及びＺｎを含む酸化物材料を含む第２の領域（具体的には［Ｉｎ］：［Ｚｎ］＝１：ｍ（ｍは有理数）の組成、またはその近傍値など）に挟まれた積層を含む複合材料（複合体とも呼ぶ）を少なくとも含む。
【００３４】
具体的には、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：３の組成、またはその近傍値である領域で表される組成や、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝５：２：５の組成、またはその近傍値である領域で表される組成や、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝６：１：６の組成、またはその近傍値である領域で表される組成のスパッタリングターゲットを用い、室温または１４０℃未満での温度に調整し、酸素流量とアルゴン流量の比、即ちＯ２／Ａｒが５％以上２０％以下、好ましくは７％以上１５％以下で成膜を行った後、得られた複合材料薄膜の上方または下方から酸素を供給することで第１の領域及び第２の領域を含む上記複合材料が得られる。複合材料薄膜の上方または下方から酸素を供給する方法としては酸素プラズマ処理や、複合材料薄膜の上方または下方に過剰酸素を含む膜を設けた後、熱処理を行って過剰酸素を拡散させる方法が挙げられる。過剰酸素は、第２の領域を拡散し、第２の領域の酸素欠損を低減する。
【００３５】
基材上に接する場合には複合材料のうち、第２の領域が配置される。酸化物半導体用のスパッタリングターゲットに含まれる金属元素のうちもっとも原子量の小さい亜鉛が、他の原子量の大きい元素より優先的に基板側へ堆積して、六角形の格子を有する結合を形成しようとする。そのため、基板平面に接して、［Ｉｎ］：［Ｚｎ］＝１：ｍ（ｍは有理数）の組成で示される第２の領域が成膜される。第２の領域が成膜されるとその上に基板平面に平行なａ−ｂ面において六角形の格子を有する結合を有し、ａ−ｂ面に概略平行な基板平面に概略垂直なｃ軸を有している六方晶構造の結晶が形成されやすい。この六方晶構造の結晶が基板平面に概略垂直なｃ軸を有している結晶性酸化物半導体（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌ；  ＣＡＡＣ  ＯＳともよぶ。）であり、第１の領域に相当する。
【００３６】
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。
【００３７】
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造である。
【００３８】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）や非晶質酸化物半導体と区別が付かない場合がある。
【００３９】
本発明の一態様は、膜厚方向に第１の領域と、該第１の領域に接して第２の領域が配置され、少なくとも第１の領域は、インジウムとガリウムと亜鉛を含み、第２の領域は、インジウムと亜鉛を含み、第２の領域は、膜厚方向にウェル型ポテンシャルを構成するウェル部となり、第２の領域は第１の領域よりもバンドギャップが小さく、膜厚方向に第１の領域に挟まれて構成された半導体素子、具体的には電界効果トランジスタを有する半導体装置である。
【００４０】
上記構成において、第１の領域の膜厚は、０．５ｎｍ以上５ｎｍ以下であり、第２の領域の膜厚は、０．５ｎｍ以上５ｎｍ以下である。第１の領域と第２の領域は、主としての機能が異なっており、第１の領域はエネルギーバンドが曲がるような性質を有し、第２の領域は、キャリアを流す機能を有する。第１の領域は膜厚が薄ければ薄いほどスイッチング特性が向上する。
【００４１】
また、上記構成において、第１の領域と第２の領域が交互に積層されている構造を有している。第２の領域は不安定になりやすいため、安定な第１の領域で上下を挟むことによって全体が安定な構造となる。また、成膜中に２つの層に分かれ、１回のスパッタリング法による成膜によって第１の領域と第２の領域が交互に積層されている構造が得られる。第１の領域及び第２の領域を含む複合材料の一部が周期的に積層されていてもよい。
【００４２】
また、上記構成において、第１の領域及び第２の領域を含む複合材料におけるガリウムの原子数が、複合材料に含まれるインジウムよりも少なく、且つ、複合材料に含まれる亜鉛よりも少なければよく、例えばインジウム、ガリウム、及び亜鉛の原子数比が、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：３の組成、またはその近傍値とする。また、複合材料におけるインジウム、ガリウム、及び亜鉛の原子数比が、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝５：２：５の組成であってもよい。また、複合材料におけるインジウム、ガリウム、及び亜鉛の原子数比が、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝６：１：６であってもよい。
【００４３】
なお、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、［Ｚｎ］において、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。
【００４４】
従って、本発明の一態様である酸化物半導体は、原子数比によって一義的に定まらない。一方、原子数比により、該構造を形成するための難易はある。また、同じ原子数比であっても、作成方法により、該構造を有さない場合もある。従って、図示する領域は、酸化物半導体が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
【００４５】
酸化物半導体を成膜するスパッタリング装置及び成膜装置について、図３４乃至図４１を用いて説明する。
【００４６】
＜スパッタリング装置＞
スパッタリング装置としては、例えば平行平板型スパッタリング装置、及び対向ターゲット式スパッタリング装置を用いることができる。なお、平行平板型スパッタリング装置を用いた成膜法を、ＰＥＳＰ（ｐａｒａｌｌｅｌ  ｅｌｅｃｔｒｏｄｅ  ＳＰ）と呼ぶこともできる。また、対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ  ＳＰ）と呼ぶこともできる。
【００４７】
［平行平板型スパッタリング装置（ＰＥＳＰ）］
まず、平行平板型スパッタリング装置について、説明する。図３４（Ａ）は、平行平板型スパッタリング装置を有する成膜室２５０１の断面図である。図３４（Ａ）に示す成膜室２５０１は、ターゲットホルダ２５２０と、バッキングプレート２５１０と、ターゲット２５００と、マグネットユニット２５３０と、基板ホルダ２５７０と、を有する。なお、ターゲット２５００は、バッキングプレート２５１０上に配置される。また、バッキングプレート２５１０は、ターゲットホルダ２５２０上に配置される。また、マグネットユニット２５３０は、バッキングプレート２５１０を介してターゲット２５００下に配置される。また、基板ホルダ２５７０は、ターゲット２５００と向かい合って配置される。なお、本明細書では、複数のマグネット（磁石）を組み合わせたものをマグネットユニットと呼ぶ。マグネットユニットは、カソード、カソードマグネット、磁気部材、磁気部品などと呼びかえることができる。マグネットユニット２５３０は、マグネット２５３０Ｎと、マグネット２５３０Ｓと、マグネットホルダ２５３２と、を有する。なお、マグネットユニット２５３０において、マグネット２５３０Ｎ及びマグネット２５３０Ｓは、マグネットホルダ２５３２上に配置される。また、マグネット２５３０Ｎは、マグネット２５３０Ｓと間隔を空けて配置される。なお、成膜室２５０１に基板２５６０を搬入する場合、基板２５６０は基板ホルダ２５７０上に配置される。
【００４８】
ターゲットホルダ２５２０とバッキングプレート２５１０とは、ネジ（ボルトなど）を用いて固定されており、等電位となる。また、ターゲットホルダ２５２０は、バッキングプレート２５１０を介してターゲット２５００を支持する機能を有する。
【００４９】
また、バッキングプレート２５１０には、ターゲット２５００が固定される。例えば、インジウムなどの低融点金属を含むボンディング材によってバッキングプレート２５１０とターゲット２５００とを固定することができる。
【００５０】
図３４（Ａ）に、マグネットユニット２５３０によって形成される磁力線２５８０ａ及び磁力線２５８０ｂを示す。
【００５１】
磁力線２５８０ａは、ターゲット２５００の上面近傍における水平磁場を形成する磁力線の一つである。ターゲット２５００の上面近傍は、例えば、ターゲット２５００から垂直距離が０ｍｍ以上１０ｍｍ以下、特に０ｍｍ以上５ｍｍ以下の領域である。
【００５２】
磁力線２５８０ｂは、マグネットユニット２５３０の上面から、垂直距離ｄにおける水平磁場を形成する磁力線の一つである。垂直距離ｄは、例えば、０ｍｍ以上２０ｍｍ以下または５ｍｍ以上１５ｍｍ以下である。
【００５３】
このとき、強力なマグネット２５３０Ｎ及び強力なマグネット２５３０Ｓを用いることで、基板２５６０の近傍においても強い磁場を発生させることができる。具体的には、基板２５６０の近傍における水平磁場の強度を１０Ｇ以上１００Ｇ以下、好ましくは１５Ｇ以上６０Ｇ以下、さらに好ましくは２０Ｇ以上４０Ｇ以下とすることができる。
【００５４】
なお、水平磁場の強度の測定は、垂直磁場の強度が０Ｇのときの値を測定すればよい。
【００５５】
成膜室２５０１における磁場の強度を上述の範囲とすることで、密度が高く、結晶性の高い酸化物を成膜することができる。また、得られる酸化物は、複数種の結晶相を含むことが少なく、ほとんど単一の結晶相を含む酸化物となる。
【００５６】
図３４（Ｂ）に、マグネットユニット２５３０の上面図を示す。マグネットユニット２５３０は、円形または略円形のマグネット２５３０Ｎと、円形または略円形のマグネット２５３０Ｓと、がマグネットホルダ２５３２に固定されている。そして、マグネットユニット２５３０を、マグネットユニット２５３０の上面における中央または略中央の法線ベクトルを回転軸として回転させることができる。例えば、マグネットユニット２５３０を、０．１Ｈｚ以上１ｋＨｚ以下のビート（リズム、拍子、パルス、周波、周期またはサイクルなどと言い換えてもよい。）で回転させればよい。
【００５７】
したがって、ターゲット２５００上の磁場の強い領域は、マグネットユニット２５３０の回転とともに変化する。磁場の強い領域は高密度プラズマ領域となるため、その近傍においてターゲット２５００のスパッタリング現象が起こりやすい。例えば、磁場の強い領域が特定の箇所となる場合、ターゲット２５００の特定の領域のみが使用されることになる。一方、図３４（Ｂ）に示すようにマグネットユニット２５３０を回転させることで、ターゲット２５００を均一に使用することができる。また、マグネットユニット２５３０を回転させることによって、均一な厚さを有する膜、及び均一な質を有する膜とすることができる。
【００５８】
また、マグネットユニット２５３０を回転させることにより、基板２５６０の近傍における磁力線の向きも変化させることができる。
【００５９】
なお、ここではマグネットユニット２５３０を回転させる例を示したが、これに限定されるものではない。例えば、マグネットユニット２５３０を上下または／及び左右に揺動させても構わない。例えば、マグネットユニット２５３０を、０．１Ｈｚ以上１ｋＨｚ以下のビートで揺動させればよい。または、ターゲット２５００を回転または移動させても構わない。例えば、ターゲット２５００を、０．１Ｈｚ以上１ｋＨｚ以下のビートで回転または揺動させればよい。または、基板２５６０を回転させることで、相対的に基板２５６０の近傍における磁力線の向きを変化させても構わない。または、これらの組み合わせても構わない。
【００６０】
成膜室２５０１は、バッキングプレート２５１０の内部または下部などに水路を有してもよい。そして、該水路に流体（空気、窒素、希ガス、水、オイルなど）を流すことで、スパッタ時にターゲット２５００の温度の上昇による放電異常や、部材の変形による成膜室２５０１の損傷などを抑制することができる。このとき、バッキングプレート２５１０とターゲット２５００とをボンディング材を介して密着させると、冷却性能が高まるため好ましい。
【００６１】
なお、ターゲットホルダ２５２０とバッキングプレート２５１０との間にガスケットを有すると、成膜室２５０１内に外部や水路などから不純物が混入しにくくなるため好ましい。
【００６２】
マグネットユニット２５３０において、マグネット２５３０Ｎとマグネット２５３０Ｓとは、それぞれターゲット２５００側に異なる極を向けて配置されている。ここでは、マグネット２５３０Ｎをターゲット２５００側がＮ極となるように配置し、マグネット２５３０Ｓをターゲット２５００側がＳ極となるように配置する場合について説明する。ただし、マグネットユニット２５３０におけるマグネット及び極の配置は、この配置に限定されるものではない。また、図３４（Ａ）の配置に限定されるものでもない。
【００６３】
成膜時、ターゲットホルダ２５２０に接続する端子Ｖ１に印加される電位は、例えば、基板ホルダ２５７０に接続する端子Ｖ２に印加される電位よりも低い電位である。また、基板ホルダ２５７０に接続する端子Ｖ２に印加される電位は、例えば、接地電位である。また、マグネットホルダ２５３２に接続する端子Ｖ３に印加される電位は、例えば、接地電位である。なお、端子Ｖ１、端子Ｖ２及び端子Ｖ３に印加される電位は上記の電位に限定されない。また、ターゲットホルダ２５２０、基板ホルダ２５７０、マグネットホルダ２５３２の全てに電位が印加されなくても構わない。例えば、基板ホルダ２５７０が電気的に浮いていても構わない。なお、端子Ｖ１には、印加する電位の制御が可能な電源が電気的に接続されているものとする。電源には、ＤＣ電源またはＲＦ電源を用いればよい。
【００６４】
プラズマ２５４０中の陽イオンは、ターゲットホルダ２５２０に印加された電位Ｖ１によってターゲット２５００に向けて加速される。陽イオンがターゲット２５００に衝突することで、スパッタ粒子が生成され、基板２５６０に堆積する。
【００６５】
また、図３４（Ａ）では、バッキングプレート２５１０及びターゲットホルダ２５２０と、マグネットユニット２５３０及びマグネットホルダ２５３２と、が電気的に接続されない例を示したが、これに限定されない。例えば、バッキングプレート２５１０及びターゲットホルダ２５２０と、マグネットユニット２５３０及びマグネットホルダ２５３２と、が電気的に接続されており、等電位となっていても構わない。
【００６６】
また、得られる酸化物の結晶性をさらに高めるために、基板２５６０の温度を高くしても構わない。基板２５６０の温度を高くすることで、基板２５６０の近傍におけるスパッタ粒子のマイグレーションを助長させることができる。したがって、より密度が高く、より結晶性の高い酸化物を成膜することができる。なお、基板２５６０の温度は、例えば、室温以上５４０℃未満、好ましくは室温以上５００℃以下、より好ましくは１００℃以上４５０℃以下、さらに好ましくは１００℃以上４００℃以下である。
【００６７】
また、成膜ガス中の酸素分圧が高すぎると、複数種の結晶相を含む酸化物が成膜されやすいため、成膜ガスはアルゴンなどの希ガス（ほかにヘリウム、ネオン、クリプトン、キセノンなど）と酸素との混合ガスを用いると好ましい。例えば、全体に占める酸素の割合を５０体積％未満、好ましくは３３体積％以下、さらに好ましくは２０体積％以下、より好ましくは１５体積％以下とすればよい。
【００６８】
また、ターゲット２５００と基板２５６０との垂直距離を、１０ｍｍ以上６００ｍｍ以下、好ましくは２０ｍｍ以上４００ｍｍ以下、さらに好ましくは３０ｍｍ以上２００ｍｍ以下、より好ましくは４０ｍｍ以上１００ｍｍ以下とする。ターゲット２５００と基板２５６０との垂直距離を上述の範囲まで近くすることで、スパッタ粒子が、基板２５６０に到達するまでの間におけるエネルギーの低下を抑制できる場合がある。また、ターゲット２５００と基板２５６０との垂直距離を上述の範囲まで遠くすることで、スパッタ粒子の基板２５６０への入射方向を垂直に近づけることができるため、スパッタ粒子の衝突による基板２５６０へのダメージを小さくすることができる場合がある。
【００６９】
図３５（Ａ）に、図３４（Ａ）とは異なるスパッタリング装置を有する成膜室の例を示す。
【００７０】
図３５（Ａ）に示す成膜室２５０１は、ターゲットホルダ２５２０ａと、ターゲットホルダ２５２０ｂと、バッキングプレート２５１０ａと、バッキングプレート２５１０ｂと、ターゲット２５００ａと、ターゲット２５００ｂと、マグネットユニット２５３０ａと、マグネットユニット２５３０ｂと、部材２５４２と、基板ホルダ２５７０と、を有する。なお、ターゲット２５００ａは、バッキングプレート２５１０ａ上に配置される。また、バッキングプレート２５１０ａは、ターゲットホルダ２５２０ａ上に配置される。また、マグネットユニット２５３０ａは、バッキングプレート２５１０ａを介してターゲット２５００ａ下に配置される。また、ターゲット２５００ｂは、バッキングプレート２５１０ｂ上に配置される。また、バッキングプレート２５１０ｂは、ターゲットホルダ２５２０ｂ上に配置される。また、マグネットユニット２５３０ｂは、バッキングプレート２５１０ｂを介してターゲット２５００ｂ下に配置される。
【００７１】
マグネットユニット２５３０ａは、マグネット２５３０Ｎ１と、マグネット２５３０Ｎ２と、マグネット２５３０Ｓと、マグネットホルダ２５３２と、を有する。なお、マグネットユニット２５３０ａにおいて、マグネット２５３０Ｎ１、マグネット２５３０Ｎ２及びマグネット２５３０Ｓは、マグネットホルダ２５３２上に配置される。また、マグネット２５３０Ｎ１及びマグネット２５３０Ｎ２は、マグネット２５３０Ｓと間隔を空けて配置される。なお、マグネットユニット２５３０ｂは、マグネットユニット２５３０ａと同様の構造を有する。なお、成膜室２５０１に基板２５６０を搬入する場合、基板２５６０は基板ホルダ２５７０に接して配置される。
【００７２】
ターゲット２５００ａ、バッキングプレート２５１０ａ及びターゲットホルダ２５２０ａと、ターゲット２５００ｂ、バッキングプレート２５１０ｂ及びターゲットホルダ２５２０ｂと、は部材２５４２によって離間されている。なお、部材２５４２は絶縁体であることが好ましい。ただし、部材２５４２が導電体または半導体であっても構わない。また、部材２５４２が、導電体または半導体の表面を絶縁体で覆ったものであっても構わない。
【００７３】
ターゲットホルダ２５２０ａとバッキングプレート２５１０ａとは、ネジ（ボルトなど）を用いて固定されており、等電位となる。また、ターゲットホルダ２５２０ａは、バッキングプレート２５１０ａを介してターゲット２５００ａを支持する機能を有する。また、ターゲットホルダ２５２０ｂとバッキングプレート２５１０ｂとは、ネジ（ボルトなど）を用いて固定されており、等電位となる。また、ターゲットホルダ２５２０ｂは、バッキングプレート２５１０ｂを介してターゲット２５００ｂを支持する機能を有する。
【００７４】
バッキングプレート２５１０ａは、ターゲット２５００ａを固定する機能を有する。また、バッキングプレート２５１０ｂは、ターゲット２５００ｂを固定する機能を有する。
【００７５】
図３５（Ａ）に、マグネットユニット２５３０ａによって形成される磁力線２５８０ａ及び磁力線２５８０ｂを示す。
【００７６】
磁力線２５８０ａは、ターゲット２５００ａの近傍における水平磁場を形成する磁力線の一つである。ターゲット２５００ａの近傍は、例えば、ターゲット２５００ａから垂直距離が０ｍｍ以上１０ｍｍ以下、特に０ｍｍ以上５ｍｍ以下の領域である。
【００７７】
磁力線２５８０ｂは、マグネットユニット２５３０ａの上面から、垂直距離ｄにおける水平磁場を形成する磁力線の一つである。垂直距離ｄは、例えば、０ｍｍ以上２０ｍｍ以下または５ｍｍ以上１５ｍｍ以下である。
【００７８】
このとき、強力なマグネット２５３０Ｎ１、強力なマグネット２５３０Ｎ２及び強力なマグネット２５３０Ｓを用いることで、基板２５６０の近傍においても強い磁場を発生させることができる。具体的には、基板２５６０の近傍における水平磁場の強度を１０Ｇ以上１００Ｇ以下、好ましくは１５Ｇ以上６０Ｇ以下、さらに好ましくは２０Ｇ以上４０Ｇ以下とすることができる。
【００７９】
成膜室２５０１における磁場の強度を上述の範囲とすることで、密度が高く、結晶性の高い酸化物を成膜することができる。また、得られる酸化物は、複数種の結晶相を含むことが少なく、ほとんど単一の結晶相を含む酸化物となる。
【００８０】
なお、マグネットユニット２５３０ｂもマグネットユニット２５３０ａと同様の磁力線が形成される。
【００８１】
図３５（Ｂ）に、マグネットユニット２５３０ａ及びマグネットユニット２５３０ｂの上面図を示す。マグネットユニット２５３０ａは、長方形または略長方形のマグネット２５３０Ｎ１と、長方形または略長方形のマグネット２５３０Ｎ２と、長方形または略長方形のマグネット２５３０Ｓと、がマグネットホルダ２５３２に固定されている構成を有する。そして、マグネットユニット２５３０ａを、図３５（Ｂ）に示すように左右に揺動させることができる。例えば、マグネットユニット２５３０ａを、０．１Ｈｚ以上１ｋＨｚ以下のビートで揺動させればよい。
【００８２】
したがって、ターゲット２５００ａ上の磁場の強い領域は、マグネットユニット２５３０ａの揺動とともに変化する。磁場の強い領域は高密度プラズマ領域となるため、その近傍においてターゲット２５００ａのスパッタリング現象が起こりやすい。例えば、磁場の強い領域が特定の箇所となる場合、ターゲット２５００ａの特定の領域のみが使用されることになる。一方、図３５（Ｂ）に示すように、マグネットユニット２５３０ａにおいて、マグネット２５３０Ｎ１およびマグネット２５３０Ｎ２とマグネット２５３０Ｓとはそれぞれターゲット２５００ａ側に異なる極を向けて配置されている。ここでは、マグネット２５３０Ｎ１およびマグネット２５３０Ｎ２をターゲット２５００ａ側がＮ極となるように配置し、マグネット２５３０Ｓをターゲット２５００ａ側がＳ極となるように配置する場合について説明する。ただし、マグネットユニット２５３０ａにおけるマグネットおよび極の配置は、この配置に限定されるものではない。また、図３５の配置に限定されるものでもない。これは、マグネットユニット２５３０ｂについても同様である。
【００８３】
また、マグネットユニット２５３０ａを揺動させることにより、基板２５６０の近傍における磁力線の状態も変化させることができる。これは、マグネットユニット２５３０ｂにおいても同様である。
【００８４】
なお、ここではマグネットユニット２５３０ａ及びマグネットユニット２５３０ｂを揺動させる例を示したが、これに限定されるものではない。例えば、マグネットユニット２５３０ａ及びマグネットユニット２５３０ｂを回転させても構わない。例えば、マグネットユニット２５３０ａ及びマグネットユニット２５３０ｂを、０．１Ｈｚ以上１ｋＨｚ以下のビートで回転させればよい。または、ターゲット２５００を回転または移動させても構わない。例えば、ターゲット２５００を、０．１Ｈｚ以上１ｋＨｚ以下のビートで回転または揺動させればよい。または、基板２５６０を回転させることで、相対的に基板２５６０の上面における磁力線の状態を変化させることができる。または、これらを組み合わせても構わない。
【００８５】
成膜室２５０１は、バッキングプレート２５１０ａ及びバッキングプレート２５１０ｂの内部または下部などに水路を有してもよい。そして、該水路に流体（空気、窒素、希ガス、水、オイルなど）を流すことで、スパッタ時にターゲット２５００ａ及びターゲット２５００ｂの温度の上昇による放電異常や、部材の変形による成膜室２５０１の損傷などを抑制することができる。このとき、バッキングプレート２５１０ａとターゲット２５００ａとをボンディング材を介して密着させると、冷却性能が高まるため好ましい。また、バッキングプレート２５１０ｂとターゲット２５００ｂとをボンディング材を介して密着させると、冷却性能が高まるため好ましい。
【００８６】
なお、ターゲットホルダ２５２０ａとバッキングプレート２５１０ａとの間にガスケットを有すると、成膜室２５０１内に外部や水路などから不純物が混入しにくくなるため好ましい。また、ターゲットホルダ２５２０ｂとバッキングプレート２５１０ｂとの間にガスケットを有すると、成膜室２５０１内に外部や水路などから不純物が混入しにくくなるため好ましい。
【００８７】
マグネットユニット２５３０ａにおいて、マグネット２５３０Ｎ１及びマグネット２５３０Ｎ２とマグネット２５３０Ｓとはそれぞれターゲット２５００ａ側に異なる極を向けて配置されている。ここでは、マグネット２５３０Ｎ１及びマグネット２５３０Ｎ２をターゲット２５００ａ側がＮ極となるように配置し、マグネット２５３０Ｓをターゲット２５００ａ側がＳ極となるように配置する場合について説明する。ただし、マグネットユニット２５３０ａにおけるマグネット及び極の配置は、この配置に限定されるものではない。また、図３５（Ａ）の配置に限定されるものでもない。これは、マグネットユニット２５３０ｂについても同様である。
【００８８】
成膜時、ターゲットホルダ２５２０ａに接続する端子Ｖ１と、ターゲットホルダ２５２０ｂに接続する端子Ｖ４と、の間で、交互に高低が入れ替わる電位を印加すればよい。また、基板ホルダ２５７０に接続する端子Ｖ２に印加される電位は、例えば、接地電位である。また、マグネットホルダ２５３２に接続する端子Ｖ３に印加される電位は、例えば、接地電位である。なお、端子Ｖ１、端子Ｖ２、端子Ｖ３及び端子Ｖ４に印加される電位は上記の電位に限定されない。また、ターゲットホルダ２５２０ａ、ターゲットホルダ２５２０ｂ、基板ホルダ２５７０、マグネットホルダ２５３２の全てに電位が印加されなくても構わない。例えば、基板ホルダ２５７０がフローティング状態であってもよい。なお、図３５（Ａ）では、ターゲットホルダ２５２０ａに接続する端子Ｖ１と、ターゲットホルダ２５２０ｂに接続する端子Ｖ４と、の間で、交互に高低が入れ替わる電位を印加する、いわゆるＡＣスパッタリング法の例を示したが、これに限定されない。
【００８９】
また、図３５（Ａ）では、バッキングプレート２５１０ａ及びターゲットホルダ２５２０ａと、マグネットユニット２５３０ａ及びマグネットホルダ２５３２と、は電気的に接続されない例を示したが、これに限定されない。例えば、バッキングプレート２５１０ａ及びターゲットホルダ２５２０ａと、マグネットユニット２５３０ａ及びマグネットホルダ２５３２と、が電気的に接続されており、等電位となっていても構わない。また、バッキングプレート２５１０ｂ及びターゲットホルダ２５２０ｂと、マグネットユニット２５３０ｂ及びマグネットホルダ２５３２と、は電気的に接続されない例を示したが、これに限定されない。例えば、バッキングプレート２５１０ａ及びターゲットホルダ２５２０ｂと、マグネットユニット２５３０ｂ及びマグネットホルダ２５３２と、が電気的に接続されており、等電位となっていても構わない。
【００９０】
また、得られる酸化物の結晶性をさらに高めるために、基板２５６０の温度を高くしても構わない。基板２５６０の温度を高くすることで、基板２５６０の近傍におけるスパッタ粒子のマイグレーションを助長させることができる。したがって、より密度が高く、より結晶性の高い酸化物を成膜することができる。なお、基板２５６０の温度は、例えば、室温以上４４０℃未満、好ましくは室温以上４００℃以下、より好ましくは１５０℃以上３００℃以下、さらに好ましくは１００℃以上２００℃以下である。
【００９１】
また、成膜ガス中の酸素分圧が高すぎると、複数種の結晶相を含む酸化物が成膜されやすいため、成膜ガスはアルゴンなどの希ガス（ほかにヘリウム、ネオン、クリプトン、キセノンなど）と酸素との混合ガスを用いると好ましい。
【００９２】
例えば、全体に占める酸素の割合を５０体積％未満、好ましくは３３体積％以下、さらに好ましくは２０体積％以下、より好ましくは１５体積％以下とすればよい。
【００９３】
また、ターゲット２５００ａと基板２５６０との垂直距離を、１０ｍｍ以上６００ｍｍ以下、好ましくは２０ｍｍ以上４００ｍｍ以下、さらに好ましくは３０ｍｍ以上２００ｍｍ以下、より好ましくは４０ｍｍ以上１００ｍｍ以下とする。ターゲット２５００ａと基板２５６０との垂直距離を上述の範囲まで近くすることで、スパッタ粒子が、基板２５６０に到達するまでの間におけるエネルギーの低下を抑制できる場合がある。また、ターゲット２５００ａと基板２５６０との垂直距離を上述の範囲まで遠くすることで、スパッタ粒子の基板２５６０への入射方向を垂直に近づけることができるため、スパッタ粒子の衝突による基板２５６０へのダメージを小さくすることができる場合がある。
【００９４】
また、ターゲット２５００ｂと基板２５６０との垂直距離を、１０ｍｍ以上６００ｍｍ以下、好ましくは２０ｍｍ以上４００ｍｍ以下、さらに好ましくは３０ｍｍ以上２００ｍｍ以下、より好ましくは４０ｍｍ以上１００ｍｍ以下とする。ターゲット２５００ｂと基板２５６０との垂直距離を上述の範囲まで近くすることで、スパッタ粒子が、基板２５６０に到達するまでの間におけるエネルギーの低下を抑制できる場合がある。また、ターゲット２５００ｂと基板２５６０との垂直距離を上述の範囲まで遠くすることで、スパッタ粒子の基板２５６０への入射方向を垂直に近づけることができるため、スパッタ粒子の衝突による基板２５６０へのダメージを小さくすることができる場合がある。
【００９５】
［対向ターゲット式スパッタリング装置（ＶＤＳＰ）］
次に、対向ターゲット式スパッタリング装置について、説明する。図３６（Ａ）は、対向ターゲット式スパッタリング装置における成膜室の断面図である。図３６（Ａ）に示す成膜室は、ターゲット２５００ａ及びターゲット２５００ｂと、ターゲット２５００ａ及びターゲット２５００ｂをそれぞれ保持するバッキングプレート２５１０ａ及びバッキングプレート２５１０ｂと、バッキングプレート２５１０ａ及びバッキングプレート２５１０ｂを介してターゲット２５００ａ及びターゲット２５００ｂの背面にそれぞれ配置されるマグネットユニット２５３０ａ及びマグネットユニット２５３０ｂと、を有する。また、基板ホルダ２５７０は、ターゲット２５００ａ及びターゲット２５００ｂの間に配置される。なお、成膜室に基板２５６０を入れる場合、基板２５６０は基板ホルダ２５７０によって固定される。
【００９６】
また、図３６（Ａ）に示すように、バッキングプレート２５１０ａ及びバッキングプレート２５１０ｂには、電位を印加するための電源２５９０及び電源２５９１が接続されている。バッキングプレート２５１０ａに接続する電源２５９０と、バッキングプレート２５１０ｂに接続する電源２５９１と、の間で、交互に電位の高低が入れ替わる電位を印加する、いわゆるＡＣ電源を用いると好ましい。また、図３６（Ａ）に示す電源２５９０及び電源２５９１はＡＣ電源を用いた例を示しているが、これに限られない。例えば、電源２５９０及び電源２５９１としてＲＦ電源、ＤＣ電源などを用いてもよい。または、電源２５９０と電源２５９１とで、異なる種類の電源を用いてもよい。
【００９７】
また、基板ホルダ２５７０はＧＮＤに接続されていることが好ましい。また、基板ホルダ２５７０はフローティングの状態であってもよい。
【００９８】
図３６（Ｂ）及び図３６（Ｃ）は、図３６（Ａ）の一点鎖線Ａ−Ｂ間におけるプラズマ２５４０の電位分布を示している。図３６（Ｂ）に示す電位分布は、バッキングプレート２５１０ａに高電位を印加し、バッキングプレート２５１０ｂに低電位を印加した状態を示す。即ち、ターゲット２５００ａに向けて陽イオンが加速される。図３６（Ｃ）に示す電位分布は、バッキングプレート２５１０ａに低電位を印加し、バッキングプレート２５１０ｂに高電位を印加した状態を示す。即ち、ターゲット２５００ｂに向けて陽イオンが加速される。図３６（Ｂ）と、図３６（Ｃ）と、の状態を交互に入れ替わるようにして成膜することができる。
【００９９】
また、基板２５６０の表面に、プラズマ２５４０が十分到達している状態で成膜することが好ましい。例えば、図３６（Ａ）に示すように、基板ホルダ２５７０及び基板２５６０がプラズマ２５４０中に配置された状態が好ましい。特にプラズマ２５４０中における陽光柱の領域に、基板ホルダ２５７０及び基板２５６０が入るように配置することが好ましい。プラズマ２５４０中の陽光柱の領域は、図３６（Ｂ）及び図３６（Ｃ）に示す電位分布において、電位分布の勾配が小さい領域である。つまり、図３６（Ａ）に示すように、プラズマ２５４０における陽光柱の領域に基板２５６０を配置することによって、プラズマ２５４０下の強電界部に基板２５６０が曝されないため、基板２５６０はプラズマ２５４０による損傷が少なく、欠陥を低減することができる。
【０１００】
また、図３６（Ａ）に示すように、基板ホルダ２５７０及び基板２５６０がプラズマ２５４０中に配置された状態で成膜することにより、ターゲット２５００ａ及びターゲット２５００ｂの使用効率が高くなるため好ましい。
【０１０１】
図３６（Ａ）に示すように、基板ホルダ２５７０と、ターゲット２５００ａと、の水平距離をＬ１とし、基板ホルダ２５７０と、ターゲット２５００ｂと、の水平距離をＬ２とする。Ｌ１及びＬ２の長さは、それぞれ基板２５６０と同等の長さであることが好ましい。また、上述したように、基板２５６０がプラズマ２５４０の陽光柱の領域に入るように、Ｌ１及びＬ２の距離を適宜調節することが好ましい。例えば、Ｌ１及びＬ２は、それぞれ１０ｍｍ以上２００ｍｍ以下とすればよい。
【０１０２】
図３６（Ａ）に示す構成は、ターゲット２５００ａとターゲット２５００ｂとが平行に向かい合って配置されている。また、マグネットユニット２５３０ａとマグネットユニット２５３０ｂとが、異なる極を向かい合わせるように配置されている。このとき、磁力線は、マグネットユニット２５３０ｂからマグネットユニット２５３０ａに向かう。そのため、成膜時には、マグネットユニット２５３０ａとマグネットユニット２５３０ｂとで形成される磁場にプラズマ２５４０が閉じ込められる。基板ホルダ２５７０及び基板２５６０は、ターゲット２５００ａとターゲット２５００ｂとが向かい合っている間の領域（ターゲット間領域ともいう。）に配置される。なお、図３６（Ａ）では、ターゲット２５００ａとターゲット２５００ｂとが向かい合う方向に平行に基板ホルダ２５７０及び基板２５６０を配置しているが、傾けて配置してもよい。例えば、基板ホルダ２５７０及び基板２５６０を３０°以上６０°以下（代表的には４５°）傾けることによって、成膜時に基板２５６０に垂直入射するスパッタ粒子の割合を高くすることができる。
【０１０３】
図３７に示す構成は、ターゲット２５００ａとターゲット２５００ｂとが互いに平行ではなく、傾いた状態で向かい合って（Ｖ字状に）配置されている点が図３６（Ａ）に示した構成と異なる。よって、ターゲットの配置以外については、図３６（Ａ）の説明を参照する。また、マグネットユニット２５３０ａとマグネットユニット２５３０ｂとが異なる極が向かい合うように配置されている。基板ホルダ２５７０及び基板２５６０は、ターゲット間領域に配置される。ターゲット２５００ａ及びターゲット２５００ｂを、図３７に示すような配置とすることで、基板２５６０に到達するスパッタ粒子の割合が高くなるため、堆積速度を高くすることができる。
【０１０４】
また、図３６（Ａ）では、基板ホルダ２５７０及び基板２５６０がプラズマ２５４０中に配置された状態を示したが、これに限られない。例えば図３８に示すように、基板ホルダ２５７０及び基板２５６０が、プラズマ２５４０の外側に配置されていてもよい。基板２５６０がプラズマ２５４０の高電界領域に曝されないことによって、プラズマ２５４０による損傷を低減させることができる。ただし、プラズマ２５４０から基板２５６０を離すほど、ターゲット２５００ａ及びターゲット２５００ｂの使用効率が低くなってしまう。また、基板ホルダ２５７０の位置は、図３８に示すように可変とする構成が好ましい。
【０１０５】
また、基板ホルダ２５７０は、ターゲット間領域の上側に配置されるが、下側に配置されても構わない。また、下側及び上側に配置されても構わない。下側及び上側に基板ホルダ２５７０を配置することにより、二以上の基板を同時に成膜することができるため、生産性を高めることができる。なお、ターゲット２５００ａとターゲット２５００ｂとが向かい合う領域の上側または／及び下側を、ターゲット２５００ａとターゲット２５００ｂとが向かい合う領域の側方と言い換えることができる。
【０１０６】
対向ターゲット式スパッタリング装置は、高真空であってもプラズマを安定に生成することができる。例えば、０．００５Ｐａ以上０．０９Ｐａ以下でも成膜が可能である。そのため、成膜時に混入する不純物の濃度を低減することができる。
【０１０７】
対向ターゲット式スパッタリング装置を用いることによって、高真空での成膜が可能となる、またはプラズマによる損傷の少ない成膜が可能となるため、基板２５６０の温度が低い場合でも結晶性の高い膜を成膜することができる。例えば、基板２５６０の温度が、１０℃以上１００℃未満であっても結晶性の高い膜を成膜することができる。
【０１０８】
図３９（Ａ）に、対向ターゲット式スパッタリング装置の別の例を示す。
【０１０９】
図３９（Ａ）は、対向ターゲット式スパッタリング装置における成膜室の断面模式図である。図３４（Ａ）に示す成膜室とは異なり、ターゲットシールド２５２２及びターゲットシールド２５２３が設けられている。また、バッキングプレート２５１０ａ及びバッキングプレート２５１０ｂと接続する電源２５９１を有する。
【０１１０】
また、図３９（Ａ）に示すように、ターゲットシールド２５２２及びターゲットシールド２５２３は、ＧＮＤに接続されている。つまり、電源２５９１の電位が与えられたバッキングプレート２５１０ａ及びバッキングプレート２５１０ｂと、ＧＮＤが与えられたターゲットシールド２５２２及びターゲットシールド２５２３と、の間に印加される電位差によって、プラズマ２５４０が形成される。
【０１１１】
また、基板２５６０の表面に、プラズマ２５４０が十分到達している状態で成膜することが好ましい。例えば、図３９（Ａ）に示すように、基板ホルダ２５７０及び基板２５６０がプラズマ２５４０中に配置された状態が好ましい。特にプラズマ２５４０中における陽光柱の領域に、基板ホルダ２５７０及び基板２５６０が入るように配置することが好ましい。プラズマ中の陽光柱の領域は、電位分布の勾配が小さい領域である。つまり、図３９（Ａ）に示すように、プラズマ２５４０における陽光柱の領域に基板２５６０を配置することによって、プラズマ２５４０下の強電界部に基板が曝されないため、基板２５６０はプラズマ２５４０による損傷が少なく、良好な膜質の酸化物を得ることができる。
【０１１２】
また、図３９（Ａ）に示すように基板ホルダ２５７０及び基板２５６０がプラズマ２５４０中に配置された状態で成膜することにより、ターゲット２５００ａ及びターゲット２５００ｂの使用効率が高くなるため好ましい。
【０１１３】
また、図３９（Ａ）に示すように、基板ホルダ２５７０と、ターゲット２５００ａと、の水平距離をＬ１とし、基板ホルダ２５７０と、ターゲット２５００ｂと、の水平距離をＬ２とする。Ｌ１及びＬ２の長さは、それぞれ基板２５６０のサイズと同等の長さであることが好ましい。また、上述したように、基板２５６０がプラズマ２５４０の陽光柱の領域に入るように、Ｌ１及びＬ２の距離を適宜調節することが好ましい。
【０１１４】
また、図３９（Ａ）では、基板ホルダ２５７０及び基板２５６０がプラズマ２５４０中に配置された状態を示したが、これに限られない。例えば図３９（Ｂ）に示すように、基板ホルダ２５７０及び基板２５６０が、プラズマ２５４０の外側に配置されていてもよい。基板２５６０がプラズマ２５４０の高電界領域に曝されないことによって、プラズマ２５４０による損傷を低減させることができる。ただし、プラズマ２５４０から基板２５６０を離すほど、ターゲット２５００ａ及びターゲット２５００ｂの使用効率が低くなってしまう。また、基板ホルダ２５７０の位置は、図３９（Ｂ）に示すように可変とする構成が好ましい。
【０１１５】
また、図３９（Ｂ）に示すように、基板ホルダ２５７０は、ターゲット２５００ａとターゲット２５００ｂとが向かい合う領域の上側に配置されるが、下側に配置されても構わない。また、下側及び上側に配置されても構わない。下側及び上側に基板ホルダ２５７０を配置することにより、二以上の基板を同時に成膜することができるため、生産性を高めることができる。
【０１１６】
以上に示した対向ターゲット式スパッタリング装置は、プラズマがターゲット間の磁場に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによって、基板へのスパッタ粒子の入射角度を浅くすることができるため、堆積される膜の段差被覆性を高めることができる。また、高真空における成膜が可能であるため、膜に混入する不純物の濃度を低減することができる。
【０１１７】
なお、成膜室に、平行平板型スパッタリング装置、イオンビームスパッタリング装置を適用しても構わない。
【０１１８】
＜成膜装置＞
以下では、本発明の一態様の酸化物を成膜することが可能なスパッタリング装置を有する成膜室を持つ成膜装置について説明する。
【０１１９】
まず、成膜時などに膜中に不純物の混入が少ない成膜装置の構成について図４０及び図４１を用いて説明する。
【０１２０】
図４０は、枚葉式マルチチャンバーの成膜装置２７００の上面図を模式的に示している。成膜装置２７００は、基板を収容するカセットポート２７６１と、基板のアライメントを行うアライメントポート２７６２と、を備える大気側基板供給室２７０１と、大気側基板供給室２７０１から、基板を搬送する大気側基板搬送室２７０２と、基板の搬入を行い、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室２７０３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるアンロードロック室２７０３ｂと、真空中の基板の搬送を行う搬送室２７０４と、基板の加熱を行う基板加熱室２７０５と、ターゲットが配置され成膜を行う成膜室２７０６ａ、成膜室２７０６ｂ及び成膜室２７０６ｃと、を有する。なお、成膜室２７０６ａ、成膜室２７０６ｂ及び成膜室２７０６ｃは、後述する成膜室の構成を参酌することができる。
【０１２１】
また、大気側基板搬送室２７０２は、ロードロック室２７０３ａ及びアンロードロック室２７０３ｂと接続され、ロードロック室２７０３ａ及びアンロードロック室２７０３ｂは、搬送室２７０４と接続され、搬送室２７０４は、基板加熱室２７０５、成膜室２７０６ａ、成膜室２７０６ｂ及び成膜室２７０６ｃと接続する。
【０１２２】
なお、各室の接続部にはゲートバルブ２７６４が設けられており、大気側基板供給室２７０１と、大気側基板搬送室２７０２を除き、各室を独立して真空状態に保持することができる。また、大気側基板搬送室２７０２及び搬送室２７０４は、搬送ロボット２７６３を有し、基板を搬送することができる。
【０１２３】
また、基板加熱室２７０５は、プラズマ処理室を兼ねると好ましい。成膜装置２７００は、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、基板に不純物が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室及び基板加熱室は、上述の数に限定されず、設置スペースやプロセス条件に合わせて、適宜最適な数を設けることができる。
【０１２４】
次に、図４０に示す成膜装置２７００の一点鎖線Ｖ１−Ｖ２、一点鎖線Ｗ１−Ｗ２、及び一点鎖線Ｗ２−Ｗ３に相当する断面を図４１に示す。
【０１２５】
図４１（Ａ）は、基板加熱室２７０５と、搬送室２７０４の断面を示しており、基板加熱室２７０５は、基板を収容することができる複数の加熱ステージ２７６５を有している。なお、基板加熱室２７０５は、バルブを介して真空ポンプ２７７０と接続されている。真空ポンプ２７７０としては、例えば、ドライポンプ、及びメカニカルブースターポンプ等を用いることができる。
【０１２６】
また、基板加熱室２７０５に用いることのできる加熱機構としては、例えば、抵抗発熱体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
【０１２７】
また、基板加熱室２７０５は、マスフローコントローラ２７８０を介して、精製機２７８１と接続される。なお、マスフローコントローラ２７８０及び精製機２７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。基板加熱室２７０５に導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、及び希ガス（アルゴンガスなど）を用いる。
【０１２８】
搬送室２７０４は、搬送ロボット２７６３を有している。搬送ロボット２７６３は、各室へ基板を搬送することができる。また、搬送室２７０４は、バルブを介して真空ポンプ２７７０と、クライオポンプ２７７１と、接続されている。このような構成とすることで、搬送室２７０４は、大気圧から低真空または中真空（０．１Ｐａ程度）まで真空ポンプ２７７０を用いて排気され、バルブを切り替えて中真空から高真空または超高真空（０．１Ｐａから１×１０−７Ｐａ）まではクライオポンプ２７７１を用いて排気される。
【０１２９】
また、例えば、クライオポンプ２７７１は、搬送室２７０４に対して２台以上並列に接続してもよい。このような構成とすることで、１台のクライオポンプがリジェネ中であっても、残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェネとは、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。クライオポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、定期的にリジェネが行われる。
【０１３０】
図４１（Ｂ）は、成膜室２７０６ｂと、搬送室２７０４と、ロードロック室２７０３ａの断面を示している。
【０１３１】
ここで、図４１（Ｂ）を用いて、スパッタリング装置を有する成膜室の詳細について説明する。図４１（Ｂ）に示す成膜室２７０６ｂは、ターゲット２７６６ａと、ターゲット２７６６ｂと、ターゲットシールド２７６７ａと、ターゲットシールド２７６７ｂと、マグネットユニット２７９０ａと、マグネットユニット２７９０ｂと、基板ホルダ２７６８と、電源２７９１と、を有する。図示しないが、ターゲット２７６６ａ及びターゲット２７６６ｂは、それぞれバッキングプレートを介してターゲットホルダに固定される。また、ターゲット２７６６ａ及びターゲット２７６６ｂには、電源２７９１が電気的に接続されている。マグネットユニット２７９０ａ及びマグネットユニット２７９０ｂは、それぞれターゲット２７６６ａ及びターゲット２７６６ｂの背面に配置される。ターゲットシールド２７６７ａ及びターゲットシールド２７６７ｂは、それぞれターゲット２７６６ａ及びターゲット２７６６ｂの端部を囲うように配置される。なお、ここでは基板ホルダ２７６８には、基板２７６９が支持されている。基板ホルダ２７６８は、可変部材２７８４を介して成膜室２７０６ｂに固定される。可変部材２７８４によって、ターゲット２７６６ａとターゲット２７６６ｂとの間の領域（ターゲット間領域ともいう。）まで基板ホルダ２７６８を移動させることができる。例えば、基板２７６９を支持した基板ホルダ２７６８をターゲット間領域に配置することによって、プラズマによる損傷を低減できる場合がある。また、基板ホルダ２７６８は、図示しないが、基板２７６９を保持する基板保持機構や、基板２７６９を背面から加熱するヒーター等を備えていてもよい。
【０１３２】
また、ターゲットシールド２７６７によって、ターゲット２７６６からスパッタリングされる粒子が不要な領域に堆積することを抑制できる。ターゲットシールド２７６７は、累積されたスパッタ粒子が剥離しないように、加工することが望ましい。例えば、表面粗さを増加させるブラスト処理、またはターゲットシールド２７６７の表面に凹凸を設けてもよい。
【０１３３】
また、成膜室２７０６ｂは、ガス加熱機構２７８２を介してマスフローコントローラ２７８０と接続され、ガス加熱機構２７８２はマスフローコントローラ２７８０を介して精製機２７８１と接続される。ガス加熱機構２７８２により、成膜室２７０６ｂに導入されるガスを４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下に加熱することができる。なお、ガス加熱機構２７８２、マスフローコントローラ２７８０、及び精製機２７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。成膜室２７０６ｂに導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、及び希ガス（アルゴンガスなど）を用いる。
【０１３４】
なお、ガスの導入口の直前に精製機を設ける場合、精製機から成膜室２７０６ｂまでの配管の長さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管の長さを１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。さらに、ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１６Ｌ−ＥＰ配管と比べ、不純物を含むガスの放出量が少なく、ガスへの不純物の入り込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手）を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ、生じる放出ガス及び外部リークの影響を低減できて好ましい。
【０１３５】
また、成膜室２７０６ｂは、バルブを介してターボ分子ポンプ２７７２及び真空ポンプ２７７０と接続される。
【０１３６】
また、成膜室２７０６ｂは、クライオトラップ２７５１が設けられる。
【０１３７】
クライオトラップ２７５１は、水などの比較的融点の高い分子（または原子）を吸着することができる機構である。ターボ分子ポンプ２７７２は大きいサイズの分子（または原子）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラップ２７５１が成膜室２７０６ｂに接続された構成としている。クライオトラップ２７５１の冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ２７５１が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段目の冷凍機の温度を２０Ｋ以下とすればよい。なお、クライオトラップに替えて、チタンサブリメーションポンプを用いることで、さらに高真空とすることができる場合がある。また、クライオポンプやターボ分子ポンプに替えてイオンポンプを用いることでもさらに高真空とすることができる場合がある。
【０１３８】
なお、成膜室２７０６ｂの排気方法は、これに限定されず、先の搬送室２７０４に示す排気方法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もちろん、搬送室２７０４の排気方法を成膜室２７０６ｂと同様の構成（ターボ分子ポンプと真空ポンプとの排気方法）としてもよい。
【０１３９】
なお、上述した搬送室２７０４、基板加熱室２７０５、及び成膜室２７０６ｂの背圧（全圧）、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。とくに、形成される膜中に不純物が混入され得る可能性があるので、成膜室２７０６ｂの背圧、ならびに各気体分子（原子）の分圧には注意する必要がある。
【０１４０】
上述した各室の背圧（全圧）は、１×１０−４Ｐａ以下、好ましくは３×１０−５Ｐａ以下、さらに好ましくは１×１０−５Ｐａ以下である。上述した各室の質量電荷比（ｍ／ｚ）が１８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが２８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが４４である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
【０１４１】
なお、真空チャンバー内の全圧及び分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌｅｅ  ＣＧＭ−０５１を用いればよい。
【０１４２】
また、上述した搬送室２７０４、基板加熱室２７０５、及び成膜室２７０６ｂは、外部リークまたは内部リークが少ない構成とすることが望ましい。
【０１４３】
例えば、上述した搬送室２７０４、基板加熱室２７０５、及び成膜室２７０６ｂのリークレートは、３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０−７Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが２８である気体分子（原子）のリークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが４４である気体分子（原子）のリークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。
【０１４４】
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧及び分圧から導出すればよい。
【０１４５】
リークレートは、外部リーク及び内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リーク及び内部リークの両面から対策をとる必要がある。
【０１４６】
例えば、成膜室２７０６ｂの開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
【０１４７】
また、成膜装置２７００を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロム及びニッケルなどを含む合金に被覆して用いてもよい。鉄、クロム及びニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
【０１４８】
または、前述の成膜装置２７００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
【０１４９】
成膜装置２７００の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
【０１５０】
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は、主成分である酸素を用いた方が好ましい場合もある。なお、ベーキングは、ランプを用いて行うと好ましい。
【０１５１】
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスの導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入することで成膜室内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好ましくは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分以下、好ましくは１０分以上１２０分以下の期間排気する。
【０１５２】
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基板及び成膜室内壁に膜を堆積させ、成膜室内の不純物及び成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行ってもよい。
【０１５３】
次に、図４１（Ｂ）に示す搬送室２７０４、及びロードロック室２７０３ａと、図４１（Ｃ）に示す大気側基板搬送室２７０２、及び大気側基板供給室２７０１の詳細について以下説明を行う。なお、図４１（Ｃ）は、大気側基板搬送室２７０２、及び大気側基板供給室２７０１の断面を示している。
【０１５４】
図４１（Ｂ）に示す搬送室２７０４については、図４１（Ａ）に示す搬送室２７０４の記載を参照する。
【０１５５】
ロードロック室２７０３ａは、基板受け渡しステージ２７５２を有する。ロードロック室２７０３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室２７０３ａの圧力が大気圧になった時に、大気側基板搬送室２７０２に設けられている搬送ロボット２７６３から基板受け渡しステージ２７５２に基板を受け取る。その後、ロードロック室２７０３ａを真空引きし、減圧状態としたのち、搬送室２７０４に設けられている搬送ロボット２７６３が基板受け渡しステージ２７５２から基板を受け取る。
【０１５６】
また、ロードロック室２７０３ａは、バルブを介して真空ポンプ２７７０、及びクライオポンプ２７７１と接続されている。真空ポンプ２７７０、及びクライオポンプ２７７１の排気系の接続方法は、搬送室２７０４の接続方法を参考とすることで接続できるため、ここでの説明は省略する。なお、図４０に示すアンロードロック室２７０３ｂは、ロードロック室２７０３ａと同様の構成とすることができる。
【０１５７】
大気側基板搬送室２７０２は、搬送ロボット２７６３を有する。搬送ロボット２７６３により、カセットポート２７６１とロードロック室２７０３ａとの基板の受け渡しを行うことができる。また、大気側基板搬送室２７０２、及び大気側基板供給室２７０１の上方にＨＥＰＡフィルタ（Ｈｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  Ｐａｒｔｉｃｕｌａｔｅ  Ａｉｒ  Ｆｉｌｔｅｒ）等のゴミまたはパーティクルを清浄化するための機構を設けてもよい。
【０１５８】
大気側基板供給室２７０１は、複数のカセットポート２７６１を有する。カセットポート２７６１は、複数の基板を収容することができる。
【０１５９】
ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さらに好ましくは室温程度（代表的には２５℃）とする。大面積の基板に対応するスパッタリング装置では大面積のターゲットを用いることが多い。ところが、大面積に対応した大きさのターゲットをつなぎ目なく作製することは困難である。現実には複数のターゲットをなるべく隙間のないように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から、ターゲットの表面温度が高まることで亜鉛などが揮発し、徐々に隙間が広がっていくことがある。隙間が広がると、バッキングプレートや、バッキングプレートとターゲットとの接合に用いているボンディング材の金属がスパッタリングされることがあり、不純物濃度を高める要因となる。したがって、ターゲットは、十分に冷却されていることが好ましい。
【０１６０】
具体的には、バッキングプレートとして、高い導電性及び高い放熱性を有する金属（具体的には銅）を用いる。また、バッキングプレート内に水路を形成し、該水路に十分な量の冷却水を流すことで、効率的にターゲットを冷却できる。
【０１６１】
なお、ターゲットが亜鉛を含む場合、酸素ガス雰囲気で成膜することにより、プラズマダメージが軽減され、亜鉛の揮発が起こりにくい酸化物を得ることができる。
【０１６２】
上述した成膜装置を用いることで、水素濃度が、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を成膜することができる。
【０１６３】
また、窒素濃度が、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を成膜することができる。
【０１６４】
また、炭素濃度が、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を成膜することができる。
【０１６５】
不純物及び酸素欠損の少ない酸化物は、キャリア密度の低い酸化物である。具体的には、キャリア密度を８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物であるといえる。
【０１６６】
また、ＴＤＳによるｍ／ｚが２（水素分子など）である気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子（原子）及びｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０１９個／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下である酸化物半導体を成膜することができる。
【０１６７】
以上の成膜装置を用いることで、酸化物への不純物の混入を抑制できる。さらには、以上の成膜装置を用いて、酸化物に接する膜を成膜することで、酸化物に接する膜から酸化物へ不純物が混入することを抑制できる。
【０１６８】
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
【０１６９】
図９にトランジスタの電気特性の一つであるＩｄ−Ｖｇ特性を示す。
【０１７０】
まず、トランジスタのドレイン電流−ゲート電圧特性（Ｉｄ−Ｖｇ特性）について説明する。図９はトランジスタのＩｄ−Ｖｇ特性の一例を説明する図である。また、図９において、縦軸がＩｄを横軸がＶｇをそれぞれ表す。
【０１７１】
Ｉｄ−Ｖｇ特性は、大きく分けて３つの領域に分けられる。１つ目の領域をオフ領域（ＯＦＦ  ｒｅｇｉｏｎ）と、２つ目の領域をサブスレッショルド領域（ｓｕｂｔｈｒｅｓｈｏｌｄ  ｒｅｇｉｏｎ）と、３つ目の領域をオン領域（ＯＮ  ｒｅｇｉｏｎ）と、それぞれ呼称する。また、サブスレッショルド領域とオン領域との境界のゲート電圧をしきい値電圧（Ｖｔｈ）と呼称する。
【０１７２】
トランジスタの特性としては、オフ領域のドレイン電流（オフ電流またはＩｏｆｆともいう）が低く、オン領域のドレイン電流（オン電流またはＩｏｎともいう）が高い方が望ましい。なお、トランジスタのオン電流については、電界効果移動度を指標とする場合が多い。電界効果移動度の詳細については後述する。
【０１７３】
また、トランジスタを低い電圧で駆動させるためには、サブスレッショルド領域でのＩｄ−Ｖｇ特性の傾きが急峻である方が望ましい。サブスレッショルド領域のＩｄ−Ｖｇ特性の変化の大きさを表わす指標として、ＳＳ（ｓｕｂｔｈｒｅｓｈｏｌｄ  ｓｗｉｎｇ）またはＳ値などと呼称される。
【０１７４】
Ｓ値は、サブスレッショルド領域において、ドレイン電流が１桁変化するのに必要なゲート電圧の変化量の最小値である。Ｓ値が小さいほど、オンとオフとのスイッチング動作を急峻に行うことができる。
【０１７５】
次に、電界効果移動度について説明する。トランジスタの電流駆動力の指標として、電界効果移動度が用いられる。上述したように、トランジスタのオン領域は線形領域と飽和領域に分かれる。それぞれの領域の特性から、ＧＣＡに基づくドレイン電流の解析式に基づいてトランジスタの電界効果移動度を算出することができる。区別する必要のあるときは、それぞれ線形移動度（Ｌｉｎｅａｒ  ｍｏｂｉｌｉｔｙ）、飽和移動度（Ｓａｔｕｒａｔｉｏｎ  ｍｏｂｉｌｉｔｙ）と呼ばれる。
【０１７６】
図９に示すトランジスタのＩｄ−Ｖｇ特性は、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：４．１のターゲットを用いて得られる［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：３の組成、またはその近傍値の酸化物半導体膜を用いたトランジスタのＩｄ−Ｖｇ特性である。なお、成膜ガス全体に占める酸素の割合から、「酸素流量比」と記載する場合がある。図９に示すトランジスタの酸化物半導体膜の成膜時における酸素流量比は１０％である。
【０１７７】
このトランジスタは、図９に示すように電界効果移動度が高い値が得られている。
【０１７８】
また、酸化物半導体膜中の浅い欠陥準位（ｓＤＯＳともいう）について説明を行う。酸化物半導体膜のｓＤＯＳは、酸化物半導体膜を用いたトランジスタの電気特性から見積もることができる。以下ではトランジスタの界面準位の密度を評価し、その界面準位の密度に加え、界面準位にトラップされる電子数Ｎｔｒａｐを考慮した場合において、サブスレッショルドリーク電流を予測する方法がある。
【０１７９】
界面準位にトラップされる電子数Ｎｔｒａｐは、例えば、トランジスタのドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性の実測と、ドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性の計算値とを比較することによって、評価することができる。酸化物半導体膜中のｓＤＯＳは、電界効果移動度の移動度曲線に影響を与える。特に、しきい値電圧近傍では、ｓＤＯＳに電子がトラップされ移動度曲線の形状が変わる。
【０１８０】
図９の電気特性を有するトランジスタの酸化物半導体膜中のｓＤＯＳを評価するために、ｓＤＯＳ評価用のトランジスタを作製した。ただし、作製方法は同一である。トランジスタのサイズとしては、Ｌ／Ｗ＝６／５０μｍとしている。ｓＤＯＳの詳細な評価方法は後述することとする。ｓＤＯＳ評価用のトランジスタのｓＤＯＳの結果は、浅い欠陥準位密度のピーク値が、１．５×１０１２ｃｍ−２ｅＶ−１未満となり、浅い欠陥準位密度が極めて低いことが判明した。
【０１８１】
また、同じスパッタリングターゲットを用いて酸素ガス雰囲気（酸素１００％）で成膜して得られるトランジスタの電界効果移動度は、図９に示すトランジスタよりも小さい結果となった。また、ｓＤＯＳ評価用のトランジスタのｓＤＯＳの結果は、２．５×１０１２ｃｍ−２ｅＶ−１を越える値となった。
【０１８２】
これらの結果から、図９に示すトランジスタの酸化物半導体膜は図１に示した複合材料であることが示唆される。即ち、成膜時において酸素流量比を２０％未満、好ましくは１０％以下と少なくすることで第１の領域と第２の領域の積層が複数層形成され、過剰酸素は、第２の領域を拡散し、第２の領域の酸素欠損が低減される。第２の領域は主としてキャリアを流す機能を有し、第１の領域はエネルギーバンドが曲がるような性質を有する。その結果、高い電気特性（電界効果移動度や、Ｓ値など）と、小さいｓＤＯＳの両立が実現できたと推定される。ｓＤＯＳの値が小さい、別言すると浅い欠陥準位密度が、１．０×１０−１２ｃｍ−２未満である領域を有する。ｓＤＯＳとは、酸化物半導体膜中の浅い欠陥準位であり、酸化物半導体膜を用いたトランジスタの電気特性から見積もることができる。酸化物半導体膜中のｓＤＯＳは、電界効果移動度の移動度曲線に影響を与える。特に、しきい値電圧近傍では、ｓＤＯＳに電子がトラップされ移動度曲線の形状が変わる。
【０１８３】
また、スパッタリングターゲットを図１に示す複合材料を用いて形成することで効率よく、複合材料膜を形成してもよい。
【発明の効果】
【０１８４】
新しい複合材料（複合半導体材料とも呼べる）を用いることで、高い電気特性（高いオン電流値など）を実現し、信頼性の高い半導体装置を実現することができる。高いオン電流値を実現することでさらなるチャネル幅（Ｗ）の縮小を実現することができる。または、集積度の高い半導体装置を提供することができる。または、動作速度の速い半導体装置を提供することができる。
【０１８５】
または、消費電力の小さい半導体装置を提供することができる。または、生産性の高い半導体装置を提供することができる。または、歩留まりの高い半導体装置を提供することができる。または、新規の半導体装置を提供することができる。または、該半導体装置を有するモジュールを提供することができる。または、該半導体装置、または該モジュールを有する電子機器を提供することができる。
【０１８６】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【０１８７】
【図１】本発明の一態様を示す膜厚方向の断面模式図である。
【図２】本発明の一態様を示す膜厚方向の断面模式図である。
【図３】本発明の一態様を示す膜厚方向の断面模式図である。
【図４】本発明の一態様を示す膜厚方向の断面模式図である。
【図５】複合材料の原子数比を説明する図。
【図６】第２の領域の原子数比を説明する図。
【図７】第１の領域の原子数比を説明する図。
【図８】トランジスタを説明する上面図及び断面図。
【図９】トランジスタのＩｄ−Ｖｇ特性を示す図である。
【図１０】Ｉｄ−Ｖｇ特性を説明する図。
【図１１】Ｉｄ−Ｖｇ特性を説明する図。
【図１２】界面準位密度の計算結果を説明する図。
【図１３】Ｉｄ−Ｖｇ特性を説明する図。
【図１４】本発明の一態様に係る半導体装置の断面図および半導体装置の電気特性を示す図。
【図１５】本発明の一態様に係る半導体装置を示す図。
【図１６】本発明の一態様に係る半導体装置を示す図。
【図１７】本発明の一態様に係る半導体装置を示す図。
【図１８】本発明の一態様に係る半導体装置の回路図。
【図１９】本発明の一態様に係る半導体装置の回路図。
【図２０】本発明の一態様に係る記憶装置の回路図。
【図２１】本発明の一態様に係る半導体装置を示すブロック図。
【図２２】本発明の一態様に係る半導体装置を示す回路図。
【図２３】本発明の一態様に係る半導体装置を示す上面図。
【図２４】本発明の一態様に係る半導体装置を示すブロック図。
【図２５】本発明の一態様に係る半導体装置を示す断面図。
【図２６】本発明の一態様に係る半導体装置を示す断面図。
【図２７】本発明の一態様に係る半導体装置を示す上面図。
【図２８】本発明の一態様を説明するためのフローチャート、および半導体装置を示す斜視図。
【図２９】表示装置の一態様を示す上面図。
【図３０】表示装置の一態様を示す断面図。
【図３１】表示装置の一態様を示す断面図。
【図３２】表示装置の一態様を示す断面図。
【図３３】本発明の一態様に係る電子機器を示す斜視図。
【図３４】スパッタリング装置を説明する図。
【図３５】スパッタリング装置を説明する図。
【図３６】スパッタリング装置を説明する図。
【図３７】スパッタリング装置を説明する図。
【図３８】スパッタリング装置を説明する図。
【図３９】スパッタリング装置を説明する図。
【図４０】成膜装置の一例を示す上面図。
【図４１】成膜装置の一例を示す断面図。
【発明を実施するための形態】
【０１８８】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【０１８９】
（実施の形態１）
本実施の形態で示す複合材料の概念図を図１に示す。複合材料が有するインジウム、ガリウム、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｇａ］、および［Ｚｎ］とする。
【０１９０】
複合材料は、基材１０上方に第１の領域１１と第２の領域１２の積層を複数有している構造となっている。第１の領域１１の膜厚は、０．５ｎｍ以上５ｎｍ以下であり、第２の領域１２の膜厚は、０．５ｎｍ以上５ｎｍ以下である。なお、図１では層の界面を点線で示しているが、明確な境界を示唆しているのではなく、どの層もキャリアを流しうるが、第１の領域１１よりも第２の領域１２のほうがキャリアが流れやすいことを表現している。
【０１９１】
絶縁表面を有する基板（例えばガラス基板、サファイア基板、セラミック基板）、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基材１０として用いてもよい。
【０１９２】
図１に示す超格子のような構造を利用してスイッチング用素子、具体的にはウェル型ポテンシャル構造を有するトランジスタを作製することができる。なお、超格子という用語を用いているが、厚さの薄い膜を周期的、または一部周期的に積層させた構造を指しており、超格子という用語によって、その構造が結晶格子を有していることに限定されず、結晶格子を明確に確認できない場合も含む。膜厚方向に第１の領域１１と、該第１の領域１１に接して第２の領域１２が配置され、少なくとも第１の領域１１は、インジウムとガリウムと亜鉛を含み、第２の領域１２は、インジウムと亜鉛を含み、第２の領域１２は、ウェル型ポテンシャルを構成するウェル部となり、第２の領域１２は第１の領域１１よりもバンドギャップが小さく、膜厚方向に第１の領域１１に挟まれて構成された半導体素子を形成することができる。
【０１９３】
第１の領域１１は、少なくともインジウム、元素Ｍ及び亜鉛を含むことが好ましい。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。本実施の形態では、第１の領域１１は、インジウム、ガリウム、及び亜鉛を含む例を示す。
【０１９４】
また、第１の領域１１は、図７に示す領域２４から選択すればよい。図７は、相図であり、ある物質が元素Ｘ、元素Ｙ、および元素Ｚを有する場合に、各元素の原子数比を、ｘ、ｙ、およびｚを用いて、ｘ：ｙ：ｚと表しており、原子数比は座標（ｘ：ｙ：ｚ）として図中に表すことができる。なお、図７には、酸素の原子数比については記載しない。
【０１９５】
本実施の形態では、第１の領域１１としてインジウム、ガリウム、及び亜鉛の原子数比が、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：３の組成、またはその近傍値を用いる例を示す。第１の領域１１は、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造をとりうる。ＣＡＡＣ−ＯＳは、結晶部を含み、該結晶部のｃ軸が膜の被形成面の法線ベクトルに平行である部分を有する。非単結晶構造において、ＣＡＡＣ−ＯＳが最も欠陥準位密度が低いため、第１の領域１１として適している。
【０１９６】
第２の領域１２は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０１９７】
また、本実施の形態では、第２の領域１２は、ガリウムを含まず、第１の領域１１に含まれるガリウムの濃度よりも低い例を示す。
【０１９８】
また、第２の領域１２は、図６に示す領域２２から選択すればよい。また、第２の領域１２は、結晶性を有していてもよく、例えばｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の形態をとりうる。第２の領域１２は不安定であり、第１の領域１１に上下を挟まれることで安定な状態となる。
【０１９９】
本実施の形態では、第１の領域１１としてインジウム及び亜鉛の原子数比が、［Ｉｎ］：［Ｚｎ］＝１：ｍ（ｍは有理数）の組成を用いる例を示す。
【０２００】
第１の領域１１と第２の領域１２は、主としての機能が異なっており、第１の領域１１はエネルギーバンドが曲がるような性質を有し、第２の領域１２は、キャリアを流す機能を有する。
【０２０１】
図１では、第１の領域１１と第２の領域１２が交互に積層されている構造を有しているが特に限定されず、第１の領域１１と第２の領域１２の間に酸化インジウムを有していてもよい。また、それぞれの層の数を任意に変えて積層させて新しい周期構造を有する複合材料を構成してもよい。
【０２０２】
図１に示す複合材料の作製方法の一例について説明する。
【０２０３】
複合材料薄膜を成膜する際の温度としては、室温以上１４０℃未満とすることが好ましい。なお、室温とは、温度調節を行わない場合だけでなく、温度調節を行う場合も含むものとする。また、複合材料薄膜の成膜時の成膜ガスとしては、酸素と、アルゴンと、を用い、酸素流量比は５％以上２０％以下、好ましくは７％以上１５％以下とする。
【０２０４】
また、スパッタリングターゲットとして、図５の領域２０で示される原子数比（例えば、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：４．１［原子数比］）のＩｎ−Ｇａ−Ｚｎ金属酸化物ターゲットを用いる。
【０２０５】
なお、スパッタリング法で複合材料薄膜を成膜する場合、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで複合材料薄膜に水分等が取り込まれることを可能な限り防ぐことができる。
【０２０６】
また、スパッタリング法で複合材料薄膜を成膜する場合、スパッタリングガスは、酸素を含むと好ましい。複合材料薄膜を成膜する際に、スパッタリングガスとして酸素を含むと、複合材料薄膜の成膜と同時に、下層の膜（ここでは、絶縁膜２０７中）に、酸素を添加することが可能となる。したがって、絶縁膜２０７中に酸素過剰領域を設けることが可能となる。
【０２０７】
また、スパッタリング法で複合材料薄膜を成膜する場合、スパッタリング装置におけるチャンバーは、複合材料薄膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）排気することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
【０２０８】
また、１回のスパッタリング法による成膜によって第１の領域１１と第２の領域１２が交互に積層されている構造が得られる。１回のスパッタリング法による成膜によって第１の領域１１及び第２の領域１２を含む複合材料の一部が周期的に積層されていてもよい。
【０２０９】
本実施の形態では、多結晶の酸化物半導体を含むスパッタリングターゲット（［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：４．１［原子数比］）を用いる例を示したが特に限定されず、図１に示す積層を有する複合材料であり、超格子に近い構造を有するスパッタリングターゲットを用いて成膜を行ってもよい。
【０２１０】
（実施の形態２）
本実施の形態は、実施の形態１と一部異なる例を図２に示す。
【０２１１】
本実施の形態は、実施の形態１と第１の領域１１の組成が異なる点以外は同一であるため、同一である部分の詳細な説明は省略することとする。
【０２１２】
図２に示すように第１の領域１１として、インジウム、ガリウム、及び亜鉛の原子数比が、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝１：１：１の組成、またはその近傍値を用いる。
【０２１３】
図２においても複合材料は、基材１０上方に第１の領域１１と第２の領域１２の積層を複数有している構造となっている。第１の領域１１の膜厚は、０．５ｎｍ以上５ｎｍ以下であり、第２の領域１２の膜厚は、０．５ｎｍ以上５ｎｍ以下である。少なくとも２層以上が繰り返される積層構造とすればよい。
【０２１４】
図２に示す超格子のような構造を利用してスイッチング用素子、具体的にはウェル型ポテンシャル構造を有するトランジスタを作製することができる。トランジスタのウェル部をバリア部で挟む構成とするために、ウェル部である第２の領域１２が上下を第１の領域１１に挟まれた３層構造とする。膜厚方向に第１の領域１１と、該第１の領域１１に接して第２の領域１２が配置され、少なくとも第１の領域１１は、インジウムとガリウムと亜鉛を含み、第２の領域１２は、インジウムと亜鉛を含み、第２の領域１２は、第１の領域１１よりも電流が流れやすく、ウェル型ポテンシャルを構成するウェル部となり、第２の領域１２は第１の領域１１よりもバンドギャップが小さく、膜厚方向に第１の領域１１に挟まれて構成された半導体素子を形成することができる。
【０２１５】
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０２１６】
（実施の形態３）
本実施の形態は、実施の形態１と一部異なる例を図３に示す。
【０２１７】
本実施の形態は、実施の形態１に加えてさらに１層追加されている部分を有している以外は同一であるため、同一である部分の詳細な説明は省略することとする。
【０２１８】
図３において複合材料は、基材１０上方に第１の領域１１と第２の領域１２と第３の領域１３の積層を複数有している構造となっている。第１の領域１１の膜厚は、０．５ｎｍ以上５ｎｍ以下であり、第２の領域１２の膜厚は、０．５ｎｍ以上５ｎｍ以下であり、第３の領域１３の膜厚は、０．５ｎｍ以上５ｎｍ以下である。少なくとも３層以上が繰り返される積層構造とすればよい。
【０２１９】
第３の領域１３は、第１の領域１１と異なる組成とし、図７に示す領域２４から選択すればよい。
【０２２０】
図３に示す超格子のような構造を利用してスイッチング用素子、具体的にはウェル型ポテンシャル構造を有するトランジスタを作製することができる。トランジスタのウェル部を、２種類のバリア部で挟む構成となる。第１のウェル部である第２の領域１２が第１の領域１１と第３の領域１３に挟まれた３層構造とする。膜厚方向に第１の領域１１と、該第１の領域１１に接して第２の領域１２と、該第２の領域１２に接して第３の領域１３が配置され、少なくとも第１の領域１１は、インジウムとガリウムと亜鉛を含み、第２の領域１２は、インジウムと亜鉛を含み、第２の領域１２は、第１の領域１１及び第３の領域１３よりも電流が流れやすく、ウェル型ポテンシャルを構成するウェル部となり、第２の領域１２は第１の領域１１及び第３の領域１３よりもバンドギャップが小さく、膜厚方向に第１の領域１１と第３の領域１３に上下を挟まれて構成された半導体素子を形成することができる。
【０２２１】
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０２２２】
（実施の形態４）
本実施の形態は、実施の形態１と一部異なる例を図４（Ｂ）に示す。また、図４（Ａ）は図４（Ｂ）の上位概念を示す模式図であり、ガリウム量が少ない領域と、ガリウム量が多い領域を積層させた超格子のような構造を示している。また、ガリウム量が少ない領域と、ガリウム量が多い領域の界面を点線で示しているが、明確な境界を示しているのではなく、互いに一部混合している場合もある。
【０２２３】
本実施の形態は、実施の形態１と第２の領域１２の組成が異なる点以外は同一であるため、同一である部分の詳細な説明は省略することとする。
【０２２４】
第２の領域１２として、インジウム、ガリウム、及び亜鉛の原子数比が、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝Ｘ：Ｙ：Ｚ（０＜Ｙ＜Ｚ、０＜Ｙ＜Ｘ）の組成、またはその近傍値であり、第１の領域１１のガリウム濃度より低い材料を用いる。なお、ガリウムが少ない第２の領域１２は、ガリウムが多い第１の領域１１よりも、相対的に、ガリウムの濃度が低減されていればよい。例えば、第２の領域１２としてインジウム、ガリウム、及び亜鉛の原子数比が、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝６：１：６の組成、またはその近傍値とすればよい。
【０２２５】
図４（Ｂ）において複合材料は、基材１０上方に第１の領域１１と第２の領域１２の積層を複数有している構造となっている。第１の領域１１の膜厚は、０．５ｎｍ以上５ｎｍ以下であり、第２の領域１２の膜厚は、０．５ｎｍ以上５ｎｍ以下である。少なくとも２層以上が繰り返される積層構造とすればよい。
【０２２６】
ガリウムが少ない第２の領域１２では、電気伝導が生じやすく、ガリウムが多い第１の領域１１では、電気伝導が生じにくい。そのため、図４に示す複合材料は、半導体特性が良好な材料としてトランジスタに用い、電界効果移動度が高く、かつ、スイッチング特性が高いトランジスタとすることができる。
【０２２７】
図４（Ｂ）に示す超格子のような構造を利用してスイッチング用素子、具体的にはウェル型ポテンシャル構造を有するトランジスタを作製することができる。トランジスタのウェル部をバリア部で挟む構成とするために、ウェル部である第２の領域１２が上下を第１の領域１１に挟まれた３層構造とする。膜厚方向に第１の領域１１と、該第１の領域１１に接して第２の領域１２が配置され、少なくとも第１の領域１１及び第２の領域１２は、インジウムとガリウムと亜鉛を含み、第２の領域１２は、第１の領域１１よりも電流が流れやすく、ウェル型ポテンシャルを構成するウェル部となり、第２の領域１２は第１の領域１１よりもバンドギャップが小さく、膜厚方向に第１の領域１１に挟まれて構成された半導体素子を形成することができる。
【０２２８】
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０２２９】
（実施の形態５）
本実施の形態では実施の形態１乃至４に示す複合材料をチャネル形成領域として有する半導体素子としてトランジスタの一例を作製する例を示す。図８を用いてトランジスタの構造について説明を行い、その後当該トランジスタを作製し、トランジスタの電気特性を評価した結果が図９である。
【０２３０】
［トランジスタの構成例］
図８（Ａ）は、トランジスタ８００Ａの上面図であり、図８（Ｂ）は図８（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図８（Ｃ）は図８（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。なお、図８（Ａ）では、明瞭化のため、絶縁膜８１０などの構成要素を省略して図示している。なお、トランジスタの上面図においては、以降の図面においても図８（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長（Ｌ）方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅（Ｗ）方向と呼称する場合がある。
【０２３１】
図８（Ａ）（Ｂ）（Ｃ）に示すトランジスタ８００Ａは、基板８０２上の導電膜８０６と、導電膜８０６上の絶縁膜８０４と、絶縁膜８０４上の半導体膜８０８と、半導体膜８０８上の絶縁膜８１０と、絶縁膜８１０上の導電膜８１２と、絶縁膜８０４、半導体膜８０８、及び導電膜８１２上の絶縁膜８１６と、を有する。なお、半導体膜８０８は、酸化物半導体のターゲットを用いて得られる複合材料膜であり、導電膜８１２と重なるチャネル領域８０８ｉと、絶縁膜８１６と接するソース領域８０８ｓと、絶縁膜８１６と接するドレイン領域８０８ｄと、を有する。
【０２３２】
また、絶縁膜８１６は、窒素または水素を有する。絶縁膜８１６と、ソース領域８０８ｓ及びドレイン領域８０８ｄと、が接することで、絶縁膜８１６中の窒素または水素がソース領域８０８ｓ及びドレイン領域８０８ｄ中に添加される。ソース領域８０８ｓ及びドレイン領域８０８ｄは、窒素または水素が添加されることで、キャリア密度が高くなる。
【０２３３】
また、トランジスタ８００Ａは、絶縁膜８１６上の絶縁膜８１８と、絶縁膜８１６、８１８に設けられた開口部８４１ａを介して、ソース領域８０８ｓに電気的に接続される導電膜８２０ａと、絶縁膜８１６、８１８に設けられた開口部８４１ｂを介して、ドレイン領域８０８ｄに電気的に接続される導電膜８２０ｂと、を有していてもよい。また、絶縁膜８１８、導電膜８２０ａ、及び導電膜８２０ｂ上に絶縁膜８２２を有していてもよい。なお、図８（Ｂ）（Ｃ）においては、絶縁膜８２２を設ける構成を例示したが、これに限定されず、絶縁膜８２２を設けない構成としてもよい。
【０２３４】
なお、本明細書等において、絶縁膜８０４を第１の絶縁膜と、絶縁膜８１０を第２の絶縁膜と、絶縁膜８１６を第３の絶縁膜と、絶縁膜８１８を第４の絶縁膜と、絶縁膜８２２を第５の絶縁膜と、それぞれ呼称する場合がある。また、絶縁膜８０４は、第１のゲート絶縁膜としての機能を有し、絶縁膜８１０は、第２のゲート絶縁膜としての機能を有する。また、絶縁膜８１６、８１８は保護絶縁膜としての機能を有し、絶縁膜８２２は平坦化絶縁膜としての機能を有する。
【０２３５】
また、絶縁膜８１０は、過剰酸素領域を有する。絶縁膜８１０が過剰酸素領域を有することで、半導体膜８０８が有するチャネル領域８０８ｉ中に過剰酸素を供給することができる。よって、チャネル領域８０８ｉに形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。
【０２３６】
なお、半導体膜８０８中に過剰酸素を供給させるためには、半導体膜８０８の下方に形成される絶縁膜８０４に過剰酸素を供給してもよい。この場合、絶縁膜８０４中に含まれる過剰酸素は、半導体膜８０８が有するソース領域８０８ｓ、及びドレイン領域８０８ｄにも供給されうる。ソース領域８０８ｓ、及びドレイン領域８０８ｄ中に過剰酸素が供給されると、ソース領域８０８ｓ、及びドレイン領域８０８ｄの抵抗が高くなる場合がある。
【０２３７】
一方で、半導体膜８０８の上方に形成される絶縁膜８１０に過剰酸素を有する構成とすることで、チャネル領域８０８ｉにのみ選択的に過剰酸素を供給させることが可能となる。あるいは、チャネル領域８０８ｉ、ソース領域８０８ｓ、及びドレイン領域８０８ｄに過剰酸素を供給させたのち、ソース領域８０８ｓ及びドレイン領域８０８ｄのキャリア密度を選択的に高めることで、ソース領域８０８ｓ、及びドレイン領域８０８ｄの抵抗が高くなることを抑制することができる。
【０２３８】
また、半導体膜８０８が有するソース領域８０８ｓ及びドレイン領域８０８ｄは、それぞれ、酸素欠損を形成する元素、または酸素欠損と結合する元素を有すると好ましい。当該酸素欠損を形成する元素、または酸素欠損と結合する元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。上記酸素欠損を形成する元素が、絶縁膜８１６中に１つまたは複数含まれる場合、絶縁膜８１６からソース領域８０８ｓ、及びドレイン領域８０８ｄに拡散する。上記酸素欠損を形成する元素は、不純物添加処理によりソース領域８０８ｓ、及びドレイン領域８０８ｄ中に添加される。
【０２３９】
不純物元素が半導体膜に添加されると、半導体膜中の金属元素と酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が半導体膜に添加されると、半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、半導体膜においてキャリア密度が増加し、導電性が高くなる。
【０２４０】
また、導電膜８０６は、第１のゲート電極としての機能を有し、導電膜８１２は、第２のゲート電極としての機能を有し、導電膜８２０ａは、ソース電極としての機能を有し、導電膜８２０ｂは、ドレイン電極としての機能を有する。
【０２４１】
また、図８（Ｃ）に示すように、絶縁膜８０４、８１０には開口部８４３が設けられる。また、導電膜８０６は、開口部８４３を介して、導電膜８１２と、電気的に接続される。よって、導電膜８０６と導電膜８１２には、同じ電位が与えられる。なお、開口部８４３を設けずに、導電膜８０６と、導電膜８１２と、に異なる電位を与えてもよい。または、開口部８４３を設けずに、導電膜８０６を遮光膜として用いてもよい。例えば、導電膜８０６を遮光性の材料により形成することで、チャネル領域８０８ｉに照射される下方からの光を抑制することができる。
【０２４２】
また、図８（Ｂ）（Ｃ）に示すように、半導体膜８０８は、第１のゲート電極として機能する導電膜８０６と、第２のゲート電極として機能する導電膜８１２のそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
【０２４３】
また、導電膜８１２のチャネル幅方向の長さは、半導体膜８０８のチャネル幅方向の長さよりも長く、半導体膜８０８のチャネル幅方向全体は、絶縁膜８１０を間に挟んで導電膜８１２に覆われている。また、導電膜８１２と導電膜８０６とは、絶縁膜８０４、及び絶縁膜８１０に設けられる開口部８４３において接続されるため、半導体膜８０８のチャネル幅方向の側面の一方は、絶縁膜８１０を間に挟んで導電膜８１２と対向している。
【０２４４】
別言すると、トランジスタ８００Ａのチャネル幅方向において、導電膜８０６及び導電膜８１２は、絶縁膜８０４、及び絶縁膜８１０に設けられる開口部８４３において接続すると共に、絶縁膜８０４、及び絶縁膜８１０を間に挟んで半導体膜８０８を取り囲む構成である。
【０２４５】
このような構成を有することで、トランジスタ８００Ａに含まれる半導体膜８０８を、第１のゲート電極として機能する導電膜８０６及び第２のゲート電極として機能する導電膜８１２の電界によって電気的に取り囲むことができる。トランジスタ８００Ａのように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される半導体膜８０８を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
【０２４６】
トランジスタ８００Ａは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、導電膜８０６または導電膜８１２によってチャネルを誘起させるための電界を効果的に半導体膜８０８に印加することができるため、トランジスタ８００Ａの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ８００Ａを微細化することが可能となる。また、トランジスタ８００Ａは、半導体膜８０８が、導電膜８０６、及び導電膜８１２によって取り囲まれた構造を有するため、トランジスタ８００Ａの機械的強度を高めることができる。
【０２４７】
なお、トランジスタ８００Ａのチャネル幅方向において、半導体膜８０８の開口部８４３が形成されていない側に、開口部８４３と異なる開口部を形成してもよい。
【０２４８】
＜トランジスタの構成要素＞
次に、図８（Ａ）（Ｂ）（Ｃ）に示すトランジスタの構成要素の詳細について説明する。
【０２４９】
［基板］
基板８０２としては、作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を用いることができる。
【０２５０】
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石英またはサファイア等を用いることができる。また、無機絶縁膜を用いてもよい。当該無機絶縁膜としては、例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等が挙げられる。
【０２５１】
また、上記無アルカリガラスとしては、例えば、０．２ｍｍ以上０．７ｍｍ以下の厚さとすればよい。または、無アルカリガラスを研磨することで、上記の厚さとしてもよい。
【０２５２】
また、無アルカリガラスとして、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を用いることができる。これにより、大型の表示装置を作製することができる。
【０２５３】
また、基板８０２として、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を用いてもよい。
【０２５４】
また、基板８０２として、金属等の無機材料を用いてもよい。金属等の無機材料としては、ステンレススチールまたはアルミニウム等が挙げられる。
【０２５５】
また、基板８０２として、樹脂、樹脂フィルムまたはプラスチック等の有機材料を用いてもよい。当該樹脂フィルムとしては、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、またはシロキサン結合を有する樹脂等が挙げられる。
【０２５６】
また、基板８０２として、無機材料と有機材料とを組み合わせた複合材料を用いてもよい。当該複合材料としては、金属板または薄板状のガラス板と、樹脂フィルムとを貼り合わせた材料、繊維状の金属、粒子状の金属、繊維状のガラス、または粒子状のガラスを樹脂フィルムに分散した材料、もしくは繊維状の樹脂、粒子状の樹脂を無機材料に分散した材料等が挙げられる。
【０２５７】
なお、基板８０２としては、少なくとも上または下に形成される膜または層を支持できるものであればよく、絶縁膜、半導体膜、導電膜のいずれか一つまたは複数であってもよい。
【０２５８】
［第１の絶縁膜］
絶縁膜８０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜８０４としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、半導体膜８０８との界面特性を向上させるため、絶縁膜８０４において少なくとも半導体膜８０８と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜８０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜８０４に含まれる酸素を、半導体膜８０８に移動させることが可能である。
【０２５９】
絶縁膜８０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜８０４を厚くすることで、絶縁膜８０４の酸素放出量を増加させることができると共に、絶縁膜８０４と半導体膜８０８との界面における界面準位、並びに半導体膜８０８のチャネル領域８０８ｉに含まれる酸素欠損を低減することが可能である。
【０２６０】
絶縁膜８０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜８０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁膜８０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、半導体膜８０８中に効率よく酸素を導入することができる。
【０２６１】
［半導体膜］
半導体膜８０８としては、上述した実施の形態１乃至４のいずれか一で示した複合材料を用いる。実施の形態１乃至４のいずれか一で示した複合材料を用いることで、高い電気特性（電界効果移動度や、Ｓ値など）を実現できる。
【０２６２】
［第２の絶縁膜］
絶縁膜８１０は、半導体膜８０８、特にチャネル領域８０８ｉに酸素を供給する機能を有する。例えば、絶縁膜８１０としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、半導体膜８０８との界面特性を向上させるため、絶縁膜８１０において、半導体膜８０８と接する領域は、少なくとも酸化物絶縁膜を用いて形成することが好ましい。絶縁膜８１０として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよい。
【０２６３】
また、絶縁膜８１０の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎｍ以下、または１０ｎｍ以上２５０ｎｍ以下とすることができる。
【０２６４】
また、絶縁膜８１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁膜８１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜、または酸化窒化シリコン膜を用いればよい。
【０２６５】
また、絶縁膜８１０には、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
【０２６６】
例えば、絶縁膜８１０として、二酸化窒素（ＮＯ２）起因のスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁膜を用いると好適である。
【０２６７】
なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁膜８１０中に準位を形成する。当該準位は、半導体膜８０８のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁膜８１０及び半導体膜８０８の界面に拡散すると、当該準位が絶縁膜８１０側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜８１０及び半導体膜８０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁膜８１０としては、窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
【０２６８】
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁膜としては、例えば、酸化窒化シリコン膜を用いることができる。当該酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
【０２６９】
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アンモニアの放出量が多い絶縁膜を用いることで窒素酸化物（ＮＯｘ）が低減される。
【０２７０】
なお、絶縁膜８１０をＳＩＭＳで分析した場合、膜中の窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下であると好ましい。
【０２７１】
また、絶縁膜８１０として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いてもよい。当該ｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
【０２７２】
［第３の絶縁膜］
絶縁膜８１６は、窒素または水素を有する。また、絶縁膜８１６は、フッ素を有していてもよい。絶縁膜８１６としては、例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化フッ化シリコン、フッ化窒化シリコン等を用いて形成することができる。絶縁膜８１６に含まれる水素濃度は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁膜８１６は、半導体膜８０８のソース領域８０８ｓ、及びドレイン領域８０８ｄと接する。したがって、絶縁膜８１６と接するソース領域８０８ｓ、及びドレイン領域８０８ｄ中の不純物（窒素または水素）濃度が高くなり、ソース領域８０８ｓ、及びドレイン領域８０８ｄのキャリア密度を高めることができる。
【０２７３】
［第４の絶縁膜］
絶縁膜８１８としては、酸化物絶縁膜を用いることができる。また、絶縁膜８１８としては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁膜８１８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよい。
【０２７４】
また、絶縁膜８１８としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
【０２７５】
絶縁膜８１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
【０２７６】
［第５の絶縁膜］
絶縁膜８２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。該無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材料としては、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる。
【０２７７】
［導電膜］
導電膜８０６、８１２、８２０ａ、８２０ｂとしては、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、導電膜８０６、８１２、８２０ａ、８２０ｂとしては、導電性を有する金属膜、可視光を反射する機能を有する導電膜、または可視光を透過する機能を有する導電膜を用いればよい。
【０２７８】
導電性を有する金属膜として、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素を含む材料を用いることができる。または、上述した金属元素を含む合金を用いてもよい。
【０２７９】
上述の導電性を有する金属膜として、具体的には、チタン膜上に銅膜を積層する二層構造、窒化チタン膜上に銅膜を積層する二層構造、窒化タンタル膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層し、さらにその上にチタン膜を形成する三層構造等を用いればよい。特に、銅元素を含む導電膜を用いることで、抵抗を低くすることが出来るため好適である。また、銅元素を含む導電膜としては、または、銅とマンガンとを含む合金膜が挙げられる。当該合金膜は、ウエットエッチング法を用いて加工できるため好適である。
【０２８０】
なお、導電膜８０６、８１２、８２０ａ、８２０ｂとしては、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、半導体膜８０８と接する金属膜、または半導体膜８０８の近傍の金属膜として、最も好適に用いることができる。
【０２８１】
また、上述の導電性を有する導電膜として、導電性高分子または導電性ポリマーを用いてもよい。
【０２８２】
また、上述の可視光を反射する機能を有する導電膜としては、金、銀、銅、またはパラジウムから選ばれた金属元素を含む材料を用いることができる。特に、銀元素を含む導電膜を用いることで、可視光における反射率を高めることができるため好適である。
【０２８３】
また、上述の可視光を透過する機能を有する導電膜としては、インジウム、錫、亜鉛、ガリウム、またはシリコンから選ばれた元素を含む材料を用いることができる。具体的には、Ｉｎ酸化物、Ｚｎ酸化物、Ｉｎ−Ｓｎ酸化物（ＩＴＯともいう）、Ｉｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯともいう）、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物等が挙げられる。
【０２８４】
また、上述の可視光を透過する機能を有する導電膜としては、グラフェンまたはグラファイトを含む膜を用いてもよい。グラフェンを含む膜としては、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等が挙げられる。
【０２８５】
また、導電膜８１２、８２０ａ、８２０ｂを、無電解めっき法により形成することができる。当該無電解めっき法により形成できる材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ａｕ、Ｓｎ、Ｃｏ、Ａｇ、及びＰｄの中から選ばれるいずれか一つまたは複数を用いることが可能である。特に、ＣｕまたはＡｇを用いると、導電膜の抵抗を低くすることができるため、好適である。
【０２８６】
また、無電解めっき法により導電膜を形成した場合、当該導電膜の構成元素が外部に拡散しないように、当該導電膜の下に、拡散防止膜を形成してもよい。また、当該拡散防止膜と、当該導電膜との間に、導電膜を成長させることが出来るシード層を形成してもよい。上記拡散防止膜としては、例えば、スパッタリング法を用いて形成することができる。また、当該拡散防止膜としては、例えば、窒化タンタル膜または窒化チタン膜を用いることができる。また、上記シード層としては、無電解めっき法により形成することができる。また、当該シード層としては、無電解めっき法により形成することができる導電膜の材料と同様の材料を用いることができる。
【０２８７】
なお、導電膜８１２として、Ｉｎ−Ｇａ−Ｚｎ酸化物に代表される酸化物半導体を用いてよい。当該酸化物半導体は、絶縁膜から窒素または水素が供給されることで、キャリア密度が高くなる。別言すると、酸化物半導体は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）として機能する。したがって、酸化物半導体は、ゲート電極として用いることができる。
【０２８８】
例えば、導電膜８１２としては、酸化物導電体（ＯＣ）の単層構造、金属膜の単層構造、または酸化物導電体（ＯＣ）と、金属膜との積層構造等が挙げられる。
【０２８９】
なお、導電膜８１２として、遮光性を有する金属膜の単層構造、または酸化物導電体（ＯＣ）と遮光性を有する金属膜との積層構造を用いる場合、導電膜８１２の下方に形成されるチャネル領域８０８ｉを遮光することができるため、好適である。また、導電膜８１２として、酸化物半導体または酸化物導電体（ＯＣ）と、遮光性を有する金属膜との積層構造を用いる場合、酸化物半導体または酸化物導電体（ＯＣ）上に、金属膜（例えば、チタン膜、タングステン膜など）を形成することで、金属膜の構成元素が酸化物半導体または酸化物導電体（ＯＣ）側に拡散し低抵抗化する、金属膜の成膜時のダメージ（例えば、スパッタリングダメージなど）により低抵抗化する、あるいは金属膜中に酸化物半導体または酸化物導電体（ＯＣ）中の酸素が拡散することで、酸素欠損が形成され低抵抗化する。
【０２９０】
導電膜８０６、８１２、８２０ａ、８２０ｂの厚さとしては、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
【０２９１】
［半導体膜中の浅い欠陥準位（ｓＤＯＳ）の算出］
半導体膜中の浅い欠陥準位（ｓＤＯＳ）の算出について以下に詳細を説明する。
【０２９２】
界面準位にトラップされる電子数Ｎｔｒａｐは、例えば、トランジスタのドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性の実測と、ドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性の計算値とを比較することによって、評価することができる。
【０２９３】
図１０に、ソース電圧Ｖｓ＝０Ｖ、ドレイン電圧Ｖｄ＝０．１Ｖにおける、計算によって得られた理想的なＩｄ−Ｖｇ特性と、トランジスタにおける実測のＩｄ−Ｖｇ特性と、を示す。なお、トランジスタの測定結果のうち、ドレイン電流Ｉｄの測定が容易な１×１０−１３Ａ以上の値のみプロットした。
【０２９４】
計算で求めた理想的なＩｄ−Ｖｇ特性と比べて、実測のＩｄ−Ｖｇ特性はゲート電圧Ｖｇに対するドレイン電流Ｉｄの変化が緩やかとなる。これは、伝導帯下端のエネルギー（Ｅｃと表記する。）の近くに位置する浅い界面準位に電子がトラップされたためと考えられる。ここでは、フェルミ分布関数を用いて、浅い界面準位へトラップされる（単位面積、単位エネルギーあたりの）電子数Ｎｔｒａｐを考慮することで、より厳密に界面準位の密度Ｎｉｔを見積もることができる。
【０２９５】
まず、図１１に示す模式的なＩｄ−Ｖｇ特性を用いて界面トラップ準位にトラップされる電子数Ｎｔｒａｐの評価方法について説明する。破線は計算によって得られるトラップ準位のない理想的なＩｄ−Ｖｇ特性を示す。また、破線において、ドレイン電流がＩｄ１からＩｄ２に変化するときのゲート電圧Ｖｇの変化をΔＶｉｄとする。また、実線は、実測のＩｄ−Ｖｇ特性を示す。実線において、ドレイン電流がＩｄ１からＩｄ２に変化するときのゲート電圧Ｖｇの変化をΔＶｅｘとする。ドレイン電流がＩｄ１、Ｉｄ２のときの着目する界面における電位はそれぞれφｉｔ１、φｉｔ２とし、その変化量をΔφｉｔとする。
【０２９６】
図１１において、実測は計算よりも傾きが小さいため、ΔＶｅｘは常にΔＶｉｄよりも大きいことがわかる。このとき、ΔＶｅｘとΔＶｉｄの差が、浅い界面準位に電子をトラップすることに要した電位差を表す。したがって、トラップされた電子による電荷の変化量ΔＱｔｒａｐは以下の式（１）で表すことができる。
【０２９７】
【数１】
2017163137.tif 000003
【０２９８】
Ｃｔｇは面積当たりの絶縁体と半導体の合成容量となる。また、ΔＱｔｒａｐは、トラップされた（単位面積、単位エネルギーあたりの）電子数Ｎｔｒａｐを用いて、式（２）で表すこともできる。なお、ｑは電気素量である。
【０２９９】
【数２】
2017163137.tif 000004
【０３００】
式（１）と式（２）とを連立させることで式（３）を得ることができる。
【０３０１】
【数３】
2017163137.tif 000005
【０３０２】
次に、式（３）のΔφｉｔについてゼロの極限を取ることで、式（４）を得ることができる。
【０３０３】
【数４】
2017163137.tif 000006
【０３０４】
即ち、理想的なＩｄ−Ｖｇ特性、実測のＩｄ−Ｖｇ特性および式（４）を用いて、界面においてトラップされた電子数Ｎｔｒａｐを見積もることができる。なお、ドレイン電流との界面における電位の関係については、上述のデバイスシミュレータを用いた計算によって求めることができる。
【０３０５】
また、単位面積、単位エネルギーあたりの電子数Ｎｔｒａｐと界面準位の密度Ｎｉｔは式（５）のような関係にある。
【０３０６】
【数５】
2017163137.tif 000007
【０３０７】
ここで、ｆ（Ｅ）はフェルミ分布関数である。式（４）から得られたＮｔｒａｐを式（５）でフィッティングすることで、Ｎｉｔは決定される。このＮｉｔを設定したデバイスシミュレータを用いた計算により、Ｉｄ＜０．１ｐＡを含む伝達特性を得ることができる。
【０３０８】
次に、図１０に示す実測のＩｄ−Ｖｇ特性に式（４）を適用し、Ｎｔｒａｐを抽出した結果を図１２に白丸印で示す。ここで、図１２の縦軸は半導体の伝導帯下端ＥｃからのフェルミエネルギーＥｆである。破線を見るとＥｃのすぐ下の位置に極大値となっている。式（５）のＮｉｔとして、式（６）のテール分布を仮定すると図１２の破線のように非常に良くＮｔｒａｐをフィッティングでき、フィッティングパラメータとして、ピーク値Ｎｔａ＝１．６７×１０１３ｃｍ−２／ｅＶ、特性幅Ｗｔａ＝０．１０５ｅＶが得られた。
【０３０９】
【数６】
2017163137.tif 000008
【０３１０】
次に、得られた界面準位のフィッティング曲線を、デバイスシミュレータを用いた計算にフィードバッグすることにより、Ｉｄ−Ｖｇ特性を逆算した結果を図１３に示す。図１３（Ａ）に、ドレイン電圧Ｖｄが０．１Ｖおよび１．８Ｖの場合の計算によって得られたＩｄ−Ｖｇ特性と、ドレイン電圧Ｖｄが０．１Ｖの場合及び１．８Ｖの場合のトランジスタにおける実測のＩｄ−Ｖｇ特性とを示す。また、図１３（Ｂ）は、図１３（Ａ）のドレイン電流Ｉｄを対数としたグラフである。
【０３１１】
計算により得られた曲線と、実測値のプロットはほぼ一致しており、計算値と測定値とで高い再現性を有することが分かる。したがって、浅い欠陥準位密度を算出する方法として、上記の方法が十分に妥当であることが分かる。
【０３１２】
上述した複合材料からなる半導体膜中のｓＤＯＳは、電界効果移動度の移動度曲線に影響を与える。特に、しきい値電圧近傍では、ｓＤＯＳに電子がトラップされ移動度曲線の形状が変わる。複合材料からなる半導体膜中のｓＤＯＳは、式（６）中のＮｔａとＷｔａとｔＯＳとの積で表される。
【０３１３】
（実施の形態６）
異なる電気特性を有するトランジスタを同一層上に設けることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを同一層上に設けることで、半導体装置の集積度を高めることができる。本実施の形態では、作製工程数の増加を抑制しながら、異なる電気特性を有するトランジスタを同一層上に設ける実施形態の一例を説明する。
【０３１４】
＜半導体装置１０００の構成例＞
図１４（Ａ）は、半導体装置１０００を示す断面図である。半導体装置１０００はトランジスタ１００およびトランジスタ２００を有する。トランジスタ１００およびトランジスタ２００は、異なる構成を有する。また、図１４（Ａ）では、基板１０１上に設けたトランジスタ１００およびトランジスタ２００の断面を示している。なお、図１４（Ａ）は、図１５に示す上面図に対して、Ｌ１−Ｌ２の一点鎖線で示す部位に相当する。
【０３１５】
図１５は、半導体装置１０００の平面図である。また、図１６は、図１５に、Ｌ１−Ｌ２の一点鎖線で示す部位の断面図である。また、図１７は、図１５に、Ｗ１−Ｗ２、Ｗ３−Ｗ４、およびＷ５−Ｗ６の一点鎖線で示す部位の断面図である。図１６において、Ｌ１−Ｌ２は半導体装置１０００のチャネル長方向の断面図であり、図１７において、Ｗ１−Ｗ２、Ｗ３−Ｗ４、およびＷ５−Ｗ６は半導体装置１０００のチャネル幅方向の断面図である。
【０３１６】
図１４（Ｂ）および（Ｃ）に、トランジスタの電気特性の一つであるＶｇ−Ｉｄカーブの一例を示す。図１４（Ｂ）および（Ｃ）に示すＶｇ−Ｉｄカーブは、横軸がトランジスタのゲートとソース間の電圧（Ｖｇ）を示している。また、縦軸はトランジスタのドレインに流れる電流（Ｉｄ）を対数で示している。
【０３１７】
トランジスタ１００は、バックゲートを有するトランジスタである。図１４（Ｂ）は、バックゲートの電位をソースまたはゲートと同電位としたときのトランジスタ１００のＶｇ−Ｉｄカーブを示し、図１４（Ｃ）は、バックゲートの電位をソースまたはゲートと同電位としたときのトランジスタ２００のＶｇ−Ｉｄカーブの一例を示している。図１４（Ｂ）および（Ｃ）に示すとおり、トランジスタ１００とトランジスタ２００は異なるトランジスタ特性を有する。トランジスタ２００のＶｇ−Ｉｄカーブは、トランジスタ１００のＶｇ−Ｉｄカーブよりも、Ｖｇがプラスの方向にシフトしている。すなわち、トランジスタ２００は、トランジスタ１００よりもＶｔｈが大きいトランジスタである。
【０３１８】
トランジスタ１００とトランジスタ２００について図面を用いて説明する。
【０３１９】
〔トランジスタ１００〕
トランジスタ１００はトップゲート型のトランジスタの一種である。トランジスタ１００は、電極１０５＿１ａ、電極１０５＿１ｂ、電極１０５＿１ｃ、絶縁層１０８、半導体層１０９＿１ａ、半導体層１０９＿１ｂ、半導体層１０９＿１ｃ、電極１１０＿１ａ、電極１１０＿１ｂ、層１２９＿１ａ、層１２９＿１ｂ、絶縁層１１１＿１、電極１１２＿１、および絶縁層１１３＿１を有する（図１５、図１６、および図１７参照。）。
【０３２０】
図１５、図１６、および図１７に示すトランジスタ１００は、基板１０１上に、絶縁層１０２および絶縁層１０３を介して設けられている。具体的には、絶縁層１０３上に絶縁層１０４を有し、絶縁層１０４、および絶縁層１０３の一部を除去して、電極１０５＿１ａ、および電極１０５＿１ｂが埋め込まれている。また、電極１０５＿１ａ、電極１０５＿１ｂ上に電極１０５＿１ｃを有し、電極１０５＿１ｃ、および絶縁層１０４上に絶縁層１０８を有する。また、絶縁層１０８は凸部を有し、当該凸部上に半導体層１０９＿１ａを有し、半導体層１０９＿１ａ上に半導体層１０９＿１ｂを有する。
【０３２１】
また、トランジスタ１００は、半導体層１０９＿１ｂ上に電極１１０＿１ａを有し、半導体層１０９＿１ｂ上に電極１１０＿１ｂを有する。電極１１０＿１ａまたは電極１１０＿１ｂの一方は、ソース電極またはドレイン電極の一方として機能でき、他方は、ソース電極またはドレイン電極の他方として機能できる。よって、半導体層１０９＿１ｂの一部は、ソース領域として機能でき、他方はドレイン領域として機能できる。また、ソース領域とドレイン領域とで挟まれた半導体層１０９＿１ｂの一部はチャネル形成領域として機能できる。
【０３２２】
また、トランジスタ１００は、電極１１０＿１ａ上に層１２９＿１ａを有し、電極１１０＿１ｂ上に層１２９＿１ｂを有する。また、層１２９＿１ａ、層１２９＿１ｂ、電極１１０＿１ａ、電極１１０＿１ｂ、半導体層１０９＿１ｂ、および半導体層１０９＿１ａを覆う半導体層１０９＿１ｃを有する。半導体層１０９＿１ｃは、電極１１０＿１ａの側面と接する領域、電極１１０＿１ｂの側面と接する領域、半導体層１０９＿１ｂの一部と接する領域、半導体層１０９＿１ｂの側面と接する領域、および半導体層１０９＿１ａの側面と接する領域を有する。
【０３２３】
また、半導体層１０９＿１ｃ上に絶縁層１１１＿１を有し、絶縁層１１１＿１上に電極１１２＿１を有する。絶縁層１１１＿１および電極１１２＿１は、半導体層１０９＿１ｂの一部と重なる領域を有する。
【０３２４】
また、トランジスタ１００は、電極１１２＿１上に絶縁層１１３＿１を有する。絶縁層１１１＿１および絶縁層１１３＿１は、電極１１２＿１の端部を越えて延伸し、当該延伸部分で接する領域を有する。
【０３２５】
また、本実施の形態では、半導体層１０９＿１ｃおよび絶縁層１１３＿１上に絶縁層１１４が設けられている。
【０３２６】
また、絶縁層１１４、半導体層１０９＿１ｃ、および層１２９＿１ａに設けられた、電極１１０＿１ａと重なる開口に、電極１１６＿１ａが設けられている。また、絶縁層１１４、半導体層１０９＿１ｃ、および層１２９＿１ａに設けられた、電極１１０＿１ｂと重なる開口に、電極１１６＿１ｂが設けられている。また、絶縁層１１５、絶縁層１１４、および絶縁層１１３＿１に設けられた、電極１１２＿１と重なる開口に、電極１１６＿１ｃが設けられている。
【０３２７】
また、本実施の形態では、電極１１６＿１ａ上に電極１１７＿１ａ、電極１１６＿１ｂ上に電極１１７＿１ｂ、電極１１６＿１ｃ上におよび電極１１７＿１ｃが設けられている。従って、電極１１７＿１ａは、電極１１６＿１ａを介して電極１１０＿１ａと電気的に接続する。電極１１７＿１ｂは、電極１１６＿１ｂを介して電極１１０＿１ｂと電気的に接続する。電極１１７＿１ｃは、電極１１６＿１ｃを介して電極１１２＿１と電気的に接続する。
【０３２８】
また、本実施の形態では、絶縁層１１４、電極１１６＿１ｃ、電極１１６＿１ｂ、および電極１１６＿１ｃ上に、絶縁層１１５が設けられている。
【０３２９】
［ゲート電極とバックゲート電極］
電極１０５＿１または電極１１２＿１の一方はゲート電極として機能でき、他方はバックゲート電極として機能できる。一般に、ゲート電極とバックゲート電極は導電層で形成される。また、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極はゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【０３３０】
電極１０５＿１および電極１１２＿１は、どちらもゲート電極として機能することができる。よって、絶縁層１０６、絶縁層１０７、絶縁層１０８、および絶縁層１１１＿１は、それぞれがゲート絶縁層として機能することができる。
【０３３１】
なお、電極１０５＿１または電極１１２＿１の一方を、「ゲート電極」または「ゲート」という場合、他方を「バックゲート電極」または「バックゲート」という。例えば、トランジスタ１００において、電極１０５＿１を「ゲート電極」と言う場合、電極１１２＿１を「バックゲート電極」と言う。電極１１２＿１を「ゲート電極」として用いる場合は、トランジスタ１００をボトムゲート型のトランジスタの一種と考えることができる。電極１０５＿１および電極１１２＿１のどちらか一方を、「第１のゲート電極」または「第１のゲート」といい、他方を「第２のゲート電極」または「第２のゲート」という場合がある。
【０３３２】
半導体層１０９＿１ｂを挟んで電極１０５＿１および電極１１２＿１を設けることで、更には、電極１０５＿１および電極１１２＿１を同電位とすることで、半導体層１０９＿１ｂにおいてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ１００のオン電流が大きくなると共に、電界効果移動度が高くなる。
【０３３３】
したがって、トランジスタ１００は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ１００の占有面積を小さくすることができる。よって、集積度の高い半導体装置を実現することができる。
【０３３４】
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、平面視において、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
【０３３５】
電極１０５＿１および電極１１２＿１は、それぞれが外部からの電界を遮蔽する機能を有するため、電極１１２＿１の上方および電極１０５＿１の下方に生じる荷電粒子等の電荷が半導体層１０９＿１ｂのチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電荷を印加する−ＧＢＴ（Ｇａｔｅ  Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の劣化が抑制される。また、電極１０５＿１および電極１１２＿１は、ドレイン電極から生じる電界が半導体層に作用しないように遮断することができる。よって、ドレイン電圧の変動に起因する、オン電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、電極１０５＿１および電極１１２＿１に電位が供給されている場合において顕著に生じる。
【０３３６】
なお、ＧＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＧＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＧＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
【０３３７】
また、電極１０５＿１および電極１１２＿１を有し、且つ電極１０５＿１および電極１１２＿１を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタ間における電気特性のばらつきも同時に低減される。
【０３３８】
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する＋ＧＢＴストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
【０３３９】
また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
【０３４０】
〔トランジスタ２００〕
トランジスタ２００はトップゲート型のトランジスタの一種である。トランジスタ２００は、電極１０５＿２ａ１、電極１０５＿２ｂ１、電極１０５＿２ｃ１、電極１０５＿２ａ２、電極１０５＿２ｂ２、電極１０５＿２ｃ２、絶縁層１０８、半導体層１０９＿２ｃ、絶縁層１１１＿２、電極１１２＿２、および絶縁層１１３＿２を有する（図１５、図１６、および図１７参照。）。
【０３４１】
図１５、図１６、および図１７に示すトランジスタ２００は、基板１０１上に、絶縁層１０２および絶縁層１０３を介して設けられている。具体的には、絶縁層１０３上に絶縁層１０４を有し、絶縁層１０３、および絶縁層１０４の一部を除去して電極１０５＿２ａ１、電極１０５＿２ｂ１、電極１０５＿２ａ２、電極１０５＿２ｂ２が埋め込まれている。また、電極１０５＿２ａ１、および電極１０５＿２ｂ１上に、電極１０５＿２ｃ１を有し、電極１０５＿２ａ２、電極１０５＿２ｂ２上に、電極１０５＿２ｃ２を有する。また、電極１０５＿２ｃ１、および電極１０５＿２ｃ２、および絶縁層１０４上に絶縁層１０８を有する。電極１０５＿２ａ１、電極１０５＿２ｂ１、および電極１０５＿２ｃ１、または電極１０５＿２ａ２、電極１０５＿２ｂ２、および電極１０５＿２ｃ２、の一方は、ソース電極またはドレイン電極の一方として機能でき、他方は、ソース電極またはドレイン電極の他方として機能できる。
【０３４２】
トランジスタ２００は、絶縁層１０８上に半導体層１０９＿２ｃを有する。
【０３４３】
半導体層１０９＿２ｃの一部は、電極１０５＿２ｃ１と重なる第１の部分である。また、半導体層１０９＿２ｃの一部は、電極１０５＿２ｃ２と重なる第２の部分である。また、第１の部分と第２の部分の間に位置する半導体層１０９＿２ｃの一部はチャネル形成領域として機能できる。
【０３４４】
また、トランジスタ２００は、半導体層１０９＿２ｃ上に絶縁層１１１＿２を有し、絶縁層１１１＿２上に電極１１２＿２を有する。絶縁層１１１＿２および電極１１２＿２は、半導体層１０９＿２ｃの一部と重なる領域と、を有する。
【０３４５】
また、トランジスタ２００は、電極１１２＿２上に絶縁層１１３＿２を有する。絶縁層１１１＿２および絶縁層１１３＿２は、電極１１２＿２の端部を越えて延伸し、当該延伸部分で接する領域を有する。
【０３４６】
また、本実施の形態では、半導体層１０９＿２ｃおよび絶縁層１１３＿２上に絶縁層１１４が設けられ、絶縁層１１４上に絶縁層１１５が設けられている。
【０３４７】
なお、本明細書等において、例えば、電極１０５＿１ａ、電極１０５＿１ｂ、および電極１０５＿１ｃをまとめて「電極１０５」という場合がある。また、例えば、半導体層１０９＿１ｃ、半導体層１０９＿２ｃをまとめて「半導体層１０９ｃ」という場合がある。また、電極１０５＿２ａ１、および電極１０５＿２ａ２、をまとめて「電極１０５＿２ａ」という場合がある。また、電極１０５＿１ａ、電極１０５＿２ａ１、電極１０５＿２ａ２、をまとめて「電極１０５ａ」という場合がある。他の構成においても、同様の記載を行う場合がある。
【０３４８】
トランジスタ１００では、半導体層１０９ｂにチャネルが形成される。また、トランジスタ２００では半導体層１０９ｃにチャネルが形成される。半導体層１０９ｂと半導体層１０９ｃは、物理的性質の異なる半導体材料を用いることが好ましい。半導体層１０９ｂと半導体層１０９ｃに物理的性質の異なる半導体材料を用いることで、トランジスタ１００とトランジスタ２００の電気特性を異ならせることができる。例えば、半導体層１０９ｂと半導体層１０９ｃのそれぞれに、エネルギーバンドギャップの異なる半導体を用いることで、トランジスタ１００とトランジスタ２００の電界効果移動度を作り分けることも可能である。
【０３４９】
また、例えば、半導体層１０９ｃに、半導体層１０９ｂよりも電子親和力が小さい半導体を用いることで、トランジスタ２００のＶｔｈをトランジスタ１００よりも大きくすることができる。
【０３５０】
また、電極１１０＿２ａおよび半導体層１０９＿２ｃと接して半導体層１０９＿２ｂ１を設けることで、トランジスタ２００の電気特性のばらつきを低減することができる。電極１１０＿２ｂおよび半導体層１０９＿２ｃと接して半導体層１０９＿２ｂ２を設けることで、トランジスタ２００の電気特性のばらつきを低減することができる。
【０３５１】
＜構成材料について＞
〔基板〕
基板１０１として用いる材料に大きな制限はないが、少なくとも後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板１０１としてシリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどを材料とした化合物半導体基板等を用いることができる。また、ＳＯＩ基板や、半導体基板上に歪トランジスタやＦＩＮ型トランジスタなどの半導体素子が設けられたものなどを用いることもできる。または、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。すなわち、基板１０１は、単なる支持基板に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、トランジスタ１００および／またはトランジスタ２００のゲート、ソース、またはドレインの少なくとも一つは、上記他のデバイスと電気的に接続されていてもよい。
【０３５２】
また、基板１０１として、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることもできる。なお、基板１０１として、可撓性基板（フレキシブル基板）を用いてもよい。可撓性基板を用いる場合、可撓性基板上に、トランジスタや容量素子などを直接作製してもよいし、他の作製基板上にトランジスタや容量素子などを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板とトランジスタや容量素子などとの間に剥離層を設けるとよい。
【０３５３】
可撓性基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。基板１０１に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板１０１に用いる可撓性基板は、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
【０３５４】
〔絶縁層〕
絶縁層１０２乃至絶縁層１０４、絶縁層１０８、絶縁層１１１、および絶縁層１１３乃至絶縁層１１５は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
【０３５５】
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
【０３５６】
特に、絶縁層１０２および／または絶縁層１０３は、不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁材料を、単層で、または積層で用いればよい。例えば、不純物が透過しにくい絶縁性材料として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。
【０３５７】
絶縁層１０２および／または絶縁層１０３に不純物が透過しにくい絶縁性材料を用いることで、基板１０１側からの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。絶縁層１１５に不純物が透過しにくい絶縁性材料を用いることで、絶縁層１１５よりも上層からの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。
【０３５８】
なお、絶縁層１０２および／または絶縁層１０３として、これらの材料で形成される絶縁層を複数積層して用いてもよい。また、絶縁層１０２または絶縁層１０３のどちらか一方を省略してもよい。
【０３５９】
また、半導体層１０９として酸化物半導体を含むターゲットを用いて得られる複合材料を用いる場合は、半導体層１０９中の水素濃度の増加を防ぐために、絶縁層中の水素濃度を低減することが好ましい。具体的には、絶縁層中の水素濃度を、ＳＩＭＳにおいて２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。特に、絶縁層１０４、絶縁層１０６、絶縁層１０７、絶縁層１０８、絶縁層１１１、および絶縁層１１４の水素濃度を低減することが好ましい。少なくとも、半導体層１０９と接する絶縁層１０８、絶縁層１１１、および絶縁層１１４の水素濃度を低減することが好ましい。
【０３６０】
また、半導体層１０９中の窒素濃度の増加を防ぐために、絶縁層中の窒素濃度を低減することが好ましい。具体的には、絶縁層中の窒素濃度を、ＳＩＭＳにおいて５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０３６１】
また、絶縁層１０８の少なくとも半導体層１０９と接する領域と、絶縁層１１１の少なくとも半導体層１０９と接する領域は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁層１０８および絶縁層１１１としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層、または酸化窒化シリコン層を用いればよい。
【０３６２】
また、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
【０３６３】
例えば、絶縁層１０８および絶縁層１１１として、二酸化窒素（ＮＯ２）に起因するシグナルのスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁層を用いると好適である。
【０３６４】
なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁層中に準位を形成する。当該準位は、酸化物半導体層のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁層と酸化物半導体層の界面に拡散すると、当該準位が絶縁層側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層と酸化物半導体層の界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁層１０８および絶縁層１１１として窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
【０３６５】
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁層としては、例えば、酸化窒化シリコン層を用いることができる。当該酸化窒化シリコン層は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
【０３６６】
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アンモニアの放出量が多い絶縁層を用いることで窒素酸化物（ＮＯｘ）が低減される。
【０３６７】
また、絶縁層１０８、絶縁層１１１、および絶縁層１１４の少なくとも１つは、加熱により酸素が放出される絶縁層を用いて形成することが好ましい。具体的には、ＴＤＳ分析にて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁層を用いることが好ましい。なお、加熱により放出される酸素を「過剰酸素」ともいう。
【０３６８】
また、過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて行うことができる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。
【０３６９】
また、絶縁層１１４として、ポリイミド、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層１１４を形成してもよい。
【０３７０】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０３７１】
絶縁層１１４の形成方法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）などを用いればよい。絶縁層１１４の焼成工程と他の熱処理工程を兼ねることで、効率よくトランジスタを作製することが可能となる。
【０３７２】
また、層１２９として上記の絶縁層を用いてもよい。層１２９に絶縁層を用いる場合は、酸素が放出されにくい、および／または吸収されにくい絶縁層を用いることが好ましい。
【０３７３】
〔電極〕
電極１０５、電極１１０、電極１１２、電極１１６および電極１１７を形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０３７４】
また、前述した金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。
【０３７５】
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【０３７６】
なお、半導体層に上述した複合材料を用いて、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いる場合は、酸素を含む導電性材料を半導体層側に設けるとよい。酸素を含む導電性材料を半導体層側に設けることで、当該導電性材料から離脱した酸素が半導体層に供給されやすくなる。
【０３７７】
なお、電極１１６としては、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いればよい。また、埋め込み性の高い導電性材料と、チタン層、窒化チタン層、窒化タンタル層などのバリア層（拡散防止層）を組み合わせて用いてもよい。なお、電極１１６を「コンタクトプラグ」という場合がある。
【０３７８】
特に、絶縁層１０３および絶縁層１０４と接する電極１０５に不純物が透過しにくい導電性材料を用いることが好ましい。また、絶縁層１１４および絶縁層１１５と接する、電極１１６に不純物が透過しにくい導電性材料を用いることが好ましい。不純物が透過しにくい導電性材料として、例えば窒化タンタルが挙げられる。
【０３７９】
絶縁層１０３および絶縁層１１５に不純物が透過しにくい絶縁性材料を用い、電極１０５、電極１１６に不純物が透過しにくい導電性材料を用いることで、トランジスタ１００およびトランジスタ２００への不純物の拡散をさらに抑制することができる。よって、トランジスタ１００およびトランジスタ２００の信頼性をさらに高めることができる。
【０３８０】
また、層１２９として上記の導電性材料を用いてもよい。層１２９に導電性材料を用いる場合は、酸素が放出されにくい、および／または吸収されにくい導電性材料を用いることが好ましい。
【０３８１】
〔半導体層〕
半導体層１０９として、実施の形態１乃至４のいずれか一の複合材料を用いる。複合材料は、第１の領域と第２の領域の積層を複数有している構造となっている。第１の領域の膜厚は、０．５ｎｍ以上５ｎｍ以下であり、第２の領域の膜厚は、０．５ｎｍ以上５ｎｍ以下である。少なくとも３層以上が繰り返される積層構造とすればよい。
【０３８２】
複合材料が有する超格子のような構造を利用してスイッチング用素子、具体的にはウェル型ポテンシャル構造を有するトランジスタを作製することができる。
【０３８３】
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０３８４】
（実施の形態７）
実施の形態６に示したトランジスタは、ＯＲ回路、ＡＮＤ回路、ＮＡＮＤ回路、およびＮＯＲ回路などの論理回路や、インバータ回路、バッファ回路、シフトレジスタ回路、フリップフロップ回路、エンコーダ回路、デコーダ回路、増幅回路、アナログスイッチ回路、積分回路、微分回路、およびメモリ素子などの様々な半導体回路に用いることができる。
【０３８５】
本明細書等に開示したトランジスタを用いた半導体回路の一例を、図１８の回路図に示す。なお、回路図等において、ＯＳトランジスタを用いることが好ましいトランジスタの回路記号に「ＯＳ」を付す場合がある。
【０３８６】
図１８（Ａ）に示す半導体回路は、ｐチャネル型のトランジスタ２８１とｎチャネル型のトランジスタ２８２を直列に接続し、且つ、それぞれのゲートを接続した、インバータ回路の構成例を示している。
【０３８７】
図１８（Ｂ）に示す半導体回路は、ｐチャネル型のトランジスタ２８１とｎチャネル型のトランジスタ２８２を並列に接続した、アナログスイッチ回路の構成例を示している。
【０３８８】
図１８（Ｃ）に示す半導体回路は、トランジスタ２８１ａ、トランジスタ２８１ｂ、トランジスタ２８２ａ、およびトランジスタ２８２ｂを用いたＮＡＮＤ回路の構成例を示している。ＮＡＮＤ回路は、入力端子ＩＮ＿Ａと入力端子ＩＮ＿Ｂに入力される電位の組み合わせによって、出力される電位が変化する。
【０３８９】
＜記憶素子の一例＞
図１９（Ａ）に示す半導体回路は、トランジスタ２６２のソースまたはドレインの一方を、トランジスタ２６３のゲートおよび容量素子２５８の一方の電極に接続した記憶素子２５１ａの構成例を示している。また、図１９（Ｂ）に示す回路は、トランジスタ２６２のソースまたはドレインの一方を、容量素子２５８の一方の電極に接続した記憶素子２６１ａの構成例を示している。
【０３９０】
記憶素子２５１ａおよび記憶素子２６１ａは、配線２５４およびトランジスタ２６２を介して入力された電荷を、ノード２５７に保持することができる。トランジスタ２６２にＯＳトランジスタを用いることで、長期間に渡ってノード２５７の電荷を保持することができる。
【０３９１】
記憶素子２５１ａはトランジスタ２６３を有する。図１９（Ａ）ではトランジスタ２６３としてｐチャネル型のトランジスタを示しているが、ｎチャネル型のトランジスタを用いてもよい。例えば、トランジスタ２６３として、トランジスタ２８１またはトランジスタ２８２を用いてもよい。また、トランジスタ２６３としてＯＳトランジスタを用いてもよい。
【０３９２】
ここで、図１９（Ａ）に示す記憶素子２５１ａおよび図１９（Ｂ）に示す記憶素子２６１ａについて、詳細に説明しておく。
【０３９３】
記憶素子２５１ａは、第１の半導体を用いたトランジスタ２６３と第２の半導体を用いたトランジスタ２６２、および容量素子２５８を有している。
【０３９４】
トランジスタ２６２は、上記実施の形態に開示したＯＳトランジスタを用いることができる。トランジスタ２６２にオフ電流が小さいトランジスタを用いることにより、ノード２５７に長期にわたり情報を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い記憶素子となる。
【０３９５】
図１９（Ａ）において、配線２５２がトランジスタ２６３のソースまたはドレインの一方と電気的に接続され、配線２５３がトランジスタ２６３のソースまたはドレインの他方と電気的に接続される。また、配線２５４がトランジスタ２６２のソースまたはドレインの一方と電気的に接続され、配線２５５がトランジスタ２６２のゲートと電気的に接続されている。そして、トランジスタ２６３のゲート、トランジスタ２６２のソースまたはドレインの他方、および容量素子２５８の電極の一方は、ノード２５７と電気的に接続されている。また、配線２５６が容量素子２５８の電極の他方と電気的に接続されている。
【０３９６】
図１９（Ａ）に示す記憶素子２５１ａは、ノード２５７に与えられた電荷を保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
【０３９７】
〔書き込み動作、保持動作〕
記憶素子２５１ａの、情報の書き込み動作および保持動作について説明する。まず、配線２５５の電位を、トランジスタ２６２がオン状態となる電位にする。これにより、配線２５４の電位がノード２５７に与えられる。即ち、ノード２５７に所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下、「Ｌｏｗレベル電荷」、「Ｈｉｇｈレベル電荷」ともいう。）のどちらかが与えられるものとする。その後、配線２５５の電位を、トランジスタ２６２がオフ状態となる電位とすることで、ノード２５７に電荷が保持される（保持動作）。
【０３９８】
なお、Ｈｉｇｈレベル電荷は、Ｌｏｗレベル電荷よりもノード２５７に高い電位を与える電荷とする。また、トランジスタ２６３にｐチャネル型のトランジスタを用いる場合、Ｈｉｇｈレベル電荷およびＬｏｗレベル電荷は、どちらもトランジスタ２６３のしきい値電圧よりも高い電位を与える電荷とする。また、トランジスタ２６３にｎチャネル型のトランジスタを用いる場合、Ｈｉｇｈレベル電荷およびＬｏｗレベル電荷は、どちらもトランジスタ２６３のしきい値電圧よりも低い電位を与える電荷とする。すなわち、Ｈｉｇｈレベル電荷とＬｏｗレベル電荷は、どちらもトランジスタ２６３がオフ状態となる電位を与える電荷である。
【０３９９】
〔読み出し動作・１〕
次に情報の読み出し動作について説明する。配線２５２に配線２５３の電位と異なる所定の電位（定電位）を与えた状態で、配線２５６に読み出し電位ＶＲを与えると、ノード２５７に保持されている情報を読み出すことができる。
【０４００】
Ｈｉｇｈレベル電荷により与えられる電位をＶＨ、Ｌｏｗレベル電荷により与えられる電位をＶＬとすると、読み出し電位ＶＲは、｛（Ｖｔｈ−ＶＨ）＋（Ｖｔｈ＋ＶＬ）｝／２とすればよい。なお、情報の読み出しをしないときの配線２５６の電位は、トランジスタ２６３にｐチャネル型のトランジスタを用いる場合はＶＨより高い電位とし、トランジスタ２６３にｎチャネル型のトランジスタを用いる場合はＶＬより低い電位とすればよい。
【０４０１】
例えば、トランジスタ２６３にｐチャネル型のトランジスタを用いる場合、トランジスタ２６３のＶｔｈが−２Ｖであり、ＶＨを１Ｖ、ＶＬを−１Ｖとすると、ＶＲを−２Ｖとすればよい。ノード２５７に書き込まれた電位がＶＨのとき、配線２５６にＶＲが与えられると、トランジスタ２６３のゲートにＶＲ＋ＶＨ、すなわち−１Ｖが印加される。−１ＶはＶｔｈよりも高いため、トランジスタ２６３はオン状態にならない。よって、配線２５３の電位は変化しない。また、ノード２５７に書き込まれた電位がＶＬのとき、配線２５６にＶＲが与えられると、トランジスタ２６３のゲートにＶＲ＋ＶＬ、すなわち−３Ｖが印加される。−３ＶはＶｔｈよりも低いため、トランジスタ２６３がオン状態になる。よって、配線２５３の電位が変化する。
【０４０２】
また、トランジスタ２６３にｎチャネル型のトランジスタを用いる場合、トランジスタ２６３のＶｔｈが２Ｖであり、ＶＨを１Ｖ、ＶＬを−１Ｖとすると、ＶＲを２Ｖとすればよい。ノード２５７に書き込まれた電位がＶＨのとき、配線２５６にＶＲが与えられると、トランジスタ２６３のゲートにＶＲ＋ＶＨ、すなわち３Ｖが印加される。３ＶはＶｔｈよりも高いため、トランジスタ２６３はオン状態になる。よって、配線２５３の電位が変化する。また、ノード２５７に書き込まれた電位がＶＬのとき、配線２５６にＶＲが与えられると、トランジスタ２６３のゲートにＶＲ＋ＶＬ、すなわち１Ｖが印加される。１ＶはＶｔｈよりも低いため、トランジスタ２６３はオン状態にならない。よって、配線２５３の電位は変化しない。
【０４０３】
配線２５３の電位を判別することで、ノード２５７に保持されている情報を読み出すことができる。
【０４０４】
図１９（Ｂ）に示す記憶素子２６１ａは、トランジスタ２６３を有さない点が記憶素子２５１ａと異なる。また、容量素子２５８の他方の電極が、配線２６４と電気的に接続される。配線２６４の電位は固定電位であればどのような電位でもよい。例えば、配線２６４をＧＮＤとすればよい。記憶素子２６１ａも、記憶素子２５１ａと同様の動作により情報の書き込みが可能である。
【０４０５】
〔読み出し動作・２〕
記憶素子２６１ａの、情報の読み出し動作について説明する。配線２５５にトランジスタ２６２がオン状態になる電位が与えられると、浮遊状態である配線２５４と容量素子２５８とが導通し、配線２５４と容量素子２５８の間で電荷が再分配される。その結果、配線２５４の電位が変化する。配線２５４の電位の変化量は、ノード２５７の電位（またはノード２５７に蓄積された電荷）によって、異なる値をとる。
【０４０６】
例えば、ノード２５７の電位をＶ、容量素子２５８の容量をＣ、配線２５４が有する容量成分をＣＢ、電荷が再分配される前の配線２５４の電位をＶＢ０とすると、電荷が再分配された後の配線２５４の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、ノード２５７の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の配線２５４の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の配線２５４の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０４０７】
そして、配線２５４の電位を所定の電位と比較することで、情報を読み出すことができる。
【０４０８】
以上に示した記憶素子は、複合材料を用いたオフ電流の極めて小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０４０９】
また、該記憶素子は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が全く生じない。即ち、本発明の一態様に係る記憶素子は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した記憶素子である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
【０４１０】
また、トランジスタ２６２にバックゲートを有するトランジスタを用いてもよい。当該バックゲートに供給する電位を制御することで、トランジスタ２６２のしきい値電圧を任意に変化させることができる。図１９（Ｃ）に示す記憶素子２５１ｂは、記憶素子２５１ａとほぼ同様の回路構成を有する。記憶素子２５１ｂは、トランジスタ２６２にバックゲートを有するトランジスタを用いる点が記憶素子２５１ａと異なる。図１９（Ｄ）に示す記憶素子２６１ｂは、記憶素子２６１ａとほぼ同様の回路構成を有する。記憶素子２６１ｂは、トランジスタ２６２にバックゲートを有するトランジスタを用いる点が記憶素子２６１ａと異なる。
【０４１１】
また、記憶素子２５１ｂおよび記憶素子２６１ｂは、トランジスタ２６２のバックゲートが配線２５９と電気的に接続されている。配線２５９に供給する電位を制御することで、トランジスタ２６２のしきい値電圧を任意に変化させることができる。
【０４１２】
＜記憶装置の一例＞
上記の記憶素子を用いた記憶装置の一例を図２０（Ａ）および図２０（Ｂ）の回路図に示す。図２０（Ａ）に示す記憶装置３００は、記憶回路３１０と電圧保持回路３２０を有する。図２０（Ｂ）に示す記憶装置３００ａは、記憶回路３１０ａと電圧保持回路３２０を有する。記憶回路３１０および記憶回路３１０ａは、複数の記憶素子を有する。図２０（Ａ）および図２０（Ｂ）では、３つの記憶素子２６１ｂ（記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３）を有する場合を例示している。
【０４１３】
図２０（Ａ）に示す記憶装置３００において、記憶回路３１０が有する記憶素子２６１ｂ＿１は、配線２５５＿１および配線２５４＿１と電気的に接続される。また、記憶回路３１０が有する記憶素子２６１ｂ＿２は、配線２５５＿２および配線２５４＿２と電気的に接続される。また、記憶回路３１０が有する記憶素子２６１ｂ＿３は、配線２５５＿３および配線２５４＿３と電気的に接続される。また、記憶回路３１０が有する記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３は配線２６４と電気的に接続される。
【０４１４】
図２０（Ｂ）に示す記憶装置３００ａにおいて、記憶回路３１０ａが有する記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３は配線２５５と電気的に接続される。また、記憶回路３１０ａが有する記憶素子２６１ｂ＿１は、配線２５４＿１および配線２６４＿１と電気的に接続される。また、記憶回路３１０ａが有する記憶素子２６１ｂ＿２は、配線２５４＿２および配線２６４＿２と電気的に接続される。また、記憶回路３１０ａが有する記憶素子２６１ｂ＿３は、配線２５４＿３および配線２６４＿３と電気的に接続される。
【０４１５】
なお、記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３の構成や動作などについては、前述した記憶素子２６１ｂに関する説明を参酌すればよい。よって、ここでの詳細な説明は省略する。
【０４１６】
電圧保持回路３２０は、トランジスタ３２３、および容量素子３２４を有する。図２０（Ａ）および図２０（Ｂ）では、トランジスタ３２３としてバックゲートを有するトランジスタを示しているが、バックゲートの無いトランジスタであっても構わない。図２０（Ａ）および図２０（Ｂ）において、トランジスタ３２３のソースまたはドレインの一方は、端子３２１と電気的に接続される。トランジスタ３２３のソースまたはドレインの他方、ゲート、およびバックゲートは、配線２５９と電気的に接続される。容量素子３２４の一方の電極は、配線２５９と電気的に接続される。容量素子３２４の他方の電極は、配線３２２と電気的に接続される。
【０４１７】
配線３２２の電位を制御することで、配線２５９の電位を変化させることができる。記憶装置３００および記憶装置３００ａの読み出し動作および書き込み動作時には、配線２５９の電位が、後述する負電位（ＧＮＤよりも低い電位。）よりも高く、かつトランジスタ２６２のＶｔｈに相当する電位（トランジスタ２６２がオン状態となる電位）より低い電位になるように、配線３２２に電位を供給する。
【０４１８】
また、記憶装置３００ａのように記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３それぞれが有するトランジスタ２６２のゲートが配線２５５と電気的に接続されている場合は、配線２５９の電位をトランジスタ２６２のＶｔｈに相当する電位以上としてもよい。
【０４１９】
配線２５９の電位を制御することにより、トランジスタ２６２の動作速度を速めることができる。また、トランジスタ２６２の見かけ上のＶｔｈを小さくすることができる。よって、情報の書き込み速度および読み出し速度を速めることができる。
【０４２０】
また、記憶回路３１０の保持動作時は、配線３２２に固定電位を供給する。例えば、ＧＮＤを供給する。その後、端子３２１に負電位（ＧＮＤよりも低い電位。）を供給する。端子３２１に負電位が供給されると、相対的にトランジスタ３２３のゲート電位が高くなり、トランジスタ３２３がオン状態となる。すると、トランジスタ３２３を介して配線２５９に負電位が供給される。なお、より正確には、配線２５９は負電位よりもＶｔｈ分高い電位となる。ただし、説明をわかりやすくするため、本実施の形態などでは配線２５９に負電位が供給されるものとする。
【０４２１】
配線２５９に負電位が供給されると、トランジスタ２６２のバックゲート電位が下がり、トランジスタ２６２がオフ状態となり、記憶回路３１０に書き込まれた情報が保持される。また、トランジスタ２６２のバックゲートに負電位を供給することで、トランジスタの見かけ上のＶｔｈが大きくなる。よって、トランジスタ２６２のゲート電位が変動しても、記憶回路３１０に書き込まれた情報を保持することができる。
【０４２２】
次に、端子３２１にＧＮＤ以上の電位を供給する。例えば、ＧＮＤを供給する。配線２５９の電位は負電位であるため、トランジスタのゲート電位も負電位となる。よって、トランジスタ３２３がオフ状態となる。この後、記憶装置３００（記憶装置３００ａ）への電力供給が停止しても、トランジスタ３２３、およびトランジスタ２６２のオフ状態を維持することができる。
【０４２３】
電圧保持回路３２０は、記憶装置３００（記憶装置３００ａ）の保持動作時に配線２５９の電位変動を抑制する機能を有する。また、電圧保持回路３２０は、記憶装置３００（記憶装置３００ａ）への電力供給が停止しても、配線２５９の電位変動を抑制する機能を有する。すなわち、電圧保持回路３２０は、配線２５９の電圧を保持する機能を有する。配線２５９の電圧を保持するため、トランジスタ３２３はオフ電流の少ないトランジスタであることが好ましい。例えば、容量素子３２４の容量値が１０ｐＦであり、許容される配線２５９の電位上昇が０．５Ｖとすると、配線２５９の電位が０．５Ｖ上昇するまでにかかる期間は、トランジスタ３２３のオフ電流が１．３９×１０−１５Ａの場合に１時間、トランジスタ３２３のオフ電流が５．７９×１０−１７Ａの場合に１日、トランジスタ３２３のオフ電流が１．５９×１０−１９Ａの場合に１年、トランジスタ３２３のオフ電流が１．５９×１０−２０Ａの場合に１０年である。トランジスタ３２３のオフ電流を１．５９×１０−２０Ａ以下にすることで、記憶回路３１０に書き込まれた情報を１０年以上保持することができる。
【０４２４】
例えば、トランジスタ３２３としてＯＳトランジスタを用いることで、オフ電流の極めて少ないトランジスタを実現できる。オフ電流を少なくするため、トランジスタ３２３は、チャネル長が長いトランジスタが好ましい。または、トランジスタ３２３は、チャネル幅が短いトランジスタが好ましい。または、トランジスタ３２３は、チャネル幅よりもチャネル長が長いトランジスタが好ましい。
【０４２５】
特に、トランジスタ３２３は、Ｖｇが０Ｖの時のオフ電流が少ないトランジスタであることが好ましい。よって、トランジスタ３２３としてＶｔｈの大きなトランジスタを用いることが好ましい。Ｖｔｈの大きなトランジスタとして、前述したトランジスタ２００などを用いることができる。また、トランジスタ２６２は情報の書き込みおよび読み出しを行なうため、Ｖｔｈが小さいトランジスタを用いることが好ましい。また、トランジスタ２６２は、オン電流や電界効果移動度の大きいトランジスタを用いることが好ましい。トランジスタ２６２として、前述したトランジスタ１００などを用いることができる。
【０４２６】
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０４２７】
（実施の形態８）
本実施の形態においては、本発明の一態様に係るトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵの一例について説明する。
【０４２８】
トランジスタの半導体層に実施の形態１乃至４のいずれか一の複合材料を用いる。第１の領域と第２の領域の積層を含む複合材料を用いることにより、第１の領域がエネルギーバンドを曲げ、第２の領域が主としてキャリアを流すことで高い電気特性（高いオン電流値、高い電界効果移動度など）が実現され、高速スイッチングが可能となる。また、複合材料の第１の領域は、第２の領域よりもキャリアが流れにくいため、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
【０４２９】
＜ＣＰＵの構成＞
図２１に示す半導体装置４００は、ＣＰＵコア４０１、パワーマネージメントユニット４２１および周辺回路４２２を有する。パワーマネージメントユニット４２１は、パワーコントローラ４０２、およびパワースイッチ４０３を有する。周辺回路４２２は、キャッシュメモリを有するキャッシュ４０４、バスインターフェース（ＢＵＳ  Ｉ／Ｆ）４０５、及びデバッグインターフェース（Ｄｅｂｕｇ  Ｉ／Ｆ）４０６を有する。ＣＰＵコア４０１は、データバス４２３、制御装置４０７、ＰＣ（プログラムカウンタ）４０８、パイプラインレジスタ４０９、パイプラインレジスタ４１０、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ）４１１、及びレジスタファイル４１２を有する。ＣＰＵコア４０１と、キャッシュ４０４等の周辺回路４２２とのデータのやり取りは、データバス４２３を介して行われる。
【０４３０】
半導体装置（セル）は、パワーコントローラ４０２、制御装置４０７をはじめ、多くの論理回路に適用することができる。特に、スタンダードセルを用いて構成することができる全ての論理回路に適用することができる。その結果、小型の半導体装置４００を提供できる。また、消費電力低減することが可能な半導体装置４００を提供できる。また、動作速度を向上することが可能な半導体装置４００を提供できる。また、電源電圧の変動を低減することが可能な半導体装置４００を提供できる。
【０４３１】
半導体装置（セル）に、ｐチャネル型Ｓｉトランジスタと、先の実施の形態１乃至４に記載の複合材料（ガリウム量が少ない領域と、ガリウム量が多い領域を積層させた超格子のような構造を有する材料）をチャネル形成領域に含むトランジスタとを用い、該半導体装置（セル）を半導体装置４００に適用することで、小型の半導体装置４００を提供できる。また、消費電力を低減することが可能な半導体装置４００を提供できる。また、動作速度を向上することが可能な半導体装置４００を提供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低く抑えることができる。
【０４３２】
制御装置４０７は、ＰＣ４０８、パイプラインレジスタ４０９、パイプラインレジスタ４１０、ＡＬＵ４１１、レジスタファイル４１２、キャッシュ４０４、バスインターフェース４０５、デバッグインターフェース４０６、及びパワーコントローラ４０２の動作を統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命令をデコードし、実行する機能を有する。
【０４３３】
ＡＬＵ４１１は、四則演算、論理演算などの各種演算処理を行う機能を有する。
【０４３４】
キャッシュ４０４は、使用頻度の高いデータを一時的に記憶しておく機能を有する。ＰＣ４０８は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。なお、図２１では図示していないが、キャッシュ４０４には、キャッシュメモリの動作を制御するキャッシュコントローラが設けられている。
【０４３５】
パイプラインレジスタ４０９は、命令データを一時的に記憶する機能を有するレジスタである。
【０４３６】
レジスタファイル４１２は、汎用レジスタを含む複数のレジスタを有しており、メインメモリから読み出されたデータ、またはＡＬＵ４１１の演算処理の結果得られたデータ、などを記憶することができる。
【０４３７】
パイプラインレジスタ４１０は、ＡＬＵ４１１の演算処理に利用するデータ、またはＡＬＵ４１１の演算処理の結果得られたデータなどを一時的に記憶する機能を有するレジスタである。
【０４３８】
バスインターフェース４０５は、半導体装置４００と半導体装置４００の外部にある各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェース４０６は、デバッグの制御を行うための命令を半導体装置４００に入力するための信号の経路としての機能を有する。
【０４３９】
パワースイッチ４０３は、半導体装置４００が有する、パワーコントローラ４０２以外の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つかのパワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パワースイッチ４０３によって電源電圧の供給の有無が制御される。また、パワーコントローラ４０２はパワースイッチ４０３の動作を制御する機能を有する。
【０４４０】
上記構成を有する半導体装置４００は、パワーゲーティングを行うことが可能である。パワーゲーティングの動作の流れについて、一例を挙げて説明する。
【０４４１】
まず、ＣＰＵコア４０１が、電源電圧の供給を停止するタイミングを、パワーコントローラ４０２のレジスタに設定する。次いで、ＣＰＵコア４０１からパワーコントローラ４０２へ、パワーゲーティングを開始する旨の命令を送る。次いで、半導体装置４００内に含まれる各種レジスタとキャッシュ４０４が、データの退避を開始する。次いで、半導体装置４００が有するパワーコントローラ４０２以外の各種回路への電源電圧の供給が、パワースイッチ４０３により停止される。次いで、割込み信号がパワーコントローラ４０２に入力されることで、半導体装置４００が有する各種回路への電源電圧の供給が開始される。なお、パワーコントローラ４０２にカウンタを設けておき、電源電圧の供給が開始されるタイミングを、割込み信号の入力に依らずに、当該カウンタを用いて決めるようにしてもよい。次いで、各種レジスタとキャッシュ４０４が、データの復帰を開始する。次いで、制御装置４０７における命令の実行が再開される。
【０４４２】
このようなパワーゲーティングは、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において行うことができる。また、短い時間でも電源の供給を停止することができる。このため、空間的に、あるいは時間的に細かい粒度で消費電力の削減を行うことができる。
【０４４３】
パワーゲーティングを行う場合、ＣＰＵコア４０１や周辺回路４２２が保持する情報を短期間に退避できることが好ましい。そうすることで、短期間に電源のオンオフが可能となり、省電力の効果が大きくなる。
【０４４４】
ＣＰＵコア４０１や周辺回路４２２が保持する情報を短期間に退避するためには、フリップフロップ回路がその回路内でデータ退避できることが好ましい（バックアップ可能なフリップフロップ回路と呼ぶ）。また、ＳＲＡＭセルがセル内でデータ退避できることが好ましい（バックアップ可能なＳＲＡＭセルと呼ぶ）。バックアップ可能なフリップフロップ回路やＳＲＡＭセルは、複合材料（ガリウム量が少ない領域と、ガリウム量が多い領域を積層させた超格子のような構造を有する材料）をチャネル形成領域に含むトランジスタを有することが好ましい。その結果、トランジスタが低いオフ電流を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは長期間電源供給なしに情報を保持することができる。また、トランジスタが高速なスイッチング速度を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは短期間のデータ退避および復帰が可能となる場合がある。
【０４４５】
バックアップ可能なフリップフロップ回路の例について、図２２を用いて説明する。
【０４４６】
図２２に示す半導体装置５００は、バックアップ可能なフリップフロップ回路の一例である。半導体装置５００は、第１の記憶回路５０１と、第２の記憶回路５０２と、第３の記憶回路５０３と、読み出し回路５０４と、を有する。半導体装置５００には、電位Ｖ１と電位Ｖ２の電位差が、電源電圧として供給される。電位Ｖ１と電位Ｖ２は一方がハイレベルであり、他方がローレベルである。以下、電位Ｖ１がローレベル、電位Ｖ２がハイレベルの場合を例に挙げて、半導体装置５００の構成例について説明するものとする。
【０４４７】
第１の記憶回路５０１は、半導体装置５００に電源電圧が供給されている期間において、データを含む信号Ｄが入力されると、当該データを保持する機能を有する。そして、半導体装置５００に電源電圧が供給されている期間において、第１の記憶回路５０１からは、保持されているデータを含む信号Ｑが出力される。一方、第１の記憶回路５０１は、半導体装置５００に電源電圧が供給されていない期間においては、データを保持することができない。すなわち、第１の記憶回路５０１は、揮発性の記憶回路と呼ぶことができる。
【０４４８】
第２の記憶回路５０２は、第１の記憶回路５０１に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。第３の記憶回路５０３は、第２の記憶回路５０２に保持されているデータを読み込記憶する（あるいは退避する）機能を有する。読み出し回路５０４は、第２の記憶回路５０２または第３の記憶回路５０３に保持されたデータを読み出して第１の記憶回路５０１に記憶する（あるいは復帰する）機能を有する。
【０４４９】
特に、第３の記憶回路５０３は、半導体装置５００に電源電圧が供給されてない期間においても、第２の記憶回路５０２に保持されているデータを読み込記憶する（あるいは退避する）機能を有する。
【０４５０】
図２２に示すように、第２の記憶回路５０２はトランジスタ５１２と容量素子５１９とを有する。第３の記憶回路５０３はトランジスタ５１３と、トランジスタ５１５と、容量素子５２０とを有する。読み出し回路５０４はトランジスタ５１０と、トランジスタ５１８と、トランジスタ５０９と、トランジスタ５１７と、を有する。
【０４５１】
トランジスタ５１２は、第１の記憶回路５０１に保持されているデータに応じた電荷を、容量素子５１９に充放電する機能を有する。トランジスタ５１２は、第１の記憶回路５０１に保持されているデータに応じた電荷を容量素子５１９に対して高速に充放電できることが望ましい。具体的には、トランジスタ５１２が、結晶性を有するシリコン（好ましくは多結晶シリコン、更に好ましくは単結晶シリコン）をチャネル形成領域に含むことが望ましい。
【０４５２】
トランジスタ５１３は、容量素子５１９に保持されている電荷に従って導通状態または非導通状態が選択される。トランジスタ５１５は、トランジスタ５１３が導通状態であるときに、配線５４４の電位に応じた電荷を容量素子５２０に充放電する機能を有する。トランジスタ５１５は、オフ電流が著しく小さいことが望ましい。具体的には、トランジスタ５１５が、複合材料（ガリウム量が少ない領域と、ガリウム量が多い領域を積層させた超格子のような構造を有する材料）をチャネル形成領域に含むことが望ましい。
【０４５３】
各素子の接続関係を具体的に説明すると、トランジスタ５１２のソース及びドレインの一方は、第１の記憶回路５０１に接続されている。トランジスタ５１２のソース及びドレインの他方は、容量素子５１９の一方の電極、トランジスタ５１３のゲート、及びトランジスタ５１８のゲートに接続されている。容量素子５１９の他方の電極は、配線５４２に接続されている。トランジスタ５１３のソース及びドレインの一方は、配線５４４に接続されている。トランジスタ５１３のソース及びドレインの他方は、トランジスタ５１５のソース及びドレインの一方に接続されている。トランジスタ５１５のソース及びドレインの他方は、容量素子５２０の一方の電極、及びトランジスタ５１０のゲートに接続されている。容量素子５２０の他方の電極は、配線５４３に接続されている。トランジスタ５１０のソース及びドレインの一方は、配線５４１に接続されている。トランジスタ５１０のソース及びドレインの他方は、トランジスタ５１８のソース及びドレインの一方に接続されている。トランジスタ５１８のソース及びドレインの他方は、トランジスタ５０９のソース及びドレインの一方に接続されている。トランジスタ５０９のソース及びドレインの他方は、トランジスタ５１７のソース及びドレインの一方、及び第１の記憶回路５０１に接続されている。トランジスタ５１７のソース及びドレインの他方は、配線５４０に接続されている。また、図２２においては、トランジスタ５０９のゲートは、トランジスタ５１７のゲートと接続されているが、トランジスタ５０９のゲートは、必ずしもトランジスタ５１７のゲートと接続されていなくてもよい。
【０４５４】
トランジスタ５１５に先の実施の形態で例示したトランジスタを適用することができる。トランジスタ５１５のオフ電流が小さいために、半導体装置５００は、長期間電源供給なしに情報を保持することができる。トランジスタ５１５のスイッチング特性が良好であるために、半導体装置５００は、高速のバックアップとリカバリを行うことができる。
【０４５５】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０４５６】
（実施の形態９）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した撮像装置の一例について説明する。
【０４５７】
＜撮像装置＞
以下では、本発明の一態様に係る撮像装置について説明する。
【０４５８】
図２３（Ａ）は、本発明の一態様に係る撮像装置２２００の例を示す平面図である。撮像装置２２００は、画素部２２１０と、画素部２２１０を駆動するための周辺回路２２６０と、周辺回路２２７０、周辺回路２２８０と、周辺回路２２９０と、を有する。画素部２２１０は、ｐ行ｑ列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２２１１を有する。周辺回路２２６０、周辺回路２２７０、周辺回路２２８０および周辺回路２２９０は、それぞれ複数の画素２２１１に接続し、複数の画素２２１１を駆動するための信号を供給する機能を有する。なお、本明細書等において、周辺回路２２６０、周辺回路２２７０、周辺回路２２８０および周辺回路２２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合がある。例えば、周辺回路２２６０は周辺回路の一部といえる。
【０４５９】
また、撮像装置２２００は、光源２２９１を有することが好ましい。光源２２９１は、検出光Ｐ１を放射することができる。
【０４６０】
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の１つを有する。また、周辺回路は、画素部２２１０を形成する基板上に形成してもよい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。なお、周辺回路は、周辺回路２２６０、周辺回路２２７０、周辺回路２２８０および周辺回路２２９０のいずれか一以上を省略してもよい。
【０４６１】
また、図２３（Ｂ）に示すように、撮像装置２２００が有する画素部２２１０において、画素２２１１を傾けて配置してもよい。画素２２１１を傾けて配置することにより、行方向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２２００における撮像の品質をより高めることができる。
【０４６２】
＜画素の構成例１＞
撮像装置２２００が有する１つの画素２２１１を複数の副画素２２１２で構成し、それぞれの副画素２２１２に特定の波長域の光を透過するフィルタ（カラーフィルタ）を組み合わせることで、カラー画像表示を実現するための情報を取得することができる。
【０４６３】
図２４（Ａ）は、カラー画像を取得するための画素２２１１の一例を示す平面図である。図２４（Ａ）に示す画素２２１１は、赤（Ｒ）の波長域の光を透過するカラーフィルタが設けられた副画素２２１２（以下、「副画素２２１２Ｒ」ともいう）、緑（Ｇ）の波長域の光を透過するカラーフィルタが設けられた副画素２２１２（以下、「副画素２２１２Ｇ」ともいう）および青（Ｂ）の波長域の光を透過するカラーフィルタが設けられた副画素２２１２（以下、「副画素２２１２Ｂ」ともいう）を有する。副画素２２１２は、フォトセンサとして機能させることができる。
【０４６４】
副画素２２１２（副画素２２１２Ｒ、副画素２２１２Ｇ、および副画素２２１２Ｂ）は、配線２２３１、配線２２４７、配線２２４８、配線２２４９、配線２２５０と電気的に接続される。また、副画素２２１２Ｒ、副画素２２１２Ｇ、および副画素２２１２Ｂは、それぞれが独立した配線２２５３に接続している。また、本明細書等において、例えばｎ行目の画素２２１１に接続された配線２２４８および配線２２４９を、それぞれ配線２２４８［ｎ］および配線２２４９［ｎ］と記載する。また、例えばｍ列目の画素２２１１に接続された配線２２５３を、配線２２５３［ｍ］と記載する。なお、図２４（Ａ）において、ｍ列目の画素２２１１が有する副画素２２１２Ｒに接続する配線２２５３を配線２２５３［ｍ］Ｒ、副画素２２１２Ｇに接続する配線２２５３を配線２２５３［ｍ］Ｇ、および副画素２２１２Ｂに接続する配線２２５３を配線２２５３［ｍ］Ｂと記載している。副画素２２１２は、上記配線を介して周辺回路と電気的に接続される。
【０４６５】
また、撮像装置２２００は、隣接する画素２２１１の、同じ波長域の光を透過するカラーフィルタが設けられた副画素２２１２同士がスイッチを介して電気的に接続する構成を有する。図２４（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）に配置された画素２２１１が有する副画素２２１２と、該画素２２１１に隣接するｎ＋１行ｍ列に配置された画素２２１１が有する副画素２２１２の接続例を示す。図２４（Ｂ）において、ｎ行ｍ列に配置された副画素２２１２Ｒと、ｎ＋１行ｍ列に配置された副画素２２１２Ｒがスイッチ２２０１を介して接続されている。また、ｎ行ｍ列に配置された副画素２２１２Ｇと、ｎ＋１行ｍ列に配置された副画素２２１２Ｇがスイッチ２２０２を介して接続されている。また、ｎ行ｍ列に配置された副画素２２１２Ｂと、ｎ＋１行ｍ列に配置された副画素２２１２Ｂがスイッチ２２０３を介して接続されている。
【０４６６】
なお、副画素２２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンタ（Ｍ）の光を透過するカラーフィルタを用いてもよい。１つの画素２２１１に３種類の異なる波長域の光を検出する副画素２２１２を設けることで、フルカラー画像を取得することができる。
【０４６７】
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた副画素２２１２を有する画素２２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンタ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２２１２に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２２１２を有する画素２２１１を用いてもよい。１つの画素２２１１に４種類の異なる波長域の光を検出する副画素２２１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
【０４６８】
また、例えば、図２４（Ａ）において、赤の波長域の光を検出する副画素２２１２、緑の波長域の光を検出する副画素２２１２、および青の波長域の光を検出する副画素２２１２の画素数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
【０４６９】
なお、画素２２１１に設ける副画素２２１２は１つでもよいが、２つ以上が好ましい。例えば、同じ波長域の光を検出する副画素２２１２を２つ以上設けることで、冗長性を高め、撮像装置２２００の信頼性を高めることができる。
【０４７０】
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルタを用いることで、赤外光を検出する撮像装置２２００を実現することができる。
【０４７１】
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ  Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用いることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和することを防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。
【０４７２】
また、前述したフィルタ以外に、画素２２１１にレンズを設けてもよい。ここで、図２５の断面図を用いて、画素２２１１、フィルタ２２５４、レンズ２２５５の配置例を説明する。レンズ２２５５を設けることで、光電変換素子が入射光を効率よく受光することができる。具体的には、図２５（Ａ）に示すように、画素２２１１に形成したレンズ２２５５、フィルタ２２５４（フィルタ２２５４Ｒ、フィルタ２２５４Ｇおよびフィルタ２２５４Ｂ）、および画素回路２２３０等を通して光２２５６を光電変換素子２２２０に入射させる構造とすることができる。
【０４７３】
ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光２２５６の一部が配線２２５７の一部によって遮光されてしまうことがある。したがって、図２５（Ｂ）に示すように光電変換素子２２２０側にレンズ２２５５およびフィルタ２２５４を配置して、光電変換素子２２２０が光２２５６を効率良く受光させる構造が好ましい。光電変換素子２２２０側から光２２５６を光電変換素子２２２０に入射させることで、検出感度の高い撮像装置２２００を提供することができる。
【０４７４】
図２５に示す光電変換素子２２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成された光電変換素子を用いてもよい。
【０４７５】
また、光電変換素子２２２０を、放射線を吸収して電荷を発生させる機能を有する物質を用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合金等がある。
【０４７６】
例えば、光電変換素子２２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて、Ｘ線や、ガンマ線といった幅広い波長域にわたって光吸収係数を有する光電変換素子２２２０を実現できる。
【０４７７】
ここで、撮像装置２２００が有する１つの画素２２１１は、図２４に示す副画素２２１２に加えて、第１のフィルタを有する副画素２２１２を有してもよい。
【０４７８】
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、複合材料（ガリウム量が少ない領域と、ガリウム量が多い領域を積層させた超格子のような構造を有する材料）を用いたトランジスタと、を用いて画素を構成する一例について説明する。各トランジスタは上記実施の形態に示すものと同様のトランジスタを用いることができる。
【０４７９】
図２６は、撮像装置を構成する素子の断面図である。図２６に示す撮像装置は、シリコン基板２３００に設けられたシリコンを用いたトランジスタ２３５１、トランジスタ２３５１上に積層して配置された複合材料を用いたトランジスタ２３５２およびトランジスタ２３５３、ならびにシリコン基板２３００に設けられたフォトダイオード２３６０を含む。各トランジスタおよびフォトダイオード２３６０は、種々のプラグ２３７０および配線２３７１と電気的な接続を有する。また、フォトダイオード２３６０のアノード２３６１は、低抵抗領域２３６３を介してプラグ２３７０と電気的に接続を有する。
【０４８０】
また撮像装置は、シリコン基板２３００に設けられたトランジスタ２３５１およびフォトダイオード２３６０を有する層２３１０と、層２３１０と接して設けられ、配線２３７１を有する層２３２０と、層２３２０と接して設けられ、トランジスタ２３５２およびトランジスタ２３５３を有する層２３３０と、層２３３０と接して設けられ、配線２３７２および配線２３７３を有する層２３４０を備えている。
【０４８１】
なお図２６の断面図の一例では、シリコン基板２３００において、トランジスタ２３５１が形成された面とは逆側の面にフォトダイオード２３６０の受光面を有する構成とする。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保することができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード２３６０の受光面をトランジスタ２３５１が形成された面と同じとすることもできる。
【０４８２】
なお、複合材料を用いたトランジスタのみを用いて画素を構成する場合には、層２３１０を、複合材料を用いたトランジスタを有する層とすればよい。または層２３１０を省略し、複合材料を用いたトランジスタのみで画素を構成してもよい。
【０４８３】
なお、シリコン基板２３００は、ＳＯＩ基板であってもよい。また、シリコン基板２３００に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板を用いることもできる。
【０４８４】
ここで、トランジスタ２３５１およびフォトダイオード２３６０を有する層２３１０と、トランジスタ２３５２およびトランジスタ２３５３を有する層２３３０と、の間には絶縁体２３８０が設けられる。ただし、絶縁体２３８０の位置は限定されない。また、絶縁体２３８０の下に絶縁体２３７９が設けられ、絶縁体２３８０の上に絶縁体２３８１が設けられる。
【０４８５】
絶縁体２３７９乃至絶縁体２３８１に設けられた開口に、導電体２３９０ａ乃至導電体２３９０ｅが設けられている。導電体２３９０ａ、導電体２３９０ｂおよび導電体２３９０ｅは、プラグおよび配線として機能する。また、導電体２３９０ｃは、トランジスタ２３５３のバックゲートとして機能する。また、導電体２３９０ｄは、トランジスタ２３５２のバックゲートとして機能する。
【０４８６】
トランジスタ２３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンのダングリングボンドを終端し、トランジスタ２３５１の信頼性を向上させる効果がある。一方、トランジスタ２３５２およびトランジスタ２３５３などの近傍に設けられる絶縁体中の水素は、複合材料中にキャリアを生成する要因の一つとなる。そのため、トランジスタ２３５２およびトランジスタ２３５３などの信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体を用いたトランジスタの上層に複合材料を用いたトランジスタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体２３８０を設けることが好ましい。絶縁体２３８０より下層に水素を閉じ込めることで、トランジスタ２３５１の信頼性が向上させることができる。さらに、絶縁体２３８０より下層から、絶縁体２３８０より上層に水素が拡散することを抑制できるため、トランジスタ２３５２およびトランジスタ２３５３などの信頼性を向上させることができる。さらに、導電体２３９０ａ、導電体２３９０ｂおよび導電体２３９０ｅが形成されることにより、絶縁体２３８０に形成されているビアホールを通じて上層に水素が拡散することも抑制できるため、トランジスタ２３５２およびトランジスタ２３５３などの信頼性を向上させることができる。
【０４８７】
また、図２６の断面図において、層２３１０に設けるフォトダイオード２３６０と、層２３３０に設けるトランジスタとを重なるように形成することができる。そうすると、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
【０４８８】
また、撮像装置の一部または全部を湾曲させてもよい。撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型化や軽量化を実現することができる。また、撮像された画像の品質を向上させる事ができる。
【０４８９】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０４９０】
（実施の形態１０）
本実施の形態においては、本発明の一態様に係る半導体ウエハ、チップおよび電子部品について説明する。
【０４９１】
＜半導体ウエハ、チップ＞
図２７（Ａ）は、ダイシング処理が行なわれる前の基板１７１１の上面図を示している。基板１７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板１７１１上には、複数の回路領域１７１２が設けられている。回路領域１７１２には、本発明の一態様に係る半導体装置や、ＣＰＵ、ＲＦタグ、またはイメージセンサなどを設けることができる。
【０４９２】
複数の回路領域１７１２は、それぞれが分離領域１７１３に囲まれている。分離領域１７１３と重なる位置に分離線（「ダイシングライン」ともいう。）１７１４が設定される。分離線１７１４に沿って基板１７１１を切断することで、回路領域１７１２を含むチップ１７１５を基板１７１１から切り出すことができる。図２７（Ｂ）にチップ１７１５の拡大図を示す。
【０４９３】
また、分離領域１７１３に導電層や半導体層を設けてもよい。分離領域１７１３に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程の歩留まり低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に流しながら行われる。分離領域１７１３に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
【０４９４】
分離領域１７１３に設ける半導体層としては、バンドギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．７ｅＶ以上３．５ｅＶ以下の材料を用いることが好ましい。このような材料を用いると、蓄積された電荷をゆっくりと放電することができるため、ＥＳＤによる電荷の急激な移動が抑えられ、静電破壊を生じにくくすることができる。
【０４９５】
＜電子部品＞
チップ１７１５を電子部品に適用する例について、図２８を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
【０４９６】
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
【０４９７】
図２８（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において上記実施の形態に示した半導体装置を有する素子基板が完成した後、該素子基板の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ７２１）。研削により素子基板を薄くすることで、素子基板の反りなどを低減し、電子部品の小型化を図ることができる。
【０４９８】
次に、素子基板を複数のチップ（チップ１７１５）に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップを個々ピックアップしてリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップとリードフレームとの接合は、樹脂による接合や、テープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップを接合してもよい。
【０４９９】
次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
【０５００】
ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを機械的な外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）を低減することができる。
【０５０１】
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７２７）。
【０５０２】
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ７２８）。そして外観形状の良否や動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する。
【０５０３】
また、完成した電子部品の斜視模式図を図２８（Ｂ）に示す。図２８（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示している。図２８（Ｂ）に示す電子部品１７５０は、リード１７５５および半導体装置１７５３を示している。半導体装置１７５３としては、上記実施の形態に示した半導体装置などを用いることができる。
【０５０４】
図２８（Ｂ）に示す電子部品１７５０は、例えばプリント基板１７５２に実装される。このような電子部品１７５０が複数組み合わされて、それぞれがプリント基板１７５２上で電気的に接続されることで電子部品が実装された基板（実装基板１７５４）が完成する。完成した実装基板１７５４は、電子機器などに用いられる。
【０５０５】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０５０６】
（実施の形態１１）
本実施の形態においては、先の実施の形態５で例示したトランジスタを有する表示装置の一例について、図２９乃至図３２を用いて以下説明を行う。
【０５０７】
図２９は、表示装置の一例を示す上面図である。図２９に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図２９には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
【０５０８】
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
【０５０９】
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
【０５１０】
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有している。
【０５１１】
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどが挙げられる。
【０５１２】
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
【０５１３】
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０５１４】
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
【０５１５】
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
【０５１６】
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について、図３０乃至図３２を用いて説明する。なお、図３０及び図３１は、図２９に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図３２は、図２９に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
【０５１７】
まず、図３０乃至図３２に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
【０５１８】
［表示装置の共通部分に関する説明］
図３０乃至図３２に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
【０５１９】
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ８００Ａと同様の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の実施の形態に示す、その他のトランジスタを用いてもよい。
【０５２０】
本実施の形態で用いるトランジスタは、実施の形態１乃至４のいずれか一に示した複合材料を用いている。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０５２１】
また、本実施の形態で用いる複合材料を半導体層に用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
【０５２２】
容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と機能する導電膜と同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜と同一の導電膜を加工する工程を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０が有する第１のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜と、トランジスタ７５０の保護絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜とが設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
【０５２３】
また、図３０乃至図３２において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上に平坦化絶縁膜７７０が設けられている。
【０５２４】
また、図３０乃至図３２においては、画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソースドライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７０２にトップゲート型のトランジスタを用い、ソースドライバ回路部７０４にボトムゲート型のトランジスタを用いる構成、あるいは画素部７０２にボトムゲート型のトランジスタを用い、ソースドライバ回路部７０４にトップゲート型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えてもよい。
【０５２５】
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
【０５２６】
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
【０５２７】
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
【０５２８】
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。
【０５２９】
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
【０５３０】
［液晶素子を用いる表示装置の構成例］
図３０に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図３０に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
【０５３１】
また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。
【０５３２】
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。
【０５３３】
導電膜７７２に可視光において反射性のある導電膜を用いる場合、表示装置７００は、反射型の液晶表示装置となる。また、導電膜７７２に可視光において透光性のある導電膜を用いる場合、表示装置７００は、透過型の液晶表示装置となる。
【０５３４】
また、導電膜７７２上の構成を変えることで、液晶素子の駆動方式を変えることができる。この場合の一例を図３１に示す。また、図３１に示す表示装置７００は、液晶素子の駆動方式として横電界方式（例えば、ＦＦＳモード）を用いる構成の一例である。図３１に示す構成の場合、導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜７７４が設けられる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）としての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。
【０５３５】
また、図３０及び図３１において図示しないが、導電膜７７２または導電膜７７４のいずれか一方または双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図３０及び図３１において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０５３６】
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０５３７】
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
【０５３８】
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０５３９】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
【０５４０】
［発光素子を用いる表示装置］
図３２に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７７２、ＥＬ層７８６、及び導電膜７８８を有する。図３２に示す表示装置７００は、発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
【０５４１】
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子ドット材料を用いてもよい。
【０５４２】
また、上述の有機化合物、及び無機化合物としては、例えば、蒸着法（真空蒸着法を含む）、液滴吐出法（インクジェット法ともいう）、塗布法、グラビア印刷法等の方法を用いて形成することができる。また、ＥＬ層７８６としては、低分子材料、中分子材料（オリゴマー、デンドリマーを含む）、または高分子材料を含んでも良い。
【０５４３】
また、図３２に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出するボトムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
【０５４４】
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置に、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図３２に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
【０５４５】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０５４６】
（実施の形態１２）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した電子機器について説明する。
【０５４７】
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３３に示す。
【０５４８】
図３３（Ａ）は携帯型ゲーム機であり、筐体１９０１、筐体１９０２、表示部１９０３、表示部１９０４、マイクロフォン１９０５、スピーカー１９０６、操作キー１９０７、スタイラス１９０８等を有する。なお、図３３（Ａ）に示した携帯型ゲーム機は、２つの表示部１９０３と表示部１９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。筐体１９０１、または筐体１９０２の内部にはセンサや、ＣＰＵなどの集積回路が設けられている。センサや、ＣＰＵなどの半導体素子に実施の形態１乃至４のいずれか一に示した複合材料を用いることで、高い電気特性（高いオン電流値など）を実現し、信頼性の高いデバイスを実現する。
【０５４９】
また、２つの表示部１９０３と表示部１９０４に用いる画素およびその駆動回路に用いる半導体素子に実施の形態１乃至４のいずれか一に示した複合材料を用いることができる。従って、消費電力が低い表示部を実現できる。
【０５５０】
図３３（Ｂ）は携帯データ端末であり、第１筐体１９１１、第２筐体１９１２、第１表示部１９１３、第２表示部１９１４、接続部１９１５、操作キー１９１６等を有する。第１表示部１９１３は第１筐体１９１１に設けられており、第２表示部１９１４は第２筐体１９１２に設けられている。そして、第１筐体１９１１と第２筐体１９１２とは、接続部１９１５により接続されており、第１筐体１９１１と第２筐体１９１２の間の角度は、接続部１９１５により変更が可能である。第１表示部１９１３における映像を、接続部１９１５における第１筐体１９１１と第２筐体１９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部１９１３および第２表示部１９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。または、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。また、第１筐体１９１１と第２筐体１９１２の内部にはセンサや、ＣＰＵなどの集積回路が設けられている。センサや、ＣＰＵなどの半導体素子に実施の形態１乃至４のいずれか一に示した複合材料を用いることで、高い電気特性（高いオン電流値など）を実現し、信頼性の高いデバイスを実現する。
【０５５１】
また、２つの表示部１９１３、表示部１９１４に用いる画素およびその駆動回路に用いる半導体素子に実施の形態１乃至４のいずれか一に示した複合材料を用いることができる。従って、消費電力が低い表示部を実現できる。
【０５５２】
図３３（Ｃ）はノート型パーソナルコンピュータであり、筐体１９２１、表示部１９２２、キーボード１９２３、ポインティングデバイス１９２４等を有する。筐体１９２１の内部にはセンサや、ＣＰＵなどの集積回路が設けられている。センサや、ＣＰＵなどの半導体素子に実施の形態１乃至４のいずれか一に示した複合材料を用いることで、高い電気特性（高いオン電流値など）を実現し、信頼性の高いデバイスを実現する。
【０５５３】
図３３（Ｄ）は電気冷凍冷蔵庫であり、筐体１９３１、冷蔵室用扉１９３２、冷凍室用扉１９３３等を有する。筐体１９３１内には、温度センサや、リーダを有しており、出し入れした商品の情報をリーダが読み取り、商品のデータを冷蔵庫が有する演算装置に送信し、必要に応じて演算装置は記憶装置に商品のデータを記憶させる。この温度センサや、リーダや、演算装置や、記憶装置に用いる半導体素子に実施の形態１乃至４のいずれか一に示した複合材料を用いることで、高い電気特性（高いオン電流値など）を実現し、信頼性の高いデバイスを実現する。
【０５５４】
図３３（Ｅ）はビデオカメラであり、第１筐体１９４１、第２筐体１９４２、表示部１９４３、操作キー１９４４、レンズ１９４５、接続部１９４６等を有する。操作キー１９４４およびレンズ１９４５は第１筐体１９４１に設けられており、表示部１９４３は第２筐体１９４２に設けられている。そして、第１筐体１９４１と第２筐体１９４２とは、接続部１９４６により接続されており、第１筐体１９４１と第２筐体１９４２の間の角度は、接続部１９４６により変更が可能である。表示部１９４３における映像を、接続部１９４６における第１筐体１９４１と第２筐体１９４２との間の角度にしたがって切り替える構成としてもよい。第１筐体１９４１には、記憶装置や画像処理回路や撮像素子を有している。記憶装置や画像処理回路や撮像素子に用いる半導体素子に実施の形態１乃至４のいずれか一に示した複合材料を用いることで、高い電気特性（高いオン電流値など）を実現し、信頼性の高いデバイスを実現する。
【０５５５】
図３３（Ｆ）は自動車であり、車体１９５１、車輪１９５２、ダッシュボード１９５３、ライト１９５４等を有する。自動車の車体１９５１の内部には様々なセンサや制御回路などの集積回路が設けられている。センサや制御回路などの集積回路に用いる半導体素子に実施の形態１乃至４のいずれか一に示した複合材料を用いることで、高い電気特性（高いオン電流値など）を実現し、信頼性の高いデバイスを実現する。
【０５５６】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【符号の説明】
【０５５７】
１０：基材
１１：第１の領域
１２：第２の領域
１３：第３の領域
【図１】
2017163137.tif 000009
【図２】
2017163137.tif 000010
【図３】
2017163137.tif 000011
【図４】
2017163137.tif 000012
【図５】
2017163137.tif 000013
【図６】
2017163137.tif 000014
【図７】
2017163137.tif 000015
【図８】
2017163137.tif 000016
【図９】
2017163137.tif 000017
【図１０】
2017163137.tif 000018
【図１１】
2017163137.tif 000019
【図１２】
2017163137.tif 000020
【図１３】
2017163137.tif 000021
【図１４】
2017163137.tif 000022
【図１５】
2017163137.tif 000023
【図１６】
2017163137.tif 000024
【図１７】
2017163137.tif 000025
【図１８】
2017163137.tif 000026
【図１９】
2017163137.tif 000027
【図２０】
2017163137.tif 000028
【図２１】
2017163137.tif 000029
【図２２】
2017163137.tif 000030
【図２３】
2017163137.tif 000031
【図２４】
2017163137.tif 000032
【図２５】
2017163137.tif 000033
【図２６】
2017163137.tif 000034
【図２７】
2017163137.tif 000035
【図２８】
2017163137.tif 000036
【図２９】
2017163137.tif 000037
【図３０】
2017163137.tif 000038
【図３１】
2017163137.tif 000039
【図３２】
2017163137.tif 000040
【図３３】
2017163137.tif 000041
【図３４】
2017163137.tif 000042
【図３５】
2017163137.tif 000043
【図３６】
2017163137.tif 000044
【図３７】
2017163137.tif 000045
【図３８】
2017163137.tif 000046
【図３９】
2017163137.tif 000047
【図４０】
2017163137.tif 000048
【図４１】
2017163137.tif 000049