(57)【要約】【課題】  微小な半導体発光素子が、高い位置精度で、配列する半導体発光装置を提供する。【解決手段】  当該半導体発光素子装置は、表面に、チオールと反応する導電性材料を含む第１の基板電極が設けられた第１の基板と、前記第１の基板に対向して配置され、表面に第２の基板電極が設けられた第２の基板と、前記第１の基板と前記第２の基板との間に配置され、該第１の基板と接触する第１の表面、該第２の基板と接触する第２の表面、および、該第２の基板と接触せずに、該第２の基板と相対する第３の表面、を有する半導体発光素子と、を有し、前記半導体発光素子において、前記第２の表面の面積は、前記第１の表面の面積よりも小さく、前記第１の基板と前記半導体発光素子との間には、チオール、または、チオール由来の有機化合物が存在する。【選択図】  図３−２
2017216406.tif 000002
【特許請求の範囲】
【請求項１】
表面に、チオールと反応する導電性材料を含む第１の基板電極が設けられた第１の基板と、
前記第１の基板に対向して配置され、表面に第２の基板電極が設けられた第２の基板と、
前記第１の基板と前記第２の基板との間に配置され、該第１の基板と接触する第１の表面、該第２の基板と接触する第２の表面、および、該第２の基板と接触せずに、該第２の基板と相対する第３の表面、を有する半導体発光素子であって、
発光性を有する光半導体積層、
前記光半導体積層の前記第１の基板側に設けられ、チオールと反応する導電性材料を含み、前記第１の基板電極と電気的に接続する第１の素子電極、および
前記光半導体積層の前記第２の基板側に設けられ、前記第２の基板電極と電気的に接続する第２の素子電極、
を含む半導体発光素子と、
を有し、
前記半導体発光素子において、前記第２の表面の面積は、前記第１の表面の面積よりも小さく、
前記第１の基板と前記半導体発光素子との間には、チオール、または、チオール由来の有機化合物が存在する半導体発光装置。
【請求項２】
前記半導体発光素子において、前記第１の表面を前記第１の素子電極が構成し、前記第２の表面を前記第２の素子電極が構成し、前記第３の表面を前記光半導体積層が構成する、請求項１記載の半導体発光装置。
【請求項３】
前記半導体発光素子において、前記第２の表面の面積は、前記第１の表面の面積の２５％以下である請求項１または２記載の半導体発光装置。
【請求項４】
前記第２の表面と前記第３の表面との間の高低差は、５００ｎｍ以上である請求項１〜３いずれか１項記載の半導体発光装置。
【請求項５】
前記光半導体積層は、前記第１の基板側から、第１導電型を有する第１半導体層、発光性を有する活性層、および、該第１導電型とは異なる第２導電型を有する第２半導体層、が順次積層する構造を有し、
前記第２半導体層において、前記第２の素子電極が設けられた領域の層厚は、前記第２の素子電極が設けられていない領域の層厚よりも厚い請求項１〜４いずれか１項記載の半導体発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光装置に関する。
【背景技術】
【０００２】
車載ランプ、ディスプレイ、照明などの製品分野においては、精細でデザイン性が高く、自由曲面での発光が可能な発光装置への期待が高まっており、たとえば有機ＥＬ(electro-luminescence)素子を使用した発光装置が実用化されつつある。
【０００３】
本発明においては、上記発光装置を実現する手段として、たとえば複数の微小な半導体発光素子、一例として平面形状が一辺５０μｍ以下の正方形であり、高さ（厚さ）が１０μｍ以下の発光ダイオード(light emitting diode; LED)を用いて、このような発光装置を製造することを検討している。
【０００４】
しかしながら、ピックアップ実装などの手段では、微小サイズのＬＥＤを基材上の適切な位置に配置することが極めて困難である。
【０００５】
そこで、複数の微小ＬＥＤを、インクジェット方式によって基材上に配置する発明が開示されている（特許文献１参照）。しかし特許文献１記載の発明では、大面積の領域に、一度に複数の微小ＬＥＤを配置すること、および、ＬＥＤの表裏を選択して配置することが困難である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−１４４４３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の主な目的は、微小な半導体発光素子が、高い位置精度で、配列する半導体発光装置を提供することにある。また、チオール等を介して、基板上に、高い位置精度で、容易に、配置・固定することができる半導体発光素子を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の主な観点によれば、表面に、チオールと反応する導電性材料を含む第１の基板電極が設けられた第１の基板と、前記第１の基板に対向して配置され、表面に第２の基板電極が設けられた第２の基板と、前記第１の基板と前記第２の基板との間に配置され、該第１の基板と接触する第１の表面、該第２の基板と接触する第２の表面、および、該第２の基板と接触せずに、該第２の基板と相対する第３の表面、を有する半導体発光素子であって、発光性を有する光半導体積層、前記光半導体積層の前記第１の基板側に設けられ、チオールと反応する導電性材料を含み、前記第１の基板電極と電気的に接続する第１の素子電極、および前記光半導体積層の前記第２の基板側に設けられ、前記第２の基板電極と電気的に接続する第２の素子電極、を含む半導体発光素子と、を有し、前記半導体発光素子において、前記第２の表面の面積は、前記第１の表面の面積よりも小さく、前記第１の基板と前記半導体発光素子との間には、チオール、または、チオール由来の有機化合物が存在する半導体発光装置、が提供される。
【発明の効果】
【０００９】
半導体発光素子を高い精度で配置することができる。
【図面の簡単な説明】
【００１０】
【図１−１】図１Ａ〜図１Ｃは、第１実施例によるＬＥＤ素子を準備する工程を示す概略的な断面図である。
【図１−２】図１Ｄ〜図１Ｆは、第１実施例によるＬＥＤ素子を準備する工程を示す概略的な断面図である。
【図１−３】図１Ｇ〜図１Ｉは、第１実施例によるＬＥＤ素子を準備する工程を示す概略的な断面図である。
【図２】図２Ａ〜図２Ｄは、配線基板を準備する工程を示す概略図である。
【図３−１】図３Ａ〜図３Ｃは、ＬＥＤ素子１０を配線基板３０上に配置する工程を示す概略的な断面図である。
【図３−２】図３Ｄは、ＬＥＤ素子１０を配線基板３０上に配置する工程を示す概略的な断面図であり、図３Ｅは、配線基板３０とＬＥＤ素子１０の電気的接続度を高める工程を示す概略的な断面図であり、図３Ｆは、ＬＥＤ素子１０と対向基板４０の電気的接続を行う工程を示す概略的な断面図である。
【図４】図４Ａは、第１実施例によるＬＥＤ素子の変形例を示す概略的な断面図であり、図４Ｂ〜図４Ｅは、第１実施例によるＬＥＤ素子の他の変形例を示す概略的な平面図である。
【図５−１】図５Ａ〜図５Ｃは、第２実施例によるＬＥＤ素子を準備する工程を示す概略的な断面図である。
【図５−２】図５Ｄ〜図５Ｆは、第２実施例によるＬＥＤ素子を準備する工程を示す概略的な断面図である。
【図５−３】図５Ｇ〜図５Ｉは、第２実施例によるＬＥＤ素子を準備する工程を示す概略的な断面図である。
【発明を実施するための形態】
【００１１】
図１〜図３を参照して、第１実施例による半導体発光装置の製造方法を説明する。
【００１２】
まず、図１Ａ〜図１Ｉを参照し、半導体発光素子、実施例においてはＬＥＤ素子を準備する工程について説明する。なお、図中に示す各構成要素の相対的なサイズや位置関係などは、実際のものとは異なっている。
【００１３】
図１Ａを参照する。成長基板として、たとえば両面が研磨されたｃ面サファイア基板１１を準備する。有機金属化学気相成長(metal organic chemical vapor deposition; MOCVD)法を用いて、サファイア基板１１上に、窒化物系半導体からなるエピタキシャル層を形成する。
【００１４】
具体的には、サファイア基板１１をＭＯＣＶＤ装置に投入し、１１００℃まで昇温する。これにより、基板１１上の有機物が除去される（サーマルクリーニング）。
【００１５】
基板温度を５６０℃に降温し、トリメチルガリウム(trimethylgallium; TMG)、トリメ チルアルミニウム(trimethylaluminum; TMA)、及び、アンモニア（ＮＨ３）を供給する。基板１１上に、ＡｌＧａＮバッファ層１２が成長する。
【００１６】
続いて、基板温度を１２００℃にし、ＴＭＧ及びＮＨ３を供給する。バッファ層１２上に、厚さ約５００ｎｍのアンドープＧａＮ層（下地層）１３が成長する。
【００１７】
その後、更に、ジシラン（Ｓｉ２Ｈ６）を供給する。アンドープ層１３上に、厚さ約４μｍのＳｉドープｎ型ＧａＮ層１４が成長する。
【００１８】
基板温度を８５０℃に下げ、ｎ型層１４上に、たとえばＩｎＧａＮ井戸層とＧａＮ障壁層が交互に積層された多重量子井戸構造を有する発光層（活性層）１５を形成する。ＩｎＧａＮ井戸層は、トリエチルガリウム(triethylgallium; TEG)、トリメチルインジウム(trimethylindium; TMI)、及び、ＮＨ３の供給により、厚さ約３．５ｎｍに成長する。ＧａＮ障壁層は、ＴＥＧ及びＮＨ３の供給により、厚さ約６ｎｍに成長する。井戸層と障壁層の成長を交互に、たとえば９回ずつ繰り返し、発光層１５を形成する。
【００１９】
基板温度を１０００℃とし、ＴＭＧ、ＴＭＡ、ＮＨ３、更にはドーパントガスとしてビス（シクロペンタジエニル）マグネシウム（bis(cyclopentadienyl)magnesium; CP2Mg）を供給する。発光層１５上に、厚さ約１５ｎｍのＭｇドープｐ型ＡｌＧａＮ層が成長する。
【００２０】
また、基板温度を１１００℃とし、ＴＭＧ、ＮＨ３、及び、ドーパントガスとしてＣＰ２Ｍｇを供給する。Ｍｇドープｐ型ＡｌＧａＮ層上に、厚さ約１μｍのＭｇドープｐ型ＧａＮ層が成長する。
【００２１】
図１Ａには、Ｍｇドープｐ型ＡｌＧａＮ層、及び、Ｍｇドープｐ型ＧａＮ層をｐ型層１６として示した。
【００２２】
半導体層１２〜１６（エピタキシャル層）が形成されたサファイア基板１１をＭＯＣＶＤ装置から取り出し、素子化工程に移る。
【００２３】
図１Ｂを参照する。ｐ型層１６上にレジストを塗布して、そのレジストを成形した後（レジスト１８ａ）、たとえばＣｌ２ガスを用いた反応性イオンエッチング(reactive ion etching; RIE)を行い、エッチング位置の半導体層を除去する。エッチングは、基板１１が露出するまで行う。これにより、図中において矢印で示す位置に溝が形成され、半導体層１２〜１６が所望のサイズに分割される（素子分割）。
【００２４】
分割された半導体層１２〜１６（エピタキシャル層）の平面サイズは、たとえば一辺１０μｍ程度の正方形状である。分割されたエピタキシャル層の間隔（溝の幅）は、たとえば２０μｍ程度である。
【００２５】
図１Ｃを参照する。レジスト１８ａを除去し、再度、ｐ型層１６上にレジストを塗布して、そのレジストを成形した後（レジスト１８ｂ）、たとえばＣｌ２ガスを用いたＲＩＥを行い、エッチング位置のｐ型層１６の一部を除去する。エッチングは、たとえばｐ型層１６表面から約５００ｎｍの深さまで行う。
【００２６】
これにより、ｐ型層１６の表面に、高さの異なる２つの面が形成される。すなわち、ｐ型層１６に、厚みの異なる２つの領域が形成される。ｐ型層１６の相対的に層厚が厚い領域の平面形状は、たとえば一辺５μｍの正方形状である。
【００２７】
図１Ｄを参照する。レジスト１８ｂを除去して、ｐ型層１６上、および、半導体層１２〜１６の間の溝の内部に、たとえば厚さ約２００ｎｍのＳｉＯ２保護膜（絶縁膜）２０を成膜する。保護膜２０は、たとえばスパッタにより形成することができる。
【００２８】
続いて、ｐ型層１６上の保護膜２０を一部除去して、保護膜２０に開口（コンタクト領域）を設ける。具体的には、ｐ型層１６の層厚が相対的に厚い領域に位置する保護膜２０を除去して開口を設ける。保護膜２０の開口は、たとえばバッファードフッ酸(buffered hydrofluoric acid; BHF)を用いたエッチングにより形成される。
【００２９】
その後、保護膜２０の開口部分、つまりｐ型層１６の露出部分に、たとえばスパッタを用いて、ｐ側電極２１となるＩＴＯ膜を、厚さ約２７０ｎｍに形成する。ｐ側電極２１の平面形状は、たとえば一辺５μｍの正方形状である。その後、たとえば４５０℃で酸素アニールを行う。ｐ側電極２１は、保護膜２０に形成された開口内で、ｐ型層１６と電気的に接続する。なお、保護膜２０は、ｐ型層１６の側面およびｐ側電極２１の側面を覆うように設けられる。
【００３０】
図１Ｅを参照する。図１Ｄに示す状態の基板１１と、たとえばサファイア基板である補強用基板２３を貼り合わせる。貼り合わせは、たとえばｐ側電極２１上に、貼り合わせ用接合剤２２をスピンコートで塗布し、１３０℃で１０分間、両基板１１、２３間に、２５０Ｎの力を加えることにより行った。接合剤２２として、たとえばＢＲＥＷＥＲ ＳＣＩＥＮＣＥ社のＢｒｅｗｅｒＢＯＮＤ ２２０を用いることができる。
【００３１】
図１Ｆを参照する。たとえばレーザリフトオフにより、成長基板１１を剥離する。その後、半導体層１２〜１６側の剥離面を、約１μｍ程度、ＣＭＰ(chemical mechanical polishing)研磨して、ｎ型層１４を露出させる。
【００３２】
図１Ｇを参照する。ｎ型層１４表面（露出面）に、たとえばレジストをパターニングした後、Ｔｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕ／ＡｕＳｎ膜を成膜し、リフトオフを行って、ｎ側電極２４を形成する。ｎ側電極２４の表面（ｎ型層１４とは反対側の表面）にはＡｕＳｎ膜が形成される。電極材料はこれに限られないが、最表面を構成する材料は、チオールと反応しやすい金属、たとえば金や金合金とする。
【００３３】
ｎ側電極２４は、ｎ型層１４表面のほぼ全面に形成されることが望ましい。ｎ側電極２４の面積は、少なくともｐ側電極２１の面積よりも大きい。
【００３４】
本図に示す工程までで、複数のＬＥＤ素子１０が作製される。
【００３５】
図１Ｈを参照する。ＬＥＤ素子１０のｎ側電極２４側をハンドリング用のＵＶシート２５に貼り合わせて固定する。ＵＶシート２５は、強力な粘着力、及び、ＵＶ光（紫外光）の照射で粘着力が弱まる性質をもつ粘着シートである。
【００３６】
その後、剥離剤を用いて接合剤２２をエッチングし、補強用基板２３を剥離する。剥離剤として、たとえばＢＲＥＷＥＲ ＳＣＩＥＮＣＥ社のＷａｆｅｒＢＯＮＤ Ｒｅｍｏｖｅｒを使用することができる。最後に、ＵＶシート２５にＵＶ光を照射し、各ＬＥＤ素子１０を、ＵＶシート２５から分離する。
【００３７】
図１Ｉを参照する。最終的に製造されるＬＥＤ素子１０を示す。ＬＥＤ素子１０は、窒化物半導体で形成されたｎ型層１４、発光層１５及びｐ型層１６を備える。また、ｎ型層１４に電気的に接続されたｎ側電極２４、及び、ｐ型層１６に電気的に接続されたｐ側電極２１を含む。たとえば発光層１５とｐ型層１６の縁部、及び、ｎ型層１４の縁部の一部には、保護膜（絶縁膜）２０が配置されている。
【００３８】
なお、ｎ型層１４、発光層１５及びｐ型層１６、さらには保護膜２０を総じて、光半導体積層２６と呼ぶこととする。また、図中下側のｎ側電極２４表面を、ＬＥＤ素子１０の第１の面１０ａと呼ぶこととする。図中上側であってｐ側電極２１の表面、つまりＬＥＤ素子１０全体の相対的に厚い部分の表面（第１の面から相対的に離れた表面）を、ＬＥＤ素子１０の第２の面１０ｂと呼ぶこととする。図中上側であってｐ側電極が設けられていない光半導体積層２６表面、つまりＬＥＤ素子全体の相対的に薄い部分の表面（第１の面から相対的に近い表面）を、ＬＥＤ素子１０の第３の面１０ｃ、と呼ぶこととする。
【００３９】
ＬＥＤ素子１０の第２の面１０ｂの面積は、第１の面１０ａの面積よりも小さく、たとえば第１の面の面積の２５％以下である。また、ＬＥＤ素子１０の第２の面１０ｂと第３の面１０ｃとの間の高低差は、少なくとも５００ｎｍ以上ある。なお、第２の面と第３の面との間の高低差が十分にあれば、第３の面にも電極が設けられていてもよい。
【００４０】
次に、図２Ａ〜図２Ｄを参照し、配線基板を準備する工程について説明する。図２Ａ及び図２Ｃは、配線基板を示す概略的な平面図であり、図２Ｂ、図２Ｄは、それぞれ図２ＡのＩＩＢ−ＩＩＢ線、図２ＣのＩＩＤ−ＩＩＤ線に沿う断面図である。
【００４１】
図２Ａ及び図２Ｂを参照する。たとえばガラスで形成されたベース基板３１上に、一例としてＩＴＯにより、配線３２を形成する。実施例においては、配線３２は、Ｘ軸方向及びＹ軸方向を延在方向とする格子状に形成される。
【００４２】
図２Ｃ及び図２Ｄを参照する。配線３２のＸ軸方向に延在する部分と、Ｙ軸方向に延在する部分が交差する領域（図２Ｃに斜線を付した領域）に、金属層（基板電極）３３を形成する。金属層３３は、たとえばＴｉ（１０ｎｍ）／Ｐｔ（１００ｎｍ）／Ａｕ（３００ｎｍ）の積層構造を有する金属層であり、金属層３３の表面（配線３２とは反対側の表面）にはＡｕ膜が形成される。
【００４３】
こうして配線基板３０が作製される。
【００４４】
続いて、図３Ａ〜図３Ｄを参照し、ＬＥＤ素子１０を配線基板３０上に配置する工程について説明する。
【００４５】
図３Ａを参照する。１ｍＭのオクタンジチオールのエタノール溶液を調整した容器内に、配線基板３０を投入する。チオールは、水素化された硫黄を末端にもつ有機化合物で、Ｒ−ＳＨ（Ｒは有機基）で表される構造をもつ。たとえばＡｕ等の金属と結合しやすい（Ａｕ−Ｓのような強固な結合を形成する）ことが知られている。すなわち、図３Ａに示す工程においては、表面の一部にチオールと反応しやすい金属（Ａｕ）をもつ配線基板３０を、チオール誘導体の溶液に浸漬する。
【００４６】
なお、オクタンジチオールのエタノール溶液の濃度は、１００μＭ〜１０ｍＭ程度が好ましい。
【００４７】
図３Ｂを参照する。たとえば容器内に窒素を封入し、２４時間放置する。これにより、配線基板３０の金属層３３表面（Ａｕ膜）がチオール３４により修飾される（金属層３３表面にチオール接合膜３５が形成される）。チオール接合膜３５は、たとえば自己組織化単分子膜(self-assembled monolayer; SAM)である。第１実施例においては、たとえばチオール基（ＳＨ基）を表面にもつＳＡＭとなる。
【００４８】
図３Ｃを参照する。金属層３３表面のＡｕ部分がチオール化された配線基板３０（図３Ｂ参照）と、ＬＥＤ素子１０（図１Ｍ参照）を、エタノール３８の入った容器内に投入する。ここでは、たとえばオクタンジチオールが含まれない、純粋なエタノール３８を使用する。すなわち、たとえばＬＥＤ素子１０のｎ側電極２４がチオール化されない溶液等を用いる。
【００４９】
図３Ｄを参照する。たとえば容器内に窒素を封入し、２４時間、静置と攪拌を繰り返す。これにより、ＬＥＤ素子１０のｎ側電極２４表面（ＡｕＳｎ膜）がチオール３４により修飾される（ｎ側電極２４がチオール接合膜３５と接合される）。具体的には、ＳＡＭ表面のチオール基が、ＬＥＤ素子１０のｎ側電極２４表面のＡｕＳｎと結合する。
【００５０】
なお、ｐ側電極２１を構成するＩＴＯは、チオール基と結合しにくい。さらに、ｐ側電極２１のほうがｎ側電極２４よりも面積が小さいため、チオール基との間に作用する結合力（分子間力など）も、ｐ側電極２１のほうがｎ側電極２４よりも小さくなると推察される。したがって、ＳＡＭ表面のチオール基は、大部分がｎ側電極２４と結合し、ｐ側電極２１とはほとんど結合しないと考えられる。
【００５１】
このようにして、配線基板３０（金属層３３）上に、ＬＥＤ素子１０が結合される（ＬＥＤ素子１０が固定配置された配線基板３０が作製される）。
【００５２】
図３Ｅを参照する。配線基板３０（金属層３３）とＬＥＤ素子１０の電気的接続度を高める。エタノールの入った容器から、配線基板３０及びＬＥＤ素子１０を、両者の位置関係をそのままにして（変化させず）取り出し、たとえば３５０℃で、加熱、加圧処理を行い、配線基板３０の金属層３３（Ａｕ膜）と、ＬＥＤ素子１０のｎ側電極２４（ＡｕＳｎ膜）とを金属接合（共晶結合）する。この際、両者間のチオール３４（チオール接合膜３５）は、押し出される、または、焼き切られる等される。
【００５３】
図３Ｆを参照する。導電層（基板電極）４２を備える対向基板４０を準備する。対向基板４０は、たとえばガラスで形成されたベース基板４１上に、ＩＴＯで形成された導電層４２が配置された基板である。対向基板４０は、たとえば導電層４２がＬＥＤ素子１０のｐ側電極２１と接合されるように、配線基板３０に対向配置される。
【００５４】
以上の工程により、第１実施例による半導体発光装置が製造される。
【００５５】
第１実施例による半導体発光装置（図３Ｆ参照）は、相互に対向して配置される基板３０、４０、及び、両基板３０、４０間に配置されるＬＥＤ素子１０を備える。ＬＥＤ素子１０の第１の面（ｎ側電極２４の表面）が基板３０に接触し、第２の面（ｐ側電極２１の表面）が基板４０に接触する。ＬＥＤ素子１０の第３の面（ｐ側電極２１が設けられていない光半導体積層２６の表面）は、基板４０には接触せずに、基板４０と向き合っている。ＬＥＤ素子１０のｎ側電極２４は、配線基板３０の金属層３３と電気的に接続され、ｐ側電極２１は、対向基板４０の導電層４２と電気的に接続される。
【００５６】
実施例においては、両基板３０、４０間に配置される複数のＬＥＤ素子１０のｎ側電極２４は、相互に電気的に接続されている。また、複数のＬＥＤ素子１０のｐ側電極２１も、相互に電気的に接続されている。なお、複数のＬＥＤ素子１０のｎ側電極２４は、相互に電気的に分離されていてもよいし、一部だけが電気的に接続されていてもよい。ｎ側電極２４が電気的に接続されるＬＥＤ素子１０のグループが複数存在するように、配線３２をパターニングすることもできる。複数のＬＥＤ素子１０のｐ側電極２１についても同様である。
【００５７】
配線基板３０の金属層３３の表面は、チオール基と反応性のあるＡｕで形成されており、ＬＥＤ素子１０のｎ側電極２４の表面は、チオール基と反応性のあるＡｕ合金（ＡｕＳｎ）で形成されている。両者３３、２４が接合された位置（配線基板３０とＬＥＤ素子１０の間）には、金属接合（図３Ｅ参照）の際に、焼き切られたチオール由来の有機化合物が存在する。焼き切られなかったチオールも存在するであろう。
【００５８】
第１実施例による半導体発光装置の製造方法においては、表面にＡｕ膜が形成された金属層３３をもつ配線基板３０を準備し、金属層３３表面に、チオール基をもつ結合層（チオール接合膜３５）を導入する。結合層は、金属層３３表面（Ａｕ膜）部分にのみ導入され、他の領域、たとえばＩＴＯで形成された配線３２部分には導入されない。そして、ＬＥＤ素子１０のｎ側電極２４の表面をＡｕＳｎで形成することで、たとえば液体中において、チオールを介し、金属層３３とｎ側電極２４を固着させる。ＬＥＤ素子１０は、配線基板３０の所定位置（Ａｕ配置位置）に、選択的に付着される。
【００５９】
第１実施例による製造方法は、ＬＥＤ素子１０を簡便に、意図した位置に配置する半導体発光装置の製造方法である。Ａｕの配置位置によりＬＥＤ素子１０の配置位置を制御するため、ＬＥＤ素子１０を高い位置精度で配線基板３０上に配置することができる。ＬＥＤ素子１０をピックアップ等することがないため、微小なＬＥＤ素子１０であっても、簡易に、高い位置精度で、配線基板３０上に配置することが可能である。また、大面積の領域に一度に複数のＬＥＤ素子１０を配置することができる。
【００６０】
第１実施例では、たとえばＬＥＤ素子１０の一方電極２４にのみ、表面にチオール基と反応しやすい金属層（Ａｕ膜）を導入する。このため、ｎ側電極２４が配線基板３０と結合されるように、ＬＥＤ素子１０を配置することができる。なお、チオール基との間に作用する結合力をより大きくするために、ｎ側電極２４は、光半導体積層２６のほぼ全面に設けることが好ましい。
【００６１】
ｐ側電極２１は、チオール基と結合しにくいＩＴＯからなり、また、ｎ側電極２４よりも面積が小さく、チオール基との間に作用する結合力も小さい。このため、ｐ側電極２１は配線基板３０と結合されず、ｎ側電極２４が配線基板３０と結合される。ｐ側電極２１（ＬＥＤ素子の第２の面）の面積は、ｎ側電極２４（ＬＥＤ素子の第１の面）の面積の５０％以下が好ましく、さらには２５％以下が望ましいであろう。
【００６２】
このように、第１実施例による製造方法は、接続される電極を揃えて、ＬＥＤ素子１０を配線基板３０上に配置することができる。すなわち、配線基板３０に接続される電極（ｎ側電極またはｐ側電極）の選択性（ＬＥＤ素子の表裏の選択性）が向上された半導体発光装置の製造方法である。
【００６３】
なお、ｐ側電極２１表面にも、チオール基と反応しやすい金属層を形成してもよい。ｐ側電極２１がチオール基と反応しやすい金属層を含んでいても、ｐ側電極２１（ＬＥＤ素子の第２の面）の面積がｎ側電極２４（ＬＥＤ素子の第１の面）の面積よりも小さければ、チオール基とｐ側電極との間に作用する結合力は相対的に小さいから、チオール基は、大部分がｎ側電極２４と結合すると考えられる。
【００６４】
図４Ａ〜図４Ｅを参照して、第１実施例によるＬＥＤ素子の変形例を説明する。
【００６５】
図４Ａを参照する。ｐ型層１６は、厚みの異なる２つの領域を有していなくてもかまわず（図１Ｃ参照）、均一な厚みであってもかまわない。ただし、この場合には、ＬＥＤ素子の第３の面（ｐ側電極２１が設けられていない光半導体積層２６の表面，図３Ｆ参照）が、基板４０に接触しないように、ｐ側電極２１の層厚を、比較的厚くする必要がある。この場合、ｐ側電極２１の層厚は、たとえば５００ｎｍ以上であることが好ましい。よりいえば、第２の面（ｐ側電極２１の表面）と第３の面（ｐ側電極２１が設けられていない光半導体積層２６の表面）との間の高低差が、５００ｎｍ以上であることが好ましい。
【００６６】
図４Ｂ〜図４Ｅを参照する。ｐ側電極２１の面積が、ｎ側電極２４の面積よりも小さければ、ｐ側電極２１の平面形状はどのような形状であってもかまわない。たとえば矩形状でも円状でもかまわないし、図４Ｂに示すように素子の中央に配置されるパターンでも、図４Ｃに示すように素子の端部に配置されるパターンでもよい。また、図４Ｄに示すように枠状のパターンでもよいし、図４Ｅに示すように相互に離隔するパターンであってもよいであろう。なお、図４Ｂ〜図４Ｅにおいて、ｐ側電極２１は、斜線模様で示される。
【００６７】
次に、図５Ａ〜図５Ｉを参照して、第２実施例による半導体発光装置（特にＬＥＤ素子）の製造方法を説明する。
【００６８】
第２実施例による製造方法では、ＬＥＤ素子を配線基板に配置するに際し、ｎ側電極ではなく、ｐ側電極を配線基板と結合させる。第２実施例による半導体発光装置は、第１実施例による半導体発光装置と、主にＬＥＤ素子の形状・構造が異なる。
【００６９】
図５Ａを参照する。第１実施例と同様に（図１Ａと同様に）、ＭＯＣＶＤ法により、成長基板（サファイア基板）１１上に、窒化物系半導体からなるエピタキシャル層を形成する。具体的には、バッファ層１２、下地層１３、ｎ型層１４、発光層１５、ｐ型層１６を順次積層する。
【００７０】
図５Ｂを参照する。続いて、第１実施例と同様に（図１Ｂと同様に）、半導体層１２〜１６を所望のサイズに分割する（素子分割）。
【００７１】
図５Ｃを参照する。次に、ｐ型層１６上、および、半導体層１２〜１６の間の溝の内部に、ＳｉＯ２保護膜（絶縁膜）２０を成膜する。
【００７２】
続いて、ｐ型層１６上の保護膜２０を除去して、保護膜２０に開口（コンタクト領域）を設ける。保護膜２０の開口は、たとえばＢＨＦを用いたエッチングにより形成される。
【００７３】
その後、保護膜２０の開口部分、つまりｐ型層１６の露出部分に、Ｔｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕ／ＡｕＳｎ膜を成膜し、ｐ側電極２７を形成する。電極材料はこれに限られないが、最表面を構成する材料は、チオールと反応しやすい金属、たとえば金や金合金とする。なお、ｐ側電極２７は、ｐ型層１６表面のほぼ全面に形成されることが望ましい。
【００７４】
図５Ｄを参照する。図５Ｃに示す状態の基板１１と、補強用基板２３を貼り合わせる。貼り合わせは、たとえばｐ側電極１７上に、貼り合わせ用接合剤２２をスピンコートで塗布し、両基板１１、２３間に、力を加えることにより行った。
【００７５】
図５Ｅを参照する。たとえばレーザリフトオフにより、成長基板１１を剥離する。その後、半導体層１２〜１６側の剥離面を、約１μｍ程度研磨して、ｎ型層１４を露出させる。
【００７６】
図５Ｆを参照する。露出したｎ型層１４表面にレジストを塗布して、そのレジストを成形した後（レジスト１８ｃ）、たとえばＣｌ２ガスを用いたＲＩＥを行い、エッチング位置のｎ型層１４の一部を除去する。エッチングは、たとえばｎ型層１４表面から約５００ｎｍの深さまで行う。これにより、ｎ型層１４に、厚みの異なる２つの領域が形成される。
【００７７】
なお、このエッチング処理は実施しなくてもかまわない。すなわち、ｎ型層１４の層厚を均一なままとしてもよい。この場合には、後工程（図５Ｇ）のｎ側電極２９を形成する工程において、ｎ側電極２９を十分に厚く（たとえば５００ｎｍ以上）形成することが好ましい。
【００７８】
図５Ｇを参照する。レジスト１８ｃを除去して、ｎ型層１４上に、ＳｉＯ２保護膜（絶縁膜）２８を成膜する。
【００７９】
続いて、ｎ型層１４上の保護膜２８を一部除去して、保護膜２８に開口（コンタクト領域）を設ける。具体的には、ｎ型層１４の層厚が相対的に厚い領域に位置する保護膜２８を除去して開口を設ける。保護膜２８の開口は、たとえばＢＨＦを用いたエッチングにより形成される。
【００８０】
その後、保護膜２８の開口部分、つまりｎ型層１４の露出部分に、ｎ側電極２９となるＩＴＯ膜を形成する。さらに、酸素アニールを行い、保護膜２８に形成された開口内で、ｎ側電極２９とｎ型層１４とを電気的に接続する。ｎ側電極２９の面積は、少なくともｐ側電極２７の面積よりも小さい。
【００８１】
本図に示す工程までで、複数のＬＥＤ素子５０が作製される。
【００８２】
図５Ｈを参照する。ＬＥＤ素子５０のｎ側電極２９側をハンドリング用のＵＶシート２５に貼り合わせて固定する。その後、剥離剤を用いて接合剤２２をエッチングし、補強用基板２３を剥離する。最後に、ＵＶシート２５にＵＶ光を照射し、各ＬＥＤ素子５０を、ＵＶシート２５から分離する。
【００８３】
図５Ｉを参照する。最終的に製造されるＬＥＤ素子５０を示す。ＬＥＤ素子５０は、窒化物半導体で形成されたｎ型層１４、発光層１５及びｐ型層１６を備える。また、ｎ型層１４に電気的に接続されたｎ側電極２９、及び、ｐ型層１６に電気的に接続されたｐ側電極２７を含む。たとえば発光層１５とｐ型層１６の縁部、及び、ｎ型層１４の縁部の一部には、保護膜（絶縁膜）２０，２８が配置されている。
【００８４】
ここでは、ｎ型層１４、発光層１５及びｐ型層１６、さらには保護膜２０，２８を総じて、光半導体積層４６と呼ぶ。また、図中上側のｐ側電極２７表面が、ＬＥＤ素子５０の第１の面５０ａとなる。図中下側であってｎ側電極２９の表面、つまりＬＥＤ素子全体の相対的に厚い部分の表面（第１の面から相対的に離れた表面）が、ＬＥＤ素子５０の第２の面５０ｂとなる。図中下側であってｎ側電極２９が設けられていない光半導体積層４６の表面、つまりＬＥＤ素子全体の相対的に薄い部分の表面（第１の面から相対的に近い表面）が、ＬＥＤ素子５０の第３の面５０ｃとなる。
【００８５】
ＬＥＤ素子５０の第２の面５０ｂの面積は、第１の面５０ａの面積よりも小さく、たとえば第１の面の面積の２５％以下である。また、ＬＥＤ素子５０の第２の面５０ｂと第３の面５０ｃと間の高低差は、少なくとも５００ｎｍ以上ある。
【００８６】
以降、第１実施例と同様に（図３Ａ〜図３Ｄ参照）、ＬＥＤ素子３０を配線基板３０上に配置する。第２実施例では、ＬＥＤ素子３０の一方電極２７にのみ、表面にチオール基と反応しやすい金属層（Ａｕ膜）を導入する。このため、ｐ側電極２７が配線基板３０と結合されるように、ＬＥＤ素子５０を配置することができる。また、ｎ側電極２９は、チオール基と結合しにくいＩＴＯからなり、かつ、ｐ側電極２７よりも面積が小さく、チオール基との間に作用する結合力（分子間力など）も小さいため、ｎ側電極２９は配線基板３０と結合されず、ｐ側電極２７が配線基板３０と結合される。
【００８７】
以降、第１実施例と同様に（図３Ｅ，図３Ｆ参照）、配線基板３０とＬＥＤ素子５０との電気的接続度を高めて、対向基板４０を設ければ、第２実施例による半導体発光装置が製造される。
【００８８】
第２実施例による製造方法でも、ＬＥＤ素子５０を簡便に、意図した位置に配置することができる。また、接続される電極を揃えて、ＬＥＤ素子５０を配線基板３０上に配置することができる。
【００８９】
以上、実施例に沿って本発明を説明したが、本発明はこれらの実施例に限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
【符号の説明】
【００９０】
１０  ＬＥＤ素子（第１実施例）
１１  サファイア基板
１２  バッファ層
１３  アンドープ層
１４  ｎ型層
１５  発光層
１６  ｐ型層
１８ａ〜１８ｃ  レジスト
２０  保護膜
２１  ｐ側電極（第１実施例）
２２  接合剤
２３  補強用基板
２４  ｎ側電極（第１実施例）
２５  ＵＶシート
２６  光半導体積層（第１実施例）
２７  ｐ側電極（第２実施例）
２８  保護膜
２９  ｎ側電極（第２実施例）
３０  配線基板
３１  ベース基板
３２  配線
３３  金属層
３４  チオール
３５  チオール接合膜
３６  保護膜
３７  レジスト
３８  エタノール
３９  レジスト
４０  対向基板
４１  ベース基板
４２  導電層
４６  光半導体積層（第２実施例）
５０  ＬＥＤ素子（第２実施例）
【図１−１】
2017216406.tif 000003
【図１−２】
2017216406.tif 000004
【図１−３】
2017216406.tif 000005
【図２】
2017216406.tif 000006
【図３−１】
2017216406.tif 000007
【図３−２】
2017216406.tif 000008
【図４】
2017216406.tif 000009
【図５−１】
2017216406.tif 000010
【図５−２】
2017216406.tif 000011
【図５−３】
2017216406.tif 000012