(57)【要約】【課題】アクティブクランプ型ＤＣ−ＤＣコンバータ回路のトランスの一次側に設けられるスイッチ素子のスイッチング損失を低減できるアクティブクランプ型ＤＣ−ＤＣコンバータ回路を提供する。【解決手段】トランスＴ１と、トランスＴ１の一次側のスイッチング半導体素子Ｑｍと、スイッチング半導体素子Ｑｍに対して並列接続される第一のコンデンサＣｍと、トランスＴ１の二次側の整流回路と、を備えるアクティブクランプ型ＤＣ−ＤＣコンバータ回路であって、整流回路は、第一のコンデンサＣｍが放電をしているときに、トランスＴ１を介して整流回路に第一のコンデンサＣｍを放電している電流が流れない状態にする結合インダクタを備える、アクティブクランプ型ＤＣ−ＤＣコンバータ回路である。【選択図】図１
2017034793.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、
前記トランスの一次側のスイッチング半導体素子と、
前記スイッチング半導体素子に対して並列接続される第一のコンデンサと、
前記トランスの二次側の整流回路と、を備えるアクティブクランプ型ＤＣ−ＤＣコンバータ回路であって、
前記整流回路は、前記第一のコンデンサが放電をしているときに、前記トランスを介して前記整流回路に前記第一のコンデンサを放電している電流が流れない状態にする結合インダクタを備える、
ことを特徴とするアクティブクランプ型ＤＣ−ＤＣコンバータ回路。
【請求項２】
請求項１に記載のアクティブクランプ型ＤＣ−ＤＣコンバータ回路であって、
前記結合インダクタは、タップの一方に設けられる第一のコイル及び前記タップの他方に設けられる第二のコイルを有する、
ことを特徴とするアクティブクランプ型ＤＣ−ＤＣコンバータ回路。
【請求項３】
請求項１又は２に記載のアクティブクランプ型ＤＣ−ＤＣコンバータ回路であって、
前記スイッチング半導体素子がオフ状態のときに、前記トランスに蓄えられたエネルギーを放出させるリセット回路を、前記トランスの一次側に設ける、
ことを特徴とするアクティブクランプ型ＤＣ−ＤＣコンバータ回路。
【請求項４】
請求項２に記載のアクティブクランプ型ＤＣ−ＤＣコンバータ回路であって、
前記整流回路は、
前記トランスの二次側の巻線の一方の端子と、前記結合インダクタの前記タップに接続されている前記第一のコイルの一方の端子と前記第二のコイルの一方の端子と、が接続され、
前記トランスの二次側の巻線の他方の端子と、第一の半導体素子の一方の端子と、が接続され、
前記第二のコイルの他方の端子と、第二の半導体素子の一方の端子と、が接続され、
前記第一のコイルの他方の端子と、第二のコンデンサの一方の端子と、が接続され、
前記第一の半導体素子の他方の端子と、前記第二の半導体素子の他方の端子と、前記第二のコンデンサの他方の端子と、が接続される、
ことを特徴とするアクティブクランプ型ＤＣ−ＤＣコンバータ回路。
【請求項５】
請求項２に記載のアクティブクランプ型ＤＣ−ＤＣコンバータ回路であって、
前記整流回路は、
第一の半導体素子の一方の端子と、前記結合インダクタの前記タップに接続されている前記第一のコイルの一方の端子と前記第二のコイルの一方の端子と、が接続され、
前記トランスの二次側の巻線の一方の端子と、前記第一の半導体素子の他方の端子と、が接続され、
前記第一のコイルの他方の端子と、第二のコンデンサの一方の端子と、が接続され、
前記第二のコイルの他方の端子と、第二の半導体素子の一方の端子と、が接続され、
前記トランスの二次側の巻線の他方の端子と、前記第二の半導体素子の他方の端子と、前記第二のコンデンサの他方の端子と、が接続される、
ことを特徴とするアクティブクランプ型ＤＣ−ＤＣコンバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブクランプ型ＤＣ−ＤＣコンバータ回路に関する。
【背景技術】
【０００２】
アクティブクランプ型ＤＣ−ＤＣコンバータ回路のトランスの一次側にはスイッチ素子、スイッチ素子に並列接続されるコンデンサ及びトランスをリセットするためのトランスリセット回路とが設けられる。トランスリセット回路はスイッチ素子とコンデンサとで構成される。トランスの二次側には整流回路として、例えばダイオードが設けられる。
【０００３】
関連する技術として、特許文献１に示されているアクティブクランプ型ＤＣ−ＤＣコンバータ回路が知られている。
しかし、高周波動作しているトランスの一次側に設けられているスイッチ素子のスイッチング損失は、入力電圧と出力電流に依存し、例えば、入力電圧によってはゼロボルトスイッチング（ＺＶＳ）動作ができなくなるため、スイッチング損失が大きくなる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第２７４３８６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一側面に係る目的は、アクティブクランプ型ＤＣ−ＤＣコンバータ回路のトランスの一次側に設けられるスイッチ素子のスイッチング損失を低減できるアクティブクランプ型ＤＣ−ＤＣコンバータ回路を提供することである。
【課題を解決するための手段】
【０００６】
本実施の態様のひとつであるアクティブクランプ型ＤＣ−ＤＣコンバータ回路は、トランスと、トランスの一次側のスイッチング半導体素子と、スイッチング半導体素子に対して並列接続される第一のコンデンサと、トランスの二次側の整流回路と、を備えている。
【０００７】
整流回路は、第一のコンデンサが放電をしているときに、トランスを介して整流回路に第一のコンデンサを放電している電流が流れない状態にする結合インダクタを備えている。
【０００８】
また、結合インダクタは、タップの一方に設けられる第一のコイル、及び、タップの他方に設けられる第二のコイルを有している。
また、トランスの一次側には、スイッチング半導体素子がオフ状態のときに、トランスに蓄えられたエネルギーを放出させるリセット回路が設けられている。
【０００９】
整流回路は、例えば、トランスの二次側の巻線の一方の端子と、結合インダクタのタップに接続されている第一のコイルの一方の端子と第二のコイルの一方の端子と、が接続され、トランスの二次側の巻線の他方の端子は第一の半導体素子の一方の端子と接続され、第二のコイルの他方の端子は第二の半導体素子の一方の端子と接続されている。そして、第一のコイルの他方の端子と、第二のコンデンサの一方の端子と、が接続され、第一の半導体素子の他方の端子は、第二の半導体素子の他方の端子と、第二のコンデンサの他方の端子と、に接続される。
【００１０】
また、整流回路は、例えば、第一の半導体素子の一方の端子と、結合インダクタのタップに接続されている第一のコイルの一方の端子と第二のコイルの一方の端子と、が接続され、トランスの二次側の巻線の一方の端子は第一の半導体素子の他方の端子と接続されている。そして、第一のコイルの他方の端子は第二のコンデンサの一方の端子と接続され、第二のコイルの他方の端子と、第二の半導体素子の一方の端子と、が接続され、トランスの二次側の巻線の他方の端子は、第二の半導体素子の他方の端子と、第二のコンデンサの他方の端子と、に接続される。
【発明の効果】
【００１１】
アクティブクランプ型ＤＣ−ＤＣコンバータ回路のトランスの一次側に設けられるスイッチ素子のスイッチング損失を低減できる。
【図面の簡単な説明】
【００１２】
【図１】アクティブクランプ型ＤＣ−ＤＣコンバータ回路の一実施例を示す図である。
【図２】アクティブクランプ型ＤＣ−ＤＣコンバータ回路の一実施例を示す図である。
【図３】トランスリセット回路の一実施例を示す図である。
【図４】期間Ｔ８におけるアクティブクランプ型ＤＣ−ＤＣコンバータ回路の等価回路を示す図である。
【図５】アクティブクランプ型ＤＣ−ＤＣコンバータ回路の動作を説明するための図である。
【発明を実施するための形態】
【００１３】
以下図面に基づいて実施形態について詳細に説明する。
図１、２は、アクティブクランプ型ＤＣ−ＤＣコンバータ回路の一実施例を示す図である。図１のアクティブクランプ型ＤＣ−ＤＣコンバータ回路は、トランスＴ１、スイッチ素子Ｑｍ（スイッチング半導体素子で、主スイッチ素子）、スイッチ素子Ｑｒ（補助スイッチ素子で、トランスリセットに用いるスイッチング半導体素子）、コンデンサＣｍ（第一のコンデンサ）、コンデンサＣｒ（トランスリセットに用いるコンデンサ）、整流回路を有する。整流回路は、トランスＴ１の二次側に設けられ、結合インダクタＴ２（コイルＬ１（第一のコイル）、コイルＬ２（第二のコイル）から構成されるインダクタ）、ダイオードＤ１（第一の半導体素子）、ダイオードＤ２（第二の半導体素子）、コンデンサＣ１（第二のコンデンサ）を有する。結合インダクタＴ２は、例えば、トランス、タップインダクタなどを用いることが考えられる。また、図１、２においてアクティブクランプ型ＤＣ−ＤＣコンバータ回路には、電源Ｅから入力電圧Ｖｉｎの電力が供給され、負荷Ｒｏｕｔの両端に所望の出力電圧Ｖｏｕｔ（＝出力電流Ｉｏｕｔ×負荷Ｒｏｕｔ）が出力される。なお、図１、２には、トランスＴ１の漏洩インダクタンスＬｓ及び励磁インダクタンスＬｐを示している。
【００１４】
図１、２のアクティブクランプ型ＤＣ−ＤＣコンバータ回路の接続について説明する。電源Ｅの一方の端子には、コンデンサＣｒの一方の端子と、トランスＴ１の一次側の巻線の一方の端子と、が接続されている。コンデンサＣｒの他方の端子にはスイッチ素子Ｑｒの一方の端子（ドレイン）が接続されている。トランスＴ１の一次側の巻線の他方の端子には、スイッチ素子Ｑｒの他方の端子（ソース）と、スイッチ素子Ｑｍの一方の端子（ドレイン）と、コンデンサＣｍの一方の端子と、が接続されている。電源Ｅの他方の端子にはスイッチ素子Ｑｍの他方の端子（ソース）と、コンデンサＣｍの他方の端子と、が接続されている。すなわち、スイッチ素子Ｑｍに対してコンデンサＣｍが並列接続されている。なお、スイッチ素子Ｑｒ、Ｑｍは、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのスイッチング半導体素子を用いることが考えられる。さらに、スイッチ素子Ｑｒ、Ｑｍは、図示されていない制御回路によりＰＷＭ（Pulse Width Modulation）制御される。すなわち、スイッチ素子Ｑｒ、Ｑｍのゲートには交互にオンオフ信号が制御回路から入力され、アクティブクランプ型ＤＣ−ＤＣコンバータ回路から所望の出力電圧Ｖｏｕｔが出力される。
【００１５】
なお、コンデンサＣｍは、スイッチ素子Ｑｍの寄生容量、又は、スイッチ素子Ｑｍに並列に接続したコンデンサＣｍがある場合にはスイッチ素子Ｑｍの寄生容量とコンデンサＣｍの容量との合成容量、を示す。また、コンデンサＣｍはＺＶＳに用いるコンデンサである。
【００１６】
また、スイッチ素子ＱｒとコンデンサＣｒとを直列に接続した回路はトランスリセット回路で、スイッチング素子Ｑｍがオフ状態で、スイッチ素子Ｑｒがオン状態のときに、トランスＴ１に蓄えられたエネルギーを放出させる。なお、トランスリセット回路は、図１、２に限定されるものでなく、図３に示すように直列に接続されたスイッチ素子Ｑｒ、ＱｍにコンデンサＣｒを並列に接続してもよい。なお、図３はトランスリセット回路の一実施例を示す図である。
【００１７】
整流回路について説明する。
整流回路は、コンデンサＣｍが放電をしているときに、トランスＴ１を介して整流回路にコンデンサＣｍを放電している電流が流れない状態にする結合インダクタＴ２を備えている。また、結合インダクタＴ２は、コイルＬ１、コイルＬ２、コイルＬ１の一方の端子とコイルＬ２の一方の端子が接続されるタップを有している。図１の整流回路は、トランスＴ１の二次側の巻線の一方の端子と、結合インダクタＴ２のタップに接続されているコイルＬ１の一方の端子とコイルＬ２の一方の端子と、が接続され、トランスＴ１の二次側の巻線の他方の端子はダイオードＤ１の一方の端子（カソード）と接続され、コイルＬ２の他方の端子はダイオードＤ２の一方の端子（カソード）と接続されている。そして、コイルＬ１の他方の端子と、コンデンサＣ１の一方の端子と、が接続され、ダイオードＤ１の他方の端子（アノード）は、ダイオードＤ２の他方の端子（アノード）と、コンデンサＣ１の他方の端子と、が接続されている。
【００１８】
また、図２の整流回路は、例えば、ダイオードＤ１の一方の端子と、結合インダクタＴ２のタップに接続されているコイルＬ１の一方の端子とコイルＬ２の一方の端子と、が接続され、トランスＴ１の二次側の巻線の一方の端子はダイオードＤ１の他方の端子と接続されている。そして、コイルＬ１の他方の端子と、コンデンサＣ１の一方の端子と、が接続され、コイルＬ２の他方の端子はダイオードＤ２の一方の端子と接続され、トランスＴ１の二次側の巻線の他方の端子と、ダイオードＤ２の他方の端子と、コンデンサＣ１の他方の端子と、が接続される。
【００１９】
なお、図１、２のダイオードＤ１、Ｄ２は、例えば、ＭＯＳＦＥＴなどのスイッチング半導体素子を用いてもよい。
結合インダクタＴ２のコイルＬ１とコイルＬ２の巻線比ＮＬは、スイッチ素子Ｑｍがオフ状態で、スイッチ素子Ｑｒがターンオフして、コンデンサＣｍが放電をしている期間において、ダイオードＤ１がオン状態にならないように設定する。
【００２０】
アクティブクランプ型ＤＣ−ＤＣコンバータ回路の動作について説明する。
期間Ｔ１（スイッチ素子Ｑｍがオン状態で、スイッチ素子Ｑｒがオフ状態の期間）では、トランスＴ１の一次巻線からスイッチ素子Ｑｍのドレインからソース方向に電流が流れると、トランスＴ１の二次巻線からダイオードＤ１で整流されてコイルＬ１を通って負荷Ｒｏｕｔに流れる。
【００２１】
期間Ｔ２（スイッチ素子Ｑｒがオフ状態で、スイッチ素子Ｑｍがターンオフする期間）では、コンデンサＣｍは充電されて電圧が上昇し、スイッチ素子Ｑｒの電圧（ドレイン−ソース間電圧）が下降する。スイッチ素子Ｑｍの電圧Ｖｄｓ（ドレイン−ソース間電圧）が上昇するにともないダイオードＤ２がオン状態になると、期間Ｔ３に移行する。
【００２２】
期間Ｔ３（スイッチ素子Ｑｍがオフ状態で、スイッチ素子Ｑｒがオフ状態の期間）では、ダイオードＤ１、Ｄ２がともにオン状態になると、スイッチ素子Ｑｍの電圧Ｖｄｓが上昇し、スイッチ素子Ｑｒの電圧が略０［Ｖ］になり、期間Ｔ４に移行する。
【００２３】
期間Ｔ４（スイッチ素子Ｑｍがオフ状態で、スイッチ素子Ｑｒがターンオンしてオン状態になる期間）では、トランスＴ１の一次側の漏洩インダクタンスＬｓのエネルギーをスイッチ素子Ｑｒのボディダイオードを介してコンデンサＣｒに充電する。ダイオードＤ１がオフ状態になると、期間Ｔ５に移行する。
【００２４】
期間Ｔ５（スイッチ素子Ｑｍがオフ状態で、スイッチ素子Ｑｒがオン状態の期間）では、トランスＴ１の励磁電流を用いてコンデンサＣｒを充電する。コンデンサＣｒへ充電する電流が略０［Ａ］になると、期間Ｔ６に移行する。
【００２５】
期間Ｔ６（スイッチ素子Ｑｍがオフ状態で、スイッチ素子Ｑｒがオン状態の期間で、コンデンサＣｒのエネルギーを放出する期間）では、スイッチ素子Ｑｒに流れる電流が反転して、順方向に流れる。すなわち、充電されたコンデンサＣｒからトランスＴ１の一次側へエネルギーが移動する。
【００２６】
期間Ｔ７（スイッチ素子Ｑｍがオフ状態で、スイッチ素子Ｑｒがターンオフしてオフ状態になる期間）では、コンデンサＣｍが放電をすると、スイッチ素子Ｑｍの電圧ＶｄｓがＶｉｎ［Ｖ］付近まで下降する。
【００２７】
期間Ｔ８（スイッチ素子Ｑｍがオフ状態で、スイッチ素子Ｑｒがオフ状態の期間）では、スイッチ素子Ｑｍの電圧Ｖｄｓが０［Ｖ］付近まで下降させる。コンデンサＣｍが放電しているときに、トランスＴ１を介して整流回路にコンデンサＣｍが放電した電流Ｉｍが、トランスＴ１の二次側に流れないようにする。すなわち、結合インダクタＴ２を用いて、コイルＬ２に電圧Ｖｔａｐを発生させて、スイッチ素子Ｑｍの電圧Ｖｄｓが下降してもダイオードＤ１がオン状態にならないようにする。スイッチ素子Ｑｒの電圧が上昇して、ダイオードＤ２がオン状態になり、期間Ｔ９に移行する。上記のように、スイッチ素子Ｑｍの電圧Ｖｄｓを０［Ｖ］付近まで降下させることで、ＺＶＳができるようにして、スイッチ素子Ｑｍのスイッチング損失を低減させる。
【００２８】
期間Ｔ９（スイッチ素子Ｑｒがオフ状態で、スイッチ素子Ｑｍがターンオンする期間）では、スイッチ素子Ｑｍの電圧Ｖｄｓが０［Ｖ］付近になり、スイッチ素子Ｑｍのボディダイオードに電流が流れる。スイッチ素子Ｑｍのボディダイオードに流れる電流が略０［Ａ］になると、期間Ｔ１０に移行する。
【００２９】
期間Ｔ１０（スイッチ素子Ｑｍがオン状態で、スイッチ素子Ｑｒがオフ状態の期間）では、スイッチ素子Ｑｍの電流が順方向になり電源Ｅからエネルギーが供給され、ダイオードＤ２に流れる電流が略０［Ａ］になると、期間Ｔ１に移行する。
【００３０】
効果について説明する。
結合インダクタＴ２を用いずに、従来のアクティブクランプ型ＤＣ−ＤＣコンバータ回路のようにコイルのみを用いた場合（該コイルの一方の端子を接続し、該コイルの他方の端子にコンデンサＣ１の一方の端子を接続した回路の場合）、期間Ｔ７において、スイッチ素子Ｑｍの電圧Ｖｄｓの電圧が０［Ｖ］付近まで降下しないため（電圧が電源Ｅの入力電圧Ｖｉｎあたりまでしか降下しないため）、スイッチ素子Ｑｍに大きなスイッチング損失が発生し、アクティブクランプ型ＤＣ−ＤＣコンバータ回路の効率が低下する。また、スイッチ素子Ｑｍの発熱も大きくなり、さらにはノイズを発生させることもある。
【００３１】
また、従来のアクティブクランプ型ＤＣ−ＤＣコンバータ回路における期間Ｔ６では、スイッチ素子Ｑｒに電流が順方向に流れているときにスイッチ素子Ｑｒがターンオフし、期間Ｔ７においてスイッチ素子Ｑｍとスイッチ素子Ｑｒとがともにオフ状態になると、トランスＴ１の漏洩インダクタンスＬｓとコンデンサＣｍとにより共振が発生する。そしてダイオードＤ１がオン状態になると期間Ｔ８に移行し、期間Ｔ８においてダイオードＤ１、Ｄ２がともにオン状態になると、励磁インダクタンスＬｐが短絡され、漏洩インダクタンスＬｓとコンデンサＣｍとにより共振が発生する。また、励磁インダクタンスＬｐが短絡されたことによりエネルギーが減るので、スイッチ素子Ｑｍの電圧が０［Ｖ］付近まで降下しないで、スイッチ素子Ｑｍがオン状態になるまで、入力電圧Ｖｉｎを中心に共振を続ける。
【００３２】
また、従来のように図２に示した結合インダクタＴ２を用いずに、図２のダイオードＤ２の一方の端子（カソード）に、コイルの一方の端子を接続し、該コイルの他方の端子にコンデンサＣ１の一方の端子を接続した場合にも、期間Ｔ８において、電圧が０［Ｖ］付近まで降下しないで、スイッチ素子Ｑｍがオン状態になるまで共振を続ける。
【００３３】
しかし、結合インダクタＴ２を用いた場合には、期間Ｔ８において、結合インダクタＴ２によりダイオードＤ１をオフ状態のまま維持することができるため、スイッチ素子Ｑｍの電圧を０［Ｖ］付近まで降下させることができる。
【００３４】
図４、５を用いて説明をする。図４は、期間Ｔ８におけるアクティブクランプ型ＤＣ−ＤＣコンバータ回路の等価回路を示す図である。図４の等価回路では、トランスＴ１の巻線比を一対一としてトランスＴ１を電流源Ｉｐ１と見做し、トランスＴ１の励磁インダクタンスをＬｍ（＝Ｌｐ＋Ｌｓ）とし、結合インダクタＴ２のコイルＬ１を電流源Ｉｐ２（Ｉｏｕｔ／Ｎｔｒ）と見做し、結合インダクタＴ２のコイルＬ１、Ｌ２により生成された電圧源の電圧をＶｔａｐとして、表している。図５は、アクティブクランプ型ＤＣ−ＤＣコンバータ回路の動作を説明するための図である。図５の縦軸には電圧Ｖｔａｐと電圧Ｖｄｓが示され、横軸には時間が示されている。電圧Ｖｔａｐは図５の曲線５０１で、電圧Ｖｄｓは図５の曲線５０２である。
【００３５】
スイッチ素子Ｑｒがターンオフすると、時間ｔ０から時間ｔ１（期間Ｔ７）において、電圧ＶｔａｐはＶｏｕｔ／（ＮＬ１＋ＮＬ２）／ＮＬ２［Ｖ］から０［Ｖ］となる。ここで、ＮＬ１はコイルＬ１の巻数で、ＮＬ２はコイルＬ２の巻数である。
【００３６】
続いて、時間ｔ１から時間ｔ２（期間Ｔ８）において、電圧Ｖｔａｐは０［Ｖ］から｛（Ｖｉｎ／Ｎｔｒ）−Ｖｏｕｔ｝／ＮＬ−Ｌｓ＊ｄｉ／ｄｔ［Ｖ］まで上昇する。ここで、＊は乗算を示している。また、ＮｔｒはトランスＴ１の一次巻線と二次巻線の巻線比でである。ｄｉ／ｄｔはスイッチ素子Ｑｍに流れる電流ｉの傾きを示している。
【００３７】
続いて、時間ｔ２から時間ｔ３（期間Ｔ９）及び時間ｔ３からｔ４（期間Ｔ１０）において、｛（Ｖｉｎ／Ｎｔｒ）−Ｖｏｕｔ｝／ＮＬ−Ｌｓ＊ｄｉ／ｄｔ［Ｖ］になるように継続する。また、時間ｔ４以降（期間Ｔ１）において、｛（Ｖｉｎ／Ｎｔｒ）−Ｖｏｕｔ｝／ＮＬ［Ｖ］に電圧Ｖｔａｐは上昇する。
【００３８】
図５に示すように時間ｔ１において電圧Ｖｔａｐ５０３（斜線部）を発生させる。すなわち、電圧Ｖｔａｐが０［Ｖ］以上のとき、ダイオードＤ１をオン状態にしないようにすることができるので、コンデンサＣｍが放電している電流ＩｍがトランスＴ１を介して整流回路に流れないようにできる。図４に示すように、電流ＩｍをトランスＴ１の二次側に還流することなく、電流ＩｍをトランスＴ１の一次側で還流させることができるため、コンデンサＣｍを放電させてスイッチ素子Ｑｍの電圧Ｖｄｓを０［Ｖ］付近まで降下させることができる。なお、ダイオードＤ１は、電圧Ｖｔａｐ＋０．６［Ｖ］（接合部飽和電圧）以上でオンする。
【００３９】
また、図４の等価回路において、ダイオードＤ２の印加電圧とスイッチ素子Ｑｍのスイッチング損失との関係は、ダイオードＤ２の印加電圧が上昇（電圧Ｖｔａｐが上昇）するのに応じて、スイッチ素子Ｑｍのスイッチング損失が低減する（電圧Ｖｄｓが低減する）関係にあるので、巻線比ＮＬの設定は上記関係を考慮し、スイッチ素子Ｑｍがオフ状態で、スイッチ素子Ｑｒがターンオフして、コンデンサＣｍが放電をしている期間において、ダイオードＤ１がオン状態にならないように設定する。
【００４０】
このように、スイッチ素子Ｑｍの電圧Ｖｄｓが０［Ｖ］付近まで降下させることで、ＺＶＳができるようにし、アクティブクランプ型ＤＣ−ＤＣコンバータ回路のトランスの一次側に設けられるスイッチ素子Ｑｍのスイッチング損失を低減させる。
【００４１】
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【符号の説明】
【００４２】
Ｃｍ、Ｃｒ、Ｃ１  コンデンサ
Ｄ１、Ｄ２  ダイオード
Ｅ  電源
Ｉｐ１、Ｉｐ２  電流源
Ｌ１、Ｌ２  コイル
Ｌｐ、Ｌｓ、Ｌｍ  インダクタンス
Ｑｍ、Ｑｒ  スイッチ素子
Ｒｏｕｔ  負荷
Ｔ１  トランス
Ｔ２  結合インダクタ
【図１】
2017034793.tif 000003
【図２】
2017034793.tif 000004
【図３】
2017034793.tif 000005
【図４】
2017034793.tif 000006
【図５】
2017034793.tif 000007