(57)【要約】【課題】１ラインに２色以上の複数色のカラーフィルタが配置される読取センサを有していてもゴミ検知、及び、検知結果の補間処理に要する時間を低減することができる画像読取装置を提供する。【解決手段】画像読取装置（１００）は、対象物の画像を読み取るラインセンサ（１２７、１３７）を有する。ラインセンサは、第１色の光を受光する第１受光素子と第１色と異なる第２色の光を受光する第２受光素子とを第１の方向に並べることにより一つのラインを形成する受光素子列が第１の方向に直交する第２方向に所定間隔で複数ライン分配列される。また、画像読取装置は、基準白板を読み取った受光素子列からの出力に基づいてシェーディング補正のための補正データ（シェーディング補正係数）を導出し、導出結果に基づいて基準白板上に存在する異物を読み取った画素を異常画素（ゴミフラグ）として特定する。また、異常画素に隣接する画素に基づいてこの異常画素に対応する部分の補正データを補間する。【選択図】図７
2017216622.tif 000002
【特許請求の範囲】
【請求項１】
対象物の画像を読み取るラインセンサを有する画像読取装置であって、
前記ラインセンサは、第１色の光を受光する第１受光素子と前記第１色と異なる第２色の光を受光する第２受光素子とを第１の方向に並べることにより一つのラインを形成する受光素子列が、当該第１の方向に直交する第２方向に所定間隔で複数ライン分配列されており、
基準白板を読み取った前記受光素子列からの出力に基づいてシェーディング補正のための補正データを導出する画像処理手段と、
前記補正データに基づいて前記基準白板上に存在する異物を読み取った画素を異常画素として特定する特定手段と、を有し、
前記画像処理手段は、前記異常画素に隣接する画素に基づいて当該異常画素に対応する部分の前記補正データを補間することを特徴とする、
画像読取装置。
【請求項２】
前記特定手段は、前記ラインセンサの異なるラインの受光素子列から出力される各色間の論理和演算を行い、当該各色毎に特定される複数の異常画素を１つの異常画素として識別することを特徴とする、
請求項１に記載の画像読取装置。
【請求項３】
前記特定手段は、所定の閾値よりも相対的に低い輝度値を有する画素を前記異常画素として特定することを特徴とする、
請求項１又は２に記載の画像読取装置。
【請求項４】
前記特定手段は、前記異常画素が連続する場合、当該連続した異常画素の両端側の隣接画素に基づいて当該異常画素に対応する部分の前記補正データを補間することを特徴とする、
請求項１、２又は３に記載の画像読取装置。
【請求項５】
前記特定手段は、前記異常画素と、これに隣接する画素を当該異常画素として特定することを特徴とする、
請求項１乃至４いずれか一項に記載の画像読取装置。
【請求項６】
前記受光素子列は、前記第１の方向の第１のラインと、少なくとも前記第２の方向において当該第１のラインからそれぞれ所定距離離れて設けられた第２のライン及び第３のラインと、を含む複数のラインで構成され、それぞれ同一色の光を受光する受光素子が隣り合わないように配列されていることを特徴とする、
請求項１乃至５いずれか一項に記載の画像読取装置。
【請求項７】
対象物の画像を読み取るラインセンサを有する画像読取装置の読取方法であって、
前記ラインセンサは、第１色の光を受光する第１受光素子と前記第１色と異なる第２色の光を受光する第２受光素子とを第１の方向に並べることにより一つのラインを形成する受光素子列が、当該第１の方向に直交する第２方向に所定間隔で複数ライン分配列されており、
基準白板を読み取った前記受光素子列からの出力に基づいてシェーディング補正のための補正データを導出する画像処理工程と、
前記補正データに基づいて前記基準白板上に存在する異物を読み取った画素を異常画素として特定する特定工程と、を有し、
前記画像処理工程は、前記異常画素に隣接する画素に基づいて当該異常画素に対応する部分の前記補正データを補間することを特徴とする、
画像読取装置の読取方法。
【請求項８】
請求項１乃至６いずれか一項に記載の画像読取装置が読み取った読取データに基づいて所定の記録媒体に画像を形成する画像形成手段を有することを特徴とする、
画像形成装置。
【請求項９】
請求項１乃至６いずれか一項に記載の画像読取装置と、
前記画像読取装置で読み取られた読取データに基づいて所定の記録媒体に画像を形成する画像形成装置と、を有することを特徴とする、
画像形成システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像読取装置のシェーディング補正方法に関するものであり、特に基準白板に付着する異物の検知及びその補間方法に関する。
【背景技術】
【０００２】
画像読取装置が有するＣＣＤ（Charge Coupled Device）、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）などの読取センサでは、読取素子の画素毎の読取特性ばらつきがある。その他にも原稿を照射する光源の主走査方向の光量分布の不均一性、集光レンズの歪み特性などの影響により、シェーディングと呼ばれる画像の本来の輝度と読取信号との間で変換特性の不整合が生じることがある。
【０００３】
このような読取画像の不整合を補正し、画像全体が面内で平均的に一様な明るさとなるように補正する方法として、シェーディング補正が一般的に行われている。シェーディング補正における均一な明るさの目標値とする対象物として、色度が管理された白色基準部材（以下、基準白板と称す）を画像読取装置内に設置し、画像読取開始前に当該部材を読み取る。そして、読み取った結果からシェーディング補正に用いる補正データ（補正係数）を生成するという方法が一般的に採用されている。
しかしながら、基準白板の読み取り面にゴミや汚れ等の異物が付着した場合、異物を基準としてシェーディング補正係数が生成されることになり、シェーディング補正後の画像データにスジが発生するなどの不具合が生じる、という問題がある。
【０００４】
このような問題に対し、特許文献１に記載の画像読取装置では、基準白板の第１の位置における読み取りデータに基づいてシェーディング補正値を作成する。また、第１の位置とは異なる基準白板の第２の位置における読み取りデータに対して、作成されたシェーディング補正値を用いてシェーディング補正を行う。そして、シェーディング補正されたデータに、シェーディング目標値よりも明るい値を示すデータが含まれる場合、第２の位置における読み取りデータに基づいてシェーディング補正値を作成する。このようにして作成されたシェーティング補正値に基づいて、読取手段により読み取られた原稿の画像に対してシェーディング補正を行う。これにより、基準白板にゴミが付着した場合でも、ゴミを避けたシェーディング位置を検出することが可能になり、良好なシェーディング補正を実現することができる、としている。
【０００５】
また、特許文献２、特許文献３に開示されたカラー画像読取センサは、一直線上に配置された多数の光電変換素子の列が複数列配置されている。また、光電変換素子の列数と同数の色のカラーフィルタのうちのいずれかの色のカラーフィルタが各光電変換素子に対応してそれぞれ配置された複数のラインセンサを有している。この複数色のカラーフィルタは、各ラインセンサのライン方向に周期的に配置され、ライン方向に等しい位置のカラーフィルタの色が複数の各ラインの異なる色となるように配置されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−２８５５９４号公報
【特許文献２】特開昭６２−４９７６５号公報
【特許文献３】特開平８−１１６４０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
例えば、特許文献２、特許文献３に開示されたカラー画像読取センサのようなカラーフィルタの配置（以下、千鳥配置と称す）を有する読取センサは、隣接する画素が同色を読み取るのではなく、異なる色を読み取ることを特徴とする（図１７参照）。
図１７に示すように、付着するゴミの大きさや位置によっては、１個のゴミがＲ、Ｇ、Ｂの各色それぞれで読み取られるため、見かけ上複数個のゴミ画像（ゴミフラグ（Ｒ）、（Ｇ）、（Ｂ））として分割して識別される。なお、１ラインに同色のカラーフィルタが配置される読取センサでは、隣接する画素が同色を読み取るので上記のような現象は発生しない。また、図中に示す主走査方向は、原稿の搬送方向に直交する方向である。
【０００８】
このように、千鳥配置を有する読取センサを用いることで基準白板に付着するゴミが異なる色のゴミ画素へと分割されるため、１つのゴミが複数画素にまたがる場合には、そのゴミ位置を示すゴミフラグも複数色に分割されることになる。つまり、ゴミ検知の最大幅分だけゴミ数が増加してしまう可能性がある、という問題が残る。
【０００９】
また、例えば読取センサの１つのライン上に１５画素幅を有するゴミが付着したとすると、ゴミの検知数は１５倍となる（図１８参照）。このように、千鳥配置を有する読取センサを採用した場合、基準白板に付着する個々のゴミに対して、それぞれをゴミとしての検知する際の検知数が増加する。そのため、ゴミの検知及びその補正処理に要する時間も比例的に増加することになり、シェーディング補正後の画像読取開始までの時間も遅れてしまう、という課題が残る。
【００１０】
本発明は、１ラインに２色以上の複数色のカラーフィルタが配置される読取センサを有していてもゴミ検知、及び、検知結果の補間処理に要する時間を低減することができる画像読取装置を提供することを、主たる目的とする。また、この画像読取装置を有する画像形成装置、画像形成システムを提供する。
【課題を解決するための手段】
【００１１】
本発明は、対象物の画像を読み取るラインセンサを有する画像読取装置であって、前記ラインセンサは、第１色の光を受光する第１受光素子と前記第１色と異なる第２色の光を受光する第２受光素子とを第１の方向に並べることにより一つのラインを形成する受光素子列が、当該第１の方向に直交する第２方向に所定間隔で複数ライン分配列されており、基準白板を読み取った前記受光素子列からの出力に基づいてシェーディング補正のための補正データを導出する画像処理手段と、前記補正データに基づいて前記基準白板上に存在する異物を読み取った画素を異常画素として特定する特定手段と、を有し、前記画像処理手段は、前記異常画素に隣接する画素に基づいて当該異常画素に対応する部分の前記補正データを補間することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、１ラインに２色以上の複数色のカラーフィルタが配置される読取センサを有していてもゴミ検知、及び、検知結果の補間処理に要する時間を低減することができる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態に係る画像読取装置の構成の一例を示す概略縦断面図。
【図２】画像読取装置の機能構成の一例を示すブロック図。
【図３】（ａ）、（ｂ）、（ｃ）は、読取センサであるラインセンサの構成の一例を説明するための図。
【図４】画像処理ＡＳＩＣの機能部のうち、シェーディング補正処理を実施する画像処理部の機能構成を説明するためのブロック図。
【図５】画像読取装置が行うシェーディング補正処理の処理手順の一例を示すフローチャート。
【図６】基準白板上に付着したゴミのイメージを示す模式図。
【図７】基準白板上に付着するゴミ検知処理、及び、ゴミ補正処理の処理手順の一例を示すフローチャート。
【図８】移動シェーディングにより得られたシェーディング補正係数の一例を示すグラフ。
【図９】ラインＡ上にはゴミが存在している場合の読み取り結果の一例を示すグラフ。
【図１０】（ａ）、（ｂ）は、特異点補正係数の算出の一例を説明するためのグラフ。
【図１１】シェーディング補正係数の一例を示すグラフ。
【図１２】ラインＡ上のゴミ画素（異常画素）における補正前のゲイン値（ａ）と補正後のゲイン値（ｂ）とを示すグラフ。
【図１３】１つのラインセンサに１５画素幅のゴミが付着した場合のゴミフラグの出現を表した模式図。
【図１４】３つのラインセンサに５画素幅のゴミが各ラインをまたいで付着した場合のゴミフラグの出現を表した模式図。
【図１５】第２実施形態に係る画像読取装置の１つのラインセンサに１５画素幅のゴミが付着した場合のゴミフラグの出現を表した模式図。
【図１６】３つのラインセンサに５画素幅のゴミが各ラインをまたいで付着した場合のゴミフラグの出現を表した模式図。
【図１７】従来の千鳥配置を有する読取センサによるゴミ検知の一例を説明するための図。
【図１８】図１７とは異なる、従来の千鳥配置を有する読取センサによるゴミ検知の一例を説明するための図。
【発明を実施するための形態】
【００１４】
以下、本発明を画像読取装置に適用した場合を例に挙げて説明を進める。
なお、本実施形態に係る画像読取装置では、基準白板に付着したゴミや汚れ等の異物によるサンプリングデータの不良を改善するために、当該基準白板に付着したゴミの検知、及び、検知結果の補間処理を行う。また、本発明を画像読取装置が有する機能を備えた画像形成装置として適用することもできる。
【００１５】
［第１実施形態］
図１は、本実施形態に係る画像形成システムの構成の一例を示す概略縦断面図である。
画像形成システム１５２は、画像読取装置１００、及び、画像形成装置１５０を含んで構成される。
図１に示す画像形成装置１５０は、公知の電子写真方式により画像形成を行う画像形成部１５１を備える。画像形成部１５１は、感光体、露光器、現像器、転写部、及び定着器を備える。露光器は、画像読取装置１００が原稿１０３を読み取ることで生成される読取データ（画像データ）に基づいて、感光体に静電潜像を形成する。現像器は、感光体に形成された静電潜像を現像剤により現像して、感光体に現像剤像を形成する。転写部は、感光体に形成された現像剤像を所定の記録媒体（例えば、用紙）に転写する。定着器は、記録媒体に転写された現像剤像を記録媒体に定着させる。以上のような構成により、画像形成部１５１は、記録媒体に画像データに応じた画像を形成する。
また、図１に示す画像読取装置１００は、原稿を読み取るリーダーユニット１０１、原稿を搬送する自動原稿搬送装置１０２（以下、ＡＤＦ（Auto Document Feeder）と称す）を有する。以下、画像読取装置１００の構成の詳細について説明する。
【００１６】
原稿１０３は、原稿トレイ１０４に載置される。幅規制板１０５は原稿に当接して当該原稿の斜行搬送を抑制する。
原稿１０３は、また、ピックアップローラ１０６を介して分離部へ配送される。分離部では、分離パッド１０７と分離ローラ１０８を介して、原稿１０３の最上紙から１枚ずつ分離されて搬送される。
【００１７】
分離後の原稿は、第１レジストローラ１０９により原稿の斜め搬送を修正され、第２レジストローラ１１０、第１搬送ローラ１１１、第２搬送ローラ１１２、第３搬送ローラ１１３の順に搬送される。
搬送される原稿は、白色対向部材（基準白板）１１９と読取ガラス１２０の間を通過する際に当該原稿の表面が読み取られる。原稿の表面の画像情報が取得される位置を第一の読取位置と称す。
【００１８】
第３搬送ローラ１１３を通過後の原稿は、第４搬送ローラ１１４、第５搬送ローラ１１５の順に搬送される。
搬送される原稿は、白色対向部材（基準白板）１２９と裏面読取ガラス１３０の間を通過する際に当該原稿の裏面が読み取られる。原稿の裏面の画像情報が取得される位置を第二の読取位置と称す。
その後原稿は、第６搬送ローラ１１６、排紙ローラ１１７を介して搬送され、原稿排紙トレイ１１８に排紙される。
次に、原稿の表面読み取り動作について説明する。
【００１９】
第一の読取位置に存在する白色対向部材１１９と読取ガラス１２０の間を原稿が通過中、光源１２１、１２２により原稿に対して光が照射され、その反射光を反射ミラー１２３、１２４、１２５により結像レンズ１２６へ導く。
結像レンズ１２６で収束された光（反射光）は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）などの撮像素子をライン上に配置したラインセンサ１２７に結像される。結像された光信号は、ラインセンサ１２７により電気信号に変換され、信号処理基板１２８によってディジタル信号に変換された後に画像処理が行われる。
次に、原稿の裏面読み取り動作について説明する。
【００２０】
第二の読取位置に存在する白色対向部材１２９と裏面読取ガラス１３０の間を原稿が通過中、光源１３１、１３２により原稿に対して光が照射され、その反射光を反射ミラー１３３、１３４、１３５により結像レンズ１３６へ導く。
結像レンズ１３６で収束された光（反射光）は、ＣＭＯＳなどの撮像素子をライン上に配置したラインセンサ１３７に結像される。結像された光信号は、ラインセンサ１３７により電気信号に変換され、信号処理基板１３８によってディジタル信号に変換された後に画像処理が行われる。このように、各ラインセンサは対象物（例えば、原稿や基準白板など）の画像を読み取る。
【００２１】
なお、原稿を搬送しながら画像を読み取る流し読み動作で原稿の表面を読み取る場合と、原稿を読取ガラス１２０の上に載置して読み取る圧板読み動作の場合とで共通の読取ユニットを用いる構成が一般的である。圧板読みの動作の際には、光源１２１、１２２と反射ミラー１２３を図の左から右方向に移動させることで、読取ガラス１２０上に載置された原稿を読み取ることができる構成になる。
一方、流し読みで原稿の裏面を読み取るユニットは、特別移動する必要がないことから、ＡＤＦの筐体に固定して取り付けられる。
【００２２】
［画像読取装置の制御部の構成］
図２は、画像読取装置１００の機能構成の一例を示すブロック図である。
画像読取装置１００は、読取制御基板２００、信号処理基板１２８を有する。
信号処理基板１２８は、ラインセンサ１２７、アナログ処理回路２０８、ＡＤコンバータ（Analog-to-Digital Converter）２０９を含んで構成される。
アナログ処理回路２０８では、ラインセンサ１２７で光電変換されたアナログ信号に対してオフセット値やゲイン値の調整が行われる。ＡＤコンバータ２０９では、アナログ処理回路２０８で調整されたアナログ信号をディジタル信号へと変換する。変換されたディジタル画像信号は、画像処理ＡＳＩＣ（Application Specific Integrated Circuit）２０２へと入力される。
【００２３】
読取制御基板２００は、ＣＰＵ（Central Processing Unit）２０１、画像処理ＡＳＩＣ２０２、モータドライバ（ＤＲＩＶＥＲ）２０３を含んで構成される。また、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）２０４、フラッシュメモリ（ＦＬＡＳＨ）２０５を有する。
画像読取装置１００が有する各種センサ２０７（図１において不図示）の入力信号、及び、各種モータ２０６（図１において不図示）の制御出力信号は、画像処理ＡＳＩＣ２０２、あるいはＣＰＵ２０１により制御される。
【００２４】
ＣＰＵ２０１は、画像処理ＡＳＩＣ２０２の各種動作設定などを実施する。その設定を受けた画像処理ＡＳＩＣ２０２は、ＡＤコンバータ２０９からのディジタル画像信号入力に対して各種の画像処理を実施する。また、画像処理の際には、画像信号の一時保管などを実施するためにＳＤＲＡＭ２０４とも各種制御信号や画像信号の受け渡しを実施する。また、画像処理ＡＳＩＣ２０２の各種設定値や画像処理パラメータの一部は、フラッシュメモリ２０５へと格納され、必要に応じて格納されたデータやパラメータを読み出して使用される。
【００２５】
ＣＰＵ２０１からの指令、あるいは、画像処理ＡＳＩＣ２０２へのセンサ信号入力をトリガにして、画像処理が開始されたり、モータドライバ２０３へと各種モータの制御パルス出力を行ったりすることで、一連の画像読取動作を実施する。
なお、画像処理ＡＳＩＣ２０２で各種画像処理が行われた後の画像データは、図示しない後段のメイン制御基板へと受け渡される。
【００２６】
［読取センサの構成］
図３は、読取センサであるラインセンサ１２７、１３７の構成の一例を説明するための図である。なお、ラインセンサ１２７、１３７はそれぞれ同様の構成である。
図３（ａ）に示すように、各ラインセンサは、各々、原稿の搬送方向に直交する方向（以下、主走査方向と称す）にフォトダイオード１２０４を配置した受光素子列と、当該受光素子列に対応して配置される複数のカラーフィルタ１２０２（透過部）を有する。
なお、図３（ｂ）に示すように、１画素分のフォトダイオード１２０４は、当該フォトダイオード１２０４に対応する１画素分のカラーフィルタ１２０２よりも小さく構成される。
【００２７】
また、各ラインセンサは、原稿の搬送方向（以下、副走査方向と称す）にライン１、ライン２、ライン３の複数の受光素子列を有している。カラーフィルタ１２０２とフォトダイオード１２０４の間は、層間膜と言われるＳｉＯ等の絶縁材料（不図示）が存在する。
【００２８】
図３（ｃ）に示すように、カラーフィルタ１２０２を挟んでフォトダイオード１２０４の逆側には、マイクロレンズ１２０３（集光部）が配置される。マイクロレンズ１２０３は、フォトダイオード１２０４に対応して配置されており、フォトダイオード１２０４に入射される光を集光する機能を有する。なお、マイクロレンズ１２０３の上部にはカバーガラス（不図示）が配置される。
【００２９】
ゲート電極１２０５は、画素転送トランジスタのゲート電極（電荷転送部）であり、フォトダイオード１２０４に蓄積された光電荷を読み出し回路に転送する役割を果たす。ゲート電極１２０５は、例えばポリシリコンで構成されている。
受光素子が一列に並べられる主走査方向を第１の方向とし、主走査方向と直交する副走査方向を第２の方向とする。受光素子列で形成される第１の方向の列を「ライン」と呼ぶ。一つの受光素子列で一つのラインが形成される。ラインセンサ１２７、１３７は、一つのラインを形成する受光素子列が、それぞれ、第１の方向と直交する第２の方向に所定間隔で複数ライン分配列されている。
【００３０】
また、受光素子列であるライン１、２、３の各々は、主走査方向に７５００画素分、副走査方向に３列分のフォトダイオード１２０４が配置されている。本実施形態では主走査方向の解像度は６００［ｄｐｉ］であるとする。
各受光素子列は副走査方向に１画素分だけ隙間を開けて配置される。ライン２はライン１に対して２画素分、ライン３はライン１に対して４画素分だけ副走査方向に離れた位置の画像を取得することになる。
【００３１】
カラーフィルタ１２０２は、入射する光に対して透過する波長領域が異なる３種類のカラーフィルタを備えている。それぞれ、赤い光を透過するフィルタ（１２０２Ｒ）、緑の光を透過するフィルタ（１２０２Ｇ）、青い光を透過するフィルタ（１２０２Ｂ）、の３種類のカラーフィルタである。
【００３２】
ライン１、２、３のカラーフィルタ１２０２は、図３（ａ）に示すように、主走査方向に向かってＲ→Ｇ→Ｂ→Ｒ→Ｇ→Ｂ→・・・の周期的な規則を有して配置される。いわゆる千鳥状にＲＧＢのカラーフィルタが配列されていることになる。
【００３３】
また、ライン２はライン１に対して前記Ｒ→Ｇ→Ｂ→・・・の規則性を１画素分主走査方向にずらして配列されており、ライン３はライン１に対してＲ→Ｇ→Ｂ→・・・の規則性を主走査方向に２画素分ずらして配列される。そのため、カラーフィルタ１２０２の配列を副走査方向に見た時に、Ｒ、Ｇ、Ｂのカラーフィルタがそれぞれ存在するようになっている（図３（ａ）中のα参照）。なお、破線１２０１は、単位画素を表す範囲である。単位画素のピッチはＣＭＯＳセンサの仕様により決定され、一般的には等間隔である。
【００３４】
このように各ラインセンサは、第１色の光を受光する第１受光素子とこの第１色と異なる第２色の光を受光する第２受光素子とを所定方向に複数並べることにより一つのラインを形成する受光素子列を備えている。
また、第１の方向（主走査方向）の第１のラインと、少なくとも第１の方向と直交する第２の方向（副走査方向）において第１のラインから所定距離離れて設けられた第２のライン及び第３のラインと、を含む複数のラインで構成される。各ラインセンサは、また、それぞれ同一色の光を受光する受光素子が隣り合わないように配列されている。
【００３５】
［シェーディング補正部の構成］
図４は、画像処理ＡＳＩＣ２０２の機能部のうち、シェーディング補正処理を実施する画像処理部の機能構成を説明するためのブロック図である。
画像処理部４００は、オフセット演算回路４０１、ゲイン演算回路４０２、特異点判定回路４０３、特異点補間回路４０４を含んで構成される。画像処理部４００は、基準白板を読み取った各ラインセンサの受光素子列からの出力に基づいてシェーディング補正のための補正データを導出する。
【００３６】
オフセット演算回路４０１は、ラインセンサ１２７の暗時出力の画素毎のばらつきを補正する。
ゲイン演算回路４０２は、光源１２１の主走査方向の配光分布や結像レンズ１２６に起因する周辺部の光量低下などが重畳されたラインセンサ１２７の明時出力の画素ばらつきを補正する。
特異点判定回路４０３は、読取画像に対して所定の判定閾値との比較を行い、閾値を越えるあるいは下回る画素を特異点画素（以下、異常画素と称す）として特定する。
特異点補間回路４０４は、特異点判定回路４０３の判定結果の情報を受け取り、所定の方法により、特異点判定回路４０３が特定した異常画素に対する補正データを補間する。詳細は後述する。
【００３７】
動作制御部４０５は、画像処理部４００内の各演算回路に対して各種演算動作のＯＮ／ＯＦＦや各種パラメータの設定、ＳＲＡＭ（Static Random Access Memory）制御部４０６への動作設定などを実施する。
ＳＲＡＭ制御部４０６は、動作制御部４０５からの指令に基づいて画像処理ＡＳＩＣ２０２が有するＳＲＡＭ４０７へのデータライト実行、データリード実行を行う。
画像処理部４００内の各種演算回路は、ＳＲＡＭ制御部４０６とも接続されており、ＳＲＡＭ４０７に格納された画素毎のオフセット値やゲイン値、ゴミ判定閾値などを必要に応じてＳＲＡＭ４０７から読み出して必要な演算を実施する。
【００３８】
オフセット演算回路４０１では、下記式（１）に基づき入力画像信号からオフセット値が保存されているＳＲＡＭ４０７内のデータを全主走査画素ごとに減算する。
【００３９】
Ｏ＿ＤＡＴＡ［ｘ］=Ｉ＿ＤＡＴＡ［ｘ］−ＢＷ＿ＲＡＭ＿ＤＡＴＡ［ｘ］・・・式（１）
【００４０】
式（１）において、ｘは主走査位置、Ｏ＿ＤＡＴＡは画像処理部４００からの出力データ、Ｉ＿ＤＡＴＡは画像処理部４００への入力データ、ＢＷ＿ＲＡＭ＿ＤＡＴＡはオフセット値が保存されているＳＲＡＭ４０７内のデータである。
【００４１】
また、ＢＷ＿ＲＡＭ＿ＤＡＴＡは、ラインセンサ１２７のＡＤ変換後の暗時出力データを複数ラインに亘って全画素分サンプリング加算し、その結果を取得したライン数で平均化したデータである。ＢＷ＿ＲＡＭ＿ＤＡＴＡは、下記式（２）で求めることができる。
【００４２】
ＢＷ＿ＲＡＭ＿ＤＡＴＡ ［ｘ］＝サンプリング加算データの平均値［ｘ］−ＢＷ＿ＴＡＲＧＥＴ・・・式（２）
【００４３】
式（２）において、ＢＷ＿ＴＡＲＧＥＴは、暗時出力データのターゲット値である。このようにオフセット演算回路４０１における処理では、入力画像データの暗部側（輝度値が小さい方）の画素毎の不均一性を除去している。
【００４４】
ゲイン演算回路４０２では、下記式（３）に基づき、入力画像信号に対しゲイン値が保存されているＳＲＡＭ４０７内のデータを全主走査画素ごとに乗算する。
【００４５】
Ｏ＿ＤＡＴＡ［ｘ］=Ｉ＿ＤＡＴＡ［ｘ］×ＷＨ＿ＲＡＭ＿ＤＡＴＡ［ｘ］・・・式（３）
【００４６】
式（３）におけるｘ、Ｏ＿ＤＡＴＡ、Ｉ＿ＤＡＴＡのそれぞれの意味は式（１）と同じである。また、ＷＨ＿ＲＡＭ＿ＤＡＴＡは、ゲイン値が保存されているＳＲＡＭ４０７内のデータである。
【００４７】
また、ＷＨ＿ＲＡＭ＿ＤＡＴＡは、ラインセンサ１２７のＡＤ変換後の明時出力データを複数ラインに亘って全画素分サンプリング加算し、その結果を取得したライン数で平均化したデータである。ＷＨ＿ＲＡＭ＿ＤＡＴＡは、下記式（４）で求めることができる。
【００４８】
ＷＨ＿ＲＡＭ＿ＤＡＴＡ ［ｘ］＝ＳＨＤ＿ＴＡＲＧＥＴ÷サンプル加算データの平均値［ｘ］・・・式（４）
【００４９】
式（４）においてＳＨＤ＿ＴＡＲＧＥＴは、シェーディング補正のターゲット値である。このようにゲイン演算回路４０２における処理では、入力画像データの明部側（輝度値が高い方）の画素毎の不均一性を除去している。
【００５０】
特異点判定回路４０３では、入力画像信号に対して閾値（ゴミ（特異点）判定閾値）との比較演算を全主走査画素毎に行う。
【００５１】
Ｉ＿ＤＡＴＡ［ｘ］とＯＶＥＲ＿ＴＨ［ｘ］との比較を行う。
Ｉ＿ＤＡＴＡ［ｘ］＞ＯＶＥＲ＿ＴＨ［ｘ］・・・式（５−１）
Ｉ＿ＤＡＴＡ［ｘ］≦ＯＶＥＲ＿ＴＨ［ｘ］ ・・・式（５−２）
【００５２】
式（５−１）を満たす場合は、ＯＶＥＲ＿ＦＬＡＧを１に設定する（ＯＶＥＲ＿ＦＬＡＧ＝１）。また、式（５−２）を満たす場合は、ＯＶＥＲ＿ＦＬＡＧを０に設定する（ＯＶＥＲ＿ＦＬＡＧ＝０）。
【００５３】
Ｉ＿ＤＡＴＡ［ｘ］とＵＮＤＥＲ＿ＴＨ［ｘ］との比較を行う。
Ｉ＿ＤＡＴＡ［ｘ］＜ＵＮＤＥＲ＿ＴＨ［ｘ］・・・式（６−１）
Ｉ＿ＤＡＴＡ［ｘ］≧ＵＮＤＥＲ＿ＴＨ［ｘ］・・・式（６−２）
【００５４】
式（６−１）を満たす場合は、ＵＮＤＥＲ＿ＦＬＡＧを１に設定する（ＵＮＤＥＲ＿ＦＬＡＧ＝１）。また、式（５−２）を満たす場合は、ＵＮＤＥＲ＿ＦＬＡＧを０に設定する（ＵＮＤＥＲ＿ＦＬＡＧ＝０）。
【００５５】
上記各式においてｘ、Ｉ＿ＤＡＴＡのそれぞれの意味は式（１）と同じである。また、ＯＶＥＲ＿ＴＨ、ＵＮＤＥＲ＿ＴＨはそれぞれ特異点判定閾値を示している。上記したように、ＯＶＥＲ＿ＴＨよりも相対的に入力データの方が大きい場合にはＯＶＥＲ＿ＦＬＡＧ＝１となり、ＵＮＤＥＲ＿ＴＨよりも相対的に入力データの方が小さい場合には、ＵＮＤＥＲ＿ＦＬＡＧ＝１となる。
【００５６】
なお、特異点判定閾値は、全画素で一律の閾値とすることもできるが、画素毎に判定閾値を変更することで画素ばらつきに対応したより精度の高い判定をすることができる。
また、画素毎に判定閾値を変更する方法としては、ＳＲＡＭ４０７内に特異点判定閾値の前提となる画素毎のデータを格納しておき、この画素毎のデータに対して所定の輝度に基づいて判定閾値とする。
例えば、主走査位置ｘ＝１０、１１のＳＲＡＭ格納データがそれぞれ１８０、１８５の場合、上限閾値をそれぞれ１９０、１９５として下限閾値をそれぞれ１７０、１７５とする。このように特異点判定回路４０３における処理では、入力画像データの特異点を特定する。
【００５７】
特異点補間回路４０４では、特異点判定回路４０３の判定結果に基づいて特異点と判定された画素（異常画素）の連続性を監視し、その連続性が途切れるまで、つまり、特異点の「幅」が確定した段階で異常画素部分に対する置換処理を実施する。
なお、補間処理の方法としては、隣接する異常画素ではない画素のデータで単純に置き換える方法、特異点の連続幅に応じて特異点領域に周辺画素で特異点ではない画素データを２画素以上の複数画素分のデータから線形に補間する方法などがある。特異点の画素幅に応じてどちらかの方法を選択的に適用してもよい。
【００５８】
例えば、異常画素幅が１０画素未満の場合には、周囲画素からの線形補間を行い、１０画素を超える場合には、単純な置換を行うという形で選択的に適用することもできる。
このように特異点補間回路４０４における処理により、入力画像データの特異点を除去したデータを取得することができる。
以下、画像読取装置１００が行うシェーディング補正処理を図５を用いて説明する。
【００５９】
［シェーディング補正処理］
図５は、画像読取装置１００が行うシェーディング補正処理の処理手順の一例を示すフローチャートである。なお、以下に説明する各処理は、主としてＣＰＵ２０１により制御される。また、通常のシェーディング補正の処理手順においては、図４に示す特異点判定回路４０３、及び、特異点補間回路４０４を用いた処理は行われない。
【００６０】
ＣＰＵ２０１は、光源をＯＦＦする（Ｓ５０１）。具体的には、第１の読取手段用の光源１２１及び１２２、あるいは第２の読取手段用の光源１３１及び１３２を消灯する。
ＣＰＵ２０１は、動作制御部４０５を介して黒シェーディング補正用の設定を行う（Ｓ５０２）。具体的には、オフセット演算回路４０１、ゲイン演算回路４０２、特異点判定回路４０３、特異点補間回路４０４のいずれにおいても処理の実施を不許可とする設定（処理スルー設定）を行う。
【００６１】
ＣＰＵ２０１は、黒シェーディング補正に用いる補正係数（補正データ）を生成するためのデータのサンプリングを行う（Ｓ５０３）。具体的には、ステップＳ５０２の処理における設定に基づいて、特異点判定回路４０３の出力データをＳＲＡＭ４０７に格納する。このＳＲＡＭ４０７に格納されたデータを上記式（２）に基づいて変換し、変換後のデータを黒シェーディング補正係数とする。
【００６２】
ＣＰＵ２０１は、ステップＳ５０３の処理において生成した黒シェーディング補正に用いる補正係数（補正データ）に基づき、入力データに対して黒シェーディング補正を実行する（Ｓ５０４）。具体的には、上記式（１）に基づいて、入力画像データとＳＲＡＭ４０７に格納されたデータから黒シェーディング補正を実施した画像データを取得する。
【００６３】
ＣＰＵ２０１は、ステップＳ５０１の処理において消灯（ＯＦＦ）した光源を点灯（ＯＮ）する（Ｓ５０５）。
ＣＰＵ２０１は、動作制御部４０５を介して、白シェーディング補正用の設定を行う（Ｓ５０６）。具体的には、オフセット演算回路４０１に対しては処理の実施を許可し、その他の回路（ゲイン演算回路４０２、特異点判定回路４０３、特異点補間回路４０４）に対しては処理の実施を不許可とする設定（処理スルー設定）を行う。
【００６４】
ＣＰＵ２０１は、白シェーディング補正に用いる補正係数（補正データ）を生成するためのデータのサンプリングを行う（Ｓ５０７）。具体的には、ステップＳ５０６の処理における設定に基づいて、特異点判定回路４０３の出力データをＳＲＡＭ４０７に格納する。このＳＲＡＭ４０７に格納されたデータを上記式（４）に基づいて変換し、変換後のデータを白シェーディング補正係数とする。
【００６５】
ＣＰＵ２０１は、ステップＳ５０７の処理において生成した白シェーディング補正用の補正データに基づいて、入力データに対して白シェーディング補正を実行する（Ｓ５０８）。具体的には、上記式（３）に基づいて、入力画像データとＳＲＡＭ４０７に格納されたデータから白シェーディング補正を実施した画像データを取得する。
【００６６】
［白板ゴミ検知補正］
ここでは、基準白板に付着するゴミや汚れ等の異物によるサンプリングデータの不良を改善するために、基準白板に付着したゴミの検知、及び、検知結果の補間処理について説明する。
【００６７】
図６は、基準白板上に付着したゴミのイメージを示す模式図である。図６では、ゴミ検知動作における基準白板の読み取り位置をラインＡ及びラインＢとして表している。
ラインＢは、１回目のシェーディング補正用のデータサンプリングを開始する位置である。また、ラインＡは、本来のシェーディング補正用データのサンプリング位置を示している。
以下、シェーディング位置であるラインＡにゴミが付着した場合を想定して、この場合におけるゴミ検知の処理手順について図７を用いて説明する。
【００６８】
図７は、基準白板上に付着するゴミ検知処理、及び、ゴミ補正処理の処理手順の一例を示すフローチャートである。なお、以下に説明する各処理は、主としてＣＰＵ２０１により制御される。また、図７では、各処理の実施に伴う画像処理ＡＳＩＣ２０２のＳＲＡＭ、あるいは画像処理モジュールのレジスタとのデータの授受の様子を破線矢印で示している。
【００６９】
ＣＰＵ２０１は、データサンプリングを実施するための、画像処理ＡＳＩＣ２０２の画像処理モジュール、読取ユニットを読取方向に移動させる不図示のモータなどの駆動部品へのパルス供給を行う負荷制御モジュールに対するレジスタ設定を行う（Ｓ８０１）。
【００７０】
ＣＰＵ２０１は、ラインＢの位置を起点にラインＡに向かって読取ユニットを移動させてシェーディング補正用データのサンプリングを行う（Ｓ８０２）。ステップＳ８０２の処理では、複数ラインの範囲にわたって画素ごとに加算され、サンプリング結果（加算平均後の基準白板データ）は、画像処理ＡＳＩＣ２０２が有するＳＲＡＭ４０７に格納される。以下、この処理を移動シェーディングと称す。
なお、移動シェーディングは、シェーディング補正係数を算出するためにゴミの影響がなく、且つ、より厳密な復元のために比較対象となるサンプルを得るために実施する。基準白板を複数ラインにわたって読み取り、そのデータをサンプリングしていくことでゴミの影響を低減している。
【００７１】
ＣＰＵ２０１は、ステップＳ８０２の処理においてＳＲＡＭ４０７に格納されたデータに基づいて、ゴミ検知用のゲイン値を算出する（Ｓ８０３）。算出結果は、仮のシェーディング補正係数としてＳＲＡＭ４０７に格納される。なお、この仮のシェーディング補正係数は、以降の処理においてゴミが起因でシェーディング補正係数が「異常」と判別された画素の補正係数を補間するために用いる。
【００７２】
例えば、図８は、移動シェーディングにより得られたシェーディング補正係数の一例を示すグラフである。図８のグラフでは、横軸は主走査方向を表しており、縦軸はゲイン値を表しており、画素ごとにプロットしている。
【００７３】
図７の説明に戻り、ＣＰＵ２０１は、ラインＡの位置で基準白板を読み取る（Ｓ８０４）。読み取った画像データに対して、ステップＳ８０３の処理で算出した仮のシェーディング補正係数を用いてシェーディング補正を行い、その結果（ラインＡのシェーディング補正後の基準白板データ）をＳＲＡＭ４０７に格納する。
なお、同一の基準白板を読み取っているため、理想的には読み取り結果は上記式（４）においるＳＨＤ＿ＴＡＲＧＥＴ（シェーディング補正のターゲット値）となることが望ましい。しかしながら、図６に示すように基準白板のラインＡ上にはゴミが存在しているため、読み取り結果は以下に説明する図９のようになる。
【００７４】
図９は、ラインＡ上にはゴミが存在している場合の読み取り結果の一例を示すグラフである。図９に示すグラフは、横軸は主走査方向を表しており、縦軸は読取輝度を表している。ラインＡ上においてゴミの付着している画素では、その読取輝度が他の画素（シェーディングターゲット値）よりも大幅に下がっていることが見て取れる。
【００７５】
図７の説明に戻り、ＣＰＵ２０１は、ステップＳ８０４の処理においてＳＲＡＭに格納したデータ（ラインＡの読み取り画像データ）からゴミ（特異点）となる画素（異常画素）の位置を特定する（Ｓ８０５）。
具体的には、図９に示すように、任意の輝度値をゴミ判定閾値として定めて、読取輝度値が判定閾値を下回る場合にはその画素をゴミ画素として特定する。なお、ゴミ判定閾値を２つ定め、判定閾値を上回る画素、あるいは判定閾値を下回る画素という形でゴミを特定してもよい。基準白板上に付着するゴミが、基準白板よりも白色度の高いゴミである場合や正反射を起こすようなゴミである場合に、判定閾値を上回るゴミとして判断する実益がある。
なお、特定結果は、ラインＡのゴミ情報（ゴミの幅を含む位置情報）として画像処理ＡＳＩＣ２０２の画像処理モジュールのレジスタに出力される。
【００７６】
ＣＰＵ２０１は、ステップＳ８０５の処理で特定されたゴミ（特異点）位置における補正係数（特異点補正係数）を算出する（Ｓ８０６）。
以下、この点の詳細を図１０を用いて説明する。
【００７７】
図１０は、特異点補正係数の算出の一例を説明するためのグラフである。
図１０（ａ）に示すグラフは、縦軸はラインＢにおけるゲイン値を表しており、横軸は主走査方向を表している。また、図１０（ｂ）に示すグラフは、縦軸はラインＡにおける読取輝度を表しており、横軸は主走査方向を表している。
特異点補正係数の算出は、図１０（ａ）、（ｂ）に示すように、異常画素に隣接する、つまりその両端側に隣接する正常な画素を参照して、下記式（７）により求めることができる。
【００７８】
特異点補正係数＝特異点位置のシェーディング補正係数／（ｒｅｆ１におけるシェーディング補正係数＋ｒｅｆ２におけるシェーディング補正係数）・・・式（７）
【００７９】
例えば図１０（ｂ）に示すように、正常な画素である２点の参照画素位置（ｒｅｆ１、２）に相当するシェーディング補正係数の和を取る。そして、この値を用いて特異点の位置に相当するシェーディング補正係数の値を除算することで特異点における補正係数（特異点補正係数）を算出することできる。
なお、異常画素の位置、特定点補正係数、参照画素２点の位置（ｒｅｆ１、２）の４つの情報は、異常画素毎に関連付けられてＳＲＡＭ４０７に格納される。
【００８０】
図７の説明に戻り、ＣＰＵ２０１は、ステップＳ８０７では、ラインＡの位置で基準白板を読み取るサンプリングを実施する（Ｓ８０７）。読取結果は、ラインＡの基準白板データとしてＳＲＡＭに格納される。
ＣＰＵ２０１は、ステップＳ８０７の処理でＳＲＡＭに格納したデータに基づいてシェーディング補正係数を算出する（Ｓ８０８）。算出結果は、本番用シェーディング補正係数としてＳＲＡＭ４０７に格納される。なお、ラインＡ上にはゴミが存在するので、この場合には図１１に示すシェーディング補正係数の一例を示すグラフのように、当該シェーディング補正係数において特異点が生じることになる。そのため、特異点位置におけるシェーディング補正係数を補間する必要がある。
【００８１】
ＣＰＵ２０１は、ステップＳ８０８の処理でＳＲＡＭ４０７に格納した本番用シェーディング補正係数のうち特異点位置の補正係数を補間するための特異点復元係数を算出する（Ｓ８０９）。
具体的には、ステップＳ８０６の処理でＳＲＡＭ４０７に格納した異常画素の位置、特異点補正係数、参照画素２点の位置（ｒｅｆ１、２）に係るデータを読み出す。そして、参照画素２点の位置（ｒｅｆ１、２）に相当するシェーディング補正係数をステップＳ８０３の処理でＳＲＡＭ４０７に格納した仮のシェーディング補正係数から読み出す。読み出したこれらの情報に基づいて、下記式（８）により特異点復元係数を求める。
【００８２】
特異点復元係数＝特異点補正係数×（ｒｅｆ１における仮のシェーディング補正係数＋ｒｅｆ２における仮のシェーディング補正係数）・・・式（８）
【００８３】
算出した特異点復元係数が特異点位置に相当する画素のシェーディング補正係数に適用されるようにＳＲＡＭ４０７に格納する。このようにして、異常画素（ゴミ画素）に対するシェーディング補正係数の補正処理が完了する。以下、ラインＡ上に存在するゴミ（特異点）に対するシェーディング補正係数の補正処理の結果の一例を図１２を用いて説明する。
【００８４】
図１２は、ラインＡ上のゴミ画素（異常画素）における補正前のゲイン値（ａ）と補正後のゲイン値（ｂ）とを示すグラフである。図１２（ａ）のグラフでは、縦軸はラインＡにおける補正前のゲイン値を表し、横軸は主走査方向を表している。また、図１２（ｂ）のグラフでは、縦軸はラインＡにおける補正後のゲイン値を表し、横軸は主走査方向を表している。
【００８５】
ゴミ画素（異常画素）のゲイン値は、前述したステップＳ８０９の処理により図１２（ａ）に示すグラフの値から図１２（ｂ）に示すグラフの値になるように補正されることになる。このように一連の処理を全ての異常画素について繰り返し行うことで、基準白板上に付着するゴミ検知処理、及び、ゴミ補正処理が行われる。
【００８６】
また前述した通り、画像読取装置１００ではカラーフィルタが千鳥配列構成となっている。そのため、読取データは、Ｒ、Ｇ、Ｂの各色がバラバラの状態になり、ゴミを読み取った読取データも同様に複数色に分割されることになる。またこの場合、その検知及び補正に要する時間は１ラインに同色のカラーフィルタとなる読取センサと比較して、ゴミ検知幅及びゴミ個数に比例して増加することになる。
【００８７】
また、ゴミ検知数の増加は、ゴミ情報を格納するＳＲＡＭ領域の消費量を増加させ、且つ、その補正処理に要する時間も比例的に増加させることになる。そこで、本実施形態に係る画像読取装置１００では、ゴミ検知結果であるゴミフラグを複数色で論理和演算をすることで、各色で分割されたゴミフラグを分割前の状態に復元する処理を行う。以下、この点について図１３、１４を用いて説明する。
【００８８】
図１３は、１つのラインセンサに１５画素幅のゴミが付着した場合のゴミフラグの出現を表した模式図である。
図１３に示すように、Ｒ、Ｇ、Ｂの各色で捉えた場合には１画素単位、つまり１画素幅を有するゴミフラグ（Ｒ）、（Ｇ）、（Ｂ）が周期的に出現するように見える。これに対して、論理和演算したゴミフラグ（ＯＲ）では、１つの１５画素幅を有するゴミフラグ（異常画素）として識別することができるようになる。
【００８９】
図１４は、３つのラインセンサに５画素幅のゴミが各ラインをまたいで付着した場合のゴミフラグの出現を表した模式図である。
図１３に示した場合と同様に、Ｒ、Ｇ、Ｂの各色で捉えた場合には所定の間隔でゴミフラグ（Ｒ）、（Ｇ）、（Ｂ）が出現する。これに対して、論理和演算したゴミフラグ（ＯＲ）では、１つの１５画素幅を有するゴミフラグ、つまり１つのゴミとして識別することができるようになる。
【００９０】
このように、Ｒ、Ｇ、Ｂの色間の論理和演算を行ったゴミフラグ（ＯＲ）に対してゴミ検知処理（特異点判定処理：ステップＳ８０６（図７））を行うように画像読取装置１００を構成することがきる。これにより、各色毎に特定される複数の異常画素を１つの異常画素として識別することが可能となり、ゴミ検知等に係る処理時間の増加を効果的に防ぐことができる。
【００９１】
［第２実施形態］
第１実施形態では、紙間及び原稿先端でそれぞれ論理和演算したゴミフラグ（ＯＲ）を生成したが、これでは図３に示したようなカラーフィルタ構成を有する読取センサを採用してゴミスジの分割をした意味合いが薄れてしまう場合ある。
そこで、本実施形態では、ゴミ検知結果であるゴミフラグの幅を拡張する処理（以下、拡張処理と称す）を行い、各色で分割されたゴミフラグを分割前の状態に概ね復元する機能を有する画像読取装置について説明する。なお、第１実施形態と同じ構成のものは、同一の符号を付すとともにその説明を省略する。
【００９２】
例えば、ゴミフラグが出現する隣接画素では、基準白板へのゴミの付着状態やゴミとしての判定閾値の設定の仕方次第では、本来はゴミとして認識すべきであっても、ゴミと判定されない場合がある。そのような場合では、ゴミの一部を補正時の基準として用いることになり、シェーディング補正係数の確からしさが低減する可能性がある。
【００９３】
このようなリスクを低減するためにも、ゴミフラグが出現した画素（ゴミ画素）に隣接する画素（左右で隣接する１画素）もゴミフラグとして認識させる、ゴミフラグの拡張処理を行うことが望ましい。このゴミフラグの拡張処理は、千鳥配置のカラーフィルタ構成を持つ読取センサで検知したゴミフラグに対して適用することで、分割されたゴミフラグを見かけ上、分割前の状態に概ね復元することができることになる。
【００９４】
図１５は、１つのラインセンサに１５画素幅のゴミが付着した場合のゴミフラグの出現を表した模式図である。
図１３に示した場合と同様に、単にＲ、Ｇ、Ｂの各色で捉えた場合には１画素単位、つまり１画素幅を有するゴミフラグ（Ｒ）、（Ｇ）、（Ｂ）が周期的に出現するように見える。これに対して拡張処理した拡張後ゴミフラグ（Ｒ）、（Ｇ）、（Ｂ）は、１つの１５画素幅を有するゴミフラグとして識別することができる。
【００９５】
図１６は、３つのラインセンサに５画素幅のゴミが各ラインをまたいで付着した場合のゴミフラグの出現を表した模式図である。
図１５に示した場合と同様に、単にＲ、Ｇ、Ｂの各色で捉えた場合には所定の間隔でゴミフラグが出現するように見える。これに対して拡張処理した拡張後ゴミフラグ（Ｒ）、（Ｇ）、（Ｂ）は、３〜１０画素幅を有するゴミフラグとして識別されることになる。
【００９６】
図１６に示す場合では、図１５に示す場合とは異なり１つの１５画素幅を有するゴミフラグとしては識別されないが、拡張処理をしない場合と比較して半分以下のゴミ検知個数にまでその検知量を低減することが可能になる。これにより、ゴミ検知等に係る処理時間の増加をより効果的に防ぐことができる。
【００９７】
上記説明した実施形態は、本発明をより具体的に説明するためのものであり、本発明の範囲が、これらの例に限定されるものではない。
【符号の説明】
【００９８】
１０１・・・リーダーユニット、１０２・・・オートドキュメントフィーダー、１０３・・・原稿束、１０４・・・原稿載置台、１０５・・・幅規制版、１０６・・・ピックアップローラ、１０７・・・分離パッド、１０８・・・分離ローラ、１０９、１１０・・・第１、第２レジローラ、１１１〜１１６・・・第１〜第６搬送ローラ、１１７・・・排紙ローラ、１１８・・・原稿排紙トレイ、１１９、１２９・・・白色対向部材（基準白板）、１２０、１３０・・・読取ガラス、１２１、１２２、１３１、１３２・・・光源、１２３、１２４、１２５、１３３，１３４、１３５・・・反射ミラー、１２６、１３６・・・結像レンズ、１２７、１３７・・・ラインセンサ、１２８、１３８・・・信号処理基板、１５０・・・画像形成装置、１５１・・・画像形成部、１５２・・・画像形成システム。
【図１】
2017216622.tif 000003
【図２】
2017216622.tif 000004
【図３】
2017216622.tif 000005
【図４】
2017216622.tif 000006
【図５】
2017216622.tif 000007
【図６】
2017216622.tif 000008
【図７】
2017216622.tif 000009
【図８】
2017216622.tif 000010
【図９】
2017216622.tif 000011
【図１０】
2017216622.tif 000012
【図１１】
2017216622.tif 000013
【図１２】
2017216622.tif 000014
【図１３】
2017216622.tif 000015
【図１４】
2017216622.tif 000016
【図１５】
2017216622.tif 000017
【図１６】
2017216622.tif 000018
【図１７】
2017216622.tif 000019
【図１８】
2017216622.tif 000020