(57)【要約】【課題】製造コストを安くすると共に、誘導性負荷の断線の誤判定を防止する。【解決手段】本発明の誘導性負荷の断線検出回路は、誘導性負荷（７）を駆動するハーフブリッジ回路（２）と、前記ハーフブリッジ回路（２）の上下アームがいずれもオフとなるオフ期間を検出するオフ期間検出部（４）と、前記上下アームの相互接続点の電圧の切り替わりを検出する切替検出部（５）と、前記オフ期間検出部（４）により検出されたオフ期間中における前記切替検出回路（５）の検出結果に基づいて前記誘導性負荷（７）の断線を検出する断線検出部（６）とを備えたものである。【選択図】図１
2017015651.tif 000002
【特許請求の範囲】
【請求項１】
誘導性負荷（７）を駆動するハーフブリッジ回路（２）と、
前記ハーフブリッジ回路（２）の上下アームがいずれもオフとなるオフ期間を検出するオフ期間検出部（４）と、
前記上下アームの相互接続点の電圧の切り替わりを検出する切替検出部（５）と、
前記オフ期間検出部（４）により検出されたオフ期間中における前記切替検出回路（５）の検出結果に基づいて前記誘導性負荷（７）の断線を検出する断線検出部（６）と、
を備えた誘導性負荷の断線検出回路。
【請求項２】
前記断線検出部（６）は、前記オフ期間中において、前記上下アームの相互接続点の電圧が切替らないことを検出したときに、前記誘導性負荷（７）が断線していると判断するように構成されていることを特徴とする請求項１記載の誘導性負荷の断線検出回路。
【請求項３】
前記断線検出部（６）は、前記上下アームの接続状態が、前記誘導性負荷（７）を駆動する状態から還流する状態へ切り替えられた場合に、前記誘導性負荷（７）の断線の判断処理を実行するように構成されていることを特徴とする請求項２記載の誘導性負荷の断線検出回路。
【請求項４】
前記断線検出部（６）は、前記上下アームの相互接続点の電圧が異電位から同電位になったときに、前記誘導性負荷（７）の断線の判断処理を実行し、前記上下アームの相互接続点の電圧が同電位から異電位になったときには、前記誘導性負荷（７）の断線の判断処理を実行しないように構成されていることを特徴とする請求項２記載の誘導性負荷の断線検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータなどの誘導性負荷の断線検出回路に関する。
【背景技術】
【０００２】
例えばモータをハーフブリッジ回路で駆動する駆動回路において、モータの断線を検出する装置の一例が、特許文献１に記載されている。この装置においては、モータのオフ期間において、フライバックによって０ＶよりもＶｆ分負電位になっているかを測定することに基づいて、モータの断線を検出している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２５９５４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記構成においては、０Ｖ以下（もしくは電源電圧以上）のＶｆ（例えば０．６Ｖ程度の電圧）を測定するために、高精度なコンパレータが必要となり、製造コストが高くなるという問題があった。また、負荷が小さい領域では、Ｖｆが更に小さい電圧値になるため、断線の誤判定が生ずることがあった。
【０００５】
本発明の目的は、製造コストを安くすることができると共に、断線の誤判定を防止することができる誘導性負荷の断線検出回路を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１の発明の誘導性負荷の断線検出回路は、誘導性負荷を駆動するハーフブリッジ回路と、前記ハーフブリッジ回路の上下アームがいずれもオフとなるオフ期間を検出するオフ期間検出部と、前記上下アームの相互接続点の電圧の切り替わりを検出する切替検出部と、前記オフ期間検出部により検出されたオフ期間中における前記切替検出回路の検出結果に基づいて前記誘導性負荷の断線を検出する断線検出部とを備えて構成されている。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１実施形態を示すモータの駆動回路の電気的構成図
【図２】正常時のタイムチャート
【図３】異常時のタイムチャート
【図４】半導体スイッチ制御回路の論理回路図
【図５】出力検出回路の電気回路図
【図６】検出期間設定回路の論理回路図
【図７】断線判定回路の論理回路図
【図８】断線検出制御のフローチャート
【発明を実施するための形態】
【０００８】
以下、本発明をモータの駆動回路に適用した第１実施形態について、図１ないし図８を参照して説明する。まず、図１は、本実施形態のモータの駆動回路１の電気的構成を示す図である。この図１に示すように、駆動回路１は、ハーフブリッジ回路２と、半導体スイッチ制御回路３と、検出期間設定回路４と、出力検出回路５と、断線判定回路６とを備えている。
【０００９】
ハーフブリッジ回路２は、誘導性負荷である例えばモータ（巻線）７と、ハーフブリッジ構成となる４個の半導体スイッチ例えばＭＯＳＦＥＴ８〜１１とを有する。第１のＭＯＳＦＥＴ８のドレインが電源＋Ｂに接続され、第１のＭＯＳＦＥＴ８のソースと第２のＭＯＳＦＥＴ９のドレインが共通接続されると共に、この接続点Ｍ−がモータ７の一方の端子７ａに接続されている。第２のＭＯＳＦＥＴ９のソースがグランドに接続されている。
【００１０】
そして、第３のＭＯＳＦＥＴ１０のドレインが電源＋Ｂに接続され、第３のＭＯＳＦＥＴ１０のソースと第４のＭＯＳＦＥＴ１１のドレインが共通接続されると共に、この接続点Ｍ＋がモータ７の他方の端子７ｂに接続されている。第４のＭＯＳＦＥＴ１１のソースがグランドに接続されている。各ＭＯＳＦＥＴ８〜１１には、ＦＷＤ１２〜１５が逆並列接続されている。尚、ＦＷＤ１２〜１５は、ＭＯＳＦＥＴ８〜１１の例えば寄生ダイオードで構成されている。また、接続点Ｍ−、Ｍ＋は、ハーフブリッジ回路２の上下アームの相互接続点を構成している。
【００１１】
半導体スイッチ制御回路３は、モータ７を通電制御するＥＣＵ（図示しない）から出力された２つのモータ制御信号ＩＮＭ、ＩＮＰを入力し、４つのＭＯＳＦＥＴ８〜１１のベースに駆動信号Ｓｄ１〜Ｓｄ４を出力する。モータ制御信号ＩＮＭとしては、例えば、図２（ａ）に示すような矩形波信号が前記ＥＣＵから出力される。このモータ制御信号ＩＮＭのハイレベルの区間（時刻ｔ１から時刻ｔ２の間（時刻ｔ３から時刻ｔ４の間））はモータ７をオンする区間（駆動状態）であり、ロウレベルの区間（時刻ｔ２から時刻ｔ３の間）はモータ７をオフする区間（還流状態）である。また、モータ制御信号ＩＮＰとしては、本実施形態の場合、例えば、図２（ｂ）に示すようなロウレベル信号が前記ＥＣＵから出力される。尚、モータ制御信号ＩＮＰとして、矩形波信号を前記ＥＣＵから出力するように構成しても良い。
【００１２】
半導体スイッチ制御回路３から出力される第１の駆動信号Ｓｄ１は、図２（ｃ）に示すように、モータ制御信号ＩＮＭにほぼ同期した矩形波信号であり、そのハイレベル区間の立上りは、モータ制御信号ＩＮＭの立上り時刻ｔ１（ｔ３）よりも例えば時間ｄ１だけディレイした時刻ｔ１１（ｔ３１）となると共に、立下りは、モータ制御信号ＩＮＭの立下り時刻ｔ２（ｔ４）と一致した時刻ｔ２（ｔ４）となる信号である。半導体スイッチ制御回路３から出力される第２の駆動信号Ｓｄ２は、図２（ｄ）に示すように、モータ制御信号ＩＮＭにほぼ反転同期した矩形波信号であり、そのハイレベル区間の立上りは、モータ制御信号ＩＮＭの立下り時刻ｔ２よりも例えば時間ｄ１だけディレイした時刻ｔ２１となると共に、立下りは、モータ制御信号ＩＮＭの立上り時刻ｔ３と一致した時刻ｔ３となる信号である。
【００１３】
第１の駆動信号Ｓｄ１と第２の駆動信号Ｓｄ２は、ハイレベル区間が重ならない駆動信号（ハイレベル区間の間に時間ｄ１が介在した駆動信号）となっており、この結果、ハーフブリッジ回路２の第１のＭＯＳＦＥＴ８と第２のＭＯＳＦＥＴ９が同時にオンすることがない、即ち、第１のＭＯＳＦＥＴ８及び第２のＭＯＳＦＥＴ９に貫通電流が流れない構成となっている。
【００１４】
また、第３の駆動信号Ｓｄ３としては、図２（ｅ）に示すように、本実施形態の場合、ずっとロウレベルの信号が出力される。また、第４の駆動信号Ｓｄ４としては、図２（ｆ）に示すように、本実施形態の場合、ずっとハイレベルの信号が出力される。
【００１５】
半導体スイッチ制御回路３の具体的構成を、図４に示す。半導体スイッチ制御回路３は、モータ制御信号ＩＮＭを入力して第１の駆動信号Ｓｄ１及び第２の駆動信号Ｓｄ２を出力する第１の制御回路１６と、モータ制御信号ＩＮＰを入力して第３の駆動信号Ｓｄ３及び第４の駆動信号Ｓｄ４を出力する第２の制御回路１７とを有する。
【００１６】
第１の制御回路１６は、ＯＲ回路１８、ＮＯＴ回路１９、ディレイ回路２０、ＮＯＴ回路２１、２２、ＮＡＮＤ回路２３、ＮＯＴ回路２４、ディレイ回路２５、ＮＯＴ回路２６を図示するように接続して構成されている。ディレイ回路２０、２５は、入力信号に対して時間ｄ１だけ遅らせた信号を出力する。上記した構成の第１の制御回路１６の入力端子１６ａにモータ制御信号ＩＮＭが入力されると、第１の制御回路１６の第１の出力端子１６ｂ及び第２の出力端子１６ｃから第１の駆動信号Ｓｄ１及び第２の駆動信号Ｓｄ２が出力されるように構成されている。この構成の場合、モータ制御信号ＩＮＭとして、矩形波信号（図２（ａ）参照）が入力されるとすると、第３の駆動信号Ｓｄ３として、モータ制御信号ＩＮＭの矩形波信号よりも立上りが時間ｄ１だけ遅れた矩形波信号（図２（ｃ）参照）が出力されると共に、第４の駆動信号Ｓｄ４としてモータ制御信号ＩＮＭの矩形波信号の反転信号よりも立上りが時間ｄ１だけ遅れた矩形波信号（図２（ｄ）参照）が出力される。
【００１７】
また、第２の制御回路１７も、第１の制御回路１６と同様にして、ＯＲ回路１８、ＮＯＴ回路１９、ディレイ回路２０、ＮＯＴ回路２１、２２、ＮＡＮＤ回路２３、ＮＯＴ回路２４、ディレイ回路２５、ＮＯＴ回路２６を図示するように接続して構成されている。これにより、第２の制御回路１７の入力端子１７ａにモータ制御信号ＩＮＰが入力されると、第２の制御回路１７の第１の出力端子１７ｂ及び第２の出力端子１７ｃから第３の駆動信号Ｓｄ３及び第４の駆動信号Ｓｄ４が出力されるように構成されている。この構成の場合、モータ制御信号ＩＮＰとして、モータ制御信号ＩＮＭとほぼ同様にして、例えば矩形波信号が入力されるとすると、第３の駆動信号Ｓｄ３として、モータ制御信号ＩＮＰの矩形波信号よりも立上りが時間ｄ１だけ遅れた矩形波信号が出力されると共に、第４の駆動信号Ｓｄ４としてモータ制御信号ＩＮＰの矩形波信号の反転信号よりも立上りが時間ｄ１だけ遅れた矩形波信号が出力される構成となっている。
【００１８】
本実施形態では、モータ制御信号ＩＮＰとして、図２（ｂ）に示すように、ずっとロウレベルの信号が入力されることから、第３の駆動信号Ｓｄ３として、図２（ｅ）に示すように、ずっとロウレベルの信号が出力されると共に、第４の駆動信号Ｓｄ４として、図２（ｆ）に示すように、ずっとハイレベルの信号が出力される。
【００１９】
次に、出力検出回路５は、図１に示すように、ハーフブリッジ回路２の第１のＭＯＳＦＥＴ８と第２のＭＯＳＦＥＴ９の接続点Ｍ−の電圧、又は、第３のＭＯＳＦＥＴ１０と第４のＭＯＳＦＥＴ１１の接続点Ｍ＋の電圧が切り替わったか否かを検出する。出力検出回路５は、切替検出部としての機能を有する。出力検出回路５は、接続点Ｍ−の電圧信号Ｓｖ１と、接続点Ｍ＋の電圧信号Ｓｖ２を入力し、第１の検出信号Ｓｃ１と第２の検出信号Ｓｃ２を出力する。第１の検出信号Ｓｃ１は、図２（ｇ）に示すように、接続点Ｍ−の電圧が切り替わったときに（時刻ｔ１１）、ハイレベルとなる信号である。第２の検出信号Ｓｃ２は、接続点Ｍ＋の電圧が切り替わったときに、ハイレベルとなる信号であるが、本実施形態では、図２（ｈ）に示すように、ずっとロウレベルである。
【００２０】
出力検出回路５は、図５に示すように、コンパレータ２６、２７で構成されている。第１のコンパレータ２６は、＋入力端子に接続点Ｍ−の電圧信号Ｓｖ１を入力し、−入力端子に閾値電圧Ｖ１（電源＋Ｂの電圧を抵抗２８、２９で分圧した電圧）を入力し、電圧信号Ｓｖ１が閾値電圧Ｖ１よりも大きいときにハイレベルとなる第１の検出信号Ｓｃ１を出力する。第２のコンパレータ２７は、＋入力端子に接続点Ｍ＋の電圧信号Ｓｖ２を入力し、−入力端子に閾値電圧Ｖ２（電源＋Ｂの電圧を抵抗３０、３１で分圧した電圧）を入力し、電圧信号Ｓｖ２が閾値電圧Ｖ２よりも大きいときにハイレベルとなる第２の検出信号Ｓｃ２を出力する。尚、閾値電圧Ｖ１、Ｖ２としては、電源＋Ｂの電圧に近い高電位側電圧からグランドレベルに近い低電位側電圧の間の電圧を適宜設定すれば良い。
【００２１】
次に、検出期間設定回路４は、図１に示すように、半導体スイッチ制御回路３からの４つの駆動信号Ｓｄ１〜Ｓｄ４を入力して、第１オフ時間信号Ｓｏ１と、第２オフ時間信号Ｓｏ２と、送信許可信号Ｓａとを出力する。検出期間設定回路４は、オフ期間検出部としての機能を有する。第１オフ時間信号Ｓｏ１は、図２（ｉ）に示すように、第１の駆動信号Ｓｄ１及び第２の駆動信号Ｓｄ２が共にロウレベルになるときにハイレベルとなる信号であって、時間ｄ２だけディレイした信号である。この場合、第１オフ時間信号Ｓｏ１のハイレベルの区間は、ハーフブリッジ回路２の上下アームがいずれもオフとなるオフ期間であり、ＯＦＦ時間と称しても良い。第２オフ時間信号Ｓｏ２は、第３の駆動信号Ｓｄ３及び第４の駆動信号Ｓｄ４が共にロウレベルになるときにハイレベルとなる信号であって、時間ｄ２だけディレイした信号であるが、本実施形態の場合、第４の駆動信号Ｓｄ４がずっとハイレベルであるから、図２（ｊ）に示すように、ずっとロウレベルの信号である。
【００２２】
送信許可信号Ｓａは、図２（ｎ）に示すように、接続点Ｍ−の電圧と接続点Ｍ＋の電圧が異電位から同電位（駆動から還流）になったときに（更に時間ｄ１＋時間ｄ３だけディレイした時刻ｔ２２で）ハイレベルとなり、それ以外のときには（例えば接続点Ｍ−の電圧と接続点Ｍ＋の電圧が同電位から異電位（還流から駆動）になったときには）ロウレベルとなる信号である。
【００２３】
検出期間設定回路４は、図６に示すように、第１の設定回路３２、第２の設定回路３３、第３の設定回路３４を備えている。第１の設定回路３２は、ＥＸ−ＮＯＲ回路３５とディレイ回路３６とを図示するように接続して構成されている。ＥＸ−ＮＯＲ回路３５の一方の入力端子に第１の駆動信号Ｓｄ１を入力し、他方の入力端子に第２の駆動信号Ｓｄ２を入力している。ディレイ回路３６は、入力信号に対して時間ｄ２だけ遅らせた信号を出力する。このように構成した第１の設定回路３２は、第１の駆動信号Ｓｄ１及び第２の駆動信号Ｓｄ２が共にロウレベルになるときにハイレベルとなる信号であって、時間ｄ２だけディレイした第１オフ時間信号Ｓｏ１を出力する。
【００２４】
第２の設定回路３３は、ＥＸ−ＮＯＲ回路３５とディレイ回路３６とを図示するように接続して構成されている。ＥＸ−ＮＯＲ回路３５の一方の入力端子に第３の駆動信号Ｓｄ３を入力し、他方の入力端子に第４の駆動信号Ｓｄ４を入力している。このように構成した第２の設定回路３３は、第３の駆動信号Ｓｄ３及び第４の駆動信号Ｓｄ４が共にロウレベルになるときにハイレベルとなる信号であって、時間ｄ２だけディレイした第２オフ時間信号Ｓｏ２を出力する。
【００２５】
第３の設定回路３４は、２個のＥＸ−ＮＯＲ回路３７、３８と、ＡＮＤ回路３９と、ディレイ回路４０とを図示するように接続して構成されている。ＥＸ−ＮＯＲ回路３７の一方の入力端子に第１の駆動信号Ｓｄ１を入力し、他方の入力端子に第３の駆動信号Ｓｄ３を入力している。そして、ＥＸ−ＮＯＲ回路３８の一方の入力端子に第２の駆動信号Ｓｄ２を入力し、他方の入力端子に第４の駆動信号Ｓｄ４を入力している。ディレイ回路４０は、入力信号に対して時間ｄ３だけ遅らせた信号を出力する。このように構成した第３の設定回路３４は、第１の駆動信号Ｓｄ１及び第３の駆動信号Ｓｄ３が共にロウレベルになると共に、第２の駆動信号Ｓｄ２及び第４の駆動信号Ｓｄ４が共にハイレベルになるとき（時刻ｔ２１）にハイレベルとなる信号であって、時間ｄ３だけディレイした時刻ｔ２２でハイレベルとなる送信許可信号Ｓａを出力する。
【００２６】
断線判定回路６は、図１に示すように、出力検出回路５から出力された第１の検出信号Ｓｃ１及び第２の検出信号Ｓｃ２と、検出期間設定回路４から出力された第１オフ時間信号Ｓｏ１、第２オフ時間信号Ｓｏ２及び送信許可信号Ｓａとを入力し、回路内部において切替判定信号Ｓｈ１、Ｓｈ２、Ｓｈ３（図２（ｋ）、（ｌ）、（ｍ）参照）を生成し、更に、エラー信号Ｓｅｒを出力する。この断線判定回路６は、断線検出部としての機能を有する。上記断線判定回路６は、接続点Ｍ−（または接続点Ｍ＋）の電圧が変化した箇所を判定すると共に、その変化が正常であるか異常であるかを判定して、切替判定信号Ｓｈ１（Ｓｈ２）を生成する。
【００２７】
具体的には、断線判定回路６は、第１オフ時間信号Ｓｏ１の立上り時点で（時刻ｔ１３、ｔ２３、ｔ３３）、第１の検出信号Ｓｃ１がロウレベルのとき（接続点Ｍ−の電圧が切り替わったとき（正常時））、切替判定信号Ｓｈ１をロウレベル（図２（ｋ）参照）にする。一方、断線判定回路６は、第１オフ時間信号Ｓｏ１の立上り時点で（時刻ｔ１３、ｔ２３、ｔ３３）、第１の検出信号Ｓｃ１がハイレベルのとき（接続点Ｍ−の電圧が切り替わらなかったとき（異常時））、切替判定信号Ｓｈ１をハイレベル（図３（ｋ）参照）にする。
【００２８】
また同様にして、断線判定回路６は、第２オフ時間信号Ｓｏ２の立上り時点で、第２の検出信号Ｓｃ２がロウレベルのとき（接続点Ｍ−の電圧が切り替わったとき（正常時））、切替判定信号Ｓｈ２をロウレベルにする。一方、断線判定回路６は、第２オフ時間信号Ｓｏ２の立上り時点で、第２の検出信号Ｓｃ２がハイレベルのとき（接続点Ｍ−の電圧が切り替わらなかったとき（異常時））、切替判定信号Ｓｈ２をハイレベルにする。尚、本実施形態では、第２オフ時間信号Ｓｏ２及び第２の検出信号Ｓｃ２は、ずっとロウレベルであるから、切替判定信号Ｓｈ２もずっとロウレベルである。
【００２９】
そして、切替判定信号Ｓｈ３は、切替判定信号Ｓｈ１と切替判定信号Ｓｈ２のオアをとって、更に、第１オフ時間信号Ｓｏ１または第２オフ時間信号Ｓｏ２の立上りから時間ｄ４だけディレイさせた信号である（図３（ｍ）参照）。
【００３０】
更に、断線判定回路６は、接続点Ｍ−の電圧と接続点Ｍ＋の電圧が異電位から同電位（駆動から還流）になったときにおいて、切替判定信号Ｓｈ３がハイレベルのとき、エラー信号Ｓｅｒをハイレベルにして出力し、それ以外のとき、即ち、接続点Ｍ−の電圧と接続点Ｍ＋の電圧が同電位から異電位（還流から駆動）になったときには、切替判定信号Ｓｈ３がハイレベルであっても、エラー信号Ｓｅｒをロウレベルにするようにしている。具体的には、断線判定回路６は、送信許可信号Ｓａがロウレベルのときは、エラー信号Ｓｅｒをロウレベルにし、送信許可信号Ｓａの立上り時点（時刻ｔ２２）で、切替判定信号Ｓｈ３がハイレベルのとき、エラー信号Ｓｅｒをハイレベルにし、上記時点以降、ハイレベルのエラー信号Ｓｅｒを出力し続ける（図３（ｍ）、（ｎ）、（ｏ）参照）。
【００３１】
断線判定回路６の上記した各信号処理を実現する具体的構成を、ロジック回路で構成した一例を、図７に示す。この図７に示すように、断線判定回路６は、切替判定信号Ｓｈ１を出力する第１判定回路４１と、切替判定信号Ｓｈ２を出力する第２判定回路４２と、ＯＲ回路４３と、Ｄフリップフロップ４４と、ＯＲ回路４５と、ディレイ回路４６と、Ｄフリップフロップ４７とを、図示するように接続して構成されている。
【００３２】
第１判定回路４１は、ＮＡＮＤ回路４８、４９、Ｄフリップフロップ５０、５１、ＮＯＴ回路５２、５３、５４、ＯＲ回路５５、５６、５７、ＡＮＤ回路５８、５９を、図示するように接続して構成されている。そして、第１判定回路４１の第１の入力端子４１ａに検出期間設定回路４からの第１オフ時間信号Ｓｏ１を入力させ、第２の入力端子４１ｂに出力検出回路５からの第１の検出信号Ｓｃ１を入力させ、出力端子４１ｃから第１の切替判定信号Ｓｈ１を出力させている。尚、Ｄフリップフロップ５０、５１の入力端子５０ａ、５１ａに、半導体スイッチ制御回路３からの第１の駆動信号Ｓｄ１、第２の駆動信号Ｓｄ２を入力させている。
【００３３】
また、第２判定回路４２は、第１判定回路４１と同じロジック回路で構成されている。そして、第２判定回路４２の第１の入力端子４２ａに検出期間設定回路４からの第２オフ時間信号Ｓｏ２を入力させ、第２の入力端子４２ｂに出力検出回路５からの第２の検出信号Ｓｃ２を入力させ、出力端子４２ｃから第２の切替判定信号Ｓｈ２を出力させている。尚、Ｄフリップフロップ５０、５１の入力端子５０ａ、５１ａに、半導体スイッチ制御回路３からの第３の駆動信号Ｓｄ３、第４の駆動信号Ｓｄ４を入力させている。
【００３４】
ＯＲ回路４３は、第１判定回路４１からの定信号Ｓｈ１と、第２判定回路４２からの切替判定信号Ｓｈ２を入力し、切替判定信号Ｓｈ１と切替判定信号Ｓｈ２のオア信号を出力し、Ｄフリップフロップ４４の入力端子４４ａに入力させる。また、ＯＲ回路４５は、検出期間設定回路４からの第１オフ時間信号Ｓｏ１と第２オフ時間信号Ｓｏ２を入力し、第１オフ時間信号Ｓｏ１と第２オフ時間信号Ｓｏ２のオア信号を出力し、ディレイ回路４６を介してＤフリップフロップ４４のクロック端子４４ｂに入力させる。ディレイ回路４６は、入力信号に対して時間ｄ４だけ遅らせた信号を出力する。
【００３５】
Ｄフリップフロップ４４の出力端子４４ｃからは、切替判定信号Ｓｈ３が出力され、この切替判定信号Ｓｈ３は、Ｄフリップフロップ４７の入力端子４７ａに入力される。Ｄフリップフロップ４７のクロック端子４７ｂには、検出期間設定回路４からの送信許可信号Ｓａが入力される。そして、Ｄフリップフロップ４７の出力端子４７ｃからエラー信号Ｓｅｒが出力される。
【００３６】
次に、上記構成の動作について、図２及び図３のタイムチャートに従って説明する。図２は、モータ７が正常な場合の動作を示し、図３は、モータ７が異常な場合（モータ７が断線した場合）の動作を示す。
【００３７】
まず、モータ７が正常な場合の動作について、図２を参照して説明する。時刻ｔ１１で第１の駆動信号Ｓｄ１がハイレベルになると、第１のＭＯＳＦＥＴ８がオンされる。このとき、第２の駆動信号Ｓｄ２がハイレベル、第３の駆動信号Ｓｄ３がロウレベル、第４の駆動信号Ｓｄ４がハイレベルであるから、図１において実線の矢印Ｒ１で示すように、第１のＭＯＳＦＥＴ８、モータ７及び第４のＭＯＳＦＥＴ１１を通る電流が流れ、モータ７が駆動され、駆動状態となる。この駆動状態では、接続点Ｍ−の電圧は電源＋Ｂの電圧となるから、第１の検出信号Ｓｃ１は上記時刻ｔ１１でハイレベルになる。
【００３８】
この後、上記駆動状態で、即ち、実線の矢印Ｒ１で示す電流が流れている状態で、時刻ｔ２で第１の駆動信号Ｓｄ１がロウレベルになると、第１のＭＯＳＦＥＴ８がオフされる。すると、フライバックが起こり（モータ７に逆起電力が発生し）、図１において破線の矢印Ｒ２で示すように、第２のＭＯＳＦＥＴ９のＦＷＤ１３、モータ７及び第４のＭＯＳＦＥＴ１１を通る電流が流れ、モータ７が還流状態となる。
【００３９】
上記還流状態となると、接続点Ｍ−の電圧が急激に低下してグランドレベルになるから、第１の検出信号Ｓｃ１が上記時刻ｔ２でロウレベルになる。
また、第１オフ時間信号Ｓｏ１は、上記時刻ｔ１から時間ｄ２だけディレイした時刻ｔ１３で、ハイレベルとなり、出力検出回路５により検出された検出信号Ｓｃ１が断線判定回路６に有効に受け付けられる（即ち、出力検出回路５の電圧検出が有効になる）ようになる。この有効検出状態は、時刻ｔ１４で第１オフ時間信号Ｓｏ１がロウレベルになるまで続く。
【００４０】
モータ７が正常な場合は、時刻ｔ２３で第１オフ時間信号Ｓｏ１がハイレベルになったとき、第１の検出信号Ｓｃ１がロウレベルであるから、切替判定信号Ｓｈ１及びＳｈ３はロウレベルのままである。従って、時刻ｔ２２で、送信許可信号Ｓａがハイレベルになっても、エラー信号Ｓｅｒはロウレベルのままである（即ち、エラーは検出されず、正常と判断される）。
【００４１】
次に、モータ７が異常な場合例えば断線した場合の動作について、図３を参照して説明する。時刻ｔ１１で第１の駆動信号Ｓｄ１がハイレベルになると、第１のＭＯＳＦＥＴ８がオンされる。このとき、第２の駆動信号Ｓｄ２がハイレベル、第３の駆動信号Ｓｄ３がロウレベル、第４の駆動信号Ｓｄ４がハイレベルであるから、図１において実線の矢印Ｒ１で示すように、電流が流れ、モータ７が駆動され、駆動状態となる。この駆動状態では、接続点Ｍ−の電圧は電源＋Ｂの電圧となるから、第１の検出信号Ｓｃ１は上記時刻ｔ１１でハイレベルになる。
【００４２】
この後、上記駆動状態で、即ち、実線の矢印Ｒ１で示す電流が流れている状態で、時刻ｔ２で第１の駆動信号Ｓｄ１がロウレベルになると、第１のＭＯＳＦＥＴ８がオフされる。しかし、この場合、モータ７が断線しているので、フライバックが起こらないから、接続点Ｍ−の電圧は、電源＋Ｂの電圧のままとなる。このため、第１の検出信号Ｓｃ１も、上記時刻ｔ２を過ぎてもハイレベルのままとなる。
【００４３】
また、第１オフ時間信号Ｓｏ１は、上記時刻ｔ２から時間ｄ２だけディレイした時刻ｔ２３で、ハイレベルとなり、出力検出回路５により検出された検出信号Ｓｃ１が断線判定回路６に有効に受け付けられる（即ち、出力検出回路５の電圧検出が有効になる）ようになる。
【００４４】
ここで、モータ７が断線している場合は、時刻ｔ２３で第１オフ時間信号Ｓｏ１がハイレベルになったとき、第１の検出信号Ｓｃ１がハイレベルであるから、切替判定信号Ｓｈ１及びＳｈ３はハイレベルとなる。従って、時刻ｔ２２で、送信許可信号Ｓａがハイレベルになると、エラー信号Ｓｅｒはハイレベルとなり、そのハイレベル状態が保持される（即ち、エラーが検出され、モータ７の異常（断線）と判断される）。
【００４５】
尚、異常時においては、上記時刻ｔ２を過ぎても、接続点Ｍ−の電圧が電源＋Ｂの電圧のままとなっているが、時刻ｔ２１で、第２の駆動信号Ｓｄ２がハイレベルになると、第２のＭＯＳＦＥＴ９がオンするため、接続点Ｍ−の電圧がグランドレベルになる。従って、上記時刻ｔ２１で、第１の検出信号Ｓｃ１もロウレベルとなる。
【００４６】
次に、半導体スイッチ制御回路３、検出期間設定回路４、出力検出回路５及び断線判定回路６の動作を１つの制御動作として概略的にまとめたものを、図８のフローチャートに示す。この図８のステップＳ１０においては、半導体スイッチ制御回路３は、モータ制御信号ＩＮＭ及びＩＮＰを入力する。続いて、ステップＳ２０へ進み、半導体スイッチ制御回路３は、モータ制御信号ＩＮＭ及びＩＮＰに基づいて、駆動信号Ｓｄ１〜Ｓｄ４を出力する。
【００４７】
そして、ステップＳ３０へ進み、検出期間設定回路４により設定したＯＦＦ時間（オフ時間信号Ｓｏ１、Ｓｏ２）において、出力検出回路５により接続点Ｍ−、Ｍ＋の電圧を検出する。次いで、ステップＳ４０へ進み、断線判定回路６により、接続点Ｍ−、Ｍ＋の電圧が切り替わっているか否かを判断する。ここで、接続点Ｍ−、Ｍ＋の電圧が切り替わっているときには（ステップＳ４０にて「ＹＥＳ」）、ステップＳ７０へ進み、モータ７の断線なしと判断し、エラー信号Ｓｅｒをロウレベル（Ｌ）に設定する。尚、これ以降は、ステップＳ１０へ戻り、本制御を繰り返し実行する。
【００４８】
また、上記ステップＳ４０において、接続点Ｍ−、Ｍ＋の電圧が切り替わっていないときには（「ＮＯ」）、ステップＳ５０へ進み、検出期間設定回路４及び断線判定回路６により、駆動から還流への切り替わり（還流動作）であるか否かを判断する。ここで、駆動から還流への切り替わりであるときには（ステップＳ５０にて「ＹＥＳ」）、ステップＳ６０へ進み、モータ７の断線ありと判断し、エラー信号Ｓｅｒをハイレベル（Ｈ）に設定する。この後は、断線ありのエラーが発生したことを例えばユーザに報知すると共に、本制御を終了（異常終了）する。
【００４９】
このような構成の本実施形態においては、モータ７を駆動するハーフブリッジ回路２の上下アームがいずれもオフとなるオフ期間を検出し、前記上下アームの相互接続点Ｍ−、Ｍ＋の電圧の切り替わりを検出し、前記オフ期間中における前記相互接続点Ｍ−、Ｍ＋の電圧の検出結果に基づいて前記モータ７の断線を検出するように構成した。この構成によれば、ハーフブリッジ回路２の上下アームがいずれもオフするときに、上下アームの相互接続点Ｍ−、Ｍ＋の電圧が切り替わるか否かだけを判定すればよいので、従来構成と比べて、例えば精度の低いコンパレータを用いることができ、また、ノイズに対しても強い構成とすることができるから、製造コストを安くすることができる。そして、上記実施形態では、モータ７の負荷が小さくても、ハーフブリッジ回路２の上下アームがいずれもオフするときに、フライバックにより上下アームの相互接続点Ｍ−、Ｍ＋の電圧が切り替わるので、モータ７の断線の誤検出を防止することができる。
【００５０】
また、上記実施形態では、前記オフ期間中において、前記上下アームの相互接続点Ｍ−、Ｍ＋の電圧が切替らないことを検出したときに、モータ７が断線していると判断するように構成したので、簡単な構成にて容易にモータ７の断線を検出することができる。
【００５１】
ところで、ハーフブリッジ回路２の上下アームの相互接続点Ｍ−、Ｍ＋の電圧が同電位から異電位になった場合（即ち、還流状態から駆動状態に切り替わった場合）には、同電位であるときにモータ７のコイル電流が０Ａになっていることがある。このような場合、モータ７が断線していなくても、同電位から異電位に切り替わったときに、フライバックが起きないため、相互接続点Ｍ−、Ｍ＋の電圧が切替らない。このため、相互接続点Ｍ−、Ｍ＋の電圧が切替らないことを検出したときに、モータ７が断線していると誤判断するおそれがある。
【００５２】
これに対して、上記実施形態では、上下アームの相互接続点Ｍ−、Ｍ＋の電圧が異電位から同電位になったときに、前記モータ７の断線の判断処理を実行し、前記上下アームの相互接続点Ｍ−、Ｍ＋の電圧が同電位から異電位になったときには、前記モータ７の断線の判断処理を実行しないように構成したので、断線検出の誤判断を防止することができる。尚、本実施形態の上記した構成を、上下アームの接続状態が、前記モータ７を駆動する状態から還流する状態へ切り替えられた場合に、前記モータ７の断線の判断処理を実行する構成と表現しても良く、このように構成した場合も、断線検出の誤判断を防止することができる。
【００５３】
尚、上記実施形態では、誘導性負荷として例えばモータ７に適用したが、これに限られるものではなく、ソレノイド等の他の誘導性負荷に適用しても良い。また、上記実施形態では、ハーフブリッジ回路２の半導体スイッチを例えばＭＯＳＦＥＴ８〜１１で構成したが、他の半導体スイッチ、パワートランジスタ、ＩＧＢＴ、サイリスタ等で構成しても良い。
【符号の説明】
【００５４】
図面中、１は駆動回路、２はハーフブリッジ回路、３は半導体スイッチ制御回路、４は検出期間設定回路（オフ期間検出部）、５は出力検出回路（切替検出部）、６は断線判定回路（断線検出部）、７はモータ（誘導性負荷）、８〜１１はＭＯＳＦＥＴ、１２〜１５はＦＷＤである。
【図１】
2017015651.tif 000003
【図２】
2017015651.tif 000004
【図３】
2017015651.tif 000005
【図４】
2017015651.tif 000006
【図５】
2017015651.tif 000007
【図６】
2017015651.tif 000008
【図７】
2017015651.tif 000009
【図８】
2017015651.tif 000010