(57)【要約】【課題】設定された値に応じたオン時間を有する第１信号及び該第１信号とオン期間が重ならない第２信号を周期的に発生する発生部に設定する値の最小の増分を、比較的小さい処理負荷で実際の増分よりも実質的に小さくすることが可能な信号発生回路、電圧変換装置及びコンピュータプログラムを提供する。【解決手段】。ＣＰＵ１１は、発生部１６が発生する第１信号のＮ周期毎に、目標の値Ｘに最も近い設定値Ｙ及び２番目に近い設定値Ｚを特定し、特定したＹ及びＺの大きさとＸの大きさとを比較した結果により、Ｙ及びＺの中から第１信号のＮ個の設定値を決定して、第１信号の１周期毎に１つずつ発生部１６に設定する。ＣＰＵ１１は、また、Ｎ周期の第１周期における第２信号のオフ時間を設定するための値を、同じＮ周期について決定した設定可能値のうち小さい方の設定可能値及び所定値の加算値として算出し、算出した値を発生部１６に設定する。【選択図】図１
2017085424.tif 000002
【特許請求の範囲】
【請求項１】
設定された値に応じたオン時間を有する第１信号及び該第１信号とオン期間が重ならない第２信号を周期的に発生する発生部と、所定の値に応じて前記発生部に設定可能な設定可能値を前記第１信号の１周期毎に設定する制御部とを備える信号発生回路において、
前記発生部は、前記第２信号のオフ時間を、前記第１信号のオン時間と同一の精度で設定可能であり、
前記制御部は、
前記第１信号のＮ周期（Ｎは２以上の自然数）毎に、前記所定の値に最も近い設定可能値及び２番目に近い設定可能値を特定する特定部と、
該特定部で特定した２つの設定可能値及び前記所定の値夫々の大きさに基づいて、前記２つの設定可能値の中からＮ個の設定可能値を決定する決定部と、
前記Ｎ周期の第１周期における前記第２信号のオフ時間を、前記決定部で決定した設定可能値のうち小さい方の設定可能値及び所定値の加算値により前記発生部に設定する設定部と
を有する
ことを特徴とする信号発生回路。
【請求項２】
前記所定値は、前記第２信号のオフ時間を前記第１及び第２信号が共にオフになるべき時間に設定するための値よりも前記設定可能値の最小単位だけ大きい値であることを特徴とする請求項１に記載の信号発生回路。
【請求項３】
前記決定部は、前記Ｎ個の設定可能値を、Ｍ個（Ｍは２≦Ｍ≦Ｎを満たす自然数）の設定可能値の平均的な値が前記所定の値に最も近くなるように順次決定することを特徴とする請求項１又は２に記載の信号発生回路。
【請求項４】
前記決定部は、前記Ｎ個の設定可能値を、各設定可能値の平均的な値が、前記所定の値に最も近くなるように決定することを特徴とする請求項１又は２に記載の信号発生回路。
【請求項５】
所定の値及びＮ個の設定可能値の対応関係を記憶する記憶部を備え、
該記憶部は、Ｎ個の設定可能値を、各設定可能値の平均的な値が、対応する所定の値に最も近くなるように予め決定して記憶してあり、
前記決定部は、前記所定の値に対応するＮ個の設定可能値を前記記憶部から読み出して決定する
ことを特徴とする請求項１又は２に記載の信号発生回路。
【請求項６】
請求項１から５の何れか１項に記載の信号発生回路と、該信号発生回路が発生した第１信号のデューティに応じたスイッチングによって電圧を変換する電圧変換回路と、該電圧変換回路が変換した電圧を検出する検出部とを備える電圧変換装置であって、
前記信号発生回路が備える制御部は、前記検出部が検出した電圧に基づくＰＷＭ制御により、前記所定の値を算出する算出部を備えることを特徴とする電圧変換装置。
【請求項７】
設定された値に応じたオン時間を有する第１信号及び該第１信号とオン期間が重ならない第２信号を周期的に発生する発生部と、所定の値に応じて前記発生部に設定可能な設定可能値を前記第１信号の１周期毎に設定する制御部とを備える信号発生回路における前記制御部で実行可能なコンピュータプログラムにおいて、
前記制御部を、
前記第１信号のＮ周期（Ｎは２以上の自然数）毎に、前記所定の値に最も近い設定可能値及び２番目に近い設定可能値を特定する特定部、
該特定部で特定した２つの設定可能値及び前記所定の値夫々の大きさに基づいて、前記２つの設定可能値の中からＮ個の設定可能値を決定する決定部、並びに
前記Ｎ周期の第１周期における前記第２信号のオフ時間を、前記決定部で決定した設定可能値のうち小さい方の設定可能値及び所定値の加算値により前記発生部に設定する設定部
として機能させることを特徴とするコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、設定された値に応じたオン時間を有する第１信号及び該第１信号とオン期間が重ならない第２信号を周期的に発生する発生部と、目標の値に応じて発生部に設定可能な値を設定する制御部とを備える信号発生回路、電圧変換装置及びコンピュータプログラムに関する。
【背景技術】
【０００２】
従来、スイッチング素子をＰＷＭ信号で駆動することによって電圧を変換する電圧変換装置が広く利用されている。このＰＷＭ制御方式の電圧変換装置では、例えば電圧の目標値に基づいて電圧指令値を算出し、算出した電圧指令値に応じた値をＰＷＭ信号の発生部に設定することによって、設定された値に応じたデューティのＰＷＭ信号を発生する。このように、スイッチング素子を駆動するＰＷＭ信号のデューティを電圧の目標値に応じて変化させることにより、電圧の目標値に応じた出力電圧が得られる。
【０００３】
ＰＷＭ信号により駆動されるスイッチング素子がブリッジ接続されている場合、又はスイッチングに伴ってインダクタンスを有する回路に還流する電流を同期整流する場合には、直列的に接続された２つのスイッチング素子が同時にオンするタイミングが生じないようにするために、一方のスイッチング素子がオフしてから他のスイッチング素子がオンするまでの間に、所謂デッドタイムが設けられる。
【０００４】
ここで、ＰＷＭ信号の発生部に設定可能な値（以下、設定可能値という）の最小の増分（即ち最小単位）が比較的大きい場合は、目標値の変化に対してＰＷＭ信号のデューティを滑らかに変化させることができなくなり、出力電圧が階段状に変化することとなる。また例えば、ＰＷＭ制御による操作量としてＰＷＭ信号の発生部に設定すべき目標の値が算出される場合、目標の値の最小の増分よりも設定可能値の最小の増分の方が大きいときは、目標値の変化及び負荷変動に対してＰＷＭ信号のデューティを滑らかに変化させることができなくなり、出力電圧に誤差が生じる。
【０００５】
これに対し、特許文献１には、ＰＷＭ信号のオン／オフ時間をＰＷＭ制御の１周期毎に演算する際に、電圧指令値を被除数とする除算の剰余を切り捨てて演算することによってオン／オフ時間を算出し、算出結果に基づいてＰＷＭパルスを出力するＰＷＭインバータが開示されている。上記の演算で生じた剰余は、オン／オフ時間に反映されずに切り捨てられた電圧指令値に相当する。
【０００６】
このＰＷＭインバータでは、切り捨てた剰余を次の周期以降の演算における電圧指令値に順次加算することにより、前回の演算でオン／オフ時間に反映されなかった剰余が次回の演算の際に新たなオン／オフ時間に反映され、その際の剰余が更に次の演算に反映されることが繰り返される。このため、ＰＷＭ信号の発生部に対して設定されるオン／オフ時間の平均値を、本来設定されるべき目標のオン／オフ時間に近づけることができる。つまり、発生部に設定される値の最小の増分を、平均的には実際の増分よりも小さくすることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平３−９８４７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に開示された技術では、ＰＷＭ制御の１周期毎に除算を含む演算を実行してＰＷＭ信号のオン／オフ時間を決定するため、１周期毎に多大な処理負荷が発生する。また、特許文献１では、上述のデッドタイムが考慮されていないため、一定のデッドタイムが確保されるようにするためには、インバータ変換器部に含まれる少なくとも２つのスイッチング素子に対するＰＷＭ信号のオン時間を別々に算出する必要がある。このため、処理能力が低い安価なマイクロコンピュータでは、目標値の変化が比較的少ない場合であっても、上記の演算処理と通信等の他の処理とを並列的に、且つ安定的に実行することができない虞があった。
【０００９】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、設定された値に応じたオン時間を有する第１信号及び該第１信号とオン期間が重ならない第２信号を周期的に発生する発生部に設定する値の最小の増分を、比較的小さい処理負荷で実際の増分よりも実質的に小さくすることが可能な信号発生回路、電圧変換装置及びコンピュータプログラムを提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る信号発生回路は、設定された値に応じたオン時間を有する第１信号及び該第１信号とオン期間が重ならない第２信号を周期的に発生する発生部と、所定の値に応じて前記発生部に設定可能な設定可能値を前記第１信号の１周期毎に設定する制御部とを備える信号発生回路において、前記発生部は、前記第２信号のオフ時間を、前記第１信号のオン時間と同一の精度で設定可能であり、前記制御部は、前記第１信号のＮ周期（Ｎは２以上の自然数）毎に、前記所定の値に最も近い設定可能値及び２番目に近い設定可能値を特定する特定部と、該特定部で特定した２つの設定可能値及び前記所定の値夫々の大きさに基づいて、前記２つの設定可能値の中からＮ個の設定可能値を決定する決定部と、前記Ｎ周期の第１周期における前記第２信号のオフ時間を、前記決定部で決定した設定可能値のうち小さい方の設定可能値及び所定値の加算値により前記発生部に設定する設定部とを有することを特徴とする。
【００１１】
本発明に係る信号発生回路は、前記所定値は、前記第２信号のオフ時間を前記第１及び第２信号が共にオフになるべき時間に設定するための値よりも前記設定可能値の最小単位だけ大きい値であることを特徴とする。
【００１２】
本発明に係る信号発生回路は、前記決定部は、前記Ｎ個の設定可能値を、Ｍ個（Ｍは２≦Ｍ≦Ｎを満たす自然数）の設定可能値の平均的な値が前記所定の値に最も近くなるように順次決定することを特徴とする。
【００１３】
本発明に係る信号発生回路は、前記決定部は、前記Ｎ個の設定可能値を、各設定可能値の平均的な値が、前記所定の値に最も近くなるように決定することを特徴とする。
【００１４】
本発明に係る信号発生回路は、所定の値及びＮ個の設定可能値の対応関係を記憶する記憶部を備え、該記憶部は、Ｎ個の設定可能値を、各設定可能値の平均的な値が、対応する所定の値に最も近くなるように予め決定して記憶してあり、前記決定部は、前記所定の値に対応するＮ個の設定可能値を前記記憶部から読み出して決定することを特徴とする。
【００１５】
本発明に係る電圧変換装置は、上述の信号発生回路と、該信号発生回路が発生した第１信号のデューティに応じたスイッチングによって電圧を変換する電圧変換回路と、該電圧変換回路が変換した電圧を検出する検出部とを備える電圧変換装置であって、前記信号発生回路が備える制御部は、前記検出部が検出した電圧に基づくＰＷＭ制御により、前記所定の値を算出する算出部を備えることを特徴とする。
【００１６】
本発明に係るコンピュータプログラムは、設定された値に応じたオン時間を有する第１信号及び該第１信号とオン期間が重ならない第２信号を周期的に発生する発生部と、所定の値に応じて前記発生部に設定可能な設定可能値を前記第１信号の１周期毎に設定する制御部とを備える信号発生回路における前記制御部で実行可能なコンピュータプログラムにおいて、前記制御部を、前記第１信号のＮ周期（Ｎは２以上の自然数）毎に、前記所定の値に最も近い設定可能値及び２番目に近い設定可能値を特定する特定部、該特定部で特定した２つの設定可能値及び前記所定の値夫々の大きさに基づいて、前記２つの設定可能値の中からＮ個の設定可能値を決定する決定部、並びに前記Ｎ周期の第１周期における前記第２信号のオフ時間を、前記決定部で決定した設定可能値のうち小さい方の設定可能値及び所定値の加算値により前記発生部に設定する設定部として機能させることを特徴とする。
【００１７】
本発明にあっては、所定の値が、発生部に設定すべき目標の値であり、制御部は、目標の値に応じて発生部に設定可能な設定可能値を決定して設定し、発生部は、設定された設定可能値に応じたオン時間を有する第１信号と、該第１信号とはオン期間の重なりがない第２信号とを周期的に発生する。具体的に、制御部は、発生部が発生する第１信号のＮ周期毎に、目標の値に最も近い設定可能値及び２番目に近い設定可能値を特定し、特定した２つの設定可能値の大きさと目標の値の大きさとを比較した結果により、特定した２つの設定可能値の中からＮ個の設定可能値を決定して、第１信号の１周期毎に１つずつ発生部に設定する。制御部は、また、Ｎ周期の第１周期における第２信号のオフ時間を設定するための値を、同じＮ周期について決定した設定可能値のうち小さい方の設定可能値及び所定値の加算値として算出し、算出した値を発生部に設定する。
これにより、制御部が決定するＮ個の設定可能値について目標の値に最も近い設定可能値及び２番目に近い設定可能値の割合が適宜決定されるため、Ｎ個の設定可能値の平均的な値が、設定可能値の最小の増分よりもきめ細かく調整される。また、第２信号のオフ時間の設定がＮ周期に１回で済むため、制御部の処理負荷が低減される。
【００１８】
本発明にあっては、第２信号のオフ時間を第１及び第２信号が共にオフになるべき時間に設定するための値よりも、第１信号の設定可能値の最小単位だけ大きい値を、上記の所定値とする。
これにより、Ｎ周期内で第１信号のオン時間が変動した場合であっても、第１信号及び第２信号についてのデッドタイムが確保される。
【００１９】
本発明にあっては、制御部は、目標の値に最も近い設定可能値を１個目の設定可能値と決定し、１個目からＭ個目（２≦Ｍ≦Ｎ）までの設定可能値の平均的な値が目標の値に最も近くなるように、Ｍ個目の設定可能値を決定することをＮ−１回だけ繰り返す。
これにより、信号のＮ周期中のどの周期にあっても、第１周期からその周期までに発生部に設定された設定可能値の平均的な値が目標の値に最も近くなる。
【００２０】
本発明にあっては、制御部は、Ｎ個全ての設定可能値の平均的な値が目標の値に最も近くなるようにＮ個の設定可能を決定する。
これにより、信号のＮ周期全体について、発生部に設定されたＮ個の設定可能値の平均的な値が目標の値に最も近くなる。
【００２１】
本発明にあっては、その平均的な値が目標の値に最も近くなるように予め算出されたＮ個の設定可能値と、目標の値との対応関係が記憶部に記憶されている。制御部は、目標の値に対応して発生部に設定すべきＮ個の設定可能値を記憶部から読み出して決定する。
これにより、目標の値に応じて決定すべきＮ個の設定可能値が、制御部による制御の実行時に容易に決定される。
【００２２】
本発明にあっては、上述の信号発生回路が発生した第１信号のデューティに応じたスイッチングによって電圧変換回路が電圧を変換し、変換された電圧に基づくＰＷＭ制御により、信号発生回路の制御部が発生部に設定すべき目標の値を算出する。
これにより、信号を周期的に発生する発生部に設定する値の最小の増分を、比較的小さい処理負荷で実際の増分よりも実質的に小さくすることが可能な信号発生回路が電圧変換装置に適用されて、出力電圧の精度が向上する。
【発明の効果】
【００２３】
本発明によれば、制御部が決定するＮ個の設定可能値について目標の値に最も近い設定可能値及び２番目に近い設定可能値の割合が適宜決定されるため、Ｎ個の設定可能値の平均的な値が、設定可能値の最小の増分よりもきめ細かく調整される。また、第２信号のオフ時間の設定がＮ周期に１回で済むため、制御部の処理負荷が低減される。
従って、設定された値に応じたデューティを有する信号を周期的に発生する発生部に設定する値の最小の増分を、比較的小さい処理負荷で実際の増分よりも実質的に小さくすることが可能となる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態１に係る電圧変換装置の構成例を示すブロック図である。
【図２】本発明の実施の形態１に係る信号発生回路の一部の構成例を示すブロック図である。
【図３】発生部が第１信号を発生する動作を説明するためのタイミング図である。
【図４】Ｎ周期分の設定値によってＰＷＭ信号の平均的なオン時間が定まる動作を説明するためのタイミング図である。
【図５】第１信号のオン時間、第２信号のオフ時間、及びデッドタイムの関係を説明するためのタイミング図である。
【図６】本発明の実施の形態１に係る信号発生回路でＮ個の設定値を決定する方法を説明するための説明図である。
【図７】本発明の実施の形態１に係る信号発生回路でＰＷＭ割込処理を実行するＣＰＵの処理手順を示すフローチャートである。
【図８】本発明の実施の形態１における設定値決定のサブルーチンに係るＣＰＵの処理手順を示すフローチャートである。
【図９】本発明の実施の形態１に係る信号発生回路で目標の値に応じて決定されたＮ個の設定値の一覧を示す図表である。
【図１０】本発明の実施の形態２に係る信号発生回路でＮ個の設定値を決定する方法を説明するための説明図である。
【図１１】本発明の実施の形態２における設定値決定のサブルーチンに係るＣＰＵの処理手順を示すフローチャートである。
【図１２】本発明の実施の形態２に係る信号発生回路で目標の値に応じて決定されたＮ個の設定値の一覧を示す図表である。
【図１３】本発明の実施の形態３に係る信号発生回路でＰＷＭ割込処理を実行するＣＰＵの処理手順を示すフローチャートである。
【発明を実施するための形態】
【００２５】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は、本発明の実施の形態１に係る電圧変換装置の構成例を示すブロック図であり、図２は、本発明の実施の形態１に係る信号発生回路の一部の構成例を示すブロック図である。図中１は信号発生回路であり、信号発生回路１は、周期が一定でオン時間及びオフ時間が夫々変化する２つのＰＷＭ信号を発生して電圧変換回路２に与える。電圧変換回路２は、外部のバッテリ３の電圧を変換して外部の負荷４に供給する。ここでは電圧変換回路２がバッテリ３の電圧を降圧するが、バッテリ３の電圧を昇圧又は昇降圧するものであってもよい。
【００２６】
信号発生回路１は、ＣＰＵ（Central Processing Unit ）１１を有するマイクロコンピュータである。ＣＰＵ１１は、プログラム等の情報を記憶するＲＯＭ（Read Only Memory ）１２、一時的に発生した情報を記憶するＲＡＭ（Random Access Memory ）１３、アナログの電圧をデジタル値に変換するＡ／Ｄ変換器１４、複数の割込要求を処理する割込コントローラ１５、及び２つのＰＷＭ信号を発生する発生部１６と互いにバス接続されている。信号発生回路１のうち、発生部１６を除いたものが制御部１０であるが、発生部１６が制御部１０に含まれていてもよい。
【００２７】
割込コントローラ１５は、複数の割込要求を受け付け可能に構成されており、何れかの割込要求を受け付けた場合、ＣＰＵ１１に対してインタラプトを要求する信号（所謂ＩＮＴ信号）を与え、ＣＰＵ１１からアクノレッジ信号（所謂ＩＮＴＡ信号）が与えられたときに、各割込要求に対応する割込ベクタをバスに送出する。バスに送出された割込ベクタがＣＰＵ１１に読み込まれた場合、ＣＰＵ１１が各割込要求に対応する割込処理を実行するようになっている。
【００２８】
電圧変換回路２は、ドレインがバッテリ３の正極端子に接続されたＮチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：以下、単にＦＥＴという）２１と、該ＦＥＴ２１のソース及びバッテリ３の負極端子夫々にドレイン及びソースが接続された同期整流用のＦＥＴ２２と、発生部１６から与えられたＰＷＭ信号に基づいてＦＥＴ２１及びＦＥＴ２２夫々のゲートに駆動信号を与える駆動回路２６とを備える。以下、ＦＥＴ２１及び２２夫々をＨｉ側ＦＥＴ及びＬｏ側ＦＥＴともいう。
【００２９】
ＦＥＴ２２のドレイン及びソース間には、インダクタ２３及び抵抗器２４の直列回路を介して負荷４が接続されている。負荷４には、コンデンサ２５が並列に接続されている。抵抗器２４及びコンデンサ２５の接続点の電圧が、Ａ／Ｄ変換器１４に与えられる。抵抗器２４の両端には電流検出器２７が接続されており、電流検出器２７の検出電圧がＡ／Ｄ変換器１４に与えられる。
【００３０】
図２に移って、ＲＯＭ１２は、後述する目標の値に対応付けて予め決定された複数の設定値を記憶する設定値記憶テーブル（記憶部に相当）１２１を含む。但し、本実施の形態１では、設定値記憶テーブル１２１を用いない。
【００３１】
ＲＡＭ１３は、発生部１６が有するレジスタバッファ１６１に対して設定されるべき複数の設定値が記憶される設定値記憶領域１３１を含んでいる。設定値記憶領域１３１に記憶された設定値は、割込コントローラ１５が制御する後述の割込処理にて、順次レジスタバッファ１６１に設定されるようになっている。
【００３２】
発生部１６は、後述するオン時間の設定値及びオフ時間の設定値夫々が設定されるレジスタバッファ１６１及び１６２と、レジスタバッファ１６１及び１６２夫々の内容が周期的にロードされるオン時間レジスタ１６３及びオフ時間レジスタ１６４と、オン時間レジスタ１６３の内容に応じたオン時間を有する第１信号を発生する第１信号発生部１６５と、オフ時間レジスタ１６４の内容に応じたオフ時間を有する第２信号を発生する第２信号発生部１６６とを有する。以下、信号がオンである状態がオン時間だけ継続する期間をオン期間という。
【００３３】
発生部１６は、また、第１信号及び第２信号に共通の周期を設定するための不図示の周期レジスタと、第１信号及び第２信号に共通のオフ時間（所謂デッドタイム）のうち第１信号のオン期間に先立つデッドタイムを設定するための不図示のデッドタイムレジスタとを有する。周期レジスタ及びデッドタイムレジスタには、ＣＰＵ１１による初期化時に所定の値が各別に設定される。
【００３４】
第１信号発生部１６５及び第２信号発生部１６６夫々は、オン時間レジスタ１６３及びオフ時間レジスタ１６４夫々に対してレジスタバッファ１６１及び１６２の内容をロードするためのロード信号を与える。第１信号発生部１６５及び第２信号発生部１６６夫々が発生する第１信号及び第２信号は、不図示の内部クロックの整数倍のオン時間及びオフ時間を有しており、互いにオン期間が重ならない相補的なＰＷＭ信号である。第１信号発生部１６５が発生したＰＷＭ信号は、駆動回路２６を介してＦＥＴ２１（Ｈｉ側ＦＥＴ）に与えられると共に、割込要求の１つとして割込コントローラ１５に与えられる。第２信号発生部１６６が発生したＰＷＭ信号は、駆動回路２６を介してＦＥＴ２２（Ｌｏ側ＦＥＴ）に与えられる。
【００３５】
上述の構成において、信号発生回路１のＣＰＵ１１は、例えば電圧ループ制御及び電流ループ制御を並列的に実行する電流モード制御方式によって負荷４に供給する電圧を制御する。電圧ループ制御では、ＣＰＵ１１は負荷４に供給された出力電圧をＡ／Ｄ変換器１４で変換したデジタル値を、目標の電圧値から減算した偏差に基づいて、後段の電流ループ制御で目標の電流値となる操作量を演算する。この電圧ループ制御では、電圧変換回路２が出力する電圧が制御量である。
【００３６】
電流ループ制御では、ＣＰＵ１１は電流検出器２７の検出電圧をＡ／Ｄ変換器１４で変換したデジタル値を、前段の電圧ループ制御からの目標の電流値から減算した偏差に基づいて、発生部１６に対する操作量を演算する。ＣＰＵ１１は、演算した操作量（所定の値に相当：以下、目標の値という）に応じて発生部１６の第１信号発生部１６５に設定可能なオン時間の設定可能値を決定する。ＣＰＵ１１は、また、上記オン時間の設定可能値と、上述のデッドタイムレジスタに設定された値とに基づいて、第２信号発生部１６６に設定可能なオフ時間の設定可能値を算出する。詳細については後述する。
【００３７】
上述の設定可能値とは、発生部１６に設定されたときに出力のＰＷＭ信号の変化に反映される最小単位（最小の増分）の整数倍の値をいう。第１信号発生部１６５及び第２信号発生部１６６は、設定可能値の最小単位が同一であり、設定可能値によって設定されるオン時間及びオフ時間は、精度が同一である。以下、簡単のために、発生部１６に設定すべく決定又は算出された設定可能値を単に設定値という。発生部１６は、決定されたオン時間の設定値及び算出されたオフ時間の設定値が設定されることにより、決定された設定値に応じたオン時間を有する第１信号と算出された設定値に応じたオフ時間を有する第２信号とを発生する。この電流ループ制御では、電圧変換回路２が出力する電流が制御量である。
【００３８】
ここで、電圧変換装置の出力電圧及び出力電流が時間的に比較的穏やかに変動する場合、上記の電圧ループ制御及び電流ループ制御の制御周期をＰＷＭ周期のＮ倍（Ｎは２以上の自然数）の周期で行っても十分であると言える。そこで本実施の形態１では、ＰＷＭ周期のＮ周期毎に発生部１６に対するＮ周期分のオン時間の設定値をまとめて決定して設定値記憶領域１３１に記憶しておき、ＰＷＭ周期で発生する割込処理にてオン時間の設定値を発生部１６に設定する。
【００３９】
以下では、簡単のためにＮ＝４とするが、これに限定されるものではなく、Ｎは２、３又は５以上であってもよい。また、Ｎ周期分の設定値は必ずしも１周期毎に発生部１６に設定する必要はなく、ある周期と次の周期とで第１信号のオン時間の設定値が変わるときにのみ設定するようにしてもよい。
【００４０】
次に、第１信号発生部１６５がレジスタバッファ１６１の内容に応じたオン時間を有する第１信号を発生する仕組みについて説明する。第２信号発生部１６６がレジスタバッファ１６２の内容に応じたオフ時間を有する第２信号を発生する仕組みについては、オン時間をオフ時間に読み替えることにより、以下の図３の場合と同様になるため、その説明を省略する。但し、第２信号についてレジスタバッファ１６２の内容がＮ周期の間に１回だけ設定される点が、第１信号の場合と異なる（詳細については後述する）。
【００４１】
図３は、発生部１６が第１信号を発生する動作を説明するためのタイミング図である。図３に示す５つのタイミング図は、何れも同一の時間軸を横軸にしてあり、縦軸には、図の上から、第１信号（ＰＷＭ信号）の信号レベル、ＰＷＭ信号に応じて実行される割込処理の実行状態、発生部１６のレジスタバッファ１６１の内容、レジスタバッファ１６１の内容をオン時間レジスタ１６３にロードするためのロード信号のオン／オフ状態、並びにオン時間レジスタ１６３の内容を示してある。
【００４２】
ＰＷＭ信号は、時刻ｔ２１からｔ２２まで、時刻ｔ２２からｔ２３まで、時刻ｔ２３からｔ２４まで、及び時刻ｔ２４からｔ３１までの夫々が、Ｎ周期（Ｎ＝４）における第１周期、第２周期、第３周期、及び第４周期であり、時刻ｔ１４からｔ２１までが、１つ前のＮ周期における第４周期である。ＰＷＭ信号が立ち上がるタイミングは、各周期の開始時点と一致している。但し、簡単のために、図３では上述のデッドタイムを図示していない。ＰＷＭ信号の各周期における信号レベルがＨからＬに変化する時の立ち下がりが、割込コントローラ１５に対する割込要求として受け付けられて割込処理が１回実行される。
【００４３】
具体的には、時刻ｔ１４、ｔ２１、ｔ２２、ｔ２３及びｔ２４夫々から、各周期におけるオン時間Ｔ１４、Ｔ２１、Ｔ２２、Ｔ２３及びＴ２４が経過した時に割込処理が実行される。このうち、第４周期における割込処理は、第１周期、第２周期及び第３周期における割込処理と比較して、次のＮ周期のための設定値をまとめて決定するための時間だけ実行時間が長くなる。決定された設定値は、ＲＡＭ１３に含まれる設定値記憶領域１３１における第１アドレスから第４アドレスまでの連続した記憶領域に、夫々第１設定値、第２設定値、第３設定値及び第４設定値として記憶される。
【００４４】
設定値記憶領域１３１に記憶された第１設定値、第２設定値、第３設定値及び第４設定値夫々は、各設定値が記憶されたときの第４周期における割込処理、並びに次のＮ周期における第１周期、第２周期及び第３周期夫々における割込処理により順次読み出されて、レジスタバッファ１６１に設定される。これにより、第１周期、第２周期、第３周期及び第４周期夫々における割込処理では、レジスタバッファ１６１の内容が、第２設定値、第３設定値、第４設定値及び次のＮ周期のための第１設定値に書き替えられる。
【００４５】
一方、ＰＷＭ信号の信号レベルがＬからＨに変化する時の立ち上がり、即ち時刻ｔ１４、ｔ２１、ｔ２２、ｔ２３、ｔ２４及びｔ３１では、第１信号発生部１６５からオン時間レジスタ１６３に対してレジスタバッファ１６１の内容をロードするためのロード信号が与えられる。これにより、第１周期、第２周期、第３周期及び第４周期夫々の間、オン時間レジスタ１６３の内容は、第１周期分、第２周期分、第３周期分及び第４周期分の設定値に保持される。これらの設定値により、第１周期、第２周期、第３周期及び第４周期夫々におけるＰＷＭ信号のオン時間が定まる。
【００４６】
なお、図３に示す例では、１つ前のＮ周期における第４周期内に、次のＮ周期のための４つの設定値を決定したが、この決定が第４周期内に完了しない場合は、設定値記憶領域１３１をダブルバッファとしておき、設定値記憶領域１３１に対する書き込みと読み出しとが競合しないようにすればよい。具体的には、連続する第４周期、第１周期、第２周期及び第３周期の間に４つの設定値を決定して一方の設定値記憶領域に書き込み、これに続く第４周期、第１周期、第２周期及び第３周期の間に次の４つの設定値を決定して他方の設定値記憶領域に書き込むと共に、各周期における割込処理にて一方の設定値記憶領域から先に決定した４つの設定値を順次読み出すようにすればよい。
【００４７】
次に、目標の値に応じたオン時間の設定値を発生部１６に設定する具体例について説明する。
図４は、Ｎ周期分の設定値によってＰＷＭ信号の平均的なオン時間が定まる動作を説明するためのタイミング図である。図の横軸は時間を表し、縦軸は第１信号（ＰＷＭ信号）の信号レベルを表す。図４では、２つの連続するＮ周期について、ＰＷＭ周期の第１周期、第２周期、第３周期及び第４周期におけるＰＷＭ信号がオン／オフに変化する様子を示してある。各ＰＷＭ周期におけるＰＷＭ信号は、前半がオンであり、後半がオフである。ここでも簡単のためにＮ＝４とする
【００４８】
本実施の形態１では、発生部１６が発生するＰＷＭ信号の周期が１０μｓであり、発生部１６に設定可能なオン時間の設定値の最小単位（即ち最小の増分）が１であって、この最小単位の１がＰＷＭ信号のオン時間の０．０１μｓに対応する。換言すれば、発生部１６が発生する第１信号のオン時間は、０．０１μｓの精度で設定が可能である。その一方で、ＣＰＵ１１がＰＩＤ演算によって算出した目標の値の最小単位は０．０１であるものとする。演算が行われるタイミング及び発生部１６に設定値が設定されるタイミングの例は、図３に示した通りである。
【００４９】
図４に示すタイミングにおいて、先のＮ周期におけるＰＩＤ演算の結果、例として目標の値が４９９．４１である場合を想定する。この目標の値に対してＰＷＭ信号のオン時間の設定値を４９９に設定したときは、ＰＷＭ信号のオン時間が４．９９μｓとなる。また、ＰＷＭ信号のオン時間の設定値を５００に設定したときは、ＰＷＭ信号のオン時間が５．００μｓとなる。このように、オン時間の設定値を１ずつ変更した場合、ＰＷＭ信号のオン時間が０．０１μｓ単位で変化し、目標の値に対応する目標のオン時間である４．９９４０μｓに対する誤差（ここでは０．００４μｓ又は０．００６μｓ）が大きい。
【００５０】
そこで本実施の形態１では、目標の値に対応する目標のオン時間に近いオン時間が得られるオン時間の設定値を決定する。ここでは、目標のオン時間に最も近いオン時間が得られるオン時間の設定値を決定することが好ましい。具体的には、目標の値（４９９．４１）に対応する目標のオン時間が４．９９４１μｓであるから、上述の第１設定値、第２設定値、第３設定値及び第４設定値の夫々が、例えば４９９、５００、４９９及び５００と決定される。
【００５１】
この場合、各設定値によって次のＮ周期に発生するＰＷＭ信号のオン時間は、夫々４．９９μｓ、５．００μｓ、４．９９μｓ及び５．００μｓとなり、オン時間の加算値が１９．９８μｓであるから平均のオン時間が４．９９５μｓとなる。従って、目標のオン時間である４．９９４１μｓに対する誤差が０．０００９μｓにまで抑えられる。本実施の形態１のようにＮ＝４である場合、平均のオン時間は、０．００２５μｓの精度で設定が可能となる。
【００５２】
次に、第１信号のオン時間に基づいて第２信号のオフ時間を決定する方法について説明する。
図５は、第１信号のオン時間、第２信号のオフ時間、及びデッドタイムの関係を説明するためのタイミング図である。図５に示す２つのタイミング図は、何れも同一の時間軸を横軸にしてあり、縦軸には、第１周期から第４周期までの時間の流れに応じた第１信号及び第２信号夫々の信号レベルを示してある。
【００５３】
上述したように、第１信号のオン時間及び第２信号のオフ時間は、設定値の最小単位が１であるが、第１信号のオン期間に先立つデッドタイムｄｔ１を設定するためにデッドタイムレジスタに設定される設定値の最小単位も１であるものとする。また、第１信号及び第２信号夫々について設定されるオン時間及びオフ時間は、精度が同一であるが、デッドタイムｄｔ１の精度もオン時間及びオフ時間の精度と同一であるものとする。
【００５４】
図５では、第１信号について、第２周期及び第４周期におけるオン時間が、第１周期及び第３周期におけるオン時間よりも長い場合を例にしている。一方、図４を用いて説明したように、Ｎ周期内における第１信号のオン時間の設定値の変動は、最大で１である。従って、第１信号の第２周期及び第４周期におけるオン時間は、第１周期及び第３周期におけるオン時間よりも、オン時間の精度に相当する分だけ長いと言える。
【００５５】
ここで、第１周期から第４周期までの第１信号のオン期間に夫々続くデッドタイムをｄｔ２１，ｄｔ２２，ｄｔ２１，ｄｔ２２とする。一般的に、デッドタイムｄｔ１の長さは一定でよく、デッドタイムｄｔ２１及びｄｔ２２の長さは、デッドタイムｄｔ１の長さと同等又はそれ以上になるようにする必要がある。仮にデッドタイムｄｔ２１及びｄｔ２２の長さが同一になるようにする場合、図５から明らかなように、第１信号のオン時間の変動に応じて第２信号のオフ時間がＮ周期内で変動することとなり、第２信号のオフ時間の設定値を算出するためのＣＰＵ１１の負荷が増大する。
【００５６】
そこで、本実施の形態１にあっては、デッドタイムｄｔ２２の長さを必要最小限の長さ（具体的には、例えばデッドタイムｄｔ１と同じ長さ）とし、デッドタイムｄｔ２１の長さがデッドタイムｄｔ２２の長さよりもデッドタイムの精度に相当する分だけ長くなることを許容する。一方、第１信号のオン時間は、Ｎ周期の中でデッドタイムの精度と同じ分だけ変動するから、第２信号のオフ時間の設定値を以下の式（１）により算出することにより、第１信号のオン期間に続くデッドタイムが、デッドタイムｄｔ２１又はデッドタイムｄｔ２２の何れかに自動的に定まることとなる。
【００５７】
第２信号のオフ時間の設定値
＝（Ｎ周期内における第１信号のオン時間の設定値のうち小さい方の設定値）
＋（第２信号のオフ期間をデッドタイムｄｔ１と同じ長さに設定するための値）
＋（第２信号のオフ期間をデッドタイムｄｔ２２と同じ長さに設定するための値）
＋１・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（１）
【００５８】
次に、目標の値に対応する第１設定値、第２設定値、第３設定値及び第４設定値の決定方法について説明する。
図６は、本発明の実施の形態１に係る信号発生回路１でＮ個の設定値を決定する方法を説明するための説明図である。図中「○」はＮ個（Ｎ＝４）の設定値を表し、「●」はＭ個（２≦Ｍ≦Ｎ）の設定値の平均値を表す。第１設定値については平均値が意味を持たないので、「●」の個数は「○」の個数よりも１つだけ少ない。
【００５９】
目標の値Ｘに対して、先ず最も近い設定値Ｙ及び２番目に近い設定値Ｚが特定される。図６の例では、Ｘより小さく、且つＸより１／２以上小さくないＹが最初に特定され、ＺがＹ＋１と特定される。図６に示す場合とは異なって、Ｘより大きく、且つＸより１／２以上大きくないＹが最初に特定される場合（図示を省略）は、ＺがＹ−１と特定される。
【００６０】
本実施の形態１では、Ｙ及びＺ（＝Ｙ＋１）のうちからＮ個の設定値が順次決定される。その際に、第１設定値から第Ｍ（２≦Ｍ≦Ｎ）設定値までの平均値が目標の値Ｘに最も近い値となるように第Ｍ設定値が順次決定される。第１設定値については、第１及び第２設定値の平均値が目標の値Ｘに最も近くなることを見越して第２設定値よりも先に決定されるため、第１設定値は、常にＹと決定される。第２設定値の候補値はＹ又はＺである。
【００６１】
第２設定値が決定される場合、第１設定値と第２設定値の２つの候補値夫々との平均値のうち、どちらがＸに近いのかが判定される。この場合、第１設定値はＹであり、２つの候補値はＹ又はＺであるから、ＹとＹとの平均値であるＹ、及びＹとＺ（Ｙ＋１）との平均値であるＹ＋１／２を比較してどちらがＸに近いのかが判定される。図６の場合は、ＹよりもＹ＋１／２の方がＸに近いため、第２設定値はＺと決定される。
【００６２】
第３設定値が決定される場合、第１設定値と、第２設定値と、第３設定値の２つの候補値夫々との平均値のうち、どちらがＸに近いのかが判定される。この場合、第１設定値はＹであり、第２設定値はＺ（＝Ｙ＋１）であり、第３設定値の２つの候補値はＹ又はＺであるから、ＹとＹ＋１とＹとの平均値であるＹ＋１／３、及びＹとＹ＋１とＹ＋１との平均値であるＹ＋２／３のうちのどちらがＸに近いのかが判定される。図６の場合は、Ｙ＋２／３よりもＹ＋１／３の方がＸに近いため、第３設定値はＹと決定される。
【００６３】
第４設定値が決定される場合、第１設定値と、第２設定値と、第３設定値と、第４設定値の２つの候補値夫々との平均値のうち、どちらがＸに近いのかが判定される。この場合、第１設定値はＹであり、第２設定値はＺ（＝Ｙ＋１）であり、第３設定値はＹであり、第４設定値の２つの候補値はＹ又はＺであるから、ＹとＹ＋１とＹとＹとの平均値であるＹ＋１／４、及びＹとＹ＋１とＹとＹ＋１との平均値であるＹ＋２／４のうちのどちらがＸに近いのかが判定される。図６の場合は、Ｙ＋１／４よりもＹ＋２／４の方がＸに近いため、第３設定値はＺと決定される。
【００６４】
以上の図３から図６では、Ｎが４の場合について説明したが、Ｎが２、３又は５以上の場合についても同様である。以下では、上述したＮ個の設定値を決定する信号発生回路１の動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ１２に予め格納されている制御プログラムに従って、ＣＰＵ１１により実行される。
図７は、本発明の実施の形態１に係る信号発生回路１でＰＷＭ割込処理を実行するＣＰＵ１１の処理手順を示すフローチャートであり、図８は、本発明の実施の形態１における設定値決定のサブルーチンに係るＣＰＵ１１の処理手順を示すフローチャートである。
【００６５】
図７におけるループカウンタＪと、図８における目標の値Ｘ、目標の値に最も近い値Ｙ、２番目に近い値Ｚ、ループカウンタＭ、Ｍ個の設定値の合計値Ｓ、値Ａｙ及び値Ａｚは、ＲＡＭ１３に記憶される。ループカウンタＪの初期値はＮである。図８の処理で決定されたＮ個の設定値は、設定値記憶領域１３１内の連続したアドレスに順次記憶されることが好ましい。
【００６６】
ＰＷＭ周期の割込が発生してＣＰＵ１１の制御が図７の処理に移った場合、ＣＰＵ１１は、ループカウンタＪがＮ（ここでは４）であるか否かを判定し（Ｓ１０）、Ｎである場合（Ｓ１０：ＹＥＳ）、Ｊを１とする（Ｓ１１）。その後、ＣＰＵ１１は、負荷４に供給された出力電圧をＡ／Ｄ変換器１４で変換したデジタルの出力電圧値を取り込み（Ｓ１２：検出部に相当）、取り込んだ出力電圧値に基づいて電圧ループ制御に係る演算を実行し（Ｓ１３）、操作量として目標の電流値を算出する。
【００６７】
その後、ＣＰＵ１１は、電流検出器２７の検出電圧をＡ／Ｄ変換器１４で変換したデジタルの出力電流値を取り込み（Ｓ１４）、取り込んだ出力電流値に基づいて電流ループ制御に係る演算を実行し（Ｓ１５）、操作量として発生部１６に設定すべき目標の値Ｘを算出して（算出部に相当）ＲＡＭ１３に記憶する。電流ループ制御を省略するために、ステップＳ１４及びＳ１５を実行しないようにしてもよい。
【００６８】
次いで、ＣＰＵ１１は、設定値決定に係るサブルーチンを呼び出して実行する（Ｓ１６）。設定値決定に係るサブルーチンからリターンした場合、ＣＰＵ１１は、ＦＥＴ２２（Ｌｏ側ＦＥＴ）のオフ時間の設定値を式（１）により算出し（Ｓ１６ａ）、算出した設定値をレジスタバッファ１６１に設定する（Ｓ１６ｂ：設定部に相当）。その後、ＣＰＵ１１は、Ｎ個の設定値のうちの第Ｊ設定値を設定値記憶領域１３１から読み出し（Ｓ１７）、読み出した第Ｊ設定値をレジスタバッファ１６１に設定して（Ｓ１８）、割り込まれたルーチンにリターンする。
【００６９】
一方、ステップＳ１０でＪがＮではない場合（Ｓ１０：ＮＯ）、ＣＰＵ１１は、Ｊを１だけインクリメントした（Ｓ１９）後、第Ｊ設定値をレジスタバッファ１６１に設定するためにステップＳ１７に処理を移す。
【００７０】
図８に移って、ＰＷＭ割込処理から設定値決定に係るサブルーチンが呼び出された場合、ＣＰＵ１１は、ＲＡＭ１３に記憶された目標の値Ｘに最も近い設定値Ｙを特定する（Ｓ２１：特定部に相当）と共に、２番目に近い設定値Ｚを特定し（Ｓ２２：特定部に相当）、更に第１設定値をＹと決定する（Ｓ２３：決定部に相当）。この時点で、ＺはＹ＋１又はＹ−１の何れか一方に特定される。次いで、ＣＰＵ１１は、ループカウンタＭを１とし（Ｓ２４）、Ｍ個の設定値の合計値ＳをＹとする（Ｓ２５）。
【００７１】
その後、ＣＰＵ１１は、ＭがＮであるか否かを判定し（Ｓ２６）、Ｎである場合（Ｓ２６：ＹＥＳ）、呼び出されたルーチンにリターンする。ＭがＮではない場合（Ｓ２６：ＮＯ）、ＣＰＵ１１は、Ｍを１だけインクリメントした（Ｓ２７）後、（Ｓ＋Ｙ）／Ｍの値Ａｙを算出する（Ｓ２８）と共に、（Ｓ＋Ｚ）／Ｍの値Ａｚを算出する（Ｓ２９）。ここで算出したＡｙ及びＡｚは、Ｍ個の設定値の平均値になり得る２つの候補値である。
【００７２】
次いで、ＣＰＵ１１は、｜Ａｙ−Ｘ｜が｜Ａｚ−Ｘ｜以下であるか否かを判定する（Ｓ３０）。ここでの判定は、上記２つの候補値のうち、何れが目標の値Ｘに近いのかを判定するものである。｜Ａｙ−Ｘ｜が｜Ａｚ−Ｘ｜以下である場合（Ｓ３０：ＹＥＳ）、ＣＰＵ１１は、第Ｍ設定値をＹと決定し（Ｓ３１：決定部に相当）、Ｍ個の設定値の合計値ＳをＳ＋Ｙに置き換えた（Ｓ３２）後、ステップＳ２６に処理を移す。一方、｜Ａｙ−Ｘ｜が｜Ａｚ−Ｘ｜より大きい場合（Ｓ３０：ＮＯ）、ＣＰＵ１１は、第Ｍ設定値をＺと決定し（Ｓ３３：決定部に相当）、Ｍ個の設定値の合計値ＳをＳ＋Ｚに置き換えた（Ｓ３４）後、ステップＳ２６に処理を移す。
【００７３】
上述のフローチャートでは、目標の値Ｘに最も近い設定値Ｙと共に２番目に近い設定値Ｚを先に特定して、Ｚの値（Ｙ＋１又はＹ−１）をＲＡＭ１３に記憶したが、この方法に限定されるものではない。例えば、第Ｍ設定値を決定する際に、第１設定値から第Ｍ−１設定値までの平均値を算出しておき、この平均値と目標の値Ｘとの大小関係を判定することによって、目標の値Ｘに最も近い設定値Ｙを都度特定し、更に２番目に近い設定値ＺがＹ＋１であるのか、又はＹ−１であるのかを特定するようにしてもよい。
【００７４】
次に、上述のようにして決定されたＮ個の設定値の複数の例について説明する。
図９は、本発明の実施の形態１に係る信号発生回路１で目標の値に応じて決定されたＮ個の設定値の一覧を示す図表である。目標の値は、小数以下２桁の数値で表されるものとする。以下、代表的な目標の値の範囲について、Ｎ個の設定値を列挙して説明する。例えば目標の値が０．１３から０．１６の範囲内にある場合、第１、第２、第３及び第４設定値は、夫々０、０、０及び１と決定される。この場合、Ｎ個の設定値の平均値は０．２５であり、これによるＰＷＭ信号のオン時間の平均値は０．００２５μｓである。
【００７５】
目標の値が０．３８から０．５０の範囲内にある場合、第１、第２、第３及び第４設定値は、夫々０、１、０及び１と決定され、Ｎ個の設定値の平均値は０．５０であり、これによるＰＷＭ信号のオン時間の平均値は０．００５μｓである。目標の値が０．５１から０．６２の範囲内にある場合、第１、第２、第３及び第４設定値は、夫々１、０、１及び０と決定され、Ｎ個の設定値の平均値は０．５０であり、これによるＰＷＭ信号のオン時間の平均値は０．００５μｓである。目標の値が０．８８から１．１２の範囲内にある場合、第１、第２、第３及び第４設定値は、夫々１、１、１及び１と決定され、Ｎ個の設定値の平均値は１．００であり、これによるＰＷＭ信号のオン時間の平均値は０．０１０μｓである。
【００７６】
以下、目標の値の範囲が０．１３から１．１２の範囲内にある９つの範囲の夫々について、目標の値の範囲の下限及び上限が１．００だけ大きくなる毎に、Ｎ個の設定値も１だけ大きくなるように決定される。特に図４に対応する場合について言えば、目標の値が４９９．３８から４９９．５０の範囲内にある場合、第１、第２、第３及び第４設定値は、夫々４９９、５００、４９９及び５００と決定され、Ｎ個の設定値の平均値は４９９．５０であり、これによるＰＷＭ信号のオン時間の平均値は４．９９５μｓである。
【００７７】
以上のように本実施の形態１によれば、制御部１０の中枢として機能するＣＰＵ１１は、発生部１６に設定すべき目標の値Ｘに応じて発生部１６のレジスタバッファ１６１に設定可能な設定値を決定して設定する。発生部１６は、レジスタバッファ１６１に設定された設定値に応じたオン時間を有する第１信号と、該第１信号との間にデッドタイムが設けられた第２信号とを周期的に発生する。具体的に、ＣＰＵ１１は、発生部１６が有する第１信号発生部１６５が発生する第１信号のＮ（＝４）周期毎に、目標の値Ｘに最も近い設定値Ｙ及び２番目に近い設定値Ｚを特定し、特定したＹ及びＺの大きさとＸの大きさとを比較した結果により、Ｙ及びＺの中からＮ個の設定値を決定して、第１信号の１周期毎に１つずつ発生部１６のレジスタバッファ１６１に設定する。ＣＰＵ１１は、また、Ｎ周期の第１周期における第２信号のオフ時間を設定するための値を、同じＮ周期について決定した小さい方の設定可能値及び所定値の加算値として算出し、算出した値を発生部１６のレジスタバッファ１６２に設定する。
これにより、ＣＰＵ１１が決定するＮ個の設定値について目標の値Ｘに最も近い設定値Ｙ及び２番目に近い設定値Ｚの割合が適宜決定されるため、Ｎ個の設定値の平均的な値が、発生部１６のレジスタバッファ１６１に設定可能な値の最小の増分よりもきめ細かく調整される。また、第２信号のオフ時間の設定がＮ周期に１回で済むため、ＣＰＵ１１の処理負荷が低減される。
従って、設定された値に応じたオン時間を有する第１信号及び該第１信号とオン期間が重ならない第２信号を周期的に発生する発生部１６に設定する値の最小の増分を、比較的小さい処理負荷で実際の増分よりも実質的に小さくすることが可能となる。
【００７８】
また、実施の形態１によれば、第２信号のオフ時間を第１及び第２信号が共にオフになるべきデッドタイムと同じ長さに設定するための値よりも、第１信号のオン時間の設定可能値の最小単位だけ大きい値を、上記の所定値とする。
これにより、Ｎ周期内で第１信号のオン時間が変動した場合であっても、第１信号及び第２信号についてのデッドタイムを確保することが可能となる。
【００７９】
更に、実施の形態１によれば、ＣＰＵ１１は、目標の値Ｘに最も近い設定値Ｙを第１設定値と決定し、第１設定値から第Ｍ設定値（２≦Ｍ≦Ｎ）までの平均的な値が目標の値Ｘに最も近くなるように、第Ｍ設定値を決定することをＮ−１回だけ繰り返す。
従って、ＰＷＭ信号のＮ周期中のどの周期にあっても、第１周期からその周期までに発生部１６に設定された設定値の平均的な値を目標の値Ｘに最も近い値にすることが可能となる。
【００８０】
（実施の形態２）
実施の形態１が、第１設定値及び第Ｍ設定値（２≦Ｍ≦Ｎ）を順次決定する形態であるのに対し、実施の形態２は、Ｍ個の設定値のうち目標の値に２番目に近い設定値の個数を算出することにより、Ｎ個の設定値を一括して決定する形態である。
実施の形態２における電圧変換装置の構成は、実施の形態１における図１及び２に示すものと同様であるため、実施の形態１に対応する箇所には同一の符号を付してその説明を省略する。
【００８１】
図１０は、本発明の実施の形態２に係る信号発生回路１でＮ個の設定値を決定する方法を説明するための説明図である。目標の値Ｘに対して、先ず最も近い設定値Ｙ及び２番目に近い設定値Ｚが特定される。図１０の例では、Ｘより小さく、且つＸより１／２以上小さくないＹが最初に特定され、ＺがＹ＋１と特定される。
【００８２】
さて、第１設定値から第Ｎ設定値までが全てＹと決定されたと仮定すると、全ての設定値の平均値はＹとなる。次に、Ｎ個の設定値のうち１つだけ設定値がＹではなくＺ（図１０の場合はＹ＋１）と決定された場合、全ての設定値の平均値は、Ｙに対して１／Ｎだけ増加（又は減少）する（図１０の場合は増加する）。同様に、Ｚと決定される設定値が１つ増加する毎に全ての設定値の平均値が１／Ｎだけ増加（又は減少）する（図１０の場合は増加する）。
【００８３】
Ｚと決定される設定値の数と全ての設定値の平均値との関係が上述のとおりであることを考慮して、Ｚと決定される設定値の数を求めるには、ＹからＺに向けて１／Ｎずつ加算（又は減算）した値とＸとの大小関係を都度判定すればよい。より具体的には、Ｙに対して１／ＮをＫ回加算（又は減算）した値とＸとの大小関係が逆転した場合、Ｋ回加算（又は減算）した値ｙａと、Ｋ−１回加算（又は減算）した値ｙｂとで、どちらがＸに近いかを判定し、近い方の回数（Ｋ又はＫ−１）をＺと決定される設定値の数とすればよい。
【００８４】
具体的に図１０の場合は、Ｙに対して１／ＮをＫ−１回加算（又は減算）した値ｙｂに更に１／２Ｎを加算（又は減算）した値ｙｃとＸとの大小関係を判定すればよい。図１０の場合は（図１０の左半分参照）、Ｋ＝２であり、ｙｃの方がＸより大きいと判定されるため、Ｋ−１の値（＝１）がＺと判定される設定値の数となる。
【００８５】
上述したアルゴリズムをＸの側から見れば（図１０の右半分参照）、ＸとＹとの差分ｘから１／Ｎを減算することを繰り返し、Ｋ回減算したときに減算結果ｘａが負になった場合、ｘから１／ＮをＫ−１回減算した値ｘｂから更に１／２Ｎを減算した値ｘｃが負になるか否かによって、Ｚと決定される設定値の数を決定すればよい。図１０の例ではＫ＝２であり、ｘｃが負になるから、Ｚの数が１と決定される。仮にｘｃが正であればＺの数が２と決定される。
【００８６】
なお、ＸとＹとの差分ｘから先に１／２Ｎを減算しておき、この減算結果から１／Ｎを何回減算したときに減算結果が負になるかによって、Ｚと決定される設定値の数を決定してもよい。１／２Ｎを減算したときの減算結果が負であれば、Ｚの数が０と決定され、１／ＮをＫ回減算したときの減算結果が負であればＺの数がＫと決定される。後述するフローチャートでは、このアルゴリズムで説明する。図１０の例では、ｘから１／２Ｎを減算した結果から１／Ｎを１回減算したときに減算結果が負になるから、Ｚの数が１と決定される。
【００８７】
以下では、上述した信号発生回路１の動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ１２に予め格納されている制御プログラムに従って、ＣＰＵ１１により実行される。
図１１は、本発明の実施の形態２における設定値決定のサブルーチンに係るＣＰＵ１１の処理手順を示すフローチャートである。図１１における設定値の数Ｋ、及びＸとＹの差分ｘは、ＲＡＭ１３に記憶される。ＰＷＭ割込処理に係るＣＰＵ１１の処理手順は、実施の形態１における図７に示すものと同様であるため、図示及び説明を省略する。
【００８８】
ＰＷＭ割込処理から設定値決定に係るサブルーチンが呼び出された場合、ＣＰＵ１１は、ＲＡＭ１３に記憶された目標の値Ｘに最も近い設定値Ｙを特定する（Ｓ４０：特定部に相当）と共に、２番目に近い設定値Ｚを特定し（Ｓ４１：特定部に相当）、更にＺと決定される設定値の数Ｋを０とする（Ｓ４２）。その後、ＣＰＵ１１は、ＸとＹの差分ｘを算出し（Ｓ４３）、算出したｘから１／２Ｎを減算した値を新たにｘとする（Ｓ４４）。
【００８９】
次いで、ＣＰＵ１１は、ｘが負であるか否かを判定し（Ｓ４５）、負である場合（Ｓ４５：ＹＥＳ）、後述するステップＳ４９に処理を移す。ｘが負ではない場合（Ｓ４５：ＮＯ）、ＣＰＵ１１は、Ｋの値を１だけインクリメントし（Ｓ４６）、ｘから１／Ｎを減算した値を新たにｘとする（Ｓ４７）。
【００９０】
次いで、ＣＰＵ１１は、ｘが負であるか否かを判定し（Ｓ４８）、負ではない場合（Ｓ４８：ＮＯ）、ステップＳ４６に処理を移す。ｘが負である場合（Ｓ４８：ＹＥＳ）、Ｎ個の設定値に含まれるＹ及びＺの個数が決定される（決定部に相当）。ＣＰＵ１１は、（値が）Ｙと決定されたＮ−Ｋ個の設定値と、（値が）Ｚと決定されたＫ個の設定値とを設定値記憶領域１３１に記憶し（Ｓ４９）、呼び出されたルーチンにリターンする。
なお、ステップＳ４５及びＳ４８では、ｘが負であるか否かを判定したが、判定に等号を含めて、ｘが０以下で有るか否かを判定するようにしてもよい。
【００９１】
次に、上述のようにして決定されたＮ個の設定値の複数の例について説明する。
図１２は、本発明の実施の形態２に係る信号発生回路１で目標の値に応じて決定されたＮ個の設定値の一覧を示す図表である。図１２では、値が異なるＮ個の設定値がＮ個の並びの中で概ね均等に分散されるように並べてあるが、これに限定されるものではなく、第１設定値、第２設定値、第３設定値及び第４設定値を数値の昇順又は降順に並べてもよいし、順不同に並べてもよい。
【００９２】
図１２に示す目標の値及びＮ個の設定値は、実施の形態１における図９に示すものと比較して、Ｎ個の設定値の平均値が同じものが図表に含まれていない点が異なる。これは、Ｎ個の設定値を決定するアルゴリズムが異なるためである。また、図９ではＮ個の設定値の並び順がアルゴリズムによって決まるものであるのに対し、図１２では、電圧変換回路２に対するＰＷＭ制御にとって好ましくなるように（例えば出力のノイズが最も小さくなるように）Ｎ個の設定値の並び順が適宜決定され得る点が異なる。
【００９３】
以上のように本実施の形態２によれば、ＣＰＵ１１は、Ｎ個全ての設定値の平均的な値が目標の値に最も近くなるようにＮ個の設定値を決定する。
従って、信号のＮ周期全体について、発生部１６に設定されたＮ個の設定値の平均的な値を目標の値に最も近い値にすることが可能となる。
【００９４】
（実施の形態３）
実施の形態１は、Ｎ個の設定値がＮ周期毎に順次決定される形態であるのに対し、実施の形態３は、Ｎ個の設定値が、ＲＯＭ１２に含まれる設定値記憶テーブル１２１に予め記憶された内容から選択されることにより、Ｎ周期毎に一括して決定される形態である。
実施の形態３における電圧変換装置の構成は、実施の形態１における図１及び２に示すものと同様であるため、実施の形態１に対応する箇所には同一の符号を付してその説明を省略する。設定値記憶テーブル１２１の内容は、実施の形態２における図１２に示すものと同様である。
【００９５】
Ｎ個の設定値は、例えばＮ周期における第４周期で決定される。設定値記憶テーブル１２１に記憶された内容から決定された第１設定値、第２設定値、第３設定値及び第４設定値夫々は、各設定値が決定された第４周期における割込処理、並びに次のＮ周期における第１周期、第２周期及び第３周期夫々における割込処理により順次読み出されて、レジスタバッファ１６１に設定される。
【００９６】
以下では、上述したＮ個の設定値を決定する信号発生回路１の動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ１２に予め格納されている制御プログラムに従って、ＣＰＵ１１により実行される。
図１３は、本発明の実施の形態３に係る信号発生回路１でＰＷＭ割込処理を実行するＣＰＵ１１の処理手順を示すフローチャートである。図１３におけるループカウンタＪ及び目標の値Ｘは、ＲＡＭ１３に記憶される。ループカウンタＪの初期値はＮである。
【００９７】
なお、ステップＳ５０からＳ５９までの処理のうち、ステップＳ５６以外の処理は、実施の形態１における図７に示すステップＳ１０からＳ１９までの処理と同様であるため、詳細な説明を省略する。
【００９８】
ＰＷＭ周期の割込が発生してＣＰＵ１１の制御が図１３の処理に移った場合、ＣＰＵ１１は、ループカウンタＪがＮ（ここでは４）であるか否かを判定し（Ｓ５０）、Ｎである場合（Ｓ５０：ＹＥＳ）、Ｊを１とする（Ｓ５１）。その後、ＣＰＵ１１は、出力電圧に基づく電圧ループ制御、及び出力電流に基づく電流ループ制御に係る演算を実行する（Ｓ５２〜Ｓ５５）。
【００９９】
次いで、ＣＰＵ１１は、設定値記憶テーブル１２１の内容、即ちテーブルに記憶された目標の値の各範囲と、上述の演算によって算出した目標の値Ｘとを照合して、オン時間の設定値を決定する（Ｓ５６：特定部に相当）。具体的には、照合の結果、目標の値Ｘが含まれる範囲に対応して設定値記憶テーブル１２１に記憶されているＮ個の設定値が、決定された設定値となる。決定されたＮ個の設定値は、設定値記憶テーブル１２１に記憶されていた順序で、設定値記憶領域１３１内の連続したアドレスに一旦記憶されることが好ましい。
【０１００】
次いで、ＣＰＵ１１は、ＦＥＴ２２（Ｌｏ側ＦＥＴ）のオフ時間の設定値を式（１）により算出して（Ｓ５６ａ）レジスタバッファ１６１に設定した（Ｓ５６ｂ：設定部に相当）後、第Ｊ設定値を設定値記憶領域１３１から読み出し（Ｓ５７）、読み出した第Ｊ設定値をレジスタバッファ１６１に設定して（Ｓ５８）、割り込まれたルーチンにリターンする。
なお、ステップＳ５６で設定値記憶テーブル１２１におけるＮ個の設定値の先頭アドレスを記憶しておき、ステップＳ５７では、ループカウンタＪの値に応じて設定値記憶テーブル１２１から第Ｊ設定値を読み出すようにしてもよい。
【０１０１】
以上のように本実施の形態３によれば、その平均的な値が目標の値Ｘに最も近くなるように予め算出されたＮ個の設定値と、目標の値の範囲との対応関係が設定値記憶テーブル１２１に記憶されている。ＣＰＵ１１は、目標の値に対応して発生部１６のレジスタバッファ１６１に設定すべきＮ個の設定値を割込処理にて設定値記憶テーブル１２１から順次読み出して決定する。
従って、目標の値Ｘに応じて決定すべきＮ個の設定値を、ＣＰＵ１１による制御の実行時に容易に決定することが可能となる。
【０１０２】
更に、実施の形態１、２又は３によれば、上述の信号発生回路１が発生した第１信号のデューティに応じたスイッチングによって電圧変換回路２が電圧を変換し、変換された電圧に基づくＰＷＭ制御により、信号発生回路１のＣＰＵ１１が発生部１６に設定すべき目標の値を算出する。
従って、第１及び第２信号を周期的に発生する発生部１６に設定する値の最小の増分を、比較的小さい処理負荷で実際の増分よりも実質的に小さくすることが可能な信号発生回路１を電圧変換装置に適用して、出力電圧の精度を向上させることが可能となる。
【０１０３】
今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施の形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
【符号の説明】
【０１０４】
１  信号発生回路
１０  制御部
１１  ＣＰＵ
１２  ＲＯＭ
１２１  設定値記憶テーブル
１３  ＲＡＭ
１３１  設定値記憶領域
１４  Ａ／Ｄ変換器
１５  割込コントローラ
１５３  ＰＷＭ信号発生部
１６  発生部
１６１、１６２  レジスタバッファ
１６５  第１信号発生部
１６６  第２信号発生部
２  電圧変換回路
２１、２２  ＦＥＴ
２３  インダクタ
２６  駆動回路
２７  電流検出器
３  バッテリ
４  負荷
【図１】
2017085424.tif 000003
【図２】
2017085424.tif 000004
【図３】
2017085424.tif 000005
【図４】
2017085424.tif 000006
【図５】
2017085424.tif 000007
【図６】
2017085424.tif 000008
【図７】
2017085424.tif 000009
【図８】
2017085424.tif 000010
【図９】
2017085424.tif 000011
【図１０】
2017085424.tif 000012
【図１１】
2017085424.tif 000013
【図１２】
2017085424.tif 000014
【図１３】
2017085424.tif 000015