(57)【要約】【課題】交流電圧の周波数に同期して生じる電子部品本体の応力および機械的歪みに起因する基板の振動音（鳴き）を十分に抑制した積層セラミック電子部品を提供する。【解決手段】積層体３０と、積層体３０の第１および第２の端面３６ａ、３６ｂに形成された第１および第２の外部電極６０ａ、６０ｂとを含む電子部品本体２０と、第１および第２の外部電極６０ａ、６０ｂに電気的に接続された一対の金属端子８０とを備える積層セラミック電子部品１０であって、一対の金属端子８０それぞれは、第１または第２の外部電極６０ａ、６０ｂに接合された端子接合部８２と、基板１００に接合される実装部８４と、端子接合部８２と実装部８４を一体的に接続する延長部８６とを含み、延長部８６の積層方向における寸法ｈとし、電子部品本体２０の積層方向における寸法ｔとしたとき、ｈ／ｔが０．４１以上である。【選択図】図２
2017085020.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層および複数の内部電極層が積層されることにより直方体状に形成され、積層方向において相対する第１の主面および第２の主面、積層方向に直交する幅方向において相対する第１の側面および第２の側面、並びに積層方向および幅方向に直交する長さ方向において相対する第１の端面および第２の端面を有する積層体と、前記積層体の第１の端面に形成された第１の外部電極、および前記積層体の第２の端面に形成された第２の外部電極とを含む電子部品本体と、
前記第１の外部電極および前記第２の外部電極に電気的に接続された一対の金属端子とを備える積層セラミック電子部品であって、
前記一対の金属端子それぞれは、前記第１の外部電極または前記第２の外部電極に接合された端子接合部と、前記長さ方向に延び、前記積層セラミック電子部品が実装される基板に接合される実装部と、前記積層方向に延び、前記端子接合部と前記実装部を一体的に接続する延長部とを含み、
前記延長部の前記積層方向における寸法ｈとし、前記電子部品本体の前記積層方向における寸法ｔとしたとき、ｈ／ｔが０．４１以上である、積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層セラミック電子部品に関し、特に、電子部品本体と、電子部品本体の外部電極に接続された一対の金属端子とを備える、積層セラミック電子部品に関する。
【背景技術】
【０００２】
近年、積層セラミック電子部品の薄層化技術および多層化技術の進展が目覚しく、例えば、アルミ電解コンデンサに匹敵する高静電容量を有した積層セラミックコンデンサが商品化されるようになった。積層セラミックコンデンサの積層体を形成するセラミック材料として、一般に、誘電率の比較的高い強誘電体材料（例えば、チタン酸バリウムなど）が用いられている。強誘電体材料は圧電性および電歪性を有するため、電界が加わった際に応力および機械的歪みが生じる。そして、これに伴って生じる振動が、積層セラミックコンデンサの積層体から外部電極を経て基板へと伝わることによって、基板全体が音響放射面となり、雑音となる振動音（鳴き）を発生させる恐れがあった。
【０００３】
上記した問題の対策を講じた積層セラミック電子部品として、例えば、特許文献１の電子部品がある。特許文献１の電子部品は、外部電極それぞれにはんだを用いて接続される一対の金属端子を備え、一対の金属端子が弾性的変形することにより、交流電圧の周波数に同期して生じる応力を緩和する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３８４７２６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の電子部品は、上記のような構造を有するが、振動音（鳴き）を十分に抑制できていないという問題があった。
【０００６】
それゆえに、この発明の主たる目的は、交流電圧の周波数に同期して生じる電子部品本体の応力および機械的歪みに起因する基板の振動音（鳴き）を十分に抑制した積層セラミック電子部品を提供することである。
【課題を解決するための手段】
【０００７】
この発明に係る積層セラミック電子部品は、複数のセラミック層および複数の内部電極層が積層されることにより直方体状に形成され、積層方向において相対する第１の主面および第２の主面、積層方向に直交する幅方向において相対する第１の側面および第２の側面、並びに積層方向および幅方向に直交する長さ方向において相対する第１の端面および第２の端面を有する積層体と、積層体の第１の端面に形成された第１の外部電極、および積層体の第２の端面に形成された第２の外部電極とを含む電子部品本体と、第１の外部電極および第２の外部電極に電気的に接続された一対の金属端子とを備える積層セラミック電子部品であって、一対の金属端子それぞれは、第１の外部電極または第２の外部電極に接合された端子接合部と、長さ方向に延び、積層セラミック電子部品が実装される基板に接合される実装部と、積層方向に延び、端子接合部と実装部を一体的に接続する延長部とを含み、延長部の積層方向における寸法ｈとし、電子部品本体の積層方向における寸法ｔとしたとき、ｈ／ｔが０．４１以上である、積層セラミック電子部品である。
【０００８】
この発明に係る積層セラミック電子部品は、一対の金属端子の延長部の積層方向における寸法ｈとし、電子部品本体の積層方向における寸法ｔとしたとき、ｈ／ｔが０．４１以上である。これにより、交流電圧が加わることにより生じる電子部品本体の機械的歪み量に対して、これを吸収するための延長部の適切な積層方向における寸法ｈが確保される。
【発明の効果】
【０００９】
この発明によれば、交流電圧の周波数に同期して生じる電子部品本体の応力および機械的歪みに起因する基板の振動音（鳴き）を十分に抑制した積層セラミック電子部品を提供し得る。
【００１０】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００１１】
【図１】この発明の一実施の形態に係る積層セラミック電子部品を示す外観斜視図である。
【図２】この発明の一実施の形態に係る積層セラミック電子部品を示す外観正面図である。
【図３】この発明の一実施の形態に係る積層セラミック電子部品を示す外観平面図である。
【図４】この発明の一実施の形態に係る積層セラミック電子部品を示す図３のＩＶ−ＩＶ断面図である。
【図５】この発明に係る積層セラミック電子部品の効果を確かめるために発明者らが行った実験例で用いた測定装置の概略図である。
【発明を実施するための形態】
【００１２】
１．積層セラミック電子部品
以下、図１〜４を参照してこの発明の一実施の形態に係る積層セラミック電子部品について説明する。図１は、この発明の一実施の形態に係る積層セラミック電子部品を示す外観斜視図である。図２は、この発明の一実施の形態に係る積層セラミック電子部品を示す外観正面図である。図３は、この発明の一実施の形態に係る積層セラミック電子部品を示す外観平面図である。図４は、この発明の一実施の形態に係る積層セラミック電子部品を示す図３のＩＶ−ＩＶ断面図である。
【００１３】
積層セラミック電子部品１０は、電子部品本体２０と、一対の金属端子８０とを備える。なお、この実施の形態に係る電子部品本体２０はコンデンサである。
【００１４】
（電子部品本体２０）
電子部品本体２０は、積層体３０と、第１の外部電極６０ａおよび第２の外部電極６０ｂとを含む。
【００１５】
（積層体３０）
積層体３０は、複数のセラミック層４０と、複数の第１の内部電極層５０ａおよび第２の内部電極層５０ｂとが積層されることにより直方体状に形成され、積層（Ｔ）方向において相対する第１の主面３２ａおよび第２の主面３２ｂ、Ｔ方向に直交する幅（Ｗ）方向において相対する第１の側面３４ａおよび第２の側面３４ｂ、並びにＴ方向およびＷ方向に直交する長さ（Ｌ）方向において相対する第１の端面３６ａおよび第２の端面３６ｂを含む。なお、第１の主面３２ａおよび第２の主面３２ｂは、積層セラミック電子部品１０が実装される基板１００の実装面と平行になる。積層体３０の角部および稜線部には、丸みが形成されることが好ましい。ここで、角部とは積層体３０の３面が交わる部分であり、稜線部とは積層体３０の２面が交わる部分である。
【００１６】
複数のセラミック層４０は、外層部および内層部を含む。外層部は、積層体３０の第１の主面３２ａ側の領域（すなわち、第１の主面３２ａと、最も第１の主面３２ａに近い内部電極層との間の領域）、および積層体３０の第２の主面３２ｂ側の領域（すなわち、第２の主面３２ｂと、最も第２の主面３２ｂに近い第１または第２の内部電極層５０ａ、５０ｂとの間の領域）に位置するセラミック層４０である。そして、内層部は、外層部同士に挟まれた領域（すなわち、第１の主面３２ａ側に位置する外層部と、第２の主面３２ｂ側に位置する外層部との間に挟まれた領域）に位置するセラミック層４０である。セラミック層４０の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。
【００１７】
セラミック層４０のセラミック材料としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの成分を添加してもよい。この実施の形態に係る積層セラミック電子部品１０は、このようなセラミック材料を用いることにより、コンデンサとして機能する。なお、セラミック材料として、ＰＺＴ系セラミックなどの圧電体セラミック、スピネル系セラミックなどの半導体セラミックまたはフェライトなどの磁性体セラミックを用いることもできる。積層セラミック電子部品は、セラミック材料として圧電体セラミックを用いた場合に圧電部品として機能し、半導体セラミックを用いた場合にサーミスタとして機能し、磁性体セラミックを用いた場合にインダクタとして機能する。なお、積層セラミック電子部品がインダクタとして機能する場合、内部電極はコイル状の導体である。
【００１８】
第１の内部電極層５０ａと第２の内部電極層５０ｂとは、セラミック層４０を挟んで交互に積層される。第１の内部電極層５０ａは、セラミック層４０の界面を平板状に延び、その端部が積層体３０の第１の端面３６ａに露出する。一方、第２の内部電極層５０ｂは、セラミック層４０を介して第１の内部電極層５０ａと対向するようにセラミック層４０の界面を平板状に延び、その端部が積層体３０の第２の端面３６ｂに露出する。したがって、第１および第２の内部電極層５０ａ、５０ｂは、セラミック層４０を介して互いに対向する対向電極部と、第１および第２の端面３６ａ、３６ｂに引き出された引出電極部とを含む。第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向することにより静電容量が発生する。第１および第２の内部電極層５０ａ、５０ｂは、実装面に対して平行になるように形成されてもよいし、垂直になるように形成されてもよい。第１および第２の内部電極層５０ａ、５０ｂの厚みは、０．１μｍ以上２μｍ以下であることが好ましい。
【００１９】
第１の内部電極層５０ａのＷ方向における両端辺それぞれは、積層体３０の第１または第２の側面３４ａ、３４ｂと側部（Ｗギャップ）を介して相対する。また、第１の内部電極層５０ａのＬ方向における引出電極部と相対する側の端辺は、積層体３０の第２の端面３６ｂと端部（Ｌギャップ）を介して相対する。同様に、第２の内部電極層５０ｂのＷ方向における両端辺それぞれは、積層体３０の第１または第２の側面３４ａ、３４ｂと側部（Ｗギャップ）を介して相対する。また、第２の内部電極層５０ｂのＬ方向における引出電極部と相対する側の端辺は、積層体３０の第１の端面３６ａと端部（Ｌギャップ）を介して相対する。
【００２０】
第１および第２の内部電極層５０ａ、５０ｂとしては、例えば、Ｎｉ、Ｃｕ、Ａｇ、ＰｄまたはＡｕなどの金属や、これらの金属のうちの少なくとも１種を含む合金（例えば、Ａｇ−Ｐｄ合金など）により構成することができる。また、第１および第２の内部電極層５０ａ、５０ｂは、セラミック層４０に含まれるセラミックと同一組成系のセラミック粒子を含んでもよい。
【００２１】
（第１および第２の外部電極６０ａ、６０ｂ）
第１の外部電極６０ａは、積層体３０の第１の端面３６ａを覆うように形成される。第１の外部電極６０ａは、積層体３０の第１の端面３６ａにのみ形成されてもよいし、積層体３０の第１の端面３６ａから第１および第２の主面３２ａ、３２ｂそれぞれの一部、並びに第１および第２の側面３４ａ、３４ｂそれぞれの一部に至るように形成されてもよい。一方、第２の外部電極６０ｂは、積層体３０の第２の端面３６ｂを覆うように形成される。第２の外部電極６０ｂは、積層体３０の第２の端面３６ｂにのみ形成されてもよいし、第２の端面３６ｂから第１および第２の主面３２ａ、３２ｂそれぞれの一部、並びに第１および第２の側面３４ａ、３４ｂそれぞれの一部に至るように形成されてもよい。
【００２２】
第１および第２の外部電極６０ａ、６０ｂは、下地電極層と、下地電極層を覆うように形成されるめっき層とを含む。
【００２３】
下地電極層は、焼付け層、樹脂層および薄膜層などから選ばれる少なくとも１つを含む。焼付け層は、ガラスおよび金属を含む。焼付け層のガラスは、例えば、Ｓｉ、Ｂａ、Ｂ、Ｚｎ、Ｃａ、Ｚｒ、Ｃｕなどから選ばれる少なくとも１つを含む。焼付け層の金属は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどから選ばれる少なくとも１つを含む。焼付け層は複数層であってもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体３０に塗布して焼き付けることにより形成される。焼付け層は、第１および第２の内部電極層５０ａ、５０ｂと同時焼成することにより形成されてもよいし、第１および第２の内部電極層５０ａ、５０ｂを焼成したあと焼き付けることにより形成されてもよい。焼付け層の厚み（最も厚い部分）は、１０μｍ以上５０μｍ以下であることが好ましい。焼付け層の表面には、導電性粒子と熱硬化性樹脂とを含む樹脂層が形成されてもよい。なお、樹脂層は、焼付け層を形成せずに積層体３０上に直接形成してもよい。樹脂層は、複数層であってもよい。樹脂層の厚み（最も厚い部分）は、１０μｍ以上１５０μｍ以下であることが好ましい。薄膜層は、スパッタ法または蒸着法などの薄膜形成法により形成される金属粒子が堆積した層である。薄膜層の厚みは、１μｍ以下であることが好ましい。
【００２４】
めっき層は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどから選ばれる少なくとも１つを含む。好ましくは、Ｎｉめっき層とＳｎめっき層を含む２層構造である。Ｎｉめっき層を形成することにより、実装用はんだが下地電極層を侵食することを防止することができる。また、Ｓｎめっき層を形成することにより、実装用はんだの濡れ性が向上するため、積層セラミック電子部品１０を容易に実装することができる。なお、めっき層は１層であってもよいし、３層以上であってもよい。めっき層１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
【００２５】
（一対の金属端子８０）
一対の金属端子８０は、電子部品本体２０を基板１００に実装するために設けられる。一対の金属端子８０のうち一方は、はんだ９０（接合材）を用いて第１の外部電極６０ａに電気的に接続される。同様に、一対の金属端子８０のうち他方は、はんだ９０を用いて第２の外部電極６０ｂに電気的に接続される。
【００２６】
一対の金属端子８０は、例えば、板状のリードフレームにより形成される。一対の金属端子８０は、第１または第２の外部電極６０ａ、６０ｂに接続される第１の主面（すなわち、電子部品本体２０側の面）と、第１の主面に相対する第２の主面（すなわち、電子部品本体２０とは反対側の面）と、厚みを形成する周囲面（すなわち、第１の主面と第２の主面を接続する面）とを有する。
【００２７】
金属端子８０は、第１または第２の外部電極６０ａ、６０ｂにはんだ９０を用いて接合される端子接合部８２と、基板１００に接合される実装部８４と、端子接合部８２と実装部８４を一体的に接続する延長部８６とを含む。端子接合部８２と延長部８６はＴ方向に延びる一枚の平板状に一体的に形成され、実装部８４はＬ方向に延びる平板状に形成される。すなわち、金属端子８０は断面Ｌ字状である。なお、延長部８６と実装部８４とが交わる角部には丸みが形成されてもよい。
【００２８】
端子接合部８２は、例えば矩形状である。端子接合部８２の幅寸法（Ｗ方向における寸法）は、例えば、積層体３０の第１または第２の端面３６ａ、３６ｂ側に形成された第１または第２の外部電極６０ａ、６０ｂの幅寸法（Ｗ方向における寸法）と同等である。
【００２９】
実装部８４は、延長部８６の下端部（底辺）から電子部品本体２０側に直角に屈曲してＬ方向に延びる。実装部８４の長さ寸法（Ｌ方向における寸法）は、積層体３０の第２の主面３２ｂ側に形成された第１または第２の外部電極６０ａ、６０ｂの長さ寸法（Ｌ方向における寸法）よりも長いことが好ましい。これにより、積層セラミック電子部品１０を基板１００に実装する際、下方からカメラを用いて画像認識することにより位置検出する場合、第１および第２の外部電極６０ａ、６０ｂを金属端子８０として誤認識することを抑制できるため、検出ミスを防止することができる。また、実装部８４の長さ寸法は、延長部８６の長さ寸法（Ｔ方向における寸法）よりも長く形成されてもよい。なお、実装部８４は、電子部品本体２０とは反対側に直角に屈曲してＬ方向に延びてもよい。
【００３０】
延長部８６は、例えば矩形状であり、電子部品本体２０の底面（積層体３０の第２の主面３２ｂ側の面）と基板１００との間に隙間を形成するように設けられる。すなわち、電子部品本体２０は、金属端子８０の延長部８６により基板１００から浮いた態様になる。延長部８６のＴ方向における寸法ｈとし、電子部品本体２０のＴ方向における寸法ｔとしたとき、ｈ／ｔは０．４１以上である。
【００３１】
金属端子８０は、端子本体と、端子本体の表面に形成されるめっき膜とにより形成される。めっき膜は、端子本体の表面に形成される下層めっき膜と、下層めっき膜の表面に形成される上層めっき膜とを有する。下層めっき膜および上層めっき膜のそれぞれは、複数層であってもよい。端子本体の厚みは、０．０５ｍｍ以上０．５ｍｍ以下程度であることが好ましい。下層めっき膜の厚みは、０．２μｍ以上５．０μｍ以下程度であることが好ましい。上層めっき膜の厚みは、１．０μｍ以上５．０μｍ以下程度であることが好ましい。なお、めっき膜は、金属端子８０の実装部８４および延長部８６の周囲面において形成されなくてもよいし、金属端子８０の周囲面の全てにおいて形成されなくてもよい。金属端子８０の周囲面のめっき膜を除去する方法としては、機械的に除去する方法（例えば切削、研磨など）、レーザートリミングにより除去する方法、めっき剥離剤（例えば水酸化ナトリウムなど）により除去する方法、およびめっき膜を形成しない部分をレジストで覆ってから形成する方法などがある。
【００３２】
端子本体は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの１種以上の金属を主成分として含む合金からなる。好ましくは、端子本体は、Ｎｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの１種以上の金属を主成分として含む合金からなる。具体的には、例えば、端子本体の母材はＦｅ−４２Ｎｉ合金やＦｅ−１８Ｃｒ合金からなる。下層めっき膜は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの１種以上の金属を主成分として含む合金からなる。好ましくは、下層めっき膜は、Ｎｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの１種以上の金属を主成分として含む合金からなる。端子本体および下層めっき膜のそれぞれが高融点のＮｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの１種以上の金属を主成分として含む合金からなることにより、第１および第２の外部電極６０ａ、６０ｂの耐熱性を向上させることができる。上層めっき膜は、Ｓｎ、Ａｇ、Ａｕまたはこれらの金属のうちの１種以上の金属を主成分として含む合金からなる。好ましくは、上層めっき膜は、ＳｎまたはＳｎを主成分として含む合金からなる。上層めっき膜がＳｎまたはＳｎを主成分として含む合金からなることにより、一対の金属端子８０と第１および第２の外部電極６０ａ、６０ｂとのはんだ付き性を向上させることができる。
【００３３】
（はんだ９０）
はんだ９０（接合材）は、一対の金属端子８０それぞれの端子接合部８２と、積層セラミック電子部品１０とを接合する。はんだ９０は、例えば、Ｓｎ−Ｓｂ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｂｉ系などのＬＦはんだを用いることができる。なお、Ｓｎ−Ｓｂ系はんだを用いる場合、Ｓｂ含有率が５％以上１５％以下程度であることが好ましい。電子部品本体２０の体積Ｖｃとし、はんだ９０の体積Ｖｈとしたとき、Ｖｃ／Ｖｈは、２１より大きく３２０より小さい（すなわち、２１＜Ｖｃ／Ｖｈ＜３２０）ことが好ましい。Ｖｃ／Ｖｈが２１以下の場合、鳴きを十分に抑制することができない。また、Ｖｃ／Ｖｈが３２０以上の場合、はんだ９０の固着力が不十分となる。
【００３４】
（効果）
この実施の形態に係る積層セラミック電子部品１０は、電子部品本体２０を基板１００から浮かせる態様とする一対の金属端子８０を備える。これにより、交流電圧が加わることにより生じる電子部品本体２０の機械的歪みが金属端子８０の弾性変形により吸収される。そして、この実施の形態に係る積層セラミック電子部品１０は、一対の金属端子８０の延長部８６（電子部品本体２０の底面から基板１００までＴ方向に延びる部分）のＴ方向における寸法ｈとし、電子部品本体２０のＴ方向における寸法ｔとしたとき、ｈ／ｔが０．４１以上である。これにより、交流電圧が加わることにより生じる電子部品本体２０の機械的歪み量に影響するそのＴ方向における寸法ｔに対して、これを弾性変形して吸収するための延長部８６の適切なＴ方向における寸法ｈが確保される。したがって、交流電圧の周波数に同期して生じる電子部品本体２０の応力および機械的歪みに起因する基板１００の振動音（鳴き）を十分に抑制することができる。
【００３５】
また、この実施の形態に係る積層セラミック電子部品１０は、その一対の金属端子８０それぞれが断面Ｌ字状に形成される。これにより、積層セラミック電子部品１０の基板１００が撓むことに対する耐性を向上させることができる。
【００３６】
また、この実施の形態に係る積層セラミック電子部品１０は、その一対の金属端子８０のめっき膜が金属端子８０の実装部８４および延長部８６の周囲面において形成されない場合、積層セラミック電子部品１０を基板１００に実装用はんだを用いて接合する際、実装用はんだの金属端子８０への濡れ上がりを抑制することができる。これにより、電子部品本体２０と金属端子８０との間の浮き部分に実装用はんだが充填されることを防止することができるため、浮き部分の空間を十分に確保することができる。したがって、基板１００に振動が伝わることを抑制することができ、積層セラミック電子部品１０の鳴き抑制効果を安定して発揮することができる。
【００３７】
（変形例）
積層セラミック電子部品１０の一対の金属端子８０には、電子部品本体２０の第１および第２の側面３４ａ、３４ｂと対向して延びるリブ部が形成されてもよい。具体的には、リブ部は、端子接合部８２のＷ方向における端辺から電子部品本体２０の第１および第２の側面３４ａ、３４ｂと間隙を介して対向し、Ｌ方向に延びる。このようなリブ部が設けられることにより、端子接合部８２の剛性を向上させることができるため、例えば、積層セラミック電子部品１０にＬ方向から荷重が加えられた際に生じ得る端子接合部８２の変形を抑制することができる。さらに、金属端子８０と第１および第２の外部電極６０ａ、６０ｂとの接合面積を大きくすることができるため、金属端子８０と電子部品本体２０との接合はずれを抑制することができる。
【００３８】
２．積層セラミック電子部品の製造方法
積層セラミック電子部品の製造方法について、上記した実施の形態に係る積層セラミック電子部品１０を例にして説明する。はじめに電子部品本体２０（コンデンサ）を作製する工程について説明し、そのあと電子部品本体２０に一対の金属端子８０を取り付ける工程について説明する。
【００３９】
（電子部品本体を作製する工程）
まず、セラミックシートと、内部電極用の導電性ペーストとを準備する。セラミックシートや内部電極用の導電性ペーストは、バインダ（例えば、公知の有機バインダなど）および溶剤（例えば、有機溶剤など）を含む。
【００４０】
次に、セラミックシート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極用の導電性ペーストを印刷し、内部電極パターンを形成する。このようにして、内部電極パターンが印刷されたセラミックシートを作製する。また、内部電極パターンが印刷されていない外層用のセラミックシートも作製する。
【００４１】
そして、内部電極パターンが印刷されていない外層用のセラミックシートを所定枚数積層し、その表面に内部電極パターンが印刷されたセラミックシートを順次積層し、その表面に外層用のセラミックシートを所定枚数積層することにより、積層シートを作製する。
【００４２】
さらに、積層シートを静水圧プレスなどの手段により積層方向にプレスし、積層ブロックを作製する。
【００４３】
つづいて、積層ブロックを所定のサイズにカットすることにより積層チップを作製する。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みが形成されてもよい。
【００４４】
次に、積層チップを焼成することにより積層体を作製する。焼成温度は、セラミックや内部電極の材料にもよるが、９００℃以上１３００℃以下であることが好ましい。
【００４５】
最後に、積層体の両端面に外部電極用の導電性ペーストを塗布し、焼き付け、外部電極の焼き付け層を形成する。焼き付け温度は７００℃以上９００℃以下であることが好ましい。必要に応じて、焼付け層の表面にめっき層を形成してもよい。以上のようにして電子部品本体（コンデンサ）を作製する。
【００４６】
（電子部品本体に一対の金属端子を取り付ける工程）
まず、一対の金属端子を準備する。
【００４７】
そして、一対の金属端子を電子部品本体の外部電極に接合材を用いて接合する。接合材には、はんだを用いる。はんだ付けは、例えばリフローにおいて温度２７０℃以上２９０℃以下の熱を３０秒以上与えることにより行う。以上のようにして電子部品本体に一対の金属端子を取り付ける。
【００４８】
３．実験例
以下、この発明の効果を確認するために発明者らが行った実験例について説明する。実験例では、上記した積層セラミック電子部品の製造方法にしたがい、実施例１〜５並びに比較例１および２の試料を作製し、それぞれの音圧レベル（ｄＢ）を測定し、音圧レベル比（％）を算出した。ここで、音圧レベル比（％）とは、金属端子が取り付けられていない電子部品本体（すなわち、比較例１）の音圧レベル（ｄＢ）を１００％としたときの各試料の音圧レベル（ｄＢ）の比率である。なお、実施例１〜５並びに比較例１および２の試料はそれぞれ５個ずつ作製した。実施例１〜５並びに比較例１および２の測定値のそれぞれは、５個の試料の平均値である。
【００４９】
実施例１〜５並びに比較例１および２の電子部品本体（コンデンサ）のスペックは以下の通りである。なお、サイズなどの寸法は設計値である。
サイズ：Ｌ×Ｗ×Ｔ＝３．２ｍｍ×１．６ｍｍ×１．６ｍｍ（すなわち、電子部品本体のＴ方向における寸法ｔ＝１．６ｍｍ）
セラミック材料：ＢａＴｉ2Ｏ3
内部電極：Ｎｉ
外部電極：焼付け層（Ｃｕおよびガラス）、およびめっき層（Ｎｉめっき層およびＳｎめっき層）からなる構造
【００５０】
実施例１〜５および比較例２の一対の金属端子のスペックは以下の通りである。なお、金属端子を電子部品本体に接合する接合材としてＬＦはんだを用いた。
端子本体：Ｆｅ−１８Ｃｒ合金
めっき膜：ＮｉめっきおよびＳｎめっき
【００５１】
（実施例）
実施例１は、金属端子の延長部のＴ方向における寸法ｈの狙い値は、０．６ｍｍである。
実施例２は、金属端子の延長部のＴ方向における寸法ｈの狙い値は、０．８ｍｍである。
実施例３は、金属端子の延長部のＴ方向における寸法ｈの狙い値は、１．０ｍｍである。
実施例４は、金属端子の延長部のＴ方向における寸法ｈの狙い値は、１．３ｍｍである。
実施例５は、金属端子の延長部のＴ方向における寸法ｈの狙い値は、１．６ｍｍである。
なお、金属端子の延長部のＴ方向における寸法ｈは、電子部品本体のＴ方向における寸法ｔ（１．６ｍｍ）よりも大きくすると実装スペースを取り過ぎるため、狙い値１．６ｍｍより大きい実施例は作製しなかった。
【００５２】
（比較例）
比較例１は、電子部品本体のみ（ｈ＝０ｍｍ）である。
比較例２は、金属端子の延長部のＴ方向における寸法ｈの狙い値は、０．３ｍｍである。
【００５３】
（金属端子の延長部のＴ方向における寸法ｈ（実測値）の測定方法）
図２を参照して、金属端子８０の延長部８６のＴ方向における寸法ｈの測定方法を説明する。積層セラミック電子部品１０の第１の側面３４ａ（または第２の側面３４ｂ）から画像寸法測定機（キーエンス社製、ＩＭ−６１４０）を用いて画像処理を行い、はんだ９０の端子接合部８２側の最下点を求める。求めたはんだ９０の最下点から金属端子８０の下端部まで垂線を下ろし、その垂線の長さを金属端子８０の外面に沿って測定した。第１の外部電極６０ａに接合される金属端子８０の垂線の長さをｈ１、第２の外部電極６０ｂに接合される金属端子８０の垂線の長さをｈ２とし、ｈ１とｈ２の平均値を金属端子８０の延長部８６のＴ方向における寸法ｈの実測値とした。
【００５４】
（電子部品本体のＴ方向における寸法ｔ（実測値）の測定方法）
図２を参照して、電子部品本体２０のＴ方向における寸法ｔの測定方法を説明する。積層セラミック電子部品１０の第１の側面３４ａ（または第２の側面３４ｂ）から画像寸法測定機（同前）を用いて画像処理を行い、電子部品本体２０の最上点と最下点を求め、その間の距離を測定した。第１の外部電極６０ａ側の寸法をｔ１、第２の外部電極６０ｂ側の寸法をｔ２とし、ｔ１とｔ２の平均値を電子部品本体２０のＴ方向における寸法ｔの実測値とした。電子部品本体２０のＴ方向における寸法ｔは、金属端子８０の端子接合部８２および延長部８６が延びる方向に沿った電子部品本体２０の厚み寸法を測定することにより実測値を求めた。
【００５５】
（音圧レベルの測定方法）
図５は、この発明に係る積層セラミック電子部品の効果を確かめるために発明者らが行った実験例で用いた測定装置の概略図である。実施例１〜５並びに比較例１および２の各試料（積層セラミック電子部品１０）を実装用はんだによって厚み１．６ｍｍの基板１００（ガラスエポキシ基板）に取り付け、図５に示すような測定装置を用いて基板１００の振動音（鳴き）を測定した。すなわち、積層セラミック電子部品１０が実装された基板１００を無響箱１０２内に設置し、周波数３ｋＨｚ、電圧１Ｖｐｐの交流電圧を印加した。その際に発生した振動音（鳴き）を基板１００から３ｍｍ離して設置した集音マイク１０４で集音し、その音圧レベル（ｄＢ）を騒音計１０６およびＦＦＴアナライザ１０８（株式会社小野測器製  ＣＦ−５２２０）で測定した。
【００５６】
実施例１〜５並びに比較例１および２において、比較例１（電子部品本体２０のみ）よりも３０％以上音圧レベル（ｄＢ）を抑制できるものをＧ、３０％より小さいものをＮＧと評価した。
【００５７】
（評価結果）
表１に、実施例１〜５並びに比較例１および２の実験結果を示す。なお、表１に示すｈ／ｔの値は、ｈの実測値（ｍｍ）とｔ（１．６（ｍｍ））とに基づいて算出し、有効数字３桁とした値である。
【００５８】
【表１】
2017085020.tif 000003
【００５９】
表１に示すように、実施例１〜５の評価はいずれもＧであり、音圧レベル（ｄＢ）を十分に抑制できた。一方、比較例１および２はいずれもＮＧであり不良であった。以上の評価結果により、一対の金属端子の延長部のＴ方向における寸法ｈとし、電子部品本体のＴ方向における寸法ｔとしたとき、ｈ／ｔを０．４１以上とすることにより、交流電圧の周波数に同期して生じる電子部品本体の応力および機械的歪みに起因する基板の振動音（鳴き）を十分に抑制できることを確認できた。
【００６０】
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
【符号の説明】
【００６１】
１０  積層セラミック電子部品
２０  電子部品本体
３０  積層体
３２ａ  第１の主面
３２ｂ  第２の主面
３４ａ  第１の側面
３４ｂ  第２の側面
３６ａ  第１の端面
３６ｂ  第２の端面
４０  セラミック層
５０ａ  第１の内部電極層
５０ｂ  第２の内部電極層
６０ａ  第１の外部電極
６０ｂ  第２の外部電極
８０  一対の金属端子
８２  端子接合部
８４  実装部
８６  延長部
９０  はんだ
１００  基板
１０２  無響箱
１０４  集音マイク
１０６  騒音計
１０８  ＦＦＴアナライザ
【図１】
2017085020.tif 000004
【図２】
2017085020.tif 000005
【図３】
2017085020.tif 000006
【図４】
2017085020.tif 000007
【図５】
2017085020.tif 000008