(57)【要約】【課題】半導体装置を搭載するプリント基板において、電源インピーダンスを低減できる構造を提供する。【解決手段】プリント基板は、コア層を貫通する穴と、穴に埋め込まれた誘電体と、誘電体を挟んで互いに対称な位置に誘電体に接するように形成された２つの貫通穴と、２つの貫通穴に埋め込まれた金属とを備え、誘電体と金属とによりコンデンサが形成されている。【選択図】図１Ａ
2017216295.tif 000002
【特許請求の範囲】
【請求項１】
コア層を貫通する穴と、
前記穴に埋め込まれた誘電体と、
前記誘電体を挟んで互いに対称な位置に前記誘電体に接するように形成された２つの貫通穴と、
前記２つの貫通穴に埋め込まれた金属と備え、
前記誘電体と前記金属とによりコンデンサが形成されている、プリント基板。
【請求項２】
前記２つの貫通穴に埋め込まれた金属が、前記プリント基板に実装される半導体装置の電源及びグラウンドに接続されている、請求項１に記載のプリント基板。
【請求項３】
前記コア層がガラスからなる、請求項１に記載のプリント基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置や電子部品を実装して電子機器に利用されるプリント基板に関し、特にコア層の貫通穴の構造に関する。
【背景技術】
【０００２】
従来より、プリント基板上に半導体装置を実装する際には、電源電圧の安定を図るため電源端子とグラウンドの間にバイパスコンデンサと呼ばれるコンデンサを挿入することが一般的であった。電源電圧の変動は、半導体装置の出力信号の同時スイッチングなどに起因する電源電流の急激な変化が原因となって発生するが、このような急激な電圧変動に対しバイパスコンデンサが電荷の充放電を行うことで電源電圧の変動を抑制し、半導体装置の正常動作を維持している。
【０００３】
一方、バイパスコンデンサの能力を充分に生かすためには、電源インピーダンスを低く抑えることが重要であることも知られている。電源インピーダンスを低くするためには半導体装置の電源からバイパスコンデンサまでの距離を短くして、配線のインダクタンスを下げる必要がある。小型機器用のプリント基板においては、バイパスコンデンサとしてチップコンデンサが用いられるが、配線インダクタンスの低減のため、チップコンデンサの電極パッドを半導体装置の電源端子のできるだけ近くに配置することが一般的に行われている。
【０００４】
実際には、半導体パッケージを搭載したプリント基板では、半導体チップの電源端子からチップコンデンサまでの距離は数ｍｍから数ｃｍとなる場合が多い。例えばＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）などに代表される外部リード付き半導体パッケージの場合、半導体チップから外部リードに至るまでにパッケージの内部リードや、内部リードとチップを接続するボンディングワイヤー等があり、パッケージ内部で既に数ｍｍから数ｃｍの距離となる。別の例として、プリント基板上に半導体チップを表裏反転して直接実装するフリップチップパッケージの場合、パッケージ基板上にチップコンデンサを実装することができるため半導体チップの電源端子とチップコンデンサの距離を短縮することが可能となる。しかしフリップチップパッケージの場合でも、半導体チップの端子ピッチが非常に狭いため端子の直近にはチップコンデンサを実装できず、やはり数ｍｍから１ｃｍ程度の距離を離す必要がある。
【０００５】
近年は電子機器の高速化が進み、半導体装置も高速化、低電圧化が進んでいる。そのため従来では問題にならなかったようなわずかな電源電圧の変動が半導体装置の動作に影響を与えるようになってきている。このような背景から電源インピーダンス低減の要求も大きくなり、インダクタンス低減のため電源端子とバイパスコンデンサとの距離の短縮が大きな課題となっている。
【０００６】
このような問題を解決するため、特許文献１及び２に示すような技術が公開されている。特許文献１によれば、多層プリント基板のコア層に形成した貫通穴にチップコンデンサを挿入し、その両端の端子をコア基板に積層した銅箔等の導体と接続することができるため、プリント基板に実装した半導体装置の電源端子とチップコンデンサの距離を大幅に短縮でき、電源インピーダンスを低減することができる。また特許文献２によれば、高誘電率の誘電体層をプリント基板の内層に形成し、その誘電体層を挟む形で電極層を設けることで基板内部にコンデンサを形成することができるため、特許文献１と同様の効果が期待できる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３９３０２２２号公報
【特許文献２】特許第４４７９０１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１に代表されるチップコンデンサをプリント基板に内蔵させる技術においては、チップコンデンサの材料であるセラミックと、プリント基板の材料である樹脂の熱膨張率に違いがあるため、リフローの熱により接続部の信頼性が低下するという問題がある。また、基板製造メーカーがチップ部品実装装置を導入する必要があるためコストが増大するという問題もある。また特許文献２のような基板内部に高誘電率の誘電体層を形成する方法においては、通常とは異なる材料を層構成の一部に取り入れるため特別なプロセスを採用する必要があり、これも大幅なコストの増大につながる。
【課題を解決するための手段】
【０００９】
上記課題を解決するため本発明の一態様は、コア層を貫通する穴と、穴に埋め込まれた誘電体と、誘電体を挟んで互いに対称な位置に誘電体に接するように形成された２つの貫通穴と、２つの貫通穴に埋め込まれた金属とを備え、誘電体と金属とによりコンデンサが形成されているプリント基板である。
【００１０】
また、２つの貫通穴に埋め込まれた金属が、プリント基板に実装される半導体装置の電源及びグラウンドに接続されていてもよい。
【００１１】
また、プリント基板において、コア層がガラスであってもよい。
【発明の効果】
【００１２】
本発明によれば、プリント基板のコア層にコンデンサを形成するので、これをバイパスコンデンサとして利用すれば電源端子とコンデンサの距離を数十μｍまで短縮できるため、インダクタンス及び電源インピーダンスを非常に小さくすることができる。またコア層には貫通穴を複数形成できるので本発明によるコンデンサを複数形成することができ、静電容量を増大させることでさらに電源インピーダンスを低減させることができる。プロセスは通常の穴あけ後、通常使用する穴埋め樹脂のかわりに高誘電率の誘電体ペーストで穴埋めを行えば良いので、特別な工程を準備する必要はない。
【００１３】
また本発明によれば、前記プリント基板のコア層をガラスとすることで、高誘電率の誘電体を貫通穴に埋め込んだ後、数１００℃から１０００℃前後での高温焼成が可能となり、誘電体の比誘電率を大幅に上昇させることが可能となる。これによりコンデンサの静電容量を大幅に増加させ、電源インピーダンスをさらに低下させることができる。
【図面の簡単な説明】
【００１４】
【図１Ａ】本発明の一実施形態に係る半導体パッケージ基板の断面図
【図１Ｂ】本発明の一実施形態に係る半導体パッケージ基板の断面図
【図２Ａ】本発明の一実施形態に係る半導体パッケージ基板の第１の製造方法を示す図
【図２Ｂ】本発明の一実施形態に係る半導体パッケージ基板の第１の製造方法を示す図
【図２Ｃ】本発明の一実施形態に係る半導体パッケージ基板の第１の製造方法を示す図
【図２Ｄ】本発明の一実施形態に係る半導体パッケージ基板の第１の製造方法を示す図
【図２Ｅ】本発明の一実施形態に係る半導体パッケージ基板の第１の製造方法を示す図
【図２Ｆ】本発明の一実施形態に係る半導体パッケージ基板の第１の製造方法を示す図
【図２Ｇ】本発明の一実施形態に係る半導体パッケージ基板の第１の製造方法を示す図
【図２Ｈ】本発明の一実施形態に係る半導体パッケージ基板の第１の製造方法を示す図
【図２Ｉ】本発明の一実施形態に係る半導体パッケージ基板の第１の製造方法を示す図
【図３Ａ】本発明の一実施形態に係る半導体パッケージ基板の第２の製造方法を示す図
【図３Ｂ】本発明の一実施形態に係る半導体パッケージ基板の第２の製造方法を示す図
【図３Ｃ】本発明の一実施形態に係る半導体パッケージ基板の第２の製造方法を示す図
【図３Ｄ】本発明の一実施形態に係る半導体パッケージ基板の第２の製造方法を示す図
【図３Ｅ】本発明の一実施形態に係る半導体パッケージ基板の第２の製造方法を示す図
【図３Ｆ】本発明の一実施形態に係る半導体パッケージ基板の第２の製造方法を示す図
【図３Ｇ】本発明の一実施形態に係る半導体パッケージ基板の第２の製造方法を示す図
【図３Ｈ】本発明の一実施形態に係る半導体パッケージ基板の第２の製造方法を示す図
【図３Ｉ】本発明の一実施形態に係る半導体パッケージ基板の第２の製造方法を示す図
【発明を実施するための形態】
【００１５】
本発明の実施形態の例を図１を用いて説明する。
【００１６】
図１Ａ、１Ｂは本発明を用いた半導体パッケージ基板の実施形態を示したものである。図１Ａは基板面に対して垂直方向の断面、図１Ｂは図１ＡのＸ−Ｙ方向の断面を示す。コア層１に開けられた貫通穴に誘電体７が埋め込まれ、誘電体７を挟んで対称な位置に２つの貫通穴６ａ、６ｂが形成されている。貫通穴６ａ、６ｂの内部は金属で充填されていても良いし、図１に示すように内壁に金属層３が形成され、内部は樹脂で充填されていても良い。この貫通穴６ａ内の金属層、貫通穴６ｂ内の金属層及び誘電体７によってコンデンサが形成されている。貫通穴６ａ、６ｂの内壁に形成された金属層とコア層１の表面に形成された金属層３とは接続しており、絶縁層２に開けられたビア４を介して外部電極５ａ、５ｂ、５ｃ、５ｄに接続される。ここで例えば、５ａに半導体装置の電源、５ｂにグラウンドを接続すれば、貫通穴６ａ内の金属層、貫通穴６ｂ内の金属層及び誘電体７によって形成されるコンデンサが電源−グラウンド間のバイパスコンデンサとなる。このバイパスコンデンサは半導体装置の電源端子に非常に近い距離に形成されているため、電源インピーダンスを低減させることができる。
【００１７】
続いて本発明に係る半導体パッケージ基板の製造方法の例を図２Ａ〜２Ｉ、図３Ａ〜３Ｉを用いて説明する。まず、図２Ａ〜２Ｉを参照して製造方法の１つめの例を説明する。図２Ａはコア層１に銅箔３’を貼り付けた銅箔付きコア基板に、貫通穴７’を開けた状態である。コア層１は一般によく用いられるガラスクロス入りエポキシ系樹脂基板等が利用可能である。コア層１の厚さは数百μｍから１ｍｍ程度、銅箔３’は数十μｍ程度がよく用いられる。貫通穴の直径は数十μｍから３００μｍ程度が一般的であり、加工はレーザーまたはドリル等の工法を利用できる。次に図２Ｂに示すように貫通穴７’に誘電体７を埋め込む。誘電体７の材料は、例えばチタン酸バリウム等の高誘電率物質の粉末と熱硬化性樹脂を混ぜ合わせてペースト状にしたものを利用し、これをスクリーン印刷などの方法で貫通穴に埋め込み、その後加熱を行い樹脂を硬化させる。これも一般に利用されている材料、工法を適用してよい。次に図２Ｃに示すように、誘電体７に接するように貫通穴６を、誘電体７を挟んで対象な位置に２箇所形成する。これもレーザーまたはドリル等の一般的な工法を利用してよい。次に図２Ｄに示すようにシード層８を無電解めっきまたはスパッタ等により形成する。シード層８は銅、ニッケル、チタン等の金属が利用できる。次に図２Ｅに示すように電解めっきを行い、電解めっき層１１を形成する。電解めっき層には一般に銅がよく利用される。次に図２Ｆに示すように貫通穴６の内部をエポキシ等による熱硬化性樹脂で充填し、加熱を行い樹脂を硬化させる。樹脂の充填にはスクリーン印刷等の工法を用いることができる。
【００１８】
ここで、本製造方法では貫通穴６の内壁に金属層を形成し、内部を樹脂で充填する例を示したが、本発明の要件を満たすためには誘電体７と貫通穴６の金属が接していれば良いので、貫通穴６の内部は金属で完全に充填していても良く、また貫通穴６の内壁にのみ金属層を形成した場合でも必ずしも貫通穴６の内部を樹脂で充填する必要はない。
【００１９】
次に図２Ｇに示すようにエッチングレジスト９を形成する。エッチングレジストは感光性のフィルム状レジストまたは液状レジストを利用でき、露光、現像によってパターニングを行う。次に図２Ｈに示すように金属層３のエッチングを行いエッチングレジスト９を除去し所望の配線パターンを得る。エッチング対象が銅であれば塩化第二鉄溶液によるウェットエッチを利用できる。次に図２Ｉに示すように絶縁樹脂層２、ビア４、外部電極５を順次形成する。絶縁樹脂２はエポキシ系の熱硬化性樹脂を利用でき、ビア４はレーザー等で加工することができる。ビア４の埋め込み金属及び外部電極５はセミアディティブ工法により銅で形成できる。これによって図１Ａ、１Ｂに示す形状となり、外部電極５ａ及び５ｂに半導体装置の電源及びグラウンドを接続すれば、貫通穴６ａ内の金属層、貫通穴６ｂ内の金属層、誘電体７によって形成されるコンデンサがバイパスコンデンサとして働き、電源インピーダンスを低減させることができる。
【００２０】
次に図３Ａ〜３Ｉを参照して製造方法の２つめの例を説明する。２つめの例は、銅箔の付かないコア基材を利用した例である。図３Ａはコア層１に貫通穴７’を開けた状態である。コア層１の材質としてはガラスクロス入りエポキシ系樹脂等の他にガラスなども利用できる。コア層１の厚さは数百μｍから１ｍｍ程度程度がよく用いられる。貫通穴の直径は数十μｍから３００μｍ程度が一般的であり、加工はレーザーまたは樹脂基材であればドリル等の工法も利用できる。次に図３Ｂに示すように貫通穴７’に誘電体７を埋め込む。誘電体７の材料は、１つめの例と同様チタン酸バリウム等の高誘電率物質の粉末と熱硬化性樹脂を混ぜ合わせてペースト状にしたもの等を利用し、これをスクリーン印刷などの方法で貫通穴に埋め込み、その後加熱を行い樹脂を硬化させる。これも一般に利用されている材料、工法を適用してよい。このとき、コア基材にガラスを用いれば１０００℃前後の高温で誘電体７を焼成することができる。チタン酸バリウムなどの粉末を使用した誘電体ペーストは、高温で焼成することで高い比誘電率を発現するが、樹脂を含むコア基材では樹脂の耐熱温度の制限により２００℃前後が上限となり、誘電体の比誘電率は数十程度が限界となる。それに対しコア基材にガラスを用いれば１０００℃前後で焼成することが可能となるので、誘電体の比誘電率は数千に達し、コンデンサの静電容量を大幅に向上させることが可能となる。
【００２１】
次に図３Ｃに示すように、誘電体７に接するように貫通穴６を、誘電体７を挟んで対象な位置に２箇所形成する。これもレーザーまたは、コア基材が樹脂であればドリル工法も利用できる。次に図３Ｄに示すようにシード層８を無電解めっきまたはスパッタ等により形成する。シード層８は銅、ニッケル、チタン等の金属が利用できる。次に図３Ｅに示すようにめっきレジスト１０を形成する。めっきレジストは感光性のフィルム状レジストまたは液状レジストを利用でき、露光、現像によってパターニングを行う。次に図３Ｆに示すように、電解めっきにより電解めっき層１１を形成する。電解めっき層には銅が一般に利用される。次に図３Ｇに示すようにめっきレジスト１０及びシード層８を除去し配線パターンを得る。次に図３Ｈに示すように貫通穴６の内部をエポキシ等による熱硬化性樹脂で充填し、加熱を行い樹脂を硬化させる。樹脂の充填にはスクリーン印刷等の工法を用いることができる。ここで、本製造方法では貫通穴６の内壁に金属層３を形成し、内部を樹脂で充填する例を示したが、本発明の要件を満たすためには誘電体７と貫通穴６の金属が接していれば良いので、貫通穴６の内部は金属で完全に充填していても良く、また貫通穴６の内壁にのみ金属層を形成した場合でも必ずしも貫通穴６の内部を樹脂で充填する必要はない。
【００２２】
次に図３Ｉに示すように絶縁樹脂層２、ビア４、外部電極５を順次形成する。絶縁樹脂２はエポキシ系の熱硬化性樹脂を利用でき、ビア４はレーザー等で加工することができる。ビア４の埋め込み金属及び外部電極５はセミアディティブ工法により銅で形成できる。これによって図１Ａ、１Ｂに示す形状となり、外部電極５ａ及び５ｂに半導体装置の電源及びグラウンドを接続すれば、貫通穴６ａ内の金属層、貫通穴６ｂ内の金属層、誘電体７によって形成されるコンデンサがバイパスコンデンサとして働き、電源インピーダンスを低減させることができる。また、コア基材にガラスを用いれば、高温焼成により誘電体７の比誘電率を大幅に向上させることができるため、バイパスコンデンサの大容量化が可能となり、電源インピーダンスのさらなる低減を実現することができる。
【００２３】
以上のように、本発明によれば、プリント基板のコア層にコンデンサを形成するので、これをバイパスコンデンサとして利用すれば電源端子とコンデンサの距離を数十μｍまで短縮できるため、インダクタンス及び電源インピーダンスを非常に小さくすることができる。またコア層には貫通穴を複数形成できるので本発明によるコンデンサを複数形成することができ、静電容量を増大させることでさらに電源インピーダンスを低減させることができる。プロセスは通常の穴あけ後、通常使用する穴埋め樹脂のかわりに高誘電率の誘電体ペーストで穴埋めを行えば良いので、特別な工程を準備する必要はない。
【００２４】
また、本発明によれば、プリント基板のコア層をガラスとすることで、高誘電率の誘電体を貫通穴に埋め込んだ後、数１００℃から１０００℃前後での高温焼成が可能となり、誘電体の比誘電率を大幅に上昇させることが可能となる。これによりコンデンサの静電容量を大幅に増加させ、電源インピーダンスをさらに低下させることができる。
【産業上の利用可能性】
【００２５】
本発明は、半導体装置や電子部品を実装して電子機器に利用されるプリント基板に有用である。
【符号の説明】
【００２６】
１    コア層
２    絶縁層
３    金属層
３’    銅箔
４    ビア
５    外部電極
５ａ    外部電極
５ｂ    外部電極
５ｃ    外部電極
５ｄ    外部電極
６    貫通穴
６ａ    貫通穴
６ｂ    貫通穴
７    誘電体
７’    貫通穴
８    シード層
９    エッチングレジスト
１０    めっきレジスト
１１    電解めっき層
【図１Ａ】
2017216295.tif 000003
【図１Ｂ】
2017216295.tif 000004
【図２Ａ】
2017216295.tif 000005
【図２Ｂ】
2017216295.tif 000006
【図２Ｃ】
2017216295.tif 000007
【図２Ｄ】
2017216295.tif 000008
【図２Ｅ】
2017216295.tif 000009
【図２Ｆ】
2017216295.tif 000010
【図２Ｇ】
2017216295.tif 000011
【図２Ｈ】
2017216295.tif 000012
【図２Ｉ】
2017216295.tif 000013
【図３Ａ】
2017216295.tif 000014
【図３Ｂ】
2017216295.tif 000015
【図３Ｃ】
2017216295.tif 000016
【図３Ｄ】
2017216295.tif 000017
【図３Ｅ】
2017216295.tif 000018
【図３Ｆ】
2017216295.tif 000019
【図３Ｇ】
2017216295.tif 000020
【図３Ｈ】
2017216295.tif 000021
【図３Ｉ】
2017216295.tif 000022