(57)【要約】【課題】パワー損失が比較的小さく、同相雑音の発生を抑制可能な高効率ブリッジレスＰＦＣコンバータを提供する。【解決手段】高効率ブリッジレスＰＦＣコンバータは、ＰＦＣ制御ユニットと、第１のスイッチと、第２のスイッチと、第３スイッチと、第４のスイッチと、第５のスイッチと、第６スイッチと、第１インダクタと、第２インダクタと、蓄積コンデンサを含む。高効率ブリッジレスＰＦＣコンバータは、ＰＦＣ制御ユニットによって、第１スイッチ、第２スイッチ、第３スイッチ、第４スイッチ、第５スイッチ、及び第６スイッチの導通／非導通状態を制御して、交流電圧供給装置から供給される入力交流電圧を出力直流電圧に変換する。【選択図】図１
2017034969.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧供給装置の第１端子に結合される第１インダクタと、
前記交流電圧供給装置の第２端子に結合される第２インダクタと、
正端子と負端子とを有する蓄積コンデンサと、
前記第１インダクタに結合される第１端と、前記蓄積コンデンサの前記負端子に結合される第２端とを有する第１スイッチと、
前記蓄積コンデンサの前記正端子に結合される第１端と、前記第１インダクタと前記第１スイッチとに結合される第２端とを有する第２スイッチと、
前記第２インダクタに結合される第１端と、前記蓄積コンデンサの前記負端子に結合される第２端とを有する第３スイッチと、
前記蓄積コンデンサの前記正端子と前記第２スイッチとに結合される第１端と、前記第２インダクタと前記第３スイッチとに結合される第２端とを有する第４スイッチと、
前記交流電圧供給装置の前記第２端子に結合される第１端と、前記蓄積コンデンサの前記負端子に結合される第２端とを有する第５スイッチと、
前記交流電圧供給装置の前記第１端子に結合される第１端と、前記蓄積コンデンサの前記負端子に結合される第２端とを有する第６スイッチと、
前記第１スイッチと、前記第２スイッチと、前記第３スイッチと、前記第４スイッチと、前記第５スイッチと、前記第６スイッチとに電気的に接続されるＰＦＣ制御ユニットと、を含み、
前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、前記第４スイッチ、前記第５スイッチ、及び前記第６スイッチは、前記ＰＦＣ制御ユニットにより導通／非導通の制御が行われることにより、前記交流電圧供給装置から供給される入力交流電圧が出力直流電圧になるように変換することを特徴とする高効率ブリッジレスＰＦＣコンバータ。
【請求項２】
前記ＰＦＣ制御ユニットは、前記入力交流電圧の正の半サイクルの間に、前記第１スイッチ及び前記第５スイッチを導通状態にし、前記第２スイッチ、前記第３スイッチ、前記第４スイッチ、及び前記第６スイッチを非導通状態にする場合、前記第１インダクタによりエネルギーが蓄積されることを特徴とする請求項１に記載の高効率ブリッジレスＰＦＣコンバータ。
【請求項３】
前記ＰＦＣ制御ユニットが、前記第１スイッチを非導通状態にし、前記第２スイッチを導通状態にする場合、前記蓄積コンデンサは、前記第１インダクタにより充電されることを特徴とする請求項２に記載の高効率ブリッジレスＰＦＣコンバータ。
【請求項４】
前記ＰＦＣ制御ユニットは、前記入力交流電圧の負の半サイクルの間に、前記第３スイッチ及び前記第６スイッチを導通状態にし、前記第１スイッチ、前記第２スイッチ、前記第４スイッチ、及び前記第５スイッチを非導通状態にする場合、前記第２インダクタによりエネルギーが蓄積されることを特徴とする請求項１に記載の高効率ブリッジレスＰＦＣコンバータ。
【請求項５】
前記ＰＦＣ制御ユニットが、前記第３スイッチを非導通状態にし、前記第４スイッチを導通状態にする場合、前記蓄積コンデンサは、前記第２インダクタにより充電されることを特徴とする請求項４に記載の高効率ブリッジレスＰＦＣコンバータ。
【請求項６】
前記ＰＦＣ制御ユニットは、
パルス幅変調信号を生成するＰＦＣドライバと、
前記パルス幅変調信号を受信し、第１の変調信号及び第２の変調信号を生成する第１の相補ドライバと、
前記パルス幅変調信号を受信し、第３の変調信号及び第４の変調信号を生成する第２の相補ドライバと、を含み、
前記第１の変調信号及び前記第２の変調信号は、互いに相補信号であり、
前記第３の変調信号及び前記第４の変調信号は、互いに相補信号であることを特徴とする請求項１に記載の高効率ブリッジレスＰＦＣコンバータ。
【請求項７】
前記ＰＦＣ制御ユニットは、
第１の交流検出信号及び前記第１の変調信号に基づいて第１のスイッチ制御信号を生成する第１のＡＮＤゲートと、
前記第１の交流検出信号及び前記第２の変調信号に基づいて第２のスイッチ制御信号を生成する第２のＡＮＤゲートと、
第２の交流検出信号及び前記第３の変調信号に基づいて第３のスイッチ制御信号を生成する第３のＡＮＤゲートと、
前記第２の交流検出信号及び前記第４の変調信号に基づいて第４のスイッチ制御信号を生成する第４のＡＮＤゲートと、をさらに含み、
前記入力交流電圧の正の半サイクルの間に、前記第１の交流検出信号がハイレベルとなり、前記第２の交流検出信号がローレベルとなり、
前記入力交流電圧の負の半サイクルの間に、前記第１の交流検出信号がローレベルとなり、前記第２の交流検出信号がハイレベルとなることを特徴とする請求項６に記載の高効率ブリッジレスＰＦＣコンバータ。
【請求項８】
前記ＰＦＣ制御ユニットは、
前記第１スイッチと前記第２スイッチとに電気的に接続される第１のスイッチドライバと、
前記第３スイッチと前記第４スイッチとに電気的に接続される第２のスイッチドライバと、をさらに含み、
前記第１のスイッチドライバは、前記第１のスイッチ制御信号及び前記第２のスイッチ制御信号に基づいて、前記第１スイッチ及び前記第２スイッチをそれぞれ制御し、
前記第２のスイッチドライバは、前記第３のスイッチ制御信号及び前記第４のスイッチ制御信号に基づいて、前記第３スイッチ及び前記第４スイッチが相補するようにそれぞれ制御することを特徴とする請求項７に記載の高効率ブリッジレスＰＦＣコンバータ。
【請求項９】
前記ＰＦＣ制御ユニットは、前記第５スイッチと前記第６スイッチとに電気的に接続される第３のスイッチドライバをさらに含み、
前記第３のスイッチドライバは、前記第１の交流検出信号及び前記第２の交流検出信号に基づいて、前記第５スイッチ及び前記第６スイッチをそれぞれ制御することを特徴とする請求項８に記載の高効率ブリッジレスＰＦＣコンバータ。
【請求項１０】
前記第１スイッチと、前記第１インダクタと、前記ＰＦＣ制御ユニットと、前記第２スイッチとに電気的に接続される第１電流センサと、
前記第３スイッチと、前記第２インダクタと、前記ＰＦＣ制御ユニットと、前記第４スイッチとに電気的に接続される第２電流センサと、
前記第２スイッチと、前記第４スイッチと、前記蓄積コンデンサとに電気的に接続される第３電流センサと、をさらに含むことを特徴とする請求項１に記載の高効率ブリッジレスＰＦＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブリッジレスＰＦＣコンバータに関し、特に、低入力電圧に適用される高効率ブリッジレスＰＦＣコンバータに関する。
【背景技術】
【０００２】
ブリッジレスＰＦＣコンバータは、ブリッジ整流器を有する力率補正（Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｒｒｅｃｔｉｏｎ、以下、「ＰＦＣ」と称する）コンバータと比較して、改良された力率補正コンバータである。そのため、ブリッジ整流器を有するＰＦＣコンバータの代わりに、ブリッジレスＰＦＣコンバータが使われるようになっている。しかし、従来のブリッジ整流器を有するＰＦＣコンバータに比べ、ブリッジレスＰＦＣコンバータでは、同相雑音（ｃｏｍｍｏｎ  ｍｏｄｅ  ｎｏｉｓｅ）の抑制に特別な注意を払わなければならない。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、ブリッジ整流器を有するＰＦＣコンバータ、及びブリッジレスＰＦＣコンバータの何れであっても、低入力電圧又はハイパワーに用いると、入力電流が比較的大きいため、ＰＦＣコンバータ内のダイオードが比較的に多いパワー損失（ｐｏｗｅｒ  ｌｏｓｓ）を生じてしまい、ＰＦＣコンバータ全体の効率を低下させてしまうという課題がある。
前述した従来技術の欠点を改善するため、本発明は高効率ブリッジレスＰＦＣコンバータを提供することにより、従来技術の問題を克服する。
【課題を解決するための手段】
【０００４】
本発明の前述の目的を達成するため、本発明の高効率ブリッジレスＰＦＣコンバータは、交流電圧供給装置の第１端子に結合される第１インダクタと、前記交流電圧供給装置の第２端子に結合される第２インダクタと、正端子と負端子とを有する蓄積コンデンサと、前記第１インダクタに結合される第１端と、前記蓄積コンデンサの前記負端子に結合される第２端とを有する第１スイッチと、前記蓄積コンデンサの前記正端子に結合される第１端と、前記第１インダクタと前記第１スイッチとに結合される第２端とを有する第２スイッチと、前記第２インダクタに結合される第１端と、前記蓄積コンデンサの前記負端子に結合される第２端とを有する第３スイッチと、前記蓄積コンデンサの前記正端子と前記第２スイッチとに結合される第１端と、前記第２インダクタと前記第３スイッチとに結合される第２端とを有する第４スイッチと、前記交流電圧供給装置の前記第２端子に結合される第１端と、前記蓄積コンデンサの前記負端子に結合される第２端とを有する第５スイッチと、前記交流電圧供給装置の前記第１端子に結合される第１端と、前記蓄積コンデンサの前記負端子に結合される第２端とを有する第６スイッチと、前記第１スイッチと、前記第２スイッチと、前記第３スイッチと、前記第４スイッチと、前記第５スイッチと、前記第６スイッチとに電気的に接続されるＰＦＣ制御ユニットと、を含む。前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、前記第４スイッチ、前記第５スイッチ、及び前記第６スイッチは、前記ＰＦＣ制御ユニットにより導通／非導通の制御が行われることにより、前記交流電圧供給装置から供給される入力交流電圧が出力直流電圧になるように変換する。
【０００５】
また、前記ＰＦＣ制御ユニットは、前記入力交流電圧の正の半サイクルの間に、前記第１スイッチ及び前記第５スイッチを導通状態にし、前記第２スイッチ、前記第３スイッチ、前記第４スイッチ、及び前記第６スイッチを非導通状態にする場合、前記第１インダクタによりエネルギーが蓄積される。
【０００６】
また、前記ＰＦＣ制御ユニットが、前記第１スイッチを非導通状態にし、前記第２スイッチを導通状態にする場合、前記蓄積コンデンサは、前記第１インダクタにより充電される。
【０００７】
また、前記ＰＦＣ制御ユニットは、前記入力交流電圧の負の半サイクルの間に、前記第３スイッチ及び前記第６スイッチを導通状態にし、前記第１スイッチ、前記第２スイッチ、前記第４スイッチ、及び前記第５スイッチを非導通状態にする場合、前記第２インダクタによりエネルギーが蓄積される。
【０００８】
また、前記ＰＦＣ制御ユニットが、前記第３スイッチを非導通状態にし、前記第４スイッチを導通状態にする場合、前記蓄積コンデンサは、前記第２インダクタにより充電される。
【０００９】
また、前記ＰＦＣ制御ユニットは、パルス幅変調信号を生成するＰＦＣドライバと、前記パルス幅変調信号を受信し、第１の変調信号及び第２の変調信号を生成する第１の相補ドライバと、前記パルス幅変調信号を受信し、第３の変調信号及び第４の変調信号を生成する第２の相補ドライバと、を含む。前記第１の変調信号及び前記第２の変調信号は、互いに相補信号であり、前記第３の変調信号及び前記第４の変調信号は、互いに相補信号である。
【００１０】
また、前記ＰＦＣ制御ユニットは、第１の交流検出信号及び前記第１の変調信号に基づいて第１のスイッチ制御信号を生成する第１のＡＮＤゲートと、前記第１の交流検出信号及び前記第２の変調信号に基づいて第２のスイッチ制御信号を生成する第２のＡＮＤゲートと、第２の交流検出信号及び前記第３の変調信号に基づいて第３のスイッチ制御信号を生成する第３のＡＮＤゲートと、前記第２の交流検出信号及び前記第４の変調信号に基づいて第４のスイッチ制御信号を生成する第４のＡＮＤゲートと、をさらに含む。前記入力交流電圧の正の半サイクルの間に、前記第１の交流検出信号がハイレベルとなり、前記第２の交流検出信号がローレベルとなり、前記入力交流電圧の負の半サイクルの間に、前記第１の交流検出信号がローレベルとなり、前記第２の交流検出信号がハイレベルとなる。
【００１１】
また、前記ＰＦＣ制御ユニットは、前記第１スイッチと前記第２スイッチとに電気的に接続される第１のスイッチドライバと、前記第３スイッチと前記第４スイッチとに電気的に接続される第２のスイッチドライバと、をさらに含む。前記第１のスイッチドライバは、前記第１のスイッチ制御信号及び前記第２のスイッチ制御信号に基づいて、前記第１スイッチ及び前記第２スイッチをそれぞれ制御し、前記第２のスイッチドライバは、前記第３のスイッチ制御信号及び前記第４のスイッチ制御信号に基づいて、前記第３スイッチ及び前記第４スイッチをそれぞれ制御する。
【００１２】
また、前記ＰＦＣ制御ユニットは、前記第５スイッチと前記第６スイッチとに電気的に接続される第３のスイッチドライバをさらに含む。前記第３のスイッチドライバは、前記第１の交流検出信号及び前記第２の交流検出信号に基づいて、前記第５スイッチ及び前記第６スイッチをそれぞれ制御する。
【００１３】
また、本発明の高効率ブリッジレスＰＦＣコンバータは、前記第１スイッチと、前記第１インダクタと、前記ＰＦＣ制御ユニットと、前記第２スイッチとに電気的に接続される第１電流センサと、前記第３スイッチと、前記第２インダクタと、前記ＰＦＣ制御ユニットと、前記第４スイッチとに電気的に接続される第２電流センサと、前記第２スイッチと、前記第４スイッチと、前記蓄積コンデンサとに電気的に接続される第３電流センサと、をさらに含む。
【発明の効果】
【００１４】
本発明の６つのスイッチを有する高効率ブリッジレスＰＦＣコンバータによれば、パワー損失が比較的小さくなり、同相（ｃｏｍｍｏｎ−ｍｏｄｅ）雑音の発生を抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の高効率ブリッジレスＰＦＣコンバータを示すブロック図である。
【図２】本発明のＰＦＣ制御ユニットの一部を示すブロック図である。
【図３】本発明のＰＦＣ制御ユニットの他の一部を示すブロック図である。
【発明を実施するための形態】
【００１６】
本発明の詳細な説明及び技術内容について、図面を参照して以下に説明するが、図面は、ただ参考及び説明に用いるのみであり、本発明に制限を加えるものではない。
【００１７】
図１は、本発明の高効率ブリッジレスＰＦＣコンバータを示すブロック図である。高効率ブリッジレスＰＦＣコンバータ１０は、ＰＦＣ制御ユニット１０２と、第１スイッチＱ１、第２スイッチＱ２、第３スイッチＱ３、第４スイッチＱ４、第５スイッチＱ５、第６スイッチＱ６、第１インダクタＬ１、第２インダクタＬ２、蓄積コンデンサ１０４、第１電流センサＣＴ１、第２電流センサＣＴ２、及び第３電流センサＣＴ３を含んでいる。
【００１８】
第１インダクタＬ１は、交流電圧供給装置の第１端子に結合され、第２インダクタＬ２は、交流電圧供給装置の第２端子に結合されている。蓄積コンデンサ１０４は、正端子と負端子とを有している。第１スイッチＱ１は、第１インダクタＬ１に結合される第１端と、蓄積コンデンサ１０４の負端子に結合される第２端とを有している。第２スイッチＱ２は、蓄積コンデンサ１０４の正端子に結合される第１端と、第１インダクタＬ１と第１スイッチＱ１とに結合される第２端とを有している。第３スイッチＱ３は、第２インダクタＬ２に結合される第１端と、蓄積コンデンサ１０４の負端子に結合される第２端とを有している。第４スイッチＱ４は、蓄積コンデンサ１０４の正端子と第２スイッチＱ２とに結合される第１端と、第２インダクタＬ２と第３スイッチＱ３とに結合される第２端とを有している。第５スイッチＱ５は、交流電圧供給装置２０の第２端子に結合される第１端と、蓄積コンデンサ１０４の負端子に結合される第２端とを有している。第６スイッチＱ６は、交流電圧供給装置２０の第１端子に結合される第１端と、蓄積コンデンサ１０４の負端子に結合される第２端とを有している。ＰＦＣ制御ユニット１０２は、第１スイッチＱ１と、第２スイッチＱ２と、第３スイッチＱ３と、第４スイッチＱ４と、第５スイッチＱ５と、第６スイッチＱ６とに電気的に接続されている。第１電流センサＣＴ１は、第１スイッチＱ１と、第１インダクタＬ１と、ＰＦＣ制御ユニット１０２と、第２スイッチＱ２とに電気的に接続されている。第２電流センサＣＴ２は、第３スイッチＱ３と、第２インダクタＬ２と、ＰＦＣ制御ユニット１０２と、第４スイッチＱ４とに電気的に接続されている。第３電流センサＣＴ３は、第２スイッチＱ２と、第４スイッチＱ４と、蓄積コンデンサ１０４とに電気的に接続されている。高効率ブリッジレスＰＦＣコンバータ１０は、ＰＦＣ制御ユニット１０２によって第１スイッチＱ１、第２スイッチＱ２、第３スイッチＱ３、第４スイッチＱ４、第５スイッチＱ５、及び第６スイッチＱ６の導通／非導通の制御が行われることにより、交流電圧供給装置２０から供給される入力交流電圧２２が出力直流電圧１０６になるように変換する。
【００１９】
言い換えれば、高効率ブリッジレスＰＦＣコンバータ１０は、交流電圧供給装置２０及びＤＣ−ＤＣコンバータ３０に用いられ、交流電圧供給装置２０から高効率ブリッジレスＰＦＣコンバータ１０に入力交流電圧２２が伝送される。高効率ブリッジレスＰＦＣコンバータ１０は、ＰＦＣ制御ユニット１０２によって第１スイッチＱ１、第２スイッチＱ２、第３スイッチＱ３、第４スイッチＱ４、第５スイッチＱ５、及び第６スイッチＱ６の導通／非導通状態を制御することにより、入力交流電圧２２を出力直流電圧１０６に変換してＤＣ−ＤＣコンバータ３０に伝送する。以下、詳しく説明する。
【００２０】
ＰＦＣ制御ユニット１０２は、入力交流電圧２２の正の半サイクルの間において、第１スイッチＱ１及び第５スイッチＱ５を導通状態にし、第２スイッチＱ２、第３スイッチＱ３、第４スイッチＱ４、及び第６スイッチＱ６を非導通状態にすると、第１インダクタＬ１にエネルギーを蓄積させる。エネルギーを放出する段階において、ＰＦＣ制御ユニット１０２は、第１スイッチＱ１を非導通状態にし、第２スイッチＱ２を導通状態にすることにより、第１インダクタＬ１に蓄積されたエネルギーが第２スイッチＱ２を介して蓄積コンデンサ１０４に充電する。このエネルギーを放出する段階において、第３スイッチＱ３、第４スイッチＱ４、及び第６スイッチＱ６が非導通状態のまま維持され、第５スイッチＱ５が導通状態に維持されている。正の半サイクルの全期間において、第５スイッチＱ５が導通状態に維持されて、蓄積コンデンサ１０４の負端子は、スイッチが切換えられても交流電圧供給装置２０の第２端子に接続し続けることにより、同相（ｃｏｍｍｏｎ  ｍｏｄｅ）雑音を抑制することができる。
【００２１】
ＰＦＣ制御ユニット１０２は、入力交流電圧２２の正の負サイクルの間において、第３スイッチＱ３及び第６スイッチＱ６を導通状態にし、第１スイッチＱ１、第２スイッチＱ２、第４スイッチＱ４、及び第５スイッチＱ５を非導通状態にすると、第２インダクタＬ２にエネルギーを蓄積させる。エネルギーを放出する段階において、ＰＦＣ制御ユニット１０２は、第３スイッチＱ３を非導通状態にし、第４スイッチＱ４を導通状態にすることにより、第２インダクタＬ２に蓄積されたエネルギーが第４スイッチＱ４を介して蓄積コンデンサ１０４に充電する。このエネルギーを放出する段階において、第１スイッチＱ１、第２スイッチＱ２、及び第５スイッチＱ５が非導通状態のまま維持され、第６スイッチＱ６が導通状態に維持されている。負の半サイクルの全期間において、第６スイッチＱ６が導通状態に維持されて、蓄積コンデンサ１０４の負端子は、スイッチが切換えられても交流電圧供給装置２０の第１端子に接続し続けることにより、同相（ｃｏｍｍｏｎ  ｍｏｄｅ）雑音を抑制することができる。
【００２２】
高効率ブリッジレスＰＦＣコンバータ１０が蓄積コンデンサ１０４によって出力直流電圧１０６をＤＣ−ＤＣコンバータ３０に伝送することについては、周知技術であるため、ここでの説明を省略する。
【００２３】
上記の説明を、下記の表に示す。
【表１】
2017034969.tif 000003
【００２４】
なお、第１スイッチＱ１、第２スイッチＱ２、第３スイッチＱ３、第４スイッチＱ４、第５スイッチＱ５、及び第６スイッチＱ６は、ＭＯＳＦＥＴあってもよいが、これに限定されない。第１電流センサＣＴ１、第２電流センサＣＴ２、及び第３電流センサＣＴ３は、変流器であってもよいが、これに限定されない。電流センサによって電流を検出し、ＰＦＣ制御ユニット１０２によってスイッチの切換を制御することにより、力率補正の効果を達することが可能である。
【００２５】
本発明の６つのスイッチを有する高効率ブリッジレスＰＦＣコンバータによれば、パワー損失が比較的小さくなり、同相（ｃｏｍｍｏｎ−ｍｏｄｅ）雑音の発生を抑制することができる。
【００２６】
図２は、本発明のＰＦＣ制御ユニットの一部を示すブロック図である。ＰＦＣ制御ユニット１０２は、ＰＦＣドライバ１０２０２と、第１の相補ドライバ１０２０４と、第１のＡＮＤゲート１０２０６と、第２のＡＮＤゲート１０２０８と、第１のスイッチドライバ１０２１０と、第２の相補ドライバ１０２１２と、第３のＡＮＤゲート１０２１４と、第４のＡＮＤゲート１０２１６と、第１のスイッチドライバ１０２１０と、第１の遅延ユニット１０２２０と、第２の遅延ユニット１０２２２と、第３の遅延ユニット１０２２４と、第４の遅延ユニット１０２２６とを含んでいる。
第１の遅延ユニット１０２２０は、第１ダイオードＤ１と、第１抵抗Ｒ１と、第１コンデンサＣ１とを含んでいる。第２の遅延ユニット１０２２２は、第２ダイオードＤ２と、第２抵抗Ｒ２と、第２コンデンサＣ２とを含んでいる。第３の遅延ユニット１０２２４は、第３ダイオードＤ３と、第３抵抗Ｒ３と、第３コンデンサＣ３とを含んでいる。第４の遅延ユニット１０２２６は、第４ダイオードＤ４と、第４抵抗Ｒ４と、第４コンデンサＣ４とを含んでいる。
【００２７】
第１の相補ドライバ１０２０４は、ＰＦＣドライバ１０２０２に電気的に接続されている。第１のＡＮＤゲート１０２０６は、第１の相補ドライバ１０２０４と、適切な回路（後述する）を介して交流電圧供給装置２０とに電気的に接続されている。第２のＡＮＤゲート１０２０８は、第１の相補ドライバ１０２０４と、第１のＡＮＤゲート１０２０６と、適切な回路（後述する）を介して交流電圧供給装置２０とに電気的に接続されている。第１のスイッチドライバ１０２１０は、第１のＡＮＤゲート１０２０６と、第２のＡＮＤゲート１０２０８と、第１スイッチＱ１と、第２スイッチＱ２とに電気的に接続されている。第２の相補ドライバ１０２１２は、ＰＦＣドライバ１０２０２に電気的に接続されている。第３のＡＮＤゲート１０２１４は、第２の相補ドライバ１０２１２と、適切な回路（後述する）を介して交流電圧供給装置２０に電気的に接続されている。第４のＡＮＤゲート１０２１６は、第２の相補ドライバ１０２１２と、第３のＡＮＤゲート１０２１４と、適切な回路（後述する）を介して交流電圧供給装置２０とに電気的に接続されている。第２のスイッチドライバ１０２１８は、第３のＡＮＤゲート１０２１４と、第４のＡＮＤゲート１０２１６と、第３スイッチＱ３と、第４スイッチＱ４とに電気的に接続されている。
第１の遅延ユニット１０２２０は、第１のＡＮＤゲート１０２０６と、第１のスイッチドライバ１０２１０とに電気的に接続されている。第２の遅延ユニット１０２２２は、第２のＡＮＤゲート１０２０８と、第１のスイッチドライバ１０２１０とに電気的に接続されている。第３の遅延ユニット１０２２４は、第３のＡＮＤゲート１０２１４と、第２のスイッチドライバ１０２１８とに電気的に接続されている。第４の遅延ユニット１０２２６は、第４のＡＮＤゲート１０２１６と、第２のスイッチドライバ１０２１８とに電気的に接続されている。
第１ダイオードＤ１は、第１のＡＮＤゲート１０２０６と、第１のスイッチドライバ１０２１０とに電気的に接続されている。第１抵抗Ｒ１は、第１のＡＮＤゲート１０２０６と、第１のスイッチドライバ１０２１０と、第１ダイオードＤ１とに電気的に接続されている。第１コンデンサＣ１は、第１のスイッチドライバ１０２１０と、第１ダイオードＤ１と、第１抵抗Ｒ１とに電気的に接続されている。第２ダイオードＤ２は、第２のＡＮＤゲート１０２０８と、第１のスイッチドライバ１０２１０とに電気的に接続されている。第２抵抗Ｒ２は、第２のＡＮＤゲート１０２０８と、第１のスイッチドライバ１０２１０と、第２ダイオードＤ２とに電気的に接続されている。第２コンデンサＣ２は、第１のスイッチドライバ１０２１０と、第２ダイオードＤ２と、第２抵抗Ｒ２とに電気的に接続されている。第３ダイオードＤ３は、第３のＡＮＤゲート１０２１４と、第２のスイッチドライバ１０２１８とに電気的に接続されている。第３抵抗Ｒ３は、第３のＡＮＤゲート１０２１４と、第２のスイッチドライバ１０２１８と、第３ダイオードＤ３とに電気的に接続されている。第３コンデンサＣ３は、第２のスイッチドライバ１０２１８と、第３ダイオードＤ３と、第３抵抗Ｒ３とに電気的に接続されている。第４ダイオードＤ４は、第４のＡＮＤゲート１０２１６と、第２のスイッチドライバ１０２１８とに電気的に接続されている。第４抵抗Ｒ４は、第４のＡＮＤゲート１０２１６と、第２のスイッチドライバ１０２１８と、第４ダイオードＤ４とに電気的に接続されている。第４コンデンサＣ４は、第２のスイッチドライバ１０２１８と、第４ダイオードＤ４と、第４抵抗Ｒ４とに電気的に接続されている。
【００２８】
ＰＦＣドライバ１０２０２は、パルス幅変調信号１０２４０を生成する。第１の相補ドライバ１０２０４は、パルス幅変調信号１０２４０を受信し、第１の変調信号１０２４２及び第２の変調信号１０２４４を生成する。第２の相補ドライバ１０２１２は、パルス幅変調信号１０２４０を受信し、第３の変調信号１０２４６及び第４の変調信号１０２４８を生成する。第１の変調信号１０２４２及び第２の変調信号１０２４４は、互いに相補信号であり、第３の変調信号１０２４６及び第４の変調信号１０２４８は、互いに相補信号である。
【００２９】
第１のＡＮＤゲート１０２０６は、第１の交流検出信号１０２５０及び第１の変調信号１０２４２に基づいて第１のスイッチ制御信号１０２５２を生成する。第２のＡＮＤゲート１０２０８は、第１の交流検出信号１０２５０及び第２の変調信号１０２４４に基づいて第２のスイッチ制御信号１０２５４を生成する。第３のＡＮＤゲート１０２１４は、第２の交流検出信号１０２５６及び第３の変調信号１０２４６に基づいて第３のスイッチ制御信号１０２５８を生成する。第４のＡＮＤゲート１０２１６は、第２の交流検出信号１０２５６及び第４の変調信号１０２４８に基づいて第４のスイッチ制御信号１０２６０を生成する。
入力交流電圧２２の正の半サイクルの間に、第１の交流検出信号１０２５０がハイレベルとなり、第２の交流検出信号１０２５６がローレベルとなり、入力交流電圧２２の負の半サイクルの間に、第１の交流検出信号１０２５０がローレベルとなり、第２の交流検出信号１０２５６がハイレベルとなる。また、第１の交流検出信号１０２５０及び第２の交流検出信号１０２５６の詳細については後述する。
【００３０】
第１のスイッチドライバ１０２１０は、第１のスイッチ制御信号１０２５２及び第２のスイッチ制御信号１０２５４に基づいて、第１スイッチＱ１及び第２スイッチＱ２をそれぞれ制御する。第２のスイッチドライバ１０２１８は、第３のスイッチ制御信号１０２５８及び第４のスイッチ制御信号１０２６０に基づいて、第３スイッチＱ３及び第４スイッチＱ４をそれぞれ制御する。
【００３１】
図２は、ＰＦＣ制御ユニット１０２によって第１スイッチＱ１、第２スイッチＱ２、第３スイッチＱ３、第４スイッチＱ４の導通／非導通をどのように制御することを示している（表１を参照する）。
【００３２】
より詳細には、入力交流電圧２２の正の半サイクルにおいて、第１インダクタＬ１がエネルギーを蓄積する場合、ＰＦＣドライバ１０２０２は、第１の相補ドライバ１０２０４、第１のＡＮＤゲート１０２０６、第１の遅延ユニット１０２２０、及び第１のスイッチドライバ１０２１０を介して、第１スイッチＱ１を導通状態にする。
入力交流電圧２２の正の半サイクルにおいて、第１インダクタＬ１がエネルギーを放出する場合、ＰＦＣドライバ１０２０２は、第１の相補ドライバ１０２０４、第２のＡＮＤゲート１０２０８、第２の遅延ユニット１０２２２、及び第１のスイッチドライバ１０２１０を介して、第２スイッチＱ２を導通状態にする。
入力交流電圧２２の負の半サイクルにおいて、第２インダクタＬ２がエネルギーを蓄積する場合、ＰＦＣドライバ１０２０２は、第２の相補ドライバ１０２１２、第３のＡＮＤゲート１０２１４、第３の遅延ユニット１０２２４、及び第２のスイッチドライバ１０２１８を介して、第３スイッチＱ３を導通状態にする。
入力交流電圧２２の負の半サイクルにおいて、第２インダクタＬ２がエネルギーを放出する場合、ＰＦＣドライバ１０２０２は、第２の相補ドライバ１０２１２、第４のＡＮＤゲート１０２１６、第４の遅延ユニット１０２２６、及び第２のスイッチドライバ１０２１８を介して、第４スイッチＱ４を導通状態にする。
【００３３】
また、第１の遅延ユニット１０２２０、第２の遅延ユニット１０２２２、第３の遅延ユニット１０２２４、第４の遅延ユニット１０２２６は、信号の伝送時間を遅延させて、デッドタイム（ｄｅａｄ  ｔｉｍｅ）を生成することにより、スイッチが同時に導通することに起因する短絡を回避することができる。
【００３４】
図３は、本発明のＰＦＣ制御ユニットの他の一部を示すブロック図である。ＰＦＣ制御ユニット１０２は、第３のスイッチドライバ１０２２８と、第１のコンパレータ１０２３０と、第２のコンパレータ１０２３２と、第５の遅延ユニット１０２３４と、第６の遅延ユニット１０２３６と、第５ダイオードＤ５と、第５抵抗Ｒ５と、第６抵抗Ｒ６と、第５コンデンサＣ５と、第６ダイオードＤ６と、第７抵抗Ｒ７と、第８抵抗Ｒ８と、第６コンデンサＣ６と、を含んでいる。
第５の遅延ユニット１０２３４は、第１ツェナーダイオードＺＤ１と、第９抵抗Ｒ９と、を含んでいる。第６の遅延ユニット１０２３６は、第２ツェナーダイオードＺＤ２と、第１０抵抗Ｒ１０と、を含んでいる。
【００３５】
第３のスイッチドライバ１０２２８は、第５スイッチＱ５と、第６スイッチＱ６とに電気的に接続されている。第１のコンパレータ１０２３０は、第３のスイッチドライバ１０２２８に電気的に接続されている。第２のコンパレータ１０２３２は、第３のスイッチドライバ１０２２８と、第１のコンパレータ１０２３０とに電気的に接続されている。第５の遅延ユニット１０２３４は、第１のコンパレータ１０２３０と、第２のコンパレータ１０２３２とに電気的に接続されている。第６の遅延ユニット１０２３６は、第１のコンパレータ１０２３０と、第２のコンパレータ１０２３２とに電気的に接続されている。第５ダイオードＤ５は、交流電圧供給装置２０に電気的に接続されている。第５抵抗Ｒ５は、第５ダイオードＤ５と、第５の遅延ユニット１０２３４と、第２のコンパレータ１０２３２とに電気的に接続されている。第６抵抗Ｒ６は、第５の遅延ユニット１０２３４と、第２のコンパレータ１０２３２と、第５抵抗Ｒ５とに電気的に接続されている。第５コンデンサＣ５は、第５の遅延ユニット１０２３４と、第２のコンパレータ１０２３２と、第５抵抗Ｒ５と、第６抵抗Ｒ６とに電気的に接続されている。第６ダイオードＤ６は、交流電圧供給装置２０に電気的に接続されている。第７抵抗Ｒ７は、第６ダイオードＤ６と、第１のコンパレータ１０２３０と、第６の遅延ユニット１０２３６とに電気的に接続されている。第８抵抗Ｒ８は、第１のコンパレータ１０２３０と、第６の遅延ユニット１０２３６と、第７抵抗Ｒ７とに電気的に接続されている。第６コンデンサＣ６は、第１のコンパレータ１０２３０と、第６の遅延ユニット１０２３６と、第７抵抗Ｒ７と、第８抵抗Ｒ８とに電気的に接続されている。第１ツェナーダイオードＺＤ１は、第１のコンパレータ１０２３０と、第５抵抗Ｒ５と、第２のコンパレータ１０２３２と、第６抵抗Ｒ６と、第５コンデンサＣ５とに電気的に接続されている。第９抵抗Ｒ９は、第１のコンパレータ１０２３０と、第１ツェナーダイオードＺＤ１とに電気的に接続されている。第２ツェナーダイオードＺＤ２は、第２のコンパレータ１０２３２と、第７抵抗Ｒ７と、第１のコンパレータ１０２３０と、第８抵抗Ｒ８と、第６コンデンサＣ６とに電気的に接続されている。第１０抵抗Ｒ１０は、第２のコンパレータ１０２３２と、第２ツェナーダイオードＺＤ２とに電気的に接続されている。
【００３６】
図３は、ＰＦＣ制御ユニット１０２によって第５スイッチＱ５、第６スイッチＱ６、の導通／非導通をどのように制御することを示している（表１を参照する）。
第３のスイッチドライバ１０２２８は、第１の交流検出信号１０２５０及び第２の交流検出信号１０２５６に基づいて、第５スイッチＱ５及び第６スイッチＱ６をそれぞれ制御する。
【００３７】
ＰＦＣ制御ユニット１０２は、入力交流電圧２２の正の半サイクルの間において、図３に示す回路によって第５スイッチＱ５を導通状態にし、第６スイッチＱ６を非導通状態にする。ＰＦＣ制御ユニット１０２は、入力交流電圧２２の負の半サイクルの間において、図３に示す構成によって第６スイッチＱ６を導通状態にし、第５スイッチＱ５を非導通状態にする。
第５の遅延ユニット１０２３４、第６の遅延ユニット１０２３６は、信号の伝送時間を遅延させて、デッドタイム（ｄｅａｄ  ｔｉｍｅ）を生成することにより、スイッチが同時に導通することに起因する短絡を回避することができる。
【００３８】
なお、上述したドライバは、一般的なドライバである。本発明は、これらの一般的なドライバを組み合わせて６つのスイッチの制御を行うことができる。図２に示す第１の交流検出信号１０２５０及び第２の交流検出信号１０２５６は、図３に示す回路（第１のコンパレータ１０２３０と、第２のコンパレータ１０２３２と、第５の遅延ユニット１０２３４と、第６の遅延ユニット１０２３６と、第５ダイオードＤ５と、第６ダイオードＤ６と、第５抵抗Ｒ５と、第６抵抗Ｒ６と、第７抵抗Ｒ７と、第８抵抗Ｒ８と、第５コンデンサＣ５と、第６コンデンサＣ６とが含まれている）が交流電圧供給装置２０に接続されて得たものであるが、これに限定されない。
【００３９】
ただし、上記は、本発明の好ましい実施例の詳細な説明および図面に過ぎず、本発明の特徴がこれに限定されないため、本発明を限定するために用いられるものではなく、本発明の全ての範囲は別紙の特許請求の範囲を基準とすべきである。およそ本発明の特許請求の範囲における技術的思想およびその類似の変化の実施例に合うものは、いずれも本発明の範疇に含まれるものであって、当業者が本発明の範囲内で容易に想到し得る変化または付加はいずれも本願の特許請求の範囲に含まれるものである。
【符号の説明】
【００４０】
１０  高効率ブリッジレスＰＦＣコンバータ
２０  交流電圧供給装置
２２  入力交流電圧
３０  ＤＣ−ＤＣコンバータ
１０２  ＰＦＣ制御ユニット
１０４  蓄積コンデンサ
１０６  出力直流電圧
１０２０２  ＰＦＣドライバ
１０２０４  第１の相補ドライバ
１０２０６  第１のＡＮＤゲート
１０２０８  第２のＡＮＤゲート
１０２１０  第１のスイッチドライバ
１０２１２  第２の相補ドライバ
１０２１４  第３のＡＮＤゲート
１０２１６  第４のＡＮＤゲート
１０２１８  第２のスイッチドライバ
１０２２０  第１の遅延ユニット
１０２２２  第２の遅延ユニット
１０２２４  第３の遅延ユニット
１０２２６  第４の遅延ユニット
１０２２８  第３のスイッチドライバ
１０２３０  第１のコンパレータ
１０２３２  第２のコンパレータ
１０２３４  第５の遅延ユニット
１０２３６  第６の遅延ユニット
１０２４０  パルス幅変調信号
１０２４２  第１の変調信号
１０２４４  第２の変調信号
１０２４６  第３の変調信号
１０２４８  第４の変調信号
１０２５０  第１の交流検出信号
１０２５２  第１のスイッチ制御信号
１０２５４  第２のスイッチ制御信号
１０２５６  第２の交流検出信号
１０２５８  第３のスイッチ制御信号
１０２６０  第４のスイッチ制御信号
Ｃ１  第１コンデンサ
Ｃ２  第２コンデンサ
Ｃ３  第３コンデンサ
Ｃ４  第４コンデンサ
Ｃ５  第５コンデンサ
Ｃ６  第６コンデンサ
ＣＴ１  第１電流センサ
ＣＴ２  第２電流センサ
ＣＴ３  第３電流センサ
Ｄ１  第１ダイオード
Ｄ２  第２ダイオード
Ｄ３  第３ダイオード
Ｄ４  第４ダイオード
Ｄ５  第５ダイオード
Ｄ６  第６ダイオード
Ｌ１  第１インダクタ
Ｌ２  第２インダクタ
Ｑ１  第１スイッチ
Ｑ２  第２スイッチ
Ｑ３  第３スイッチ
Ｑ４  第４スイッチ
Ｑ５  第５スイッチ
Ｑ６  第６スイッチ
Ｒ１  第１抵抗
Ｒ２  第２抵抗
Ｒ３  第３抵抗
Ｒ４  第４抵抗
Ｒ５  第５抵抗
Ｒ６  第６抵抗
Ｒ７  第７抵抗
Ｒ８  第８抵抗
Ｒ９  第９抵抗
Ｒ１０  第１０抵抗
ＺＤ１  第１ツェナーダイオード
ＺＤ２  第２ツェナーダイオード
【図１】
2017034969.tif 000004
【図２】
2017034969.tif 000005
【図３】
2017034969.tif 000006