(57)【要約】【課題】制御信号の周波数が変動する場合であっても、伝搬中の制御信号に起因して放射される電磁波を抑制することができる制御信号発生装置及び画像処理装置を提供する。【解決手段】ベースクロック生成部３０１は、予め指定されたクロック周波数を有するベースクロック信号を生成する。フィルタークロック生成部３０２は、ベースクロック信号のクロック周波数に応じてクロック周波数を変化させた、ベースクロック信号のクロック周波数よりも高いクロック周波数を有するフィルタークロック信号を生成する。デジタルフィルター３０３は、フィルタークロック生成部３０２により生成されたフィルタークロック信号に基づいて動作するとともに、ベースクロック信号生成部３０１により生成されたベースクロック信号をフィルタリングする。出力部３０４はデジタルフィルターの出力信号をデジタル−アナログ変換して出力する。【選択図】図３
2017034833.tif 000002
【特許請求の範囲】
【請求項１】
矩形状の制御信号を供給する制御信号を供給する制御信号発生装置であって、
予め指定されたクロック周波数を有するベースクロック信号を生成するベースクロック生成部と、
前記ベースクロック信号のクロック周波数に応じてクロック周波数を変化させた、前記ベースクロック信号のクロック周波数よりも高いクロック周波数を有するフィルタークロック信号を生成するフィルタークロック生成部と、
前記フィルタークロック生成部により生成されたフィルタークロック信号に基づいて動作するとともに、前記ベースクロック信号生成部により生成されたベースクロック信号をフィルタリングするデジタルフィルターと、
前記デジタルフィルターの出力信号をデジタル−アナログ変換して出力する出力部と、
を備える制御信号発生装置。
【請求項２】
前記デジタルフィルターが、
直列に接続された複数のフリップフロップ回路と、
前記各フリップフロップ回路の出力にそれぞれ接続された乗算器と、
前記各乗算器の出力を加算する加算器と、
を備える請求項１記載の制御信号発生装置。
【請求項３】
前記乗算器に設定される乗算係数が、前記直列に接続された複数のフリップフロップ回路の中央位置を基準として、対称に設定される請求項１又は請求項２記載の制御信号発生装置。
【請求項４】
前記フィルタークロック生成部が、前記ベースクロック信号を逓倍することで前記フィルタークロック信号を生成する請求項１又は請求項２記載の制御信号発生装置。
【請求項５】
請求項１から請求項４のいずれか１項に記載の制御信号発生装置と、
前記制御信号発生装置により生成された制御信号が入力される回転駆動源と、
を備える画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、矩形状の制御信号を供給する制御信号発生装置及び当該制御信号発生装置を備える画像処理装置に関する。
【背景技術】
【０００２】
従来、複写機やファクシミリ、スキャナー、複合機等の画像処理装置において、搬送ローラーや感光体ドラム、キャリッジ等の被駆動体の回転駆動源として、ステッピングモーターやブラシレスモーター等のモーターが使用されている。このようなモーターの回転の制御には矩形パルス波が使用され、モーターの回転速度を変更する際には、矩形パルス波の電圧値及び周波数が変更されている。また、画像処理装置では、回転駆動体に限らず、イメージセンサーにおける画像読み取り等のタイミング信号にも、矩形パルス波が使用されている。
【０００３】
一方、近年の電子機器の普及に伴って、画像処理装置に対しても電磁的な不干渉性が要求されており、自身の動作により輻射ノイズ等の電磁波を放出して他の機器の動作を阻害する電磁干渉（ＥＭＩ：Electro Magnetic Interference）を生じないことが求められている。しかしながら、上述のような制御信号として使用される矩形パルス波は、極めて短時間でＬｏｗレベルとＨｉｇｈレベルとの間を遷移するため、信号に広い周波数成分（高調波成分）を含む。この高い周波数成分の電磁波は非常に放射されやすい。また、モーターの制御信号やイメージセンサーの制御信号の伝送経路には、フレキシブルフラットケーブル等のシールドが比較的難しい被覆配線が比較的長い距離に使用されていることが多い。被覆配線においても、その周囲に接地線を配置する等により電磁波の放射を抑制する構成が採用されているが、被覆配線は、電磁波が放射され易い傾向にある。このような電磁波の放射を抑制するため、フェライトビーズやＣＲ回路からなるローパスフィルターを使用することにより高い周波数成分を減衰させる構成が広く採用されている。
【０００４】
また、特許文献１では、矩形パルス波を生成するインバーターからの電磁波の放射を抑制する観点で、インバーターを構成する半導体スイッチのオン・オフ切り替え回数を低減する構成を開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２１８２４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
例えば、画像処理装置において使用されているモーターは、常時一定速度で駆動されていることはなく、停止状態から定速度状態になるまでは加速され、定速度状態から停止状態になるまでは減速される。モーターの加速又は減速を行う場合、モーターの制御信号である矩形パルス波の周波数が変更される。すなわち、加速する場合、矩形パルス波の周波数は増大される。また、減速する場合、矩形パルス波の周波数は減少される。例えば、原稿台に載置された原稿の画像読取の際のキャリッジの移動に使用されるモーターでは、加速時のモーター制御信号のクロック周波数は、起動時に５００Ｈｚ程度のものが、定速度動作時に２６００Ｈｚ程度まで増大される。そして、定速度動作完了後に停止する際の減速時には、モーター制御信号のクロック周波数は、２６００Ｈｚ程度から０Ｈｚまで減少される。
【０００７】
このように、モーター制御信号は、制御中に矩形パルス波の周波数が変更される。上述のような、フェライトビーズやＲＣフィルターにより電磁波放射を抑制する構成では、回路構成が固定であるため、特定の矩形パルス波の周波数（例えば、より高い周波数成分を含む定速度動作時）において電磁波の放射がより低減できるように設計される。そのため、対象とした周波数と異なる周波数を有する矩形パルス波（例えば、加速時や減速時）に対しては、電磁波放射が十分に低減されない状況が発生し得る。
【０００８】
また、特許文献１が開示する技術では、矩形パルス波を生成する信号源からの電磁波の放射を抑制することはできるが、信号源において生成され搬送路を伝搬中の矩形パルス波に起因して放射される電磁波を低減することはできない。
【０００９】
本発明は、このような従来の事情を鑑みてなされたものであり、制御信号の周波数が変動する場合であっても、伝搬中の制御信号に起因して放射される電磁波を抑制することができる制御信号発生装置及び画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述の目的を達成するために、本発明は以下の技術的手段を採用している。まず、本発明は、矩形状の制御信号を供給する制御信号発生装置を前提としている。そして、本発明に係る制御信号発生装置は、ベースクロック生成部、フィルタークロック生成部、デジタルフィルター、及び出力部を備える。ベースクロック生成部は、予め指定されたクロック周波数を有するベースクロック信号を生成する。フィルタークロック生成部は、ベースクロック信号のクロック周波数に応じてクロック周波数を変化させた、ベースクロック信号のクロック周波数よりも高いクロック周波数を有するフィルタークロック信号を生成する。デジタルフィルターは、フィルタークロック生成部により生成されたフィルタークロック信号に基づいて動作するとともに、ベースクロック信号生成部により生成されたベースクロック信号をフィルタリングする。出力部はデジタルフィルターの出力信号をデジタル−アナログ変換して出力する。
【００１１】
この制御信号発生装置では、ベースクロック信号のフィルタリングに使用されるデジタルフィルターを動作させるためのクロック信号が、ベースクロック信号のクロック周波数に応じて変動する。したがって、デジタルフィルターの特性を、ベースクロック信号のクロック周波数に応じて変えることができる。その結果、制御信号発生装置から出力される制御信号の周波数が変動する場合でも、周波数に応じたフィルタリングを実現することができ、従来に比べて、制御信号が伝搬される際に放射される電磁波を抑制することが可能となる。
【００１２】
この制御信号発生装置において、デジタルフィルターが、複数のフリップフロップ回路、乗算器、及び加算器を備える構成を採用することができる。複数のフリップフロップ回路は直列に接続され、乗算器は、各フリップフロップ回路の出力にそれぞれ接続される。また、加算器は、各乗算器の出力を加算する。この構成において、乗算器に設定される乗算係数は、直列に接続された複数のフリップフロップ回路の中央位置を基準として、対称に設定される構成を採用することができる。また、以上の制御信号発生装置において、フィルタークロック生成部は、ベースクロック信号を逓倍することでフィルタークロック信号を生成する構成を採用することもできる。
【００１３】
一方、他の観点では、本発明は、上述の制御信号発生装置と、当該制御信号発生装置により生成された制御信号が入力される回転駆動源とを備える画像処理装置を提供することもできる。
【発明の効果】
【００１４】
本発明によれば、制御信号の周波数が変動する場合であっても、伝搬中の制御信号に起因して放射される電磁波を抑制することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態における複合機の全体構成を示す概略構成図
【図２】本発明の一実施形態における複合機のハードウェア構成を示す図
【図３】本発明の一実施形態における複合機が備える制御信号生成装置の構成を示す機能ブロック図
【図４】本発明の一実施形態における制御信号生成装置が備えるデジタルフィルターの一例を示す構成図
【図５】本発明の一実施形態における制御信号生成装置が備えるデジタルフィルターによるベースクロック信号のフィルタリングの一例を示す図
【図６】本発明の一実施形態における制御信号生成装置が備えるデジタルフィルターによるベースクロック信号のフィルタリングの一例を示す説明図
【図７】本発明の一実施形態における制御信号生成装置が備えるデジタルフィルターによるベースクロック信号のフィルタリングの一例を示す説明図
【図８】本発明の一実施形態における制御信号生成装置が備えるデジタルフィルターの動作を示す模式図
【発明を実施するための形態】
【００１６】
以下、本発明の一実施形態について、図面を参照しながらより詳細に説明する。以下では、デジタル複合機として本発明を具体化する。
【００１７】
図１は本実施形態におけるデジタル複合機の全体構成の一例を示す概略構成図である。図１に示すように、複合機１００は、画像読取部１２０及び画像形成部１４０を含む本体１０１と、本体１０１の上方に取り付けられたプラテンカバー１０２を備える。複合機１００の前面には、ユーザーが複合機１００に複写開始やその他の指示を与えたり、複合機１００の状態や設定を確認したりすることができる操作パネル１７１が設けられている。
【００１８】
本体１０１の上部には、画像読取部１２０が設けられている。画像読取部１２０は、走査光学系１２１により原稿の画像を読み取りその画像のデジタルデータ（画像データ）を生成する。
【００１９】
生成された画像データは、画像形成部１４０において被転写体である用紙等に印刷することができる。また、生成された画像データは、図示しないネットワークを通じて他の機器へ送信することもできる。
【００２０】
画像形成部１４０は、画像読取部１２０が生成した画像データや、ネットワーク１６２に接続された他の機器から受信した画像データを用紙に印刷する。画像形成部１４０は、手差しトレイ１５１、給紙カセット１５２、１５３、１５４等から、トナー像を転写する転写部１５５へ用紙を給紙する。転写部１５５においてトナー像が転写された用紙は排紙トレイ１４９へ排紙される。
【００２１】
図２は、複合機における制御系のハードウェア構成図である。本実施形態の複合機１００は、ＣＰＵ（Central Processing Unit）２０１、ＲＡＭ（Random Access Memory）２０２、ＲＯＭ（Read Only Memory）２０３、ＨＤＤ（Hard Disk Drive）２０４及び画像読取部１２０、画像形成部１４０における各駆動部に対応するドライバー２０５が内部バス２０６を介して接続されている。
【００２２】
ＲＯＭ２０３やＨＤＤ２０４等はプログラムを格納しており、ＣＰＵ２０１はその制御プログラムの指令にしたがって複合機１００を制御する。例えば、ＣＰＵ２０１はＲＡＭ２０２を作業領域として利用し、ドライバー２０５とデータや命令を授受することにより上記各駆動部の動作を制御する。また、ＨＤＤ２０４は、画像読取部１２０により得られた画像データや、他の機器からネットワークを通じて受信した画像データの蓄積にも用いられる。
【００２３】
内部バス２０６には、操作パネル１７１や各種のセンサー２０７も接続されている。操作パネル１７１は、ユーザーの操作を受け付け、その操作に基づく信号をＣＰＵ２０１に供給する。また、操作パネル１７１は、ＣＰＵ２０１からの制御信号にしたがって自身が備えるディスプレイに操作画面を表示する。センサー２０７は、プラテンカバー１０２の開閉検知センサーや原稿台上の原稿検知センサー、定着器の温度センサー、搬送される用紙又は原稿の検知センサーなど各種のセンサーを含む。
【００２４】
図３は、本実施形態の複合機が備える制御信号発生装置を示す機能ブロック図である。制御信号発生装置が生成する制御信号は、画像読取部１２０や画像形成部１４０が備えるモーター等の回転駆動源の制御や、画像読取部１２０が備えるイメージセンサーの画像読取タイミングの制御に使用することができる。なお、ここでは、制御信号発生装置が回転駆動源に制御信号を供給する事例に基づいて説明する。
【００２５】
図３に示すように、制御信号発生装置３００は、ベースクロック生成部３０１、フィルタークロック生成部３０２、デジタルフィルター３０３、及び出力部３０４を備える。
【００２６】
ベースクロック生成部３０１は、予め指定されたクロック周波数を有する矩形状のベースクロック信号を生成する。ベースクロック生成部３０１は、モーターが定速度動作する際の高いクロック周波数を有するベースクロック信号と、モーターが加速動作又は減速操作する際の低いクロック周波数を有するベースクロック信号等、複数のクロック周波数についてベースクロック信号を生成可能に構成されている。このようなクロック信号を生成する回路の構成は特に限定されず、例えば、水晶振動子を使用した発振回路等、公知の任意の回路構成を使用することができる。
【００２７】
フィルタークロック生成部３０２は、ベースクロック信号のクロック周波数に応じてクロック周波数を変化させた、ベースクロック信号のクロック周波数よりも高いクロック周波数を有するフィルタークロック信号を生成する。特に限定されないが、本実施形態では、フィルタークロック生成部３０２は、ベースクロック信号を逓倍する周波数逓倍回路により構成されている。したがって、フィルタークロック生成部３０２が生成するフィルタークロック信号も矩形状の信号である。このような周波数逓倍回路の構成は特に限定されず、例えば、オペアンプとダイオードとを使用した周波数逓倍回路やＰＬＬ（Phase Lock Loop）回路等、公知の任意の回路構成を使用することができる。なお、フィルタークロック生成部３０２は、例えば、ベースクロック信号のクロック周波数の数十倍から百倍程度のクロック周波数を有するフィルタークロック信号を生成する。
【００２８】
デジタルフィルター３０３は、フィルタークロック生成部３０２により生成されたフィルタークロック信号に基づいて動作するとともに、ベースクロック信号生成部３０１により生成されたベースクロック信号をフィルタリングする。デジタルフィルター３０３は、ＥＭＣ（Electromagnetic Compatibility）の国際規格等に規定された、放射を抑制すべき周波数範囲内での信号レベルを抑圧可能であれば、任意の構成を採用することができる。デジタルフィルター３０３の具体的な構成例については後述する。
【００２９】
出力部３０４は、デジタルフィルター３０３の出力信号をデジタル−アナログ変換して出力する。そして、出力部３０４の出力信号は、制御対象の回転駆動源３１０に入力される。なお、特に限定されないが、本実施形態では、制御対象の回転駆動源３１０の制御信号入力端子にはシュミットトリガー回路等の入力回路が接続されており、出力部３０４によりアナログ信号化された制御信号は、当該入力回路によりデジタル信号化された後、回転駆動源３１０の制御に適用される。
【００３０】
次いで、デジタルフィルター３０３について説明する。図４は、本実施形態におけるデジタルフィルター３０３の一例を示す構成図である。図４に示すように、本実施形態では、デジタルフィルター３０３は、複数のフリップフロップ回路４０１、乗算器４０２、及び加算器４０３を備える。ここでは、ｎ個のＤフリップフロップ回路が直列に接続されている。乗算器４０２は、各フリップフロップ回路４０１の出力にそれぞれ接続される。そして、加算器４０３は、各乗算器４０２の出力を加算する。なお、１段目の入力端子には、ベースクロック生成部３０１により生成されたベースクロック信号が入力される。また、各フリップフロップ回路４０１のクロック端子及び加算器４０３のクロック端子には、フィルタークロック生成部３０２により生成されたフィルタークロック信号が入力される。したがって、デジタルフィルター３０３は、フィルタークロック信号にしたがって動作することになる。
【００３１】
本実施形態では、各乗算器４０２の乗算係数の総和は「１」になっている。この場合、各フリップフロップ回路４０１の出力Ｑ１からＱｎが全てＬｏｗレベルであるとき、加算器４０３の出力ＹＯＵＴの絶対値はベースクロック信号のＬｏｗレベルの絶対値と同一になる。また、各フリップフロップ回路４０１の出力Ｑ１からＱｎが全てＨｉｇｈレベルであるとき、加算器４０３の出力ＹＯＵＴの絶対値はベースクロック信号のＨｉｇｈレベルの絶対値と同一になる。したがって、図４に示すデジタルフィルター３０３では、加算器４０３の出力ＹＯＵＴは、各フリップフロップ回路４０１の出力Ｑ１からＱｎに応じて、ベースクロック信号のＬｏｗレベルとＨｉｇｈレベルとの間の値をとり得ることになる。
【００３２】
また、各乗算係数の値は、ベースクロック信号においてＬｏｗレベルからＨｉｇｈレベルへの立ち上がり、及びＨｉｇｈレベルからＬｏｗレベルへの立ち下がりの急峻さを緩和できる値（所望のベースクロック信号波形が得られる値）に設定される。
【００３３】
図５（ａ）及び図５（ｂ）は、デジタルフィルター３０３によるベースクロック信号のフィルタリングの一例を示す図である。図５（ａ）は、ベースクロック信号生成部３０１により生成されたベースクロック信号に対応し、図５（ｂ）は、デジタルフィルター３０３を通過したベースクロック信号に対応する。なお、図５（ａ）及び図５（ｂ）では、横方向が時間に対応し、縦方向が信号レベルに対応する。
【００３４】
図５（ａ）及び図５（ｂ）に示すように、デジタルフィルター３０３を通過したベースクロック信号は、ＬｏｗレベルからＨｉｇｈレベルへの立ち上がり、及びＨｉｇｈレベルからＬｏｗレベルへの立ち下がりの急峻さが緩和されている。
【００３５】
さらに、本実施形態では、フィルタリングされたベースクロック信号の立ち上がり部分と立ち下がり部分との波形が対称形状になるように、各乗算器４０２に設定される乗算係数は、直列に接続された複数のフリップフロップ回路４０１の中央位置を基準として対称に設定されている。すなわち、ｋ段目（ｋは、ｋ≦ｎ／２を満足する整数）のフリップフロップ回路４０１の出力に接続される乗算器４０２の乗算係数ａｋと（ｎ＋１−ｋ）段目のフリップフロップ回路４０１の出力に接続される乗算器４０２の乗算係数ａｎ＋１−ｋとは同一の値である。また、特に限定されないが、本実施形態では、各乗算器４０２に設定される乗算係数は、直列に接続された複数のフリップフロップ回路４０１の中央位置に向けて次第に大きくなる値に設定されている。
【００３６】
例えば、以上の条件を満足可能なフィルターとして、ガウシアンフィルターがある。
【００３７】
続いて、デジタルフィルター３０３の動作についてより具体的に説明する。図６及び図７は、デジタルフィルター３０３によるベースクロック信号のフィルタリングの一例を示す説明図である。図６は、ベースクロック信号の立ち上がり時に対応し、図７は、ベースクロック信号の立ち下がり時に対応する。
【００３８】
図６に示すように、本実施形態のデジタルフィルター３０３では、ベースクロック信号がＬｏｗレベルからＨｉｇｈレベルに立ち上がると、その後、フィルタークロック信号がＬｏｗレベルからＨｉｇｈレベルに立ち上がる都度、直列接続された複数のフリップフロップ回路４０１の出力Ｑ１からＱｎが、順に、ＬｏｗレベルからＨｉｇｈレベルに切り替わる。加算器４０３の出力ＹＯＵＴは、各フリップフロップ回路４０１の出力Ｑ１からＱｎと乗算係数ａ１からａｎとの積Ｙ１からＹｎの合算値であるため、フィルタークロック信号がＬｏｗレベルからＨｉｇｈレベルに立ち上がる都度、出力がＨｉｇｈレベルとなったフリップフロップ回路４０１の出力に対応する乗算器４０２の出力値分だけ信号レベルが上昇していくことになる。
【００３９】
同様に、図７に示すように、本実施形態のデジタルフィルター３０３では、ベースクロック信号がＨｉｇｈレベルからＬｏｗレベルに立ち下がると、その後、フィルタークロック信号がＬｏｗレベルからＨｉｇｈレベルに立ち上がる都度、直列接続された複数のフリップフロップ回路４０１の出力Ｑ１からＱｎが、順に、ＨｉｇｈレベルからＬｏｗレベルに切り替わる。加算器４０３の出力ＹＯＵＴは、各フリップフロップ回路４０１の出力Ｑ１からＱｎと乗算係数ａ１からａｎとの積Ｙ１からＹｎの合算値であるため、フィルタークロック信号がＬｏｗレベルからＨｉｇｈレベルに立ち上がる都度、出力がＬｏｗレベルとなったフリップフロップ回路４０１の出力に対応する乗算器４０２の出力値分だけ信号レベルが減少していくことになる。
【００４０】
以上の構成を有する制御信号生成装置３００では、上述のように、ベースクロック信号のクロック周波数が変動すると、その変動に追従してフィルタークロック信号のクロック周波数が変動する。
【００４１】
図８は、このようなデジタルフィルター３０３の特性の変化を示す模式図である。図８において、横軸は入力信号の周波数（対数目盛）に対応し、縦軸は利得に対応する。また、破線がフィルタークロック信号のクロック周波数が比較的高い場合に対応し、点線がフィルタークロック信号のクロック周波数が比較的低い場合に対応する。なお、図８では、クロック周波数が比較的高い場合のカットオフ周波数と同一のカットオフ周波数を有する、抵抗とフェライトビーズにより構成したローパスフィルターの周波数特性を実線で示している。
【００４２】
デジタルフィルター３０３は、フィルタークロック信号のクロック周波数が低くなるにつれてカットオフ周波数が低下する。そのため、より高い周波数の高調波が発生する可能性のあるクロック周波数が比較的高い場合は、高周波成分をより低減することができる。また、より高い周波数の高調波が発生する可能性が比較的低くなる、クロック周波数が比較的低い場合は、透過可能な低周波数範囲が拡大される結果、フィルタリングに起因するベースクロック信号における不要な信号レベルの低下を抑制することが可能になる。なお、この例では、各乗算器４０２の乗算係数は固定されている。
【００４３】
これに対し、抵抗とフェライトビーズにより構成した従来のローパスフィルターでは、図８に示すように、周波数が高くなるにつれて、減衰特性が極小を迎えた後、上昇を開始する。これは、高周波領域での減衰効果が低下することを意味する。したがって、高い周波数の高調波が発生する可能性のあるクロック周波数が比較的高い場合は、電磁波の放射を効果的に抑制できない可能性がある。また、クロック周波数が比較的高い場合は、フィルター特性が固定であるため、フィルタリングに起因するベースクロック信号における不要な信号レベルの低下が発生する可能性がある。
【００４４】
なお、以上の実施形態では、説明のため、各フリップフロップ回路４０１が１ビットのデータを処理する構成としたが、例えば、各フリップフロップ回路４０１が複数ビット幅（例えば、８ビット幅）単位で並列処理が可能（パラレル入力及びパラレル出力が可能）な構成であってもよい。この場合でも各ビットのデータを取得するためのサンプリング周波数は変わらない。
【００４５】
また、上記では、生成する制御信号が、回転駆動源の制御信号である事例について説明したが、矩形状の制御信号を、周波数を変動させて使用する構成であれば、イメージセンサーにおける画像読み取り等のタイミング信号の生成にも適用可能である。
【００４６】
以上説明したように、制御信号発生装置３００では、ベースクロック信号のフィルタリングに使用されるデジタルフィルター３０３を動作させるためのクロック信号が、ベースクロック信号のクロック周波数に応じて変動する。したがって、デジタルフィルター３０３の特性を、ベースクロック信号のクロック周波数に応じて変えることができる。その結果、制御信号発生装置３００から出力される制御信号の周波数が変動する場合でも、周波数に応じたフィルタリングを実現することができ、従来に比べて、制御信号が伝搬される際に放射される電磁波を効果的に抑制することが可能となる。
【００４７】
なお、上述した実施形態は本発明の技術的範囲を制限するものではなく、既に記載したもの以外でも、本発明の範囲内で種々の変形や応用が可能である。例えば、上記実施形態では、特に好ましい形態として、乗算器４０２に設定される乗算係数を、デジタルフィルター３０３を通過したベースクロック信号の立ち上がり及び立ち下がりの波形形状が対称となる状態に設定したが、電磁波の放射を抑制する観点では、波形形状が対称となる状態とすることは必須ではない。また、上述の実施形態では、フィルタークロック生成部３０２を逓倍回路により構成したが、ベースクロック信号との同期が可能であれば、独立した回路によりフィルタークロック信号を生成する構成を採用することもできる。
【００４８】
また、上述の実施形態では、デジタル複合機として本発明を具体化したが、デジタル複合機に限らず、スキャナー、プリンター、複写機等の矩形状の制御信号をクロック周波数を変動させて使用する任意の画像処理装置やその他の電子機器に本発明を適用することも可能である。
【産業上の利用可能性】
【００４９】
本発明によれば、制御信号の周波数が変動する場合であっても、伝搬中の制御信号に起因して放射される電磁波を抑制することができ、制御信号発生装置及び画像処理装置として有用である。
【符号の説明】
【００５０】
１００  複合機（画像処理装置）
３００  制御信号発生装置
３０１  ベースクロック生成部
３０２  フィルタークロック生成部
３０３  デジタルフィルター
３０４  出力部
３１０  回転駆動源
４０１  フリップフロップ回路
４０２  乗算器
４０３  加算器
【図１】
2017034833.tif 000003
【図２】
2017034833.tif 000004
【図３】
2017034833.tif 000005
【図４】
2017034833.tif 000006
【図５】
2017034833.tif 000007
【図６】
2017034833.tif 000008
【図７】
2017034833.tif 000009
【図８】
2017034833.tif 000010