(57)【要約】【課題】回路の小型化を図り、しかも突入電流を確実に抑制可能とした交流−直流電力変換回路を提供する。【解決手段】交流電源１の整流電圧または交流電源電圧が印加されるリアクトル６と半導体スイッチング素子７との直列回路と、スイッチング素子７に並列に接続された逆阻止型整流素子１４とコンデンサ９との直列回路と、を備え、スイッチング素子７の動作により交流電源電圧をそのピーク値より高い直流電圧に変換してコンデンサ９の両端に接続された負荷１０に供給する交流−直流変換回路において、逆阻止型整流素子１４として、順方向への導通を制御信号により制御可能であって逆方向の電流を阻止する機能を備え、かつ、順方向への導通状態から逆方向電流を阻止する状態に移行する際に発生する逆回復損失が、スイッチング素子７のスイッチング損失以下であるような逆阻止ＩＧＢＴを用いる。【選択図】図１
2017034869.tif 000002
【特許請求の範囲】
【請求項１】
交流電源の整流電圧または交流電源電圧が印加されるリアクトルと半導体スイッチング素子との直列回路と、前記半導体スイッチング素子に並列に接続された逆阻止型整流素子とコンデンサとの直列回路と、を備え、
前記半導体スイッチング素子のスイッチング動作により交流電源電圧をそのピーク値より高い直流電圧に変換して前記コンデンサの両端に接続された負荷に供給する交流−直流変換回路において、
前記逆阻止型整流素子は、順方向への導通を制御信号により制御可能であって逆方向の電流を阻止する機能を備え、かつ、順方向への導通状態から逆方向電流を阻止する状態に移行する際に発生する逆回復損失が、前記半導体スイッチング素子のスイッチング損失以下であることを特徴とする交流−直流変換回路。
【請求項２】
請求項１に記載した交流−直流変換回路において、
前記逆阻止型整流素子が、逆阻止型の絶縁ゲート型バイポーラジャンクショントランジスタであることを特徴とする交流−直流変換回路。
【請求項３】
請求項１または２に記載した交流−直流変換回路において、
前記交流−直流変換回路の起動時に、前記コンデンサの電圧が交流電源電圧の瞬時値以上である場合に、前記逆阻止型整流素子を順方向に導通させることを特徴とする交流−直流変換回路。
【請求項４】
請求項３に記載した交流−直流変換回路において、
前記逆阻止型整流素子が順方向に導通を開始するタイミングを、交流電源電圧のゼロクロス点を始点として次第に早めていくことを特徴とする交流−直流変換回路。
【請求項５】
請求項１〜４の何れか１項に記載した交流−直流変換回路において、
前記リアクトルを流れる電流を検出する電流検出手段を備え、前記電流検出手段による電流検出値が規定値以下である場合に前記逆阻止型整流素子の順方向電流を遮断することを特徴とする交流−直流変換回路。
【請求項６】
請求項１〜５の何れか１項に記載した交流−直流変換回路において、
前記スイッチング素子または前記逆阻止型整流素子の何れか一方またはその両方に、当該素子の両端電圧を前記コンデンサの電圧より高く当該素子の耐圧以下の所定値に制限可能な電圧制限手段を接続したことを特徴とする交流−直流変換回路。
【請求項７】
請求項１または２に記載した交流−直流変換回路において、
前記交流−直流変換回路の通常動作中に前記コンデンサの電圧が低下した場合に、前記コンデンサの電圧が交流電源電圧の瞬時値を下回る期間にのみ前記逆阻止型整流素子をオフさせることを特徴とする交流−直流変換回路。
【請求項８】
請求項７に記載した交流−直流変換回路において、
前記逆阻止型整流素子に対して並列に、別の整流素子と抵抗との直列回路を接続したことを特徴とする交流−直流変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流−直流変換回路の小型化及び突入電流の抑制を可能にする技術に関するものである。
【背景技術】
【０００２】
図９は、従来の交流−直流変換回路を示しており、いわゆるＰＦＣ（Power Factor Correction）回路として良く知られているものである。図９において、１は交流電源、２〜５は整流回路を構成するダイオード、６はリアクトル、７は半導体スイッチング素子、８はダイオード、９はコンデンサ、１０は負荷、１１はリプル吸収用のコンデンサ、１２は限流抵抗、１３はリレー（リレー接点）である。
【０００３】
ここで、リアクトル６、スイッチング素子７、ダイオード８、コンデンサ９からなる回路は、直流入力電圧をより高い直流電圧に変換して出力する、いわゆる昇圧チョッパとしても知られている。図９では、スイッチング素子７にＩＧＢＴ（絶縁ゲート型バイポーラジャンクショントランジスタ）を用いているが、ＭＯＳＦＥＴ（電界効果トランジスタ）やＢＪＴ（バイポーラジャンクショントランジスタ）を用いる場合もある。
なお、図９とほぼ同様に構成された交流−直流変換回路は、後述する特許文献１に記載されている。
【０００４】
この従来技術の機能は、以下の通りである。
（１）交流入力電圧を所望の大きさの直流電圧に変換して出力し、かつ、交流入力電圧や負荷電流の変動に関わらず、直流出力電圧を一定に保つ。
（２）交流入力電流をほぼ力率１の正弦波とする。
【０００５】
上記の機能を実現するための動作を、図１０を参照しつつ説明する。
図１０に示すように、交流入力電圧Ｖｉｎは正弦波状の波形であり、整流回路の出力電圧Ｖｒは図示するような全波整流波形となる。ここで、電圧Ｖｉｎが正極性の場合、スイッチング素子７をオンすると、交流電源１→ダイオード２→リアクトル６→スイッチング素子７→ダイオード５→交流電源１の経路で電流が流れ（なお、ここでは限流抵抗１２及びリレー接点１３を無視し、これらの機能については後述する）、電圧Ｖｒがリアクトル６の両端に加わって電流ＩＬが増加する。
【０００６】
スイッチング素子７をオフすると、交流電源１→ダイオード２→リアクトル６→ダイオード８→コンデンサ９→ダイオード５→交流電源１の経路で電流が流れる。このとき、リアクトル６には、電圧Ｅと電圧Ｖｒとの差電圧が印加される。後述するように、昇圧チョッパの動作により電圧ＥはＶｉｎまたはＶｒのピーク値より高く保たれているので、電流ＩＬは減少する。
【０００７】
このように電流ＩＬが増加、減少を繰り返すことにより、電流ＩＬの波形は図示するような鋸歯状の波形となり、スイッチング素子７のオン，オフの時比率を制御することにより、電流ＩＬの波形及び大きさを任意に制御することができる。
電流ＩＬを電圧Ｖｒと相似の全波整流波形とすれば、コンデンサ１１によってスイッチングリプル成分を除いた後の入力電流Ｉｉｎは正弦波状の波形となる。なお、図１０では、電流ＩＬのリプル周波数は見易さを考慮して電圧Ｖｉｎの周波数の１８倍で表現されているが、実用上は、リアクトル６を小型化する要請から、スイッチング素子７のスイッチング周波数を、電圧Ｖｉｎの周波数の数１００〜数１０００倍程度に高く設定することが多い。
【０００８】
図９に示した従来技術において、回路を起動した後の通常動作時は、負荷電力に応じて電流ＩＬの振幅を制御することで出力電圧Ｅを所望の一定値に保つことができる。この一定値は、前述した動作が成立するように、入力電圧Ｖｉｎまたは整流電圧Ｖｒのピーク値より高い値である。
一方、回路の起動時にはコンデンサ９がまだ充電されていないため、電圧Ｅは０[Ｖ]または極めて低い値である。図示されていないスイッチ等を介して交流電源１から電圧Ｖｉｎが投入されると、この時点ではＶｒ＞Ｅであるため、スイッチング素子７がオフしても電流ＩＬは減少しない。従って、コンデンサ９にいわゆる突入電流が流入し、電流ＩＬが過大になって回路や電源を損傷する危険がある。
【０００９】
図９の限流抵抗１２は、上記突入電流を制限するためのものである。すなわち、回路の起動時には限流抵抗１２を介して電流を制限しつつコンデンサ９を充電し、電圧Ｅが十分に上昇して前述した制御が可能になった時点でリレー１３をオンすることにより限流抵抗１２を短絡し、通常運転に切り替える。なお、限流抵抗１２及びリレー接点１３をまとめて初期充電回路という。
ここで、負荷１０は、図示されていない制御手段により消費電力を制御できるものとし、コンデンサ９の充電中は消費電力を０とする。これは、負荷１０が電力を消費している状態でコンデンサ９を充電しても、その電圧Ｅを所定値まで上昇させることができないためである。
【００１０】
なお、図１１は、交流電源１に数[ｍｓ]〜数サイクル程度の期間の電圧低下、いわゆる瞬時電圧低下（以下、瞬低という）が生じたときの動作を示す波形図である。
この場合には、コンデンサ９に残留したエネルギーを用いて負荷１０に所定の電力を供給する必要があることから、電圧Ｅは次第に低下する。この状態で交流電源１が復電し、その後にＶｒ＞Ｅとなった場合には、回路の起動時と同様にコンデンサ９が急速に充電されることになり、突入電流が発生してしまう。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１３−１７２６３２号公報（段落[００１１]〜[００２２]、図１等）
【発明の概要】
【発明が解決しようとする課題】
【００１２】
図９や特許文献１に記載された従来技術において、限流抵抗１２及びリレー１３からなる初期充電回路は、通常運転時の性能、機能に何ら寄与するものではない一方、回路構成上、占有する体積が大きく、小型化の妨げとなっていた。また、交流電源１に瞬低が発生した場合、その後の復電時における突入電流の抑制も課題となっていた。
そこで、本発明の解決課題は、回路の小型化を図り、しかも突入電流を確実に抑制可能な交流−直流電力変換回路を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、請求項１に係る発明は、交流電源の整流電圧または交流電源電圧が印加されるリアクトルと半導体スイッチング素子との直列回路と、前記半導体スイッチング素子に並列に接続された逆阻止型整流素子とコンデンサとの直列回路と、を備え、
前記半導体スイッチング素子のスイッチング動作により交流電源電圧をそのピーク値より高い直流電圧に変換して前記コンデンサの両端に接続された負荷に供給する交流−直流変換回路において、
前記逆阻止型整流素子は、順方向への導通を制御信号により制御可能であって逆方向の電流を阻止する機能を備え、かつ、順方向への導通状態から逆方向電流を阻止する状態に移行する際に発生する逆回復損失が、前記半導体スイッチング素子のスイッチング損失以下であることを特徴とする。
【００１４】
請求項２に係る発明は、請求項１に記載した交流−直流変換回路において、前記逆阻止型整流素子が、逆阻止型の絶縁ゲート型バイポーラジャンクショントランジスタであることを特徴とする。
【００１５】
請求項３に係る発明は、請求項１または２に記載した交流−直流変換回路において、前記交流−直流変換回路の起動時に、前記コンデンサの電圧が交流電源電圧の瞬時値以上である場合に、前記逆阻止型整流素子を順方向に導通させることを特徴とする。
【００１６】
請求項４に係る発明は、請求項３に記載した交流−直流変換回路において、前記逆阻止型整流素子が順方向に導通を開始するタイミングを、交流電源電圧のゼロクロス点を始点として次第に早めていくことを特徴とする。
【００１７】
請求項５に係る発明は、請求項１〜４の何れか１項に記載した交流−直流変換回路において、前記リアクトルを流れる電流を検出する電流検出手段を備え、前記電流検出手段による電流検出値が規定値以下である場合に前記逆阻止型整流素子の順方向電流を遮断することを特徴とする。
【００１８】
請求項６に係る発明は、請求項１〜５の何れか１項に記載した交流−直流変換回路において、前記スイッチング素子または前記逆阻止型整流素子の何れか一方またはその両方に、当該素子の両端電圧を前記コンデンサの電圧より高く当該素子の耐圧以下の所定値に制限可能な電圧制限手段を接続したことを特徴とする。
【００１９】
請求項７に係る発明は、請求項１または２に記載した交流−直流変換回路において、前記交流−直流変換回路の通常動作中に前記コンデンサの電圧が低下した場合に、前記コンデンサの電圧が交流電源電圧の瞬時値を下回る期間にのみ前記逆阻止型整流素子をオフさせることを特徴とする。
【００２０】
請求項８に係る発明は、請求項７に記載した交流−直流変換回路において、前記逆阻止型整流素子に対して並列に、別の整流素子と抵抗との直列回路を接続したことを特徴とする。
【発明の効果】
【００２１】
本発明によれば、従来の初期充電回路を用いずに突入電流を防止することができるため、部品数を減少させて回路の小型化が可能である。また、通常運転時における瞬低後の復電時にも、突入電流を確実に抑制することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施形態を示す回路図である。
【図２】本発明の第１実施形態におけるコンデンサの充電動作を示す波形図である。
【図３】本発明の第１実施形態におけるコンデンサの他の充電動作を示す波形図である。
【図４】本発明の第２実施形態を示す回路図である。
【図５】本発明の第３実施形態を示す回路図である。
【図６】本発明の第４実施形態を示す回路図である。
【図７】本発明の第１実施形態におけるコンデンサの別の充電動作を示す波形図である。
【図８】本発明の第５実施形態を示す回路図である。
【図９】従来技術を示す回路図である。
【図１０】図９の従来技術の動作を示す波形図である。
【図１１】図９の従来技術において、瞬低時の動作を示す波形図である。
【発明を実施するための形態】
【００２３】
以下、図に沿って本発明の実施形態を説明する。
図１は、本発明の第１実施形態を示す回路図であり、請求項１，２に係る発明に相当する。なお、図９と同一部分には同一符号を付してその説明を省略し、以下では図９と異なる部分を中心に説明する。
【００２４】
図１において、交流電源１の両端にはリプル吸収用のコンデンサ１１が直接接続されており、図９に示した限流抵抗１２及びリレー１３からなる初期充電回路は除去されている。また、リアクトル６とスイッチング素子７との接続点とコンデンサ９の一端との間には、図９におけるダイオード８に代えて、逆阻止型整流素子１４が接続されている。
この逆阻止型整流素子１４は、いわゆる逆阻止ＩＧＢＴであり、順方向電流の導通・遮断をゲートにより制御可能であって、逆方向電流に対しては遮断性能を持ち、逆方向の電圧が印加された場合にも順方向の遮断時と同等の耐圧を有する素子である。
なお、図１では、スイッチング素子７及び逆阻止型整流素子１４のオン・オフを制御する制御回路は図示を省略してある。
【００２５】
第１実施形態の起動時におけるコンデンサ９の充電動作を、図２の波形図を参照しつつ説明する。なお、この動作は、請求項３に係る発明に相当する。
まず、適宜な電圧検出手段等（図示せず）を用いて、電圧Ｖｒ，Ｅを検出する。電圧Ｖｒ（Ｖｉｎ）の位相が１８０°または３６０°の直前でのみ逆阻止型整流素子１４をゲートオンすると、電圧Ｖｒの瞬時値が低いため、突入電流を生じることなく、電流ＩＬによってコンデンサ９がわずかに充電される。電圧Ｅの上昇によりＶｒ＜Ｅの期間が生じるので、この期間に逆阻止型整流素子１４を導通させ、スイッチング素子７をスイッチングして昇圧動作を行いつつ、電圧ＥがＶｒのピーク値を上回る値になるまでコンデンサ９を充電する。なお、図２では、電圧Ｅがほぼ一定値に示されているが、実際には次第に上昇していくものであり、これは後述の図３においても同様である。
【００２６】
ただし、リアクトル６の電流ＩＬが流れているときに逆阻止型整流素子１４をオフすると、リアクトル６の蓄積エネルギーにより逆阻止型整流素子１４の両端に過電圧が発生する危険があるため、実用上は０°〜９０°の期間、及び、１８０°〜２７０°の期間ではＶｒ≒Ｅとなる前にスイッチング素子７をオフし、電流ＩＬが０［Ａ］となった後に逆阻止型整流素子１４をオフして過電圧の発生を回避する。
【００２７】
コンデンサ９の他の充電動作として、請求項４に相当する例を図３に示す。
この例では、電圧Ｖｒ（Ｖｉｎ）の位相が９０°〜１８０°の期間、及び、２７０°〜３６０°の期間において、電圧Ｖｒのゼロクロス点を始点として逆阻止型整流素子１４をオンするタイミングを次第に早めていく。例えば、Ｖｒ≒Ｅとなった時点で逆阻止型整流素子１４をオンし、コンデンサ９の充電により電圧Ｅが上昇するに従って逆阻止型整流素子１４をオンするタイミングを早めることにより、いわゆる位相制御を行う。逆阻止型整流素子１４をオンするタイミングが９０°または２７０°に達して電圧Ｅが概ね電圧Ｖｒのピーク値と等しくなったら、逆阻止型整流素子１４を常にオンさせて通常動作に移行する。
【００２８】
図１において、通常動作時は、逆阻止型整流素子１４のゲートを常にオンしておくことにより、図９のダイオード８と同様の役割を担う。また、スイッチング素子７がオンする度に逆阻止型整流素子１４には逆電圧が印加されて電流を遮断する、いわゆる逆回復動作を行う。
【００２９】
スイッチング素子７が高周波スイッチングを行うため、逆阻止型整流素子１４の特性としては、逆回復損失が小さいこと、具体的にはスイッチング素子７のスイッチング損失以下（スイッチング素子７のスイッチング損失と同程度またはそれ以下）の逆回復損失であることが必要であり、市販の逆阻止ＩＧＢＴには、このような性能を満たすものが存在する。一般的な逆阻止能力を持たないＩＧＢＴと高周波用ダイオードとを直列接続することによっても同様の機能を得ることは可能であるが、両素子の直列接続により、この部分の導通損失がおよそ２倍になる欠点がある。また、サイリスタ等では逆回復損失が大きいため、この実施形態のような高周波スイッチング回路には適用することができない。
【００３０】
また、図１のような回路構成以外に、ダイオード２〜５の一部をサイリスタに置き換えて整流回路を構成し、この整流回路によって前述の制御を行うことも可能であるが、サイリスタは一般に整流用のダイオード２〜５よりも順電圧降圧下が大きく、逆阻止能力を持たないＩＧＢＴと高周波用ダイオードとを直列接続する場合と同様に、導通損失が増加する欠点がある。逆阻止ＩＧＢＴはサイリスタより更に順電圧降下が大きいので、整流回路の一部を逆阻止ＩＧＢＴによって置き換えることも非現実的である。
【００３１】
ところで、リアクトル６の電流を遮断することによって発生する過電圧は、コンデンサ９の初期充電時以外の場合、例えば、回路の動作停止時にも発生し得る。
図４は、回路の動作停止時における過電圧を抑制するためのものであり、請求項５に対応する第２実施形態である。なお、図１と同一部分には同一符号を付してその説明を省略し、以下では図１と異なる部分を中心に説明する。
【００３２】
図４において、１００はリアクトル６の電流ＩＬを検出する電流検出器、１０１はスイッチング素子７及び逆阻止型整流素子１４のオン・オフを制御する制御回路である。
回路の動作を停止する際には、制御回路１０１により、まずスイッチング素子７をオフし、電流検出器１００により検出される電流ＩＬが規定値を下回った後に逆阻止型整流素子１４をオフする。ここで、上記の規定値は、リアクトル６のインダクタンス値と、逆阻止型整流素子１４のターンオフ損失その他の回路損失要素から、電流ＩＬを遮断しても過電圧には至らないような値とする。
本実施形態によれば、逆阻止型整流素子１４をオフする際には電流ＩＬが十分に小さい値になっているため、過電圧の発生を防止することができる。
【００３３】
更に、図５は請求項６に対応する第３実施形態であり、逆阻止型整流素子１４をオフする際にリアクトル６の蓄積エネルギーを吸収して過電圧を抑制する部品を備えたものである。図１，図４と同一部分には同一符号を付してその説明を省略し、以下では図１，図４と異なる部分を中心に説明する。
なお、この第３実施形態を含む以下の実施形態では、スイッチング素子及び逆阻止型整流素子のオン・オフを制御する制御回路は図示を省略してある。
【００３４】
図５において、１５は、スイッチング素子７に並列に接続された電圧制限手段としてのツェナーダイオードである。このツェナーダイオード１５は、逆方向に導通する際に電流値に関わらず両端電圧が概ね一定となる特性を持つ。この電圧すなわちツェナー電圧は、この回路の通常動作で発生する電圧、すなわち電圧Ｅに配線インダクタンス（図示せず）によるサージ電圧が加算された電圧よりも高く、スイッチング素子７の耐圧以下の値とする。その理由は、スイッチング素子７の高周波スイッチング動作により発生するエネルギーをツェナーダイオード１５によって処理しないようにし、損失の増加やツェナーダイオード１５の大形化を防止するためである。
【００３５】
図５では、スイッチング素子７に並列にツェナーダイオード１５を接続してあるが、逆阻止型整流素子１４に並列にツェナーダイオード１５を接続しても良い。ただし、その場合には、スイッチング素子７がオンした際にツェナーダイオード１５が順方向にオンしないように、ツェナーダイオード１５に対して逆流防止ダイオードを直列に接続する必要がある。また、その場合、スイッチング素子７の両端電圧は、電圧Ｅとツェナー電圧との加算値になるので、これを考慮してツェナー電圧及びスイッチング素子７の耐圧を選定する必要がある。
【００３６】
この第３実施形態における電圧制限手段は、ツェナーダイオード１５に限定されるわけではなく、いわゆる充放電形のＣ（コンデンサ）スナバ回路、ＲＣ（抵抗，コンデンサ）スナバ回路、ＲＣＤ（抵抗，コンデンサ，ダイオード）スナバ回路として知られているものを用いることもできる。
ただし、本回路の目的から、電圧Ｅが確立していない状態での電流遮断を想定しているため、電圧Ｅをクランプ電圧として利用するタイプの電圧制限手段は使用することができない。
【００３７】
ここで、図４及び図５の回路は併用することが可能である。すなわち、図５の回路に図４における電流検出器１００を追加し、リアクトル６の電流ＩＬに応じて逆阻止型整流素子１４を制御するように構成しても良い。この場合には、遮断するべきリアクトル６の電流ＩＬとツェナーダイオード１５のエネルギー容量とのトレードオフ関係から、逆阻止型整流素子１４をオフする規定値等を設定すれば良い。
【００３８】
次に、図６は、いわゆるブリッジレス形ＰＦＣ回路に本発明を適用した第４実施形態を示している。
図６において、２０，２１は半導体スイッチング素子、２２，２３は逆阻止型整流素子であり、コンデンサ１１とリアクトル６との直列回路の両端が、逆阻止型整流素子２２とスイッチング素子２０との直列接続点と、逆阻止型整流素子２３とスイッチング素子２１との直列接続点とにそれぞれ接続され、逆阻止型整流素子２３とスイッチング素子２１との直列回路の両端に、コンデンサ９及び負荷１０が接続されている。
この実施形態において、リアクトル６，スイッチング素子２０，逆阻止型整流素子２２及びコンデンサ９の接続関係、並びに、リアクトル６，スイッチング素子２１，逆阻止型整流素子２３及びコンデンサ９の接続関係は、図１におけるリアクトル６，スイッチング素子７，逆阻止型整流素子１４及びコンデンサ９の接続関係と実質的に同一であるため、その動作は第１実施形態と同様である。
【００３９】
次いで、図７は、前述した第１実施形態の別の動作を示す波形図であり、請求項７に相当する。
第１実施形態において、通常動作中に、瞬低により電圧Ｖｒが０になってコンデンサ９の電圧Ｅが低下した場合には、図７に示すごとく、Ｖｒ＞Ｅの期間のみ逆阻止型整流素子１４をオフし、電圧Ｖｒが復帰した後は請求項１〜３と同様の動作を行わせても良い。
この実施形態によれば、図７と図１１との比較から明らかなように、Ｖｒ＞Ｅの期間における突入電流の発生を防止することができる。
【００４０】
更に、図８は、本発明の第５実施形態を示す回路図であり、請求項８に相当する。この実施形態は、図１の回路において、逆阻止型整流素子１４に並列に、別の整流素子としてのサイリスタ３０２と抵抗３０１との直列回路を接続したものである。
図７，図８から明らかなように、Ｖｒ＞Ｅとなる期間、突入電流を防止するために逆阻止型整流素子１４が間欠動作となることから、コンデンサ９を充電する電力が減少する。このため、負荷電力＞充電電力となる場合があり、この条件において、図７の動作では電圧Ｅを規定値に復帰させることができないおそれがある。
【００４１】
そこで、負荷電力＞充電電力となるような条件でも動作を継続させることを考慮して、図８に示すように、抵抗３０１とサイリスタ３０２との直列回路を逆阻止型整流素子１４に並列に接続する。
この第５実施形態において、交流電源１の復電後にサイリスタ３０２をオンすることにより、図７におけるＶｒ＞Ｅの条件下で逆阻止型整流素子１４をオフにした期間でも、抵抗３０１によって突入電流の最大値を制限しつつコンデンサ９を充電することができる。なお、コンデンサ９の初期充電時にはサイリスタ３０２をオフしておく。
また、初期充電時に抵抗３０１に流れる電流が許容範囲内であれば、図８のサイリスタ３０２をダイオードに置き代え、整流素子１４をオフした状態で抵抗３０１とダイオードとを介してコンデンサ９を初期充電しても良い。
【符号の説明】
【００４２】
１：交流電源
２〜５：ダイオード
６：リアクトル
７，２０，２１：半導体スイッチング素子
９，１１：コンデンサ
１０：負荷
１４，２２，２３：逆阻止型整流素子
１５：ツェナーダイオード
１００：電流検出器
１０１：制御回路
３０１：抵抗
３０２：サイリスタ
【図１】
2017034869.tif 000003
【図２】
2017034869.tif 000004
【図３】
2017034869.tif 000005
【図４】
2017034869.tif 000006
【図５】
2017034869.tif 000007
【図６】
2017034869.tif 000008
【図７】
2017034869.tif 000009
【図８】
2017034869.tif 000010
【図９】
2017034869.tif 000011
【図１０】
2017034869.tif 000012
【図１１】
2017034869.tif 000013