(57)【要約】【課題】複数枚の半導体チップが積層された積層部品を、半田を介してフリップチップ実装する配線基板において、半田の拡散を抑制できる接続信頼性の高い配線基板を提供すること。【解決手段】本発明に係る配線基板は、絶縁層及び導体層がそれぞれ１層以上積層された積層構造体を有し、該積層構造体の主面に、複数枚の半導体チップが積層された積層部品を、半田を介してフリップチップ実装するための接続端子及び前記接続端子の表面の少なくとも一部を露出させる開口部を有するレジスト層が設けられた配線基板であって、接続端子は、積層部品が実装される側の主面に窪みを有するパッド部と、レジスト層のパッド部の主面との当接面側において、窪みにより露出する領域全体を被覆しているＮｉ層とを備えることを特徴とする。【選択図】図８
2017011012.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層及び導体層がそれぞれ１層以上積層された積層構造体を有し、該積層構造体の主面に、複数枚の半導体チップが積層された積層部品を、半田を介してフリップチップ実装するための接続端子及び前記接続端子の表面の少なくとも一部を露出させる開口部を有するレジスト層が設けられた配線基板であって、
前記接続端子は、
前記積層部品が実装される側の主面に窪みを有するパッド部と、
前記レジスト層の前記パッド部の主面との当接面側において、前記窪みにより露出する領域全体を被覆しているＮｉ層と
を備えることを特徴とする配線基板。
【請求項２】
前記Ｎｉ層は、
前記レジスト層の前記開口部の内周壁面のうち、少なくとも前記パッド部の主面側の領域を被覆していることを特徴とする請求項１に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数枚の半導体チップが積層された積層部品を、半田を介してフリップチップ実装する配線基板に関する。
【背景技術】
【０００２】
半導体パッケージの小型化・薄型化が進んでいる。このため、半導体チップを配線基板に実装する際に、ワイヤ・ボンディングのようにワイヤによって接続するのではなく、アレイ状に並んだ接続端子によって接続するフリップチップ実装が行われている。ここで、接続端子としては、電気的良導体である銅（Ｃｕ）等からなるパッド部をバリア膜であるＮｉ層で被覆したものが一般的である。このフリップチップ実装では、半導体チップの接続端子と配線基板の接続端子とを半田を介して接続するため半導体パッケージの小型化・薄型化が可能である。また、近年では、半導体パッケージのさらなる小型化・薄型化に対応し、複数枚の半導体チップを積層した積層部品を配線基板にフリップチップ実装したものがある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２５１１４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、複数枚の半導体チップを積層した積層部品を配線基板にフリップチップ実装する場合、配線基板の接続端子に熱が伝わりにくいため、一枚の半導体チップをフリップチップ実装する場合に比べて、実装時に多くの熱量が必要となる。ここで、積層部品下の周辺領域では、温度が上昇しやすいのに比べ、積層部品下の中央領域では、温度が上昇しにくい。このため、積層部品下の中央領域で半田が溶融されるまで温度を上昇させようとすると、積層部品下の周辺領域の温度が上昇しすぎる虞がある。
【０００５】
温度が上昇しすぎた場合、半田の拡散が促進されるため、半田がバリア膜であるＮｉ層を突き破って拡散し、パッド部まで到達する虞がある。通常、パッド部は、半田の濡れ性が良いため、一旦、パッド部にまで半田が到達すると加速的に拡散が進んでしまう。この結果、半田がパッド部表面を伝ってレジスト層下にもぐり込む、いわゆる半田もぐりが発生し、レジスト層にクラックが発生したり、発生したクラックの肥大化が助長される虞がある。また、半田がレジスト層下にもぐり込むことにより、配線や接続端子間のショート（短絡）不良やオープン不良が生じる虞がある。
【０００６】
本発明は、上記の事情に対処してなされたものであり、複数枚の半導体チップが積層された積層部品を、半田を介してフリップチップ実装する配線基板において、半田の拡散を抑制できる接続信頼性の高い配線基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成すべく、本発明に係る配線基板は、絶縁層及び導体層がそれぞれ１層以上積層された積層構造体を有し、該積層構造体の主面に、複数枚の半導体チップが積層された積層部品を、半田を介してフリップチップ実装するための接続端子及び接続端子の表面の少なくとも一部を露出させる開口部を有するレジスト層が設けられた配線基板であって、接続端子は積層部品が実装される側の主面に窪みを有するパッド部と、レジスト層のパッド部の主面との当接面側において、窪みにより露出する領域全体を被覆しているＮｉ層とを備えることを特徴としている。
【０００８】
本発明に係る配線基板によれば、接続端子は、積層部品が実装される側の主面に窪みを有するパッド部と、レジスト層のパッド部の主面との当接面側において、窪みにより露出する領域全体を被覆しているＮｉ層とを備えているので、複数枚の半導体チップが積層された積層部品を、半田を介してフリップチップ実装する際に、半田がＮｉ層を突き破って拡散し、パッド部表面を伝ってレジスト層下にもぐり込むことを効果的に抑制することができる。このため、レジスト層にクラックが発生したり、発生したクラックの肥大化が助長される虞が少ない。また、半田もぐりに起因するショート（短絡）不良やオープン不良が生じる虞が少ない。このため、信頼性の高い配線基板を提供することができる。
【０００９】
本発明に係る配線基板によれば、Ｎｉ層は、レジスト層の開口部の内周壁面のうち、少なくともパッド部の主面側の領域を被覆していることを特徴としている。
【００１０】
本発明に係る配線基板によれば、Ｎｉ層は、レジスト層の開口部の内周壁面のうち、少なくともパッド部の主面側の領域を被覆しているので、半田がＮｉ層を突き破って拡散し、パッド部表面を伝ってレジスト層下にもぐり込むことをさらに効果的に抑制することができる。このため、より信頼性の高い配線基板を提供することができる。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、複数枚の半導体チップが積層された積層部品を、半田を介してフリップチップ実装する配線基板において、半田の拡散を抑制できる接続信頼性の高い配線基板を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】実施形態に係る配線基板の一部断面図。
【図２】実施形態に係る接続端子の断面図の一例。
【図３】実施形態に係る接続端子の断面図の他の例。
【図４】実施形態に係る配線基板の製造工程図。
【図５】実施形態に係る配線基板の製造工程図。
【図６】実施形態に係る配線基板の製造工程図。
【図７】実施形態に係る配線基板の製造工程図。
【図８】実施形態に係る配線基板を用いた半導体パッケージの断面図。
【発明を実施するための形態】
【００１３】
以下、本発明に係る実施形態について図面を参照しながら詳細に説明する。なお、実施形態に係る配線基板はあくまでも一例であり、導体層と絶縁層とをそれぞれ少なくとも１層以上有する配線基板であれば特に限定されるものではない。例えば、以下の実施形態では、コア基板を有する配線基板を例に本発明を説明している。しかしながら、本発明は、コア基板を有しない、いわゆるコアレス配線基板についても適用可能である。なお、以下の説明では、複数枚の半導体チップが積層された積層部品が接続される側を表面側とし、マザーボードやソケット等（以下、マザーボード等と称する）が接続される側を裏面側として説明する。
【００１４】
（配線基板の構成）
図１は、実施形態に係る配線基板１００の部分断面図である。配線基板１００は、コア基板２と、コア基板２上に交互に積層された絶縁層４１〜４４及び導体層３３，３４とで構成される積層構造体と、この積層構造体の主面Ｓ１，Ｓ２にそれぞれ設けられた接続端子３５Ｃ，３６Ｃを含む導体層３５，３６と、導体層３５，３６及び絶縁層４３，４４上にそれぞれ積層され、接続端子３５Ｃ，３６Ｃの表面の少なくとも一部を露出させる開口部６１Ａ，６２Ａをそれぞれ有するレジスト層６１，６２とを備える。
【００１５】
コア基板２は、表面及び裏面にそれぞれ導体層３１及び導体層３２が形成された耐熱性樹脂板（たとえばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（たとえばガラス繊維強化エポキシ樹脂）等で構成された板状の樹脂製基板である。コア基板２には、ドリル等により穿設されたスルーホール２１が形成され、その内壁面には導体層３１及び導体層３２を電気的に接続するスルーホール導体２２が形成されている。さらに、スルーホール導体２２内は、エポキシ樹脂等の樹脂製穴埋め材２３により充填されている。
【００１６】
コア基板２の表面側には、絶縁層４１，４３及び導体層３３，３５が積層されている。また、コア基板２の裏面側には、絶縁層４２，４４及び導体層３４，３６が積層されている。
【００１７】
絶縁層４１〜４４は、例えば、エポキシ系の樹脂フィルムで構成されている。絶縁層４１〜４４には、厚さ方向に貫通するビアホール４１Ａ〜４４Ａがそれぞれ形成されている。ビアホール４１Ａ〜４４Ａ内には、ビアホール４１Ａ〜４４Ａを埋設するようにしてビア導体５１〜５４がそれぞれ充填されている。ビア導体５１は導体層３１及び導体層３３を、ビア導体５２は導体層３２及び導体層３４を、ビア導体５３は導体層３３及び導体層３５を、ビア導体５４は導体層３４及び導体層３６をそれぞれ電気的に接続している。
【００１８】
導体層３１〜３６は、電気的良導体である銅（Ｃｕ）等で構成される。導体層３１〜３４は、各々ビア導体５１〜５４と接続されるビアランド３１Ａ〜３４Ａと、ビアランド３１Ａ〜３４Ａと接続される配線３１Ｂ〜３４Ｂとをそれぞれ備える。
【００１９】
導体層３５は、各々ビア導体５３と接続されるビアランド３５Ａと、ビアランド３５Ａと接続される配線３５Ｂと、接続端子３５Ｃとを備える。また、導体層３６は、各々ビア導体５４と接続されるビアランド３６Ａと、ビアランド３６Ａと接続される配線３６Ｂと、接続端子３６Ｃとを備える。
【００２０】
ここで、接続端子３５Ｃは、複数枚の半導体チップ（不図示）が積層された積層部品をフリップチップ接続するためのパッド（ＦＣパッド）であり、配線基板１００の表面側に設けられている。また、接続端子３６Ｃは、配線基板１００をマザーボード（不図示）に接続するためのランド（ＬＧＡパッド）または配線基板１００を半田を介してマザーボード（不図示）に接続するためのＢＧＡパッドであり、配線基板１００の裏面側に設けられている。
【００２１】
図２は、実施形態に係る配線基板１００が備える接続端子３５Ｃの断面図である。図２に示すように、接続端子３５Ｃは、複数枚の半導体チップが積層された積層部品が実装される側の主面３０１ａに窪み３０１ｂを有するパッド部３０１と、レジスト層６１のパッド部３０１の主面３０１ａとの当接面６１ｂ側において、窪み３０１ｂにより露出する領域６１ｃ全体を被覆しているＮｉ層（ニッケル層）３０２とを備えている。
【００２２】
このため、複数枚の半導体チップが積層された積層部品を、半田を介してフリップチップ実装する際に、半田がＮｉ層３０２を突き破って拡散し、パッド部３０１表面を伝ってレジスト層６１下にもぐり込む、いわゆる半田もぐりの発生を効果的に抑制することができる。このため、レジスト層６１にクラックが発生したり、発生したクラックの肥大化が助長される虞が少ない。また、半田もぐりに起因するショート（短絡）不良やオープン不良が生じる虞が少ない。このため、信頼性の高い配線基板を提供することができる。
【００２３】
図３は、実施形態に係る配線基板１００が備える接続端子３５Ｃの他の例の断面図である。図３に示す例では、接続端子３５ＣのＮｉ層３０２は、レジスト層６１の開口部６１Ａの内周壁面のうち、少なくともパッド部３０１の主面３０１ａ側の領域６１ｄを被覆している。図３に示す構成では、半田がＮｉ層３０２を突き破って拡散し、パッド部３０１表面を伝ってレジスト層６１下にもぐり込むことをさらに効果的に抑制することができる。このため、より信頼性の高い配線基板を提供することができる。
【００２４】
レジスト層６１，６２は、厚み方向に貫通する開口部６１Ａ，６２Ａがそれぞれ形成されており、各開口部６１Ａ，６２Ａからは、接続端子３５Ｃ，３６Ｃの少なくとも一部がそれぞれ露出している。
【００２５】
なお、必要に応じて、接続端子の３５Ｃ，３６ＣのＮｉ層３０３上に、Ｐｂ層及びＡｕ層を同順に積層してもよい。
【００２６】
（配線基板の製造方法）
次に、図１〜図７を参照して、本実施形態における配線基板１００の製造方法について説明する。
【００２７】
板状の樹脂製基板の表面及び裏面に銅箔が貼付された銅張積層板を準備する。また、銅張積層板に対してドリルを用いて孔あけ加工を行い、スルーホール２１となる貫通孔を所定位置にあらかじめ形成しておく。なお、スルーホール２１形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。
【００２８】
次に、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール２１の内壁にスルーホール導体２２を形成し、銅張積層板の両面に銅めっき層を形成する。その後、スルーホール導体２２内をエポキシ樹脂等の樹脂穴埋め材２３で充填し、さらに、銅張積層板の両面の銅箔上に形成された銅めっき層を所望の形状にエッチングして銅張積層板の表面及び裏面に導体層３１，３２を構成するビアランド３１Ａ，３２Ａ及び配線３１Ｂ，３２Ｂをそれぞれ形成する（図４参照）。
【００２９】
なお、導体層３１，３２を構成するビアランド３１Ａ，３２Ａ及び配線３１Ｂ，３２Ｂの表面は、銅表面粗化剤（例えば、メックエッチボンドＣＺ：メック社製）により粗化しておくことが好ましい。
【００３０】
次に、コア基板２の表面側及び裏面側に樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて絶縁層４１，４２を形成する。これにより、コア基板２の表面及び裏面が絶縁層４１，４２により覆われる。
【００３１】
次に、絶縁層４１，４２に対して、例えばＣＯ２ガスレーザやＹＡＧレーザから所定強度のレーザ光を照射し、ビアホール４１Ａ，４２Ａをそれぞれ形成する。その後、ビアホール４１Ａ，４２Ａを含む絶縁層４１，４２に対して粗化処理を実施する。なお、絶縁層４１，４２がフィラーを含む場合、粗化処理を実施するとフィラーが遊離して絶縁層４１，４２上に残存するため適宜水洗を行う。
【００３２】
次に、ビアホール４１Ａ，４２Ａに対してデスミア処理及びアウトラインエッチングを施し、ビアホール４１Ａ，４２Ａ内を洗浄する。なお、上記水洗とデスミア処理との間にエアーブロー処理を行ってもよい。水洗により遊離したフィラーが完全に除去されていない場合でも、エアーブロー処理によりフィラーの残存をより確実に抑制することができる。
【００３３】
次に、絶縁層４１，４２に対して、電解めっきのためのシード層（第１の導体層）を形成する。なお、シード層は、従来公知の手法、例えば、無電解銅めっき、スパッタ（ＰＶＤ）や真空蒸着等により形成することができる。
【００３４】
その後、絶縁層４１，４２上のシード層上に所望のパターンの開口を有する感光性樹脂からなるレジスト層を形成し、レジスト層の非形成部分に電解銅めっきを行うことにより、第２の導体層を形成する。その結果、ビア導体５１，５２がそれぞれ形成されるとともに、導体層３３，３４を構成するビアランド３３Ａ，３４Ａ及び配線３３Ｂ，３４Ｂがそれぞれ形成される。なお、ビア導体５１，５２、ビアランド３３Ａ，３４Ａ及び配線３３Ｂ，３４Ｂをそれぞれ形成した後、レジスト層及びレジスト層の下のシード層を除去する（図５参照）。
【００３５】
なお、導体層３３，３４を構成するビアランド３３Ａ，３４Ａ及び配線３３Ｂ，３４Ｂの表面は、銅表面粗化剤（例えば、メックエッチボンドＣＺ：メック社製）により粗化しておくことが好ましい。
【００３６】
次に、導体層３３，３４及び絶縁層４１，４２上に樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて絶縁層４３，４４をそれぞれ形成する。
【００３７】
次に、絶縁層４３，４４に対して、例えばＣＯ２ガスレーザやＹＡＧレーザから所定強度のレーザ光を照射し、ビアホール４３Ａ，４４Ａをそれぞれ形成した後、ビアホール４３Ａ，４４Ａを含む絶縁層４３，４４に対して粗化処理を実施する。
【００３８】
次に、ビアホール４３Ａ，４４Ａに対してデスミア処理及びアウトラインエッチングを施し、ビアホール４３Ａ，４４Ａ内を洗浄する。次に、絶縁層４３，４４に対して、電解めっきのためのシード層（第１の導体層）を形成する。なお、シード層は、従来公知の手法、例えば、無電解銅めっき、スパッタ（ＰＶＤ）や真空蒸着等により形成することができる。
【００３９】
その後、絶縁層４３，４４上のシード層上に所望のパターンの開口を有するレジスト層を形成し、レジスト層の非形成部分に電解銅めっきを行うことにより、第２の導体層を形成する。その結果、ビア導体５３，５４がそれぞれ形成されるとともに、導体層３５，３６を構成するビアランド３５Ａ，３６Ａ、配線３５Ｂ，３６Ｂ及び接続端子３５Ｃ，３６Ｃとなるパッド部３０１がそれぞれ形成される。なお、ビア導体５３，５４及び導体層３５，３６をそれぞれ形成した後、レジスト層及びレジスト層の下のシード層を除去する（図６参照）。
【００４０】
なお、接続端子３５Ｃ，３６Ｃとなるパッド部３０１を含む導体層３５，３６の表面は、銅表面粗化剤（例えば、メックエッチボンドＣＺ：メック社製）により粗化しておくことが好ましい。
【００４１】
次に、感光性樹脂からなるフィルム状のレジスト材を、導体層３５，３６及び絶縁層４３，４４上にそれぞれ積層し、レジスト層６１，６２を形成する（図７参照）。次に、接続端子３５Ｃ，３６Ｃとなるパッド部３０１の少なくとも一部を露出させる開口部６１Ａ，６２Ａをレジスト層６１，６２に形成する。レジスト層６１，６２は、感光性樹脂に替えて熱硬化性樹脂により形成してもよい。
【００４２】
レジスト層６１，６２に開口部６１Ａ，６２Ａを形成した後、エッチング液を用いて、ソフトエッチングを行い、接続端子３５Ｃ，３６Ｃとなるパッド部３０１表面に形成された自然酸化膜を除去するとともに、図２で説明したように、パッド部３０１の主面３０１ａに窪み３０１ｂを形成する。また、レジスト層４１のパッド部３０１の主面３０１ａとの当接面６１ｂ側において、領域６１ｃが露出する。
【００４３】
次に、置換めっきや還元めっきにより、図２に示すように、レジスト層６１のパッド部３０１の主面３０１ａとの当接面６１ｂ側において、窪み３０１ｂにより露出する領域６１ｃ全体を被覆するＮｉ層３０２を形成し、図１に示す配線基板１００を得る。なお、図３に示すように、レジスト層６１の開口部６１Ａの内周壁面のうち、少なくともパッド部３０１の主面３０１ａ側の領域６１ｄを被覆するＮｉ層３０２を形成してもよい。
【００４４】
また、本実施形態においては、必要に応じて、レジスト層６１，６２の開口部６１Ａ，６２Ａから露出する接続端子３５Ｃ，３６Ｃを覆うようにして、例えばＰｂ層及びＡｕ層を同順に形成してもよい。
【００４５】
図８は、本実施形態に係る配線基板１００を用いた半導体パッケージ１の断面図である。半導体パッケージ１は、複数枚の半導体チップ４０１〜４０４が積層された積層部品４００が、半田Ｂを介して配線基板１００の接続端子３５Ｃにフリップチップ実装され、積層部品４００が封止部材５００で封止された構成を有する。ここで、積層部品４００を構成する半導体チップ４０１〜４０４は、貫通電極（ＴＳＶ）４０５で電気的に接続されている。また、この実施形態では、複数枚の半導体チップ４０１〜４０４のうち、最下層の半導体チップ４０１が他の半導体チップ４０２〜４０４に比べて外形が大きくなっている。
【００４６】
図８に示すように、積層部品４００を配線基板１００の接続端子３５Ｃにフリップチップ実装する場合、半田Ｂを溶融するために配線基板１００に熱を加え、半田Ｂを溶融させる必要がある。しかしながら、複数枚の半導体チップ４０１〜４０４が積層されていることから、配線基板１００の接続端子３５Ｃに熱が伝達され難く、半導体チップを一枚だけ実装する場合に比べて、半田を溶融するために加える温度が高くなる。
【００４７】
ここで、積層部品４００下の周辺領域４００Ａ、特に、最下層である半導体チップ４０１の突出した領域下の温度が上昇しやすいのに比べ、積層部品４００下の中央領域４００Ｂでは、温度が上昇しにくい。このため、積層部品４００下の中央領域４００Ｂで半田が溶融されるまで温度を上昇させようとすると、積層部品４００下の周辺領域４００Ａの温度が上昇しすぎる虞がある。
【００４８】
温度が上昇しすぎた場合、半田Ｂの拡散が促進され、半田Ｂが接続端子２５Ｃのパッド部表面を伝って配線基板１００のレジスト層下にもぐり込む、いわゆる半田もぐりが発生し、レジスト層にクラックが発生したり、発生したクラックの肥大化が助長される虞がある。また、半田がレジスト層下にもぐり込むことにより、配線や接続端子間のショート（短絡）不良やオープン不良が生じる虞がある。
【００４９】
しかしながら、本実施形態に係る配線基板１００は、絶縁層及び導体層がそれぞれ１層以上積層された積層構造体を有し、該積層構造体の主面Ｓ１に、複数枚の半導体チップが積層された積層部品を、半田を介してフリップチップ実装するための接続端子３５Ｃ及び接続端子３５Ｃの表面の少なくとも一部を露出させる開口部６１Ａを有するレジスト層６１が設けられた配線基板であって、接続端子３５Ｃは、積層部品が実装される側の主面３０１ａに窪み３０１ｂを有するパッド部３０１と、レジスト層４１のパッド部３０１の主面３０１ａとの当接面６１ａ側において、窪み３０１ｂにより露出する領域６１ｂ全体を被覆しているＮｉ層３０２を備えている。
【００５０】
このため、複数枚の半導体チップが積層された積層部品を、半田を介してフリップチップ実装する際に、半田がＮｉ層３０２を突き破って拡散し、パッド部３０１表面を伝ってレジスト層６１下にもぐり込むことを効果的に抑制することができる。このため、レジスト層６１にクラックが発生したり、発生したクラックの肥大化が助長される虞が少なく、信頼性の高い配線基板を提供することができる。
【００５１】
また、図２に示す例によれば、Ｎｉ層３０２は、レジスト層６１の開口部６１Ａの内周壁面のうち、少なくともパッド部３０１の主面３０１ａ側の領域６１ｄを被覆している。このため、半田がＮｉ層３０２を突き破って拡散し、パッド部３０１表面を伝ってレジスト層６１下にもぐり込むことをさらに効果的に抑制することができる。このため、より信頼性の高い配線基板を提供することができる。
【００５２】
（他の実施形態）
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、樹脂絶縁層及び導体層がそれぞれ１層以上積層された、いわゆるオーガニック配線基板に本発明を適用した例について説明したが、絶縁層をセラミックで形成した、いわゆるセラミック基板にも適用可能である。また、上記実施形態に係る配線基板を用いた半導体パッケージでは、最下層の半導体チップだけが他の半導体チップに比べて外形が大きい積層部品を用いていたが、外形が全て同じ又は略同じ複数枚の半導体チップを積層した積層部品を用いてもよいし、下層側から上層側に向かって徐々に半導体チップの外形が小さくなるように複数枚の半導体チップを積層した積層部品を用いてもよい。
【符号の説明】
【００５３】
１…半導体パッケージ
２…コア基板
２１…スルーホール
２２…スルーホール導体
２３…樹脂製穴埋め材
３１〜３６…導体層
３１Ａ〜３６Ａ…ビアランド
３１Ｂ〜３６Ｂ…配線
３５Ｃ，３６Ｃ…接続端子
４１〜４４…絶縁層
４１Ａ〜４４Ａ…ビアホール
５１〜５４…ビア導体
６１，６２…レジスト層
６１Ａ，６２Ａ…開口部
１００…配線基板
３０１…パッド部
３０２…Ｎｉ層
【図１】
2017011012.tif 000003
【図２】
2017011012.tif 000004
【図３】
2017011012.tif 000005
【図４】
2017011012.tif 000006
【図５】
2017011012.tif 000007
【図６】
2017011012.tif 000008
【図７】
2017011012.tif 000009
【図８】
2017011012.tif 000010