(57)【要約】【課題】オペアンプを静電気等のサージから保護できるようにしたサージ保護回路付き電流電圧変換回路を提供する。【解決手段】定常時において、電流電圧変換回路１が微小電流を検出するときに、オペアンプ７の反転入力端子及び非反転入力端子がイマジナリショートして同電位となる。このため、電流は第１〜第４ダイオードＤ１〜Ｄ４に流れない。そして、グランドとなる第２電源ラインＬ４を基準として入力端子ＩＮに高いサージ電圧が印加されると、サージ電流は、入力ラインＬ１、第１ダイオードＤ１、第２ダイオードＤ２、第１電源ラインＬ３の順に流れることでサージ電流の通電経路を確保できる。また、グランドとなる第２電源ラインＬ４を基準として入力端子ＩＮに負のサージ電圧が印加されると、サージ電流は、入力端子ＩＮ、入力ラインＬ１、第３ダイオードＤ３、第４ダイオードＤ４、第２電源ラインＬ４の経路に沿って逆方向に流れる。【選択図】図１
2017011391.tif 000002
【特許請求の範囲】
【請求項１】
高電圧側の第１電源ライン（Ｌ３）と低電圧側の第２電源ライン（Ｌ４）との間に構成され、入力端子（ＩＮ）に入力される入力電流を電流電圧変換する電流電圧変換回路（１、１ａ、１０１、２０１、３０１、４０１、５０１、６０１、７０１）であって、
基準電圧が印加される基準電圧ライン（Ｌ２）と、
反転入力端子及び非反転入力端子を備え前記反転入力端子には前記基準電圧ラインが電気的に接続されると共に前記非反転入力端子には入力ライン（Ｌ１）が電気的に接続されるオペアンプ（７）を備え前記入力端子に入力される前記入力電流を増幅する増幅回路（３、３ａ）と、
前記オペアンプの反転入力端子及び非反転入力端子間に接続され前記入力ラインから前記基準電圧ラインに向けて一方向に前記入力電流よりも高いサージ電流を通電する第１通電部（Ｄ１）と、
前記基準電圧ラインと前記第１電源ラインとの間に前記基準電圧ラインから前記第１電源ラインに向けて一方向に前記サージ電流を通電する第２通電部（Ｄ２）と、
前記オペアンプの反転入力端子及び非反転入力端子間に接続され前記基準電圧ラインから前記入力ラインに向けて一方向に前記入力電流よりも高いサージ電流を通電する第３通電部（Ｄ３）と、
前記基準電圧ラインと前記第２電源ラインとの間に前記第２電源ラインから前記基準電圧ラインに向けて一方向に前記サージ電流を通電する第４通電部（Ｄ４）と、
を備えるサージ保護機能付き電流電圧変換回路。
【請求項２】
高電圧側の第１電源ライン（Ｌ３）と低電圧側の第２電源ライン（Ｌ４）との間に構成され、入力端子（ＩＮ）に入力される入力電流を電流電圧変換する電流電圧変換回路（１、１０１、２０１、３０１、４０１、５０１、６０１、７０１）であって、
基準電圧が印加される基準電圧ライン（Ｌ２）と、
反転入力端子及び非反転入力端子を備え前記反転入力端子には前記基準電圧ラインが接続されると共に前記非反転入力端子には入力ラインが接続されるオペアンプ（７）を備え前記入力端子に入力される前記入力電流を増幅する増幅回路（３、３ａ）と、
前記オペアンプの反転入力端子及び非反転入力端子間に接続され前記入力ラインから前記基準電圧ラインに向けて一方向に前記入力電流よりも高いサージ電流を通電する第１通電部（Ｄ１）と、
前記基準電圧ラインと前記第１電源ラインとの間に前記基準電圧ラインから前記第１電源ラインに向けて一方向に前記サージ電流を通電する第２通電部（Ｄ２）と、
を備えるサージ保護機能付き電流電圧変換回路。
【請求項３】
高電圧側の第１電源ライン（Ｌ３）と低電圧側の第２電源ライン（Ｌ４）との間に構成され、入力端子（ＩＮ）に入力される入力電流を電流電圧変換する電流電圧変換回路（１、１０１、２０１、３０１、４０１、５０１、６０１、７０１）であって、
基準電圧が印加される基準電圧ライン（Ｌ２）と、
反転入力端子及び非反転入力端子を備え前記反転入力端子には前記基準電圧ラインが接続されると共に前記非反転入力端子には入力ラインが接続されるオペアンプ（７）を備え前記入力端子に入力される前記入力電流を増幅する増幅回路（３、３ａ）と、
前記オペアンプの反転入力端子及び非反転入力端子間に接続され前記基準電圧ラインから前記入力ラインに向けて一方向に前記入力電流よりも高いサージ電流を通電する第３通電部（Ｄ３）と、
前記基準電圧ラインと前記第２電源ラインとの間に前記第２電源ラインから前記基準電圧ラインに向けて一方向に前記サージ電流を通電する第４通電部（Ｄ４）と、
を備えるサージ保護機能付き電流電圧変換回路。
【請求項４】
請求項１または２記載のサージ保護機能付き電流電圧変換回路において、
前記第１電源ラインに流れ込む前記サージ電流を前記第２電源ラインに通電し前記第１電源ラインの電圧をクランプする電源ラインクランプ部（６、１０６、３０６、４０６、５０６、６０６、７０６）をさらに備えるサージ保護機能付き電流電圧変換回路。
【請求項５】
請求項１、２、４の何れか一項に記載のサージ保護機能付き電流電圧変換回路において、
前記第１通電部（Ｄ１）及び／又は前記第２通電部（Ｄ２）はダイオードを用いて構成されるサージ保護機能付き電流電圧変換回路。
【請求項６】
請求項１または３記載のサージ保護機能付き電流電圧変換回路において、
前記第３通電部（Ｄ３）及び／又は前記第４通電部（Ｄ４）はダイオードを用いて構成されるサージ保護機能付き電流電圧変換回路。
【請求項７】
請求項１から６の何れか一項に記載のサージ保護機能付き電流電圧変換回路において、
前記入力端子に生じるサージをクランプする入力端子クランプ部（５、３０５、４０５）をさらに備えるサージ保護機能付き電流電圧変換回路。
【請求項８】
請求項１から７の何れか一項に記載のサージ保護機能付き電流電圧変換回路において、
前記オペアンプはＦＥＴ入力タイプで構成されるサージ保護機能付き電流電圧変換回路。
【請求項９】
請求項１から８の何れか一項に記載のサージ保護機能付き電流電圧変換回路において、
前記増幅回路は、前記オペアンプ（７）と、前記入力端子（ＩＮ）と前記入力ライン（Ｌ１）との間に接続される入力抵抗（８）と、前記オペアンプの出力端子と前記入力端子との間にフィードバック接続されるフィードバック抵抗（９）と、を備えるサージ保護機能付き電流電圧変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サージ保護機能付き電流電圧変換回路に関する。
【背景技術】
【０００２】
外部から意図せず与えられるサージから電流電圧変換回路を保護するため、電流電圧変換回路の前段に保護回路を設けることがある（例えば、特許文献１参照）。例えば、特許文献１記載の入力保護回路は、例えばオペアンプの非反転入力端子にダイオードを接続して増幅回路の入力サージ電圧から保護を図っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−４５５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１記載の入力保護回路においては、オペアンプの反転入力端子に対して非反転入力端子側に高いサージ電圧が印加されると、オペアンプの非反転入力端子に接続されたダイオードのブレークに応じた電流引き抜き処理を行うが、この電流引き抜き処理でしか入力サージ電圧を逃がすことができない。これは、センサ出力が直流バイアスを伴って入力する構成であるためであり、この場合、ダイオードの逆方向ブレーク電圧に達するまでに非反転入力端子の電位が上昇し、オペアンプの非反転入力端子に異常を生じてしまう虞がある。
【０００５】
本発明の目的は、オペアンプを静電気等のサージから保護できるようにしたサージ保護機能付き電流電圧変換回路を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の発明は、高電圧側の第１電源ラインと低電圧側の第２電源ラインとの間に構成され、入力端子に入力される入力電流を電流電圧変換する電流電圧変換回路を対象としている。請求項１記載の発明によれば、定常時において、電流電圧変換回路が電流を検出し電圧変換するときに、オペアンプの非反転入力端子及び反転入力端子がイマジナリショートして同電位となる。このため、第１通電部及び第４通電部には電流が流れない。そして、第２電源ラインを基準として入力ラインに高いサージが印加されると、サージ電流は、入力ライン、第１通電部、第２通電部、第１電源ラインの順に流れることでサージの通電経路を確保できオペアンプを保護できる。そして、第２電源ラインを基準として入力ラインに低いサージが印加されると、サージ電流は第２電源ライン、第４通電部、第３通電部、入力ラインの順に流れることでサージの通電経路を確保できオペアンプを保護できる。この結果、オペアンプを静電気等のサージから保護できる。
【０００７】
請求項２記載の発明によれば、定常時において、電流電圧変換回路が入力電流を検出し電圧変換するときに、オペアンプの非反転入力端子及び反転入力端子がイマジナリショートして同電位となる。このため第１通電部に電流は流れない。そして、第２電源ラインを基準として入力ラインに高いサージが印加されると、入力ライン、第１通電部、第２通電部、第１電源ラインの順にサージ電流が流れることでサージの通電経路を確保できオペアンプを保護できる。
【０００８】
請求項３記載の発明によれば、定常時において、電流電圧変換回路が入力電流を検出し電圧変換するときに、オペアンプの非反転入力端子及び反転入力端子がイマジナリショートして同電位となる。このため第４通電部に電流は流れない。そして、第２電源ラインを基準として入力ラインに低いサージが印加されると、第２電源ライン、第４通電部、第３通電部、入力ラインの順にサージ電流が流れることでサージの通電経路を確保できオペアンプを保護できる。
【０００９】
請求項４記載の発明によれば、電源ラインクランプ部は第１電源ラインに流れ込む電流を第２電源ラインに通電することで第１電源ラインの電圧をクランプするため、第１電源ラインの電圧上昇を抑制することができ、当該第１電源ラインに接続された他の回路を保護できる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態に係る電流電圧変換回路を概略的に示す電気的構成図
【図２】第１実施形態に係る電流電圧変換回路の変形例を概略的に示す電気的構成図
【図３】第２実施形態に係る電流電圧変換回路を概略的に示す電気的構成図
【図４】第３実施形態に係る電流電圧変換回路を概略的に示す電気的構成図
【図５】第４実施形態に係る電流電圧変換回路を概略的に示す電気的構成図
【図６】第５実施形態に係る電流電圧変換回路を概略的に示す電気的構成図
【図７】第６実施形態に係る電流電圧変換回路を概略的に示す電気的構成図
【図８】第７実施形態に係る電流電圧変換回路を概略的に示す電気的構成図
【図９】第８実施形態に係る電流電圧変換回路を概略的に示す電気的構成図
【発明を実施するための形態】
【００１１】
以下、サージ保護機能付き電流電圧変換回路の幾つかの実施形態について図面を参照しながら説明する。各実施形態間で同一の構成については、その前の実施形態に付した符号と同一符号を付し、後の実施形態の説明欄では必要に応じて説明を省略する。
【００１２】
（第１実施形態）
図１は第１実施形態の説明図を示す。電流電圧変換回路１は、保護回路２などの保護機能が付加された増幅回路３を用いた構成であり、入力端子ＩＮに入力される入力電流を電流電圧変換して出力端子ＯＵＴから変換電圧を出力する。電流電圧変換回路１は、保護回路２、増幅回路３、基準電圧生成部４、入力端子クランプ部５（以下「クランプ部５」と略す）、及び、電源ラインクランプ部６（以下「クランプ部６」と略す）を接続して構成される。
【００１３】
増幅回路３は、オペアンプ７と入力抵抗８とフィードバック抵抗９とを接続して構成される。オペアンプ７は、反転入力端子及び非反転入力端子の入力が共にＦＥＴ（Ｔ１、Ｔ２）で入力するＦＥＴ入力タイプのオペアンプで構成され、第１電源ラインＬ３及び第２電源ラインＬ４間に与えられる電源電圧Ｖ１（例えば５［Ｖ］）を用いて動作する。第１電源ラインＬ３には例えば５Ｖ電位が与えられ、第２電源ラインＬ４はグランドに接続されている。これにより、第１電源ラインＬ３と第２電源ラインＬ４との間には、例えば５Ｖ電源電圧Ｖ１が印加されている。この電源電圧Ｖ１は、図示回路の他、図示しない回路も利用する。
【００１４】
オペアンプ７の反転入力端子は入力ラインＬ１に例えば直接電気的に接続されており、入力端子ＩＮとオペアンプ７の反転入力端子との間には入力抵抗８が接続されている。この入力抵抗８は、オペアンプ７の非反転入力端子の入力ゲート（ＦＥＴ（Ｔ２）のゲート）を保護するために設けられ、その抵抗値が例えば１００［ｋΩ］に設定されている。後述の図２に示すように、オペアンプ７の反転入力端子は入力ラインＬ１に入力抵抗８（図２参照）を通じて電気的に接続されていても良い。
【００１５】
図１に示す入力端子ＩＮとオペアンプ７の出力端子との間にはフィードバック抵抗９が接続されている。フィードバック抵抗９は、その抵抗値が例えば５０［ｋΩ］に設定されている。
【００１６】
オペアンプ７の非反転入力端子は基準電圧ラインＬ２に例えば直接電気的に接続されている。この基準電圧ラインＬ２には、基準電圧生成部４により生成される基準電圧が与えられている。基準電圧生成部４は、所謂電圧バッファにより構成され、定電圧源１０及びオペアンプ１１を用いて構成される。オペアンプ１１の反転入力端子と出力端子とは接続されており、定電圧源１０がオペアンプ１１の非反転入力端子に定電圧を与えるように接続されている。後述の図２に示すように、オペアンプ７の非反転入力端子は基準電圧ラインＬ２に抵抗８ａ（図２参照）を通じて電気的に接続されていても良い。
【００１７】
図１に示すオペアンプ７の反転入力端子と非反転入力端子との間には、入力ラインＬ１から基準電圧ラインＬ２に向けて一方向に通電可能にする第１通電部としての第１ダイオードＤ１が接続されている。この第１ダイオードＤ１は、入力ラインＬ１にアノードを接続すると共に基準電圧ラインＬ２にカソードを接続して構成される。
【００１８】
基準電圧ラインＬ２と第１電源ラインＬ３との間には第２通電部としての第２ダイオードＤ２が接続されている。第２ダイオードＤ２は、基準電圧ラインＬ２にアノードを接続すると共に第１電源ラインＬ３にカソードを接続して構成され、基準電圧ラインＬ２から第１電源ラインＬ３に向けて一方向に電流を通電可能にする。
【００１９】
オペアンプ７の非反転入力端子と反転入力端子との間には、第３通電部としての第３ダイオードＤ３が接続されている。第３ダイオードＤ３は、基準電圧ラインＬ２にアノードを接続すると共に入力ラインＬ１にカソードを接続して構成され、基準電圧ラインＬ２から入力ラインＬ１に向けて一方向に電流を通電可能にする。
【００２０】
また、基準電圧生成部４の出力ノードとなる基準電圧ラインＬ２と第２電源ラインＬ４との間には、第４通電部としての第４ダイオードＤ４が接続されている。この第４ダイオードＤ４は、第２電源ラインＬ４にアノードを接続すると共に基準電圧ラインＬ２にカソードを接続して構成され、第２電源ラインＬ４から基準電圧ラインＬ２に向けて一方向に電流を通電可能にする。本実施形態は、保護回路２が、第１〜第４ダイオードＤ１〜Ｄ４を用いて構成されている。第１〜第４ダイオードＤ１〜Ｄ４は、例えば順方向電圧は０．６［Ｖ］程度のものを用いている。この保護回路２を用いることで、意図しない正又は負のサージが入力端子ＩＮに印加されたとしても当該サージから回路を保護できるようになる。
【００２１】
また、入力端子ＩＮにはクランプ部５が付加されており、第１電源ラインＬ３にはクランプ部６が付加されている。これらのクランプ部５及び６は例えば連動して動作するように構成される。これらのクランプ部５及び６は、ツェナーダイオード１２、抵抗１３、及び、ＮＰＮ形のバイポーラトランジスタ１４（以下「ＮＰＮトランジスタ１４」と称す）を接続して構成され、静電気等のサージが入力端子ＩＮに印加されることにより、入力端子ＩＮや第１電源ラインＬ３の電圧を抑制するために設けられる。
【００２２】
電流電圧変換回路１の入力端子ＩＮとグランドの第２電源ラインＬ４との間には、ツェナーダイオード１２のカソード−アノード間（逆方向）、及び、抵抗１３が直列接続されており、これらのツェナーダイオード１２及び抵抗１３の共通接続ノードには、ＮＰＮトランジスタ１４のベースが接続されている。ＮＰＮトランジスタ１４のコレクタは、第１電源ラインＬ３に接続され、エミッタはグランドとなる第２電源ラインＬ４に接続されている。
【００２３】
上記構成の作用について説明する。
＜定常時＞
定常時には、電流電圧変換回路１は微小電流（例えば６［ｎＡ］〜３００［ｎＡ］程度）を入力端子ＩＮに入力してＩ／Ｖ変換し、出力端子ＯＵＴから電圧出力する。このとき、オペアンプ７の各入力端子はイマジナリショートすることにより同電位で動作し、第１〜第４ダイオードＤ１〜Ｄ４に有効に通電されることもツェナーダイオード１２及び抵抗１３に通電されることもなく、保護回路２もクランプ部５及び６も動作しない。
【００２４】
＜正の静電気サージ入力＞
電流電圧変換回路１の入力端子ＩＮに高い正の静電気サージ電圧が印加されると、入力端子ＩＮから入力抵抗８、第１ダイオードＤ１、第２ダイオードＤ２、第１電源ラインＬ３、の経路で電流が流れる。この結果、静電気サージ電圧の通電経路を確保できる。このとき、仮に図２に示すように、ダイオードＤ１及びＤ３を「入力抵抗８の前段」に設けた場合、ダイオードＤ１が入力端子ＩＮから基準電圧ラインＬ２に向けて順方向に通電経路を備えることになる（入力ラインＬ１と入力端子ＩＮが同一ノードである場合に相当）。このとき、サージ電流がこのダイオードＤ１を通じてオペアンプ７の非反転入力端子に直接流れ込む。オペアンプ７の入力がこのサージに耐えられる場合には、この変形構成を採用しても良いが、オペアンプ７の入力が耐えられない場合には、図２の電流電圧変換回路１ａに示すように、オペアンプ７の非反転入力端子に入力抵抗８ａを接続した増幅回路３ａを用いることが望ましい。
【００２５】
本実施形態の図１の構成では、ダイオードＤ１が「入力抵抗８の後段」に接続されているため、オペアンプ７の非反転入力端子及び反転入力端子には入力抵抗８を通じて流れ込む経路しかなくなる。したがって、たとえ静電気などのサージが入力端子ＩＮに与えられたとしても、オペアンプ７の入力に流れる電流を抑制でき、オペアンプ７の入力端子の各ＦＥＴ（Ｔ１、Ｔ２）のゲートを保護できる。
【００２６】
また、ある程度高い電圧（ツェナーダイオード１２のブレークダウン電圧）以上の電圧が入力端子ＩＮに印加されると、ツェナーダイオード１２、抵抗１３を通じて電流が流れ、ＮＰＮトランジスタ１４のベース電流が流れることになる。これに応じて、ＮＰＮトランジスタ１４がオンする。すると、電流が第１電源ラインＬ３からＮＰＮトランジスタ１４のコレクタエミッタ間を通じて流れることになり、クランプ部５、６の作用により入力端子ＩＮ及び第１電源ラインＬ３の電圧をクランプできる。これにより、第１電源ラインＬ３の電圧をＮＰＮトランジスタ１４のコレクタエミッタ間の電圧に抑制でき、第１電源ラインＬ３の大幅な電圧上昇を抑制できる。第１及び第２電源ラインＬ３及びＬ４間の電圧は、他に多くの回路がこの電源電圧を利用することになるが、この第１電源ラインＬ３に接続される他の回路へのサージによる悪影響を防止できる。
【００２７】
＜負の静電気サージ入力＞
電流電圧変換回路１の入力端子ＩＮに高い負の静電気サージ電圧が印加されると、入力端子ＩＮ、入力抵抗８、第３ダイオードＤ３、第４ダイオードＤ４、第２電源ラインＬ４の経路で逆方向に電流が流れる。この結果、負の静電気サージ電圧の通電経路を確保でき、オペアンプ７の入力のＦＥＴ（Ｔ１、Ｔ２）を保護できる。また、その他、電流は、グランドの第２電源ラインＬ４から抵抗１３、ツェナーダイオード１２の順方向を通じて流れる。この結果、負の静電気サージ電圧の通電経路を確保できる。
【００２８】
特開２００５−４５５３９号公報の技術では、アンプの入力間に電位差を生じた状態で定常動作するため、アンプ入力間の双方向にダイオードを挿入できない。これに対し、本実施形態の構成では、オペアンプ７の入力をイマジナリショートとして同電位で定常動作させている。このような前提の中で、基準電圧ラインＬ２及び入力ラインＬ１間の双方向にダイオードＤ１、Ｄ３を接続したため、正又は負の静電気サージ電圧が入力端子ＩＮに印加されたときに、電流を通電する経路を確保でき静電耐量を向上できる。
【００２９】
増幅回路３は、オペアンプ７と、入力端子ＩＮと入力ラインＬ１との間に接続される入力抵抗８と、オペアンプ７の出力端子と入力端子ＩＮとの間にフィードバック接続されるフィードバック抵抗９とを備える。このため、たとえサージが入力端子ＩＮに生じたとしても入力抵抗８を通じてオペアンプ７の入力に与えられるようになり、オペアンプ７の入力に流れ込む電流を抑制でき、オペアンプ７の入力ゲートを保護できる。
【００３０】
また、電流電圧変換回路１の入力端子ＩＮとグランドの第２電源ラインＬ４との間にツェナーダイオード１２及び抵抗１３を接続し、これらのツェナーダイオード１２及び抵抗１３の共通接続点にＮＰＮトランジスタ１４のベースを接続して当該ＮＰＮトランジスタ１４のコレクタエミッタ間を第１電源ラインＬ３と第２電源ラインＬ４との間に接続した。このため、クランプ部５の作用に応じてサージ電圧の印加に起因した入力端子ＩＮの電位上昇を抑制でき、クランプ部６の作用に応じてサージ電圧の印加に起因した第１電源ラインＬ３の電位上昇を抑制できる。
【００３１】
（第２実施形態）
図３は第２実施形態の追加説明図を示す。第２実施形態が第１実施形態と異なるところは、電源ラインクランプ部１０６が、第１電源ラインＬ３とＮＰＮトランジスタ１４のコレクタとの間に第１電源ラインＬ３からＮＰＮトランジスタ１４のコレクタに向けて一方向に通電可能にする通電部としてのダイオード１１５を接続して構成されているところにある。ダイオード１１５は、入力端子ＩＮに正の静電気サージが印加されたときに第１電源ラインＬ３からＮＰＮトランジスタ１４のコレクタ側に一方向に通電する。このような第２実施形態の回路構成であっても前述実施形態と同様の作用効果を奏する。
【００３２】
（第３実施形態）
図４は第３実施形態の追加説明図を示す。第３実施形態が第１実施形態と異なるところは、クランプ部５及び６を設けておらず、さらに、第１電源ラインＬ３に定電圧を供給する電圧バッファ２１６を設けたところにある。電圧バッファ２１６は、オペアンプ２１７の非反転入力端子に電源電圧Ｖ１（例えば５［Ｖ］）を入力し、オペアンプ２１７の出力端子から反転入力端子にフィードバック接続して構成され、オペアンプ２１７の出力端子が第１電源ラインＬ３に接続されている。このように構成することで、正のサージ電圧が入力端子ＩＮに印加されたときに、オペアンプ２１７の出力端子にサージ電流を流入させることができる。サージ電流は、オペアンプ２１７の内部からグランド（第２電源ラインＬ４）に流れるため、電源電圧Ｖ１の供給ラインに悪影響が引き起こされることがなくなり、第１電源ラインＬ３に接続される他の回路への悪影響を防止できる。
【００３３】
（第４実施形態）
図５は第４実施形態の追加説明図を示す。第４実施形態が第１実施形態と異なるところは、クランプ部３０５、３０６の構成にある。電流電圧変換回路３０１は、クランプ部３０５、３０６を備える。クランプ部５に代わるクランプ部３０５は、入力端子クランプ部として用いられるものであり、ツェナーダイオード１２、Ｎチャネル型のＭＯＳトランジスタ３１８、及び、抵抗３１９を備える。クランプ部６に代わるクランプ部３０６は、電源ラインクランプ部として用いられるもので、Ｎチャネル型のＭＯＳトランジスタ３２０、及び、抵抗３１９を備える。
【００３４】
入力端子ＩＮとグランドの第２電源ラインＬ４との間には、ツェナーダイオード１２のカソードアノード間、ＭＯＳトランジスタ３１８のドレインソース間が直列接続されている。ＭＯＳトランジスタ３１８のドレインゲート間は共通接続されており、さらにＭＯＳトランジスタ３１８のゲートソース間には抵抗３１９が接続されている。この抵抗３１９の両端子間にはＭＯＳトランジスタ３２０のゲートソース間も接続されており、第１電源ラインＬ３とグランドの第２電源ラインＬ４との間にはＭＯＳトランジスタ３２０のドレインソース間が接続されている。
【００３５】
電流電圧変換回路３０１の入力端子ＩＮに所定より高い電圧（ツェナーダイオードのブレークダウン電圧）以上のサージ電圧が入力端子ＩＮに印加されると、ツェナーダイオード１２、抵抗３１９を通じて電流が流れることになり、これに応じてＭＯＳトランジスタ３１８のドレインソース間に通電される。すると、カレントミラー接続されたＭＯＳトランジスタ３２０のドレインソース間にも通電されるようになり、電流が第１電源ラインＬ３からＭＯＳトランジスタ３２０のドレインソース間を通じて流れるようになる。クランプ部３０５、３０６の作用により、入力端子ＩＮ及び第１電源ラインＬ３の電圧をクランプできる。
【００３６】
また、電流電圧変換回路３０１の入力端子ＩＮに高い負の静電気サージ電圧が印加されると、電流は入力端子ＩＮ、ツェナーダイオード１２、抵抗３１９、第２電源ラインＬ４の経路に沿って逆方向に流れる。また、入力端子ＩＮ、ツェナーダイオード１２、ＭＯＳトランジスタ３１８のドレインソース間に逆方向に寄生された寄生ダイオード、第２電源ラインＬ４の経路に沿って逆方向に流れる。この結果、負の静電気サージ電圧の通電経路を確保でき、回路を保護できる。本実施形態においても、前述実施形態と同様の作用効果を奏する。
【００３７】
（第５実施形態）
図６は第５実施形態の追加説明図を示す。第５実施形態が第４実施形態と異なるところはダイオードの構成位置にある。電流電圧変換回路４０１は、クランプ部４０５、４０６を備える。クランプ部４０５は、入力端子クランプ部として用いられるもので、ツェナーダイオード４２１、Ｎチャネル型のＭＯＳトランジスタ３１８、及び、抵抗３１９を接続して構成される。ツェナーダイオード４２１は、電流電圧変換回路４０１の入力端子ＩＮと、ＭＯＳトランジスタ３１８のゲートとの間に逆方向接続されており、入力端子ＩＮとＭＯＳトランジスタ３１８のドレインとの間には接続されていない。クランプ部４０６は、第１電源ラインクランプ部として用いられ、Ｎチャネル型のＭＯＳトランジスタ３２０を備える。
【００３８】
このような構成においても、ある程度高い電圧（ツェナーダイオードのブレークダウン電圧＋ＭＯＳトランジスタの閾値電圧）以上のサージ電圧が入力端子ＩＮに印加されると、電流がツェナーダイオード４２１、抵抗３１９を通じて流れるようになり、これに応じて、ＭＯＳトランジスタ３１８のドレインソース間、及び、ＭＯＳトランジスタ３２０のドレインソース間にも通電されるようになる。この結果、クランプ部４０５、４０６の作用により入力端子ＩＮ及び第１電源ラインＬ３の電圧をクランプできる。
【００３９】
また、電流電圧変換回路４０１の入力端子ＩＮに負の静電気サージ電圧が印加されると、サージ電流は、入力端子ＩＮ、ツェナーダイオード４２１、抵抗３１９、第２電源ラインＬ４の経路に沿って逆方向に流れる。また、サージ電流は、入力端子ＩＮ、ＭＯＳトランジスタ３１８に寄生された寄生ダイオード、第２電源ラインＬ４の経路に沿って逆方向に流れる。この結果、負の静電気サージ電圧の通電経路を確保でき、回路を保護できる。本実施形態においても前述実施形態と同様の作用効果を奏する。
【００４０】
（第６実施形態）
図７は第６実施形態の追加説明図を示す。第６実施形態が第４実施形態と異なるところはダイオードの構成位置にある。電流電圧変換回路５０１は、クランプ部３０５、５０６を備える。クランプ部５０６は、クランプ部３０６を基本とし、第１電源ラインＬ３とＭＯＳトランジスタ３２０のドレインとの間に第１電源ラインＬ３からＭＯＳトランジスタ３２０のドレインに向けて一方向に通電可能にする通電部としてのダイオード５１５を接続している。このような第６実施形態の回路構成であっても、前述実施形態と同様の作用効果を奏する。
【００４１】
（第７実施形態）
図８は第７実施形態の追加説明図を示す。第７実施形態が第５実施形態と異なるところはダイオードの構成位置にある。電流電圧変換回路６０１は、クランプ部４０５、６０６を備える。クランプ部６０６は、クランプ部４０６を基本とし、第１電源ラインＬ３とＭＯＳトランジスタ３２０のドレインとの間に第１電源ラインＬ３からＭＯＳトランジスタのドレインに向けて一方向に通電可能にする通電部としてのダイオード５１５を接続している。このような第７実施形態の回路構成であっても、前述実施形態と同様の作用効果を奏する。
【００４２】
（第８実施形態）
図９は第８実施形態の追加説明図を示す。第８実施形態が第１実施形態と異なるところはクランプ部を入力端子ＩＮに接続せず、第１電源ラインＬ３とグランドの第２電源ラインＬ４との間に電源ラインクランプ部７０６（以下「クランプ部７０６」と略す）を設けたところにある。クランプ部７０６は、第１電源ラインＬ３と第２電源ラインＬ４との間にツェナーダイオード７２２のカソードアノード間、及び、抵抗７２３を直列接続して構成される。
【００４３】
電流電圧変換回路７０１の入力端子ＩＮに高い正の静電気サージ電圧が印加されると、サージ電流が入力端子ＩＮから入力抵抗８、第１ダイオードＤ１、第２ダイオードＤ２、第１電源ラインＬ３、の経路で流れるが、このときツェナーダイオード７２２のブレークダウン電圧以上の電圧が第１及び第２電源ラインＬ３及びＬ４間にかかると、サージ電流は第１電源ラインＬ３からツェナーダイオード７２２及び抵抗７２３を通じて流れるようになり、オペアンプ７の入力を保護できる。このような第７実施形態の回路構成であっても、前述実施形態と同様の作用効果を奏する。
【００４４】
（他の実施形態）
前述実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。その他、一方向に通電可能にする第１〜第４通電部は、その少なくとも一つ以上又は全てがダイオードＤ１〜Ｄ４に代えてダイオード接続したＭＯＳトランジスタなどの回路を用いて構成しても良い。また、「第１通電部〜第４通電部」は、それぞれ例えばダイオードやＭＯＳトランジスタなどの素子を複数組み合わせて構成しても良い。
【００４５】
前述実施形態においては、正の静電気サージ電圧が電流電圧変換回路の入力端子に印加されたときの動作を説明したが、これに代えて、電流電圧変換回路１〜７０１の入力端子ＩＮが車両用のバッテリ電圧（＋Ｂ≒３２Ｖ）などに短絡した場合においても同様の作用効果を奏する。
【００４６】
図３〜図９に示す構成では、電流電圧増幅回路１０１〜７０１は増幅回路３を備えた構成を示したが、図２に示す増幅回路３ａの接続形態を用いても良い。すなわち、入力抵抗８の前段にダイオードＤ１、Ｄ３を設けても良い。この場合、オペアンプ７の非反転入力端子に入力抵抗８ａを接続することが望ましい。
【００４７】
正の静電気サージ、負の静電気サージ、の双方から保護する回路に適用したが、これに限定されるものではなく、例えば、正の静電気サージから保護するためダイオードＤ１及びＤ２を設けてダイオードＤ３及びＤ４を設けない構成に適用しても良く、例えば、負の静電気サージから保護するためダイオードＤ３及びＤ４を設けてダイオードＤ１及びＤ２を設けない構成に適用しても良い。
【００４８】
第２電源ラインＬ４としてグランドに適用したが、これに限定されるものではなく、異なる電位に設定されていても良い。各実施形態の構成は適宜組み合わせて適用できる。
【符号の説明】
【００４９】
図面中、１、１ａ、１０１、２０１、３０１、４０１、５０１、６０１、７０１は電流電圧変換回路（サージ保護機能付き電流電圧変換回路）、３は増幅回路、５、３０５、４０５は入力端子クランプ部、６、１０６、３０６、４０６、５０６、６０６、７０６は電源ラインクランプ部、７はオペアンプ、Ｄ１はダイオード（第１通電部）、Ｄ２はダイオード（第２通電部）、Ｄ３はダイオード（第３通電部）、Ｄ４はダイオード（第４通電部）、Ｌ２は基準電圧ライン、Ｌ３は第１電源ライン、Ｌ４は第２電源ライン、を示す。
【図１】
2017011391.tif 000003
【図２】
2017011391.tif 000004
【図３】
2017011391.tif 000005
【図４】
2017011391.tif 000006
【図５】
2017011391.tif 000007
【図６】
2017011391.tif 000008
【図７】
2017011391.tif 000009
【図８】
2017011391.tif 000010
【図９】
2017011391.tif 000011