(57)【要約】【課題】消費電力の増大を抑制すること。【解決手段】無線装置は、設定された閾値と送信信号の電力とを比較し、前記送信信号の前記閾値以上の電力を抑圧するクリッピング部と、前記クリッピング部によって電力が抑圧された送信信号を増幅する増幅器と、複数のキャリアが占有する占有帯域幅と当該占有帯域幅において前記複数のキャリアとして使用される使用帯域幅とに対応付けて、前記クリッピング部に設定される閾値と前記増幅器に設定される電圧値とを記憶するメモリと、前記送信信号に含まれる複数のキャリアのキャリア配置を示すキャリア設定情報を取得し、キャリア設定情報に基づいて、前記送信信号の占有帯域幅及び使用帯域幅に対応する閾値及び電圧値を前記メモリから読み出し、前記クリッピング部及び前記増幅器に設定するプロセッサとを有する。【選択図】図２
2017011390.tif 000002
【特許請求の範囲】
【請求項１】
設定された閾値と送信信号の電力とを比較し、前記送信信号の前記閾値以上の電力を抑圧するクリッピング部と、
前記クリッピング部によって電力が抑圧された送信信号を増幅する増幅器と、
複数のキャリアが占有する占有帯域幅と当該占有帯域幅において前記複数のキャリアとして使用される使用帯域幅とに対応付けて、前記クリッピング部に設定される閾値と前記増幅器に設定される電圧値とを記憶するメモリと、
前記送信信号に含まれる複数のキャリアのキャリア配置を示すキャリア設定情報を取得し、キャリア設定情報に基づいて、前記送信信号の占有帯域幅及び使用帯域幅に対応する閾値及び電圧値を前記メモリから読み出し、前記クリッピング部及び前記増幅器に設定するプロセッサと
を有することを特徴とする無線装置。
【請求項２】
前記メモリは、
前記占有帯域幅が大きいほど大きい閾値を記憶する閾値設定テーブルを保持することを特徴とする請求項１記載の無線装置。
【請求項３】
前記メモリは、
前記占有帯域幅が小さいほど前記増幅器の消費電力を小さくする電圧値を記憶する電圧設定テーブルを保持することを特徴とする請求項１記載の無線装置。
【請求項４】
前記メモリは、
前記使用帯域幅が大きいほど前記増幅器の消費電力を小さくする電圧値を記憶する電圧設定テーブルを保持することを特徴とする請求項１記載の無線装置。
【請求項５】
前記メモリは、
前記増幅器のゲート電圧又はドレイン電圧を示す電圧値を記憶することを特徴とする請求項１記載の無線装置。
【請求項６】
前記メモリは、
前記占有帯域幅及び前記使用帯域幅に対応付けて固定の電圧値を記憶する電圧設定テーブルを保持することを特徴とする請求項２記載の無線装置。
【請求項７】
前記プロセッサは、
前記キャリア設定情報に基づいて、周波数が最小のキャリアの中心周波数と周波数が最大のキャリアの中心周波数との差分を占有帯域幅として算出することを特徴とする請求項１記載の無線装置。
【請求項８】
前記プロセッサは、
前記キャリア設定情報に基づいて、前記複数のキャリアそれぞれの帯域幅の合計を使用帯域幅として算出することを特徴とする請求項１記載の無線装置。
【請求項９】
設定された閾値と送信信号の電力とを比較し、前記送信信号の前記閾値以上の電力を抑圧するクリッピング部と、前記クリッピング部によって電力が抑圧された送信信号を増幅する増幅器とを有する無線装置における無線送信方法であって、
前記送信信号に含まれる複数のキャリアのキャリア配置を示すキャリア設定情報を取得し、
取得されたキャリア設定情報に基づいて、複数のキャリアが占有する占有帯域幅と当該占有帯域幅において前記複数のキャリアとして使用される使用帯域幅とに対応付けて前記クリッピング部に設定される閾値と前記増幅器に設定される電圧値とを記憶するメモリから、前記送信信号の占有帯域幅及び使用帯域幅に対応する閾値及び電圧値を読み出し、
読み出された閾値及び電圧値を前記クリッピング部及び前記増幅器に設定する
処理を有することを特徴とする無線送信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線装置及び無線送信方法に関する。
【背景技術】
【０００２】
通常、ディジタル無線通信方式の無線装置には、送信信号の電力を増幅する増幅器が設けられる。増幅器は、送信信号の電力を線形に増幅することが好ましい。特に、ピーク電力対平均電力比（ＰＡＰＲ：Peak  to  Average  Power  Ratio）が大きい送信信号を増幅する場合には、増幅器への入力電力が大きくなることがあるため、大きな入力電力に対して線形増幅をすることが求められる。
【０００３】
しかし、増幅器の入力電力と出力電力の関係は、入力電力が大きくなるにつれ非線形となり、増幅率が徐々に飽和する。このため、ＰＡＰＲが大きい送信信号を増幅する場合には、高い線形性を持つ増幅器を用いたり、増幅器のドレイン電圧及びゲート電圧を上昇させたりすることにより、増幅器のバックオフを大きくする対策が採られることがある。また、例えばＣＦＲ（Crest  Factor  Reduction）と呼ばれるピーク抑圧処理により、ピーク電力をクリッピングして送信信号のＰＡＰＲを低下させる対策が採られることもある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−６７０７３号公報
【特許文献２】特開２００１−２４４７５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、送信信号のピーク電力や平均電力は、例えば変調方式やキャリア構成などによって変動する。したがって、ＰＡＰＲは一定ではなく常に変動し得るため、通常はＰＡＰＲが最も大きくなる条件を想定して、増幅器のバックオフを大きくしたり、ピーク抑圧処理がなされたりする。
【０００６】
ピーク抑圧処理を行う場合には、クリッピングにより送信信号の情報が一部失われるため、変調精度（ＥＶＭ：Error  Vector  Magnitude）が劣化する。このため、クリッピングによってＰＡＰＲを低下させる対策には、一定の限界がある。そこで、増幅器のバックオフを大きくするために、高い線形性を持つ増幅器を用いたり、増幅器のドレイン電圧及びゲート電圧を上昇させたりすることが考えられる。
【０００７】
しかしながら、高い線形性を持つ増幅器は比較的高価であるため、コストの増大を招く。一方、増幅器のドレイン電圧及びゲート電圧を上昇させる場合には、消費電力が増大するという問題がある。すなわち、ＰＡＰＲが最大になる条件を想定した比較的大きいドレイン電圧及びゲート電圧で増幅器を稼働させるため、実際の送信信号のＰＡＰＲが小さい場合でも増幅器の消費電力は常に大きいままである。結果として、増幅器が無駄に電力を消費することとなり、無線装置の消費電力が増大する。
【０００８】
開示の技術は、かかる点に鑑みてなされたものであって、消費電力の増大を抑制することができる無線装置及び無線送信方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本願が開示する無線装置は、１つの態様において、設定された閾値と送信信号の電力とを比較し、前記送信信号の前記閾値以上の電力を抑圧するクリッピング部と、前記クリッピング部によって電力が抑圧された送信信号を増幅する増幅器と、複数のキャリアが占有する占有帯域幅と当該占有帯域幅において前記複数のキャリアとして使用される使用帯域幅とに対応付けて、前記クリッピング部に設定される閾値と前記増幅器に設定される電圧値とを記憶するメモリと、前記送信信号に含まれる複数のキャリアのキャリア配置を示すキャリア設定情報を取得し、キャリア設定情報に基づいて、前記送信信号の占有帯域幅及び使用帯域幅に対応する閾値及び電圧値を前記メモリから読み出し、前記クリッピング部及び前記増幅器に設定するプロセッサとを有する。
【発明の効果】
【００１０】
本願が開示する無線装置及び無線送信方法の１つの態様によれば、消費電力の増大を抑制することができるという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施の形態１に係る無線通信システムの構成を示すブロック図である。
【図２】図２は、実施の形態１に係るＲＥ装置のハードウェア構成を示すブロック図である。
【図３】図３は、実施の形態１に係るＦＰＧＡの構成を示すブロック図である。
【図４】図４は、実施の形態１に係るクリッピング部の構成を示すブロック図である。
【図５】図５は、実施の形態１に係る設定処理を示すフロー図である。
【図６】図６は、占有帯域幅及び使用帯域幅を説明する図である。
【図７】図７は、クリッピング閾値設定テーブルの具体例を示す図である。
【図８】図８は、電圧設定テーブルの具体例を示す図である。
【図９】図９は、実施の形態１に係るＦＰＧＡの構成の変形例を示すブロック図である。
【図１０】図１０は、実施の形態１に係るＦＰＧＡの構成の変形例を示すブロック図である。
【図１１】図１１は、実施の形態２に係る電圧設定テーブルの具体例を示す図である。
【図１２】図１２は、増幅器の入出力特性の具体例を示す図である。
【発明を実施するための形態】
【００１２】
以下、本願が開示する無線装置及び無線送信方法の実施の形態について、図面を参照して詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【００１３】
（実施の形態１）
図１は、実施の形態１に係る無線通信システムの構成を示すブロック図である。図１に示す無線通信システムは、ＣＰＲＩ（Common  Public  Radio  Interface）と呼ばれるインタフェースによって接続されたＲＥＣ（Radio  Equipment  Control）装置１０及びＲＥ（Radio  Equipment）装置１００を有する。すなわち、ＲＥＣ装置１０には、光ファイバを介して複数のＲＥ装置１００が接続されている。なお、無線通信システムの構成は、図１に示すものに限定されず、例えば図１のＲＥ装置１００それぞれに他のＲＥ装置がさらに接続されるなどの構成でも良い。
【００１４】
ＲＥＣ装置１０は、送信データ及び受信データに対するベースバンド処理を実行する。具体的には、ＲＥＣ装置１０は、例えば送信データの符号化及び変調を実行し、複数のキャリアに対応する複数のベースバンド信号を生成する。そして、ＲＥＣ装置１０は、生成したベースバンド信号をＲＥ装置１００へ送信する。また、ＲＥＣ装置１０は、各ベースバンド信号を伝送するキャリア配置を示すキャリア設定情報をベースバンド信号とともにＲＥ装置１００へ送信する。キャリア設定情報は、ベースバンド信号それぞれを伝送するキャリアの中心周波数と帯域幅を少なくとも含んでいる。
【００１５】
ＲＥ装置１００は、光ファイバを介してＲＥＣ装置１０に接続され、送信データ及び受信データに対する無線処理を実行する。具体的には、ＲＥ装置１００は、ＲＥＣ装置１０から受信したベースバンド信号をＤＡ（Digital  Analogue）変換及びアップコンバートし、得られた無線信号をアンテナを介して送信する。このとき、ＲＥ装置１００は、キャリア設定情報に従って、各ベースバンド信号を異なる周波数のキャリアに配置して得られる信号を送信する。
【００１６】
図２は、実施の形態１に係るＲＥ装置１００のハードウェア構成を示すブロック図である。図２に示すＲＥ装置１００は、ＦＰＧＡ（Field  Programmable  Gate  Array）１０１、ＤＡコンバータ１０２、アップコンバータ１０３、増幅器１０４、フィルタ１０５、ダウンコンバータ１０６、ＡＤ（Analogue  Digital）コンバータ１０７、ＣＰＵ（Central  Processing  Unit）１０８及びメモリ１０９を有する。
【００１７】
ＦＰＧＡ１０１は、ＣＰＲＩのインタフェースを備え、ＲＥＣ装置１０から送信された複数のベースバンド信号（以下「ＢＢ信号」と略記する）＃１〜＃Ｎ（Ｎは２以上の整数）及びキャリア設定情報を受信する。そして、ＦＰＧＡ１０１は、ＣＰＵ１０８による設定に従って、ＢＢ信号＃１〜＃Ｎをクリッピングしてそれぞれ異なるキャリアに対応する周波数帯に配置し、プリディストーション方式の歪み補償を実行する。ＦＰＧＡ１０１は、歪み補償によって得られるプリディストーション信号をＤＡコンバータ１０２へ出力する。ＦＰＧＡ１０１の構成については、後に詳述する。
【００１８】
ＤＡコンバータ１０２は、ＦＰＧＡ１０１から出力されるプリディストーション信号をＤＡ変換し、得られたアナログ信号をアップコンバータ１０３へ出力する。このアナログ信号の異なる周波数帯には、それぞれＢＢ信号＃１〜＃Ｎが配置されている。
【００１９】
アップコンバータ１０３は、ＤＡコンバータ１０２から出力されるアナログ信号を無線周波数にアップコンバートし、ＢＢ信号＃１〜＃Ｎがそれぞれ異なるキャリアに配置された無線信号を生成する。そして、アップコンバータ１０３は、生成した無線信号を増幅器１０４へ出力する。
【００２０】
増幅器１０４は、アップコンバータ１０３から出力される無線信号を増幅する。このとき、増幅器１０４は、ＣＰＵ１０８によって設定されるゲート電圧及びドレイン電圧に応じた電力を消費して、無線信号の増幅を実行する。そして、増幅器１０４は、増幅後の信号をフィルタ１０５へ出力するとともに、フィードバック信号としてダウンコンバータ１０６へフィードバックする。
【００２１】
フィルタ１０５は、増幅器１０４における増幅後の信号の送信帯域外の成分を減衰させ、得られた送信信号をアンテナを介して無線送信する。
【００２２】
ダウンコンバータ１０６は、増幅器１０４からフィードバックされるフィードバック信号をベースバンド周波数にダウンコンバートする。そして、ダウンコンバータ１０６は、ダウンコンバートされたフィードバック信号をＡＤコンバータ１０７へ出力する。
【００２３】
ＡＤコンバータ１０７は、ダウンコンバータ１０６から出力されるフィードバック信号をＡＤ変換し、得られたディジタルのフィードバック信号をＦＰＧＡ１０１へ出力する。このフィードバック信号は、ＦＰＧＡ１０１によってプリディストーション方式の歪み補償に用いられる。
【００２４】
ＣＰＵ１０８は、ＦＰＧＡ１０１によって受信されたキャリア設定情報を取得し、ＢＢ信号＃１〜＃Ｎを伝送するキャリアの帯域に応じたクリッピングの閾値設定及び増幅器１０４における電圧設定をメモリ１０９から読み出す。すなわち、ＣＰＵ１０８は、ＢＢ信号＃１〜＃Ｎを伝送するキャリアが占有する占有帯域幅と、占有帯域幅において実際にキャリアとして使用される使用帯域幅とに対応するクリッピングの閾値と、増幅器１０４のゲート電圧及びドレイン電圧とを取得する。そして、ＣＰＵ１０８は、取得したクリッピングの閾値をＦＰＧＡ１０１に設定するとともに、取得したゲート電圧及びドレイン電圧を増幅器１０４に設定する。
【００２５】
メモリ１０９は、占有帯域幅及び使用帯域幅に対応付けてＦＰＧＡ１０１におけるクリッピングの閾値を記憶するクリッピング閾値設定テーブルと、占有帯域幅及び使用帯域幅に対応付けて増幅器１０４のゲート電圧及びドレイン電圧を記憶する電圧設定テーブルとを保持する。
【００２６】
ここで、クリッピング閾値設定テーブルは、占有帯域幅が大きいほど大きいクリッピング閾値を記憶している。これは、信号が広帯域となって占有帯域幅が大きくなるほど、この信号のピーク電力が大きくなる傾向があることから、占有帯域幅が大きい場合のクリッピング閾値を大きくすることで、クリッピングにより失われる情報を削減しＥＶＭの劣化を抑制するためである。また、占有帯域幅が小さい場合のクリッピング閾値を小さくすることで、増幅器１０４へ入力される無線信号の電力を小さくすることができる。結果として、増幅器１０４は、比較的小さい消費電力でも無線信号を線形増幅することができ、非線形歪みを小さくすることができる。
【００２７】
また、電圧設定テーブルは、占有帯域幅が小さく使用帯域幅が大きいほど増幅器１０４の消費電力を小さくするゲート電圧及びドレイン電圧を記憶している。具体的には、占有帯域幅が小さいほど増幅器１０４のゲートバイアス電流及びドレイン電流を小さくし、使用帯域幅が大きいほど増幅器１０４のゲートバイアス電流及びドレイン電流を小さくするゲート電圧及びドレイン電圧を記憶している。占有帯域幅が小さいほど増幅器１０４の消費電力を小さくするのは、占有帯域幅が小さくピーク電力が小さければ、増幅器１０４は、比較的小さい消費電力でも無線信号を線形増幅できるからである。また、使用帯域幅が大きいほど増幅器１０４の消費電力を小さくするのは、アンテナから送信される送信信号の電力が一定である条件下では、使用帯域幅が大きいほど周波数当たりの電力が小さくなり、増幅器１０４が消費する電力も小さくて済むからである。
【００２８】
図３は、実施の形態１に係るＦＰＧＡ１０１の構成を示すブロック図である。図３に示すＦＰＧＡ１０１は、ＣＰＲＩインタフェース２０１、クリッピング部２０２、フィルタ２０３、ＮＣＯ（Numerically  Controlled  Oscillator）２０４、合成部２０５及び歪み補償部２０６を有する。このうち、クリッピング部２０２、フィルタ２０３及びＮＣＯ２０４は、ＢＢ信号＃１〜＃Ｎに対応してＮ個ずつ設けられる。
【００２９】
ＣＰＲＩインタフェース２０１は、ＢＢ信号＃１〜＃Ｎ及びキャリア設定情報をＲＥＣ装置１０から受信する。そして、ＣＰＲＩインタフェース２０１は、ＢＢ信号＃１〜＃Ｎをそれぞれ対応するクリッピング部２０２へ出力する。また、ＣＰＲＩインタフェース２０１は、キャリア設定情報をＣＰＵ１０８へ出力する。
【００３０】
クリッピング部２０２は、それぞれ入力されたＢＢ信号＃１〜＃Ｎをクリッピングする。具体的には、クリッピング部２０２は、ＢＢ信号＃１〜＃Ｎの合計電力がクリッピング閾値を超えないように、それぞれ入力されたＢＢ信号＃１〜＃Ｎに電力を抑圧する抑圧係数を乗算する。抑圧係数としては、例えばクリッピング閾値と各サンプルの電力との比（クリッピング閾値／サンプルの電力）を用いることができる。クリッピング部２０２によるクリッピングについては、後に詳述する。
【００３１】
フィルタ２０３は、クリッピング部２０２によるクリッピングによってＢＢ信号＃１〜＃Ｎに生じた不要帯域成分を減衰させる。
【００３２】
ＮＣＯ２０４は、それぞれ入力されたＢＢ信号＃１〜＃Ｎを、それぞれのＢＢ信号が伝送されるキャリアに対応する周波数帯へ周波数変換する。すなわち、ＮＣＯ２０４は、ＢＢ信号＃１〜＃Ｎを互いに異なる周波数帯へ周波数変換する。
【００３３】
合成部２０５は、ＮＣＯ２０４による周波数変換後のＢＢ信号＃１〜＃Ｎを合成する。合成部２０５から出力される合成信号においては、ＢＢ信号＃１〜＃Ｎがそれぞれのキャリアに対応する周波数帯に配置されている。
【００３４】
歪み補償部２０６は、ＡＤコンバータ１０７から出力されるフィードバック信号（図中「ＦＢ信号」と略記する）を用いて、合成部２０５から出力される合成信号を歪み補償する。具体的には、歪み補償部２０６は、合成信号とこの合成信号に対応するＦＢ信号との誤差を小さくする歪み補償係数を合成信号に乗算する。すなわち、歪み補償部２０６は、増幅器１０４において発生する非線形歪みの逆特性の歪みをあらかじめ合成信号に付与し、得られたプリディストーション信号（図中「ＰＤ信号」と略記する）を出力する。
【００３５】
図４は、実施の形態１に係るクリッピング部の構成を示すブロック図である。図４においては、クリッピング部２０２とその周辺の回路とを含むクリッピング部を示している。すなわち、図４に示すクリッピング部は、ＢＢ信号＃１〜＃Ｎに対応するＮ個のクリッピング部２０２の他に、電力演算部３０３、比較部３０４及び抑圧係数算出部３０５を有する。また、それぞれのクリッピング部２０２は、遅延部３０１及び乗算部３０２を有する。
【００３６】
遅延部３０１は、それぞれ入力されたＢＢ信号＃１〜＃Ｎのサンプルを、電力演算部３０３、比較部３０４及び抑圧係数算出部３０５における処理時間だけ遅延させる。
【００３７】
乗算部３０２は、遅延部３０１によって遅延したＢＢ信号＃１〜＃Ｎのサンプルに対して、抑圧係数算出部３０５によって算出された抑圧係数を乗算する。
【００３８】
電力演算部３０３は、各クリッピング部２０２に入力されるＢＢ信号＃１〜＃Ｎのサンプルの合計電力を演算する。
【００３９】
比較部３０４は、電力演算部３０３によって演算された合計電力とＣＰＵ１０８によって設定されたクリッピング閾値とを比較する。ここで、ＣＰＵ１０８によって設定されたクリッピング閾値は、ＢＢ信号＃１〜＃Ｎを伝送するキャリアの占有帯域幅に対応している。したがって、キャリアの占有帯域幅が大きいほど大きいクリッピング閾値が比較部３０４に設定されている。比較部３０４は、比較の結果、合計電力がクリッピング閾値より大きい場合には、その旨を抑圧係数算出部３０５へ通知する。
【００４０】
抑圧係数算出部３０５は、ＢＢ信号＃１〜＃Ｎのサンプルの合計電力がクリッピング閾値より大きいことが比較部３０４から通知されると、各サンプルの電力を抑圧する抑圧係数を算出する。すなわち、抑圧係数算出部３０５は、合計電力をクリッピング閾値以下とするサンプルごとの抑圧係数を算出する。そして、抑圧係数算出部３０５は、各サンプルについて算出された抑圧係数をそれぞれ対応するクリッピング部２０２の乗算部３０２へ出力する。
【００４１】
次いで、上記のように構成されたＲＥ装置１００におけるクリッピング閾値及び増幅器１０４の電圧の設定処理について、図５に示すフロー図を参照して具体的に例を挙げながら説明する。図５は、主にＣＰＵ１０８によって実行される設定処理を示すフロー図である。
【００４２】
ＲＥＣ装置１０から送信されたＢＢ信号＃１〜＃Ｎ及びキャリア設定情報は、ＦＰＧＡ１０１のＣＰＲＩインタフェース２０１によって受信され、ＢＢ信号＃１〜＃Ｎは、それぞれ対応するクリッピング部２０２へ入力される。また、キャリア設定情報は、ＣＰＵ１０８によって取得される（ステップＳ１０１）。
【００４３】
キャリア設定情報が取得されると、ＣＰＵ１０８によって、ＢＢ信号＃１〜＃Ｎを伝送するキャリアの占有帯域幅及び使用帯域幅が算出される（ステップＳ１０２）。具体的には、占有帯域幅は、周波数が最小のキャリアの中心周波数と周波数が最大のキャリアの中心周波数との差として算出される。また、使用帯域幅は、各キャリアの帯域幅の合計の帯域幅として算出される。
【００４４】
すなわち、例えば図６の上段に示すキャリア配置の場合は、周波数が最小のキャリア４０１の中心周波数と周波数が最大のキャリア４０２の中心周波数との差ＷAが占有帯域幅として算出される。また、例えば図６の下段に示すキャリア配置の場合も、周波数が最小のキャリア４０３の中心周波数と周波数が最大のキャリア４０５の中心周波数との差ＷAが占有帯域幅として算出される。信号のピーク電力は占有帯域幅に依存するため、図６の上段及び下段に示すキャリア配置の信号は、キャリアの数が異なっていてもほぼ等しいピーク電力を有する。
【００４５】
一方、キャリア４０１〜４０５の帯域幅がいずれもＷCである場合、図６の上段に示すキャリア配置の使用帯域幅は、２つのキャリア４０１、４０２の合計の帯域幅である２ＷCとして算出される。また、図６の下段に示すキャリア配置の使用帯域幅は、３つのキャリア４０３〜４０５の合計の帯域幅である３ＷCとして算出される。このように、キャリア設定情報が示すキャリア配置によっては、占有帯域幅が等しくても、使用帯域幅が異なることがある。本実施の形態においては、多くのキャリア配置それぞれについて個別にクリッピング閾値及び増幅器１０４の電圧を設定するのではなく、占有帯域幅及び使用帯域幅に着目して設定が行われる。このため、少ないパラメータを用いた簡易な処理で効率的にクリッピング閾値及び増幅器１０４の電圧を設定することができる。
【００４６】
このような占有帯域幅及び使用帯域幅が算出されると、ＣＰＵ１０８によってメモリ１０９が参照され、占有帯域幅及び使用帯域幅に対応するクリッピング閾値及び増幅器１０４の電圧の設定値が読み出される（ステップＳ１０３）。すなわち、ＣＰＵ１０８によって、メモリ１０９に保持されたクリッピング閾値設定テーブルからクリッピング閾値が読み出され、電圧設定テーブルから増幅器１０４のゲート電圧及びドレイン電圧が読み出される。
【００４７】
図７は、クリッピング閾値設定テーブルの具体例を示す図である。図７に示すように、クリッピング閾値設定テーブルは、占有帯域幅が大きいほど大きいクリッピング閾値を記憶している。例えば占有帯域幅が０ＭＨｚから１０ＭＨｚの間の場合には、クリッピング閾値が６．５ｄＢであるのに対し、占有帯域幅が９０ＭＨｚから１００ＭＨｚの間の場合には、クリッピング閾値が７．４ｄＢである。したがって、占有帯域幅が大きくピーク電力が大きい信号に対しては、クリッピング閾値が大きいことから、クリッピングによって失われる情報量を削減し、ＥＶＭの劣化を抑制することができる。これに対して、占有帯域幅が小さくピーク電力が小さい信号に対しては、クリッピング閾値が小さいことから、クリッピング後の信号の電力も小さくなる。この結果、増幅器１０４へ入力される無線信号の電力も小さくなり、増幅器１０４の消費電力を増大させることなく所定の歪み特性を達成することができる。
【００４８】
また、図８は、電圧設定テーブルの具体例を示す図である。図８において、電圧値Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの順で増幅器１０４の消費電力が大きくなる。換言すれば、電圧値Ａでは増幅器１０４の消費電力が最も小さく、電圧値Ｆでは増幅器１０４の消費電力が最も大きい。図８に示すように、電圧設定テーブルは、占有帯域幅が小さいほど増幅器１０４の消費電力を小さくする電圧値を記憶しており、同じ占有帯域幅でも使用帯域幅が大きいほど増幅器１０４の消費電力を小さくする電圧値を記憶している。なお、図８に示す電圧設定テーブルは、増幅器１０４のゲート電圧及びドレイン電圧のいずれか一方に関するテーブルであり、メモリ１０９は、ゲート電圧及びドレイン電圧の双方に対応する２つの電圧設定テーブルを保持していても良い。
【００４９】
このように、電圧設定テーブルは、占有帯域幅が小さいほど増幅器１０４の消費電力を小さくする電圧値を記憶しているため、占有帯域幅が小さくピーク電力が小さい場合には、増幅器１０４の消費電力を小さくすることができる。また、電圧設定テーブルは、使用帯域幅が大きいほど増幅器１０４の消費電力を小さくする電圧値を記憶しているため、周波数当たりの増幅に必要な電力が小さい場合には、増幅器１０４の消費電力を小さくすることができる。すなわち、増幅器１０４の消費電力を小さくしても十分な歪み特性が得られる場合には、消費電力を小さくする電圧値を増幅器１０４に設定することができる。
【００５０】
図５に戻って、クリッピング閾値及び増幅器１０４の電圧設定が読み出されると、ＣＰＵ１０８によって、ＦＰＧＡ１０１のクリッピング部にクリッピング閾値が設定される（ステップＳ１０４）。具体的には、電力演算部３０３によって演算されたＢＢ信号＃１〜＃Ｎのサンプルの合計電力と比較されるクリッピング閾値が比較部３０４に設定される。このようにクリッピング閾値が設定されることにより、合計電力がクリッピング閾値を超える場合には、合計電力をクリッピング閾値以下とする抑圧係数を各サンプルに乗算するクリッピングが実行される。
【００５１】
また、ＣＰＵ１０８によって、増幅器１０４の電圧が設定される（ステップＳ１０５）。ここでの設定は、増幅器１０４のゲート電圧及びドレイン電圧の双方の設定であっても良く、いずれか一方の設定であっても良い。増幅器１０４の電圧が占有帯域幅及び使用帯域幅に応じた電圧値に設定されるため、増幅器１０４が無駄に電力を消費することがなく、ＲＥ装置１００の消費電力の増大を抑制することができる。
【００５２】
以上のように、本実施の形態によれば、キャリア設定情報に基づいてベースバンド信号を伝送するキャリアの占有帯域幅及び使用帯域幅を算出し、占有帯域幅及び使用帯域幅に対応するクリッピング閾値と増幅器の電圧とを設定する。このため、送信信号のキャリア配置に応じて増幅器の消費電力を適切に調整することができ、消費電力の増大を抑制することができる。
【００５３】
なお、上記実施の形態１においては、ＢＢ信号＃１〜＃Ｎそれぞれをクリッピングするものとしたが、ＢＢ信号＃１〜＃Ｎを合成して得られる合成信号をクリッピングすることも可能である。図９は、合成信号をクリッピングする場合のＦＰＧＡ１０１の構成を示すブロック図である。図９において、図３と同じ部分には同じ符号を付し、その説明を省略する。図９に示すＦＰＧＡ１０１は、図３に示すＦＰＧＡ１０１のクリッピング部２０２及びフィルタ２０３に代えて、フィルタ２５１、クリッピング部２５２及びフィルタ２５３を有する。このうち、フィルタ２５１は、ＢＢ信号＃１〜＃Ｎに対応してＮ個設けられる。
【００５４】
フィルタ２５１は、ＣＰＲＩインタフェース２０１によって受信されたＢＢ信号＃１〜＃Ｎそれぞれの不要帯域成分を減衰させる。
【００５５】
クリッピング部２５２は、合成部２０５から出力される合成信号をクリッピングする。具体的には、クリッピング部２５２は、合成信号の電力がクリッピング閾値を超えないように、合成信号に抑圧係数を乗算する。このとき、クリッピング部２５２は、ＣＰＵ１０８によって設定されるクリッピング閾値と合成信号のサンプルの電力とを比較し、クリッピング閾値よりも大きい電力を有するサンプルに対して抑圧係数を乗算する。抑圧係数としては、例えばクリッピング閾値と各サンプルの電力との比（クリッピング閾値／サンプルの電力）を用いることができる。
【００５６】
フィルタ２５３は、クリッピング部２５２によるクリッピングによって合成信号に生じた不要帯域成分を減衰させる。
【００５７】
このように、合成信号に対してクリッピングをする場合には、ＣＰＵ１０８は、クリッピング部２５２に対して占有帯域幅に応じたクリッピング閾値を設定する。これにより、占有帯域幅が小さくピーク電力が小さい信号に対しては、クリッピング閾値を小さくして、増幅器１０４へ入力される無線信号の電力を小さくすることができる。結果として、増幅器１０４の消費電力を増大させることなく所定の歪み特性を達成することができる。
【００５８】
また、ＢＢ信号＃１〜＃Ｎに対してクリッピングをするとともに、合成信号に対してもクリッピングをすることも可能である。図１０は、ＢＢ信号＃１〜＃Ｎ及び合成信号の双方をクリッピングする場合のＦＰＧＡ１０１の構成を示すブロック図である。図１０において、図３及び図９と同じ部分には同じ符号を付し、その説明を省略する。図１０に示すＦＰＧＡ１０１は、図３に示すＦＰＧＡ１０１に、図９に示すクリッピング部２５２を追加した構成を採る。
【００５９】
このような構成を採る理由は、以下のようなものである。すなわち、クリッピング部２０２によってＢＢ信号＃１〜＃Ｎそれぞれのクリッピングが実行されると、ＢＢ信号＃１〜＃Ｎの合計電力はクリッピング閾値以下となる。しかしながら、その後、ＢＢ信号＃１〜＃Ｎがフィルタ２０３を通過することによって、ＢＢ信号＃１〜＃Ｎの波形が変化し、ＢＢ信号＃１〜＃Ｎの合計電力がクリッピング閾値より大きくなることがある。このため、図１０に示す構成では、ＢＢ信号＃１〜＃Ｎが合成部２０５によって合成された後、クリッピング部２５２によって合成信号のクリッピングが実行される。これにより、合成信号の電力が確実にクリッピング閾値以下となり、増幅器１０４へ入力される無線信号の電力を小さくすることができる。なお、図１０に示す構成では、クリッピング部２５２において抑圧される電力が比較的小さいため、クリッピング部２５２の後段にフィルタが設けられていない。
【００６０】
（実施の形態２）
実施の形態２の特徴は、増幅器のゲート電圧及びドレイン電圧を一定にする一方で、クリッピング閾値を変化させ、増幅器の消費電力を固定したまま歪み特性の改善を図る点である。
【００６１】
実施の形態２に係る無線通信システム及びＲＥ装置の構成は、実施の形態１（図１〜４）と同様であるため、その説明を省略する。実施の形態２のＲＥ装置が有するメモリには、実施の形態１と同様に、クリッピング閾値設定テーブルと電圧設定テーブルが保持されている。このうち、クリッピング閾値設定テーブルは、実施の形態１と同様に、占有帯域幅が大きいほど大きいクリッピング閾値を記憶している。一方、電圧設定テーブルは、例えば図１１に示すように、すべての占有帯域幅及び使用帯域幅に対応付けて、同一の電圧値Ｆを記憶している。すなわち、実施の形態２においては、占有帯域幅及び使用帯域幅に対応付けて固定の電圧値Ｆが記憶されている。この電圧値Ｆは、図８に示す電圧値Ｆに対応しており、占有帯域幅が大きく使用帯域幅が小さい最悪の条件においても、最低限の歪み特性を得ることができる増幅器のゲート電圧及びドレイン電圧である。
【００６２】
実施の形態２においては、増幅器の電圧が一定である一方で、キャリア設定情報に基づいて、占有帯域幅に応じたクリッピング閾値が設定される。このため、占有帯域幅が大きくピーク電力が大きい信号は、比較的大きいクリッピング閾値が用いられてクリッピングされ、占有帯域幅が小さくピーク電力が小さい信号は、比較的小さいクリッピング閾値が用いられてクリッピングされる。このとき、クリッピングの抑圧係数としては、例えばクリッピング閾値と各サンプルの電力との比（クリッピング閾値／サンプルの電力）を用いることができる。占有帯域幅に応じたクリッピングの結果、ピーク電力が小さい信号については、ＥＶＭを一定に保ったまま、増幅器へ入力される無線信号の電力を小さくすることができる。したがって、無線信号がより線形に増幅され、歪み特性を改善することができる。
【００６３】
具体的に例を挙げると、図１２に示すように、増幅器の入出力特性は、入力電力及び出力電力が比較的小さい範囲では、無線信号を線形に増幅するのに対し、入力電力及び出力電力が比較的大きい範囲では、無線信号を非線形に増幅することを示す。このため、ピーク電力が大きくクリッピング閾値も大きい場合には、増幅器へ入力される無線信号の電力が例えばＰ1となることがあり、この無線信号は非線形に増幅される。結果として、増幅器において非線形歪みが発生し、良好な歪み特性は得られない。
【００６４】
これに対して、占有帯域幅に応じたクリッピング閾値が設定されることにより、クリッピング閾値が小さい場合には、増幅器へ入力される無線信号の電力を例えばＰ2とすることができ、この無線信号をより線形に増幅することが可能となる。結果として、無線信号の電力がＰ1である場合よりも歪み特性を改善することができる。
【００６５】
以上のように、本実施の形態によれば、増幅器の電圧を固定する一方で、占有帯域幅に対応するクリッピング閾値を設定する。このため、占有帯域幅が小さくピーク電力が小さい信号は、比較的小さいクリッピング閾値が用いられてクリッピングされ、増幅器へ入力される無線信号の電力を小さくすることができる。したがって、増幅器の消費電力を増大させることなく歪み特性を改善することができる。
【００６６】
なお、上記各実施の形態においては、ＣＰＲＩインタフェースによって接続されたＲＥＣ装置１０及びＲＥ装置１００を有する無線通信システムを例に挙げて説明したが、本発明はその他の無線通信システムに適用することも可能である。すなわち、複数のキャリアによって信号を伝送する無線装置であって、キャリア配置が変更される無線通信システムにおいて用いられる無線装置であれば、本発明を適用することが可能である。
【符号の説明】
【００６７】
１０１  ＦＰＧＡ
１０２  ＤＡコンバータ
１０３  アップコンバータ
１０４  増幅器
１０５、２０３、２５１、２５３  フィルタ
１０６  ダウンコンバータ
１０７  ＡＤコンバータ
１０８  ＣＰＵ
１０９  メモリ
２０１  ＣＰＲＩインタフェース
２０２、２５２  クリッピング部
２０４  ＮＣＯ
２０５  合成部
２０６  歪み補償部
３０１  遅延部
３０２  乗算部
３０３  電力演算部
３０４  比較部
３０５  抑圧係数算出部
【図１】
2017011390.tif 000003
【図２】
2017011390.tif 000004
【図３】
2017011390.tif 000005
【図４】
2017011390.tif 000006
【図５】
2017011390.tif 000007
【図６】
2017011390.tif 000008
【図７】
2017011390.tif 000009
【図８】
2017011390.tif 000010
【図９】
2017011390.tif 000011
【図１０】
2017011390.tif 000012
【図１１】
2017011390.tif 000013
【図１２】
2017011390.tif 000014