(57)【要約】【課題】データ通信における伝送品質の劣化を軽減するクロック再生回路、光モジュール及びクロック再生方法を提供する。【解決手段】ＶＣＯ１０５は、クロック信号を発生する。位相周波数比較部１０６は、ＶＣＯ１０５により発生されたクロック信号と入力信号との位相及び周波数とを比較する。チャージポンプ１０７は、位相周波数比較部１０６の出力を基にＶＣＯ１０５の制御電圧を調整する。同符号検出部１１０は、入力信号の立上りのタイミングを第１時間遅延させた第１信号を生成し、入力信号の立下りのタイミングを第２時間遅延させた第２信号を生成し、第１信号及び第２信号を基に入力信号における同符号の連続を検出し、同符号が所定以上連続する場合、チャージポンプ１０７による制御電圧の調整を停止させる。【選択図】図３
2017073700.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号を発生する電圧制御発振器と、
前記電圧制御発振器により発生された前記クロック信号と入力信号との位相及び周波数を比較する位相周波数比較部と、
前記位相周波数比較部の出力を基に前記電圧制御発振器の制御電圧を調整する電圧調整部と、
前記入力信号の立上りのタイミングを第１時間遅延させた第１信号を生成する第１信号生成部と、
前記入力信号の立下りのタイミングを第２時間遅延させた第２信号を生成する第２信号生成部と、
前記第１信号及び前記第２信号を基に前記入力信号における同符号の連続を検出し、同符号が所定以上連続した場合、前記電圧調整部による前記制御電圧の調整を停止させる制御部と
を備えたことを特徴とするクロック再生回路。
【請求項２】
前記制御部は、前記第１信号と、前記第２信号を反転させた信号との論理和により、前記入力信号における同符号の連続を検出することを特徴とする請求項１に記載のクロック再生回路。
【請求項３】
前記第１信号生成部は、前記入力信号がＨｉｇｈの場合、自己が有する第１キャパシタンスを低速に充電あるいは放電しつつ信号を出力し、前記入力信号がＬｏｗの場合、前記第１キャパシタンスに蓄えられた電荷を高速に放電あるいは充電して電圧を出力しつつ信号を出力することで前記第１信号を生成することを特徴とする請求項１又は２に記載のクロック再生回路。
【請求項４】
前記第２信号生成部は、前記入力信号がＨｉｇｈの場合、自己が有する第２キャパシタンスを高速に充電あるいは放電しつつ信号を出力し、前記入力信号がＬｏｗの場合、前記第２キャパシタンスに蓄えられた電荷を低速に放電あるいは充電しつつ信号を出力することで前記第２信号を生成することを特徴とする請求項１〜３のいずれか一つに記載のクロック再生回路。
【請求項５】
前記第１信号生成部は、前記第１時間が可変であることを特徴とする請求項１〜４のいずれか一つに記載のクロック再生回路。
【請求項６】
前記第２信号生成部は、前記第２時間が可変であることを特徴とする請求項１〜５のいずれか一つに記載のクロック再生回路。
【請求項７】
前記第１信号生成部は、前記第１キャパシタンスの充放電の電流量を第１所定値に調整する第１電流源を有し、前記第１所定値が変更されることで前記第１時間が変化することを特徴とする請求項３に記載のクロック再生回路。
【請求項８】
前記第２調整部は、前記第２キャパシタンスの充放電の電流量を第２所定値に調整する第２電流源を有し、前記第２所定値が変更されることで前記第２時間が変化することを特徴とする請求項４に記載のクロック再生回路。
【請求項９】
光信号の入力を受け、前記光信号を電流変換し入力信号を生成する受光素子と、
クロック信号を発生する電圧制御発振器と、
前記電圧制御発振器により発生された前記クロック信号と入力信号との位相及び周波数とを比較する位相周波数比較部と、
前記位相周波数比較部の出力を基に前記電圧制御発振器の制御電圧を調整する電圧調整部と、
前記入力信号の立上りのタイミングを第１時間遅延させた第１信号を生成する第１信号生成部と、
前記入力信号の立下りのタイミングを第２時間遅延させた第２信号を生成する第２信号生成部と、
前記第１信号及び前記第２信号を基に前記入力信号における同符号の連続を検出し、同符号が所定以上連続した場合、前記電圧調整部による前記制御電圧の調整を停止させる制御部と、
前記電圧制御発振器が発した前記クロック信号を基に前記入力信号の識別を行い識別信号を生成する識別部と、
前記識別信号を出力する出力部と
を備えたことを特徴とする光モジュール。
【請求項１０】
電圧制御発振器により発生されたクロック信号と入力信号との位相及び周波数の比較を行い、
比較結果を基に前記電圧制御発振器の制御電圧を調整し、
前記入力信号の立上りのタイミングを第１時間遅延させた第１信号を生成し、
前記入力信号の立下りのタイミングを第２時間遅延させた第２信号を生成し、
前記第１信号及び前記第２信号を基に前記入力信号における同符号の連続を検出し、
同符号が所定以上連続した場合、前記電圧制御発振器の前記制御電圧の調整を停止し、
前記制御電圧を基に前記電圧制御発振器によりクロック信号を発生させる
ことを特徴とするクロック再生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック再生回路、光モジュール及びクロック再生方法に関する。
【背景技術】
【０００２】
近年、ハイエンド・サーバやスーパーコンピュータなどにおける情報処理装置間での信号伝送の速度向上および大容量化に伴い、電気信号伝送の限界を打破すべく、近距離や中距離のＣＰＵ間信号伝送に高速光伝送の技術を用いる、光インタコネクトが検討されている。光インタコネクトでは、電気信号を光信号に変換する光モジュールなどを備え、たとえばアレイ光ファイバ等の伝送路を介して、送信側および受信側の光伝送装置間で光信号によりデータを伝送する。信号速度としては、情報処理装置間の広帯域信号伝送に応えるため、たとえば２５Ｇｂ／ｓの、高速データ通信が必要となる。
【０００３】
デジタル信号を確実に送受信するために、受信側の情報処理装置には、各データビットを正しいタイミングで判定することが求められる。そのため、受信側の情報処理装置は、データを読み取るタイミングを決定するためのタイミング情報を用いて、データの判定行う。このタイミング情報を取得する簡単な手段として、送信側の情報処理装置が、データ信号と並列にクロック信号を伝送する方法がある。
【０００４】
これに対して、近年、光インタコネクトなどの高速データ通信では、伝送遅延のため並列伝送したクロックのタイミングをデータと合わせることが困難であることから、データ信号と並列にクロック信号を伝送することは行わず、データ信号にクロック情報を埋め込み、受信側の情報処理装置にてクロックを再生する方法を採る場合が多い。クロックの再生は、受信側の情報処理装置のクロック再生回路が行う。
【０００５】
クロック再生回路には、位相同期ループ（ＰＬＬ：Phase  Locked  Loop）回路などが用いられ、位相同期ループ回路は、位相/周波数比較器、ループフィルタ及び電圧制御発振器（ＶＣＯ：Voltage  Controlled  Oscillator）などで構成されている。この  位相同期ループ回路を使って、受信したデータ信号の立上りと立下りであるデータエッジで、内部の基準クロック信号の位相と比較して、クロック用ＶＣＯの制御電圧を調整することでクロック信号を再生する。
【０００６】
なお、データ信号のデータエッジを検出するため、基準パルスの立上り時と立下り時に、所定時間遅延させたエッジパルスを発生させる従来技術がある。また、ＮＯＲ回路又はＮＡＮＤ回路とインバータ回路とによりエッジ検出を行う従来技術がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭５７−２１０７１８号公報
【特許文献２】実開昭６１−１３１１３０号公報
【特許文献３】特開平６−１２５２５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
このような位相同期ループ回路を用いたクロック再生回路では、データエッジが無ければ、その時点での位相比較は行われず、クロック信号の調整が行われない。そのため、データ信号として長時間同符号が続いた場合、クロック用ＶＣＯの制御電圧が変動し、クロック信号の位相ずれ、すなわちジッタが発生してしまう。これにより、各データを正しいタイミングで判定することができず、符号誤りなどが発生し、伝送品質の劣化を招くおそれがある。
【０００９】
そこで、入力データ信号における同符号の連続を検出し、同符号連続の間に位相同期ループを停止することで、伝送品質劣化を軽減することが考えられる。
【００１０】
しかしながら、エッジパルスに所定の遅延を与える従来技術やＮＯＲ回路又はＮＡＮＤ回路とインバータ回路を用いる従来技術はいずれも、同符号が連続することの検出は行っていない。そのため、データ信号で同符号が連続する場合の伝送品質劣化を軽減することは困難である。
【００１１】
開示の技術は、上記に鑑みてなされたものであって、データ通信における伝送品質の劣化を軽減するクロック再生回路、光モジュール及びクロック再生方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本願の開示するクロック再生回路、光モジュール及びクロック再生方法は、一つの態様において、電圧制御発振器は、クロック信号を発生する。位相周波数比較部は、前記電圧制御発振器により発生された前記クロック信号と入力信号との位相及び周波数を比較する。電圧調整部は、前記位相周波数比較部の出力を基に前記電圧制御発振器の制御電圧を調整する。第１信号生成部は、前記入力信号の立上りのタイミングを第１時間遅延させた第１信号を生成する。第２信号生成部は、前記入力信号の立下りのタイミングを第２時間遅延させた第２信号を生成する。制御部は、前記第１信号及び前記第２信号を基に前記入力信号における同符号の連続を検出し、同符号が所定以上連続した場合、前記電圧調整部による前記制御電圧の調整を停止させる。
【発明の効果】
【００１３】
本願の開示するクロック再生回路、光モジュール及びクロック再生方法の一つの態様によれば、データ通信における伝送品質の劣化を軽減することができるという効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】図１は、光モジュールを用いた情報システムのシステム構成の一例の図である。
【図２】図２は、送信側光モジュールのブロック図である。
【図３】図３は、受信側光モジュールのブロック図である。
【図４】図４は、同符号検出部のブロック図である。
【図５】図５は、同符号検出信号の生成を説明するための図である。
【図６】図６は、立上り遅延信号生成部の一例を表す回路図である。
【図７】図７は、立上り遅延信号の生成を説明するための図である。
【図８】図８は、立下り遅延信号生成部の一例を表す回路図である。
【図９】図９は、立下り遅延信号の生成を説明するための図である。
【図１０】図１０は、クロック再回路によるクロックの再生処理のフローチャートである。
【図１１】図１１は、光モジュールによる信号受信処理のフローチャートである。
【図１２】図１２は、光モジュールによる信号送信処理のフローチャートである。
【図１３】図１３は、「第１信号生成部」及び「第２信号生成部」として、ともに立下り遅延回路を用いた場合のブロック図である。
【図１４】図１４は、図１３に示す同符号検出部を用いた場合のクロック再生回路による、同符号検出信号生成のシミュレーション結果を表す図である。
【図１５】図１５は、遅延時間を変更した場合の同符号検出信号生成のシミュレーション結果を表す図である。
【図１６】図１６は、「第１信号生成部」及び「第２信号生成部」として、ともに立上り遅延回路を用いた場合のブロック図である。
【図１７】図１７は、立上り遅延回路を用いた場合のクロック再生回路による、同符号検出信号生成のシミュレーション結果を表す図である。
【発明を実施するための形態】
【００１５】
以下に、本願の開示するクロック再生回路、光モジュール及びクロック再生方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示するクロック再生回路、光モジュール及びクロック再生方法が限定されるものではない。
【実施例１】
【００１６】
図１は、光モジュールを用いた情報システムのシステム構成の一例の図である。図１に示すように、光モジュール１４は、例えば、サーバなどの情報処理装置１の間の通信に用いられる。情報処理装置１は、光モジュール１４同士が光ファイバなどの光通信用のケーブルを用いて接続されている。
【００１７】
情報処理装置１に搭載されたＣＰＵ１１は、メモリ１２及びＨＤＤ１３などを用いて演算処理を行う。そして、ＣＰＵ１１は、光モジュール１４を介して他の情報処理装置１との間で通信を行う。光モジュール１４は、例えばイーサネット（登録商標）等を用いて通信を行う。
【００１８】
具体的には、ＣＰＵ１１は、光モジュール１４に対して、他の情報処理装置１へ伝送するデータ信号を送信する。この時、ＣＰＵ１１は、クロック信号をデータ信号に埋め込む。そして、光モジュール１４は、ＣＰＵ１１から受信したデータ信号を電気信号から光信号へ変換する。そして、光モジュール１４は、光信号に変更したデータ信号を他の情報処理装置１の光モジュール１４へ出力する。
【００１９】
また、光モジュール１４は、他の情報処理装置１の光モジュール１４から光信号を受信した場合、受信したデータ信号を電気信号に変換する。そして、本実施例に係る光モジュール１４は、光信号から電気信号に変換し、電気データ信号からクロックを再生する。その後、光モジュール１４は、再生したクロックを用いて、受信したデータ信号を判定する。そして、光モジュール１４は、判定したデータ信号をＣＰＵ１１へ送信する。
【００２０】
ここでは、情報処理装置１としてサーバなどを例に説明したが、情報処理装置１はデータ信号の送受信を行う機器であれば他の機器でもよく、例えば、ストレージなどでもよい。また、光モジュール１４は、ＣＰＵ１１以外からデータ信号を受信してもよい。また、クロック再生回路は、光モジュールに限定せず、電気信号の送受信回路でもよい。
【００２１】
情報処理装置１が有する光モジュール１４は、データの送信側及び受信側の何れにもなりうる。ただし、以下では説明の都合上、通信を行う光モジュールの一方をデータの送信側光モジュールとし、他方をデータの受信側光モジュールとして説明する。すなわち、実際には、光モジュール１４は、以下の説明における送信側光モジュール及び受信側光モジュールの双方の機能を有する。
【００２２】
図２は、送信側光モジュールのブロック図である。送信側光モジュール２０は、入力バッファ２１、識別部１０３、ドライバ２３、発光素子２４を有する。さらに、送信側光モジュール２０は、ＶＣＯ１０５、位相周波数比較部１０６、チャージポンプ１０７、ループフィルタ１０８及び同符号検出部１１０を有する。ここで、例えば、ＶＣＯ１０５、位相周波数比較部１０６、チャージポンプ１０７、ループフィルタ１０８及び同符号検出部１１０を含む回路が、「クロック再生回路」の一例にあたる。
【００２３】
入力バッファ２１は、ＣＰＵ１１からデータ信号の入力を受ける。そして、入力バッファ２１は、受信した信号に対して整形を行う。その後、入力バッファ２１は、識別部１０３へデータ信号を出力する。ここで、入力バッファ２１から出力されるデータ信号には、ＣＰＵ１１から光モジュール１４までの信号の伝送によって生じるノイズやジッタが含まれ、正確な情報を有するデータ信号ではないといえる。
【００２４】
識別部１０３は、例えば、ＦＦ（Flip  Flop）などで構成される。識別部１０３は、入力バッファ２１からデータ信号の入力を受ける。また、識別部１０３は、後述するＶＣＯ２５が生成したクロック信号の入力を受ける。そして、識別部１０３は、受信したデータ信号に対して識別を行う。すなわち、識別部１０３は、取得した再生クロック信号が示すタイミングでデータ信号を判定して、データ信号が有する情報を確定する。この識別部１０３による識別は、リタイミングと呼ばれる場合もある。識別部１０３によって識別が行われることにより、データ信号は正確なデータを有することになる。識別部１０３は、情報を判定したデータ信号をドライバ２３へ出力する。
【００２５】
ドライバ２３は、識別部１０３からデータ信号の入力を受ける。そして、ドライバ２３は、発光素子２４を取得したデータ信号にしたがい制御する。
【００２６】
発光素子２４は、例えば、面発光レーザ（ＶＣＳＥＬ：Vertical  Cavity  Surface  Emitting  Laser）である。発光素子２４は、ドライバ２３からの制御を受けて、データ信号に対応する光信号を、光ファイバを介して受信側光モジュール１００へ向けて出力する。
【００２７】
ＶＣＯ２５は、入力された制御電圧によって、発振周波数が変化する発振器である。ＶＣＯ２５は、ループフィルタ２８から電圧の入力を受ける。そして、ＶＣＯ２５は、入力された電圧にしたがい発振することでクロック信号を生成する。ＶＣＯ２５により生成されたクロック信号は、識別部１０３及び位相周波数比較部２６へ出力される。
【００２８】
位相周波数比較部２６は、クロック信号の入力をＶＣＯ２５から受ける。また、位相周波数比較部２６は、入力バッファ２１から出力されたデータ信号を取得する。そして、位相周波数比較部２６は、データ信号とクロック信号との周波数及び位相を比較する。その後、位相周波数比較部２６は、比較結果、すなわちデータ信号とクロック信号との誤差に比例した信号をチャージポンプ２７へ出力する。具体的には、位相周波数比較部２６は、誤差に応じてＶＣＯ２５へ入力する電圧の調整量、すなわち、電圧をどの程度下げるか又はどの程度上げるかを示す情報をチャージポンプ２７へ出力する。
【００２９】
チャージポンプ２７は、ＶＣＯ２５へ入力する電圧の調整量の入力を位相周波数比較部２６から受ける。そして、チャージポンプ２７は、入力された調整量に応じて、ループフィルタ２８に対して電荷の充放電を行わせる。このチャージポンプ１０７が、「電圧調整部」の一例にあたる。
【００３０】
ループフィルタ２８は、チャージポンプ２７からの制御にしたがい、電荷の充放電を行い、且つノイズを除去する。そして、ループフィルタ２８は、保持する電荷量にしたがってＶＣＯ２５に制御電圧を入力する。
【００３１】
同符号検出部１１０は、入力バッファ２１から出力されたデータ信号を取得する。そして、同符号検出部１１０は、データ信号において同符号のデータが所定個連続したか否かを判定する。同符号のデータが所定個連続した場合、同符号検出部１１０は、チャージポンプ１０７の動作を停止させる。その後、データの符号が変わると、同符号検出部１１０は、チャージポンプ１０７の動作を再開させる。
【００３２】
次に、図３を参照して、受信側光モジュール１００について説明する。図３は、受信側光モジュールのブロック図である。
【００３３】
受信側光モジュール１００は、受光素子１０１、ＴＩＡ（Trans  Impedance  Amplifier）１０２、識別部１０３、出力バッファ１０４、ＶＣＯ１０５、位相周波数比較部１０６、チャージポンプ１０７、ループフィルタ１０８及び同符号検出部１１０を有する。ここで、例えば、ＶＣＯ１０５、位相周波数比較部１０６、チャージポンプ１０７、ループフィルタ１０８及び同符号検出部１１０を含む回路が、「クロック再生回路」の一例にあたる。
【００３４】
受光素子１０１は、例えば、フォトダイオード（ＰＤ：Photo  Diode）である。受光素子１０１は、送信側光モジュール２０が出力した光信号を、光ファイバを介して受信する。次に、受光素子１０１は、受信した光信号であるデータ信号を電流に変換する。そして、受光素子１０１は、電流に変換したデータ信号をＴＩＡ１０２へ出力する。
【００３５】
ＴＩＡ１０２は、電流に変換されたデータ信号の入力を受光素子１０１から受ける。次に、ＴＩＡ１０２は、電流であるデータ信号をインピーダンス変換し、増幅して、電圧に変換する。そして、ＴＩＡ１０２は、電圧に変換してデータ信号を識別部１０３へ出力する。
【００３６】
識別部１０３は、例えば、ＦＦなどで構成される。識別部１０３は、ＴＩＡ１０２からデータ信号の入力を受ける。また、識別部１０３は、後述するＶＣＯ１０５が生成した再生クロック信号の入力を受ける。そして、識別部１０３は、受信したデータ信号に対して識別を行う。すなわち、識別部１０３は、取得したクロック信号が示すタイミングでデータ信号を判定して、データ信号が有する情報を確定する。識別部１０３は、情報を判定したデータ信号を出力バッファ１０４へ出力する。
【００３７】
出力バッファ１０４は、データ信号の入力を識別部１０３から受ける。そして、出力バッファ１０４は、データ信号を流す電流の調整を行い、電気のデータ信号をＣＰＵ１１へ出力する。
【００３８】
ＶＣＯ１０５は、入力された制御電圧によって、発振周波数が変化する発振器である。ＶＣＯ１０５は、ループフィルタ１０８から電圧の入力を受ける。そして、ＶＣＯ１０５は、入力された電圧にしたがい発振することでクロック信号を生成する。ＶＣＯ１０５により生成されたクロック信号は、識別部１０３及び位相周波数比較部１０６へ出力される。
【００３９】
位相周波数比較部１０６は、クロック信号の入力をＶＣＯ１０５から受ける。また、位相周波数比較部１０６は、ＴＩＡ１０２から出力されたデータ信号を取得する。そして、位相周波数比較部１０６は、データ信号とクロック信号との周波数及び位相を比較する。その後、位相周波数比較部１０６は、比較結果、すなわちデータ信号とクロック信号との誤差に比例した信号をチャージポンプ１０７へ出力する。具体的には、位相周波数比較部１０６は、誤差に応じてＶＣＯ１０５へ入力する電圧の調整量、すなわち、電圧をどの程度下げるか又はどの程度上げるかを示す情報をチャージポンプ１０７へ出力する。
【００４０】
チャージポンプ１０７は、ＶＣＯ１０５へ入力する電圧の調整量の入力を位相周波数比較部１０６から受ける。そして、チャージポンプ１０７は、入力された調整量に応じて、ループフィルタ１０８に対して電荷の充放電を行わせる。このチャージポンプ１０７が、「電圧調整部」の一例にあたる。
【００４１】
ループフィルタ１０８は、チャージポンプ１０７からの制御にしたがい、電荷の充放電を行い、且つノイズを除去する。そして、ループフィルタ１０８は、保持する電荷量にしたがってＶＣＯ１０５に制御電圧を入力する。
【００４２】
同符号検出部１１０は、ＴＩＡ１０２から出力されたデータ信号を取得する。そして、同符号検出部１１０は、データ信号において同符号のデータが所定個連続したか否かを判定する。同符号のデータが所定個連続した場合、同符号検出部１１０は、チャージポンプ１０７の動作を停止させる。その後、データの符号が変わると、同符号検出部１１０は、チャージポンプ１０７の動作を再開させる。次に受信側光モジュールを例に、同符号検出部１１０の詳細について説明する。同符号検出の動作は、送信側光モジュール２０、あるいは、電気信号のクロック再生回路でも同様である。
【００４３】
図４は、同符号検出部のブロック図である。同符号検出部１１０は、図４に示すように、立上り遅延信号生成部１１１、立下り遅延信号生成部１１２、バッファ１１３、バッファ１１４及びＯＲ回路１１５を有する。
【００４４】
立上り遅延信号生成部１１１は、ＴＩＡ１０２から取得したデータ信号の立上りのタイミングを所定時間遅らせた波形を有する立上り遅延信号を生成する回路である。図５は、立上り遅延信号生成部の一例を表す回路図である。立上り遅延信号生成部１１１は、生成した立上り遅延信号をバッファ１１３へ出力する。この立上り遅延信号生成部１１１が、「第１信号生成部」の一例にあたる。また、立上り遅延信号が「第１信号」の一例にあたり、データ信号の立上りに対する立上り遅延信号の波形の立上りの遅延時間である所定時間が、「第１時間」の一例にあたる。
【００４５】
バッファ１１３は、立上り遅延信号の入力を立上り遅延信号生成部１１１から受ける。そして、バッファ１１３は、立上り遅延信号をＯＲ回路１１５へ出力する。
【００４６】
立下り遅延信号生成部１１２は、ＴＩＡ１０２から取得したデータ信号の立下りのタイミングを所定時間遅らせた波形を有する立下り遅延信号を生成する回路である。立下り遅延信号生成部１１２は、生成した立下り遅延信号をバッファ１１４へ出力する。この立下り遅延信号生成部１１２が、「第２信号生成部」の一例にあたる。また、立下り遅延信号が「第２信号」の一例にあたり、データ信号の立下りに対する立下り遅延信号の波形の立下りの遅延時間である所定時間が、「第２時間」の一例にあたる。
【００４７】
バッファ１１４は、立下り遅延信号の入力を立下り遅延信号生成部１１２から受ける。その後、バッファ１１４は、立下り遅延信号を反転させる。そして、バッファ１１４は、反転させた立下り遅延信号をＯＲ回路１１５へ出力する。
【００４８】
ＯＲ回路１１５は、立上り遅延信号の入力をバッファ１１３から受ける。また、ＯＲ回路１１５は、反転された立下り遅延信号の入力をバッファ１１４から受ける。そして、ＯＲ回路１１５は、立上り遅延信号と反転された立下り遅延信号との論理和を求め同符号検出信号を生成する。そして、ＯＲ回路１１５は、同符号検出信号をチャージポンプ１０７へ出力する。ＯＲ回路１１５が出力した同符号検出信号の値がＨｉｇｈの場合、チャージポンプ１０７は動作を停止する。すなわち、ＯＲ回路１１５は、同符号が所定数連続すると判定した場合、同符号検出信号をＨｉｇｈとして、チャージポンプ１０７の動作を停止させるともいえる。このＯＲ回路１１５が、「制御部」の一例にあたる。
【００４９】
ここで、図５を参照して、同符号検出信号の生成の概要を説明する。図５は、同符号検出信号の生成を説明するための図である。図５は、縦軸で電圧を表し、横軸で時間の経過を表す。
【００５０】
ここでは、グラフ３０１で示される波形を有する信号が、ＴＩＡ１０２から入力されたデータ信号である場合を例に説明する。
【００５１】
グラフ３０３は、グラフ３０１で表される信号から、立上り遅延信号生成部１１１が生成する立上り遅延信号を表す。立上り遅延信号生成部１１１は、グラフ３０１で示される信号の立上りを所定時間遅延させる。そして、グラフ３０１の信号において、立上り発生から遅延時間内に立下りが発生する波形は潰され、遅延時間後に立下りが発生する波形は遅延時間まで立上りのタイミングがずらされる。これにより、立上り遅延信号生成部１１１は、グラフ３０３で示される立上り遅延信号を生成する。
【００５２】
また、グラフ３０５は、グラフ３０１で表される信号から、立下り遅延信号生成部１１２が生成する立下り遅延信号を表す。立下り遅延信号生成部１１２は、グラフ３０１で示される信号の立下りを所定時間遅延させる。そして、グラフ３０１の信号において、立下り発生から遅延時間内に立上りが発生する波形は潰され、遅延時間後に立上りが発生する波形は遅延時間まで立上りのタイミングがずらされる。これにより、立下り遅延信号生成部１１２は、グラフ３０５で示される立上り遅延信号を生成する。
【００５３】
さらに、グラフ３０６は、グラフ３０５で表される立下り遅延信号がバッファ１１４により反転された信号を表す。
【００５４】
ＯＲ回路１１５は、グラフ３０３で表される立上り遅延信号及びグラフ３０６で表される反転された立下り遅延信号の入力を受ける。そして、ＯＲ回路１１５は、グラフ３０３で示される信号とグラフ３０６で示される信号との論理和を求め、グラフ３０７で示される同符号検出信号を生成する。
【００５５】
チャージポンプ１０７は、同符号検出部１１０からＨｉｇｈの信号が入力されると動作を停止する。すなわち、グラフ３０７で示される同符号検出信号におけるＨｉｇｈの部分で、同符号検出部１１０は、チャージポンプ１０７の動作を停止させる。言い換えれば、同符号検出部１１０は、期間Ｔ１１、１２及び１３で同符号が所定個連続していると判定して、その間チャージポンプ１０７の動作を停止させる。
【００５６】
次に、図６を参照して、「第１信号生成部」の一例として、立上り遅延信号生成部１１１の動作の詳細について説明する。例えば、立上り遅延信号生成部１１１は、図６に示すように、電流源２１１、トランジスタ２１２、キャパシタンス２１３及びバッファ２１４を有する。このキャパシタンス２１３が、「第１キャパシタンス」の一例にあたる。
【００５７】
電流源２１１は、電源電圧からの出力された電気の電流を予め決められた値に調整する。電流源２１１は、例えばカレントミラーである。電流源２１１は、電流量の調整値が可変である。
【００５８】
トランジスタ２１２は、エミッタが電流源２１１に接続され、コレクタがＧＮＤ（Ground）に接続される。また、トランジスタ２１２のベースには、ＴＩＡ１０２が出力したデータ信号が入力される。本図では、ｐｎｐトランジスタを用いた構成を示したが、ｐ型ＭＯＳ（Metal  Oxide  Semiconductor）トランジスタを用いても同様の動作が得られる。
【００５９】
トランジスタ２１２のエミッタから延びる経路は、キャパシタンス２１３及びバッファ２１４に接続する。そして、トランジスタ２１２のエミッタとＧＮＤとの間に、キャパシタンス２１３が配置される。
【００６０】
データ信号がＬｏｗの場合、トランジスタ２１２は、オンになる。その場合、キャパシタンス２１３に蓄えられた電荷が経路Ａ２で示すように流れ、キャパシタンス２１３からの放電が高速に行われる。
【００６１】
また、データ信号がＨｉｇｈの場合、トランジスタ２１２は、オフになる。その場合、電流源２１１により所定電流が、経路Ａ１で示すように流れる。これにより、キャパシタンス２１３が低速に充電される。バッファ２１４は、キャパシタンス２１３の電圧を予め決められた閾値を用いて識別を行い、識別した結果を立上り遅延信号として出力する。
【００６２】
ここで、電流源２１１により調整される所定電流の値は、経路Ａ１を用いたキャパシタンス２１３の充電に時間が掛かるように決められている。すなわち、経路Ａ１を用いたキャパシタンス２１３の充電は遅いが、経路Ａ２を用いたキャパシタンス２１３の放電は速い。キャパシタンス２１３の放電は速いので、立下りは瞬時に行われる。充電が遅くなることで、Ｈｉｇｈと判定されるまでの時間がかかり、立上りのタイミングが後ろにずらされる。
【００６３】
図７は、立上り遅延信号の生成を説明するための図である。図７は縦軸で電圧を表し、横軸で時間の経過を表す。
【００６４】
ここでは、図５の場合と同様のグラフ３０１で表される信号が、ＴＩＡ１０２から入力された場合で説明する。グラフ３０１の波形を持ったデータ信号がトランジスタ２１２に入力されると、グラフ３０１の立上りでトランジスタ２１２がオフになり、その後、バッファ２１４に係る電圧が徐々に上がっていく。すなわち、バッファ２１４へ入力される信号が、徐々に立上っていく。バッファ２１４へ入力される信号は、グラフ３０２で表される。
【００６５】
ここで、グラフ３０２の閾値３２１が、バッファ２１４が識別を行う閾値である。すなわち、バッファ２１４は、入力信号の電圧が閾値３２１未満の場合Ｌｏｗと判定し、閾値３２１以上の場合Ｈｉｇｈと判定する。バッファ２１４による閾値３２１を用いた識別により生成される立上り遅延信号は、結果がグラフ３０３で表される。例えば、グラフ３０１の最初の立上りでは、閾値３２１を上回る前に放電が行われるため、グラフ３０３で示される立上り遅延信号は、矢印３３１で示されるように立上りが潰される。また、閾値３２１を上回った後に立下りが発生するため、グラフ３０３で示される立上り遅延信号は、矢印３３２で示されるようにグラフ３０１の２番目の立上りに対応する立上りがずらされる。同様に、他の矢印で表されるように、立上り遅延信号では、立上りが潰される又はずらされる。その結果、グラフ３０３で示される立上り遅延信号は、時刻Ｔ１及びＴ２でのみ立上ることになる。
【００６６】
ここで、図７では、２ビット分立上りのタイミングを遅らせたが、立上りのタイミングの遅延量は、電流源２１１が流す電流量によって調整することができる。電流源２１１の電流量を調整することで、例えば、立上りのタイミングをもっと遅らせることができ、Ｈｉｇｈが連続すると判定する場合の基準となる個数を増やすことができる。逆に、例えば、立上りのタイミングをもっと早めた場合、Ｈｉｇｈが連続すると判定する場合の基準となる個数を減らすことができる。この電流源２１１が、「第１電流源」の一例にあたる。そして、電流源２１１が流す電流量が、「第１所定値」の一例にあたる。
【００６７】
次に、図８を参照して、「第２信号生成部」の一例として、立下り遅延信号生成部１１２の動作の詳細について説明する。図８は、立下り遅延信号生成部の一例を表す回路図である。例えば、立下り遅延信号生成部１１２は、図７に示すように、トランジスタ２２１、電流源２２２、キャパシタンス２２３及びバッファ２２４を有する。このキャパシタンス２２３が、「第２キャパシタンス」の一例にあたる。
【００６８】
トランジスタ２２１は、コレクタが電源電圧に接続され、エミッタが電流源２２２、ＧＮＤに接続される。また、トランジスタ２２１のベースには、ＴＩＡ１０２が出力したデータ信号が入力される。本図では、ｎｐｎトランジスタを用いた構成を示したが、ｎ型ＭＯＳトランジスタを用いても同様の動作が得られる。
【００６９】
トランジスタ２２１のエミッタから延びる経路は、キャパシタンス２２３及びバッファ２２４に接続する。そして、トランジスタ２２１のエミッタとＧＮＤとの間に、キャパシタンス２２３が配置される。
【００７０】
電流源２２２は、キャパシタンス２２３から放電された電気の電流を予め決められた値に調整する。電流源２２２は、例えばカレントミラーである。電流源２２２は、電流量の調整値が可変である。
【００７１】
データ信号がＨｉｇｈの場合、トランジスタ２２１は、オンになる。その場合、電源電圧から出力された電気が、経路Ａ３で示すように流れる。これにより、キャパシタンス２２３が高速に充電される。バッファ２２４は、キャパシタンス２２３の電圧を予め決められた閾値を用いて識別を行い、識別した結果を立下り遅延信号として出力する。
【００７２】
また、データ信号がＬｏｗの場合、トランジスタ２２１は、オフになる。その場合、キャパシタンス２２３に蓄えられた電荷が経路Ａ４で示すように流れ、キャパシタンス２２３からの放電が低速に行われる。
【００７３】
ここで、電流源２２２により調整される所定電流の値は、経路Ａ４を用いたキャパシタンス２２３の放電に時間が掛かるように決められている。すなわち、経路Ａ４を用いたキャパシタンス２２３の充電は遅いが、経路Ａ３を用いたキャパシタンス２２３の充電は速い。キャパシタンス２２３の充電は速いので、バッファ２２４へ入力される信号の立上りは瞬時に行われる。キャパシタンス２２３の放電が遅いため、バッファ２２４が、Ｌｏｗと判定するまでの時間がかかり、立下りのタイミングが後ろにずらされる。
【００７４】
図９は、立下り遅延信号の生成を説明するための図である。図９は縦軸で電圧を表し、横軸で時間の経過を表す。
【００７５】
ここでも、図５の場合と同様のグラフ３０１で表される信号が、ＴＩＡ１０２から入力された場合で説明する。グラフ３０１の波形を持ったデータ信号がトランジスタ２２１に入力されると、グラフ３０１の立上りでトランジスタ２２１がオンになる。さらに、グラフ３０１の立下りでトランジスタ２２１がオフになる。その後、バッファ２２４に係る電圧が徐々に下がっていく。すなわち、バッファ２２４へ入力される信号が、徐々に立下っていく。バッファ２２４へ入力される信号は、グラフ３０４で表される。
【００７６】
ここで、グラフ３０４の閾値３４１が、バッファ２２４が識別を行う閾値である。すなわち、バッファ２２４は、入力信号の電圧が閾値３４１未満の場合Ｌｏｗと判定し、閾値３４１以上の場合Ｈｉｇｈと判定する。バッファ２２４による閾値３４１を用いた識別により生成される立下り遅延信号は、結果がグラフ３０５で表される。例えば、グラフ３０１の最初の立下りでは、閾値３４１を下回る前に充電が開始されるため、グラフ３０５で示される立下り遅延信号は、矢印３５１で示されるように立下りが潰される。また、閾値３４１を下回った後に立下りが発生するため、グラフ３０５で示される立下り遅延信号は、矢印３５２で示されるようにグラフ３０１の４番目の立下りに対応する立下りがずらされる。同様に、他の矢印で表されるように、立下り遅延信号では、立下りが潰される又はずらされる。その結果、グラフ３０５で示される立下り遅延信号は、時刻Ｔ３でのみ立下ることになる。
【００７７】
ここで、図９では、２ビット分立下りのタイミングを遅らせたが、立下りのタイミングの遅延量は、電流源２２２が流す電流量によって調整することができる。電流源２２２の電流量を調整することで、例えば、立下りのタイミングをもっと遅らせることができ、Ｌｏｗが連続すると判定する場合の基準となる個数を増やすことができる。逆に、例えば、立下りのタイミングをもっと早めた場合、Ｌｏｗが連続すると判定する場合の基準となる個数を減らすことができる。この電流源２２２が、「第２電流源」の一例にあたる。そして、電流源２２２が流す電流量が、「第２所定値」の一例にあたる。
【００７８】
ここで、上述したように、電流源２１１が流す電流量を変化させることで、立上りの遅延量を変更でき、電流源２２２が流す電流量を変化させることで、立下りの遅延量を変更できる。すなわち、立上り及び立下りの遅延量が変化することで、同符号の連続を検出するための基準とする同符号の個数を調整できる。これにより、同符号検出部１１０が生成する同符号検出信号のＨｉｇｈとなる期間を調整することができる。すなわち、判定の基準とする同符号の個数を少なくすれば、同符号検出信号のＨｉｇｈとなる期間が長くなり、判定の基準とする同符号の個数を多くすれば、同符号検出信号のＨｉｇｈとなる期間が短くなる。
【００７９】
同符号検出信号のＨｉｇｈとなる期間を長くした場合、同符号が多数連続するまで、チャージポンプ１０７の動作が停止しない。その場合、受信側光モジュール１００は、符号の変化に精度よく対応させてクロック信号を生成できるが、同符号の連続によるクロック信号の位相ずれ生への対応性能は低下する。これに対して、同符号検出信号のＨｉｇｈとなる期間を短くした場合、少しの同符号の連続により、チャージポンプ１０７の動作が停止する。その場合、受信側光モジュール１００は、同符号の連続によるクロック信号の位相ずれ生への対応性能は向上するが、符号の変化への対応の精度が低下する。そのため、電流源２１１及び２２２のそれぞれが調整する電流量は、符号の変化への対応の精度と同符号の連続による位相ずれへの対応性能とのバランスにより決定されることが好ましい。
【００８０】
次に、図１０を参照して、受信側光モジュール１００によるクロックの再生処理の流れについて説明する。図１０は、クロック再回路によるクロックの再生処理のフローチャートである。クロックの再生処理の流れは、送信側光モジュール、あるいは、電気信号のクロック再生回路でも同様である。
【００８１】
ＶＣＯ１０５は、ループフィルタ１０８から入力された電圧を基に発振し、クロック信号を生成する（ステップＳ１）。
【００８２】
次に、チャージポンプ１０７は、位相周波数比較部１０６から入力された信号を基にＶＣＯ１０５へ入力する電圧を調整する（ステップＳ２）。
【００８３】
次に、同符号検出部１１０の立上り遅延信号生成部１１１は、立上り遅延信号を生成する（ステップＳ３）。また、同符号検出部１１０の立下り遅延信号生成部１１２は、立下り遅延信号を生成する（ステップＳ４）。
【００８４】
その後、同符号検出部１１０のＯＲ回路１１５は、立上り遅延信号及び反転した立下り遅延信号の入力を受ける。そして、ＯＲ回路１１５は、同符号検出信号を生成する（ステップＳ５）。
【００８５】
同符号検出部１１０は、生成した同符号検出信号の符号により、同符号が連続しているか否かを判定する（ステップＳ６）。同符号が連続している場合（ステップＳ６：肯定）、同符号検出部１１０は、チャージポンプ１０７の動作を停止させ、ＶＣＯ１０５に対する電圧調整を停止する（ステップＳ７）。
【００８６】
これに対して、同符号が連続していない場合（ステップＳ６：否定）、同符号検出部１１０は、チャージポンプ１０７を動作させ、ＶＣＯ１０５に対する電圧調整を動作させる（ステップＳ８）。
【００８７】
次に、位相周波数比較部１０６は、ＴＩＡ１０２が出力したデータ信号を取得する。また、位相周波数比較部１０６は、ＶＣＯ１０５が生成したクロック信号を取得する。そして、位相周波数比較部１０６は、データ信号の周波数とクロック信号の周波数とが一致するか否かを判定する（ステップＳ９）。
【００８８】
周波数が不一致の場合（ステップＳ９：否定）、処理は、ステップＳ１へ戻る。これに対して、周波数が一致した場合（ステップＳ９：肯定）、位相周波数比較部１０６は、データ信号の周波数とクロック信号の位相とが一致するか否かを判定する（ステップＳ１０）。
【００８９】
位相が不一致の場合（ステップＳ１０：否定）、処理は、ステップＳ１へ戻る。これに対して、周波数が一致した場合（ステップＳ１０：肯定）、クロック再生回路は今回のクロックの調整の動作を終了する。ただし、図１０に示すフローは、１回のクロックの調整の動作を表しており、実際には、クロック再生回路は、図１０に示すフローを繰り返す。
【００９０】
ここで、図１０のフローでは、説明の都合上、ステップＳ３〜６で表される同符号の連続の判定を位相周波数の比較の前に行っているが、実際にはそれらの処理は並行して行われてもよい。また、ここでは、同符号の連続を同符号検出部１１０が判定し、チャージポンプ１０７の動作を停止するように説明したが、同符号検出部１１０は生成した同符号検出信号を単にチャージポンプ１０７へ出力することで動作を停止させる構成でもよい。
【００９１】
次に、図１１を参照して、受信側光モジュール１００による信号受信処理の流れについて説明する。図１１は、光モジュールによる信号受信処理のフローチャートである。
【００９２】
受光素子１０１は、光ファイバを介して光信号であるデータ信号を送受信側光モジュール２０から受信する（ステップＳ１１）。
【００９３】
次に、受光素子１０１は、受信したデータ信号を電気信号に変換する（ステップＳ１２）。そして、受光素子１０１は、電気信号に変換したデータ信号をＴＩＡ１０２へ出力する。
【００９４】
ＴＩＡ１０２は、受信したデータ信号の電圧への変換及び増幅を行う（ステップＳ１３）。そして、ＴＩＡ１０２は、データ信号を識別部１０３へ出力する。
【００９５】
ＶＣＯ１０５は、ループフィルタ１０８から入力される電圧に応じて発振し、クロック信号を再生する（ステップＳ１４）。ここで、ＶＣＯ１０５は、図１０で示すクロック再生処理により制御された電圧をループフィルタ１０８から受ける。
【００９６】
識別部１０３は、データ信号の入力をＴＩＡ１０２から受ける。また、識別部１０３は、ＶＣＯ１０５は生成したクロック信号の入力を受ける。識別部１０３は、クロック信号を用いて、データ信号の識別を行う（ステップＳ１５）。そして、識別部１０３は、識別により情報を確定させたデータ信号を出力バッファ１０４へ出力する。
【００９７】
出力バッファ１０４は、識別により情報が確定されたデータ信号の入力を識別部１０３から受ける。そして、出力バッファ１０４は、情報が確定されたデータ信号である電気信号をＣＰＵ１１へ出力する（ステップＳ１６）。
【００９８】
次に、図１２を参照して、送信側光モジュール２０による信号送信処理の流れについて説明する。図１２は、光モジュールによる信号送信処理のフローチャートである。
【００９９】
入力バッファ２１は、電気信号のデータ信号をＣＰＵ１１から受信する（ステップＳ２１）。入力バッファ２１は、受信したデータ信号を識別部１０３、位相周波数比較部１０６及び同符号検出部１１０へ出力する。
【０１００】
ＶＣＯ１０５は、ループフィルタ１０８から入力される電圧に応じて発振し、クロック信号を再生する（ステップＳ２２）。
【０１０１】
識別部１０３は、データ信号の入力を入力バッファ２１から受ける。また、識別部１０３は、再生クロック信号の入力をＶＣＯ１０５から受ける。そして、識別部１０３は、受信した再生クロック信号を用いてデータ信号の識別を行う（ステップＳ２３）。その後、識別部１０３は、識別したデータ信号をドライバ２３へ出力する（ステップＳ２４）。
【０１０２】
ドライバ２３は、識別されたデータ信号の入力を識別部１０３から受ける。そして、ドライバ２３は、受信したデータ信号を増幅する（ステップＳ２５）。その後、ドライバ２３は、データ信号を発光素子２４へ出力する。
【０１０３】
発光素子２４は、データ信号の入力をドライバ２３から受ける。次に、発光素子２４は、電気信号であるデータ信号を光信号に変換する（ステップＳ２６）。そして、発光素子２４は、光信号に変換したデータ信号を受信側光モジュール１００へ送信する。
【０１０４】
図１３は、「第１信号生成部」及び「第２信号生成部」として、ともに立下り遅延回路を用いた場合のブロック図である。ここで、立下り遅延回路とは、図８に示される回路である。ここでは、バッファ５０１、立下り遅延信号生成部１１２及びバッファ５０２によって、立上り遅延信号生成部１１１及びバッファ１１３の機能を実現している。
【０１０５】
図１４は、図１３に示す同符号検出部を用いた場合のクロック再生回路による、同符号検出信号生成のシミュレーション結果を表す図である。図１４のグラフ４０１〜４０４はいずれも、縦軸で電圧を表し、横軸で時間を表す。
【０１０６】
グラフ４０１は、同符号検出部１１０に入力されたデータ信号の波形を表す。図１４に示すシミュレーションでは、グラフ４０１に示すように、徐々に同符号が連続する時間が長くなる波形を有する信号を受信側光モジュール１００に入力した場合で説明する。
【０１０７】
本構成では、立下り遅延信号生成部１１２を用いて、立上りのタイミングを第１時間遅延させた第１信号及び立下りのタイミングを第２時間遅延させた第２信号を生成した。すなわち、立下り遅延信号生成部１１２にグラフ４０１で示される信号を入力することで、立下り遅延信号が取得できる。また、グラフ４０１で示される信号を反転させることで、立下りと立上りが反転する。そこで、立下り遅延信号生成部１１２にグラフ４０１で示される信号を反転させた信号を入力することで、立上り遅延信号生成部１１１にグラフ４０１を入力した場合に生成される立上り遅延信号を反転させた信号が取得できる。
【０１０８】
グラフ４０２は、立上り遅延信号が反転した信号と立下り遅延信号とを表すグラフである。グラフ４０２において破線で表されるグラフが立上り遅延信号が反転した信号である。また、グラフ４０２において実線で示されるグラフが立下り遅延信号である。グラフ４０２に示すように、立上り遅延信号が反転した信号は、グラフ４０１の立上りに対応する部分で徐々に電圧が下がっている。また、立下り遅延信号は、グラフ４０１の立下りに対応する部分で徐々に電圧が下がっている。
【０１０９】
グラフ４０３は、グラフ４０２の立上り遅延信号を反転した信号と立下り遅延信号とを反転させたグラフである。すなわち、グラフ４０３において破線で表されるグラフは、立上り遅延信号を表す。また、グラフ４０３において実線で示されるグラフは、立下り遅延信号を反転したグラフである。
【０１１０】
同符号検出部１１０のＯＲ回路１１５には、グラフ４０３で示される２つの信号が入力される。そして、ＯＲ回路１１５から出力される同符号検出信号が、グラフ４０４で表される信号となる。そして、グラフ４０４で表される信号のＨｉｇｈである箇所が、同符号が連続していることを表す。ここでは、グラフ４０１の同符号が多数連続する信号に対応する箇所で、グラフ４０４がＨｉｇｈになっていることが分かる。すなわち、本実施例に係る同符号検出部１１０は、的確に同符号の連続を検出していることが分かる。
【０１１１】
また、図１５は、遅延時間を変更した場合の同符号検出信号生成のシミュレーション結果を表す図である。図１５のグラフ４１１〜４１２はいずれも、縦軸で電圧を表し、横軸で時間を表す。また、グラフ４１３〜４１４はいずれも、縦軸で電流を表し、横軸で時間を表す。
【０１１２】
グラフ４１１は、図１４のグラフ４０１と同様の信号であり、同符号検出部１１０に入力されたデータ信号の波形を表す。
【０１１３】
グラフ４１２のそれぞれの波形は、電流源２１１及び２２２が流す電流量を調整して遅延時間を変更した場合の、同符号検出信号を表す。グラフ４１２に示すように、それぞれの波形に置いて立上りの傾きが変化していることから、遅延時間が変化していることが分かる。
【０１１４】
グラフ４１３は、グラフ４１２の各波形に対応する信号を用いて、２０（μＡ）の電流を流すチャージポンプ１０７を制御した場合の、チャージポンプ１０７の動作を示すグラフである。グラフ４１３において、電流が０（Ａ）の場合に、チャージポンプ１０７が動作を停止している。例えば、領域４３１で示される箇所でチャージポンプ１０７が停止していることが分かる。
【０１１５】
また、グラフ４１４は、グラフ４１２の各波形に対応する信号を用いて、２５（μＡ）の電流を流すチャージポンプ１０７を制御した場合の、チャージポンプ１０７の動作を示すグラフである。グラフ４１４において、電流が０（Ａ）の場合に、チャージポンプ１０７が動作を停止している。例えば、領域４４１で示される箇所でチャージポンプ１０７が停止していることが分かる。
【０１１６】
そして、グラフ４１３及び４１４の何れにおいても、遅延時間が短くなるほど、チャージポンプ１０７が停止している時間が長くなることが分かる。また、グラフ４０１において同符号の連続が少ない部分では、グラフ４１３及び４１４の何れにおいても、チャージポンプ１０７は、通常の動作を行っていることが分かる。
【０１１７】
図１６は、「第１信号生成部」及び「第２信号生成部」として、ともに立上り遅延回路を用いた場合のブロック図である。ここで、立上り遅延回路とは、図６に示される回路である。ここでは、バッファ５１１、立上り遅延信号生成部１１１及びバッファ５１２によって、立下り遅延信号生成部１１２及びバッファ１１４の機能を実現している。
【０１１８】
さらに、図１７は、立上り遅延回路を用いた場合のクロック再生回路による、同符号検出信号生成のシミュレーション結果を表す図である。すなわち、図１４及び１５では立下り遅延信号生成部１１２である立下り遅延回路を用いてシミュレーションを行ったが、図１７では、立上り遅延信号生成部１１１である立上り遅延回路を用いてシミュレーションを行った。
【０１１９】
グラフ４２１は、同符号検出部１１０に入力されたデータ信号の波形を表す。さらに、グラフ４２２は、グラフ４２１で表される波形を有する信号を用いて、立上り遅延信号生成部１１１を用いて生成した、立上り遅延信号と立下り遅延信号を反転させた信号とを表す。ここでも、破線が立上り遅延信号を表し、実線が立下り遅延信号を反転させた信号を表す。
【０１２０】
この場合も、立下り遅延信号生成部１１２の場合と同様に、立上り及び立下りを適切に遅延させた信号が生成できている。すなわち、このシミュレーションにおいても、立下り遅延信号生成部１１２を用いた場合と同様に、適切な同符号検出信号が生成されることが分かる。
【０１２１】
以上に説明したように、本実施例に係るクロック再生回路は、データ信号の同符号が連続することを検出し、チャージポンプの動作を停止させる。これにより、同符号の連続によるクロック信号の位相ずれの発生を抑制でき、符号誤りなどの伝送品質の劣化を軽減することができる。
【０１２２】
また、エッジ検出を用いて同符号の連続を検出する方法も考えられるが、光インタコネクトなどのように高速のデータ通信の場合、エッジ検出では、１ビットよりも細かいパルスとなり同符号検出の応答が追い付かず、高速化が困難である。これに対して、以上の各実施例に係るクロック再生回路は、エッジ検出を用いずに同符号の連続の検出を行うので、検出の高速化を実現できる。さらに、立上り及び立下りの遅延時間が可変であるので、検出する同符号連続の長さを調整することが可能である。
【符号の説明】
【０１２３】
１  情報処理装置
１１  ＣＰＵ
１２  メモリ
１３  ＨＤＤ
１４  光モジュール
２０  送信側光モジュール
２１  入力バッファ
２２  識別部
２３  ドライバ
２４  発光素子
１００  受信側光モジュール
１０１  受光素子
１０２  ＴＩＡ
１０３  識別部
１０４  出力バッファ
１０５  ＶＣＯ
１０６  位相周波数比較部
１０７  チャージポンプ
１０８  ループフィルタ
１１０  同符号検出部
１１１  立上り遅延信号生成部
１１２  立下り遅延信号生成部
１１３，１１４  バッファ
１１５  ＯＲ回路
２１１，２２２  電流源
２１２，２２１  トランジスタ
２１３，２２３  キャパシタンス
２１４，２２４  バッファ
【図１】
2017073700.tif 000003
【図２】
2017073700.tif 000004
【図３】
2017073700.tif 000005
【図４】
2017073700.tif 000006
【図５】
2017073700.tif 000007
【図６】
2017073700.tif 000008
【図７】
2017073700.tif 000009
【図８】
2017073700.tif 000010
【図９】
2017073700.tif 000011
【図１０】
2017073700.tif 000012
【図１１】
2017073700.tif 000013
【図１２】
2017073700.tif 000014
【図１３】
2017073700.tif 000015
【図１４】
2017073700.tif 000016
【図１５】
2017073700.tif 000017
【図１６】
2017073700.tif 000018
【図１７】
2017073700.tif 000019