(57)【要約】【課題】信頼性を維持しつつ、電力付加効率が向上する電力増幅回路を提供すること。【解決手段】電力増幅回路は、ベースに無線周波数信号が入力される第１トランジスタと、電源電圧に応じた第１電圧を出力する第１電圧出力回路と、ベース又はゲートに第１電圧が供給され、エミッタ又はソースが第１トランジスタのコレクタに接続され、コレクタ又はドレインから無線周波数信号を増幅した第１増幅信号を出力する第２トランジスタと、を備える。【選択図】図１
2017225104.tif 000002
【特許請求の範囲】
【請求項１】
ベースに無線周波数信号が入力される第１トランジスタと、
電源電圧に応じた第１電圧を出力する第１電圧出力回路と、
ベース又はゲートに前記第１電圧が供給され、エミッタ又はソースが前記第１トランジスタのコレクタに接続され、コレクタ又はドレインから前記無線周波数信号を増幅した第１増幅信号を出力する第２トランジスタと、
を備える電力増幅回路。
【請求項２】
請求項１に記載の電力増幅回路であって、
前記第１電圧出力回路は、前記第２トランジスタがオンとなるように前記第１電圧を所定レベル以上に制御するリミッタ回路を備える、電力増幅回路。
【請求項３】
請求項２に記載の電力増幅回路であって、
前記第１電圧出力回路は、直列接続される第１及び第２抵抗素子を備え、
前記第１及び第２抵抗素子の一端が電源側に接続され、前記第１及び第２抵抗素子の他端が接地側に接続され、
前記第１及び第２抵抗素子の接続点から前記第１電圧が出力される、電力増幅回路。
【請求項４】
請求項３に記載の電力増幅回路であって、
前記リミッタ回路は、
前記第１及び第２抵抗素子の前記他端と接地との間に、前記第１及び第２抵抗素子と直列接続されたダイオードを備える、電力増幅回路。
【請求項５】
請求項４に記載の電力増幅回路であって、
前記リミッタ回路は、前記ダイオードのアノードと接地との間に設けられた第１キャパシタをさらに備える、電力増幅回路。
【請求項６】
請求項４又は５に記載の電力増幅回路であって、
前記リミッタ回路は、制御信号に応じて前記第１及び第２抵抗素子に電流を流す第３トランジスタをさらに備える、電力増幅回路。
【請求項７】
請求項６に記載の電力増幅回路であって、
前記リミッタ回路は、
前記制御信号に応じて、前記第３トランジスタがオンとなる場合に前記ダイオードのアノードに第１電流を供給する電流出力回路を備える、電力増幅回路。
【請求項８】
請求項７に記載の電力増幅回路であって、
前記電流出力回路は、
前記制御信号に応じて前記第３トランジスタがオンとなる場合にオンとなる第４トランジスタであって、エミッタから前記ダイオードがオンとなるように前記第１電流を出力する第４トランジスタを備える、電力増幅回路。
【請求項９】
請求項３〜８のいずれか一項に記載の電力増幅回路であって、
前記第１電圧出力回路は、前記第１及び第２抵抗素子の接続点と接地との間に、直列接続された第３抵抗素子及び第２キャパシタをさらに備える、電力増幅回路。
【請求項１０】
請求項１〜９のいずれか一項に記載の電力増幅回路であって、
前記電力増幅回路は、
ベースに前記無線周波数信号が入力され、エミッタが接地され、コレクタから前記無線周波数信号を増幅した前記第１増幅信号を出力する第５トランジスタと、
前記第１トランジスタのベースに第１バイアス電流又は電圧を供給する第１バイアス回路と、
前記第５トランジスタのベースに第２バイアス電流又は電圧を供給する第２バイアス回路と、
前記電源電圧の電圧値に応じて、前記電源電圧の電圧値が第１レベルの場合は前記第１バイアス電流又は電圧の供給を停止し、前記電源電圧の電圧値が前記第１レベルより高い第２レベルの場合は前記第２バイアス電流又は電圧の供給を停止する第２スイッチ回路と、
をさらに備える、電力増幅回路。
【請求項１１】
請求項１〜１０のいずれか一項に記載の電力増幅回路であって、
前記電力増幅回路は、
ベースに前記第１増幅信号が入力される第６トランジスタと、
前記電源電圧に応じた第２電圧を出力する第２電圧出力回路と、
ベース又はゲートに前記第２電圧が供給され、エミッタ又はソースが前記第６トランジスタのコレクタに接続され、コレクタ又はドレインから前記第１増幅信号を増幅した第２増幅信号を出力する第７トランジスタと、
をさらに備える、電力増幅回路。
【請求項１２】
請求項１１に記載の電力増幅回路であって、
前記第６トランジスタはバイポーラトランジスタであり、前記第７トランジスタはＦＥＴである、
電力増幅回路。
【請求項１３】
請求項１２に記載の電力増幅回路であって、
前記第７トランジスタは閾値電圧が０Ｖ以下のデプレション型ＦＥＴである、
電力増幅回路。
【請求項１４】
請求項１〜１３のいずれか一項に記載の電力増幅回路であって、
前記第１トランジスタはバイポーラトランジスタであり、前記第２トランジスタはＦＥＴである、
電力増幅回路。
【請求項１５】
請求項１４に記載の電力増幅回路であって、
前記第２トランジスタは閾値電圧が０Ｖ以下のデプレション型ＦＥＴである、
電力増幅回路。
【請求項１６】
請求項１〜１５のいずれか一項に記載の電力増幅回路であって、
前記電源電圧は、昇降圧ＤＣ−ＤＣコンバータにより生成される、
電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅回路に関する。
【背景技術】
【０００２】
携帯電話等の移動体通信機において用いられる電力増幅回路として、例えば非特許文献１には、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を用いた電力増幅回路が開示されている。また、特許文献１には、２つのＨＢＴがカスコード接続された電力増幅回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１１５８３５号公報
【非特許文献】
【０００４】
【非特許文献１】“Ｅｖｏｌｕｔｉｏｎ  ｏｆ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ  ｆｏｒ  ｍｏｂｉｌｅ  ａｐｐｌｉｃａｔｉｏｎｓ”Ｓａｔｏｓｈｉ  Ｔａｎａｋａ，Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｍｅｅｔｉｎｇ  ｆｏｒ  Ｆｕｔｕｒｅ  ｏｆ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，Ｋａｎｓａｉ（ＩＭＦＥＤＫ），２０１３  ＩＥＥＥ  ，ｐｐ１１２−１１３
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電力増幅回路においては、電力付加効率の向上が求められる。電力付加効率の改善方法として、電源電圧の昇圧により各増幅器の負荷インピーダンスを高くし、出力整合回路において後段のインピーダンスと整合させる際の変換比率であるインピーダンス変換比率を下げることにより、当該出力整合回路における通過損失及び反射損失を低減する方法が知られている。具体的には、例えば、電源電圧が３．４Ｖである場合に２８．５ｄＢｍの線形出力を得るには、約４Ωの増幅器の負荷インピーダンスが必要となる。この場合、電力増幅回路の出力整合回路は、当該増幅器の負荷インピーダンス（４Ω）を電力増幅回路の出力インピーダンス（例えば、５０Ω）に変換するため、インピーダンス変換比率は約１２．５となる。ここで、出力整合回路はＳＭＤ（Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ）部品の容量、インダクタ、及びモジュール基板上のパターン等で構成されるところ、当該出力整合回路における損失を低減するためには、構成部品の損失が４Ωに対して十分小さい必要がある。一方、例えば電源電圧が上述の３倍の１０．２Ｖであれば、２８．５ｄＢｍの線形出力を得るには、増幅器の負荷インピーダンスが約３９Ωでよい。従って、出力整合回路のインピーダンス変換比率は約１．２８となり、上述の場合より低くなる。この場合は、出力整合回路における構成部品の損失は、３９Ωに対して十分小さければよいことになる。このように、電源電圧を上げ、増幅器の負荷インピーダンスを上げることにより、出力整合回路における損失を低減でき、電力増幅回路の電力付加効率を改善することができる。
【０００６】
しかし、非特許文献１に開示される回路では、トランジスタのコレクタ・ベース間の耐電圧によって電源電圧の上限が制約される。一方、特許文献１に開示される回路では、２つのトランジスタがカスコード接続されることにより各トランジスタに印加される電圧が分圧されるため、非特許文献１に開示される構成よりも電源電圧の上限を上げることができる。しかし、上段のトランジスタのベース電圧が固定されているため、当該上段のトランジスタのコレクタ・ベース間の電圧が耐電圧以上となりトランジスタが破壊される。従って、電力増幅回路の信頼性が低下するという問題がある。
【０００７】
本発明は、かかる事情に鑑みてなされたものであり、信頼性を維持しつつ、電力付加効率が向上する電力増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
かかる目的を達成するため、本発明の一側面に係る電力増幅回路は、ベースに無線周波数信号が入力される第１トランジスタと、電源電圧に応じた第１電圧を出力する第１電圧出力回路と、ベース又はゲートに第１電圧が供給され、エミッタ又はソースが第１トランジスタのコレクタに接続され、コレクタ又はドレインから無線周波数信号を増幅した第１増幅信号を出力する第２トランジスタと、を備える。
【発明の効果】
【０００９】
本発明によれば、信頼性を維持しつつ、電力付加効率が向上する電力増幅回路を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態に係る電力増幅回路１００の構成例を示す図である。
【図２】バイアス回路１３０の構成例を示す図である。
【図３】整合回路１５１の構成例を示す図である。
【図４】電力増幅回路１００の一例である電力増幅回路１００Ａにおける電圧出力回路１２０の構成例を示す図である。
【図５】電力増幅回路１００の一例である電力増幅回路１００Ａにおける電圧及び電流の波形を示すグラフである。
【図６】電力増幅回路１００の一例である電力増幅回路１００Ｂにおける電圧出力回路１２０の構成例を示す図である。
【図７】電力増幅回路１００の一例である電力増幅回路１００Ｂにおける電圧及び電流の波形を示すグラフである。
【図８】電力増幅回路１００の一例である電力増幅回路１００Ｃにおける電圧出力回路１２０の構成例を示す図である。
【図９】電力増幅回路１００の一例である電力増幅回路１００Ｄにおける電圧出力回路１２０の構成例を示す図である。
【図１０】電力増幅回路１００の一例である電力増幅回路１００Ｅにおける電圧出力回路１２０の構成例を示す図である。
【図１１】電力増幅回路１００の一例である電力増幅回路１００Ｆにおける電圧出力回路１２０の構成例を示す図である。
【図１２】電力増幅回路１００の一例である電力増幅回路１００Ｇにおける電圧出力回路１２０の構成例を示す図である。
【図１３】本発明の第１実施形態に係る電力増幅回路１００の他の構成例を示す図である。
【図１４】本発明の第２実施形態に係る電力増幅回路２０００の構成例を示す図である。
【図１５】電力増幅回路２０００の一例である電力増幅回路２０００Ａにおける電圧出力回路１２０の構成例を示す図である。
【図１６Ａ】電力増幅回路１００の一例である電力増幅回路１００Ａにおけるバイポーラトランジスタ１１１のコレクタ電圧及び電流の関係を示すグラフである。
【図１６Ｂ】電力増幅回路２０００の一例である電力増幅回路２０００ＡにおけるＦＥＴ２１１１のドレイン電圧及び電流の関係を示すグラフである。
【図１７】電力増幅回路２０００の一例である電力増幅回路２０００Ｂにおける電圧出力回路１２０の構成例を示す図である。
【図１８】電力増幅回路２０００の一例である電力増幅回路２０００Ｃにおける電圧出力回路１２０の構成例を示す図である。
【図１９】本発明の第２実施形態に係る電力増幅回路２０００の他の構成例を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。
【００１２】
図１は、本発明の第１実施形態に係る電力増幅回路１００の構成例を示す図である。電力増幅回路１００は、例えば、携帯電話等の移動体通信機において、入力される無線周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号ＲＦｉｎを増幅し、増幅信号ＲＦｏｕｔ２を出力する。ＲＦ信号ＲＦｉｎの周波数は、例えば数ＧＨｚ程度である。
【００１３】
図１に示されるように、電力増幅回路１００は、バイポーラトランジスタ１１０，１１１，１１２，１１３、電圧出力回路１２０，１２１、バイアス回路１３０，１３１、キャパシタ１４０，１４１、インダクタ１４２，１４３、及び整合回路１５０，１５１，１５２を備える。
【００１４】
電力増幅回路１００は二段の増幅器を含む。初段の増幅器（ドライブ段）はバイポーラトランジスタ１１０，１１１を含み、後段の増幅器（パワー段）はバイポーラトランジスタ１１２，１１３を含む。なお、以下の説明において、２つのバイポーラトランジスタ１１０，１１１又はバイポーラトランジスタ１１２，１１３をまとめて増幅器とも呼ぶ。ドライブ段は、整合回路１５０を通じて入力されるＲＦ信号ＲＦｉｎを増幅して、増幅信号ＲＦｏｕｔ１（第１増幅信号）を出力する。増幅信号ＲＦｏｕｔ１は、整合回路１５１を通じてパワー段に入力される。パワー段は、増幅信号ＲＦｏｕｔ１を増幅して、整合回路１５２を通じて増幅信号ＲＦｏｕｔ２を出力する。
【００１５】
バイポーラトランジスタ１１０（第１トランジスタ）は、コレクタがバイポーラトランジスタ１１１（第２トランジスタ）のエミッタに接続され、ベースがキャパシタ１４０の一端に接続され、エミッタが接地される。バイポーラトランジスタ１１０のベースには、ＲＦ信号ＲＦｉｎ、及び、バイアス回路１３０から出力されるバイアス電流が供給される。同様に、バイポーラトランジスタ１１２（第６トランジスタ）は、コレクタがバイポーラトランジスタ１１３（第７トランジスタ）のエミッタに接続され、ベースがキャパシタ１４１の一端に接続され、エミッタが接地される。バイポーラトランジスタ１１２のベースには、増幅信号ＲＦｏｕｔ１、及び、バイアス回路１３１から出力されるバイアス電流が供給される。なお、バイポーラトランジスタ１１０，１１２はそれぞれ、バイアス回路１３０，１３１から供給されるバイアス電流に従ってゲイン特性が制御されてもよい。
【００１６】
バイポーラトランジスタ１１１（第２トランジスタ），１１３（第７トランジスタ）はそれぞれ、バイポーラトランジスタ１１０，１１２とカスコード接続される。具体的には、バイポーラトランジスタ１１１のコレクタにはインダクタ１４２を通して電源電圧ＶCC1が供給され、ベースが電圧出力回路１２０に接続され、エミッタがバイポーラトランジスタ１１０のコレクタに接続される。これにより、バイポーラトランジスタ１１１のコレクタから、バイポーラトランジスタ１１０によって増幅された増幅信号ＲＦｏｕｔ１（第１増幅信号）が出力される。同様に、バイポーラトランジスタ１１３のコレクタにはインダクタ１４３を通して電源電圧ＶCC2が供給され、ベースが電圧出力回路１２１に接続され、エミッタがバイポーラトランジスタ１１２のコレクタに接続される。これにより、バイポーラトランジスタ１１３のコレクタから、バイポーラトランジスタ１１２によって増幅された増幅信号（第２増幅信号）が出力される。
【００１７】
バイポーラトランジスタ１１０とバイポーラトランジスタ１１１がカスコード接続されることにより、各バイポーラトランジスタ１１０，１１１のコレクタ・エミッタ間に印加される電圧は、電源電圧ＶCC1が分圧された電圧となる。従って、バイポーラトランジスタ１１０にバイポーラトランジスタ１１１を接続しない構成に比べ、電源電圧ＶCC1の電圧値を略２倍の高さとすることができる。具体的には、例えば、バイポーラトランジスタ１１０，１１１のコレクタ・エミッタ間の耐電圧が各々６Ｖ程度である場合、電源電圧ＶCC1を１２Ｖ程度とすることができる。なお、パワー段のバイポーラトランジスタ１１２，１１３については、ドライブ段のバイポーラトランジスタ１１０，１１１と同様であるため、詳細な説明を省略する。
【００１８】
なお、バイポーラトランジスタ１１１のサイズは、バイポーラトランジスタ１１０に比べて小さいものを用いてもよい。また、カスコード接続されるバイポーラトランジスタの個数は２つに限られず、３つ以上であってもよい。その場合、各バイポーラトランジスタのコレクタ・エミッタ間には、バイポーラトランジスタの個数分に分圧された電圧が印加されるため、電源電圧として許容される電圧値の上限がさらに上昇する。
【００１９】
電圧出力回路１２０（第１電圧出力回路），１２１（第２電圧出力回路）はそれぞれ、電源電圧ＶCC1，ＶCC2に応じた出力電圧Ｖｏｕｔ１（第１電圧），Ｖｏｕｔ２（第２電圧）を生成し、バイポーラトランジスタ１１１，１１３のベースに供給する。これにより、バイポーラトランジスタ１１１，１１３のベース電圧は、電源電圧ＶCC1，ＶCC2の値に応じて適応的に変動することとなる。従って、特許文献１に開示されるように上段のバイポーラトランジスタのベース電圧が固定される構成に比べ、カスコード接続される複数のバイポーラトランジスタのコレクタ・エミッタ間電圧が略等しく分圧されることとなる。これにより、特許文献１に開示される構成に比べ、電源電圧ＶCC1，ＶCC2をさらに高くすることができる。電圧出力回路１２０，１２１の構成の詳細については後述する。
【００２０】
バイアス回路１３０，１３１はそれぞれ、バイアス電流又は電圧を生成し、バイポーラトランジスタ１１０，１１２のベースにバイアス電流又は電圧を供給する。
【００２１】
図２は、バイアス回路１３０の構成例を示す図である。なお、バイアス回路１３１の構成は、バイアス回路１３０と同様であるため、詳細な説明は省略する。図２に示されるように、バイアス回路１３０は、ダイオード２００，２０１、バイポーラトランジスタ２１０、抵抗素子２２０、及び電流源２３０を備える。
【００２２】
ダイオード２００，２０１、及び電流源２３０は、所定レベルの電圧を生成するように構成される。具体的には、ダイオード２００，２０１は直列接続され、ダイオード２００のアノードに電流源２３０から定電流が供給され、ダイオード２０１のカソードが接地される。また、ダイオード２００のアノードがバイポーラトランジスタ２１０のベースに接続される。これにより、バイポーラトランジスタ２１０のベースに、所定レベルの電圧（例えば、２．６Ｖ程度）が生成される。なお、ダイオード２００，２０１の代わりに、コレクタとベースが接続されたバイポーラトランジスタを用いてもよい。以下に説明するダイオード３２０，７２０についても同様である。
【００２３】
バイポーラトランジスタ２１０は、コレクタに電源電圧ＶCCBが供給され、ベースがダイオード２００のアノードに接続され、エミッタが抵抗素子２２０の一端に接続される。バイポーラトランジスタ２１０は、エミッタから抵抗素子２２０を通して、バイポーラトランジスタ１１０のベースにバイアス電流を供給する。
【００２４】
図１に戻り、キャパシタ１４０，１４１はそれぞれ、ＲＦ信号の直流成分を除去する。インダクタ１４２，１４３はそれぞれ、高周波信号の電源回路への結合を抑制するチョークインダクタである。
【００２５】
整合回路１５０，１５１，１５２は、回路間のインピーダンスを整合させるために設けられている。整合回路１５０，１５１，１５２はそれぞれ、例えばインダクタやキャパシタを用いて構成される。また、上述の通り整合回路１５１，１５２には電源電圧ＶCC1，ＶCC2として、バイポーラトランジスタ１１０，１１２のコレクタ・エミッタ間の各々の耐電圧以上の電圧（例えば、１２Ｖ程度）が供給されてもよい。電源電圧を比較的高くすることにより、増幅器の負荷インピーダンスが高くなり、上述のインピーダンス変換比率が下がるため、整合回路１５１，１５２におけるＲＦ信号の損失が抑制される。
【００２６】
図３は、整合回路１５１の構成例を示す図である。なお、整合回路１５２の構成は、整合回路１５１と同様であるため、詳細な説明は省略する。図３に示されるように、整合回路１５１は、インダクタ１４４，１４５、及びキャパシタ１４６，１４７を備える。
【００２７】
インダクタ１４４は、一端に増幅信号ＲＦｏｕｔ１が入力され、他端がキャパシタ１４６の一端に接続される。インダクタ１４５は、一端がインダクタ１４４の他端に接続され、他端がキャパシタ１４７の一端に接続される。また、キャパシタ１４６，１４７の他端がそれぞれ接地される。これにより、インダクタ１４４とキャパシタ１４６、及び、インダクタ１４５とキャパシタ１４７は、それぞれローパスフィルタを構成する。なお、図３に示される整合回路１５１は複数のローパスフィルタを備えているが、整合回路の構成はこれに限られない。例えば整合回路は、ローパスフィルタの代わりにハイパスフィルタを備えていてもよく、又はローパスフィルタとハイパスフィルタを組み合わせた構成であってもよい。
【００２８】
上述の構成により、電力増幅回路１００Ａは、増幅器においてバイポーラトランジスタがカスコード接続されることにより、各バイポーラトランジスタのコレクタ・エミッタ間に印加される電圧が、バイポーラトランジスタの個数分に分圧された電圧となる。また、バイポーラトランジスタ１１１のベースに供給される出力電圧Ｖｏｕｔ１は、電源電圧ＶCC1の値に応じて変動するため、各バイポーラトランジスタに印加される電圧を略等しく分圧することができる。これにより、バイポーラトランジスタがカスコード接続されない構成に比べて、電源電圧ＶCC1，ＶCC2として高い電圧を増幅器に供給することができる。例えば、カスコード接続されたバイポーラトランジスタの個数をＮ個（Ｎ：自然数）とすると、電源電圧として略Ｎ倍の電圧を増幅器に供給することができる。従って、バイポーラトランジスタの破壊等を抑制しつつ、電力増幅回路の電力付加効率を向上させることができる。
【００２９】
なお、インダクタ１４２，１４３を通して各増幅器に供給される電源電圧ＶCC1，ＶCC2は、例えば、バック・ブースト・コンバータ（昇降圧ＤＣ−ＤＣコンバータ）により生成されてもよく、バイアス回路１３０，１３１に供給される電源電圧ＶCCBは、例えば、バッテリ電圧を用いてもよい。
【００３０】
図４は、電力増幅回路１００の一例である電力増幅回路１００Ａにおける電圧出力回路１２０の構成例（電圧出力回路１２０Ａ）を示す図である。図４においては説明のため、電力増幅回路１００Ａが備える構成のうち、電圧出力回路１２０Ａ、バイポーラトランジスタ１１０，１１１、インダクタ１４２、及び整合回路１５１のみを示す。なお、以下に示される図６及び図８〜図１２においても同様である。また、電力増幅回路１００と同一の要素には同一の符号を付して説明を省略する。
【００３１】
電圧出力回路１２０Ａは、抵抗素子３００，３０１、及びリミッタ回路３１０Ａを備える。リミッタ回路３１０Ａは、ダイオード３２０を備える。
【００３２】
抵抗素子３００（第１抵抗素子），３０１（第２抵抗素子）は直列接続され、抵抗素子３００の一端が電源側（インダクタ１４２の一端）に接続され、抵抗素子３０１の他端が接地側（ダイオード３２０のアノード）に接続される。また、抵抗素子３００と抵抗素子３０１の接続点がバイポーラトランジスタ１１１のベースに接続される。ダイオード３２０は抵抗素子３００，３０１と直列接続され、アノードが抵抗素子３０１の他端に接続され、カソードが接地される。
【００３３】
上述の構成により、電圧出力回路１２０Ａから、バイポーラトランジスタ１１１のコレクタ電圧Ｖｃ１（電源電圧ＶCC1に応じて変動する）が抵抗素子３００，３０１の抵抗値に応じて分圧された電圧が出力電圧Ｖｏｕｔ１（第１電圧）として出力される。また、抵抗素子３００，３０１の抵抗値を調整することにより、バイポーラトランジスタ１１０，１１１に印加される電圧の配分を調整することができる。さらに、出力電圧Ｖｏｕｔ１には、リミッタ回路３１０Ａが備えるダイオード３２０の順方向電圧が加算される。具体的には、抵抗素子３００，３０１の抵抗値をｒ１，ｒ２、ダイオード３２０の順方向電圧をＶｆとすると、電圧出力回路１２０Ａの出力電圧Ｖｏｕｔ１は、Ｖｏｕｔ１＝（ｒ２／（ｒ１＋ｒ２））×Ｖｃ１＋Ｖｆとなる。従って、電圧出力回路１２０Ａにおいては、リミッタ回路３１０Ａを備えることにより、バイポーラトランジスタ１１１のコレクタ電圧Ｖｃ１が低下した場合においても、出力電圧Ｖｏｕｔ１が所定レベル以上となるように制御される。具体的には、例えば、バイポーラトランジスタ１１１のベース・エミッタ間電圧がオン電圧（ＯＮ−ｓｔａｔｅ  ｖｏｌｔａｇｅ）以上となるように出力電圧Ｖｏｕｔ１が制御される。なお、オン電圧とは、バイポーラトランジスタがオフからオンとなるときのベース・エミッタ間電圧のことである。これにより、電源電圧ＶCC1の低下時においても、バイポーラトランジスタ１１１がオンに維持され、カスコード接続の効果が持続する。なお、以下の説明において、リミッタ回路３１０Ａが出力電圧Ｖｏｕｔ１を所定レベル以上に制御する機能をリミッタ機能と呼ぶ。
【００３４】
図５は、電力増幅回路１００の一例である電力増幅回路１００Ａにおける電圧及び電流の波形を示すグラフである。具体的には、当該グラフは、図４に示される電力増幅回路１００Ａにおけるバイポーラトランジスタ１１０，１１１のコレクタ電圧Ｖｃ０，Ｖｃ１（実線）及びバイポーラトランジスタ１１１のコレクタ・エミッタ間電流Ｉｃｅ（＝バイポーラトランジスタ１１０のコレクタ・エミッタ間電流）（破線）の波形を示す。図５に示されるグラフにおいて、縦軸は電圧及び電流を表し、横軸は時間を表している。
【００３５】
図５に示されるように、バイポーラトランジスタ１１０，１１１がカスコード接続されることにより、バイポーラトランジスタ１１１のコレクタ電圧Ｖｃ１は、バイポーラトランジスタ１１０のコレクタ電圧Ｖｃ０に比べ略２倍の電圧値となる。ここから、電力増幅回路１００Ａは、バイポーラトランジスタ１１１を備えない構成に比べ、電源電圧ＶCC1として略２倍の電圧を供給することができることが分かる。なお、増幅器の動作モードについては特に限定されないが、図５に示されるように、電圧波形と電流波形が重ならず消費電力（＝電圧×電流）が理想的に０となるように増幅器を動作させてもよい。
【００３６】
図６は、電力増幅回路１００の一例である電力増幅回路１００Ｂにおける電圧出力回路１２０の構成例（電圧出力回路１２０Ｂ）を示す図である。なお、電力増幅回路１００Ａと同一の要素には同一の符号を付して説明を省略する。電圧出力回路１２０Ｂは、電圧出力回路１２０Ａに比べて、リミッタ回路３１０Ａの代わりにリミッタ回路３１０Ｂを備える。リミッタ回路３１０Ｂは、バイポーラトランジスタ５００をさらに備える。
【００３７】
バイポーラトランジスタ５００（第３トランジスタ）は、ダイオード３２０と直列接続される。具体的には、バイポーラトランジスタ５００は、コレクタがダイオード３２０のカソードに接続され、ベースに制御電圧Ｖｓｗ（制御信号）が供給され、エミッタが接地される。制御電圧Ｖｓｗに応じてバイポーラトランジスタ５００はオンとなり、出力電圧Ｖｏｕｔ１（第１電圧）にバイポーラトランジスタ５００のコレクタ・エミッタ間電圧が加算される。
【００３８】
図７は、電力増幅回路１００の一例である電力増幅回路１００Ｂにおける電圧及び電流の波形を示すグラフである。具体的には、当該グラフは、図６に示される電力増幅回路１００Ｂにおけるバイポーラトランジスタ１１０，１１１のコレクタ電圧Ｖｃ０，Ｖｃ１及びベース電圧Ｖｂ０，Ｖｂ１（実線）と、バイポーラトランジスタ１１１のコレクタ・エミッタ間電流Ｉｃｅ（＝バイポーラトランジスタ１１０のコレクタ・エミッタ間電流）（破線）の波形を示す。図７に示されるグラフにおいて、縦軸は電圧及び電流を表し、横軸は時間を表している。図７は、大信号入力時に増幅器が最大出力付近で動作している場合を示している。
【００３９】
ＲＦ信号の振幅に伴ってバイポーラトランジスタ１１１のコレクタ電圧Ｖｃ１は変動し、その最小値は、バイポーラトランジスタ１１０のコレクタ・エミッタ間電圧の最小値（例えば、０．３Ｖ程度）とバイポーラトランジスタ１１１のコレクタ・エミッタ間電圧の最小値（例えば、０．３Ｖ程度）の和（例えば、０．６Ｖ程度）まで降下する。また、電圧出力回路１２０Ｂの出力電圧Ｖｏｕｔ１は、コレクタ電圧Ｖｃ１の変動に応じて降下する。従って、バイポーラトランジスタ１１１のベース電圧Ｖｂ１の降下によりバイポーラトランジスタ１１１の電流供給能力が低下し、コレクタ・エミッタ間電流Ｉｃｅが減少する。これにより、バイポーラトランジスタ１１１のコレクタから出力される増幅信号ＲＦｏｕｔ１の出力電力が低下する。また、バイポーラトランジスタ１１１のコレクタ電圧Ｖｃ１は、バイポーラトランジスタ１１０のベース電圧Ｖｂ０と逆位相となる。すなわち、ＲＦ信号の振幅に伴いバイポーラトランジスタ１１０のベース電圧Ｖｂ０が上昇するときに、バイポーラトランジスタ１１１のコレクタ電圧Ｖｃ１及びベース電圧Ｖｂ１が降下することとなる。従って、大信号入力時においては、バイポーラトランジスタ１１１のベース電圧Ｖｂ１の制御の重要度が特に高い。
【００４０】
電圧出力回路１２０Ｂにおいては、出力電圧Ｖｏｕｔ１としてバイポーラトランジスタ５００のコレクタ・エミッタ間電圧が加算されるため、図４に示される電圧出力回路１２０Ａに比べて出力電圧Ｖｏｕｔ１の低下が抑制される。従って、最大電力出力時においてもコレクタ・エミッタ間電流Ｉｃｅの減少が抑制され、バイポーラトランジスタ１１１の出力電力の低下が抑制される（図７参照）。また、バイポーラトランジスタ５００をスイッチとして動作させることにより、増幅器が動作しない場合に電圧出力回路１２０Ｂを流れる電流を停止させることができ、増幅器のオフ時における電力増幅回路の待機電流が低減される。
【００４１】
図８は、電力増幅回路１００の一例である電力増幅回路１００Ｃにおける電圧出力回路１２０の構成例（電圧出力回路１２０Ｃ）を示す図である。なお、電力増幅回路１００Ａと同一の要素には同一の符号を付して説明を省略する。電圧出力回路１２０Ｃは、電圧出力回路１２０Ｂに比べて、リミッタ回路３１０Ｂの代わりにリミッタ回路３１０Ｃを備える。リミッタ回路３１０Ｃは、リミッタ回路３１０Ｂの構成に加えて電流出力回路７００をさらに備える。
【００４２】
電流出力回路７００は、バイポーラトランジスタ７１０，７１１、ダイオード７２０，７２１、及び電流源７３０を備える。
【００４３】
バイポーラトランジスタ７１０は、コレクタがダイオード７２１のカソードに接続され、ベースに制御電圧Ｖｓｗが供給され、エミッタが接地される。バイポーラトランジスタ７１０は、バイポーラトランジスタ５００と並列接続され、制御電圧Ｖｓｗに応じてバイポーラトランジスタ５００がオンとなる場合にオンとなり、バイポーラトランジスタ７１１に電流を流すスイッチとしての機能を有する。
【００４４】
バイポーラトランジスタ７１１（第４トランジスタ）は、コレクタに電源電圧ＶCC3が供給され、ベースがダイオード７２０のアノードに接続され、エミッタがダイオード３２０のアノードに接続される。バイポーラトランジスタ７１１は、バイポーラトランジスタ７１０がオンの場合に電流源７３０からベースに定電流が供給され、エミッタから所定の電流（第１電流）を出力する。
【００４５】
ダイオード７２０，７２１は直列接続され、ダイオード７２０のアノードに電流源７３０から定電流が供給され、ダイオード７２１のカソードがバイポーラトランジスタ７１０のコレクタに接続される。
【００４６】
電圧出力回路１２０Ａ，１２０Ｂ（図４及び図６参照）においては、バイポーラトランジスタ１１１のコレクタ電圧Ｖｃ１が低下し、ダイオード３２０のオン電圧（例えば、１．３Ｖ）に近づくと、ダイオード３２０がオフとなり、リミッタ回路３１０Ａ，３１０Ｂのリミッタ機能が低下するおそれがある。一方、電圧出力回路１２０Ｃにおいては、バイポーラトランジスタ５００がオンとなる場合に、バイポーラトランジスタ７１１のエミッタからダイオード３２０に追加的に電流（第１電流）が供給される。従って、大信号入力時にＲＦ信号の振幅が大きく変動する場合においても、ダイオード３２０がオフとならずにリミッタ回路３１０Ｃのリミッタ機能が維持され、出力電力の低下が抑制される。
【００４７】
図９は、電力増幅回路１００の一例である電力増幅回路１００Ｄにおける電圧出力回路１２０の構成例（電圧出力回路１２０Ｄ）を示す図である。なお、電力増幅回路１００Ａと同一の要素には同一の符号を付して説明を省略する。電圧出力回路１２０Ｄは、電圧出力回路１２０Ｂに比べて、リミッタ回路３１０Ｂの代わりにリミッタ回路３１０Ｄを備える。リミッタ回路３１０Ｄは、リミッタ回路３１０Ｂの構成に加えてキャパシタ８００をさらに備える。
【００４８】
キャパシタ８００（第１キャパシタ）は、一端がダイオード３２０のアノードに接続され、他端が接地され、ダイオード３２０と並列接続される。これにより、ＲＦ信号が電圧出力回路１２０Ｄに流れ込んだ場合においても、当該ＲＦ信号はキャパシタ８００によりＡＣ接地され、ダイオード３２０にかかるＲＦ信号が減衰される。従って、ＲＦ信号の振幅に起因するダイオード３２０の順方向電圧Ｖｆの変動が抑制される。このような構成においても、図８に示されるリミッタ回路３１０Ｃと同様に、ダイオード３２０がオフとなることが抑制されるため、大信号入力時におけるリミッタ回路３１０Ｄのリミッタ機能が維持され、バイポーラトランジスタ１１１のベース電圧の過剰な低下が防止され、出力電力の低下が抑制される。
【００４９】
図１０は、電力増幅回路１００の一例である電力増幅回路１００Ｅにおける電圧出力回路１２０の構成例（電圧出力回路１２０Ｅ）を示す図である。なお、電力増幅回路１００Ａと同一の要素には同一の符号を付して説明を省略する。電圧出力回路１２０Ｅは、電圧出力回路１２０Ａに比べて、抵抗素子９００及びキャパシタ９１０をさらに備える。
【００５０】
抵抗素子９００（第３抵抗素子）及びキャパシタ９１０（第２キャパシタ）は、抵抗素子３００，３０１の接続点と接地との間において直列接続される。具体的には、抵抗素子９００は、一端が抵抗素子３００，３０１の接続点に接続され、他端がキャパシタ９１０の一端に接続される。キャパシタ９１０は、一端が抵抗素子９００の他端に接続され、他端が接地される。
【００５１】
電圧出力回路１２０Ｅは、抵抗素子９００の抵抗値及びキャパシタ９１０の容量値の調整により、出力電圧Ｖｏｕｔ１の直流電圧と交流電圧の分圧比をそれぞれ独立に設定することができる。従って、出力電圧Ｖｏｕｔ１の電圧値の振幅の変動が制御され、図８に示される電圧出力回路１２０Ｃと同様に、大信号入力時における出力電力の低下を抑制することができる。
【００５２】
図１１は、電力増幅回路１００の一例である電力増幅回路１００Ｆにおける電圧出力回路１２０の構成例（電圧出力回路１２０Ｆ）を示す図である。なお、電力増幅回路１００Ａと同一の要素には同一の符号を付して説明を省略する。
【００５３】
電圧出力回路１２０Ｆは、図４に示される電圧出力回路１２０Ａに比べて、抵抗素子３００の一端がインダクタ１４２の一端に接続される代わりに、電源電圧ＶCC1が直接供給される。これにより、出力電圧Ｖｏｕｔ１の直流電圧については抵抗素子３００，３０１によって分圧され、交流電圧についてはバイポーラトランジスタ１１１のベース・コレクタ間容量及びベース・エミッタ間容量等の容量比によって分圧されることとなる。従って、図１０に示される電圧出力回路１２０Ｅと同様に、出力電圧Ｖｏｕｔ１の直流電圧と交流電圧の分圧比をそれぞれ独立に設定することができ、大信号入力時における出力電力の低下を抑制することができる。なお、図１１に示される抵抗素子３００の一端の接続方法は、図４、図６、図８、図９、図１０、図１２、及び図１３に示される電力増幅回路にも適用できる。
【００５４】
図１２は、電力増幅回路１００の一例である電力増幅回路１００Ｇにおける電圧出力回路１２０の構成例（電圧出力回路１２０Ｇ）を示す図である。なお、電力増幅回路１００Ａと同一の要素には同一の符号を付して説明を省略する。電圧出力回路１２０Ｇは、電圧出力回路１２０Ａに比べて、リミッタ回路３１０Ａの代わりにリミッタ回路３１０Ｅを備える。リミッタ回路３１０Ｅは、抵抗素子１１００、キャパシタ１１１０、及び電流源１１２０を備える。
【００５５】
抵抗素子１１００は、一端が抵抗素子３０１の他端に接続され、他端が接地され、電流源１１２０から供給される定電流が流れる。キャパシタ１１１０は、一端が抵抗素子３０１の他端に接続され、他端が接地される。
【００５６】
図１２に示される抵抗素子１１００のように、リミッタ回路はダイオード３２０の代わりに負荷素子を用いて構成してもよい。当該負荷素子に定電流が流れることにより、抵抗素子３０１の他端の電圧が所定レベル以上に維持され、リミッタ機能が保たれる。また、リミッタ回路３１０Ｅは、キャパシタ１１１０を用いずに構成してもよく、抵抗素子１１００に電流が流れる構成であればよい。具体的には、例えば、抵抗素子１１００とスイッチ回路（例えば、バイポーラトランジスタ）が直列接続され、当該スイッチ回路により抵抗素子１１００を流れる電流のオン及びオフを切り替えてもよい。
【００５７】
図１３は、本発明の第１実施形態に係る電力増幅回路１００の他の構成例（電力増幅回路１００Ｈ）を示す図である。図１３においては説明のため、電力増幅回路１００Ｈが備える構成のうち、ドライブ段の増幅器に関わる構成のみを示す。なお、電力増幅回路１００Ａと同一の要素には同一の符号を付して説明を省略する。電力増幅回路１００Ｈは、電力増幅回路１００Ａに比べて、図６に示される増幅器（カスコード接続されている）と並列接続された増幅器（カスコード接続されていない）をさらに備える。
【００５８】
具体的には、電力増幅回路１００Ｈは、電力増幅回路１００Ａの構成に加え、バイポーラトランジスタ１２００、バイアス回路１３０Ａ，１３０Ｂ、キャパシタ１４０Ａ，１４０Ｂ、及びスイッチ回路１２１０Ａ，１２１０Ｂをさらに備える。また、バイアス回路１３０Ａ（第１バイアス回路），１３０Ｂ（第２バイアス回路）は、図２に示されるバイアス回路１３０の構成に加えて、スイッチ回路２４０Ａ，２４０Ｂをさらに備える。
【００５９】
バイポーラトランジスタ１２００（第５トランジスタ）は、バイポーラトランジスタ１１０と並列に接続され、バイポーラトランジスタ１１０と同様にＲＦ信号ＲＦｉｎを増幅し、増幅信号ＲＦｏｕｔ１を出力する。ただし、バイポーラトランジスタ１２００にはバイポーラトランジスタがカスコード接続されない。
【００６０】
バイアス回路１３０Ａ，１３０Ｂはそれぞれ、バイアス電流（第１バイアス電流、第２バイアス電流）を生成し、バイポーラトランジスタ１１０，１２００のベースに供給する。スイッチ回路２４０Ａ，２４０Ｂ（第２スイッチ回路）は、相補的なオン及びオフの切り替えにより、バイポーラトランジスタ１１０，１２００のうち動作させないバイポーラトランジスタの側のバイアス電流の供給を停止する。図１３は、バイポーラトランジスタ１１０をオンとし、バイポーラトランジスタ１２００をオフとする場合を示している。バイポーラトランジスタはオン時に比べてオフ時の方が耐電圧が高いため、電源電圧ＶCC1をより高い電圧とすることができる。キャパシタ１４０Ａ，１４０ＢはＲＦ信号の直流成分を除去する。
【００６１】
スイッチ回路１２１０Ａ，１２１０Ｂはそれぞれ、バイポーラトランジスタ１１０，１２００のベースと接地との間を接続又は開放することにより、バイポーラトランジスタ１１０，１２００のオン及びオフを切り替える。具体的には、オンにするバイポーラトランジスタ側のスイッチ回路をオフとし、オフにするバイポーラトランジスタ側のスイッチ回路をオンとする。なお、上述の通り増幅器のオン及びオフはバイアス回路１３０Ａ，１３０Ｂによって切り替えることもでき、電力増幅回路１００Ｈはスイッチ回路１２１０Ａ，１２１０Ｂを備えていなくてもよい。
【００６２】
携帯電話等に搭載される電力増幅回路においては、ＲＦ信号の振幅に応じて出力電力のレベルが変動する。例えば、３Ｇ（第３世代移動通信システム）及び４Ｇ（第４世代移動通信システム）に対応した携帯電話の場合、８０ｄＢ程度の利得の変動幅があり、当該利得に伴って電源電圧も変動し得る。具体的には、最大出力電力の場合電源電圧は比較的高く（例えば、１０Ｖ程度）、０ｄＢｍ以下の出力電力の場合電源電圧は比較的低い（例えば、１Ｖ程度）。しかし、図４に示される電力増幅回路１００Ａは、電源電圧ＶCC1が低い場合適切に動作しないおそれがある。例えば、バイポーラトランジスタ１１１のコレクタ電圧Ｖｃ１が１Ｖとなると、バイポーラトランジスタ１１１のベース電圧Ｖｂ１は１Ｖ以下となる。従って、バイポーラトランジスタ１１１のオン電圧が１．３Ｖ程度であるとすると、バイポーラトランジスタ１１１はオフとなり、カスコード接続の効果が得られなくなる。
【００６３】
一方、本実施形態においては、バイアス回路１３０Ａ，１３０Ｂにおけるスイッチ回路２４０Ａ，２４０Ｂを相補的に切り替えることにより、電源電圧ＶCC1が高い電圧値（第２レベル）である場合にはカスコード接続の増幅器を動作させ、低い電圧値（第１レベル）である場合にはカスコード接続されない増幅器を動作させることができる。これにより、電力増幅回路１００Ｈは、電源電圧ＶCC1の変動に応じて動作する増幅器を切り替えることができ、電力増幅回路１００Ａに比べて電力増幅回路１００Ｈが対応する電源電圧の動作範囲が広くなる。また、バイポーラトランジスタの耐電圧は、バイポーラトランジスタのベースのインピーダンスを低くすることによりさらに改善される。従って、スイッチ回路１２１０Ａ，１２１０Ｂの相補的なオン及びオフの切り替えにより、動作させないバイポーラトランジスタのベースを接地することにより、電源電圧ＶCC1としてさらに高い電圧を許容することができる。
【００６４】
図１４は、本発明の第２実施形態に係る電力増幅回路２０００の構成例を示す図である。なお、図１に示される電力増幅回路１００と同一の要素には同一の符号を付して説明を省略する。電力増幅回路２０００は、電力増幅回路１００に比べて、カスコード接続された上段のトランジスタとして、バイポーラトランジスタ１１１，１１３の代わりに電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）２１１１，２１１３を備える。
【００６５】
ＦＥＴ２１１１（第２トランジスタ），２１１３（第７トランジスタ）はそれぞれ、バイポーラトランジスタ１１０，１１２とカスコード接続される。具体的には、ＦＥＴ２１１１のドレインにはインダクタ１４２を通して電源電圧ＶCC1が供給され、ゲートが電圧出力回路１２０に接続され、ソースがバイポーラトランジスタ１１０のコレクタに接続される。これにより、ＦＥＴ２１１１のドレインから、バイポーラトランジスタ１１０によって増幅された増幅信号が出力される。同様に、ＦＥＴ２１１３のドレインにはインダクタ１４３を通して電源電圧ＶCC2が供給され、ゲートが電圧出力回路１２１に接続され、ソースがバイポーラトランジスタ１１２のコレクタに接続される。これにより、ＦＥＴ２１１３のドレインから、バイポーラトランジスタ１１２によって増幅された増幅信号が出力される。以下に、上段のトランジスタとしてＦＥＴを用いる効果について、図１５を参照しつつ説明する。
【００６６】
図１５は、電力増幅回路２０００の一例である電力増幅回路２０００Ａにおける電圧出力回路１２０の構成例（電圧出力回路１２０Ｈ）を示す図である。図１５においては説明のため、電力増幅回路２０００Ａが備える構成のうち、ドライブ段の増幅器に関わる構成のみを示す。なお、以下に示される図１７〜図１９においても同様である。また、電力増幅回路１００Ａと同一の要素には同一の符号を付して説明を省略する。
【００６７】
電圧出力回路１２０Ｈは、図４に示される電圧出力回路１２０Ａに比べて、リミッタ回路３１０Ａを備えない構成である。すなわち、直列接続された抵抗素子３００，３０１の接続点がＦＥＴ２１１１のゲートに接続される。これにより、電圧出力回路１２０Ｈから、ＦＥＴ２１１１のドレイン電圧Ｖｄ１（電源電圧ＶCC1に応じて変動する）が抵抗素子３００，３０１の抵抗値に応じて分圧された電圧が出力電圧Ｖｏｕｔ１（第１電圧）として出力される。なお、以下に後述する通り、電圧出力回路１２０Ｈにおける出力電圧Ｖｏｕｔ１は、電圧出力回路１２０Ａにおける出力電圧より低くてもよい。従って、電圧出力回路１２０Ｈはリミッタ回路３１０Ａを備えていなくてもよいが、リミッタ回路３１０Ａを備えた構成を除く趣旨ではない。
【００６８】
ＦＥＴ２１１１は、例えば、デプレション型のＧａＡｓ系ＨＥＭＴ（Ｈｉｇｈ−Ｅｌｅｃｔｒｏｎ−Ｍｏｂｉｌｉｔｙ−Ｔｒａｎｓｉｓｔｏｒ）である。デプレション型のＨＥＭＴは、ゲート・ソース間電圧Ｖｇｓが負の領域において動作する（すなわち、閾値電圧が０Ｖ以下である）という性質を持つ。なお、閾値電圧とは、ＦＥＴがオフからオンとなるときのゲート・ソース間電圧のことである。デプレション型のＨＥＭＴにおけるドレイン電流は、ゲート・ソース間電圧Ｖｇｓが負から０Ｖに上昇するに伴って増加し、０Ｖの時に最大となる。すなわち、ＦＥＴ２１１１に最大電流を流す場合においても、ゲート・ソース間電圧Ｖｇｓは０Ｖとなる。また、下段のバイポーラトランジスタ１１０のコレクタ電圧（例えば０．５Ｖ程度）をＶｃ０とし、抵抗素子３００による電圧降下をＶｒとする。電力増幅回路２０００Ａにおいて、大電流を流すために必要なドレイン電圧Ｖｄ１は、Ｖｄ１＝Ｖｃ０＋Ｖｇｓ＋Ｖｒ＝Ｖｃ０＋Ｖｒとなる。
【００６９】
一方、図４に示される電力増幅回路１００Ａにおいては、上段がバイポーラトランジスタであるため、当該バイポーラトランジスタ１１１をオンにするためにベース・エミッタ間電圧がオン電圧（例えば、１．３Ｖ程度）以上である必要がある。従って、電力増幅回路１００Ａにおいて、大電流を流すために必要なコレクタ電圧Ｖｃ１は、当該バイポーラトランジスタ１１１のオン電圧をＶｏｎとすると、Ｖｃ１＝Ｖｃ０＋Ｖｏｎ＋Ｖｒとなる。以上により、電力増幅回路２０００Ａは、電力増幅回路１００Ａに比べて、上段のＦＥＴ２１１１のドレイン電圧Ｖｄ１がバイポーラトランジスタ１１１のベース・エミッタ間のオン電圧分低い電圧であっても動作する。言い換えると、電力増幅回路２０００Ａは、電力増幅回路１００Ａに比べて低い電源電圧ＶCC1で同程度の電流を出力することができる。
【００７０】
図１６Ａは、電力増幅回路１００の一例である電力増幅回路１００Ａにおけるバイポーラトランジスタ１１１のコレクタ電圧及び電流の関係を示すグラフである。図１６Ａにおいて、縦軸はバイポーラトランジスタ１１１のコレクタ電流（ｍＡ）を表し、横軸はコレクタ電圧（Ｖ）を表している。当該グラフは、ベース電流を変化させた場合のコレクタ電圧及び電流の関係（実線）及び一定電力出力時のコレクタ電圧及び電流の軌跡（破線）を表している。
【００７１】
図１６Ｂは、電力増幅回路２０００の一例である電力増幅回路２０００ＡにおけるＦＥＴ２１１１のドレイン電圧及び電流の関係を示すグラフである。図１６Ｂにおいて、縦軸はＦＥＴ２１１１のドレイン電流（ｍＡ）を表し、横軸はドレイン電圧（Ｖ）を表している。当該グラフは、ゲート電圧を変化させた場合のドレイン電圧及び電流の関係（実線）及び一定電力出力時のドレイン電圧及び電流の軌跡（破線）を表している。なお、図１６Ａ及び図１６Ｂは、電力増幅動作時において、下段のバイポーラトランジスタ１１０のコレクタ電圧Ｖｃ０を０．５Ｖとし、上段のバイポーラトランジスタ１１１のベース・エミッタ間のオン電圧を１．３Ｖとした場合のグラフである。
【００７２】
図１６Ａ及び図１６Ｂを比較すると、電力増幅回路２０００Ａは電力増幅回路１００Ａに比べて、同出力電流におけるコレクタ電圧値又はドレイン電圧値が１．８−０．５＝１．３Ｖ程度低電圧方向に移動している。なお、当該１．３Ｖは上段のバイポーラトランジスタ１１１のベース・エミッタ間電圧に相当する。
【００７３】
上述の通り、電力増幅回路２０００Ａは、電力増幅回路１００Ａに比べて低い電源電圧ＶCC1で同程度の電流を出力することができる。従って、電力増幅回路２０００Ａは、電力増幅回路１００Ａに比べて電力付加効率をさらに向上させることができる。
【００７４】
なお、上段のトランジスタはデプレション型のＨＥＭＴに限られず、ＭＥＳＦＥＴ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）、又は接合型ＦＥＴ等であってもよい。デプレション型のＦＥＴを用いることにより、電源電圧ＶCC1がより低い電圧値であっても電力増幅回路を動作させることができる。なお、上段のトランジスタとしてエンハンスメント型のＦＥＴを用いる構成を除く趣旨ではない。
【００７５】
図１７は、電力増幅回路２０００の一例である電力増幅回路２０００Ｂにおける電圧出力回路１２０の構成例（電圧出力回路１２０Ｉ）を示す図である。なお、電力増幅回路１００Ａと同一の要素には同一の符号を付して説明を省略する。電圧出力回路１２０Ｉは、図１０に示される電圧出力回路１２０Ｅに比べて、リミッタ回路３１０Ａを備えない構成である。その他の構成及び効果については電圧出力回路１２０Ｅと同様であるため、詳細な説明は省略する。
【００７６】
このような構成によっても、電力増幅回路２０００Ｂは、電力増幅回路１００Ｅに比べて低い電源電圧ＶCC1で同程度の電流を出力することができ、電力付加効率を向上させることができる。
【００７７】
図１８は、電力増幅回路２０００の一例である電力増幅回路２０００Ｃにおける電圧出力回路１２０の構成例（電圧出力回路１２０Ｊ）を示す図である。なお、電力増幅回路１００Ａと同一の要素には同一の符号を付して説明を省略する。電圧出力回路１２０Ｊは、図１１に示される電圧出力回路１２０Ｆに比べて、リミッタ回路３１０Ａを備えない構成である。その他の構成及び効果については電圧出力回路１２０Ｆと同様であるため、詳細な説明は省略する。
【００７８】
このような構成によっても、電力増幅回路２０００Ｃは、電力増幅回路１００Ｆに比べて低い電源電圧ＶCC1で同程度の電流を出力することができ、電力付加効率を向上させることができる。
【００７９】
図１９は、本発明の第２実施形態に係る電力増幅回路２０００の他の構成例（電力増幅回路２０００Ｄ）を示す図である。なお、電力増幅回路２０００Ａと同一の要素には同一の符号を付して説明を省略する。電力増幅回路２０００Ｄは、電力増幅回路２０００Ａの構成に比べて、ＦＥＴ２１１１のドレインに供給される電源電圧ＶCC1がバック・ブースト・コンバータ２２００により生成される。
【００８０】
上述の通り、電力増幅回路２０００においては、電力増幅回路１００に比べて低い電源電圧で同程度の出力電力が得られる。従って、電力増幅回路２０００Ｄが低出力電力モードにおいて動作する場合は、バック・ブースト・コンバータ２２００によりバッテリ電圧ＶBATTを降圧した電源電圧ＶCC1をＦＥＴ２１１１に供給することにより、電力付加効率をより改善することができる。
【００８１】
一方、電力増幅回路２０００Ｄが高出力電力モードにおいて動作する場合は、バック・ブースト・コンバータ２２００により昇圧された電源電圧をＦＥＴ２１１１に供給することができる。ここで、仮に上段のトランジスタがバイポーラトランジスタである場合、エミッタ・コレクタ間電圧の昇圧及び電流量の増加に伴い温度が上昇すると、熱暴走によりトランジスタが破壊され得る。一方、ＦＥＴにおいては、ドレイン・ソース間電圧の昇圧及び電流量の増加に伴い温度が上昇しても、ＦＥＴの寄生抵抗が増大するため、熱暴走が生じにくい。すなわち、電力増幅回路２０００Ｄにおいては、電力増幅回路１００Ａと比べて電源電圧が昇圧されてもＦＥＴの破壊が起こりにくい。従って、電力増幅回路２０００Ｄが高出力電力モードにおいて動作する場合は、バック・ブースト・コンバータ２２００によりバッテリ電圧ＶBATTを昇圧した電源電圧ＶCC1をＦＥＴ２１１１に供給する。これにより、電力増幅回路２０００Ｄにおいては、信頼性を維持しつつ、電力付加効率を向上させることができる。
【００８２】
このように、電力増幅回路２０００Ｄは出力電力のレベルに応じて降圧又は昇圧された電源電圧を供給することができる。なお、電力増幅回路２０００Ｄにおいて、バック・ブースト・コンバータ２２００の代わりにバック・コンバータ又はブースト・コンバータが用いられてもよい。
【００８３】
また、本発明の第２実施形態にかかる構成（すなわち、カスコード接続された上段のトランジスタがＦＥＴである構成）は、上述の電力増幅回路２０００Ａ〜２０００Ｄに限られず、本発明の第１実施形態にかかる他の構成に適用されてもよい。
【００８４】
以上、本発明の例示的な実施形態について説明した。電力増幅回路１００Ａ〜１００Ｈは、ベースにＲＦ信号が入力されるバイポーラトランジスタ１１０と、バイポーラトランジスタ１１０とカスコード接続されたバイポーラトランジスタ１１１と、バイポーラトランジスタ１１１のベースに電源電圧ＶCC1に応じた出力電圧Ｖｏｕｔ１を供給する電圧出力回路１２０Ａ〜１２０Ｇと、を備える。これにより、各バイポーラトランジスタのコレクタ・エミッタ間に印加される電圧は、バイポーラトランジスタの個数によって略等しく分圧され、バイポーラトランジスタの破壊が抑制される。従って、バイポーラトランジスタがカスコード接続されない構成に比べて高い電源電圧を増幅器に供給することができ、信頼性を維持しつつ、電力付加効率を向上させることができる。
【００８５】
また、電力増幅回路１００Ａ〜１００Ｈは、電圧出力回路１２０Ａ〜１２０Ｇにおいて、バイポーラトランジスタ１１１がオンとなるように出力電圧Ｖｏｕｔ１を所定レベル以上に制御するリミッタ回路３１０Ａ〜３１０Ｅを備える。これにより、バイポーラトランジスタ１１１のコレクタ電圧Ｖｃ１が低下した場合においても、出力電圧Ｖｏｕｔ１が所定レベル以上となるように制御される。従って、電源電圧ＶCC1の低下時においても、バイポーラトランジスタ１１１がオンに維持され、カスコード接続の効果が持続する。
【００８６】
また、電力増幅回路１００Ａ〜１００Ｈは、電圧出力回路１２０Ａ〜１２０Ｇにおいて直列接続される抵抗素子３００，３０１を備え、抵抗素子３００，３０１の接続点から出力電圧Ｖｏｕｔ１が出力される。これにより、抵抗素子３００，３０１の抵抗値を調整することにより、バイポーラトランジスタ１１０，１１１に印加される電圧の配分を調整することができる。
【００８７】
また、図４、図６、図８〜図１１及び図１３に示されるように、リミッタ回路３１０Ａ〜３１０Ｄは、抵抗素子３００，３０１と直列接続されたダイオード３２０により構成することができる。なお、リミッタ回路の構成はこれに限られない。
【００８８】
また、電力増幅回路１００Ｄは、リミッタ回路３１０Ｄにおいてダイオード３２０のアノードと接地との間にキャパシタ８００を備える。これにより、ＲＦ信号が電圧出力回路１２０Ｄに流れ込んだ場合においても、当該ＲＦ信号はキャパシタ８００により接地され、ダイオード３２０の順方向電圧Ｖｆの変動が抑制される。従って、大信号入力時における出力電力の低下が抑制される。
【００８９】
また、電力増幅回路１００Ｂ〜１００Ｄ，１００Ｈは、電圧出力回路１２０Ｂ〜１２０Ｄにおいて、制御電圧Ｖｓｗに応じて抵抗素子３００，３０１に流す電流の有無を切り替えるバイポーラトランジスタ５００をさらに備える。これにより、出力電圧Ｖｏｕｔ１にバイポーラトランジスタ５００のコレクタ・エミッタ間電圧が加算されるため、電力増幅回路１００Ａに比べて出力電圧Ｖｏｕｔ１の低下が抑制される。従って、大信号入力時においてもバイポーラトランジスタ１１１の出力電力の低下が抑制される。また、増幅器が動作しない場合に電圧出力回路１２０Ｂ〜１２０Ｄを流れる電流を停止することができ、電力増幅回路の待機電流が低減される。
【００９０】
また、電力増幅回路１００Ｃは、リミッタ回路３１０Ｃにおいて、ダイオード３２０のアノードに追加的な電流を供給する電流出力回路７００を備える。これにより、大信号入力時にＲＦ信号の振幅が大きく変動する場合においても、ダイオード３２０がオンに保たれ、出力電力の低下が抑制される。
【００９１】
また、図８に示されるように、電流出力回路７００は、制御電圧Ｖｓｗに応じてエミッタからダイオード３２０に電流を出力するバイポーラトランジスタ７１１により構成することができる。なお、電流出力回路の構成はこれに限られない。
【００９２】
また、電力増幅回路１００Ｅは、電圧出力回路１２０Ｅにおいて、抵抗素子３００，３０１の接続点と接地との間に、直列接続された抵抗素子９００及びキャパシタ９１０をさらに備える。これにより、抵抗素子９００の抵抗値及びキャパシタ９１０の容量値の調整により、出力電圧Ｖｏｕｔ１の直流電圧と交流電圧の分圧比をそれぞれ独立に設定することができ、出力電圧Ｖｏｕｔ１の電圧値の振幅の変動が制御される。このような構成においても、大信号入力時における出力電力の低下が抑制される。
【００９３】
また、電力増幅回路１００Ｈは、電力増幅回路１００Ａの構成に加え、図６に示される増幅器（カスコード接続されている）と並列接続された増幅器（カスコード接続されていない）をさらに備える。これにより、電源電圧ＶCC1が高い場合にはカスコード接続された増幅器を動作させ、低い場合にはカスコード接続されていない増幅器を動作させることができる。従って、電力増幅回路１００Ｈは、電源電圧ＶCC1の変動に応じて動作する増幅器を切り替えることができ、電力増幅回路１００Ａに比べて電力増幅回路１００Ｈが対応する電源電圧の動作範囲が広くなる。
【００９４】
また、電力増幅回路２０００Ａ〜２０００Ｄは、ベースにＲＦ信号が入力されるバイポーラトランジスタ１１０と、バイポーラトランジスタ１１０とカスコード接続されたＦＥＴ２１１１と、ＦＥＴ２１１１のゲートに電源電圧ＶCC1に応じた出力電圧Ｖｏｕｔ１を供給する電圧出力回路１２０Ｈ〜１２０Ｊと、を備える。これにより、電力増幅回路２０００Ａ〜２０００Ｄは、電力増幅回路１００に比べて低い電源電圧で同程度の電流を出力することができる。従って、電力増幅回路２０００Ａ〜２０００Ｄは、電力増幅回路１００に比べて電力付加効率をさらに向上させることができる。
【００９５】
なお、ＦＥＴ２１１１，２１１３は特に限定されないが、例えば閾値電圧が０Ｖ以下であるデプレション型のＦＥＴであってもよい。デプレション型のＦＥＴを用いることにより、電源電圧ＶCC1，ＶCC2がより低い電圧値であっても電力増幅回路を動作させることができる。
【００９６】
また、電力増幅回路２０００Ｄは、バック・ブースト・コンバータ２２００をさらに備える。これにより、電力増幅回路２０００Ｄは、出力電力のレベルに応じて降圧又は昇圧された電源電圧を供給することができる。従って、昇圧又は降圧のいずれの場合においても、電力付加効率を向上させることができる。
【００９７】
また、電力増幅回路１００Ａ〜１００Ｈ，２０００Ａ〜２０００Ｄにおいては、トランジスタがカスコード接続された増幅器をドライブ段について適用した例を示しているが、当該増幅器が適用される段はドライブ段に限られず、パワー段に適用してもよく、双方の段に適用してもよい。
【００９８】
なお、本実施形態においては増幅器の段数が二段の例を示しているが、増幅器の段数は二段に限られず、一段であってもよく、三段以上であってもよい。この場合、いずれの段にカスコード接続された増幅器を適用してもよい。
【００９９】
また、電力増幅回路１００Ａ〜１００Ｈが備える各要素はそれぞれ組み合わせて構成されていてもよい。１つの例として、図１３に示される電力増幅回路１００Ｈにおいて、電圧出力回路１２０Ｂの代わりに図１０に示される電圧出力回路１２０Ｅを適用してもよい。他の例として、電圧出力回路１２０Ａ〜１２０Ｇに、インダクタ１４２を通さずに直接電源電圧ＶCC1が供給されてもよい。なお、各要素の組み合わせの例はこれに限られない。
【０１００】
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【０１０１】
１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ，１００Ｆ，１００Ｇ，１００Ｈ，２０００，２０００Ａ，２０００Ｂ，２０００Ｃ，２０００Ｄ  電力増幅回路
１１０，１１１，１１２，１１３，２１０，５００，７１０，７１１，１２００  バイポーラトランジスタ
１２０，１２０Ａ，１２０Ｂ，１２０Ｃ，１２０Ｄ，１２０Ｅ，１２０Ｆ，１２０Ｇ，１２０Ｈ，１２０Ｉ，１２０Ｊ，１２１  電圧出力回路
１３０，１３０Ａ，１３０Ｂ，１３１  バイアス回路
１４０，１４６，１４７，１４０Ａ，１４０Ｂ，１４１，８００，９１０，１１１０  キャパシタ
１４２，１４３，１４４，１４５  インダクタ
１５０，１５１，１５２  整合回路
２００，２０１，３２０，７２０，７２１  ダイオード
２２０，３００，３０１，９００，１１００  抵抗素子
２３０，７３０，１１２０  電流源
３１０Ａ，３１０Ｂ，３１０Ｃ，３１０Ｄ，３１０Ｅ  リミッタ回路
７００  電流出力回路
２４０Ａ，２４０Ｂ，１２１０Ａ，１２１０Ｂ  スイッチ回路
２１１１，２１１３  ＦＥＴ
２２００  バック・ブースト・コンバータ
【図１】
2017225104.tif 000003
【図２】
2017225104.tif 000004
【図３】
2017225104.tif 000005
【図４】
2017225104.tif 000006
【図５】
2017225104.tif 000007
【図６】
2017225104.tif 000008
【図７】
2017225104.tif 000009
【図８】
2017225104.tif 000010
【図９】
2017225104.tif 000011
【図１０】
2017225104.tif 000012
【図１１】
2017225104.tif 000013
【図１２】
2017225104.tif 000014
【図１３】
2017225104.tif 000015
【図１４】
2017225104.tif 000016
【図１５】
2017225104.tif 000017
【図１６Ａ】
2017225104.tif 000018
【図１６Ｂ】
2017225104.tif 000019
【図１７】
2017225104.tif 000020
【図１８】
2017225104.tif 000021
【図１９】
2017225104.tif 000022