(57)【要約】【課題】固体撮像素子を構成する複数の画素のそれぞれに複数の受光素子が設けられた半導体装置において、配線数の増大に起因して半導体装置の性能が低下することを防ぐ。【解決手段】フォトダイオードＰＤ１、ＰＤ２を有する画素ＰＥにおいて、フォトダイオードＰＤ１に接続された転送トランジスタＴＸ１と、フォトダイオードＰＤ２に接続された転送トランジスタＴＸ２とのそれぞれを、同一のゲート電極ＧＥ１により制御することにより、転送トランジスタＴＸ１、ＴＸ２の制御用配線の数を低減する。【選択図】図３
2017085065.tif 000002
【特許請求の範囲】
【請求項１】
第１フォトダイオードおよび第２フォトダイオードを含む画素を備えた固体撮像素子を有する半導体装置であって、
半導体基板と、
前記半導体基板の活性領域の上面に並んで形成された前記第１フォトダイオードおよび前記第２フォトダイオードと、
前記半導体基板上に形成されたゲート電極と、
前記ゲート電極を有し、前記第１フォトダイオード内の電荷を浮遊拡散容量部に転送する第１転送トランジスタと、
前記ゲート電極を有し、前記第２フォトダイオード内の電荷を前記浮遊拡散容量部に転送する第２転送トランジスタと、
を有する、半導体装置。
【請求項２】
請求項１記載の半導体装置において、
平面視において、前記第１フォトダイオードの面積は、前記第２フォトダイオードの面積よりも大きい、半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記第１転送トランジスタのしきい値電圧は、前記第２転送トランジスタのしきい値電圧よりも小さい、半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記第１転送トランジスタを構成する前記ゲート電極の直下の前記半導体基板の上面に形成された、第１導電型を有する第１半導体領域と、
前記第２転送トランジスタを構成する前記ゲート電極の直下の前記半導体基板の上面に形成された、前記第１導電型を有する第２半導体領域と、
をさらに有し、
前記第１転送トランジスタおよび前記第２転送トランジスタは、前記第１導電型と異なる第２導電型の電界効果トランジスタであり、
前記第１半導体領域の前記第１導電型の不純物の濃度は、前記第２半導体領域の前記第１導電型の不純物の濃度よりも小さい、半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記半導体基板の上面に形成された、第１導電型を有するウェル領域と、
前記第１導電型と異なる第２導電型を有し、前記ウェル領域の上面に並んで形成された、第３半導体領域および第４半導体領域と、
をさらに有し、
前記第３半導体領域は、前記第１フォトダイオードを構成し、前記第４半導体領域は、前記第２フォトダイオードを構成し、
前記第３半導体領域の前記第２導電型の不純物の濃度は、前記第４半導体領域の前記第２導電型の不純物の濃度よりも小さい、半導体装置。
【請求項６】
請求項１記載の半導体装置において、
前記画素内には、前記第１転送トランジスタおよび前記第２転送トランジスタを含む複数の転送トランジスタと、前記第１フォトダイオードおよび前記第２フォトダイオードを含む複数のフォトダイオードとが形成されており、
前記複数の転送トランジスタを構成するゲート電極の数は、前記複数のフォトダイオードの数よりも少ない、半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記ゲート電極に電気的に接続された配線をさらに有する、半導体装置。
【請求項８】
請求項１記載の半導体装置において、
前記固体撮像素子は、表面照射型の固体撮像素子である、半導体装置。
【請求項９】
請求項１記載の半導体装置において、
前記固体撮像素子は、裏面照射型の固体撮像素子である、半導体装置。
【請求項１０】
請求項１記載の半導体装置において、
前記画素の直上に形成されたレンズをさらに有し、
前記レンズは、平面視において円形の形状を有し、
平面視において、前記レンズの中心は、前記画素内の前記第１フォトダイオードと前記画素内の前記第２フォトダイオードとの間に位置している、半導体装置。
【請求項１１】
請求項１記載の半導体装置において、
平面視において、前記第１フォトダイオードの形状と、前記第２フォトダイオードの形状とは、互いに異なる、半導体装置。
【請求項１２】
請求項１記載の半導体装置において、
前記固体撮像素子の画素アレイ部には、複数の前記画素が行列状に配置され、
前記画素内の前記第１フォトダイオードと前記第２フォトダイオードとは、第１方向に並んで配置され、
前記第１方向に対して直交する第２方向において、前記第１フォトダイオードと前記第２フォトダイオードとは、交互に並んで配置されている、半導体装置。
【請求項１３】
請求項１記載の半導体装置において、
前記第１転送トランジスタを構成する前記ゲート電極のゲート長は、前記第２転送トランジスタを構成する前記ゲート電極のゲート長よりも小さい、半導体装置。
【請求項１４】
第１フォトダイオードおよび第２フォトダイオードを含む画素を備えた固体撮像素子を有する半導体装置の製造方法であって、
（ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板の上面に第１導電型を有するウェル領域を形成する工程、
（ｃ）前記半導体基板上にゲート電極を形成する工程、
（ｄ）前記第１導電型と異なる第２導電型を有し、前記ウェル領域の上面に並ぶ第１半導体領域および第２半導体領域を形成する工程、
（ｅ）前記ゲート電極を有し、前記第１半導体領域内の電荷を浮遊拡散容量部に転送する第１転送トランジスタと、前記ゲート電極を有し、前記第２半導体領域内の電荷を前記浮遊拡散容量部に転送する第２転送トランジスタとを形成する工程、
を有し、
前記第１半導体領域は、前記第１フォトダイオードを構成し、前記第２半導体領域は、前記第２フォトダイオードを構成する、半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法において、
（ｂ１）前記（ｂ）工程の後、前記（ｃ）工程の前に、前記半導体基板の上面の第１領域に前記第１導電型を有する第３半導体領域を形成する工程、
（ｂ２）前記（ｂ）工程の後、前記（ｃ）工程の前に、前記半導体基板の上面の第２領域に前記第１導電型を有する第４半導体領域を形成する工程、
をさらに有し、
前記（ｃ）工程では、前記第３半導体領域および前記第４半導体領域のぞれぞれの直上に前記ゲート電極を形成し、
前記第３半導体領域は、前記第１転送トランジスタのチャネル領域を構成し、前記第４半導体領域は、前記第２転送トランジスタのチャネル領域を構成し、
前記第３半導体領域の前記第１導電型の不純物の濃度は、前記第４半導体領域の前記第１導電型の不純物の濃度よりも小さい、半導体装置の製造方法。
【請求項１６】
請求項１４記載の半導体装置の製造方法において、
前記第１半導体領域の前記第２導電型の不純物の濃度は、前記第２半導体領域の前記第２導電型の不純物の濃度よりも小さい、半導体装置の製造方法。
【請求項１７】
請求項１４記載の半導体装置の製造方法において、
（ｆ）前記（ｅ）工程の後、前記半導体基板上に、前記ゲート電極に電気的に接続された配線を形成する工程をさらに有する、半導体装置の製造方法。
【請求項１８】
請求項１４記載の半導体装置の製造方法において、
前記第１転送トランジスタを構成する前記ゲート電極のゲート長は、前記第２転送トランジスタを構成する前記ゲート電極のゲート長よりも小さい、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、固体撮像素子を含む半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
デジタルカメラを用いて高品質の動画を撮像する為には、自動焦点検出を高速かつ精度よく行うことが重要である。近年では、２つの光電変換部を備えた画素を複数搭載した固体撮像素子を用い、像面位相差検出方式により自動焦点調整を行うデジタルカメラが開発されている。
【０００３】
特許文献１（特開２００４−２２８６４５号公報）には、画素同士の間隔が小さい固体撮像素子において、画素上のマイクロレンズを非線形なピッチで配置することが記載されている。また、特許文献２（特開２０１３−９３５５４号公報）には、画素同士の間隔が小さく、１つの画素に２つのフォトダイオードを配置した固体撮像素子において、画素上のマイクロレンズの形状を変更することが記載されている。また、非特許文献１には、画素同士の間隔が小さい場合の画素パターンレイアウトが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２２８６４５号公報
【特許文献２】特開２０１３−９３５５４号公報
【非特許文献】
【０００５】
【非特許文献１】ペルスヴァル・コウドレイン（Perceval Coudrain）、外９名，「トゥウォーズ  ア  スリー−ディメンショナル  バック−イルミネイテッド  ミニチュアライズド  シーモス  ピクセル  テクノロジー  ユージング  １００ナノメートル  インター−レイヤー  コンタクツ（Towards a Three-Dimensional Back-Illuminated Miniaturized CMOS Pixel Technology using 100nm Inter-Layer Contacts）」，「２００９  インターナショナル  イメージ  センサー  ワークショップ（アイ・アイ・エス・ダブリュー），セッション  ０２−０２（2009 International Image Sensor Workshop (IISW),session 02-02）」，（ノルウェー），２００９年６月２５日〜２８日
【発明の概要】
【発明が解決しようとする課題】
【０００６】
１つの画素内に複数のフォトダイオードを有する固体撮像素子では、特に画素が微細化した場合、平面視において各フォトダイオードに隣接して配置されるゲート電極であって、フォトダイオードに生じた電荷を転送する転送トランジスタのゲート電極の幅が縮小し、当該電荷の転送能力が低下する問題が生じる。
【０００７】
また、各画素の微細化に伴い、画素内の複数のフォトダイオードのそれぞれに接続された転送トランジスタの制御に用いられる複数の配線が、平面視において占める面積が大きくなる。このため、フォトダイオードの開口率および感度が低下する問題が生じる。
【０００８】
その他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
一実施の形態である半導体装置は、複数のフォトダイオードを有する画素において、当該複数のフォトダイオードのそれぞれに接続された複数の転送トランジスタを、当該複数のフォトダイオードよりも少ない数のゲート電極により制御するものである。
【００１１】
また、一実施の形態である半導体装置の製造方法は、複数のフォトダイオードと、当該複数のフォトダイオードのそれぞれに接続された複数の転送トランジスタとを形成する工程を有し、当該複数の転送トランジスタを、当該複数のフォトダイオードよりも少ない数のゲート電極により制御するものである。
【発明の効果】
【００１２】
本願において開示される一実施の形態によれば、半導体装置の性能を向上させることができる。特に、固体撮像素子の撮像特性を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１である半導体装置の構成を示す概略図である。
【図２】本発明の実施の形態１である半導体装置を示す平面図である。
【図３】本発明の実施の形態１である半導体装置を示す平面図である。
【図４】図３のＡ−Ａ線における断面図である。
【図５】図３のＢ−Ｂ線における断面図である。
【図６】本発明の実施の形態１である半導体装置を示す等価回路図である。
【図７】本発明の実施の形態１である半導体装置の製造工程のフローを示す図である。
【図８】本発明の実施の形態１である半導体装置の製造工程を説明する断面図である。
【図９】図８に続く半導体装置の製造工程を説明する平面図である。
【図１０】図８に続く半導体装置の製造工程を説明する断面図である。
【図１１】図９に続く半導体装置の製造工程を説明する平面図である。
【図１２】図９に続く半導体装置の製造工程を説明する断面図である。
【図１３】図１１に続く半導体装置の製造工程を説明する平面図である。
【図１４】図１１に続く半導体装置の製造工程を説明する断面図である。
【図１５】図１３に続く半導体装置の製造工程を説明する平面図である。
【図１６】図１３に続く半導体装置の製造工程を説明する断面図である。
【図１７】図１５に続く半導体装置の製造工程を説明する平面図である。
【図１８】図１５に続く半導体装置の製造工程を説明する断面図である。
【図１９】図１７に続く半導体装置の製造工程を説明する平面図である。
【図２０】図１９に続く半導体装置の製造工程を説明する平面図である。
【図２１】図２０に続く半導体装置の製造工程を説明する平面図である。
【図２２】図２０に続く半導体装置の製造工程を説明する断面図である。
【図２３】図２１に続く半導体装置の製造工程を説明する平面図である。
【図２４】図２１に続く半導体装置の製造工程を説明する断面図である。
【図２５】本発明の実施の形態１の変形例である半導体装置を示す平面図である。
【図２６】本発明の実施の形態２である半導体装置を示す平面図である。
【図２７】本発明の実施の形態２の変形例である半導体装置を示す平面図である。
【図２８】本発明の実施の形態３である半導体装置を示す平面図である。
【図２９】比較例である半導体装置を示す平面図である。
【図３０】比較例である半導体装置を示す平面図である。
【図３１】本発明の実施の形態１である半導体装置の転送動作を示すポテンシャル構造図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
【００１５】
また、以下では、画素のウェル領域がＰ型半導体領域からなり、フォトダイオードをＮ型半導体領域により構成する場合について説明するが、当該ウェル領域および当該フォトダイオードのそれぞれが反対の導電型を有する場合についても同様の効果を奏する。また、以下では、固体撮像素子の上面側から光を入射する素子を例として説明するが、ＢＳＩ（Back Side Illumination、裏面照射）型の固体撮像素子においても、同様の構造またはプロセスフローを用いた場合にも、後述する所定の効果を奏することができる。
【００１６】
また、符号「−」および「＋」は、導電型がＮ型またはＰ型の不純物の相対的な濃度を表しており、例えばＮ型不純物の場合は、「Ｎ−」、「Ｎ」、「Ｎ＋」の順に不純物濃度が高くなる。
【００１７】
（実施の形態１）
以下に、図１〜図６を用いて、本実施の形態の半導体装置の構造を説明する。図１は、本実施の形態である半導体装置の構成を示す概略図である。図２は、本実施の形態の半導体装置である固体撮像素子が有する複数の画素を拡大して示す平面図である。図３は、本実施の形態の半導体装置である固体撮像素子が有する１つの画素を拡大して示す平面図である。図４は、図３のＡ−Ａ線における断面図である。図５は、図３のＢ−Ｂ線における断面図である。
【００１８】
ここでは画素の一例として、ＣＭＯＳイメージセンサにおいて画素実現回路として使用される４トランジスタ型の画素を想定して説明を行うが、それに限るものではない。すなわち、各画素には、２つのフォトダイオードを含む受光部の周囲に、周辺トランジスタである３つのトランジスタと転送トランジスタとが配置されている。ここで、周辺トランジスタとは、リセットトランジスタ、増幅トランジスタおよび選択トランジスタを指す。
【００１９】
本実施の形態の半導体装置である固体撮像素子は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサであって、図１に示すように、画素アレイ部ＰＥＡと、読み出し回路ＣＣ１、ＣＣ２と、出力回路ＯＣと、行選択回路ＲＣと、制御回路ＣＯＣと、記憶回路ＭＣとを備えている。
【００２０】
画素アレイ部ＰＥＡには、複数の画素ＰＥが行列状に配置されている。つまり、固体撮像素子を構成する半導体基板の上面には、複数の画素ＰＥが、半導体基板の主面に沿うＸ軸方向およびＹ軸方向に並んでいる。図１に示すＸ軸方向は、固体撮像素子を構成する半導体基板の主面に沿う方向であって、画素ＰＥが配列されている行方向に沿う方向である。また、当該半導体基板の主面に沿う方向であって、当該Ｘ軸方向に対して直交するＹ軸方向は、画素ＰＥが配列されている列方向に沿う方向である。つまり、画素ＰＥはマトリクス状に並んで配置されている。
【００２１】
複数の画素ＰＥのそれぞれは、照射される光の強度に応じた信号を生成する。行選択回路ＲＣは、複数の画素ＰＥを行単位で選択する。行選択回路ＲＣによって選択された画素ＰＥは、生成した信号を後述する出力線ＯＬ（図６参照）に出力する。読み出し回路ＣＣ１、ＣＣ２は、画素アレイ部ＰＥＡを間に挟むようにＹ軸方向で互いに対向して配置されている。読み出し回路ＣＣ１、ＣＣ２のそれぞれは、画素ＰＥから出力線ＯＬに出力された信号を読み出して出力回路ＯＣに出力する。記憶回路ＭＣは、出力線ＯＬから出力された上記信号を一時的に記憶する記憶部である。
【００２２】
読み出し回路ＣＣ１は、複数の画素ＰＥのうち、当該読み出し回路ＣＣ１側の半分の画素ＰＥの信号を読み出し、読み出し回路ＣＣ２は、当該読み出し回路ＣＣ２側の残りの半分の画素ＰＥの信号を読み出す。出力回路ＯＣは、読み出し回路ＣＣ１、ＣＣ２が読み出した画素ＰＥの信号を、本固体撮像素子の外部に出力する。制御回路ＣＯＣは、本固体撮像素子全体の動作を統括的に管理し、本固体撮像素子の他の構成要素の動作を制御する。記憶回路ＭＣは、画素ＰＥ内の２つのフォトダイオードのうちの一方から出力された信号を記憶することで、当該２つのフォトダイオードのそれぞれから出力される電荷の大きさを測るために用いられる。
【００２３】
図２に、画素アレイ部ＰＥＡ（図１参照）のうち、１つのマイクロレンズＭＬと平面視において重なる１つの画素ＰＥが８つ並んでいるレイアウトを示す。つまり各画素ＰＥは１つのマイクロレンズＭＬを有している。ここでは、マイクロレンズＭＬの輪郭を破線で示している。図２に示すように、行列方向に並ぶ複数の画素ＰＥのうち、列方向（Ｙ軸方向）において隣り合う２つの画素ＰＥは、活性領域により接続されている。言い換えれば、当該２つの画素ＰＥは、転送トランジスタのドレイン領域である浮遊拡散容量部ＦＤを共有している。
【００２４】
Ｙ軸方向において隣り合い、互いに浮遊拡散容量部ＦＤを共有する２つの画素ＰＥは、例えば、Ｘ軸方向に延びる軸を中心として、互いに線対称なレイアウトを有している。
【００２５】
図３に、画素アレイ部ＰＥＡ（図１参照）のうち、１つのマイクロレンズＭＬと平面視において重なる１つの画素ＰＥを示す。ここでは、マイクロレンズＭＬの輪郭を破線で示している。また、ゲート電極ＧＥ１と平面視において重なる活性領域の輪郭と、半導体領域ＣＨ１、ＣＨ２の輪郭とを破線で示している。また、半導体領域ＣＨ１、ＣＨ２の形成位置を分かりやすくするため、半導体領域ＣＨ１、ＣＨ２の形成された領域にハッチングを付している。図３では、フォトダイオードおよびその周辺のトランジスタなどを示しているが、それらの上に設けられた層間絶縁膜、配線およびマイクロレンズなどの図示は省略している。
【００２６】
１つの画素ＰＥの面積の大部分は、半導体基板ＳＢ（図４参照）の上面に形成されたフォトダイオードＰＤ１、ＰＤ２を含む受光部が占めている。当該受光部の周囲には複数の周辺トランジスタが配置されており、受光部の活性領域ＡＲおよび周辺トランジスタの活性領域のそれぞれの周縁は、素子分離領域ＥＩにより囲まれている。リセットトランジスタＲＳＴ、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬは、画素ＰＥ無いに形成された周辺トランジスタである。
【００２７】
上記受光部の活性領域ＡＲは、平面視において矩形の形状を有している。当該活性領域ＡＲ内には、Ｘ軸方向においてフォトダイオードＰＤ１、ＰＤ２が並んで配置されている。フォトダイオードＰＤ１、ＰＤ２は互いに離間して形成されており、平面視において、フォトダイオードＰＤ１、ＰＤ２はいずれも矩形の形状を有している。ただし、平面視において、フォトダイオードＰＤ１、ＰＤ２は互いに同じ面積を有しておらず、フォトダイオードＰＤ１の面積は、フォトダイオードＰＤ２の面積よりも大きい。したがって、平面視において、フォトダイオードＰＤ１、ＰＤ２の互いの形状は異なっており、画素ＰＥ内において、線対称の関係を有しておらず、点対称の関係も有してない。
【００２８】
各周辺トランジスタは同一の活性領域に形成されており、当該活性領域は上記受光部の活性領域ＡＲの１辺に沿ってＸ軸方向に延在している。また、活性領域ＡＲの他の１辺であって、周辺トランジスタが隣接していない１辺に沿って、活性領域ＡＲのフォトダイオードＰＤ１をソース領域とする転送トランジスタＴＸ１と、活性領域ＡＲのフォトダイオードＰＤ２をソース領域とする転送トランジスタＴＸ２とが形成されている。
【００２９】
転送トランジスタＴＸ１をオン状態とすることで、転送トランジスタＴＸ１はフォトダイオードＰＤ１に発生した電荷Ｌ１を浮遊拡散容量部ＦＤに転送する。転送トランジスタＴＸ２をオン状態とすることで、転送トランジスタＴＸ２はフォトダイオードＰＤ２に発生した電荷Ｒ１を浮遊拡散容量部ＦＤに転送する。
【００３０】
各周辺トランジスタは、Ｙ軸方向に延在するゲート電極ＧＥを有している。また、転送トランジスタＴＸ１および転送トランジスタＴＸ２のそれぞれは、Ｘ軸方向に延在するゲート電極ＧＥ１を有している。本実施の形態の主な特徴は、転送トランジスタＴＸ１、ＴＸ２のそれぞれが、１つのゲート電極ＧＥ１を共有している点にある。したがって、転送トランジスタＴＸ１、ＴＸ２のそれぞれは、ゲート電極ＧＥ１に電気的に接続された同一の配線を用いて制御する。ゲート電極ＧＥ、ＧＥ１は例えばポリシリコンからなり、半導体基板上にゲート絶縁膜ＧＦ（図５参照）を介して形成されている。ゲート電極ＧＥ１は、矩形の平面図を有するフォトダイオードＰＤ１の１辺に隣接し、当該１辺に沿って延在している。
【００３１】
浮遊拡散容量部ＦＤは、活性領域ＡＲ内に形成されている。浮遊拡散容量部ＦＤは電気的に浮遊状態にあるため、リセットトランジスタＲＳＴを動作させなければ、浮遊拡散容量部ＦＤ内に蓄積された電荷は保持される。
【００３２】
周辺トランジスタが形成された活性領域においては、Ｘ軸方向においてリセットトランジスタＲＳＴ、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬが順に並んで配置されている。リセットトランジスタＲＳＴと増幅トランジスタＡＭＩとは、互いのドレイン領域を共有している。また、リセットトランジスタＲＳＴのソース領域は、転送トランジスタＴＸ１、ＴＸ２のそれぞれのドレイン領域、つまり浮遊拡散容量部ＦＤに接続されている。増幅トランジスタＡＭＩのソース領域は、選択トランジスタＳＥＬのドレイン領域として機能する。選択トランジスタＳＥＬのソース領域は、出力線ＯＬ（図６参照）に接続されている。
【００３３】
転送トランジスタＴＸ１、ＴＸ２のそれぞれのドレイン領域、選択トランジスタＳＥＬのソース領域、リセットトランジスタＲＳＴのソース領域および増幅トランジスタＡＭＩのドレイン領域は、半導体基板の主面に形成されたＮ＋型の半導体領域である。それらの半導体領域の上面には、コンタクトプラグＣＰがそれぞれ接続されている。また、ゲート電極ＧＥおよびＧＥ１のそれぞれの上面にもコンタクトプラグＣＰが接続されている。各コンタクトプラグＣＰの上面には、半導体基板上に層間絶縁膜（図示しない）を介して形成された配線（図示しない）が接続されている。
【００３４】
なお、図示はしていないが、各画素ＰＥの半導体基板の主面には、接地電位ＧＮＤ（図６参照）が印加される半導体領域である基板コンタクト部が、素子分離領域ＥＩから露出して配置されている。基板コンタクト部にコンタクトプラグを介して接地電位が印加されることで、半導体基板上面のウェルの電位を０Ｖに固定され、これにより、周辺トランジスタのしきい値電圧のばらつきの発生を防ぐことができる。
【００３５】
受光部である活性領域ＡＲ内においてＸ軸方向に並ぶフォトダイオード（第１受光素子）ＰＤ１およびフォトダイオード（第２受光素子）ＰＤ２は、いずれもＹ軸方向に延在する半導体素子である。つまり、フォトダイオードＰＤ１、ＰＤ２のそれぞれの長手方向はＹ軸方向に沿う。
【００３６】
後述するように、フォトダイオードＰＤ１は、半導体基板の主面に形成されたＮ−型半導体領域Ｎ１と、Ｐ−型の半導体領域であるウェル領域ＷＬとからなる。同様に、フォトダイオードＰＤ２は、半導体基板の主面に形成されたＮ−型半導体領域Ｎ２と、ウェル領域ＷＬとからなる。図３に示す受光素子であるフォトダイオードＰＤ１、ＰＤ２は、Ｎ−型半導体領域Ｎ１、Ｎ２の形成領域にそれぞれ形成されているものとみなすことができる。活性領域ＡＲ内において、Ｎ−型半導体領域Ｎ１、Ｎ２が形成された領域のそれぞれの周囲には、Ｐ−型のウェル領域ＷＬが形成されている。ウェル領域ＷＬには、Ｐ型の不純物（例えばＢ（ホウ素））が導入されている。
【００３７】
活性領域ＡＲは平面視において矩形形状を有しているが、矩形の４辺のうちの１辺には突出部が２つ形成されており、それらの突出部は、延在した先で接続されている。つまり、活性領域ＡＲは、これらの突出部と、受光部の矩形のパターンとからなる環状の平面図を有している。当該環状の平面図の内側には素子分離領域ＥＩが形成されている。それらの突出部には、転送トランジスタＴＸ１、ＴＸ２のそれぞれのドレイン領域である浮遊拡散容量部ＦＤが形成されている。また、当該２つの突出部の直上を跨ぐように、１つのゲート電極ＧＥ１が配置されている。
【００３８】
Ｎ−型半導体領域Ｎ１、Ｎ２のそれぞれには、Ｎ型の不純物（例えばヒ素（Ａｓ）またはＰ（リン））が導入されている。ただし、Ｎ−型半導体領域Ｎ１、Ｎ２のそれぞれの当該不純物の濃度は同一ではない。Ｎ−型半導体領域Ｎ１のＮ型不純物の濃度は、Ｎ−型半導体領域Ｎ２のＮ型不純物の濃度よりも小さい。したがって、フォトダイオードＰＤ１の単位堆積当たりの飽和電子数は、フォトダイオードＰＤ２の単位堆積当たりの飽和電子数よりも小さい。また、転送トランジスタＴＸ１によりフォトダイオードＰＤ１内の電位を完全転送するために必要な空乏化電位は、転送トランジスタＴＸ２によりフォトダイオードＰＤ２内の電位を完全転送するために必要な空乏化電位よりも小さい。
【００３９】
Ｎ−型半導体領域Ｎ１、Ｎ２は、Ｘ軸方向において、互いに異なる幅を有している。Ｙ軸方向におけるＮ−型半導体領域Ｎ１、Ｎ２のそれぞれの長さは同じであるが、Ｘ軸方向におけるＮ−型半導体領域Ｎ１の長さは、Ｘ軸方向におけるＮ−型半導体領域Ｎ２の長さよりも大きい。よって、Ｎ−型半導体領域Ｎ１、Ｎ２は互いに同じ面積を有しておらず、Ｎ−型半導体領域Ｎ１の面積は、Ｎ−型半導体領域Ｎ２の面積よりも大きい。
【００４０】
フォトダイオードＰＤ１を構成するＮ−型半導体領域Ｎ１と浮遊拡散容量部ＦＤとの間の活性領域ＡＲの上面であって、ゲート電極ＧＥ１の直下の半導体基板の上面には、Ｐ型の不純物（例えばＢ（ホウ素））が導入された、Ｐ型の半導体領域ＣＨ１が形成されている。つまり、転送トランジスタＴＸ１のチャネル領域に、半導体領域ＣＨ１が形成されている。
【００４１】
また、フォトダイオードＰＤ２を構成するＮ−型半導体領域Ｎ２と浮遊拡散容量部ＦＤとの間の活性領域ＡＲの上面であって、ゲート電極ＧＥ１の直下の半導体基板の上面には、Ｐ型の不純物（例えばＢ（ホウ素））が導入された、Ｐ型の半導体領域ＣＨ２が形成されている。つまり、転送トランジスタＴＸ２のチャネル領域に、半導体領域ＣＨ２が形成されている。半導体領域ＣＨ１、ＣＨ２のＰ型不純物の濃度は、ウェル領域ＷＬのＰ型不純物の濃度よりも大きい。
【００４２】
半導体領域ＣＨ１のＰ型不純物の濃度は、半導体領域ＣＨ２のＰ型不純物の濃度よりも小さい。このため、転送トランジスタＴＸ１のしきい値電圧は、転送トランジスタＴＸ２のしきい値電圧よりも小さい。つまり、転送トランジスタＴＸ１、ＴＸ２は、同一のゲート電極ＧＥ１を共有しているが、ゲート電極ＧＥ１に印加するゲート電圧を低く制御することで、転送トランジスタＴＸ２がオフ状態を維持したまま、転送トランジスタＴＸ１のみをオン状態にすることができる。
【００４３】
したがって、ゲート電極ＧＥ１に電位を印加した場合、必ず転送トランジスタＴＸ１、ＴＸ２の両方がオン状態となり、フォトダイオードＰＤ１、ＰＤ２の電荷が浮遊拡散容量部ＦＤに転送されるわけではない。つまり、ゲート電極ＧＥ１に所定の電位を印加することで、フォトダイオードＰＤ１内の電荷のみを浮遊拡散容量部ＦＤに転送し、その後、ゲート電極ＧＥ１に、より高い電位を印加することで、フォトダイオードＰＤ２内の電荷を浮遊拡散容量部ＦＤに転送することができる。
【００４４】
転送トランジスタＴＸ２をオンさせずに転送トランジスタＴＸ１をオンさせるためにゲート電極ＧＥ１に印加する電位の値は、フォトダイオードＰＤ１の空乏化電位より大きく、フォトダイオードＰＤ２の空乏化電位より小さい。また、転送トランジスタＴＸ２をオンさせるためにゲート電極ＧＥ１に印加する電位の値は、フォトダイオードＰＤ１、ＰＤ２のそれぞれの空乏化電位よりも大きい。
【００４５】
なお、転送トランジスタＴＸ２をオンさせるためにゲート電極ＧＥ１に電位を印加すると、転送トランジスタＴＸ１もオン状態となるが、その前にフォトダイオードＰＤ１の電荷を完全転送しているため、転送トランジスタＴＸ２をオンさせてもフォトダイオードＰＤ１から浮遊拡散容量部ＦＤに電位が転送されることはない。
【００４６】
このように、本実施の形態では、１つの画素内に複数のフォトダイオードを形成する場合において、当該画素内のフォトダイオードの数よりも少ない数のゲート電極を用いて、各フォトダイオードの電荷を個別に転送することができる。
【００４７】
図４には、１つの画素ＰＥ内のフォトダイオードＰＤ１、ＰＤ２が並ぶ方向に沿う断面図であって、フォトダイオードＰＤ１、ＰＤ２を含む断面図を示している。図４および以下の説明で用いる断面図では、半導体基板ＳＢ上に積層された複数の層間絶縁膜同士の境界の図示を省略している。
【００４８】
図４に示すように、Ｎ型の単結晶シリコンなどからなる半導体基板ＳＢの上面には、Ｐ−型のウェル領域ＷＬが形成されている。ウェル領域ＷＬ上には、活性領域ＡＲと、他の活性領域とを区画する素子分離領域ＥＩが形成されている。素子分離領域ＥＩは例えば酸化シリコン膜からなり、半導体基板ＳＢの上面に形成された溝内に埋め込まれている。
【００４９】
ウェル領域ＷＬの上面には、Ｎ−型半導体領域Ｎ１、Ｎ２が隔てられて形成されている。Ｎ−型半導体領域Ｎ１とＰＮ接合を形成するウェル領域ＷＬはフォトダイオードＰＤ１のアノードとして機能する。Ｎ−型半導体領域Ｎ２とＰＮ接合を形成するウェル領域ＷＬはフォトダイオードＰＤ２のアノードとして機能する。Ｎ−型半導体領域Ｎ１とＮ−型半導体領域Ｎ２とは、素子分離領域ＥＩに挟まれた一つの活性領域ＡＲ内に設けられている。
【００５０】
このように、画素に形成された活性領域ＡＲ内には、Ｎ−型半導体領域Ｎ１およびウェル領域ＷＬからなるフォトダイオードＰＤ１と、Ｎ−型半導体領域Ｎ２およびウェル領域ＷＬからなるフォトダイオードＰＤ２とが形成されている。活性領域ＡＲ内のフォトダイオードＰＤ１、ＰＤ２は、半導体基板ＳＢの上面にウェル領域ＷＬが露出している領域を挟むようにして、並んで配置されている。
【００５１】
Ｎ−型半導体領域Ｎ１、Ｎ２の形成深さは、ウェル領域ＷＬの形成深さよりも浅い。また、素子分離領域ＥＩが埋め込まれた半導体基板ＳＢの上面の溝の深さは、Ｎ−型半導体領域Ｎ１、Ｎ２の形成深さよりも浅い。
【００５２】
半導体基板ＳＢ上には、素子分離領域ＥＩ、フォトダイオードＰＤ１およびＰＤ２を覆うように層間絶縁膜ＩＬが形成されている。層間絶縁膜ＩＬは、複数の絶縁膜を積層した積層膜である。層間絶縁膜ＩＬ内には、複数の配線層が積層されており、最下層の配線層には、層間絶縁膜ＩＬに覆われた配線Ｍ１が形成されている。配線Ｍ１上には層間絶縁膜ＩＬを介して配線Ｍ２が形成されており、配線Ｍ２上には層間絶縁膜ＩＬを介して配線Ｍ３が形成されている。層間絶縁膜ＩＬの上部にはカラーフィルタＣＦが形成されており、カラーフィルタＣＦ上にはマイクロレンズＭＬが形成されている。固体撮像素子の動作時において、光はマイクロレンズＭＬおよびカラーフィルタＣＦを介して、フォトダイオードＰＤ１、ＰＤ２に照射される。
【００５３】
フォトダイオードＰＤ１、ＰＤ２を含む活性領域ＡＲの直上には配線は形成されていない。これは、マイクロレンズＭＬから入射した光が配線により遮蔽され、画素の受光部であるフォトダイオードＰＤ１、ＰＤ２に照射されなくなることを防ぐためである。また、活性領域ＡＲ以外の領域に配線Ｍ１〜Ｍ３を配置することで、周辺トランジスタなどが形成された活性領域において光電変換が起こることを防いでいる。
【００５４】
ここでは、図４の左右の両側に配線を示しているが、画素ＰＥにおいて転送トランジスタＴＸ１、ＴＸ２（図３参照）は１つのゲート電極ＧＥ１（図３参照）により制御することができるため、転送トランジスタＴＸ１、ＴＸ２を制御するための配線は１系統あれば足りる。つまり、転送トランジスタＴＸ１、ＴＸ２を動作させて、フォトダイオードＰＤ１、ＰＤ２のそれぞれの電荷を別々に転送するために、転送トランジスタＴＸ１、ＴＸ２のそれぞれの制御用の配線であって、互いに電気的に絶縁された２つの配線を設ける必要はない。
【００５５】
よって、例えば、図の右側の配線Ｍ１〜Ｍ３を転送トランジスタＴＸ１、ＴＸ２の制御用に用い、図の左側の配線Ｍ１〜Ｍ３を、その他の用途に使用することができる。すなわち、転送トランジスタＴＸ１、ＴＸ２のそれぞれを、互いに絶縁された別々の配線により制御する場合に比べて、配線数を低減することができる。
【００５６】
図５には、１つの画素ＰＥ内のゲート電極ＧＥ１が並ぶ方向に沿う断面図であって、ゲート電極ＧＥ１、半導体領域ＣＨ１およびＣＨ２を含む断面図を示している。図５に示すように、ウェル領域ＷＬ上には、活性領域ＡＲと、他の活性領域とを区画する素子分離領域ＥＩが形成されている。活性領域ＡＲの半導体基板ＳＢの主面上には、ゲート絶縁膜ＧＦを介してゲート電極ＧＥ１が形成されている。ゲート絶縁膜ＧＦは、例えば酸化シリコン膜からなる。
【００５７】
ウェル領域ＷＬの上面には、半導体領域ＣＨ１、ＣＨ２が互いに隔てられて形成されている。半導体領域ＣＨ１、ＣＨ２の間の半導体基板ＳＢの主面には溝が形成され、当該溝内には素子分離領域ＥＩが形成されている。互いに離間する半導体領域ＣＨ１、ＣＨ２のそれぞれの上面は、ゲート絶縁膜ＧＦおよびゲート絶縁膜ＧＦ上の１つのゲート電極ＧＥ１により覆われている。半導体領域ＣＨ１、ＣＨ２の形成深さは、Ｎ−型半導体領域Ｎ１、Ｎ２（図４参照）の形成深さよりも浅く、素子分離領域ＥＩの底面よりも浅い。
【００５８】
次に、図６に１つの画素の回路図を示す。図６は、本実施の形態の半導体装置を示す等価回路図である。図１に示す複数の画素ＰＥのそれぞれが、図６に示す回路を有している。図６に示すように、画素は、光電変換を行うフォトダイオードＰＤ１、ＰＤ２と、フォトダイオードＰＤ１で発生した電荷を転送する転送トランジスタＴＸ１と、フォトダイオードＰＤ２で発生した電荷を転送する転送トランジスタＴＸ２とを有している。また、画素は、転送トランジスタＴＸ１、ＴＸ２から転送される電荷を蓄積する浮遊拡散容量部ＦＤと、浮遊拡散容量部ＦＤの電位を増幅する増幅トランジスタＡＭＩとを有している。画素はさらに、増幅トランジスタＡＭＩで増幅された電位を、読み出し回路ＣＣ１、ＣＣ２（図１参照）の一方に接続された出力線ＯＬに出力するか否かを選択する選択トランジスタＳＥＬと、フォトダイオードＰＤ１、ＰＤ２のカソードおよび浮遊拡散容量部ＦＤの電位を所定電位に初期化するリセットトランジスタＲＳＴとを備えている。転送トランジスタＴＸ１、ＴＸ２、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬのそれぞれは、例えばＮ型のＭＯＳトランジスタである。
【００５９】
フォトダイオードＰＤ１、ＰＤ２のそれぞれのアノードには、マイナス側電源電位である接地電位ＧＮＤが印加されている。フォトダイオードＰＤ１のカソードは、転送トランジスタＴＸ１のソースに接続されている。フォトダイオードＰＤ２のカソードは、転送トランジスタＴＸ２のソースに接続されている。電荷検出部である浮遊拡散容量部ＦＤは、転送トランジスタＴＸ１、ＴＸ２のそれぞれのドレインと、リセットトランジスタＲＳＴのソースと、増幅トランジスタＡＭＩのゲートとに接続されている。
【００６０】
リセットトランジスタＲＳＴのドレインと、増幅トランジスタＡＭＩのドレインとには、プラス側電源電位ＶＣＣが印加される。増幅トランジスタＡＭＩのソースは、選択トランジスタＳＥＬのドレインに接続されている。選択トランジスタＳＥＬのソースは、上述の読み出し回路ＣＣ１、ＣＣ２のいずれか一方に接続された出力線ＯＬに接続されている。
【００６１】
ここで、転送トランジスタＴＸ１、ＴＸ２のそれぞれのゲート電極は互いに電気的に接続されている。しかし、転送トランジスタＴＸ１のしきい値電圧は、転送トランジスタＴＸ２のしきい値電圧よりも小さいため、ゲート電極ＧＥ１に印加するゲート電圧を比較的低く制御することで、転送トランジスタＴＸ２のオフ状態を維持したまま、転送トランジスタＴＸ１のみをオン状態にすることができる。つまり、フォトダイオードＰＤ１、ＰＤ２のそれぞれの電荷を個別に浮遊拡散容量部ＦＤに転送することができる。
【００６２】
次に、図６に示す１つの画素の回路図を用いて、本実施の形態の半導体装置の動作について説明する。固体撮像素子の動作としては、撮像動作および自動合焦動作が挙げられる。
【００６３】
まず、撮像をする際の画素の動作について説明する。この場合にはまず、転送トランジスタＴＸ１、ＴＸ２およびリセットトランジスタＲＳＴのゲート電極に所定電位を印加して、転送トランジスタＴＸ１、ＴＸ２およびリセットトランジスタＲＳＴをいずれもオン状態とする。これにより、フォトダイオードＰＤ１、ＰＤ２に残存する電荷および浮遊拡散容量部ＦＤに蓄積された電荷がプラス側電源電位ＶＣＣに向かって流れて、フォトダイオードＰＤ１、ＰＤ２および浮遊拡散容量部ＦＤの電荷が初期化される。その後、リセットトランジスタＲＳＴをオフ状態とする。
【００６４】
次に、入射光がフォトダイオードＰＤ１、ＰＤ２のＰＮ接合に照射されて、フォトダイオードＰＤ１、ＰＤ２のそれぞれにおいて光電変換が起こる。その結果、フォトダイオードＰＤ１には電荷Ｌ１が発生し、フォトダイオードＰＤ２には電荷Ｒ１が発生する。このように、フォトダイオードＰＤ１、ＰＤ２は、入射光の光量に応じた信号電荷を光電変換によりそれらの内部に生成する受光素子、つまり光電変換素子である。
【００６５】
次に、これらの電荷を浮遊拡散容量部ＦＤに転送する。撮像動作においては、画素ＰＥ内の２つのフォトダイオードＰＤ１、ＰＤ２を１つの光電変換部と見なして動作させるため、フォトダイオードＰＤ１、ＰＤ２の各電荷を１つの信号として合成して読み出す。すなわち、撮像動作においては、２つのフォトダイオードＰＤ１、ＰＤ２のそれぞれにおいて発生した電荷信号を、加算して一つの画素情報として取得する。
【００６６】
したがって、フォトダイオードＰＤ１、ＰＤ２のそれぞれの電荷を別々に読み出す必要はない。ここでは、転送トランジスタＴＸ１およびＴＸ２のゲート電極がオンする電圧を当該ゲート電極に印加させることで、電荷Ｌ１、Ｒ１を浮遊拡散容量部ＦＤに転送する。これにより、浮遊拡散容量部ＦＤは、フォトダイオードＰＤ１、ＰＤ２から転送されてきた電荷を蓄積する。これにより、浮遊拡散容量部ＦＤの電位が変化する。
【００６７】
次に、選択トランジスタＳＥＬをオン状態にして、変化後の浮遊拡散容量部ＦＤの電位を、増幅トランジスタＡＭＩによって増幅することで、浮遊拡散容量部ＦＤの電位変動に対応する電気信号を、出力線ＯＬに出力する。つまり、選択トランジスタＳＥＬを動作させることで、増幅トランジスタＡＭＩが出力する電気信号を外部に出力する。これにより、読み出し回路ＣＣ１、ＣＣ２（図１参照）の一方は、出力線ＯＬの電位を読み出す。
【００６８】
続いて、像面位相差式の自動合焦を行う際の画素の動作について説明する。本実施の形態の半導体装置である固体撮像素子は、１つの画素内に複数の光電変換部（例えばフォトダイオード）を設けたものである。このように画素内に複数のフォトダイオードを設けているのは、当該固体撮像素子を、例えば像面位相差型の自動焦点検出システムを有するデジタルカメラに利用した場合に、自動合焦の精度および速度を向上させることができるためである。
【００６９】
このようなデジタルカメラでは、合焦時には、画素内の２つのフォトダイオードのそれぞれにおいて、１つの被写体からの撮像出力が原理上同じになる。また、合焦せずにピントがずれている場合、画素内の一方のフォトダイオードと、もう一方のフォトダイオードとのそれぞれが検出した信号の大きさにずれが生じる。像面位相差方式の自動合焦動作では、２つのフォトダイオードから得られる信号のずれ量、つまり位相差から、合焦に必要なレンズの駆動量を算出し、短時間での自動合焦を実現することができる。
【００７０】
このように、画素内に複数のフォトダイオードを設ければ、固体撮像素子内に微細なフォトダイオードをより多く形成することができるため、自動合焦の精度を向上させることができる。したがって、自動合焦を行う際には、上記撮像動作と異なり、画素内の複数のフォトダイオードのそれぞれに生じた電荷を別々に読み出す必要がある。
【００７１】
自動焦点検出の動作においては、まず、転送トランジスタＴＸ１、ＴＸ２およびリセットトランジスタＲＳＴのゲート電極に所定電位を印加し、転送トランジスタＴＸ１、ＴＸ２およびリセットトランジスタＲＳＴをともにオン状態とする。これにより、フォトダイオードＰＤ１、ＰＤ２および浮遊拡散容量部ＦＤの電荷を初期化する。その後、リセットトランジスタＲＳＴをオフ状態とする。
【００７２】
次に、入射光がフォトダイオードＰＤ１、ＰＤ２のＰＮ接合に照射されて、フォトダイオードＰＤ１、ＰＤ２のそれぞれで光電変換が起こる。その結果、フォトダイオードＰＤ１、ＰＤ２のそれぞれに電荷が発生する。つまり、フォトダイオードＰＤ１に電荷Ｌ１が生じ、フォトダイオードＰＤ２に電荷Ｒ１が生じる。
【００７３】
次に、これらの電荷のうちの一方を浮遊拡散容量部ＦＤに転送する。ここでは、まず、転送トランジスタＴＸ１をオンさせることで、フォトダイオードＰＤ１の電荷Ｌ１を浮遊拡散容量部ＦＤに読み出し、浮遊拡散容量部ＦＤの電位を変化させる。このとき、転送トランジスタＴＸ１、ＴＸ２が共有するゲート電極に電位を印加するが、転送トランジスタＴＸ１がオン状態となり、かつ、転送トランジスタＴＸ２がオン状態とならない大きさの電位を印加する必要がある。
【００７４】
その後、選択トランジスタＳＥＬをオン状態にして、変化後の浮遊拡散容量部ＦＤの電位を、増幅トランジスタＡＭＩによって増幅し、続いて、出力線ＯＬに出力する。つまり、電荷検出部である浮遊拡散容量部ＦＤの電位変動に対応する電気信号を、増幅トランジスタＡＭＩにより増幅して出力する。これにより、読み出し回路ＣＣ１、ＣＣ２（図１参照）の一方は、出力線ＯＬの電位を読み出す。これにより読み出された電荷Ｌ１、つまり信号Ｌ１は、記憶回路ＭＣ（図１参照）に記憶される。
【００７５】
このとき、浮遊拡散容量部ＦＤにはフォトダイオードＰＤ１で生じた電荷Ｌ１が残っており、浮遊拡散容量部ＦＤの電位は変化したままとなっている。また、フォトダイオードＰＤ２内の電荷Ｒ１は未だ転送されていない。
【００７６】
次に、転送トランジスタＴＸ２をオンさせることで、フォトダイオードＰＤ２の電荷Ｒ１を浮遊拡散容量部ＦＤに読み出し、浮遊拡散容量部ＦＤの電位をさらに変化させる。転送トランジスタＴＸ２をオンさせると、転送トランジスタＴＸ１もオンするため、フォトダイオードＰＤ１、ＰＤ２の両方の電荷が合成されて転送され得る。しかし、ここでは既にフォトダイオードＰＤ１内の電荷Ｌ１は転送済みであるため、フォトダイオードＰＤ２の電荷Ｒ１のみが浮遊拡散容量部ＦＤに転送される。
【００７７】
これにより、浮遊拡散容量部ＦＤにおいては、元々蓄積されていたフォトダイオードＰＤ１の電荷Ｌ１と、その後転送されたフォトダイオードＰＤ２の電荷Ｒ１とが合成された電荷が蓄積される。つまり、浮遊拡散容量部ＦＤ内にはＬ１＋Ｒ１の電荷が蓄積される。
【００７８】
その後、選択トランジスタＳＥＬをオン状態にして、変化後の浮遊拡散容量部ＦＤの電位を、増幅トランジスタＡＭＩによって増幅し、続いて、出力線ＯＬに出力する。これにより、読み出し回路ＣＣ１、ＣＣ２（図１参照）の一方は、出力線ＯＬの電位を読み出す。これにより読み出された電荷Ｌ１＋Ｒ１からフォトダイオードＰＤ２に生じた電荷Ｒ１を算出するため、次のような計算を行う。すなわち、当該電荷Ｌ１＋Ｒ１の値から、記憶回路ＭＣ（図１参照）に記憶された電荷Ｌ１の値を引く。これにより、フォトダイオードＰＤ２の電荷Ｒ１を読み出すことができる。このような演算は、例えば制御回路ＣＯＣ（図１参照）にて行われる。
【００７９】
次に、画素アレイ部ＰＥＡ（図１参照）の各画素ＰＥ内のフォトダイオードＰＤ１、ＰＤ２の検出した信号Ｌ１、Ｒ１のずれ量、つまり位相差から、合焦に必要なレンズの駆動量を算出し、自動合焦点の検出を行う。
【００８０】
なお、上記のようにフォトダイオードＰＤ１、ＰＤ２のそれぞれの電荷を順に読み出す際、先に読み出しを行う対象をフォトダイオードＰＤ２の電荷Ｒ１とし、その後にフォトダイオードＰＤ１の電荷Ｌ１を読み出してもよい。
【００８１】
また、自動合焦時の他の動作として、合成した電荷Ｌ１＋Ｒ１から電荷Ｒ１を算出する動作を省略する方法も考えられる。つまり、先に転送トランジスタＴＸ１をオンさせて電荷Ｌ１を読み出して記憶回路ＭＣに記憶した後、リセットトランジスタＲＳＴをオンさせることで浮遊拡散容量部ＦＤをリセットさせれば、その後転送トランジスタＴＸ２をオンさせることでフォトダイオードＰＤ２の電荷Ｒ１を単独で読み出すことができる。この場合も電荷Ｌ１を記憶回路ＭＣ（図１参照）に記憶する必要があるが、上記のような計算を行わなくとも、電荷Ｌ１と電荷Ｒ１とを単独で読み出すことができる。
【００８２】
上記のように、撮像動作と自動合焦動作とでは、特に転送トランジスタＴＸ１、ＴＸ２の動作が異なる。自動合焦動作では転送トランジスタＴＸ１、ＴＸ２のそれぞれを順にオンする工程が必要であるが、撮像動作では転送トランジスタＴＸ１、ＴＸ２の両方をオンすればよい。
【００８３】
本実施の形態の固体撮像素子をデジタルカメラに用いた場合、静止画および動画のいずれの撮像においても、上記撮像動作を各画素において行う。また、動画の撮像においては、撮像とともに上記自動合焦動作を各画素において行う。
【００８４】
次に、図３１に示すポテンシャル構造図を用いて、本実施の形態の半導体装置における転送動作について説明する。図３１は、本実施の形態の半導体装置における転送動作を示すポテンシャル構造図である。図３１では、図の上側よりも下側の方がポテンシャルが深い。つまり、図の縦軸はポテンシャルを表わしており、図の下側の方がポテンシャルが低い。言い換えれば、図の下側の方がポテンシャルの電圧設定値が大きい。
【００８５】
図の左側にはフォトダイオードＰＤ１、ＰＤ２のそれぞれにおいて電荷が蓄積された状態のポテンシャルを示す。図の中央には、転送トランジスタＴＸ１、ＴＸ２の（図３参照）のオン状態およびオフ状態のポテンシャルを示す。図の右側には、電荷が転送された浮遊拡散容量部におけるポテンシャルを示す。ここでいうフォトダイオードＰＤ１、ＰＤ２のポテンシャルとは、フォトダイオードＰＤ１、ＰＤ２のそれぞれに蓄積された電荷を完全転送するために必要な電位、つまり空乏化電位を指す。
【００８６】
図３１に示すように、フォトダイオードＰＤ１に電荷が蓄積されていても、転送トランジスタＴＸ１（図３参照）がオフ状態である場合、そのポテンシャルＴｏｆｆはフォトダイオードＰＤ１のポテンシャルより高いため、ポテンシャルＴｏｆｆが障壁となり、当該電荷は浮遊拡散容量部側に移らない。つまり、転送トランジスタＴＸ１のゲート電極をオンさせて、フォトダイオードＰＤ１から浮遊拡散容量部に電荷を転送させるためには、当該ゲート電極の直下のポテンシャル値をフォトダイオードＰＤ１に設定された空乏化電位より低いポテンシャルでオンするようにしきい値電圧を設定する必要がある。
【００８７】
ここでは、転送トランジスタＴＸ１をオン状態にすれば、転送トランジスタＴＸ１のポテンシャルＴｘａがフォトダイオードＰＤ１のポテンシャルよりも低くなるため、フォトダイオードＰＤ１に蓄積された電荷が浮遊拡散容量部に移動し、浮遊拡散容量部に当該電荷がポテンシャルＦＤ１として蓄積される。
【００８８】
ただし、フォトダイオードＰＤ２を構成するＮ−型半導体領域Ｎ２（図３参照）の不純物濃度は、フォトダイオードＰＤ１を構成するＮ−型半導体領域Ｎ１（図３参照）の不純物濃度よりも大きいため、フォトダイオードＰＤ２のポテンシャルはフォトダイオードＰＤ１のポテンシャルおよびオン状態の転送トランジスタＴＸ１のポテンシャルＴｘａよりも低い。よって、転送トランジスタＴＸ１をオンさせても、フォトダイオードＰＤ２の電荷は浮遊拡散容量部に移らない。
【００８９】
次に、転送トランジスタＴＸ２をオン状態にすれば、ポテンシャルＴｘｂがフォトダイオードＰＤ２のポテンシャルよりも深くなるため、フォトダイオードＰＤ２に蓄積された電荷が浮遊拡散容量部に移動し、浮遊拡散容量部に当該電荷がポテンシャルＦＤ２として蓄積される。
【００９０】
なお、ポテンシャルＦＤ２は、浮遊拡散容量部にフォトダイオードＰＤ１の電荷とフォトダイオードＰＤ２の電荷とが蓄積された状態のポテンシャルである。このポテンシャルＦＤ２がポテンシャルＴｘｂよりも高くなると、フォトダイオードＰＤ１、ＰＤ２の電荷の全てを浮遊拡散容量部に転送することができない。よって、浮遊拡散容量部は、フォトダイオードＰＤ１、ＰＤ２の両方の電荷を保持できる程度のポテンシャルの深さを有している必要がある。浮遊拡散容量部のポテンシャルの深さは、浮遊拡散容量部に導入するＮ型不純物の濃度により調整することができる。ただし、ノイズの発生を防ぐ観点からは、浮遊拡散容量部ＦＤ（図３参照）の面積は極力小さい方が好ましく、ポテンシャル深さも浅い方が好ましい。
【００９１】
上記のように、フォトダイオードＰＤ１の電荷を浮遊拡散容量部の中に転送した後、フォトダイオードＰＤ２の電荷を加算させることも可能であるが、フォトダイオードＰＤ１の電荷を浮遊拡散容量部の中に転送して読み出した後、一旦浮遊拡散容量部内の電荷をリセットし、続いて浮遊拡散容量部にフォトダイオードＰＤ２の電荷を転送してもよい。
【００９２】
次に、図２９に示す比較例を用いて、本実施の形態の半導体装置の効果を説明する。図２９は、比較例である半導体装置を構成する画素を示す平面図である。
【００９３】
図２９に示す画素ＰＥＸでは、転送トランジスタＴＸ１のゲート電極Ｇ１と、ＴＸ２転送トランジスタＴＸ２のゲート電極Ｇ２とが別々に設けられており、半導体領域ＣＨ１、ＣＨ２（図３参照）が形成されていない。また、Ｎ−型半導体領域Ｎ１、Ｎ２は互いに線対称なレイアウトを有しており、Ｎ−型半導体領域Ｎ１、Ｎ２のそれぞれの不純物濃度は同じである。当該比較例の画素ＰＥＸは、上記の特徴を除くその他の構造について、図３などを用いて説明した本実施の形態の画素ＰＥと同様の構造を有している。
【００９４】
つまり、比較例において、Ｎ−型半導体領域Ｎ１、Ｎ２のそれぞれの面積は、互いに同じであり、フォトダイオードＰＤ１、ＰＤ２のそれぞれの空乏化電位は、互いに同じであり、転送トランジスタＴＸ１、ＴＸ２のそれぞれのしきい値電圧は、互いに同じである。ここで、ゲート電極Ｇ１、Ｇ２のそれぞれの上面にはコンタクトプラグＣＰを介して別々の配線（図示しない）が接続されている。したがって、それらの２系統の配線を用いて、ゲート電極Ｇ１、Ｇ２に電位を別々のタイミングで印加することができるため、転送トランジスタＴＸ１、ＴＸ２を個別に制御することができる。
【００９５】
このような比較例の画素ＰＥＸを有する固体撮像素子では、以下のような問題が生じる。
【００９６】
すなわち、１つの画素内に２つのフォトダイオードを有する固体撮像素子では、それらのフォトダイオードのそれぞれに接続された転送トランジスタを画素内に２つ設ける必要がある。このとき、図２９に示す比較例の画素ＰＥＸのように、２つの転送トランジスタＴＸ１、ＴＸ２のそれぞれを構成し、互いに電気的に絶縁されたゲート電極Ｇ１、Ｇ２を形成することが考えられる。この場合、ゲート電極Ｇ１を制御するための配線（図示しない）と、ゲート電極Ｇ２を制御するための配線（図示しない）とを設ける必要がある。
【００９７】
比較例の半導体装置が、半導体基板の主面側から照射された光を受光する固体撮像素子（表面照射型の固体撮像素子）である場合、それらの配線により照射光が遮られることを防ぐため、それらの配線を、画素内の受光部に対して平面視において重ならない位置、つまり画素アレイ部内に並ぶ画素同士の間の領域の直上に形成する必要がある。
【００９８】
このように、画素ＰＥＸ内に２つのフォトダイオードＰＤ１、ＰＤ２を設ける場合は、画素内に１つだけフォトダイオードを設ける場合に比べて、転送トランジスタの数が倍になる。また、２つの転送トランジスタＴＸ１、ＴＸ２を、互いに分離された２つのゲート電極Ｇ１、Ｇ２を用いて制御しようとすると、画素内に１つだけフォトダイオードを設ける場合に比べて、転送トランジスタの制御用配線も２倍の数となる。
【００９９】
ここで、当該制御用配線を配置する領域を確保する必要があるが、受光部の直上には配線を配置することは感度低下の問題を引き起こすため、当該制御用配線は、隣り合う画素ＰＥＸ同士の間に配置しなければならない。よって、２つの転送トランジスタＴＸ１、ＴＸ２を、互いに分離された２つのゲート電極Ｇ１、Ｇ２を用いて制御する場合、複数の画素ＰＥＸ同士の間隔を縮小することが困難となる問題が生じる。
【０１００】
また、配線の増加により、消費電力が増加する問題、および、配線による遮光が起こる問題などが生じる。増加した配線により入射光が遮られる場合、フォトダイオードＰＤ１、ＰＤ２に照射される光の量が減るため、画素ＰＥＸの受光部の開口率が低下して、画素ＰＥＸの感度が低下する問題が生じる。また、配線による遮光が起こると、像面位相差方式の自動合焦動作において、各フォトダイオードＰＤ１、ＰＤ２のそれぞれから得られる信号のずれ量を精度よく検出することが困難となるため、自動合焦の速度および精度が低下する問題が生じる。
【０１０１】
また、比較例のように、１つの画素ＰＥＸ内にフォトダイオードＰＤ１、ＰＤ２を有する固体撮像素子では、平面視において各フォトダイオードＰＤ１、ＰＤ２に隣接して配置され、互いに分離されたゲート電極Ｇ１、Ｇ２のそれぞれのＸ軸方向の幅が、縮小することが考えられる。この場合、ゲート電極Ｇ１、Ｇ２のそれぞれの幅が小さいために、転送トランジスタを用いてフォトダイオード内の上記電荷を転送する能力が低下する虞がある。
【０１０２】
比較的小型のデジタルカメラでは、固体撮像素子の画素面積が小さく、画素同士の間隔を小さくすることが求められるため、上記の問題が特に顕著となる。また、裏面照射型の固体撮像素子であっても、制御用配線増加により充放電電流が増加し、これにより消費電力が増加する問題が生じる。
【０１０３】
これに対し、本実施の形態の半導体装置は、図３に示すように、１つの画素ＰＥ内のフォトダイオードＰＤ１、ＰＤ２のそれぞれに接続された転送トランジスタＴＸ１、ＴＸ２のそれぞれのゲート電極を、１つのゲート電極ＧＥ１により構成している。したがって、転送トランジスタＴＸ１、ＴＸ２を、１つの制御用配線を用いて動作させることができる。なお、ここでいう１つの制御用配線とは、所定の層に形成された１層の配線を指すのではなく、ビアなどを介して電気的に接続された、複数層の配線からなる１系統の配線を指す。
【０１０４】
つまり、本実施の形態では、画素内にフォトダイオードを１つのみ形成する固体撮像素子に比べ、画素内のフォトダイオードの数および転送トランジスタの数が倍になっているが、転送トランジスタの制御用配線の増加を防ぐことができる。したがって、配線数の増加を防ぐことができるため、配線による遮光が生じることを防ぎつつ、隣り合う画素同士の間隔を縮小することが容易となる。
【０１０５】
よって、表面照射型の固体撮像素子では、画素の感度特性が悪化することを防ぐことができる。また、画素同士の間隔を縮小することが可能となるため、半導体装置の微細化、固体撮像素子の高画素化、受光部の開口率の増大、および画素の感度特性の向上を実現することができる。また、配線数の増加を防ぐことで、固体撮像素子の消費電力の増大を防ぐことができる。したがって、半導体装置の性能を向上させることができる。また、裏面照射型の固体撮像素子では、消費電力の増大を防ぐことができる。
【０１０６】
また、本実施の形態では、フォトダイオードの数に対する転送トランジスタのゲート電極の数を少ない構成を採用し、かつ、画素内の２つのフォトダイオードのそれぞれの電荷を区別して読み取ることを可能としている。このことは、図３に示す転送トランジスタＴＸ１のチャネル領域と、転送トランジスタＴＸ２のチャネル領域とのそれぞれに、互いに不純物濃度が異なる半導体領域ＣＨ１、ＣＨ２を形成し、これにより、転送トランジスタＴＸ１、ＴＸ２のそれぞれのしきい値電圧の大きさに差を設けることで実現可能である。これにより、ゲート電極ＧＥ１に印加する電位を制御することで、フォトダイオードＰＤ１、ＰＤ２のそれぞれの電荷を順に検出することができる。
【０１０７】
また、画素ＰＥ内にフォトダイオードＰＤ１、ＰＤ２を有する固体撮像素子において、フォトダイオードＰＤ１、ＰＤ２に隣接するゲート電極ＧＥ１は、分割されずに延在しているため、転送トランジスタＴＸ１、ＴＸ２のそれぞれのゲート電極ＧＥ１のＸ軸方向の幅が縮小することを防ぐことができる。よって、転送トランジスタＴＸ１、ＴＸ２を用いてフォトダイオードＰＤ１、ＰＤ２のそれぞれの電荷を転送する能力が、低下することを防ぐことができる。
【０１０８】
ここで、画素内の２つの転送トランジスタのそれぞれのしきい値電圧が異なる場合、２つのフォトダイオードのそれぞれの電荷を完全転送するためには、それらのフォトダイオードのそれぞれの空乏化電位を変更しなければならない場合がある。そこで、本実施の形態では、Ｎ−型半導体領域Ｎ１のＮ型不純物の濃度を、Ｎ−型半導体領域Ｎ２のＮ型不純物の濃度よりも小さく設定している。
【０１０９】
したがって、フォトダイオードＰＤ１の単位堆積当たりの飽和電子数は、フォトダイオードＰＤ２の単位堆積当たりの飽和電子数よりも小さく、フォトダイオードＰＤ１内の空乏化電位は、フォトダイオードＰＤ２の空乏化電位よりも小さい。これにより、フォトダイオードＰＤ１、ＰＤ２のそれぞれの電荷を転送しようとした際に、転送トランジスタＴＸ１、ＴＸ２のそれぞれのしきい値電圧が異なることに起因して、フォトダイオードＰＤ１、ＰＤ２に電荷が残ることを防ぐことができる。つまり、リセットノイズなどが生じることで、電荷信号を正確に検出することが困難となり、合焦の速度および精度が低下することなどを防ぐことができる。
【０１１０】
ただし、２つのフォトダイオードのそれぞれにおいて、光電変換により生じた電子が蓄積される数（飽和電子数）に差がある場合、合焦状態であっても、それらのフォトダイオードのそれぞれから得られる電荷量に差が生じる。よって、自動合焦を精度よく行うためには、２つのフォトダイオードのそれぞれの飽和電子数に差があることを考慮して、それらのフォトダイオードから得られる電荷信号の大きさが合焦時に同じになるように、例えば飽和電子数が小さい方のフォトダイオードから得られる電荷信号を比較的大きく増幅するなどの補正を行うことが考えられる。このような補正を行うことは、電荷検出の精度の向上、固体撮像素子の製造コストの低下、固体撮像素子の消費電力の低下、および、固体撮像素子の動作速度の向上を実現する観点から、好ましくない。
【０１１１】
そこで、本実施の形態では、平面視におけるフォトダイオードＰＤ１の面積を、平面視におけるフォトダイオードＰＤ２の面積よりも大きくしている。このように、フォトダイオードＰＤ１、ＰＤ２、面積および形状に差を設けることで、フォトダイオードＰＤ１、ＰＤ２同士の単位堆積当たりの飽和電子数に差を設けたまま、フォトダイオードＰＤ１、ＰＤ２同士の飽和電子数を同じにすることができる。
【０１１２】
なお、上記のように２つのフォトダイオードＰＤ１、ＰＤ２の電荷転送を１つのゲート電極ＧＥ１を用いて行う場合、フォトダイオードＰＤ１、ＰＤ２同士の相互において、チャネル領域のＰ型不純物濃度に差を設けること、Ｎ型不純物濃度に差を設けること、および面積に差を設けることの全ての構成が常に必要となるわけではない。
【０１１３】
つまり、例えばＰ型不純物濃度に差がある半導体領域ＣＨ１、ＣＨ２を設けなくても、フォトダイオードＰＤ１、ＰＤ２同士の間で面積またはＮ型不純物濃度に差があれば、転送トランジスタＴＸ１、ＴＸ２のそれぞれのしきい値電圧に差が生じる場合がある。また、フォトダイオードＰＤ１、ＰＤ２のそれぞれのＮ型不純物濃度に差を設けなくても、フォトダイオードＰＤ１、ＰＤ２のそれぞれの電荷を完全転送できる場合、または完全転送できずにフォトダイオードＰＤ１、ＰＤ２に残る電荷が無視できる程度に小さい場合がある。それらの場合、フォトダイオードＰＤ１、ＰＤ２のそれぞれのＮ型不純物濃度に差を設けなくてもよい場合があり、フォトダイオードＰＤ１、ＰＤ２のそれぞれの面積に差を設けなくてもよい場合がある。
【０１１４】
ただし、半導体領域ＣＨ１、ＣＨ２を形成せず、フォトダイオードＰＤ１、ＰＤ２のそれぞれの面積に差を設けることで転送トランジスタＴＸ１、ＴＸ２のそれぞれのしきい値電圧を精度よく制御することは困難である。つまり、フォトダイオードＰＤ１、ＰＤ２のそれぞれの面積は大きいため、多数のＴＥＧ（Test Element Group）を固体撮像素子の一部の領域に形成することで、転送トランジスタＴＸ１、ＴＸ２の所望のしきい値電圧を得ることが困難である。
【０１１５】
これに対し、半導体領域ＣＨ１、ＣＨ２を形成する場合、それらの濃度により転送トランジスタＴＸ１、ＴＸ２のしきい値電圧が決定する。したがって、フォトダイオードＰＤ１、ＰＤ２のように広い面積を有しない半導体領域ＣＨ１、ＣＨ２は、多数のＴＥＧを固体撮像素子の一部の領域に形成することが容易であるため、当該しきい値電圧を所望の値に設定することが容易である。
【０１１６】
以下に、図７〜図２４を用いて、本実施の形態の半導体装置の製造方法を説明する。図７は、本実施の形態の半導体装置の製造工程のフローを示す図である。図８、図１０、図１２、図１４、図１６、図１８、図２２および図２４は、本実施の形態の半導体装置の製造工程を説明する断面図である。図９、図１１、図１３、図１５、図１７、図１９〜図２１および図２３は、本実施の形態の半導体装置の製造工程を説明する平面図である。
【０１１７】
また、ここでは画素の一例として、ＣＭＯＳイメージセンサにおいて画素実現回路として使用される４トランジスタ型の画素を想定して説明を行うが、それに限るものではない。以下では、画素の構成要素のうち、周辺トランジスタなどを省略し、主にフォトダイオードと浮遊拡散容量部のみを描写した平面図を用いて説明を行う。
【０１１８】
図１０、図１８、図２２および図２４のそれぞれは、図９、図１７、図１９および図２３のそれぞれのＡ−Ａ線における断面を示す図である。図１２、図１４および図１６のそれぞれは、図１１、図１３および図１５のそれぞれのＢ−Ｂ線における断面を示す図である。以下の説明で用いる平面図では、層間絶縁膜およびフォトレジスト膜の図示を省略する。
【０１１９】
まず、図８に示すように、半導体基板ＳＢを準備する（図７のステップＳ１）。その後、半導体基板ＳＢの上面にウェル領域ＷＬを形成する（図７のステップＳ２）。半導体基板ＳＢは例えば単結晶シリコン（Ｓｉ）からなる。ウェル領域ＷＬは、半導体基板ＳＢの主面にＰ型の不純物（例えばＢ（ホウ素））をイオン注入法などにより導入することで形成する。ウェル領域ＷＬは、比較的不純物濃度が低いＰ−型半導体領域である。
【０１２０】
次に、図９および図１０に示すように、半導体基板ＳＢの主面に溝を形成し、当該溝内に素子分離領域ＥＩを形成する（図７のステップＳ３）。これにより、素子分離領域ＥＩから半導体基板ＳＢの上面が露出する領域、つまり活性領域を規定（区画）する。素子分離領域ＥＩは、例えばＳＴＩ（Shallow Trench Isolation）法またはＬＯＣＯＳ（Local Oxidation of Silicon ）法などにより形成することができる。ここでは、素子分離領域ＥＩはＳＴＩ法により形成されている。活性領域ＡＲにおける半導体基板上面の全面にはウェル領域ＷＬが形成されている。
【０１２１】
ここでは、ウェル領域ＷＬを形成してから活性領域ＡＲを規定する場合について説明するが、その逆に、素子分離領域ＥＩを形成してからウェル領域ＷＬを形成してもよい。その場合には、活性領域ＡＲと素子分離領域ＥＩを突き抜けるような加速エネルギーでＰ型不純物を注入してウェル領域ＷＬを形成する。図１０に示すように、素子分離領域ＥＩの形成深さは、ウェル領域ＷＬの底部よりも浅い。
【０１２２】
また、図９に示すように、素子分離領域ＥＩにより囲まれている活性領域ＡＲは、後の工程で２つのフォトダイオードを含む受光部を形成する領域と、転送トランジスタのドレイン領域であり電荷を蓄積する領域である浮遊拡散容量部を形成する領域とを有している。受光部を形成する領域は平面視において矩形の形状を有しており、浮遊拡散容量部を形成する領域の両端は、受光部を形成する領域の４辺のうちの１辺に接している。つまり、活性領域ＡＲは上記の２つの領域からなる環状構造を有しており、上記の２つの領域に囲まれた箇所には素子分離領域ＥＩが形成されている。
【０１２３】
言い換えれば、浮遊拡散容量部を形成する領域は、受光部を形成する領域の上記１辺のうちの２箇所から素子分離領域ＥＩ側に突出した２つのパターン同士が、受光部を形成する領域の外側で接続された形状を有している。
【０１２４】
なお、ここでは、浮遊拡散容量部を形成する領域である当該２つの突出パターンのそれぞれが互いに接続されているが、当該２つの突出パターンのそれぞれは、互いに接続されていなくてもよい。この場合、活性領域ＡＲは環状構造を有さない。
【０１２５】
また、ここでは、浮遊拡散容量部を形成する領域である当該２つの突出パターンのそれぞれが図の下方に延在し、他の画素の浮遊拡散容量部を形成する領域と接続されているが、隣り合う画素同士のそれぞれの浮遊拡散容量部を形成する領域は互いに接続されていなくてもよい。
【０１２６】
次に、図示は省略するが、後に形成するフォトダイオードを互いに分離するための不純物注入、つまり画素間分離注入を行う（図７のステップＳ４）。具体的には、半導体基板ＳＢの上面であって、フォトダイオードを形成する領域を囲む領域にＰ型の不純物（例えばＢ（ホウ素））をイオン注入法などにより打ち込むことで、半導体基板の上面に、Ｐ＋型半導体領域である画素分離領域（図示しない）を形成する。
【０１２７】
ここでは、素子分離領域ＥＩと平面視において重なる領域に画素分離領域を形成する。画素分離領域は、後に形成するフォトダイオードを構成するＮ−型半導体領域よりも深く形成する。ここでは、画素分離領域を、素子分離領域ＥＩの底面と半導体基板ＳＢの上面との界面から、ウェル領域ＷＬの下面までの間に亘って形成する。画素間分離注入を行うことにより、後に形成する画素間において、電子に対するポテンシャル障壁を形成する。これにより、半導体基板内において隣接画素に電子が拡散することを防ぎ、撮像素子の感度特性を向上させることが可能となる。
【０１２８】
次に、後に形成する転送トランジスタのしきい値電圧Ｖｔｈを制御するために、半導体基板ＳＢの主面に対してイオン注入を行い、下記の半導体領域ＣＨ１、ＣＨ２を形成する（図７のステップＳ５）。
【０１２９】
すなわち、図１１および図１２に示すように、フォトリソグラフィ技術を用いて半導体基板ＳＢ上にフォトレジスト膜ＰＲ１を形成した後、フォトレジスト膜ＰＲ１をマスクとしてイオン注入を行うことで、半導体基板ＳＢの主面にＰ型の半導体領域ＣＨ１を形成する。ここでは、半導体基板ＳＢの主面にＰ型の不純物（例えばＢ（ホウ素））を比較的低い濃度で打ち込むことで、半導体領域ＣＨ１を形成する。半導体領域ＣＨ１の形成深さは、素子分離領域ＥＩの形成深さよりも浅い。
【０１３０】
半導体領域ＣＨ１は、活性領域ＡＲのうち、受光部を形成する矩形領域と、上記の２つ突出パターンのうちの一方との境界近傍に形成される。半導体領域ＣＨ１が形成された箇所は、後の工程でフォトダイオードが形成される領域と浮遊拡散容量部が形成される領域との間の領域であって、転送トランジスタのゲート電極が形成される領域の直下の半導体基板ＳＢ内の領域である。つまり、半導体領域ＣＨ１が形成された箇所は、後に形成する第１の転送トランジスタのチャネル領域となる領域である。その後、フォトレジスト膜ＰＲ１を除去する。
【０１３１】
続いて、図１３および図１４に示すように、フォトリソグラフィ技術を用いて半導体基板ＳＢ上にフォトレジスト膜ＰＲ２を形成した後、フォトレジスト膜ＰＲ２をマスクとしてイオン注入を行うことで、半導体基板ＳＢの主面にＰ型の半導体領域ＣＨ２を形成する。ここでは、半導体基板ＳＢの主面にＰ型の不純物（例えばＢ（ホウ素））を比較的高い濃度で打ち込むことで、半導体領域ＣＨ２を形成する。半導体領域ＣＨ２の形成深さは、素子分離領域ＥＩの形成深さよりも浅い。半導体領域ＣＨ２が形成された箇所は、後に形成する第２の転送トランジスタのチャネル領域となる領域である。
【０１３２】
上記の形成例では、２つの転送トランジスタのそれぞれのチャネル領域となる箇所に選択的にイオン注入をすることで各半導体領域ＣＨ１、ＣＨ２の不純物濃度を設定しているが、各半導体領域ＣＨ１、ＣＨ２の不純物濃度を別々に設定する方法は、これに限られない。例えば、２つのフォトダイオード形成領域を含めた画素領域（活性領域ＡＲ）の全面にイオン注入することで、一方の転送トランジスタのチャネル領域となる半導体領域の不純物濃度を設定し、その後、他方の転送トランジスタのチャネル領域となる箇所のみを露出するフォトレジスト膜をマスクとしてイオン注入を行うことで、局所的に半導体領域の不純物濃度を設定してもよい。このように、両半導体領域の不純物濃度を別々の大きさに設定する方法には、図１１〜図１４を用いて説明した方法と異なる他の方法も適用可能である。
【０１３３】
半導体領域ＣＨ２は、活性領域ＡＲのうち、受光部を形成する矩形領域と、上記の２つ突出パターンのうちの一方との境界近傍に形成される。つまり、上記の２つ突出パターンのうちの一方に隣接して半導体領域ＣＨ１が形成され、他方に隣接して半導体領域ＣＨ２が形成される。半導体領域ＣＨ２が形成された箇所は、後の工程でフォトダイオードが形成される領域と浮遊拡散容量部が形成される領域との間の領域であって、転送トランジスタのゲート電極が形成される領域の直下の半導体基板ＳＢ内の領域である。その後、フォトレジスト膜ＰＲ２を除去する。
【０１３４】
半導体領域ＣＨ１、ＣＨ２は、どちらを先に形成してもよい。半導体領域ＣＨ１のＰ型不純物濃度は、半導体領域ＣＨ２のＰ型不純物濃度よりも小さい。
【０１３５】
次に、図１５および図１６に示すように、半導体基板上にゲート絶縁膜を介してゲート電極を形成する（図７のステップＳ６）。ここでは、活性領域ＡＲのうち、受光部を形成する領域と、浮遊拡散容量部を形成する領域との境界の上に、ゲート絶縁膜ＧＦを介してゲート電極ＧＥ１を形成する。つまり、受光部を形成する領域の１辺のうちの２箇所から突出する活性領域ＡＲのパターンの両方の直上に跨がるゲート電極ＧＥ１を形成する。
【０１３６】
ゲート電極ＧＥ１は、半導体領域ＣＨ１、ＣＨ２の直上に形成する。ゲート電極ＧＥ１は、後に形成される２つの転送トランジスタのそれぞれのゲート電極を構成する。ここでは、図示していない領域において、後に形成する周辺トランジスタ（図３参照）のゲート電極も形成する。
【０１３７】
その後、図示は省略するが、ゲート電極ＧＥ１の側壁に、例えば酸化シリコン膜または窒化シリコン膜などの絶縁膜からなるサイドウォールを形成する。サイドウォールは、半導体基板ＳＢの上面、ゲート電極ＧＥ１の上面および側壁を覆う絶縁膜を形成した後、ドライエッチングを行って当該絶縁膜の一部を除去し、ゲート電極ＧＥ１の上面を露出させることで形成する。サイドウォールは、ゲート電極ＧＥ１の側壁を覆うように自己整合的に形成される。
【０１３８】
次に、図１７および図１８に示すように、半導体基板ＳＢの上面に、Ｎ−型半導体領域Ｎ１を含むフォトダイオードＰＤ１、Ｎ−型半導体領域Ｎ２を含むフォトダイオードＰＤ２を形成する（図７のステップＳ７）。すなわち、半導体基板ＳＢの主面に、Ｎ型の不純物（例えばヒ素（Ａｓ）またはＰ（リン））を、例えばイオン注入法により打ち込むことで、活性領域ＡＲのうち、受光部を形成する領域に、Ｎ−型半導体領域Ｎ１、Ｎ２を形成する。Ｎ−型半導体領域Ｎ１、Ｎ２は、半導体基板ＳＢの主面に形成されたウェル領域ＷＬをＸ方向において挟むように形成される。
【０１３９】
ここではＮ−型半導体領域Ｎ１を形成してから、Ｎ−型半導体領域Ｎ２を形成する。なお、Ｎ−型半導体領域Ｎ１より先にＮ−型半導体領域Ｎ２を形成してもよい。
【０１４０】
上記イオン注入法による打ち込みは、フォトリソグラフィ技術を用いて形成したフォトレジスト膜（図示しない）と、ゲート電極ＧＥ１とをマスクとして用いて行う。すなわち、第１フォトレジスト膜とゲート電極ＧＥ１とをマスクとして用いてイオン注入を行うことで、Ｎ−型半導体領域Ｎ１を形成した後、第１フォトレジスト膜を除去し、続いて、第２フォトレジスト膜とゲート電極ＧＥ１とをマスクとして用いてイオン注入を行うことで、Ｎ−型半導体領域Ｎ２を形成する。その後、第２フォトレジスト膜を除去する。
【０１４１】
このとき、平面視におけるＮ−型半導体領域Ｎ１の面積は、平面視におけるＮ−型半導体領域Ｎ２の面積よりも大きい。例えば、Ｙ軸方向におけるＮ−型半導体領域Ｎ１、Ｎ２の幅を同一に設定し、Ｘ軸方向におけるＮ−型半導体領域Ｎ１の幅を、Ｘ軸方向におけるＮ−型半導体領域Ｎ２の幅よりも大きくする。このように、本実施の形態では、Ｎ−型半導体領域Ｎ１、Ｎ２を、互いに異なる形状で形成する。したがって、フォトダイオードＰＤ１、ＰＤ２は、互いに異なる面積を有し、互いに異なる形状を有する。
【０１４２】
Ｎ−型半導体領域Ｎ１を形成する際に行うイオン注入では、Ｎ型不純物を、比較的低い濃度で半導体基板ＳＢの主面に注入する。また、Ｎ−型半導体領域Ｎ２を形成する際に行うイオン注入では、Ｎ型不純物を、比較的高い濃度で半導体基板ＳＢの主面に注入する。したがって、Ｎ−型半導体領域Ｎ１のＮ型不純物濃度はＮ−型半導体領域Ｎ２のＮ型不純物濃度よりも小さい。
【０１４３】
これにより、Ｎ−型半導体領域Ｎ１、Ｎ２は、活性領域ＡＲの上面において互いに分離して形成される。Ｎ−型半導体領域Ｎ１、Ｎ２は、平面視において矩形に近い形状を有している。ここでは、Ｎ−型半導体領域Ｎ１、Ｎ２を、半導体基板ＳＢの主面から、半導体領域ＣＨ１、ＣＨ２および素子分離領域ＥＩのそれぞれの底部よりも深い領域に亘って形成する。ただし、Ｎ−型半導体領域Ｎ１、Ｎ２の形成深さは、ウェル領域ＷＬの形成深さよりも浅い。
【０１４４】
Ｎ−型半導体領域Ｎ１、Ｎ２のそれぞれの一部はゲート電極ＧＥ１と隣接する領域の半導体基板ＳＢ内に形成される。つまり、Ｎ−型半導体領域Ｎ１は、ゲート電極ＧＥ１を有する電界効果トランジスタであって、後の工程で形成される転送トランジスタＴＸ１のソース領域を構成するものである。また、Ｎ−型半導体領域Ｎ２は、ゲート電極ＧＥ１を有する電界効果トランジスタであって、後の工程で形成される転送トランジスタＴＸ２のソース領域を構成するものである。ゲート電極ＧＥ１の直下の半導体基板ＳＢの主面の一部はチャネル領域であり、Ｎ−型半導体領域Ｎ１、Ｎ２は形成されていない。
【０１４５】
次に、図１９に示すように、活性領域ＡＲ内の一部にＮ型の不純物（例えばヒ素（Ａｓ）またはＰ（リン））を、例えばイオン注入法により打ち込むことで、Ｎ型の不純物領域である浮遊拡散容量部ＦＤを形成する（図７のステップＳ８）。これにより、浮遊拡散容量部ＦＤをドレイン領域として有し、Ｎ−型半導体領域Ｎ１をソース領域として有し、さらにゲート電極ＧＥ１を有する転送トランジスタＴＸ１と、浮遊拡散容量部ＦＤをドレイン領域として有し、Ｎ−型半導体領域Ｎ２をソース領域として有し、さらにゲート電極ＧＥ１を有する転送トランジスタＴＸ２とが形成される。また、この工程では、図示していない領域においてソース・ドレイン領域を形成することで、周辺トランジスタであるリセットトランジスタ、増幅トランジスタおよび選択トランジスタを形成する。
【０１４６】
浮遊拡散容量部ＦＤは、活性領域ＡＲのうち、矩形の受光部から突出する領域内に形成される。つまり、活性領域ＡＲは、平面視において、ゲート電極ＧＥ１を境にして、フォトダイオードＰＤ１、ＰＤ２を有する受光部と、浮遊拡散容量部ＦＤとに分かれている。転送トランジスタＴＸ１、ＴＸ２は、互いにドレイン領域である浮遊拡散容量部ＦＤを共有している。なお、転送トランジスタＴＸ１、ＴＸ２のそれぞれのドレイン領域は、平面レイアウトにおいて分離していてもよい。その場合、後に形成するコンタクトプラグおよび配線を介して、分離されているそれぞれのドレイン領域は、互いに電気的に接続される。
【０１４７】
以上の工程により、フォトダイオードＰＤ１、ＰＤ２、転送トランジスタＴＸ１、ＴＸ２およびその他の周辺トランジスタ（図示しない）を含む画素ＰＥが形成される。図示はしていないが、画素ＰＥは半導体基板ＳＢ上の画素アレイ部にマトリクス状に並んで複数形成されている。
【０１４８】
Ｎ型のフォトダイオードを形成する場合、上記ドレイン領域は、Ｎ−型半導体領域Ｎ１、Ｎ２の不純物のＮ型不純物濃度より大きいＮ型不純物濃度で形成する。また、図１８に示すＮ−型半導体領域Ｎ１、Ｎ２のようなフォトダイオード領域の表面部分に、Ｐ＋型の不純物（例えばＢ（ホウ素））などの不純物を、Ｎ−型半導体領域Ｎ１、Ｎ２よりも浅く打ち込んでＰ＋層を形成するようなフォトダイオードの形成方法も使用されることがあるが、以下の説明においては表面のＰ＋層が存在しない場合について説明する。本実施の形態では、当該Ｐ＋層を形成してもよい。
【０１４９】
次に、図２０に示すように、半導体基板上に第１層間絶縁膜（図示しない）を形成し（図７のステップＳ９）、その後、第１層間絶縁膜を貫通するコンタクトプラグＣＰを形成する（図７のステップＳ１０）。
【０１５０】
ここでは、半導体基板の主面上に、転送トランジスタＴＸ１、ＴＸ２、フォトダイオードＰＤ１およびＰＤ２などを覆うように、例えば酸化シリコン膜からなる第１層間絶縁膜を、例えばＣＶＤ（Chemical Vapor Deposition）法により形成する。その後、第１層間絶縁膜上にフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとしてドライエッチングを行うことで、ゲート電極ＧＥ１、浮遊拡散容量部ＦＤおよび周辺トランジスタの一部のそれぞれを露出するコンタクトホールを形成する。ここで、ゲート電極ＧＥ１、浮遊拡散容量部ＦＤおよび周辺トランジスタの一部のそれぞれの上面には、シリサイド層が形成されていてもよい。このとき、フォトダイオードＰＤ１、ＰＤ２を含む受光部の直上にコンタクトホールは形成されない。
【０１５１】
続いて、複数のコンタクトホール内を含む第１層間絶縁膜上に金属膜を形成した後、第１層間絶縁膜上の当該金属膜を、例えばＣＭＰ（Chemical Mechanical Polishing）法により研磨することで除去する。これにより、複数のコンタクトホールのそれぞれに埋め込まれた当該金属膜からなるコンタクトプラグＣＰを形成する。コンタクトプラグＣＰは、例えば、コンタクトホール内の側壁および底面を覆う窒化チタン膜と、当該底面上に当該窒化チタン膜を介してコンタクトホール内に埋め込まれたタングステン膜とを含む積層膜により構成される。形成された複数のコンタクトプラグＣＰのそれぞれは、ゲート電極ＧＥ１、浮遊拡散容量部ＦＤ、周辺トランジスタゲート電極、および、周辺トランジスタのソース・ドレイン領域などのそれぞれの上面に接続される。
【０１５２】
次に、図示は省略するが、第１層間絶縁膜上に第２層間絶縁膜および下層配線である配線Ｍ１（図２１および図２２参照）からなる第１配線層を形成する（図７のステップＳ１１）。下層配線は、いわゆるシングルダマシン法により形成する。
【０１５３】
ここでは、第１層間絶縁膜上に、例えばＣＶＤ法を用いて例えば酸化シリコン膜などからなる第２層間絶縁膜を形成する。その後、第２層間絶縁膜を、フォトリソグラフィ技術およびドライエッチング法を用いて加工することで、第２層間絶縁膜を貫通する開口部であって、第１層間絶縁膜の上面およびコンタクトプラグＣＰの上面を露出する配線溝を形成する。続いて、配線溝内を含む第２層間絶縁膜上に金属膜を形成し、第２層間絶縁膜上の余分な金属膜をＣＭＰ法などにより除去することで、配線溝に埋め込まれた金属膜からなる配線Ｍ１（図２１および図２２参照）を形成する。フォトダイオードＰＤ１、ＰＤ２のそれぞれの直上に配線Ｍ１は形成されない。
【０１５４】
配線Ｍ１は、例えば窒化タンタル膜および銅膜を順に積層した積層構造を有している。配線溝内の側壁および底面は、窒化タンタル膜により覆われている。配線Ｍ１は、その底面においてコンタクトプラグＣＰの上面に接続されている。
【０１５５】
次に、図２１および図２２に示すように、第２層間絶縁膜上に複数の上層配線を含む複数の配線層を積層する（図７のステップＳ１２）。これにより、第２層間絶縁膜、上記層間絶縁膜上の複数の層間絶縁膜、配線Ｍ１、配線Ｍ１上に積層された複数の上層配線である配線Ｍ２およびＭ３からなる積層配線層を形成する。ここでは、配線Ｍ１上にビア（図示しない）を介して配線Ｍ２を形成し、配線Ｍ２上にビア（図示しない）を介して配線Ｍ３を形成する。各上層配線およびそれらの上層配線のそれぞれの下のビアは、いわゆるデュアルダマシン法により形成する。図２２では、半導体基板ＳＢ上に積層された第１層間絶縁膜、第２層間絶縁膜およびその他の複数の層間絶縁膜を、１つの層間絶縁膜ＩＬとして示している。
【０１５６】
配線Ｍ２および配線Ｍ３は、平面視において、配線Ｍ１よりもフォトダイオードＰＤ１、ＰＤ２から離れた位置に形成される。つまり、フォトダイオードＰＤ１、ＰＤ２のそれぞれの直上に配線は形成されていない。また、積層配線層内の最上層配線である配線Ｍ３の上には層間絶縁膜ＩＬが形成されている。図２１では、配線Ｍ３と配線Ｍ２との間に形成されたビアＶ３を、配線Ｍ３を透過して示している。
【０１５７】
デュアルダマシン法は、例えば層間絶縁膜を貫通するビアホールを形成した後、当該ビアホールよりも浅い配線溝を当該層間絶縁膜の上面に形成し、その後ビアホールおよび配線溝内に金属を埋め込むことで、ビアホール内のビアと、その上の配線溝内の配線とを同時に形成する方法である。ただし、配線溝を形成してから、当該配線溝の底面から層間絶縁膜の底面まで貫通するビアホールを設けてもよい。上記ビア、配線Ｍ２およびＭ３は、主に銅膜からなる。配線Ｍ１は、上記ビアおよび配線Ｍ２を介して配線Ｍ３に電気的に接続されている。
【０１５８】
図２１および図２２のそれぞれの右側に示す配線Ｍ１〜Ｍ３は、コンタクトプラグＣＰを介して、ゲート電極ＧＥ１に接続されている。つまり、図の右側の配線Ｍ１〜Ｍ３は、ゲート電極ＧＥ１を有する転送トランジスタＴＸ１、ＴＸ２のそれぞれを制御するために用いられる制御用配線である。図の左側の配線Ｍ１〜Ｍ３は、転送トランジスタＴＸ１、ＴＸ２の制御以外の用途で使用される配線である。
【０１５９】
次に、図２３および図２４に示すように、層間絶縁膜ＩＬ上にカラーフィルタＣＦを形成し（図７のステップＳ１３）、その後、カラーフィルタＣＦ上であって、画素ＰＥの直上にマイクロレンズＭＬを形成する（図７のステップＳ１４）。図２３では、マイクロレンズＭＬの輪郭を破線で示している。平面視において、マイクロレンズＭＬと、フォトダイオードＰＤ１、ＰＤ２とは重なっている。
【０１６０】
ここで、１つの画素ＰＥは、フォトダイオードＰＤ１、ＰＤ２および浮遊拡散領域（フローティングディフュージョン）以外に、画素を構成する他のトランジスタが有しているが、便宜上、図にはそれらのトランジスタを示していない。
【０１６１】
カラーフィルタＣＦは、例えば層間絶縁膜ＩＬの上面に形成された溝内に、所定の波長の光を透過し、他の波長の光を遮断する材料からなる膜を埋め込むことで形成する。カラーフィルタＣＦを形成することにより、例えば特定の色の光のみをフォトダイオードＰＤ１、ＰＤ２に照射することが可能となるが、画素を用いて検出する光の色を限定する必要がない場合は、カラーフィルタＣＦを形成しなくてもよい。
【０１６２】
カラーフィルタＣＦ上のマイクロレンズＭＬは、カラーフィルタＣＦ上に形成した膜を、平面視において円形のパターンに加工した後、例えば当該膜を加熱することで当該膜の表面を丸め、これにより当該膜をレンズ状に加工することで形成する。
【０１６３】
この後の工程では、半導体基板ＳＢ、つまり半導体ウエハのスクライブラインをダイシングして切削することにより、半導体ウエハを複数のセンサチップに個片化することで、当該センサチップからなる固体撮像素子を複数形成する。これにより、当該固体撮像素子を含む本実施の形態の半導体装置が完成する。
【０１６４】
なお、図１１〜図１４を用いて説明した半導体領域ＣＨ１、ＣＨ２の形成工程は、図９および図１０を用いて説明した素子分離領域ＥＩの形成工程（図７のステップＳ３）の後であって、図１５および図１６を用いて説明したゲート電極ＧＥ１の形成工程（図７のステップＳ６）の前であれば、いずれの時点で行ってもよい。
【０１６５】
また、図１７および図１８用いて説明したＮ−型半導体領域Ｎ１、Ｎ２の形成工程は、図１５および図１６を用いて説明したゲート電極ＧＥ１の形成工程（図７のステップＳ６）の後であって、ゲート電極ＧＥ１の横にサイドウォールを形成する工程の前であれば、いずれの時点で行ってもよい。
【０１６６】
本実施の形態の半導体装置の製造方法を用いれば、図１〜図６および図２９などを用いて上述した本実施の形態の半導体装置と同様の効果を得ることができる。
【０１６７】
また、半導体領域ＣＨ１、ＣＨ２を形成しなくても、フォトダイオードＰＤ１、ＰＤ２を互いに異なる面積で形成し、または、Ｎ−型半導体領域Ｎ１、Ｎ２を互いに異なる不純物濃度で形成した場合、転送トランジスタＴＸ１、ＴＸ２のしきい値電圧に差が生じることが考えられる。この場合、半導体領域ＣＨ１、ＣＨ２を形成する必要がないため、半導体装置の製造コストが増大することを防ぐことができる。
【０１６８】
また、半導体領域ＣＨ１、ＣＨ２を形成して転送トランジスタＴＸ１、ＴＸ２のしきい値電圧に差を設けた場合、Ｎ−型半導体領域Ｎ１、Ｎ２を互いに異なる不純物濃度で形成しなくても、フォトダイオードＰＤ１、ＰＤ２に蓄積される電荷を完全転送させることができる場合がある。この場合、Ｎ−型半導体領域Ｎ１、Ｎ２を互いに異なる不純物濃度で形成する必要がないため、１回のイオン注入工程でＮ−型半導体領域Ｎ１、Ｎ２を形成することができる。よって、半導体装置の製造コストの増大を防ぐことができる。また、この場合、フォトダイオードＰＤ１、ＰＤ２の飽和電子数を同じに大きさに調整するために、フォトダイオードＰＤ１、ＰＤ２の面積に差を設ける必要がない。
【０１６９】
＜変形例について＞
以下に、図２５を用いて、本実施の形態の変形例である半導体装置について説明する。図２５は、本実施の形態の変形例である半導体装置を構成する固体撮像素子の平面図である。図２５には、画素アレイ部に行列状に並ぶ複数の画素のうち、４つの画素を示している。また、ここでは周辺トランジスタ、層間絶縁膜、配線およびカラーフィルタなどの図示を省略している。
【０１７０】
図２５に示すように、本変形例の固体撮像素子では、画素アレイ部の４つの画素ＰＥが、１つの活性領域ＡＲ内に形成されている。活性領域ＡＲ内には浮遊拡散容量部ＦＤも形成されている。活性領域ＡＲは、その周囲を素子分離領域ＥＩにより囲まれている。図に破線で示すように、４つの画素ＰＥのそれぞれの上部には１つのマイクロレンズＭＬが形成されている。
【０１７１】
各画素ＰＥ内には２つのフォトダイオードＰＤ１、ＰＤ２が形成されており、フォトダイオードＰＤ１、ＰＤ２のそれぞれは、三角形に近い平面形状を有している。当該三角形は直角三角形であり、画素ＰＥ内において、フォトダイオードＰＤ１の３辺のうちの最も長い辺と、フォトダイオードＰＤ２の３辺のうちの最も長い辺とは、互いに対向している。また、行方向（Ｘ軸方向）において隣り合う２つの画素ＰＥ同士は、１つの浮遊拡散容量部ＦＤを共有している。
【０１７２】
ここでも、画素ＰＥ内において、フォトダイオードＰＤ１に接続された転送トランジスタＴＸ１と、フォトダイオードＰＤ１に接続された転送トランジスタＴＸ２とは、同一のゲート電極ＧＥ２を共有している。また、ゲート電極ＧＥ２の直下において、転送トランジスタＴＸ１のチャネル領域にはＰ型の半導体領域ＣＨ１が形成され、転送トランジスタＴＸ２のチャネル領域にはＰ型の半導体領域ＣＨ２が形成されている。半導体領域ＣＨ１の不純物濃度は、半導体領域ＣＨ２の不純物濃度より小さい。
【０１７３】
フォトダイオードＰＤ１の面積はフォトダイオードＰＤ２の面積よりも大きい。ただし、フォトダイオードＰＤ１のＮ型不純物の濃度は、フォトダイオードＰＤ２のＮ型不純物の濃度はより小さいため、フォトダイオードＰＤ１、ＰＤ２のそれぞれの飽和電子数は同一である。
【０１７４】
半導体領域ＣＨ１、ＣＨ２が形成されているため、転送トランジスタＴＸ１のしきい値電圧は、転送トランジスタＴＸ２のしきい値電圧よりも小さい。よって、本変形例においても、１つのゲート電極ＧＥ２により、画素ＰＥ内の転送トランジスタＴＸ１、ＴＸ２を順に動作させ、フォトダイオードＰＤ１、ＰＤ２に生じた電荷を別々に読み出すことができる。したがって、図１〜図２４を用いて説明した上記半導体装置およびその製造方法と同様の効果を得ることができる。
【０１７５】
三角形のフォトダイオードＰＤ１を設ける場合には、フォトダイオードＰＤ１の平面視における３つの角部のうち、鋭角な角部に転送トランジスタＴＸ１を設けることが考えられる。同様に、フォトダイオードＰＤ２の鋭角な角部に転送トランジスタＴＸ２を形成することが考えられる。この場合に、転送トランジスタＴＸ１、ＴＸ２のそれぞれのゲート電極を互いに分離させて形成すると、画素内に１つのみフォトダイオードを設ける場合に比べ、転送トランジスタＴＸ１、ＴＸ２のゲート幅が縮小する問題が顕著になる。
【０１７６】
これに対し、本変形例では、転送トランジスタＴＸ１、ＴＸ２のそれぞれが１つのゲート電極ＧＥ２を共有しているため、ゲート幅が縮小することを防ぐことができる。よって、転送トランジスタＴＸ１、ＴＸ２を用いてフォトダイオードＰＤ１、ＰＤ２のそれぞれの電荷を転送する能力が、低下することを防ぐことができる。
【０１７７】
また、ここでは、Ｙ軸方向に隣り合う画素ＰＥのそれぞれの転送トランジスタＴＸ１、ＴＸ２が、同一のゲート電極ＧＥ２を共有している。つまり、２つの画素ＰＥのゲート電極ＧＥ２が互いに接続されている。よって、隣り合う画素ＰＥのそれぞれの転送トランジスタＴＸ１、ＴＸ２がゲート電極を共有していない場合に比べて、転送トランジスタＴＸ１、ＴＸ２の制御用配線の数を低減することができる。
【０１７８】
なお、ゲート電極ＧＥ２を共有する２つの画素ＰＥの各半導体領域ＣＨ１が互いに同じ不純物濃度を有し、当該２つの画素ＰＥの各半導体領域ＣＨ２が互いに同じ不純物濃度を有する場合は、当該２つの画素ＰＥの転送トランジスタＴＸ１を同時に動作させ、当該２つの画素ＰＥの転送トランジスタＴＸ２を同時に動作させることが考えられる。ただし、当該２つの画素ＰＥの各半導体領域ＣＨ１および各半導体領域ＣＨ２のそれぞれを異なる不純物濃度で形成すれば、当該２つの画素ＰＥのフォトダイオードＰＤ１、ＰＤ２のそれぞれの電荷を別々のタイミングで読み出すことも可能である。
【０１７９】
また、ここでは、転送トランジスタＴＸ１、ＴＸ２のそれぞれが、平面視において受光部から突出する１つの浮遊拡散容量部ＦＤを共有している。このため、受光部から突出する２つの突出部の一方に転送トランジスタＴＸ１の浮遊拡散容量部ＦＤが形成され、他方に転送トランジスタＴＸ２の浮遊拡散容量部ＦＤが形成される場合に比べ、画素ＰＥ内において浮遊拡散容量部ＦＤが占める面積の割合を低減することができる。したがって、受光部の開口率を向上させることができ、これにより、画素ＰＥの感度を向上させることができる。
【０１８０】
（実施の形態２）
以下に、画素内のフォトダイオード同士の間の中心点を、マイクロレンズの中心点と重ねる場合の構成について、図２６を用いて説明する。図２６は、本実施の形態の半導体装置を示す平面図である。図２６では、周辺トランジスタの図示を省略している。
【０１８１】
図２６に示す画素ＰＥの構造は、図３を用いて説明した前記実施の形態１の画素とほぼ同様であるが、図３に示す画素に比べ、フォトダイオードＰＤ１、ＰＤ２の形状および位置が異なっている。
【０１８２】
すなわち、図２６に示すように、フォトダイオードＰＤ１の形状は矩形であるのに対し、フォトダイオードＰＤ１よりも面積が小さいフォトダイオードＰＤ２は、Ｘ軸方向およびＹ軸方向においてフォトダイオードＰＤ１と同じ幅を有している。ただし、フォトダイオードＰＤ２の平面形状は、四角形の１辺が凹んだ形状を有している。つまり、フォトダイオードＰＤ２は平面視においてＵ字型の形状を有している。
【０１８３】
平面視において凹部を有する上記１辺は、フォトダイオードＰＤ２の４辺のうち、フォトダイオードＰＤ１と対向する辺の反対側に位置する辺である。言い換えれば、フォトダイオードＰＤ２のＹ軸方向に延在する２辺のうち、フォトダイオードＰＤ１から遠い方の辺は、平面視において凹部を有する。当該凹部内には、ウェル領域ＷＬが形成されている。
【０１８４】
フォトダイオードＰＤ１、ＰＤ２のそれぞれの対向する辺の中間点は、平面視において円形のマイクロレンズの中心点と重なる。つまり、平面視において、マイクロレンズの中心点は、マイクロレンズと重なるフォトダイオードＰＤ１、ＰＤ２のそれぞれの間のウェル領域ＷＬと重なっている。言い換えれば、平面視におけるマイクロレンズの中心点は、フォトダイオードＰＤ１、ＰＤ２のそれぞれの間の領域の直上に位置している。
【０１８５】
次に、図３０に示す比較例の半導体装置である画素の平面図を用いて、本実施の形態の効果について説明する。
【０１８６】
画素内に２つのフォトダイオードを設ける場合、各フォトダイオードから同等の大きさの電荷信号を得るためには、各フォトダイオードの中心と、画素の上部のマイクロレンズの中心点とを重ねることが好ましい。そこで、図３０の比較例に示すように、フォトダイオードＰＤ１、ＰＤ２を互いに異なる幅で形成することで、フォトダイオードＰＤ１、ＰＤ２の互いの面積に差を設けた場合、フォトダイオードＰＤ１、ＰＤ２の中間点とマイクロレンズの中心点とを重ねると、面積が小さいフォトダイオードＰＤ２と素子分離領域ＥＩとの間の領域が大きくなる。
【０１８７】
当該比較例では、フォトダイオードＰＤ２と素子分離領域ＥＩとの間に光が照射されて光電変換により生じた電子は、ウェル領域ＷＬ内の正孔と共に消滅しない場合、フォトダイオードＰＤ２を構成するＮ−型半導体領域Ｎ２内ではなく、図３０に示す画素ＰＥＹと隣り合う他の画素（図示しない）のフォトダイオード内に移動する虞がある。この場合、各画素において正確な電荷信号を得ることができず、撮像性能および自動合焦性能が低下する問題が生じる。
【０１８８】
これに対し、フォトダイオードＰＤ２と素子分離領域ＥＩとの間隔が増大することを防ぐため、フォトダイオードＰＤ２側に素子分離領域ＥＩを近付け、これにより活性領域ＡＲを縮小することが考えられる。しかし、この場合、受光により電子を得られる領域が低減するため、画素ＰＥＹの感度が低下する。また、フォトダイオードＰＤ２と隣り合う素子分離領域ＥＩの上面に光が照射される可能性がある。素子分離領域ＥＩの上面に光が照射されると、その光は素子分離領域ＥＩの上面を反射し、他の画素の受光部に入射して電子を発生させる虞がある。この場合、各画素において正確な電荷信号を得ることができず、撮像性能および自動合焦性能が低下する問題が生じる。
【０１８９】
そこで、図２６に示す本実施の形態の半導体装置は、フォトダイオードＰＤ１、ＰＤ２のそれぞれのＸ軸方向における最大幅を同一に設定し、フォトダイオードＰＤ１、ＰＤ２のそれぞれのＹ軸方向における最大幅を同一に設定している。また、フォトダイオードＰＤ２の１辺に凹部を設けることで、前記実施の形態１と同様に、フォトダイオードＰＤ１、ＰＤ２のそれぞれの面積に差を設けている。
【０１９０】
これにより、フォトダイオードＰＤ１、ＰＤ２間の中心と、マイクロレンズＭＬの中心点とを重ね、かつ、面積が小さいフォトダイオードＰＤ２と素子分離領域ＥＩとに大きな間隔が生じることを防いでいる。当該凹部と素子分離領域ＥＩとの間の距離は比較的大きいが、凹部の周囲は素子分離領域ＥＩ側を除いてＮ−型半導体領域Ｎ２により囲まれているため、当該凹部であるウェル領域ＷＬに生じた光電変換電子は、当該ウェル領域ＷＬの近くに位置するＮ−型半導体領域Ｎ２内に引き寄せられる。よって、画素間において電子が移動することを防ぐことができるため、各画素において正確な電荷信号を得ることができ、撮像性能および自動合焦性能を向上させることができる。
【０１９１】
また、フォトダイオードＰＤ１、ＰＤ２間の中心と、マイクロレンズＭＬの中心点とを重ねているため、画素ＰＥ内のフォトダイオードＰＤ１、ＰＤ２において、電荷の発生条件を同等に揃えることができる。よって、像面位相差方式の自動合焦動作の精度および速度を向上させることができる。
【０１９２】
ここでは、フォトダイオードＰＤ２の凹部をフォトダイオードＰＤ１に対向する辺に形成することが考えられる。しかし、フォトダイオードＰＤ２の４辺のうち、フォトダイオードＰＤ１に対向する辺は画素ＰＥの中心の近くに位置し、画素ＰＥの中心は特に光が照射されやすい箇所であるから、画素の感度向上などの観点から、当該辺に凹部を設けることは好ましくない。したがって、フォトダイオードＰＤ２の４辺のうち、画素の中心から最も遠い辺、つまり、素子分離領域ＥＩに近い辺に凹部を設けることで、画素ＰＥの感度低下を防ぐことができる。
【０１９３】
＜変形例について＞
以下に、図２７を用いて、本実施の形態の変形例について説明する。図２７は、本実施の形態の変形例である半導体装置を示す平面図である。図２７では、画素アレイ部に並ぶ８つの画素を示している。
【０１９４】
図２７に示すレイアウトでは、Ｙ軸方向において隣り合う２つの画素ＰＥ同士で、浮遊拡散容量部ＦＤを共有している。ただし、図２を用いて説明したレイアウトでは、Ｙ軸方向において隣り合う２つの画素ＰＥ同士のレイアウトが線対称の関係にあるのに対し、本変形例では、Ｙ軸方向において隣り合う２つの画素ＰＥ同士のレイアウトが点対称の関係にある。
【０１９５】
すなわち、Ｙ軸方向において隣り合う２つの画素ＰＥのうち、第１の画素ＰＥは図の左側から右側に向かって、Ｘ軸方向において順にフォトダイオードＰＤ１およびフォトダイオードＰＤ２が並んでいるのに対し、第２の画素ＰＥは図の左側から右側に向かって、Ｘ軸方向において順にフォトダイオードＰＤ２およびフォトダイオードＰＤ１が並んでいる。つまり、第１の画素ＰＥでは、平面形状おいて凹部を有するフォトダイオードＰＤ２が、図の右側に位置しているのに対し、第２の画素ＰＥでは、平面形状おいて凹部を有するフォトダイオードＰＤ２が、図の左側に位置している。
【０１９６】
また、Ｘ軸方向において並ぶ複数の画素ＰＥは、互いに同じレイアウトを有している。つまり、Ｘ軸方向において隣り合う画素ＰＥ同士のレイアウトは、線対称の関係になく、点対称の関係にもない。したがって、画素アレイ部内では、Ｙ軸方向およびＸ軸方向のいずれにおいても、フォトダイオードＰＤ１とフォトダイオードＰＤ２とが交互に配置されている。
【０１９７】
このように、面積が比較的大きいフォトダイオードＰＤ１と、面積が比較的小さいフォトダイオードＰＤ２とを交互に配置することで、固体撮像素子全体において、凹部を有するフォトダイオードＰＤ２を設けることに起因して、受光時に得られる電荷信号にばらつきが生じることを防ぐことができる。つまり、固体撮像素子全体において、受光時に得られる電荷信号にむらが生じることを防ぐことができるため、撮像異常の発生および自動合焦性能の低下を防ぐことができる。
【０１９８】
なお、本変形例のように、Ｘ軸方向およびＹ軸方向においてフォトダイオードＰＤ１、ＰＤ２を交互に並べる構成は、前記実施の形態１および後述する実施の形態３に適用することができる。前記実施の形態１の場合でも、Ｙ軸方向に、比較的面積が小さいフォトダイオードＰＤ２のみを並べることに起因して、固体撮像素子の全体において電荷信号にむらが生じることを防ぐことができる。
【０１９９】
（実施の形態３）
以下に、画素内の２つの転送トランジスタが共有するゲート電極のゲート長を、当該２つの転送トランジスタのそれぞれにおいて異なる長さとすることについて、図２８を用いて説明する。図２８は、本実施の形態の半導体装置を示す平面図である。図２８では、周辺トランジスタの図示を省略している。図２８に示すフォトダイオードＰＤ１、ＰＤ２の平面レイアウトは図２６に示すフォトダイオードＰＤ１、ＰＤ２の平面レイアウトと同様であるが、図３に示すフォトダイオードＰＤ１、ＰＤ２と同様の平面レイアウトを適用してもよい。
【０２００】
図２８に示す画素ＰＥの構造は、図２６を用いて説明した前記実施の形態２の画素とほぼ同様であるが、図２６に示す画素ＰＥに比べ、ゲート電極ＧＥ１の形状が異なっている。また、図２８に示す画素ＰＥでは、前記実施の形態１、２と異なり、転送トランジスタＴＸ１のチャネル領域のＰ型不純物の濃度と、転送トランジスタＴＸ２のチャネル領域のＰ型不純物の濃度とに差がない。つまり、半導体領域ＣＨ１および半導体領域ＣＨ２のそれぞれの不純物濃度が同一である。なお、半導体領域ＣＨ１、ＣＨ２は形成されていなくてもよい。
【０２０１】
ここでいう転送トランジスタのゲート長とは、フォトダイオードと浮遊拡散容量部との間のゲート電極の長さを意味する。つまり、Ｙ軸方向におけるゲート電極ＧＥ１の長さが、転送トランジスタＴＸ１、ＴＸ２のそれぞれのゲート長である。図２８に示すように、転送トランジスタＴＸ１のゲート長Ｙ１は、転送トランジスタＴＸ２のゲート長Ｙ２より小さい。つまり、フォトダイオードＰＤ１側のゲート電極ＧＥ１のＹ軸方向の幅は、フォトダイオードＰＤ２側のゲート電極ＧＥ１のＹ軸方向の幅の方が大きい。このため、転送トランジスタＴＸ１のしきい値電圧は、転送トランジスタＴＸ２のしきい値電圧よりも小さい。
【０２０２】
本実施の形態は、転送トランジスタＴＸ１、ＴＸ２のそれぞれのゲート電極ＧＥ１のゲート長Ｙ１、Ｙ２をそれぞれ異なる大きさに設定することで、転送トランジスタＴＸ１、ＴＸ２のそれぞれのしきい値に差を設けるものである。これにより、チャネル領域の不純物濃度を異なる大きさにしなくても、転送トランジスタＴＸ１、ＴＸ２の互いのゲート電極ＧＥ１を接続し、かつ、フォトダイオードＰＤ１、ＰＤ２のそれぞれの電荷を別々に読み出すことを可能としている。
【０２０３】
よって、図１１〜図１４を用いて説明したように、２回に分けてイオン注入工程を行い、転送トランジスタＴＸ１、ＴＨ２のそれぞれのチャネル領域の濃度に差を設ける必要がなくなる。したがって、図２８に示す半導体領域ＣＨ１、ＣＨ２を形成する場合であっても、半導体領域ＣＨ１、ＣＨ２を、同一マスクを用いた１回のイオン注入工程により形成することができる。このため、半導体装置の製造工程を簡略化することができるため、半導体装置の製造コストを低減することができる。
【０２０４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０２０５】
例えば、上記の実施の形態１〜３では画素内に２つのフォトダイオードを設けた構造について説明したが、１つの画素内に設けるフォトダイオードの数は２つより多い偶数個であってもよい。
【符号の説明】
【０２０６】
ＡＭＩ    増幅トランジスタ
ＡＲ    活性領域
ＣＨ１、ＣＨ２    半導体領域
ＣＰ    コンタクトプラグ
ＥＩ    素子分離領域
ＦＤ    浮遊拡散容量部
ＧＥ、ＧＥ１、ＧＥ２    ゲート電極
ＭＬ    マイクロレンズ
Ｎ１、Ｎ２    Ｎ−型半導体領域
ＰＤ１、ＰＤ２    フォトダイオード
ＰＥ、ＰＥＸ、ＰＥＹ    画素
ＲＳＴ    リセットトランジスタ
ＳＥＬ    選択トランジスタ
ＴＸ１、ＴＸ２    転送トランジスタ
ＷＬ    ウェル領域
【図１】
2017085065.tif 000003
【図２】
2017085065.tif 000004
【図３】
2017085065.tif 000005
【図４】
2017085065.tif 000006
【図５】
2017085065.tif 000007
【図６】
2017085065.tif 000008
【図７】
2017085065.tif 000009
【図８】
2017085065.tif 000010
【図９】
2017085065.tif 000011
【図１０】
2017085065.tif 000012
【図１１】
2017085065.tif 000013
【図１２】
2017085065.tif 000014
【図１３】
2017085065.tif 000015
【図１４】
2017085065.tif 000016
【図１５】
2017085065.tif 000017
【図１６】
2017085065.tif 000018
【図１７】
2017085065.tif 000019
【図１８】
2017085065.tif 000020
【図１９】
2017085065.tif 000021
【図２０】
2017085065.tif 000022
【図２１】
2017085065.tif 000023
【図２２】
2017085065.tif 000024
【図２３】
2017085065.tif 000025
【図２４】
2017085065.tif 000026
【図２５】
2017085065.tif 000027
【図２６】
2017085065.tif 000028
【図２７】
2017085065.tif 000029
【図２８】
2017085065.tif 000030
【図２９】
2017085065.tif 000031
【図３０】
2017085065.tif 000032
【図３１】
2017085065.tif 000033