(57)【要約】【課題】トランジスタを搭載した所定の数の半導体チップを１枚の半導体ウェハから製造する場合に、当該半導体ウェハから製造された余剰半導体チップが生ずることに起因して、半導体装置の製造コストが増大することを防ぐ。【解決手段】１回の露光工程で露光可能な露光領域ＳＨ内の第１のチップ形成領域ＣＥに、第１の面積を有するエミッタ領域ＮＥ１を含むバイポーラトランジスタＴＲ１を形成し、当該露光領域ＳＨ内の第２のチップ形成領域ＣＥに、前記第１の面積とは異なる第２の面積を有するエミッタ領域ＮＥ２を含むバイポーラトランジスタＴＲ２を形成する。【選択図】図８
2017085053.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）第１導電型を有する半導体基板を用意する工程、
（ｂ）前記半導体基板の上面に、前記第１導電型と異なる第２導電型を有する第１半導体領域を形成する工程、
（ｃ）前記第１半導体領域の上面に、前記第１導電型を有する第２半導体領域および前記第１導電型を有する第３半導体領域を形成する工程、
（ｄ）前記半導体基板を個片化することで、前記半導体基板、前記第１半導体領域および前記第２半導体領域を含む第１トランジスタを備えた第１半導体チップと前記半導体基板、前記第１半導体領域および前記第３半導体領域を含む第２トランジスタを備えた第２半導体チップを形成する工程、
を有し、
平面視において、前記第２半導体領域の面積は、前記第３半導体領域の面積よりも小さい、半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記半導体基板の上面に前記第１導電型の不純物を導入することで、前記第２半導体領域および前記第３半導体領域を形成し、
（ｄ１）前記（ｃ）工程の後、縦型炉を用いて前記半導体基板を加熱する工程をさらに有する、半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記第１トランジスタの増幅率は、前記第２トランジスタの増幅率よりも小さい、半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記（ｃ）工程は、
（ｃ１）前記半導体基板の上面を覆う絶縁膜を形成する工程、
（ｃ２）前記絶縁膜上に感光膜を形成する工程、
（ｃ３）前記感光膜を露光・現像することで、前記感光膜の一部を除去して前記絶縁膜の上面を露出させる工程、
（ｃ４）前記（ｃ３）工程の後、前記感光膜をマスクとして用いて前記絶縁膜を加工することで、前記半導体基板の上面を露出させる工程、
（ｃ５）前記半導体基板の上面に前記第１導電型の不純物を打ち込むことで、前記第２半導体領域および前記第３半導体領域を形成する工程、
をさらに有し、
前記（ｃ５）工程では、前記（ｃ３）工程において行う１回の露光での露光可能領域内に、前記第２半導体領域および前記第３半導体領域を形成する、半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記（ｄ）工程では、複数の前記第１半導体チップおよび複数の前記第２半導体チップを形成する、半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、
前記半導体基板を含む半導体ウェハの直径は、６インチよりも大きい、半導体装置の製造方法。
【請求項７】
請求項２記載の半導体装置の製造方法において、
前記縦型炉は、水平面に対して垂直な方向に延在する炉芯管を有し、
前記（ｄ１）工程では、上面が前記水平面と並行な状態で前記炉芯管内に配置された前記半導体基板を加熱する、半導体装置の製造方法。
【請求項８】
請求項１記載の半導体装置の製造方法において、
前記第１半導体領域の形成深さは、前記第２半導体領域および前記第３半導体領域のそれぞれの形成深さよりも深く、
前記第１トランジスタおよび前記第２トランジスタのそれぞれは、バイポーラトランジスタである、半導体装置の製造方法。
【請求項９】
請求項１記載の半導体装置の製造方法において、
前記第１半導体チップは、前記第２トランジスタを備えておらず、前記第２半導体チップは、前記第１トランジスタを備えていない、半導体装置の製造方法。
【請求項１０】
請求項１記載の半導体装置の製造方法において、
前記第２半導体領域は、前記第１トランジスタの第１エミッタ領域であり、前記第３半導体領域は、前記第２トランジスタの第２エミッタ領域である、半導体装置の製造方法。
【請求項１１】
請求項２記載の半導体装置の製造方法において、
前記（ｄ１）工程では、前記半導体基板を加熱することで、前記第１導電型の不純物を拡散させる、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えば、バイポーラトランジスタを有する半導体装置の製造に利用できるものである。
【背景技術】
【０００２】
電流の増幅などに用いられる各種のトランジスタは、仕様に応じた値の増幅率（ｈＦＥ）を有している。半導体装置の製造工程において、１枚の半導体ウェハから形成される複数のトランジスタの増幅率ｈＦＥの特性のばらつきを抑える方法として、半導体基板に導入した不純物を拡散させる熱処理工程において、横型炉ではなく縦型炉を用いることが知られている。
【０００３】
特許文献１（特開平０５−６７７３９号公報）には、半導体ウェハの表面の一部をマスクで覆い、一部のトランジスタのエミッタ領域を結晶学的または金属学的に変化させることで、トランジスタの増幅率ｈＦＥを変化させることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０５−６７７３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
１枚の半導体ウェハからは、所定のｈＦＥ特性を有するトランジスタを含む半導体チップを多数取得することができる。このようにして取得した多数の半導体チップのうち、必要な半導体チップが少数である場合、当該半導体ウェハから取得された残りの半導体チップは不必要である。
【０００６】
近年では、半導体ウェハの大径化に伴い、半導体ウェハ１枚当たりから取得できる半導体チップの数が増大している。また、加熱技術などの向上により、半導体ウェハ１枚から得られる複数の半導体チップのそれぞれのトランジスタのｈＦＥ特性の均一性が向上している。このため、所定のｈＦＥ特性を有するトランジスタを含む半導体チップを少数取得したい場合に、１枚の半導体ウェハから当該半導体チップを大量に製造すると、不要な半導体チップが過剰に供給され、これにより半導体装置の製造コストが増大する問題が生じる。
【０００７】
また、特許文献１に記載されているように、エミッタ領域を結晶学的または金属学的に変化させる方法では、トランジスタのｈＦＥ特性を精度良く制御することが技術的に困難であるため、所望の特性のトランジスタを得ることができない。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
一実施の形態である半導体装置の製造方法は、１枚の半導体ウェハから、異なるエミッタ領域の面積を有するトランジスタを含む各種の半導体チップを形成するものである。
【発明の効果】
【００１１】
一実施の形態によれば、半導体装置の製造コストを低減することができる。特に、半導体ウェハから不要なチップが生じることを防ぐことができる。
【図面の簡単な説明】
【００１２】
【図１】一実施の形態である半導体装置の製造工程中の平面図である。
【図２】一実施の形態である半導体装置の製造工程中の平面図である。
【図３】一実施の形態である半導体装置の製造工程中の断面図である。
【図４】図３に続く半導体装置の製造工程中の断面図である。
【図５】図４に続く半導体装置の製造工程中の平面図である。
【図６】図４に続く半導体装置の製造工程中の断面図である。
【図７】図５に続く半導体装置の製造工程中の断面図である。
【図８】図７に続く半導体装置の製造工程中の平面図である。
【図９】図７に続く半導体装置の製造工程中の断面図である。
【図１０】一実施の形態である半導体装置の製造工程に用いる縦型炉の断面図である。
【図１１】図９に続く半導体装置の製造工程中の断面図である。
【図１２】図１１に続く半導体装置の製造工程中の断面図である。
【図１３】図１２に続く半導体装置の製造工程中の断面図である。
【図１４】図１２に続く半導体装置の製造工程中の平面図である。
【図１５】図１３に続く半導体装置の製造工程中の平面図である。
【図１６】エミッタ領域の寸法と増幅率特性との関係を示すグラフである。
【図１７】一実施の形態の変形例である半導体装置の製造工程中の平面図である。
【図１８】比較例である半導体装置の製造工程中の平面図である。
【図１９】比較例である半導体装置の製造工程に用いる横型炉の断面図である。
【発明を実施するための形態】
【００１３】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１４】
本実施の形態は、バイポーラトランジスタを備えた半導体装置である。本実施の形態では、ＮＰＮ型のバイポーラトランジスタをもとに説明を行うが、本実施の形態の半導体装置は、導電型を逆にしたＰＮＰ型のバイポーラトランジスタに適用することもでき、これによりＮＰＮ型のバイポーラトランジスタと同様の効果を得ることができる。
【００１５】
＜半導体装置の製造方法について＞
以下に、本実施の形態の半導体装置の製造方法を、図１〜図１５を参照して説明する。
【００１６】
図１、図２、図５、図８、図１４および図１５は、本実施の形態の半導体装置の製造工程中の平面図である。図３、図４、図６、図７、図９、図１１〜図１３は、本実施の形態の半導体装置の製造工程中の断面図である。図１０は、本実施の形態の半導体装置の製造工程で用いる縦型炉の断面図である。
【００１７】
図３、図４、図６、図７、図９、図１１〜図１３においては、各図の左側に第１領域１Ａを示し、右側に第２領域１Ｂを示している。つまり、図３の左側には、図２のＡ−Ａ線における断面を示し、図３の右側には、図２のＢ−Ｂ線における断面を示している。同様に、図６には、図５のＡ−Ａ線における断面と図５のＢ−Ｂ線における断面とを示し、図９には、図８のＡ−Ａ線における断面と図８のＢ−Ｂ線における断面とを示している。
【００１８】
第１領域１Ａおよび第２領域１Ｂは、同一の半導体基板（半導体ウェハ）の主面に沿って並ぶ領域であり、互いに異なる半導体チップが形成される領域である。図１、図２、図５、図８および図１４では半導体基板よりも上の膜（例えば絶縁膜）の図示を省略している。
【００１９】
半導体装置を製造工程においては、まず、図１〜図３に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有するＮ型の単結晶シリコン（Ｓｉ）などからなる半導体基板ＳＢ、つまり半導体ウェハＷＦを用意する。続いて、半導体基板ＳＢ上に、エピタキシャル成長法により、エピタキシャル層ＥＰを形成する。エピタキシャル層ＥＰは、Ｎ型の半導体層である。半導体基板ＳＢおよびエピタキシャル層ＥＰはＮ型の不純物（例えばＡｓ（ヒ素）またはＰ（リン））を含んでおり、半導体基板ＳＢのＮ型不純物濃度は、エピタキシャル層ＥＰのＮ型不純物濃度よりも大きい。半導体基板ＳＢおよびエピタキシャル層ＥＰは、後に形成されるバイポーラトランジスタのコレクタ領域となる。
【００２０】
なお、本願でいう半導体ウェハＷＦとは、図１５を用いて説明するダイシング工程の前の時点において、半導体基板ＳＢおよびその上下に形成された膜などを含めた基板を意味する。つまり、図１に示す半導体ウェハＷＦは、半導体基板ＳＢおよびエピタキシャル層ＥＰからなる積層体からなる。また、ここでは、半導体基板ＳＢおよびエピタキシャル層ＥＰからなる積層体を基板または半導体基板と呼ぶ場合がある。すなわち、後述するバイポーラトランジスタは、半導体基板内に形成される半導体素子である。
【００２１】
図１に示すように、半導体ウェハＷＦは、平面視において円形に近い形状を有している。半導体ウェハＷＦの端部の一部には、半導体ウェハＷＦの結晶の方位を判別するためにオリエンテーションフラットと呼ばれる直線的な研削部を有している。なお、オリエンテーションフラットを形成せず、半導体ウェハＷＦの端部の一部にノッチと呼ばれる切り欠き部分が形成されていてもよい。
【００２２】
図１において半導体ウェハＷＦの主面に格子状に示す太い直線は、半導体装置の製造工程において行われる露光工程において、露光位置をずらしながら複数回の露光で半導体ウェハＷＦの主面全体を露光する場合に、当該複数回の露光のうちの１回の露光工程（ショット）により露光される露光領域ＳＨの境界である。露光領域ＳＨは、半導体基板ＳＢ（図３参照）の主面に沿う方向であるＸ方向と、半導体基板ＳＢの主面に沿う方向であってＸ方向に対し直交するＹ方向とに複数並んでいる。つまり、露光領域ＳＨは、半導体ウェハＷＦの上面に行列状に複数並んでおり、平面視において露光領域ＳＨは矩形形状を有している。
【００２３】
図２には、半導体ウェハＷＦ（図１参照）の上面の一部である１つの露光領域ＳＨを拡大して示している。露光領域ＳＨ内には、複数のチップ形成領域ＣＥが、Ｘ方向（行方向）およびＹ方向（列方向）に行列状に並んでいる。図２では、例として、１つの露光領域ＳＨ内に９つのチップ形成領域ＣＥが存在するレイアウトを示している。複数のチップ形成領域ＣＥのそれぞれは、後の工程を経て１つの半導体チップとなる領域である。図２では、隣り合うチップ形成領域ＣＥの境界を破線で示している。図１に示す複数の露光領域ＳＨは、全て図２に示す露光領域ＳＨと同様のレイアウトを有している。なお、後の説明で用いる図５および図８においても、図２と同様に１つの露光領域ＳＨを示している。
【００２４】
ここで、図２に示す１つの露光領域ＳＨ内において、一番左の１列を第１領域１Ａと呼び、中央の１列を第２領域１Ｂと呼び、一番右の１列を第３領域１Ｃと呼ぶ。つまり、第１領域１Ａ、第２領域１Ｂおよび第３領域１Ｃのそれぞれは、露光領域ＳＨ内において縦１列に並ぶ３つのチップ形成領域ＣＥを含んでいる。図１に示す複数の露光領域ＳＨのそれぞれが同様に第１領域１Ａ、第２領域１Ｂおよび第３領域１Ｃを有しているため、第１領域１Ａ、第２領域１Ｂおよび第３領域１Ｃのそれぞれは、Ｙ方向における半導体ウェハＷＦの一方の端部から他方の端部に亘って延在している。
【００２５】
第１領域１Ａ、第２領域１Ｂおよび第３領域１Ｃは、互いに異なる特性のバイポーラトランジスタが形成される領域である。つまり、第１領域１Ａに形成されるトランジスタは、第２領域１Ｂに形成されるトランジスタとは異なる特性を有し、第２領域１Ｂに形成されるトランジスタは、第３領域１Ｃに形成されるトランジスタとは異なる特性を有し、第３領域１Ｃに形成されるトランジスタは、第１領域１Ａに形成されるトランジスタとは異なる特性を有する。
【００２６】
図３には、第１領域１Ａおよび第２領域１Ｂのそれぞれにおける基板の断面図を示している。図３に示す第１領域１Ａの断面は、図２に示す１つのチップ形成領域ＣＥの断面であり、図３に示す第２領域１Ｂの断面は、図２に示す他の１つのチップ形成領域ＣＥの断面である。つまり、図３の第１領域１Ａと第２領域１Ｂとは、後の工程において互いに異なる半導体チップとなる領域である。以下の製造工程の説明では、主に第１領域１Ａおよび第２領域１Ｂにおける製造工程について説明し、第３領域１Ｃにおける製造工程について、具体的な説明は行わない。ただし、第３領域１Ｃにおいても、第１領域１Ａおよび第２領域１Ｂと同じ工程によりバイポーラトランジスタが形成される。
【００２７】
次に、図４に示すように、例えば熱処理を行うことで、エピタキシャル層ＥＰの上面を覆う絶縁膜ＩＦ１を形成する。絶縁膜ＩＦ１は、例えば熱酸化膜であり、酸化シリコン膜からなる。
【００２８】
次に、図５および図６に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて、絶縁膜ＩＦ１の一部を除去する。これにより絶縁膜ＩＦ１をパターニングすることで、第１領域１Ａおよび第２領域１Ｂのそれぞれにおいて、エピタキシャル層ＥＰの上面の一部を絶縁膜ＩＦ１から露出させる。ここでは、各チップ形成領域ＣＥ（図２参照）の平面視における中心部のエピタキシャル層ＥＰの上面を露出させる。つまり、絶縁膜ＩＦ１は、チップ形成領域ＣＥの端部を覆うように環状に残る。
【００２９】
ここでいうフォトリソグラフィ技術とは、基板上に塗布法により形成したフォトレジスト膜（感光膜）に対し、フォトマスク（レチクル）を介して例えば紫外線により露光することでパターン転写を行い、その後現像工程を行うことでフォトレジスト膜の一部を除去し、これによりフォトレジストパターン（図示しない）を形成する技術である。１回の露光工程で露光によりパターン転写できる範囲は限られているため、１回の露光で半導体ウェハＷＦ（図１参照）全体を露光することはできない。したがって、図１に示す露光領域ＳＨのそれぞれに対して露光を行う。
【００３０】
ここでは、絶縁膜ＩＦ１上にフォトレジスト膜を塗布した後、当該フォトレジスト膜に対して露光・現像を行うことで、フォトレジスト膜の一部を除去する。これにより、絶縁膜ＩＦ１の上面の一部がフォトレジスト膜から露出する。続いて、フォトレジスト膜からなり、上記露光・現像工程により形成されたフォトレジストパターンをマスクとして用いてドライエッチングを行う。これにより、フォトレジストパターンから露出する部分の絶縁膜ＩＦ１を除去ことで、エピタキシャル層ＥＰの上面、つまり基板の上面の一部を露出させる。フォトレジスト膜は、当該ドライエッチング工程の後に除去する。
【００３１】
続いて、絶縁膜ＩＦ１をマスクとして用い、エピタキシャル層ＥＰの上面にＰ型の不純物（例えばＢ（ホウ素））をイオン注入法により打ち込む。これにより、エピタキシャル層ＥＰ内において、Ｐ型不純物が導入された領域にＰ型の半導体領域であるベース領域ＰＢを形成する。ベース領域ＰＢは、第１領域１Ａ、第２領域１Ｂおよび第３領域１Ｃの複数のチップ形成領域ＣＥのそれぞれの平面視における中央部に形成される。平面視において、ベース領域ＰＢは例えば矩形形状を有している。ベース領域ＰＢは、エピタキシャル層ＥＰの上面から、エピタキシャル層ＥＰの途中深さに亘って形成されている。つまり、ベース領域ＰＢの底部は、エピタキシャル層ＥＰと半導体基板ＳＢとの界面に達していない。
【００３２】
次に、図７に示すように、例えば熱処理を行うことで、エピタキシャル層ＥＰの上面を覆う絶縁膜ＩＦ２を形成する。絶縁膜ＩＦ２は、図６に示す断面において絶縁膜ＩＦ１から露出しているエピタキシャル層ＥＰの上面上に形成される。図７では、絶縁膜ＩＦ１および絶縁膜ＩＦ２の境界の図示を省略している。絶縁膜ＩＦ２の膜厚は、絶縁膜ＩＦ１の膜厚より小さい。絶縁膜ＩＦ２は、例えば熱酸化膜であり、酸化シリコン膜からなる。
【００３３】
続いて、フォトリソグラフィ技術およびドライエッチング法を用いて、絶縁膜ＩＦ２の一部を除去する。これにより絶縁膜ＩＦ２をパターニングすることで、第１領域１Ａおよび第２領域１Ｂのそれぞれにおいて、ベース領域ＰＢの上面の一部を絶縁膜ＩＦ１およびＩＦ２から露出させる。ここで絶縁膜ＩＦ２を開口させる領域の全体は、平面視においてベース領域ＰＢと重なる。また、各チップ形成領域ＣＥ（図５参照）において、絶縁膜ＩＦ２の開口部を例えば３箇所形成する。絶縁膜ＩＦ２の開口部の平面視における形状は、Ｙ方向に長い長方形である。Ｘ方向における当該開口部の幅は、第１領域１Ａ、第２領域１Ｂおよび第３領域１Ｃのそれぞれで互いに異なる。
【００３４】
次に、図８および図９に示すように、絶縁膜ＩＦ１、ＩＦ２をマスクとして用いて、Ｎ型の不純物（例えばＡｓ（ヒ素）またはＰ（リン））をベース領域ＰＢの上面にイオン注入法により打ち込む。これにより、ベース領域ＰＢ内において、Ｎ型不純物が導入された領域にＮ型の半導体領域であるエミッタ領域ＮＥ１、ＮＥ２およびＮＥ３を形成する。
【００３５】
エミッタ領域ＮＥ１は、第１領域１Ａの各チップ形成領域ＣＥ内のベース領域ＰＢの上面において、Ｘ方向に並んで３つ形成される。エミッタ領域ＮＥ２は、第２領域１Ｂの各チップ形成領域ＣＥ内のベース領域ＰＢの上面において、Ｘ方向に並んで３つ形成される。エミッタ領域ＮＥ３は、第３領域１Ｃの各チップ形成領域ＣＥ内のベース領域ＰＢの上面において、Ｘ方向に並んで３つ形成される。
【００３６】
エミッタ領域ＮＥ１〜ＮＥ３のそれぞれは、ベース領域ＰＢの上面から、ベース領域ＰＢの途中深さに亘って形成される。つまり、エミッタ領域ＮＥ１〜ＮＥ３のそれぞれの底部は、ベース領域ＰＢとエピタキシャル層ＥＰとの界面に達していない。
【００３７】
エミッタ領域ＮＥ１〜ＮＥ３のそれぞれの平面視における形状は、Ｙ方向に長い長方形である。エミッタ領域ＮＥ１〜ＮＥ３のそれぞれのＹ方向の幅は、いずれも同じである。つまり、エミッタ領域ＮＥ１〜ＮＥ３のそれぞれは、Ｙ方向において長さＹ１を有している。エミッタ領域ＮＥ１のＸ方向の長さＸ１は、長さＹ１よりも小さく、エミッタ領域ＮＥ２のＸ方向の長さＸ２よりも小さい。また、エミッタ領域ＮＥ２のＸ方向の長さＸ２は、長さＹ１よりも小さく、エミッタ領域ＮＥ３のＸ方向の長さＸ３よりも小さい。また、エミッタ領域ＮＥ３のＸ方向の長さＸ３は、長さＹ１よりも小さい。
【００３８】
すなわち、半導体ウェハＷＦ（図１参照）の上面であって、１回の露光工程（ショット）で露光を行うことができる露光領域ＳＨ内に、Ｘ方向の幅が互いに異なり、かつ、平面視における面積が互いに異なるエミッタ領域ＮＥ１〜ＮＥ３が形成される。
【００３９】
続いて、上記イオン注入工程により打ち込んだ不純物、つまりベース領域およびエミッタ領域の不純物を拡散させるため、図１０に示す拡散炉（加熱炉）を用いて、半導体ウェハＷＦを加熱する。図１０に示す拡散炉ＶＦは、縦型炉である。つまり、拡散炉ＶＦは、水平面に対して垂直な方向に延在する円筒形の炉芯管（石英チューブ）ＦＴを有する。炉芯管ＦＴは、加熱対象である半導体ウェハＷＦを複数枚収納する容器である。加熱工程では、炉芯管ＦＴ内において、ウェハホルダーＷＨに支えられた複数の半導体ウェハＷＦが、炉芯管ＦＴの延在方向に並んで配置される。このとき、各半導体ウェハＷＦのそれぞれの主面は、水平面に対して並行となる。
【００４０】
言い換えれば、炉芯管ＦＴの延在方向と、水平面に対して垂直な方向とがなす角度は、炉芯管ＦＴの延在方向と、水平面とがなす角度よりも小さい。また、炉芯管ＦＴ内に配置された半導体ウェハＷＦの上面と水平面とがなす角度は、当該半導体ウェハＷＦの上面と、水平面に対して垂直な方向とがなす角度よりも小さい。
【００４１】
炉芯管ＦＴ内において、ウェハホルダーＷＨおよび半導体ウェハＷＦは、例えば石英からなるアンプルＡＰ内に封入されている。アンプルＡＰ内は真空状態となっている。半導体ウェハＷＦが封入されたアンプルＡＰの水平方向における周囲を囲むように、炉芯管ＦＴの外側には環状の電気炉ＥＦが配置されている。上記不純物を拡散させるための加熱処理を行う工程では、電気炉ＥＦを通電により発熱させることで、電気炉ＥＦに囲まれた炉芯管ＦＴ内の半導体ウェハＷＦを加熱する。
【００４２】
縦型炉を用いた加熱工程では、ウェハホルダーＷＨにより半導体ウェハＷＦを支持する際に半導体ウェハＷＦの一部に局所的に応力が加わることなどを防ぐことができるため、後述する横型炉に比べ、半導体ウェハＷＦの全面を均等に加熱処理することができる。これにより、上述した各イオン注入工程により半導体基板ＳＢに打ち込んだ不純物イオンを、半導体ウェハＷＦの主面のいずれの箇所においても均等に拡散させることができる。
【００４３】
以上の工程により、図９に示すように、第１領域１Ａには、コレクタ領域である半導体基板ＳＢおよびエピタキシャル層ＥＰと、ベース領域ＰＢと、エミッタ領域ＮＥ１とを有するＮＰＮ型のバイポーラトランジスタＴＲ１が形成される。同様に、第２領域には、コレクタ領域である半導体基板ＳＢおよびエピタキシャル層ＥＰと、ベース領域ＰＢと、エミッタ領域ＮＥ２とを有するＮＰＮ型のバイポーラトランジスタＴＲ２が形成される。同様に、図８に示す第３領域には、コレクタ領域である半導体基板と、エミッタ領域ＮＥ３と、ベース領域ＰＢとを含むバイポーラトランジスタＴＲ３が形成される。
【００４４】
次に、図１１に示すように、例えば熱処理を行うことで、エピタキシャル層ＥＰの上面を覆う絶縁膜ＩＦ３を形成する。絶縁膜ＩＦ３は、図９に示す断面において絶縁膜ＩＦ１、ＩＦ２から露出しているエピタキシャル層ＥＰの上面上に形成される。図１１では、絶縁膜ＩＦ１、ＩＦ２およびＩＦ３のそれぞれの境界の図示を省略している。絶縁膜ＩＦ３の膜厚は、絶縁膜ＩＦ２の膜厚より小さい。絶縁膜ＩＦ３は、例えば熱酸化膜であり、酸化シリコン膜からなる。
【００４５】
続いて、フォトリソグラフィ技術およびドライエッチング法を用いて、絶縁膜ＩＦ２、ＩＦ３の一部を除去する。これにより絶縁膜ＩＦ２、ＩＦ３をパターニングすることで、エミッタ領域ＮＥ１、ＮＥ２およびベース領域ＰＢのそれぞれの上面の一部を、絶縁膜ＩＦ２、ＩＦ３から露出させる。
【００４６】
ここで、平面視において、絶縁膜ＩＦ３を開口させる領域の全体は、図７を用いて説明したパターニング工程で絶縁膜ＩＦ２に形成した開口部の内側に位置する。よって、第１領域１Ａの絶縁膜ＩＦ３の開口部の底面には、エミッタ領域ＮＥ１の上面のみが露出し、第２領域１Ｂの絶縁膜ＩＦ３の開口部の底面には、エミッタ領域ＮＥ２の上面のみが露出する。絶縁膜ＩＦ３の開口部は、絶縁膜ＩＦ２の各開口部内に形成される。このため、平面視において、第１領域１Ａ〜第３領域１Ｃ（図８参照）のそれぞれでは、絶縁膜ＩＦ３の開口部がＸ方向に３つ並んで形成される。
【００４７】
また、上記パターニング行程において第１領域１Ａおよび第２領域１Ｂのそれぞれにおいて形成された、絶縁膜ＩＦ２を貫通する開口部の底面には、ベース領域ＰＢの上面のみが露出している。絶縁膜ＩＦ２の開口部は、絶縁膜ＩＦ３を貫通する各開口部の近傍において、当該絶縁膜ＩＦ３の開口部とＸ軸方向に並んで配置される。つまり、第１領域１Ａ〜第３領域１Ｃ（図８参照）のそれぞれにおいて、絶縁膜ＩＦ２の開口部の一部は、Ｘ方向に並ぶ絶縁膜ＩＦ３の開口部の相互間に形成される。
【００４８】
次に、図１２に示すように、例えばスパッタリング法を用いて、半導体基板ＳＢ上に金属膜ＭＦを形成する。金属膜ＭＦは、例えばアルミニウム（Ａｌ）膜からなる。
【００４９】
次に、図１３に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて、金属膜ＭＦの一部を除去する。これにより金属膜ＭＦをパターニングすることで、第１領域１Ａおよび第２領域１Ｂのそれぞれの半導体基板ＳＢ上に、金属膜ＭＦからなるエミッタ電極ＥＥおよびベース電極ＢＥを形成する。第１領域１Ａのエミッタ電極ＥＥは、絶縁膜ＩＦ３の開口部の底部において、エミッタ領域ＮＥ１の上面に接続される。また、第２領域１Ｂのエミッタ電極ＥＥは、絶縁膜ＩＦ３の開口部の底部において、エミッタ領域ＮＥ２の上面に接続される。第１領域１Ａのベース電極ＢＥは、エミッタ電極ＥＥの隣りに形成され、絶縁膜ＩＦ２の開口部の底部において、ベース領域ＰＢの上面に接続される。また、第２領域１Ｂのベース電極ＢＥは、エミッタ電極ＥＥの隣りに形成され、絶縁膜ＩＦ２の開口部の底部において、ベース領域ＰＢの上面に接続される。
【００５０】
続いて、半導体基板ＳＢの主面とは反対側の裏面に接続され、当該裏面を覆うコレクタ電極ＣＬＥを形成する。コレクタ電極ＣＬＥは、例えばスパッタリング法を用いて形成することができる。コレクタ電極ＣＬＥは、例えば当該裏面側から順にチタン（Ｔｉ）膜および金（Ａｕ）膜を積層した積層構造を有する。第１領域１Ａにおいて、エミッタ電極ＥＥはエミッタ領域ＮＥ１に電気的に接続され、第２領域１Ｂにおいて、エミッタ電極ＥＥはエミッタ領域ＮＥ２に電気的に接続されている。また、第１領域１Ａおよび第２領域１Ｂのそれぞれにおいて、ベース電極ＢＥはベース領域ＰＢに電気的に接続され、コレクタ電極ＣＬＥは、コレクタ領域である半導体基板ＳＢに電気的に接続されている。
【００５１】
ここで、図１４に、半導体ウェハＷＦの主面の第１領域１Ａ、第２領域１Ｂおよび第３領域１Ｃのそれぞれを区別して示す。図１４では、第２領域１Ｂおよび第３領域１Ｃのそれぞれに別々のハッチングを付しており、第１領域１Ａにはハッチングを付していない。図１４の太い線で区切られた各露光領域ＳＨには、Ｘ方向に並ぶ第１領域１Ａ、第２領域１Ｂおよび第３領域１Ｃが存在する。図１４では、個々のチップ形成領域ＣＥ（図８参照）を示していない。
【００５２】
図８に示すように、第１領域１Ａは、３つのバイポーラトランジスタＴＲ１を備えたチップ形成領域ＣＥが、Ｙ軸方向に複数並んで存在する領域である。第２領域１Ｂは、３つのバイポーラトランジスタＴＲ２を備えたチップ形成領域ＣＥが、Ｙ軸方向に複数並んで存在する領域である。第３領域１Ｃは、３つのバイポーラトランジスタＴＲ３を備えたチップ形成領域ＣＥが、Ｙ軸方向に複数並んで存在する領域である。図１４では、バイポーラトランジスタＴＲ１（図８参照）が形成された第１領域１Ａ、バイポーラトランジスタＴＲ２（図８参照）が形成された第２領域１Ｂ、および、バイポーラトランジスタＴＲ３（図８参照）が形成された第３領域１Ｃのそれぞれの位置を示している。
【００５３】
次に、図１５に示すように、ダイシング工程を行うことで、複数の半導体チップを得る。すなわち、ダイシングブレードを用いて、図８に破線および太い線により示すスクライブラインを切削し、これにより半導体ウェハＷＦ（図１４参照）を個片化する。この工程により、本実施の形態の半導体装置である複数の半導体チップＣＰ１、複数の半導体チップＣＰ２および複数の半導体チップＣＰ３を得ることができる。
【００５４】
図１５では、図の上側に、エミッタ電極ＥＥおよびベース電極ＢＥを含む半導体チップの平面図を示し、図の下側に、エミッタ電極ＥＥ、ベース電極ＢＥおよび絶縁膜の図示を省略した半導体チップの平面図を示している。図１５の上側の平面図では、電極と半導体基板とが接続されている箇所の輪郭を破線で示している。
【００５５】
半導体チップＣＰ１は、第１領域１Ａ（図１３および図１４参照）のチップ形成領域ＣＥ（図８参照）から、ダイシング工程により得られたチップであり、半導体基板ＳＢ内に形成されたバイポーラトランジスタＴＲ１を備えている。半導体チップＣＰ２は、第２領域１Ｂ（図１３および図１４参照）のチップ形成領域ＣＥから、ダイシング工程により得られたチップであり、半導体基板ＳＢ内に形成されたバイポーラトランジスタＴＲ２を備えている。半導体チップＣＰ３は、第３領域１Ｃ（図１４参照）のチップ形成領域ＣＥから、ダイシング工程により得られたチップであり、半導体基板ＳＢ内に形成されたバイポーラトランジスタＴＲ３を備えている。
【００５６】
半導体チップＣＰ１は、バイポーラトランジスタＴＲ２、ＴＲ３を備えておらず、半導体チップＣＰ２は、バイポーラトランジスタＴＲ１、ＴＲ３を備えておらず、半導体チップＣＰ３は、バイポーラトランジスタＴＲ１、ＴＲ２を備えていない。
【００５７】
図１５に示すように、エミッタ電極ＥＥおよびベース電極ＢＥのそれぞれは、平面視において櫛型形状を有している。つまり、エミッタ電極ＥＥおよびベース電極ＢＥのそれぞれは、各チップのＹ方向における一方の端部近傍において、Ｘ方向に延在する部分と、当該部分から、当該チップのＹ方向における他方の端部に向かってＹ方向に延在する複数の延在部分とを有する。当該複数の延在部分は、Ｘ方向に並んで配置されている。エミッタ電極ＥＥのＹ方向に延在する部分と、ベース電極ＢＥのＹ方向に延在する部分とは、Ｘ方向に並んで交互に配置されている。
【００５８】
また、エミッタ電極ＥＥのＹ方向に延在する部分は、その直下において、半導体基板ＳＢの主面のエミッタ領域ＮＥ１、ＮＥ２またはＮＥ３に接続されている。同様に、ベース電極ＢＥのＹ方向に延在する部分は、その直下において、半導体基板ＳＢの主面のベース領域ＰＢに接続されている。
【００５９】
半導体チップＣＰ１の半導体基板ＳＢの主面には、エミッタ領域ＮＥ１がＸ方向に３つ並んで配置されている。半導体チップＣＰ２の半導体基板ＳＢの主面には、エミッタ領域ＮＥ２がＸ方向に３つ並んで配置されている。半導体チップＣＰ３の半導体基板ＳＢの主面には、エミッタ領域ＮＥ３がＸ方向に３つ並んで配置されている。
【００６０】
図１５では、エミッタ領域ＮＥ１〜ＮＥ３のそれぞれが形成された領域と平面視において重なる半導体基板ＳＢ内にバイポーラトランジスタＴＲ１〜ＴＲ３が形成されているものとして図に符号ＴＲ１〜ＴＲ３を示している。ただし、各半導体チップのそれぞれに１つのバイポーラトランジスタが形成されていると考えてもよい。１つの半導体チップ内の３つのエミッタ領域は、エミッタ電極により互いに電気的に接続されている。
【００６１】
半導体チップＣＰ１のバイポーラトランジスタＴＲ１を構成するエミッタ領域ＮＥ１と、半導体チップＣＰ２のバイポーラトランジスタＴＲ２を構成するエミッタ領域ＮＥ２と、半導体チップＣＰ３のバイポーラトランジスタＴＲ３を構成するエミッタ領域ＮＥ３とは、平面視における形状が異なる。平面視において矩形形状を有するエミッタ領域ＮＥ１〜ＮＥ３のそれぞれのＹ方向の幅は同じであるのに対し、エミッタ領域ＮＥ１〜ＮＥ３のそれぞれのＸ方向の幅は異なる。
【００６２】
つまり、Ｘ方向において、エミッタ領域ＮＥ１の長さＸ１は、エミッタ領域ＮＥ２の長さＸ２より小さく、長さＸ２は、エミッタ領域ＮＥ３の長さＸ３より小さい。したがって、平面視において、エミッタ領域ＮＥ１の面積はエミッタ領域ＮＥ２の面積より小さく、エミッタ領域ＮＥ２の面積はエミッタ領域ＮＥ３の面積より小さい。
【００６３】
ここで、バイポーラトランジスタの増幅率（利得）ｈＦＥは、バイポーラトランジスタが有するエミッタ領域の面積に応じて変化する性質がある。なお、本願でいう増幅率（利得）ｈＦＥとは、例えばトランジスタの直流電流増幅率（直流電流利得）を意味する。
【００６４】
図１６に、エミッタ領域の幅と増幅率ｈＦＥとの関係を表わしたグラフ示す。図１６の横軸は、エミッタ領域のＸ方向の幅を示しており、図１６の縦軸は、増幅率ｈＦＥを示している。図１６では、３枚の半導体ウェハのそれぞれから製造された半導体チップについてバイポーラトランジスタの増幅率ｈＦＥの値を測定した結果を示している。図１６の四角のプロット、丸のプロットおよび三角のプロットのそれぞれは、別々の半導体ウェハから製造された半導体チップにおける測定値を表わしている。測定に用いられたバイポーラトランジスタのＹ方向の幅は全て一定である。したがって、Ｘ方向の幅の大きさに比例して、エミッタ領域の面積は変動する。
【００６５】
図１６に示すように、例えば、エミッタ開口寸法である長さＸを０．１μｍから４μｍに変更することで、増幅率ｈＦＥは約１．５倍に上昇する。このように、エミッタ領域のＸ方向の幅が大きくなる程、バイポーラトランジスタの増幅率ｈＦＥの値は大きくなっている。すなわち、エミッタ領域の面積が大きくなると、バイポーラトランジスタの増幅率ｈＦＥは大きくなる。これは、エミッタ領域の面積を変更することで、増幅率特性を決めるベース／エミッタの面積比が変わるためである。このように、エミッタ領域の面積を変更することで、バイポーラトランジスタの増幅率ｈＦＥを様々な値に制御することができる。
【００６６】
＜本実施の形態の効果について＞
以下に、本実施の形態の製造方法の効果について、比較例を示した図１８および図１９を用いて説明する。図１８は、比較例の半導体装置の製造工程を示す平面図である。図１９は、他の比較例の半導体装置の製造工程で用いることが可能な横型炉を示す断面図である。
【００６７】
図１８は、半導体基板内にバイポーラトランジスタを形成した後であって、ダイシング工程を行う前の時点における露光領域を示す平面図である。すなわち、図１８には、図８と同様に、１回の露光工程、（ショット）により露光できる範囲である露光領域ＳＨを示している。ここで、露光領域ＳＨ内の各チップ形成領域ＣＥは、全て同じ平面レイアウトを有している。つまり、全てのチップ形成領域ＣＥに形成されたバイポーラトランジスタＴＲＸのエミッタ領域ＮＥのＸ方向の長さＸＮは同一であり、かつ、全てのチップ形成領域ＣＥに形成されたバイポーラトランジスタＴＲＸのエミッタ領域ＮＥのＹ方向の長さＹＮは同一である。
【００６８】
したがって、全てのチップ形成領域ＣＥに形成されたバイポーラトランジスタＴＲＸのエミッタ領域ＮＥの面積はいずれも同一である。よって、当該比較例において、半導体ウェハから取得できる複数の半導体チップは、全て同じ増幅率特性を有するトランジスタを備えている。
【００６９】
また、図１８に示す半導体基板の上面のベース領域ＰＢおよびエミッタ領域ＮＥに導入された不純物を拡散させるために行う熱処理工程では、図１９に示す拡散炉ＨＦを用いることが考えられる。拡散炉ＨＦは、水平方向に延在する円筒形の炉芯管（石英チューブ）ＦＴを有する。つまり、拡散炉ＨＦは、横型炉である。加熱工程では、炉芯管ＦＴ内において、ウェハホルダーＷＨに支えられた複数の半導体ウェハＷＦが、炉芯管ＦＴの延在方向に並んで配置される。このとき、各半導体ウェハＷＦのそれぞれは、その主面が水平面に対して垂直に近い角度となるようにウェハホルダーＷＨに支持される。
【００７０】
炉芯管ＦＴ内において、ウェハホルダーＷＨおよび半導体ウェハＷＦは、例えば石英からなるアンプルＡＰ内に封入されている。アンプルＡＰ内は真空状態となっている。炉芯管ＦＴの外側には環状の電気炉ＥＦが配置されており、加熱処理を行う際には、電気炉ＥＦを発熱させて半導体ウェハＷＦを加熱する。
【００７１】
しかし、図１８に示す比較例のバイポーラトランジスタＴＲＸを形成する製造工程において、不純物拡散のために行う上記熱処理工程では、図１０に示す縦型の拡散炉ＶＦを用いる。図１９に示す横型の拡散炉ＨＦを用いた場合、半導体ウェハＷＦとウェハホルダーＷＨとが接する箇所に力が加わることなどに起因して、半導体ウェハＷＦの全面を均等に加熱することが困難である問題がある。この場合、半導体ウェハＷＦの各チップ形成領域における不純物の拡散の程度にばらつきが生じるため、当該半導体ウェハＷＦから得られる複数の半導体チップの特性、つまり増幅率ｈＦＥにばらつきが生じる。
【００７２】
これに対し、図１０に示す縦型の拡散炉ＶＦでは、半導体ウェハＷＦの全面をより均一に加熱することができるため、半導体ウェハＷＦ全体の不純物を均等に拡散させることができる。これにより、不良品の発生を防ぎ、１枚の半導体ウェハＷＦから所望の増幅率ｈＦＥを有するバイポーラトランジスタを含む半導体チップを多数取得することができる。
【００７３】
図１８に示す比較例の露光領域ＳＨを含む１枚の半導体ウェハからは、同一の増幅率ｈＦＥを有するトランジスタを含む半導体チップのみを多数製造することが可能である。言い換えれば、比較例の１枚の半導体ウェハからは単一の増幅率特性を有する半導体チップのみが製造される。これに対し、トランジスタを備えた半導体チップを製造する際には、求められる仕様に応じて、トランジスタの増幅率ｈＦＥが互いに異なる複数種類の半導体チップを、それぞれ必要な数だけ製造することが求められる場合がある。
【００７４】
例えば、第１の増幅率を有するトランジスタを含む第１半導体チップと、第１の増幅率とは異なる第２の増幅率を有するトランジスタを含む第２半導体チップとを、それぞれ所望の数だけ製造することが求められる場合がある。このとき、図１８に示す比較例のように、半導体ウェハ内の各チップ形成領域ＣＥのレイアウトを同一にすることで、当該半導体ウェハから同一の第１の増幅率を有するバイポーラトランジスタＴＲＸを備えた第１半導体チップのみを製造する場合、当該半導体ウェハからは、所望の数よりも多くの第１半導体チップが得られる。このようにして余分に製造された第１半導体チップは不要である。したがって、不要な半導体チップが製造される上記比較例の半導体装置の製造方法を採用した場合、半導体装置の製造コストが増大する問題が生じる。
【００７５】
特に、１枚の半導体ウェハＷＦから取得したい所定の特性の半導体チップの数が少数の場合には、当該半導体ウェハＷＦから当該特性の半導体チップが過剰に製造される。このため、製造された不要な半導体チップの数が多くなるため、上記問題が顕著となる。また、半導体ウェハの直径が大きい場合、１枚の半導体ウェハＷＦから製造される不要な半導体チップの数が多くなるため、上記問題が顕著となる。
【００７６】
また、図１０に示す縦型の拡散炉ＶＦを使って拡散処理を行った場合、図１９に示す横型の拡散炉ＨＦを使用する場合に比べ、半導体ウェハから製造される半導体チップの特性が均一化される。このため、所定の特性の半導体チップを所望の数だけ取得した場合に、当該特性を有する不要な半導体チップの製造数も大きくなる。このため、製造コストが増大する上記問題が顕著となる。
【００７７】
製造工程において増幅率特性を制御する方法としては、ベース領域またはエミッタ領域の不純物濃度を変更する方法、ベース領域またはエミッタ領域の不純物拡散のために行う熱処理の温度を変更する方法、または酸化処理の温度を変更する方法などが考えられるが、これらの製造条件はウェハ単位でのみ変更が可能である。したがって、１枚の半導体ウェハから、上記製造条件が異なる各種の半導体チップを形成することは困難である。つまり、上記製造条件を変更する方法により、１枚の半導体ウェハから、増幅率特性が異なる各種の半導体チップを製造することは困難である。
【００７８】
これに対し、本実施の形態の半導体装置では、図７〜図８を用いて説明したように、エミッタ領域の形成工程において形成するエミッタ領域の面積を、半導体ウェハの全てのチップ形成領域において同一にせず、異なる面積のエミッタ領域を別々のチップ形成領域に形成している。つまり、１回の露光工程で露光できる範囲である露光領域内に、互いにエミッタ領域の面積が異なるバイポーラトランジスタを、別々のチップ形成領域に形成している。
【００７９】
これにより、半導体ウェハ１枚から、増幅率特性の異なる複数の種類の半導体チップを得ることができる。本実施の形態では、図８に示すように、第１領域１Ａ、第２領域１Ｂおよび第３領域１Ｃにおいて３種類の異なる面積を有するエミッタ領域ＮＥ１〜ＮＥ３を形成している。このため、１枚の半導体ウェハから、異なる増幅率特性のバイポーラトランジスタを備えた３種類の半導体チップを取得することができる。
【００８０】
よって、例えば、第１の増幅率を有するトランジスタを含む第１半導体チップと、第１の増幅率とは異なる第２の増幅率を有するトランジスタを含む第２半導体チップと、第１の増幅率および第２の増幅率とは異なる第３の増幅率を有するトランジスタを含む第３半導体チップとを、１枚の半導体ウェハから得ることができる。これにより、例えば、必要な第１半導体チップの数が少数である場合でも、当該半導体ウェハから製造される余分な第１半導体チップの数を低減することができ、また、当該半導体ウェハから製造された第２半導体チップおよび第３半導体チップの製造が無駄とならない。すなわち、余剰製造による損失を低減することができる。
【００８１】
また、数種類の増幅率特性を有する半導体チップを製造する際に、当該種類の数と同じ数の半導体ウェハを用いて半導体装置の製造を行う必要がない。よって、製造に用いる半導体ウェハの数を低減することができる。また、半導体装置の製造工程を行う回数を低減することができる。例えば、数種類の増幅率特性を有する半導体チップを製造する際に、増幅率特性の異なるトランジスタを形成するため、各種の増幅率特性毎に拡散処理を行うことが考えられるが、本実施の形態では、１回の拡散処理で、異なる増幅率特性を有するトランジスタを形成することができる。
【００８２】
以上より、本実施の形態の半導体装置の製造方法を用いれば、半導体装置の生産性を向上させることができ、半導体装置の製造コストを低減することができる。
【００８３】
本実施の形態は、例えば製造工程に用いる半導体ウェハの直径が６インチよりも大きい場合のように、１枚の半導体ウェハから製造することができる半導体チップの数が多い場合に特に有効である。例えば、直径が８インチの半導体ウェハを用いた場合には、直径が６インチの半導体ウェハを用いた場合に比べて、取得できる半導体チップの数が２倍以上となるためである。
【００８４】
また、本実施の形態は、縦型炉を用いて拡散処理を行う場合において、特に有効である。横型炉ではなく縦型炉を用いることで、半導体ウェハ全体のトランジスタの増幅率特性を精度良く制御することができ、これにより、縦型炉を使う場合に、用途のない所定の増幅率特性を有する半導体チップが過剰に製造されることを防ぐことができるためである。
【００８５】
＜変形例について＞
以下では、本実施の形態の変形例として、１回の露光工程で露光可能な露光領域内において形成するバイポーラトランジスタの増幅率特性の種類を増大させる場合について説明する。
【００８６】
図１７は、本変形例の半導体装置の製造工程を説明する平面図である。図１７には、１回の露光工程で露光可能な露光領域ＳＨを示している。本変形例では、図８を用いて説明したレイアウトと異なり、露光領域ＳＨ内に、行列状に配置された計３０のチップ形成領域ＣＥを有している。露光領域ＳＨ内においてＹ方向に６行のチップ形成領域ＣＥが存在し、Ｘ方向に５列のチップ形成領域ＣＥが存在している。
【００８７】
図８を用いて説明した製造方法では、露光領域ＳＨ内において、第１領域１Ａに第１の増幅率特性を有するバイポーラトランジスタＴＲ１を形成し、第２領域１Ｂに第２の増幅率特性を有するバイポーラトランジスタＴＲ２を形成し、第３領域１Ｃに第３の増幅率特性を有するバイポーラトランジスタＴＲ３を形成している。これにより、１枚の半導体ウェハから、搭載されたバイポーラトランジスタの増幅率が異なる３種類の半導体チップを取得することができる。
【００８８】
これに対し、本変形例のように、露光領域ＳＨ内において形成するバイポーラトランジスタの種類を増やしてもよい。図１７において、各チップ形成領域ＣＥには、チップ形成領域ＣＥ内に形成するエミッタ領域の寸法を記載している。すなわち、各チップ形成領域ＣＥには、平面視において矩形形状を有するエミッタ領域のＸ方向の寸法とＹ方向の寸法との組み合わせを記載している。図１７では、１つの露光領域ＳＨ内において形成するエミッタ領域の寸法の種類として、Ｘ１＊Ｙ１、Ｘ２＊Ｙ１、Ｘ３＊Ｙ１、Ｘ１＊Ｙ２、Ｘ４＊Ｙ３、Ｘ５＊Ｙ１、Ｘ６＊Ｙ１およびＸ７＊Ｙ４の計８通りを例示している。
【００８９】
図８では、露光領域ＳＨ内においてＹ方向に並ぶチップ形成領域ＣＥの全てにおいて同じ増幅率特性のトランジスタを形成する場合を示しているが、Ｙ方向に並ぶチップ形成領域ＣＥのそれぞれにおいて同じ特性のトランジスタを形成する必要はない。
【００９０】
本変形例のように、露光領域内に設ける半導体チップの増幅率特性の種類を増やすことで、所定の増幅率特性を有する半導体チップの余剰生産をより効果的に防ぐことができる。また、１枚の半導体ウェハからより多くの特性の半導体チップが得られるため、多数の種類（仕様）の半導体チップを得たい場合に、使用する半導体ウェハの枚数を低減することができ、半導体装置の製造のために行う工程を低減することができる。
【００９１】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【００９２】
１Ａ    第１領域
１Ｂ    第２領域
１Ｃ    第３領域
ＥＰ    エピタキシャル層
ＮＥ１〜ＮＥ３    エミッタ領域
ＰＢ    ベース領域
ＳＢ    半導体基板
ＳＨ    露光領域
ＴＲ１〜ＴＲ３    バイポーラトランジスタ
【図１】
2017085053.tif 000003
【図２】
2017085053.tif 000004
【図３】
2017085053.tif 000005
【図４】
2017085053.tif 000006
【図５】
2017085053.tif 000007
【図６】
2017085053.tif 000008
【図７】
2017085053.tif 000009
【図８】
2017085053.tif 000010
【図９】
2017085053.tif 000011
【図１０】
2017085053.tif 000012
【図１１】
2017085053.tif 000013
【図１２】
2017085053.tif 000014
【図１３】
2017085053.tif 000015
【図１４】
2017085053.tif 000016
【図１５】
2017085053.tif 000017
【図１６】
2017085053.tif 000018
【図１７】
2017085053.tif 000019
【図１８】
2017085053.tif 000020
【図１９】
2017085053.tif 000021