(57)【要約】【課題】半導体素子を搭載するプリント配線板のファインピッチ化および製造工程の削減による低コスト化。【解決手段】樹脂絶縁層１１と導体層１２とを交互に積層し、第１面１０ａおよび第１面１０ａと反対側の第２面１０ｂを有するビルドアップ配線層１０の第１面１０ａの中央部側に半導体素子などの電子部品と接続される第１パッド１３と、外周部に外部の配線板と接続される第２パッド１４とが形成されている。この第１パッド１３上に第１シード層２１ａを介してはんだ層２２がめっきにより形成されている。また、第２パッド１４上に第２シード層２１ｂを介して導体ポスト２３がめっきにより形成されている。そして、このプリント配線板１の第１シード層２１ａと第２シード層２１ｂとが同じ層から構成されている。【選択図】図１
2017034059.tif 000002
【特許請求の範囲】
【請求項１】
樹脂絶縁層と導体層とを交互に積層し、第１面および前記第１面と反対側の第２面を有するビルドアップ配線層と、
前記ビルドアップ配線層の第１面の中央部側に形成され、電子部品と接続される第１パッドと、
前記ビルドアップ配線層の第１面の外周側に形成され、外部の配線板と接続される第２パッドと、
前記第１パッド上に第１シード層を介してめっきにより形成されるはんだ層と、
前記第２パッド上に第２シード層を介してめっきにより形成される導体ポストと、
を備えるプリント配線板であって、
前記第１シード層と前記第２シード層とは同じ層から構成されている。
【請求項２】
請求項１記載のプリント配線板であって、前記シード層は無電解銅めっき膜である。
【請求項３】
請求項１記載のプリント配線板であって、前記導体ポストは前記はんだ層よりも高く形成されている。
【請求項４】
請求項１記載のプリント配線板であって、前記導体ポストは電解銅めっき膜である。
【請求項５】
請求項１記載のプリント配線板であって、前記ビルドアップ配線層は前記樹脂絶縁層の上面と下面を接続するビア導体を有し、前記第１パッドおよび前記第２パッドが前記ビルドアップ配線層の前記ビア導体に接続され、前記ビア導体は前記ビルドアップ配線層の第１面から第２面に向かって縮径している。
【請求項６】
請求項１記載のプリント配線板であって、前記ビルドアップ配線層は前記樹脂絶縁層の上面と下面を接続するビア導体を有し、前記第１パッドおよび前記第２パッドが前記ビルドアップ配線層の前記ビア導体に接続され、前記ビア導体は前記ビルドアップ配線層の第１面から第２面に向かって拡径している。
【請求項７】
請求項１記載のプリント配線板であって、ベース板が前記ビルドアップ配線層の第２面にさらに設けられている。
【請求項８】
請求項７記載のプリント配線板であって、前記ベース板はプリプレグ材または金属板である。
【請求項９】
一方の面に第１半導体素子が実装されているプリント配線板と、
前記プリント配線板の前記一方の面上に搭載される外部の配線板と、
を有する半導体パッケージであって、
前記プリント配線板は、
樹脂絶縁層と導体層とを交互に積層し、第１面および前記第１面と反対側の第２面を有するビルドアップ配線層と、
前記ビルドアップ配線層の第１面の中央部側に形成され、電子部品と接続される第１パッドと、
前記ビルドアップ配線層の第１面の外周側に形成され、外部の配線板と接続される第２パッドと、
前記第１パッド上に第１シード層を介してめっきにより形成されるはんだ層と、
前記第２パッド上に第２シード層を介してめっきにより形成される導体ポストと、
を備え、前記第１シード層と前記第２シード層とが同じ層から構成されており、
前記はんだ層を介して前記第１半導体素子が前記プリント配線板の上に実装され、
前記導体ポストを介して前記外部の配線板が前記プリント配線板の上に実装されている。
【請求項１０】
請求項９記載の半導体パッケージであって、前記外部の配線板は前記プリント配線板の側にバンプを備えており、前記バンプが前記導体ポストに接続されている。
【請求項１１】
請求項９記載の半導体パッケージであって、前記外部の配線板に第２半導体素子が実装されている。
【請求項１２】
樹脂絶縁層と導体層とを交互に積層し、第１面および前記第１面と反対側の第２面を有するビルドアップ配線層を形成することと、
前記ビルドアップ配線層の第１面の中央部側に電子部品と接続される第１パッド、および外周側に外部の配線板と接続される第２パッドを形成することと、
前記第１パッドおよび前記第２パッドのそれぞれの表面を含む面にシード層を形成することと、
前記第１パッドの一部を露出させる第１開口を有する第１めっきレジスト層を形成することと、
前記シード層を給電層とする電解めっきにより、前記第１開口により露出する前記シード層上にはんだ層を形成することと、
前記第１めっきレジスト層を除去することと、
前記第２パッドの一部を露出させる第２開口を有する第２めっきレジスト層を形成することと、
前記シード層を給電層とする電解めっきにより、前記第２開口により露出する前記シード層上に導体ポストを形成することと、
前記第２めっきレジスト層を除去することと、
前記シード層の露出している不要な部分を除去することと、
を含むプリント配線板の製造方法。
【請求項１３】
請求項１２記載のプリント配線板の製造方法であって、前記シード層の形成は、無電解銅めっきにより行われる。
【請求項１４】
請求項１２記載のプリント配線板の製造方法であって、前記ビルドアップ配線層はベース板上に前記樹脂絶縁層と前記導体層の積層により形成され、前記シード層の形成前に前記ベース板が除去される。
【請求項１５】
請求項１２記載のプリント配線板の製造方法であって、前記ビルドアップ配線層はベース板上に前記樹脂絶縁層と前記導体層の積層により形成され、前記シード層の露出している不要な部分が除去された後に前記ベース板が除去される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線板、半導体パッケージおよびプリント配線板の製造方法に関する。
【背景技術】
【０００２】
特許文献１は、埋め込まれた配線を有する集積回路パッケージを開示している。この特許文献１は、一面の凹部に半導体デバイスがマウントされ、その周囲の導体パッドに外部配線板と接続するはんだボールが接続されているプリント配線板を開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２０１０／０２８９１３４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前述のように、はんだボールを導体パッドと接続する構造では、はんだボールの形状が一定しないと考えられる。はんだボールの外形が一定しないと、隣接するはんだボール間の接触を避けるために隣接するはんだボール間の間隔を広くする必要があると考えられる。すなわち、導体パッドのファインピッチ化には不向きであると考えられる。また、導体パッドとはんだボールとの接続の信頼性も低下しやすいと考えられる。
【課題を解決するための手段】
【０００５】
本発明のプリント配線板は、樹脂絶縁層と導体層とを交互に積層し、第１面および前記第１面と反対側の第２面を有するビルドアップ配線層と、前記ビルドアップ配線層の第１面の中央部側に形成され、電子部品と接続される第１パッドと、前記ビルドアップ配線層の第１面の外周側に形成され、外部の配線板と接続される第２パッドと、前記第１パッド上に第１シード層を介してめっきにより形成されるはんだ層と、前記第２パッド上に第２シード層を介してめっきにより形成される導体ポストと、を備えている。そして、前記第１シード層と前記第２シード層とは同じ層から構成されている。
【０００６】
本発明の半導体パッケージは、一方の面に第１半導体素子が実装されているプリント配線板と、前記プリント配線板の前記一方の面上に搭載される外部の配線板と、を有する。そして、前記プリント配線板は、樹脂絶縁層と導体層とを交互に積層し、第１面および前記第１面と反対側の第２面を有するビルドアップ配線層と、前記ビルドアップ配線層の第１面の中央部側に形成され、電子部品と接続される第１パッドと、前記ビルドアップ配線層の第１面の外周側に形成され、外部の配線板と接続される第２パッドと、前記第１パッド上に第１シード層を介してめっきにより形成されるはんだ層と、前記第２パッド上に第２シード層を介してめっきにより形成される導体ポストと、を備え、前記第１シード層と前記第２シード層とが同じ層から構成されており、前記はんだ層を介して前記第１半導体素子が前記プリント配線板の上に実装され、前記導体ポストを介して前記外部の配線板が前記プリント配線板の上に実装されている。
【０００７】
本発明のプリント配線板の製造方法は、樹脂絶縁層と導体層とを交互に積層し、第１面および前記第１面と反対側の第２面を有するビルドアップ配線層を形成することと、前記ビルドアップ配線層の第１面の中央部側に電子部品と接続される第１パッド、および外周側に外部の配線板と接続される第２パッドを形成することと、前記第１パッドおよび前記第２パッドのそれぞれの表面を含む面にシード層を形成することと、前記第１パッドの一部を露出させる第１開口を有する第１めっきレジスト層を形成することと、前記シード層を給電層とする電解めっきにより、前記第１開口により露出する前記シード層上にはんだ層を形成することと、前記第１めっきレジスト層を除去することと、前記第２パッドの一部を露出させる第２開口を有する第２めっきレジスト層を形成することと、前記シード層を給電層とする電解めっきにより、前記第２開口により露出する前記シード層上に導体ポストを形成することと、前記第２めっきレジスト層を除去することと、前記シード層の露出している不要な部分を除去することと、を含んでいる。
【０００８】
本発明の実施形態によれば、第１パッドに接続されるはんだ層と第２パッドに接続される導体ポストとが、共にめっきにより形成されている。そのめっきの際に給電するシード層が第１パッド上の第１シード層と、第２パッド上の第２シード層とで共に同一膜から形成されている。そのため、製造工程が減少すると考えられる。また、導体ポストがめっきにより形成されているので、導体ポストは正確な外形寸法で形成されると考えられる。そのため、ファインピッチ化が可能になると考えられる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態のプリント配線板の断面を説明する図。
【図２Ａ】図１に示されるプリント配線板の製造方法を説明する各工程の断面図。
【図２Ｂ】図１に示されるプリント配線板の製造方法を説明する各工程の断面図。
【図２Ｃ】図１に示されるプリント配線板の製造方法を説明する各工程の断面図。
【図２Ｄ】図１に示されるプリント配線板の製造方法を説明する各工程の断面図。
【図２Ｅ】図１に示されるプリント配線板の製造方法を説明する各工程の断面図。
【図２Ｆ】図１に示されるプリント配線板の製造方法を説明する各工程の断面図。
【図２Ｇ】図１に示されるプリント配線板の製造方法を説明する各工程の断面図。
【図２Ｈ】図１に示されるプリント配線板の製造方法を説明する各工程の断面図。
【図２Ｉ】図１に示されるプリント配線板の製造方法を説明する各工程の断面図。
【図２Ｊ】図１に示されるプリント配線板の製造方法を説明する各工程の断面図。
【図２Ｋ】図１に示されるプリント配線板の製造方法を説明する各工程の断面図。
【図２Ｌ】図１に示されるプリント配線板の製造方法を説明する各工程の断面図。
【図３】本発明の他の実施形態のプリント配線板の断面を説明する図。
【図４】図１の変形例である実施形態を示す図。
【図５Ａ】図４に示されるプリント配線板の製造方法の他の例を説明する各工程の断面図。
【図５Ｂ】図４に示されるプリント配線板の製造方法の他の例を説明する各工程の断面図。
【図５Ｃ】図４に示されるプリント配線板の製造方法の他の例を説明する各工程の断面図。
【図５Ｄ】図４に示されるプリント配線板の製造方法の他の例を説明する各工程の断面図。
【図５Ｅ】図４に示されるプリント配線板の製造方法の他の例を説明する各工程の断面図。
【図５Ｆ】図４に示されるプリント配線板の製造方法の他の例を説明する各工程の断面図。
【図５Ｇ】図４に示されるプリント配線板の製造方法の他の例を説明する各工程の断面図。
【図６Ａ】図５Ａに示されるプリント配線板の製造工程の変形例を示す図。
【図６Ｂ】図５Ｇに示されるプリント配線板の製造工程の変形例を示す図。
【図７】図３の変形例である実施形態を示す図。
【図８】図１に示されるプリント配線板に第１の半導体素子と他の配線板とをマウントした半導体パッケージの断面を説明する図。
【発明を実施するための形態】
【００１０】
本発明のプリント配線板の一実施形態が、図面を参照して説明される。図１は、実施形態のプリント配線板１の断面を説明する図である。プリント配線板１は、樹脂絶縁層１１（第１樹脂絶縁層１１ａ、第２樹脂絶縁層１１ｂ）と導体層１２（第１導体層１２ａ、第２導体層１２ｂ、第３導体層１２ｃ）とを交互に積層し、第１面１０ａおよび第１面１０ａと反対側の第２面１０ｂを有するビルドアップ配線層１０を有している。そのビルドアップ配線層１０の第１面１０ａの中央部側に半導体素子などの電子部品（図示せず）と接続される第１パッド１３と、外周部に外部の配線板（図示せず）と接続される第２パッド１４とが形成されている。この第１パッド１３上に第１シード層２１ａを介してはんだ層２２がめっきにより形成されている。また、第２パッド１４上に第２シード層２１ｂを介して導体ポスト２３がめっきにより形成されている。そして、このプリント配線板１の第１シード層２１ａと第２シード層２１ｂとが同一層から構成されている。
【００１１】
すなわち、この実施形態によれば、半導体素子などの電子部品を接続する第１パッド１３上のはんだ層２２および外部の配線板を接続する第２パッド１４上の導体ポスト２３が、それぞれめっきにより形成されている。なお、導体ポスト２３の方がはんだ層２２より高く形成される。ファインピッチ化されて第１パッド１３や第２パッド１４の間隔および幅が狭くなっても、その上に接続されるはんだ層２２や導体ポスト２３は非常に狭い幅で正確な寸法に形成される。そのため、隣接するはんだ層２２同士または導体ポスト２３同士の接触事故が防止される。また、信頼性が向上する。換言すると、ファインピッチ化が達成され得る。その結果、電子機器の小型化が達成される。
【００１２】
しかも、この実施形態によれば、はんだ層２２と導体ポスト２３では材料が異なるため、同時に電解めっきによる形成はされ得ない。しかし、めっきの際に給電するために必要とされる第１および第２のシード層２１ａ、２１ｂが同時に形成されている。すなわち、第１および第２のシード層２１ａ、２１ｂは、同一膜から形成されている。そのため、シード層２１を形成する工程（図２Ｇ参照）は１回で済み、工数は増加しない。実際の製造方法は後述される。
【００１３】
ビルドアップ配線層１０は、図１に示される例では、２層の樹脂絶縁層１１（第１および第２の樹脂絶縁層１１ａ、１１ｂ）とそれぞれの両面に形成される合計３層の導体層１２（第１、第２および第３の導体層１２ａ、１２ｂ、１２ｃ）とで構成されている。すなわち、図１には、いわゆる３層構造のビルドアップ配線層１０の例が示されている。しかし、この樹脂絶縁層１１および導体層１２の積層数は、この例に限定されるものではなく、回路構成により適宜選択され得る。ビルドアップ配線層１０は、１層の樹脂絶縁層１１と、その両面の導体層とにより形成される２層構造のプリント配線板であってもよいし、４層構造以上のビルドアップ配線層であってもよい。
【００１４】
樹脂絶縁層１１は、例えばガラス繊維のような図示されない芯材を含むプリプレグにより形成されたものでもよい。後述される半導体素子などの電子部品が搭載されても、電子部品と樹脂絶縁層１１との熱膨張率差に基づく反りが防止されやすくなる。樹脂絶縁層１１を構成する樹脂としては、エポキシ樹脂等が例示される。エポキシ樹脂は、シリカ（ＳｉＯ2）などの無機フィラーを含んでいてもよい。樹脂絶縁層１１の厚さは、１０μｍ以上であって、１００μｍ以下であるものが例示される。このビルドアップ配線層１０の第１面１０ａ側に別の配線板が搭載されることにより、後述されるパッケージオンパッケージ（ＰＯＰ）が形成される。このプリント配線板１は、ＰＯＰ用の下配線板になり得る。
【００１５】
第１導体層１２ａは、第１樹脂絶縁層１１ａの表面に埋め込まれ、その一面だけが第１樹脂絶縁層１１ａから露出している。このように、第１導体層１２ａが第１樹脂絶縁層１１ａ内に埋め込まれることは、プリント配線板１の薄型化に寄与する。さらに、第１導体層１２ａと第１樹脂絶縁層１１ａとの密着性が向上する。後述のようにエッチングを用いずに形成されるため、微細配線が形成され得る。その結果、特に高密度化、ファインピッチ化の要求が満たされる。
【００１６】
各導体層１２（第１〜第３導体層１２ａ、１２ｂ、１２ｃ）は、後述されるように、例えば電解めっきにより形成される。いわゆるアディティブ法を用いることにより、繊細なパターンが精密に形成される。電解めっきにより形成される各導体層の材料としては、銅が例示される。各導体層の材料はニッケルなどの他の金属でもよい。第１〜第３導体層１２ａ、１２ｂ、１２ｃそれぞれの厚さは、３μｍ以上であって、２０μｍ以下であるものが例示される。
【００１７】
第１導体層１２ａと第２導体層１２ｂとの間、および第２導体層１２ｂと第３導体層１２ｃとの間はビア導体１５により接続されている。ビア導体１５は、第１樹脂絶縁層１１ａ、および第２樹脂絶縁層１１ｂそれぞれに形成されている。ビア導体１５は、後述されるように、例えば、樹脂絶縁層１１の一方の表面へのレーザ光の照射により形成される導通用孔内に形成されている。導通用孔の径は、レーザ光の照射側で大きく、レーザ光の照射側と反対側（奥側）では小さくなる。図１に示される例では、図の上側からレーザ光が照射されるため、導通用孔の上側の径（幅）が大きく、下側の径（幅）が小さい。そのため、その導通用孔内に埋め込まれるビア導体１５も上側の幅（径）が大きく、下側の幅（径）が小さい。すなわち、ビア導体１５は一方に向かって先細りのテーパ形状になっている。図１に示される例では、ビア導体１５の拡径側に第１パッド１３および第２パッド１４が形成されている。
【００１８】
第１パッド１３の数は、図１に例示される数に限定されない。例えば、第１パッド１３に接続される電子部品の電極数に応じた数量の第１パッド１３が、電子部品の電極配置に応じたレイアウトで形成され得る。電子部品は、例えば、半導体素子、受動素子（キャパシタや抵抗器など）、再配線層を有するインターポーザ、再配線層を有する半導体素子、ＷＬＰ（Wafer Level Package）などである。
【００１９】
ビア導体１５上に第１パッド１３および第２パッド１４が設けられる場合、第１および第２パッド１３、１４は、ビア導体１５の第１および第２パッド１３、１４側の端面の大きさよりも少なくとも大きくされる。図１の例のように、ビア導体１５の拡径側に第１パッド１３および第２パッド１４が設けられる場合には、第１パッド１３および第２パッド１４の幅は、大きくなる。そうするとパッド間の間隔が狭くなると共に、パッドの数を増やすことが困難になる。一方、ビア導体１５のテーパの向きは逆向きにされ得る。その例については、図３を参照して後述される。
【００２０】
次に、図１に示されるプリント配線板の製造方法の一実施形態が、図２Ａ〜２Ｌを参照して説明される。
【００２１】
図２Ａに示されるように、例えば、ベース板５１およびキャリア銅箔５２付き金属膜（金属箔）５３が用意される。キャリア銅箔付き金属膜のキャリア銅箔５２と金属膜５３とは、例えば、熱可塑性の接着剤（図示せず）により接着される。そして、キャリア銅箔付き金属膜のキャリア銅箔５２がプリプレグからなるベース板５１に熱圧着により貼り付けられている。キャリア銅箔５２と金属膜５３とが熱可塑性の接着剤で接着されることにより、後の工程で温度を上昇させて引き剥されることで、金属膜５３とキャリア銅箔５２とは容易に分離される。キャリア銅箔５２と金属膜５３とは、外周付近の余白部だけで接合されてもよい。ベース板５１は、適度な剛性を有しているものであればよい。例えば、ベース板５１は、銅などの金属板またはセラミックスなどの絶縁板であってもよい。金属膜５３は、例えば、金属箔であってもよく、好ましくは、１μｍ以上であって、６μｍ以下の厚さの銅箔が用いられる。しかしながら、金属膜５３の材料は、これに限定されない。金属膜５３は、表面上に第１導体層１２ａ（図１、２Ｂ参照）が形成され得るものであればよく、例えば、ニッケルなどの他の金属からなる膜状体または箔状体であってもよい。
【００２２】
図２Ａ〜２Ｆには、ベース板５１の両側の面に第１導体層１２ａなどが形成される実施形態の製造方法の一例が示されている。第１導体層１２ａなどが２つ同時に形成される。しかし、ベース板５１の一方の面だけに第１導体層１２ａなどが形成されてもよい。以下の説明では、ベース板５１の一方の面について実施形態の製造方法が説明され、他方の面についての各図面中の符号の表示や説明は適宜省略されている。このベース板５１は便宜的に描かれているだけで、その実際の厚さを示すことは意図されていない。
【００２３】
金属膜５３上に、第１導体層１２ａの導体パターンを形成する位置に開口を有するレジストパターン（図示せず）が形成される。このレジストパターンの開口内に、金属膜５３をシード層とする電解めっきによりめっき導体が形成される。レジストパターンが除去されることにより、図２Ｂに示されるように、所定の導体パターンを有する第１導体層１２ａが形成される。導体層のエッチングを行うことなく電解めっきだけで導体パターンを形成することにより、ファインピッチの導体（配線）パターンを有する第１導体層１２ａが形成され得る。第１導体層１２ａは、好ましくは、５μｍ以上であって、２５μｍ以下程度の厚さに形成される。第１導体層１２ａの材料には、好ましくは、銅が用いられる。第１導体層１２ａが、安価、かつ、容易に形成される。第１導体層１２ａの材料は、銅に限定されない。例えば、ニッケルまたは金-ニッケル、金-ニッケル-銅等の複合層などが用いられてもよい。
【００２４】
その後、図２Ｃに示されるように、金属膜５３の上および第１導体層１２ａの上に第１樹脂絶縁層１１ａが形成される。例えば、フィルム状の絶縁材が第１導体層１２ａ上に積層され、加圧されると共に加熱される。第１樹脂絶縁層１１ａの材料は、例えば、補強材などを含まないエポキシ樹脂が例示される。しかし、第１樹脂絶縁層１１ａの材料は、ガラス繊維のような補強材にエポキシまたは他の樹脂組成物を含浸させたものでもよい。エポキシなどの樹脂組成物には、シリカなどの無機フィラーが３０質量％以上であって、８０質量％以下の量、含有されていてもよい。第１樹脂絶縁層１１ａは、例えば、１０μｍ以上であって、１００μｍ以下の厚さに形成される。
【００２５】
次いで、図２Ｄに示されるように、第１樹脂絶縁層１１ａを貫通する導通用孔１１ａｄが形成される。導通用孔１１ａｄは、好ましくはＣＯ2レーザ光を第１樹脂絶縁層１１ａの導通用孔１１ａｄの形成場所に照射することにより形成される。第１樹脂絶縁層１１ａの第１導体層１２ａ側と反対側の表面からレーザ光が照射されると、第１導体層１２ａ側に向って先細りするテーパ形状の導通用孔１１ａｄが形成される。
【００２６】
図２Ｄに示されるように、導通用孔１１ａｄ内および第１樹脂絶縁層１１ａの表面上に、例えば化学めっき（無電解めっき）により金属層１２ｂａが形成される。金属層１２ｂａは、スパッタリングや真空蒸着などにより形成されてもよい。この金属層１２ｂａの材料も銅が好ましいが、これに限定されない。例えばスパッタリングにより形成されるＴｉ／Ｃｒスパッタ層でもよい。金属層１２ｂａの厚さは、０.０５μｍ以上、１.０μｍ以下程度である。
【００２７】
その後、図２Ｅに示されるように、電解めっき膜１２ｂｂが、例えば金属層１２ｂａをシード層として電解めっきにより形成される。第１樹脂絶縁層１１ａ上の金属層１２ｂａおよび電解めっき膜１２ｂｂにより第２導体層１２ｂが形成される。また、導通用孔１１ａｄ内の金属層１２ｂａおよび電解めっき膜１２ｂｂによりビア導体１５が形成される。この第２導体層１２ｂの導体パターン（配線パターン）は、所定の位置に開口を有するめっきレジスト層（図示せず）が形成され、この開口内に電解めっき膜１２ｂｂが形成されることにより得られる。このめっきレジスト層の開口は第２導体層１２ｂの導体パターンの形成位置および導通用孔１１ａｄ上に設けられる。電解めっき膜１２ｂｂの形成後、図示しないめっきレジスト層が除去される。めっきレジスト層の除去により露出する金属層１２ｂａがエッチングにより除去される。その結果、図２Ｅに示されるような第２導体層１２ｂが形成される。なお、以後金属層１２ｂａと電解めっき膜１２ｂｂとは区別はされないで、纏めて第２導体層１２ｂとされる。金属層１２ｂａおよび電解めっき膜１２ｂｂの材料は、特に限定されない。好ましくは、銅が用いられる。第２導体層１２ｂは、好ましくは、５μｍ以上であって、３０μｍ以下の厚さに形成される。
【００２８】
次に、図２Ｆに示されるように、第２導体層１２ｂおよび第１樹脂絶縁層１１ａ上に、図２Ｃ〜２Ｅの工程と同様の工程を繰り返すことにより、第２樹脂絶縁層１１ｂと第３導体層１２ｃとが形成される。第３導体層１２ｃと第２導体層１２ｂとは、前述の図２Ｄ〜２Ｅと同様にビア導体１５を形成することにより接続される。図１に示される例では、所定の配線パターンを有する導体層と樹脂絶縁層とを積層した３層構造のビルドアップ配線層１０が例示されている。しかし、このビルドアップ配線層１０は、もっと層数が多い場合には、図２Ｃ〜２Ｅの工程を繰り返すことにより、所望の層数に形成される。また、ビルドアップ配線層１０は、導体層と樹脂絶縁層とを１組だけ有していてもよく、１つの樹脂絶縁層とその両面に設けられている導体層とを有する２層構造でもよい。
【００２９】
図１に示される例では、ビルドアップ配線層１０が３層構造で形成されている。従って、この第３導体層１２ｃには、ビルドアップ配線層１０の第１面１０ａの中央部側に電子部品と接続される第１パッド１３および外周側に外部の配線板と接続される第２パッド１４が形成されている。この第１および第２パッド１３、１４は、前述の第２導体層１２ｂの導体パターンを形成するのと同様に形成される。すなわち、めっきレジスト層にこの第１および第２パッド１３、１４のパターンに合せた開口が形成され、その後、電解めっきにより第１および第２パッド１３、１４が形成される。
【００３０】
その後、ベース板５１およびキャリア銅箔５２が除去される。ベース板５１およびキャリア銅箔５２が除去されることにより２個の積層体が得られる。前述のように、キャリア銅箔５２と金属膜５３とは、熱可塑性樹脂などにより接着されている。そのため、例えば温度を上昇させて力を加えることにより、ベース板５１およびキャリア銅箔５２と金属膜５３とは簡単に分離される。その結果、金属膜５３のキャリア銅箔５２との接合面が露出する。なお、このキャリア銅箔５２と金属膜５３とがその周囲のみで接着されている場合には、その接着されている部分の内側を切断することにより、両者は簡単に分離される。この後、キャリア銅箔５２の除去により露出する金属膜５３がエッチングにより除去される。なお、以下の説明で参照される図２Ｇ〜２Ｌには、ベース板５１およびキャリア銅箔５２のプリント配線板のみが示されている。
【００３１】
図２Ｇに示されるように、ビルドアップ配線層１０の第１面１０ａならびに第３導体層１２ｃの第１パッド１３および第２パッド１４の表面を含む全面にシード層２１が形成される。このシード層２１は０.０５μｍから１μｍ程度の厚さに形成される。このシード層２１は、前述のビルドアップ配線層１０の形成の際の金属層１２ｂａと同様に銅の無電解めっきなどの方法で形成される。シード層２１は、無電解めっきではなく、スパッタリング、真空蒸着、ＣＶＤ法など、他の方法により形成されてもよい。このシード層２１は、後述されるはんだ層２２および導体ポスト２３の電解めっきによる形成時の給電層となる。ビルドアップ配線層１０の第２面１０ｂにも略同じ厚さの金属層２５が形成されている。しかし、このシード層２１の形成前に、後述される第３めっきレジスト層４３が形成されてもよい。その場合は第３めっきレジスト層４３の上に金属層２５が形成される。この第３めっきレジスト層４３上の金属層２５は第３めっきレジスト層４３の除去により一緒に除去される。
【００３２】
次に、図２Ｈに示されるように、ビルドアップ配線層１０の第１面１０ａ側のシード層２１の表面の全面に第１めっきレジスト層４１が形成される。この第１めっきレジスト層４１には、はんだ層２２（図１参照）の形成部分に第１開口４１ａが形成される。この第１開口４１ａは、露光と現像により形成される。そのため、ほぼ垂直な第１開口４１ａが形成され、後にこの第１開口４１ａ内に埋め込まれるはんだ層２２も高さ方向にほぼ同じ幅で形成される。また、ビルドアップ配線層１０の第２面１０ｂ側（金属層２５上）にも、たとえばＰＥＴフィルム４３などが全面に形成される。
【００３３】
その後、図２Ｉに示されるように、シード層２１に給電して電解めっきをすることで、第１開口４１ａに露出するシード層２１上にはんだ層２２が形成される。このはんだめっきとしては、例えばスズ（Ｓｎ）はんだめっきが例示される。
【００３４】
次に、図２Ｊに示されるように、第１めっきレジスト層４１が除去される。そして、図２Ｋに示されるように、シード層２１およびはんだ層２２を被覆するように、ビルドアップ配線層１０の第１面１０ａ側の全面に第２めっきレジスト層４２が形成される。第２めっきレジスト層４２には、第２パッド１４の一部を露出させる第２開口４２ａが形成される。この第２めっきレジスト層４２の厚さは、導体ポスト２３の高さとほぼ同程度か、それより若干厚く形成される。すなわち、第２めっきレジスト層４２は、はんだ層２２にマウントされる第１半導体素子３１（図８参照）を覆う高さになるように形成される。この第２開口４２ａも前述の第１開口４１ａと同様に露光と現像で形成されるため、ほぼ垂直の壁面を有する開口になる。その中に埋め込まれる導体ポスト２３も高さ方向にほぼ同じ幅で形成される。シード層２１への給電による電解めっきにより、第２めっきレジスト層４２の第２開口４２ａに露出するシード層２１上に金属層が形成される。それにより導体ポスト２３が形成される。すなわち、前述のはんだ層２２を形成するための給電用のシード層２１と同じシード層２１を用いて、導体ポスト２３が電解めっきにより形成されている。本実施形態では、この点に１つの特徴がある。導体ポスト２３の材料は特に限定されない。安価で電気抵抗の小さい銅が好ましい。銅からなる導体ポスト２３を形成するためのめっき液としては、例えば硫酸銅めっき液などが挙げられる。導体ポスト２３の高さ（めっきの厚さ）は、めっき時間により制御される。そのため、所望の高さに形成され得る。なお、導体ポスト２３の所望の高さに応じて、数回の電解めっきにより形成されてもよい。
【００３５】
その後、図２Ｌに示されるように、第２めっきレジスト層４２およびＰＥＴフィルム４３が全て除去される。その結果、ビルドアップ配線層１０の第１パッド１３および第２パッド１４上にシード層２１を介してはんだ層２２および導体ポスト２３がそれぞれ形成される。
【００３６】
次に、はんだ層２２および導体ポスト２３のいずれも形成されていないシード層２１の露出している不要部分、およびビルドアップ配線層１０の第２面１０ｂ側の金属層２５がエッチングにより除去される。それにより、シード層２１が分断され、はんだ層２２の下側の第１シード層２１ａと導体ポスト２３の下側の第２シード層２１ｂのみが残存する。その結果、図１に示されるプリント配線板１が得られる。
【００３７】
なお、図示されていないが、第３導体層１２ｃの一面上、および導体ポスト２３の露出面上には、例えば、Ｎｉ／Ａｕなどの金属膜やＯＳＰなどによる表面保護膜が形成されていてもよい。
【００３８】
図３は本発明の他の実施形態の図１と同様の断面図である。この実施形態では、ビア導体１５のテーパ形状の縮径の方に第１パッド１３および第２パッド１４が形成されている。すなわち、ビア導体１５はビルドアップ配線層１０の第１面１０ａから第２面１０ｂに向かって拡径している。そのため、第１および第２のパッド１３、１４の幅も狭くされ得る。その結果、パッド間の幅が充分に確保される。隣接するパッド間のショート不良の問題が防止される。また、パッドの数を増やすこともでき、よりファインピッチ化された電子部品や外部配線板が接続され得る。
【００３９】
図３に示されるプリント配線板２は、図１に示されるビルドアップ配線層１０の上下が逆にされた構造で、はんだ層２２および導体ポスト２３が形成されている。図３に示される例は、単純に図１に示されるビルドアップ配線層１０の上下が逆にされたものではない。ビルドアップ配線層１０の構造が変更されている。すなわち、第１パッド１３の数が増やされている。それにより、ファインピッチ化された半導体素子が簡単に、かつ、正確に搭載され得る。
【００４０】
このプリント配線板２を製造するには、前述の製造工程で、ベース板５１側に第１パッド１３および第２パッド１４が形成される。そして、ビルドアップ配線層１０が形成された後で、ベース板５１および金属膜５３の除去により第１パッド１３および第２パッド１４が露出する。その後、その露出面にシード層２１が形成され、前述の製造工程と同様の工程により、はんだ層２２および導体ポスト２３が形成される。これにより、図３に示されるプリント配線板２が得られる。はんだ層２２および導体ポスト２３の形成の際、ビルドアップ配線層１０の第３導体層１２ｃ側に第２ベース板５５が貼り付けられ、同様の製造工程が進められてもよい。そうすることにより、後述の図７に示されるプリント配線板２ｂが得られる。第２ベース板５５が貼り付けられない場合、はんだ層２２および導体ポスト２３の形成の際、第３導体層１２ｃ側に、ＰＥＴフィルムなどが形成されてもよい。
【００４１】
図４は、図１に示されるプリント配線板１の変形例で、さらに他の実施形態を示す図である。このプリント配線板１ｂは、前述の図１に示されるプリント配線板１の第２面１０ｂ側にベース板５１が貼り付けられている。すなわち、前述の図１に示されるプリント配線板１の製造方法では、図２Ｇに示される工程でベース板５１が除去されたが、ベース板５１が除去されないで、そのままはんだ層２２や導体ポスト２３が形成されている。プリント配線板１ｂの撓みや曲折が防止される。図４に示される構造で、直接第１パッド１３に接続するように電子部品が搭載され得る。また、第２パッド１４と接続される導体ポスト２３上に外部の配線板が搭載され得る。ビルドアップ配線層１０がベース板５１により安定しているため、作業が非常に容易になる。その後で、ベース板５１が除去され得る。電子部品の搭載や外部の配線板３３の搭載が容易になる。
【００４２】
このようなプリント配線板１ｂは、前述の図２Ａ〜２Ｌに示される製造方法の例で、図２の工程までは、同様の方法で製造される。前述の図２Ｆに続く工程が、図５Ａ〜５Ｇに示されている。
【００４３】
図５Ａは、前述の図２Ｆに続く図２Ｇの工程に相当する図である。すなわち、図２Ｆの工程に続いて、ベース板５１を除去することなく、シード層２１が、例えば無電解めっきなどにより形成される。そのため、図５Ａに示されるように、ビルドアップ配線層１０はベース板５１の両面に接着されたままである。この状態で、ビルドアップ配線層１０の露出面にシード層２１が形成されている。
【００４４】
図５Ｂに示されるように、シード層２１の表面の全面に第１めっきレジスト層４１が形成され、第１パッド１３上に第１開口４１ａが形成される。この工程は、前述の図２Ｈに示される工程と同様であるので、詳細な説明は省略される。なお、この場合、ベース板５１の両面にビルドアップ配線層１０が形成されているので、ビルドアップ配線層１０の第２面１０ｂ側は露出しておらず、ＰＥＴフィルムなどの形成は不要である。
【００４５】
その後、図５Ｃに示されるように、Ｓｎめっきが施される。その結果、第１開口４１ａにより露出するシード層２１上のみにめっき膜が形成され、はんだ層２２が形成される。
【００４６】
次に、図５Ｄに示されるように、第１めっきレジスト層４１が除去される。なお、両面とも第１めっきレジスト層４１が形成されているので、両面の第１めっきレジスト層４１が同時に除去される。
【００４７】
そして、図５Ｅに示されるように、シード層２１およびはんだ層２２上の全面に第２めっきレジスト層４２が形成される。そして、第２パッド１４上の導体ポスト２３の形成領域に合せて第２開口４２ａが形成される。その後、シード層２１に給電することにより、電解めっきが施される。それにより、第２開口４２ａにより露出するシード層２１上に導体ポスト２３が形成される。
【００４８】
その後、図５Ｆに示されるように、第２めっきレジスト層４２が全て除去される。
【００４９】
次に、図５Ｇに示されるように、はんだ層２２および導体ポスト２３のいずれも形成されていないシード層２１の露出している不要な部分がエッチングにより除去される。この工程も前述のシード層２１のエッチング工程と同じである。このエッチングにより、シード層２１が分断され、第１シード層２１ａと第２シード層２１ｂになることも前述の例と同じである。しかし、この場合は、まだベース板５１が接着されているので、金属膜５３は残ったままである。なお、図５Ｇの状態から、ベース板５１の一方側だけがベース板５１から分離されると、その一方側が図１に示されるプリント配線板１になる。ベース板５１が接着されたままの他方側が図４に示されるプリント配線板１ｂになる。
【００５０】
しかし、図６Ａおよび図６Ｂに示されるように、ベース板５１が２枚のプリプレグなどを重ねて剥離しやすい接着剤５６で貼り合せて形成されてもよい。接着材５６の部分が剥されることにより、ベース板５１を有するプリント配線板１ｂが２個得られる。なお、図６Ａは図５Ａに相当する図であり、図６Ｂは図５Ｇに相当する図である。図６Ａおよび図６Ｂ以外の工程の図は省略されているが、図６Ａに示されるベース板５１が最初の工程（図２Ａ）から用いられる。図６Ａおよび図６Ｂにおいて、接着剤５６以外の構造は図５Ａや図５Ｇと同じであり、その説明は省略されている。
【００５１】
図７に示される例は、図３に示されるプリント配線板２が第２ベース板５５に剥しやすい接着剤５４により固着されている例である。ビルドアップ配線層１０のテーパ形状のビア導体１５は第２ベース板５５に向かって拡径している。
【００５２】
図８には、図１に示されるプリント配線板１に、第１半導体素子３１および他の配線板３３が搭載され、さらに配線板３３に第２半導体素子３２が搭載されている半導体パッケージ３の例が示されている。すなわち、図１に示されるプリント配線板１のはんだ層２２に第１半導体素子３１の電極３１ａがはんだリフローなどにより接続されている。そして、別途作成される配線板３３のパッド３４に形成されるバンプ３５がプリント配線板１の導体ポスト２３に接続されている。この状態で第１半導体素子３１を保護するように、エポキシ樹脂などの樹脂により埋め込まれてアンダーフィル３８が形成されている。図８に示される例では、配線板３３に、さらに第２半導体素子３２が搭載され、ワイヤ３７のボンディングによりパッド３６に接続された例が示されている。しかし、この第２半導体素子３２は搭載されなくてもよい。
【００５３】
外部の配線板３３の構造や材料は特に限定されない。例えば、配線板３３は、樹脂絶縁層と銅箔などからなる導体層とで構成されるプリント配線板であってもよい。配線板３３は、アルミナなどの無機材料からなる絶縁板に回路が形成されているものでもよい。
【００５４】
バンプ３５には、任意の導電性材料が用いられ得る。はんだ、金、銅などが例示される。バンプ３５は配線板３３の一面に形成されている電極パッド３４上に形成されている。
【００５５】
第１半導体素子３１は、プリント配線板１のはんだ層２２上に接続されている。第１半導体素子３１は電極３１ａおよびはんだ層２２を介して第１パッド１３に接続されている。第１半導体素子３１としては、例えば、マイコン、メモリ、ＡＳＩＣなどが例示される。
【００５６】
第１半導体素子３１は、封止樹脂により周囲を覆われている。第１半導体素子３１が、外的ストレスや湿気から保護され得る。また、周囲の温度変化により接合部に加わり得る応力が軽減され得る。第１半導体素子３１の接続信頼性が向上すると考えられる。図８の例では、エポキシ樹脂からなるアンダーフィル３８が、配線板３３とプリント配線板１との隙間全体に充填されている。
【００５７】
図８の例では、配線板３３に第２半導体素子３２が実装されている。第２半導体素子３２の電極（図示せず）は、ワイヤ３７により配線板３３上のボンディングパッド３６に接続されている。第２半導体素子３２は、第１半導体素子３１のようにフリップチップ実装方式により実装されていてもよい。
【００５８】
本実施形態の半導体パッケージによれば、プリント配線板１の第１パッド１３および第２パッド１４上のはんだ層２２および導体ポスト２３が精密に形成されているので、配線板３３や半導体素子３１、３２がファインピッチ化されても信頼性良く接続される。
【００５９】
前述の半導体パッケージの実施形態では、図１に示されるプリント配線板１が用いられているが、前述のプリント配線板１ｂ、２、２ｂなどが、実施形態の半導体パッケージに適用されてもよい。
【符号の説明】
【００６０】
１、１ｂ、２、２ｂ    プリント配線板
３      半導体パッケージ
１１    樹脂絶縁層
１１ａ  第１樹脂絶縁層
１１ｂ  第２樹脂絶縁層
１２    導体層
１２ａ  第１導体層
１２ｂ  第２導体層
１２ｃ  第３導体層
１３    第１パッド
１４    第２パッド
１５    ビア導体
２１    シード層
２１ａ  第１シード層
２１ｂ  第２シード層
２２    はんだ層
２３    導体ポスト
３１    第１半導体素子
３２    第２半導体素子
３３    配線板
３５    バンプ
３７    ワイヤ
３８    アンダーフィル
４１    第１めっきレジスト層
４１ａ  第１開口
４２    第２めっきレジスト層
４２ａ  第２開口
４３    第３めっきレジスト層
５１    ベース板
５２    キャリア銅箔
５３    金属膜
５５    第２ベース板
【図１】
2017034059.tif 000003
【図２Ａ】
2017034059.tif 000004
【図２Ｂ】
2017034059.tif 000005
【図２Ｃ】
2017034059.tif 000006
【図２Ｄ】
2017034059.tif 000007
【図２Ｅ】
2017034059.tif 000008
【図２Ｆ】
2017034059.tif 000009
【図２Ｇ】
2017034059.tif 000010
【図２Ｈ】
2017034059.tif 000011
【図２Ｉ】
2017034059.tif 000012
【図２Ｊ】
2017034059.tif 000013
【図２Ｋ】
2017034059.tif 000014
【図２Ｌ】
2017034059.tif 000015
【図３】
2017034059.tif 000016
【図４】
2017034059.tif 000017
【図５Ａ】
2017034059.tif 000018
【図５Ｂ】
2017034059.tif 000019
【図５Ｃ】
2017034059.tif 000020
【図５Ｄ】
2017034059.tif 000021
【図５Ｅ】
2017034059.tif 000022
【図５Ｆ】
2017034059.tif 000023
【図５Ｇ】
2017034059.tif 000024
【図６Ａ】
2017034059.tif 000025
【図６Ｂ】
2017034059.tif 000026
【図７】
2017034059.tif 000027
【図８】
2017034059.tif 000028