(57)【要約】【課題】薄膜トランジスタの電気特性のばらつきを低減することが可能な薄膜トランジスタの製造方法を提供する。【解決手段】本実施形態によれば、絶縁基板上に、酸素を含む島状の第１の絶縁層を形成し、第１の絶縁層に酸素イオンを注入し、絶縁基板及び第１の絶縁層上に酸化物半導体層を形成し、熱処理により第１の絶縁層から半導体層の第１の絶縁層上の領域に酸素を供給し、チャネル領域を形成する、薄膜トランジスタの製造方法が提供される。【選択図】図３
2017107913.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に、酸素を含む島状の第１の絶縁層を形成し、
前記第１の絶縁層に酸素イオンを注入し、
前記絶縁基板及び前記第１の絶縁層上に酸化物半導体層を形成し、
熱処理により前記第１の絶縁層から前記酸化物半導体層の前記第１の絶縁層上の領域に酸素を供給し、チャネル領域を形成する、薄膜トランジスタの製造方法。
【請求項２】
前記絶縁基板の酸素に対する拡散係数は、前記第１の絶縁層の酸素に対する拡散係数よりも小さいことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
絶縁基板上に第１の絶縁層を形成し、
前記第１の絶縁層上に開口部を有するレジスト膜を形成し、
前記レジスト膜をマスクとして前記第１の絶縁層に酸素イオンを注入し、
前記レジスト膜を除去した後、前記第１の絶縁層上に酸化物半導体層を形成し、
熱処理により前記第１の絶縁層から前記酸化物半導体層に酸素を供給し、チャネル領域を形成する、薄膜トランジスタの製造方法。
【請求項４】
前記酸化物半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の少なくとも１つを含む酸化物により形成されることを特徴とする請求項１乃至３のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項５】
さらに、前記酸化物半導体層のうち少なくとも前記チャネル領域上に第２の絶縁層を形成し、前記第２の絶縁層上にゲート電極を形成することを特徴とする請求項１乃至４のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項６】
前記第１の絶縁層及び前記第２の絶縁層は、いずれも酸化物であることを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
【請求項７】
絶縁基板上に設けられた島状の第１の絶縁層と、
前記絶縁基板及び前記第１の絶縁層上に設けられた酸化物半導体層と、
前記酸化物半導体層上に設けられた第２の絶縁層と、
前記第２の絶縁層上に設けられたゲート電極と、
を具備し、
前記酸化物半導体層は、前記絶縁基板上に設けられたソース領域及びドレイン領域と、前記ソース領域及び前記ドレイン領域の間であって前記第１の絶縁層上に設けられたチャネル領域とを有する、薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、薄膜トランジスタ及び薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
例えば液晶ディスプレイ等の表示装置や各種制御回路等に適用される薄膜トランジスタとして、半導体層に酸化物半導体を用いた薄膜トランジスタが開発されている。このような薄膜トランジスタの電気特性は、半導体層中の酸素濃度の影響を受ける。例えば、酸化物半導体層中の酸素欠損は、一部がドナーとなりキャリアとしての電子を放出する。このため、酸化物半導体層中の酸素欠損が薄膜トランジスタのチャネル領域に生じると、チャネル領域の抵抗値が低下し、しきい値電圧が低下する方向にシフトされる。すなわち、酸化物半導体中の酸素濃度のばらつきは、薄膜トランジスタのしきい値のばらつきの要因となる。しかしながら、酸化物半導体層の成膜時に酸化物半導体層中の酸素濃度を制御することは困難である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−４９５１３号公報
【特許文献２】特開２０１１−２４３９７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この発明の実施形態の課題は、薄膜トランジスタの電気特性のばらつきを低減することが可能な薄膜トランジスタ及び薄膜トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
実施形態に係る薄膜トランジスタの製造方法は、絶縁基板上に、酸素を含む島状の第１の絶縁層を形成し、前記第１の絶縁層に酸素イオンを注入し、前記絶縁基板及び前記第１の絶縁層上に酸化物半導体層を形成し、熱処理により前記第１の絶縁層から前記半導体層の前記第１の絶縁層上の領域に酸素を供給し、チャネル領域を形成することを特徴としている。
【０００６】
実施形態に係る薄膜トランジスタの製造方法は、絶縁基板上に第１の絶縁層を形成し、前記第１の絶縁層上に開口部を有するレジスト膜を形成し、前記レジスト膜をマスクとして前記第１の絶縁層に酸素イオンを注入し、前記レジスト膜を除去した後、前記第１の絶縁層上に酸化物半導体層を形成し、熱処理により前記第１の絶縁層から前記酸化物半導体層に酸素を供給し、チャネル領域を形成することを特徴としている。
【０００７】
実施形態に係る薄膜トランジスタは、絶縁基板上に設けられた島状の第１の絶縁層と、前記絶縁基板及び前記第１の絶縁層上に設けられた酸化物半導体層と、前記酸化物半導体層上に設けられた第２の絶縁層と、前記第２の絶縁層上に設けられたゲート電極とを具備し、前記酸化物半導体層は、前記絶縁基板上に設けられたソース領域及びドレイン領域と、前記ソース領域及び前記ドレイン領域の間であって前記第１の絶縁層上に設けられたチャネル領域とを有している。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の実施形態に係る薄膜トランジスタの一例を概略的に示す断面図である。
【図２】図２は、図１に示す薄膜トランジスタの製造方法の一例を概略的に示す断面図である。
【図３】図３は、図２に続く製造工程を示す断面図である。
【図４】図４は、図３に続く製造工程を示す断面図である。
【図５】図５は、図４に続く製造工程を示す断面図である。
【図６】図６は、第２の実施形態に係る薄膜トランジスタの一例を概略的に示す断面図である。
【図７】図７は、図６に示す薄膜トランジスタの製造方法の一例を概略的に示す断面図である。
【図８】図８は、図７に続く製造工程を示す断面図である。
【図９】図９は、図８に続く製造工程を示す断面図である。
【図１０】図１０は、本実施形態に係る薄膜トランジスタが適用される表示装置の構成例を示す回路図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
（第１の実施形態）
【００１０】
図１は、第１の実施形態に係る薄膜トランジスタ１の構成例を概略的に示す断面図である。薄膜トランジスタ１は、絶縁基板（以下、基板と称す）１１上に形成された半導体層１３、ゲート電極１５、ソース／ドレイン電極１７、１７を含む例えばトップゲート型のｎチャネルトランジスタである。
【００１１】
基板１１は、例えばガラス等の絶縁材料から形成されている。基板１１上には、例えば酸化シリコンからなる島状の第１絶縁層１２が形成されている。第１絶縁層１２は、後述するように、加熱により酸素を放出する酸素供給源として機能する。第１絶縁層１２は、酸化シリコンの他、酸化アルミニウム等の他の酸化物から形成されてもよく、酸窒化シリコン、酸窒化アルミニウム等の酸窒化物から形成されてもよい。
【００１２】
基板１１上には、第１絶縁層１２を覆う酸化物半導体層（以下、半導体層とも言う）１３が形成されている。半導体層１３は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の少なくとも１つの酸化物からなる半導体層である。半導体層１３のうち、第１絶縁層１２と接する領域には、第１絶縁層１２より酸素が供給され、抵抗値が高くなったチャネル領域１３Ａが形成されている。半導体層１３のうち、基板１１と接する領域には、チャネル領域１３Ａより酸素濃度が低く、抵抗値が低いソース／ドレイン領域１３Ｂ、１３Ｂが形成されている。
【００１３】
半導体層１３のチャネル領域１３Ａ上には、第２絶縁層（ゲート絶縁層）１４を介してゲート電極１５が形成されている。これらの上には、ゲート電極１５及び第２絶縁層１４を覆うように第３絶縁層１６が形成されている。第３絶縁層１６及び第２絶縁層１４には、半導体層１３のソース／ドレイン領域１３Ｂ、１３Ｂを露出するコンタクトホール１６ａ、１６ａが形成され、これらコンタクトホール１６ａ、１６ａ内にソース／ドレイン領域１３Ｂ、１３Ｂに接続されたソース／ドレイン電極１７、１７が形成されている。第２絶縁層１４は、例えば、酸化シリコンなどの酸化物によって形成されている。
【００１４】
尚、第２絶縁層１４は、ゲート電極１５が形成された領域のみに設けられてもよい。この場合、第２絶縁層１４を酸化物等の酸素供給源とすることにより、チャネル領域１３Ａに、上下に設けられた酸素供給源から酸素が供給される。したがって、第２絶縁層１４が酸素供給源としての機能を有さない場合と比較して、チャネル領域１３Ａの酸素濃度を高くし、抵抗値を高くすることができる。
【００１５】
次に、図２乃至図５を参照して、図１に示す薄膜トランジスタ１の製造方法について説明する。
【００１６】
図２に示すように、例えばガラスからなる基板１１上に、第１絶縁層１２が形成される。すなわち、例えばＣＶＤ法（化学的気相成長法）を用いて基板１１上の全面に例えば酸化シリコン層１２ａが形成される。次いで、例えばリソグラフィ処理の後、酸化シリコン層１２ａがエッチングされ、例えば島状の第１絶縁層１２が形成される。第１絶縁層１２の形成位置は、薄膜トランジスタ１のチャネル領域１３Ａが形成される領域と対応する位置である。
【００１７】
次に、図３に示すように、例えばイオン注入法を用いて、第１絶縁層１２及び基板１１に、酸素イオンが注入される。これにより、第１絶縁層１２は、後述する半導体層１３と比較して酸素濃度が高い酸素過剰領域となる。
【００１８】
尚、酸素イオンの注入は、酸化シリコン層１２ａがエッチングされる前に行われてもよい。すなわち、基板１１上の全面に酸化シリコン層１２ａが形成され、酸化シリコン層１２ａに酸素イオンが注入された後、酸化シリコン層１２ａがエッチングされ、島状の第１絶縁層１２が形成されてもよい。
【００１９】
次に、図４に示すように、例えばスパッタ法を用いて、基板１１の全面に、例えばインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の少なくとも１つの酸化物からなる半導体層１３ａが形成される。スパッタリングは、例えば希ガス雰囲気下で行われる。
【００２０】
この後、酸化物からなる半導体層１３ａがエッチングされ、第１絶縁層１２を覆い、例えば島状にパターニングされた半導体層１３が形成される。この半導体層１３は、基板１１に接する領域と第１絶縁層１２に接する領域とを有している。
【００２１】
次に、半導体層１３に対して熱処理が行われる。これにより、半導体層１３のうち、第１絶縁層１２と接している領域に、第１絶縁層１２に含まれている酸素が拡散される。このため、酸化物からなる半導体層１３中の酸素欠損が補填され、ソース／ドレイン領域１３Ｂ、１３Ｂより酸素濃度が高く、抵抗値が高いチャネル領域１３Ａが形成される。
【００２２】
一方、基板１１の酸素に対する拡散係数は、第１絶縁層１２の酸素に対する拡散係数と比較して小さい。このため、基板１１から半導体層１３へ供給される酸素量は少ない。したがって、半導体層１３のうち、基板１１と接している領域では、チャネル領域１３Ａと比較して半導体層１３中の酸素欠損が補填される割合は少ない。この結果、半導体層１３のうち、基板１１と接している領域に、チャネル領域１３Ａより酸素濃度が低く抵抗値が低いソース／ドレイン領域１３Ｂ、１３Ｂが形成される。
【００２３】
尚、図４に示す工程における熱処理は省略することも可能である。すなわち、図４に示す工程よりも後の工程において与えられる熱により、第１絶縁層１２から半導体層１３のチャネル領域１３Ａに十分な酸素を供給することができれば、図４に示す熱処理は、省略可能である。
【００２４】
次に、図５に示すように、例えばＣＶＤ法を用いて基板１１上の全面に、例えば酸化シリコン層が堆積され、ゲート絶縁層としての第２絶縁層１４が形成される。この後、チャネル領域１３Ａに対応した第２絶縁層１４上にゲート電極１５が形成される。
【００２５】
次いで、図１に示すように、基板１１上の全面に、例えばＣＶＤ法を用いて、例えば酸化シリコン層が堆積され、第３絶縁層１６が形成される。その後、第３絶縁層１６及び第２絶縁層１４を貫通し、ソース／ドレイン領域１３Ｂ、１３Ｂに対応するコンタクトホール１６ａ、１６ａが形成される。このコンタクトホール１６ａ、１６ａ内にソース／ドレイン電極１７、１７が形成されることにより、図１に示す薄膜トランジスタ１が形成される。
【００２６】
本実施形態によれば、チャネル領域１３Ａが形成される領域に対応する基板１１上の領域に第１絶縁層１２を形成し、この第１絶縁層１２に酸素イオンを注入し、基板１１及び第１絶縁層１２に接する酸化物からなる半導体層１３を形成し、熱処理により第１絶縁層１２から半導体層１３に選択的に酸素を供給している。このため、半導体層１３内の酸素欠損を選択的に補填でき、必要且つ十分な抵抗値を有するチャネル領域１３Ａを形成することができる。
【００２７】
しかも、第１絶縁層１２に注入される酸素イオンの濃度を制御するとともに、熱処理により第１絶縁層１２から半導体層１３へ供給される酸素濃度を制御することにより、半導体層１３のチャネル領域１３Ａ、及びソース／ドレイン領域１３Ｂ、１３Ｂの酸素濃度を確実に制御できる。このため、薄膜トランジスタのしきい値電圧などの電気特性のばらつきを低減することが可能である。
（第２の実施形態）
【００２８】
第１の実施形態は、酸素供給源としての第１絶縁層１２を、基板１１上の薄膜トランジスタのチャネル領域１３Ａが形成される領域に対応する領域に選択的に形成した。
【００２９】
これに対して、第２の実施形態では、第１絶縁層１２は基板１１上の全面に形成され、第１絶縁層１２のうち、チャネル領域１３Ａに対応する領域にのみ、酸素イオンが注入される。
【００３０】
図６は、第２の実施形態に係る薄膜トランジスタ２の構成例を概略的に示す断面図である。
【００３１】
図６に示すように、例えば酸化シリコンからなる第１絶縁層１２は、基板１１上の全面に形成されている。第１絶縁層１２上には、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の少なくとも１つの酸化物からなる半導体層１３が形成されている。半導体層１３は、チャネル領域１３Ａ、及びソース／ドレイン領域１３Ｂ、１３Ｂを含んでいる。半導体層１３は、例えば酸化シリコンからなるゲート絶縁層を構成する第２絶縁層１４に覆われている。第２絶縁層１４上のチャネル領域１３Ａと対応する位置にゲート電極１５が形成されている。この他の構成については第１の実施形態と同じであるため説明を省略する。
【００３２】
次に、図７乃至図９を参照して、薄膜トランジスタ２の製造方法について説明する。
【００３３】
図７に示すように、基板１１上の全面に例えばＣＶＤ法を用いて例えば酸化シリコンからなる第１絶縁層１２が形成される。
【００３４】
次に、図８に示すように、第１絶縁層１２上にレジスト膜１８が形成される。レジスト膜１８は、チャネル領域１３Ａに対応した位置に開口部１８Ａを有している。このレジスト膜１８をマスクとして、例えば酸素イオンが第１絶縁層１２に注入される。これにより、開口部１８Ａにより露出された第１絶縁層１２内に酸素濃度が高い酸素過剰領域１２Ａが形成される。
【００３５】
次に、図９に示すように、レジスト膜１８を除去した後、第１絶縁層１２の全面に、例えばスパッタ法を用いて、例えばインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の少なくとも１つの酸化物からなる半導体層１３ａが形成される。スパッタリングは、例えば希ガス雰囲気下で行われる。この後、酸化物からなる半導体層１３ａがエッチングされ、例えば島状にパターニングされた半導体層１３が形成される。半導体層１３は、第１絶縁層１２の少なくとも酸素過剰領域１２Ａとその両側の領域を覆うように設けられる。
【００３６】
次に、半導体層１３に対して熱処理が行われる。これにより、半導体層１３のうち、第１絶縁層１２の酸素過剰領域１２Ａと接している領域に、酸素過剰領域１２Ａに含まれている酸素が拡散される。すなわち、酸素過剰領域１２Ａの酸素濃度と半導体層１３中の酸素濃度との間の濃度勾配に基づき、酸素過剰領域１２Ａから半導体層１３内へ酸素が拡散される。このため、酸化物からなる半導体層１３中の酸素欠損が補填され、チャネル領域１３Ａが形成される。
【００３７】
一方、半導体層１３のうち、第１絶縁層１２のレジスト膜１８により覆われていた領域に接する領域において、第１絶縁層１２中の酸素濃度と半導体層１３中の酸素濃度との間の濃度勾配は、チャネル領域１３Ａと比較して小さい。このため、第１絶縁層１２から半導体層１３へ拡散される酸素は少なく、半導体層１３中の酸素欠損が補填される割合が少ない。この結果、半導体層１３のうち、第１絶縁層１２のレジスト膜１８により覆われていた領域に接する領域に、チャネル領域１３Ａより酸素濃度が低く、抵抗値が低いソース／ドレイン領域１３Ｂが形成される。
【００３８】
その後、第１の実施形態と同様の工程により、図６に示すゲート絶縁層としての第２絶縁層１４、ゲート電極１５、第３絶縁層１６、ソース／ドレイン電極１７、１７が形成される。
【００３９】
上記第２の実施形態によれば、第１絶縁層１２のチャネル領域１３Ａと対応する領域に酸素過剰領域１２Ａを形成し、この酸素過剰領域１２Ａを酸素供給源として半導体層１３に酸素を供給している。このため、半導体層１３の酸素欠損を選択的に補填でき、第１の実施形態と同様に、半導体層１３に必要且つ十分な抵抗値を有するチャネル領域１３Ａを形成できる。
【００４０】
しかも、レジスト膜１８をマスクとして第１絶縁層１２に酸素イオンを注入しているため、酸素イオンの注入箇所を限定できる。このため、第１絶縁層１２のチャネル領域１３Ａに対応する領域とソース／ドレイン領域１３Ｂ、１３Ｂに対応する領域の酸素濃度を確実に制御することができる。したがって、半導体層１３の酸素欠損の補填を選択的に必要且つ十分に行うことができるため、薄膜トランジスタのしきい値電圧などの電気特性のばらつきを低減することが可能である。
（適用例）
【００４１】
第１、第２の実施形態において例示した薄膜トランジスタを用いて表示装置を作成することが可能である。
【００４２】
図１０は、第１、第２の実施形態において例示した薄膜トランジスタＴＲを備える表示装置３の構成例を概略的に示している。本例において、表示装置３は、例えば液晶素子を備えた液晶表示装置である。しかしながら、第１、第２の実施形態において例示した薄膜トランジスタＴＲは、液晶表示装置に限らず、有機エレクトロルミネッセンス（ＥＬ）表示装置、その他の自発発光型表示装置、あるいは電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置に適用することが可能である。
【００４３】
図１０に示すように、表示装置３は、画像を表示するアクティブエリア（表示領域）ＡＣＴと、アクティブエリアＡＣＴの外側の周辺回路領域（非表示領域）と、を備えている。アクティブエリアＡＣＴは、例えば行方向、列方向に配置された複数の画素ＰＸを含んでいる。表示装置３は、行方向に延伸する複数のゲート線Ｇと、これら複数のゲート線Ｇと平行して延伸する複数の容量線Ｃと、これら複数のゲート線Ｇ及び容量線Ｃと交差する列方向に延伸する複数の信号線Ｓとを備えている。
【００４４】
周辺回路領域は、ゲートドライバＧＤ、ソースドライバＳＤ、電圧印加部ＶＣＳ、給電部ＶＳ等を備えている。各ゲート線Ｇは、アクティブエリアＡＣＴの外部まで延出し、ゲートドライバＧＤに接続され、各ソース線Ｓは、ソースドライバＳＤに接続され、各容量線Ｃは、電圧印加部ＶＣＳに接続されている。
【００４５】
各画素ＰＸは、薄膜トランジスタＴＲ、容量素子ＣＳ、画素電極ＰＥ、共通電極ＣＥ、及び画素電極ＰＥと共通電極ＣＥとの間に設けられた液晶層ＬＱを備えている。薄膜トランジスタＴＲは、第１の実施形態、又は第２の実施形態に示す構成のトランジスタである。薄膜トランジスタＴＲのゲート電極は、ゲート線Ｇに接続されている。薄膜トランジスタＴＲの第１の電極（ソース電極１７）はソース線Ｓに接続され、薄膜トランジスタＴＲの第２の電極（ドレイン電極１７）は容量素子ＣＳの第１の電極と画素電極ＰＥとに接続されている。容量素子の第２の電極は、容量線Ｃに接続されている。共通電極ＣＥは、アクティブエリアＡＣＴの外部に備えられた給電部ＶＳに接続されている。
【００４６】
尚、第１、第２の実施形態において例示した薄膜トランジスタは、表示装置３のゲートドライバＧＤ、ソースドライバＳＤ等を構成する回路に用いられてもよい。
【００４７】
このような薄膜トランジスタＴＲを備えた表示装置３によれば、シリコン半導体を適用した薄膜トランジスタを備えた表示装置と比較して、光リークを低減することができ、且つ、薄膜トランジスタの設置面積を低減することができる。このため、消費電力を低減することが可能となるとともに、各画素において表示に寄与する開口面積を拡大することが可能となる。
【００４８】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４９】
１、２…薄膜トランジスタ、３…表示装置、１１…絶縁基板、１２…第１絶縁層、１２Ａ…酸素過剰領域、１３…酸化物半導体層、１３Ａ…チャネル領域、１３Ｂ…ソース／ドレイン領域、１４…第２絶縁層（ゲート絶縁層）、１５…ゲート電極、１６…第３絶縁層、１７…ソース／ドレイン電極。
【図１】
2017107913.tif 000003
【図２】
2017107913.tif 000004
【図３】
2017107913.tif 000005
【図４】
2017107913.tif 000006
【図５】
2017107913.tif 000007
【図６】
2017107913.tif 000008
【図７】
2017107913.tif 000009
【図８】
2017107913.tif 000010
【図９】
2017107913.tif 000011
【図１０】
2017107913.tif 000012