(57)【要約】【課題】半導体基板の表面と裏面の両面から光を入射させる両面受光型の光電変換素子において、一定の信頼性を確保しつつ、裏面への光の入射効率を向上させ得る光電変換素子を提供する。【解決手段】光電変換素子１は、第１の導電型を有する半導体基板１１と、半導体基板１１のＺ軸正方向側の表面に形成され、第１の導電型と反対の第２の導電型を有する半導体層１２と、半導体基板１１の表面において、半導体層１２と接して形成された第１電極１６と、半導体基板１１のＺ軸負方向側の裏面に形成された第２電極１７とを備える。半導体基板１１における裏面は、断面が弧状である凹凸形状１１０を有する。【選択図】図２
2017107964.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型を有する半導体基板と、
前記半導体基板において光が入射される表面に形成され、前記第１の導電型と反対の第２の導電型を有する半導体層と、
前記半導体基板の前記表面において、前記半導体層と接して形成された第１電極と、
前記半導体基板において、前記表面の反対側に配置され、光が入射される裏面に形成された第２電極と、を備え、
前記半導体基板の前記表面と前記裏面は凹凸形状を有し、
前記裏面における前記凹凸形状の断面は弧状を有する、光電変換素子。
【請求項２】
前記裏面における前記凹凸形状の少なくとも凹部の断面は弧状を有する、請求項１に記載の光電変換素子。
【請求項３】
第１の導電型を有する半導体基板と、
前記半導体基板において光が入射される表面に形成され、前記第１の導電型と反対の第２の導電型を有する半導体層と、
前記半導体基板の前記表面において、前記半導体層と接して形成された第１電極と、
前記半導体基板において、前記表面の反対側であって、光が入射される裏面に形成された第２電極と、を備え、
前記半導体基板の前記表面と前記裏面は凹凸形状を有し、
前記裏面における前記凹凸形状の表面積は、前記表面における前記凹凸形状の表面積よりも小さい、光電変換素子。
【請求項４】
前記半導体基板における前記凹凸形状を有する一の面の表面積を面積Ｘ、当該半導体基板の一の面の平面積を面積Ｓとしたとき、前記裏面における前記面積Ｓに対する前記面積Ｘの割合を示す表面積比Ｙ（＝Ｘ／Ｓ）は、１．１１より大きく、１．９０未満である、請求項１から３のいずれか一項に記載の光電変換素子。
【請求項５】
前記半導体基板の裏面と接するように形成された反射防止膜をさらに備え、
前記第２電極は、前記反射防止膜を貫通して前記半導体基板の裏面に設けられ、
前記反射防止膜の膜厚は、１００ｎｍ以上、１２０ｎｍ未満である、請求項１から４のいずれか一項に記載の光電変換素子。
【請求項６】
前記半導体基板の裏面における前記第２電極の占有率は、９．０％未満である、請求項１から５のいずれか一項に記載の光電変換素子。
【請求項７】
前記半導体基板の裏面に接して形成され、前記第２電極と接続された、前記第１の導電型を有する不純物拡散層をさらに備える、請求項１から６のいずれか一項に記載の光電変換素子。
【請求項８】
前記半導体基板における前記表面と前記裏面の少なくとも一方の面と接するように形成されたパッシベーション膜をさらに備える、請求項１から７のいずれか一項に記載の光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子に関する。
【背景技術】
【０００２】
下記特許文献１には、シリコン基板の受光面と裏面にテクスチャ構造が形成されたｐ−ｎ接合型の両面受光型太陽電池セルが開示されている。この両面受光型太陽電池セルは、シリコン基板の表面全体に対して一様にテクスチャ構造が形成され、受光面と裏面におけるテクスチャ構造は略同じ形状を有する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５３７９７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記両面受光型太陽電池セルからなる両面受光型太陽電池モジュールは、受光面と裏面の両面に受光させる場合、両面の出力のバランスを考慮した角度で設置されるため、受光面又は裏面の最大出力を考慮して設置されない。また、両面受光型太陽電池モジュールは、両面から太陽光を受光できるように、両面がガラスで覆われている。そのため、例えば、受光面の最大出力を考慮して設置したとしても、裏面を透過した光を反射させてセルに戻すことが困難であり、反射光による効果は期待できない。また、両面受光型太陽電池セルの裏面側の凹凸構造を限りなく平坦化することで、裏面における反射光による効果によって変換効率をある程度向上させることができる。しかしながら、裏面を平坦化するほどシリコン基板と裏面側の電極との接着強度が低下し、両面受光型太陽電池セルの信頼性が低下する。
【０００５】
本発明は、半導体基板の表面と裏面の両面から光を入射させる両面受光型の光電変換素子において、一定の信頼性を確保しつつ、裏面への光の入射効率を向上させ得る光電変換素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態における光電変換素子は、第１の導電型を有する半導体基板と、前記半導体基板において光が入射される表面に形成され、前記第１の導電型と反対の第２の導電型を有する半導体層と、前記半導体基板の前記表面において、前記半導体層と接して形成された第１電極と、前記半導体基板において、前記表面の反対側に配置され、光が入射される裏面に形成された第２電極と、を備え、前記半導体基板の前記表面と前記裏面は凹凸形状を有し、前記裏面における前記凹凸形状の断面は弧状を有する。
【発明の効果】
【０００７】
本発明の実施の形態によれば、半導体基板の両面から光を入射させる両面受光型の光電変換素子において、一定の信頼性を確保しつつ、裏面への光の入射効率を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】図１の（ａ）は、実施の形態１による光電変換素子の受光面を模式的に表した平面図である。図１の（ｂ）は、実施の形態１による光電変換素子の裏面を模式的に表した平面図である。
【図２】図２は、図１に示す光電変換素子の断面構造を模式的に表した断面図である。
【図３】図３は、実施の形態１による光電変換素子の製造工程を示すフローである。
【図４Ａ】図４Ａは、図３に示すテクスチャ構造形成工程で用いる基板を示す断面図である。
【図４Ｂ】図４Ｂは、図４Ａに示す基板の両面にテクスチャ構造が形成された状態を示す断面図である。
【図４Ｃ】図４Ｃは、図３に示すｐｎ接合形成工程を示す断面図である。
【図４Ｄ】図４Ｄは、図３に示すバックエッチング工程を示す断面図である。
【図４Ｅ】図４Ｅは、図３に示すＩｏｎ Ｉｍｐｌａｎｔａｉｏｎ工程及びシリコン酸化膜形成工程を示す断面図である。
【図４Ｆ】図４Ｆは、図３に示す反射防止膜形成工程を示す断面図である。
【図４Ｇ】図４Ｇは、図３に示す電極形成工程を示す断面図である。
【図５Ａ】図５Ａは、実施の形態１による光電変換素子と比較例１、２との特性を測定した結果を示す表である。
【図５Ｂ】図５Ｂは、裏面の削り量が異なる半導体基板の裏面の平面と断面の写真画像である。
【図６】図６の（ａ）は、図５Ａに示す裏面表面積比と短絡電流密度との関係を表すグラフである。図６の（ｂ）は、図５Ａに示す裏面表面積比と変換効率との関係を表すグラフである。
【図７】図７は、実施の形態１と実施の形態２による各光電変換素子の特性を測定した結果を示す表である。
【図８】図８は、実施の形態１と実施の形態３による各光電変換素子の特性を測定した結果を示す表である。
【図９】図９は、実施の形態１、実施の形態２、実施の形態４による各光電変換素子の特性を測定した結果を示す表である。
【図１０】図１０は、実施の形態５による光電変換素子の断面構造を模式的に表した断面図である。
【発明を実施するための形態】
【０００９】
本発明の一実施形態における光電変換素子は、第１の導電型を有する半導体基板と、前記半導体基板において光が入射される表面に形成され、前記第１の導電型と反対の第２の導電型を有する半導体層と、前記半導体基板の前記表面において、前記半導体層と接して形成された第１電極と、前記半導体基板において、前記表面の反対側に配置され、光が入射される裏面に形成された第２電極と、を備え、前記半導体基板の前記表面と前記裏面は凹凸形状を有し、前記裏面における前記凹凸形状の断面は弧状を有する（第１の構成）。
【００１０】
第１の構成によれば、半導体基板の表面と裏面に凹凸形状を有する光電変換素子において、半導体基板の裏面の凹凸形状の断面は弧状を有する。そのため、半導体基板の裏面の凹凸形状が弧状でない場合と比べ、裏面に反射光を効率良く取り込むことができる。また、裏面に凹凸形状が形成されていない場合と比べて第２電極が剥離しにくく、一定の信頼性を確保することができる。
【００１１】
第１の構成において、前記裏面における前記凹凸形状の少なくとも凹部の断面は弧状を有することとしてもよい（第２の構成）。
【００１２】
第２の構成によれば、裏面における凹部は弧状を有するため、本構成を備えていない場合と比べ、裏面に反射光を効率良く取り込むことができる。
【００１３】
本発明の一実施形態における光電変換素子は、第１の導電型を有する半導体基板と、前記半導体基板において光が入射される表面に形成され、前記第１の導電型と反対の第２の導電型を有する半導体層と、前記半導体基板の前記表面において、前記半導体層と接して形成された第１電極と、前記半導体基板において、前記表面の反対側であって、光が入射される裏面に形成された第２電極と、を備え、前記半導体基板の前記表面と前記裏面は凹凸形状を有し、前記裏面における前記凹凸形状の表面積は、前記表面における前記凹凸形状の表面積よりも小さい（第３の構成）。
【００１４】
第３の構成によれば、半導体基板の表面と裏面に凹凸形状を有する光電変換素子において、裏面における凹凸形状の表面積は、表面における凹凸形状の表面積より小さいため、裏面の凹凸形状は表面の凹凸形状よりもなだらかである。そのため、裏面の凹凸形状の表面積が表面と同等である場合と比べ、裏面において反射光を効率良く取り込むことができる。また、裏面には凹凸形状が形成されているため、裏面に凹凸形状が形成されていない場合と比べて第２電極が剥離しにくく、一定の信頼性を確保することができる。
【００１５】
第１から第３のいずれかの構成において、前記半導体基板における前記凹凸形状を有する一の面の表面積を面積Ｘ、当該半導体基板の平面積を面積Ｓとしたとき、前記裏面における前記面積Ｓに対する前記面積Ｘの割合を示す表面積比Ｙ（＝Ｘ／Ｓ）は、１．１１より大きく、１．９０未満であることとしてもよい（第４の構成）。
【００１６】
第４の構成によれば、裏面の凹凸形状の表面積比が１．１１以下、又は１．９０以上である場合と比べ、裏面における第２電極の一定の接着強度を確保しつつ、裏面における入射効率を向上させることができる。
【００１７】
第１から第４のいずれかの構成において、前記半導体基板の裏面と接するように形成された反射防止膜をさらに備え、前記第２電極は、前記反射防止膜を貫通して前記半導体基板の裏面に設けられ、前記反射防止膜の膜厚は、１００ｎｍ以上、１２０ｎｍ未満であることとしてもよい（第５の構成）。
【００１８】
第５の構成によれば、反射防止膜の膜厚が１００ｎｍ未満、又は１２０ｎｍ以上である場合と比べ、反射防止膜に第２電極をファイヤースルーさせて半導体基板の裏面に第２電極を適切に接続することができ、変換効率を向上させることができる。
【００１９】
第１から第５のいずれかの構成において、前記半導体基板の裏面における前記第２電極の占有率は、９．０％未満であることとしてもよい（第６の構成）。
【００２０】
第６の構成によれば、第２電極の占有率が９．０％以上である場合と比べ、半導体基板の裏面における受光量を向上さるとともに、効率的に集電することができる。
【００２１】
第１から第６のいずれかの構成において、前記半導体基板の裏面に接して形成され、前記第２電極と接続された、前記第１の導電型を有する不純物拡散層をさらに備えることとしてもよい（第７の構成）。
【００２２】
第６の構成によれば、不純物拡散層によりキャリアの収集効率を向上させることができる。
【００２３】
第１から第７のいずれかの構成において、前記半導体基板における前記表面と前記裏面の少なくとも一方の面と接するように形成されたパッシベーション膜をさらに備えることとしてもよい（第８の構成）。
【００２４】
第８の構成によれば、半導体基板の表面と裏面の少なくとも一方の面におけるキャリアの再結合による消滅を低減することができる。
【００２５】
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。
【００２６】
本発明において、半導体基板の表面に形成される半導体層は、半導体基板の表面から不純物が拡散され半導体基板内に形成された半導体層および半導体基板の表面に成膜された半導体層の両方を含むものである。
【００２７】
［実施の形態１］
図１の（ａ）は、本発明の光電変換素子の受光面（表面）側の平面を模式的に表した図であり、図１の（ｂ）は、本発明の光電変換素子の裏面側の平面を模式的に表した図である。図２は、図１の（ａ）（ｂ）に示す光電変換素子のＹ軸方向の切断面を模式的に表した断面図である。以下、図１及び図２を用いて光電変換素子の構成について説明する。
【００２８】
図２に示すように、光電変換素子１は、半導体基板１１と、ｐ型半導体層１２と、裏面電界層１３と、反射防止膜１４、１５と、電極１６、１７とを備える。
【００２９】
半導体基板１１は、例えば、ｎ型単結晶シリコン基板からなる。半導体基板１１は、Ｚ軸正方向側に配置されている受光面全体に凹凸形状１００を有するテクスチャが形成され、受光面と反対側（Ｚ軸負方向側）の裏面全体に凹凸形状１１０を有するテクスチャが形成されている。図２に示すように、受光面における凹凸形状１００はその断面がピラミッド形状（非弧状）であるのに対し、裏面における凹凸形状１１０の断面は弧状である。
【００３０】
ｐ型半導体層１２は、半導体基板１１の受光面に接して形成されている。ｐ型半導体層１２は、ボロンを含み、約０．６μｍ程度の膜厚を有する。
【００３１】
裏面電界層１３は、半導体基板１１の裏面に接して形成されている。裏面電界層１３は、リンを含み、約０．５μｍ程度の膜厚を有する。
【００３２】
反射防止膜１４は、ｐ型半導体層１２に接して形成されている。反射防止膜１４は、シリコン酸化膜とシリコン窒化膜とが積層されて構成され、約８５ｎｍ程度の膜厚を有する。シリコン酸化膜は、ｐ型半導体層１２に接して形成され、シリコン窒化膜は、シリコン酸化膜に接して形成される。
【００３３】
反射防止膜１５は、裏面電界層１３に接して形成されている。反射防止膜１５は、シリコン酸化膜とシリコン窒化膜とが積層されて構成され、約１００ｎｍ程度の膜厚を有する。シリコン酸化膜は、裏面電界層１３に接して形成され、シリコン窒化膜は、シリコン酸化膜に接して形成される。
【００３４】
電極１６は、図１の（ａ）に示すように、バスバー電極１６１及びフィンガー電極１６２を有する。電極１６は、例えば、銀やアルミニウム等の金属を含み、図２に示すように、反射防止膜１４を貫通し、ｐ型半導体層１２に接して形成されている。
【００３５】
電極１７は、図１の（ｂ）に示すように、バスバー電極１７１及びフィンガー電極１７２を有する。電極１７は、例えば、銀等の金属を含み、図２に示すように、反射防止膜１５を貫通し、裏面電界層１３に接して形成されている。
【００３６】
（製造方法）
次に、光電変換素子１の製造方法について説明する。図３は、光電変換素子１の製造工程を示すフローであり、図４Ａ〜４Ｇは、図３に示す各工程を模式的に表した断面図である。以下、図３、及び図４Ａ〜４Ｇを用いて各工程について具体的に説明する。
【００３７】
図３のステップＳ１のテクスチャ構造形成工程において、まず、１５．６ｃｍ×１５．６ｃｍ（２４３．３６ｃｍ２）の半導体基板１０を用意する（図４Ａ参照）。なお、半導体基板１０の平面の形状や面積はこれに限らない。そして、半導体基板１０の受光面及び裏面を、アルカリ性のエッチング液を用いてウェットエッチングする。具体的には、エッチング液として、２．５％の水酸化カリウム水溶液に添加剤を加えたアルカリ溶液を用い、このアルカリ溶液を８０℃に保ち、半導体基板１０を約２０分間浸漬させる。その後、半導体基板１０を酸溶液で中和し、純水及び温水を用いて十分に洗浄する。これにより、基板全体に、ピラミッド構造を有する凹凸形状１００が形成された半導体基板１０ａが形成される（図４Ｂ参照）。
【００３８】
続いて、ステップＳ２のｐｎ接合形成工程において、三臭化ホウ素（ＢＢｒ３）を拡散材料として用い、９５０℃以上に設定された石英チューブ炉に、半導体基板１０ａをセットする。石英チューブ炉には、１枚ずつ半導体基板１０ａをセットしてもよいし、２枚重ねてセットしてもよい。２枚重ねてセットする場合には、重ね合わされている面を裏面側とする。そして、石英チューブ炉にて半導体基板１０ａを約３０分間熱処理し、半導体基板１０ａの表面全体にボロンを気相拡散させる。なお、ｐ型半導体層１２の形成方法は上記気相拡散法に限らず、ボロン（Ｂ）を含む塗布液を、半導体基板１０ａの受光面に塗布して熱処理する塗布拡散法を用いてもよいし、イオン注入法を用い、半導体基板１０ａの表面にボロンイオンを打ち込んでもよい。これにより、半導体基板１０ａの表面全体にｐ型半導体層１２が形成される（図４Ｃ参照）。このときのシート抵抗は約６０Ω／□である。
【００３９】
なお、ｐ型半導体層１２の形成時に、ｐ型半導体層１２上にガラス層（ＢＳＧ：Boron Silicate Glass）が形成されるため、ｐ型半導体層１２の形成後、ＢＳＧ層を、フッ化水素酸水溶液を用いて除去する。
【００４０】
次に、ステップＳ３のバックエッチング工程において、半導体基板１０ａの裏面に形成されたｐ型半導体層１２を除去する。具体的には、半導体基板１０ａの受光面を純水等で覆うことによってエッチング溶液から保護し、半導体基板１０ａの裏面がフッ化水素酸溶液と硝酸溶液の混合溶液に浸漬するように半導体基板１０ａを搬送する。この例において、混合溶液の混合比率は、例えば、フッ化水素酸：硝酸：純水＝１：７：３である。そして、混合溶液でエッチング後、半導体基板１０ａに形成された多孔質シリコン層（ステイン層）を薄いアルカリ溶液で除去し、再び酸溶液（フッ化水素酸水溶液等）で中和し、水洗及び乾燥させる。これにより、半導体基板１０ａの裏面に形成されたｐ型半導体層１２が除去されるとともに、半導体基板１０ａの裏面における凹凸形状１００が削られ、半導体基板１１の裏面に凹凸形状１１０が形成される(図４Ｄ参照)。つまり、半導体基板１１の裏面に形成される凹凸形状１１０は、凹凸形状１００のピラミッド構造の頂点部分が削られ、凹凸形状１００よりも尖度が小さく、その断面が弧状となる。本実施の形態では、裏面における凹凸形状１００の削り量を、半導体基板１１の搬送速度を制御することで調整するが、フッ化水素酸と硝酸の混合比を調整することで削り量を調整してもよい。
【００４１】
従って、裏面に形成された凹凸形状１１０は、受光面に形成された凹凸形状１００よりも凹凸がなだらかになるため、凹凸形状１１０が形成された裏面の表面積は、凹凸形状１００が形成された受光面の表面積よりも小さくなっている。また、半導体基板１１の一の面の平面積をＳ、凹凸形状が形成されている場合の表面積をＸとし、平面積Ｓに対する表面積Ｘの割合を表面積比Ｙ（＝Ｘ／Ｓ）とした場合、半導体基板１１の裏面の表面積比Ｙは、受光面の表面積比Ｙよりも小さい。
【００４２】
次に、ステップＳ４のＩｏｎ  Ｉｍｐｌａｎｔａｔｉｏｎ工程において、イオン注入法により、半導体基板１１の裏面側にリン（Ｐ）を打ち込む。この例では、加速エネルギーを１０ｋｅＶ、ドーズ量を３．２×１０１５ｃｍ-２とする条件を用いて、イオン注入を行った。なお、この条件は、次工程のシリコン酸化膜形成時のアニール温度によって異なるが、裏面電界層１３が最適なシート抵抗値になるような条件を任意で選択すればよい。
【００４３】
そして、半導体基板１１の裏面側にリン（Ｐ）を打ち込んだ後、半導体基板１１を、アンモニア水素水と過酸化水素水の混合液を用いてＳＣ１洗浄し、その後、希フッ酸を用いてＨＦ洗浄を行う。
【００４４】
続いて、ステップＳ５のシリコン酸化膜形成工程において、洗浄された半導体基板１１を熱酸化する。この例では、約８５０℃で３０分間の熱酸化処理を行った。これにより、半導体基板１１の裏面に打ち込まれたリン（Ｐ）が活性化して、裏面電界層（ＢＳＦ層）１３が形成されるとともに、半導体基板１１の受光面と裏面側にそれぞれシリコン酸化膜１４ａ、１５ａが形成される（図４Ｅ参照）。このときの裏面電界層１３のシート抵抗は、４０Ω／□である。裏面電界層１３の形成方法は、上記した方法以外に、塩化ホスホリル（ＰＯＣｌ３）を用いた気相拡散法や、ＰＳＧ溶液を用いた塗布拡散法を用いてもよい。これらの方法を用いる場合には、半導体基板１１の受光面を保護する必要がある。
【００４５】
次に、ステップＳ６の反射防止膜形成工程において、プラズマＣＶＤ法により、シランガス及びアンモニアガスを用い、半導体基板１１の受光面に形成されたシリコン酸化膜１４ａの上に、シリコン窒化膜１４ｂを形成する。その後、半導体基板１１の裏面に形成されたシリコン酸化膜１５ａの上に、シリコン窒化膜１５ｂを形成する。これにより、半導体基板１１の受光面に、シリコン酸化膜１４ａとシリコン窒化膜１４ｂとが積層された反射防止膜１４が形成され、半導体基板１１の裏面に、シリコン酸化膜１５ａとシリコン窒化膜１５ｂとが積層された反射防止膜１５が形成される（図４Ｆ参照）。
【００４６】
この例において、受光面と裏面におけるシリコン酸化膜とシリコン窒化膜とを合わせた反射防止膜１４、１５の総膜厚はそれぞれ、約８５ｎｍと約１００ｎｍである。なお、この例では、受光面と裏面とで組成比が同じシリコン窒化膜を形成したが、組成比が互いに異なるシリコン窒化膜を成膜してもよい。
【００４７】
続いて、ステップＳ７の電極形成工程において、例えばスクリーン印刷法により、銀を含む導電性ペーストを反射防止膜１４、１５の上に印刷する。この例では、半導体基板１１の受光面側の反射防止膜１４の上に、銀粉末、アルミニウム粉末、ガラスフリット、樹脂、及び有機溶媒等を含む導電性ペーストを印刷する。一方、半導体基板１１の裏面側の反射防止膜１５の上には、銀粉末、ガラスフリット、樹脂、及び有機溶媒等を含み、アルミニウムを含まない導電性ペーストを印刷する。
【００４８】
そして、半導体基板１１の両面に導電性ペーストを印刷した後、乾燥させ、７００℃以上で焼成する。焼成によって、半導体基板１１の受光面に印刷された導電性ペーストは、反射防止膜１４をファイヤースルーし、ｐ型半導体層１２と電気的に接続される。また、半導体基板１１の裏面に印刷された導電性ペーストは、反射防止膜１５をファイヤースルーし、裏面電界層１３と電気的に接続される。これにより、半導体基板１１の受光面に電極１６が形成され、裏面に電極１７が形成される（図４Ｇ参照）。なお、電極１６、１７を形成する方法は上記方法に限らない。例えば、反射防止膜１４、１５をエッチングペーストやレーザを用いてパターニングして開口部を設け、その上に導電性ペーストを印刷して電極１６、１７を焼成してもよい。
【００４９】
この例では、図１の（ａ）に示すように、電極１６は、３本のバスバー電極１６１と１００本のフィンガー電極１６２とで構成されている。バスバー電極１６１の幅は約１．５ｍｍ、フィンガー電極１６２の幅は約０．０５ｍｍ、バスバー電極１６１及びフィンガー電極１６２の高さは約０．０２ｍｍである。一方、電極１７は、図１の（ｂ）に示すように、３本のバスバー電極１７１と７０本のフィンガー電極１７２とで構成されている。バスバー電極１７１の幅は約２．５ｍｍ、フィンガー電極１７２の幅は約０．１ｍｍ、バスバー電極１７１及びフィンガー電極１７２の高さは約０．０２５ｍｍである。
【００５０】
ここで、半導体基板１１の搬送速度を変化させて、裏面のテクスチャ構造の削り量を０．０５ｇ、０．１５ｇ、０．２５ｇ、０．５０ｇとして裏面の表面積比Ｙが各々異なる光電変換素子を作製し、各表面積比の光電変換素子の裏面の概略断面と、その特性を測定した結果とを図５Ａに示す。また、図５Ａにおいて、本実施の形態に係る光電変換素子の比較例として、比較例１、２の光電変換素子の裏面の概略断面とその特性を測定した結果とを併せて示す。なお、図５Ａにおける削り量、裏面表面積比、及び接着強度を除く各特性値は、比較例１の各特性値を基準（１．０００）とした値である。
【００５１】
比較例１は、実施の形態１の光電変換素子１よりも裏面の表面積比Ｙが大きい光電変換素子の例であり、比較例２は、実施の形態１の光電変換素子１よりも裏面の表面積比Ｙが小さい光電変換素子の例である。比較例１、２の光電変換素子は、以下のようにして形成されている。
【００５２】
（比較例１）
まず、実施の形態１と同様の半導体基板の両面に、実施の形態１と同様、ステップＳ１のテクスチャ構造形成工程を行うことにより、半導体基板の両面に凹凸形状１００を形成する。その後、裏面となる一方の面に、例えば、常圧ＣＶＤ法を用いてシリコン酸化膜を形成する。そして、実施の形態１と同様、ステップＳ２のｐｎ接合形成工程を行い、半導体基板の受光面にｐ型半導体層を形成する。その後、フッ化水素酸水溶液中に、半導体基板を浸漬させ、裏面に形成されたシリコン酸化膜と、ｐ型半導体層の上に形成されたＢＳＧ層とを除去する。
【００５３】
次に、実施の形態１と同様の条件を用いて、ステップＳ４のＩｏｎ  Ｉｍｐｌａｎｔａｔｉｏｎ工程を行い、半導体基板の裏面側にリン（Ｐ）を打ち込み、ＳＣ１洗浄及びＨＦ洗浄を行った後、ステップＳ５のシリコン酸化膜形成工程を行い、半導体基板の表面にシリコン酸化膜を形成するとともに、半導体基板の裏面に裏面電界層（ＢＳＦ層）を形成する。なお、比較例１では、シリコン酸化膜のシート抵抗を実施の形態１と同様のシート抵抗４０Ω／□とするため、シリコン酸化膜形成工程の熱酸化処理の条件を約８５０℃、２０分間とし、実施の形態１よりも熱酸化処理の時間を短くした。
【００５４】
次に、実施の形態１と同様、ステップＳ６の反射防止膜形成工程を行い、半導体基板の受光面と裏面におけるシリコン酸化膜の上にシリコン窒化膜を形成することにより、半導体基板の受光面と裏面にシリコン酸化膜とシリコン窒化膜とからなる反射防止膜を形成する。比較例１の受光面と裏面における反射防止膜の膜厚は、約８５ｎｍである。最後に、実施の形態１と同様、ステップＳ７の電極形成工程を行い、半導体基板の受光面側と裏面側にそれぞれ、バスバー電極及びフィンガー電極からなる電極を形成する。
【００５５】
比較例１の光電変換素子は、ステップＳ３のバックエッチング工程を行っていないため、比較例１の光電変換素子における受光面と裏面には凹凸形状１００が形成される。
【００５６】
（比較例２）
次に、比較例２の光電変換素子の形成方法について説明する。まず、実施の形態１と同様の半導体基板に、実施の形態１と同様、ステップＳ１、Ｓ２の各工程を行う。その後、実施の形態１におけるステップＳ３のバックエッチング工程において、エッチング溶液として、フッ化水素酸溶液と硝酸溶液の混合溶液に代え、アルカリ溶液を用いてエッチングを行った。アルカリ溶液は、例えば、水酸化ナトリウム水溶液である。この例では、２０％の濃度の水酸化ナトリウム水溶液を約７０℃に保ち、半導体基板の受光面を耐酸及び耐アルカリフィルムで保護して浸漬させ、その後、酸溶液で中和して洗浄した。このときの半導体基板の裏面の削り量は約０．６５ｇであった。そして、バックエッチング工程の後、実施の形態１と同様、ステップＳ４〜Ｓ７の各工程を行った。
【００５７】
図５Ａに示す各裏面表面積比は、レーザ顕微鏡（波長：４０８ｎｍ）と、ＯＬＹＭＰＵＳ社製のＬＥＸＴ  ＯＬＳ３０００の測定器を用いて測定した。また、各電気特性は、ソーラーシミュレーターを用いて評価したものであり、光電変換素子の裏面側の反射光の効果をより鮮明に確認するため、金メッキされたステージに、電気特性に影響が出ない範囲で高反射フィルム等を張り付けて測定した。また、接着強度は、例えば、光電変換素子の裏面におけるバスバー電極の上に幅１．５ｍｍ、厚さ０．２ｍｍの銅箔に半田被膜したインターコネクターを接続し、そのインターコネクターを１８０°逆方向に引っ張ることで、光電変換素子とインターコネクターとを強制的に剥離させ、その時の力を接着強度として測定した。
【００５８】
図５Ａにおける実施の形態１の光電変換素子１の削り量０．０５ｇは、ｐ型半導体層１２を除去するための最小限の削り量であり、削り量０．１５ｇ、０．２５ｇ、０．５０ｇは、半導体基板１１の裏面をより平坦化することを目的とした削り量である。
【００５９】
ここで、参考のため、裏面の削り量が０．０５７ｇ、０．５１０ｇである半導体基板と、裏面が削られていない半導体基板の裏面の平面及び断面の写真画像を図５Ｂに示す。図５Ｂの（ａ）（ｂ）は、裏面が削られていない半導体基板の裏面の平面と断面である。図５Ｂの（ｃ）（ｄ）は、裏面の削り量が０．０５７ｇである半導体基板の裏面の平面と断面である。図５Ｂの（ｅ）（ｆ）は、裏面の削り量が０．５１０ｇである半導体基板の裏面の平面と断面である。図５Ｂの（ｂ）に示すように、裏面が削られていない場合には、ピラミッド構造の凹凸形状が裏面に形成されているが、裏面が削られると、図５Ｂの（ｄ）に示すように、ピラミッド構造の頂点が削られて尖度が小さくなり、頂点部分が丸みを帯びた凹凸形状となる。そして、削り量が０．５１０ｇになると、図５Ｂの（ｆ）に示すように、図５Ｂの（ｄ）よりも尖度が小さくなって、凹凸の高低差が更に小さくなる。従って、裏面の削り量が多くなるほど、凹凸形状の尖度が小さくなり、裏面の凹凸形状は平坦化に近づき、裏面における凹凸形状の凹部と凸部の各断面は弧状を有する。つまり、図５Ｂの（ｄ）（ｆ）に示すように、半導体基板の裏面における凹凸形状の少なくとも凹部の断面は複数の弧状を有する。複数の弧状は、半導体基板の裏面の面内方向に並ぶ。さらに、複数の弧状は、連なるように配置されている。
【００６０】
図５Ａに示すように、削り量０．０５ｇ、０．１５ｇ、０．２５ｇ、０．５０ｇの場合における半導体基板１１の裏面表面積比Ｙは、１．８４、１．７７、１．５３、１．２１であった。また、比較例１の光電変換素子は、バックエッチング工程を行っていないため、受光面及び裏面の表面積比Ｙはいずれも１．９０であった。比較例２の光電変換素子は、バックエッチング工程による裏面の削り量が０．６５ｇであり、裏面表面積比Ｙが１．１１であった。
【００６１】
図６の（ａ）は、図５Ａに示す裏面表面積比Ｙと短絡電流密度Ｊｓｃとの関係を示すグラフであり、図６の（ｂ）は、図５Ａに示す裏面表面積比Ｙと変換効率ηとの関係を示すグラフである。図５Ａ及び図６の（ａ）に示すように、短絡電流密度Ｊｓｃは、裏面表面積比Ｙが１．１１から１．８４の間はなだらかに低下し、裏面表面積比Ｙが１．９０（比較例１）になると急峻に低下する。また、図６の（ｂ）に示すように、変換効率ηは、裏面表面積比Ｙが１．２１から１．８４の間は略同等の値で推移するが、表面積比Ｙが１．１１（比較例２）、及び１．９０（比較例１）になると急峻に低下する。つまり、裏面表面積比Ｙが１．１１より大きく、１．９０未満の間において、裏面における反射光が効率良く取り込まれ、変換効率ηが向上する。
【００６２】
一方、図５Ａに示すように、接着強度は、裏面表面積比Ｙが大きくなるほど向上することが分かる。具体的には、実施の形態１の接着強度は、比較例１よりも小さいが、所定の基準値１Ｎ／ｍｍ以上の一定の接着強度が担保されている。これに対し、比較例２は、実施の形態１よりも裏面がより平坦化されているため、裏面側の電極と裏面電界層との接触面積がさらに小さくなり、比較例１の１／２程度まで接着強度が低下している。
【００６３】
従って、一定の接着強度を担保しつつ、変換効率を向上させるためには、裏面表面積比Ｙは１．１１より大きく、１．９０未満であることが好ましい。
【００６４】
［実施の形態２］
本実施の形態では、実施の形態１と同様、半導体基板１０に、ステップＳ１〜Ｓ７の各工程を行い、実施の形態１の反射防止膜１５と総膜厚が異なる２つの光電変換素子１ａ、１ｂを形成した。なお、光電変換素子１ａ、１ｂは、半導体基板１１の裏面の削り量が０．０５ｇとなるようにバックエッチング工程（Ｓ３）の処理がなされている。また、光電変換素子１ａ、１ｂは、ステップＳ６の反射防止膜形成工程において、半導体基板１１の搬送速度を調整することにより、それぞれ、裏面における反射防止膜１５の総膜厚が約８０ｎｍ、約１２０ｎｍとなっている。
【００６５】
図７は、削り量が０．０５ｇである光電変換素子１と光電変換素子１ａ、１ｂの特性の測定結果を示している。なお、図７において、裏面反射防止膜の膜厚と接着強度を除く各特性値は、光電変換素子１を基準（１．０００）とした場合の値である。図７に示すように、反射防止膜１５の総膜厚を８０ｎｍにすると、短絡電流密度Ｊｓｃ及び開放電圧Ｖｏｃが低下するが、反射防止膜１５の総膜厚を１００ｎｍ以上にすると短絡電流密度Ｊｓｃ及び開放電圧Ｖｏｃが向上している。しかしながら、裏面の反射防止膜１５の総膜厚を１２０ｎｍまで厚くすると、裏面の電極１７を形成する際に反射防止膜１５のファイヤースルーが不十分となり、電極１７と裏面電界層１３とが適切に接続されず、変換効率ηは低下している。従って、反射防止膜１５のファイヤースルーを考慮すると、光電変換素子の裏面における反射防止膜１５の総膜厚は、１００ｎｍ以上、１２０ｎｍ未満が好ましい。
【００６６】
［実施の形態３］
本実施形態では、実施の形態１と同様のステップＳ１〜Ｓ７の各工程を行い、光電変換素子１と同様、削り量を０．０５ｇ、裏面側の反射防止膜１５の総膜厚を１００ｎｍとし、裏面側の電極１７の構成が光電変換素子１と異なる５つの光電変換素子１ｃ〜１ｇを作製した。
【００６７】
実施の形態１の光電変換素子１における裏面の電極１７は、３本のバスバー電極１７１と７０本のフィンガー電極１７２とで構成され、バスバー電極１７１の幅は約２．５ｍｍ、フィンガー電極１７２の幅は約０．１ｍｍである。光電変換素子１ｃ〜１ｇは、バスバー電極１７１の本数とバスバー電極１７１の幅は光電変換素子１と同じであるが、フィンガー電極１７２の本数とフィンガー電極１７２の幅の少なくとも一方が光電変換素子１と異なる。以下、光電変換素子１と異なる点について具体的に説明する。
【００６８】
光電変換素子１ｃにおけるフィンガー電極１７２の本数は７０本、フィンガー電極１７２の幅は０．０７ｍｍである。
【００６９】
光電変換素子１ｄにおけるフィンガー電極１７２の本数は６０本、フィンガー電極１７２の幅は０．０７ｍｍである。
【００７０】
光電変換素子１ｅにおけるフィンガー電極１７２の本数は１００本、フィンガー電極１７２の幅は０．０７ｍｍである。
【００７１】
光電変換素子１ｆにおけるフィンガー電極１７２の本数は１２０本、フィンガー電極１７２の幅は０．０７ｍｍである。
【００７２】
光電変換素子１ｇにおけるフィンガー電極１７２の本数は７０本、フィンガー電極１７２の幅は０．０４ｍｍである。
【００７３】
図８は、裏面の削り量が０．０５ｇ、裏面の反射防止膜１５の総膜厚が１００ｎｍである光電変換素子１と光電変換素子１ｃ〜１ｇの電気特性の測定結果を示している。図８において、裏面電極占有率（％）は、凹凸形状が形成されていない場合の裏面の表面積Ｓに対する、裏面における電極１７の面積の割合である。また、図８において、フィンガー電極幅、フィンガー電極本数、及び裏面電極占有率を除く各特性値は、光電変換素子１の各特性値を基準（１．０００）とする値である。
【００７４】
図８に示すように、裏面電極占有率が９．０％以上となる光電変換素子１、１ｅ、１ｆの場合、裏面における受光量が低下して変換効率ηが１．０００以下となっている。一方、裏面電極占有率が９．０％未満となる光電変換素子１ｃ、１ｄ、１ｇの場合、フィンガー電極１７２の抵抗が高くなり、曲線因子ＦＦは低下するが、変換効率ηは向上する。従って、図８及び図９に示すように、変換効率ηを向上させるためには、裏面電極占有率が９．０％未満となるように電極１７を形成することが好ましい。
【００７５】
［実施の形態４］
本実施形態では、実施の形態１と同様のステップＳ１〜Ｓ６の各工程を行い、ステップＳ７の電極形成工程において実施の形態１とは異なる電極１７の材料を用いた光電変換素子１ｈを形成した。実施の形態１では、電極１７の形成において、ガラスフリットを含む導電性ペーストを用いたが、本実施の形態では、実施の形態１よりもファイヤースルーしやすいガラスフリットの種類に変更した。この場合、ガラスフリットとしては、実施の形態１よりも低融点であるガラスフリットを用いてもよい。なお、本実施の形態では、バックエッチング工程（Ｓ３）における削り量が０．０５ｇとなるようにエッチングするとともに、反射防止膜形成工程（Ｓ６）における裏面の総膜厚が１２０ｎｍとなるように反射防止膜を形成した。
【００７６】
図９は、裏面の削り量が０．０５ｇであり、反射防止膜１５の総膜厚が１００ｎｍである実施の形態１の光電変換素子１と、反射防止膜１５の総膜厚が１２０ｎｍである実施の形態２の光電変換素子１ｂと本実施の形態の光電変換素子１ｈのそれぞれの特性の測定結果を示している。なお、光電変換素子１、１ｂ、１ｈの裏面側の電極１７は、いずれも、約２．５ｍｍの幅を有する３本のバスバー電極１７１と、約０．０７ｍｍの幅を有する７０本のフィンガー電極１７２とで構成されている。また、図９において、裏面反射防止膜を除く各特性値は、光電変換素子１の各特性値を基準（１．０００）とする値である。
【００７７】
図９に示すように、実施の形態１と同様のガラスフリットを用いて電極１７が形成された光電変換素子１ｂは、実施の形態１の光電変換素子１よりも反射防止膜１５の総膜厚が厚いため、電極１７を形成する際の反射防止膜１５のファイヤースルーが十分でなく、変換効率ηは低下している。光電変換素子１ｈは、光電変換素子１ｂと同様、反射防止膜１５の総膜厚が１２０ｎｍであるが、ファイヤースルーしやすいガラスフリットを用いて電極１７が形成されている。そのため、反射防止膜１５のファイヤースルーが十分に行われ、高い曲線因子ＦＦを維持することができ、変換効率ηも向上させることができた。従って、反射防止膜１５の総膜厚を１００ｎｍ以上とする場合には、電極１７の材料として、反射防止膜１５をファイヤースルーしやすいガラスフリットを用いるようにすることが好ましい。
【００７８】
[実施の形態５]
上述した実施の形態１〜４では、半導体基板１１の受光面に三臭化ホウ素（ＢＢｒ３）を拡散させてｐ型半導体層１２を形成する例を説明したが、ｐ型の導電型を有し、水素を含有する、ｐ型非晶質半導体層を形成してもよい。ｐ型非晶質半導体層は、例えば、ｐ型非晶質シリコン、ｐ型非晶質シリコンゲルマニウム、ｐ型非晶質ゲルマニウム、ｐ型非晶質シリコンカーバイド、ｐ型非晶質シリコンナイトライド、ｐ型非晶質シリコンオキサイド、ｐ型非晶質シリコンオキシナイトライド、およびｐ型非晶質シリコンカーボンオキサイド等のいずれかからなる。
【００７９】
この場合には、ステップＳ２のｐｎ接合形成工程において、例えば、プラズマＣＶＤ法により、Ｈ２ガス、ＳｉＨ４ガス、およびジボラン（Ｂ２Ｈ６）ガスを反応ガスとして用い、ｐ型非晶質半導体層を半導体基板１１の受光面に形成するようにしてもよい。
【００８０】
また、図１０に示すように、半導体基板１１の受光面に、パッシベーション膜２１ａを形成し、パッシベーション膜２１ａの上にｐ型非晶質半導体層２２を形成し、半導体基板１１の裏面に、パッシベーション膜２１ｂを形成し、パッシベーション膜２１ｂの上にｎ型非晶質半導体層２３を形成してもよい。このように構成することで、受光面及び裏面におけるパッシベーション性が向上し、変換効率をより向上させることができる。なお、パッシベーション膜２１ａ、２１ｂは、実質的に真性で、水素を含有する非晶質半導体の膜である。パッシベーション膜２１ａ、２１ｂは、例えば、ｉ型非晶質シリコン、ｉ型非晶質シリコンゲルマニウム、ｉ型非晶質ゲルマニウム、ｉ型非晶質シリコンカーバイド、ｉ型非晶質シリコンナイトライド、ｉ型非晶質シリコンオキサイド、ｉ型非晶質シリコンカーボンオキサイド等のいずれかからなる。この場合には、ステップＳ１のテクスチャ構造形成工程の後、例えば、プラズマＣＶＤ法により、シランガス、水素ガスを反応ガスとして用い、パッシベーション膜２１ａ、２１ｂを受光面と裏面にそれぞれ形成するようにしてもよい。
【００８１】
［変形例］
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。以下にその変形例を示す。
【００８２】
上述した実施の形態１〜５における光電変換素子は、半導体基板１１としてｎ型単結晶シリコン基板を用いる例を説明したが、ｐ型単結晶シリコン基板を用いるようにしてもよい。この場合には、半導体基板１１の受光面側にｎ型半導体層を形成し、裏面側にボロン（Ｂ）を含む裏面電界層１３を形成するようにしてもよい。
【符号の説明】
【００８３】
１，１ａ〜１ｉ・・・光電変換素子、１０，１０ａ，１１・・・半導体基板、１２・・・ｐ型半導体層、１３・・・裏面電界層（不純物拡散層）、１４，１５・・・反射防止膜、１６，１７・・・電極、１６１，１７１・・・バスバー電極、１６２，１７２・・・フィンガー電極、２１ａ，２１ｂ・・・パッシベーション膜、２２・・・ｐ型非晶質半導体層、２３・・・ｎ型非晶質半導体層、１００，１１０・・・凹凸形状
【図１】
2017107964.tif 000003
【図２】
2017107964.tif 000004
【図３】
2017107964.tif 000005
【図４Ａ】
2017107964.tif 000006
【図４Ｂ】
2017107964.tif 000007
【図４Ｃ】
2017107964.tif 000008
【図４Ｄ】
2017107964.tif 000009
【図４Ｅ】
2017107964.tif 000010
【図４Ｆ】
2017107964.tif 000011
【図４Ｇ】
2017107964.tif 000012
【図５Ａ】
2017107964.tif 000013
【図５Ｂ】
2017107964.tif 000014
【図６】
2017107964.tif 000015
【図７】
2017107964.tif 000016
【図８】
2017107964.tif 000017
【図９】
2017107964.tif 000018
【図１０】
2017107964.tif 000019