(57)【要約】      （修正有）【課題】良好な高周波増幅特性を維持したまま、安定な構造を有する半導体装置を提供する。【解決手段】ゲート電極１４とドレイン電極１２との間の絶縁体薄膜１５上に、ゲート電極１４上からドレイン電極１２の方向に向けて延伸させたソースフィールドプレート電極１６を形成し、且つ、ソースフィールドプレート電極１６とソース電極１３とは、細い線路の配線層で接続する。ゲート電極１４のソース電極１３側の領域に、ソースフィールドプレート電極１６と対称形に、いずれの電極とも接続されないフロート電極１７を設ける。【選択図】図２
2017107941.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
この半導体基板上に離間して形成されたドレイン電極、及びソース電極と、
これらドレイン電極とソース電極との間に形成されたゲート電極と、
前記ドレイン電極、ソース電極、及びゲート電極、ならびにこれら電極間の前記半導体基板の表面の少なくとも一部を覆う絶縁体薄膜と、
前記ゲート電極の長さの中心線よりも前記ドレイン電極側の前記ゲート電極上部の領域からその前記ドレイン電極側を覆い、前記ドレイン電極方向に延伸させて、前記ドレイン電極との間の前記絶縁体薄膜上に形成されるとともに、配線層により前記ソース電極に電気的に接続されたソースフィールドプレート電極と、
前記ゲート電極の長さの中心線よりも前記ソース電極側の前記ゲート電極上部の領域からその前記ソース電極側を覆い、前記ソース電極方向に延伸させて、前記ソース電極との間の前記絶縁体薄膜上に形成されたフロート電極と
を備えたことを特徴とする半導体装置。
【請求項２】
前記配線層は、前記ゲート電極と前記ソース電極との間の前記絶縁体薄膜上に形成したことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記フロート電極は、前記ゲート電極の長さの中心線に対して前記ソースフィールドプレートと対称の位置に、前記ソースフィールドプレートと対称の断面形状で形成したことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記フロート電極は、前記ゲート電極の幅方向に対して、前記配線層を除く前記ソースフィールドプレートが形成された範囲と同一の範囲に形成されたことを特徴とする請求項２または請求項３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電界効果トランジスタ等の半導体装置に関する。
【背景技術】
【０００２】
電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のドレイン電極とゲート電極との間にフィールドプレート電極を設け、これをソース電極に接続したソースフィールドプレート電極が知られている。このソースフィールドプレート電極は、ゲート付近における電界の集中を緩和し、ＦＥＴの耐圧を向上させることができるので、例えば、窒化ガリウム（ＧａＮ）やガリウムヒ素（ＧａＡｓ）等の半導体材料を用いた、マイクロ波帯やミリ波帯で動作する増幅用のＦＥＴ等に適用され、これらの周波数帯域において高出力化を可能にしている。
【０００３】
この種の半導体装置として、ソースフィールドプレート電極を備えた、従来のＦＥＴの構造の一例を図３、及び図４に例示する。図３は、このＦＥＴ２を上面から見た構成の一例をモデル化して示す上面図であり、図４は、図３中のＣ−Ｄに沿った断面をモデル化して示す断面図である。
【０００４】
これら２つの図に例示したように、このＦＥＴ２には、半導体基板４１上にドレイン電極４２、及びソース電極４３が形成されており、これら電極の上面には、配線用の電極として、それぞれ、ドレインパッド電極４２ａ、及びソースパッド電極４３ａが形成されている。また、これら２つの電極の間にゲート電極４４が形成されており、それぞれの電極及び電極間の半導体基板の表面は、絶縁膜４５で覆われている。さらに、ゲート電極４４とドレイン電極４２との間の絶縁膜４５上には、ソースフィールドプレート電極４６が、ゲート電極４４の上面からドレイン電極４２側の面を覆ってドレイン電極４２の方向に延伸させて形成され、配線４６ａによってソース電極４３に接続されている。なお、図３の上面図では、図面の簡略化のため、ドレインパッド電極４２ａ、ソースパッド電極４３ａ、及び絶縁膜４５の記載を省略している。
【０００５】
また、マイクロ波帯やミリ波帯において、安定した利得を有する高周波増幅素子とするには、特にゲート電極とソース電極間の寄生容量Ｃｇｓが低減された構造であることが望ましい。このため、上述した従来のＦＥＴ２においては、ソースフィールドプレート電極の形状も、例えばゲート電極４４の全体を覆うように形成するといった、ソース電極４３側にもフィールドプレート電極が延伸するような形状を採用せずに、ゲート電極４４のドレイン電極４２側の上面の一部及び側面から、ドレイン電極４２に向かう絶縁膜４５上に延伸させて、フィールドプレート電極を形成している。
【０００６】
加えて、ソース電極４３との接続のための配線４６ａは、図３の事例では、ゲート電極４４上から絶縁膜４５上に、幅の狭い配線とすることによって、寄生容量Ｃｇｓの増加を抑制している。この配線の経路については、他に、例えばゲート電極４４を跨がないように、半導体基板上の周辺領域に迂回させた事例等も見受けられる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特表２００７−５３７５９３号公報
【特許文献２】特開２０１１−２４９７２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述のように、従来のＦＥＴ２では、ソースフィールドプレート電極４６を備え、且つ寄生容量Ｃｇｓの増加を抑えた構造にして、所望する高周波増幅特性を確保している。しかしながら、このような構造の従来のＦＥＴ２では、ゲート電極４４のソース電極４３側の接合部分（図４中のＥ点周辺）が、絶縁膜４５を含め、半導体基板４１から浮き上がるように、機械的に破壊されやすい。
【０００９】
すなわち、通電等によりこのＦＥＴ２に熱サイクルが加わると、ゲート電極４４からドレイン電極４２方向に偏って配置されたソースフィールドプレート電極４６が、ドレイン電極４２側に膨張・収縮し、これに連れて、ソースフィールドプレート電極４６と接合された絶縁膜４５も、ゲート電極４４を含め、ゲート電極４４の長さ方向に応力を受ける。この応力の影響を受け、ゲート電極４４のソース電極４３側に近い下側部分、及びこの部分を覆う絶縁膜４５を含む周辺部位（図４中のＥ点周辺）にクラック等が発生し、機械的に破壊されることがあった。このため、ソースフィールドプレート電極を備え、かつ寄生容量Ｃｇｓの増加を抑えた上に、機械的にも安定な構造を有するＦＥＴ等の半導体装置が望まれていた。
【００１０】
本実施の形態は、上述の事情を考慮してなされたものであり、良好な高周波増幅特性を維持したまま、安定な構造を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本実施形態の半導体装置は、半導体基板と、この半導体基板上に離間して形成されたドレイン電極、及びソース電極と、これらドレイン電極とソース電極との間に形成されたゲート電極と、前記ドレイン電極、ソース電極、及びゲート電極、ならびにこれら電極間の前記半導体基板の表面の少なくとも一部を覆う絶縁体薄膜と、前記ゲート電極の長さの中心線よりも前記ドレイン電極側の前記ゲート電極上部の領域からその前記ドレイン電極側を覆い、前記ドレイン電極方向に延伸させて、前記ドレイン電極との間の前記絶縁体薄膜上に形成されるとともに、配線層により前記ソース電極に電気的に接続されたソースフィールドプレート電極と、前記ゲート電極の長さの中心線よりも前記ソース電極側の前記ゲート電極上部の領域からその前記ソース電極側を覆い、前記ソース電極方向に延伸させて、前記ソース電極との間の前記絶縁体薄膜上に形成されたフロート電極とを備えたことを特徴とする。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る半導体装置の上面の構成の一例をモデル化して示す上面図。
【図２】図１に例示した半導体装置の断面構造をモデル化して示す断面図。
【図３】従来の半導体装置の上面の構成の一例をモデル化して示す上面図。
【図４】図３に例示した半導体装置の断面構造をモデル化して示す断面図。
【発明を実施するための形態】
【００１３】
以下に、本発明の実施形態に係る半導体装置を実施するための最良の形態について、図１〜図２を参照して説明する。
【実施例】
【００１４】
図１は、本発明の実施形態に係る半導体装置の上面の構成の一例をモデル化して示す上面図である。また図２は、この半導体装置の図１におけるＡ−Ｂ面での断面構造をモデル化して示す断面図である。図１、及び図２に例示したように、この半導体装置１は、ベースとなる半導体基板１１上に、ドレイン電極１２、ソース電極１３、ゲート電極１４、絶縁体薄膜１５、ソースフィールドプレート電極１６、及び、フロート電極１７を備えている。なお、図１では、図面の複雑化を避けるため、ドレインパッド電極１２ａ、ソースパッド電極１３ａ、及び絶縁体薄膜１５の記載を省略している。
【００１５】
ドレイン電極１２、及びソース電極１３は、半導体基板１１の同一平面上に離間して形成されたオーミック電極であり、それぞれの電極上には、配線用のパッド電極であるドレインパッド電極１２ａ、及びソースパッド電極１３ａが形成されている。ゲート電極１４は、半導体基板１１上のこれら２つの電極の間の位置に形成された電極であり、半導体基板１１とはショットキー接合されている。また、これら３つの電極及び電極間の半導体基板１１の表面を覆うように、絶縁体薄膜１５が形成されている。この絶縁体薄膜１５は、例えばＳｉＮ（窒化シリコン）等からなる。
【００１６】
この絶縁体薄膜１５上において、ドレイン電極１２とゲート電極１４との間には、ソースフィールドプレート電極１６が形成されている。このソースフィールドプレート電極１６は、ゲート電極１４の長さの中心よりもドレイン電極１２側の電極上部の位置からドレイン電極１２側の側面を覆って、絶縁体薄膜１５上をドレイン電極１２方向に延伸させ、且つゲート電極１４の幅方向に対しては、あらかじめ決められた所定の電極幅で形成されており、配線層１６ａによって電気的にソース電極１３に接続されている。この配線層１６ａは、本実施例においては、電極幅の中心付近から、ゲート電極１４、及び半導体基板１１上面を覆うように形成された絶縁体薄膜１５上に、細い線路として形成されている。ソースフィールドプレート電極１６の材料としては、例えば、金（Ａｕ）、または金（Ａｕ）を含む合金等が用いられ、チタン（Ｔｉ）材等（図示せず）によって、絶縁体薄膜１５に固定されている。
【００１７】
さらに、絶縁体薄膜１５上において、ソース電極１３とゲート電極１４との間には、ゲート電極１４の長さの中心よりもソース電極１３側の電極上部の位置からソース電極１３側の側面を覆って、絶縁体薄膜１５上をソース電極１３方向に延伸させた、フロート電極１７が形成されている。このフロート電極１７は、半導体基板１１上に形成された他のいずれの電極とも接続されていない。
【００１８】
本実施例においては、このフロート電極１７の、ゲート電極１４の長さ方向に対する形成位置は、図２に例示したように、ゲート電極１４の長さの中心線に対して、上記したソースフィールドプレート電極１６と対称の位置とし、その断面形状についても、ソースフィールドプレート電極１６と対称の断面形状を有しているものとしている。また、ゲート電極１４の幅方向に対しては、図１に例示したように、配線層１６ａが形成された部位を除いて、ソースフィールドプレート電極１６が形成された範囲と同一の範囲に形成するものとしている。このフロート電極１７の材料は、ソースフィールドプレート電極１６の材料と同様に、例えば金（Ａｕ）、または金（Ａｕ）を含む合金等が用いられ、チタン（Ｔｉ）材等（図示せず）によって、絶縁体薄膜１５に固定される。
【００１９】
上述のように構成された本実施例の半導体装置１においては、ゲート電極１４のドレイン電極１２側の絶縁体薄膜１５上に、ソースフィールドプレート電極１６を形成している。このソースフィールドプレート電極１６を設けることによって、ゲート電極１４付近の電界集中を緩和することができるので、この半導体装置１の耐圧を向上させることができる。加えて、その形状は、ゲート電極１４のドレイン電極１２側の領域に延伸させており、しかもソース電極１３とは、細い線路の配線層１６ａで接続しているので、ゲート・ソース間の寄生容量Ｃｇｓの増加は抑えられている。従って、高周波数領域の広帯域において、高出力で安定した増幅特性を得ることができる。
【００２０】
また、ゲート電極１４のソース電極１３側の絶縁体薄膜１５上には、フロート電極１７を設けている。そして、その位置、及び断面を含む形状は、ゲート電極１４の長さの中心線に対して、ソースフィールドプレート電極１６と対称の位置及び形状にして、ソースフィールドプレート電極１６と同様の材料を用いて形成し、絶縁体薄膜１５上に固定している。ソースフィールドプレート電極１６は、ゲート電極１４の長さ方向に対して、ドレイン電極１２側に偏って配置されているため、通電等での熱サイクルに起因してソースフィールドプレート電極１６側からゲート電極１４方向に応力が発生するが、このようなフロート電極１７を設けることによって、ゲート電極１４の長さ方向に加わる応力をバランスさせることができるので、ゲート電極１４、及びその周辺部を覆う絶縁体薄膜１５への機械的な損傷を抑えることができる。しかも、このフロート電極１７は、半導体基板１１上の他のいずれの電極とも接続されていないので、ゲート・ソース間の寄生容量Ｃｇｓ等に影響を及ぼすことはなく、この半導体装置１の高周波増幅特性等は、そのまま維持される。
【００２１】
以上説明したように、本実施例においては、ゲート電極１４のドレイン電極１２側の領域に、ソースフィールドプレート電極１６を設けて耐圧を向上させつつ、ゲート・ソース間の寄生容量Ｃｇｓの増加を抑えた配置、及び構造にして、所望する高出力で安定した高周波増幅特性を確保している。また、これと併せて、ゲート電極１４のソース電極１３側の領域に、ソースフィールドプレート電極１６と対称形に、いずれの電極とも接続されないフロート電極１７を設けることによって、ゲート電極１４とその周辺部位の機械的な破壊を抑制している。
【００２２】
これにより、良好な高周波増幅特性を維持したまま、機械的にも安定した構造を有する半導体装置を得ることができる。
【００２３】
なお、上述した実施形態は、いずれも例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００２４】
１  半導体装置
２  ＦＥＴ
１１、４１  半導体基板
１２、４２  ドレイン電極
１３、４３  ソース電極
１４、４４  ゲート電極
１５  絶縁体薄膜
１６、４６  ソースフィールドプレート電極
１７  フロート電極
４５  絶縁膜
【図１】
2017107941.tif 000003
【図２】
2017107941.tif 000004
【図３】
2017107941.tif 000005
【図４】
2017107941.tif 000006