(57)【要約】【課題】  容量検出電極線及び画像信号線の配線数を少なくして配線構造を簡易化すること、またすべての画素部の開口率を高く維持できるようにすること。【解決手段】  タッチパネル付ＬＣＤは、アレイ側基板１の液晶１１側の面に画像信号線SL1〜と平行に形成された容量検出電極線CDL1〜と、画像信号線駆動回路４と、を有し、画像信号線SL1〜は、画像信号線SL1〜が配置されていない第１の単位画素電極23aと第２の単位画素電極23bとの間に配置されている。これにより、容量検出電極線CDL1〜の配線数が少なくなり、配線構造も簡易化される。また、容量検出電極線CDL1〜は、第１の単位画素電極23aの側、また第２の単位画素電極23bの側に入り込むことが抑えられる。その結果、すべての画素部PR11〜の開口率を高く維持することができる。【選択図】  図１
2017016619.tif 000002
【特許請求の範囲】
【請求項１】
基板の液晶側の面の所定の方向に形成された複数本のゲート信号線と、前記ゲート信号線と交差させて形成された複数本の画像信号線と、前記ゲート信号線と前記画像信号線の各交差部に対応してそれぞれ配置された、薄膜トランジスタ及び単位画素電極と、前記画像信号線と平行に配置された容量検出電極線と、画像信号線駆動回路と、を有するタッチパネル付液晶表示装置であって、前記容量検出電極線は、前記画像信号線が配置されていない前記単位画素電極間に配置されているタッチパネル付液晶表示装置。
【請求項２】
前記画像信号線は、前記所定の方向に並んだ第１の単位画素電極と第２の単位画素電極との間に配置されているとともにそれらに接続されており、これによって前記第１の単位画素電極及び前記第２の単位画素電極が１つのユニットを構成しており、
さらに、前記ユニットの複数が前記所定の方向においてグループを構成しており、
前記容量検出電極線は、前記グループにおいて、前記画像信号線が配置されていない前記ユニット間に配置されている請求項１に記載のタッチパネル付液晶表示装置。
【請求項３】
前記画像信号線駆動回路は、前記グループを構成する前記第１の単位画素電極と前記第２の単位画素電極と前記容量検出電極線のそれぞれに信号を時分割で供給する請求項２に記載のタッチパネル付液晶表示装置。
【請求項４】
前記容量検出電極線に供給される信号の時間幅が、前記第１の単位画素電極に供給される信号の時間幅及び前記第２の単位画素電極に供給される信号の時間幅のいずれよりも短い請求項３に記載のタッチパネル付液晶表示装置。
【請求項５】
前記画像信号線駆動回路は、前記グループを構成する前記第１の単位画素電極と前記第２の単位画素電極と前記容量検出電極線において、前記容量検出電極線に信号を最初または最後に供給する請求項３または請求項４に記載のタッチパネル付液晶表示装置。
【請求項６】
前記画像信号線駆動回路は、前記グループを構成する前記第１の単位画素電極と前記第２の単位画素電極と前記容量検出電極線において、前記容量検出電極線に信号を最初に供給する場合、前記第１の単位画素電極及び前記第２の単位画素電極がオンされる以前に前記容量検出電極線に信号を供給する請求項５に記載のタッチパネル付液晶表示装置。
【請求項７】
前記所定の方向に第１の単位画素電極、第２の単位画素電極及び第３の単位画素電極が並んでおり、
前記画像信号線は、前記第１の単位画素電極と前記第２の単位画素電極との間または前記第２の単位画素電極と前記第３の単位画素電極との間に配置されているとともにそれらに接続されており、これによって前記第１の単位画素電極、前記第２の単位画素電極及び前記第３の単位画素電極が１つのグループを構成しており、
前記容量検出電極線は、前記画像信号線が配置されていない前記グループ間に配置されている請求項１に記載のタッチパネル付液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示パネルのセル内に静電容量検出型のタッチパネルの容量検出電極線を有するタッチパネル付液晶表示装置（Liquid  Crystal  display  ：ＬＣＤ）に関するものである。
【背景技術】
【０００２】
従来、ＬＣＤは、薄膜トランジスタ（Thin  Film  Transistor  ：ＴＦＴ）を含む画素部が多数形成されたアレイ側基板と、カラーフィルタ及びブラックマトリクスが形成されたカラーフィルタ側基板とを互いに対向させて、それらの基板を所定の間隔でもって貼り合わせ、それらの基板間に液晶を充填、封入させることによって作製される。また、一般的に、カラーフィルタ側基板は、ＴＦＴ及び画素電極に対向する側の面（液晶側の面）の全面に、画素電極との間で液晶に印加する垂直電界を形成するための共通電極が形成されている。また、ＬＣＤが画素電極と共通電極との間で液晶に印加する横電界を形成するＩＰＳ（In-Plane  Switching）方式のＬＣＤである場合、共通電極はアレイ側基板の画素電極と同じ面内に形成される。ＬＣＤが画素電極と共通電極との間で液晶に印加する端部電界を形成するＦＦＳ（Fringe  Field  Switching）方式のＬＣＤである場合、共通電極はアレイ側基板の画素部に画素電極の上方または下方に絶縁層を挟んで形成される。また、カラーフィルタ側基板の液晶側の面には、それぞれの画素部に対応する赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタが形成されており、それぞれの画素部を通過する光が相互に干渉することを防ぐブラックマトリクスがカラーフィルタの外周を囲むように形成されている。
【０００３】
従来のアクティブマトリクス型のＬＣＤの基本構成の１例を図５に示す。例えばＩＰＳ方式のＬＣＤの場合、ＴＦＴ５２を含む画素部P11，P12，P13〜Pmnが多数形成されたアレイ側基板は、その上の第１の方向（例えば、行方向）に形成された複数本のゲート信号線５７（GL1，GL2，GL3〜GLm）と、第１の方向と交差する第２の方向（例えば、列方向）にゲート信号線５７（GL1，GL2，GL3〜GLm）と交差させて形成された複数本の画像信号線（ソース信号線）５８（SL1，SL2，SL3〜SLn）と、ゲート信号線５７（GL1，GL2，GL3〜GLm）と画像信号線５８（SL1，SL2，SL3〜SLn）の各交差部に対応して形成された、ＴＦＴ５２及び液晶に印加する横電界（水平電界）を形成するための画素電極PE11，PE12，PE13〜PEmn及び共通電極（基準電極）と、それらを含む画素部P11，P12，P13〜Pmnと、共通電極に共通電圧（Vcom）を供給する共通電圧線６２と、を有する構成である。なお、図５において、５９は表示領域、７０はゲート信号線選択回路７１及び画像信号線選択回路７２を駆動する駆動回路部、７１はゲート信号線５７（GL1，GL2，GL3〜GLm）に順次ゲート信号を入力するゲート信号線選択回路（第１のセレクタ回路）、７２は画像信号線５８（SL1，SL2，SL3〜SLn）に順次画像信号を入力する画像信号線選択回路（第２のセレクタ回路）、７３は駆動回路部７０とゲート信号線選択回路７１との間で駆動信号、制御信号等を入出力するための第１の接続線、７４は駆動回路部７０と画像信号線選択回路７２との間で駆動信号、制御信号等を入出力するための第２の接続線、８０は液晶表示パネルである。ＩＰＳ方式のＬＣＤは、垂直電界によってツイステッドネマチック（Twisted  Nematic：ＴＮ）液晶を駆動するＬＣＤと比較して、コントラスト、グレー反転、色ずれ等の視野角特性を高めることができる。その結果、広視野角を得ることができるので、大型のＬＣＤに好適に用いられている。
【０００４】
ＴＦＴ５２は、例えば、アモルファスシリコン(a-Si)、低温多結晶シリコン（Low-Temperature  Poly  Silicon：ＬＴＰＳ）等から成る半導体膜を有し、ゲート電極部、ソース電極部、ドレイン電極部の３端子部を有する構成である。そして、ゲート電極部に所定電位の電圧(例えば、６Ｖ)を印加することにより、ソース電極部とドレイン電極部の間の半導体膜（チャンネル）に電流を流す、スイッチング素子(ゲートトランスファ素子)として機能する。また、画素電極PE11，PE12，PE13・・・PEmnは、一般に酸化インジウムスズ(Indium  Tin  Oxide  :ＩＴＯ)等から成る透明導電体層から構成されている。
【０００５】
図６は、図５の構成のＬＣＤにおいて、画像信号線選択回路７２の詳細な構成を示す回路図である。図６に示すように、ゲート信号線GL1，GL2，GL3と画像信号線SL1，SL2，SL3，SL4，SL5，SL6との各交差部に対応して、ＴＦＴ及び画素電極R11，G11，B11〜B32が形成されている。画像信号線SL1〜SL6のそれぞれの画像信号の入力端部には、ＣＭＯＳトランスファゲート素子80a，80b，80c，80d，80e，80fがそれぞれ接続されており、ＣＭＯＳトランスファゲート素子80a〜80cの各ソース電極は、駆動回路部７０の画像信号入力端子Ｓ１に共通接続され、ＣＭＯＳトランスファゲート素子80d〜80fの各ソース電極は、駆動回路部７０の画像信号入力端子Ｓ２に共通接続されている。第２の接続線７４は、チップオングラス（Chip  On  Glass：ＣＯＧ）方式でアレイ側基板上に実装された画像信号線駆動用ＩＣ，ＬＳＩ等から成る駆動回路部７０の画像信号入力端子Ｓ１，Ｓ２と、画像信号線選択回路７２とを電気的に接続するものである。また、ＣＭＯＳトランスファゲート素子80a〜80cの各ドレイン電極は、それぞれ画像信号線SL1，SL2，SL3に接続され、ＣＭＯＳトランスファゲート素子80d〜80fの各ドレイン電極は、それぞれ画像信号線SL4，SL5，SL6に接続されている。
【０００６】
ＣＭＯＳトランスファゲート素子80a〜80fはそれぞれ、ｐ型ＭＯＳトランジスタ（ｐチャンネルＴＦＴ）とｎ型ＭＯＳトランジスタ（ｎチャンネルＴＦＴ）が、それらのソース電極とドレイン電極が共通接続されて成り、ｐ型ＭＯＳトランジスタのゲート電極とｎ型ＭＯＳトランジスタのゲート電極が制御入力電極とされている。即ち、ｐ型ＭＯＳトランジスタのゲート電極にロー（Ｌ）の信号が入力されるとともにｎ型ＭＯＳトランジスタのゲート電極にハイ（Ｈ）の信号が入力されたときに、ソース電極とドレイン電極との間に電流が流れて画像信号が入力される。
【０００７】
また、MUXR，XMUXR，MUXG，XMUXG，MUXB，XMUXBは、画像信号線SL1〜SL6を時分割駆動するための時分割信号入力線である。MUXRは、ＣＭＯＳトランスファゲート素子80a，80dのｎ型ＭＯＳトランジスタのゲート電極に接続され、XMUXR（MUXRの反転信号線）はＣＭＯＳトランスファゲート素子80a，80dのｐ型ＭＯＳトランジスタのゲート電極に接続されており、MUXRにＨの信号が入力されるとともにXMUXRにＬの信号が入力されたときに、画像信号入力端子Ｓ１，Ｓ２から入力された画像信号SigR1，SigR2が、画像信号線SL1，SL4を伝送される。MUXGは、ＣＭＯＳトランスファゲート素子80b，80eのｎ型ＭＯＳトランジスタのゲート電極に接続され、XMUXG（MUXGの反転信号線）はＣＭＯＳトランスファゲート素子80b，80eのｐ型ＭＯＳトランジスタのゲート電極に接続されており、MUXGにＨの信号が入力されるとともにXMUXGにＬの信号が入力されたときに、画像信号入力端子Ｓ１，Ｓ２から入力された画像信号SigG1，SigG2が、画像信号線SL2，SL5を伝送される。MUXBは、ＣＭＯＳトランスファゲート素子80c，80fのｎ型ＭＯＳトランジスタのゲート電極に接続され、XMUXB（MUXBの反転信号線）はＣＭＯＳトランスファゲート素子80c，80fのｐ型ＭＯＳトランジスタのゲート電極に接続されており、MUXBにＨの信号が入力されるとともにXMUXBにＬの信号が入力されたときに、画像信号入力端子Ｓ１，Ｓ２から入力された画像信号SigB1，SigB2が、画像信号線SL3，SL6を伝送される。
【０００８】
図７は、図５の画素電極R11，G11，B11を時分割で駆動するためのタイミングチャートである。画素電極R11は単位画素電極（副画素電極）赤11であり、画素電極G11は単位画素電極（副画素電極）緑11であり、画素電極B11は単位画素電極（副画素電極）青11である。ゲート信号線GL1がオン状態のときであって、MUXRにＨの信号が入力されるとともにXMUXRにＬの信号が入力されたときに、画素電極R11に所定の画像信号が入力される。ゲート信号線GL1がオン状態のときであって、MUXGにＨの信号が入力されるとともにXMUXGにＬの信号が入力されたときに、画素電極G11に所定の画像信号が入力される。ゲート信号線GL1がオン状態のときであって、MUXBにＨの信号が入力されるとともにXMUXBにＬの信号が入力されたときに、画素電極B11に所定の画像信号が入力される。
【０００９】
図８は、図５の回路構成のＬＣＤについて、額縁部を含む全体構成の平面図である。図８に示すように、平面視で表示領域５９の周囲に額縁部６１が設けられており、一般的に額縁部６１は黒色等の遮光性の色合いを有している。そして、アレイ側基板５１のカラーフィルタ側基板６０から外側に突出した突出部Ｐにおける液晶側の面に、駆動回路部７０が配置されており、矩形枠状の額縁部６１の駆動回路部７０側の部位ＧＢ１に重なるように画像信号線選択回路７２が配置されている。突出部Ｐの液晶側の面の端縁部には、駆動回路部７０に駆動信号、制御信号等を入出力するためのＦＰＣ（Flexible  Printed  Circuit）７７が設置されている。駆動回路部７０とＦＰＣ７７とを電気的に接続する第３の接続線７５が、突出部Ｐの液晶側の面に形成されている。また、アレイ側基板５１の液晶側の面に、額縁部６１の駆動回路部７０側の部位ＧＢ１の一端部から部位ＧＢ１の長手方向に略直交する方向に伸びている他の部位ＧＢ２に重なるようにゲート信号線選択回路７１が形成されている。また、画素部５４は、ＴＦＴ５２及び画素電極５３を含んで成り、画素電極５３は液晶容量（Clc）及び保持容量（Cs）を有し、それらは共通電極（図８ではVcomで表示）に容量結合している。
【００１０】
ゲート信号線選択回路７１、画像信号線選択回路７２は、ＣＶＤ（Chemical  Vapor  Deposition）法等の薄膜形成法によって形成される。この場合、ＴＦＴ５２は、例えば低温多結晶シリコン（Low-Temperature  Poly  Silicon：ＬＴＰＳ）から成るチャンネルを有しており、このＬＴＰＳを用いてｎチャンネルＴＦＴ及びｐチャンネルＴＦＴを形成すると、ＣＭＯＳ回路を基礎とした駆動回路、ＳＲＡＭ回路、Ｄ／Ａ変換器、画像表示部等をガラス基板上に一体的に集積化することができる。
【００１１】
また従来、ＬＣＤは静電容量検出型のタッチパネルを備えている場合があり、図９はタッチパネルの容量検出電極線の構成を主に示す従来のＬＣＤの平面図であり、図１０は図９のＬＣＤの部分断面図である。これらの図に示すように、静電容量検出型のタッチパネル付のＬＣＤは、カラーフィルタ側基板102の液晶111側の面に形成された第１の容量検出電極線107と、カラーフィルタ側基板102の液晶111側の面と反対側の面に形成された第２の容量検出電極線109と、を有する構成である。アレイ側基板101の液晶111側の面に、複数本のゲート信号線121と複数本の画像信号線（ソース信号線）122が形成されている。アレイ側基板101の液晶111側の面の一端部には画像信号線122を駆動、制御するためのＩＣ，ＬＳＩ等から成る半導体集積回路素子104（図５の駆動回路部７０に相当する）が、ＣＯＧ（Chip  On  Glass）方式等によって実装されている。また、アレイ側基板101の液晶111側の面の一端部における半導体集積回路素子104よりも端側には、第１のＦＰＣ106（図８のＦＰＣ７７に相当する）が設置されている。カラーフィルタ基板102の液晶111側の面と反対側の面における前記一端部に隣接する端部には、第２のＦＰＣ110が設置されており、第２のＦＰＣ110は第２の容量検出電極線109から出力された検出信号を外部の検出回路等に出力する。第１の容量検出電極線107は、カラーフィルタ側基板102の液晶111側の面における半導体集積回路素子104に対向する一端部で、画像信号線122よりも外側に伸ばされている第１の容量検出電極線107の端部が、導電性粒子を含む封止部103を介して、アレイ側基板101の液晶111側の面に形成した接続電極150及び引出配線107Lに電気的に接続されている。そして、引出配線107Lは第１のＦＰＣ106に向かって引き回されるようにパターン形成されており、引出配線107Lの第１のＦＰＣ106側の端部が第１のＦＰＣ106の接続端子に異方性導電膜（Anisotropic  Conductive  Film：ＡＣＦ）を介して電気的に接続される。第１のＦＰＣ106は、第１の容量検出電極線107に走査パルスを入力するための走査パルス入力信号線を有している。
【００１２】
また、図１０に示すように、カラーフィルタ側基板102の液晶111側の面と反対側の面（図１０では上面）には、第２の容量検出電極線109上に第２の偏光板113が設けられている。また、アレイ側基板101の液晶111側の面と反対側の面（図１０では下面）には、第１の偏光板112が設けられている。一方、アレイ側基板101の液晶111側の面には、ゲート信号線121、ゲート絶縁膜131、画像信号線122、アクリル樹脂等から成る平坦化膜132、共通電極133、窒化珪素（ＳｉＮx），酸化珪素（ＳｉＯ2）等から成る層間絶縁膜134、画素電極123が、順次形成されている。また、カラーフィルタ側基板102の液晶111側の面には、カラーフィルタ135及びブラックマトリスク等の遮光部136が形成されている。
【００１３】
カラーフィルタ側基板102の液晶111側の面に第１の容量検出電極線107が形成されており、表示側の面（液晶111側の面と反対側の面）に第２の容量検出電極線109が形成されている。これらの容量検出電極線107，109によって、投影型静電容量方式のタッチパネルを構成している。複数の第１の容量検出電極線107は、それぞれＹ方向（例えば、列方向）に伸びるように形成されており、複数の第２の容量検出電極線109は、それぞれＸ方向（例えば、行方向）に伸びるように形成されている。複数の第１の容量検出電極線107は、人の指等の静電的な導電体が近接、接触した際の静電容量の変化を検出するための走査パルスが順次入力される駆動線（ドライブ線）として機能する。複数の第２の容量検出電極線109は、静電容量の変化を検出する検出線（センサ線）、受信線として機能する。第２の容量検出電極線109は、ＩＴＯ，インジウム亜鉛酸化物（ＩＺＯ），酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ），酸化亜鉛（ＺｎＯ），リンやボロンが含まれるシリコン（Ｓｉ）等の導電性材料であって、かつ透光性を有する材料を用いて形成される。なお、第１の容量検出電極線107を検出線（センサ線）とし、第２の容量検出電極線109を駆動線（ドライブ線）とする場合もある。
【００１４】
さらに、他の従来例として、複数列分の信号線に対して所定の割合で平行に配線された複数本のセンス線を有するＬＣＤが提案されている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００１−４２２９６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、図５〜図１０に示す上記従来のタッチパネル付ＬＣＤにおいては、第１の容量検出電極線107と画像信号線122がそれぞれ別の部位に形成されているために、それらの配線数が多く、配線構造が複雑化していた。その結果、高速駆動に対応すること、消費電力を抑えることが難しくなる傾向があった。
【００１７】
また、特許文献１に開示されたＬＣＤは、信号線（画像信号線）に隣接してセンス線を形成しているために、センス線が画素部に入り込んでしまい、その画素部の開口率が低下するという問題点があった。
【００１８】
本発明は、上記の問題点に鑑みて完成されたものであり、その目的は、容量検出電極線及び画像信号線の配線数を少なくして、配線構造を簡易化することである。また、すべての画素部の開口率を高く維持することができるＬＣＤとすることである。
【課題を解決するための手段】
【００１９】
本発明のタッチパネル付液晶表示装置は、基板の液晶側の面の所定の方向に形成された複数本のゲート信号線と、前記ゲート信号線と交差させて形成された複数本の画像信号線と、前記ゲート信号線と前記画像信号線の各交差部に対応してそれぞれ配置された、薄膜トランジスタ及び単位画素電極と、前記画像信号線と平行に配置された容量検出電極線と、画像信号線駆動回路と、を有するタッチパネル付液晶表示装置であって、前記容量検出電極線は、前記画像信号線が配置されていない前記単位画素電極間に配置されている構成である。
【００２０】
本発明のタッチパネル付液晶表示装置は、好ましくは、前記画像信号線は、前記所定の方向に並んだ第１の単位画素電極と第２の単位画素電極との間に配置されているとともにそれらに接続されており、これによって前記第１の単位画素電極及び前記第２の単位画素電極が１つのユニットを構成しており、
さらに、前記ユニットの複数が前記所定の方向においてグループを構成しており、
前記容量検出電極線は、前記グループにおいて、前記画像信号線が配置されていない前記ユニット間に配置されている。
【００２１】
また本発明のタッチパネル付液晶表示装置は、好ましくは、前記画像信号線駆動回路は、前記グループを構成する前記第１の単位画素電極と前記第２の単位画素電極と前記容量検出電極線のそれぞれに信号を時分割で供給する。
【００２２】
本発明のタッチパネル付液晶表示装置は、好ましくは、前記容量検出電極線に供給される信号の時間幅が、前記第１の単位画素電極に供給される信号の時間幅及び前記第２の単位画素電極に供給される信号の時間幅のいずれよりも短い。
【００２３】
また本発明のタッチパネル付液晶表示装置は、好ましくは、前記画像信号線駆動回路は、前記グループを構成する前記第１の単位画素電極と前記第２の単位画素電極と前記容量検出電極線において、前記容量検出電極線に信号を最初または最後に供給する。
【００２４】
また本発明のタッチパネル付液晶表示装置は、好ましくは、前記画像信号線駆動回路は、前記グループを構成する前記第１の単位画素電極と前記第２の単位画素電極と前記容量検出電極線において、前記容量検出電極線に信号を最初に供給する場合、前記第１の単位画素電極及び前記第２の単位画素電極がオンされる以前に前記容量検出電極線に信号を供給する。
【００２５】
また本発明のタッチパネル付液晶表示装置は、好ましくは、前記所定の方向に第１の単位画素電極、第２の単位画素電極及び第３の単位画素電極が並んでおり、
前記画像信号線は、前記第１の単位画素電極と前記第２の単位画素電極との間または前記第２の単位画素電極と前記第３の単位画素電極との間に配置されているとともにそれらに接続されており、これによって前記第１の単位画素電極、前記第２の単位画素電極及び前記第３の単位画素電極が１つのグループを構成しており、
前記容量検出電極線は、前記画像信号線が配置されていない前記グループ間に配置されている。
【発明の効果】
【００２６】
本発明のタッチパネル付液晶表示装置は、基板の液晶側の面の所定の方向に形成された複数本のゲート信号線と、前記ゲート信号線と交差させて形成された複数本の画像信号線と、前記ゲート信号線と前記画像信号線の各交差部に対応してそれぞれ配置された、薄膜トランジスタ及び単位画素電極と、前記画像信号線と平行に形成された容量検出電極線と、画像信号線駆動回路と、を有するタッチパネル付液晶表示装置であって、前記容量検出電極線は、前記画像信号線が配置されていない前記単位画素電極間に配置されている構成であることから、容量検出電極線の配線数が少なくなり、配線構造も簡易化される。また、容量検出電極線は、画像信号線が配置されていない単位画素電極間に配置されていることから、容量検出電極線が単位画素電極の側に入り込むことが抑えられる。その結果、すべての画素部の開口率を高く維持することができる。
【００２７】
本発明のタッチパネル付液晶表示装置は、好ましくは、前記画像信号線は、前記所定の方向に並んだ第１の単位画素電極と第２の単位画素電極との間に配置されているとともにそれらに接続されており、これによって前記第１の単位画素電極及び前記第２の単位画素電極が１つのユニットを構成しており、
さらに、前記ユニットの複数が前記所定の方向においてグループを構成しており、
前記容量検出電極線は、前記グループにおいて、前記画像信号線が配置されていない前記ユニット間に配置されていることから、画像信号線の配線数も少なくなり、配線構造がさらに簡易化される。
【００２８】
また本発明のタッチパネル付液晶表示装置は、好ましくは、前記画像信号線駆動回路は、前記グループを構成する前記第１の単位画素電極と前記第２の単位画素電極と前記容量検出電極線のそれぞれに信号を時分割で供給することから、容量検出電極線専用の他の駆動回路が不要となる。その結果、配線構造がさらに簡易化される。また、容量検出電極線は、それ専用の他の駆動回路から信号が供給されることなく画像信号線駆動回路から信号が供給されるので、複数の駆動回路を切り替える必要がない。その結果、高速駆動が実現するとともに、消費電力が低減する。
【００２９】
また本発明のタッチパネル付液晶表示装置は、好ましくは、前記容量検出電極線に供給される信号の時間幅が、前記第１の単位画素電極に供給される信号の時間幅及び前記第２の単位画素電極に供給される信号の時間幅のいずれよりも短いことから、より高速の駆動が実現するとともに、消費電力がより低減する。
【００３０】
また本発明のタッチパネル付液晶表示装置は、好ましくは、前記画像信号線駆動回路は、前記グループを構成する前記第１の単位画素電極と前記第２の単位画素電極と前記容量検出電極線において、前記容量検出電極線に信号を最初または最後に供給することから、容量検出電極線に供給される信号が、第１の単位画素電極に供給される信号及び第２の単位画素電極に供給される信号に、ノイズとして入り込むことを抑えることができる。
【００３１】
また本発明のタッチパネル付液晶表示装置は、好ましくは、前記画像信号線駆動回路は、前記グループを構成する前記第１の単位画素電極と前記第２の単位画素電極と前記容量検出電極線において、前記容量検出電極線に信号を最初に供給する場合、前記第１の単位画素電極及び前記第２の単位画素電極がオンされる以前に前記容量検出電極線に信号を供給することから、容量検出電極線に供給される信号が、第１の単位画素電極に供給される信号及び第２の単位画素電極に供給される信号に、ノイズとして入り込むことをより確実に抑えることができる。
【００３２】
また本発明のタッチパネル付液晶表示装置は、好ましくは、前記所定の方向に第１の単位画素電極、第２の単位画素電極及び第３の単位画素電極が並んでおり、
前記画像信号線は、前記第１の単位画素電極と前記第２の単位画素電極との間または前記第２の単位画素電極と前記第３の単位画素電極との間に配置されているとともにそれらに接続されており、これによって前記第１の単位画素電極、前記第２の単位画素電極及び前記第３の単位画素電極が１つのグループを構成しており、
前記容量検出電極線は、前記画像信号線が配置されていない前記グループ間に配置されていることから、画像信号線及び容量検出電極線の配線数がさらに少なくなり、配線構造がさらに簡易化される。
【図面の簡単な説明】
【００３３】
【図１】図１は、本発明のタッチパネル付液晶表示装置について実施の形態の１例を示す図であり、単位画素部及び画像信号線選択回路を部分的に示す回路図である。
【図２】図２（ａ），（ｂ）は、それぞれ図１のタッチパネル付液晶表示装置について実施の形態の１例を示す図であり、グループを構成する単位画素部及び容量検出電極線にそれぞれ供給される信号のタイミングチャートである。
【図３】図３は、本発明のタッチパネル付液晶表示装置について実施の形態の他例を示す図であり、容量検出電極線を主に示すタッチパネル付液晶表示装置の平面図である。
【図４】図４は、図３のタッチパネル付液晶表示装置の部分断面図である。
【図５】図５は、従来の液晶表示装置の１例を示す図であり、液晶表示装置のブロック回路図である。
【図６】図６は、図５の液晶表示装置について、単位画素部及び画像信号線選択回路を部分的に示す回路図である。
【図７】図７は、図５の液晶表示装置について、グループを構成する単位画素部にそれぞれ供給される信号のタイミングチャートである。
【図８】図８は、図５の液晶表示装置について、額縁部を含む全体構成の平面図である。
【図９】図９は、図５の液晶表示装置について、容量検出電極線を主に示すタッチパネル付の液晶表示装置の平面図である。
【図１０】図１０は、図９の液晶表示装置の部分断面図である。
【図１１】図１１は、本発明のタッチパネル付液晶表示装置について実施の形態の他例を示す図であり、単位画素部及び画像信号線選択回路を部分的に示す回路図である。
【図１２】図１２は、図１１の液晶表示装置について、グループを構成する単位画素部にそれぞれ供給される信号のタイミングチャートである。
【図１３】図１３は、本発明のタッチパネル付液晶表示装置について実施の形態の他例を示す図であり、単位画素部及び画像信号線選択回路を部分的に示す回路図である。
【図１４】図１４は、本発明のタッチパネル付液晶表示装置について実施の形態の他例を示す図であり、単位画素部及び画像信号線選択回路を部分的に示す回路図である。
【図１５】図１５は、本発明のタッチパネル付液晶表示装置について実施の形態の他例を示す図であり、単位画素部及び画像信号線選択回路を部分的に示す回路図である。
【図１６】図１６は、本発明のタッチパネル付液晶表示装置について実施の形態の他例を示す図であり、単位画素部及び画像信号線選択回路を部分的に示す回路図である。
【発明を実施するための形態】
【００３４】
以下、本発明のタッチパネル付ＬＣＤの実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明のタッチパネル付ＬＣＤの実施の形態における構成部材のうち、本発明のタッチパネル付ＬＣＤを説明するための主要部を示している。従って、本発明のタッチパネル付ＬＣＤは、図に示されていない回路基板、配線導体、制御ＩＣ，ＬＳＩ等の周知の構成部材を備えていてもよい。
【００３５】
図１は、本発明のタッチパネル付ＬＣＤについて実施の形態の１例を示す図であり、単位画素部及び画像信号線選択回路を部分的に示す回路図である。図１に示すように、本発明のタッチパネル付ＬＣＤは、ガラス基板等から成るアレイ側基板の液晶側の面の所定の方向（例えば、行方向）に形成された複数本のゲート信号線GL1，GL2，GL3〜と、ゲート信号線GL1，GL2，GL3〜と交差させて形成された複数本の画像信号線（ソース信号線）SL1，SL2，SL3，SL4〜と、ゲート信号線GL1，GL2，GL3〜と画像信号線SL1，SL2，SL3，SL4〜の各交差部に対応してそれぞれ配置された、ＴＦＴ及び単位画素電極R11，G11，B11〜G23と、画像信号線SL1，SL2，SL3，SL4〜と平行に形成された容量検出電極線CDL1，CDL2〜と、画像信号線駆動回路４と、を有するタッチパネル付ＬＣＤであって、容量検出電極線CDL1，CDL2〜は、画像信号線SL1，SL2，SL3，SL4〜が配置されていない第１の単位画素電極23aと第２の単位画素電極23bとの間に配置されている構成である。この構成により、容量検出電極線CDL1，CDL2〜の配線数が少なくなり、配線構造も簡易化される。また、容量検出電極線CDL1，CDL2〜は、第１の単位画素電極23aの側、また第２の単位画素電極23bの側に入り込むことが抑えられる。その結果、すべての画素部PR11，PG11，PB11〜の開口率を高く維持することができる。
【００３６】
また本発明のタッチパネル付ＬＣＤは好ましくは、図１に示すように、画像信号線SL1，SL2，SL3，SL4〜は、前記所定の方向に並んだ第１の単位画素電極23aと第２の単位画素電極23bとの間に配置されているとともにそれらに接続されており、これによって第１の単位画素電極23a及び第２の単位画素電極23bが１つのユニットを構成しており、さらに、ユニットの複数が前記所定の方向においてグループを構成しており、容量検出電極線CDL1，CDL2〜は、グループにおいて、画像信号線SL1，SL2，SL3，SL4〜が配置されていないユニット間に配置されている。すなわち、画像信号線SL1，SL2，SL3，SL4〜は、その左右の一方の側に、隣接する２本のゲート信号線（例えば、GL1，GL2）によってオンされる第１の単位画素電極23aが配置されているとともに第１の単位画素電極23aに接続されており、左右の他方の側に、２本のゲート信号線（GL1，GL2）のうちの１本（例えば、GL1）によってオンされる第２の単位画素電極23bが配置されているとともに第２の単位画素電極23bに接続されている。この場合、画像信号線SL1，SL2，SL3，SL4〜の配線数も少なくなり、配線構造がさらに簡易化される。なお、図１において、５は画像信号線SL1と、第１の単位画素電極23a及び第２の単位画素電極23bとの接続部であるが、接続部５は第１の単位画素電極23aと第２の単位画素電極23bのそれぞれについてあってもよい。
【００３７】
１つのグループを構成する複数の単位画素電極は、４個乃至１２個の単位画素電極であることが好ましい。この場合、配線構造が簡易化されるとともに、各単位画素電極に表示を１フレーム保持するのに十分な電力を時分割駆動によって供給することができる。すなわち、グループを構成する複数の単位画素電極が１３個以上となると、各単位画素電極に時分割で入力される画像信号のパルス幅（時間幅）が小さくなり、各単位画素電極に表示を１フレーム保持するのに十分な電力を時分割駆動によって供給することが難しくなる傾向がある。
【００３８】
また本発明のタッチパネル付ＬＣＤは、図２に示すように、画像信号線駆動回路４は、グループを構成する第１の単位画素電極23aと第２の単位画素電極23bと容量検出電極線CDL1，CDL2〜のそれぞれに信号を時分割で供給することが好ましい。この場合、容量検出電極線CDL1，CDL2〜専用の他の駆動回路が不要となる。その結果、配線構造がさらに簡易化される。また、容量検出電極線CDL1，CDL2〜は、それ専用の他の駆動回路から信号が供給されることなく画像信号線駆動回路４から信号が供給されるので、複数の駆動回路を切り替える必要がない。その結果、高速駆動が実現するとともに、消費電力が低減する。
【００３９】
本発明のタッチパネル付ＬＣＤの構成について、以下に詳細に説明する。画像信号線駆動回路４は、ＣＯＧ方式等により実装されたＩＣ，ＬＳＩ等から成り、画像信号線選択回路２０を駆動する。また、画像信号線駆動回路４は、ゲート信号線選択回路（図示せず）も駆動する駆動回路であってもよい。ゲート信号線選択回路は、ゲート信号線GL1，GL2，GL3〜に順次ゲート信号を入力する。接続線４Ｌは、画像信号線駆動回路４の信号入力端子Ｓ１，Ｓ２と、画像信号線SL1，SL2，SL3，SL4〜及び容量検出電極線CDL1，CDL2〜とを電気的に接続するものであり、画像信号線選択回路２０へ画像信号及び容量検出電極線CDL1，CDL2〜の駆動信号を伝送する。
【００４０】
ゲート信号線選択回路、画像信号線選択回路２０は、ＣＶＤ法等の薄膜形成法によって形成される。この場合、ＴＦＴは好ましくは、ＬＴＰＳから成るチャンネルを有しており、このＬＴＰＳを用いてｎチャンネルＴＦＴ及びｐチャンネルＴＦＴを形成すると、ＣＭＯＳ回路を基礎とした駆動回路、ＳＲＡＭ回路、Ｄ／Ａ変換器、画像表示部等をガラス基板上に一体的に集積化することができる。
【００４１】
単位画素電極R11，G11，B11〜G23は、好適には、２ｎ（ｎは２以上の整数）個のものが所定の方向（ゲート信号線GL1，GL2，GL3〜が伸びる方向）においてグループを構成している。図１の構成の場合、単位画素電極R11，G11，B11〜G23は、４個のものが１つのグループを構成している。すなわち、フルカラーの表示を行うための好適な構成であり、グループを構成する４個の単位画素電極（例えば、R11，G11，B11，R12）は、赤色表示用の単位画素電極（例えば、R11，R12）、緑色表示用の単位画素電極（例えば、G11）、青色表示用の単位画素電極（例えば、B11）である。また、各グループは１本以上ｎ−１本以下の容量検出電極線CDL1，CDL2〜を含んでいる。各グループは、単位画素電極R11，G11，B11，R12及び容量検出電極線CDL1のグループ、単位画素電極G12，B12，R13，G13及び容量検出電極線CDL2のグループ、単位画素電極R21，G21，B21，R22及び容量検出電極線CDL1のグループ、単位画素電極G22，B22，R23，G23及び容量検出電極線CDL2のグループである。
【００４２】
そして好ましくは、画像信号線駆動回路４は、グループを構成する第１の単位画素電極23aと第２の単位画素電極23bと容量検出電極線CDL1，CDL2〜のそれぞれに信号を時分割で供給する。例えば、単位画素電極R11，G11，B11，R12及び容量検出電極線CDL1のグループについて、単位画素電極R11，G11，B11，R12のそれぞれ及び容量検出電極線CDL1に、画像信号線駆動回路４から画像信号SigR1，SigB1，SigG1，SigR2及び駆動信号SigCD1を時分割で供給する。この構成により、１つのグループにおいて第１の単位画素電極23a及び第２の単位画素電極23bの数を多くしても、容量検出電極線CDLは少なくとも１本あればよいこととなる。その結果、容量検出電極線CDL1，CDL2〜の配線数がより少なくなり、配線構造もより簡易化される。また、グループを構成する第１の単位画素電極23aと第２の単位画素電極23bと容量検出電極線CDL1，CDL2〜は、それらが共用する画像信号線駆動回路４から信号がそれぞれ供給されるので、容量検出電極線CDL1，CDL2〜専用の他の駆動回路が不要となる。その結果、配線構造がさらに簡易化される。
【００４３】
MUX1，XMUX1，MUX2，XMUX2，MUX3，XMUX3は、単位画素電極R11，G11，B11〜G23及び容量検出電極線CDL1，CDL2〜を時分割駆動するための時分割信号入力線である。MUX1は、ＣＭＯＳトランスファゲート素子20a，20dのｎ型ＭＯＳトランジスタのゲート電極に接続され、XMUX1（MUX1の反転信号線）はＣＭＯＳトランスファゲート素子20a，20dのｐ型ＭＯＳトランジスタのゲート電極に接続されている。MUX2は、ＣＭＯＳトランスファゲート素子20c，20fのｎ型ＭＯＳトランジスタのゲート電極に接続され、XMUX2（MUX2の反転信号線）はＣＭＯＳトランスファゲート素子20c，20fのｐ型ＭＯＳトランジスタのゲート電極に接続されている。MUX3は、ＣＭＯＳトランスファゲート素子20b，20eのｎ型ＭＯＳトランジスタのゲート電極に接続され、XMUX3（MUX3の反転信号線）はＣＭＯＳトランスファゲート素子20b，20eのｐ型ＭＯＳトランジスタのゲート電極に接続されている。
【００４４】
そして、図２のタイミングチャートに示すように、ゲート信号線GL1，GL2がオン状態、すなわち第１の単位画素電極23aがオン状態であり、MUX1にＨの信号が入力されるとともにXMUX1にＬの信号が入力され、かつMUX2にＨの信号が入力されるとともにXMUX2にＬの信号が入力されたときに、画像信号入力端子Ｓ１から順次入力された画像信号SigR1，SigB1が、画像信号線SL1，SL2を伝送されてきて、単位画素電極R11，B11に順次入力される。このとき、ＣＭＯＳトランスファゲート素子20a，20cがオン状態となっている。次に、ゲート信号線GL1がオン状態でゲート信号線GL2がオフ状態、すなわち第２の単位画素電極23bがオン状態であり、MUX1にＨの信号が入力されるとともにXMUX1にＬの信号が入力され、かつMUX2にＨの信号が入力されるとともにXMUX2にＬの信号が入力されたときに、画像信号入力端子Ｓ１から順次入力された画像信号SigG1，SigR2が、画像信号線SL1，SL2を伝送されてきて、単位画素電極G11，R12に順次入力される。このとき、ＣＭＯＳトランスファゲート素子20a，20cがオン状態となっている。これにより、単位画素電極R11，B11，G11，R12が順次時分割で駆動される。そして、図２に示すように、１つのグループについて、単位画素電極R11，B11，G11，R12が順次時分割で駆動されるとともに容量検出電極線CDL1に駆動信号SigCD1が時分割で入力される。駆動信号SigCD1は、MUX3にＨの信号が入力されるとともにXMUX3にＬの信号が入力されたときに、容量検出電極線CDL1に供給される。
【００４５】
次に、単位画素電極G12，B12，R13，G13及び容量検出電極線CDL2のグループについて、上記と同様にゲート信号線GL1，GL2のオン、オフを制御することにより、そのグループを構成する単位画素電極G12，B12，R13，G13及び容量検出電極線CDL2が時分割駆動される。すなわち、ゲート信号線GL1，GL2がオン状態、第１の単位画素電極23aがオン状態であり、MUX1にＨの信号が入力されるとともにXMUX1にＬの信号が入力され、かつMUX2にＨの信号が入力されるとともにXMUX2にＬの信号が入力されたときに、画像信号入力端子Ｓ２から順次入力された画像信号SigG2，SigR3が、画像信号線SL3，SL4を伝送されてきて、単位画素電極G12，R13に順次入力される。このとき、ＣＭＯＳトランスファゲート素子20d，20fがオン状態となっている。次に、ゲート信号線GL1がオン状態でゲート信号線GL2がオフ状態、すなわち第２の単位画素電極23bがオン状態であり、MUX1にＨの信号が入力されるとともにXMUX1にＬの信号が入力され、かつMUX2にＨの信号が入力されるとともにXMUX2にＬの信号が入力されたときに、画像信号入力端子Ｓ２から順次入力された画像信号SigB2，SigG3が、画像信号線SL3，SL4を伝送されてきて、単位画素電極B12，G13に順次入力される。このとき、ＣＭＯＳトランスファゲート素子20d，20fがオン状態となっている。駆動信号SigCD2は、MUX3にＨの信号が入力されるとともにXMUX3にＬの信号が入力されたときに、容量検出電極線CDL2に供給される。この時分割駆動をゲート信号線GL1，GL2の伸びる方向に繰り返すことによって、ゲート信号線GL1とゲート信号線GL2との間に配置された単位画素電極のすべてが時分割駆動される。
【００４６】
次に、単位画素電極R21，G21，B21，R22及び容量検出電極線CDL1のグループについて、上記と同様にゲート信号線GL2，GL3のオン、オフを制御することにより、そのグループを構成する単位画素電極R21，G21，B21，R22及び容量検出電極線CDL1が時分割駆動される。次に、単位画素電極G22，B22，R23，G23及び容量検出電極線CDL2のグループについて、上記と同様にゲート信号線GL2，GL3のオン、オフを制御することにより、そのグループを構成する単位画素電極G22，B22，R23，G23及び容量検出電極線CDL2が時分割駆動される。この時分割駆動をゲート信号線GL2，GL3の伸びる方向に繰り返すことによって、ゲート信号線GL2とゲート信号線GL3との間に配置された単位画素電極のすべてが時分割駆動される。
【００４７】
そして、すべてのゲート信号線について上記の時分割駆動を順次実行することにより、１フレームの画像が表示される。
【００４８】
本発明のタッチパネル付ＬＣＤは、好ましくは、第１の単位画素電極23a及び第２の単位画素電極23bは、それらの２ｎ（ｎは２以上の整数）個のものが所定の方向においてグループを構成しているとともに、各グループは１本以上ｎ−１本以下の容量検出電極線CDL1,CDL2〜を含んでおり、画像信号線駆動回路４は、グループを構成する第１の単位画素電極23aと第２の単位画素電極23bと容量検出電極線CDL1，CDL2〜のそれぞれに信号を時分割で供給する構成である。この構成により、容量検出電極線CDL1，CDL2〜は、それ専用の他の駆動回路から信号が供給されることなく画像信号線駆動回路４から信号が供給されるので、複数の駆動回路を切り替える必要がない。その結果、高速駆動が実現するとともに、消費電力が低減する。また、各グループにおいて、容量検出電極線CDL1,CDL2〜は少なくとも１本あればよいので、グループにおける第１の単位画素電極23a及び第２の単位画素電極23bの個数が多いほど容量検出電極線CDL1,CDL2〜の配線数を少なくすることができる。
【００４９】
本発明のタッチパネル付ＬＣＤは、容量検出電極線CDL1，CDL2〜に供給される駆動信号の時間幅（パルス幅）が、第１の単位画素電極23aに供給される画素電極駆動信号の時間幅及び第２の単位画素電極23bに供給される画素電極駆動信号の時間幅のいずれよりも短いことが好ましい。より高速の駆動が実現するとともに、消費電力がより低減する。第１の単位画素電極23aに供給される画素電極駆動信号の時間幅及び第２の単位画素電極23bに供給される画素電極駆動信号の時間幅は、単位画素電極に画像表示を１フレーム保持するのに十分な電力（電荷）を時分割駆動によって供給する必要があるために、２μsec（μ秒）〜５μsec程度とされる。これに対して、容量検出電極線CDL1，CDL2〜に供給される駆動信号は、画素電極駆動信号のような制約がないので、好ましくは、２μsec〜３μsec秒程度とすることができる。２μsec未満では、静電容量検出の感度が低下しやすくなる傾向がある。３μsecを超えると、高速駆動がむつかしくなる傾向があるとともに、消費電力が増大しやすい傾向がある。
【００５０】
また、図２に示すように、画像信号線駆動回路４は、グループを構成する第１の単位画素電極23aと第２の単位画素電極23bと容量検出電極線CDL1，CDL2〜において、容量検出電極線CDL1，CDL2〜に駆動信号SigCD1，CD2〜を最初または最後に供給することが好ましい。この場合、容量検出電極線CDL1，CDL2〜に供給される駆動信号SigCD1，CD2〜が、第１の単位画素電極23aに供給される画素電極駆動信号SigR1，B1等及び第２の単位画素電極23bに供給される画素電極駆動信号SigG1，R2等に、ノイズとして入り込むことを抑えることができる。
【００５１】
さらに、図２（ａ）に示すように、画像信号線駆動回路４は、グループを構成する第１の単位画素電極23aと第２の単位画素電極23bと容量検出電極線CDL1，CDL2〜において、容量検出電極線CDL1，CDL2〜に駆動信号を最初に供給する場合、第１の単位画素電極23a及び第２の単位画素電極23bがオンされる以前に容量検出電極線CDL1，CDL2〜に駆動信号SigCD1，CD2〜を供給することが好ましい。この場合、容量検出電極線CDL1，CDL2〜に供給される駆動信号SigCD1，CD2〜が、第１の単位画素電極23aに供給される画素電極駆動信号SigR1，B1等及び第２の単位画素電極23bに供給される画素電極駆動信号SigG1，R2等に、ノイズとして入り込むことをより確実に抑えることができる。また、同様の理由から、画像信号線駆動回路４は、グループを構成する第１の単位画素電極23aと第２の単位画素電極23bと容量検出電極線CDL1，CDL2〜において、容量検出電極線CDL1，CDL2〜に駆動信号を最後に供給する場合、第１の単位画素電極23a及び第２の単位画素電極23bがオフされた以降に容量検出電極線CDL1，CDL2〜に駆動信号SigCD1，CD2〜を供給することが好ましい。
【００５２】
本発明のタッチパネル付ＬＣＤにおけるタッチパネルについて、以下に説明する。図３、図４に示すように、本発明のタッチパネル付ＬＣＤは、液晶表示パネルのアレイ側基板１の液晶１１側の面に第１の容量検出電極線７が形成されており、カラーフィルタ側基板２の表示側の面（液晶１１側の面と反対側の面）に第２の容量検出電極線９が形成されている。これらの容量検出電極線７，９によって、投影型静電容量方式のタッチパネルを構成している。図３に示すように、複数の第１の容量検出電極線７は、それぞれＹ方向（例えば、列方向）に伸びるように線状に形成されており、複数の第２の容量検出電極線９は、それぞれＸ方向（例えば、行方向）に伸びるように線状に形成されている。複数の第１の容量検出電極線７は、人の指等の静電的な導電体が近接、接触した際の静電容量の変化を検出するための走査パルスが順次入力される駆動線（ドライブ線）として機能する。複数の第２の容量検出電極線９は、静電容量の変化を検出する検出線（センサ線）、受信線として機能する。第２の容量検出電極線９によって検出された検出信号は、第２のＦＰＣ１０の検出信号線等を通して外部の検出回路等に伝送される。第２の容量検出電極線９は、インジウム錫酸化物（ＩＴＯ），インジウム亜鉛酸化物（ＩＺＯ），酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ），酸化亜鉛（ＺｎＯ），リンやボロンが含まれるシリコン（Ｓｉ）等の導電性材料であって、かつ透光性を有する材料を用いて形成される。なお、第１の容量検出電極線７を駆動線（ドライブ線）とし、第２の容量検出電極線９を検出線（センサ線）、受信線としているが、この関係を逆にしてもよい。また、第２の容量検出電極線９は、第１の容量検出電極線７よりも広面積で線状、帯状に形成されていることがよく、この場合第２の容量検出電極線９の検出感度が向上するとともに、静電気を帯電した場合に静電気を減衰させやすいものとなる。
【００５３】
なお、図３において、３はアレイ側基板１の液晶側の面の周縁部とカラーフィルタ側基板２の液晶側の面の周縁部とを接合し封止する封止部である。また、図４に示すように、カラーフィルタ側基板２の液晶１１側の面と反対側の面（図４では上面）には、第２の容量検出電極線９上に第２の偏光板１３が設けられている。また、アレイ側基板１の液晶１１側の面と反対側の面（図４では下面）には、第１の偏光板１２が設けられている。一方、アレイ側基板１の液晶１１側の面には、ゲート信号線２１、ゲート絶縁膜３１、画像信号線２２、第１の容量検出電極線７、アクリル樹脂等から成る平坦化膜３２、共通電極３３、窒化珪素（ＳｉＮx），酸化珪素（ＳｉＯ2）等から成る層間絶縁膜３４、画素電極２３が、順次形成されている。また、カラーフィルタ側基板２の液晶１１側の面には、カラーフィルタ３５及びブラックマトリスク等の遮光部３６が形成されている。
【００５４】
第１の容量検出電極線７の厚みが第２の容量検出電極線９の厚みよりも厚くなるように形成してもよい。この場合、第１の容量検出電極線７の抵抗が小さくなり、第１の容量検出電極線７に入力される走査パルスが、第１の容量検出電極線７の軸線方向に進むにつれてなまることを抑えることができる。なお、第１の容量検出電極線７の厚みは２０ｎｍ〜２００ｎｍ程度、第２の容量検出電極線９の厚みは２０ｎｍ〜２００ｎｍ程度であるが、これらの厚みの範囲内で第１の容量検出電極線７の厚みが第２の容量検出電極線９の厚みよりも厚くなるように形成することがよい。
【００５５】
また、複数の第１の容量検出電極線７の両端部を共通接続してもよく、この場合画素部よりも広面積である人の指等の被検出体を、２次元的に位置を特定して検出することが容易になる。
【００５６】
第２の容量検出電極線９は、その表面に凹凸が形成されて粗面化されていることがよい。この場合、第２の容量検出電極線９の表面積が大きくなり、被検出体との静電容量結合による静電容量が増大して検出感度がより向上する。
【００５７】
また第２の容量検出電極線９は、その幅が第１の容量検出電極線７の幅の５倍以上であることが好ましい。この場合、被検出体の検出感度が向上する効果が高まる。より好ましくは、第２の容量検出電極線９の幅が画素部ピッチ（０．１ｍｍ程度）以上であることがよい。この場合、人の指等の広面積の被検出体を検出する際の検出感度が向上する効果がより高まる。また、画素部に対する静電気の影響を第２の容量検出電極線９によって抑えることができ、静電気を広面積の第２の容量検出電極線９に帯電させて減衰させやすくする効果が高まる。さらに好ましくは、第２の容量検出電極線９の幅は画素部ピッチ以上画素部ピッチの２０倍程度以下であることがよく、画素部ピッチの２０倍程度（２ｍｍ程度）を超えると、第１の容量検出電極線７と第２の容量検出電極線９との間の寄生容量が大きくなり検出感度に好ましくない影響を与える傾向がある。
【００５８】
また、第１の容量検出電極線７は、第２の容量検出電極線９と同様の透明電極線から成っていてもよいが、第１の容量検出電極線７は金属線であることが好ましい。この場合、第１の容量検出電極線７の抵抗を小さくして走査パルスのパルス形状のなまり、すなわちパルス形状の不必要な崩れをより抑えることができる。その結果、被検出体の検出感度が静電容量検出領域の全体で均一になるようにすることができる。なお、この場合、第１の容量検出電極線７は、アルミニウム（Ａｌ），チタン（Ｔｉ），モリブデン（Ｍｏ），タンタル（Ｔａ），タングステン（Ｗ），クロム（Ｃｒ），銀（Ａｇ），銅（Ｃｕ），ネオジウム（Ｎｄ）等から選ばれた元素から成る金属材料、これらの元素を主成分とする合金材料、または窒化チタン，窒化タンタル，窒化モリブデン等の金属窒化物等の導電性を有する材料を用いて形成され得る。
【００５９】
また、第１の容量検出電極線７は、金属線とそれを覆う透明電極線とから成ることが好ましい。この場合、第１の容量検出電極線７の抵抗を小さくして、走査パルスが第１の容量検出電極線７の軸線方向に進むにつれてパルス形状がなまること、すなわちパルス形状の不必要な崩れを抑えることができる。その結果、被検出体の検出感度が静電容量検出領域の全体で均一になるようにすることができる。また、金属線が透明電極線で覆われていることから、第１の容量検出電極線７の形成位置がフォトリソグラフィ工程で用いるマスクの位置ずれ等によってずれて、透明電極線が画素部に平面視でわずかに入り込んだとしても、画素部の開口率を低下させないようにすることができる。なお、この透明電極線は、ＩＴＯ，インジウム亜鉛酸化物（ＩＺＯ），酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ），酸化亜鉛（ＺｎＯ），リンやボロンが含まれるシリコン（Ｓｉ）等の導電性材料であって、かつ透光性を有する材料を用いて形成され得る。
【００６０】
また、第１の容量検出電極線７は、全体が遮光部３６と平面視で重なっており、その幅が遮光部３６の幅以下であることが好ましい。この場合、第１の容量検出電極線７が目立たなくなるので、表示品質を劣化させることを抑えることができる。
【００６１】
また、液晶表示パネルが画素電極２３と共通電極との間で液晶１１に印加する横電界を形成するＩＰＳ方式のものである場合、第２の容量検出電極線９が画素電極２３に対するシールド電極としても機能し得るので、本発明の構成はＩＰＳ方式の液晶表示パネルを有するタッチパネル付ＬＣＤに対して好適である。すなわち、一般にＩＰＳ方式の液晶表示パネルのカラーフィルタ側基板２の表示側の面（液晶１１側の面と反対側の面）に備わっているシールド用の裏面ＩＴＯを省くことができるからである。また、ＩＰＳ方式の液晶表示パネルの場合と同様に、液晶表示パネルが画素電極２３と共通電極との間で液晶に印加する端部電界（フリンジ電界）を形成するＦＦＳ方式のものである場合にも、本発明の構成は好適である。
【００６２】
また、第１の容量検出電極線７は、画像信号線駆動回路４から接続線４、斜め配線部4LN及び画像信号線選択回路２０を通して駆動信号が供給される。第２の容量検出電極線９は、カラーフィルタ側基板２の液晶１１側の面と反対側の面の一端部（図３では左側の端部）において、ＡＣＦを介して第２のＦＰＣ１０の接続端子に電気的に接続されている。
【００６３】
さらに本発明のタッチパネル付ＬＣＤは、以下に示すような好適な各種の例を含む。図１１は１例を示す図であり、単位画素部及び画像信号線選択回路を部分的に示す回路図である。前記所定の方向に第１の単位画素電極212a、第２の単位画素電極212b及び第３の単位画素電極212cが並んでおり、画像信号線SL1，SL2〜は、第１の単位画素電極212aと第２の単位画素電極212bとの間または第２の単位画素電極212bと第３の単位画素電極212cとの間に配置されているとともにそれらに接続されており、これによって第１の単位画素電極212a、第２の単位画素電極212b及び第３の単位画素電極212cが１つのグループを構成しており、容量検出電極線CDL1〜は、画像信号線SL1，SL2〜が配置されていないグループ間に配置されている。この構成により、画像信号線SL1，SL2〜及び容量検出電極線CDL1〜の配線数がさらに少なくなり、配線構造がさらに簡易化される。また、時分割信号入力線の配線数も少なくなる。
【００６４】
１つのグループを構成する、第１の単位画素電極212a、第２の単位画素電極212b及び第３の単位画素電極212cは、３本のゲート信号線GL1，GL2，GL3によってオンされる。第１の単位画素電極212aは、ゲート信号線GL1及びそれに接続されたＴＦＴ211aとゲート信号線GL2及びそれに接続されたＴＦＴ211bとによって、オンされる。第２の単位画素電極212bは、ゲート信号線GL1及びそれに接続されたＴＦＴ211cによって、オンされる。第３の単位画素電極212cは、ゲート信号線GL1及びそれに接続されたＴＦＴ211dとゲート信号線GL3及びそれに接続されたＴＦＴ211eとによって、オンされる。なお、第１の単位画素電極212aに画像信号を伝達するＴＦＴ211bのソース電極部、及び第２の単位画素電極212bに画像信号を伝達するＴＦＴ211cのソース電極部は、接続部210aにおいて画像信号線SL1に接続されている。第３の単位画素電極212cに画像信号を伝達するＴＦＴ211dのソース電極部は、接続部210bにおいて画像信号線SL1に接続されている。他のグループについても、上記と同様の接続構造である。
【００６５】
そして、画像信号線駆動回路201は、グループを構成する第１の単位画素電極212aと第２の単位画素電極212bと第３の単位画素電極212cと容量検出電極線CDL1，CDL2〜のそれぞれに信号を時分割で供給する。例えば、単位画素電極R11，G11，B11及び容量検出電極線CDL1のグループについて、単位画素電極R11，G11，B11のそれぞれ及び容量検出電極線CDL1に、画像信号線駆動回路201から画像信号SigR1，SigB1，SigG1及び駆動信号SigCD1を時分割で供給する。この構成により、１つのグループにおいて第１の単位画素電極212a、第２の単位画素電極212b及び第３の単位画素電極212cの数を多くしても、容量検出電極線CDLは少なくとも１本あればよいこととなる。その結果、容量検出電極線CDL1，CDL2〜の配線数がより少なくなり、配線構造もより簡易化される。また、グループを構成する第１の単位画素電極212aと第２の単位画素電極212bと第３の単位画素電極212cと容量検出電極線CDL1，CDL2〜は、それらが共用する画像信号線駆動回路４から信号がそれぞれ供給されるので、容量検出電極線CDL1，CDL2〜専用の他の駆動回路が不要となる。その結果、配線構造がさらに簡易化される。なお、容量検出電極線CDL1，CDL2〜は、画像信号線駆動回路201の画像信号入力端子Ｓ１，Ｓ２〜から容量検出信号が入力されるが、画像信号線駆動回路201において、専用の容量検出信号入力端子CD1，CD2〜を設けておき、容量検出信号入力端子CD1，CD2〜から容量検出信号を入力してもよい。この場合、１つの容量検出信号入力端子（例えば、CD1）に複数の容量検出電極線（例えば、CDL1，CDL2，CDL3）が並列に接続されてもよい。
【００６６】
図１１において、画像信号線選択回路202は以下のように動作する。MUX1，XMUX1，MUX2，XMUX2は、単位画素電極R11，G11，B11〜及び容量検出電極線CDL1〜を時分割駆動するための時分割信号入力線である。MUX1は、ＣＭＯＳトランスファゲート素子204a，204cのｎ型ＭＯＳトランジスタのゲート電極に接続され、XMUX1はＣＭＯＳトランスファゲート素子204a，204cのｐ型ＭＯＳトランジスタのゲート電極に接続されている。MUX2は、ＣＭＯＳトランスファゲート素子204bのｎ型ＭＯＳトランジスタのゲート電極に接続され、XMUX2はＣＭＯＳトランスファゲート素子204bのｐ型ＭＯＳトランジスタのゲート電極に接続されている。これにより、MUX1からハイの信号がＣＭＯＳトランスファゲート素子204a，204cのｎ型ＭＯＳトランジスタのゲート電極に入力され、かつXMUX1からローの信号がＣＭＯＳトランスファゲート素子204a，204cのｐ型ＭＯＳトランジスタのゲート電極に入力されたときに、画像信号SigR1，B1，G1，R2，B2，G2〜が画像信号線SL1，SL2〜上を伝送される。同様に、MUX2からハイの信号がＣＭＯＳトランスファゲート素子204bのｎ型ＭＯＳトランジスタのゲート電極に入力され、かつXMUX2からローの信号がＣＭＯＳトランスファゲート素子204bのｐ型ＭＯＳトランジスタのゲート電極に入力されたときに、容量検出信号SigCD1〜が容量検出信号線CDL1〜上を伝送される。なお、図１１において、203は、画像信号線駆動回路201の画像信号入力端子Ｓ１，Ｓ２とＣＭＯＳトランスファゲート素子204a,204cのソース電極部とを接続する接続線である。また、図１１は画像信号線選択回路202を有する構成を示しているが、画像信号線選択回路202はなくてもよい。画像信号線選択回路202がない場合、ゲート信号線GL1，GL2，GL3〜のオン、オフによって画像信号SigR1，B1，G1，R2，B2，G2〜の入力の制御を行うこともできる。
【００６７】
そして、図１２のタイミングチャートに示すように、ゲート信号線GL1，GL2，GL3は同じタイミングでオン開始され、ゲート信号線GL1のオン期間が最長であり、ゲート信号線GL3のオン期間が次に長く、ゲート信号線GL2のオン期間が最短である。ゲート信号線GL1のみがオンされている期間に、第２の単位画素電極212b（例えば、G11）に画像信号SigG1が、ＣＭＯＳトランスファゲート素子204aから入力される。ゲート信号線GL1，GL2がオンされる期間に、第１の単位画素電極212a（例えば、R11）に画像信号SigR1が、ＣＭＯＳトランスファゲート素子204aから入力される。このとき、ゲート信号線GL3がオンされていても構わない。ゲート信号線GL1，GL3がオンされる期間に、第３の単位画素電極212c（例えば、B11）に画像信号SigB1が、ＣＭＯＳトランスファゲート素子204aから入力される。
【００６８】
また、ゲート信号線GL1のオン期間であってゲート信号線GL2のオフ期間に、ゲート信号線GL2は保持容量線（CS1）として機能する。すなわち、第１の単位画素電極212a（例えば、R11）の保持容量（CS）、第２の単位画素電極212b（例えば、G11）の保持容量、及び第３の単位画素電極212c（例えば、B11）の保持容量は、それぞれ保持容量線（CS1）としてのゲート信号線GL2に接続されている。この構成により、第１の単位画素電極212a（例えば、R11）、第２の単位画素電極212b（例えば、G11）、及び第３の単位画素電極212c（例えば、B11）に、画像信号入力によって生じた電荷は、１フレーム良好に保持される。また、ゲート信号線GL1がオフとなった直後に、容量検出電極線CDL1に容量検出信号CD1が、ＣＭＯＳトランスファゲート素子204bから入力される。さらに、容量検出信号CD1，CD2〜の入力期間の一部をブンランキング期間としてもよい。
【００６９】
上記の時分割駆動を、単位画素電極R12，G12，B12のグループ以降へと、ゲート信号線GL1，GL2，GL3の伸びる方向に繰り返すことによって、ゲート信号線GL1とゲート信号線GL3との間に配置された単位画素電極のすべてが時分割駆動される。
【００７０】
次に、単位画素電極R21，G21，B21及び容量検出電極線CDL1のグループについて、上記と同様にゲート信号線GL3，GL4，GL5のオン、オフを制御することにより、そのグループを構成する単位画素電極R21，G21，B21及び容量検出電極線CDL1が時分割駆動される。この時分割駆動を、単位画素電極R22，G22，B22のグループ以降へと、ゲート信号線GL3，GL4，GL5の伸びる方向に繰り返すことによって、ゲート信号線GL3とゲート信号線GL5との間に配置された単位画素電極のすべてが時分割駆動される。
【００７１】
そして、すべてのゲート信号線について上記の時分割駆動を順次実行することにより、１フレームの画像が表示される。
【００７２】
図１３はタッチパネル付ＬＣＤの他の好適な例を示す図であり、単位画素部及び画像信号線選択回路を部分的に示す回路図である。画像信号線SL1，SL2，SL3，SL4〜及び容量検出電極線CDL1，CDL2〜が配置されていない単位画素電極間に、共通電圧線（共通電圧枝線ともいう）VL1〜が配置されている。この構成により、表示部の内側において面状電極（ベタ電極）として形成された共通電極に共通電圧Vcomを別途供給することができる。その結果、共通電圧供給端から遠い表示部の内側において、共通電圧Vcom入力の遅延及びクロストークが発生することを抑えることができる。この場合、面状電極として形成された共通電極は、共通電圧線VL1の部位で複数に分割されており、各部位は共通電圧線VL1から共通電圧が供給される。なお、図１３のタッチパネル付ＬＣＤは、図１に示す構成において共通電圧線VL1を付加したものであるので、詳細な説明は省く。
【００７３】
図１４はタッチパネル付ＬＣＤの他の好適な例を示す図であり、単位画素部及び画像信号線選択回路を部分的に示す回路図である。この例は、図１に示す構成において、容量検出電極線CDL2に代えて共通電圧線VL1を形成した構成である。この場合、共通電圧線VL1の配置の自由度が向上する。
【００７４】
図１５はタッチパネル付ＬＣＤの他の好適な例を示す図であり、単位画素部及び画像信号線選択回路を部分的に示す回路図である。この例は、図１１に示す構成において、画像信号線SL1，SL2〜及び容量検出電極線CDL1〜が配置されていない単位画素電極間に、共通電圧線VL1〜が配置されている構成である。
【００７５】
図１６はタッチパネル付ＬＣＤの他の好適な例を示す図であり、単位画素部及び画像信号線選択回路を部分的に示す回路図である。この例は、図１１に示す構成において、容量検出電極線CDL1に代えて共通電圧線VL1を形成した構成である。この場合、共通電圧線VL1の配置の自由度が向上する。
【００７６】
また本発明のタッチパネル付ＬＣＤは、ＴＦＴ及び単位画素電極を含む単位画素部を複数有する表示部があり、共通電圧線VL1〜は、表示部の中央部に配置されていることが好ましい。この場合、共通電圧Vcom入力の遅延及びクロストークが最も発生しやすい、共通電圧供給端（表示部の両端部）から最も遠い表示部の中央部において、上記問題点の発生をより抑えることができる。
【００７７】
また本発明のタッチパネル付ＬＣＤは、前記中央部は、表示部における前記所定の方向の幅の１／３〜２／３の範囲であることが好ましい。この場合、上記問題点の発生をより抑えることができる。
【００７８】
なお、本発明のタッチパネル付ＬＣＤは、上記実施の形態に限定されるものではなく、適宜の設計的な変更、改良が施されていてもよい。
【産業上の利用可能性】
【００７９】
本発明のタッチパネル付ＬＣＤは各種の電子機器に適用できる。その電子機器としては、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、プロジェクタ装置、デジタル表示式腕時計、スマートウォッチなどがある。
【符号の説明】
【００８０】
１  アレイ側基板
２  カラーフィルタ側基板
４  半導体集積回路素子（画像信号線駆動回路）
６  第１のＦＰＣ
７  第１の容量検出電極線
９  第２の容量検出電極線
１０  第２のＦＰＣ
１１  液晶
２０  画像信号線選択回路
２１  ゲート信号線
２２  画像信号線
２３  画素電極
３１  ゲート絶縁膜
３２  平坦化膜
３３  共通電極
３４  層間絶縁膜
３５  カラーフィルタ
３６  遮光部
【図１】
2017016619.tif 000003
【図２】
2017016619.tif 000004
【図３】
2017016619.tif 000005
【図４】
2017016619.tif 000006
【図５】
2017016619.tif 000007
【図６】
2017016619.tif 000008
【図７】
2017016619.tif 000009
【図８】
2017016619.tif 000010
【図９】
2017016619.tif 000011
【図１０】
2017016619.tif 000012
【図１１】
2017016619.tif 000013
【図１２】
2017016619.tif 000014
【図１３】
2017016619.tif 000015
【図１４】
2017016619.tif 000016
【図１５】
2017016619.tif 000017
【図１６】
2017016619.tif 000018