(57)【要約】【課題】  所望の接触抵抗及びショットキー特性を達成しながら、半導体装置に生じる歪みやクラックを抑制する。【解決手段】  半導体装置は、半導体基板と、基板上面に形成されたトレンチと、トレンチ内に収容されたゲート電極と、ゲート電極の上面と基板上面を覆う第１層間絶縁膜と、基板の上面上に配置され、第１層間絶縁膜を上面から下面まで貫通する第１コンタクトホールと、第１層間絶縁膜と第１コンタクトホール内の基板を覆い、少なくとも一部が基板とショットキー接合する第１電極層と、第１電極層の上面を覆う第２層間絶縁膜と、第２層間絶縁膜の上面を覆う第２電極層と、第１コンタクトホールの上部に配置され、第２層間絶縁膜を上面から下面まで貫通し、第１コンタクトホールより横断面積が小さい第２コンタクトホールと、第２コンタクトホール内に配置され、第１電極層と第２電極層を接続する第３電極層を備える。【選択図】図１
2017107894.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上面に形成されたトレンチと、
前記トレンチ内に収容されたゲート電極と、
前記ゲート電極の上面と前記半導体基板の前記上面を覆っている第１層間絶縁膜と、
前記半導体基板の前記上面上に配置されており、前記第１層間絶縁膜を上面から下面まで貫通している第１コンタクトホールと、
前記第１層間絶縁膜と前記第１コンタクトホール内の前記半導体基板を覆っており、少なくとも一部が前記第１コンタクトホール内の前記半導体基板とショットキー接合するアルミニウムシリコンによって構成されている第１電極層と、
前記第１電極層の上面を覆っている第２層間絶縁膜と、
前記第２層間絶縁膜の上面を覆っている第２電極層と、
前記第１コンタクトホールの上部に配置されており、前記第２層間絶縁膜を上面から下面までを貫通しており、前記第１コンタクトホールよりも横断面積が小さい第２コンタクトホールと、
前記第２コンタクトホール内に配置されており、少なくとも一部がタングステンによって構成されており、前記第１電極層と前記第２電極層を接続する第３電極層、
を備える半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する技術は、半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、複数のトレンチ内にゲート電極が配置されている半導体装置が開示されている。この半導体装置は、半導体基板の上面が層間絶縁膜で覆われている。層間絶縁膜には、コンタクトホールが形成されており、これを介して半導体基板と電極層が接続されている。
【０００３】
上記した構成の半導体装置では、層間絶縁膜に形成されたコンタクトホールの位置に合わせて、電極層の上面に凹凸が生じ得る。電極層の上面に凹凸が生じていると、半導体装置の動作時に生じる熱応力が不均一となり、例えば電極層にクラックが生じるといった問題が想定される。そのことから、特許文献１に記載された半導体装置では、コンタクトホールを導電体で埋めることによって、コンタクトホールに起因する凹凸の軽減を図っている。導電体に用いられる材料としては、タングステンが知られている。タングステンは、ＣＶＤ（化学蒸着）による成膜が可能であることから、横断面積の小さいコンタクトホール内を密に充填することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１３５０３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の半導体装置では、コンタクトホール内に導電体を充填することで表面が平坦化され、半導体装置の動作時に生じる歪み（応力）を低減することができる。しかしながら、ショットキー接合を有する半導体装置において上記の構成を採用する場合には、コンタクトホール内にショットキー特性を満たす金属を導電体として埋め込む必要がある。このような金属は、ＣＶＤによる成膜が困難であり、幅の狭いコンタクトホール内へ好適に充填することが難しい。本明細書は、所望の接触抵抗及びショットキー特性を達成しながら、半導体装置に生じる歪みやクラックを抑制することができる半導体装置を開示する。
【課題を解決するための手段】
【０００６】
本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の上面に形成されたトレンチと、前記トレンチ内に収容されたゲート電極と、前記ゲート電極の上面と前記半導体基板の前記上面を覆っている第１層間絶縁膜と、前記半導体基板の前記上面上に配置されており、前記第１層間絶縁膜を上面から下面まで貫通している第１コンタクトホールと、前記第１層間絶縁膜と前記第１コンタクトホール内の前記半導体基板を覆っており、少なくとも一部が前記第１コンタクトホール内の前記半導体基板とショットキー接合するアルミニウムシリコンによって構成されている第１電極層と、前記第１電極層の上面を覆っている第２層間絶縁膜と、前記第２層間絶縁膜の上面を覆っている第２電極層と、前記第１コンタクトホールの上部に配置されており、前記第２層間絶縁膜を上面から下面までを貫通しており、前記第１コンタクトホールよりも横断面積が小さい第２コンタクトホールと、前記第２コンタクトホール内に配置されており、少なくとも一部がタングステンによって構成されており、前記第１電極層と前記第２電極層を接続する第３電極層を備える。
【０００７】
上記の半導体装置では、第２層間絶縁膜に形成された第２コンタクトホール内には、少なくとも一部がタングステンによって構成された第３電極層（導電体層）が形成されている。これにより、第２電極層の上面と第２層間絶縁膜の上面を平坦にすることができる。このため、半導体装置の動作時の発熱による歪みや、これに起因するクラックを抑制することができる。また、半導体基板と第２層間絶縁膜との間に、半導体基板とショットキー接合する第１電極層が形成されている。したがって、コンタクトホールを採用する半導体装置においても、横断面積が小さい第２コンタクトホール内にショットキー特性を満たす金属を埋め込む必要がなく、所望の接触抵抗及びショットキー特性を得ることができる。
【図面の簡単な説明】
【０００８】
【図１】実施例に係る半導体装置１の断面図。
【発明を実施するための形態】
【実施例】
【０００９】
図１に示す実施例に係る半導体装置１は、半導体基板２と、第１層間絶縁膜５と、第２層間絶縁膜６と、上面電極１０と、下面電極１２を備えている。
【００１０】
半導体基板２の上面２ａには、複数のトレンチ４０が形成されている。各トレンチ４０は、互いに平行にｙ方向に伸びており、かつｘ方向に一定の間隔を空けて設けられている。
【００１１】
各トレンチ４０の内面は、ゲート絶縁膜４２に覆われている。各トレンチ４０の内部には、ゲート電極４４が形成されている。ゲート電極４４は、ゲート絶縁膜４２によって半導体基板２から絶縁されている。
【００１２】
第１層間絶縁膜５は、半導体基板２の上面２ａにおいてゲート電極４４を覆っており、ゲート電極４４と上面電極１０との間を電気的に絶縁している。図に示すように、第１層間絶縁膜５は、その上面から下面までを貫通する第１コンタクトホール５０を有している。第１コンタクトホール５０は、半導体基板２の上面２ａが露出する面の一部に形成されており、ゲート電極４４の上面上には形成されていない。第１コンタクトホール５０は、エッチングによって形成することができる。
【００１３】
上面電極１０は、半導体基板２の上面２ａ側に位置している。上面電極１０は、半導体基板２の上面２ａのほぼ全域に亘って形成されている。上面電極１０は、第１電極層１４と、第２電極層１６と、第３電極層１８とを有している。第１電極層１４は、第１層間絶縁膜５及び半導体基板２の上面２ａ（第１コンタクトホール５０により露出する部分）を覆っている。第１電極層１４は、第１コンタクトホール５０を通じて、半導体基板２の上面２ａと電気的に接続されている。第１電極層１４は、アルミニウムシリコンよって構成されている。第１電極層１４の上面は、第１コンタクトホール５０の位置に合わせて、僅かに窪んでいる。半導体基板２の厚み方向（ｚ方向）における第１電極層１４の厚さは、６００ｎｍ以上であることが好ましい。
【００１４】
第２層間絶縁膜６は、第１電極層１４の上側に積層されている。第２層間絶縁膜６は、第１電極層１４を覆っている。第２層間絶縁膜６には、その上面から下面までを貫通する第２コンタクトホール５２が形成されている。第２コンタクトホール５２は、第１コンタクトホール５０の上部に配置されている。第２コンタクトホール５２のｘ方向の幅は、その上端から下端に向かうに従って、徐々に狭くなっている。すなわち、第２コンタクトホール５２の横断面積（ｘｙ平面に平行な平面で切断したときの断面積）は、その上端から下端に向かって徐々に減少している。第２コンタクトホール５２のｘ方向の幅の最大値（すなわち、第２コンタクトホール５２の上端部分のｘ方向の幅）は、第１コンタクトホール５０のｘ方向の幅より狭い。また、第２コンタクトホール５２の横断面積は、第１コンタクトホール５０の横断面積（ｘｙ平面に平行な平面で切断したときの断面積）より小さくされている。第２コンタクトホール５２のｘ方向の幅は、特に限定されるものではないが、最大値が２０００ｎｍ以下であることが好ましい。
【００１５】
第２電極層１６は、第２層間絶縁膜６の上側に形成されている。第２電極層１６は、第２層間絶縁膜を覆っている。第２電極層１６は、例えば、アルミニウムシリコンなどのアルミニウム系金属を用いて構成されている。
【００１６】
第３電極層１８は、第２コンタクトホール５２内に配置されている。第３電極層１８は、第１電極層１４及び第２電極層１６に接触している。第３電極層１８は、その少なくとも一部がタングステンによって構成されている。第３電極層１８は、第１電極層１４と第２電極層１６を電気的に接続している。第３電極層１８は、第２層間絶縁膜６及び第１電極層１４に接触する表層部に、バリアメタル層（チタンと窒化チタンの積層構造）が形成されている。第２コンタクトホール５２の位置では、第２コンタクトホール５２内に第３電極層１８が存在することによって、窪みが抑制されている。
【００１７】
下面電極１２は、半導体基板２の下面２ｂ側に位置している。下面電極１２は、半導体基板２の下面２ｂと電気的に接続されている。下面電極１２は、半導体基板２の下面２ｂのほぼ全域に亘って形成されている。下面電極１２は、例えば、チタン、ニッケル、金の積層電極が用いられる。
【００１８】
半導体基板２には、エミッタ領域２０、上部ボディ領域２２、バリア領域２４、下部ボディ領域２５、ドリフト領域２６、コレクタ領域２８及びピラー領域３０が形成されている。
【００１９】
エミッタ領域２０は、ｎ型領域であり、半導体基板の上面２ａに露出している。エミッタ領域２０は、第１電極層１４にオーミック接触している。エミッタ領域２０は、ゲート絶縁膜４２に接している。
【００２０】
上部ボディ領域２２は、ｐ型領域であり、エミッタ領域２０に接している。上部ボディ領域２２は、半導体基板２の上面２ａに露出している。上部ボディ領域２２は、エミッタ領域２０の下側で、ゲート絶縁膜４２に接している。上部ボディ領域２２は、ボディコンタクト領域２２ａと低濃度ボディ領域２２ｂを有している。
【００２１】
ボディコンタクト領域２２ａは、高いｐ型不純物濃度を有している。ボディコンタクト領域２２ａは、半導体基板２の上面２ａに露出している。ボディコンタクト領域２２ａは、第１電極層１４にオーミック接触している。ボディコンタクト領域２２ａは、エミッタ領域２０に隣接している。
【００２２】
低濃度ボディ領域２２ｂは、ボディコンタクト領域２２ａよりも低いｐ型不純物濃度を有している。低濃度ボディ領域２２ｂは、エミッタ領域２０とボディコンタクト領域２２ａの下側に形成されている。低濃度ボディ領域２２ｂは、エミッタ領域２０の下側でゲート絶縁膜４２に接している。また、低濃度ボディ領域２２ｂの一部は、ボディコンタクト領域２２ａに隣接する位置で半導体基板２の上面２ａに露出している。
【００２３】
バリア領域２４は、ｎ型領域であり、上部ボディ領域２２（すなわち、低濃度ボディ領域２２ｂ）の下側に形成されている。バリア領域２４と上部ボディ領域２２の境界は、ｐｎ接合されている。バリア領域２４は、上部ボディ領域２２によってエミッタ領域２０から分離されている。バリア領域２４は、上部ボディ領域２２の下側でゲート絶縁膜４２に接している。バリア領域２４のｎ型不純物濃度は、エミッタ領域２０より低く、ドリフト領域２６より高い。
【００２４】
下部ボディ領域２５は、ｐ型領域であり、バリア領域２４の下側に形成されている。下部ボディ領域２５は、バリア領域２４によって、上部ボディ領域２２から分離されている。下部ボディ領域２５のｐ型不純物濃度は、低濃度ボディ領域２２ｂより低い。下部ボディ領域２５は、バリア領域２４の下側でゲート絶縁膜４２に接している。
【００２５】
ピラー領域３０は、隣接するトレンチ４０に挟まれた領域に形成されている。ピラー領域３０は、ｎ型領域であり、上部ボディ領域２２に隣接している。ピラー領域３０は、半導体基板２の上面２ａから半導体基板２の厚み方向（ｚ方向）に伸びている。ピラー領域３０は、第１コンタクトホール５０内で半導体基板２の上面２ａに露出している。ピラー領域３０は、上部ボディ領域２２を貫通してバリア領域２４に達している。ピラー領域３０の下端は、バリア領域２４と繋がっている。ピラー領域３０は、上部ボディ領域２２によって、エミッタ領域２０から分離されている。ピラー領域３０のｎ型不純物濃度は、エミッタ領域２０より低く、ドリフト領域２６より高い。ピラー領域３０の上端は、第１電極層１４に対してショットキー接触している。すなわち、ピラー領域３０と第１電極層１４との間にショットキー接合が形成されている。
【００２６】
ドリフト領域２６は、バリア領域２４よりも低いｎ型不純物濃度を有している。ドリフト領域２６は、下部ボディ領域２５の下側に形成されている。ドリフト領域２６は、下部ボディ領域２５によって、バリア領域２４から分離されている。
【００２７】
コレクタ領域２８は、高濃度のｐ型不純物濃度を有するｐ型領域である。コレクタ領域２８は、ドリフト領域２６の下側に形成されている。コレクタ領域２８は、ドリフト領域２６によって、下部ボディ領域２５から分離されている。コレクタ領域２８は、半導体基板２の下面２ｂに露出している。コレクタ領域２８は、下面電極１２にオーミック接触している。
【００２８】
上記の半導体装置１では、第２層間絶縁膜６には、第１電極層１４と第２電極層１６を接続するための第２コンタクトホール５２（横断面積が小さいコンタクトホール）が形成されており、その内部には、少なくとも一部がタングステンによって構成されている第３電極層１８が配置されている。この第３電極層１８によって、第３電極層１８を含む第２層間絶縁膜６の上面が平坦化される。これにより、第２層間絶縁膜６上を覆う第２電極層１６を平坦化することができる。このため、半導体装置１の作動時に発生する熱応力が低減され、上面電極１０の歪みを抑制することができる。また、第２電極層１６が略平坦となるため、局所的な応力の集中が緩和され、応力の集中によるクラックが生じることを抑制することができる。
【００２９】
また、第２層間絶縁膜６の下側に半導体基板２の上面２ａと電気的に接続される第１電極層１４を備えている。この第１電極層１４は、横断面積の大きな第１コンタクトホール５０内に配置され、ショットキー特性を満たすアルミニウムシリコンによって構成されている。このため、横断面積が小さい第２コンタクトホール５２内にショットキー特性を満たす金属を配置しなくとも、第１電極層１４によって、ピラー領域３０との間にショットキー接合を形成することができる。したがって、第１電極層１４の厚みを調整することで、所望の接触抵抗及びショットキー特性を達成することができる。
【００３０】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００３１】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は、複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３２】
１：半導体装置
２：半導体基板
５：第１層間絶縁膜
６：第２層間絶縁膜
１０：上面電極
１２：下面電極
１４：第１電極層
１６：第２電極層
１８：第３電極層
２０：エミッタ領域
２２：上部ボディ領域
２２ａ：ボディコンタクト領域
２２ｂ：低濃度ボディ領域
２４：バリア領域
２５：下部ボディ領域
２６：ドリフト領域
２８：コレクタ領域
３０：ピラー領域
４０：トレンチ
４２：ゲート絶縁膜
４４：ゲート電極
５０：第１コンタクトホール
５２：第２コンタクトホール
【図１】
2017107894.tif 000003