(57)【要約】【課題】バスを使用するデバイスが判別できるようにすることを目的とする。【解決手段】スレーブ装置に対する書き込み又は読み出しのアクセスを制御する制御装置が、前記スレーブ装置に対して前記アクセスを行うマスタ装置が前記アクセスを行うと、前記マスタ装置が前記スレーブ装置に対して送信する送信データから前記マスタ装置を識別する識別データを抽出し、前記識別データを出力することにより上記課題を解決する。【選択図】図１
2017215802.tif 000002
【特許請求の範囲】
【請求項１】
スレーブ装置に対する書き込み又は読み出しのアクセスを制御する制御装置であって、
前記スレーブ装置に対して前記アクセスを行うマスタ装置が前記アクセスを行うと、前記マスタ装置が前記スレーブ装置に対して送信する送信データから前記マスタ装置を識別する識別データを抽出する抽出部と、
前記識別データを出力する出力部と
を備える制御装置。
【請求項２】
前記スレーブ装置は、記憶装置又は記憶装置を有する装置である請求項１に記載の制御装置。
【請求項３】
前記送信データは、前記識別データと、前記書き込み又は前記読み出しのアクセス先を示すアドレスデータと、前記識別データと前記アドレスデータとの間に、１ビット以上の中間データとを有する請求項１又は２に記載の制御装置。
【請求項４】
前記マスタ装置は、複数であり、かつ、前記マスタ装置には、それぞれ異なる識別番号が設定され、
前記識別データは、前記識別番号を示すデータである請求項１乃至３のいずれか１項に記載の制御装置。
【請求項５】
前記アクセスの調停を行う請求項１乃至４のいずれか１項に記載の制御装置。
【請求項６】
スレーブ装置に対する書き込み又は読み出しのアクセスを制御する制御装置が行う制御方法であって、
前記制御装置が、前記スレーブ装置に対して前記アクセスを行うマスタ装置が前記アクセスを行うと、前記マスタ装置が前記スレーブ装置に対して送信する送信データから前記マスタ装置を識別する識別データを抽出する抽出手順と、
前記制御装置が、前記識別データを出力する出力手順と
を含む制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御装置及び制御方法に関する。
【背景技術】
【０００２】
従来、バス（ｂｕｓ）を利用して、データを送受信する方法が知られている。
【０００３】
例えば、複数のバスを有するシステムＬＳＩ（Ｌａｒｇｅ―Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）において、各バスに、比較器を接続させ、各バスに伝送される内容を比較する。具体的には、比較器は、所定の期待値と、伝送される内容との一致又は不一致を判定し、比較結果を出力する。このようにして、異常動作の原因究明を行う方法が知られている（例えば、特許文献１参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の方法では、専用の判別端子等がないと、バスがどのデバイスに使用されているかが不明となることが課題である。
【０００５】
本発明の１つの側面は、バスを使用するデバイスが判別できる制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一態様における、スレーブ装置に対する書き込み又は読み出しのアクセスを制御する制御装置は、
前記スレーブ装置に対して前記アクセスを行うマスタ装置が前記アクセスを行うと、前記マスタ装置が前記スレーブ装置に対して送信する送信データから前記マスタ装置を識別する識別データを抽出する抽出部と、
前記識別データを出力する出力部と
を備える。
【発明の効果】
【０００７】
バスを使用するデバイスが判別できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態に係る画像形成装置の全体構成の一例を説明する概要図である。
【図２】本発明の一実施形態に係る画像形成装置のハードウェア構成の一例を説明するブロック図である。
【図３】本発明の一実施形態に係る制御装置のハードウェア構成の一例を説明するブロック図である。
【図４】本発明の一実施形態に係るマスタ装置及びスレーブ装置の関係の第１例を説明するブロック図である。
【図５】本発明の一実施形態に係るマスタ装置及びスレーブ装置の関係の第２例を説明するブロック図である。
【図６】本発明の一実施形態に係る送信データの一例を説明する図である。
【図７】本発明の一実施形態に係る識別データの一例を説明する図である。
【図８】本発明の一実施形態に係る書き込みアクセスの一例を説明するタイミングチャートである。
【図９】本発明の一実施形態に係る読み出しアクセスの一例を説明するタイミングチャートである。
【図１０】本発明の一実施形態に係る書き込みアクセスの別の一例を説明するタイミングチャートである。
【図１１】本発明の一実施形態に係る制御装置による全体処理の一例を示すフローチャートである。
【図１２】本発明の一実施形態に係る制御装置の機能構成の一例を示す機能ブロック図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について説明する。
【００１０】
＜画像形成装置の概略構成例＞
図１は、本発明の一実施形態に係る画像形成装置の全体構成の一例を説明する概要図である。図示する画像形成装置１００は、カラー画像形成でタンデム方式と称される二次転写機構を有する電子写真方式の画像形成装置である。以下、図示する画像形成装置１００を例に説明する。
【００１１】
画像形成装置１００は、中間転写ユニットを有する。そして、中間転写ユニットは、無端ベルトの中間転写ベルト１０を有する。また、中間転写ベルト１０は、３つの支持ローラ１４乃至１６に掛けられ、図示する例では、時計回りに回転する。
【００１２】
中間転写体クリーニングユニット１７は、作像プロセスが行われた後、中間転写ベルト１０の上に残留するトナーを除去する。
【００１３】
作像装置２０は、クリーニングユニット１３と、帯電ユニット１８と、除電ユニット１９と、現像ユニット２９と、感光体ユニット４０とを有する。
【００１４】
画像形成装置１００は、図示する例では、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）及びブラック（Ｋ）の各色（以下、適宜括弧内に示した記号で色を表す場合がある）に対応して別々の作像装置２０を有する。
【００１５】
作像装置２０は、第１の支持ローラ１４と第２の支持ローラ１５の間に設置される。また、各色の作像装置２０は、中間転写ベルト１０の搬送方向に、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）及びブラック（Ｋ）の順で設置されている。そして、作像装置２０は、画像形成装置１００に対して脱着が可能である。
【００１６】
光ビーム走査装置２１は、各色の感光体ユニット４０の感光体ドラムに画像形成のための光ビームを照射する。
【００１７】
二次転写ユニット２２は、２つのローラ２３と、二次転写ベルト２４とを有する。なお、二次転写ベルト２４は、無端ベルトであり、２つのローラ２３に掛けられて回転する。また、ローラ２３及び二次転写ベルト２４は、中間転写ベルト１０を押し上げて、第３の支持ローラ１６に押し当てるように設置される。
【００１８】
二次転写ベルト２４は、中間転写ベルト１０の上に形成された画像を、記録媒体へ転写する。記録媒体は、例えば、紙又はプラスチックシート等である。
【００１９】
定着ユニット２５は、定着のプロセスを行う。また、定着ユニット２５には、トナー像が転写された記録媒体が送られる。そして、定着ユニット２５は、定着ベルト２６及び加圧ローラ２７を有する。また、定着ベルト２６は、無端ベルトである。さらに、定着ベルト２６及び加圧ローラ２７は、定着ベルト２６に、加圧ローラ２７を押し当てるように設置される。さらにまた、定着ユニット２５は、加熱を行う。
【００２０】
シート反転ユニット２８は、送られてきた記録媒体の表面と裏面を反転させる。また、シート反転ユニット２８は、表面に画像形成した後、裏面に画像形成する場合に用いられる。
【００２１】
自動給紙装置（ＡＤＦ（Ａｕｔｏ  Ｄｏｃｕｍｅｎｔ  Ｆｅｅｄｅｒ））４００は、操作ユニットが有するスタートボタンが押され、かつ、給紙台３０の上に記録媒体があると、記録媒体をコンタクトガラス３２の上に搬送する。また、自動給紙装置４００は、給紙台３０の上に記録媒体がないと、ユーザによって置かれたコンタクトガラス３２の上の記録媒体を読み取るために、画像読み取りユニット３００を起動させる。
【００２２】
画像読み取りユニット３００は、第１のキャリッジ３３と、第２のキャリッジ３４と、結像レンズ３５と、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）３６と、光源とを有する。
【００２３】
画像読み取りユニット３００は、コンタクトガラス３２の上の記録媒体を読み取るために、第１のキャリッジ３３及び第２のキャリッジ３４を動作させる。
【００２４】
第１のキャリッジ３３にある光源は、コンタクトガラス３２に向かって発光する。また、第１のキャリッジ３３にある光源からの光は、コンタクトガラス３２の上の記録媒体で反射する。
【００２５】
反射した光は、第１のキャリッジ３３にある第１のミラーで、第２のキャリッジ３４に向かって反射する。次に、第２のキャリッジ３４に向かって反射した光は、結像レンズ３５を通して、読み取りセンサであるＣＣＤ３６に結像する。
【００２６】
画像形成装置１００は、ＣＣＤ３６で得た情報に基づいてＹ、Ｍ、Ｃ及びＫ等の各色に対応する画像データを作成する。
【００２７】
画像形成装置１００は、操作ユニットが有するスタートボタンが押されたり、又は、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）等の外部装置から画像形成の指示があったりすると、中間転写ベルト１０の回転を開始する。また、画像形成装置１００は、ファクシミリの出力指示があると、中間転写ベルト１０の回転を開始する。
【００２８】
中間転写ベルト１０の回転が開始されると、作像装置２０は、作像プロセスを開始する。トナー画像が転写された記録媒体は、定着ユニット２５に送られる。次に、定着ユニット２５が定着のプロセスを行うと、記録媒体に画像が画像形成される。
【００２９】
給紙テーブル２００は、給紙ローラ４２と、給紙ユニット４３と、分離ローラ４５と、搬送コロユニット４６とを有する。また、給紙ユニット４３は、複数の給紙トレイ４４を有する場合がある。さらに、搬送コロユニット４６は、搬送ローラ４７を有する。
【００３０】
給紙テーブル２００は、給紙ローラ４２のうち１つを選択する。また、給紙テーブル２００は、選択した給紙ローラ４２を回転させる。
【００３１】
給紙ユニット４３は、複数の給紙トレイ４４のうち、１つを選択し、給紙トレイ４４から記録媒体を送る。そして、送り出された記録媒体は、分離ローラ４５によって１枚に分離され、搬送コロユニット４６に入れられる。
【００３２】
搬送コロユニット４６は、搬送ローラ４７によって記録媒体を画像形成装置１００に送る。
【００３３】
記録媒体は、搬送コロユニット４８によってレジストローラ４９に送られる。次に、レジストローラ４９に送られた記録媒体は、レジストローラ４９に突き当てて止められる。また、記録媒体は、トナー画像が二次転写ユニット２２に進入する際に、所定の位置に転写が行われるタイミングで二次転写ユニット２２に搬送される。
【００３４】
記録媒体は、手差しトレイ５１から送られてもよい。例えば、手差しトレイ５１から記録媒体が送ると、画像形成装置１００は、給紙ローラ５０及び給紙ローラ５２を回転させる。
【００３５】
給紙ローラ５０及び給紙ローラ５２は、手差しトレイ５１上にある複数の記録媒体から１枚の記録媒体に分離させる。次に、給紙ローラ５０及び給紙ローラ５２は、分離させた記録媒体を給紙路５３へ送る。続いて、給紙路５３に送られた記録媒体は、レジストローラ４９に送られる。そして、記録媒体がレジストローラ４９に送られた以降の処理は、給紙テーブル２００から記録媒体が送られる場合と同様である。
【００３６】
記録媒体は、定着ユニット２５によって定着され、排出される。また、定着ユニット２５から排出された記録媒体は、切換爪５５によって排出ローラ５６に送られる。そして、排出ローラ５６は、送られてきた記録媒体を排紙トレイ５７に送る。
【００３７】
また、切換爪５５は、定着ユニット２５から排出された記録媒体をシート反転ユニット２８に送ってもよい。この場合では、シート反転ユニット２８は、送られてきた記録媒体の表面と裏面を反転させる。次に、反転させられた記録媒体は、表面と同様に裏面に画像形成、いわゆる両面印刷が行われ、排紙トレイ５７へ送られる。
【００３８】
一方、中間転写ベルト１０に残るトナーは、中間転写体クリーニングユニット１７によって除去される。そして、画像形成装置１００は、中間転写ベルト１０に残るトナーが除去されると、次の画像形成に備える。
【００３９】
画像形成装置１００は、図１に示す構成に限られない。すなわち、画像形成装置１００は、５色以上の色を用いて画像形成を行ってもよい。例えば、画像形成装置１００が５色以上の色を用いる場合では、画像形成装置１００は、用いる色の数に合わせて作像装置２０の有する数が変更される。
【００４０】
＜画像形成装置のハードウェア構成例＞
例えば、画像形成装置１００は、以下のようなハードウェア構成である。
【００４１】
図２は、本発明の一実施形態に係る画像形成装置のハードウェア構成の一例を説明するブロック図である。例えば、画像形成装置１００は、作像装置２０、画像読み取りユニット３００、ＡＤＦ４００、操作ボードＯＰＢ、システムコントローラＳＣＬ、メモリＭＥＭ及びファクシミリボードＦＡＸＢを有する。
【００４２】
システムコントローラＳＣＬは、画像形成装置１００の全体を制御する演算装置及び制御装置である。なお、システムコントローラＳＣＬの詳細は、後述する。
【００４３】
作像装置２０は、ＰＣ１等の外部装置から、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）等のネットワークを介して、印刷の指示及び画像データ等を受け付けると、画像形成を行う。
【００４４】
画像読み取りユニット３００は、ＡＤＦ４００等を利用して、紙等に記載されている画像を読み取り、画像データを生成する。次に、生成された画像データは、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスＰＢＳ等の汎用バスを介して、作像装置２０に送信され、画像形成が行われる。また、画像読み取りユニット３００によって生成される画像データは、補正等が行われ、システムコントローラＳＣＬによって、メモリＭＥＭ等に書き込まれる。すなわち、画像読み取りユニット３００は、画像データをメモリＭＥＭに書き込むジョブと、メモリＭＥＭを介さず、作像装置２０に送信するジョブとの両方のジョブを行う。
【００４５】
操作ボードＯＰＢは、オペレータによる操作を入力する入力装置及びオペレータに処理結果等を表示する出力装置である。
【００４６】
メモリＭＥＭは、各装置が用いるデータ等を記憶する記憶装置である。なお、メモリＭＥＭは、主記憶装置である。
【００４７】
ファクシミリボードＦＡＸＢは、ファクシミリ送信の指示があると、画像読み取りユニット３００等によって、画像データを生成し、ＰＢＸ２等を介して、生成された画像データをファクシミリ回線に送信する。また、ファクシミリボードＦＡＸＢは、ファクシミリ受信の指示があると、ＰＢＸ２等を介して、画像データを受信し、作像装置２０等に画像形成を行わせる。
【００４８】
図３は、本発明の一実施形態に係る制御装置のハードウェア構成の一例を説明するブロック図である。例えば、制御装置の例であるシステムコントローラＳＣＬは、以下のようなハードウェア構成である。
【００４９】
システムコントローラＳＣＬは、内部Ｉ／Ｆ（ｉｎｔｅｒｆａｃｅ）ＳＣＬ１、ＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ）ＳＣＬ２、圧縮／伸張器ＳＣＬ３、通信Ｉ／ＦＳＣＬ４、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）ＳＣＬ５、ＲＯＭ（Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）／ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）ＳＣＬ６、ＰＣＩＩ／ＦＳＣＬ７及びメモリＩ／ＦＳＣＬ８を有する。各デバイスは、第１バスＢＳ１及び第２バスＢＳ２を用いてデータを送受信する。
【００５０】
ＣＰＵＳＣＬ５は、ハードウェアを制御する制御装置及びデータを処理するための演算を行う演算装置である。例えば、ＣＰＵＳＣＬ５は、画像形成装置が画像データを受信すると、受信した画像データをメモリＩ／ＦＳＣＬ８を介して、メモリＭＥＭ（図２）に書き込む。
【００５１】
ＲＯＭ／ＲＡＭＳＣＬ６は、ＣＰＵＳＣＬ５が用いるプログラム等を記憶する記憶装置である。また、ＣＰＵＳＣＬ５が処理を行う場合等では、ＲＯＭ／ＲＡＭＳＣＬ６は、記憶領域を形成する。
【００５２】
通信Ｉ／ＦＳＣＬ４は、ＰＣ１（図２）等と通信を行うためのインタフェースである。また、通信Ｉ／ＦＳＣＬ４による通信で送受信される画像データは、メモリＩ／ＦＳＣＬ８を介して、メモリＭＥＭ（図２）に書き込まれたり、読み出されたりする。
【００５３】
ＤＭＡＣＳＣＬ２は、画像形成が行われる際等に起動する。そして、ＤＭＡＣＳＣＬ２は、あらかじめ指定されるメモリＭＥＭ（図２）の領域から、画像データを読み出す。次に、ＤＭＡＣＳＣＬ２は、ＰＣＩＩ／ＦＳＣＬ７等に画像データを出力する。
【００５４】
ＰＣＩバス上のマスタ装置は、ＰＣＩＩ／ＦＳＣＬ７、内部Ｉ／ＦＳＣＬ１及びメモリＩ／ＦＳＣＬ８を介して、メモリＭＥＭにアクセスする。一方で、ＰＣＩバス上のマスタ装置は、画像形成等の際には、ＤＭＡＣＳＣＬ２及びメモリＩ／ＦＳＣＬ８を介して、メモリＭＥＭにアクセスするのが望ましい。すなわち、あらかじめ行われるＰＣＩコンフィグ設定で定められる所定の領域に、ＰＣＩバス上のマスタ装置は、画像形成等の際には、ＤＭＡＣＳＣＬ２及びメモリＩ／ＦＳＣＬ８を介して、メモリＭＥＭにアクセスする。このようにすると、ＰＣＩのリードレスポンス時間を短くすることができる。
【００５５】
内部Ｉ／ＦＳＣＬ１は、ＰＣＩＩ／ＦＳＣＬ７と、第１バスＢＳ１又は第２バスＢＳ２とのインタフェースである。例えば、内部Ｉ／ＦＳＣＬ１は、ＰＣＩバス上のマスタ装置から、メモリＭＥＭに記憶させるデータと、データを記憶させるアドレスを指定するアドレスデータとを有する送信データを受け取ると、メモリＭＥＭにデータを書き込む。一方で、ＣＰＵＳＣＬ５がマスタ装置となる場合には、ＣＰＵＳＣＬ５からのアドレスデータと、データとを受け取ると、ＰＣＩバス上のスレーブ装置にデータを送信する。
【００５６】
ＰＣＩＩ／ＦＳＣＬ７は、ＰＣＩバスのプロトコルに準じて、ＰＣＩバス上のマスタ装置と各種データを送受信する。
【００５７】
圧縮／伸張器ＳＣＬ３は、ＣＰＵＳＣＬ５からの指示に基づいて、データを圧縮する処理を行う。同様に、圧縮／伸張器ＳＣＬ３は、ＣＰＵＳＣＬ５からの指示に基づいて、圧縮されたデータを伸張する処理を行う。
【００５８】
第１バスＢＳ１は、マスタ装置の例である内部Ｉ／ＦＳＣＬ１、ＤＭＡＣＳＣＬ２、圧縮／伸張器ＳＣＬ３、通信Ｉ／ＦＳＣＬ４及びＣＰＵＳＣＬ５が、スレーブ装置の例であるメモリＩ／ＦＳＣＬ８を介して、メモリにアクセスする際のインターコネクト（アービタ、調停）回路である。例えば、第１バスＢＳ１を用いる場合は、マスタ装置及びスレーブ装置は、以下のような関係となる。
【００５９】
図４は、本発明の一実施形態に係るマスタ装置及びスレーブ装置の関係の第１例を説明するブロック図である。図示する第１バスＢＳ１を利用する例では、メモリＩ／ＦＳＣＬ８がスレーブ装置となる。一方で、内部Ｉ／ＦＳＣＬ１、ＤＭＡＣＳＣＬ２、圧縮／伸張器ＳＣＬ３、通信Ｉ／ＦＳＣＬ４及びＣＰＵＳＣＬ５がマスタ装置となる。
【００６０】
したがって、各マスタ装置は、第１バスＢＳ１を介して、メモリＩ／ＦＳＣＬ８に、メモリＭＥＭ（図２）に記憶させるデータと、アドレスデータとを有する送信データを送信すると、メモリＭＥＭにデータを書き込むことができる。同様に、各マスタ装置は、第１バスＢＳ１を介して、メモリＩ／ＦＳＣＬ８に、メモリＭＥＭ（図２）から読み出すデータが記憶されているアドレスを示すアドレスデータを有する送信データを送信すると、メモリＭＥＭからデータを読み出すことができる。なお、送信データ及びメモリＩ／ＦＳＣＬ８に対するタイミングの詳細は、後述する。
【００６１】
図３に戻り、第２バスＢＳ２は、マスタ装置の例であるＣＰＵＳＣＬ５が、スレーブ装置の例である内部Ｉ／ＦＳＣＬ１、ＤＭＡＣＳＣＬ２、圧縮／伸張器ＳＣＬ３及び通信Ｉ／ＦＳＣＬ４等にアクセスする際のデコーダ回路である。例えば、第２バスＢＳ２を用いる場合は、マスタ装置及びスレーブ装置は、以下のような関係となる。
【００６２】
図５は、本発明の一実施形態に係るマスタ装置及びスレーブ装置の関係の第２例を説明するブロック図である。図示する第２バスＢＳ２を利用する例では、内部Ｉ／ＦＳＣＬ１、ＤＭＡＣＳＣＬ２、圧縮／伸張器ＳＣＬ３及び通信Ｉ／ＦＳＣＬ４がスレーブ装置となる。一方で、ＣＰＵＳＣＬ５が、マスタ装置となる。したがって、マスタ装置は、第２バスＢＳ２を介して、各スレーブ装置に処理させるデータ等を送信する。
【００６３】
（送信データ例）
送信データに含まれるデータは、バスの規格等によって異なる。以下、バスがＡｖａｌｏｎ（登録商標）Ｉ／Ｆである例で説明する。
【００６４】
図６は、本発明の一実施形態に係る送信データの一例を説明する図である。例えば、第１バスＢＳ１がＡｖａｌｏｎ（登録商標）Ｉ／Ｆである場合には、以下のような信号が使用される。
【００６５】
第１信号ＳＧ１は、いわゆるリードコマンドである。また、第１信号ＳＧ１は、第１バスＢＳ１に対して入力される入力信号である。具体的には、第１信号ＳＧ１は、スレーブ装置からデータを読み出す指示を示し、読み出しを行う場合には、信号が「１」（ＯＮ，Ｈｉｇｈレベル）となる。
【００６６】
第２信号ＳＧ２は、いわゆるライトコマンドである。また、第２信号ＳＧ２は、第１バスＢＳ１に対して入力される入力信号である。具体的には、第２信号ＳＧ２は、スレーブ装置にデータを書き込む指示を示し、書き込みを行う場合には、信号が「１」（ＯＮ，Ｈｉｇｈレベル）となる。
【００６７】
第３信号ＳＧ３は、ウェイトリクエスト信号である。また、第３信号ＳＧ３は、第１バスＢＳ１から出力される出力信号である。具体的には、リードコマンド又はライトコマンドが送信された際に、メモリＭＥＭが他のコマンドに係る処理を実行中等であると、調停によって、リードコマンド及びライトコマンドに係る処理は、ウェイトとなる。そして、調停によって、ウェイトとされると、第３信号ＳＧ３は、信号を「１」（ＯＮ，Ｈｉｇｈレベル）とする。
【００６８】
第４信号ＳＧ４は、アドレスデータを含む信号である。また、第４信号ＳＧ４は、第１バスＢＳ１に対して入力される入力信号である。図示する例では、アドレスデータは、３０ビットのデータである。また、アドレスデータは、アクセス先を特定できる値等を示すデータである。つまり、アクセス対象がメモリ等の記憶装置である場合には、アクセス先は、データを書き込む又はデータを読み出す記憶領域を特定する値等である。
【００６９】
なお、この例では、第４信号ＳＧ４には、アドレスデータ以外に、マスタ装置を識別できる番号（以下「識別番号」という。）を示すデータ（以下「識別データ」という。）と、アドレスデータ及び識別データの間に、１ビット以上のデータ（以下「中間データ」という。）とが含まれる。識別データ及び中間データの詳細は、後述する。
【００７０】
第５信号ＳＧ５は、バーストによって書き込まれるデータの数を示す信号である。また、第５信号ＳＧ５は、第１バスＢＳ１に対して入力される入力信号である。例えば、１クロックで１個のデータが書き込まれる場合であって、バースト制御にて、連続して８個を書き込む場合には、「８」の値が入力される。
【００７１】
第６信号ＳＧ６は、メモリＭＥＭに書き込むデータを示す信号である。また、第６信号ＳＧ６は、第１バスＢＳ１に対して入力される入力信号である。この例では、書き込まれる１個のデータは、２５６ビット、すなわち、３２バイトである。
【００７２】
第７信号ＳＧ７は、いわゆるバイトイネーブル信号である。また、バイトイネーブル信号は、書き込まれるデータ（この例では、第６信号ＳＧ６である。）の８ビットに対して、１ビットが存在する信号である。したがって、この例では、第７信号ＳＧ７は、「２５６ビット／８＝３２ビット」である。また、第７信号ＳＧ７は、第１バスＢＳ１に対して入力される入力信号である。
【００７３】
第８信号ＳＧ８は、メモリＭＥＭから読み出されたデータを示す信号である。また、第８信号ＳＧ８は、第１バスＢＳ１から出力される出力信号である。この例では、読み出される１個のデータは、２５６ビット、すなわち、３２バイトである。
【００７４】
第９信号ＳＧ９は、いわゆるリードデータバリッドを示す信号である。具体的には、第９信号ＳＧ９は、第８信号ＳＧ８によって有効なデータが読み出されると、信号を「１」（ＯＮ，Ｈｉｇｈレベル）とする。
【００７５】
（識別データ及び中間データ例）
図７は、本発明の一実施形態に係る識別データの一例を説明する図である。図示するように、送信データＤＳＥＮ１は、アドレスデータを有するデータである。具体的には、図示する例は、図６に示す第４信号ＳＧ４が送信データＤＳＥＮ１となる例である。図示する送信データＤＳＥＮ１は、識別データＤＩＤを上位５ビットとし、かつ、アドレスデータＤＡＤを下位３０ビットとする例である。そして、識別データＤＩＤと、アドレスデータＤＡＤとの間、すなわち、下位から３１ビット目の１ビットデータが、中間データＤＭとなる例である。
【００７６】
なお、識別データＤＩＤのデータサイズは、５ビット以外でもよい。また、識別データＤＩＤが入力される位置は、例えば、アドレスデータＤＡＤより下位ビット等でもよい。
【００７７】
識別データＤＩＤは、識別番号を示す。なお、各識別番号は、あらかじめ設定される番号である。例えば、図示する例では、第１識別番号ＤＩＤ１は、内部Ｉ／ＦＳＣＬ１を識別する番号である。この例では、第１識別番号ＤＩＤ１は、「０」である。
【００７８】
また、図示する例では、第２識別番号ＤＩＤ２は、ＤＭＡＣＳＣＬ２を識別する番号である。この例では、第２識別番号ＤＩＤ２は、「１」である。
【００７９】
さらに、図示する例では、第３識別番号ＤＩＤ３は、圧縮／伸張器ＳＣＬ３を識別する番号である。この例では、第３識別番号ＤＩＤ３は、「２」である。
【００８０】
さらにまた、図示する例では、第４識別番号ＤＩＤ４は、通信Ｉ／ＦＳＣＬ４を識別する番号である。この例では、第４識別番号ＤＩＤ４は、「３」である。
【００８１】
そして、図示する例では、第５識別番号ＤＩＤ５は、ＣＰＵＳＣＬ５を識別する番号である。この例では、第５識別番号ＤＩＤ５は、「４」である。
【００８２】
システムコントローラは、マスタ装置がアクセスすると、送信データＤＳＥＮ１から識別データＤＩＤを抽出する。そして、システムコントローラは、抽出された識別データＤＩＤを出力する。識別データＤＩＤは、調停の結果、アクセスが許可されたマスタ装置を示すデータである。そのため、識別データＩＤが出力されると、デバック等において、調停によって、どのマスタ装置がアクセスを許可されたかがわかり、バスを使用するデバイスが判別できる。
【００８３】
次に、送信データＤＳＥＮ１のうち、アドレスデータＤＡＤ部分が取り出され、メモリＭＥＭに対するアクセスには、アドレスデータＤＡＤが用いられる。例えば、書き込みのアクセスは、以下のように行われる。
【００８４】
図８は、本発明の一実施形態に係る書き込みアクセスの一例を説明するタイミングチャートである。図示する例では、各信号は、クロック信号ＳＧＣＫに同期する信号である。各マスタ装置は、メモリＭＥＭ（図２）に対してデータを書き込む場合には、図示するように、各信号を送信する。なお、以下の説明は、バースト制御にて、８個のデータを書き込む例を説明する。
【００８５】
具体的には、まず、第１書込タイミングＴＷ１では、第２信号ＳＧ２を「１」（図では、Ｈｉｇｈレベルで示す。）とする。そして、同一のタイミングにて、マスタ装置は、図示するように、第４信号ＳＧ４、第５信号ＳＧ５、１個目のデータ（図では「Ｄ０」である。）を示す第６信号ＳＧ６及び第７信号ＳＧ７を送信する。
【００８６】
次に、アービタ回路となる第１バスＢＳ１（図４）は、調停を行う。調停の結果、書き込みが実行可能であれば、第３信号ＳＧ３を「０」（図では、Ｌｏｗレベルで示す。）とし、他のマスタ装置が使用中である場合等には、第３信号ＳＧ３を「１」（図では、Ｈｉｇｈレベルで示す。）とする。
【００８７】
図示する例では、第１書込タイミングＴＷ１及び第４書込タイミングＴＷ４は、書き込みができない状態であるため、第３信号ＳＧ３は、「１」である。そして、第２書込タイミングＴＷ２となると、書き込みが実行可能となり、第３信号ＳＧ３は、「０」となる。したがって、この例では、第２書込タイミングＴＷ２の次のクロックとなる第３書込タイミングＴＷ３から、書き込みが行われ、メモリＭＥＭに書き込まれるデータが送信される。
【００８８】
したがって、第２信号ＳＧ２と、第３信号ＳＧ３の反転とをアンド（ＡＮＤ）条件とすると、書き込みは、成立したことになる。そして、第５信号ＳＧ５が示す値（図では、「８」である。）の数のデータが書き込まれると、書き込み処理は、終了する。例えば、第５書込タイミングＴＷ５が、書き込みが終了した場合の例である。
【００８９】
一方で、例えば、読み出しのアクセスは、以下のように行われる。
【００９０】
図９は、本発明の一実施形態に係る読み出しアクセスの一例を説明するタイミングチャートである。各マスタ装置は、メモリＭＥＭ（図２）からデータを読み出す場合には、図示するように、各信号を送信する。なお、以下の説明は、バースト制御にて、８個のデータを読み出す例を説明する。
【００９１】
具体的には、まず、第１読出タイミングＴＲ１では、第１信号ＳＧ１を「１」（図では、Ｈｉｇｈレベルで示す。）とする。そして、同一のタイミングにて、マスタ装置は、図示するように、第４信号ＳＧ４及び第５信号ＳＧ５を送信する。
【００９２】
次に、アービタ回路となる第１バスＢＳ１（図４）は、調停を行う。調停の結果、読み出しが実行可能であれば、第３信号ＳＧ３を「０」（図では、Ｌｏｗレベルで示す。）とし、他のマスタ装置が使用中である場合等には、第３信号ＳＧ３を「１」（図では、Ｈｉｇｈレベルで示す。）とする。
【００９３】
図示する例では、第１読出タイミングＴＲ１は、読み出しができない状態であるため、第３信号ＳＧ３は、「１」である。そして、第２読出タイミングＴＲ２となると、読み出しが実行可能となり、第３信号ＳＧ３は、「０」となる。したがって、この例では、第２読出タイミングＴＲ２の次のクロックでリードコマンドが受け付けられ、第３読出タイミングＴＲ３から、読み出しが行われ、メモリＭＥＭからデータが送信される。
【００９４】
また、読み出しが有効、すなわち、実際にデータが読み出されると、第９信号ＳＧ９は、「１」（図では、Ｈｉｇｈレベルで示す。）とする。図示する例では、第４読出タイミングＴＲ４では、読み出しが有効ではないため、第９信号ＳＧ９は、「０」（図では、Ｌｏｗレベルで示す。）となる。
【００９５】
したがって、第５信号ＳＧ５が示す値（図では、「８」である。）の数のデータが読み出されると、読み出し処理は、終了する。例えば、第５読出タイミングＴＲ５が、読み出しが終了した場合の例である。
【００９６】
また、アービタ回路は、第４信号ＳＧ４と、第５信号ＳＧ５と、第６信号ＳＧ６とを同一のタイミングで出力、すなわち、以下のように送信する場合が多い。
【００９７】
図１０は、本発明の一実施形態に係る書き込みアクセスの別の一例を説明するタイミングチャートである。図示する例は、バーストにて、データを書き込み場合の例である。
【００９８】
図示するように、第１書込タイミングＴＷ１にて、第４信号ＳＧ４と、第５信号ＳＧ５と、第６信号ＳＧ６とが送信される。
【００９９】
図示するように、第４信号ＳＧ４は、書き込まれるデータ容量に応じて、アドレスがカウントアップされる。一方で、第５信号ＳＧ５は、書き込まれるごとに、カウントダウンされる。このようにすると、例えば、スレーブ装置の対象がＲＡＭ等である場合には、第４信号ＳＧ４をそのまま使うと、ＲＡＭのアドレスに直接書き込みができるため、スレーブ装置への書き込み処理が行いやすくできる。
【０１００】
このような場合には、アドレスデータにおいて、オーバーフローが発生し、桁上がりが発生する場合がある。そこで、図７に示すように、識別データＤＩＤと、アドレスデータＤＡＤの間には、中間データＤＭがあるのが望ましい。中間データＤＭがあると、アドレスデータＤＡＤがオーバーフローした場合であっても、中間データＤＭによって桁上がりが吸収され、識別データＤＩＤが変更される場合を少なくできる。
【０１０１】
なお、中間データＤＭは、１ビットデータであるのが望ましい。中間データＤＭは、２ビット以上であってもよいが、１ビットデータであると、送信データＤＳＥＮ１のデータ容量を少なくすることができる。
【０１０２】
図１１は、本発明の一実施形態に係る制御装置による全体処理の一例を示すフローチャートである。例えば、システムコントローラは、以下のような処理によって、制御方法を実現する。
【０１０３】
（アクセスありか否かの判断例）
ステップＳ０１では、システムコントローラは、アクセスがありか否かを判断する。すなわち、書き込み又は読み出しのための送信データが送信されると、システムコントローラは、アクセスがあると判断する。
【０１０４】
次に、アクセスがありとシステムコントローラが判断すると（ステップＳ０１でＹＥＳ）、システムコントローラは、ステップＳ０２に進む。一方で、アクセスがないとシステムコントローラが判断すると（ステップＳ０１でＮＯ）、システムコントローラは、全体処理を終了する。
【０１０５】
（識別データの抽出例）
ステップＳ０２では、システムコントローラは、識別データを抽出する。例えば、図７に示すように、システムコントローラは、送信データＤＳＥＮ１から、識別データＤＩＤを抽出する。
【０１０６】
（識別データの出力例）
ステップＳ０３では、システムコントローラは、識別データを出力する。例えば、図７に示すように、システムコントローラは、送信データＤＳＥＮ１から抽出された識別データＤＩＤを出力する。
【０１０７】
＜制御装置の機能構成例＞
図１２は、本発明の一実施形態に係る制御装置の機能構成の一例を示す機能ブロック図である。例えば、システムコントローラＳＣＬは、抽出部ＳＣＬＦ１及び出力部ＳＣＬＦ２を備える構成である。
【０１０８】
抽出部ＳＣＬＦ１は、送信データＤＳＥＮ１から識別データＤＩＤを抽出する。例えば、抽出部ＳＣＬＦ１は、第１バスＢＳ（図４）等によって実現される。
【０１０９】
出力部ＳＣＬＦ２は、抽出部ＳＣＬＦ１によって抽出される識別データＤＩＤを出力する。例えば、出力部ＳＣＬＦ２は、第１バスＢＳ（図４）等によって実現される。
【０１１０】
このように、ＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）等において、抽出部ＳＣＬＦ１によって、送信データＤＳＥＮ１から識別データＤＩＤが抽出され、出力部ＳＣＬＦ２によって出力されると、デバックにおいて、バスを使用し、占有しているマスタ装置が判別できる。また、識別データＤＩＤによって、各マスタ装置がどの程度占有しているか等も判別することができる。したがって、デバック作業を高品質化及び短縮化することができる。
【０１１１】
また、識別データＤＩＤによって、バスを使用するデバイスを判別できるため、専用のＩＤ（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）判別端子等を有しないアービタ回路のＩＰコアを使用することができる。そのため、ＩＰコアの選択肢、すなわち、使用するデバイスの選択肢を広げることができる。
【０１１２】
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
【符号の説明】
【０１１３】
１００  画像形成装置
ＳＣＬ  システムコントローラ
ＤＳＥＮ１  送信データ
ＤＩＤ  識別データ
ＤＡＤ  アドレスデータ
ＤＭ  中間データ
【先行技術文献】
【特許文献】
【０１１４】
【特許文献１】特開２００１−１４２８６９号公報
【特許文献２】特許第３７６６３３９号公報
【図１】
2017215802.tif 000003
【図２】
2017215802.tif 000004
【図３】
2017215802.tif 000005
【図４】
2017215802.tif 000006
【図５】
2017215802.tif 000007
【図６】
2017215802.tif 000008
【図７】
2017215802.tif 000009
【図８】
2017215802.tif 000010
【図９】
2017215802.tif 000011
【図１０】
2017215802.tif 000012
【図１１】
2017215802.tif 000013
【図１２】
2017215802.tif 000014