(57)【要約】【課題】モアレの発生を低減することが可能な表示装置を提供することにある。【解決手段】表示装置は、検出電極ＲＬと、表示パターンと、検出電極に接続された検出回路と、画素電極が形成された複数の副画素領域ＳＰＲ、ＳＰＧ、ＳＰＢ、ＳＰＷと、複数の副画素領域によって構成される画素領域ＰｉｘＢ、ＰｉｘＷと、画素領域が周期的に配列した表示領域とを備える。画素領域は、複数の副画素領域として、第１色の副画素領域ＳＰＧと第２色の副画素領域ＳＰＷを含み、副画素領域は、表示領域において、Ｙ方向に配列し、検出電極には、平面視において円形または多角形の第１パターンＰＴが複数形成されており、検出電極は、表示領域内において、検出回路と電気的に接続された第１領域ＲＬＰと、検出回路から離間した第２領域ＲＬＮとを含み、第１領域ＲＬＰは、Ｘ方向に延在し、隣り合う複数の第１パターンの中心間を結ぶ仮想線ＩＬＰは、Ｘ方向に延在する。【選択図】図３
2017198729.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板にあり、導電膜を用いて形成された検出電極と導電パターンと、
前記検出電極に電気的に接続され、物体の近接または接触を検出する検出回路と、
画素電極が形成された複数の副画素領域と、
前記複数の副画素領域によって構成される画素領域と、
前記画素領域が周期的に配列した表示領域と、
を備え、
前記画素領域は、前記複数の副画素領域として、第１色の第１副画素領域と第２色の第２副画素領域を含み、
複数の前記第１副画素領域は、前記表示領域において、第１方向に配列し、
前記検出電極には、平面視において第１パターンが複数形成されており、
前記検出電極は、前記表示領域内において、前記検出回路と電気的に接続された第１領域を含み、
前記導電パターンは、前記検出電極と離間した第２領域を含み、
前記第１領域は、前記第１方向に交差する第２方向に延在し、
隣り合う前記複数の第１パターンの中心間を結ぶ仮想線は、前記第２方向に延在する、表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記第１領域と前記第２領域の境界領域は、前記第２方向に延在する、表示装置。
【請求項３】
請求項１または２に記載の表示装置において、
前記第１領域において、前記導電膜の非形成領域が前記第１パターンであり、前記第２領域において、前記導電膜の形成領域が前記第１パターンである、表示装置。
【請求項４】
請求項１〜３のいずれか１項に記載の表示装置において、
前記第２領域は、前記第１領域と前記第２領域の境界領域に、前記導電膜の形成領域である第２パターンを有し、
前記第２パターンは、前記第１パターンに相似し、前記第１パターンよりも面積が小さい、表示装置。
【請求項５】
請求項１〜３のいずれか１項に記載の表示装置において、
前記第１領域は、前記第１領域と前記第２領域の境界領域に、前記導電膜の形成領域である第３パターンを有し、前記第３パターンは、前記第１領域における前記第１パターンとは異なる形状を有している、表示装置。
【請求項６】
請求項１〜５のいずれか１項に記載の表示装置において、
前記表示装置は、平面視で見たとき、前記第１領域および前記第２領域の外側に配置され、遮光膜が重畳した周辺領域を備え、
前記検出電極は、前記周辺領域において、前記第１領域の外側に位置する第３領域と、前記第２領域の外側に位置する第４領域とを備え、前記第３領域は、前記第１パターンが存在せずに、前記検出回路に電気的に接続され、前記第４領域は、前記第１パターンが存在し、前記検出回路とは電気的に分離されている、表示装置。
【請求項７】
請求項６に記載の表示装置において、
前記検出電極は、前記周辺領域において、前記第１領域と前記第３領域との間に、前記第１パターンが存在する第５領域を備える、表示装置。
【請求項８】
請求項１〜７のいずれか１項に記載の表示装置において、
前記画素領域は、副画素領域として、第３色の第３副画素領域を含み、
平面視で見たとき、前記検出電極における前記第１パターンは、前記第１副画素領域、前記第２副画素領域及び前記第３副画素領域と重畳している、表示装置。
【請求項９】
請求項１〜８のいずれか１項に記載の表示装置において、
前記第２副画素領域は、白色の副画素領域である、表示装置。
【請求項１０】
請求項１〜９のいずれか１項に記載の表示装置において、
複数の前記第１パターンの間の中心間の距離を分子とし、画素領域の中心間の距離を分母としたときの、距離の比は、０．８を超え、０．９５未満の範囲に存在する、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に外部物体の近接または接触を検出することが可能なタッチ検出機能付き表示装置に関する。
【背景技術】
【０００２】
近年、いわゆるタッチパネルと呼ばれる、外部物体の近接または接触（以下、便宜的にタッチとも称する）を検出可能なタッチ検出装置が注目されている。タッチ検出装置は、液晶表示装置と一体化され、タッチ検出機能付き表示装置として提供される。外部物体のタッチを検出する方式としては、静電容量方式が知られている。静電容量方式のタッチ検出機能付き表示装置においては、駆動電極と交差するように検出電極が配置される。駆動電極と検出電極とが交差することにより、交差部に容量が形成され、指等の外部物体が、この交差部をタッチすることにより、交差部の容量に蓄積される電荷量が変化するのを検出して、外部物体のタッチを検出する。
【０００３】
特許文献１には、平面視で多角形の孔が互いに離間してマトリクス状に配置された検出電極を備えたタッチパネルが示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−３５１２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
多角形の孔がマトリクス状に配置された検出電極においては、多角形の孔の部分と孔が配置されていない部分との間で、透過率に差が生じる。一方、カラーで、画像を表示する場合、１個の画素は例えば３原色に対応する３個の副画素によって構成される。３原色のうち、緑色は、他の色に比べて輝度が高いため、緑色に対応する副画素が、検出電極の透過率が高い部分に集中すると、干渉縞（以下、モアレとも称する）が発生することが危惧される。
【０００６】
特許文献１には、３原色に対応する副画素は開示されておらず、副画素と検出電極との関係も開示されていない。
【０００７】
本発明の目的は、モアレの発生を低減することが可能な表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様に係わる表示装置は、絶縁性基板にあり、導電膜を用いて形成された検出電極と導電パターンと、検出電極に電気的に接続され、物体の近接または接触を検出する検出回路と、画素電極が形成された複数の副画素領域と、複数の副画素領域によって構成される画素領域と、画素領域が周期的に配列した表示領域とを備える。ここで、画素領域は、複数の副画素領域として、第１色の第１副画素領域と第２色の第２副画素領域を含み、複数の第１副画素領域は、表示領域において、第１方向に配列し、検出電極には、平面視において第１パターンが複数形成されており、検出電極は、表示領域内において、検出回路と電気的に接続された第１領域を含み、導電パターンは、検出電極と離間した第２領域を含み、第１領域は、第１方向に交差する第２方向に延在し、隣り合う複数の第１パターンの中心間を結ぶ仮想線は、第２方向に延在している。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係わる表示装置の構成を示す分解斜視図である。
【図２】実施の形態１に係わる表示装置の断面を示す断面図である。
【図３】（Ａ）および（Ｂ）は、実施の形態１に係わる表示モジュールの平面図である。
【図４】（Ａ）および（Ｂ）は、実施の形態１に係わる検出電極の構成を示す平面図である。
【図５】（Ａ）および（Ｂ）は、実施の形態１に係わる検出電極の平面図である。
【図６】（Ａ）および（Ｂ）は、実施の形態１に係わる表示領域の平面図である。
【図７】（Ａ）〜（Ｃ）は、表示装置におけるモアレの評価結果を示す図である。
【図８】実施の形態１に係わる検出電極の配列を示す平面図である。
【図９】実施の形態２に係わる検出電極の構成を示す平面図である。
【図１０】実施の形態２の変形例１に係わる検出電極の構成を示す平面図である。
【図１１】実施の形態２の変形例２に係わる検出電極の構成を示す平面図である。
【図１２】実施の形態２の変形例３に係わる検出電極の構成を示す平面図である。
【図１３】（Ａ）〜（Ｃ）は、モアレの発生を説明する説明図である。
【発明を実施するための形態】
【００１０】
以下、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまでも一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
【００１１】
また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１２】
（実施の形態１）
＜表示装置の構成＞
図１は、実施の形態１に係わる液晶表示装置（以下、表示装置と称する）の構成を示す分解斜視図である。表示装置１は、表示モジュール２と、表示領域６と表示領域６を囲むように設けられた非表示領域７を有するパネル３とを備えている。なお、表示装置は偏光板を備えているが、各図面において偏光板は省略している。
【００１３】
表示モジュール２は、絶縁性のＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）基板（以下、第１基板または第１絶縁性基板とも称する）ＴＧＢと絶縁性のＣＦ（Ｃｏｌｏｒ  Ｆｉｌｔｅｒ）基板（以下、第２基板または第２絶縁性基板とも称する）ＣＧＢを備えている。図１において、ＴＦ１は、第１基板ＴＧＢの第１主面を示し、ＴＦ２は、第１主面ＴＦ１と対向する第２主面を示している。また、ＣＦ１は、第２基板ＣＧＢの第１主面を示し、ＣＦ２は、第１主面ＣＦ１と対向する第２主面を示している。本明細書においては、パネル３側から、第１基板ＴＧＢの第１主面ＴＦ１および第２基板ＣＧＢの第１主面ＣＦ１を見た状態を、平面視として説明する。また、図１において、符合Ｙが付された矢印は、Ｙ方向（第１方向）を示し、符合Ｘが付された矢印は、Ｙ方向と交差するＸ方向（第２方向）を示している。
【００１４】
第１基板ＴＧＢの第１主面ＴＦ１には、Ｘ方向に延在し、Ｙ方向に平行に配置された複数の走査線ＧＬと、Ｙ方向に延在し、Ｘ方向に平行に配置された複数の信号線ＳＬと、Ｙ方向に延在し、Ｘ方向に平行に配置された複数の駆動電極ＴＬが形成されている。平面視で見たとき、走査線ＧＬに対して、信号線ＳＬと駆動電極ＴＬは、交差しているが、走査線ＧＬ、信号線ＳＬおよび駆動電極ＴＬは、互いに電気的に分離されている。信号線ＳＬのそれぞれと走査線ＧＬのそれぞれとが交差する領域が、副画素領域とされる。この実施の形態１においては、平面視で見たとき、Ｘ方向に隣接して配置された３個の副画素領域によって、１個の画素領域が構成されている。
【００１５】
走査線ＧＬと信号線ＳＬのそれぞれの交差領域が、副画素領域となる。よって、パネル３の表示領域６に対応する表示モジュール２の領域、すなわち表示モジュール２の表示領域には、上記した副画素領域が行列状に配置されていることになる。また、３個の副画素領域によって画素領域が構成されているため、表示モジュール２の表示領域には、画素領域が周期的に配列されていることになる。
【００１６】
第２基板ＣＧＢにおいて、図示していない液晶層およびカラーフィルタ等を介して、第２基板ＣＧＢの第２主面ＣＦ２が、第１基板ＴＧＢの第１主面ＴＦ１に対向している。第２基板ＣＧＢの第１主面ＣＦ１には、Ｘ方向に延在し、Ｙ方向に並列に配置された複数の検出電極ＲＬが形成されている。図１において、符号８は、検出電極ＲＬに接続された信号配線を示している。検出電極ＲＬは、信号配線８およびフレキシブルケーブル９およびコネクタ１０を介して、フレキシブルケーブル５に搭載された検出回路ＤＥＴに電気的に接続されている。なお、図１において、符号ＳＨＬは、第２基板ＣＧＢの第１主面ＣＦ１に形成されたシールド配線を示している。ノイズ等による誤動作を低減するために、シールド配線ＳＨＬは、平面視で見たとき、検出電極ＲＬを囲むように配置されている。
【００１７】
パネル３において、非表示領域７の裏面には、遮光膜ＢＭＣが形成されている。パネル３は、その裏面が、第２基板ＣＧＢの第１主面ＣＦ１に対向するように、第２基板ＣＧＢに搭載される。
【００１８】
図１において、符号４は、第１基板ＴＧＢに搭載された半導体装置を示している。半導体装置４は、走査線ＧＬ、駆動電極ＴＬおよび信号線ＳＬに接続されている。半導体装置４は、表示の際には、第１基板ＴＧＢに接続されたフレキシブルケーブル５を介して、画像信号を信号線ＳＬに供給する。そして、信号線ＳＬに供給された画像信号は、図２における薄膜トランジスタＴｒを介して、画素電極ＧＥＤに供給される。また、表示の際、半導体装置４は、順次、走査線ＧＬを選択するとともに、表示用の駆動信号を駆動電極ＴＬへ供給する。これにより、選択された走査線ＧＬと信号線ＳＬとの交差部にある副画素領域における液晶層が、画素電極ＧＥＤに供給された画像信号に応じて変位する。第２基板ＣＧＢの第２主面ＣＦ２において、副画素領域に対応する領域には、カラーフィルタが形成されている。変位された液晶層を透過した光が、第２基板ＣＧＢおよび検出電極ＲＬを介して、パネル３の表示領域６に伝わり、カラーの画像として表示される。
【００１９】
タッチを検出する際には、半導体装置４が、選択された駆動電極ＴＬに検出用の駆動信号を供給する。検出電極ＲＬと選択された駆動電極ＴＬとの間で、検出用の駆動信号の変化に応じた電界が発生し、外部物体が選択された駆動電極ＴＬの近傍をタッチしているか否かに応じた検出信号が、検出電極ＲＬに発生する。検出電極ＲＬにおける検出信号は、検出回路ＤＥＴに供給され、タッチされた位置が抽出される。
【００２０】
図２は、図１に示したＡ−Ａ’断面を模式的に示す断面図である。図２には、図１に示した表示モジュール２に、液晶層およびカラーフィルタを介して、パネル３が積層された状態の断面が示されている。
【００２１】
図２において、ＳＰＲ、ＳＰＧおよびＳＰＢは、副画素領域を示しており、副画素領域ＳＰＲ、ＳＰＧおよびＳＰＢは、ＴＦＴ薄膜トランジスタＴｒと、ＴＦＴ薄膜トランジスタＴｒのソース電極に接続された画素電極ＧＥＤを備えている。ＴＦＴ薄膜トランジスタＴｒは、第１基板ＴＧＢの第１主面ＴＦ１に形成されたポリシリコン半導体層１１、ポリシリコン半導体層１１に形成されたゲート絶縁膜１２、ゲート電極１３、ソース電極１４およびドレイン電極１５を備えている。ゲート電極１３は、走査線ＧＬに接続され、ドレイン電極１５は、信号線ＳＬに接続されている。絶縁膜１６と１７を介して、ＴＦＴ薄膜トランジスタＴｒの上方に、駆動電極ＴＬが配置され、絶縁膜１８を介して、駆動電極ＴＬの上方に、画素電極ＧＥＤが配置されている。画素電極ＧＥＤは、走査線ＧＬによって選択されることにより、ＴＦＴ薄膜トランジスタＴｒを介して、信号線ＳＬに接続され、画像信号が供給される。
【００２２】
画素電極ＧＥＤの上方に、液晶層ＥＥＬ、カラーフィルタＣＦＴの順に配置され、カラーフィルタＣＦＴの上方に、第２基板ＣＧＢが配置され、第２基板ＣＧＢの第１主面ＣＦ１に検出電極ＲＬが形成されている。さらに、検出電極ＲＬの上方に、パネル３が搭載されている。
【００２３】
カラーフィルタＣＦＴは、この実施の形態１においては、４種類のフィルタを有している。すなわち、カラーフィルタＣＦＴは、緑色（第１色）のフィルタＣＦＧ、青色のフィルタＣＦＢ、赤色（第３色）のフィルタＣＦＲおよび白色（第２色）のフィルタＣＦＷを備えている。副画素領域においては、画素電極ＧＥＤの上方に、対応するフィルタが配置され、液晶層ＥＥＬからの光のうち、対応する色を透過する。例えば、フィルタＣＦＧを有する副画素領域ＳＰＧは、液晶層ＥＥＬからの光のうち、緑色を透過させる。他のフィルタＣＦＢ、ＣＦＲおよびＣＦＷを有する副画素領域ＳＰＢ、ＳＰＲおよびＳＰＷも同様である。副画素領域のそれぞれは、配置されたフィルタの色に対応した色を透過するため、副画素領域ＳＰＧは、緑色（第１色）の副画素領域（第１副画素領域）と見なすことができ、副画素領域ＳＰＢは、青色の副画素領域と見なすことができる。また、副画素領域ＳＰＲは、赤色（第３色）の副画素領域（第３色副画素領域）と見なすことができ、副画素領域ＳＰＷは、白色（第２色）の副画素領域（第２副画素領域）と見なすことができる。
【００２４】
なお、図２において、符号ＢＭＩは、隣り合うフィルタ間に設けられた遮光膜（ブラックマトリクスとも称される）を示している。また、図１において、符号２−Ｒおよび２−Ｌは、表示モジュール２の長辺を示している。
【００２５】
＜副画素領域と検出電極の概要＞
次に、図１において破線で囲んだ表示領域ＢＢを例にして、副画素領域と検出電極との関係を説明する。図３は、実施の形態１に係わる表示モジュールの平面図であり、表示領域ＢＢを拡大した平面図である。図３（Ａ）は、表示領域ＢＢに配列されている副画素領域の平面図であり、図３（Ｂ）は、表示領域ＢＢに配置されている検出電極の平面図である。
【００２６】
図３（Ａ）において、右下がりの斜線で埋めた破線ブロックは、赤色の副画素領域ＳＰＲを示し、右上がりの斜線で埋めた破線ブロックは、緑色の副画素領域ＳＰＧを示している。同様に、横方向の線で埋めた破線ブロックは、青色の副画素領域ＳＰＢを示し、右上がりおよび右下がりの斜線で埋めた破線ブロックは、白色の副画素領域ＳＰＷを示している。本明細書では、他の図面においても、副画素領域を示す場合、同じ表示方法で、それぞれの色の副画素領域を示している。なお、図面が複雑になるのを避けるために、図３（Ａ）では、Ｘ方向に沿って配置された１行目の副画素領域についてのみ、符合が付されている。
【００２７】
この実施の形態１では、Ｘ方向に隣り合うように配置された３個の副画素領域によって、１個の画素領域が構成されている。図３（Ａ）において、一点鎖線で囲んだ領域が、画素領域を示している。この一点鎖線は、３個の副画素領域を囲む遮光膜を示していると見なすことができる。また、この実施の形態１においては、副画素領域の組合せによって、２種類の画素領域が、表示領域ＢＢに配列されている。すなわち、Ｘ方向に沿って、ＳＰＲ、ＳＰＧおよびＳＰＢの順に、副画素領域が配置された第１画素領域ＰｉｘＢと、Ｘ方向に沿って、ＳＰＲ、ＳＰＧおよびＳＰＷの順に、副画素領域が配置された第２画素領域ＰｉｘＷである。第１画素領域ＰｉｘＢでは、緑色の副画素領域ＳＰＧの隣に青色の副画素領域ＳＰＢが配置されている。一方で、第２画素領域ＰｉｘＷでは、青色の副画素領域ＳＰＢの代わりに、緑色の副画素領域ＳＰＧの隣には、白色の副画素領域ＳＰＷが配置されている。このように青色の副画素領域ＳＰＢの代わりに、白色の副画素領域ＳＰＷを用いることにより、明度の向上が図られている。
【００２８】
第１画素領域ＰｉｘＢおよび第２画素領域ＰｉｘＷのいずれにおいても、副画素領域ＳＰＲ、ＳＰＧ、ＳＰＢ、ＳＰＷは、Ｘ方向に沿って配列されている。すなわち、副画素領域の配列方向ＳＰＤは、Ｘ方向となる。なお、以下の説明において、第１画素領域と第２画素領域とを区別する必要がない場合には、ＰｉｘＢおよびＰｉｘＷを、単に画素領域とも称する。
【００２９】
第１画素領域ＰｉｘＢと第２画素領域ＰｉｘＷは、図３（Ａ）に示すように、Ｘ方向およびＹ方向のそれぞれにおいて、交互に配置されている。すなわち、第１画素領域ＰｉｘＢと第２画素領域ＰｉｘＷが、Ｘ方向に沿って交互に配列され、さらにＹ方向に沿っても交互に配列されている。
【００３０】
走査線ＧＬのそれぞれは、Ｘ方向に延在し、同じ行に配置されている複数の副画素領域に接続されている。また、信号線ＳＬのそれぞれは、Ｙ方向に延在し、同じ列に配置されている副画素領域に接続されている。同じ列に配置された第１画素領域ＰｉｘＢと第２画素領域ＰｉｘＷにおいて、緑色（第１色）の副画素領域ＳＰＧは、互いに同じ信号線ＳＬに接続され、赤色の副画素領域ＳＰＲも、互いに同じ信号線ＳＬに接続され、青色（第３色）の副画素領域ＳＰＢと白色（第２色）の副画素領域ＳＰＷも、互いに同じ信号線に接続される。そのため、平面視で見たとき、複数の緑色の副画素領域ＳＰＧは、表示領域において、検出電極ＲＬが延在するＸ方向とは交差するＹ方向に配列されていることになる。同様に、複数の赤色の副画素領域ＳＰＲも、表示領域において、Ｙ方向に配列され、青色の副画素領域ＳＰＢ（第３色）と白色（第２色）の副画素領域ＳＰＷも、表示領域においてＹ方向に配列されている。
【００３１】
平面視で見たとき、検出電極ＲＬは第１領域ＲＬＰを備え、導電パターンＣＰ（非検出電極）は第２領域ＲＬＮを備えており、複数の第１画素領域ＰｉｘＢ、第２画素領域ＰｉｘＷと重なるように、Ｘ方向に延在している。次に、図３（Ｂ）を用いて、検出電極ＲＬの構造を説明する。図３（Ｂ）には、２個の検出電極ＲＬが示されている。
【００３２】
第１領域ＲＬＰと第２領域ＲＬＮには、平面視で見たとき、円形の第１パターンＰＴが複数形成されている。第１領域ＲＬＰには、検出電極を構成する光透過性が高い導電膜、例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜が、Ｘ方向に沿って配置されている。このＩＴＯ膜に、ＩＴＯ膜（導電膜）を形成しない非形成領域が、円形の第１パターンＰＴとして形成されている。この第１領域ＲＬＰは、図１に示した検出回路ＤＥＴに電気的に接続されている。一方、第２領域ＲＬＮには、検出電極を構成するＩＴＯ膜が、円形の第１パターンＰＴとして複数形成されている。言い換えると、第２領域ＲＬＮには、複数の第１パターンＰＴに対応する複数の形成領域が存在し、それぞれの形成領域に、ＩＴＯ膜（導電膜）が形成されていると見なすことができる。この第２領域ＲＬＮは、検出電極と離間されており、検出回路ＤＥＴとは電気的に離間されている。図３（Ｂ）では、ＩＴＯ膜が形成されている形成領域は、ドットで埋められており、非形成領域には、ドットが付されていない。なお、以下、導電膜をＩＴＯ膜という名称で記載する場合がある。しかし、導電膜の材料は、ＩＴＯのみに限定されるわけではなく、他の金属や金属酸化物でも良い。
【００３３】
図３（Ｂ）において、符号ＩＬＰは、第１領域ＲＬＰに形成された複数の第１パターンＰＴにおいて、隣り合うは第１パターンＰＴ間の中心点を結ぶ仮想直線（以下、仮想線とも称する）を示している。同様に、符号ＩＬＮは、第２領域ＰＬＮに形成された複数の第１パターンＰＴにおいて、隣り合う第１パターンＰＴ間の中心点を結ぶ仮想線を示している。この仮想線ＩＬＰおよびＩＬＮは、Ｘ方向に延在しており、この仮想線ＩＬＰ、ＩＬＮに沿って、複数の第１パターンＰＴが形成されていることになる。また、ＢＤＬは、第１領域ＲＬＰと第２領域ＲＬＮとの境界を示し、Ｘ方向へ延在している。なお、この仮想線ＩＬＰ，ＩＬＮは最近接の第１パターンＰＴの中心点を結ぶ仮想直線である。
【００３４】
上記したように、副画素領域の配列方向ＳＰＤは、Ｘ方向であり、検出電極の第１領域ＲＬＰおよび第２領域ＲＬＮのそれぞれにおける第１パターンＰＴも、Ｘ方向に延在する仮想線ＩＬＰ、ＩＬＮに沿って形成されている。よって、複数の第１パターンＰＴの配列方向も、Ｘ方向となる。すなわち、副画素領域の配列方向ＳＰＤと、第１パターンＰＴの配列方向とが同じになる。見方を変えて、Ｙ方向に配列された隣り合う画素領域を見た場合、例えば緑色（第１色）の副画素領域ＳＰＧは、Ｙ方向に配列されている。そのため、同色（第１色）の副画素領域の配列方向（以下、同色副画素配列方向とも称する）ＳＳＤと、複数の第１パターンＰＴの配列方向とは、交差することになる。Ｙ方向に配列されている画素領域において、同色の副画素領域、例えば緑色の副画素領域ＳＰＧは、同じ信号線ＳＬに接続されている。そのため、本実施の形態では、同色副画素配列方向ＳＳＤは、信号線ＳＬの延在するＹ方向と見なすこともできる。
【００３５】
検出電極ＲＬの第１領域ＲＬＰおよび第２領域ＲＬＮにおいて、第１パターンＰＴが形成されている領域と形成されていない領域とでは、例えば光の透過率が異なる。実施の形態１においては、隣り合う第１パターンＰＴの中心点を結ぶ仮想線ＩＬＰ、ＩＬＮが、同色副画素配列方向ＳＳＤ（すなわち信号線ＳＬの延在方向）と交差する方向に延在する。よって、特定の同色が強調されるのを防ぐことが可能となり、後述するモアレを低減することが可能となる。
【００３６】
＜検出電極の構成＞
次に、検出電極ＲＬの具体的な構成を説明する。図４は、実施の形態１に係わる検出電極ＲＬの構成を示す平面図である。図４（Ａ）は、表示領域に配列された画素領域ＰｉｘＢ、ＰｉｘＷと重なった状態の検出電極ＲＬ、導電パターンＣＰの平面図であり、図４（Ｂ）は、図４（Ａ）から画素領域ＰｉｘＢ、ＰｉｘＷを除いた状態の平面図である。画素領域符号ＰｉｘＢ、ＰｉｘＷは、表示領域において、行列を構成するように、周期的に配列されている。図４（Ａ）において、符号ＰＰＸは、Ｘ方向に配列されている隣り合う画素領域の中心間のピッチ（以下、Ｘ方向画素ピッチとも称する）を示している。また、符号ＰＰＹは、Ｙ方向に配列されている隣り合う画素領域の中心間のピッチ（以下、Ｙ方向画素ピッチとも称する）を示している。なお、図４において、符号ＰＴＲは、複数の第１パターンＰＴのうち、赤色の副画素領域ＳＰＲ、緑色の副画素領域ＳＰＧおよび青色の副画素領域ＳＰＢに重畳した第１パターンを示している。
【００３７】
図４（Ｂ）において、符号ＣＴＰは、平面視で見たとき、円形の第１パターンＰＴの中心点を示している。検出電極ＲＬを構成する第１領域ＲＬＰおよび第２領域ＲＬＮに、破線で示すような仮想正三角形ＩＲＴが敷き詰められ、仮想正三角形ＩＲＴのそれぞれの頂点に、第１パターンＰＴの中心点ＣＴＰが重なるように、第１パターンＰＴが配置される。図５を用いて、第１領域ＲＬＰおよび第２領域ＲＬＮに配列される第１パターンＰＴを説明する。
【００３８】
図５は、実施の形態１に係わる検出電極の平面図である。図５（Ａ）は、第１領域ＲＬＰの平面図であり、図５（Ｂ）は、第２領域ＲＬＮの平面図である。
【００３９】
図５（Ａ）において、仮想正三角形ＩＲＴのそれぞれの辺ＰＴＤ１〜ＰＴＤ３は、互いに同じ長さを有している。平面視で見たとき、仮想正三角形ＩＲＴの一辺ＰＴＤ１が、同色副画素配列方向ＳＳＤと交差する方向、言い換えるならば信号線ＳＬと交差する方向（Ｘ方向）に延在するように、複数の仮想正三角形ＩＲＴが、第１領域ＲＬＰに配列される。
【００４０】
第１領域ＲＬＰに配列された仮想正三角形ＩＲＴのそれぞれの頂点に、第１パターンＰＴの中心点ＣＴＰが重なるように、第１パターンＰＴが配置される。これにより、隣り合う第１パターンＰＴの中心点ＣＴＰを結ぶ仮想線ＩＬＰは、Ｘ方向に延在することになる。図５（Ａ）において、ＰＴＨは、第１パターンＰＴの半径を示し、ＰＴＩは、第１パターンＰＴ間の距離を示し、ＰＴＬは、仮想線ＩＬＰ間の距離を示している。
【００４１】
ここで、距離ＰＴＩは、第１パターンＰＴの外周間の距離を表し、辺ＰＴＤ１〜ＰＴＤ３は、隣り合う第１パターンＰＴ間のピッチを表すことになる。以下、隣り合う第１パターンＰＴ間のピッチを、パターン間ピッチＰＴＤとも称する。
【００４２】
第１領域ＲＬＰにおいては、導電膜（ＩＴＯ膜）を形成しない非形成領域が、第１パターンＰＴであるため、第１パターンＰＴの内側には、導電膜が形成されず、第１パターンＰＴの外側に、導電膜が形成されている。副画素配列方向ＳＳＤと交差するように配置された一辺ＰＴＤ１を有する仮想正三角形ＩＲＴの頂点に中心点ＣＴＰが重なるようにして、第１パターンＰＴが配置されている。そのため、Ｙ方向で隣り合う第１パターンＰＴの行間には、第１パターンＰＴが配列されていない領域ＰＬＬが形成され、この領域ＰＬＬには、導電膜が形成されていることになる。
【００４３】
第１領域ＲＬＰを例にして説明したが、第２領域ＲＬＮにおいても、同様に、仮想正三角形ＩＲＴの頂点に、第１パターンＰＴの中心点が重なるように、第１パターンＰＴは配列されている。第１領域ＲＬＰと異なる点は、第２領域ＲＬＮでは、第１パターンＰＴの内側に導電膜（ＩＴＯ膜）が形成され、第１パターンＰＴの外側には、導電膜が形成されていないことである。
【００４４】
第１領域ＲＬＰと第２領域ＲＬＮとで、表示特性に差が生じないようにするために、第１領域ＲＬＰにおける単位面積当たりの導電膜の面積と、第２領域ＲＬＮにおける単位面積当たりの導電膜の面積とが同じになるようにされている。すなわち、図５（Ａ）において、仮想正三角形ＩＲＴから、仮想正三角形ＩＲＴと第１パターンＰＴとが重なった領域を引いた残りの領域ＲＬＰＳ（濃いドットの領域）の面積と、図５（Ｂ）において、仮想正三角形ＩＲＴと第１パターンＰＴとが重なった領域の合計面積ＲＬＮＳ（濃いドットの領域）とが同じになるようにされている。
【００４５】
＜モアレ発生の低減＞
図３で説明した同色副画素配列方向ＳＳＤと、検出電極に形成されている第１パターンＰＴの配列方向とが、一致する場合、モアレが発生する。これに対して、実施の形態１では、同色副画素配列方向ＳＳＤと、第１パターンＰＴの配列方向とが交差することにより、モアレの発生を低減することが可能となる。
【００４６】
図１３は、モアレの発生を説明する説明図である。図１３（Ａ）は、検出電極ＲＬにおける第２領域ＲＬＮを平面視で見たときの平面図である。副画素領域ＳＰＲ、ＳＰＧ、ＳＰＢ（ＳＰＷ）の配列は、Ｘ方向に沿って配置されている。緑色の副画素領域ＳＰＧのような同色副画素配列方向ＳＳＤは、図３と同様に、Ｙ方向である。一方、第１パターンＰＴは、図１３（Ａ）において、破線で示された仮想正三角形ＩＲＴの頂点に、中心点が重なるように、配列されている。図１３（Ａ）では、仮想正三角形ＩＲＴの辺ＰＴＤ１は、図４および図５と異なり、副画素配列方向ＳＳＤと交差する方向に配置されず、信号線ＳＬと平行する方向（Ｙ方向）に配置されている。これにより、同色副画素配列方向ＳＳＤ、すなわち信号線ＳＬの延在方向と、第１パターンＰＴの配列方向とが一致することになる。なお、図１３（Ａ）においても、ＩＬＮは、隣り合う複数の第１パターンＰＴの中心点を結ぶ仮想線ＩＬＮを示している。
【００４７】
図１３に示すように、信号線ＳＬの延在方向と、第１パターンＰＴの中心点を結ぶ仮想線ＩＬＮの延在方向が平行している第１パターンＰＴの配列を、以降、信号線平行パターンとも称する。これに対して、図５で説明したように、信号線ＳＬの延在方向と、第１パターンＰＴの中心点を結ぶ仮想線ＩＬＰ、ＩＬＮの延在方向が、交差している第１パターンＰＴの配列を、以降、信号線交差パターンとも称する。
【００４８】
図１３（Ａ）に示すように、Ｙ方向に延在する仮想線ＩＬＮに沿って、隣り合う第１パターンが配置されると、第１パターンＰＴが配置されていない領域が、Ｙ方向に延在することになる。図１３（Ｂ）は、第１パターンＰＴが配置されている領域と配置されていない領域を、模式的に示した図である。図１３（Ｂ）においては、第１パターンＰＴが配置されている領域が、ＩＴＹで示され、第１パターンＰＴが配置されていない領域が、ＩＴＮで示されている。図１３（Ａ）は、第２領域ＲＬＮを示しているため、図１３（Ｂ）において、領域ＩＴＹは、第２基板ＣＧＢ上で、ＩＴＯ膜の形成されている領域を示し、領域ＩＴＮは、ＩＴＯ膜の形成されていない領域を示していることになる。
【００４９】
ＩＴＯ膜が形成されていない領域ＩＴＮは、ＩＴＯ膜が形成された領域ＩＴＹに比べて透過率が高くなる。そのため、平面視で見たとき、表示領域に配列された副画素領域のうち、ＩＴＯ膜の形成されていない領域ＩＴＮと重なった副画素領域における色が、領域ＩＴＹと重なった副画素領域における色よりも、強調されて視認されることになる。同色の副画素領域の配列方向と、第１パターンの配列方向とが、同じであるため、同じ色が、領域ＩＴＮから視認されることになる。図１３（Ａ）では、緑色の副画素領域ＳＰＧの配列が、領域ＩＴＮと重なっている状態が示されている。そのため、図１３（Ｃ）に示すように、連続的に存在する領域ＩＴＮのそれぞれから緑色Ｇが視認され、モアレが発生することになる。
【００５０】
図１３においては、領域ＩＴＮが副画素領域ＳＰＧと重なるように配列されている。しかし、仮に領域ＩＴＮが副画素領域ＳＰＢやＳＰＲと重なった場合、青色や赤色のモアレが発生する。なお、副画素領域ＳＰＲ、ＳＰＧ、ＳＰＢおよびＳＰＷからの色を見た場合、緑色の輝度又は明度が、赤色および青色の輝度又は明度に比べて高い。よって、緑色のモアレは、赤色や青色のモアレよりも発生しやすい。さらに、白色の副画素領域ＳＰＷは、隣接する副画素領域の輝度を事実上向上させる。よって、白色の副画素領域ＳＰＷに隣り合った他の副画素領域（赤、青、緑色）が、領域ＩＴＮと重なることにより、より顕著にモアレが発生する。また、図１３では、第２領域ＲＬＮを例にして説明したが、第１領域ＲＬＰにおいても、同様にモアレが発生し、畳模様のモアレが発生することになる。上述のように、モアレが発生し易い領域に対しては、本明細書に開示のモアレ対策を行う必要がある。
【００５１】
図６は、図５で説明したように、Ｘ方向に延在する仮想線ＩＬＮに、第１パターンＰＴの中心点が重なるように、第１パターンＰＴを配列させた場合の表示領域の平面図である。すなわち、図６は、第１パターンＰＴが、信号線交差パターンで配列されている場合を示している。図６（Ａ）においても、複数の第１パターンＰＴが配列された検出電極ＲＬの第２領域ＲＬＮが示されている。同色副画素配列方向ＳＳＤは、図３と同様に、Ｙ方向である。仮想正三角形ＩＲＴは、その一辺ＰＴＤ１が、信号線ＳＬと交差するように配置され、仮想正三角形ＩＲＴの頂点に、第１パターンＰＴの中心点が重なるように、第１パターンＰＴが配列されている。これにより、隣り合う第１パターンＰＴの中心点を結ぶ仮想線ＩＬＮは、Ｘ方向に延在することになる。その結果、同色副画素配列方向ＳＳＤと、隣り合う第１パターンＰＴの配列方向とは、交差することになる。
【００５２】
これにより、図１３で説明したように、Ｘ方向に沿って、第１パターンＰＴが配置されている領域と、配置されていない領域とが生じるのを防ぐことが可能となる。すなわち、第１パターンＰＴが配置されていない領域が、Ｙ方向に延在するのを防ぐことができる。その結果、同色の副画素領域と、第１パターンＰＴが配置されていない領域が、重なるのを防ぐことが可能となり、モアレが発生するのを低減することが可能となる。
【００５３】
Ｘ方向に延在する仮想線ＩＬＮに沿って、第１パターンＰＴが配列されるため、図６（Ｂ）に示すように、Ｙ方向に沿って、第１パターンＰＴが配置されている領域ＩＴＹと、配置されていない領域ＩＴＮとが発生することになる。すなわち、第１パターンＰＴが配置されていない領域が、Ｘ方向に延在することになる。この場合、例えば透過率が高くなる領域ＩＴＹは、副画素領域ＳＰＲ、ＳＰＧ、ＳＰＢおよびＳＰＷと重なることになる。よって、領域ＩＴＹを介して視認される色は、これらの副画素領域の色の合成となることになる。その結果、Ｙ方向に沿って、領域ＩＴＹと領域ＩＴＮが発生していても、同一色の副画素領域が分散されることで、モアレの発生を低減することが可能となる。なお、図６（Ｂ）に示した領域ＩＴＹは、図５（Ｂ）に示した領域ＰＬＬに相当する。
【００５４】
図６では、第２領域ＲＬＮを例にして、モアレの発生を低減することが可能であることを説明したが、第１領域ＲＬＰにおいても、同様にモアレの発生を低減することが可能である。
【００５５】
この実施の形態１においては、上記したＸ方向画素ピッチＰＰＸとＹ方向画素ピッチＰＰＹは、同じ長さにされている。そのため、ここでは、Ｘ方向画素ピッチＰＰＸとＹ方向画素ピッチＰＰＹの両方を纏めて、画素ピッチＰＰＤと称する。画素ピッチＰＰＤと上記したパターン間ピッチＰＴＤを最適化することにより、例えば、図６（Ｂ）で示した領域ＩＴＮを減らすことが可能となり、モアレの発生をより低減することが可能である。
【００５６】
＜画素ピッチＰＰＤとパターン間ピッチＰＴＤ＞
本発明者は、信号線平行パターンおよび信号線交差パターンのそれぞれについて、画素ピッチＰＰＤおよびパターン間ピッチＰＴＤを変えながら、モアレの発生を評価した。図７は、評価の結果を示す図である。図７（Ａ）は、信号線交差パターンの場合を示し、図７（Ｂ）は、信号線平行パターンの場合を示している。評価においては、画素ピッチＰＰＤを、４２．８３μｍ、４９．２８μｍ、６３．００μｍ、６５．７０μｍ、７４．０５μｍ、７４、８５μｍ、７５．００と変更し、それぞれの画素ピッチＰＰＤのときに、パターン間ピッチＰＴＤを、５０．５μｍ、５４．５μｍ。５８．０μｍ、６２．０μｍ、６６．０μｍ、７７．０μｍと変更しながら、モアレの発生を評価した。評価の結果は、図７（Ａ）および（Ｂ）のそれぞれにおいて、画素ピッチＰＰＤとパターン間ピッチＰＴＤとの交差部に評価値として表している。ここでは、評価値が、小さいほどモアレの発生は低減されていることを示している。
【００５７】
図７（Ｂ）に示すように、信号線平行パターンでは、実験例１０および１１において、パターン間ピッチが、５８．０μｍのときに、評価値が“１”となっている。これに対して、信号線交差パターンでは、実験例３〜７のそれぞれにおいて、評価値が“１”となる状態が存在している。すなわち、信号線交差パターンの方が、信号線平行パターンよりもモアレの発生が低減されている。また、同一のピッチの条件で比較しても、全体的に信号線交差パターンの方が、信号線平行パターンよりも、モアレの発生が低減されている。
【００５８】
図７（Ｃ）は、図７（Ａ）に示した実験例１〜７のそれぞれにおいて、パターン間ピッチＰＴＤと画素ピッチＰＰＤとのピッチ比（＝ＰＴＤ／ＰＰＤ）を示している。例えば、実験例１において、パターン間ピッチＰＴＤが７７．０μｍの欄には、ピッチ比（７７．０／４２．８３≒１．８０）が記載してある。図７（Ａ）において、評価値が“１”となっているときのピッチ比（図７（Ｃ））を見ると、ピッチ比が、０．８超から０．９５未満が、モアレの発生を低減するのに適していることが分かる。言い換えるならば、モアレの発生を低減するのに、パターン間ピッチＰＴＤを、画素ピッチＰＰＤに対して、０．８倍超から０．９５倍未満にすることが望ましい。
【００５９】
＜検出電極の配列＞
図８は、検出電極ＲＬの配列を示す平面図である。図８には、図１において、破線ＣＣＵおよびＣＣＤで示した領域の平面図が示されている。
【００６０】
図８においても、○印は、検出電極ＲＬを構成する第１パターンを示しており、図８では、図面が複雑になるのを避けるために、１個の第１パターンについてのみ、符合ＰＴが付されている。既に述べたように、検出電極ＲＬは、ＩＴＯ膜のような導電膜により構成され、複数の第１パターンＰＴが配列された第１領域ＲＬＰを備え、導電パターンＣＰは、ＩＴＯ膜により構成された複数の第１パターンが配列された第２領域ＲＬＮを備えている。ここで、第１領域ＲＬＰは、第１主面ＣＦ１に形成された導電膜（ＩＴＯ膜）の電極に、第１パターンＰＴの形状を有する開口部が複数設けられた電極であると見なすこともできる。
【００６１】
図１に示すように、表示モジュール２に、パネル３が搭載されると、平面視で見たとき、第２基板ＣＧＢの周辺領域が、非表示領域７の裏面に形成された遮光膜ＢＭＣによって覆われることになる。言い換えるならば、周辺領域に遮光膜が重畳している。図８では、遮光膜ＢＭＣによって覆われる領域と覆われない領域との境界線が、一点鎖線ＢＭＣＬによって示されている。一点鎖線ＢＭＣＬの内側の領域が、表示領域となり、表示領域を囲む外側の領域が非表示領域（周辺領域）となる。
【００６２】
この実施の形態１において、検出電極ＲＬを構成する第１領域ＲＬＰは、平面視で見たとき、表示領域に配置された第１検出領域（第１領域）と、周辺領域に配置された第２検出領域（第３領域）および第３検出領域（第５領域）とを備えている。図８において、薄いトッドで埋められた領域ＲＲ１が、第１検出領域を示し、濃いドットで埋められた領域ＲＲ３Ｒ、ＲＲ３Ｌが、第３検出領域を示し、左下がりの斜線で埋められた領域ＲＲ２Ｒ、ＲＲ２Ｌが、第２検出領域を示している。
【００６３】
表示モジュール２は、図１に示すように、互いに対向する２個の長辺２−Ｒ及び２−Ｌを備えている。検出電極ＲＬは、Ｘ方向に沿って、長辺２−Ｒと２−Ｌ間に配置されている。第２検出領域ＲＲ２Ｒは、長辺２−Ｒの近傍に配置され、第２検出領域ＲＲ２Ｌは、長辺２−Ｌの近傍に配置されている。また、第３検出領域ＲＲ３Ｒは、第１検出領域ＲＲ１と第２検出領域ＲＲ２Ｒとの間に配置され、第３検出領域ＲＲ３Ｌは、第１検出領域ＲＲ１と第２検出領域ＲＲ２Ｌとの間に配置されている。言い換えるならば、第２検出領域（第３領域）ＲＲ２Ｒ、ＲＲ２Ｌおよび第３検出領域（第５領域）ＲＲ３Ｒ、ＲＲ３Ｌは、第１検出領域（第１領域）ＲＲ１の外側であって、周辺領域に配置されており、第３検出領域（第５領域）ＲＲ３Ｒ、ＲＲ３Ｌは、第１検出領域（第１領域）ＲＲ１と第２検出領域（第３領域）ＲＲ２Ｒ、ＲＲ２Ｌとの間に配置されている。
【００６４】
第１検出領域ＲＲ１、第２検出領域ＲＲ２Ｒ、ＲＲ２Ｌおよび第３検出領域ＲＲ３Ｒ、ＲＲ３Ｌは、特に制限されないが、同じ導電膜（ＩＴＯ膜）によって一体的に形成されており、第１検出領域ＲＲ１および第３検出領域ＲＲ３Ｒ、ＲＲ３Ｌのそれぞれに、複数の第１パターンＰＴが、信号線交差パターンとなるように、配列されている。
【００６５】
これに対して、第２検出領域ＲＲ２Ｒ、ＲＲ２Ｌには、第１パターンＰＴは形成されていない。また、第２検出領域ＲＲ２Ｒは、図１で説明した検出回路ＤＥＴに接続され、第２検出領域ＲＲ２Ｌは、その幅ＢＢ２が、第１検出領域ＲＲ１の幅ＢＢ１よりも広くされている。平面視で、第１検出領域ＲＲ１、第２検出領域ＲＲ２Ｌおよび第３検出領域ＲＲ３Ｌを見ると、Ｔ字型の形状を有している。第２検出領域ＲＲ２Ｌには、例えば、検出電極ＲＬの電気抵抗を測定する際に、測定用のテスト端子が接触させられる。幅ＢＢ２が、幅ＢＢ１に比べて広くなっているため、テスト端子の接触が容易となる。検出電極ＲＬの電気抵抗を測定する必要でなければ、例えば、第２検出領域ＲＲ２Ｌは、第３検出領域ＲＲ３Ｌと同様にしてもよい。
【００６６】
検出電極ＲＬに隣接する導電パターンＣＰである第２領域ＲＬＮは、表示領域に配置された第１非検出領域（第２領域）ＲＮ１と、周辺領域に配置された第２非検出領域（第４領域）ＲＮ２を備えている。言い換えるならば、第２非検出領域（第４領域）ＲＮ２は、第１非検出領域（第２領域）ＲＮ１の外側に配置されている。第２領域ＲＬＮにおいては、導電膜（ＩＴＯ膜）によって構成された複数の第１パターンＰＴが、第２基板ＣＧＢの第１主面ＣＦ１に配列されている。図８では、第１非検出領域ＲＮ１に配列されている第１パターンＰＴは、濃いドットで埋めて、明示されている。また、第２非検出領域ＲＮ２に配列されている第１パターンＰＴは、右下がりの斜線で埋めて、明示されている。
【００６７】
この実施の形態１においては、特に制限されないが、平面視で見たとき、図８に示すように、第２非検出領域ＲＮ２は、検出電極ＲＬの周辺領域において、第２検出領域ＲＲ２Ｌ間にも存在しており、複数の第１パターンＰＴが配列されている。
【００６８】
図８において、ＳＨＬはシールド配線を示しており、このシールド配線ＳＨＬには、導電膜（ＩＴＯ膜）が形成され、この導電膜には、複数の第１パターンＰＴが、信号線交差パターンとなるように、配列されている。すなわち、シールド配線ＳＨＬにも、第１パターンＰＴの形状を有する開口部が、信号線交差パターンで形成されている。第２検出領域ＲＮ２は、検出電極ＲＬと隣り合うシールド配線ＳＨＬとの間にも存在し、複数の第１パターンＰＴが配列されている。
【００６９】
例えば、図１に示したパネル３を搭載する際に、搭載する位置がずれ、遮光膜ＢＭＣによって覆われている領域と覆われていない領域の境界線ＢＭＣＬが、図８に示す境界線ＢＭＣＥのように変化した場合、表示領域を囲むように配置されている周辺領域に、第３検出領域ＲＲ３Ｒ、ＲＲ３Ｌおよび第２非検出領域ＲＮ２が存在しないと、パネル３の非表示領域７の内端から反射見栄えに差が生じてしまうことが考えられる。これに対して、図８に示すように、第１パターンＰＴが配列された第３検出領域ＲＲ３Ｒ、ＲＲ３Ｌおよび第２非検出領域ＲＮ２を設けることにより、パネル３を搭載する位置がずれても、第１パターンＰＴが存在するため、反射見栄えに差が生じるのを低減することが可能となる。
【００７０】
さらに、第１パターンＰＴが配列された第２非検出領域ＲＮ２が、隣り合う第２検出領域ＲＲ２Ｌ間、および第２検出領域ＲＲ２Ｌとシールド配線ＳＨＬ間にも配置されているため、第２非検出領域ＲＮ２は、パネル３の周辺からの電界をシールドするように機能することが可能となる。
【００７１】
上記した信号線平行パターンで、第１領域ＲＬＰまたは／および第２領域ＲＬＮに、第１パターンＰＴが配列されていた場合、例えば第１パターンＰＴの大きさが、製造のバラツキによって変化する場合がある。この場合はモアレが顕著に発生する。具体的に第２領域ＲＬＮを例にして述べると、第１パターンＰＴの大きさが変化するのに応じて、平面視で見たとき、単一色（例えば緑色）の複数の副画素領域（ＳＰＧ）と第１パターンＰＴとの重なり量が変化するため、特定色の光の透過率のみが顕著に変化することになる。この結果、単一色のモアレが顕著に発生する可能性がある。これに対して、実施の形態１で述べたように、第１パターンＰＴを、信号線交差パターンで配列させた場合には、互いに異なる色（例えば、赤、青、緑色）の副画素領域と第１パターンＰＴとの重なり量が変化することになる。その結果、特定の単一色がのみ顕著に変化するのを防ぐことが可能となる。その結果、製造のバラツキによって生じるモアレを低減することが可能となる。
【００７２】
また、第１領域ＲＬＰと第２領域ＲＬＮとにおいて、第１パターンＰＴは、ポジとネガの関係にある。すなわち、第１領域ＲＬＰにおいて、第１パターンＰＴは、導電膜を形成しない非形成領域となり、第２領域ＲＬＮにおいて、第１パターンＰＴは、導電膜を形成する形成領域となる。製造のバラツキによって、例えば非形成領域の大きさが変化する場合、形成領域の大きさは、反対方向に変化することになる。例えば、製造のバラツキによって、非形成領域の大きさが大きくなるときには、形成領域の大きさは小さくなる。
【００７３】
第１領域ＲＬＰおよび第２領域ＲＬＮにおいて、信号線平行パターンで、第１パターンが配列されていた場合、製造のバラツキが起こったとする。この場合、第１領域ＲＬＰおよび第２領域ＲＬＮのそれぞれにおいて、モアレが顕著になる可能性がある。これに対して、信号線交差パターンであれば、第１領域ＲＬＰおよび第２領域ＲＬＮのそれぞれにおいて、上述の理由によりモアレの低減を図ることが可能となる。
【００７４】
実施の形態１では、２種類の画素領域（第１画素領域ＰｉｘＢと第２画素領域ＰｉｘＷ）が、配列されて、表示領域が構成されている。すなわち、３原色のそれぞれに対応した副画素領域ＳＰＲ、ＳＰＧ、ＳＰＢを有する第１画素領域ＰｉｘＢだけでなく、白色の副画素領域ＳＰＷを備えた第２画素領域ＰｉｘＷも含めて、表示領域が構成されている。白色の副画素領域ＳＰＷを点灯（バックライトからの光を透過させる）と、この白色の副画素領域ＳＰＷの周辺の画素の輝度が上昇する。そのため、信号線平行パターンで、第１パターンＰＴを配置すると、図４においては、Ｙ方向に延在する緑色の副画素領域ＳＰＧと赤色の副画素領域ＳＰＲでモアレが発生しやすい。これに対して、実施の形態１では、信号線交差パターンで第１パターンＰＴが配列されているため、白色の副画素領域ＳＰＷによって隣接色が強調されるのを防ぐことが可能となる。また、実施の形態１のように、白色の副画素領域ＳＰＷを設けると、バックライトの輝度を落として、画像表示を行うことが可能となるため、消費電力の削減を図ることができる。その結果、白色の副画素領域ＳＰＷを用いた実施の形態１に係わる表示装置では、消費電力の削減を図りながら、モアレの発生を低減することが可能となる。
【００７５】
また、実施の形態１において、第２画素領域ＰｉｘＷでは、緑色の副画素領域ＳＰＧと白色の副画素領域ＳＰＷとが隣り合っている。緑色は、赤色および青色に比べて、明度の値が高い。明度の高い緑色は、モアレとして視認されやすい。白色の副画素領域ＳＰＷと緑色の副画素領域ＳＰＧとが隣り合うことにより、よりモアレとして視認されやすくなるが、実施の形態１によれば、緑色または／及び白色が強調されるのを減らすことが可能であるため、モアレの発生を低減することが可能となる。
【００７６】
本明細書で用いている仮想正三角形ＩＲＴは、その用語から理解されるように、第１パターンＰＴの配列を定めるための仮想的な正三角形を示しており、仮想線ＩＬＰおよびＩＬＮも、第１パターンＰＴ間を仮想的に結ぶ仮想線を示している。
【００７７】
図４では、仮想正三角形ＩＲＴの頂点に、第１パターンＰＴの中心点ＣＴＰが合うように、第１パターンＰＴを配列するように説明したが、ＩＲＴは、仮想正三角形に限定されるものではなく、一辺が、副画素配列方向ＳＳＤ（信号線ＳＬ）と交差する方向に配置された仮想二等辺三角形のような三角形であってもよい。仮想二等辺三角形の場合、頂角に対向した底辺が、副画素配列方向ＳＳＤと交差するように配置される。さらに、ＩＲＴは、仮想三角形ではなく、その一辺が、副画素配列方向ＳＳＤと交差するように配置された、奇数の辺を備える仮想多角形であってもよい。
【００７８】
また、実施の形態１では、第１パターンＰＴとして、平面視が、円形形状のパターンを例として説明したが、第１パターンＰＴは、平面視が、多角形のパターンであってもよい。
【００７９】
実施の形態１において、仮想正三角形ＩＲＴの一辺ＰＴＤ１および仮想線ＩＬＰ、ＩＬＮは、信号線ＳＬ（同色副画素配列方向ＳＳＤ）の延在方向と直交することが望ましいが、傾きを持って交差してもよい。そのため、明細書においては、「直交」も含めて用語「交差」を用いている。
【００８０】
（実施の形態２）
実施の形態１では、第１領域ＲＬＰに配列される第１パターンＰＴと第２領域ＲＬＮに配列される第１パターンＰＴは、平面視で見たとき、円形形状を有している。そのため、いずれの方向から入射しても反射は同じになる。すなわち指向性を無くすことが可能である。また、第１領域ＲＬＰおよび第２領域ＲＬＮのそれぞれにおける単位面積当たりの導電膜（ＩＴＯ膜）の面積が同じになるように設定されている。これにより、第１領域ＲＬＰおよび第２領域ＲＬＮにおいて、反射の見栄えに差が生じるのを低減することが可能である。
【００８１】
しかしながら、第１領域ＲＬＰと第２領域ＲＬＮとの境界の領域ＢＤＲ（以下、境界領域とも称する）においては、単位面積当たりの導電膜の面積に差が生じる。また、境界領域ＢＤＲにおいて、大きな直線の領域が存在すると指向性が生じることになる。
【００８２】
図９は、実施の形態２に係わる検出電極の平面を示す平面図である。図９には、第２基板ＣＧＢに形成された検出電極ＲＬのみが示されており、信号線ＳＬおよび画素領域等は省略されている。この実施の形態２においても、図４〜図６と同様に、検出電極ＲＬを構成する第１領域ＲＬＰ、および導電パターンＣＰとしての第２領域ＲＬＮのそれぞれには、信号線交差パターンになるように、複数の第１パターンＰＴが配列されている。
【００８３】
すなわち、第１領域ＲＬＰには、ドットで示された導電膜に、第１パターンＰＴの平面形状を有する非形成領域が、複数設けられている。そして、非形成領域は、隣り合う第１パターンＰＴの中心点を結ぶ仮想線が、副画素配列方向ＳＳＤと交差するように配列されている。一方、第２領域ＲＬＮには、第１パターンの平面形状を有する形成領域が、複数設けられている。そして、形成領域は、隣り合う第１パターンＰＴの中心点を結ぶ仮想線が、副画素配列方向ＳＳＤと交差するように配置されている。
【００８４】
この実施の形態２においては、平面視で見たとき、第１領域ＲＬＰと第２領域ＲＬＮとの間の境界領域ＢＤＲで、第２領域ＲＬＮに、複数の第２パターンＰＴ２が配列されている。第２パターンＰＴ２は、第１パターンＰＴに相似し、平面視で見たとき円形形状をしているが、第２パターンＰＴ２の面積は、第１パターンＰＴの面積よりも小さくされている。図９に示した例では、第２パターンＰＴ２は、導電膜の形成領域であるため、第２領域ＲＬＮにおいて、境界領域ＢＤＲの部分に、小面積の導電膜が形成されることになる。
【００８５】
この第２パターンＰＴ２の面積を調整することにより、第１領域ＲＬＰと第２領域ＲＬＮとの境界領域ＢＤＲにおいて、第１領域ＲＬＰにおける単位面積当たりの導電膜の面積と、第２領域ＲＬＮにおける単位面積当たりの導電膜の面積との差が小さくなる。これによって、反射の見栄えの差を低減することが可能となる。また、第２パターンＰＴ２は、円形であるため、指向性を考慮せずに、反射の見栄えの差を低減することが可能となる。
【００８６】
図９に示した例では、第１領域ＲＬＰと第２領域ＲＬＮとの間の境界領域ＢＤＲにおいて、第１領域ＲＬＰの形状が、第２パターンＰＴ２の形状に整合するように曲面形状にしている。これにより、境界領域ＢＤＲにおいて、大きな直線の領域が生じるのを防ぐことが可能となり、境界領域ＢＤＲにおいて第１領域ＲＬＰの指向性を低減することが可能となる。その結果、反射の見栄えの差をより低減することが可能となる。
【００８７】
なお、特に制限されないが、第２パターンＰＴ２の中心点を結ぶ仮想線が、副画素配列方向ＳＳＤと交差するように、第２パターンＰＴ２は配列されている。
【００８８】
＜変形例１＞
図１０は、実施の形態２の変形例１に係わる検出電極の平面を示す平面図である。図１０は、図９と類似しているので、ここでは主に相違点を説明する。図１０において、ＰＴ３は、第３パターンを示している。第３パターンＰＴ３は、上記した第１パターンＰＴと同様に、平面視で見たとき、その外形は円形をしている。
【００８９】
第３パターンＰＴ３は、第１領域ＲＬＰに配置され、第１領域ＲＬＰから第２領域ＲＬＮに突出している領域ＰＴ３Ｎと、第１領域ＲＬＰに配置されている領域ＰＴ３Ｐとを備えている。ここで、領域ＰＴ３Ｎは、導電膜が形成される形成領域とされ、領域ＰＴ３Ｐは、電極となる導電膜が形成されない非形成領域とされる。すなわち、第３パターンＰＴ３において、領域ＰＴ３Ｎには、導電膜が形成されており、領域ＰＴ３Ｐには、導電膜が形成されていない。そのため、第３パターンＰＴ３は、外形形状は第１パターンＰＴと同様に、円形であるが、第１パターンＰＴとは異なる形状のパターンである。
【００９０】
例えば、第２領域ＲＬＮに突出する領域ＰＴ３Ｎの面積を変えることにより、第１領域ＲＬＰの境界領域ＢＤＲにおける単位面積当たりの導電膜の面積と，第２領域ＲＬＮの境界領域ＢＤＲにおける単位面積当たりの導電膜の面積と差を低減出来る。また、第２領域ＲＬＮに突出している領域ＰＴ３Ｎの外形形状は曲線形状になり、第１領域ＲＬＰにおいて導電膜と接している領域ＰＴ３Ｐの部分も曲線形状になる。これにより、指向性を低減することが可能となる。結果として、反射の見栄えの差を低減することが可能となる。
【００９１】
＜変形例２＞
図１１は、実施の形態２の変形例２に係わる検出電極の平面を示す平面図である。図１１は、図１０に類似しているため、相違点を主に説明する。図１１に示す変形例２においても、第３パターンＰＴ３は、第２領域ＲＬＮに突出した領域ＰＴ３Ｎと、第１領域ＲＬＰに配置されている領域ＰＴ３Ｐを備えている。この変形例２においては、第１領域ＲＬＰを構成する導電膜と第２領域ＲＬＮに突出している領域ＰＴ３Ｎを構成する導電膜との電気的な接続をより確実にするため、領域ＰＴ３Ｎと第１領域ＲＬＰの導電膜との間を接続する接続領域の幅ＢＢ３が、太くされている。
【００９２】
製造におけるバラツキによって、領域ＰＴ３Ｎと第１領域ＲＬＰの導電膜との間が分離されてしまうと、検出電極ＲＬの性能が低下することが懸念される。この変形例２においては、接続領域の幅ＢＢ３を太くすることにより、バラツキによって、領域ＰＴ３Ｎが、第１領域ＲＬＰの導電膜から離間されるのを防ぐことが可能となり、性能の安定化を図ることが可能となる。
【００９３】
＜変形例３＞
図１２は、実施の形態２の変形例３に係わる検出電極の平面を示す平面図である。この変形例３においては、第１領域ＲＬＰの導電膜を、第２基板ＣＧＢに形成する際に、境界領域ＢＤＲが、平面視で見たとき、波形形状となるように形成される。
【００９４】
例えば第２領域ＲＬＮに入り込んでいる波形部分の量を変えることにより、第１領域ＲＬＰの境界領域ＢＤＲにおける単位面積当たりの導電膜の面積と第２領域ＲＬＮの境界領域ＢＤＲにおける単位面積当たりの導電膜の面積との差を低減出来る。また、境界領域ＢＤＲが波形形状であるため、大きな直線の領域が発生することを低減することが可能となり、指向性を低減することが可能となる。結果として、反射の見栄えの差を低減することが可能となる。
【００９５】
特に制限されないが、実施の形態１および２において、第１領域ＲＬＰに配列されている第１パターンＰＴ内の面積と、第２領域ＲＬＮに配列されている第１パターンＰＴ内の面積との比は、３：２から２：３の範囲内である。また、第１パターンＰＴの半径は、５μｍから２５０μｍの範囲である。
【００９６】
本発明の思想の範囲において、当業者であれば、各種の変形例及び修正例に想到し得るものであり、それら変形例及び修正例についても本発明の範囲に属するものと了解される。
【００９７】
例えば、前述の各実施の形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【００９８】
例えば、実施の形態においては、信号線ＳＬがＹ方向に延在し、検出電極ＲＬがＸ方向に延在する場合を説明したが、Ｘ方向およびＹ方向は、見る視点により変化する。見る視点を変えて、信号線ＳＬがＸ方向に延在し、検出電極ＲＬがＹ方向に延在している場合も本発明の範囲に含まれるものである。また、本明細書で用いている「平行」とは、互いに一端から他端に亘るまで交わることなく延在することを意味する。そのため、一方の線の一部又は全部が他方の線に対して傾いた状態で設けられていたとしても、これらの線が一端から他端まで交わるものでなければ、本明細書においては、この状態も「平行」であるとする。また、実施の形態では、液晶表示装置を例にして説明したが、これに限定されず、ＯＬＥＤ表示装置にも適用することが可能である。
【００９９】
実施の形態では、駆動電極ＴＬに検出用の駆動信号を供給して、検出電極ＲＬにより電荷量の変化を検出して、タッチを検出する例を説明したが、これに限定されるものではない。例えば、所謂自己容量方式でタッチを検出するようにしてもよい。この場合、検出電極ＲＬに、検出用の駆動信号が供給され、所定の時間経過後に、検出電極ＲＬにおける電荷量の変化を検出して、タッチを検出することになる。この場合には、タッチされた位置の座標を特定するために、Ｘ方向に延在する検出電極ＲＬと、Ｙ方向に延在する検出電極ＲＬとが設けられることになる。
【符号の説明】
【０１００】
１  表示装置
２  表示モジュール
２−Ｒ、２−Ｌ  長辺
３  パネル
４  半導体装置
５、９  フレキシブルケーブル
６、ＢＢ  表示領域
７  非表示領域
８  信号配線
１０  コネクタ
１１  ポリシリコン半導体層
１２  ゲート絶縁膜
１３  ゲート電極
１４  ソース電極
１５  ドレイン電極
１６、１８  絶縁膜
ＢＢ１〜ＢＢ３  幅
ＢＤＲ  境界領域
ＢＭＣ  ブラックマトリクス
ＢＭＣＥ、ＢＭＣＬ  境界線
ＣＦ１、ＴＦ１  第１主面
ＣＦ２、ＴＦ２  第２主面
ＣＦＢ、ＣＦＧ、ＣＦＲ、ＣＦＷ  フィルタ
ＣＦＴ  カラーフィルタ
ＣＧＢ  第２基板
ＣＰ  導電パターン
ＣＴＰ  中心点
ＤＥＴ  検出回路
ＥＥＬ  液晶層
ＧＥＤ  画素電極
ＧＬ  走査線
ＩＬＮ、ＩＬＰ  仮想線
ＩＲＴ  仮想正三角形
ＩＴＮ、ＩＴＹ、ＰＬＬ、ＰＴ３Ｎ、ＰＴ３Ｐ、ＲＬＬ、ＲＬＰＳ  領域
ＰｉｘＢ、ＰｉｘＷ  画素領域
ＰＬＮ  第２領域
ＰＰＤ  画素ピッチ
ＰＰＸ  Ｘ方向画素ピッチ
ＰＰＹ  Ｙ方向画素ピッチ
ＰＴ  第１パターン
ＰＴ２  第２パターン
ＰＴ３  第３パターン
ＰＴＤ  パターン間ピッチ
ＰＴＤ１〜ＰＴＤ３  辺
ＰＴＩ  距離
ＲＬ  検出電極
ＲＬＮ  第２領域
ＲＬＮＳ  合計面積
ＲＬＰ  第１領域
ＲＮ１、ＲＲ１  第１検出領域
ＲＮ２、ＲＲ２Ｌ、ＲＲ２Ｒ  第２検出領域
ＲＲ３Ｌ、ＲＲ３Ｒ  第３検出領域
ＳＨＬ  シールド配線
ＳＰＢ、ＳＰＧ、ＳＰＲ、ＳＰＷ  副画素領域
ＳＰＤ  副画素領域の配列方向
ＳＳＤ  同色副画素配列方向
ＴＧＢ  第１期版
ＴＬ  駆動電極
Ｔｒ  ＴＦＴ薄膜トランジスタ
【図１】
2017198729.tif 000003
【図２】
2017198729.tif 000004
【図３】
2017198729.tif 000005
【図４】
2017198729.tif 000006
【図５】
2017198729.tif 000007
【図６】
2017198729.tif 000008
【図７】
2017198729.tif 000009
【図８】
2017198729.tif 000010
【図９】
2017198729.tif 000011
【図１０】
2017198729.tif 000012
【図１１】
2017198729.tif 000013
【図１２】
2017198729.tif 000014
【図１３】
2017198729.tif 000015