(57)【要約】【課題】設定可能な周波数の最小単位を小さくした構成の発振器を提供する。【解決手段】リングオシレータ（発振器）２６は、配線遅延発生部４２と、反転部４５と、帰還手段と、出力部４６と、を備える。配線遅延発生部４２は、ループ信号の伝送経路の長さを変更することで、配線遅延による信号の遅延量を用いて、当該ループ信号の遅延量を調整可能である。反転部４５は、配線遅延発生部４２を通過した信号が入力され、当該信号を反転して出力する。帰還手段は、信号が配線遅延発生部４２及び反転部４５に再び入力されるように、当該信号を帰還させる。出力部４６は、帰還手段により帰還させる信号を分岐して外部に出力する。【選択図】図２
2017153025.tif 000002
【特許請求の範囲】
【請求項１】
電気信号の伝送経路の長さを変更することで、配線遅延による電気信号の遅延量を用いて、当該電気信号の遅延量を調整可能な遅延部と、
前記遅延部を通過した電気信号が入力され、当該電気信号を反転して出力する反転部と、
電気信号が前記遅延部及び前記反転部に再び入力されるように、当該電気信号を帰還させる帰還手段と、
前記帰還手段により帰還させる電気信号を分岐して外部に出力する出力部と、
を備えることを特徴とする発振器。
【請求項２】
請求項１に記載の発振器であって、
前記遅延部は、複数の入力から１つの入力を選択して出力するセレクタを備え、
前記セレクタによって電気信号の伝送経路の長さを変更可能であることを特徴とする発振器。
【請求項３】
請求項１に記載の発振器であって、
前記遅延部は、電気信号の伝送経路を切替可能な切替部を備え、
前記切替部によって電気信号の伝送経路の長さを変更可能であることを特徴とする発振器。
【請求項４】
請求項１から３までの何れか一項に記載の発振器であって、
回路が形成された層を複数備える多層基板、又は、複数の基板を重ねた多重基板を備え、
前記遅延部は、前記多層基板において電気信号が伝送される層又は前記多重基板において電気信号が伝送される基板を切り替えることで、当該電気信号の伝送経路の長さを変更することを特徴とする発振器。
【請求項５】
請求項４に記載の発振器であって、
前記多層基板を構成する各層又は前記多重基板を構成する各基板において、電気信号の伝送経路の長さを変更可能であることを特徴とする発振器。
【請求項６】
請求項１から５までの何れか一項に記載の発振器であって、
第２遅延部を備え、
前記第２遅延部は、電気信号が通過する遅延素子の数を変更することで、当該電気信号の遅延量を調整可能であることを特徴とする発振器。
【請求項７】
請求項１から６までの何れか一項に記載の発振器であって、
定常遅延部を備え、
前記定常遅延部は、通過する電気信号を一定量遅延させることを特徴とする発振器。
【請求項８】
請求項１から７までの何れか一項に記載の発振器を制御する同期回路と、
前記同期回路で用いられるリファレンス信号が入力されるリファレンス信号入力部と、
前記出力部から出力される電気信号を基準周波数信号として出力する基準周波数信号出力部と、
を備えることを特徴とする基準周波数発生装置。
【請求項９】
請求項８に記載の基準周波数発生装置であって、
前記発振器が使用される環境を示す環境値を検出する検出部と、
前記発振器を制御する同期制御信号と、当該同期制御信号を決定したときの前記環境値と、を対応付けて記憶可能な記憶部と、
前記リファレンス信号が取得できなくなると、前記検出部が検出した環境値及び前記記憶部の記憶内容に基づいて自走制御信号を決定し、前記発振器を制御する自走制御部と、
を備えることを特徴とする基準周波数発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主として、信号の遅延量を変化させて、出力する信号の周波数を調整可能な発振器に関する。
【背景技術】
【０００２】
従来から、出力する信号の周波数（発振周波数）を調整可能な発振器として、リングオシレータが知られている。特許文献１は、リングオシレータを備えたデジタル位相同期ループ回路を開示する。
【０００３】
特許文献１が開示するリングオシレータは、システムクロックとして用いる周波数を生成するためのものであり、多段接続された単位遅延素子と、ノード選択回路（セレクタ）と、位相反転用素子（インバータ）と、を備えたループ状（リング状）の発振回路である。
【０００４】
単位遅延素子に入力された信号は即座には出力されず、僅かな時間だけ遅延して出力される。ノード選択回路は、この単位遅延素子の遅延出力引出し位置（単位遅延素子の使用段数）を決定している。つまり、ノード選択回路に適宜の信号を送ることで、信号をどれだけ遅延させるかを設定することができる。そして、設定された数の単位遅延素子を経由して遅延した信号は、位相反転用素子に入力されて信号のレベルが反転する。次に、この信号は、初段の単位遅延素子に帰還され、再び設定数の単位遅延素子を通過する。この処理が繰り返されることで、所定の時間が経過するごとにレベルが変化する交番信号（サイクル毎に０と１が切り替わる信号）が生成される。この信号は、システムクロックとして外部に出力される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２７４６７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上記特許文献１のようなリングオシレータにおいて、設定可能な遅延量の最小単位は、単位遅延素子１つの遅延量である。しかし、遅延素子の遅延量には実質的に下限があるため、この下限より小さな遅延量を設定することができない。従って、発振周波数に細かい値（厳密な値）を設定することができなかった。
【０００７】
特に、このリングオシレータを基準周波数発生装置の発振器として用いる構成において、出力する信号をリファレンス信号に同期させようとすると、発振周波数が目標周波数の前後を比較的大きな幅（設定可能な周波数の最小単位）で上下してしまう。
【０００８】
本発明は以上の事情に鑑みてされたものであり、その目的は、設定可能な周波数の最小単位を小さくした構成の発振器を提供することにある。
【課題を解決するための手段及び効果】
【０００９】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
【００１０】
本発明の第１の観点によれば、以下の構成の発振器が提供される。即ち、この発振器は、遅延部と、反転部と、帰還手段と、出力部と、を備える。前記遅延部は、電気信号の伝送経路の長さを変更することで、配線遅延による電気信号の遅延量を用いて、当該電気信号の遅延量を調整可能である。前記反転部には前記遅延部を通過した電気信号が入力され、当該反転部は当該電気信号を反転して出力する。前記帰還手段は、電気信号が前記遅延部及び前記反転部に再び入力されるように、当該電気信号を帰還させる。前記出力部は、前記帰還手段により帰還させる電気信号を分岐して外部に出力する。
【００１１】
即ち、電気信号は非常に素早く配線を伝わるため、配線遅延による遅延量を有効に活用して、遅延量の微調整を容易に行うことができる。そのため、外部に出力する電気信号の周波数を細かく設定することができる。
【００１２】
前記の発振器においては、以下の構成とすることが好ましい。即ち、前記遅延部は、複数の入力から１つの入力を選択して出力するセレクタを備える。そして、前記セレクタによって電気信号の伝送経路の長さを変更可能である。
【００１３】
これにより、入力の選択を指示する信号をセレクタに出力するだけで電気信号の伝送経路の長さを変更することができるので、遅延量の設定を簡単な構成で行うことができる。
【００１４】
前記の発振器においては、以下の構成とすることが好ましい。即ち、前記遅延部は、電気信号の伝送経路を切替可能な切替部を備える。そして、前記切替部によって電気信号の伝送経路の長さを変更可能である。
【００１５】
これにより、切替えを制御する信号を切替部に入力するだけで電気信号の伝送経路の長さを変更することができるので、遅延量の設定を簡単な構成で行うことができる。
【００１６】
前記の発振器においては、以下の構成とすることが好ましい。即ち、回路が形成された層を複数備える多層基板、又は、複数の基板を重ねた多重基板を備える。前記遅延部は、前記多層基板において電気信号が伝送される層又は前記多重基板において電気信号が伝送される基板を切り替えることで、当該電気信号の伝送経路の長さを変更する。
【００１７】
これにより、電気信号が層間を伝わるときの配線遅延によって、当該電気信号の遅延量が調整される。つまり、多層基板（多重基板）の厚み方向の配線によって電気信号を遅延させるため、多層基板（多重基板）の水平方向のサイズをコンパクトに構成することができる。
【００１８】
前記の発振器においては、前記多層基板を構成する各層又は多重基板を構成する各基板において、電気信号の伝送経路の長さを変更可能であることが好ましい。
【００１９】
これにより、多層基板（多重基板）の層間を伝わるときの遅延量に加え、各層（各基板）での遅延量を設定可能であるため、スペースを有効に活用して伝送経路の長さの調整を行うことができる。
【００２０】
前記の発振器においては、以下の構成とすることが好ましい。即ち、この発振器は、第２遅延部を備える。前記第２遅延部は、電気信号が通過する遅延素子の数を変更することで、当該電気信号の遅延量を調整可能である。
【００２１】
即ち、配線遅延による電気信号の遅延量は非常に小さいため、比較的大きな遅延量を設定するためには、非常に長い配線及びその調整要素が必要になる。この点、上記の構成においては、配線遅延による小さな遅延量と、遅延素子による比較的大きな遅延量と、を組み合わせて遅延量を設定しているため、外部に出力する電気信号の周波数を細かく設定可能であって、かつコンパクトな構成の発振器を実現できる。
【００２２】
前記の発振器において、発振器は、通過する電気信号を一定量遅延させる定常遅延部を備えることが好ましい。
【００２３】
これにより、発振器に設定する遅延量は所定量以上であることが多いため、この所定量を定常遅延部によって遅延させることで、遅延部の構成をコンパクトにできる。
【００２４】
本発明の第２の観点によれば、以下の構成の基準周波数発生装置が提供される。即ち、この基準周波数発生装置は、同期回路と、リファレンス信号入力部と、基準周波数信号出力部と、を備える。前記同期回路は、前記の発振器を制御する。前記リファレンス信号入力部には、前記同期回路で用いられるリファレンス信号が入力される。前記基準周波数信号出力部は、前記出力部から出力される電気信号を基準周波数信号として出力する。
【００２５】
これにより、リファレンス信号に同期しているときの基準周波数信号の周波数変化を小さくすることができる。また、基準周波数信号に現れるジッタを小さくできる。
【００２６】
前記の基準周波数発生装置においては、以下の構成とすることが好ましい。即ち、この基準周波数発生装置は、検出部と、記憶部と、自走制御部と、を備える。前記検出部は、前記発振器が使用される環境を示す環境値を検出する。前記記憶部は、前記発振器を制御する同期制御信号と、当該制御信号を決定したときの前記環境値と、を対応付けて記憶可能である。前記自走制御部は、前記リファレンス信号が取得できなくなると、前記検出部が検出した環境値及び前記記憶部の記憶内容に基づいて自走制御信号を決定し、前記発振器を制御する。
【００２７】
これにより、リファレンス信号を取得できている間は、同期回路の同期制御信号により発振器を高精度に制御することができる。一方、リファレンス信号を取得できなくなっても、自走制御部が自走制御信号に基づいて発振器を高精度に制御することができる。
【図面の簡単な説明】
【００２８】
【図１】本実施形態に係る基準周波数発生装置の概略的な構成を示すブロック図。
【図２】リングオシレータの構成を示すブロック図。
【図３】配線遅延発生部の構成を示すブロック図。
【図４】配線遅延量調整回路の各部における信号のレベルを示す表。
【図５】素子遅延発生部の構成を示すブロック図。
【図６】第１変形例に係る配線遅延発生部の構成を示すブロック図。
【図７】第２変形例に係る配線遅延発生部の構成を示す模式図及びブロック図。
【図８】第３変形例に係るリングオシレータの概略的な構成を示すブロック図。
【発明を実施するための形態】
【００２９】
次に、図面を参照して本発明の実施の形態を説明する。図１は、本実施形態に係る基準周波数発生装置１１の概略的な構成を示すブロック図である。
【００３０】
本実施形態の基準周波数発生装置１１は、携帯電話の基地局、地上デジタル放送の送信局及びＷｉＭＡＸ（Ｗｏｒｌｄｗｉｄｅ  Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ  ｆｏｒ  Ｍｉｃｒｏｗａｖｅ  Ａｃｃｅｓｓ）通信設備等に用いられるものである。この基準周波数発生装置１１はマスタークロックジェネレータとして機能し、当該基準周波数発生装置１１に接続されたユーザ側の機器に基準周波数信号を提供する。以下、基準周波数発生装置１１の各部の構成を説明していく。
【００３１】
図１に示すように、本実施形態の基準周波数発生装置１１は、リングオシレータ（発振器）２６と、分周器２７と、位相比較部２３と、制御部２４と、スイッチ回路２５と、自走制御部５０と、検出部５１と、記憶部５２と、を主要な構成として備えている。
【００３２】
基準周波数発生装置１１には、ＧＰＳアンテナ１２とＧＰＳ受信機１３からなるＧＰＳ受信部が接続されている。ＧＰＳ受信機１３は、ＧＰＳアンテナ１２がＧＰＳ衛星から受信した電波に含まれる測位用信号に基づいて、リファレンス信号としての１ＰＰＳ信号（１秒周期信号）を生成し、リファレンス信号入力部３２から基準周波数発生装置１１に出力するよう構成されている。図１に示すように、このリファレンス信号は、位相比較部２３及び自走制御部５０に入力される。
【００３３】
リングオシレータ２６は、交番信号を生成可能な発振回路で構成されており、入力される信号によって、出力する周波数を調整可能に構成されている。本実施形態のリングオシレータ２６が出力する信号は、分周器２７に入力される。なお、リングオシレータ２６の詳細な構成については後述する。
【００３４】
分周器２７は、リングオシレータ２６から入力される信号を分周して高い周波数から低い周波数に変換し、得られた位相比較用信号を位相比較部２３へ出力するように構成されている。具体的には、リングオシレータ２６の出力する信号の周波数が例えば１０ＭＨｚである場合、分周器２７は、この１０ＭＨｚの信号を分周比１／１０００００００で分周して、１Ｈｚの位相比較用信号を生成する。
【００３５】
位相比較部２３は、ＴＤＣ（Ｔｉｍｅ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｏｒ）等によって構成されている。位相比較部２３には、ＧＰＳ受信機１３からリファレンス信号が入力されており、このリファレンス信号と位相比較用信号との位相差を計測し、その位相差に基づく信号（位相差信号）を出力するように構成されている。位相比較部２３が出力した位相差信号は、制御部２４に入力される。
【００３６】
制御部２４は、位相差信号に基づいて同期制御信号を決定し、その同期制御信号を、スイッチ回路２５を介してリングオシレータ２６へ出力するように構成されている。リングオシレータ２６は、この同期制御信号に基づく周波数の信号を出力する。以上により、リングオシレータ２６の出力する信号の周波数は、分周器２７から出力された位相比較用信号の位相と、リファレンス信号の位相と、が一致するように適宜調整される。なお、制御部２４が出力する同期制御信号は、自走制御部５０にも入力されている。
【００３７】
以上の構成で、ＧＰＳ受信機１３がＧＰＳ衛星からの測位用信号を受信し、リファレンス信号を生成している間は、ＰＬＬ回路３１のループが形成され、リングオシレータ２６が出力する信号がリファレンス信号に同期するようにリングオシレータ２６が制御される。そして、リングオシレータ２６の出力する信号は、基準周波数信号として基準周波数信号出力部３３から外部へ出力される。また、基準周波数信号を分周した信号は、タイミング信号としてタイミング信号出力部３４から外部へ出力される。なお、以下の説明では、リングオシレータ２６が出力する信号がリファレンス信号と同期している状態を「定常状態」と称することがある。
【００３８】
検出部５１は、電圧センサ及び温度センサとして構成されており、リングオシレータ２６が使用されている電圧値及び温度（環境値）を検出して、自走制御部５０に出力している。なお、検出すべき電圧としては、リングオシレータ２６に電力を供給する電源の電圧とすることが考えられる。
【００３９】
自走制御部５０は、ＧＰＳ受信機１３からリファレンス信号が安定して供給されているか否かを監視している。そして、自走制御部５０は、リファレンス信号が安定して供給されていると判定している間は、制御部２４とリングオシレータ２６とを接続させる。一方、自走制御部５０は、リファレンス信号が安定して供給されていないと判定している間は、当該自走制御部５０とリングオシレータ２６とを接続し、生成した自走制御信号を用いてリングオシレータ２６を制御する。なお、以下の説明では、自走制御部５０がリングオシレータ２６を制御している状態を「自走状態」と称することがある。
【００４０】
記憶部５２は、自走制御部５０がリングオシレータ２６の制御を行うために必要な各種のデータを記憶できるように構成されている。
【００４１】
次に、図２から図５までを参照して、リングオシレータ２６の詳細な構成について説明する。図２は、リングオシレータ２６の構成を示すブロック図である。図３は、配線遅延発生部４２の構成を示すブロック図である。図４は、配線遅延量調整回路７２の各部における信号のレベルを示す表である。図５は、素子遅延発生部４３の構成を示すブロック図である。
【００４２】
図２に示すように、リングオシレータ２６は、入力部４０と、変換部４１と、配線遅延発生部（遅延部）４２と、素子遅延発生部（第２遅延部）４３と、定常遅延発生部（定常遅延部）４４と、反転部（インバータ）４５と、出力部４６と、を備える。
【００４３】
リングオシレータ２６は、反転部４５の出力を配線遅延発生部４２へ帰還させる回路（帰還手段）を備えており、帰還した信号は、配線遅延発生部４２、素子遅延発生部４３、及び定常遅延発生部４４を経由することで遅延し、その後、再び反転部４５へ入力される。そして、反転部４５によってレベルが反転した信号は、再び配線遅延発生部４２へ帰還する。このようにループ状（リング状）の回路を信号が回り続けて上記の処理が繰り返されることで、信号のレベルがＨ、Ｌ、Ｈ、Ｌ、・・・と切り替わる交番信号が生成される。この交番信号は、出力部４６から外部に出力される。なお、生成される交番信号の周波数は、交番信号の周波数をＦとして、ループ状の回路を１周したときの遅延量をｄとすると、以下の式（１）のように表される。
【数１】
2017153025.tif 000003
【００４４】
この遅延量は、制御部２４が出力する同期制御信号又は自走制御部５０が出力する自走制御信号によって調整される。また、生成された同期制御信号又は自走制御信号は、入力部４０を介して、変換部４１に入力される。
【００４５】
変換部４１は、同期制御信号又は自走制御信号を適宜の形式に変換して、配線遅延発生部４２及び素子遅延発生部４３へ出力している。
【００４６】
配線遅延発生部４２は、信号が配線を伝わるときに当該信号が瞬時に伝わらずに遅れが生じる現象（配線遅延、伝送線路遅延）を利用して、反転部４５から入力された信号を遅延させて素子遅延発生部４３へ出力している。また、この配線遅延は、温度及び電圧等に依存するがこの値を一定とすると、以下の式（２）で表される。
【数２】
2017153025.tif 000004
【００４７】
ここで、ｄ1は配線遅延による遅延量、Ｌは配線の長さ、εは誘電率、ｃは光速を表している。式（２）が示すように、配線遅延による遅延量は非常に小さく、また、この遅延量は配線の長さに比例している。
【００４８】
そして、本実施形態の配線遅延発生部４２は、信号の伝送経路の長さを変更することで、信号の遅延量を調整可能に構成されている。配線遅延発生部４２は、図３（ａ）に示すように、多数の配線遅延量調整回路７２が直列に接続された回路である。
【００４９】
配線遅延量調整回路７２は、図３（ｂ）に示すように、伝送経路の長さがｌ1分だけ異なる２つの信号がセレクタ７２ａに入力される回路として構成されている。
【００５０】
なお、図３（ａ）及び図３（ｂ）において、左側からは、リングオシレータ２６をループしている信号（以下、ループ信号と称する）が入力されている。一方、下側からは、配線遅延量調整回路７２の伝送経路の長さを選択するための信号（選択信号）が入力されている。なお、この選択信号は、例えば、同期制御信号又は自走制御信号に基づいて変換部４１が生成し、直接的にそれぞれの配線遅延量調整回路７２へ出力する構成や、変換部４１の信号に基づいて配線遅延発生部４２が生成し、それぞれの配線遅延量調整回路７２へ出力する構成とすることができる。
【００５１】
セレクタ７２ａは、選択信号に基づいて出力するループ信号を選択する。前述のように、配線遅延発生部４２には、複数の配線遅延量調整回路７２が直列に配置されているため、それぞれの配線遅延量調整回路７２に対して、この選択を行うことができる。以上により、選択信号によって、ループ信号が配線遅延発生部４２を通過するときの遅延量を設定することができる。
【００５２】
なお、上記のように配線遅延量調整回路７２毎に遅延量を設定する構成に代えて、図４に示すように、遅延量を一括して設定することもできる。図４の配線遅延発生部４２は、複数の遅延量発生部７２ｂと、セレクタ７２ｃと、を備える。遅延量発生部７２ｂは、長めの伝送経路から構成されている。各遅延量発生部７２ｂを通過したループ信号は、セレクタ７２ｃへ出力される。セレクタ７２ｃは、入力された選択信号に基づいて、出力するループ信号を選択する。例えば、ループ信号の遅延量を多くしたい場合は、多くの遅延量発生部７２ｂを通過したループ信号を出力する。
【００５３】
素子遅延発生部４３は、信号を遅延させる遅延素子を用いて、入力されるループ信号を遅延させている。素子遅延発生部４３は、図５（ａ）に示すように、多数の素子遅延量調整回路７３が直列に接続された回路である。
【００５４】
素子遅延量調整回路７３は、図５（ｂ）に示すように、遅延素子７３ａと、セレクタ７３ｂと、が配置された回路として構成されている。
【００５５】
なお、図５（ａ）及び図５（ｂ）において、左側からは、前記ループ信号が入力されている。一方、下側からは、素子遅延量調整回路７３の遅延量を選択するための信号（第２選択信号）が入力されている。なお、第２選択信号は、例えば、同期制御信号又は自走制御信号に基づいて変換部４１が生成し、直接的にそれぞれの素子遅延量調整回路７３へ出力する構成や、変換部４１の信号に基づいて素子遅延発生部４３が生成し、それぞれの素子遅延量調整回路７３へ出力する構成とすることができる。
【００５６】
ループ信号は、図５（ｂ）に示すように、２つに分岐され、一方の信号は遅延素子７３ａを経由してセレクタ７３ｂに入力され、他方の信号は直接的にセレクタ７３ｂに入力される。従って、遅延素子７３ａを経由するループ信号は、遅延素子７３ａを経由しないループ信号に比べて、当該遅延素子７３ａの遅延量だけ遅れてセレクタ７３ｂに到達する。
【００５７】
セレクタ７３ｂは、第２選択信号に基づいて、入力された２つのループ信号のうち、どちらのループ信号を出力するかを選択可能に構成されている。このように、素子遅延量調整回路７３は、遅延素子７３ａの遅延量だけループ信号を遅延させるか否かを選択することができる。前述のように、素子遅延発生部４３には、複数の素子遅延量調整回路７３が直列に配置されているため、それぞれの素子遅延量調整回路７３に対して、この選択を行うことができる。以上により、入力する第２選択信号によって、ループ信号が素子遅延発生部４３を通過するときの遅延量を設定することができる。
【００５８】
なお、素子遅延発生部４３も図４に示すような構成にして、一括して遅延量を設定可能な構成にすることもできる。
【００５９】
なお、遅延素子による遅延量は配線遅延による遅延量に比べて大きいため、素子遅延発生部４３によって調整可能な遅延量の最小単位は、配線遅延発生部４２によって調整可能な遅延量の最小単位に比べて大きい。そのため、リングオシレータ２６は、設定する遅延量のうち、大まかな値を素子遅延発生部４３によって設定し、素子遅延発生部４３では設定しきれない細かい値を配線遅延発生部４２によって設定するように構成されている。従って、素子遅延発生部４３によって設定可能な遅延量の最小単位と、配線遅延発生部４２によって設定可能な遅延量の最大値と、は同じであるか、後者が少し大きい方が好ましい。この条件を満たすように配線遅延発生部４２を構成することで、配線遅延量調整回路７２の個数を必要最小限にすることができる。
【００６０】
また、素子遅延発生部４３の出力した信号は、定常遅延発生部４４に入力される。この定常遅延発生部４４は、所定数の遅延素子を備えた構成となっており、ループ信号を一定時間遅延させている。この定常遅延発生部４４により、素子遅延発生部４３における素子遅延量調整回路７３を減らすことができる。
【００６１】
以上のようにしてリングオシレータ２６における遅延量が設定され、この遅延量に基づいた周波数の信号が外部へ出力される。
【００６２】
次に、自走制御部５０が自走制御信号を生成する方法を説明する。リングオシレータ２６は、電圧や温度の変化等により特性が変化する。具体的には、電圧や温度が変化すると、配線及び遅延素子による遅延量が変化する。そのため、環境に応じて遅延量に差が生じ、リングオシレータ２６から出力される信号の周波数が設定値と異なった値をとることがある。そのため、自走状態において、同一の自走制御信号でリングオシレータ２６を制御した場合においても、出力される信号の周波数が異なることがある。
【００６３】
そのため、自走状態においても基準周波数発生装置１１が高確度な基準周波数信号を出力できるように、配線遅延及び遅延素子による遅延量と、電圧及び温度と、の関連性を示す情報（自走制御情報）が記憶部５２に記憶されている。自走制御部５０は、この自走制御情報を考慮して自走制御信号を生成しているため、基準周波数発生装置１１は自走状態においても高確度な基準周波数信号を出力することができる。以下、この自走制御情報を求める方法について具体的に説明する。
【００６４】
本実施形態の基準周波数発生装置１１は、工場出荷前に、系を定常状態とした上で自走制御情報を求めている。具体的には、作業者は初めに、リングオシレータ２６の温度及び電圧値の条件を適当な値に設定し、ＧＰＳ電波を良好に受信できる環境で、実際に基準周波数発生装置１１を動作させる。そして、リングオシレータ２６を制御部２４からの同期制御信号に応じて動作させる。そして、位相比較部２３が検出する位相差がゼロに収束したする。このとき、リングオシレータ２６の発振周波数は１０ＭＨｚに非常に近いため、式（１）に基づいて、上記で設定した環境下におけるリング状の回路を１周するときの遅延量を正確に求めることができる。自走制御部５０は、この時の配線遅延発生部４２及び素子遅延発生部４３の回路状態を記憶する。ここで、回路状態とは、リングオシレータ２６のリング状の回路を１周するときの配線の長さ及び経由した遅延素子である。
【００６５】
次に作業者は、温度は変化させず、リングオシレータ２６に掛ける電圧値を少し変化させた上で、再び信号をリファレンス信号に同期させる。そして定常状態を検出すれば、自走制御部５０は、再びその時の回路状態、電圧値、及び温度を記憶する。この作業を必要な回数だけ繰り返して行うことで、温度を固定したときの、回路状態と電圧値との関係を示すデータを得ることができる。このデータに、適宜の演算及び近似を行うことで、配線及び遅延素子の、電圧値による遅延量の変化を求めることができる。このようにして得られた結果は、記憶部５２に記憶される。
【００６６】
次に、作業者は、電圧値を固定して温度を少しずつ変化させながら同様の操作を行い、得られたデータから、配線及び遅延素子の、温度による遅延量の変化を求めることができる。そして、得られた結果は同様に記憶部５２に記憶される。
【００６７】
なお、このようにして記憶部５２に記憶された自走制御情報は初期値であり、基準周波数発生装置１１の稼動開始後において、適宜修正される。即ち、基準周波数発生装置１１において定常状態が得られているならば、回路状態と、電圧値及び温度の関係を上記と同様に求めることができるので、新しい自走制御情報を求めることができる。記憶部５２の記憶内容は、新しく求められた自走制御情報で更新される。以上のような継続的な学習処理により、リングオシレータ２６の現時点での特性を常時反映させることができる。
【００６８】
そして、基準周波数発生装置１１の稼動中にリファレンス信号が生成できなくなると、自走制御部５０は、検出部５１が検出した電圧値及び温度と、記憶部５２に記憶されている自走制御情報と、に基づいて、現在の環境においてリングオシレータを正確に１０ＭＨｚで発振させるための回路状態を計算する。次に、自走制御部５０は、得られた回路状態を実現するために配線遅延発生部４２及び素子遅延発生部４３を動作させる自走制御信号をリングオシレータ２６に出力する。これにより、リファレンス信号を利用できない自走制御においても、精度の高い基準周波数信号をリングオシレータ２６から出力することができる。
【００６９】
なお、本実施形態では、位相比較部２３、制御部２４、スイッチ回路２５、リングオシレータ２６、分周器２７、自走制御部５０、及び記憶部５２が、半導体（ＦＰＧＡ等）に回路として作り込まれている。従って、その小型化、低コスト化、低消費電力化の効果は顕著である。
【００７０】
以上に説明したように、このリングオシレータ２６は、配線遅延発生部４２と、反転部４５と、帰還手段と、出力部４６と、を備える。配線遅延発生部４２は、ループ信号の伝送経路の長さを変更することで、配線遅延による遅延量を用いて、当該ループ信号の遅延量を調整可能である。反転部４５には配線遅延発生部４２を通過したループ信号が入力され、反転部４５は、当該ループ信号を反転して出力する。帰還手段は、ループ信号が配線遅延発生部４２及び反転部４５に再び入力されるように、当該信号を帰還させる。出力部４６は、帰還手段により帰還させるループ信号を分岐して外部に出力する。
【００７１】
即ち、電気信号は非常に素早く配線を伝わるため、配線遅延による遅延量を有効に活用して、遅延量の微調整を容易に行うことができる。そのため、外部に出力する信号の周波数を細かく設定することができる。
【００７２】
また、本実施形態のリングオシレータ２６において、配線遅延発生部４２は、複数の入力から１つの入力を選択して出力するセレクタを備える。そして、ループ信号の伝送経路の長さは、このセレクタによって変更可能である。
【００７３】
これにより、選択信号をセレクタに出力するだけでループ信号の伝送経路の長さを変更することができるので、遅延量の設定を簡単な構成で行うことができる。
【００７４】
また、本実施形態のリングオシレータ２６は、素子遅延発生部４３を備える。素子遅延発生部４３は、ループ信号が通過する遅延素子の数を変更することで、当該ループ信号の遅延量を調整可能である。
【００７５】
これにより、配線遅延による小さな遅延量と、遅延素子による比較的大きな遅延量と、を組み合わせて遅延量を設定しているため、配線遅延量調整回路７２の個数を減らすことができ、リングオシレータ２６をコンパクトに構成することができる。
【００７６】
また、本実施形態のリングオシレータ２６は、通過するループ信号を一定量遅延させる定常遅延発生部４４を備える。
【００７７】
これにより、発振器に設定する遅延量は所定量以上であることが多いため、この所定量を定常遅延発生部４４によって遅延させることで、配線遅延発生部４２の構成をコンパクトにできる。
【００７８】
また、本実施形態の基準周波数発生装置１１は、ＰＬＬ回路３１と、リファレンス信号入力部３２と、基準周波数信号出力部３３と、を備える。ＰＬＬ回路３１は、リングオシレータ２６を制御する。リファレンス信号入力部３２には、ＰＬＬ回路３１で用いられるリファレンス信号が入力される。基準周波数信号出力部３３は、出力部４６から出力される信号を基準周波数信号として出力する。
【００７９】
これにより、同期状態における基準周波数信号の周波数変化を小さくすることができる。また、基準周波数信号に現れる位相雑音（ジッタ）を小さくできる。
【００８０】
また、本実施形態の基準周波数発生装置１１は、検出部５１と、記憶部５２と、自走制御部５０と、を備える。検出部５１は、リングオシレータ２６が使用される温度及び電圧値を検出する。記憶部５２は、自走制御情報を記憶可能である。自走制御部５０は、リファレンス信号が取得できなくなると、検出部５１が検出した温度及び電圧値と、記憶部５２が記憶している自走制御情報と、に基づいて自走制御信号を決定し、リングオシレータ２６を制御する。
【００８１】
これにより、リファレンス信号を取得できている間は、ＰＬＬ回路３１（特に、制御部２４）の同期制御信号によりリングオシレータ２６を高精度に制御することができる。一方、リファレンス信号を取得できなくなっても、自走制御部５０が自走制御信号に基づいてリングオシレータ２６を高精度に制御することができる。
【００８２】
次に、図６を参照して、本実施形態の第１変形例を説明する。図６は、第１変形例に係る配線遅延発生部（遅延部）４２ｘの構成を示すブロック図である。なお、以降で説明する各種の変形例において、上記の実施形態と同一又は類似する構成については、図面に同一の符号を付して説明を省略する場合がある。
【００８３】
第１変形例が備える配線遅延発生部４２ｘは、図６（ａ）に示すように、多数の配線遅延量調整回路８２が直列に接続された回路である。
【００８４】
配線遅延量調整回路８２は、図６（ｂ）に示すように、変換部４１が出力する切替信号によって開閉が制御されるスイッチ（切替部）８２ａ，８２ｂと、インバータ８２ｃと、が配置された回路として構成されている。
【００８５】
図６（ｂ）の左から入力されるループ信号は、２つに分岐され、一方の信号はスイッチ８２ａに入力され、他方の信号はスイッチ８２ｂに入力される。また、図６（ｂ）の下から入力される切替信号は、２つに分岐され、一方の切替信号はスイッチ８２ａに入力され、他方の切替信号はインバータ８２ｃを経由してスイッチ８２ｂに入力される。従って、スイッチ８２ａに入力される切替信号のレベルと、スイッチ８２ｂに入力される切替信号のレベルと、は異なっているため、切替信号の入力によりスイッチ８２ａ，８２ｂのうち、どちらか一方のみが閉じられる。
【００８６】
ここで、図６（ｂ）に示すように、スイッチ８２ａを経由して出力されるルートは、スイッチ８２ｂを経由して出力されるルートに比べて、通過する配線の長さが２×ｌ2だけ長くなっている。配線遅延量調整回路８２は、この長さの差に応じた遅延量だけループ信号を遅延させることができる。
【００８７】
このように、第１変形例のリングオシレータ２６において、配線遅延発生部４２ｘは、ループ信号の伝送経路を切替可能なスイッチ８２ａ，８２ｂを備える。そして、スイッチ８２ａ，８２ｂによってループ信号の伝送経路の長さを変更可能である。
【００８８】
これにより、切替信号をスイッチ８２ａ，８２ｂに入力するだけでループ信号の伝送経路の長さを変更することができるので、遅延量の設定を簡単な構成で行うことができる。
【００８９】
次に、図７を参照して、第２変形例を説明する。図７は、第２変形例に係る配線遅延発生部４２（遅延部）ｙの構成を示す模式図及びブロック図である。第２変形例が備える配線遅延発生部４２ｙは、図７（ａ）に示すように、基板構成層９２を積層させて製造された多層基板として構成されている。
【００９０】
第２変形例の配線遅延発生部４２ｙには、変換部４１から図略の信号が入力される。そして、配線遅延発生部４２ｙは、この信号に応じて、ループ信号がどの基板構成層９２を経由して素子遅延発生部４３へ出力されるかを切替可能に構成される。
【００９１】
これにより、ループ信号が層間を伝わるときの配線の長さに応じた配線遅延によって、遅延量が調整される。例えば、最上段の基板構成層９２を通過するルートは、その基板構成層９２の１つ下の基板構成層９２を通過するルートと比べて、通過する配線の長さが２ｌ3だけ短くなり、この値に応じた遅延量が生じる。
【００９２】
また、それぞれの基板構成層９２は、図７（ｂ）に示すように、複数のスイッチ９２ａが配置された回路として構成される。そして、それぞれのスイッチ９２ａには、変換部４１からの図略の信号が入力されている。基板構成層９２は、この信号に応じて回路を切り替えることで、ループ信号の伝送経路の長さを調整可能に構成される。
【００９３】
これにより、多層基板の層間を伝わるときの遅延量に加え、それぞれの基板構成層９２における遅延量を設定可能であるため、スペースを有効に活用して伝送経路の長さの調整を行うことができる。なお、多層基板に代えて、複数の基板を重ねた多重基板を用い、電気信号が伝送される基板を切り替えることで、当該電気信号の伝送経路の長さを変更する構成にすることもできる。
【００９４】
次に、図８を参照して、第３変形例を説明する。図８は、第３変形例に係るリングオシレータ（発振器）２６ｚの概略的な構成を示すブロック図である。図８に示すように、第３変形例では、定常遅延発生部（定常遅延部）４４ｚがリングオシレータ２６ｚの内部ではなく外部に配置されている。
【００９５】
なお、リングオシレータ２６ｚと定常遅延発生部４４ｚとを接続する配線は、最短距離ではなく少し迂回するように構成されている。また、この配線には、誘電率の比較的高い物質が用いられている。これらの構成により、配線遅延による遅延量を増大させている。また、この配線は、ループ信号を一定時間遅延しているため、定常遅延部と言うことができる。
【００９６】
このように、第３変形例に係るリングオシレータ２６ｚは、ループ信号を一定量遅延させる構成が装置の外部に配置されるため、装置内部の構成をコンパクトにすることができる。
【００９７】
以上に本発明の好適な実施の形態及び変形例を説明したが、上記の構成は例えば以下のように変更することができる。
【００９８】
上記実施形態の基準周波数発生装置１１は、ＧＰＳ衛星からの信号に基づいてリファレンス信号を生成する構成であるが、ＧＮＳＳ（Ｇｌｏｂａｌ  Ｎａｖｉｇａｔｉｏｎ  Ｓａｔｅｌｌｉｔｅ  Ｓｙｓｔｅｍ）を利用する構成であれば、適宜変更することができる。例えば、ＧＬＯＮＡＳＳ衛星やＧＡＬＩＬＥＯ衛星からの信号に基づいてリファレンス信号を生成する構成に変更することができる。更に、外部装置からのリファレンス信号を取得する構成としても良い。
【００９９】
基準周波数発生装置１１の内部にＧＰＳ受信機１３を配置し、自機の内部でリファレンス信号を生成する構成に変更することができる。
【０１００】
制御部２４は、リングオシレータ２６，２６ｚを適切に制御できる限り、Ｐ制御、Ｉ制御及びＤ制御のうち少なくとも１つを実行する制御器に変更することができる。
【０１０１】
ＰＬＬ回路３１は、供給されるリファレンス信号に同期してリングオシレータ２６を制御する構成である限り、他の同期回路（ＤＬＬ回路等）を使用することもできる。
【０１０２】
検出部５１は、電圧値及び温度の両方を測定することに代えて、何れか一方だけを測定するように変更しても良い。また、他の環境因子に関する値（環境値）を測定するように構成しても良い。
【０１０３】
リングオシレータ２６が備える各部の構成は、ＦＰＧＡに限らず、他のプログラマブルロジックデバイス（例えば、ＡＳＩＣ）上に回路として設定するように構成することもできる。また、ＧＰＳ受信機１３が測位計算等のためにＡＳＩＣを備える場合は、当該ＡＳＩＣ上に上記構成を回路として設定するように変更することもでき、この場合、一層の小型化及び低消費電力化が可能になる。ただし、通常のＩＣ等の集積回路等により上記の構成を実現しても良いことは勿論である。
【符号の説明】
【０１０４】
１１  基準周波数発生装置
２６，２６ｚ  リングオシレータ
４２，４２ｘ，４２ｙ  配線遅延発生部（遅延部）
４３  素子遅延発生部（第２遅延部）
４５  反転部
４６  出力部
【図１】
2017153025.tif 000005
【図２】
2017153025.tif 000006
【図３】
2017153025.tif 000007
【図４】
2017153025.tif 000008
【図５】
2017153025.tif 000009
【図６】
2017153025.tif 000010
【図７】
2017153025.tif 000011
【図８】
2017153025.tif 000012