(57)【要約】      （修正有）【課題】ＤＳＰ毎に必要だった学習制御用の高速アクセス可能な内部メモリ容量を削減することが可能なサーボ制御システムを提供する。【解決手段】サーボ制御システム１００は、周期的に動作する被駆動体をサーボモータで駆動するサーボ制御装置１０ａ〜と、同一指令パターンにおける位置偏差に基づいて補正データを作成し、遅延メモリ２ａ〜に記憶すると共に位置偏差を補正する学習コントローラ１ａ〜と、を備え、遅延メモリは、アクセスの遅れ時間が短い第１メモリ、及びアクセスの遅れ時間が長い第２メモリとを備え、サーボ制御装置は、指令パターンに応じた学習周期に依存して、第１メモリ及び第２メモリのどちらか一方を学習コントローラに割り当てる切り換え器を具備する、ことを特徴とする。【選択図】図１
2017016366.tif 000002
【特許請求の範囲】
【請求項１】
周期的に動作する被駆動体をサーボモータで駆動するサーボ制御装置と、
同一指令パターンにおける位置偏差に基づいて補正データを作成し、遅延メモリに記憶すると共に位置偏差を補正する学習コントローラと、を備え、
前記遅延メモリは、アクセスの遅れ時間が短い第１メモリ、及びアクセスの遅れ時間が長い第２メモリを備え、
前記サーボ制御装置は、指令パターンに応じた学習周期に依存して、前記第１メモリ及び前記第２メモリのどちらか一方を前記学習コントローラに割り当てる切り換え器を具備する、
ことを特徴とするサーボ制御システム。
【請求項２】
前記切り換え器は、
前記学習周期が前記第２メモリの遅れ時間より長い場合には、前記第２メモリを選択し、
前記学習周期が前記第２メモリの遅れ時間以下の場合には、前記第１メモリを選択するよう切り換える、請求項１に記載のサーボ制御システム。
【請求項３】
前記第１メモリは、前記サーボ制御装置のＣＰＵが持つメモリである、請求項１または２に記載のサーボ制御システム。
【請求項４】
前記第２メモリは、前記サーボ制御装置の外部に設けられたメモリである、請求項１乃至３のいずれか一項に記載のサーボ制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サーボ制御システムに関し、特に、学習制御に用いるメモリを学習周期に応じて切り換える機能を有するサーボ制御システムに関する。
【背景技術】
【０００２】
サーボモータの制御において、所定周期で同一のパターンで繰り返される指令に対して、制御偏差を零に収束させて高い精度のモータ制御を行い、加工精度を向上させる方法として、学習制御が用いられている（例えば、特許文献１）。特許文献１には、所定周期で繰り返され、かつ、この周期に同期していない非同期成分をも含む指令に対しても、制御偏差を零に収束できる予見繰り返し制御方式が開示されている。
【０００３】
学習制御には時間を基準として学習する時間同期方式と、角度を基準として学習する角度同期方式とがある。ここで、学習制御を実行するには、学習制御で使用するメモリを確保しておく必要がある。時間同期方式を用いる場合は、加工の開始から終了までの時間にわたり遅延メモリが必要となるので、加工時間が長い場合は大容量の遅延メモリが必要となる。
【０００４】
しかしながら、サーボ制御用のＤＳＰに必要な遅延メモリを割り当てておくと、遅延メモリの容量が大きくなるにしたがってコストが増大するという問題がある。さらに、学習制御を使わない通常制御の軸に対しては、遅延メモリが無駄になるという問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平４−３２３７０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、各ＤＳＰ毎に必要だった学習制御用の高速アクセス可能な内部メモリの容量を削減することが可能なサーボ制御システムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一実施例に係るサーボ制御システムは、周期的に動作する被駆動体をサーボモータで駆動するサーボ制御装置と、同一指令パターンにおける位置偏差に基づいて補正データを作成し、遅延メモリに記憶すると共に位置偏差を補正する学習コントローラと、を備え、遅延メモリは、アクセスの遅れ時間が短い第１メモリ、及びアクセスの遅れ時間が長い第２メモリを備え、サーボ制御装置は、指令パターンに応じた学習周期に依存して、第１メモリ及び第２メモリのどちらか一方を学習コントローラに割り当てる切り換え器を具備する、ことを特徴とする。
【発明の効果】
【０００８】
本発明の一実施例に係るサーボ制御システムによれば、各ＤＳＰ毎に必要だった学習制御用の高速アクセス可能な内部メモリの容量を削減することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例に係るサーボ制御システムの構成図である。
【図２】本発明の実施例に係るサーボ制御システムにおける切り換え器による遅延メモリの切り換えについて説明する概念図である。
【図３】本発明の実施例に係るサーボ制御システムの動作手順を説明するためのフローチャートである。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、本発明に係るサーボ制御システムについて説明する。図１に本発明の実施例に係るサーボ制御システムの構成図を示す。本発明の実施例に係るサーボ制御システム１００は、サーボ制御装置（１０ａ，１０ｂ，１０ｃ）と、学習コントローラ（１ａ，１ｂ，１ｃ）と、第１メモリである内部メモリ（２ａ，２ｂ，２ｃ）と、第２メモリである外部メモリ３と、切り換え器（４１，４２）（図２参照）と、を備えている。
【００１１】
サーボ制御装置（１０ａ，１０ｂ，１０ｃ）は、周期的に動作する被駆動体（図示せず）をサーボモータ（３１ａ，３２ａ，３１ｂ，３２ｂ，３１ｃ，３２ｃ）で駆動する。上位制御装置５０から指令を受けるサーボ制御装置は１台でもよいし、複数台でもよい。図１に示した例では、３台のサーボ制御装置（１０ａ，１０ｂ，１０ｃ）を用いる例を示したが、これには限られない。サーボ制御装置（１０ａ，１０ｂ，１０ｃ）は、それぞれ上位制御装置５０から位置指令を取得し、アンプ（２０ａ，２０ｂ，２０ｃ）を用いてモータ（３１ａ，３２ａ，３１ｂ，３２ｂ，３１ｃ，３２ｃ）を駆動する。
【００１２】
さらに、各サーボ制御装置（１０ａ，１０ｂ，１０ｃ）が制御するモータの数が２台の場合を示したが、これには限られず、１台のモータのみを制御してもよいし、３台以上のモータを制御するようにしてもよい。
【００１３】
学習コントローラ（１ａ，１ｂ，１ｃ）は、同一指令パターンにおける位置偏差に基づいて補正データを作成し、遅延メモリに記憶すると共に位置偏差を補正する。
【００１４】
遅延メモリは、アクセスの遅れ時間が短い第１メモリである内部メモリ（２ａ，２ｂ，２ｃ）、及びアクセスの遅れ時間が長い第２メモリである外部メモリ３を備えている。第１メモリである内部メモリ（２ａ，２ｂ，２ｃ）は、サーボ制御装置（１０ａ，１０ｂ，１０ｃ）のＣＰＵが持つメモリであってもよい。また、第２メモリである外部メモリ３は、サーボ制御装置（１０ａ，１０ｂ，１０ｃ）の外部に設けられたメモリであってもよい。例えば、第２メモリである外部メモリ３は、上位制御装置５０のバス４０に接続されたメモリであってもよい。
【００１５】
図２に本発明の実施例に係るサーボ制御システムにおける切り換え器による遅延メモリの切り換えについて説明する概念図を示す。切り換え器（４１，４２）は、指令パターンに応じた学習周期に依存して、第１メモリである内部メモリ（２ａ，２ｂ，２ｃ）及び第２メモリである外部メモリ３のどちらか一方を学習コントローラ（１ａ，１ｂ，１ｃ）に割り当てる。
【００１６】
上述のように学習制御ためのメモリ領域自体をサーボ制御用のＤＳＰではない所に、「移動」し、「共通化」することで、各軸毎の学習メモリ領域を削減することができる。ただし、そのメモリへのアクセスには時間がかかる（通信遅れ）ため、その時間よりも短い周期の学習制御には使用できない。そこで、本発明の実施例に係るサーボ制御システムにおいては、サーボ制御用ＤＳＰの学習メモリを全くゼロにするのではなく、通信遅れ分に相当するメモリは残しておき、自動で切り換える点を特徴としている。
【００１７】
具体的には、図１のサーボ制御装置（１０ａ，１０ｂ，１０ｃ）において、外部メモリ３を用いない場合は、大容量のメモリ（２１ａ，２１ｂ，２１ｃ）が学習用のメモリとして必要であったところ、本発明においては、通信遅れ分に相当するメモリ（２２ａ，２２ｂ，２２ｃ）のみを残すようにしている。その結果、サーボ制御装置（１０ａ，１０ｂ，１０ｃ）において必要とされる学習メモリの容量を必要最低限の量にまで削減することができる。
【００１８】
次に、切り換え器の動作について説明する。図２に示すように、内部メモリ２ａ及び外部メモリ３は、繰り返し指令されて加工形状等の動作の１パターン周期を学習データ数である「ａ」個に分割し、それぞれの補正データを記憶するメモリ（Ｘn-1，Ｘn-2，Ｘn-3，・・・，Ｘn-a）を備えている。ここで、学習周期Ｌは、サンプリング時間に「ａ」を乗算した値となる（Ｌ＝ａ×サンプリング時間）。
【００１９】
このとき、学習コントローラ１ａから内部メモリ２ａまでのアクセス時間は短く、学習コントローラ１ａから外部メモリ３までのアクセス時間は必然的に長くなる。ここで、学習コントローラ１ａから外部メモリ３までのアクセス時間を「ｄ」とする。そうすると、外部メモリ３を用いて学習制御を行う場合、往復で「２ｄ」の時間だけ遅れることとなる。この時間「２ｄ」を「遅れ時間」と定義する。
【００２０】
切り換え器（４１，４２）は、学習周期Ｌが第２メモリである外部メモリ３の遅れ時間２ｄより長い場合（Ｌ＞２×ｄ）、即ち、補正作成に要する時間が外部メモリ３との間の総遅れ時間より長い場合には、第２メモリである外部メモリ３を選択するよう切り換える。一方、切り換え器（４１，４２）は、学習周期Ｌが第２メモリである外部メモリ３の遅れ時間２ｄ以下の場合（Ｌ≦２×ｄ）、即ち、補正作成に要する時間が外部メモリ３との間の総遅れ時間以下の場合には、第１メモリである内部メモリ２ａを選択するよう切り換える。
【００２１】
ここで、切り換え器は第１切り換え器４１及び第２切り換え器４２を備えており、両者は学習コントローラ１ａからの指令によって同期してデータＸnを内部メモリ２ａに出力するか、外部メモリ３に出力するかを切り換えている。
【００２２】
内部メモリ２ａは、外部メモリ３への総遅れ時間２ｄに相当する学習データ分だけあれば十分である。また、外部メモリ３、内部メモリ２ａへの切り換えは、学習周期より自動で切り換えることが好ましい。
【００２３】
なお、図２においては、サーボ制御装置１０ａに設けられた内部メモリ２ａと外部メモリ３との間の切り換えについて説明したが、サーボ制御装置１０ｂ、１０ｃにおける内部メモリ２ｂ、２ｃと外部メモリ３との切り換えも同様に行うことができる。
【００２４】
次に、本発明の実施例に係るサーボ制御システムの動作手順について図３に示したフローチャートを用いて説明する。まず、ステップＳ１０１において、学習コントローラ１ａが、学習周期Ｌが遅れ時間２ｄより大きいか否かを判断する。学習周期Ｌが遅れ時間２ｄ以下である場合は、ステップＳ１０２において、学習コントローラ１ａの遅延メモリとして内部メモリ２ａを使用する。一方、学習周期Ｌが遅れ時間２ｄより大きい場合は、ステップＳ１０３において、学習コントローラ１ａの遅延メモリとして外部メモリ３を使用する。
【００２５】
ここで、切り換え器（４１，４２）の切り換えタイミングは、学習中でなければいつでも切り換えは可能である。特に、次の学習制御が開始する直前に、設定することが好ましい。
【００２６】
以上説明したように、本発明の実施例に係るサーボ制御システムによれば、大容量の外部メモリを設け、学習周期に応じて内部メモリを使用するか、外部メモリを使用するかを切り換えている。その結果、学習制御で使用する遅延メモリとして、学習周期が短い場合には遅れ時間の短い内部メモリを使用し、学習周期が長い場合には、遅れ時間の長い外部に設けた大容量の外部メモリを使用するように、切り換えることができる。
【符号の説明】
【００２７】
１ａ，１ｂ，１ｃ    学習コントローラ
２ａ，２ｂ，２ｃ    内部メモリ
３    外部メモリ
１０ａ，１０ｂ，１０ｃ    サーボ制御装置
２０ａ，２０ｂ，２０ｃ    アンプ
３１ａ，３２ａ，３１ｂ，３２ｂ，３１ｃ，３２ｃ    モータ
４０    バス
４１    第１切り換え器
４２    第２切り換え器
５０    上位制御装置
【図１】
2017016366.tif 000003
【図２】
2017016366.tif 000004
【図３】
2017016366.tif 000005
【手続補正書】
【提出日】平成28年10月12日(2016.10.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
周期的に動作する被駆動体をサーボモータで駆動するサーボ制御装置と、
同一指令パターンにおける位置偏差に基づいて補正データを作成し、遅延メモリに記憶すると共に位置偏差を補正する学習コントローラと、を備え、
前記遅延メモリは、アクセスの遅れ時間が短い第１メモリ、及びアクセスの遅れ時間が長い第２メモリを備え、
前記サーボ制御装置は、指令パターンに応じた学習周期に依存して、前記第１メモリ及び前記第２メモリのどちらか一方を前記学習コントローラに割り当てる切り換え器を具備し、
前記切り換え器は、
前記学習周期が前記第２メモリの遅れ時間より長い場合には、前記第２メモリを選択し、
前記学習周期が前記第２メモリの遅れ時間以下の場合には、前記第１メモリを選択するよう切り換える、
ことを特徴とするサーボ制御システム。
【請求項２】
前記第１メモリは、前記サーボ制御装置のＣＰＵが持つメモリである、請求項１に記載のサーボ制御システム。
【請求項３】
前記第２メモリは、前記サーボ制御装置の外部に設けられたメモリである、請求項１または２に記載のサーボ制御システム。