(57)【要約】【課題】二重ゲートを要すること無しに、サンプルの化学的特性を高感度に検出する。【解決手段】サンプルの化学的特性を検出するための半導体装置であって、ゲート部分の化学的状態により閾値が変化するＦＥＴ３０と、ＦＥＴ３０のソース若しくはドレインとＦＥＴのバックゲートとの少なくとも一方に、時間変化信号を印加する時間変化信号印加部７と、時間変化信号の印加によるＦＥＴ３０の閾値の変化を信号として読み出す信号読み出し部５０，６０と、を具備した。【選択図】図２
2017166972.tif 000002
【特許請求の範囲】
【請求項１】
ゲート部分の化学的状態により閾値が変化するＦＥＴと、
前記ＦＥＴのソース若しくはドレインと前記ＦＥＴのバックゲートとの少なくとも一方に、時間変化信号を印加する時間変化信号印加部と、
前記時間変化信号の印加による前記ＦＥＴの閾値の変化を信号として読み出す信号読み出し部と、
を具備したことを特徴とする半導体装置。
【請求項２】
ゲート部分の化学的状態により閾値が変化するＦＥＴを基板上にマトリクス配置してなる画素アレイと、
前記ＦＥＴのソース若しくはドレインと前記ＦＥＴのバックゲートとの少なくとも一方に、行単位で接続された複数の水平信号線と、
前記複数の水平信号線に、時間の経過に伴い振幅が変化する時間変化信号を択一的に印加する垂直走査回路と、
前記ＦＥＴのドレイン又はソースに、列単位で接続された複数の垂直信号線と、
前記複数の垂直信号線のそれぞれに接続され、所定時刻から前記垂直信号線に現れる前記ＦＥＴの出力信号が反転するまでの時間を計測する時間計測回路と、
を具備したことを特徴とする半導体装置。
【請求項３】
前記ＦＥＴは、ゲート電極にイオン感応膜が接続され、前記イオン感応膜に接する被検体のイオンの濃度を検出するＩＳＦＥＴであることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
基板上に２次元マトリクス状に画素が配置され、各画素上の被検体のイオンの濃度変化を検出するＩＳＦＥＴと、
前記ＩＳＦＥＴのソースに、行単位で接続された複数の水平信号線と、
前記複数の水平信号線に、時間の経過に伴い振幅が変化する時間変化信号を択一的に印加する垂直走査回路と、
前記ＩＳＦＥＴのドレインに、列単位で接続された複数の垂直信号線と、
前記複数の垂直信号線のそれぞれに接続され、前記時間変化信号が印加されてから前記画素の出力が反転するまでの時間を計測する複数のカウンタと、
を具備したことを特徴とする半導体計測装置。
【請求項５】
前記複数の時間計測回路の計測信号から、前記ＦＥＴの設置領域の化学的状態を検査する化学的状態検査部を、更に有することを特徴とする請求項２又は３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、サンプルの化学的特性を検出するための半導体装置に関する。
【背景技術】
【０００２】
近年、化学感応性電界効果トランジスタ（chemical field-effect transistor：Ｃｈｅｍ−ＦＥＴ）の一つとして、水素イオン等の化学物質の変化を検出するイオン感応性電界効果トランジスタ（ion-sensitive field-effect transistor：ＩＳＦＥＴ）が注目されている。そして最近、ランプ波等の時間変化信号を二重ゲートに印加し、化学的状況をパルス幅として出力する時間幅変調型のＩＳＦＥＴが提案されている。
【０００３】
しかし、この種のＩＳＦＥＴでは、特殊な二重ゲートを必要とすることから寄生容量が大きくなるため、検出感度が低い。さらに、ＩＳＦＥＴの微細化が困難であり、特殊な製造プロセスが必要となる。また、イオン濃度の分布を測定するためにＩＳＦＥＴを有する画素を二次元配置した場合、各画素の素子数が多くなる問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２０１３−５３７６１９号公報
【非特許文献】
【０００５】
【非特許文献１】“Minimal readout scheme for ISFET sensing arrays based on pulse width modulation”, Electronics Letters, 10th May 2012, Vol.48, No.10.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
発明が解決しようとする課題は、二重ゲートを要すること無しに、サンプルの化学的特性を高感度に検出することのできる半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
実施形態の半導体装置は、ゲート部分の化学的状態により閾値が変化するＦＥＴと、前記ＦＥＴのソース若しくはドレインと前記ＦＥＴのバックゲートとの少なくとも一方に、時間変化信号を印加する時間変化信号印加部と、前記時間変化信号の印加による前記ＦＥＴの閾値の変化を信号として読み出す信号読み出し部と、を具備している。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係わる半導体計測装置の基本構成を示すブロック図である。
【図２】第１の実施形態に係わる半導体計測装置の具体的構成例を示す回路構成図である。
【図３】図２の半導体計測装置に用いたＩＳＦＥＴの素子構造を示す断面図である。
【図４】図２の半導体計測装置に用いた垂直走査回路を示す回路構成図である。
【図５】図４の垂直走査回路の各部の動作波形を示す信号波形図である。
【図６】第２の実施形態に係わる半導体計測装置を示す回路構成図である。
【図７】第３の実施形態に係わる半導体計測装置を示す回路構成図である。
【図８】第３の実施形態の動作を説明するためのもので、ＩＳＦＥＴのゲートに異なる電圧を印加した状態を示す回路構成図である。
【図９】第３の実施形態の動作を説明するためのもので、電圧ＶＳ，ＶＯ，及び電流Ｉｄの時間的変化を示す図である。
【図１０】ＩＳＦＥＴのゲート電圧とパルス幅との関係を示す特性図である。
【図１１】第４の実施形態に係わる半導体計測装置を示す回路構成図である。
【図１２】第４の実施形態に係わる半導体計測装置の別の例を示す回路構成図である。
【図１３】第４の実施形態の半導体計測装置のレイアウトの一例を示す平面図である。
【図１４】第４の実施形態の半導体計測装置の別のレイアウトの別の例を示す平面図である。
【図１５】図１４のＩ−Ｉ’断面図である。
【図１６】第５の実施形態に係わる半導体計測装置を示す回路構成図である。
【発明を実施するための形態】
【０００９】
以下、実施形態の半導体装置を、図面を参照して説明する。
【００１０】
（第１の実施形態）
図１は、第１の実施形態に係わる半導体計測装置の基本構成を示すブロック図である。  複数の水平信号線１が互いに平行配置されている。水平信号線１と直交するように、複数の垂直信号線２が互いに平行配置されている。そして、水平信号線１と垂直信号線２との各交差部に画素３が配置されている。即ち、画素３が二次元的にマトリクス配置されて、画素アレイを構成している。各々の画素３は、水素イオン等の化学物質濃度変化に応じて閾値が変化するＩＳＦＥＴ等のＣｈｅｍ-ＦＥＴで形成されている。
【００１１】
Ｃｈｅｍ-ＦＥＴは、例えば、Ｈ+ ，Ｋ+ ，Ｃａ2+などのイオン、アセチルコリンなどの神経伝達物質、細胞内若しくは細胞外で生じる代謝産物又は代謝され得る物質などの代謝物、特定の抗原若しくは抗体又はそれらに由来するタンパク質などをセンシングし、検出されるべき化学物質に由来する情報に基づく信号を電気信号に変換する半導体センサ素子である。
【００１２】
垂直信号線２の一端は電流源４に接続され、他端はエッジ検出回路（反転タイミング検出回路）５に接続されている。電流源４は、例えばカレントミラー回路で構成されている。ここで、画素３がｎＭＯＳを用いたソース接地アンプの場合はｐＭＯＳのカレントミラー回路であり、画素３がｐＭＯＳを用いたソース接地アンプの場合はｎＭＯＳのカレントミラー回路である。また、画素３がｎＭＯＳを用いたソースフォロワアンプの場合はｎＭＯＳのカレントミラー回路であり、画素３がｐＭＯＳを用いたソースフォロワアンプの場合はｐＭＯＳのカレントミラー回路である。エッジ検出回路５は、例えば比較器で構成され、垂直信号線２に現れる画素出力の反転タイミング（パルスエッジ）を検出する。
【００１３】
エッジ検出回路５の出力信号はパルス幅検出回路（時間計測回路）６に供給されている。パルス幅検出回路６は、例えばカウンタからなり、エッジ検出回路５の出力信号に基づいて、所定の時刻から画素出力が反転するまでの時間をカウントする。
【００１４】
水平信号線１の一端は、時間変化信号出力型の垂直走査回路７に接続されている。垂直走査回路７は、時間の経過に伴い振幅が変化するランプ波等の時間変化信号を、水平信号線１に順次に印加する。また、制御回路８は、垂直走査回路７及びカウンタ６の動作を制御する。
【００１５】
次に、本実施形態の半導体計測装置の具体的構成及び動作を、図２〜図６を参照して説明する。
【００１６】
図２は、図１の半導体計測装置をより具体化して示す回路構成図である。  
画素３は、例えば、特定のイオン濃度を検出するためのＩＳＦＥＴ３０で構成されている。各々の画素３において、ＩＳＦＥＴ３０のソースは水平信号線１に接続され、ドレインは垂直信号線２に接続されている。なお、特定のイオンに限らず別の化学物質濃度を検出するために、別のＣｈｅｍ−ＦＥＴを採用してもよく、回路構成は同様である。
【００１７】
ＩＳＦＥＴ３０の一例を、図３（ａ）（ｂ）に示す。図３（ａ）は、エクステンデットゲート型と呼ばれる構成である。ＭＯＳ構造のＦＥＴのゲートにコンタクトビアを介してイオン感応膜が接続されたものであり、イオン感応膜に接する被検体におけるイオン濃度に応じて閾値が変化する。より具体的には、基板１００上にゲート絶縁膜１０１を介してゲート電極１０２が形成され、ゲート電極１０２の両側にソース／ドレイン領域１０３，１０４が形成されている。これにより、ＭＯＳＦＥＴが形成されている。ゲート電極１０２上にコンタクト１０５と金属層１０６が交互に形成され、最表層の金属層１０６上にイオン感応膜１０７が形成されている。金属層１０６の総数は、集積回路を形成するために必要な配線層の数などを鑑みて決定される。そして、イオン感応膜１０７が被検体液１０８に接触するものとなっている。
【００１８】
イオン感応膜１０７は、例えば水素イオンを検出する場合はＳｉＮやＴａＯなどが選択される。その他のイオンは、高分子膜を基材として単種のイオンと選択できるイオノフォアを含有することで検出できる。高分子膜の例はポリ塩化ビニルやＰＤＭＳである。イオノフォアの例は、Ｎａ+：ビス（１２−クラウン−４），Ｋ+：ビズ（ベンゾー１５−クラウン−５）又はバリノマイシン、Ｃａ+：Ｋ２３Ｅ１，ＮＨ4+：ＴＤ１９Ｃ６である。
【００１９】
図３（ｂ）はオープンゲート型と呼ばれる構成である。ＭＯＳ構造のゲート酸化膜が直接被検体に触れている。より具体的には、基板１００上にゲート絶縁膜１１０が形成され、ＳｉＮやＴａＯを用いることで水素イオンのイオン感応膜として作用する。さらにはゲート絶縁膜１１０に高分子膜を基材とするイオン感応膜を形成することで、水素イオン以外のイオン検出も可能である。ゲート絶縁膜１１０の両側にソース／ドレイン領域１０３，１０４が形成されている。これにより、ＭＯＳＦＥＴが形成されている。
【００２０】
なお、図３において、ソース／ドレイン領域１０３，１０４は、図示されていないコンタクトを介して周辺の回路と接続されている。
【００２１】
電流源４には、例えば、ゲートにバイアス信号線４１からのバイアス電圧ＶＢが印加されるｐ型のＭＯＳＦＥＴ（電流負荷）４０が用いられている。この電流負荷４０により、ＩＳＦＥＴ３０がオフ状態では、垂直走査線２の電位は一定（“Ｈ”レベル）となる。エッジ検出回路５としては、基準レベルとの比較で出力が反転する比較器５０が用いられている。パルス幅検出回路６としては、所定時刻からの経過時間をカウントするカウンタ６０が用いられている。
【００２２】
垂直走査回路７は、例えば図４に示すように、時間変化信号生成回路７１、ドライバアンプ７２、スキャン回路７３、及びセレクタ７４、で構成できる。時間変化信号生成回路７１は、一定時間毎にランプ波信号を出力する。そして、ドライバアンプ７２は、ランプ波信号ＶＲＥＦを出力する。ランプ波信号ＶＲＥＦはセレクタ７４の一方の入力端に供給される。セレクタ７４の他方の入力端には待機時電圧ＶＲＥＳＥＴが供給される。セレクタ７４の制御端子にはスキャン回路７３からのスキャン信号ＳＥＬが供給される。
【００２３】
スキャン回路７３は、図５に示すように、行選択信号ＳＥＬ[0]，ＳＥＬ[1]，…，ＳＥＬ[N]の順に矩形波を出力する。これによりセレクタ７４は、１周期ずつずれたランプ波信号ＶＳ[0]，ＶＳ[1]，…，ＶＳ[N]を出力する。ここでは、行選択信号ＳＥＬが１行ずつ順番に逐次的に与えられているが、行選択信号は任意の行から開始されても良いし、１行毎に飛び飛びで与えられても良いし、ある行の行選択信号が立ち下がった後に次の行選択信号が立ち上がるまでに任意のブランキング期間があってもよい。
【００２４】
なお、図２中のスイッチはランプ波信号ＶＳが複数の水平信号線１に択一的に供給されることを示すために等価的に記載したものである。このようなスイッチは、走査回路７に内蔵されたものであっても良いし、特に設けなくても良い。
【００２５】
このような構成において、ＩＳＦＥＴ３０のイオン感応膜１０７を被検体液１０８に接触させた状態で、制御回路８からの指令により走査回路７及びカウンタ６０を駆動する。これにより、垂直走査回路７からランプ波信号ＶＳが１行目のＩＳＦＥＴ３０のソース端に印加される。ランプ波信号ＶＳの電位が徐々に低くなるため、ＩＳＦＥＴ３０のゲート／ソース間電位Ｖgsは徐々に大きくなる。そして、ＶgsがＩＳＦＥＴ３０の閾値を越えると、ＩＳＦＥＴ３０がオンとなる。このとき、垂直信号線２から電流が垂直走査回路７側に引き抜かれ、垂直信号線２の電位が下がる。即ち、垂直信号線２に現れる画素出力が反転する。この画素出力の反転は比較器５０により検出される。そして、カウンタ６０により、ランプ波信号印加開始から画素出力反転までの時間がカウントされる。このカウント値はＩＳＦＥＴ３０の閾値に対応している。
【００２６】
ここで、ＩＳＦＥＴ３０の閾値は被検体液１０８のイオン濃度に応じて変化する。従って、カウンタ６０によるカウント値はイオン濃度に対応している。即ち、カウンタ６０のカウント値からイオン濃度を測定することができる。従って、カウンタ６０の出力を順次読み出すことにより、１行の画素３に対応するイオン濃度が検出される。
【００２７】
このような操作を２行目以降も繰り返すことにより、全ての画素３におけるイオン濃度が検出される。即ち、マトリクス状に配置された複数のＩＳＦＥＴ３０によって被検体液１０８のイオン濃度の分布が測定される。
【００２８】
なお、カウンタ６０から読み出されたカウント値を、メモリに格納しておくことにより、これをディスプレイ等に表示することが可能である。即ち、被検体におけるイオン濃度の分布の取得及び可視表示が可能である。
【００２９】
このように本実施形態によれば、ＩＳＦＥＴ３０のソース端にランプ波等の時間変化信号を与えることで画素３の出力が活性化され、ＩＳＦＥＴ３０の閾値の変化が振幅方向に２値化され、閾値の変化を時間幅情報で読み出すことができる。従って、ランプ波の傾きを緩やかにするか、カウンタの動作周波数を速くするように制御するだけで、測定精度を容易に変更できる。
【００３０】
しかも、本実施形態では、ＩＳＦＥＴ３０のソース端にランプ波等の時間変化信号を与えることで、ＩＳＦＥＴ３０に二重ゲートを要することはない。このため、特殊な製造プロセスは不要で、安価に製作することができる。さらに、二重ゲートを要しないことから、寄生容量が減り、検出感度の向上をはかることができる。また、ＩＳＦＥＴ３０は二次元配置でありながら、行を選択するための選択信号線を不要にすることができる。このため、配線層の被覆率条件が緩和されるなど、設計自由度が飛躍的に向上する。さらに、１つの画素３におけるトランジスタ数を減らすことができるため、画素の微細化が可能になる。
【００３１】
（第２の実施形態）
図６は、第２の実施形態に係わる半導体計測装置を示す回路構成図である。なお、図１及び図２と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３２】
本実施形態が第１の実施形態と異なる点は、画素を選択するための選択トランジスタを設けたことである。即ち、ＩＳＦＥＴ３０のドレインと垂直信号線２との間に選択トランジスタ３１が挿入されている。そして、選択トランジスタ３１は水平選択信号線１１により選択される。選択トランジスタ３１は、非選択のＩＳＦＥＴ３０を通して水平信号線１から垂直信号線２へ電流が逆流するのを防ぐ。この逆流は、待機時電圧ＶＲＥＳＴが所定の値を外れる場合に生じ得る。例えば、ＶＲＥＳＴが垂直信号線２の電圧よりも十分に大きく、ＩＳＦＥＴ３０に印加されるイオン濃度変化を含んだ等価的なゲート電位がＶＯ１よりも低い場合である。
【００３３】
ここで、水平信号線１と水平選択信号線１１は行毎に同期して駆動される。即ち、ランプ波信号ＶＳ１と水平選択信号ＳＬ１は同期し、ＶＳ２とＳＬ２は同期し、ＶＳ３とＳＬ３は同期する。これにより、マトリクス配置されたＩＳＦＥＴ３０の１行毎の選択が可能となっている。
【００３４】
なお、本実施形態では、ＩＳＦＥＴ３０をｎＭＯＳ構成、電流負荷４０をｐＭＯＳ構成としたが、これとは逆にＩＳＦＥＴ３０をｐＭＯＳ構成、電流負荷４０をｎＭＯＳ構成としても良い。この場合、ランプ波信号ＶＳは、図５とは逆に、徐々に電位が高くなる信号とすればよい。また、選択トランジスタ３１の挿入位置は、図６のようにＩＳＦＥＴ３０のドレインと垂直信号線２との間でも良く、ＩＳＦＥＴ３０のソースと水平信号線１との間でも良い。
【００３５】
本実施形態では、ランプ波信号ＶＳに同期して水平選択信号ＳＬを与えることにより、ＩＳＦＥＴ３０を行単位で駆動することができ、ＩＳＦＥＴ３０の閾値変化を時間幅情報で読み出すことができる。従って、第１の実施形態と同様の効果が得られる。さらに、本実施形態では、選択トランジスタ３１を設けたことにより、非選択のＩＳＦＥＴ３０を通して水平信号線１から垂直信号線２へ電流が逆流するのを未然に防止することができる。このため、ＶＲＥＳＴかつ／またはＶＲの設定の自由度が向上し、実験の安全性や誤動作の防止をはかることができる。
【００３６】
（第３の実施形態）
図７は、第３の実施形態に係わる半導体計測装置を示す回路構成図である。なお、図１及び図２と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３７】
本実施形態が第１の実施形態と異なる点は、ＩＳＦＥＴと直列にダイオードを設けたことである。即ち、ＩＳＦＥＴ３０のドレインと垂直信号線２との間にＭＯＳ構造のダイオード３２が挿入されている。なお、ダイオード３２の挿入位置は、ＩＳＦＥＴ３０のソースと水平信号線１との間でも良い。
【００３８】
図８は、同一の垂直信号線２に接続された３つのＩＳＦＥＴ３０のゲートに異なる電圧ＶＧ１，ＶＧ２，ＶＧ３を印加した状態を示す回路構成図である。ここで、ゲートに異なる電圧を印加することは、等価的にゲート部分のイオン濃度が異なっている場合をシミュレーションするためである。
【００３９】
図９は、ＩＳＦＥＴ３０の入力電圧（ランプ波信号）ＶＳ、出力電圧ＶＯ及び電流Ｉｄの時間的変化を示す図である。
【００４０】
図８及び図９に示すように、ＩＳＦＥＴ３０のソースにＶＳ１，ＶＳ２，ＶＳ３を順次印加すると、垂直信号線２に流れる電流Ｉｄは、図９に示すようにＩｄ１，Ｉｄ２，Ｉｄ３となる。即ち、電流の立ち上がりタイミングが異なったものとなる。そして、垂直信号線２の電圧ＶＯは、図９に示すように、立ち下がりタイミングの異なったものとなる。即ち、ＶＧが大きくなるほど、ＶＯの立ち下がりタイミングが速くなる。パルス幅検出回路６では、ランプ波信号ＶＳの印加開始時からＶＯの立ち下がりまでの時間（パルス幅）を検出するため、ＶＧが大きくなるほどパルス幅が小さくなる。即ち、ゲート印加電圧ＶＧとパルス幅との関係は、図１０に示すように、ＶＧが大きくなるに伴いパルス幅が小さくなる。
【００４１】
従って、垂直信号線２の出力電圧（画素出力）ＶＯを、エッジ検出回路５及びパルス幅検出回路６により検出することにより、ゲート電圧ＶＧの違いによるパルス幅の異なった信号を得ることができる。これは、ＩＳＦＥＴ３０のゲート部分のイオン濃度の変化によりパルス幅が異なることを意味している。つまり、上記のパルス幅を検出することによってイオン濃度を検出できる。
【００４２】
このように、本実施形態においても、ＩＳＦＥＴ３０の閾値変化を時間幅情報で読み出すことができる。従って、第１の実施形態と同様の効果が得られる。さらに、本実施形態では、水平選択信号線１１が不要となるため、第２の実施形態よりも構成の簡略化をはかることができる。
【００４３】
（第４の実施形態）
図１１は、第４の実施形態に係わる半導体計測装置を示す回路構成図である。なお、図１及び図２と同一部分には同一符号を付して、その詳しい説明は省略する。
【００４４】
本実施形態が第１の実施形態と異なる点は、ＩＳＦＥＴのバックゲートに水平選択信号線を接続したことにある。即ち、水平信号線１と平行に、バックゲート選択のための水平選択信号線１２が配置されている。各々の水平選択信号線１２は同一行のＩＳＦＥＴ３０のバックゲートに接続されている。
【００４５】
ここで、水平信号線１と水平選択信号線１２は行毎に同期して駆動される。即ち、ランプ波信号ＶＳ１と選択信号ＶＢ１は同期し、ＶＳ２とＶＢ２は同期し、ＶＳ３とＶＢ３は同期する。これにより、マトリクス配置されたＩＳＦＥＴ３０の１行毎の選択が可能となっている。
【００４６】
ランプ波信号ＶＳに同期して水平選択信号ＶＢを与えることにより、１行の画素３に対応するイオン濃度が検出される。そして、各行に対してイオン濃度の検出を行うことにより、ＩＳＦＥＴ３０の設置領域におけるイオン濃度の分布が測定される。
【００４７】
なお、本実施形態では、ＩＳＦＥＴ３０をｎＭＯＳ構成、電流負荷４０をｐＭＯＳ構成としたが、図１２に示すように、ＩＳＦＥＴ３０をｐＭＯＳ構成、電流負荷４０をｎＭＯＳ構成としても良い。
【００４８】
図１３は、図１２の半導体計測装置のレイアウトの一例を示す平面図である。  
図中の２０１はｎウェル、２０２はｐウェル、２０３はｐ+ 領域、２０４はｎ+ 領域である。なお、ゲート１０２と２０３の重なる部分は、製造プロセス上では不純物の注入は生じない。垂直信号線２となる配線２１１、水平信号線１とＩＳＦＥＴ３０のソースを接続するための配線２１２、及びＩＳＦＥＴ３０のバックゲートに接続される配線２１３を１層目で形成している。水平信号線１となる配線２２１及び水平選択信号線１２となる配線２２２を２層目で形成している。また、２３１はｐ+ 領域２０３又はｎ+ 領域２０４と１層目の配線とを接続するためのコンタクト、２３２は１層目の配線と２層目の配線とを接続するためのコンタクトを示している。なお、コンタクトの数は、抵抗値が十分低いことが保証される範囲で任意である。
【００４９】
図１４は、図１２の半導体計測装置のレイアウトの別の例を示す平面図である。図１３と異なる点は、配線２１１を２層目で形成し、それ以外の配線２２１，２２２，２１２，２１５を１層目で形成したことである。即ち、水平信号線１となる配線２２１、水平選択信号線１２となる配線２２２、水平信号線１とＩＳＦＥＴ３０のソースを接続するための配線２１２、ＩＳＦＥＴ３０のドレインに接続するための配線２１５を１層目で形成し、垂直信号線２となる配線２１１のみを２層目で形成している。
【００５０】
図１５は、図１４中に一点鎖線に示したＩ−Ｉ’断面図である。図１５中の破線で囲んだ部分が、図１４中の一点鎖線の範囲に相当している。
【００５１】
ｐ基板１００の表面部に、ＩＳＦＥＴを形成するためのｎウェル２０１が島状に形成されている。隣接するｎウェル２０１の間に、素子分離のためのｐウェル２０２が形成されている。
【００５２】
ｎウェル２０１の表面に、ＩＳＦＥＴ３０を構成するためのソース／ドレイン領域となるｐ+ 領域２０３（１０３，１０４）及びゲート部２０５（１０１，１０２）が形成されている。さらに、ｎウェル２０１には、バックケート電位ＶＢを与えるためのｎ+ 領域２０４が形成されている。また、ｐウェル２０２の表面にｐ+ 領域２０６が形成され、このｐ+ 領域２０６にＧＮＤが接続されている。
【００５３】
このような構成においては、（ＶＢ１，２）<<ＧＮＤのときは、順バイアスのため電流を流すことが可能である。一方、（ＶＢ１，２）＞ＧＮＤのときは、逆バイアスで電流は流れない。
【００５４】
本実施形態によれば、ランプ波信号ＶＳに同期して水平選択信号ＶＢを与えることにより、ＩＳＦＥＴ３０を行単位で駆動することができ、ＩＳＦＥＴ３０の閾値変化を時間幅情報で読み出すことができる。従って、第１の実施形態と同様の効果が得られる。さらに、本実施形態では、選択トランジスタを設けなくても、非選択のＩＳＦＥＴ３０を通して水平信号線１から垂直信号線２へ電流が逆流するのを未然に防止することができ、実験の安全性や誤動作の防止をはかることができる。
【００５５】
（第５の実施形態）
図１６は、第５の実施形態に係わる半導体計測装置を示す回路構成図である。なお、図１及び図２と同一部分には同一符号を付して、その詳しい説明は省略する。
【００５６】
本実施形態が第１の実施形態と異なる点は、ＩＳＦＥＴのバックゲートに水平信号線を接続したことである。即ち、ＩＳＦＥＴ３０のソースには一定電圧が印加され、ＩＳＦＥＴ３０のバックゲートに水平信号線１からのランプ波信号ＶＳが入力される。
【００５７】
ＩＳＦＥＴ３０のバックゲートにランプ波信号ＶＳを入力することにより、ＩＳＦＥＴ３０の閾値に応じた電流が流れ、垂直信号線２の電位が変化する。このため、ＩＳＦＥＴ３０の閾値変化を時間幅情報で読み出すことができる。従って、第１の実施形態と同様の効果が得られる。また、水平選択信号線１２が不要となることから、第４の実施形態に比して構成の簡略化をはかることができる利点もある。
【００５８】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。  
実施形態では、画素を構成するためにＩＳＦＥＴを用いたが、これに限らず、サンプルの化学的特性を検出できるＦＥＴ、即ちＣｈｅｍ-ＥＦＥＴであれば適用することが可能である。例えば、有機分子の検出のための酵素感応性を有するＥＮＦＥＴ（enzyme-ＦＥＴ）、又は免疫化学薬品のモニタリングのための免疫感応性を有するＩＭＦＥＴ（immune-ＦＥＴ）などに適用することも可能である。
【００５９】
ＩＳＦＥＴに与える時間変化信号はランプ波に限るものではなく、階段波、三角波、サイン波等、時間と共に振幅が変化する信号であれば用いることができる。
【００６０】
エッジ検出回路は、必ずしも比較器に限るものではなく、垂直信号線に現れる画素出力の反転タイミングを検出できるものであれば良い。さらに、パルス幅検出回路は、必ずしもカウンタに限るものではなく、所定の時刻から画素出力が反転するまでの時間を計測できるものであれば良い。
【００６１】
また、回路のレイアウトや素子構造等は、前記図１３〜１５に何ら限定されるものではなく、仕様に応じて適宜変更可能である。
【００６２】
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００６３】
１…水平信号線
２…垂直信号線
３…画素
４…電流源
５…エッジ検出回路（反転タイミング検出回路）
６…パルス幅検出回路（時間計測回路）
７…垂直走査回路
８…制御回路
１１，１２…水平選択信号線
３０…ＩＳＦＥＴ
３１…選択トランジスタ
３２…ダイオード
４０…電流負荷
４１…バイアス信号線
５０…比較器
６０…カウンタ
【図１】
2017166972.tif 000003
【図２】
2017166972.tif 000004
【図３】
2017166972.tif 000005
【図４】
2017166972.tif 000006
【図５】
2017166972.tif 000007
【図６】
2017166972.tif 000008
【図７】
2017166972.tif 000009
【図８】
2017166972.tif 000010
【図９】
2017166972.tif 000011
【図１０】
2017166972.tif 000012
【図１１】
2017166972.tif 000013
【図１２】
2017166972.tif 000014
【図１３】
2017166972.tif 000015
【図１４】
2017166972.tif 000016
【図１５】
2017166972.tif 000017
【図１６】
2017166972.tif 000018
【手続補正書】
【提出日】平成29年5月15日(2017.5.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲート部分の化学的状態により閾値が変化するＦＥＴを基板上にマトリクス配置してなる画素アレイと、
前記ＦＥＴのソースに直接、行単位で接続された複数の水平信号線と、
前記複数の水平信号線に、時間の経過に伴い振幅が変化する時間変化信号を択一的に印加する垂直走査回路と、
前記ＦＥＴのドレインに直接、列単位で接続された複数の垂直信号線と、
前記複数の垂直信号線のそれぞれに接続され、所定時刻から前記垂直信号線に現れる前記ＦＥＴの出力信号が反転するまでの時間を計測する時間計測回路と、
を具備したことを特徴とする半導体装置。
【請求項２】
ゲート部分の化学的状態により閾値が変化するＦＥＴを基板上にマトリクス配置してなる画素アレイと、
前記ＦＥＴのソースに、行単位で接続された複数の水平信号線と、
前記複数の水平信号線に、時間の経過に伴い振幅が変化する時間変化信号を択一的に印加する垂直走査回路と、
前記ＦＥＴのドレインに、列単位で接続された複数の垂直信号線と、
前記ＦＥＴのソースと前記水平信号線との間、又は前記ＦＥＴのドレインと前記垂直信号線との間に挿入されたダイオードと、
前記複数の垂直信号線のそれぞれに接続され、所定時刻から前記垂直信号線に現れる前記ＦＥＴの出力信号が反転するまでの時間を計測する時間計測回路と、
を具備したことを特徴とする半導体装置。
【請求項３】
ゲート部分の化学的状態により閾値が変化するＦＥＴを基板上にマトリクス配置してなる画素アレイと、
前記ＦＥＴのバックゲートに、行単位で接続された複数の水平信号線と、
前記複数の水平信号線に、時間の経過に伴い振幅が変化する時間変化信号を択一的に印加する垂直走査回路と、
前記ＦＥＴのドレインに、列単位で接続された複数の垂直信号線と、
前記複数の垂直信号線のそれぞれに接続され、所定時刻から前記垂直信号線に現れる前記ＦＥＴの出力信号が反転するまでの時間を計測する時間計測回路と、
を具備し、
前記各ＦＥＴのソースは共通に接続され、前記各ＦＥＴのソースには一定の電圧が印加されることを特徴とする半導体装置。
【請求項４】
前記ＦＥＴは、ゲート電極にイオン感応膜が接続され、前記イオン感応膜に接する被検体のイオンの濃度を検出するＩＳＦＥＴであることを特徴とする請求項１乃至３の何れかに記載の半導体装置。
【請求項５】
前記複数の時間計測回路の計測信号から、前記ＦＥＴの設置領域の化学的状態を検査する化学的状態検査部を、更に有することを特徴とする請求項１乃至３の何れかに記載の半導体装置。