(57)【要約】【課題】電子部品を実装して電子デバイスとする際に、その電子デバイス全体の厚さのバランスが悪くなることを防ぐことが可能な配線板、その配線板を有する複合配線板及びそれらの製造方法の提供を目的とする。【解決手段】本発明のデバイス用基板１０は、第１基板１１と第２基板２０とが接合されてなる。第１基板１１は、表裏の導電回路層１３，１３間を接続し、かつ、表裏の両面に露出すると共に、Ｂ面１２Ｂ側の導電回路層１３に設けられた共通パッド１７Ａを介して互いに導通する２つの金属部１８，１８を有し、２つの金属部１８，１８が溶接の母材からなる。【選択図】図１
2017228644.tif 000002
【特許請求の範囲】
【請求項１】
めっき層を有する導電層と、絶縁層と、が交互に積層されてなる配線板であって、
少なくとも一部が前記導電層の前記めっき層と一体に形成されていて、表裏の最外の前記導電層間を接続し、かつ、表裏の両面に露出すると共に、少なくとも１つの前記導電層を介して互いに導通する２つの金属部を有し、
２つの前記金属部が溶接の母材からなる。
【請求項２】
請求項１に記載の配線板であって、
２つの前記金属部が抵抗溶接の母材からなる。
【請求項３】
請求項１又は２に記載の配線板であって、
表裏の一方の最外の前記導電層には、２つの前記金属部が共通して接続されかつ、２つの前記金属部の一方の面を含む第１接続部が設けられ、
表裏の他方の最外の前記導電層には、２つの前記金属部がそれぞれ別個に接続されかつ、前記金属部の他方の面をそれぞれ含む２つの第２接続部が設けられている。
【請求項４】
請求項１乃至３の何れか１の請求項に記載の配線板としての第１基板と、
導電層と絶縁層とが交互に積層されてなり、表裏の一方の最外の前記導電層に、前記第１基板の２つの前記金属部が共通して接合されている第３接続部を有する第２基板と、を備える複合配線板。
【請求項５】
請求項３に記載の配線板としての第１基板と、
導電層と絶縁層とが交互に積層されてなり、表裏の一方の最外の前記導電層に、前記第１基板の２つの前記第２接続部が共通して接合されている第３接続部を有する第２基板と、を備える複合配線板。
【請求項６】
請求項４又は５に記載の複合配線板であって、
前記第１基板は、前記絶縁層としての第１中央絶縁層の表裏に前記導電層を１層ずつ有する一方、前記第２基板は、前記絶縁層としての第２中央絶縁層の表裏に前記導電層を複数層ずつ有している。
【請求項７】
請求項４乃至６の何れか１の請求項に記載の複合配線板であって、
前記第１基板のうち、前記第２基板側の最外の前記導電層に、第１部品を実装するための第１実装部が設けられ、
前記第２基板のうち、前記第１基板側と反対側の最外の前記導電層に、前記第１部品よりも前記第１基板の板厚方向において小さい第２部品を実装するための第２実装部が設けられている。
【請求項８】
めっき層を有する導電層と、絶縁層と、が交互に積層されてなる配線板の製造方法であって、
表裏の最外の前記導電層間を接続し、かつ、表裏の両面に露出すると共に、少なくとも１つの前記導電層を介して互いに導通する２つの金属部を形成することと、
前記金属部を、前記導電層の前記めっき層と一体に形成することと、
２つの前記金属部を溶接の母材から構成することと、を行う。
【請求項９】
請求項８に記載の配線板の製造方法であって、
２つの前記金属部を抵抗溶接の母材から構成する。
【請求項１０】
請求項８乃至９の何れか１の請求項に記載の配線板の製造方法であって、
表裏の一方の最外の前記導電層に、２つの前記金属部が共通して接続されかつ、２つの前記金属部の一方の面を含む第１接続部を設け、
表裏の他方の最外の前記導電層に、２つの前記金属部がそれぞれ別個に接続されかつ、前記金属部の他方の面をそれぞれ含む２つの第２接続部を設ける。
【請求項１１】
請求項８乃至１０の何れか１の請求項に記載の配線板の製造方法により製造された配線板としての第１基板と、導電層と絶縁層とが交互に積層されてなる第２基板と、を接合してなる複合配線板の製造方法であって、
前記第２基板における表裏の一方の最外の前記導電層に、前記第１基板の２つの前記金属部が共通して当接可能な第３接続部を形成することと、
前記第３接続部と２つの前記金属部とが当接するように、前記第２基板上に前記第１基板を重ねることと、
２つの前記金属部のうち前記第３接続部側と反対側の面に溶接ツールを接触させて、前記第１基板と前記第２基板とを抵抗溶接により接合することと、を行う。
【請求項１２】
請求項１０に記載の配線板の製造方法により製造された配線板としての第１基板と、導電層と絶縁層とが交互に積層されてなる第２基板と、を接合してなる複合配線板の製造方法であって、
前記第２基板における表裏の一方の最外の前記導電層に、前記第１基板の２つの前記第２接続部が共通して当接可能な第３接続部を形成することと、
前記第３接続部と２つの前記第２接続部とが当接するように、前記第２基板上に前記第１基板を重ねることと、
前記第１基板の前記第１接続部のうち２つの前記金属部上に溶接ツールを接触させて、前記第１基板と前記第２基板とを抵抗溶接により接合することと、を行う。
【請求項１３】
請求項１１又は１２に記載の複合配線板の製造方法であって、
前記第１基板には、前記絶縁層としての第１中央絶縁層の表裏に前記導電層を１層ずつ形成する一方、前記第２基板には、前記絶縁層としての第２中央絶縁層の表裏に前記導電層を複数層ずつ形成する。
【請求項１４】
請求項１１乃至１３の何れか１の請求項に記載の複合配線板の製造方法であって、
前記第１基板のうち、前記第２基板側の最外の前記導電層に、第１部品を実装するための第１実装部を設け、
前記第２基板のうち、前記第１基板側と反対側の最外の前記導電層に、前記第１部品よりも前記第１基板の板厚方向において小さい第２部品を実装するための第２実装部を設ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電層と絶縁層とが交互に積層されてなる配線板、その配線板を有する複合配線板及びそれらの製造方法に関する。
【背景技術】
【０００２】
この種の配線板として、最外の絶縁樹脂層上の導電層に、電子部品が実装されるものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−０１５４３３号公報（段落［００１７］、図１２）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した配線板においては、大きさの異なる電子部品を複数実装して電子デバイスとする際に、その電子デバイス全体の厚さのバランスが悪くなることが起こり得る。
【課題を解決するための手段】
【０００５】
本発明に係る配線板は、めっき層を有する導電層と、絶縁層と、が交互に積層されてなる配線板であって、少なくとも一部が前記導電層の前記めっき層と一体に形成されていて、表裏の最外の前記導電層間を接続し、かつ、表裏の両面に露出すると共に、少なくとも１つの前記導電層を介して互いに導通する２つの金属部を有し、２つの前記金属部が溶接の母材からなる。
【図面の簡単な説明】
【０００６】
【図１】本発明の第１実施形態に係るデバイス用基板の側断面図
【図２】（Ａ）第２基板の側断面図、（Ｂ）第１基板の側断面図
【図３】共通パッドの平断面図
【図４】デバイス用基板の製造工程を示す側断面図
【図５】デバイス用基板の製造工程を示す側断面図
【図６】デバイス用基板の製造工程を示す側断面図
【図７】デバイス用基板の製造工程を示す側断面図
【図８】デバイス用基板の製造工程を示す側断面図
【図９】デバイス用基板の製造工程を示す側断面図
【図１０】デバイス用基板の製造工程を示す側断面図
【図１１】デバイス用基板の製造工程を示す側断面図
【図１２】デバイス用基板の製造工程を示す側断面図
【図１３】デバイス用基板の使用例を示す側断面図
【図１４】デバイス用基板の使用例を示す斜視図
【図１５】第２実施形態に係るデバイス用基板の側断面図
【図１６】第３実施形態に係るデバイス用基板の側断面図
【発明を実施するための形態】
【０００７】
［第１実施形態］
以下、本発明の第１実施形態を図１〜１４に基づいて説明する。図１には、複数の電子部品９０，９１が実装されて電子デバイス１００（図１３参照）として使用されるためのデバイス用基板１０（本発明の「複合配線板」に相当する）が示されている。本実施形態のデバイス用基板１０は、第１基板１１（本発明の「配線板」に相当する）と第２基板２０とが接合されてなる。
【０００８】
図２（Ｂ）に示すように、第１基板１１は、板厚方向の中央に絶縁基板１２（本発明の「絶縁層」、「第１中央絶縁層」に相当する）を有している。絶縁基板１２は、例えばエポキシ樹脂とガラスクロスなどの補強材からなり、その表側面であるＦ面１２Ｆと裏側面であるＢ面１２Ｂとに導電回路層１３，１３（本発明の「導電層」に相当する）がそれぞれ形成されている。導電回路層１３，１３は、絶縁基板１２上の銅箔層１３Ａ，１３Ａと、その上のめっき層１３Ｂ，１３Ｂと、を有している。
【０００９】
絶縁基板１２には、導電用貫通孔１４が複数形成されている。導電用貫通孔１４は、絶縁基板１２のＦ面１２Ｆ及びＢ面１２Ｂの両面からそれぞれ穿孔しかつ奥側に向かって徐々に縮径したテーパー孔１４Ａ，１４Ａの小径側端部を互いに連通させた中間括れ形状をなしている。導電用貫通孔１４内にはめっきが充填されてスルーホール導体１５が形成され、そのスルーホール導体１５によってＦ面１２Ｆの導電回路層１３とＢ面１２Ｂの導電回路層１３との間が接続されている。また、このスルーホール導体１５は、導電回路層１３，１３のめっき層１３Ｂ，１３Ｂと一体に形成されている。なお、導電用貫通孔１４の形状は、中間が括れていないストレートの円柱形状でもよいし、一方の面から他方の面に向かって縮径したテーパー状でもよい。
【００１０】
絶縁基板１２の表裏の導電回路層１３，１３上には、ソルダーレジスト層１６，１６が積層されている。ソルダーレジスト層１６，１６には、複数のパッド用孔１６Ｈ，１６Ｈが形成され、導電回路層１３，１３のうちパッド用孔１６Ｈ，１６Ｈから露出した部分がパッド１７，１７になっている。
【００１１】
また、第１基板１１のＦ面１１Ｆ側のうち、第２基板２０と板厚方向で重なる部分には、ソルダーレジスト層１６が除去されてなる受容部１９が形成されている。そして、導電回路層１３のうち受容部１９から露出した部分もパッド１７となっている。
【００１２】
図２（Ａ）に示すように、第２基板２０は、コア基板２１（本発明の「絶縁層」、「第２中央絶縁層」に相当する）の表裏の両面にビルドアップ層３０が積層されてなる。第１基板１１における絶縁基板１２と同様に、コア基板２１は、絶縁性部材で構成され、その表側面であるＦ面２１Ｆと裏側面であるＢ面２１Ｂとには、導電回路層２３，２３（本発明の「導電層」に相当する）がそれぞれ形成されている。
【００１３】
また、コア基板２１にも、導電用貫通孔２４が複数形成されている。導電用貫通孔２４は、コア基板２１のＦ面２１Ｆ及びＢ面２１Ｂの両面からそれぞれ穿孔しかつ奥側に向かって徐々に縮径したテーパー孔２４Ａ，２４Ａの小径側端部を互いに連通させた中間括れ形状をなしている。導電用貫通孔２４内にはめっきが充填されてスルーホール導体２５が形成され、そのスルーホール導体２５によってＦ面２１Ｆ上の導電回路層２３とＢ面２１Ｂ上の導電回路層２３との間が接続されている。
【００１４】
コア基板２１のＦ面２１Ｆ側のビルドアップ層３０も、Ｂ面２１Ｂ側のビルドアップ層３０も共に、コア基板２１側から、絶縁樹脂層３１（本発明の「絶縁層」に相当する）と導電層３２とを積層してなる。
【００１５】
絶縁樹脂層３１は、例えば、プリプレグ（心材を樹脂含浸してなるＢステージの樹脂シート）からなり、絶縁樹脂層３１には複数のビアホール３１Ｈが形成されている。ビアホール３１Ｈは、コア基板２１側に向かって徐々に縮径したテーパー状になっていて、これらビアホール３１Ｈ内にめっきが充填されて複数のビア導体３１Ｄが形成されている。そして、絶縁樹脂層３１のビア導体３１Ｄによって、導電回路層２３と導電層３２との間が接続されている。なお、導電回路層２３及び導電層３２は、絶縁基板１２又は絶縁樹脂層３１上の銅箔層２３Ａ，３２Ａと、その上のめっき層２３Ｂ，３２Ｂと、を有している。
【００１６】
コア基板２１の表裏のビルドアップ層３０，３０のうち導電層３２，３２上には、ソルダーレジスト層３３，３３が積層されている。ソルダーレジスト層３３，３３には、複数のパッド用孔３３Ｈ，３３Ｈが形成され、導電層３２，３２のうちパッド用孔３３Ｈ，３３Ｈから露出した部分がパッド３４，３４になっている。
【００１７】
なお、本実施形態において、「パッド」とは、導電層のうち層間接続するための部分、他の部品又は他の基板と接続するための部分をいう。
【００１８】
さて、第１基板１１と第２基板２０とは、互いに接合されるために以下のような構成になっている。即ち、図２（Ｂ）に示すように、第１基板１１では、２つのスルーホール導体１５が例えば０．２〜２ｍｍ以内に並列状態に配されている。そして、Ｆ面１２Ｆ側の導電回路層１３とＢ面１２Ｂ側の導電回路層１３に、それら２つのスルーホール導体１５が共通して接続される共通パッド１７Ａ，１７Ａが設けられている。共通パッド１７Ａの平面形状は、図３（Ａ）に示すように、四角形状であってもよいし、図３（Ｂ）及び図３（Ｃ）に示すように、アレイ状であってもよいし、図３（Ｄ）に示すように、長円形状であってもよい。
【００１９】
なお、それらスルーホール導体１５，１５と、共通パッド１７Ａ，１７Ａのうちスルーホール導体１５，１５上に位置する部分とから本発明の金属部１８，１８が構成されている。また、図３に示すように、共通パッド１７Ａは、１つの第１基板１１内に複数並べて配されている。このとき、図３（Ａ）に示すように、各共通パッド１７Ａにより接続される金属部１８，１８同士が真横に並ぶように配置されていてもよいし、図３（Ｂ）〜（Ｄ）に示すように、ずれて配置されていてもよい。後者の場合、金属部１８，１８の径を大きくして第２基板２０との接合部分を大きくすることができる。
【００２０】
また、図２（Ａ）に示すように、第２基板２０には、Ｂ面２１Ｂ側の導電層３２に、第１基板１１のＦ面１２Ｆ側の共通パッド１７Ａが当接可能な接合用パッド３４Ｂ（本発明の「第３接続部」に相当する）が設けられている。
【００２１】
そして、図１に示すように、第１基板１１の２つの金属部１８，１８が第２基板２０の接合用パッド３４Ｂに直接、抵抗溶接されることにより、第１基板１１と第２基板２０とが接合されている。つまり２つの金属部１８，１８は抵抗溶接の母材となっている。また、第１基板１１のＦ面１１Ｆ側のパッド１７が比較的大きい電子部品９０（本発明の「第１部品」に相当する）が実装される本発明の第１実装部３８に相当し、第２基板２０のＦ面２０Ｆ側のパッド３４が比較的小さい電子部品９１（本発明の「第２部品」に相当する）が実装される本発明の第２実装部３９に相当する。
【００２２】
次に、本実施形態のデバイス用基板１０の製造方法について説明する。まず、第１基板１１は以下のようにして製造される。
【００２３】
（１）図４（Ａ）に示すように、絶縁基板１２の表裏の両面に銅箔１２Ｃがラミネートされているものが用意される。
【００２４】
（２）図４（Ｂ）に示すように、絶縁基板１２にＦ面１２Ｆ側から例えばＣＯ２レーザが照射されて導電用貫通孔１４（図２（Ｂ）参照）を形成するためのテーパー孔１４Ａが穿孔される。
【００２５】
（３）図４（Ｃ）に示すように、絶縁基板１２のＢ面１２Ｂのうち前述したＦ面１２Ｆ側のテーパー孔１４Ａの真裏となる位置にＣＯ２レーザが照射されてテーパー孔１４Ａが穿孔され、それらテーパー孔１４Ａ，１４Ａから導電用貫通孔１４が形成される。
【００２６】
（４）無電解めっき処理が行われ、銅箔１２Ｃ上と、導電用貫通孔１４内とに無電解めっき膜（図示せず）が形成される。
【００２７】
（５）電解めっき処理が行われ、図４（Ｄ）に示すように、電解めっきが導電用貫通孔１４内に充填されてスルーホール導体１５が形成されると共に、銅箔１２Ｃ上の無電解めっき膜上に電解めっき膜４０が形成される。以降、銅箔１２Ｃ、無電解めっき膜及び電解めっき膜４０を合わせて導体膜４１という。
【００２８】
（６）図５（Ａ）に示すように、導体膜４１上に、所定パターンのエッチングレジスト４２が形成される。
【００２９】
（７）エッチングが行われ、図５（Ｂ）に示すように、導体膜４１のうちエッチングレジスト４２から露出した部分が除去される。
【００３０】
（８）エッチングレジスト４２が剥離され、図５（Ｃ）に示すように、残された導体膜４１により導電回路層１３が形成される。これにより、絶縁基板１２の表裏の導電回路層１３がスルーホール導体１５により接続された状態になる。なお、導電回路層１３のうち、無電解めっき膜と電解めっき膜４０とから残された部分から上述しためっき層１３Ｂが構成される。このめっき層１３Ｂはスルーホール導体１５と一体になっている。
【００３１】
（９）図６（Ａ）に示すように、絶縁基板１２の表裏の導電回路層１３，１３上にソルダーレジスト層１６，１６が積層される。その際、導電回路層１３，１３同士の間がソルダーレジスト層１６，１６にて埋められる。
【００３２】
（１０）図６（Ｂ）に示すように、絶縁基板１２の表裏のソルダーレジスト層１６，１６の所定箇所にテーパー状のパッド用孔１６Ｈ，１６Ｈ及び受容部１９が形成され、絶縁基板１２の表裏の導電回路層１３，１３のうちパッド用孔１６Ｈ，１６Ｈ及び受容部１９から露出した部分がパッド１７になる。
【００３３】
（１１）パッド１７上に、ニッケル層、パラジウム層、金層の順に積層されて金属膜（図示せず）が形成される。以上で図２（Ｂ）に示される第１基板１１が完成する。なお、金属膜の代わりに、ＯＳＰ（プリフラックス）による表面処理をおこなっても良い。
【００３４】
次に、第２基板２０は以下のようにして製造される。
【００３５】
（１）図７（Ａ）に示すように、コア基板２１の表裏の両面に銅箔２１Ｃがラミネートされているものが用意される。
【００３６】
（２）図７（Ｂ）に示すように、コア基板２１にＦ面２１Ｆ側から例えばＣＯ２レーザが照射されて導電用貫通孔２４（図１参照）を形成するためのテーパー孔２４Ａが穿孔される。
【００３７】
（３）図７（Ｃ）に示すように、コア基板２１のＢ面２１Ｂのうち前述したＦ面２１Ｆ側のテーパー孔２４Ａの真裏となる位置にＣＯ２レーザが照射されてテーパー孔２４Ａが穿孔され、それらテーパー孔２４Ａ，２４Ａから導電用貫通孔２４が形成される。
【００３８】
（４）無電解めっき処理が行われ、銅箔２１Ｃ上と、導電用貫通孔２４内とに無電解めっき膜（図示せず）が形成される。
【００３９】
（５）電解めっき処理が行われ、図７（Ｄ）に示すように、電解めっきが導電用貫通孔２４内に充填されてスルーホール導体２５が形成されると共に、銅箔１２Ｃ上の無電解めっき膜上に電解めっき膜４５が形成される。以降、銅箔２１Ｃ、無電解めっき膜及び電解めっき膜４５を合わせて導体膜４６という。
【００４０】
（６）図８（Ａ）に示すように、導体膜４６上に、所定パターンのエッチングレジスト４７が形成される。
【００４１】
（７）エッチングが行われ、図８（Ｂ）に示すように、導体膜４６のうちエッチングレジスト４７から露出した部分が除去される。
【００４２】
（８）エッチングレジスト４７が剥離され、図８（Ｃ）に示すように、残された導体膜４６により導電回路層２３が形成される。これにより、コア基板２１の表裏の導電回路層２３がスルーホール導体２５により接続された状態になる。なお、導電回路層２３のうち、無電解めっき膜と電解めっき膜４５とから残された部分から上述しためっき層２３Ｂが構成される。
【００４３】
（９）図９（Ａ）に示すように、コア基板２１の表裏の導電回路層２３，２３上に、絶縁樹脂層３１としてのプリプレグと銅箔５０とが積層されてから、加熱プレスされる。その際、導電回路層２３，２３同士の間がプリプレグにて埋められる。
【００４４】
（１０）図９（Ｂ）に示すように、上記したプリプレグによって形成されたコア基板２１の表裏の両側の絶縁樹脂層３１，３１にＣＯ２レーザが照射されて、複数のビアホール３１Ｈ，３１Ｈが形成される。
【００４５】
（１１）無電解めっき処理が行われ、絶縁樹脂層３１，３１上と、ビアホール３１Ｈ，３１Ｈ内とに無電解めっき膜（図示せず）が形成される。
【００４６】
（１２）電解めっき処理が行われ、図９（Ｃ）に示すように、電解めっきがビアホール３１Ｈ内に充填されてビア導体３１Ｄが形成されると共に、銅箔５０上の無電解めっき膜上に電解めっき膜５１が形成される。以降、銅箔５０、無電解めっき膜及び電解めっき膜５１を合わせて導体膜５２という。
【００４７】
（１３）図１０（Ａ）に示すように、導体膜５２上に、所定パターンのエッチングレジスト５３が形成される。
【００４８】
（１４）エッチングが行われ、図１０（Ｂ）に示すように、導体膜５２のうちエッチングレジスト５３から露出した部分が除去される。
【００４９】
（１５）エッチングレジスト５３が剥離され、図１０（Ｃ）に示すように、残された導体膜５２により導電層３２が形成される。これにより、導電層３２と導電回路層２３とがビア導体３１Ｄにより接続された状態になる。なお、導電層３２のうち、無電解めっき膜と電解めっき膜５１とから残された部分から上述しためっき層３２Ｂが構成される。
【００５０】
（１６）図１１（Ａ）に示すように、コア基板２１の表裏の各導電層３２上にソルダーレジスト層３３，３３が積層される。
【００５１】
（１７）図１１（Ｂ）に示すように、コア基板２１の表裏のソルダーレジスト層３３，３３の所定箇所にテーパー状のパッド用孔３３Ｈ，３３Ｈが形成され、コア基板２１の表裏の各導電層３２のうちパッド用孔３３Ｈから露出した部分がパッド３４になる。
【００５２】
（１８）パッド３４上に、ニッケル層、パラジウム層、金層の順に積層されて金属膜（図示せず）が形成される。以上で図２（Ａ）に示される第２基板２０が完成する。なお、金属膜の代わりに、ＯＳＰ（プリフラックス）による表面処理をおこなっても良い。
【００５３】
そして、第１基板１１と第２基板２０とは以下のようにして接合される。
【００５４】
（１）第２基板２０がＦ面２０Ｆを下にして載置される。
【００５５】
（２）第２基板２０のＢ面２０Ｂ上に、第１基板１１のＦ面１２Ｆ側の共通パッド１７Ａ（即ち、金属部１８のＦ面１２Ｆ側の面）が第２基板２０の接合用パッド３４Ｂに当接するようにして、第１基板１１が載置される。
【００５６】
（３）図１２に示すように、第１基板１１の共通パッド１７Ａのうち、スルーホール導体１５，１５上に位置する部分（即ち、金属部１８のＢ面１２Ｂ側の面）にそれぞれ電極９５，９６（本発明の「溶接ツール」に相当する）が配される。
【００５７】
（４）第１基板１１と第２基板２０とが互いに加圧される状態で、電極９５，９６間に電流が流されることで、第１基板１１の金属部１８のＦ面１２Ｆ側と第２基板２０の接合用パッド３４Ｂとが抵抗溶接され、第１基板１１と第２基板２０とが接合される。以上でデバイス用基板１０が完成する。なお、図１２には、このときの電流の流れが示されている。このように電極を一方の部材側に複数の電極を配置する抵抗溶接の方法はシリーズ式と呼ばれている。
【００５８】
本実施形態のデバイス用基板１０の構造及び製造方法に関する説明は以上である。次にデバイス用基板１０の使用例と作用効果とを説明する。図１３及び図１４に示すように、本実施形態のデバイス用基板１０は、第１基板１１上の第１実装部３８と第２基板２０上の第２実装部３９とに、半田バンプ８０が形成されて、その上にＣＰＵ等の電子部品９０，９１が搭載されて半田付けされることで電子デバイス１００として使用される。
【００５９】
ここで、デバイス用基板に大きさの異なる電子部品が実装されることがあるが、本実施形態では、デバイス用基板１０が、２つの基板１１，２０を板厚方向で接合することにより製造され、第１基板１１上の第１実装部３８の高さと第２基板２０上の第２実装部３９の高さとが異なっているので、比較的大きい電子部品９０を第１基板１１の第１実装部３８に実装し、比較的小さい電子部品９１を第２基板２０の第２実装部３９に実装することで、電子デバイス１００全体の厚さのバランスを良くすることができ、電子デバイス１００全体の厚さを小さくすることができる。
【００６０】
また、第１基板１１と第２基板２０とが抵抗溶接により直接接合されるので、接続用のコネクタ等が不要となり、部品点数を減らすことができる。また、コネクタ等により接続する構成よりもデバイス用基板１０全体の厚さを小さくすることができる。
【００６１】
ところで、デバイス用基板の製造においては、一般的に、複数の製品が１つの集合基板内で同時に作成され、その集合基板が各製品領域で切断されることで、複数の製品に分割される。ここで、デバイス用基板の平面形状が複雑である場合、１つの集合基板における余白部分が大きくなり、製品の取り数が少なくなることが考えられる。
【００６２】
これに対して、本実施形態では、第１基板１１と第２基板２０とを別個に作成し、それらを接合することでデバイス用基板１０を作成するので、デバイス用基板１０の平面形状が複雑であっても、集合基板内で作成する各基板１１，２０の平面形状を簡素にすることができ、製品の取り数を増やすことができる。
【００６３】
また、各基板１１，２０の配線パターンは、溶接部分以外、制約を受けないので、パターン設計に及ぶ影響を抑えつつ、上述した効果を得ることができる。
【００６４】
また、第１基板１１を、２つの金属部１８，１８及び共通パッド１７Ａ，１７Ａを有する構成とすることで、第２基板２０と直接接合することが可能となり、上述したデバイス用基板１０の製造が可能となる。また、本実施形態では、第１基板１１が、導電層（導電回路層１３）を絶縁基板１２の表裏に１層ずつ有する構成となっているので、複数層ずつ有しているものよりも、金属部１８の形成が容易になり、抵抗溶接も容易となる。
【００６５】
［第２実施形態］
本実施形態は、２つのスルーホール導体１５と表裏の導電回路層１３との接続において、上記第１実施形態と異なる。即ち、本実施形態の第１基板１１では、図１５に示すように、Ｂ面１２Ｂ側の導電回路層１３に、２つのスルーホール導体１５が共通して接続される共通パッド１７Ａ（本発明の「第１接続部」に相当する）が設けられる一方、Ｆ面１２Ｆ側の導電回路層１３に、それら２つのスルーホール導体１５が１つずつ独立して接続される２つの独立パッド１７Ｂ，１７Ｂ（本発明の「第２接続部」に相当する）が設けられている。
【００６６】
そして、第１基板１１の２つの独立パッド１７Ｂ，１７Ｂが第２基板２０の接合用パッド３４Ｂに直接、抵抗溶接されることにより、第１基板１１と第２基板２０とが接合されている。
【００６７】
［第３実施形態］
上記第１及び第２実施形態では、第１基板１１において、絶縁基板１２の表裏に積層されている導電層（導電回路層１３）が１層ずつであったが、本実施形態では、図１６に示すように、２層ずつ（導電回路層１３及び導電層１１Ｘ）となっている。
【００６８】
詳細には、絶縁基板１２の表裏の両面に、導電回路層１３の上から絶縁樹脂層１１Ｚと導電層１１Ｘとが積層されている。絶縁基板１２を貫通する２つのスルーホール導体１５が、表裏の導電回路層１３，１３を介して接続されていて、これらスルーホール導体１５上に、導電回路層１３と導電層１１Ｘとを接続するビア導体１１Ｄが形成されている。そして、Ｆ面１２Ｆ側の導電層１１ＸとＢ面１２Ｂ側の導電層１１Ｘとに、２つのスルーホール導体１５上の各ビア導体１１Ｄ，１１Ｄが１つずつ独立して接続されている独立パッド１７Ｂ，１７Ｂが設けられている。
【００６９】
なお、本実施形態では、スルーホール導体１５及びビア導体１１Ｄ，１１Ｄと、独立パッド１７Ｂ，１７Ｂのうちそれらの上方部分と、から金属部１８が形成される。また、本実施形態では、２つの金属部１８を接続する導電層が内側のものであったが、最外のものであってもよい。また、導電層が絶縁基板１２の表裏に３層以上ずつ積層されている構成であってもよい。
【００７０】
［他の実施形態］
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００７１】
（１）上記実施形態では、電子部品が複数実装されていたが、１つであってもよい。この場合であっても、第１基板１１上に電子部品を配置すれば、電子デバイス１００全体の厚さのバランスを良くすることができる。
【００７２】
（２）上記実施形態では、第１基板１１のＦ面１２Ｆ側における受容部１９以外の部分にソルダーレジスト層１６が積層されていたが、第１基板１１のＦ面１２Ｆ側にソルダーレジスト層が積層されていない構成であってもよい。
【００７３】
（３）第１基板１１は、第２基板２０の代わりに、放熱部材（例えば、ヒートシンク、熱拡散シートなど）と抵抗溶接によって接合されてもよい。
【符号の説明】
【００７４】
１０    デバイス用基板（複合配線板）
１１    第１基板（配線板）
１２    絶縁基板（絶縁層、第１中央絶縁層）
１３    導電回路層（導電層）
１３Ｂ    めっき層
１５    スルーホール導体
１７Ａ    共通パッド（第１接続部）
１７Ｂ    独立パッド（第２接続部）
１８    金属部
２０    第２基板
２１    コア基板（絶縁層、第２中央絶縁層）
２３    導電回路層（導電層）
３１    絶縁樹脂層（絶縁層）
３２    導電層
３４Ｂ    接合用パッド（第３接続部）
３８    第１実装部
３９    第２実装部
９５，９６    電極（溶接ツール）
９０，９１    電子部品（第１部品、第２部品）
１００    電子デバイス
【図１】
2017228644.tif 000003
【図２】
2017228644.tif 000004
【図３】
2017228644.tif 000005
【図４】
2017228644.tif 000006
【図５】
2017228644.tif 000007
【図６】
2017228644.tif 000008
【図７】
2017228644.tif 000009
【図８】
2017228644.tif 000010
【図９】
2017228644.tif 000011
【図１０】
2017228644.tif 000012
【図１１】
2017228644.tif 000013
【図１２】
2017228644.tif 000014
【図１３】
2017228644.tif 000015
【図１４】
2017228644.tif 000016
【図１５】
2017228644.tif 000017
【図１６】
2017228644.tif 000018