(57)【要約】【課題】従来よりもビアを形成するための部材を低減させてビアを形成することができる。【解決手段】支持板の上に絶縁材層を形成し、前記絶縁材層にビアを形成し、前記ビアの上に半導体素子の電極が位置するように前記絶縁材層の上に前記半導体素子を配置し、前記支持板を除去し、前記ビアが開放される側から、前記絶縁材層、前記ビア、及び、前記半導体素子にシード層を形成し、前記ビアに金属層を形成することを特徴とする半導体パッケージの製造方法。【選択図】図４
2017126688.tif 000002
【特許請求の範囲】
【請求項１】
支持板の上に絶縁材層を形成し、
前記絶縁材層にビアを形成し、
前記ビアの上に半導体素子の電極が位置するように前記絶縁材層の上に前記半導体素子を配置し、
前記支持板を除去し、
前記ビアが開放される側から、前記絶縁材層、前記ビア、及び、前記半導体素子にシード層を形成し、
前記ビアに金属層を形成することを特徴とする半導体パッケージの製造方法。
【請求項２】
前記支持板と前記絶縁材層とを接着可能で熱剥離又はＵＶ光による剥離が可能な第１接着材層を用いることを特徴とする請求項１に記載の半導体パッケージの製造方法。
【請求項３】
前記絶縁材層と前記半導体素子とを接着可能で、加熱硬化前のＢステージ状態で前記半導体素子と密着性を有し、加熱硬化工程にて前記ビアの形状を保持可能な第２接着材層を用いることを特徴とする請求項１又は請求項２に記載の半導体パッケージの製造方法。
【請求項４】
前記ビアは、少なくともレーザ、ドリルビット、プレス型抜きのいずれかにより形成される孔であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体パッケージの製造方法。
【請求項５】
前記絶縁材層に感光性樹脂を用い、前記ビアは、露光と現像により形成される孔であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体パッケージの製造方法。
【請求項６】
前記シード層がスパッタリングにより形成され、電解めっきにより前記金属層を形成することを特徴とする請求項１乃至５のいずれか１項に記載の半導体パッケージの製造方法。
【請求項７】
前記半導体素子が有する電極にジンケート処理してから、無電解めっきにより前記金属層を形成することを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体パッケージの製造方法。
【請求項８】
半導体素子と、
前記半導体素子の上に形成される接着材層と、
前記接着材層の上に形成される絶縁材層と、
前記半導体素子の電極の位置から前記接着材層及び前記絶縁材層の上端の位置までストレートに貫通して形成されるビアと、
前記ビアの内部に形成されるシード層と、
前記シード層の内部に形成される金属層と、
前記金属層に接触するように配置される半田ボールと、
を備えることを特徴とする半導体パッケージ。
【請求項９】
前記ビアは、前記半導体素子側から前記絶縁材層側へと向かうに従って狭まるテーパを有することを特徴とする請求項８に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子にめっき配線をする半導体パッケージの製造方法及び半導体パッケージに関する。
【背景技術】
【０００２】
ＩＣやＬＳＩのような能動素子（アクティブ デバイス）を内蔵する基板の製造プロセスにおいて、ビアの形成は一般的にレーザ加工によって行う。その場合、デバイスへのダメージを防ぐために、デバイス上のアルミパッド上にアンダーバリアメタル（ＵＢＭ）（例えば銅製）を形成して、その上に形成した絶縁材層にビア加工を行っている。こうしたビアの形成に関する文献として特許文献１に記載の発明が開示されている。
【０００３】
特許文献１（例えば図７参照）には、半導体素子と、半導体素子の下方に隣接する電極パッド（前述のアンダーバリアメタルに相当）と、電極パッドの下方に隣接するビアが形成された有機基板（前述の絶縁材層に相当）と、を備える構成が開示される。
【０００４】
このような構成でレーザにより有機基板にビアを形成しようとする場合には、有機基板の下方から半導体素子に向かってレーザを照射する必要があるが、半導体素子がレーザの照射を受けないようにすべく、予め半導体素子の下の位置にアンダーバリアメタル（特許文献１ではＣｕ電極パッド）を配置する必要がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−３０５９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述した特許文献１に記載の発明では、材料コストがかかるという問題がある。
【０００７】
本発明は、上記実情に鑑み、従来よりもビアを形成するための部材を低減させてビアを形成することができる半導体パッケージの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、支持板の上に絶縁材層を形成し、前記絶縁材層にビアを形成した後に前記ビアを塞ぐように前記絶縁材層の第１面に半導体素子を配置し、前記支持板を除去し、前記絶縁材層の前記第１面と前記半導体素子にシード層を形成し、前記ビアに金属層を形成し、前記金属層に接触するように半田ボールを搭載することを特徴とする半導体パッケージの製造方法である。
【０００９】
本発明の他の一態様は、半導体素子と、前記半導体素子の上に形成される接着材層と、前記接着材層の上に形成される絶縁材層と、前記半導体素子の電極の位置から前記接着材層及び前記絶縁材層の上端の位置までストレートに貫通して形成されるビアと、前記ビアの内部に形成されるシード層と、前記シード層の内部に形成される金属層と、前記金属層に接触するように配置される半田ボールと、を備えることを特徴とする半導体パッケージ。
【図面の簡単な説明】
【００１０】
【図１】（ａ）は、支持板と第１接着材層の断面図である。（ｂ）は、支持板、第１接着材層、絶縁材層、及び、第２接着材層の断面図である。（ｃ）は、（ｂ）の構成にビアを形成した断面図である。
【図２】（ａ）は、図１（ｃ）の構成に対して上方から半導体素子を配置して樹脂封止材層を形成した断面図である。（ｂ）は、（ａ）の構成から支持板と第１接着材層を除去した断面図である。
【図３】（ａ）は、図２（ｂ）の構成を上下反対に配置した断面図である。（ｂ）は、（ａ）の構成に対してシード層を形成した断面図である。
【図４】（ａ）は、図３（ｂ）の構成に金属層を形成した断面図である。（ｂ）は、ソルダーレジストされて半田ボールが搭載された半導体パッケージの断面図である。
【図５】（ａ）は、図４（ａ）の斜視図である。（ｂ）は、レーザを照射して絶縁材層にビアが形成されたビアランド接続の構成の断面図である。
【図６】（ａ）は、リード接続のために、レーザの照射により絶縁材層にビアを形成した構成を示す断面図である。（ｂ）は、（ａ）の斜視図である。
【図７】（ａ）は半導体パッケージの変形例１を示す断面図である。（ｂ）は半導体パッケージの変形例５を示す断面図である。
【図８】半導体パッケージの変形例２を示す断面図である。
【図９】半導体パッケージの変形例３を示す断面図である。
【図１０】半導体パッケージの変形例４を示す断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１２】
本明細書において、ある部材又は領域が、他の部材又は領域の「上に（又は下に）」あるとする場合、特段の限定がない限り、これは他の部材又は領域の直上（又は直下）にある場合のみでなく、他の部材又は領域の上方（又は下方）にある場合を含み、すなわち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。
【００１３】
本実施形態に係る半導体パッケージ１０の製造方法に関して、図１乃至図４を用いて説明する。図１（ａ）は、支持板１１と第１接着材層１２の断面図である。図１（ａ）に示されるように、支持板１１の上に第１接着材層１２が形成される。
【００１４】
第１接着材層１２は、支持板１１と絶縁材層１３（後述する）とを接着可能で、熱剥離又はＵＶ光による剥離が可能な層である。第１接着材層１２の材質としては、例えば、熱剥離可能な発泡粘着材が用いられる。例えば、支持板１１がガラスで形成される場合には、ＵＶ（紫外線）が支持板１１を通過して第１接着材層１２に照射されて支持板１１のＵＶ剥離が可能になる。
【００１５】
図１（ｂ）は、支持板１１、第１接着材層１２、絶縁材層１３、及び、第２接着材層１４の断面図である。図１（ｂ）に示されるように、更に、第１接着材層１２の上に更に絶縁材層１３が形成され、絶縁材層１３の上に更に第２接着材層１４が形成される。これにより、支持板１１の上に絶縁材層１３が形成されたことにもなる。例えば、絶縁材層１３には、フィラーを含んだ樹脂が用いられても良く、そのようなフィラーを含んだポリイミド樹脂やエポキシ樹脂が用いられても良い（ただし、これに限定されなくても良い）。
【００１６】
第２接着材層１４は、後述する孔１３ａ（図１（ｃ）参照）が形成された絶縁材層１３と半導体素子１６（図２（ａ）参照）とを接着可能で、加熱硬化前のＢステージ状態で半導体素子１６を構成するＳｉ又はＳｉ化合物との密着性を有し、加熱硬化工程にてビア１５の形状を保持可能な層である。
【００１７】
第２接着材層１４の材質としては、例えば、ポリイミドの接着材が用いられる。前述のように絶縁材層１３にフィラーが含まれている場合には、応力の緩和のために、また、フィラーから出てくるα線によってビットエラーが発生するのを抑制するために、第２接着材層１４にポリイミド等のウェハーコート材に代わる材料が必要となる。第２接着材層１４は、Ｂステージの状態では温度が上がるとビア１５の内部に流れてしまう。これを抑制するために、ある温度まではビア１５の形状を保持してくれる材質である必要がある。
【００１８】
図１（ｃ）は、図１（ｂ）の構成にビア１５を形成した断面図である。図１（ｃ）に示されるように、絶縁材層１３と第２接着材層１４にビア１５が形成される。ビア１５は、絶縁材層１３に形成された孔１３ａと第２接着材層１４に形成される孔１４ａとを有する。なお、ビア１５は、第１接着材層１２にも孔１２ａとして形成されるが、後に支持板１１と共に除去されるために、搬送体パッケージ１０の製品には必要がない。
【００１９】
ビア１５は、少なくともレーザＲ、又は、ドリルビット、プレス型抜き等の機械加工のいずれかにより形成されれば良い。ここでは、レーザＲとしては、例えば、熱で加工するレーザ、ＣＯ２レーザ、又は、ＵＶ−ＹＡＧレーザ（固体レーザのＵＶタイプ）が用いられる。なお、ビア１５を形成するにあたっては、支持板１１にもビアが形成される可能性があるが、支持板１１は後に除去されるのでビア１５が形成されても良い。
【００２０】
なお、絶縁材層１３に感光性樹脂が用いられて、ビア１５が露光と現像により形成される構成であっても良い。マスクを使ってプラズマアッシングであっても良く、銅のレジストを形成して、マスクして、被加工部だけプラズマで加工する方法であっても良い。
【００２１】
図２（ａ）は、図１（ｃ）の構成に対して半導体素子１６を上方から配置して樹脂封止材層１７を形成した断面図である。ここで、絶縁材層１３の第１接着材層１２側の面を第１面１３Ｘ、絶縁材層１３の第２接着材層１４側の面を第２面１３Ｙとする。図２（ａ）に示されるように、図１（ｃ）の状態になった後にビア１５の上に半導体素子１６の電極１６ｋが位置するように、絶縁材層１３の第２面１３Ｙの上の第２接着材層１４の上に半導体素子１６が配置される。このように、ビア１５を有する絶縁材層１３に半導体素子１６を直接にアライメント搭載して接着した後に、樹脂封止材層１７で封止する。
【００２２】
このように、樹脂封止材層１７で封止することにより、ビア１５と電極１６ｋとの間の位置精度がさらに向上する。なお、電極１６ｋには、例えば、アルミニウムにより形成されるアルミニウムパッドが用いられる。
【００２３】
図２（ｂ）は、図２（ａ）の構成から支持板１１と第１接着材層１２を除去した断面図である。図２（ａ）の状態になった後に、支持板１１を除去する。例えば、支持板１１がガラスで形成され、ＵＶが支持板１１に向かって照射されると第１接着材層１２の箇所で支持板１１が剥離される。
【００２４】
このように、ビア１５を形成するためのレーザの照射を受けるのが半導体パッケージ１０の構成に不要な支持板１１であるので、従来のようにビアを形成するためのレーザの照射を受けていたアンダーバリアメタルが不要となる。
【００２５】
図３（ａ）は、図２（ｂ）の構成を上下反対に配置した断面図である。図３（ａ）の状態では、第２接着材層１４と絶縁材層１３とを合わせた厚みは、例えば１５μｍ程度で形成される。
【００２６】
図３（ｂ）は、図３（ａ）の構成に対してシード層１８を形成した断面図である。図３（ｂ）に示されるように、ビア１５が開放される側から、絶縁材層１３の第１面１３Ｘ、ビア１５、及び、半導体素子１６の電極１６ｋにシード層１８が形成される。
【００２７】
図４（ａ）は、図３（ｂ）の構成に金属層２１を形成した断面図である。図４（ａ）に示されるように、ビア１５に金属層２１を形成する。
【００２８】
本実施例では、シード層１８はＴｉ及びＣｕがスパッタリングして形成される。そして、例えば電解めっきにより金属層２１が形成される。この場合には、半導体素子１６の電極１６ｋに対して特別な表面処理（従来のようなアンダーバリアメタル（ＵＢＭ）を形成等）をしないで金属層２１が形成される。なお、シード層１８の形成にあたっては、Ｔｉに替えてＴａを用いることもでき、あるいは、ＴｉＷ、ＴｉＮ等のバリアメタルを用いることもでき、適宜材質を変更できる。
【００２９】
なお、前述した従来技術のように、アンダーバリアメタルを形成しようとすると、例えば、半導体素子１６の上に、ポリイミドを塗って、電極１６ｋの部位に開口を形成することになる。そして、その上に、Ｔｉ／Ｃｕシード層を形成して、Ｃｕめっきをしてシードエッチングすることでアンダーバリアメタルが完成することになる。このようにアンダーバリアメタルを形成することに手間がかかるが、本実施例の製法によれば、その手間は軽減される。
【００３０】
また、電解めっきに替えて、半導体素子１６が有する電極１６ｋに対してジンケート処理してから、無電解めっきにより金属層２１を形成しても良い。この場合には、より安価な無電解めっきによるシード層１８の形成ができる。
【００３１】
前述したように、このシード層１８は、スパッタリングや無電解めっきにより形成され、その後の電解めっきや無電解めっきで金属層２１を形成するときに使用されるが、配線に使用されない部分ではその後にエッチングにより除去される。
【００３２】
図４（ｂ）は、ソルダーレジスト層が形成されて半田ボール２２が設けられた半導体パッケージ１０の断面図である。図４（ｂ）に示されるように、金属層２１の上からソルダーレジストされてソルダーレジスト層２３が形成される。そして、金属層２１に接触するように半田ボール２２が搭載される。こうして半導体パッケージ１０が完成する。
【００３３】
こうしたことから、半導体素子１６側から順に、半導体素子１６と、半導体素子１６の上に形成される第２接着材層１４と、第２接着材層１４の上に形成される絶縁材層１３と、半導体素子１６の電極１６ｋの上端の位置から第２接着材層１４及び絶縁材層１３の上端の位置までストレートに貫通して形成されるビア１５と、ビア１５の内部に形成されるシード層１８と、シード層１８の内部に形成される金属層２１と、金属層２１に接触するように配置される半田ボール２２と、を備える半導体パッケージ１０が完成する。なお、前述の金属層２１は、めっきで形成される例を挙げたが、めっき以外の方法で形成されても良い。
【００３４】
前述のように、ビア１５は、半導体素子１６の膜厚方向で、半導体素子１６の電極１６ｋの上端の位置から第２接着材層１４及び絶縁材層１３の上端の位置までストレートに貫通して形成される。これに対して、従来の構成では、半導体素子１６の上にアンダーバリアメタルが形成されることから、アンダーバリアメタルの上端から絶縁材層１３の上端の位置まではストレートに貫通可能であったとも言える。しかし、アンダーバリアメタルの上端から下方では、アンダーバリアメタルの幅がビアの幅よりも大きくなってビアの幅とは異なった寸法幅を確保する必要があった。なお、前述のストレートとは、図４（ｂ）のように半導体素子１６の膜厚方向に沿っている場合の他、図５（ｂ）のように半導体素子１６の膜厚方向から傾斜している場合も含んでも良い。
【００３５】
また、従来では、半導体素子１６の配置や大きさのバラツキ、半導体素子１６の上にアンダーバリアメタルを形成するときのアンダーバリアメタルの配置や大きさのバラツキ、アンダーバリアメタルの上に配置される絶縁材層に形成するビアの配置や大きさのバラツキ、を考慮してアライメントマージンを確保する必要があった。これに対して、前述した半導体パッケージ１０の製造方法によれば、アンダーバリアメタルの配置や大きさのバラツキを考慮する必要がないので、その分ビアを大きく形成することも可能になり、デザインの自由度が向上する。
【００３６】
また、従来では、半導体素子の電極のサイズ＞ビアのサイズとなるようにレーザでビアを形成する必要があった。これに対して、前述した半導体パッケージ１０の製造方法によれば、レーザＲが半導体素子１６の樹脂１６ｍに照射されることがないので、半導体素子１６の電極１６ｋのサイズ＜ビア１５のサイズとなるようにビア１５を形成することが可能である。その結果、ビア１５の大きさを考慮しないで電極１６ｋが小さいものが選択可能となり、電極１６ｋの狭ピッチ化が実現される。
【００３７】
さらに、従来では、ビア加工時にアンダーバリアメタルからレーザＲが外れた場合には半導体素子１６を破壊してしまうリスクがあったが、本実施形態によれば、そのリスクがなくなる。
【００３８】
なお、この構成により、従来、半導体パッケージ１０における半導体素子１６よりも上の高さは、従来では８０μｍであったのが、５０μｍにまで下げられ、原理的には４０μｍまで可能と考えられる。
【００３９】
図５（ａ）は、図４（ａ）の斜視図である。図５（ａ）に示されるように、絶縁材層１３の第１面１３Ｘの表面に囲まれた領域内には、金属層２１が形成される。この金属層２１の内側には、ビア１５が隠れている。
【００４０】
図５（ｂ）は、レーザを照射して絶縁材層１３にビア１５が形成されたビアランド接続の構成の断面図である。レーザによりビア１５が形成される場合には、ビア１５は、半導体素子１６の側から絶縁材層１３の側へと向かうに従って狭まるテーパを有することになる。すなわち、絶縁材層１３と第２接着材層１４は、レーザが照射される側に近い程に、広い孔面積を有することになる。レーザが照射される側が前述の半導体素子１６が配置される側に相当することになる。図５（ｂ）のように、絶縁材層１３と第２接着材層１４は、ビア１５の半導体素子１６に近い側の幅Ｘ１の方が、ビア１５の半導体素子１６から遠い側の幅Ｘ２よりも大きく形成される。
【００４１】
図６（ａ）は、リード接続のために、レーザの照射により絶縁材層１３にビア１５を形成した構成を示す断面図である。図６（ｂ）は、図６（ａ）の斜視図である。リード接続の場合には、絶縁材層１３に形成するビア１５の大きさが広くなり、ビア１５の内部の全てに金属層２１がめっきされない構成となる。すなわち、ビア１５の内部に金属層２１が充填されず、金属層２１がビア１５の形状に沿って所定の厚みで層を形成する。このような構成であっても、前述の図１〜図５で説明したのと同様の効果を得ることができる。
【００４２】
半導体素子１６の電極１６ｋのサイズ＜ビア１５のサイズとなるようにビア１５を形成することが可能となるため、電極１６ｋが一部で隠れるような小さな開口ではなく図６（ｂ）のような一括開口（長穴）のビア１５が形成可能となる。
【００４３】
図７（ａ）は、半導体パッケージ１０の変形例１を示す断面図である。なお、半導体パッケージ１０は、図４（ｂ）の例と実質的に同一の構成であり、図４（ｂ）の構成を上下ひっくり返した構成に相当する。樹脂封止材層１７に覆われた半導体素子１６が配置される。そして、半導体素子１６の下方に図示しない第２接着材層１４が介在されて絶縁材層１３が配置され、その絶縁材層１３の下方にソルダーレジスト層２３が配置される。半導体素子１６の電極１６ｋの下方では、絶縁材層１３にビア１５が形成される。このビア１５の中と絶縁材層１３の下に金属層２１が形成される。そして、ソルダーレジスト層２３が形成されて、金属層２１の下に半田ボール２２が搭載される。
【００４４】
なお、ここでも、レーザでビア１５が形成される場合には、半導体素子１６の側から絶縁材層１３の側へと向かうに従って狭まるテーパを有することになる。
【００４５】
図８は、半導体パッケージ１０の変形例２を示す断面図である。この例では半導体素子１６は、上下で２つ並んでいる。各々の半導体素子１６の下には、図示しない第２接着材層１４が介在されて絶縁材層１３が形成される。そして、上下の各々の絶縁材層１３に対してビア１５が形成され、そのビア１５の中と絶縁材層１３の下に金属層２１が形成される。下側の金属層２１の下には、ソルダーレジスト層２３が形成されて、複数の半田ボール２２が搭載される。なお、下側の絶縁材層１３とソルダーレジスト層２３との間にも絶縁材層５０が配置されている。
【００４６】
なお、ここでは、樹脂封止材層１７にもビア１５が形成されており、このビア１５は、下側の絶縁材層１３側から下側の半導体素子１６側に向かう方向に行くに従って（上方に向かうに従って）狭まる構成となっている点で、図７（ａ）の構成と異なる。
【００４７】
図９は、半導体パッケージ１０の変形例３を示す断面図である。この例は、パッケージＯＮパッケージという半導体パッケージ１０の上に半導体パッケージ１０が載る構成の下段向けの構造であり、図９に示されるように、半導体パッケージ１０の上部には、別の半導体パッケージが搭載できるようにするために、接続用の端子部２１Ｚ１が半導体素子１６の上に配置されている。
【００４８】
また、この例でも半導体素子１６の下に絶縁材層１３が形成される。絶縁材層１３には複数のビア１５が形成され、これらのビア１５の中と絶縁材層１３の下に金属層２１が形成される。ここでは、金属層２１が分岐しており、金属層２１が分岐する間に絶縁材層５０が形成されている。金属層２１の下には、ソルダーレジスト層２３が形成されて、複数の半田ボール２２が搭載される。
【００４９】
なお、ここでは、樹脂封止材層１７にもビア１５が形成されている点では、図８の構成と同様であるが、このビア１５は、半導体素子１６側から絶縁材層１３側に向かう方向に行くに従って（下方に向かうに従って）狭まる構成となっている点で図８の構成と異なる。また、ソルダーレジスト層２３は、半導体素子１６の下方だけではなく、半導体素子１６の上方にも形成される点が、図８の構成と異なる。また、ソルダーレジスト層２３は、樹脂封止材層１７のビア１５内にも充填されている。この構成の場合には、ビア１５が配置される領域以外の部位であってこの半導体素子１６の上に配置されている金属層２１の上に、この半導体素子１６の上に載せる別にパッケージされた半導体素子の端子を配置することができる。
【００５０】
図１０は、半導体パッケージ１０の変形例４を示す断面図である。この例では、半導体素子１６の上に接続用の端子部２１Ｚ１（配線層）が配置されている更に上に、接続用の端子部２１Ｚ２が配置されている。そのために、樹脂封止材層１７に形成されたビア１５の真上を含めた上面に、接続用の端子が配置可能となっている。
【００５１】
この例でも半導体素子１６の下に絶縁材層１３が形成される。絶縁材層１３には複数のビア１５が形成される。これらのビア１５の中と絶縁材層１３の下に金属層２１が形成される。また、ここでも、金属層２１が分岐しており、金属層２１が分岐する間に絶縁材層５０が形成されている。金属層２１の下には、ソルダーレジスト層２３が形成されて、複数の半田ボール２２が配置される。
【００５２】
なお、ここでは、樹脂封止材層１７にもビア１５が形成されている点では、図８の構成と同様であるが、このビア１５は、半導体素子１６側から絶縁材層１３側に向かう方向に行くに従って（下方に向かうに従って）狭まる構成となっている点で図８の構成と異なる。また、絶縁材層５０は、半導体素子１６の下方だけではなく、半導体素子１６の上方にも形成される点が、図９の構成と異なる。
【００５３】
図７（ｂ）は、半導体パッケージ１０の変形例５を示す断面図である。図７（ｂ）のように、半導体素子１６の横方向の端部側の電極１６ｋの位置に受動部品３０が配置されても良い。この受動部品３０には、例えばキャパシタ、インダクタ、抵抗等が用いられる。
【００５４】
以上で説明してきた実施例１乃至実施例５のいずれかの構成によれば、半導体素子１６に絶縁材層１３を形成する工程の中で、半導体素子１６の手前に（電極１６ｋと隣接して）アンダーバリアメタルを配置した状態でレーザを照射する必要がなく、絶縁材層１３にビア１５を形成することができる。その結果、ビア１５を形成するためにアンダーバリアメタルが不要となる分、半導体パッケージ１０の製造コストの低減が実現される。
【００５５】
また、ビア１５を加工するときの半導体素子１６へのダメージのリスクが解消され、また、デザインの自由度が向上し、リード接続の構成との組み合わせにより狭パッドピッチに対応した構成が可能となる。例えば、従来の方法では、ウェハーレベルパッケージングにおいては、感光性絶縁材料を使用してフォトリソグラフィーによってビア形成を行う場合もあった。このフォトリソグラフィーによるビア形成では、材料コストがかかる他に、絶縁材層の厚み制限によるデザイン制約等の問題が残っていた。例えば、現像工程での解像性や残留応力による反りが発生するために厚み制約があった。本実施形態の方法によれば、そのようなデザイン制約が低減される利点もある。
【００５６】
電気特性の要求から所望の厚みで絶縁層を形成する事が可能となった他、材料選定が自由となり反りに対するケアが可能となった。その結果、層間のキャパシタンスを減らすために想定の１５μｍ程度に対して更に厚くすることも可能となった。
【００５７】
また、半導体パッケージ１０を構成する材料の種類が削減されるので、半導体パッケージ１０の反りが抑制される。さらに、ビア１５を加工したり、半導体素子１６をダイアタッチしたりした後に樹脂を封止するために、ビア１５と半導体素子１６とのズレが緩和される。
【００５８】
さらに、従来のアンダーバリアメタルを使用する場合には、ビア１５が底のある孔形状で形成されるので、レーザ照射後にビア底に残る樹脂を除去し難い。こうしたビア底の樹脂を取り除くデスミアという工程が不十分であると、金属層２１の接合面に異物が挟まり、信頼性が担保できない。これに対して、実施例１乃至５のいずれかの構成によれば、レーザが照射されたビア１５の底の支持板１１と第１接着材層１２とが除去されるときに、樹脂が残り難い。その結果、半導体パッケージの信頼性が担保し易い。
【符号の説明】
【００５９】
１０    半導体パッケージ
１１    支持板
１３    絶縁材層
１３Ｘ  第１面
１３Ｙ  第２面
１５    ビア
１６    半導体素子
１８    シード層
２１    金属層
２２    半田ボール
【図１】
2017126688.tif 000003
【図２】
2017126688.tif 000004
【図３】
2017126688.tif 000005
【図４】
2017126688.tif 000006
【図５】
2017126688.tif 000007
【図６】
2017126688.tif 000008
【図７】
2017126688.tif 000009
【図８】
2017126688.tif 000010
【図９】
2017126688.tif 000011
【図１０】
2017126688.tif 000012