(57)【要約】【課題】  インターフェイス領域が信号の波長による寸法制約を受けないミリ波半導体パッケージを提供する。【解決手段】  導波管と、半導体チップと接続されて信号を伝送する信号線路とが内設されたミリ波半導体パッケージにかかる発明は、導波路が形成されて導波管として機能する金属ケースと、金属ケースに搭載されて、導波路の開口より寸法の小さい整合孔が導波路の直上に位置するように形成・配置されたプリント基板と、信号線路及び該信号線路のプローブの周囲がパッケージ材により取り囲まれて、かつ、プローブが整合孔の直上に形成・配置されたパッケージと、を備え、かつ、パッケージは、整合孔と対向・配置されてプローブを挟むショート板と、プローブを取り囲むように形成・配置されて、ショート板と金属ケースとを電気的に接続する複数のショート板スルーホールと、を備える。【選択図】      図１
2017126712.tif 000002
【特許請求の範囲】
【請求項１】
導波管と、半導体チップと接続されて信号を伝送する前記信号線路とが内設されたミリ波半導体パッケージであって、
導波路が形成されて前記導波管として機能する金属ケースと、
前記金属ケースに搭載されて、前記導波路の開口より寸法の小さい整合孔が前記導波路の直上に位置するように形成・配置されたプリント基板と、
前記信号線路及び該信号線路のプローブの周囲がパッケージ材により取り囲まれて、かつ、前記プローブが前記整合孔の直上に形成・配置されたパッケージと、を備え、かつ、
前記パッケージは、
前記整合孔と対向・配置されて前記プローブを挟むショート板と、
前記プローブを取り囲むように形成・配置されて、前記ショート板と前記金属ケースとを電気的に接続する
複数のショート板スルーホールと、を備える、
ことを特徴とするミリ波半導体パッケージ。
【請求項２】
請求項１に記載のミリ波半導体パッケージであって、
前記整合孔の幅寸法Ｗは、０．５ｍｍ≧Ｗ≧０．１ｍｍであることを特徴とするミリ波半導体パッケージ。
【請求項３】
請求項１又は２に記載のミリ波半導体パッケージであって、
前記パッケージは誘電体材料により形成された層を複数積層して形成されていることを特徴とするミリ波半導体パッケージ。
【請求項４】
請求項１乃至３のいずれか１項に記載のミリ波半導体パッケージであって、
前記整合孔の周辺における前記プリント基板は前記金属ケースとハンダ付けされていることを特徴とするミリ波半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ミリ波半導体パッケージに関する。
【背景技術】
【０００２】
ミリ波のように非常に高い周波数で動作する半導体（以下、半導体チップと略記する）のパッケージ化においては、ＲＦ（ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ）信号に対するインターフェイスをどのように実現するかが重要となる。
【０００３】
即ち、通常の半導体集積回路のパッケージ化において用いられている電極引出構造や半田付け構造を、そのまま当該半導体チップのパッケージ化に応用すると、ＲＦ信号の伝送の際に信号強度が大きく劣化してしまう。従って、所望する伝送特性を安定して得ることができない。
【０００４】
一方、ミリ波を扱う電気・電子機器においては、厳しい性能が要求されるフィルタやアンテナ等のパッシブ部品に対するインターフェイスとして導波管が用いられることが多い。
【０００５】
このことから、半導体チップをパッケージ化する際には、インターフェイスとしての導波管と高い親和性を持つ構造が望まれる。
【０００６】
かかる要求に対して、半導体チップのインターフェイスを導波管で形成することが考えられる。この構成の場合は、当該インターフェイスは、マイクロストリップ線路やコプレーナ線路等の信号線路が接続されることを前提としているので、これら信号線路と導波管との接続機構もパッケージ内に設ける必要がある。
【０００７】
ここでパッケージの材料として、セラミック等の誘電体材料を用い、その材料の内部に導波管を形成した場合を考える。この場合、インターフェイスは所定の比誘電率を持った物質で満たされた導波路となるが、接続先の導波管は空気（比誘電率＝１）で満たされ導波路となる。
【０００８】
従って、インターフェイスと導波管とは、比誘電率が不連続に接続された構造となる。この比誘電率の不連続性は、信号の通過特性を大きく劣化させるため、インターフェイスの通過ロスが増大すると共に、周波数範囲を狭くさせてしまう。
【０００９】
特に、パッケージがセラミック等の比誘電率の大きい誘電体材料により形成されている場合は、大きな比誘電率の不連続が生じるため、信号の通過特性は著しく劣化する。
【００１０】
一方で、半導体チップに対する防湿等の観点から、パッケージ内に搭載されている半導体チップは外気と遮断（外気に触れない）される必要がある。このためパッケージは、内部（半導体チップ側）と外部とを空間的に遮断する構造であることが要求される。
【００１１】
そこで、信号がパッケージを形成する誘電体材料を通過して、大気で満たされている導波管に伝導する構成とすると、先に述べたように誘電体材料と外気との間の比誘電率の不連続を避けることができない。
【００１２】
このような問題を詳細に説明する。図８（ａ）はセラミック基板１０３上のマイクロストリップ線路１０１と導波管１０２との接続構造を例示した図であり、図８（ｂ）は（ａ）におけるＡ−Ａ矢視断面図である。なお、図８（ａ）（ｂ）においては、半導体チップを図示省略している。
【００１３】
マイクロストリップ線路１０１の先端（プローブ）１０５は開放端であり、導波管１０２とのインターフェイス領域に設けられている。
【００１４】
導波管１０２の一方の面（プローブ１０５側の端面）はショート面１０４をなして、信号の通過特性は、プローブ１０５の形状、プローブ１０５とショート面１０４との距離等により決定される。
【００１５】
このとき、プローブ１０５の周辺領域は外気で満たされているので、この状態でパッケージ化すると、パッケージ内部と外部とが連通してしまう。
【００１６】
図９は、マイクロストリップ線路１０１と導波管１０２とのインターフェイス領域Ｋの周囲が、パッケージ材料で満たされている構成を示している。なお、図９（ａ）は、このようなパッケージの斜視図であり、（ｂ）は（ａ）におけるＢ−Ｂ矢視断面図である。
【００１７】
この構成のインターフェイス領域Ｋでは、プローブ１０５の周囲は誘電体材料で満たされ、かつ、この周囲にショート面として機能する電極パターン１０６やスルーホール１０７等が設けられている。この場合には、パッケージ内部と外部とは空間的に遮断されるので、半導体チップは外気に触れない。しかし、インターフェイス領域Ｋと導波管１０２との境界で、誘電率の不連続が生じる。
【００１８】
そこで、特開２００２−１６４４６５号公報や特開２００６−２５３９５３号公報においては、接続部と導波管との境界に開口を設けた構成が提案されている。
【００１９】
例えば、特開２００２−１６４４６５号公報においては、図１０に示すように、導波管変換部（上記のインタフェース領域に相当）にスロット孔１１０を備えた構成が開示されている。このスロット孔１１０の長径は信号波長の１／２長さに設定され、また短径は１／５から１／５０長さに設定されている。そして、スロット孔１１０と図示しないストリップ導体とが電磁結合することにより、伝送特性の劣化を抑制している。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００２−１６４４６５号公報
【特許文献２】特開２００６−２５３９５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、上記スロット孔１１０の長径が信号波長の１／２長さに設定され、また短径が１／５から１／５０長さに設定されているため、使用する信号の周波数によっては、利用することができない問題があった。例えば、周波数が３ＧＨｚの信号を考える。この場合、波長は１０ｃｍなので、長径は５０ｍｍ、短径は２０ｍｍ〜２ｍｍとなってしまう。
【００２２】
無論、ＲＦ信号の周波数は３ＧＨｚに限定されないが、少なくとも３ＧＨｚの周波数の信号を考えた場合には、パッケージよりスロット孔が大きくなってしまうので、利用することができない。
【００２３】
そこで、本発明の主目的は、インターフェイス領域が信号の波長による寸法制約を受けないミリ波半導体パッケージを提供することである。
【課題を解決するための手段】
【００２４】
上記課題を解決するため、導波管と、半導体チップと接続されて信号を伝送する信号線路とが内設されたミリ波半導体パッケージにかかる発明は、導波路が形成されて導波管として機能する金属ケースと、金属ケースに搭載されて、導波路の開口より寸法の小さい整合孔が導波路の直上に位置するように形成・配置されたプリント基板と、信号線路及び該信号線路のプローブの周囲がパッケージ材により取り囲まれて、かつ、プローブが整合孔の直上に形成・配置されたパッケージと、を備え、かつ、パッケージは、整合孔と対向・配置されてプローブを挟むショート板と、プローブを取り囲むように形成・配置されて、ショート板と金属ケースとを電気的に接続する複数のショート板スルーホールと、を備える、ことを特徴とする。
【発明の効果】
【００２５】
本発明によれば、インターフェイス領域が信号の波長による寸法制約を受けないので任意のＲＦ信号に対する伝導特性の劣化を防止することが可能になる。
【図面の簡単な説明】
【００２６】
【図１】ミリ波半導体パッケージの組み立て手順を示す図である。
【図２】ミリ波半導体パッケージの断面図である。
【図３】金属ケースの上面図である。
【図４】プリント基板の上面図である。
【図５】パッケージの構成を示す図で、（ａ）は第１層、（ｂ）は第２層、（ｃ）は第３層、（ｄ）は第４層の平面図である。
【図６】ＲＦ信号の伝導状態を電界で示したシミュレーション結果を示す図である。
【図７】通過特性と反射特性とのシミュレーション結果を示す図である
【図８】関連技術の説明に適用されるミリ波半導体パッケージの構成図で、（ａ）はセラミック基板上のマイクロストリップ線路と導波管との接続構造を例示した図、（ｂ）は（ａ）におけるＡ−Ａ矢視断面図である。
【図９】マイクロストリップ線路と導波管とのインターフェイス領域の周囲が、パッケージ材料で満たされている場合の構成図である。
【図１０】スロット孔を備えた構成を示す図である。
【発明を実施するための形態】
【００２７】
本発明の実施形態を説明する。図１は、本実施形態にかかるミリ波半導体パッケージ２の組み立て手順を示す図である。また、図２は、ミリ波半導体パッケージ２の断面図である。
【００２８】
ミリ波半導体パッケージ２は、パッケージ３０、このパッケージ３０が搭載されるプリント基板２０、プリント基板２０が搭載される金属ケース１０を主要構成として、これらが順次積層されている。
【００２９】
そして、パッケージ３０には、半導体チップ３が搭載されるキャビティー３９が形成されている。この半導体チップ３には、図１に示すように、複数の外部用端子３ａが設けられている。この外部用端子３ａは、リードスルーホール４４を介して下リード接続端子４５にハンダ付けされて、当該下リード接続端子４５を介して外部からの電源供給や制御等が行えるようになっている。
【００３０】
また、半導体チップ３には図示しない信号端子が設けられ、この信号端子とマイクロストリップ線路等の信号線路４６とが、図２に示すように、ボンディングワイヤ４により接続されている。信号線路４６のプローブ４７は、導波路１１の直上に形成・配置されている。
【００３１】
また、プローブ４７と導波路１１との間のプリント基板２０には、整合孔２１が形成されている。
【００３２】
整合孔２１の孔幅は導波路１１の幅寸法より狭い寸法に設定されている。整合孔２１の幅寸法Ｗとしては、０．５ｍｍ≧Ｗ≧０．１ｍｍが好ましい。なお、ここで言う幅寸法とは、導波路１１の開口形状が概ね矩形状であるので、短辺方向の寸法を言う。このように、整合孔２１の幅寸法が限定されるが、これは伝送するＲＦ信号の周波数に基づき規定された寸法ではないことを敢えて付言する。
【００３３】
このプローブ４７の上方には、ショート板スルーホール３６を介して金属ケース１０と接続されたショート板４１が配置されている。そして、ショート板４１、ショート板スルーホール３６、整合孔２１により、ＲＦ信号のインターフェイスが行われる。
【００３４】
次に、このようなミリ波半導体パッケージ２の詳細な構成を説明する。
【００３５】
図３は、金属ケース１０の上面図である。金属ケース１０は、概ね矩形状体で、厚み方向に貫通して角穴が形成されて、この角穴が導波路１１をなしている。従って、導波路１１が形成された金属ケース１０は、導波管を構成する。
【００３６】
図４は、プリント基板２０の上面図である。このプリント基板２０は、導波路１１の中央位置に対応した位置に整合孔２１が形成されている。また、複数のパターン４８（４８ａ〜４８ｃ）が形成されている。
【００３７】
パターン４８ａは、ミリ波半導体パッケージ２の外部接続用のリード端子として機能する端子パターンである。パターン４８ｂは、グランドパターンで、プリント基板２０と金属ケース１０とのハンダ付けに用いられる。以下、パターン４８ｂをグランドパターン４８ｂと記載する。パターン４８ｃは、放熱スルーホール３７をハンダ付けするパターンである。
【００３８】
なお、本実施形態においては、幾つかのスルーホールが記載され、また整合孔が記載されているが、これらの内壁はメッキ等により金属膜が被着されている。
【００３９】
パッケージ３０は、セラミック等の誘電体材料を用いて形成され、プリント基板２０側から第１層３１〜第４層３４の４層構造をなしている。なお、パッケージ３０は４層構造に限定するものではない。図５は、このような各層３１〜３４の上面図で、（ａ）は第１層３１、（ｂ）は第２層３２、（ｃ）は第３層３３、（ｄ）は第４層３４を示している。
【００４０】
第１層３１は、図５（ａ）に示すように、第１インターフェイス領域３５ａ（３５）、第１ショート板スルーホール３６ａ（３６）、放熱スルーホール３７、下リード接続端子４５、リードスルーホール４４を備える。そして、複数の放熱スルーホール３７のなす領域が、半導体チップ３を搭載するためのチップ搭載領域３８を形成している。
【００４１】
第１インターフェイス領域３５ａは、導波路１１に対応した領域の直上に位置する。なお、この第１インターフェイス領域３５ａは、穴ではなく、パッケージ３０の材料により満たされた領域である。
【００４２】
第１ショート板スルーホール３６ａは、ショート板４１とグランドパターン４８ｂとを電気的に接続し、第１インターフェイス領域３５ａを取り囲むように複数設けられている。グランドパターン４８ｂは金属ケース１０やショート板４１と電気的に接続されているので、第１ショート板スルーホール３６ａの電位は金属ケース１０やショート板４１と同じ電位となる。従って、第１インターフェイス領域３５ａの周囲は同電位領域が形成されている。これにより、外部からの電磁波の影響が抑制されている。
【００４３】
放熱スルーホール３７は、チップ搭載領域３８に搭載された半導体チップ３とパターン４８ｃとを電気的に接続すると共に、熱的に接続している。従って、半導体チップ３が発生する熱は、プリント基板２０を介して金属ケース１０に放熱される。
【００４４】
パッケージ３０をプリント基板２０に搭載した際に、下リード接続端子４５はプリント基板２０のパターン４８ａに面接触する。そこで、下リード接続端子４５とパターン４８ａとをリフロー技術等を用いてハンダ付けすることにより、リードスルーホール４４を介して半導体チップ３の外部用端子３ａと電気的に接続される。
【００４５】
第２層３２は、図５（ｂ）に示すように、シールド領域４３、第１キャビティー３９ａ（３９）、第２ショート板スルーホール３６ｂ（３６）、第２インターフェイス領域３５ｂ（３５）を備える。
【００４６】
シールド領域４３は、外部との電磁的干渉を防止するために設けられている。第１キャビティー３９ａは、半導体チップ３と放熱スルーホール３７とを密着させながら搭載する空間である。
【００４７】
第２インターフェイス領域３５ｂは、第１層３１の第１インターフェイス領域３５ａと同様の構成であり、同様の機能をなす。即ち、第１インターフェイス領域３５ａ及び第２インターフェイス領域３５ｂは、貫通穴ではなく、パッケージ３０の材料により満たされた領域である。
【００４８】
第３層３３は、図５（ｃ）に示すように、第３ショート板スルーホール３６ｃ（３６）、信号線路４６、上リード接続端子４０、第２キャビティー３９ｂ（３９）を備える。なお、図５（ｂ）、図５（ｃ）においては、チップ搭載領域３８も合わせて図示している。
【００４９】
信号線路４６は、導波路１１の直上に位置するプローブ４７を備えて、半導体チップ３からのＲＦ信号を導波路１１に導き、また導波路１１からのＲＦ信号を半導体チップ３に導く伝送路として機能する。
【００５０】
上リード接続端子４０は、リードスルーホール４４と接続されていると共に、半導体チップ３の外部用端子３ａと接続される。第２キャビティー３９ｂは、第１キャビティー３９ａに搭載された半導体チップ３の上部空間をなしている。
【００５１】
第４層３４は、図５（ｄ）に示すように、ショート板４１を備える。このショート板４１は、信号線路４６からの輻射を反射して伝達特性の劣化を抑制する。
【００５２】
なお、第１キャビティー３９ａ及び第２キャビティー３９ｂは、１つのキャビティー３９を構成する。また、第１ショート板スルーホール３６ａ〜第３ショート板スルーホール３６ｃは、電気的に一体に形成されてショート板スルーホール３６を構成している。
【００５３】
先に、第１インターフェイス領域３５ａと第２インターフェイス領域３５ｂとは、貫通穴ではなく、パッケージ３０の材料により満たされた領域であることを述べた。このことは、信号線路４６、及び、そのプローブ４７は、パッケージ３０と同じ材料により囲まれていることを意味している。従って、半導体チップ３が導波路１１を介して外気に触れることが防止できる。
【００５４】
また、パッケージ３０の材料の比誘電率の関係からインターフェイス領域３５のサイズを小さくすることができる。一般に、誘電率が大きいとＲＦ波の波長短縮率も大きくなる。このため、導波路１１のサイズを小さくしなければ、不要電界モードが発生して大きな信号減衰が生じてしまう。
【００５５】
この点、上述したように本実施形態にかかる構成では、インターフェイス領域３５がパッケージ３０の材料により満たされているので、導波路１１のサイズは小さくできる。即ち、不要電界モードの発生が抑えられる。
【００５６】
しかし、上記構成では、パッケージ３０が搭載されるプリント基板２０のグランドパターン４８ｂに整合孔２１が形成されている。そして、このプリント基板２０の下には、金属ケース１０が配置されている。
【００５７】
整合孔２１の幅寸法Ｗは、金属ケース１０に形成された導波路１１のサイズより小さい寸法に設定されて、その孔壁には金属被膜が設けられている。このとき好ましい寸法として、０．５ｍｍ≧Ｗ≧０．１ｍｍであることを述べた。
【００５８】
整合孔２１は、ミリング等によりプリント基板２０を穿孔して貫通孔を形成し、その後に無電界メッキにより孔壁に金属皮膜を形成することで製造される。ミリングで安定に、かつ、量産可能に穿孔できる貫通孔の直径は、約０．５ｍｍである。このような貫通孔に対してメッキを行うと、メッキ後の孔径はメッキ厚だけ小さくなる。そこで、メッキ量を制御して所望の孔径となるようにする。しかし、メッキ後の孔径が０．１ｍｍ近辺からメッキ量の制御が困難になり、貫通孔がメッキにより塞がってしまう場合がある。そこで、かかる製造プロセスによる制約から、整合孔２１の幅寸法として、０．５ｍｍ≧Ｗ≧０．１ｍｍが好ましい。
【００５９】
なお、整合孔２１を、このような小さな寸法にできたのは、インターフェイス領域３５がパッケージ３０の材料により満たされて導波路１１のサイズが小さくできたことに起因する。即ち、整合孔２１を小さな寸法にできたため、プローブ４７とショート板４１との距離や、プローブ４７とインターフェイス領域３５を取巻くショート板スルーホール３６との距離が短くできる。
【００６０】
そして、プローブ４７は、同電位のショート板４１、金属ケース１０、ショート板スルーホール３６で囲まれ、かつ、これらが近い（距離が短い）ので、プローブ４７を伝導する信号が、これらと強い電磁的結合して、通過特性や反射特性の劣化が抑制される。
【００６１】
図６は、このような構成におけるＲＦ信号の電界の伝わり方をシミュレーションした結果を示す図である。このシミュレーションにおいては、インターフェイス領域を有限要素法による電磁界シミュレーションで計算し、その電界強度分布をプロットしたものである。電界強度分布の空間的乱れが少ないことが分かり、良好な伝導特性が期待できる。
【００６２】
そこで、このときのパッケージ３０内の信号線路から外部の導波管までの通過特性と反射特性をシミュレーションした。図７は、このシミュレーション結果を示すグラフである。図７から、７０〜９０ＧＨｚという広帯域で、パッケージ３０のインターフェイスとして充分な特性が得られることが分かる。
【００６３】
なお、このような良好な銅道徳性を達成するためには、インターフェイス領域３５、整合孔２１、導波路１１の幾何学的位置が高精度に位置あわせされていることが必要である。信号線路４６、下リード接続端子４５等がアライメントマークとして用いることができるので、インターフェイス領域３５、整合孔２１、導波路１１の中心を高精度に一致させることが可能である。
【００６４】
以上、実施形態（及び実施例）を参照して本願発明を説明したが、本願発明は上記実施形態（及び実施例）に限定されものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【００６５】
２    ミリ波半導体パッケージ
３    半導体チップ
３ａ    外部用端子
４    ボンディングワイヤ
１０    金属ケース
１１    導波路
２０    プリント基板
２１    整合孔
３０    パッケージ
３１    第１層
３２    第２層
３３    第３層
３４    第４層
３５    インターフェイス領域
３５ａ    第１インターフェイス領域
３５ｂ    第２インターフェイス領域
３６    ショート板スルーホール
３６ａ    第１ショート板スルーホール
３６ｂ    第２ショート板スルーホール
３６ｃ    第３ショート板スルーホール
３７    放熱スルーホール
３８    チップ搭載領域
３９    キャビティー
３９ａ    第１キャビティー
３９ｂ    第２キャビティー
４０    上リード接続端子
４１    ショート板
４４    リードスルーホール
４５    下リード接続端子
４６    信号線路
４７    プローブ
【図１】
2017126712.tif 000003
【図２】
2017126712.tif 000004
【図３】
2017126712.tif 000005
【図４】
2017126712.tif 000006
【図５】
2017126712.tif 000007
【図６】
2017126712.tif 000008
【図７】
2017126712.tif 000009
【図８】
2017126712.tif 000010
【図９】
2017126712.tif 000011
【図１０】
2017126712.tif 000012