(57)【要約】【課題】降圧チョッパ回路のスイッチング損失を低減させることが可能なＤＣ−ＤＣコンバータを提供する。【解決手段】ＤＣ−ＤＣコンバータ１は、第１スイッチング素子Ｑ１、共振コンデンサＣｒ及び第１インダクタ１１ａがこの順で直列接続された第１直列回路１１と、第２スイッチング素子Ｑ２及び第２インダクタ１２ａがこの順で直列接続された第２直列回路１２とを備える。第１及び第２インダクタ１１ａ、１２ａは磁気結合している。第１直列回路１１の一端部は、第１スイッチング素子Ｑ１及び共振コンデンサＣｒの接点に接続され、第２直列回路１１に並列接続されている。また、第１及び第２インダクタ１１ａ、１２ａの入力側端部には、第１及び第２ダイオードＤ１，Ｄ２を介して基準電位に逆接続されている。ＤＣ−ＤＣコンバータ１は、第１及び第２直列回路１１，１２の共振周波数で、第１及び第２スイッチング素子Ｑ１、Ｑ２を交互にオンオフさせる。【選択図】図１
2017147893.tif 000002
【特許請求の範囲】
【請求項１】
正入力端子に入力された直流を降圧し、降圧された直流を正出力端子から出力するＤＣ−ＤＣコンバータであって、
入力側から出力側へ、第１スイッチング素子、共振コンデンサ及び第１インダクタがこの順で直列接続され、両端部が前記正入力端子及び前記正出力端子に接続された第１直列回路と、
入力側から出力側へ、第２スイッチング素子及び第２インダクタがこの順で直列接続されており、一端部は前記第１スイッチング素子及び前記共振コンデンサの接点に接続され、他端部が前記正出力端子に接続された第２直列回路と、
一端部が基準電位に接続され、他端部が前記共振コンデンサ及び第１インダクタの接点に接続され、基準電位から前記第１直列回路へ電流を流す第１整流素子と、
一端部が基準電位に接続され、他端部が前記第２スイッチング素子及び第２インダクタの接点に接続され、基準電位から前記第２直列回路へ電流を流す第２整流素子と、
前記共振コンデンサ並びに前記第１インダクタ及び第２インダクタに係る共振周波数で、前記第１スイッチング素子及び第２スイッチング素子を交互にオンオフさせる制御部と
を備え、
前記第１インダクタ及び第２インダクタは、
入力側から出力側へ同方向の電流が流れるように磁気結合しているＤＣ−ＤＣコンバータ。
【請求項２】
前記第１インダクタ及び第２インダクタのインダクタンスは略同一であり、
前記共振周波数は、下記式（１）で表される請求項１に記載のＤＣ−ＤＣコンバータ。
【数１】
2017147893.tif 000005
【請求項３】
第１インダクタは、
前記第２インダクタに結合していない第１共振インダクタを備え、
前記第２インダクタは、
前記第１インダクタに結合していない第２共振インダクタを備える
請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記第１共振インダクタ及び第２共振インダクタのインダクタンスは略同一であり、
前記共振周波数は、下記式（２）で表される請求項３に記載のＤＣ−ＤＣコンバータ。
【数２】
2017147893.tif 000006
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共振回路を有するＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ハイブリッド車（HEV: Hybrid Electric Vehicle）は、ＡＣ電力で動作する駆動モータ、ＡＣ電力を発電するジェネレータ、低電圧のＤＣ電力で動作するオーディオ機器、ワイパー等の電子機器、高電圧のＨＶバッテリ、低電圧の補機バッテリを搭載している。駆動モータは高電圧の交流で動作し、電子機器は低電圧の直流で動作する等、必要な電力形態が異なるため、ハイブリッド車は、電力の変換、昇圧及び高圧等を行うパワーコントロールユニットを備える。パワーコントロールユニットは、ＡＣ／ＤＣを相互に変換するインバータ、昇降圧コンバータ、ＨＶバッテリ及び補機バッテリ間の電圧変換を行うＤＣ−ＤＣコンバータ等を備える。
【０００３】
ＤＣ−ＤＣコンバータとしては、例えば電流を２相化したインターリーブ方式と呼ばれる降圧チョッパ回路がある。しかし、電流を２相化させると、必要なコイル部品が２倍に増加してしまうという問題がある。この問題を解決する方法として、特許文献１には、２個のコイルを磁気的に結合させてなる結合インダクタを備えたＤＣ−ＤＣコンバータが開示されている。
【０００４】
近年、機器の小型化に対する要求が強く、キャパシタ、インダクタ等の受動素子を小型化するために、ＤＣ−ＤＣコンバータのスイッチング周波数が引き上げられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１９８２１１号公報
【特許文献２】特許第４４２７６６７号公報
【特許文献３】特許第５４３３８８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、スイッチング周波数が高くなると、スイッチング損失が大きくなるという技術的な問題がある。
【０００７】
本願発明の目的は、降圧チョッパ回路のスイッチング損失を低減させることが可能なＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【０００８】
本態様に係るＤＣ−ＤＣコンバータは、正入力端子に入力された直流を降圧し、降圧された直流を正出力端子から出力するＤＣ−ＤＣコンバータであって、入力側から出力側へ、第１スイッチング素子、共振コンデンサ及び第１インダクタがこの順で直列接続され、両端部が前記正入力端子及び前記正出力端子に接続された第１直列回路と、入力側から出力側へ、第２スイッチング素子及び第２インダクタがこの順で直列接続されており、一端部は前記第１スイッチング素子及び前記共振コンデンサの接点に接続され、他端部が前記正出力端子に接続された第２直列回路と、一端部が基準電位に接続され、他端部が前記共振コンデンサ及び第１インダクタの接点に接続され、基準電位から前記第１直列回路へ電流を流す第１整流素子と、一端部が基準電位に接続され、他端部が前記第２スイッチング素子及び第２インダクタの接点に接続され、基準電位から前記第２直列回路へ電流を流す第２整流素子と、前記共振コンデンサ並びに前記第１インダクタ及び第２インダクタに係る共振周波数で、前記第１スイッチング素子及び第２スイッチング素子を交互にオンオフさせる制御部とを備え、前記第１インダクタ及び第２インダクタは、入力側から出力側へ同方向の電流が流れるように磁気結合している。
【０００９】
なお、本願は、このような特徴的な処理部を備えるＤＣ−ＤＣコンバータとして実現することができるだけでなく、かかる特徴的な処理をステップとするＤＣ／ＤＣ変換方法として実現したり、かかるステップをコンピュータに実行させるためのプログラムとして実現したりすることができる。また、ＤＣ−ＤＣコンバータの一部又は全部を実現する半導体集積回路として実現したり、ＤＣ−ＤＣコンバータを含むその他のシステムとして実現したりすることができる。
【発明の効果】
【００１０】
上記によれば、降圧チョッパ回路のスイッチング損失を低減させることが可能なＤＣ−ＤＣコンバータを提供することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態１に係るＤＣ−ＤＣコンバータの一構成例を示す回路図である。
【図２】ＤＣ−ＤＣコンバータの動作を示す回路図である。
【図３】ＤＣ−ＤＣコンバータの動作を示す回路図である。
【図４】ＤＣ−ＤＣコンバータの動作を示すタイミングチャートである。
【図５】共振周波数を説明するための回路図である。
【図６】本発明の実施形態２に係るＤＣ−ＤＣコンバータの一構成例を示す回路図である。
【発明を実施するための形態】
【００１２】
［本発明の実施形態の説明］
最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
【００１３】
（１）本態様に係るＤＣ−ＤＣコンバータは、正入力端子に入力された直流を降圧し、降圧された直流を正出力端子から出力するＤＣ−ＤＣコンバータであって、入力側から出力側へ、第１スイッチング素子、共振コンデンサ及び第１インダクタがこの順で直列接続され、両端部が前記正入力端子及び前記正出力端子に接続された第１直列回路と、入力側から出力側へ、第２スイッチング素子及び第２インダクタがこの順で直列接続されており、一端部は前記第１スイッチング素子及び前記共振コンデンサの接点に接続され、他端部が前記正出力端子に接続された第２直列回路と、一端部が基準電位に接続され、他端部が前記共振コンデンサ及び第１インダクタの接点に接続され、基準電位から前記第１直列回路へ電流を流す第１整流素子と、一端部が基準電位に接続され、他端部が前記第２スイッチング素子及び第２インダクタの接点に接続され、基準電位から前記第２直列回路へ電流を流す第２整流素子と、前記共振コンデンサ並びに前記第１インダクタ及び第２インダクタに係る共振周波数で、前記第１スイッチング素子及び第２スイッチング素子を交互にオンオフさせる制御部とを備え、前記第１インダクタ及び第２インダクタは、入力側から出力側へ同方向の電流が流れるように磁気結合している。
【００１４】
本態様にあっては、共振コンデンサを備えており、共振コンデンサは第１インダクタ及び第２インダクタと共に共振回路を構成している。制御部は、共振コンデンサ並びに第１インダクタ及び第２インダクタに係る共振周波数で、第１スイッチング素子及び第２スイッチング素子が交互にオンオフさせるため、当該共振回路が共振する。従って、第１スイッチング素子及び第２スイッチング素子の電流が小さくなるタイミングでオンオフを切り替えるソフトスイッチングが可能になり、スイッチング損失を低減させることができる。
【００１５】
（２）本態様に係るＤＣ−ＤＣコンバータは、前記第１インダクタ及び第２インダクタのインダクタンスは略同一であり、前記共振周波数は、下記式（１）で表される。
【００１６】
【数１】
2017147893.tif 000003
【００１７】
本態様にあっては、ＤＣ−ＤＣコンバータの当該共振回路は、上記式（１）で表される周波数で共振し、制御部は、当該共振周波数で、第１スイッチング素子及び第２スイッチング素子が交互にオンオフさせるため、スイッチング損失を低減させることができる。
【００１８】
（３）本態様に係るＤＣ−ＤＣコンバータは、第１インダクタは、前記第２インダクタに結合していない第１共振インダクタを備え、前記第２インダクタは、前記第１インダクタに結合していない第２共振インダクタを備える。
【００１９】
本態様にあっては、共振コンデンサは第１共振インダクタ及び第２共振インダクタと共に共振回路を構成している。制御部は、共振コンデンサ並びに第１共振インダクタ及び第２共振インダクタに係る共振周波数で、第１スイッチング素子及び第２スイッチング素子が交互にオンオフさせるため、当該共振回路が共振する。従って、第１スイッチング素子及び第２スイッチング素子の電流が小さくなるタイミングでオンオフを切り替えるソフトスイッチングが可能になり、スイッチング損失を低減させることができる。
【００２０】
（４）本態様に係るＤＣ−ＤＣコンバータは、前記第１共振インダクタ及び第２共振インダクタのインダクタンスは略同一であり、前記共振周波数は、下記式（２）で表される。
【００２１】
【数２】
2017147893.tif 000004
【００２２】
本態様にあっては、ＤＣ−ＤＣコンバータの当該共振回路は、上記式（２）で表される周波数で共振し、制御部は、当該共振周波数で、第１スイッチング素子及び第２スイッチング素子が交互にオンオフさせるため、スイッチング損失を低減させることができる。
【００２３】
［本発明の実施形態の詳細］
本発明の実施形態に係るＤＣ−ＤＣコンバータの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【００２４】
（実施形態１）
図１は、本発明の実施形態１に係るＤＣ−ＤＣコンバータ１の一構成例を示す回路図である。本実施形態１に係るＤＣ−ＤＣコンバータ１は、インターリーブ方式のチョッパ回路におけるＬＣ共振現象を利用してソフトスイッチングを実現するものである。
【００２５】
本実施形態１に係るＤＣ−ＤＣコンバータ１は、直流電源２に接続される正入力端子１ａ及び入力グランド端子１ｂと、負荷３が接続される正出力端子１ｃ及び出力グランド端子１ｄとを備え、正入力端子１ａに入力された電圧を降圧し、降圧された電圧を正出力端子１ｃから負荷３へ出力する回路である。ＤＣ−ＤＣコンバータ１は、第１スイッチング素子Ｑ１、共振コンデンサＣｒ及び第１インダクタ１１ａをこの順で直列接続してなる第１直列回路１１と、第２スイッチング素子Ｑ２及び第２インダクタ１２ａを直列接続してなり、第１直列回路１１に並列接続された第２直列回路１２と、入力コンデンサＣ１と、第１ダイオードＤ１及び第２ダイオードＤ２と、平滑コンデンサＣ２と、制御部１３とを備える。
【００２６】
入力コンデンサＣ１は、例えば電解コンデンサであり、入力コンデンサＣ１の両端部はそれぞれ正入力端子１ａ及び入力グランド端子１ｂに接続されている。
【００２７】
第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）等のパワーデバイスである。第１スイッチング素子Ｑ１の一端部（ドレイン）は、正入力端子１ａに接続され、その他端部（ソース）は、第２スイッチング素子Ｑ２の一端部（ドレイン）と、共振コンデンサＣｒの一端部とに接続されている。
【００２８】
共振コンデンサＣｒの他端部は、第１インダクタ１１ａの一端部に接続され、第２スイッチング素子Ｑ２の他端部（ソース）は、第２インダクタ１２ａの一端部に接続されている。第１インダクタ１１ａ及び第２インダクタ１２ａは、図示しない共通のコアに巻回されたコイルであり、入力側から出力側へ同方向の電流が流れるように磁気結合した結合トランスを構成している。第１及び第２インダクタ１１ａ、１２ｂのインダクタンスは略同一である。
【００２９】
第１インダクタ１１ａ及び第２インダクタ１２ａの他端部は、平滑コンデンサＣ２の一端部及び正出力端子１ｃに接続され、平滑コンデンサＣ２の他端部は出力グランド端子１ｄに接続されている。
【００３０】
第１ダイオードＤ１及び第２ダイオードＤ２のアノードは、基準電位、例えば入力グランド端子１ｂ又は出力グランド端子１ｄに接続されている。第１ダイオードＤ１のカソードは、共振コンデンサＣｒの他端部と、第１インダクタ１１ａの一端部との接点に接続されている。第１ダイオードＤ１は、基準電位から第１直列回路１１へ電流を流す第１整流素子の一例であり、スイッチング素子であっても良い。同様に、第２ダイオードＤ２のカソードは、第２スイッチング素子Ｑ２の他端部（ソース）と、第２インダクタ１２ａの一端部に接続されている。第２ダイオードＤ２は、基準電位から第２直列回路１２へ電流を流す第２整流素子の一例であり、スイッチング素子であっても良い。
【００３１】
制御部１３は、第１及び第２スイッチング素子Ｑ１、Ｑ２のゲートに駆動信号を出力することによって、第１及び第２スイッチング素子Ｑ１、Ｑ２のオンオフをＰＷＭ制御する回路である。具体的には、制御部１３は、第１スイッチング素子Ｑ１をオン状態にした導通状態と、第２スイッチング素子Ｑ２をオン状態にした導通状態とを交互に切り替えることにより、正入力端子１ａに入力された電圧を降圧させる。特に、制御部１３は、後述するように、共振コンデンサＣｒ及び第１インダクタ１１ａに係る共振周波数で第１及び第２スイッチング素子Ｑ１、Ｑ２をオンオフさせる制御を行う。
【００３２】
以下、このように構成されたＤＣ−ＤＣコンバータ１の動作を説明する。
図２及び図３は、ＤＣ−ＤＣコンバータ１の動作を示す回路図、図４は、ＤＣ−ＤＣコンバータ１の動作を示すタイミングチャートである。図２は、第１スイッチング素子Ｑ１がオン状態、第２スイッチング素子Ｑ２がオフ状態にある動作モードを示しており、図３は、第１スイッチング素子Ｑ１がオフ状態、第２スイッチング素子Ｑ２がオン状態にある動作モードを示している。以下、図２に示す動作状態を第１モード、図３に示す動作状態を第２モードと呼ぶ。
【００３３】
図４に示す各グラフの横軸は時間を示している。
図４Ａの縦軸は、ＤＣ−ＤＣコンバータ１に入力される電圧Ｖｉｎと、出力される電圧Ｖｏｕｔとを示している。
図４Ｂの縦軸は、第１及び第２スイッチング素子Ｑ１、Ｑ２のゲートに印加される駆動信号の電圧レベルを示している。ゲートにハイレベルの駆動信号が印加された場合、第１及び第２スイッチング素子Ｑ１、Ｑ２はオン状態になり、ローレベルの駆動信号が印加された場合、第１及び第２スイッチング素子Ｑ１、Ｑ２はオフ状態になる。
図４Ｃの縦軸は、第１スイッチング素子Ｑ１の両端電圧と、第１スイッチング素子Ｑ１に流れる電流とを示している。
図４Ｄの縦軸は、第２スイッチング素子Ｑ２の両端電圧と、第２スイッチング素子Ｑ２に流れる電流とを示している。
図４Ｅの縦軸は、第１ダイオードＤ１の両端電圧と、第１ダイオードＤ１に流れる電流を示している。
図４Ｆの縦軸は、第１ダイオードＤ２の両端電圧と、第１ダイオードＤ２に流れる電流を示している。
図４Ｇの縦軸は、共振コンデンサＣｒの両端電圧を示している。
【００３４】
図２及び図４に示すように、第１スイッチング素子Ｑ１がオフ状態からオン状態になると、正入力端子１ａから共振コンデンサＣｒ及び第１インダクタ１１ａに共振電流が流れ、負荷３に電流が供給される。
また、第１インダクタ１１ａ及び第２インダクタ１２ａは磁気結合しているため、第２インダクタ１２ａには、第１インダクタ１１ａに流れる共振電流によって、誘導起電力が発生する。当該誘導起電力によって、第２インダクタ１２ａには第１インダクタ１１ａと同方向に電流が流れる。具体的には、出力グランド端子１ｄから第２ダイオードＤ２を通じて、第２インダクタ１２ａに電流が流れ、負荷３に電流が供給される。
【００３５】
共振コンデンサＣｒ及び第１インダクタ１１ａはＬＣ共振回路を構成しているため、第１スイッチング素子Ｑ１を流れる電流は、図４Ｃに示すように、正弦波状に上昇し、図４Ｇに示すように共振コンデンサＣｒにエネルギーが蓄積されると共に、途中で下降に転じ、共振周波数の半周期で電流はゼロ近くになる。制御部１３は、共振コンデンサＣｒ及び第１インダクタ１１ａによる共振が終わるタイミング、即ち当該半周期で、第１スイッチング素子Ｑ１をオン状態からオフ状態に切り替え、第２スイッチング素子Ｑ２をオフ状態からオン状態に切り替える。第１スイッチング素子Ｑ１に流れる電流は、共振が終わるタイミングで略ゼロになるため、当該タイミングでオンオフ状態を切り替えることにより、スイッチング損失を抑えることができる。なお、オフ状態にある第２スイッチング素子Ｑ２には電流が流れていないため、当該タイミングでオフ状態からオン状態に切り替えても大きなスイッチング損失は発生しない。
【００３６】
図３及び図４に示すように、第２スイッチング素子Ｑ２がオフ状態からオン状態になると、共振コンデンサＣｒに蓄積されたエネルギーが共振コンデンサＣｒ及び第２インダクタ１２ａの共振によって、負荷３へ供給される。具体的には、出力グランド端子１ｄから第１ダイオードＤ１を通じて、共振コンデンサＣｒに共振電流が流れると共に、共振コンデンサＣｒから第２スイッチング素子Ｑ２を通じて第２インダクタ１２ａに共振電流が流れ、負荷３に電流が供給される。
また、第１インダクタ１１ａには、第２インダクタ１２ａに流れる共振電流によって、誘導起電力が発生する。当該誘導起電力によって、第１インダクタ１１ａには第２インダクタ１２ａと同方向に電流が流れる。具体的には、出力グランド端子１ｄから第１ダイオードＤ１を通じて、第１インダクタ１１ａに電流が流れ、負荷３に電流が供給される。
【００３７】
共振コンデンサＣｒ及び第２インダクタ１２ａもＬＣ共振回路を構成している。共振コンデンサＣｒから第２スイッチング素子Ｑ２を通じて第２インダクタ１２ａへ流れる電流は、図４Ｄに示すように、正弦波状に上昇し、図４Ｇに示すように共振コンデンサＣｒから放電されると共に、途中で下降に転じ、共振周波数の半周期で電流はゼロ近くになる。制御部１３は、共振コンデンサＣｒ及び第２インダクタ１２ａによる共振が終わるタイミング、即ち当該半周期で、第２スイッチング素子Ｑ２をオン状態からオフ状態に切り替え、第１スイッチング素子Ｑ１をオフ状態からオン状態に切り替える。第２スイッチング素子Ｑ２に流れる電流は、共振が終わるタイミングで略ゼロになるため、当該タイミングでオンオフ状態を切り替えることにより、スイッチング損失を抑えることができる。なお、オフ状態にある第１スイッチング素子Ｑ１には電流が流れていないため、当該タイミングでオフ状態からオン状態に切り替えても大きなスイッチング損失は発生しない。
【００３８】
このように、制御部１３は、共振コンデンサＣｒ並びに第１及び第２インダクタ１１ａ、１２ａに係る共振周波数によって、第１及び第２スイッチング素子Ｑ１、Ｑ２をオンオフさせることによって、ソフトスイッチングを実現することができ、第１及び第２スイッチング素子Ｑ１、Ｑ２のスイッチング損失を低減することができる。
【００３９】
次に、ＬＣ共振回路の共振周波数について具体的に説明する。
図５は、共振周波数を説明するための回路図である。図５左図は、共振コンデンサＣｒ、第１及び第２インダクタ１１ａ、１２ａのインダクタンスをＤＣ−ＤＣコンバータ１の回路図上の示したものである。共振コンデンサＣｒ並びに第１インダクタ１１ａ及び第２インダクタ１２ａに係る共振周波数は、態様（２）に示した上記式（１）で表される。ここで、図５左図に示すように、共振コンデンサＣｒの容量が１０［μＦ］、第１及び第２インダクタ１１ａ、１２ａのインダクタンスが５［μＨ］、第１及び第２インダクタ１１ａ、１２ａの結合係数が０．９７であるとする。
【００４０】
図５右図は、ＤＣ−ＤＣコンバータ１の等価回路である。図５右図に示すように、第１及び第２インダクタ１１ａ、１２ａは、互いに磁気結合したインダクタンス成分と、磁気結合していない漏れインダクタンス成分とに分けて考えることができる。第１及び第２インダクタ１１ａ、１２ａの結合係数が０．９７である場合、第１及び第２インダクタ１１ａ、１２ａの共振に寄与する漏れインダクタンス成分は、（１−０．９７）×５＝０．１５［μＨ］である。従って、図５に示すＤＣ−ＤＣコンバータ１の共振周波数は、１／（２π√（１０μＦ×０．１５μＨ））＝約１３０［ｋＨｚ］である。
【００４１】
以上のように構成された本実施形態１に係るＤＣ−ＤＣコンバータ１によれば、インターリーブ方式の降圧チョッパ回路を構成する第１及び第２スイッチング素子Ｑ１、Ｑ２の駆動周波数を、ＬＣ共振回路の共振周波数に一致させることによって、ソフトスイッチングを実現することができる。従って、ＤＣ−ＤＣコンバータ１のスイッチング損失を低減させることができる。
【００４２】
（実施形態２）
実施形態１では、結合インダクタを構成する第１及び第２インダクタ１１ａ、１２ａの漏れインダクタンスを用いてＬＣ共振回路を構成していたが、結合インダクタとは別に、共振用の第１共振インダクタ及び第２共振インダクタを別途備える点が実施形態１と異なる。実施形態２に係るＤＣ−ＤＣコンバータの他の構成は実施形態１と同様であるため、以下では主にかかる相違点を説明する。その他の構成及び作用効果は実施形態１と同様であるため、対応する箇所には同様の符号を付して詳細な説明を省略する。
【００４３】
図６は、本発明の実施形態２に係るＤＣ−ＤＣコンバータ２０１の一構成例を示す回路図である。本実施形態２に係る第１インダクタ２１１ａは、結合インダクタを構成する第１結合インダクタ１１ｍと、ＬＣ共振用の第１共振インダクタＬｒ１とを備え、第１共振インダクタＬｒ１は、第１結合インダクタ１１ｍに直列接続している。第２インダクタ２１２ａは、結合インダクタを構成する第２結合インダクタ１２ｍと、ＬＣ共振用の第２共振インダクタＬｒ２とを備え、第２共振インダクタＬｒ２は、第２結合インダクタ１２ｍに直列接続している。第１結合インダクタ１１ｍ及び第２結合インダクタ１２ｍは、図示しない共通のコアに巻回されたコイルであり、入力側から出力側へ同方向の電流が流れるように磁気結合した結合トランスを構成している。第１及び第２結合インダクタ１１ｍ、１２ｍのインダクタンスは略同一である。
【００４４】
より詳細には、共振コンデンサＣｒの一端部は、実施形態１と同様、第１スイッチング素子Ｑ１のソースに接続され、他端部が第１共振インダクタＬｒ１の一端部に接続されている。第１共振インダクタＬｒ１の他端部は第１結合インダクタ１１ｍの一端部に接続されている。また、第２共振インダクタＬｒ２の一端部は、第２スイッチング素子Ｑ２のソースに接続され、他端部は、第２結合インダクタ１２ｍの一端部に接続されている。第１及び第２結合インダクタ１１ｍ、１２ｍの他端部は、平滑コンデンサＣ２の一端部及び正出力端子１ｃに接続されている。なお、ここでは第１及び第２共振インダクタＬｒ１、Ｌｒ２のインダクタンスは、結合インダクタを構成する第１及び第２結合インダクタ１１ｍ、１２ｍの漏れインダクタンスに比べて大きいものとする。
【００４５】
このように構成された共振コンデンサＣｒ並びに第１及び第２共振インダクタＬｒ１、Ｌｒ２の共振周波数は、態様（４）に示した上記式（２）で表される。
【００４６】
以上のように構成された本実施形態２に係るＤＣ−ＤＣコンバータ２０１によれば、実施形態１と同様、インターリーブ方式の降圧チョッパ回路を構成する第１及び第２スイッチング素子Ｑ１、Ｑ２のソフトスイッチングを実現することができ、ＤＣ−ＤＣコンバータ２０１のスイッチング損失を低減させることができる。
【符号の説明】
【００４７】
１、２０１  ＤＣ−ＤＣコンバータ
１ａ  正入力端子
１ｂ  入力グランド端子
１ｃ  正出力端子
１ｄ  出力グランド端子
２  直流電源
３  負荷
１１  第１直列回路
１２  第２直列回路
１３  制御部
１１ａ  第１インダクタ
１２ａ  第２インダクタ
Ｃ１  入力コンデンサ
Ｃ２  平滑コンデンサ
Ｃｒ  共振コンデンサ
Ｄ１  第１ダイオード
Ｄ２  第２ダイオード
Ｑ１  第１スイッチング素子
Ｑ２  第２スイッチング素子
２１１ａ  第１インダクタ
２１２ａ  第２インダクタ
１１ｍ  第１結合インダクタ
１２ｍ  第２結合インダクタ
Ｌｒ１  第１共振インダクタ
Ｌｒ２  第２共振インダクタ
【図１】
2017147893.tif 000007
【図２】
2017147893.tif 000008
【図３】
2017147893.tif 000009
【図４】
2017147893.tif 000010
【図５】
2017147893.tif 000011
【図６】
2017147893.tif 000012