(57)【要約】      （修正有）【課題】エンハンスメントモードIII族窒化物高電子移動度トランジスタ（ＨＥＭＴ）デバイスを製造する方法を提供する。【解決手段】主表面を有する基板１０と、該主表面を覆う層スタックであって、その各層がIII族窒化物材料を含む層スタック２０〜５０と、該層スタック２０〜５０上のキャッピング層と、を含む構造を提供するステップを含む。リセスゲート領域は、ゲート領域において、エッチングプロセスを行うことによって、少なくともキャッピング層を除去することによって形成される。ｐ型ドープＧａＮ８０層は、非選択的堆積プロセスを行うことによって、リセスゲート領域内およびキャッピング層上に形成される。非選択的堆積プロセスは、７５０℃〜１１００℃の範囲内の所定温度において行われ、キャッピング層は、その所定温度においてｐ型ドープＧａＮ層８０の核形成を起こすことができる材料を含む。【選択図】図２ｄ
2017126736.tif 000002
【特許請求の範囲】
【請求項１】
エンハンスメントモードIII族窒化物ＨＥＭＴデバイスを製造する方法であって、
主表面を有する基板と、
該主表面を覆う層スタックであって、その各層がIII族窒化物材料を含む層スタックと、
該層スタック上のキャッピング層と、
を含む構造を提供するステップと、
ゲート領域においてエッチングプロセスを行うことにより少なくとも前記キャッピング層を除去することによってリセスゲート領域を形成し、それによって、その底部に、前記層スタックの上部層の上面を露出させるステップと、
非選択的堆積プロセスを行うことによって、前記リセスゲート領域内および前記キャッピング層上にｐ型ドープＧａＮ層を形成するステップと、
を含み、
前記非選択的堆積プロセスは、７５０℃〜１１００℃の範囲内の所定温度において行われ、前記キャッピング層は、前記所定温度においてｐ型ドープＧａＮ層の核形成を起こすことができる材料を含むことを特徴とする方法。
【請求項２】
前記キャッピング層は、前記層スタックと共にインサイチュで形成される請求項１に記載の方法。
【請求項３】
前記材料は、酸化物材料または非ドープIII族窒化物材料である請求項１または請求項２のいずれかに記載の方法。
【請求項４】
前記エッチングプロセスは、非選択的エッチングプロセスであり、それによって前記ゲート領域の前記層スタックの前記上部層を部分的にリセスする請求項１〜３のいずれかに記載の方法。
【請求項５】
前記キャッピング層は、前記材料から成る上部層を有するキャッピング層スタックである請求項１〜４のいずれかに記載の方法。
【請求項６】
前記キャッピング層は、前記層スタックを覆い、およびこれに接触して、シリコン窒化物を含むパッシベーション層を含む請求項１〜５のいずれかに記載の方法。
【請求項７】
前記ｐ型ドープＧａＮ層は、少なくとも前記リセスゲート領域においては単結晶である請求項１〜６のいずれかに記載の方法。
【請求項８】
前記ｐ型ドープＧａＮ層を前記キャッピング層から除去し、それによってパターニングされたｐ型ドープＧａＮ層を前記リセスゲート領域に形成するステップであって、前記除去は、非選択的エッチングプロセスによって行われ、それによって前記キャッピング層を部分的にリセスするステップを更に含む請求項１〜７のいずれかに記載の方法。
【請求項９】
主表面を有する基板と、
該主表面を覆う層スタックであって、その各層がIII族窒化物材料を含む層スタックと、
該層スタック上のキャッピング層と、
該キャッピング層を貫通して、その底部に、前記層スタックの上部層の上面を露出させたリセスゲート領域と、
前記リセスゲート領域内および前記キャッピング層上のｐ型ドープＧａＮ層と、
を含むIII族窒化物構造であって、
前記キャッピング層は、７５０℃〜１１００℃の範囲内の所定温度においてｐ型ドープＧａＮ層の核形成を起こすことができる材料を含むことを特徴とするIII族窒化物構造。
【請求項１０】
前記材料は、酸化物材料または非ドープIII族窒化物材料である請求項９に記載のIII族窒化物構造。
【請求項１１】
前記キャッピング層は、前記材料から成る上部層を有するキャッピング層スタックである請求項９または請求項１０のいずれかに記載のIII族窒化物構造。
【請求項１２】
前記キャッピング層は、前記層スタックを覆い、およびこれに接触して、シリコン窒化物を含むパッシベーション層を含む請求項９〜１１のいずれかに記載のIII族窒化物構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体デバイス分野に関する。特に、本発明は、エンハンスメントモードIII族窒化物高電子移動度トランジスタ（ＨＥＭＴ）を製造するための方法およびそれにより製造されたIII族窒化物構造に関する。
【背景技術】
【０００２】
ＧａＮ技術に基づくエンハンスメントモード（Ｅモード）デバイスは、電力システムのアプリケーションにとって興味深い。ゲート金属の下のｐ型ＧａＮ層またはｐ型ＡｌＧａＮ層の利用は、ノーマリオフ動作を達成するようにチャネルを空乏化させる。
【０００３】
典型的なＨＥＭＴデバイスでは、ブランケットＭｇドープｐ型ＧａＮ層またはブランケットＭｇドープｐ型ＡｌＧａＮ層は、ＡｌＧａＮバリアの上に成長させられる。ＡｌＧａＮに対するｐ型ＧａＮの選択的エッチングは、ゲートとソース／ドレインとの間に位置するアクセス領域において、ｐ型ＧａＮゲートを製造するためおよびｐ型ＧａＮ層を除去するために使用される。ＡｌＧａＮに対するｐ型ＧａＮの選択的エッチングは、困難であり、更に、ゲートとソース／ドレインとの間に損傷を与える。さらに、ｐ型ＧａＮ層の成長中、ＭｇがＡｌＧａＮ／ＧａＮスタックへ拡散する。その結果、デバイス構造は、高抵抗な２ＤＥＧアクセス領域および分散の影響を受け、電流崩壊（current collapse）につながる。ブランケットｐ型ＧａＮの成長はまた、デバイスの閾値電圧（ＶＴ）をも制限する。
【０００４】
代わりの方法が、欧州特許出願ＥＰ２０  ６０２  ８２７  Ａ２に示されている。この特許出願には、リセスゲート領域におけるｐ型ＧａＮ層の選択的再成長が記載されているが、そこではインサイチュ成長ＳｉＮ層がアクセス領域に存在している。この方法は、多数の利点を有し、特に、潜在的な分散の問題を解決し、およびアクセス領域にＳｉＮが存在するため、Ｍｇがアクセス領域に拡散するのを回避するが、この方法は、ｐ型ＧａＮ層の再成長中にローディング効果を受け、再成長したｐ型ＧａＮ層の成長速度、厚さおよびドーピング濃度に影響を与える。ゲート領域におけるｐ型ＧａＮ層の成長速度が速いと、ｐ型ＧａＮ層へのＭｇの混入を減少させる。
【０００５】
リセスゲート領域およびアクセス領域におけるｐ型ＧａＮ層の非選択的な再成長もまた、同じ欧州特許出願ＥＰ２０６０２８２７Ａ２に開示されている。しかしながら、非選択的堆積によるｐ型ＧａＮ層再成長は、選択的成長によるｐ型ＧａＮ再成長によって得られる閾値電圧と比較して、低い閾値電圧に悩まされる可能性があるが、それは非選択的成長の温度は、選択的成長の温度より低いことが報告されているからである。
【０００６】
したがって、この技術分野では、高いＶＴ、高いドレイン電流（Ｉｄｓ）、低減されたローディング効果を得るために設計においてより柔軟性のあるエンハンスメントモードIII族窒化物ＨＥＭＴの製造の必要性が依然として存在する。
【発明の概要】
【０００７】
本発明の目的は、従来技術の欠点のないエンハンスモードIII族窒化物ＨＥＭＴを製造するための方法を提供することである。
【０００８】
本発明の具体例の利点は、これらの方法が、例えばＶＴおよびＩＤＳの増加などの改善されたデバイス特性を有するエンハンスメントモードIII族窒化物ＨＥＭＴの製造を可能にすることである。
【０００９】
本発明の具体例の利点は、これらの方法が、Ｍｇなどのｐ型ドープされたＧａＮ層のｐ型ドーパントの活性化を促進させ、それにより増加したＶＴの提供を助けることを可能にすることである。
【００１０】
本発明の具体例の利点は、これらの方法が、例えばＭｇなどのｐ型ドープＧａＮ層のｐ型ドーパントがバリア層およびアクセス領域のチャネル層に拡散するのを防止し、チャネル層内の２ＤＥＧ密度が維持されて高いドレイン電流、ＩＤＳを得ることである。
【００１１】
本発明の具体例の利点は、これらの方法が、ＡｌＧａＮバリアおよびＧａＮチャネルにおいてＭｇ拡散がないため、および２ＤＥＧ付近のエッチング損傷がないため、分散が低減されたエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを製造することを可能にすることである。
【００１２】
本発明の具体例の利点は、リセスゲート領域およびアクセス領域の両方において単結晶再成長ｐ型ドープＧａＮ層を得て、ｐ型ポリＧａＮ層の粒界を通るドーパントの潜在的な偏析およびドーパントの拡散を回避することを可能にすることである。
【００１３】
本発明の具体例の利点は、再成長ｐ型ドープＧａＮ層の厚さおよびドーピング濃度がリセスゲート領域のサイズまたは幅に依存しないため、ローディング効果の影響を受けることなくｐ型ドープＧａＮ層を成長させることを可能にすることである。
【００１４】
本発明の具体例の利点は、ｐ型ドープＧａＮ層の成長が、ゲート領域のサイズに依存しなくなり、したがってローディング効果を克服し、リセスゲート領域のサイズまたは幅を規定する自由を可能にすることである。
【００１５】
本発明の具体例の利点は、アクセス領域のバリア層へのｐ型ドーパントの拡散が回避され、アクセス領域およびゲート領域におけるＡｌＧａＮバリアおよびｐ型ドープＧａＮの更なる設計自由度を与えることである。
【００１６】
本発明の具体例の利点は、ゲートのリセスが許容され、アクセス領域およびゲート領域におけるＡｌＧａＮバリアおよびｐ型ドープＧａＮの更なる設計自由度を与えることである。
【００１７】
上記の目的は、本発明による方法によって達成される。
【００１８】
第１態様では、本発明は、エンハンスメントモードIII族窒化物高電子移動度トランジスタ（ＨＥＭＴ）デバイスを製造するための方法を開示する。その方法は、構造を提供することを含む。その構造は、主表面を有する基板と、主表面を覆う層スタックであって、その各層がIII族窒化物材料を含む層スタックと、層スタック上のキャッピング層とを含む。リセスゲート領域は、ゲート領域において、エッチングプロセスを行うことにより少なくともキャッピング層を除去することによって形成される。その除去は、リセスゲート領域の底部に、層スタックの上部層の上面（５１）を露出させる。ｐ型ドープＧａＮ層（８０）は、非選択的堆積プロセスを行うことによって、リセスゲート領域内およびキャッピング層上に形成される。非選択的堆積プロセスは、７５０℃〜１１００℃の範囲内の所定温度において行われ、キャッピング層は、この所定温度においてｐ型ドープＧａＮ層の核形成を起こすことができる材料を含む。
【００１９】
具体例では、層スタックの上部層は、分極電荷によって、チャネル内に、２ＤＥＧを形成することを可能にするIII族窒化物層であってもよい。
【００２０】
具体例では、キャッピング層（６０）は、層スタックと共にインサイチュで形成されてもよい。
【００２１】
本発明の具体例の利点は、層スタックと共にインサイチュでキャッピング層を形成することが、キャッピング層を形成するステップと層スタックを形成するステップとの間の真空破壊なしに層スタックをキャッピング層で覆うことを可能にすることである。
【００２２】
具体例では、キャッピング層（６０）の材料は、酸化物材料または非ドープIII族窒化物材料であってもよい。
【００２３】
本発明の具体例の利点は、キャッピング層を含む酸化物材料または非ドープIII族窒化物材料が、７５０℃〜１１００℃の範囲の温度において、アクセス領域上およびリセスゲート領域内にｐ型ドープＧａＮ層の核形成を可能にし、それによってリセスゲート領域およびアクセス領域にｐ型ドープＧａＮ層の非選択的堆積を可能にすることである。
【００２４】
本発明の具体例の利点は、７５０℃〜１１００℃の範囲の温度でｐ型ドープＧａＮ層を非選択的に成長させることが、ｐ型ドープＧａＮ層のｐ型ドーパントを活性化させることを可能にすることである。ｐ型ドーパントの活性化は、増加した閾値電圧を有するＨＥＭデバイスを得ることを可能にする。
【００２５】
具体例では、キャッピング層（６０）に含まれる非ドープIII族窒化物材料は、ＧａＮ、ＡｌＮまたはＡｌＧａＮであってもよい。
【００２６】
具体例では、キャッピング層（６０）に含まれる酸化物は、Ａｌ２Ｏ３、Ｅｒ２Ｏ３、Ｈｆ２Ｏ３、ＺｎＯ２、Ｓｅ２Ｏ３、またはｐ型ドープＧａＮの結晶成長をもたらすＧａＮの核形成を可能にする類似の材料であってもよい。
【００２７】
具体例では、非選択的エッチングプロセスであり、それによってゲート領域の層スタックの上部層を部分的にリセスしてもよい。
【００２８】
本発明の具体例の利点は、ゲート領域の層スタックの上部層を部分的にリセスすることが、層スタックの上部層を薄くすることである。上部層がバリア層である具体例では、リセスゲート領域でバリア層が薄くなり、それによってＨＥＭＴデバイスのＶＴＨが増加することが利点である。
【００２９】
具体例では、キャッピング層は、キャッピング層スタックであってもよい。キャッピング層は、上記の材料を含む上部層を有してもよい。
【００３０】
具体例では、キャッピング層スタックは、III族窒化物層スタックであってもよい。
【００３１】
本発明の具体例の利点は、キャッピング層スタックが、アクセス領域の設計において更なる柔軟性を提供し得ることである。
【００３２】
本発明の具体例にかかる更なる利点は、キャッピング層スタックが、アクセス領域からｐ型ドープＧａＮ層を除去するためのエッチングプロセスの選択をより自由にすることができ、したがって層スタックの上部層の損傷のリスクを低減することができることである。
【００３３】
本発明の具体例の利点は、上記の材料を含むキャッピング層スタックの上部層が、７５０℃〜１１００℃の範囲の温度において、アクセス領域上およびリセスゲート領域内にｐ型ドープＧａＮ層の核形成を可能にし、それによってリセスゲート領域およびアクセス領域にｐ型ドープＧａＮ層の非選択的堆積を可能にすることである。
【００３４】
具体例では、キャッピング層は、層スタックを覆い、およびこれに接触して、シリコン窒化物を含むパッシベーション層を含んでもよい。
【００３５】
本発明の具体例の利点は、シリコン窒化物を含むパッシベーション層が、ＨＥＭＴデバイスを製造するために使用されるプロセスステップの後に維持され、層スタックの上部層の上面が、製造中に維持されることである。上部層がバリア層である具体例では、パッシベーション層がドレインラグを減少させることを可能にするため、シリコン窒化物を含むパッシベーション層が保存されることが利点である。
【００３６】
具体例では、リセスゲート領域内およびキャッピング層上に形成されたｐ型ドープＧａＮ層は、少なくともリセスゲート領域において単結晶であってもよい。
【００３７】
本発明の具体例の利点は、単結晶ｐ型ドープＧａＮ層が、ｐ型ドーパントの均一な分布を可能にすることである。
【００３８】
更なる利点は、アクセス領域内の単結晶ｐ型ドープＧａＮ層が、結晶粒界を通るドーパントの偏析およびドーパントの拡散を回避することである。
【００３９】
具体例では、この方法は更に、キャッピング層からｐ型ドープＧａＮ層を除去し、リセスゲート領域にパターニングされたｐ型ドープＧａＮ層を形成するステップを含む。除去は、非選択的エッチングプロセスを行い、それによってキャッピング層を部分的にリセスすることによって行われてもよい。
【００４０】
本発明の具体例の利点は、キャッピング層の部分的なリセスが、２ＤＥＧシート抵抗を減らし、その結果、ＩＤＳの増加を可能にすることである。
【００４１】
具体例では、この方法は更に、リセスゲート領域のｐ型ドープＧａＮ層の上に、パターニングされたゲート金属を形成するステップを含む。パターニングされたゲート金属の形成は、アクセス領域のｐ型ドープＧａＮ層の除去の前または後にされてもよい。
【００４２】
本発明の具体例の利点は、ｐ型ドープＧａＮ層を除去する前にパターニングされたゲート金属を形成することにより、プロセスフローが単純化され、ゲート金属およびｐ型ドープＧａＮ層の両方をパターン化するには、１回のリソグラフィプロセスのみで十分であることである。
【００４３】
本発明の具体例の利点は、ｐ型ドープＧａＮ層を除去した後にパターニングされたゲート金属を形成することが、ｐ型ドープＧａＮ層の形状およびゲート金属層の形状を独立してより自由に設計することが可能になる。さらに、異なる種類の金属スタックをゲートとして使用することができ、ゲート金属の抵抗を容易に下げることができる。
【００４４】
第２態様では、本発明は、III族窒化物構造を開示する。このIII族窒化物構造は、エンハンスメントモードIII族窒化物ＨＥＭＴデバイスの製造に使用されてもよい。
【００４５】
III族窒化物構造は、主表面を有する基板を含む。層スタックは、主表面を覆って存在し、層スタックの各層は、III族窒化物材料を含む。キャッピング層は、層スタック上に存在する。キャッピング層を貫通するリセスゲート領域が存在する。リセスゲート領域は、その底部に、層スタックの上部層の上面を露出させる。ｐ型ドープＧａＮ層は、リセスゲート領域内およびキャッピング層上に存在し、キャッピング層は、７５０℃〜１１００℃の範囲内のあらかじめ定められた所定温度においてｐ型ドープＧａＮ層の核形成を起こすことができる材料を含む。
【００４６】
本発明の具体例の利点は、III族窒化物構造が、増加したＶＴＨおよび増加したＩＤＳを有するIII族窒化物ＨＥＭＴデバイスの製造を可能にすることである。
【００４７】
具体例では、上記の材料は、酸化物材料または非ドープIII族窒化物材料であってもよい。本発明の具体例にかかる利点は、キャッピング層の酸化物材料または非ドープIII族窒化物材料のおかげで、ｐ型ドープＧａＮ層のｐ型ドーパントが、リセスゲート領域およびアクセス領域の両方において活性化され、その結果、ＶＴＨが増加したＨＥＭＴデバイスの製造を可能にすることである。
【００４８】
具体例では、キャッピング層は、上記の材料から成る上部層を有するキャッピング層スタックであってもよい。
【００４９】
具体例では、キャッピング層スタックは、III族窒化物層スタックであってもよい。
【００５０】
本発明の具体例の利点は、キャッピング層スタックが、アクセス領域の設計において更なる柔軟性を提供し得ることである。
【００５１】
本発明の具体例にかかる更なる利点は、キャッピング層スタックが、アクセス領域からｐ型ドープＧａＮ層を除去するためのエッチングプロセスの選択をより自由にすることができ、したがって層スタックの上部層の損傷のリスクを低減することができることである。
【００５２】
本発明の具体例の利点は、上記の材料を含むキャッピング層スタックの上部層が、７５０℃〜１１００℃の範囲の温度において、アクセス領域上およびリセスゲート領域内にｐ型ドープＧａＮ層の核形成を可能にし、それによってリセスゲート領域およびアクセス領域にｐ型ドープＧａＮ層の非選択的堆積を可能にすることである。
【００５３】
具体例では、キャッピング層は更に、層スタックを覆い、およびこれに接触して、シリコン窒化物を含むパッシベーション層を含んでもよい。
【００５４】
本発明の具体例にかかる利点は、シリコン窒化物を含むパッシベーション層がまた、ｐ型ドープＧａＮ層をアクセス領域から除去するためのエッチングプロセスの選択の自由度に寄与することである。
【００５５】
シリコン窒化物を含むパッシベーション層の更なる利点は、ＨＥＭＴデバイスを製造するために必要な後続のプロセスの間維持され、したがってデバイスのより低いドレインドラッグ（drain drag）に寄与することである。
【図面の簡単な説明】
【００５６】
【図１】本発明の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを製造するフローチャートを示す。
【図２ａ】本発明の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図２ｂ】本発明の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図２ｃ】本発明の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図２ｄ】本発明の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図２ｅ】本発明の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図２ｆ】本発明の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図２ｇ】本発明の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図２ｈ】本発明の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図２ｉ】本発明の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図３ａ】本発明の別の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図３ｂ】本発明の別の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図３ｃ】本発明の別の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図３ｄ】本発明の別の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図３ｅ】本発明の別の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図３ｆ】本発明の別の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図３ｇ】本発明の別の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図３ｈ】本発明の別の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図３ｉ】本発明の別の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを概略的に示す。フロントエンドプロセスのゲート領域のみが示されている。
【図４】本発明の具体例にかかる方法によって製造されたIII族窒化物構造を概略的に示す。
【発明を実施するための形態】
【００５７】
本発明は、特定の具体例に関して、および特定の図面を参照して説明されるが、それに限定されず、請求項によってのみ限定される。記載された図面は概略的なものに過ぎず、限定的なものではない。図面では、いくつかの要素のサイズは、説明のために誇張され、縮尺通りに描かれていない場合がある。寸法および相対的な寸法は、本発明の実施の実際の縮図に対応していない。
【００５８】
特許請求の範囲において使用される用語「含む（comprising）」は、その後に列挙される手段に限定されるものとして解釈されるべきではないことに注意すべきである。したがって、記載された特徴、整数、工程または構成要素の存在を特定するものとして解釈されるが、１つまたは複数の他の特徴、整数、工程または構成要素、またはそれらの組の存在または追加を排除するものではない。
【００５９】
この明細書を通じて参照される「１つの具体例（one embodiment）」または「ある具体例（an embodiment）」は、この具体例に関係して記載された特定の長所、構造、または特徴が、本発明の少なくとも１つの具体例に含まれることを意味する。このように、この明細書を通して多くの場所にある「１つの具体例で（in one embodiment）」または「ある具体例で（in an embodiment）」の語句の表現は、必ずしも同じ具体例を表すものではないが、表すものであってもよい。さらに、特定の長所、構造、または特徴は、この開示から当業者にとって明らかなように、１つ以上の具体例中で適当な方法で組み合わせることができる。
【００６０】
同様に、本発明の例示の記載中において、能率的に開示し、多くの発明の形態の１つ以上の理解を助ける目的で、本発明の多くの長所は、時には１つの具体例、図面、またはその記載中にまとめられていると評価されるべきである。しかしながら、この開示の方法は、請求される発明がそれぞれの請求項に記載されたものより多くの特徴を必要とすることを意図して表されていると解釈されるべきではない。むしろ、以下の請求項が表すように、発明の態様は、１つの記載された具体例の全ての長所より少なくなる。このように詳細な説明に続く請求の範囲は、これにより詳細な説明中に明確に含まれ、それぞれの請求項は、この発明の別々の具体例としてそれ自身で成立する。
【００６１】
さらに、ここで記載されたいくつかの具体例は、他の具体例に含まれる以外のいくつかの特徴を含み、異なった具体例の長所の組合せは、本発明の範囲に入ることを意味し、当業者に理解されるように異なった具体例を形成する。例えば、以下の請求の範囲では、請求された具体例のいくつかは、他の組合せにおいても使用することができる。
【００６２】
本明細書で与えられる記載において、多くの特定の詳細が示される。しかしながら、本開示の具体例はそれらの特定の詳細がなくても実施され得ることが理解されるべきである。他の例では、公知の方法、構造、および技術は、この記載の理解をわかりにくくしないために、詳細には示されていない。
【００６３】
以下の用語は、本発明の理解を助けるためにのみ提供される。
【００６４】
本明細書において使用される場合、別段の定めがない限り、「アクセス領域（access region）」の用語は、ＨＥＭＴデバイスのゲート領域とソース領域の間の領域またはゲート領域とドレイン領域の間の領域を指す。
【００６５】
本明細書において使用される場合、別段の定めがない限り、「非選択的堆積（non-selective deposition）」の用語は、その表面上の異なる層から独立した表面上の材料の堆積を指す。
【００６６】
本明細書において使用される場合、別段の定めがない限り、「核形成（nucleation）」の用語は、キャッピング層上のｐ型ドープＧａＮ層の堆積の初期段階を指す。
【００６７】
本明細書において使用される場合、別段の定めがない限り、「インサイチュ（in-situ）」の用語は、別のプロセス手段に切り替える必要なく実行されるプロセスを指す。
【００６８】
本明細書において使用される場合、別段の定めがない限り、「露出（exposed）」の用語は、周囲の環境から保護されていない層、表面または領域を指す。
【００６９】
本明細書において使用される場合、別段の定めがない限り、「III族窒化物（III-nitride）」の用語は、例えばＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮまたはそれらの組合せなどの、元素周期表のIII族の少なくとも１つの元素と窒素とを含む半導体材料を指す。
【００７０】
本明細書において使用される場合、別段の定めがない限り、「ドレインラグ（drain lag）」の用語は、ドレイン電圧パルスに応答するドレイン電流過渡電流を指す。
【００７１】
本明細書において使用される場合、別段の定めがない限り、「ローディング効果（loading effect）」の用語は、例えばアクセス領域における成長速度と比較して、リセスゲート領域で生じる成長速度の増加などの、ｐ型ドープＧａＮ層の成長特性に対するリセスゲート領域のサイズまたは幅の影響を指す。
【００７２】
本明細書において使用される場合、別段の定めがない限り、「分散問題（dispersion issues）、分散挙動（dispersion behavior）」の用語は、早すぎる飽和および分解を指す。特に、測定されたＤＣ値よりもはるかに低いパルス測定におけるＲＦ電流または電流を指す。分散は、電流崩壊とも呼ばれる。
【００７３】
本明細書において使用される場合、別段の定めがない限り、「ｐ型ドープＧａＮ層」の用語は、ＧａＮおよびｐ型ドーパントを含む層を指す。ｐ型ドーパントは、Ｍｇ、Ｂｅ、ＦｅまたはＣであってもよい。ｐ型ドーパントの濃度は、１ｅ１７〜１ｅ２１の範囲であってもよい。
【００７４】
ここで、本発明は、本発明の様々な具体例の詳細な説明によって説明される。本発明の他の具体例は、本発明の技術的教示から逸脱することなく、当業者の知識によって構成できることは明らかであり、本発明は、添付の特許請求の範囲の用語によってのみ限定される。
【００７５】
第１態様にかかる方法（５００）は、図２ａ〜図２ｉに概略的に示されている。図は、方法（５００）の異なる段階における構造（１０００）の対応する断面を示している。ただ理解を容易にするために、異なる層が異なる数字で示されているが、これは限定的な意味で解釈されるべきではない。
【００７６】
ここで図１、図２ａ〜図２ｄおよび図３ａ〜図３ｄを参照する。
【００７７】
図１は、本発明の具体例にかかるエンハンスメントモードIII族窒化物ＨＥＭＴデバイスを製造するフローチャートを示す。
【００７８】
方法（５００）は、構造（１０００）を提供する（２００）ステップで始まり、これは図２ａおよび図３ａに概略的に示されている。構造（１０００）は、主表面を有する基板（１０）を含む。層スタックは、基板（１０）の主表面を覆って存在する。キャッピング層（６０）は、層スタック上に存在する。
【００７９】
具体例では、基板（１０）は、ドープされたシリコン基板、リン化インジウム、ゲルマニウム、シリコンゲルマニウム、ガリウムヒ素、ガリウムヒ素リン化物基板などの半導体基板を含んでもよい。基板は、基板部分に加えて、ＳｉＯ２またはＳｉ３Ｎ４層などの誘電体層を含んでもよい。基板はまた、シリコンオンガラス、シリコンオンＡｌＮ、シリコンオンムーア（silicon-on-Moor）、シリコンオンサファイア基板であってもよい。
【００８０】
好適な具体例では、基板は、シリコン基板であってもよい。より好適な具体例では、基板は、（１１１）または等価な配向のシリコン基板であってもよい。
【００８１】
具体例では、層スタックの各層は、III族窒化物材料を含んでもよい。層スタックの各層は、エピタキシャル技術によって基板（１０）の主表面上に形成されてもよい。層スタックの各層は、傾斜構造を有する複数の層または単層であってもよい。
【００８２】
具体例では、層スタックは、核形成層（２０）と、バッファ層（３０）と、チャネル層（４０）と、バリア層（５０）とを含んでもよい。バッファ層（３０）、チャネル層（４０）およびバリア層（５０）は、典型的には、ＨＥＭＴデバイスの活性層と呼ばれる。
【００８３】
具体例では、キャッピング層（６０）は、１ｎｍ〜２０００ｎｍの範囲の厚さを有してもよい。
【００８４】
具体例では、キャッピング層（６０）は、層スタックと共にインサイチュで、例えば、層スタックを形成するために使用されるプロセスとキャッピング層を形成するプロセスとの間の真空破壊なしに、形成される。インサイチュ堆積は、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮおよびＳｉ３Ｎ４に限定される。キャッピング層（６０）は、ＭＯＣＶＤによって堆積されてもよい。
【００８５】
リセスゲート領域は、キャッピング層（６０）を貫通して形成される。リセスゲート領域の形成は、キャッピング層（６０）上にフォトレジスト層（図示せず）を提供することを含む。リソグラフィパターニングプロセスを実行した後、図２ｂおよび図３ｂに概略的に示されているように、キャッピング層（６０）上に、ギャップ（６００）により分離されて、パターニングされたフォトレジスト構造（７１）が形成される。ギャップ（６００）は、ゲート領域を規定し、およびこのギャップの幅ｗは、キャッピング層（６０）を貫通して形成されるゲート領域の幅を規定してもよい。パターニングされたフォトレジスト構造（７１）をマスクとして使用して、少なくともゲート領域のキャッピング層を除去することによってエッチングプロセスが行われ、それによって、図２ｃおよび図３ｃに概略的に示されているように、キャッピング層（６０）を貫通するゲート領域（６０１）を形成し、およびその底部（５１）に、層スタックの上部層（５０）の上面を露出させる。このリセスゲート領域（６０１）は、リソグラフィパターニングプロセスによって規定される幅ｗを有する。
【００８６】
具体例では、上部層（５０）は、III族窒化物材料を含んでもよい。III族窒化物材料は、好適には、ＡｌｘＧａ１−ｘＮ層（ここで０≦ｘ≦１）であってもよい。ＡｌｘＧａ１−ｘＮ層は、チャネル層（４０）の上に形成され、バリア層として機能し、２ＤＥＧを形成する。
【００８７】
具体例では、エッチングプロセスは、非選択的エッチングプロセスであってもよい。非選択的エッチングプロセスは、層スタック（図示せず）の上部層（５０）を部分的にリセスしてもよい。上部層（５０）がバリア層である具体例では、非選択的エッチングプロセスは、このバリア層の厚さがリセスゲート領域（６０１）において減少する利点を提供する。アクセス領域（２０２）のバリア層の厚さに比べて、リセスゲート領域（６０１）の減少したバリアの厚さは、ＨＥＭＴデバイスについて高いＶＴＨ値を得ることにつながる利点を有する。
【００８８】
キャッピング層を貫通するリセスゲート領域（６０１）の形成の後、ｐ型ドープＧａＮ層（８０）は、図２ｄおよび図３ｄに概略的に示されているように、非選択的堆積プロセスによって、リセスゲート領域（６０１）内およびアクセス領域（２０２）のキャッピング層（６０）上に形成される（４００）。リセスゲート領域（６０１）のｐ型ドープＧａＮ層の厚さは、リセスゲート領域（６０１）の深さｄ以下であってもよい。
【００８９】
具体例では、ｐ型ドープＧａＮ層（８０）の非選択的堆積は、有機金属化学気相堆積（ＭＯＣＶＤ）または分子線エピタキシャル（ＭＢＥ）によって行われてもよい。
【００９０】
具体例では、ｐ型ドープＧａＮ層（８０）は、少なくともリセスゲート領域においては単結晶である。少なくともリセスゲート領域（６０１）において単結晶ｐ型ドープＧａＮ層（８０）を有することは、ｐ型ドーパントが粒界に拡散し、それによってｐ型ドープＧａＮ層中のｐ型ドーパントの分布および均一性が歪むことがある多結晶ｐ型ドープＧａＮ層に比べて、ｐ型ドーパントの均一な分布を提供するという事実のため有利である。
【００９１】
リセスゲート領域内とキャッピング層上の両方に単結晶ｐ型ドープＧａＮ層（８０）を有することは、キャッピング層上でｐ型ドープ層の多結晶部分と単結晶部分との間の遷移が起こらない点で有利である。そのような多結晶層と単結晶層との間の遷移は、この領域にＭｇの不均一な取込みを引き起こす可能性がある。
【００９２】
ｐ型ドープＧａＮ層（８０）の非選択的堆積プロセスは、７５０℃〜１１００℃の範囲内のあらかじめ定められた所定温度において行われ、キャッピング層（６０）は、この所定温度においてｐ型ドープＧａＮ層の核形成を起こすことができる材料を含むことを発明者は見出した。
【００９３】
このキャッピング層（６０）のおかげで、非選択的堆積を実行することにより、リセスゲート領域（６０１）のサイズまたは幅ｗとは無関係に、ｐ型ドープＧａＮ層（８０）を成長させることができる。その結果、成長したｐ型ドープＧａＮ層の関連するｐ型ドーパント濃度およびこのｐ型ドーパントの活性化の程度は、成長したｐ型ドープＧａＮ層（８０）内で均一となり、リセスゲート領域（６０１）のサイズまたは幅ｗとは無関係となる。これは、（ｉ）ｐ型ドープＧａＮ層の成長レシピの調整、および（ｉｉ）ｐ型ドーパント濃度に関連する懸念なしに、リセスゲート領域のサイズまたは幅を規定する自由度の増加に寄与し、その結果ローディング効果を克服する。
【００９４】
さらに、そのような高い所定温度で非選択的堆積を実行することは、キャッピング層（６０）に含まれる材料がｐ型ドープＧａＮ層（８０）の核形成を起こすことができるため、この所定温度よりも低い温度で行われる選択的または非選択的堆積で得られるものに比べて、成長したｐ型ドープＧａＮ層内のｐ型ドーパントの活性化の促進に役立つ。ｐ型ドープＧａＮ層内のｐ型ドーパントの活性化の促進は、ＨＥＭＴデバイスのＶＴＨの増加につながり、その結果、デバイスの性能の増加に寄与する。
【００９５】
具体例では、キャッピング層に含まれる材料は、非ドープのIII族窒化物材料であってもよい。非ドープのIII族窒化物材料は、ＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮまたはそれらの組合せであってもよい。
【００９６】
別の具体例では、キャッピング層に含まれる材料は、酸化物であってもよい。酸化物は、Ａｌ２Ｏ３、Ｅｒ２Ｏ３、Ｈｆ２Ｏ３、ＺｎＯ２、Ｓｅ２Ｏ３、またはｐ型ドープＧａＮの結晶成長をもたらすＧａＮの核形成を可能にする類似の材料であってもよい。
【００９７】
キャッピング層上のｐ型ドープＧａＮ層の核形成および成長は、ＭＯＣＶＤプロセス中のインサイチュの反射率モニタリングからリアルタイムで観測することができる。
【００９８】
具体例では、キャッピング層（６０）は、層スタックを覆い、およびこれに接触して、パッシベーション層（図示せず）を含んでもよい。パッシベーション層は、シリコン窒化物層であってもよい。好適な具体例では、シリコン窒化物パッシベーション層は、９００℃〜１２５０℃の範囲の温度において、有機金属化学気相堆積（ＭＯＣＶＤ）プロセスによって形成されてもよい。シリコン窒化物パッシベーション層の厚さは、０．１ｎｍ〜２０００ｎｍの範囲であってもよい。これらの具体例では、０．１ｎｍ〜１０００ｎｍの範囲の厚さを有する多結晶ＧａＮ層は、このシリコン窒化物パッシベーション層上に存在してもよい。この多結晶ＧａＮ層は、所定温度においてｐ型ドープＧａＮ層の核形成を起こすことができる。層スタックの上部層（５０）がバリア層である具体例では、シリコン窒化物パッシベーション層は、バリア層を覆い、およびこれに接触する。
【００９９】
具体例では、キャッピング層（６０）は、所定温度においてｐ型ドープＧａＮ層の核形成を起こすことができる材料から成る上部層を有するキャッピング層スタックであってもよい。キャッピング層スタックは、III族窒化物層スタックであってもよいキャッピング層のIII族窒化物層スタックのどの層もドープされていない。
【０１００】
具体例では、キャッピング層スタックはまた、層スタックを覆い、およびこれに接触するシリコン窒化物パッシベーション層を含んでもよい。層スタックの上部層（５０）がバリア層である具体例では、キャッピング層に含まれるシリコン窒化物パッシベーション層は、バリア層を覆い、およびこれに接触する。
【０１０１】
図２ｆおよび図３ｈに概略的に示されているように、具体例では、この方法は、更に、ｐ型ドープＧａＮ層（８０）をアクセス領域（２０２）に存在するキャッピング層（６０）から除去し、それによってパターニングされたｐ型ドープＧａＮ層（８５）をリセスゲート領域（６０１）に形成するステップを含む。除去は、非選択的エッチングプロセスによって行われ、それによってキャッピング層を部分的にリセスしてもよい。非選択的エッチングプロセスは、好適には、ドライエッチングプロセスであってもよい。アクセス領域（２０２）のキャッピング層（６０）の部分的なリセスは、キャッピング層の厚さの減少と共に２ＤＥＧシート抵抗を減らし、その結果、ＨＥＭＴデバイスのＩＤＳの増加を可能にする利点がある。
【０１０２】
具体例では、非選択的エッチングは、エッチング時間を観測することによって制御されてもよい。アクセス領域（２０２）で除去されてキャッピング層（６０）が露出されるために必要なｐ型ドープＧａＮ層（８０）の厚さを知り、キャッピング層（６０）で必要なリセスを決定することにより、エッチング時間が計算されてもよい。非選択的エッチングプロセスの持続時間は、アクセス領域（２０２）に残っているキャッピング層（６０）の臨界厚さｔがあるように計測されてもよい。この臨界厚さを越えるまで非選択的エッチングが進行すると、バリア層であり得る層スタックの上部層（５０）にエッチング損傷を生じさせる危険がある。エッチング損傷は、アクセス領域（２０２）内の特定の位置においてキャッピング層（６０）を完全に除去し、バリア層を損傷させる可能性がある。バリア層を損傷すると、望ましくない性能の変動および性能の問題を引き起こす可能性がある。これらの性能の変動および性能の問題は、異なる２ＤＥＧシート抵抗、ソースとドレインとのオーミック接触における異なるオーミック接触抵抗（ＲＣ）、ＨＥＭＴのオン抵抗（ＲＯＮ）、およびソース−ドレイン電流（ＩＤＳ）を含み得る。
【０１０３】
ＭＯＣＶＤ成長中に、再成長したｐ型ドープＧａＮ層およびキャッピング層（６０）の局所的な厚さの変動は、アクセス領域（２０２）にオーミック接触を形成するときに問題を引き起こす可能性がある。オーミック接触を形成するプロセス中に、キャッピング層（６０）が局所的にエッチングされ、続いてバリア層のエッチングがされ、時間通りにドライエッチングプロセスを停止し、ＧａＮチャネル（４０）にちょうどエッチングされ得る。ＧａＮチャネルにあまりに深くエッチングすると、接触抵抗（ＲＣ）が増加する。キャッピング層（６０）における厚さの変動が大きい場合、オーミックリセスの総エッチング深さを制御することを可能にするために、エッチング停止層が必要とされる可能性がある。
【０１０４】
具体例では、エッチング停止層（図示せず）は、キャッピング層（６０）に含まれてもよい。エッチング停止層を有することは、キャッピング層内の所望の位置でｐ型ドープＧａＮ層の非選択的エッチングを停止させることを可能にするため有利である。さらに、エッチング停止層は、エッチングがエッチング停止層に対して選択的になされることができるので、滑らかな表面を得ることを容易にする。したがって、時限ドライエッチングプロセスによって引き起こされるアクセス領域におけるｐ型ドープＧａＮ層の非均一性の問題は、エッチング停止層の使用によって緩和される。
【０１０５】
エッチング停止層は、バリア層から十分な距離を置いてキャッピング層内に配置され、エッチングプロセスのあらゆる有害な影響を避けることができる。
【０１０６】
具体例では、エッチング停止層は、その存在が第２チャネルの形成または可能な導電路の形成をもたらし、ゲートとソースとの間、またはゲートとドレインとの間にショートを形成し得る場合、適切な化学エッチングを使用することによって更に除去されてもよい。
【０１０７】
別の具体例では、エッチング停止層は、その存在が第２チャネルの形成または可能な導電路の形成をもたらさず、ゲートとソースとの間、またはゲートとドレインとの間にショートを形成しない場合、層スタック内に保持されてもよい。
【０１０８】
具体例では、エッチング停止層は、III族窒化物材料であってもよい。
【０１０９】
好適な具体例では、エッチング停止層は、ＡｌＧａＮ層またはＡｌＮ層であってもよい。
【０１１０】
具体例では、ＡｌＧａＮまたはＡｌＮエッチング停止層は、エッチング停止性質に有利なアルミニウムリッチである。
【０１１１】
好適な具体例では、ＡｌＧａＮまたはＡｌＮエッチング停止層のアルミニウム含有量は、１５％より高くてもよい。
【０１１２】
更に好適な具体例では、ＡｌＧａＮまたはＡｌＮエッチング停止層のアルミニウム含有量は、１％〜１００％の範囲内である。
【０１１３】
図２ｈおよび図３ｇに示されているように、具体例では、この方法は、更に、リセスゲート領域のｐ型ドープＧａＮ層上に、パターニングされたゲート金属（１０１）を形成するステップを含む。
【０１１４】
具体例では、パターニングされたゲート金属の形成は、アクセス領域（２０２）のｐ型ドープＧａＮ層（８０）の除去の前または後にされてもよい。
【０１１５】
ここで、アクセス領域のｐ型ドープＧａＮ層（８０）の除去の後のパターニングされたゲート金属（１０１）の形成を概略的に示す図２ｅ〜図２ｈを参照する。
【０１１６】
アクセス領域（２０２）からｐ型ドープＧａＮ層（８０）を除去した後にパターニングされたゲート金属を形成することは、ｐ型ドープＧａＮ層の形状およびゲート金属層の形状を独立してより自由に設計することを提供する利点を有する。
【０１１７】
リセスゲート領域（６０１）内のｐ型ドープＧａＮ層（８０）をマスクするパターニングされたフォトレジスト構造（３０２）が提供される（図２ｅ）。フォトレジスト構造（３０２）によって覆われていないアクセス領域（２０２）のｐ型ドープＧａＮ層（８０）は、非選択的エッチングプロセスによって除去され（図２ｆ）、それによりパターニングされたｐ型ドープＧａＮ層（８５）を形成する。パターニングされたｐ型ドープＧａＮ層（８５）は、リセスゲート領域（２０２）を覆ったままである。したがって、非選択的エッチングプロセスは、アクセス領域（２０２）のキャッピング層（６０）を厚さｔまで部分的にリセスし、それによって、アクセス領域（２０２）上にリセスキャッピング層（６６）を形成する。
【０１１８】
シリコン窒化物パッシベーション層であり得るパッシベーション誘電体層は、アクセス領域（２０２）のリセスキャッピング層（６６）およびリセスゲート領域（６０１）のパターニングされたｐ型ドープＧａＮ層（８５）を覆い、およびこれらに接触して提供される。シリコン窒化物パッシベーション層は、急速加熱化学気相堆積（ＲＴＣＶＤ）、定圧化学気相堆積（ＬＰＣＶＤ）またはプラズマ増殖型化学気相堆積（ＰＥＣＶＤ）を実行することによって堆積されてもよい。シリコン窒化物パッシベーション層の厚さは、１ｎｍ〜１０００ｎｍの範囲内であってもよい。リソグラフィパターニングプロセスに続いてエッチングプロセスを実行することにより、パターニングされたシリコン窒化物パッシベーション層（９０）を形成してもよい。パターニングされたシリコン窒化物パッシベーション層（９０）は、その底部（５１）に、リセスゲート領域（２０２）内のパターニングされたｐ型ドープＧａＮ層（８５）の一部を露出しているリセスゲート領域（２０２）に整列した開口部（６０２）を有してもよい。
【０１１９】
パターニングされたシリコン窒化物パッシベーション層（９０）とリセスキャッピング層（６６）との間の境界は、臨界厚さｔにより２ＤＥＧからはるかに離れており、したがって分散性能の改善に寄与する。
【０１２０】
ゲート金属は、パターニングされたシリコン窒化物パッシベーション層（９０）およびリセスゲート領域（６０１）の開口部（６０２）の底部のパターニングされたｐ型ドープＧａＮ層（８５）の露出した一部を覆い、およびこれに接触して提供される。ゲート金属は、スパッタリングプロセスを行うことによって提供されてもよいゲート金属の厚さは、５０ｎｍ〜１０００ｎｍの範囲内であってもよい。リソグラフィパターニングプロセスに続いてエッチングプロセスを実行することにより、リセスゲート領域（６０１）内のパターニングされたゲート金属（１０１）を形成してもよい（図２ｈ）。
【０１２１】
その後、シリコン窒化物ゲートキャッピング層（１１０）などの誘電体が提供され、パターニングされたゲート金属（１０１）およびアクセス領域内の露出したパターニングされたシリコン窒化物パッシベーション層（９０）を覆い、およびこれらに接触する。このシリコン窒化物ゲートキャッピング層（１１０）は、急速加熱化学気相堆積（ＲＴＣＶＤ）、定圧化学気相堆積（ＬＰＣＶＤ）またはプラズマ増殖型化学気相堆積（ＰＥＣＶＤ）を実行することによって提供されてもよい。シリコン窒化物ゲートキャッピング層（１１０）の厚さは、１ｎｍ〜１０００ｎｍの範囲内であってもよい。
【０１２２】
更なる利点は、パターニングされたｐ型ドープＧａＮ層（８５）を形成した後にゲート金属を提供することが、パターニングされたゲート金属（１０１）がシリコン窒化物パッシベーション層（９０）の提供の後に提供されるため、例えばアルミニウムを含む異なる種類の金属スタックを実装することを可能にすることである。これにより、ゲート金属（１０１）の抵抗を容易に低減することができる。
【０１２３】
更なる利点は、パターニングされたｐ型ドープＧａＮ層（８５）を形成した後にゲート金属を提供することが、フィールドプレートとして機能し得るリセスゲート領域（６０１）の外側にパターニングされたゲート金属の延長部の形成を可能にすることである。
【０１２４】
ここで、ｐ型ドープＧａＮ層（８０）をアクセス領域（２０２）から除去する前のパターニングされたゲート金属（１０１）の形成を概略的に示している図３ｅ〜図３ｈを参照する。
【０１２５】
ｐ型ドープＧａＮ層（８０）をアクセス領域（２０２）から除去する前のパターニングされたゲート金属の形成は、ゲート金属およびｐ型ドープＧａＮ層（８０）が１つのエッチング手順で共にエッチングされる利点を有する。したがって、パターニングされたゲート金属（１０１）のパターンと、パターニングされたｐ型ドープＧａＮ層（８５）のパターンとは、同じであってもよい。
【０１２６】
ゲート金属（１００）は、ｐ型ドープＧａＮ層（８０）上に提供される（図３ｅ）。リセスゲート領域（６０１）内のゲート金属層（１００）をマスクするパターニングされたフォトレジスト構造（３０１）が提供されてもよい。フォトレジスト構造（３０１）によって覆われていないアクセス領域（２０２）のゲート金属層（１００）は、選択的エッチングプロセスによって除去され（図３ｇ）、それによって、パターニングされたゲート金属層（１０１）を形成し、ｐ型ドープＧａＮ層（８０）の上で停止してもよい。次に、非選択的エッチングプロセスを行うことによって、パターニングされたｐ型ドープＧａＮ層（８５）が形成される。非選択的エッチングプロセスの結果として、キャッピング層（６０）への部分的なリセスが生じ、それにより、リセスキャッピング層（６６）を形成してもよい。その後、シリコン窒化物ゲートキャッピング層（１１０）は、アクセス領域において、パターニングされたゲート金属（１０１）および露出したリセスキャッピング層（６６）を覆い、およびこれらに接触して提供されてもよい（図３ｉ）。シリコン窒化物ゲートキャッピング層（１１０）とリセスキャッピング層（６６）との間の界面は、２ＤＥＧから臨界厚さｔだけ分離され、したがって、分散性能の向上に寄与する。
【０１２７】
第２態様では、本発明は、III族窒化物構造を開示する。III族窒化物構造は、エンハンスメントモードIII族窒化物ＨＥＭＴデバイスの製造に使用されてもよい。
【０１２８】
ここで、本発明の具体例にかかるIII族窒化物構造を概略的に示す図４を参照する。
【０１２９】
具体例では、III族窒化物構造は、主表面を有する基板（１０）と、主表面を覆う層スタックと、層スタック上のキャッピング層（６０）とを含む。層スタックの各層は、III族窒化物材料を含んでもよい。キャッピング層（６０）を貫通するリセスゲート領域（６０１）が存在する。リセスゲート領域（６０１）は、その底部（５１）に、層スタックの上部層（５０）の上面を露出させる。ｐ型ドープＧａＮ層（８０）は、リセスゲート領域（６０１）内に、上部層（５０）の上面に接触し、およびアクセス領域（２０２）のキャッピング層（６０）上に、存在する。キャッピング層は、７５０℃〜１１００℃の範囲内の所定温度においてｐ型ドープＧａＮ層の核形成を起こすことができる材料を含む。
【０１３０】
具体例では、キャッピング層（６０）の材料は、酸化物材料または非ドープIII族窒化物材料であってもよい。
【０１３１】
III族窒化物構造は、性能が増加したIII族窒化物ＨＥＭＴデバイスの製造に対して特に有利である。７５０℃〜１１００℃の範囲内の所定温度においてｐ型ドープＧａＮ層の核形成を起こすことができる材料を含むキャッピング層（６０）は、ｐ型ドープＧａＮ層が非選択的に堆積されて、リセスゲート領域（６０１）内およびアクセス領域（２０２）上で成長したｐ型ドープＧａＮ層（８０）の関連したｐ型ドーパント濃度を均一にする利点を有する。さらに、このｐ型ドーパントの活性化の程度は、成長したｐ型ドープＧａＮ層（８０）において改善され均一になり、増加したＶＴＨを有するＨＥＭＴデバイスを得ることを可能にする。
【０１３２】
具体例では、リセスゲート領域内およびキャッピング層上のｐ型ドープＧａＮ層は、少なくともリセスゲート領域において単結晶であってもよい。
【０１３３】
本発明の具体例の利点は、単結晶ｐ型ドープＧａＮ層が、ｐ型ドーパントの均一な分布を可能にすることである。
【０１３４】
アクセス領域内の単結晶ｐ型ドープＧａＮ層が、ドーパントの偏析およびドーパントの粒界拡散を回避するという利点もある。
【０１３５】
具体例では、基板（１０）は、ドープされたシリコン基板、リン化インジウム、ゲルマニウム、シリコンゲルマニウム、ガリウムヒ素、ガリウムヒ素リン化物基板などの半導体基板を含んでもよい。基板は、基板部分に加えて、ＳｉＯ２またはＳｉ３Ｎ４層などの誘電体層を含んでもよい。基板はまた、シリコンオンガラス、シリコンオンＡｌＮ、シリコンオンムーア、シリコンオンサファイア基板であってもよい。
【０１３６】
好適な具体例では、基板は、シリコン基板であってもよい。より好適な具体例では、基板は、（１１１）または等価な配向のシリコン基板であってもよい。
【０１３７】
具体例では、層スタックの各層は、III族窒化物材料を含んでもよい。層スタックの各層は、傾斜構造を有する複数の層または単層であってもよい。
【０１３８】
具体例では、層スタックは、核形成層（２０）と、バッファ層（３０）と、チャネル層（４０）と、バリア層（５０）とを含んでもよい。バッファ層（３０）、チャネル層（４０）およびバリア層（５０）は、典型的には、ＨＥＭＴデバイスの活性層と呼ばれる。
【０１３９】
具体例では、層スタックの上部層は、III族窒化物材料（５０）であってもよい。
【図１】
2017126736.tif 000003
【図２ａ】
2017126736.tif 000004
【図２ｂ】
2017126736.tif 000005
【図２ｃ】
2017126736.tif 000006
【図２ｄ】
2017126736.tif 000007
【図２ｅ】
2017126736.tif 000008
【図２ｆ】
2017126736.tif 000009
【図２ｇ】
2017126736.tif 000010
【図２ｈ】
2017126736.tif 000011
【図２ｉ】
2017126736.tif 000012
【図３ａ】
2017126736.tif 000013
【図３ｂ】
2017126736.tif 000014
【図３ｃ】
2017126736.tif 000015
【図３ｄ】
2017126736.tif 000016
【図３ｅ】
2017126736.tif 000017
【図３ｆ】
2017126736.tif 000018
【図３ｇ】
2017126736.tif 000019
【図３ｈ】
2017126736.tif 000020
【図３ｉ】
2017126736.tif 000021
【図４】
2017126736.tif 000022
【外国語明細書】
2017126736.tif 000023
2017126736.tif 000024
2017126736.tif 000025
2017126736.tif 000026
2017126736.tif 000027
2017126736.tif 000028
2017126736.tif 000029
2017126736.tif 000030
2017126736.tif 000031
2017126736.tif 000032
2017126736.tif 000033
2017126736.tif 000034
2017126736.tif 000035
2017126736.tif 000036
2017126736.tif 000037
2017126736.tif 000038
2017126736.tif 000039
2017126736.tif 000040
2017126736.tif 000041
2017126736.tif 000042
2017126736.tif 000043
2017126736.tif 000044
2017126736.tif 000045
2017126736.tif 000046
2017126736.tif 000047
2017126736.tif 000048
2017126736.tif 000049
2017126736.tif 000050
2017126736.tif 000051
2017126736.tif 000052
2017126736.tif 000053
2017126736.tif 000054
2017126736.tif 000055
2017126736.tif 000056
2017126736.tif 000057
2017126736.tif 000058
2017126736.tif 000059
2017126736.tif 000060
2017126736.tif 000061
2017126736.tif 000062