(57)【要約】【課題】スイッチング素子の損失改善を図り、電源装置の長寿命化、信頼性向上に貢献することができるアーク溶接用電源装置を提供する。【解決手段】インバータ回路１２の位相シフト制御（ＰＳＭ制御）において、同組で動作するスイッチング素子ＴＲ１〜ＴＲ４のオンパルスが所定幅として互いに位相差が設定され、更に同組のスイッチング素子ＴＲ１〜ＴＲ４同士で位相反転が行われる。また、アーク溶接の際の短絡期間においては、スイッチング素子ＴＲ１〜ＴＲ４（ＴＲ５，ＴＲ６も同様）の制御周波数がアーク期間の時よりも低い周波数に変更される制御に切り替えられる。【選択図】図１
2017077582.tif 000002
【特許請求の範囲】
【請求項１】
アーク溶接に適した出力電力の生成過程においてスイッチング素子のオンオフ動作により直流電力から高周波交流電力への電力変換を行うインバータ回路を備え、該インバータ回路のスイッチング素子を制御する制御回路を備えたアーク溶接用電源装置であって、
前記制御回路は、前記インバータ回路のスイッチング制御において、同組で動作するスイッチング素子のオンパルス幅を所定幅に固定しつつ同組のオンパルスに位相差を生じさせ更に同組の前記スイッチング素子同士で位相反転を行う位相シフト制御を含むものであり、
前記アーク溶接の際の短絡期間かアーク期間かを判定する期間判定手段と、該期間判定手段による短絡期間との判定に基づいて前記スイッチング素子の制御周波数を前記アーク期間の時よりも低い周波数に変更する制御周波数切替手段を備えたことを特徴とするアーク溶接用電源装置。
【請求項２】
請求項１に記載のアーク溶接用電源装置において、
前記制御回路は、出力要求が大となる期間では前記インバータ回路のスイッチング素子のオンパルス幅を可変とするパルス幅変調制御を選択し、出力要求が小となる期間では前記位相シフト制御に切り替える制御切替手段を備えたことを特徴とするアーク溶接用電源装置。
【請求項３】
請求項１又は２に記載のアーク溶接用電源装置において、
前記制御周波数切替手段は、前記スイッチング素子の制御周波数の切り替えを前記位相シフト制御を行っている短絡期間にのみ行うことを特徴とするアーク溶接用電源装置。
【請求項４】
請求項２又は請求項２に従属の請求項３に記載のアーク溶接用電源装置において、
前記制御切替手段は、出力要求に対応して算出されるオンパルス幅に基づいて前記パルス幅変調制御と前記位相シフト制御との切り替えを行うことを特徴とするアーク溶接用電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、消耗電極式のアーク溶接用電源装置に関する。
【背景技術】
【０００２】
アーク溶接用電源装置としては、例えば特許文献１に示されるように、インバータ回路及び溶接トランスを備えて構成されているものが知られている。インバータ回路は、ＩＧＢＴ等の半導体スイッチング素子を用いたブリッジ回路にて構成されており、後段の溶接トランスに高周波交流電力を供給すべく各スイッチング素子の動作により電力変換を行っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−７４２５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、スイッチング素子は、スイッチング動作を行う際の損失により発熱するものであるが、個々のスイッチング素子での損失の低減を図り、またインバータ回路でのスイッチング素子の損失を均等化することがスイッチング素子やインバータ回路の長寿命化、信頼性向上となり、ひいては電源装置全体の長寿命化、信頼性向上に繋がる。
【０００５】
本発明は、上記課題を解決するためになされたものであって、その目的は、スイッチング素子の損失改善を図り、電源装置の長寿命化、信頼性向上に貢献することができるアーク溶接用電源装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するアーク溶接用電源装置は、アーク溶接に適した出力電力の生成過程においてスイッチング素子のオンオフ動作により直流電力から高周波交流電力への電力変換を行うインバータ回路を備え、該インバータ回路のスイッチング素子を制御する制御回路を備えたアーク溶接用電源装置であって、前記制御回路は、前記インバータ回路のスイッチング制御において、同組で動作するスイッチング素子のオンパルス幅を所定幅に固定しつつ同組のオンパルスに位相差を生じさせ更に同組の前記スイッチング素子同士で位相反転を行う位相シフト制御を含むものであり、前記アーク溶接の際の短絡期間かアーク期間かを判定する期間判定手段と、該期間判定手段による短絡期間との判定に基づいて前記スイッチング素子の制御周波数を前記アーク期間の時よりも低い周波数に変更する制御周波数切替手段を備える。
【０００７】
この構成によれば、インバータ回路の位相シフト制御（ＰＳＭ制御）において、同組で動作するスイッチング素子のオンパルスが所定幅として互いに位相差が設定され、更に同組のスイッチング素子同士で位相反転が行われる。これにより、スイッチング素子の損失（発熱）が均等化され、バランス良くスイッチング素子の長寿命化、信頼性向上が期待できる。また、アーク溶接の際の短絡期間においては、スイッチング素子の制御周波数がアーク期間の時よりも低い周波数に変更される制御に切り替えられる。短絡期間では、アーク期間よりも高精度な制御が不要なため、制御周波数を低くすることでスイッチング素子の損失（発熱）を低減でき、特にこのＰＳＭ制御中の短絡期間ではスイッチング素子上を比較的大きな還流電流が流れることからその効果は大である。このようにＰＳＭ制御時の位相反転と短絡期間での制御周波数低減とによるスイッチング素子の損失改善に対する相乗効果が期待できる。
【０００８】
上記のアーク溶接用電源装置において、前記制御回路は、出力要求が大となる期間では前記インバータ回路のスイッチング素子のオンパルス幅を可変とするパルス幅変調制御を選択し、出力要求が小となる期間では前記位相シフト制御に切り替える制御切替手段を備える。
【０００９】
この構成によれば、インバータ回路に対し、出力要求が大の期間ではパルス幅変調制御（ＰＷＭ制御）が行われ、出力要求が小の期間ではＰＳＭ制御に切り替えられる。つまり、各出力要求時にそれぞれ好適なスイッチング制御に切り替えられる。
【００１０】
上記のアーク溶接用電源装置において、前記制御周波数切替手段は、前記スイッチング素子の制御周波数の切り替えを前記位相シフト制御を行っている短絡期間にのみ行う。
この構成によれば、スイッチング素子の制御周波数の切り替えは位相シフト制御（ＰＳＭ制御）を行っている短絡期間にのみ行われる。つまり、このＰＳＭ制御中の短絡期間では、スイッチング素子上を比較的大きな還流電流が流れ得て損失の増大も懸念されることから、スイッチング素子の損失改善が効率的である。
【００１１】
上記のアーク溶接用電源装置において、前記制御切替手段は、出力要求に対応して算出されるオンパルス幅に基づいて前記パルス幅変調制御と前記位相シフト制御との切り替えを行う。
【００１２】
この構成によれば、出力要求に対応して算出されるオンパルス幅に基づいてＰＷＭ制御とＰＳＭ制御とが簡易・適切に切り替えられる。
【発明の効果】
【００１３】
本発明のアーク溶接用電源装置によれば、スイッチング素子の損失改善を図り、電源装置の長寿命化、信頼性向上に貢献することができる。
【図面の簡単な説明】
【００１４】
【図１】一実施形態におけるアーク溶接用電源装置の構成図である。
【図２】アーク溶接用電源装置の動作を説明するための波形図である。
【発明を実施するための形態】
【００１５】
以下、アーク溶接用電源装置の一実施形態について説明する。
図１に示すように、消耗電極式のアーク溶接に用いられる本実施形態のアーク溶接用電源装置１０は、一次側変換回路１１、インバータ回路１２、補助回路１３、溶接トランスＩＮＴ、二次側変換回路１４を備えるアーク溶接用電源装置よりなり、商用電源から供給される三相の交流入力電力からアーク溶接に適した直流出力電力を生成する。
【００１６】
一次側変換回路１１は、ダイオードを用いる整流回路ＤＲ１及び平滑コンデンサＣ１を備え、交流入力電力を一旦直流電力に変換して補助回路１３及びインバータ回路１２に出力する。
【００１７】
先にインバータ回路１２について、インバータ回路１２は、ＩＧＢＴ等の半導体スイッチング素子ＴＲ１〜ＴＲ４を用いたブリッジ回路にて構成され、スイッチング素子ＴＲ１〜ＴＲ４によるスイッチング動作にて直流電力を高周波交流電力に変換する。これらスイッチング素子ＴＲ１〜ＴＲ４に対しては、制御回路２０による出力制御としてスイッチング制御（後述のＰＷＭ制御及びＰＳＭ制御）が実施される。インバータ回路１２は、生成した高周波交流電力を溶接トランスＩＮＴに出力する。各スイッチング素子ＴＲ１〜ＴＲ４には、それぞれ還流電流を流すためのダイオードＤ１〜Ｄ４が逆接続されている。
【００１８】
次に補助回路１３について、補助回路１３は、ＩＧＢＴ等の半導体スイッチング素子ＴＲ５，ＴＲ６及び補助コンデンサＣ２を備えている。平滑コンデンサＣ１の後段の一方の電源線上には、スイッチング素子ＴＲ５，ＴＲ６が並列接続されている。各スイッチング素子ＴＲ５，ＴＲ６には、ダイオードＤ５，Ｄ６がそれぞれ逆接続されている。スイッチング素子ＴＲ５，ＴＲ６の後段の電源線間には、補助コンデンサＣ２が接続されている。補助回路１３は、インバータ回路１２のスイッチング素子ＴＲ１，ＴＲ４の動作の際にスイッチング素子ＴＲ５が動作し、スイッチング素子ＴＲ２，ＴＲ３の動作の際にスイッチング素子ＴＲ６が動作する。つまり、スイッチング素子ＴＲ５，ＴＲ６は交互に動作する。そして、スイッチング素子ＴＲ５，ＴＲ６は、対応するスイッチング素子ＴＲ１〜ＴＲ４のオンと同時にオンし、オフの際には対応するスイッチング素子ＴＲ１〜ＴＲ４のオフよりも所定時間だけ先にオフするソフトスイッチング動作を行う。
【００１９】
溶接トランスＩＮＴは、インバータ回路１２から出力される高周波交流電力を二次側交流電力に変換して二次側変換回路１４に出力する。二次側変換回路１４は、ダイオードを用いる整流回路ＤＲ２及び直流リアクトルＤＣＬを備え、二次側交流電力をアーク溶接に適した直流出力電力に変換する。そして、電源装置１０のプラス側出力端子に溶接トーチＴＨを、マイナス側出力端子に溶接対象Ｍをそれぞれ接続し、電源装置１０にて生成した出力電力に基づき溶接トーチＴＨの電極ＴＨａと溶接対象Ｍとの間にアークを生じさせ、溶接対象Ｍのアーク溶接が行われる。
【００２０】
制御回路２０は、アーク溶接を良好に行うべくその時々の電源装置１０の出力電力を適正値とするための出力制御として、インバータ回路１２のスイッチング素子ＴＲ１〜ＴＲ４及びこれと連動して補助回路１３のスイッチング素子ＴＲ５，ＴＲ６に対してスイッチング制御を実施する。
【００２１】
本実施形態の制御回路２０は、スイッチング制御としてパルス幅変調制御（ＰＷＭ制御）と位相シフト制御（ＰＳＭ制御）とを適宜切り替えて行っている。制御回路２０は、その制御の切り替えを行う制御切替部２０ａを備えている。
【００２２】
ここで、制御回路２０のスイッチング制御について、インバータ回路１２のスイッチング素子ＴＲ１，ＴＲ４を組とし、スイッチング素子ＴＲ２，ＴＲ３を組として、各組を交互にオンオフ動作させる。例えば数百［Ａ］の大電流から数［Ａ］の極小電流までの出力電流を出力可能な電源装置１０である場合、図２に示すように、出力大時から出力小時、即ち数百［Ａ］から数十［Ａ］の電流域ではＰＷＭ制御が選択され、出力極小時、即ち数［Ａ］の極小電流域ではＰＳＭ制御が選択される。
【００２３】
ＰＷＭ制御は、インバータ回路１２のスイッチング素子ＴＲ１〜ＴＲ４のオンパルス幅Ｗｍ及びこれと連動する補助回路１３のスイッチング素子ＴＲ５，ＴＲ６のオンパルス幅Ｗｓを可変とする制御である。
【００２４】
出力大の時においては、インバータ回路１２から溶接トランスＩＮＴに向けて大きな電力伝達を行うためにスイッチング素子ＴＲ１〜ＴＲ４のオンパルス幅Ｗｍが幅広に設定される。またこれに対応するようにして、スイッチング素子ＴＲ５，ＴＲ６のオンパルス幅Ｗｓが設定される。上記したスイッチング素子ＴＲ１〜ＴＲ４とスイッチング素子ＴＲ５，ＴＲ６との連動によるソフトスイッチング動作を実現するために、オンパルス幅Ｗｍとオンパルス幅Ｗｓとは立ち上がりが同時で、立ち下がりはオンパルス幅Ｗｓの方がオンパルス幅Ｗｍよりも所定時間だけ早い。
【００２５】
そして、出力を小さくするのに伴い、溶接トランスＩＮＴ側への電力伝達を小さくするためにスイッチング素子ＴＲ１〜ＴＲ４のオンパルス幅Ｗｍが次第に幅狭に設定され、スイッチング素子ＴＲ５，ＴＲ６のオンパルス幅Ｗｓも幅狭に設定される。オンパルス幅Ｗｍが極めて幅狭になると、特にこれよりも若干幅狭に設定されるオンパルス幅Ｗｓの方が一層幅狭となる。そのため、スイッチング素子ＴＲ１〜ＴＲ４、特にスイッチング素子ＴＲ５，ＴＲ６のオンへの切り替わりが不安定となって溶接トランスＩＮＴが偏磁へと進む虞があるのを懸念して、十分オン可能な最小のパルス幅に設定される出力小時がＰＷＭ制御を下限とし、それよりも小さい出力を行う出力極小時ではＰＳＭ制御とする。
【００２６】
ＰＳＭ制御は、組をなすスイッチング素子ＴＲ１，ＴＲ４間、及びスイッチング素子ＴＲ２，ＴＲ３間のオンパルスの位相を可変とする制御である。つまり、出力小時よりも小さい出力を行う出力極小時では、例えばＰＷＭ制御期間で使用するオンパルス幅Ｗｍの中間幅で固定した状態で、同組のスイッチング素子ＴＲ１，ＴＲ４間、及びスイッチング素子ＴＲ２，ＴＲ３間のオンパルスが位相α分ずらされる。また、先にオンする側のオンパルス幅Ｗｍに合わせて、上記と同じ立ち上がり及び立ち下がりのオンパルス幅Ｗｓも設定される。そして、位相α（位相差）が大きいほど溶接トランスＩＮＴ側への電力伝達が一層小さくなり、出力極小を達成しつつもスイッチング素子ＴＲ１〜ＴＲ４及びスイッチング素子ＴＲ５，ＴＲ６のオン動作の安定化が図られる。
【００２７】
従って、制御回路２０内部で次に設定すべきオンパルス幅Ｗｍ（オンパルス幅Ｗｓ）の算出が行われた際、制御切替部２０ａは、その算出幅とＰＷＭ−ＰＳＭ制御の臨界時点の下限幅との比較を行い、算出幅が下限幅よりも大であればＰＷＭ制御を選択する。そして、制御回路２０は、その算出幅をそのままオンパルス幅Ｗｍ（オンパルス幅Ｗｓ）としたＰＷＭ制御を実施する。一方、算出幅が下限幅よりも小となった場合、制御切替部２０ａはＰＷＭ制御からＰＳＭ制御に切り替える。そして、制御回路２０は、その算出幅ではなくオンパルス幅Ｗｍを中間幅とし、同組のスイッチング素子ＴＲ１，ＴＲ４間、及びスイッチング素子ＴＲ２，ＴＲ３間のオンパルスの位相αを算出値に応じて調整するＰＳＭ制御を実施する。また、制御回路２０は、スイッチング素子ＴＲ１〜ＴＲ４のオンオフ動作に対応するオンパルス幅Ｗｓを設定し、スイッチング素子ＴＲ５，ＴＲ６を用いたソフトスイッチング制御を実施する。
【００２８】
また本実施形態のＰＳＭ制御では、対で動作するスイッチング素子ＴＲ１，ＴＲ４の間、及び対で動作するスイッチング素子ＴＲ２，ＴＲ３の間で、先にオンオフする基準相の素子と後にオンオフする制御相の素子とを位相反転する制御も行っている（図２参照）。
【００２９】
例えばスイッチング素子ＴＲ１を先にオンオフさせる基準相、スイッチング素子ＴＲ４を後にオンオフさせる制御相で固定した場合、スイッチング素子ＴＲ１がオフしてからスイッチング素子ＴＲ４がオンしている期間に自身のスイッチング素子ＴＲ４を含める経路上で還流電流が生じる。つまり、制御相側のスイッチング素子ＴＲ４の方が基準相側のスイッチング素子ＴＲ１よりも電流が流れる期間が長く偏る。スイッチング素子ＴＲ２，ＴＲ３の間でも同様に、スイッチング素子ＴＲ３を制御相とした場合、電流がスイッチング素子ＴＲ３上を流れる期間が長く偏る。すると、基準相のスイッチング素子ＴＲ１，ＴＲ２よりも制御相のスイッチング素子ＴＲ４，ＴＲ３の方が発熱が大きく、素子によっては短寿命となりかねない。
【００３０】
これを踏まえ本実施形態のＰＳＭ制御では、スイッチング素子ＴＲ１，ＴＲ４の間、及びスイッチング素子ＴＲ２，ＴＲ３の間で基準相と制御相とが毎制御サイクルで入れ替えられるため、インバータ回路１２におけるスイッチング素子ＴＲ１〜ＴＲ４の損失（発熱）が均等化され、スイッチング素子ＴＲ１〜ＴＲ４をバランス良く長寿命化させ、信頼性向上となることが期待できる。
【００３１】
また本実施形態のアーク溶接は、溶接実施中に溶接トーチＴＨの電極ＴＨａが消耗する消耗電極式であり、電極ＴＨａと溶接対象Ｍとが接触して短絡状態となる短絡期間と、電極ＴＨａと溶接対象Ｍとが離間して両者間にアークが生じるアーク期間とが交互に繰り返される溶接法である。本実施形態の制御回路２０は、短絡期間とアーク期間と何れの期間であるかを判定する期間判定部２０ｂを備え、その時々が何れの期間であるかを認識している。そして、電極ＴＨａの短絡期間では、アーク期間と比べてもそれ程高精度な制御が不要な期間でもある。
【００３２】
これを踏まえ本実施形態の制御回路２０は、スイッチング素子ＴＲ１〜ＴＲ４及びスイッチング素子ＴＲ５，ＴＲ６のスイッチング制御の周波数（スイッチング素子ＴＲ１〜ＴＲ６に出力する制御パルス信号の周期）を切り替える制御周波数切替部２０ｃを備えている。制御周波数切替部２０ｃは、アーク期間であると期間判定部２０ｂが判定すると、高精度な制御が要求される期間としてスイッチング素子ＴＲ１〜ＴＲ６を通常周波数（例えば５０ｋＨｚ）で駆動するように設定する。これに対し、短絡期間に切り替わったと期間判定部２０ｂが判定すると、制御周波数切替部２０ｃは、それ程高精度な制御が不要な期間に切り替わったとして、スイッチング素子ＴＲ１〜ＴＲ６を通常よりも低い周波数（例えば２０ｋＨｚ）で駆動するように制御周波数を切り替えている。
【００３３】
そのため、電源装置１０の出力安定を図りながらもスイッチング素子ＴＲ１〜ＴＲ６の損失（発熱）も小さくなり、このことでもスイッチング素子ＴＲ１〜ＴＲ６を長寿命化させ、信頼性向上となることが期待できる。また、上記したＰＳＭ制御のスイッチング素子ＴＲ１〜ＴＲ４の基準相と制御相とが位相反転している期間の短絡期間に制御周波数が低くなることで、特にこのＰＳＭ制御中の短絡期間ではスイッチング素子ＴＲ１〜ＴＲ４上を比較的大きな還流電流が流れ得て損失の増大も懸念されることから、インバータ回路１２でのスイッチング素子ＴＲ１〜ＴＲ４の損失改善に対する相乗効果が期待できる。
【００３４】
次に、本実施形態の特徴的な効果を記載する。
（１）インバータ回路１２のＰＳＭ制御において、同組で動作するスイッチング素子ＴＲ１〜ＴＲ４のオンパルス（オンパルス幅Ｗｍ）が所定幅として互いに位相差（位相α）が設定され、更に同組のスイッチング素子ＴＲ１〜ＴＲ４同士で位相反転が行われる。これにより、スイッチング素子ＴＲ１〜ＴＲ４の損失（発熱）を均等化でき、バランス良くスイッチング素子ＴＲ１〜ＴＲ４の長寿命化、信頼性向上が期待できる。また、アーク溶接の際の短絡期間においては、スイッチング素子ＴＲ１〜ＴＲ４（ＴＲ５，ＴＲ６も同様）の制御周波数がアーク期間の時よりも低い周波数に変更される制御に切り替えられる。短絡期間では、アーク期間よりも高精度な制御が不要なため、制御周波数を低くすることでスイッチング素子ＴＲ１〜ＴＲ４の損失（発熱）を低減でき、特にこのＰＳＭ制御中の短絡期間ではスイッチング素子ＴＲ１〜ＴＲ４上を比較的大きな還流電流が流れることからその効果は大である。このようにＰＳＭ制御時の位相反転と短絡期間での制御周波数低減とによるスイッチング素子ＴＲ１〜ＴＲ４の損失改善に対する相乗効果が期待できる。このことは、アーク溶接用電源装置１０の長寿命化、信頼性向上に繋がる。
【００３５】
（２）インバータ回路１２に対し、出力要求が大の期間ではＰＷＭ制御が行われ、出力要求が小の期間ではＰＳＭ制御に切り替えられる。つまり、各出力要求時にそれぞれ好適なスイッチング制御に切り替えられる。
【００３６】
（３）スイッチング素子ＴＲ１〜ＴＲ４（ＴＲ５，ＴＲ６も同様）の制御周波数の切り替えはＰＳＭ制御を行っている短絡期間にのみ行うようにすれば、このＰＳＭ制御中の短絡期間では、スイッチング素子ＴＲ１〜ＴＲ４上を比較的大きな還流電流が流れ得て損失の増大も懸念されることから、スイッチング素子ＴＲ１〜ＴＲ４の損失改善を効率的に行うことができる。
【００３７】
（４）出力要求に対応して算出されるオンパルス幅Ｗｍに基づいてＰＷＭ制御とＰＳＭ制御とが簡易・適切に切り替えられる。
尚、上記実施形態は、以下のように変更してもよい。
【００３８】
・ＰＳＭ制御において、スイッチング素子ＴＲ１，ＴＲ４の間、及びスイッチング素子ＴＲ２，ＴＲ３の間での基準相と制御相との位相反転を毎制御サイクルで行ったが、２以上の制御サイクル毎や、その時々で制御サイクルを変更する等、適宜変更してもよい。
【００３９】
・ＰＳＭ制御時の短絡期間に制御周波数を低くする制御に切り替えたが、ＰＷＭ制御時の短絡期間、若しくはＰＳＭ制御時とＰＷＭ制御時の両者の短絡期間に制御周波数を低くする制御を行う態様としてもよい。
【００４０】
・ＰＳＭ制御時のオンパルス幅ＷｍをＰＷＭ制御時に用いるオンパルス幅Ｗｍの範囲の中間幅としたが、これは一例であり適宜変更してもよい。例えば、ＰＷＭ制御時に用いるオンパルス幅Ｗｍの下限幅をＰＳＭ制御時のオンパルス幅Ｗｍに用いてもよい。
【００４１】
・出力要求が大となる期間ではＰＷＭ制御、出力要求が小となる期間ではＰＳＭ制御に切り替える態様としたが、スイッチング制御を切り替えずＰＳＭ制御のみを行う態様のものに適用してもよい。
【００４２】
・制御周波数をアーク期間では５０ｋＨｚ、短絡期間では２０ｋＨｚとしたが、これは一例であり数値は適宜変更してもよい。
・電源装置１０の回路構成はこれに限らず適宜変更してもよい。例えば、補助回路１３を用いない電源装置に適用してもよい。
【符号の説明】
【００４３】
１０    アーク溶接用電源装置
１２    インバータ回路
２０    制御回路
２０ａ  制御切替部（制御切替手段）
２０ｂ  期間判定部（期間判定手段）
２０ｃ  制御周波数切替部（制御周波数切替手段）
ＴＲ１〜ＴＲ４  スイッチング素子
Ｗｍ    オンパルス幅
α      位相
【図１】
2017077582.tif 000003
【図２】
2017077582.tif 000004