(57)【要約】【課題】  装置仕様にかかわらず共通に使用することのできる回路部分の特質を生かして、印刷配線基板の設計の省力化（又は設計工数の低減）を図ること。【解決手段】  本印刷配線基板（１０４）は、少なくとも２つの回路ブロックで構成された電子回路を構成し、当該印刷配線基板の２つの外層上には、それぞれ、少なくとも一つの前記回路ブロックを構成するように電気部品が搭載され、一の前記外層上に構成される少なくとも一つの回路ブロックは、前記印刷配線基板が適用される装置の仕様に応じて個別に設計される個別設計回路ブロック（２０２等）であり、他の前記外層上に構成される少なくとも一つの回路ブロックは、前記印刷配線基板が適用される装置の仕様にかかわらず共通に用いられる共通設計回路ブロック（２０６等）である。【選択図】図３
2017147386.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２つの回路ブロックで構成された電子回路を構成する印刷配線基板であって、
当該印刷配線基板の２つの外層上には、それぞれ、少なくとも一つの前記回路ブロックを構成するように電気部品が搭載され、
一の前記外層上に構成される少なくとも一つの回路ブロックは、前記印刷配線基板が適用される装置の仕様に応じて個別に設計される個別設計回路ブロックであり、
他の前記外層上に構成される少なくとも一つの回路ブロックは、前記印刷配線基板が適用される装置の仕様にかかわらず共通に用いられる共通設計回路ブロックである、
印刷配線基板。
【請求項２】
前記他の外層上に構成された前記共通設計回路ブロックへの入力ライン及び又は当該共通設計回路ブロックからの出力ラインを構成する配線パターンが、前記印刷配線基板の基板平面の所定の位置まで延在するよう形成されている、
請求項１に記載の印刷配線板。
【請求項３】
少なくとも一つの内層を有し、
前記所定の位置が前記少なくとも一つの内層上に存在するよう構成される、
請求項２に記載の印刷配線基板。
【請求項４】
前記電子回路は制御回路であって、
前記個別設計回路ブロックは、外部から受信するセンサ信号を処理し、及び又は制御対象を駆動するための駆動信号を出力する、アナログ回路を含んだ回路ブロックであり、
前記共通設計回路ブロックは、少なくとも一つの前記個別設計回路ブロックからの信号を演算処理して、少なくとも一つの前記個別設計回路ブロックに当該演算処理の結果である信号を出力する、デジタル演算処理回路を含んだ回路ブロックである、
請求項１ないし３のいずれか一項に記載の印刷配線基板。
【請求項５】
請求項１ないし４のいずれか一項に記載の印刷配線板を備える電子装置。
【請求項６】
前記印刷配線板を収容する筐体を備え、
前記印刷配線基板は、前記一の外層上に構成された個別設計回路ブロックを構成する少なくとも一つの電子部品が、前記筐体と直接又は間接に熱的に接触するように、前記筐体に実装される、
請求項５に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷配線基板に関し、特に、回路配線パターンの設計工数を低減することのできる印刷配線基板に関する。
【０００２】
従来、電子回路を構成する印刷配線基板では、一の外層（例えば、オモテ面）に電子部品が搭載され、当該一の外層及び他の外層（例えば、ウラ面）に当該電子部品間を接続する配線パターンが形成される。また、複雑な電子回路を構成する印刷配線基板では、当該配線基板を多層構成として、例えば、オモテ面に電子部品を搭載し、ウラ面及び内層に配線層や電源層、あるいはグランド層（例えば、アナロググランド層やデジタルグランド層）を形成することで、電子回路が構成される。
【０００３】
このような印刷配線基板の設計は、当該印刷配線基板上に構成される電子回路の機能や仕様に応じて別個に独立して行わる。このため、製品間での設計の共通性や汎用性を欠きやすく、一の設計から他の設計への流用性が低いことから、設計ごとに相当な労力および時間を費やすこととなる。
【０００４】
例えば、車両に用いられる電子制御装置（ＥＣＵ、Electronic Control Unit）などの制御装置は、例えばエンジンの回転数やスロットル開度などの動作状態を表すセンサからの信号を受信して当該信号の増幅等を行う小信号処理回路と、当該小信号処理回路により処理された信号に基づいて演算処理を行い、上記スロットルを駆動するアクチュエータ等の負荷の制御量を決定する演算処理回路と、決定された制御量に従って当該負荷を駆動する駆動回路と、で構成される。
【０００５】
そして、例えば、エンジンの仕様や求められる性能、機能（例えば、アイドルストップの有無等）が異なれば、エンジンの状態を検知するセンサの数や種類、及び又はエンジンの動作を決定するアクチュエータの数や種類が変わることとなって、当該電子制御回路を構成する印刷配線基板をそれらに合わせて個別に設計することとなる。
【０００６】
しかしながら、上記電子制御装置の一部を構成する演算処理回路は、一般に、ソフトウェア・プログラムにより柔軟に動作を変更することのできるコンピュータを含んでおり、センサ信号の種類や数及び又は負荷の種類や数が変わっても、当該コンピュータにおいて実行するソフトウェア・プログラムを変更することで対応が可能であって、本来、設計の標準化、汎用化、又は共通化を行いやすいものである。
【０００７】
すなわち、上記のような制御回路においては、コンピュータを含んだ演算処理回路のような共通化可能な回路部分があるものの、当該共通化可能な回路部分と、適用製品の仕様等によって個別に設計すべき回路部分と、が混在して一つの電子回路を構成していることに起因して、印刷配線基板の全体が個別に設計されることとなっている。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
したがって、仕様（機能や要求性能等を含む）の異なる製品に対する印刷配線基板の個別設計に際し、当該印刷配線基板上に構成される電子回路に含まれた共通化可能な回路部分の特質を生かして、設計の省力化（又は設計工数の低減）を図ることができれば便宜である。
【課題を解決するための手段】
【０００９】
本発明の一の態様は、少なくとも２つの回路ブロックで構成された電子回路を構成する印刷配線基板であって、当該印刷配線基板の２つの外層上には、それぞれ、少なくとも一つの前記回路ブロックを構成するように電気部品が搭載され、一の前記外層上に構成される少なくとも一つの回路ブロックは、前記印刷配線基板が適用される装置の仕様に応じて個別に設計される個別設計回路ブロックであり、他の前記外層上に構成される少なくとも一つの回路ブロックは、前記印刷配線基板が適用される装置の仕様にかかわらず共通に用いられる共通設計回路ブロックである。
本発明の他の態様によると、前記他の外層上に構成された前記共通設計回路ブロックへの入力ライン及び又は当該共通設計回路ブロックからの出力ラインを構成する配線パターンが、前記印刷配線基板の基板平面の所定の位置まで延在するよう形成されている。
本発明の他の態様によると、少なくとも一つの内層を有し、前記所定の位置が前記少なくとも一つの内層上に存在するよう構成される。
本発明の他の態様によると、前記電子回路は制御回路であって、前記個別設計回路ブロックは、外部から受信するセンサ信号を処理し、及び又は制御対象を駆動するための駆動信号を出力する、アナログ回路を含んだ回路ブロックであり、前記共通設計回路ブロックは、少なくとも一つの前記個別設計回路ブロックからの信号を演算処理して、少なくとも一つの前記個別設計回路ブロックに当該演算処理の結果である信号を出力する、デジタル演算処理回路を含んだ回路ブロックである。
本発明の他の態様は、上記いずれかの印刷配線板を備える電子装置である。
本発明の他の態様によると、上記電子装置は、前記印刷配線板を収容する筐体を備え、前記印刷配線基板は、前記一の外層上に構成された個別設計回路ブロックを構成する少なくとも一つの電子部品が、前記筐体と直接又は間接に熱的に接触するように、前記筐体に実装される。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係る印刷配線基板が適用される電子装置の構成を示す図である。
【図２】本発明の一実施形態に係る印刷配線基板上に構成される電子回路の構成の一例を示す図である。
【図３】本発明の一実施形態に係る印刷配線基板のオモテ面及びウラ面の配線パターンの一例を示す図である。
【図４】電子回路の他の一例を示す図である。
【図５】図３に示す印刷配線基板から流用設計される、図４に示す電子回路を構成する印刷配線基板の配線パターンの一例を示す図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、本発明の実施の形態を説明する。本発明の実施形態としてここに示した印刷配線基板が用いられる電子装置は、例えば車両に搭載されて当該車両の動作の少なくとも一つを制御する電子制御装置（ECU、Electronic Control Unit）である。ただし、本発明の印刷配線基板は、これに限らず、他の用途を含め、広く一般の電子装置に同様に用いることができる。
【００１２】
図１は、本発明の一実施形態に係る印刷配線基板が適用された電子装置の構成を示す図である。図１（ａ）は本電子装置１０の上面図、図１（ｂ）は正面図、図１（ｃ）はＡＡ断面矢視図である。本電子装置１０は、導電性材料（例えば、アルミニウム等の金属や導電性樹脂）から成るベース１００ａとカバー１００ｂとがネジ１０２ａ〜１０２ｄにより固定されて構成される導電性の筐体１００と、筐体１００内に収容された印刷配線基板１０４と、を備える。
【００１３】
印刷配線基板１０４は、ネジ１０６ａ〜１０６ｄによりベース１００ａに固定されており、図１（ｃ）の図示上側の面（以下、オモテ面）に電気部品１０８ａ、１０８ｂを含む電気部品が搭載され、図示下側の面（以下、ウラ面）に電気部品１１０を含む電気部品が搭載されて、全体として電子回路を構成している。
【００１４】
筐体１００を構成するカバー１００ｂの一部には、例えば発熱部品である電気部品１０８ａ、１０８ｂから発生する熱を放熱するためのラジエータ１１２が設けられている。電気部品１０８ａ、１０８ｂとカバー１００ｂとの熱的な接触は、電気部品１０８ａ、１０８ｂとカバー１００ｂとが物理的に接触することにより直接的に、又は電気部品１０８ａ、１０８ｂとカバー１００ｂとの間に例えば放熱用グリス（不図示）を充填することにより間接的に、行うものとすることができる。
【００１５】
また、印刷配線基板１０４には、当該印刷配線基板１０４が構成する電子回路を外部の装置やデバイスに接続するためのコネクタ１１４が、筐体１００から外部へ突き出た状態となるように搭載されている。なお、本明細書において「接続」とは、特にことわりのない限り、電気的に直流的に接続されることを意味するものとする。
【００１６】
電気部品１０８ａ、１０８ｂ、１１０等を用いて印刷配線基板１０４上に構成される電子回路は、電子装置１０の仕様（機能や、要求される性能や特性を含む）（以下、同じ）に応じて個別に設計される個別設計回路ブロック、及び電子装置１０の仕様にかかわらず共通に用いられる共通設計回路ブロック、の２種類の回路ブロックで構成されている。
【００１７】
図２は、印刷配線基板１０４上に構成される電子回路の構成の一例を示す図である。図示の電子回路２００は、２つの個別設計回路ブロック２０２及び２０４と、２つの共通設計回路ブロック２０６及び２０８と、により構成されている。
【００１８】
ここで、個別設計回路ブロック２０２は、例えば、電子制御装置である電子装置１０が制御する制御対象の状態を検知するセンサ（不図示）からのセンサ信号の処理（例えば、当該信号の増幅、ノイズ除去、アナログ／デジタル変換など）を行うアナログ回路を含んだ小信号処理回路ブロックである。また、個別設計回路ブロック２０４は、一の制御対象（不図示）を駆動するための負荷駆動信号を出力するアナログ回路を含んだ負荷駆動回路ブロックであり、例えば負荷駆動用のMOS-FET等のパワートランジスタである電気部品１０８ａ、１０８ｂを含む。
【００１９】
共通設計回路ブロック２０６は、例えば電源回路ブロックであり、コネクタ１１４を介して外部から供給される電源電圧Vccを、小信号処理回路用の電源電圧Vs及び論理回路（デジタル回路）用の電源電圧Vdに変換して出力する。共通設計回路ブロック２０６は、また、小信号処理回路用のグランドラインであるシグナルグランドGs、及び論理回路（デジタル回路）用のグランドラインであるデジタルグランドGdも提供する。すなわち、共通設計回路ブロック２０６は、Vs、Vd、Gs、Gdをそれぞれ提供する４つの出力ライン２１０ａ、２１０ｂ、２１０ｃ、２１０ｄで構成される出力ライン群２１０を有する。
【００２０】
Vs及びGsは、小信号処理回路ブロックである個別設計回路ブロック２０２に供給され、一方、Vd、Gdは、個別設計回路ブロック２０２、２０４、及び共通設計回路ブロック２０８に供給される。
【００２１】
共通設計回路ブロック２０８は、例えば、個別設計回路ブロック２０２からの信号を演算処理して個別設計回路ブロック２０４に当該演算処理の結果である信号を出力するデジタル演算処理回路を含んだ演算処理回路ブロックである。共通設計回路ブロック２０８は、例えば、ソフトウェア・プログラムに基づいて演算処理を行うマイクロコンピュータである電気部品１１０を含んでいる。
【００２２】
また、共通設計回路ブロック２０８は、処理されたセンサ信号等を受信する６本の入力ライン２１２ａ、２１２ｂ、２１２ｃ、２１２ｄ、２１２ｅ、２１２ｆで構成される入力ライン群２１２と、演算処理の結果である信号等を出力する６本の出力ライン２１４ａ、２１４ｂ、２１４ｃ、２１４ｄ、２１４ｅ、２１４ｆで構成される出力ライン群２１４と、を有する。これらの入力ライン群２１２及び出力ライン群２１４は、例えば、マイクロコンピュータである電気部品１１０のＩ／Ｏポートに含まれる複数の入力ポート及び複数の出力ポートにそれぞれつながるラインで構成される。
【００２３】
図２に示す電子回路２００では、小信号処理回路ブロックである個別設計回路ブロック２０２の出力ラインが、共通設計回路ブロック２０８の入力ライン群２１２の図示上から１番目の入力ライン２１２ａに接続されている。演算処理回路ブロックである共通設計回路ブロック２０８は、入力ライン２１２ａから入力された信号を演算処理して、出力ライン群２１４の図示上から１番目の出力ライン２１４ａに当該演算処理の結果を示す信号を出力する。そして、当該演算処理の結果を示す信号は、当該出力ライン２１４ａを介して、個別設計回路ブロック２０４に入力される。演算処理回路ブロックである共通設計回路ブロック２０８は、また、コネクタ１１４を介して外部の装置と３本の通信線により通信を行う。
【００２４】
負荷駆動回路ブロックである個別設計回路ブロック２０４は、出力ライン２１４ａを介して入力された信号に基づき、負荷駆動信号を生成し、当該負荷駆動信号をコネクタ１１４を介して外部へ出力する。
【００２５】
なお、本実施形態に示す個別設計回路ブロック及び共通設計回路ブロックは一例であって、個別設計回路ブロックは、電子装置１０の仕様に応じて個別に設計される限りにおいてデジタル回路を含むものとすることができ、また、共通設計回路ブロックは、電子装置１０の仕様にかかわらず共通に用いられ得る限り、アナログ回路を含むものとすることができる。
【００２６】
図２に示す電子回路２００は、印刷配線基板１０４上に構成される。より具体的には、印刷配線基板１０４の２つの外層上に、それぞれ、少なくとも一つの前記回路ブロックを構成するように電気部品が搭載される。本実施形態では、特に、印刷配線基板１０４の一方の外層（例えば、オモテ面（すなわち、図１（ｃ）の図示上側の面））上に、個別設計回路ブロック２０２、２０４を構成するように当該個別設計回路ブロック２０２、２０４を構成する電気部品が搭載され、印刷配線基板１０４の他方の外層（例えば、ウラ面（すなわち、図１（ｃ）の図示下側の面））上に、共通設計回路ブロック２０６、２０８を構成するように当該共通設計回路ブロック２０６、２０８を構成する電気部品が搭載されている。
【００２７】
これにより、共通設計回路ブロック２０６、２０８が構成された印刷配線基板１０４の他方の外層（以下、ウラ面という）は、電子装置１０の仕様から独立した共通設計（すなわち、仕様の異なる種々装置に対して共通に使用することのできるパターン設計）が可能となる。
【００２８】
さらに、本実施形態では、後述するように、印刷配線基板１０４のウラ面に構成された共通設計回路ブロック２０６の出力ライン２１０ａ〜１２０ｃ、並びに共通設計回路ブロック２０８の入力ライン２１２ａ〜２１２ｆ及び出力ライン２１４ａ〜２１４ｆを構成する配線パターン（すなわち、後述する出力ライン３００ａ〜３００ｃ、入力ライン３１０ａ〜３１０ｆ、出力ライン３１４ａ〜３１４ｆ）が、それぞれ、前記印刷配線基板１０４の基板平面上の、予め定めた所定の位置まで延在するよう形成されている。
【００２９】
そして、共通設計回路ブロック２０６と個別設計回路ブロック２０２、２０４との間、及び、共通設計回路ブロック２０８の入力ライン及び出力ラインと個別設計回路ブロック２０２及び２０４との間が、それぞれ、対応する配線パターンが延在する上記所定の位置に設けられたビアを介して接続される。
【００３０】
図３は、印刷配線基板１０４のオモテ面及びウラ面の配線パターンの一例を示す図である。図３（ａ）は、印刷配線基板１０４のオモテ面の配線パターンの一例を示す図であり、図３（ｂ）は、印刷配線基板１０４のウラ面の配線パターンの一例を示す図である。なお、オモテ面の配線パターンとウラ面の配線パターンとの間の相互の位置関係の理解を容易にするため、図３（ｂ）には、印刷配線基板１０４のウラ面をオモテ面側から透視した図（透視図）を実線で示している。したがって、印刷配線基板１０４のウラ面から見た実際の配線パターンは、図３（ｂ）の図を上下反転又は左右反転した配線パターンとなる点に留意されたい。
【００３１】
図３（ｂ）に示すウラ面には、共通設計回路ブロック２０６、２０８が構成されている。電源回路ブロックである共通設計回路ブロック２０６は、コネクタ１１４のVccピンの一つ及びGNDピンの一つに接続されて、外部電源から電源電圧Vccとグランド電位GNDを得ている。特に、共通設計回路ブロック２０６の出力ライン群２１０を構成するVs、Vd、Gs、Gdの４つの出力ライン２１０ａ〜２１０ｄにそれぞれ対応する出力ライン３００ａ、３００ｂ、３００ｃ、３００ｄは、それぞれ、印刷配線基板１０４の基板面上の予め定められた所定の位置に配された電源パターン３０２、３０４、及びグランドパターン３０６、３０８に接続されている。すなわち、電源パターン３０２、３０４、及びグランドパターン３０６、３０８が配されたそれぞれの位置（又は領域）は、Vs、Vd、Gs、Gdの４つの出力ライン３００ａ、３００ｂ、３００ｃ、３００ｄが延在するそれぞれの所定の位置に対応する。
【００３２】
また、共通設計回路ブロック２０８は、電源パターン３０４及びグランドパターン３０８に接続されており、これにより、それぞれ電源電圧Vd及びグランド電位Gdを取得する。さらに、共通設計回路ブロック２０８は、３本の通信線が、コネクタ１１４の対応する３本のピンに接続されている。
【００３３】
特に、演算処理回路ブロックである共通設計回路ブロック２０８の入力ライン群２１２を構成する６つの入力ライン２１２ａ〜２１２ｆにそれぞれ対応する入力ライン３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ、３１０ｆは、それぞれ、印刷配線基板１０４の基板面上の予め定められた所定の位置に配された例えばランド３１２ａ、３１２ｂ、３１２ｃ、３１２ｄ、３１２ｅ、３１２ｆまで延在するように、配線パターンが形成されている。
【００３４】
また、共通設計回路ブロック２０８の出力ライン群２１４を構成する６つの出力ライン２１４ａ〜２１４ｆにそれぞれ対応する出力ライン３１４ａ、３１４ｂ、３１４ｃ、３１４ｄ、３１４ｅ、３１４ｆは、それぞれ、印刷配線基板１０４の基板面上の予め定められた所定の位置に配された例えばランド３１６ａ、３１６ｂ、３１６ｃ、３１６ｄ、３１６ｅ、３１６ｆまで延在するように、配線パターンが形成されている。
【００３５】
すなわち、ランド３１２ａ〜３１２ｆが配された印刷配線基板１０４上のそれぞれの位置は、共通設計回路ブロック２０８の６つの入力ライン３１０ａ〜３１０ｆが延在するそれぞれの所定の位置に対応し、ランド３１６ａ〜３１６ｆが配された印刷配線基板１０４上のそれぞれの位置は、共通設計回路ブロック２０８の６つの出力ライン３１４ａ〜３１４ｆが延在するそれぞれの所定の位置に対応する。
【００３６】
一方、図３（ａ）に示す印刷配線基板１０４のオモテ面には、個別設計回路ブロック２０２、２０４が構成されている。特に、本実施形態では、印刷配線基板１０４のウラ面に構成された共通設計回路ブロック２０６の出力ライン３００ａ〜３００ｄが延在する所定の位置（すなわち、電源パターン３０２、３０４、グランドパターン３０６、３０８）、共通設計回路ブロック２０８の入力ライン３１０ａ〜３１０ｆが延在する所定の位置（すなわち、ランド３１２ａ〜３１２ｆの位置）、及び共通設計回路ブロック２０８の出力ライン３１４ａ〜３１４ｆが延在する所定の位置（すなわち、ランド３１６ａ〜３１６ｆ）において、個別設計回路ブロック２０２、２０４と、共通設計回路ブロック２０６、２０８と、の必要な接続が行われるように、印刷配線基板１０４のオモテ面のパターンが形成されている。
【００３７】
すなわち、図３（ａ）に示すように、個別設計回路ブロック２０２の電源配線パターン３２０、３２２及びグランド配線パターン３２４、３２６と、電源回路ブロックである共通設計回路ブロック２０６から出力されるVs、Vd、Gs、Gdとの接続が、電源パターン３０２、３０４及びグランドパターン３０６、３０８（すなわち、共通設計回路ブロック２０６の出力ライン３００ａ、３００ｂ、及び３００ｃ、３００ｄが延在する所定の位置）に設けられたビア３３０、３３２、及び３３４、３３６により行われる。同様に、個別設計回路ブロック２０４の電源配線パターン３４０及びグランド配線パターン３４２と、電源回路ブロックである共通設計回路ブロック２０６から出力されるVd、Gdとの接続は、電源パターン３０４及びグランドパターン３０８に設けられたビア３４４及び３４６により行われる。
【００３８】
また、小信号処理回路ブロックである個別設計回路ブロック２０２の出力ライン３５０と、演算処理回路ブロックである共通設計回路ブロック２０８の入力ライン３１０ａ（図２の入力ライン２１２ａに対応する）との接続は、ランド３１２ａの位置（すなわち、入力ライン３１０ａが延在する所定の位置）に設けられたビア３５２により行われる。同様に、負荷駆動回路ブロックである個別設計回路ブロック２０４の入力ライン３５４と、演算処理回路ブロックである共通設計回路ブロック２０８の出力ライン３１４ａ（図２の出力ライン２１４ａに対応する）との接続は、ランド３１６ａの位置（すなわち、出力ライン３１４ａが延在する所定の位置）にビア３５６を設けることにより行われる。
【００３９】
上記の構成を有する印刷配線基板１０４は、そのウラ面に、電子装置１０の仕様等にかかわらず共通に用いられる共通設計回路ブロック２０６、２０８のみが搭載され、オモテ面に搭載された個別設計回路ブロック２０２、２０４と接続することが必要となり得る共通設計回路ブロック２０６の出力ライン３００ａ、３００ｂ、及び３００ｃ、３００ｄ、並びに共通設計回路ブロック２０８の入力ライン３１０ａ〜３１０ｆ及び出力ライン３１４ａ〜３１４ｆが、それぞれ、印刷配線基板１０４の基板面上の予め定められた所定の位置（すなわち、電源パターン３０２、３０４、グランドパターン３０６、３０８、ランド３１２ａ〜３１２ｆ、ランド３１６ａ〜３１６ｆの位置）まで延在するように、配線パターンが形成されている。
【００４０】
このため、印刷配線基板１０４のウラ面の配線パターンを、電子装置１０の仕様等に関わらず共通して用いられる共通パターンとして設計しておき、印刷配線基板１０４のオモテ面の配線パターンのみを、個別設計回路ブロックの設計内容に併せて個別に設計するものとすることができる。その結果、ウラ面の共通パターンを設計した後は、電子装置１０の仕様変更を行う場合や、他の仕様に従う電子装置を設計する際に、当該共通設計パターンを流用しつつオモテ面（個別設計回路ブロックが搭載される面）のパターン設計のみを行うことで、印刷配線基板の設計工数を低減し又はその設計の省力化を図ることができる。
【００４１】
さらに、個別設計回路ブロック２０４、４０６、４０８である負荷制御回路ブロックは、一般に、出力トランジスタ等の発熱部品（本実施形態では、電気部品１０８ａ、１０８ｂ）を含むので、本実施形態のように印刷配線基板１０４の一の外層であるオモテ面に個別設計回路ブロック２０４等を搭載するものとして、例えば図１に示すように、オモテ面に搭載された発熱部品１０８ａ、１０８ｂを、筺体のカバー１００ｂに放熱するものとすれば、効率良く放熱を行うことができる。また、例えば電子装置１０の仕様変更や他の仕様に従う電子装置を設計する場合に、オモテ面における負荷制御回路ブロックの搭載位置が異なるものとなった場合でも、ベース１００ａの設計を変更することなく、ラジエータ１１２の位置を変更したカバー１００ｂのみを設計すればよいので、筺体１００の設計工数も低減される。
【００４２】
以下、図３（ｂ）に示す共通設計パターンを流用することにより設計される印刷配線基板について説明する。
図４は、電子回路の他の一例を示す図である。本電子回路４００は、例えば、電子装置１０の仕様変更等に伴って図２に示す電子回路２００を設計変更したもの、又は電子装置１０と異なる仕様に従う他の電子装置用として設計されたものであり得る。図４において、図２に示す電子回路における構成要素と同様の構成要素については、図２に示す符号と同じ符号を用いるものとし、上述した図２についての説明を援用する。
【００４３】
図４に示す電子回路４００は、図２に示す電子回路２００と同様に、電源回路ブロックである共通設計回路ブロック２０６と、演算処理回路ブロックである共通設計回路ブロック２０８とを有する。ただし、電子回路２００が一つの小信号処理回路ブロックである個別設計回路ブロック２０２と一つの負荷駆動回路ブロックである個別設計回路ブロック２０４とを含むのに対し、電子回路４００では、二つの小信号処理回路ブロックである個別設計回路ブロック４０２、４０４と、二つの負荷駆動回路ブロックである個別設計回路ブロック４０６、４０８と、を有する。
【００４４】
二つの小信号処理回路ブロックである個別設計回路ブロック４０２、４０４は、例えば、それぞれ相異なる二つのセンサ（不図示）からのセンサ信号１及び２をそれぞれ受信し及び処理して、それらの処理の結果を、演算処理回路ブロックである共通設計回路ブロック２０８にそれぞれ出力する。
【００４５】
演算処理回路ブロックである共通設計回路ブロック２０８は、２つのセンサ信号についての処理結果を二つの個別設計回路ブロック４０２、４０４からそれぞれ受信して演算処理を行い、当該演算処理の結果を示す信号として２つの制御負荷（不図示）のそれぞれについての制御量を示す信号を、２つの負荷駆動回路ブロックである個別設計回路ブロック４０６、４０８へそれぞれ出力する。
【００４６】
ここで、二つの個別設計回路ブロック４０２、４０４からの出力信号（すなわち、処理されたセンサ信号）は、それぞれ、共通設計回路ブロック２０８の入力ライン２１２ａ及び２１２ｂに入力される。また、共通設計回路ブロック２０８が出力する演算処理の結果を示す２つの信号は、それぞれ、出力ライン２１４ａ及び２１４ｂから出力されて、個別設計回路ブロック４０６、４０８へ入力される。
【００４７】
図５は、図４に示す電子回路４００を構成する印刷配線基板５００の配線パターンの一例を示す図であり、当該印刷配線基板５００は、図３（ｂ）に示す共通設計パターンを流用して設計される。図５（ａ）は、印刷配線基板５００のオモテ面の配線パターンを示す図、図５（ｂ）は、そのウラ面の配線パターンを示す図である。図５（ｂ）において、図３（ｂ）に示す構成要素と同じ構成要素については、図３（ｂ）と同じ符号を用いるものとし、上述した図３（ｂ）についての説明を援用するものとする。なお、図５（ｂ）では、図３（ｂ）と同様に、印刷配線基板５００のウラ面をオモテ面側から透視して見た図（透視図）を実線で示している。したがって、印刷配線基板５００のウラ面から見た実際の配線パターンは、図５（ｂ）に示す配線パターンを上下反転又は左右反転したパターンとなる点に留意されたい。また、図５に記載の配線パターンのうち、他の配線パターンを跨ぐように交差する配線パターンの部分は、公知技術に従って構成される（例えば、他の配線層に設けられた配線パターンにビアを介して接続されて迂回するように構成される）ものとする。
【００４８】
印刷配線基板１０４と同様に、印刷配線基板５００のオモテ面には、個別設計回路ブロック（すなわち、個別設計回路ブロック４０２〜４０８）が形成され、印刷配線基板５００のウラ面には、共通設計回路ブロックのみ（すなわち、共通設計回路ブロック２０６、２０８）が形成されている。
【００４９】
そして、図５（ｂ）に示す印刷配線基板５００のウラ面には、図３（ｂ）と同じ配線パターン（共通配線パターン（又は共通設計パターン）として、図３に示す印刷配線基板１０４から流用された配線パターン）が形成されている。
【００５０】
一方、図５（ａ）に示すオモテ面は、図３（ａ）とは異なり、二つの小信号処理回路ブロックである個別設計回路ブロック４０２及び４０４と、二つの負荷駆動回路ブロック４０６及び４０８と、が形成されている。ただし、これらの個別設計回路ブロック４０２〜４０８と、ウラ面の共通設計回路ブロック２０６、２０８との接続は、図３（ａ）と同様に、共通設計回路ブロック２０６、２０８の入力ライン及び又は出力ラインが延在する所定の位置においてビアを設けることで行われる。
【００５１】
より具体的には、個別設計回路ブロック４０２は、電源回路ブロックである共通設計回路ブロック２０６から出力されるVs、Vd、Gs、Gdの各出力ライン３００ａ〜３００ｄとの接続が、電源パターン３０２、３０４及びグランドパターン３０６、３０８（すなわち、共通設計回路ブロック２０６の出力ライン３００ａ〜３００ｄが延在する所定の位置）に設けられたビア５３０ａ、５３２ａ、及び５３４ａ、５３６ａを介して行われる。
【００５２】
また、個別設計回路ブロック４０４は、共通設計回路ブロック２０６から出力されるVs、Vd、Gs、Gdの各出力ライン３００ａ〜３００ｄとの接続が、電源パターン３０２、３０４及びグランドパターン３０６、３０８（すなわち、共通設計回路ブロック２０６の出力ライン３００ａ〜３００ｄが延在する所定の位置）に設けられたビア５３０ｂ、５３２ｂ、及び５３４ｂ、５３６ｂを介して行われる。
【００５３】
同様に、個別設計回路ブロック４０６は、共通設計回路ブロック２０６から出力されるVd、Gdの出力ライン３００ｂ、３００ｄとの接続が、電源パターン３０４及びグランドパターン３０８（すなわち、共通設計回路ブロック２０６の出力ライン３００ｂ、３００ｄが延在する所定の位置）に設けられたビア５４４ａ及び５４６ａにより行われる。また、個別設計回路ブロック４０８は、共通設計回路ブロック２０６から出力されるVd、Gdの出力ライン３００ｂ、３００ｄとの接続が、電源パターン３０４及びグランドパターン３０８（すなわち、共通設計回路ブロック２０６の出力ライン３００ｂ、３００ｄが延在する所定の位置）に設けられたビア５４４ｂ及び５４６ｂにより行われる。
【００５４】
さらに、小信号処理回路ブロックである個別設計回路ブロック４０２、４０４の出力ライン５５０ａ、５５０ｂと、演算処理回路ブロックである共通設計回路ブロック２０８の入力ライン３１０ａ、３１０ｂ（それぞれ、図４の入力ライン２１２ａ、２１２ｂに対応する）との接続は、ランド３１２ａ、３１２ｂの位置（すなわち、入力ライン３１０ａ、３１０ｂが延在する所定の位置）に対応する位置に設けられたビア５４２ａ、５４２ｂにより行われる。
【００５５】
また、負荷駆動回路ブロックである個別設計回路ブロック４０６、４０８の入力ライン５５４ａ、５５４ｂと、演算処理回路ブロックである共通設計回路ブロック２０８の出力ライン３１４ａ、３１４ｂ（それぞれ、図４の出力ライン２１４ａ、２１４ｂに対応する）との接続は、ランド３１６ａ、３１６ｂの位置（すなわち、出力ライン３１４ａ、３１４ｂが延在する所定の位置）に対応する位置にビア５５６ａ、５５６ｂを設けることにより行われる。
【００５６】
このように、電子回路２００を構成する印刷配線基板１０４のウラ面に用いた共通設計回路ブロック２０６、２０８についての配線パターンを共通設計パターンとして流用して、電子回路２００とは異なる個別設計回路ブロック４０２〜４０８を備える電子回路４００を構成するための印刷配線基板５００を設計することができる。すなわち、印刷配線基板５００の設計に際しては、個別設計回路ブロック４０２〜４０８を搭載するオモテ面のパターン設計のみを行えばよいので、当該印刷配線基板５００の設計工数を低減することができる。
【００５７】
以上、説明したように、本実施形態に係る印刷配線基板１０４では、当該印刷配線基板１０４の一の外層（例えば、オモテ面）上に、当該印刷配線基板１０４が適用される電子装置１０の仕様に応じて個別に設計される個別設計回路ブロック２０２、２０４を構成するように電気部品を搭載し、他の外層（例えば、ウラ面）上に、電子装置１０の仕様にかかわらず共通に用いられる共通設計回路ブロック２０６、２０８を構成するように電気部品を搭載する。これにより、共通設計回路ブロック２０６、２０８が搭載された上記他の外層の配線パターンを共通設計パターンとして他の印刷配線基板（例えば、印刷配線基板５００）に流用することで、当該他の印刷配線基板の設計工数を低減し又は当該設計の省力化を図ることができる。
【００５８】
なお、上述した実施形態では、共通設計回路ブロック（２０８等）の入力ライン及び出力ラインが延在する所定の位置（ランド３１２ａ等）を、当該共通設計回路ブロックが構成された印刷配線基板のウラ面に構成するものとしたが、これに限らず、例えば印刷配線基板が少なくとも一つの内層を含むものとし、少なくとも一つの内層上に上記所定の位置（ランド３１２ａ等）が存在するものとしても良い。この場合、必ずしも上記所定の位置のすべてが一の内層上に存在する必要はなく、複数の所定の位置が、複数の内層上に分散して存在するものとしてもよい。また、これらの場合には、共通設計回路ブロックが搭載された一の外層、及び上記所定の位置が存在する少なくとも一つの内層の、それぞれ層における配線パターンを、全体として他の印刷配線基板の設計に流用可能な共通設計パターンとして用いることができる。
【００５９】
また、上述した実施形態では、印刷配線基板１０４のオモテ面に搭載された個別設計回路ブロック（２０４等）の入力ラインや出力ラインが、当該オモテ面に配された配線パターンにより、共通設計回路ブロック（２０８等）の入力ライン及び出力ラインが延在する所定の位置（ランド３１２ａ等）まで引き回される構成としたが、これに限らず、例えば印刷配線基板が少なくとも一つの内層を含むものとし、個別設計回路ブロック（２０４等）の入力ラインや出力ラインが少なくとも一つの内層を介して上記所定の位置（ランド３１２ａ等）に接続されるものとすることができる。
【符号の説明】
【００６０】
１０・・・電子装置、１００・・・筐体、１００ａ・・・カバー、１００ｂ・・・ベース、１０４、５００・・・印刷配線基板、１０８あ、１０８ｂ、１１０・・・電気部品、１１２・・・ラジエータ、１１４・・・コネクタ、２００、４００・・・電子回路、２０２、２０４、４０２、４０４、４０６、４０８・・・個別設計回路ブロック、２０６、２０８・・・共通設計回路ブロック。
【図１】
2017147386.tif 000003
【図２】
2017147386.tif 000004
【図３】
2017147386.tif 000005
【図４】
2017147386.tif 000006
【図５】
2017147386.tif 000007