(57)【要約】【課題】ダイヤフラム部の厚さを薄くせずに良好な検出感度が得られる多層配線構造を有する圧力センサを提供する。【解決手段】ダイヤフラム部１ａと、ダイヤフラム部１ａの周辺を囲むように上面を共通して連続し、ダイヤフラム部１ａよりも厚い支持部１ｂで凹部形状をなす半導体基板１と、ダイヤフラム部１ａに設けられた圧力検出素子１２，１４と、ダイヤフラム部１ａ及び支持部１ｂ上に配置された層間絶縁膜２と、支持部１ｂの上方となる層間絶縁膜２上に選択的に配置された第１配線層Ｍ１１，Ｍ１２と、第１配線層Ｍ１１，Ｍ１２を覆うように選択的に配置された配線間絶縁膜４と、配線間絶縁膜４上に選択的に配置された第２配線層Ｍ２１，Ｍ２２と、ダイヤフラム部１ａを含む全面に、第２配線層Ｍ２１，Ｍ２２を覆うように設けられ、周辺部よりもダイヤフラム部１ａの上方となる中央部の表面が低い凹部を有するパッシベーション膜５とを備える。【選択図】図２
2017142175.tif 000002
【特許請求の範囲】
【請求項１】
ダイヤフラム部と、前記ダイヤフラム部の周辺を囲むように上面を共通して連続し、前記ダイヤフラム部よりも厚い支持部で凹部形状をなす半導体基板と、
前記ダイヤフラム部に設けられた圧力検出素子と、
前記ダイヤフラム部及び前記支持部上に配置された層間絶縁膜と、
前記支持部の上方となる前記層間絶縁膜上に選択的に配置された第１配線層と、
前記第１配線層を覆うように選択的に配置された配線間絶縁膜と、
前記配線間絶縁膜上に選択的に配置された第２配線層と、
前記ダイヤフラム部を含む全面に、前記第２配線層を覆うように設けられ、周辺部の表面よりも前記ダイヤフラム部の上方となる中央部の表面が低い凹部を備えたパッシベーション膜と、
を備えることを特徴とする圧力センサ。
【請求項２】
前記ダイヤフラム部の上方の前記層間絶縁膜と前記パッシベーション膜との間に配置された導電層を更に備えることを特徴とする請求項１に記載の圧力センサ。
【請求項３】
前記ダイヤフラム部の上方の前記前記層間絶縁膜と前記パッシベーション膜とが互いに接していることを特徴とする請求項１に記載の圧力センサ。
【請求項４】
半導体基板の中央に拡散層を形成してセンサ領域を定義する工程と、
前記半導体基板上の前記センサ領域及び前記センサ領域を囲む周辺領域に、層間絶縁膜を形成する工程と、
前記層間絶縁膜上の前記センサ領域に導電層を、前記周辺領域に第１配線層を形成する工程と、
前記導電層及び前記第１配線層を覆うように配線間絶縁膜を形成する工程と、
前記配線間絶縁膜上の前記周辺領域に第２配線層を形成する工程と、
前記導電層上の前記配線間絶縁膜を選択的に除去する工程と、
前記センサ領域を含む全面に、前記第２配線層を覆い、前記センサ領域の表面が前記周辺領域の表面よりも低い凹部を有するようにパッシベーション膜を形成する工程と、
前記半導体基板の前記センサ領域の裏面側を選択的に除去して、ダイヤフラム部を形成する工程と、
を含み、前記拡散層を圧力検出素子として用いることを特徴とする圧力センサの製造方法。
【請求項５】
前記パッシベーション膜を形成する工程は、前記導電層と接するように前記パッシベーション膜を形成することを特徴とする請求項４に記載の圧力センサの製造方法。
【請求項６】
前記センサ領域の前記配線間絶縁膜を選択的に除去する工程の後に、前記導電層を除去する工程を更に含み、
前記パッシベーション膜を形成する工程は、前記センサ領域の前記層間絶縁膜と接するように前記パッシベーション膜を形成することを特徴とする請求項４に記載の圧力センサの製造方法。
【請求項７】
前記パッシベーション膜は、ＣＶＤ法により形成することを特徴とする請求項４〜６のいずれか１項に記載の圧力センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する圧力センサ及びその製造方法に関する。
【背景技術】
【０００２】
従来、ダイヤフラム部に圧力検出部を設け、ダイヤフラム部の周辺に多層配線構造を有する圧力センサの構造が知られている（特許文献１参照。）。特許文献１に記載の圧力センサのように多層配線構造にすると、ダイヤフラム部上の絶縁部の膜厚が厚くなり、検出感度が悪くなる場合がある。このため、ダイヤフラム部の膜厚を薄くする必要があるが、薄くしようとすると加工が困難である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−０７７７４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、ダイヤフラム部の厚さを薄くせずに良好な検出感度が得られる多層配線構造を有する圧力センサ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様は、（ａ）ダイヤフラム部と、ダイヤフラム部の周辺を囲むように上面を共通して連続し、ダイヤフラム部よりも厚い支持部で凹部形状をなす半導体基板と、（ｂ）ダイヤフラム部に設けられた圧力検出素子と、（ｃ）ダイヤフラム部及び支持部上に配置された層間絶縁膜と、（ｄ）支持部の上方となる層間絶縁膜上に選択的に配置された第１配線層と、（ｅ）第１配線層を覆うように選択的に配置された配線間絶縁膜と、（ｆ）配線間絶縁膜上に選択的に配置された第２配線層と、（ｇ）ダイヤフラム部を含む全面に、第２配線層を覆うように設けられ、周辺部の表面よりもダイヤフラム部の上方となる中央部の表面が低い凹部を備えたパッシベーション膜とを備えた圧力センサであることを要旨とする。
【０００６】
本発明の他の態様は、（ａ）半導体基板の中央に拡散層を形成してセンサ領域を定義する工程と、（ｂ）半導体基板上のセンサ領域及びセンサ領域を囲む周辺領域に、層間絶縁膜を形成する工程と、（ｃ）層間絶縁膜上のセンサ領域に導電層を、周辺領域に第１配線層を形成する工程と、（ｄ）導電層及び第１配線層を覆うように配線間絶縁膜を形成する工程と、（ｅ）配線間絶縁膜上の周辺領域に第２配線層を形成する工程と、（ｆ）導電層上の配線間絶縁膜を選択的に除去する工程と、（ｇ）センサ領域を含む全面に、第２配線層を覆い、センサ領域の表面が周辺領域の表面よりも低い凹部を有するようにパッシベーション膜を形成する工程と、（ｈ）半導体基板のセンサ領域の裏面側を選択的に除去して、ダイヤフラム部を形成する工程とを含み、拡散層を圧力検出素子として用いる圧力センサの製造方法であることを要旨とする。
【発明の効果】
【０００７】
本発明によれば、ダイヤフラム部の厚さを薄くせずに良好な検出感度が得られる多層配線構造を有する圧力センサ及びその製造方法を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施の形態に係る圧力センサの一例の平面図である。
【図２】図１のＡ−Ａ方向から見た圧力センサの一例の断面図である。
【図３】図３（ａ）及び図３（ｂ）は、第１の実施の形態に係る圧力センサの製造方法の一例を説明するための工程断面図である。
【図４】図４（ａ）及び図４（ｂ）は、第１の実施の形態に係る圧力センサの製造方法の一例を説明するための図３（ａ）及び図３（ｂ）に引き続く工程断面図である。
【図５】図５（ａ）及び図５（ｂ）は、第１の実施の形態に係る圧力センサの製造方法の一例を説明するための図４（ａ）及び図４（ｂ）に引き続く工程断面図である。
【図６】図６（ａ）及び図６（ｂ）は、第１の実施の形態に係る圧力センサの製造方法の一例を説明するための図５（ａ）及び図５（ｂ）に引き続く工程断面図である。
【図７】図７（ａ）及び図７（ｂ）は、第１の実施の形態に係る圧力センサの製造方法の一例を説明するための図６（ａ）及び図６（ｂ）に引き続く工程断面図である。
【図８】第１の実施の形態に係る圧力センサの製造方法の一例を説明するための図７（ａ）及び図７（ｂ）に引き続く工程断面図である。
【図９】本発明の第２の実施の形態に係る圧力センサの一例の断面図である。
【図１０】本発明の第３の実施の形態に係る圧力センサの一例の断面図である。
【図１１】比較例に係る圧力センサの断面図である。
【発明を実施するための形態】
【０００９】
本発明の第１〜第３の実施の形態を図面を参照して説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。更に、以下に示す実施の形態は、本発明の技術的思想を具体化するための圧力センサを例示するものであって、本発明の技術的思想は、構成部品の材質や、それらの形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
【００１０】
また、本明細書において、「上側」「下側」等の「上」「下」の定義は、図示した断面図上の単なる表現上の問題であって、例えば、圧力センサの方位を反時計回りに９０°変えて観察すれば「上」「下」の称呼は「左」「右」になり、１８０°変えて観察すれば「上」「下」の称呼の関係は逆になることは勿論である。
【００１１】
（第１の実施の形態）
本発明の第１の実施の形態に係る圧力センサは、図１及び図２に示すように、中央部に位置するセンサ領域Ｒ１と、センサ領域Ｒ１の周辺に配置された周辺領域（回路形成領域）Ｒ２とを備える。センサ領域Ｒ１には、圧力検出素子１１〜１４が設けられる。周辺領域Ｒ２には、図示を省略するが、圧力検出素子１１〜１４からの検出信号を読み出す制御回路等が形成されている。
【００１２】
第１の実施の形態に係る圧力センサは、図２に示すように、シリコン（Ｓｉ）等の半導体基板１を備える。半導体基板１は、ダイヤフラム部１ａと、ダイヤフラム部１ａを囲むように上面を共通として連続し、ダイヤフラム部１ａよりも厚い支持部１ｂで凹部形状をなす。ダイヤフラム部１ａはセンサ領域Ｒ１に位置し、支持部１ｂは周辺領域Ｒ２に位置する。ダイヤフラム部１ａは、半導体基板１の裏面側を台形状（メサ型）等に除去して形成されている。ダイヤフラム部１ａの厚さＴ１は例えば２０μｍ〜５０μｍ程度であり、圧力センサの種類等に応じて適宜設定可能である。
【００１３】
ダイヤフラム部１ａの上部には、図１に示すように、圧力検出素子１１〜１４が設けられている。圧力検出素子１１〜１４は、例えば拡散抵抗（ピエゾ抵抗）等で構成できる。図示を省略するが、圧力検出素子１１〜１４のそれぞれには配線パターンが接続されて、圧力検出素子１１〜１４はホイートストンブリッジ接続されている。
【００１４】
図１では、ダイヤフラム部１ａ及び圧力検出素子１１〜１４の位置を破線で模式的に示している。ダイヤフラム部１ａは矩形の平面パターンの場合を例示するが、特にこれに限定されず、例えば円形の平面パターンを有していてもよい。圧力検出素子１１〜１４は便宜上、矩形の平面パターンで例示しているが、特にこれに限定されず、例えば直線状、Ｕ字状の平面パターンを有していてもよい。また、圧力検出素子１１〜１４の位置も特に限定されず、センサ領域Ｒ１内でブリッジ接続可能な位置に適宜設定される。
【００１５】
図２に示すように、半導体基板１上には層間絶縁膜２が配置されている。層間絶縁膜２としては、シリコン酸化膜（ＳｉＯ２膜）又はシリコン窒化膜（Ｓｉ３Ｎ４膜）等が使用可能である。層間絶縁膜２の厚さは例えば５００ｎｍ〜１０００ｎｍ程度である。
【００１６】
センサ領域Ｒ１において、ダイヤフラム部１ａの上方となる層間絶縁膜２上には、導電層３が配置されている。導電層３の幅Ｗ１は例えば１０００μｍ〜１５００μｍ程度であり、圧力センサの種類等に応じて適宜設定される。図２では、導電層３の幅Ｗ１はダイヤフラム部１ａの幅Ｗ３よりも狭くなっているが、導電層３の幅Ｗ１とダイヤフラム部１ａの幅Ｗ３は同一であってもよく、導電層３の幅Ｗ１はダイヤフラム部１ａの幅Ｗ３よりも広くてもよい。図１では、導電層３の位置を破線で模式的に示している。導電層３は矩形の平面パターンで例示しているが、これに限定されず、例えば円形の平面パターンを有していてもよい。例えば導電層３の平面パターンとダイヤフラム部１ａの平面パターンは相似形状であってもよく、異なる形状であってもよい。
【００１７】
図２に示すように、周辺領域Ｒ２において、支持部１ｂの上方となる層間絶縁膜２上には、第１配線層Ｍ１１，Ｍ１２が選択的に配置されている。導電層３及び第１配線層Ｍ１１，Ｍ１２の材料としては、アルミニウム（Ａｌ）等が使用可能である。導電層３及び第１配線層Ｍ１１，Ｍ１２としては同一材料を使用してもよく、異なる材料を使用してもよい。導電層３及び第１配線層Ｍ１１，Ｍ１２の厚さは例えば５００ｎｍ〜１０００ｎｍ程度である。
【００１８】
周辺領域Ｒ２において、支持部１ｂの上方となる層間絶縁膜２上には、第１配線層Ｍ１１，Ｍ１２を覆うように、配線間絶縁膜４が選択的に配置されている。配線間絶縁膜４としては、ＳｉＯ２膜又はＳｉ３Ｎ４膜等が使用可能である。配線間絶縁膜４の厚さは例えば５００ｎｍ〜１０００ｎｍ程度である。
【００１９】
周辺領域Ｒ２において、支持部１ｂの上方となる配線間絶縁膜４上には、第２配線層Ｍ２１，Ｍ２２が選択的に配置されている。第２配線層Ｍ２１，Ｍ２２の材料としては、Ａｌ等が使用可能である。第２配線層Ｍ２１，Ｍ２２の厚さは例えば５００ｎｍ〜２０００ｎｍ程度である。
【００２０】
センサ領域Ｒ１及び周辺領域Ｒ２において、第２配線層Ｍ２１，Ｍ２２を覆うように、保護膜（パッシベーション膜）５が配置されている。パッシベーション膜５としては、ＳｉＯ２膜又はＳｉ３Ｎ４膜等が使用可能である。パッシベーション膜５の厚さは例えば８００ｎｍ〜１５００ｎｍ程度である。パッシベーション膜５は、センサ領域Ｒ１において導電層３と接するように凹部形状をなして配置されている。例えば、パッシベーション膜５の低い上面（凹部の底面）５ａの幅Ｗ２は、ダイヤフラム部１ａの幅Ｗ３と同程度である。凹部形状をなしているので、パッシベーション膜５のセンサ領域Ｒ１に位置するダイヤフラム部１ａの上方となる中央部の上面５ａの半導体基板１の表面からの距離Ａは、周辺領域Ｒ２に位置する周辺部の上面５ｂの半導体基板１の表面からの距離Ｂよりも短い。距離Ａと、距離Ｂとの差は例えば１０μｍ〜１００μｍ程度であり、配線間絶縁膜４、第２配線層Ｍ２１，Ｍ２２の膜厚や圧力センサの種類等に応じて適宜設定される。
【００２１】
第１の実施の形態に係る圧力センサにおいて、ダイヤフラム部１ａの上面に圧力が加わると、ダイヤフラム部１ａが変形して歪み、これに伴い圧力検出素子１１〜１４の抵抗値が変化する。この圧力検出素子１１〜１４の抵抗値の変化を周辺領域Ｒ２の制御回路で検出することにより、圧力を検出することができる。
【００２２】
ここで、比較例に係る圧力センサを説明する。比較例に係る圧力センサは、図１１に示すように、中央部に位置するセンサ領域Ｒ１０１と、センサ領域Ｒ１０１の周辺に配置された周辺領域Ｒ１０２とを備える。比較例に係る圧力センサは、半導体基板１０１を備える。
【００２３】
半導体基板１０１は、センサ領域Ｒ１０１に位置し、圧力検出素子１０２，１０４が設けられたダイヤフラム部１０１ａと、周辺領域Ｒ１０２に位置する支持部１０１ｂを有する。半導体基板１０１上には層間絶縁膜１０２が配置されている。層間絶縁膜１０２上のセンサ領域Ｒ１０１に位置する部分には、導電層１０３が配置されている。
【００２４】
層間絶縁膜１０２上の周辺領域Ｒ１０２に位置する部分には、第１配線層Ｍ１１１，Ｍ１１２が配置されている。層間絶縁膜１０２上には、導電層１０３及び第１配線層Ｍ１１１，Ｍ１１２を覆うように配線間絶縁膜１０４が配置されている。配線間絶縁膜１０４がセンサ領域Ｒ１０１においても配置されている点が、図１に示した第１の実施の形態に係る圧力センサの構造と異なる。
【００２５】
配線間絶縁膜１０４上の周辺領域Ｒ２に位置する部分には、第２配線層Ｍ１２１，Ｍ１２２が配置されている。センサ領域Ｒ１０１及び周辺領域Ｒ１０２において、第２配線層Ｍ１２１，Ｍ１２２を覆うように、パッシベーション膜１０５が配置されている。パッシベーション膜５の上面の半導体基板１０１の表面からの距離は、センサ領域Ｒ１０１及び周辺領域Ｒ１０２のいずれにおいても同一レベルである点が、図１に示した第１の実施の形態に係る圧力センサの構造と異なる。
【００２６】
比較例に係る圧力センサにおいては、センサ領域Ｒ１０１にも配線間絶縁膜１０４が配置されており、センサ領域Ｒ１０１の厚さが厚くなる。このため、検出感度を向上させるために、ダイヤフラム部１０１ａの厚さＴ１０１を薄くすることは困難であり、ダイヤフラム部１０１ａの機械的強度が低下する。
【００２７】
これに対して、第１の実施の形態に係る圧力センサによれば、図１及び図２に示すように、パッシベーション膜５のセンサ領域Ｒ１に位置する上面５ａの半導体基板１の表面からの距離Ａを周辺領域Ｒ２に位置する上面５ｂの半導体基板１の表面からの距離Ｂよりも短くして、センサ領域Ｒ１の厚さを薄く設定している。したがって、ダイヤフラム部１ａの厚さＴ１を薄くしなくても、センサ領域Ｒ１の厚さを薄くできるため、良好な検出感度を得ることができる。
【００２８】
次に、図３（ａ）〜図８を参照しながら、第１の実施の形態に係る圧力センサの製造方法の一例を説明する。
【００２９】
（ａ）Ｓｉ等からなるｎ型の半導体基板１を用意する。半導体基板１上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をマスクとして用いて、ホウ素（Ｂ）等のｐ型不純物を半導体基板１の表面に選択的にイオン注入する。残存したフォトレジスト膜を剥離液又はアッシング等で除去する。その後の熱処理により注入したイオンを活性化し、更に熱拡散させ、図３（ａ）に示すように、半導体基板１の中央の上部にｐ型の拡散層１２，１４を形成して、圧力検出素子の拡散抵抗部（ピエゾ抵抗部）とする。拡散層１２，１４が形成されると同時に、図１に示した拡散層１１，１３の拡散抵抗部も形成される。この結果、半導体基板１の中央にセンサ領域Ｒ１が定義され、センサ領域Ｒ１を囲む周辺領域Ｒ２が定義される。
【００３０】
（ｂ）次に、図３（ｂ）に示すように、減圧気相化学成長（ＬＰＣＶＤ）法により、半導体基板１上にＳｉＯ２膜等からなる層間絶縁膜２を堆積する。層間絶縁膜２の厚さは例えば５００ｎｍ〜１０００ｎｍ程度である。層間絶縁膜２上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をマスクとして用いて、反応性イオンエッチング（ＲＩＥ）等のドライエッチング等により、図示を省略するが、層間絶縁膜２に拡散層１２，１４の上部の一部を露出するスルーホールを開孔する。
【００３１】
（ｃ）次に、図４（ａ）に示すように、スパッタリング法又は真空蒸着法等により、層間絶縁膜２のスルーホールを埋めるように層間絶縁膜２上にＡｌ等の金属膜Ｍ１を堆積する。金属膜Ｍ１の厚さは例えば５００ｎｍ〜１０００ｎｍ程度である。そして、金属膜Ｍ１上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をマスクとして用いて、ＲＩＥ等のドライエッチング等により、金属膜Ｍ１の一部を選択的に除去してパターニングする。その後、残存したフォトレジスト膜を剥離液又はアッシング等で除去する。この結果、図４（ｂ）に示すように、センサ領域Ｒ１には導電層３のパターンが形成され、周辺領域Ｒ２には第１配線層Ｍ１１，Ｍ１２のパターンが形成される。
【００３２】
（ｄ）次に、図５（ａ）に示すように、プラズマ気相化学成長（プラズマＣＶＤ）法により、ＳｉＯ２膜等からなる配線間絶縁膜４を堆積する。配線間絶縁膜４の厚さは例えば５００ｎｍ〜１０００ｎｍ程度である。必要があれば、エッチバック又は化学的機械研磨（ＣＭＰ）等で配線間絶縁膜４の表面を平坦化する。引き続き、図５（ｂ）に示すように、スパッタリング法又は真空蒸着法等により、配線間絶縁膜４上にＡｌ等の金属膜Ｍ２を堆積する。金属膜Ｍ２の厚さは例えば５００ｎｍ〜２０００ｎｍ程度である。そして、金属膜Ｍ２上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をマスクとして用いて、ＲＩＥ等のドライエッチング等により、金属膜Ｍ２の一部を選択的に除去してパターニングする。その後、残存したフォトレジスト膜を剥離液又はアッシング等で除去する。この結果、図６（ａ）に示すように、周辺領域Ｒ２に第２配線層Ｍ２１，Ｍ２２のパターンが形成される。
【００３３】
（ｅ）次に、図６（ｂ）に示すように、第２配線層Ｍ２１，Ｍ２２及び配線間絶縁膜４上にフォトレジスト膜７を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜７を図７（ａ）に示すようにパターニングする。平面パターン上、フォトレジスト膜７の開口部が導電層３の上面の内側に位置するように位置合わせされる。パターニングされたフォトレジスト膜７をマスクとして用いたＲＩＥ等のドライエッチング又はウェットエッチング等のエッチングを行う。このとき、図７（ｂ）に示すように、導電層３をエッチングストップ層として、センサ領域Ｒ１に位置する導電層３上の配線間絶縁膜４を選択的に除去する。その後、残存したフォトレジスト膜７を剥離液又はアッシング等で除去する。
【００３４】
（ｆ）次に、図８に示すように、ＬＰＣＶＤ法により、導電層３、第２配線層Ｍ２１，Ｍ２２及び配線間絶縁膜４上を含む全面に、ＳｉＯ２膜等からなるパッシベーション膜５を形成する。パッシベーション膜５の厚さは例えば８００ｎｍ〜１５００ｎｍ程度である。パッシベーション膜５の厚さは、周縁領域Ｒ２の上およびセンサ領域Ｒ１の上共にほぼ同じ厚さで形成される。この際、センサ領域Ｒ１においては、導電層３に接するようにパッシベーション膜５が形成される。ここで、センサ領域Ｒ１に位置する配線間絶縁膜４が除去された一方、周辺領域Ｒ２に位置する配線間絶縁膜４は残存しているので、センサ領域Ｒ１と周辺領域Ｒ２には段差が存在する。このため、センサ領域Ｒ１に位置するパッシベーション膜５の中央部の上面５ａの半導体基板１の表面からの距離Ａは、周辺領域Ｒ２に位置するパッシベーション膜５の周辺部の上面５ｂの半導体基板１の表面からの距離Ｂよりも短く設定される。
【００３５】
（ｇ）次に、表面全体及び裏面にフォトレジスト膜を塗布して、フォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をマスクとして用いて、水酸化カリウム（ＫＯＨ）又は水酸化テトラメチルアンモニウム（ＴＭＡＨ）等のアルカリ性の水溶液によるウェットエッチングや、ＲＩＥ等のドライエッチング等の異方性エッチングを行い、半導体基板１の裏面を選択的に除去する。その後、残存したフォトレジスト膜を剥離液又はアッシング等で除去する。この結果、図１に示すようにセンサ領域Ｒ１にダイヤフラム部１ａが形成される。このようにして、本発明の第１の実施形態に係る圧力センサが完成する。
【００３６】
第１の実施の形態に係る圧力センサの製造方法によれば、導電層３をエッチングストップ層として、センサ領域Ｒ１に位置する配線間絶縁膜４を選択的に除去する。そして、パッシベーション膜５は、センサ領域Ｒ１に位置するパッシベーション膜５の上面５ａを底面とする凹部を備えている。すなわち、センサ領域Ｒ１に位置するパッシベーション膜５の上面５ａの半導体基板１の表面からの距離Ａは、周辺領域Ｒ２に位置するパッシベーション膜５の上面５ｂの半導体基板１の表面からの距離Ｂよりも短く設定される。これにより、センサ領域Ｒ１の厚さを薄くすることができるので、ダイヤフラム部１ａを薄くせずに、良好な検出感度の圧力センサが実現可能となる。
【００３７】
なお、図４に示した単一の金属膜Ｍ１から導電層３及び第１配線層Ｍ１１，Ｍ１２を同時に形成する場合を説明したが、個別の金属膜から導電層３及び第１配線層Ｍ１１，Ｍ１２を個別に形成してもよい。導電層３及び第１配線層Ｍ１１，Ｍ１２を個別に形成する場合には、金属膜を用いる代わりに、ドープドポリシリコン層を堆積してパターニングすることにより導電層３を形成してもよい。
【００３８】
（第２の実施の形態）
第２の実施の形態に係る圧力センサは、図９に示すように、図２に示した導電層３を有しておらず、センサ領域Ｒ１において、層間絶縁膜２とパッシベーション膜５が接している点が、第１の実施の形態に係る圧力センサの構造と異なる。
【００３９】
第２の実施の形態に係る圧力センサによれば、第１の実施の形態と同様に、パッシベーション膜５のセンサ領域Ｒ１に位置する上面５ａの半導体基板１の表面からの距離Ｃを周辺領域Ｒ２に位置するパッシベーション膜５の上面５ｂの半導体基板１の表面からの距離Ｂよりも短くして、センサ領域Ｒ１の厚さを薄くしている。したがって、ダイヤフラム部１ａの厚さＴ１を薄くしなくても、良好な検出感度を得ることができる。
【００４０】
第２の実施の形態に係る圧力センサの製造方法は、図７（ｂ）に示すように導電層３をエッチングストップ層として配線間絶縁膜４を除去した後に、ＲＩＥ等のドライエッチング等により導電層３を除去する点が、第１の実施の形態に係る圧力センサの製造方法と異なる。その他の手順は、第１の実施の形態に係る圧力センサの製造方法と同様である。
【００４１】
（第３の実施の形態）
第３の実施の形態に係る圧力センサは、図１０に示すように、３層の多層配線構造を有する点が、第１の実施の形態に係る圧力センサの構造と異なる。即ち、第３の実施の形態に係る圧力センサは、第１の配線間絶縁膜４上に、第２配線層Ｍ２１，Ｍ２２を覆うように配置された第２の配線間絶縁膜８と、第２の配線間絶縁膜８上に配置された第３配線層Ｍ３１，Ｍ３２を更に備える。第１の実施の形態と同様に導電膜３は、第１配線層Ｍ１１と同時に形成されている。
【００４２】
第３の実施の形態に係る圧力センサによれば、３層以上の多層配線構造でも、本発明の第１及び第２の実施の形態と同様に、パッシベーション膜５のセンサ領域Ｒ１に位置する上面５ａの半導体基板１の表面からの距離Ｄを周辺領域Ｒ２に位置するパッシベーション膜５の上面５ｂの半導体基板１の表面からの距離Ｅよりも短くして、センサ領域Ｒ１の厚さを薄くしている。これは、センサ領域Ｒ１において第１の配線間絶縁膜４および第２の配線間絶縁膜８が形成されていないためである。したがって、ダイヤフラム部１ａの厚さＴ１を薄くしなくても、良好な検出感度を得ることができる。
【００４３】
第３の実施の形態に係る圧力センサの製造方法は、図６（ａ）に示すように第２配線層Ｍ２１，Ｍ２２を形成した後に、プラズマＣＶＤ法等により、第２の配線間絶縁膜８を堆積する。第２の配線間絶縁膜８の厚さは例えば第１の配線間絶縁膜４と同じである。その後、第２の配線間絶縁膜８上に金属膜を堆積してパターニングすることにより第３配線層Ｍ３１，Ｍ３２を形成する。第３配線層Ｍ３１，Ｍ３２の厚さは例えば、第２配線層Ｍ２１と同じである。その後は、図６（ｂ）〜図８に示した第１の実施の形態に係る圧力センサの製造方法と同様である。
【００４４】
なお、第３の実施の形態では、３層構造の圧力センサを説明したが、４層以上の多層配線構造を有する圧力センサであってもよい。
【００４５】
（その他の実施の形態）
上記のように、本発明は第１〜第３の実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。
【００４６】
例えば、第１〜第３の実施の形態に係る圧力センサとして、半導体ピエゾ抵抗式圧力センサを一例として説明したが、本発明の圧力センサはダイヤフラム部１ａを有する構造を有していればよく、半導体ピエゾ抵抗式以外の半導体隔膜式、金属ゲージ式、ひずみゲージ式等の種々の圧力センサに適用可能である。
【００４７】
この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。特許請求の範囲に記載された本発明を逸脱しない範囲で、種々の圧力センサ及びその製造方法に適用可能である。
【符号の説明】
【００４８】
Ｍ１，Ｍ２…金属膜
Ｍ１１，Ｍ１２，Ｍ１１１，Ｍ１１２…第１配線層
Ｍ２１，Ｍ２２，Ｍ１２１，Ｍ１２２…第２配線層
Ｍ３１，Ｍ３２…第３配線層
Ｒ１，Ｒ１０１…センサ領域
Ｒ２，Ｒ１０２…周辺領域
１１，１２，１３，１４，１０２，１０４…圧力検出素子
１，１０１…半導体基板
１ａ，１０１ａ…ダイヤフラム部
１ｂ，１０１ｂ…支持部
２，１０２…層間絶縁膜
３，１０３…導電層
４，８，１０４…配線間絶縁膜
５…パッシベーション膜
５ａ…上面
５ｂ…上面
７…フォトレジスト膜
【図１】
2017142175.tif 000003
【図２】
2017142175.tif 000004
【図３】
2017142175.tif 000005
【図４】
2017142175.tif 000006
【図５】
2017142175.tif 000007
【図６】
2017142175.tif 000008
【図７】
2017142175.tif 000009
【図８】
2017142175.tif 000010
【図９】
2017142175.tif 000011
【図１０】
2017142175.tif 000012
【図１１】
2017142175.tif 000013