(57)【要約】【課題】回路起動後の無駄な消費電流の発生を低減し得る基準電圧発生回路を提供する。【解決手段】基準電圧生成部１は、出力端子３の電圧がフィードバックされるように構成され、起動回路部２は、ディプレッション型のＭＯＳトランジスタＴＲ１と、エンハンスメント型のＭＯＳトランジスタＴＲ２、ＴＲ３を有するとともに、ＭＯＳトランジスタＴＲ１の一端が電源４に接続されるとともに定電流結線となっており、ＭＯＳトランジスタＴＲ２の一端が抵抗ＲＳＴを介して電源４に接続されるとともに、他端が出力端子３に接続されおり、さらにゲートがＭＯＳトランジスタＴＲ２の他端に接続され、ＭＯＳトランジスタＴＲ３の一端がＭＯＳトランジスタＴＲ１の他端に接続されるとともに、他端が接地されおり、さらにゲートが出力端子３に接続されている。【選択図】  図１
2017126099.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を生成する基準電圧生成部と起動回路部とを有する基準電圧発生回路であって、
前記基準電圧生成部は、前記基準電圧を出力する出力端子の電圧がフィードバックされるように構成され、
前記起動回路部は、ディプレッション型のＭＯＳトランジスタである第１のトランジスタと、エンハンスメント型のＭＯＳトランジスタである第２のトランジスタと、エンハンスメント型のＭＯＳトランジスタである第３のトランジスタとを有するとともに、
前記第１のトランジスタは、一端が電源に接続されるとともに、定電流結線となっており、
前記第２のトランジスタは、一端が抵抗を介して前記電源に接続されるとともに、他端が前記出力端子に接続されおり、さらにゲートが前記第１のトランジスタの他端に接続され、
前記第３のトランジスタは、一端が前記第１のトランジスタの他端に接続されるとともに、他端が接地されおり、さらにゲートが前記出力端子に接続されていることを特徴とする基準電圧発生回路。
【請求項２】
請求項１に記載する基準電圧発生回路において、
前記第３のトランジスタのオン抵抗は前記第１のトランジスタのオン抵抗よりも小さいことを特徴とする基準電圧発生回路。
【請求項３】
請求項１または請求項２に記載する基準電圧発生回路において、
前記第３のトランジスタは、前記基準電圧生成部において基準電圧を前記出力端子に生成するトランジスタとミラー接続されていることを特徴とする基準電圧発生回路。
【請求項４】
請求項１または請求項２に記載する基準電圧発生回路において、
前記基準電圧生成部は、定電流生成部と定電圧生成部とを有し、
前記定電流生成部は、第４のトランジスタ、第５のトランジスタおよび抵抗を直列に接続してなり、所定の定電流を生成する一方、
前記定電圧生成部は、前記第４のトランジスタとミー接続された第６のトランジスタと、第７のトランジスタとを直列に接続して前記第７のトランジスタのゲート・ソース間電圧で前記基準電圧を生成し、さらに前記第３のトランジスタは前記第７のトランジスタにミラー接続したことを特徴とする基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は所定の基準電圧を安定的に発生させる場合に適用して有用な基準電圧発生回路に関する。
【背景技術】
【０００２】
半導体装置を安定に駆動するための電源として基準電圧発生回路が汎用されている。基準電圧発生回路は、半導体装置の外部の電源電圧ＶＤＤに依存しない半導体装置内部の基準電圧Ｖｒｅｆを生成する定電圧源である。この種の基準電圧発生回路は、その回路構成によっては基準電圧Ｖｒｅｆを直接生成する基準電圧生成部の出力が、０Ｖ（ＧＮＤに対して）と、指定電圧である基準電圧Ｖｒｅｆとの２値の解を持つため、回路の起動不良、すなわち回路起動時に出力電圧が零となる場合がある。かかる起動不良は、出力電圧となる基準電圧Ｖｒｅｆを基準電圧生成部にフィードバックする方式の回路で発生し得る。そこで、この種の基準電圧発生回路では、基準電圧Ｖｒｅｆを生成する基準電圧生成部に起動回路部を一体化的に接続し、回路起動時には起動回路部で所定の電流を基準電圧生成部に流し込んで回路を立ち上げている。
【０００３】
基準電圧生成部と起動回路部とを一体化して形成した基準電圧発生回路を開示する公知文献として、例えば特許文献１や特許文献２が存在する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−０４５２１３号公報（図１）
【特許文献２】特開２００５−２２８２９１号公報（図１６）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記特許文献１の図１の回路は、電源の投入と同時に抵抗を介して基準電圧回路に直接電流が流れ込むように構成したものである。この結果、当該回路の起動後、基準電圧回路が定常駆動状態に移行しても前記抵抗を介して起動時と同様の電流が流れ、この電流に起因する損失を生起する。また、起動時と同様の電流が抵抗を介して流れ続けることにより、外部要因などでＶ０が変動すると出力電圧である基準電圧の変動を生起する虞がある。
【０００６】
特許文献２の図１６の回路は、ＢＧＲの立ち上がり後、定常状態になってもトランジスタＱ１６を介して大きな電流が出力端子に流れ込む。このため、無駄に消費される比較的大きな消費電力が発生する。また、定常状態において外部要因によりＶＣＣが変動すると、Ｒ４を介して電流が流れ込み、出力電圧であるＶｏｕｔの変動を生起する虞がある。
【０００７】
本発明は、上記従来技術に鑑み、基準電圧生成部の起動不良を回避すべく基準電圧生成部に起動回路部を組み合わせた場合において、簡単な回路構成で基準電圧発生回路の起動を確実に行うことができるばかりでなく、回路起動後の無駄な消費電流の発生を可及的に低減し得る基準電圧発生回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成する本発明の第１の態様は、
基準電圧を生成する基準電圧生成部と起動回路部とを有する基準電圧発生回路であって、
前記基準電圧生成部は、前記基準電圧を出力する出力端子の電圧がフィードバックされるように構成され、
前記起動回路部は、ディプレッション型のＭＯＳトランジスタである第１のトランジスタと、エンハンスメント型のＭＯＳトランジスタである第２のトランジスタと、エンハンスメント型のＭＯＳトランジスタである第３のトランジスタとを有するとともに、
前記第１のトランジスタは、一端が電源に接続されるとともに、定電流結線となっており、
前記第２のトランジスタは、一端が抵抗を介して前記電源に接続されるとともに、他端が前記出力端子に接続されおり、さらにゲートが前記第１のトランジスタの他端に接続され、
前記第３のトランジスタは、一端が前記第１のトランジスタの他端に接続されるとともに、他端が接地されおり、さらにゲートが前記出力端子に接続されていることを特徴とする基準電圧発生回路にある。
【０００９】
本発明の第２の態様は、
第１の態様に記載する基準電圧発生回路において、
前記第３のトランジスタのオン抵抗は前記第１のトランジスタのオン抵抗よりも小さいことを特徴とする基準電圧発生回路にある。
【００１０】
本発明の第３の態様は、
第１または第２の態様に記載する基準電圧発生回路において、
前記第３のトランジスタは、前記基準電圧生成部において基準電圧を前記出力端子に生成するトランジスタとミラー接続されていることを特徴とする基準電圧発生回路にある。
【００１１】
本発明の第４の態様は、
第１または第２の態様に記載する基準電圧発生回路において、
前記基準電圧生成部は、定電流生成部と定電圧生成部とを有し、
前記定電流生成部は、第４のトランジスタ、第５のトランジスタおよび抵抗を直列に接続してなり、所定の定電流を生成する一方、
前記定電圧生成部は、前記第４のトランジスタとミー接続された第６のトランジスタと、第７のトランジスタとを直列に接続して前記第７のトランジスタのゲート・ソース間電圧で前記基準電圧を生成し、さらに前記第３のトランジスタは前記第７のトランジスタにミラー接続したことを特徴とする基準電圧発生回路にある。
【発明の効果】
【００１２】
本発明によれば、基準電圧生成部で起動不良が生起され基準電圧生成部の出力電圧である基準電圧Ｖｒｅｆが０Ｖであっても第３のトランジスタがオフ状態であるので、回路の起動に伴い第１のトランジスタが確実に起動し、これにより第２のトランジスタがオンとなり、抵抗を介して所定の電流が出力端子に流れ込む。この結果、当該基準電圧発生回路の基準電圧生成部が確実に起動される。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る基準電圧発生回路を示すブロック図である。
【図２】図１に示す基準電圧発生回路の基準電圧生成部の具体的な回路構成例を起動回路部との組み合わせにおいて示す回路図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態を図面に基づき詳細に説明する。図１は本発明の実施の形態に係る基準電圧発生回路を示すブロック図である。同図に示すように、基準電圧発生回路１００は、基準電圧生成部１と、基準電圧生成部１を起動させる起動回路部２からなる。
【００１５】
基準電圧生成部１は、所定の基準電圧Ｖｒｅｆを出力端子３に生成する。この基準電圧Ｖｒｅｆが出力電圧ＯＵＴとなる。ここで、基準電圧生成部１には出力端子３の出力電圧ＯＵＴがフィードバックされるように構成されている。
【００１６】
起動回路部２は、基準電圧生成部１の出力が、０Ｖ（ＧＮＤに対して）と、指定電圧である基準電圧Ｖｒｅｆとの２値の解を持つために生起される起動不良を回避すべく、基準電圧生成部１の起動時に所定の電流を基準電圧生成部１に供給するよう基準電圧生成部１の出力側に接続されている。この起動回路部２は、ディプレッション型のＭＯＳトランジスタＴＲ１（第１のトランジスタ）と、エンハンスメント型のＭＯＳトランジスタＴＲ２（第２のトランジスタ）と、エンハンスメント型のＭＯＳトランジスタＴＲ３（第３のトランジスタ）とを有する。ＭＯＳトランジスタＴＲ１は、一端が電源電圧ＶＤＤを供給する電源４に接続されるとともに、定電流結線として形成されている。ＭＯＳトランジスタＴＲ２は、一端が抵抗ＲＳＴを介して電源４に接続されるとともに、他端が出力端子３に接続されている。すなわち、ＭＯＳトランジスタＴＲ２は、電源４に対しＭＯＳトランジスタＴＲ１に並列に接続されている。また、ＭＯＳトランジスタＴＲ２のゲートはＭＯＳトランジスタＴＲ１の他端に接続されている。ＭＯＳトランジスタＴＲ３は、一端がＭＯＳトランジスタＴＲ１の他端に接続されるとともに、他端が接地（ＧＮＤ）されている。すなわち、ＭＯＳトランジスタＴＲ３は、電源４に対しＭＯＳトランジスタＴＲ１に直列にせつぞくされている。ＭＯＳトランジスタＴＲ３のゲートは出力端子３に接続されている。ここで、ＭＯＳトランジスタＴＲ３のオン抵抗はＭＯＳトランジスタＴＲ１のオン抵抗よりも小さく選定してある。
【００１７】
かかる起動回路２は、基準電圧生成部１が起動不良の結果、出力電圧ＯＵＴである基準電圧ＶＲＥＦが０Ｖである場合でも、ＭＯＳトランジスタＴＲ３がオフ状態であるので、ディプレッション型のＭＯＳトランジスタＴＲ１のソースおよびＭＯＳトランジスタＴＲ２のゲートに接続されるノードＡは電源電圧ＶＤＤとなる。かくしてＭＯＳトランジスタＴＲ２がオン状態となる。この結果、抵抗ＲＳＴを介して電源４から出力端子３に電流が流れ込み、基準電圧生成部１が起動され、出力端子３から基準電圧Ｖｒｅｆが出力される。
【００１８】
基準電圧生成部１の起動によりＭＯＳトランジスタＴＲ３がオン状態となる。この結果、電源４からの電流はＭＯＳトランジスタＴＲ１からＭＯＳトランジスタＴＲ３を介して接地（ＧＮＤ）へ流れる。これによりノードＡの電位が低下し、これに伴いＭＯＳトランジスタＴＲ２のゲートの電位がその閾値以下となることで、ＭＯＳトランジスタＴＲ２がオフ状態となる。かくして、抵抗ＲＳＴおよびＭＯＳトランジスタＴＲ２を介する出力端子３への電流の流れ込みが遮断される。ここで、本形態では、（ＭＯＳトランジスタＴＲ１のオン抵抗）＞（ＭＯＳトランジスタＴＲ３のオン抵抗）となっているので、より確実かつ迅速にＭＯＳトランジスタＴＲ２をオフ状態に変化させてこの状態を維持させることができる。この結果、当該基準電圧発生回路１００の通常動作中には基準電圧Ｖｒｅｆを変動させる要素となるＭＯＳトランジスタＴＲ２を介した電流の流れ込みを確実に遮断することができる。したがって、回路起動後の定常動作時には、例えば特許文献２の如く起動回路を介する電流が出力端子３に流れ込むことはなく、出力端子３に生成される基準電圧Ｖｒｅｆに対する外乱要素を確実に除去することができる。
【００１９】
上述の如く基準電圧生成部１は、出力端子３の出力電圧ＯＵＴがフィードバックされるように構成されているもの、すなわち出力が０Ｖと、指定電圧である基準電圧Ｖｒｅｆとの２値の解を持つ回路構成のものであれば、それ以上の制限はなく、起動回路部２と組み合わせることができる。図２は、具体的に回路構成を示す基準電圧発生部１の一例と、起動回路部２とを組み合わせた場合の基準電圧発生回路１００を示す回路図である。同図に示すように、本例の基準電圧生成部１は、定電流生成部５と定電圧生成部６とを有している。定電流生成部５は、ＭＯＳトランジスタＴＲ４（第４のトランジスタ）、ＭＯＳトランジスタＴＲ５（第５のトランジスタ）および抵抗Ｒを直列に接続してなり、所定の定電流を生成する。定電圧生成部６は、ＭＯＳトランジスタＴＲ４とミラー接続したＭＯＳトランジスタＴＲ６（第６のトランジスタ）と、ＭＯＳトランジスタＴＲ７（第７のトランジスタ）とを直列に接続してなり、所定の定電圧である基準電圧Ｖｒｅｆを生成する。さらに詳言すると、定電流生成部５では、ダイオード接続されたＭＯＳトランジスタＴＲ４で定電流が生成される。この結果、ＭＯトランジスタＴＲ４とミラー回路を形成しているトランジスタＴＲ６を介して所定の定電流がＭＯＳトランジスタＴＲ７に供給され、そのゲート・ソース間に所定の定電圧ＶＧＳが発生する。この定電圧ＶＧＳを利用して基準電圧Ｖｒｅｆを生成する。
【００２０】
本形態では、ＭＯＳトランジスタＴＲ７に起動回路部２のＭＯＳトランジスタＴＲ３がミラー接続されている。したがって、ＭＯＳトランジスタＴＲ３、ＴＲ７のサイズ比を調整することで、定常動作時にＭＯＳトランジスタＴＲ３に流れる電流を可及的に小さくすることができる。ここでサイズ比は、ＭＯＳトランジスタＴＲ３，ＴＲ７のチャンネル長ないしチャンネル幅に依存する定数であるが、ＭＯＳトランジスタＴＲ３のサイズをＭＯＳトランジスタＴＲ７のサイズに比べて充分小さくすることにより定常動作時にＭＯＳトランジスタＴＲ３に流れる電流を小さくして無駄な消費電流を抑制することができる。
【産業上の利用可能性】
【００２１】
本発明は安定的な基準の定電圧を必要とする半導体装置等を製造する産業分野において有効に利用することができる。
【符号の説明】
【００２２】
１  基準電圧生成部
２  起動回路部
３  出力端子
４  電源
ＴＲ１〜ＴＲ３  ＭＯＳトランジスタ
ＲＳＴ  抵抗
ＶＲＥＦ  基準電圧  
ＶＤＤ  電源電圧
１００  基準電圧発生回路
【図１】
2017126099.tif 000003
【図２】
2017126099.tif 000004
【手続補正書】
【提出日】平成28年12月21日(2016.12.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基準電圧を生成する基準電圧生成部と起動回路部とを有する基準電圧発生回路であって、
前記基準電圧生成部は、前記基準電圧を出力する出力端子の電圧がフィードバックされるように構成され、
前記起動回路部は、ディプレッション型のＭＯＳトランジスタである第１のトランジスタと、エンハンスメント型のＭＯＳトランジスタである第２のトランジスタと、エンハンスメント型のＭＯＳトランジスタである第３のトランジスタとを有するとともに、
前記第１のトランジスタは、一端が電源に接続されるとともに、定電流結線となっており、
前記第２のトランジスタは、一端が抵抗を介して前記電源に接続されるとともに、他端が前記出力端子に接続されおり、さらにゲートが前記第１のトランジスタの他端に接続され、
前記第３のトランジスタは、一端が前記第１のトランジスタの他端に接続されるとともに、他端が接地されおり、さらにゲートが前記出力端子に接続されていることを特徴とする基準電圧発生回路。
【請求項２】
請求項１に記載する基準電圧発生回路において、
前記第３のトランジスタのオン抵抗は前記第１のトランジスタのオン抵抗よりも小さいことを特徴とする基準電圧発生回路。
【請求項３】
請求項１または請求項２に記載する基準電圧発生回路において、
前記第３のトランジスタは、前記基準電圧生成部において基準電圧を前記出力端子に生成するトランジスタとミラー接続されていることを特徴とする基準電圧発生回路。
【請求項４】
請求項１または請求項２に記載する基準電圧発生回路において、
前記基準電圧生成部は、定電流生成部と定電圧生成部とを有し、
前記定電流生成部は、第４のトランジスタ、第５のトランジスタおよび抵抗を直列に接続してなり、所定の定電流を生成する一方、
前記定電圧生成部は、前記第４のトランジスタとミラー接続された第６のトランジスタと、第７のトランジスタとを直列に接続して前記第７のトランジスタのゲート・ソース間電圧で前記基準電圧を生成し、さらに前記第３のトランジスタは前記第７のトランジスタにミラー接続したことを特徴とする基準電圧発生回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明の第４の態様は、
第１または第２の態様に記載する基準電圧発生回路において、
前記基準電圧生成部は、定電流生成部と定電圧生成部とを有し、
前記定電流生成部は、第４のトランジスタ、第５のトランジスタおよび抵抗を直列に接続してなり、所定の定電流を生成する一方、
前記定電圧生成部は、前記第４のトランジスタとミラー接続された第６のトランジスタと、第７のトランジスタとを直列に接続して前記第７のトランジスタのゲート・ソース間電圧で前記基準電圧を生成し、さらに前記第３のトランジスタは前記第７のトランジスタにミラー接続したことを特徴とする基準電圧発生回路にある。