(57)【要約】【課題】高いＳＮＲを有する読み出し回路を提供する。【解決手段】一実施形態に係る読み出し回路は、第１，第２トランジスタと、第１，第２可変抵抗と、第１，第２抵抗と、を備える。第１，第２トランジスタは、第１端子と、第２端子と、バイアス電圧を印加された制御端子と、を備える。第１可変抵抗は、第１基準電圧線に接続された第１端子と、第１トランジスタの第１端子に接続された第２端子と、を備える。第１抵抗は、第１基準電圧線に接続された第１端子と、第２トランジスタの第１端子に接続された第２端子と、を備える。第２抵抗は、第１トランジスタの第２端子に接続された第１端子と、第２基準電圧線に接続された第２端子と、を備える。第２可変抵抗は、第２トランジスタの第２端子に接続された第１端子と、第２基準電圧線に接続された第２端子と、を備える。【選択図】図１
2017147696.tif 000002
【特許請求の範囲】
【請求項１】
第１端子と、第２端子と、バイアス電圧を印加された制御端子と、を備える第１トランジスタと、
第１端子と、第２端子と、前記バイアス電圧を印加された制御端子と、を備える第２トランジスタと、
第１基準電圧線に接続された第１端子と、前記第１トランジスタの前記第１端子に接続された第２端子と、を備える第１可変抵抗と、
前記第１基準電圧線に接続された第１端子と、前記第２トランジスタの前記第１端子に接続された第２端子と、を備える第１抵抗と、
前記第１トランジスタの前記第２端子に接続された第１端子と、第２基準電圧線に接続された第２端子と、を備える第２抵抗と、
前記第２トランジスタの前記第２端子に接続された第１端子と、前記第２基準電圧線に接続された第２端子と、を備える第２可変抵抗と、
を備える読み出し回路。
【請求項２】
前記第１可変抵抗の無信号時の抵抗値と、前記第１抵抗の抵抗値と、は等しい
請求項１に記載の読み出し回路。
【請求項３】
前記第２可変抵抗の無信号時の抵抗値と、前記第２抵抗の抵抗値と、は等しい
請求項１又は請求項２に記載の読み出し回路。
【請求項４】
前記第１可変抵抗の抵抗値の変化率と、前記第２可変抵抗の抵抗値の変化率と、は等しい
請求項１乃至請求項３のいずれか１項に記載の読み出し回路。
【請求項５】
前記第１抵抗は、第３可変抵抗であり、
前記第２抵抗は、第４可変抵抗である
請求項１乃至請求項４のいずれか１項に記載の読み出し回路。
【請求項６】
前記第１可変抵抗の抵抗値の変化率と、前記第４可変抵抗の抵抗値の変化率と、は逆符号であり、
前記第２可変抵抗の抵抗値の変化率と、前記第３可変抵抗の抵抗値の変化率と、は逆符号である
請求項５に記載の読み出し回路。
【請求項７】
前記第１トランジスタにカスコード接続された第３トランジスタと、
前記第２トランジスタにカスコード接続された第４トランジスタと、
を備える請求項１乃至請求項６のいずれか１項に記載の読み出し回路。
【請求項８】
前記第２抵抗の前記第１端子に接続された第１入力端子と、前記第２可変抵抗の前記第１端子に接続された第２入力端子と、を備えるフィルタ回路を備える
請求項１乃至請求項７のいずれか１項に記載の読み出し回路。
【請求項９】
前記フィルタ回路の後段に接続された増幅回路を備える
請求項８に記載の読み出し回路。
【請求項１０】
前記フィルタ回路の後段に接続された第１経路切替スイッチと、
前記第１経路切替スイッチの後段に接続された増幅回路と、
前記増幅回路の後段に接続された第２経路切替スイッチと、
を備える請求項８に記載の読み出し回路。
【請求項１１】
前記第２抵抗の前記第１端子に接続された第１入力端子と、前記第２可変抵抗の前記第１端子に接続された第２入力端子と、を備える増幅回路を備える
請求項１乃至請求項７のいずれか１項に記載の読み出し回路。
【請求項１２】
前記第２抵抗の前記第１端子に接続された第１入力端子と、前記第２可変抵抗の前記第１端子に接続された第２入力端子と、を備える第１経路切替スイッチと、
前記第１経路切替スイッチの後段に接続された増幅回路と、
前記増幅回路の後段に接続された第２経路切替スイッチと、
を備える請求項１乃至請求項７のいずれか１項に記載の読み出し回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、読み出し回路に関する。
【背景技術】
【０００２】
可変抵抗センサでは、光などの検出対象の変化は、抵抗値の変化として検出され、抵抗値の変化は、読み出し回路により読み出される。読み出し回路は、読み出した抵抗値の変化に応じた検出信号を出力する。
【０００３】
従来、読み出し回路として、ホイートストンブリッジが利用されている。ＭＥＭＳ（Micro Electro Mechanical Systems）センサに多く採用される、２つの順方向の可変抵抗を備えたセンサでは、２つの可変抵抗が、ホイートストンブリッジの対角に配置される。
【０００４】
従来のホイートストンブリッジでは、抵抗値が変化すると、抵抗を流れる電流の電流値や、抵抗に印加された同相電圧が変化する。このため、抵抗値の変化を電圧値の変化に変換する効率が低かった。結果として、出力される検出信号のＳＮＲ（Signal to Noise Ratio）が低いという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１７４１２２号公報
【特許文献２】特開２００８−１９９５６３号公報
【特許文献３】特開２０１５−１１９４７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
高いＳＮＲを有する読み出し回路を提供する。
【課題を解決するための手段】
【０００７】
一実施形態に係る読み出し回路は、第１トランジスタと、第２トランジスタと、第１可変抵抗と、第１抵抗と、第２抵抗と、第２可変抵抗と、を備える。第１トランジスタは、第１端子と、第２端子と、バイアス電圧を印加された制御端子と、を備える。第２トランジスタは、第１端子と、第２端子と、前記バイアス電圧を印加された制御端子と、を備える。第１可変抵抗は、第１基準電圧線に接続された第１端子と、第１トランジスタの第１端子に接続された第２端子と、を備える。第１抵抗は、第１基準電圧線に接続された第１端子と、第２トランジスタの第１端子に接続された第２端子と、を備える。第２抵抗は、第１トランジスタの第２端子に接続された第１端子と、第２基準電圧線に接続された第２端子と、を備える。第２可変抵抗は、第２トランジスタの第２端子に接続された第１端子と、第２基準電圧線に接続された第２端子と、を備える。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態に係る読み出し回路の一例を示す図。
【図２】従来の読み出し回路の一例を示す図。
【図３】図１の増幅回路の一例を示す図。
【図４】図１の増幅回路Ａの他の例を示す図。
【図５】第２実施形態に係る読み出し回路の一例を示す図。
【図６】第３実施形態に係る読み出し回路の一例を示す図。
【図７】第４実施形態に係る読み出し回路の一例を示す図。
【図８】図７のフィルタ回路の一例を示す図。
【図９】第５実施形態に係る読み出し回路の一例を示す図。
【図１０】第５実施形態に係る読み出し回路の他の例を示す図。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について図面を参照して説明する。
【００１０】
（第１実施形態）
第１実施形態に係る読み出し回路について、図１〜図４を参照して説明する。本実施形態に係る読み出し回路は、可変抵抗センサの抵抗値の変化を読み出す。すなわち、読み出し回路は、可変抵抗センサの抵抗値の変化に応じた検出信号を出力する。
【００１１】
まず、読み出し回路の構成について説明する。図１は、本実施形態に係る読み出し回路の一例を示す図である。図１の読み出し回路は、トランジスタＭ１と、トランジスタＭ２と、可変抵抗ＶＲ１と、抵抗Ｒ１と、抵抗Ｒ２と、可変抵抗ＶＲ２と、出力端子Ｔ１と、出力端子Ｔ２と、増幅回路Ａと、を備える。
【００１２】
トランジスタＭ１（第１トランジスタ）は、ＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（以下、「ＮＭＯＳ」という）であって、ソース端子（第１端子）と、ドレイン端子（第２端子）と、ゲート端子（制御端子）と、を備える。ソース端子は、可変抵抗ＶＲ１の第２端子に接続される。ドレイン端子は、抵抗Ｒ２の第１端子と、出力端子Ｔ１と、に接続される。ゲート端子は、所定のバイアス電圧Ｖｂを印加される。
【００１３】
トランジスタＭ２（第２トランジスタ）は、ＮＭＯＳであって、ソース端子と、ドレイン端子と、ゲート端子と、を備える。ソース端子は、抵抗Ｒ１の第２端子に接続される。ドレイン端子は、可変抵抗ＶＲ２の第１端子と、出力端子Ｔ２と、に接続される。ゲート端子は、所定のバイアス電圧Ｖｂを印加される。
【００１４】
可変抵抗ＶＲ１（第１可変抵抗）は、可変抵抗センサが備える可変抵抗である。可変抵抗ＶＲ１は、光などの検出対象の変化に応じて、抵抗値が変化する。可変抵抗ＶＲ１は、第１端子と、第２端子と、を備える。第１端子は、接地線（第１基準電圧線）に接続される。すなわち、第１端子は、接地される。第２端子は、トランジスタＭ１のソース端子に接続される。
【００１５】
抵抗Ｒ１は、（第１抵抗）抵抗値が一定の固定抵抗である。抵抗Ｒ１は、第１端子と、第２端子と、を備える。第１端子は、接地線に接続される。すなわち、第１端子は、接地される。第２端子は、トランジスタＭ２のソース端子に接続される。
【００１６】
抵抗Ｒ２は、（第２抵抗）抵抗値が一定の固定抵抗である。抵抗Ｒ２は、第１端子と、第２端子と、を備える。第１端子は、トランジスタＭ１のドレイン端子と、出力端子Ｔ１と、に接続される。第２端子は、電源線（第２基準電圧線）に接続される。
【００１７】
可変抵抗ＶＲ２（第２可変抵抗）は、可変抵抗センサが備える可変抵抗である。可変抵抗ＶＲ２は、光などの検出対象の変化に応じて、抵抗値が変化する。可変抵抗ＶＲ２は、第１端子と、第２端子と、を備える。第１端子は、トランジスタＭ２のドレイン端子と、出力端子Ｔ２と、に接続される。第２端子は、電源線に接続される。
【００１８】
出力端子Ｔ１は、トランジスタＭ１のドレイン端子と、抵抗Ｒ２の第１端子と、増幅回路Ａの第１入力端子Ｔ３と、に接続される。出力端子Ｔ１の電圧が、可変抵抗ＶＲ１による検出信号として、増幅回路Ａに入力される。
【００１９】
出力端子Ｔ２は、トランジスタＭ２のドレイン端子と、可変抵抗ＶＲ２の第１端子と、増幅回路Ａの第２入力端子Ｔ４と、に接続される。出力端子Ｔ２の電圧が、可変抵抗ＶＲ２による検出信号として、増幅回路Ａに入力される。
【００２０】
増幅回路Ａは、電圧を増幅する差動入力の電圧増幅回路であり、高い入力インピーダンスを有する。入力端子Ｔ３，Ｔ４と、出力端子Ｔ５，Ｔ６と、を備える。入力端子Ｔ３は、出力端子Ｔ１に接続される。入力端子Ｔ４は、出力端子Ｔ２に接続される。増幅回路Ａは、入力端子Ｔ３，Ｔ４から差動入力された検出信号（電圧信号）を増幅し、増幅した検出信号を差動出力する。増幅回路Ａの構成について、詳しくは後述する。
【００２１】
次に、図１の読み出し回路の動作について説明する。
【００２２】
トランジスタＭ１は、ソース端子と接地線との間に、可変抵抗ＶＲ１が接続されている。このため、トランジスタＭ１のドレイン電流Ｉ１は、Ｉ１＝Ｉｂ１（１−ε１）となる。Ｉｂ１は、無信号時のドレイン電流、すなわち、バイアス電流の電流値である。ε１は、可変抵抗ＶＲ１の抵抗値の変化率である。
【００２３】
また、増幅回路Ａの入力インピーダンスは、抵抗Ｒ２の抵抗値より十分に大きい。したがって、出力端子Ｔ１の電圧Ｖ１は、Ｖ１＝ＶＤＤ−Ｒ２Ｉｂ１（１−ε１）となる。ＶＤＤは、電源電圧値である。Ｒ２は、抵抗Ｒ２の抵抗値である。
【００２４】
同様に、トランジスタＭ２は、ソース端子と接地線との間に、抵抗Ｒ１が接続されている。このため、トランジスタＭ２のドレイン電流Ｉ２は、Ｉ２＝Ｉｂ２となる。Ｉｂ２は、バイアス電流の電流値である。
【００２５】
また、増幅回路Ａの入力インピーダンスは、可変抵抗ＶＲ２の抵抗値より十分に大きい。したがって、出力端子Ｔ２の電圧Ｖ２は、Ｖ２＝ＶＤＤ−Ｉｂ２ＶＲ２（１＋ε２）となる。ＶＲ２は、可変抵抗ＶＲ２の無信号時の抵抗値である。ε２は、可変抵抗ＶＲ２の抵抗値の変化率である。
【００２６】
ここで、可変抵抗ＶＲ１の抵抗値ＶＲ１と、抵抗Ｒ１の抵抗値Ｒ１と、が等しく（ＶＲ１＝Ｒ１＝ｒ１）、可変抵抗ＶＲ２の抵抗値ＶＲ２と、抵抗Ｒ２の抵抗値Ｒ２と、が等しい（ＶＲ２＝Ｒ２＝ｒ２）場合について考える。
【００２７】
この場合、トランジスタＭ１のバイアス電流の電流値Ｉｂ１と、トランジスタＭ２のバイアス電流の電流値Ｉｂ２と、は等しくなる（Ｉｂ１＝Ｉｂ２＝Ｉｂ）。したがって、Ｖ１＝ＶＤＤ−ｒ２Ｉｂ（１−ε１）、Ｖ２＝ＶＤＤ−ｒ２Ｉｂ（１＋ε２）となる。
【００２８】
上記の式からわかるように、検出信号Ｖ１，Ｖ２は、出力端子Ｔ１，Ｔ２から差動出力されることがわかる。すなわち、検出信号Ｖ１，Ｖ２において、電源電圧ＶＤＤ、接地電圧、及びバイアス電圧Ｖｂの変化は同相化される。
【００２９】
さらに、可変抵抗ＶＲ１の抵抗値の変化の特性と、可変抵抗ＶＲ２の抵抗値の変化の特性と、が等しい場合について考える。このとき、可変抵抗ＶＲ１の抵抗値の変化率ε１と、可変抵抗ＶＲ２の抵抗値の変化率ε２と、は等しくなる（ε１＝ε２＝ε）。したがって、Ｖ１＝ＶＤＤ−ｒ２Ｉｂ（１−ε）、Ｖ２＝ＶＤＤ−ｒ２Ｉｂ（１＋ε）となる。すなわち、検出信号Ｖ１，Ｖ２は、変化率εに応じた信号成分をそれぞれ含む差動信号となる。
【００３０】
ここで、図１の読み出し回路のＳＮＲについて説明する。
【００３１】
図２は、ホイートストンブリッジを利用した従来の読み出し回路の一例を示す図である。図２の読み出し回路は、図１の読み出し回路における、トランジスタＭ１のソース端子及びドレイン端子を短絡し、トランジスタＭ２のソース端子及びドレイン端子を短絡したものに相当する。
【００３２】
まず、図１及び図２の読み出し回路の検出信号に含まれる信号成分について考える。
【００３３】
図２の読み出し回路では、ＶＲ１＝ＶＲ２＝Ｒ１＝Ｒ２＝５［ｋΩ］、ε１＝ε２＝１［％］、各抵抗（可変抵抗ＶＲ１，ＶＲ２、抵抗Ｒ１，Ｒ２）での電圧降下を５［Ｖ］とした場合、Ｖ１＝５．０２５［Ｖ］、Ｖ２＝４．９７５［Ｖ］となる。すなわち、図２の読み出し回路の検出信号Ｖ１，Ｖ２には、０．０２５［Ｖ］の信号成分が含まれる。
【００３４】
これに対して、図１の読み出し回路では、同様の条件の場合、トランジスタＭ１，Ｍ２のドレイン−ソース間電圧を１［Ｖ］とすると、Ｖ１＝６．０５［Ｖ］、Ｖ２＝５．９５［Ｖ］となる。すなわち、図１の読み出し回路の検出信号Ｖ１，Ｖ２には、０．０５［Ｖ］の信号成分が含まれる。
【００３５】
以上より、図１の読み出し回路の検出信号には、図２の読み出し回路の検出信号の２倍の信号成分が含まれることがわかる。これは、図１の読み出し回路の変換効率が、図２の読み出し回路の変換効率の２倍であることに相当する。
【００３６】
次に、図１及び図２の読み出し回路の検出信号に含まれるノイズ成分について考える。
【００３７】
検出信号に含まれるノイズ成分は、出力端子Ｔ１，Ｔ２の出力インピーダンスで決まり、（４ｋＴＢＲ）１／２に比例する。ｋはボルツマン定数、Ｔは絶対温度、Ｂは帯域幅、Ｒは出力インピーダンスの抵抗成分である。
【００３８】
ここで、ＶＲ１＝ＶＲ２＝Ｒ１＝Ｒ２＝５［ｋΩ］とすると、図２の読み出し回路の出力端子Ｔ２の出力インピーダンスは、Ｋ｛Ｒ１ＶＲ２／（Ｒ１＋ＶＲ２）｝１／２＝１．５８Ｋとなる。Ｋは、ｋ，Ｔ，Ｂに依存する比例定数である。したがって、検出信号Ｖ２に含まれるノイズ成分は、１．５８Ｋ′で表される。Ｋ′は、Ｋに依存する比例定数である。これは、検出信号Ｖ１についても同様である。
【００３９】
これに対して、ＶＲ１＝ＶＲ２＝Ｒ１＝Ｒ２＝５［ｋΩ］とすると、図１の読み出し回路の出力端子Ｔ２の出力インピーダンスは、トランジスタＭ１のドレイン端子の出力インピーダンスがＶＲ２よりも十分に大きいため、ＫＶＲ２１／２＝２．２４Ｋとなる。したがって、検出信号Ｖ２に含まれるノイズ成分は、２．２４Ｋ′で表される。これは、検出信号Ｖ１についても同様である。
【００４０】
以上まとめると、図１の読み出し回路は、信号成分が図２の読み出し回路の２倍大きく、ノイズ成分が図２の読み出し回路の２１／２倍大きい。したがって、図１の読み出し回路のＳＮＲは、図２の読み出し回路のＳＮＲより２１／２倍（３ｄＢ）高い。
【００４１】
なお、以上の説明では、トランジスタＭ１，Ｍ２で発生するノイズ成分について省略して説明した。これは、トランジスタＭ１で発生するノイズ成分は、トランジスタＭ１のソース端子と接地線との間に可変抵抗ＶＲ１が接続されたことにより、無視できる程度に小さくなるためである。トランジスタＭ２で発生するノイズ成分についても同様である。
【００４２】
具体的には、可変抵抗ＶＲ１を接続したことにより、トランジスタＭ１で発生するノイズ成分の伝達関数は、１／（１＋ｇｍ１ＶＲ１）となる。ｇｍ１は、トランジスタＭ１のトランスコンダクタンスである。ｇｍ１ＶＲ１は、１より十分に大きいため、トランジスタＭ１で発生したノイズ成分は、検出信号Ｖ１に含まれるノイズ成分に対して十分に小さくなる。
【００４３】
同様に、抵抗Ｒ１を接続したことにより、トランジスタＭ２で発生するノイズ成分の伝達関数は、１／（１＋ｇｍ２Ｒ１）となる。ｇｍ２は、トランジスタＭ２のトランスコンダクタンスである。ｇｍ２Ｒ１は、１より十分に大きいため、トランジスタＭ２で発生したノイズ成分は、検出信号Ｖ２に含まれるノイズ成分に対して十分に小さくなる。
【００４４】
以上説明した通り、本実施形態に係る読み出し回路は、ホイートストンブリッジを利用した従来の読み出し回路より高いＳＮＲを有する。すなわち、本実施形態により、ＳＮＲが高い読み出し回路を実現できる。
【００４５】
また、本実施形態に係る読み出し回路は、検出信号を差動出力するため、その後段に、差動増幅回路を容易に接続することができる。これにより、検出信号の出力振幅を拡大することができる。
【００４６】
また、本実施形態に係る読み出し回路は、検出信号Ｖ１，Ｖ２において、電源電圧ＶＤＤ、接地電圧、及びバイアス電圧Ｖｂの変化が同相化される。したがって、本実施形態に係る読み出し回路は、電源電圧ＶＤＤ、接地電圧、及びバイアス電圧Ｖｂのばらつきに対する高いロバスト性を有する。
【００４７】
また、本実施形態に係る読み出し回路は、検出信号として電圧信号を出力するため、後段にトランスインピーダンスアンプを接続する必要がない。これにより、本実施形態によれば、回路面積を小型化し、消費電力を低減することができる。
【００４８】
図３は、増幅回路Ａの一例を示す図である。図３の増幅回路Ａは、オペアンプＡ１，Ａ２と、入力抵抗Ｒｉ１，Ｒｉ２と、帰還抵抗Ｒｆ１，Ｒｆ２と、入力端子Ｔ３，Ｔ４と、出力端子Ｔ５，Ｔ６と、を備える。
【００４９】
オペアンプＡ１は、反転入力端子と、非反転入力端子と、出力端子と、を備える。反転入力端子は、ノードＮ１に接続される。非反転入力端子は、入力端子Ｔ３に接続される。出力端子は、出力端子Ｔ５に接続される。
【００５０】
オペアンプＡ２は、反転入力端子と、非反転入力端子と、出力端子と、を備える。反転入力端子は、ノードＮ２に接続される。非反転入力端子は、入力端子Ｔ４に接続される。出力端子は、出力端子Ｔ６に接続される。
【００５１】
入力抵抗Ｒｉ１は、第１端子と、第２端子と、を備える。第１端子は、入力端子Ｒｉ２の第１端子に接続される。第２端子は、ノードＮ１に接続される。
【００５２】
入力抵抗Ｒｉ２は、第１端子と、第２端子と、を備える。第１端子は、入力端子Ｒｉ１の第１端子に接続される。第２端子は、ノードＮ２に接続される。
【００５３】
帰還抵抗Ｒｆ１は、第１端子と、第２端子と、を備える。第１端子は、ノードＮ１に接続される。第２端子は、出力端子Ｔ５に接続される。
【００５４】
帰還抵抗Ｒｆ２は、第１端子と、第２端子と、を備える。第１端子は、ノードＮ２に接続される。第２端子は、出力端子Ｔ６に接続される。
【００５５】
オペアンプＡ１は、入力抵抗Ｒｉ１及び帰還抵抗Ｒｆ１と共に、非反転増幅回路を構成している。この非反転増幅回路の増幅率Ａ１は、Ａ１＝１＋Ｒｆ１／Ｒｉ１となる。したがって、入力端子Ｔ３から入力された検出信号Ｖ１の信号成分は、Ａ１倍に増幅され、出力端子Ｔ５から出力される。なお、検出信号Ｖ１の同相成分は、１倍に増幅される。
【００５６】
同様に、オペアンプＡ２は、入力抵抗Ｒｉ２及び帰還抵抗Ｒｆ２と共に、非反転増幅回路を構成している。この非反転増幅回路の増幅率Ａ２は、Ａ２＝１＋Ｒｆ２／Ｒｉ２となる。入力端子Ｔ４から入力された検出信号Ｖ２の信号成分は、Ａ２倍に増幅され、出力端子Ｔ６から出力される。なお、検出信号Ｖ２の同相成分は、１倍に増幅される。
【００５７】
以上まとめると、増幅回路Ａは、入力端子Ｔ３，Ｔ４から検出信号Ｖ１，Ｖ２を差動入力され、信号成分を所定の増幅率で増幅し、増幅した検出信号を出力端子Ｔ５，Ｔ６から差動出力する。
【００５８】
このような構成により、増幅回路Ａは、高い出力インピーダンスを有する読み取り回路からの検出信号を、減衰させることなく受け取り、低い出力インピーダンスで出力することができる。
【００５９】
図４は、増幅回路Ａの他の例を示す図である。図４の増幅回路Ａは、トランジスタＭＡ１，ＭＡ２と、電流源Ｉｂ１〜Ｉｂ３と、入力抵抗Ｒｉ１，Ｒｉ２と、帰還抵抗Ｒｆ１，Ｒｆ２と、全差動オペアンプＡ３と、入力端子Ｔ３，Ｔ４と、出力端子Ｔ５，Ｔ６と、を備える。
【００６０】
トランジスタＭＡ１は、ＰチャネルＭＯＳＦＥＴ（以下、「ＰＭＯＳ」という）であって、ソース端子と、ドレイン端子と、ゲート端子と、を備える。ソース端子は、ノードＮ３に接続される。ドレイン端子は、ノードＮ４に接続される。ゲート端子は、入力端子Ｔ３に接続される。すなわち、トランジスタＭＡ１は、ゲート端子に検出信号Ｖ１を印加される。
【００６１】
トランジスタＭＡ２は、ＰＭＯＳであって、ソース端子と、ドレイン端子と、ゲート端子と、を備える。ソース端子は、ノードＮ５に接続される。ドレイン端子は、ノードＮ６に接続される。ゲート端子は、入力端子Ｔ４に接続される。すなわち、トランジスタＭＡ２は、ゲート端子に検出信号Ｖ２を印加される。
【００６２】
電流源Ｉｂ１は、電源線とノードＮ７との間に接続され、トランジスタＭＡ１，ＭＡ２に所定の電流を供給する。電流源Ｉｂ１が供給する電流の電流値は２Ｉｂである。
【００６３】
電流源Ｉｂ２は、ノードＮ４と接地線との間に接続され、トランジスタＭＡ１に所定の電流を供給する。電流源Ｉｂ２が供給する電流の電流値はＩｂである。
【００６４】
電流源Ｉｂ３は、ノードＮ６と接地線との間に接続され、トランジスタＭＡ２に所定の電流を供給する。電流源Ｉｂ３が供給する電流の電流値はＩｂである。
【００６５】
入力抵抗Ｒｉ１は、第１端子と、第２端子と、を備える。第１端子は、ノードＮ３に接続される。第２端子は、ノードＮ７に接続される。
【００６６】
入力抵抗Ｒｉ２は、第１端子と、第２端子と、を備える。第１端子は、ノードＮ５に接続される。第２端子は、ノードＮ７に接続される。
【００６７】
帰還抵抗Ｒｆ１は、第１端子と、第２端子と、を備える。第１端子は、ノードＮ３に接続される。第２端子は、出力端子Ｔ５に接続される。
【００６８】
帰還抵抗Ｒｆ２は、第１端子と、第２端子と、を備える。第１端子は、ノードＮ５に接続される。第２端子は、出力端子Ｔ６に接続される。
【００６９】
全差動オペアンプＡ３は、反転入力端子と、非反転入力端子と、非反転出力端子と、反転出力端子と、を備える。反転入力端子は、ノードＮ６に接続される。非反転入力端子は、ノードＮ４に接続される。非反転出力端子は、出力端子Ｔ５に接続される。反転出力端子は、出力端子Ｔ６に接続される。
【００７０】
図４のトランジスタＭＡ１，ＭＡ２のゲート端子は、図３のオペアンプＡ１，Ａ２の非反転入力端子に相当する。また、図４のトランジスタＭＡ１，ＭＡ２のソース端子は、図３のオペアンプＡ１，Ａ２の反転入力端子に相当する。
【００７１】
このような構成により、増幅回路Ａを実現することができる。これにより、増幅回路Ａで発生するノイズを図３の構成よりも低減することができる。
【００７２】
なお、以上の説明では、増幅回路Ａは、差動出力の増幅回路であったが、シングルエンド出力の増幅回路であってもよい。このような増幅回路Ａとして、インスツルメンテーションアンプを用いることができる。インスツルメンテーションアンプは、例えば、図３の回路の後段に、オペアンプを接続することにより構成できる。
【００７３】
（第２実施形態）
第２実施形態に係る読み出し回路について、図５を参照して説明する。
【００７４】
まず、本実施形態に係る読み出し回路の構成について説明する。図５は、本実施形態に係る読み出し回路の一例を示す図である。図５の読み出し回路は、抵抗Ｒ１の代わりに可変抵抗ＶＲ３を備え、抵抗Ｒ２の代わりに可変抵抗ＶＲ４を備える。他の構成は、図１と同様である。
【００７５】
可変抵抗ＶＲ３は、可変抵抗センサが備える可変抵抗である。可変抵抗ＶＲ３は、光などの検出対象の変化に応じて、抵抗値が変化する。可変抵抗ＶＲ３は、第１端子と、第２端子と、を備える。第１端子は、接地線に接続される。第２端子は、トランジスタＭ２のソース端子に接続される。可変抵抗ＶＲ３は、抵抗Ｒ１を可変抵抗としたものに相当する。
【００７６】
可変抵抗ＶＲ４は、可変抵抗センサが備える可変抵抗である。可変抵抗ＶＲ４は、光などの検出対象の変化に応じて、抵抗値が変化する。可変抵抗ＶＲ４は、第１端子と、第２端子と、を備える。第１端子は、トランジスタＭ１のドレイン端子に接続される。第２端子は、電源線に接続される。可変抵抗ＶＲ４は、抵抗Ｒ２を可変抵抗としたものに相当する。
【００７７】
次に、図５の読み出し回路の動作について説明する。
【００７８】
トランジスタＭ１は、ソース端子と接地線との間に、可変抵抗ＶＲ１が接続されている。このため、トランジスタＭ１のドレイン電流Ｉ１は、Ｉ１＝Ｉｂ１（１−ε１）となる。これは、第１実施形態と同様である。
【００７９】
また、増幅回路Ａの入力インピーダンスは、可変抵抗ＶＲ４の抵抗値より十分に大きい。したがって、出力端子Ｔ１の電圧Ｖ１は、Ｖ１＝ＶＤＤ−ＶＲ４（１＋ε４）Ｉｂ１（１−ε１）となる。ＶＲ４は、可変抵抗ＶＲ４の無信号時の抵抗値である。ε４は、可変抵抗ＶＲ４の抵抗値の変化率である。
【００８０】
同様に、トランジスタＭ２は、ソース端子と接地線との間に、抵抗ＶＲ３が接続されている。このため、トランジスタＭ２のドレイン電流Ｉ２は、Ｉ２＝Ｉｂ２（１−ε３）となる。ε３は、可変抵抗ＶＲ３の抵抗値の変化率である。
【００８１】
また、増幅回路Ａの入力インピーダンスは、可変抵抗ＶＲ２の抵抗値より十分に大きい。したがって、出力端子Ｔ２の電圧Ｖ２は、Ｖ２＝ＶＤＤ−ＶＲ２（１＋ε２）Ｉｂ２（１−ε３）となる。ＶＲ２は、可変抵抗ＶＲ２の無信号時の抵抗値である。ε２は、可変抵抗ＶＲ２の抵抗値の変化率である。
【００８２】
ここで、可変抵抗ＶＲ１の抵抗値ＶＲ１と、抵抗Ｒ１の抵抗値Ｒ１と、が等しく（ＶＲ１＝Ｒ１＝ｒ１）、可変抵抗ＶＲ２の抵抗値ＶＲ２と、抵抗Ｒ２の抵抗値Ｒ２と、が等しく（ＶＲ２＝Ｒ２＝ｒ２）、可変抵抗ＶＲ１の抵抗値の変化の特性と、可変抵抗ＶＲ２の抵抗値の変化の特性と、が等しい場合（ε１＝ε２＝ε）について考える。
【００８３】
この場合、トランジスタＭ１のバイアス電流の電流値Ｉｂ１と、トランジスタＭ２のバイアス電流の電流値Ｉｂ２と、は等しくなる（Ｉｂ１＝Ｉｂ２＝Ｉｂ）。したがって、Ｖ１＝ＶＤＤ−ｒ２（１＋ε４）Ｉｂ（１−ε）、Ｖ２＝ＶＤＤ−ｒ２（１＋ε）Ｉｂ（１−ε３）となる。
【００８４】
さらに、可変抵抗ＶＲ３の抵抗値の変化の特性と、可変抵抗ＶＲ２の抵抗値の変化の特性と、が逆極性であり、可変抵抗ＶＲ４の抵抗値の変化の特性と、可変抵抗ＶＲ１の抵抗値の変化の特性と、が逆極性である場合について考える。このとき、可変抵抗ＶＲ３の抵抗値の変化率ε３と、可変抵抗ＶＲ２の抵抗値の変化率ε２と、は逆符号となる（ε３＝−ε２＝−ε）。また、可変抵抗ＶＲ４の抵抗値の変化率ε４と、可変抵抗ＶＲ１の抵抗値の変化率ε１と、は逆符号となる（ε４＝−ε１＝−ε）。したがって、Ｖ１＝ＶＤＤ−ｒ２Ｉｂ（１−ε）２、Ｖ２＝ＶＤＤ−ｒ２Ｉｂ（１＋ε）２となる。さらにεが微小である場合、Ｖ１＝ＶＤＤ−ｒ２Ｉｂ（１−２ε）、Ｖ２＝ＶＤＤ−ｒ２Ｉｂ（１＋２ε）となる。
【００８５】
以上説明した通り、本実施形態では、検出信号Ｖ１，Ｖ２は、第１実施形態に対して２倍の信号成分をそれぞれ含む差動信号となる。したがって、本実施形態により、第１実施形態よりさらに変換効率を向上させ、読み出し回路のＳＮＲを高めることができる。
【００８６】
（第３実施形態）
第３実施形態に係る読み出し回路について、図６を参照して説明する。図６は、本実施形態に係る読み出し回路の一例を示す図である。図６の読み出し回路は、トランジスタＭ１に対して、トランジスタＭ３がカスコード接続され、トランジスタＭ２に対して、トランジスタＭ４がカスコード接続されている。このため、本実施形態において、トランジスタＭ１，Ｍ２は、ドレイン端子がトランジスタＭ３，Ｍ４のソース端子にそれぞれ接続される。他の構成は、図１と同様である。
【００８７】
トランジスタＭ３（第３トランジスタ）は、ＮＭＯＳであって、ソース端子と、ドレイン端子と、ゲート端子と、を備える。ソース端子は、トランジスタＭ１のドレイン端子に接続される。ドレイン端子は、抵抗Ｒ２の第１端子と、出力端子Ｔ１と、に接続される。ゲート端子は、所定のバイアス電圧Ｖｂ１を印加される。トランジスタＭ３は、トランジスタＭ１に対してカスコード接続されている。
【００８８】
トランジスタＭ４（第４トランジスタ）は、ＮＭＯＳであって、ソース端子と、ドレイン端子と、ゲート端子と、を備える。ソース端子は、トランジスタＭ２のドレイン端子に接続される。ドレイン端子は、可変抵抗ＶＲ２の第１端子と、出力端子Ｔ２と、に接続される。ゲート端子は、所定のバイアス電圧Ｖｂ１を印加される。トランジスタＭ４は、トランジスタＭ２に対してカスコード接続されている。
【００８９】
ここで、本実施形態に係る読み出し回路の効果について説明する。
【００９０】
一般に、飽和領域におけるＭＯＳＦＥＴのドレイン電流ＩＤは、ＩＤ＝ａ（ＶＧＳ−ＶＴＨ）２（１＋λＶＤＳ）で近似される。ａはトランジスタの構造によって決まる比例係数、ＶＧＳはゲート−ソース間電圧、ＶＴＨは閾値電圧、λはチャネル変調効果係数、ＶＤＳはドレインソース間電圧である。
【００９１】
図１の読み出し回路では、トランジスタＭ１，Ｍ２のドレイン−ソース間電圧ＶＤＳは、可変抵抗ＶＲ１，ＶＲ２の抵抗値の変化に応じて変化する。このため、上記の式からわかるように、トランジスタＭ１，Ｍ２のドレイン電流Ｉ１，Ｉ２は、可変抵抗ＶＲ１，ＶＲ２の抵抗値の変化に応じて変化する。結果として、図１の読み出し回路の出力端子Ｔ１，Ｔ２には、ドレイン電流Ｉ１，Ｉ２の変化に応じた高調波が発生する恐れがある。
【００９２】
これに対して、本実施形態に係る読み出し回路では、トランジスタＭ１に対してトランジスタＭ３がカスコード接続されているため、トランジスタＭ１のドレインソース間電圧の変動が抑制される。また、トランジスタＭ２に対してトランジスタＭ４がカスコード接続されているため、トランジスタＭ２のドレインソース間電圧の変動が抑制される。
【００９３】
したがって、本実施形態によれば、トランジスタＭ１，Ｍ２のドレイン電流Ｉ１，Ｉ２の変化に起因した高調波の発生を抑制することができる。
【００９４】
（第４実施形態）
第４実施形態に係る読み出し回路について、図７及び図８を参照して説明する。図７は、本実施形態に係る読み出し回路の一例を示す図である。図７の読み出し回路は、フィルタ回路Ｆを備える。本実施形態では、増幅回路Ａは、フィルタ回路の後段に接続される。他の構成は、図１と同様である。
【００９５】
フィルタ回路Ｆは、出力端子Ｔ１，Ｔ２と、入力端子Ｔ３，Ｔ４と、の間に接続される。フィルタ回路Ｆは、出力端子Ｔ１から出力された検出信号Ｖ１のうち、所定の周波数帯域を通過させ、入力端子Ｔ３から増幅回路Ａに入力する。また、フィルタ回路Ｆは、出力端子Ｔ２から出力された検出信号Ｖ２のうち、所定の周波数成分を通過させ、入力端子Ｔ４から増幅回路Ａに入力する。フィルタ回路Ｆは、ローパスフィルタ、ハイパスフィルタ、又は帯域通過フィルタである。
【００９６】
図８は、フィルタ回路Ｆの一例を示す図である。図８のフィルタ回路Ｆは、帯域通過フィルタであり、ローパスフィルタかつハイパスフィルタとして機能する。図８のフィルタ回路Ｆは、入力端子Ｔ７，Ｔ８と、出力端子Ｔ９，Ｔ１０と、容量Ｃ１〜Ｃ４と、抵抗Ｒ３，Ｒ４と、を備える。
【００９７】
入力端子Ｔ７（第１入力端子）は、出力端子Ｔ１に接続される。入力端子Ｔ８（第２入力端子）は、出力端子Ｔ２に接続される。出力端子Ｔ９は、入力端子Ｔ３に接続される。出力端子Ｔ１０は、入力端子Ｔ４に接続される。
【００９８】
容量Ｃ１は、第１端子と、第２端子と、を備える。第１端子は、容量Ｃ２の第２端子に接続される。第２端子は、入力端子Ｔ７に接続される。容量Ｃ１は、検出信号Ｖ１の低周波成分を通過させるローパスフィルタを構成する。このローパスフィルタの時定数は、容量Ｃ１の容量値と、可変抵抗ＶＲ１の抵抗値と、によって決まる。
【００９９】
容量Ｃ２は、第１端子と、第２端子と、を備える。第１端子は、入力端子Ｔ８に接続される。第２端子は、容量Ｃ１の第１端子に接続される。容量Ｃ２は、検出信号Ｖ２の低周波成分を通過させるローパスフィルタを構成する。このローパスフィルタの時定数は、容量Ｃ２の容量値と、抵抗Ｒ１の抵抗値と、によって決まる。
【０１００】
容量Ｃ３は、第１端子と、第２端子と、を備える。第１端子は、入力端子Ｔ７に接続される。第２端子は、出力端子Ｔ９に接続される。
【０１０１】
容量Ｃ４は、第１端子と、第２端子と、を備える。第１端子は、入力端子Ｔ８に接続される。第２端子は、出力端子Ｔ１０に接続される。
【０１０２】
抵抗Ｒ３は、第１端子と、第２端子と、を備える。第１端子は、抵抗Ｒ４の第２端子に接続され、所定の電圧ＶＣを印加される。第２端子は、出力端子Ｔ９に接続される。
【０１０３】
抵抗Ｒ４は、第１端子と、第２端子と、を備える。第１端子は、出力端子Ｔ１０に接続される。第２端子は、抵抗Ｒ３の第１端子に接続され、所定の電圧ＶＣを印加される。
【０１０４】
容量Ｃ３及び抵抗Ｒ３は、検出信号Ｖ１の高周波成分を通過させるハイパスフィルタを構成する。このハイパスフィルタの時定数は、容量Ｃ３の容量値と、抵抗Ｒ３の抵抗値と、によって決まる。
【０１０５】
また、容量Ｃ４及び抵抗Ｒ４は、検出信号Ｖ２の高周波成分を通過させるハイパスフィルタを構成する。このハイパスフィルタの時定数は、容量Ｃ４の容量値と、抵抗Ｒ４の抵抗値と、によって決まる。
【０１０６】
可変抵抗ＶＲ１の抵抗値と抵抗Ｒ１の抵抗値との間に誤差がある場合、及び可変抵抗ＶＲ２の抵抗値と抵抗Ｒ２の抵抗値との間に誤差がある場合、検出信号Ｖ１，Ｖ２の間に直流オフセットが生じる。本実施形態のように、出力端子Ｔ１，Ｔ２の後段に、ハイパスフィルタを接続することにより、この直流オフセットを除去することができる。結果として、フィルタ回路Ｆを通過させることで、読み出し回路のＳＮＲを向上させることができる。
【０１０７】
また、出力端子Ｔ９，Ｔ１０から出力されるフィルタ後の検出信号Ｖ１，Ｖ２の同相電圧は、電圧ＶＣとなる。すなわち、検出信号Ｖ１，Ｖ２の同相電圧を、電圧ＶＣにより任意に設定することができる。これにより、出力端子Ｔ１，Ｔ２から出力された検出信号Ｖ１，Ｖ２を、増幅回路Ａの入力電圧範囲に応じて遷移させることができる。
【０１０８】
（第５実施形態）
第５実施形態に係る読み出し回路について、図９及び図１０を参照して説明する。本実施形態に係る読み出し回路は、チョッパ回路を備える。図９は、本実施形態に係る読み出し回路の一例を示す図である。図９の読み出し回路は、経路切替スイッチＳ１と、経路切替スイッチＳ２と、出力端子Ｔ１１，Ｔ１２と、を備える。本実施形態において、増幅回路Ａは、差動出力の増幅回路である。他の構成は、図１と同様である。
【０１０９】
経路切替スイッチＳ１（第１経路切替スイッチ）（以下、「スイッチＳ１」という）は、増幅回路Ａの前段に接続される。具体的には、スイッチＳ１は、出力端子Ｔ１，Ｔ２と、入力端子Ｔ３，Ｔ４と、の間に接続される。スイッチＳ１は、第１経路と第２経路とを切り替える。第１経路は、出力端子Ｔ１と入力端子Ｔ４とを接続し、出力端子Ｔ２と入力端子Ｔ３とを接続する経路である。第２経路は、出力端子Ｔ１と入力端子Ｔ３とを接続し、出力端子Ｔ２と入力端子Ｔ４とを接続する経路である。
【０１１０】
経路切替スイッチＳ２（第２経路切替スイッチ）（以下、「スイッチＳ２」という）は、増幅回路Ａの後段に接続される。具体的には、スイッチＳ２は、出力端子Ｔ５，Ｔ６と、出力端子Ｔ１１，Ｔ１２と、の間に接続される。スイッチＳ２は、第１経路と第２経路とを切り替える経路切替スイッチである。第１経路は、出力端子Ｔ５と出力端子Ｔ１２とを接続し、出力端子Ｔ６と出力端子Ｔ１１とを接続する経路である。第２経路は、出力端子Ｔ５と出力端子Ｔ１１とを接続し、出力端子Ｔ６と出力端子Ｔ１２とを接続する経路である。
【０１１１】
スイッチＳ１及びスイッチＳ２は、チョッパ回路を構成しており、経路の切替タイミングが同期している。具体的には、スイッチＳ１が第１経路を形成している間、スイッチＳ２も第１経路を形成する。また、スイッチＳ１が第２経路を形成している間、スイッチＳ２も第２経路を形成する。スイッチＳ１及びスイッチＳ２が経路を切り替える周波数を、スイッチング周波数という。
【０１１２】
このような構成により、検出信号Ｖ１，Ｖ２の周波数を、スイッチＳ１及びスイッチＳ２のスイッチング周波数に応じて遷移させることができる。これにより、検出信号Ｖ１，Ｖ２の信号成分の周波数と、増幅回路Ａで発生するフリッカーノイズの周波数と、を異なる周波数にすることができる。すなわち、検出信号Ｖ１，Ｖ２の信号成分に対するフリッカーノイズの重畳を防ぐことができる。出力端子Ｔ１１，Ｔ１２の後段にフィルタ回路を接続し、検出信号Ｖ１，Ｖ２からフリッカーノイズを除去することにより、読み出し回路のＳＮＲを向上させることができる。
【０１１３】
図１０は、本実施形態に係る読み出し回路の他の例を示す図である。図１０の読み出し回路は、第４実施形態で説明したフィルタ回路Ｆを備え、その後段に、スイッチＳ１が接続されている。他の構成は、図９と同様である。このような構成により、検出信号Ｖ１，Ｖ２から直流オフセット及びフリッカーノイズを除去することができる。結果として、読み出し回路のＳＮＲをさらに向上させることができる。
【０１１４】
なお、以上の各実施形態では、読み出し回路をＭＯＳＦＥＴにより構成する場合を例に説明した。しかしながら、各実施形態に係る読み出し回路は、バイポーラトランジスタによっても構成可能である。この場合、以上の説明における、ＮＭＯＳ、ＰＭＯＳ、ソース端子、ドレイン端子、及びゲート端子を、それぞれ、ＮＰＮ型バイポーラトランジスタ、ＰＮＰ型バイポーラトランジスタ、エミッタ端子、コレクタ端子、及びベース端子に読み替えればよい。
【０１１５】
なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、各実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。
【符号の説明】
【０１１６】
Ｒ：抵抗、ＶＲ：可変抵抗、Ｍ：トランジスタ、Ｉｂ：電流源、Ａ１，Ａ２：オペアンプ、Ａ３：全差動オペアンプ、Ｃ：容量、Ａ：増幅回路、Ｆ：フィルタ回路、Ｓ：経路切替スイッチ
【図１】
2017147696.tif 000003
【図２】
2017147696.tif 000004
【図３】
2017147696.tif 000005
【図４】
2017147696.tif 000006
【図５】
2017147696.tif 000007
【図６】
2017147696.tif 000008
【図７】
2017147696.tif 000009
【図８】
2017147696.tif 000010
【図９】
2017147696.tif 000011
【図１０】
2017147696.tif 000012