(57)【要約】【課題】  絶縁形フルブリッジコンバータにおいて，二次側整流素子のターンオフ時に発生するサージ電圧の問題を解消しつつ，小形・高効率化を実現する。【解決手段】  入力側と出力側が絶縁用トランスを介して接続され，前記絶縁用トランスの漏れインダクタンスと前記絶縁用トランスの二次側である出力側に設けた出力コンデンサが平滑手段として利用されるスイッチング電源において，二次側の回路構成がセンタータップ方式である場合，二次側整流素子としてスイッチング素子Ｑ５，Ｑ６がトランスＴｒ２，Ｔｒ３にそれぞれ直列に接続され，さらに，単体のダイオードＤがＱ５とＱ６の各々に対し，直列となるように接続される。これによって、一次側のスイッチング素子のソフトスイッチング動作を実現し，共振ノイズを低減し、小形・高効率のスイッチング電源を提供することができる。【選択図】図１
2017147917.tif 000002
【特許請求の範囲】
【請求項１】
入力側と出力側が絶縁用トランスを介して接続され，前記絶縁用トランスの一次側である入力側にスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を備えたフルブリッジ方式のインバータを設け、前記絶縁用トランスの漏れインダクタンスと前記絶縁用トランスの二次側である出力側に設けた出力コンデンサが平滑手段として利用されるスイッチング電源において，二次側の回路構成がセンタータップ整流回路であり，前記絶縁用トランスの二次側がトランスＴｒ２，Ｔｒ３で構成され，二次側整流素子としてスイッチＱ５が前記Ｔｒ２に直列に接続され，スイッチＱ６が前記Ｔｒ２に直列に接続され，単体のダイオードＤが前記スイッチング素子Ｑ５とＱ６の各々に対して直列に接続されることを特徴とするスイッチング電源。
【請求項２】
入力側と出力側が絶縁用トランスを介して接続され，前記絶縁用トランスの一次側である入力側にスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を備えたフルブリッジ方式のインバータを設け、前記絶縁用トランスの漏れインダクタンスと前記絶縁用トランスの二次側である出力側に設けた出力コンデンサが平滑手段として利用されるスイッチング電源において，
二次側の回路構成がフルブリッジ整流回路であり，前記フルブリッジ整流回路のハイサイド側にダイオード素子Ｄ１，Ｄ２が接続され，ローサイド側にスイッチング素子Ｑ５，Ｑ６が接続されることを特徴とするスイッチング電源。
【請求項３】
請求項１および請求項２に記載のスイッチング電源において，
前記スイッチング素子Ｑ５は一次側スイッチング素子Ｑ４がターンオフした際にターンオンされ，一次側スイッチング素子Ｑ３がターンオフした際にターンオフされ，前記スイッチング素子Ｑ６のターンオン／ターンオフのタイミングはＱ５に対して逆位相に設定されることを特徴とするスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は，絶縁形フルブリッジコンバータにおいて，二次側の整流素子のターンオフ時に発生するサージ電圧を抑制し，全スイッチのスイッチング損失を低減する技術に関する。
【背景技術】
【０００２】  大電力用途且つ，入力電力と絶縁された出力電力が得られるスイッチング電源回路として，一般的にフルブリッジコンバータが利用される。当該コンバータは重負荷時において，すべてのスイッチがソフトスイッチング動作を実現することで電力損失が小さく，高効率な動作が可能である。しかし，二次側整流素子のターンオフ時にサージ電圧が発生することが従来から問題となっており，これを抑制する手法がさまざま提案されている。【０００３】  サージ電圧を抑制する手法として，最も一般的な回路方式はスナバ回路と称する回路方式である。スナバ回路は主に抵抗とコンデンサから構成され，ＲＣスナバ回路やＲＣＤスナバ回路などが代表的である。【０００４】  ＲＣスナバ回路は，直列に接続された抵抗とコンデンサで構成される。ＲＣＤスナバ回路は，並列に接続されたコンデンサと抵抗に，さらにダイオードが直列に接続され構成される。これらのスナバ回路をサージ電圧が発生する整流素子に対し並列に接続することでサージ電圧を抑制する。【０００５】  これらの方式は，サージ電圧発生時にサージ電圧のエネルギーをコンデンサに蓄えた後，抵抗にて熱として消費することでサージ電圧を抑制する。このため，サージ電圧のエネルギーが大きい場合，抵抗での電力損失および発熱量が増加し，電力効率の低下や抵抗を冷却するための部品に多大な体積を要する。【０００６】  特に，４００Ｖと比較的高電圧を取り扱う絶縁形フルブリッジコンバータにおいて，二次側整流素子のサージ電圧は１ｋＶを超える。当該コンバータにスナバ回路を用いた場合，スナバ抵抗での電力損失および発熱がスイッチング電源の小形・高効率化の観点から問題となっている。【０００７】  これに対し，非特許文献１には，フルブリッジコンバータを対象とし，スナバ回路を利用せず，サージ電圧抑制時に電力損失を発生させないサージ電圧抑制機構を備えたフルブリッジコンバータが開示されている。フルブリッジコンバータに備わっている出力インダクタを除去した回路構成となっており，スイッチング素子の制御方式は従来のフルブリッジコンバータと同様に位相制御を用いているものである。出力インダクタを除去したことで，フルブリッジコンバータを疑似的に不連続モードで動作させ，スイッチがターンオフ時に逆流する電流の傾き（ｄｉ／ｄｔ）を小さくすることで，サージ電圧を抑制するものである。
【先行技術文献】
【０００８】
【非特許文献１】Ｋ．Ｄｏｍｏｔｏ，Ｙ．Ｉｓｈｉｚｕｋａ，Ｓ．Ａｂｅ，Ｔ．Ｎｉｎｏｍｉｙａ：“Ｃｏｎｔｒｏｌ  Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ  Ｉｍｐｒｏｖｅｍｅｎｔ  ｏｆ  Ｆｕｌｌ−Ｂｒｉｄｇｅ  ＤＣ−ＤＣ  Ｃｏｎｖｅｒｔｅｒ  ｗｉｔｈ  Ｓｎｕｂｂｅｒ  Ｃａｐａｃｉｔｏｒ”，Ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  ＩＰＥＣ’１４，ｐｐ．３６５２−３６５８，Ｍａｙ．２０１４．
【発明の概要】
【発明が解決しようとする課題】
【０００９】  非特許文献１に開示されているフルブリッジコンバータの回路図を図８に示す。これは二次側がセンタータップ整流方式であり、整流素子としてダイオードＤ１，Ｄ２が用いられている。このフルブリッジコンバータにおいては，電流は不連続であるため，一次側のスイッチング素子のターンオン時にスイッチング素子の寄生容量に蓄積されている電荷を放電するためのエネルギー（電流）が存在せず，結果，電荷を放電できず，ターンオン時に電力損失が生じる。この電力損失は負荷の状態に関係なく，慢性的に発生するため，電力効率の低下の要因となっており，これを軽減する手法として，トランスの励磁インダクタンスを大きくし、励磁電流を大きくする，また，整流素子に取り付ける冷却部品の大型化するなどで対応するしかなかった。【００１０】  また非特許文献１のフルブリッジコンバータにおいては，電流が不連続であるため，二次側のダイオード素子が全てオフする期間があり，この期間中，トランスの漏れインダクタンスと二次側の寄生容量成分との共振ノイズが発生する。図８における各部の電圧、電流波形を示す図９において、一次側トランスに流れる電流ｉＴｒが振動的になっている。また二次側のダイオードにかかる電圧ｖＤ１も振動的になっている。【００１１】  この共振ノイズにより，励磁電流が一次側スイッチング素子の寄生容量を充放電する動作を阻害し，ターンオン時の電力損失を低減できない要因となっている。【００１２】  さらに，この共振ノイズはＥＭＣノイズとして，周辺の電子機器に影響を及ぼす可能性があるため，このノイズ対策についても課題として挙げられる。【００１３】  本発明は，前記の課題を解決するためになされたものであり，スイッチング素子のターンオン時の電力損失および共振ノイズを低減し，高電力効率で小形のスイッチング電源を提供することを目的とする。
【課題を解決するための手段】
【００１４】  以下，前記の課題を解決するための手段およびその作用効果について記載する。【００１５】  請求項１記載の発明は，入力側と出力側が絶縁用トランスを介して接続され，前記絶縁用トランスの一次側である入力側にスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を備えたフルブリッジ方式のインバータを設け、前記絶縁用トランスの漏れインダクタンスと前記絶縁用トランスの二次側である出力側に設けた出力コンデンサが平滑手段として利用されるスイッチング電源において，二次側の回路構成がセンタータップ整流回路であり，前記絶縁用トランスの二次側がトランスＴｒ２，Ｔｒ３で構成され，二次側整流素子としてスイッチＱ５が前記Ｔｒ２に直列に接続され，スイッチＱ６が前記Ｔｒ２に直列に接続され，単体のダイオードＤ前記スイッチング素子Ｑ５とＱ６の各々に対して直列に接続されることを特徴とする。【００１６】  本回路構成を適用することで，フルブリッジコンバータを疑似的に不連続モードで動作させ，ダイオードがターンオフ時（逆回復期間）に逆流する電流の傾き（ｄｉ／ｄｔ）を小さくすることで，サージ電圧を抑制するものである。【００１７】    請求項２記載の発明は，入力側と出力側が絶縁用トランスを介して接続され，前記絶縁用トランスの一次側である入力側にスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を備えたフルブリッジ方式のインバータを設け、前記絶縁用トランスの漏れインダクタンスと前記絶縁用トランスの二次側である出力側に設けた出力コンデンサが平滑手段として利用されるスイッチング電源において，二次側の回路構成がフルブリッジ整流回路であり，前記フルブリッジ整流回路のハイサイド側にダイオード素子Ｄ１，Ｄ２が接続され，ローサイド側にスイッチング素子Ｑ５，Ｑ６が接続されていることを特徴とする【００１８】  この回路構成において，二次側ダイオードがオフすることで，二次側のスイッチング素子の操作時に出力からの電力伝達が逆向することを防止する。【００１９】  請求項３記載の発明は，前記スイッチング素子Ｑ５は一次側スイッチング素子Ｑ４がターンオフした際にターンオンし，一次側スイッチング素子Ｑ３と同時にオフされ，前記スイッチング素子Ｑ６のターンオン／ターンオフのタイミングはＱ５に対して逆位相に設定されることを特徴とする。したがって，二次側スイッチング素子の駆動（ゲート）信号は一次側の位相遅れスイッチング素子Ｑ３とＱ４に連動し位相が変化する。【００２０】  これらの動作を行うことで，二次側のスイッチング素子は，回路の入力および負荷の状態によって，ターンオン／ターンオフのタイミングを操作することなく，回路を動作させ，また，共振ノイズを部分的に利用し，一次側のスイッチング素子のソフトスイッチング動作を実現し且つ，共振ノイズを低減する。
【発明の効果】
【００２１】  上記発明によって，高電力効率・小形のスイッチング電源を提供することが出来る。
【図面の簡単な説明】
【００２２】
【図１】本発明の第一の実施形態のスイッチング電源（二次側：センタータップ整流方式）の回路を示す図である。
【図２】図１における各スイッチング素子の駆動（ゲート）信号を示す図である。
【図３】図１の各部における動作波形を示す図である。
【図４】図３中の期間Ｉ〜ＩＸまでの各期間における回路状態を示す図である。
【図５】図３中の期間ＶＩ〜ＩＸおよびジ周期の期間Ｉ，ＩＩに関して，漏れインダクタンスに流れる電流および励磁電流のみを示す図である。
【図６】本発明による回路各部における実験波形を示す図である。
【図７】本発明の第二の実施形態のスイッチング電源（二次側：フルブリッジ整流方式）の回路を示す図である。
【図８】従来のフルブリッジコンバータによるスイッチング電源の回路を示す図である。
【図９】従来のフルブリッジコンバータによるスイッチング電源の回路各部の動作波形を示す図である。
【００２３】  以下，本発明を高電圧直流給電システム整流部に内蔵される絶縁型コンバータに適用した場合について説明する。図１は，本発明の実施形態のフルブリッジコンバータによるスイッチング電源の回路図を示す。【００２４】  図１は，本発明の第一の実施形態であり、二次側回路がセンタータップ整流方式となっており，絶縁用トランスの二次側がトランスＴｒ２，Ｔｒ３で構成される。一次側は４個のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を備えたフルブリッジ方式のインバータである。【００２５】  二次側整流素子としてスイッチＱ５が前記Ｔｒ２に直列に接続され，スイッチＱ６が前記Ｔｒ２に直列に接続されている。単体のダイオードＤが前記スイッチング素子Ｑ５とＱ６の各々に対して直列に，出力コンデンサＣｏの直前に接続されている。ダイオードＤは整流段側にアノード，出力コンデンサ側にカソードが接続される。【００２６】  図２は，図１に示すフルブリッジコンバータのスイッチング素子の駆動（ゲート）信号である。スイッチング素子Ｑ１〜Ｑ６にそれぞれ入力される駆動（ゲート）信号をｖｇｓ１〜ｖｇｓ６とする。また，図３は，図２の駆動信号を図１のスイッチング電源回路に適用した場合の各部波形である。漏れインダクタンスに流れる電流ｉＴｒ，図１中のＡ−Ｂ区間に印加される電圧ｖＡＢ，二次側スイッチング素子Ｑ５の電圧波形ｖＱ５と電流波形ｉＱ５，および二次側ダイオードの電圧波形ｖＤと電流波形ｉＤを示す。尚，図３に示すＩ〜ＩＸの区間は，本スイッチング電源回路の半周期の動作遷移を示し，各々の区間における回路状態は図４に示している。【００２７】  以下に，本発明を実施したフルブリッジコンバータの半周期の各動作について説明する。【００２８】  図３中の期間Ｉ（図４中Ｓｔａｔｅ  Ｉ）において，Ｑ４がＺＶＳターンオンする．二次側は，Ｑ５の寄生容量が放電され，ダイオードＤの寄生容量が充電されている．【００２９】  図３中の期間ＩＩ（図４中ＳｔａｔｅＩＩ）において，Ｑ５の寄生容量が十分に放電され，トランスに流れる電流の極性が反転する．二次側はＱ５の寄生容量が再度充電され，Ｄの寄生容量が放電される．【００３０】  図３中の期間ＩＩＩ（図４中Ｓｔａｔｅ  ＩＩＩ）において，二次側はＱ５の寄生容量が十分に充電，Ｄの寄生容量が放電後，導通する．  この状態はＱ１がターンオフするまで継続される．【００３１】  図３中の期間ＩＶ（図４中Ｓｔａｔｅ  ＩＶ）において，Ｑ１がターンオフする．漏れインダクタンスのエネルギーによりＱ１とＱ２の寄生容量が充放電され，Ｑ２のボディダイオードが導通する．出力には，漏れインダクタンスのエネルギーおよび出力コンデンサの蓄積電荷により電力供給される。【００３２】  図３中の期間Ｖ（図４中Ｓｔａｔｅ  Ｖ）において，Ｑ２がターンオンする．既にボディダイオードを導通しているため，ＺＶＳ動作を実現する．【００３３】  図３中の期間ＶＩ（図４中Ｓｔａｔｅ  ＶＩ）において，Ｄの電流が零になり，Ｄの寄生容量が充電される．Ｑ５の寄生容量の電荷が放電され，一次側の電流ｉＴｒ１の極性が反転する．この際，その放電されたエネルギーが漏れインダクタンスに蓄積される．【００３４】  図３中の期間ＶＩＩ（図４中ＳｔａｔｅＶＩＩ）において，Ｄがターンオフし，Ｑ５のボディダイオードが導通する．この期間にＱ５がターンオンすることでＺＶＳ動作が実現される．この際，漏れインダクタンスには一定のエネルギーが保持される。【００３５】  図３中の期間ＶＩＩＩ（図４中Ｓｔａｔｅ  ＶＩＩＩ）において，Ｑ４とＱ６がターンオフおよびＱ５がＺＶＳターンオンし，Ｑ４はボディダイオードが導通する。漏れインダクタンスのエネルギーにより，Ｑ６の寄生容量が充電され，二次側はＤの寄生容量が放電される．
この状態はＱ６の寄生容量の充電が完了するまで継続される。【００３６】  図３中の期間ＩＸ（図４中Ｓｔａｔｅ  ＩＸ）において，Ｑ６の寄生容量の電荷が放電され，一時側電流ｉＴｒ１の極性は反転し，Ｑ４のボディダイオードがターンオフする．Ｑ４の寄生容量は充電，Ｑ３の電荷が放電され，Ｑ３のボディダイオードが導通する．二次側はＤの寄生容量が出力コンデンサの電圧により充電される．このとき，Ｑ６の寄生容量の電荷エネルギーがＱ３およびＱ４の電荷エネルギーよりも大きい場合，これらのスイッチの寄生容量は十分に充放電され，ソフトスイッチング動作が実現可能となる．【００３７】  ここで，本発明を実施したスイッチング電源回路では，「数１」が示す関係が成立すると一次側の位相遅れスイッチング素子Ｑ３とＱ４がＺＶＳ動作を実現する。【００３８】
【数１】
2017147917.tif 000003
【００３９】  一次側スイッチング素子Ｑ３とＱ４の寄生容量ＣＱ３とＣＱ４の総電荷量Ｑｐｒｉは，「数１」により示される。【００４０】
【数２】
2017147917.tif 000004
【００４１】  なお，Ｖｉｎは入力電圧，Ｃｓｔはトランスの一次側浮遊容量成分となる。【００４２】  また，ＱＣはスイッチング素子Ｑ６の寄生容量の電荷エネルギーを一次側換算したものである。この電荷エネルギーは図５の電流ｉＴｒの斜線部分の面積から導出され，以下の「数３」により示される。【００４３】
【数３】
2017147917.tif 000005
【００４４】  なお，ｎはトランスの巻数比，Ｉｍは励磁電流，Ｌｌｋはトランスの漏れインダクタンス，Ｃｄはダイオード素子の寄生容量である。また，ＣＱ６’はスイッチング素子Ｑ６の寄生容量ＣＱ６とトランスの二次側浮遊容量成分Ｃｓｔ２の合計であり「式４」，Ｉｘは「式５」，Ｉｍは励磁電流であり「式６」，ωｒは共振ノイズの周波数であり「数７」より示される。【００４５】
【数４】
2017147917.tif 000006
【００４６】
【数５】
2017147917.tif 000007
【００４７】
【数６】
2017147917.tif 000008
【００４８】
【数７】
2017147917.tif 000009
【００４９】  なお，Ｒｐａｒａはスイッチの導通抵抗および回路の寄生抵抗，ＶＦはＱ５のボディダイオード順方向電圧，Ｌｍはトランスの励磁インダクタンス，ＶＯは出力電圧である。また，ＣＱ５’はスイッチング素子Ｑ５の寄生容量ＣＱ５、とトランスの二次側浮遊容量成分Ｃｓｔ２の合計であり「式８」，ｔＸは「式９」，ＴＳはスイッチング周期であり「式１０」，ＣＸは「数１１」より示される。【００５０】
【数８】
2017147917.tif 000010
【００５１】
【数９】
2017147917.tif 000011
【００５２】
【数１０】
2017147917.tif 000012
【００５３】
【数１１】
2017147917.tif 000013
【００５４】  なお，ｆＳはスイッチング電源回路のスイッチング周波数である。また，数式中のＤおよびＤ２は時比率を示し，図２，図３より「数１２」「数１３」と導出される。【００５５】
【数１２】
2017147917.tif 000014
【００５６】
【数１３】
2017147917.tif 000015
【００５７】  以上の動作において，本発明を実施したスイッチング電源回路は，期間ＶＩＩの回路状態を生成することで，低インピーダンスの電流経路を形成し，共振ノイズの発生を抑制することができる。【００５８】  本発明の効果を検証するため、表１に示す仕様で実機を製作した。このときの図１の各部における電流、電圧波形を図６に示す。非特許文献１のフルブリッジコンバータにおいて，発生していた共振ノイズ（図９）が波形にほとんど現れておらず抑制できていることが確認できる。また，図６中の線ａ，線ｂ，線ｃは，スイッチング素子Ｑ１，Ｑ３，Ｑ５のターンオン時を示しており，線ａと波形ｖｄｓ１，線ｂと波形ｖｄｓ３，線ｃと波形ｖｄｓ５を確認すると電圧が零に立ち下がってからスイッチング素子Ｑ１，Ｑ３，Ｑ５のターンオンしており，スイッチング素子のターンオン時に電力損失が発生しないＺＶＳ動作（ソフトスイッチング動作）を実現している。【００５９】
【表１】
2017147917.tif 000016
【００６０】  本発明において，実施するスイッチング電源回路に備えられるトランスの構造がスイッチング動作に影響を及ぼす。二次側がセンタータップ整流方式の場合，二次側の寄生容量成分は一次側換算した場合，４／ｎ２が乗算される。一方，二次側がフルブリッジ整流方式の場合，二次側の寄生容量成分は一次側換算した場合，１／ｎ２が乗算される。【００６１】  図７は，本発明の第二の実施形態であり、二次側回路がフルブリッジ整流回路となっている。フルブリッジ整流回路のハイサイド側にダイオード素子Ｄ１，Ｄ２が接続され，ローサイド側にスイッチング素子Ｑ５，Ｑ６が接続されている。【００６２】  第二の実施形態においては，前記「数１」〜「数１３」における，数式「数３」，「数５」，「数６」，「数７」，「数９」，「数１１」，「数１３」はそれぞれ「数１４」、「数１５」、「数１６」、「数１７」、「数１８」、「数１９」、「数２０」となる。【００６３】
【数１４】
2017147917.tif 000017
【００６４】
【数１５】
2017147917.tif 000018
【００６５】
【数１６】
2017147917.tif 000019
【００６６】
【数１７】
2017147917.tif 000020
【００６７】
【数１８】
2017147917.tif 000021
【００６８】
【数１９】
2017147917.tif 000022
【００６９】
【数２０】
2017147917.tif 000023
【００７０】  本発明において，一次側スイッチング素子のソフトスイッチング動作には，トランスの励磁インダクタンス，一次側回路および二次側回路の寄生容量成分が関係する。特に，二次側回路の寄生容量成分が大きく影響し，容量値が大きいほどＺＶＳ動作の実現が容易となる。例えば，二次側がセンタータップ整流方式，且つトランスの巻数比が１：１の場合，二次側の寄生容量成分は，４倍の値として一次側換算され，一次側スイッチング素子がＺＶＳ動作の実現が容易となる。【００７１】  スイッチング動作の際に発生するノイズを低減するために，  ＺＶＳ動作を実現したい場合，二次側回路のトランスＴｒ２とＴｒ３にコンデンサを並列に付加する方法がある。この場合，期間ＶＩＩにおける電流ｉＴｒの値が大きくなり，導通損失が増加することが考えられる。【００７２】  別の手法として，トランスの励磁インダクタンスを小さくし，励磁電流を大きくする方法がある。この場合，励磁電流は，期間ＶＩＩにおける電流ｉＴｒを小さくし，回路の導通損失を低減し，且つソフトスイッチング動作を補助する。しかし，励磁インダクタンスが小さくなるほど，回路の寄生容量成分との共振現象が発生し，回路動作を変化させてしまう可能性がある。【００７３】  本発明において，図１，図７のスイッチング電源回路において一次側スイッチング素子に入力される駆動信号は，従来動作と変化がなく，二次側スイッチング素子に入力される駆動信号は，回路の動作条件に関係なく，常に一定の駆動（ゲート）信号パターンが入力されるため，二次側スイッチング素子の駆動回路を別途用意することで，既存のＩＣや制御方法を用いることが可能であり，容易にスイッチング電源回路の電力効率を向上させることが可能である。【００７４】  本発明の動作条件について，図３の期間ＶＩＩＩから期間ＩＸに遷移する際，スイッチング素子Ｑ４において，ボディダイオードの逆回復が発生する。この逆回復期間が長い場合，本発明の動作が実現できなくなる。したがって，ボディダイオードの逆回復期間が短いスイッチング素子を使用する必要がある。【００７５】  二次側スイッチング素子についても同様に，二次側スイッチング素子のボディダイオードの逆回復期間が長い場合，一次側スイッチング素子の位相が操作される際に，動作に支障が生じる。したがって，ボディダイオードの逆回復期間が短いスイッチング素子の使用，または，二次側スイッチング素子の駆動（ゲート）信号を常に一定のパターンを入力するのではなく，入力，負荷条件に操作する必要がある。
【符号の説明】
【００７６】Ｖｉｎ  ，直流電源（入力電圧）
Ｃｉｎ  ，入力コンデンサ
Ｑ１  ，パワーＭＯＳＦＥＴ（一次側スイッチング素子）
Ｑ２  ，パワーＭＯＳＦＥＴ（一次側スイッチング素子）
Ｑ３  ，パワーＭＯＳＦＥＴ（一次側スイッチング素子）
Ｑ４  ，パワーＭＯＳＦＥＴ（一次側スイッチング素子）
Ｑ５  ，パワーＭＯＳＦＥＴ（二次側スイッチング素子）
Ｑ６  ，パワーＭＯＳＦＥＴ（二次側スイッチング素子）
ｎ  ，トランスの巻数比
Ｌｌｋ  ，漏れインダクタンス
Ｔｒ１  ，トランス（一次側）
Ｔｒ２  ，トランス（二次側）
Ｔｒ３  ，トランス（二次側）
Ｄ  ，ダイオード
Ｄ１  ，ダイオード
Ｄ２  ，ダイオード
ＣＯ  ，出力コンデンサ
ＲＯ  ，負荷抵抗
ＶＯ  ，出力電圧
【図１】
2017147917.tif 000024
【図２】
2017147917.tif 000025
【図３】
2017147917.tif 000026
【図４】
2017147917.tif 000027
【図５】
2017147917.tif 000028
【図６】
2017147917.tif 000029
【図７】
2017147917.tif 000030
【図８】
2017147917.tif 000031
【図９】
2017147917.tif 000032