(57)【要約】【課題】視野角特性を均一にすることができる液晶表示装置を実現する。【解決手段】液晶表示パネル（３）は、画素電極を有し表示領域を形成する複数の画素と、複数の画素にデータ信号を供給する複数のデータ信号線（ＤＬ）と、複数の画素へのデータ信号の書き込みを制御する複数の走査信号線（ＧＬ）と、１垂直期間において容量配線（ＣＬｊ）に供給される電位が変化し、該画素電極との間で容量を形成する上記容量配線と、表示領域の中に設けられ、該容量配線に接続される内側幹配線（Ｔｃ１）とを備える。【選択図】図１
2017142311.tif 000002
【特許請求の範囲】
【請求項１】
表示領域を形成する複数の画素と、上記複数の画素にデータ信号を供給する複数のデータ信号線と、上記複数の画素へのデータ信号の書き込みを制御する複数の走査信号線とを備える液晶表示パネルであって、
上記複数の画素のそれぞれは、データ信号が書き込まれる第１画素電極を有し、
上記第１画素電極との間で容量を形成する第１容量配線と、
上記表示領域の中に設けられ、上記第１容量配線に接続される第１内側幹配線とを備えることを特徴とする液晶表示パネル。
【請求項２】
上記複数の画素のそれぞれは、データ信号が書き込まれる第２画素電極を有し、
上記第２画素電極との間で容量を形成する第２容量配線と、
上記表示領域の中に設けられ、上記第２容量配線に接続される第２内側幹配線とを備えることを特徴とする請求項１に記載の液晶表示パネル。
【請求項３】
上記表示領域の中に設けられ、上記第１容量配線に接続される上記第１内側幹配線を３つ以上備え、
上記３つ以上の上記第１内側幹配線は、上記表示領域において均等に配置されていることを特徴とする請求項１または２に記載の液晶表示パネル。
【請求項４】
上記第１内側幹配線は、特定の色成分を表示する画素列の一方側に隣接するよう配置され、
上記第２内側幹配線は、上記特定の色成分を表示する別の画素列の上記一方側に隣接するよう配置されることを特徴とする請求項２に記載の液晶表示パネル。
【請求項５】
上記特定の色成分は、赤色または青色であることを特徴とする請求項４に記載の液晶表示パネル。
【請求項６】
上記第１内側幹配線は、ある画素列に隣接するよう配置され、
他の画素列に隣接するよう配置されるダミー幹配線を備え、
上記ダミー幹配線は、上記表示領域の中に設けられており、容量を介して画素の電位を変化させるいずれの容量配線にも接続されていないことを特徴とする請求項１から５のいずれか一項に記載の液晶表示パネル。
【請求項７】
上記表示領域の外に設けられ、上記第１容量配線に接続される外側幹配線を備え、
上記外側幹配線に供給される第１容量信号の位相および電位と、上記第１内側幹配線に供給される第２容量信号の位相および電位とは互いに同じであることを特徴とする請求項１から６のいずれか一項に記載の液晶表示パネル。
【請求項８】
上記表示領域の外に設けられ、上記第１容量配線に接続される外側幹配線を備え、
上記外側幹配線に供給される第１容量信号の位相と、上記第１内側幹配線に供給される第２容量信号の位相とは互いに同じであり、
上記第１容量信号の電位と、上記第２容量信号の電位とは互いに異なることを特徴とする請求項１から６のいずれか一項に記載の液晶表示パネル。
【請求項９】
上記表示領域の外に設けられ、上記第１容量配線に接続される外側幹配線を備え、
上記外側幹配線に供給される第１容量信号の位相と、上記第１内側幹配線に供給される第２容量信号の位相とは互いに異なることを特徴とする請求項１から６のいずれか一項に記載の液晶表示パネル。
【請求項１０】
上記第２容量信号の１周期には、第１期間と第２期間とが含まれ、
上記第１期間における上記第２容量信号の電位は、上記第２期間における上記第２容量信号の電位より高く、
上記第１期間において、上記第２容量信号の電位は、時間と共に下降し、
上記第２期間において、上記第２容量信号の電位は、時間と共に上昇することを特徴とする請求項８または９に記載の液晶表示パネル。
【請求項１１】
上記第１期間において、上記第２容量信号の電位は、第１電位から第２電位に下降し、
上記第２期間において、上記第２容量信号の電位は、第３電位から第４電位に上昇することを特徴とする請求項１０に記載の液晶表示パネル。
【請求項１２】
上記第２容量信号の最高電位は、上記第１容量信号の最高電位より高く、
上記第２容量信号の最低電位は、上記第１容量信号の最低電位より低いことを特徴とする請求項８から１１のいずれか一項に記載の液晶表示パネル。
【請求項１３】
請求項１から１２のいずれか一項に記載の液晶表示パネルを備えることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示パネルおよび液晶表示装置に関する。
【背景技術】
【０００２】
特許文献１には、液晶表示装置においてあらかじめ測定された固有のムラを補正するための補正信号を、駆動回路に格納しておき、外部から入力された表示データに補正信号を付加したデータに応じて、液晶セルを駆動する技術が開示されている。
【０００３】
特許文献２、３には、液晶表示装置の補助容量配線に周期的に変化する電圧を印加することにより、明画素と暗画素とを生じさせる技術が開示されている。これにより、液晶表示装置の視野角特性を改善する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−３１８９２９号公報（１９９７年１２月１２日公開）
【特許文献２】国際公開ＷＯ２００６／０９８４４９（２００６年９月２１日公開）
【特許文献３】国際公開ＷＯ２０１０／１４３３４８（２０１０年１２月１６日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、表示パネルが大型化するにしたがって補助容量配線が長くなり、補助容量配線を伝わる電圧変化の遅延および減衰が大きくなる。それゆえ、電圧供給元の幹配線に近い位置（パネル左右寄り）と遠い位置（パネル中央）とでは、補助容量配線の電圧の差が大きくなる。これにより、表示領域において視野角特性のムラが生じ得る。
【０００６】
特許文献１の技術では、あらかじめ格納された補正信号を表示データに付加して画素に書き込む。特許文献１の技術では、視野角特性のムラを改善することはできない。
【０００７】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、視野角特性をより均一にすることができる液晶表示装置を実現することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る液晶表示パネルは、表示領域を形成する複数の画素と、上記複数の画素にデータ信号を供給する複数のデータ信号線と、上記複数の画素へのデータ信号の書き込みを制御する複数の走査信号線とを備える液晶表示パネルであって、上記複数の画素のそれぞれは、データ信号が書き込まれる第１画素電極を有し、上記第１画素電極との間で容量を形成する第１容量配線と、上記表示領域の中に設けられ、上記第１容量配線に接続される第１内側幹配線とを備える構成である。
【発明の効果】
【０００９】
本発明の一態様によれば、液晶表示装置の視野角特性をより均一にすることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係る液晶表示装置の構成を示す模式図である。
【図２】本発明の一実施形態に係る液晶パネルの一部の構成を示す回路図である。
【図３】ある垂直期間における上記液晶表示装置の駆動例を示すタイミングチャートである。
【図４】ある垂直期間における各画素の表示状態を示す模式図である。
【図５】データドライバから外側幹配線に供給される容量信号の波形と、画素の位置での該容量信号の波形とを模式的に示す図である。
【図６】データドライバから内側幹配線に供給される容量信号の波形と、画素の位置での合成された容量信号の波形とを模式的に示す図である。
【図７】第１出力波形、第１伝搬波形、第２出力波形、および合成波形とを模式的に示す図である。
【図８】第１出力波形、第１伝搬波形、第２出力波形、および合成波形とを模式的に示す図である。
【図９】図８に示す第２出力波形の変化を段階的な変化にしたものである。
【図１０】第１出力波形、第１伝搬波形、第２出力波形、および合成波形とを模式的に示す図である。
【図１１】変形例における液晶表示装置の構成を示す模式図である。
【図１２】本発明の他の実施形態に係る液晶パネルの一部の構成を模式的に示す図である。
【図１３】本発明のさらに他の実施形態の液晶パネルの一部の構成を示す回路図である。
【図１４】本発明のさらに他の実施形態の液晶表示装置の駆動例を示すタイミングチャートである。
【図１５】本発明のさらに他の実施形態の液晶表示装置における液晶パネルの画素の配置を模式的に示す平面図である。
【図１６】連続する４つのフィールドにおけるある絵素の表示状態を示す図である。
【発明を実施するための形態】
【００１１】
〔実施形態１〕
（液晶表示装置の構成）
図１は、本実施形態の液晶表示装置１の構成を示す模式図である。液晶表示装置１は、液晶パネル３（液晶表示パネル）と、バックライト４と、ゲートドライバ６と、データドライバ７と、表示制御回路９とを備える。表示制御回路９は、バックライト４、ゲートドライバ６、およびデータドライバ７を制御する。表示制御回路９は、各種タイミング信号を生成するためのタイミングコントローラ（図示せず）を含む。表示制御回路９は、データドライバ７に、ＣＳタイミング信号を供給する。また、データドライバ７には、容量信号を生成するための複数の基準電位が、電源（図示せず）から供給される。
【００１２】
液晶パネル３は、複数の画素と、複数の走査信号線ＧＬｊと、複数のデータ信号線ＤＬｍと、複数の容量配線ＣＬｊとを備える。添字ｊは第ｊ行を表し、添字ｍは第ｍ列を表す。さらに、液晶パネル３は、複数の外側幹配線ＴＬ１〜ＴＬ４、ＴＲ１〜ＴＲ４と、複数の内側幹配線Ｔｂ１〜Ｔｂ４、Ｔｃ１〜Ｔｃ４、Ｔｄ１〜Ｔｄ４とを備える。液晶パネル３は、複数の画素によって形成され画像が表示される領域である表示領域ＤＡを有する。複数の外側幹配線ＴＬ１〜ＴＬ４、ＴＲ１〜ＴＲ４は、表示領域ＤＡの外側の領域（非表示領域）に設けられる。複数の外側幹配線ＴＬ１〜ＴＬ４は、表示領域ＤＡより左側に設けられる。複数の外側幹配線ＴＲ１〜ＴＲ４は、表示領域ＤＡより右側に設けられる。一方、複数の内側幹配線Ｔｂ１〜Ｔｂ４、Ｔｃ１〜Ｔｃ４、Ｔｄ１〜Ｔｄ４は、表示領域ＤＡの中に設けられる（少なくとも表示領域ＤＡを通る）。ここでは、内側幹配線Ｔｂ１〜Ｔｂ４と、内側幹配線Ｔｃ１〜Ｔｃ４と、内側幹配線Ｔｄ１〜Ｔｄ４とは、表示領域ＤＡの横方向において均等に配置（分散）されている。なお、内側幹配線の分散は均等でなくてもよい。複数の内側幹配線Ｔｂ１〜Ｔｂ４、Ｔｃ１〜Ｔｃ４、Ｔｄ１〜Ｔｄ４は、金属で形成されてもよいし、透明導体で形成されてもよい。
【００１３】
各容量配線ＣＬｊは、２つの外側幹配線と、３つの内側幹配線とに接続される。容量配線ＣＬｊは、外側幹配線ＴＬ１、ＴＲ１と、内側幹配線Ｔｂ１、Ｔｃ１、Ｔｄ１とに接続される。容量配線ＣＬｊ＋１は、外側幹配線ＴＬ２、ＴＲ２と、内側幹配線Ｔｂ２、Ｔｃ２、Ｔｄ２とに接続される。容量配線ＣＬｊ＋２は、外側幹配線ＴＬ３、ＴＲ３と、内側幹配線Ｔｂ３、Ｔｃ３、Ｔｄ３とに接続される。容量配線ＣＬｊ＋３は、外側幹配線ＴＬ４、ＴＲ４と、内側幹配線Ｔｂ４、Ｔｃ４、Ｔｄ４とに接続される。なお、図示はしないが、容量配線ＣＬｊ＋４は、外側幹配線ＴＬ２、ＴＲ２と、内側幹配線Ｔｂ２、Ｔｃ２、Ｔｄ２とに接続される。容量配線ＣＬｊ＋５は、外側幹配線ＴＬ１、ＴＲ１と、内側幹配線Ｔｂ１、Ｔｃ１、Ｔｄ１とに接続される。容量配線ＣＬｊ＋６は、外側幹配線ＴＬ４、ＴＲ４と、内側幹配線Ｔｂ４、Ｔｃ４、Ｔｄ４とに接続される。容量配線ＣＬｊ＋７は、外側幹配線ＴＬ３、ＴＲ３と、内側幹配線Ｔｂ３、Ｔｃ３、Ｔｄ３とに接続される。これらの容量配線ＣＬｊ〜ＣＬｊ＋７の配置（接続関係）が縦方向（列方向）に繰り返される。
【００１４】
ゲートドライバ６は、走査信号を供給することにより、複数の走査信号線を駆動する。データドライバ７は、複数のデータ信号線ＤＬｍ、および、複数の外側幹配線ＴＬ１〜ＴＲ４、複数の内側幹配線Ｔｂ１〜Ｔｄ４を駆動する。データドライバ７は、複数のソース駆動回路７ａ〜７ｅを備える。ソース駆動回路７ａ〜７ｅは、それぞれ、複数のデータ信号線に接続されており、対応する複数のデータ信号線にデータ信号を供給する。各ソース駆動回路７ａ〜７ｅは、複数の基準電位とＣＳタイミング信号とに基づいて、容量信号を生成する。また、ソース駆動回路７ａは、複数の外側幹配線ＴＬ１〜ＴＬ４に接続されている。ソース駆動回路７ｂは、複数の内側幹配線Ｔｂ１〜Ｔｂ４に接続されている。ソース駆動回路７ｃは、複数の内側幹配線Ｔｃ１〜Ｔｃ４に接続されている。ソース駆動回路７ｄは、複数の内側幹配線Ｔｄ１〜Ｔｄ４に接続されている。ソース駆動回路７ｅは、複数の外側幹配線ＴＲ１〜ＴＲ４に接続されている。各ソース駆動回路７ａ〜７ｅは、対応する（接続されている）複数の外側幹配線または複数の内側幹配線に、容量信号を供給する。なお、複数の容量配線ＣＬｊに容量信号を供給する回路と、複数のデータ信号線ＤＬｍにデータ信号を供給する回路とが分かれていてもよい。
【００１５】
（液晶パネルの構成）
図２は、液晶パネル３の一部の構成を示す回路図である。図２では、内側幹配線Ｔｃ１の付近（すなわち表示領域の水平方向における中央付近）の画素が示されている。画素ＰＸｊは、ｊ行目の走査信号線ＧＬｊとｍ列目のデータ信号線ＤＬｍとの交差部分に形成されている。容量配線ＣＬｊは、画素ＰＸｊの上側に隣接するよう、画素行に沿って延びている。各画素ＰＸｊは、第１画素電極ＰＥ１および第２画素電極ＰＥ２を含む。第１画素電極ＰＥ１および第２画素電極ＰＥ２は、液晶層を介して、対向電極（共通電極：図示せず）に対向している。第１画素電極ＰＥ１は、サブ画素ＳＰ１を形成し、第２画素電極ＰＥ２は、サブ画素ＳＰ２を形成する。
【００１６】
画素ＰＸｊについて説明する。第１画素電極ＰＥ１は、トランジスタＴ１を介してデータ信号線ＤＬｍに接続される。トランジスタＴ１の制御端子は走査信号線ＧＬｊに接続される。第１画素電極ＰＥ１と容量配線ＣＬｊ（第１容量配線）との間には補助容量Ｃ１が形成されている。同様に、第２画素電極ＰＥ２は、トランジスタＴ２を介してデータ信号線ＤＬｍに接続される。トランジスタＴ２の制御端子は走査信号線ＧＬｊに接続される。走査信号線ＧＬｊは、トランジスタＴ１、Ｔ２（スイッチング素子）の導通／非導通を制御することにより、画素へのデータ信号の書き込みを制御する。第２画素電極ＰＥ２と容量配線ＣＬｊ＋１（第２容量配線）との間には補助容量Ｃ２が形成されている。
【００１７】
内側幹配線Ｔｃ１〜Ｔｃ４は、平面視においてデータ信号線ＤＬｍに重なるように形成されていてもよい。このように内側幹配線Ｔｃ１〜Ｔｃ４を配置することで、表示領域ＤＡの中に金属の内側幹配線Ｔｃ１〜Ｔｃ４を設ける場合でも、開口面積の減少を抑制することができる。または、透明導体で内側幹配線Ｔｃ１〜Ｔｃ４を形成する場合、開口面積の減少を抑制することができる。ただし、内側幹配線Ｔｃ１〜Ｔｃ４の材質に関わらず、内側幹配線Ｔｃ１〜Ｔｃ４は、平面視において第１画素電極ＰＥ１および第２画素電極ＰＥ２に重ならないことが好ましい。これは、内側幹配線Ｔｃ１〜Ｔｃ４と、第１画素電極ＰＥ１および第２画素電極ＰＥ２との間に容量が形成されないようにするためである。
【００１８】
内側幹配線Ｔｃ１〜Ｔｃ４は、特定の色成分、例えば赤色または青色を表示する画素の列（画素列）の一方側に隣接して配置されてもよい。または、内側幹配線Ｔｃ１〜Ｔｃ４は、最も開口面積（画素面積）が大きい色成分の画素列に隣接して配置されてもよい。これにより、内側幹配線Ｔｃ１〜Ｔｃ４による開口面積の減少による表示品位への影響を小さくすることができる。ここでは、各内側幹配線Ｔｃ１〜Ｔｃ４は、赤色を表示する画素列に対応するデータ信号線ＤＬｍに重なるように延びている。すなわち、互いに隣り合う内側幹配線Ｔｃ１、Ｔｃ２の間には、３つの画素列（ＲＧＢ：赤緑青）が配置されている。各内側幹配線Ｔｃ１〜Ｔｃ４は、他の特定の色成分を表示する画素列に対応するデータ信号線ＤＬｍに重なるように延びていてもよい。
【００１９】
（液晶表示装置の駆動）
以下では、主として画素ＰＸｊと、画素ＰＸｊに接続される走査信号線ＧＬｊおよびデータ信号線ＤＬｍと、画素ＰＸｊ（サブ画素ＳＰ１・ＳＰ２）との間で容量を形成する容量配線ＣＬｊ・ＣＬｊ＋１と、について説明する。
【００２０】
図３は、ある垂直期間における液晶表示装置１の駆動例を示すタイミングチャートである。図３には、時間（横軸）に対する、データ信号線ＤＬｍに供給されるデータ信号ＤＳｍの電位（データ電位）と、走査信号線ＧＬｊ〜ＧＬｊ＋３にそれぞれ供給される走査信号ＧＳｊ〜ＧＳＪ＋３の電位（ゲート電位）と、容量配線ＣＬｊ〜ＣＬｊ＋３にそれぞれ供給される容量信号ＣＳｊ〜ＣＳｊ＋３の電位（ＣＳ電位）と、ある画素列の第ｊ行〜第ｊ＋２行の画素ＰＸｊ〜ＰＸｊ＋２における第１画素電極ＰＥ１の電位（画素電位）ＶＡｊ〜ＶＡｊ＋２および第２画素電極ＰＥ２の電位ＶＢｊ〜ＶＢｊ＋２とが示されている。図３には、各画素電極の画素電位（ＶＡｊ〜ＶＡｊ＋２、ＶＢｊ〜ＶＢｊ＋２）について、その垂直期間においてゲートパルスがアクティブ（ゲート電位がＨｉｇｈ）になってデータ信号が画素電極ＰＥ１、ＰＥ２に書き込まれてからの変化のみを示す。なお簡単のため、ここではゲート寄生容量による画素電位の引き込み等の影響は無視する。図３には、二次元画像を表示する場合として、各画素に同じ階調のデータ信号を書き込む例を示す。図３に示す水平方向の破線は、対向電極の電位を示す。
【００２１】
図４は、ある垂直期間における各画素の表示状態を示す模式図である。図４において、各画素電極ＰＥに書き込まれたデータ信号の極性を＋、−で示している。また、図４において、明表示を行う明サブ画素の画素電極ＰＥは白色で示し、暗表示を行う暗サブ画素の画素電極ＰＥは点々のハッチングを施して示す。
【００２２】
データ電位は、１水平走査期間（１Ｈ）毎に極性が反転する。すなわち、同じ列の画素には、画素行毎に逆極性のデータ電位が書き込まれる。また、互いに隣接する２つのデータ信号線のデータ電位は逆極性になっている。すなわち、同じ行の画素には、画素列毎に異なる極性のデータ電位が書き込まれる。
【００２３】
ゲート電位は、各画素のトランジスタＴ１、Ｔ２をＯＮ（導通状態）にするために、順次Ｈ（Ｈｉｇｈ）レベルになる。
【００２４】
ＣＳ電位は、１垂直期間の中で周期的に変化する。ここでは、ＣＳ電位は、２水平期間（２Ｈ）毎に基準の電位（例えば対向電極の電位）に対して反転する。なお、容量配線ＣＬｊの電位ＣＳｊとその下側の容量配線ＣＬｊ＋１の電位ＣＳｊ＋１とは、極性が逆になっている。容量配線ＣＬｊの電位ＣＳｊとその２つ下側の容量配線ＣＬｊ＋２の電位ＣＳｊ＋２とは、波形の位相が１水平期間ずれている。容量配線ＣＬｊ＋２の電位ＣＳｊ＋２とその下側の容量配線ＣＬｊ＋３の電位ＣＳｊ＋３とは、極性が逆になっている。なお、図示はしないが、容量配線ＣＬｊ＋４の電位は、容量配線ＣＬｊ＋１の電位ＣＳｊ＋１と同じである。容量配線ＣＬｊ＋５の電位は、容量配線ＣＬｊの電位ＣＳｊと同じである。容量配線ＣＬｊ＋６の電位は、容量配線ＣＬｊ＋３の電位ＣＳｊ＋３と同じである。容量配線ＣＬｊ＋７の電位は、容量配線ＣＬｊ＋２の電位ＣＳｊ＋２と同じである。
【００２５】
ゲートパルスがアクティブになることによって、同時に画素ＰＸｊの２つのトランジスタＴ１、Ｔ２が導通状態になる。そのため、画素ＰＸｊの２つのサブ画素ＳＰ１・ＳＰ２には同じデータ電位が書き込まれる。
【００２６】
画素ＰＸｊ（２つのサブ画素）にデータが書き込まれた後（走査信号ＧＳｊのゲートパルスが非アクティブになった後）、ＣＳ電位ＣＳｊ、ＣＳｊ＋１が変化（極性の反転）する。これにより、容量配線ＣＬｊに補助容量Ｃ１を介して繋がる画素電極ＰＥ１の画素電位も変化する。画素ＰＸｊに注目すると、サブ画素ＳＰ１、ＳＰ２にデータ信号が書き込まれた直後は、２つのサブ画素ＳＰ１、ＳＰ２の画素電位ＶＡｊおよび画素電位ＶＢｊは同じである。ここで、サブ画素ＳＰ１、ＳＰ２はそれぞれ異なる容量配線ＣＬｊ、ＣＬｊ＋１に補助容量Ｃ１、Ｃ２を介して繋がる。トランジスタＴ１がＯＦＦ（ゲート電位がＬ（Ｌｏｗ））になった後、容量配線ＣＬｊのＣＳ電位ＣＳｊは上昇するので、正極性のデータが書き込まれたサブ画素ＳＰ１の画素電位ＶＡｊは上昇する。一方、トランジスタＴ２がＯＦＦになった後、容量配線ＣＬｊ＋１のＣＳ電位ＣＳｊ＋１は下降するので、正極性のデータが書き込まれたサブ画素ＳＰ２の画素電位ＶＢｊは下降する。
【００２７】
これにより、サブ画素ＳＰ１の実効画素電圧（１フレーム期間の画素電圧の平均）は大きくなる、すなわち、画素ＰＸｊのサブ画素ＳＰ１は明るく表示される明サブ画素となる。これに対し、サブ画素ＳＰ２の実効画素電圧は小さくなる、すなわち、画素ＰＸｊのサブ画素ＳＰ２は暗く表示される暗サブ画素となる。ここで、画素電圧は、対向電極の電位と画素電極の電位の差である。
【００２８】
画素ＰＸｊの下隣の画素ＰＸｊ＋１のサブ画素ＳＰ１・ＳＰ２については、書き込まれるデータ電位の極性が逆（負極性）である。ただし、対応する容量配線のＣＳ電位ＣＳｊ＋１、ＣＳｊ＋２の変化も逆になる。それゆえ、画素ＰＸｊ＋１のサブ画素ＳＰ１は明るく表示される明サブ画素となり、画素ＰＸｊ＋１のサブ画素ＳＰ２は暗く表示される暗サブ画素となる。また、画素列毎にデータ電位の極性が反転するため、画素ＰＸｊの隣の画素列では、サブ画素ＳＰ１が暗サブ画素となり、サブ画素ＳＰ２が明サブ画素となる。
【００２９】
なお、次のフレームにおいては、各画素に書き込まれるデータ信号の極性は反転する（ドット反転駆動）。ただし、ゲートパルスに対して、各容量配線ＣＬｊのＣＳ電位の波形も１／２周期ずれる。そのため、明サブ画素と暗サブ画素の位置は変わらない。
【００３０】
（容量信号の波形）
容量信号ＣＳｊは、データドライバ７から、外側幹配線ＴＬ１を介して、容量配線ＣＬｊへ供給される。外側幹配線ＴＬ１は、非表示領域に設けられるため（開口面積に影響しないため）、幅を太くすることができる。一方、容量配線ＣＬｊは、表示領域ＤＡに設けられるため、幅が制限される。そのため、外側幹配線ＴＬ１から遠く離れた画素では、容量信号ＣＳｊが遅延したり、その波形が鈍ったりする。
【００３１】
図５は、データドライバ７から外側幹配線ＴＬ１に供給される容量信号ＣＳｊの波形と、画素ＰＸｊの位置での該容量信号ＣＳｊの波形（第１伝搬波形）とを模式的に示す図である。図５において、横軸は時間、縦軸は電位を表す。画素ＰＸｊは、内側幹配線Ｔｃ１に隣接する画素、すなわち、表示領域ＤＡの水平方向の中央付近にある画素であるとして説明する。データドライバ７から外側幹配線ＴＬ１に出力される容量信号ＣＳｊの波形を第１出力波形とし、該容量信号ＣＳｊが画素ＰＸｊの位置まで伝搬したときの波形を第１伝搬波形とする。縦軸の値は、第１出力波形の最小値を０、最大値を１として正規化されている。なお、図５では、説明のため伝搬波形を簡略化して模式的に描いている。後述の図６〜図１０でも同様である。実際の伝搬波形は、様々な負荷容量および周辺の配線の影響で複雑に変化し得る。しかしながら、伝搬波形が、第１出力波形に対し、周期は同じで、位相が遅れ、波形が鈍り、かつ、減衰することによって振幅が減少するという課題は変わらない。したがって、本実施形態の構成は、現実の複雑な状況下でも有効である。
【００３２】
データドライバ７から出力された時点では、容量信号ＣＳｊの波形は、第１出力波形である。外側幹配線ＴＬ１に最も近い画素の位置では、容量信号ＣＳｊは、第１出力波形に近い波形である。容量信号ＣＳｊは、外側幹配線ＴＬ１および容量配線ＣＬｊを画素ＰＸｊまで伝わる間に、位相が遅れ、振幅が減衰することにより、第１伝搬波形となる。第１伝搬波形の容量信号ＣＳｊが、画素ＰＸｊに実際の影響を与える（画素電圧を変化させる）。それゆえ、位相の遅れおよび振幅の減衰が大きいと、表示領域ＤＡの端部と中央付近とで、画素電圧の変化量（明サブ画素および暗サブ画素の輝度差）が異なってしまう。
【００３３】
なお、データドライバ７から他の外側幹配線ＴＬ２〜ＴＬ４、ＴＲ１〜ＴＲ４に出力される容量信号は、第１出力波形と位相が異なるだけで、その振幅および周期は同じである。
【００３４】
図６は、データドライバ７から内側幹配線Ｔｃ１に供給される容量信号の波形と、画素ＰＸｊの位置での合成された容量信号の波形（合成波形）とを模式的に示す図である。図６において、横軸は時間、縦軸は電位を表す。縦軸の値は、第１出力波形の最小値を０、最大値を１として正規化されている。本図には、図５の第１出力波形および第１伝搬波形をも示す。データドライバ７から内側幹配線Ｔｃ１に出力される容量信号の波形を第２出力波形とする。
【００３５】
ここでは、外側幹配線ＴＬ１に供給される容量信号の第１出力波形と、内側幹配線Ｔｃ１に供給される容量信号の第２出力波形とは同じである。すなわち、外側幹配線ＴＬ１に供給される容量信号の位相および電位は、それぞれ内側幹配線Ｔｃ１に供給される容量信号の位相および電位と同じである。画素ＰＸｊの位置では、第１出力波形は、第１伝搬波形に変化している。一方、画素ＰＸｊに近い内側幹配線Ｔｃ１に供給された容量信号の第２出力波形は、画素ＰＸｊの位置でもほぼ元の波形のままである。そのため、画素ＰＸｊの位置では、容量信号の波形は、第１伝搬波形と第２出力波形とが合成された波形（合成波形）となる。合成波形の電位は、画素ＰＸｊの位置等に応じた、第１伝搬波形の電位と第２出力波形の電位との間の値となる。ここでは、合成波形は、第１伝搬波形と第２出力波形との平均としている。
【００３６】
合成波形は、各時間において、位相の遅延と振幅の減衰が生じた第１伝搬波形よりも、第１出力波形に近いものになっている。そのため、画素ＰＸｊの画素電圧は、本来の容量信号の波形（第１出力波形）に近い合成波形に応じて、変化する。それゆえ、液晶表示装置１では、液晶パネル３の左右端部（外側幹配線）から遠く離れた位置の画素に対する容量信号の影響を、適切なものとすることができる。それゆえ、ある階調について、液晶表示装置１において明画素および暗画素の輝度差を、位置によらず均一にすることができる。よって、液晶表示装置１の視野角特性を均一にすることができる。
【００３７】
なお、ここでは簡単のために、外側幹配線ＴＬ１と内側幹配線Ｔｃ１との容量信号の合成波形を示したが、容量配線ＣＬｊに接続される他の内側幹配線Ｔｂ１、Ｔｄ１および他の外側幹配線ＴＲ１に供給される容量信号も、同様に容量配線ＣＬｊを伝搬して画素ＰＸｊに影響する。そのため、実際の画素ＰＸｊの位置での容量信号の波形は、図６に示した合成波形よりも第１出力波形に近くなり得る。他の位置の画素についても、その画素の位置（外側幹配線および内側幹配線までの距離等）に応じて、合成された容量信号によって画素電圧が変化させられる。なお、画素の位置が内側幹配線から離れている場合、該内側幹配線に供給された容量信号についても、該画素の位置まで伝搬する間に、位相の遅れおよび振幅の減衰が生じ得る。
【００３８】
なお、液晶パネル３において、複数の外側幹配線ＴＬ１〜ＴＲ４を設けなくてもよい。この場合、表示領域ＤＡ内に設けられた複数の内側幹配線Ｔｂ１〜Ｔｄ４から、各容量配線に容量信号を供給する。各内側幹配線Ｔｂ１〜Ｔｄ４には、図６に示す第１出力波形（＝第２出力波形）の容量信号を供給すればよい。外側幹配線は表示を妨げないため、より太い配線（すなわち低抵抗）として配置することができる。そのため、内側幹配線より外側幹配線の方が影響が大きい。しかしながら、額縁領域（非表示領域）を小さくする目的で、外側幹配線を設けず、複数の内側幹配線を設けることも考えられる。外側幹配線を設けない場合、容量配線の信号波形を支配的に決定する幹配線は存在しない。それゆえ、複数の内側幹配線（例えばＴｂ１、Ｔｃ１、Ｔｄ１）に対して、基本となる出力波形の容量信号を供給することが好ましい。この構成では、外側幹配線のみが設けられる従来の構成に比べて、伝搬した容量信号の波形を表示領域全体でより均一にすることができる。
【００３９】
なお、上記ではドット反転駆動する場合について説明したが、他の反転駆動方式であってもよい。例えば、ライン反転、２フィールド反転、ブロック反転、２Ｈ（２水平期間）反転等の駆動方式の液晶表示装置にも、本発明を適用することができる。反転駆動方式が異なれば、容量信号の反転タイミングと、画素の極性配置等に応じて適切な容量信号波形とが異なる。しかしながら、周期および振幅が等しく位相が互いに異なる矩形波を複数使用することと、該矩形波が幹配線からの距離に応じて減衰および変形するという課題とは変わらない。したがって、他の反転駆動方式においても本発明を適用することができる。
【００４０】
なお、ここでは、１つの画素が２つの画素電極（２つのサブ画素）を有する場合を例に挙げて本発明の原理を説明した。しかしながら、１つの画素が１つのみの画素電極を有する場合においても、本発明の原理は同様に成立する。それゆえ、液晶パネルの各画素は、１つのみの画素電極を有する構成であってもよい。
【００４１】
〔実施形態２〕
本発明の他の実施形態について、説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態では、供給される容量信号の振幅が外側幹配線と内側幹配線とで異なる。
【００４２】
外側幹配線ＴＬ１〜ＴＬ４、ＴＲ１〜ＴＲ４を駆動するソース駆動回路７ａ、７ｅには、複数（２つ）の基準電位が供給される。内側幹配線Ｔｂ１〜Ｔｄ４を駆動するソース駆動回路７ｂ〜７ｄには、別の複数（２つ）の基準電位が供給される。各ソース駆動回路７ａ〜７ｅは、供給された複数の基準電位とＣＳタイミング信号とに基づいて、容量信号を生成する。
【００４３】
図７は、第１出力波形、第１伝搬波形、第２出力波形、および合成波形とを模式的に示す図である。図７において、横軸は時間、縦軸は電位を表す。縦軸の値は、第１出力波形の最小値を０、最大値を１として正規化されている。
【００４４】
本実施形態では、ソース駆動回路７ｂ〜７ｄから内側幹配線Ｔｂ１〜Ｔｄ４に供給される容量信号の振幅（第２出力波形の振幅）は、ソース駆動回路７ａ、７ｅから外側幹配線ＴＬ１〜ＴＲ４に供給される容量信号の振幅（第１出力波形の振幅）より大きい。第２出力波形の高電位側の電位（最高電位）は、第１出力波形の高電位側の電位より高く、第２出力波形の低電位側の電位（最低電位）は、第１出力波形の低電位側の電位より低い。外側幹配線ＴＬ１〜ＴＲ４を介して液晶パネル３の中央付近の画素の位置まで伝搬した容量信号は、第１伝搬波形のように遅延および減衰する。合成した結果の合成波形を第１出力波形により近づけるため、ここでは、内側幹配線に供給される容量信号の振幅（第２出力波形の振幅）は、第１出力波形の振幅より大きい。第１伝搬波形と第２出力波形とが合成された合成波形（図７）は、図６に示す合成波形よりも、第１出力波形に近いことが分かる。このように、外側幹配線ＴＬ１〜ＴＲ４に供給される容量信号の振幅と、内側幹配線Ｔｂ１〜Ｔｄ４に供給される容量信号の振幅とを異ならせてもよい。これにより、容量信号による影響を均一にし、液晶表示装置１の視野角特性を均一にすることができる。
【００４５】
例えば、第１出力波形の電位が反転する直前において、ある画素の位置における合成された容量信号の電位が、第１出力波形の電位と同じになるよう、各内側幹配線Ｔｂ１〜Ｔｄ４に供給される容量信号の電位（第２出力波形の電位）を決定してもよい。または、対応するゲートパルスがアクティブから非アクティブに変化する（トランジスタがＯＦＦする）タイミングにおいて、ある画素の位置における合成された容量信号の電位が、第１出力波形の電位と同じになるよう、各内側幹配線Ｔｂ１〜Ｔｄ４に供給される容量信号の電位（第２出力波形の電位）を決定してもよい。
【００４６】
なお、第２出力波形の高電位側の電位は、第１出力波形の高電位側の電位より低く、第２出力波形の低電位側の電位は、第１出力波形の低電位側の電位より高くてもよい。
【００４７】
〔実施形態３〕
本発明のさらに他の実施形態について、説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態では、内側幹配線に供給される容量信号の高電位側の電位および低電位側の電位が、それぞれ段階的または連続的に変化する。
【００４８】
外側幹配線ＴＬ１〜ＴＬ４、ＴＲ１〜ＴＲ４を駆動するソース駆動回路７ａ、７ｅには、複数（２つ）の基準電位が供給される。内側幹配線Ｔｂ１〜Ｔｄ４を駆動するソース駆動回路７ｂ〜７ｄには、別の複数（４つ以上）の基準電位が供給される。各ソース駆動回路７ａ〜７ｅは、供給された複数の基準電位とＣＳタイミング信号とに基づいて、容量信号を生成する。
【００４９】
図８は、第１出力波形、第１伝搬波形、第２出力波形、および合成波形とを模式的に示す図である。図８において、横軸は時間、縦軸は電位を表す。縦軸の値は、第１出力波形の最小値を０、最大値を１として正規化されている。
【００５０】
本実施形態では、ソース駆動回路７ｂ〜７ｄから内側幹配線Ｔｂ１〜Ｔｄ４に供給される容量信号の電位（第２出力波形の電位）は、高電位である第１期間ｔ０〜ｔ２の間において変化する。同様に、第２出力波形の電位は、低電位である第２期間ｔ２〜ｔ４の間において変化する。図８では、第２出力波形の電位は、第１期間ｔ０〜ｔ２において、時間と共に連続的に下降し、第２期間ｔ２〜ｔ４において、時間と共に連続的に上昇している。現実的には、この電位の下降および上昇は、複数の基準電位を用いて、段階的に変化する電位で実現される。
【００５１】
図９は、図８に示す第２出力波形の変化を段階的な変化にしたものである。第２出力波形は、１周期（４水平期間）において４ステップで変化する。期間ｔ０〜ｔ１において、第２出力波形の電位はＶ１であり、期間ｔ１〜ｔ２において、第２出力波形の電位はＶ２であり、期間ｔ２〜ｔ３において、第２出力波形の電位はＶ３であり、期間ｔ３〜ｔ４において、第２出力波形の電位はＶ４である。Ｖ１＞Ｖ２＞Ｖ４＞Ｖ３である。ここでは、電位Ｖ２は、第１出力波形の高電位側の電位より高く、電位Ｖ４は、第１出力波形の低電位側の電位より低いが、これに限らない。電位Ｖ２は、第１出力波形の高電位側の電位と同じでもよいし、低くてもよい。電位Ｖ４は、第１出力波形の低電位側の電位と同じでもよいし、高くてもよい。
【００５２】
ソース駆動回路７ｂ〜７ｄは、第２出力波形を、１周期の間に４より大きいステップ数で変化させてもよい。ステップ数が多ければ、第２出力波形は、図８に示す連続的な変化をする波形に近づく。なお、第１期間および第２期間のいずれか一方においてのみ、第２出力波形の電位を変化させてもよい。
【００５３】
このように、第１期間または第２期間において第２出力波形の電位を変化させることにより、合成波形をより第１出力波形に近づけることができる。これにより、容量信号による影響を均一にし、液晶表示装置１の視野角特性を均一にすることができる。
【００５４】
なお、容量信号を多段階に変化させる場合、電位を変化させるタイミングを決めるための新たなタイミング信号が必要になる場合がある。その場合、表示制御回路９は、内側幹配線Ｔｂ１〜Ｔｄ４を駆動するソース駆動回路７ｂ〜７ｄに、追加のＣＳタイミング信号を供給してもよい。
【００５５】
〔実施形態４〕
本発明のさらに他の実施形態について、説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態では、供給される容量信号の位相が外側幹配線と内側幹配線とで異なる。
【００５６】
表示制御回路９は、外側幹配線ＴＬ１〜ＴＲ４を駆動するソース駆動回路７ａ、７ｅに、ＣＳタイミング信号を供給する。表示制御回路９は、内側幹配線Ｔｂ１〜Ｔｄ４を駆動するソース駆動回路７ｂ〜７ｄに、別のＣＳタイミング信号を供給する。該別のＣＳタイミング信号は、第２出力波形の電位変化のタイミングを決める。外側幹配線ＴＬ１〜ＴＬ４、ＴＲ１〜ＴＲ４を駆動するソース駆動回路７ａ、７ｅには、複数（２つ）の基準電位が供給される。内側幹配線Ｔｂ１〜Ｔｄ４を駆動するソース駆動回路７ｂ〜７ｄには、別の複数（４つ以上）の基準電位が供給される。各ソース駆動回路７ａ〜７ｅは、供給された複数の基準電位とＣＳタイミング信号とに基づいて、容量信号を生成する。
【００５７】
図１０は、第１出力波形、第１伝搬波形、第２出力波形、および合成波形とを模式的に示す図である。図１０において、横軸は時間、縦軸は電位を表す。縦軸の値は、第１出力波形の最小値を０、最大値を１として正規化されている。
【００５８】
本実施形態の第２出力波形の波形自体は、実施形態３で説明したものと同じであってよい。第２出力波形は、高電位の期間または低電位の期間において、段階的または連続的に変化する。
【００５９】
本実施形態では、第２出力波形の位相が、第１出力波形の位相より進んでいる。位相の進みはπ未満、好ましくはπ／２未満である。なお、低電位から高電位に変化する時点を位相の基準としている。第２出力波形において低電位から高電位に変化する時間ｔ０’は、第１出力波形において低電位から高電位に変化する時間ｔ０より進んでいる。すなわち、同じ時点での位相は、第２出力波形の方が第１出力波形より進んでいる。
【００６０】
合成された合成波形は、その位相が第１出力波形の位相より進み得るが、その波形自体は、第１出力波形に近いものとなる。なお、例えば、内側幹配線に供給された容量信号も、該内側幹配線から離れた画素の位置では、位相が遅れ、振幅が減衰する。第２出力波形の位相を第１出力波形の位相より進ませることにより、外側幹配線および内側幹配線の両方から離れた（中間の）画素を含めて、液晶パネル３全体の容量信号による影響を均一にすることができる。それゆえ、液晶パネル３の視野角特性をより均一にすることができる。
【００６１】
なお、第１出力波形の位相が第２出力波形の位相とが互いに異なっていてもよく、第１出力波形の位相が第２出力波形の位相より進んでいてもよい。ここでは、位相および振幅が異なる例を説明したが、第１出力波形と第２出力波形とで、位相のみが異なっていてもよい。
【００６２】
〔実施形態５〕
本発明のさらに他の実施形態について、説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態では、内側幹配線の数および配置が、上述の実施形態と異なる。なお、本実施形態の構成は、上述の各実施形態（容量信号の各形態）に適用可能である。
【００６３】
上述の実施形態では、基本となる容量信号が４種類（すなわち片側の外側幹配線の数が４本）である場合について説明した。しかしこれに限らず、容量信号は少なくとも２種類（２相）あればよい。例えば、容量信号は、６種類であっても、１２種類であっても、２４種類であってもよく、その他の数であってもよい。
【００６４】
複数の容量信号は、波形自体は同じで、その位相が異なる。外側幹配線とそれに対応する内側幹配線とには、それぞれ、図５から図１０に例示したような第１出力波形の容量信号と第２出力波形の容量信号とが供給される。各内側幹配線には、各外側幹配線と同様に、互いに位相がずれた第２出力波形の容量信号が供給される。
【００６５】
Ｎ種類の容量信号が用いられる場合、液晶パネルには、Ｎ種類の容量信号に対応して互いに異なる容量配線に接続されるＮ本の内側幹配線が１組以上設けられる。Ｎ本の内側幹配線の組の数は任意である。各容量配線に対して、例えば、３から１５本の内側幹配線が、水平方向において均等に接続されてもよい。内側幹配線の組の数が多ければ、容量信号の遅延および減衰が小さくなる。そのため、内側幹配線と外側幹配線とに同じ容量信号を供給した場合でも、合成波形が第１出力波形に近いものとなる。
【００６６】
図１１は、変形例における液晶表示装置１１の構成を示す模式図である。このように、液晶パネル３は、４種類の容量信号に対応する４本の内側幹配線Ｔｃ１〜Ｔｃ４の組を１つだけ備えてもよい。
【００６７】
また、複数の内側幹配線は、液晶パネルの表示領域において、適度に分散されてまたは均等に分散されて配置されることが好ましい。なお、内側幹配線の複数の組を、適度に分散してまたは均等に分散して配置してもよい。複数の内側幹配線の分布が不均一であると、表示領域において画素の開口率が不均一になるためである。また、内側幹配線の分布密度を低くした方が、液晶パネルの製造工程においても、不良品の数を減らすことができる。
【００６８】
〔実施形態６〕
本発明のさらに他の実施形態について、説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態では、ダミー幹配線を設ける点が、上述の実施形態と異なる。なお、本実施形態の構成は、上述の各実施形態に適用可能である。
【００６９】
図１２は、本実施形態に係る液晶パネルの一部の構成を模式的に示す図である。図１２では、内側幹配線Ｔｂ１の付近の画素が示されている。図示はしないが、液晶パネルは、実施形態１と同様に、外側幹配線ＴＬ１〜ＴＲ４、および、他の内側幹配線Ｔｂ３、Ｔｂ４、Ｔｃ１〜Ｔｄ４を備える。複数の外側幹配線および複数の内側幹配線と、複数の容量配線との接続関係は、実施形態１と同様であるとする。各画素ＰＸｊは、サブ画素ＳＰ１およびサブ画素ＳＰ２を含む。サブ画素ＳＰ１およびサブ画素ＳＰ２の詳細な構成は省略する。図１２に示す（Ｒ）は、画素列の画素が表示する色成分（赤）を示す。例えば、データ信号線ＤＬｍは、Ｒの画素列の画素に接続されている。（Ｇ）（Ｂ）についても同様に色成分（緑）（青）を示す。１つの画素は、典型的にはＲＧＢのいずれか１つの色成分を表現し、１つの絵素は、ＲＧＢに対応する３つの画素を含む。
【００７０】
複数の内側幹配線Ｔｂ１、Ｔｂ２は、特定の色成分（ここではＲ）の画素に接続されたデータ信号線ＤＬｍ＋３、ＤＬｍ＋６に平面視において重なるように、設けられる。なお、内側幹配線Ｔｂ１、Ｔｂ２とデータ信号線ＤＬｍ＋３、ＤＬｍ＋６とは重なっていなくてもよく、平面視において隣接していてもよい。内側幹配線の抵抗を小さくするため（容量信号の遅延・減衰を抑制するため）には、内側幹配線を金属で太く形成することになる。それゆえ、内側幹配線に隣接する画素列は、表示のための開口面積を狭められる（制限される）可能性がある。そのため、特に同じ色成分の画素列について、内側幹配線が配置される（隣接する）列と配置されない列とがあると、表示特性が不均一になる可能性がある。
【００７１】
本実施形態では、表示領域の中の特定の色成分の複数の画素列のうち、一部の複数の画素列には複数の内側幹配線が配置され、内側幹配線が配置されない他の複数の画素列には、複数のダミー幹配線が配置される。例えば、ダミー幹配線ＤＴは、Ｒの画素列に隣接するように、該画素列に接続されたデータ信号線ＤＬｍに平面視において重なるように設けられる。ダミー幹配線ＤＴは、内側幹配線Ｔｂ１、Ｔｂ２と同じ形状であることが好ましい。ダミー幹配線ＤＴは、内側幹配線Ｔｂ１、Ｔｂ２と異なり、容量を介して画素電圧を変化させるいずれの容量配線にも接続されていない。ダミー幹配線ＤＴは、データドライバに接続されず、ダミー幹配線ＤＴには容量信号は供給されない。なお、データドライバからダミー幹配線ＤＴに１垂直期間において一定である電位が供給されていてもよい。これによって、ダミー幹配線ＤＴが浮き容量となること、および、周囲の電場状況によってダミー幹配線ＤＴの電位が変動することにより周囲の画素の電場が乱されることを防止することができる。
【００７２】
なお、ダミー幹配線ＤＴをデータドライバ７に接続し、データドライバ７は、内側幹配線に供給されるのと同じ容量信号をダミー幹配線ＤＴに供給してもよい。ただし、ダミー幹配線ＤＴは、いずれの容量配線にも接続されていない。配線同士が重なると、その間にいくらかの容量が形成される。これにより、内側幹配線Ｔｂ１、Ｔｂ２に重なるデータ信号線ＤＬｍ＋３、ＤＬｍ＋６に対する容量信号の影響と、ダミー幹配線ＤＴに重なるデータ信号線ＤＬｍに対する容量信号の影響とを同じにすることができる。それゆえ、内側幹配線が存在する箇所の表示特性と、ダミー幹配線が存在する箇所の表示特性とを均一にすることができる。
【００７３】
このように、内側幹配線とダミー幹配線とを設けることにより、表示領域の表示特性を均一にすることができる。液晶パネルの表示領域の中に均等に幹配線を設け、複数の幹配線のうち容量信号（第２出力波形）を供給するのに必要な数の幹配線をデータドライバに接続すればよい。なお、特定の色成分（Ｒ）に加えて、他の色成分（Ｇ、Ｂ）の画素列にも、内側幹配線およびダミー幹配線を設けてもよい。
【００７４】
〔実施形態７〕
本発明のさらに他の実施形態について、説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態では、ダブルソース駆動の液晶表示装置について説明する。
【００７５】
図１３は、本実施形態の液晶パネルの一部の構成を示す回路図である。図１３では、内側幹配線Ｔｃ１の付近の画素が示されている。本実施形態では、各画素列に対して、対応する２つのデータ信号線が設けられている。画素ＰＸｊは、左側に隣接するデータ信号線ＤＬｍに接続され、その下の画素ＰＸｊ＋１は、右側に隣接するデータ信号線ＤＬ’ｍに接続される。データ信号線ＤＬｍが供給するデータ信号の極性とデータ信号線ＤＬ’ｍが供給するデータ信号の極性とは、互いに異なる。なお、液晶パネルには、表示領域より一方側に６つの外側幹配線が設けられ、表示領域より他方側に６つの外側幹配線が設けられる。また、表示領域の中に６つの内側幹配線からなる組が、Ｍ組（Ｍ≧１）以上設けられる。各容量配線は、対応する２つの外側幹配線と、対応するＭ個の内側幹配線とに接続される。なお、外側幹配線と該外側幹配線に対応する内側幹配線とは、容量配線を介して互いに接続される。
【００７６】
本実施形態では、２つの走査信号線ＧＬｊ、ＧＬｊ＋１のゲートパルスが同時にアクティブになり、２つの行の画素ＰＸｊ、ＰＸｊ＋１に同時にデータ信号が書き込まれる。
【００７７】
図１４は、本実施形態の液晶表示装置の駆動例を示すタイミングチャートである。図１４には、時間（横軸）に対する、容量配線ＣＬ１〜ＣＬ２８にそれぞれ供給される容量信号ＣＳ１〜ＣＳ２８と、走査信号線ＧＬ１〜ＧＬ２８にそれぞれ供給されるゲートパルスＧ１〜Ｇ２８とが示されている。図１４では、各ゲートパルスは、立ち上がっている一部の期間のみを示している。１Ｈは１水平期間を示す。
【００７８】
本実施形態では、隣接する２本の走査信号線を同時選択してゆき、隣接する２つの画素行の各画素に同時にデータを書き込む。例えば、走査信号線ＧＬ１に繋がる画素行と、走査信号線ＧＬ２に繋がる画素行とに対して、データ信号が同時に書き込まれる。走査信号線ＧＬ１、ＧＬ２の次は、走査信号線ＧＬ３、ＧＬ４が同時選択される。このように、走査方向（列方向）に並ぶ順に、２本ずつ走査信号線が同時選択され、１垂直期間の書き込みが行われる。
【００７９】
容量信号の種類は６種類である。図１４に丸囲み数字で容量信号の種類を示す。各容量配線には、複数の水平期間毎に、基準となる電位に対する極性が反転する容量信号が供給される。これにより、各容量配線の電位は、一定の周期で反転する。ここで、容量配線ＣＬ１と、容量配線ＣＬ２とに供給される容量信号は、位相が反転しており、常に逆極性の電位になる。各容量配線の電位は、６水平期間毎に反転し、４つの容量配線毎に、電位が変化するタイミングが２水平期間ずれる。そのため、容量信号のタイミング（位相）の種類は６種類（６相）となる。
【００８０】
図１４の容量信号の波形は、外側幹配線に供給される容量信号の波形（第１出力波形）を表す。図５に示す例のように、外側幹配線に対応する内側幹配線にも、同じ波形の容量信号を供給してもよい。または、図６〜図１０に示す例のように、外側幹配線に供給する容量信号とは位相または振幅が異なる容量信号を、対応する内側幹配線に供給してもよい。すなわち、図５〜図１０に示す、外側幹配線に供給される容量信号と対応する内側幹配線に供給される容量信号との変形例は、基本となる外側幹配線に供給される容量信号の周期、振幅、種類の数、およびタイミングが変化しても、適用可能である。
【００８１】
〔実施形態８〕
本発明のさらに他の実施形態について、説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態では、４種類の色成分ＲＧＢＹ（赤緑青黄）の画素を含む液晶表示装置について説明する。
【００８２】
図１５は、本実施形態の液晶表示装置における液晶パネル１２の画素の配置を模式的に示す平面図である。液晶パネル１２は、表示領域に複数の絵素ＰＥＬを含む。各絵素ＰＥＬは、行方向に並ぶＲ・Ｇ・Ｂ・Ｙ（赤緑青黄）の４つの画素ＰＸを含む。ここでは、絵素ＰＥＬの中で、左からＲ・Ｇ・Ｂ・Ｙの順に画素ＰＸが配列している。各画素ＰＸは、上側に配置されたサブ画素ＳＰ１と下側に配置されたサブ画素ＳＰ２とを含む。上述の実施形態と同様に、１つの画素ＰＸの２つのサブ画素ＳＰ１、ＳＰ２は、１つのデータ信号線および１つの走査信号線に接続されている。縦方向に隣接する画素ＰＸの間に、容量配線が配置されている。
【００８３】
図１５には、あるフィールドにおいて画素に書き込まれるデータ信号の極性が、一部の画素について示されている。１つの絵素ＰＥＬにおいて、ＲＢＹの画素ＰＸではデータ信号の極性が互いに同じであり、Ｇの画素ＰＸではデータ信号の極性がＲＢＹとは逆である。また、列方向または行方向に隣接する絵素ＰＥＬ同士では、各画素のデータ信号の極性は逆になっている。図１５において、白のサブ画素はあるフィールドにおける明サブ画素を示し、ハッチングが付されたサブ画素は該フィールドにおける暗サブ画素を示す。
【００８４】
本実施形態の液晶表示装置では、１つの画像を示す表示データ（１フレームの表示データ）は、２つのフィールドに分けて表示される。例えば表示データのフレームレートが６０ｆｐｓである場合、１フィールドは、１／１２０秒である。
【００８５】
図１６は、連続する４つのフィールドにおけるある絵素ＰＥＬの表示状態を示す図である。図１６の（ａ）は、第１フィールドにおける、絵素ＰＥＬの表示状態と走査信号ＧＳｊおよび容量信号ＣＳｊ、ＣＳｊ＋１とを示す。図１６の（ｂ）は、第２フィールドにおける、絵素ＰＥＬの表示状態と走査信号ＧＳｊおよび容量信号ＣＳｊ、ＣＳｊ＋１とを示す。図１６の（ｃ）は、第３フィールドにおける、絵素ＰＥＬの表示状態と走査信号ＧＳｊおよび容量信号ＣＳｊ、ＣＳｊ＋１とを示す。図１６の（ｄ）は、第４フィールドにおける、絵素ＰＥＬの表示状態と走査信号ＧＳｊおよび容量信号ＣＳｊ、ＣＳｊ＋１とを示す。
【００８６】
第１フィールドでは、ＲＢＹの画素に正極性のデータ信号が書き込まれ、Ｇの画素に負極性のデータ信号が書き込まれる。第１フィールドでは、走査信号ＧＳｊがＬｏｗ（ゲートパルスが非アクティブ）になった後、容量配線ＣＬｊの容量信号ＣＳｊが上昇し、容量配線ＣＬｊ＋１の容量信号ＣＳｊ＋１が下降する。そのため、正極性のデータ信号が書き込まれたサブ画素ＳＰ１の画素電圧は大きくなり、該サブ画素ＳＰ１は明サブ画素になる。一方、負極性のデータ信号が書き込まれたサブ画素ＳＰ１の画素電圧は小さくなり、該サブ画素ＳＰ１は暗サブ画素になる。また、正極性のデータ信号が書き込まれたサブ画素ＳＰ２の画素電圧は小さくなり、該サブ画素ＳＰ２は暗サブ画素になる。一方、負極性のデータ信号が書き込まれたサブ画素ＳＰ２の画素電圧は大きくなり、該サブ画素ＳＰ２は明サブ画素になる。
【００８７】
第２フィールドでは、ＲＢＹの画素に正極性のデータ信号が書き込まれ、Ｇの画素に負極性のデータ信号が書き込まれる。第２フィールドでは、走査信号と容量信号との関係が第１フィールドとは異なる。第２フィールドでは、走査信号ＧＳｊがＬｏｗになった後、容量配線ＣＬｊの容量信号ＣＳｊが下降し、容量配線ＣＬｊ＋１の容量信号ＣＳｊ＋１が上昇する。そのため、明サブ画素と暗サブ画素との関係が、第１フィールドと第２フィールドとでは反転する。
【００８８】
第３フィールドでは、ＲＢＹの画素に負極性のデータ信号が書き込まれ、Ｇの画素に正極性のデータ信号が書き込まれる。第３フィールドでは、走査信号と容量信号との関係が第２フィールドと同じである。第３フィールドでは、走査信号ＧＳｊがＬｏｗになった後、容量配線ＣＬｊの容量信号ＣＳｊが下降し、容量配線ＣＬｊ＋１の容量信号ＣＳｊ＋１が上昇する。そのため、明サブ画素と暗サブ画素との関係は、第１フィールドと第３フィールドとで同じになる。
【００８９】
第４フィールドでは、ＲＢＹの画素に負極性のデータ信号が書き込まれ、Ｇの画素に正極性のデータ信号が書き込まれる。第４フィールドでは、走査信号と容量信号との関係が第１フィールドと同じである。第４フィールドでは、走査信号ＧＳｊがＬｏｗになった後、容量配線ＣＬｊの容量信号ＣＳｊが上昇し、容量配線ＣＬｊ＋１の容量信号ＣＳｊ＋１が下降する。そのため、明サブ画素と暗サブ画素との関係は、第１フィールドと第４フィールドとでは反転する。
【００９０】
ここで、第１フィールドと第２フィールドとで、Ｒの画素ＰＸに異なる階調のデータ信号を供給することができる。また、容量信号ＣＳｊ、ＣＳｊ＋１の振幅を大きくすることにより、暗サブ画素をデータ信号によらず常に黒表示（例えば最大輝度の５％以下）にすることができる。このようにすれば、第１フィールドと第２フィールドとで異なる画像を表示することができる。すなわち、各画素ＰＸにおいて、サブ画素ＳＰ１とサブ画素ＳＰ２とで異なる階調を表示することができる。すなわち、インタレースのように、第１フィールドと第２フィールドとにおいて、縦方向において液晶パネル１２の解像度の２倍の解像度で画像を表示することができる。例えば、液晶パネル１２における縦方向の解像度（縦方向の絵素数）が１０８０である場合、縦方向の解像度が２１６０の画像を表示することができる。第３フィールドと第４フィールドについても同様である。
【００９１】
液晶パネル１２では、複数の画素ＰＸのそれぞれにおいて、４種類のサブ画素のうちの最も輝度の高い色を表示するサブ画素（便宜的に「第１サブ画素」と呼ぶ）と２番目に輝度の高い色を表示するサブ画素（便宜的に「第２サブ画素」と呼ぶ）とが互いに隣接しないように（つまり少なくとも１つのサブ画素を挟むように）配置されている。ここでは、第１サブ画素がＧのサブ画素であり、第２サブ画素がＹのサブ画素である。図１５に示した例では、各絵素ＰＥＬ内で、４種類のサブ画素は、左側から右側に向かってＲサブ画素、Ｇサブ画素、Ｂサブ画素、Ｙサブ画素の順に配置されており、Ｇサブ画素と、Ｙサブ画素とは隣接していない。１つの絵素ＰＥＬにおいて、ＲＧＢのサブ画素を無彩色の輝度（白〜黒）を表す１つの表示単位とし、ＢＹのサブ画素を無彩色の輝度（白〜黒）を表す別の１つの表示単位として扱うことができる。
【００９２】
本実施形態の液晶表示装置では、横方向における入力画像データの解像度が液晶パネル１２の解像度よりも高い場合（つまり入力画像データの絵素数が液晶パネル１２の絵素数よりも多い場合）には、上記２つの表示単位のそれぞれを仮想的な絵素として表示を行うことができる。そのため、横方向について、視覚的な解像度を向上させることができる。また、液晶パネル１２では、最も輝度の高い色を表示する（つまり最高階調における輝度が最も高い）第１サブ画素と２番目に輝度の高い色を表示する（つまり最高階調における輝度が２番目に高い）第２サブ画素とが絵素ＰＥＬ内で隣接しないように配置されている。そのため、第１サブ画素と第２サブ画素とが隣接するように配置されている場合に比べて輝度分布の空間周波数を高くすることができ、隣接する２つの仮想絵素が融合されて視認されることを防止することができる。
【００９３】
液晶パネル１２は、上述の実施形態と同様に、Ｎ種類の外側幹配線に対応するＮ種類の内側幹配線の組を１つ以上備える。そして、本実施形態の液晶表示装置においても、上述の実施形態と同様に、外側幹配線および内側幹配線に、それぞれ容量信号が供給される。なお、図１６の容量信号の波形は、外側幹配線に供給される容量信号の波形（第１出力波形）を表す。図５に示す例のように、外側幹配線に対応する内側幹配線にも、同じ波形の容量信号を供給してもよい。または、図６〜図１０に示す例のように、外側幹配線に供給する容量信号とは位相または振幅が異なる容量信号を、対応する内側幹配線に供給してもよい。すなわち、図５〜図１０に示す、外側幹配線に供給される容量信号と対応する内側幹配線に供給される容量信号との変形例は、基本となる外側幹配線に供給される容量信号の周期、振幅、種類の数、およびタイミングが変化しても、適用可能である。
【００９４】
本実施形態では、上述した輝度変化および輝度差の変化に加えて、液晶の応答時間を安定化させる効果がある。すなわち、本実施形態では、静止画映像信号が入力される場合であってもフィールド毎に各サブ画素の輝度が変動するが、容量信号の波形が位置によって異なると、各フィールドの最終液晶配向状態が同一階調信号に対して複数の状態を取り得る。液晶は弾性体として連続応答するため、最終液晶配向状態は、データ信号印加前の液晶の状態が次の状態になるまでの時間に影響を与える。本実施形態は、この状態を安定化させより適切な動画表示を実現することができる。これは、従来のムラ補正では不可能であり、適切なオーバードライブ駆動を実現するためにも重要な要素となる。
【００９５】
〔まとめ〕
本発明の態様１に係る液晶表示パネルは、表示領域を形成する複数の画素（ＰＸ）と、上記複数の画素にデータ信号を供給する複数のデータ信号線（ＤＬ）と、上記複数の画素へのデータ信号の書き込みを制御する複数の走査信号線（ＧＬ）とを備える液晶表示パネル（液晶パネル３、１２）であって、上記複数の画素のそれぞれは、データ信号が書き込まれる第１画素電極（ＰＥ１）を有し、上記第１画素電極との間で容量（補助容量Ｃ１）を形成する第１容量配線（ＣＬｊ）と、上記表示領域の中に設けられ、上記第１容量配線に接続される第１内側幹配線（Ｔｂ１、Ｔｃ１、Ｔｄ１）とを備える構成である。
【００９６】
上記の構成によれば、表示領域の中に設けられた第１内側幹配線から、第１容量配線に電位（容量信号）が供給される。容量信号は、１垂直期間において電位が変化する信号である。そのため、表示領域の外に幹配線が設けられる場合よりも、画素の位置に伝搬された容量信号の位相の遅延または振幅の減衰を抑制することができる。また、表示領域の外に外側幹配線を設けた場合に外側幹配線からの容量信号の位相の遅延または振幅の減衰が生じたとしても、第１内側幹配線からの容量信号で補うことができる。それゆえ、液晶表示パネルでは、表示領域の端から遠く離れた位置の画素に対する容量信号の影響を、適切なものとすることができる。よって、液晶表示装置の視野角特性をより均一にすることができる。
【００９７】
本発明の態様２に係る液晶表示パネルは、上記の態様１において、上記複数の画素のそれぞれは、データ信号が書き込まれる第２画素電極（ＰＥ２）を有し、上記第２画素電極との間で容量（補助容量Ｃ２）を形成する第２容量配線（ＣＬｊ＋１）と、上記表示領域の中に設けられ、上記第２容量配線に接続される第２内側幹配線（Ｔｂ２、Ｔｃ２、Ｔｄ２）とを備える構成としてもよい。
【００９８】
本発明の態様３に係る液晶表示パネルは、上記の態様１または２において、上記表示領域の中に設けられ、上記第１容量配線に接続される上記第１内側幹配線を３つ以上備え、上記３つ以上の上記第１内側幹配線は、上記表示領域において均等に配置されている構成としてもよい。
【００９９】
上記の構成によれば、第１内側幹配線の分布による表示への影響を均一にすることができる。
【０１００】
本発明の態様４に係る液晶表示パネルは、上記の態様１から３のいずれかにおいて、上記第１内側幹配線は、特定の色成分を表示する画素列の一方側に隣接するよう配置され、上記第２内側幹配線は、上記特定の色成分を表示する別の画素列の上記一方側に隣接するよう配置される構成としてもよい。また、上記特定の色成分は、赤色または青色である構成としてもよい。
【０１０１】
緑色の画素に比べて、赤色または青色の画素の開口面積は大きい場合がある。上記の構成によれば、第１内側幹配線による開口面積の減少による表示への影響を小さくすることができる。
【０１０２】
本発明の態様５に係る液晶表示パネルは、上記の態様１から４のいずれかにおいて、上記第１内側幹配線は、ある画素列に隣接するよう配置され、他の画素列に隣接するよう配置されるダミー幹配線（ＤＴ）を備え、上記ダミー幹配線は、上記表示領域の中に設けられており、容量を介して画素の電位を変化させるいずれの容量配線にも接続されていない構成としてもよい。
【０１０３】
上記の構成によれば、第１内側幹配線に加えてダミー幹配線を配置することによって、表示領域における画素の開口面積に与える影響を均一にすることができる。
【０１０４】
本発明の態様６に係る液晶表示パネルは、上記の態様１から５のいずれかにおいて、上記表示領域（ＤＡ）の外に設けられ、上記第１容量配線に接続される外側幹配線（ＴＬ１、ＴＲ１）を備え、上記外側幹配線に供給される第１容量信号の位相および電位と、上記第１内側幹配線に供給される第２容量信号の位相および電位とは互いに同じである構成としてもよい。
【０１０５】
上記の構成によれば、外側幹配線からの容量信号の位相の遅延または振幅の減衰を、第１内側幹配線からの容量信号で補うことができる。
【０１０６】
本発明の態様７に係る液晶表示パネルは、上記の態様１から５のいずれかにおいて、上記表示領域（ＤＡ）の外に設けられ、上記第１容量配線に接続される外側幹配線（ＴＬ１、ＴＲ１）を備え、上記外側幹配線に供給される第１容量信号の位相と、上記第１内側幹配線に供給される第２容量信号の位相とは互いに同じであり、上記第１容量信号の電位と、上記第２容量信号の電位とは互いに異なる構成としてもよい。
【０１０７】
上記の構成によれば、外側幹配線からの容量信号の振幅の減衰を、第１内側幹配線からの容量信号でより適切に補うことができる。
【０１０８】
本発明の態様８に係る液晶表示パネルは、上記の態様１から５のいずれかにおいて、上記表示領域（ＤＡ）の外に設けられ、上記第１容量配線に接続される外側幹配線（ＴＬ１、ＴＲ１）を備え、上記外側幹配線に供給される第１容量信号の位相と、上記第１内側幹配線に供給される第２容量信号の位相とは互いに異なる構成としてもよい。
【０１０９】
上記の構成によれば、外側幹配線からの容量信号の位相の遅延を、第１内側幹配線からの容量信号でより適切に補うことができる。
【０１１０】
本発明の態様９に係る液晶表示パネルは、上記の態様７または８において、上記第２容量信号の１周期には、第１期間と第２期間とが含まれ、上記第１期間における上記第２容量信号の電位は、上記第２期間における上記第２容量信号の電位より高く、上記第１期間において、上記第２容量信号の電位は、時間と共に下降し、上記第２期間において、上記第２容量信号の電位は、時間と共に上昇する構成としてもよい。
【０１１１】
本発明の態様１０に係る液晶表示パネルは、上記の態様９において、上記第１期間において、上記第２容量信号の電位は、第１電位から第２電位に下降し、上記第２期間において、上記第２容量信号の電位は、第３電位から第４電位に上昇する構成としてもよい。
【０１１２】
本発明の態様１１に係る液晶表示パネルは、上記の態様７から１０のいずれかにおいて、上記第２容量信号の最高電位は、上記第１容量信号の最高電位より高く、上記第２容量信号の最低電位は、上記第１容量信号の最低電位より低い構成としてもよい。
【０１１３】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【符号の説明】
【０１１４】
１、１１  液晶表示装置
３、１２  液晶パネル（液晶表示パネル）
６  ゲートドライバ
７  データドライバ
７ａ〜７ｅ  ソース駆動回路
９  表示制御回路
Ｃ１、Ｃ２  補助容量
ＣＬ  容量配線
ＤＴ  ダミー幹配線
ＤＬ  データ信号線
ＧＬ  走査信号線
ＰＥ１、ＰＥ２  画素電極
ＰＸ  画素
ＳＰ１、ＳＰ２  サブ画素
Ｔｂ１〜Ｔｂ４、Ｔｃ１〜Ｔｃ４、Ｔｄ１〜Ｔｄ４  内側幹配線
ＴＬ１〜ＴＬ４、ＴＲ１〜ＴＲ４  外側幹配線
【図１】
2017142311.tif 000003
【図２】
2017142311.tif 000004
【図３】
2017142311.tif 000005
【図４】
2017142311.tif 000006
【図５】
2017142311.tif 000007
【図６】
2017142311.tif 000008
【図７】
2017142311.tif 000009
【図８】
2017142311.tif 000010
【図９】
2017142311.tif 000011
【図１０】
2017142311.tif 000012
【図１１】
2017142311.tif 000013
【図１２】
2017142311.tif 000014
【図１３】
2017142311.tif 000015
【図１４】
2017142311.tif 000016
【図１５】
2017142311.tif 000017
【図１６】
2017142311.tif 000018