(57)【要約】【課題】  回路基板の大型化および部品点数の増加を招くことなく、回路基板に形成される回路のノイズの低下を図る技術を提供する。【解決手段】  回路基板は、電源１４に接続され当該電源１４から供給される電力を伝送する電源層２１を含む複数の層が積層形成されている多層基板である。電源層２１には、ノイズ発生に関連するノイズ発生部品に直接的に接続するノイズ対策対象の電源パターン領域３０が、絶縁用の間隙３２によって、隣接する電源パターン領域３１と電気的に分離された態様で形成されている。ノイズ対策対象の電源パターン領域３０は、当該電源パターン領域３０の中心部から当該領域の端縁までの長さが一定、あるいは、略一定である円形状となっている。【選択図】      図１
2017126707.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続され当該電源から供給される電力を伝送する電源層を含む複数の層が積層形成されており、
前記電源層には、ノイズ発生に関連するノイズ発生部品に直接的に接続するノイズ対策対象の電源パターン領域が、絶縁用の間隙によって、隣接する電源パターン領域と電気的に分離された態様で形成されており、
前記ノイズ対策対象の電源パターン領域は、当該電源パターン領域の中心部から当該領域の端縁までの長さが一定、あるいは、略一定である円形状となっている回路基板。
【請求項２】
前記ノイズ対策対象の電源パターン領域は、当該電源パターン領域に直接的に接続する前記ノイズ発生部品の動作周波数に基づいた大きさを備えている請求項１に記載の回路基板。
【請求項３】
請求項１又は請求項２に記載の回路基板と、
前記回路基板を構成する前記電源層に電気的に接続する電源と、
前記回路基板における電源層のノイズ対策対象の電源パターン領域に直接的に接続し、かつ、前記回路基板に形成される回路のノイズ発生に関連するノイズ発生部品と
を備える回路モジュール。
【請求項４】
前記ノイズ発生部品は、動作状況に応じて通電電流量が変化する部品である請求項３に記載の回路モジュール。
【請求項５】
前記回路基板におけるノイズ対策対象の電源パターン領域には、前記ノイズ発生部品だけでなく、ノイズフィルタとしての機能を持つ回路部品も直接的に接続されている請求項３又は請求項４に記載の回路モジュール。
【請求項６】
電源に接続され当該電源から供給される電力を伝送する電源層を含む複数の層が積層形成されている回路基板における前記電源層には、ノイズ発生に関連するノイズ発生部品に直接的に接続するノイズ対策対象の電源パターン領域を、絶縁用の間隙によって、隣接する電源パターン領域と電気的に分離された態様で形成し、
前記ノイズ対策対象の電源パターン領域は、当該電源パターン領域の中心部から当該領域の端縁までの長さが一定、あるいは、略一定である円形状となっている回路基板の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路に生じるノイズを抑制する技術に関する。
【背景技術】
【０００２】
電気回路が構成される回路基板は、一般的に、電源層とグラウンド層を含む複数の層が積層形成されている多層基板である。電源層（電源プレーン）は、電源に接続され、回路基板に搭載される回路に電源からの電力を供給する給電通路を構成する。この電源層は様々な部品と接続していることから、当該電源層を流れる電流にノイズが乗り易い。このため、回路基板に形成される回路には、そのようなノイズを抑制する対策が施される。
【０００３】
図４は、回路基板に形成される回路構成の一例を表す回路図である。図４に表される回路１０は、ＩＣ（Integrated Circuit）部品１１，１２，１３を有している。回路１０では、電源１４からＩＣ部品１１に電力を供給する給電通路１５にノイズフィルタとしてのコイル１６が介設されている。このコイル１６により、電源１４側から給電通路１５を通してＩＣ部品１１に流入するノイズの軽減が図られている。また、ＩＣ部品は動作状況によって通電電流が変化するため、ＩＣ部品の動作が電源電圧変動（つまり、ノイズ）を招く。このようなＩＣ部品１１から回路に流れるノイズを軽減するために、回路１０では、給電通路１５において、コイル１６とＩＣ部品１１との間の通路部分がデカップリングコンデンサ（バイパスコンデンサ）１７を介して接地されている。
【０００４】
なお、特許文献１は多層配線基板に関し、当該特許文献１には、高周波信号における反射損失を低減するために、多層配線基板を構成するグラウンドパターンの形状等を設計する技術が開示されている。また、特許文献２はプリント基板に関し、当該特許文献２には、プリント基板に搭載されているレーザドライバＩＣの動作に起因した不要な高周波の電位変動が他の回路に伝搬することを抑制する技術が開示されている。さらに、特許文献３は回路基板に関し、当該特許文献３には、回路基板の反りを抑制することにより、回路基板に形成されている信号線における伝送特性の改善を図る技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−１７０８８４号公報
【特許文献２】特開２００９−１２９９７９号公報
【特許文献３】特開平１-２０２３５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図５は、図４における回路１０が構成されている回路基板２０を備えた回路モジュール４０の構成例を表す模式的な断面図である。回路基板２０は多層基板であり、導電材料により構成される電源層２１とグラウンド層２２を含んでいる。図５の例では、回路基板２０の表裏一方の面（ここでは表面とする）２４には、電源１４である電源部品（オンボード電源（On-Board Power (ＯＢＰ)））と、ＩＣ部品１１と、コイル１６とが搭載されている。なお、回路基板２０には、回路１０を構成するＩＣ部品１２，１３も搭載されるが、図５では、それらＩＣ部品１２，１３の図示は省略されている。
【０００７】
また、回路基板２０の裏面２５には、デカップリングコンデンサ１７が搭載されている。デカップリングコンデンサ１７は、回路基板２０の裏面２５において、ＩＣ部品１１の配置領域に対向する領域に配置されている。このように、デカップリングコンデンサ１７を、ＩＣ部品１１が搭載されている表面２４ではなく裏面２５に配置し、かつ、裏面２５においてＩＣ部品１１の配置領域に対向する領域に搭載することにより、回路基板２０における部品の実装密度を向上できる。なお、図６は、回路基板２０の裏面２５側からデカップリングコンデンサ１７の配置例を表した図である。
【０００８】
さらに、回路基板２０には、図５のように、回路基板２０の表面２４から裏面２５に伸びる態様の孔部であるスルーホール２７が形成されている。このスルーホール２７の内壁面等には導電材料が形成されている。回路基板２０における表面２４と裏面２５にそれぞれ搭載されている各部品間、表面２４あるいは裏面２５に搭載されている部品と回路基板２０の内層との間、および、回路基板２０における互いに異なる各層は、スルーホール２７によって電気的に接続できる。例えば、電源１４と、回路基板２０の電源層２１とは、スルーホール２７（２７Ａ）によって電気的に接続されている。また、コイル１６と電源層２１は、スルーホール２７（２７Ｂ）によって電気的に接続されている。これにより、電源１４とコイル１６は、スルーホール２７（２７Ａ）と電源層２１を通して電気的に接続される。
【０００９】
さらに、ＩＣ部品１１と電源層２１とデカップリングコンデンサ１７は、スルーホール２７（２７Ｃ）によって電気的に接続されている。これにより、ＩＣ部品１１およびデカップリングコンデンサ１７は、スルーホール２７（２７Ｂ，２７Ｃ）と電源層２１を通してコイル１６に電気的に接続されている。
【００１０】
また、図４の回路１０では、コイル１６は直接にはグラウンドに接地されない。また、ＩＣ部品１１とデカップリングコンデンサ１７を接続する通路部分も直接にはグラウンドに接地されない。このことから、回路基板２０において、スルーホール２７Ａ〜２７Ｃは、グラウンド層２２との間に絶縁材料が設けられており、電気的に接続されていない。なお、デカップリングコンデンサ１７は、図示されていないスルーホールによってグラウンド層２２に電気的に接続されている。
【００１１】
ところで、図７は、回路基板２０の表面２４側から電源層２１を見た場合における電源層２１のパターン形状を模式的に表す図である。この図７では、電源１４とコイル１６とＩＣ部品１１が、電源層２１のパターン形状との位置関係を表すために、点線により表されている。
【００１２】
図４における回路１０では、ＩＣ部品１１は、前述したようなノイズ対策のために、電源１４に直接には接続しない。このため、図７のように、電源層２１には、ＩＣ部品１１にスルーホール２７Ｃを通して直接的に接続する電源パターン領域３０と、電源１４にスルーホール２７Ａを通して直接的に接続する電源パターン領域３１とが分けられている。つまり、電源層２１には、電源パターン領域３０，３１の間を絶縁する間隙３２が形成されている。この間隙３２には絶縁材料が形成されている。また、電源パターン領域３０，３１の間は、スルーホール２７Ｂとコイル１６を通して間接的に接続されている。さらに、図７に表されるように、ＩＣ部品１１に直接的に接続する電源パターン領域３０の形状は、設計に関係する諸事情により、四角形状である。
【００１３】
回路１０が形成されている回路基板２０は上記のように構成されている。前述したように、回路１０には、ノイズ対策が施されている。しかしながら、ノイズをより抑制したいという要望が有る。また、回路基板２０には、大型化、および、部品点数の増加は避けたいという事情がある。このようなことを考慮しつつ、回路１０のノイズ抑制の要望を満たす技術が望まれている。
【００１４】
本発明は上記課題を解決するために考え出された。すなわち、本発明の主な目的は、回路基板の大型化および部品点数の増加を招くことなく、回路基板に形成される回路のノイズの低下を図る技術を提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明の回路基板は、
電源に接続され当該電源から供給される電力を伝送する電源層を含む複数の層が積層形成されており、
前記電源層には、ノイズ発生に関連するノイズ発生部品に直接的に接続するノイズ対策対象の電源パターン領域が、絶縁用の間隙によって、隣接する電源パターン領域と電気的に分離された態様で形成されており、
前記ノイズ対策対象の電源パターン領域は、当該電源パターン領域の中心部から当該領域の端縁までの長さが一定、あるいは、略一定である円形状となっている。
【００１６】
また、本発明の回路モジュールは、
本発明の回路基板と、
前記回路基板を構成する前記電源層に電気的に接続する電源と、
前記回路基板における電源層のノイズ対策対象の電源パターン領域に直接的に接続し、かつ、前記回路基板に形成される回路のノイズ発生に関連するノイズ発生部品と
を備える。
【００１７】
さらに、本発明の回路基板の形成方法は、
電源に接続され当該電源から供給される電力を伝送する電源層を含む複数の層が積層形成されている回路基板における前記電源層には、ノイズ発生に関連するノイズ発生部品に直接的に接続するノイズ対策対象の電源パターン領域を、絶縁用の間隙によって、隣接する電源パターン領域と電気的に分離された態様で形成し、
前記ノイズ対策対象の電源パターン領域は、当該電源パターン領域の中心部から当該領域の端縁までの長さが一定、あるいは、略一定である円形状となっている。
【００１８】
なお、本明細書においては、回路基板は、搭載される部品を含まない基板（回路の配線が形成されている配線基板）そのものを表し、回路モジュールは、部品が搭載され回路が形成されている回路基板を有するモジュールを表している。
【発明の効果】
【００１９】
本発明によれば、回路基板の大型化および部品点数の増加を招くことなく、回路基板に形成される回路のノイズの低下を図ることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明に係る回路基板の一実施形態を説明する図である。
【図２】実施形態の回路基板および回路モジュールの効果を説明するシミュレーション結果を表す図である。
【図３】図２のシミュレーション結果と比較するシミュレーション結果を表す図である。
【図４】ＩＣ部品を備えている回路のノイズ対策を説明する図である。
【図５】図４に表されている回路が形成される回路基板の一例を説明する図である。
【図６】回路基板におけるデカップリングコンデンサの配置例を説明する図である。
【図７】回路基板においてＩＣ部品が接続する電源層のパターン形状の一例を表す図である。
【発明を実施するための形態】
【００２１】
以下に、本発明に係る実施形態を図面を参照しながら説明する。
【００２２】
図１は、本発明に係る回路基板の一実施形態を構成する電源層を、回路基板の表面側から見た態様でもって表すモデル図である。なお、この実施形態の説明において、図５〜図７に表されている回路基板等を構成する構成部分と同一名称部分には同一符号を付し、その共通部分の重複説明は省略する。
【００２３】
この実施形態の回路基板２０は、当該回路基板２０を構成する電源層２１の電源パターン領域３０の形状に特徴がある。すなわち、電源層２１には、回路のノイズ発生に関連するノイズ発生部品であるＩＣ部品１１に直接的に接続するノイズ対策対象の電源パターン領域３０が、絶縁用の間隙３２によって、隣接する電源パターン領域３１と電気的に分離された態様で形成されている。この実施形態では、ノイズ対策対象の電源パターン領域３０のパターン形状は、円形状（つまり、電源パターン領域３０の中心部から当該領域の端縁までの長さが一定、あるいは、略一定である形状）である。この実施形態の回路基板２０、および、回路基板２０を備えた回路モジュール４０の上記以外の構成は、図５〜図７に表されている回路基板２０およびそれを備えた回路モジュール４０の構成と同様である。
【００２４】
この実施形態において特徴的な電源パターン領域３０の円形状は、発明者により、次のように導き出された。すなわち、ノイズ発生部品であるＩＣ部品１１に起因した回路のノイズは電源パターン領域３０も関与している。ノイズを軽減するためには、電源パターン領域３０におけるインピーダンス（換言すれば、電位）は低いことが好ましい。前述した構成では、ノイズフィルタとして機能するデカップリングコンデンサ（バイパスコンデンサ）１７を電源パターン領域３０に接続することにより、電源パターン領域３０のインピーダンス（電位）が低下している。これにより、回路基板２０に形成されている回路１０において、電源パターン領域３０に起因したノイズが軽減している。
【００２５】
本発明者は、さらになるノイズ軽減のためには、電源パターン領域３０の全領域にわたってインピーダンスが均一であることが好ましいことに着目した。しかしながら、四角形状の電源パターン領域３０では、中心部から端縁までの長さが場所により異なることに因って電源パターン領域３０におけるインピーダンスが場所により異なってしまう。このため、四角形状の電源パターン領域３０では電流分布が不均一になり、電流分布の不均一に起因したノイズが電源パターン領域３０から発生する（放射される）。このようなノイズの発生（放射）を軽減するために、四角形状の電源パターン領域３０のインピーダンスの均一化を図る手段として、デカップリングコンデンサ１７を利用することが考えられる。しかしながら、この場合には、電源パターン領域３０の全領域にわたってデカップリングコンデンサ１７を接続する必要がある。このため、この手段では、図６のように電源パターン領域３０の中央部に対応させてデカップリングコンデンサ１７を配置する場合に比べて、デカップリングコンデンサ１７の設置数を増加しなければならず、部品点数の増加に因るコスト増加の問題が発生する。
【００２６】
そこで、本発明者は、電源パターン領域３０におけるインピーダンス不均一の原因に、中心部から端縁までの長さの差異があることを考慮しインピーダンス不均一の問題を改善することを考えた。すなわち、電源パターン領域３０の形状は、設計上の諸事象により、四角形状であるという固定的な考えが設計者らにはある。しかし、ＩＣ部品（例えば、ＦＰＧＡ（Field-Programmable Gate Array））１１の低電圧化、大電流、高速化によりノイズ問題が大きくなってきていることから、本発明者は、インピーダンス均一化を主に考えて電源パターン領域３０の形状を定めることにした。つまり、本発明者は、電源パターン領域３０をその中央部から端縁までの長さが一定（略一定も含む）である円形状にすることによって、ノイズ対策対象の電源パターン領域３０におけるインピーダンス均一化を図ることにした。
【００２７】
また、電源パターン領域３０の大きさは、ＩＣ部品１１の大きさや、デカップリングコンデンサ１７の配置数や配置形態などの様々な事項を考慮して設定される。この電源パターン領域３０の大きさの設計には、当該電源パターン領域３０に接続されているＩＣ部品１１の動作周波数が考慮される場合もある。すなわち、ＩＣ部品１１の動作周波数をｎ倍（ｎは２以上の整数）した周波数と、電源パターン領域３０が効率的なアンテナとして動作してしまう電源パターン領域３０の共振周波数とが合致した場合に、ノイズが顕著に大きくなることが分かっている。このことから、ノイズ軽減を図るために、他の設計事項と併せて電源パターン領域３０の大きさをも調整することにより、電源パターン領域３０の共振周波数をＩＣ部品１１の動作周波数のｎ倍の周波数からずらす調整（設計）が行われてもよい。
【００２８】
この実施形態の回路基板２０および回路基板２０を備えた回路モジュール４０は、上記のように構成されている。この回路基板２０および回路モジュール４０は、電源パターン領域３０を円形状としたことにより、当該電源パターン領域３０におけるインピーダンス（電位）の均一化を図ることができる。このことは、発明者による実験によって確認されている。図２は、電源パターン領域３０を円形状にした場合における電源パターン領域３０の電位分布をシミュレーションにより求めた結果を表す図である。図３は、電源パターン領域３０を四角形状にした場合における電源パターン領域３０の電位分布をシミュレーションにより求めた結果を表す図である。
【００２９】
図３のシミュレーション結果は、四角形状の電源パターン領域３０における四隅部分の電位が中央部よりも高くなっており、かつ、四隅部分から中央部に向かうに従って電位が低下していることを表している。なお、図３では、電位が低くなるに従って濃淡が連続的に薄くなっていくのではない。つまり、図３では、四隅部分から中央部に向かう途中に、中央部よりも濃淡が薄い部分があるが、この部分の電位は中央部よりも高く、かつ、四隅部分よりも低い電位となっている。
【００３０】
図２のシミュレーション結果は、円形状の電源パターン領域３０の全領域に亘って電位がほぼ等しく、電位（インピーダンス）が均一化されていることを表している。
【００３１】
これらのシミュレーション結果にも表されているように、円形状の電源パターン領域３０を持つ回路基板２０および回路モジュール４０は、電源パターン領域３０のインピーダンス（電位）の均一化を図ることができる。これにより、当該回路基板２０および回路モジュール４０は、電源パターン領域３０に起因したノイズの発生を抑制することができる。しかも、その電源パターン領域３０におけるインピーダンス均一化は、当該電源パターン領域３０の形状の変更によるものであり、部品点数の増加や、回路基板２０の大型化を抑制できる。すなわち、この実施形態の回路基板２０および回路モジュール４０は、部品点数の増加や回路基板２０の大型化を招くことなく、電源パターン領域３０に起因したノイズ発生を低下でき、当該回路基板２０に形成される回路のノイズを低下させることができる。
【００３２】
なお、この発明は上記した実施形態に限定されずに様々な実施の態様を採り得る。例えば、上記電源パターン領域３０に接続されるノイズ発生部品としてＩＣ部品１１を挙げているが、ノイズ発生部品はＩＣ部品とは限らない。例えば、電源パターン領域３０に接続されるノイズ発生部品は、光モジュール（ＳＦＰ（Small Form Factor Pluggable）、ＣＦＰ（C（100G） form-factor pluggable）など）であってもよい。
【００３３】
また、上記実施形態では、コイル１６は、フェライトビーズの態様であってもよい。さらに、本発明が適用される回路基板に形成される回路は、図４の回路に限定されず、ノイズの発生元となる部品を備えた回路であればよい。さらに、図５の例では、回路基板２０における表面２４あるいは裏面２５に搭載されている部品と回路基板２０の内層との間、および、回路基板２０における互いに異なる各層は、スルーホール２７によって接続されている。回路基板２０における表面２４あるいは裏面２５に搭載されている部品と回路基板２０の内層との間や、回路基板２０における互いに異なる各層を接続しているスルーホール２７に代えて、ビアホールが形成されてもよい。
【００３４】
さらにまた、回路モジュール４０は、電源１４を備えているが、回路モジュール４０は、電源１４を内蔵していくともよい。この場合には、回路基板２０には、電源１４に接続する接続部が形成される。
【符号の説明】
【００３５】
１１  ＩＣ部品
１４  電源
１７  デカップリングコンデンサ
２０  回路基板
２１  電源層
２２  グラウンド層
３０，３１  電源パターン領域
３２  間隙
４０  回路モジュール
【図１】
2017126707.tif 000003
【図２】
2017126707.tif 000004
【図３】
2017126707.tif 000005
【図４】
2017126707.tif 000006
【図５】
2017126707.tif 000007
【図６】
2017126707.tif 000008
【図７】
2017126707.tif 000009