(57)【要約】【課題】電力変換回路における電力損失を低減することを目的とする。【解決手段】電力変換回路は、Ｕ相スイッチング回路１０、Ｖ相スイッチング回路１２、トランス１４およびα相スイッチング回路１６を備える。トランス１４の１次巻線３８はＵ相スイッチング回路１０とＶ相スイッチング回路１２との間に接続され、２次巻線４０の両端はα相スイッチング回路１６に接続されている。α相スイッチング回路１６は、正極端子５８および負極端子６０と、それぞれの一端が共通に接続された２つのスイッチング素子５０Ｈおよび５０Ｌを備えるハーフブリッジと、第１分圧キャパシタ５４および第２分圧キャパシタ５６による分圧回路とを備える。ハーフブリッジは正極端子５８と負極端子６０との間に設けられ、その２つのスイッチング素子の共通接続点が、２次巻線４０の一端に接続されている。分圧回路の分圧出力点は２次巻線４０の他端に接続されている。【選択図】図１
2017046533.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子を備える、Ｕ相スイッチング回路、Ｖ相スイッチング回路、およびα相スイッチング回路と、
前記Ｕ相スイッチング回路と前記Ｖ相スイッチング回路との間に１次巻線が接続され、２次巻線の両端が前記α相スイッチング回路に接続されるトランスと、を備え、
前記α相スイッチング回路は、
直流電圧が入出力される直流端子対と、
それぞれの１つの端子が共通に接続された２つのスイッチング素子を備えるハーフブリッジであって、前記直流端子対をなす２つの端子の間に設けられたハーフブリッジと、
前記直流端子対をなす２つの端子の間に設けられ、前記直流端子対に現れる電圧を分圧する分圧回路と、を備え、
前記ハーフブリッジにおける２つのスイッチング素子の共通接続点は、前記２次巻線の一端に接続され、
前記分圧回路の分圧出力点は、前記２次巻線の他端に接続されている、
ことを特徴とする電力変換回路。
【請求項２】
請求項１に記載の電力変換回路において、
前記Ｕ相スイッチング回路、および、前記Ｖ相スイッチング回路は、前記１次巻線に時間的に交互に電圧を与え、
前記ハーフブリッジは、前記Ｕ相スイッチング回路、および、前記Ｖ相スイッチング回路のそれぞれが前記１次巻線に電圧を与えるタイミングに応じたタイミングでスイッチング動作し、
前記分圧回路は、前記Ｕ相スイッチング回路が前記１次巻線に与える電圧と、前記Ｖ相スイッチング回路が前記１次巻線に与える電圧との比に応じた分圧比で、前記直流端子対に現れる電圧を分圧する、
ことを特徴とする電力変換回路。
【請求項３】
請求項１または請求項２に記載の電力変換回路において、
前記分圧回路は、それぞれの一端が前記分圧出力点で共通に接続された第１分圧キャパシタおよび第２分圧キャパシタを備え、
前記第１分圧キャパシタの他端は、前記直流端子対をなす２つの端子の一方に接続され、
前記第２分圧キャパシタの他端は、前記直流端子対をなす２つの端子の他方に接続されている、
ことを特徴とする電力変換回路。
【請求項４】
請求項１から請求項３のいずれか１項に記載の電力変換回路において、
前記Ｕ相スイッチング回路は、
それぞれの１つの端子が共通に接続された２つのスイッチング素子を備え、各スイッチング素子の他の端子において直流電圧が入出力されるＵ相ハーフブリッジを備え、
前記Ｖ相スイッチング回路は、
それぞれの１つの端子が共通に接続された２つのスイッチング素子を備え、各スイッチング素子の他の端子において直流電圧が入出力されるＶ相ハーフブリッジを備え、
前記１次巻線は、前記Ｕ相ハーフブリッジにおける２つのスイッチング素子の共通接続点と、前記Ｖ相ハーフブリッジにおける２つのスイッチング素子の共通接続点との間に接続され、
前記Ｕ相スイッチング回路において入出力される直流電圧に応じた電圧が、前記Ｕ相スイッチング回路から前記１次巻線に与えられ、
前記Ｖ相スイッチング回路において入出力される直流電圧に応じた電圧が、前記Ｖ相スイッチング回路から前記１次巻線に与えられる、
ことを特徴とする電力変換回路。
【請求項５】
請求項１から請求項４のいずれか１項に記載の電力変換回路において、
前記１次巻線のタップから引き出された経路において直流電圧が入出力されることを特徴とする電力変換回路。
【請求項６】
請求項５に記載の電力変換回路において、
前記Ｕ相スイッチング回路および前記Ｖ相スイッチング回路は、電位基準導体を備え、
前記Ｕ相スイッチング回路は、前記電位基準導体との間に直流電圧が入出力される第１端子を備え、
前記Ｖ相スイッチング回路は、前記電位基準導体との間に直流電圧が入出力される第２端子を備え、
前記第１次巻線のタップから引き出された経路は、前記電位基準導体との間に直流電圧が入出力される第３端子を備え、
前記第３端子と前記電位基準導体との間の電圧は、前記第１端子と前記電位基準導体との間の電圧、および、前記第１端子と前記電位基準導体との間の電圧に応じて定められる、
ことを特徴とする電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換回路に関し、特に、複数の端子のそれぞれにおいて直流電力が入力または出力される回路に関する。
【背景技術】
【０００２】
電池から供給される電力を用いて走行する車両が広く用いられている。このような電動車両にはエンジンおよびモータジェネレータの各駆動力によって走行するハイブリッド自動車や、モータジェネレータの駆動力によって走行する電気自動車がある。
【０００３】
電動車両には、照明装置、空調装置、オーディオ装置等、複数のアクセサリ装置が搭載される。電動車両を駆動するための電池は、アクセサリ装置にも電力を供給する。そのため、電動車両には電池の出力電圧を降圧し、降圧後の電圧に基づく電力を各アクセサリ装置に供給する電力変換回路が搭載される。
【０００４】
一般に、アクセサリ装置の電源電圧は、アクセサリ装置の機能や目的等に応じて異なる。電源電圧が異なる複数のアクセサリ装置のそれぞれに電力を供給するため、降圧比が異なる複数の電力変換回路を電動車両に搭載することも考えられる。しかし、複数の電力変換回路が必要となるため、電動車両に搭載される回路が大規模となってしまうという問題が生じる。
【０００５】
そこで、以下の特許文献１に示されているように、複数の直流ポート間での電力変換を可能とした電力変換回路が考え出されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−１９３７１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
電動車両に搭載される電力変換回路では、電池とアクセサリ装置との間を電気的に絶縁するため、トランスが用いられる。この場合、トランスの１次巻線に接続される回路の動作と、トランスの２次巻線に接続される回路の動作によっては、電力伝送に寄与しない電流がトランスに流れ、電力損失が大きくなることがある。
【０００８】
本発明は、電力変換回路における電力損失を低減することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、スイッチング素子を備える、Ｕ相スイッチング回路、Ｖ相スイッチング回路、およびα相スイッチング回路と、前記Ｕ相スイッチング回路と前記Ｖ相スイッチング回路との間に１次巻線が接続され、２次巻線の両端が前記α相スイッチング回路に接続されるトランスと、を備え、前記α相スイッチング回路は、直流電圧が入出力される直流端子対と、  それぞれの１つの端子が共通に接続された２つのスイッチング素子を備えるハーフブリッジであって、前記直流端子対をなす２つの端子の間に設けられたハーフブリッジと、前記直流端子対をなす２つの端子の間に設けられ、前記直流端子対に現れる電圧を分圧する分圧回路と、を備え、前記ハーフブリッジにおける２つのスイッチング素子の共通接続点は、前記２次巻線の一端に接続され、前記分圧回路の分圧出力点は、前記２次巻線の他端に接続されている、ことを特徴とする。
【００１０】
望ましくは、前記Ｕ相スイッチング回路、および、前記Ｖ相スイッチング回路は、前記１次巻線に時間的に交互に電圧を与え、前記ハーフブリッジは、前記Ｕ相スイッチング回路、および、前記Ｖ相スイッチング回路のそれぞれが前記１次巻線に電圧を与えるタイミングに応じたタイミングでスイッチング動作し、前記分圧回路は、前記Ｕ相スイッチング回路が前記１次巻線に与える電圧と、前記Ｖ相スイッチング回路が前記１次巻線に与える電圧との比に応じた分圧比で、前記直流端子対に現れる電圧を分圧する。
【００１１】
望ましくは、前記分圧回路は、それぞれの一端が前記分圧出力点で共通に接続された第１分圧キャパシタおよび第２分圧キャパシタを備え、前記第１分圧キャパシタの他端は、前記直流端子対をなす２つの端子の一方に接続され、前記第２分圧キャパシタの他端は、前記直流端子対をなす２つの端子の他方に接続されている。
【００１２】
望ましくは、前記Ｕ相スイッチング回路は、それぞれの１つの端子が共通に接続された２つのスイッチング素子を備え、各スイッチング素子の他の端子において直流電圧が入出力されるＵ相ハーフブリッジを備え、前記Ｖ相スイッチング回路は、それぞれの１つの端子が共通に接続された２つのスイッチング素子を備え、各スイッチング素子の他の端子において直流電圧が入出力されるＶ相ハーフブリッジを備え、前記１次巻線は、前記Ｕ相ハーフブリッジにおける２つのスイッチング素子の共通接続点と、前記Ｖ相ハーフブリッジにおける２つのスイッチング素子の共通接続点との間に接続され、前記Ｕ相スイッチング回路において入出力される直流電圧に応じた電圧が、前記Ｕ相スイッチング回路から前記１次巻線に与えられ、前記Ｖ相スイッチング回路において入出力される直流電圧に応じた電圧が、前記Ｖ相スイッチング回路から前記１次巻線に与えられる。
【００１３】
望ましくは、前記１次巻線のタップから引き出された経路において直流電圧が入出力される。
【００１４】
望ましくは、前記Ｕ相スイッチング回路および前記Ｖ相スイッチング回路は、電位基準導体を備え、前記Ｕ相スイッチング回路は、前記電位基準導体との間に直流電圧が入出力される第１端子を備え、前記Ｖ相スイッチング回路は、前記電位基準導体との間に直流電圧が入出力される第２端子を備え、前記第１次巻線のタップから引き出された経路は、前記電位基準導体との間に直流電圧が入出力される第３端子を備え、前記第３端子と前記電位基準導体との間の電圧は、前記第１端子と前記電位基準導体との間の電圧、および、前記第１端子と前記電位基準導体との間の電圧に応じて定められる。
【発明の効果】
【００１５】
本発明によれば、電力変換回路における電力損失を低減することができる。
【図面の簡単な説明】
【００１６】
【図１】電力変換回路を示す図である。
【図２】電力変換回路を示す図である。
【図３】各制御信号、１次電圧、２次電圧および１次巻線電流を示す図である。
【図４】制御部の機能ブロックを示す図である。
【図５】制御部の機能ブロックを示す図である。
【発明を実施するための形態】
【００１７】
（１）電力変換回路の構成
図１に本発明の実施形態に係る電力変換回路が示されている。電力変換回路は電動車両に搭載され、複数の電気機器に電力を供給し、または複数の電気機器から電力の供給を受ける。電力変換回路は、電動車両の他、産業用または家庭用の電気機器に用いられてもよい。
【００１８】
電力変換回路は、Ｕ相スイッチング回路１０、Ｖ相スイッチング回路１２、追加ポート回路４２、トランス１４、およびα相スイッチング回路１６を備える。Ｕ相スイッチング回路１０、Ｖ相スイッチング回路１２および追加ポート回路４２は、それぞれ、第１端子１８、第２端子３０および第３端子４４を備える。各端子は電位基準端子２０を電位の基準とする。電位基準端子２０は、例えば、電動車両のボデーに接続される。各端子には、電源電圧が異なるアクセサリ装置等が負荷装置として接続されてもよい。また、電池やキャパシタ等の蓄電機器が接続されてもよい。α相スイッチング回路１６は、直流端子の対としての正極端子５８および負極端子６０を備える。これらの端子には、負荷装置の他、蓄電機器や電圧コンバータ回路が接続されてもよい。電力変換回路は、第１〜第３端子の電圧、および正極端子５８と負極端子６０との間の電圧を調整する。
【００１９】
Ｕ相スイッチング回路１０は、上アームスイッチング素子２４Ｈ、下アームスイッチング素子２４Ｌ、第１キャパシタ２２、各スイッチング素子に接続されたダイオード２６、第１端子１８、電位基準端子２０および電位基準線２８（電位基準導体）を備える。電位基準線２８は、Ｕ相スイッチング回路１０、Ｖ相スイッチング回路１２および追加ポート回路４２に共有されている。
【００２０】
ここでは、各スイッチング素子が備える３つの端子のうち、図１における上側の端子を上端子ａ、下側の端子を下端子ｂとする。残りの１つの端子は、上端子ａおよび下端子ｂの間を導通状態または開放状態、すなわち、オンまたはオフに制御するための制御端子ｇである。各スイッチング素子は、例えば、端子ｇにオン電圧が与えられることでオンになり、端子ｇにオン電圧より低いオフ電圧が与えられることでオフになる。
【００２１】
上アームスイッチング素子２４Ｈの下端子ｂと下アームスイッチング素子２４Ｌの上端子ａは共通に接続されている。上アームスイッチング素子２４Ｈの上端子ａは第１端子１８に接続され、下アームスイッチング素子２４Ｌの下端子ｂは電位基準線２８に接続されている。各スイッチング素子の上端子ａと下端子ｂとの間には、下端子ｂの側をアノードとしてダイオード２６が接続されている。第１キャパシタ２２は、第１端子１８と電位基準線２８との間に接続されている。電位基準線２８の一端には電位基準端子２０が設けられている。
【００２２】
Ｖ相スイッチング回路１２は、上アームスイッチング素子３４Ｈ、下アームスイッチング素子３４Ｌ、第２キャパシタ３２、各スイッチング素子に接続されたダイオード３６、第２端子３０、および電位基準線２８を備える。
【００２３】
上アームスイッチング素子３４Ｈの下端子ｂと下アームスイッチング素子３４Ｌの上端子ａは共通に接続されている。上アームスイッチング素子３４Ｈの上端子ａは第２端子３０に接続され、下アームスイッチング素子３４Ｌの下端子ｂは電位基準線２８に接続されている。各スイッチング素子の上端子ａと下端子ｂとの間には、下端子ｂの側をアノードとしてダイオード３６が接続されている。第２キャパシタ３２は、第２端子３０と電位基準線２８との間に接続されている。
【００２４】
トランス１４の１次巻線３８は、Ｕ相スイッチング回路１０における上アームスイッチング素子２４Ｈおよび下アームスイッチング素子２４Ｌの共通接続点と、Ｖ相スイッチング回路１２における上アームスイッチング素子３４Ｈおよび下アームスイッチング素子３４Ｌの共通接続点との間に接続されている。
【００２５】
追加ポート回路４２は、１次巻線３８のタップから引き出された経路において直流電圧を入出力する。追加ポート回路４２は、インダクタ４８、第３キャパシタ４６、第３端子４４を備える。インダクタ４８の一端はトランス１４の１次巻線３８のタップに接続され、他端は第３端子４４に接続されている。第３キャパシタ４６は、第３端子４４と電位基準線２８との間に接続されている。本実施形態においては、タップは、１次巻線３８の端子間電圧が二等分される位置に設けられたセンタータップである。
【００２６】
α相スイッチング回路１６は、上アームスイッチング素子５０Ｈ、下アームスイッチング素子５０Ｌ、第１分圧キャパシタ５４、第２分圧キャパシタ５６、各スイッチング素子に接続されたダイオード５２、正極端子５８および負極端子６０を備える。上アームスイッチング素子５０Ｈの下端子ｂと下アームスイッチング素子５０Ｌの上端子ａは共通に接続されている。上アームスイッチング素子５０Ｈの上端子ａは正極端子５８に接続され、下アームスイッチング素子５０Ｌの下端子ｂは負極端子６０に接続されている。各スイッチング素子の上端子ａと下端子ｂとの間には、下端子ｂの側をアノードとしてダイオード５２が接続されている。
【００２７】
第１分圧キャパシタ５４の一端および第２分圧キャパシタ５６の一端は共通に接続されている。第１分圧キャパシタ５４の他端は正極端子５８に接続され、第２分圧キャパシタ５６の他端は負極端子６０に接続されている。トランス１４の２次巻線４０は、上アームスイッチング素子５０Ｈおよび下アームスイッチング素子５０Ｌの共通接続点と、第１分圧キャパシタ５４および第２分圧キャパシタ５６の共通接続点（分圧出力点）との間に接続されている。第１分圧キャパシタ５４および第２分圧キャパシタ５６は分圧回路を構成し、正極端子５８と負極端子６０との間の電圧が分圧された電圧が、分圧出力点から２次巻線４０の一端に与えられる。
【００２８】
上アームスイッチング素子５０Ｈと下アームスイッチング素子５０Ｌの組では、これら２つのスイッチング素子がそれぞれの一端で共通に接続され、それぞれの他端の間に直流電圧が印加（入力）され、または、それぞれの他端の間から直流電圧が出力される。そして、２つのスイッチング素子が交互にオンオフすることで、共通接続点に接続された経路にスイッチングに応じた電流が流れる。上アームスイッチング素子２４Ｈと下アームスイッチング素子２４Ｌの組、および上アームスイッチング素子３４Ｈと下アームスイッチング素子３４Ｌの組についても同様の動作が実行される。一般に、このような２つのスイッチング素子の組はハーフブリッジと称される。
【００２９】
各スイッチング素子には、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等が用いられる。各スイッチング素子としてＭＯＳＦＥＴが用いられる場合、ドレイン端子が上端子ａに対応し、ソース端子が下端子ｂに対応し、ゲート端子が制御端子ｇに対応する。制御端子ｇとしてのゲート端子に印加される電圧に従って、ドレイン端子およびソース端子との間がオンまたはオフに制御される。各スイッチング素子としてＩＧＢＴが用いられる場合、コレクタ端子が上端子ａに対応し、エミッタ端子が下端子ｂに対応し、ゲート端子が制御端子ｇに対応する。制御端子ｇとしてのゲート端子に印加される電圧に従って、コレクタ端子およびエミッタ端子との間がオンまたはオフに制御される。
【００３０】
Ｕ相スイッチング回路１０の第１端子１８、Ｖ相スイッチング回路１２の第２端子３０、および、追加ポート回路４２の第３端子４４のそれぞれに車両搭載用のアクセサリ装置が接続される場合、Ｕ相スイッチング回路１０およびＶ相スイッチング回路１２が備えるスイッチング素子には、ＭＯＳＦＥＴが用いられてもよい。α相スイッチング回路１６の正極端子５８および負極端子６０に電動車両の二次電池が接続される等、正極端子５８と負極端子６０との間に高電圧が印加される場合、α相スイッチング回路１６が備える各スイッチング素子にはＩＧＢＴが用いられてもよい。
【００３１】
図２には、Ｕ相スイッチング回路１０およびＶ相スイッチング回路１２が備える各スイッチング素子にＭＯＳＦＥＴが用いられ、α相スイッチング回路１６が備える各スイッチング素子にＩＧＢＴが用いられた場合の回路が示されている。すなわち、図１におけるスイッチング素子２４Ｈ、２４Ｌ、３４Ｈおよび３４Ｌとして、図２では、ＭＯＳＦＥＴ６２Ｈ、６２Ｌ、６４Ｈおよび６４Ｌがそれぞれ用いられ、図１におけるスイッチング素子５０Ｈおよび５０Ｌとして、図２ではＩＧＢＴ６６ＨおよびＩＧＢＴ６６Ｌがそれぞれ用いられている。
【００３２】
（２）電力変換回路の動作の概要
電力変換回路の動作について図１を参照して説明する。制御部６８は、Ｕ相スイッチング回路１０が備える上アームスイッチング素子２４Ｈおよび下アームスイッチング素子２４Ｌに、それぞれ、制御信号Ｓ１およびＳ２を出力し、各スイッチング素子をオンまたはオフに制御する。また、制御部６８は、Ｖ相スイッチング回路１２が備える上アームスイッチング素子３４Ｈおよび下アームスイッチング素子３４Ｌに、それぞれ、制御信号Ｓ３およびＳ４を出力し、各スイッチング素子をオンまたはオフに制御する。さらに、制御部６８は、α相スイッチング回路１６が備える上アームスイッチング素子５０Ｈおよび下アームスイッチング素子５０Ｌに、それぞれ、制御信号Ｓ５およびＳ６を出力し、各スイッチング素子をオンまたはオフに制御する。
【００３３】
制御部６８は、Ｕ相スイッチング回路１０が備える上アームスイッチング素子２４Ｈおよび下アームスイッチング素子２４Ｌを交互にオンオフする。下アームスイッチング素子２４Ｌがオンからオフに切り替わることで、トランス１４の各巻線における電磁気的状態およびインダクタ４８に流れる電流が変化して１次巻線３８およびインダクタ４８に誘導起電力が発生する。第１キャパシタ２２は、その誘導起電力および第３キャパシタ４６の充電電圧に基づく電圧によって、インダクタ４８、１次巻線３８およびダイオード２６を介して充電される。第１端子１８と電位基準端子２０との間からは、第１キャパシタ２２の充電電圧に応じた第１電圧Ｖ１が出力される。
【００３４】
あるいは、下アームスイッチング素子２４Ｌがオンからオフに切り替わると共に、上アームスイッチング素子２４Ｈがオフからオンに切り替わることで、第１キャパシタ２２の充電電圧および誘導起電力に基づく電圧によって第３キャパシタ４６が充電される。充電経路は、上アームスイッチング素子２４Ｈ、１次巻線３８およびインダクタ４８である。第３端子４４と電位基準端子２０との間からは、第３キャパシタ４６の充電電圧に応じた第３電圧Ｖ３が出力される。
【００３５】
ただし、１次巻線３８およびインダクタ４８に発生する誘導起電力は、必ずしもＵ相スイッチング回路１０の動作のみでは定まらない。この誘導起電力は、Ｕ相スイッチング回路１０、Ｖ相スイッチング回路１２およびα相スイッチング回路１６のそれぞれの動作に基づくトランス１４を介した相互作用によって定まる。
【００３６】
制御部６８は、Ｖ相スイッチング回路１２が備える上アームスイッチング素子３４Ｈおよび下アームスイッチング素子３４Ｌを交互にオンオフする。Ｕ相スイッチング回路１０と同様の動作原理によって、１次巻線３８に発生した誘導起電力、インダクタ４８に発生した誘導起電力、および第３キャパシタ４６の充電電圧に基づく電圧が第２キャパシタ３２に印加される。第２キャパシタ３２はその電圧に基づき充電され、第２端子３０と電位基準端子２０との間から第２電圧Ｖ２が出力される。あるいは、第２キャパシタ３２の充電電圧および誘導起電力に基づく電圧によって、第３キャパシタ４６が充電され、第３端子４４と電位基準端子２０との間から第３電圧Ｖ３が出力される。
【００３７】
インダクタ４８は、第１端子１８と第３端子４４との間の昇降圧、または、第２端子３０と第３端子４４との間の昇降圧のための誘導起電力を発生する他、１次巻線３８に流れる電流に含まれるリプル成分を低減する。トランス１４における漏れ磁束に起因する漏れインダクタンスが１次巻線３８に含まれる場合には、インダクタ４８を用いずに、第３端子４４と１次巻線３８のタップとを直接接続してもよい。
【００３８】
制御部６８は、α相スイッチング回路１６が備える上アームスイッチング素子５０Ｈおよび下アームスイッチング素子５０Ｌを交互にオンオフする。上アームスイッチング素子５０Ｈがオンであり、下アームスイッチング素子５０Ｌがオフであるときは、２次巻線４０に発生した誘導起電力によって第１分圧キャパシタ５４が充電され、あるいは、第１分圧キャパシタ５４の充電電圧に応じた電力が２次巻線４０に供給される。上アームスイッチング素子５０Ｈがオフであり、下アームスイッチング素子５０Ｌがオンであるときは、２次巻線４０に発生した誘導起電力によって第２分圧キャパシタ５６が充電され、あるいは、第２分圧キャパシタ５６の充電電圧に応じた電力が２次巻線４０に供給される。第１分圧キャパシタ５４および第２分圧キャパシタ５６の充電電圧に基づき、正極端子５８と負極端子６０との間から第４電圧Ｖ４が出力される。あるいは、正極端子５８と負極端子６０との間に印加された第４電圧Ｖ４に応じて、第１分圧キャパシタ５４および第２分圧キャパシタ５６が充電される。
【００３９】
（３）各制御信号および各電圧のタイミングチャート
図３（ａ）、（ｂ）および（ｃ）には、それぞれ、制御信号Ｓ２、Ｓ４およびＳ６のタイミングチャートが示されている。横軸は時間を示し縦軸は信号レベルを示す。信号レベルは、例えば、電圧値である。上述のように、制御信号Ｓ２、Ｓ４およびＳ６は、それぞれ、下アームスイッチング素子２４Ｌ、下アームスイッチング素子３４Ｌ、および、下アームスイッチング素子５０Ｌに与えられる。各スイッチング素子は、制御信号のレベルがハイレベルＨのときにオンとなり、制御信号のレベルがローレベルＬのときにオフとなる。
【００４０】
図３には示されていないが、上アームスイッチング素子２４Ｈに与えられる制御信号Ｓ１、上アームスイッチング素子３４Ｈに与えられる制御信号Ｓ３、および、上アームスイッチング素子５０Ｈに与えられる制御信号Ｓ５は、それぞれ、制御信号Ｓ２、Ｓ４およびＳ６のレベルのハイ、ローを反転したものとなる。
【００４１】
制御信号Ｓ２、Ｓ４およびＳ６の周期は同一の時間長Ｔである。トランス１４の１次巻線３８および２次巻線４０に印加される電圧が０となる期間を排除したシームレス制御を行うため、制御信号Ｓ２のハイレベルＨおよびローレベルＬを反転したものが制御信号Ｓ４とされる。そのため、制御信号Ｓ２のデューティ比をＤｕとすると、制御信号Ｓ４のデューティ比ＤｖはＤｖ＝１−Ｄｕとなる。制御信号Ｓ６のデューティ比Ｄαは、制御信号Ｓ２のデューティ比Ｄｕと同一であり（Ｄα＝Ｄｕ）、制御信号Ｓ６は、制御信号Ｓ２に対して位相差φだけ位相が進んでいる。位相差φは、制御信号Ｓ６が制御信号Ｓ２に対して進相である場合に正の値となる。
【００４２】
このように、制御信号Ｓ２は、１周期のうち時間Ｄｕ・Ｔの間だけハイレベルＨとなり、時間（１−Ｄｕ）・Ｔの間だけローレベルＬとなり、ハイレベルＨおよびローレベルＬを交互に繰り返す。制御信号Ｓ４は、１周期のうち時間Ｄｖ・Ｔ＝（１−Ｄｕ）・Ｔの間だけハイレベルＨとなり、時間（１―Ｄｖ）・Ｔ＝Ｄｕ・Ｔの間だけローレベルＬとなり、ハイレベルＨおよびローレベルＬを交互に繰り返す。制御信号Ｓ６は、１周期のうち時間Ｄα・Ｔ＝Ｄｕ・Ｔの間だけハイレベルＨとなり、時間（１−Ｄα）・Ｔ＝（１−Ｄｕ）・Ｔの間だけローレベルＬとなり、ハイレベルＨおよびローレベルＬを交互に繰り返す。
【００４３】
図３（ｄ）には、１次巻線３８の端子間電圧Ｖｐ（以下、１次電圧Ｖｐとする。）が示されている。ただし、回路図の下側の一端に対して上側の一端の電位が高い場合を正電圧としている。制御信号Ｓ２がローレベルＬとなり、制御信号Ｓ４がハイレベルＨとなるタイミングでは、１次電圧Ｖｐは第１電圧Ｖ１となる。
【００４４】
すなわち、上アームスイッチング素子２４Ｈおよび下アームスイッチング素子３４Ｌがオンとなり、下アームスイッチング素子２４Ｌおよび上アームスイッチング素子３４Ｈがオフとなることによって、１次巻線３８の上端は第１端子１８に接続され、下端は電位基準端子２０に接続され、１次電圧Ｖｐは第１電圧Ｖ１となる。
【００４５】
制御信号Ｓ２がハイレベルＨとなり、制御信号Ｓ４がローレベルＬとなるタイミングでは、１次電圧Ｖｐは負極性の第２電圧−Ｖ２となる。すなわち、上アームスイッチング素子２４Ｈおよび下アームスイッチング素子３４Ｌがオフとなり、下アームスイッチング素子２４Ｌおよび上アームスイッチング素子３４Ｈがオンとなることによって、１次巻線３８の上端は電位基準端子２０に接続され、下端は第２端子３０に接続され、１次電圧Ｖｐは負極性の第２電圧−Ｖ２となる。
【００４６】
図３（ｅ）には、２次巻線４０の端子間電圧Ｖｓ（以下、２次電圧Ｖｓとする。）が示されている。ただし、回路図の下側の一端に対して上側の一端の電位が高い場合を正電圧としている。制御信号Ｓ６がローレベルＬとなるタイミングでは、２次電圧Ｖｓは、Ｖｓ＝Ｃ２・Ｖ４／（Ｃ１＋Ｃ１）となり、制御信号Ｓ６がハイレベルＨとなるタイミングでは、２次電圧Ｖｓは、Ｖｓ＝−Ｃ１・Ｖ４／（Ｃ１＋Ｃ１）となる。ただし、Ｃ１およびＣ２は、それぞれ、第１分圧キャパシタ５４および第２分圧キャパシタ５６のキャパシタンスである。
【００４７】
すなわち、制御信号Ｓ６がローレベルＬとなるタイミングでは、上アームスイッチング素子５０Ｈがオンとなり、下アームスイッチング素子５０Ｌがオフとなる。これによって、２次巻線４０の上端および下端は、それぞれ、第１分圧キャパシタ５４の上端および下端に接続され、２次電圧Ｖｓは第１分圧キャパシタ５４の端子間電圧ＶＣ１となる。
【００４８】
負極端子６０を基準とした正極端子５８の電圧である第４電圧Ｖ４によって、第１分圧キャパシタ５４の端子間電圧ＶＣ１は、ＶＣ１＝Ｃ２・Ｖ４／（Ｃ１＋Ｃ１）で表される。したがって、制御信号Ｓ６がローレベルＬとなるタイミングでは、２次電圧Ｖｓは、Ｖｓ＝ＶＣ１＝Ｃ２・Ｖ４／（Ｃ１＋Ｃ１）となる。
【００４９】
制御信号Ｓ６がハイレベルＨとなるタイミングでは、上アームスイッチング素子５０Ｈがオフとなり、下アームスイッチング素子５０Ｌがオンとなる。これによって、２次巻線４０の上端および下端は、それぞれ、第２分圧キャパシタ５６の下端および上端に接続され、２次電圧Ｖｓは第２分圧キャパシタ５６の負極性の端子間電圧−ＶＣ２となる。
【００５０】
第２分圧キャパシタ５６の端子間電圧ＶＣ２は、ＶＣ２＝Ｃ１・Ｖ４／（Ｃ１＋Ｃ１）で表される。したがって、制御信号Ｓ６がハイレベルＨとなるタイミングでは、２次電圧Ｖｓは、Ｖｓ＝−ＶＣ２＝−Ｃ１・Ｖ４／（Ｃ１＋Ｃ１）となる。
【００５１】
図３（ｆ）には、１次巻線３８に流れる電流ｉｕが示されている。電流ｉｕは、１次巻線３８の上端に流入する方向を正とする。２次電圧Ｖｓが立ち上がった後、１次電圧Ｖｐが立ち上がるまでの時間τ１の間、１次電圧Ｖｐと２次電圧Ｖｓとの差異に応じて、各巻線に流れる電流が変化する。これによって、時間τ１の間、１次巻線電流ｉｕは負値から正値へと急激に変化する。
【００５２】
１次電圧Ｖｐが立ち上がった後、２次電圧Ｖｓが立ち下がるまでの時間τ２の間は、１次電圧Ｖｐと２次電圧Ｖｓとの差異が比較的小さくなり、各巻線に流れる電流の変化は小さくなる。これによって、時間τ２の間、１次巻線電流ｉｕは時間τ１の間に比べて緩やかに変化する。
【００５３】
２次電圧Ｖｓが立ち下がった後、１次電圧Ｖｐが立ち下がるまでの時間τ３の間、１次電圧Ｖｐと２次電圧Ｖｓとの差異に応じて、各巻線に流れる電流が変化する。これによって、時間τ３の間、１次巻線電流ｉｕは正値から負値へと急激に変化する。
【００５４】
１次電圧Ｖｐが立ち下がった後、２次電圧Ｖｓが立ち上がるまでの時間τ４の間は、１次電圧Ｖｐと２次電圧Ｖｓとの差異が比較的小さくなり、各巻線に流れる電流の変化は小さくなる。これによって、時間τ４の間、１次巻線電流ｉｕは時間τ３の間に比べて緩やかに変化する。以降、時間τ１〜時間τ４における変化と同様の変化が繰り返される。
【００５５】
制御信号Ｓ２がローレベルＬであり、制御信号Ｓ４がハイレベルＨである間、１次電圧Ｖｐと１次巻線電流ｉｕとの積で定まる電力が、１次巻線３８とＵ相スイッチング回路１０との間で授受される。一方、制御信号Ｓ２がハイレベルＨであり、制御信号Ｓ４がローレベルＬである間、１次電圧Ｖｐと１次巻線電流ｉｕとの積で定まる電力が、１次巻線３８とＶ相スイッチング回路１２との間で授受される。
【００５６】
Ｕ相スイッチング回路１０およびＶ相スイッチング回路１２は、１次巻線３８との間で授受された電力に応じて、それぞれに接続された負荷装置または蓄電機器との間で電力を授受する。これらの電力は、位相差φの大きさによって定まる。すなわち、位相差φの大きさに応じて、時間τ１およびτ３における１次巻線電流ｉｕの変化量が変化する。この変化量に応じて１次巻線電流ｉｕの波高値が定まり、１次巻線３８とＵ相スイッチング回路１０との間で授受される電力、および、１次巻線３８とＶ相スイッチング回路１２との間で授受される電力が定まる。
【００５７】
制御信号Ｓ６がローレベルＬである間、２次電圧Ｖｓと２次巻線４０に流れる電流との積で定まる電力が、２次巻線４０と第１分圧キャパシタ５４との間で授受される。制御信号Ｓ６がハイレベルＨである間、２次電圧Ｖｓと２次巻線４０に流れる電流との積で定まる電力が、２次巻線４０と第２分圧キャパシタ５６との間で授受される。α相スイッチング回路１６は、第１分圧キャパシタ５４および第２分圧キャパシタ５６の充電状態に応じて、自らに接続された負荷装置または蓄電機器との間で電力を授受する。
【００５８】
本実施形態に係る電力変換回路では、Ｕ相スイッチング回路１０における下アームスイッチング素子２４Ｌに対するデューティ比Ｄｕと、Ｖ相スイッチング回路１２における下アームスイッチング素子３４Ｌに対するデューティ比Ｄｖとの間にＤｖ＝１−Ｄｕの関係がある。すなわち、Ｕ相スイッチング回路１０におけるハーフブリッジと、Ｖ相スイッチング回路１２におけるハーフブリッジは、オンオフの状態が逆の関係にある。これによって、図３（ｄ）に示されているように、１次電圧Ｖｐには電圧が０となる期間がない。
【００５９】
また、α相スイッチング回路１６の動作によって２次巻線４０は、第１分圧キャパシタ５４および第２分圧キャパシタ５６に交互に接続される。これによって、図３（ｅ）に示されているように、２次電圧Ｖｓには電圧が０となる期間がない。
【００６０】
このようなシームレス制御が実行されることで、トランス１４の１次巻線側および２次巻線側で電力伝送が行われていない期間が低減され、一定時間当たりに伝送される電力が大きくなる。
【００６１】
（４）各分圧キャパシタのキャパシタンス値の決定
第１分圧キャパシタ５４および第２分圧キャパシタ５６の各キャパシタンスは、次のように定められる。すなわち、各キャパシタンスは、１次電圧Ｖｐの正の波高値のｎ倍と、２次電圧Ｖｓの正の波高値が同一となり、１次電圧Ｖｐの負の波高値のｎ倍と、２次電圧Ｖｓの負の波高値とが同一となるように決定される。ただし、ｎは１次巻線３８の巻数に対する２次巻線４０の巻数の比である。
【００６２】
１次電圧Ｖｐの正の波高値はＶ１であり、２次電圧Ｖｓの正の波高値はＣ２・Ｖ４／（Ｃ１＋Ｃ１）である。したがって、各分圧キャパシタンスを決定する第１の条件は次の（数１）で表される。
【００６３】
（数１）ｎ・Ｖ１＝Ｃ２・Ｖ４／（Ｃ１＋Ｃ２）
【００６４】
一方、１次電圧Ｖｐの負の波高値はＶ２であり、２次電圧Ｖｓの負の波高値はＣ１・Ｖ４／（Ｃ１＋Ｃ１）である。したがって、各分圧キャパシタンスを決定する第２の条件は次の（数２）で表される。
【００６５】
（数２）ｎ・Ｖ２＝Ｃ１・Ｖ４／（Ｃ１＋Ｃ２）
【００６６】
第１電圧Ｖ１および第２電圧Ｖ２が設計仕様によって予め定められている場合、Ｃ２／Ｃ１＝Ｖ１／Ｖ２が成立するように第１分圧キャパシタ５４および第２分圧キャパシタ５６の各キャパシタンスが定められる。
【００６７】
これによって、１次電圧Ｖｐおよび２次電圧Ｖｓが同一極性となる期間（図３の期間Ｑ１およびＱ２）において、１次電圧Ｖｐのｎ倍と２次電圧Ｖｓとが同一となる。そのため、各巻線に流れる電流が低減され、トランス１４で発生する損失が低減される。
【００６８】
より具体的には、図３（ｄ）を参照して説明したように、Ｕ相スイッチング回路１０、およびＶ相スイッチング回路１２は、１次巻線３８の端子間に時間的に交互に第１電圧Ｖ１および負極性の第２電圧−Ｖ２を与える。また、図３（ｅ）を参照して説明したように、α相スイッチング回路１６が備えるハーフブリッジのスイッチング動作によって、第１分圧キャパシタ５４および第２分圧キャパシタ５６は交互に２次巻線４０に接続され、第１分圧キャパシタ５４の端子間電圧、および第２分圧キャパシタ５６の端子間電圧が交互に２次巻線４０に印加される。そして、上述のように各キャパシタンスの値が定められることで、第１分圧キャパシタ５４および第２分圧キャパシタ５６は、第１電圧Ｖ１と第２電圧Ｖ２との比に応じた分圧比で、正極端子５８と負極端子６０との間に現れる電圧を分圧する。これによって、１次電圧Ｖｐおよび２次電圧Ｖｓが同一極性となる期間において、１次電圧Ｖｐのｎ倍と２次電圧Ｖｓとが同一となり、トランス１４で発生する損失が低減される。
【００６９】
（５）第１電圧Ｖ１〜第４電圧Ｖ４の相互の関係
次に、第１電圧Ｖ１〜第４電圧Ｖ４の相互の関係について図１を参照して説明する。ここでは、各電圧が一定値に収束した状態について説明する。この状態では図３に示されている位相差φは０である。各端子における電圧の制御は、後述のように、スイッチング状態を変更すること行われる。
【００７０】
追加ポート回路４２における第３電圧Ｖ３と、Ｕ相スイッチング回路１０における第１電圧Ｖ１との関係は、デューティ比Ｄｕによって次の（数３）のように表される。
【００７１】
（数３）Ｖ３＝（１−Ｄｕ）・Ｖ１
【００７２】
同様に、追加ポート回路４２における第３電圧Ｖ３と、Ｖ相スイッチング回路１２における第２電圧Ｖ２との関係は、デューティ比Ｄｖによって次の（数４）のように表される。
【００７３】
（数４）Ｖ３＝（１−Ｄｖ）・Ｖ２
【００７４】
Ｄｖ＝１−Ｄｕが成立するシームレス制御が実行される場合、
【００７５】
（数５）Ｖ３＝Ｄｕ・Ｖ２
【００７６】
が成立する。（数３）および（数５）からＤｕを消去すると、第１電圧Ｖ１および第２電圧Ｖを用いて、第３電圧Ｖ３が次の（数６）のように表される。
【００７７】
（数６）Ｖ３＝Ｖ１・Ｖ２／（Ｖ１＋Ｖ２）
【００７８】
さらに、（数１）および（数２）を用いて、次の（数７）のように、第４電圧Ｖ４、第１電圧Ｖ１および第２電圧Ｖ２の関係が表される。
【００７９】
（数７）Ｖ４＝ｎ・（Ｖ１＋Ｖ２）
【００８０】
（６）各端子の電圧値の設計
第１電圧Ｖ１〜第４電圧Ｖ４のうちいずれか３つが設計仕様によって定められると、残りの１つの電圧および巻線比ｎが（数６）および（数７）に基づいて定まる。例えば、正極端子５８と負極端子６０との間に、電動車両の二次電池が接続され、Ｖ４＝２００Ｖであるものとする。第１端子１８と電位基準端子２０との間には、Ｖ１＝１４Ｖで動作するアクセサリ装置が接続され、第２端子３０と電位基準端子２０との間には、Ｖ２＝１１Ｖで動作するアクセサリ装置が接続されるものとする。この場合、（数６）に基づいて、第３電圧Ｖ３がＶ３＝６．１６Ｖとして求められる。第３端子４４と電位基準端子２０との間には、Ｖ３＝６．１６Ｖで動作するアクセサリ装置またはＶ３＝６．１６Ｖの電圧を出力する蓄電機器が接続可能となる。さらに、（数７）に基づいて、トランス１４の巻線比ｎとしてｎ＝８が決定される。
【００８１】
また、巻線比ｎが予め定められている場合には、第１電圧Ｖ１〜第４電圧Ｖ４のうちいずれか２つが設計仕様によって定められると、残りの２つの電圧が（数６）および（数７）に基づいて定まる。
【００８２】
例えば、正極端子５８と負極端子６０との間に、電動車両の二次電池が接続され、Ｖ４＝２００Ｖであるものとする。第１端子１８と電位基準端子２０との間には、Ｖ１＝１４Ｖで動作するアクセサリ装置が接続され、トランス１４の巻線比ｎは８であるものとする。この場合、（数７）に基づいて第２電圧Ｖ２が１１Ｖとして求められる。第２端子３０と電位基準端子２０との間には、Ｖ２＝１１Ｖで動作するアクセサリ装置またはＶ２＝１１Ｖの電圧を出力する蓄電機器が接続可能となる。さらに、（数６）に基づいて、第３電圧Ｖ３がＶ３＝６．１６Ｖとして求められる。第３端子４４と電位基準端子２０との間には、Ｖ３＝６．１６Ｖで動作するアクセサリ装置またはＶ３＝６．１６Ｖの電圧を出力する蓄電機器が接続可能となる。
【００８３】
（７）トランスの構造
図３（ｄ）および（ｅ）に示されているように、１次電圧Ｖｐおよび２次電圧Ｖｓは、直流成分を有する。そのため、トランス１４の１次巻線３８および２次巻線４０を貫くコアを通る磁束にはバイアス成分が含まれる。このバイアス成分による磁気飽和を生じ難くするため、コアによって形成される磁路にギャップが設けられてもよい。
【００８４】
（８）電力変換回路の制御
図４には、制御部６８の機能ブロック図が示されている。制御部６８は、Ｕ相スイッチング回路のスイッチングを行うＵ相スイッチング部７６、Ｖ相スイッチング回路のスイッチングを行うＶ相スイッチング部９２、および、α相スイッチング回路のスイッチングを行うα相スイッチング部７８を備える。
【００８５】
制御部６８では、第３電圧Ｖ３についてのフィードバック制御と、デューティ比Ｄｕについてのフィードフォワード制御によって、デューティ比Ｄｕについての指令値であるデューティ比指令値Ｄｕ＊が求められる。Ｕ相スイッチング部７６は、デューティ比指令値Ｄｕ＊に基づいて制御信号Ｓ１およびＳ２を出力する。
【００８６】
また、制御部６８では、第１電圧Ｖ１および第２電圧Ｖ２についてのフィードバック制御によって位相差φが求められる。α相スイッチング部７８は、デューティ比指令値Ｄｕ＊および位相差φに基づいて、制御信号Ｓ１およびＳ２に対して位相差φだけ位相が進んだ制御信号Ｓ５およびＳ６を出力する。  
【００８７】
さらに、制御部６８では、第２電圧Ｖ２についてのフィードバック制御と、デューティ比Ｄｖについてのフィードフォワード制御に基づいて、デューティ比Ｄｖについての指令値であるデューティ比指令値Ｄｖ＊が求められる。Ｖ相スイッチング部９２は、デューティ比指令値Ｄｖ＊に基づいて、制御信号Ｓ３およびＳ４を出力する。
【００８８】
フィードバック制御およびフィードフォワード制御について具体的に説明する。加算器７０には、第３電圧指令値Ｖ３＊と、極性が反転された第３電圧Ｖ３の測定値が入力される。加算器７０は、指令値Ｖ３＊から測定値Ｖ３を減算した誤差ｅ３を求め、比例積分器７２に出力する。比例積分器７２は、誤差ｅ３を積分して適切な定数を掛け合わせて比例積分誤差ｄ３を求め、加算器７４に出力する。加算器７４には、フィードフォワード・デューティ比ＦＦ＿Ｄｕが入力されている。ＦＦ＿Ｄｕは、（数３）に基づいて、次の（数８）によって求められる。
【００８９】
（数８）ＦＦ＿Ｄｕ＝１−Ｖ３＊／Ｖ１＊
【００９０】
加算器７４は、比例積分誤差ｄ３およびＦＦ＿Ｄｕを加算してデューティ比指令値Ｄｕ＊を求め、Ｕ相スイッチング部７６およびα相スイッチング部７８に出力する。
【００９１】
加算器８６には、第２電圧指令値Ｖ２＊と、極性が反転された第２電圧Ｖ２の測定値が入力される。加算器８６は、指令値Ｖ２＊から測定値Ｖ２を減算した誤差ｅ２を求め、比例積分器８８に出力する。比例積分器８８は、誤差ｅ２を積分して適切な定数を掛け合わせて比例積分誤差ｄ２を求め、加算器９０に出力する。加算器９０には、フィードフォワード・デューティ比ＦＦ＿Ｄｖが入力されている。ＦＦ＿Ｄｖは、（数４）に基づいて、次の（数９）によって求められる。
【００９２】
（数９）ＦＦ＿Ｄｖ＝１−Ｖ３＊／Ｖ２＊
【００９３】
加算器９０は、比例積分誤差ｄ２およびＦＦ＿Ｄｖを加算してデューティ比指令値Ｄｖ＊を求め、Ｖ相スイッチング部９２に出力する。
【００９４】
加算器８０には、第１電圧指令値Ｖ１＊と、極性が反転された第１電圧Ｖ１の測定値が入力される。加算器８０は、指令値Ｖ１＊から測定値Ｖ１を減算した誤差ｅ１を求め、加算器８２に出力する。加算器８２には、指令値Ｖ２＊から測定値Ｖ２を減算した誤差ｅ２が入力されている。加算器８２は、誤差ｅ１および誤差ｅ２を加算した誤差ｅ１２を比例積分器８４に出力する。比例積分器８４は、誤差ｅ１２を積分して適切な定数を掛け合わせて位相差φを求め、α相スイッチング部７８に出力する。
【００９５】
このような構成によれば、第３電圧指令値Ｖ３＊と第３電圧Ｖ３の測定値との差異に基づくフィードバック制御に基づいて、Ｕ相スイッチング回路に対する制御信号Ｓ１およびＳ２が生成されると共に、第２電圧指令値Ｖ２＊と第２電圧Ｖ２の測定値との差異に基づくフィードバック制御に基づいて、Ｖ相スイッチング回路に対する制御信号Ｓ３およびＳ４が生成される。さらに、制御信号Ｓ１およびＳ２の生成に際しては、デューティ比Ｄｕについてのフィードフォワード制御が実行され、制御信号Ｓ３およびＳ４の生成に際しては、デューティ比Ｄｖについてのフィードフォワード制御が実行される。
【００９６】
これによって、第２電圧Ｖ２および第３電圧Ｖ３が指令値に迅速に近付けられ、あるいは、指令値に迅速に合わせられる。すなわち、第２電圧Ｖ２および第３電圧Ｖ３の各指令値からの差異が迅速に補償される。第１電圧Ｖ１は、第２電圧Ｖ２および第３電圧から一意に定まるため、第２電圧Ｖ２および第３電圧Ｖ３に対する制御と共に、第１電圧Ｖ１に対する制御も実行される。
【００９７】
また、このような構成によれば、第１電圧指令値Ｖ１＊と第１電圧Ｖ１の測定値との差異、および、第２電圧指令値Ｖ２＊と第２電圧Ｖ２の測定値との差異に基づくフィードバック制御に基づいて位相差φが求められる。これによって、第１電圧Ｖ１および第２電圧Ｖ２の各指令値からの差異が、α相スイッチング部７８のスイッチングタイミングの調整によって補償される。
【００９８】
なお、α相スイッチング部７８が位相差φについての制御を実行する代わりに、Ｕ相スイッチング部７６およびＶ相スイッチング部９２が、位相差φについての制御を実行してもよい。この場合、Ｕ相スイッチング部７６は、制御信号Ｓ１およびＳ２を、それぞれ、制御信号Ｓ５およびＳ６に対して位相差φだけ遅らせた信号とする。Ｖ相スイッチング部９２は、制御信号Ｓ３およびＳ４を、それぞれ、制御信号Ｓ１およびＳ２のハイレベル、ローレベルを反転させた信号とする。
【００９９】
また、上記では、第１電圧Ｖ１〜第４電圧Ｖ４の電圧値が一定値に収束している場合に、制御信号Ｓ１およびＳ２が、それぞれ、制御信号Ｓ５およびＳ６と同相となり、α相スイッチング回路１６のハーフブリッジと、Ｕ相スイッチング回路１０のハーフブリッジとが同相で動作する場合について説明した。このような動作の他、第１電圧Ｖ１〜第４電圧Ｖ４の電圧値が一定値に収束している場合に、α相スイッチング回路１６のハーフブリッジと、Ｖ相スイッチング回路１２のハーフブリッジとが同相で動作するような動作が実行されてもよい。制御信号Ｓ３およびＳ４は、それぞれ、制御信号Ｓ５およびＳ６と同相となり、制御信号Ｓ１およびＳ２は、それぞれ、制御信号Ｓ３およびＳ４に対してハイレベル、ローレベルが反転した信号となる。第１分圧キャパシタ５４および第２分圧キャパシタ５６の各キャパシタンスは、Ｃ１／Ｃ２＝Ｖ１／Ｖ２が成立するように定められる。
【０１００】
この場合における制御部６８の機能ブロックが図５に示されている。この図に示されている機能ブロックでは、図４に対し、Ｕ相とＶ相の機能が入れ換えられている。すなわち、第１電圧指令値Ｖ１＊および第１電圧Ｖ１の測定値と、第２電圧指令値Ｖ２＊および第２電圧Ｖ２の測定値とがそれぞれ入れ換えられ、デューティ比Ｄｕおよびデューティ比指令値Ｄｕ＊と、デューティ比Ｄｖおよびデューティ比指令値Ｄｖ＊とがそれぞれ入れ換えられている。また、Ｕ相スイッチング部７６とＶ相スイッチング部９２とが入れ換えられている。  
【０１０１】
また、上記では、Ｄｖ＝１−Ｄｕが成立するシームレス制御について説明した。一定時間内に伝送される電力が問題とならない場合には、Ｄｖが１−Ｄｕよりも小さい値に設定されてもよい。
【符号の説明】
【０１０２】
１０  Ｕ相スイッチング回路、１２  Ｖ相スイッチング回路、１４  トランス、１６  α相スイッチング回路、１８  第１端子、２０  電位基準端子、２２  第１キャパシタ、２４Ｈ，３４Ｈ，５０Ｈ  上アームスイッチング素子、２４Ｌ，３４Ｌ，５０Ｌ  下アームスイッチング素子、２６，３６，５２  ダイオード、２８  電位基準線、３０  第２端子、３２  第２キャパシタ、３８  １次巻線、４０  ２次巻線、４２  追加ポート回路、４４  第３端子、４６  第３キャパシタ、４８  インダクタ、５４  第１分圧キャパシタ、５６  第２分圧キャパシタ、５８  正極端子、６０  負極端子、６２Ｈ，６２Ｌ，６４Ｈ，６４Ｌ  ＭＯＳＦＥＴ、６６Ｈ，６６Ｌ  ＩＧＢＴ、６８  制御部、７０，７４，８０，８２，８６，９０  加算器、７２，８４，８８  比例積分器、７６  Ｕ相スイッチング部、７８  α相スイッチング部、９２  Ｖ相スイッチング部。
【図１】
2017046533.tif 000003
【図２】
2017046533.tif 000004
【図３】
2017046533.tif 000005
【図４】
2017046533.tif 000006
【図５】
2017046533.tif 000007