(57)【要約】【課題】視野角特性を均一にすることができる液晶表示装置を実現する。【解決手段】液晶パネルは、複数の画素にデータ信号を供給する複数のデータ信号線（ＤＬ）と、複数の画素へのデータ信号の書き込みを制御する複数の走査信号線（ＧＬ）と、容量配線（ＣＬｊ）を備える。複数の画素のうちの第１画素は、容量配線との間で第１補助容量（Ｃ１）を形成する第１画素電極（ＰＥ１）を有す。複数の画素のうちの第２画素は、第１画素電極より表示領域の中央寄りに位置し上記容量配線との間で第２補助容量（Ｃ３）を形成する第２画素電極（ＰＥ１）を有す。第２補助容量の容量値は、第１補助容量の容量値より大きい。【選択図】図２
2017142312.tif 000002
【特許請求の範囲】
【請求項１】
表示領域を形成する複数の画素と、上記複数の画素にデータ信号を供給する複数のデータ信号線と、上記複数の画素へのデータ信号の書き込みを制御する複数の走査信号線とを備える液晶表示パネルであって、
容量配線を備え、
上記複数の画素のうちの第１画素は、データ信号が書き込まれ上記容量配線との間で第１容量を形成する第１画素電極を有し、
上記複数の画素のうちの第２画素は、データ信号が書き込まれ上記容量配線との間で第２容量を形成する第２画素電極を有し、
上記第２画素電極は、上記第１画素電極より上記表示領域の中央寄りに位置し、
上記第２容量の容量値は、上記第１容量の容量値より大きいことを特徴とする液晶表示パネル。
【請求項２】
平面視において、上記容量配線と上記第１画素電極とが重なる第１面積より、上記容量配線と上記第２画素電極とが重なる第２面積は、大きいことを特徴とする請求項１に記載の液晶表示パネル。
【請求項３】
上記第２画素電極の位置での上記容量配線の幅は、上記第１画素電極の位置での上記容量配線の幅より、大きいことを特徴とする請求項１または２に記載の液晶表示パネル。
【請求項４】
上記容量配線の幅は、上記表示領域の中央に向かうにしたがって段階的に大きくなることを特徴とする請求項３に記載の液晶表示パネル。
【請求項５】
上記容量配線の幅は、上記表示領域の中央に向かうにしたがって連続的に大きくなることを特徴とする請求項３に記載の液晶表示パネル。
【請求項６】
上記容量配線における上記第１画素電極に対応する位置に、切り欠きまたは穴が形成されていることを特徴とする請求項２に記載の液晶表示パネル。
【請求項７】
上記第１画素電極における上記容量配線に対応する位置に、切り欠きまたは穴が形成されていることを特徴とする請求項２に記載の液晶表示パネル。
【請求項８】
上記容量配線と上記第１画素電極との間に設けられた、平面視において上記容量配線および上記第１画素電極に重なる第１中間電極と、
上記容量配線と上記第２画素電極との間に設けられた、平面視において上記容量配線および上記第２画素電極に重なる第２中間電極とを備えることを特徴とする請求項１から７のいずれか一項に記載の液晶表示パネル。
【請求項９】
上記第１中間電極および上記第２中間電極は、透明導体で形成されることを特徴とする請求項８に記載の液晶表示パネル。
【請求項１０】
上記容量配線と、上記第１画素電極および上記第２画素電極との間に絶縁層を備え、
上記第１画素電極と上記容量配線との間における上記絶縁層の厚さは、上記第２画素電極と上記容量配線との間における上記絶縁層の厚さより、大きいことを特徴とする請求項１から９のいずれか一項に記載の液晶表示パネル。
【請求項１１】
上記容量配線と、上記第１画素電極および上記第２画素電極との間に絶縁層を備え、
上記絶縁層は、第１領域と、上記第１領域より厚い第２領域とを含み、
上記第１画素電極と上記容量配線とが重なる領域における上記第１領域の面積は、上記第２画素電極と上記容量配線とが重なる領域における上記第１領域の面積より、小さいことを特徴とする請求項１から９のいずれか一項に記載の液晶表示パネル。
【請求項１２】
上記複数の画素のうちの第３画素は、データ信号が書き込まれ上記第２画素電極より上記表示領域の中央寄りに位置し上記容量配線との間で第３容量を形成する第３画素電極を有し、
上記複数の画素のうちの第４画素は、データ信号が書き込まれ上記第３画素電極より上記表示領域の中央寄りに位置し上記容量配線との間で第４容量を形成する第４画素電極を有し、
上記第３容量の容量値は、上記第２容量の容量値より大きく、
上記第４容量の容量値は、上記第３容量の容量値より大きく、
上記第１画素電極および上記第２画素電極を含む第１ブロックと、上記第３画素電極および上記第４画素電極を含む第２ブロックとでは、上記容量配線の幅、画素電極の面積、および、上記容量配線と画素電極との間の絶縁層の厚さのうち、いずれかが異なっており、
上記第１ブロックおよび上記第２ブロックのそれぞれの中では、上記容量配線の幅、画素電極の面積、および、上記容量配線と画素電極との間の絶縁層の厚さのうち、他の１つが変化することを特徴とする請求項１から１１のいずれか一項に記載の液晶表示パネル。
【請求項１３】
上記第１画素電極の色成分および画素行は、それぞれ上記第２画素電極の色成分および画素行と同じであることを特徴とする請求項１から１２のいずれか一項に記載の液晶表示パネル。
【請求項１４】
請求項１から１３のいずれか一項に記載の液晶表示パネルを備えることを特徴とする液晶表示装置。
【請求項１５】
表示領域を形成する複数の画素と、上記複数の画素にデータ信号を供給する複数のデータ信号線と、上記複数の画素へのデータ信号の書き込みを制御する複数の走査信号線と、容量配線とを備える液晶表示パネルの製造方法であって、
上記複数の画素のうちの第１画素は、データ信号が書き込まれ上記容量配線との間で第１容量を形成する第１画素電極を有し、
上記複数の画素のうちの第２画素は、データ信号が書き込まれ上記容量配線との間で第２容量を形成する第２画素電極を有し、
上記第２画素電極は、上記第１画素電極より表示領域の中央寄りに位置し、
上記容量配線と、上記第１画素電極および上記第２画素電極との間に、第１絶縁層を形成する工程と、
上記容量配線と、上記第１画素電極および上記第２画素電極との間に、第２絶縁層を形成する工程とを含み、
上記第１絶縁層および上記第２絶縁層の一方は、上記容量配線と上記第１画素電極または上記第２画素電極とが重なる領域に均一に形成され、
上記第１絶縁層および上記第２絶縁層の他方は、上記容量配線と上記第１画素電極または上記第２画素電極とが重なる領域において部分的に形成されることを特徴とする液晶表示パネルの製造方法。
【請求項１６】
上記第２容量の容量値は、上記第１容量の容量値より大きいことを特徴とする請求項１５に記載の液晶表示パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示パネルおよび液晶表示装置に関する。
【背景技術】
【０００２】
特許文献１には、液晶表示装置においてあらかじめ測定された固有のムラを補正するための補正信号を、駆動回路に格納しておき、外部から入力された表示データに補正信号を付加したデータに応じて、液晶セルを駆動する技術が開示されている。
【０００３】
特許文献２、３には、液晶表示装置の補助容量配線に周期的に変化する電圧を印加することにより、明画素と暗画素とを生じさせる技術が開示されている。これにより、液晶表示装置の視野角特性を改善する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−３１８９２９号公報（１９９７年１２月１２日公開）
【特許文献２】国際公開ＷＯ２００６／０９８４４９（２００６年９月２１日公開）
【特許文献３】国際公開ＷＯ２０１０／１４３３４８（２０１０年１２月１６日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、表示パネルが大型化するにしたがって補助容量配線が長くなり、補助容量配線を伝わる電圧変化の遅延および減衰が大きくなる。それゆえ、電圧供給元の幹配線に近い位置（パネル左右寄り）と遠い位置（パネル中央）とでは、補助容量配線の電圧の差が大きくなる。これにより、表示領域において視野角特性のムラが生じ得る。
【０００６】
特許文献１の技術では、あらかじめ格納された補正信号を表示データに付加して画素に書き込む。特許文献１の技術では、視野角特性のムラを改善することはできない。
【０００７】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、視野角特性を均一にすることができる液晶表示装置を実現することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る液晶表示パネルは、表示領域を形成する複数の画素と、上記複数の画素にデータ信号を供給する複数のデータ信号線と、上記複数の画素へのデータ信号の書き込みを制御する複数の走査信号線とを備える液晶表示パネルであって、容量配線を備え、上記複数の画素のうちの第１画素は、データ信号が書き込まれ上記容量配線との間で第１容量を形成する第１画素電極を有し、上記複数の画素のうちの第２画素は、データ信号が書き込まれ上記容量配線との間で第２容量を形成する第２画素電極を有し、上記第２画素電極は、上記第１画素電極より表示領域の中央寄りに位置し、上記第２容量の容量値は、上記第１容量の容量値より大きい構成である。
【０００９】
本発明の一態様に係る液晶表示パネルの製造方法は、表示領域を形成する複数の画素と、上記複数の画素にデータ信号を供給する複数のデータ信号線と、上記複数の画素へのデータ信号の書き込みを制御する複数の走査信号線と、容量配線とを備える液晶表示パネルの製造方法であって、上記複数の画素のうちの第１画素は、データ信号が書き込まれ上記容量配線との間で第１容量を形成する第１画素電極を有し、上記複数の画素のうちの第２画素は、データ信号が書き込まれ上記容量配線との間で第２容量を形成する第２画素電極を有し、上記第２画素電極は、上記第１画素電極より表示領域の中央寄りに位置し、上記容量配線と、上記第１画素電極および上記第２画素電極との間に、第１絶縁層を形成する工程と、上記容量配線と、上記第１画素電極および上記第２画素電極との間に、第２絶縁層を形成する工程とを含み、上記第１絶縁層および上記第２絶縁層の一方は、上記容量配線と上記第１画素電極または上記第２画素電極とが重なる領域に均一に形成され、上記第１絶縁層および上記第２絶縁層の他方は、上記容量配線と上記第１画素電極または上記第２画素電極とが重なる領域において部分的に形成される方法である。
【発明の効果】
【００１０】
本発明の一態様によれば、液晶パネルの視野角特性を均一にすることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係る液晶表示装置の構成を示す模式図である。
【図２】本発明の一実施形態に係る液晶パネルの一部の構成を示す回路図である。
【図３】ある垂直期間における上記液晶表示装置の駆動例を示すタイミングチャートである。
【図４】ある垂直期間における各画素の表示状態を示す模式図である。
【図５】データドライバから外側幹配線に供給される容量信号の波形と、画素の位置での該容量信号の波形とを模式的に示す図である。
【図６】容量配線および画素電極の一構成例を示す平面図である。
【図７】容量配線および画素電極の他の構成例を示す平面図である。
【図８】本発明の他の実施形態に係る容量配線および画素電極の構成例を示す平面図である。
【図９】本発明のさらに他の実施形態に係る容量配線および画素電極の構成例を示す平面図である。
【図１０】本発明のさらに他の実施形態に係る容量配線および画素電極の構成例を示す平面図である。
【図１１】本発明のさらに他の実施形態に係る容量配線および画素電極の構成例を示す平面図である。
【図１２】図１１の切断線Ａ−Ａにおける断面図である。
【図１３】本発明のさらに他の実施形態に係る容量配線と第１画素電極とが重なる部分の断面を示す断面図である。
【図１４】第１画素電極と容量配線との間に形成される補助容量を示す回路図である。
【図１５】本発明のさらに他の実施形態に係る容量配線および画素電極の構成例を示す平面図である。
【図１６】図１５の切断線Ｂ−Ｂにおける断面図である。
【図１７】本発明のさらに他の実施形態に係る液晶パネルの製造工程の一例を示すフローチャートである。
【図１８】本発明のさらに他の実施形態に係る液晶パネルの一部の構成を示す回路図である。
【図１９】本発明のさらに他の実施形態に係る液晶表示装置の駆動例を示すタイミングチャートである。
【図２０】本発明のさらに他の実施形態に係る液晶表示装置における液晶パネルの画素の配置を模式的に示す平面図である。
【図２１】連続する４つのフィールドにおけるある絵素の表示状態を示す図である。
【発明を実施するための形態】
【００１２】
〔実施形態１〕
（液晶表示装置の構成）
図１は、本実施形態の液晶表示装置１の構成を示す模式図である。液晶表示装置１は、液晶パネル３（液晶表示パネル）と、バックライト４と、ゲートドライバ６と、データドライバ７と、表示制御回路９とを備える。表示制御回路９は、バックライト４、ゲートドライバ６、およびデータドライバ７を制御する。表示制御回路９は、各種タイミング信号を生成するためのタイミングコントローラ（図示せず）を含む。表示制御回路９は、データドライバ７に、ＣＳタイミング信号を供給する。また、データドライバ７には、容量信号を生成するための複数の基準電位が、電源（図示せず）から供給される。
【００１３】
液晶パネル３は、複数の画素と、複数の走査信号線ＧＬｊと、複数のデータ信号線ＤＬｍ、ＤＬｎと、複数の容量配線ＣＬｊとを備える。添字ｊは第ｊ行を表し、添字ｍは第ｍ列を表す。さらに、液晶パネル３は、複数の外側幹配線ＴＬ１〜ＴＬ４、ＴＲ１〜ＴＲ４を備える。液晶パネル３は、複数の画素によって形成され画像が表示される領域である表示領域ＤＡを有する。複数の外側幹配線ＴＬ１〜ＴＬ４、ＴＲ１〜ＴＲ４は、表示領域ＤＡの外側の領域（非表示領域）に設けられる。複数の外側幹配線ＴＬ１〜ＴＬ４は、表示領域ＤＡより左側に設けられる。複数の外側幹配線ＴＲ１〜ＴＲ４は、表示領域ＤＡより右側に設けられる。
【００１４】
各容量配線ＣＬｊは、２つの外側幹配線に接続される。容量配線ＣＬｊは、外側幹配線ＴＬ１、ＴＲ１に接続される。容量配線ＣＬｊ＋１は、外側幹配線ＴＬ２、ＴＲ２に接続される。容量配線ＣＬｊ＋２は、外側幹配線ＴＬ３、ＴＲ３に接続される。容量配線ＣＬｊ＋３は、外側幹配線ＴＬ４、ＴＲ４に接続される。なお、図示はしないが、容量配線ＣＬｊ＋４は、外側幹配線ＴＬ２、ＴＲ２に接続される。容量配線ＣＬｊ＋５は、外側幹配線ＴＬ１、ＴＲ１に接続される。容量配線ＣＬｊ＋６は、外側幹配線ＴＬ４、ＴＲ４に接続される。容量配線ＣＬｊ＋７は、外側幹配線ＴＬ３、ＴＲ３に接続される。これらの容量配線ＣＬｊ〜ＣＬｊ＋７の配置（接続関係）が縦方向（列方向）に繰り返される。
【００１５】
ゲートドライバ６は、走査信号を供給することにより、複数の走査信号線を駆動する。データドライバ７は、複数のデータ信号線ＤＬｍ、ＤＬｎ、および、複数の外側幹配線ＴＬ１〜ＴＲ４を駆動する。データドライバ７は、複数のソース駆動回路７ａ〜７ｅを備える。ソース駆動回路７ａ〜７ｅは、それぞれ、複数のデータ信号線に接続されており、対応する複数のデータ信号線にデータ信号を供給する。各ソース駆動回路７ａ〜７ｅは、複数の基準電位とＣＳタイミング信号とに基づいて、容量信号を生成する。また、ソース駆動回路７ａは、複数の外側幹配線ＴＬ１〜ＴＬ４に接続されている。ソース駆動回路７ｅは、複数の外側幹配線ＴＲ１〜ＴＲ４に接続されている。各ソース駆動回路７ａ、７ｅは、対応する（接続されている）複数の外側幹配線に、容量信号を供給する。なお、複数の容量配線ＣＬｊに容量信号を供給する回路と、複数のデータ信号線ＤＬｍ、ＤＬｎにデータ信号を供給する回路とが分かれていてもよい。
【００１６】
（液晶パネルの構成）
図２は、液晶パネル３の一部の構成を示す回路図である。画素ＰＸｍは、ｊ行目の走査信号線ＧＬｊとｍ列目のデータ信号線ＤＬｍとの交差部分に形成されている。画素ＰＸｎは、ｊ行目の走査信号線ＧＬｊとｎ列目のデータ信号線ＤＬｎとの交差部分に形成されている。画素ＰＸｍ、ＰＸｎは、一方側の外側幹配線ＴＬ１、ＴＬ２と表示領域の中央（図２において一点鎖線Ｃｅｎｔｅｒで表される）との間に位置する。画素ＰＸｎは、画素ＰＸｍより、表示領域の中央寄りに位置する。画素ＰＸｍは、画素ＰＸｎに比べて、外側幹配線ＴＬ１、ＴＬ２により近い位置にある。画素ＰＸｍと画素ＰＸｎとは、走査信号線ＧＬｊに対応する同じ画素行に位置する。ここでは、画素ＰＸｍと画素ＰＸｎとは同じ色成分を表示する画素である。１つの画素は、典型的にはＲＧＢ（赤緑青）のいずれか１つの色成分を表現し、１つの絵素は、ＲＧＢに対応する３つの画素を含む。もちろん絵素を構成する色成分が４種類のＲＧＢＹ（Ｙは黄）またはＲＧＢＷ（Ｗは白）であったり、５種類のＲＧＢＹＣ（Ｃはシアン）であったりしても、同様に考えることができる。
【００１７】
容量配線ＣＬｊは、画素ＰＸｍの上側に隣接するよう、画素行に沿って延びている。各画素ＰＸｍ、ＰＸｎは、第１画素電極ＰＥ１および第２画素電極ＰＥ２を含む。第１画素電極ＰＥ１および第２画素電極ＰＥ２は、液晶層を介して、対向電極（共通電極：図示せず）に対向している。第１画素電極ＰＥ１は、サブ画素ＳＰ１を形成し、第２画素電極ＰＥ２は、サブ画素ＳＰ２を形成する。
【００１８】
画素ＰＸｍ、ＰＸｎについて説明する。第１画素電極ＰＥ１は、トランジスタＴ１を介して対応するデータ信号線ＤＬｍ、ＤＬｎに接続される。トランジスタＴ１の制御端子は走査信号線ＧＬｊに接続される。同様に、第２画素電極ＰＥ２は、トランジスタＴ２を介して対応するデータ信号線ＤＬｍ、ＤＬｎに接続される。トランジスタＴ２の制御端子は走査信号線ＧＬｊに接続される。走査信号線ＧＬｊは、トランジスタＴ１、Ｔ２（スイッチング素子）の導通／非導通を制御することにより、画素へのデータ信号の書き込みを制御する。
【００１９】
画素ＰＸｍの第１画素電極ＰＥ１と容量配線ＣＬｊとの間には補助容量Ｃ１（第１容量）が形成されている。画素ＰＸｍの第２画素電極ＰＥ２と容量配線ＣＬｊ＋１との間には補助容量Ｃ２が形成されている。画素ＰＸｎの第１画素電極ＰＥ１と容量配線ＣＬｊとの間には補助容量Ｃ３（第２容量）が形成されている。画素ＰＸｎの第２画素電極ＰＥ２と容量配線ＣＬｊ＋１との間には補助容量Ｃ４が形成されている。
【００２０】
補助容量Ｃ３の容量値は補助容量Ｃ１の容量値より大きい。補助容量Ｃ４の容量値は、補助容量Ｃ２の容量値より大きい。補助容量Ｃ１の容量値と補助容量Ｃ２の容量値とは同じであっても異なっていてもよい。補助容量Ｃ３の容量値と補助容量Ｃ４の容量値とは同じであっても異なっていてもよい。すなわち、各画素の補助容量は、画素列に応じて異なり得る。
【００２１】
（容量配線と画素電極の構成）
図６は、容量配線および画素電極の一構成例を示す平面図である。図６では、データ信号線および走査信号線は省略している。平面視において、第１画素電極ＰＥ１および第２画素電極ＰＥ２の一部は、容量配線ＣＬｊ、ＣＬｊ＋１に重なる。第１画素電極ＰＥ１および第２画素電極ＰＥ２と容量配線ＣＬｊ、ＣＬｊ＋１とが絶縁層を介して対向しているため、重なる面積に応じた補助容量が形成される。
【００２２】
図６に示す構成では、各容量配線ＣＬｊ、ＣＬｊ＋１の幅は、液晶パネル３の水平方向における端から中央に向かうにしたがって、連続的に大きくなっている。画素ＰＸｍの第１画素電極ＰＥ１の位置での容量配線ＣＬｊの幅より、画素ＰＸｎの第１画素電極ＰＥ１の位置での容量配線ＣＬｊの幅は大きい。それゆえ、外側幹配線に近い画素ＰＸｍの第１画素電極ＰＥ１と容量配線ＣＬｊとが重なる第１面積より、外側幹配線から遠い画素ＰＸｎの第１画素電極ＰＥ１と容量配線ＣＬｊとが重なる第２面積は大きい。それゆえ、画素ＰＸｍの第１画素電極ＰＥ１の補助容量の容量値より、画素ＰＸｎの第１画素電極ＰＥ１の補助容量の容量値は大きい。第２画素電極ＰＥ２についても同様である。
【００２３】
また、液晶パネル３の右側に外側幹配線ＴＲ１〜ＴＲ４がある場合、容量配線の幅は、液晶パネル３の中央から外側幹配線ＴＲ１〜ＴＲ４に向かうにしたがって、小さくなる。液晶パネル３の右側に外側幹配線ＴＲ１〜ＴＲ４がない場合、容量配線の幅は、中央から右側に向かうにしたがって大きくなってもよい。
【００２４】
（他の構成例）
図７は、容量配線および画素電極の他の構成例を示す平面図である。各容量配線ＣＬｊ、ＣＬｊ＋１の幅は、液晶パネル３の水平方向における端から中央に向かうにしたがって、段階的に（階段状に）大きくなっている。容量配線ＣＬｊ、ＣＬｊ＋１の幅が変化する位置は、第１画素電極ＰＥ１および第２画素電極ＰＥ２と重なっていてもよいし、重なっていなくてもよい。
【００２５】
図７に示す構成では、各画素電極の補助容量の容量値を正確に規定することができる。液晶パネル３の製造において、形成される容量配線の形状はフォトリソグラフィ等を用いて決められる。マスク露光による容量配線の形状の制御を考慮すると、図６に示す構成より、図７に示す構成の方が、精度よく容量配線を形成することができる。それゆえ、液晶パネル３の製造において、補助容量の容量値を正確に決めることができる。特に、色成分毎に異なった容量値の補助容量を設定する場合は、図７に示す構成の方が容量値の制御が容易である。また、色成分による補助容量の容量値の差がなく、さらに非常に画素密度が高い場合は、個別の容量値の制御が困難になるため、図６に示す構成の方が有利である。この場合、グラデーションマスク等も好適に適用することができる。
【００２６】
なお、ここでは、第１画素電極ＰＥ１の補助容量の容量値と第２画素電極ＰＥ２の補助容量の容量値との両方が、液晶パネル３の中央に向かうにしたがって大きくなる場合について説明した。これに限らず、例えば、一方（第２画素電極ＰＥ２）の補助容量の容量値は、位置によらず一定でもよい。この場合、例えば容量配線の上側（第２画素電極ＰＥ２側）の境界は、水平方向に平行であり、容量配線の下側（第１画素電極ＰＥ１側）の境界は、図６、７に示す構成のように段階的または連続的に変化してもよい。
【００２７】
（液晶表示装置の駆動）
以下では、主として画素ＰＸｍと、画素ＰＸｍに接続される走査信号線ＧＬｊおよびデータ信号線ＤＬｍと、画素ＰＸｍ（サブ画素ＳＰ１・ＳＰ２）との間で容量を形成する容量配線ＣＬｊ・ＣＬｊ＋１と、について説明する。
【００２８】
図３は、ある垂直期間における液晶表示装置１の駆動例を示すタイミングチャートである。図３には、時間（横軸）に対する、データ信号線ＤＬｍに供給されるデータ信号ＤＳｍの電位（データ電位）と、走査信号線ＧＬｊ〜ＧＬｊ＋３にそれぞれ供給される走査信号ＧＳｊ〜ＧＳＪ＋３の電位（ゲート電位）と、容量配線ＣＬｊ〜ＣＬｊ＋３にそれぞれ供給される容量信号ＣＳｊ〜ＣＳｊ＋３の電位（ＣＳ電位）と、ある画素列の第ｊ行〜第ｊ＋２行の画素における第１画素電極ＰＥ１の電位（画素電位）ＶＡｊ〜ＶＡｊ＋２および第２画素電極ＰＥ２の電位ＶＢｊ〜ＶＢｊ＋２とが示されている。図３には、各画素電極の画素電位（ＶＡｊ〜ＶＡｊ＋２、ＶＢｊ〜ＶＢｊ＋２）について、その垂直期間においてゲートパルスがアクティブ（ゲート電位がＨｉｇｈ）になってデータ信号が画素電極ＰＥ１、ＰＥ２に書き込まれてからの変化のみを示す。なお簡単のため、ここではゲート寄生容量による画素電位の引き込み等の影響は無視する。図３には、二次元画像を表示する場合として、各画素に同じ階調のデータ信号を書き込む例を示す。図３に示す水平方向の破線は、対向電極の電位を示す。
【００２９】
図４は、ある垂直期間における各画素の表示状態を示す模式図である。図４において、各画素電極ＰＥに書き込まれたデータ信号の極性を＋、−で示している。また、図４において、明表示を行う明サブ画素の画素電極ＰＥは白色で示し、暗表示を行う暗サブ画素の画素電極ＰＥは点々のハッチングを施して示す。
【００３０】
データ電位は、１水平走査期間（１Ｈ）毎に極性が反転する。すなわち、同じ列の画素には、画素行毎に逆極性のデータ電位が書き込まれる。また、互いに隣接する２つのデータ信号線のデータ電位は逆極性になっている。すなわち、同じ行の画素には、画素列毎に異なる極性のデータ電位が書き込まれる。
【００３１】
ゲート電位は、各画素のトランジスタＴ１、Ｔ２をＯＮ（導通状態）にするために、順次Ｈ（Ｈｉｇｈ）レベルになる。
【００３２】
ＣＳ電位は、１垂直期間の中で周期的に変化する。ここでは、ＣＳ電位は、２水平期間（２Ｈ）毎に基準の電位（例えば対向電極の電位）に対して反転する。なお、容量配線ＣＬｊの電位ＣＳｊとその下側の容量配線ＣＬｊ＋１の電位ＣＳｊ＋１とは、極性が逆になっている。容量配線ＣＬｊの電位ＣＳｊとその２つ下側の容量配線ＣＬｊ＋２の電位ＣＳｊ＋２とは、波形の位相が１水平期間ずれている。容量配線ＣＬｊ＋２の電位ＣＳｊ＋２とその下側の容量配線ＣＬｊ＋３の電位ＣＳｊ＋３とは、極性が逆になっている。なお、図示はしないが、容量配線ＣＬｊ＋４の電位は、容量配線ＣＬｊ＋１の電位ＣＳｊ＋１と同じである。容量配線ＣＬｊ＋５の電位は、容量配線ＣＬｊの電位ＣＳｊと同じである。容量配線ＣＬｊ＋６の電位は、容量配線ＣＬｊ＋３の電位ＣＳｊ＋３と同じである。容量配線ＣＬｊ＋７の電位は、容量配線ＣＬｊ＋２の電位ＣＳｊ＋２と同じである。
【００３３】
ゲートパルスがアクティブになることによって、同時に画素ＰＸｍの２つのトランジスタＴ１、Ｔ２が導通状態になる。そのため、画素ＰＸｍの２つのサブ画素ＳＰ１・ＳＰ２には同じデータ電位が書き込まれる。
【００３４】
画素ＰＸｍ（２つのサブ画素）にデータが書き込まれた後（走査信号ＧＳｊのゲートパルスが非アクティブになった後）、ＣＳ電位ＣＳｊ、ＣＳｊ＋１が変化（極性の反転）する。これにより、容量配線ＣＬｊに補助容量Ｃ１を介して繋がる画素電極ＰＥ１の画素電位も変化する。画素ＰＸｍに注目すると、サブ画素ＳＰ１、ＳＰ２にデータ信号が書き込まれた直後は、２つのサブ画素ＳＰ１、ＳＰ２の画素電位ＶＡｊおよび画素電位ＶＢｊは同じである。ここで、サブ画素ＳＰ１、ＳＰ２はそれぞれ異なる容量配線ＣＬｊ、ＣＬｊ＋１に補助容量Ｃ１、Ｃ２を介して繋がる。トランジスタＴ１がＯＦＦ（ゲート電位がＬ（Ｌｏｗ））になった後、容量配線ＣＬｊのＣＳ電位ＣＳｊは上昇するので、正極性のデータが書き込まれたサブ画素ＳＰ１の画素電位ＶＡｊは上昇する。一方、トランジスタＴ２がＯＦＦになった後、容量配線ＣＬｊ＋１のＣＳ電位ＣＳｊ＋１は下降するので、正極性のデータが書き込まれたサブ画素ＳＰ２の画素電位ＶＢｊは下降する。
【００３５】
これにより、サブ画素ＳＰ１の実効画素電圧（１フレーム期間の画素電圧の平均）は大きくなる、すなわち、画素ＰＸｍのサブ画素ＳＰ１は明るく表示される明サブ画素となる。これに対し、サブ画素ＳＰ２の実効画素電圧は小さくなる、すなわち、画素ＰＸｍのサブ画素ＳＰ２は暗く表示される暗サブ画素となる。ここで、画素電圧は、対向電極の電位と画素電極の電位の差である。
【００３６】
画素ＰＸｍの下隣の画素のサブ画素ＳＰ１・ＳＰ２については、書き込まれるデータ電位の極性が逆（負極性）である。ただし、対応する容量配線のＣＳ電位ＣＳｊ＋１、ＣＳｊ＋２の変化も逆になる。それゆえ、該下隣の画素のサブ画素ＳＰ１は明るく表示される明サブ画素となり、該下隣の画素のサブ画素ＳＰ２は暗く表示される暗サブ画素となる。また、画素列毎にデータ電位の極性が反転するため、画素ＰＸｍの隣の画素列では、サブ画素ＳＰ１が暗サブ画素となり、サブ画素ＳＰ２が明サブ画素となる。
【００３７】
なお、次のフレームにおいては、各画素に書き込まれるデータ信号の極性は反転する（ドット反転駆動）。ただし、ゲートパルスに対して、各容量配線ＣＬｊのＣＳ電位の波形も１／２周期ずれる。そのため、明サブ画素と暗サブ画素の位置は変わらない。ＣＳ電位の反転タイミングは、例えば垂直帰線期間において調整することができる。
【００３８】
（容量信号の波形）
容量信号ＣＳｊは、データドライバ７から、外側幹配線ＴＬ１を介して、容量配線ＣＬｊへ供給される。外側幹配線ＴＬ１は、非表示領域に設けられるため（開口面積に影響しないため）、幅を太くすることができる。一方、容量配線ＣＬｊは、表示領域ＤＡに設けられるため、幅が制限される。そのため、外側幹配線ＴＬ１から遠く離れた画素では、容量信号ＣＳｊが遅延したり、その波形が鈍ったりする。
【００３９】
図５は、データドライバ７から外側幹配線ＴＬ１に供給される容量信号ＣＳｊの波形と、画素ＰＸｎの位置での該容量信号ＣＳｊの波形（伝搬波形）とを模式的に示す図である。図５において、横軸は時間、縦軸は電位を表す。データドライバ７から外側幹配線ＴＬ１に出力される容量信号ＣＳｊの波形を出力波形とし、該容量信号ＣＳｊが画素ＰＸｎの位置まで伝搬したときの波形を伝搬波形とする。縦軸の値は、出力波形の最小値を０、最大値を１として正規化されている。なお、図５では、説明のため伝搬波形を簡略化して模式的に描いている。実際の伝搬波形は、様々な負荷容量および周辺の配線の影響で複雑に変化し得る。しかしながら、伝搬波形が、出力波形に対し、周期は同じで、位相が遅れ、波形が鈍り、かつ、減衰することによって振幅が減少するという課題は変わらない。
【００４０】
データドライバ７から出力された時点では、容量信号ＣＳｊの波形は、出力波形である。外側幹配線ＴＬ１に最も近い画素の位置では、容量信号ＣＳｊは、出力波形に近い波形である。容量信号ＣＳｊは、外側幹配線ＴＬ１および容量配線ＣＬｊを画素ＰＸｊまで伝わる間に、位相が遅れ、振幅が減衰することにより、伝搬波形となる。伝搬波形の容量信号ＣＳｊが、画素ＰＸｊに実際の影響を与える（画素電圧を変化させる）。それゆえ、位相の遅れおよび振幅の減衰が大きいと、表示領域ＤＡの端部と中央付近とで、画素電圧の変化量（明サブ画素および暗サブ画素の輝度差）が異なってしまう。言うまでもないことだが、明サブ画素と暗サブ画素との輝度差の変化は、画素の電圧輝度特性と視野角特性とを同時に変化させるため、データ電位を制御する公知のムラ補正技術ではこれを補正することはできない。
【００４１】
なお、データドライバ７から他の外側幹配線ＴＬ２〜ＴＬ４、ＴＲ１〜ＴＲ４に出力される容量信号は、出力波形と位相が異なるだけで、その振幅および周期は同じである。
【００４２】
画素ＰＸｍの位置より、外側幹配線ＴＬ１からより遠い画素ＰＸｎの位置では、容量配線ＣＬｊを伝搬した容量信号ＣＳｊの振幅はより減衰している。
【００４３】
本実施形態では、画素ＰＸｎの補助容量Ｃ３の容量値は、画素ＰＸｍの補助容量Ｃ１の容量値より大きい。それゆえ、画素ＰＸｎの第１画素電極ＰＥ１は、画素ＰＸｍの第１画素電極ＰＥ１よりも、容量信号ＣＳｊの電位の変化量（振幅）に対する影響をより大きく受ける。それゆえ、容量信号ＣＳｊの振幅が減衰している場合であっても、容量信号ＣＳｊによる画素ＰＸｎの第１画素電極ＰＥ１の画素電圧の変化量を、画素ＰＸｍの第１画素電極ＰＥ１の画素電圧の変化量に近づける（または同じにする）ことができる。第２画素電極ＰＥ２についても同様である。
【００４４】
容量配線ＣＬｊを伝搬する容量信号ＣＳｊの振幅は、供給元の外側幹配線ＴＬ１、ＴＲ１から離れるほど、減衰する。そのため、液晶パネル３において、外側幹配線ＴＬ１、ＴＲ１から離れるほど、すなわち表示領域ＤＡの水平方向における中央に近いほど、容量信号ＣＳｊの振幅は減衰する。容量信号ＣＳｊの振幅の減衰を補うために、液晶パネル３において、表示領域ＤＡの水平方向における中央に近い画素ほど、補助容量の容量値が大きいことが好ましい。なお、この関係は同じ色成分の画素同士での関係であり、互いに異なる色成分の画素同士はそもそも画素電極の面積等が異なり得るため、補助容量の容量値が上記の関係でなくてもよい。
【００４５】
液晶表示装置１では、外側幹配線ＴＬ１〜ＴＲ４に近い画素と遠い画素とに対する容量信号の影響を、適切なものとすることができる。それゆえ、ある階調について、液晶表示装置１において明画素および暗画素の輝度差を、位置によらず均一にすることができる。よって、液晶表示装置１の視野角特性を均一にすることができる。
【００４６】
なお、ここでは、基本となる容量信号が４種類（すなわち片側の外側幹配線の数が４本）である場合について説明した。しかしこれに限らず、容量信号は少なくとも２種類（２相）あればよい。例えば、容量信号は、６種類であっても、１２種類であっても、２４種類であってもよく、その他の数であってもよい。複数の容量信号は、波形自体は同じで、その位相が異なる。各外側幹配線には、図５に例示したような出力波形の容量信号（ただし位相が異なる）が供給される。
【００４７】
なお、上記ではドット反転駆動する場合について説明したが、他の反転駆動方式であってもよい。例えば、ライン反転、２フィールド反転、ブロック反転、２Ｈ（２水平期間）反転等の駆動方式の液晶表示装置にも、本発明を適用することができる。反転駆動方式が異なれば、容量信号の反転タイミングと、画素の極性配置等に応じて適切な容量信号波形とが異なる。しかしながら、周期および振幅が等しく位相が互いに異なる矩形波を複数使用することと、該矩形波が幹配線からの距離に応じて減衰および変形するという課題とは変わらない。したがって、他の反転駆動方式においても本発明を適用することができる。
【００４８】
なお、ここでは、１つの画素が２つの画素電極（２つのサブ画素）を有する場合を例に挙げて本発明の原理を説明した。しかしながら、１つの画素が１つのみの画素電極を有する場合においても、本発明の原理は同様に成立する。それゆえ、液晶パネルの各画素は、１つのみの画素電極を有する構成であってもよい。
【００４９】
〔実施形態２〕
本発明の他の実施形態について、説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態では、画素電極と重なる部分の容量配線の形状が、画素電極の位置に応じて異なる。
【００５０】
図８は、容量配線および画素電極の一構成例を示す平面図である。図８では、データ信号線および走査信号線は省略している。容量配線ＣＬｊ、ＣＬｊ＋１は、第１画素電極ＰＥ１および第２画素電極ＰＥ２に対応する位置に、１つ以上の支線ＢＬを備える。平面視において、支線ＢＬの少なくとも一部は、対応する第１画素電極ＰＥ１または第２画素電極ＰＥ２の一部に重なる。第１画素電極ＰＥ１および第２画素電極ＰＥ２と支線ＢＬとが絶縁層を介して対向しているため、重なる面積に応じた補助容量が形成される。なお、これら容量配線ＣＬｊ、ＣＬｊ＋１の形状を、容量配線ＣＬｊ、ＣＬｊ＋１において、複数の支線ＢＬ同士の間に切り欠きＮＴ１が形成されていると表現することもできる。複数の切り欠きＮＴ１は、第１画素電極ＰＥ１（または第２画素電極ＰＥ２）に対応する位置、および、第１画素電極ＰＥ１同士（または第２画素電極ＰＥ２同士）の間に対応する位置に形成されている。
【００５１】
図８に示す構成では、第１画素電極ＰＥ１および第２画素電極ＰＥ２に対応する支線ＢＬの数は、液晶パネル３の水平方向における端から中央に向かうにしたがって、多くなる。画素ＰＸｍの第１画素電極ＰＥ１の位置での支線ＢＬの数より、画素ＰＸｎの第１画素電極ＰＥ１の位置での支線ＢＬの数は多い。それゆえ、外側幹配線に近い画素ＰＸｍの第１画素電極ＰＥ１と容量配線ＣＬｊの支線ＢＬとが重なる第１面積より、外側幹配線から遠い画素ＰＸｎの第１画素電極ＰＥ１と容量配線ＣＬｊの支線ＢＬとが重なる第２面積は大きい。それゆえ、画素ＰＸｍの第１画素電極ＰＥ１の補助容量の容量値より、画素ＰＸｎの第１画素電極ＰＥ１の補助容量の容量値は大きい。第２画素電極ＰＥ２についても同様である。
【００５２】
それゆえ、本実施形態では、外側幹配線ＴＬ１〜ＴＲ４に近い画素と遠い画素とに対する容量信号の影響を、適切なものとすることができる。本実施形態では、第１画素電極ＰＥ１または第２画素電極ＰＥ２と容量配線ＣＬｊ（支線ＢＬ）とが重なる面積、すなわち補助容量の容量値は、第１画素電極ＰＥ１または第２画素電極ＰＥ２と重なる支線ＢＬの数によって決定される。それゆえ、各補助容量の容量値を正確に決定することができる。
【００５３】
なお、液晶パネル３の水平方向における位置に応じて、支線ＢＬの幅または長さを変化させてもよい。この場合、各画素電極に重なる支線ＢＬの数は１つでもよい。これによっても、支線ＢＬと画素電極とが重なる面積、すなわち補助容量の容量値を変化させることができる。
【００５４】
なお、支線は、縦方向に延びる直線形状でなくてもよく、曲がったり、斜めまたは横方向に延びていてもよい。また、支線は、平面視において容量配線から画素電極側に突出した任意の形状の電極であってもよい。
【００５５】
（他の構成例）
図９は、容量配線および画素電極の他の構成例を示す平面図である。図９では、データ信号線および走査信号線は省略している。容量配線ＣＬｊ、ＣＬｊ＋１には、第１画素電極ＰＥ１および第２画素電極ＰＥ２に対応する位置に、切り欠きＮＴ１が形成されている。平面視において、容量配線ＣＬｊ、ＣＬｊ＋１における切り欠きＮＴ１が形成されていない部分が、対応する第１画素電極ＰＥ１または第２画素電極ＰＥ２の一部に重なる。
【００５６】
図９に示す構成では、切り欠きＮＴ１の幅は、液晶パネル３の水平方向における端から中央に向かうにしたがって、小さくなる。画素ＰＸｍの第１画素電極ＰＥ１の位置での切り欠きＮＴ１の幅より、画素ＰＸｎの第１画素電極ＰＥ１の位置での切り欠きＮＴ１の幅は小さい。それゆえ、外側幹配線に近い画素ＰＸｍの第１画素電極ＰＥ１と容量配線ＣＬｊとが重なる第１面積より、外側幹配線から遠い画素ＰＸｎの第１画素電極ＰＥ１と容量配線ＣＬｊとが重なる第２面積は大きい。それゆえ、画素ＰＸｍの第１画素電極ＰＥ１の補助容量の容量値より、画素ＰＸｎの第１画素電極ＰＥ１の補助容量の容量値は大きい。第２画素電極ＰＥ２についても同様である。
【００５７】
なお、切り欠きＮＴ１の形状は、矩形に限らず、例えば、くさび形でも、半円形でも、他の任意の形状でもよい。切り欠きＮＴ１は、曲がったり、斜めまたは横方向に延びていてもよい。また、容量配線における第１画素電極および第２画素電極と重なる箇所に、切り欠きの代わりに、穴が形成されていてもよい。
【００５８】
〔実施形態３〕
本発明のさらに他の実施形態について、説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態では、画素電極の形状が、画素電極の位置に応じて異なる。
【００５９】
図１０は、容量配線および画素電極の他の構成例を示す平面図である。図１０では、データ信号線および走査信号線は省略している。第１画素電極ＰＥ１および第２画素電極ＰＥ２における容量配線ＣＬｊ、ＣＬｊ＋１に対応する位置に、切り欠きＮＴ２が形成されている。平面視において、第１画素電極ＰＥ１および第２画素電極ＰＥ２の一部は、容量配線ＣＬｊに重なる。容量配線ＣＬｊ、ＣＬｊ＋１の幅は、液晶パネル３の水平方向における位置によらず一定であってもよい。
【００６０】
図１０に示す構成では、第１画素電極ＰＥ１および第２画素電極ＰＥ２に形成された切り欠き（電極が欠損した領域）の数は、液晶パネル３の水平方向における端から中央に向かうにしたがって、少なくなる。第１画素電極ＰＥ１および第２画素電極ＰＥ２に形成された切り欠きの面積が、液晶パネル３の水平方向における端から中央に向かうにしたがって、小さくなってもよい。それゆえ、外側幹配線に近い画素ＰＸｍの第１画素電極ＰＥ１と容量配線ＣＬｊの支線ＢＬとが重なる第１面積より、外側幹配線から遠い画素ＰＸｎの第１画素電極ＰＥ１と容量配線ＣＬｊの支線ＢＬとが重なる第２面積は大きい。それゆえ、画素ＰＸｍの第１画素電極ＰＥ１の補助容量の容量値より、画素ＰＸｎの第１画素電極ＰＥ１の補助容量の容量値は大きい。第２画素電極ＰＥ２についても同様である。
【００６１】
それゆえ、本実施形態では、外側幹配線ＴＬ１〜ＴＲ４に近い画素と遠い画素とに対する容量信号の影響を、適切なものとすることができる。本実施形態では、第１画素電極ＰＥ１または第２画素電極ＰＥ２と容量配線ＣＬｊとが重なる面積、すなわち補助容量の容量値は、第１画素電極ＰＥ１または第２画素電極ＰＥ２に形成された切り欠きの面積によって決定される。それゆえ、各補助容量の容量値を正確に決定することができる。
【００６２】
容量配線は、一般的には不透明な金属で形成される。一方、画素電極は透明導体で形成される。そのため、画素電極の形状が位置に応じて異なっていても、表示の均一性を損なうことがない。
【００６３】
なお、画素電極の切り欠きＮＴ２の形状は、矩形に限らず、例えば、くさび形でも、半円形でも、他の任意の形状でもよい。切り欠きＮＴ２は、曲がったり、斜めまたは横方向に延びていてもよい。また、第１画素電極および第２画素電極における容量配線と重なる箇所に、切り欠きの代わりに、穴が形成されていてもよい。
【００６４】
なお、容量配線の形状は、上述の実施形態で説明した構成であってもよい。すなわち、画素電極の形状に加えて、容量配線の形状が、液晶パネル３の水平方向における位置に応じて異なっていてもよい。結果的に、特定の色成分の画素電極と容量配線とが重なる面積（すなわち補助容量の容量値）が、液晶パネル３の水平方向における端から中央に向かうにしたがって、大きくなっていればよい。
【００６５】
〔実施形態４〕
本発明のさらに他の実施形態について、説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態では、絶縁層の厚さが、画素電極の位置に応じて異なる。
【００６６】
図１１は、本実施形態の容量配線および画素電極の一構成例を示す平面図である。図１１では、データ信号線および走査信号線は省略している。容量配線ＣＬｊ、ＣＬｊ＋１の幅および形状、ならびに、第１画素電極ＰＥ１および第２画素電極ＰＥ２の形状は、液晶パネル３の水平方向における位置によらず一様であってもよい。
【００６７】
図１２は、図１１の切断線Ａ−Ａにおける断面図である。図１２では、データ信号線および走査信号線は省略している。絶縁層２１上に容量配線ＣＬｊが形成されている。容量配線ＣＬｊ上に絶縁層２２が形成されている。絶縁層２２上に複数の第１画素電極ＰＥ１が形成されている。絶縁層２２および複数の第１画素電極ＰＥ１上に絶縁層２３が形成されている。また、絶縁層２４上に対向電極ＣＯＭが形成されている。絶縁層２３と絶縁層２４との間に液晶層ＬＣが挟まれている。
【００６８】
図１２に示す構成では、第１画素電極ＰＥ１と容量配線ＣＬｊとの間に設けられた絶縁層２２の厚さは、液晶パネル３の水平方向における端から中央に向かうにしたがって、薄くなる。１つの第１画素電極ＰＥ１の範囲で、絶縁層２２の厚さが変化してもよい。外側幹配線に近い画素ＰＸｍの第１画素電極ＰＥ１と容量配線ＣＬｊとの間における絶縁層２２の厚さｄ１より、外側幹配線から遠い画素ＰＸｎの第１画素電極ＰＥ１と容量配線ＣＬｊとの間における絶縁層２２の厚さｄ２は、小さい。すなわち、画素ＰＸｍの第１画素電極ＰＥ１と容量配線ＣＬｊとが重なる領域における絶縁層２２の平均厚さより、画素ＰＸｎの第１画素電極ＰＥ１と容量配線ＣＬｊとが重なる領域における絶縁層２２の平均厚さは、小さい。一般に、平行な２つの平板導体の容量値Ｃは、Ｃ＝ε・Ｓ／ｄで表される。ここで、εは２つの平板導体の間の物質の誘電率、Ｓは２つの平板導体の面積、ｄは２つの平板導体の間の距離を示す。それゆえ、画素ＰＸｍの第１画素電極ＰＥ１の補助容量の容量値より、画素ＰＸｎの第１画素電極ＰＥ１の補助容量の容量値は大きい。第２画素電極ＰＥ２についても同様である。
【００６９】
なお、絶縁層２２の厚さに加えて、上述の実施形態のように、容量配線ＣＬｊ、ＣＬｊ＋１の幅および形状、ならびに、第１画素電極ＰＥ１および第２画素電極ＰＥ２の形状が、液晶パネル３の水平方向における位置に応じて異なってもよい。
【００７０】
〔実施形態５〕
本発明のさらに他の実施形態について、説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態では、容量配線と画素電極との間に中間電極を設ける点が異なる。
【００７１】
図１３は、容量配線と第１画素電極とが重なる部分の断面を示す断面図である。図１３では、データ信号線および走査信号線は省略している。容量配線ＣＬｊ上に絶縁層２２が形成されている。絶縁層２２上に複数の第１中間電極２６および複数の第２中間電極２７が形成されている。絶縁層２２および複数の第１中間電極２６および複数の第２中間電極２７上に絶縁層２５が形成されている。絶縁層２５上に複数の第１画素電極ＰＥ１が形成されている。絶縁層２５および複数の第１画素電極ＰＥ１上に絶縁層２３が形成されている。外側幹配線に近い画素ＰＸｍの第１画素電極ＰＥ１に対応する位置に第１中間電極２６が形成されている。外側幹配線から遠い画素ＰＸｎの第１画素電極ＰＥ１に対応する位置に第２中間電極２７が形成されている。
【００７２】
複数の第１中間電極２６および複数の第２中間電極２７は、電源に接続されていないフローティング状態の導体である。複数の第１中間電極２６および複数の第２中間電極２７は、互いに絶縁されている。複数の第１中間電極２６および複数の第２中間電極２７は、それぞれ、平面視において、第１画素電極ＰＥ１の一部、および、容量配線ＣＬｊの一部に重なる。ここでは、絶縁層２５の上面（第１画素電極側の面）は、第１中間電極２６および第２中間電極２７の有無に関わらず、平坦になるように形成される。すなわち、絶縁層２５の厚さは、第１中間電極２６および第２中間電極２７の有無に応じて、異なる。
【００７３】
図１３に示す構成では、第１中間電極２６または第２中間電極２７が第１画素電極ＰＥ１および容量配線ＣＬｊと重なる面積は、第１画素電極ＰＥ１の位置に応じて異なる。第１画素電極ＰＥ１と容量配線ＣＬｊとが重なる領域において、第１中間電極２６および第２中間電極２７の面積は、互いに異なる。第１中間電極２６および第２中間電極２７が、容量配線ＣＬｊと第１画素電極ＰＥ１との間に配置される。そのため、第１中間電極２６または第２中間電極２７が形成された領域では、容量配線ＣＬｊと第１画素電極ＰＥ１との間に形成される補助容量の容量値は、２つの容量を直列に繋いだものに相当する。２つの容量とは、容量配線ＣＬｊと第１中間電極２６または第２中間電極２７との間に形成される容量と、第１中間電極２６または第２中間電極２７と第１画素電極ＰＥ１との間に形成される容量とを指す。
【００７４】
図１４は、第１画素電極ＰＥ１と容量配線ＣＬｊとの間に形成される補助容量を示す回路図である。画素ＰＸｎの第１画素電極ＰＥ１と容量配線ＣＬｊとの間の補助容量Ｃ３は、容量配線ＣＬｊと第２中間電極２７との間に形成される容量Ｃ２１と、第２中間電極２７と第１画素電極ＰＥ１との間に形成される容量Ｃ２２とが直列に接続されたものに相当する。簡単のために容量Ｃ３、Ｃ２１、Ｃ２２の容量値を、それぞれＣ３、Ｃ２１、Ｃ２２で表す。補助容量Ｃ３の容量値は、Ｃ３＝（Ｃ２１×Ｃ２２）／（Ｃ２１＋Ｃ２２）となる。
【００７５】
一方、画素ＰＸｍの第１画素電極ＰＥ１の一部は第１中間電極２６に対向し、第１画素電極ＰＥ１の他の一部は絶縁層２２、２５を介して容量配線ＣＬｊに対向する。画素ＰＸｍの第１画素電極ＰＥ１と容量配線ＣＬｊとの間の補助容量Ｃ１は、第１中間電極２６を介して容量配線ＣＬｊと第１画素電極ＰＥ１との間に形成される容量と、第１中間電極２６を介さずに容量配線ＣＬｊと第１画素電極ＰＥ１とが対向する領域に形成される容量Ｃ１３とが並列に接続されたものに相当する。第１中間電極２６を介して容量配線ＣＬｊと第１画素電極ＰＥ１との間に形成される容量は、容量配線ＣＬｊと第１中間電極２６との間に形成される容量Ｃ１１と、第１中間電極２６と第１画素電極ＰＥ１との間に形成される容量Ｃ１２とが直列に接続されたものに相当する。簡単のために容量Ｃ１、Ｃ１１、Ｃ１２、Ｃ１３の容量値を、それぞれＣ１、Ｃ１１、Ｃ１２、Ｃ１３で表す。補助容量Ｃ１の容量値は、Ｃ１＝Ｃ１３＋（Ｃ１１×Ｃ１２）／（Ｃ１１＋Ｃ１２）となる。
【００７６】
第１中間電極２６の位置での絶縁層２２、２５の厚さは、それぞれ、第２中間電極２７の位置での絶縁層２２、２５の厚さと同じであるとする。第１中間電極２６を介して容量配線ＣＬｊと第１画素電極ＰＥ１との間に形成される容量の容量値（Ｃ１１×Ｃ１２）／（Ｃ１１＋Ｃ１２）は、面積当たりでは、補助容量Ｃ３の容量値Ｃ３と同じである。画素ＰＸｍの第１画素電極ＰＥ１に関して、第１中間電極２６が設けられていない領域における絶縁層２２、２５の厚さの合計は、第１中間電極２６が設けられている領域における絶縁層２２、２５の厚さの合計より大きい。それゆえ、面積当たりでは、容量値Ｃ１３は、容量値（Ｃ１１×Ｃ１２）／（Ｃ１１＋Ｃ１２）より小さい。すなわち、第１中間電極２６が設けられていない領域の分、画素ＰＸｍにおける補助容量Ｃ１の容量値Ｃ１は、画素ＰＸｎにおける補助容量Ｃ３の容量値Ｃ３より小さくなる。
【００７７】
このように、複数の第１画素電極ＰＥ１と容量配線ＣＬｊとの間に、互いに異なる形状（異なる面積）の第１中間電極２６または第２中間電極２７を設けることで、画素ＰＸｍの第１画素電極ＰＥ１の補助容量Ｃ１と、画素ＰＸｎの第１画素電極ＰＥ１の補助容量Ｃ３とを異ならせることができる。画素ＰＸｍの第１画素電極ＰＥ１の補助容量Ｃ１の容量値より、画素ＰＸｎの第１画素電極ＰＥ１の補助容量Ｃ３の容量値は大きい。第２画素電極ＰＥ２についても同様である。
【００７８】
なお、第１中間電極２６および第２中間電極２７を設けない画素があってもよい。そのような画素の補助容量の容量値は、画素ＰＸｍ、ＰＸｎの補助容量Ｃ１、Ｃ３の容量値よりも大きくなり得る。
【００７９】
第１中間電極２６および第２中間電極２７は、金属に限らず、透明導体（例えばＩＴＯ：インジウムスズ酸化物等）で形成されていてもよい。第１中間電極２６および第２中間電極２７は、平面視において容量配線ＣＬｊが存在せず、かつ第１画素電極ＰＥ１または第２画素電極ＰＥ２が存在する領域にまで延在してもよい。これにより、第１中間電極２６および第２中間電極２７が透明であれば画素の透過率を損なうことなく、第１中間電極２６および第２中間電極２７と第１画素電極ＰＥ１または第２画素電極ＰＥ２とが重なる面積を増加させることができる。すなわち、特定の画素の補助容量の容量値を変化（増加）させることができる。
【００８０】
また、第１中間電極２６および第２中間電極２７が透明であるか否かに関わらず、第１中間電極２６および第２中間電極２７は、平面視において容量配線ＣＬｊが存在し、かつ第１画素電極ＰＥ１または第２画素電極ＰＥ２が存在しない領域にまで延在してもよい。これにより、第１中間電極２６および第２中間電極２７と容量配線ＣＬｊとが重なる面積を増加させることができる。すなわち、特定の画素の補助容量の容量値を変化（増加）させることができる。
【００８１】
なお、第１中間電極２６および第２中間電極２７に加えて、上述の実施形態のように、容量配線ＣＬｊ、ＣＬｊ＋１の幅および形状、第１画素電極ＰＥ１および第２画素電極ＰＥ２の形状、ならびに、絶縁層の厚さが、液晶パネル３の水平方向における位置に応じて異なってもよい。
【００８２】
〔実施形態６〕
本発明のさらに他の実施形態について、説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態では、容量配線と画素電極との間に、厚さが均一な絶縁層と、部分的に存在する絶縁層とを形成する点が異なる。
【００８３】
（容量配線と画素電極の構成）
図１５は、本実施形態の容量配線および画素電極の一構成例を示す平面図である。図１５では、データ信号線および走査信号線は省略している。容量配線ＣＬｊ、ＣＬｊ＋１の幅および形状、ならびに、第１画素電極ＰＥ１および第２画素電極ＰＥ２の形状は、液晶パネル３の水平方向における位置によらず一様であってもよい。
【００８４】
本実施形態では、容量配線ＣＬｊ、ＣＬｊ＋１と第１画素電極ＰＥ１および第２画素電極ＰＥ２との間に、部分的にパターン形成された絶縁層２８（破線で示す）が設けられる。平面視において容量配線ＣＬｊ、ＣＬｊ＋１と第１画素電極ＰＥ１および第２画素電極ＰＥ２とが重なる領域の一部に、絶縁層２８が形成される。例えば、絶縁層２８は、画素ＰＸｍの第１画素電極ＰＥ１と容量配線ＣＬｊとが重なる領域全体に重なる。また、絶縁層２８は、画素ＰＸｍ＋１、ＰＸｎ−１の第１画素電極ＰＥ１と容量配線ＣＬｊとが重なる領域の一部に重なる。画素ＰＸｎの第１画素電極ＰＥ１と容量配線ＣＬｊとが重なる領域には、絶縁層２８は形成されていない。平面視において容量配線ＣＬｊ、ＣＬｊ＋１と第１画素電極ＰＥ１および第２画素電極ＰＥ２とが重なる領域における絶縁層２８の面積は、液晶パネル３の水平方向における端から中央に向かうにしたがって、小さくなる。
【００８５】
図１６は、図１５の切断線Ｂ−Ｂにおける断面図である。図１６では、データ信号線および走査信号線は省略している。容量配線ＣＬｊ上に均一な厚さの絶縁層２２が形成されている。絶縁層２２上に部分的に分布する絶縁層２８が形成されている。絶縁層２２および絶縁層２８上に複数の第１画素電極ＰＥ１が形成されている。絶縁層２２、絶縁層２８、および複数の第１画素電極ＰＥ１上に、絶縁層２３が形成されている。
【００８６】
絶縁層２２の厚さは、ｄ２（一定）である。絶縁層２８の厚さは、ｄ３（一定）である。ただし、絶縁層２８は、一部の領域にのみ形成される。絶縁層２２と絶縁層２８とを合わせた厚さは、ｄ１＝ｄ２＋ｄ３である。容量配線ＣＬｊと第１画素電極ＰＥ１との間に形成される絶縁層（２２、２８）は、厚さがｄ２である第１領域と、厚さがｄ１である第２領域とを含む（ｄ１＞ｄ２）。絶縁層２８が形成されていない領域が第１領域であり、絶縁層２８が形成されている領域が第２領域である。画素ＰＸｍ、ＰＸｍ＋１の第１画素電極ＰＥ１と容量配線ＣＬｊとが重なる領域における第１領域の面積は、画素ＰＸｎ、ＰＸｎ−１の第１画素電極ＰＥ１と容量配線ＣＬｊとが重なる領域における第１領域の面積より、小さい。言い換えれば、画素ＰＸｍ、ＰＸｍ＋１の第１画素電極ＰＥ１と容量配線ＣＬｊとが重なる領域における絶縁層（２２、２８）の平均厚さは、画素ＰＸｎ、ＰＸｎ−１の第１画素電極ＰＥ１と容量配線ＣＬｊとが重なる領域における絶縁層（２２、２８）の平均厚さより、大きい。
【００８７】
第１画素電極ＰＥ１と容量配線ＣＬｊとの間の距離が小さいほど、形成される補助容量の容量値は大きくなる。第１領域（厚さｄ２）の面積当たりの容量値は、第２領域（厚さｄ１）の面積当たりの容量値より大きい。それゆえ、画素ＰＸｍ、ＰＸｍ＋１の補助容量の容量値は、画素ＰＸｎ、ＰＸｎ−１の補助容量の容量値よりも、小さい。第２画素電極ＰＥ２についても同様である。このように、追加的かつ部分的に形成される絶縁層２８の面積を制御（調整）することにより、絶縁層の厚さを制御するよりも、正確に各画素の補助容量の容量値を決定することができる。
【００８８】
なお、各画素電極に重なる絶縁層２８は、互いに繋がっていてもよい。また、追加的かつ部分的に形成される絶縁層２８の形状に加えて、上述の実施形態のように、容量配線ＣＬｊ、ＣＬｊ＋１の幅および形状、第１画素電極ＰＥ１および第２画素電極ＰＥ２の形状、第１中間電極２６および第２中間電極２７の形状、ならびに、絶縁層の厚さが、液晶パネル３の水平方向における位置に応じて異なってもよい。
【００８９】
なお、上述の実施形態に示す構成を複数組み合わせることもできる。例えば、表示領域を、水平方向において複数のブロック（第１ブロック、第２ブロック）に分割する。１つのブロックには、複数のデータ信号線に対応する複数の画素が含まれる。複数のブロックでは、容量値を調整する複数の手段（容量配線の幅、画素電極の面積、絶縁層の厚さ）のうち、いずれかが異なる。また、各ブロック内では、容量値を調整する複数の手段のうち、他の１つが変化する。画素の補助容量の容量値は、液晶パネルの水平方向における端から中央に向かうにしたがって、大きくなる。例えば、図７に示す構成によってブロック単位で補助容量の容量値を変化させ、かつ、各ブロック内においては、図１０に示す構成（画素電極の切り欠き）によって補助容量の容量値を連続的に変化させてもよい。この組み合わせによって、表示領域全体で補助容量の容量値を連続的に変化させることができる。このような構成を実現するためには、２種類の加工が必要になるという側面があるが、逆に、それぞれの加工における制御精度が低くてもよくなり、結果的に製造が容易になることがある。例えば、４０００本のデータ信号線がある状況を考える。単独の実施形態の構成で４０００段の階段状の容量配線を形成したり、画素電極の切り欠きを１から４０００本まで変化させたりするのは難しい。それよりも、データ信号線を１００本ずつまとめたブロックを構成し、４０００／１００＝４０段の階段状の容量配線を形成し、各ブロックの中で画素電極の切り欠きを１から１００本まで変化させる方が遙かに容易である。液晶パネルの画素数が多く、高精細になるほど、複数の構成の組み合わせによる効果は大きい。ブロック数をどのように設計するかは、これ以降に示す製造方法に関連して、その精度と限界、または実現のための手間を考慮して決定すればよい。
【００９０】
（液晶パネルの製造工程）
図１７は、本実施形態の液晶パネルの製造工程の一例を示すフローチャートである。トランジスタ、データ信号線、および走査信号線の形成ステップは省略する。半導体基板の上に絶縁層２１を形成する（Ｓ１）。絶縁層２１の上に容量配線ＣＬｊを形成する（Ｓ２）。絶縁層２１および容量配線ＣＬｊの上に均一に絶縁層２２を形成する（Ｓ３）。絶縁層２２の上に、部分的に（一部の領域に）絶縁層２８を形成する（Ｓ４）。フォトリソグラフィ等（例えばハーフトーンマスク）の技術を用いて、絶縁層２８のパターンを形成することができる。絶縁層２２および絶縁層２８の上に第１画素電極ＰＥ１および第２画素電極ＰＥ２を形成する（Ｓ５）。絶縁層２２、絶縁層２８、第１画素電極ＰＥ１、および第２画素電極ＰＥ２の上に、絶縁層２３を形成する（Ｓ６）。これにより、画素電極を含むアレイ基板が製造される。
【００９１】
別途、絶縁層２４、対向電極ＣＯＭ、およびカラーフィルタを含むカラーフィルタ基板を製造する。アレイ基板とカラーフィルタ基板との間に液晶層ＬＣを配置（封入）することで、液晶パネルが製造される。
【００９２】
なお、絶縁層２２の形成（Ｓ３）と絶縁層２８の形成（Ｓ４）との順序は逆であってもよい。この場合、絶縁層２８の上に絶縁層２２が形成される。絶縁層２８の分布は部分的であるため、その上に形成された絶縁層２２の上面は、絶縁層２８の有無に応じた凹凸を有する。
【００９３】
〔実施形態７〕
本発明のさらに他の実施形態について、説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態では、ダブルソース駆動の液晶表示装置について説明する。本実施形態の構成は、上述の各実施形態に適用可能である。
【００９４】
図１８は、本実施形態の液晶パネルの一部の構成を示す回路図である。本実施形態では、各画素列に対して、対応する２つのデータ信号線が設けられている。画素ＰＸｊは、左側に隣接するデータ信号線ＤＬｍに接続され、その下の画素ＰＸｊ＋１は、右側に隣接するデータ信号線ＤＬ’ｍに接続される。データ信号線ＤＬｍが供給するデータ信号の極性とデータ信号線ＤＬ’ｍが供給するデータ信号の極性とは、互いに異なる。なお、液晶パネルには、表示領域より一方側に６つの外側幹配線が設けられ、表示領域より他方側に６つの外側幹配線が設けられる。各容量配線は、対応する２つの外側幹配線に接続される。
【００９５】
画素電極ＰＥ１、ＰＥ２、容量配線ＣＬｊ等の具体的構成は、上述の各実施形態の構成とすることができる。すなわち、同じ色成分について、外側幹配線に近い画素ＰＸの第１画素電極ＰＥ１の補助容量の容量値より、外側幹配線から遠い画素の第１画素電極ＰＥ１の補助容量の容量値は大きい。第２画素電極ＰＥ２についても同様である。
【００９６】
本実施形態では、２つの走査信号線ＧＬｊ、ＧＬｊ＋１のゲートパルスが同時にアクティブになり、２つの行の画素ＰＸｊ、ＰＸｊ＋１に同時にデータ信号が書き込まれる。
【００９７】
図１９は、本実施形態の液晶表示装置の駆動例を示すタイミングチャートである。図１９には、時間（横軸）に対する、容量配線ＣＬ１〜ＣＬ２８にそれぞれ供給される容量信号ＣＳ１〜ＣＳ２８と、走査信号線ＧＬ１〜ＧＬ２８にそれぞれ供給されるゲートパルスＧ１〜Ｇ２８とが示されている。図１９では、各ゲートパルスは、立ち上がっている一部の期間のみを示している。１Ｈは１水平期間を示す。
【００９８】
本実施形態では、隣接する２本の走査信号線を同時選択してゆき、隣接する２つの画素行の各画素に同時にデータを書き込む。例えば、走査信号線ＧＬ１に繋がる画素行と、走査信号線ＧＬ２に繋がる画素行とに対して、データ信号が同時に書き込まれる。走査信号線ＧＬ１、ＧＬ２の次は、走査信号線ＧＬ３、ＧＬ４が同時選択される。このように、走査方向（列方向）に並ぶ順に、２本ずつ走査信号線が同時選択され、１垂直期間の書き込みが行われる。
【００９９】
容量信号の種類は６種類である。図１４に丸囲み数字で容量信号の種類を示す。各容量配線には、複数の水平期間毎に、基準となる電位に対する極性が反転する容量信号が供給される。これにより、各容量配線の電位は、一定の周期で反転する。ここで、容量配線ＣＬ１と、容量配線ＣＬ２とに供給される容量信号は、位相が反転しており、常に逆極性の電位になる。各容量配線の電位は、６水平期間毎に反転し、４つの容量配線毎に、電位が変化するタイミングが２水平期間ずれる。そのため、容量信号のタイミング（位相）の種類は６種類（６相）となる。
【０１００】
〔実施形態８〕
本発明のさらに他の実施形態について、説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態では、４種類の色成分ＲＧＢＹ（赤緑青黄）の画素を含む液晶表示装置について説明する。
【０１０１】
図２０は、本実施形態の液晶表示装置における液晶パネル１２の画素の配置を模式的に示す平面図である。液晶パネル１２は、表示領域に複数の絵素ＰＥＬを含む。各絵素ＰＥＬは、行方向に並ぶＲ・Ｇ・Ｂ・Ｙ（赤緑青黄）の４つの画素ＰＸを含む。ここでは、絵素ＰＥＬの中で、左からＲ・Ｇ・Ｂ・Ｙの順に画素ＰＸが配列している。各画素ＰＸは、上側に配置されたサブ画素ＳＰ１と下側に配置されたサブ画素ＳＰ２とを含む。上述の実施形態と同様に、１つの画素ＰＸの２つのサブ画素ＳＰ１、ＳＰ２は、１つのデータ信号線および１つの走査信号線に接続されている。縦方向に隣接する画素ＰＸの間に、容量配線が配置されている。
【０１０２】
図２０には、あるフィールドにおいて画素に書き込まれるデータ信号の極性が、一部の画素について示されている。１つの絵素ＰＥＬにおいて、ＲＢＹの画素ＰＸではデータ信号の極性が互いに同じであり、Ｇの画素ＰＸではデータ信号の極性がＲＢＹとは逆である。また、列方向または行方向に隣接する絵素ＰＥＬ同士では、各画素のデータ信号の極性は逆になっている。図２０において、白のサブ画素はあるフィールドにおける明サブ画素を示し、ハッチングが付されたサブ画素は該フィールドにおける暗サブ画素を示す。
【０１０３】
本実施形態の液晶表示装置では、１つの画像を示す表示データ（１フレームの表示データ）は、２つのフィールドに分けて表示される。例えば表示データのフレームレートが６０ｆｐｓである場合、１フィールドは、１／１２０秒である。
【０１０４】
図２１は、連続する４つのフィールドにおけるある絵素ＰＥＬの表示状態を示す図である。図２１の（ａ）は、第１フィールドにおける、絵素ＰＥＬの表示状態と走査信号ＧＳｊおよび容量信号ＣＳｊ、ＣＳｊ＋１とを示す。図２１の（ｂ）は、第２フィールドにおける、絵素ＰＥＬの表示状態と走査信号ＧＳｊおよび容量信号ＣＳｊ、ＣＳｊ＋１とを示す。図２１の（ｃ）は、第３フィールドにおける、絵素ＰＥＬの表示状態と走査信号ＧＳｊおよび容量信号ＣＳｊ、ＣＳｊ＋１とを示す。図２１の（ｄ）は、第４フィールドにおける、絵素ＰＥＬの表示状態と走査信号ＧＳｊおよび容量信号ＣＳｊ、ＣＳｊ＋１とを示す。
【０１０５】
第１フィールドでは、ＲＢＹの画素に正極性のデータ信号が書き込まれ、Ｇの画素に負極性のデータ信号が書き込まれる。第１フィールドでは、走査信号ＧＳｊがＬｏｗ（ゲートパルスが非アクティブ）になった後、容量配線ＣＬｊの容量信号ＣＳｊが上昇し、容量配線ＣＬｊ＋１の容量信号ＣＳｊ＋１が下降する。そのため、正極性のデータ信号が書き込まれたサブ画素ＳＰ１の画素電圧は大きくなり、該サブ画素ＳＰ１は明サブ画素になる。一方、負極性のデータ信号が書き込まれたサブ画素ＳＰ１の画素電圧は小さくなり、該サブ画素ＳＰ１は暗サブ画素になる。また、正極性のデータ信号が書き込まれたサブ画素ＳＰ２の画素電圧は小さくなり、該サブ画素ＳＰ２は暗サブ画素になる。一方、負極性のデータ信号が書き込まれたサブ画素ＳＰ２の画素電圧は大きくなり、該サブ画素ＳＰ２は明サブ画素になる。
【０１０６】
第２フィールドでは、ＲＢＹの画素に正極性のデータ信号が書き込まれ、Ｇの画素に負極性のデータ信号が書き込まれる。第２フィールドでは、走査信号と容量信号との関係が第１フィールドとは異なる。第２フィールドでは、走査信号ＧＳｊがＬｏｗになった後、容量配線ＣＬｊの容量信号ＣＳｊが下降し、容量配線ＣＬｊ＋１の容量信号ＣＳｊ＋１が上昇する。そのため、明サブ画素と暗サブ画素との関係が、第１フィールドと第２フィールドとでは反転する。
【０１０７】
第３フィールドでは、ＲＢＹの画素に負極性のデータ信号が書き込まれ、Ｇの画素に正極性のデータ信号が書き込まれる。第３フィールドでは、走査信号と容量信号との関係が第２フィールドと同じである。第３フィールドでは、走査信号ＧＳｊがＬｏｗになった後、容量配線ＣＬｊの容量信号ＣＳｊが下降し、容量配線ＣＬｊ＋１の容量信号ＣＳｊ＋１が上昇する。そのため、明サブ画素と暗サブ画素との関係は、第１フィールドと第３フィールドとで同じになる。
【０１０８】
第４フィールドでは、ＲＢＹの画素に負極性のデータ信号が書き込まれ、Ｇの画素に正極性のデータ信号が書き込まれる。第４フィールドでは、走査信号と容量信号との関係が第１フィールドと同じである。第４フィールドでは、走査信号ＧＳｊがＬｏｗになった後、容量配線ＣＬｊの容量信号ＣＳｊが上昇し、容量配線ＣＬｊ＋１の容量信号ＣＳｊ＋１が下降する。そのため、明サブ画素と暗サブ画素との関係は、第１フィールドと第４フィールドとでは反転する。
【０１０９】
ここで、第１フィールドと第２フィールドとで、Ｒの画素ＰＸに異なる階調のデータ信号を供給することができる。また、容量信号ＣＳｊ、ＣＳｊ＋１の振幅を大きくすることにより、暗サブ画素をデータ信号によらず常に黒表示（例えば最大輝度の５％以下）にすることができる。このようにすれば、第１フィールドと第２フィールドとで異なる画像を表示することができる。すなわち、各画素ＰＸにおいて、サブ画素ＳＰ１とサブ画素ＳＰ２とで異なる階調を表示することができる。すなわち、インタレースのように、第１フィールドと第２フィールドとにおいて、縦方向において液晶パネル１２の解像度の２倍の解像度で画像を表示することができる。例えば、液晶パネル１２における縦方向の解像度（縦方向の絵素数）が１０８０である場合、縦方向の解像度が２１６０の画像を表示することができる。第３フィールドと第４フィールドについても同様である。
【０１１０】
液晶パネル１２では、複数の画素ＰＸのそれぞれにおいて、４種類のサブ画素のうちの最も輝度の高い色を表示するサブ画素（便宜的に「第１サブ画素」と呼ぶ）と２番目に輝度の高い色を表示するサブ画素（便宜的に「第２サブ画素」と呼ぶ）とが互いに隣接しないように（つまり少なくとも１つのサブ画素を挟むように）配置されている。ここでは、第１サブ画素がＧのサブ画素であり、第２サブ画素がＹのサブ画素である。図２０に示した例では、各絵素ＰＥＬ内で、４種類のサブ画素は、左側から右側に向かってＲサブ画素、Ｇサブ画素、Ｂサブ画素、Ｙサブ画素の順に配置されており、Ｇサブ画素と、Ｙサブ画素とは隣接していない。１つの絵素ＰＥＬにおいて、ＲＧＢのサブ画素を無彩色の輝度（白〜黒）を表す１つの表示単位とし、ＢＹのサブ画素を無彩色の輝度（白〜黒）を表す別の１つの表示単位として扱うことができる。
【０１１１】
本実施形態の液晶表示装置では、横方向における入力画像データの解像度が液晶パネル１２の解像度よりも高い場合（つまり入力画像データの絵素数が液晶パネル１２の絵素数よりも多い場合）には、上記２つの表示単位のそれぞれを仮想的な絵素として表示を行うことができる。そのため、横方向について、視覚的な解像度を向上させることができる。また、液晶パネル１２では、最も輝度の高い色を表示する（つまり最高階調における輝度が最も高い）第１サブ画素と２番目に輝度の高い色を表示する（つまり最高階調における輝度が２番目に高い）第２サブ画素とが絵素ＰＥＬ内で隣接しないように配置されている。そのため、第１サブ画素と第２サブ画素とが隣接するように配置されている場合に比べて輝度分布の空間周波数を高くすることができ、隣接する２つの仮想絵素が融合されて視認されることを防止することができる。
【０１１２】
画素電極ＰＥ１、ＰＥ２、容量配線ＣＬｊ等の具体的構成は、上述の各実施形態の構成とすることができる。すなわち、同じ色成分について、外側幹配線に近い画素ＰＸの第１画素電極ＰＥ１の補助容量の容量値より、外側幹配線から遠い画素の第１画素電極ＰＥ１の補助容量の容量値は大きい。第２画素電極ＰＥ２についても同様である。
【０１１３】
本実施形態では、上述した輝度変化および輝度差の変化に加えて、液晶の応答時間を安定化させる効果がある。例えば、静止画映像信号が入力される場合であってもフィールド毎に各サブ画素の輝度が変動するが、容量信号の画素への影響が位置によって異なると、画素の位置によって各フィールドの最終液晶配向状態が同一階調信号に対して異なり得る。例えば従来の構成では、第２フィールドで暗くなるサブ画素は、第２フィールドの最後の瞬間には、中央のサブ画素の方が表示領域の端のサブ画素よりも明るい状態になっている。液晶は弾性体として連続応答するため、中央のサブ画素のようにより明るい状態からさらに明るい状態に変わるときの応答時間はより短い。このように、液晶の応答時間が画素の位置によって異なると、オーバードライブ駆動等による補正が非常に複雑になる。本実施形態では、この状態を均一化する（少なくとも状態の差を低減する）ことが可能であり、より表示品位の高い表示装置を実現することができる。
【０１１４】
〔変形例〕
なお、第１画素電極ＰＥ１側と、第２画素電極ＰＥ２側とで、容量配線の形状、画素電極の形状、中間電極の形状、または、絶縁層の厚さが異なっていてもよい。例えば、容量配線の第１画素電極ＰＥ１側には、上述のある実施形態の構成を適用し、該容量配線の第２画素電極ＰＥ２側には、上述の別の実施形態の構成を適用してもよい。
【０１１５】
〔まとめ〕
本発明の態様１に係る液晶表示パネル（３、１２）は、表示領域を形成する複数の画素（ＰＸ）と、上記複数の画素にデータ信号を供給する複数のデータ信号線（ＤＬ）と、上記複数の画素へのデータ信号の書き込みを制御する複数の走査信号線（ＧＬ）とを備える液晶表示パネルであって、容量配線（ＣＬｊ）を備え、上記複数の画素のうちの第１画素は、データ信号が書き込まれ上記容量配線との間で第１容量（補助容量Ｃ１、Ｃ２）を形成する第１画素電極（ＰＸｍのＰＥ１、ＰＥ２）を有し、上記複数の画素のうちの第２画素は、データ信号が書き込まれ上記容量配線との間で第２容量（補助容量Ｃ３、Ｃ４）を形成する第２画素電極（ＰＸｎのＰＥ１、ＰＥ２）を有し、上記第２画素電極は、上記第１画素電極より表示領域の中央寄りに位置し、上記第２容量の容量値は、上記第１容量の容量値より大きい構成である。
【０１１６】
容量配線に供給される容量信号は、１垂直期間において電位が変化する信号であるが、容量配線で伝搬されることにより振幅が減衰する。そのため、第１画素電極の位置より中央寄りの第２画素電極の位置において、容量信号の振幅はより減衰し得る。上記の構成によれば、容量配線に供給される容量信号による第１画素電極の画素電位に対する影響より、該容量信号による第２画素電極の画素電位に対する影響を、大きくすることができる。そのため、中央寄りに位置する第２画素電極の位置において容量信号の振幅が減衰していたとしても、第１画素電極と同程度の影響を、第２画素電極に与えることができる。液晶パネルの視野角特性を均一にすることができる。
【０１１７】
本発明の態様２に係る液晶表示パネルは、上記の態様１において、平面視において、上記容量配線と上記第１画素電極とが重なる第１面積より、上記容量配線と上記第２画素電極とが重なる第２面積は、大きい構成としてもよい。
【０１１８】
上記の構成によれば、第１面積および第２面積に応じて、第１容量の容量値および第２容量の容量値を互いに異ならせることができる。
【０１１９】
本発明の態様３に係る液晶表示パネルは、上記の態様１または２において、上記第２画素電極の位置での上記容量配線の幅は、上記第１画素電極の位置での上記容量配線の幅より、大きい構成としてもよい。
【０１２０】
上記の構成によれば、画素電極の位置に応じて容量配線の幅を異ならせることにより、第１容量の容量値および第２容量の容量値を互いに異ならせることができる。
【０１２１】
本発明の態様４に係る液晶表示パネルは、上記の態様３において、上記容量配線の幅は、上記表示領域の中央に向かうにしたがって段階的に大きくなる構成としてもよい。
【０１２２】
上記の構成によれば、精度よく容量配線を形成することができるため、第１容量の容量値および第２容量の容量値を正確に決定することができる。
【０１２３】
本発明の態様５に係る液晶表示パネルは、上記の態様３において、上記容量配線の幅は、上記表示領域の中央に向かうにしたがって連続的に大きくなる構成としてもよい。
【０１２４】
本発明の態様６に係る液晶表示パネルは、上記の態様２において、上記容量配線における上記第１画素電極に対応する位置に、切り欠き（ＮＴ１）または穴が形成されている構成としてもよい。
【０１２５】
上記の構成によれば、容量配線に切り欠きまたは穴を形成することにより、容量配線と第１画素電極とが重なる面積を調整することができる。そのため、第１容量の容量値を正確に決定することができる。
【０１２６】
本発明の態様７に係る液晶表示パネルは、上記の態様２において、上記第１画素電極における上記容量配線に対応する位置に、切り欠き（ＮＴ２）または穴が形成されている構成としてもよい。
【０１２７】
上記の構成によれば、第１画素電極に切り欠きまたは穴を形成することにより、容量配線と第１画素電極とが重なる面積を調整することができる。そのため、第１容量の容量値を正確に決定することができる。
【０１２８】
本発明の態様８に係る液晶表示パネルは、上記の態様１から７のいずれかにおいて、上記容量配線と上記第１画素電極との間に設けられた、平面視において上記容量配線および上記第１画素電極に重なる第１中間電極（２６）と、上記容量配線と上記第２画素電極との間に設けられた、平面視において上記容量配線および上記第２画素電極に重なる第２中間電極（２７）とを備える構成としてもよい。
【０１２９】
上記の構成によれば、第１中間電極および第２中間電極によって、第１容量および第２容量の容量値を調整することができる。
【０１３０】
本発明の態様９に係る液晶表示パネルは、上記の態様８において、上記第１中間電極および上記第２中間電極は、透明導体で形成される構成としてもよい。
【０１３１】
上記の構成によれば、第１中間電極および第２中間電極によって画素の開口面積を減少させることを防ぐことができる。
【０１３２】
本発明の態様１０に係る液晶表示パネルは、上記の態様１から９のいずれかにおいて、上記容量配線と、上記第１画素電極および上記第２画素電極との間に絶縁層（２２、２８）を備え、上記第１画素電極と上記容量配線との間における上記絶縁層の厚さは、上記第２画素電極と上記容量配線との間における上記絶縁層の厚さより、大きい構成としてもよい。
【０１３３】
上記の構成によれば、画素電極の位置に応じて絶縁層の厚さを異ならせることにより、第１容量の容量値および第２容量の容量値を互いに異ならせることができる。
【０１３４】
本発明の態様１１に係る液晶表示パネルは、上記の態様１から９のいずれかにおいて、上記容量配線と、上記第１画素電極および上記第２画素電極との間に絶縁層を備え、上記絶縁層は、第１領域と、上記第１領域より厚い第２領域とを含み、上記第１画素電極と上記容量配線とが重なる領域における上記第１領域の面積は、上記第２画素電極と上記容量配線とが重なる領域における上記第１領域の面積より、小さい構成としてもよい。
【０１３５】
上記の構成によれば、第１領域の面積に応じて、第１容量および第２容量の容量値を調整することができる。そのため、正確に第１容量および第２容量の容量値を決定することができる。
【０１３６】
本発明の態様１２に係る液晶表示パネルは、上記の態様１から１１のいずれかにおいて、上記複数の画素のうちの第３画素は、データ信号が書き込まれ上記第２画素電極より上記表示領域の中央寄りに位置し上記容量配線との間で第３容量を形成する第３画素電極を有し、上記複数の画素のうちの第４画素は、データ信号が書き込まれ上記第３画素電極より上記表示領域の中央寄りに位置し上記容量配線との間で第４容量を形成する第４画素電極を有し、上記第３容量の容量値は、上記第２容量の容量値より大きく、上記第４容量の容量値は、上記第３容量の容量値より大きく、上記第１画素電極および上記第２画素電極を含む第１ブロックと、上記第３画素電極および上記第４画素電極を含む第２ブロックとでは、上記容量配線の幅、画素電極の面積、および、上記容量配線と画素電極との間の絶縁層の厚さのうち、いずれかが異なっており、上記第１ブロックおよび上記第２ブロックのそれぞれの中では、上記容量配線の幅、画素電極の面積、および、上記容量配線と画素電極との間の絶縁層の厚さのうち、他の１つが変化する構成としてもよい。
【０１３７】
上記の構成によれば、容量値を調整する複数の手段（容量配線の幅、画素電極の面積、絶縁層の厚さ）のうち、１つを第１ブロックと第２ブロックとで異ならせ、他の１つを各ブロックの中で変化させることができる。これにより、調整可能な段階数を多くすることができ、液晶表示パネルの製造が容易になる。
【０１３８】
本発明の態様１３に係る液晶表示パネルは、上記の態様１から１２のいずれかにおいて、上記第１画素電極の色成分および画素行は、それぞれ上記第２画素電極の色成分および画素行と同じである構成としてもよい。
【０１３９】
本発明の態様１４に係る液晶表示装置は、上記の態様１から１３のいずれかの液晶表示パネルを備える構成としてもよい。
【０１４０】
本発明の態様１５に係る液晶表示パネルの製造方法は、表示領域を形成する複数の画素と、上記複数の画素にデータ信号を供給する複数のデータ信号線と、上記複数の画素へのデータ信号の書き込みを制御する複数の走査信号線と、容量配線とを備える液晶表示パネルの製造方法であって、上記複数の画素のうちの第１画素は、データ信号が書き込まれ上記容量配線との間で第１容量を形成する第１画素電極を有し、上記複数の画素のうちの第２画素は、データ信号が書き込まれ上記容量配線との間で第２容量を形成する第２画素電極を有し、上記第２画素電極は、上記第１画素電極より表示領域の中央寄りに位置し、上記容量配線と、上記第１画素電極および上記第２画素電極との間に、第１絶縁層を形成する工程と、上記容量配線と、上記第１画素電極および上記第２画素電極との間に、第２絶縁層を形成する工程とを含み、上記第１絶縁層および上記第２絶縁層の一方は、上記容量配線と上記第１画素電極または上記第２画素電極とが重なる領域に均一に形成され、上記第１絶縁層および上記第２絶縁層の他方は、上記容量配線と上記第１画素電極または上記第２画素電極とが重なる領域において部分的に形成される方法である。
【０１４１】
上記の構成によれば、容量配線と第１画素電極または第２画素電極とが重なる領域において部分的に形成される絶縁層の面積に応じて、第１容量および第２容量の容量値を調整することができる。そのため、正確に第１容量および第２容量の容量値を決定することができる。
【０１４２】
本発明の態様１６に係る液晶表示パネルの製造方法は、上記の態様１５において、上記第２容量の容量値は、上記第１容量の容量値より大きい方法としてもよい。
【０１４３】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【符号の説明】
【０１４４】
１  液晶表示装置
３、１２  液晶パネル（液晶表示パネル）
６  ゲートドライバ
７  データドライバ
７ａ〜７ｅ  ソース駆動回路
９  表示制御回路
２１、２２、２３、２４、２５、２８  絶縁層
２６、２７  第１中間電極、第２中間電極
Ｃ１〜Ｃ４  補助容量
ＣＬ  容量配線
ＤＬ  データ信号線
ＧＬ  走査信号線
ＰＥ１、ＰＥ２  第１画素電極、第２画素電極
ＰＸ  画素
ＳＰ１、ＳＰ２  サブ画素
ＴＬ１〜ＴＬ４、ＴＲ１〜ＴＲ４  外側幹配線
【図１】
2017142312.tif 000003
【図２】
2017142312.tif 000004
【図３】
2017142312.tif 000005
【図４】
2017142312.tif 000006
【図５】
2017142312.tif 000007
【図６】
2017142312.tif 000008
【図７】
2017142312.tif 000009
【図８】
2017142312.tif 000010
【図９】
2017142312.tif 000011
【図１０】
2017142312.tif 000012
【図１１】
2017142312.tif 000013
【図１２】
2017142312.tif 000014
【図１３】
2017142312.tif 000015
【図１４】
2017142312.tif 000016
【図１５】
2017142312.tif 000017
【図１６】
2017142312.tif 000018
【図１７】
2017142312.tif 000019
【図１８】
2017142312.tif 000020
【図１９】
2017142312.tif 000021
【図２０】
2017142312.tif 000022
【図２１】
2017142312.tif 000023