(57)【要約】【課題】シールリングと回路基板の接合部を構成するはんだ層内の空間を低減して中実度を高めることにより、リーク漏れが生じ難い電子部品パッケージを得ること。【解決手段】半導体チップが実装される電子部品実装領域を有するとともに、電子部品実装領域を囲むシールリング搭載領域とを有する回路基板１０と、シールリング搭載領域に端面をはんだ接合されたシールリング２０と、シールリング搭載領域に対向するシールリングの他端面に接合されるカバー部材とを備え、半導体チップを収納する電子部品パッケージである。シールリング２０は、回路基板１０との接合面が、傾斜面２０Ａを含む。【選択図】図２
2017126647.tif 000002
【特許請求の範囲】
【請求項１】
電子部品が実装される電子部品実装領域と、前記電子部品実装領域を囲むシールリング搭載領域とを有する回路基板と、
前記シールリング搭載領域に端面をはんだ接合されて前記回路基板との間で接合部を形成するシールリングと、
前記シールリング搭載領域に対向する前記シールリングの他端面に接合されるカバー部材とを備え、
前記電子部品を収納する電子部品パッケージであって、
前記シールリングは、前記接合部で、前記回路基板表面に対して傾斜する傾斜面を含むことを特徴とする電子部品パッケージ。
【請求項２】
前記シールリングは、前記回路基板との接合面が、前記シールリングの外側から内側に向かって、前記回路基板の方向に向かう傾斜面を構成したことを特徴とする請求項１に記載の電子部品パッケージ。
【請求項３】
前記シールリングは、前記回路基板との接合面が、前記シールリングの外側および内側から、前記シールリングの幅方向の中心線に向かって、前記回路基板の方向に向かう傾斜面を構成したことを特徴とする請求項１に記載の電子部品パッケージ。
【請求項４】
前記シールリングは、前記回路基板との接合面が、前記回路基板に向かって、凸状の曲率を有する傾斜面を構成したことを特徴とする請求項１に記載の電子部品パッケージ。
【請求項５】
前記回路基板は、セラミック基材と前記セラミック基材表面に形成された回路導体パターンとを有し、
前記シールリング搭載領域は、前記回路導体パターンの一部の表面に形成され、
前記回路基板と前記シールリングとの接合部が、はんだ層であることを特徴とする請求項１から４のいずれか１項に記載の電子部品パッケージ。
【請求項６】
前記回路導体パターンは、
前記シールリングの前記傾斜面の前記回路導体パターン側に突出した部分に、スリットを有することを特徴とする請求項５に記載の電子部品パッケージ。
【請求項７】
前記回路導体パターンは、
前記シールリング搭載領域において、前記セラミック基材の周縁部に沿った環状導体であることを特徴とする請求項５に記載の電子部品パッケージ。
【請求項８】
前記回路導体パターンは、
前記シールリング搭載領域において、環状空間部を介して離間する２重環構造の環状導体であることを特徴とする請求項７に記載の電子部品パッケージ。
【請求項９】
電子部品が実装される電子部品実装領域と、前記電子部品実装領域を囲むシールリング搭載領域とを有する回路基板と、
前記シールリング搭載領域に端面をはんだ接合されたシールリングと、
前記シールリング搭載領域に対向する前記シールリングの他端面に接合されるカバー部材とを備えた電子部品パッケージと、
前記電子部品実装領域に実装された電子部品とを備え、
前記シールリングは前記セラミック回路基板との接合面が、接合部を形成する傾斜面を構成したことを特徴とする電子モジュール。
【請求項１０】
前記シールリングは、前記回路基板との接合面が、前記シールリングの外側から内側に向かって、前記回路基板の方向に向かう傾斜面を構成したことを特徴とする請求項９に記載の電子モジュール。
【請求項１１】
前記シールリングは、前記回路基板との接合面が、前記シールリングの外側および内側から、前記シールリングの幅方向の中心線に向かって、前記回路基板の方向に向かう傾斜面を構成したことを特徴とする請求項９に記載の電子モジュール。
【請求項１２】
前記シールリングは、前記回路基板との接合面が、前記回路基板に向かって、凸状の曲率を有する傾斜面を構成したことを特徴とする請求項９に記載の電子モジュール。
【請求項１３】
前記回路基板は、セラミック基材と前記セラミック基材表面に形成された回路導体パターンとを有し、
前記シールリング搭載領域は、前記回路導体パターンの一部の表面に形成され、
前記回路基板と前記シールリングとの接合部が、はんだ層であることを特徴とする請求項９から１２のいずれか１項に記載の電子モジュール。
【請求項１４】
前記回路導体パターンは、
前記シールリングの前記傾斜面の前記回路導体パターン側に突出した部分に、スリットを有することを特徴とする請求項１３に記載の電子モジュール。
【請求項１５】
前記回路導体パターンは、
前記シールリング搭載領域において、前記セラミック基材の周縁部に沿った環状導体であることを特徴とする請求項１３に記載の電子モジュール。
【請求項１６】
前記回路導体パターンは、
前記シールリング搭載領域において、環状空間部を介して離間する２重環構造の環状導体であることを特徴とする請求項１５に記載の電子モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品パッケージおよび電子モジュールに係り、特に電子部品パッケージの気密シール構造に関する。
【背景技術】
【０００２】
通信機器、人工衛星、レーダー等の機器に使われる高周波デバイスは、高信頼性を有することが不可欠であるが、適用製品の拡大に伴い、低コスト化も重要な要素となっている。
【０００３】
高周波デバイスで用いられる半導体素子は、一般に湿気に弱いため、高温高湿下で使用すると水分の浸入によって部品が劣化し特性が低下することから、通常は気密パッケージに収納することによって水分の浸入を防ぐ措置がとられる。半導体素子のみならず、抵抗素子、コンデンサなどの電子部品も合わせて気密パッケージに収納することもある。以下、半導体素子、抵抗素子、コンデンサ等の電子部品を収納するパッケージを電子部品パッケージという。
【０００４】
高周波デバイスは、高周波用の半導体素子を半導体ベアチップ部品の状態で搭載して気密封止する構成が一般的であり、半導体素子を搭載する回路基板には、高周波性能が確保でき、温度変化による線膨張率が半導体素子に近いセラミック基板が用いられる。
【０００５】
セラミック基板の材料としては、一般的に焼成温度が異なる２種類の基材があり、ＨＴＣＣ（High  Temperature  Co-fired  Ceramic：高温焼成積層セラミック基板）とＬＴＣＣ（Low  Temperature  Co-fired  Ceramic：低温焼成積層セラミック基板）が使用される。
【０００６】
各々の基板の特徴として、ＨＴＣＣは焼成温度が１６００℃程度と高いため、セラミック基板自体の強度は高いが焼成設備の負担が大きくなり、また焼成温度が高いために収縮が大きくなり、焼き上がり後の精度確保も難しい。以上の理由から、ＨＴＣＣの基板製造は、セラミックの専門メーカで行われている。
【０００７】
一方、ＬＴＣＣの場合は、焼成温度が９００℃以下と低いために、焼成設備の負担が少なくなり、また焼成後の精度も比較的確保し易いために、ＬＴＣＣは、セラミックの専門メーカ以外でも生産が可能である。さらに、焼成温度が低いために使用できる導体材料が多い等、種々のメリットがあるため、ＬＴＣＣを用いたセラミック基板が広く使われている。反面、ＬＴＣＣの基材にはガラス入り材料が用いられるため、一般的に知られる強固なＨＴＣＣのようなセラミック材とは違って、脆くて、壊れ易い性質である。このため、パッケージのような立体的な形状を形成することは難しい。そのため、ＬＴＣＣ基板を用いたパッケージ構造としては、平坦なＬＴＣＣ基板と、金属のシールリングなどの枠部品とを組合せて、パッケージとして必要な空間を形成する方法が用いられている。
【０００８】
上記のようなパッケージ構造の場合、ＬＴＣＣ基板とシールリングとの接合部にははんだ材が用いられることが一般的である。通常、はんだの金属粒とフラックスが混ざった状態のはんだペーストを印刷等でＬＴＣＣ基板の表面に供給し、その上にシールリングを搭載した状態で、リフロー炉等で加熱し、はんだを溶融することで、シールリングとＬＴＣＣ基板とを接合する工法が用いられる。ちなみに、電子部品を搭載した後のデバイスの気密封止作業では、例えば特許文献１では、上記パッケージのシールリング上に、形状が相応した金属カバーを搭載し、両部品の周囲をシーム溶接によって接合する方法が用いられる。シーム溶接は、大電流を流して、電気抵抗による発熱を利用してカバーおよびシールリングのめっき金属を溶かして接合する工法である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１３−１３１７０３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記気密パッケージ構造においては、セラミック基板からなる回路基板とシーリングとのはんだ接合部のはんだ層の接合性が重要である。はんだ接合部のはんだ層の内部に空間となるボイドが多数生じて中実な領域が減ると、初期の気密性は確保できたとしても、温度変化等ではんだ接合部にストレスが掛かると、はんだの状態が変化してボイドと繋がったリーク経路が出来易くなる。このため、製品運用後にリーク不良となる問題が生じることから、はんだ中にボイド等を残さないようにすることが必要である。
【００１１】
上記のボイドが発生する要因としては、フラックス入りのはんだペーストを用いていることが大きく関係している。フラックスの融点は１５０から１６０℃程度であり、はんだの溶融温度よりも低く設定されている。種類にもよるが、はんだの溶融温度は１８０から２４０℃程度である。そのため、はんだ付けの加熱による挙動としては、最初にフラックスが溶融して周囲へと濡れ広がり、基板あるいはシールリング接合面にある酸化膜あるいは付着物等が除去されて活性化された状態となり、その後にはんだが溶融して両部品との接合が行われる。フラックスは樹脂であり、軽量であるため、溶融したはんだの重さによって、はんだの外へと押し出されるため、理想的にははんだ内部にはフラックスあるいはボイドは残らないこととなる。
【００１２】
ボイドは、フラックスが沸騰して気化することでの膨張あるいは、はんだ印刷あるいはペーストの撹拌等の際に、ペースト中に空気が巻き込まれる等によって発生する。
【００１３】
しかしながら、上記パッケージ構造の場合には、はんだ接合部の多くが回路基板とシールリングによって挟まれた形状であり、シールリングの底面がフラックスあるいはボイドに対して蓋の働きをすることになる。このため、空間へ抜け出せる経路の多く、特に上面が塞がれてしまい、硬化後のはんだ内にはフラックスの残留物あるいはボイドが取り残されるために、はんだ接合部のはんだ層内部の中実度が十分に確保できず、リーク漏れが生じ易い構造であることが課題であった。
【００１４】
本発明は、上記に鑑みてなされたものであり、シールリングと回路基板との接合部を構成するはんだ層内の空間を低減してはんだ層の中実度を高めることにより、リーク漏れが生じ難い電子部品パッケージを得ることを目的とする。
【課題を解決するための手段】
【００１５】
上述した課題を解決し、目的を達成するために、本発明は、電子部品が実装される電子部品実装領域と、電子部品実装領域を囲むシールリング搭載領域とを有する回路基板と、シールリング搭載領域に端面をはんだ接合されたシールリングと、シールリング搭載領域に対向するシールリングの他端面に接合されるカバー部材とを備え、電子部品を収納する電子部品パッケージである。シールリングは、回路基板とはんだ接合部を形成する接合面が、傾斜面を含むことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、シールリングと回路基板との接合部を構成するはんだ層内の空間を低減してはんだ層の中実度を高めることにより、リーク漏れが生じ難い電子部品パッケージを得ることができる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態１の電子部品パッケージを用いた電子モジュールを示す断面図
【図２】実施の形態１の電子モジュールの接合工程を示す要部拡大断面図
【図３】実施の形態１の電子モジュールのシールリングを示す斜視図
【図４】図３のIV−IV断面図
【図５】（ａ）は、電子部品としての半導体チップを搭載した回路基板の上面図であり、（ｂ）は、（ａ）におけるＶｂ−Ｖｂ断面図
【図６】実施の形態２の電子部品パッケージを用いた電子モジュールを示す図であり、（ａ）は、電子モジュールの上面図であり、（ｂ）は、（ａ）におけるVIｂ−VIｂ断面図
【図７】実施の形態３の電子部品パッケージを用いた電子モジュールを示す図であり、（ａ）は、電子モジュールの上面図であり、（ｂ）は、（ａ）におけるVIIｂ−VIIｂ断面図
【図８】実施の形態３の電子モジュールの接合工程を示す要部拡大断面図
【図９】実施の形態４の電子部品パッケージを用いた電子モジュールを示す図であり、（ａ）は、電子モジュールの上面図であり、（ｂ）は、（ａ）におけるIXｂ−IXｂ断面図
【図１０】実施の形態４の電子モジュールの接合工程を示す要部拡大断面図
【図１１】実施の形態４の電子モジュールのシールリングを示す斜視図
【図１２】図１１のXII−XII断面図
【図１３】実施の形態５の電子部品パッケージを用いた電子モジュールを示す断面図
【図１４】実施の形態５の電子モジュールの接合工程を示す要部拡大断面図
【図１５】実施の形態５の電子部品パッケージを用いた電子モジュールを示す図であり、（ａ）は、電子モジュールの上面図であり、（ｂ）は、（ａ）におけるXVｂ−XVｂ断面図
【図１６】比較例の電子モジュールの接合工程を示す要部拡大断面図
【発明を実施するための形態】
【００１８】
以下に、本発明に係る電子部品パッケージおよびこれを用いた電子モジュールの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。
【００１９】
実施の形態１．
図１は、実施の形態１の電子部品パッケージを用いた電子モジュールを示す断面図である。図２は、実施の形態１の電子モジュールの接合工程を示す要部拡大断面図である。図３は、実施の形態１の電子モジュールのシールリングを示す斜視図である。図４は、図３のIV−IV断面図である。図５（ａ）は、電子部品としての半導体チップを搭載した回路基板の上面図であり、図５（ｂ）は、図５（ａ）におけるＶｂ−Ｖｂ断面図である。実施の形態１の電子モジュールは、セラミック基板を用いた回路基板１０と傾斜面付きのシールリング２０とを、接合部を構成するはんだ層１５で固定したセラミックパッケージに、半導体チップ３０とワイヤ配線部としてのボンディングワイヤ３１とを配置し、カバー４０で気密封止したデバイス構造をとるものである。回路基板１０表面には、電子部品としての半導体チップ３０を搭載する電子部品搭載領域であるダイパッド１２ｄと、ダイパッド１２ｄを囲むシールリング搭載領域にシールリング接合パターン１２ｓとが形成されている。シールリング２０は、回路基板１０表面に形成されたシールリング接合パターン１２ｓ上に接合部を構成するはんだ層１５を介して接合されている。
【００２０】
実施の形態１のシールリング２０は、回路基板１０との接合面が、シールリング２０の外側および内側から、シールリング２０の幅方向の中心線に向かって、回路基板１０の方向に向かう傾斜面２０Ａを形成している。つまり、シールリング２０の回路基板１０側の傾斜面２０Ａは中心を頂部とし頂部から両側に傾斜している。
【００２１】
溶融したはんだは、比重の違いによってフラックスをはんだの外へ押し出す働きとなるが、図２に示すように、シールリング２０の回路基板１０側に傾斜面２０Ａを設けたことによって、シールリング２０の幅方向に対して左右両方向に外向きに力Ｆが働くため、フラックス１５ｂを効率的に押し出すことが可能となる。１５ｃは押し出されるフラックス等の混入物に起因する気泡を示す。
【００２２】
なお、上記の傾斜底面付きのシールリング２０の形状については、図４に断面図を示すように、傾斜面２０Ａを２面として、各傾斜面２０Ａの押し出し方向を２方向に分けている。傾斜面を振り分け２方向とし、各方向の押し出し長を、シールリング幅の半分に短縮できるために、押し出し効果の更なる向上を図ることができる。
【００２３】
図５（ａ）および（ｂ）に、回路基板１０に電子部品としての半導体チップ３０を搭載した状態を示す。回路基板１０は、金ワイヤからなるボンディングワイヤ３１で半導体チップ３０と回路基板１０上のボンディングパッド１２ｐとを接続した状態を示す。ここで、ボンディングワイヤ３１の接続については、一般的には超音波接合が用いられるが、これは超音波によって接合面の部材同士が拡散する作用を用いて接合する手法であり、ボンディングワイヤ３１を接続するボンディングパッド１２ｐには金めっきが広く用いられることから、回路基板１０に施す金めっき処理によって、シールリング搭載領域のシールリング接合パターン１２ｓとしての導体パターンも同時に金めっきが施された状態としている。例えば、はんだ付けパターンとしてのシールリング接合パターン１２ｓは、導電性銀ペーストの焼結体に金めっき層を形成して構成される。なお、シールリング接合パターン１２ｓは、接地されている。
【００２４】
回路基板１０としては、ガラス、エポキシ樹脂などを主成分とする低温焼成用のセラミック材料基板であるセラミックグリーンシートに厚膜印刷により銀を主成分とする回路導体パターンおよびビアホールを形成し、積層したシートを、９００℃程度で焼成して得られる、いわゆるＬＴＣＣ基板を用いる。回路基板１０はセラミック基材１１と厚膜印刷および焼成を経て形成された回路導体パターン１２とで構成されている。回路導体パターン１２は、半導体チップ搭載用の凹部１３に形成されたダイパッド１２ｄおよびボンディングワイヤ３１を接続するボンディングパッド１２ｐを含む回路形成部と、シールリング搭載領域である回路基板の周縁部に形成される環状のシールリング接合パターン１２ｓとを具備している。これらのパターンは、焼成前に厚膜印刷で形成され、焼成によりＬＴＣＣ基板を形成した後、めっきを行うことで得られる。ここではニッケル金めっきが用いられる。なお半導体チップ３０を搭載するチップ搭載部は、凹部とすることが望ましく、最上層の１層あるいは２層のグリーンシートに貫通穴を形成しておくことで、半導体チップ搭載用の凹部１３が形成される。
【００２５】
図１は、図５（ａ）および（ｂ）に示した、回路基板１０に電子部品としての半導体チップ３０を搭載した状態の組立品に、図３および図４に示したシールリング２０をはんだ接合した電子モジュールを示す。なおシールリング２０の上面２０Ｂにはカバー４０がシーム溶着されており、回路基板１０とシールリング２０およびカバー４０とで形成されたキャビティＳ内に半導体チップ３０が収容された状態となっている。シールリングの傾斜面２０Ａ側に形成したはんだプリコートと回路基板１０側に形成した回路導体パターン１２とを当接させた状態ではんだプリコートを溶融させ、シールリング接合パターン１２ｓに溶融したはんだが濡れ広がることで、回路基板１０とニッケルめっきが施されたシールリング２０との間に接合部を構成するはんだ層１５が形成されて接合された状態となる。
【００２６】
シールリング２０は、鉄Ｆｅ、ニッケルＮｉ、コバルトＣｏの合金であるコバール合金で構成され、表面にニッケルまたは金めっきが施されている。シールリング２０の成形は、鋳造または切削成形により形成される。シールリング２０と回路基板１０との接合には、フラックスを含んだはんだペーストをリフロー炉で加熱してはんだを溶融することで形成する。その際、図２に示すように、はんだ接合層内のフラックス１５ｂあるいは気泡１５ｃは、傾斜面２０Ａで両側に押し出されて、はんだ層１５内の中実度を向上させながら、接合がなされる。
【００２７】
カバー４０は、シールリング２０と同様コバール合金で構成され、表面に金めっきまたはニッケルめっきが施されている。カバー４０はあらかじめ、シールリング２０の上面２０Ｂに接合されるようにしてもよい。あるいは、カバー４０は、シールリング２０の接合後に接合されるようにしてもよい。
【００２８】
上記の構成により、シールリングと回路基板とのはんだ接合部のはんだ層の中実度の向上をはかることができ、接合部を構成するはんだ層のリーク耐性が高い気密デバイス構造を得ることが可能となる。
【００２９】
なお、図１６に示す、比較例のシールリング１２０を用いた場合には、端面が平坦面であるため、接合部を構成するはんだ層の多くが回路基板１０とシールリング１２０によって挟まれた形状であり、シールリング１２０の底面がフラックスあるいはボイドに対して蓋の働きとなる。このために、空間へ抜け出せる経路の多く、特に上面が塞がれてしまい、硬化後のはんだ内にはフラックスの残留物あるいはボイド１５ｖが取り残されるために、はんだ層の内部の中実度が確保できず、リーク漏れが生じ易い点が課題であった。
【００３０】
実施の形態２．
図６は、実施の形態２の電子部品パッケージを用いた電子モジュールを示す図であり、図６（ａ）は、電子モジュールの上面図であり、図６（ｂ）は、図６（ａ）におけるVIｂ−VIｂ断面図である。実施の形態２の電子モジュールは、回路基板１０の半導体チップ搭載部に凹部が形成されておらず、平坦面上にボンディングパッド１２ｂ０を含む回路形成部、シールリング搭載領域のシールリング接合パターン１２ｓが同一面上に形成され、半導体チップ３０がフェースダウンで接続されている。回路基板１０との接合部におけるシールリング２０の接合面は実施の形態１と同様、傾斜面２０Ａを持つ傾斜構造となっている。他部の構成については前記実施の形態１の電子モジュールと同様であるためここでは説明を省略する。
【００３１】
上記の構成を用いることにより、接合工程においては、溶融したはんだは、比重の違いによってフラックスをはんだの外へ押し出す働きとなるがシールリング２０の回路基板１０側に両面傾斜の傾斜面２０Ａを設けたことによって、シールリング２０の幅方向に対して両側外向きに力Ｆが働くため、フラックス１５ｂを効率的に押し出すことが可能となる。
【００３２】
実施の形態３．
図７は、実施の形態３の電子部品パッケージを用いた電子モジュールを示す図であり、図７（ａ）は、電子モジュールの上面図であり、図７（ｂ）は、図７（ａ）におけるVIIｂ−VIIｂ断面図である。図８は、接合工程を示す要部拡大断面図である。実施の形態３の電子モジュールは、回路基板１０との接合部におけるシールリング２０Ｓの接合面をシールリングの外側から内側に向けて回路基板１０の方向に傾斜する片面傾斜面２０ｓ０を持つ傾斜構造としたことを特徴とする。なお、本実施の形態ではシールリングとカバーとを一体構造とした。他部の構成については前記実施の形態１の電子モジュールと同様であるためここでは説明を省略する。
【００３３】
上記の構成を用いることにより、接合工程においては、溶融したはんだは、比重の違いによってフラックスをはんだの外へ押し出す働きとなるが、図８に示すように、シールリング２０Ｓの回路基板１０側に片側傾斜の片面傾斜面２０ｓoを設けたことによって、シールリング２０Ｓの幅方向に対して外向きに力Ｆが働くため、フラックス１５ｂを効率的に押し出すことが可能となる。
【００３４】
なお、実施の形態３の電子モジュールの構成では、実施の形態１の電子モジュールの構成に比べて、傾斜面の幅が長くなるため、フラックスが抜けにくくなることが考えられるが、傾斜面によるフラックスをはんだの外に押し出す力は常に働いていることから、リフローのはんだ溶融時間を長くするなどの措置を行うことで、フラックスを確実に押し出すことができるため、実施の形態１の電子モジュールと同等の効果を得ることが可能となる。また、片面傾斜の場合には傾斜面の数が減ることから、特に切削加工でシールリングを形成する場合には加工工数を削減できるため、部品コストの低減をはかることができる。さらにまた、気密に封止されるパッケージ内への気泡の放出がなく、外側にのみ放出されるため、気密性が向上する。
【００３５】
実施の形態４．
図９は、実施の形態４の電子部品パッケージを用いた電子モジュールを示す図であり、図９（ａ）は、電子モジュールの上面図であり、図９（ｂ）は、図９（ａ）におけるIXｂ−IXｂ断面図である。図１０は、実施の形態４の電子モジュールの接合工程を示す要部拡大断面図、図１１はシールリングを示す斜視図である。図１２は、図１１のXII−XII断面図である。実施の形態４の電子モジュールは、回路基板１０との接合部におけるシールリング２０Ｐの接合面を回路基板１０方向に向かう凸形状を有する曲面２０Ｒを持つ傾斜構造としたことを特徴とする。他部の構成については前記実施の形態１の電子モジュールと同様であるためここでは説明を省略する。
【００３６】
上記の構成を用いることにより、接合工程においては、溶融したはんだは、比重の違いによってフラックスをはんだの外へ押し出す働きとなるが、図１０に接合工程シールリングを示す要部拡大断面図を示すようにシールリング２０Ｐの回路基板１０側に凸形状を有する曲面２０Ｒを設けたことによって、シールリング２０Ｐの幅方向に対して外向きに力Ｆが働くため、フラックス１５ｂを効率的に押し出すことが可能となる。
【００３７】
シールリング底面の曲面２０Ｒを凸状に配置することで、実施の形態１と同様に、溶融したはんだ中のフラックスを、はんだの外へ押し出す力Ｆを効率的に作用させることができるため、はんだ材の中実度の向上が図れ、接合部を構成するはんだ層のリーク耐性が高い気密デバイス構造を得ることが可能となる。
【００３８】
実施の形態５．
図１３は、実施の形態５の電子部品パッケージを用いた電子モジュールを示す断面図である。図１４は、実施の形態５の電子モジュールの接合工程を示す要部拡大断面図である。図１５（ａ）は、実施の形態５の電子モジュールの電子部品としての半導体チップを搭載した回路基板の上面図であり、図１５（ｂ）は、図１５（ａ）におけるXVｂ−XVｂ断面図である。実施の形態５の電子モジュールは、シールリング２０との接合部における回路基板１０の回路導体パターン１２の幅方向の中心位置にスリット１２Iを設けた、デバイス構造である。シールリング搭載領域において、回路導体パターン１２は、セラミック基材１１の周縁部に沿った環状導体からなるシールリング接合パターン１２ｓを形成している。そしてシールリング搭載領域において、シールリングの傾斜面２０Ａの回路導体パターン１２側に突出した部分に、スリット１２Ｉを有する。その結果、シールリング接合パターン１２ｓは、環状空間部を構成する環状のスリット１２Ｉを介して離間する、内側環１２ｓｉと外側環１２ｓｏからなる２重環構造の環状導体を形成している。他部の構成については前記実施の形態１の電子モジュールと同様であるためここでは説明を省略する。
【００３９】
上記の構成を用いることにより、接合工程においては、溶融したはんだは、比重の違いによってフラックス１５ｂをはんだの外へ押し出す効果の向上を図ることができるが、シールリング搭載領域のパターンの幅が広い場合には環状パターンの中心部から外までの距離が長くなる。このため、シールリングの接合面の傾斜だけではフラックス１５ｂの押し出しが十分に得られないことが考えられる。そのため、シールリング２０の傾斜による突出部の配置に合わせて、パターンの無い領域であるスリット１２Ｉを設けておき、フラックス１５ｂあるいは気泡１５ｃの溜まり部とすることで、はんだ層１５中にボイドが形成されるのを抑制し、はんだ層１５内部の中実性を高めることが可能となる。
【００４０】
一方、スリット部１２Ｉを設けたことによって、はんだの無い領域が従来よりも増えることになるが、スリット構造は設計で制御できるパラメータであり、フラックス１５ｂあるいは気泡１５ｃの残留物のような不確実なバラツキとは根本的に異なることから、上記の構成により、はんだ層１５の中実度の向上が図れ、接合部を構成するはんだ層１５のリーク耐性が高い気密デバイス構造を得ることが可能となる。
【符号の説明】
【００４１】
１０  回路基板、１１  セラミック基材、１２  回路導体パターン、１２ｐ，１２ｂ０  ボンディングパッド、１２ｄ  ダイパッド、１２ｓ  シールリング接合パターン、１２Ｉ  スリット、１２ｓｉ  内側環、１２ｓｏ  外側環、１３  凹部、１５  はんだ層、１５ｂ  フラックス、１５ｃ  気泡、１５ｖ  ボイド、２０，２０Ｓ，２０Ｐ  シールリング、２０Ｒ  曲面、２０Ａ  傾斜面、２０Ｂ  上面、２０ｓo  片側傾斜面、３０  半導体チップ、３１  ボンディングワイヤ、４０  カバー、Ｓ  キャビティ、Ｆ  力。
【図１】
2017126647.tif 000003
【図２】
2017126647.tif 000004
【図３】
2017126647.tif 000005
【図４】
2017126647.tif 000006
【図５】
2017126647.tif 000007
【図６】
2017126647.tif 000008
【図７】
2017126647.tif 000009
【図８】
2017126647.tif 000010
【図９】
2017126647.tif 000011
【図１０】
2017126647.tif 000012
【図１１】
2017126647.tif 000013
【図１２】
2017126647.tif 000014
【図１３】
2017126647.tif 000015
【図１４】
2017126647.tif 000016
【図１５】
2017126647.tif 000017
【図１６】
2017126647.tif 000018