(57)【要約】      （修正有）【課題】半導体装置において、画像取得のフレームレートを高める。【解決手段】半導体装置は、画素信号をデジタル値に変換するアナログデジタル変換器に与えるランプ信号の傾きを、短時間露光に対応した変換処理時に大きく、長時間露光に対応した変換処理時に小さくし、かつ、ランプ信号の掃引時間を、短時間露光に対応した変換処理時に短く、長時間露光に対応した変換処理時に長くし、短時間露光に対応したデジタル値のビット数が長時間露光に対応したデジタル値のビット数よりも小さくなる２つのデータを生成する。【選択図】図１１
2017046259.tif 000002
【特許請求の範囲】
【請求項１】
入射光の光量に応じた電荷を蓄積して画素信号を出力する画素領域と、
前記画素信号を読み出し、ランプ信号を用いて前記画素信号の大きさに応じたデジタル値を出力するアナログデジタル変換器と、
前記画素領域に配置される受光素子が前記入射光を受ける露光時間の長さを示す露光時間切替パルスと、前記ランプ信号生成回路が前記ランプ信号を掃引する時間を指定する掃引期間パルスと、を出力する制御信号生成回路と、
前記露光時間切替パルスが短時間露光期間を示す場合に用いられる前記ランプ信号の傾きを設定する短時間露光傾き設定値と、前記露光時間切替パルスが長時間露光期間を示す場合に用いられる前記ランプ信号の傾きの設定値であって、前記短時間露光傾き設定値よりも緩やかな傾きを示す長時間露光傾き設定値と、を記憶し、前記露光時間切替パルスに応じて前記短時間露光傾き設定値と前記長時間露光傾き設定値とを切り替えて出力するランプ波制御回路と、
前記ランプ波制御回路から出力される傾き設定値に応じた傾きを有するランプ信号を前記掃引期間パルスに応じて出力するランプ波形生成回路と、を有し、
前記制御信号生成回路は、前記露光時間切替パルスが前記短時間露光期間を示す期間に出力する前記掃引期間パルスにより指定する掃引時間を、前記露光時間切替パルスが前記長時間露光期間を示す期間に出力する前記掃引期間パルスにより指定する掃引時間よりも短くし、
前記アナログデジタル変換器は、前記短時間露光期間に対応する第１のデジタル値と前記長時間露光期間に対応する第２のデジタル値と、を生成する半導体装置。
【請求項２】
前記アナログデジタル変換器は、基準クロックをカウントするカウンタを有し、前記ランプ信号の信号レベルと前記画素信号の信号レベルとの大小関係が反転したことに応じて前記カウンタのカウント動作を停止して、停止時点で前記カウンタが出力するカウント値を前記デジタル値として出力する請求項１に記載の半導体装置。
【請求項３】
前記第１のデジタル値と、前記第２のデジタル値と、をそれぞれ保持するデータ保持部を有する請求項１に記載の半導体装置。
【請求項４】
前記第１のデジタル値と前記第２のデジタル値とを合成して最終画像データ出力するデータ演算部を有する請求項３に記載の半導体装置。
【請求項５】
前記データ演算部は、前記第２のデジタル値のうち大きな出力コードに対応する部分を前記第１のデジタル値に置き換えて出力する請求項４に記載の半導体装置。
【請求項６】
前記データ演算部は、予め算出した切替点を超えた大きさを有する前記第２のデジタル値を前記第１のデジタル値に予め算出したオフセット値を加算した値に置き換えて出力する請求項５に記載の半導体装置。
【請求項７】
前記アナログデジタル変換器は、一方の前記露光期間に対応したデジタル値の生成を完了したことに応じて、他方の前記露光期間に対応したデジタル値の生成を開始する請求項１に記載の半導体装置。
【請求項８】
前記ランプ波制御回路は、
前記短時間露光傾き設定値として、２以上の異なる傾きを示す２以上の傾き設定値を含み、
前記長時間露光傾き設定値として、２以上の異なる傾きを示す２以上の傾き設定値を含み、
前記長時間露光傾き設定値に含まれる複数の傾き設定値の平均傾き値は、前記短時間露光傾き設定値に含まれる複数の傾き設定値の平均傾き値よりも小さい請求項１に記載の半導体装置。
【請求項９】
入射光の光量に応じた電荷を蓄積して画素信号を出力する画素領域と
前記画素信号を読み出し、ランプ信号を用いて前記画素信号の大きさに応じたデジタル値を出力するアナログデジタル変換部と、
前記画素領域に配置される受光素子が前記入射光を受ける露光時間の長さに応じて前記ランプ信号の傾きを切り替えるランプ信号生成回路と、を有し、
前記ランプ信号生成回路は、前記露光時間が短い期間に前記アナログデジタル変換器が出力するデジタル値のビット数が、前記露光時間が長い期間に前記アナログデジタル変換器が出力するデジタル値のビット数よりも小さくなるように前記ランプ信号の傾きを切り替える半導体装置。
【請求項１０】
前記アナログデジタル変換器は、基準クロックをカウントするカウンタを有し、前記ランプ信号の信号レベルと前記画素信号の信号レベルとの大小関係が反転したことに応じて前記カウンタのカウント動作を停止して、停止時点で前記カウンタが出力するカウント値を前記デジタル値として出力する請求項９に記載の半導体装置。
【請求項１１】
前記アナログデジタル変換器は、一方の前記露光期間に対応したデジタル値の生成を完了したことに応じて、他方の前記露光期間に対応したデジタル値の生成を開始する請求項９に記載の半導体装置。
【請求項１２】
前記アナログデジタル変換器は、前記画素領域に格子状に配置される前記受光素子について行毎に前記画素信号を読み出して変換処理を行い、
前記ランプ信号生成回路は、前記行毎に前記ランプ信号の掃引を行い、１回の掃引期間中に前記ランプ信号の傾きを少なくとも１回変更する請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、例えば、画素から得られた画素信号をデジタル値に変換する際にランプ信号を利用するアナログデジタル変換器を有するに関する。
【背景技術】
【０００２】
画像処理により種々の制御を行う例が多くなっている。この画像処理に用いる画像を取得する際にはＣＭＯＳ（Complementary Metal Oxide Semiconductor）撮像素子等の固体撮像素子が用いられる。近年、この画像処理の精度を高めるためにＣＭＯＳ撮像素子における高画質化が要求されている。そこで、特許文献１にＣＭＯＳ撮像素子の高画質化のための技術が開示されている。
【０００３】
特許文献１では、ランプ波電圧を出力するランプ波発生部と、ランプ波電圧を用いて画素に入射する光の光量に対応する入力アナログ信号を出力デジタル信号に変換するＡＤ変換部と、を有する。そして、特許文献１では、ランプ波発生部が第１のデジタルデータに応じた出力電流を生成する第１電流出力ＤＡ変換回路と、第１出力電流の積分に対応する電圧をランプ波電圧として出力する積分器と、を有する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１７５９３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、フレームレートを高めることができない問題がある。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態によれば、半導体装置は、画素信号をデジタル値に変換するアナログデジタル変換器に与えるランプ信号の傾きを、短時間露光に対応した変換処理時に大きく、長時間露光に対応した変換処理時に小さくし、かつ、ランプ信号の掃引時間を、短時間露光に対応した変換処理時に短く、長時間露光に対応した変換処理時に長くし、短時間露光に対応したデジタル値のビット数が長時間露光に対応したデジタル値のビット数よりも小さくなる２つのデータを生成する。
【発明の効果】
【０００７】
一実施の形態によれば、半導体装置は、フレームレートを高めることができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１にかかる半導体装置が適用されるカメラシステムの第１の例を示すブロック図である。
【図２】実施の形態１にかかる半導体装置が適用されるカメラシステムの第２の例を示すブロック図である。
【図３】実施の形態１にかかる半導体装置のブロック図である。
【図４】実施の形態１にかかる半導体装置のアナログデジタル変換器及び制御部のブロック図である。
【図５】実施の形態１にかかる半導体装置の制御部の詳細なブロック図である。
【図６】実施の形態１にかかる半導体装置のランプ波制御回路のブロック図である。
【図７】実施の形態１にかかる半導体装置のランプ波形生成回路のブロック図である。
【図８】実施の形態１にかかるランプ信号生成回路の動作を示すタイミングチャートである。
【図９】実施の形態１にかかる半導体装置における画素信号を取得する際のタイミングチャートである。
【図１０】実施の形態１にかかる半導体装置におけるデジタル値の合成処理を説明するフローチャートである。
【図１１】実施の形態１にかかる半導体装置におけるデジタル値の合成処理を説明するグラフである。
【図１２】実施の形態１にかかる半導体装置の実装形態の例を説明する図である。
【図１３】画像データにおける線フリッカを説明する図である。
【図１４】画像データにおける線フリッカを説明する図である。
【図１５】画像データにおける画素行と露光量の揺らぎとの関係を説明するグラフである。
【図１６】画像データにおける画素行と露光量の揺らぎとの関係を説明するグラフである。
【図１７】実施の形態２にかかる半導体装置における画素信号を取得する際のタイミングチャートである。
【図１８】実施の形態３にかかる半導体装置における画素信号を取得する際のタイミングチャートである。
【図１９】実施の形態４にかかる半導体装置のランプ波制御回路のブロック図である。
【図２０】実施の形態４にかかる半導体装置のランプ信号生成回路の動作を説明するタイミングチャートである。
【図２１】実施の形態４にかかる半導体装置のランプ信号生成回路における露光時間の違いによるランプ信号の違いを説明するタイミングチャートである。
【図２２】実施の形態４にかかる半導体装置におけるデジタル値の合成処理を説明するグラフである。
【発明を実施するための形態】
【０００９】
実施の形態１
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１０】
＜カメラシステムの説明＞
実施の形態１にかかる半導体装置は、画素が配置される画素領域と、当該画素領域に蓄積された電荷の情報（以下、画素信号と称す）をデジタル値の画素情報に変換して出力する周辺回路と、を有する。これら画素領域と周辺回路とを含む半導体装置を撮像素子と以下では称する。そこで、この撮像素子を含むカメラシステムについて最初に説明する。
【００１１】
図１及び図２に実施の形態１にかかる半導体装置が適用されるカメラシステムの例のブロック図を示す。図１のカメラシステムの例は、車載用のカメラシステムである。図２のカメラシステムの例は、監視カメラのカメラシステムである。実施の形態１にかかる半導体装置は、図１及び図２に示す撮像素子となる。カメラシステムにおいて、撮像素子はレンズを介して入射される入射光に応じて画像情報を出力する。そして、カメラシステムでは、信号処理回路が撮像素子から出力された画像情報に対して信号処理を施して後段に接続される上位システムに信号処理結果の情報を出力する。このとき、車載用途では、信号処理回路がＣＡＮ（Controller Area Network）等の車載ネットワークに接続され、監視カメラ用ではＬＡＮ（Local Area Network）等の汎用的なネットワークに接続される。
【００１２】
また、カメラシステムは、カメラシステム制御回路により撮影タイミング、スタンバイ等の全体の動作が制御される。ここで、車載用途では、レンズが固定焦点であることが多く、監視カメラ用途ではレンズの焦点が可変である場合が多い。そのため、監視カメラ用途では、レンズの焦点距離を制御するアクチュエータが備えられることが多い。
【００１３】
このような車載用途、或いは、監視カメラ用途では、カメラシステムがトンネル内、或いは、夜間の暗い環境の中に設置されている状態で、トンネルの出口付近を撮影する、或いは、暗い中で部分的に照明がある等の撮影条件においては、広いダイナミックレンジを有していなければ画像の一部が白飛び（Blown out highlights又はClipped whites）、或いは、黒つぶれ（Blocked up shadows又はCrushed shadows）してしまう状況が発生する。また、特に車載用途では、夜間の歩行者や障害物、対向車の明るいライトの間にあるナンバープレートなど、暗く写った、すなわち低照度の被写体を高精度に撮像する必要性が高い。そのため、車載用途、或いは、監視カメラ用途では、上記の用途の特徴を踏まえた上で広いダイナミックレンジで画像を取得することの要求が大きい。
【００１４】
＜撮像素子の構成の説明＞
続いて、図３に実施の形態１にかかる半導体装置（例えば、撮像素子１）のブロック図を示す。図３に示すように、実施の形態１にかかる撮像素子１は、画素領域１０、アナログデジタル変換器１１、制御部１２を有する。また、制御部１２は、ランプ信号生成回路１３、参照電圧生成回路１４、制御信号生成回路１５を有する。
【００１５】
画素領域１０は、入射光の光量に応じた電荷を蓄積して画素信号を出力する。図３に示す例では、画素領域１０には、画素が行列状に形成される。画素は、それぞれが画像情報の１画素分の電荷を蓄積する。画素から得られる画素信号は、列毎に読み出される。
【００１６】
アナログデジタル変換器１１は、画素領域１０から画素信号を読み出し、ランプ信号を用いて画素信号の大きさに応じたデジタル値（例えば、出力信号）を出力する。アナログデジタル変換器１１は、画素領域１０の画素の列毎に設けられる。図３に示す例では、画素領域１０の奇数列に対応するアナログデジタル変換器１１が画素領域１０の図面上側に並べられ、偶数列に対応するアナログデジタル変換器１１が画素領域１０の図面下側に並べられる。アナログデジタル変換器１１の詳細な構成については後述する。
【００１７】
制御部１２は、アナログデジタル変換器１１を制御するランプ信号Ｓ１、参照電圧信号Ｓ２、動作制御信号Ｓ３を出力する。なお、図３では図示を省略したが、撮像素子１では、アナログデジタル変換器１１が配置される領域の上であって、アナログデジタル変換器１１が配置される領域を横切る（アナログデジタル変換器１１が並ぶ）方向に電源配線及び接地配線が配置される。図３では、制御部１２の内部の回路として、ランプ信号生成回路１３、参照電圧生成回路１４、制御信号生成回路１５を示したが、他の回路を含むことも可能である。
【００１８】
ランプ信号生成回路１３は、所定のタイミングでランプ信号Ｓ１を出力する。参照電圧生成回路１４は、アナログデジタル変換器１１、ランプ信号生成回路１３等で利用される参照電圧信号Ｓ２を生成する。制御信号生成回路１５は、アナログデジタル変換器１１を制御するため動作制御信号Ｓ３及びランプ信号生成回路１３の動作を制御する制御信号を生成する。ランプ信号生成回路１３、参照電圧生成回路１４及び制御信号生成回路１５の詳細については後述する。
【００１９】
＜アナログデジタル変換器の構成の説明＞
続いて、アナログデジタル変換器１１の詳細について説明する。図４に実施の形態１にかかる撮像素子１のアナログデジタル変換器１１及び制御部１２のブロック図を示す。なお、図４で示した制御部１２は、実施の形態１にかかるアナログデジタル変換器１１の制御に関わる部分のみを示すものである。図４に示すように、アナログデジタル変換器１１は、増幅器ＯＰ、比較器ＣＭＰ、コンデンサＣ１〜Ｃ４、スイッチＳＷ１、ＳＷ２を有する。なお、図４に示したＰＧＡ（Programmable Gain Amplifier）ゲイン設定信号、ＡＤＣ（Analog to Digital Converter）サンプリングパルス信号、ＡＤＣオートゼロパルス信号は、動作制御信号Ｓ３に含まれる信号である。
【００２０】
増幅器ＯＰは、反転入力端子にコンデンサＣ１を介して画素信号が入力される。増幅器ＯＰの出力端子と出力端子との間にはコンデンサＣ２が設けられる。そして、増幅器ＯＰの正転入力端子には、参照電圧生成回路１４からＰＧＡ参照電圧が与えられる。コンデンサＣ１は、制御信号生成回路１５が出力するＰＧＡゲイン設定信号により容量値が決定される可変容量である。ここで、増幅器ＯＰ、コンデンサＣ１、Ｃ２は、プログラマブルゲインアンプとして機能する。このプログラマブルゲインアンプは、ＰＧＡゲイン設定信号によりコンデンサＣ１とコンデンサＣ２との容量比を変化させることで、画素信号の増幅率を可変する。
【００２１】
比較器ＣＭＰは、反転入力端子と接地配線との間にコンデンサＣ４が接続され、正転入力端子がスイッチＳＷ１を介して増幅器ＯＰの出力端子と接続される。比較器ＣＭＰの正転入力端子にはコンデンサＣ３の一端が接続される。コンデンサＣ３の他端にはランプ信号生成回路１３からランプ信号Ｓ１が入力される。また、比較器ＣＭＰの反転入力端子と出力端子との間にはスイッチＳＷ２が接続される。スイッチＳＷ１は、制御信号生成回路１５が出力するＡＤＣサンプリングパルス信号により開閉状態が制御される。スイッチＳＷ２はＡＤＣオートゼロパルス信号により開閉状態が制御される。また、アナログデジタル変換器１１は、比較器ＣＭＰの出力値に応じて基準クロックをカウントするカウンタを有する。この基準クロックは図示を省略した発振回路等が出力するものである。アナログデジタル変換器１１は、ランプ信号Ｓ１の信号レベルと画素信号の信号レベルとの大小関係が反転したことに応じてカウンタのカウント動作を停止して、停止時点でカウンタが出力するカウント値をデジタル値として出力する。
【００２２】
ここで、比較器ＣＭＰ、コンデンサＣ３、Ｃ４は、シングルスロープ積分型ＡＤ変換回路として機能する。シングルスロープ積分型ＡＤ変換回路は、比較器ＣＭＰの出力値をカウントするカウンタのカウント値と相関を有するランプ信号Ｓ１を参照基準電圧とする。そしてシングルスロープ積分型ＡＤ変換回路は、ランプ信号Ｓ１を比較器ＣＭＰに入力し、変換対象のアナログ信号とこのランプ信号Ｓ１とを比較し、両者が一致した時点でのカウント値を保持し、これをＡＤ変換結果として出力する。なお、図４に示す例では、コンデンサＣ３、Ｃ４にプログラマブルゲインアンプ側から入力される画素信号のアナログレベルを保持する。そして、実施の形態１にかかるシングルスロープ積分型ＡＤ変換回路では、コンデンサＣ３の他端に与えたランプ信号Ｓ１の電圧レベルを変化させながら２つのコンデンサに蓄積された電荷により生じた電圧の比較を行う。
【００２３】
アナログデジタル変換器１１では、アナログデジタル変換器の性能を最大限に利用し、かつ、量子化ノイズなどによるＳ／Ｎの低下を抑えるために、比較器ＣＭＰより前の段階において、変換対象の画素信号を比較器ＣＭＰのダイナミックレンジに最適なレベルに増幅するアナログゲイン制御が必要となっている。また、実施の形態１にかかる撮像素子１では、ランプ信号生成回路１３が出力するランプ信号Ｓ１の最大電圧及び傾きを変化させることで、画素信号の信号レベルに対してアナログデジタル変換器１１の分解能を変化させる。より具体的には、実施の形態１にかかる撮像素子１では、画素領域１０に配置される受光素子の露光時間に合わせて、ランプ信号Ｓ１の傾きを変化させることで、アナログデジタル変換器１１が出力するデジタル値のビット数を切り替える。例えば、実施の形態１にかかる撮像素子１では、撮影領域中の高輝度な部分を精細に撮影する短時間露光期間に出力するデジタル値のビット数を小さく（例えば、１１ビット）し、撮影領域中の低輝度な部分を精細に撮影する長時間露光期間に出力するビット数を大きく（例えば、１２ビット）する。
【００２４】
＜ランプ信号生成回路の構成の説明＞
そこで、ランプ信号生成回路１３を含む制御部１２の詳細な構成について以下で説明する。図５に実施の形態１にかかる制御部１２のブロック図を示す。図５に示す例では、制御部１２のうちランプ信号生成回路１３に関わる構成のみを示した。図５に示すように、ランプ信号生成回路１３は、ランプ波形制御回路２０、ランプ波形生成回路３０を有する。
【００２５】
ランプ波形制御回路２０には、制御信号生成回路１５が出力する露光時間切替パルスが与えられる。露光時間切替パルスは、画素領域に配置される受光素子が入射光を受ける露光時間の長さを示すものである。より具体的は、露光時間切替パルスは、受光素子の露光時間の長さに応じて論理レベルが切り替えられる。ランプ波形制御回路２０は、露光時間切替パルスが短時間露光期間を示す場合に用いられるランプ信号Ｓ１の傾きを設定する短時間露光傾き設定値と、露光時間切替パルスが長時間露光期間を示す場合に用いられるランプ信号Ｓ１の傾きの設定値であって、短時間露光傾き設定値よりも緩やかな傾きを示す長時間露光傾き設定値と、を記憶する。そして、ランプ波形制御回路２０は、露光時間切替パルスに応じて短時間露光傾き設定値と長時間露光傾き設定値とを切り替えて出力する。図５では、ランプ波形制御回路２０が出力する傾き設定値を傾き設定値ＳＬＰとした。
【００２６】
ランプ波形生成回路３０には、参照電圧生成回路１４が出力する参照電圧ＶＲＥＦ及び制御信号生成回路１５が出力する積分アンプオートゼロパルスＺＰ、オフセット印加期間パルスＯＳＰ、掃引期間パルスＳＷＰが与えられる。積分アンプオートゼロパルスＺＰは、ランプ波形生成回路３０内の積分アンプの出力をリセットするための信号である。オフセット印加期間パルスＯＳＰは、ランプ波形生成回路３０内の積分アンプの出力をオフセットレベルに調節するための期間を指定する信号である。掃引期間パルスＳＷＰは、ランプ波形生成回路３０がランプ信号Ｓ１を掃引する時間を指定する信号である。そして、ランプ波形生成回路３０は、ランプ波制御回路２０から出力される傾き設定値に応じた傾きを有するランプ信号Ｓ１を掃引期間パルスＳＷＰに応じて出力する。
【００２７】
ここで、掃引期間パルスＳＷＰは、制御信号生成回路１５が出力する。制御信号生成回路１５は、露光時間切替パルスが短時間露光期間を示す期間に出力する掃引期間パルスＳＷＰにより指定する掃引時間を、露光時間切替パルスが長時間露光期間を示す期間に出力する掃引期間パルスにより指定する掃引時間よりも短くする。そして、アナログデジタル変換器１１は、短時間露光期間に対応する第１のデジタル値と長時間露光期間に対応する第２のデジタル値と、を生成する。
【００２８】
続いて、ランプ波形制御回路２０の詳細について説明する。そこで、図６に実施の形態１にかかるランプ波形制御回路２０のブロック図を示す。図６に示すように、ランプ波形制御回路２０は、短時間露光傾き設定部２１、長時間露光傾き設定部２２、セレクタ２３、オフセット設定レジスタ２４を有する。
【００２９】
短時間露光傾き設定部２１は、短時間露光で取得される画像信号に対するアナログデジタル変換処理を行う際に用いられる短時間露光傾き設定値を出力する。実施の形態１にかかる撮像素子１では、短時間露光傾き設定部２１が第１の傾き設定レジスタを有し、第１の傾き設定レジスタに短時間露光傾き設定値が格納される。長時間露光傾き設定部２２は、長時間露光で取得される画像信号に対するアナログデジタル変換処理で用いられる長時間露光傾き設定値を出力する。実施の形態１にかかる撮像素子１では、長時間露光傾き設定部２２が第２の傾き設定レジスタを有し、第２の傾き設定レジスタに短時間露光傾き設定値が格納される。
【００３０】
セレクタ２３は、露光時間切り換えパルスの論理レベルに応じて短時間露光傾き設定値と長時間露光傾き設定値とのいずれか一方を選択して傾き設定値ＳＬＰとして出力する。オフセット設定レジスタ２４は、初期傾き期間の初期のランプ信号Ｓ１の電圧値を設定するオフセット設定値ＯＦＳを格納する。
【００３１】
なお、短時間露光傾き設定値、長時間露光傾き設定値及びオフセット設定値は、例えば、図１及び図２に示したカメラシステム制御回路のように、撮像素子１を制御する処理制御回路により与えられるものとする。
【００３２】
続いて、ランプ波形生成回路３０について説明する。そこで、図７に実施の形態１にかかるランプ波形生成回路３０のブロック図を示す。図７に示すように、実施の形態１にかかるランプ波形生成回路３０は、オフセット電流源３１、電流デジタルアナログ変換回路３２、波形切替回路３３、積分回路３４、バッファ回路３５を有する。
【００３３】
オフセット電流源３１は、オフセット設定値に応じて積分回路３４にオフセット電流を出力する。オフセット電流源３１は、カレントミラー回路のミラー比をオフセット設定値に応じて切り替えることでオフセット電流値を可変する。より具体的には、オフセット電流源３１は、電流源ＩＳｐ、ＰＭＯＳトランジスタＭＰｓ、ＭＰｄ、ＭＰ０〜ＭＰｋ（末尾のｋは整数であり、オフセット設定値のビット数と同じ値）、スイッチＳＷｐ００〜ＳＷｐ０ｋ、ＳＷｐ１０〜ＳＷｐ１ｋ（末尾のｋは整数であり、オフセット設定値のビット数と同じ値）を有する。
【００３４】
オフセット電流源３１は、ＰＭＯＳトランジスタＭＰｓがソース側トランジスタとなり、ＰＭＯＳトランジスタＭＰｄ、ＭＰ０〜ＭＰｎが枝側トランジスタとなるカレントミラー回路を有する。ＰＭＯＳトランジスタＭＰｓ、ＭＰｄ、ＭＰ０〜ＭＰｋは、ソースが電源配線に接続される。ＰＭＯＳトランジスタＭＰｓのドレインには、電流源ＩＳｐから基準電流が与えられる。ＰＭＯＳトランジスタＭＰｓ、ＭＰｄは、ゲートが共通接続される。また、ＰＭＯＳトランジスタＭＰｓのドレインは、ＰＭＯＳトランジスタＭＰｓのゲート及びＰＭＯＳトランジスタＭＰｄのゲートに接続される。ＰＭＯＳトランジスタＭＰ０〜ＭＰｋのゲートと電源配線との間にはスイッチＳＷｐ００〜ＳＷｐ０ｋが設けられる。また、ＰＭＯＳトランジスタＭＰ０〜ＭＰｋのゲートとＰＭＯＳトランジスタＭＰｓのゲートとの間にはスイッチＳＷｐ１０〜ＳＷｐ１ｋが設けられる。スイッチＳＷｐ００〜ＳＷｐ０ｋとスイッチＳＷｐ１０〜ＳＷｐ１ｋは、オフセット設定値の対応するビットの値に応じて開閉状態が制御される。また、スイッチＳＷｐ００〜ＳＷｐ０ｋとスイッチＳＷｐ１０〜ＳＷｐ１ｋは、オフセット設定値の対応するビットの値に基づき開閉状態が排他的になるように制御される。つまり、オフセット電流源３１は、オフセット設定値に応じてカレントミラー回路において出力電流を出力する枝側トランジスタの数が１〜ｋ＋１個のいずれかに制御され、２ｋ階調でオフセット電流の電流値を切り換えることができる。
【００３５】
なお、電流デジタルアナログ変換回路３２の出力電流の可変幅は、基準となる出力電流を１とした場合に、例えば、１／４倍から４倍の範囲等の一定の出力電流の変化範囲内で可変できるようにカレントミラー回路のミラー比を設定する。そして、２ｎ階調で電流デジタルアナログ変換回路３２の出力電流の可変できるように設定する。
【００３６】
電流デジタルアナログ変換回路３２は、セレクタ２９が出力した値に応じた大きさの出力電流を出力する。セレクタ２９から出力される設定値はｎビットの値であるため、電流デジタルアナログ変換回路３２は、２ｎ階調で出力電流の電流値を切り換えることができる。電流デジタルアナログ変換回路３２は、電流源ＩＳｎ、ＮＭＯＳトランジスタＭＮｓ、ＭＮｄ、ＭＮ０〜ＭＮｎ（末尾のｎは整数であり、セレクタ２９から出力される設定値のビット数と同じ値）、スイッチＳＷｎ００〜ＳＷｎ０ｎ、ＳＷｎ１０〜ＳＷｎ１ｎ（末尾のｎは整数であり、セレクタ２９から出力される設定値のビット数と同じ値）を有する。
【００３７】
電流デジタルアナログ変換回路３２は、ＮＭＯＳトランジスタＭＮｓがソース側トランジスタとなり、ＮＭＯＳトランジスタＭＮｄ、ＭＮ０〜ＭＮｎが枝側トランジスタとなるカレントミラー回路を有する。ＮＭＯＳトランジスタＭＮｓ、ＭＮｄ、ＭＮ０〜ＭＮｎは、ソースが設置配線に接続される。ＮＭＯＳトランジスタＭＮｓのドレインには、電流源ＩＳｎから基準電流が与えられる。ＮＭＯＳトランジスタＭＮｓ、ＭＮｄは、ゲートが共通接続される。また、ＮＭＯＳトランジスタＭＮｓのドレインは、ＮＭＯＳトランジスタＭＮｓのゲート及びＮＭＯＳトランジスタＭＮｄのゲートに接続される。ＮＭＯＳトランジスタＭＮ０〜ＭＮｎのゲートと設置配線との間にはスイッチＳＷｎ００〜ＳＷｎ０ｎが設けられる。また、ＮＭＯＳトランジスタＭＮ０〜ＭＮｎのゲートとＮＭＯＳトランジスタＭＮｓのゲートとの間にはスイッチＳＷｎ１０〜ＳＷｎ１ｎが設けられる。スイッチＳＷｎ００〜ＳＷｎ０ｎとスイッチＳＷｎ１０〜ＳＷｎ１ｎは、セレクタ２９が出力する設定値の対応するビットの値に応じて開閉状態が制御される。また、スイッチＳＷｎ００〜ＳＷｎ０ｎとスイッチＳＷｎ１０〜ＳＷｎ１ｎは、セレクタ２９が出力する設定値の対応するビットの値に基づき開閉状態が排他的になるように制御される。つまり、電流デジタルアナログ変換回路３２は、セレクタ２９が出力する設定値に応じてカレントミラー回路において出力電流を出力する枝側トランジスタの数が１〜ｎ＋１個のいずれかに制御され、２ｎ階調で出力電流の電流値を切り換えることができる。
【００３８】
波形切替回路３３は、積分回路３４にオフセット電流源３１が出力するオフセット電流を与えるか、電流デジタルアナログ変換回路３２が出力する出力電流を与えるかを切り換える。波形切替回路３３は、スイッチＳＷ３、ＳＷ４を有する。スイッチＳＷ３は、オフセット電流を積分回路３４側に流すか、参照電圧ＶＲＥＦが入力される側の端子に流すかを切り換える。スイッチＳＷ４は、出力電流を積分回路３４側に流すか、参照電圧ＶＲＥＦが入力される側の端子に流すかを切り換える。スイッチＳＷ３は、オフセット印加期間パルスＯＳＰにより経路の切り換えを行う。スイッチＳＷ４は、掃引期間パルスＳＷＰにより経路の切り換えを行う。なお、参照電圧ＶＲＥＦは、参照電圧生成回路１４から与えられるものである。また、オフセット印加期間パルスＯＳＰ及び掃引期間パルスＳＷＰは制御信号生成回路１５から与えられるものである。
【００３９】
積分回路３４は、出力電流を積分してランプ信号Ｓ１を出力する。また、積分回路３４は、オフセット電流が入力されるにおいては、当該オフセット電流を積分してランプ信号Ｓ１の電圧レベルをオフセットレベルとする。なお、積分回路３４が出力したランプ信号はバッファ回路３５を介してアナログデジタル変換器１１に与えられる。
【００４０】
積分回路３４は、増幅器ＯＰ１、コンデンサＣ５、スイッチＳＷ５を有する。増幅器ＯＰ１は、正転入力端子に参照電圧ＶＲＥＦが入力される。増幅器ＯＰ１は、非反転入力端子に波形切替回路３３を介してオフセット電流又は出力電流が入力される。増幅器ＯＰ１の反転入力端子と出力端子との間にはコンデンサＣ５とスイッチＳＷ５が並列接続となるように接続される。積分回路３４は、参照電圧ＶＲＥＦを基準電圧として、出力電流又はオフセット電流の積分値に基づき出力するランプ信号Ｓ１の電圧を変化させる。なお、スイッチＳＷ５は、制御信号生成回路１５から出力される積分アンプオートゼロパルスＺＰに基づき開閉状態が制御される。
【００４１】
＜ランプ信号生成回路の動作の説明＞
続いて、実施の形態１にかかるランプ信号生成回路の動作について説明する。そこで、図８に実施の形態１にかかるランプ信号生成回路の動作を示すタイミングチャートを示す。図８に示すように、実施の形態１にかかるランプ信号生成回路１３では、露光時間切替パルスが短時間露光期間を示すとき（例えば、論理レベルがハイレベルのとき）、傾き設定値ＳＬＰとして短時間露光傾き設定部２１に記憶されている短時間露光傾き設定値をランプ波形制御回路２０からランプ波形生成回路３０に与える。また、実施の形態１にかかるランプ信号生成回路１３では、露光時間切替パルスが長時間露光期間を示すとき（例えば、論理レベルがロウレベルのとき）、傾き設定値ＳＬＰとして長時間露光傾き設定部２２に記憶されている長時間露光傾き設定値をランプ波形制御回路２０からランプ波形生成回路３０に与える。
【００４２】
そして、ランプ波形生成回路３０は、積分アンプオートゼロパルスＺＰがハイレベルになると（タイミングＴ１０、Ｔ１３、Ｔ２０、Ｔ２３）、積分回路３４の出力をリセットする。ランプ波形生成回路３０は、オフセット印加期間パルスＯＳＰがハイレベルになると（タイミングＴ１１、Ｔ１４、Ｔ２１、Ｔ２４）、積分回路３４の出力を基準電圧レベルに設定する。そして、ランプ波形生成回路３０は、掃引期間パルスＳＷＰの論理レベルがハイレベルになる期間（タイミングＴ１２〜Ｔ１３、Ｔ１５〜Ｔ１６、Ｔ２２〜Ｔ２３、Ｔ２５〜Ｔ２６）にランプ信号Ｓ１の掃引を行う。図８に示す例では、掃引期間パルスＳＷＰがハイレベルとなる期間を２種類示した。掃引期間パルスＳＷＰがハイレベルとなるタイミングＴ１２〜Ｔ１３及びタイミングＴ２２〜Ｔ２３の期間は、アナログデジタル変換器１１が、ランプ波形生成回路３０が出力する基準電圧のレベルを判定するための期間であり、アナログデジタル変換器１１は画素信号のアナログデジタル変換処理は行わない。一方、掃引期間パルスＳＷＰがハイレベルとなるタイミングＴ１５〜Ｔ１６及びタイミングＴ２５〜Ｔ２６の期間は、アナログデジタル変換器１１が画素信号のアナログデジタル変換処理を行う。
【００４３】
そして、図８に示すように、制御信号生成回路１５は、露光時間切替パルスＳＷＰが短時間露光期間を示す期間に出力する掃引期間パルスにより指定する掃引時間（図８のＴＳ１）を、光時間切替パルスが長時間露光期間を示す期間に出力する掃引期間パルスＳＷＰにより指定する掃引時間（図８のＴＳ２）よりも短くする。これにより、ランプ信号生成回路１３が１画素行に対してランプ信号を出力する期間は、短時間露光期間の１画素行処理期間ＴＬ１が短時間露光期間の１画素行処理期間ＴＬ２よりも短くなる。
【００４４】
＜撮像素子における画像取得動作の説明＞
続いて、実施の形態１にかかる撮像素子１における画素信号を取得する際の動作について説明する。そこで、図９に実施の形態１にかかる撮像素子１における画素信号を取得する際のタイミングチャートを示す。図９に示すように、実施の形態１にかかる撮像素子１では、ブランキング期間Ｔｂｒ、露光期間Ｔｃｈ、読み出し期間Ｔｒｄの３つの異なる動作期間を経て１フレームの画像を取得する。ブランキング期間Ｔｂｒは、露光期間Ｔｃｈの長さを調節するとともに、画素の電荷をリセットするための期間である。露光期間Ｔｃｈは、画素を実際に入射光にさらしてその光量に応じた電荷を画素に蓄積する期間である。読み出し期間Ｔｒｄは、画素に蓄積された電荷の量を示す画素信号をアナログデジタル変換器１１に読み出す期間である。読み出し期間Ｔｒｄにおいてアナログデジタル変換器１１はアナログ値である画素信号をデジタル値である画像情報に変換する。また、図９に示すように、撮像素子１は、画素行に対して逐次処理を行うローリングシャッタ方式のため、例えば、アナログデジタル変換器１１から遠い行に対する処理が、アナログデジタル変換器１１に近い行に対する処理よりも遅いタイミングで行われる。そのため、縦軸に処理対象の画素行、横軸に時間をとった場合、各期間が平行四辺形の処理タイミングで表されるタイミングチャートとなる。
【００４５】
そして、実施の形態１にかかる撮像素子１では、高輝度部分の画像を鮮明に取得する短時間露光期間の読み出し期間Ｔｒｄのほうが、低輝度部分の画像を鮮明に取得する長時間露光期間の読み出し期間Ｔｒｄよりも短い。これは、ランプ信号生成回路１３及び制御信号生成回路１５がランプ信号Ｓ１の掃引を行う掃引期間が短時間露光期間と長時間露光期間で違うこと、及び、アナログデジタル変換器１１が出力するデジタル値のビット数が短時間露光期間と長時間露光期間で違うこと、に起因するものである。そして、この違いにより、実施の形態１にかかる撮像素子１では、短時間露光期間における１行目の画素の読み出し開始から最終行の画素の読み出しが完了するまでの期間が、短時間露光期間における１行目の画素の読み出し開始から最終行の画素の読み出しが完了するまでの期間よりも短くなる。これにより、図９に示す例では、読み出し期間を示す平行四辺形の傾きが、短時間露光期間の方が長時間露光期間よりも急峻になっている。
【００４６】
＜画像データの合成方法の説明＞
続いて、実施の形態１にかかる撮像素子１を用いて取得した画像の合成方法について説明する。上述したように、実施の形態１にかかる撮像素子１を用いて画像を取得した場合、高輝度側が鮮明な画像のデータ（例えば、第１のデジタル値）と、低輝度側が鮮明な画像のデータ（例えば、第２のデジタル値）と、の２つのデータが取得される。また、高輝度側が鮮明な画像のデータと低輝度側が鮮明な画像のデータは、画素を表す値のビット数が異なる。そのため、この２つの画像を合成する場合、工夫が必要になる。実施の形態１にかかる撮像素子１を用いて画像を出力する半導体装置（以下、単に半導体装置と称す）では、第２のデジタル値において画素のコードが切替点Ｘ以上になる画素のデータを第１のデジタル値の画像データに置き換える。そこで、実施の形態１にかかる半導体装置におけるデジタル値の合成処理を説明するフローチャートを図１０に示す。
【００４７】
図１０に示すように、実施の形態１にかかる半導体装置は、まず、２つの画像データのいずれを出力するかを切り替える出力コードを示す切替点Ｘを設定する（ステップＳ１）。なお、この切替点Ｘは、短時間露光期間と長時間露光期間のランプ信号Ｓ１の傾き毎に設定すればよく、ランプ信号Ｓ１の傾きが同じであれば、一度設定した値を繰り返し使うことができる。
【００４８】
続いて、実施の形態１にかかる半導体装置では、短時間露光期間の長さ及び長時間露光期間の長さを設定する（ステップＳ２）。ランプ信号Ｓ１の掃引幅（ランプ信号の電圧レベルの変動幅）は予め決められているため、この露光期間の長さが分かれば、ランプ信号Ｓ１の傾きは決定できる。次いで、実施の形態１にかかる半導体装置は、短時間露光期間に取得する画像データを出力する場合に第１のデジタル値に加算するオフセット値を算出する（ステップＳ１）。
【００４９】
その後、実施の形態１にかかる半導体装置は、短時間露光期間の露光及び画素値の読み出しを行い（ステップＳ４）、生成した第１のデジタル値（高輝度データ）を保持する（ステップＳ５）。次いで、実施の形態１にかかる半導体装置は、長時間露光期間の露光及び画素値の読み出しを行い、第２のデジタル値（低輝度データ）を生成する（ステップＳ６）。
【００５０】
そして、実施の形態１にかかる半導体装置は、低輝度データの出力コードが切替点Ｘよりも小さければ、アナログデジタル変換器１１が出力した低輝度データをそのまま出力する（ステップＳ７、Ｓ８）。一方、実施の形態１にかかる半導体装置は、低輝度データの出力コードが切替点Ｘ以上の値であれば、アナログデジタル変換器１１が出力した低輝度データに代えて高輝度データにオフセット値を加算したデータを出力する（ステップＳ７〜Ｓ１０）。実施の形態１にかかる半導体装置は、ステップＳ４〜Ｓ１０の処理を撮像動作の完了指示があるまで繰り返す（ステップＳ１１）。
【００５１】
図１０で説明した合成方法により出力される出力データの出力コードについて説明する。そこで、図１１に実施の形態１にかかる半導体装置におけるデジタル値の合成処理を説明するグラフを示す。図１１に示すように、実施の形態１にかかる半導体装置では、例えば、短時間露光の結果得られる高輝度データが１１ビットの分解能であり、長時間露光の結果得られる低輝度データが１２ビットの分解能を有する。そして、実施の形態１にかかる半導体装置では、低照度のデータとして低輝度データを利用し、低輝度データが切替点Ｘ以上となる場合、当該部分について高輝度データにオフセット値を加算したデータを用いる。
【００５２】
切替点Ｘの算出方法の一例は、高輝度データを出力コードが２０４８〜４０９６となる部分にシフトさせた直線と、低輝度データの直線とが交わる部分を計算により算出する方法がある。また、オフセット値の算出方法の一例は、切替点Ｘに対応する低輝度データの照度と同じ照度の高輝度データの出力コードと、切替点Ｘに対応する低輝度データの出力コードとの差として算出する方法を用いることができる。
【００５３】
＜半導体装置の実装形態の説明＞
ここで、実施の形態１にかかる半導体装置は、第１のデジタル値（例えば、高輝度データ）と第２のデジタル値（例えば、低輝度データ）とをデータ保持部で保持し、第１のデジタル値（例えば、高輝度データ）へのオフセット値の加算及び出力データを選択することにより行う画像合成をデータ演算部にて行う。このデータ保持部及びデータ演算部は、撮像素子内に内蔵することもできるが、別の半導体チップ上に設けることもできる。ここでは、撮像素子１を含む半導体装置の実装形態について以下で説明する。図１２に半導体装置の実装形態を説明する図を示す。
【００５４】
図１２に示す第１の実装形態は、撮像素子１が画素領域１０、アナログデジタル変換器１１（ＰＧＡ部及びＡＤ変換部）、データ保持部及びデータ演算部を有し、最終出力データを信号処理回路に出力する。第２の実装形態は、撮像素子１が画素領域１０、アナログデジタル変換器１１及びデータ保持部を有し、データ演算部を信号処理回路に設ける例である。第２の実装形態では、データ演算部がデータ保持部に記憶された第１のデジタル値及び第２のデジタル値をデータＤ２として読み出す。第３の実装形態は、撮像素子１が画素領域１０及びアナログデジタル変換器１１を有し、データ保持部及びデータ演算部を信号処理回路に設ける例である。第３の実装形態では、アナログデジタル変換器１１が生成した第１のデジタル値及び第２のデジタル値がデータＤ１としてデータ保持部に出力される。
【００５５】
＜撮像素子の効果の説明＞
上記説明より、実施の形態１にかかる撮像素子１では、高輝度データのデータ量（例えば、ビット数）を低輝度データに対して小さくすることで、高輝度な部分の鮮明度が高い高輝度データの読み出し時間を、低輝度な部分の鮮明度が高い低輝度データの読み出し時間よりも短縮することができる。これにより、実施の形態１にかかる撮像素子１は、明瞭度の高い輝度が異なる複数枚の画像データを要するＨＤＲ（ハイダイナミックレンジ）合成画像の生成を行う場合のデータ取得時間を短縮することができる。また、実施の形態１にかかる撮像素子１は、データ取得時間を短縮することでフレームレートを高めることができる。
【００５６】
また、実施の形態１にかかる撮像素子１では、生成されるデータの量を削減することができるため、データ保持部の容量を削減することができる。さらに、実施の形態１にかかる撮像素子１では、データの置き換えにより明瞭な部分が異なる画像データの合成を行うことができるため、データの合成にかかる演算量を削減することができる。
【００５７】
また、実施の形態１にかかる撮像素子１では、低輝度データと高輝度データとを別々に取得して合成することで、１回の露光よりも高いダイナミックレンジの画像データを生成することができる。また、実施の形態１にかかる撮像素子１を用いることで、固定されたフレームレート内であっても、短時間露光の期間を短くすることができるため、長時間露光の期間を長くして低輝度部分がより鮮明に認識可能な画像データを生成することができる。
【００５８】
また、実施の形態１にかかる撮像素子１では、ランプ信号の傾き設定値をレジスタに格納する設定値により設定できる。これにより、実施の形態１にかかる撮像素子１では、半導体プロセスに起因する半導体素子のバラツキによらず画像データの高画質化を実現することができる。また、ランプ信号の傾き設定値をレジスタに格納する設定値により設定できるため、実施の形態１にかかる撮像素子１は、高い再現性、拡張性、汎用性を確保することができる。
【００５９】
また、実施の形態１にかかる撮像素子１では、短時間露光に対する読み出し時間を短縮することで、短時間露光時の画素行間の位相ずれを縮小することができる。位相ずれが小さくなることで、実施の形態１にかかる撮像素子１では、フレーム内で行間の輝度に揺らぎが生じるフリッカを低減することができる。このフリッカの低減効果について以下で詳細に説明を行う。
【００６０】
＜フリッカ現象の説明＞
まず、フリッカ現象とは、蛍光灯の商用交流電源を電源とする光源に照らされた撮影対象に対してローリングシャッタ方式を採用した撮影方法で撮影を行う場合に問題となるものである。また、フリッカ現象は、１フレーム内の画素行ごとの輝度の揺らぎに起因して画像に横縞が発生するフリッカ（以下、線フリッカと称す）と、フレーム間の輝度の揺らぎに起因してフレーム全体の輝度が揺らぐフリッカ（以下、面フリッカと称す）と、がある。実施の形態１にかかる撮像素子１では、特に線フリッカに対して効果を奏する。
【００６１】
面フリッカは、フレームごとの画素信号の平均値の時間推移を取得して、フレーム間の平均値の揺らぎの周期成分を検出し、検出した周波数成分の逆相成分を元に補正処理を行うことで補正することが可能である。この処理は比較的少ない演算量で行うことができるため、容易に実現することができる。一方、線フリッカは、１フレーム内で輝度の揺らぎの周波数成分を検出して補正処理を行わなければならないため、補正処理に高い演算能力を要する。しかしながら、実施の形態１にかかる撮像素子１を用いることで補正処理を行うことなく線フリッカを低減することができる。
【００６２】
商用交流電源は、５０Ｈｚ又は６０Ｈｚの周波数を有する交流信号である。照明機器等は、この商用交流電源を全波整流した電源を直流電源に変換した電源に基づき点灯する。そのため、このような照明機器では、商用電源信号の周期の２倍の周期で明滅を繰り返す。例えば、５０Ｈｚの商用交流電源に基づき動作する照明機器は、１００Ｈｚ（１０ｍｓｅｃ）の周期で明滅を繰り返し、６０Ｈｚの商用交流電源に基づき動作する照明機器は、１２０Ｈｚ（８．３ｍｓｅｃ）の周期で明滅を繰り返す。
【００６３】
このような明滅が生じた場合における線フリッカの発生原因について説明する。そこで、図１３及び図１４に画像データにおける線フリッカを説明する図を示す。図１３は、１ラインの露光時間ＴＬを１０ｍｓｅｃとして、１フレームの露光時間ＴＦを２０ｍｓｅｃとしたものである。なお、図１３では、説明をわかりやすくするために、１フレームの露光時間ＴＦを１ラインの露光時間ＴＬの２倍としたが、１フレームの露光時間ＴＦは１ラインの露光時間の２倍に限られるものではない。図１３に示すように、明滅周期が１０ｍｓｅｃである場合には１ラインの露光時間ＴＬを１０ｍｓｅｃとすることで、すべてのラインが明滅周期の１周期分を露光できるため、全ラインの輝度に明滅周期に起因する揺らぎは発生しない。これにより、明滅周期が１０ｍｓｅｃである場合に１ラインの露光時間ＴＬを１０ｍｓｅｃとすることで、線フリッカの発生を防止することができる。一方、明滅周期が１０ｍｓｅｃである場合に１ラインの露光時間ＴＬを８．３ｍｓｅｃとすると、ライン間で受光する光量が異なるため、ライン間の輝度に明滅周期に起因する揺らぎが発生する。これにより、明滅周期が１０ｍｓｅｃである場合に１ラインの露光時間ＴＬを８．３ｍｓｅｃとすると、線フリッカが発生する。
【００６４】
図１４は、１ラインの露光時間ＴＬを８．３ｍｓｅｃとして、１フレームの露光時間ＴＦを１６．６ｍｓｅｃとしたものである。なお、図１４においても、説明をわかりやすくするために、１フレームの露光時間ＴＦを１ラインの露光時間ＴＬの２倍としたが、１フレームの露光時間ＴＦは１ラインの露光時間の２倍に限られるものではない。図１４に示すように、明滅周期が８．３ｍｓｅｃである場合に１ラインの露光時間ＴＬを１０ｍｓｅｃとすると、ライン間で受光する光量が異なるため、ライン間の輝度に明滅周期に起因する揺らぎが発生する。これにより、明滅周期が８．３ｍｓｅｃである場合に１ラインの露光時間ＴＬを１０ｍｓｅｃとすると、線フリッカが発生する。一方、明滅周期が８．３ｍｓｅｃである場合には１ラインの露光時間ＴＬを８．３ｍｓｅｃとすることで、すべてのラインが明滅周期の１周期分を露光できるため、全ラインの輝度に明滅周期に起因する揺らぎは発生しない。これにより、明滅周期が８．３ｍｓｅｃである場合に１ラインの露光時間ＴＬを８．３ｍｓｅｃとすることで、線フリッカの発生を防止することができる。
【００６５】
このように、露光時間を明滅周期の整数倍とすることで、フリッカの発生を抑制することができる。このライン間の輝度の揺らぎと露光時間との関係についてさらに詳細に説明する。そこで、図１５に画像データにおける画素行と受光量の揺らぎとの関係を説明するグラフを示す。図１５のグラフでは、横軸を画素行（画素ライン）の順番、縦軸を露光量Ｅとしたものである。また、図１５のグラフは、画素の行数を１０２４行、フレームレートを６０ｆｐｓと仮定したものである。受光量Ｅは（１）式で表される値を用いた。
【数１】
2017046259.tif 000003
なお、（１）式において、ｔｓｔａｒｔは露光開始時刻、ｔｅｎｄは露光終了時刻、ｆは商用交流電源の周波数である。露光量Ｅは、正弦波の絶対値での定積分であるが、その不定積分は０〜（１／２ｆ）の期間を単位とし、１／２ｆ以上は境界条件で連続的に接続する増加関数となる。この不定積分で、積分区間（ｔｓｔａｒｔとｔｅｎｄの区間）が定める時刻での積分値の差が露光量Ｅとして求まる。そして、画素行によってｔｓｔａｒｔとｔｅｎｄが異なるため、当該差異が露光量の差として現れる。また、ライン間の露光量の差が線フリッカとなる。
【００６６】
図１５では、電源周波数が５０Ｈｚである場合、露光時間が１０ｍｓｅｃである場合にライン間の露光量の差がなくなることがわかる。また、電源周波数が６０Ｈｚである場合、９ｍｓｅｃと８ｍｓｅｃの間でライン間の露光量の差がなくなることがわかる。具体的には、電源周波数が６０Ｈｚである場合においてライン間の露光量の差がなくなるのは、露光時間が８．３ｍｓｅｃのときである。また、図１５では、露光量Ｅが大きくなるほど露光量の揺らぎの幅が大きくなることがわかる。つまり、線フリッカは、輝度が高い画像ほど目立つことがわかる。
【００６７】
また、図１６に画像データにおける画素行と露光量の揺らぎとの関係を説明する別のグラフを示す。図１６では、フレームレートの差に起因する露光量Ｅの揺らぎの違いを説明する。なお、図１６では、電源周波数を５０Ｈｚに固定してフレームレートを変化させた。図１６に示すように、フレームレートが高くなると、１フレーム内の露光量の揺らぎの周期が長くなっていることがわかる。これは、フレームレートが高くなると、ライン間の位相ずれが小さくなるためである。１フレーム内の揺らぎの周期が長くなると、１フレーム内で発生する線フリッカの数が減るため、フレーム内の線フリッカが目立たなくなる。
【００６８】
＜フリッカ現象低減効果の説明＞
上記説明より、線フリッカは、輝度が高く、かつ、フレームレートが低い場合に目立つ傾向があることがわかる。これに対して、実施の形態１にかかる撮像素子１では、高輝度データを取得する際の画素信号の読み出し期間を短くすることができる。つまり、実施の形態１にかかる撮像素子１では、高輝度データを高いフレームレートで取得することができる。これにより、実施の形態１にかかる撮像素子１では、線フリッカを低減することができる。また、実施の形態１にかかる撮像素子１では、線フリッカの低減のための演算処理を特に必要としないため、連続的に画像を取得する動画撮影時においても線フリッカの発生を抑制することができる。
【００６９】
実施の形態２
実施の形態２では、画素信号の読み出しタイミングの別の例について説明する。そこで、実施の形態２にかかる半導体装置における画素信号を取得する際のタイミングチャートを図１７に示す。
【００７０】
図１７に示すように、実施の形態２にかかる半導体装置では、アナログデジタル変換器１１が、一方の露光期間に対応したデジタル値の生成を完了したことに応じて、他方の露光期間に対応したデジタル値の生成を開始する。具体的には、実施の形態２にかかる半導体装置では、アナログデジタル変換器１１が短時間露光に対応する画素信号の読み出しを完了した後にすぐに長時間露光に対応した画素信号の読み出しを行う。この読み出しタイミングの制御は、例えば、制御部１２内の制御信号生成回路１５が画素領域１０及びランプ信号生成回路１３に指示を与えることで行う。
【００７１】
上記説明より、実施の形態２にかかる画素信号の読み出しタイミングを適用することで、フレームレートをさらに高めることができる。例えば、短時間露光で得られた画素信号について全画素行分の画素信号の読み出しを行う時間が短時間露光期間の１／４に短縮した場合、短時間露光期間の３／４が画素信号の読み出しに利用されていない期間となる。実施の形態２にかかる半導体装置では、この読み出しに利用されていない期間を削減することができる。実施の形態２にかかる半導体装置を用いた場合、２回露光を行うために２フレーム期間が必要となるが、これを１．２５フレーム期間とすることができる。この場合、フレームレートは２／１．２５＝１．６（倍）に高速化することができる。
【００７２】
実施の形態３
実施の形態３では、露光期間を３回に増やした場合の撮像素子１の動作について説明する。なお、露光期間を３回に増やした場合、ランプ波形制御回路２０が短時間露光傾き設定値と長時間露光傾き設定値に加えて中時間露光傾き設定値を保持し、露光時間の長さに応じて出力する傾き設定値を切り替える。
【００７３】
図１８に実施の形態３にかかる半導体装置における画素信号を取得する際のタイミングチャートを示す。図１８に示すように、実施の形態３にかかる半導体装置は、実施の形態１にかかる半導体装置に比べて、短時間露光期間の前に中時間露光期間が追加される。そして、読み出し期間Ｔｒｄは、短時間露光期間、中時間露光期間、長時間露光期間の順で長く設定されている。つまり、実施の形態３にかかる半導体装置では、アナログデジタル変換器１１により生成されるデジタル値のビット数が短時間露光期間、中時間露光期間、長時間露光期間の順で多くなる。
【００７４】
このように３回露光を行うことで、実施の形態３にかかる半導体装置は、実施の形態１よりも広いダイナミックレンジの画像を取得することができる。このような３回露光を行った場合においても、中時間露光時と短時間露光時の少なくとも一方の読み出し時間短くする（又はアナログデジタル変換器１１が出力するデジタル値のビット数を小さく）することで、１フレーム分の画像を取得する時間の延長を避けることができる。なお、アナログデジタル変換器１１が出力するデジタル値のビット数は、中時間露光と長時間露光に対応するデジタル値で同じにするなど、半導体装置の仕様に応じて変更することもできる。
【００７５】
実施の形態４
実施の形態４では、１回のランプ信号Ｓ１の掃引期間中にランプ信号Ｓ１の傾きを少なくとも１回変更する例について説明する。つまり、実施の形態４にかかる半導体装置では、アナログデジタル変換器１１が、画素領域１０に格子状に配置される受光素子について行毎に画素信号を読み出して変換処理を行い、ランプ信号生成回路１３が、行毎にランプ信号Ｓ１の掃引を行い、１回の掃引期間中にランプ信号Ｓ１の傾きを少なくとも１回変更する。上記動作を行うために、実施の形態４にかかる半導体装置では、ランプ波形制御回路２０に代えてランプ波形制御回路２０ａを用いる。ランプ波制御回路２０ａは、短時間露光傾き設定値として、２以上の異なる傾きを示す２以上の傾き設定値を含み、かつ、長時間露光傾き設定値として、２以上の異なる傾きを示す２以上の傾き設定値を含む。そして、ランプ波形制御回路２０ａにおいて記憶される長時間露光傾き設定値に含まれる複数の傾き設定値の平均傾き値は、短時間露光傾き設定値に含まれる複数の傾き設定値の平均傾き値よりも小さい値に設定される。
【００７６】
そこで、実施の形態４にかかる半導体装置のランプ波制御回路のブロック図を図１９に示す。図１９に示すように、ランプ波形制御回路２０ａは、短時間露光傾き設定部２１ａ、長時間露光傾き設定部２２ａ、セレクタ２３、オフセット設定レジスタ２４、カウンタ２５を有する。そして、短時間露光傾き設定部２１ａは、短時間露光傾き設定値を３つ記憶し、ランプ信号Ｓ１の掃引開始からの時間があらかじめ設定した時間に達したことに応じて、出力する露光時間傾き設定値を切り替える。また、長時間露光傾き設定部２２ａも、長時間露光傾き設定値を３つ記憶し、ランプ信号Ｓ１の掃引開始からの時間があらかじめ設定した時間に達したことに応じて、出力する露光時間傾き設定値を切り替える。
【００７７】
短時間露光傾き設定部２１ａは、第１のタイミング設定レジスタ４１、第２のタイミング設定レジスタ４２、切替回路４３、短時間露光初期傾き設定レジスタ４４、第１の短時間露光傾き設定レジスタ４５、第２の短時間露光傾き設定レジスタ４６、セレクタ４７を有する。
【００７８】
第１のタイミング設定レジスタ４１は、ランプ信号Ｓ１の傾きを短時間露光初期傾き設定レジスタ４４に格納された短時間露光初期傾き設定値から第１の短時間露光傾き設定レジスタ４５に格納された第１の短時間露光傾き設定値に切り替えるタイミングを設定する第１のタイミング設定値を格納する。第２のタイミング設定レジスタ４２は、ランプ信号Ｓ１の傾きを第１の短時間露光傾き設定レジスタ４５に格納された第１の短時間露光傾き設定値から第２の短時間露光傾き設定レジスタ４６に格納された第２の短時間露光傾き設定値に切り替えるタイミングを設定する第２のタイミング設定値を格納する。
【００７９】
切替回路４３は、カウンタ２５が基準クロックをカウントして生成するカウント値と、第１のタイミング設定値及び第２のタイミング設定値とを比較する。そして、切替回路４３は、当該比較の結果に応じて、セレクタ４７が出力する傾き設定値を切り替える。
【００８０】
長時間露光傾き設定部２２ａは、第１のタイミング設定レジスタ５１、第２のタイミング設定レジスタ５２、切替回路５３、長時間露光初期傾き設定レジスタ５４、第１の長時間露光傾き設定レジスタ５５、第２の長時間露光傾き設定レジスタ５６、セレクタ５７を有する。
【００８１】
第１のタイミング設定レジスタ５１は、ランプ信号Ｓ１の傾きを長時間露光初期傾き設定レジスタ５４に格納された長時間露光初期傾き設定値から第１の長時間露光傾き設定レジスタ５５に格納された第１の長時間露光傾き設定値に切り替えるタイミングを設定する第１のタイミング設定値を格納する。第２のタイミング設定レジスタ５２は、ランプ信号Ｓ１の傾きを第１の長時間露光傾き設定レジスタ５５に格納された第１の長時間露光傾き設定値から第２の長時間露光傾き設定レジスタ５６に格納された第２の長時間露光傾き設定値に切り替えるタイミングを設定する第２のタイミング設定値を格納する。
【００８２】
切替回路５３は、カウンタ２５が基準クロックをカウントして生成するカウント値と、第１のタイミング設定値及び第２のタイミング設定値とを比較する。そして、切替回路５３は、当該比較の結果に応じて、セレクタ５７が出力する傾き設定値を切り替える。
【００８３】
続いて、実施の形態４にかかるランプ波形制御回路２０ａの動作について説明する。そこで、図２０に実施の形態４にかかる半導体装置のランプ信号生成回路の動作を説明するタイミングチャートを示す。なお、ランプ波形制御回路２０ａは、短時間露光期間の動作と長時間露光期間の動作とが実質的に同じであるため、図２０では、１つの短時間露光期間内でのランプ波形制御回路２０ａの動作を示した。
【００８４】
図２０に示すように、ランプ波形制御回路２０ａでは、例えば、カウンタ２５が第１分周クロックから第４分周クロックをカウント値として出力する。また、カウンタ２５は、掃引パルスＳＷＰが掃引期間を示す状態に切り替わったことに応じて基準クロックのカウントを開始する（タイミングＴ３）。そして、カウント値が第１のタイミング設定値に達すると、切替回路４３内で第１変更トリガ信号がハイレベルとなり、選択信号Ｓ１１がロウレベルからハイレベルに切り替えられる（タイミングＴ４）。これにより、ランプ信号Ｓ１の傾きが短時間露光初期傾き設定値に応じた傾きから第１の短時間露光傾き設定値に応じた傾きに切り替わる。
【００８５】
続いて、カウント値が第２のタイミング設定値に達すると、切替回路４３内で第２変更トリガ信号がハイレベルとなり、選択信号Ｓ１２がロウレベルからハイレベルに切り替えられる（タイミングＴ５）。これにより、ランプ信号Ｓ１の傾きが第１の短時間露光傾き設定値に応じた傾きから第２の短時間露光傾き設定値に応じた傾きに切り替わる。
【００８６】
続いて、実施の形態４にかかる半導体装置のランプ信号生成回路２０ａにおける露光時間の違いによるランプ信号の違いを説明するタイミングチャートを図２１に示す。図２１に示すように、実施の形態４にかかる半導体装置においても、掃引期間パルスＳＷＰがランプ信号Ｓ１の掃引期間を示す長さは、短時間露光期間の方が長時間露光期間よりも短い。そして、実施の形態４にかかる半導体装置では、各掃引期間内でランプ信号Ｓ１の傾きが複数回切り替えられる。このようなランプ信号Ｓ１の傾き変更制御を行うことで、合成後に得られる画像データの明瞭度を高めることができる。
【００８７】
そこで、実施の形態４にかかる半導体装置におけるデジタル値の合成処理を説明するグラフを図２２に示す。図２２に示すように、実施の形態４にかかる半導体装置では、高輝度データと低輝度データとにおいて、最終的に他方のデータに置き換えられる部分に用いられる出力コードを少なくし、最終データに反映される出力コードに用いられる出力コードを増やすことができる。
【００８８】
上記説明より、実施の形態４にかかる半導体装置では、ランプ信号Ｓ１の傾きを掃引期間の途中で変更することで最終データに反映される出力コードに対応する輝度範囲をより高精細化することができる。これにより、実施の形態４にかかる半導体装置では、実施の形態１にかかる半導体装置よりも明瞭度の高い画像を得ることができる。
【００８９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【００９０】
１  撮像素子
１０  画素領域
１１  アナログデジタル変換器
１２  制御部
１３  ランプ信号生成回路
１４  参照電圧生成回路
１５  制御信号生成回路
２０、２０ａ  ランプ波形制御回路
２１、２１ａ  短時間露光傾き設定部
２２、２２ａ  長時間露光傾き設定部
２３  セレクタ
２４  オフセット設定レジスタ
２５  カウンタ
３０  ランプ波形生成回路
３１  オフセット電流源
３２  電流デジタルアナログ変換回路
３３  波形切替回路
３４  積分回路
３５  バッファ回路
４１  第１のタイミング設定レジスタ
４２  第２のタイミング設定レジスタ
４３  切替回路
４４  短時間露光初期傾き設定レジスタ
４５  第１の短時間露光傾き設定レジスタ
４６  第２の短時間露光傾き設定レジスタ
４７  セレクタ
５１  第１のタイミング設定レジスタ
５２  第２のタイミング設定レジスタ
５３  切替回路
５４  長時間露光初期傾き設定レジスタ
５５  第１の長時間露光傾き設定レジスタ
５６  第２の長時間露光傾き設定レジスタ
５７  セレクタ
【図１】
2017046259.tif 000004
【図２】
2017046259.tif 000005
【図３】
2017046259.tif 000006
【図４】
2017046259.tif 000007
【図５】
2017046259.tif 000008
【図６】
2017046259.tif 000009
【図７】
2017046259.tif 000010
【図８】
2017046259.tif 000011
【図９】
2017046259.tif 000012
【図１０】
2017046259.tif 000013
【図１１】
2017046259.tif 000014
【図１２】
2017046259.tif 000015
【図１３】
2017046259.tif 000016
【図１４】
2017046259.tif 000017
【図１５】
2017046259.tif 000018
【図１６】
2017046259.tif 000019
【図１７】
2017046259.tif 000020
【図１８】
2017046259.tif 000021
【図１９】
2017046259.tif 000022
【図２０】
2017046259.tif 000023
【図２１】
2017046259.tif 000024
【図２２】
2017046259.tif 000025