(57)【要約】      （修正有）【課題】製造コストの増大を抑えることが可能なリレー回路を提供する。【解決手段】電流路を遮断するリレー回路１は、互いに並列接続される第１のリレー（機械式リレー）２２及び第２のリレー（半導体リレー）２１を有する遮断部２と、遮断部の動作を制御する制御部３とを備える。制御部は、電流路の遮断時、第１のリレーをオフからオンにした後、第２のリレーをオンからオフにし、その後、第１のリレーをオンからオフにする。制御部は、電流路の遮断時、半導体リレーの温度又は半導体リレーに流れる電流により機械式リレーをオンにする必要がないと判断すると、機械式リレーをオフにしたまま、半導体リレーをオンからオフにする。【選択図】図１
2017046564.tif 000002
【特許請求の範囲】
【請求項１】
電流路を遮断するリレー回路であって、
互いに並列接続される第１のリレー及び第２のリレーを有する遮断部と、
前記遮断部の動作を制御する制御部と、
を備え、
前記制御部は、前記電流路の遮断時、前記第１のリレーをオフからオンにした後、前記第２のリレーをオンからオフにし、その後、前記第１のリレーをオンからオフにする
ことを特徴とするリレー回路。
【請求項２】
請求項１に記載のリレー回路であって、
前記第１のリレーは、機械式リレーを有し、
前記第２のリレーは、半導体リレーを有する
ことを特徴とするリレー回路。
【請求項３】
請求項２に記載のリレー回路であって、
前記制御部は、前記電流路の遮断時、前記半導体リレーの温度または前記半導体リレーに流れる電流により前記機械式リレーをオンにする必要がないと判断すると、前記機械式リレーをオフにしたまま、前記半導体リレーをオンからオフにする
ことを特徴とするリレー回路。
【請求項４】
請求項１〜３の何れか１項に記載のリレー回路であって、
前記遮断部は、互いに並列接続される電池にそれぞれ直列接続されている
ことを特徴とするリレー回路。
【請求項５】
請求項１に記載のリレー回路であって、
前記第１のリレーは、第１の半導体リレーを有し、
前記第２のリレーは、第２の半導体リレーを有する
ことを特徴とするリレー回路。
【請求項６】
請求項５に記載のリレー回路であって、
前記第２の半導体リレーがオンからオフになり、前記第１の半導体リレーのドレイン端子とソース端子との間にかかる電圧が閾値を超えると、前記第１の半導体リレーをオフからオンにさせる駆動回路を備える
ことを特徴とするリレー回路。
【請求項７】
請求項５または請求項６に記載のリレー回路であって、
前記第１の半導体リレーは、互いに直列接続される充電用半導体素子及び放電用半導体素子を有する
ことを特徴とするリレー回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流路を遮断するリレー回路に関する。
【背景技術】
【０００２】
リレー回路として、例えば、互いに並列接続される複数の半導体リレーで構成されるものがある。
しかしながら、互いに並列接続される複数の半導体リレーで構成されるリレー回路は、電流路の遮断時、各半導体リレーのターンオフのタイミングがずれることで、最後にターンオフする半導体リレーに電流が集中して流れ、その半導体リレーが破壊されてしまうおそれがある。
【０００３】
そこで、遮断可能電流（定格電流）が大きい高価な半導体リレーを使用してリレー回路を構成することが考えられる。
関連する技術として、特許文献１〜３がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−０１２７１１号公報
【特許文献２】特開２０１５−１００１９５号公報
【特許文献３】特開２０１０−２５２５６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、遮断可能電流が大きい高価な半導体リレーを使用してリレー回路を構成する場合は、リレー回路の製造コストが増大してしまうという懸念がある。
本発明の一側面に係る目的は、製造コストの増大を抑えることが可能なリレー回路を提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る一つの形態であるリレー回路は、電流路を遮断するリレー回路であって、互いに並列接続される第１のリレー及び第２のリレーを有する遮断部と、遮断部の動作を制御する制御部とを備える。制御部は、電流路の遮断時、第１のリレーをオフからオンにした後、第２のリレーをオンからオフにし、その後、第１のリレーをオンからオフにする。
【発明の効果】
【０００７】
本発明によれば、電流路を遮断するリレー回路の製造コストの増大を抑えることができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態のリレー回路の一例を示す図である。
【図２】第１実施形態の制御部の動作の一例を示すフローチャートである。
【図３】リレー回路の消費電流の変化の一例を示す図である。
【図４】第２実施形態のリレー回路の一例を示す図である。
【図５】第２実施形態の制御部の動作の一例を示すフローチャートである。
【図６】第３実施形態のリレー回路の一例を示す図である。
【図７】第３実施形態の制御部の動作の一例を示すフローチャートである。
【図８】第３実施形態のリレー回路の変形例（その１）を示す図である。
【図９】第３実施形態のリレー回路の変形例（その２）を示す図である。
【発明を実施するための形態】
【０００９】
以下図面に基づいて実施形態について詳細を説明する。
＜第１実施形態＞
図１は、第１実施形態のリレー回路の一例を示す図である。
【００１０】
図１に示す２つの電池モジュールＢは、互いに並列接続されている。また、各電池モジュールＢは、それぞれ、直列接続される２つの電池（例えば、リチウムイオン電池）により構成されている。なお、各電池モジュールＢは、それぞれ、１つの電池、または、直列接続される３つ以上の電池により構成されてもよい。また、電池モジュールＢの並列接続数は１または３以上でもよい。また、電池モジュールＢを備える電池パックを、電動フォークリフトやハイブリッド車などの車両に搭載し、電池パックから走行用モータなどの負荷へ電力を供給したり、外部充電器から電池パックへ供給される電力により電池モジュールＢを充電したりしてもよい。
【００１１】
図１に示すリレー回路１は、２つの遮断部２と、２つの制御部３とを備える。
各遮断部２は、それぞれ、対応する電池モジュールＢに直列接続されている。図１に示す例では、各遮断部２は、それぞれ、電池モジュールＢのマイナス端子とマイナス側接続点Ｐｎとの間の電流路Ｌｎに設けられ、その電流路Ｌｎを遮断または導通する。なお、各遮断部２は、それぞれ、電池モジュールＢのプラス端子とプラス側接続点Ｐｐとの間の電流路Ｌｐに設けられ、その電流路Ｌｐを遮断または導通してもよい。
【００１２】
また、各遮断部２は、それぞれ、互いに並列接続される半導体リレー２１（第２のリレー）及び機械式リレー２２（第１のリレー）を有する。
半導体リレー２１は、直列接続される２つのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）により構成され、機械式リレー２２は、コイル及び接点により構成されている。すなわち、半導体リレー２１の一方のＭＯＳＦＥＴのドレイン端子及び機械式リレー２２の接点の一方の端子は電池モジュールＢのマイナス端子に接続され、一方のＭＯＳＦＥＴのソース端子は他方のＭＯＳＦＥＴのソース端子に接続され、他方のＭＯＳＦＥＴのドレイン端子及び機械式リレー２２の接点の他方の端子はマイナス側接続点Ｐｎに接続されている。なお、半導体リレー２１は、ドレイン端子を共通接続した２つのＭＯＳＦＥＴや、１または３以上のＭＯＳＦＥＴにより構成されてもよい。
【００１３】
半導体リレー２１がオンからオフになるとともに（半導体リレー２１の２つのＭＯＳＦＥＴがオンからオフになるとともに）、機械式リレー２２がオンからオフになると（機械式リレー２２のコイルに電流が流れなくなり接点が開状態になると）、電流路Ｌｎが遮断される。
【００１４】
また、半導体リレー２１及び機械式リレー２２のうちの少なくとも１つがオフからオンになると（半導体リレー２１の２つのＭＯＳＦＥＴがオフからオンになる、及び／または、機械式リレー２２のコイルに電流が流れて接点が閉状態になると）、電流路Ｌｎが導通される。
【００１５】
各制御部３は、それぞれ、対応する遮断部２の動作を制御する。なお、各制御部３は、例えば、ＣＰＵ（Central Processing Unit）、マルチコアＣＰＵ、プログラマブルなデバイス（ＦＰＧＡ（Field Programmable Gate Array）やＰＬＤ（Programmable Logic Device）など）により構成される。
【００１６】
図２は、制御部３の動作の一例を示すフローチャートである。なお、制御部３は、図２に示す動作の実行前において、半導体リレー２１及び機械式リレー２２をそれぞれオフにしている。
【００１７】
まず、制御部３は、機械式リレー２２をオフにしたまま、半導体リレー２１をオフからオンにする（Ｓ２１）。例えば、制御部３は、リレー回路１の電源が入ると、または、外部から送られてくる電池モジュールＢの使用開始指示または充電開始指示を受け取ると、機械式リレー２２をオフにしたまま、半導体リレー２１をオフからオンにする。
【００１８】
次に、制御部３は、電流路Ｌｎを遮断する必要がないと判断しているとき（Ｓ２２：Ｎｏ）、機械式リレー２２をオフにしたまま、半導体リレー２１をオンにする状態を維持する（Ｓ２１）。
【００１９】
また、制御部３は、電流路Ｌｎを遮断する必要があると判断すると（Ｓ２２：Ｙｅｓ）、半導体リレー２１をオンにしたまま、機械式リレー２２をオフからオンにした後（Ｓ２３）、機械式リレー２２をオンにしたまま、半導体リレー２１をオンからオフにし（Ｓ２４）、その後、半導体リレー２１をオフにしたまま、機械式リレー２２をオンからオフにする（Ｓ２５）。すると、例えば、図３に示すように、半導体リレー２１をオンにしたまま、機械式リレー２２をオフからオンにしたタイミングｔ１において、リレー回路１の消費電流がＩ１からＩ３に増加する。次に、機械式リレー２２をオンにしたまま、半導体リレー２１をオンからオフにしたタイミングｔ２において、リレー回路１の消費電流がＩ３からＩ２に減少する。そして、半導体リレー２１をオフにしたまま、機械式リレー２２をオンからオフにしたタイミングｔ３において、リレー回路１の消費電流がＩ２からＩ０に減少する。なお、Ｉ３＞Ｉ２＞Ｉ１＞Ｉ０とする。また、ｔ１〜ｔ３の期間は、その他のｔ１以前の期間やｔ３以降の期間に比べて、非常に短い期間とする。そのため、電流路Ｌｎの遮断時、第１実施形態のリレー回路１のように、ｔ２以前の期間において半導体リレー２１をオンにし、ｔ１〜ｔ３の期間において機械式リレー２２をオンにする場合、機械式リレーのみで構成された従来のリレー回路のように、ｔ１以前の期間において機械式リレーをオンにし、ｔ１以降の期間において機械式リレーをオフにする場合に比べて、消費電流の平均値を小さくすることができる。
【００２０】
なお、各制御部３は、それぞれ、少なくとも１つの電池モジュールＢに異常（過電流異常や過電圧異常など）が発生した旨を示す異常信号を、リレー回路１全体を制御する制御部から受け取ると、電流路Ｌｎを遮断する必要があると判断してもよい。また、このように構成する場合、各制御部３が異常信号を受け取るタイミングを互いにずらし、異常信号を最後に受け取る制御部３のみ図２に示すＳ２３〜Ｓ２５を実行し、それ以外の制御部３において機械式リレー２２を一旦オンさせずに、半導体リレー２１をオンからオフにさせるように構成してもよい。
【００２１】
また、電池モジュールＢに異常が発生すると、その電池モジュールＢに対応する制御部３が、電流路Ｌｎを遮断する必要があると判断するとともに、異常信号を他の制御部３に送るように構成してもよい。このように構成する場合、他の制御部３は、異常信号を受け取ると、電流路Ｌｎを遮断する必要があると判断する。
【００２２】
このように、第１実施形態のリレー回路１では、電流路Ｌｎを遮断する必要がないと判断しているとき（通常時（定常状態時））、半導体リレー２１のみをオンにし、電流路Ｌｎを遮断する必要があると判断すると（電流路Ｌｎの遮断時）、機械式リレー２２を一旦オンにした後、半導体リレー２１をオフにし、その後、機械式リレー２２をオフにしている。これにより、機械式リレー２２に流れる電流に比べて、半導体リレー２１に流れる電流を小さくすることができるため、半導体リレー２１として、定格電流が小さい安価な半導体リレー（半導体素子）を使用することができる。従って、第１実施形態のリレー回路１によれば、定格電流が大きい高価な半導体リレーや機械式リレーのみでリレー回路１を構成する場合に比べて、リレー回路１の製造コストを抑えることができる。
【００２３】
また、第１実施形態のリレー回路１では、電流路Ｌｎを遮断する必要がないと判断しているとき（通常時（定常状態時））、機械式リレー２２よりも消費電流が小さい半導体リレー２１のみをオンにしているため、通常時（定常状態時）のリレー回路１の消費電流を低減することができる。
【００２４】
また、第１実施形態のリレー回路１では、電流路Ｌｎを遮断する必要があると判断すると（電流路Ｌｎの遮断時）、機械式リレー２２を一旦オンにした後、半導体リレー２１をオフにし、その後、機械式リレー２２をオフにしているため、電流路Ｌｎの遮断時に外部充電器から電池モジュールＢへ大きな電流が流れたり、遮断部２の動作遅延による各電流路Ｌｎの遮断タイミングのずれなどにより、ある電流路Ｌｎに集中的に電流が流れても、その電流を半導体リレー２１と機械式リレー２２とにより分散させることができ、半導体リレー２１が破壊されることを防止することができる。このように、第１実施形態のリレー回路１では、機械式リレー２２を備えているため、リレー回路１の遮断可能電流を大きくすることができ、リレー回路１を破壊させることなく大電流が流れる電流路Ｌｎを遮断することができる。
＜第２実施形態＞
図４は、第２実施形態のリレー回路１の一例を示す図である。なお、図１に示すリレー回路１と同様の構成には同じ符号を付し、その説明を省略する。
【００２５】
図４に示すリレー回路１は、２つの遮断部２と、２つの制御部３と、２つの温度検出部４と、２つの電流検出部５とを備える。なお、遮断部２、制御部３、温度検出部４、及び電流検出部５のそれぞれの数は２つに限定されない。
【００２６】
各温度検出部４は、それぞれ、サーミスタなどにより構成され、対応する遮断部２の半導体リレー２１の温度または周囲温度を検出する。
各電流検出部５は、それぞれ、カレントトランスやホール素子などにより構成され、対応する遮断部２の半導体リレー２１に流れる電流を検出する。
【００２７】
各制御部３は、それぞれ、対応する温度検出部４により検出される温度Ｔを示す信号や対応する電流検出部５により検出される電流Ｉを示す信号を用いて、対応する遮断部２の動作を制御する。
【００２８】
図５は、制御部３の動作の一例を示すフローチャートである。なお、制御部３は、図５に示す動作の実行前において、半導体リレー２１及び機械式リレー２２をオフにしている。また、図５に示すＳ５１〜Ｓ５２は、図２に示すＳ２１〜Ｓ２２と同様とし、図５に示すＳ５４〜Ｓ５６は、図２に示すＳ２３〜Ｓ２５と同様とする。
【００２９】
まず、制御部３は、機械式リレー２２をオフにしたまま、半導体リレー２１をオフからオンにする（Ｓ５１）。
次に、制御部３は、電流路Ｌｎを遮断する必要がないと判断しているとき（Ｓ５２：Ｎｏ）、機械式リレー２２をオフにしたまま、半導体リレー２１をオンにする状態を維持する（Ｓ５１）。
【００３０】
また、制御部３は、電流路Ｌｎを遮断する必要があると判断し（Ｓ５２：Ｙｅｓ）、温度Ｔが閾値Ｔｔｈ以上である、または、電流Ｉが閾値Ｉｔｈ以上であると判断すると（Ｓ５３：Ｙｅｓ）、半導体リレー２１をオンにしたまま、機械式リレー２２をオフからオンにした後（Ｓ５４）、機械式リレー２２をオンにしたまま、半導体リレー２１をオンからオフにし（Ｓ５５）、その後、半導体リレー２１をオフにしたまま、機械式リレー２２をオンからオフにする（Ｓ５６）。
【００３１】
また、制御部３は、電流路Ｌｎを遮断する必要があると判断し（Ｓ５２：Ｙｅｓ）、温度Ｔが閾値Ｔｔｈ以上でなく、かつ、電流Ｉが閾値Ｉｔｈ以上でないと判断すると（Ｓ５３：Ｎｏ）、すなわち、半導体リレー２１の温度や周辺温度及び半導体リレー２１に流れる電流が、機械式リレー２２をオフにしたまま半導体リレー２１をオンからオフにすることで電流路Ｌｎを遮断しても半導体リレー２１が破壊されないときの半導体リレー２１の温度や周辺温度及び半導体リレー２１に流れる電流に相当し、機械式リレー２２をオンにする必要がないと判断すると、機械式リレー２２をオフにしたまま、半導体リレー２１をオンからオフにする（Ｓ５７）。
【００３２】
このように、第２実施形態のリレー回路１では、第１実施形態のリレー回路１と同様に、電流路Ｌｎを遮断する必要がないと判断しているとき（通常時（定常状態時））、半導体リレー２１のみをオンにし、電流路Ｌｎを遮断する必要があると判断すると（電流路Ｌｎの遮断時）、機械式リレー２２を一旦オンにした後、半導体リレー２１をオフにし、その後、機械式リレー２２をオフにしている。これにより、機械式リレー２２に流れる電流に比べて、半導体リレー２１に流れる電流を小さくすることができるため、半導体リレー２１として、定格電流が小さい安価な半導体リレー（半導体素子）を使用することができる。従って、第２実施形態のリレー回路１によれば、定格電流が大きい高価な半導体リレーや機械式リレーのみでリレー回路１を構成する場合に比べて、リレー回路１の製造コストを抑えることができる。
【００３３】
また、第２実施形態のリレー回路１では、第１実施形態のリレー回路１と同様に、電流路Ｌｎを遮断する必要がないと判断しているとき（通常時（定常状態時））、機械式リレー２２よりも消費電流が小さい半導体リレー２１のみをオンにしているため、通常時（定常状態時）のリレー回路１の消費電流を低減することができる。
【００３４】
また、第２実施形態のリレー回路１では、電流路Ｌｎを遮断する必要があると判断し（電流路Ｌｎの遮断時）、温度Ｔが閾値Ｔｔｈ以上である、または、電流Ｉが閾値Ｉｔｈ以上であると判断すると、第１実施形態のリレー回路１と同様に、機械式リレー２２を一旦オンにした後、半導体リレー２１をオフにし、その後、機械式リレー２２をオフにしているため、電流路Ｌｎの遮断時に外部充電器から電池モジュールＢへ大きな電流が流れたり、遮断部２の動作遅延による各電流路Ｌｎの遮断タイミングのずれなどにより、ある電流路Ｌｎに集中的に電流が流れても、その電流を半導体リレー２１と機械式リレー２２とにより分散させることができ、半導体リレー２１が破壊されることを防止することができる。このように、第２実施形態のリレー回路１においても、機械式リレー２２を備えているため、リレー回路１の遮断可能電流を大きくすることができ、リレー回路１を破壊させることなく大電流が流れる電流路Ｌｎを遮断することができる。
【００３５】
また、第２実施形態のリレー回路１では、電流路Ｌｎを遮断する必要があると判断し（電流路Ｌｎの遮断時）、機械式リレー２２をオンにする必要がないと判断すると、機械式リレー２２を一旦オンさせずに、半導体リレー２１をオフにしているため、リレー回路１の消費電流をさらに低減することができる。
＜第３実施形態＞
図６は、第３実施形態のリレー回路１の一例を示す図である。なお、図１に示すリレー回路１と同様の構成には同じ符号を付し、その説明を省略する。
【００３６】
図６に示すリレー回路１は、２つの遮断部６１と、２つの制御部６２とを備える。なお、遮断部６１及び制御部６２のそれぞれの数は２つに限定されない。
各遮断部６１は、それぞれ、第１の半導体リレー６１１（第１のリレー）と、第２の半導体リレー６１２（第２のリレー）とを有する。第１の半導体リレー６１１と第２の半導体リレー６１２は、互いに並列接続されている。
【００３７】
第１の半導体リレー６１１は、ＭＯＳＦＥＴ６１１ｃ（充電用半導体素子）と、ＭＯＳＦＥＴ６１１ｄ（放電用半導体素子）と、２つのツェナーダイオードＺＤｃ、ＺＤｄ（駆動回路）とを有する。ＭＯＳＦＥＴ６１１ｃ及びＭＯＳＦＥＴ６１１ｄは、互いに直列接続されている。また、ＭＯＳＦＥＴ６１１ｃ及びＭＯＳＦＥＴ６１１ｄは、同時にオン、オフするものとする。
【００３８】
第２の半導体リレー６１２は、ＭＯＳＦＥＴ６１２ｃ（充電用半導体素子）と、ＭＯＳＦＥＴ６１２ｄ（放電用半導体素子）とを有する。ＭＯＳＦＥＴ６１２ｃ及びＭＯＳＦＥＴ６１２ｄは、互いに直列接続されている。また、ＭＯＳＦＥＴ６１２ｃ及びＭＯＳＦＥＴ６１２ｄは、同時にオン、オフするものとする。
【００３９】
すなわち、ＭＯＳＦＥＴ６１１ｃのドレイン端子とＭＯＳＦＥＴ６１２ｃのドレイン端子との接続点は電池モジュールＢのマイナス端子に接続されている。ＭＯＳＦＥＴ６１１ｃのソース端子はＭＯＳＦＥＴ６１１ｄのソース端子に接続され、ＭＯＳＦＥＴ６１２ｃのソース端子はＭＯＳＦＥＴ６１２ｄのソース端子に接続されている。ＭＯＳＦＥＴ６１１ｄのドレイン端子とＭＯＳＦＥＴ６１２ｄのドレイン端子との接続点はマイナス側接続点Ｐｎに接続されている。ツェナーダイオードＺＤｃのカソード端子はＭＯＳＦＥＴ６１１ｃのドレイン端子に接続され、ツェナーダイオードＺＤｃのアノード端子はＭＯＳＦＥＴ６１１ｃのゲート端子に接続されている。ツェナーダイオードＺＤｄのカソード端子はＭＯＳＦＥＴ６１１ｄのドレイン端子に接続され、ツェナーダイオードＺＤｄのアノード端子はＭＯＳＦＥＴ６１１ｄのゲート端子に接続されている。
【００４０】
第１の半導体リレー６１１がオンからオフになるとともに（ＭＯＳＦＥＴ６１１ｃ、６１１ｄがそれぞれオンからオフになるとともに）、第２の半導体リレー６１２がオンからオフになると（ＭＯＳＦＥＴ６１２ｃ、６１２ｄがそれぞれオンからオフになると）、対応する電流路Ｌｎが遮断される。
【００４１】
また、第１の半導体リレー６１１及び第２の半導体リレー６１２のうちの少なくとも１つがオフからオンになると（ＭＯＳＦＥＴ６１１ｃ、６１１ｄがそれぞれオフからオンになると、及び／または、ＭＯＳＦＥＴ６１２ｃ、６１２ｄがそれぞれオフからオンになると）、対応する電流路Ｌｎが導通される。
【００４２】
各制御部６２は、それぞれ、例えば、ＣＰＵ、マルチコアＣＰＵ、プログラマブルなデバイスにより構成され、対応する遮断部６１の動作を制御する。
図７は、制御部６２の動作の一例を示すフローチャートである。なお、制御部６２は、図７に示す動作の実行前において、第１の半導体リレー６１１及び第２の半導体リレー６１２をオフにしている。
【００４３】
まず、制御部６２は、第１の半導体リレー６１１をオフにしたまま、第２の半導体リレー６１２をオフからオンにする（Ｓ７１）。
次に、制御部６２は、電流路Ｌｎを遮断する必要がないと判断しているとき（Ｓ７２：Ｎｏ）、第１の半導体リレー６１１をオフにしたまま、第２の半導体リレー６１２をオンにする状態を維持する（Ｓ７１）。
【００４４】
また、制御部６２は、電流路Ｌｎを遮断する必要があると判断すると（Ｓ７２：Ｙｅｓ）、第２の半導体リレー６１２をオンにしたまま、第１の半導体リレー６１１をオフからオンにした後（Ｓ７３）、第１の半導体リレー６１１をオンにしたまま、第２の半導体リレー６１２をオンからオフにし（Ｓ７４）、その後、第２の半導体リレー６１２をオフにしたまま、第１の半導体リレー６１１をオンからオフにする（Ｓ７５）。
【００４５】
このように、第３実施形態のリレー回路１では、電流路Ｌｎを遮断する必要がないと判断しているとき（通常時（定常状態時））、第２の半導体リレー６１２のみをオンにし、電流路Ｌｎを遮断する必要があると判断すると（電流路Ｌｎの遮断時）、第１の半導体リレー６１１を一旦オンにした後、第２の半導体リレー６１２をオフにし、その後、第１の半導体リレー６１１をオフにしている。これにより、第１の半導体リレー６１１に流れる電流に比べて、第２の半導体リレー６１２に流れる電流を小さくすることができるため、第２の半導体リレー６１２として、定格電流が小さい安価な半導体リレー（半導体素子）を使用することができる。従って、第３実施形態のリレー回路１によれば、定格電流が大きい高価な半導体リレーや機械式リレーのみでリレー回路１を構成する場合に比べて、リレー回路１の製造コストを抑えることができる。
【００４６】
また、第３実施形態のリレー回路１では、半導体リレー（半導体素子）のみを有して構成されているため、機械式リレーを有して構成される第１実施形態のリレー回路１や第２実施形態のリレー回路１に比べて、リレー回路１の消費電流をさらに低減することができる。
【００４７】
また、第３実施形態のリレー回路１では、電流路Ｌｎを遮断する必要がないと判断しているとき（通常時（定常状態時））、第２の半導体リレー６１２のみに電流が流れ、第１の半導体リレー６１１には電流が流れないため、第１の半導体リレー６１１の温度を第２の半導体リレー６１２の温度に比べて低くすることができる。これにより、第２の半導体リレー６１２と性能や特性が異なる半導体リレー（半導体素子）を使用して第１の半導体リレー６１１を構成することができる。また、第１の半導体リレー６１１で施される放熱対策を削減することができる。
【００４８】
また、第３実施形態のリレー回路１では、電流路Ｌｎを遮断する必要があると判断したとき（電流路Ｌｎの遮断時）、第２の半導体リレー６１２に流れる電流が大きくならず、第２の半導体リレー６１２の温度上昇を抑えることができる。これにより、電流路Ｌｎを遮断する必要がないと判断しているとき（通常時（定常状態時））、第２の半導体リレー６１２をより高温な状態で動作させることができるため、第２の半導体リレー６１２に流れる電流をより大きくすることができる。また、オン抵抗が高い安価な半導体素子を使用して第２の半導体リレー６１２を構成することができる。
【００４９】
また、第３実施形態のリレー回路１では、ＭＯＳＦＥＴ６１１ｃ、６１１ｄにかかる電圧の増大によりツェナーダイオードＺＤｃ、ＺＤｄがオンして、ツェナーダイオードＺＤｃ、ＺＤｄに流れる電流によりＭＯＳＦＥＴ６１１ｃ、６１１ｄのゲート端子にかかる電圧が上昇し、ＭＯＳＦＥＴ６１１ｃ、６１１ｄをターンオンさせることができるため、ＭＯＳＦＥＴ６１１ｃ、６１１ｄに定格電圧を超える過電圧がかかることを防止することができる。
【００５０】
図８は、第３実施形態のリレー回路１の変形例（その１）を示す図である。なお、図６に示すリレー回路１と同様の構成には同じ符号を付し、その説明を省略する。
図８に示すリレー回路１において、図６に示すリレー回路１と異なる点は、制御部６２によって第１の半導体リレー６１１のオン、オフを制御させるのではなく、第２の半導体リレー６１２のオン、オフに連動させて、自動的に第１の半導体リレー６１１のオフ、オンを制御させる点である。すなわち、第１の半導体リレー６１１は、第２の半導体リレー６１２（ＭＯＳＦＥＴ６１２ｃ、６１２ｄ）がオンからオフになり、第１の半導体リレー６１１（ＭＯＳＦＥＴ６１１ｃ、６１１ｄ）のドレイン端子とソース端子との間にかかる電圧が閾値（ツェナーダイオードＺＤｃ、ＺＤｄの降伏電圧）を超えると、第１の半導体リレー６１１をオフからオンにさせる駆動回路としてのツェナーダイオードＺＤｃ、ＺＤｄを有している。このように構成する場合、制御部６２は、電流路Ｌｎを遮断する必要があると判断すると、第２の半導体リレー６１２をオンからオフにする動作のみを行う。すると、自動的に第１の半導体リレー６１１がオフからオンになり、その後、ＭＯＳＦＥＴ６１１ｃ、６１１ｄのゲート端子の電圧が下がり、第１の半導体リレー６１１がオンからオフになる。
【００５１】
このように、ＭＯＳＦＥＴ６１１ｃ、６１１ｄのドレイン端子とゲート端子との間にツェナーダイオードＺＤｃ、ＺＤｄを設けることにより、第２の半導体リレー６１２（ＭＯＳＦＥＴ６１２ｃ、６１２ｄ）がオンからオフになることで、自動的に第１の半導体リレー６１１（ＭＯＳＦＥＴ６１１ｃ、６１１ｄ）をオフからオンにすることができる。これにより、制御部６２において、ＭＯＳＦＥＴ６１２ｃ、６１２ｄのオン、オフを制御する機能を省略することができるため、その分リレー回路１の製造コストをさらに抑えることができる。
【００５２】
図９は、第３実施形態のリレー回路１の変形例（その２）を示す図である。なお、図６に示すリレー回路１と同様の構成には同じ符号を付し、その説明を省略する。
図９に示すリレー回路１において、図６に示すリレー回路１と異なる点は、ＭＯＳＦＥＴ６１１ｃをもう１つ用意しそれらＭＯＳＦＥＴ６１１ｃを互いに直列接続し、ＭＯＳＦＥＴ６１１ｄをもう１つ用意しそれらＭＯＳＦＥＴ６１１ｄを互いに直列接続し、各ＭＯＳＦＥＴ６１１ｃからなる直列回路と各ＭＯＳＦＥＴ６１１ｄからなる直列回路とを互いに直列接続している点である。なお、制御部６２は、第１の半導体リレー６１１に有するすべてのＭＯＳＦＥＴを同時にオン、オフさせるものとする。
【００５３】
これにより、第１の半導体リレー６１１にかかる電圧が、各ＭＯＳＦＥＴ６１１ｃや各ＭＯＳＦＥＴ６１１ｄで分割されるため、図６に示すリレー回路１に比べて、１つのＭＯＳＦＥＴ６１１にかかる電圧を下げることができる。そのため、第１の半導体リレー６１１にオン抵抗が大きい安価な半導体素子を使用することができ、その分リレー回路１の製造コストをさらに抑えることができる。なお、ＭＯＳＦＥＴ６１１ｃの直列接続数やＭＯＳＦＥＴ６１１ｄの直列接続数は特に限定されない。
【００５４】
また、図９に示すリレー回路１において、図６に示すリレー回路１と異なる他の点は、ＭＯＳＦＥＴ６１２ｃ、６１２ｄからなる直列回路をもう１つ用意しそれら直列回路を互いに並列接続している点である。また、制御部６２は、第２の半導体リレー６１２に有するすべてのＭＯＳＦＥＴを同時にオン、オフさせるものとする。
【００５５】
これにより、第２の半導体リレー６１２に流れる電流を、各直列回路で分割することができるため、図６に示すリレー回路１に比べて、１つの直列回路に流れる電流を小さくすることができる。そのため、第２の半導体リレー６１２に定格電流が小さい安価な半導体素子を使用することができ、その分リレー回路１の製造コストを抑えることができる。なお、ＭＯＳＦＥＴ６１２ｃ、６１２ｄからなる直列回路の並列接続数は特に限定されない。
【００５６】
また、本発明は、上記実施形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【符号の説明】
【００５７】
１  リレー回路
２、６１  遮断部
３、６２  制御部
４  温度検出部
５  電流検出部
２１  半導体リレー
２２  機械式リレー
６１１  第１の半導体リレー
６１２  第２の半導体リレー
ＺＤｃ、ＺＤｄ  ツェナーダイオード
【図１】
2017046564.tif 000003
【図２】
2017046564.tif 000004
【図３】
2017046564.tif 000005
【図４】
2017046564.tif 000006
【図５】
2017046564.tif 000007
【図６】
2017046564.tif 000008
【図７】
2017046564.tif 000009
【図８】
2017046564.tif 000010
【図９】
2017046564.tif 000011