(57)【要約】【課題】対象装置を制御するために第１制御回路と第２制御回路との間に必要となる信号線用の端子数を少なくできる制御回路、電子機器及び制御方法を提供する。【解決手段】動作クロックを可変に設定可能な制御回路２３は、第１ＡＳＩＣ３０と、第１ＡＳＩＣ３０とデータ通信信号ライン６５で接続された第２ＡＳＩＣ４０とを備える。第１ＡＳＩＣ３０は、第１ＡＳＩＣ３０と第２ＡＳＩＣ４０とで動作クロックが異なる場合に両方のクロック値を合わせる。このとき、第１ＡＳＩＣ３０はデータ通信信号ライン６５により同期コマンドを出力し、第２ＡＳＩＣをクロック設定モードに移行させる。その後、データ通信信号ライン６５によりクロック値設定コマンドを出力して、第２ＡＳＩＣ４０のクロック値を設定する。【選択図】図３
2017126105.tif 000002
【特許請求の範囲】
【請求項１】
動作クロックを可変に設定可能な制御回路であって、
第１制御回路と、
前記第１制御回路とデータ通信信号ラインで接続された第２制御回路とを備え、
前記第１制御回路は、前記第１制御回路と前記第２制御回路とで動作クロックが異なる場合に両方のクロック値を合わせる際は、データ通信信号ラインにより同期コマンドを出力し、前記第２制御回路をクロック設定モードに移行させた後、前記データ通信信号ラインによりクロック値設定コマンドを出力して、第２制御回路にクロック値を設定する、ことを特徴とする制御回路。
【請求項２】
前記制御回路は電子機器に備えられ、
前記第１制御回路は、前記電子機器の起動時に初期動作クロック値を設定した後、前記クロック値を合わせる際は、前記第２制御回路に前記初期動作クロック値とは異なるクロック値を設定することを特徴とする請求項１に記載の制御回路。
【請求項３】
前記同期コマンドは、複数のパケットで構成されたデータであることを特徴とする請求項１又は２に記載の制御回路。
【請求項４】
前記第２制御回路は、前記クロック値を設定すると、前記第１制御回路に割込信号を出力し、当該割込信号の出力の後、設定されたクロック値に基づく動作クロックで動作することを特徴とする請求項１乃至３のいずれか一項に記載の制御回路。
【請求項５】
前記第１制御回路は、前記クロック値設定コマンドを同じ情報で２回出力し、
前記第２制御回路は、前記第１制御回路により入力されたクロック値設定コマンドの情報を記憶領域に一時的に保存し、当該クロック値設定コマンドの情報が、次回入力されたクロック値設定コマンドの情報と一致していれば、クロック値を設定し、次回入力されたクロック値設定コマンドの情報と一致していなければ、クロック値を設定しないことを特徴とする請求項１乃至４のいずれか一項に記載の制御回路。
【請求項６】
請求項１乃至５のいずれか一項に記載の前記制御回路と、
前記制御回路により制御される対象装置と
を備えたことを特徴とする電子機器。
【請求項７】
第１制御回路がデータ通信信号ラインを介して第２制御回路の動作クロックを可変に設定可能であると共に、前記第２制御回路が前記第１制御回路から前記データ通信信号ラインにより受信したデータに基づいて対象装置を制御する制御方法であって、
前記第１制御回路と前記第２制御回路とで動作クロックが異なる場合において、両方のクロック値を合わせる際は、前記第１制御回路が前記データ通信信号ラインにより同期コマンドを出力し、前記第２制御回路をクロック設定モードに移行させるモード移行ステップと、
前記第１制御回路が前記データ通信信号ラインによりクロック値設定コマンドを出力して、前記第２制御回路にクロック値を設定する設定ステップと
を備えたことを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１制御回路と第２制御回路とを備え、第１制御回路から受信したデータに基づいて第２制御回路が対象装置を制御する制御回路、電子機器及び制御方法に関する。
【背景技術】
【０００２】
近年、多くの電子機器において、液晶表示装置等の表示装置が使用されている。例えば特許文献１には、表示装置の表示制御を行う制御回路が開示されている。この制御回路では、制御ＩＣであるＡＳＩＣから液晶表示装置（ＬＣＤ）へのインタフェイス信号線として１０本の信号線で接続されている。信号線のうち７本の内訳は、データ転送クロック用の信号線が１本、水平及び垂直同期信号用の信号線が１本、画像データ信号のうち上位５ビット（DATA3〜DATA7）用に専用の信号線が５本である。信号線の残り３本の内訳は、画像データ信号のうち下位３ビット（DATA0〜DATA2）と他の信号SCK，CS，DIとを兼用している。すなわち、画像データ信号のうち最下位ビットとシリアル転送用クロックSCKとを兼用した信号線が１本、画像データのうち最下位から１ビット目とシリアル転送用チップセレクト信号CSとを兼用した信号線が１本、画像データのうち最下位から２ビット目とシリアル転送用データ信号DIとを兼用した信号線が１本である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２４３１６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、表示装置は駆動周波数の異なる複数種類があり、駆動周波数の異なる表示装置ごとにその駆動周波数に応じた動作クロックで動作する制御回路を個別に製造することは生産性及び製造コストの面で好ましくない。そのため、制御回路を駆動周波数の異なる表示装置間で共用したい要望がある。このような構成を採用しようとすると、制御回路に、表示装置の複数種類の駆動周波数に対応して制御回路の動作クロックを切り換える機能を設ける必要がある。
【０００５】
また、制御回路を、主制御回路である第１制御回路（例えば第１ＡＳＩＣ）と、副制御回路である第２制御回路（例えば第２ＡＳＩＣ）とにより構成し、第１制御回路から転送された表示データ（画像データ）に基づいて第２制御回路が表示装置を制御する構成をとる場合がある。この場合、第１制御回路と第２制御回路とを同じ動作クロックで動作させるように同期させるため、その動作クロックを切り換える必要が生じる。そのため、第１制御回路と第２制御回路との間に、表示データを転送するデータ専用の信号線（データ線）とデータ転送クロック用の信号線（クロック信号線）とを含むデータ通信用信号線の他に、動作クロックを切り換えるコマンドを送信するコマンド転送専用の信号線と、コマンド転送クロック専用の信号線とが必要になる。つまり、第１制御回路と第２制御回路とに、データ通信用信号線用の信号ピン（端子）の他に、コマンド転送用の信号ピン（端子）が必要になるので、第１制御回路と第２制御回路とが表示装置の制御に必要とする端子数が相対的に多くなる。なお、制御回路は、表示装置以外の対象装置を制御対象とするものであっても、端子数を少なく済ませたいという概ね同様の課題がある。
【０００６】
本発明の目的は、対象装置を制御するために第１制御回路と第２制御回路との間に必要となる信号線用の端子数を少なくできる制御回路、電子機器及び制御方法を提供することにある。
【課題を解決するための手段】
【０００７】
以下、上記課題を解決するための手段及びその作用効果について記載する。
上記課題を解決する制御回路は、動作クロックを可変に設定可能な制御回路であって、第１制御回路と、前記第１制御回路とデータ通信信号ラインで接続された第２制御回路とを備え、前記第１制御回路は、前記第１制御回路と前記第２制御回路とで動作クロックが異なる場合に両方のクロック値を合わせる際は、データ通信信号ラインにより同期コマンドを出力し、前記第２制御回路をクロック設定モードに移行させた後、前記データ通信信号ラインによりクロック値設定コマンドを出力して、第２制御回路にクロック値を設定する。
【０００８】
この構成によれば、第１制御回路は、第１制御回路と第２制御回路とで動作クロック値が異なる場合に両方の動作クロック値を合わせる際は、データ通信信号ラインにより同期コマンドを出力し、第２制御回路をクロック設定モードに移行させる。その後、第１制御回路は、データ通信信号ラインによりクロック値設定コマンドを出力して、第２制御回路にクロック値を設定する。よって、第１制御回路は、データ通信信号ラインを用いてコマンドを出力して第２制御回路にクロック値を設定できるので、対象装置を制御するために第１制御回路と第２制御回路との間に必要となる信号線用の端子数を少なくできる。
【０００９】
また、上記制御回路において、前記制御回路は電子機器に備えられ、前記第１制御回路は、前記電子機器の起動時に初期動作クロック値を設定した後、前記クロック値を合わせる際は、前記第２制御回路に前記初期動作クロック値とは異なるクロック値を設定することが好ましい。
【００１０】
この構成によれば、第１制御回路は、電子機器の起動時に初期動作クロック値を設定した後、クロック値を合わせる際は、第２制御回路に初期動作クロック値とは異なるクロック値を設定する。初期動作クロックでクロック値設定コマンドをデータ通信信号ラインにより出力することで、第２制御回路にクロック値を設定できる。
【００１１】
また、上記制御回路において、前記同期コマンドは、複数のパケットで構成されたデータであることが好ましい。
この構成によれば、１つのパケットからなる短いデータで同期コマンドを構成した場合、１つのパケットで構成されるデータを同期コマンドと誤認する虞がある。これに対して、同期コマンドは、複数のパケットからなる比較的長いデータで構成されているので、データを同期コマンドと誤認しにくい。よって、第２制御回路は、データと区別して同期コマンドを認識できる。
【００１２】
さらに上記制御回路において、前記第２制御回路は、前記クロック値を設定すると、前記第１制御回路に割込信号を出力し、当該割込信号の出力の後、設定されたクロック値に基づく動作クロックで動作することが好ましい。
【００１３】
この構成によれば、第２制御回路は、クロック値を設定すると、第１制御回路に割込信号を出力し、その割込信号の出力の後、設定されたクロック値で動作する。よって、第１制御回路は、第２制御回路側でクロック値の設定が完了したことを確認した後、設定したクロック値に基づく動作クロックでの動作に切り換えることができる。
【００１４】
また、上記制御回路において、前記第１制御回路は、前記クロック値設定コマンドを同じ情報で２回出力し、前記第２制御回路は、前記第１制御回路により入力されたクロック値設定コマンドの情報を記憶領域に一時的に保存し、当該クロック値設定コマンドの情報が、次回入力されたクロック値設定コマンドの情報と一致していれば、クロック値を設定し、次回入力されたクロック値設定コマンドの情報と一致していなければ、クロック値を設定しないことが好ましい。
【００１５】
この構成によれば、第１制御回路からは、クロック値設定コマンドが同じ情報で２回出力される。第１制御回路から入力されたクロック値設定コマンドの情報は、第２制御回路により記憶領域に一時的に保存される。記憶領域に保存したクロック値設定コマンドの情報が、次回入力されたクロック値設定コマンドの情報と一致していれば、第２制御回路によりクロック値が設定される。一方、記憶領域に保存したクロック値設定コマンドの情報が、次回入力されたクロック値設定コマンドの情報と一致していなければ、第２制御回路によりクロック値は設定されない。よって、クロック値設定コマンドがデータ通信信号ラインを伝送される際にノイズ等の影響を受けても、第２制御回路に、より正しいクロック値を設定できる。
【００１６】
上記課題を解決する電子機器は、前記制御回路と、前記制御回路により制御される対象装置とを備えている。この構成によれば、電子機器は、制御回路と対象装置とを備えるので、上記の制御回路と同様の作用効果を得ることができる。
【００１７】
上記課題を解決する制御方法は、第１制御回路がデータ通信信号ラインを介して第２制御回路の動作クロックを可変に設定可能であると共に、前記第２制御回路が前記第１制御回路から前記データ通信信号ラインにより受信したデータに基づいて対象装置を制御する制御方法であって、前記第１制御回路と前記第２制御回路とで動作クロックが異なる場合において、両方のクロック値を合わせる際は、前記第１制御回路が前記データ通信信号ラインにより同期コマンドを出力し、前記第２制御回路をクロック設定モードに移行させるモード移行ステップと、前記第１制御回路が前記データ通信信号ラインによりクロック値設定コマンドを出力して、前記第２制御回路にクロック値を設定する設定ステップとを備えている。この方法によれば、上記制御回路と同様の作用効果を得ることができる。
【図面の簡単な説明】
【００１８】
【図１】第１実施形態における電子機器を示す模式斜視図。
【図２】電子機器の電気的構成を示すブロック図。
【図３】実施例における制御回路を構成する第１ＡＳＩＣと第２ＡＳＩＣとを示す模式構成図。
【図４】比較例における制御回路を構成する第１ＡＳＩＣと第２ＡＳＩＣとを示す模式構成図。
【図５】制御回路の電気的構成を示すブロック図。
【図６】パケットデータを示すデータ構造図。
【図７】同期コマンドを構成する特定データを示すデータ構成図。
【図８】同期コマンドを示すタイミングチャート。
【図９】第２ＡＳＩＣの詳細な電気的構成を示すブロック図。
【図１０】設定処理を示すタイミングチャート。
【図１１】第１ＡＳＩＣと第２ＡＳＩＣとの設定処理を示すフローチャート。
【図１２】第２ＡＳＩＣが行う同期コマンド判定処理を示すフローチャート。
【図１３】第２実施形態における第１ＡＳＩＣと第２ＡＳＩＣとを示す制御回路を示す回路図。
【図１４】同期コマンドを示すタイミングチャート。
【図１５】第１ＡＳＩＣと第２ＡＳＩＣとの設定処理を示すフローチャート。
【発明を実施するための形態】
【００１９】
（第１実施形態）
以下、制御回路及びこの制御回路を備えた電子機器の第１実施形態を、図面を参照して説明する。
【００２０】
図１及び図２に示すように、電子機器１１は、略直方体形状をなす本体１２を有し、その本体１２には、ユーザーが電子機器１１に対して各種の入力をするときに操作される操作パネル１３が設けられている。操作パネル１３は、対象装置の一例としての表示装置１４及び操作部１５を備える。表示装置１４は、例えば液晶表示装置（Liquid Crystal Display）からなる。操作部１５には、電源操作部１５ａ、表示装置１４の表示部１４Ａに表示されたメニュー中の項目を選択する選択操作部１５ｂ、及び電子機器１１に処理の開始を指示する指示操作部１５ｃ等からなる。本実施形態における電子機器１１は、例えば印刷装置（プリンター）又は画像読取装置（スキャナー）である。そのため、本体１２の後部には、処理の対象となる媒体Ｐを載置可能なサポート部１６が設けられている。サポート部１６に載置された複数枚の媒体Ｐは、電子機器１１の動作時に１枚ずつ本体１２内へ給送され、所定の処理（印刷又はスキャン）がなされた後、本体１２から排出される。
【００２１】
電子機器１１は、不図示のホスト装置と通信可能であり、媒体Ｐに対する処理を実行するうえで必要なデータをホスト装置から受信し、あるいは媒体Ｐに対する処理の結果として得られたデータをホスト装置へ送信する。電子機器１１が印刷装置である場合、ホスト装置は、印刷対象の文書又は画像のデータを電子機器１１に送信する機能を有する。また、電子機器１１が画像読取装置である場合、電子機器１１は、読取対象の媒体Ｐ（原稿）の画像を読み取った画像データをホスト装置へ送信する機能を有する。ホスト装置は、例えばパーソナルコンピューター（ＰＣ）あるいは、ＰＤＡ（Personal Digital Assistant）、スマートフォンや携帯電話等の携帯端末からなる。なお、電子機器１１は、印刷装置及び画像読取装置以外の例えばデジタルカメラ、オーディオ装置及び携帯用ゲーム機等であってもよい。
【００２２】
図１に示すように、電子機器１１はその本体１２内に制御基板２０を備える。制御基板２０は、基板２１と、基板２１に実装されたＣＰＵ２２（中央処理装置）と、制御回路２３とを備える。制御回路２３は、第１制御回路の一例としての第１ＡＳＩＣ３０と、第１ＡＳＩＣ３０とデータ転送可能な状態に接続された第２制御回路の一例としての第２ＡＳＩＣ４０とを備える。また、ＣＰＵ２２は、電子機器１１を統括的に制御する。電子機器１１が印刷装置又は画像読取装置である場合、ＣＰＵ２２は、印刷処理又は画像読取処理などの所定の処理を行い、電子機器１１に媒体Ｐに印刷する印刷動作又は媒体Ｐ（例えば原稿）の画像を読み取る読取動作を行わせる。また、基板２１には、ＣＰＵ２２及び制御回路２３以外にも各種の回路が実装されている。なお、第１ＡＳＩＣ３０及び第２ＡＳＩＣ４０は、２つのチップに分かれた構成に替え、１つのチップに組み込まれていてもよい。さらにＣＰＵ２２、第１ＡＳＩＣ３０及び第２ＡＳＩＣ４０が、１つのチップに組み込まれていてもよい。
【００２３】
次に、電子機器１１の電気的構成について図２を参照して説明する。
図２に示すように、電子機器１１は、ＣＰＵ２２、制御回路２３、ＲＯＭ２４（Read-Only Memory）、ＲＡＭ２５（Random Access Memory）、表示装置１４及びエンジン２７を備える。ＣＰＵ２２は、ＲＯＭ２４に記憶された制御プログラムを実行し、電子機器１１の各種動作を統括的に制御する。ＣＰＵ２２はエンジン２７を駆動制御し、電子機器１１に各種の動作を行わせる。電子機器１１が例えば印刷装置又は画像読取装置である場合、ＣＰＵ２２はエンジン２７を駆動制御することで、電子機器１１に画像処理動作（印刷動作又は画像読取動作）をはじめとする各種動作を行わせる。
【００２４】
また、制御回路２３は、ＣＰＵ２２からの指示に基づいて表示装置１４の表示制御を行う。ＣＰＵ２２は、例えば操作部１５の操作を受け付けると、あるいは所定の画面切換え時期になると、表示部１４Ａの表示内容をその操作内容又はその切換え時期に応じた画面の内容に切り換える表示制御を行う。ＣＰＵ２２は、表示部１４Ａの表示に使用する表示データを電子機器１１の起動時にＲＯＭ２４から読み出してＲＡＭ２５Ａに格納している。ＣＰＵ２２は制御回路２３に表示データに基づく画像を表示部１４Ａに表示させる指示を送る。なお、ＣＰＵ２２、ＲＯＭ２４及びＲＡＭ２５がそれぞれ個別のチップで構成されていることに限定されず、ＣＰＵ２２、ＲＯＭ２４及びＲＡＭ２５が１つのチップからなるＭＣＵ（Micro Controller Unit）により構成されていてもよい。また、ＣＰＵ２２が制御回路２３に含まれていてもよい。
【００２５】
本例の制御回路２３は、第１ＡＳＩＣ３０と第２ＡＳＩＣ４０とを備え、両ＡＳＩＣ３０，４０はデータ転送可能な状態に接続されている。第１ＡＳＩＣ３０は、第２ＡＳＩＣ４０に指示を送るマスターＡＳＩＣ（master ASIC）であり、第２ＡＳＩＣ４０は第１ＡＳＩＣ３０からの指示に従って表示装置１４を駆動制御するターゲットＡＳＩＣ（target ASIC）である。なお、ＣＰＵ２２が第１ＡＳＩＣ３０に内蔵されていてもよい。
【００２６】
ＣＰＵ２２は、電源操作部１５ａの操作を受け付けた電子機器１１の起動時に、第１ＡＳＩＣ３０に電源オン信号を出力する。また、ＣＰＵ２２は、表示装置１４の表示部１４Ａにメニュー等の表示内容を表示させるとき、及び表示内容を切り換えるときに、その旨を第１ＡＳＩＣ３０に指示する。第１ＡＳＩＣ３０は、ＲＡＭ２５Ａから読み出した表示データ（画像データ）を第２ＡＳＩＣ４０に転送することで、第２ＡＳＩＣ４０に表示装置１４の表示部１４Ａへの表示データに基づく表示内容の表示を指示する。
【００２７】
ところで、電子機器１１に搭載されている表示装置１４の駆動周波数は、電子機器１１の機種に応じて異なり、例えば１２ＭＨｚ、１８ＭＨｚ、２２ＭＨｚなど複数種類ある。そして、第１ＡＳＩＣ３０から第２ＡＳＩＣ４０へのデータ転送時に使用されるクロック信号CLKの周波数（動作クロック周波数）は、表示装置１４の駆動周波数に応じて決まる。そのため、本実施形態の第１ＡＳＩＣ３０から第２ＡＳＩＣ４０へ出力されるクロック信号CLKの周波数（クロック周波数）は、複数種（例えば２種類）あり、切り換え可能となっている。
【００２８】
次に図３を参照して、制御回路２３を構成する第１ＡＳＩＣ３０と第２ＡＳＩＣ４０との間の配線（信号線）を接続するためのピンの数について説明する。図３に示すように、第１ＡＳＩＣ３０は、第２ＡＳＩＣ４０との間で信号やデータの送受信を行う際に使用される３つのピン６１〜６３（端子）を備える。３つのピン６１〜６３は、DATA端子，CLK端子，Int端子である。また、第２ＡＳＩＣ４０は、第１ＡＳＩＣ３０との間で信号やデータの送受信を行う際に使用される３つのピン７１〜７３（端子）を備える。３つのピン７１〜７３は、DATA端子，CLK端子，Int端子である。
【００２９】
動作クロックを可変に設定可能な制御回路２３を構成する第１ＡＳＩＣ３０と第２ＡＳＩＣ４０は、データ通信信号ライン６５を通じて接続されている。ピン６１，７１間は、データ信号ライン６６により接続され、ピン６２，７２間はクロック信号CLKが送信される際に使用されるクロック信号ライン６７により接続されている。そして、データ信号ライン６６とクロック信号ライン６７とにより、データの転送に使用されるデータ通信信号ライン６５が構成される。また、ピン６３，７３間は、割込信号Intを送信する割込信号ライン６８により接続されている。なお、DATA端子に接続されたピン６１，７１は、１本ずつに限らず、複数の端子（例えば８本のDATA0〜DATA7端子）に接続された複数本（例えば８本）ずつあってもよい。
【００３０】
第１ＡＳＩＣ３０は、第１ＡＳＩＣ３０と第２ＡＳＩＣ４０とで動作クロックが異なる場合に両方のクロック値を合わせる。第１ＡＳＩＣ３０及び第２ＡＳＩＣ４０は、電子機器１１の起動時に初期動作クロック値に設定される。第１ＡＳＩＣ３０は、第１ＡＳＩＣ３０と第２ＡＳＩＣ４０とで動作クロックが異なる場合に両方のクロック値を合わせる際は、第２ＡＳＩＣ４０に同期コマンドを送り、第２ＡＳＩＣ４０をクロック設定モードに移行させる。次に第１ＡＳＩＣ３０は、クロック値設定コマンドＣＬＣを出力して、クロック設定モードにある第２ＡＳＩＣ４０に対して初期動作クロック値Ｓclk０とは異なるクロック値Ｓclk１を設定する。こうして第１ＡＳＩＣ３０と第２ＡＳＩＣ４０との動作クロックが、表示装置１４の駆動周波数に適合したクロック値に合わせられる。
【００３１】
このように第１ＡＳＩＣ３０は、第２ＡＳＩＣ４０の動作クロックが初期動作クロック値と異なる場合、電子機器１１の機種に対応する表示装置１４の駆動周波数に応じたクロック値を第２ＡＳＩＣ４０に設定するため、第２ＡＳＩＣ４０に同期コマンドＳＣ及びクロック値設定コマンドＣＬＣを送信する必要がある。このようにコマンドの転送が必要な場合、データを転送するデータ通信信号ラインとは別にコマンド送信用の信号ラインを設ける場合、図４に示す比較例の制御回路１００の構成をとる必要がある。
【００３２】
図４に示す比較例の制御回路１００では、第１ＡＳＩＣ１１０は５つのピン１１１〜１１５を有し、第２ＡＳＩＣ１２０は５つのピン１２１〜１２５を有する。５つのピン１１１〜１１５は、SDA端子，SCL端子，DATA端子，CLK端子，Int端子である。ここで、ピン１１１，１２１は、同期コマンドＳＣやクロック値設定コマンドＣＬＣ等のコマンドの送信に使用されるSDA端子であり、ピン１１２，１２２は、これらのコマンドに同期して出力されるクロック信号の送信に使用されるSCL端子である。また、ピン１１３，１２３は、データの転送に使用されるDATA端子、ピン１１４，１２４は、データに同期して出力されるクロック信号の送信に使用されるCLK端子である。さらにピン１１５，１２５は、割込信号用のInt端子である。なお、DATA端子に接続されたピン１１３，１２３は、１本ずつに限らず、複数の端子（例えば８本のDATA0〜DATA7端子）に接続された複数本（例えば８本）ずつあってもよい。
【００３３】
５つのピンを有する比較例の制御回路１００に対して図３に示す本実施形態における制御回路２３では、ピン６１，７１間のデータ信号ライン６６と、ピン６２，７２間のクロック信号ライン６７とを、データの転送とコマンドの転送とに兼用している。そのため、同期コマンドとクロック値設定コマンドＣＬＣは、第１ＡＳＩＣ３０から第２ＡＳＩＣ４０へデータ通信信号ライン６５により送信される。このようにデータ通信信号ライン６５を構成するデータ信号ライン６６とクロック信号ライン６７とがデータの転送とコマンドの転送とに兼用されるので、図３に示す制御回路２３では、図４に示す比較例の制御回路１００に比べ、コマンド送信用のSDA端子及びSCL端子のピンが２本削減されている。なお、図３と図４は、表示制御に使用される主要なピンの数を比較したもので、第１ＡＳＩＣ３０は、表示制御以外の他の制御も兼用する場合、他の制御に使用される不図示のピンも備える。
【００３４】
次に図５を参照して、制御回路２３の電気的構成の詳細を説明する。図５に示すように、第１ＡＳＩＣ３０は、レジスター設定部３１、コマンド送信部３２、画像転送部３３及びクロック生成回路３４を備える。レジスター設定部３１は、第２ＡＳＩＣ４０に設定するべき各種の設定値が格納された複数のレジスター３１Ａ，３１Ｂ，３１Ｃを備える。レジスター３１Ａには初期動作クロック値Ｓclk０が格納され、レジスター３１Ｂには新クロック値Ｓclk１が格納され、複数のレジスター３１Ｃには第１設定値〜第ｎ設定値が格納されている。なお、新クロック値Ｓclk１は、表示装置１４の駆動周波数に応じた動作クロック値が初期動作クロック値Ｓclk０と異なる場合のみ、初期動作クロック値Ｓclk０から変更されるべき値としてレジスター３１Ｂに格納される。
【００３５】
コマンド送信部３２は、レジスター設定部３１から読み出した各設定値を含む設定コマンドを、データ通信信号ライン６５により第２ＡＳＩＣ４０に順次転送し、第２ＡＳＩＣ４０に新クロック値Ｓclk１をはじめとする各種の設定値を設定する。特に本実施形態では、第２ＡＳＩＣ４０を、新クロック値Ｓclk１を設定するためのクロック設定モードに移行させるときに使用される同期コマンドは、特定データからなり、データ通信信号ライン６５により第２ＡＳＩＣ４０へ転送される。また、設定値には、新クロック値Ｓclk１の他、画像サイズ及びデータ形式等があり、レジスター３１Ｃには、画像サイズ及びデータ形式等の設定値が格納される。なお、同期コマンドとして用いられる特定データの詳細については後述する。
【００３６】
レジスター設定部３１に初期動作クロック値Ｓclk０と異なる新クロック値Ｓclk１が用意されている場合、第１ＡＳＩＣ３０では電子機器１１の起動時にＣＰＵ２２（図２参照）から電源オン信号を入力すると、図３に示すコマンド送信部３２が、データ通信信号ライン６５によりまず同期コマンドを出力する。この同期コマンドＳＣにより第２ＡＳＩＣ４０がクロック設定モードに移行した後、コマンド送信部３２は新クロック値Ｓclk１の設定を指示するクロック値設定コマンドＣＬＣを第２ＡＳＩＣ４０へ転送する。この結果、第２ＡＳＩＣ４０に新クロック値Ｓclk１が設定される。この設定の後、第１ＡＳＩＣ３０及び第２ＡＳＩＣ４０の動作クロックは、新クロック値Ｓclk１に応じた周波数に変更され、同じ動作クロックに合わせられる。その後、新クロック値Ｓclk１に応じた周波数のクロック信号CLKと共に、その他の設定値を含む各種の設定コマンドをデータ通信信号ライン６５により第２ＡＳＩＣ４０に順次転送する。こうして第２ＡＳＩＣ４０に新クロック値Ｓclk１をはじめとする各種の設定値が設定される。
【００３７】
画像転送部３３は、第２ＡＳＩＣ４０への各種の設定値の設定が完了すると、表示するべき表示データＤ（画像データ）をデータ信号ライン６６により第２ＡＳＩＣ４０に転送する。
【００３８】
また、クロック生成回路３４は、電子機器１１の起動時にはレジスター３１Ａに格納された初期動作クロック値Ｓclk０に基づくクロック周波数のクロック信号CLKを生成し、新クロック値の設定の後はレジスター３１Ｂに格納された新クロック値Ｓclk１に基づくクロック周波数のクロック信号CLKを生成する。そして、クロック生成回路３４は、生成したクロック信号CLKをクロック信号ライン６７により第２ＡＳＩＣ４０へ送信する。
【００３９】
一方、図５に示すように、第２ＡＳＩＣ４０は、データ受信部４１、コマンド設定部４２、メモリー制御部４３、出力データ制御部４４及び出力タイミング制御部４５等を備える。データ受信部４１は、第１ＡＳＩＣ３０からデータ通信信号ライン６５により転送されてきたデータを受信する機能を有する。コマンド設定部４２は、データ受信部４１が受信したデータについて特定データからなる同期コマンドＳＣが含まれるか否かを判定する判定処理を行い、その判定処理の結果から同期コマンドＳＣが含まれている場合は、クロック設定モードに移行する。次にクロック値設定コマンドＣＬＣを受信すると、コマンド設定部４２は、そのクロック値設定コマンドＣＬＣで指示されたクロック値Ｓclk１を設定する。
【００４０】
メモリー制御部４３は、データ受信部４１が受信した表示データＤをＲＡＭ２５Ｂに一時格納したり、表示装置１４への出力が必要なときに表示データＤをＲＡＭ２５Ｂから読み出して出力データ制御部４４に渡したり、出力タイミング時にＲＡＭ２５Ｂから該当する表示データＤを読み出して出力タイミング制御部４５に渡したりする。
【００４１】
出力データ制御部４４は、ＲＡＭ２５Ｂから読み出した表示データＤに、コマンド設定部４２に設定された各設定値から決まる設定条件に応じた画像処理を施して表示装置１４へ出力するべき表示データＤを生成する。この画像処理により、出力データ制御部４４は、画像サイズ及びデータ形式等の設定条件に適合した表示データＤを生成する。
【００４２】
出力タイミング制御部４５は、設定されたクロック値の周波数に合ったタイミングで表示データＤを出力する。出力タイミング制御部４５は、例えばＰＬＬ（Phase Locked Loop）を内蔵し、入力クロックをＰＬＬで逓倍することで、設定されたクロック値に応じた内部クロックを生成する。このため、表示装置１４が内蔵する不図示のドライバー（駆動回路）にその駆動周波数に合ったクロック周波数のタイミングで表示データＤが入力されるので、その入力された表示データＤに基づく表示内容が表示部１４Ａに表示される。
【００４３】
次に第１ＡＳＩＣ３０と第２ＡＳＩＣ４０間で転送されるデータの構造について説明する。図６に示すように、データの転送単位であるパケットＰＤは１７ビットで、１ビットのフラグｆと１６ビットのデータとからなる。フラグｆが「０」の場合（ｆ＝０）は、それに続く１６ビットがデータ、フラグｆが「１」の場合（ｆ＝１）は、それに続く１６ビットがコマンドであることを示す。
【００４４】
次に図７を参照して、同期コマンドについて説明する。第１ＡＳＩＣ３０は、第２ＡＳＩＣ４０とのデータ通信を成立させるために、電子機器１１の起動後最初に第２ＡＳＩＣ４０に対して同期コマンドを送信して動作設定をする。第２ＡＳＩＣ４０は、電子機器１１の起動時から、入力したデータのパケットごとにその１ビット目のフラグｆの値を監視し、ｆ＝１であるときに、予め同期コマンドとして設定された特定データを検出する処理を行う。第２ＡＳＩＣ４０は、特定データを検出して同期コマンドであると判定すれば、パケットの１７ビットをカウントするカウンター５４を初期化し、以降はパケットの先頭のフラグｆの値によってコマンドとデータとを判別する。
【００４５】
図７に示すように、同期コマンドＳＣは、複数（図７の例では６つ）のパケットＰＤで構成された特定のデータからなる。本例の同期コマンドＳＣは、「1FFFFh」（但し「ｈ」はその前の値の列が16進数であることを示す）が４パケット連続する第１パターンＰ１（1FFFFh×4）と、「10000h」の１パケットで示される第２パターンＰ２と、「13333h」の１パケットで示される第３パターンＰ３とを含む。このように同期コマンドＳＣは、第１〜第３パターンＰ１〜Ｐ３から構成される特定データからなる。第１ＡＳＩＣ３０は、図７に示す特定データからなる同期コマンドＳＣを第２ＡＳＩＣ４０に送信する。
【００４６】
図８に示す同期コマンドＳＣは、第２ＡＳＩＣ４０に入力される。第２ＡＳＩＣ４０は、同期コマンドＳＣの判定時は、まず「１」の連続する数を計数し、５０クロック以上検出されると第１パターンＰ１であるとし、次に「１」から「０」に切り換わった後、「０」の連続する数を計数し、１６クロック検出されると第２パターンＰ２であるとする。さらに第２ＡＳＩＣ４０は、次に「０」から「１」に切り換わった後、「３h」（0011）を４回連続して入力すると、第３パターンＰ３であるとする。そして、第２ＡＳＩＣ４０は、第１〜第３パターンＰ１〜Ｐ３からなる特定データを検出すると、その特定データを同期コマンドと判定する。
【００４７】
次に図９を参照して、第２ＡＳＩＣ４０のコマンド設定部４２の詳細な構成を説明する。図９に示すように、第２ＡＳＩＣ４０のコマンド設定部４２は、判定回路５１と、設定回路５２と、割込処理回路５３とを備える。
【００４８】
図９に示す第２ＡＳＩＣ４０は、受信するパケットＰＤの値を監視し、複数のパケットＰＤからなる値が同期コマンドであるか否かを判定する同期コマンド判定処理を行う。第２ＡＳＩＣ４０は、入力したパケットの値を基に同期コマンドであるか否かを判定する判定回路５１を有している。判定回路５１は、データ受信部４１からコマンド設定部４２に入力されたデータを監視し、データが同期コマンドを構成する特定データと一致するか否かを判定する。
【００４９】
詳しくは、判定回路５１はカウンター５４を内蔵する。まず入力したデータが第１パターンＰ１に一致するか否かを判定する際は、カウンター５４により「１」の連続する数（クロック数）を計数し、その計数値が５０クロック以上であるか否かを判定する。５０クロック以上であれば、判定回路５１は、それ以後受信するデータの値を監視し、「１」から「０」への切り換わりを検出する。その切り換わりを検出すると、次に第２パターンＰ２に一致するか、つまり「１」から「０」へ切り換わった後にその最初の「０」を含む「０」の連続する数（クロック数）をカウンター５４により計数し、その計数値が１６クロックに達したか否かを判定する。１６クロックに達すれば、判定回路５１は、さらに第３パターンＰ３に一致するか、つまり「13333h」が検出されたか否かを判定する。このように判定回路５１は、入力したデータが第１〜第３パターンＰ１〜Ｐ３からなる特定データと一致すると、それを同期コマンドＳＣと判定する。一方、判定回路５１は、その入力したデータが特定データと一致しなければ、それは同期コマンドＳＣではないと判定する。
【００５０】
第２ＡＳＩＣ４０は、同期コマンドＳＣを入力すると、通常モードからクロック設定モードに移行する。判定回路５１は、クロック設定モードになると、次のパケットＰＤのフラグｆの値を監視し、フラグｆの値がコマンドの旨を示す「１」であれば、そのパケットＰＤをクロック値設定コマンドＣＬＣであると判断し、そのデータの値を設定回路５２へ出力する。設定回路５２は、クロック値Ｓclkをはじめとする複数の設定値を格納可能な複数の設定レジスター５５，５６を備え、クロック値設定コマンドＣＬＣを入力すると、そのデータ値を新クロック値Ｓclk１として設定レジスター５５に格納する。これにより第２ＡＳＩＣ４０の動作クロックが、初期動作クロック値Ｓclk０から新クロック値Ｓclk１に変更される。なお、以下では、クロック値Ｓclk１が設定される設定レジスター５５を、「クロック設定レジスター５５」とも呼び、クロック値以外の他の設定値が格納される設定レジスター５６と区別する。
【００５１】
図９に示す割込処理回路５３は、設定回路５２が新クロック値Ｓclk１の設定を終えると、クロック値設定完了の旨を第１ＡＳＩＣ３０へ通知するために割込信号Intを出力する。この割込信号Intを受信した第１ＡＳＩＣ３０は、２回目の同期コマンドを出力する。判定回路５１が、特定データからなる同期コマンドＳＣを再び入力したと判定すると、第２ＡＳＩＣ４０はクロック設定モードから通常モードへ移行する。通常モードへ移行した第２ＡＳＩＣ４０は、設定されたクロック値Ｓclk１に基づく動作クロックで動作する。また、通常モードでは、判定回路５１は、パケットＰＤと共に入力するクロック信号CLKのクロック数をカウンター５４で計数し、カウンター５４が１パケット分のビット数に等しい数（本例では１７個）のクロック数を計数する度にパケットＰＤの切れ目を把握することで、パケットＰＤの先頭の１ビット目のフラグｆの値を監視する。
【００５２】
以後入力するパケットについてフラグｆが「１」であれば、そのパケットＰＤを設定コマンドであると判定し、「０」であれば画像データであると判定する。そして、第２ＡＳＩＣ４０は、フラグｆが「１」である場合、そのデータ値である設定値を設定レジスター５６に格納することで設定する。こうして第２ＡＳＩＣ４０は、第１ＡＳＩＣ３０からそのレジスター３１Ｃから読み出された第１設定値〜第ｎ設定値を含む複数（ｎ個）の設定コマンドを、新クロック値Ｓclk１に応じた周波数のクロック信号CLKと共に受信し、その受信したｎ個の設定値を設定する。第１ＡＳＩＣ３０と第２ＡＳＩＣ４０は、上記の設定処理を、図１１及び図１２に示されるフローチャートに従って行う。
【００５３】
そして、設定処理を終えた第１ＡＳＩＣ３０は、表示データＤを複数のパケットに分割してデータ通信信号ライン６５を通じて第２ＡＳＩＣ４０に転送する。このとき、表示データＤを構成する各パケットの先頭のフラグｆは「０」である。そのため、第２ＡＳＩＣ４０の判定回路５１は、フラグｆが「０」であることをもってそのパケットが表示データＤであると判定する。判定回路５１は、表示データＤをメモリー制御部４３に出力し、必要に応じて表示データＤをＲＡＭ２５Ｂ（図５参照）に一時保存する。
【００５４】
次に電子機器１１の作用を説明する。ユーザーが電源操作部１５ａを操作して電子機器１１に電源が投入されることで、電子機器１１は起動される。ＣＰＵ２２は、電子機器１１の起動時に制御回路２３に対して電源オン信号（例えばリセット信号）を出力すると共に設定処理を指示する。その結果、制御回路２３では第１ＡＳＩＣ３０と第２ＡＳＩＣ４０とが、図１１及び図１２に示す設定処理を行う。
【００５５】
以下、図９〜図１２を参照して、第１ＡＳＩＣ３０と第２ＡＳＩＣ４０との間で行われる設定処理を説明する。なお、図１１では、第１ＡＳＩＣ３０と第２ＡＳＩＣ４０間でのコマンドやデータの通信の流れを破線矢印で示している。
【００５６】
図１１におけるステップＳ１１において、第１ＡＳＩＣ３０は、電源オン信号を入力する。このとき、第２ＡＳＩＣ４０も、ステップＳ２１において電源オン信号を入力する。
次にステップＳ１２において、第１ＡＳＩＣ３０は、初期動作クロック値Ｓclk０に応じた周波数（初期動作クロック周波数）のクロック信号を出力する（図１０参照）。初期動作クロック周波数は例えば４８ＭＨｚである。第１ＡＳＩＣ３０からの初期動作クロック値周波数のクロック信号CLKは、ピン６３，７３間を接続するクロック信号ライン６７により第２ＡＳＩＣ４０に入力される。
【００５７】
ステップＳ１３では、第１ＡＳＩＣ３０は同期コマンドを出力する。同期コマンドＳＣは、図７及び図８に示す特定データからなり、第１ＡＳＩＣ３０は、まず４つのパケットＰＤからなる第１パターンＰ１のデータを送信し、次に１つのパケットＰＤからなる第２パターンＰ２のデータを送信し、さらに１つのパケットＰＤからなる第３パターンＰ３のデータを送信する。
【００５８】
第２ＡＳＩＣ４０は、電源オン信号の入力後（Ｓ２１）、ステップＳ２２において、データ通信信号ライン６５によりデータ受信部４１が受信するデータを監視し、同期コマンドＳＣを入力したか否かを判定している。第２ＡＳＩＣ４０は、受信したデータが特定データからなる同期コマンドＳＣであると判定すると、通常モードからクロック設定モードに移行し、ステップＳ２３に進む。なお、第２ＡＳＩＣ４０がステップＳ２２で行う同期コマンド判定処理の詳細は、図１２を参照して後述する。また、本実施形態では、ステップＳ１３の処理とステップＳ２２の処理とにより、モード移行ステップの一例が構成される。
【００５９】
一方、第１ＡＳＩＣ３０は、同期コマンドの出力（Ｓ１３）の後、次のステップＳ１４において、新クロック値Ｓclk１を含むクロック値設定コマンドＣＬＣを出力する。第２ＡＳＩＣ４０は、同期コマンドＳＣに続き、フラグｆの値が「１」のパケットＰＤを入力すると、これをクロック値設定コマンドＣＬＣとみなす。第２ＡＳＩＣ４０は、ステップＳ２３において、入力したクロック値設定コマンドＣＬＣ中の新クロック値Ｓclk１をクロック設定レジスター５５に格納し、第２ＡＳＩＣ４０の動作クロックとして初期動作クロック値Ｓclk０とは異なる新クロック値Ｓclk１を設定する。なお、本実施形態では、ステップＳ１４の処理とステップＳ２３の処理とにより、設定ステップの一例が構成される。
【００６０】
そして、新クロック値Ｓclk１を設定後の第２ＡＳＩＣ４０は、ステップＳ２４において、第１ＡＳＩＣ３０に割込信号Intを出力する（図１０も参照）。第２ＡＳＩＣ４０は、この割込信号Intにより新クロック値Ｓclk１の設定を完了した旨を第１ＡＳＩＣ３０に通知（応答）する。第１ＡＳＩＣ３０は、同期コマンドの出力後、ステップＳ１５において、第２ＡＳＩＣ４０からの割込信号Intの入力の有無を判定している。そして、第１ＡＳＩＣ３０は、割込信号Intを入力すると（Ｓ１５で肯定判定）、ステップＳ１６に進む。
【００６１】
ステップＳ１６では、第１ＡＳＩＣ３０は同期コマンドＳＣを出力する。この同期コマンドＳＣは新クロック値Ｓclk１に基づく動作クロックへの切り換えの旨を第２ＡＳＩＣ４０に伝えるコマンドとして出力される。第２ＡＳＩＣ４０は、割込信号Intの出力（Ｓ２４）の後、ステップＳ２５において、第１ＡＳＩＣ３０からの同期コマンドの入力の有無を判定している。第２ＡＳＩＣ４０は、２回目の同期コマンドの入力があると（Ｓ２５で肯定判定）、クロック設定モードから通常モードに移行し、ステップＳ２６に進む。
【００６２】
図１０に示すように、電子機器１１の起動時に、第１ＡＳＩＣ３０からの１回目の同期コマンドＳＣとクロック値設定コマンドＣＬＣとを受信した第２ＡＳＩＣ４０において新クロック値Ｓclk１が設定されると、第２ＡＳＩＣ４０から割込信号Intが出力される。その割込信号Intを受信した第１ＡＳＩＣ３０が２回目の同期コマンドＳＣを出力することで、第２ＡＳＩＣ４０はクロック設定モードから通常モードに移行し、以後、クロック信号CLKが、初期動作クロック周波数（例えば４８ＭＨｚ）から新クロック値Ｓclk１に応じた周波数に切り換わる（図１０参照）。新しい動作クロック周波数は例えば６４ＭＨｚである。
【００６３】
図１１に戻って、第１ＡＳＩＣ３０は、２回目の同期コマンドの出力（Ｓ１６）に続き、ステップＳ１７において、新クロック値Ｓclk１に応じた周波数のクロック信号CLKに同期させて、各設定値を含む複数の設定コマンドを、第２ＡＳＩＣ４０に順次出力する。ここで、設定コマンドは、フラグｆの値が「１」でデータ値が設定値であるパケットＰＤからなる。各設定値は、第１ＡＳＩＣ３０のレジスター設定部３１内の各レジスター３１Ｃに設定された第１設定値〜第ｎ設定値である。これらの各設定値には、画面サイズやデータ形式等が含まれる。
【００６４】
第２ＡＳＩＣ４０は、ステップＳ２６において、入力した設定コマンド中の設定値を設定レジスターに格納する。これにより例えば画面サイズやデータ形式等の各設定値が設定される。図１０に示すように、新クロック値Ｓclk１に応じた周波数のクロック信号CLKに同期して第１設定値〜第ｎ設定値の各設定コマンドが第２ＡＳＩＣ４０に入力される。こうして第１ＡＳＩＣ３０と第２ＡＳＩＣ４０との表示装置１４の駆動周波数に応じた動作クロックの設定、及び第２ＡＳＩＣ４０における各設定値の設定処理が終了する。
【００６５】
設定処理の終了後、第１ＡＳＩＣ３０から第２ＡＳＩＣ４０へ表示データＤがパケット転送される。第２ＡＳＩＣ４０は、受信した表示データＤと第１設定値〜第ｎ設定値とに基づいて表示装置１４を制御し、その表示部１４Ａに表示データＤに基づく表示内容を表示させる。
【００６６】
なお、電子機器１１に搭載された表示装置１４の駆動周波数が初期動作クロック値Ｓclk０で対応可能な場合、第１ＡＳＩＣ３０は、ステップＳ１１，Ｓ１２の処理を行った後、初期動作クロック値Ｓclk０に応じた周波数のクロック信号CLKに同期させて各設定値を含む設定コマンドを出力する。すなわち、図１１において、クロック信号CLKの出力（Ｓ１２）の後、ステップＳ１３〜Ｓ１６の処理を省くと共に、ステップＳ１７に替え、初期動作クロック値Ｓclk０に応じた周波数のクロック信号CLKで各設定値を含む設定コマンドを出力する。一方、第２ＡＳＩＣ４０は、電源オン信号入力（Ｓ２１）の後、同期コマンドＳＣの入力がないので（Ｓ２２で否定判定）、ステップＳ２６に移行し、初期動作クロック周波数のクロック信号CLKと共に入力した設定コマンド中の設定値を設定レジスター５６に格納する。
【００６７】
次に、図１２を参照して、第２ＡＳＩＣ４０が行う同期コマンド判定処理の詳細を説明する。
まずステップＳ３１では、パケットを入力したか否かを判断する。パケットを入力すると、ステップＳ３２において、第１パターンＰ１の条件を満たすか否かを判断する。ここで、図７の例では、第１パターンＰ１の条件は、１つのパケットＰＤを構成する１７ビットの値が「1FFFFh」であることである。ステップＳ３２ではパケットを１つずつ第１パターンの条件に合致するか否かを判断する。第１パターンＰ１を構成するＮ個（例えば４個）全てのパケットＰＤで第１パターンＰ１の条件を満したときに第１パターンＰ１であると判定される。このため、１つ目のパケットＰＤが第１パターンＰ１の条件を満たしても第１パターンＰ１であるとは特定できない。なお、本実施形態では、パケットＰＤ中の１７ビットの値について「１」の値が連続する数をカウンター５４で計数し、「１」が連続するうちは、つまり「０」を含まなければ、第１パターンＰ１の条件を満たすと判断する。
【００６８】
ステップＳ３３では、第１パターンであるか否かを判断する。すなわち、Ｎ個（本例では４個）の連続するパケットＰＤの全てが第１パターンＰ１の条件を満たしたか否かを判断する。Ｎ個の連続するパケットＰＤについて第１パターンＰ１の条件を満たした結果、ステップＳ３３で第１パターンであると判定されるまでは、ステップＳ３１に戻り、各パケットについてステップＳ３２及びＳ３３の判定処理を繰り返す。そして、ステップＳ３２でＮ個目のパケットＰＤが第１パターンＰ１の条件を満たすと、次のステップＳ３３で、それまで入力したＮ個のパケットが特定データからなる第１パターンであると判定する。なお、本実施形態では、パケットＰＤ中の１７ビットの値について「１」の値が連続する数を計数するカウンター５４の計数値が、閾値（例えば５０以上６８以下の範囲内の設定値）以上に達すると、第１パターンＰ１であると判定する。
【００６９】
第１パターンＰ１を構成するＮ個のパケットの入力を終え、次（（Ｎ＋１）個目）のパケットＰＤを入力すると（ステップＳ３４で肯定判定）、次のステップＳ３５において、第２パターンであるか否かを判断する。ここで、図７の例では、パケットの値が「10000h」であれば第２パターンである。本例では、第１パターンＰ１であると判断した後、値が「１」から「０」へ切り換わると、カウンター５４をリセットし、そのカウンター５４で「０」の連続する数を計数する。そして、そのカウンター５４の計数値が「４」に達すると、そのパケットが第２パターンＰ２であると判断する。
【００７０】
さらに次（（Ｎ＋２）個目）のパケットを入力すると（ステップＳ３６で肯定判定）、ステップＳ３７において第３パターンであるか否かを判断する。すなわち、パケットＰＤの値が、図７に示す例では「13333h」であれば第３パターンであると判断する。第３パターンＰ３であれば、第１〜第３パターンＰ１〜Ｐ３の全てが同期コマンドＳＣの値に合致することになるので、ステップＳ３８において同期コマンドと判定する。
【００７１】
一方、ステップＳ３２で第１パターンＰ１の条件を満たさない場合、例えば値「1FFFFh」以外の値を入力した結果、「０」を入力した際にカウンター５４がリセットされた場合は、ステップＳ３９において同期コマンドではないと判定する。さらにステップＳ３５で第２パターンＰ２ではないと判定した場合、及びステップＳ３７で第３パターンＰ３ではないと判定した場合は、ステップＳ３９において同期コマンドではないと判定する。
【００７２】
こうして同期コマンドＳＣの入力後、それに続くクロック値設定コマンドＣＬＣでクロック値Ｓclk１を設定した後は、新クロック値Ｓclk１に応じた周波数（例えば６４ＭＨｚ）のクロック信号CLKと共に入力するパケットＰＤの先頭のフラグｆの値を監視し、ｆ＝１であればコマンドであると判断し、ｆ＝０であればデータであると判断する。そして、第２ＡＳＩＣ４０は、フラグｆ＝１のパケットからなる設定コマンドに基づいて第１設定値〜第ｎ設定値を設定する。こうして制御回路２３は設定処理を終了する。
【００７３】
その後、第１ＡＳＩＣ３０は、操作部１５の操作に応じて表示装置１４の表示部１４Ａの表示内容を切り換えるときには、その切り換えるべき画像データをＲＯＭ２４から読み出し、その読み出した画像データに対して必要に応じて加工処理を施して表示データＤを生成する。そして、第１ＡＳＩＣ３０は、新クロック値Ｓclk１に応じた周波数（例えば６４ＭＨｚ）のクロック信号CLKの出力に同期させて、その表示データＤを画像転送部３３により複数のパケットに分割して転送する。第２ＡＳＩＣ４０は、新クロック値Ｓclk１の周波数のクロック信号CLKに基づいて表示データＤを受信し、その受信した表示データＤを表示装置１４の駆動周波数に合わせた出力タイミングで表示装置１４に送信することで、表示装置１４に表示データＤに基づく表示内容を表示させる。このように表示装置１４の駆動周波数に合わせて第１ＡＳＩＣ３０と第２ＡＳＩＣ４０との動作クロックが切り換えられるので、電子機器１１の機種が異なっても、共通の制御回路２３により駆動周波数の異なる表示装置１４を駆動制御できる。
【００７４】
例えば表示部１４Ａにメニューが表示される場合、ユーザーはメニューの中から所望の項目を選択し、指示操作部１５ｃを操作することで、電子機器１１は処理（ジョブ）を開始する。ＣＰＵ２２は、ジョブに従ってエンジン２７を制御する。例えば電子機器１１が印刷装置である場合、サポート部１６から媒体Ｐ（例えば用紙）が本体１２内へ給送及び搬送され、その搬送途中の媒体Ｐにエンジン２７を構成する不図示の印刷ヘッドが印刷を行い、印刷後の媒体Ｐは本体１２の不図示の排出口から排出される。また、電子機器１１が画像読取装置である場合、サポート部１６から媒体Ｐ（例えば原稿）が本体１２内へ給送及び搬送され、その搬送途中の媒体Ｐの画像がエンジン２７を構成する不図示の読取部（イメージセンサー）により読み取られ、その読取データはホスト装置に送信される。
【００７５】
以上詳述した第１実施形態によれば、以下に示す効果を得ることができる。
（１）同期コマンドＳＣとクロック値設定コマンドＣＬＣとをデータ信号ライン６６により送信することで、表示データの転送とコマンドの転送とでデータ通信信号ライン６５を兼用する。よって、制御回路２３では、図４に示す比較例の制御回路１００に比べ、コマンド転送用の２本ずつのピン１１１，１１２，１２１，１２２を削減できる。このように制御回路２３では、第１ＡＳＩＣ３０と第２ＡＳＩＣ４０とにおいて比較例の構成に比べピンを少なく構成することができる。よって、ピンの数が少ないことから、第１ＡＳＩＣ３０及び第２ＡＳＩＣ４０を小型に構成できたり、コマンド転送用に必要でなくなったピンを他の用途に利用したりすることができる。ピンの他の用途としては、他の通信方式を追加した場合におけるデータ転送が挙げられる。他の通信方式としては、例えばアイ・ツー・シー（Ｉ２Ｃ）等が挙げられる。
【００７６】
（２）第１ＡＳＩＣ３０は、第１ＡＳＩＣ３０と第２ＡＳＩＣ４０とで動作クロックが異なる場合に両方のクロック値を合わせる際は、データ通信信号ライン６５により同期コマンドＳＣを出力し、第２ＡＳＩＣ４０をクロック設定モードに移行させる。その後、データ通信信号ライン６５によりクロック値設定コマンドＣＬＣを出力して、第２ＡＳＩＣ４０に初期動作クロック値Ｓclk０とは異なるクロック値Ｓclk１を設定する。よって、第１ＡＳＩＣ３０はデータ通信信号ライン６５を用いて第２ＡＳＩＣ４０にクロック値Ｓclk１を設定できるので、第１ＡＳＩＣ３０と第２ＡＳＩＣ４０とに必要な端子数を、比較例の制御回路１００の構成をとる場合に比べ低減できる。
【００７７】
（３）制御回路２３は電子機器１１の起動時に初期動作クロック値Ｓclk０を設定した後に、初期動作クロック値Ｓclk０とは異なるクロック値Ｓclk１を設定する。初期動作クロック周波数のクロック信号CLKでクロック値設定コマンドＣＬＣをデータ通信信号ライン６５により転送することで、第２ＡＳＩＣ４０に初期動作クロック値Ｓclk０とは異なるクロック値Ｓclk１を設定できる。
【００７８】
（４）同期コマンドＳＣは、複数のパケットＰＤで構成されたデータである。例えば１つのパケットで同期コマンドを構成した場合、データを同期コマンドと誤認する頻度が相対的に高くなるが、複数のパケットＰＤで同期コマンドＳＣが構成されるので、データを同期コマンドＳＣと誤認しにくい。よって、第２ＡＳＩＣ４０は、データと区別して同期コマンドＳＣを認識できる。
【００７９】
（５）第２ＡＳＩＣ４０はクロック値を設定すると、第１ＡＳＩＣ３０に割込信号Intを出力し、割込信号Intの出力の後、設定されたクロック値Ｓclk１に基づく動作クロックで動作する。よって、第１ＡＳＩＣ３０は、第２ＡＳＩＣ４０側でクロック値Ｓclk１の設定の変更が完了したことを確認した後、新クロック値Ｓclk１に基づく動作クロックでの動作に切り換えることができる。
【００８０】
（６）電子機器１１は、制御回路２３と表示装置１４とを備えるので、表示装置１４の表示を制御する制御回路２３を構成する第１ＡＳＩＣ３０と第２ＡＳＩＣ４０とのピン数及び両ＡＳＩＣ３０，４０間の配線数を削減できる。
【００８１】
（７）第１ＡＳＩＣ３０がデータ通信信号ライン６５を介して第２ＡＳＩＣ４０の動作クロックを可変に設定可能であると共に、第１ＡＳＩＣ３０からのデータ通信信号ライン６５により受信したデータに基づいて第２ＡＳＩＣ４０が対象装置の一例である表示装置１４を制御する制御方法を採用する。第１ＡＳＩＣ３０と第２ＡＳＩＣ４０とで動作クロックが異なる場合において、両方のクロック値を合わせる際は、第１ＡＳＩＣ３０がデータ通信信号ライン６５で同期コマンドＳＣを出力し、第２ＡＳＩＣ４０をクロック設定モードに移行させるモード移行ステップ（Ｓ１３，Ｓ２２）を備える。さらに第１ＡＳＩＣ３０がデータ通信信号ライン６５によりクロック値設定コマンドＣＬＣを出力して、第２ＡＳＩＣ４０のクロック値Ｓclk１を設定する設定ステップ（Ｓ１４，Ｓ２３）を備える。この方法によれば、第１ＡＳＩＣ３０と第２ＡＳＩＣ４０とが表示装置１４の制御に必要とする端子数及び配線数を少なくできる。
【００８２】
（第２実施形態）
次に、第２実施形態における電子機器について図面を参照して説明する。この第２実施形態では、設定処理の内容が、第１実施形態と異なる。なお、電子機器１１において第１実施形態と同様の構成は説明を省略し、特に異なる処理の内容を詳細に説明する。
【００８３】
図１３に示すように、第１制御回路の一例としての第１ＡＳＩＣ３０の構成は第１実施形態と同様であり、第２制御回路の一例としての第２ＡＳＩＣ４０の構成は第１実施形態と一部異なる。また、第１ＡＳＩＣ３０が行う処理と第２ＡＳＩＣ４０が行う処理は、前記第１実施形態と一部異なる。
【００８４】
まず図１３を参照して第２ＡＳＩＣ４０の回路構成について説明する。図１３に示すように、第２ＡＳＩＣ４０のコマンド設定部４２のうち設定回路５２の構成が第１実施形態と異なる。すなわち、設定回路５２は、第１格納部８１、第２格納部８２及び比較回路８３を備える。本実施形態の第１ＡＳＩＣ３０は、同期コマンドＳＣの出力に続き、同じクロック値Ｓclk１，Ｓclk２のクロック値設定コマンドＣＬＣを２回送信（出力）する。第２ＡＳＩＣ４０は１回目のクロック値設定コマンドＣＬＣの情報の一例としてのクロック値Ｓclk１を第１格納部８１に格納し、２回目のクロック値設定コマンドＣＬＣの情報の一例としてのクロック値Ｓclk２（＝Ｓclk１）を第２格納部８２に格納する。比較回路８３は、第１格納部８１に格納されたクロック値Ｓclk１と第２格納部８２に格納されたクロック値Ｓclk２とを比較し、両クロック値Ｓclk１，Ｓclk２が一致したか否かに応じた比較結果信号を出力する。比較回路８３は、両クロック値Ｓclk１，Ｓclk２が一致した場合に一致信号を出力し、両クロック値Ｓclk１，Ｓclk２とが不一致である場合は不一致信号を出力する。比較回路８３は一致と判定した場合、クロック値Ｓclk１（＝Ｓclk２）をクロック設定レジスター５５に格納し、不一致と判定した場合、クロック値Ｓclk１をクロック設定レジスター５５に格納しない。なお、比較回路８３の比較結果信号は割込処理回路５３に入力される。
【００８５】
割込処理回路５３は、比較回路８３から不一致信号を入力した場合は割込信号IntをＡ回（例えば１回）出力し、比較回路８３から一致信号を入力した場合は割込信号IntをＢ回（例えば２回）出力する。
【００８６】
図１４に示すように、第１ＡＳＩＣ３０は、同期コマンドＳＣを出力の後、クロック値設定コマンドＣＬＣを２回送信する。そして、第２ＡＳＩＣ４０において１回目と２回目のクロック値設定コマンドＣＬＣで指示されたクロック値Ｓclk１，Ｓclk２が一致した場合、そのクロック値Ｓclk１を設定し、その設定の旨をＢ回（例えば２回）の割込信号Intにより第１ＡＳＩＣ３０へ通知する。そして、第１ＡＳＩＣ３０は、Ｂ回の割込信号Intを入力後、同期コマンドＳＣを送信する。さらに、第１ＡＳＩＣ３０は、その同期コマンドＳＣに続き、第１設定値を含む設定コマンド、第２設定値を含む設定コマンドなどを順次送信する。
【００８７】
一方、第１ＡＳＩＣ３０は割込信号IntがＡ回（例えば１回）であった場合は、再度、同じクロック値Ｓclk１（＝Ｓclk２）でクロック値設定コマンドＣＬＣを２回送信する。こうして不一致の場合は、第２ＡＳＩＣ４０で１回目と２回目のクロック値が一致してクロック設定レジスター５５にクロック値が格納されるまで、Ａ回の割込信号Intにより再送要求と、その要求により再送された２回のクロック値設定コマンドのクロック値Ｓclk１，Ｓclk２が一致するか否かの比較処理とを繰り返す。
【００８８】
次に、図１５を参照して電子機器１１の作用を説明する。なお、図１５では、第１ＡＳＩＣ３０と第２ＡＳＩＣ４０間でのコマンドやデータの通信の流れを破線矢印で示している。
【００８９】
第１ＡＳＩＣ３０が行う図１５におけるステップＳ４１〜４３の処理は、第１実施形態（図１１）のステップＳ１１〜Ｓ１３と同様であり、次に新クロック値Ｓclkを含むクロック値設定コマンドＣＬＣを送信する回数が２回である点が、第１実施形態と異なる。すなわち、第１ＡＳＩＣ３０は同期コマンドＳＣを出力した後、１回目に新クロック値Ｓclk１を含むクロック値設定コマンドＣＬＣを出力し（ステップＳ４４）、続く２回目に新クロック値Ｓclk２（＝Ｓclk１）を含むクロック値設定コマンドＣＬＣを出力する（ステップＳ４５）。新クロック値Ｓclk１，Ｓclk２は同じ値であるが、例えば静電気等によるノイズの影響により異なる値となる場合がある。異なる値となった場合、第２ＡＳＩＣ４０が受信した新クロック値Ｓclk１が間違った値である可能性がある。
【００９０】
一方、第２ＡＳＩＣ４０が行うステップＳ５１，Ｓ５２の処理は、第１実施形態（図１１）のステップＳ２１，Ｓ２２と同様である。次に第２ＡＳＩＣ４０は、１回目に入力したクロック値設定コマンドＣＬＣで指示された新クロック値Ｓclk１を第１格納部８１に格納し（ステップＳ５３）、２回目に入力したクロック値設定コマンドＣＬＣで指示された新クロック値Ｓclk２を第２格納部８２に格納する（ステップＳ５４）。
【００９１】
図１５に示すように、第２ＡＳＩＣ４０は、ステップＳ５５において、１回目のクロック値Ｓclk１と２回目のクロック値Ｓclk２とが一致するか否かを判定する。１回目と２回目のクロック値Ｓclk１，Ｓclk２とが不一致（Ｓ５５で否定判定）であれば、第１ＡＳＩＣ３０に割込信号IntをＡ回（例えば１回）出力し（ステップＳ５６）、ステップＳ５３に戻る。一方、１回目と２回目のクロック値Ｓclk１，Ｓclk２が一致すれば（Ｓ５５で肯定判定）、第２ＡＳＩＣ４０は、ステップＳ５７において、新クロック値Ｓclk１をクロック設定レジスター５５に格納する。そして、次のステップＳ５８で、第２ＡＳＩＣ４０は第１ＡＳＩＣ３０に割込信号IntをＢ回（例えば２回）出力する。
【００９２】
第１ＡＳＩＣ３０は、割込信号Intを入力すると、ステップＳ４６において、その割込信号の入力回数を判定する。割込信号Intの入力回数が不一致（設定失敗）の旨のＡ回（例えば１回）であればステップＳ４４に戻る。そして、第１ＡＳＩＣ３０は、新クロック値Ｓclk１を含むクロック値設定コマンドＣＬＣの出力（ステップＳ４４）と、新クロック値Ｓclk２（＝Ｓclk１）を含むクロック値設定コマンドＣＬＣの出力（ステップＳ４５）とを行う。
【００９３】
第２ＡＳＩＣ４０は、１回目のクロック値設定コマンドＣＬＣで指示された新クロック値Ｓclk１を第１格納部８１に格納し（ステップＳ５３）、２回目のクロック値設定コマンドＣＬＣで指示された新クロック値Ｓclk２を第２格納部８２に格納する（ステップＳ５４）。そして、ステップＳ５５において、１回目と２回目の新クロック値Ｓclk１，Ｓclk２が一致したか否かを比較回路８３が判定する。そして、その判定結果から新クロック値Ｓclk１，Ｓclk２が不一致であればＡ回（例えば１回）の割込信号Intを出力し、新クロック値Ｓclk１，Ｓclk２が一致するまで、クロック値の再送要求と、その再送で入力したクロック値Ｓclk１，Ｓclk２の比較処理とを繰り返す。そして、新クロック値Ｓclk１，Ｓclk２が一致すると（Ｓ５５で肯定判定）、第２ＡＳＩＣ４０は、クロック値Ｓclk１をクロック設定レジスター５５に格納すると共に、割込処理回路５３により第１ＡＳＩＣ３０に割込信号IntをＢ回出力する。
【００９４】
一方、ステップＳ４６において、割込信号Intの入力回数が一致（設定成功）の旨のＢ回（例えば２回）であれば、第１ＡＳＩＣ３０は、ステップＳ４７において、同期コマンドＳＣを出力する。
【００９５】
Ｂ回の割込信号Intを出力した第２ＡＳＩＣ４０は、その後、ステップＳ５９において、第１ＡＳＩＣ３０からの同期コマンドの入力の有無を判定しており、２回目の同期コマンドＳＣの入力があると、クロック設定モードから通常モードに移行したうえで、ステップＳ６０に進む。
【００９６】
一方、２回目の同期コマンドＳＣを出力した第１ＡＳＩＣ３０は、次のステップＳ４８において、新クロック値Ｓclk１に応じた周波数のクロック信号CLKに同期させて、各設定値を含む複数の設定コマンドを第２ＡＳＩＣ４０に順次送信する。
【００９７】
複数の設定コマンドを受信した第２ＡＳＩＣ４０は、ステップＳ６０において、入力した各設定値を設定レジスター５６に格納し、各設定値（画面サイズやデータ形式等）を設定する。こうして表示装置１４の駆動周波数に応じた動作クロック及び各設定値の設定処理が終了する。
【００９８】
このように２回のクロック値設定コマンドのうち少なくとも一方がノイズ等の影響を受けたためにクロック値Ｓclk１，Ｓclk２が一致しなかった場合は、動作クロックを決める値としてそのクロック値Ｓclk１を設定しない。そして、クロック値Ｓclk１，Ｓclk２が一致した場合にそのクロック値Ｓclk１をクロック設定レジスター５５に格納し、動作クロックを決める値として設定する。よって、ノイズ等の影響を受けていないより正しいクロック値を設定できる。そのため、クロック値設定後は、第１ＡＳＩＣ３０と第２ＡＳＩＣ４０とが新クロック値Ｓclk１に基づく動作クロックで正しく動作する。よって、第１ＡＳＩＣ３０から第２ＡＳＩＣ４０へ表示装置１４の駆動周波数に応じた周波数のクロック信号CLKで設定値の設定及び表示データＤの転送が行われる。したがって、電子機器１１の機種に応じた駆動周波数の表示装置１４を適切に制御できる。
【００９９】
以上詳述した第２実施形態によれば、第１実施形態で述べた前記（１）〜（７）と同種の効果が得られる他、以下に示す効果も得ることができる。
（８）第２ＡＳＩＣ４０は、第１ＡＳＩＣ３０から入力したクロック値設定コマンドＣＬＣのクロック値Ｓclk１を第１格納部８１（記憶領域の一例）に一時保存し、第１格納部８１に保存されたクロック値Ｓclk１が、次回入力されたクロック値設定コマンドＣＬＣのクロック値Ｓclk２と一致していなければ、そのクロック値を設定しない。そして、２回のクロック値設定コマンドＣＬＣの再送と、クロック値Ｓclk１，Ｓclk２の比較とを繰り返す。一方、第１格納部８１に保存されたクロック値Ｓclk１が、次回入力されたクロック値設定コマンドＣＬＣのクロック値Ｓclk２と一致していれば、第２ＡＳＩＣ４０は、そのクロック値Ｓclk１を、動作クロックを決める値として設定する。よって、ノイズ等の影響を受けず、クロック値Ｓclk１をより正しく設定できる。
【０１００】
なお、上記各実施形態は以下のような形態に変更することもできる。
・前記第１実施形態と第２実施形態では、ピンを削減したが、例えば第１ＡＳＩＣ３０と第２ＡＳＩＣ４０が１つの共通のパッケージに収容された構成において、第１ＡＳＩＣ３０と第２ＡＳＩＣ４０とを構成する各チップの端子数（例えば電極パッド数）を削減してもよい。この構成の制御回路によれば、比較例の構成に比べ、端子数及び配線数を低減できる。
【０１０１】
・第２制御回路から第１制御回路への設定完了の旨の通知は、割込端子から割込信号を出力して行ったが、専用の端子で設定完了の旨を通知してもよい。
・前記実施形態では、同期コマンドを複数のパケットからなる特定のデータで構成したが、特定データは第１〜第３パターンＰ１〜Ｐ３からなる構成に替え、他のパターンで構成してもよい。例えば第１パターンＰ１と第２パターンＰ２とからなる特定データ、第１パターンＰ１と第３パターンＰ３とからなる特定データ、第２パターンＰ２と第３パターンＰ３とからなる特定データでもよい。また、第１パターンＰ１は、４パケット以外の２つ、３つ、５つ等の複数パケットで構成してもよいし、１つのパケットで構成してもよい。さらに第２パターンＰ２と第３パターンのうち一方又は両方を複数パケットにより構成してもよい。また、同期コマンドを構成する特定データのパケット数は上述の如く適宜変更できるが、特定データを構成するパケット中のデータ値も、適宜変更してよい。このようなデータ構造でも、先頭のフラグｆの値によってコマンドかデータかを区別できるので、使用される他のコマンドと同期コマンドとを区別できる。また、データとコマンドとを区別するフラグｆは１ビットに限らず、２ビット以上とし、３種類以上のデータ種をフラグｆにより判別できる構成としてもよい。例えばフラグの値によってコマンドの種類を判別できてもよい。
【０１０２】
・クロック値設定コマンドＣＬＣの情報は、クロック値に限定されず、クロック周波数に対応付けられた識別番号などの識別情報でもよい。すなわち、情報は、４８ＭＨｚのクロック周波数の数値を示す「４８」や６４ＭＨｚのクロック周波数の数値を示す「６４」のようなクロック周波数のＭＨｚを示す数値に限らず、複数種のクロック周波数に対応付けられた「０」（例えば４８ＭＨｚと対応付けられた番号）、「１」（例えば６４ＭＨｚと対応付けられた番号）のような番号でもよい。要するに、第２制御回路が、クロック値設定コマンドＣＬＣの情報から設定すべきクロック値を把握できればよい。
【０１０３】
・前記第２実施形態において、第１ＡＳＩＣ３０がクロック値設定コマンドＣＬＣを同じ情報で出力する出力回数は２回に限らず３回以上の複数回でもよい。この場合、複数のクロック値設定コマンドＣＬＣの情報の全てが一致していれば、第２ＡＳＩＣ４０はクロック値を設定し、一方、複数の情報のうち１つでも不一致であれば第２ＡＳＩＣ４０はクロック値を設定しない構成とすればよい。
【０１０４】
・第１ＡＳＩＣ３０から第２ＡＳＩＣ４０へのデータの転送をパケット転送としたが、データをパケットに分割せず転送してもよい。
・第１制御回路と第２制御回路間のデータ転送方式をシリアル転送方式としたが、パラレル転送方式としてもよい。パラレル転送方式であってもピン数又は端子数を少なくできるうえ、配線数も少なくできる。
【０１０５】
・表示装置はＬＣＤ（Liquid Crystal Display）に限定されず、ＰＤＰ（Plasma Display Panel）、ＥＬ（Electroluminescence）ディスプレイ、ＦＥＤ（Field Emission Display）などのＦＰＤ（Flat Panel Display）でもよい。さらに表示装置はＣＲＴ（Cathode Ray Tube）でもよい。
【０１０６】
・制御回路は、表示装置を対象装置の一例とする表示制御回路に限定さない。第１制御回路と第２制御回路との間で、データの送受信と設定値の設定とが必要な制御回路であれば足りる。例えば、対象装置の一例として音声生成装置（例えばスピーカー装置）を備え、第１制御回路と第２制御回路との間で、同期コマンド及びクロック値設定コマンド等のコマンドと音声データとの転送が行われ、第２制御回路が音声生成装置を制御するオーディオ装置でもよい。
【０１０７】
・制御回路を構成する第１制御回路と第２制御回路とのうち一方又は両方が、ＡＳＩＣに替え、例えばＦＰＧＡ（field-programmable gate array）でもよい。また、その他の半導体集積回路（ＩＣ）でもよい。さらに第１制御回路と第２制御回路との各チップが１つのパッケージに収容されていてもよい。この構成では、パッケージのピンの本数の低減には寄与しないものの、パッケージ内における第１制御回路と第２制御回路とを接続する端子数及び配線数を低減できる。
【０１０８】
・電子機器は、印刷装置及び画像読取装置に限定されない。電子機器として、例えばプロジェクター、オーディオ装置、デジタルカメラ等でもよい。また、例えばスマートフォン、携帯電話及びＰＤＡ等の携帯端末でもよいし、パーソナルコンピューターでもよい。
【符号の説明】
【０１０９】
１１…電子機器、１２…本体、１３…操作パネル、１４…対象装置の一例としての表示装置、１４Ａ…表示部、１５…操作部、１６…サポート部、２０…制御基板、２１…基板、２２…ＣＰＵ、２３…制御回路、２４…ＲＯＭ、２５，２５Ａ，２５Ｂ…ＲＡＭ、２７…エンジン、３０…第１制御回路の一例としての第１ＡＳＩＣ、３１…レジスター設定部、３２…コマンド設定部、３３…画像転送部、３４…クロック生成回路、４０…第２制御回路４０の一例としての第２ＡＳＩＣ、４１…データ受信部、４２…コマンド設定部、４３…メモリー制御部、４４…出力データ制御部、４５…出力タイミング制御部、５１…判定回路、５２…設定回路、５３…割込処理回路、５４…カウンター、５５…クロック設定レジスター、５６…設定レジスター、６１〜６３…ピン（第１ＡＳＩＣ側）、６５…データ通信信号ライン、６６…データ信号ライン、６７…クロック信号ライン、６８…割込信号ライン、７１〜７３…ピン（第２ＡＳＩＣ側）、８１…記憶領域の一例としての第１格納部、８２…第２格納部、８３…比較回路、Ｐ…媒体、ＳＣ…同期コマンド、ＣＬＣ…クロック値設定コマンド、Ｓclk０…初期動作クロック値、Ｓclk１…クロック値（新クロック値）及び１回目のクロック値設定コマンドの情報の一例としてのクロック値、Ｓclk２…２回目（次回）のクロック値設定コマンドの情報の一例としてのクロック値、CLK…クロック信号、Int…割込信号、Ｄ…表示データ、ＰＤ…パケット。
【図１】
2017126105.tif 000003
【図２】
2017126105.tif 000004
【図３】
2017126105.tif 000005
【図４】
2017126105.tif 000006
【図５】
2017126105.tif 000007
【図６】
2017126105.tif 000008
【図７】
2017126105.tif 000009
【図８】
2017126105.tif 000010
【図９】
2017126105.tif 000011
【図１０】
2017126105.tif 000012
【図１１】
2017126105.tif 000013
【図１２】
2017126105.tif 000014
【図１３】
2017126105.tif 000015
【図１４】
2017126105.tif 000016
【図１５】
2017126105.tif 000017