(57)【要約】【課題】Ｎ面にトランジスタ素子を形成したＮ面ＧａＮ系半導体装置を提供する。【解決手段】支持基板３００を、成長用基板２０２上に少なくとも電子走行層、電子供給層をＧａ極性方向に積層してなるＧａＮエピ基板２００のＧａ面２１４と対向して接合する。ＧａＮエピ基板２００の少なくとも成長用基板２０２を除去し、ＧａＮエピ基板２００のＮ面２１６を露出させる。そしてＮ面２１６側に半導体素子３０６を形成する。【選択図】図３
2017228577.tif 000002
【特許請求の範囲】
【請求項１】
Ｇａ極性方向に積層されるＧａＮエピ基板のＮ面側に半導体素子を形成することを特徴とする化合物半導体装置の製造方法。
【請求項２】
支持基板が、前記ＧａＮエピ基板のＧａ面と対向して接合されることを特徴とする請求項１に記載の製造方法。
【請求項３】
前記ＧａＮエピ基板の前記Ｎ面は、前記ＧａＮエピ基板の結晶成長時に基体となる成長用基板および前記成長用基板上に形成されるバッファ層を除去することにより露出されることを特徴とする請求項１または２に記載の製造方法。
【請求項４】
前記ＧａＮエピ基板は、ｎ型導電層、電子走行層となる第１ＧａＮ層、電子供給層、第２ＧａＮ層を含むことを特徴とする請求項１から３のいずれかに記載の製造方法。
【請求項５】
前記ＧａＮエピ基板は、Ｇａ極性方向に、コンタクト層となるｎ型導電層、電子走行層となるＧａＮ層、電子供給層がこの順に積層されていることを特徴とする請求項１から３のいずれかに記載の製造方法。
【請求項６】
支持基板を、成長用基板上に少なくとも電子走行層、電子供給層をＧａ極性方向に積層してなるＧａＮエピ基板のＧａ面と対向して接合するステップと、
前記ＧａＮエピ基板の少なくとも前記成長用基板を除去し、前記ＧａＮエピ基板のＮ面を露出させるステップと、
前記Ｎ面側に半導体素子を形成するステップと、
を備えることを特徴とする化合物半導体装置の製造方法。
【請求項７】
前記ＧａＮエピ基板は、前記成長用基板、バッファ層、ｎ型導電層、前記電子走行層となる第１ＧａＮ層、前記電子供給層、第２ＧａＮ層を含むことを特徴とする請求項６に記載の製造方法。
【請求項８】
前記Ｎ面を露出させるステップは、前記成長用基板および前記バッファ層を除去することを特徴とする請求項７に記載の製造方法。
【請求項９】
前記成長用基板はＳｉ基板であることを特徴とする請求項６から８のいずれかに記載の製造方法。
【請求項１０】
前記成長用基板は、研磨およびウェットエッチングの少なくとも一方により除去されることを特徴とする請求項６から９のいずれかに記載の製造方法。
【請求項１１】
前記バッファ層は、ドライエッチングにより除去されることを特徴とする請求項７または８に記載の製造方法。
【請求項１２】
前記支持基板は、フレキシブル基板、ＡｌＮ基板、ＳｉＣ基板、グラファイト基板、Ｃｕ基板、Ｓｉ基板のいずれかを含むことを特徴とする請求項６から１１のいずれかに記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置に関する。
【背景技術】
【０００２】
従来のシリコン系の半導体デバイスの代替として、より高速動作が可能な窒化物系化合物半導体装置の開発が進められている。化合物半導体装置のなかで、特にＧａＮ系半導体装置の実用化に向けた研究開発が盛んである。
【０００３】
ＧａＮ系半導体は、結晶構造として六方晶をとる。通常、六方晶系半導体からなる半導体装置ではｃ面が用いられるが、ＧａＮ系半導体のｃ面には、Ｇａ面（Ｇａ極性、Ga-polar）とＮ面（Ｎ極性、N-polar）の二つの極性面が存在する。一般に、Ｎ極性方向への結晶成長が難しいことから、Ｇａ極性方向に成長させたエピ基板（ウェハ）が用いられている。図１（ａ）は、ＧａＮ系半導体装置の断面図である。
【０００４】
ＧａＮ系半導体装置２ｒは、エピ基板１０を備える。エピ基板１０は、成長用基板１２、ＧａＮ層１４、ＡｌＧａＮ層１６を備える。ＧａＮ層１４はバッファ層および電子走行層であり、ＳｉＣなどの成長用基板１２上に、Ｇａ極性方向に結晶成長され、さらにその上に、電子供給層であるＡｌＧａＮ層１６がエピタキシャル成長により形成される。このＧａＮ系半導体装置では、Ｇａ面がデバイスの表面に現れており、ＨＥＭＴ（High Electron Mobility Transistor）などの半導体素子は、Ｇａ面側に形成される。このようなＧａＮ系半導体装置２ｒは、無線通信の基地局などの用途で実用化が進められている。本明細書において、図１（ａ）のＧａＮ系半導体装置２ｒに形成されるトランジスタ（ＨＥＭＴ）を、Ｇａ面ＨＥＭＴと称する。
【０００５】
ＨＥＭＴを高速化するためには、アクセス抵抗の低減が重要な課題となる。アクセス抵抗は、コンタクト抵抗成分Ｒｃと半導体抵抗成分の直列接続と把握できる。ここでＧａ面ＨＥＭＴでは、チャネル１８がＧａＮ層１４に形成されるところ、電子供給層であるＡｌＧａＮ層１６が、ドレイン電極およびソース電極のチャネル１８に対するコンタクトの障害となり、コンタクト抵抗Ｒｃが大きくなる。
【０００６】
一方で、Ｎ面側に半導体素子を形成したＧａＮ系半導体装置２も提案されている（非特許文献１）。図１（ｂ）は、ＧａＮ系化合物半導体装置の断面図である。本明細書では図１（ｂ）のＧａＮ系半導体装置に形成されるトランジスタを、Ｎ面ＨＥＭＴと称し、図１（ａ）のＧａ面ＨＥＭＴと区別する。ＧａＮ系半導体装置２ｓはエピ基板２０を備える。エピ基板２０は、成長用基板２２、ＧａＮ層２４、ＡｌＧａＮ層２６、ＧａＮ層２８を備える。ＧａＮ層２４はバッファ層であり、ＳｉＣなどの成長用基板２２上に、Ｎ極性の方向に結晶成長され、さらにその上に、電子供給層であるＡｌＧａＮ層２６が、エピタキシャル成長される。さらにＡｌＧａＮ層２６の上には、電子走行層であるＧａＮ層２８がエピタキシャル成長により形成される。
【０００７】
このＧａＮ系半導体装置２ｓでは、ＨＥＭＴのチャネル３０は、ＧａＮ層２８に形成される。したがって表層側に形成されるドレイン電極およびソース電極とチャネル３０の間にエネルギー障壁となるＡｌＧａＮ層２６が介在しないため、オーミックコンタクトがとりやすく、コンタクト抵抗Ｒｃを小さくできる。さらに、ＡｌＧａＮ層２６がチャネル３０よりも成長用基板２２側に配置されるため、必然的にバックバリア構造が形成されることとなり、短チャネル効果が抑制される。これらの理由により理論上、Ｎ面ＨＥＭＴはＧａ面ＨＥＭＴよりも高周波特性に優れる。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Singisetti, Uttam, Man Hoi Wong, and Umesh K. Mishra、"High-performance N-polar GaN enhancement-mode device technology"、Semiconductor Science and Technology 28.7 (2013):074006
【非特許文献２】Zhong, Can-Tao, and Guo-Yi Zhang、"Growth of N-polar GaN on vicinal sapphire substrate by metal organic chemical vapor deposition"、Rare Metals 33.6 (2014) pp709-713
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら非特許文献２に報告されるように、Ｎ極方向への結晶成長は、Ｇａ極方向への結晶成長に比べて格段に困難であり、量産には至っておらず基礎的研究段階にとどまっている。また作製される結晶の品質に問題があるため、それを用いて製造したＮ面ＨＥＭＴの特性も、理論的な期待値に遠く及ばない。
【００１０】
本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、Ｎ面にトランジスタ素子を形成したＧａＮ系半導体装置の提供にある。
【課題を解決するための手段】
【００１１】
本発明のある態様は、化合物半導体装置の製造方法に関する。この製造方法では、Ｇａ極性方向に積層されるＧａＮエピ基板のＮ面側に半導体素子が形成される。
【００１２】
この態様によれば、Ｇａ極性方向に比べて困難なＮ極性方向への結晶成長が不要となるため、Ｎ面ＧａＮ系半導体装置を簡易に、あるいは安価に製造できる。
【００１３】
支持基板が、ＧａＮエピ基板のＧａ面と対向して接合されてもよい。これにより、支持基板の材料を、ＧａＮエピ基板の結晶成長を考慮せずに選択することができるため材料選択の自由度が高まる。接合は、熱圧着、拡散接合、超音波接合、表面活性化接合法、接着剤による接着などを含む。
【００１４】
ＧａＮエピ基板のＮ面は、ＧａＮエピ基板の結晶成長時に基体となる成長用基板および成長用基板上に形成されるバッファ層を除去することにより露出されてもよい。これにより結晶性の良好なＮ面を得ることができる。
【００１５】
ＧａＮエピ基板は、ｎ型導電層、電子走行層となる第１ＧａＮ層、電子供給層、第２ＧａＮ層を含んでもよい。ＧａＮエピ基板は、Ｇａ極性方向に、コンタクト層となるｎ型導電層、電子走行層、電子供給層がこの順に積層されてもよい。
ｎ型導電層のＮ面にドレイン電極およびソース電極のコンタクトをとることにより、コンタクト抵抗成分ひいてはアクセス抵抗を非常に小さくすることができ、高速なトランジスタを形成できる。またｎ型導電層をＧａＮエピ基板にあらかじめ形成しておくことにより、ｎ型導電層の再成長プロセスが不要となるため、化合物半導体装置の製造コストをさらに下げることができる。
【００１６】
本発明の別の態様は、化合物半導体装置の製造方法である。この製造方法は、支持基板を、成長用基板上に少なくとも電子走行層、電子供給層をＧａ極性方向に積層してなるＧａＮエピ基板のＧａ面と対向して接合するステップと、ＧａＮエピ基板の少なくとも成長用基板を除去し、ＧａＮエピ基板のＮ面を露出させるステップと、Ｎ面側に半導体素子を形成するステップと、を備える。
【００１７】
ＧａＮエピ基板は、成長用基板、バッファ層、ｎ型導電層、電子走行層となる第１ＧａＮ層、電子供給層、第２ＧａＮ層を含んでもよい。ｎ型導電層は、ｎ型ＩｎｘＡｌｙＧａｚＮ層（１≧ｘ，ｙ，ｚ≧０  ｘ＋ｙ＋ｚ＝１）を含んでもよい。
ｎ型導電層のＮ面にドレイン電極およびソース電極のコンタクトをとることにより、コンタクト抵抗成分ひいてはアクセス抵抗を非常に小さくすることができ、高速なトランジスタを形成できる。またｎ型導電層をＧａＮエピ基板にあらかじめ形成しておくことにより、ｎ型導電層の再成長プロセスが不要となるため、化合物半導体装置の製造コストをさらに下げることができる。
【００１８】
Ｎ面を露出させるステップは、成長用基板およびバッファ層を除去してもよい。
【００１９】
成長用基板はＳｉ基板であってもよい。
【００２０】
成長用基板は、研磨およびウェットエッチングの少なくとも一方により除去されてもよい。
【００２１】
バッファ層は、ドライエッチングにより除去されてもよい。
【００２２】
支持基板は、フレキシブル基板またはＡｌＮ基板、ＳｉＣ基板、グラファイト基板、Ｃｕ基板、Ｓｉ基板であってもよい。ＡｌＮ基板、ＳｉＣ基板、グラファイト基板、Ｃｕ基板、は放熱性の観点で有利である。Ｓｉ基板を支持基板とした場合、Ｓｉ基板上にＳｉＣＭＯＳ回路を形成してもよい。この場合、ＣＭＯＳとＧａＮ系ＨＥＭＴの混載デバイスを安価に実現できる。
【００２３】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２４】
本発明のある態様によれば、Ｎ面ＧａＮ系半導体装置を提供できる。
【図面の簡単な説明】
【００２５】
【図１】図１（ａ）、（ｂ）は、ＧａＮ系半導体装置の断面図である。
【図２】実施の形態に係るＧａＮ系化合物半導体装置の断面図である。
【図３】図３（ａ）〜（ｄ）は、実施の形態に係るＧａＮ系半導体装置の製造方法を示す図である。
【発明を実施するための形態】
【００２６】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２７】
図面に記載される各部材の寸法（厚み、長さ、幅など）は、理解の容易化のために適宜、拡大縮小されている場合がある。さらには複数の部材の寸法は、必ずしもそれらの大小関係を表しているとは限らず、図面上で、ある部材Ａが、別の部材Ｂよりも厚く描かれていても、部材Ａが部材Ｂよりも薄いこともあり得る。
【００２８】
図２は、実施の形態に係るＧａＮ系半導体装置１００の断面図である。ＧａＮ系半導体装置１００は、支持基板１１０およびＧａＮエピタキシャル積層構造１３０を備える。ＧａＮエピタキシャル積層構造１３０は、少なくとも電子走行層１３２と電子供給層１３４を含む。ＧａＮエピタキシャル積層構造１３０はさらに、ＧａＮ層１４２を含んでもよい。一例として電子走行層１３２はＧａＮ層であり、電子供給層１３４はＡｌＧａＮ層であるがその限りでは無い。
【００２９】
支持基板１１０とＧａＮエピタキシャル積層構造１３０は、ＧａＮエピタキシャル積層構造１３０のＧａ面１３６と対向して接合されている。図２では、ＧａＮエピタキシャル積層構造１３０のＧａ面１３６と、支持基板１１０とが直接的に接合されているが、その限りではなく、それらの間には別の層が挿入される態様で、間接的に接合されてもよい。接合は、熱圧着、拡散接合、超音波接合、真空中プラズマ照射により基板表面のダングリングボンドを露出させて接合する表面活性化接合法、あるいは接着剤による接着などを利用することができる。ここでの接合は、元々別々であった２つの部材を貼り合わせることを意味し、結晶成長におけるヘテロ接合などは含まない。
【００３０】
ＧａＮエピタキシャル積層構造１３０のＮ面１３８側には、ＨＥＭＴなどのトランジスタや、抵抗、ダイオードなどの回路素子が形成される。チャネル１４０は、電子走行層１３２に形成される。回路素子の構造については公知技術を用いればよいため説明を省略する。
【００３１】
図２のＧａＮ系半導体装置１００と、図１（ｂ）のＧａＮ系半導体装置２ｓには、構造および製造方法において以下の相違点がある。
【００３２】
第１の相違点は、図１（ｂ）では、エピ基板２０がＮ極性方向に結晶成長して製造されるのに対して、図２では、ＧａＮエピタキシャル積層構造１３０は、Ｇａ極性方向に結晶成功されている点である。すなわちＧａＮ系半導体装置１００は、Ｇａ極性方向に積層されるＧａＮエピ基板のＮ面側に半導体素子が形成されることを特徴とする。図１（ｂ）では結晶成長が難しいＮ極性方向への基板成長が必要であるのに対して、図２では、Ｇａ極性方向への結晶成長が利用されるため、Ｎ面ＧａＮ系半導体装置を簡易に、あるいは安価に製造できる。また、Ｇａ極性方向への結晶成長では、良好な結晶構造が得られるため、図１（ｂ）よりも良好なトランジスタの特性を実現できる。
【００３３】
より細かい構造上の相違点を説明すると、図１（ｂ）では、ＧａＮ層２４の成長用基板２２との界面には、結晶成長の最表面に現れる原子層ステップ構造が現れないのに対して、図２では、ＧａＮエピタキシャル積層構造１３０のＧａ面１３６側に、原子層ステップ構造が現れることとなる。また図２では、Ｎ面１３８に近いほど貫通転移密度が高い構造を有するのに対して、図１（ｂ）ではその逆である。
【００３４】
第２の相違点は、図２の支持基板１１０が、ＧａＮの結晶成長時の成長用基板とは無関係であることである。すなわち、図１（ｂ）では、成長用基板２２の上に、ＧａＮ系の半導体化合物を結晶成長させるため、成長用基板２２として、ＧａＮ結晶に対して結晶格子の不整合が小さい材料を選択する必要がある。これに対して図２の支持基板１１０の材料は、結晶格子を考慮せずに選択できる。したがって支持基板１１０は、放熱性に優れるＡｌＮ基板、ＳｉＣ基板、Ｃｕ基板、ダイアモンド基板などを用いることが可能であり、あるいは、実装上の柔軟性を提供するフレキシブル基板を用いることが可能である。そのほか、支持基板１１０としてＳｉ基板を用いることもできる。Ｓｉを支持基板１１０とした場合、Ｓｉの支持基板１１０にＳｉＣＭＯＳ回路を形成してもよく、これによりＳｉＣＭＯＳとＧａＮ系ＨＥＭＴの混載デバイスを安価に実現できる。
【００３５】
本発明は、図２の断面図として把握され、あるいは上述の説明から導かれるさまざまな装置、デバイス、製造方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例および製造方法を説明する。
【００３６】
図３（ａ）〜（ｄ）は、Ｎ面ＧａＮ系半導体装置の製造方法を示す図である。はじめに、図３（ａ）に示すように、結晶成長が容易なＧａ極性方向に結晶成長（エピタキシャル成長）によって、ＧａＮエピ基板（ウェハ）２００を製造する。ＧａＮエピ基板２００は、成長用基板２０２、バッファ層２０４、ｎ型導電層２０６、第１ＧａＮ層２０８、ＡｌＧａＮ層２１０、第２ＧａＮ層２１２を含む。バッファ層２０４、ｎ型導電層２０６、第１ＧａＮ層２０８、ＡｌＧａＮ層２１０、第２ＧａＮ層２１２は、成長用基板２０２上に、Ｇａ極性方向にエピタキシャル成長によって形成される。第２ＧａＮ層２１２の表層には、Ｇａ面２１４が現れている。
【００３７】
第１ＧａＮ層２０８は、図２の電子走行層１３２であり、ＡｌＧａＮ層２１０は、図２の電子供給層１３４である。成長用基板２０２は、Ｇａ面ＧａＮ系半導体装置のエピ基板に用いられる材料と同じ材料、たとえばＳｉ、ＳｉＣ、サファイヤなどを用いることができるが、その限りでない。後述のように、成長用基板２０２は、後の工程で除去されるため、安価であり、および／または除去が容易な材料を選択することが好ましく、この観点からＳｉを用いるとよい。バッファ層２０４はたとえばＧａＮである。ｎ型導電層２０６は、最終的に形成されるトランジスタのドレインおよびソースのコンタクトを取るために挿入されるコンタクト層である。
【００３８】
続いて、図３（ｂ）に示すように、支持基板３００を、ＧａＮエピ基板２００のＧａ面２１４と対向するように基板接合する。この支持基板３００は、図２の支持基板１１０に対応する。基板接合の方法は特に限定されない。
【００３９】
続いて図３（ｃ）に示すように、ＧａＮエピ基板２００の成長用基板２０２およびバッファ層２０４を除去し、ｎ型導電層２０６のＮ面２１６が露出される。残ったｎ型導電層２０６、第１ＧａＮ層２０８、ＡｌＧａＮ層２１０、第２ＧａＮ層２１２を含む積層構造３０２は、図２のＧａＮエピタキシャル積層構造１３０に対応する。
【００４０】
たとえば成長用基板２０２は、研磨およびウェットエッチングの少なくとも一方により除去される。成長用基板２０２がＳｉの場合、研磨によって厚みを減らした後に、ウェットエッチングによって残りの部分を除去してもよい。続いてエンドポイントを利用して、ドライエッチングによってバッファ層２０４を除去してもよい。
【００４１】
続いて図３（ｄ）に示すように、積層構造３０２のＮ面２１６側に、ＨＥＭＴなどの回路素子が形成される。図３（ｄ）には、ＨＥＭＴが示される。具体的には、ゲート領域においてｎ型導電層２０６がエッチングされ、ゲート電極（Ｇ）が形成される。またドレイン領域、ソース領域において、ｎ型導電層２０６上にドレイン電極（Ｄ）、ソース電極（Ｓ）が形成される。ｎ型導電層２０６は、ｎ型ＧａＮ層であってもよい。
【００４２】
図３（ｄ）に示すように、ｎ型導電層２０６のＮ面２１６にドレイン電極（Ｄ）およびソース電極（Ｓ）のコンタクトをとることにより、コンタクト抵抗成分ひいてはアクセス抵抗を非常に小さくすることができ、これによりＨＥＭＴを高速化できる。すなわち、コンタクト層としてのｎ型導電層２０６が第１ＧａＮ層２０８上に直接堆積した構造が得られるため０．１Ωｍｍ以下の低コンタクト抵抗が実現できる。
【００４３】
従来の半導体装置の製造において、オーミック電極の形成には、５００℃〜９００℃の熱処理（オーミックアロイ）が必要であった。これに対して本実施の形態では、縮退半導体であるｎ型導電層２０６がコンタクト層として存在するため、電極金属とｎ型導電体の間に形成されるポテンシャル障壁は、その成長方向厚さが極端に薄くなるため、高温のアロイオーミック無しでも電子が容易にトンネルするようになり、低コンタクト抵抗が実現できる。すなわちオーミックアロイの処理を省略することが可能となる。
【００４４】
またｎ型導電層２０６が存在しない場合、オーミック電極の材料がＡｌ系に限定されるのに対して、ｎ型導電層２０６を設けることにより、オーミック電極の材料の制約が緩和される。
【００４５】
さらに図３（ａ）に示すようにｎ型導電層２０６をＧａＮエピ基板２００にあらかじめ形成しておくことにより、コンタクト層（ｎ型導電層２０６）の再成長プロセスが不要となるため、化合物半導体装置の製造コストをさらに下げることができる。
【００４６】
またＧａＮエピ基板２００の製造工程において、電子供給層１３４の結晶成長の後に電子走行層１３２を製法させるため、良好な結晶を得ることができる。すなわち、図１（ｂ）のエピ基板２０を用いた場合、電子供給層を結晶成長させた後に、電子走行層であるＧａＮ層を結晶成長させることとなり、電子走行層の結晶成長の温度が制約を受けることとなる。一例として電子供給層としてＩｎＡｌＮ（最適成長温度７００℃）を採用する場合、それ以降の結晶成長は７００℃程度で行う必要があり、電子走行層であるＧａＮ層の結晶性（最適成長温度１０００℃）が悪化してしまう。これに対して本実施の形態では、電子走行層である第１ＧａＮ層２０８を結晶成長させた後に、電子供給層（ＩｎＡｌＮ）を結晶成長させるため、第１ＧａＮ層２０８を、ＧａＮ層に最適な温度条件で結晶成長することができるため、良好な結晶構造を得ることができる。
【００４７】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００４８】
図３（ａ）〜（ｄ）の製造方法では、ＧａＮエピ基板２００と支持基板３００を接合した後に、成長用基板２０２およびバッファ層２０４を除去したがその限りではない。すなわち、先に成長用基板２０２およびバッファ層２０４を除去してＮ面２１６を露出した後に、支持基板３００と接合してもよい。
【００４９】
図３（ａ）のＧａＮエピ基板２００の製造工程において、バッファ層２０４とｎ型導電層２０６の間に、数原子層の厚みを有する金属層（もしくは絶縁層あるいは半導体層）などの中間層を挿入し、この中間層を利用してバッファ層２０４とｎ型導電層２０６を劈開容易とし、劈開によってＮ面２１６を露出させてもよい。
【００５０】
図３（ｄ）に示すように、第２ＧａＮ層２１２より下の層は、ＨＥＭＴの構造とは直接的な関係が無いため、第２ＧａＮ層２１２と支持基板３００の間に、さらに別の層が挿入されていてもよい。言い換えれば、図３（ａ）のＧａＮエピ基板２００は、第２ＧａＮ層２１２より上に、別の層を含んでもよく、その場合、第２ＧａＮ層２１２のＧａ面２１４と支持基板３００は間接的な接合状態にあってもよい。たとえば図３（ａ）において、第２ＧａＮ層２１２より上に、支持基板３００との接合時に接着剤となる層を形成しておいてもよいし、接合強度を高めるための層を形成しておいてもよい。あるいはＢＮ(ボロンナイトライド)等の犠牲層などを挿入してもよい。
【００５１】
実施の形態では、電子供給層１３４としてＡｌＧａＮ層を例示したが、その限りではなく、たとえばＩｎＡｌＮ層やＡｌＮ層を用いることもできる。
【００５２】
また図３においてコンタクト層として用いたｎ型導電層２０６は、一般化すると、ｎ型ＩｎｘＡｌｙＧａｚＮ層（１≧ｘ，ｙ，ｚ≧０  ｘ＋ｙ＋ｚ＝１）を含むことができる。さらにはｎ型導電層２０６をいわゆる３層キャップ構造としてもよく、たとえばｎ型ＧａＮ層、ｉ型ＡｌＮ層、ｎ型ＧａＮ層の積層構造であってもよい。
【００５３】
図３（ｄ）には、Ｄモード（デプレッション型、ノーマリオン型）のＨＥＭＴが示されるが、公知の、あるいは将来の利用可能な技術を用いて、Ｅモード化してもよい。またゲート電極に関連して、ＭＩＳ構造（Metal-Insulator-Semiconductor）構造のデバイスを形成してもよい。
【００５４】
図３（ａ）〜（ｄ）では、再成長が不要な製造方法を説明したがその限りでない。たとえばｎ型導電層２０６を省略したＧａＮエピ基板を製造し、成長用基板２０２、バッファ層２０４を除去して第１ＧａＮ層２０８のＮ面を露出した後に、再成長によってｎ型導電層２０６を形成し、その上にドレイン電極（Ｄ）、ソース電極（Ｓ）を形成してもよい。あるいはｎ型導電層２０６を形成せずに、オーミック電極を形成してもよい。
【００５５】
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００５６】
１００…ＧａＮ系半導体装置、１１０…支持基板、１３０…ＧａＮエピタキシャル積層構造、１３２…電子走行層、１３４…電子供給層、１３６…Ｇａ面、１３８…Ｎ面、１４０…チャネル、２００…ＧａＮエピ基板、２０２…成長用基板、２０４…バッファ層、２０６…ｎ型導電層、２０８…第１ＧａＮ層、２１０…ＡｌＧａＮ層、２１２…第２ＧａＮ層、２１４…Ｇａ面、２１６…Ｎ面、３００…支持基板、３０２…積層構造。
【図１】
2017228577.tif 000003
【図２】
2017228577.tif 000004
【図３】
2017228577.tif 000005