(57)【要約】【課題】  画像表示システム及びゲート駆動回路を提供する。【解決手段】  画像表示システムは、画素アレイの複数の画素を含むタッチディスプレイパネル；及び、複数のゲート駆動信号を生成し、タッチディスプレイパネル上に配置された画素を駆動するゲート駆動回路を含む。ゲート駆動回路は、複数の直列に接続されたシフトレジスタを含み、シフトレジスタは、ゲート駆動信号を画素アレイの複数のゲート信号線に順次に出力するように用いられる複数の出力シフトレジスタ；及び、少なくとも１つのグループのダミーシフトレジスタがＪ個のダミーシフトレジスタを含み、２つの隣接する出力シフトレジスタの間に接続され、その中の少なくとも１つのグループのダミーシフトレジスタが生成した少なくとも１つの駆動信号は、２つの隣接する出力シフトレジスタが生成したゲート駆動信号と部分的に重なるＸグループのダミーシフトレジスタを含む。【選択図】  図８
2017010032.tif 000002
【特許請求の範囲】
【請求項１】
画像表示システムであって、
画素アレイの複数の画素を含むタッチディスプレイパネル、および
複数のゲート駆動信号を生成し、前記タッチディスプレイパネル上に配置された前記画素を駆動するゲート駆動回路を含み、前記ゲート駆動回路は、
複数の直列に接続されたシフトレジスタを含み、前記シフトレジスタは、
前記ゲート駆動信号を前記画素アレイの複数のゲート信号線に順次に出力するように用いられる複数の出力シフトレジスタ、および
少なくとも１つのグループのダミーシフトレジスタがＪ個のダミーシフトレジスタを含み、２つの隣接する前記出力シフトレジスタの間に接続され、その中の前記少なくとも１つのグループのダミーシフトレジスタが生成した少なくとも１つの駆動信号は、前記２つの隣接する前記出力シフトレジスタが生成した前記ゲート駆動信号と部分的に重なるＸグループのダミーシフトレジスタを含み、
その中のＸグループのダミーシフトレジスタは、前記ゲート信号線に接続されず、ＸとＪは、０より大きい正整数である、画像表示システム。
【請求項２】
前記Ｘグループのダミーシフトレジスタの任意の２つのグループの間は、Ｉ個の前記出力シフトレジスタが提供され、Ｉは、０より大きい正整数である、請求項１に記載の画像表示システム。
【請求項３】
前記ダミーシフトレジスタのサイズは、前記出力シフトレジスタのサイズより小さい、請求項１に記載の画像表示システム。
【請求項４】
前記各１つのグループのＸグループのダミーシフトレジスタは、
前記２つの隣接する前記出力シフトレジスタの前記１つに接続された第１のダミーシフトレジスタ、
前記２つの隣接する前記出力シフトレジスタの前記もう１つに接続された第２のダミーシフトレジスタ、および
前記第１のダミーシフトレジスタと前記第２のダミーシフトレジスタの間に直列に接続された第３のダミーシフトレジスタと第４のダミーシフトレジスタを含み、
その中の前記第１のダミーシフトレジスタと前記第２のダミーシフトレジスタのサイズは、前記２つの隣接する前記出力シフトレジスタのサイズより小さい、または等しく、前記第３のダミーシフトレジスタと前記第４のダミーシフトレジスタのサイズは、前記第１のダミーシフトレジスタと前記第２のダミーシフトレジスタのサイズより小さい、または等しい、請求項１に記載の画像表示システム。
【請求項５】
前記ゲート駆動回路は、タッチディスプレイパネル内に含まれ、１つのグループの信号に基づいて前記ゲート駆動信号を生成するように用いられ、且つタッチディスプレイパネルは、
複数のデータ信号を生成してデータを前記画素アレイの前記画素に提供するように用いられるデータ信号送信回路、および
前記グループのクロック信号を提供し、前記シフトレジスタの動作を制御するように用いられる制御チップを更に含む、請求項１に記載の画像表示システム。
【請求項６】
その中のＪは、１の正整数より大きく、前記タッチセンシング周期のとき、前記制御チップは、前記グループのクロック信号を一時停止しない、請求項５に記載の画像表示システム。
【請求項７】
前記各１つのグループのダミーシフトレジスタは、前記制御チップが提供した前記クロック信号に基づいて、前記２つの隣接する前記出力シフトレジスタの中の前記１つにプリチャージを行い、前記２つの隣接する前記出力シフトレジスタの中の前記もう１つに信号保持を行う、請求項６に記載の画像表示システム。
【請求項８】
Ｊは、前記タッチセンシング周期中の前記クロック信号のパルスの数によって決められる、請求項６に記載の画像表示システム。
【請求項９】
その中のＪは、１の正整数より大きく、且つ前記タッチセンシング周期のとき、前記制御チップは、前記グループのクロック信号を所定の一時停止時間、一時停止する、請求項５に記載の画像表示システム。
【請求項１０】
前記ダミーシフトレジスタの各々は、前記制御チップが提供した１つ以上の特定のクロック信号に基づいて、前記２つの隣接する前記出力シフトレジスタの中の前記１つにプリチャージを行わせ、前記２つの隣接する前記出力シフトレジスタの中の前記もう１つに信号保持を行わせ、前記特定のクロック信号は、前記グループのクロック信号の中の１つではない、請求項９に記載の画像表示システム。
【請求項１１】
前記特定のクロック信号の立ち上がりエッジは、前記２つの隣接する前記出力シフトレジスタの前記１つの前記ゲート駆動信号の立ち上がりエッジと立ち下がりエッジの間にあり、前記特定のクロック信号の立ち下がりエッジは、前記２つの隣接する前記出力シフトレジスタの前記もう１つの前記ゲート駆動信号の立ち上がりエッジと立ち下がりエッジの間にある、請求項９に記載の画像表示システム。
【請求項１２】
１つのグループのクロック信号に基づいて、複数のゲート駆動信号を生成し、前記タッチディスプレイパネル上に配置された画素アレイを駆動するゲート駆動回路であって、
複数の直列に接続されたシフトレジスタを含み、前記シフトレジスタは、
前記ゲート駆動信号を前記画素アレイの複数のゲート信号線に順次に出力するように用いられる複数の出力シフトレジスタ、および
少なくとも１つのグループのダミーシフトレジスタがＪ個のダミーシフトレジスタを含み、２つの隣接する前記出力シフトレジスタの間に接続され、その中の前記少なくとも１つのグループのダミーシフトレジスタが生成した少なくとも１つの駆動信号は、前記２つの隣接する前記出力シフトレジスタが生成した前記ゲート駆動信号と部分的に重なるＸグループのダミーシフトレジスタを含み、
その中のＸグループのダミーシフトレジスタは、前記ゲート信号線に接続されず、ＸとＪは、０より大きい正整数であるゲート駆動回路。
【請求項１３】
前記ダミーシフトレジスタのサイズは、前記出力シフトレジスタのサイズより小さい、請求項１２に記載のゲート駆動回路。
【請求項１４】
前記各１つのグループのＸグループのダミーシフトレジスタは、
前記２つの隣接する前記出力シフトレジスタの前記１つに接続された第１のダミーシフトレジスタ、
前記２つの隣接する前記出力シフトレジスタの前記もう１つに接続された第２のダミーシフトレジスタ、および
前記第１のダミーシフトレジスタと前記第２のダミーシフトレジスタの間に直列に接続された第３のダミーシフトレジスタと第４のダミーシフトレジスタを含み、
その中の前記第１のダミーシフトレジスタと前記第２のダミーシフトレジスタのサイズは、前記２つの隣接する前記出力シフトレジスタのサイズより小さい、または等しく、前記第３のダミーシフトレジスタと前記第４のダミーシフトレジスタのサイズは、前記第１のダミーシフトレジスタと前記第２のダミーシフトレジスタのサイズより小さい、または等しい、請求項１２に記載のゲート駆動回路。
【請求項１５】
その中のＪは、１の正整数より大きく、前記タッチ表示パネルの前記タッチセンシング周期のとき、前記タッチ表示パネルの制御チップは、前記グループのクロック信号を一時停止せず、その中のＪは、前記タッチセンシング周期中の前記クロック信号のパルスの数によって決められる、請求項１２に記載のゲート駆動回路。
【請求項１６】
前記各１つのグループのダミーシフトレジスタは、前記グループのクロック信号に基づいて、前記２つの隣接する前記出力シフトレジスタの中の前記１つにプリチャージを行わせ、前記２つの隣接する前記出力シフトレジスタの中の前記もう１つに信号保持を行わせる、請求項１５に記載のゲート駆動回路。
【請求項１７】
その中のＪは、１の正整数より大きく、且つ前記タッチセンシング周期のとき、前記タッチ表示パネルの前記制御チップは、前記グループのクロック信号を所定の一時停止時間、一時停止する、請求項１２に記載のゲート駆動回路。
【請求項１８】
前記ダミーシフトレジスタの各々は、前記制御チップが提供した特定のクロック信号に基づいて、前記２つの隣接する前記出力シフトレジスタの中の前記１つにプリチャージを行わせ、前記２つの隣接する前記出力シフトレジスタの中の前記もう１つに信号保持を行わせ、前記特定のクロック信号は、前記グループのクロック信号の中の１つではない、請求項１７に記載のゲート駆動回路。
【請求項１９】
前記特定のクロック信号の立ち上がりエッジは、前記２つの隣接する前記出力シフトレジスタの前記１つの前記ゲート駆動信号の立ち上がりエッジと立ち下がりエッジの間にあり、前記特定のクロック信号の立ち下がりエッジは、前記２つの隣接する前記出力シフトレジスタの前記もう１つの前記ゲート駆動信号の立ち上がりエッジと立ち下がりエッジの間にある、請求項１７に記載のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シフトレジスタモジュールに関し、特に、シフトレジスタのゲート駆動信号の立ち上がりエッジおよび／または立ち下がりエッジがタッチセンシング周期の影響を受けるのを防ぐことができるゲート駆動回路に関するものである。
【背景技術】
【０００２】
シフトレジスタは、データ信号送信回路とゲート駆動回路に広く用いられ、各データ信号線がデータ信号を受信するタイミングを制御し、各ゲート信号線にスキャン信号を生成するようにそれぞれ用いられる。データ信号を回路に送信しているとき、シフトレジスタは、選択信号を各データ信号線に出力するように用いられ、画像データが各データ信号線に順次に書き込まれることができるようにする。一方、ゲート駆動回路では、シフトレジスタは、スキャン信号を各ゲート信号線に提供するように用いられ、画素マトリクスを順次にオンにし、各データ信号線の画像信号に書き込まれることができるようにする。
【０００３】
近年、アモルファスシリコンゲートドライバ（Ａｍｏｒｐｈｏｕｓ  Ｓｉｌｉｃｏｎ  Ｇａｔｅ  ｄｒｉｖｅｒ；ＡＳＧ）が開発されている。ＡＳＧ技術は、非晶質の薄膜トランジスタの製造過程中に、これらの薄膜トランジスタを含むゲート駆動回路をディスプレイパネル（例えば、ディスプレイのガラス基板）上に直接統合し、ゲートドライバチップの使用と置き換えている。この技術は総じて、ゲートドライバオンパネル（Ｇａｔｅ  ｄｒｉｖｅｒ  Ｏｎ  Ｐａｎｅｌ；ＧＯＰ）と呼ばれる。従って、ＡＳＧおよびＧＯＰ技術の応用は、液晶ディスプレイのチップの使用を減少することができ、製造コストを低減し、製造期間を短縮することができる。
【０００４】
現在の内蔵型（ｉｎ−ｃｅｌｌ）タッチディスプレイパネルは、タッチ機能を表示ユニット内に統合し、表示ユニット以外に他のタッチユニットを設置しない構造、例えば、タッチ機能を液晶表示ユニットまたは有機発光ダイオードユニットに統合する構造である。このような構造では、通常、タッチ機能は往々にして表示ユニットに既にある電極構造を用いて実現するため、ほかのタッチ構造を必要としない。例えば、内蔵型タッチディスプレイパネルがフリンジフィールドスイッチング（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ；ＦＦＳ）モードの液晶ディスプレイパネルのとき、通常、その共通電極をパターン化して複数のブロックに分割し、タッチセンサ電極として用いている。このようにして、タッチディスプレイパネルの全体の厚さと重さを低下させることができる。タッチ機能と液晶表示ユニットを一緒に統合することにより、各フレームは、1つまたは複数のタッチセンシング周期を分割してタッチセンサを行わなければならない。しかしながら、タッチセンシング周期中に、ゲート駆動回路内に提供されたシフトレジスタの複数のクロック信号は、一時停止されるため、いくつかのシフトレジスタから出力されたゲート駆動信号の立ち上がりエッジまたは立ち下がりエッジが延伸され続け、表示器の画面の品質を低下させることになる。従って、上述の問題を改善できる新しいシフトレジスタの構造が必要である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
シフトレジスタのゲート駆動信号の立ち上がりエッジおよび／または立ち下がりエッジがタッチセンシング周期の影響を受けるのを防ぐことができるゲート駆動回路を提供する。
【課題を解決するための手段】
【０００６】
本発明は、ゲート駆動回路の実施形態を提供する。ゲート駆動回路は、複数のゲート駆動信号を生成し、タッチディスプレイパネル上に配置された画素アレイの複数の画素を駆動する。ゲート駆動回路は、複数の直列に接続されたシフトレジスタを含む。シフトレジスタは、ゲート駆動信号を画素アレイの複数のゲート信号線に順次に出力するように用いられる複数の出力シフトレジスタ、および少なくとも１つのグループのダミーシフトレジスタがＪ個のダミーシフトレジスタを含み、２つの隣接する出力シフトレジスタの間に接続され、その中の少なくとも１つのグループのダミーシフトレジスタが生成した少なくとも１つの駆動信号は、２つの隣接する出力シフトレジスタが生成したゲート駆動信号と部分的に重なるＸグループのダミーシフトレジスタを含み、Ｘグループのダミーシフトレジスタは、ゲート信号線に接続されず、ＸとＪは、０より大きい正整数である。本発明は、前述のゲート駆動回路を含む画像表示システムの実施形態も提供する。
【図面の簡単な説明】
【０００７】
【図１Ａ】本発明の画像表示システムの概略図である。
【図１Ｂ】本発明の画像表示システムの概略図である。
【図１Ｃ】本発明の画像表示システムの概略図である。
【図２】本発明に係る図１Ａで述べられたゲート駆動回路の概略図を示している。
【図３】本発明に係る実施形態で述べられたシフトレジスタの回路図を示している。
【図４】図3で示されたシフトレジスタが順方向でスキャンされたときの信号の波形図を示している。
【図５】本発明に係るもう1つの実施形態で述べられたシフトレジスタの回路図を示している。
【図６】図５で示されたシフトレジスタが逆方向でスキャンされたときの信号の波形図を示している。
【図７】本発明の実施形態の中のディスプレイパネルのフレームの概略図である。
【図８】本発明のゲート駆動回路のもう1つの概略図である。
【図９Ａ】タッチセンシング周期とクロック信号の概略図である。
【図９Ｂ】タッチセンシング周期とクロック信号のもう1つの概略図である。
【図１０】本発明のゲート駆動回路のもう1つの概略図である。
【図１１Ａ】図１０のゲート駆動回路が順方向でスキャンされたときのタイミング図である。
【図１１Ｂ】図１０のゲート駆動回路が逆方向でスキャンされたときのタイミング図である。
【図１２】本発明のゲート駆動回路のもう1つの概略図である。
【図１３Ａ】図１２のゲート駆動回路が順方向でスキャンされたときのタイミング図である。
【図１３Ｂ】図１２のゲート駆動回路が逆方向でスキャンされたときのタイミング図である。
【発明を実施するための形態】
【０００８】
図１Ａは、本発明の画像表示システムの実施形態を示している。図に示されるように、画像表示システムは、画像を表示し、外部物体がタッチしたかどうかを感知するように用いられるタッチディスプレイパネル１０１を含むことができる。本発明の実施形態では、タッチディスプレイパネル１０１は、内蔵型タッチディスプレイパネルであることができるが、これを限定するものではなく、外付け型タッチディスプレイパネル（ｏｎ／ｏｕｔ−ｃｅｌｌ  ｔｏｕｃｈ  ｄｉｓｐｌａｙ  ｐａｎｅｌ）であることもでき、または内蔵型／外付け型タッチディスプレイパネル（ｉｎ／ｏｎ−ｃｅｌｌ  ｔｏｕｃｈ  ｄｉｓｐｌａｙ
ｐａｎｅｌ）であることもできる。いわゆる内蔵型／外付け型タッチディスプレイパネルは、即ち、ゲート駆動回路を利用して1つの方向の検出を行うことであり、且つカラーフィルター基板にもう1つの方向のセンサ電極構造を設置することである。タッチディスプレイパネル１０１は、ゲート駆動回路１１０、データ信号送信回路１２０、画素アレイ１３０、制御チップ１４０、およびタッチ検出回路１５０を含む。ここでは、データ信号送信回路１２０、制御チップ１４０、およびタッチ検出回路１５０は、各々独立したチップであることができる。または、統合された三者が単一のチップとなることもできるが、これらを限定するものではなく、データ信号送信回路１２０とタッチ検出回路１５０が統合されて単一のチップとなることもできる。
【０００９】
ゲート駆動回路１１０は、複数のゲート駆動信号を生成して画素アレイ１３０の複数の画素を駆動するように用いられる。データ信号送信回路１２０は、複数のデータ信号を生成して、データを画素アレイ１３０の複数の画素に提供するように用いられる。例えば、画素アレイ１３０は、複数のゲート信号線、複数のデータ信号線、および複数の画素で構成されることができる。いくつかの実施形態では、画素アレイ１３０の画素は、タッチを感知するように用いられる感応電極と一緒に統合され、タッチディスプレイパネル１０１が画像を表示し、外部物体がタッチしたかどうかを感知できるようにする。制御チップ１４０は、クロック信号とスタートパルスなどを含む複数の制御信号を生成するように用いられる。タッチ検出回路１５０は、感応電極の電圧または電荷の変化を感知することによって、タッチ位置データを生じ、タッチ位置データを外部処理機に送信して、後続の処理を行う。例えば、感応電極は、ペンまたは指がタッチディスプレイパネル１０１にタッチしたときに発生する微小な容量変化を感知し、感知した容量変化を電圧に変換し、タッチ検出回路１５０によってこの変化を検出するように用いられる。本発明の実施形態では、画素アレイ１３０は、基板上に配置され、ゲート駆動回路１１０は、アモルファスシリコンゲートドライバ（ＡＳＧ）技術で基板上に作製され、パネル上のゲートドライバ（Ｇａｔｅ  ｄｒｉｖｅｒ  Ｏｎ  Ｐａｎｅｌ；ＧＯＰ）を形成する。
【００１０】
また、本発明の画像表示システムは、電子装置１００を含むことができる。電子装置１００は、タッチディスプレイパネル１０１と電源装置１０２を含むことができる。電源装置１０２は、タッチディスプレイパネル１０１に対して電力供給を行うように用いられる。本発明の実施形態に基づき、電子装置１００は、携帯電話、デジタルカメラ、ＰＤＡ、モバイルコンピュータ、デスクトップコンピュータ、テレビ、車載用ディスプレイ、ポータブルディスクプレーヤー、または任意の画像表示機能を含む装置であることができる。本発明の実施形態に基づき、ゲート駆動回路１１０は、異なるスキャン順序（例えば、順スキャン順序と逆スキャン順序）でゲート駆動回路１１０を各ゲート信号線に順次に出力することができ、各ゲート信号線に提供された映像信号を画素アレイ１３０の画素に順次に書き込むように用いられる。
【００１１】
図１Ｂは、本発明の画像表示システムのもう１つの実施形態を示している。図に示されるように、画像表示システムは、ゲート駆動回路１１０Ａと１１０Ｂを含むこともできる。ゲート駆動回路１１０Ａは、画素アレイ１３０の奇数のゲート信号線（例えばＧＬ１、ＧＬ３、．．．、ＧＬＸ−１）を駆動するように用いられ、ゲート駆動回路１１０Ｂは、画素アレイ１３０の偶数のゲート信号線（例えばＧＬ２、ＧＬ４、．．．、ＧＬＸ−２、ＧＬＸ）を駆動するように用いられる。ゲート駆動回路１１０Ａと１１０Ｂは、境界が対称になるようにタッチディスプレイパネル１０１の異なる側に設置される。ゲート駆動回路は、奇数の駆動信号と偶数の駆動信号を出力する。アクティブ領域（即ち表示領域）に設置されたこのような設計方式は、ゲート駆動回路が全て同一側に設置されて非表示領域の回路の設置面積が輻輳するのを回避することができる。従って、狭い境界（ｎａｒｒｏｗ  ｂｏｒｄｅｒ）を有し、且つ回路の配線の面積が平均化し、更に両側の境界面積を一致させる設計目的を達成することができる。
【００１２】
図１Ｃは、本発明の画像表示システムのもう１つの実施形態を示している。図に示されるように、画像表示システムは、アクティブ領域の両側にそれぞれ設置されたゲート駆動回路１１０と１１０Ｃを含むこともできる。画素アレイ１３０の各ゲート信号線は、ゲート駆動回路１１０の中の１つのシフトレジスタとゲート駆動回路１１０Ｃの中の１つのシフトレジスタによって共同して駆動され、負荷が大きいときの状態に用いられるようにする。例えば、大型のパネル（例えば１７インチ以上）では、各々のゲート信号線ＧＬ１は、長さが長いために、負荷が重く（即ち、抵抗‐容量負荷）、従って、ゲート信号線ＧＬ１は、ゲート駆動回路１１０と１１０Ｃの両者のシフトレジスタＳＲ１によって共同して駆動される、などである。
【００１３】
図２は、本発明に係る図１Ａで述べられたゲート駆動回路１１０Ａの概略図を示している。ゲート駆動回路１１０Ａは、Ｘ段の直列に接続されたシフトレジスタ３００、即ち、シフトレジスタＳＲ［１］、ＳＲ［２］、ＳＲ［３］、．．．、ＳＲ［Ｘ−２］、ＳＲ［Ｘ−１］、およびＳＲ［Ｘ］を含み、その中のＸは正の整数である。各シフトレジスタは、複数のクロック入力端子ＣＫ、電圧信号入力端子ＶＧ、順方向信号入力端子ＩＮ＿Ｆ、逆方向信号入力端子ＩＮ＿Ｒ、出力端子ＯＵＴ、信号送信端子Ｎ、順方向リセット信号入力端子ＲＳＥＴ＿Ｆ、および逆方向リセット信号入力端子ＲＳＥＴ＿Ｒをそれぞれ含む。各段のシフトレジスタの信号送信端子Ｎは、出力端子ＯＵＴと同じ駆動信号を出力し、駆動信号のパルスを各段のシフトレジスタの間に順次に送信するように用いられる。
【００１４】
ゲート駆動回路１１０Ａが順方向でスキャンされているとき、各シフトレジスタ３００は、第１の順序で駆動信号を順次に出力する。例えば、シフトレジスタＳＲ［１］〜ＳＲ［Ｘ］は、駆動信号ＯＵＴ（１）、ＯＵＴ（２）、ＯＵＴ（３）、．．．、ＯＵＴ（Ｘ−２）、ＯＵＴ（Ｘ−１）、およびＯＵＴ（Ｘ）を順次に出力する。一方では、逆方向でスキャンされているとき、各シフトレジスタ３００は、反対の第２の順序で駆動信号を順次に出力する。例えば、シフトレジスタＳＲ［Ｘ］〜ＳＲ［１］は、駆動信号ＯＵＴ（Ｘ）、ＯＵＴ（Ｘ−１）、ＯＵＴ（Ｘ−２）、．．．、ＯＵＴ（３）、ＯＵＴ（２）、およびＯＵＴ（１）を順次に出力する。
【００１５】
ゲート駆動回路１１０は、制御チップ１４０から、クロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４、ＣＫ５と、ＣＫ６、スタートパルスＳＴＶ１、ＳＴＶ２、および定電圧信号ＶＧＬを含む複数の制御信号を受信する。一般的には、クロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４、ＣＫ５と、ＣＫ６の２つは、半周期パルスが重なっている。例えば、図４の波形図に示されるように、クロック信号ＣＫ２の前半パルスは、クロック信号ＣＫ１の後半パルスと重なり、クロック信号ＣＫ２の後半パルスは、クロック信号ＣＫ３の前半パルスと重なる。通常、クロック信号ＣＫ１、ＣＫ３と、ＣＫ５は、奇数（偶数）段のシフトレジスタに提供され、クロック信号ＣＫ２、ＣＫ４と、ＣＫ６は、偶数（奇数）段のシフトレジスタに提供される。
【００１６】
スタートパルスＳＴＶ１、ＳＴＶ２は、ゲート駆動回路１１０Ａを導通するように用いられる。図に示されるように、ゲート駆動回路１１０Ａの第１段のシフトレジスタＳＲ［１］は、順方向信号入力端子ＩＮ＿Ｆで、スタートパルスＳＴＶ１を受信し、順方向入力信号となる。最後の一段のシフトレジスタＳＲ［Ｘ］は、逆方向信号入力端子ＩＮ＿Ｒで、スタートパルスＳＴＶ２を受信し、逆方向入力信号となる。また、シフトレジスタＳＲ［２］〜ＳＲ［Ｘ−１］は、それぞれ順方向信号入力端子ＩＮ＿Ｆで、前の一段のシフトレジスタから出力された駆動信号を受信し、順方向入力信号となり、且つ逆方向信号入力端子ＩＮ＿Ｒで、後の一段のシフトレジスタから出力された駆動信号を受信し、逆方向入力信号となる。
【００１７】
本発明の実施形態では、シフトレジスタは通常、順方向リセット信号入力端子ＲＳＥＴ＿Ｆで、後の２段または後の３段のシフトレジスタから出力された駆動信号を受信し、順方向リセット信号となり、且つ逆方向リセット信号入力端子ＲＳＥＴ＿Ｒで、前の２段または前の３段のシフトレジスタから出力された駆動信号を受信し、逆方向リセット信号となる。本発明のもう１つの実施形態では、シフトレジスタは、後の１段または複数段のシフトレジスタから出力された駆動信号を受信し、順方向リセット信号となり、且つ前の１段または複数段のシフトレジスタから出力された駆動信号を受信し、逆方向リセット信号となることもできる。また、留意すべきことは、ゲート駆動回路１１０Ａの最初の複数のシフトレジスタ、または最後の複数のシフトレジスタの順方向リセット信号と逆方向リセット信号の接続方法は、特別な設計を作成してタイミングエラーを回避することもできる。
【００１８】
例えば、図２に示されるように、シフトレジスタＳＲ［１］、ＳＲ［２］と、ＳＲ［３］の逆方向リセット信号入力端子ＲＳＥＴ＿Ｒは、全てスタートパルスＳＴＶ１に接続され、シフトレジスタＳＲ［１］、ＳＲ［２］と、ＳＲ［３］の順方向リセット信号入力端子ＲＳＥＴ＿Ｆは、シフトレジスタＳＲ［４］、ＳＲ［５］と、ＳＲ［６］の信号送信端子Ｎ［４］、Ｎ［５］と、Ｎ［６］にそれぞれ接続される。シフトレジスタＳＲ［Ｘ−２］、ＳＲ［Ｘ−１］と、ＳＲ［Ｘ］の順方向リセット信号入力端子ＲＳＥＴ＿Ｆは、全てスタートパルスＳＴＶ２に接続され、シフトレジスタＳＲ［Ｘ−２］、ＳＲ［Ｘ−１］と、ＳＲ［Ｘ］の逆方向リセット信号入力端子ＲＳＥＴ＿Ｒは、シフトレジスタＳＲ［Ｘ−３］、ＳＲ［Ｘ−４］と、ＳＲ［Ｘ−５］の信号送信端子Ｎ［Ｘ−４］、Ｎ［Ｘ−５］と、Ｎ［Ｘ−６］にそれぞれ接続される。シフトレジスタＳＲ［１］〜ＳＲ［３］とＳＲ［Ｘ−２］〜ＳＲ［Ｘ］以外、他のシフトレジスタ（ＳＲ［４］〜ＳＲ［Ｘ−３］）は、順方向リセット信号入力端子ＲＳＥＴ＿Ｆで、後の２段または後の３段のシフトレジスタから出力された駆動信号を受信し、順方向リセット信号となり、且つ逆方向リセット信号入力端子ＲＳＥＴ＿Ｒで、前の２段または前の３段のシフトレジスタから出力された駆動信号を受信し、逆方向リセット信号となる。例えば、シフトレジスタＳＲ［４］の順方向リセット信号入力端子ＲＳＥＴ＿Ｆと逆方向リセット信号入力端子ＲＳＥＴ＿Ｒは、シフトレジスタＳＲ［７］の信号送信端子Ｎ［７］とシフトレジスタＳＲ［１］の信号送信端子Ｎ［１］にそれぞれ接続され、シフトレジスタＳＲ［５］の順方向リセット信号入力端子ＲＳＥＴ＿Ｆと逆方向リセット信号入力端子ＲＳＥＴ＿Ｒは、シフトレジスタＳＲ［８］の信号送信端子Ｎ［８］とシフトレジスタＳＲ［２］の信号送信端子Ｎ［２］にそれぞれ接続される、などである。
【００１９】
図３は、本発明に係るもう１つの実施形態で述べられたシフトレジスタの回路図を示している。図４は、図3で示されたシフトレジスタが順方向でスキャンされたときの信号の波形図を示している。この実施形態では、シフトレジスタＳＲ［３］は、ゲート駆動回路１１０Ａの中の第３段のシフトレジスタを示し、順方向入力回路５０１、逆方向入力回路５０２、および出力回路５０３を含み、且つＮＭＯＳトランジスタＭ１〜Ｍ１０により実現される。順方向でスキャンされたとき、トランジスタＭ３は、まず、クロック信号ＣＫ１が引き上げたパルスによりオンになり、制御ノードＰが順方向入力信号Ｎ（２）に接続される。このとき、順方向入力信号Ｎ（２）が定電圧レベルで保持されているため、制御ノードＰの電圧は、定電圧レベルに保持される。順方向入力信号Ｎ（２）のパルスが到達した後、トランジスタＭ１はオンにされ、制御ノードＰの電圧を第１の高電圧レベル（図４に示された信号Ｐ（３）の波形）にプリチャージし始める。
【００２０】
制御ノードＰは、高電圧レベルを有するため、トランジスタＭ７とＭ８は、オンにされ、クロック信号ＣＫ３のパルスを出力端子ＯＵＴと信号送信端子Ｎに送信することができる。従って、トランジスタＭ７とＭ８がオンにされている間、駆動信号ＯＵＴ（３）と信号Ｎ（３）は、クロック信号ＣＫ３と同じ位相を有する。また、クロック信号ＣＫ３が高電圧レベルのパルスを有する間、制御ノードＰの電圧は、寄生容量（または付随の容量）によって第２の高電圧レベルにまで更に充電され、トランジスタＭ７とＭ８のゲート電圧を更に高くするように用いられる。高いゲート電圧は、出力端子ＯＵＴと信号出力端子Ｎの充電／放電の速度を早くする助けをする。
【００２１】
クロック信号ＣＫ３のパルスが終了した後、トランジスタＭ７とＭ８のドレイン電極は、定電圧レベルに戻るため、制御ノードＰの電圧は、第２の高電圧レベルから第１の高電圧レベルに放電され始める。次いで、順方向リセット信号Ｎ（６）のパルスが到達した後、トランジスタＭ５はオンにされ、制御ノードＰが低電圧レベルを有する定電圧信号ＶＧＬに接続され、制御ノードＰの電圧が低電圧レベルに更に放電される。
【００２２】
上述のように、順方向でスキャンしたとき、順方向入力回路は、制御ノードの電圧を制御する一次回路となり、逆方向入力回路は、順方向入力回路の動作を補助するように用いる補助回路となる。図５に示すように、信号Ｎ（４）とクロック信号ＣＫ５のパルスは、逆方向入力回路のトランジスタＭ２とＭ４をそれぞれオンにし、制御ノードＰの信号保持と放電を補助するように用いることができる。
【００２３】
図５は、本発明に係るもう1つの実施形態で述べられたシフトレジスタの回路図を示している。図６は、図５で示されたシフトレジスタが逆方向でスキャンされたときの信号の波形図を示している。この実施形態では、シフトレジスタＳＲ［Ｘ−２］は、ゲート駆動回路１１０Ａの中の第（Ｘ−２）段のシフトレジスタを示し、順方向入力回路７０１、逆方向入力回路７０２、および出力回路７０３を含み、且つＮＭＯＳトランジスタＭ１〜Ｍ１０により実現される。逆方向でスキャンされたとき、スタートパルスＳＴＶ２によりゲート駆動回路１１０Ａの動作が始まり、且つクロック信号ＣＫ１〜ＣＫ６のパルス順序が逆になる（図６に示されるように）。トランジスタＭ４は、まず、クロック信号ＣＫ６が引き上げたパルスによりオンになり、制御ノードＰが順方向入力信号Ｎ（Ｘ−１）に接続される。このとき、逆方向入力信号Ｎ（Ｘ−１）が定電圧レベルで保持されているため、制御ノードＰの電圧は、定電圧レベルに保持される。逆方向入力信号Ｎ（Ｘ−１）のパルスが到達した後、トランジスタＭ２はオンにされ、制御ノードＰの電圧を第１の高電圧レベル（図６に示された信号Ｐ（３）の波形）にプリチャージし始める。
【００２４】
制御ノードＰは、高電圧レベルを有するため、トランジスタＭ７とＭ８は、オンにされ、クロック信号ＣＫ４のパルスを出力端子ＯＵＴと信号送信端子Ｎに送信することができる。従って、トランジスタＭ７とＭ８がオンにされている間、駆動信号ＯＵＴ（Ｘ−２）と信号Ｎ（Ｘ−２）は、クロック信号ＣＫ４と同じ位相を有する。また、クロック信号ＣＫ４が高電圧レベルのパルスを有する間、制御ノードＰの電圧は、寄生容量（または付随の容量）によって第２の高電圧レベルにまで更に充電され、トランジスタＭ７とＭ８のゲート電圧を更に高くするように用いられる。高いゲート電圧は、出力端子ＯＵＴと信号出力端子Ｎの充電／放電の速度を早くする助けをする。
【００２５】
クロック信号ＣＫ４のパルスが終了した後、トランジスタＭ７とＭ８のドレイン電極は、定電圧レベルに戻るため、制御ノードＰの電圧は、第２の高電圧レベルから第１の高電圧レベルに放電され始める。次いで、順方向リセット信号Ｎ（Ｘ−５）のパルスが到達した後、トランジスタＭ６はオンにされ、制御ノードＰが低電圧レベルを有する定電圧信号ＶＧＬに接続され、制御ノードＰの電圧が低電圧レベルに更に放電される。
【００２６】
上述のように、逆方向でスキャンしたとき、逆方向入力回路は、制御ノードの電圧を制御する一次回路となり、順方向入力回路は、逆方向入力回路の動作を補助するように用いる補助回路となる。図５に示すように、信号Ｎ（Ｘ−３）とクロック信号ＣＫ２のパルスは、順方向入力回路のトランジスタＭ１とＭ３をそれぞれオンにし、制御ノードＰの信号保持と放電を補助するように用いることができる。
【００２７】
また、本発明の第２〜第６は、順方向、逆方向の両方向でシフトレジスタをスキャンすることができることを例示しているが、これを限定するものではなく、順方向（単一方向）だけでシフトレジスタをスキャンする形態も本発明の保護範囲内にある。
【００２８】
図７は、本発明の実施形態の中のタッチディスプレイパネルのフレームの概略図である。タッチディスプレイパネル１０１は、内蔵型タッチディスプレイパネルであるため、各一つのフレームは全て複数の表示周期と複数のタッチセンシング周期を含む。図に示されるように、複数のタッチセンシング周期と複数の表示周期は、交互に配列される。更に説明すると、タッチセンシング周期と表示周期は、周期的に１つのフレーム内で交互に配列される。例えば、表示周期で動作しているＮ段のシフトレジスタは、Ｍ個のシフトレジスタグループに分けられ、且つ各グループの中のシフトレジスタの数は同じである。もう１つの実施形態では、タッチセンシング周期と表示周期は、非周期的に交互に配列される。例えば、表示周期で動作しているＮ段のシフトレジスタは、Ｍ個のシフトレジスタグループに分けられ、且つ各グループの中のシフトレジスタの数は同じでない。また、もう１つの実施形態では、タッチセンシング周期は、１つだけであることができ、表示周期は、１つのフレーム内で２つの領域に分けられ、タッチセンシング周期は、この２つの領域の表示周期内に配列される。同様に、この両領域の表示周期のシフトレジスタの数は、同じまたは異なることができる。図７に示すように、各１つの表示周期では、ゲート駆動回路１１０Ａ内の１つのグループのシフトレジスタは、１つのグループのゲート駆動信号を順次に出力して、画素アレイ１０３内の１つのグループの対応するゲート信号線を駆動し、各１つのタッチセンシング周期では、感応電極は、タッチセンシングを行う。ある実施形態では、各１つのタッチセンシング周期は、２つの表示周期の間にある。図７では、表示周期とタッチセンシング周期の数は、全て偶数であるが、もう１つの実施形態では、表示周期の数は、偶数で、タッチセンシング周期の数は、奇数であるか、または両者が逆であることもできる。このように、１つのフレームが終了した最後の１つの周期で表示周期を保持し、元の表示性能に影響を与えないことができる。
【００２９】
図８は、本発明のゲート駆動回路のもう1つの概略図である。図に示されるように、ゲート駆動回路は、複数の直列に接続された、例えば、ＳＲ［１］、ＳＲ［２］…ＳＲ［２Ｉ＋２Ｊ］のシフトレジスタを含み、その中の各シフトレジスタの回路の接続方式は、全て図２に示された接続方式と同じであり、且つその回路構造と動作方式は、全て図３〜図６に示されたのと同じであるため、ここでは述べない。留意すべきことは、図８のゲート駆動回路のシフトレジスタは、２つのタイプに分けられることである。即ち、出力シフトレジスタ、例えば、ＳＲ［１］〜ＳＲ［Ｉ］とＳＲ［Ｉ＋Ｊ＋１］〜ＳＲ［２Ｉ＋Ｊ］）、およびダミーシフトレジスタ、例えば、ＳＲ［Ｉ＋１］〜ＳＲ［Ｉ＋Ｊ］とＳＲ［２Ｉ＋Ｊ＋１］〜ＳＲ［２Ｉ＋２Ｊ］である。出力シフトレジスタの出力端子は、画素アレイ１３０の対応するゲート信号線に接続し、順次にゲート駆動信号を画素アレイ１３０のゲート信号線に順次に出力する。例えば、シフトレジスタＳＲ［１］の出力端子は、ゲート信号線ＧＬ１に接続され、シフトレジスタＳＲ［２］の出力端子は、ゲート信号線ＧＬ２に接続される、などである。本発明の実施形態では、シフトレジスタＳＲ［１］〜ＳＲ［Ｉ］は、１つのグループの出力シフトレジスタとみなすことができ、シフトレジスタＳＲ［Ｉ＋Ｊ＋１］〜ＳＲ［２Ｉ＋Ｊ］は、次の１つのグループの出力シフトレジスタとみなすことができる、などである。
【００３０】
ダミーシフトレジスタの出力端子は、画素アレイのゲート信号線に接続されない。例えば、シフトレジスタＳＲ［Ｉ＋１］の出力端子は、出シフトレジスタＳＲ［Ｉ］とシフトレジスタＳＲ［Ｉ＋２］に接続され、シフトレジスタＳＲ［Ｉ＋２］の出力端子は、シフトレジスタＳＲ［Ｉ＋１］とシフトレジスタＳＲ［Ｉ＋３］に接続される、などである。本発明の実施形態では、シフトレジスタＳＲ［Ｉ＋１］〜ＳＲ［Ｉ＋Ｊ］は、隣接するシフトレジスタＳＲ［Ｉ］とＳＲ［Ｉ＋Ｊ＋１］との間に接続された第１のグループの出力シフトレジスタとみなすことができ、シフトレジスタＳＲ［２Ｉ＋Ｊ＋１］〜ＳＲ［２Ｉ＋２Ｊ］は、隣接するシフトレジスタＳＲ［２Ｉ＋Ｊ］とＳＲ［２Ｉ＋２Ｊ＋１］（図示されていない）との間に接続された第２のグループのダミートランジスタとみなすことができる、などである。例えば、ゲート駆動回路は、Ｘグループのダミーシフトレジスタを有することができ、Ｘ、Ｉと、Ｊは、０の正整数より大きい。ダミーシフトレジスタは、タッチセンシング周期中に駆動信号のパルスを送信するようにだけ用いられ、タッチセンシング周期の前後で出力ゲート駆動信号のシフトレジスタ（例えば、ＳＲ［Ｉ］、ＳＲ［Ｉ＋Ｊ＋１］、ＳＲ［２Ｉ＋Ｊ］）の制御ノード上の波形がその他の出力シフトレジスタ（ＳＲ［１］〜ＳＲ［Ｉ−１］、ＳＲ［Ｉ＋Ｊ＋２］〜ＳＲ［２Ｉ＋Ｊ−１］）の制御ノード上の波形と同じになることができるようにする。
【００３１】
留意すべきことは、この実施形態では、制御チップ１４０は、タッチセンシング周期のとき、ゲート駆動回路に提供する１つのグループの繰り返し出力されるクロック信号、例えば、クロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４、ＣＫ５と、ＣＫ６、および／またはスタートパルスＳＴＶ１、ＳＴＶ２）を一時停止しないが、これを限定するものではない。各１つのグループのダミーシフトレジスタは、対応するクロック信号（例えば、ＣＫ１〜ＣＫ６の中の１つ以上）に基づいて、２つの隣接する出力シフトレジスタの中の１つにプリチャージを行なわせ、２つの隣接する出力シフトレジスタの中のもう１つに信号保持を行わせ、この２つの隣接するシフトレジスタのゲート駆動信号の立ち上がりエッジおよび／または立ち下がりエッジを制御する。本発明の実施形態では、各１つのグループのダミーシフトレジスタが生成した１つまたは複数の駆動信号と２つの隣接する出力シフトレジスタが生成したゲート駆動信号は、部分的に重なり、タッチセンシング周期中に、２つの隣接する出力シフトレジスタの中の１つにプリチャージを行なわせ、２つの隣接する出力シフトレジスタの中のもう１つに信号保持を行わせるように用いられる。
【００３２】
例えば、順方向でスキャンしているとき、第１のグループのダミーシフトレジスタ（例えば、ＳＲ［Ｉ＋１］〜ＳＲ［Ｉ＋Ｊ］）は、シフトレジスタＳＲ［Ｉ］に信号保持を行わせ、シフトレジスタＳＲ［Ｉ＋Ｊ＋１］にプリチャージを行わせ、シフトレジスタＳＲ［Ｉ］のゲート駆動信号の立ち下がりエッジおよびシフトレジスタＳＲ［Ｉ＋Ｊ＋１］のゲート駆動信号の立ち上がりエッジを制御する。逆方向でスキャンしているとき、第１のグループのダミーシフトレジスタ（例えば、ＳＲ［Ｉ＋１］〜ＳＲ［Ｉ＋Ｊ］）は、シフトレジスタＳＲ［Ｉ＋Ｊ＋１］に信号保持を行わせ、シフトレジスタＳＲ［Ｉ］にプリチャージを行わせ、シフトレジスタＳＲ［Ｉ＋Ｊ＋１］のゲート駆動信号の立ち下がりエッジおよびシフトレジスタＳＲ［Ｉ］のゲート駆動信号の立ち上がりエッジを制御する。クロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４、ＣＫ５と、ＣＫ６、は、一時停止されず、且つダミーシフトレジスタもシフトレジスタ間の駆動信号の送信を保持することができるため、タッチセンシング周期中でも、全ての出力シフトレジスタ（例えば、ＳＲ［１］〜ＳＲ［Ｉ］、ＳＲ［Ｉ＋Ｊ＋１］〜ＳＲ［２Ｉ＋Ｊ］…）の出力信号（即ち、信号送信端子Ｎが出力した駆動信号または出力端子ＯＵＴが出力した駆動信号）は、全て正常な立ち上がりエッジと立ち上がりエッジを有し、タッチセンシング周期の影響を受けて表示器の画面の品質を低下させることがない。ここで、図８および図９Ａに示すように、本発明のいわゆる信号保持とプリチャージを定義する。いわゆる信号保持とは、クロック信号ＣＫ１とＣＫ２間の信号が重なったために（ここでは、仮にタッチセンシング周期は、クロック信号ＣＫ１が終了した後に開始した場合）、クロック信号ＣＫ１が中断したとき、クロック信号ＣＫ２がダミーシフトレジスタに提供され（第３６段のシフトレジスタの場合）、駆動信号を第３５段のシフトレジスタに出力して、第３５段のシフトレジスタ（第１のグループのシフトレジスタのグループの最後の１つのシフトレジスタＳＲ［３５］の場合）の出力を保持するということである。ここでは、第３５段のシフトレジスタが出力した駆動信号と、第３６段のシフトレジスタが出力した駆動信号は、部分的に重なる。いわゆるプリチャージとは、クロック信号ＣＫ５とＣＫ６間の信号が重なったために、クロック信号ＣＫ５が中断したとき（開始から終了まで４つのクロック周期を経過するタッチセンシング周期が終了）、クロック信号ＣＫ６がもう１つのダミーシフトレジスタに提供され（第３９段のシフトレジスタの場合）、駆動信号を第４０段のシフトレジスタに出力して、第４０段のシフトレジスタ（第２のグループのシフトレジスタのグループの第１個のシフトレジスタＳＲ［４０］の場合）の出力を保持するということである。ここでは、第３９段のシフトレジスタが出力した駆動信号と、第４０段のシフトレジスタが出力した駆動信号は、部分的に重なる。また、図８に示すように、ここでは、本発明の設計によって立ち下がりエッジ／立ち上がりエッジの性能を向上させることができる範例の例を挙げて説明を補う。出力シフトレジスタＳＲ［Ｉ］の出力信号の立ち下がり時間（１０％（開始時間）から９０％（終了時間）まで）の測定では、例えば約２．７７５３ｕｓである。測定された出力シフトレジスタＳＲ［Ｉ＋１］の出力信号の立ち上がり時間（１０％（開始時間）から９０％（終了時間）まで）の測定では、例えば約２．０９３９ｕｓである。これより分かるように、本発明の設計によれば、立ち上がり時間と立ち下がり時間に大きな差をなくすことができる。例えば、出力シフトレジスタＳＲ［Ｉ］の立ち下がり時間と出力シフトレジスタＳＲ［Ｉ−１］の立ち下がり時間の差を０．２ｕｓ以内にさせ、また、例えば、出力シフトレジスタＳＲ［Ｉ＋Ｊ＋１］の立ち上がり時間と出力シフトレジスタＳＲ［Ｉ＋Ｊ＋２］の立ち上がり時間の差を０．２ｕｓ以内にさせる。
【００３３】
図８では、最後の１段のシフトレジスタは、出力シフトレジスタでもよく、ダミーシフトレジスタでもよい。ここで説明するのは、ここで指しているダミーシフトレジスタは、本発明で設計されたタッチセンシング機能を有するシフトレジスタであり、一般の従来のゲート駆動回路のように、開始位置（最初のゲート信号線に接続されたシフトレジスタよりも前）と終了位置（最後のゲート信号線に接続されたシフトレジスタよりも後）に単純に設置されただけのシフトレジスタではい。このタイプのシフトレジスタもゲート信号線に接続されないが、このタイプのシフトレジスタは、以下の機能を有する。１．このタイプのシフトレジスタは、まずスタートパルスＳＴＶ１またはＳＴＶ２と接続されてから、このタイプのシフトレジスタの出力を出力シフトレジスタに接続することによって、最後の出力シフトレジスタの出力信号が他の出力シフトレジスタの出力信号と同じになる。２．静電効果がある場合、このタイプのシフトレジスタは、出力シフトレジスタを保護し、パネル機能が影響を受けるのを回避することができる。以上の機能に基づいて、このタイプのシフトレジスタのサイズは、通常、本発明で用いたダミーシフトレジスタのサイズより大きく、静電防止の能力を上げる。
【００３４】
また、ダミーシフトレジスタ（例えば、ＳＲ［Ｉ＋１］〜ＳＲ［Ｉ＋Ｊ］とＳＲ［２Ｉ＋Ｊ＋１］〜ＳＲ［２Ｉ＋２Ｊ］）のサイズは、出力シフトレジスタ（例えば、ＳＲ［１］〜ＳＲ［Ｉ］とＳＲ［Ｉ＋Ｊ＋１］〜ＳＲ［２Ｉ＋２Ｊ］）のサイズより小さい。具体的に言えば、ダミーシフトレジスタのトランジスタのサイズは、出力シフトレジスタ（例えば、ＳＲ［１］〜ＳＲ［Ｉ］とＳＲ［Ｉ＋Ｊ＋１］〜ＳＲ［２Ｉ＋Ｊ］）の中のトランジスタのサイズより小さい。１つの実施形態では、ダミーシフトレジスタ（例えば、ＳＲ［Ｉ＋１］とＳＲ［Ｉ＋Ｊ］）のサイズは、シフトレジスタ（例えば、ＳＲ［Ｉ］とＳＲ［Ｉ＋Ｊ＋１］）のサイズより小さく、ダミーシフトレジスタ（例えば、ＳＲ［Ｉ＋２］〜ＳＲ［Ｉ＋Ｊ−１］）のサイズは、ダミーシフトレジスタ（例えば、ＳＲ［Ｉ＋１］とＳＲ［Ｉ＋Ｊ］）のサイズより小さい。１つの実施形態では、ダミーシフトレジスタ（例えば、ＳＲ［Ｉ＋１］〜ＳＲ［Ｉ＋Ｊ］）のサイズは、シフトレジスタ（例えば、ＳＲ［Ｉ］とＳＲ［Ｉ＋Ｊ＋１］）のサイズより小さいが、ダミーシフトレジスタ（例えば、ＳＲ［Ｉ＋１］〜ＳＲ［Ｉ＋Ｊ］）は、出力シフトレジスタのサイズと異なることができる。更に言えば、出力シフトレジスタは、信号をゲート信号線ＧＬに提供しなければならず、ダミーシフトレジスタは、信号をゲート信号線ＧＬに提供する必要がない。このため、ダミーシフトレジスタの駆動トランジスタ（図７のＭ７とＭ９）のサイズは、出力シフトレジスタの駆動トランジスタよりも小さく設計することができる。ここで、仮に出力シフトレジスタとダミーシフトレジスタの数と回路接続方式が同じ場合、これに限定されるものではないが、ダミーシフトレジスタのサイズも出力シフトレジスタのサイズと同じであることができる。または、ダミーシフトレジスタの駆動トランジスタのサイズも出力シフトレジスタの駆動トランジスタのサイズと同じであることができる。また、Ｊは、１つのタッチセンシング周期中のクロック信号のパルスの数によって決められる。例えば、図９Ａに示されるように、１つのタッチセンシング周期内は、クロック信号ＣＫ２、ＣＫ３、ＣＫ４と、ＣＫ５の４つのパルスを有するため、このときＪは、４である。いくつかの実施形態では、１つのタッチセンシング周期内は、クロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４、ＣＫ５と、ＣＫ６の６つのパルスを有するため、このときＪは、６である。しかしながら、Ｊは、異なる設計に基づいて、異なる選択を有することができる。上述のように、各段のシフトレジスタの信号送信端子Ｎは、出力端子ＯＵＴと同じ駆動信号を出力し、駆動信号のパルスが各段のシフトレジスタの間に順次に送信されるように用いられる。従って、ダミーシフトレジスタが受信した駆動信号は、出力シフトトランジスタの信号送信端子Ｎが出力した駆動信号、または出力端子ＯＵＴが出力した駆動信号となることができる。図９Ｂは、逆方向でスキャンしているときのタッチセンシング周期とクロック信号の概略図であり、このときのゲート駆動回路の動作と図９Ａに示された動作は類似しているため、再度述べない。
【００３５】
図１０は、本発明のゲート駆動回路のもう1つの概略図である。図に示されたゲート駆動回路は、図８に示されたゲート駆動回路と類似しており、その違いは、１つのダミーシフトレジスタだけが２つのグループの出力シフトレジスタの間に設置されていることである。また、本実施形態では、内蔵型タッチディスプレイのタッチセンシング周期のとき、制御チップは、クロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４、ＣＫ５と、ＣＫ６を一時停止する。ダミーシフトレジスタは、制御チップ１４０が提供した特定のクロック信号ＶＸに基づいて、２つの隣接する出力シフトレジスタの中の１つにプリチャージを行わせ、２つの隣接する出力シフトレジスタの中のもう１つに信号保持を行わせる。特定のクロック信号ＶＸは、クロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４、ＣＫ５と、ＣＫ６の中の１つではない。
【００３６】
例えば、ダミーシフトレジスタ（例えば、ＳＲ［Ｋ＋１］）は、第１のグループの出力シフトレジスタ（例えば、ＳＲ［１］〜ＳＲ［Ｋ］）と第２のグループの出力シフトレジスタ（例えば、ＳＲ［Ｋ＋２］〜ＳＲ［２Ｋ＋１］）との間に設置され、タッチセンシング周期のとき、特定のクロック信号ＶＸに基づいて、シフトレジスタＳＲ［Ｋ＋２］にプリチャージを行わせ、シフトレジスタＳＲ［Ｋ］に信号保持を行わせる。同様に、ダミーシフトレジスタ（例えば、ＳＲ［２Ｋ＋２］）は、第２のグループの出力シフトレジスタと次の１つのグループの出力シフトレジスタ（図示されていない）との間に設置され、次のタッチセンシング周期のとき、特定のクロック信号ＶＸに基づいて、シフトレジスタＳＲ［２Ｋ＋３］（図示されていない）にプリチャージを行わせ、シフトレジスタＳＲ［２Ｋ＋１］に信号保持を行わせる、などである。
【００３７】
図１１Ａは、図１０のゲート駆動回路が順方向でスキャンされたときのタイミング図である。仮にシフトレジスタＳＲ［Ｋ］の出力回路５０３は、クロック信号ＣＫ３に基づいて、出力端子ＯＵＴと信号送信端子Ｎから駆動信号ＯＵＴ（Ｋ）を出力し、シフトレジスタＳＲ［Ｋ＋２］の出力回路５０３は、クロック信号ＣＫ４に基づいて、出力端子ＯＵＴと信号送信端子Ｎから駆動信号ＯＵＴ（Ｋ＋２）を出力したと仮定する。図１１Ａより分かるように、シフトレジスタＳＲ［Ｋ］のゲート駆動信号（即ち、駆動信号ＯＵＴ（Ｋ））の立ち上がりエッジの開始時間と立ち下がりエッジの開始時間は、クロック信号ＣＫ３のパルスと一致することができ、シフトレジスタＳＲ［Ｋ＋２］のゲート駆動信号（即ち、駆動信号ＯＵＴ（Ｋ＋２））の立ち上がりエッジの開始時間と立ち下がりエッジの開始時間は、クロック信号ＣＫ４のパルスと一致することができる。
【００３８】
図１１Ａに示されるように、シフトレジスタＳＲ［Ｋ］は、タッチセンシング周期の前の時間ｔ１〜ｔ３に、クロック信号ＣＫ３に基づいて、クロック信号ＣＫ３のパルスと一致する駆動信号ＯＵＴ（Ｋ）をゲート信号線ＧＬＫに出力し、ゲート駆動信号となる。ダミーシフトレジスタ（例えば、ＳＲ［Ｋ＋１］）は、タッチセンシング周期の前の時間ｔ２のとき、特定のクロック信号ＶＸに基づいて、特定のクロック信号ＶＸのパルスと一致する駆動信号ＯＵＴ（Ｋ＋１）をシフトレジスタＳＲ［Ｋ］とＳＲ［Ｋ＋２］に出力する。言い換えれば、タッチセンシング周期の前の時間ｔ２〜ｔ３に、シフトレジスタＳＲ［Ｋ＋２］は、ダミーシフトレジスタ（例えば、ＳＲ［Ｋ＋１］）の駆動信号ＯＵＴ（Ｋ＋１）を既に受信しているため、シフトレジスタＳＲ［Ｋ＋２］）の正方向入力回路５０１のトランジスタＭ１は、導通し、制御ノードＰに対してプリチャージを行う。同様に、時間ｔ２〜ｔ３のとき、シフトレジスタＳＲ［Ｋ］は、ダミーシフトレジスタ（例えば、ＳＲ［Ｋ＋１］）の駆動信号を既に受信しているため、シフトレジスタＳＲ［Ｋ］）の逆方向入力回路５０２のトランジスタＭ２は、導通し、制御ノードＰに対してプリチャージを行う。次いで、タッチセンシング周期（即ち、時間ｔ３〜ｔ４）のとき、制御チップ１４０は、クロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４、ＣＫ５と、ＣＫ６を一時停止する。ここでは、所定の一時停止のクロック信号の時間の長さは、Ｊ倍のクロック信号の時間の長さ（例えばＪ＝４の場合、即ち、４つのクロック信号の時間の一時停止である）と等しいことができ、またはＪ倍のクロック信号の時間と等しくない時間で任意の時間を設計者が自ら定義することもできる。タッチセンシング周期が時間ｔ４で終了した後、制御チップ１４０は、クロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４、ＣＫ５と、ＣＫ６を再生し、シフトレジスタＳＲ［Ｋ＋２］がクロック信号ＣＫ４に基づいて、クロック信号ＣＫ４のパルスと一致する駆動信号ＯＵＴ（Ｋ＋２）をゲート信号線ＧＬＫ＋１に出力し、ゲート駆動信号とする。これより分かるように、特定のクロック信号ＶＸの立ち上がりエッジは、シフトレジスタＳＲ［Ｋ］の（クロック信号ＣＫ３のパルスと一致する）ゲート駆動信号の立ち上がりエッジと立ち下がりエッジの間にあり、特定のクロック信号ＶＸの立ち下がりエッジは、シフトレジスタＳＲ［Ｋ＋２］の（クロック信号ＣＫ４のパルスと一致する）ゲート駆動信号の立ち上がりエッジと立ち下がりエッジの間にある。いくつかの実施形態では、特定のクロック信号ＶＸは、時間ｔ２〜ｔ５の高電圧レベルにある。時間ｔ２〜ｔ３は、高電圧レベルにあるクロック信号ＣＫ３の時間の半分であることができる。時間ｔ３〜ｔ４は、タッチセンシング周期である。時間ｔ４〜ｔ５は、高電圧レベルにあるクロック信号ＣＫ３の時間の半分であることができる。シフトレジスタＳＲ［Ｋ］、ダミーシフトレジスタ（例えば、ＳＲ［Ｋ＋１］）と、シフトレジスタＳＲ［Ｋ＋２］が逆方向でスキャンしている時の動作は前述の動作と類似しているため、ここでは再度述べない。
【００３９】
これにより分かるように、順方向スキャン／逆方向スキャンのタッチセンシング周期のとき、ダミーシフトレジスタ（例えば、ＳＲ［Ｋ＋１］）は、シフトレジスタＳＲ［Ｋ］に信号保持／プリチャージを行わせ、シフトレジスタＳＲ［Ｋ＋２］にプリチャージ／信号保持を行わせ、シフトレジスタＳＲ［Ｋ］と［Ｋ＋２］のゲート駆動信号の立ち下がりエッジおよび立ち上がりエッジを制御する。従って、全ての出力シフトレジスタ（例えば、ＳＲ［１］〜ＳＲ［Ｋ］、ＳＲ［Ｋ＋２］〜ＳＲ［２Ｋ＋１］・・・）の出力信号（即ち、信号送信端子Ｎで出力した駆動信号または出力端子ＯＵＴで出力した駆動信号）は全て、正常な立ち上がりエッジと立ち下がりエッジを有し、表示器の画面の品質を低下させることがない。タッチセンシング周期中に、クロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４、ＣＫ５と、ＣＫ６は、一時停止されるが、ダミーシフトレジスタが特定のクロック信号ＶＸに基づいて、隣接するシフトレジスタにプリチャージ／信号維持を行うため、出力シフトレジスタ（例えば、ＳＲ［１］〜ＳＲ［Ｋ］、ＳＲ［Ｋ＋２］〜ＳＲ［２Ｋ＋１］・・・）の出力信号（即ち、ゲート駆動信号送信）は全て、正常な立ち上がりエッジと立ち下がりエッジを有し、内蔵型表示パネルのタッチセンシング周期の影響を受けて、表示器の画面の品質を低下させることがない。また、図８の実施形態に比べ、本実施形態は、１つのダミーシフトレジスタだけを用いるため、必要な基板の面積を低下することができる。図１１Ｂは、図１０のゲート駆動回路が逆方向でスキャンされたときのタイミング図である。このとき、ゲート駆動回路の動作は、図１１Ａに示された動作と類似するため、再度述べない。
【００４０】
図１２は、本発明のゲート駆動回路のもう1つの概略図である。図に示されたゲート駆動回路は、図１０に示されたゲート回路と類似している。異なることは、ダミーシフトレジスタ（例えば、ＳＲ［Ｋ＋１］）とＳＲ［Ｋ＋２］）が、制御チップ１４０が提供した特定のクロック信号ＶＸ１とＶＸ２に基づいて、２つの隣接する出力シフトレジスタの中の１つにプリチャージを行い、２つの隣接する出力シフトレジスタの中のもう１つに信号保持を行うことである。特定のクロック信号ＶＸ１とＶＸ２は、クロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４、ＣＫ５と、ＣＫ６の中のいずれでもない。例えば、ダミーシフトレジスタ（例えば、ＳＲ［Ｋ＋１］とＳＲ［Ｋ＋２］）は、第１のグループの出力シフトレジスタ（例えば、ＳＲ［１］〜ＳＲ［Ｋ］）と第２のグループの出力シフトレジスタ（例えば、ＳＲ［Ｋ＋３］〜ＳＲ［２Ｋ＋２］）との間に設置され、タッチセンシング周期のとき、特定のクロック信号ＶＸ１に基づいて、シフトレジスタＳＲ［Ｋ］に信号保持を行わせ、特定のクロック信号ＶＸ２に基づいて、シフトレジスタＳＲ［Ｋ＋３］にプリチャージを行わせる。同様に、ダミーシフトレジスタ（例えば、ＳＲ［２Ｋ＋３］とＳＲ［２Ｋ＋４］）は、第２のグループの出力シフトレジスタと次の１つのグループの出力シフトレジスタとの間に設置され、次のタッチセンシング周期のとき、特定のクロック信号ＶＸ１に基づいて、シフトレジスタＳＲ［２Ｋ＋２］に信号維持を行わせ、特定のクロック信号ＶＸ２に基づいて、シフトレジスタＳＲ［２Ｋ＋５］にプリチャージを行わせる、などである。
【００４１】
図１３Ａは、図１２のゲート駆動回路が順方向でスキャンされたときのタイミング図である。図１３Ａに示されるように、シフトレジスタＳＲ［Ｋ］は、タッチセンシング周期の前の時間ｔ１〜ｔ３に、クロック信号ＣＫ３に基づいて、クロック信号ＣＫ３のパルスと一致する駆動信号ＯＵＴ（Ｋ）をゲート信号線ＧＬＫに出力し、ゲート駆動信号となる。ダミーシフトレジスタ（例えば、ＳＲ［Ｋ＋１］）は、タッチセンシング周期の前の時間ｔ２のとき、特定のクロック信号ＶＸ１に基づいて、高電圧レベルを有する駆動信号ＯＵＴ（Ｋ＋１）をシフトレジスタＳＲ［Ｋ］とＳＲ［Ｋ＋２］に出力する。言い換えれば、時間ｔ２〜ｔ３に、シフトレジスタＳＲ［Ｋ］は、ダミーシフトレジスタ（例えば、ＳＲ［Ｋ＋１］）の駆動信号を既に受信しているため、シフトレジスタＳＲ［Ｋ］）の逆方向入力回路５０２のトランジスタＭ２は、導通し、制御ノードＰに対して信号保持を行う。時間ｔ２〜ｔ３のとき、特定のクロック信号ＶＸ１は全て高電圧レベルにあり、ダミーシフトレジスタ（例えば、ＳＲ［Ｋ＋１］）の駆動信号ＯＵＴ（Ｋ＋１）が高電圧レベルを有するようにする。ダミーシフトレジスタ（例えば、ＳＲ［Ｋ＋２］）も時間ｔ４〜ｔ７のとき、特定のクロック信号ＶＸ２に基づいて、高電圧レベルを有する駆動信号ＯＵＴ（Ｋ＋２）をシフトレジスタＳＲ［Ｋ＋３］に出力する。言い換えれば、タッチセンシング周期が終了する前の時間ｔ６に、シフトレジスタＳＲ［Ｋ＋３］は、ダミーシフトレジスタ（例えば、ＳＲ［Ｋ＋２］）の高電圧レベルを有する駆動信号ＯＵＴ（Ｋ＋２）を既に受信しているため、シフトレジスタＳＲ［Ｋ＋３］）の正方向入力回路５０１のトランジスタＭ１は、導通し、制御ノードＰに対してプリチャージを行う。本発明の実施形態では、タッチセンシング周期（即ち、時間ｔ３〜ｔ６）のとき、制御チップ１４０は、クロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４、ＣＫ５と、ＣＫ６を一時停止する。タッチセンシング周期が時間ｔ６で終了した後、制御チップ１４０は、クロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４、ＣＫ５と、ＣＫ６を再生し、シフトレジスタＳＲ［Ｋ＋３］がクロック信号ＣＫ４に基づいて、クロック信号ＣＫ４のパルスと一致する駆動信号ＯＵＴ（Ｋ＋３）をゲート信号線ＧＬＫ＋１に出力し、ゲート駆動信号とする。シフトレジスタＳＲ［Ｋ］、ダミーシフトレジスタ（例えば、ＳＲ［Ｋ＋１］とＳＲ［Ｋ＋２］）と、シフトレジスタＳＲ［Ｋ＋３］が逆方向でスキャンしている時の動作は前述の動作と類似しているため、ここでは再度述べない。
【００４２】
特定のクロック信号ＶＸ１の立ち上がりエッジは、シフトレジスタＳＲ［Ｋ］の（クロック信号ＣＫ３のパルスと一致する）ゲート駆動信号の立ち上がりエッジと立ち下がりエッジの間にあり、特定のクロック信号ＶＸ１の立ち下がりエッジは、タッチセンシング周期内にある。また、特定のクロック信号ＶＸ２の立ち上がりエッジは、タッチセンシング周期中にあり、特定のクロック信号ＶＸ２の立ち下がりエッジは、シフトレジスタＳＲ［Ｋ＋３］の（クロック信号ＣＫ４のパルスと一致する）ゲート駆動信号の立ち上がりエッジと立ち下がりエッジの間にある。いくつかの実施形態では、特定のクロック信号ＶＸ１は、時間ｔ２〜ｔ７の２／３である時間ｔ２〜ｔ５の高電圧レベルにある。特定のクロック信号ＶＸ２は、時間ｔ２〜ｔ７の２／３である時間ｔ４〜ｔ７の高電圧レベルにある。時間ｔ４〜ｔ５のとき、特定のクロック信号ＶＸ１とＶＸ２は、互いに重なっている。即ち、両者とも高電圧レベルである。
図１３Ｂは、図１２のゲート駆動回路が逆方向でスキャンされたときのタイミング図であり、このとき、ゲート駆動回路の動作は、図１３Ａに示された動作と類似するため、再度述べない。
【００４３】
本発明は、実施例の方法及び望ましい実施の形態によって記述されているが、本発明は開示された実施形態に限定されるものではない。逆に、当業者には自明の種々の変更及び同様の配置をカバーするものである。よって、添付の請求の範囲は、最も広義な解釈が与えられ、全てのこのような変更及び同様の配置を含むべきである。
【符号の説明】
【００４４】
１００  電子装置
１０１  タッチディスプレイパネル
１０２  電源装置
１１０、１１０Ａ、１１０Ｂ、１１０Ｃ  ゲート駆動回路
１２０  データ信号送信回路
１３０  画素アレイ
１４０  制御チップ
１５０  タッチ検出回路
ＳＲ［１］、ＳＲ［２］、ＳＲ［３］、ＳＲ［Ｉ］、ＳＲ［Ｉ＋１］、ＳＲ［Ｉ＋２］、ＳＲ［Ｉ＋Ｊ］、ＳＲ［Ｉ＋Ｊ＋１］、ＳＲ［２Ｉ＋Ｊ］、ＳＲ［２Ｉ＋Ｊ＋１］、ＳＲ［２Ｉ＋２Ｊ］、ＳＲ［Ｋ］、ＳＲ［Ｋ＋１］、ＳＲ［Ｋ＋２］、ＳＲ［２Ｋ＋１］、ＳＲ［２Ｋ＋２］、ＳＲ［Ｘ−２］、ＳＲ［Ｘ−１］、ＳＲ［Ｘ］  シフトレジスタ
５０１、７０１  順方向入力回路
５０２、７０２  逆方向入力回路
５０３、７０３  出力回路
ＣＫ、ＩＮ＿Ｆ、ＩＮ＿Ｒ、Ｎ、ＯＵＴ、Ｐ、ＲＳＥＴ＿Ｆ、ＲＳＥＴ＿Ｒ、ＶＧ  端子
ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４、ＣＫ５、ＣＫ６、Ｎ（１）、Ｎ（２）、Ｎ（３）、Ｎ（４）、Ｎ（５）、Ｎ（６）、Ｎ（Ｋ−３）、Ｎ（Ｋ−１）、Ｎ（Ｋ）、Ｎ（Ｋ＋１）、Ｎ（Ｋ＋３）、Ｎ（Ｘ−５）、Ｎ（Ｘ−３）、Ｎ（Ｘ−２）、Ｎ（Ｘ−１）、Ｎ（Ｘ）、ＯＵＴ（１）、ＯＵＴ（２）、ＯＵＴ（３）、ＯＵＴ（Ｋ）、ＯＵＴ（Ｉ）、ＯＵＴ（Ｉ＋１）、ＯＵＴ（Ｉ＋２）、ＯＵＴ（Ｉ＋Ｊ）、ＯＵＴ（Ｉ＋Ｊ＋１）、ＯＵＴ（２Ｉ＋Ｊ）、ＯＵＴ（Ｋ）、ＯＵＴ（Ｋ＋１）、ＯＵＴ（Ｋ＋２）、ＯＵＴ（２Ｋ＋１）、ＯＵＴ（２Ｋ＋２）、ＯＵＴ（Ｘ−２）、ＯＵＴ（Ｘ−１）、ＯＵＴ（Ｘ）、Ｐ（３）、Ｐ（Ｘ−２）、ＶＧＬ、ＶＸ、ＶＸ１、ＶＸ２  信号
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７、Ｍ８、Ｍ９、Ｍ１０  トランジスタ
ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４、ＧＬＩ、ＧＬＩ＋１、ＧＬ２Ｉ、ＧＬＫ、ＧＬＫ＋１、ＧＬ２Ｋ、ＧＬＸ−２、ＧＬＸ−１、ＧＬＸ  ゲート信号線
ＳＴＶ１、ＳＴＶ２  スタートパルス
【図１Ａ】
2017010032.tif 000003
【図１Ｂ】
2017010032.tif 000004
【図１Ｃ】
2017010032.tif 000005
【図２】
2017010032.tif 000006
【図３】
2017010032.tif 000007
【図４】
2017010032.tif 000008
【図５】
2017010032.tif 000009
【図６】
2017010032.tif 000010
【図７】
2017010032.tif 000011
【図８】
2017010032.tif 000012
【図９Ａ】
2017010032.tif 000013
【図９Ｂ】
2017010032.tif 000014
【図１０】
2017010032.tif 000015
【図１１Ａ】
2017010032.tif 000016
【図１１Ｂ】
2017010032.tif 000017
【図１２】
2017010032.tif 000018
【図１３Ａ】
2017010032.tif 000019
【図１３Ｂ】
2017010032.tif 000020