(57)【要約】【課題】新規な構成の半導体装置を提供すること。異なる表示素子を有する表示装置を駆動するための半導体装置に供給するデータ量を減らし、回路面積を縮小および消費電力を低減すること。【解決手段】異なる表示素子を有する表示装置を駆動するための駆動回路内において、表示素子に与える階調データを生成する。生成する階調データは、表示する階調データに基づく設計輝度と、照度データに基づく反射光の強度に応じて、異なる表示素子に与える階調データを異ならせる構成とする。外部から駆動回路に与えるデータ量を減らすことができるため、データ転送レートの低減による低消費電力化、およびインターフェースの小型化を図ることによる回路面積の縮小化ができる。【選択図】図１
2017072829.tif 000002
【特許請求の範囲】
【請求項１】
第１の回路と、第２の回路と、第３の回路と、を有する半導体装置であって、
前記第１の回路は、第１の信号および第２の信号に応じて、第３の信号および第４の信号を生成する機能を有し、
前記第２の回路は、前記第３の信号および前記第４の信号を保持する機能を有し、
前記第３の回路は、前記第３の信号および前記第４の信号をデジタルアナログ変換して出力する機能を有し、
前記第１の信号は、照度データであり、
前記第２の信号は、階調データであり、
前記第３の信号は、液晶素子を駆動するための液晶用階調データであり、
前記第４の信号は、発光素子を駆動するための発光素子用階調データである、
ことを特徴とする半導体装置。
【請求項２】
第１の回路と、第２の回路と、第３の回路と、を有する半導体装置であって、
前記第１の回路は、第１の信号および第２の信号に応じて、第３の信号および第４の信号を生成する機能を有し、
前記第２の回路は、前記第３の信号および前記第４の信号を保持する機能を有し、
前記第３の回路は、前記第３の信号および前記第４の信号をデジタルアナログ変換して出力する機能を有し、
前記第１の信号は、照度データであり、
前記第２の信号は、階調データであり、
前記第３の信号は、液晶素子を駆動するための液晶用階調データであり、
前記第４の信号は、発光素子を駆動するための発光素子用階調データであり、
前記第１の回路は、前記照度データの大きさに応じて、前記液晶用階調データに基づく輝度の割合と前記発光素子用階調データに基づく輝度の割合とを異ならせる、
ことを特徴とする半導体装置。
【請求項３】
第１の回路と、第２の回路と、第３の回路と、を有する半導体装置であって、
前記第１の回路は、第１の信号および第２の信号に応じて、第３の信号および第４の信号を生成する機能を有し、
前記第２の回路は、前記第３の信号および前記第４の信号を保持する機能を有し、
前記第３の回路は、前記第３の信号および前記第４の信号をデジタル／アナログ変換して出力する機能を有し、
前記第１の信号は、照度データであり、
前記第２の信号は、階調データであり、
前記第３の信号は、液晶素子を駆動するための液晶用階調データであり、
前記第４の信号は、発光素子を駆動するための発光素子用階調データであり、
前記第１の回路は、
前記階調データに基づく設計輝度を見積もり、前記照度データの大きさに応じて反射光輝度を見積もり、前記設計輝度と、前記反射光輝度と、の大小関係に応じて、前記液晶用階調データに基づく輝度の割合と前記発光素子用階調データに基づく輝度の割合とを異ならせる、
ことを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一に記載の半導体装置と、
画素部と、を有し、
前記画素部は、画素を有し、
前記画素は、反射電極を有する液晶素子と、発光素子と、を有することを特徴とする表示装置。
【請求項５】
請求項４において、
前記液晶素子と前記発光素子とは、重なるように設けられる、ことを特徴とする表示装置。
【請求項６】
請求項４または５に記載の表示装置と、
操作部と、を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、表示装置、及び電子機器に関する。
【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【０００３】
なお、本明細書等において、半導体装置は、半導体特性を利用することで機能しうる素子、回路、又は装置等を指す。一例としては、トランジスタ、ダイオード等の半導体素子は半導体装置である。また別の一例としては、半導体素子を有する回路は、半導体装置である。また別の一例としては、半導体素子を有する回路を備えた装置は、半導体装置である。
【背景技術】
【０００４】
スマートフォン等のモバイル機器が普及している。モバイル機器は、屋外環境や室内環境など利用する環境に適した表示をすることが求められる。
【０００５】
例えば特許文献１乃至３では、屋外環境では反射光を利用した表示を行い、室内環境で発光素子を利用した表示を行う表示装置が開示されている。特許文献１乃至３の構成とすることで、表示品質の向上、低消費電力化、視認性の向上等が可能であることが開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許出願公開第２００３／０１０７６８８号明細書
【特許文献２】米国特許出願公開第２００６／００７２０４７号明細書
【特許文献３】特開２００８−２２５３８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、反射光を利用する液晶素子と、有機ＥＬ（エレクロトルミネッセンス）等の発光素子、といった２つの表示素子を一画素に有する表示装置の場合、プロセッサから駆動回路に供給する階調データとして、液晶素子を駆動するための階調データと、発光素子を駆動するための階調データとの双方が必要になる。この場合、一つの表示素子を一画素に有する表示装置と比べて、駆動回路に供給するデータ量が２倍以上増加する。例えばプロセッサから駆動回路に供給するデータ量が２倍になると、信号のインターフェースを２倍にするか、信号の転送レートを２倍にする等の必要が生じるため、回路面積の増加、消費電力の増加等の問題が生じてしまう。
【０００８】
または、液晶素子と発光素子とを組み合わせて、周辺環境の明るさに応じて両者を切り替えて表示を行う表示装置は、直射日光下などの明るい場所、あるいは月明かり下などの暗い場所では、優れた視認性を有するものの、室内などの薄暗い環境下や、屋外の日陰などの薄明るい環境下では、視認性が十分ではない。
【０００９】
そこで本発明の一態様は、既存の半導体装置等とは異なる構成を有する、新規な半導体装置、新規な表示装置、新規な電子機器等を提供することを課題の一とする。
【００１０】
または、本発明の一態様は、回路面積の縮小が図られた、新規な構成の半導体装置等を提供することを課題の一とする。または、本発明の一態様は、消費電力の低減が図られた、新規な構成の半導体装置等を提供することを課題の一とする。または、本発明の一態様は、視認性の向上が図られた、新規な構成の半導体装置等を提供することを課題の一とする。
【００１１】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び／又は他の課題のうち、少なくとも一つの課題を解決するものである。
【課題を解決するための手段】
【００１２】
本発明の一態様は、第１の回路と、第２の回路と、第３の回路と、を有する半導体装置であって、第１の回路は、第１の信号および第２の信号に応じて、第３の信号および第４の信号を生成する機能を有し、第２の回路は、第３の信号および第４の信号を保持する機能を有し、第３の回路は、第３の信号および第４の信号をデジタルアナログ変換して出力する機能を有し、第１の信号は、照度データであり、第２の信号は、階調データであり、第３の信号は、液晶素子を駆動するための液晶用階調データであり、第４の信号は、発光素子を駆動するための発光素子用階調データである半導体装置である。
【００１３】
本発明の一態様は、第１の回路と、第２の回路と、第３の回路と、を有する半導体装置であって、第１の回路は、第１の信号および第２の信号に応じて、第３の信号および第４の信号を生成する機能を有し、第２の回路は、第３の信号および第４の信号を保持する機能を有し、第３の回路は、第３の信号および第４の信号をデジタルアナログ変換して出力する機能を有し、第１の信号は、照度データであり、第２の信号は、階調データであり、第３の信号は、液晶素子を駆動するための液晶用階調データであり、第４の信号は、発光素子を駆動するための発光素子用階調データであり、第１の回路は、照度データの大きさに応じて、液晶用階調データに基づく輝度の割合と発光素子用階調データに基づく輝度の割合とを異ならせる半導体装置である。
【００１４】
第１の回路と、第２の回路と、第３の回路と、を有する半導体装置であって、第１の回路は、第１の信号および第２の信号に応じて、第３の信号および第４の信号を生成する機能を有し、第２の回路は、第３の信号および第４の信号を保持する機能を有し、第３の回路は、第３の信号および第４の信号をデジタル／アナログ変換して出力する機能を有し、第１の信号は、照度データであり、第２の信号は、階調データであり、第３の信号は、液晶素子を駆動するための液晶用階調データであり、第４の信号は、発光素子を駆動するための発光素子用階調データであり、第１の回路は、階調データに基づく設計輝度を見積もり、照度データの大きさに応じて反射光輝度を見積もり、設計輝度と、反射光輝度と、の大小関係に応じて、液晶用階調データに基づく輝度の割合と発光素子用階調データに基づく輝度の割合とを異ならせる半導体装置である。
【００１５】
また本発明の一態様は、上述の半導体装置と、画素部と、を有し、画素部は、画素を有し、画素は、反射電極を有する液晶素子と、発光素子と、を有する表示装置である。
【００１６】
本発明の一態様において、液晶素子と発光素子とは、重なるように設けられる表示装置が好ましい。
【００１７】
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、及び図面に記載されている。
【発明の効果】
【００１８】
本発明の一態様は、新規な半導体装置、新規な表示装置、新規な電子機器等を提供することができる。
【００１９】
または、本発明の一態様は、回路面積の縮小が図られた、新規な構成の半導体装置等を提供することができる。または、本発明の一態様は、消費電力の低減が図られた、新規な構成の半導体装置等を提供することができる。または、本発明の一態様は、視認性の向上が図られた、新規な構成の半導体装置等を提供することができる。
【００２０】
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
【図面の簡単な説明】
【００２１】
【図１】本発明の一態様を説明するためのブロック図。
【図２】本発明の一態様を説明するためのフローチャート。
【図３】本発明の一態様を説明するためのグラフ。
【図４】本発明の一態様を説明するための回路図。
【図５】本発明の一態様を説明するためのブロック図。
【図６】本発明の一態様を説明するためのブロック図。
【図７】本発明の一態様を説明するためのブロック図。
【図８】本発明の一態様を説明するためのブロック図。
【図９】本発明の一態様を説明するためのブロック図および回路図。
【図１０】本発明の一態様を説明するための回路図。
【図１１】本発明の一態様を説明するための回路図およびレイアウト図。
【図１２】本発明の一態様を説明するための断面概略図および斜視図。
【図１３】本発明の一態様を説明するための断面模式図。
【図１４】本発明の一態様を説明するための断面模式図。
【図１５】本発明の一態様を説明するための断面模式図。
【図１６】本発明の一態様を説明するための断面模式図。
【図１７】本発明の一態様を説明するための断面模式図。
【図１８】本発明の一態様を説明するための断面模式図。
【図１９】本発明の一態様を説明するための模式図。
【図２０】本発明の一態様を説明するための斜視図。
【図２１】本発明の一態様である電子機器の図。
【図２２】本発明の一態様を説明するためのグラフ。
【図２３】本発明の一態様を説明するためのブロック図および波形図。
【発明を実施するための形態】
【００２２】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２３】
なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
【００２４】
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００２５】
（実施の形態１）
本実施の形態では、表示装置の駆動回路としての機能を有する半導体装置の一例について説明する。なお駆動回路は、ドライバＩＣ、ソースドライバＩＣ、あるいはコントローラドライバＩＣともいう。
【００２６】
＜半導体装置の構成＞
図１（Ａ）は、半導体装置を説明するためのブロック図の一例である。
【００２７】
図１（Ａ）に示す半導体装置１００は、コントローラ１０２（ＣＯＮＴ．と図示）、データレジスタ１０４Ａ、１０４Ｂ（Ｄａｔａ  Ｒｅｇｉｓｔｅｒ：ＤＡＴＡ  ＲＥＧ．と図示）、デジタルアナログ変換回路１０６Ａ、１０６Ｂ（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ：ＤＡＣと図示）を有する。
【００２８】
また図１（Ａ）に示すブロック図では、半導体装置１００の他、プロセッサ１２０（Ｐｒｏｃｅｓｓｏｒ  Ｕｎｉｔ：ＰＵと図示）、センサ１１０（ＳＥＮＳＯＲと図示）を図示している。センサ１１０は、信号ＤＬＸをコントローラ１０２に供給する。信号ＤＬＸは、例えば外光の強度に基づく照度の強度に相当するデータ、あるいは輝度の強度に相当するデータである。プロセッサ１２０は、信号ＤＩＮをコントローラ１０２に供給する。信号ＤＩＮは、例えば画素で表示を行う階調データである。
【００２９】
半導体装置１００は、信号ＤＬＸおよび信号ＤＩＮをもとに、２つの表示素子を一画素に有する表示装置の画素に階調データを含む信号ＤＬＣ、ＤＥＬに応じた階調電圧を出力する。信号ＤＬＣは、例えば液晶素子に与える階調電圧を生成するための階調データに相当する。なお液晶素子は、反射電極を有し、反射光の反射の割合を制御して輝度を制御する素子である。信号ＤＥＬは、例えば発光素子に与える階調電圧を生成するための階調データに相当する。なお発光素子は、発光部を有し、発光部が射出する光の強度を制御して輝度を制御する素子である。なお信号ＤＬＣは、液晶素子を駆動するための液晶用階調データという場合がある。また信号ＤＥＬは、発光素子を駆動するための発光素子用階調データという場合がある。
【００３０】
図１（Ａ）において半導体装置１００は、ｋ列目（ｋは自然数）の画素に接続される信号線ＳＬＬＣ［ｋ］、信号線ＳＬＥＬ［ｋ］に、信号ＤＬＣ、ＤＥＬに応じた階調電圧を出力する。そのため図１（Ａ）では、一つの画素に対応するデータレジスタとデジタルアナログ変換回路とを２つずつ図示している。なお本実施の形態では、２つの表示素子を有する画素に適用する例を説明するが、３以上の表示素子を一画素に有する表示装置の画素にも適用可能である。
【００３１】
コントローラ１０２は、信号ＤＬＸおよび信号ＤＩＮをもとに、信号ＤＬＣ、ＤＥＬを生成する回路である。コントローラ１０２は、単に回路という場合がある。コントローラ１０２は、信号ＤＬＸに応じて、信号ＤＩＮに基づく階調表示を行うための信号ＤＬＣに基づく輝度と信号ＤＥＬに基づく輝度の割合とを調整する。具体的には、階調データに基づく設計輝度を見積もり、照度データにあたる信号ＤＬＸの大きさに応じた画素での反射光輝度を見積もり、設計輝度と、反射光輝度と、の大小関係に応じて、信号ＤＬＣに基づく輝度の割合と信号ＤＥＬに基づく輝度の割合とを調整する。なお信号ＤＬＸ、信号ＤＩＮおよび信号ＤＬＣ、ＤＥＬは、演算処理等を容易にするため、いずれもデジタル信号であることが好ましい。
【００３２】
なお設計輝度とは、画素で表示を行う際、階調データに応じて視認者側に射出される光に基づく輝度に相当する。また反射光輝度とは、外光の反射光によって視認者側に射出される光に基づく輝度である。例えば、所望の設計輝度を得るために、反射光輝度が大きければ、信号ＤＬＣによる輝度の割合に対する信号ＤＥＬの輝度の割合を小さくする。逆に所望の設計輝度を得るために反射光輝度が小さければ、信号ＤＬＣによる輝度の割合に対する信号ＤＥＬの輝度の割合を大きくする。このようにすることで、反射光輝度に応じて信号ＤＥＬによる輝度の調整を行うことができ、直射日光下などの明るい場所、あるいは月明かり下などの暗い場所の他、室内などの薄暗い環境下や、屋外の日陰などの薄明るい環境下でも、優れた視認性を実現できる。
【００３３】
コントローラ１０２の機能によって半導体装置は、外部にあるプロセッサ１２０から半導体装置１００へのデータ量を減らすことができる。そのため、プロセッサ１２０と半導体装置１００との間のデータ転送レートを低減することにより低消費電力化を図ることができる。またデータ量を減らすことによって、回路間を接続するインターフェースの小型化を図ることによって、回路面積の縮小化を図ることができる。
【００３４】
データレジスタ１０４Ａ、１０４Ｂは、信号ＤＬＣ、ＤＥＬに基づくデータを保持する回路である。データレジスタ１０４Ａ、１０４Ｂは、単に回路という場合がある。データレジスタ１０４Ａ、１０４Ｂは、制御信号によって、デジタルアナログ変換回路１０６Ａ、１０６Ｂに階調データＤＬＣ、ＤＥＬを出力する回路である。
【００３５】
デジタルアナログ変換回路１０６Ａ、１０６Ｂは、デジタル信号である信号ＤＬＣ、ＤＥＬに応じたアナログ信号である階調電圧を生成し、ｋ列目の画素に接続される信号線ＳＬＬＣ［ｋ］、信号線ＳＬＥＬ［ｋ］に出力する回路である。デジタルアナログ変換回路１０６Ａ、１０６Ｂは、単に回路という場合がある。
【００３６】
なお半導体装置１００が有する構成は、図１（Ａ）に示す構成に限らず、レベルシフタ回路や、出力バッファ回路等を有していてもよい。あるいは、データレジスタ１０４Ａ、１０４Ｂ、およびデジタルアナログ変換回路１０６Ａ、１０６Ｂを省略することも可能である。
【００３７】
次いで図１（Ｂ）には、コントローラ１０２のブロック図の一例を示す。コントローラ１０２は、ルックアップテーブル１３０Ａ、１３０Ｂ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ：ＬＵＴと図示）、演算回路１４０（ＬＯＧＩＣと図示）を有する。
【００３８】
ルックアップテーブル１３０Ａは、照度データにあたる信号ＤＬＸの大きさに応じて画素での反射光輝度のデータを含む信号ＤＲＥＦを見積もり、演算回路１４０に出力する。照度データにあたる信号ＤＬＸは、換算を容易にするため、デジタル信号であることが望ましい。出力される信号ＤＲＥＦは、デジタル信号である。
【００３９】
ルックアップテーブル１３０Ｂは、階調データにあたる信号ＤＩＮの大きさに応じて画素での設計輝度のデータを含む信号ＤＤＥを見積もり、信号ＤＩＮとともに演算回路１４０に出力する。階調データにあたる信号ＤＩＮは、換算を容易にするため、デジタル信号であることが望ましい。出力される信号ＤＤＥは、デジタル信号である。
【００４０】
演算回路１４０は、例えば、図２に示すフローチャートをもとに、信号ＤＲＥＦ、信号ＤＩＮおよび信号ＤＤＥから信号ＤＬＣ、ＤＥＬを見積もることができる。演算回路１４０で見積もられる信号ＤＬＣ、ＤＥＬに基づく輝度の割合は、反射光輝度のデータを含む信号ＤＲＥＦの大きさと、設計輝度のデータを含む信号ＤＤＥの最大値ＤＤＥ−ＭＡＸの大きさと、の大小関係によって場合分けが行われる。この割合は、図３（Ａ）乃至（Ｄ）に示すグラフで説明することができる。
【００４１】
まず図２に示すフローチャートを説明する。ステップＳ０１では、照度データにあたる信号ＤＬＸの大きさに応じて画素での反射光輝度のデータを含む信号ＤＲＥＦを取得する。次いでステップＳ０２では、階調データにあたる信号ＤＩＮの大きさに応じて画素での設計輝度のデータを含む信号ＤＤＥを取得する。
【００４２】
次いでステップＳ０３ではＤＲＥＦ＝０か否かの判断をする。ＤＲＥＦ＝０であれば（ステップＳ０４）、外光の反射による設計輝度への寄与が得られないため、ＤＬＣ＝０、ＤＥＬ＝ＤＩＮとし、発光素子による輝度によって設計輝度が得られるように階調データにあたる信号ＤＥＬを信号ＤＩＮをもとに設定する。信号ＤＲＥＦ＝０でなければ、ステップＳ０５の判断に進む。
【００４３】
次いでステップＳ０５では０＜ＤＲＥＦ≦ＤＤＥ−ＭＡＸか否かの判断をする。０＜ＤＲＥＦ≦ＤＤＥ−ＭＡＸであれば（ステップＳ０６）、外光の反射による設計輝度への寄与があるため、ＤＥＬ＝ＤＩＮ−ＤＲＥＦ、ＤＬＣ＝ＤＩＮ＊ＤＤＥ−ＭＡＸ／ＤＲＥＦとし、発光素子による輝度、反射光を利用した液晶素子による輝度、の双方によって設計輝度を得られるように階調データにあたる信号を設定する。つまり、反射光を利用した液晶素子による輝度で設計輝度に足りない輝度を、発光素子による輝度で補うように信号ＤＬＣ、ＤＥＬを設定する。０＜ＤＲＥＦ≦ＤＤＥ−ＭＡＸでなければ、ステップＳ０７に進む。
【００４４】
次いでステップＳ０７ではＤＤＥ−ＭＡＸ＜ＤＲＥＦであると判断する。そしてステップＳ０８では、外光の反射による設計輝度への寄与が過剰なため、ＤＥＬ＝０、ＤＬＣ＝ＤＩＮ＊ＤＤＥ−ＭＡＸ／ＤＲＥＦとし、発光素子による輝度をなくし、反射光を利用した液晶素子による輝度をもとの階調データにあたる信号ＤＩＮによる輝度より小さくなるように設定し、設計輝度を得られるように階調データを設定する。つまり、反射光を利用した液晶素子による輝度では設計輝度より大きいため、もとの階調データにあたる信号ＤＩＮを小さくし、反射光を利用した液晶素子による設計輝度となるよう信号ＤＬＣ、ＤＥＬを設定する。
【００４５】
図３（Ａ）に示すグラフは、信号ＤＲＥＦと信号ＤＬＸとの関係を示している。両者の関係は比例関係になる。また図３（Ａ）に示すグラフでは、設計輝度の信号ＤＤＥ、信号ＤＤＥの最大値ＤＤＥ−ＭＡＸを図示している。例えば、入力される信号ＤＩＮが８ビットの階調データであれば、図３（Ａ）に図示する設計輝度の最大値ＤＤＥ−ＭＡＸは階調値の最大である２５５であり、図３（Ａ）に図示する設計輝度の信号ＤＤＥの階調値は１２８である。
【００４６】
設計輝度の信号ＤＤＥの階調値である１２８を階調データにあたる信号ＤＬＣ、ＤＥＬで表現する場合、反射光輝度の大きさによって、同じ設計輝度でも割合が異なる。
【００４７】
例えば、ＤＲＥＦ＝０のように、反射光輝度のデータを含む信号ＤＲＥＦが小さい場合を期間ＭＡとすると、期間ＭＡでは外光の反射による設計輝度への寄与がほとんど得られないため、ＤＬＣ＝０、ＤＥＬ＝ＤＩＮとし、図３（Ｂ）に示すように発光素子による輝度によって設計輝度が得られるように信号ＤＬＣ、ＤＥＬを設定する。なお図３（Ｂ）において、横軸は２５５を最大とする階調値であり、縦軸は電圧である。発光素子の階調データに基づく信号ＤＥＬの増加とともに階調電圧は増加し、その最大をＶＥＬ−ＭＡＸとしている。
【００４８】
あるいは、０＜ＤＲＥＦ≦ＤＤＥ−ＭＡＸのように、反射光輝度のデータを含む信号ＤＲＥＦが設計輝度の最大値ＤＤＥ−ＭＡＸ以下の場合を期間ＭＢとすると、期間ＭＢでは外光の反射による設計輝度への寄与があるため、図３（Ｃ）に示すように低階調側では液晶素子による輝度で設計輝度を表現し、高階調側では液晶素子による輝度で足りない輝度を発光素子による輝度で補うように信号ＤＬＣ、ＤＥＬを設定する。なお図３（Ｃ）において、横軸は２５５を最大とする階調値であり、縦軸は電圧である。低階調側では液晶素子の階調データに基づく信号ＤＬＣによって階調電圧を与え、設計輝度を表現する。液晶素子に与える階調電圧が最大（ＶＬＣ−ＭＡＸ）となると、残りの輝度を補うように発光素子の階調データに基づく信号ＤＥＬを増加させ、設計輝度を表現する。
【００４９】
あるいは、ＤＤＥ−ＭＡＸ＜ＤＲＥＦのように、反射光輝度のデータを含む信号ＤＲＥＦが設計輝度の最大値ＤＤＥ−ＭＡＸを超える場合を期間ＭＣとすると、期間ＭＣでは外光の反射による設計輝度への寄与が過剰であり、反射光を利用した液晶素子による輝度では設計輝度より大きくなるため、図３（Ｄ）に示すように電圧ＶＬＣ−ＭＡＸよりも小さくした信号ＤＬＣで設計輝度を表現する。なお図３（Ｄ）において、横軸は２５５を最大とする階調値であり、縦軸は電圧である。液晶素子の階調データに基づく信号ＤＬＣの増加とともに階調電圧は増加するものの、その最大の階調電圧は設計輝度の最大値ＤＤＥ−ＭＡＸを反射光輝度の信号で除した値を最大としている。
【００５０】
なお上述の説明では、発光素子の駆動トランジスタをｎチャネル型とし、液晶素子をノーマリーブラックとして説明したが、本発明の一態様は、これに限らない。例えば、発光素子の駆動トランジスタをｐチャネル型としてもよい。この場合の期間ＭＡ乃至期間ＭＣにおける図３（Ａ）乃至（Ｃ）に対応するグラフを図２２（Ａ）乃至（Ｃ）に示す。また例えば、液晶素子をノーマリーホワイトとしてもよい。この場合の期間ＭＡ乃至期間ＭＣにおける図３（Ａ）乃至（Ｃ）に対応するグラフを図２２（Ｄ）乃至（Ｆ）に示す。また液晶素子において反転駆動する場合は、基準となるコモン電圧に対して液晶素子に印加する電圧が反転するようにすればよい。
【００５１】
以上のようにして演算回路１４０は、信号ＤＲＥＦ、信号ＤＩＮおよび信号ＤＤＥから階調データに基づく信号ＤＬＣ、ＤＥＬを見積もることができる。設定される信号ＤＬＣ、ＤＥＬは、反射光輝度の信号が大きい場合、発光素子が発光する割合を低減できるため、室内などの薄暗い環境下や、屋外の日陰などの薄明るい環境下での視認性を向上させるとともに、低消費電力化を図ることができる。
【００５２】
＜センサの構成例＞
次いで図１（Ａ）で示した信号ＤＬＸを供給するセンサ１１０の一例について説明する。
【００５３】
図４（Ａ）乃至（Ｃ）は、センサを説明するための回路図の一例である。
【００５４】
図４（Ａ）に示すセンサ１１０Ａは、光電変換素子１１２、電流電圧変換回路１１４（Ｉ−Ｖと図示）、アナログデジタル変換回路１１６（Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ：ＡＤＣと図示）を有する。
【００５５】
図４（Ａ）では、光電変換素子１１２としてフォトダイオードを例示したが、他の光電変換素子であってもよい。例えば、ダイオード接続のトランジスタを用いてもよい。また、光電効果を利用した可変抵抗などをシリコン、ゲルマニウム、セレンなど用いて形成してもよい。
【００５６】
また図４（Ｂ）に図示するセンサ１１０Ｂのように、ＲＧＢ（ＲＥＤ：赤、Ｇｒｅｅｎ：緑、Ｂｌｕｅ：青）に対応するフォトダイオード１１２Ｒ、１１２Ｇ、１１２Ｂを設けてもよい。各色の照度のデータを取得し、信号ＤＬＸ＿ＲＧＢとすることで半導体装置１００は、各色の照度の変化に応じた階調データに基づく信号ＤＬＣ、ＤＥＬを生成することができる。
【００５７】
なお電流電圧変換回路１１４は、図４（Ｂ）に図示するセンサ１１０Ｂのようにアンプ１１３と抵抗素子１１５とを組み合わせて構成すればよい。またアナログデジタル変換回路１１６は、例えばフラッシュ型、デルタシグマ型、パイプライン型、積分型、逐次比較型の方式を採用することができる。
【００５８】
＜半導体装置の変形例＞
次いで図１（Ａ）で示した半導体装置１００の一例について説明する。
【００５９】
図５（Ａ）、（Ｂ）は、半導体装置の変形例を説明するためのブロック図の一例である。
【００６０】
図５（Ａ）に示す半導体装置１００Ａは、図１（Ａ）で示した半導体装置１００で示した各構成の他、フレームメモリ１４１（Ｆｒａｍｅ  Ｍｅｍｏｒｙと図示）を有する。
【００６１】
上述したように本発明の一態様はコントローラ１０２の機能によって、外部にあるプロセッサ１２０から半導体装置１００へのデータ量を減らすことができる。そのため、プロセッサ１２０と半導体装置１００との間のデータ転送レートを低減すること、あるいは回路間を接続するインターフェースの小型化を図ることの他、半導体装置１００内で保持するデータを削減できるため、フレームメモリ１４１の記憶容量を小さくすることができる。そのため、インターフェースの小型化に加えて、回路面積の縮小化の効果が大きい。
【００６２】
図５（Ｂ）に示す半導体装置１００Ｂは、図１（Ａ）で示した半導体装置１００で示した各構成の他、図４（Ａ）で説明した光電変換素子１１２、電流電圧変換回路１１４、アナログデジタル変換回路１１６を図示している。
【００６３】
図５（Ｂ）に図示するように電流電圧変換回路１１４およびアナログデジタル変換回路１１６は、半導体素子で構成される回路であるため、半導体装置１００Ｂ内に設ける構成とすることができる。
【００６４】
＜半導体装置と周辺回路＞
次いで、図１（Ａ）で示した半導体装置１００と、プロセッサ１２０が設けられる外部回路部および画素部等の周辺回路と、を含むブロック図について説明する。
【００６５】
図６は、半導体装置と、その周辺回路とを説明するためのブロック図の一例である。
【００６６】
図６では、図１で説明した各構成（コントローラ１０２、データレジスタ１０４（１０４Ａ，１０４Ｂ）、デジタルアナログ変換回路１０６（１０６Ａ、１０６Ｂ）、センサ１１０、プロセッサ１２０）に加えて、シフトレジスタ１０３（Ｓｈｉｆｔ  Ｒｅｇｉｓｔｅｒ：ＳＲと図示）、画素部１０８（ＰＩＸＥＬ  ＡＲＥＡと図示）、シリアルパラレル変換回路１５２（ＳＥＲＤＥＳと図示）、ＬＶＤＳレシーバ１５４（ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）  ＲＥＣＥＩＶＥＲと図示）、ＬＶＤＳトランスミッタ１５６（ＬＶＤＳ  ＴＲＡＮＳＭＩＴＴＥＲと図示）、記憶装置１６０（ＭＥＭＯＲＹと図示）、外部通信手段１７０（ＮＥＴＷＯＲＫと図示）を図示している。
【００６７】
シフトレジスタ１０３は、信号ＤＬＣ、ＤＥＬを所定のタイミングで順にデータレジスタ１０４に保持するためのタイミング信号を出力する回路である。
【００６８】
画素部１０８は、例えば複数の画素、例えばｍ行ｎ列（ｍ、ｎは共に自然数）の画素（図示せず）を有する。また、任意の行、列にある画素として、ｊ行ｋ列（（ｊはｍ以下の自然数、ｋはｎ以下の自然数）とすると、図６では、信号線ＳＬＬＣ［１］、信号線ＳＬＥＬ［１］、信号線ＳＬＬＣ［ｋ］、信号線ＳＬＥＬ［ｋ］、信号線ＳＬＬＣ［ｎ］、信号線ＳＬＥＬ［ｎ］を図示している。
【００６９】
ＬＶＤＳレシーバ１５４、ＬＶＤＳトランスミッタ１５６は、外部回路基板１５０側にあるプロセッサ１２０で階調データを有する信号ＤＩＮを生成し、駆動回路である半導体装置１００に供給するためのインターフェースである。ＬＶＤＳトランスミッタ１５６で差動信号に変換された信号ＤＩＮは、ＬＶＤＳレシーバ１５４でシングルエンド信号に変換される。シリアルパラレル変換回路１５２は、信号ＤＩＮをコントローラ１０２に入力するため、データ毎にパラレルデータあるいはシリアルデータに変換して出力するための回路である。
【００７０】
記憶装置１６０および外部通信手段１７０は、信号ＤＩＮを生成するための画像データを供給するための構成として図示している。ネットワーク経由あるいは記憶装置に記憶された画像データはプロセッサ１２０で信号ＤＩＮに変換され、半導体装置１００側に供給される。
【００７１】
なお半導体装置１００において、データレジスタ１０４と画素部１０８との間の構成は適宜変更可能である。例えば図７（Ａ）に示すように、データレジスタ１０４とデジタルアナログ変換回路１０６の間にレベルシフタ１０５（Ｌｅｖｅｌ  Ｓｈｉｆｔｅｒ：ＬＳと図示）を設ける構成としてもよい。当該構成とすることで、低電圧で動作する回路から高電圧で動作する回路への信号の受け渡しを誤動作なく行うことができる。また、図７（Ａ）に示すように、デジタルアナログ変換回路１０６と画素部１０８の間に出力バッファ１０７（ＯＵＴＰＵＴ  ＢＵＦＦＥＲと図示）を設ける構成としてもよい。当該構成とすることで、負荷の大きい信号線ＳＬＬＣ［１］、信号線ＳＬＥＬ［１］、信号線ＳＬＬＣ［ｋ］、信号線ＳＬＥＬ［ｋ］、信号線ＳＬＬＣ［ｎ］、信号線ＳＬＥＬ［ｎ］に高精度のアナログ電圧を出力することができる。
【００７２】
また図７（Ｂ）に示すように、デジタルアナログ変換回路１０６と画素部１０８の間にデマルチプレクサ１０９（ＤｅＭＵＸと図示）を設ける構成としてもよい。当該構成とすることで、シフトレジスタ、データレジスタ、およびデジタルアナログ変換回路１０６の間にある配線の数を、画素列の数に対して削減することができる。
【００７３】
なお画素列の数が大きい場合、画素部１０８に対して半導体装置１００を複数配置する構成としてもよい。この場合のブロック図を図８（Ａ）に示す。図８（Ａ）では、画素部１０８に対して半導体装置１００Ａ乃至１００Ｄを配置する例を示している。それぞれの半導体装置１００Ａ乃至１００Ｄには、センサ１１０から信号ＤＬＸ、プロセッサ１２０から信号ＤＩＮが供給される。当該構成とすることで、画素数が多くなる場合でも本発明の一態様の構成を適用することができる。
【００７４】
なお半導体装置１００Ａ乃至１００Ｄに対応してセンサ１１０を複数配置する構成としてもよい。この場合のブロック図を図８（Ｂ）に示す。図８（Ｂ）では、半導体装置１００Ａ乃至１００Ｄに対応してセンサ１１０Ａ乃至１１０Ｄを配置する例を示している。当該構成とすることで、半導体装置で表示する領域ごとにセンサで信号ＤＬＸを取得し、信号ＤＬＣ、ＤＥＬを生成することができる。
【００７５】
＜表示装置の構成例＞
次いで、上述した半導体装置および画素部を有する表示装置について説明する。図９（Ａ）は、表示装置のブロック図の一例である。図９（Ａ）では、画素部６０１、ゲート線駆動回路６０２、ゲート線駆動回路６０３、信号線駆動回路６０４を図示している。上述した半導体装置１００は、信号線駆動回路６０４に相当する。
【００７６】
画素部６０１は、複数の画素、例えばｍ行ｎ列（ｍ、ｎは共に自然数）の画素を有する。図９（Ａ）では、任意の行、列にある画素として、ｊ行ｋ列（（ｊはｍ以下の自然数、ｋはｎ以下の自然数）の画素を画素６０５として図示している。
【００７７】
画素６０５は、モノクロ表示の表示装置の画素を駆動するのに適用するだけでなく、カラー表示の表示装置の画素に適用することができる。カラー表示する際には、画素６０５は、色要素をＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色とするときのサブ画素に相当する。一つの画素を構成するサブ画素の数は、３つに限らない。例えば、Ｒのサブ画素とＧのサブ画素とＢのサブ画素とＷ（白）のサブ画素の４つのサブ画素から１つの画素が構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。
【００７８】
なお、カラー表示の表示装置の画素の場合、各色の画素それぞれの占有面積や形状などは、それぞれ同じでもよいし、それぞれ異なっていてもよい。また、配列方法として、ストライプ配列やマトリクス配列を用いることができる。他にも、デルタ配列、ベイヤー配列、ペンタイル配列などを用いてもよい。
【００７９】
ゲート線駆動回路６０２は、ゲート線ＧＬＬＣ［ｊ］に走査信号を伝える機能を有する。ゲート線ＧＬＬＣ［ｊ］は、ゲート線駆動回路６０２が出力する走査信号を画素６０５に伝える。ゲート線ＧＬＬＣ［ｊ］に与える走査信号は、信号線ＳＬＬＣ［ｋ］に与えた階調電圧を画素に書き込むための信号である。
【００８０】
ゲート線駆動回路６０３は、ゲート線ＧＬＥＬ［ｊ］に走査信号を伝える機能を有する。ゲート線ＧＬＥＬ［ｊ］は、ゲート線駆動回路６０３が出力する走査信号を画素６０５に伝える。ゲート線ＧＬＥＬ［ｊ］に与える走査信号は、信号線ＳＬＥＬ［ｋ］に与えた階調電圧を画素に書き込むための信号である。
【００８１】
信号線駆動回路６０４は、信号線ＳＬＬＣ［ｋ］に画素６０５が有する液晶素子を駆動するための階調電圧を伝える機能を有する。また信号線駆動回路６０４は、信号線ＳＬＥＬ［ｋ］に画素６０５が有する発光素子を駆動するための階調電圧を伝える機能を有する。信号線ＳＬＬＣ［ｋ］は、ゲート線駆動回路６０３が出力する走査信号を画素６０５に伝える。ゲート線ＧＬＥＬ［ｊ］に与える走査信号は、信号線ＳＬＥＬ［ｋ］に与えた階調電圧を画素に書き込むための信号である。
【００８２】
ゲート線駆動回路６０２、ゲート線駆動回路６０３、および信号線駆動回路６０４には、駆動するのに必要な各種信号（クロック信号、スタートパルス、階調電圧）が入力される。上述したように本発明の一態様の信号線駆動回路６０４は、周辺環境に応じて一つの階調データからＬＣとＥＬの２つの表示素子に与える階調データを生成し、２つの表示素子を有する画素に階調データを与える機能を有する。そのため信号線駆動回路６０４に供給される階調データのデータ量を減らすことができ、階調データの転送レートを減らすことによる低消費電力化、およびインターフェースを小型化による回路面積の縮小を図ることができる。
【００８３】
画素６０５について説明する。図９（Ｂ）は、画素６０５の回路図の一例である。図９（Ｂ）では、トランジスタＭ１乃至Ｍ３、液晶素子ＬＣ、容量素子ＣｓＬＣ、および発光素子ＥＬを図示している。画素６０５が有する各素子は、図９（Ｂ）に示すように、ゲート線ＧＬＬＣ［ｊ］、ゲート線ＧＬＥＬ［ｊ］、信号線ＳＬＬＣ［ｋ］、信号線ＳＬＥＬ［ｋ］、容量線ＬＣＳ、電流供給線Ｌａｎｏ、および共通電位線Ｌｃａｓに接続される。
【００８４】
トランジスタＭ１は、導通状態を制御することで、液晶素子ＬＣを駆動するための階調電圧を容量素子ＣｓＬＣに与える。トランジスタＭ２は、導通状態を制御することで、発光素子ＥＬを駆動するための階調電圧をトランジスタＭ３のゲートに与える。トランジスタＭ３は、ゲートの電圧に応じて電流供給線Ｌａｎｏと共通電位線Ｌｃａｓとの間に電流を流して発光素子ＥＬを駆動する。
【００８５】
トランジスタＭ１乃至Ｍ３は、ｎチャネル型トランジスタを用いることができる。ｎチャネル型トランジスタは、各配線の電圧の大小関係を変えることで、ｐチャネル型トランジスタに置き換えることもできる。トランジスタＭ１乃至Ｍ３の半導体材料は、シリコンを用いることができる。シリコンは、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを適宜選択して用いることができる。
【００８６】
あるいはトランジスタＭ１乃至Ｍ３の半導体材料は、酸化物半導体を用いることができる。酸化物半導体は、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体などを用いることができる。
【００８７】
また画素６０５が有するトランジスタＭ１乃至Ｍ３は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。
【００８８】
画素６０５は、発光素子ＥＬを駆動するための階調電圧をトランジスタＭ３のゲートに保持するために、容量素子ＣｓＥＬを有してもよい。例えば、図１０（Ａ）の画素６０５Ａの回路構成のように、トランジスタＭ３のゲートと電流供給線Ｌａｎｏとの間に、容量素子ＣｓＥＬを設けることができる。このような構成とすることで、発光素子ＥＬを駆動するための階調電圧の保持をより確実に行うことができる。
【００８９】
また画素６０５に接続される配線を兼用することで配線を削減してもよい。例えば、図１０（Ｂ）の画素６０５Ｂの回路構成のように、容量線ＬＣＳと電流供給線Ｌａｎｏとを兼用し、電流供給線Ｌａｎｏを削減してもよい。このような構成とすることで、画素サイズの縮小あるいは開口率の向上を図ることができる。
【００９０】
また画素６０５が有するトランジスタＭ１乃至Ｍ３を、バックゲートを有するトランジスタとしてもよい。例えば、図１０（Ｃ）の画素６０５Ｃの回路構成のように、トランジスタＭ１乃至Ｍ３を、バックゲートを有するトランジスタとしてもよい。バックゲートに与える電圧は、ゲート線ＧＬＬＣ［ｊ］やゲート線ＧＬＥＬ［ｊ］とは異なる、別の配線から与える構成としてもよい。また、バックゲートを有するトランジスタは、トランジスタＭ３だけというように限定してもよい。このような構成とすることで、トランジスタの閾値電圧のコントロール、あるいはトランジスタを流れる電流量を大きくすることができる。
【００９１】
また画素６０５が有する液晶素子ＬＣおよび発光素子ＥＬは、置き換えてもよい。例えば、図１０（Ｄ）の画素６０５Ｄの回路構成のように、液晶素子ＬＣは、外光ＬＯＬを反射した反射光ＬＲＥＦの光量を調整して表示に利用する表示素子６１１を用いることができる。また発光素子ＥＬは、自発光による光ＬＬｕｍの射出を調整して表示に利用する表示素子６１２を用いることができる。なお画素６０５Ｄが有するトランジスタの数は、表示素子６１１、６１２の種類、および画素６０５Ｄの機能に応じて適宜変更することが可能である。
【００９２】
なお表示素子６１１としては、例えば、液晶素子と偏光板を組み合わせた構成の他、シャッター方式のＭＥＭＳ表示素子等を用いることができる。外光の反射を利用した表示素子を用いることにより、表示装置の消費電力を抑制することができる。
【００９３】
液晶素子は、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる。または、垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ  Ｐｉｎｗｈｅｅｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる。
【００９４】
液晶素子が有する液晶材料には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができる。
【００９５】
なお表示素子６１２としては、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子等のＥＬ素子の他、または発光ダイオードなどを用いることができる。
【００９６】
ＥＬ素子は、白色の光を射出するように積層された積層体を用いることができる。具体的には、青色の光を射出する蛍光材料を含む発光性の有機化合物を含む層と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層体を、用いることができる。
【００９７】
次いで画素６０５に適用可能な画素のレイアウト図について説明する。図１１（Ａ）の回路図は、図１０（Ａ）におけるトランジスタＭ３を、バックゲートを有するトランジスタとしたものである。また図１１（Ｂ）のレイアウト図は、図１１（Ａ）の回路図に対応しており、発光素子ＥＬが有する電極ＰＥＥＬ、発光素子ＥＬ、トランジスタＭ１乃至Ｍ３の配置、ゲート線ＧＬＬＣ［ｊ］、ゲート線ＧＬＥＬ［ｊ］、信号線ＳＬＬＣ［ｋ］、信号線ＳＬＥＬ［ｋ］、容量線ＬＣＳ、電流供給線Ｌａｎｏ、および共通電位線Ｌｃａｓについて図示したものである。また図１１（Ｃ）のレイアウト図は、図１１（Ａ）の回路図に対応しており、液晶素子ＬＣが有する反射電極ＰＥＬＣ、発光素子ＥＬに重畳する位置に配置された開口ＨＯＬＥ、トランジスタＭ１乃至Ｍ３の配置、ゲート線ＧＬＬＣ［ｊ］、ゲート線ＧＬＥＬ［ｊ］、信号線ＳＬＬＣ［ｋ］、信号線ＳＬＥＬ［ｋ］、容量線ＬＣＳ、電流供給線Ｌａｎｏ、および共通電位線Ｌｃａｓについて図示したものである。なお反射電極ＰＥＬＣは、単に電極という場合もある。
【００９８】
なお図１１（Ｂ）、（Ｃ）では別々にレイアウト図を示したが、液晶素子ＬＣおよび発光素子ＥＬは重ねて設ける。図１２（Ａ）は、液晶素子ＬＣおよび発光素子ＥＬの積層構造の概略を説明するための断面概略図である。図１２（Ａ）では、発光素子ＥＬを有する層６２１、トランジスタを有する層６２２、および液晶素子ＬＣを有する層６２３を図示している。層６２１乃至６２３は、基板６３１と基板６３２との間に設けられる。なお図示していないが、その他に偏光板等の光学部材を有していてもよい。
【００９９】
層６２１は発光素子ＥＬを有する。発光素子ＥＬは、図１１（Ｂ）で図示した電極ＰＥＥＬ、発光層６３３、および電極６３４を有する。電極ＰＥＥＬと電極６３４との間に挟まれた発光層６３３に電流が流れることで光ＬＬｕｍを射出する。光ＬＬｕｍの強度は、層６２２にあるトランジスタＭ３によって制御される。
【０１００】
層６２２は、トランジスタＭ１、トランジスタＭ３およびカラーフィルター６３６を有する。また層６２２は、トランジスタＭ１と反射電極ＰＥＬＣとを接続するための導電層６３７、トランジスタＭ３と電極ＰＥＥＬとを接続するための電極６３５を有する。カラーフィルター６３６は、光ＬＬｕｍが白色の場合に設けられ、特定の波長の光を視認側に射出することができる。カラーフィルター６３６は、開口ＨＯＬＥに重なる位置に設ける。トランジスタＭ１乃至Ｍ３（トランジスタＭ２は図示せず）は、反射電極ＰＥＬＣに重なる位置に設ける。
【０１０１】
層６２３は開口ＨＯＬＥ、反射電極ＰＥＬＣおよび導電層６３８、液晶６３９、導電層６４０、およびカラーフィルター６４１を有する。導電層６３８は、対となる導電層６４０との間に設けられる液晶６３９の配向状態を制御する。反射電極ＰＥＬＣは、外光ＬＯＬを反射して反射光ＬＲＥＦを射出する。反射光ＬＲＥＦの強度は、トランジスタＭ１による液晶６３９の配向状態の調整によって制御される。開口ＨＯＬＥは、層６２１の発光素子ＥＬが射出する光ＬＬｕｍが透過する位置に設ける。
【０１０２】
反射電極ＰＥＬＣは、例えば、可視光を反射する材料を用いることができる。具体的には、銀を含む材料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀および銅等を含む材料を反射膜に用いることができる。また、例えば、表面に凹凸を備える材料を、反射膜に用いることができる。これにより、入射する光をさまざまな方向に反射して、白色の表示をすることができる。
【０１０３】
導電層６３８および導電層６４０は、例えば、可視光を透過する材料を用いることができる。具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。
【０１０４】
基板６３１および６３２には、例えば、ガラス、セラミックス、金属等の無機材料を用いることができる。あるいは基板６３１、６３２には、可撓性を有する材料、例えば樹脂フィルムまたはプラスチック等の有機材料を用いることができる。なお基板６３１および６３２には、偏光板、位相差板、プリズムシートなどの部材を適宜積層して用いることもできる。
【０１０５】
表示装置が有する絶縁層は、例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を用いることができる。例えば絶縁層には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数を積層した積層材料、あるいはポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材料もしくは複合材料、を含む膜を用いることができる。
【０１０６】
表示装置が有する電極６３５，６３７等の導電層は、導電性を備える材料を用いることができ、それらを配線等に用いることができる。例えば導電層は、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などを用いることができる。または、上述した金属元素を含む合金などを、配線等に用いることができる。
【０１０７】
図１２（Ｂ）は、液晶素子ＬＣおよび発光素子ＥＬの積層構造を説明するために、図１１（Ｂ）、（Ｃ）で示したレイアウト図を重ねて示した斜視図である。図１２（Ｂ）に示すように、液晶素子ＬＣおよび発光素子ＥＬを重ねて設ける。そして、開口ＨＯＬＥは、発光素子ＥＬが射出する光ＬＬｕｍが透過する位置に設ける。このような構成とすることで、周辺環境に応じた表示素子の切り替えを画素が占める面積を大きくすることなく実現できる。その結果、視認性が向上した表示装置とすることができる。
【０１０８】
図１３には、図１２（Ａ）で示した画素の断面概略図の詳細な断面模式図を示す。図１３において、図１２（Ａ）で示す構成と重複する構成は同じ符号を付し、繰り返しの説明を省略する。
【０１０９】
図１３に示す表示装置の画素の断面模式図では、基板６３１と基板６３２の間に、図１２（Ａ）で示した各構成の他、接着層６５１、絶縁層６５２、絶縁層６５３、絶縁層６５４、絶縁層６５５、絶縁層６５６、絶縁層６５７、絶縁層６５８、絶縁層６５９、配向膜６６０、配向膜６６１、遮光膜６６２、導電層６６３、導電層６６４および絶縁層６６５を有する。
【０１１０】
絶縁層６５２、絶縁層６５３、絶縁層６５４、絶縁層６５５、絶縁層６５６、絶縁層６５７、絶縁層６５８、絶縁層６５９および絶縁層６６５は、例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を用いることができる。例えば絶縁層には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数を積層した積層材料、あるいはポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材料もしくは複合材料、を含む膜を用いることができる。
【０１１１】
導電層６６３および導電層６６４は、導電性を備える材料を配線等に用いることができる。例えば導電層は、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などを用いることができる。または、上述した金属元素を含む合金などを、配線等に用いることができる。
【０１１２】
接着層６５１は、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
【０１１３】
配向膜６６０および配向膜６６１は、ポリイミド等の有機樹脂を用いることができる。なお液晶６３９が所定の方向に配向するように光配向技術を用いる場合には、配向膜６６０および配向膜６６１を省略してもよい。また、配向処理が不要な液晶を用いる場合も、配向膜６６０および配向膜６６１を省略してもよい。
【０１１４】
遮光膜６６２は、クロムや酸化クロム、あるいは黒色樹脂等の光を吸収する遮光材料を用いて形成することができる。
【０１１５】
また図１４（Ａ）乃至（Ｃ）では、図１３に示す表示装置の画素の断面模式図に対応する、端子部、駆動回路部およびコモンコンタクト部における断面模式図である。図１４（Ａ）乃至（Ｃ）において、図１２（Ａ）、図１３で示す構成と重複する構成は同じ符号を付し、繰り返しの説明を省略する。
【０１１６】
また図１４（Ａ）では、表示装置の端子部の断面模式図である。端子部における外部の回路との接続部６７０には、導電層６３７、導電層６６４、反射電極ＰＥＬＣ、導電層６３８が積層して設けられる。接続部６７０は、接続層６７１を介してＦＰＣ６７２（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｉｒｃｕｉｔ）と接続されている。また基板６３２の端部では、接着層６７３が設けられ、基板６３２と基板６３１とを貼りあわせている。
【０１１７】
また図１４（Ｂ）では、表示装置の駆動回路部の断面模式図である。駆動回路部におけるトランジスタ６８０は、トランジスタＭ３と同じ構成とすることができる。
【０１１８】
また図１４（Ｃ）では、表示装置のコモンコンタクト部の断面模式図である。コモンコンタクト部における接続部６９０では、基板６３２側の導電層６４０と、基板６３１側の導電層６３８および反射電極ＰＥＬＣとが、接着層６７３に設けられた接続体６９１を介して接続される。
【０１１９】
以上が表示装置の各構成の説明である。
【０１２０】
＜まとめ＞
上述した半導体装置は、異なる表示素子を有する表示装置を駆動するため、内部で表示素子に与える階調データを生成することができる。生成する階調データは、表示する階調データに基づく設計輝度と、照度データに基づく反射光の強度に応じて、異なる表示素子に与える階調データを異ならせる構成とする。外部から駆動回路に与えるデータ量を減らすことができるため、データ転送レートの低減による低消費電力化、およびインターフェースの小型化を図ることによる回路面積の縮小化ができる。
【０１２１】
また階調データに基づいて階調電圧が供給される画素部の画素では、液晶素子と発光素子とを組み合わせて、周辺環境の明るさに応じて階調データを変化させて表示を行うことができる。このような画素を有する表示装置は、直射日光下などの明るい場所、あるいは月明かり下などの暗い場所のみならず、室内などの薄暗い環境下や、屋外の日陰などの薄明るい環境下でも優れた視認性を確保できる。
【０１２２】
（実施の形態２）
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。
【０１２３】
本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
【０１２４】
〔ボトムゲート型トランジスタ〕
図１５（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０の断面模式図である。図１５（Ａ１）において、トランジスタ８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層として機能できる。
【０１２５】
また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層７４２の一部と接して、絶縁層７２６上に電極７４４ａおよび電極７４４ｂを有する。電極７４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極７４４ｂは、ソース電極またはドレイン電極の他方として機能できる。電極７４４ａの一部、および電極７４４ｂの一部は、絶縁層７４１上に形成される。
【０１２６】
絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に、半導体層７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
【０１２７】
また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂおよび絶縁層７４１上に絶縁層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。
【０１２８】
例えば、絶縁層７７２は、絶縁層７２２や絶縁層７０５と同様の材料および方法を用いて形成することができる。なお、絶縁層７７２は複数の絶縁層の積層であってもよい。また、例えば、半導体層７４２は、半導体層７０８と同様の材料および方法を用いて形成することができる。なお、半導体層７４２は複数の半導体層の積層であってもよい。また、例えば、電極７４６は、電極７０６と同様の材料および方法を用いて形成することができる。なお、電極７４６は複数の導電層の積層であってもよい。また、例えば、絶縁層７２６は、絶縁層７０７と同様の材料および方法を用いて形成することができる。なお、絶縁層７２６は複数の絶縁層の積層であってもよい。また、例えば、電極７４４ａおよび電極７４４ｂは、電極７１４または電極７１５と同様の材料および方法を用いて形成することができる。なお、電極７４４ａおよび電極７４４ｂは複数の導電層の積層であってもよい。また、例えば、絶縁層７４１は、絶縁層７２６と同様の材料および方法を用いて形成することができる。なお、絶縁層７４１は複数の絶縁層の積層であってもよい。また、例えば、絶縁層７２８は、絶縁層７１０と同様の材料および方法を用いて形成することができる。なお、絶縁層７２８は複数の絶縁層の積層であってもよい。また、例えば、絶縁層７２９は、絶縁層７１１と同様の材料および方法を用いて形成することができる。なお、絶縁層７２９は複数の絶縁層の積層であってもよい。
【０１２９】
本実施の形態で開示するトランジスタを構成する電極、半導体層、絶縁層などは、他の実施の形態に開示した材料および方法を用いて形成することができる。
【０１３０】
半導体層７４２に酸化物半導体を用いる場合、電極７４４ａおよび電極７４４ｂの、少なくとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。半導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
【０１３１】
半導体層７４２にソース領域およびドレイン領域が形成されることにより、電極７４４ａおよび電極７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
【０１３２】
半導体層７４２にシリコンなどの半導体を用いる場合は、半導体層７４２と電極７４４ａの間、および半導体層７４２と電極７４４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
【０１３３】
絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略することもできる。
【０１３４】
なお、半導体層７４２に酸化物半導体を用いる場合、絶縁層７２９の形成前または形成後、もしくは絶縁層７２９の形成前後に加熱処理を行ってもよい。加熱処理を行うことで、絶縁層７２９や他の絶縁層中に含まれる酸素を半導体層７４２中に拡散させ、半導体層７４２中の酸素欠損を補填することができる。または、絶縁層７２９を加熱しながら成膜することで、半導体層７４２中の酸素欠損を補填することができる。
【０１３５】
なお、一般に、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法などに分類できる。
【０１３６】
また、一般に、蒸着法は、抵抗加熱蒸着法、電子線蒸着法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＰＬＤ（Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＩＢＡＤ（Ｉｏｎ  Ｂｅａｍ  Ａｓｓｉｓｔｅｄ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などに分類できる。
【０１３７】
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、ＭＯＣＶＤ法や蒸着法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、また、欠陥の少ない膜が得られる。
【０１３８】
また、一般に、スパッタリング法は、ＤＣスパッタリング法、マグネトロンスパッタリング法、ＲＦスパッタリング法、イオンビームスパッタリング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）スパッタリング法、対向ターゲットスパッタリング法などに分類できる。
【０１３９】
対向ターゲットスパッタリング法では、プラズマがターゲット間に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによっては、スパッタリング粒子の基板への入射角度を浅くすることができるため、段差被覆性を高めることができる。
【０１４０】
図１５（Ａ２）に示すトランジスタ８１１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８１０と異なる。電極７２３は、電極７４６と同様の材料および方法で形成することができる。
【０１４１】
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【０１４２】
電極７４６および電極７２３は、どちらもゲート電極として機能することができる。よって、絶縁層７２６、絶縁層７２８、および絶縁層７２９は、それぞれがゲート絶縁層として機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間に設けてもよい。
【０１４３】
なお、電極７４６または電極７２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ８１１において、電極７２３を「ゲート電極」と言う場合、電極７４６を「バックゲート電極」と言う。また、電極７２３を「ゲート電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの一種と考えることができる。また、電極７４６および電極７２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
【０１４４】
半導体層７４２を挟んで電極７４６および電極７２３を設けることで、更には、電極７４６および電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ８１１のオン電流が大きくなる共に、電界効果移動度が高くなる。
【０１４５】
したがって、トランジスタ８１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０１４６】
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
【０１４７】
また、電極７４６および電極７２３は、それぞれが外部からの電界を遮蔽する機能を有するため、絶縁層７７２側もしくは電極７２３上方に生じる荷電粒子等の電荷が半導体層７４２のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電荷を印加する−ＧＢＴ（Ｇａｔｅ  Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）による劣化が抑制される。また、ドレイン電圧の大きさにより、オン電流が流れ始めるゲート電圧（立ち上がり電圧）が変化する現象を軽減することができる。なお、この効果は、電極７４６および電極７２３が、同電位、または異なる電位の場合において生じる。
【０１４８】
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
【０１４９】
また、電極７４６および電極７２３を有し、且つ電極７４６および電極７２３を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおける電気特性のばらつきも同時に低減される。
【０１５０】
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する＋ＧＢＴストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
【０１５１】
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
【０１５２】
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。
【０１５３】
図１５（Ｂ１）に、ボトムゲート型のトランジスタの１つであるチャネル保護型のトランジスタ８２０の断面模式図を示す。トランジスタ８２０は、トランジスタ８１０とほぼ同様の構造を有しているが、絶縁層７４１が半導体層７４２の端部を覆っている点が異なる。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した開口部において、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した他の開口部において、半導体層７４２と電極７４４ｂが電気的に接続している。絶縁層７４１の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
【０１５４】
図１５（Ｂ２）に示すトランジスタ８２１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２０と異なる。
【０１５５】
絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に半導体層７４２の薄膜化を防ぐことができる。
【０１５６】
また、トランジスタ８２０およびトランジスタ８２１は、トランジスタ８１０およびトランジスタ８１１よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極７４６の間の距離が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量を小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
【０１５７】
図１５（Ｃ１）に示すトランジスタ８２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタである。トランジスタ８２５は、絶縁層７４１を用いずに電極７４４ａおよび電極７４４ｂを形成する。このため、電極７４４ａおよび電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合がある。一方、絶縁層７４１を設けないため、トランジスタの生産性を高めることができる。
【０１５８】
図１５（Ｃ２）に示すトランジスタ８２６は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２５と異なる。
【０１５９】
〔トップゲート型トランジスタ〕
図１６（Ａ１）に、トップゲート型のトランジスタの一種であるトランジスタ８３０の断面模式図を示す。トランジスタ８３０は、絶縁層７７２の上に半導体層７４２を有し、半導体層７４２および絶縁層７７２上に、半導体層７４２の一部に接する電極７４４ａ、および半導体層７４２の一部に接する電極７４４ｂを有し、半導体層７４２、電極７４４ａ、および電極７４４ｂ上に絶縁層７２６を有し、絶縁層７２６上に電極７４６を有する。
【０１６０】
トランジスタ８３０は、電極７４６および電極７４４ａ、並びに、電極７４６および電極７４４ｂが重ならないため、電極７４６および電極７４４ａの間に生じる寄生容量、並びに、電極７４６および電極７４４ｂの間に生じる寄生容量を小さくすることができる。また、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図１６（Ａ３）参照）。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
【０１６１】
なお、不純物７５５の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。
【０１６２】
不純物７５５としては、例えば、第１３族元素または第１５族元素のうち、少なくとも一種類の元素を用いることができる。また、半導体層７４２に酸化物半導体を用いる場合は、不純物７５５として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用いることも可能である。
【０１６３】
図１６（Ａ２）に示すトランジスタ８３１は、電極７２３および絶縁層７２７を有する点がトランジスタ８３０と異なる。トランジスタ８３１は、絶縁層７７２の上に形成された電極７２３を有し、電極７２３上に形成された絶縁層７２７を有する。電極７２３は、バックゲート電極として機能することができる。よって、絶縁層７２７は、ゲート絶縁層として機能することができる。絶縁層７２７は、絶縁層７２６と同様の材料および方法により形成することができる。
【０１６４】
トランジスタ８１１と同様に、トランジスタ８３１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８３１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０１６５】
図１６（Ｂ１）に例示するトランジスタ８４０は、トップゲート型のトランジスタの１つである。トランジスタ８４０は、電極７４４ａおよび電極７４４ｂを形成した後に半導体層７４２を形成する点が、トランジスタ８３０と異なる。また、図１６（Ｂ２）に例示するトランジスタ８４１は、電極７２３および絶縁層７２７を有する点が、トランジスタ８４０と異なる。トランジスタ８４０およびトランジスタ８４１において、半導体層７４２の一部は電極７４４ａ上に形成され、半導体層７４２の他の一部は電極７４４ｂ上に形成される。
【０１６６】
トランジスタ８１１と同様に、トランジスタ８４１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８４１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０１６７】
図１７（Ａ１）に例示するトランジスタ８４２は、トップゲート型のトランジスタの１つである。トランジスタ８４２は、絶縁層７２９を形成した後に電極７４４ａおよび電極７４４ｂを形成する点がトランジスタ８３０やトランジスタ８４０と異なる。電極７４４ａおよび電極７４４ｂは、絶縁層７２８および絶縁層７２９に形成した開口部において半導体層７４２と電気的に接続する。
【０１６８】
また、電極７４６と重ならない絶縁層７２６の一部を除去し、電極７４６と残りの絶縁層７２６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図１７（Ａ３）参照）。トランジスタ８４２は、絶縁層７２６が電極７４６の端部を越えて延伸する領域を有する。不純物７５５を半導体層７４２に導入する際に、半導体層７４２の絶縁層７２６を介して不純物７５５が導入された領域の不純物濃度は、絶縁層７２６を介さずに不純物７５５が導入された領域よりも小さくなる。よって、電極７４６と重なる部部に隣接する半導体層７４２の領域にＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域が形成される。
【０１６９】
図１７（Ａ２）に示すトランジスタ８４３は、電極７２３を有する点がトランジスタ８４２と異なる。トランジスタ８４３は、基板７７１の上に形成された電極７２３を有し、絶縁層７７２を介して半導体層７４２と重なる。電極７２３は、バックゲート電極として機能することができる。
【０１７０】
また、図１７（Ｂ１）に示すトランジスタ８４４および図１７（Ｂ２）に示すトランジスタ８４５のように、電極７４６と重ならない領域の絶縁層７２６を全て除去してもよい。また、図１７（Ｃ１）に示すトランジスタ８４６および図１７（Ｃ２）に示すトランジスタ８４７のように、絶縁層７２６を残してもよい。
【０１７１】
トランジスタ８４２乃至トランジスタ８４７も、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０１７２】
（実施の形態３）
本実施の形態では、本発明の一態様に係る半導体装置の断面構造の一例について、図１８を参照して説明する。
【０１７３】
先の実施の形態に示す半導体装置は、コントローラ１０２、データレジスタ１０４、デジタルアナログ変換回路１０６等を有する。これらの回路は、シリコンなどを用いたトランジスタで形成することができる。なおシリコンは、多結晶シリコン、微結晶シリコン、非結晶シリコンを用いることができる。なおシリコンの代わりに、酸化物半導体などを用いることができる。
【０１７４】
図１８には、本発明の一態様に係る半導体装置の断面模式図を示す。図１８に示す断面模式図は、半導体材料（例えば、シリコン）を用いたｎチャネル型のトランジスタ及びｐチャネル型のトランジスタを有する。
【０１７５】
ｎ型のトランジスタ５１０は、半導体材料を含む基板５００に設けられたチャネル形成領域５０１と、チャネル形成領域５０１を挟むように設けられた低濃度不純物領域５０２及び高濃度不純物領域５０３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領域に接して設けられた金属間化合物領域５０７と、チャネル形成領域５０１上に設けられたゲート絶縁膜５０４ａと、ゲート絶縁膜５０４ａ上に設けられたゲート電極層５０５ａと、金属間化合物領域５０７と接して設けられたソース電極層５０６ａ及びドレイン電極層５０６ｂと、を有する。ゲート電極層５０５ａの側面には、サイドウォール絶縁膜５０８ａが設けられている。トランジスタ５１０を覆うように層間絶縁膜５２１及び層間絶縁膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を通じて、ソース電極層５０６ａ及びドレイン電極層５０６ｂと、金属間化合物領域５０７とが接続されている。
【０１７６】
ｐ型のトランジスタ５２０は、半導体材料を含む基板５００に設けられたチャネル形成領域５１１と、チャネル形成領域５１１を挟むように設けられた低濃度不純物領域５１２及び高濃度不純物領域５１３（これらを合わせて単に不純物領域とも呼ぶ）と、該不純物領域に接して設けられた金属間化合物領域５１７と、チャネル形成領域５１１上に設けられたゲート絶縁膜５０４ｂと、ゲート絶縁膜５０４ｂ上に設けられたゲート電極層５０５ｂと、金属間化合物領域５１７と接して設けられたソース電極層５０６ｃ及びドレイン電極層５０６ｄと、を有する。ゲート電極層５０５ｂの側面には、サイドウォール絶縁膜５０８ｂが設けられている。トランジスタ５２０を覆うように層間絶縁膜５２１及び層間絶縁膜５２２が設けられている。層間絶縁膜５２１及び層間絶縁膜５２２に形成された開口を通じて、ソース電極層５０６ｃ及びドレイン電極層５０６ｄと、金属間化合物領域５１７とが接続している。
【０１７７】
また、基板５００には、トランジスタ５１０と、トランジスタ５２０のそれぞれを囲むように素子分離絶縁膜５０９が設けられている。
【０１７８】
なお、図１８では、トランジスタ５１０及びトランジスタ５２０が、半導体基板にチャネルが形成されるトランジスタである場合について示すが、トランジスタ５１０及びトランジスタ５２０が、絶縁表面上に形成された非晶質半導体膜、多結晶半導体膜にチャネルが形成されるトランジスタであってもよい。また、ＳＯＩ基板のように、単結晶半導体膜にチャネルが形成されるトランジスタであってもよい。
【０１７９】
半導体基板として、単結晶半導体基板を用いることにより、トランジスタ５１０及びトランジスタ５２０を、高速動作させることができる。よって、先の実施の形態に示す各回路を構成するトランジスタを、単結晶半導体基板に形成することが好ましい。
【０１８０】
また、トランジスタ５１０と、トランジスタ５２０とは、配線５２３によって、それぞれ接続されている。なお配線５２３上に層間絶縁膜及び電極層を設け、さらにトランジスタを積層して設ける構成としてもよい。
【０１８１】
（実施の形態４）
本実施の形態では、上述の実施の形態で説明した半導体装置を用いた応用例として、表示パネルに適用する例、該表示パネルを表示モジュールに適用する例、該表示モジュールの応用例、及び電子機器への応用例について、図１９乃至図２１を用いて説明する。
【０１８２】
＜表示パネルへの実装例＞
半導体装置の表示パネルへの実装例について、図１９（Ａ）、（Ｂ）を用いて説明する。
【０１８３】
図１９（Ａ）の場合には、表示パネルが有する表示部７７１１の周辺にソースドライバ７７１２、及びゲートドライバ７７１２Ａ、７７１２Ｂが設けられ、ソースドライバ７７１２として基板７７１３上に実施の形態１で説明した半導体装置が実装される例を示している。
【０１８４】
ソースドライバＩＣ７７１４は、異方性導電接着剤、及び異方性導電フィルムを用いて基板７７１３上に実装される。
【０１８５】
なおソースドライバＩＣ７７１４は、ＦＰＣ７７１５を介して、外部回路基板７７１６と接続される。
【０１８６】
また図１９（Ｂ）の場合には、表示部７７１１の周辺にソースドライバ７７１２、及びゲートドライバ７７１２Ａ、７７１２Ｂが設けられ、ソースドライバ７７１２としてＦＰＣ７７１５上にソースドライバＩＣ７７１４が実装される例を示している。
【０１８７】
ソースドライバＩＣ７７１４をＦＰＣ７７１５上に実装することで、基板７７１３に表示部７７１１を大きく設けることができ、狭額縁化を達成することができる。
【０１８８】
＜表示モジュールの応用例＞
次いで図１９（Ａ）、（Ｂ）の表示パネルを用いた表示モジュールの応用例について、図２０を用いて説明を行う。
【０１８９】
図２０に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バッテリー８０１１、タッチパネル８００４などは、設けられない場合もある。
【０１９０】
上記図１９（Ａ）、（Ｂ）で説明した表示パネルは、図２０における表示パネル８００６に用いることができる。
【０１９１】
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０１９２】
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。この場合、タッチパネル８００４を省略することも可能である。
【０１９３】
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
【０１９４】
プリント基板８０１０は、電源回路、階調データ及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１は、商用電源を用いる場合には、省略可能である。
【０１９５】
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０１９６】
＜タッチパネル＞
以下では、本発明の一態様の表示装置に適用可能な入力装置（タッチセンサ）を有するタッチパネルの例について説明する。
【０１９７】
図２３（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図２３（Ａ）では、パルス電圧出力回路１００１、電流検知回路１００２を示している。なお図２３（Ａ）では、パルスが与えられる電極１０２１、電流の変化を検知する電極１０２２をそれぞれ配線Ｘ１−Ｘ６、配線Ｙ１−Ｙ６の６本の配線として示している。なお、電極の数は、これに限られない。また図２３（Ａ）は、電極１０２１および電極１０２２が重畳すること、または電極１０２１および電極１０２２が近接して配置されることで形成される容量１００３を図示している。なお、電極１０２１と電極１０２２とはその機能を互いに置き換えてもよい。
【０１９８】
パルス電圧出力回路１００１は、例えば配線Ｘ１−Ｘ６に順にパルス電圧を入力するための回路である。電流検知回路１００２は、例えば配線Ｙ１−Ｙ６のそれぞれに流れる電流を検知するための回路である。
【０１９９】
配線Ｘ１−Ｘ６のうち１つにパルス電圧が印加されることで、容量１００３を形成する電極１０２１および電極１０２２の間には電界が生じ、電極１０２２に電流が流れる。この電極間に生じる電界の一部は、指やペンなど被検知体が近接または接触することにより遮蔽され、電極間に生じる電界の強さが変化する。その結果、電極１０２２に流れる電流の大きさが変化する。
【０２００】
例えば、被検知体の近接、または接触がない場合、配線Ｙ１−Ｙ６に流れる電流の大きさは容量１００３の大きさに応じた値となる。一方、被検知体の近接、または接触により電界の一部が遮蔽された場合には、配線Ｙ１−Ｙ６に流れる電流の大きさが減少する変化を検知する。このことを利用して、被検知体の近接、または接触を検出することができる。
【０２０１】
なお電流検知回路１００２は、１本の配線に流れる電流の（時間的な）積分値を検知してもよい。その場合には、例えば積分回路等を用いて検知を行えばよい。または、電流のピーク値を検知してもよい。その場合には、例えば電流を電圧に変換して、電圧値のピーク値を検知してもよい。
【０２０２】
図２３（Ｂ）には、図２３（Ａ）に示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートの例を示す。図２３（Ｂ）では、１センシング期間で各行列の検知を行うものとする。また図２３（Ｂ）では、被検知体の接触または近接を検出しない場合（非タッチ時）と、被検知体の接触または近接を検出した場合（タッチ時）の２つの場合を並べて示している。ここで、配線Ｙ１−Ｙ６については、検知される電流の大きさに対応する電圧の波形を示している。
【０２０３】
図２３（Ｂ）に示すように、配線Ｘ１−Ｘ６には順次パルス電圧が与えられる。これに応じて、配線Ｙ１−Ｙ６の配線に電流が流れる。非タッチ時では、配線Ｘ１−Ｘ６の配線の電圧の変化に応じて、配線Ｙ１−Ｙ６には同様の電流が流れるため、配線Ｙ１−Ｙ６のそれぞれの出力波形は同様な波形となる。一方、タッチ時では、配線Ｙ１−Ｙ６のうち、被検知体が接触、または近接する箇所に位置する配線に流れる電流が減少するため、図２３（Ｂ）に示すように、出力波形が変化する。
【０２０４】
図２３（Ｂ）では、配線Ｘ３と配線Ｙ３とが交差する箇所またはその近傍に、被検知体が接触または近接した場合の例を示している。
【０２０５】
このように、相互容量方式では一対の電極間に生じる電界が遮蔽されることに起因する電流の変化を検知することにより、被検知体の位置情報を取得することができる。なお、検出感度が高い場合には、被検知体が検知面（例えばタッチパネルの表面）から離れていても、その座標を検出することもできる。
【０２０６】
また、タッチパネルにおいては、表示部の表示期間と、タッチセンサのセンシング期間とをずらした駆動方法を用いることにより、タッチセンサの検出感度を高めることができる。例えば、表示の１フレーム期間の間に、表示期間と、センシング期間を分けて行えばよい。またこのとき、１フレーム期間中に２以上のセンシング期間を設けることが好ましい。センシングの頻度を増やすことで、検出感度をより高めることができる。
【０２０７】
またパルス電圧出力回路１００１及び電流検知回路１００２は、例えば１個のＩＣチップの中に形成されていることが好ましい。当該ＩＣは、例えばタッチパネルに実装されること、若しくは電子機器の筐体内の基板に実装されることが好ましい。また可撓性を有するタッチパネルとする場合には、曲げた部分では寄生容量が増大し、ノイズの影響が大きくなってしまう恐れがあるため、ノイズの影響を受けにくい駆動方法が適用されたＩＣを用いることが好ましい。例えばシグナル−ノイズ比（Ｓ／Ｎ比）を高める駆動方法が適用されたＩＣを用いることが好ましい。
【０２０８】
＜電子機器への応用例＞
次いで、コンピュータ、携帯情報端末（携帯電話、携帯型ゲーム機、音響再生装置なども含む）、電子ペーパー、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、デジタルビデオカメラなどの電子機器の表示パネルを、上述の表示モジュールを適用した表示パネルとする場合について説明する。
【０２０９】
図２１（Ａ）は、携帯型の情報端末であり、筐体９０１、筐体９０２、第１の表示部９０３ａ、第２の表示部９０３ｂなどによって構成されている。筐体９０１と筐体９０２の少なくとも一部には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため、回路面積の縮小、表示品質の向上が図られた携帯型の情報端末が実現される。
【０２１０】
なお、第１の表示部９０３ａはタッチ入力機能を有するパネルとなっており、例えば図２１（Ａ）の左図のように、第１の表示部９０３ａに表示される選択ボタン９０４により「タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「キーボード入力」を選択した場合、図２１（Ａ）の右図のように第１の表示部９０３ａにはキーボード９０５が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。
【０２１１】
また、図２１（Ａ）に示す携帯型の情報端末は、図２１（Ａ）の右図のように、第１の表示部９０３ａ及び第２の表示部９０３ｂのうち、一方を取り外すことができる。第２の表示部９０３ｂもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、一方の手で筐体９０２を持ち、他方の手で操作することができるため便利である。
【０２１２】
図２１（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
【０２１３】
また、図２１（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２１４】
更に、図２１（Ａ）に示す筐体９０２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。
【０２１５】
図２１（Ｂ）は、電子ペーパーを実装した電子書籍端末９１０であり、筐体９１１と筐体９１２の２つの筐体で構成されている。筐体９１１及び筐体９１２には、それぞれ表示部９１３及び表示部９１４が設けられている。筐体９１１と筐体９１２は、軸部９１５により接続されており、該軸部９１５を軸として開閉動作を行うことができる。また、筐体９１１は、電源９１６、操作キー９１７、スピーカー９１８などを備えている。筐体９１１、筐体９１２の少なくとも一には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため、回路面積の縮小、表示品質の向上が図られた電子書籍端末が実現される。
【０２１６】
図２１（Ｃ）は、テレビジョン装置であり、筐体９２１、表示部９２２、スタンド９２３などで構成されている。テレビジョン装置９２０の操作は、筐体９２１が備えるスイッチや、リモコン操作機９２４により行うことができる。筐体９２１及びリモコン操作機９２４には、先の実施の形態に示す半導体装置を有する表示モジュールが搭載されている。そのため、回路面積の縮小、表示品質の向上が図られたテレビジョン装置が実現される。
【０２１７】
図２１（Ｄ）は、スマートフォンであり、本体９３０には、表示部９３１と、スピーカー９３２と、マイク９３３と、操作ボタン９３４等が設けられている。本体９３０内には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため回路面積の縮小、表示品質の向上が図られたスマートフォンが実現される。
【０２１８】
図２１（Ｅ）は、デジタルカメラであり、本体９４１、表示部９４２、操作スイッチ９４３などによって構成されている。本体９４１内には、先の実施の形態に示す半導体装置を有する表示モジュールが設けられている。そのため、回路面積の縮小、表示品質の向上が図られたデジタルカメラが実現される。
【０２１９】
以上のように、本実施の形態に示す電子機器には、先の実施の形態に示す半導体装置を有する表示モジュールが搭載されている。そのため、回路面積の縮小、表示品質の向上が図られた電子機器が実現される。
【０２２０】
（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
【０２２１】
＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
【０２２２】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
【０２２３】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【０２２４】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
【０２２５】
＜図面を説明する記載に関する付記＞
本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。
【０２２６】
また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
【０２２７】
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【０２２８】
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【０２２９】
＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０２３０】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０２３１】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０２３２】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【０２３３】
なお本明細書等において、１つの画素に１つのトランジスタ及び１つの容量素子を備えた１Ｔ−１Ｃの回路構成、あるいは１つの画素に２つのトランジスタ及び１つの容量素子を備えた２Ｔ−１Ｃ構造の回路構成を示しているが、本実施の形態はこれに限定されない。１つの画素に３つ以上のトランジスタ及び２つ以上の容量素子を有する回路構成とすることもでき、別途の配線がさらに形成されて、多様な回路構成としてもよい。
【０２３４】
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及しなかった語句の定義について説明する。
【０２３５】
＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【０２３６】
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０２３７】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０２３８】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０２３９】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０２４０】
＜＜チャネル長について＞＞
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
【０２４１】
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【０２４２】
＜＜チャネル幅について＞＞
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
【０２４３】
なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【０２４４】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【０２４５】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【０２４６】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
【０２４７】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【０２４８】
＜＜画素について＞＞
本明細書等において、画素とは、例えば、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。
【０２４９】
なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンタを追加したものなどがある。
【０２５０】
＜＜表示素子について＞＞
本明細書等において、表示素子とは、電気的作用または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものである。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、カーボンナノチューブ、または、量子ドットなど、がある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではなく、バックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤチップを用いる場合、ＬＥＤチップの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤチップを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤチップが有するＧａＮ半導体層は、ＭＯＣＶＤで��膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。また、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子においては、表示素子が封止されている空間（例えば、表示素子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳなどが水分によって動きにくくなることや、劣化しやすくなることを防止することができる。
【０２５１】
＜＜接続について＞＞
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
【０２５２】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【０２５３】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０２５４】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０２５５】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【符号の説明】
【０２５６】
Ｍ１    トランジスタ
Ｍ２    トランジスタ
Ｍ３    トランジスタ
１００    半導体装置
１００Ａ    半導体装置
１００Ｂ    半導体装置
１００Ｄ    半導体装置
１０２    コントローラ
１０３    シフトレジスタ
１０４    データレジスタ
１０４Ａ    データレジスタ
１０４Ｂ    データレジスタ
１０５    レベルシフタ
１０６    デジタルアナログ変換回路
１０６Ａ    デジタルアナログ変換回路
１０６Ｂ    デジタルアナログ変換回路
１０７    出力バッファ
１０８    画素部
１０９    デマルチプレクサ
１１０    センサ
１１０Ａ    センサ
１１０Ｂ    センサ
１１０Ｄ    センサ
１１２    光電変換素子
１１２Ｂ    フォトダイオード
１１２Ｇ    フォトダイオード
１１２Ｒ    フォトダイオード
１１３    アンプ
１１４    電流電圧変換回路
１１５    抵抗素子
１１６    アナログデジタル変換回路
１２０    プロセッサ
１３０Ａ    ルックアップテーブル
１３０Ｂ    ルックアップテーブル
１４１    フレームメモリ
１４０    演算回路
１５０    外部回路基板
１５２    シリアルパラレル変換回路
１５４    ＬＶＤＳレシーバ
１５６    ＬＶＤＳトランスミッタ
１６０    記憶装置
１７０    外部通信手段
５００    基板
５０１    チャネル形成領域
５０２    低濃度不純物領域
５０３    高濃度不純物領域
５０４ａ    ゲート絶縁膜
５０４ｂ    ゲート絶縁膜
５０５ａ    ゲート電極層
５０５ｂ    ゲート電極層
５０６ａ    ソース電極層
５０６ｂ    ドレイン電極層
５０６ｃ    ソース電極層
５０６ｄ    ドレイン電極層
５０７    金属間化合物領域
５０８ａ    サイドウォール絶縁膜
５０８ｂ    サイドウォール絶縁膜
５０９    素子分離絶縁膜
５１０    トランジスタ
５１１    チャネル形成領域
５１２    低濃度不純物領域
５１３    高濃度不純物領域
５１７    金属間化合物領域
５２０    トランジスタ
５２１    層間絶縁膜
５２２    層間絶縁膜
５２３    配線
６０１    画素部
６０２    ゲート線駆動回路
６０３    ゲート線駆動回路
６０４    信号線駆動回路
６０５    画素
６０５Ａ    画素
６０５Ｂ    画素
６０５Ｃ    画素
６０５Ｄ    画素
６１１    表示素子
６１２    表示素子
６２１    層
６２２    層
６２３    層
６３１    基板
６３２    基板
６３３    発光層
６３４    電極
６３５    電極
６３６    カラーフィルター
６３７    導電層
６３８    導電層
６３９    液晶
６４０    導電層
６４１    カラーフィルター
６５１    接着層
６５２    絶縁層
６５３    絶縁層
６５４    絶縁層
６５５    絶縁層
６５６    絶縁層
６５７    絶縁層
６５８    絶縁層
６５９    絶縁層
６６０    配向膜
６６１    配向膜
６６２    遮光膜
６６３    導電層
６６４    導電層
６６５    絶縁層
６７０    接続部
６７１    接続層
６７２    ＦＰＣ
６７３    接着層
６８０    トランジスタ
６９０    接続部
６９１    接続体
７０５    絶縁層
７０６    電極
７０７    絶縁層
７０８    半導体層
７１０    絶縁層
７１１    絶縁層
７１４    電極
７１５    電極
７２２    絶縁層
７２３    電極
７２６    絶縁層
７２７    絶縁層
７２８    絶縁層
７２９    絶縁層
７４１    絶縁層
７４２    半導体層
７４４ａ    電極
７４４ｂ    電極
７４６    電極
７５５    不純物
７７１    基板
７７２    絶縁層
８１０    トランジスタ
８１１    トランジスタ
８２０    トランジスタ
８２１    トランジスタ
８２５    トランジスタ
８３０    トランジスタ
８３１    トランジスタ
８４０    トランジスタ
８４１    トランジスタ
８４２    トランジスタ
８４３    トランジスタ
８４４    トランジスタ
８４５    トランジスタ
８４６    トランジスタ
８４７    トランジスタ
９０１    筐体
９０２    筐体
９０３ａ    表示部
９０３ｂ    表示部
９０４    選択ボタン
９０５    キーボード
９１０    電子書籍端末
９１１    筐体
９１２    筐体
９１３    表示部
９１４    表示部
９１５    軸部
９１６    電源
９１７    操作キー
９１８    スピーカー
９２０    テレビジョン装置
９２１    筐体
９２２    表示部
９２３    スタンド
９２４    リモコン操作機
９３０    本体
９３１    表示部
９３２    スピーカー
９３３    マイク
９３４    操作ボタン
９４１    本体
９４２    表示部
９４３    操作スイッチ
７７１１    表示部
７７１２    ソースドライバ
７７１２Ａ    ゲートドライバ
７７１２Ｂ    ゲートドライバ
７７１３    基板
７７１４    ソースドライバＩＣ
７７１５    ＦＰＣ
７７１６    外部回路基板
８０００    表示モジュール
８００１    上部カバー
８００２    下部カバー
８００３    ＦＰＣ
８００４    タッチパネル
８００５    ＦＰＣ
８００６    表示パネル
８００９    フレーム
８０１０    プリント基板
８０１１    バッテリー
【図１】
2017072829.tif 000003
【図２】
2017072829.tif 000004
【図３】
2017072829.tif 000005
【図４】
2017072829.tif 000006
【図５】
2017072829.tif 000007
【図６】
2017072829.tif 000008
【図７】
2017072829.tif 000009
【図８】
2017072829.tif 000010
【図９】
2017072829.tif 000011
【図１０】
2017072829.tif 000012
【図１１】
2017072829.tif 000013
【図１２】
2017072829.tif 000014
【図１３】
2017072829.tif 000015
【図１４】
2017072829.tif 000016
【図１５】
2017072829.tif 000017
【図１６】
2017072829.tif 000018
【図１７】
2017072829.tif 000019
【図１８】
2017072829.tif 000020
【図１９】
2017072829.tif 000021
【図２０】
2017072829.tif 000022
【図２１】
2017072829.tif 000023
【図２２】
2017072829.tif 000024
【図２３】
2017072829.tif 000025