(57)【要約】【課題】  オペアンプを用いるゲート電位制御回路において、スイッチング素子のスイッチング速度を向上させる。【解決手段】  メインスイッチング素子のゲートの電位を制御するゲート電位制御回路は、電源配線とゲート配線に接続される第１スイッチング素子と、第１入力端子がゲート配線に接続され、第２入力端子が第１制御回路に接続され、出力端子が第１スイッチング素子の第１制御端子に接続されるオペアンプと、電源配線とゲート配線に接続され、第２制御端子に第２制御回路が接続され、閾値がＶｔｈ２である第２スイッチング素子を備える。メインスイッチング素子をオンするときには、第１制御回路は第１オン電位Ｖｏｎ１となる第１信号を第２入力端子に印加し、第２制御回路は閾値Ｖｔｈ２よりも高い第２オン電位Ｖｏｎ２となる第２信号を第２制御端子に印加する。Ｖｏｎ２−Ｖｏｎ１＜Ｖｔｈ２の関係が満たされる。【選択図】図１
2017126838.tif 000002
【特許請求の範囲】
【請求項１】
ゲートを備えるメインスイッチング素子の前記ゲートの電位を制御するゲート電位制御回路であって、
電源電位が印加される電源配線と、
前記メインスイッチング素子の前記ゲートに接続されているゲート配線と、
第１主端子と第２主端子と第１制御端子を有しており、前記第１制御端子の電位に応じて前記第１主端子と前記第２主端子の間をスイッチング可能であり、前記第１主端子が前記電源配線に接続されており、前記第２主端子が前記ゲート配線に接続されている第１スイッチング素子と、
出力端子と第１入力端子と第２入力端子を備えており、前記出力端子が前記第１スイッチング素子の前記第１制御端子に接続されており、前記第１入力端子が前記ゲート配線に接続されているオペアンプと、
前記メインスイッチング素子をオフするときに第１オフ電位となり、前記メインスイッチング素子をオンするときに前記第１オフ電位よりも高く前記電源電位よりも低い第１オン電位Ｖｏｎ１となる第１信号を、前記第２入力端子に印加する第１制御回路と、
第３主端子と第４主端子と第２制御端子を有しており、前記第２制御端子の電位が閾値Ｖｔｈ２よりも低いときに前記第３主端子と前記第４主端子の間をオフし、前記第２制御端子の電位が閾値Ｖｔｈ２よりも高いときに前記第３主端子と前記第４主端子の間をオンし、前記第３主端子が前記電源配線に接続されており、前記第４主端子が前記ゲート配線に接続されている第２スイッチング素子と、
前記メインスイッチング素子をオフするときに前記第２スイッチング素子の閾値Ｖｔｈ２よりも低い第２オフ電位となり、前記メインスイッチング素子をオンするときに前記第２スイッチング素子の閾値Ｖｔｈ２よりも高い第２オン電位Ｖｏｎ２となる第２信号を、前記第２スイッチング素子の前記第２制御端子に印加する第２制御回路、
を備えており、
Ｖｏｎ２−Ｖｏｎ１＜Ｖｔｈ２の関係が満たされる、
ゲート電位制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、スイッチング素子のゲート電位を制御する回路に関する。
【背景技術】
【０００２】
特許文献１に、主電流をオン・オフするスイッチング素子（実施例ではＩＧＢＴ）のゲート電位を制御する回路が開示されている。このゲート電位制御回路は、オペアンプを備えている。オペアンプの出力端子が、スイッチング素子のゲートに接続されている。オペアンプの第１入力端子に、基準電位が入力される。オペアンプの第２入力端子は、抵抗を介してスイッチング素子のゲートに接続されているとともに、抵抗を介してグランドに接続されている。オペアンプは、フィードバック制御によって、ゲート電位を基準電位まで昇圧し、スイッチング素子をターンオンさせる。オペアンプを用いたフィードバック制御によれば、ゲート電位を基準電位に正確に制御することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１４１６９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のようなオペアンプは、第１入力端子と第２入力端子の間の電位差が小さくなるように、動作周期毎に出力電位（すなわち、スイッチング素子のゲート電位）を調節する。動作周期を短くすることで、オペアンプを高速動作させることができ、出力電位を高速で変化させることができる。他方、動作周期を短くしすぎると、出力電位が発振するという問題が生じる。このため、ゲート電位制御回路の動作を安定化させるために、オペアンプの動作速度を遅くする必要があり、スイッチング素子のゲート電位を高速で変化させることができない。このため、スイッチング素子のスイッチング速度が遅いという問題があった。本明細書は、上記の問題に鑑み、オペアンプを用いるゲート電位制御回路において、スイッチング素子のスイッチング速度を向上させる技術を開示する。
【課題を解決するための手段】
【０００５】
本明細書は、ゲートを備えるメインスイッチング素子の前記ゲートの電位を制御するゲート電位制御回路を開示する。このゲート電位制御回路は、電源配線と、ゲート配線と、第１スイッチング素子と、オペアンプと、第１制御回路と、第２スイッチング素子と、第２制御回路を備えている。前記電源配線には、電源電位が印加される。前記ゲート配線は、前記メインスイッチング素子の前記ゲートに接続されている。第１スイッチング素子は、第１主端子と第２主端子と第１制御端子を有しており、前記第１制御端子の電位に応じて前記第１主端子と前記第２主端子の間をスイッチング可能である。前記第１主端子が前記電源配線に接続されている。前記第２主端子が前記ゲート配線に接続されている。前記オペアンプは、出力端子と第１入力端子と第２入力端子を備えている。前記出力端子が前記第１スイッチング素子の前記ゲートに接続されている。前記第１入力端子が前記ゲート配線に接続されている。前記第１制御回路は、前記メインスイッチング素子をオフするときに第１オフ電位となり、前記メインスイッチング素子をオンするときに前記第１オフ電位よりも高く前記電源電位よりも低い第１オン電位Ｖｏｎ１となる第１信号を、前記第２入力端子に印加する。前記第２スイッチング素子は、第３主端子と第４主端子と第２制御端子を有しており、前記第２制御端子の電位が閾値Ｖｔｈ２よりも低いときに前記第３主端子と前記第４主端子の間をオフし、前記第２制御端子の電位が閾値Ｖｔｈ２よりも高いときに前記第３主端子と前記第４主端子の間をオンする。前記第３主端子が前記電源配線に接続されている。前記第４主端子が前記ゲート配線に接続されている。前記第２制御回路は、前記メインスイッチング素子をオフするときに前記第２スイッチング素子の閾値Ｖｔｈ２よりも低い第２オフ電位となり、前記メインスイッチング素子をオンするときに前記第２スイッチング素子の閾値Ｖｔｈ２よりも高い第２オン電位Ｖｏｎ２となる第２信号を、前記第２スイッチング素子の前記第２制御端子に印加する。Ｖｏｎ２−Ｖｏｎ１＜Ｖｔｈ２の関係が満たされる。
【０００６】
このゲート電位制御回路では、メインスイッチング素子をオフからオンに切り換える（すなわち、ターンオンさせる）ときに、第１信号が第１オフ電位から第１オン電位に上昇するとともに、第２信号が第２オフ電位から第２オン電位に上昇する。第１信号が第１オフ電位から第１オン電位に上昇すると、オペアンプが、ゲート配線の電位が第１オン電位と一致するように、出力端子の電位（すなわち、第１スイッチング素子のゲートの電位）を制御する。これによって、第１スイッチング素子がターンオンする。オペアンプの動作速度が遅いので、出力端子の電位（すなわち、第１スイッチング素子のゲートの電位）の上昇速度は遅い。他方、第２信号が第２オフ電位から第２オン電位に上昇すると、第２スイッチング素子がターンオンする。第２スイッチング素子のゲートの電位は短時間で第２オン電位まで上昇する。したがって、第２スイッチング素子が第１スイッチング素子よりも先にオンする。第２スイッチング素子のゲートの電位の上昇速度が速いので、第２スイッチング素子に流れる電流は短時間で増加する。このため、第２スイッチング素子に大きい電流が流れている間は、メインスイッチング素子のゲートの電位が急速に上昇する。メインスイッチング素子のゲートの電位が上昇するのに伴って、第２スイッチング素子に流れる電流は減少する。ゲート配線の電位が、Ｖｏｎ２−Ｖｘ＝Ｖｔｈ２の関係を満たす電位Ｖｘまで上昇すると、第２スイッチング素子がオフする。他方、第１スイッチング素子は、第２スイッチング素子に遅れてオンする。第１スイッチング素子は、第２スイッチング素子がオンしている間にオンしてもよいし、第２スイッチング素子がオフした後にオンしてもよい。第１スイッチング素子がオンすると、第１スイッチング素子を流れる電流によっても、メインスイッチング素子のゲートが充電される。なお、Ｖｏｎ２−Ｖｏｎ１＜Ｖｔｈ２の関係が満たされているので、電位Ｖｘは第１オン電位Ｖｏｎ１よりも小さい。したがって、ゲート配線の電位が電位Ｖｘに達しても、第１スイッチング素子はオフしない。したがって、ゲート配線の電位が電位Ｖｘに達したタイミング以降は、オペアンプが第１スイッチング素子を制御することによって、ゲート配線の電位を第１オン電位Ｖｏｎ１まで上昇させる。オペアンプがフィードバック制御を行うので、ゲート配線の電位を第１オン電位Ｖｏｎ１に正確に制御することができる。このように、このゲート電位制御回路では、第２スイッチング素子がオンすることでゲート配線の電位を急速に電位Ｖｘまで上昇させることができる。また、ゲート配線の電位が電位Ｖｘに達した後は、第２スイッチング素子がオフするので、オペアンプと第１スイッチング素子によってゲート配線の電位が第１オン電位Ｖｏｎ１に正確に制御される。このように、このゲート電位制御回路によれば、高速かつ正確に、ゲート配線（すなわち、メインスイッチング素子のゲート）の電位を第１オン電位Ｖｏｎ１まで上昇させることができる。このため、メインスイッチング素子を高速かつ正確にターンオンさせることができる。
【図面の簡単な説明】
【０００７】
【図１】実施例１のゲート電位制御回路の回路図。
【図２】実施例１のメインスイッチング素子のオン時における各値の経時変化を示すグラフ。
【図３】実施例２のメインスイッチング素子のオン時における各値の経時変化を示すグラフ。
【図４】実施例３のゲート電位制御回路の回路図。
【図５】実施例３のメインスイッチング素子のオン時における各値の経時変化を示すグラフ。
【図６】実施例４のメインスイッチング素子のオン時における各値の経時変化を示すグラフ。
【図７】実施例５のゲート電位制御回路の回路図。
【図８】実施例５のメインスイッチング素子のオン時における各値の経時変化を示すグラフ。
【図９】実施例６のゲート電位制御回路の回路図。
【図１０】実施例６のメインスイッチング素子のオン時における各値の経時変化を示すグラフ。
【発明を実施するための形態】
【実施例１】
【０００８】
図１に、メインスイッチング素子１０のゲートＧの電位を制御するゲート電位制御回路１の回路図を示す。本実施例のゲート電位制御回路１は、メインスイッチング素子１０のオンとオフを切替える。メインスイッチング素子１０は、絶縁ゲートＧを有するパワー半導体素子であり、具体的には、ｎチャネル型のＭＯＳＦＥＴである。メインスイッチング素子１０は、ゲートＧにオン電圧（閾値よりも高い電圧）が印加された状態では、ターンオンしてソースとドレインの間が導通状態となり、ゲートＧにオン電圧が印加されていない状態では、ターンオフしてソースとドレインの間が非導通状態となる。また、メインスイッチング素子１０に対して、還流ダイオード１４が逆並列に接続されている。すなわち、還流ダイオード１４のアノードがメインスイッチング素子１０のソースに接続されており、還流ダイオード１４のカソードがメインスイッチング素子１０のドレインに接続されている。
【０００９】
ゲート電位制御回路１は、電源配線２２と、ゲート配線２０と、ゲートオン用駆動部２と、ゲートオフ用駆動部３と、駆動信号制御部４を備えている。
【００１０】
電源配線２２には、電源電位Ｖｃｃが印加されている。
【００１１】
ゲート配線２０は、ゲート抵抗Ｒを介してメインスイッチング素子１０のゲートＧに接続されている。
【００１２】
ゲートオン用駆動部２は、電源配線２２とゲート配線２０の間に接続されている。ゲートオン用駆動部２は、第１スイッチング素子Ｓ１と、第２スイッチング素子Ｓ２と、オペアンプ３０を備えている。
【００１３】
第１スイッチング素子Ｓ１は、本実施例では、ｎチャネル型のＭＯＳＦＥＴである。第１スイッチング素子Ｓ１のドレインｄ１は、電源配線２２に接続されている。第１スイッチング素子Ｓ１のソースｓ１は、ゲート配線２０に接続されている。すなわち、ソースｓ１は、ゲート抵抗Ｒを介してメインスイッチング素子１０のゲートＧに接続されている。第１スイッチング素子Ｓ１は、そのゲートｇ１の電位が閾値Ｖｔｈ１よりも低いときにソースｓ１とドレインｄ１の間をオフし、閾値Ｖｔｈ１よりも高いときにこれらの間をオンする。なお、第１スイッチング素子Ｓ１は、ｎチャネル型ＭＯＳＦＥＴに限られず、ＮＰＮトランジスタであってもよい。この場合、ＮＰＮトランジスタのエミッタ、ベース、コレクタがｎチャネル型ＭＯＳＦＥＴのソースｓ１、ゲートｇ１、ドレインｄ１にそれぞれ相当する。
【００１４】
第２スイッチング素子Ｓ２は、例えば、ｎチャネル型のＭＯＳＦＥＴである。第２スイッチング素子Ｓ２のドレインｄ２は、電源配線２２に接続されている。第２スイッチング素子Ｓ２のソースｓ２は、ゲート配線２０に接続されている。すなわち、ソースｓ２は、ゲート抵抗Ｒを介してメインスイッチング素子１０のゲートＧに接続されている。第２スイッチング素子Ｓ２は、そのゲートｇ２の電位が閾値Ｖｔｈ２よりも低いときにソースｓ２とドレインｄ２の間をオフし、閾値Ｖｔｈ２よりも高いときにこれらの間をオンする。なお、第２スイッチング素子Ｓ２は、ｎチャネル型ＭＯＳＦＥＴに限られず、ＮＰＮトランジスタであってもよい。この場合、ＮＰＮトランジスタのエミッタ、ベース、コレクタがｎチャネル型ＭＯＳＦＥＴのソースｓ２、ゲートｇ２、ドレインｄ２にそれぞれ相当する。
【００１５】
オペアンプ３０は、出力端子と、非反転入力端子（＋）と、反転入力端子（−）を備えている。出力端子は、第１スイッチング素子Ｓ１のゲートｇ１に接続されている。非反転入力端子（＋）は、後述する駆動信号制御部４（第１制御回路１１）に接続されている。反転入力端子（−）は、ゲート配線２０に接続されている。すなわち、反転入力端子（−）は、ゲート抵抗Ｒを介してメインスイッチング素子１０のゲートＧに接続されている。オペアンプ３０は、非反転入力端子（＋）の電位が反転入力端子（−）の電位よりも高いときは出力端子の電位を上昇させ、非反転入力端子（＋）の電位が反転入力端子（−）の電位よりも低いときは出力端子の電位を低下させる。オペアンプ３０が出力端子に出力した電位は、第１スイッチング素子Ｓ１のゲートｇ１に印加される。
【００１６】
ゲートオフ用駆動部３は、第３スイッチング素子Ｓ３を備えている。第３スイッチング素子Ｓ３は、例えば、ｎチャネル型のＭＯＳＦＥＴである。第３スイッチング素子Ｓ３のソースｓ３は、接地電位に接続されている。第３スイッチング素子Ｓ３のドレインｄ３は、ゲート配線２０に接続されている。すなわち、ドレインｄ３は、ゲート抵抗Ｒを介してメインスイッチング素子１０のゲートＧに接続されている。第３スイッチング素子Ｓ３は、そのゲートｇ３の電位が閾値Ｖｔｈ３よりも低いときにソースｓ３とドレインｄ３の間をオフし、閾値Ｖｔｈ３よりも高いときにこれらの間をオンする。
【００１７】
駆動信号制御部４は、第１制御回路１１と、第２制御回路１２と、第３制御回路１３を備えている。第１制御回路１１、第２制御回路１２及び第３制御回路１３は、制御装置５０に接続されている。
【００１８】
第１制御回路１１は、オペアンプ３０の非反転入力端子（＋）に接続されている。第１制御回路１１は、第１信号Ｖｉｎ１を非反転入力端子（＋）に入力する。図２に示すように、第１信号Ｖｉｎ１は、第１オン電位Ｖｏｎ１と第１オフ電位Ｖｏｆｆ１の間で遷移するパルス信号である。第１オン電位Ｖｏｎ１は、第１オフ電位Ｖｏｆｆ１より高く電源電位Ｖｃｃより低い。第１オフ電位Ｖｏｆｆ１は、本実施例では０Ｖ（すなわち、メインスイッチング素子１０のソースの電位）である。後に詳述するが、第１オン電位Ｖｏｎ１が印加されている間は第１スイッチング素子Ｓ１がオン状態となり、第１オフ電位Ｖｏｆｆ１が印加されている間は第１スイッチング素子Ｓ１がオフ状態となる。
【００１９】
図１に示すように、第２制御回路１２は、第２スイッチング素子Ｓ２のゲートｇ２に接続されている。第２制御回路１２は、第２信号Ｖｉｎ２をゲートｇ２に入力する。図２に示すように、第２信号Ｖｉｎ２は、第２オン電位Ｖｏｎ２と第２オフ電位Ｖｏｆｆ２の間で遷移するパルス信号である。第２オフ電位Ｖｏｆｆ２は第２スイッチング素子Ｓ２の閾値Ｖｔｈ２より低い。第２オン電位Ｖｏｎ２は第２スイッチング素子Ｓ２の閾値Ｖｔｈ２より高い。したがって、第２オン電位Ｖｏｎ２が印加されている間は第２スイッチング素子Ｓ２がオン状態となり、第２オフ電位Ｖｏｆｆ２が印加されている間は第２スイッチング素子Ｓ２がオフ状態となる。また、Ｖｏｎ２−Ｖｏｎ１＜Ｖｔｈ２の関係が満たされている。
【００２０】
図１に示すように、第３制御回路１３は、第３スイッチング素子Ｓ３のゲートｇ３に接続されている。第３制御回路１３は、第３信号Ｖｉｎ３をゲートｇ３に入力する。図２に示すように、第３信号Ｖｉｎ３は、第３オン電位Ｖｏｎ３と第３オフ電位Ｖｏｆｆ３の間で遷移するパルス信号である。第３オフ電位Ｖｏｆｆ３は第３スイッチング素子Ｓ３の閾値より低い。第３オン電位Ｖｏｎ３は第３スイッチング素子Ｓ３の閾値Ｖｔｈ３より高い。したがって、第３オン電位Ｖｏｎ３が印加されている間は第３スイッチング素子Ｓ３がオン状態となり、第３オフ電位Ｖｏｆｆ３が印加されている間は第３スイッチング素子Ｓ３がオフ状態となる。
【００２１】
第１信号Ｖｉｎ１と第２信号Ｖｉｎ２は、同位相のパルス信号である。制御装置５０は、第１オン電位Ｖｏｎ１及び第２オン電位Ｖｏｎ２の期間と、第３オン電位Ｖｏｎ３の期間が重ならないように出力電位を制御する。このため、誤動作時を除いて、第３スイッチング素子Ｓ３が、第１スイッチング素子Ｓ１及び第２スイッチング素子Ｓ２と同時にオン状態となることはない。
【００２２】
本実施例のゲート電位制御回路１がメインスイッチング素子１０をオンさせる動作について説明する。図２は、メインスイッチング素子１０をオンさせるときのゲート電位制御回路１の各値の変化を示している。参照符号Ｖｉｎ３は、上述した第３信号を示している。参照符号Ｖｉｎ２は、上述した第２信号を示している。参照符号Ｖｉｎ１は、上述した第１信号を示している。参照符号Ｖｗは、ゲート配線２０の電位を示している。参照符号Ｉ２は、第２スイッチング素子Ｓ２に流れる電流を示している。参照符号Ｖａｍｐは、オペアンプ３０の出力端子の電位を示している。参照符号Ｉ１は、第１スイッチング素子Ｓ１に流れる電流を示している。
【００２３】
図２のタイミングｔ０においては、第３信号Ｖｉｎ３が第３オン電位Ｖｏｎ３に有るので、第３スイッチング素子Ｓ３がオンしている。また、第２信号Ｖｉｎ２が第２オフ電位Ｖｏｆｆ２に有るので、第２スイッチング素子Ｓ２がオフしている。また、タイミングｔ０においては、第１信号Ｖｉｎ１が第１オフ電位Ｖｏｆｆ１に有る。この状態では、反転入力端子（−）の電位（すなわち、ゲート配線２０の電位Ｖｗ）が第１オフ電位Ｖｏｆｆ１（すなわち、０Ｖ）と一致するように、オペアンプ３０が出力端子に低電位（略０Ｖ）を出力する。したがって、第１スイッチング素子Ｓ１がオフしている。このように、タイミングｔ０においては、第１スイッチング素子Ｓ１と第２スイッチング素子Ｓ２がオフしており、第３スイッチング素子Ｓ３がオンしている。このため、メインスイッチング素子１０のゲートＧにはそのソースの電位（すなわち、０Ｖ）が印加されている。したがって、メインスイッチング素子１０はオフしている。
【００２４】
その後、タイミングｔ１において、第３信号Ｖｉｎ３が第３オン電位Ｖｏｎ３から第３オフ電位Ｖｏｆｆ３に低下する。したがって、第３スイッチング素子Ｓ３がオフする。
【００２５】
その後、タイミングｔ２で、第１信号Ｖｉｎ１が、第１オフ電位Ｖｏｆｆ１から第１オン電位Ｖｏｎ１に上昇する。つまり、非反転入力端子（＋）の電位が、第１オフ電位Ｖｏｆｆ１から第１オン電位Ｖｏｎ１に上昇する。このため、オペアンプ３０の非反転入力端子（＋）の電位が、反転入力端子（−）の電位（すなわち、ゲート配線２０の電位Ｖｗであり、タイミングｔ２では０Ｖ）よりも大きくなる。したがって、タイミングｔ２以降、オペアンプ３０が、出力端子の電位Ｖａｍｐを上昇させる。但し、オペアンプの動作周期が長いので、電位Ｖａｍｐの上昇速度は遅い。タイミングｔ２からタイミングｔ５にかけて、電位Ｖａｍｐ（すなわち、第１スイッチング素子Ｓ１のゲートｇ１の電位）が徐々に上昇する。
【００２６】
また、タイミングｔ２において、第２信号Ｖｉｎ２が、第２オフ電位Ｖｏｆｆ２から第２オン電位Ｖｏｎ２に上昇する。すると、第２オン電位Ｖｏｎ２は閾値Ｖｔｈ２よりも大きいため、タイミングｔ２において第２スイッチング素子Ｓ２がオンする。すると、電源配線２２から第２スイッチング素子Ｓ２を介してゲート配線２０へ電流Ｉ２が流れる。タイミングｔ２の直後に、電流Ｉ２が急激に上昇する。タイミングｔ２からタイミングｔ３の間は、第２スイッチング素子Ｓ２に高い電流Ｉ２が流れる。このため、電流Ｉ２によって、メインスイッチング素子１０のゲートＧが高速で充電される。このため、タイミングｔ２からタイミングｔ３の間に、ゲートＧの電位が高速で上昇する。したがって、タイミングｔ２からタイミングｔ３の間に、ゲート配線２０の電位Ｖｗが高速で上昇する。
【００２７】
その後、タイミングｔ３において、電位Ｖａｍｐ（すなわち、ゲートｇ１の電位）が電位Ｖｏｎ１＋Ｖｔｈ１を超える。すると、第１スイッチング素子Ｓ１がオンする。このため、第１スイッチング素子Ｓ１に電流Ｉ１が流れ始める。但し、タイミングｔ３以降も電位Ｖａｍｐの上昇速度が遅いため、電流Ｉ１はそれほど大きくならない。タイミングｔ３からタイミングｔ４の間は、電流Ｉ１と電流Ｉ２によってメインスイッチング素子１０のゲートＧが充電される。したがって、タイミングｔ３からタイミングｔ４の間も、ゲート配線２０の電位Ｖｗが高速で上昇する。
【００２８】
その後、タイミングｔ４においてゲート配線２０の電位Ｖｗが電位Ｖｏｎ２−Ｖｔｈ２を超える。すると、第２スイッチング素子Ｓ２のゲートｇ２とソースｓ２の間の電位差が第２スイッチング素子Ｓ２の閾値Ｖｔｈ２より小さくなる。したがって、タイミングｔ４において、第２スイッチング素子Ｓ２は自動的にオフする。つまり、電流Ｉ２がゼロとなる。他方、ゲート配線２０の電位Ｖｗが電位Ｖｏｎ２−Ｖｔｈ２を超えても、オペアンプ３０の非反転入力端子（＋）の電位Ｖｉｎ１（＝Ｖｏｎ１）が反転入力端子（−）の電位（すなわち、ゲート配線２０の電位Ｖｗ（＝Ｖｏｎ２−Ｖｔｈ２））よりも高い（すなわち、Ｖｏｎ２−Ｖｏｎ１＜Ｖｔｈ２が満たされる）ので、オペアンプ３０は出力端子の電位Ｖａｍｐを継続して上昇させる。したがって、第１スイッチング素子Ｓ１はオフしない。したがって、タイミングｔ４において第２スイッチング素子Ｓ２がオフした後は、第１スイッチング素子Ｓ１を流れる電流Ｉ１によりゲートＧが充電される。オペアンプ３０は、ゲート配線２０の電位Ｖｗが第１オン電位Ｖｏｎ１と正確に一致するように、出力端子の電位を制御する。このため、タイミングｔ４以降は、低速でゲート配線２０の電位Ｖｗが上昇する。タイミングｔ５において電位Ｖｗが第１オン電位Ｖｏｎ１に達する。すると、その後は、オペアンプ３０が出力端子の電位を電位Ｖｏｎ１＋Ｖｔｈ１まで低下させ、第１スイッチング素子Ｓ１を実質的にオフした状態にする。このため、電流Ｉ１がゼロとなり、ゲートＧの充電が完了する。したがって、タイミングｔ５以降は、ゲート配線２０の電位Ｖｗが第１オン電位Ｖｏｎ１に維持される。したがって、ゲート電位制御回路１によれば、メインスイッチング素子１０を高速でオンさせることができると共に、オンした後のメインスイッチング素子１０のオン抵抗を正確に制御することができる。
【００２９】
以上に説明したように、このゲート電位制御回路１では、メインスイッチング素子１０のゲートＧを充電する処理の初期では、第２スイッチング素子Ｓ２が高速でオンして、第２スイッチング素子Ｓ２に高い電流が流れる。したがって、ゲートＧを充電する処理の初期では、電流Ｉ２によってゲートＧが高速で充電される。このため、電位Ｖｗが高速で上昇する。ゲートＧを充電する処理の途中で、第１スイッチング素子Ｓ１がオンするとともに、第２スイッチング素子がオフする。したがって、ゲートＧを充電する処理の後期では、第１スイッチング素子Ｓ１がオンすることで、ゲートＧが充電される。第１スイッチング素子Ｓ１はオペアンプ３０によって制御される。このため、ゲートＧの電位（すなわち、電位Ｖｗ）をフィードバック制御によって正確に制御することができる。このように、このゲート電位制御回路１によれば、高速かつ正確に、ゲート配線２０の電位Ｖｗを第１オン電位Ｖｏｎ１まで上昇させることができる。このため、メインスイッチング素子１０のスイッチング速度とオン抵抗の正確性を両立することができる。
【実施例２】
【００３０】
次に、実施例２のゲート電位制御回路について説明する。本実施例のゲート電位制御回路は、実施例１のゲート電位制御回路と構成が同一であるが、オペアンプ３０の動作周期が実施例１よりも長い。このため、オペアンプ３０の出力端子の電位Ｖａｍｐの上昇速度が実施例１よりも遅く、第１スイッチング素子Ｓ１がオンするタイミングが実施例１よりも遅い。実施例２では、第２スイッチング素子Ｓ２がオフした後に第１スイッチング素子Ｓ１がオンする。
【００３１】
実施例２のゲート電位制御回路がメインスイッチング素子１０をオンさせる動作について、図３を用いて説明する。実施例２における第２スイッチング素子Ｓ２の動作は、実施例１の動作と同様である。また、実施例２においては、第１スイッチング素子Ｓ１がオンするタイミングｔ２以降における電位Ｖａｍｐの上昇速度が、実施例１に比べて遅い。このため、第２スイッチング素子Ｓ２が自動的にオフするタイミングｔ４でも、第１スイッチング素子Ｓ１がオンしない。このため、タイミングｔ４の直後は、第１スイッチング素子Ｓ１と第２スイッチング素子Ｓ２の両方がオフしており、ゲートＧが充電されない。このため、タイミングｔ４の直後は、電位Ｖｗが一定の値（電位Ｖｏｎ２−Ｖｔｈ２）で推移する。その後のタイミングｔ３において、電位Ｖａｍｐが電位Ｖｏｎ１＋Ｖｔｈ１を超える。したがって、タイミングｔ３でスイッチング素子Ｓ１がオンする。その後、オペアンプ３０は、ゲート配線２０の電位Ｖｗが第１オン電位Ｖｏｎ１と正確に一致するように、第１スイッチング素子Ｓ１を制御する。その後、タイミングｔ５において電位Ｖｗが第１オン電位Ｖｏｎ１に達する。すると、その後は、オペアンプ３０が出力端子の電位を電位Ｖｏｎ１＋Ｖｔｈ１まで低下させ、第１スイッチング素子Ｓ１を実質的にオフした状態にする。したがって、タイミングｔ５以降は、電位Ｖｗが第１オン電位Ｖｏｎ１に正確に制御される。
【００３２】
以上に説明したように、本実施例においても、メインスイッチング素子１０を高速でオンさせることができると共に、オンした後のメインスイッチング素子１０のオン抵抗を正確に制御することができる。
【実施例３】
【００３３】
次に、図４を用いて実施例３のゲート電位制御回路について説明する。以下では、実施例１と相違する点についてのみ説明し、実施例１と同一の構成についてはその詳細な説明を省略する。
【００３４】
本実施例では、第１スイッチング素子Ｓ１は、ｐチャネル型のＭＯＳＦＥＴである。第１スイッチング素子Ｓ１のソースｓ１は、電源配線２２に接続されている。第１スイッチング素子Ｓ１のドレインｄ１は、ゲート配線２０に接続されている。第１スイッチング素子Ｓ１は、そのゲートｇ１の電位が閾値Ｖｔｈ１よりも高いときにソースｓ１とドレインｄ１の間をオフし、閾値Ｖｔｈ１よりも低いときにこれらの間をオンする。なお、第１スイッチング素子Ｓ１は、ｐチャネル型ＭＯＳＦＥＴに限られず、ＰＮＰトランジスタであってもよい。この場合、ＰＮＰトランジスタのエミッタ、ベース、コレクタがｐチャネル型ＭＯＳＦＥＴのソースｓ１、ゲートｇ１、ドレインｄ１にそれぞれ相当する。
【００３５】
オペアンプ３０の出力端子は、第１スイッチング素子Ｓ１のゲートｇ１に接続されている。反転入力端子（−）は、駆動信号制御部４（第１制御回路１１）に接続されている。非反転入力端子（＋）は、ゲート配線２０に接続されている。すなわち、非反転入力端子（＋）は、ゲート抵抗Ｒを介してメインスイッチング素子１０のゲートＧに接続されている。
【００３６】
次に、ゲート電位制御回路がメインスイッチング素子１０をオンさせる動作について、図５を用いて説明する。図５と図２を比較することで明らかなように、実施例３（図５）では、実施例１（図２）とは、電位Ｖａｍｐが異なる。タイミングｔ０のように反転入力端子（−）の電位Ｖｉｎ１と反転入力端子（＋）の電位Ｖｗが共に略０Ｖのときは、オペアンプ３０が電位Ｖａｍｐを高い電位Ｖｃｃに制御する。したがって、第１スイッチング素子Ｓ１がオフしている。タイミングｔ２で第１信号Ｖｉｎ１が第１オフ電位Ｖｏｆｆ１から第１オン電位Ｖｏｎ１に上昇すると、オペアンプ３０は電位Ｖａｍｐを徐々に低下させる。タイミングｔ３で電位Ｖａｍｐが電位Ｖｃｃ−Ｖｔｈ１を下回ると、スイッチング素子Ｓ１がオンする。その後は、電位Ｖｗが第１オン電位Ｖｏｎ１と正確に一致するように、オペアンプ３０は電位Ｖａｍｐを制御する。タイミングｔ５において電位Ｖｗが第１オン電位Ｖｏｎ１に達する。すると、その後は、オペアンプ３０が出力端子の電位Ｖａｍｐを電位Ｖｃｃ−Ｖｔｈ１まで上昇させ、第１スイッチング素子Ｓ１を実質的にオフした状態にする。したがって、タイミングｔ５以降は、電位Ｖｗが第１オン電位Ｖｏｎ１に正確に制御される。
【００３７】
本実施例においても、実施例１、２と同様に、メインスイッチング素子１０を高速でオンさせることができると共に、オンした後のメインスイッチング素子１０のオン抵抗を正確に制御することができる。
【実施例４】
【００３８】
次に、実施例４のゲート電位制御回路について説明する。本実施例のゲート電位制御回路は、実施例３のゲート電位制御回路と構成が同一であるが、オペアンプ３０の動作周期が実施例３よりも長い。このため、オペアンプ３０の出力端子の電位Ｖａｍｐの低下速度が実施例３よりも遅く、第１スイッチング素子Ｓ１がオンするタイミングが実施例３よりも遅い。実施例４では、第２スイッチング素子Ｓ２がオフした後に第１スイッチング素子Ｓ１がオンする。
【００３９】
実施例４のゲート電位制御回路がメインスイッチング素子１０をオンさせる動作について、図６を用いて説明する。実施例４では、タイミングｔ２以降における電位Ｖａｍｐの低下速度が、実施例３に比べて遅い。このため、第２スイッチング素子Ｓ２が自動的にオフするタイミングｔ４でも、第１スイッチング素子Ｓ１がオンしない。このため、タイミングｔ４の直後は、第１スイッチング素子Ｓ１と第２スイッチング素子Ｓ２の両方がオフしており、ゲートＧが充電されない。このため、タイミングｔ４の直後は、電位Ｖｗが一定の値（電位Ｖｏｎ２−Ｖｔｈ２）で推移する。その後のタイミングｔ３において、電位Ｖａｍｐが電位Ｖｃｃ−Ｖｔｈ１を下回る。したがって、タイミングｔ３でスイッチング素子Ｓ１がオンする。その後、オペアンプ３０は、ゲート配線２０の電位Ｖｗが第１オン電位Ｖｏｎ１と正確に一致するように、第１スイッチング素子Ｓ１を制御する。したがって、タイミングｔ５以降は、電位Ｖｗが第１オン電位Ｖｏｎ１に正確に制御される。
【００４０】
以上に説明したように、本実施例においても、メインスイッチング素子１０を高速でオンさせることができると共に、オンした後のメインスイッチング素子１０のオン抵抗を正確に制御することができる。
【実施例５】
【００４１】
次に、図７を用いて実施例５のゲート電位制御回路について説明する。以下では、実施例１と相違する点についてのみ説明し、実施例１と同一の構成についてはその詳細な説明を省略する。以下に説明する実施例６のゲート電位制御回路についても同様である。
【００４２】
本実施例では、第２スイッチング素子Ｓ２のソースｓ２が、オペアンプ３０の出力端子と第１スイッチング素子Ｓ１のゲートｇ１を接続する範囲（接続点ｎ１）に接続されている。また、本実施例では、Ｖｏｎ２−Ｖｏｎ１＜Ｖｔｈ１＋Ｖｔｈ２の関係が満たされる。
【００４３】
実施例５のゲート電位制御回路がメインスイッチング素子１０をオンさせる動作について図８を用いて説明する。本実施例のゲート電位制御回路では、タイミングｔ２において第１スイッチング素子Ｓ１と第２スイッチング素子Ｓ２の双方がオンする。タイミングｔ２において、第２スイッチング素子Ｓ２がオンすると、接続点ｎ１の電位Ｖｎ１が高速で上昇する。このため、第１スイッチング素子Ｓ１もオンする。第２オン電位Ｖｏｎ２は閾値Ｖｔｈ１よりも大きいため、タイミングｔ２の直後における、第１スイッチング素子Ｓ１に流れる電流Ｉ１は大きい。このため、ゲート配線２０の電位Ｖｗが高速で上昇する。
【００４４】
その後、タイミングｔ３において接続点ｎ１の電位Ｖｎ１が電位Ｖｏｎ２−Ｖｔｈ２を超える（すなわち、ゲート配線２０の電位ＶｗがＶｏｎ２−Ｖｔｈ２−Ｖｇｓ１を超える（Ｖｇｓ１は、第１スイッチング素子Ｓ１のオン時のゲートｇ１とソースｓ１との電位差であり、Ｖｇｓ１＞Ｖｔｈ１））。すると、第２スイッチング素子Ｓ２のゲートｇ２とソースｓ２の間の電位差が第２スイッチング素子Ｓ２の閾値Ｖｔｈ２より小さくなる。したがって、タイミングｔ３において、第２スイッチング素子Ｓ２は自動的にオフする。つまり、電流Ｉ２がゼロとなる。他方、ゲート配線２０の電位Ｖｗが電位Ｖｏｎ２−Ｖｔｈ２−Ｖｇｓ１を超えても、オペアンプ３０の非反転入力端子（＋）の電位Ｖｉｎ１（＝Ｖｏｎ１）が反転入力端子（−）の電位（すなわち、ゲート配線２０の電位Ｖｗ（＝Ｖｏｎ２−Ｖｔｈ２−Ｖｇｓ１））よりも高い（すなわち、Ｖｏｎ２−Ｖｏｎ１＜Ｖｔｈ２＋Ｖｔｈ１が満たされる）ので、オペアンプ３０は出力端子の電位Ｖａｍｐを高い値に維持する。したがって、第１スイッチング素子Ｓ１はオフしない。したがって、タイミングｔ３において第２スイッチング素子Ｓ２がオフした後は、第１スイッチング素子Ｓ１を流れる電流Ｉ１によりゲートＧが充電される。タイミングｔ３〜ｔ４の間、電位Ｖｎ１は上昇するが、オペアンプ３０の動作周期が長いので、その上昇速度は遅くなる。オペアンプ３０は、ゲート配線２０の電位Ｖｗが第１オン電位Ｖｏｎ１と正確に一致するように、出力端子の電位を制御する。このため、タイミングｔ３以降は、低速でゲート配線２０の電位Ｖｗが上昇する。タイミングｔ４において電位Ｖｗが第１オン電位Ｖｏｎ１に達する。すると、その後は、オペアンプ３０が出力端子の電位を電位Ｖｏｎ１＋Ｖｔｈ１まで低下させ、第１スイッチング素子Ｓ１を実質的にオフした状態にする。したがって、タイミングｔ４以降は、電位Ｖｗが第１オン電位Ｖｏｎ１に正確に制御される。
【００４５】
本実施例においても、メインスイッチング素子１０を高速でオンさせることができると共に、オンした後のメインスイッチング素子１０のオン抵抗を正確に制御することができる。
【実施例６】
【００４６】
次に、図９を用いて実施例６のゲート電位制御回路について説明する。本実施例のゲート電位制御回路では、ゲートオン用駆動部２が第４スイッチング素子Ｓ４をさらに備えている。第４スイッチング素子Ｓ４は、実施例５における第２スイッチング素子Ｓ２と同一の構成である。
【００４７】
実施例６のゲート電位制御回路がメインスイッチング素子１０をオンさせる動作について説明する。図１０のタイミングｔ２において、第２信号Ｖｉｎ２が第２オン電位Ｖｏｎ２に上昇する。すると、第２オン電位Ｖｏｎ２は閾値Ｖｔｈ２よりも大きいため、第２スイッチング素子Ｓ２がオンする。実施例１と同様に、タイミングｔ２〜ｔ３の間に、ゲート配線２０の電位Ｖｗが高速で上昇する。
【００４８】
同様に、第２オン電位Ｖｏｎ２は閾値Ｖｔｈ４よりも大きいため、タイミングｔ２において、第４スイッチング素子Ｓ４がオンする。実施例５と同様に、接続点ｎ１の電位Ｖｎ１が高速で上昇する。このため、第１スイッチング素子Ｓ１もオンする。第２オン電位Ｖｏｎ２は閾値Ｖｔｈ１よりも大きいため、タイミングｔ２の直後における、第１スイッチング素子Ｓ１に流れる電流Ｉ１は大きい。このため、ゲート配線２０の電位Ｖｗが高速で上昇する。
【００４９】
上記のように、タイミングｔ２以降は、第１スイッチング素子Ｓ１を流れる電流Ｉ１と第２スイッチング素子Ｓ２を流れる電流Ｉ２の双方によって、ゲート配線２０の電位Ｖｗが充電される。
【００５０】
その後、タイミングｔ３において、接続点ｎ１の電位Ｖｎ１が電位Ｖｏｎ２−Ｖｔｈ４を超える（すなわち、ゲート配線２０の電位Ｖｗが電位Ｖｏｎ２−Ｖｔｈ４−Ｖｇｓ１を超える）。すると、第４スイッチング素子Ｓ４のゲートｇ４とソースｓ４の間の電位差が第４スイッチング素子Ｓ４の閾値Ｖｔｈ４より小さくなる。したがって、タイミングｔ３において、第４スイッチング素子Ｓ４は自動的にオフする。つまり。電流Ｉ４がゼロとなる。他方、ゲート配線２０の電位Ｖｗが電位Ｖｏｎ２−Ｖｔｈ４−Ｖｇｓ１を超えても、第１スイッチング素子Ｓ１はオフしない。このため、電位Ｖｎ１は、オペアンプ３０によるフィードバック制御の作用のみで上昇する。オペアンプ３０の動作周期は長いため、タイミングｔ３以降、電位Ｖｎ１が上昇する速度は遅い。
【００５１】
その後、タイミングｔ４において、ゲート配線２０の電位ＶｗがＶｏｎ２−Ｖｔｈ２を超える。すると、第２スイッチング素子Ｓ２のゲートｇ２とソースｓ２の間の電位差が第２スイッチング素子Ｓ２の閾値Ｖｔｈ２より小さくなる。したがって、タイミングｔ４において、第２スイッチング素子Ｓ２は自動的にオフする。第２スイッチング素子Ｓ２がオフした後は、第１スイッチング素子Ｓ１を流れる電流Ｉ１により、ゲートＧが充電される。オペアンプ３０は、ゲート配線２０の電位Ｖｗが第１オン電位Ｖｏｎ１と正確に一致するように、出力端子の電位を制御する。このため、タイミングｔ４以降は、低速でゲート配線２０の電位Ｖｗが上昇する。タイミングｔ５において電位Ｖｗが第１オン電位Ｖｏｎ１に達する。すると、その後は、オペアンプ３０が出力端子の電位を電位Ｖｏｎ１＋Ｖｔｈ１まで低下させ、第１スイッチング素子Ｓ１を実質的にオフした状態にする。したがって、タイミングｔ５以降は、電位Ｖｗが第１オン電位Ｖｏｎ１に正確に制御される。
【００５２】
本実施例においても、メインスイッチング素子１０を高速でオンさせることができると共に、オンした後のメインスイッチング素子１０のオン抵抗を正確に制御することができる。
【００５３】
以下に、各実施例の構成要素と請求項の構成要素との関係について説明する。実施例のドレインｄ１は、請求項の第１主端子の一例である。実施例のソースｓ１は、請求項の第２主端子の一例である。実施例のゲートｇ１は、請求項の第１制御端子の一例である。実施例のドレインｄ２は、請求項の第３主端子の一例である。実施例のソースｓ２は、請求項の第４主端子の一例である。実施例のゲートｇ２は、請求項の第２制御端子の一例である。実施例１の非反転入力端子（＋）は、請求項の第２入力端子の一例である。実施例１の反転入力端子（−）は、請求項の第１入力端子の一例である。
【００５４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００５５】
例えば、上述した実施例では、ゲート配線にゲート抵抗Ｒが挿入されていたが、ゲート抵抗Ｒを備えていなくてもよい。
【００５６】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５７】
１：ゲート電位制御回路
２：ゲートオン用駆動部
３：ゲートオフ用駆動部
４：駆動信号制御部
１０：メインスイッチング素子
１１：第１制御回路
１２：第２制御回路
１３：第３制御回路
２０：ゲート配線
２２：電源配線
３０：オペアンプ
５０：制御装置
Ｒ：ゲート抵抗
Ｓ１：第１スイッチング素子
Ｓ２：第２スイッチング素子
Ｓ３：第３スイッチング素子
Ｓ４：第４スイッチング素子
【図１】
2017126838.tif 000003
【図２】
2017126838.tif 000004
【図３】
2017126838.tif 000005
【図４】
2017126838.tif 000006
【図５】
2017126838.tif 000007
【図６】
2017126838.tif 000008
【図７】
2017126838.tif 000009
【図８】
2017126838.tif 000010
【図９】
2017126838.tif 000011
【図１０】
2017126838.tif 000012