(57)【要約】【課題】低消費電流と高速応答を両立させることが可能な電源装置を提供する。【解決手段】電源装置は、入力電圧に応じた出力電圧を出力する、第１トランジスタと、前記出力電圧を帰還制御する第１増幅器と、前記第１トランジスタの出力電流に応じた電流を出力する、第２トランジスタと、前記第１増幅器に流れる電流を供給する、第１電流源と、前記第２トランジスタの出力電流が所定の閾値を超えると、前記第１増幅器に流れる電流を増大させる、第２電流源と、を備える。【選択図】図１
2017126259.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧に応じた出力電圧を出力する、第１トランジスタと、
前記出力電圧を帰還制御する、第１増幅器と、
前記第１トランジスタの出力電流に応じた電流を出力する、第２トランジスタと、
前記第１増幅器に流れる電流を供給する、第１電流源と、
前記第２トランジスタの出力電流が所定の閾値を超えると、前記第１増幅器に流れる電流を増大させる、第２電流源と、
を備える電源装置。
【請求項２】
前記第２トランジスタは、前記第１トランジスタの出力電流に比例した電流を出力する請求項１に記載の電源装置。
【請求項３】
前記第２トランジスタの出力電流が前記所定の閾値を超えると、前記第１増幅器に前記第１電流源および前記第２電流源の電流を供給するよう設けられた第１切替器を備える請求項１または２に記載の電源装置。
【請求項４】
前記第２トランジスタの出力電流が前記所定の閾値を超えたか否かを示す信号を出力する、電流比較器を備え、
前記第１切替器は、前記電流比較器の出力信号に基づいて、前記第１増幅器に前記第２電流源の電流を供給するか否かを切り替える請求項３に記載の電源装置。
【請求項５】
前記第１増幅器の出力信号の利得を調整する、第２増幅器と、
前記第２増幅器に流れる電流を供給する、第３電流源と、
前記第２トランジスタの出力電流が所定の閾値を超えると、前記第２増幅器に流れる電流を増大させる、第４電流源と、を備える請求項１乃至４のいずれか１項に記載の電源装置。
【請求項６】
前記第２トランジスタの出力電流が前記所定の閾値を超えると、前記第２増幅器に前記第３電流源および前記第４電流源の電流を供給するよう設けられた第２切替器を備える請求項５に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電源装置に関する。
【背景技術】
【０００２】
従来のリニアレギュレータの中には、低消費電流と高速応答を両立させるべく、負荷の変動による出力電圧の変動を検知し、出力電圧に応じてレギュレータ内の増幅器を流れる電流を切り替えることで、レギュレータを低消費電力モードで動作させるか、高速応答モードで動作させるかを切り替えるものがある。しかしながら、この種のリニアレギュレータでは、出力電圧と閾値電圧との比較によって、モードの切替を行っており、閾値電圧の設定いかんでは、なかなかモードの切替が行われない場合がある。最近は、バッテリで駆動する電子機器が増えている一方で、高速応答も求められており、モードの切替を適切に行う技術が求められている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１５５３９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
そこで、本発明の実施形態が解決しようとする課題は、低消費電流と高速応答を両立させることが可能な電源装置を提供することである。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、電源装置は、第１トランジスタと、第１増幅器と、第２トランジスタと、第１電流源と、第２電流源とを備える。第１トランジスタは、入力電圧に応じた出力電圧を出力する。第１増幅器は、出力電圧を帰還制御する。第２トランジスタは、第１トランジスタの出力電流に応じた電流を出力する。第１電流源は、第１増幅器に流れる電流を供給する。第２電流源は、第２トランジスタの出力電流が所定の閾値を超えると、前記第１増幅器に流れる電流を増大させる。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態に係る電源装置を示す回路図である。
【図２】第１実施形態に係る電源装置の負荷電流と加算電流との関係を示すグラフである。
【図３】第１実施形態に係る電源装置の出力電圧と負荷電流との関係を示すグラフである。
【図４】第１実施形態の具体例に係る電源装置を示す回路図である。
【図５】第１実施形態の変形例に係る電源装置を示す回路図である。
【図６】第１実施形態の別の変形例に係る電源装置を示す回路図である。
【図７】第２実施形態に係る電源装置を示す回路図である。
【図８】第２実施形態の具体例に係る電源装置を示す回路図である。
【図９】第２実施形態の変形例に係る電源装置を示す回路図である。
【図１０】第２実施形態の別の変形例に係る電源装置を示す回路図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して、本発明の実施形態について説明する。本実施形態は、本発明を限定するものではない。
【０００８】
（第１実施形態）
第１実施形態に係る電源装置は、出力トランジスタとして機能する第１トランジスタから出力される電流をモニターする第２トランジスタの出力する電流を、所定の参照電流と比較し、その比較結果により第１増幅器の応答を速めるものである。以下にその内容を詳細に説明する。
【０００９】
図１は、本実施形態に係る電源装置１の回路図である。本実施形態に係る電源装置１は、第１増幅器１０と、第１電流源１２と、第２電流源１４と、第１トランジスタＰｐと、第２トランジスタＰｍと、参照電流源１６と、電流比較器１８と、第１切替器ＳＷ１と、抵抗Ｒｆ、Ｒｓと、を備えて構成される。
【００１０】
第１増幅器１０は、入力された２つの電圧の差電圧を増幅する差動増幅回路であり、例えば、トランジスタＰ１、Ｐ２、Ｎ１、Ｎ２と、を備えて構成される。トランジスタＰ１、Ｐ２は、ｐＭＯＳトランジスタであり、トランジスタＮ１、Ｎ２は、ｎＭＯＳトランジスタである。トランジスタＰ１、Ｐ２は、互いにゲートが接続され、トランジスタＰ１のゲートとドレインは接続されている。また、トランジスタＰ１、Ｐ２のソースは、入力端子ＩＮと接続される。
【００１１】
トランジスタＮ１のドレインはトランジスタＰ１のドレインと接続され、トランジスタＮ１のゲートには出力電圧Ｖｏｕｔに応じたフィードバック電圧（帰還電圧）ＶＦＢが印加される。トランジスタＮ２のドレインはトランジスタＰ２のドレインと接続され、トランジスタＮ２のゲートには所定の電圧である参照電圧ＶＲＥＦが印加される。これらのトランジスタＮ１、Ｎ２のソースは、いずれも第１電流源１２と接続される。また、トランジスタＮ１、Ｎ２のソースは第１切替器ＳＷ１を介して第２電流源１４と接続される。
【００１２】
第１増幅器１０の入力ノードは、トランジスタＮ１、Ｎ２の両ゲートである。また、第１増幅器１０の出力ノードは、トランジスタＮ２のドレインとトランジスタＰ２のドレインとの接続ノードである。第１増幅器１０の入力ノードには、フィードバック電圧ＶＦＢと、参照電圧ＶＲＥＦとが入力され、その差電圧に応じた電圧がトランジスタＮ２、Ｐ２の両ドレイン間から出力される。
【００１３】
第１電流源１２は、第１増幅器１０のトランジスタＮ１、Ｎ２の両ソース間に接続されている。第１電流源１２は、第１増幅器１０に流れる電流を供給する。第２電流源１４は、第２トランジスタＰｍの出力電流が所定の閾値を超えると、第１増幅器１０に流れる電流を増大させる。このように、第２電流源１４は、負荷電流が増えて、それに応じて第２トランジスタＰｍの出力電流が所定の閾値を超えたときに、第１増幅器１０に流れる電流を増やすために設けられている。
【００１４】
第１トランジスタＰｐは、入力電圧Ｖｉｎに応じた所定の出力電圧Ｖｏｕｔを出力する出力トランジスタである。この第１トランジスタＰｐは、ソースが入力端子ＩＮと接続され、ゲートが第１増幅器１０の出力ノードと接続され、ドレインが出力端子ＯＵＴと接続される。出力端子ＯＵＴには、出力コンデンサＣ１と負荷２が接続される。
【００１５】
第２トランジスタＰｍは、第１トランジスタＰｐの出力電流をモニターするトランジスタである。すなわち、第２トランジスタＰｍは、第１トランジスタＰｐの出力電流に応じた電流を出力する。この第２トランジスタＰｍは、ソースが入力端子ＩＮと接続され、ゲートが第１増幅器１０の出力と接続される。第１トランジスタＰｐと第２トランジスタＰｍは、ゲートが共通に接続され、ソースも共通に接続されていることから、実質的にカレントミラー回路を構成する。これにより、第２トランジスタＰｍからは、第１トランジスタＰｐの出力電流と比例する電流が流れる。
【００１６】
参照電流源１６は、しきい値となる所定の電流である参照電流ＩＲＥＦを電流比較器１８へと流す電流源である。電流比較器１８は、第２トランジスタＰｍのドレイン電流と、参照電流ＩＲＥＦとを比較した結果に基づいて、第２電流源１４に接続される第１切替器ＳＷ１のオン／オフの切り替えをする信号を出力する。
【００１７】
抵抗Ｒｆ、Ｒｓは、第１トランジスタＰｐのドレインと接地ノードとの間に直列に接続されている。抵抗Ｒｆ、Ｒｓは、出力電圧Ｖｏｕｔを分圧してフィードバック電圧ＶＦＢを生成する。この電圧ＶＦＢは、トランジスタＮ１のゲートへと印加される。
【００１８】
次に、電源装置１の動作を説明する。
【００１９】
まず、入力端子ＩＮに入力電圧Ｖｉｎが印加され、出力端子ＯＵＴに負荷２が接続されていない場合について説明する。入力電圧Ｖｉｎが印加されると、第１トランジスタＰｐはオンする。第１トランジスタＰｐがオンすると、出力端子ＯＵＴからはＶｏｕｔ＝Ｖｉｎの電圧が出力される。よって、抵抗Ｒｆ、Ｒｓには、Ｖｉｎ／（Ｒｆ＋Ｒｓ）の大きさの電流が流れる。この状態においては、フィードバック電圧ＶＦＢ＝Ｖｉｎ・Ｒｓ／（Ｒｆ＋Ｒｓ）である。第１増幅器１０は、フィードバック電圧ＶＦＢが参照電圧ＶＲＥＦと等しくなるように帰還制御を行う。
【００２０】
電源装置１の出力端子ＯＵＴに負荷２が接続されていない場合、上記のように出力電圧Ｖｏｕｔは、一定電圧となるように帰還制御される。このような状態においては、第１増幅器１０に流れる電流は第１電流源１２から供給される。したがって、第１切替器ＳＷ１はオフに設定されて第２電流源１４からの電流は第１増幅器１０には供給されない。
【００２１】
次に、この電源装置１の出力端子ＯＵＴに負荷２が接続された場合について説明する。本実施形態は、第１トランジスタＰｐとカレントミラー回路を構成する第２トランジスタＰｍを備えており、第２トランジスタＰｍは第１トランジスタＰｐの出力電流に応じた出力電流を流す。電源装置１の出力端子ＯＵＴに負荷２が接続され負荷電流が増大して出力電圧Ｖｏｕｔが低くなると、第２トランジスタＰｍの出力電流は増大する。第２トランジスタＰｍの出力電流が参照電流ＩＲＥＦを超えると、電流比較器１８の出力が反転する。これにより、第１切替器ＳＷ１が導通して、第１電流源１２の電流に加え第２電流源１４からの電流が第１増幅器１０に供給される。これにより、第１増幅器１０の応答性が向上する。
【００２２】
すなわち、第２電流源１４がない場合と比べて、トランジスタＮ２の出力電流が増大し、第１トランジスタＰｐのゲート電圧をより高速に低下させる。これにより、第１トランジスタＰｐはドレイン電流をより迅速に増加させ、出力電圧Ｖｏｕｔを高速に安定した電圧へと復帰させる。本実施形態では、第１増幅器１０に第１電流源１２からの電流のみを供給する状態を低消費電流モードと呼び、第１増幅器１０に第１電流源１２と第２電流源１４からの電流を供給する状態を高速応答モードと呼ぶ。
【００２３】
このように、本実施形態では、電源装置１が負荷２と接続されると、低消費電流モードから、高速応答モードへと迅速に移行させ、第２電流源１４からの電流を第１増幅器１０に供給して、より高速に出力電圧Ｖｏｕｔの変動を抑制させる。この高速応答モードは、電源装置１に負荷２が接続されている間、継続する。
【００２４】
また、電源装置１から負荷２が切り離された場合には、第２トランジスタＰｍのドレイン電流が参照電流ＩＲＥＦよりも小さくなり、電流比較器１８からの出力信号により第１切替器がオフになる。従って第２電流源１４からの電流は、第１増幅器１０に供給されなくなり低消費電流モードへ移行する。このように、第１トランジスタＰｐの出力電流をモニターすることにより、高速応答モードから低消費電流モードへ迅速に切り替えることができる。
【００２５】
ここで、仮に図１の第２トランジスタＰｍがなかったとすると、電源装置１から負荷２に流れる負荷電流が増加すると、抵抗Ｒｆ、Ｒｓへと流れる電流が減少する。この結果、出力電圧Ｖｏｕｔが低くなり、フィードバック電圧ＶＦＢも、参照電圧ＶＲＥＦよりも低くなる。この場合、トランジスタＮ１のゲートに印加される電圧が低下するため、トランジスタＮ１の出力電流（ドレイン−ソース間電流）が減少する。よって、トランジスタＰ１の出力電流も減少するが、逆に、トランジスタＰ２、Ｎ２の出力電流は増加する。
【００２６】
これにより、第１トランジスタＰｐのゲート電圧が低下し、第１トランジスタＰｐの出力電流が増加し、出力電圧Ｖｏｕｔを引き上げる動作が行われる。このような帰還動作は時間がかかるため、高速応答性が損なわれてしまう。これに対して、本実施形態は、上述したように、第２トランジスタＰｍを設けることで、負荷電流の急増時に第１増幅器１０に流す電流を増やして高速応答性を改善する。
【００２７】
以上のように、本実施形態によれば、電源装置１へ負荷２が接続されると、第１トランジスタＰｐの出力電流をモニターして第２電流源１４の電流を第１増幅器１０へ加算することによって、第１増幅器１０の応答性が高まる。すなわち、低消費電流モードから高速応答モードへ迅速に切り替わる。また、電源装置１へ負荷２が接続されている状態では、高速応答モードを保ち、第１トランジスタＰｐの出力電流に応じて、出力電圧Ｖｏｕｔの変動を迅速に抑制できる。
【００２８】
第１トランジスタＰｐの出力電流ではなく、第１トランジスタＰｐの出力電圧をモニターする場合、出力電圧の変動を精度よく検知するのは困難であり、また出力電流が変化してから出力電圧が変化するため、出力電圧の変動を検知するのには時間がかかってしまう。本実施形態のように、出力電流を出力電圧に変換せずに、出力電流のままで検知することで、より迅速かつ精度よく、負荷変動を検知できる。これにより、負荷２が接続されると高速応答モードへと迅速に移行し、負荷２が電源装置１から切断されると低消費電流モードへと迅速に移行することが可能となる。また、ノイズは、トランジスタに流れる電流をＩとすると、１／√Ｉに比例して発生するので、第２電流源１４にて大きな電流を第１増幅器１０に流すことにより、第１増幅器１０の低ノイズ化を図ることも可能である。
【００２９】
本実施形態の第１比較例として、第２トランジスタＰｍの出力電流に応じた加算電流を第１増幅器１０に流すことも考えられる。この場合、第１増幅器１０には、第１トランジスタＰｐの出力電流が多いほど、すなわち負荷電流が多いほど、第１増幅器１０に流れる加算電流が増大することになる。これに対して、本実施形態では、負荷電流の大小によらず、常に一定の加算電流を第２電流源１４から第１増幅器１０に供給する。
【００３０】
図２は、本実施形態と第１比較例とにおける、第１増幅器１０に流れる加算電流を示すグラフである。図２の横軸は負荷電流［ｍＡ］、縦軸は加算電流［ｍＡ］であり、実線が本実施形態を示し、破線が第１比較例を示している。この図２に示すように、第１比較例においては、電源装置１の負荷電流に比例して第１増幅器１０に流れる電流が変化する。したがって、第１比較例では、負荷電流がある程度まで増えないと、第１増幅器１０に流れる電流が増えないため、負荷変動に対する応答性がよくない。それに対して、本実施形態による加算電流であれば、負荷２が接続されている場合においては、ほぼ一定の加算電流を第１増幅器１０に供給するので、第１増幅器１０を高速に応答させることが可能となる。
【００３１】
図３は本実施形態と第２電流源１４がない第２比較例とにおける負荷変動時の出力電圧の変化を示すグラフである。横軸は時間［ｍｓ］、縦軸は電圧「Ｖ］であり、実線は本実施形態を示し、破線は第２比較例を示している。また、図３には、負荷電流の時間変化も示している。この図３に示すように、第２比較例では、例えば、負荷電流が１ｍＡから３００ｍＡへと増加した際に、電源回路の出力電圧は、０．２Ｖ程落ち込んでいる。これに対して、本実施形態では、負荷電流が増加しても０．１Ｖ程の電圧が低下に制御されている。さらに、第２比較例に比べて、本実施形態に係る電源装置１は、負荷の増大に応じて高速に出力電圧の変動を抑制できており、より早く安定した電圧に復帰することが可能である。
【００３２】
（第１実施形態の一具体例）
前述した第１実施形態における、第２電流源１４と、参照電流源１６と、電流比較器１８と、第１切替器ＳＷ１は、トランジスタや抵抗を用いて構成可能である。
【００３３】
図４は、第２電流源１４と、参照電流源１６と、電流比較器１８を用いない電源装置１の一具体例を示す図である。この図４に示す電源装置１は、第２電流源１４をトランジスタＮａを用いて構成し、参照電流源１６と、電流比較器１８と、第１切替器ＳＷ１とを、抵抗Ｒｍと、トランジスタＮｓとを用いて構成している。
【００３４】
抵抗Ｒｍは、第２トランジスタＰｍのドレインと接地ノードとの間に介挿されている。この抵抗Ｒｍにより、第２トランジスタＰｍの出力電流に応じた電圧が出力される。この電圧は、トランジスタＮｓのゲートに入力される。
【００３５】
トランジスタＮｓのドレインは第１増幅器１０へと接続され、ソースはトランジスタＮａのドレインに接続される。このトランジスタＮｓは、第１切替器ＳＷ１の切替動作を行うトランジスタであり、負荷電流が増大して第２トランジスタＰｍの出力電流が増大したときにオンする。
【００３６】
トランジスタＮａは、例えば、ｎＭＯＳトランジスタであり、ゲートに所定の電圧ＶＡＤＤが印加され、ドレインがトランジスタＮｓのソースと接続され、ソースは接地される。このトランジスタＮａは、トランジスタＮｓがオンのときに、トランジスタＮａのドレイン電流を、トランジスタＮｓのドレイン−ソース間を介して第１増幅器１０に供給する。
【００３７】
（第１実施形態の一変形例）
図５は、第１実施形態の一変形例に係る回路図である。この図５に示す変形例は、第１トランジスタＰｐと第２トランジスタＰｍを除いて、図１に示す各トランジスタの導電型を逆にしたものである。図５では、入力電圧Ｖｉｎノード側に第１電流源１２と第２電流源１４が接続され、接地ノード側に第１増幅器１０が接続される。また、第１増幅器１０内のフィードバック電圧ＶＦＢと参照電圧ＶＲＥＦが入力されるトランジスタＰ３、Ｐ４はｐＭＯＳトランジスタであり、トランジスタＰ３、Ｐ４に接続されるトランジスタＮ３、Ｎ４はｎＭＯＳトランジスタである。図５の回路動作は、図１と共通するため、詳細な説明を省略する。
【００３８】
図６は、図５の第２電流源１４と、参照電流源１６と、電流比較器１８と、第１切替器ＳＷ１とを、図４と同様にトランジスタＰａ、Ｎｓ、抵抗Ｒｍを用いて具体化した回路である。図６の回路構成および回路動作は、図４と共通するため、詳細な説明を省略する。
【００３９】
このように、第１実施形態の一変形例では、第１トランジスタＰｐの出力電流をモニターする第２トランジスタＰｍの出力電流が増えると、第１増幅器１０に流れる電流を増やすため、負荷が増大して第１トランジスタＰｐの出力電流が増えると、第１増幅器１０の応答性を向上でき、電源装置１の出力電圧Ｖｏｕｔの変動を迅速に抑制できる。これにより、本実施形態の電源装置１は、負荷２が接続されていない場合は、低消費電流モードで動作し、負荷２が接続されると、迅速に高速応答モードに切り替えることができる。
【００４０】
前述した第１実施形態（図１）、及びこの具体例、変形例（図４乃至図６）に係る電源回路１は、上述したように同様の作用・効果を奏するものであるが、回路レイアウトの関係など種々の要因により必要に応じてその実施形態を変更し得るものである。
【００４１】
（第２実施形態）
第２実施形態においては、第１増幅器１０の後段に利得を調整する第２増幅器を設けることにより、さらに低ノイズをも実現しようとするものである。以下、上述した第１実施形態と異なる部分について詳しく説明する。
【００４２】
図７は、本実施形態に係る電源装置１を示す図である。この図７に示す電源装置１は、図１の回路に加えて、第２増幅器であるトランジスタＰｇと、第３電流源２０と、第４電流源２２と、第２切替器ＳＷ２とをさらに備えて構成される。
【００４３】
第２増幅器であるトランジスタＰｇは、例えば、ｐＭＯＳトランジスタであり、ソースが入力端子と接続され、ゲートが第１増幅器１０の出力と接続され、ドレインが第１トランジスタＰｐのゲートと、第２トランジスタＰｍのゲートと、第３電流源２０及び第４電流源２２と接続される。このトランジスタＰｇは、第１トランジスタＰｐをゲート駆動するトランジスタである。
【００４４】
このような構成においては、トランジスタＰｇのゲート電位を反転させた電位を、第１トランジスタＰｐと第２トランジスタＰｍの各ゲートに入力することになる。このため、第１増幅器１０のトランジスタＮ１、Ｎ２のゲートに印加される電圧が、前述した実施形態とは互いに逆になっている。すなわち、トランジスタＮ１のゲートには、参照電圧ＶＲＥＦが印加され、トランジスタＮ２のゲートには、フィードバック電圧ＶＦＢが印加される。
【００４５】
図７の電源装置１では、第１増幅器１０の出力電圧の利得をトランジスタＰｇで調整する。トランジスタＰｇのドレイン電圧は第１トランジスタＰｐと第２トランジスタＰｍの各ゲートに供給される。例えば、負荷電流が増加して出力電圧Ｖｏｕｔが低下すると、第１トランジスタＰｐの出力電流の増加に応じて第２トランジスタＰｍの出力電流が増加する。第２トランジスタＰｍの出力電流が参照電流ＩＲＥＦを超えると、電流比較器１８の出力が反転して第１切替器ＳＷ１及び第２切替器ＳＷ２が導通する。これにより、第１電流源１２の電流に加え第２電流源１４からの電流が第１増幅器１０に供給されて第１増幅器１０の応答性が向上する。同時に第３電流源２０の電流に加え第４電流源２２からの電流がトランジスタＰｇのドレインと、第１トランジスタＰｐと第２トランジスタＰｍの各ゲートに供給される。以上により、第１トランジスタＰｐと第２トランジスタＰｍの応答性が向上する。
【００４６】
また、トランジスタＰｇを備えることにより、第１増幅器１０の開放利得（Ａとする）が上昇する。出力電圧Ｖｏｕｔの値で決まる所定の帰還率をβとした場合、入力端子ＩＮに印加される入力電圧Ｖｉｎに依存するノイズやリップルは、１／（１＋Ａβ）の値により大きさが変わる。このため、開放利得Ａを上昇させることにより、出力電圧Ｖｏｕｔの低ノイズ化や高リップル除去化を実現することが可能となる。第２実施形態における電源装置の消費電流は、第１実施形態の電源装置のそれより若干増加するものの、第１実施例と同様に低消費電流と高速応答を両立させることが出来る。更に第１実施例に較べて出力電圧Ｖｏｕｔの低ノイズ化や高リップル除去化を実現できる。
【００４７】
（第２実施形態の具体例および変形例）
第２実施形態においても、上述した第１実施形態と同様の具体例および変形例を構成することが可能である。
【００４８】
図８は、図７の第２電流源１４と、参照電流源１６と、電流比較器１８と、第１切替器ＳＷ１と、第２切替器ＳＷ２と、第４電流源２２とを、図４と同様に、トランジスタや抵抗を用いて構成した例を示している。第２電流源１４は、ｎＭＯＳトランジスタＮａ１を用いて構成されている。電流比較器１８と第１切替器ＳＷ１は、ｎＭＯＳトランジスタＮｓ１を用いて構成されている。第４電流源２２は、ｎＭＯＳトランジスタＮａ２を用いて構成されている。電流比較器１８と第２切替器ＳＷ２は、ｎＭＯＳトランジスタＮｓ２を用いて構成されている。
【００４９】
図９は、第１トランジスタＰｐと第２トランジスタＰｍを除いて、図７に示す各トランジスタの導電型を逆にしたものである。入力電圧Ｖｉｎノード側に第１電流源１２、第２電流源１４、第３電流源２０および第４電流源が接続され、接地ノード側に第１増幅器１０が接続される。また、第１増幅器１０内のフィードバック電圧ＶＦＢと参照電圧ＶＲＥＦが入力されるトランジスタＰ３、Ｐ４はｐＭＯＳトランジスタであり、トランジスタＰ３、Ｐ４に接続されるトランジスタＮ３、Ｎ４はｎＭＯＳトランジスタである。図９の回路動作は、図７と共通するため、詳細な説明を省略する。
【００５０】
図１０は、図９の第２電流源１４と、参照電流源１６と、電流比較器１８と、第１切替器ＳＷ１と、第２切替器ＳＷ２と、第４電流源２２とを、図８と同様に、トランジスタや抵抗を用いて構成した例を示している。第２電流源１４は、ｐＭＯＳトランジスタＰａ１を用いて構成されている。電流比較器１８と第１切替器ＳＷ１は、ｎＭＯＳトランジスタＮｓ１を用いて構成されている。第４電流源２２は、ｐＭＯＳトランジスタＰａ２を用いて構成されている。電流比較器１８と第２切替器ＳＷ２は、ｎＭＯＳトランジスタＮｓ２を用いて構成されている。
【００５１】
前述した第２実施形態（図７）、及びこの具体例、変形例（図８乃至図１０）に係る電源回路１は、上述したように同様の作用・効果を奏するものであるが、回路レイアウトの関係など種々の要因により必要に応じてその実施形態を変更し得るものである。
【００５２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、当然のことながら、本発明の要旨の範囲内で、これらの実施の形態を部分的に適宜組み合わせることも可能である。
【００５３】
例えば、上述した全ての実施形態において、構成要素のいくつか及び負荷２は、接地されているが、抵抗Ｒｓと、負荷２の基準となる電圧が同じ電圧になるのであれば、これらは所定の電圧Ｖｓｓと接続されているものとしてもよい。
【符号の説明】
【００５４】
１：電源装置、１０：第１増幅器、１２：第１電流源、１４：第２電流源、１６：参照電流源、１８：電流比較器、Ｐｐ：第１トランジスタ、Ｐｍ：第２トランジスタ、Ｒｆ、Ｒｓ：抵抗、ＳＷ１：第１切替器
【図１】
2017126259.tif 000003
【図２】
2017126259.tif 000004
【図３】
2017126259.tif 000005
【図４】
2017126259.tif 000006
【図５】
2017126259.tif 000007
【図６】
2017126259.tif 000008
【図７】
2017126259.tif 000009
【図８】
2017126259.tif 000010
【図９】
2017126259.tif 000011
【図１０】
2017126259.tif 000012