(57)【要約】【課題】回路構成が簡単であり、正常に動作可能な電源回路を提供することを目的とする。【解決手段】複数の検出回路２は、複数の定電圧電源１に対応して設けられ、各々が対応する定電圧電源１の出力電圧を分圧する分圧抵抗と、分圧された出力電圧に基づいて当該出力電圧の状態を示す状態電圧を生成するトランジスタとを有する。複数の抵抗３は、複数の検出回路２と一の接続点６との間に接続され、プルアップ抵抗４は、第２電源と接続点６との間に接続され、短絡検知部５２は、接続点６の電圧に基づいて、複数の定電圧電源１の少なくとも１つの短絡を検知する。【選択図】図２
2017077068.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが第１電源から供給された電圧に基づいて予め定められた出力電圧を生成する複数の定電圧電源と、
前記複数の定電圧電源に対応して設けられ、各々が対応する前記定電圧電源の前記出力電圧を分圧する分圧抵抗と、分圧された前記出力電圧に基づいて当該出力電圧の状態を示す状態電圧を生成するトランジスタとを有する複数の検出回路と、
前記複数の検出回路と一の接続点との間に接続された複数の抵抗と、
第２電源と前記接続点との間に接続されたプルアップ抵抗と、
前記接続点の電圧に基づいて、前記複数の定電圧電源の少なくとも１つの短絡を検知する短絡検知部と、
前記短絡検知部が短絡を検知した場合に、前記第１電源から前記複数の定電圧電源への電圧の供給を停止する制御部と
を備える、電源回路。
【請求項２】
請求項１に記載の電源回路であって、
アナログ形式の前記接続点の前記電圧を、デジタル信号に変換するアナログデジタル変換回路をさらに備え、
前記短絡検知部は、当該デジタル信号に基づいて前記検知を行う、電源回路。
【請求項３】
請求項１または請求項２に記載の電源回路であって、
前記短絡検知部及び前記制御部は、マイクロコンピュータのプログラムの実行によって実現される、電源回路。
【請求項４】
請求項１から請求項３のうちのいずれか１項に記載の電源回路であって、
前記第２電源は、前記第１電源と別系統であり、前記短絡検知部及び前記制御部を動作させるための電源電圧を供給する、電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば家電製品などの内部回路に電圧を供給する電源回路に関し、特に電源回路の出力が短絡した場合に電圧の供給を停止する電源回路に関する。
【背景技術】
【０００２】
テレビジョン受信機などの家電製品では、内部回路を動作させるための定電圧電源が複数設けられており、各々の定電圧電源には定電圧レギュレータなどが用いられている。各々の定電圧電源は、回路故障などの予期せぬ原因によって出力側が短絡する場合があり、そのような短絡が生じた場合には、負荷短絡によるレギュレータの加熱で回路に不具合が生じることがある。
【０００３】
このような問題に対して、例えば特許文献１のような電源回路の短絡保護回路が提案されている。この短絡保護回路は、複数の定電圧電源のうち特定の定電圧電源の出力を他の定電圧電源の制御用の電圧として使用し、各々の定電圧電源の出力電圧を検出する検出回路を備える。そして、検出回路の出力がＯＲ回路でつながれ、そのＯＲ回路の出力に基づいて制御の大元となるレギュレータの制御端子をオフし、各定電圧電源の基準電圧の供給を停止することによって、レギュレータの出力を停止する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１９０２６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の技術によれば、ある回路構成においてはその機能が有効となる。しかしながら、電源回路の出力電圧が短絡検知用トランジスタのエミッタに入力される電圧よりも高い回路構成では、短絡検知用トランジスタのベースに接続されているツェナーダイオードは用をなさなくなる。つまり、そのような回路構成では、ツェナーダイオードがない回路と等価となり、出力電圧の短絡検知が働く電圧が一定となってしまう。この結果、例えば出力電圧がＶ１−Ｖｂｅ以下（Ｖ１：短絡検知用トランジスタのエミッタ電圧、Ｖｂｅ：短絡検知用トランジスタのベース−エミッタ間の飽和電圧）である場合に、短絡検知用トランジスタがオンするため、電源回路の出力電圧が何Ｖ下がれば保護回路を動作すべきかを、決定及び設計できないという問題があった。
【０００６】
また、出力電圧がＶ１よりも高く、例えば出力電圧が短絡検知用トランジスタのベース−エミッタ間の逆バイアスを超える場合には、特許文献１の回路構成は正常に動作しないという問題があった。さらに、短絡保護を統括する統括定電圧電源を、他の定電圧電源と同様に回路電源として使用すると、特許文献１の回路構成では統括定電圧電源の短絡保護を実現できないという問題があった。
【０００７】
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、回路構成が簡単であり、正常に動作可能な電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る電源回路は、それぞれが第１電源から供給された電圧に基づいて予め定められた出力電圧を生成する複数の定電圧電源と、前記複数の定電圧電源に対応して設けられ、各々が対応する前記定電圧電源の前記出力電圧を分圧する分圧抵抗と、分圧された前記出力電圧に基づいて当該出力電圧の状態を示す状態電圧を生成するトランジスタとを有する複数の検出回路と、前記複数の検出回路と一の接続点との間に接続された複数の抵抗と、第２電源と前記接続点との間に接続されたプルアップ抵抗と、前記接続点の電圧に基づいて、前記複数の定電圧電源の少なくとも１つの短絡を検知する短絡検知部と、前記短絡検知部が短絡を検知した場合に、前記第１電源から前記複数の定電圧電源への電圧の供給を停止する制御部とを備える。
【発明の効果】
【０００９】
本発明は、複数の定電圧電源に対応して設けられ、各々が対応する定電圧電源の出力電圧を分圧する分圧抵抗と、分圧された出力電圧に基づいて当該出力電圧の状態を示す状態電圧を生成するトランジスタとを有する複数の検出回路と、複数の検出回路と一の接続点との間に接続された複数の抵抗と、第２電源と接続点との間に接続されたプルアップ抵抗と、接続点の電圧に基づいて、複数の定電圧電源の少なくとも１つの短絡を検知する短絡検知部とを備える。これにより、回路構成が簡単であり、正常に動作可能な電源回路を実現することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る電源回路の構成を示すブロック図である。
【図２】実施の形態１に係る電源回路の一部の構成を示す回路図である。
【図３】実施の形態１に係る電源回路の一部に相当する等価回路を示す回路図である。
【図４】実施の形態１に係る電源回路の一部に相当する等価回路を示す回路図である。
【図５】実施の形態１に係る電源回路の動作を示すフローチャートである。
【発明を実施するための形態】
【００１１】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る電源回路の構成を示すブロック図である。なお、本実施の形態１に係る電源回路は、電源回路部１００と、短絡検知保護回路２００とを備えているが、電源回路部１００は、電源回路の外部に設けられてもよい。
【００１２】
電源回路部１００は、第１電源であるメイン電源１０１と、第２電源であるスタンバイ電源１０２とを備えている。
【００１３】
短絡検知保護回路２００は、複数の定電圧電源１（定電圧電源１１，１２，１３）と、複数の検出回路２（検出回路２１，２２，２３）と、複数の抵抗３（抵抗３１，３２，３３）と、プルアップ抵抗４と、マイコン（マイクロコンピュータ）５とを備えている。
【００１４】
本実施の形態１では、負荷３００の数に合わせて、定電圧電源系統の数、定電圧電源１、検出回路２及び抵抗３のそれぞれの数を３つとしている。しかし、これは一例に過ぎず、これら要素のそれぞれの数は３つに限ったものではない。
【００１５】
マイコン５は、定電圧電源１１，１２，１３と、メイン電源１０１とを統括的に制御することが可能となっている。本実施の形態１では、マイコン５はＡＤＣ入力端子５１を有しており、ＡＤＣ入力端子５１は、後述する一の接続点６に相当する。
【００１６】
また、処理回路であるマイコン５が、図示しないメモリなどに記憶されたプログラム（ソフトウェア、ファームウェア、またはこれらの組み合わせ）を読み出して実行することによって、短絡検知部５２の機能と、制御部５３の機能とが実現されている。すなわち電源回路は、マイコン５により実行されるときに、短絡検知部５２の動作（ステップ）と、制御部５３の動作（ステップ）とが結果的に実行されることになるプログラムを格納するためのメモリを備える。
【００１７】
ここで、メモリとは、例えば、ＲＡＭ、ＲＯＭ、フラッシュメモリー、ＥＰＲＯＭ、ＥＥＰＲＯＭ等の、不揮発性または揮発性の半導体メモリや、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ等が該当する。また、ソフトウェアプログラムに従って動作する短絡検知部５２及び制御部５３に代えて、短絡検知部５２及び制御部５３は、当該動作をハードウェアの電気回路で実現する信号処理回路により実現されてもよいし、ソフトウェア及びハードウェアを組み合わせた処理回路により実現されてもよい。
【００１８】
次に、短絡検知保護回路２００の概要について説明する。電源回路部１００のメイン電源１０１からメイン電源電圧Ｖｍを供給されると、短絡検知保護回路２００の定電圧電源１１，１２，１３は、メイン電源電圧Ｖｍを予め定められた出力電圧Ｖ１，Ｖ２，Ｖ３に変換して、出力電圧Ｖ１，Ｖ２，Ｖ３を負荷３００（負荷３０１，３０２，３０３）に供給する。
【００１９】
また、短絡検知保護回路２００では、定電圧電源１１，１２，１３の出力にそれぞれ接続されている検出回路２１，２２，２３の出力が、抵抗３１，３２，３３を介して接続点６に入力されるとともに、スタンバイ電源１０２の電圧が、プルアップ抵抗４を介して接続点６に入力されることによって、接続点６に電圧が生成される。以下、接続点６の電圧を「結合電圧」と記して説明する。
【００２０】
短絡検知部５２は、当該結合電圧（接続点６の電圧）に基づいて定電圧電源１１，１２，１３の少なくとも１つの短絡を検知する。制御部５３は、短絡発生が検知された場合に、メイン電源１０１をオフ状態にして定電圧電源１１，１２，１３へのメイン電源電圧Ｖｍの供給を停止する。このような停止を行うことによって、内部回路を保護することが可能となっている。
【００２１】
次に、各構成要素について詳細に説明する。
【００２２】
メイン電源１０１は、定電圧電源１１，１２，１３にメイン電源電圧Ｖｍを供給する。スタンバイ電源１０２は、メイン電源１０１とは別系統であり、マイコン５（短絡検知部５２及び制御部５３）を起動（動作）させるためのスタンバイ電源電圧Ｖｓを、マイコン５などに供給する。本実施の形態１では、短絡検知保護回路２００がメイン電源１０１に接続された際に、スタンバイ電源１０２からマイコン５などにスタンバイ電源電圧Ｖｓが供給されるように構成されている。
【００２３】
定電圧電源１１，１２，１３は、メイン電源１０１から供給されたメイン電源電圧Ｖｍに基づいて予め定められた出力電圧Ｖ１，Ｖ２，Ｖ３を生成する。出力電圧Ｖ１，Ｖ２，Ｖ３が、負荷３０１，３０２，３０３にそれぞれ供給されることによって、負荷３０１，３０２，３０３を駆動することが可能となる。
【００２４】
検出回路２１，２２，２３は、定電圧電源１１，１２，１３に対応して設けられている。ここで図２は、検出回路２１，２２，２３の構成要素と、抵抗３１，３２，３３と、プルアップ抵抗４と、ＡＤＣ入力端子５１を有するマイコン５との間の結線を示す回路図である。以下、図２を用いて、検出回路２１，２２，２３の構成要素について詳細に説明する。
【００２５】
検出回路２１は、分圧抵抗２１ａ，２１ｂと、トランジスタ２１ｃとを有している。検出回路２１の分圧抵抗２１ａ，２１ｂは、対応する定電圧電源１１の出力電圧Ｖ１を分圧（抵抗分割）して、トランジスタ２１ｃのベースに入力する。負荷９１に短絡などの異常がない場合には、トランジスタ２１ｃのコレクタ−エミッタ間を十分飽和できるベース電流が流れるように抵抗値が設計されている。ベース電流が十分飽和して流れる状態では、トランジスタ２１ｃのコレクタはほぼエミッタと同じ電圧となる。ただし、その状態でもコレクタ−エミッタ間の飽和電圧Ｖｃｅは残存する。
【００２６】
このような構成によれば、負荷９１に短絡などの異常がなく、分圧された出力電圧Ｖ１が十分に高い場合には、トランジスタ２１ｃはオン状態となり、コレクタ−エミッタ間の電圧はオン電圧（＝飽和電圧Ｖｃｅ）となる。一方、負荷９１に短絡などの異常があり、分圧された出力電圧Ｖ１が低い場合には、トランジスタ２１ｃはオフ状態となり、コレクタ−エミッタ間のオフ電圧（≠飽和電圧Ｖｃｅ）となる。このように、トランジスタ２１ｃは、分圧された出力電圧Ｖ１に基づいて当該出力電圧Ｖ１の状態を示す状態電圧（オン電圧またはオフ電圧）を生成する。
【００２７】
以上、検出回路２１について説明した。検出回路２２，２３も、検出回路２１と同様に構成されている。つまり、検出回路２２は、分圧抵抗２１ａ，２１ｂ及びトランジスタ２１ｃと同様の分圧抵抗２２ａ，２２ｂ及びトランジスタ２２ｃを有しており、検出回路２３は、分圧抵抗２１ａ，２１ｂ及びトランジスタ２１ｃと同様の分圧抵抗２３ａ，２３ｂ及びトランジスタ２３ｃを有している。
【００２８】
抵抗３１，３２，３３は、検出回路２１，２２，２３と接続点６との間に接続されている。プルアップ抵抗４は、スタンバイ電源１０２と接続点６との間に接続されている。このような構成によれば、検出回路２１，２２，２３で生成される状態電圧と、スタンバイ電源１０２のスタンバイ電源電圧Ｖｓとが接続点６にて結合されることによって、結合電圧Ｖｉが生成される。このため、接続点６であるＡＤＣ入力端子５１には、結合電圧Ｖｉが印加されることになる。
【００２９】
ここで、すべての定電圧電源１１，１２，１３が正常に動作している状態の結合電圧Ｖｉ［Ｖ］は、次式（１）で示される。次式（１）のうち、Ｒａは、プルアップ抵抗４の抵抗値［Ω］であり、Ｒｂは、抵抗３１，３２，３３の抵抗値［Ω］である。図３に、この状態の等価回路を示す。
【００３０】
【数１】
2017077068.tif 000003
【００３１】
負荷９１に短絡が発生して定電圧電源１１の出力電圧Ｖ１が低下する場合として、負荷９１の系統が完全に短絡した場合を想定する。この場合には、出力電圧Ｖ１はほぼ０であるため、トランジスタ２１ｃはカットオフ状態となる。この状態では、オン状態の検出回路２は３系統から２系統に減るので、ＡＤＣ入力端子５１に印加される結合電圧Ｖｉは上昇する。この状態の結合電圧Ｖｉ［Ｖ］は、次式（２）で示される。図４に、この状態の等価回路を示す。
【００３２】
【数２】
2017077068.tif 000004
【００３３】
以上のことから分かるように、定電圧電源１１，１２，１３の系統に関する異常の論理和が、結合電圧Ｖｉに反映される。
【００３４】
このことに鑑みて、短絡検知部５２は、結合電圧Ｖｉに基づいて、定電圧電源１１，１２，１３の少なくとも１つの短絡を検知するように構成されている。本実施の形態１では、アナログ形式の結合電圧Ｖｉが、アナログデジタル変換回路であるＡＤＣ入力端子５１によってデジタル信号に変換され、短絡検知部５２は、当該デジタル信号に基づいて上述の検知を行う。
【００３５】
制御部５３は、短絡検知部５２が短絡を検知した場合に、メイン電源１０１から定電圧電源１１，１２，１３へのメイン電源電圧Ｖｍの供給を停止する。これにより、保護動作が実現される。
【００３６】
＜動作＞
図５は、本実施の形態１に係る電源回路の動作を示すフローチャートである。以下、図５を用いて電源回路の動作について説明する。なお前提として、以下の動作が行われる前には、マイコン５を起動するために、スタンバイ電源１０２からのスタンバイ電源電圧Ｖｓが、マイコン５に供給される。
【００３７】
ステップＳ１にて、動作を開始したマイコン５は、機器を動作状態にするために、図示しない機器制御マイコンからの指示によってメイン電源１０１をオンする。これにより、メイン電源１０１からのメイン電源電圧Ｖｍが、定電圧電源１１，１２，１３に供給される。
【００３８】
ステップＳ２にて、マイコン５は、定電圧電源１の出力電圧をオンする指示を出して、定電圧電源１から出力電圧Ｖ１，Ｖ２，Ｖ３を出力させる。なお、後段に接続されている負荷３００の要求仕様によるが、例えば負荷３００の制約がない場合には、マイコン５からの指示がなくても、メイン電源電圧Ｖｍが定電圧電源１に供給された場合に自動的に定電圧電源１が起動されたり、定電圧電源１の出力電圧がオンされたりしてもよい。
【００３９】
ステップＳ３にて、マイコン５は、正常時及び異常時のアナログの結合電圧Ｖｉをデジタル値に変換したデータを図示しない記憶装置から読み出し、当該データを、前もって初期値として図示しないメモリ内部に保存する。ここで、データ内の正常時の結合電圧Ｖｉは、式（１）で示される結合電圧Ｖｉを基準に決定され、データ内の異常時の結合電圧Ｖｉは、式（２）で示される結合電圧Ｖｉを基準に決定される。なお、定電圧電源１の出力電圧には、ある程度のばらつきがあること、出力電圧が正常時から外れた場合にできるだけ早く保護動作を行うことができることが望ましいことを鑑みて、正常時及び異常時の入力電圧範囲は決定される。
【００４０】
ステップＳ４にて、マイコン５は、定電圧電源１をオンした後から、ＡＤＣ入力端子５１における結合電圧Ｖｉ（正確にはそのデジタル値）を定期的に読み込むポーリングを行う。
【００４１】
ステップＳ５にて、マイコン５の短絡検知部５２は、ステップＳ４で読み込んだ結合電圧Ｖｉ（正確にはそのデジタル値）と、ステップＳ３で保存したデータとを比較して、定電圧電源１１，１２，１３の系統が短絡しているか否かを検知する。
【００４２】
ここで本実施の形態１では、結合電圧Ｖｉが入力されるマイコン５の入力端子に、ＡＤＣ入力端子５１が使用されている。このことは、各検出回路２をできるだけ簡易な回路構成とし、半導体部品の部品点数を削減することに貢献する。ただし、複数の検出回路２が複数の抵抗３を介してＡＤＣ入力端子５１で接続される本実施の形態１に係る構成では、検出回路２の数を多くする（例えば無限にする）ことはできない。
【００４３】
以下、この理由について説明する。例えばｎ個の定電圧電源１のひとつが短絡した場合を想定すると、ＡＤＣ入力端子５１からみて対接地側に接続される抵抗３の本数がｎ本から（ｎ−１）本に変化する。この変化によるＡＤＣ入力端子５１での結合電圧Ｖｉの変動は、ｎの値が大きくなるほど小さくなる。このため、ｎの値が大きい場合には、１つの定電圧電源１が短絡しても、結合電圧Ｖｉが、先に説明した初期値として使用している正常動作の電圧範囲内から異常動作の電圧範囲内に移行せずに、正常動作の電圧範囲内のままとなり、もはや短絡検知ができなくなる。このため、本実施の形態１に係る構成では、検出回路２の数を多くする（例えば無限にする）ことはできない。
【００４４】
実際には、定電圧電源１及び検出回路２などの数は、マイコン５のＡＤＣ入力端子５１のＡＤ変換の分解能や、抵抗３及びプルアップ抵抗４の許容差、スタンバイ電源１０２の電源安定性などを考慮して設計することになる。例えば、マイコン５のデジタル量子化ビット数を８ビットとし、各々の抵抗３に許容差Ｆ級の抵抗を使用し、スタンバイ電源１０２の電圧変動を３．３Ｖ±５％とした場合には、最大で概ね８系統の定電圧電源１及び検出回路２を接続することができるという計算結果が得られている。
【００４５】
話を図５の動作に戻す。ステップＳ５の検知にて、短絡状態が検知された場合にはステップＳ６に進み、短絡状態が検知されなかった場合（正常状態を検知した場合）にはステップＳ４に戻る。
【００４６】
ステップＳ６にて、マイコン５が短絡を検知するとメイン電源１０１の制御をオフしてメイン電源電圧Ｖｍの出力を停止する。これにより、定電圧電源１のうち短絡が発生した系統の電源ラインだけを停止するのではなく、全系統の電源ラインを停止することができる。その後、図５の動作を終了する。
【００４７】
＜まとめ＞
以上のような本実施の形態１に係る電源回路によれば、複数の定電圧電源１の出力電圧の状態をそれぞれトランジスタのオープンコレクタに変換して結合しなくても、マイコン５の入力端子へ接続することができる。したがって、短絡検知保護回路２００に使用する半導体部品の部品点数を従来に比べて削減することができる。
【００４８】
また各定電圧電源１の出力電圧の状態を示す出力電圧（短絡検知開始電圧）は、トランジスタ２１ｃ，２２ｃ，２３ｃのベースに接続される抵抗分割によって決定することができる。したがって、各定電圧電源１の電圧が何Ｖまで低下すると短絡を検知するかを、個々の定電圧回路の要求、及び、それと接続される負荷回路の要求に合わせて設計することができる。よって、正常に動作可能な電源回路を実現することができる。
【００４９】
また、複数の定電圧電源１を有する機器において、いずれか一つの定電圧電源１の系統でも負荷短絡が発生すると、トランジスタのコレクタ電流が減少することによりスイッチング動作領域から外れる。ここで、本実施の形態１では、当該トランジスタのコレクタを抵抗で結合してなる結合電圧、つまりマイコン５のＡＤＣ入力端子５１に印加される結合電圧が正常値から外れるようにマイコン５のプログラムが設計されている。このため、負荷回路の異常短絡を検出することができる。
【００５０】
さらに本実施の形態１では、マイコン５は、メイン電源１０１をオンオフ制御する出力端子を持っているので、短絡検知した場合にメイン電源１０１をオフすると各定電圧電源１への給電が停止される。この際、複数の抵抗３の抵抗値を互いに異なるようにしておけば、短絡した系統に応じて、結合電圧の変化が異なることになるので、短絡検知部５２にて、短絡した経路（系統）を検知することが可能となる。また、このような構成によれば、短絡した経路をメモリに保持することができるとともに、どの系統で短絡が発生したかを切り分けすることができる。
【００５１】
また、マイコン５を動作するためのスタンバイ電源電圧Ｖｓを供給しているスタンバイ電源１０２は、メイン電源１０１とは別系統になっているので、メイン電源１０１の供給が停止しても、マイコン５自体の制御動作には影響することがない。
【００５２】
以上のように電源回路の短絡検知保護回路を構成することで、簡単な回路構成で、正常に電源保護を行うことができる。また、部品コストの削減が図れ、電源回路のコストを安くすることができる。
【００５３】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００５４】
１，１１，１２，１３  定電圧電源、２，２１，２２，２３  検出回路、２１ａ，２１ｂ，２２ａ，２２ｂ，２３ａ，２３ｂ  分圧抵抗、２１ｃ，２２ｃ，２３ｃ  トランジスタ、３，３１，３２，３３  抵抗、４  プルアップ抵抗、５  マイコン、６  接続点、５１  ＡＤＣ入力端子、５２  短絡検知部、５３  制御部、１０１  メイン電源、１０２  スタンバイ電源。
【図１】
2017077068.tif 000005
【図２】
2017077068.tif 000006
【図３】
2017077068.tif 000007
【図４】
2017077068.tif 000008
【図５】
2017077068.tif 000009