(57)【要約】【課題】スイッチング回数の多い方のアームにおける発熱を従来よりも低減する。【解決手段】少なくとも２つの半導体スイッチング素子が直列接続された少なくとも２つのスイッチングレグを備え、前記半導体スイッチング素子の接続点の１つが外部の第１負荷あるいは外部の第１電源に接続され、半導体スイッチング素子の開放端が外部の第２電源あるいは外部の第２負荷に接続される電力変換回路であって、スイッチングレグにおいて、スイッチング回数が多い方のスイッチングレグにおける半導体スイッチング素子は、スイッチング回数が少ない方のスイッチングレグにおける半導体スイッチング素子よりもバンドギャップが広い半導体材料で形成されている。【選択図】図１
2017077101.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２つの半導体スイッチング素子が直列接続された少なくとも２つのスイッチングレグを備え、前記半導体スイッチング素子の接続点の１つが外部の第１負荷あるいは外部の第１電源に接続され、前記半導体スイッチング素子の開放端が外部の第２電源あるいは外部の第２負荷に接続される電力変換回路であって、
前記スイッチングレグにおいて、スイッチング回数が多い方のスイッチングレグにおける前記半導体スイッチング素子は、スイッチング回数が少ない方のスイッチングレグにおける前記半導体スイッチング素子よりもバンドギャップが広い半導体材料で形成されていることを特徴とする電力変換回路。
【請求項２】
前記スイッチング回数が多い方のスイッチングレグの前記半導体スイッチング素子は化合物半導体によって形成され、
前記スイッチング回数が少ない方のスイッチングレグにおける前記半導体スイッチング素子は、シリコン半導体によって形成されていることを特徴とする請求項１に記載の電力変換回路。
【請求項３】
前記化合物半導体は、炭化ケイ素半導体あるいは窒化ガリウム半導体であることを特徴とする請求項２に記載の電力変換回路。
【請求項４】
前記スイッチング回数が多い方のスイッチングレグの前記半導体スイッチング素子は、同一の半導体材料から形成された保護用ダイオードを備えるトランジスタであることを特徴とする請求項１〜３のいずれか一項に記載の電力変換回路。
【請求項５】
前記第１負荷は、スイッチトリラクタンスモータであり、
前記スイッチングレグは、前記スイッチング回数が多い方のスイッチングレグと前記スイッチング回数が少ない方のスイッチングレグとが対を構成し、当該対が前記スイッチトリラクタンスモータの巻線に対応して複数備えられることを特徴とする請求項１〜４のいずれか一項に記載の電力変換回路。
【請求項６】
前記第１負荷は、スイッチトリラクタンスモータであり、
前記スイッチングレグは、１つの前記スイッチング回数が多い方のスイッチングレグあるいは前記スイッチング回数が少ない方のスイッチングレグと、前記スイッチトリラクタンスモータの巻線に対応する複数の前記スイッチング回数が少ない方のスイッチングレグあるいは前記スイッチング回数が多い方のスイッチングレグとを備えることを特徴とする請求項１〜４のいずれか一項に記載の電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換回路に関する。
【背景技術】
【０００２】
下記特許文献１には、スイッチトリラクタンスモータ（以下ではＳＲモータという。）用の駆動回路が開示されている。この駆動回路は、直流電源から供給された直流電力を間欠状電力に変換する電力変換回路であり、Ｈ型ブリッジ回路をＳＲモータのステータ巻線に対応して設けたものである。例えば特許文献１の図１３には、三相のＳＲモータに対応して、３つのＨ型ブリッジ回路（Ｈ型の非対称ブリッジ回路）を基本構成回路として備える駆動回路が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−０４４８１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記Ｈ型ブリッジ回路では、左右のスイッチングレグ（左レグ及び右レグ）を構成する半導体スイッチング素子のスイッチング回数に偏りがあるため、左右のスイッチングレグでスイッチング損失や発熱が異なるという現象が起こる。すなわち、上記Ｈ型ブリッジ回路では、スイッチング回数の多い方のスイッチングレグの半導体スイッチング素子がスイッチング回数の少ない方のスイッチングレグの半導体スイッチング素子よりも劣化が早くなり、この結果としてスイッチング回数の多い方のスイッチングレグによってＨ型ブリッジ回路つまり電力変換回路の寿命が支配されてしまう。
【０００５】
本発明は、上述した事情に鑑みてなされたものであり、スイッチング回数の多い方のスイッチングレグにおけるスイッチング損失を従来よりも低減することを目的とするものである。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明では、第１の解決手段として、少なくとも２つの半導体スイッチング素子が直列接続された少なくとも２つのスイッチングレグを備え、前記半導体スイッチング素子の接続点の１つが外部の第１負荷あるいは外部の第１電源に接続され、前記半導体スイッチング素子の開放端が外部の第２電源あるいは外部の第２負荷に接続される電力変換回路であって、前記スイッチングレグにおいて、スイッチング回数が多い方のスイッチングレグにおける前記半導体スイッチング素子は、スイッチング回数が少ない方のスイッチングレグにおける前記半導体スイッチング素子よりもバンドギャップが広い半導体材料で形成されている、という手段を採用する。
【０００７】
本発明では、第２の解決手段として、上記第１の解決手段において、前記スイッチング回数が多い方のスイッチングレグの前記半導体スイッチング素子は化合物半導体によって形成され、前記スイッチング回数が少ない方のスイッチングレグにおける前記半導体スイッチング素子は、シリコン半導体によって形成されている、という手段を採用する。
【０００８】
本発明では、第３の解決手段として、上記第２の解決手段において、前記化合物半導体は、炭化ケイ素半導体あるいは窒化ガリウム半導体である、という手段を採用する。
【０００９】
本発明では、第４の解決手段として、上記第１〜第３のいずれかの解決手段において、
前記スイッチング回数が多い方のスイッチングレグの前記半導体スイッチング素子は、同一の半導体材料から形成された保護用ダイオードを備えるトランジスタである、という手段を採用する。
【００１０】
本発明では、第５の解決手段として、上記第１〜第４のいずれかの解決手段において、前記第１負荷は、スイッチトリラクタンスモータであり、前記スイッチングレグは、前記スイッチング回数が多い方のスイッチングレグと前記スイッチング回数が少ない方のスイッチングレグとが対を構成し、当該対が前記スイッチトリラクタンスモータの巻線に対応して複数備えられる、という手段を採用する。
【００１１】
本発明では、第６の解決手段として、上記第１〜第４のいずれかの解決手段において、前記第１負荷は、スイッチトリラクタンスモータであり、前記スイッチングレグは、１つの前記スイッチング回数が多い方のスイッチングレグあるいは前記スイッチング回数が少ない方のスイッチングレグと、前記スイッチトリラクタンスモータの巻線に対応する複数の前記スイッチング回数が少ない方のスイッチングレグあるいは前記スイッチング回数が多い方のスイッチングレグとを備える、という手段を採用する。
【発明の効果】
【００１２】
本発明によれば、スイッチング回数の多い方のスイッチングレグにおけるスイッチング損失を従来よりも低減することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係るモータ駆動回路の回路図である。
【図２】本発明の第１実施形態における基本回路（Ｈ型ブリッジ回路）の回路図である。
【図３】本発明の第１実施形態に係るモータ駆動回路の動作を示す波形図である。
【図４】本発明の第２実施形態に係るモータ駆動回路の回路図である。
【図５】本発明の第２実施形態に係るモータ駆動回路の動作を示す波形図である。
【図６】本発明の第２実施形態の変形例に係るモータ駆動回路の回路図である。
【図７】本発明の第２実施形態の変形例に係るモータ駆動回路の動作を示す波形図である。
【図８】本発明の第２実施形態の変形例における左レグの変形例を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、本発明の実施形態について説明する。
なお、本実施形態は、本発明をモータ駆動回路に適用した場合に関するものである。
【００１５】
〔第１実施形態〕
第１実施形態に係るモータ駆動回路は、三相ＳＲモータＭを駆動対象とする電力回路であり、図１に示されているように直流電源Ｅ、平滑コンデンサＣ、３つのＨ型ブリッジ回路Ｓａ，Ｓｂ，Ｓｃを備える。なお、このような各構成要素のうち、３つのＨ型ブリッジ回路Ｓａ，Ｓｂ，Ｓｃは、上記三相ＳＲモータＭに対応した三相電力変換回路を構成している。
【００１６】
上記三相ＳＲモータＭは、ステータにおける突極数が６、ロータの突極数が４、また各突極を構成するステータ巻線が三相（Ａ相、Ｂ相、Ｃ相）のスイッチトリラクタンスモータである。なお、図１では、Ａ相に対応する突極を「Ａ」、「Ａ’」と表記し、Ｂ相に対応する突極を「Ｂ」、「Ｂ’」と表記し、Ｃ相に対応する突極を「Ｃ」、「Ｃ’」と表記している。このような三相ＳＲモータＭは、本発明における第１負荷に相当する。
【００１７】
直流電源Ｅは、正極端子Ｔ１及び負極端子Ｔ２を備えており、当該正極端子Ｔ１及び負極端子Ｔ２を介して所定電圧の直流電力を電力変換回路に供給する電圧源である。なお、このような直流電源Ｅは、本発明における第２電源に相当する。
【００１８】
平滑コンデンサＣは、このような直流電源Ｅに並列接続されたフィルムコンデンサである。すなわち、平滑コンデンサＣは、一端が直流電源Ｅの正極端子Ｔ１に接続され、また他端が直流電源Ｅの負極端子Ｔ２に接続された二端子の回路素子であり、直流電源Ｅから供給された電荷を充放電することにより上記直流電力の電圧変動を平滑化する。
【００１９】
上述した三相電力変換回路、つまり３つのＨ型ブリッジ回路Ｓａ，Ｓｂ，Ｓｃは、直流電源Ｅから供給された直流電力を三相ＳＲモータＭの駆動電流に変換する。すなわち、三相電力変換回路（３つのＨ型ブリッジ回路Ｓａ，Ｓｂ，Ｓｃ）は、直流電源Ｅ（第２電源）の直流電力をパルス状の駆動電流に変換して三相ＳＲモータＭ（第１負荷）に供給する。
【００２０】
図２（ａ）は、Ｈ型ブリッジ回路Ｓａの詳細を示す回路図である。このＨ型ブリッジ回路Ｓａは、図１及び図２（ａ）に示すように、４つの半導体スイッチング素子、つまりＩＧＢＴ（Insulated Gate Bipolar Transistor）Ｑ１、シリコンダイオードＤ１、ショットキーダイオードＤ２及びＭＯＳ（Metal-Oxide-Semiconductor）トランジスタＱ２を備えている。
【００２１】
このような４つの半導体スイッチング素子のうち、ＩＧＢＴＱ１及びシリコンダイオードＤ１は、互いに直列接続されており、左レグＮ（図２（ａ）参照）を構成している。また、このようなＩＧＢＴＱ１及びシリコンダイオードＤ１のうち、ＩＧＢＴＱ１は左レグＮの上アームを構成し、シリコンダイオードＤ１は左レグＮの下アームを構成している。
【００２２】
すなわち、ＩＧＢＴＱ１のエミッタ端子はシリコンダイオードＤ１のカソード端子と接続されており、当該エミッタ端子とカソード端子との接続点（つまり左レグＮの出力端）は、三相ＳＲモータＭ（第１負荷）のＡ相巻線Ｌａの一端に接続されている（図２（ａ）参照）。また、左レグＮの一方の開放端かつ入力端であるＩＧＢＴＱ１のコレクタ端子は、直流電源Ｅの正極端子Ｔ１に接続され、左レグＮの他方の開放端かつ入力端であるシリコンダイオードＤ１のアノード端子は、直流電源Ｅの負極端子Ｔ２に接続されている。
【００２３】
このような左レグＮを構成するＩＧＢＴＱ１及びシリコンダイオードＤ１は、半導体材料としてシリコンを用いたシリコン半導体素子である。なお、例えば３０２[Ｋ]におけるシリコンのバンドギャップは、約１．１１[ｅＶ]である。
【００２４】
一方、ショットキーダイオードＤ２及びＭＯＳトランジスタＱ２は、図１及び図２（ａ）に示すように直列接続されており、右レグＭ（図２（ａ）参照）を構成している。
すなわち、ＭＯＳトランジスタＱ２のドレイン端子はショットキーダイオードＤ２のアノード端子と接続されており、当該ドレイン端子とアノード端子との接続点（つまり右レグＭの出力端）は、三相ＳＲモータＭ（第１負荷）のＡ相巻線Ｌａの他端に接続されている（図２（ａ）参照）。
【００２５】
また、右レグＭの一方の開放端かつ入力端であるショットキーダイオードＤ２のカソード端子は、直流電源Ｅの正極端子Ｔ１に接続され、右レグＭの他方の開放端かつ入力端であるＭＯＳトランジスタＱ２のソース端子は、直流電源Ｅの負極端子Ｔ２に接続されている。なお、ショットキーダイオードＤ２は、右レグＭの上アームを構成し、ＭＯＳトランジスタＱ２は、右レグＭの下アームを構成している。
【００２６】
このような右レグＭを構成するショットキーダイオードＤ２及びＭＯＳトランジスタＱ２は、上記左レグＮを構成するＩＧＢＴＱ１及びシリコンダイオードＤ１の半導体つまりシリコンよりもバンドギャップが広い化合物半導体のうち、炭化ケイ素を半導体材料とする炭化ケイ素半導体素子である。なお、例えば３０２[Ｋ]における炭化ケイ素のバンドギャップは、約２．８６[ｅＶ]である。
【００２７】
すなわち、Ｈ型ブリッジ回路Ｓａは、左レグＮと右レグＭとからなるレグ対によって構成されている。また、このようなレグ対における右レグＭでは、左レグＮの半導体スイッチング素子よりもバンドギャップが倍以上広い半導体材料で形成された半導体スイッチング素子を用いる。詳細については後述するが、このような左レグＮ及び右レグＭのうち、左レグＮは、本発明におけるスイッチング回数が少ない方のスイッチングレグに相当し、右レグＭは、スイッチング回数が多い方のスイッチングレグに相当する。
【００２８】
ここで、このようなＨ型ブリッジ回路Ｓａには、いくつかの変形例が考えられる。例えば図２（ｂ）に示すように、左レグと右レグとを構成する半導体スイッチング素子を入れ替えると共に、左レグと右レグとにおける上アームを構成する半導体スイッチング素子と下アームを構成する半導体スイッチング素子とを入れ替えた回路構成が考えられる。
【００２９】
すなわち、図２（ｂ）における左レグＮ’は、下アームを構成するショットキーダイオードＤ２及び上アームを構成するＭＯＳトランジスタＱ２で構成され、右レグＭ’は、下アームを構成するＩＧＢＴＱ１及び上アームを構成するシリコンダイオードＤ１で構成される。なお、この図２（ｂ）に示す回路構成の場合、左レグＮ’がスイッチング回数が多い方のスイッチングレグであり、また右レグＭ’がスイッチング回数が少ない方のスイッチングレグである。
【００３０】
また、図示しないが、Ｈ型ブリッジ回路Ｓａにおいて、左レグＮと右レグＭとにおける上アームを構成する半導体スイッチング素子と下アームを構成する半導体スイッチング素子とを入れ替えた回路構成や、図２（ｂ）に示す回路構成において、左レグＮ’と右レグＭ’における上アームを構成する半導体スイッチング素子と下アームを構成する半導体スイッチング素子とを入れ替えた回路構成も考えられる。
【００３１】
さらには、ＭＯＳトランジスタが実装されたパワーモジュールには、一般的にＭＯＳトランジスタと同一の半導体材料から形成された保護用ダイオード（つまりショットキーダイオード）が並列接続された状態で実装されているので、図２（ｃ）に示すように上記保護用ダイオードが並列接続されたＭＯＳトランジスタのゲート端子をソース端子に接続したものをショットキーダイオードＤ２の代わりに用いても良い。すなわち、図２（ｃ）における右レグＭ”は、ＭＯＳトランジスタに保護用ダイオードが並列接続されたショットキーダイオードＤ’とＭＯＳトランジスタＱ２に保護用ダイオードが並列接続されたＭＯＳトランジスタＱ２’とから構成される。
【００３２】
Ｈ型ブリッジ回路Ｓｂ及びＨ型ブリッジ回路Ｓｃについては詳細回路を割愛するが、上述したＨ型ブリッジ回路Ｓａと同様な左レグ及び右レグを備えている。Ｈ型ブリッジ回路Ｓｂは、図１に示すように、４つの半導体スイッチング素子、つまりＩＧＢＴＱ３、シリコンダイオードＤ３、ショットキーダイオードＤ４及びＭＯＳトランジスタＱ４を備えている。このような４つの半導体スイッチング素子のうち、ＩＧＢＴＱ３及びシリコンダイオードＤ３は、直列接続されており、左レグを構成している。
【００３３】
すなわち、ＩＧＢＴＱ３のエミッタ端子はシリコンダイオードＤ３のカソード端子と接続されており、当該エミッタ端子とカソード端子との接続点（つまり左レグの出力端）は、三相ＳＲモータＭ（第１負荷）のＢ相巻線の一端に接続されている。また、左レグの一方の開放端かつ入力端であるＩＧＢＴＱ３のコレクタ端子は、直流電源Ｅの正極端子Ｔ１に接続され、左レグの他方の開放端かつ入力端であるシリコンダイオードＤ３のアノード端子は、直流電源Ｅの負極端子Ｔ２に接続されている。
【００３４】
このようなＨ型ブリッジ回路Ｓｂにおいて、左レグを構成するＩＧＢＴＱ３及びシリコンダイオードＤ３は、半導体材料としてシリコンを用いたシリコン半導体素子である。なお、例えば３０２[Ｋ]におけるシリコンのバンドギャップは、約１．１１[ｅＶ]である。
【００３５】
一方、ショットキーダイオードＤ４及びＭＯＳトランジスタＱ４は、図１に示すように直列接続されており、右レグを構成している。すなわち、ＭＯＳトランジスタＱ４のドレイン端子はショットキーダイオードＤ４のアノード端子と接続されており、当該ドレイン端子とアノード端子との接続点（つまり右レグの出力端）は、三相ＳＲモータＭ（第１負荷）のＢ相巻線の他端に接続されている。
【００３６】
また、Ｈ型ブリッジ回路Ｓｂにおいて、右レグの一方の開放端かつ入力端であるショットキーダイオードＤ４のカソード端子は、直流電源Ｅの正極端子Ｔ１に接続され、右レグの他方の開放端かつ入力端であるＭＯＳトランジスタＱ４のソース端子は、直流電源Ｅの負極端子Ｔ２に接続されている。
【００３７】
このようなＨ型ブリッジ回路Ｓｂの右レグを構成するショットキーダイオードＤ４及びＭＯＳトランジスタＱ４は、Ｈ型ブリッジ回路Ｓｂの左レグを構成するＩＧＢＴＱ３及びシリコンダイオードＤ３の半導体つまりシリコンよりもバンドギャップが広い化合物半導体のうち、炭化ケイ素を半導体材料とする炭化ケイ素半導体素子である。なお、例えば３０２[Ｋ]における炭化ケイ素のバンドギャップは、約２．８６[ｅＶ]である。
【００３８】
すなわち、Ｈ型ブリッジ回路Ｓｂの右レグでは、左レグの半導体スイッチング素子よりもバンドギャップが倍以上広い半導体材料で形成された半導体スイッチング素子を用いる。このようなＨ型ブリッジ回路Ｓｂにおける左レグは、本発明におけるスイッチング回数が少ない方のスイッチングレグに相当し、右レグは、スイッチング回数が多い方のスイッチングレグに相当する。
【００３９】
Ｈ型ブリッジ回路Ｓｃは、図１に示すように、４つの半導体スイッチング素子、つまりＩＧＢＴＱ５、シリコンダイオードＤ５、ショットキーダイオードＤ６及びＭＯＳトランジスタＱ６を備えている。このような４つの半導体スイッチング素子のうち、ＩＧＢＴＱ５及びシリコンダイオードＤ５は、直列接続されており、左レグを構成している。
【００４０】
すなわち、ＩＧＢＴＱ５のエミッタ端子はシリコンダイオードＤ５のカソード端子と接続されており、当該エミッタ端子とカソード端子との接続点（つまり左レグの出力端）は、三相ＳＲモータＭ（第１負荷）のＣ相巻線の一端に接続されている。また、左レグの一方の開放端かつ入力端であるＩＧＢＴＱ５のコレクタ端子は、直流電源Ｅの正極端子Ｔ１に接続され、左レグの他方の開放端かつ入力端であるシリコンダイオードＤ５のアノード端子は、直流電源Ｅの負極端子Ｔ２に接続されている。
【００４１】
このようなＨ型ブリッジ回路Ｓｃにおいて、左レグを構成するＩＧＢＴＱ５及びシリコンダイオードＤ５は、半導体材料としてシリコンを用いたシリコン半導体素子である。なお、例えば３０２[Ｋ]におけるシリコンのバンドギャップは、約１．１１[ｅＶ]である。
【００４２】
一方、ショットキーダイオードＤ６及びＭＯＳトランジスタＱ６は、図１に示すように直列接続されており、右レグを構成している。すなわち、ＭＯＳトランジスタＱ６のドレイン端子はショットキーダイオードＤ６のアノード端子と接続されており、当該ドレイン端子とアノード端子との接続点（つまり右レグの出力端）は、三相ＳＲモータＭ（第１負荷）のＣ相巻線の他端に接続されている。
【００４３】
また、Ｈ型ブリッジ回路Ｓｃにおいて、右レグの一方の開放端かつ入力端であるショットキーダイオードＤ６のカソード端子は、直流電源Ｅの正極端子Ｔ１に接続され、右レグの他方の開放端かつ入力端であるＭＯＳトランジスタＱ６のソース端子は、直流電源Ｅの負極端子Ｔ２に接続されている。
【００４４】
このようなＨ型ブリッジ回路Ｓｃの右レグを構成するショットキーダイオードＤ６及びＭＯＳトランジスタＱ６は、Ｈ型ブリッジ回路Ｓｃの左レグを構成するＩＧＢＴＱ５及びシリコンダイオードＤ５の半導体つまりシリコンよりもバンドギャップが広い化合物半導体のうち、炭化ケイ素を半導体材料とする炭化ケイ素半導体素子である。なお、例えば３０２[Ｋ]における炭化ケイ素のバンドギャップは、約２．８６[ｅＶ]である。
【００４５】
すなわち、Ｈ型ブリッジ回路Ｓｃの右レグでは、左レグの半導体スイッチング素子よりもバンドギャップが倍以上広い半導体材料で形成された半導体スイッチング素子を用いる。このようなＨ型ブリッジ回路Ｓｃにおける左レグは、本発明におけるスイッチング回数が少ない方のスイッチングレグに相当し、右レグは、スイッチング回数が多い方のスイッチングレグに相当する。
【００４６】
以上のように、第１実施形態に係るモータ駆動回路では、３つのＨ型ブリッジ回路Ｓａ，Ｓｂ，Ｓｃが左レグと右レグとからなるレグ対として構成されている。また、このような３つのＨ型ブリッジ回路Ｓａ，Ｓｂ，Ｓｃは、三相ＳＲモータＭのＡ相〜Ｃ相の巻線に対応して、互いに影響を及ぼさない独立したブリッジ回路として設けられている。
【００４７】
次に、第１実施形態に係るモータ駆動回路の動作について詳しく説明する。
このモータ駆動回路は、動作という点では一般的なＳＲモータ駆動回路と同一である。すなわち、モータ駆動回路は、図示しないモータ制御装置から入力される制御信号（ゲート信号）に基づいて作動するものであり、三相ＳＲモータＭにおけるロータの突局がステータの突極に対して所定の位置関係（位相関係）になったタイミングで各Ｈ型ブリッジ回路Ｓａ，Ｓｂ，Ｓｃに順次入力される上記ゲート信号に基づいてＡ相〜Ｃ相の駆動電流（モータ電流Ｉａ〜Ｉｃ）を順次生成する。
【００４８】
ここで、モータ駆動回路を構成する各Ｈ型ブリッジ回路Ｓａ，Ｓｂ，Ｓｃの動作は、動作タイミングを除いて同一である。したがって、以下では、代表としてＨ型ブリッジ回路Ｓａの動作を図２（ａ）及び図３を参照して詳しく説明する。
【００４９】
上記モータ制御装置は、Ｈ型ブリッジ回路ＳａのＩＧＢＴＱ１に対する制御信号として図３の下から２段目に示すＱ１ゲート信号を生成し、またＭＯＳトランジスタＱ２に対する制御信号として図３の最下段に示すＱ２ゲート信号を生成する。ＩＧＢＴＱ１は、このようなＱ１ゲート信号に基づいてＯＮ／ＯＦＦし、またＭＯＳトランジスタＱ２はＱ２ゲート信号に基づいてＯＮ／ＯＦＦする。この結果、三相ＳＲモータＭのＡ相巻線Ｌａには、図３の下から３段目に示すモータ電圧Ｖａが印加され、よってモータ電圧Ｖａには図３の最上段に示すモータ電流Ｉａが通電される。
【００５０】
すなわち、モータ電流Ｉａは、ロータの回転角θｏｎでＩＧＢＴＱ１及びＭＯＳトランジスタＱ２の何れもがＯＮする、つまり動作モードがモード１（正電圧モード）となることによって立ち上がる。そして、モータ電流Ｉａは、ＭＯＳトランジスタＱ２がＯＮ／ＯＦＦを繰り返す、つまり一定期間に亘ってモード２（還流モード）とモード１（正電圧モード）を繰り返すことによって目標電流Ｉｒｅｆを維持する。そして、モータ電流Ｉａは、回転角θｏｆｆでＩＧＢＴＱ１及びＭＯＳトランジスタＱ２の何れもがＯＦＦする、つまり動作モードがモード３（負電圧モード）になることによって立ち下る。
【００５１】
ここで、ＩＧＢＴＱ１は回転角θｏｎから回転角θｏｆｆまでの期間においてＯＮ状態を維持するが、ＭＯＳトランジスタＱ２は、当該期間においてＯＮ／ＯＦＦを繰り返す。また、シリコンダイオードＤ３は上記期間においてＯＦＦ状態を維持し、ショットキーダイオードＤ２は、ＭＯＳトランジスタＱ２のＯＮ／ＯＦＦに連動してＯＦＦ／ＯＮを繰り返す。
【００５２】
すなわち、Ａ相巻線Ｌａへの１回のモータ電流Ｉａの通電に際して、右レグＭを構成するショットキーダイオードＤ２及びＭＯＳトランジスタＱ２のスイッチング回数は、左レグＮを構成するＩＧＢＴＱ１及びシリコンダイオードＤ１のスイッチング回数よりも多い。Ｈ型ブリッジ回路Ｓａにおける左レグＮと右レグＭとにはスイッチング回数において差異があり、右レグＭは、スイッチング回数が多い方のスイッチングレグであり、左レグＮはスイッチング回数が少ない方のスイッチングレグである。
【００５３】
例えば、従来のように左レグ及び右レグを同一の半導体材料から形成された同一の半導体スイッチング素子から構成した場合、右レグにおけるスイッチング損失及び当該スイッチング損失に起因する発熱は左レグにおけるスイッチング損失及び発熱よりも大幅に大きくなる。
【００５４】
これに対してＨ型ブリッジ回路Ｓａでは、右レグＭは、左レグＮのＩＧＢＴＱ１及びシリコンダイオードＤ１の半導体材料であるシリコンよりもバンドギャップが広い炭化ケイ素を半導体材料とするショットキーダイオードＤ２及びＭＯＳトランジスタＱ２で構成されているので、スイッチング損失及び発熱がシリコンを半導体材料する半導体スイッチング素子を用いた場合よりも大幅に抑制される。
したがって、本実施形態によれば、右レグＭつまりスイッチング回数の多い方のスイッチングレグにおけるスイッチング損失及び発熱を従来よりも低減することができる。
【００５５】
〔第２実施形態〕
次に、第２実施形態について、図４及び図５を参照して説明する。
上述した第１実施形態では、互いに独立した３つのＨ型ブリッジ回路Ｓａ〜Ｓｃ（レグ対）を三相ＳＲモータＭ（第１負荷）のＡ相〜Ｃ相の各巻線毎に設けたが、第２実施形態に係るモータ駆動回路は、１つの左レグＮ（スイッチング回数が少ない方のスイッチングレグ）と、３つの巻線Ｌａ〜Ｌｃに対応する３つの右レグＭａ〜Ｍｃ（スイッチング回数が多い方のスイッチングレグ）とを備える。
【００５６】
第２実施形態における右レグＭａ〜Ｍｃは、第１実施形態における右レグＭと全く同一な直列接続回路である。すなわち、右レグＭａ〜Ｍｃの上アームを構成するショットキーダイオードＤ２ａ〜Ｄ２ｃは、第１実施形態のショットキーダイオードＤ２と同様であり、下アームを構成するＭＯＳトランジスタＱ２ａ〜Ｑ２ｃは、第１実施形態のＭＯＳトランジスタＱ２と同様である。
【００５７】
このような第２実施形態に係るモータ駆動回路は、単一の左レグＮを三相ＳＲモータＭの３つの巻線Ｌａ〜Ｌｃで共用し、右レグＭａ〜Ｍｃのみを巻線Ｌａ〜Ｌｃ毎に設けたものでり、図５の波形図に示すように動作する。
【００５８】
つまり、このモータ駆動回路を制御するモータ制御装置（図示略）は、左レグＮのＩＧＢＴＱ１に対する制御信号として図５の下から４段目に示すＱ１ゲート信号を生成し、また右レグＭａのＭＯＳトランジスタＱ２ａに対する制御信号として図５の下から３段目に示すＱ２ａゲート信号を生成し、右レグＭｂのＭＯＳトランジスタＱ２ｂに対する制御信号として図５の下から２段目に示すＱ２ｂゲート信号を生成し、右レグＭｃのＭＯＳトランジスタＱ２ｃに対する制御信号として図５の最下段に示すＱ２ｃゲート信号を生成する。
【００５９】
ＩＧＢＴＱ１は、上記Ｑ１ゲート信号に基づいてＯＮ／ＯＦＦし、またＭＯＳトランジスタＱ２ａ〜Ｑ２ｃは、Ｑ２ａ〜Ｑ２ｃゲート信号に基づいてＯＮ／ＯＦＦする。この結果、三相ＳＲモータＭのＡ相巻線Ｌａには図５の最上段に示すモータ電流Ｉａが通電され、三相ＳＲモータＭのＢ相巻線Ｌｂには図５の上から２段目に示すモータ電流Ｉｂが通電され、三相ＳＲモータＭのＣ相巻線Ｌｃには図５の上から３段目に示すモータ電流Ｉｃが通電される。
【００６０】
すなわち、モータ電流Ｉａは、ロータの回転角θｏｎでＩＧＢＴＱ１及びＭＯＳトランジスタＱ２ａの何れもがＯＮすることによって立ち上がり、ＭＯＳトランジスタＱ２ａがＯＮ／ＯＦＦを繰り返すことによって目標電流Ｉｒｅｆを維持し、さらに回転角θｏｆｆでＩＧＢＴＱ１及びＭＯＳトランジスタＱ２ａの何れもがＯＦＦすることによって立ち下る。
【００６１】
そして、モータ電流Ｉｂは、このようなモータ電流Ｉａの立下り後の回転角θｏｎにおいてＩＧＢＴＱ１及びＭＯＳトランジスタＱ２ｂの何れもがＯＮすることによって立ち上がり、ＭＯＳトランジスタＱ２ｂがＯＮ／ＯＦＦを繰り返すことによって目標電流Ｉｒｅｆを維持し、さらに回転角θｏｆｆでＩＧＢＴＱ１及びＭＯＳトランジスタＱ２ｂの何れもがＯＦＦすることによって立ち下る。さらにモータ電流Ｉｃは、このようなモータ電流Ｉｂの立下り後の回転角θｏｎにおいてＩＧＢＴＱ１及びＭＯＳトランジスタＱ２ｃの何れもがＯＮすることによって立ち上がり、ＭＯＳトランジスタＱ２ｃがＯＮ／ＯＦＦを繰り返すことによって目標電流Ｉｒｅｆを維持し、さらに回転角θｏｆｆでＩＧＢＴＱ１及びＭＯＳトランジスタＱ２ｃの何れもがＯＦＦすることによって立ち下る。
【００６２】
このような第２実施形態に係るモータ駆動回路において、Ａ相巻線Ｌａへの１回のモータ電流Ｉａの通電に際して、右レグＭａ〜Ｍｃを構成するショットキーダイオードＤａ〜Ｄｃ及びＭＯＳトランジスタＱ２ａ〜Ｑ２ｃのスイッチング回数は、左レグＮを構成するＩＧＢＴＱ１及びシリコンダイオードＤ１のスイッチング回数よりも多い。すなわち、右レグＭａ〜Ｍｃは、スイッチング回数が多い方のスイッチングレグであり、左レグＮはスイッチング回数が少ない方のスイッチングレグである。
【００６３】
しかしながら、右レグＭａ〜Ｍｃは、左レグＮのＩＧＢＴＱ１及びシリコンダイオードＤ１の半導体材料であるシリコンよりもバンドギャップが広い炭化ケイ素を半導体材料とするショットキーダイオードＤ２ａ〜Ｄ２ｃ及びＭＯＳトランジスタＱ２ａ〜Ｑ２ｃで構成されているので、スイッチング損失及び発熱が従来よりも大幅に抑制される。したがって、第２実施形態によれば、右レグＭａ〜Ｍｃ（つまりスイッチング回数の多い方のスイッチングレグ）におけるスイッチング損失及び発熱を従来よりも低減することができる。
【００６４】
なお、このような第２実施形態に係るモータ駆動回路において、上アームを構成する半導体スイッチング素子と下アームを構成する半導体スイッチング素子とを入れ替えても良い。すなわち、左レグＮの上アームをシリコンダイオードＤ１で、また下アームをＩＧＢＴＱ１で構成し、右レグＭａ〜Ｍｃの上アームをＭＯＳトランジスタＱ２ａ〜Ｑ２ｃで、また下アームをショットキーダイオードＤ２ａ〜Ｄ２ｃで構成しても良い。
【００６５】
さらに、このような第２実施形態に係るモータ駆動回路の変形例として、図６に示す回路が考えられる。この変形例に係るモータ駆動回路は、図４と図６とを比較すると解るように、左レグと右レグとを構成する半導体スイッチング素子を入れ替えると共に、左レグと右レグとにおける上アームを構成する半導体スイッチング素子と下アームを構成する半導体スイッチング素子とを入れ替えたものである。
【００６６】
すなわち、図６における左レグＮ’は、下アームを構成するショットキーダイオードＤ２及び上アームを構成するＭＯＳトランジスタＱ２で構成されている。一方、右レグＭａ’は下アームを構成するＩＧＢＴＱ１ａ及び上アームを構成するシリコンダイオードＤ１ａで構成され、右レグＭｂ’は下アームを構成するＩＧＢＴＱ１ｂ及び上アームを構成するシリコンダイオードＤ１ｂで構成され、右レグＭｃ’は下アームを構成するＩＧＢＴＱ１ｃ及び上アームを構成するシリコンダイオードＤ１ｃで構成されている。
【００６７】
この回路構成の場合には、１つの左レグＮ’がスイッチング回数が多い方のスイッチングレグであり、３つの右レグＭａ’〜Ｍｃ’がスイッチング回数が少ない方のスイッチングレグである。このような変形例に係るモータ駆動回路は、単一の左レグＮ’を三相ＳＲモータＭの３つの巻線Ｌａ〜Ｌｃで共用し、右レグＭａ’〜Ｍｃ ’を巻線Ｌａ〜Ｌｃ毎に設けた点で図４の回路構成と同様であるが、図７の波形図に示すように動作する。
【００６８】
ＭＯＳトランジスタＱ２は、図７の下から４段目に示すＱ２ゲート信号に基づいてＯＮ／ＯＦＦし、またＩＧＢＴＱ１ａ〜Ｑ１ｃは、図７の下から３段目から最下段に示すＱ１ａ〜Ｑ１ｃゲート信号に基づいてＯＮ／ＯＦＦする。この結果、三相ＳＲモータＭのＡ相巻線Ｌａ〜Ｌｃには図７の最上段から上から３段目に示すモータ電流Ｉａ〜Ｉｃが通電される。
【００６９】
すなわち、上記モータ電流Ｉａは、ロータの回転角θｏｎでＭＯＳトランジスタＱ２及びＩＧＢＴＱ１の何れもがＯＮすることによって立ち上がり、ＭＯＳトランジスタＱ２ａがＯＮ／ＯＦＦを繰り返すことによって目標電流Ｉｒｅｆを維持し、さらに回転角θｏｆｆでＩＧＢＴＱ１及びＭＯＳトランジスタＱ２ａの何れもがＯＦＦすることによって立ち下る。
【００７０】
上記モータ電流Ｉｂは、このようなモータ電流Ｉａの立下り後の回転角θｏｎにおいてＭＯＳトランジスタＱ２及びＩＧＢＴＱ１ｂの何れもがＯＮすることによって立ち上がり、ＭＯＳトランジスタＱ２がＯＮ／ＯＦＦを繰り返すことによって目標電流Ｉｒｅｆを維持し、さらに回転角θｏｆｆでＭＯＳトランジスタＱ２及びＩＧＢＴＱ１ｂの何れもがＯＦＦすることによって立ち下る。さらに上記モータ電流Ｉｃは、このようなモータ電流Ｉｂの立下り後の回転角θｏｎにおいてＭＯＳトランジスタＱ２及びＩＧＢＴＱ１ｃの何れもがＯＮすることによって立ち上がり、ＭＯＳトランジスタＱ２がＯＮ／ＯＦＦを繰り返すことによって目標電流Ｉｒｅｆを維持し、さらに回転角θｏｆｆでＭＯＳトランジスタＱ２及びＩＧＢＴＱ１ｃの何れもがＯＦＦすることによって立ち下る。
【００７１】
このような変形例に係るモータ駆動回路において、Ａ相巻線Ｌａへの１回のモータ電流Ｉａの通電に際して、左レグＮ’を構成するショットキーダイオードＤ２及びＭＯＳトランジスタＱ２のスイッチング回数は、右レグＭａ’〜Ｍｃ’を構成するＩＧＢＴＱ１ａ〜Ｑ１ｃ及びシリコンダイオードＤ１ａ〜Ｄ１ｃのスイッチング回数よりも多い。すなわち、左レグＮ’は、スイッチング回数が多い方のスイッチングレグであり、右レグＭａ’〜Ｍｃ’はスイッチング回数が少ない方のスイッチングレグである。
【００７２】
このような変形例において、左レグＮ’は、右レグＭａ’〜Ｍｃ’のＩＧＢＴＱ１ａ〜Ｑ１ｃ及びシリコンダイオードＤ１ａ〜Ｄ１ｃの半導体材料であるシリコンよりもバンドギャップが広い炭化ケイ素を半導体材料とするショットキーダイオードＤ２及びＭＯＳトランジスタＱ２で構成されているので、スイッチング損失及び発熱が従来よりも大幅に抑制される。したがって、第２実施形態によれば、左レグＮ’（つまりスイッチング回数の多い方のスイッチングレグ）におけるスイッチング損失及び発熱を従来よりも低減することができる。
【００７３】
なお、この変形例において、図８（ａ）に示すように、左レグＮ’におけるＭＯＳトランジスタＱ２及びショットキーダイオードＤ２を図２（ｃ）に示したＭＯＳトランジスタＱ２’に変更した左レグＮ”を採用することが考えられる。すなわち、この左レグＮ”は、左レグＮ’におけるＭＯＳトランジスタＱ２を上アーム用のＭＯＳトランジスタＱ２ｕ’に置き換え、ショットキーダイオードＤ２を下アーム用のＭＯＳトランジスタＱ２ｄ’に置き換えたものである。
【００７４】
このような左レグＮ”において、図８（ｂ）のＱ２ｕ’ゲート信号及びＱ２ｄ’ゲート信号に示すように、上アーム用のＭＯＳトランジスタＱ２ｕ’のＯＮ／ＯＦＦに同期させて下アーム用のＭＯＳトランジスタＱ２ｄ’をＯＦＦ／ＯＮさせることによって、モード２（還流モード）時の導通損失を低減することができる。
【００７５】
すなわち、左レグＮ”を採用することにより、Ａ相において左レグＮ”のＭＯＳトランジスタＱ２ｕ’がＯＮ、かつ、右レグＭａ’のＩＧＢＴＱ１ａがＯＦＦすることによりシリコンダイオードＤ１ａに還流電流が流れている期間（還流モード期間）、Ｂ相において左レグＮ”のＭＯＳトランジスタＱ２ｕ’がＯＮ、かつ、右レグＭｂ’のＩＧＢＴＱ１ｂがＯＦＦすることによりシリコンダイオードＤ１ｂに還流電流が流れている期間（還流モード期間）、またＣ相において左レグＮ”のＭＯＳトランジスタＱ２ｕ’がＯＮ、かつ、右レグＭｃ’のＩＧＢＴＱ１ｃがＯＦＦすることによりシリコンダイオードＤ１ｃに還流電流が流れている期間（還流モード期間）における導通損失を低減することができる。
【００７６】
なお、本発明は上記第１、第２実施形態に限定されるものではなく、例えば以下のような変形例が考えられる。
（１）上記第１、第２実施形態では本願発明をモータ駆動回路に適用した場合、つまり本願発明をインバータに適用した場合について説明したが、本願発明はこれに限定されない。本願発明は、三相ＳＲモータＭ（第１負荷）  に代えて第１電源が接続され、かつ、直流電源Ｅ（第２電源）に代えて第２負荷が接続され、第１電源から供給された交流電力を直流電力に変換して第２負荷に供給するコンバータにも適用できる。
【００７７】
（２）上記第１、第２実施形態では、上アーム及び下アームを単一の半導体スイッチング素子で構成したが、本発明はこれに限定されない。すなわち、上アーム及び／あるいは下アームを複数の半導体スイッチング素子で構成してもよい。
【００７８】
例えば図２（ａ）における左レグＮの上アームを直列接続及び／あるいは並列接続された複数のＩＧＢＴＱ１で構成し、下アームを直列接続及び／あるいは並列接続された複数のシリコンダイオードＤ１で構成し、また右アームＭの上アームを直列接続及び／あるいは並列接続された複数のショットキーダイオードＤ２で構成し、下アームを直列接続及び／あるいは並列接続された複数のＭＯＳトランジスタＱ２で構成しても良い。このような構成を採用することにより、上アーム及び下アームの耐圧及び／あるいは電流容量を増大させることが可能である。
【００７９】
（３）上記第１、第２実施形態では、ＭＯＳトランジスタ及びショットキーダイオード、つまり炭化ケイ素半導体素子をスイッチング回数が多い方のスイッチングレグに採用したが、本発明はこれに限定されない。化合物半導体には種々のものがあるが、炭化ケイ素半導体素子に代えて、例えば窒化ガリウム半導体素子を採用してもよい。窒化ガリウム半導体素子として、例えばＧａＮ-ＨＥＭＴ（High Electron Mobility Transistor）を採用することが考えられる。
【符号の説明】
【００８０】
Ｍ  三相ＳＲモータ（第１負荷）
Ｅ  直流電源（第２電源）
Ｃ  平滑コンデンサ
Ｓａ，Ｓｂ，Ｓｃ  Ｈ型ブリッジ回路
Ｑ１、Ｑ３、Ｑ５  ＩＧＢＴ（Insulated Gate Bipolar Transistor）
Ｑ２、Ｑ４、Ｑ６  ＭＯＳトランジスタ
Ｄ１、Ｄ３、Ｄ５  シリコンダイオード
Ｄ２、Ｄ４、Ｄ６  ショットキーダイオード
Ｎ  左レグ
Ｍ  右レグ
Ｔ１  正極端子
Ｔ２  負極端子
【図１】
2017077101.tif 000003
【図２】
2017077101.tif 000004
【図３】
2017077101.tif 000005
【図４】
2017077101.tif 000006
【図５】
2017077101.tif 000007
【図６】
2017077101.tif 000008
【図７】
2017077101.tif 000009
【図８】
2017077101.tif 000010