(57)【要約】【課題】ワイヤーボンディングやビアホールと接続される電極面積を極力大きくすることができるチップ抵抗器を提供すること。【解決手段】チップ抵抗器１は、絶縁基板２の表面に所定間隔を存して形成された第１表電極３と第２表電極４のうち、第２表電極４だけが絶縁基板２の裏面に形成された裏電極８と接続されており、第１表電極３の一部（露出部３ａ）を除いて第２表電極４と抵抗体５の全体が絶縁性の保護膜６によって覆われていると共に、この保護膜６上に形成された第３表電極７が第１表電極３の露出部３ａに導通されている。【選択図】図１
2017228701.tif 000002
【特許請求の範囲】
【請求項１】
直方体形状の絶縁基板と、この絶縁基板の表面に所定間隔を存して形成された第１表電極および第２表電極と、これら第１および第２表電極を橋絡する抵抗体と、第１表電極の露出部を除いて前記第２表電極と前記抵抗体の全体を覆う絶縁性の保護膜と、前記第１表電極の前記露出部と前記保護膜を覆うように形成された第３表電極と、前記絶縁基板の裏面に形成された裏電極とを備え、前記裏電極と前記第２表電極が接続されていることを特徴とするチップ抵抗器。
【請求項２】
請求項１の記載において、前記裏電極が前記絶縁基板の裏面全体に形成されており、前記裏電極と前記第２表電極は、前記絶縁基板の一方の端面に形成された端面電極または前記絶縁基板に形成されたスルーホールを介して導通されていることを特徴とするチップ抵抗器。
【請求項３】
請求項１の記載において、前記保護膜は絶縁基板の表面形状と同じ外形に形成されており、前記第１表電極と前記第３表電極が前記保護膜に形成されたスルーホールを介して導通されていることを特徴とするチップ抵抗器。
【請求項４】
請求項１〜３のいずれか１つに記載のチップ抵抗器が前記第３表電極を下向きにした姿勢で回路基板上に搭載されていると共に、前記裏電極がワイヤーボンディング用電極となっていることを特徴とするチップ抵抗器の実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ワイヤーボンディング接続型や基板内層型として好適なチップ抵抗器と、ワイヤーボンディングと半田付けを併用したチップ抵抗器の実装構造に関するものである。
【背景技術】
【０００２】
従来より、特許文献１に記載されているように、抵抗体に接続する２つの表電極の面積を異ならせ、面積の広い方の表電極をワイヤーボンディング用電極として用いると共に、面積の狭い方の表電極に導通する端面電極を半田付け用の端子電極として用いるようにしたワイヤーボンディング接続型のチップ抵抗器が提案されている。
【０００３】
また、特許文献２に記載されているように、ベース基板に埋め込まれて使用される基板内層型のチップ抵抗器において、ベース基板に形成されるビアホールとの接続を容易にするために、内部電極に導通する接続電極を保護膜の上面まで延ばすことにより、ビアホールと接続される電極面積を大きくしたチップ抵抗器が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１６２００２号公報
【特許文献１】国際公開第２０１３／１３７３３８号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１や特許文献２に開示された従来のチップ抵抗器では、抵抗体を中心からずらした位置に形成することで一方の電極面積を大きくしたり、２層構造にした表電極を保護膜の上面まで延ばすことで両方の電極面積を大きくしているが、チップ抵抗器の小型化が促進されていくと、一対の表電極が形成される絶縁基板の表面積そのものが狭くなるため、電極面積を大きくするのには自ずと限界がある。
【０００６】
本発明は、このような従来技術の実情に鑑みてなされたもので、その第１の目的は、ワイヤーボンディングやビアホールと接続される電極面積を極力大きくすることができるチップ抵抗器を提供することにある。また、第２の目的は、ワイヤーボンディング時に抵抗体に加わるストレスを軽減できるチップ抵抗器の実装構造を提供することにある。
【課題を解決するための手段】
【０００７】
上記第１の目的を達成するために、本発明のチップ抵抗器は、直方体形状の絶縁基板と、この絶縁基板の表面に所定間隔を存して形成された第１表電極および第２表電極と、これら第１および第２表電極を橋絡する抵抗体と、第１表電極の露出部を除いて前記第２表電極と前記抵抗体の全体を覆う絶縁性の保護膜と、前記第１表電極の前記露出部と前記保護膜を覆うように形成された第３表電極と、前記絶縁基板の裏面に形成された裏電極とを備え、前記裏電極と前記第２表電極が接続されているという構成にした。
【０００８】
このように構成されたチップ抵抗器では、絶縁基板の表面に形成された一対の第１表電極と第２表電極のうち、第２表電極だけが絶縁基板の裏面に形成された裏電極と接続されており、第１表電極の一部（露出部）を除いて第２表電極と抵抗体の全体が保護膜によって覆われていると共に、この保護膜上に形成された第３表電極が第１表電極の露出部に導通されているため、チップ抵抗器の外形寸法が小さくなった場合でも、第３表電極の面積を絶縁基板の平面形状と同程度まで大きくすることができる。したがって、この第３表電極をワイヤーボンディング用電極やビア接続用電極として用いることにより、外部との接続を容易に行うことができる。
【０００９】
上記の構成において、裏電極が絶縁基板の裏面全体に形成されており、この裏電極と第２表電極が、絶縁基板の一方の端面に形成された端面電極または絶縁基板に形成されたスルーホールを介して導通されていると、チップ抵抗器を回路基板上に実装する際に、第３表電極を下向きにした姿勢だけでなく、第３表電極を上向きにした姿勢でも実装することができる。特に、裏電極と第２表電極をスルーホールを介して導通した場合、絶縁基板の端面に端面電極が露出しなくなるため、端面電極と第３表電極の短絡を確実に防止することができる。
【００１０】
また、上記の構成において、保護膜は絶縁基板の表面形状と同じ外形に形成されており、第１表電極と第３表電極が保護膜に形成されたスルーホールを介して導通されていると、保護膜によって第１表電極のエッジ部が覆われると共に、第１表電極と第３表電極の接続が絶縁基板の端面より内側のスルーホールで行われるため、第３表電極と裏電極が短絡しにくくなる。
【００１１】
また、上記第２の目的を達成するために、本発明によるチップ抵抗器の実装構造は、上記した構成のチップ抵抗器が第３表電極を下向きにした姿勢で回路基板上に搭載されていると共に、裏電極がワイヤーボンディング用電極となっていることを特徴としている。
【００１２】
このように下向き姿勢にした第３表電極を半田付け用電極とすると共に、上向き姿勢で搭載された裏電極をワイヤーボンディング用電極とした場合、ワイヤーを接続する際に圧力が加わったとしても、抵抗体にストレスが加わりにくい実装構造を実現することができる。
【発明の効果】
【００１３】
本発明のチップ抵抗器によれば、チップ抵抗器の外形寸法が小さくなった場合でも、ワイヤーボンディングやビアホールと接続される電極面積を極力大きくすることができる。また、本発明によるチップ抵抗器の実装構造では、ワイヤーボンディング時に抵抗体に加わるストレスを軽減することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態例に係るチップ抵抗器の断面図である。
【図２】第１実施形態例に係るチップ抵抗器の製造工程を示す説明図である。
【図３】第１実施形態例に係るチップ抵抗器の製造工程を示す説明図である。
【図４】第１実施形態例に係るチップ抵抗器の実装構造を示す説明図である。
【図５】本発明の第２実施形態例に係るチップ抵抗器の断面図である。
【図６】第２実施形態例に係るチップ抵抗器が内層された部品内蔵型回路基板の断面図である。
【図７】本発明の第３実施形態例に係るチップ抵抗器の断面図である。
【図８】本発明の第４実施形態例に係るチップ抵抗器の断面図である。
【図９】第４実施形態例に係るチップ抵抗器の製造工程を示す説明図である。
【図１０】第４実施形態例に係るチップ抵抗器の製造工程を示す説明図である。
【図１１】第４実施形態例に係るチップ抵抗器の実装構造を示す説明図である。
【発明を実施するための形態】
【００１５】
発明の実施の形態について図面を参照して説明すると、図１に示すように、本発明の第１実施形態例に係るチップ抵抗器１は、直方体形状の絶縁基板２と、絶縁基板２の表面に所定間隔を存して形成された第１表電極３および第２表電極４と、これら第１および第２表電極３，４を橋絡する抵抗体５と、第１表電極３の一部（露出部３ａ）を除いて第２表電極４と抵抗体５の全体を覆う絶縁性の保護膜６と、第１表電極３の露出部３ａと保護膜６を覆うように形成された第３表電極７と、絶縁基板２の裏面に所定間隔を存して形成された一対の裏電極８と、一方の裏電極８と第２表電極４を導通する端面電極９と、第３表電極７と裏電極８および端面電極９の露出部分を覆う外部電極１０とによって構成されている。
【００１６】
絶縁基板２はセラミックスからなるアルミナ基板であり、この絶縁基板２は後述する大判基板を縦横に格子状に延びる１次分割溝と２次分割溝に沿って分割（ブレイク）して多数個取りされたものである。
【００１７】
第１表電極３と第２表電極４はＡｇ−Ｐｄペーストを絶縁基板２の表面にスクリーン印刷して乾燥・焼成させたものである。
【００１８】
抵抗体５は酸化ルテニウム等の抵抗ペーストを絶縁基板２の表面にスクリーン印刷して乾燥・焼成させたものである。この抵抗体５の長手方向の両端部は第１表電極３と第２表電極４に重なっており、図示省略されているが、抵抗体５には抵抗値を調整するためのトリミング溝が形成されている。
【００１９】
保護膜６はアンダーコート層とオーバーコート層の２層構造からなり、そのうちアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、オーバーコート層はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものである。
【００２０】
第３表電極７は樹脂銀をスクリーン印刷して加熱硬化させたものや、樹脂銀の代わりにＮｉ−Ｃｒ等をスパッタしたものであり、この第３表電極７は露出部３ａを介して第１表電極３と導通している。
【００２１】
裏電極８はＡｇペーストを絶縁基板２の裏面にスクリーン印刷して乾燥・焼成させたものである。
【００２２】
端面電極９はＡｇペーストを塗布して乾燥・焼成させたものや、Ａｇペーストの代わりにＮｉ−Ｃｒ等をスパッタしたものであり、この端面電極９は絶縁基板２の図示左側の端面に形成されて第２表電極４と裏電極８を導通している。
【００２３】
外部電極１０はバリヤー層と外部接続層の２層構造からなり、そのうちバリヤー層は電解メッキによって形成されたＮｉメッキ層であり、外部接続層は電解メッキによって形成されたＡｕメッキ層、あるいはＳｎやＣｕ等のメッキ層である。
【００２４】
次に、上述の如く構成されたチップ抵抗器１の製造方法について、図２と図３を参照しながら説明する。なお、図２（ａ）〜（ｆ）は大判基板の平面図、図３（ａ）〜（ｆ）は図２（ａ）〜（ｆ）のＸ１−Ｘ１線に沿う断面図、図３（ｇ）は短冊状基板の断面図をそれぞれ示している。
【００２５】
まず、図２（ａ）と図３（ａ）に示すように、絶縁基板２が多数個取りされる大判基板１１を準備する。この大判基板１１の表面には断面Ｖ字状の１次分割溝１２と２次分割溝１３が格子状に設けられており、両分割溝１２，１３によって区切られたマス目の１つ１つが１個分のチップ形成領域となる。なお、図２では複数個分のチップ形成領域が代表的に示されているが、実際は多数個分のチップ形成領域に相当する大判基板１１に対して以下に説明する各工程が一括して行われる。
【００２６】
すなわち、図２（ｂ）と図３（ｂ）に示すように、大判基板１１の裏面にＡｇペーストをスクリーン印刷して乾燥することにより、大判基板１１の裏面に１次分割溝１２に沿って帯状に延びる複数の裏電極１４を形成する。
【００２７】
次に、図２（ｃ）と図３（ｃ）に示すように、大判基板１１の表面にＡｇ−Ｐｄペーストをスクリーン印刷して乾燥・焼成することにより、大判基板１１の表面に１次分割溝１２に重なる複数の表電極１５を形成する。その際、表電極１５は大判基板１１の表面における各チップ形成領域内に対をなすように形成される。なお、裏電極１４と表電極１５の形成順序は逆でも可能であり、表電極１５を形成した後に裏電極８を形成するようにしても良い。
【００２８】
次に、大判基板１１の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、図２（ｄ）と図３（ｄ）に示すように、対をなす表電極１５に接続する複数の抵抗体５を形成する。
【００２９】
次に、大判基板１１の表面にガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体５を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上からトリミング溝（図示省略）を形成して抵抗値を調整する。しかる後、アンダーコート層を覆うようにエポキシ樹脂系ペーストをスクリーン印刷して加熱硬化することにより、図２（ｅ）と図３（ｅ）に示すように、アンダーコート層とオーバーコート層の２層構造からなる保護膜６を形成する。ここで、チップ形成領域を区画する一方の１次分割溝１２に重なる表電極１５は保護膜６によって全体的に覆われるが、他方の１次分割溝１２に重なる表電極１５は中央部を除いた大部分が保護膜６によって覆われており、隣接する２つの保護膜６の間に保護膜６で覆われない表電極１５の露出部１５ａが形成される。
【００３０】
次に、保護膜６の表面に樹脂銀をスクリーン印刷して焼き付けることにより、図２（ｆ）と図３（ｆ）に示すように、隣接する２つの保護膜６の表面に跨る矩形状の第３表電極７を形成する。この第３表電極７によって表電極１５の露出部１５ａも覆われるため、抵抗体５の両端に接続する一対の表電極１５のうち、露出部１５ａを有する一方の表電極１５だけが第３表電極７と導通される。
【００３１】
これまでの工程は大判基板１１に対する一括処理であるが、次に、大判基板１１を１次分割溝１２に沿ってブレイク（１次分割）することにより、図３（ｇ）に示すように、大判基板１１から複数の短冊状基板１１Ａを得る。この１次分割により、露出部１５ａを有する一方の表電極１５が２分されて第１表電極３となり、保護膜６で覆われた他方の表電極１５が２分されて第２表電極４となる。したがって、短冊状基板１１Ａの一方の分割面から第１表電極３と第３表電極７の破断面が露出し、短冊状基板１１Ａの他方の分割面から第２表電極４と保護膜６および第３表電極７の破断面が露出する。
【００３２】
次に、短冊状基板１１Ａの他方の分割面にＡｇペーストを塗布して乾燥・焼成することにより、短冊状基板の他方の端面に第２表電極４と裏電極８を導通する図示せぬ端面電極を形成した後、短冊状基板１１Ａを２次分割溝１３に沿ってブレイク（２次分割）することにより、短冊状基板１１Ａからチップ抵抗器と同等の大きさの図示せぬチップ素体（個片）を多数個取りする。
【００３３】
最後に、個片化されたチップ素体に対してＮｉ等の電解メッキを施すことにより、第３表電極７と裏電極８および端面電極の露出部分を覆う下地メッキ層をそれぞれ形成した後、これら下地メッキ層を覆うようにＡｕやＳｎ、Ｃｕ等の電解メッキを施して外部接続層を形成することにより、下地メッキ層と外部接続層からなる２層構造の外部電極が構成され、図１に示すようなチップ抵抗器１が完成する。
【００３４】
このように構成されたチップ抵抗器１は、図４に示すように、回路基板２０上に半田付けとワイヤーボンディングを併用して実装されるようになっている。すなわち、回路基板２０には配線パターン２１と図示せぬ配線パターンが離反した状態で設けられており、チップ抵抗器１は、一方の配線パターン２１上に搭載された状態で、裏電極８と端面電極９を覆う外部電極１０が半田２２にて固着されると共に、第３表電極７を覆う外部電極１０がワイヤー２３を介して他方の配線パターンに接続されている。このワイヤー２３は金やアルミニウム等からなり、超音波溶着を用いて外部電極１０と配線パターンにそれぞれ固着されている。
【００３５】
以上説明したように、第１実施形態例に係るチップ抵抗器１では、絶縁基板２の表面に形成された一対の第１表電極３と第２表電極４のうち、第２表電極４だけが絶縁基板２の裏面に形成された裏電極８と接続されており、第１表電極３の一部（露出部３ａ）を除いて第２表電極４と抵抗体５の全体が絶縁性の保護膜６によって覆われていると共に、この保護膜６上に形成された第３表電極７が第１表電極３の露出部３ａに導通されているため、チップ抵抗器１の外形寸法が小さくなった場合でも、第３表電極７の面積を絶縁基板２の平面形状と同程度まで大きくすることができ、この第３表電極７をワイヤーボンディング用電極として用いることによって外部との接続を容易に行うことができる。
【００３６】
図５は本発明の第２実施形態例に係るチップ抵抗器３０の断面図であり、このチップ抵抗器３０が第１実施形態例に係るチップ抵抗器１と相違する点は、裏電極８が絶縁基板２の裏面全体に形成されていることにあり、それ以外の構成は基本的に同じである。
【００３７】
このように構成されたチップ抵抗器３０は、図６に示すように、積層回路基板等のベース基板の樹脂層３１の内部に埋め込まれて使用され、樹脂層３１の上下両面の配線パターン３２，３３と外部電極１０がスルーホール３４，３５を介して導通されるようになっている。これらスルーホール３４，３５は樹脂層３１にレーザ光を照射することによって形成され、その内部に銅メッキ等を施して接続ビアを形成することにより、樹脂層３１の上面側の配線パターン３２と第３表電極７を覆う外部電極１０とが接続されると共に、樹脂層３１の下面側の配線パターン３３と裏電極８を覆う外部電極１０とが接続される。したがって、チップ抵抗器３０の外形寸法が小さくなった場合でも、第３表電極７と裏電極８の面積をいずれも絶縁基板２の平面形状と同程度まで大きくすることができ、これら第３表電極７と裏電極８をビア接続用電極として用いることによって外部との接続を容易に行うことができる。
【００３８】
図７は本発明の第３実施形態例に係るチップ抵抗器４０の断面図であり、このチップ抵抗器４０が第１実施形態例に係るチップ抵抗器１と相違する点は、絶縁基板２の表面に形成された一対の第１表電極３と第２表電極４のうち、第２表電極４が絶縁基板２の一端面に形成された端面電極９を介して裏電極８と接続されるだけでなく、第１表電極３も絶縁基板２の他端面に形成された端面電極４１を介して別の裏電極８と接続されていることにあり、それ以外の構成は基本的に同じである。
【００３９】
このように構成されたチップ抵抗器４０は、第２実施形態例に係るチップ抵抗器３０と同様に、積層回路基板等のベース基板の樹脂層の内部に埋め込まれて使用することが可能であり、その場合、第３表電極７を覆う外部電極１０と端面電極９側を覆う外部電極１０とに対して樹脂層の上下両面からスルーホールを接続させたり、端面電極９側を覆う外部電極１０と端面電極４１を覆う外部電極１０とに対して樹脂層の片面からスルーホールを接続させることができる。あるいは、第３表電極７を覆う外部電極１０が上向きとなる姿勢でチップ抵抗器４０を回路基板に搭載し、下向きとなる一対の外部電極１０を回路基板の配線パターンに半田付けするという実装構造を採用することも可能である。
【００４０】
図８は本発明の第４実施形態例に係るチップ抵抗器５０の断面図であり、このチップ抵抗器５０が第２実施形態例に係るチップ抵抗器３０と相違する点は、絶縁基板２の裏面全体に形成された裏電極８と第２表電極４が絶縁基板２に形成されたスルーホール５１を介して導通されていることと、第３表電極７と第１表電極３が保護膜６に形成されたスルーホール５２を介して導通されていることことにあり、それ以外の構成は基本的に同じである。
【００４１】
次に、第４実施形態例に係るチップ抵抗器５０の製造方法について、図９と図１０を参照しながら説明する。なお、図９（ａ）〜（ｆ）は大判基板の平面図、図１０（ａ）〜（ｆ）は図９（ａ）〜（ｆ）のＸ２−Ｘ２線に沿う断面図、図１０（ｇ）は短冊状基板の断面図をそれぞれ示している。
【００４２】
まず、図９（ａ）と図１０（ａ）に示すように、絶縁基板２が多数個取りされる大判基板６０を準備する。この大判基板６０の表面には断面Ｖ字状の１次分割溝６１と２次分割溝６２が格子状に設けられていると共に、両分割溝６１，６２によって区画されたチップ形成領域内にそれぞれ貫通孔６３が設けられている。これら貫通孔６３は１次分割溝６１から所定距離だけ離間した位置に形成されており、その平面形状は矩形状となっているが円形であっても良い。
【００４３】
次に、大判基板６０の裏面にＡｇペーストをスクリーン印刷して乾燥することにより、図９（ｂ）と図１０（ｂ）に示すように、大判基板６０の裏面に裏電極８を形成する。その際、Ａｇペーストが貫通孔６３の内部に流れ込むことにより、裏電極８に貫通孔６３の内部に入り込む突出部８ａが形成される。
【００４４】
次に、図９（ｃ）と図１０（ｃ）に示すように、大判基板６０の表面にＡｇ−Ｐｄペーストをスクリーン印刷して乾燥・焼成することにより、大判基板６０の表面における各チップ形成領域内に対をなす第１表電極３と第２表電極４を形成する。ここで、第１表電極３はチップ形成領域を画成する一方の１次分割溝６１から離間した位置に形成され、第２表電極４は他方の１次分割溝６１から離間した位置で貫通孔６３を覆うように形成される。その結果、第２表電極４に貫通孔６３の内部に入り込む突出部４ａが形成され、この突出部４ａが貫通孔６３の内部で裏電極８の突出部８ａと接続されることにより、大判基板６０に第２表電極４と裏電極８を導通するスルーホール５１が形成される。
【００４５】
次に、大判基板６０の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、図９（ｄ）と図１０（ｄ）に示すように、対をなす第１表電極３と第２表電極４に接続する複数の抵抗体５を形成する。
【００４６】
次に、大判基板６０の表面にガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体５を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上からトリミング溝（図示省略）を形成して抵抗値を調整する。しかる後、アンダーコート層を覆うようにエポキシ樹脂系ペーストをスクリーン印刷して加熱硬化することにより、図９（ｅ）と図１０（ｅ）に示すように、アンダーコート層とオーバーコート層の２層構造からなる保護膜６を形成する。ここで、保護膜６はチップ形成領域のほぼ全体を覆うように形成されているが、保護膜６の一部に開口６ａが形成されており、この開口６ａから第１表電極３の一部が露出する。
【００４７】
次に、保護膜６上に樹脂銀をスクリーン印刷して焼き付けることにより、図９（ｆ）と図１０（ｆ）に示すように、保護膜６の表面を覆う第３表電極７を形成する。その際、樹脂銀が開口６ａの内部に流れ込んで第１表電極３の露出部分に達するため、保護膜６に第３表電極７と第１表電極３を導通するスルーホール５２が形成される。
【００４８】
これまでの工程は大判基板６０に対する一括処理であるが、次に、大判基板６０を１次分割溝６１に沿ってブレイク（１次分割）することにより、図１０（ｇ）に示すように、大判基板６０から複数の短冊状基板６０Ａを得る。しかる後、短冊状基板６０Ａを２次分割溝６２に沿ってブレイク（２次分割）することにより、短冊状基板６０Ａからチップ抵抗器と同等の大きさの図示せぬチップ素体（個片）を多数個取りする。
【００４９】
最後に、個片化されたチップ素体に対してＮｉ等の電解メッキを施すことにより、第３表電極７と裏電極８を覆う下地メッキ層を形成した後、これら下地メッキ層を覆うようにＡｕやＳｎ、Ｃｕ等の電解メッキを施して外部接続層を形成することにより、下地メッキ層と外部接続層からなる２層構造の外部電極が構成され、図８に示すようなチップ抵抗器５０が完成する。
【００５０】
このように構成されたチップ抵抗器５０は、第３表電極７を覆う外部電極１０と裏電極８を覆う外部電極１０のいずれか一方を半田付け、いずれか他方をワイヤーボンディングによって回路基板上に実装することが可能である。すなわち、図１１に示すように、第３表電極７を覆う外部電極１０を下向きにした状態で回路基板２０上に搭載し、この外部電極１０を回路基板２０の配線パターン２１に半田２２で接続すると共に、裏電極８を覆う外部電極１０にワイヤー２３を固着して他方の配線パターンに接続することができる。あるいは、裏電極８を覆う外部電極１０を下向きにした状態で回路基板２０上に搭載し、この外部電極１０を回路基板２０の配線パターン２１に半田２２で接続すると共に、第３表電極７を覆う外部電極１０にワイヤー２３を固着して他方の配線パターンに接続することもできる。
【００５１】
以上説明したように、第４実施形態例に係るチップ抵抗器５０では、裏電極８が絶縁基板２の裏面全体に形成されており、この裏電極８と第２表電極４が絶縁基板２の内部に形成されたスルーホール５１を介して導通されているため、チップ抵抗器５０を回路基板２０上に実装する際に、第３表電極７を下向きにした姿勢だけでなく、第３表電極７を上向きにした姿勢でも実装することができる。しかも、裏電極８と第２表電極４の導通手段としてスルーホール５１を用いており、絶縁基板２の端面に端面電極が露出しなくなるため、半田等の導電材料が端面電極を乗り越えて第３表電極７と短絡することを確実に防止できる。
【００５２】
さらに、保護膜６が絶縁基板２の表面形状と同じ外形に形成されており、第１表電極３と第３表電極７が保護膜６に形成されたスルーホール５２を介して導通されているため、保護膜６によって第１表電極３のエッジ部が覆われると共に、第１表電極３と第３表電極７の接続が絶縁基板２の端面より内側のスルーホール５２で行われることにより、第１表電極３や第３表電極７の短絡を防止することができる。
【００５３】
また、図１１に示すように、このチップ抵抗器５０が第３表電極７を下向きにした姿勢で回路基板２０の配線パターン２１に半田２２付けされ、裏電極８を覆う外部電極１０にワイヤー２３が接続されるという実装構造を採用すると、ワイヤー２３を接続する際に圧力が加わったとしても、絶縁基板２の下側を向く抵抗体５にストレスが加わりにくくなって好ましい。
【符号の説明】
【００５４】
１，３０，４０，５０  チップ抵抗器
２  絶縁基板
３  第１表電極
３ａ  露出部
４  第２表電極
５  抵抗体
６  保護膜
７  第３表電極
８  裏電極
９  端面電極
１０  外部電極
１１，６０  大判基板
１１Ａ，６０Ａ  短冊状基板
１２，６１  １次分割溝
１３，６２  ２次分割溝
２０  回路基板
２１  配線パターン
２２  半田
２３  ワイヤー
３１  樹脂層
３２，３３  配線パターン
３４，３５  スルーホール
４１  端面電極
５１，５２  スルーホール
６３  貫通孔
【図１】
2017228701.tif 000003
【図２】
2017228701.tif 000004
【図３】
2017228701.tif 000005
【図４】
2017228701.tif 000006
【図５】
2017228701.tif 000007
【図６】
2017228701.tif 000008
【図７】
2017228701.tif 000009
【図８】
2017228701.tif 000010
【図９】
2017228701.tif 000011
【図１０】
2017228701.tif 000012
【図１１】
2017228701.tif 000013