(57)【要約】      （修正有）【課題】１ＧＨｚを超えて動作するように構成された３次元電子モジュールの一括製造方法を提供する。【解決手段】ボール側で、第１の粘着膜１上に電子パッケージ１０を配置するサブステップＡ１と、樹脂で電子パッケージを成形し樹脂５を重合して、中間ウェーハ６を取得するサブステップＢ１と、ボール４と反対の中間ウェーハの面上で中間ウェーハを薄化するサブステップＣ１と、第１の粘着膜を除去し、ボールと反対側で、第２の粘着膜８上に中間ウェーハを配置するサブステップＤ１と、ボール側の面上で中間ウェーハを薄化するサブステップＥ１と、ボール側再配線層を形成するサブステップＦ１と、電子パッケージの元の厚さより小さい厚さの再構成ウェーハを取得するために第２の粘着膜を除去するサブステップに従って製造される、再構成ウェーハを製造するステップと、該ウェーハを積層するステップと、該ウェーハをダイシングするステップとを含む。【選択図】図２
2017228778.tif 000002
【特許請求の範囲】
【請求項１】
各３次元電子モジュールが、ボールグリッド電子パッケージ（１０）の動作温度および周波数で検査された、少なくとも２つの、表面移動可能な、前記ボールグリッド電子パッケージ（１０）の積層を含む、３次元電子モジュールの一括製造方法であって、
−  再構成ウェーハを製造するステップであって、各再構成ウェーハ（６０）は、次の順序で次のサブステップ、
・Ａ１）ボール（４）側で、第１の粘着膜（１）上に前記電子パッケージ（１０）を配置するサブステップと、
・Ｂ１）樹脂（５）で前記電子パッケージ（１０）を成形し前記樹脂を重合して、中間ウェーハ（６）を取得するサブステップと、
・Ｃ１）前記ボールと反対の前記中間ウェーハの面上で前記中間ウェーハ（６）を薄化するサブステップと、
・Ｄ１）前記第１の粘着膜（１）を除去し、前記ボール（４）と反対側で、第２の粘着膜（８）上に前記中間ウェーハを配置するサブステップと、
・Ｅ１）前記ボール側の面上で前記中間ウェーハを薄化するサブステップと、
・Ｆ１）ボール側再配線層（６１）を形成するサブステップと、
・Ｇ１）前記電子パッケージの元の厚さより小さい厚さの再構成ウェーハ（６）を取得するために前記第２の粘着膜（８）を除去するサブステップと、
に従って製造される、再構成ウェーハを製造するステップと、
−  前記サブステップの完了で取得されたいくつかの再構成ウェーハを積層するステップと、
−  ３次元モジュールを取得するために前記積層された再構成ウェーハをダイシングするステップと、
を含む、３次元電子モジュールの一括製造方法。
【請求項２】
各３次元電子モジュールが、ボールグリッド電子パッケージ（１０）の動作温度および周波数で検査された、少なくとも２つの、表面移動可能な、前記ボールグリッド電子パッケージ（１０）の積層を含む、３次元電子モジュールの一括製造方法であって、
−  再構成ウェーハを製造するステップであって、各再構成ウェーハ（６０）は、次の順序で次のサブステップ、
・Ａ２）前記ボールと反対側で、第１の粘着膜（１）上に前記電子パッケージ（１０）を配置するサブステップと、
・Ｂ２）樹脂（５）で前記電子パッケージ（１０）を成形し前記樹脂を重合して、中間ウェーハ（６）を取得するサブステップと、
・Ｃ２）ボール側の、前記中間ウェーハの面上で前記中間ウェーハ（６）を薄化するサブステップと、
・Ｄ２）ボール側再配線層（６１）を形成するサブステップと、
・Ｅ２）前記第１の粘着膜（１）を除去し、ＲＤＬ側で、第２の粘着膜（８）上に前記薄化された中間ウェーハを配置するサブステップと、
・Ｆ２）前記ボールと反対の前記中間ウェーハの前記面上で前記中間ウェーハを薄化するサブステップと、
・Ｇ２）前記電子パッケージの元の厚さより小さい厚さの再構成ウェーハ（６０）を取得するために前記第２の粘着膜（８）を除去するサブステップと、
に従って製造される、再構成ウェーハを製造するステップと、
−  前記サブステップの完了で取得されたいくつかの再構成ウェーハを積層するステップと、
−  ３次元モジュールを取得するために前記積層された再構成ウェーハをダイシングするステップと、
を含む、３次元電子モジュールの一括製造方法。
【請求項３】
前記電子パッケージ（１０）はＢＧＡパッケージまたはフリップチップパッケージであることを特徴とする、請求項１または２に記載の３次元電子モジュールの一括製造方法。
【請求項４】
前記動作周波数は１ＧＨｚより大きいことを特徴とする、請求項１〜３のいずれか一項に記載の３次元電子モジュールの一括製造方法。
【請求項５】
前記動作温度は−５５℃から１２５℃の間にあることを特徴とする、請求項１〜４のいずれか一項に記載の３次元電子モジュールの一括製造方法。
【請求項６】
前記電子パッケージ（１０）は中央突起部（３）を含むことを特徴とする、請求項１〜５のいずれか一項に記載の３次元電子モジュールの一括製造方法。
【請求項７】
ボール側の、前記中間ウェーハの前記面上で前記中間ウェーハ（６）を薄化する前記ステップは、前記第１の粘着膜上に前記電子パッケージを配置する前記ステップの前に前記電子パッケージの前記ボール（４）を除去するステップで置き換えられることを特徴とする、請求項１〜５のいずれか一項に記載の３次元電子モジュールの一括製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の分野は、少なくとも２つの電子チップの積層を含む減少した厚さの３次元電子モジュールの一括製造の分野である。
【背景技術】
【０００２】
高周波数で動作する構成部品（メモリ、プロセッサ、など）の市場への到来は、封入されていないチップ（ベアチップ）の使用が効率性の新たな問題を引き起こすことを意味する。プローブ先端部を使用してベアチップを検査することは、約１ＧＨｚの周波数を越えて非常に扱いにくくなる。最も重要な結果は、これらの構成部品が３次元電子モジュールに積層される場合、一定のチップは最大周波数で動作することができ、他のチップは最大周波数で動作することができないことであり、このことから、複数のチップを含むモジュールは、最大周波数で動作することができないということになる。
【０００３】
この困難を回避する手段は、封入されたチップ、すなわち、それ自体、完全に検査され得るパッケージの中に配置されたチップを使用することである。実際に、パッケージは、チップのパッドの間隔より大きい間隔にあるはんだボールの形で出力を含み、
チップのパッドの間隔は、５０から１００μｍ、
チップを封入するボール・グリッド・パッケージの間隔は、４００から８００μｍである。
【０００４】
したがって、検査ソケットを使用することができ、パッケージはそれで、−５５℃から＋１２５℃の間にある動作温度におけるのと同様、場合によっては１ＧＨｚより大きい周波数で検査可能である。
【０００５】
しかし、パッケージの積層は、チップの積層より厚く、したがって、減少した厚さの３次元モジュールを取得することが望まれるのに反して、同じようにより厚い３次元モジュールをもたらす。
【０００６】
この観測から始まって、高周波数で動作することが可能なこれらのパッケージに適した、および減少した厚さの３次元モジュールを取得することを可能にする、積層技術を見いだすことがそのとき必要である。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
したがって、−５５℃から＋１２５℃の間にある動作温度における、特に１ＧＨｚより大きい動作周波数での電子チップの信頼性の点で、および取得される３次元モジュールの減少した厚さの点で、すべての前述の要件に関して同時に満足がいく３次元電子モジュールの一括製造方法の必要性が今日に至るまで残っている。
【課題を解決するための手段】
【０００８】
より正確には、本発明の主題は、各３次元電子モジュールが、ボールグリッド電子パッケージの動作温度および周波数で検査された、少なくとも２つの、表面移動可能な、ボールグリッド電子パッケージの積層を含む、３次元電子モジュールの一括製造方法であって、
−  再構成ウェーハを製造するステップであって、各再構成ウェーハは、次の順序で次のサブステップ、
・Ａ１）ボール側で、第１の粘着膜上に電子パッケージを配置するサブステップと、
・Ｂ１）樹脂で電子パッケージを成形し樹脂を重合して、中間ウェーハを取得するサブステップと、
・Ｃ１）ボールと反対の中間ウェーハの面上で中間ウェーハを薄化するサブステップと、
・Ｄ１）第１の粘着膜を除去し、ボールと反対側で、第２の粘着膜上に中間ウェーハを配置するサブステップと、
・Ｅ１）ボール側の面上で中間ウェーハを薄化するサブステップと、
・Ｆ１）ボール側再配線層を形成するサブステップと、
・Ｇ１）電子パッケージの元の厚さより小さい厚さの再構成ウェーハを取得するために第２の粘着膜を除去するサブステップと
に従う第１の実施形態に従って製造される、再構成ウェーハを製造するステップと、
−  前のサブステップの完了で取得されたいくつかの再構成ウェーハを積層するステップと、
−  ３次元モジュールを取得するために積層された再構成ウェーハをダイシングするステップと
を含む、３次元電子モジュールの一括製造方法である。
【０００９】
本発明の主題は、同様に、各３次元電子モジュールが、ボールグリッド電子パッケージの動作温度および周波数で検査された、少なくとも２つの、表面移動可能な、ボールグリッド電子パッケージの積層を含む、３次元電子モジュールの一括製造方法であって、
−  再構成ウェーハを製造するステップであって、各再構成ウェーハは、次の順序で次のサブステップ、
・Ａ２）ボールと反対側で第１の粘着膜上に電子パッケージを配置するサブステップと、
・Ｂ２）樹脂で電子パッケージを成形し樹脂を重合して、中間ウェーハを取得するサブステップと、
・Ｃ２）ボール側の、中間ウェーハの面上で中間ウェーハを薄化するサブステップと、
・Ｄ２）ボール側再配線層を形成するサブステップと、
・Ｅ２）第１の粘着膜を除去し、ＲＤＬ側で、第２の粘着膜上に薄化された中間ウェーハを配置するサブステップと、
・Ｆ２）ボールと反対の中間ウェーハの面上で中間ウェーハを薄化するサブステップと、
・Ｇ２）電子パッケージの元の厚さより小さい厚さの再構成ウェーハを取得するために第２の粘着膜を除去するサブステップと
に従う第２の実施形態に従って製造される、再構成ウェーハを製造するステップと、
−  前のサブステップの完了で取得されたいくつかの再構成ウェーハを積層するステップと、
−  ３次元モジュールを取得するために積層された再構成ウェーハをダイシングするステップと
を含む、３次元電子モジュールの一括製造方法である。
【００１０】
したがって、２つの薄化ステップがある。
【００１１】
電子パッケージはＢＧＡパッケージまたはフリップチップパッケージであり、ＢＧＡ電子パッケージは中央突起部を含み得る。
【００１２】
動作周波数は特に１ＧＨｚより大きく、および／または動作温度は例えば−５５℃から１２５℃の間にある。
【００１３】
ボール側の、中間ウェーハの面上で中間ウェーハを薄化するステップは、第１の粘着膜上に電子パッケージを配置するステップの前に前記電子パッケージのボールを除去するステップで置き換えることができる。
【００１４】
本発明の他の特徴および利点は、非限定的な実施例として添付の図面を参照して与えられる、以下の詳細な説明を読むことにより明らかになるであろう。
【図面の簡単な説明】
【００１５】
【図１ａ】断面で見た、厚くなった部分を持つＢＧＡタイプの電子パッケージの実施例を概略的に表す。
【図１ｂ】断面で見た、厚くなった部分を持たないＢＧＡタイプの電子パッケージの実施例を概略的に表す。
【図１ｃ】断面で見た、フリップチップタイプの電子パッケージの実施例を概略的に表す。
【図２】本発明による例示的な方法のさまざまなステップを例示する。
【図３】本発明による別の例示的な方法のさまざまなステップを例示する。
【図４】断面で見た、本発明による方法によって取得される例示的な再構成ウェーハを概略的に表す。
【図５】断面で見た、本発明による方法によって取得される４つの再構成ウェーハの例示的な積層を概略的に表す。
【発明を実施するための形態】
【００１６】
図全体にわたって、同じ要素には同じ参照符号が付されている。
【００１７】
次の説明で、「上」、「下」、「前」、「後」、「側」という表現は、説明される図面の方向付けを基準として使用される。デバイスを他の方向付けに従って置くことができる限り、方向を表す用語は実例として示され、限定的ではない。
【００１８】
ベアチップの電気的検査は、１ＧＨｚを上まわる周波数で信頼できる動作を保証することができない。他方、表面移動可能でありチップを含む、電子パッケージの、すなわち、接続ボールを有する電子部品の検査は、１ＧＨｚを上まわるこれらの周波数で適用可能であり、−５５℃から＋１２５℃の間の動作温度を同様に保証する。
【００１９】
本発明は、ベアチップでなく電子パッケージで再構成されるウェーハの製造に基づいている。ウェーハがＮ個の「良品」ＢＧＡパッケージで再構成された時点で、（Ｎは場合によっては数百に達する）、それらの積層、ダイシングなどは、例えば特許ＦＲ０３  ０７９７７号明細書およびＦＲ０６  ０７４４２号明細書ですでに説明されたようになされることになる。
【００２０】
［実施例］
いくつかの実施例が図１に示される、電子パッケージ１０は、以下を指す。
−  接続ボール４（またははんだボール）を有する（ＢＧＡまたはボール・グリッド・アレイ）ボール・グリッド・パッケージ１０、すなわち樹脂１１に封入されたベアチップ２であって、このベアチップ２は、前記ボール４を備えた（一般に数個の層を有する）相互接続回路２２に結合された接続ワイヤ２１を出している。樹脂に埋め込まれたこれらのワイヤは、回路の上面に結合され（図１ｂ）、またはこれらのワイヤは回路の下の面に結合されて同様に樹脂によって保護され、それによりパッケージの下に突出する中央の厚くなった部分３（または中央突起部）を形成する（図１ａ）。
【００２１】
これらのパッケージの接続ボール４は、通常２００μｍから４００μｍの間である厚さｅｂを有し、パッケージの中央の、メモリパッケージに固有の、厚くなった部分３は、通常約１５０μｍであり、パッケージの本体（すなわち接続ボールがないパッケージ）の厚さｅｃは、通常０．８ｍｍから０．９ｍｍの間であり、パッケージの全体の厚さＥ（Ｅ＝ｅｂ＋ｅｃ）は、したがって、０．８２ｍｍから１．３ｍｍの間である。
【００２２】
−  接続ボール４を備えた、フリップチップ部品１０、すなわち、再配線層と呼ばれる相互接続層２２に結合された封入されていないチップ２（図１ｃ）。このタイプのフリップチップ部品は、
・ボール・グリッド・パッケージ（ＢＧＡ）のように基板上に移動することができ、
・ボールの間隔（１００から５００μｍ）は、チップのパッドの間隔（４０から１００μｍ）よりはるかに大きく、検査ソケットを使用して、したがって場合によっては１ＧＨｚを上まわる周波数で部品を検査することを可能にするので、顧客への納入前に検査することができる
ことから、本発明によれば、パッケージ１０であると考えられる。
【００２３】
さらに、このようなフリップチップパッケージを有することは、ベアチップより容易であり、このようなフリップチップパッケージは、ＢＧＡパッケージほどかさばらない。これらのフリップチップパッケージは、一定のＢＧＡパッケージに対して示されるような厚くなった部分を何も呈さない。
【００２４】
これらのフリップチップパッケージの接続ボール４は、通常５０μｍから１５０μｍの間の厚さｅｂを有し、フリップチップパッケージの本体（すなわち接続ボールがないパッケージ）の厚さｅｃは、通常１００μｍから４００μｍの間である。パッケージの全体の厚さＥ（Ｅ＝ｅｂ＋ｅｃ）は、したがって１５０μｍから５５０μｍの間である。
【００２５】
簡潔にするために、以下の図では、パッド４１および回路または相互接続層２２は、もう表さない。
【００２６】
このような検査済みパッケージ１０は、Ｘｉｌｉｎｘ、Ｍｉｃｒｏｎ、Ｓａｍｓｕｎｇ、などを挙げることができる、さまざまな製造業者によって市場に出されている。
【００２７】
本発明によれば、ボールグリッド電子パッケージ１０の動作温度および周波数で検査された、少なくとも２つの、表面移動可能な、ボールグリッド電子パッケージ１０の積層を含む３次元電子モジュールは、次の方式、
−  各再構成ウェーハ６０がＮ個の「良品」パッケージ、すなわち検査済みパッケージだけを含む、いくつかの再構成ウェーハの製造と、
−  再構成ウェーハの積層と、
−  ３次元モジュールを取得するための積層された再構成ウェーハのダイシングと
で一括して製造される。
【００２８】
再構成ウェーハを製造するステップの進行は、接続ボール側または反対側のどちらで、第１の粘着膜上に電子パッケージを配置するかに応じて変化する。同じステップが使われるが、異なる順序で実行される。
【００２９】
パッケージ１０が接続ボール側で配置される場合のステップの進行を図２に関連して説明する。
−  ステップＡ１：Ｎ個のパッケージ１０は、ピックアンドプレイス機構を用いて接続ボール４の側で、英語で「テープ（ｔａｐｅ）」とも呼ばれる第１の粘着膜１上に配置される。しかし、接続ボールをはんだ付けするステップはなく、ボール４はただ、この粘着剤１に仮に固定される。これらのＮ個のパッケージはすべて同じである。
【００３０】
−  ステップＢ１：例えば圧縮による、または鋳造による、樹脂５でのパッケージ１０の成形。次に、樹脂の重合。中間ウェーハ６がそれで取得された。
【００３１】
−  ステップＣ１：裏面（＝ボールと反対の面）の側でのこの中間ウェーハの薄化。パッケージ１０の裏面の薄化は、パッケージ１０の内部に位置するチップ２の裏面に到達することを可能にし、薄化は、チップ２の裏面の出現までに限定してもよく、またはチップ２自体を薄化するまで進めてもよい。パッケージ１０の本体の厚さｅｃは、約３０％から３５％減少させることができる。
【００３２】
−  ステップＤ１：第１の粘着膜１の除去、および、パッケージのはんだボール４と反対側での第２の粘着膜８上へのこのように薄化された中間ウェーハの配置（ステップＣ１で薄化された側が粘着膜８にはり付けられる）。
【００３３】
−  ステップＥ１：はんだボール４の厚さｅｂを減少させるように第２の薄化が行われる。ボールは、例えば錫／銀／銅（Ｓｎ／Ａｇ／Ｃｕ、ＳＡＣとも呼ばれる）から構成されている。薄化されたボール４’が取得される。
【００３４】
−  ステップＦ１：薄化されたボール４’側での再配線層６１（頭文字が表現ＲｅＤｉｓｔｒｉｂｕｔｉｏｎ  Ｌａｙｅｒを表す、ＲＤＬ層とも呼ばれる）の形成。フォトエッチング可能な樹脂６１５から形成されるこのＲＤＬ層は、ボール４’との電気的接触部６１０と、接触部６１０をパッケージの周辺部まで（＝ダイシング経路７０まで）結合する導電体６１１を含む１つまたは複数の副層とを含む。実際にウェーハ６０の積層が行われるとき、周辺部に存在している導体６１１部分と結合された垂直（積層の方向に沿った）導体が３次元モジュールの垂直面に作り出されることになる。ＲＤＬ層６１は、従来の堆積、すなわち、チタン／タングステンタイプの拡散バリアおよび次に銅を使用する、フォトエッチング可能な誘電体および金属の堆積によって作られる。
【００３５】
−  ステップＧ１：再構成ウェーハ６０を取得するための第２の粘着膜８の除去。
【００３６】
パッケージ１０が接続ボール４と反対側で配置される場合のステップの進行を図３に関連して次に説明する。
−  ステップＡ２：パッケージ１０は、ボール４を支持していない側で第１の粘着膜１にはり付けられる。使用されるピックアンドプレイス機構のヘッドは、前の事例のように連続的な平板表面を有さないパッケージをつかむのに適していなければならない。この機構の吸引ヘッドは、パッケージ１０のボール４および場合によってはあり得る中央の厚くなった部分３を避けるようにくり抜かれている。
【００３７】
−  ステップＢ２：ボール４の平面までの、またはボールの平面を少し超える、例えば圧縮または鋳造による、樹脂５でのパッケージの成形。パッケージ１０は、ボールと反対側で第１の粘着膜上に移動されるので、ボールの表面と第１の粘着膜との間の空間に樹脂を充填することに関連する、場合によっては図２のステップＢ１で起こり得るような問題はない。次に、樹脂の重合。中間ウェーハ６が取得された。
【００３８】
−  ステップＣ２：ボールの体積およびとりわけボールの厚さを減少させるように中間ウェーハ６の、ボール４を含む面に適用される、薄化。薄化されたボール４’が取得される。
【００３９】
−  ステップＤ２：将来の垂直導体と薄化されたボール４’の相互接続は、ボール４’との電気的接触部６１０および１つまたは２つの再配線副層を含む、再配線層６１（ＲＤＬ）によって、ステップＦ１におけるように行われる。
【００４０】
−  ステップＥ２：ＲＤＬ層で補完された、薄化された中間ウェーハ６は、第１の粘着膜１からはがされ、次に反転されてＲＤＬ層側で第２の粘着膜８上にはり付けられる。
【００４１】
−  ステップＦ２：それから、ステップＣ１で示されたように、ＲＤＬ層と反対の面上で薄化が行われる。
【００４２】
−  ステップＧ２：再構成ウェーハ６０を取得するための第２の粘着膜８の除去。
【００４３】
これらのステップの完了で、したがって、「良品」パッケージ（Ｎ個のパッケージ）だけ、すなわち検査済みパッケージだけを含む、小さい厚さの再構成ウェーハが取得されており、その再構成ウェーハは、同じように再構成された他のウェーハ上に積層されるように意図される。
【００４４】
前述したような、再構成ウェーハ６０を製造するステップを進行する２つのやり方は、中央の厚くなった部分３を持つ、もしくは持たないＢＧＡパッケージ１０、またはフリップチップタイプのパッケージ１０のために使用することができる。厚くなった部分３を持たないＢＧＡパッケージまたはフリップチップタイプのパッケージの場合、ボールの側の面を薄化するステップは、中央突起部によって限定されず（ステップＥ１またはＣ２）、薄化はパッケージの本体の表面の約５０μｍまで近づくことができる。厚くなった部分を持たないＢＧＡパッケージの場合またはフリップチップタイプのパッケージの場合、これにより、さらに約１００μｍだけ、最終的なパッケージの全体の厚さをもう少し減少させることが可能になる。
【００４５】
ステップＡ１またはＡ２の粘着膜１上へのパッケージ１０の移動の前に、中央突起部３を有さない検査済みパッケージ１０をボール除去する（＝ボール４を除去する）ことが可能である。このボール除去は、検査済みパッケージを獲得した後に一括して行われ、それは例えば機械的にまたはプラズマ気相化学的侵食によって行われる。これらの条件下で、ボールを支持していたパッケージの表面は、ボール４の残留物ありまたはなしの（図１で見られる）パッド４１だけを含む。ボールを薄化するステップＥ１またはＣ２は不必要となる。ＲＤＬ６１は、ただ既に説明したステップ、ステップＦ１またはＤ２に関しては、ボール４’ではなく直接パッド４１を接続するように作り出される。この手法の利点は、特にパッケージ（本体＋ボール）の厚さがもう少し薄いことである。
【００４６】
以下の表は、ＢＧＡまたはフリップチップパッケージ１０に対するこれらのステップの間に取得される厚さを要約する。
【００４７】
【表１】
2017228778.tif 000003
【００４８】
ボール４または４’に対して示される厚さは、パッド４１の厚さを含む。
【００４９】
再構成ウェーハ６０の厚さ（＝パッケージの厚さおよびＲＤＬの厚さ）は、したがって、
−  ＢＧＡパッケージ１０を持つウェーハ６０の場合７００μｍから８６０μｍの間、
−  フリップチップパッケージ１０を持つウェーハ６０の場合９５μｍから３６０μｍの間
である。
【００５０】
どちらか一方の方法によって取得されダイシング経路７０が示されている再構成ウェーハ６０が図４に示される。これらの再構成ウェーハ６０は、それから、図５で見られるように、ダイシング経路７０を一列に整列させつつ上下に積層され、接着剤１５を用いてはり付けられる。次に、特に３次元モジュールの垂直面上に形成される垂直バスで補完されることになるＮ個の３次元電子モジュールを取得するように、積層はダイシング経路に沿ってダイシングされる。
【符号の説明】
【００５１】
１  第１の粘着膜
３  中央突起部
４  ボール
５  樹脂
６  中間ウェーハ
８  第２の粘着膜
１０  ボールグリッド電子パッケージ
６０  再構成ウェーハ
６１  ボール側再配線層
【図１ａ】
2017228778.tif 000004
【図１ｂ】
2017228778.tif 000005
【図１ｃ】
2017228778.tif 000006
【図２】
2017228778.tif 000007
【図３】
2017228778.tif 000008
【図４】
2017228778.tif 000009
【図５】
2017228778.tif 000010
【外国語明細書】
2017228778000001.pdf