(57)【要約】【課題】  交流波形の導通角が狭い場合であっても、ＬＥＤのちらつき、意図しないフラッシング（点滅）、あるいは２段点灯などが発生せず、微妙な調光が可能となる調光回路を提供する。【解決手段】  調光回路は、第一端子と、第二端子とを有し、該発光手段に定電流を供給する調光デコーダ回路と、前記第一端子から出力されるＰＷＭ信号を積分し、前記第二端子を介して前記調光デコーダ回路に入力する積分回路と、を備え、前記積分回路は、コンデンサの充電時経路と放電時経路を有し、前記充電時経路と前記放電時経路は異なる経路である。【選択図】図８
2017142969.tif 000002
【特許請求の範囲】
【請求項１】
交流電源の交流電圧の導通角を可変とする位相制御を行い、発光手段の調光を行う調光回路であって、
第一端子と、第二端子とを有し、該発光手段に定電流を供給する調光デコーダ回路と、
前記第一端子から出力されるＰＷＭ信号を積分し、前記第二端子を介して前記調光デコーダ回路に入力する積分回路と、を備え、
前記積分回路は、コンデンサの充電時経路と放電時経路を有し、
前記充電時経路と前記放電時経路は異なる経路である、
ことを特徴とする調光回路。
【請求項２】
前記充電時経路は第一抵抗を含み、
前記放電時経路は第二方向を含み、
前記第一抵抗と前記第二抵抗は、異なる抵抗値を有する、
ことを特徴とする請求項１に記載の調光回路。
【請求項３】
前記充電時経路は、第一方向を順方向とする第一ダイオードと、前記第一抵抗および前記容量を直列に接続して構成され、
前記放電時経路は、第二方向を順方向とする第二ダイオード、前記第二抵抗および前記容量を直列に接続して構成される、
ことを特徴とする請求項１または請求項２に記載の調光回路。
【請求項４】
前記第二抵抗は前記第一抵抗より大きい抵抗値を有する、
ことを特徴とする請求項１乃至３のいずれかに記載の調光回路。
【請求項５】
前記調光デコーダ回路で調光可能な前記導通角の範囲は、３５°〜１４５°である、
ことを特徴とする請求項１乃至４のいずれかに記載の調光回路。
【請求項６】
前記発光手段はＬＥＤである、
ことを特徴とする請求項１乃至５のいずれかに記載の調光回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源によって点灯するＬＥＤの調光回路に関する。
【背景技術】
【０００２】
従来より、照明灯の明るさの調整に位相調光方式の調光器（例えば、トライアック調光器）が用いられている。このようなトライアック調光器は、比較的単純な構成で調光が行えるため、広く普及している。近年では照明に、ＬＥＤ（発光ダイオード）が利用されるようになってきており、このＬＥＤに対する位相調光にもトライアック調光器が用いられる。トライアック調光器に対応したＬＥＤ照明を実現するには、交流電源のサイクルごとのオン期間（交流波形の導通角）を検出し、それに応じて光量を変化させる必要があり、トライアック調光器の位相情報を反映するとともに、ＬＥＤ電流の出力とトライアック調光器の設定を合わせ込む機能を備える調光回路が必要となる。基本的な調光回路では、トライアック調光器の位相情報を検出してＤＣ制御電圧に変換し、そのＤＣ電圧に応じて（ＤＣ電圧レベルを利用して）調光器の動作に対応するように出力電流（ＬＥＤ電流）を増減する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２０９３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、トライアック調光器の位相情報を検出してＤＣ制御電圧に変換し、そのＤＣ電圧レベルを利用して調光器の動作に対応するように出力電流を増減する構成の場合、調光器で調節できるはずの明るさの範囲のうち、限られた領域（例えば、交流波形の導通角が４５°〜１３５°など）でしか調光できず、交流波形の導通角がその領域を超える場合、特に導通角が狭い場合（例えば、導通角が４５°より小さい場合）には、ちらつき、意図しないフラッシング（点滅）、あるいは２段点灯などが発生する問題があった。
【０００５】
したがって、交流波形の導通角がその所定の範囲（４５°〜１３５°）を超えないよう、例えば、部屋の壁面等に取り付けられる調光コントローラのスライド（ボリューム）つまみやダイヤルなどの可動範囲（可動域）を規制し、限られた範囲（例えば、全体１０％〜９０％など）で可動させて調光を行っていた。
【０００６】
このため、つまみ等を可動範囲の全体（１００％）で可動させて調光する場合と比較して、調光の段階が少なくなり、つまみ等の１メモリあたりの明るさの変化量が大きくなるため、微妙な調光が困難であった。
【０００７】
本発明は、斯かる実情に鑑み、交流波形の導通角が狭い場合（例えば、導通角が４５°より小さい場合）であっても、ＬＥＤのちらつき、意図しないフラッシング（点滅）、あるいは２段点灯などが発生しない調光回路を提供しようとするものである。
【課題を解決するための手段】
【０００８】
（１）本発明は、交流電源の交流電圧の導通角を可変とする位相制御を行い、発光手段の調光を行う調光回路であって、第一端子と、第二端子とを有し、該発光手段に定電流を供給する調光デコーダ回路と、前記第一端子から出力されるＰＷＭ信号を積分し、前記第二端子を介して前記調光デコーダ回路に入力する積分回路と、を備え、前記積分回路は、コンデンサの充電時経路と放電時経路を有し、前記充電時経路と前記放電時経路は異なる経路である、ことを特徴とする調光回路である。
【０００９】
このような構成によれば、交流波形の導通角が狭い場合（例えば、導通角が４５°より小さい場合）であっても、ＬＥＤのちらつき、意図しないフラッシング（点滅）、あるいは２段点灯などが発生しない調光回路を提供することができる。
【００１０】
（２）本発明はまた、前記充電時経路は第一抵抗を含み、前記放電時経路は第二方向を含み、前記第一抵抗と前記第二抵抗は、異なる抵抗値を有する、ことを特徴とする上記（１）に記載の調光回路である。
【００１１】
このような構成によれば、積分回路の充電時経路と放電時経路を別にし、抵抗Ｒ１，Ｒ２の値を個別に設定することができるので、積分回路の充電時電圧Ｖｃと放電時電圧Ｖｄを個別に設定できる。つまり、充電時電圧Ｖｃを低くしつつ放電時電圧Ｖｄを高く（又はその逆）設定することが可能となる。
【００１２】
（３）本発明はまた、前記充電時経路は、第一方向を順方向とする第一ダイオードと、前記第一抵抗および前記容量を直列に接続して構成され、前記放電時経路は、第二方向を順方向とする第二ダイオード、前記第二抵抗および前記容量を直列に接続して構成される、ことを特徴とする上記（１）または（２）に記載の調光回路である。
【００１３】
このような構成によれば、単純な回路構成で、積分回路の充電時経路と放電時経路を別にし、抵抗Ｒ１，Ｒ２の値を個別に設定することができるので、積分回路の充電時電圧Ｖｃと放電時電圧Ｖｄを個別に設定できる。つまり、充電時電圧Ｖｃを低くしつつ放電時電圧Ｖｄを高く（又はその逆）設定することが可能となる。
【００１４】
（４）本発明はまた、前記第二抵抗は前記第一抵抗より大きい抵抗値を有する、ことを特徴とする上記（１）乃至（３）のいずれかに記載の調光回路である。
【００１５】
（５）本発明はまた、前記調光デコーダ回路で調光可能な前記導通角の範囲は、３５°〜１４５°である、ことを特徴とする上記（１）乃至（４）のいずれかに記載の調光回路である。
【００１６】
このような構成によれば、つまみ等を可動範囲の全体（１００％）で可動させて、従来と同等の明るさを調光できる。これにより、調光の段階を多くすることができ、つまみ等の１メモリあたりの明るさの変化量を小さくでき、微妙な調光が可能となる。
【００１７】
（６）本発明はまた、前記発光手段はＬＥＤである、ことを特徴とする上記（１）乃至（５）のいずれかに記載の調光回路である。
【発明の効果】
【００１８】
本発明によれば、交流波形の導通角が狭い場合（例えば、導通角が４５°より小さい場合）であっても、ＬＥＤのちらつき、意図しないフラッシング（点滅）、あるいは２段点灯などが発生せず、微妙な調光が可能となる調光回路を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態に係る調光回路の概要を示す回路図である。
【図２】本発明の実施形態に係る調光デコーダ（ＩＣ）のパッケージの外観を示す上面図である。
【図３】本発明の実施形態に係る調光デコーダの概要を示す回路図である。
【図４】本発明の実施形態に係る積分回路の回路図である。
【図５】（ａ）従来の積分回路の回路図であり、（ｂ）本発明の実施形態に係る積分回路の回路図である。
【図６】従来の調光回路の電圧波形を示す図である。
【図７】本発明の実施形態に係る調光回路の電圧波形を示す図である。
【図８】（ａ）従来の調光回路を説明する図であり、（ｂ）本発明の実施形態に係る調光回路を説明する図である。
【図９】（ａ）従来の調光回路を説明する図であり、（ｂ）本発明の実施形態に係る調光回路を説明する図である。
【発明を実施するための形態】
【００２０】
以下、本発明の一実施形態について、図１〜図９を参照して詳細に説明する。
【００２１】
図１は、本発明の実施形態に係る調光回路１０の一例を示す概要図である。
【００２２】
図１は、一実施形態の構成を示す図である。調光回路１０は、交流電源からの交流電流の波形の一部を除去して、トライアックパルスを生成し、発光素子の発光の制御を行う。交流電源は、例えば、家庭のコンセントなどから利用できる１００Ｖ、５０Ｈｚ（または６０Ｈｚ）商用電源である。また、発光素子は、照明用の発光ダイオード（ＬＥＤ）である。
【００２３】
すなわち、調光回路１０は、部屋の壁面等に取り付けられる調光コントローラのスライド（ボリューム）つまみやダイヤル等の調整信号に応じて交流電源の導通角を可変とする位相制御を行い、導通角の調整によりその出力端（ＤＣ  ＯＵＴ）に接続された照明用のＬＥＤに供給する電流の制御を行う。
【００２４】
調光回路１０の整流部１１は、全波整流器１１ａを含んで構成される。調整された交流電圧（トライアック調光器からのトライアックパルス）は、全波整流器１１ａに供給される。この全波整流器１１ａは、ダイオードなどの整流素子を用い、正弦波形の負側を正側に反転させた波形に変換し、全波整流電圧として出力する。なお、整流部１１には、保護用のフューズ１１ｂやノイズ除去のためのフィルタを設けてもよい。
【００２５】
この全波整流器１１ａの順方向出力端は、ダイオード６０のアノードに接続し、このダイオード６０のカソードは、コイル６１を介して、１以上の所定数のＬＥＤの直列接続からなるＬＥＤ列１６のアノード側端に接続されている。このＬＥＤ列１６のカソード端には、インダクタ１８の一端が接続され、このインダクタ１８の他端は、ＭＯＳＦＥＴ２０、電流検出抵抗２３を介し、全波整流器１１ａの逆方向出力端に接続されている。また、インダクタ１８とＭＯＳＦＥＴ２０の接続点には、ダイオード２４のアノードが接続され、このダイオード２４のカソードは、ＬＥＤ列１６と全波整流器１１ａの順方向出力端の接続点に接続されている。
【００２６】
電流検出抵抗２３とＭＯＳＦＥＴ２０の接続点の電圧ＣＳが、調光を制御する調光デコーダ回路１００のＩＳＮＳピン（端子７）に入力される。調光デコーダ回路１００の詳細について後述するが、ＡＣ／ＤＣ降圧型定電流コントローラで、トライアック調光回路と互換性を持つように設計されている。ＬＥＤ列（ハイパワーＬＥＤ）１６を点灯するための定電流を供給する、トライアック調光用のデコーダ（ＬＥＤ調光用のトライアック調光デコーダ回路）である。
【００２７】
ＭＯＳＦＥＴ２０がオンの状態において、全波整流器１１ａからの出力が、ＬＥＤ列１６を介しインダクタ１８に印加され、このインダクタ１８を介し全波整流器１１ａの逆方向出力端に向かって流れる電流検出端の電圧ＣＳが、調光デコーダ回路１００のＦＬＴＲ２端子（端子５）のリファレンス電圧と比較され、両者が等しくなると、ＭＯＳＦＥＴ２０がオフされる。そして、このときにインダクタ１８にたまったエネルギーによってダイオード２４を介し、ＬＥＤ列１６への電流が継続される。このような動作がトライアックパルスの半周期毎に繰り返される。このようにして、ＬＥＤ列１６の発光量がトライアックパルスの導通角によって制御される。
【００２８】
全波整流器１１ａの順方向出力端と逆方向出力端の間には降圧レギュレータ（電圧検出回路）６３が並列に接続される。降圧レギュレータ６３はここでは、抵抗６４と、トランジスタ（ＭＯＳＦＥＴ）６５と、ダイオード６６から構成され、全波整流器１１ａにて整流されたＡＣライン電圧を、調光デコーダ回路１００のＢＬＤＲピン（端子１０）で検出できるレベルに変換する。抵抗６４は、その一端が全波整流器１１ａの順方向出力端に接続し、他端がダイオード６６のカソードに接続し、抵抗６４とダイオード６６の接続点がトランジスタ６５のゲートに接続する。トランジスタ６５のソースと、ダイオード６６のアノードは全波整流器１１ａの逆方向出力端に接続する。ダイオード６６は、通常１５Ｖのツェナーダイオードであり、整流されたＡＣライン電圧のほとんどをトランジスタ６５によって強制的にスライスする。トランジスタ６５のソースには容量がないため、調光デコーダ回路１００のＢＬＤＲピン（端子１０）の電圧は、ＡＣライン電圧がダイオード６６のツェナー電圧より低下すると、整流された電圧が上下するにつれてＢＬＤＲピンの端子電圧も上下する。ＢＬＤＲピンの端子電圧が低い間は、トランジスタ６５のソースにアノードが接続されたダイオード６７と、ダイオード６７のカソードに接続するコンデンサ６８とによって調光デコーダ回路１００のＶｃｃピン（端子９）電圧を保持する。こうして調光デコーダ回路１００が動作する電源電圧を確保する。
【００２９】
トランジスタ６５のソースに一端が接続し、他端が全波整流器１１ａの逆方向出力端に接続する抵抗６９は、端子１０の浮遊容量から電荷を引き抜くための回路(ブリーダ回路)で、出力電流が小さい動作時に調光回路に必要な保持電流を流す目的でも使用できる。
【００３０】
ＬＥＤ列１６のアノードには、ＬＥＤ列１６を駆動する電力が供給される。全波整流器１１ａのサイクルがオン／オフする間、ダイオード６０によってＬＥＤ列１６のアノードの電圧を高く保持する。
【００３１】
全波整流器１１ａの順方向出力端（ダイオード６０のカソード側）にはまた、受動型のバレイフィル（Ｖａｌｌｅｙ  ｆｉｌｌ）回路７０が接続される。バレイフィル回路７０は、２個のコンデンサ７１、７２と３個のダイオード７３、７４、７５で構成される力率補正（ＰＦＣ：Power  factor  correction）回路である。このバレイフィル回路７０によって、サイクルの大半の期間、降圧型レギュレータ６３はＡＣラインからより多くの電力を引き出せ、電源回路の力率を向上できる。また、降圧型レギュレータ６３には常に正の電圧が供給される。
【００３２】
降圧型コンバータ８０は、調光デコーダ回路１００のＧＡＴＥ端子（端子８）にゲートが接続するトランジスタ（ＭＯＳＦＥＴ）２０、ＭＯＳＦＥＴ２０のソースに一端が接続する抵抗２３、ＭＯＳＦＥＴ２０のドレインに一端が接続するインダクタ１８、インダクタ１８の他端にベースが接続するトランジスタ８１、インダクタ１８の他端に一端が接続するコンデンサ８２、トランジスタ８１のエミッタに一端が接続する抵抗８３、トランジスタ８１のコレクタに接続するコンデンサ８４、カソードがコンデンサ８２の他端に接続しアノードがＭＯＳＦＥＴ２０のドレインに接続するダイオード２４などを含んで構成される。
【００３３】
ＭＯＳＦＥＴ２０がオンの間、電流はインダクタ１８とＬＥＤ列１６を通して流れて増加する。抵抗２３は、この電流を検出し、その電圧が調光デコーダ回路１００のＦＬＴＲ２端子（端子５）のリファレンス電圧と比較される。この検出された電圧がリファレンス電圧に等しくなると、ＭＯＳＦＥＴ２０がターンオフして、インダクタ１８とＬＥＤ列１６を流れる電流はダイオード２４を通して流れる。コンデンサ８２は、インダクタ１８に発生するリップル電流の大部分を除去する。抵抗８３、コンデンサ８４、トランジスタ８３が線形に上昇する電流を生成し、これが与えられた出力電圧に対して一定のオフ時間を設定する。
【００３４】
全波整流器１１ａの順方向出力端（ダイオード６０のカソード側と降圧型コンバータ８０の間）に接続された抵抗７６および比較的容量の小さいコンデンサ７７は、別の回路が調光情報を変換している間も降圧型コンバータ８０を動作可能とするとともに、バレイフィル回路７０のコンデンサ７１、７２の充電中に電圧リップルを抑える。
【００３５】
図２を参照して、調光デコーダ回路１００の各端子について説明する。図２は、調光デコーダ回路（ＩＣ）１００のパッケージ外観の上面図である。
【００３６】
ＡＳＮＳ端子（端子１）は、トライアック調光デコーダ回路のＰＷＭ出力端子であり、トライアック調光のオン時間に比例したデューティ・サイクルを持つ０Ｖ〜４ＶのＰＷＭ信号を出力する。ＡＳＮＳ端子の電圧は、入力電圧の導通角に比例したパルス幅のパルス波形として出力される。
【００３７】
ＦＬＴＲ１端子（端子２）は、第１フィルタ入力端子である。ＡＳＮＳ端子から出力される１２０Ｈｚまたは１００ＨｚのＰＷＭ信号は、後述の積分回路（ＲＣフィルタ、ローパスフィルタ）２００によってＤＣ信号にフィルタリングされ、ランプ・ジェネレータ１０５から発生される、約６ｋＨｚの周波数で１Ｖ〜３Ｖを鋸歯形状に振幅する信号（鋸歯状波）と比較され、その鋸歯状波と重なった部分がパルスとして出力される。こうしてトライアック調光の導通角に比例したデューティ・サイクルを持つ、より高周波のＰＷＭ信号が発生する。
【００３８】
ＤＩＭ端子（端子３）は、入出力の二重機能を備えた調光用端子である。この端子は、ＬＥＤ列１６を調光する外部ＰＷＭ信号によって駆動できる。あるいは、他の調光回路やＬＥＤドライバのＤＩＭ端子に接続して、複数のＬＥＤ回路を同時に調光するための出力信号としても使用できる。
【００３９】
ＣＯＦＦ端子（端子４）は、オフ時間の設定端子である。ユーザーが設定する電流、およびこの端子に接続したコンデンサ８４によって、ＭＯＳＦＥＴ２０の一定のオフ時間を設定する。
【００４０】
ＦＬＴＲ２端子（端子５）は、第２フィルタ入力端子である。この端子に接続されたコンデンサ９１がＰＷＭ調光信号をフィルタリングし、ＬＥＤ電流を制御するめのＤＣ電圧を供給する。また、アナログ調光信号の入力としても使用できる。
【００４１】
ＧＮＤ端子（端子６）は、調光デコーダ回路１００の接地端子である。
【００４２】
ＩＳＮＳ端子（端子７）は、ＬＥＤ電流検出用端子である。ＩＳＮＳ端子は、ＭＯＳＦＥＴ２０のソースと当該ソースに接続するＬＥＤ電流検出用の抵抗２３との接続点に接続し、当該接続点の電圧ＣＳに基づき、最大ＬＥＤ電流を設定する。
【００４３】
ＧＡＴＥ端子（端子８）は、降圧型コントローラの電源スイッチングを行うＭＯＳＦＥＴ２０のゲートに接続するＭＯＳＦＥＴ２０の駆動用の端子である。
【００４４】
Ｖｃｃ端子（端子９）は、入力電圧端子である。この端子は、調光デコーダ回路１００内部の制御回路およびゲート駆動回路１１４（いずれも後述）に電源を供給する。
【００４５】
ＢＬＤＲ端子（端子１０）は、角度検出回路（後述する）への信号を入力するとともに、調光デコーダ回路１００を適切に動作させるため、調光デコーダ回路１００に内蔵されたブリーダ回路１０２（図３参照）の電流経路となる。
【００４６】
図３は、調光デコーダ回路１００の概要を示すブロック図である。
【００４７】
角度検出回路１０１は、スレッショルド電圧が７．２１Ｖに固定されたコンパレータである。角度検出回路１０１は、トライアックのオンまたはオフを判定するためにＢＬＤＲ端子を監視する。角度検出回路１０１（コンパレータ）の出力は、スイッチ（ＭＯＳＦＥＴ）１０２１付きの抵抗１０２２であるブリーダ回路１０２を制御するとともに、バッファ１０３を駆動する。角度検出回路１０１の出力は、バッファ１０３によって振幅幅を０Ｖ〜４Ｖに制限された上で、ＡＳＮＳ端子に出力される。また、角度検出回路１０１の出力は、４μｓの遅延によって、信号に乗る可能性のあるノイズをフィルタリングする。
【００４８】
ＡＳＮＳ端子には調光デコーダ回路１００の外部において、積分回路２００が接続する。角度検出回路１０１と積分回路２００によって、調光回路のデューティ・サイクル（相対的オン時間）に対応したＤＣレベルが発生する。この結果、調光デコーダ回路１００は、ＡＣラインの周波数が５０Ｈｚと６０Ｈｚのいずれであっても、等しく正常に動作する。
【００４９】
また、詳細は後述するが、本実施形態ではこの積分回路２００の構成を工夫することにより、導通角が狭い（例えば、４５°より小さい）場合であっても、良好な調光を行うことができる。
【００５０】
ブリーダ回路１０２は、ＢＬＤＲ端子の電圧がしきい値の７．２１Ｖより低い間は、スイッチ（ＭＯＳＦＥＴ）１０２１がオンになり降圧レギュレータ６３（図１参照）に小さな負荷（抵抗１０２２の抵抗値（２３０Ω））をかける。この余剰の負荷は、調光回路１０の遅延回路を正常に動作させ、トライアック調光回路１０の動作を完結させる。ＢＬＤＲ端子の電圧がしきい値の７．２１Ｖより高い電圧では、効率を向上させるために抵抗１０２２は切り離される。また、ブリーダ回路１０２を搭載することにより、ＡＣライン電圧が低い場合に、この回路１０に電流を流してトライアックが正常に動作できるようにする。
【００５１】
また、調光用デコーダ１００は、サーマル・シャットダウン１１６、低電圧誤動作を防止するＶＣＣアンダーボルテージ・ロックアウト（ＵＶＬＯ：Under  Voltage  lockout）１１７、電流制限用の内部レギュレータ１１８などの機能を搭載しており、これにより、Ｖｃｃ端子から入力される電源電圧は、安定して供給される。
【００５２】
ＡＳＮＳ端子から出力された電圧は、外部の積分回路２００を介してＤＣ化（平滑化）され、平均電圧がＦＬＴＲ１端子に入力される。ＦＬＴＲ１端子に入力された電圧によって、調光デコーダ回路１００を駆動する。ＦＬＴＲ１端子は調光デコーダ回路１００内のコンパレータ１０４と接続しており、例えばＶｃｃなど、４．９Ｖを超える電圧に接続した場合、調光デコーダ回路１００は無効になる。
【００５３】
ランプ・ジェネレータ１０５は、最小値が１．０Ｖ、最大値が３．０Ｖで周波数が５．８５ｋＨｚの鋸歯状波を発生させる。外部の積分回路２００でフィルタリングされたＡＳＮＳ信号は平均電圧レベルＶＦＬＴＲ１としてＦＬＴＲ１端子に入力され、ランプ・コンパレータ１０６によってランプ・ジェネレータ１０５の出力と比較される。
【００５４】
ランプ・コンパレータ１０６の出力のオン時間は、ＦＬＴＲ１端子の平均電圧レベルＶＦＬＴＲ１に反比例する。ただし、ＦＬＴＲ１端子の入力信号は、ＡＳＮＳ端子の制限によって０Ｖ〜４．０Ｖの範囲で変化するのに対し、ランプ・ジェネレータ１０５の信号は１．０Ｖ〜３．０Ｖの範囲でしか変化しないため、ランプ・コンパレータ１０６の出力は、ＶＦＬＴＲ１＜１．０Ｖでは常にオン、ＶＦＬＴＲ１＞３．０Ｖでは常にオフとなる。これによって、導通角が３５°〜１４５°の調光範囲のデコードが可能となり、スライド（ボリューム）つまみ等を可動範囲の全体（０％〜１００％）で可動させて調光することができ、微妙な調光が可能となる。
【００５５】
ここで、従来の調光回路においては、デコードが可能な調光範囲は、導通角が４５°〜１３５°の範囲に限られていた。しかし、本実施形態によれば、外部の積分回路２００を工夫することにより、導通角の範囲が例えば、３５°であってもＦＬＴＲ１端子の平均電圧レベルＶＦＬＴＲ１を１Ｖより大きくすることができ、導通角が３５°のデコードが可能となる。この積分回路２００の詳細については、後述する。
【００５６】
ランプ・コンパレータ１０６の出力は、ＭＯＳＦＥＴ（Ｎ−ｃｈ）１０７のゲートに接続するとともに、ＤＩＭ端子から出力される。ＭＯＳＦＥＴ１０７のドレインは抵抗値が５０ｋΩの抵抗１０８によって７５０ｍＶにプルアップされている。ＭＯＳＦＥＴ１０７は、ランプ・コンパレータ１０６の出力を反転させるため、ＭＯＳＦＥＴ１０７のドレイン電圧は調光回路１０を介したＡＣライン電圧のデューティ・サイクルに比例する。ランプ・ジェネレータ１０５の振幅が、この比例関係を通して、７５％を上回るデューティ・サイクルおよび２５％を下回るデューティ・サイクルに、ハードウェア的な制限を加える。ＭＯＳＦＥＴ１０７のドレイン信号は、調光デコーダ回路１００内の抵抗１０９を通過し、ＦＬＴＲ２端子に外付けされたコンデンサ９１に印加される。調光デコーダ回路１００内の抵抗１０９とＦＬＴＲ２端子に外付けされたコンデンサ９１（図１参照）はローパス・フィルタを構成し、抵抗１０９の一端に接続されるＰＷＭコンパレータ１１０に入力される信号（電圧）のリップルをさらに低減する。この信号は、ＰＷＭコンパレータ１１０の基準電圧Ｖｒｅｆとして使われる。
【００５７】
ＰＷＭコンパレータ１１０は、上述の基準電圧Ｖｒｅｆが負入力端子に入力され、ＩＣ２００外部の電流検出抵抗２３と制御トランジスタ２０の接続点（電流検出点）の電圧ＣＳが、正入力端に入力される。ＰＷＭコンパレータ１１０は、電流検出点の電圧ＣＳが基準電圧Ｖｒｅｆを上回ったときにＨレベルを出力する。
【００５８】
ＰＷＭコンパレータ１１０の正入力端は、電流制限コンパレータ１１１の正入力端にも接続する。電流制限コンパレータ１１１の負入力端は、１．２７Ｖの定電圧が印加される。
【００５９】
ＣＯＦＦ端子からの入力は、ＣＯＦＦコンパレータ１１５の正入力端に接続する。ＣＯＦＦコンパレータ１１５の負入力端は、１．２７６Ｖの定電圧が印加される。
【００６０】
ＣＯＦＦコンパレータ１１５の出力と、制御回路１１２からの出力の論理和はＲＳラッチ１１３のセット端に入力され、トライアックパルスに比べて周波数の高いトリガパルスがセット端に供給される。ＰＷＭコンパレータ１１０および電流制限コンパレータ１１１の出力の少なくとも一方は、制御回路１１２を介して、ＲＳラッチ１１３のリセット端に入力される。
【００６１】
そして、ＳＲラッチ１１３のＱ出力と、調光デコーダ回路１００のＶｃｃ端子から入力される電源電圧の論理積がゲート駆動回路（ＭＯＳＦＥＴドライバ）１１４を介してＧＡＴＥ端子から出力され、ＭＯＳＦＥＴ２０のゲートに印加される（図１参照）。つまり、ＳＲラッチ１１３のセット端に入力されたトリガパルスに基づき、ＭＯＳＦＥＴ２０はオンの状態となる。
【００６２】
通常の場合、ＰＷＭコンパレータ１１０の出力状態を変化させるのに必要となる入力電圧（トリップ電圧）は調光量に応じて変化する所定値（例えば、７５０ｍＶ）以下の値になる。しかし、短絡が発生したり出力に過剰な負荷が加わったりすると、スイッチング電流が通常よりも大きくなり、ＩＳＮＳ端子の電圧が、電流制限コンパレータ１１１のトリップ電圧である１．２７Ｖを超える。ＩＳＮＳ端子の電圧がトリップ電圧を超えると、電流制限コンパレータ１１１はＲＳラッチ１１３をリセットし、ＭＯＳＦＥＴドライバ１１４からＧＡＴＥ端子を介してＭＯＳＦＥＴ２０をオフにする駆動信号を出力する。同時に、ＣＯＦＦコンパレータ１１５の正入力端をＬｏｗに保持することで、ＲＳラッチ１１３とＣＯＦＦコンパレータ１１５を無効にする。
【００６３】
また、調光デコーダ回路１００にはＬＥＢ（Leading  Edge  Blanking）１１９が内蔵されている。ＭＯＳＥＦＴ２０はターンオン時に、各容量成分や駆動電流などによるサージ電流が発生し、ソースの電圧が上昇する。ＬＥＢ１１９は、このソース電圧の上昇によって過電流リミッタ回路が誤検出することを防止するために、ドレインがＨｉからＬｏｗに切り替わってから所定時間ソースの電圧をマスクする。
【００６４】
調光デコーダ回路１００は、トライアック調光器の入力に基づくデューティ・サイクルが２５％から７５％に変化すると、ＰＷＭコンパレータ１１０の入力電圧が０Ｖ近くから７５０ｍＶに変化する。これらの入力電圧（０Ｖ，７５０ｍｖ）はそれぞれ、トライアック調光器の導通角の４５°と１３５°に対応する。調光デコーダ回路１００の出力電圧（ＧＡＴＥ端子からの出力）は、ＩＣ外のＭＯＳＦＥＴ２０がオンの状態において供給するピーク電流を直接制御する。
【００６５】
つまり、図１に示すように、ＭＯＳＦＥＴ２０がオンの状態において、全波整流器１１ａからの出力が、ＬＥＤ列１６を介してインダクタ１８に印加され、このインダクタ１８を介してＭＯＳＦＥＴ２０から電流検出抵抗２３に電流が流れる。そして、ＭＯＳＦＥＴ２０と電流検出抵抗２３の接続端（電流検出端）の電圧ＣＳがＰＷＭコンパレータ１１０の基準電圧Ｖｒｅｆを上回った時点で、ＭＯＳＦＥＴ２０がオフされる。そして、このときにインダクタ１８に蓄積されたエネルギーによってダイオード２４を介し、ＬＥＤ列１６への電流供給が継続される。このような動作がトライアックパルスの半周期毎に繰り返され、ＬＥＤ列１６の発光量がトライアックパルスの導通角（例えば、３５°〜１４５°）によって制御される。
【００６６】
＜積分回路（ＲＣフィルタ、ローパスフィルタ）＞
【００６７】
次に、図４を参照して調光デコーダ回路１００のＡＳＮＳ端子とＦＬＴＲ１端子に接続する積分回路２００について、説明する。
【００６８】
本実施形態の積分回路２００は、抵抗２０２，２０６とコンデンサ２０５を備え、調光デコーダ回路１００のＡＳＮＳ端子から出力されるＰＷＭ信号を積分し、ＦＬＴＲ１端子を介して調光デコーダ回路１００に入力する。そして、本実施形態の積分回路２００は、前記積分回路は、コンデンサ２０５の充電時経路と放電時経路とが異なる経路である。具体的には、積分回路２００は、充電時経路として、第一方向を順方向とする充電側ダイオード２０１と、充電側抵抗２０２（２０２ａ、２０２ｂ）とコンデンサ２０５を直列に接続して構成される。また、放電時経路として、第二方向を順方向とする放電側ダイオード２０７と、放電側抵抗２０６（２０６ａ、２０６ｂ）と、コンデンサ２０５を直列に接続して構成される。充電側抵抗２０２（２０２ａ、２０２ｂ）と放電側抵抗２０６（２０６ａ、２０６ｂ）は、コンデンサ２０５の一方の端子に対して並列に設けられる。
【００６９】
ＡＳＮＳ端子は、充電側ダイオード２０１のアノードに接続し、充電側ダイオード２０１のカソードは充電側抵抗２０２ａ，２０２ｂを介してコンデンサ２０５の一端に接続する。また、コンデンサ２０５の一端は放電側抵抗２０６ｂ、２０６ａを介して放電側ダイオード２０７のアノードに接続し、放電側ダイオード２０７のカソードがＡＳＮＳ端子に接続する。充電側抵抗２０２とコンデンサ２０５の接続点および放電側抵抗２０６とコンデンサ２０５の接続点は、ＦＬＴＲ１端子に接続する。
【００７０】
そして、放電側抵抗２０６（２０６ａ、２０６ｂ）は、充電側抵抗２０２（２０２ａ、２０２ｂ）より大きい値（高い抵抗値）を有する。具体的には、充電側抵抗２０２は一例として４９２ｋΩ（充電側抵抗２０２ａが４７０ｋΩ、充電側抵抗２０２ｂが２２ｋΩ）であり、放電側抵抗２０６は一例として５９０ｋΩ（放電側抵抗２０６ａが４７０ｋΩ、放電側抵抗２０６ｂが１２０ｋΩ）である。また、コンデンサ２０５の容量は、０．２２μＦである。
【００７１】
このように、本実施形態では、ＡＳＮＳ端子とＦＬＴＲ１端子に接続するＲＣフィルタ（積分回路）を充電側、放電側の２経路とする。これにより充電側抵抗２０２の抵抗値と放電側抵抗２０６の抵抗値を個別に設定でき、放電時経路と充電時経路のＣＲ時定数をそれぞれ個別に設定することができる。
【００７２】
これにより、例えば、調光可能な導通角が、従来は４５°〜１３５°の範囲であったものを、３５°〜１４５°に広げることができる。
【００７３】
以下、図５を参照して更に説明する。図５（ａ）は、従来の（一般的な）充放電の経路が１経路である積分回路３００を調光デコーダ回路１００のＡＳＮＳ端子とＦＬＴＲ１端子に接続した回路概要図であり、図５（ｂ）は、本実施形態の積分回路２００を調光デコーダ回路１００のＡＳＮＳ端子とＦＬＴＲ１端子に接続した回路概要図である。
【００７４】
図５（ａ）において、コンデンサＣ（容量値Ｃ０）と抵抗Ｒ（抵抗値Ｒ０）の接続端の電圧、すなわち、ＦＬＴＲ１端子の電圧は、充電時電圧Ｖｃ、放電時電圧Ｖｄでそれぞれ以下の式により決定される。
【００７５】
充電時電圧Ｖｃ＝０．６３２１×Ｃ０×Ｒ０
【００７６】
放電時電圧Ｖｄ＝０．３６７８×Ｃ０×Ｒ０
【００７７】
一方、図５（ｂ）に示す本実施形態の場合、ＦＬＴＲ１端子の電圧は、充電時電圧Ｖｃ、放電時電圧Ｖｄでそれぞれ以下の式により決定される。
【００７８】
充電時電圧Ｖｃ＝０．６３２１×Ｃ０×Ｒ１
【００７９】
放電時電圧Ｖｄ＝０．３６７８×Ｃ０×Ｒ２
【００８０】
このように、従来（図５（ａ））の積分回路３００では、１つの抵抗Ｒの抵抗値Ｒ０によって、充電時電圧Ｖｃと放電時電圧Ｖｄが決定される。つまり、抵抗値Ｒ０を高くすると、充電時電圧Ｖｃと放電時電圧Ｖｄがいずれも大きくなり、抵抗値Ｒ０を低くすると、充電時電圧Ｖｃと放電時電圧Ｖｄがいずれも小さくなる。
【００８１】
これに対し、本実施形態の積分回路２００では、充電時経路と放電時経路を別にし、抵抗Ｒ１，Ｒ２の値を個別に設定することで、充電時電圧Ｖｃと放電時電圧Ｖｄを個別に設定できる。つまり、充電時電圧Ｖｃを低くしつつ放電時電圧Ｖｄを高く（又はその逆）設定することが可能となる。
【００８２】
これにより、導通角が従来よりも小さい場合であっても、すなわち、ＡＳＮＳ端子の電圧のパルス幅が小さい場合であっても、平滑化されたＦＬＴＲ１端子の電圧ＶＦＬＴＲ１（充電時電圧Ｖｃと放電時電圧Ｖｄによって平滑化された平均電圧、調光デコーダ回路１００に入力される電圧）を従来より高くすることができ、
導通角が従来よりも大きい場合であっても、すなわち、ＡＳＮＳ端子の電圧のパルス幅が大きい場合であっても、平滑化されたＦＬＴＲ１端子の電圧ＶＦＬＴＲ１を従来より低くすることができる。
【００８３】
すなわち、ＡＳＮＳ端子の電圧のパルス幅が従来より小さい場合（例えば、導通角が３５°）であっても、ＡＳＮＳ端子の電圧のパルス幅が従来より大きい場合（例えば、導通角が１４５°）であっても、調光デコーダ回路１００のランプ・ジェネレータ１０５で発生される、最小値が１．０Ｖ、最大値が３．０Ｖ鋸歯状波と比較することが可能となる。
【００８４】
図６は、従来の積分回路３００（図５（ａ））を用いた場合の、入力電圧波形と、調光デコーダ回路１００のＡＳＮＳ端子、ＦＬＴＲ１端子およびＤＩＭ端子の電圧波形を比較した図であり、抵抗の抵抗値は２８０ｋΩであり、コンデンサの容量は０．４７μＦである。
【００８５】
図７は、本実施形態の積分回路２００（図５（ｂ））を用いた場合の、入力電圧波形と、調光デコーダ回路１００のＡＳＮＳ端子（１００Ｈｚまたは１２０Ｈｚ）、ＦＬＴＲ１端子およびＤＩＭ端子の電圧波形を比較した図である。
【００８６】
図６（ａ）は、導通角が３５°、同図（ｂ）は、導通角が４５°、同図（ｃ）は導通角が９０°、同図（ｄ）は、導通角が１３５°の場合である。また、図７（ａ）は、導通角が３５°、同図（ｂ）は、導通角が４５°、同図（ｃ）は導通角が９０°、同図（ｄ）は、導通角が１３５°の場合である。
【００８７】
なお、両図において、ＤＩＭ端子の電圧波形は、ランプ・コンパレーター１０６の出力電圧波形に対応している。ランプ・コンパレーター１０６では、ランプ・ジェネレータ１０５が発生する鋸歯状波とＦＬＴＲ１端子の電圧ＶＦＬＴＲ１を比較し、ＦＬＴＲ１端子の電圧ＶＦＬＴＲ１が鋸歯状波より高い部分で、ＬＯＷのパルスを出力する。
【００８８】
また、両図において、ＣＨ１が入力電圧波形であり、ＣＨ２がＡＳＮＳ端子、ＣＨ３がＦＬＴＲ１端子、ＣＨ４がＤＩＭ端子の電圧波形である。
【００８９】
また、両図において、それぞれの右列の図は時間軸を２ｍｓ／ｄｉｖとした波形であり、それぞれの左列の図は時間軸を５０μｓ／ｄｉｖに拡大した波形である。
【００９０】
まず、図６を参照して従来の積分回路３００を用いた場合について説明すると、同図（ａ）に示すように、導通角が３５°ではＣＨ３（ＦＬＴＲ１端子電圧）は、０．７５Ｖであり、鋸歯状波の最小値（１Ｖ）を下回るため、ＣＨ４（ＤＩＭ端子）、すなわちランプ・コンパレーター１０６で比較した結果、パルスは出力されていない。
【００９１】
同図（ｂ）に示すように、導通角が４５°ではＣＨ３（ＦＬＴＲ１端子電圧）は、１Ｖを超え（例えば、１．０３Ｖ）、鋸歯状波の最小値（１Ｖ）を上回るため、ＣＨ４（ＤＩＭ端子）、すなわちランプ・コンパレーター１０６で比較した結果、３μＳのパルス（ＬＯＷ）が出力される。
【００９２】
同図（ｃ）に示すように、導通角が９０°の場合、ＣＨ３（ＦＬＴＲ１端子電圧）は、１．９５Ｖであり、ＣＨ４（ＤＩＭ端子）には７５μＳのパルス（ＬＯＷ）が出力される。
【００９３】
同図（ｄ）に示すように、導通角が１３５°の場合、ＣＨ３（ＦＬＴＲ１端子電圧）は、２．８Ｖであり、鋸歯状波の最小値（３Ｖ）を下回るため、ＣＨ４（ＤＩＭ端子）には１５０μＳのパルス（ＬＯＷ）が出力される。
【００９４】
次に、図７を参照して本実施形態の積分回路２００を用いた場合について説明する。
【００９５】
同図（ａ）に示すように、本実施形態の積分回路２００によれば、導通角が３５°の場合に、ＣＨ３（ＦＬＴＲ１端子電圧）を、鋸歯状波の最小値（１Ｖ）を超える値（例えば、１．０５Ｖ）にすることができる。これにより、ＣＨ４（ＤＩＭ端子）、すなわちランプ・コンパレーター１０６で比較した結果、５μＳのパルス（ＬＯＷ）が出力される。
【００９６】
また、同図（ｂ）に示すように、導通角が４５°ではＣＨ３（ＦＬＴＲ１端子電圧）は、１．２５Ｖとなり、ＣＨ４（ＤＩＭ端子）、すなわちランプ・コンパレーター１０６で比較した結果、２４μＳのパルス（ＬＯＷ）が出力される。
【００９７】
同図（ｃ）に示すように、導通角が９０°の場合、ＣＨ３（ＦＬＴＲ１端子電圧）は、２．１Ｖであり、ＣＨ４（ＤＩＭ端子）には７４μＳのパルス（ＬＯＷ）が出力される。
【００９８】
同図（ｄ）に示すように、導通角が１３５°の場合、ＣＨ３（ＦＬＴＲ１端子電圧）は、２．８Ｖであり、鋸歯状波の最小値（３Ｖ）を下回るため、ＣＨ４（ＤＩＭ端子）には１５０μＳのパルス（ＬＯＷ）が出力される。
【００９９】
図８は、図６および図７の結果の一部を、ランプ・ジェネレータ１０５が発生する鋸歯状波と比較した概要図である。
【０１００】
同図（ａ）が従来の積分回路３００の場合であり、同図（ｂ）が本実施形態の積分回路２００の場合である。
【０１０１】
同図（ａ）に示すように、従来では、導通角が４５°の場合にＦＬＴＲ１端子の電圧ＶＦＬＴＲ１が鋸歯状波の最小値（１Ｖ）を超えてパルスが出力されていたが、３５°の場合には、ＦＬＴＲ１電圧が１Ｖより低く、ＦＬＴＲ１端子の電圧ＶＦＬＴＲ１が鋸歯状波を超える領域がなく、パルスが出力されなかった。
【０１０２】
これに対し、本実施形態では導通角が３５°であっても、ＦＬＴＲ１端子の電圧ＶＦＬＴＲ１が鋸歯状波の最小値（１Ｖ）を超えるため、パルスが出力される。また、導通角が１４５°であっても、ＦＬＴＲ１端子の電圧ＶＦＬＴＲ１が鋸歯状波の最大値（３Ｖ）を超えないため、パルスが出力される。
【０１０３】
これにより導通角が従来より狭い範囲（例えば、導通角が３５°）あるいは、導通角が従来より広い範囲（例えば、導通角が１４５°）であっても、ＭＯＳＦＥＳＴ２０がオン状態となるので、ＬＥＤ列１６を従来（導通角が４５°〜１３５°の場合）と同等の明るさで点灯することができる。
【０１０４】
図９は、導通角の範囲と、室内の壁面等に取り付けられる調光コントローラのスライド（ボリューム）つまみやダイヤルなど（以下、つまみ等１５０）の可動範囲（可動域）の関係を示す概要図であり、同図（ａ）が従来の調光回路を用いた場合の一例であり、同図（ｂ）が本実施形態の調光回路１０を用いた場合の一例である。
【０１０５】
同図（ａ）に示すように、従来の調光回路では、交流波形の導通角が４５°〜１３５°を超えないように、調光コントローラのつまみ等１５０の可動範囲（可動域）を規制し、限られた範囲（例えば、全体１０％〜９０％など）で可動させて調光を行っていた。
【０１０６】
これに対し、同図（ｂ）に示すように、本実施形態の調光回路１０では、交流波形の導通角が３５°〜１４５°の調光範囲において、従来（同図（ａ））と同等の明るさを調光できる。
【０１０７】
つまり、つまみ等１５０を可動範囲の全体（１００％）で可動させて、従来と同等の明るさを調光できる。これにより、調光の段階を多くすることができ、つまみ等１５０の１メモリあたりの明るさの変化量を小さくできる。具体的には、従来が明るさ０（最小）〜明るさ１００（最大）まで調光する場合に、例えば８０段階で調光していたのに対し、本実施形態では、同じ明るさ０（最小）〜明るさ１００（最大）まで調光する場合に、例えば１００段階で調光でき、つまみ等１５０の１メモリあたりの明るさの変化量を小さくでき、微妙な調光が可能となる。
【符号の説明】
【０１０８】
１０    調光回路
１１    整流部
１１ａ    整流ブリッジ回路
１１ａ    全波整流器
１１ｂ    フューズ
１８    インダクタ
２０    制御トランジスタ（ＭＯＳＦＥＴ）
２３    電流検出抵抗
６３    降圧レギュレータ
７０    バレイフィル回路
８０    降圧型コンバータ
１００    調光デコーダ回路
１０１    角度検出回路
１０２    ブリーダ回路
１０３    バッファ
１０４    コンパレータ
１０５    ランプ・ジェネレータ
１０６    ランプ・コンパレータ
１１０    コンパレータ
１１１    電流制限コンパレータ
１１２    制御回路
１１３    ラッチ
１１４    ゲート駆動回路（ＭＯＳＦＥＴドライバ）
１１５    コンパレータ
１１６    サーマル・シャットダウン
１１８    内部レギュレータ
１５０    スライド（ボリューム）つまみ、ダイヤル
２００    積分回路
２０１    充電側ダイオード
２０２    充電側抵抗
２０２，２０６    抵抗
２０２ａ，２０２ｂ    充電側抵抗
２０６    放電側抵抗
２０６ａ、２０６ｂ    放電側抵抗
２０７    放電側ダイオード
３００    積分回路
【図１】
2017142969.tif 000003
【図２】
2017142969.tif 000004
【図３】
2017142969.tif 000005
【図４】
2017142969.tif 000006
【図５】
2017142969.tif 000007
【図６】
2017142969.tif 000008
【図７】
2017142969.tif 000009
【図８】
2017142969.tif 000010
【図９】
2017142969.tif 000011