(57)【要約】【課題】ノイズの影響を受けにくい半導体モジュールを提供する。【解決手段】ベースプレート５０と、配線パターン６０〜６４と、半導体チップ７０，７１と、検出素子７２と、半導体チップ用引出端子９０〜９４とを備える。半導体チップ用引出端子９０〜９４は、ベースプレート５０に対し立設され、検出素子７２の電極に電気的に接続された配線パターン６３，６４がベースプレート５０の端部まで検出素子用引出端子として延設されている。【選択図】図３
2017228575.tif 000002
【特許請求の範囲】
【請求項１】
金属板の上面に絶縁層を形成してなるベースプレートと、
前記ベースプレートの絶縁層上に形成された配線パターンと、
前記ベースプレートに、電極が前記配線パターンに電気的に接続された状態で実装された半導体チップと、
前記ベースプレートに、電極が前記配線パターンに電気的に接続された状態で実装された検出素子と、
前記半導体チップの電極に電気的に接続された半導体チップ用引出端子と、
を備え、
前記半導体チップ用引出端子は、前記ベースプレートに対し立設され、
前記検出素子の電極に電気的に接続された前記配線パターンが前記ベースプレートの端部まで検出素子用引出端子として延設されてなることを特徴とする半導体モジュール。
【請求項２】
前記検出素子が前記ベースプレートの辺または隅に配置されていることを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
内方に前記半導体チップおよび前記検出素子が位置する状態で前記ベースプレートに配置された樹脂製枠体を備え、
前記検出素子用引出端子として延設された前記配線パターンは、前記樹脂製枠体を貫通していることを特徴とする請求項１または２に記載の半導体モジュール。
【請求項４】
前記検出素子は電流検出素子であることを特徴とする請求項１〜３のいずれか１項に記載の半導体モジュール。
【請求項５】
前記半導体チップ用引出端子に接続される基板が重なって配置され、
前記検出素子用引出端子として延設された前記配線パターンに接続されるコントローラが、前記検出素子用引出端子として延設された前記配線パターンの端部に隣接して配置されることを特徴とする請求項１〜４のいずれか１項に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールに関するものである。
【背景技術】
【０００２】
インバータ装置等の電力変換装置を構成するパワースイッチング素子及び配線をモジュール化することが行われており、さらに、各アーム等を流れる電流の検出用の素子も含めてモジュール化することが行われている。この場合、一般的に電流検出用素子の端子を含めた各端子を同じ方向に揃えて延設している（特許文献１等）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−９８４２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、電流検出用素子の端子を含めた各端子を同じ方向に揃えて延設すると、電流検出用素子の端子は他の端子からノイズを受けないように配置する必要もあり、例えば、ノイズを受けないように電流検出用素子の端子を他の端子から離して配置すると大型化を招いてしまう。
【０００５】
本発明の目的は、ノイズの影響を受けにくい半導体モジュールを提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明では、金属板の上面に絶縁層を形成してなるベースプレートと、前記ベースプレートの絶縁層上に形成された配線パターンと、前記ベースプレートに、電極が前記配線パターンに電気的に接続された状態で実装された半導体チップと、前記ベースプレートに、電極が前記配線パターンに電気的に接続された状態で実装された検出素子と、前記半導体チップの電極に電気的に接続された半導体チップ用引出端子と、を備え、前記半導体チップ用引出端子は、前記ベースプレートに対し立設され、前記検出素子の電極に電気的に接続された前記配線パターンが前記ベースプレートの端部まで検出素子用引出端子として延設されてなることを要旨とする。
【０００７】
請求項１に記載の発明によれば、半導体チップ用引出端子がベースプレートに対し立設されるとともに、検出素子の電極に電気的に接続された配線パターンがベースプレートの端部まで検出素子用引出端子として延設されているので、検出素子の信号を他の信号と並走せずに取り出せるため、ノイズの影響を受けにくくなる。
【０００８】
請求項２に記載のように、請求項１に記載の半導体モジュールにおいて、前記検出素子が前記ベースプレートの辺または隅に配置されているとよい。
請求項３に記載のように、請求項１または２に記載の半導体モジュールにおいて、内方に前記半導体チップおよび前記検出素子が位置する状態で前記ベースプレートに配置された樹脂製枠体を備え、前記検出素子用引出端子として延設された前記配線パターンは、前記樹脂製枠体を貫通しているとよい。
【０００９】
請求項４に記載のように、請求項１〜３のいずれか１項に記載の半導体モジュールにおいて、前記検出素子は電流検出素子であるとよい。
請求項５に記載のように、請求項１〜４のいずれか１項に記載の半導体モジュールにおいて、前記半導体チップ用引出端子に接続される基板が重なって配置され、前記検出素子用引出端子として延設された前記配線パターンに接続されるコントローラが、前記検出素子用引出端子として延設された前記配線パターンの端部に隣接して配置されるとよい。
【発明の効果】
【００１０】
本発明によれば、ノイズの影響を受けにくくできる。
【図面の簡単な説明】
【００１１】
【図１】実施形態におけるインバータ装置の部品配置を示す斜視図。
【図２】インバータ装置の電気的構成を示す回路図。
【図３】（ａ）は半導体モジュールの平面図、（ｂ）は（ａ）のＡ−Ａ線での縦断面図、（ｃ）は（ａ）のＢ−Ｂ線での縦断面図。
【図４】（ａ）は基板と樹脂製枠体が無い状態での半導体モジュールの平面図、（ｂ）は半導体モジュールの正面図、（ｃ）は半導体モジュールの右側面図。
【図５】（ａ）は基板と樹脂製枠体と端子が無い状態での半導体モジュールの平面図、（ｂ）は半導体モジュールの正面図、（ｃ）は半導体モジュールの右側面図。
【図６】（ａ）は基板と樹脂製枠体と端子と素子が無い状態での半導体モジュールの平面図、（ｂ）は半導体モジュールの正面図、（ｃ）は半導体モジュールの右側面図。
【発明を実施するための形態】
【００１２】
以下、本発明をインバータ装置に具体化した一実施形態を図面に従って説明する。
本実施形態のインバータ装置は、モータへ３相交流電力を供給する３相インバータ装置であり、バッテリから供給される直流電力を交流電力に変換する。図１に示すように、インバータ装置１０は、半導体モジュール２０とドライブ回路３０とコントローラ４０を備えている。コントローラ４０とドライブ回路３０はバスラインで接続されている。
【００１３】
図２に示すように、インバータ装置１０は正極母線Ｌｐと負極母線Ｌｎを有する。正極母線Ｌｐはバッテリの正極に接続され、負極母線Ｌｎはバッテリの負極に接続される。インバータ装置１０は、６つのスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６を備えている。各スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６にはパワーＭＯＳＦＥＴが使用されている。
【００１４】
正極母線Ｌｐと負極母線Ｌｎとの間において、Ｕ相の上アーム用スイッチング素子Ｑ１と下アーム用スイッチング素子Ｑ２が直列に接続されている。両スイッチング素子Ｑ１，Ｑ２の中間点がモータのＵ相端子に接続される。正極母線Ｌｐと負極母線Ｌｎとの間において、Ｖ相の上アーム用スイッチング素子Ｑ３と下アーム用スイッチング素子Ｑ４が直列に接続されている。両スイッチング素子Ｑ３，Ｑ４の中間点がモータのＶ相端子に接続される。正極母線Ｌｐと負極母線Ｌｎとの間において、Ｗ相の上アーム用スイッチング素子Ｑ５と下アーム用スイッチング素子Ｑ６が直列に接続されている。両スイッチング素子Ｑ５，Ｑ６の中間点がモータのＷ相端子に接続される。
【００１５】
インバータ装置１０は、３つのシャント抵抗Ｒｕ，Ｒｖ，Ｒｗを備えている。Ｕ相の下アーム用スイッチング素子Ｑ２のソース電極と負極母線Ｌｎとの間にはシャント抵抗Ｒｕが接続されている。Ｖ相の下アーム用スイッチング素子Ｑ４のソース電極と負極母線Ｌｎとの間にはシャント抵抗Ｒｖが接続されている。Ｗ相の下アーム用スイッチング素子Ｑ６のソース電極と負極母線Ｌｎとの間にはシャント抵抗Ｒｗが接続されている。シャント抵抗Ｒｕ，Ｒｖ，Ｒｗの両端電圧を測定することによりシャント抵抗Ｒｕ，Ｒｖ，Ｒｗを流れる電流を検出することができる。
【００１６】
スイッチング素子Ｑ１〜Ｑ６、シャント抵抗Ｒｕ，Ｒｖ，Ｒｗ及びこれらを継ぐ配線がモジュール化され、半導体モジュール２０を構成している。
ドライブ回路３０は、半導体モジュール２０のゲート用接続端子Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６と接続されている。コントローラ４０はドライブ回路３０と接続されている。コントローラ４０はドライブ回路３０に駆動信号を出力する。この駆動信号によりドライブ回路３０はスイッチング素子Ｑ１〜Ｑ６のゲート電極にパルス状の電圧を印加してスイッチング素子Ｑ１〜Ｑ６をオン・オフする。
【００１７】
コントローラ４０は、半導体モジュール２０の電流検出用モニタ端子Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６と接続されている。コントローラ４０はシャント抵抗Ｒｕの両端電圧を測定してシャント抵抗Ｒｕに流れるＵ相電流を検知する。コントローラ４０はシャント抵抗Ｒｖの両端電圧を測定してシャント抵抗Ｒｖに流れるＶ相電流を検知する。コントローラ４０はシャント抵抗Ｒｗの両端電圧を測定してシャント抵抗Ｒｗに流れるＷ相電流を検知する。このように検知された電流値によりフィードバック制御が行われる。また、検知された電流値によりスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６等の良否検査が行われる。
【００１８】
図３（ａ），（ｂ），（ｃ）には半導体モジュール２０を示す。ここで、図２における破線で囲った部分のみを図３（ａ），（ｂ），（ｃ）において示している。つまり、図２におけるＵ相、Ｖ相、Ｗ相のうち、Ｕ相のスイッチング素子Ｑ１，Ｑ２およびシャント抵抗Ｒｕの配置部分について示し、Ｖ相およびＷ相のスイッチング素子Ｑ３，Ｑ４，Ｑ５．Ｑ６およびシャント抵抗Ｒｖ，Ｒｗの配置部分については省略している。
【００１９】
なお、図面において、水平面を、直交するＸ，Ｙ方向で規定するとともに、上下方向をＺ方向で規定している。
図３（ａ），（ｂ），（ｃ）に示すように、半導体モジュール２０は立方体形状をなし、半導体モジュール２０の上面にはドライブ回路３０を構成するドライブ基板３１が配置されている。ドライブ基板３１には各種の電子部品が搭載されている。半導体モジュール２０の上面から、図２におけるゲート用接続端子Ｇ１，Ｇ２を構成する半導体チップ用引出端子９３，９４が突出している。半導体モジュール２０の一側面から、図２における電流検出用モニタ端子Ｓ１，Ｓ２を構成する検出素子用引出端子としての配線パターン６３，６４が突出している。
【００２０】
半導体モジュール２０は、図６（ａ），（ｂ），（ｃ）に示すように、金属板５１の上面に絶縁層５２を形成してなるベースプレート５０と、ベースプレート５０の絶縁層５２上に形成された配線パターン６０，６１，６２，６３，６４を備えている。金属板５１は長方形状をなし、所定の厚みを有する。絶縁層５２が金属板５１の上面全域にわたりコーティングされている。
【００２１】
配線パターン６０，６１，６２，６３，６４は金属製（例えば銅製、アルミ製等）である。絶縁層５２の上に配線パターン６０，６１，６２，６３，６４が延設されている。
配線パターン６０は、図２における正極母線Ｌｐを構成し、Ｘ方向に延設されている。配線パターン６２は、図２における負極母線Ｌｎを構成し、Ｘ方向に延設されている。配線パターン６０と配線パターン６２とはＹ方向において離間して配置されている。
【００２２】
配線パターン６１は、図２におけるスイッチング素子Ｑ１とスイッチング素子Ｑ２との間の配線Ｌ３を構成し、長方形をなし、配線パターン６０に接近した位置に配置されている。
【００２３】
配線パターン６３は、図２におけるスイッチング素子Ｑ２とシャント抵抗Ｒｕとの間の配線Ｌ４を構成するとともにシャント抵抗Ｒｕの一端と電流検出用モニタ端子Ｓ１との間の配線Ｌ１を構成している。配線パターン６３は、直線的に延びる帯板形をなし、配線パターン６３の一端部は配線パターン６１に接近した位置に配置され、他端側がＹ方向に延びている。
【００２４】
配線パターン６４は、図２におけるシャント抵抗Ｒｕの他端と電流検出用モニタ端子Ｓ２との間の配線Ｌ２を構成している。配線パターン６４は、直線的に延びる帯板形をなし、配線パターン６４は、配線パターン６２の端部から連続する状態でＹ方向に延びている。配線パターン６３と配線パターン６４とは互いに接近した位置に配置されている。
【００２５】
なお、半導体モジュール２０のベースプレート５０は、図示しないヒートシンク（放熱板）の上面に配置される。
半導体モジュール２０は、図５（ａ），（ｂ），（ｃ）に示すように、半導体チップ７０，７１と、検出素子７２を備える。半導体チップ７０は、図２のスイッチング素子Ｑ１を構成している。半導体チップ７０は、縦型ＭＯＳＦＥＴであって、下面にドレイン電極７４が形成され、上面にソース電極（パッド）７３およびゲート電極（パッド）７５が形成されている。半導体チップ７１は、図２のスイッチング素子Ｑ２を構成している。半導体チップ７１は、縦型ＭＯＳＦＥＴであって、下面にドレイン電極７７が形成され、上面にソース電極（パッド）７６およびゲート電極（パッド）７８が形成されている。検出素子７２は、電流検出素子であり、図２のシャント抵抗Ｒｕを構成している。検出素子７２は、下面における一方の端部に電極７９が、他方の端部に電極８０が形成されている。
【００２６】
半導体チップ７０は、ベースプレート５０に、下面のドレイン電極７４が配線パターン６０に、はんだ付けにより電気的に接続された状態で実装されている。半導体チップ７１は、ベースプレート５０に、下面のドレイン電極７７が配線パターン６１に、はんだ付けにより電気的に接続された状態で実装されている。半導体チップ７０のソース電極７３と配線パターン６１とは導電板８１により電気的に接続されている。詳しくは、導電板８１は金属の帯板を２箇所にわたり屈曲形成することにより構成され、導電板８１の一端が半導体チップ７０のソース電極７３に、はんだ付けされるとともに、他端が配線パターン６１に、はんだ付けされている。半導体チップ７１のソース電極７６と配線パターン６３とは導電板８２により電気的に接続されている。詳しくは、導電板８２は金属の帯板を２箇所にわたり屈曲形成することにより構成され、導電板８２の一端が半導体チップ７１のソース電極７６に、はんだ付けされるとともに、他端が配線パターン６３に、はんだ付けされている。導電板８１は、図２におけるスイッチング素子Ｑ１とスイッチング素子Ｑ２との間の配線Ｌ３を構成している。導電板８２は、図２におけるスイッチング素子Ｑ２とシャント抵抗Ｒｕとの間の配線Ｌ４を構成している。
【００２７】
検出素子７２がベースプレート５０の辺または隅に配置されている。検出素子７２は、ベースプレート５０に、下面の一方の電極７９が配線パターン６３に、はんだ付けされるとともに下面の他方の電極８０が配線パターン６２に、はんだ付けされることにより電気的に接続された状態で実装されている。このようにして、検出素子７２はベースプレート５０に電極７９，８０が配線パターン６２，６３に電気的に接続された状態で実装されている。配線パターン６２から配線パターン６４が分岐し、配線パターン６３と配線パターン６４はＹ方向に互いに平行に延びている。
【００２８】
半導体モジュール２０は、図４（ａ），（ｂ），（ｃ）に示すように、半導体チップ７０のソース電極７３、ドレイン電極７４、ゲート電極７５、半導体チップ７１のソース電極７６、ドレイン電極７７、ゲート電極７８に電気的に接続された半導体チップ用引出端子９０，９１，９２，９３，９４を備える。
【００２９】
詳しくは、配線パターン６０には半導体チップ用引出端子９０が立設され、半導体チップ用引出端子９０の下端が配線パターン６０に、はんだ付けされている（半導体チップ７０のドレイン電極７４と電気的に接続されている）。配線パターン６２には半導体チップ用引出端子９１が立設され、半導体チップ用引出端子９１の下端が配線パターン６２に、はんだ付けされている（半導体チップ７１のソース電極７６と検出素子７２を介して電気的に接続されている）。配線パターン６１には半導体チップ用引出端子９２が立設され、半導体チップ用引出端子９２の下端が配線パターン６１に、はんだ付けされている（半導体チップ７０のソース電極７３及び半導体チップ７１のドレイン電極７７と電気的に接続されている）。半導体チップ７０のゲート電極７５には半導体チップ用引出端子９３が立設され、半導体チップ用引出端子９３の下端が半導体チップ７０のゲート電極７５に、はんだ付けされている（半導体チップ７０のゲート電極７５と電気的に接続されている）。半導体チップ７１のゲート電極７８には半導体チップ用引出端子９４が立設され、半導体チップ用引出端子９４の下端が半導体チップ７１のゲート電極７８に、はんだ付けされている（半導体チップ７１のゲート電極７８と電気的に接続されている）。
【００３０】
このようにして、半導体チップ用引出端子９０，９１，９２，９３，９４は、ベースプレート５０に対し立設されている。
検出素子７２の電極７９，８０に電気的に接続された配線パターン６３，６４が、Ｙ方向に延び、ベースプレート５０の端部まで検出素子用引出端子として延設されている。
【００３１】
半導体モジュール２０は、図３（ａ），（ｂ），（ｃ）に示すように、ハウジングとしての樹脂製枠体５３を備える。樹脂製枠体５３は四角枠状をなすとともに、上部は平板部５３ａで覆われている。樹脂製枠体５３は、内方に半導体チップ７０，７１および検出素子７２が位置する状態でベースプレート５０に配置されている。上下方向に延びる半導体チップ用引出端子９０，９１，９２，９３，９４は、樹脂製枠体５３において水平方向に延在する平板部５３ａを貫通する状態で樹脂製枠体５３に一体形成されている（インサート成形されている）。
【００３２】
Ｙ方向に延びる検出素子用引出端子として延設された配線パターン６３，６４は、樹脂製枠体５３を貫通しており、配線パターン６３，６４は樹脂製枠体５３の外壁面から外部に突出している。
【００３３】
このようにして半導体モジュール２０は、半導体チップ用引出端子９０，９１，９２，９３，９４の先端部および配線パターン６３，６４の先端部が露出する状態で、樹脂製枠体５３により半導体チップ７０，７１、検出素子７２、配線材が覆われている。また、インバータ装置などでパワーモジュールを構成するときにボンディングワイヤを用いずに配線パターンや導電板を用いて接続することにより（ダイレクトリードボンディング構造とすることにより）寄生素子を削減することができる。
【００３４】
図３（ａ），（ｂ），（ｃ）に示すように、樹脂製枠体５３の上面にはドライブ回路の基板３１が配置されている。半導体チップ用引出端子９３，９４に基板３１が電気的に接続されている。半導体チップ用引出端子９３，９４に接続される基板３１が重なって配置されている。検出素子用引出端子として延設された配線パターン６３，６４に接続されるコントローラ４０が、検出素子用引出端子として延設された配線パターン６３，６４の端部に隣接して配置されている。コントローラ４０は、配線パターン６３，６４を介して検出素子７２に電気的に接続されている。
【００３５】
なお、図３（ａ），（ｂ），（ｃ）ではＵ相における半導体チップ用引出端子９３，９４について示しているが、Ｖ相及びＷ相についても同様な構成をなし、図２のゲート用接続端子Ｇ３，Ｇ４，Ｇ５，Ｇ６を構成する半導体チップ用引出端子が半導体モジュール２０の上面から突出して基板３１と接続されている。また、図３ではＵ相における検出素子用引出端子としての配線パターン６３，６４を示しているが、Ｖ相及びＷ相についても同様な構成をなし、検出素子用引出端子としての配線パターンが半導体モジュール２０の一側面から突出してコントローラ４０と接続されている。
【００３６】
次に、作用について説明する。
インバータ装置１０は、スイッチング素子Ｑ１〜Ｑ６がオン・オフ制御されてバッテリから供給される直流電力が交流電力に変換されてモータへ３相交流電力を供給する。このとき、電流がモニタされてフィードバック制御が行われる。
【００３７】
半導体モジュール２０にはスイッチング素子Ｑ１〜Ｑ６を構成する半導体チップ（パワーＭＯＳＦＥＴ）が配置され、樹脂製枠体５３の内方において配線パターン６０，６１，６３で接続されている。電流検出用の素子７２から延びる端子を上部に引き出さずに、配線パターン６３，６４を樹脂製枠体５３の外方まで引き出して電流の測定が行われる。このように電流検出用の素子７２から延びる端子を取り出すことで、電流検出用の素子７２から延びる端子以外の他の取り出し配線と並走せずに端子を外部に取り出せる。
【００３８】
その結果、電流検出用の素子７２から延びる配線においては他の配線でのノイズの影響を受けにくい。
また、電流検出用の素子７２から延びる端子を半導体モジュール２０の上部に引き出さないため、半導体モジュール２０の上部に基板３１を配置する際に、基板３１の面積も有効活用できる。
【００３９】
また、電流検出用の素子７２がベースプレート５０（樹脂製枠体５３）の辺の近く又は隅の近くに配置されており、電流検出用の素子７２から延びる配線の取り回しを最短にすることができる。
【００４０】
よって、電流フィードバック時や検査時にノイズなどの影響を軽減して半導体モジュール２０の内部の電流を測定する。具体的にはシャント抵抗Ｒｕ，Ｒｖ，Ｒｗの両端での信号が半導体モジュール２０の側面（横）から出力され、正極端子、負極端子、ゲート端子は半導体モジュール２０の上部に取り出される。
【００４１】
このようにして、半導体モジュール２０は素子や配線が樹脂製枠体５３内に配置されるためモジュールの全体での動作や電流Ｉｔｏｔａｌ（図２参照）の確認は可能であるが、Ｕ相、Ｖ相、Ｗ相の３つの個別の回路での各電流Ｉｕ，Ｉｖ，Ｉｗ（図２参照）の測定が難しくなる。このため、個別回路ごとに電流の測定を実施する場合は、あらかじめ電流検出素子を内蔵し、電圧を外部に引き出して、測定を実施する必要がある。このように電流モニタを行うとモニタ数が増加すると、配線数も増加し、半導体モジュール２０内に配線が増加するため、取り出しの電極が増加してしまう。また、モニタ用の取り出し電極はパワーラインの端子（電極）からノイズを受けないように配置する必要もあるので小型化の妨げとなる。
【００４２】
本実施形態では、電流センサ信号を他の信号と並走せずに取り出せるため、クロストークといったノイズの影響を受けにくくなる。また、半導体モジュール２０の上部へ基板３１を配置する際の基板の有効活用が可能となる。
【００４３】
なお、Ｕ相、Ｖ相、Ｗ相の３相出力ラインはノイズ源になるとともにゲート信号ラインも周波数の高いパルス信号が送られるのでノイズ源になる。よって、電流検出信号ラインにおいて、３相出力ラインおよびゲート信号ラインに起因するクロストーク（カップリング）によりノイズを受けやすいが、これを回避することができ、精度よく電流を測定することができる。
【００４４】
上記実施形態によれば、以下のような効果を得ることができる。
（１）半導体モジュール２０の構成として、ベースプレート５０と、配線パターン６０〜６４と、半導体チップ７０，７１と、検出素子７２と、半導体チップ用引出端子９０〜９４とを備える。半導体チップ用引出端子９０〜９４は、ベースプレート５０に対し立設され、検出素子７２の電極に電気的に接続された配線パターン６３，６４がベースプレート５０の端部まで検出素子用引出端子として延設されている。
【００４５】
よって、検出素子７２の信号を他の信号と並走せずに取り出せるため、ノイズの影響を受けにくくなる。これにより精度よく電流測定を行うことができる。
（２）検出素子７２がベースプレート５０の辺または隅に配置されているので、検出素子７２の配線を短くできる。
【００４６】
（３）内方に半導体チップ７０，７１および検出素子７２が位置する状態でベースプレート５０に配置された樹脂製枠体５３を備え、検出素子用引出端子として延設された配線パターン６３，６４は、樹脂製枠体５３を貫通しているので、実用的である。
【００４７】
（４）検出素子７２は、電流検出素子であるので、容易に電流を検出することができる。
（５）半導体モジュール２０には、半導体チップ用引出端子に接続される基板３１が重なって配置され、検出素子用引出端子として延設された配線パターン６３，６４に接続されるコントローラ４０が、検出素子用引出端子として延設された配線パターン６３，６４の端部に隣接して配置されているので、小型化を図ることができる。
【００４８】
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・半導体チップ用引出端子は、半導体チップの電極（パッド）から直接延設されていても（直接立設されていても）、半導体チップの電極（パッド）から導電板等を介して配線パターンに接続され、配線パターンから延設されていても（立設されていても）よい。要は、半導体チップ用引出端子は、半導体チップの電極に電気的に接続されていればよい。
【００４９】
・電流検出素子は、シャント抵抗で構成したが、他の素子、例えばホール素子で構成してもよい。
・検出素子は電流検出素子であったが、これに限らない。例えば、検出素子は、電圧検出素子であってもよい。
【００５０】
・インバータ装置に適用したが、これに限らない。例えば、ＤＣ／ＤＣコンバータ、ＰＦＣ（力率改善回路）等に適用してもよい。
【符号の説明】
【００５１】
２０…半導体モジュール、３１…基板、４０…コントローラ、５０…ベースプレート、５１…金属板、５２…絶縁層、５３…樹脂製枠体、６０〜６４…配線パターン、７０，７１…半導体チップ、７２…検出素子、７４，７６…電極、９０〜９４…半導体チップ用引出端子。
【図１】
2017228575.tif 000003
【図２】
2017228575.tif 000004
【図３】
2017228575.tif 000005
【図４】
2017228575.tif 000006
【図５】
2017228575.tif 000007
【図６】
2017228575.tif 000008