(57)【要約】【課題】光クロストークを抑制するために各センサ素子の側面や素子分離溝の底面に絶縁膜を介して金属反射層を設ける場合に、感度の低下を抑制できるようにする。【解決手段】イメージセンサを、共通下部コンタクト層６、光吸収層７、上部コンタクト層８を含み、素子分離溝９によって分離された複数のセンサ素子１０がアレイ状に配置されているセンサ素子アレイ３と、センサ素子アレイに接続され、読出回路を備える読出回路チップとを備えるものとし、センサ素子アレイを、複数のセンサ素子の側面及び素子分離溝の底面を覆う絶縁膜３８と、絶縁膜を介して複数のセンサ素子の側面及び素子分離溝の底面に設けられた金属反射層３７とを備えるものとし、金属反射層を、読出回路チップから複数のセンサ素子にバイアス電圧が印加された場合に共通下部コンタクト層の電位と同電位になるように短絡されているものとする。【選択図】図１
2017126666.tif 000002
【特許請求の範囲】
【請求項１】
共通下部コンタクト層、光吸収層、上部コンタクト層を含み、素子分離溝によって分離された複数のセンサ素子がアレイ状に配置されているセンサ素子アレイと、
前記センサ素子アレイに接続され、読出回路を備える読出回路チップとを備え、
前記センサ素子アレイは、前記複数のセンサ素子の側面及び前記素子分離溝の底面を覆う絶縁膜と、前記絶縁膜を介して前記複数のセンサ素子の側面及び前記素子分離溝の底面に設けられた金属反射層とを備え、
前記金属反射層は、前記読出回路チップから前記複数のセンサ素子にバイアス電圧が印加された場合に前記共通下部コンタクト層の電位と同電位になるように短絡されていることを特徴とするイメージセンサ。
【請求項２】
前記金属反射層は、前記複数のセンサ素子の全ての側面に設けられていることを特徴とする、請求項１に記載のイメージセンサ。
【請求項３】
前記金属反射層は、前記複数のセンサ素子のうち隣接する２つのセンサ素子の対向する側面の一方のみに設けられていることを特徴とする、請求項１に記載のイメージセンサ。
【請求項４】
前記複数のセンサ素子のそれぞれに設けられた前記金属反射層が接続されており、前記センサ素子アレイの前記複数のセンサ素子が設けられている領域の周辺領域で、前記共通下部コンタクト層又は前記読出回路チップに接続される下部バイアス電圧供給部に接続されていることを特徴とする、請求項１〜３のいずれか１項に記載のイメージセンサ。
【請求項５】
前記金属反射層は、前記複数のセンサ素子の側面の下方を覆うように設けられた下部金属反射層であり、
前記下部金属反射層と分離されており、前記複数のセンサ素子の側面の上方を覆うように設けられた上部金属反射層を備え、
前記上部金属反射層は、前記読出回路チップから前記複数のセンサ素子にバイアス電圧が印加された場合に前記上部コンタクト層の電位と同電位になるように短絡されていることを特徴とする、請求項１〜４のいずれか１項に記載のイメージセンサ。
【請求項６】
前記上部金属反射層は、前記複数のセンサ素子のそれぞれにおいて前記上部コンタクト層又は前記読出回路チップに接続される上部バイアス電圧供給部に接続されていることを特徴とする、請求項５に記載のイメージセンサ。
【請求項７】
請求項１〜６のいずれか１項に記載のイメージセンサと、
前記イメージセンサに接続された制御演算部とを備えることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ及び撮像装置に関する。
【背景技術】
【０００２】
イメージセンサ及び撮像装置としては、例えば量子井戸型赤外線フォトディテクタ（ＱＷＩＰ；Quantum Well Infrared Photodetector）や量子ドット型赤外線フォトディテクタ（ＱＤＩＰ；Quantum Dot Infrared Photodetector）などの量子型赤外線フォトディテクタを、素子分離溝によって分離され、アレイ状に配置された複数のセンサ素子として用いた赤外線イメージセンサ及びこれを備える赤外線撮像装置がある。
【０００３】
また、素子分離溝によって分離された複数のセンサ素子のそれぞれに下部コンタクト層を設け、この下部コンタクト層に接続されるメタル配線を、絶縁膜を介して、センサ素子の側面に設け、このメタル配線によって入射した光を反射させることも考えられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−０７３０２９号公報
【特許文献２】特開２００１−０４４４８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、複数のセンサ素子の下方に共通下部コンタクト層を設ける場合がある。
この場合に、光クロストークを抑制するために、各センサ素子の側面や素子分離溝の底面に絶縁膜を介して金属反射層を設けると、上部コンタクト層−絶縁膜−金属反射層からなる寄生容量成分や共通下部コンタクト層−絶縁膜−金属反射層からなる寄生容量成分が生じ、感度が低下してしまうことがわかった。
【０００６】
本発明は、光クロストークを抑制するために各センサ素子の側面や素子分離溝の底面に絶縁膜を介して金属反射層を設ける場合に、感度の低下を抑制できるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
１つの態様では、イメージセンサは、共通下部コンタクト層、光吸収層、上部コンタクト層を含み、素子分離溝によって分離された複数のセンサ素子がアレイ状に配置されているセンサ素子アレイと、センサ素子アレイに接続され、読出回路を備える読出回路チップとを備え、センサ素子アレイは、複数のセンサ素子の側面及び素子分離溝の底面を覆う絶縁膜と、絶縁膜を介して複数のセンサ素子の側面及び素子分離溝の底面に設けられた金属反射層とを備え、金属反射層は、読出回路チップから複数のセンサ素子にバイアス電圧が印加された場合に共通下部コンタクト層の電位と同電位になるように短絡されている。
【０００８】
１つの態様では、撮像装置は、上述のイメージセンサと、イメージセンサに接続された制御演算部とを備える。
【発明の効果】
【０００９】
１つの側面として、光クロストークを抑制するために各センサ素子の側面や素子分離溝の底面に絶縁膜を介して金属反射層を設ける場合に、感度の低下を抑制できるという効果を有する。
【図面の簡単な説明】
【００１０】
【図１】本実施形態にかかるイメージセンサに備えられるセンサ素子アレイの構成を示す模式的断面図である。
【図２】本実施形態にかかるイメージセンサの構成を示す模式図である。
【図３】本実施形態にかかるイメージセンサに備えられる読出回路の構成を示す図である。
【図４】本発明の課題を説明するための模式的断面図である。
【図５】本発明の課題を説明するための模式的断面図である。
【図６】（Ａ）、（Ｂ）は、本発明の課題を説明するための模式的断面図である。
【図７】本発明の課題を説明するための模式的断面図である。
【図８】本発明の課題を説明するための模式的断面図である。
【図９】本実施形態にかかるイメージセンサに備えられるセンサ素子アレイの構成を示す模式的断面図である。
【図１０】本実施形態にかかるイメージセンサに備えられるセンサ素子アレイの構成を示す模式的断面図である。
【図１１】本実施形態にかかるイメージセンサに備えられるセンサ素子アレイの構成を示す模式的平面図である。
【図１２】本実施形態にかかるイメージセンサに備えられるセンサ素子アレイに含まれるセンサ素子の部分の等価回路を示す図である。
【図１３】本実施形態の変形例にかかるイメージセンサに備えられるセンサ素子アレイの構成を示す模式的断面図である。
【図１４】本実施形態の変形例にかかるイメージセンサに備えられるセンサ素子アレイの構成を示す模式的平面図である。
【図１５】本実施形態にかかるイメージセンサによる効果を説明するための図である。
【図１６】本実施形態の変形例にかかるイメージセンサに備えられるセンサ素子アレイの構成を示す模式的断面図である。
【図１７】本実施形態の変形例にかかるイメージセンサに備えられるセンサ素子アレイの構成を示す模式的断面図である。
【図１８】本実施形態の変形例にかかるイメージセンサに備えられるセンサ素子アレイの具体的な構成例を示す模式的断面図である。
【図１９】本実施形態の変形例にかかるイメージセンサに備えられるセンサ素子アレイの構成を示す模式的平面図である。
【図２０】本実施形態の変形例にかかるイメージセンサに備えられるセンサ素子アレイに含まれるセンサ素子の部分の等価回路を示す図である。
【発明を実施するための形態】
【００１１】
以下、図面により、本発明の実施の形態にかかるイメージセンサ及び撮像装置について、図１〜図２０を参照しながら説明する。
本実施形態にかかるイメージセンサ及び撮像装置は、例えばＱＷＩＰやＱＤＩＰなどの量子型赤外線フォトディテクタを、素子分離溝によって分離され、アレイ状に配置された複数のセンサ素子として用いた赤外線イメージセンサ及びこれを備える赤外線撮像装置である。
【００１２】
本撮像装置は、図２に示すように、イメージセンサ１と、信号処理及び各種制御を行なう制御演算部２とを備え、撮像された画像（赤外線像）がモニタ（図示せず）に表示されているようになっている。
ここで、本イメージセンサ１は、複数のセンサ素子（画素）を備えるセンサ素子アレイ３と、複数のセンサ素子のそれぞれに接続され、読出回路を備える読出回路チップ４とを備える。そして、センサ素子アレイ３と読出回路チップ４とは、導電性の金属バンプ電極５（ここではＩｎバンプ電極）を介して接続されている。
【００１３】
このうち、センサ素子アレイ３は、赤外線の入射量に応じて電気信号を発生する複数の赤外線センサ素子が二次元状に配列されている二次元センサ素子アレイである。
なお、イメージセンサを、赤外線イメージセンサ又は赤外線撮像素子ともいう。また、センサ素子アレイを、赤外線センサ素子アレイ又はセンサアレイともいう。
ここでは、図１に示すように、センサ素子アレイ３は、共通下部コンタクト層６、光吸収層７（ここでは赤外線吸収層）、上部コンタクト層８を含み、素子分離溝９によって分離された複数のセンサ素子１０がアレイ状に配置された構造になっている（例えば図１１参照）。つまり、センサ素子アレイ３は、複数のセンサ素子１０に共通の共通下部コンタクト層６上に、光吸収層７、上部コンタクト層８を積層させてなり、素子分離溝９によって分離された複数のセンサ素子１０がアレイ状に配置された構造になっている。
【００１４】
ここで、光吸収層７は、例えばＱＷＩＰの場合、多重量子井戸（ＭＱＷ；Multi Quantum Well）層である。なお、ＭＱＷ層は、入射される光（ここでは赤外線）に応じて抵抗値が変化する抵抗体と見ることができるため、ＭＱＷ層を備えるセンサ素子を光伝導体型素子又はＱＷＩＰ素子ともいう。
例えば、センサ素子アレイ３は、ＧａＡｓ基板上に、ＧａＡｓバッファ層、ＩｎＧａＰ層、ｎ型ＧａＡｓ共通下部コンタクト層６、ＩｎＧａＰストッパ層、ＡｌＧａＡｓ／ＧａＡｓＭＱＷ層７、ｎ型ＧａＡｓ上部コンタクト層８を順に積層させた構造になっている。
【００１５】
ここで、ＡｌＧａＡｓ／ＧａＡｓＭＱＷ層７は、ＡｌＧａＡｓ障壁層とＧａＡｓ井戸層とからなる量子井戸を複数繰り返した構造になっている。この場合、光吸収層７は量子井戸構造を備えることになる。また、ｎ型ＧａＡｓ上部コンタクト層８は、ｎ型ＧａＡｓ層、ＡｌＧａＡｓストッパ層、ｎ型ＧａＡｓ層を積層させた構造になっている。
なお、例えばＱＤＩＰの場合、光吸収層７は、量子ドット（例えばＩｎＡｓ量子ドット）を障壁層（例えばＡｌＧａＡｓ障壁層）で埋め込んだ構造、即ち、量子ドット構造を備えたものとなる。
【００１６】
また、各センサ素子１０は、垂直に入射した光が光吸収層７に斜めに入射するように光の進行方向（光路）を変える光結合構造（光結合器）１１を備える。ここでは、光結合構造１１は、上部コンタクト層８の表面に設けられた回折格子１２と、上部コンタクト層８上に設けられた金属ミラー１３とから構成される。このように、素子裏面側、即ち、共通下部コンタクト層６の側から垂直に入射した光を、素子表面側、即ち、各センサ素子１０の上部コンタクト層８の側で斜め方向に散乱させて各センサ素子１０内で多重反射を起こさせる光結合構造１１を、素子表面側に設けることで、各センサ素子１０の感度を向上させることができる。
【００１７】
また、上部コンタクト層８上には、オーミック電極１４も設けられている。つまり、上部コンタクト層８の表面に回折格子１２が設けられるとともに、オーミック電極１４が設けられており、これらの上に金属ミラー１３が設けられている。そして、金属ミラー１３上にバンプ電極５Ａが設けられている。このように、オーミック電極１４は、光結合構造１１を構成する金属ミラー１３を介して各センサ素子１０の上方に設けられたバンプ電極５Ａに接続されており、このバンプ電極５Ａを介して読出回路チップ４（ここではこれに含まれるバイアス電圧供給回路）に接続されている。
【００１８】
また、共通下部コンタクト層６は、複数のセンサ素子１０が設けられている領域の周辺領域（外周部；アレイ周辺部）まで延びており、この周辺領域の共通下部コンタクト層６上にオーミック電極１５が設けられている。そして、オーミック電極１５は、配線１６及びバンプ電極５Ｂ（例えば図９、図１０参照）を介して読出回路チップ４（ここではこれに含まれるバイアス電圧供給回路）に接続されている。
【００１９】
これにより、各センサ素子１０にバイアス電圧を供給し、また、後述するように、赤外線が入射して各センサ素子１０に流れた電流量に応じた出力電圧を読み出すことができるようになっている。
なお、上部コンタクト層８上に設けられたオーミック電極１４、これに接続された金属ミラー１３及びバンプ電極５Ａは、各センサ素子１０の上部コンタクト層８を介して光吸収層７にバイアス電圧を供給するためのものであるため、これらを上部バイアス電圧供給部という。また、共通下部コンタクト層６上に設けられたオーミック電極１５、これに接続された配線１６及びバンプ電極５Ｂは、各センサ素子１０の共通下部コンタクト層６を介して光吸収層７にバイアス電圧を供給するためのものであるため、これらを下部バイアス電圧供給部という。
【００２０】
読出回路チップ４は、赤外線が入射して各センサ素子１０に流れた電流量に応じた出力電圧を順次読み出すものである。ここで、読出回路チップ４は、例えばＳｉ基板上に形成されたＣＭＯＳ回路（集積回路）によって構成されている。ここでは、読出回路チップ４は、図３に示すように、入力回路１７と、各入力回路１７の出力を順次外部に読み出す読出回路１８とを含むものとして構成される。なお、入力回路１７と読出回路１８をまとめて読出回路と呼んでも良い。
【００２１】
なお、読出回路チップは、読出回路アレイ、あるいは、Ｓｉ集積回路チップともいう。また、読出回路は、ＲＯＩＣ（readout integrated circuit）ともいう。
ここで、入力回路１７は、赤外線が入射することによってセンサ素子１０に流れる電流を、時間で積分し、電圧に変換して出力する積分回路であって、センサ素子毎に設けられている。ここでは、入力回路１７は、入力ゲート１９と、積分容量素子（蓄積容量；キャパシタ）２０と、リセット電源に接続されたリセットスイッチ（リセットトランジスタ）２１と、サンプルホールド回路（Ｓ／Ｈ回路）２２とを備える。また、ここでは、サンプルホールド回路２２は、サンプルホールドスイッチ（Ｓ／Ｈスイッチ）２３と、サンプルホールドリセットスイッチ（Ｓ／Ｈリセットスイッチ；サンプルホールドリセットトランジスタ）２４と、サンプルホールド容量素子（Ｓ／Ｈ容量素子；サンプルホールドキャパシタ）２５とを備える。そして、入力ゲート１９としてのトランジスタをオンとし、このゲートが開いた期間の光電流信号を積分容量素子へ電荷蓄積する。その後に積分容量素子２０の電圧をサンプルホールドスイッチ２３によってサンプルホールド容量素子２５へ移送し、この電圧信号を、後述するように、シフトレジスタ２６，２７を用いて水平・垂直方向に順次走査して各センサ素子１０を選択し、時系列に出力する。
【００２２】
そして、入力回路１７の入力側には、バンプ電極５を介して、センサ素子１０が接続されている。一方、入力回路１７の出力側には、後述する読出回路１８のソースフォロワトランジスタ２８のゲート端子が接続されている。
このように構成される入力回路１７では、赤外線が入射してセンサ素子１０に流れた電流量に応じた出力電圧が出力端子から出力されることになる。
【００２３】
読出回路１８は、入力回路１７の出力に応じて動作する複数のソースフォロワトランジスタ２８と、複数の行選択トランジスタ２９と、複数の行線３０と、複数の列線（出力線）３１と、複数の列選択トランジスタ３２と、読み出し線（出力線）３３と、負荷トランジスタ３４と、垂直走査シフトレジスタ２６と、水平走査シフトレジスタ２７とを備える。
【００２４】
ここでは、各ソースフォロワトランジスタ２８のゲート端子は、複数の入力回路１７のそれぞれに接続されている。また、各ソースフォロワトランジスタ２８のドレイン端子は、電源線３５に接続されており、電源電圧が供給されている。
各行選択トランジスタ（垂直選択スイッチ）２９は、複数のソースフォロワトランジスタ２８のソース端子のそれぞれに接続されている。また、各行線３０は、それぞれ、各行の行選択トランジスタ２９のゲート端子に接続されている。
【００２５】
各列線３１は、行選択トランジスタ２９を介してソースフォロワトランジスタ２８に接続されている。つまり、各列線３１は、それぞれ、行選択トランジスタ２９を介して、各列のソースフォロワトランジスタ２８に接続されている。また、各列選択トランジスタ（水平選択スイッチ）３２は、複数の列線３１のそれぞれに接続されている。さらに、読み出し線３３は、全ての列選択トランジスタ３２に接続されている。
【００２６】
垂直走査シフトレジスタ２６は、全ての行線３０に接続されており、各行線３０を順次駆動し、各行線３０に接続されている行選択トランジスタ２９の導通・非導通制御を行なうようになっている。また、水平走査シフトレジスタ２７は、全ての列選択トランジスタ３２に接続されており、各列選択トランジスタ３２を順次駆動し、各列選択トランジスタ３２の導通・非導通制御を行なうようになっている。
【００２７】
読み出し線３３は、一方が増幅器（最終出力段増幅器）３６を介して出力端子（Ｖｏｕｔ）に接続されており、他方が負荷トランジスタ３４を介してグランド電位（ＧＮＤ）に接続されている。
そして、制御演算部２からセンサ素子（画素）１０の選択信号が入力され、垂直走査シフトレジスタ２６によって行線３０が選択されると、選択された行線３０に接続された行選択トランジスタ２９は導通状態（オン状態）となる。行選択トランジスタ２９が導通状態となると、各センサ素子１０からの出力信号が、入力回路１７、ソースフォロワトランジスタ２８及び行選択トランジスタ２９を介して、列線３１に出力される。
【００２８】
一方、制御演算部２からセンサ素子（画素）１０の選択信号が入力され、水平走査シフトレジスタ２７によって列選択トランジスタ３２が選択されると、選択された列選択トランジスタ３２は導通状態（オン状態）となる。列選択トランジスタ３２が導通状態となると、上述のようにして各列線３１に出力されている出力信号が、列選択トランジスタ３２を介して読み出し線３３に出力される。読み出し線３３に出力された出力信号は増幅器３６を介して出力端子に出力される。
【００２９】
そして、上述のイメージセンサ１に備えられる読出回路チップ４には、図２に示すように、制御演算部２が接続されている。そして、読出回路チップ４からの出力信号は、制御演算部２へ送られ、制御演算部２で信号処理されるようになっている。
ここで、制御演算部２は、コンピュータやコントローラによって構成される。この制御演算部２は、駆動回路や信号処理回路を含み、センサ素子アレイ３に含まれる各センサ素子１０を駆動するための電力や駆動パルス等を出力するとともに、各センサ素子１０からの出力信号の処理を行ない、図示しないモニタへ画像信号（画像情報）を出力するようになっている。
【００３０】
ところで、例えばＱＷＩＰやＱＤＩＰを用いたセンサ素子アレイ３では、図４に示すように、光結合構造１１を設けて、各センサ素子１０の感度を向上させることが好ましい。
しかしながら、図４に示すように、アレイ状に配置された複数のセンサ素子１０は、素子分離溝９によって独立化しており、１つのセンサ素子（画素）１０に入射した光に応じた信号光電流はその素子内で対応して出力されるようになっているが、斜め方向に散乱された光の一部が素子側面を通過して隣接素子側へと伝播してしまい、あるセンサ素子への入射光が、隣接する他のセンサ素子でも光応答出力して検出されてしまうという光クロストークが起こってしまう。
【００３１】
このため、素子分離溝間を散乱光が横断してしまう光クロストークを抑制するために、図５に示すように、素子分離溝９の側面（即ち、素子分離溝９に露出する各センサ素子１０の側面）及び底面を、金属反射層３７で覆い、各センサ素子１０の側面に到達した光を反射させて素子内へ戻すことが有効であると考えられる。
この場合、各センサ素子１０の側面に金属反射層３７を直接付けると、上下のコンタクト層（電極層）間で電気的な短絡が起こるため、各センサ素子１０の側面及び素子分離溝９の底面等を絶縁膜（例えばＳｉＯ２膜やＳｉＮ膜）３８で覆った上で金属反射層３７を設けることになる。
【００３２】
しかしながら、各センサ素子１０の側面や素子分離溝９の底面に絶縁膜３８を介して金属反射層３７を設けると、図６（Ａ）に示すように、上部コンタクト層８−絶縁膜３８−金属反射層３７からなる寄生容量成分（図６（Ａ）中、符号Ｘで示す部分に生じる寄生容量）や共通下部コンタクト層６−絶縁膜３８−金属反射層３７からなる寄生容量成分（図６（Ａ）中、符号Ｙで示す部分に生じる寄生容量）が生じ、感度が低下してしまうことがわかった。
【００３３】
なお、図６（Ｂ）は、各センサ素子１０における等価回路を示しており、図６（Ａ）中、符号Ｘで示す部分に生じる寄生容量に符号３９を付し、図６（Ａ）中、符号Ｙで示す部分に生じる寄生容量に符号４０を付している。また、ここでは、上部コンタクト層８の側のバイアス電位を＋Ｖ１とし、共通下部コンタクト層６の側のバイアス電位を−Ｖ２としている。
【００３４】
これについて、以下、具体的に説明する。
まず、例えばＱＷＩＰ素子やＱＤＩＰ素子などの複数のセンサ素子１０を並べた基板（センサ素子アレイ３）を、ＣＯＭＳによって構成される読出回路チップ４に接続して画像信号を得る場合、上述のように、読出回路の各センサ素子１０に対応する部分に蓄積容量２０（図３参照）を設け、各センサ素子１０からの光電流信号を蓄積容量２０に電荷蓄積して電圧出力を発生させるようになっている。
【００３５】
一方、各センサ素子１０の側面や素子分離溝９の底面に絶縁膜３８を介して金属反射層３７を設けると（図６（Ａ）参照）、上部コンタクト層（導体）８−絶縁膜３８−金属反射層（導体）３７からなる寄生容量成分３９や共通下部コンタクト層（導体）６−絶縁膜３８−金属反射層（導体）３７からなる寄生容量成分４０が生じることになる。
この場合、各センサ素子１０の上下のコンタクト層間には、動作時にバイアス電圧が印加されるため、寄生容量３９、４０の両端に電位差が加わることになるものの、直流動作としては、容量に分離された形で電流は流れないので特に問題はない。
【００３６】
しかしながら、上述のようなイメージセンサ１では、各センサ素子１０を撮像のタイミング（フレーム）に合わせて間欠的に動作させる、即ち、読出回路に含まれる入力ゲート１９（図３参照）をフレーム毎にオン／オフと切り替える。
この場合、各センサ素子１０からの出力電流は読出回路へ入力ゲート１９を通して間欠的に伝導することになる。つまり、読出回路は、入力ゲート１９と、積分容量素子２０とを備え、入力ゲート２９をオン／オフすることによって規定される積分時間にセンサ素子１０からの光電流信号に応じて積分容量素子２０に蓄積された電荷によって発生した電圧を出力信号電圧として読み出すようになっている。
【００３７】
この際、上部コンタクト層８のバイアス電位は間欠的に変動することになるため、その電圧変化×寄生容量に応じた電荷は、図７に示すように、フレーム毎に寄生容量部分３９、４０に充放電され、この電荷は読出回路の蓄積容量２０から補充されるため、本来の光電流信号の電荷に使われるはずの電荷が一部損なわれて読出回路からの出力信号電圧が低下してしまい、素子としての感度が低下してしまうことがわかった。
【００３８】
例えば、図８に示すように、上述のような寄生容量３９、４０がない場合の出力電圧（図８中、実線Ａ参照）と比較して、上述のような寄生容量３９、４０がある場合は、寄生容量３９、４０による電荷ロスによって、出力電圧（図８中、実線Ｂ参照）が低下してしまう。このため、上述のような寄生容量３９、４０がない場合の信号振幅（図８中、矢印Ｃ参照）と比較して、上述のような寄生容量３９、４０がある場合の信号振幅（図８中、矢印Ｄ参照）が小さくなってしまい、感度が低下してしまうことがわかった。
【００３９】
このように、光クロストークの抑制と感度向上の両立が困難であることがわかった。
そこで、光クロストークを抑制するために各センサ素子１０の側面や素子分離溝９の底面に絶縁膜３８を介して金属反射層３７を設ける場合に、感度の低下を抑制できるようにすべく、以下のような構成を採用している。
つまり、本実施形態では、図１に示すように、センサ素子アレイ３は、複数のセンサ素子１０の側面及び素子分離溝９の底面を覆う絶縁膜３８と、絶縁膜３８を介して複数のセンサ素子１０の側面及び素子分離溝９の底面に設けられた金属反射層３７とを備える。これにより、光クロストークを抑制することができる。
【００４０】
ここでは、金属反射層３７は、各センサ素子１０の全ての側面に設けられており、各センサ素子１０の側面から素子分離溝９の底面まで延びている。
そして、本実施形態では、金属反射層３７は、読出回路チップ４から複数のセンサ素子１０にバイアス電圧が印加された場合に共通下部コンタクト層６の電位（ここでは−Ｖ２）と同電位になるように短絡されている。ここで、図１２は、各センサ素子１０における等価回路を示している。
【００４１】
これにより、感度の低下を抑制することができる。つまり、共通下部コンタクト層６−絶縁膜３８−金属反射層３７からなる寄生容量部分４０では電荷の充放電は起こらなくなるため、その分だけ出力信号電圧の低下を抑えることができ、素子としての感度の低下を抑制することができる。この場合、金属反射層３７が上部コンタクト層８の側方まで延びていると、上部コンタクト層８−絶縁膜３８−金属反射層３７からなる寄生容量部分３９では電荷の充放電が起こり、電荷ロスが生じ、その分だけ出力信号電圧が低下してしまい、素子としての感度が低下してしまうことになるが、例えば、上部コンタクト層８の側方を覆う金属反射層３７の面積を減らす等によって、この部分の寄生容量を小さくすることで、出力信号電圧及び感度の低下を抑制することが可能である。
【００４２】
また、本実施形態では、複数のセンサ素子１０のそれぞれに設けられた金属反射層３７が接続されており、センサ素子アレイ３の複数のセンサ素子１０が設けられている領域の周辺領域、即ち、複数のセンサ素子１０が設けられている領域以外の領域で、共通下部コンタクト層６に接続されている。
例えば、図９に示すように、共通下部コンタクト層６にバイアス電圧を供給するためのオーミック電極１５とは別に、周辺領域に、共通下部コンタクト層６に接続されるオーミック電極４１を設け、このオーミック電極４１に金属反射層３７を接続することで、金属反射層３７を、オーミック電極４１を介して、共通下部コンタクト層６に電気的に接続しても良い。なお、図９中、符号４２は周辺領域に設けられるコンタクト溝を示している。
【００４３】
また、例えば、図１０、図１１に示すように、共通下部コンタクト層６にバイアス電圧を供給するための配線１６に、金属反射層３７を接続することで、金属反射層３７を、配線１６及びオーミック電極１５を介して、共通下部コンタクト層６に電気的に接続しても良い。なお、図１０、図１１中、符号４２は周辺領域に設けられるコンタクト溝を示している。なお、これに限られるものではなく、例えば、配線１６に金属反射層３７を接続するのに代えて、オーミック電極１５又はバンプ電極５Ｂに金属反射層３７を電気的に接続しても良い。このように、金属反射層３７は、周辺領域で、読出回路チップ４に接続される下部バイアス電圧供給部（オーミック電極、配線又はバンプ電極）に接続されていれば良い。
【００４４】
なお、これらに限られるものではなく、例えば、金属反射層３７は、複数のセンサ素子１０が設けられている領域で、共通下部コンタクト層６に接続されていても良い。例えば、各センサ素子１０の周囲の素子分離溝９の底面に、共通下部コンタック層６に接続されるオーミック電極を設け、このオーミック電極に金属反射層３７を接続することで、複数のセンサ素子１０が設けられている領域で、金属反射層３７を、オーミック電極を介して、共通下部コンタクト層６に電気的に接続しても良い。
【００４５】
このようにして、共通下部コンタクト層６（又は下部バイアス電圧供給部）に接続された金属反射層３７は、各画素内ではセンサ素子１０と電気的に接続されていない。つまり、金属反射層３７は、共通下部コンタクト層６（又は下部バイアス電圧供給部）に接続されて、読出回路チップ４から複数のセンサ素子１０にバイアス電圧が印加された場合に共通下部コンタクト層６の電位と同電位になるように短絡されているだけである。これに対し、例えば、共通下部コンタクト層を設けずに、素子分離溝によって分離された複数のセンサ素子のそれぞれに下部コンタクト層を設け、この下部コンタクト層に接続されるメタル配線を、絶縁膜を介して、センサ素子の側面に設け、このメタル配線によって入射した光を反射させる場合、各画素内で、メタル配線を、センサ素子を構成する下部コンタクト層に電気的に接続することになる。
【００４６】
次に、本実施形態にかかるイメージセンサの製造方法について説明する。
まず、センサ素子アレイ３を作製する。
つまり、まず、ＧａＡｓ基板（例えばＧａＡｓ（１００）基板）上に、ＧａＡｓバッファ層、ＩｎＧａＰ層を成長し、続けて、ｎ型ＧａＡｓ共通下部コンタクト層６、ＩｎＧａＰストッパ層、ＭＱＷ層７、ｎ型ＧａＡｓ層／ＡｌＧａＡｓストッパ層／ｎ型ＧａＡｓ層からなる上部コンタクト層８を結晶成長させる。なお、結晶成長にはＭＢＥ法又はＭＯＶＰＥ法を用いれば良い。
【００４７】
そして、このようなウェハを、以下のプロセスにて加工し、センサ素子アレイ３を作製する。
まず、位置合わせ用のマーカーを最表面層であるｎ型ＧａＡｓ層にウェットエッチングで形成した後、上部コンタクト層８の最表面層を構成するｎ型ＧａＡｓ層の表面に光結合器となる回折格子（グレーティング）１２を形成する（例えば図１参照）。ここでは、回折格子１２は、上部コンタクト層８を構成するＡｌＧａＡｓストッパ層をストッパとするｎ型ＧａＡｓ層の選択ドライエッチングによってｎ型ＧａＡｓ層の表面に段差を設けることで形成する。
【００４８】
次に、複数のセンサ素子１０が形成される領域の周辺領域に、共通下部コンタクト層６まで届くようなコンタクト溝４２を形成する（例えば図１０、図１１参照）。ここでは、ＩｎＧａＰストッパ層を用いた選択ウェットエッチングによって上部コンタクト層８、ＭＱＷ層７を除去した後、ＩｎＧａＰストッパ層を除去して、共通下部コンタクト層６まで届くコンタクト溝４２を形成する。なお、ＩｎＧａＰストッパ層は除去しなくても良い。
【００４９】
次に、コンタクト溝４２の底面を構成する共通下部コンタクト層６上、及び、各センサ素子（画素）１０となる領域の上部コンタクト層８上の所定の箇所にオーミック電極１４、１５を形成する（例えば図１０、図１１参照）。ここでは、ＡｕＧｅ／Ａｕを電極材料として蒸着し、リフトオフ法によって、オーミック電極１４、１５を形成する。
次に、上述のようにして回折格子１２が形成された上部コンタクト層８上の光結合器形成領域に光結合器１１を構成する金属ミラー１３を形成する（例えば図１参照）。ここでは、Ｔｉ／Ａｕをスパッタ蒸着し、リフトオフ法を用いて、金属ミラー１３を形成する。
【００５０】
次に、複数のセンサ素子１０を形成する領域に、素子分離溝（画素分離溝）９を形成する（例えば図１参照）。これにより、素子分離溝９によって分離された複数のセンサ素子（画素）１０が形成される。ここでは、ＩｎＧａＰストッパ層を用いた選択ドライエッチングによって上部コンタクト層８、ＭＱＷ層７を除去した後、ＩｎＧａＰストッパ層を除去して、共通下部コンタクト層６に到達する素子分離溝９を形成する。なお、ＩｎＧａＰストッパ層は除去しなくても良い。
【００５１】
次に、全面を絶縁膜としてのＳｉＮ膜３８で覆う。
その後、複数のセンサ素子１０が形成された領域の周辺領域に形成されたオーミック電極１５上に形成された絶縁膜３８を除去して、オーミック電極１５と配線（金属配線）１６とを接続するための開口部を開ける（例えば図１０、図１１参照）。ここでは、ＳｉＮ膜３８の成膜はプラズマＣＶＤ（Ｐ−ＣＶＤ）法によって行ない、開口部はＳｉＮ膜３８をドライエッチングして形成する。
【００５２】
次に、素子分離溝９によって分離された各センサ素子（各画素）１０の側面（ここでは全ての側面）及び素子分離溝９の底面に、絶縁膜３８を介して、金属反射層３７を形成する（例えば図１参照）。
ここでは、素子分離溝９内をフォトレジストで埋め込み、各センサ素子１０の側面及び素子分離溝９の底面を覆う金属反射層３７を形成する領域のレジストを感光させて、その領域のレジストを除去し、Ｔｉ／Ａｕをスパッタ蒸着し、不要なＴｉ／Ａｕをイオンミリングで除去して、各センサ素子１０の側面及び素子分離溝９の底面に絶縁膜３８を介して金属反射層３７を形成する。この金属反射層３７は、周辺領域に設けたコンタクト溝４２の底面に形成されたオーミック電極１５にも接続されるように形成される（例えば図１０、図１１参照）。
【００５３】
次に、再度、全面をＳｉＮ膜３８で覆った後、バンプ電極５（５Ａ、５Ｂ）を形成する領域のＳｉＮ膜３８をドライエッチングによって除去して開口部を形成し、この開口部に例えばリフトオフ法によってバンプ電極５（５Ａ、５Ｂ）（ここではＩｎバンプ電極）を形成する。
このようなプロセスによってセンサ素子アレイ３が作製される。
【００５４】
そして、このセンサ素子アレイ３を、バンプ電極５を介して、読出回路チップ４と接続して、イメージセンサ１が完成する。
したがって、本実施形態にかかるイメージセンサ及び撮像装置によれば、光クロストークを抑制するために各センサ素子１０の側面や素子分離溝９の底面に絶縁膜３８を介して金属反射層３７を設ける場合に、感度の低下を抑制できるという効果を有する。
【００５５】
なお、上述の実施形態では、金属反射層３７は、各センサ素子１０の全ての側面に設けられているが、これに限られるものではない。
例えば図１３、図１４に示すように、金属反射層３７は、複数のセンサ素子１０のうち隣接する２つのセンサ素子１０の対向する側面の一方のみに設けられていても良い。つまり、素子分離溝９の対向する側面の一方のみに金属反射層３７が設けられていても良い。これにより、上述の実施形態のように、各センサ素子１０の全ての側面に金属反射層３７を設ける場合と比較して、各センサ素子１０の側面を覆う金属反射層３７の面積が半分になるため、寄生容量が半分となり、この寄生容量による電荷ロスに伴う信号出力の低下も半分に減少することになる。なお、図１３、図１４では、周辺領域は図示を省略している。
【００５６】
このように、隣接する２つのセンサ素子１０の対向する側面の一方のみに金属反射層３７を設けるだけでも、金属反射層３７を設けない場合と比較して、図１５に示すように、隣接するセンサ素子間での光クロストークを抑制することが可能である。つまり、上述の実施形態のように、各センサ素子１０の全ての側面を金属反射層３７で覆った場合には、図１５に示すように、隣接するセンサ素子間での光クロストークを十分に抑制することが可能であるが、隣接する２つのセンサ素子１０の対向する側面の一方のみに金属反射層３７を設けるだけでも、これに近い光クロストークの抑制効果が得られ、感度改善（出力低下の防止）との両立が可能となる。なお、図１５では、金属反射層３７を設けない場合を「金属無し絶縁膜のみ」と表記し、側面の一方のみに金属反射層３７を設ける場合を「分離溝片側金属」と表記し、全ての側面に金属反射層３７を設ける場合を「分離溝全面金属」と表記している。
【００５７】
また、例えば図１６に示すように、上述の実施形態の金属反射層３７を、複数のセンサ素子１０の側面の下方を覆うように設けられた下部金属反射層とし、さらに、下部金属反射層３７と分離されており、複数のセンサ素子１０の側面の上方を覆うように設けられた上部金属反射層３７Ｘを備えるものとしても良い。そして、上部金属反射層３７Ｘが、読出回路チップ４から複数のセンサ素子１０にバイアス電圧が印加された場合に上部コンタクト層８の電位（ここでは＋Ｖ１）と同電位になるように短絡されているものとしても良い。この場合、上部金属反射層３７Ｘは、複数のセンサ素子１０のそれぞれにおいて上部コンタクト層８又は読出回路チップ４に接続される上部バイアス電圧供給部（金属ミラー１３又はバンプ電極５Ａ）に接続されているものとすれば良い。
【００５８】
つまり、各センサ素子１０の側面を覆う金属反射層が側面内の上下方向で分割されており、下部金属反射層３７が、読出回路チップ４から複数のセンサ素子１０にバイアス電圧が印加された場合に共通下部コンタクト層６の電位（ここでは−Ｖ２）と同電位になるように短絡されているものとし、上部金属反射層３７Ｘが、読出回路チップ４から複数のセンサ素子１０にバイアス電圧が印加された場合に上部コンタクト層８の電位（ここでは＋Ｖ１）と同電位になるように短絡されているものとすれば良い。ここで、図２０は、各センサ素子１０における等価回路を示している。
【００５９】
ここでは、共通下部コンタクト層６に近い素子裏面側の下部金属反射層３７は、各センサ素子１０に設けられたものが接続されており、周辺領域で共通下部コンタクト層６（又は下部バイアス電圧供給部）に接続されているのに対し、上部コンタクト層８に近い素子表面側の上部金属反射層３７Ｘは、各センサ素子１０で分断されて独立しており、センサ素子毎に上部コンタクト層８（又は上部バイアス電圧供給部）に接続されている。
【００６０】
例えば、図１６に示すように、上部金属反射層３７Ｘを、光結合構造１１を構成する金属ミラー１３に接続することで、上部金属反射層３７Ｘを、金属ミラー１３を介して、上部コンタクト層８に接続すれば良い。この場合、上部金属反射層３７Ｘは、上部バイアス電圧供給部としての金属ミラー１３に接続されていることになる。また、例えば、図１７に示すように、各センサ素子１０の上部コンタクト層８の表面上の角部に、金属反射層３７Ｘを上部コンタクト層８に接続するために、オーミック電極４３を形成し、このオーミック電極４３を介して、上部コンタクト層８に上部金属反射層３７Ｘを接続しても良い。この場合、上部金属反射層３７Ｘは、上部コンタクト層８に接続されていることになる。また、例えば、上部金属反射層３７Ｘを、センサ素子１０の上方に設けられるバンプ電極５Ａに接続することで、上部金属反射層３７Ｘを、バンプ電極５Ａを介して、上部コンタクト層８に接続しても良い。この場合、上部金属反射層３７Ｘは、上部バイアス電圧供給部としてのバンプ電極５Ａに接続されていることになる。
【００６１】
これにより、共通下部コンタクト層６−絶縁膜３８−下部金属反射層３７からなる寄生容量部分、及び、上部コンタクト層８−絶縁膜３８−上部金属反射層３７Ｘからなる寄生容量部分の両方で、寄生容量の両端が等電位に保たれ、電荷の充放電は起こらず、電荷ロスが起こらなくなるため、その分だけ出力信号電圧の低下を抑えることができ、素子としての感度の低下を抑制することができる。つまり、上述の実施形態ものと比較して、より出力信号電圧の低下を抑えることができ、素子としての感度の低下をより抑制することが可能である。
【００６２】
なお、このように金属反射層を上下方向で分割した構造は、上述の実施形態のように各センサ素子１０の全ての側面に金属反射層３７を設ける場合に適用しても良いし、上述の変形例のように複数のセンサ素子１０のうち隣接する２つのセンサ素子１０の対向する側面の一方のみに金属反射層３７を設ける場合に適用しても良い。
ところで、上述の各センサ素子１０の側面を覆う金属反射層が上下方向で分割されている構造を実現するには、例えば図１８、図１９に示すように、素子分離溝９を、溝幅の広い上側部分９Ｘと、溝幅の狭い下側部分９Ｙとを備える２段構成とし、上述の実施形態の製造方法における素子分離溝９を形成する工程以降の工程を、以下のように変更することで作製することができる。
【００６３】
つまり、素子分離溝９を形成する工程で、複数のセンサ素子１０を形成する領域に、２段構成の素子分離溝９のうち、溝幅の広い上側部分９Ｘを形成する。この素子分離溝９の溝幅の広い上側部分９Ｘは、ドライエッチングによって上部コンタクト層８からＭＱＷ層７の途中までを除去して形成すれば良い（図１８参照）。この場合、エッチング時間を制御することで、溝幅の広い上側部分９Ｘの溝深さを制御することができる。
【００６４】
次に、全面を絶縁膜３８としてのＳｉＮ膜で覆う。
その後、各センサ素子１０の上部コンタクト層８上に、金属反射層３７Ｘを上部コンタクト層８に接続するために、オーミック電極４３を形成している場合（図１８参照）には、このオーミック電極４３上に形成された絶縁膜３８も除去して、オーミック電極４３と金属反射層３７Ｘとを接続するための開口部を開ける。ここでは、ＳｉＮ膜３８の成膜はプラズマＣＶＤ（Ｐ−ＣＶＤ）法によって行ない、開口部はＳｉＮ膜３８をドライエッチングして形成する。
【００６５】
次に、素子分離溝９の溝幅の広い上側部分９Ｘによって分離された各センサ素子１０（各画素）の上側部分の側面に、絶縁膜３８を介して、金属反射層３７Ｘを形成する。
ここでは、素子分離溝９の溝幅の広い上側部分９Ｘ内をフォトレジストで埋め込み、各センサ素子１０の上側部分の側面を覆う金属反射層（上側金属反射層）３７Ｘを形成する領域のレジストを感光させて、その領域のレジストを除去し、Ｔｉ／Ａｕをスパッタ蒸着し、不要なＴｉ／Ａｕをイオンミリングで除去して、各センサ素子１０の上側部分の側面に金属反射層３７Ｘを形成する（図１８参照）。なお、この場合、素子分離溝９の溝幅の広い上側部分９Ｘの底面に形成された金属反射層３７Ｘはイオンミリングによって除去する。
【００６６】
次に、複数のセンサ素子１０を形成する領域に、２段構成の素子分離溝９のうち、溝幅の狭い下側部分９Ｙを、上述のようにして形成した溝幅の広い上側部分９Ｘの内部に形成する（図１８参照）。この素子分離溝９の溝幅の狭い下側部分９Ｙは、溝幅の広い上側部分９Ｘの底面からＭＱＷ層７を貫通して共通下部コンタクト層６に到達するように、ＩｎＧａＰストッパ層を用いた選択ドライエッチングによってＭＱＷ層７を除去した後、ＩｎＧａＰストッパ層を除去することによって形成する。これにより、溝幅の広い上側部分９Ｘと溝幅の狭い下側部分９Ｙとを備える２段構成の素子分離溝９が形成され、この２段構成の素子分離溝９によって分離された複数のセンサ素子（画素）１０が形成される。なお、ＩｎＧａＰストッパ層は除去しなくても良い。
【００６７】
次に、再度、全面を絶縁膜３８としてのＳｉＮ膜で覆う。
その後、複数のセンサ素子１０が形成された領域の周辺領域に形成されたオーミック電極１５上に形成された絶縁膜３８を除去して、オーミック電極１５と配線（金属配線）とを接続するための開口部を開ける。ここでは、ＳｉＮ膜３８の成膜はプラズマＣＶＤ（Ｐ−ＣＶＤ）法によって行ない、開口部はＳｉＮ膜３８をドライエッチングして形成する。
【００６８】
次に、素子分離溝９の溝幅の狭い下側部分９Ｙによって分離された各センサ素子１０（各画素）の下側部分の側面及び素子分離溝９の底面に、絶縁膜３８を介して、金属反射層３７を形成する（図１８参照）。
ここでは、２段構成の素子分離溝９内をフォトレジストで埋め込み、各センサ素子１０の下側部分の側面及び素子分離溝９の底面を覆う金属反射層３７を形成する領域のレジストを感光させて、その領域のレジストを除去し、Ｔｉ／Ａｕをスパッタ蒸着し、不要なＴｉ／Ａｕをイオンミリングで除去して、各センサ素子１０の下側部分の側面及び素子分離溝９の底面に金属反射層３７を形成する。この金属反射層３７は、周辺領域に設けたコンタクト溝４２の底面に形成されたオーミック電極１５にも接続されるように形成される（図１９参照）。この場合、各センサ素子１０の上側部分の側面、即ち、素子分離溝９の溝幅の広い上側部分９Ｘの側面を覆うレジストは感光させないで、除去されずに残るようにする。
【００６９】
次に、再度、全面をＳｉＮ膜３８で覆った後、バンプ電極５を形成する領域のＳｉＮ膜３８をドライエッチングによって除去して開口部を形成し、この開口部に例えばリフトオフ法によってバンプ電極５（ここではＩｎバンプ電極）を形成する。
このようにして、溝幅の広い上側部分９Ｘと溝幅の狭い下側部分９Ｙとを備える２段構成の素子分離溝９を有し、各センサ素子１０の側面を覆う金属反射層３７、３７Ｘが上下方向で分割されている構造を持つセンサ素子アレイ３を作製することができる。
【００７０】
なお、イメージセンサ及び撮像装置は、上述の実施形態のものに限られるものではなく、例えば、量子型赤外線フォトディテクタ以外のセンサ素子を用いたものであっても良い。例えば、上述の実施形態では、例えばＧａＡｓ／ＡｌＧａＡｓからなるＱＷＩＰやＧａＡｓ／ＩｎＡｓからなるＱＤＩＰをセンサ素子に用いる場合を例に挙げて説明しているが、これに限られるものではなく、例えばＩｎＧａＡｓ／ＩｎＡｌＡｓ又はＩｎＰ、あるいは、Ｓｉ／ＳｉＧｅなどの他の材料からなるＱＷＩＰやＱＤＩＰをセンサ素子に用いても良い。また、例えば、センサ素子を構成する光吸収層に、バルク材料や超格子などを用いても良い。例えば、センサ素子を構成する光吸収層に、赤外線を吸収可能な禁制帯幅を有するバルク半導体材料（例えばＨｇＣｄＴｅやＩｎＳｂなど）や半導体超格子材料（例えばＩｎＡｓ／ＧａＳｂ超格子など）などを用いても良い。また、例えば、可視光の検知に用いるイメージセンサ及び撮像装置にも本発明を適用することができる。また、撮像装置の構成も上述の実施形態のものに限られるものではない。
【００７１】
なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
共通下部コンタクト層、光吸収層、上部コンタクト層を含み、素子分離溝によって分離された複数のセンサ素子がアレイ状に配置されているセンサ素子アレイと、
前記センサ素子アレイに接続され、読出回路を備える読出回路チップとを備え、
前記センサ素子アレイは、前記複数のセンサ素子の側面及び前記素子分離溝の底面を覆う絶縁膜と、前記絶縁膜を介して前記複数のセンサ素子の側面及び前記素子分離溝の底面に設けられた金属反射層とを備え、
前記金属反射層は、前記読出回路チップから前記複数のセンサ素子にバイアス電圧が印加された場合に前記共通下部コンタクト層の電位と同電位になるように短絡されていることを特徴とするイメージセンサ。
【００７２】
（付記２）
前記金属反射層は、前記複数のセンサ素子の全ての側面に設けられていることを特徴とする、付記１に記載のイメージセンサ。
（付記３）
前記金属反射層は、前記複数のセンサ素子のうち隣接する２つのセンサ素子の対向する側面の一方のみに設けられていることを特徴とする、付記１に記載のイメージセンサ。
【００７３】
（付記４）
前記複数のセンサ素子のそれぞれに設けられた前記金属反射層が接続されており、前記センサ素子アレイの前記複数のセンサ素子が設けられている領域の周辺領域で、前記共通下部コンタクト層又は前記読出回路チップに接続される下部バイアス電圧供給部に接続されていることを特徴とする、付記１〜３のいずれか１項に記載のイメージセンサ。
【００７４】
（付記５）
前記金属反射層は、前記複数のセンサ素子の側面の下方を覆うように設けられた下部金属反射層であり、
前記下部金属反射層と分離されており、前記複数のセンサ素子の側面の上方を覆うように設けられた上部金属反射層を備え、
前記上部金属反射層は、前記読出回路チップから前記複数のセンサ素子にバイアス電圧が印加された場合に前記上部コンタクト層の電位と同電位になるように短絡されていることを特徴とする、付記１〜４のいずれか１項に記載のイメージセンサ。
【００７５】
（付記６）
前記上部金属反射層は、前記複数のセンサ素子のそれぞれにおいて前記上部コンタクト層又は前記読出回路チップに接続される上部バイアス電圧供給部に接続されていることを特徴とする、付記５に記載のイメージセンサ。
（付記７）
前記光吸収層は、量子井戸構造又は量子ドット構造を備え、
前記複数のセンサ素子は、垂直に入射した光が前記光吸収層に斜めに入射するように光の進行方向を変える光結合構造を備えることを特徴とする、付記１〜６のいずれか１項に記載のイメージセンサ。
【００７６】
（付記８）
前記読出回路は、入力ゲートと、積分容量素子とを備え、前記入力ゲートをオン／オフすることによって規定される積分時間に前記センサ素子からの光電流信号に応じて前記積分容量素子に蓄積された電荷によって発生した電圧を出力信号電圧として読み出すようになっていることを特徴とする、付記１〜７のいずれか１項に記載のイメージセンサ。
【００７７】
（付記９）
付記１〜８のいずれか１項に記載のイメージセンサと、
前記イメージセンサに接続された制御演算部とを備えることを特徴とする撮像装置。
【符号の説明】
【００７８】
１  イメージセンサ
２  制御演算部
３  センサ素子アレイ
４  読出回路チップ
５、５Ａ、５Ｂ  バンプ電極
６  共通下部コンタクト層
７  光吸収層
８  上部コンタクト層
９  素子分離溝
９Ｘ  素子分離溝の溝幅の広い上側部分
９Ｙ  素子分離溝の溝幅の狭い下側部分
１０  センサ素子
１１  光結合構造（光結合器）
１２  回折格子
１３  金属ミラー
１４  オーミック電極
１５  オーミック電極
１６  配線
１７  入力回路
１８  読出回路
１９  入力ゲート
２０  積分容量素子（蓄積容量）
２１  リセットスイッチ
２２  サンプルホールド回路（Ｓ／Ｈ回路）
２３  サンプルホールドスイッチ（Ｓ／Ｈスイッチ）
２４  サンプルホールドリセットスイッチ（Ｓ／Ｈリセットスイッチ）
２５  サンプルホールド容量素子（Ｓ／Ｈ容量素子）
２６  垂直走査シフトレジスタ
２７  水平走査シフトレジスタ
２８  ソースフォロワトランジスタ
２９  行選択トランジスタ（垂直選択スイッチ）
３０  行線
３１  列線
３２  列選択トランジスタ（水平選択スイッチ）
３３  読み出し線
３４  負荷トランジスタ
３５  電源線
３６  増幅器（最終出力段増幅器）
３７  金属反射層（下部金属反射層）
３７Ｘ  上部金属反射層
３８  絶縁膜（例えばＳｉＯ２膜やＳｉＮ膜）
３９，４０  寄生容量
４１  オーミック電極
４２  コンタクト溝
４３  オーミック電極
【図１】
2017126666.tif 000003
【図２】
2017126666.tif 000004
【図３】
2017126666.tif 000005
【図４】
2017126666.tif 000006
【図５】
2017126666.tif 000007
【図６】
2017126666.tif 000008
【図７】
2017126666.tif 000009
【図８】
2017126666.tif 000010
【図９】
2017126666.tif 000011
【図１０】
2017126666.tif 000012
【図１１】
2017126666.tif 000013
【図１２】
2017126666.tif 000014
【図１３】
2017126666.tif 000015
【図１４】
2017126666.tif 000016
【図１５】
2017126666.tif 000017
【図１６】
2017126666.tif 000018
【図１７】
2017126666.tif 000019
【図１８】
2017126666.tif 000020
【図１９】
2017126666.tif 000021
【図２０】
2017126666.tif 000022