(57)【要約】【課題】  交流電圧を所望の直流電圧に変換する電源装置において、システム全体の効率を改善するため、出力電圧を０Ｖから可変制御すると共に、低コスト化を図ることが可能な電源装置を提供する。【解決手段】  交流電源１から発生する交流電圧を整流・平滑して得られる直流電圧を出力する正極側出力端子６および負極側出力端子７を含んで成る倍電圧整流回路８を備え、整流回路２と出力コンデンサ５との間に、第１半導体スイッチ９と第３コンデンサ１０とから成る第１要素回路１１と、第２半導体スイッチ１２と第４コンデンサ１３とから成る第２要素回路１４とを含んで構成されるスイッチトキャパシタ回路１５が直列に接続された電源装置とする。第１半導体スイッチ９および第２半導体スイッチ１２の動作が制御されることに伴い、正極側出力端子６および負極側出力端子７から出力される直流電圧が制御される。【選択図】  図１
2017147835.tif 000002
【特許請求の範囲】
【請求項１】
交流電源から発生する交流電圧を整流して脈流電圧に変換する整流回路と、
互いに直列接続された第１コンデンサと第２コンデンサとの間の端子が前記交流電源の帰還入力端子に電気的に接続された構成を有し、前記整流回路が出力した前記脈流電圧を平滑する構成を有する出力コンデンサと、
前記第１コンデンサの入出力端子および前記第２コンデンサの入出力端子にそれぞれ接続され、前記出力コンデンサが前記脈流電圧を平滑して得られる直流電圧を出力する正極側出力端子および負極側出力端子と
を含んで構成される倍電圧整流回路を備えた電源装置であって、
前記整流回路と前記出力コンデンサとの間に、第１半導体スイッチと第３コンデンサとから成る第１要素回路と、第２半導体スイッチと第４コンデンサとから成る第２要素回路とを含んで構成されるスイッチトキャパシタ回路が直列に接続され、
前記第１半導体スイッチおよび前記第２半導体スイッチの動作が制御されることに伴い、前記正極側出力端子および前記負極側出力端子から出力される前記直流電圧が制御される
ことを特徴とする電源装置。
【請求項２】
請求項１に記載の電源装置において、
前記第１要素回路は前記整流回路と前記出力コンデンサとの間の正極側バスライン上に接続された第１半導体スイッチと第３コンデンサとから成り、
前記第２要素回路は前記整流回路と前記出力コンデンサとの間の負極側バスライン上に接続された第２半導体スイッチと第４コンデンサとから成る
ことを特徴とする電源装置。
【請求項３】
請求項１に記載の電源装置において、
前記第１要素回路は前記第１コンデンサと前記第２コンデンサとの間の端子と前記交流電源の帰還入力端子とを接続するバスライン上に設けられた第１半導体スイッチと第３コンデンサとから成り、
前記第２要素回路は前記第１コンデンサと前記第２コンデンサとの間の端子と前記交流電源の帰還入力端子とを接続するバスライン上に設けられた第２半導体スイッチと第４コンデンサとから成る
ことを特徴とする電源装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の電源装置において、
前記整流回路はパワーＭＯＳＦＥＴを含んで構成され、
前記パワーＭＯＳＦＥＴのドライバはソース端子の電位がドレイン端子の電位よりも高い場合に前記パワーＭＯＳＦＥＴをオンさせる
ことを特徴とする電源装置。 
【請求項５】
請求項１乃至４のいずれか１項に記載の電源装置において、
前記交流電源と前記整流回路との間にコモンモードフィルタ回路およびノーマルモードフィルタ回路が直列に接続されて成る
ことを特徴とする電源装置。 
【請求項６】
請求項１乃至５のいずれか１項に記載の電源装置において、
前記整流回路と前記スイッチトキャパシタ回路との間の端子と電気的に接続されたリニアレギュレータが一定電圧を出力する
ことを特徴とする電源装置。 
【請求項７】
請求項１乃至６のいずれか１項に記載の電源装置において、
少なくとも前記倍電圧整流回路の半導体デバイス、受動素子、および前記半導体スイッチを駆動するドライバＩＣが１つの共通のパッケージに一体的に搭載されて成る
ことを特徴とする電源装置。 
【請求項８】
請求項１乃至７のいずれか１項に記載の電源装置において、
前記第３コンデンサの容量は前記第１コンデンサの容量より小さく、また、前記第４コンデンサの容量は前記第２コンデンサの容量より小さい
ことを特徴とする電源装置。
【請求項９】
電源装置と、
複数の半導体スイッチを含んで構成され且つ出力端子に外部からモータが接続されるように構成されたインバータ回路と
を備えたモータ制御装置であって、 
前記電源装置は請求項１乃至８のいずれか１項に記載の電源装置であり、
前記モータ制御装置は、前記電源装置の前記正極側出力端子と前記負極側出力端子とを入力とする構成を有すると共に、前記倍電圧整流回路と前記インバータ回路との間に並列接続され且つ互いに直列接続された第１抵抗と第２抵抗とを更に備える
ことを特徴とするモータ制御装置。
【請求項１０】
請求項９に記載のモータ制御装置において、
前記正極側出力端子と前記負極側出力端子の電位差を入力する電位差入力部と、前記インバータ回路の出力電流値を入力する電流値入力部と、前記モータの回転数を入力する回転数入力部とを有するマイクロコンピュータを更に備え、
前記マイクロコンピュータは、前記電位差入力部、前記電流値入力部、および前記回転数入力部から得た情報に基づいて少なくとも前記第１半導体スイッチおよび前記第２半導体スイッチのゲートパルス信号を制御するゲートパルス信号制御部を更に有する
ことを特徴とするモータ制御装置。
【請求項１１】
請求項１０に記載のモータ制御装置において、
前記マイクロコンピュータは、前記モータ制御装置を構成する一部または全部の半導体スイッチのゲートパルス信号を制御する
ことを特徴とするモータ制御装置。
【請求項１２】
請求項９乃至１１のいずれか１項に記載のモータ制御装置において、 
少なくとも前記倍電圧整流回路、前記インバータ回路、および前記倍電圧整流回路と前記インバータ回路とに搭載された半導体スイッチを駆動するドライバＩＣが１つの共通のパッケージに一体的に搭載されて成る
ことを特徴とするモータ制御装置。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電圧を所望の直流電圧に変換する電源装置、及びそれを用いたモータ制御装置に関する。
【背景技術】
【０００２】
従来、整流回路と出力コンデンサとの間にリアクトルを設けることなく出力電圧を制御できる電源装置があった（例えば、特許文献１参照）。
【０００３】
また、従来、複数のキャパシタとスイッチ素子とから成るスイッチトキャパシタ回路が２組、整流器を介して交流電源と並列に接続され、それぞれのスイッチトキャパシタ回路の出力端が負荷に接続された電源装置があった（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１２９３８７号公報
【特許文献２】特開平７−４６８４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来、交流電源を整流して直流電源に変換する交流-直流変換で、入力された交流電圧の最大値の２倍を出力できる倍電圧整流回路があった。その構成例を図２０に示す。
【０００６】
倍電圧整流回路は交流電源１とリアクトル１７、整流回路２と出力コンデンサ５から構成される。整流回路２は互いに直列接続された第１ダイオード３４と第２ダイオード３５から構成され、第１ダイオード３４と第２ダイオード３５の間の端子と交流電源１の帰還入力端子とが接続される。出力コンデンサ５は互いに直列接続された第１コンデンサ３と第２コンデンサ４から構成され、第１コンデンサ３と第２コンデンサ４の間の端子と交流電源１の他方の帰還入力端子とが接続される。整流回路２が出力する脈流電圧を平滑する構成で出力コンデンサが接続されており、平滑した直流電圧を出力する正極側出力端子６と負極側出力端子７とを含んで構成される。
【０００７】
交流電源１から出力された正極性の電流は、リアクトル１７、第１ダイオード３４、第１コンデンサ３を経由して交流電源１へ流れる。この時、第１コンデンサ３には交流電源１の最大電圧（１００Ｖａｃの場合、１４１Ｖ）が保持される。交流電源１から負極性の電流が出力された場合、電流は第２出力コンデンサ４、第２ダイオード３５、リアクトル１７を経由して交流電源１へ流れる。第１コンデンサ３と同様、第２コンデンサ４には交流電源の最大電圧が保持される。正極側出力端子６と負極側出力端子７の電位差は第１コンデンサ３の電圧と第２コンデンサ４の電圧との合計となり、交流電源１の最大電圧の２倍となる。
【０００８】
このため、図２０に示した倍電圧整流回路は単一の直流電圧値しか出力できないため、正極側出力端子６と負極側出力端子７に接続された負荷の変動に応じて出力電圧を可変制御できず、高効率化が難しいという課題がある。
【０００９】
図２１は、よく知られている典型的な昇降圧回路の一例を示す図である。本回路は図２０に相当する直流電源４０１と、昇降圧された電圧を保持するコンデンサ４０２と、直流電源４０１の正極側端子とコンデンサ４０２との間に互いに直列接続されたスイッチング素子４０５およびダイオード４０６と、直流電源４０１と並列に接続され、且つスイッチング素子４０５とダイオード４０６との間の端子と正極側出力端子との間に設けられたリアクトル４０７から構成される。
【００１０】
スイッチング素子４０５をオンした場合、直流電源４０１からスイッチング素子４０５を経由してリアクトル４０７へエネルギーが蓄積される。次にスイッチング素子４０５のオフした場合、リアクトル４０７に蓄積されたエネルギーがダイオード４０６を介してコンデンサ４０２へチャージされる。直流電源４０１から負荷への電力供給はリアクトル４０７を介して行われるため、出力電圧の範囲が電源電圧により制約されず、０Ｖから無限大まで（厳密に言えばスイッチング素子４０５または回路を構成する受動素子の破壊電圧まで）可変であるという特徴がある。また、正極出力端子４０３と負極出力端子４０４との間の電位差はリアクトル４０７に蓄積されたエネルギーに依存し、スイッチング素子４０５を駆動する制御信号のデューティ比により調整される。
【００１１】
しかしながら、図２１に示した昇降圧回路においては、リアクトル４０７を用いるため、回路が大型化してしまうという問題がある。更にリアクトルは他の受動素子と比較して高コストであるという課題がある。
【００１２】
整流回路と出力コンデンサの間にリアクトルを構成せずに出力電圧を制御できる電源装置に関連して、特許文献１には図１８に示すような電源装置が開示されている。図１８に示すように、交流電源２０１はリアクトル２０３を介して２組のダイオードハーフブリッジからなる整流回路２０２の入力端（各ハーフブリッジの中点）に接続され、さらに直列に接続された倍電圧整流用のコンデンサ２０４およびコンデンサ２０５は、整流回路２０２の出力端に接続される。スイッチ２０９、２１０は、整流回路２０２の各入力端とコンデンサ２０４およびコンデンサ２０５の間の接続点との間にそれぞれ接続される。２０６はスイッチ２０９のパルス幅の制御及び、スイッチ２１０のオン・オフを制御する制御装置、２０７は電源投入後一定時間、スイッチ２０９および２１０のオンを禁止する様に制御信号を制御装置６へ出力するスイッチオン禁止手段である。
【００１３】
以上のように構成される電源装置は、制御装置６によりスイッチ２０９とスイッチ２１０のオン・オフを制御することで、出力電圧を制御できる。
【００１４】
例えば、スイッチ２１０を常時オフに制御した状態で、スイッチ２０９をパルス幅制御した場合、スイッチ２０９のデューティが０％の場合は電源電圧の√２倍、デューティが１００％の場合は倍電圧整流回路と等価となり電源電圧の約２√２倍の出力電圧となり、スイッチ２０９をパルス幅制御することにより、電源電圧の√２倍から約２√２倍の範囲の出力電圧が得られる。
【００１５】
一方、スイッチ２１０を常時オンに制御した状態では、倍電圧整流回路ベースの回路構成となる。
【００１６】
この状態でスイッチ２０９をパルス幅制御した場合、スイッチ２０９がオン状態では交流電源２０１−リアクトル２０３−スイッチ２０９−スイッチ２１０の経路で短絡電流が流れ、リアクトル２０３に電流エネルギーが蓄積される。
【００１７】
スイッチ２０９がオフ状態になるとリアクトル２０３に蓄積された電流エネルギーが倍電圧整流用コンデンサ２０４と２０５へ供給され、出力電圧が上昇し、電源電圧の２√２倍以上の出力電圧を得ることができる。
【００１８】
つまり、図１８に示した電源装置は、スイッチ２０９とスイッチ２１０のオン・オフ制御を組合せることにより、交流電源２０１からコンデンサ２０４とコンデンサ２０５へ供給されるエネルギーを調節し、出力電圧を交流電源２０１の√２倍から２√２倍、リアクトル２０３を介した昇圧制御をした場合、それ以上の電圧を出力できる。
【００１９】
また、特許文献２には図１９に示すような電源装置が開示されている。図１９に示す電源装置は、整流器ＤＢ３０２を介して交流電源３０１と並列に、複数のキャパシタＣｉ１（ｉ＝１，２，…，ｎ）とスイッチ素子Ｓｉ１１，Ｓｉ１２，Ｓｉ１３，Ｓｉ１４（ｉ＝１，２，…，ｎ）から成る第１のスイッチトキャパシタ回路３０３と、複数のキャパシタＣｉ２（ｉ＝１，２，…，ｎ）とスイッチ素子Ｓｉ２１，Ｓｉ２２，Ｓｉ２３，Ｓｉ２４（ｉ＝１，２，…，ｎ）から成る第２のスイッチトキャパシタ回路３０４を接続し、それぞれのスイッチトキャパシタ回路３０３、３０４の出力端を負荷３０５にスイッチ素子Ｓ１、Ｓ２を介して接続してある。
【００２０】
ここで、スイッチトキャパシタ回路３０３は、交流電源３０１と並列に、スイッチ素子Ｓｉ１３（ｉ＝１，２，…，ｎ）、キャパシタＣｉ１（ｉ＝１，２，…，ｎ）、スイッチ素子Ｓｉ１２（ｉ＝１，２，…，ｎ）からなるｎ個の直列回路を接続し、スイッチ素子Ｓｉ１３（ｉ＝１，２，…，ｎ）とキャパシタＣｉ１（ｉ＝１，２，…，ｎ）の直列回路と並列にスイッチ素子Ｓｉ１１（ｉ＝１，２，…，ｎ）を接続し、スイッチ素子Ｓｉ１３（ｉ＝１，２，…，ｎ）とキャパシタＣｉ１（ｉ＝１，２，…，ｎ）の接続点とスイッチ素子Ｓ１との間にスイッチ素子Ｓｉ１４（ｉ＝１，２，…，ｎ）を接続して構成されている。また、スイッチトキャパシタ回路３０４も同様に構成されている。
【００２１】
負荷３０５の両端には出力電圧平滑用コンデンサ３０６が接続され、第１及び第２スイッチトキャパシタ回路３０３、３０４の出力と交流電源３０１の電圧の和を一時保留できる構成となっている。
【００２２】
以上のように構成される電源装置は、スイッチ素子Ｓｉ１１，Ｓｉ１２，Ｓｉ１３，Ｓｉ１４（ｉ＝１，２，…，ｎ）のオン・オフを制御することで、交流電源３０１の電圧にキャパシタＣｉ１（ｉ＝１，２，…，ｎ）が保持する電圧を重畳させた電圧を出力することができる。
【００２３】
図１９に示す回路の動作を説明する。まず、第１のスイッチトキャパシタ回路３０３において、スイッチ素子Ｓｉ１３（ｉ＝１，２，…，ｎ）とスイッチ素子Ｓｉ１２（ｉ＝１，２，…，ｎ）がオンすると、各キャパシタＣｉ１（ｉ＝１，２，…，ｎ）は交流電源３０１の電圧まで充電される。次にスイッチ素子Ｓｉ１３（ｉ＝１，２，…，ｎ）とスイッチ素子Ｓｉ１２（ｉ＝１，２，…，ｎ）をオフし、スイッチ素子Ｓｉ１１（ｉ＝１，２，…，ｎ）、スイッチ素子Ｓｉ１２（ｉ＝１，２，…，ｎ）、スイッチ素子Ｓ１をオンすると、交流電源３０１の電圧にキャパシタＣｉ１（ｉ＝１，２，…，ｎ）の両端電圧が重畳され、負荷３０５の両端に印加される。
【００２４】
ここで、各々のキャパシタＣｉ１（ｉ＝１，２，…，ｎ）を充電する時刻を交流電源３０１の電圧変化に応じて順々に変えることにより、交流電源３０１とキャパシタＣｉ１（ｉ＝１，２，…，ｎ）の両端電圧の和（出力電圧）を交流電源３０１の√２倍から２√２倍まで制御することができる。
【００２５】
しかしながら、図１８および図１９に示した電源装置は、出力電圧を０Ｖから制御できないため、負荷の低損失化が難しいという課題がある。
【００２６】
さらに図１８で示した電源装置は、出力電圧を交流電源２０１の√２倍から２√２倍の範囲で制御する場合、スイッチ２０９のオン・オフで倍電圧整流と全波整流を切り替えるため、整流回路２０２を４つのダイオードから構成されるブリッジ回路にする必要がある。図２０で示した倍電圧整流回路の整流回路２と比較して、ダイオードの点数が２倍となるため、素子コストが増大するという課題がある。また、図１８で示した電源装置は、出力電圧を昇圧するためリアクトル２０３の使用が必須となり、更にコストの増大を招く。
【００２７】
図１９で示した電源装置は、整流器ＤＢ３０２にブリッジ回路を採用しているため素子コストが高いことに加え、負荷３０５に電圧印加するために３つのスイッチ素子をオンしなければならないため、導通損失やスイッチング損失が大きいという課題がある。システム全体の効率を上げるためにはスイッチトキャパシタ回路の損失は無視できず、その点について十分憂慮する必要がある。
【００２８】
したがって、交流電圧を所望の直流電圧に変換する電源装置において、システム全体の効率を改善するため、出力電圧を０Ｖから可変制御すると共に、低コスト化を図ることが可能な電源装置を提供することが課題となる。また、それを用いたモータ制御装置を提供することも課題となる。
【課題を解決するための手段】
【００２９】
上記課題を解決するために、本発明の電源装置は、交流電源から発生する交流電圧を整流して脈流電圧に変換する整流回路と、互いに直列接続された第１コンデンサと第２コンデンサとの間の端子が前記交流電源の帰還入力端子に電気的に接続された構成を有し、前記整流回路が出力した前記脈流電圧を平滑する構成を有する出力コンデンサと、前記第１コンデンサの入出力端子および前記第２コンデンサの入出力端子にそれぞれ接続され、前記出力コンデンサが前記脈流電圧を平滑して得られる直流電圧を出力する正極側出力端子および負極側出力端子とを含んで構成される倍電圧整流回路を備えた電源装置であって、前記整流回路と前記出力コンデンサとの間に、第１半導体スイッチと第３コンデンサとから成る第１要素回路と、第２半導体スイッチと第４コンデンサとから成る第２要素回路とを含んで構成されるスイッチトキャパシタ回路が直列に接続され、前記第１半導体スイッチおよび前記第２半導体スイッチの動作が制御されることに伴い、前記正極側出力端子および前記負極側出力端子から出力される前記直流電圧が制御されることを特徴とする。
【００３０】
また、本発明のモータ制御装置は、電源装置と、複数の半導体スイッチを含んで構成され且つ出力端子に外部からモータが接続されるように構成されたインバータ回路とを備えたモータ制御装置であって、前記電源装置は、例えば、本発明の上記電源装置であり、前記モータ制御装置は、前記電源装置の前記正極側出力端子と前記負極側出力端子とを入力とする構成を有すると共に、前記倍電圧整流回路と前記インバータ回路との間に並列接続され且つ互いに直列接続された第１抵抗と第２抵抗とを更に備えることを特徴とする。
【発明の効果】
【００３１】
本発明によれば、交流電圧を所望の直流電圧に変換する電源装置の出力電圧を０Ｖから交流電源の２√２倍の範囲で制御できるため、システム全体の効率を改善でき、また、電源装置のコスト増大を抑制できる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態１に係る電源装置の一例を示す図である。
【図２】本発明の実施の形態１に係る電源装置の出力電圧の計算結果を示す図である。
【図３】本発明の実施の形態１に係る電源装置の負荷にインバータ及びモータを接続したときのモータ効率で、実施の形態１の出力電圧を可変制御したときの実測結果を示す図である。
【図４】本発明の実施の形態１に係る電源装置の年間消費電力と図２０で示した従来回路の年間消費電力との比較で、計算により求めた結果を示す図である。
【図５】本発明を実施した場合のコストと図２１で示した従来回路を実施した場合のコストとの比較のため、それぞれのコストを計算により求めた結果を示す図である。
【図６】本発明の実施の形態１に係る電源装置の一例を示す図である。
【図７】本発明の実施の形態２に係る電源装置の一例を示す図である。
【図８】本発明の実施の形態３に係る電源装置の一例を示す図である。
【図９】本発明の実施の形態４に係る電源装置の一例を示す図である。
【図１０】本発明の実施の形態６に係る電源装置を説明するための、出力電圧と半導体スイッチのデューティ比の関係の計算結果を示す図である。
【図１１】本発明の実施の形態７に係るモータ制御装置の一例を示す図である。
【図１２】本発明の実施の形態７の一変形例に係るモータ制御装置を示す図である。
【図１３】本発明の実施の形態８に係るコンバータ・インバータ一体ＩＣタイプのモータ制御装置の一例を示す図である。
【図１４】本発明の実施の形態８の一変形例に係るコンバータ・インバータ一体ＩＣタイプのモータ制御装置を示す図である。
【図１５】本発明の実施の形態９に係る電源装置のドライバを具体的なゲート駆動回路の一例として示した電源装置の要素部分構成図である。
【図１６（ａ）】本発明の実施の形態１０に係る電源装置のドライバのゲート駆動方法（ゲート駆動シーケンス）の一例を示す図である。
【図１６（ｂ）】本発明の実施の形態１０に係る電源装置のドライバのゲート駆動方法（ゲート駆動シーケンス）の一変形例を示す図である。
【図１６（ｃ）】本発明の実施の形態１０に係る電源装置のドライバのゲート駆動方法（ゲート駆動シーケンス）の、他の一変形例を示す図である。
【図１６（ｄ）】本発明の実施の形態１０に係る電源装置のドライバのゲート駆動方法（ゲート駆動シーケンス）の、更に他の一変形例を示す図である。
【図１７（ａ）】図１６（ａ）に示すゲート駆動シーケンスを用いて図１の電源装置をデューティ比５％で動作させた時の計算波形を示す図である。
【図１７（ｂ）】図１６（ａ）に示すゲート駆動シーケンスを用いて図１の電源装置をデューティ比１００％で動作させた時の計算波形を示す図である。
【図１８】特許文献１に開示されている従来の電源装置の一例を示す回路図である。
【図１９】特許文献２に開示されている従来の電源装置の一例を示す回路図である。
【図２０】従来の倍電圧整流回路の一例を示す回路図である。
【図２１】従来の典型的な昇降圧回路の一例を示す回路図である。
【発明を実施するための形態】
【００３３】
以下、図示した実施例に基づき本発明の電源装置を詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３４】
（実施の形態１）
本実施の形態１の電源装置は、交流電源１から発生する交流電圧を整流して脈流電圧に変換する整流回路２と、互いに直列接続された第１コンデンサ３と第２コンデンサ４との間の端子が交流電源１の帰還入力端子に電気的に接続された構成を有し、整流回路２が出力した脈流電圧を平滑する構成を有する出力コンデンサ５と、第１コンデンサ３の入出力端子および第２コンデンサ４の入出力端子にそれぞれ接続され、出力コンデンサ５が脈流電圧を平滑して得られる直流電圧を出力する正極側出力端子６および負極側出力端子７とを含んで構成される倍電圧整流回路８を備えた電源装置である。
【００３５】
この電源装置は、整流回路２と出力コンデンサ５との間に、第１半導体スイッチ９と第３コンデンサ１０とから成る第１要素回路１１と、第２半導体スイッチ１２と第４コンデンサ１３とから成る第２要素回路１４とを含んで構成されるスイッチトキャパシタ回路１５が直列に接続され、第１半導体スイッチ９および第２半導体スイッチ１２の動作が制御されることに伴い、正極側出力端子６および負極側出力端子７から出力される直流電圧が制御されることを特徴としている。
【００３６】
実施の形態１の電源装置は、例えば図１に示した通り、第１半導体スイッチ９を整流回路２と出力コンデンサ５との間の正極側バスライン上に接続し、第２半導体スイッチ１２を整流回路２と出力コンデンサ５との間の負極側バスライン上に接続する構成としても良い。また、第１半導体スイッチ９にパワーＭＯＳＦＥＴを適用しても良く、この場合、図１に示す通りソース端子を第１コンデンサ３の正極側端子と接続し、内蔵ダイオードを介して電流が第３コンデンサ１０から第１コンデンサ３へ電流が流れることを防止する必要がある。第２半導体スイッチ１２にパワーＭＯＳＦＥＴを適用する場合も同じで、ソース端子を第２コンデンサ４の負極側端子に接続し、第４コンデンサ１３から第２コンデンサ４へ電流が流れることを防止する必要がある。
【００３７】
図１に示す実施の形態１の電源装置は、整流回路２を倍電圧整流とすることで、正極側出力端子６と負極側出力端子７との電位差（出力電圧）の最大値を交流電源１の２√２倍としている。さらに第１半導体スイッチ９と第２半導体スイッチ１２のオン・オフ制御により第１コンデンサ３および第２コンデンサ４に蓄積される電荷量を調整できるため、第１コンデンサ３の両端電圧と第２コンデンサ４の両端電圧の合計（出力電圧）を０Ｖから制御することができる。
【００３８】
交流電源１の電圧波形がプラスである場合を例に、図１に示した回路の動作を説明する。第１半導体スイッチ９をオフしている場合、交流電源１から出力された電流は整流回路２−第３コンデンサ１０を経由して交流電源１へ流れる。この時、第３コンデンサ１０には交流電源１のピーク電圧が保持される。次に第１半導体スイッチ９をオンした場合、第３コンデンサ１０から第１半導体スイッチ９を経由して第１コンデンサ３へ電流が流れる。この時、第３コンデンサ１０の電荷は第１コンデンサ３へ移動するため、第１コンデンサ３の電圧は第３コンデンサ１０の電圧と平衡状態となる値まで増大する。交流電源１の電圧が第１コンデンサ３および第３コンデンサ１０に印加される両端電圧より高い場合には、交流電源１から第１コンデンサ３および第３コンデンサ１０へ更に充電電流を流し、第１コンデンサ３の両端電圧を更に増大させる。第１半導体スイッチ９は第１コンデンサ３の両端電圧が所望の値に到達したタイミングでオフし、第１コンデンサ３の保持電圧を制御する。
【００３９】
図２は第１半導体スイッチ９と第２半導体スイッチ１２のデューティ比と出力電圧の関係で、交流電源を１００Ｖａｃとした時の計算結果である。半導体スイッチのデューティ比を０％から４０％へ可変制御することにより、出力電圧を０Ｖから約２７０Ｖの範囲で制御できることが確認できる。
【００４０】
図３はモータ効率と回転数の関係で、図１で示した電源装置の出力端子に負荷としてインバータとモータを接続した時の結果である。また、図３に示したモータ効率は、図１で示した電源装置の出力電圧（正極側出力端子６と負極側出力端子７との電位差）Ｖｏｕｔを小さい方からＶ１，Ｖ２，Ｖ３，Ｖ４と可変制御した。出力電圧を最も低いＶ１とした場合、１０００ｒｐｍを超えた辺りで効率のピークを迎えるが、出力電圧を最も大きいＶ４へ増大した時には２７５０ｒｐｍ辺りで効率のピークを迎える。つまり、出力電圧をモータの回転数に合わせて制御することで、回転数に依らずモータを常に高効率で、すなわち、図３に実線で示した効率カーブに沿って駆動できるため、モータ損失低減に効果がある。また、実施の形態１に示した電源装置の出力電圧の範囲は０Ｖから交流電源１の２√２倍と広いため、高効率で駆動できる回転数の範囲が広いという利点もある。
【００４１】
図４は年間消費電力量の比較である。出力電圧を０Ｖから可変制御できない従来回路と比較して、図１で示した電源装置の年間消費電力量は４０％低減できる。これは、モータの高効率化に加えて、インバータへの入力電圧を低減することでスイッチング損失を低減したためである。ここで、ＰＡＭ制御によりインバータの電流流通率を１００％とすることで、スイッチング損失を極限まで低減することも可能であるが、上記の見積りではこの点は含まれていない。
【００４２】
図５はコスト比較である。図１で示した電源装置は、整流回路２と出力コンデンサ５との間にスイッチトキャパシタ回路１５から成る降圧チョッパ回路を直列に接続しており、チョッパ回路にリアクトルを使用した図２１と比較してコストの増大を抑えている。このため、図２１で示した回路と比較して、図１の電源装置のコストは４６％低減できる。
【００４３】
実施の形態１では、図１を例として説明してきたが、図６に示す通り、第１半導体スイッチ９および第２半導体スイッチ１２は第１コンデンサ３と第２コンデンサ４との間の端子と交流電源１の帰還入力端子とを接続するバスライン上に接続する構成とし、それ以外の部分の構成を図１と共通としても良い。
【００４４】
このような回路構成とすることで、第１半導体スイッチ９と第２半導体スイッチ１２のゲート駆動用のドライバ１６が共通化でき、回路を小型化できる。
【００４５】
（実施の形態２）
図７に本発明の実施の形態２に係る電源装置を示す。
【００４６】
本実施の形態２の電源装置は、整流回路２をそれぞれ直列接続したパワーＭＯＳＦＥＴ１８から構成し、パワーＭＯＳＦＥＴ１８を駆動するドライバ１９はソース端子の電位がドレイン端子の電位と比較して高い場合にパワーＭＯＳＦＥＴ１８をオンさせることを特徴としている。それ以外の事項については、図１または図６と共通である。
【００４７】
上述した回路構成とすることで、整流回路２をダイオードで構成していたときと比較して同期整流により導通損失が低減できるため、電源装置の効率を更に改善することができる。
【００４８】
（実施の形態３）
図８に本発明の実施の形態３に係る電源装置を示す。
【００４９】
本実施の形態３の電源装置は、交流電源１と整流回路２との間にコモンモードフィルタ回路２０およびノーマルモードフィルタ回路２１を直列に接続することを特徴としている。それ以外の事項については、図１、図６、および図７のいずれかと共通である。
【００５０】
上述した回路構成とすることで、電源ラインとグラウンド間で発生するコモンモードノイズ及び電源ライン間や信号ライン間に発生するノーマルモードノイズに対する耐性を向上させることができる。
【００５１】
また、交流電源１と整流回路２との間に接続する回路は、必要に応じてコモンモードフィルタ回路２０のみでも、ノーマルモードフィルタ回路２１のみでもよく、力率を改善するために設けた力率用リアクタ１７のみを設ける構成としても良い。
【００５２】
（実施の形態４）
図９に本発明の実施の形態４に係る電源装置を示す。
【００５３】
本実施の形態３の電源装置は、整流回路２とスイッチトキャパシタ回路１５との間の端子とグラウンド端子との間にリニアレギュレータ２３を電気的に接続し、リニアレギュレータ２３の出力端子２４より任意の一定電圧を出力することを特徴としている。それ以外の事項については、図１、図６、図７、および図８のいずれかと共通である。
【００５４】
上述した回路構成とすることで、半導体スイッチの駆動信号を出力するマイクロコンピュータなどに動作に必要な電圧（例えば３Ｖや５Ｖ、１５Ｖ）を供給することができる。このため、外部からの電源が不要となり、低コスト化が図れる。
【００５５】
（実施の形態５）
本発明の実施の形態５の電源装置は、図１で示した倍電圧整流回路８を１つのパッケージに搭載した高耐圧ＩＣであることを特徴としている。それ以外の事項については、図１、図６、図７、図８、および図９のいずれかと共通である。
【００５６】
上述した実装形態を採用することで主回路のインダクタンス値を低減でき、第１半導体スイッチ９および第２半導体スイッチ１２のオン・オフ制御に伴う、整流回路２の出力端子と正極側出力端子６および負極側出力端子７とを結ぶバスライン上の跳ね上り電圧を抑制することができる。また、跳ね上り電圧低減により第１半導体スイッチ９と第２半導体スイッチ１２の耐電圧をも低減でき、電源装置の導通損失を低減でき、更に高効率化が図れる。
【００５７】
実施の形態５では図１を例として説明してきたが、図９に示したリニアレギュレータ２３を１つのパッケージに搭載しても良く、これにより回路の実装面積を削減することができる。
【００５８】
（実施の形態６）
本発明の実施の形態６の電源装置は、図１で示した第３コンデンサ１０の容量を第１コンデンサ３の容量より小さく、また、第４コンデンサ１３の容量を第２コンデンサ４の容量より小さくすることを特徴としている。それ以外の事項については、図１、図６、図７、図８、および図９のいずれかと共通である。
【００５９】
上述した構成とすることで、図１で示した正極側出力端子６と負極側出力端子７の電位差（出力電圧）の制御性を向上させることができる。
【００６０】
図１０は第３コンデンサ１０の容量と第１コンデンサ３の容量の比を変化させた時の出力電圧とデューティ比の関係で、入力として１００Ｖａｃを使用した。また、第４コンデンサ１３の容量と第２コンデンサの容量４の比は、第３コンデンサ１０の容量と第１コンデンサ３の容量の比と同じとした。図１０に示した通り、容量比を０．１より大きくすると、デューティ比を５％まで低減しても出力電圧が１５０Ｖ以上と高く、電圧の制御性が悪化していることがわかる。これに対して容量比を０．０１以下とした場合、デューティ比に対して出力電圧がなだらかに変化しており、電圧の制御性が改善していることが分かる。
【００６１】
（実施の形態７）
図１１に本発明の実施の形態７に係るモータ制御装置を示す。
【００６２】
本実施の形態７のモータ制御装置は、図１、図６、図７、図８、および図９に示した電源装置のいずれかと、当該電源装置における正極側出力端子６と負極側出力端子７とを入力とし且つ半導体スイッチ２５から構成されるインバータ回路２６と、倍電圧整流回路８とインバータ回路２６との間に並列接続され且つ互いに直列接続された第１抵抗２８と第２抵抗２９とを備えて構成される。インバータ回路２６の出力端子は、外部からモータ２７が接続されるように構成される。この構成において、以下の構成を有するマイクロコンピュータ３０を更に備える構成にしてもよい。例えば、マイクロコンピュータ３０は、正極側出力端子６と負極側出力端子７の電位差を入力する電位差入力部３１と、インバータ回路２６の出力電流値を入力する電流値入力部３２と、モータの回転数を入力する回転数入力部３３とを備え、且つモータ２７を高効率で駆動するため、これらの入力手段３１、３２、３３から得た情報を基に少なくとも第１半導体スイッチ９と第２半導体スイッチ１２のゲートパルス信号を制御するゲートパルス信号制御部（図示せず）を有する構成としてもよい。
【００６３】
上述したモータ制御装置とすることで、モータの効率を回転数に依らず常に高効率で駆動することができる。更にインバータ回路２６のゲートパルス信号をドライバＩＣ３６を介してマイクロコンピュータ３０より出力させることで、インバータ回路２６の入力電圧に合わせた最適駆動が可能となり、更なる高効率化が可能となる。
【００６４】
図１１ではマイクロコンピュータ３０に正極側出力端子６と負極側出力端子７の電位差を入力する電位差入力部３１と、インバータ回路２６の出力電流を入力する電流値入力部３２と、モータ２７の回転数を入力する回転数入力部３３とを備えた構成としたが、これら入力部の一部をマイクロコンピュータ３０の外部に設ける構成としても良い。
【００６５】
また、図１２は、図１１において整流回路２の部分をその具体的構成の一例に置き換えて示したモータ制御装置の全体図である。同図に示す通り、整流回路２はパワーＭＯＳＦＥＴ１８から構成された回路でも良く、インバータ回路２６と同様、ドライバＩＣ３６を介してマイクロコンピュータ３０によって制御される構成が望ましい。このような構成とすることで、図１１で示したモータ制御装置と比較して、更に高効率化が図れる。
【００６６】
（実施の形態８）
図１３に本発明の実施の形態８に係るコンバータ・インバータ一体ＩＣタイプのモータ制御装置を示す。
【００６７】
本発明の実施の形態８のコンバータ・インバータ一体ＩＣタイプのモータ制御装置は、少なくとも倍電圧整流回路８とインバータ回路２６、倍電圧整流回路８とインバータ回路に搭載された半導体スイッチを駆動するドライバＩＣ３６とを１つのパッケージに搭載することを特徴としている。それ以外の事項については、図１１または図１２のモータ制御装置と共通である。
【００６８】
上述した実装形態を採用することで、実施の形態５と比較して更に回路を小型化できるという利点がある。また、インダクタンス値が低減できるため、跳ね上り電圧低減が可能となり、パッケージ内に搭載した半導体スイッチの低耐圧化に伴う導通損失の低減が図れる。
【００６９】
また、図１４は、図１３から派生させた形態に係るコンバータ・インバータ一体ＩＣタイプのモータ制御装置の全体図である。同図に示す通り、コンバータ・インバータ一体ＩＣにはリニアレギュレータ２３を搭載した構成としても良い。
【００７０】
（実施の形態９）
図１５は、本発明の実施の形態９に係る電源装置を示す図であって、図１、図６、図７、図８、および図９のいずれかにおけるドライバ１６を具体的なゲート駆動回路の一例として示した電源装置の要素部分構成図である。ドライバ１６以外の部分については、当該図１、図６、図７、図８、および図９のいずれかと共通である。
【００７１】
本実施の形態９のゲート駆動回路は、図１に示した第１コンデンサ３と第２コンデンサ４との間の端子と電気的に接続された直流電源１０１と、直流電源１０１の正極側端子と直列接続されたダイオード１０５と、ダイオード１０５のカソード端子と直列接続されたコンデンサ１０４と、コンデンサ１０４の他方の端子と図１で示した正極側出力端子６との間に設けられた制限抵抗１０２と、コンデンサ１０４と制限抵抗１０２との間の端子と第１コンデンサ３と第２コンデンサ４との間の端子とを結ぶ配線上に設けられた第３半導体スイッチ１０３とを備え、図１で示した第１半導体スイッチ９のゲート端子はゲートパルス信号に応じてダイオード１０５とコンデンサ１０４との間の電位を出力する第１ドライバ回路１０７の出力端子と接続され、第３半導体スイッチ１０３のゲート端子には第１ドライバ回路１０７がオフ信号を出力している期間の一部または全てにおいてオン信号を出力する第２ドライバ回路１０８の出力端子と接続されることを特徴としている。
【００７２】
上述したゲート駆動回路とすることで、ソース端子の電位が変動する第１半導体スイッチ９のオン・オフを制御することが可能となる。
【００７３】
図１５に示すゲート駆動回路の動作を説明する。弟１半導体スイッチ９はソース（またはエミッタ）端子を正極側出力端子６に接続している。第１半導体スイッチ９をオンさせるためには、ゲート−ソース端子間にゲート駆動に必要な電圧（例えば１５Ｖなど）を入力しなければならず、正極側出力端子６の電圧と前記駆動電圧とを加えた電圧を第１半導体スイッチ９のゲート端子に入力しなければならない。しかし、正極側出力端子６の電圧は負荷に応じて変化するため、ゲート端子に入力する電圧をその都度制御する必要がある。
【００７４】
第１半導体スイッチ９をオフ、第３半導体スイッチ１０３をオンさせる場合を考える。直流電源１０１から流れる電流は、ダイオード１０５−コンデンサ１０４−第３半導体スイッチ１０３を経由する。この時、コンデンサ１０４の両端には直流電源１０１の電圧からダイオード１０５の電圧降下分を差し引いた電圧が印加される。
【００７５】
次に第３半導体スイッチ１０３をオフした場合を考える。第３半導体スイッチ１０３をオフすると、ダイオード１０５とコンデンサ１０４との間の端子には、正極側出力端子６の電圧とコンデンサ１０４の両端電圧とを重畳させた値が保持される。さらに、第１ドライバ回路１０７にオン信号を入力すると、第１ドライバ回路１０７の出力端子から第１半導体スイッチ９のゲート端子へ、正極側出力端子６の電圧とコンデンサ１０４の両端電圧とを重畳した値が入力される。これにより、第１半導体スイッチ９をオンさせることができる。
【００７６】
制限抵抗１０２は、第１半導体スイッチ９の駆動に影響を与えない値となる抵抗値とすることが望ましい。具体的には、第３半導体スイッチ１０３をオフしたときに制限抵抗１０２の両端にかかる電圧を５Ｖ以下とする抵抗値（数十ｋΩ〜数十ＭΩ程度）である。このような抵抗を選択することで、ダイオード１０５とコンデンサ１０４との間の端子に第１半導体スイッチ９を駆動するのに必要な電圧を確保することができる。さらに第３半導体スイッチ１０３をオンしたときに、正極側出力端子６から制限抵抗１０２を介して流れる電流を抑制することができ、ゲート駆動回路で発生する損失を抑えることができる。
【００７７】
図１５ではコンデンサ１０４に電圧を供給するため直流電源１０１を使用したが、図９で示したリニアレギュレータ２３から出力される電圧を入力しても良い。また、図１５で示した第１ドライバ回路１０７へ入力するゲートパルス信号１０６は、図１１で示したマイクロコンピュータ３０から出力されたゲートパルス信号としても良い。
【００７８】
（実施の形態１０）
図１６（ａ）は、本発明の実施の形態１０に係る電源装置のドライバのゲート駆動方法（ゲート駆動シーケンス）の一例を示す図であって、図１、図６、図７、図８、および図９のいずれかにおけるドライバ１６のゲート駆動回路の動作に係るシーケンス図である。
【００７９】
本実施の形態１０のゲート駆動シーケンスは、図１に示した第１半導体スイッチ９を少なくとも図１に示した交流電源１の電圧がマイナスからプラスへ切り替わるタイミングでオンし、図１に示した第２半導体スイッチ１２を少なくとも交流電源の電圧がプラスからマイナスへ切り替わるタイミングでオンすることを特徴としている。
【００８０】
上述したゲート駆動シーケンスを採用することで、スイッチング損失を低減しつつ、第１コンデンサ３の両端電圧および第２コンデンサ４の両端電圧を制御することができる。
【００８１】
図１６に交流電源１の電圧波形および第１半導体スイッチ９と第２半導体スイッチのゲートパルス信号を示す。交流電源１の電圧がマイナスからプラスへ切り替わるタイミング（ｔ＝０ｍｓ，２０ｍｓ）で第１半導体スイッチ９のゲート信号を０（オフ）から１（オン）へ切り替える。交流電源１の電圧は０Ｖであるため、第１半導体スイッチ９のスイッチング損失は発生しない。第１半導体スイッチ９のオン期間Ｔｏｎが第１コンデンサ３の充電期間となり、周期Ｔに対するオン期間Ｔｏｎの比率（デューティ比）により、第１コンデンサ３の両端電圧が制御される。
【００８２】
同様に交流電源１の電圧がプラスからマイナスへ切り替わるタイミング（ｔ＝１０ｍｓ，３０ｍｓ）で第２半導体スイッチ１２のゲート信号を０（オフ）から１（オン）へ切り替えることで、第２コンデンサ４の両端電圧を制御しつつ損失を低減することができる。
【００８３】
図１６（ａ）では単発の矩形波としたが、高調波を低減するため、図１６（ｂ）に示す通りオン期間中のオン信号を複数の矩形波から構成しても良く、パルス幅は任意に変更しても良い。また、図１６（ｃ）に示すように、第１半導体スイッチ９のオン期間中に達した交流電源１の最高電圧を超えない期間Ｔ２の何れかのタイミングで、第１半導体スイッチ９をオンするゲート駆動シーケンスとしても良い。また、第２半導体スイッチ１２においては、第２半導体スイッチ１２のオン期間中に達した交流電源１の最低電圧を上回る期間の何れかのタイミングで、第２半導体スイッチ１２をオンするゲート駆動シーケンスとしても良い。これにより、オン期間Ｔｏｎ以外においても、第３コンデンサ１０（もしくは第４コンデンサ１３）に蓄積された電荷を第１コンデンサ３（もしくは第２コンデンサ４）に移すことができるため、出力電圧のリップルを低減することができる。ちなみに図１６（ｃ）では第１半導体スイッチ９のオフのタイミングを、交流電源１が０Ｖとなるｔ＝１０ｍｓとしたが、このタイミングでオンする制御としても良い。
【００８４】
図６に示す電源装置の場合は、図１６（ｄ）に示す通り、第１半導体スイッチ９および第２半導体スイッチ１２を、少なくとも交流電源１の電圧波形がマイナスからプラスへ切り替わるタイミングと、交流電源１の電圧波形がプラスからマイナスへ切り替わるタイミングでオフからオンへ切り替えるゲート駆動シーケンスにしても良い。図１６（ｄ）では第１半導体スイッチ９と第２半導体スイッチ１２のオン・オフのタイミングを同時としているが、第１半導体スイッチ９と第２半導体スイッチ１２のオンするタイミングをズラし、第１半導体スイッチ９と第２半導体スイッチ１２のオンが重なる期間で出力電圧を制御するゲート駆動シーケンスとしても良い。また、内蔵ダイオードを介して電流を流す期間を制御することで、出力電圧を制御するゲート駆動シーケンスとしても良い。
【００８５】
図１７（ａ）および図１７（ｂ）に、図１６（ａ）で示したゲート駆動シーケンスを用いて図１に示す電源装置を動作させた時の計算波形を示す。図１に示す第１半導体スイッチ９と第２半導体スイッチ１２のオン・オフの切り替えはｔ＝０．０４ｓより開始した。出力電圧はデューティ比により制御できており、図１７（ａ）に示すように、デューティ比を５％とした時には約３０Ｖ、また、図１７（ｂ）に示すように、デューティ比を１００％とした時には約２７０Ｖの電圧を出力できていることが確認できる。
【００８６】
以上、本発明者によってなされた発明を、発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８７】
例えば、実施の形態１の第１半導体スイッチ９と第２半導体スイッチ１２は電流駆動のデバイスでも良いし、半導体材料としてはシリコンでもシリコンカーバイトでも良い。
【００８８】
実施の形態８ではコンバータ・インバータ一体ＩＣのピンの数を２０としているが、これに制限されるものではない。
【００８９】
実施の形態９で示したゲート駆動回路の入力信号は、マイクロコンピュータからのゲートパルス信号でも、フォトカプラなどの発光デバイスを利用した入力手段を用いても良い。
【００９０】
本発明では整流回路を倍電圧整流として説明したが、２倍以上の電圧を出力できる整流回路を適用した場合でも同様の効果が得られる。
【符号の説明】
【００９１】
1：交流電源 
2：整流回路 
3：第１コンデンサ 
4：第２コンデンサ 
5：出力コンデンサ 
6：正極側出力端子 
7：負極側出力端子 
8：倍電圧整流回路 
9：第１半導体スイッチ 
10：第３コンデンサ
11：第１要素回路 
12：第２半導体スイッチ 
13：第４コンデンサ 
14：第２要素回路 
15：スイッチトキャパシタ回路 
16：ドライバ 
17：力率用リアクタ（ノーマルモードフィルタ回路のリアクタ） 
18：パワーＭＯＳＦＥＴ 
19：自律制御型ゲートドライバ 
20：コモンモードフィルタ回路 
21：ノーマルモードフィルタ回路 
22：ノーマルモードフィルタ回路のコンデンサ 
23：リニアレギュレータ 
24：リニアレギュレータの出力端子 
25：半導体スイッチ 
26：インバータ回路 
27：モータ 
28：第１抵抗 
29：第２抵抗 
30：マイクロコンピュータ 
31：電圧入力手段 
32：電流入力手段 
33：モータの回転数入力手段 
34：第１ダイオード 
35：第２ダイオード 
36：ドライバＩＣ 
37：コンバータ・インバータ一体ＩＣ 
101：直流電源 
102：制限抵抗
103：第３半導体スイッチ 
104：コンデンサ 
105：ダイオード 
106：ゲートパルス信号 
107：第１ドライバ回路 
108：第２ドライバ回路 
201：交流電源 
202：整流回路 
203：リアクトル 
204：コンデンサ 
205：コンデンサ 
206：制御装置 
207：スイッチオン禁止手段 
208：負荷 
209：スイッチ 
210：スイッチ 
301：交流電源 
302：整流器ＤＢ 
303：スイッチトキャパシタ回路 
304：スイッチトキャパシタ回路 
305：負荷 
306：キャパシタ 
Si11(i=1…n)：スイッチ素子 
Si12(i=1…n)：スイッチ素子 
Si13(i=1…n)：スイッチ素子 
Si14(i=1…n)：スイッチ素子 
Si21(i=1…n)：スイッチ素子 
Si22(i=1…n)：スイッチ素子 
Si23(i=1…n)：スイッチ素子 
Si24(i=1…n)：スイッチ素子 
S1：スイッチ素子 
S2：スイッチ素子 
Ci1(i=1…n)：キャパシタ 
Ci2(i=1…n)：キャパシタ 
401：直流電源 
402：コンデンサ 
403：正極側出力端子 
404：負極側出力端子 
405：スイッチング素子 
406：ダイオード 
407：リアクトル 
【図１】
2017147835.tif 000003
【図２】
2017147835.tif 000004
【図３】
2017147835.tif 000005
【図４】
2017147835.tif 000006
【図５】
2017147835.tif 000007
【図６】
2017147835.tif 000008
【図７】
2017147835.tif 000009
【図８】
2017147835.tif 000010
【図９】
2017147835.tif 000011
【図１０】
2017147835.tif 000012
【図１１】
2017147835.tif 000013
【図１２】
2017147835.tif 000014
【図１３】
2017147835.tif 000015
【図１４】
2017147835.tif 000016
【図１５】
2017147835.tif 000017
【図１６（ａ）】
2017147835.tif 000018
【図１６（ｂ）】
2017147835.tif 000019
【図１６（ｃ）】
2017147835.tif 000020
【図１６（ｄ）】
2017147835.tif 000021
【図１７（ａ）】
2017147835.tif 000022
【図１７（ｂ）】
2017147835.tif 000023
【図１８】
2017147835.tif 000024
【図１９】
2017147835.tif 000025
【図２０】
2017147835.tif 000026
【図２１】
2017147835.tif 000027