(57)【要約】      （修正有）【課題】スイッチング損失を低減する。【解決手段】シリコンからなる第１トランジスタＱ１及び第１ダイオードＤ１と、化合物半導体からなる第２トランジスタＱ２及び第２ダイオードＤ２と、第１トランジスタの第１の出力端と第２ダイオードのカソードとを接続する正極導体と、第１ダイオードのアノードと第２トランジスタの第１の出力端とを接続する負極導体と、第１トランジスタの第２の出力端と第１ダイオードのカソードとを接続する第１の出力用導体と、第２トランジスタの第２の出力端と第２ダイオードのアノードとを接続する第２の出力用導体と、正極導体に接続された正極端子と、負極導体に接続された負極端子と、第１の出力用導体に接続された第１の出力端子と、第２の出力用導体に接続された第２の出力端子と、第１トランジスタの制御端に接続された第１の制御端子と、第２トランジスタの制御端に接続された第２の制御端子とを備える。【選択図】図１
2017077102.tif 000002
【特許請求の範囲】
【請求項１】
シリコンを半導体材料とする第１の半導体スイッチング素子と、
前記シリコンを半導体材料とする第２の半導体スイッチング素子と、
前記シリコンよりもバンドギャップが広い第２の半導体材料で形成された第３の半導体スイッチング素子と、
前記第２の半導体材料で形成された第４の半導体スイッチング素子と、
前記第１の半導体スイッチング素子の第１の入出力端と前記第３の半導体スイッチング素子の第１の入出力端とを接続する第１の接続導体と、
前記第２の半導体スイッチング素子の第１の入出力端と前記第４の半導体スイッチング素子の第１の入出力端とを接続する第２の接続導体と、
前記第１の半導体スイッチング素子の第２の入出力端と前記第２の半導体スイッチング素子の第２の入出力端とを接続する第３の接続導体と、
前記第３の半導体スイッチング素子の第２の入出力端と前記第４の半導体スイッチング素子の第２の入出力端とを接続する第４の接続導体と、
前記第１の接続導体に接続された第１の外部用入力／出力端子と、
前記第２の接続導体に接続された第２の外部用入力／出力端子と、
前記第３の接続導体に接続された第１の外部用出力／入力端子と、
前記第４の接続導体に接続された第２の外部用出力／入力端子と、
前記第１の半導体スイッチング素子あるいは／及び前記第２の半導体スイッチング素子の制御端に接続された第１の外部用制御端子と、
前記第４の半導体スイッチング素子あるいは／及び前記第３の半導体スイッチング素子の制御端に接続された第２の外部用制御端子と
が一体に実装されていることを特徴とする半導体パワーモジュール。
【請求項２】
前記第１〜第４の半導体スイッチング素子のいずれかはトランジスタであり、
前記トランジスタの一部あるいは全部には、同一の半導体材料の保護用ダイオードが備えられることを特徴とする請求項１に記載の半導体パワーモジュール。
【請求項３】
前記第１の半導体スイッチング素子は、トランジスタあるいはダイオードであり、
前記第２の半導体スイッチング素子は、ダイオードあるいはトランジスタであり、
前記第３の半導体スイッチング素子は、ダイオードあるいはトランジスタであり、
前記第４の半導体スイッチング素子は、トランジスタあるいはダイオードであることを特徴とする請求項１または請求項２に記載の半導体パワーモジュール。
【請求項４】
前記ダイオードは、トランジスタのベースをダイオードとして機能するように接続したものであることを特徴とする請求項３に記載の半導体パワーモジュール。
【請求項５】
一端が前記第１の接続導体に接続され、かつ、他端が前記第２の接続導体に接続されたコンデンサをさらに備えることを特徴とする請求項１〜４のいずれか一項に記載の半導体パワーモジュール。
【請求項６】
前記第２の半導体材料は、炭化ケイ素半導体あるいは窒化ガリウム半導体であることを特徴とする請求項１〜５のいずれか一項に記載の半導体パワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パワーモジュールに関する。
【背景技術】
【０００２】
下記特許文献１には、スイッチトリラクタンスモータ（以下ではＳＲモータという。）用の駆動回路が開示されている。この駆動回路は、直流電源から供給された直流電力を間欠状電力に変換する電力変換回路であり、Ｈ型ブリッジ回路をＳＲモータのステータ巻線に対応して設けたものである。例えば特許文献１の図１３には、三相のＳＲモータに対応して、３つのＨ型ブリッジ回路（Ｈ型の非対称ブリッジ回路）を基本構成回路として備える駆動回路が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−０４４８１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記Ｈ型ブリッジ回路では、左右のスイッチングレグを構成する半導体スイッチング素子のスイッチング回数に偏りがあるため、左右のスイッチングレグでスイッチング損失や発熱が異なるという現象が起こる。すなわち、上記Ｈ型ブリッジ回路では、スイッチング回数の多い方のスイッチングレグの半導体スイッチング素子がスイッチング回数の少ない方のスイッチングレグの半導体スイッチング素子よりも劣化が早くなり、この結果としてスイッチング回数の多い方のスイッチングレグによってＨ型ブリッジ回路つまり電力変換回路の寿命が支配されてしまう。
【０００５】
本発明は、上述した事情に鑑みてなされたものであり、スイッチング回数の多い方のスイッチングレグにおけるスイッチング損失を従来よりも低減することが可能な半導体パワーモジュールの提供を目的とするものである。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明では、第１の解決手段として、シリコンを半導体材料とする第１の半導体スイッチング素子と、前記シリコンを半導体材料とする第２の半導体スイッチング素子と、前記シリコンよりもバンドギャップが広い第２の半導体材料で形成された第３の半導体スイッチング素子と、前記第２の半導体材料で形成された第４の半導体スイッチング素子と、前記第１の半導体スイッチング素子の第１の入出力端と前記第３の半導体スイッチング素子の第１の入出力端とを接続する第１の接続導体と、前記第２の半導体スイッチング素子の第１の入出力端と前記第４の半導体スイッチング素子の第１の入出力端とを接続する第２の接続導体と、前記第１の半導体スイッチング素子の第２の入出力端と前記第２の半導体スイッチング素子の第２の入出力端とを接続する第３の接続導体と、前記第３の半導体スイッチング素子の第２の入出力端と前記第４の半導体スイッチング素子の第２の入出力端とを接続する第４の接続導体と、前記第１の接続導体に接続された第１の外部用入力／出力端子と、前記第２の接続導体に接続された第２の外部用入力／出力端子と、前記第３の接続導体に接続された第１の外部用出力／入力端子と、前記第４の接続導体に接続された第２の外部用出力／入力端子と、前記第１の半導体スイッチング素子あるいは／及び前記第２の半導体スイッチング素子の制御端に接続された第１の外部用制御端子と、前記第４の半導体スイッチング素子あるいは／及び前記第３の半導体スイッチング素子の制御端に接続された第２の外部用制御端子とが一体に実装されている、という手段を採用する。
【０００７】
本発明では、第２の解決手段として、上記第１の解決手段において、前記第１〜第４の半導体スイッチング素子のいずれかはトランジスタであり、前記トランジスタの一部あるいは全部には、同一の半導体材料の保護用ダイオードが備えられる、という手段を採用する。
【０００８】
本発明では、第３の解決手段として、上記第１または第２の解決手段において、前記第１の半導体スイッチング素子は、トランジスタあるいはダイオードであり、前記第２の半導体スイッチング素子は、ダイオードあるいはトランジスタであり、前記第３の半導体スイッチング素子は、ダイオードあるいはトランジスタであり、前記第４の半導体スイッチング素子は、トランジスタあるいはダイオードである、という手段を採用する。
【０００９】
本発明では、第４の解決手段として、上記第３の解決手段において、前記ダイオードは、トランジスタのベースをダイオードとして機能するように接続したものである、という手段を採用する。
【００１０】
本発明では、第５の解決手段として、上記第１〜第４のいずれかの解決手段において、一端が前記第１の接続導体に接続され、かつ、他端が前記第２の接続導体に接続されたコンデンサをさらに備える、という手段を採用する。
【００１１】
本発明では、第６の解決手段として、上記第１〜第５のいずれかの解決手段において、前記第２の半導体材料は、炭化ケイ素半導体あるいは窒化ガリウム半導体である、という手段を採用する。
【発明の効果】
【００１２】
本発明によれば、スイッチング回数の多い方のスイッチングレグにおけるスイッチング損失を従来よりも低減することが可能な半導体パワーモジュールの提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る半導体パワーモジュールのレイアウトを示す模式図及び半導体パワーモジュールの回路図である。
【図２】本発明の第１実施形態に係る半導体パワーモジュールをＳＲモータに適用した場合の動作を示す波形図である。
【図３】本発明の第１実施形態の変形例に係る半導体パワーモジュールのレイアウトを示す模式図及び半導体パワーモジュールの回路図である。
【図４】本発明の第２実施形態に係る半導体パワーモジュールのレイアウトを示す模式図及び半導体パワーモジュールの回路図である。
【図５】本発明の第２実施形態の第１変形例に係る半導体パワーモジュールのレイアウトを示す模式図及び半導体パワーモジュールの回路図である。
【図６】本発明の第２実施形態の第２変形例に係る半導体パワーモジュールのレイアウトを示す模式図である。
【図７】本発明の第３実施形態に係る半導体パワーモジュールの回路図及び半導体パワーモジュールのレイアウトを示す模式図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、本発明の第１〜第３実施形態について説明する。
〔第１実施形態〕
第１実施形態に係る半導体パワーモジュールは、図１（ａ）に示すように、絶縁基板Ｐ、正極導体パターンＨ１、負極導体パターンＨ２、第１出力導体パターンＨ３ａ、第１出力ワイヤＨ３ｂ、第２出力導体パターンＨ４ａ、第２出力ワイヤＨ４ｂ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）Ｑ１、シリコンダイオードＤ１、ショットキーダイオードＤ２、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタＱ２、正極端子Ｔ１、負極端子Ｔ２、第１出力端子Ｔ３、第２出力端子Ｔ４、第１ゲート導体パターンＨ５ａ、第１ゲートワイヤＨ５ｂ、第２ゲート導体パターンＨ６ａ、第２ゲートワイヤＨ６ｂ、第１負極ワイヤＨ７及び第２負極ワイヤＨ８を備えている。
【００１５】
絶縁基板Ｐは、所定の絶縁材から形成された矩形かつ所定厚の板材であり、一面（表面）に上述した各部材が装着されている。すなわち、第１実施形態に係る半導体パワーモジュールは、上述した各部材が一体に実装された１つの電子部品である。なお、図示しないが、絶縁基板Ｐの裏面には絶縁基板Ｐと略同一形状のベースプレートが密着状態で装着されている。このベースプレートは、上述した各チップ（半導体チップ）が発する熱を気中に放熱するための放熱部材である。なお、このようなベースプレートには、必要に応じてヒートシンクが装着され、放熱性能の向上が図られる。
【００１６】
正極導体パターンＨ１は、絶縁基板Ｐにおける４辺のうち、１辺に沿って設けられた長方形の金属板あるいは金属箔である。この正極導体パターンＨ１は、長辺の一方が絶縁基板Ｐの１辺に沿うように、上記絶縁基板Ｐの表面に接着剤等を用いて貼り合わされている。このような正極導体パターンＨ１は、本発明における第１の接続導体に相当する。
【００１７】
負極導体パターンＨ２は、上記１辺に並行する他辺に沿って設けられた長方形の金属板あるいは金属箔である。この負極導体パターンＨ２は、長辺の一方が絶縁基板Ｐの他辺に沿うように、上記絶縁基板Ｐの表面に接着剤等を用いて貼り合わされている。このような負極導体パターンＨ２は、本発明における第２の接続導体に相当する。
【００１８】
第１出力導体パターンＨ３ａは、正極導体パターンＨ１と負極導体パターンＨ２との間に、正極導体パターンＨ１及び負極導体パターンＨ２と所定の間隔を設けて配置された金属板あるいは金属箔である。この第１出力導体パターンＨ３ａは、正極導体パターンＨ１及び負極導体パターンＨ２とは電気的に絶縁された状態で絶縁基板Ｐの表面に貼り合わされている。
【００１９】
第２出力導体パターンＨ４ａは、正極導体パターンＨ１と負極導体パターンＨ２との間、かつ、第１出力導体パターンＨ３ａに隣接するように配置された金属板あるいは金属箔である。この第２出力導体パターンＨ４ａは、正極導体パターンＨ１、負極導体パターンＨ２及び第１出力導体パターンＨ３ａと所定の間隔を設けた状態で、つまり正極導体パターンＨ１、負極導体パターンＨ２及び第１出力導体パターンＨ３ａと電気的に絶縁された状態で絶縁基板Ｐの表面に貼り合わされている。
【００２０】
ＩＧＢＴＱ１は、シリコンを半導体材料とするシリコン半導体素子であり、コレクタ（第１の入出力端）が正極導体パターンＨ１に接触する状態で正極導体パターンＨ１上に設けられている。このＩＧＢＴＱ１は、本発明における第１の半導体スイッチング素子に相当する。このようなＩＧＢＴＱ１（シリコン半導体素子）は、例えば３０２[Ｋ]におけるバンドギャップが約１．１１[ｅＶ]である。
【００２１】
シリコンダイオードＤ１は、シリコンを半導体材料とするシリコン半導体素子であり、カソード（第２の入出力端）が第１出力導体パターンＨ３ａに接触する状態で第１出力導体パターンＨ３ａ上に設けられている。このシリコンダイオードＤ１は、本発明における第２の半導体スイッチング素子に相当する。このようなシリコンダイオードＤ１（シリコン半導体素子）は、上述したＩＧＢＴＱ１と同様に、３０２[Ｋ]におけるシリコンのバンドギャップが約１．１１[ｅＶ]である。
【００２２】
ショットキーダイオードＤ２は、炭化ケイ素を半導体材料とする炭化ケイ素半導体素子であり、カソード（第１の入出力端）が正極導体パターンＨ１に接触する状態で正極導体パターンＨ１上に設けられている。このショットキーダイオードＤ２は、本発明における第３の半導体スイッチング素子に相当する。
【００２３】
上記炭化ケイ素半導体は、シリコンよりもバンドギャップが広い化合物半導体の一種である。このような炭化ケイ素半導体を半導体材料（第２の半導体材料）とするショットキーダイオードＤ２（炭化ケイ素半導体素子）は、例えば３０２[Ｋ]におけるバンドギャップが約２．８６[ｅＶ]である。すなわち、ショットキーダイオードＤ２のバンドギャップは、ＩＧＢＴＱ１及びシリコンダイオードＤ１のバンドギャップよりも大幅に広い。
【００２４】
ＭＯＳトランジスタＱ２は、炭化ケイ素を半導体材料（第２の半導体材料）とする炭化ケイ素半導体素子であり、ドレイン（第２の入出力端）が第２出力導体パターンＨ４ａ１に接触する状態で第２出力導体パターンＨ４ａ１上に設けられている。このＭＯＳトランジスタＱ２は、本発明における第４の半導体スイッチング素子に相当する。
【００２５】
すなわち、ＭＯＳトランジスタＱ２のバンドギャップは、上述したショットキーダイオードＤ２と同様に３０２[Ｋ]において約２．８６[ｅＶ]であり、ＩＧＢＴＱ１及びシリコンダイオードＤ１のバンドギャップよりも大幅に広い。
【００２６】
ここで、ＩＧＢＴＱ１（第１の半導体スイッチング素子）のコレクタ（第１の入出力端）とショットキーダイオードＤ２（第３の半導体スイッチング素子）のカソード（第１の入出力端）とは、正極導体パターンＨ１によって接続されている。すなわち、上記正極導体パターンＨ１は、本願発明における第１の接続導体に相当する。また、シリコンダイオードＤ１（第２の半導体スイッチング素子）のアノード（第１の入出力端）とＭＯＳトランジスタＱ２（第４の半導体スイッチング素子）のソース（第１の入出力端）とは、負極導体パターンＨ２によって接続されている。すなわち、上記負極導体パターンＨ２は、本発明における第２の接続導体に相当する。
【００２７】
正極端子Ｔ１は、図示しない外部電源の正極端子との接続用に設けられた電源入力端子であり、正極導体パターンＨ１と接触する状態つまり正極導体パターンＨ１と電気的に接続された状態で正極導体パターンＨ１上に設けられている。この正極端子Ｔ１は、本発明における第１の外部用入力／出力端子に相当する。
【００２８】
負極端子Ｔ２は、上記外部電源の負極端子との接続用に設けられた電源入力端子であり、負極導体パターンＨ２と接触する状態つまり負極導体パターンＨ２と電気的に接続された状態で負極導体パターンＨ２上に設けられている。このような負極端子Ｔ２は、本発明における第２の外部用入力／出力端子に相当する。
【００２９】
第１出力端子Ｔ３は、図示しない外部負荷との接続用に設けられた一方の出力端子であり、第１出力導体パターンＨ３ａと接触する状態つまり第１出力導体パターンＨ３ａと電気的に接続された状態で第１出力導体パターンＨ３ａ上に設けられている。このような第１出力端子Ｔ３は、本発明における第１の外部用出力／入力端子に相当する。
【００３０】
第２出力端子Ｔ４は、図示しない外部負荷との接続用に設けられた他方の出力端子であり、第２出力導体パターンＨ４ａと接触する状態つまり第２出力導体パターンＨ４ａと電気的に接続された状態で第２出力導体パターンＨ４ａ上に設けられている。このような第２出力端子Ｔ４は、本発明における第２の外部用出力／入力端子に相当する。
【００３１】
第１ゲート導体パターンＨ５ａは、絶縁基板Ｐにおける４辺のうち、正極導体パターンＨ１及び負極導体パターンＨ２が沿う２辺に直交する２辺のうち、一方の辺に沿って設けられた帯状の金属板あるいは金属箔である。この第１ゲート導体パターンＨ５ａは、上記一方の辺に沿うように上記絶縁基板Ｐの表面に貼り合わされている。このような第１ゲート導体パターンＨ５ａは、本発明における第１の外部用制御端子に相当する。
【００３２】
第２ゲート導体パターンＨ６ａは、絶縁基板Ｐにおける４辺のうち、正極導体パターンＨ１及び負極導体パターンＨ２が沿う２辺に直交する２辺のうち、他方の辺に沿って設けられた帯状の金属板あるいは金属箔である。この第２ゲート導体パターンＨ６ａは、上記他方の辺に沿うように上記絶縁基板Ｐの表面に貼り合わされている。このような第２ゲート導体パターンＨ６ａは、本発明における第２の外部用制御端子に相当する。
【００３３】
第１出力ワイヤＨ３ｂは、ＩＧＢＴＱ１のエミッタを第１出力導体パターンＨ３ａに接続する金属ワイヤである。上記第１出力導体パターンＨ３ａ及び第１出力ワイヤＨ３ｂは、ＩＧＢＴＱ１（第１の半導体スイッチング素子）のエミッタ（第２の入出力端）とシリコンダイオードＤ１（第２の半導体スイッチング素子）のカソード（第２の入出力端）とを接続するものであり、本願発明における第３の接続導体に相当する。
【００３４】
第２出力ワイヤＨ４ｂは、ショットキーダイオードＤ２のアノードを第２出力導体パターンＨ４ａに接続する金属ワイヤである。上記第２出力導体パターンＨ４ａ及び第２出力ワイヤＨ４ｂは、ショットキーダイオードＤ２（第３の半導体スイッチング素子）のアノード（第２の入出力端）とＭＯＳトランジスタＱ２（第４の半導体スイッチング素子）のドレイン（第２の入出力端）とを接続するものであり、本願発明における第４の接続導体に相当する。
【００３５】
第１ゲートワイヤＨ５ｂは、ＩＧＢＴＱ１（第１の半導体スイッチング素子）のゲート（制御端）と第１ゲート導体パターンＨ５ａを第１ゲート導体パターンＨ５ａに接続する金属ワイヤである。上記第１ゲート導体パターンＨ５ａ及び第１ゲートワイヤＨ５ｂは、本発明における第１の外部用制御端子に相当する。
【００３６】
第２ゲートワイヤＨ６ｂは、ＭＯＳトランジスタＱ２（第４の半導体スイッチング素子）のゲート（制御端）を第２ゲート導体パターンＨ６ａに接続する金属ワイヤである。上記第２ゲート導体パターンＨ６ａ及び第２ゲートワイヤＨ６ｂは、本発明における第２の外部用制御端子に相当する。
【００３７】
第１負極ワイヤＨ７は、シリコンダイオードＤ１のアノードを負極導体パターンＨ２に接続する金属ワイヤである。第２負極ワイヤＨ８は、ＭＯＳトランジスタＱ２のソースを負極導体パターンＨ２に接続する金属ワイヤである。このような第１負極ワイヤＨ７、第２負極ワイヤＨ８及び負極導体パターンＨ２は、本発明における第２の接続導体に相当する。
【００３８】
このようにレイアウトされた半導体パワーモジュールは、全体として図１（ｂ）に示すＨ型ブリッジ回路（電力変換回路）を構成している。この図１（ｂ）に示すように、半導体パワーモジュールに実装されている４つの半導体スイッチング素子のうち、ＩＧＢＴＱ１及びシリコンダイオードＤ１は、Ｈ型ブリッジ回路の左レグＮを構成し、ショットキーダイオードＤ２及びＭＯＳトランジスタＱ２は、Ｈ型ブリッジ回路の右レグＭを構成している。
【００３９】
また、ＩＧＢＴＱ１及びシリコンダイオードＤ１のうち、ＩＧＢＴＱ１は左レグＮの上アームを構成し、シリコンダイオードＤ１は左レグＮの下アームを構成している。また、ショットキーダイオードＤ２及びＭＯＳトランジスタＱ２のうち、ショットキーダイオードＤ２は右レグＭの上アームを構成し、ＭＯＳトランジスタＱ２は、右レグＭの下アームを構成している。
【００４０】
すなわち、本実施形態に係る半導体パワーモジュールは、左レグＮを構成するＩＧＢＴＱ１及びシリコンダイオードＤ１がシリコンを半導体材料とするシリコン半導体素子であり、これに対して右レグＭを構成するショットキーダイオードＤ２及びＭＯＳトランジスタＱ２は、シリコンよりもバンドギャップが広い炭化ケイ素を半導体材料とする炭化ケイ素半導体素子である。
【００４１】
このような半導体パワーモジュール（Ｈ型ブリッジ回路）は、例えば三相ＳＲモータを駆動するモータ駆動回路に適用される。このモータ駆動回路は、三相ＳＲモータにおける各相のステータ巻線に対応して３つの半導体パワーモジュール（Ｈ型ブリッジ回路）を備え、各正極端子Ｔ１に外部電源の正極端子を接続すると共に各負極端子Ｔ２に外部電源の負極端子を接続したものである。
【００４２】
このモータ駆動回路は、各半導体パワーモジュールの第１出力端子Ｔ３が各相のステータ巻線の一端にそれぞれ接続されると共に各半導体パワーモジュールの第２出力端子Ｔ４が各相のステータ巻線の他端にそれぞれ接続され、専用のモータ制御装置によって各半導体パワーモジュールが制御されることによって駆動電流（モータ電流）を三相ＳＲモータの各ステータ巻線に供給する。
【００４３】
すなわち、上記モータ制御装置は、３つの半導体パワーモジュール（Ｈ型ブリッジ回路）のＩＧＢＴＱ１及びＭＯＳトランジスタＱ２のゲート電圧を設定する制御信号（ゲート信号）を各半導体パワーモジュールに供給することにより、各半導体パワーモジュールを制御する。そして、モータ駆動回路は、上記ゲート信号に基づいて各半導体パワーモジュールのＩＧＢＴＱ１及びＭＯＳトランジスタＱ２がＯＮ／ＯＦＦすることにより、外部電源から供給された直流電力を各相のステータ巻線に給電するパルス状のモータ電流に変換する。
【００４４】
３つの半導体パワーモジュール（Ｈ型ブリッジ回路）は、動作タイミングが異なるものの、基本的に同じ動作をする。図２は、１つの半導体パワーモジュール（Ｈ型ブリッジ回路）の動作を示す波形図である。モータ制御装置は、ＩＧＢＴＱ１に対するゲート信号として図２の下から２段目に示すＱ１ゲート信号を生成し、またＭＯＳトランジスタＱ２に対するゲート信号として図２の最下段に示すＱ２ゲート信号を生成する。
【００４５】
これに対して、半導体パワーモジュール（Ｈ型ブリッジ回路）のＩＧＢＴＱ１は、上記Ｑ１ゲート信号に基づいてＯＮ／ＯＦＦし、またＭＯＳトランジスタＱ２はＱ２ゲート信号に基づいてＯＮ／ＯＦＦする。この結果、三相ＳＲモータＭのＡ相巻線Ｌａには、図２の下から３段目に示すモータ電圧が印加され、よってモータ電圧には図２の最上段に示すモータ電流が通電される。
【００４６】
すなわち、モータ電流は、ロータの回転角θｏｎでＩＧＢＴＱ１及びＭＯＳトランジスタＱ２の何れもがＯＮする、つまり動作モードがモード１（正電圧モード）となることによって立ち上がる。そして、モータ電流は、ＭＯＳトランジスタＱ２がＯＮ／ＯＦＦを繰り返す、つまり一定期間に亘ってモード２（還流モード）とモード１（正電圧モード）を繰り返すことによって目標電流Ｉｒｅｆを維持する。そして、モータ電流は、回転角θｏｆｆでＩＧＢＴＱ１及びＭＯＳトランジスタＱ２の何れもがＯＦＦする、つまり動作モードがモード３（負電圧モード）になることによって立ち下る。
【００４７】
ここで、ＩＧＢＴＱ１は回転角θｏｎから回転角θｏｆｆまでの期間においてＯＮ状態を維持するが、ＭＯＳトランジスタＱ２は、当該期間においてＯＮ／ＯＦＦを繰り返す。また、シリコンダイオードＤ１は上記期間においてＯＦＦ状態を維持し、ショットキーダイオードＤ２は、ＭＯＳトランジスタＱ２のＯＮ／ＯＦＦに連動してＯＦＦ／ＯＮを繰り返す。
【００４８】
すなわち、ステータ巻線への１回のモータ電流の通電に際して、右レグＭを構成するショットキーダイオードＤ２及びＭＯＳトランジスタＱ２のスイッチング回数は、左レグＮを構成するＩＧＢＴＱ１及びシリコンダイオードＤ１のスイッチング回数よりも多い。第１実施形態に係る半導体パワーモジュール（Ｈ型ブリッジ回路）において、右レグＭは、スイッチング回数が多い方のスイッチングレグであり、左レグＮはスイッチング回数が少ない方のスイッチングレグである。
【００４９】
従来のように左レグ及び右レグを同一の半導体材料から形成された同一のパワートランジスタ及びパワーダイオードから構成した場合、右レグにおけるスイッチング損失及び当該スイッチング損失に起因する発熱は左レグにおけるスイッチング損失及び発熱よりも大幅に大きくなる。
【００５０】
これに対して第１実施形態に係る半導体パワーモジュール（Ｈ型ブリッジ回路）では、右レグＭは、左レグＮのＩＧＢＴＱ１及びシリコンダイオードＤ１の半導体材料であるシリコンよりもバンドギャップが広い炭化ケイ素を半導体材料とするショットキーダイオードＤ２及びＭＯＳトランジスタＱ２で構成されているので、スイッチング損失及び発熱がシリコンを半導体材料する半導体スイッチング素子を用いた場合よりも大幅に抑制される。
【００５１】
したがって、第１実施形態に係る半導体パワーモジュール（Ｈ型ブリッジ回路）によれば、ＳＲモータの駆動回路に適用した場合において、右レグＭつまりスイッチング回数の多い方のスイッチングレグにおけるスイッチング損失及び発熱を従来よりも低減することができる。
【００５２】
なお、第１実施形態に係る半導体パワーモジュールには、図３に示すような変形例が考えられる。すなわち、この変形例に係る半導体パワーモジュールは、図３（ａ）に示すように、正極導体パターンＨ１上にＩＧＢＴＱ１に加えて第２のシリコンダイオードＤ３を設け、当該第２のシリコンダイオードＤ３と第１出力導体パターンＨ３ａとを第３出力ワイヤＨ９で接続したものである。上記第２のシリコンダイオードＤ３は、カソードが正極導体パターンＨ１と接触する状態で正極導体パターンＨ１上に設けられている。
【００５３】
また、この変形例に係る半導体パワーモジュールは、図３（ｂ）に示すように、ＩＧＢＴＱ１に当該ＩＧＢＴＱ１を保護するための第２のシリコンダイオードＤ３（保護用ダイオード）を並列接続したものである。すなわち、第２のシリコンダイオードＤ３は、カソードがＩＧＢＴＱ１のコレクタに接続され、アノードがＩＧＢＴＱ１のエミッタに接続されており、逆方向電圧からＩＧＢＴＱ１を保護する。
【００５４】
すなわち、この変形例に係る半導体パワーモジュールは、左レグＮｐがシリコン半導体素子であるＩＧＢＴＱ１、シリコンダイオードＤ１及び第２のシリコンダイオードＤ３から構成され、これに対して右レグＭが炭化ケイ素半導体素子であるショットキーダイオードＤ２及びＭＯＳトランジスタＱ２から構成されている。したがって、このような変形例に係る半導体パワーモジュールによれば、右レグＭにおけるスイッチング損失及び発熱を従来よりも低減することができるだけではなく、ＩＧＢＴＱ１を逆方向電圧からから保護することができるので、信頼性を向上させることができる。
【００５５】
〔第２実施形態〕
次に、第２実施形態について、図４を参照して説明する。
第２実施形態に係る半導体パワーモジュールは、図４（ａ）に示すように、第１実施形態に係る半導体パワーモジュールにおいて、ＩＧＢＴＱ１とシリコンダイオードＤ１とを入れ替えると共にショットキーダイオードＤ２とＭＯＳトランジスタＱ２とを入れ替えたものである。
【００５６】
すなわち、第２実施形態に係る半導体パワーモジュールでは、シリコンダイオードＤ１及びＭＯＳトランジスタＱ２が正極導体パターンＨ１上に設けられ、ＩＧＢＴＱ１が第１出力導体パターンＨ３ａ上に設けられ、ショットキーダイオードＤ２が第２出力導体パターンＨ４ａ上に設けられる。
【００５７】
このように各部材がレイアウトされた第２実施形態に係る半導体パワーモジュールは、図４（ｂ）に示すように、第１実施形態に係る半導体パワーモジュールにおいて、ＩＧＢＴＱ１とシリコンダイオードＤ１とが入れ替えられ、かつ、ショットキーダイオードＤ２とＭＯＳトランジスタＱ２とが入れ替えられた回路構成を備える。すなわち、この半導体パワーモジュールは、左レグＮｑの上アームがシリコンダイオードＤ１で、また下アームがＩＧＢＴＱ１で構成されており、右レグＭｑの上アームがＭＯＳトランジスタＱ２で、また下アームがショットキーダイオードＤ２で構成されている。
【００５８】
このような第２実施形態に係る半導体パワーモジュールによれば、左レグＮｑがシリコン半導体素子であるＩＧＢＴＱ１及びシリコンダイオードＤ１で構成され、これに対して右レグＭｑが炭化ケイ素半導体素子であるショットキーダイオードＤ２及びＭＯＳトランジスタＱ２から構成されているので、右レグＭｑにおけるスイッチング損失及び発熱を従来よりも低減することができる。
【００５９】
なお、このような第２実施形態に係る半導体パワーモジュールには、図５に示すような変形例が考えられる。すなわち、この変形例に係る半導体パワーモジュールは、図５（ａ）に示すように、第１出力導体パターンＨ３ａ上にＩＧＢＴＱ１に加えて第２のシリコンダイオードＤ３を設け、当該第２のシリコンダイオードＤ３と第１出力導体パターンＨ３ａとを第３負極ワイヤＨ１０で接続したものである。上記第２のシリコンダイオードＤ３は、カソードが正極導体パターンＨ１と接触する状態で正極導体パターンＨ１上に設けられている。
【００６０】
また、この変形例に係る半導体パワーモジュールは、図５（ｂ）に示すように、ＩＧＢＴＱ１に当該ＩＧＢＴＱ１を保護するための第２のシリコンダイオードＤ３（保護用ダイオード）を並列接続したものである。すなわち、第２のシリコンダイオードＤ３は、カソードがＩＧＢＴＱ１のコレクタに接続され、アノードがＩＧＢＴＱ１のエミッタに接続されており、逆方向電圧からＩＧＢＴＱ１を保護する。
【００６１】
すなわち、この変形例に係る半導体パワーモジュールは、左レグＮｒがシリコン半導体素子であるＩＧＢＴＱ１、シリコンダイオードＤ１及び第２のシリコンダイオードＤ３から構成され、これに対して右レグＭが炭化ケイ素半導体素子であるショットキーダイオードＤ２及びＭＯＳトランジスタＱ２から構成されている。したがって、このような変形例に係る半導体パワーモジュールによれば、右レグＭにおけるスイッチング損失及び発熱を従来よりも低減することができるだけではなく、ＩＧＢＴＱ１を逆方向電圧から保護することができるので、信頼性を向上させることができる。
【００６２】
また、第２実施形態に係る半導体パワーモジュールには、図６に示すような変形例も考えられる。すなわち、この変形例に係る半導体パワーモジュールは、長方形の正極導体パターンＨ１に代えてＴ字状の正極導体パターンＨ１’を採用すると共に同じく長方形の負極導体パターンＨ２に代えて逆Ｔ字状の負極導体パターンＨ２を採用し、互いに対向する正極導体パターンＨ１’の突出部ｈ１と負極導体パターンＨ２の突出部ｈ２との間に平滑コンデンサＣを設けたものである。
【００６３】
このような半導体パワーモジュールは、正極端子Ｔ１と負極端子Ｔ２との間に平滑コンデンサＣが介装された回路構成を備えるので、第２実施形態に係る半導体パワーモジュールに対する追加機能として、正極端子Ｔ１と負極端子Ｔ２との間に印加される直流電圧の変動を上記平滑コンデンサＣが充放電することによって抑制することができる。  
【００６４】
〔第３実施形態〕
次に、第３実施形態について、図７を参照して説明する。
なお、この第３実施形態に係る半導体パワーモジュールについては、図７（ａ）と図３（ｂ）とを対比すると最も解り易い。以下の説明では、図３（ｂ）及び図３（ａ）に示した構成要素と同一の構成要素には同一符合を付し、再度の説明を省略する。
【００６５】
すなわち、この半導体パワーモジュールは、シリコンダイオードＤ１’と並列に第３のシリコンダイオードＤ４（保護用ダイオード）を設け、またショットキーダイオードＤ２’と並列に第２のショットキーダイオードＤ５（保護用ダイオード）を設け、さらにＭＯＳトランジスタＱ２に第３のショットキーダイオードＤ６（保護用ダイオード）を設けたものである。上記シリコンダイオードＤ１’は、ダイオードとして機能するように第２のＩＧＢＴＱ３のゲートをエミッタに接続したものであり、また上記ショットキーダイオードＤ２’は、同じくダイオードとして機能するように第２のＭＯＳトランジスタＱ４のゲートをソースに接続したものである。
【００６６】
このような半導体パワーモジュールは、図７（ｂ）に示すように、正極導体パターンＨ１上にＩＧＢＴＱ１と第２のシリコンダイオードＤ３とを設けることに加え、第１出力導体パターンＨ３ａ上に第２のＩＧＢＴＱ３と第３のシリコンダイオードＤ４を設け、上記第２のＩＧＢＴＱ３のエミッタと負極導体パターンＨ２とを第１負極ワイヤＨ７で接続し、また第３のシリコンダイオードＤ４と負極導体パターンＨ２とを第４負極ワイヤＨ１１で接続したものである。
【００６７】
また、この半導体パワーモジュールは、第２のＩＧＢＴＱ３のゲートに接続された第３のゲート導体パターンＨ１２ａと、当該第３のゲート導体パターンＨ１２ａと第２のＩＧＢＴＱ３のゲートとを接続する第３ゲートワイヤＨ１２ｂを備えている。
【００６８】
また、この半導体パワーモジュールは、正極導体パターンＨ１上に第２のＭＯＳトランジスタＱ４及び第２のショットキーダイオードＤ５を設け、第２のＭＯＳトランジスタＱ４と第２ゲート導体パターンＨ４ａとを第２出力ワイヤＨ４ｂで接続し、また第２のショットキーダイオードＤ５と第２ゲート導体パターンＨ４ａとを第４出力ワイヤＨ１３で接続したものである。  
【００６９】
また、この半導体パワーモジュールは、第２のＭＯＳトランジスタＱ４のゲートに接続された第４のゲート導体パターンＨ１４ａと、当該第４のゲート導体パターンＨ１４ａと第２のＭＯＳトランジスタＱ４のソースとを接続する第４ゲートワイヤＨ１４ｂを備えている。
【００７０】
また、この半導体パワーモジュールは、第２出力導体パターンＨ４ａ上にＭＯＳトランジスタＱ２に加えて第３のショットキーダイオードＤ６を設け、当該第３のショットキーダイオードＤ６と負極導体パターンＨ２とを第５負極ワイヤＨ１５で接続したものである。
【００７１】
このような第３実施形態に係る半導体パワーモジュールでは、左レグＮｓがシリコン半導体素子であるＩＧＢＴＱ１、シリコンダイオードＤ１’、第２のシリコンダイオードＤ３及び第３のシリコンダイオードＤ４から構成され、これに対して右レグＭｓが炭化ケイ素半導体素子であるショットキーダイオードＤ２’、ＭＯＳトランジスタＱ２、第２のショットキーダイオードＤ５及び第３のショットキーダイオードＤ６から構成されている。
【００７２】
したがって、この半導体パワーモジュールによれば、右レグＭｓにおけるスイッチング損失及び発熱を従来よりも低減することができるだけではなく、ＩＧＢＴＱ１、シリコンダイオードＤ１’、ショットキーダイオードＤ２’ 及びＭＯＳトランジスタＱ２を逆方向電圧から保護することができるので、信頼性を向上させることができる。
【００７３】
なお、本発明は上記第１、第２実施形態に限定されるものではなく、例えば以下のような変形例が考えられる。
（１）上記第１〜第３実施形態では本願発明を非対称ブリッジ回路、つまり上アームと下アームとが異なる半導体スイッチング素子で構成されるＨ型ブリッジ回路（つまり非対称型Ｈブリッジ回路）について説明したが、本願発明はこれに限定されない。本願発明は、上アームと下アームとが同一のパワートランジスタで構成されたＨ型ブリッジ回路（つまり対称型Ｈブリッジ回路）にも適用可能である。
【００７４】
（２）上記第１、第２実施形態では、上アーム及び下アームを単一の半導体スイッチング素子で構成したが、本発明はこれに限定されない。すなわち、上アーム及び／あるいは下アームを複数の半導体スイッチング素子で構成してもよい。
【００７５】
例えば図１（ｂ）における左レグＮの上アームを直列接続及び／あるいは並列接続された複数のＩＧＢＴＱ１で構成し、下アームを直列接続及び／あるいは並列接続された複数のシリコンダイオードＤ１で構成し、また右レグＭの上アームを直列接続及び／あるいは並列接続された複数のショットキーダイオードＤ２で構成し、下アームを直列接続及び／あるいは並列接続された複数のＭＯＳトランジスタＱ２で構成しても良い。このような構成を採用することにより、上アーム及び下アームの耐圧及び／あるいは電流容量を増大させることが可能である。
【００７６】
（３）上記第１〜第３実施形態では、ＭＯＳトランジスタ及びショットキーダイオード、つまり炭化ケイ素半導体素子をスイッチング回数が多い方のスイッチングレグに採用したが、本発明はこれに限定されない。化合物半導体には種々のものがあるが、炭化ケイ素半導体素子に代えて、例えば窒化ガリウム半導体素子を採用してもよい。窒化ガリウム半導体素子として、例えばＧａＮ-ＨＥＭＴ（High Electron Mobility Transistor）を採用することが考えられる。
【符号の説明】
【００７７】
Ｐ  絶縁基板
Ｈ１  正極導体パターン（第１の接続導体）
Ｈ２  負極導体パターン（第２の接続導体）
Ｈ３ａ  第１出力導体パターン（第３の接続導体）
Ｈ３ｂ  第１出力ワイヤ（第３の接続導体）
Ｈ４ａ  第２出力導体パターン（第４の接続導体）
Ｈ４ｂ  第２出力ワイヤ（第４の接続導体）
Ｔ１  正極端子（第１の外部用入力／出力端子）
Ｔ２  負極端子（第２の外部用入力／出力端子）
Ｔ３  第１出力端子（第１の外部用出力／入力端子）
Ｔ４  第２出力端子（第２の外部用出力／入力端子）
Ｈ５ａ  第１ゲート導体パターン（第１の外部用制御端子）
Ｈ５ｂ  第１ゲートワイヤ（第１の外部用制御端子）
Ｈ６ａ  第２ゲート導体パターン（第２の外部用制御端子）
Ｈ６ｂ  第２ゲートワイヤ（第２の外部用制御端子）
Ｈ７  第１負極ワイヤ（第２の接続導体）
Ｈ８  第２負極ワイヤ（第２の接続導体）
Ｑ１  ＩＧＢＴ（第１の半導体スイッチング素子）
Ｑ２  ＭＯＳトランジスタ（第４の半導体スイッチング素子）
Ｄ１  シリコンダイオード（第２の半導体スイッチング素子）
Ｄ２  ショットキーダイオード（第３の半導体スイッチング素子）
【図１】
2017077102.tif 000003
【図２】
2017077102.tif 000004
【図３】
2017077102.tif 000005
【図４】
2017077102.tif 000006
【図５】
2017077102.tif 000007
【図６】
2017077102.tif 000008
【図７】
2017077102.tif 000009