(57)【要約】【課題】  IEEE802.3で規定されている10GBASE-R規格と他の規格がネットワークで接続される場合にリンク時間を調整可能な通信制御装置および方法を提供する。【解決手段】  IEEE802.3 Clause49で規定されているPCS（データ符号化処理部）において２ビット同期ヘッダと６４ビットデータからなる６６ビット信号中の同期ヘッダのビットエラーを125μsの周期でカウントするビットエラーカウンタを有し、ビットエラーカウンタでカウントしたビットエラー値を予め設定した回数分加算したビットエラー保持値が、予め設定した許容値未満の場合にネットワーク間のリンクを成立させる手段を備える。【選択図】  図３
2017046257.tif 000002
【特許請求の範囲】
【請求項１】
IEEE802.3で規定されている10GBASE-R規格と他の規格とのネットワーク間のリンクを行う通信制御装置であって、IEEE802.3 Clause49で規定されているPCS（データ符号化処理部）において２ビット同期ヘッダと６４ビットデータからなる６６ビット信号中の前記同期ヘッダのビットエラーを125μsの周期でカウントするビットエラーカウンタを有し、前記ビットエラーカウンタでカウントしたビットエラー値を予め設定した回数分加算したビットエラー保持値が、予め設定した許容値未満の場合に前記ネットワーク間のリンクを成立させる手段を備えたことを特徴とする通信制御装置。
【請求項２】
前記ビットエラー保持値が、予め設定した回線品質不良判定値を超えた場合に、前記ネットワーク間の回線品質不良と判定する回線品質監視手段を備えたことを特徴とする請求項１に記載の通信制御装置。
【請求項３】
IEEE802.3で規定されている10GBASE-R規格と他の規格とのネットワーク間のリンクを行う通信制御方法であって、IEEE802.3 Clause49で規定されているPCS（データ符号化処理部）において２ビット同期ヘッダと６４ビットデータからなる６６ビット信号中の前記同期ヘッダのビットエラーをビットエラーカウンタで125μsの周期でカウントするステップ、および前記カウントしたビットエラー値を予め設定した回数分加算したビットエラー保持値が、予め設定した許容値未満の場合に前記ネットワーク間のリンクを成立させるステップを備えたことを特徴とする通信制御方法。
【請求項４】
前記ビットエラー保持値が、予め設定した回線品質不良判定値を超えた場合に、前記ネットワーク間の回線品質不良と判定するステップを備えたことを特徴とする請求項３に記載の通信制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、中継伝送装置やアクセス端末に搭載されるIEEE802.3 Clause49で規定されている10GBASE-R規格に係る通信制御装置および方法に関するものである。
【背景技術】
【０００２】
中継伝送装置やアクセス端末における高速・大容量化に伴い、利便性・経済性の特徴を有するIEEE802.3規格の技術をバックボーンとしたIP網の構築が進んでいる。ここで、IEEE802.3規格においてメディア変換を行う場合、IP網構築上、通信装置や端末間のリンク時間を調停する機能が必要となる。
【０００３】
従来の規格では、装置間及び端末間におけるIEEE802.3規格でのネットワーク接続の際、オートネゴシエーション機能により一定時間経過後リンクする。この種の技術は、例えば特許文献1に記載されている。本機能は、IEEE802.3規格における10BASE-T, 100BASE-TX, 1000BASE-T, 10GBASE-T, 1000BASE-Xでは設けられていたが、10GBASE-Rでは設けられていない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２０２２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１では、IEEE802.3規格を自動判別し、判別出来れば接続する事はできるものの、接続時間制御については考慮が薄く、10GBASE-R間接続の場合に、リンク時間を調整出来ない。従って、メディア変換の際、10GBASE-Rと他のIEEE802.3規格が接続される状況においては、ミリ秒若しくは秒単位でリンク時間に差異が生じ、その間パケット損失が生じるという問題が発生する。
【０００６】
本発明の目的は、IEEE802.3で規定されている10GBASE-R規格と他の規格がネットワークで接続される場合にリンク時間を調整可能な通信制御装置および方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、上記目的を達成するため以下のような通信制御装置および方法を提供する。
（１）IEEE802.3で規定されている10GBASE-R規格と他の規格とのネットワーク間のリンクを行う通信制御装置であって、IEEE802.3 Clause49で規定されているPCS（データ符号化処理部）において２ビット同期ヘッダと６４ビットデータからなる６６ビット信号中の前記同期ヘッダのビットエラーを125μsの周期でカウントするビットエラーカウンタを有し、前記ビットエラーカウンタでカウントしたビットエラー値を予め設定した回数分加算したビットエラー保持値が、予め設定した許容値未満の場合に前記ネットワーク間のリンクを成立させる手段を備えたことを特徴とする通信制御装置。
（２）前記ビットエラー保持値が、予め設定した回線品質不良判定値を超えた場合に、前記ネットワーク間の回線品質不良と判定する回線品質監視手段を備えたことを特徴とする上記（１）に記載の通信制御装置。
（３）IEEE802.3で規定されている10GBASE-R規格と他の規格とのネットワーク間のリンクを行う通信制御方法であって、IEEE802.3 Clause49で規定されているPCS（データ符号化処理部）において２ビット同期ヘッダと６４ビットデータからなる６６ビット信号中の前記同期ヘッダのビットエラーをビットエラーカウンタで125μsの周期でカウントするステップ、および前記カウントしたビットエラー値を予め設定した回数分加算したビットエラー保持値が、予め設定した許容値未満の場合に前記ネットワーク間のリンクを成立させるステップを備えたことを特徴とする通信制御方法。
（４）前記ビットエラー保持値が、予め設定した回線品質不良判定値を超えた場合に、前記ネットワーク間の回線品質不良と判定するステップを備えたことを特徴とする上記（３）に記載の通信制御方法。
【発明の効果】
【０００８】
本発明によれば、IEEE802.3で規定されている10GBASE-R規格と他の規格がネットワークで接続される場合にリンク時間を調整可能な通信制御装置および方法を提供することができる。すなわち、IEEE802.3 10GBASE-RにおけるPCSまでの規格を踏襲し、125μsの精度でリンク時間を調整出来る。そして設定値を調整することにより、IEEE802.3で規定されている他の規格とのメディア変換接続の際、リンク時間差を削減する事が可能である。また、リンク成立時間までの回線品質を監視することができる。
【図面の簡単な説明】
【０００９】
【図１】IEEE802.3 10GBASE-Rにおける層構成を示す図である。
【図２Ａ】IEEE802.3 10GBASE-Rにおけるリンク成立までの一例を示すフローチャートである。
【図２Ｂ】IEEE802.3 10GBASE-Rにおけるリンク成立までの一例を示すフローチャートである。
【図２Ｃ】IEEE802.3 10GBASE-Rにおけるリンク成立までの一例を示すフローチャートである。
【図２Ｄ】IEEE802.3 10GBASE-Rにおけるリンク成立までの一例を示すフローチャートである。
【図３】本発明で適用される層構成を示す図である。
【図４Ａ】本発明で適用されるリンク成立までの一例を示すフローチャートである。
【図４Ｂ】本発明で適用されるリンク成立までの一例を示すフローチャートである。
【図４Ｃ】本発明で適用されるリンク成立までの一例を示すフローチャートである。
【図４Ｄ】本発明で適用されるリンク成立までの一例を示すフローチャートである。
【図５】図５Ａは、本発明で適用される機能ブロックの一例を示す図である。図５Ｂは、IEEE802.3 10GBASE-Rで採用される２ビット同期ヘッダと６４ビットデータからなる６６ビット信号（１ブロック）を示す図である。
【図６】本発明が適用されるネットワークエレメントの配置例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の好適な実施の形態を、図面を参照しながら詳細に説明する。
まず、図６は、本発明が適用されるネットワークエレメントの配置例を示す図である。同図に示すように、データ送受信を行う端末装置６０１，６１７（TE：Terminal Equipment）はユーザネットワークインタフェース６０２，６１６（UNI：User Network Interface）を介して加入者側光回線終端装置６０３，６１５（ONU：Optical Network Unit）にそれぞれ接続され、さらにアプリケーションネットワークインタフェース６０４，６１４（ANI：Application Network Interface）を介して事業者側光回線終端装置６０５，６１３（OLT：Optical Line Terminal）にそれぞれ接続され、さらにMAC（Media Access Control）アドレスを参照してフレームを転送する回線網６０６，６１２（L2転送網：Layer 2 転送網）を介して集線装置６０７，６１１にそれぞれ接続され、さらに広域ネットワーク間接続インタフェース６０８，６１０を介して中継網６０９にそれぞれ接続される。本発明に係る通信制御装置および方法は、例えば図６に示すUNI、ANI、NNIにおける10GBASE-R回線を収容するONU、OLT、集線装置に適用される。
【００１１】
＜IEEE802.3における10GBASE-Rリンク成立までの動作説明＞
図１は、IEEE802.3 10GBASE-Rにおける層構成を示す図である。図示のように、層構成は、物理媒体接続部としてのPMD（Physical Medium Dependent）１１、回線クロック抽出処理部としてのPMA（Physical Medium Attachment）１２、データ符号化処理部としてのPCS（Physical Coding Sublayer）１３、10キ゛カ゛ヒ゛ット/秒における物理層と論理層を接続する媒体非依存インタフェースとしてのXGMII（10 Gigabit Media Independent Interface）１４、XGMIIコーデック処理部としてのRS（Reconciliation Sub-layer）１５、および媒体アクセス制御部としてのMAC１６からなる。
【００１２】
リンク成立の条件として以下がある。物理媒体接続部（PMD）における光入力が正常であること。信号のシリアライズ／デシリアライズ処理及び、回線クロック抽出処理部（PMA）における回線周波数が正常であること。データ符号化処理部（PCS）における入力信号が正常であること。以下、リンク成立までの一例を示すフローチャートを説明する前に、本発明で適用される機能ブロックについて説明する。
【００１３】
図５Ａは、本発明で適用される機能ブロックの一例を示す図である。図５Ｂは、IEEE802.3 10GBASE-Rで採用される２ビット同期ヘッダと６４ビットデータからなる６６ビット信号（１ブロック）を示す図である。
【００１４】
まず、図５ＡのPMD１１において、光信号受信部５１１は、入力された10キ゛カ゛ヒ゛ット/秒の光信号を電気信号に変換する。信号検出部５１２は、信号入力状態を監視し、その結果をPMA１２の信号表示処理部（SIL：Signal Indicate Logic）５２３に通知する。
【００１５】
PMA１２のシリアル／パラレル変換部５２１は、PMD１１から出力される10キ゛カ゛ヒ゛ット/秒のシリアル信号より、データ信号及びクロック信号を抽出し、パラレル変換した信号をPCS１３に出力する。この時、受信部クロックリカバリユニット（RXCRU：Receiver Clock Recovery Unit）５２２は、上述のシリアル信号より抽出したクロックの周波数状態を信号表示処理部５２３に通知する。
【００１６】
PCS１３のブロック同期５３１では、BER/同期ヘッダモニタ５３２により同期ヘッダ（Sync Header）におけるビットエラーのモニタが行われる。同期ヘッダは、図５Ｂに示すように、６４ビットのデータごとに２ビットのヘッダをつけて符号化し、１ブロック６６ビット構成としたものである。BER/同期ヘッダモニタ５３２は、データ入出力管理可能デバイス（MMD：MDIO Manageable Device）５３６と接続される。
【００１７】
一方、デスクランブル部５３３およびデコード部５３４において、PMA１２から出力されるパラレル信号に対し、0/1が連続しない様にスクランブルされた信号をデスクランブル後デコード処理する。デコード処理後、XGMIIエンコード部５３５では、10キ゛カ゛ヒ゛ット/秒における物理層と論理層を接続する媒体非依存インタフェースであるXGMIIエンコードを行い、コーデック処理部(RS)１５に出力する。RS１５では、XGMIIデコード部５４１においてPCS１３から出力されるXGMII信号をデコード後、MACインタフェース５４２を介して、媒体アクセス制御部(MAC)１６に出力する。
【００１８】
以下、PCS１３におけるBER/同期ヘッダモニタ及びRS１５におけるリンク検出部（LINK FAULT DETECTION）５４３の動作を図２Ａ−Ｄにしたがって説明する。図５Ａ中のUser１７については後述する。
【００１９】
図２Ａ−Ｄは、IEEE802.3 10GBASE-Rにおけるリンク成立までの一例を示すフローチャートである。図２Ａにおいて、ステップ２０１にて、PMDにおける光入力異常、又はPMAにおける回線周波数異常、又はPCSに対するReset入力（PCS Reset=true）の何れかが成立すると、ステップ２０２に示す通りの初期状態となる。この初期状態は、図示のとおり、rx_block_lock = false、hi_ber = false、RSにlocal fault信号送信、である。後述のように、RSがlocal fault信号を受信するとリンク不成立となる。ここで、rx_block_lock = falseは、実時間における不正SH受信状態を示し、「hi_ber = false」は、時間あたりの不正SH受信数がしきい値未満であることを示し、「local fault信号」は、リンク不成立状態を示す。
【００２０】
一方、ステップ２０１に示す各条件が全て不成立となった時、PCSでは図２Ｂ−Ｄに示す動作となる。以下で説明するように、10GBASE-Rにおけるリンクは、図５Ｂに示す６６ビット信号中の同期ヘッダ（SH：Sync Header）の正常性を監視する事で実現される。
図２Ｂにおいて、rx_block_lock = falseの時、ステップ２１２にて、正常SHカウンタ及び不正SHカウンタが初期化される。ステップ２１３にてSHを受信し、ステップ２１４にて正常なSHが付与された信号かどうか判定する。正常なSHが付与された信号を受信した場合、ステップ２１５にて、正常SHカウンタをインクリメントし、そうでない場合はステップ２１６にて、不正SHカウンタをインクリメントする。ステップ２１７にて、不正SHカウンタが16となったかどうかを判定し、16となった場合はrx_block_lock=falseとなり、そうでない場合はステップ２１３に戻る。また、ステップ２１８にて、正常SHカウンタが64となったかどうかを判定し、64となった場合はステップ２１９に進み、そうでない場合はステップ２１３に戻る。ステップ２１９では、正常SHカウンタが64で、かつ不正SHカウンタが0を満たすかどうかを判定し、これを満たさない場合、この時もrx_block_lock=falseとなる。一方、ステップ２１９にて、正常SHカウンタが64で、かつ不正SHカウンタが0を満たす場合は、ステップ２２０にて、rx_block_lock=trueとなり、各カウンタが初期化される。以降、上述の各ステップと同様に、図示のステップ２２１−２２６が実行される。すなわち、この状態からrx_block_lock=falseとなる条件は、不正SHカウンタが16となった時となる。
【００２１】
次に、rx_block_lock=trueとなった時、ステップ２３１にて、ビットエラーカウンタが初期化され、125μsタイマがスタートする。ステップ２３２にてSHを受信し、ステップ２３３にて、rx_block_lock=trueを満たすかどうか判定する。これを満たさない場合、すなわちrx_block_lock=falseである時、hi_ber=falseとなる。一方、これを満たす場合、ステップ２３４にて、正常なSHが付与された信号かどうか判定する。125μs間に正常でないSHが付与された信号を受信した場合、ステップ２３５にてビットエラーカウンタがインクリメントされ、ステップ２３６にてビットエラーカウンタが16となった時、ステップ２３８にて、hi_ber=trueとなる。また、125μs間にビットエラーカウンタが16未満であった場合、ステップ２３９にて、hi_ber=falseを継続する。
また、ステップ２３４にて、125μs間に正常なSHが付与された信号を受信した場合、ステップ２３７にて125μsタイマが終了したかどうか判定する。それが終了していない場合、ステップ２３２へ戻る。一方、それが終了した場合、ステップ２４０にて、hi_ber=falseであるかどうか判定する。そうである時、ステップ２４１にてRSへのlocal fault信号送信を停止し、そうでない時は、ステップ２４２にてRSへlocal fault信号を送信する。
【００２２】
続いて、図２Ｄにおいて、RSでは、ステップ２５１にて信号を受信し、ステップ２５２にて、local fault信号を受信したかどうか判定する。それを受信した場合、ステップ２５３にて、リンク不成立となり正常信号受信カウンタを初期化し、ステップ２５１に戻る。一方、ステップ２５２にてlocal fault信号を受信しない場合、ステップ２５４にて、正常信号受信カウンタをインクリメントし、ステップ２５５にて、正常信号受信カウンタが128以上となったかどうか判定する。そうではない場合はステップ２５１に戻る。一方、正常信号受信カウンタが128以上となった場合は、リンク成立となる。
【００２３】
ここで、SH受信間隔は6.206061[ns]であり、図２Ｂのステップ２２０におけるrx_block_lock=trueとなるまでに要する時間は、64*6.206061=0.397187879[μs]である。125μs後、hi_ber=falseとなるまでに要する時間は125[μs]である。RSにおける信号受信間隔は6.4[ns]であり、図２Ｄのステップ２５５に示す正常信号受信カウンタが128となるまでに要する時間は、128*6.4=0.8192[μs]である。これらの加算値である126.216387879[μs]が、10GBASE-Rにおけるリンク成立までに要する時間である。
【００２４】
＜本発明における10GBASE-Rリンク成立までの動作説明＞
本発明は、要するに10GBASE-Rにおいて、IEEE802.3 Clause49で規定されているPCS機能を利用し、６６ビット信号の同期ヘッダの正常性を125μsの周期でサンプリングし、使用者が設定したリンク監視時間の間、同期ヘッダの異常数が使用者の設定した許容値を下回った時にリンクするものである。また、使用者が回線品質不良判定値を任意に設定し、リンク成立までの間、同期ヘッダの異常数を周期収集する事で回線品質監視することができる。
【００２５】
図３は、本発明で適用される層構成を示す図である。図３では、図１の層構成にUser１７が追加されている。User１７とPCS１３間の両矢印は、データ入出力管理機能部としてのMDIO（Management Data Input/Output)１８を示す。
【００２６】
図５Ａに戻って、User１７の機能ブロックの一例を説明する。User１７において、管理機能部（STA：Station Management）５６１は、PCS１３におけるMMD５３６経由で情報を取得し、リンク成立条件を監視する機能を有する。IEEE802.3 Clause49に規定されているPCSにおける設定及びステータス情報として、図２中のPCS Reset, rx_block_lock,ビットエラーカウンタがあり、これらはMMD５３６経由で設定・情報取得が可能である。また、図示のように、STA５６１、400nsタイマ５６２、125μsタイマ５６３、125μsタイマ動作回数カウンタ５６４およびBER保持値レジスタ５６５は、それぞれ相互に接続されている。
【００２７】
データ入出力管理機能部(MDIO)における規格上、PCS ResetはReset、rx_block_lockはLatched block lock、ビットエラーカウンタはBERで表記されており、以降MDIO規格名称で記す。各機能内容を次に示す。Resetは0でNormal Operation、1でPCS Resetであり、該箇所は1がライトされ、PCSの初期化完了後自律で0がライトされる。Latched block lockは0でrx_block_lock is true、1でrx_block_lock is falseである。該箇所は保持型であり、0となった状態を保持し、Reset=1時に初期化される。
【００２８】
図４Ａに示すように、PCSにおいて、rx_block_lock=trueとなった時、ステップ４１１にて、ビットエラーカウンタが初期化され、125μsタイマがスタートする。ステップ４１２にてSHを受信し、ステップ４１３にて、rx_block_lock=trueを満たすかどうか判定する。これを満たさない場合、ステップ４１４にて、ビットエラーカウンタ（BER）停止となる。一方、これを満たす場合、ステップ４１５にて、正常なSHが付与された信号かどうか判定する。125μs間に正常でないSHが付与された信号を受信した場合、ステップ４１６にてビットエラーカウンタ（BER）がインクリメントされる。また、ステップ４１５にて、125μs間に正常なSHが付与された信号を受信した場合、ステップ４１７にて125μsタイマが終了したかどうか判定する。それが終了していない場合、ステップ４１２へ戻る。一方、それが終了した場合、ステップ４１７にて、ビットエラーカウンタ値（BER値）が保持され、ステップ４１１に戻り、上記ステップを繰り返す。ステップ４１８では、取得したBER値とBER保持値の加算結果をBER保持値に格納する。BERはPCSにおけるビットエラーカウンタ値を125[μs]周期で加算していく6ビットカウンタである。該カウンタはオーバーフロー停止型であり、ロールオーバしない。該カウンタ値は該箇所へのリードアクセス又はReset=1とするとクリアされる。
【００２９】
次に、User１７の管理機能部（STA）５６１の動作フローを説明する。図４Ｂに示すように、ステップ４２１にて、PMDにおける光入力異常又は、PMAにおける回線周波数異常の何れかが成立すると、ステップ４２２にて、BER保持値及び125μsタイマ動作回数カウンタがそれぞれクリアされる。これらの条件が全て不成立となった時、ステップ４２３にて、400nsタイマが開始される。上述のように、rx_block_lock=trueとなるのに要する最小時間は、0.397187879[μs]であるので、400nsタイマを用いる。ステップ４２４にて、400nsタイマが完了したかどうか判定し、完了していない場合は同ステップに戻り、完了したときはステップ４２５にて、MDIOレジスタにアクセス開始する。なお、上述のビットエラーカウンタを含むMDIOレジスタは、図５Ａ中のMMD５３６に設けられている。ステップ４２６にて、MDIOレジスタにアクセスが完了したかどうか判定し、完了していない場合は同ステップに戻り、完了したときはステップ４２７にて、Latched block lock=0かどうかを判定し、Latched block lock=0でないときはステップ４２５に戻る。一方、Latched block lock=0となった時、図４Ｃのステップ４２８に進む。
【００３０】
図４Ｃのステップ４２８にて、125μsタイマを開始する。BERのサンプリング周期が125[μs]で有る為、125μsタイマを用いて、125[μs]周期毎にBER値をリードする。ステップ４２９にて、125μsタイマが完了したかどうか判定し、完了していない場合は同ステップに戻り、完了したときはステップ４３０にて、MDIOレジスタにアクセス開始する。ステップ４３１にて、MDIOレジスタにアクセスが完了したかどうか判定し、完了していない場合は同ステップに戻り、完了したときはステップ４３２にて、取得したBER値とBER保持値の加算結果をBER保持値に格納する。そしてステップ４３３にて、BER保持値が使用者により予め設定されたBER許容値未満かどうかを判定する。許容値未満である時は、ステップ４３４にて、125μsタイマ動作回数カウンタをインクリメントし、ステップ４３５にて125μsタイマ動作回数カウンタが使用者により予め設定された設定値かどうかを判定する。設定値でないときは、ステップ４３６にてRSにlocal fault信号送信を実行するとともに、ステップ４２８に戻り、再度125μsタイマを動作させる。125μsタイマ動作回数カウンタが設定値となったときは、ステップ４３７にて、RSにlocal fault信号送信を停止する。
【００３１】
一方、上記ステップ４３３にて、BER保持値がBER許容値未満でない時、すなわちBER保持値がBER許容値となった時は、ステップ４３８にて、MDIOレジスタにアクセス開始し、Reset=1とし、ステップ４３９にて、MDIOレジスタにアクセスが完了したかどうか判定し、完了していない場合は同ステップに戻り、完了したときはステップ４４０にて、BER保持値および125μsタイマ動作回数カウンタをクリアし、すなわちPCSの状態及びステータス情報を初期化し、ステップ４２３に戻り、Latched block lockの状態監視からリトライする。
【００３２】
また、リンク成立までの回線品質を監視するため、回線品質監視手段を備えることができる。この場合、図４Ｃのステップ４４１にて、BER保持値が使用者により予め設定された回線品質不良判定値を超えたかどうか判定され、超えた場合は回線品質不良とされ、超えない場合は回線品質良好とされる。
【００３３】
続いて、図４Ｄにおいて、RSでは、ステップ４５１にて信号を受信し、ステップ４５２にて、local fault信号を受信したかどうか判定する。それを受信した場合、ステップ４５３にて、リンク不成立となり正常信号受信カウンタを初期化し、ステップ４５１に戻る。一方、ステップ４５２にてlocal fault信号を受信しない場合、ステップ４５４にて、正常信号受信カウンタをインクリメントし、ステップ４５５にて、正常信号受信カウンタが128以上となったかどうか判定する。そうではない場合はステップ４５１に戻る。一方、正常信号受信カウンタが128以上となった場合は、リンク成立となる。
【００３４】
以上のように、IEEE802.3 10GBASE-RにおけるPCSまでの規格を踏襲し、125μsの精度でリンク時間を調整出来る。そして設定値を調整することにより、IEEE802.3で規定されている他の規格とのメディア変換接続の際、リンク時間差を削減する事が可能である。また、リンク成立時間までの回線品質を監視することができる。
【産業上の利用可能性】
【００３５】
本発明は、IEEE802.3 10GBASE-Rインタフェースを有する機器に搭載され、ハードウエア自律でリンク時間調整及び回線品質監視を実施する事が可能である。
【符号の説明】
【００３６】
１１  PMD（物理媒体接続部）
１２  PMA（回線クロック抽出処理部）
１３  PCS（データ符号化処理部）
１４  XGMII（10キ゛カ゛ヒ゛ット/秒における物理層と論理層を接続する媒体非依存インタフェース）
１５  RS（XGMIIコーデック処理部）
１６  MAC（媒体アクセス制御部）
１７  User
１８  MDIO（データ入出力管理機能部）
【図１】
2017046257.tif 000003
【図２Ａ】
2017046257.tif 000004
【図２Ｂ】
2017046257.tif 000005
【図２Ｃ】
2017046257.tif 000006
【図２Ｄ】
2017046257.tif 000007
【図３】
2017046257.tif 000008
【図４Ａ】
2017046257.tif 000009
【図４Ｂ】
2017046257.tif 000010
【図４Ｃ】
2017046257.tif 000011
【図４Ｄ】
2017046257.tif 000012
【図５】
2017046257.tif 000013
【図６】
2017046257.tif 000014