(57)【要約】【課題】消費電力の小さいＭＣＵシステムを提供する。【解決手段】ＣＰＵと、第１メモリセルと、第２メモリセルと、を有するＭＣＵシステムである。第１メモリセルは第１トランジスタ及び第１容量素子を有する。第２メモリセルは第２トランジスタ及び第２容量素子を有する。第１メモリセルはデータメモリとしての機能を有する。第２メモリセルはプログラムメモリとしての機能を有する。第１トランジスタ及び第２トランジスタはチャネル形成領域に酸化物半導体を有する。第２容量素子は第１容量素子よりも容量が大きいことが好ましい。【選択図】図１
2017139460.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵと、
第１メモリセルと、
第２メモリセルと、を有し、
前記第１メモリセルは第１トランジスタ及び第１容量素子を有し、
前記第２メモリセルは第２トランジスタ及び第２容量素子を有し、
前記第１メモリセルはデータメモリとしての機能を有し、
前記第２メモリセルはプログラムメモリとしての機能を有し、
前記第１トランジスタはチャネル形成領域に酸化物半導体を有し、
前記第２トランジスタはチャネル形成領域に酸化物半導体を有し、
前記第２容量素子は前記第１容量素子よりも容量が大きいことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第１容量素子はトレンチを有し、
前記第２容量素子はトレンチを有し、
前記第２容量素子の容量は、前記第１容量素子の容量のｉ倍（ｉは２以上の整数）であることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記第１容量素子の容量は５ｆＦ以下であることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の半導体装置から成るマイクロコントローラシステム。
【請求項５】
請求項１乃至請求項３のいずれか一項に記載の半導体装置と、
バッテリと、を有する電子機器。
【請求項６】
請求項１乃至請求項３のいずれか一項に記載の半導体装置と、センサと、アンテナと、バッテリと、を有する電子機器。
【請求項７】
請求項１乃至請求項３のいずれか一項に記載の半導体装置を複数有し、
分離領域を有する半導体ウエハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置または、マイクロコントローラシステムに関する。
【０００２】
本発明の一態様は、物、方法、または、製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。本発明の一態様は、半導体装置の駆動方法、または、その作製方法に関する。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。記憶装置、表示装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
マイクロコントローラ（以下、ＭＣＵ）のメモリは、プログラムを記憶するプログラムメモリと、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）が扱うデータを記憶するデータメモリに分けられる。プログラムメモリにはフラッシュメモリが使用され、データメモリにはＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）が用いられることが多い。
【０００５】
チャネル形成領域に酸化物半導体（ＯＳ：Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を有するトランジスタ（以下、ＯＳトランジスタと呼ぶ）が知られている。ＯＳトランジスタを利用した様々な半導体装置が提案されている。
【０００６】
特許文献１には、ＯＳトランジスタを、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に用いた例が開示されている。ＯＳトランジスタは、オフ状態でのリーク電流（オフ電流）が非常に小さいので、リフレッシュ期間が長く消費電力の少ないメモリを作製することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−１６８６３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
フラッシュメモリは不揮発性という利点があるが、データを書き込む際の消費電力が大きいという欠点がある。また、ＳＲＡＭはデータの書き込みや読み出しの際の動作速度が速いという利点があるが、定常的にリーク電流が流れるため消費電力が大きいという欠点がある。そのため、フラッシュメモリとＳＲＡＭを有するＭＣＵは消費電力が大きい。
【０００９】
上記ＭＣＵを、例えば携帯端末など、バッテリから電力供給される電子機器に使用した場合、バッテリの電力を消費し、電子機器の動作可能時間を短くしてしまう。
【００１０】
本発明の一態様は、消費電力の小さいＭＣＵを提供することを課題の一とする。また、本発明の一態様は、消費電力の小さいＭＣＵシステムを提供することを課題の一とする。また、本発明の一態様は、消費電力の小さい半導体装置を提供することを課題の一とする。また、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。
【００１１】
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
【課題を解決するための手段】
【００１２】
本発明の一態様は、ＣＰＵと、第１メモリセルと、第２メモリセルと、を有する半導体装置である。第１メモリセルは第１トランジスタ及び第１容量素子を有する。第２メモリセルは第２トランジスタ及び第２容量素子を有する。第１メモリセルはデータメモリとしての機能を有する。第２メモリセルはプログラムメモリとしての機能を有する。第１トランジスタはチャネル形成領域に酸化物半導体を有する。第２トランジスタはチャネル形成領域に酸化物半導体を有する。第２容量素子は第１容量素子よりも容量が大きいことが好ましい。
【００１３】
上記態様において、第１容量素子はトレンチを有する。第２容量素子はトレンチを有する。第２容量素子の容量は、第１容量素子の容量のｉ倍（ｉは２以上の整数）であることが好ましい。
【００１４】
上記態様において、第１容量素子の容量は５ｆＦ以下であることが好ましい。
【００１５】
本発明の一態様は、上記態様に記載の半導体装置から成るマイクロコントローラシステムである。
【００１６】
本発明の一態様は、上記態様に記載の半導体装置と、バッテリと、を有する電子機器である。
【００１７】
本発明の一態様は、上記態様に記載の半導体装置と、センサと、アンテナと、バッテリと、を有する電子機器である。
【００１８】
本発明の一態様は、上記態様に記載の半導体装置を複数有し、分離領域を有する半導体ウエハである。
【発明の効果】
【００１９】
本発明の一態様により、消費電力の小さいＭＣＵを提供することができる。また、本発明の一態様により、消費電力の小さいＭＣＵシステムを提供することができる。また、本発明の一態様により、消費電力の小さい半導体装置を提供することができる。また、本発明の一態様により、新規な半導体装置を提供することができる。
【００２０】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２１】
【図１】ＭＣＵの構成例を示すブロック図およびメモリセルの構成例を示す回路図。
【図２】トレンチを説明するための上面図および断面図。
【図３】ＣＰＵの構成例を示すブロック図。
【図４】データメモリ１２の構成例を示す回路ブロック図。
【図５】センスアンプの構成例を示す回路図。
【図６】センスアンプの動作例を示すタイミングチャート。
【図７】回路１００の構成例を示す回路図。
【図８】電圧保持回路１０１の構成例を示す回路図。
【図９】電圧生成回路１０２の構成例を示す回路図。
【図１０】電子機器の斜視図。
【図１１】無線センサの構成例を示す斜視図。
【図１２】無線センサの構成例を示す斜視図。
【図１３】無線センサの応用例を示す模式図。
【図１４】無線センサの応用例を示す模式図。
【図１５】無線センサの応用例を示す模式図。
【図１６】ＭＣＵの構成例を示す断面図。
【図１７】ＭＣＵの構成例を示す断面図。
【図１８】トランジスタＭ１の構成例を示す断面図。
【図１９】ＩｎＭＺｎＯ４の結晶を説明する図。
【図２０】トランジスタの構成例を示す上面図及び断面図。
【図２１】トランジスタの構成例を示す上面図及び断面図。
【図２２】トランジスタの構成例を示す上面図及び断面図。
【図２３】トランジスタの構成例を示す上面図及び断面図。
【図２４】トランジスタの構成例を示す上面図及び断面図。
【図２５】トランジスタの構成例を示す上面図及び断面図。
【図２６】半導体ウエハの上面図。
【図２７】半導体装置の作製工程を示すフローチャート図及び斜視図。
【図２８】ＳＰＩＣＥシミュレーションで得られたＶＦＮと経過時間のグラフ。
【発明を実施するための形態】
【００２２】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。
【００２３】
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００２４】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００２５】
本明細書において、特に断りがない場合、オン電流とは、トランジスタがオン状態にあるときのドレイン電流をいう。オン状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧（ＶＧ）がしきい値電圧（Ｖｔｈ）以上の状態、ｐチャネル型トランジスタでは、ＶＧがＶｔｈ以下の状態をいう。例えば、ｎチャネル型のトランジスタのオン電流とは、ＶＧがＶｔｈ以上のときのドレイン電流を言う場合がある。また、トランジスタのオン電流は、ドレインとソースの間の電圧（ＶＤ）に依存する場合がある。
【００２６】
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ＶＧがＶｔｈよりも低い状態、ｐチャネル型トランジスタでは、ＶＧがＶｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ＶＧがＶｔｈよりも低いときのドレイン電流を言う場合がある。トランジスタのオフ電流は、ＶＧに依存する場合がある。従って、トランジスタのオフ電流が１０−２１Ａ未満である、とは、トランジスタのオフ電流が１０−２１Ａ未満となるＶＧの値が存在することを言う場合がある。
【００２７】
また、トランジスタのオフ電流は、ＶＤに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、ＶＤの絶対値が０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等において使用されるＶＤにおけるオフ電流、を表す場合がある。
【００２８】
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【００２９】
なお、本明細書中において、高電源電位をＨレベル（又はＶＤＤ）、低電源電位をＬレベル（又はＧＮＤ）と呼ぶ場合がある。
【００３０】
また、本明細書は、以下の実施の形態及び実施例を適宜組み合わせることが可能である。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
【００３１】
（実施の形態１）
本実施の形態では、本発明の一態様であるＭＣＵシステムについて説明を行う。
【００３２】
＜ＭＣＵ１０＞
図１（Ａ）はＭＣＵシステムの構成例を示すブロック図である。図１（Ａ）に示すＭＣＵ１０はＣＰＵ１１、データメモリ１２、プログラムメモリ１３、周辺回路１４、バス１５を有する。ＣＰＵ１１、データメモリ１２、プログラムメモリ１３及び周辺回路１４との間のデータのやりとりは、バス１５を介して行われる。なおＣＰＵ１１をＣＰＵコアと呼ぶ場合がある。
【００３３】
データメモリ１２は、ＣＰＵ１１が扱うデータを一時的に記憶する機能を有する。データメモリ１２はメモリセルＭＣ１２を有する。
【００３４】
プログラムメモリ１３はプログラムを記憶する機能を有する。ＭＣＵ１０はプログラムメモリ１３に記憶されるプログラムに従って動作を行う。プログラムメモリ１３はメモリセルＭＣ１３を有する。
【００３５】
データメモリ１２は、ＣＰＵ１１からのアクセスが頻繁に行われるため、データの読み出しと書き込みを高速で行うことが好ましい。一方で、プログラムメモリ１３は、長期間データを保持できることが好ましい。
【００３６】
図１（Ｂ）にメモリセルＭＣ１２の回路構成例を示す。メモリセルＭＣ１２は、トランジスタＯＳ１、容量素子Ｃ１、配線ＢＬ、配線ＷＬ、配線ＣＬ及び配線ＢＧを有する。
【００３７】
トランジスタＯＳ１は第１ゲート及び第２ゲートを有する。トランジスタＯＳ１の第１ゲート及び第２ゲートは、半導体層を間に介して、互いに重なる領域を有することが望ましい。
【００３８】
トランジスタＯＳ１の第１ゲートは配線ＷＬに電気的に接続され、トランジスタＯＳ１の第１端子は容量素子Ｃ１の第１端子に電気的に接続され、トランジスタＯＳ１の第２端子は配線ＢＬに電気的に接続されている。また、容量素子Ｃ１の第２端子は、配線ＣＬに電気的に接続されている。トランジスタＯＳ１の第２ゲートは配線ＢＧに電気的に接続されている。ここで、トランジスタＯＳ１の第１端子と容量素子Ｃ１の第１端子との結節点をノードＦＮとする。
【００３９】
配線ＢＬはビット線としての機能を有する。配線ＢＬに与えられたデータ（電位）は、トランジスタＯＳ１を介して、ノードＦＮに書き込まれる。
【００４０】
配線ＷＬはワード線としての機能を有する。配線ＷＬにＨレベルの電位が与えられると、トランジスタＯＳ１はオン状態になり、配線ＢＬの電位はノードＦＮに書き込まれる。配線ＷＬに与えられる電位は、配線ＢＬに与えられる電位にトランジスタＯＳ１のＶｔｈを足し合わせた電位よりも高いことが望ましい。
【００４１】
配線ＣＬには一定の電位が与えられる。例えば、配線ＣＬにＧＮＤが与えられる。
【００４２】
配線ＢＧはトランジスタＯＳ１の第２ゲートに電位を与える機能を有する。例えば、配線ＢＧに負電位が与えられることで、トランジスタＯＳ１はＶｔｈを大きくできる（Ｖｔｈをプラスにシフトさせることができる）。その結果、トランジスタＯＳ１はカットオフ電流（ＶＧ＝０Ｖにおけるドレイン電流）を小さくすることができる。また、トランジスタＯＳ１はノーマリ・オンを防ぐことができる。
【００４３】
トランジスタＯＳ１として、オフ電流が小さいトランジスタが好適である。オフ電流が小さいトランジスタとして、ＯＳトランジスタやチャネル形成領域にワイドバンドギャップ半導体を用いたトランジスタが好適である。なお、本明細書においてワイドバンドギャップ半導体とは、バンドギャップが２．２ｅＶ以上の半導体である。例えば、炭化ケイ素、窒化ガリウム、ダイヤモンドなどが挙げられる。
【００４４】
トランジスタＯＳ１のオフ電流が小さいと、ノードＦＮに保持されている電荷のリークを低減することができる。そのため、メモリセルＭＣ１２に記憶されたデータを長時間保持することができ、リフレッシュ動作の間隔を長くすることができる。
【００４５】
データメモリとして機能するメモリセルＭＣ１２は、高速に動作することが好ましい。そのため、容量素子Ｃ１の容量（Ｃ１）は小さいことが好ましい。例えば、ＭＣＵ１０が２００ＭＨｚで動作する場合、ＭＣＵ１０は１クロックあたり５ｎ秒で動作する必要がある。そのために、メモリセルＭＣ１２は、およそ２ｎ秒で容量素子Ｃ１を充電できることが好ましい。上述の書き込み動作を行うために、Ｃ１は８ｆＦ以下、さらに好ましくは６ｆＦ以下、さらに好ましくは５ｆＦ以下にする必要がある。
【００４６】
図１（Ｃ）にメモリセルＭＣ１３の回路構成を示す。メモリセルＭＣ１３は、メモリセルＭＣ１２の容量素子Ｃ１を容量素子Ｃ２に置き替えたものである。
【００４７】
プログラムメモリとして機能するメモリセルＭＣ１３は、メモリセルＭＣ１２よりもデータの保持時間が長いことが好ましい。そのため、容量素子Ｃ２の容量（Ｃ２）はＣ１よりも大きいことが好ましい。Ｃ２を大きくすると、メモリセルＭＣ１３の書き込み速度は遅くなるが、メモリセルＭＣ１３は頻繁にアクセスされることがないので問題にならない。Ｃ２はＣ１の好ましくは２倍以上、さらに好ましくは３倍以上、さらに好ましくは４倍以上、さらに好ましくは５倍以上である。
【００４８】
容量素子Ｃ１及び容量素子Ｃ２がトレンチを有する場合、Ｃ２はＣ１のｉ倍（ｉは２以上の整数）であることが好ましい。その場合の回路図を図１（Ｄ）に示す。図１（Ｄ）に示す容量素子Ｃ２は、Ｃ１の容量をもつ容量素子が並列に接続されている。なお、本明細書において、Ｃ２はＣ１のｉ倍とは、Ｃ２がＣ１×ｉ×０．９以上、Ｃ１×ｉ×１．１以下の範囲にあることをいう。
【００４９】
ここで、図２を用いて、トレンチを有する容量素子について説明を行う。図２（Ａ）はトレンチを有する容量素子Ｃ１の上面図であり、図２（Ｂ）は図２（Ａ）の上面図を一点鎖線Ｘ１‐Ｘ２に沿って切断した場合の断面図である。同様に、図２（Ｃ）はトレンチを有する容量素子Ｃ２の上面図であり、図２（Ｄ）は図２（Ｃ）の上面図を一点鎖線Ｙ１‐Ｙ２に沿って切断した場合の断面図である。容量素子Ｃ１及び容量素子Ｃ２は、絶縁体２０、導電体２１および導電体２２で構成されている。
【００５０】
本明細書において、容量素子がトレンチを有するとは、図２（Ｂ）または図２（Ｄ）に示すように、アスペクト比（＝Ｈ／Ｒ）が１以上のトレンチ（溝）に容量素子が形成されている状態をいう。
【００５１】
トレンチを有する容量素子は、トレンチの深さを深くすることで容量を大きくできる。全てのトレンチを同じ層に形成した場合、それぞれのトレンチの深さは全て等しくなるので、容量を大きくするには、トレンチの数を増やすことになる。図２において、容量素子Ｃ１は１つのトレンチで形成されているのに対し、容量素子Ｃ２は４つのトレンチで形成されている。なお、図２は一例であり、トレンチの数や配置はこれに限定されない。
【００５２】
＜ＣＰＵ１１＞
次に、ＣＰＵ１１の構成例について図３を用いて説明を行う。ＣＰＵ１１は、コントローラ１２１、プログラムカウンタ１２２、パイプラインレジスタ１２３、パイプラインレジスタ１２４、レジスタファイル１２５、ＡＬＵ（算術論理演算装置）１２６、およびデータバス１２７を有する。ＣＰＵ１１とデータメモリ１２、プログラムメモリ１３及び周辺回路１４等とのデータのやり取りは、データバス１２７を介して行われる。
【００５３】
コントローラ１２１は、プログラムカウンタ１２２、パイプラインレジスタ１２３、パイプラインレジスタ１２４、レジスタファイル１２５、ＡＬＵ１２６、データバス１２７の動作を統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命令をデコードし、実行する機能を有する。ＡＬＵ１２６は、四則演算、論理演算などの各種演算処理を行う機能を有する。プログラムカウンタ１２２は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。パイプラインレジスタ１２３は、命令データを一時的に記憶する機能を有するレジスタである。レジスタファイル１２５は、汎用レジスタを含む複数のレジスタを有しており、メインメモリから読み出されたデータ、またはＡＬＵ１２６の演算処理の結果得られたデータ、などを記憶することができる。パイプラインレジスタ１２４は、ＡＬＵ１２６の演算処理に利用するデータ、またはＡＬＵ１２６の演算処理により得られたデータなどを一時的に記憶する機能を有するレジスタである。
【００５４】
＜周辺回路１４＞
周辺回路１４は様々な回路を適用することができる。例えば、周辺回路１４は、タイマー、Ａ／Ｄ（アナログデジタル）コンバータ、クロックジェネレーターなどを適用することができる。
【００５５】
その他、周辺回路１４には用途に応じて様々な回路を設けることができる。例えば、ＭＣＵ１０を電気自動車またはハイブリッド電気自動車に用いる場合、周辺回路１４に、走行時のモータを制御するモータ制御回路、モータから回生エネルギーを取得する回生制御回路などを設けることができる。
【００５６】
例えば、ＭＣＵ１０を、自動運転を行う自動車に用いる場合、周辺回路１４にビデオ表示インタフェース、ビデオ入力インタフェース、ビデオコードモジュール（Ｈ．２６５、Ｈ．２６４／ＭＰＥＧ‐４  ＡＶＣなどの各種動画圧縮規格に対応）、ビデオ画像処理回路（ガンマ補正、回転、色空間変換などを行う）、リアルタイム画像認識エンジン等を設ければよい。
【００５７】
＜データメモリ１２＞
次にデータメモリ１２のより具体的な回路構成について図４乃至図９を用いて説明を行う。
【００５８】
［セルアレイ及び周辺回路］
図４に示すデータメモリ１２は、セルアレイ１３２、センスアンプ回路１３４、駆動回路１３５、メインアンプ１３６、入出力回路１３７及び回路１００を有する。セルアレイ１３２は、複数のメモリセルＭＣ１２を有する。各メモリセルＭＣ１２は、配線ＷＬ及び配線ＢＬと接続されている。配線ＷＬに供給される電位によってメモリセルＭＣ１２の選択が行われ、配線ＢＬにメモリセルＭＣ１２に書き込むデータに対応する電位（以下、書き込み電位ともいう）が供給されることにより、メモリセルＭＣ１２にデータが書き込まれる。
【００５９】
セルアレイ１３２のレイアウトの方式として、折り返し型や開放型などを適用することができる。折り返し型を適用する場合、配線ＷＬの電位の変化によって、配線ＢＬに出力される読み出し電位に生じるノイズを低減することができる。また、開放型を適用する場合、折り返し型に比べてメモリセルＭＣ１２の密度を高めることができ、セルアレイ１３２の面積を縮小することができる。図４においては、折り返し型を適用した場合のセルアレイ１３２の構成を例示する。図４に示すセルアレイ１３２では、ある配線ＢＬと接続されたメモリセルＭＣ１２と、当該配線ＢＬに隣接する配線ＢＬと接続されたメモリセルＭＣ１２とが、同一の配線ＷＬと接続されないような構成としている。
【００６０】
センスアンプ回路１３４は、複数の配線ＢＬおよび配線ＧＢＬと接続されている。センスアンプ回路１３４は、入力された信号を増幅する機能と、増幅された信号の出力を制御する機能を有する。具体的には、メモリセルＭＣ１２に記憶されたデータに対応する配線ＢＬの電位（以下、読み出し電位ともいう）を増幅し、所定のタイミングで配線ＧＢＬに出力する機能を有する。センスアンプ回路１３４によって読み出し電位を増幅することにより、メモリセルＭＣ１２から読み出された電位が微弱な場合にも、データの読み出しを確実に行うことができる。
【００６１】
センスアンプ回路１３４は複数のセンスアンプＳＡを有する。センスアンプＳＡは、基準となる電位と、配線ＢＬに供給される読み出し電位との電位差を増幅し、増幅された電位差を保持する機能を有する。また、増幅された電位の配線ＧＢＬへの出力を制御する機能を有する。ここでは、センスアンプＳＡが２本の配線ＢＬと２本の配線ＧＢＬに接続されている例を示す。
【００６２】
本発明の一態様において、メモリセルＭＣ１２が、センスアンプＳＡと異なる層に形成されている。特に、メモリセルＭＣ１２がセンスアンプＳＡの上層に形成されることが好ましい。また、少なくとも１以上のメモリセルＭＣ１２は、センスアンプＳＡと重なる領域を有するように配置されることが好ましい。これにより、メモリセルＭＣ１２とセンスアンプＳＡが同一の層に設けられている場合と比較して、データメモリ１２の面積を削減することができる。よって、データメモリ１２の単位面積あたりの記憶容量を増加させることができる。なお、全てのメモリセルＭＣ１２をセンスアンプＳＡと重なるように配置することにより、データメモリ１２の面積をさらに削減することができる。また、メモリセルＭＣ１２は、１つのセンスアンプＳＡと重なる領域を有するように配置してもよいし、異なる複数のセンスアンプＳＡと重なる領域を有するように配置してもよい。
【００６３】
また、メモリセルＭＣ１２とセンスアンプＳＡとを積層することにより、メモリセルＭＣ１２とセンスアンプＳＡとを接続する配線ＢＬの長さを短くすることができる。よって、上記配線ＢＬの配線抵抗を小さく抑えることができ、データメモリ１２の消費電力の低減および動作速度の向上を図ることができる。また、メモリセルＭＣ１２に設けられる容量素子の面積を小さくすることができ、メモリセルＭＣ１２の縮小を図ることができる。
【００６４】
メインアンプ１３６は、センスアンプ回路１３４および入出力回路１３７と接続されている。メインアンプ１３６は、入力された信号を増幅する機能を有する。具体的には、配線ＧＢＬの電位を増幅して入出力回路１３７に出力する機能を有する。なお、メインアンプ１３６は省略することもできる。
【００６５】
入出力回路１３７は、配線ＧＢＬの電位またはメインアンプ１３６から出力された電位を読み出しデータとして外部に出力する機能を有する。
【００６６】
駆動回路１３５は、配線ＷＬを介してメモリセルＭＣ１２と接続されている。駆動回路１３５は、所定の配線ＷＬに、データの書き込みを行うメモリセルＭＣ１２を選択するための信号（以下、書き込みワード信号ともいう）を供給する機能を有する。駆動回路１３５は、デコーダなどによって構成することができる。
【００６７】
データメモリ１２は、センスアンプＳＡおよび配線ＣＳＥＬを用いて、外部に出力する信号の選択を行うことができる。そのため、入出力回路１３７は、マルチプレクサなどを用いた信号を選択する機能が不要であるため、回路構成を簡略化し占有面積を縮小することができる。
【００６８】
なお、配線ＧＢＬの本数は特に限定されず、セルアレイ１３２が有する配線ＢＬの本数よりも小さい任意の数とすることができる。
【００６９】
各メモリセルＭＣ１２は配線ＢＧを介して回路１００と接続されている。回路１００は配線ＢＧに接続された各メモリセルが有するトランジスタＯＳ１の第２ゲートの電位を制御する機能を有する。
【００７０】
回路１００は、トランジスタＯＳ１の第２ゲートに負電位を与え、保持し続けることができる。データメモリ１２は、回路１００を設けることで、トランジスタＯＳ１のカットオフ電流を下げることができ、消費電力を低減することができる。
【００７１】
［センスアンプＳＡ］
センスアンプＳＡの具体的な構成例について説明する。図５に、メモリセルＭＣ１２と、メモリセルＭＣ１２と電気的に接続されたセンスアンプＳＡの回路構成の一例を示す。メモリセルＭＣ１２は、配線ＢＬを介してセンスアンプＳＡと接続されている。ここでは、メモリセルＭＣ１２＿１が配線ＢＬ＿１を介してセンスアンプＳＡと接続され、メモリセルＭＣ１２＿２が配線ＢＬ＿２を介してセンスアンプＳＡと接続されている構成を例示する。
【００７２】
なお、図５では、１本の配線ＢＬに１つのメモリセルＭＣ１２が接続されている構成を例示しているが、配線ＢＬには複数のメモリセルＭＣ１２が接続されていてもよい。
【００７３】
センスアンプＳＡは、増幅回路１３８、スイッチ回路１３９、プリチャージ回路１４０を有する。
【００７４】
増幅回路１３８は、ｐチャネル型のトランジスタ１４４およびトランジスタ１４５と、ｎチャネル型のトランジスタ１４６およびトランジスタ１４７とを有する。トランジスタ１４４のソースまたはドレインの一方は配線ＳＰと接続され、ソースまたはドレインの他方はトランジスタ１４５のゲート、トランジスタ１４７のゲート、及び配線ＢＬ＿１と接続されている。トランジスタ１４６のソースまたはドレインの一方はトランジスタ１４５のゲート、トランジスタ１４７のゲート、および配線ＢＬ＿１と接続され、ソースまたはドレインの他方は配線ＳＮと接続されている。トランジスタ１４５のソースまたはドレインの一方は配線ＳＰと接続され、ソースまたはドレインの他方はトランジスタ１４４のゲート、トランジスタ１４６のゲート、および配線ＢＬ＿２と接続されている。トランジスタ１４７のソースまたはドレインの一方はトランジスタ１４４のゲート、トランジスタ１４６のゲート、および配線ＢＬ＿２と接続され、ソースまたはドレインの他方は配線ＳＮと接続されている。増幅回路１３８は、配線ＢＬ＿１の電位を増幅する機能、および配線ＢＬ＿２の電位を増幅する機能を有する。なお、図５に示す増幅回路１３８を有するセンスアンプＳＡは、ラッチ型のセンスアンプとして機能する。
【００７５】
スイッチ回路１３９は、ｎチャネル型のトランジスタ１４８及びトランジスタ１４９を有する。トランジスタ１４８及びトランジスタ１４９は、ｐチャネル型であっても良い。トランジスタ１４８のソースまたはドレインの一方は配線ＢＬ＿１と接続され、ソースまたはドレインの他方は配線ＧＢＬ＿１と接続されている。トランジスタ１４９のソースまたはドレインの一方は配線ＢＬ＿２と接続され、ソースまたはドレインの他方は配線ＧＢＬ＿２と接続されている。また、トランジスタ１４８のゲートおよびトランジスタ１４９のゲートは、配線ＣＳＥＬと接続されている。スイッチ回路１３９は、配線ＣＳＥＬに供給される電位に基づいて、配線ＢＬ＿１と配線ＧＢＬ＿１の導通状態、および配線ＢＬ＿２と配線ＧＢＬ＿２の導通状態を制御する機能を有する。
【００７６】
プリチャージ回路１４０は、ｎチャネル型のトランジスタ１４２、トランジスタ１４３、トランジスタ１４１を有する。トランジスタ１４１乃至トランジスタ１４３は、ｐチャネル型であっても良い。トランジスタ１４２のソースまたはドレインの一方は配線ＢＬ＿１と接続され、ソースまたはドレインの他方は配線Ｐｒｅと接続されている。トランジスタ１４３のソースまたはドレインの一方は配線ＢＬ＿２と接続され、ソースまたはドレインの他方は配線Ｐｒｅと接続されている。トランジスタ１４１のソースまたはドレインの一方は配線ＢＬ＿１と接続され、ソースまたはドレインの他方は配線ＢＬ＿２と接続されている。また、トランジスタ１４２のゲート、トランジスタ１４３のゲート、およびトランジスタ１４１のゲートは、配線ＰＬと接続されている。プリチャージ回路１４０は、配線ＢＬ＿１及び配線ＢＬ＿２の電位を初期化する機能を有する。
【００７７】
次に、データの読み出し時における、図５に示したメモリセルＭＣ１２とセンスアンプＳＡの動作の一例について、図６に示したタイミングチャートを用いて説明する。
【００７８】
まず、期間Ｔ１では、プリチャージ回路１４０が有するトランジスタ１４１乃至トランジスタ１４３をオンにして、配線ＢＬ＿１及び配線ＢＬ＿２の電位を初期化する。具体的には、配線ＰＬにハイレベルの電位ＶＨ＿ＰＬを与え、プリチャージ回路１４０においてトランジスタ１４１乃至トランジスタ１４３をオンにする。これにより、配線ＢＬ＿１及び配線ＢＬ＿２に、配線Ｐｒｅの電位Ｖｐｒｅが与えられる。なお、電位Ｖｐｒｅは、例えば（ＶＨ＿ＳＰ＋ＶＬ＿ＳＮ）／２とすることができる。
【００７９】
なお、期間Ｔ１では、配線ＣＳＥＬにはローレベルの電位ＶＬ＿ＣＳＥＬが与えられており、スイッチ回路１３９においてトランジスタ１４８及びトランジスタ１４９はオフの状態にある。また、配線ＷＬ＿１にはローレベルの電位ＶＬ＿ＷＬが与えられており、メモリセルＭＣ１２＿１においてトランジスタＯＳ１はオフの状態にある。同様に、図６には図示していないが、配線ＷＬ＿２にはローレベルの電位ＶＬ＿ＷＬが与えられており、メモリセルＭＣ１２＿２においてトランジスタＯＳ１はオフの状態にある。また、配線ＳＰ及び配線ＳＮには電位Ｖｐｒｅが与えられており、増幅回路１３８はオフの状態にある。
【００８０】
次いで、配線ＰＬにローレベルの電位ＶＬ＿ＰＬを与え、プリチャージ回路１４０においてトランジスタ１４１乃至トランジスタ１４３をオフにする。そして、期間Ｔ２では、配線ＷＬ＿１を選択する。具体的に、図６では、配線ＷＬ＿１にハイレベルの電位ＶＨ＿ＷＬを与えることで、配線ＷＬ＿１を選択し、メモリセルＭＣ１２＿１においてトランジスタＯＳ１をオンにする。上記構成により、配線ＢＬ＿１と容量素子Ｃ１とが、トランジスタＯＳ１を介して導通状態となる。そして、配線ＢＬ＿１と容量素子Ｃ１とが導通状態になると、容量素子Ｃ１に保持されている電荷量に従って、配線ＢＬ＿１の電位が変動する。
【００８１】
図６に示すタイミングチャートでは、容量素子Ｃ１に蓄積されている電荷量が多い場合を例示している。具体的に、容量素子Ｃ１に蓄積されている電荷量が多い場合、容量素子Ｃ１から配線ＢＬ＿１へ電荷が放出されることで、電位ＶｐｒｅからΔＶ１だけ配線ＢＬ＿１の電位が上昇する。逆に、容量素子Ｃ１に蓄積されている電荷量が少ない場合は、配線ＢＬ＿１から容量素子Ｃ１へ電荷が流入することで、配線ＢＬ＿１の電位はΔＶ２だけ下降する。
【００８２】
なお、期間Ｔ２では、配線ＣＳＥＬにはローレベルの電位ＶＬ＿ＣＳＥＬが与えられたままであり、スイッチ回路１３９においてトランジスタ１４８及びトランジスタ１４９はオフの状態を維持する。また、配線ＳＰ及び配線ＳＮには、電位Ｖｐｒｅが与えられたままであり、センスアンプＳＡはオフの状態を維持する。
【００８３】
次いで、期間Ｔ３では、配線ＳＰにハイレベルの電位ＶＨ＿ＳＰを与え、配線ＳＮにローレベルの電位ＶＬ＿ＳＮを与えることで、増幅回路１３８をオンにする。増幅回路１３８は、配線ＢＬ＿１及び配線ＢＬ＿２の電位差（図６の場合はΔＶ１）を増幅させる機能を有する。よって、図６に示すタイミングチャートの場合、増幅回路１３８がオンになることで、配線ＢＬ＿１の電位は、電位Ｖｐｒｅ＋ΔＶ１から、配線ＳＰの電位ＶＨ＿ＳＰに近づいていく。また、配線ＢＬ＿２の電位は、電位Ｖｐｒｅから、配線ＳＮの電位ＶＬ＿ＳＮに近づいていく。
【００８４】
なお、期間Ｔ３の開始当初、配線ＢＬ＿１の電位が電位Ｖｐｒｅ−ΔＶ２である場合は、増幅回路１３８がオンになることで、配線ＢＬ＿１の電位は、電位Ｖｐｒｅ−ΔＶ２から、配線ＳＮの電位ＶＬ＿ＳＮに近づいていく。また、配線ＢＬ＿２の電位は、電位Ｖｐｒｅから、配線ＳＰの電位ＶＨ＿ＳＰに近づいていく。
【００８５】
また、期間Ｔ３では、配線ＰＬにはローレベルの電位ＶＬ＿ＰＬが与えられたままであり、プリチャージ回路１４０においてトランジスタ１４１乃至トランジスタ１４３はオフの状態を維持する。また、配線ＣＳＥＬにはローレベルの電位ＶＬ＿ＣＳＥＬが与えられたままであり、スイッチ回路１３９においてトランジスタ１４８及びトランジスタ１４９はオフの状態を維持する。配線ＷＬ＿１にはハイレベルの電位ＶＨ＿ＷＬが与えられたままであり、メモリセルＭＣ１２＿１においてトランジスタＯＳ１はオンの状態を維持する。よって、メモリセルＭＣ１２＿１では、配線ＢＬ＿１の電位ＶＨ＿ＳＰに応じた電荷が、容量素子Ｃ１に蓄積される。
【００８６】
次いで、期間Ｔ４では、配線ＣＳＥＬに与える電位を制御することで、スイッチ回路１３９をオンにする。具体的に、図６では、配線ＣＳＥＬにハイレベルの電位ＶＨ＿ＣＳＥＬを与え、スイッチ回路１３９においてトランジスタ１４８及びトランジスタ１４９をオンにする。これにより、配線ＢＬ＿１の電位が配線ＧＢＬ＿１に供給され、配線ＢＬ＿２の電位が配線ＧＢＬ＿２に供給される。
【００８７】
なお、期間Ｔ４では、配線ＰＬにはローレベルの電位ＶＬ＿ＰＬが与えられたままであり、プリチャージ回路１４０においてトランジスタ１４１乃至トランジスタ１４３はオフの状態を維持する。また、配線ＷＬ＿１にはハイレベルの電位ＶＨ＿ＷＬが与えられたままであり、メモリセルＭＣ１２＿１においてトランジスタＯＳ１はオンの状態を維持する。配線ＳＰにはハイレベルの電位ＶＨ＿ＳＰが与えられたままであり、配線ＳＮにはローレベルの電位ＶＬ＿ＳＰが与えられたままであり、増幅回路１３８はオンの状態を維持する。よって、メモリセルＭＣ１２＿１では、配線ＢＬ＿１の電位ＶＨ＿ＳＰに応じた電荷が、容量素子Ｃ１に蓄積されたままである。
【００８８】
期間Ｔ４が終了すると、配線ＣＳＥＬに与える電位を制御することで、スイッチ回路１３９をオフにする。具体的に、図６では、配線ＣＳＥＬにローレベルの電位ＶＬ＿ＣＳＥＬを与え、スイッチ回路１３９においてトランジスタ１４８及びトランジスタ１４９をオフにする。
【００８９】
また、期間Ｔ４が終了すると、配線ＷＬ＿１の選択は終了する。具体的に、図６では、配線ＷＬ＿１にローレベルの電位ＶＬ＿ＷＬを与えることで、配線ＷＬ＿１を非選択の状態にし、メモリセルＭＣ１２＿１においてトランジスタＯＳ１をオフにする。上記動作により、配線ＢＬ＿１の電位ＶＨ＿ＳＰに応じた電荷が、容量素子Ｃ１において保持されるため、データの読み出しが行われた後も、上記データがメモリセルＭＣ１２＿１において保持されることとなる。
【００９０】
上述した期間Ｔ１乃至期間Ｔ４における動作により、メモリセルＭＣ１２＿１からのデータの読み出しが行われる。そして、メモリセルＭＣ１２＿２からのデータの読み出しも、同様に行うことができる。
【００９１】
なお、メモリセルＭＣ１２へのデータの書き込みは、上記と同様の原理で行うことができる。具体的には、データの読み出しを行う場合と同様に、まず、プリチャージ回路１４０が有するトランジスタ１４１乃至トランジスタ１４３を一時的にオンにして、配線ＢＬ＿１及び配線ＢＬ＿２の電位を初期化しておく。次いで、データの書き込みを行いたいメモリセルＭＣ１２＿１と接続された配線ＷＬ＿１、またはメモリセルＭＣ１２＿２と接続された配線ＷＬ＿２を選択し、メモリセルＭＣ１２＿１またはメモリセルＭＣ１２＿２においてトランジスタＯＳ１をオンにする。上記動作により、配線ＢＬ＿１または配線ＢＬ＿２と、容量素子Ｃ１とが、トランジスタＯＳ１を介して導通状態になる。次いで、配線ＳＰにハイレベルの電位ＶＨ＿ＳＰを与え、配線ＳＮにローレベルの電位ＶＬ＿ＳＮを与えることで、増幅回路１３８をオンにする。次いで、配線ＣＳＥＬに与える電位を制御することで、スイッチ回路１３９をオンにする。具体的には、配線ＣＳＥＬにハイレベルの電位ＶＨ＿ＣＳＥＬを与え、スイッチ回路１３９においてトランジスタ１４８及びトランジスタ１４９をオンにする。上記構成により、配線ＢＬ＿１と配線ＧＢＬ＿１とが導通状態となり、配線ＢＬ＿２と配線ＧＢＬ＿２とが導通状態となる。そして、配線ＧＢＬ＿１、配線ＧＢＬ＿２のそれぞれに書き込み電位を与えることで、スイッチ回路１３９を介して配線ＢＬ＿１および配線ＢＬ＿２に書き込み電位が与えられる。上記動作により、配線ＢＬ＿１または配線ＢＬ＿２の電位に従い容量素子Ｃ１に電荷が蓄積され、メモリセルＭＣ１２＿１またはメモリセルＭＣ１２＿２にデータが書き込まれる。
【００９２】
なお、配線ＢＬ＿１に配線ＧＢＬ＿１の電位が与えられ、配線ＢＬ＿２に配線ＧＢＬ＿２の電位が与えられた後は、スイッチ回路１３９においてトランジスタ１４８及びトランジスタ１４９をオフにしても、センスアンプＳＡがオンの状態にあるならば、配線ＢＬ＿１の電位と配線ＢＬ＿２の電位の高低の関係は、増幅回路１３８により保持される。よって、スイッチ回路１３９においてトランジスタ１４８及びトランジスタ１４９をオンからオフに変更するタイミングは、配線ＷＬ＿１を選択する前であっても、後であっても、どちらでも良い。
【００９３】
［回路１００］
次に回路１００の詳細について説明を行う。図７に示す回路１００は、トランジスタＯＳ１の第２ゲートを駆動するための半導体装置である。回路１００は、電圧生成回路１０２と、電圧保持回路１０１とを有する。回路１００は、トランジスタＯＳ１の第２ゲートに電位を書き込み、さらにそれを保持する機能を有する。
【００９４】
例えば、回路１００がトランジスタＯＳ１の第２ゲートに負電位を書き込んだ場合、トランジスタＯＳ１は第２ゲートの負電位が保持されている間、Ｖｔｈを高く保つことができる。トランジスタＯＳ１はＶｔｈを高く保つことで、ノーマリ・オンを防ぐことができる。
【００９５】
電圧保持回路１０１は、電圧生成回路１０２が生成した電位ＶＢＧを、それぞれのトランジスタＯＳ１が有する第２ゲートに印加し、保持する機能を有する。
【００９６】
電圧生成回路１０２は、ＧＮＤまたはＶＤＤからＶＢＧを生成する機能を有する。電圧生成回路１０２は、ＶＤＤ、信号ＣＬＫ、信号ＷＡＫＥが入力される。信号ＣＬＫはクロック信号であり、電圧生成回路１０２を動作させるのに用いられる。信号ＷＡＫＥは、信号ＣＬＫの電圧生成回路１０２への入力を制御する機能を有する。例えば、信号ＷＡＫＥにＨレベルの信号が与えられると、信号ＣＬＫが電圧生成回路１０２へ入力され、電圧生成回路１０２はＶＢＧを生成する。
【００９７】
次に電圧保持回路１０１について説明を行う。図８に示す電圧保持回路１０１は、トランジスタＯＳ３及び容量素子Ｃ３を有する。トランジスタＯＳ３の第１電極は、トランジスタＯＳ３の第１ゲート、トランジスタＯＳ３の第２ゲート、容量素子Ｃ３の第１電極及び配線ＢＧに電気的に接続されている。容量素子Ｃ３の第２電極はＧＮＤに接続される。トランジスタＯＳ３の第２電極は入力端子ＩＮ１に電気的に接続されている。入力端子ＩＮ１は電圧生成回路１０２に電気的に接続され電位ＶＢＧが与えられる。
【００９８】
電圧保持回路１０１において、トランジスタＯＳ３はダイオードとしての機能を有する。また、トランジスタＯＳ３は、配線ＢＧに電位を書き込み、保持する機能を有する。
【００９９】
入力端子ＩＮ１に負電位を与えることで、トランジスタＯＳ３はオンになり、配線ＢＧにも負電位が書き込まれる。その後、入力端子ＩＮ１をＧＮＤにすることでトランジスタＯＳ３はＶＧが０Ｖとなりオフ状態をとる。その結果、配線ＢＧに書き込まれた負電位は保持され、トランジスタＯＳ１はノーマリ・オフを維持することができる。
【０１００】
トランジスタＯＳ３として、オフ電流が小さいトランジスタが好適である。オフ電流が小さいトランジスタとして、ＯＳトランジスタやチャネル形成領域にワイドバンドギャップ半導体を用いたトランジスタが好適である。トランジスタＯＳ３に上記トランジスタを適用することで、電圧保持回路１０１は、配線ＢＧに書き込まれた電位を長期間保持することができる。
【０１０１】
次に電圧生成回路１０２の詳細について説明を行う。図９に示す回路図は電圧生成回路１０２の例を示している。これらの回路は降圧型のチャージポンプであり、入力端子ＩＮにＧＮＤが入力され、出力端子ＯＵＴから負電位であるＶＢＧが出力される。ここでは、一例として、チャージポンプ回路の基本回路の段数は４段としているが、これに限定されず任意の段数でチャージポンプ回路を構成してもよい。
【０１０２】
図９（Ａ）に示すように、電圧生成回路１０２ａは、トランジスタＭ２１乃至Ｍ２４、および容量素子Ｃ２１乃至Ｃ２４を有する。トランジスタＭ２１乃至Ｍ２４はｎチャネル型トランジスタとして説明を行う。
【０１０３】
トランジスタＭ２１乃至Ｍ２４は、入力端子ＩＮと出力端子ＯＵＴ間に直列に接続されており、それぞれのゲートと第１電極がダイオードとして機能するように接続されている。トランジスタＭ２１乃至Ｍ２４のゲートは、それぞれ、容量素子Ｃ２１乃至Ｃ２４が接続されている。
【０１０４】
奇数段の容量素子Ｃ２１、Ｃ２３の第１電極には、信号ＣＬＫが入力され、偶数段の容量素子Ｃ２２、Ｃ２４の第１電極には、信号ＣＬＫＢが入力される。信号ＣＬＫＢは、信号ＣＬＫの位相を反転した反転クロック信号である。
【０１０５】
電圧生成回路１０２ａは、入力端子ＩＮに入力されたＧＮＤを降圧し、ＶＢＧを生成する機能を有する。電圧生成回路１０２ａは、信号ＣＬＫ、ＣＬＫＢの供給のみで、負電位を生成することができる。
【０１０６】
電圧生成回路１０２は、ｐチャネル型トランジスタで構成しても良い。図９（Ｂ）に示す電圧生成回路１０２ｂは、ｐチャネル型トランジスタであるトランジスタＭ３１乃至Ｍ３４で構成されている。
【０１０７】
＜プログラムメモリ１３＞
プログラムメモリ１３の具体的な回路構成は、図４乃至図９に示したデータメモリ１２の回路構成をそのまま適用することができる。
【０１０８】
以上、ＭＣＵ１０を上記構成にすることで、消費電力の小さいＭＣＵを提供することができる。また、消費電力の小さいＭＣＵシステムを提供することができる。また、消費電力の小さい半導体装置を提供することができる。また、新規な半導体装置を提供することができる。
【０１０９】
（実施の形態２）
実施の形態１に示すＭＣＵ１０は、バッテリを内蔵する電子機器に用いることが好ましい。バッテリを内蔵する電子機器にＭＣＵ１０を用いることで、電子機器の消費電力を削減し、バッテリの電力を節約することができる。具体例を図１０に示す。
【０１１０】
図１０（Ａ）は腕時計型端末７００である。腕時計型端末７００は、筐体７０１、リュウズ７０２、表示部７０３、ベルト７０４、検知部７０５などを有する。筐体７０１は内部にバッテリ及びＭＣＵ１０を有する。表示部７０３にはタッチパネルを設けてもよい。使用者は、タッチパネルに触れた指をポインタに用いて情報を入力することができる。
【０１１１】
検知部７０５は、周囲の状態を検知して情報を取得する機能を備える。例えば、カメラ、加速度センサ、方位センサ、圧力センサ、温度センサ、湿度センサ、照度センサまたはＧＰＳ（Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ）信号受信回路等を、検知部７０５に用いることができる。
【０１１２】
例えば、検知部７０５の照度センサが検知した周囲の明るさを筐体７０１内部の演算装置が、所定の照度と比較して十分に明るいと判断した場合、表示部７０３の輝度を弱める。または、薄暗いと判断した場合、表示部７０３の輝度を強める。その結果、消費電力が低減された電子機器を提供することができる。
【０１１３】
図１０（Ｂ）は、携帯電話機７１０である。携帯電話機７１０は、筐体７１１、表示部７１６、操作ボタン７１４、外部接続ポート７１３、スピーカ７１７、マイク７１２などを有する。筐体７１１は内部にバッテリ及びＭＣＵ１０を有する。携帯電話機７１０は、指などで表示部７１６に触れることで、情報を入力することができる。また、電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指などで表示部７１６に触れることにより行うことができる。また、操作ボタン７１４の操作により、電源のＯＮ、ＯＦＦ動作や、表示部７１６に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
【０１１４】
図１０（Ｃ）はノート型パーソナルコンピュータ７２０であり、筐体７２１、表示部７２２、キーボード７２３、ポインティングデバイス７２４等を有する。筐体７２１は内部にバッテリ及びＭＣＵ１０を有する。
【０１１５】
図１０（Ｄ）はゴーグル型ディスプレイ７３０である。ゴーグル型ディスプレイ７３０は、装着部７３１、筐体７３２、ケーブル７３５、バッテリ７３６、表示部７３７を有する。バッテリ７３６は装着部７３１に収納されている。表示部７３７は筐体７３２に設けられている。筐体７３２は、ＭＣＵ１０、無線通信装置、記憶装置など各種の電子部品を内蔵する。ケーブル７３５を介してバッテリ７３６から筐体７３２内の表示部７３７および電子部品に電力が供給される。表示部７３７には無線によって送信された映像等の各種の情報が表示される。
【０１１６】
ゴーグル型ディスプレイ７３０は筐体７３２にカメラを設けてもよい。カメラが使用者の眼球やまぶたの動きを検知することで、使用者はゴーグル型ディスプレイ７３０を操作することができる。また、ゴーグル型ディスプレイ７３０は、装着部７３１に温度センサ、圧力センサ、加速度センサ、生体センサ等の各種センサを設けてもよい。例えばゴーグル型ディスプレイ７３０は、生体センサによって、使用者の生体情報を取得し、筐体７３２内の記憶装置に記憶させる。また、ゴーグル型ディスプレイ７３０は、無線信号によって他の情報端末に取得した生体情報を送信してもよい。
【０１１７】
図１０（Ｅ）はビデオカメラ７４０である。ビデオカメラ７４０は、第１筐体７４１、第２筐体７４２、表示部７４３、操作キー７４４、レンズ７４５、接続部７４６等を有する。操作キー７４４およびレンズ７４５は第１筐体７４１に設けられており、表示部７４３は第２筐体７４２に設けられている。また第１筐体７４１は内部にＭＣＵ１０及びバッテリを有する。バッテリは第１筐体７４１の外に設けてもよい。そして、第１筐体７４１と第２筐体７４２とは、接続部７４６により接続されており、第１筐体７４１と第２筐体７４２の間の角度は、接続部７４６により変更が可能である。表示部７４３における映像を、接続部７４６における第１筐体７４１と第２筐体７４２との間の角度に従って切り替える構成としても良い。
【０１１８】
図１０（Ｆ）は自動車７５０である。自動車７５０は、車体７５１、車輪７５２、ダッシュボード７５３、ライト７５４等を有する。車体７５１は内部にＭＣＵ１０及びバッテリを有する。
【０１１９】
また、車輪７５２の内部にＭＣＵ１０、圧力センサ及び温度センサを設けてもよい。そうすることで、自動車７５０は車輪７５２の空気圧や温度をモニターすることができる。
【０１２０】
（実施の形態３）
本実施の形態では、実施の形態１に示したＭＣＵ１０を有する無線センサおよびその応用例について、図１１乃至図１５を用いて説明を行う。
【０１２１】
＜無線センサの構成例１＞
図１１（Ａ）および図１１（Ｂ）は、本発明の一態様の電子機器である無線センサ８００の構成例を示す外観図である。無線センサ８００は、回路基板８０１と、バッテリ８０２と、センサ８０３と、を有する。バッテリ８０２には、ラベル８０４が貼られている。さらに、図１１（Ｂ）に示すように、無線センサ８００は、端子８０６と、端子８０７と、アンテナ８０８と、アンテナ８０９と、を有する。
【０１２２】
回路基板８０１は、端子８０５と、集積回路８１０と、を有する。端子８０５は、導線８１３を介して、センサ８０３に接続される。なお、端子８０５の数は２個に限定されず、必要に応じた数だけ設ければよい。
【０１２３】
また、回路基板８０１は、トランジスタやダイオードなどの半導体素子、抵抗素子または配線などが形成されていてもよい。
【０１２４】
バッテリ８０２が発熱する熱、またはアンテナ８０８、８０９が発生する電磁界がセンサ８０３の動作に悪影響を与える場合は、導線８１３の距離を長くして、センサ８０３を、バッテリ８０２またはアンテナ８０８、８０９から離せばよい。例えば、導線８１３の長さは、１ｃｍ以上、１ｍ以下、好ましくは、１ｃｍ以上５０ｃｍ以下、さらに好ましくは１ｃｍ以上３０ｃｍ以下であればよい。
【０１２５】
また、上記発熱や電磁界がセンサ８０３に影響を与えなければ、センサ８０３は導線８１３を設けずに回路基板８０１上に直接配置しても良い。
【０１２６】
アンテナ８０８およびアンテナ８０９は、コイル状に限定されず、例えば線状、板状であってもよい。また、平面アンテナ、開口面アンテナ、進行波アンテナ、ＥＨアンテナ、磁界アンテナ、誘電体アンテナ等のアンテナを用いてもよい。または、アンテナ８０８若しくはアンテナ８０９は、平板状の導体でもよい。この平板状の導体は、電界結合用の導体の一つとして機能することができる。つまり、コンデンサの有する２つの導体のうちの一つの導体として、アンテナ８０８若しくはアンテナ８０９を機能させてもよい。これにより、電磁界、磁界だけでなく、電界で電力のやり取りを行うこともできる。
【０１２７】
集積回路８１０は、ＳｉトランジスタまたはＯＳトランジスタで構成される回路を有する。集積回路８１０に実施の形態１に示すＭＣＵ１０を適用することができる。
【０１２８】
アンテナ８０８の線幅は、アンテナ８０９の線幅よりも大きいことが好ましい。これにより、アンテナ８０８により受電する電力量を大きくできる。
【０１２９】
センサ８０３は、熱的、力学的、あるいは電磁気学的等の諸情報をアナログデータとして出力する機能を有する回路である。
【０１３０】
無線センサ８００は、アンテナ８０８およびアンテナ８０９と、バッテリ８０２との間に層８１２を有する。層８１２は、例えばバッテリ８０２による電磁界を遮蔽する機能を有する。層８１２としては、例えば磁性体を用いることができる。
【０１３１】
実施の形態１に示すＭＣＵ１０を無線センサ８００に適用することで、無線センサ８００の消費電力を低減することができる。
【０１３２】
＜無線センサの構成例２＞
図１２は、本発明の一態様の電子機器である無線センサ８８０の構成例を示す外観図である。無線センサ８８０は、支持体８５０と、アンテナ８５１と、集積回路８５２と、回路基板８５３と、センサ８５５と、バッテリ８５４と、を有する。
【０１３３】
回路基板８５３には、集積回路８５２が配置されている。また、回路基板８５３は、トランジスタやダイオードなどの半導体素子、抵抗素子または配線などが形成されていてもよい。
【０１３４】
集積回路８５２は、ＳｉトランジスタまたはＯＳトランジスタで構成される回路を有する。集積回路８５２に実施の形態１に示すＭＣＵ１０を適用することができる。
【０１３５】
アンテナ８５１は、導線８６０を介して、集積回路８５２に接続されている。アンテナ８５１の詳細は、無線センサ８００のアンテナ８０８またはアンテナ８０９の記載を参照すればよい。
【０１３６】
センサ８５５は、導線８５６を介して、集積回路８５２に接続されている。また、センサ８５５は、支持体８５０の外に形成しても良いし、支持体８５０の上に形成しても良い。
【０１３７】
センサ８５５は、熱的、力学的、あるいは電磁気学的等の諸情報をアナログデータとして出力する機能を有する回路である。
【０１３８】
バッテリ８５４は、正極及び負極の一方としての機能を有する端子８５８、および正極及び負極の他方としての機能を有する端子８５９を有する。それぞれの端子は導線８５７及び回路基板８５３を介して、集積回路８５２に接続されている。
【０１３９】
支持体８５０として、例えば、ガラス、石英、プラスチック、金属、ステンレス・スチル・ホイル、タングステン・ホイル、可撓性基板、貼り合わせフィルム、基材フィルム、繊維状の材料を含む紙、又は木材などを用いればよい。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。
【０１４０】
無線センサ８８０は、薄型であることが好ましい。特にバッテリ８５４及び支持体８５０を含めた厚さは、０．１ｍｍ以上、５ｍｍ以下、好ましくは０．１ｍｍ以上、３ｍｍ以下、さらに好ましくは０．１ｍｍ以上、１ｍｍ以下であることが好ましい。無線センサ８８０を上記構成にすることで、ポスターや段ボールなどの紙類に無線センサ８８０を埋め込むことが可能になる。
【０１４１】
また、無線センサ８８０は、可撓性を有することが好ましい。特に、支持体８５０及びバッテリ８５４は、曲率半径が３０ｍｍ以上、好ましくは曲率半径が１０ｍｍ以上の範囲で変形することができることが好ましい。無線センサ８８０を上記構成にすることで、衣服や人体などに無線センサ８８０を貼ることが可能になる。
【０１４２】
上記構成を満たすために、バッテリ８５４は薄型で且つ可撓性を有することが好ましい。バッテリ８５４の外装体として、例えば、第１の薄膜、第２の薄膜、第３の薄膜の順に形成された三層構造のフィルムを用いればよい。なお、第３の薄膜は外装体の外面としての機能を有する。第１の薄膜としては、ポリエチレン、ポリプロピレン、ポリカーボネート、アイオノマー、ポリアミド等の材料を用いればよい。第２の薄膜としては、アルミニウム、ステンレス、銅、ニッケル等の可撓性に優れた金属薄膜を用いればよい。第３の薄膜としては、ポリアミド系樹脂、ポリエステル系樹脂等の絶縁性合成樹脂膜を用いればよい。
【０１４３】
実施の形態１に示すＭＣＵ１０を無線センサ８８０に適用することで、無線センサ８８０の消費電力を低減することができる。
【０１４４】
＜無線センサの応用例＞
次に、上記無線センサの応用例について、図１３乃至図１５を用いて説明する。図１３乃至図１５に示す無線センサ９００は、上記に示した無線センサ８００または無線センサ８８０を適用することが可能である。
【０１４５】
無線センサの応用形態としては、図１３に示す模式図で説明することができる。無線センサ９００を物品９２１に貼付、あるいは内部に設置し、外部のリーダー９２２から無線信号９１１を送信する。無線信号９１１を受信した無線センサ９００は、センサによって物品９２１に触れることなく、温度等の情報を取得し、リーダー９２２に送信することができる。
【０１４６】
また別の無線センサの応用形態としては、図１４（Ａ）に示す模式図で説明することができる。例えば、トンネル壁面に無線センサ９００を埋め込み、外部から無線信号９１１を送信する。無線信号９１１を受信した無線センサ９００は、センサによってトンネル壁面の情報を取得し、送信することができる。
【０１４７】
また別の無線センサの応用形態としては、図１４（Ｂ）に示す模式図で説明することができる。例えば、橋梁の支柱の壁面に無線センサ９００を埋め込み、外部から無線信号９１１を送信する。無線信号９１１を受信した無線センサ９００は、センサによって橋梁の支柱内の情報を取得し、送信することができる。
【０１４８】
また別の無線センサの応用形態としては、図１５に示す模式図で説明することができる。例えば、接着パッド等を用いて人体に無線センサ９００を取り付け、リーダー９２２から無線信号９１１を送信する。無線信号９１１を受信した無線センサ９００は、配線９３２を介して人体に取り付けられた電極９３１等に信号を与えて生体情報等の情報を取得し、送信することができる。取得した情報は、リーダー９２２の表示部９３３で確認することができる。
【０１４９】
図１３乃至図１５に示す無線センサ９００は、実施の形態１に示すＭＣＵ１０を内蔵することで、無線センサ９００の消費電力を低減することができる。
【０１５０】
（実施の形態４）
本実施の形態では、実施の形態１で示したＭＣＵ１０の構成例について、説明を行う。
【０１５１】
図１６は、ＭＣＵ１０の断面図の一例を示している。図１６に示すＭＣＵ１０は、トランジスタＭ１、トランジスタＯＳ１、容量素子Ｃ１を示している。
【０１５２】
図１６に示すＭＣＵ１０は、下から順に積層された層Ｌ１、層Ｌ２、層Ｌ３、層Ｌ４を有する。
【０１５３】
層Ｌ１は、トランジスタＭ１と、基板３００と、素子分離層３０１と、絶縁体３０２と、プラグ３１０などを有する。
【０１５４】
層Ｌ２は、絶縁体３０３と、配線３２０と、絶縁体３０４と、プラグ３１１などを有する。
【０１５５】
層Ｌ３は、絶縁体２１４と、絶縁体２１６と、トランジスタＯＳ１と、プラグ３１２と、絶縁体２８２と、絶縁体２８４と、配線３２１などを有する。トランジスタＯＳ１の第１ゲートは配線ＷＬとしての機能を有し、トランジスタＯＳ１の第２ゲートは配線ＢＧとしての機能を有する。
【０１５６】
層Ｌ４は、容量素子Ｃ１と、プラグ３１３と、配線ＢＬなどを有する。容量素子Ｃ１は導電体３２２と、導電体３２３と、絶縁体３０５で成る。
【０１５７】
次に図１８を用いてトランジスタＭ１の詳細について説明を行う。図１８（Ａ）左側はトランジスタＭ１のチャネル長方向の断面図であり、図１８（Ａ）の右側はトランジスタＭ１のチャネル幅方向の断面図を示している。
【０１５８】
トランジスタＭ１は基板３００に設けられ、素子分離層３０１によって隣接する他のトランジスタと分離されている。素子分離層３０１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン等を用いることができる。なお、本明細書において、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいい、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。
【０１５９】
基板３００としては、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムからなる化合物半導体基板や、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。また、基板３００として、例えば、ガラス基板、石英基板、プラスチック基板、金属基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルム、などを用いてもよい。また、ある基板を用いて半導体素子を形成し、その後、別の基板に半導体素子を転置してもよい。
【０１６０】
また、基板３００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板３００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板３００として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板３００が伸縮性を有してもよい。また、基板３００は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板３００の厚さは、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下とする。基板３００を薄くすると、半導体装置を軽量化することができる。また、基板３００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板３００上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。可とう性基板である基板３００としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板３００は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板３００としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリル、ポリテトラフルオロエチレン（ＰＴＦＥ）などがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板３００として好適である。
【０１６１】
本実施の形態では、一例として、基板３００に単結晶シリコンウェハを用いた例を示している。
【０１６２】
トランジスタＭ１は、ウェル３５１に設けられたチャネル形成領域３５２、不純物領域３５３及び不純物領域３５４と、該不純物領域に接して設けられた導電性領域３５５及び導電性領域３５６と、チャネル形成領域３５２上に設けられたゲート絶縁体３５８と、ゲート絶縁体３５８上に設けられたゲート電極３５７とを有する。なお、導電性領域３５５、３５６には、金属シリサイド等を用いてもよい。
【０１６３】
図１８（Ａ）において、トランジスタＭ１はチャネル形成領域３５２が凸形状を有し、その側面及び上面に沿ってゲート絶縁体３５８及びゲート電極３５７が設けられている。このような形状を有するトランジスタをＦＩＮ型トランジスタと呼ぶ。本実施の形態では、半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体層を形成してもよい。
【０１６４】
本実施の形態では、一例として、トランジスタＭ１としてＳｉトランジスタを適用した例を示している。トランジスタＭ１は、ｎチャネル型のトランジスタまたはｐチャネル型のトランジスタのいずれでもよく、回路によって適切なトランジスタを用いればよい。
【０１６５】
なお、トランジスタＭ１として、プレーナー型のトランジスタを用いてもよい。その場合の例を図１８（Ｂ）に示す。図１８（Ｂ）左側はトランジスタＭ１のチャネル長方向の断面図であり、図１８（Ｂ）の右側はトランジスタＭ１のチャネル幅方向の断面図を示している。
【０１６６】
図１８（Ｂ）に示すトランジスタＭ１は、ウェル３６１に設けられたチャネル形成領域３６２、低濃度不純物領域３７１及び低濃度不純物領域３７２と、高濃度不純物領域３６３及び高濃度不純物領域３６４と、該高濃度不純物領域に接して設けられた導電性領域３６５及び導電性領域３６６と、チャネル形成領域３６２上に設けられたゲート絶縁体３６８と、ゲート絶縁体３６８上に設けられたゲート電極３６７と、ゲート電極３６７の側壁に設けられた側壁絶縁層３６９及び側壁絶縁層３７０を有する。なお、導電性領域３６５、３６６には、金属シリサイド等を用いてもよい。
【０１６７】
再び図１６に戻る。絶縁体３０２は、層間絶縁体としての機能を有する。トランジスタＭ１にＳｉトランジスタを用いた場合、絶縁体３０２は水素を含むことが好ましい。絶縁体３０２が水素を含むことで、シリコンのダングリングボンドを終端し、トランジスタＭ１の信頼性を向上させる効果がある。絶縁体３０２として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン等を用いることが好ましい。
【０１６８】
絶縁体３０３には、基板３００またはトランジスタＭ１などから、トランジスタＯＳ１が設けられる領域に、水素や不純物が拡散しないようなバリア膜を用いることが好ましい。例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタＯＳ１が有する酸化物半導体に水素が拡散することで、該酸化物半導体の特性が低下する場合がある。従って、トランジスタＭ１と、トランジスタＯＳ１との間に、水素の拡散を抑制する膜を用いることが好ましい。
【０１６９】
水素の拡散を抑制する膜とは、水素の脱離量が少ない膜のことを言う。水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ））などを用いて分析することができる。例えば、絶縁体３０３の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３０３の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
【０１７０】
また、絶縁体３０４および絶縁体２１４は、銅の拡散を抑制する、または、酸素、および水素に対するバリア性を有する絶縁体を用いることが好ましい。例えば、銅の拡散を抑制する膜の一例として、窒化シリコンを用いることができる。従って、絶縁体３０４および絶縁体２１４は絶縁体３０３と同様の材料を用いることができる。
【０１７１】
絶縁体２１６は、例えば、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０１７２】
絶縁体２８０、絶縁体２８２、絶縁体２８４、トランジスタＯＳ１の詳細については後述の実施の形態で説明を行う。
【０１７３】
絶縁体３０５には例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよい。
【０１７４】
また、絶縁体３０５は上記絶縁体の積層構造としてもよい。例えば、酸化窒化シリコンなどの絶縁破壊耐性が大きい材料と、酸化アルミニウムなどの高誘電率（ｈｉｇｈ−ｋ）材料の積層構造としてもよい。当該構成により、容量素子Ｃ１は、十分な容量を確保でき、且つ、絶縁破壊を抑制することができる。
【０１７５】
図１６に示す導電体、配線及びプラグとして、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ストロンチウム（Ｓｒ）の低抵抗材料からなる単体、合金、またはこれらを主成分とする化合物を含む導電体の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。
【０１７６】
図１６のＭＣＵ１０は、トランジスタＯＳ１を容量素子Ｃ１の上に形成してもよい。その場合の断面図を図１７に示す。図１７に示す断面図は、層Ｌ３と層Ｌ４が図１６の断面図が異なる。
【０１７７】
図１７において、層Ｌ３は、配線３４１、容量素子Ｃ１を有する。
【０１７８】
図１７において、層Ｌ４は、プラグ３３１、プラグ３３２、プラグ３３３、プラグ３３４、配線３４２、配線３４３、配線ＢＬ、絶縁体２１４、絶縁体２１６、絶縁体２８０、絶縁体２８２、絶縁体２８４、トランジスタＯＳ１を有する。
【０１７９】
容量素子Ｃ１をトランジスタＯＳ１の下に設けることで、容量素子Ｃ１を形成する際に生じるプロセスダメージまたは水素の影響から、トランジスタＯＳ１を防ぐことができる。
【０１８０】
なお、図１６および図１７は容量素子Ｃ２が図示されていないが、容量素子Ｃ２は容量素子Ｃ１と同じ層に形成すればよい。
【０１８１】
図１６及び図１７において、符号及びハッチングパターンが与えられていない領域は、絶縁体で構成されている。上記絶縁体には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上の材料を含む絶縁体を用いることができる。また、当該領域には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。
【０１８２】
（実施の形態５）
本実施の形態では、上記実施の形態で用いたＯＳトランジスタの構造について説明を行う。
【０１８３】
＜酸化物半導体＞
まず、ＯＳトランジスタに用いることが可能な酸化物半導体について説明を行う。
【０１８４】
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。ここで、酸化物半導体が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。
【０１８５】
元素Ｍとして、例えば、ガリウム（Ｇａ）が好ましい。そのほかの元素Ｍに適用可能な元素としては、アルミニウム（Ａｌ）、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、イットリウム（Ｙ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、スカンジウム（Ｓｃ）などが挙げられる。
【０１８６】
まず、図１９（Ａ）、図１９（Ｂ）、および図１９（Ｃ）を用いて、本発明に係る酸化物半導体が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図１９には、酸素の原子数比については記載しない。また、酸化物半導体が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
【０１８７】
図１９（Ａ）、図１９（Ｂ）、および図１９（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（αは−１以上１以下）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
【０１８８】
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
【０１８９】
また、二点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋γ）：２：（１−γ）の原子数比（γは−１以上１以下）となるラインを表す。また、図１９に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近傍値の酸化物半導体は、スピネル型の結晶構造をとりやすい。
【０１９０】
酸化物半導体中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場合がある。
【０１９１】
また、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物半導体では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるためである。
【０１９２】
図１９（Ａ）の領域Ａで示される領域は、酸化物半導体のキャリア移動度が高く、かつ、粒界が少ない層状構造となりやすい領域を表している。
【０１９３】
図１９（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物半導体は、特に、結晶性が高く、キャリア移動度も高い優れた酸化物半導体である。
【０１９４】
一方、酸化物半導体中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびその近傍値である原子数比（例えば図１９（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
【０１９５】
＜トランジスタ構造１＞
図２０（Ａ）、図２０（Ｂ）、および図２０（Ｃ）は、トランジスタ２００の上面図および断面図である。図２０（Ａ）は上面図であり、図２０（Ｂ）は、図２０（Ａ）に示す一点鎖線Ｘ１−Ｘ２、図２０（Ｃ）は、一点鎖線Ｙ１−Ｙ２に対応する断面図である。なお、図２０（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０１９６】
図２０（Ｂ）、（Ｃ）は、絶縁体２１４及び絶縁体２１６上にトランジスタ２００が設けられた例を示している。
【０１９７】
トランジスタ２００は、ゲート電極として機能する導電体２０５（導電体２０５ａ、および導電体２０５ｂ）および導電体２６０と、ゲート絶縁層として機能する絶縁体２２０、絶縁体２２２、絶縁体２２４、および絶縁体２５０と、酸化物半導体２３０（酸化物半導体２３０ａ、酸化物半導体２３０ｂ、および酸化物半導体２３０ｃ）と、ソースまたはドレインの一方として機能する導電体２４０ａと、ソースまたはドレインの他方として機能する導電体２４０ｂと、過剰酸素を有する（化学量論的組成よりも過剰に酸素を含む）絶縁体２８０と、を有する。
【０１９８】
トランジスタ２００において、導電体２６０をトップゲート、導電体２０５をボトムゲートと呼ぶ場合がある。あるいは、導電体２６０をフロントゲート、導電体２０５をバックゲートと呼ぶ場合がある。
【０１９９】
また、酸化物半導体２３０は、酸化物半導体２３０ａと、酸化物半導体２３０ａ上の酸化物半導体２３０ｂと、酸化物半導体２３０ｂ上の酸化物半導体２３０ｃと、を有する。なお、トランジスタ２００をオンさせると、主として酸化物半導体２３０ｂに電流が流れることから、酸化物半導体２３０ｂはチャネル形成領域としての機能を有する。一方、酸化物半導体２３０ａおよび酸化物半導体２３０ｃは、酸化物半導体２３０ｂとの界面近傍（混合領域となっている場合もある）は電流が流れる場合があるものの、そのほかの領域は絶縁体として機能する場合がある。
【０２００】
導電体２０５は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等である。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【０２０１】
例えば、導電体２０５ａとして、水素に対するバリア性を有する導電体として、窒化タンタル等を用い、導電体２０５ｂとして、導電性が高いタングステンを積層するとよい。当該組み合わせを用いることで、配線としての導電性を保持したまま、酸化物半導体２３０への水素の拡散を抑制することができる。なお、図２０では、導電体２０５ａ、および導電体２０５ｂの２層構造を示したが、当該構成に限定されず、単層でも３層以上の積層構造でもよい。
【０２０２】
絶縁体２２０、および絶縁体２２４は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体であることが好ましい。特に、絶縁体２２４として過剰酸素を含む絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を、トランジスタ２００を構成する酸化物半導体に接して設けることにより、酸化物半導体中の酸素欠損を補償することができる。なお、絶縁体２２０と絶縁体２２４とは、必ずしも同じ材料を用いて形成しなくともよい。
【０２０３】
絶縁体２２２は、例えば、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０２０４】
なお、絶縁体２２２が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【０２０５】
絶縁体２２０及び絶縁体２２４の間に、ｈｉｇｈ−ｋ材料を含む絶縁体２２２を有することで、絶縁体２２２を負に帯電させることが可能である。すなわち、絶縁体２２２を電荷蓄積層として機能させることができる。
【０２０６】
例えば、絶縁体２２０、および絶縁体２２４に、酸化シリコンを用い、絶縁体２２２に、酸化ハフニウム、酸化アルミニウム、酸化タンタルのような電子捕獲準位の多い材料を用いた場合、半導体装置の使用温度、あるいは保管温度よりも高い温度（例えば、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、導電体２０５の電位をソース電極やドレイン電極の電位より高い状態を、１０ミリ秒以上、代表的には１分以上維持することで、トランジスタ２００を構成する酸化物半導体から導電体２０５に向かって、電子が移動する。この時、移動する電子の一部が、絶縁体２２２の電子捕獲準位に捕獲される。
【０２０７】
絶縁体２２２の電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、Ｖｔｈがプラス側にシフトする。なお、導電体２０５の電圧の制御によって電子の捕獲する量を制御することができ、それに伴ってＶｔｈを制御することができる。
【０２０８】
また、電子を捕獲する処理は、トランジスタの作製過程におこなえばよい。例えば、トランジスタのソース電極あるいはドレイン電極に接続する導電体の形成後、あるいは、前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、パッケージ後等、工場出荷前のいずれかの段階で行うとよい。
【０２０９】
また、絶縁体２２０、絶縁体２２２、絶縁体２２４の膜厚を適宜調整することで、Ｖｔｈを制御することができる。または、非導通時のリーク電流の小さいトランジスタを提供することができる。絶縁体２２０、絶縁体２２２、絶縁体２２４の膜厚をそれぞれ薄くすることで、導電体２０５によるＶｔｈ制御が容易になり好ましい。例えば、絶縁体２２０、絶縁体２２２、絶縁体２２４の膜厚はそれぞれ５０ｎｍ以下、さらに好ましくはそれぞれ３０ｎｍ以下、さらに好ましくはそれぞれ１０ｎｍ以下、さらに好ましくはそれぞれ５ｎｍ以下にすればよい。
【０２１０】
酸化物半導体２３０ａ、酸化物半導体２３０ｂ、および酸化物半導体２３０ｃは、Ｉｎ−Ｍ−Ｚｎ酸化物等の金属酸化物で形成される。また、酸化物半導体２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
【０２１１】
酸化物半導体２３０ａ、酸化物半導体２３０ｃは、酸化物半導体２３０ｂよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体２３０ｂの伝導帯下端のエネルギー準位と、酸化物半導体２３０ａ、酸化物半導体２３０ｃの伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物半導体２３０ａ、酸化物半導体２３０ｃの電子親和力と、酸化物半導体２３０ｂの電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
【０２１２】
酸化物半導体２３０ｂにおいて、エネルギーギャップは２ｅＶ以上が好ましく、２．５ｅＶ以上３．０ｅＶ以下がより好ましい。また、酸化物半導体２３０ａおよび酸化物半導体２３０ｃにおいて、エネルギーギャップは２ｅＶ以上が好ましく、２．５ｅＶ以上がより好ましく、２．７ｅＶ以上３．５ｅＶ以下がさらに好ましい。また、酸化物半導体２３０ａおよび酸化物半導体２３０ｃのエネルギーギャップは、酸化物半導体２３０ｂのエネルギーギャップよりも大きいことが好ましい。例えば、酸化物半導体２３０ａのエネルギーギャップは、酸化物半導体２３０ｂのエネルギーギャップと比べて、０．１５ｅＶ以上、または０．５ｅＶ以上、または１．０ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。同様に、酸化物半導体２３０ｃのエネルギーギャップは、酸化物半導体２３０ｂのエネルギーギャップと比べて、０．１５ｅＶ以上、または０．５ｅＶ以上、または１．０ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
【０２１３】
また、酸化物半導体２３０ａ、酸化物半導体２３０ｂおよび酸化物半導体２３０ｃのそれぞれの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下である。
【０２１４】
酸化物半導体のキャリア密度を低くすることで、トランジスタのしきい値電圧のマイナスシフトを抑制し、またはトランジスタのオフ電流を低くすることができるため好ましい。
【０２１５】
酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
【０２１６】
不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。
【０２１７】
酸化物半導体２３０ａおよび酸化物半導体２３０ｃとして、高純度真性または実質的に高純度真性である酸化物半導体を用いることが好ましい。例えば、酸化物半導体２３０ａおよび酸化物半導体２３０ｃのキャリア密度は、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
【０２１８】
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩＤ−ＶＧ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、バンドギャップが小さく熱励起された電子（キャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くなる。
【０２１９】
上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称してもよい。
【０２２０】
酸化物半導体２３０ｂのキャリア密度は、酸化物半導体２３０ａおよび酸化物半導体２３０ｃと比較して高いことが好ましい。酸化物半導体２３０ｂのキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
【０２２１】
酸化物半導体２３０ａと酸化物半導体２３０ｂとの界面、または酸化物半導体２３０ｂと酸化物半導体２３０ｃとの界面において形成される混合層の欠陥準位密度を低くすることが好ましい。
【０２２２】
具体的には、酸化物半導体２３０ａと酸化物半導体２３０ｂ、酸化物半導体２３０ｂと酸化物半導体２３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物半導体２３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物半導体の場合、酸化物半導体２３０ａ、酸化物半導体２３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物半導体、Ｇａ−Ｚｎ酸化物半導体、酸化ガリウムなどを用いるとよい。
【０２２３】
このとき、キャリアの主たる経路は酸化物半導体２３０ｂとなる。酸化物半導体２３０ａと酸化物半導体２３０ｂとの界面、および酸化物半導体２３０ｂと酸化物半導体２３０ｃとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
【０２２４】
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのＶｔｈはプラス方向にシフトしてしまう。酸化物半導体２３０ａ、酸化物半導体２３０ｃを設けることにより、トラップ準位を酸化物半導体２３０ｂより遠ざけることができる。当該構成とすることで、トランジスタのＶｔｈがプラス方向にシフトすることを防止することができる。
【０２２５】
酸化物半導体２３０ａ、酸化物半導体２３０ｃは、酸化物半導体２３０ｂと比較して、導電率が十分に低い材料を用いる。このとき、酸化物半導体２３０ｂ、酸化物半導体２３０ｂと酸化物半導体２３０ａとの界面、および酸化物半導体２３０ｂと酸化物半導体２３０ｃとの界面が、主にチャネル領域として機能する。例えば、酸化物半導体２３０ａ、酸化物半導体２３０ｃには、図１９（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物半導体を用いればよい。なお、図１９（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、またはその近傍値である原子数比を示している。
【０２２６】
特に、酸化物半導体２３０ｂに図１９（Ａ）に示す領域Ａで示される原子数比の酸化物半導体を用いる場合、酸化物半導体２３０ａおよび酸化物半導体２３０ｃには、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物半導体を用いることが好ましい。また、酸化物半導体２３０ｃとして、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物半導体を用いることが好適である。
【０２２７】
酸化物半導体２３０ｃは、酸化物半導体２３０ｂよりも結晶性が低い場合がある。また、酸化物半導体２３０ｂは、後述するＣＡＡＣ−ＯＳを有することが好ましい。酸化物半導体２３０ｃの結晶性を低くすることにより、酸化物半導体２３０ｃの酸素透過性が高くなり、酸化物半導体２３０ｃよりも上に位置する絶縁体から酸化物半導体２３０ｂへ酸素を供給しやすくなる場合がある。ここで、酸化物半導体２３０ｃは非晶質または後述するａ−ｌｉｋｅ  ＯＳ（ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であってもよい。
【０２２８】
酸化物半導体２３０ａは、ＣＡＡＣ−ＯＳを有してもよい。また、酸化物半導体２３０ａは酸化物半導体２３０ｃよりも結晶性が高いことが好ましい。
【０２２９】
絶縁体２５０として、絶縁体２２４と同様に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を酸化物半導体２３０に接して設けることにより、酸化物半導体２３０中の酸素欠損を低減することができる。
【０２３０】
また、絶縁体２５０は、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの、酸素や水素に対してバリア性のある絶縁膜を用いることができる。このような材料を用いて形成した場合、酸化物半導体２３０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
【０２３１】
なお、絶縁体２５０は、絶縁体２２０、絶縁体２２２、および絶縁体２２４と同様の積層構造を有していてもよい。絶縁体２５０が、電子捕獲準位に必要な量の電子を捕獲させた絶縁体を有することで、トランジスタ２００は、Ｖｔｈをプラス側にシフトすることができる。当該構成を有することで、トランジスタ２００は、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリ・オフ型のトランジスタとなる。
【０２３２】
また、酸化物半導体２３０と導電体２６０の間に、絶縁体２５０の他にバリア膜を設けてもよい。もしくは、酸化物半導体２３０ｃにバリア性があるものを用いてもよい。
【０２３３】
例えば、過剰酸素を含む絶縁膜を酸化物半導体２３０に接して設け、さらにバリア膜で包み込むことで、酸化物半導体を化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。また、酸化物半導体２３０への水素等の不純物の侵入を防ぐことができる。
【０２３４】
導電体２４０ａと、および導電体２４０ｂは、一方がソース電極として機能し、他方がドレイン電極として機能する。
【０２３５】
導電体２４０ａと、導電体２４０ｂとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。また、図では単層構造を示したが、２層以上の積層構造としてもよい。
【０２３６】
例えば、チタン膜とアルミニウム膜を積層するとよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
【０２３７】
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【０２３８】
また、ゲート電極として機能を有する導電体２６０は、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイドを用いてもよい。
【０２３９】
例えば、アルミニウム膜上にチタン膜を積層する二層構造とするとよい。また、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造としてもよい。
【０２４０】
また、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【０２４１】
また、導電体２６０は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
【０２４２】
導電体２６０として、仕事関数の高い導電性材料を用いることで、トランジスタ２００のＶｔｈを大きくし、カットオフ電流を下げることができる。導電体２６０の仕事関数は好ましくは、４．８ｅＶ以上、さらに好ましくは５．０ｅＶ以上、さらに好ましくは５．２ｅＶ以上、さらに好ましくは５．４ｅＶ以上、さらに好ましくは５．６ｅＶ以上の導電性材料を用いればよい。仕事関数の大きな導電性材料として、例えば、モリブデン、酸化モリブデン、Ｐｔ、Ｐｔシリサイド、Ｎｉシリサイド、インジウム錫酸化物、窒素添加されたＩｎ−Ｇａ−Ｚｎ酸化物などが挙げられる。
【０２４３】
トランジスタ２００の上方には、絶縁体２８０を設ける。絶縁体２８０は過剰酸素を有することが好ましい。特に、トランジスタ２００近傍の層間膜などとして、過剰酸素を有する絶縁体を設けることで、トランジスタ２００の酸素欠損を低減することで、信頼性を向上させることができる。
【０２４４】
過剰酸素を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物材料とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
【０２４５】
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
【０２４６】
また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０２４７】
＜トランジスタ構造２＞
図２１には、トランジスタ２００に適応できる構造の一例を示す。図２１（Ａ）はトランジスタ２００の上面を示す。なお、図の明瞭化のため、図２１（Ａ）において一部の膜は省略されている。また、図２１（Ｂ）は、図２１（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図２１（Ｃ）はＹ１−Ｙ２に対応する断面図である。
【０２４８】
なお、図２１に示すトランジスタ２００において、図２０に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
【０２４９】
図２１に示す構造は、ゲート電極と機能する導電体２６０が、導電体２６０ａ、導電体２６０ｂ、導電体２６０ｃを有する。
【０２５０】
導電体２６０ａは、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成する。特に、ＡＬＤ法を用いて形成することが好ましい。ＡＬＤ法等により形成することで、絶縁体２５０に対するプラズマによるダメージを減らすことができる。また、被覆性を向上させることができるため、導電体２６０ａをＡＬＤ法等により形成することが好ましい。従って、信頼性が高いトランジスタ２００を提供することができる。
【０２５１】
また、導電体２６０ｂは、タンタル、タングステン、銅、アルミニウムなどの導電性が高い材料を用いて形成する。さらに、導電体２６０ｂ上に形成する導電体２６０ｃは、窒化タングステンなどの酸化しづらい導電体を用いて形成することが好ましい。絶縁体２８０に酸素が脱離する酸化物材料を用いる場合、導電体２６０が、脱離した酸素により酸化することを防止することができる。
【０２５２】
従って、導電体２６０の酸化を抑制し、絶縁体２８０から、脱離した酸素を効率的に酸化物半導体２３０へと供給することができる。
【０２５３】
過剰酸素を有する絶縁体２８０と接する面積が大きい導電体２６０ｃに酸化しにくい導電体を用いることで、絶縁体２８０の過剰酸素が導電体２６０に吸収されることを抑制することができる。また、導電体２６０ｂに導電性が高い導電体を用いることで、消費電力が小さいトランジスタ２００を提供することができる。
【０２５４】
＜トランジスタ構造３＞
図２２には、トランジスタ２００に適応できる構造の一例を示す。図２２（Ａ）はトランジスタ２００の上面を示す。なお、図の明瞭化のため、図２２（Ａ）において一部の膜は省略されている。また、図２２（Ｂ）は、図２２（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図２２（Ｃ）はＹ１−Ｙ２に対応する断面図である。
【０２５５】
なお、図２２に示すトランジスタ２００において、図２０に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
【０２５６】
図２２に示す構造は、ゲート電極として機能する導電体２６０が、導電体２６０ａ、および導電体２６０ｂを有する積層構造である。また、ゲート電極として機能する導電体２６０上に絶縁体２７０を有する。
【０２５７】
導電体２６０ａは、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法を用いて形成する。特に、ＡＬＤ法を用いて形成することが好ましい。ＡＬＤ法等により形成することで、絶縁体２５０に対するプラズマによるダメージを減らすことができる。また、被覆性を向上させることができるため、導電体２６０ａをＡＬＤ法等により形成することが好ましい。従って、信頼性が高いトランジスタ２００を提供することができる。
【０２５８】
また、導電体２６０ｂは、タンタル、タングステン、銅、アルミニウムなどの導電性が高い材料を用いて形成する。
【０２５９】
また、導電体２６０を覆うように、絶縁体２７０を設ける。絶縁体２８０に酸素が脱離する酸化物材料を用いる場合、導電体２６０が、脱離した酸素により酸化することを防止するため、絶縁体２７０は、酸素に対してバリア性を有する物質を用いる。
【０２６０】
例えば、絶縁体２７０には、酸化アルミニウムなどの金属酸化物を用いることができる。また絶縁体２７０は、導電体２６０の酸化を防止する程度に設けられていればよい。例えば、絶縁体２７０の膜厚は、１ｎｍ以上１０ｎｍ以下、好ましくは３ｎｍ以上７ｎｍ以下として設ける。
【０２６１】
従って、導電体２６０の酸化を抑制し、絶縁体２８０から、脱離した酸素を効率的に酸化物半導体２３０へと供給することができる。
【０２６２】
＜トランジスタ構造４＞
図２３には、トランジスタ２００に適応できる構造の一例を示す。図２３（Ａ）はトランジスタ２００の上面を示す。なお、図の明瞭化のため、図２３（Ａ）において一部の膜は省略されている。また、図２３（Ｂ）は、図２３（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図２３（Ｃ）はＹ１−Ｙ２に対応する断面図である。
【０２６３】
なお、図２３に示すトランジスタ２００において、図２０に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
【０２６４】
図２３に示す構造は、ソースまたはドレインとして機能する導電体が積層構造を有する。導電体２４０ａ、および導電体２４０ｂは、酸化物半導体２３０ｂと密着性が高い導電体を用い、導電体２４１ａ、導電体２４１ｂは、導電性が高い材料を用いることが好ましい。また、導電体２４０ａ、および導電体２４０ｂは、ＡＬＤ法を用いて形成することが好ましい。ＡＬＤ法等により形成することで、被覆性を向上させることができる。
【０２６５】
例えば、酸化物半導体２３０ｂに、インジウムを有する金属酸化物を用いる場合、導電体２４０ａ、および導電体２４０ｂには、窒化チタンなどを用いればよい。また、導電体２４１ａ、および導電体２４１ｂに、タンタル、タングステン、銅、アルミニウムなどの導電性が高い材料を用いることで、信頼性が高く、消費電力が小さいトランジスタ２００を提供することができる。
【０２６６】
また、図２３（Ｃ）に示すように、トランジスタ２００のチャネル幅方向において、酸化物半導体２３０ｂが導電体２６０に覆われている。また、絶縁体２２４が凸部を有する。絶縁体２２４の凸部の形状を調整することで、導電体２６０の底面が、酸化物半導体２３０ｂの底面よりも、基板側とすることができる。つまり、トランジスタ２００は、導電体２０５および導電体２６０の電界によって、酸化物半導体２３０ｂを電気的に取り囲むことができる構造を有する。このように、導電体の電界によって、酸化物半導体２３０ｂを電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。ｓ−ｃｈａｎｎｅｌ構造のトランジスタ２００は、酸化物半導体２３０ｂ全体（バルク）にチャネルを形成することもできる。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくすることができ、さらに大きいオン電流（トランジスタがオン状態のときにソースとドレインの間に流れる電流）を得ることができる。また、導電体２０５および導電体２６０の電界によって、酸化物半導体２３０ｂに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくすることができる。なお、チャネル幅を小さくすることで、ｓ−ｃｈａｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などを高めることができる。
【０２６７】
＜トランジスタ構造５＞
図２４には、トランジスタ２００に適応できる構造の一例を示す。図２４（Ａ）はトランジスタ２００の上面を示す。なお、図の明瞭化のため、図２４（Ａ）において一部の膜は省略されている。また、図２４（Ｂ）は、図２４（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図２４（Ｃ）はＹ１−Ｙ２に対応する断面図である。
【０２６８】
なお、図２４に示すトランジスタ２００において、図２０に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
【０２６９】
絶縁体２８０に形成された開口部に、酸化物半導体２３０ｃ、絶縁体２５０、導電体２６０を形成されている。
【０２７０】
図２４に示すトランジスタ２００は、導電体２４０ａ及び導電体２４０ｂと、導電体２６０と、がほとんど重ならない構造を有するため、導電体２６０にかかる寄生容量を小さくすることができる。即ち、動作周波数が高いトランジスタ２００を提供することができる。
【０２７１】
＜トランジスタ構造６＞
図２５には、トランジスタ２００に適応できる構造の一例を示す。図２５（Ａ）はトランジスタ２００の上面を示す。なお、図の明瞭化のため、図２５（Ａ）において一部の膜は省略されている。また、図２５（Ｂ）は、図２５（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図２５（Ｃ）はＹ１−Ｙ２に対応する断面図である。
【０２７２】
なお、図２５に示すトランジスタ２００において、図２０に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
【０２７３】
図２５に示すトランジスタ２００は、絶縁体２８０に形成された開口部に、酸化物半導体２３０ｃ、絶縁体２５０、導電体２６０が形成されている。
【０２７４】
図２５に示すトランジスタ２００は、導電体２４０ａ及び導電体２４０ｂと、導電体２６０と、がほとんど重ならない構造を有するため、導電体２６０にかかる寄生容量を小さくすることができる。即ち、動作周波数が高いトランジスタ２００を提供することができる。
【０２７５】
また、酸化物半導体２３０ｄは、酸化物半導体２３０ｂと過剰酸素を有する絶縁体２８０との間に設けられている。そのため、図２４のように酸化物半導体２３０ｂが絶縁体２８０と直接接する場合よりも、酸化物半導体２３０ｂに形成されるチャネル近傍に、浅い準位が生じることが抑制され、信頼性が高い半導体装置を提供することができる。
【０２７６】
（実施の形態６）
本実施の形態では、上記ＯＳトランジスタに用いることができる酸化物半導体の構造について説明する。
【０２７７】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【０２７８】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【０２７９】
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
【０２８０】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０２８１】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
【０２８２】
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
【０２８３】
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ  ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ  ＯＳは、物性的に非晶質酸化物半導体に近い。
【０２８４】
〈ＣＡＡＣ−ＯＳ〉
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０２８５】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
【０２８６】
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
【０２８７】
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０２８８】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる回析パターンが現れる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させると、リング状の回折パターンが確認される。ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。
【０２８９】
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０２９０】
高分解能ＴＥＭ像の観察より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがある。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０２９１】
また、上記ペレットは六角形状であることが確認されている。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
【０２９２】
ＣＡＡＣ−ＯＳにおいて、明確な結晶粒界を確認することはできない。ＣＡＡＣ−ＯＳは、格子配列を歪ませることによって結晶粒界の形成を抑制している。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０２９３】
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ  ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ  ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
【０２９４】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０２９５】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０２９６】
〈ｎｃ−ＯＳ〉
次に、ｎｃ−ＯＳについて説明する。
【０２９７】
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
【０２９８】
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、リング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させると、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
【０２９９】
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、スポットが略正六角状に配置された電子回折パターンが観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
【０３００】
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０３０１】
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０３０２】
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０３０３】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０３０４】
〈ａ−ｌｉｋｅ  ＯＳ〉
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
【０３０５】
ａ−ｌｉｋｅ  ＯＳは、鬆を有する不安定な構造である。
【０３０６】
例えば、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０３０７】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
【０３０８】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
【０３０９】
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０３１０】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０３１１】
（実施の形態７）
本実施の形態では、実施の形態１で説明したＭＣＵ１０を電子部品に適用する例、および該電子部品を具備する電子機器に適用する例について、図２６及び図２７を用いて説明する。
【０３１２】
〔半導体ウエハ、チップ〕
図２６（Ａ）は、ダイシング処理が行なわれる前の基板６１１の上面図を示している。基板６１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板６１１上には、複数の回路領域６１２が設けられている。回路領域６１２には、上記実施の形態に示す半導体装置などを設けることができる。
【０３１３】
複数の回路領域６１２は、それぞれが分離領域６１３に囲まれている。分離領域６１３と重なる位置に分離線（「ダイシングライン」ともいう。）６１４が設定される。分離線６１４に沿って基板６１１を切断することで、回路領域６１２を含むチップ６１５を基板６１１から切り出すことができる。図２６（Ｂ）にチップ６１５の拡大図を示す。
【０３１４】
また、分離領域６１３に導電層や半導体層を設けてもよい。分離領域６１３に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程の歩留まり低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に流しながら行なわれる。分離領域６１３に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
【０３１５】
分離領域６１３に設ける半導体層としては、バンドギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．７ｅＶ以上３．５ｅＶ以下の材料を用いることが好ましい。このような材料を用いると、蓄積された電荷をゆっくりと放電することができるため、ＥＳＤによる電荷の急激な移動が抑えられ、静電破壊を生じにくくすることができる。
【０３１６】
〔電子部品〕
チップ６１５を電子部品に適用する例について、図２７を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
【０３１７】
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
【０３１８】
図２７（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において上記実施の形態に示した半導体装置を有する素子基板が完成した後、該素子基板の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ１）。研削により素子基板を薄くすることで、素子基板の反りなどを低減し、電子部品の小型化を図ることができる。
【０３１９】
次に、素子基板を複数のチップに分離する「ダイシング工程」を行う（ステップＳ２）。そして、分離したチップを個々ピックアップしてリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ３）。ダイボンディング工程におけるチップとリードフレームとの接合は、樹脂による接合や、テープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップを接合してもよい。
【０３２０】
次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
【０３２１】
ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを機械的な外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）を低減することができる。
【０３２２】
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ６）。めっき処理によりリードの錆を防止し、後にプリント基板に設ける際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７）。
【０３２３】
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ８）。そして外観形状の良否や動作不良の有無などを調べる「検査工程」（ステップＳ９）を経て、電子部品が完成する。
【０３２４】
また、完成した電子部品の斜視模式図を図２７（Ｂ）に示す。図２７（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示している。図２７（Ｂ）に示す電子部品６５０は、リード６５５および半導体装置６５３を示している。半導体装置６５３としては、上記実施の形態に示した半導体装置などを用いることができる。
【０３２５】
図２７（Ｂ）に示す電子部品６５０は、例えばプリント基板６５２に設けられる。このような電子部品６５０が複数組み合わされて、それぞれがプリント基板６５２上で電気的に接続されることで電子部品が設けられた基板６５４が完成する。完成した基板６５４は、電子機器などに用いられる。
【０３２６】
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
【０３２７】
本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０３２８】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０３２９】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【０３３０】
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０３３１】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０３３２】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０３３３】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０３３４】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【０３３５】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０３３６】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【０３３７】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【０３３８】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【０３３９】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【０３４０】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【０３４１】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０３４２】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０３４３】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０３４４】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【実施例】
【０３４５】
本実施例ではメモリセルＭＣ１２及びメモリセルＭＣ１３を仮定してＳＰＩＣＥシミュレーションを行い、容量素子の容量と充電時間について調査を行った。
【０３４６】
図１（Ｂ）に示すメモリセルＭＣ１２および図１（Ｄ）に示すメモリセルＭＣ１３を仮定してＳＰＩＣＥシミュレーションを行った。トランジスタＯＳ１のチャネル長（Ｌ）とチャネル幅（Ｗ）はともに６０ｎｍとした。メモリセルＭＣ１２が有する容量素子Ｃ１の容量（Ｃ１）は５ｆＦとし、メモリセルＭＣ１３が有する容量素子Ｃ２の容量（Ｃ２）は１０ｆＦ、１５ｆＦ、２０ｆＦ、２５ｆＦとした。これらＣ２の値は、Ｃ１のそれぞれ２倍、３倍、４倍、５倍に相当する。
【０３４７】
配線ＢＬに与えた電位（１．２Ｖ）が、トランジスタＯＳ１を介して、容量素子に充電される様子を計算した。計算結果を図２８に示す。
【０３４８】
図２８に示すグラフの縦軸はノードＦＮの電位（ＶＦＮ）を表している。図２８に示すグラフの横軸は、配線ＢＬに１．２Ｖを与え、且つトランジスタＯＳ１をオン状態にしてからの経過時間（Ｔｉｍｅ）を表している。トランジスタＯＳ１をオン状態にするために配線ＷＬに３．３Ｖを与えた。
【０３４９】
図２８の結果より、ノードＦＮの電位は初期状態（０ｎｓ）では０Ｖであるが、時間を経過するにつれて上昇し、最終的には１．２Ｖに達し充電が完了することがわかる。容量素子Ｃ１の場合は、容量素子Ｃ２の場合よりも１．２Ｖに達するまでの時間が短い。すなわち、メモリセルＭＣ１２はメモリセルＭＣ１３よりも短時間でデータを書き込むことができる。また、メモリセルＭＣ１３は、Ｃ２が大きくなるほどデータの書き込みに時間がかかることがわかる。
【０３５０】
表１に、ＶＦＮが、１．０８Ｖ、０．９６Ｖ、０．８４Ｖ、０．７２Ｖ、０．６０Ｖにそれぞれ達するまでの時間を示す。なお、上記ＶＦＮの値は、１．２Ｖを１００％とした場合、それぞれ９０％、８０％、７０％、６０％、５０％に相当する。すなわち、表１は容量素子Ｃ２が、９０％、８０％、７０％、６０％、５０％に充電されるまでの時間をそれぞれ表している。
【０３５１】
【表１】
2017139460.tif 000003
【０３５２】
例えば、メモリセルＭＣ１２及びメモリセルＭＣ１３は、ＶＦＮが６０％以下（０．７２Ｖ以下）になるとデータが読み取れなくなると仮定する。
【０３５３】
データメモリ１２に使用されるメモリセルＭＣ１２は、高速動作が要求されるので充電されるまでの時間は短い方が好ましい。そのため、容量素子Ｃ１は１００％ではなく、７０％で充電が完了するものとする。充電が完了すると、ノードＦＮに保持された電荷は時間の経過とともに減少し、ＶＦＮも低下する。１００％の充電と比較して、７０％の充電ではＶＦＮが早く６０％に達してしまうが、メモリセルＭＣ１２は、ＣＰＵ１１からのアクセスが頻繁に行われ、ＶＦＮが６０％に達する前にデータの更新が行われる。そのため、７０％の充電でもメモリセルＭＣ１２は問題ない。
【０３５４】
一方で、プログラムメモリ１３に使用されるメモリセルＭＣ１３は、データの保持時間が長いことが好ましい。データの保持時間は容量素子に蓄えられる電荷量（＝容量×電圧）に比例する。メモリセルＭＣ１３は、容量素子Ｃ２が２５ｆＦ、ＶＦＮが９０％まで充電された場合、メモリセルＭＣ１２が７０％まで充電された場合と比較して、下記の式（１）に従い１５倍の保持時間を有する。
【０３５５】
｛２５×（１．０８−０．７２）｝／｛５×（０．８４−０．７２）｝＝１５    （１）
【０３５６】
以上より、メモリセルＭＣ１２は、メモリセルＭＣ１３よりも動作速度が速いことが確認された。また、メモリセルＭＣ１３は、Ｃ２をＣ１の２倍、３倍、４倍または５倍にすることで、保持時間を長くできることが確認された。
【符号の説明】
【０３５７】
ＢＧ    配線、ＢＬ    配線、ＢＬ＿１    配線、ＢＬ＿２    配線、ＣＬ    配線、ＣＳＥＬ    配線、Ｃ１    容量素子、Ｃ２    容量素子、Ｃ３    容量素子、Ｃ２１    容量素子、Ｃ２２    容量素子、Ｃ２３    容量素子、Ｃ２４    容量素子、ＦＮ    ノード、ＧＢＬ    配線、ＧＢＬ＿１    配線、ＧＢＬ＿２    配線、ＩＮ    入力端子、ＩＮ１    入力端子、Ｌ１    層、Ｌ２    層、Ｌ３    層、Ｌ４    層、Ｍ１    トランジスタ、Ｍ２１    トランジスタ、Ｍ２４    トランジスタ、Ｍ３１    トランジスタ、Ｍ３４    トランジスタ、ＭＣ１２    メモリセル、ＭＣ１２＿１    メモリセル、ＭＣ１２＿２    メモリセル、ＭＣ１３    メモリセル、ＯＵＴ    出力端子、ＯＳ１    トランジスタ、ＯＳ３    トランジスタ、ＰＬ    配線、Ｐｒｅ    配線、ＳＮ    配線、ＳＰ    配線、Ｔ１    期間、Ｔ２    期間、Ｔ３    期間、Ｔ４    期間、ＷＬ    配線、ＷＬ＿１    配線、ＷＬ＿２    配線、１０    ＭＣＵ、１１    ＣＰＵ、１２    データメモリ、１３    プログラムメモリ、１４    周辺回路、１５    バス、２０    絶縁体、２１    導電体、２２    導電体、１００    回路、１０１    電圧保持回路、１０２    電圧生成回路、１０２ａ    電圧生成回路、１０２ｂ    電圧生成回路、１２１    コントローラ、１２２    プログラムカウンタ、１２３    パイプラインレジスタ、１２４    パイプラインレジスタ、１２５    レジスタファイル、１２６    ＡＬＵ、１２７    データバス、１３２    セルアレイ、１３４    センスアンプ回路、１３５    駆動回路、１３６    メインアンプ、１３７    入出力回路、１３８    増幅回路、１３９    スイッチ回路、１４０    プリチャージ回路、１４１    トランジスタ、１４２    トランジスタ、１４３    トランジスタ、１４４    トランジスタ、１４５    トランジスタ、１４６    トランジスタ、１４７    トランジスタ、１４８    トランジスタ、１４９    トランジスタ、２００    トランジスタ、２０５    導電体、２０５ａ    導電体、２０５ｂ    導電体、２１４    絶縁体、２１６    絶縁体、２２０    絶縁体、２２２    絶縁体、２２４    絶縁体、２３０    酸化物半導体、２３０ａ    酸化物半導体、２３０ｂ    酸化物半導体、２３０ｃ    酸化物半導体、２３０ｄ    酸化物半導体、２４０ａ    導電体、２４０ｂ    導電体、２４１ａ    導電体、２４１ｂ    導電体、２５０    絶縁体、２６０    導電体、２６０ａ    導電体、２６０ｂ    導電体、２６０ｃ    導電体、２７０    絶縁体、２８０    絶縁体、２８２    絶縁体、２８４    絶縁体、３００    基板、３０１    素子分離層、３０２    絶縁体、３０３    絶縁体、３０４    絶縁体、３０５    絶縁体、３１０    プラグ、３１１    プラグ、３１２    プラグ、３１３    プラグ、３２０    配線、３２１    配線、３２２    導電体、３２３    導電体、３３１    プラグ、３３２    プラグ、３３３    プラグ、３３４    プラグ、３４１    配線、３４２    配線、３４３    配線、３５１    ウェル、３５２    チャネル形成領域、３５３    不純物領域、３５４    不純物領域、３５５    導電性領域、３５６    導電性領域、３５７    ゲート電極、３５８    ゲート絶縁体、３６１    ウェル、３６２    チャネル形成領域、３６３    高濃度不純物領域、３６４    高濃度不純物領域、３６５    導電��領域、３６６    導電性領域、３６７    ゲート電極、３６８    ゲート絶縁体、３６９    側壁絶縁層、３７０    側壁絶縁層、３７１    低濃度不純物領域、３７２    低濃度不純物領域、６１１    基板、６１２    回路領域、６１３    分離領域、６１４    分離線、６１５    チップ、６５０    電子部品、６５２    プリント基板、６５３    半導体装置、６５４    基板、６５５    リード、７００    腕時計型端末、７０１    筐体、７０２    リュウズ、７０３    表示部、７０４    ベルト、７０５    検知部、７１０    携帯電話機、７１１    筐体、７１２    マイク、７１３    外部接続ポート、７１４    操作ボタン、７１６    表示部、７１７    スピーカ、７２０    ノート型パーソナルコンピュータ、７２１    筐体、７２２    表示部、７２３    キーボード、７２４    ポインティングデバイス、７３０    ゴーグル型ディスプレイ、７３１    装着部、７３２    筐体、７３５    ケーブル、７３６    バッテリ、７３７    表示部、７４０    ビデオカメラ、７４１    筐体、７４２    筐体、７４３    表示部、７４４    操作キー、７４５    レンズ、７４６    接続部、７５０    自動車、７５１    車体、７５２    車輪、７５３    ダッシュボード、７５４    ライト、８００    無線センサ、８０１    回路基板、８０２    バッテリ、８０３    センサ、８０４    ラベル、８０５    端子、８０６    端子、８０７    端子、８０８    アンテナ、８０９    アンテナ、８１０    集積回路、８１２    層、８１３    導線、８５０    支持体、８５１    アンテナ、８５２    集積回路、８５３    回路基板、８５４    バッテリ、８５５    センサ、８５６    導線、８５７    導線、８５８    端子、８５９    端子、８６０    導線、８８０    無線センサ、９００    無線センサ、９１１    無線信号、９２１    物品、９２２    リーダー、９３１    電極、９３２    配線、９３３    表示部
【図１】
2017139460.tif 000004
【図２】
2017139460.tif 000005
【図３】
2017139460.tif 000006
【図４】
2017139460.tif 000007
【図５】
2017139460.tif 000008
【図６】
2017139460.tif 000009
【図７】
2017139460.tif 000010
【図８】
2017139460.tif 000011
【図９】
2017139460.tif 000012
【図１０】
2017139460.tif 000013
【図１１】
2017139460.tif 000014
【図１２】
2017139460.tif 000015
【図１３】
2017139460.tif 000016
【図１４】
2017139460.tif 000017
【図１５】
2017139460.tif 000018
【図１６】
2017139460.tif 000019
【図１７】
2017139460.tif 000020
【図１８】
2017139460.tif 000021
【図１９】
2017139460.tif 000022
【図２０】
2017139460.tif 000023
【図２１】
2017139460.tif 000024
【図２２】
2017139460.tif 000025
【図２３】
2017139460.tif 000026
【図２４】
2017139460.tif 000027
【図２５】
2017139460.tif 000028
【図２６】
2017139460.tif 000029
【図２７】
2017139460.tif 000030
【図２８】
2017139460.tif 000031