(57)【要約】      （修正有）【課題】安価で高輝度の半導体発光素子を実現する。【解決手段】半導体発光素子の製造方法は、分散配置された複数の領域に、当該複数の領域以外の領域と比較して欠陥密度が高い欠陥集中部４１を有するＧａＮ層２８が、下地基板２６の上層に形成されてなる、成長基板２５を準備する工程（ａ）と、成長基板の上層に、ｎ型又はｐ型の第一半導体層７、活性層９、及び、第一導電型とは導電型の異なる第二半導体層１１、を含む半導体層５を形成する工程（ｂ）と、工程（ｂ）の完了時に、成長基板の面に直交する方向に関して欠陥集中部に対向する領域である特定の領域４２内に位置している半導体層の上層に絶縁層を形成する工程（ｃ）とを有する。【選択図】図５Ｂ
2017139270.tif 000002
【特許請求の範囲】
【請求項１】
分散配置された複数の領域に、当該複数の領域以外の領域と比較して欠陥密度が高い欠陥集中部を有するＧａＮ層が、下地基板の上層に形成されてなる、成長基板を準備する工程（ａ）と、
前記成長基板の上層に、ｎ型又はｐ型の第一半導体層、活性層、及び、前記第一導電型とは導電型の異なる第二半導体層、を含む半導体層を形成する工程（ｂ）と、
前記工程（ｂ）の完了時に、前記成長基板の面に直交する方向に関して前記欠陥集中部に対向する領域である、特定の領域内に位置している前記半導体層の上層に絶縁層を形成する工程（ｃ）とを有することを特徴とする半導体発光素子の製造方法。
【請求項２】
前記工程（ｃ）は、前記特定の領域内に位置している前記第二半導体層の上層に前記絶縁層を形成する工程であり、
前記工程（ｃ）の後、前記第二半導体層の上層に、前記成長基板とは別の支持基板を貼り合わせる工程（ｄ）と、
前記工程（ｄ）の後、前記成長基板を剥離して前記第一半導体層を露出させる工程（ｅ）と、
前記第一半導体層の側から、前記特定の領域内に位置している前記半導体層に対して前記絶縁層が露出するまでエッチングすることで、前記特定の領域内に位置する前記半導体層が残存しないように素子分離を行う工程（ｆ１）とを有することを特徴とする請求項１に記載の半導体発光素子の製造方法。
【請求項３】
前記欠陥集中部は、前記成長基板の面に直交する方向から見て、所定の第一方向に沿って複数配置されており、
前記工程（ｃ）は、前記絶縁層を前記第一方向に沿って連続的に又は断続的に形成する工程であり、
前記工程（ｆ１）は、前記第一方向に沿って素子分離を行う工程であることを特徴とする請求項２に記載の半導体発光素子の製造方法。
【請求項４】
前記欠陥集中部は、前記成長基板の面に直交する方向から見て、更に、前記第一方向とは異なる所定の第二方向に沿って複数配置されており、
前記工程（ｃ）は、前記絶縁層を、前記第一方向及び前記第二方向に沿って連続的に又は断続的に形成する工程であり、
前記工程（ｆ１）は、前記第一方向及び前記第二方向に沿って素子分離を行う工程であることを特徴とする請求項３に記載の半導体発光素子の製造方法。
【請求項５】
前記工程（ｃ）は、前記特定の領域内に位置している前記第二半導体層の上層に前記絶縁層を形成する工程であり、
前記工程（ｃ）の後、前記第二半導体層の上層に、前記成長基板とは別の支持基板を貼り合わせる工程（ｄ）と、
前記工程（ｄ）の後、前記成長基板を剥離して前記第一半導体層を露出させる工程（ｅ）と、
前記第一半導体層の側から、前記半導体層に対してエッチングすることで、前記特定の領域内に位置する前記半導体層の少なくとも一部が残存するように素子分離を行う工程（ｆ２）とを有し、
前記工程（ｆ２）の実行後において、前記絶縁層は、残存する前記半導体層のうち、前記特定の領域内に位置している前記半導体層に接触して形成されていることを特徴とする請求項１に記載の半導体発光素子の製造方法。
【請求項６】
前記欠陥集中部は、前記成長基板の面に直交する方向から見て、所定の第一方向に沿って複数配置されており、
前記工程（ｃ）は、前記絶縁層を前記第一方向に沿って連続的に又は断続的に形成する工程であり、
前記工程（ｆ２）の実行後において、前記絶縁層は、残存する前記半導体層のうち、前記特定の領域内に位置している前記半導体層に接触し、且つ、前記第一方向に沿って連続的に又は断続的に形成されていることを特徴とする請求項５に記載の半導体発光素子の製造方法。
【請求項７】
前記欠陥集中部は、前記成長基板の面に直交する方向から見て、更に、前記第一方向とは異なる所定の第二方向に沿って複数配置されており、
前記工程（ｃ）は、前記絶縁層を、前記第一方向及び前記第二方向に沿って連続的に又は断続的に形成する工程であり、
前記工程（ｆ２）の実行後において、前記絶縁層は、残存する前記半導体層のうち、前記特定の領域内に位置している前記半導体層に接触し、且つ、前記第一方向及び前記第二方向に沿って連続的に又は断続的に形成されていることを特徴とする請求項６に記載の半導体発光素子の製造方法。
【請求項８】
前記工程（ｆ２）は、前記第一半導体層の側から、一部の前記特定の領域内に位置している前記半導体層に対して前記絶縁層が露出するまでエッチングする工程であり、
前記工程（ｆ２）の実行後において、前記支持基板の面に直交する方向から見て、前記絶縁層に挟まれた領域内に前記半導体層が残存することを特徴とする請求項５〜７のいずれか１項に記載の半導体発光素子の製造方法。
【請求項９】
前記工程（ｂ）の後、前記半導体層のうち、前記成長基板の面に直交する方向に関して前記欠陥集中部と対向する領域内を、前記第二半導体層の側から少なくとも前記第一半導体層が露出するまでエッチングして第一溝部を形成する工程（ｇ）を有し、
前記工程（ｃ）は、前記工程（ｇ）の後に実行され、少なくとも前記第一溝部の内側面を覆うように前記絶縁層を形成する工程であることを特徴とする請求項５〜８のいずれか１項に記載の半導体発光素子の製造方法。
【請求項１０】
前記工程（ｃ）の後、前記工程（ｄ）の前に、前記第二半導体層及び前記絶縁層の上面を覆うように反射電極材料を形成する工程（ｈ）を有することを特徴とする請求項９に記載の半導体発光素子の製造方法。
【請求項１１】
前記工程（ｄ）の後、前記成長基板を剥離して前記第一半導体層を露出させる工程（ｅ）と、
前記特定の領域内に位置している前記第一半導体層をエッチングして第二溝部を形成する工程（ｉ）とを有し、
前記工程（ｃ）は、前記工程（ｉ）の後に実行され、少なくとも前記第二溝部の内側面を覆うように前記絶縁層を形成する工程であることを特徴とする請求項１〜１０のいずれか１項に記載の半導体発光素子の製造方法。
【請求項１２】
前記下地基板がムライトからなることを特徴とする請求項１〜１１のいずれか１項に記載の半導体発光素子の製造方法。
【請求項１３】
支持基板と、
前記支持基板の上層に形成された、ｎ型又はｐ型の第一半導体層、活性層、及び、前記第一導電型とは導電型の異なる第二半導体層、を含む半導体層と、
前記半導体層のうち、周囲よりも欠陥密度の高い特定の領域内において、前記第一半導体層又は前記第二半導体層に接触して形成された絶縁層とを備えたことを特徴とする半導体発光素子。
【請求項１４】
前記特定の領域内に設けられた、前記第二半導体層の側から前記第一半導体層の側に向かう第一溝部を有し、
前記絶縁層は、前記第一溝部の内側面に接触して形成されていることを特徴とする請求項１３に記載の半導体発光素子。
【請求項１５】
前記第二半導体層及び前記絶縁層の上層に形成された反射電極を有することを特徴とする請求項１４に記載の半導体発光素子。
【請求項１６】
前記特定の領域内に設けられた、前記第一半導体層の側から前記第二半導体層の側に向かう第二溝部を有し、
前記絶縁層は、前記第二溝部の内側面に接触して形成されていることを特徴とする請求項１３〜１５のいずれか１項に記載の半導体発光素子。
【請求項１７】
前記絶縁層は、前記支持基板の面に直交する方向から見て、所定の第一方向に沿って連続的に又は断続的に配置されていることを特徴とする請求項１３〜１６のいずれか１項に記載の半導体発光素子。
【請求項１８】
前記絶縁層は、前記支持基板の面に直交する方向から見て、前記第一方向とは異なる所定の第二方向に沿って連続的に又は断続的に配置されていることを特徴とする請求項１７に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子の製造方法、及び半導体発光素子に関する。
【背景技術】
【０００２】
従来、サファイアからなる結晶基板の上面に、ＧａＮからなるバッファ層をエピタキシャル成長させた後、種々の窒化物半導体層を形成して半導体発光素子を製造する方法が知られている。ただし、サファイアはＧａＮとの間で格子定数に差があるため、結晶欠陥や転位を有した状態で半導体層が形成されることが余儀なくされる。このような欠陥等の密度が高いと、半導体発光素子の発光効率が低下したり、寿命特性が低下してしまう。
【０００３】
他方、結晶品質の高いＧａＮからなる自立ＧａＮ基板の上面に半導体層を成長させることで、高品質な半導体層が実現できるが、自立ＧａＮ基板は極めて高価であるため、市場に流通させる目的で製造されるＬＥＤ用の成長基板として用いるには障害が大きい。
【０００４】
特許文献１には、自立ＧａＮ基板に代わる成長基板として、サファイア基板の上面に結晶品質の高いＧａＮ層が形成されてなる基板を用い、この基板の上面に半導体層を再成長させる技術が開示されている。このような基板は「ＧａＮテンプレート基板」と呼ばれることがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−４４１２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記のようないわゆる「ＧａＮテンプレート基板」を用いて半導体発光素子を製造するに際し、発光効率を従来よりも高めることを目的とする。
【課題を解決するための手段】
【０００７】
サファイア基板を成長基板とし、このサファイア基板の上面にＧａＮバッファ層を成長させてから窒化物半導体層を成長させる場合、格子定数差に起因した欠陥が発現することが避けられないことは上述した通りである。これに対し、予め最上面に高品質なＧａＮ膜が形成されている基板（ＧａＮテンプレート基板）を成長基板とし、この成長基板の上面に半導体層を成長させた場合、ＧａＮ層とその上に成長される窒化物半導体層との間の格子定数差は小さいため、欠陥の発現頻度が抑制され、高品質な半導体層を形成することができると考えられる。
【０００８】
近年、市場からは、安価で高輝度の発光素子が要求されている。そこで、上述したように、結晶品質の高いＧａＮテンプレート基板を利用することができれば、このような市場の要請に応えることが可能となる。
【０００９】
ところで、ＧａＮテンプレート基板の中には、基板内の特定の領域に欠陥を集中させ、他の領域内の欠陥密度を低下させることで、結晶品質を高めた基板が存在する。この種の基板は、結晶品質の高いＧａＮ層を有するテンプレート基板においては、比較的安価で製造することができる。よって、このような基板を発光素子の成長基板として利用できれば、安価で高輝度の発光素子が実現でき、市場の要請に応じることができると考えられる。
【００１０】
しかし、本発明者の鋭意研究によれば、この種のＧａＮテンプレート基板の上層に活性層を含む半導体層を成長させて発光素子を製造しても、十分に高い輝度を実現することができなかった。これは、前述したように、基板内の所定の領域には、欠陥密度が高い領域が存在するため、この領域の上層に形成された活性層内の発光効率が十分に確保できないことが原因であると推察される。
【００１１】
そこで、本発明に係る半導体発光素子の製造方法は、
分散配置された複数の領域に、当該複数の領域以外の領域と比較して欠陥密度が高い欠陥集中部を有するＧａＮ層が、下地基板の上層に形成されてなる、成長基板を準備する工程（ａ）と、
前記成長基板の上層に、ｎ型又はｐ型の第一半導体層、活性層、及び、前記第一導電型とは導電型の異なる第二半導体層、を含む半導体層を形成する工程（ｂ）と、
前記工程（ｂ）の完了時に、前記成長基板の面に直交する方向に関して前記欠陥集中部に対向する領域である、特定の領域内に位置している前記半導体層の上層に絶縁層を形成する工程（ｃ）とを有することを特徴とする。
【００１２】
分散配置された複数の領域に欠陥集中部を有するＧａＮ層を含む成長基板の上層に半導体層を成長させると、当該半導体層内において、当該欠陥集中部の上方には欠陥密度が高い領域が形成されてしまう。この領域は、成長基板の面に直交する方向に関して欠陥集中部に対向する領域であり、上記の「特定の領域」に対応する。
【００１３】
上記の方法では、半導体層のうち、この「特定の領域」に位置する半導体層の上層に絶縁層が設けられる。この絶縁層は、欠陥密度の高い半導体層内の領域を電流が流れることに対する障壁となる。つまり、発光素子に電圧を印加した場合、半導体層内のうち、欠陥密度の高い領域には電流が流れにくくなり、高品質な半導体層で形成された領域に優先的に電流が流れることとなる。この結果、安価で高輝度な発光素子が実現される。
【００１４】
なお、上記において、前記半導体層は、窒化物半導体からなるものとしても構わない。また、前記下地基板がムライトからなるものとしても構わない。
【００１５】
前記工程（ｃ）は、前記特定の領域内に位置している前記第二半導体層の上層に前記絶縁層を形成する工程であり、
前記工程（ｃ）の後、前記第二半導体層の上層に、前記成長基板とは別の支持基板を貼り合わせる工程（ｄ）と、
前記工程（ｄ）の後、前記成長基板を剥離して前記第一半導体層を露出させる工程（ｅ）と、
前記第一半導体層の側から、前記特定の領域内に位置している前記半導体層に対して前記絶縁層が露出するまでエッチングすることで、前記特定の領域内に位置する前記半導体層が残存しないように素子分離を行う工程（ｆ１）とを有するものとしても構わない。
【００１６】
この構成によれば、「特定の領域」に位置する半導体層がエッチングによって除去されるため、素子分離後に残存する半導体層は品質が高い層で構成される。よって、発光効率の高い素子が実現される。
【００１７】
前記欠陥集中部は、前記成長基板の面に直交する方向から見て、所定の第一方向に沿って複数配置されており、
前記工程（ｃ）は、前記絶縁層を前記第一方向に沿って連続的に又は断続的に形成する工程であり、
前記工程（ｆ１）は、前記第一方向に沿って素子分離を行う工程であるものとしても構わない。
【００１８】
成長基板上に形成された欠陥集中部は、ある方向（第一方向）に整列して配置されている場合がある。このような成長基板の上層に半導体層を成長させると、基板の面に直交する方向に関して、欠陥集中部に対向する「特定の領域」も上記第一方向に整列して配置される。
【００１９】
ところで、成長基板上に、欠陥集中部が第一方向に整列して配置されている場合、欠陥集中部が存在する領域のみならず、隣接する欠陥集中部同士を結ぶライン上においても、周囲と比較して欠陥密度が高くなりやすい。このことは、半導体層内において、第一方向に整列して形成される、複数の「特定の領域」同士の間も、周囲と比較して欠陥密度が高くなりやすいことを意味する。
【００２０】
上記の方法によれば、この「特定の領域」が形成する第一の方向に沿って素子分離が行われるため、隣接する「特定の領域」間に形成される、比較的、欠陥密度の高い半導体層の領域もエッチングされる。この結果、素子分離後に残存する半導体層は、結晶品質の高い半導体層で構成されることとなるため、高い発光効率を示す発光素子が実現される。
【００２１】
上記の方法において、前記欠陥集中部は、前記成長基板の面に直交する方向から見て、更に、前記第一方向とは異なる所定の第二方向に沿って複数配置されており、
前記工程（ｃ）は、前記絶縁層を、前記第一方向及び前記第二方向に沿って連続的に又は断続的に形成する工程であり、
前記工程（ｆ１）は、前記第一方向及び前記第二方向に沿って素子分離を行う工程であるものとしても構わない。
【００２２】
例えば、成長基板上において、欠陥集中部が、縦横に複数配置される場合が想定される。このような場合には、工程（ｆ１）において、縦方向及び横方向に沿って素子分離を行うことで、比較的欠陥密度の高い領域の半導体層がエッチングされる。この結果、素子分離後に残存する半導体層は、結晶品質の高い半導体層で構成されることとなるため、高い発光効率を示す発光素子が実現される。
【００２３】
前記工程（ｃ）は、前記特定の領域内に位置している前記第二半導体層の上層に前記絶縁層を形成する工程であり、
前記工程（ｃ）の後、前記第二半導体層の上層に、前記成長基板とは別の支持基板を貼り合わせる工程（ｄ）と、
前記工程（ｄ）の後、前記成長基板を剥離して前記第一半導体層を露出させる工程（ｅ）と、
前記第一半導体層の側から、前記半導体層に対してエッチングすることで、前記特定の領域内に位置する前記半導体層の少なくとも一部が残存するように素子分離を行う工程（ｆ２）とを有し、
前記工程（ｆ２）の実行後において、前記絶縁層は、残存する前記半導体層のうち、前記特定の領域内に位置している前記半導体層に接触して形成されているものとしても構わない。
【００２４】
上記の方法によれば、素子分離後において、「特定の領域」内に位置している半導体層が残存している場合であっても、この「特定の領域」内に位置している半導体層に接触して絶縁層が形成される。これにより、当該領域を電流が流れにくい構成が実現される。つまり、高い結晶品質を示す半導体層内を電流が流れるため、高い発光効率が実現される。
【００２５】
前記欠陥集中部は、前記成長基板の面に直交する方向から見て、所定の第一方向に沿って複数配置されており、
前記工程（ｃ）は、前記絶縁層を前記第一方向に沿って連続的に又は断続的に形成する工程であり、
前記工程（ｆ２）の実行後において、前記絶縁層は、残存する前記半導体層のうち、前記特定の領域内に位置している前記半導体層に接触し、且つ、前記第一方向に沿って連続的に又は断続的に形成されているものとしても構わない。
【００２６】
上述したように、成長基板上に形成された欠陥集中部は、所定の第一方向に整列して配置されている場合がある。このような成長基板の上層に半導体層を成長させたときであって、素子分離後に「特定の領域」内の半導体層が残存している場合には、「特定の領域」内に位置する半導体層が、第一方向に沿って複数存在することとなる。上記の方法では、この第一方向に沿って形成されている、複数の「特定の領域」内の半導体層に接触するように、連続的に又は断続的に絶縁層が形成されるため、結晶品質の低い半導体層内に電流が流れにくい構成が実現される。この結果、高い結晶品質を示す半導体層内を電流が流れるため、高い発光効率が実現される。
【００２７】
前記欠陥集中部は、前記成長基板の面に直交する方向から見て、更に、前記第一方向とは異なる所定の第二方向に沿って複数配置されており、
前記工程（ｃ）は、前記絶縁層を、前記第一方向及び前記第二方向に沿って連続的に又は断続的に形成する工程であり、
前記工程（ｆ２）の実行後において、前記絶縁層は、残存する前記半導体層のうち、前記特定の領域内に位置している前記半導体層に接触し、且つ、前記第一方向及び前記第二方向に沿って連続的に又は断続的に形成されているものとしても構わない。
【００２８】
また、前記工程（ｆ２）は、前記第一半導体層の側から、一部の前記特定の領域内に位置している前記半導体層に対して前記絶縁層が露出するまでエッチングする工程であり、
前記工程（ｆ２）の実行後において、前記支持基板の面に直交する方向から見て、前記絶縁層に挟まれた領域内に前記半導体層が残存するものとしても構わない。
【００２９】
また、前記工程（ｂ）の後、前記半導体層のうち、前記成長基板の面に直交する方向に関して前記欠陥集中部と対向する領域内を、前記第二半導体層の側から少なくとも前記第一半導体層が露出するまでエッチングして第一溝部を形成する工程（ｇ）を有し、
前記工程（ｃ）は、前記工程（ｇ）の後に実行され、少なくとも前記第一溝部の内側面を覆うように前記絶縁層を形成する工程であるものとしても構わない。
【００３０】
上記の方法によれば、「特定の領域」内に位置する半導体層は、少なくとも第二半導体層及び活性層がエッチングされている。このため、「特定の領域」内に位置する、結晶品質の低い半導体層に電流が流れないようにする効果が更に高められる。この結果、高い結晶品質を示す半導体層内を電流が流れるため、高い発光効率が実現される。
【００３１】
前記工程（ｃ）の後、前記工程（ｄ）の前に、前記第二半導体層及び前記絶縁層の上面を覆うように反射電極材料を形成する工程（ｈ）を有するものとしても構わない。
【００３２】
絶縁層が形成されている領域においては、電流が流れないため、かかる領域に形成された反射電極材料は、電極として機能するわけではない。しかし、かかる領域にも反射電極材料を形成することで、高い反射率が確保されるため、高い光取り出し効率が実現される。
【００３３】
前記工程（ｄ）の後、前記成長基板を剥離して前記第一半導体層を露出させる工程（ｅ）と、
前記特定の領域内に位置している前記第一半導体層をエッチングして第二溝部を形成する工程（ｉ）とを有し、
前記工程（ｃ）は、前記工程（ｉ）の後に実行され、少なくとも前記第二溝部の内側面を覆うように前記絶縁層を形成するものとしても構わない。
【００３４】
上記の方法においても、「特定の領域」内の半導体層は、少なくとも第二半導体層がエッチングされており、且つ、絶縁層が接触して形成されているため、当該領域を電流が流れにくい構成が実現される。よって、高い結晶品質を示す半導体層内を電流が流れるため、高い発光効率が実現される。
【００３５】
本発明に係る半導体発光素子は、
支持基板と、
前記支持基板の上層に形成された、ｎ型又はｐ型の第一半導体層、活性層、及び、前記第一導電型とは導電型の異なる第二半導体層、を含む半導体層と、
前記半導体層のうち、周囲よりも欠陥密度の高い特定の領域内において、前記第一半導体層又は前記第二半導体層に接触して形成された絶縁層とを備えたことを特徴とする。
【００３６】
前記半導体発光素子は、前記特定の領域内に設けられた、前記第二半導体層の側から前記第一半導体層の側に向かう第一溝部を有し、
前記絶縁層は、前記第一溝部の内側面に接触して形成されているものとしても構わない。
【００３７】
前記半導体発光素子は、前記第二半導体層及び前記絶縁層の上層に形成された反射電極を有するものとしても構わない。
【００３８】
前記半導体発光素子は、前記特定の領域内に設けられた、前記第一半導体層の側から前記第二半導体層の側に向かう第二溝部を有し、
前記絶縁層は、前記第二溝部の内側面に接触して形成されているものとしても構わない。
【００３９】
前記絶縁層は、前記支持基板の面に直交する方向から見て、所定の第一方向に沿って連続的に又は断続的に配置されているものとしても構わない。また、前記絶縁層は、前記支持基板の面に直交する方向から見て、前記第一方向とは異なる所定の第二方向に沿って連続的に又は断続的に配置されているものとしても構わない。
【発明の効果】
【００４０】
本発明によれば、安価で高輝度の半導体発光素子が実現される。
【図面の簡単な説明】
【００４１】
【図１Ａ】半導体発光素子の第一実施形態の構成を模式的に示す平面図である。
【図１Ｂ】半導体発光素子の第一実施形態の構成を模式的に示す断面図である。
【図２Ａ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図２Ｂ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図２Ｃ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す平面図である。
【図２Ｄ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図２Ｅ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図２Ｆ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図２Ｇ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図２Ｈ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図２Ｉ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図２Ｊ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図２Ｋ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図２Ｌ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す平面図である。
【図２Ｍ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図２Ｎ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図３Ａ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図３Ｂ】半導体発光素子の第一実施形態の製造方法における一工程を模式的に示す断面図である。
【図４】半導体発光素子の第二実施形態の構成を模式的に示す断面図である。
【図５Ａ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【図５Ｂ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【図５Ｃ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【図５Ｄ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【図５Ｅ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【図５Ｆ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す平面図である。
【図６】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【図７Ａ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【図７Ｂ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【図７Ｃ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【図７Ｄ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【図８】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す平面図である。
【図９】半導体発光素子の第二実施形態の別の構成を模式的に示す断面図である。
【図１０Ａ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【図１０Ｂ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【図１０Ｃ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【図１０Ｄ】半導体発光素子の第二実施形態の製造方法における一工程を模式的に示す断面図である。
【発明を実施するための形態】
【００４２】
本発明の半導体発光素子の製造方法につき、図面を参照して説明する。各図において図面の寸法比と実際の寸法比は必ずしも一致しない。以下で説明する製造条件や膜厚等の寸法はあくまで一例であって、これらの数値に限定されるものではない。
【００４３】
また、以下において、「ＡｌＧａＮ」という記述は、ＡｌmＧａ1-mＮ（０＜ｍ＜１）という記述と同義であり、ＡｌとＧａの組成比の記述を単に省略して記載したものであって、ＡｌとＧａの組成比が１：１である場合に限定する趣旨ではない。「ＩｎＧａＮ」等の記述についても同様である。
【００４４】
［第一実施形態］
本発明の第一実施形態につき、図面を参照して説明する。
【００４５】
〈構造〉
図１Ａ〜図１Ｂは、本発明の半導体発光素子の一実施形態の構成を模式的に示す図面である。図１Ａは光取り出し方向から見たときの平面図に対応する。図１Ｂは、図１Ａ内におけるＸ１−Ｘ１線で切断したときの断面図に対応する。以下では、光取り出し面をＸ−Ｙ平面とし、このＸ−Ｙ平面に直交する方向をＺ方向と規定する。
【００４６】
本実施形態の半導体発光素子１は、図１Ｂに示すように、支持基板３、支持基板３の上層に形成された半導体層５と、第一電極１５と、第二電極１３と、絶縁層２４とを備える。以下では、半導体発光素子１を単に「発光素子１」と適宜略記することがある。
【００４７】
（支持基板３）
支持基板３は、例えばＣｕＷ、Ｗ、Ｍｏなどの導電性基板、又はＳｉなどの半導体基板で構成される。
【００４８】
（半導体層５）
本実施形態では、半導体層５は、支持基板３に近い側からｐ型半導体層１１、活性層９及びｎ型半導体層７が順に積層されて形成されている。本実施形態では、ｎ型半導体層７が「第一半導体層」に対応し、ｐ型半導体層１１が「第二半導体層」に対応する。
【００４９】
ｐ型半導体層１１は、例えばＭｇ、Ｂｅ、Ｚｎ、又はＣなどのｐ型不純物がドープされた窒化物半導体層で構成される。窒化物半導体層としては、例えばＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等を利用することができる。
【００５０】
活性層９は、例えばＩｎＧａＮで構成される発光層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返されてなる半導体層で形成される。これらの層はアンドープでもｐ型又はｎ型にドープされていても構わない。活性層９は、少なくともエネルギーバンドギャップの異なる２種類の材料からなる層が積層されて構成されていればよい。活性層９の構成材料は、生成したい光の波長に応じて適宜選択される。本実施形態の発光素子１は、活性層９で生成される光の波長は、４１０ｎｍ以下とすることができる。例えば、発光波長が３６５ｎｍの場合、活性層９は、Ｉｎ0.05Ｇａ0.95ＮとＡｌ0.09Ｇａ0.91Ｎとが繰り返し積層されて構成される。
【００５１】
ｎ型半導体層７は、例えばＳｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、又はＴｅなどのｎ型不純物がドープされた窒化物半導体層で構成される。この窒化物半導体層としては、例えばＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等を利用することができる。なお、ｎ型半導体層７のｎ型不純物濃度は、例えば３×１０19／ｃｍ3程度に設定される。ｎ型半導体層７のｎ型不純物濃度は、１×１０18／ｃｍ3以上であるのが好ましく、１×１０19／ｃｍ3以上であるのがより好ましい。
【００５２】
なお、ｎ型半導体層７は、ｐ型半導体層１１と異なる組成の材料で構成されているものとしても構わない。
【００５３】
（第一電極１５）
第一電極１５は、第一半導体層７の面のうち、活性層９とは反対側の面に形成されている。本実施形態では、第一電極１５はｎ側の電極を構成する。第一電極１５は、例えば、Ｎｉ／Ａｌ／Ｎｉ／Ｔｉ／Ａｕの多層構造の他、Ｃｒ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｔｉ／Ｐｔ／Ｃｒ／Ａｕ／Ｃｒ／Ｐｔ／Ａｕ等で構成することができる。
【００５４】
図１Ａに示すように、第一電極１５は、Ｚ方向に見たときに枠形状を示す。より詳細には、第一電極１５の外縁部は、半導体層５（第一半導体層７）の外縁部に沿って枠形状を有して構成されている。なお、図１Ａに示す発光素子１は、枠形状を示す第一電極１５の外縁部の内側の２箇所で、外縁部からＸ方向に離間した位置に、Ｙ方向に延伸した２本の第一電極１５を有している。しかし、枠形状を示す領域の内側において、第一電極１５の延伸する本数は２本に限られるものではなく、１本でもよいし、３本以上であっても構わない。図１Ａに示した第一電極１５の形状はあくまで一例であり、設計に応じて任意に変更可能である。
【００５５】
第一電極１５は、一部の箇所において、電流供給線１４が連結される電流供給部１５ａを含んで構成される。電流供給部１５ａは、第一電極１５の他の領域と比較して幅広の領域を示す。電流供給線１４は、例えばＡｕ、Ｃｕなどで構成されている。電流供給線１４は、電流供給部１５ａが連結されている端部とは反対側の端部は、例えばパッケージ基板の給電パターンなどに接続されている。
【００５６】
（第二電極１３）
第二電極１３は、ｐ型半導体層１１に接触して形成されており、ｐ型半導体層１１との間でオーミック接触が形成されている。本実施形態では、第二電極１３はｐ側電極を構成する。
【００５７】
第一電極１５と第二電極１３との間に電圧が印加されることで、活性層９内を電流が流れ、活性層９が発光する。
【００５８】
第二電極１３は、活性層９から放射される光に対して高い反射率（例えば８０％以上であり、より好ましくは９０％以上）を示す導電性の材料で構成されるのが好ましい。より具体的には、第二電極１３は、例えばＡｇ、Ａｌ、又はＲｈを含む材料で構成される。上述したように、図１Ａに示す発光素子１は、活性層９から放射された光をｎ型半導体層７側に取り出すことが想定されている。第二電極１３を高い反射率を示す材料で構成することで、活性層９から支持基板３側に向けて放射された光がｎ型半導体層７側に向けて反射されるため、光取り出し効率が高められる。
【００５９】
（導電層２０）
導電層２０は、支持基板３の上層に形成されている。本実施形態では、導電層２０は、保護層２３、接合層２１、接合層１９、及び保護層１７の多層構造で構成されている。
【００６０】
接合層１９及び接合層２１は、例えばＡｕ−Ｓｎ、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎなどで構成される。後述するように、これらの接合層１９と接合層２１は、支持基板３上に形成された接合層２１と、別の基板（後述する成長基板２５）上に形成された接合層１９を対向させた後に、両者を貼り合わせることで形成されたものである。これらの接合層１９及び接合層２１は、単一の層として一体化されているものとしても構わない。
【００６１】
保護層１７は、例えばＮｉ／Ｔｉ／Ｐｔ、ＴｉＷ／Ｐｔ等の多層構造で構成されており、接合層（１９，２１）を構成する材料が第二電極１３側に拡散して、第二電極１３の反射率が低下することを抑制する目的で設けられている。ただし、発光素子１が、保護層１７を備えるか否かは任意である。
【００６２】
保護層２３は、例えば保護層１７と同一の材料で構成され、接合層（１９，２１）を構成する材料が基板３側に拡散するのを抑制する目的で設けられている。ただし、発光素子１が保護層２３を備えるか否かは任意である。
【００６３】
（絶縁層２４）
絶縁層２４は、例えばＳｉＯ2、ＳｉＮ、Ｚｒ2Ｏ3、ＡｌＮ、Ａｌ2Ｏ3などで構成される。絶縁層２４は、半導体層５の外側の位置に形成されており、製造方法の説明の際に後述するように（ステップＳ１１）、素子分離時におけるエッチングストッパー層として機能する。
【００６４】
なお、本実施形態では、絶縁層２４が、Ｚ方向に関して、第一電極１５と対向する位置に形成されているが、これは任意である。なお、この位置に形成された絶縁層２４は、活性層９を流れる電流を、ＸＹ平面に平行な方向に拡げる役割を果たしている。
【００６５】
〈製造方法〉
以下、半導体発光素子１の製造方法につき、図２Ａ〜図２Ｎを参照して説明する。
【００６６】
（ステップＳ１）
まず、図２Ａに示すように、成長基板２５を準備する。この成長基板２５は、下地基板２６の上面に中間層２７を介して、良質な薄膜のＧａＮ層２８が形成されてなる基板である。なお、成長基板２５が中間層２７を備えるか否かは任意である。
【００６７】
下地基板２６は、例えばＡｌ2Ｏ3とＳｉＯ2の多結晶体からなるムライトで構成されている。なお、更にイットリア安定化ジルコニアを含む構成（ＹＳＺムライト）としてもよい。
【００６８】
中間層２７は、例えばＳｉＯ2で構成されている。なお、中間層２７としては、ＳｉＯ2の他、Ａｌ2Ｏ3、ＴｉＯ2、又はＺｒＯ2等の無機酸化物で構成されていても構わない。
【００６９】
ＧａＮ層２８は、分散して配置された複数の領域において、周囲と比べて欠陥密度が高い欠陥集中部４１を有している。図２Ｂは、成長基板２５を模式的に示した平面図である。図２Ｂに示す例では、ＧａＮ層２８内において、Ｘ方向及びＹ方向に、複数の欠陥集中部４１が離間して形成されている。この欠陥集中部４１は、欠陥集中部４１が設けられていない領域内のＧａＮ層２８の結晶品質を高める目的で設けられたものである。
【００７０】
このステップＳ１が工程（ａ）に対応する。
【００７１】
（ステップＳ２）
成長基板２５の上層に、ｎ型半導体層７、活性層９、及びｐ型半導体層１１を順に形成する。このステップＳ２は、例えば以下の手順で行われる。
【００７２】
成長基板２５をМОＣＶＤ装置の処理炉内に設置し、炉内温度を所定の温度（例えば１１５０℃）に昇温する。そして、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのＴＭＧ、流量が６μｍｏｌ／ｍｉｎのトリメチルアルミニウム（ＴＭＡ）、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０１３μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に６０分間供給する。これにより、例えばＡｌ0.06Ｇａ0.94Ｎの組成を有し、厚みが２μｍのｎ型半導体層７が成長基板２５の上層に形成される。なお、ｎ型半導体層７をＧａＮ又はＡｌＧａＮで構成する場合、Ａｌの組成比は、０％以上以上１５％以下であるのが好ましく、２％以上１１％以下であるのがより好ましく、５％以上９％以下であるのが更により好ましい。
【００７３】
なお、この後、ＴＭＡの供給を停止すると共に、それ以外の原料ガスを６秒間供給することにより、ｎ型ＡｌＧａＮ層の上層に、厚みが５ｎｍ程度のｎ型ＧａＮよりなる保護層を有してなるｎ型半導体層７を実現してもよい。なお、上述したように、ｎ型半導体層７の厚みは、４．５μｍ以下であるのが好ましく、４μｍ以下であるのがより好ましく、３．５μｍ以下であるのが更により好ましい。
【００７４】
上記の説明では、ｎ型半導体層７に含まれるｎ型不純物をＳｉとする場合について説明したが、ｎ型不純物としては、Ｓｉ以外にＧｅ、Ｓ、Ｓｅ、Ｓｎ又はＴｅ等を用いることができる。
【００７５】
次に、ｎ型半導体層７の上層に活性層９を形成する。活性層９の具体的な形成方法は、例えば以下の通りである。
【００７６】
まずＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１２μｍｏｌ／ｍｉｎのトリメチルインジウム（ＴＭＩ）及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１．６μｍｏｌ／ｍｉｎのＴＭＡ、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＩｎＧａＮよりなる発光層、及び厚みが７ｎｍのｎ型ＡｌＧａＮよりなる障壁層が１５周期積層されてなる活性層９が、ｎ型半導体層７の上層に形成される。
【００７７】
なお、活性層９から放射される光の波長を４１０ｎｍ以下とする場合には、発光層を構成するＩｎＧａＮのＩｎ組成比を１０％以下とするのが好ましい。この場合、障壁層を構成するＧａＮ又はＡｌＧａＮのＡｌ組成比を、０％以上１５％以下とするのが好ましく、２％以上１３％以下とするのがより好ましく、５％以上１０％以下とするのが更により好ましい。
【００７８】
次に、活性層９の上層にｐ型半導体層１１を形成する。ｐ型半導体層１１の具体的な形成方法は、例えば以下の通りである。
【００７９】
具体的には、ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０２５℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのＴＭＧ、流量が２０μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及びｐ型不純物をドープするための流量が０．１μｍｏｌ／ｍｉｎのビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を処理炉内に６０秒間供給する。これにより、活性層３３の表面に、厚みが２０ｎｍのＡｌ0.3Ｇａ0.7Ｎの組成を有する正孔供給層を形成する。その後、ＴＭＡの流量を４μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ0.13Ｇａ0.87Ｎの組成を有する正孔供給層を形成する。これらの正孔供給層によりｐ型半導体層１１が形成される。
【００８０】
なお、この工程の後、ＴＭＡの供給を停止すると共に、Ｃｐ2Ｍｇの流量を０．２μｍｏｌ／ｍｉｎに変更して原料ガスを２０秒間供給することにより、厚みが５ｎｍ程度で、ｐ型不純物濃度が１×１０20／ｃｍ3程度のｐ型ＧａＮ層を有してなるｐ型半導体層１１を実現してもよい。
【００８１】
上記の説明では、ｐ型半導体層１１に含まれるｐ型不純物をＭｇとする場合について説明したが、ｐ型不純物としては、Ｍｇ以外に、Ｂｅ、Ｚｎ、又はＣ等を用いることもできる。
【００８２】
ステップＳ２が工程（ｂ）に対応する。このステップＳ２の工程において、欠陥集中部４１を下地とする領域は、欠陥を有した状態で結晶が成長する。つまり、工程（ｂ）の完了後、成長基板２５の面に直交する方向に関して欠陥集中部４１に対向する領域（以下、「特定の領域４２」と称する）に位置する半導体層５（７，９，１１）は、他の領域よりも結晶品質が低くなる。
【００８３】
図２Ｂに示したように、欠陥集中部４１がＸ方向及びＹ方向に離散的に複数配置されている場合には、工程（ｂ）の完了後、半導体層５（７，９，１１）内のうち、同様に「特定の領域４２」内に位置する半導体層５（７，９，１１）がＸ方向及びＹ方向に離散的に複数形成される。
【００８４】
（ステップＳ３）
ステップＳ２で得られたウェハに対して活性化処理を行う。具体的な一例としては、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
【００８５】
（ステップＳ４）
次に、図２Ｄに示すように、ｐ型半導体層１１の上面の所定箇所に第二電極１３を形成する。第二電極１３の具体的な形成方法は、例えば以下の通りである。
【００８６】
スパッタリング装置を用いて、ｐ型半導体層１１の所定の領域の上面に、膜厚０．７ｎｍのＮｉ及び膜厚１５０ｎｍのＡｇを成膜する。その後、ＲＴＡ装置を用いてドライエア雰囲気中で４００℃、２分間のコンタクトアニールを行う。なお、第二電極１３の材料としては、ＮｉとＡｇの合金の他、Ａｌ、Ｒｈ、ＡｇとＰｄとＣｕの合金等によって第二電極１３を形成することもできる。
【００８７】
ここで、本実施形態においては、少なくとも特定の領域４２を除くｐ型半導体層１１の上面に第二電極１３を形成する。
【００８８】
（ステップＳ５）
図２Ｅに示すように、露出しているｐ型半導体層１１の上面、及び、第二電極１３の上面の所定の領域に、絶縁層２４を形成する。絶縁層２４は、例えば、ＳｉＯ2、ＳｉＮ、Ｚｒ2Ｏ3、ＡｌＮ、又はＡｌ2Ｏ3等をスパッタリング法等によって成膜することで形成される。
【００８９】
本ステップＳ５によって、少なくとも特定の領域４２内のｐ型半導体層１１の上面に絶縁層２４が形成される。絶縁層２４は、少なくとも後のステップＳ１１において素子分離を行うためのエッチング対象領域内に形成される。
【００９０】
また、本実施形態の例では、絶縁層２４は、後のステップＳ１２で第一電極１５を形成する予定の領域に対して、Ｚ方向に対向する位置に形成される。しかし、この態様は任意である。
【００９１】
ステップＳ５が、工程（ｃ）に対応する。
【００９２】
（ステップＳ６）
図２Ｆに示すように、第二電極１３及び絶縁層２４の上面全体に保護層１７を形成し、保護層１７の上面に接合層１９を形成する。なお、保護層１７を設けるか否かは任意である。
【００９３】
保護層１７は、例えば、電子線蒸着装置（ＥＢ装置）を用いて、膜厚８０ｎｍのＮｉ、膜厚１００ｎｍのＴｉ、及び膜厚２００ｎｍのＰｔを成膜することで形成される。なお、保護層１７の材料としては、Ｎｉ／Ｔｉ／Ｐｔ以外にも、ＴｉＷ／Ｐｔ等を用いることができる。
【００９４】
その後、保護層１７の上面に、膜厚１０ｎｍのＴｉを蒸着させた後、Ａｕ８０％Ｓｎ２０％で構成されるＡｕ−Ｓｎハンダを膜厚３μｍ蒸着させることで、接合層１９が形成される。なお、接合層１９としては、Ａｕ−Ｓｎハンダの他、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎ等を利用することができる。
【００９５】
（ステップＳ７）
図２Ｇに示すように、成長基板２５とは別に準備された支持基板３の上面に、保護層２３及び接合層２１を形成する。支持基板３としては、上述したようにＣｕＷ、Ｗ、Ｍｏ等の導電性基板、又はＳｉ等の半導体基板を利用することができる。保護層２３は、保護層１７と同様に形成することができ、接合層２１は、接合層１９と同様に形成することができる。保護層２３を設けるか否かは任意である。
【００９６】
（ステップＳ８）
図２Ｈに示すように、成長基板２５の上層に形成された接合層１９と、支持基板３の上層に形成された接合層２１を貼り合わせることで、成長基板２５と支持基板３の貼り合わせを行う。具体的な一例としては、２８０℃の温度、０．２ＭＰａの圧力下で、貼り合わせ処理が行われる。
【００９７】
この工程により、接合層１９及び接合層２１が溶融して接合されることで、支持基板３と成長基板２５が表裏面に貼り合わされた構造が形成される。つまり、接合層１９と接合層２１は、本ステップ以後においては一体化されているものとして構わない。そして、本ステップＳ８の実行前の段階で保護層２３及び保護層１７が形成されていることで、接合層（１９，２１）の構成材料の拡散が抑制されている。
【００９８】
本ステップＳ８が、工程（ｄ）に対応する。
【００９９】
（ステップＳ９）
図２Ｉに示すように、ステップＳ８が完了したウェハを、所定の溶液５０に浸漬させる。本実施形態において、この溶液５０は、下地基板２６及び中間層２７に含まれるＳｉＯ2を溶解することのできる材料であればよく、例えばフッ酸を用いることができる。
【０１００】
本ステップＳ９によって、溶液５０が中間層２７及び下地基板２６内に浸透して一部を溶解することで、下地基板２６が支持基板３側から分離される。なお、本ステップＳ９の完了時点において、ＧａＮ層２８の一部がｎ型半導体層７の上面に残存している。
【０１０１】
なお、ステップＳ９の実行前に、下地基板２６を研磨して、下地基板２６の厚みを薄くするものとしても構わない。一例として、ダイヤモンドスラリーを用いた機械研磨によって、厚みが１００μｍ以下となるように、下地基板２６を研磨するものとしても構わない。これにより、ステップＳ９において短時間で下地基板２６を剥離することができる。
【０１０２】
（ステップＳ１０）
図２Ｊに示すように、残存しているＧａＮ層２８を、例えばＩＣＰ装置を用いたドライエッチングによって除去する。これにより、ｎ型半導体層７が露出される。
【０１０３】
ステップＳ９〜Ｓ１０が工程（ｅ）に対応する。
【０１０４】
（ステップＳ１１）
図２Ｋに示すように、隣接する素子部４５同士を分離する。具体的には、隣接する素子部４５との境界領域に対し、ＩＣＰ装置を用いて絶縁層２４の上面が露出するまで半導体層５をエッチングする。このとき、絶縁層２４がエッチングストッパー層として機能する。なお、図２Ｋでは、半導体層５の側面が鉛直方向に対して傾斜を有するように図示しているが、これは一例であって、このような形状に限定する趣旨ではない。
【０１０５】
本ステップＳ１１において、「特定の領域４２」内に位置する半導体層５がエッチングによって除去される。すなわち、ステップＳ１１が完了した後に残存する各素子部４５は、結晶品質の高い半導体層５のみを有して構成される。
【０１０６】
図２Ｌは、本ステップＳ１１のイメージを平面図で示したものである。図２Ｂを参照して上述したように、本実施形態の例では、複数の結晶欠陥部４１がＸ方向及びＹ方向に離間して配置されていた。このため、これらの結晶欠陥部４１の上方に位置していた「特定の領域４２」も、やはりＸ方向及びＹ方向に離間して複数箇所に配置される。
【０１０７】
本ステップＳ１１では、Ｘ方向及びＹ方向に沿って半導体層５をエッチングすることで、特定の領域４２内の半導体層５を除去している。このとき、エッチング幅ｄ２は、特定の領域４２の外径よりも広くする。
【０１０８】
ここで、隣接する「特定の領域」４２同士の間隔をｄ１とすると、素子部４５の辺の長さは、ｄ１より短くなる。隣接する「特定の領域」４２同士の間隔ｄ１は、成長基板２５内に設けられた、隣接する欠陥集中部４１同士の間隔にほぼ近い値を示す。つまり、本実施形態の態様では、素子部４５の大きさが、成長基板２５内に設けられている欠陥集中部４１同士の間隔に依存する。
【０１０９】
本ステップＳ１１は、工程（ｆ１）に対応する。
【０１１０】
（ステップＳ１２）
図２Ｍに示すように、ｎ型半導体層７の上面の所定箇所に、第一電極１５の構成材料を形成する。具体的には、電子線蒸着装置によって例えばＮｉ／Ａｌ／Ｎｉ／Ｔｉ／Ａｕからなる導電性材料を、例えば膜厚３μｍ程度蒸着させる。
【０１１１】
本実施形態の例では、Ｚ方向に関して絶縁層２４に対向する位置に第一電極１５が形成される。
【０１１２】
（ステップＳ１３）
図２Ｎに示すように、ウェハをチップ単位に分割する。具体的な一例としては、各素子同士を例えばレーザダイシング装置によって分離する。
【０１１３】
その後、支持基板３の裏面を例えばＡｇペーストにてパッケージと接合し、電流供給部１５ａに対して電流供給線１４を連結させる。例えば、５０ｇの荷重で、Φ１００μｍの電流供給部１５ａにＡｕからなる電流供給線１４を連結させることで、ワイヤボンディングを行う。これにより、図１Ａ〜図１Ｂに示す発光素子１が形成される。
【０１１４】
上記の方法によれば、ステップＳ１１に係る素子分離時に、周囲と比較して結晶品質が低い特定の領域４２内の半導体層５が除去される。この結果、各素子部４５は、結晶品質の高い半導体層５で形成されるため、高い発光効率を示す発光素子１が実現される。また、分散して配置された複数の領域に欠陥集中部４１を有する成長基板２５を用いて製造することができるため、このような欠陥集中部４１を有しない極めて高品質なＧａＮ基板を成長基板とする場合と比較して安価に発光素子１を製造することができる。
【０１１５】
〈別実施例〉
ステップＳ５において、図３Ａに示すように絶縁層２４を形成しても構わない。この例では、絶縁層２４は、ステップＳ１１で素子分離を行う対象となる領域にのみ形成している。なお、図３Ａには、ステップＳ４において、後のステップＳ１２で第一電極１５を形成する予定の領域を除く領域に、第二電極１３が形成される例が図示されている。
【０１１６】
その後、図３Ｂに示すように、露出しているｐ型半導体層１１の上面及び第二電極１３の上面に電流遮断層１３ａを形成する。この電流遮断層１３ａは、一例として、第二電極１３と同様の高反射金属材料で構成される。ただし、ステップＳ４とは異なり、アニール処理を行わないか、又はステップＳ４と比較して極めて低温でアニール処理を行う。これにより、電流遮断層１３ａとｐ型半導体層１１の界面ではオーミック接触が実現せず、電気的に絶縁層と同様の作用を示す。これは、図１に示した発光素子１において、Ｚ方向に関して、第一電極１５と対向する位置に形成されている絶縁層２４と同様の機能を果たす。ただし、この電流遮断層１３ａを設けずに、露出しているｐ型半導体層１１の上面の全面に第二電極１３を形成しても構わない。
【０１１７】
［第二実施形態］
本発明の第二実施形態につき、第一実施形態と異なる箇所について、図面を参照して説明する。
【０１１８】
（第一の例）
第二実施形態の第一の例について説明する。
【０１１９】
〈構造〉
第二実施形態では、第一実施形態と異なり、発光素子１が備える半導体層５に、特定の領域４２内に位置していた半導体層５を含む構成である。図４は、第二実施形態の第一の例の発光素子１の構成を模式的に示す断面図である。なお、図４では、図示の都合上、第一電極１５の形成本数を減らして図示されているが、図２Ａ及び図２Ｂに示す態様と同様に第一電極１５が形成されているものとして構わない。
【０１２０】
図４に示すように、素子部４５として分離された後の発光素子１は、結晶品質が周囲よりも低い特定の領域４２を含む半導体層５を備える。ただし、この特定の領域４２内に位置するｐ型半導体層１１に接触するように絶縁層２４が形成されている。この結果、第一電極１５と第二電極１３との間に電圧を印加しても、絶縁層２４の存在によって、特定の領域４２内には電流が流れにくく、特定の領域４２を除く半導体層５内を電流が流れる。この結果、結晶品質が高い半導体層５内を電流が流れるため、活性層９内での発光効率が高く、高輝度の発光素子１が実現される。
【０１２１】
〈製造方法〉
以下、第二実施形態の第一の例の発光素子１の製造方法について説明する。
【０１２２】
（ステップＳ１〜Ｓ３）
第一実施形態と同様に、ステップＳ１〜Ｓ３の各工程を実行する（図５Ａ参照）。これにより、成長基板２５の上層に、半導体層５（７，９，１１）が、周囲より結晶品質の低い特定の領域４２を有して形成される。
【０１２３】
（ステップＳ２１）
図５Ｂに示すように、ｐ型半導体層１１の上面のうち、少なくとも特定の領域４２内に位置するｐ型半導体層１１の上面に絶縁層２４を形成する。このステップＳ２１が工程（ｃ）に対応する。
【０１２４】
（ステップＳ２２）
図５Ｃに示すように、露出しているｐ型半導体層１１の上面に第二電極１３を形成する。なお、第一実施形態で上述したように、後のステップＳ１２で第一電極１５を形成する予定の領域に対して、Ｚ方向に対向する位置には、絶縁層２４又は電流遮断層１３ａを形成しても構わない。
【０１２５】
（ステップＳ６〜Ｓ１０）
第一実施形態と同様に、ステップＳ６〜Ｓ１０を実行する（図５Ｄ参照）。
【０１２６】
（ステップＳ２３）
ステップＳ１１と同様に、隣接する素子部４５同士を分離する。具体的には、隣接する素子部４５との境界領域に対し、ＩＣＰ装置を用いて絶縁層２４の上面が露出するまで半導体層５をエッチングする。このとき、図５Ｅに示すように、素子部４５の端部に位置する絶縁層２４がエッチングストッパ層として機能する。
【０１２７】
図５Ｆは、本ステップＳ２３のイメージを、図２Ｌにならって平面図で示したものである。図５Ｆにおいても、結晶欠陥部４１の上方に位置していた「特定の領域４２」がＸ方向及びＹ方向に離間して複数箇所に配置されている場合が図示されている。
【０１２８】
図５Ｅの態様では、ステップＳ２３に係る素子分離工程において、一部の特定の領域４２内の半導体層５が除去されるものの、このステップＳ２３の終了後においても、特定の領域４２内の半導体層５が残存していることが示されている。すなわち、各素子部４５は、「特定の領域４２」内に位置する半導体層５を含む構成である。
【０１２９】
本ステップＳ２３が工程（ｆ２）に対応する。
【０１３０】
（ステップＳ１２〜Ｓ１３）
その後、ステップＳ１２〜Ｓ１３を経て発光素子１が実現される。
【０１３１】
上述したように、この特定の領域４２内のｐ型半導体層１３には絶縁層２４が接触して形成されているため、特定の領域４２内の半導体層５には電流が流れにくい。よって、結晶品質の高い半導体層５内を流れる電流が、発光の大半に寄与するため、発光効率の高い発光素子が実現される。
【０１３２】
本実施形態によれば、素子部４５の辺の大きさを、隣接する２つの特定の領域４２の間隔ｄ１、すなわち成長基板２５内に設けられた、隣接する欠陥集中部４１同士の間隔よりも大きくすることができる。つまり、本実施形態の態様では、第一実施形態の場合と比較して、チップサイズの大きな発光素子１が実現でき、高輝度の素子が実現される。
【０１３３】
（第二の例）
第二実施形態の第二の例について説明する。なお、以下の各例は、相互に適宜組み合わせることが可能である。
【０１３４】
第二実施形態の構成においても、図２Ｂと同様に、複数の欠陥集中部４１がＸ方向及びＹ方向に整列して配置されている。この場合、欠陥集中部４１が存在する領域のみならず、隣接する欠陥集中部４１同士を結ぶライン上においても、周囲と比較して欠陥密度が高くなりやすい。
【０１３５】
つまり、図５Ｄの例において、Ｘ方向に配置されている複数の「特定の領域４２」を結ぶライン状領域、及びＹ方向に配置されている複数の「特定の領域４２」を結ぶライン状領域においては、周囲の領域と比較して半導体層５の結晶品質が低くなりやすい。
【０１３６】
そこで、素子部４５内に残存する特定の領域４２内のｐ型半導体層１１に接触して形成されたｐ型半導体層２４は、特定の領域４２の配列方向に沿って連続的又は断続的に延伸する構成としても構わない。図６は、このような構成の下での、ステップＳ２３の終了時点における、図５Ｆ内のＸ２−Ｘ２線、又はＹ２−Ｙ２線で切断したときの断面図に対応する。Ｘ２−Ｘ２線は、特定の領域４２を通過し、Ｘ軸に平行な線分である。また、Ｙ２−Ｙ２線は、特定の領域４２を通過し、Ｙ軸に平行な線分である。なお、この構成の下では、図５Ｅは、図５Ｆ内のＸ３−Ｘ３線、又はＹ３−Ｙ３線で切断したときの断面図に対応する。Ｘ３−Ｘ３線は、特定の領域４２を通過しない、Ｘ軸に平行な線分である。Ｙ３−Ｙ３線は、特定の領域４２を通過しない、Ｙ軸に平行な線分である。
【０１３７】
（第三の例）第二実施形態において、以下のような方法で発光素子１を製造することも可能である。
【０１３８】
（ステップＳ３１）
ステップＳ１〜Ｓ３の実行後、図７Ａに示すように、特定の領域４２内の半導体層５の一部を、ｐ型半導体層１１の側からエッチングして第一溝部６１を形成する。このとき、少なくとも特定の領域４２内に位置するｎ型半導体層７の上面が露出するまでエッチングするのが好ましい。
【０１３９】
なお、特定の領域４２のうち、ステップＳ２３に係る素子分離工程におけるエッチング対象の領域については、本ステップＳ３１でエッチングしなくても構わない。
【０１４０】
本ステップＳ３１が工程（ｇ）に対応する。
【０１４１】
（ステップＳ２１）
次に、上述したステップＳ２１と同様に、絶縁層２４を形成する（図７Ｂ参照）。このとき、少なくとも第一溝部６１の内側面を覆うように絶縁層２４を形成する。本ステップＳ２１によって、特定の領域４２内の半導体層５と接触するように絶縁層２４が形成される。
【０１４２】
（ステップＳ２２）
次に、上述したステップＳ２２同様に、露出しているｐ型半導体層１１の上面に第二電極１３を形成する（図７Ｃ参照）。このとき、図７Ｃに示すように、第一溝部６１内に形成された絶縁層２４の上面にも第二電極１３を形成するのが好ましい。これにより、高い反射率を更に確保することができる。
【０１４３】
（その後の工程）
以下は、上述したように、ステップＳ６〜Ｓ１０、ステップＳ２３、及びステップＳ１２〜Ｓ１３を経て発光素子１が実現される。図７Ｄに、ステップＳ２３に係る素子分離工程が完了した時点での発光素子１の模式的な断面図を示す。
【０１４４】
なお、第三の例を、第二の例と組み合わせても構わない。
【０１４５】
（第四の例）第二実施形態において、ステップＳ２３に係る素子分離工程で、特定の領域４２内に位置している半導体層５の全てがエッチングされないものとしても構わない。図８は、この第四の例におけるステップＳ２３のイメージを、図２Ｌにならって平面図で示したものである。
【０１４６】
このような態様であっても、上述したように、特定の領域４２内の半導体層５は絶縁層２４と接触しているため、特定の領域４２内の半導体層５を電流が流れにくい構成が実現できている。
【０１４７】
（第五の例）  第二実施形態の第五の例につき、上記した内容と異なる箇所を中心に、図面を参照して説明する。
【０１４８】
〈構造〉
第五の例では、第一の例から第四の例までと同様に、発光素子１が備える半導体層５に、特定の領域４２が残存している。図９は、第五の例の発光素子１の構成を模式的に示す断面図である。なお、図９では、図４と同様に、図示の都合上、第一電極１５の形成本数を減らして図示されているが、図２Ａ及び図２Ｂに示す態様と同様に第一電極１５が形成されているものとして構わない。
【０１４９】
図９に示すように、素子部４５として分離された後の発光素子１は、結晶品質が周囲よりも低い特定の領域４２を含む半導体層５を備える。ただし、この特定の領域４２内に位置するｎ型半導体層７に接触するように絶縁層２４が形成されている。この結果、第一電極１５と第二電極１３との間に電圧を印加しても、絶縁層２４の存在によって、特定の領域４２内には電流が流れにくくなっており、ほとんどの電流は特定の領域４２を除く半導体層５内を流れる。この結果、結晶品質が高い半導体層５内を電流が流れるため、活性層９内での発光効率が高く、高輝度の発光素子１が実現される。
【０１５０】
〈製造方法〉
以下、第二実施形態の第五の例の発光素子の製造方法について説明する。
【０１５１】
（ステップＳ１〜Ｓ３）
第一実施形態と同様に、ステップＳ１〜Ｓ３の各工程を実行する。これにより、成長基板２５の上層に、半導体層５（７，９，１１）が、周囲より結晶品質の低い特定の領域４２を有して形成される。
【０１５２】
（ステップＳ４〜Ｓ５）
第一実施形態と同様に、ステップＳ４〜Ｓ５の各工程を実行する（図１０Ａ参照）。なお、ステップＳ５では、ｐ型半導体層１１の上面のうち、少なくとも後のステップＳ１１において素子分離を行うためのエッチング対象領域内にのみ絶縁層２４を形成すればよい。なお、第一実施形態で上述したように、後のステップＳ１２で第一電極１５を形成する予定の領域に対して、Ｚ方向に対向する位置には、絶縁層２４又は電流遮断層１３ａを形成しても構わない。
【０１５３】
（ステップＳ６〜Ｓ１０）
第一実施形態と同様に、ステップＳ６〜Ｓ１０の各工程を実行する（図１０Ｂ参照）。ステップＳ１０の実行後において、特定の領域４２を含むｎ型半導体層７の上面が露出される。
【０１５４】
（ステップＳ３１）
図１０Ｃに示すように、隣接する素子部４５同士を分離する。具体的には、隣接する素子部４５との境界領域に対し、ＩＣＰ装置を用いて絶縁層２４の上面が露出するまで半導体層５をエッチングする。このとき、絶縁層２４がエッチングストッパー層として機能する。
【０１５５】
そして、このステップＳ３１において、特定の領域４２を含む半導体層５の一部をエッチングして第二溝部６２を形成する。このとき、少なくとも特定の領域４２内に位置するｎ型半導体層７をエッチングする。
【０１５６】
このステップＳ３１が工程（ｉ）と、工程（ｆ２）とに対応する。なお、ここでは、第二溝部６２を形成する工程と、素子分離を行う工程とを同時に行う場合について説明したが、個別に行うものとしても構わない。
【０１５７】
（ステップＳ３２）
図１０Ｄに示すように、第二溝部６２の内側面を少なくとも覆うように、ｎ型半導体層７の上面に絶縁層２４を形成する。本ステップＳ３２によって、特定の領域４２内の半導体層５と接触するように絶縁層２４が形成される。本ステップＳ３２が工程（ｃ）に対応する。
【０１５８】
（ステップＳ１２〜Ｓ１３）
第一実施形態と同様に、ステップＳ１２〜Ｓ１３の各工程を実行することで、図９に示す発光素子１が実現される。
【０１５９】
上述したように、この特定の領域４２内のｎ型半導体層７には絶縁層２４が接触して形成されているため、特定の領域４２内の半導体層５には電流が流れにくい。よって、結晶品質の高い半導体層５内を流れる電流が、発光の大半に寄与するため、発光効率の高い発光素子が実現される。
【０１６０】
この第五の例によれば、第一の例と同様に、素子部４５の辺の大きさを、隣接する２つの特定の領域４２の間隔ｄ１、すなわち成長基板２５内に設けられた、隣接する欠陥集中部４１同士の間隔よりも大きくすることができる。つまり、第二実施形態の態様では、第一実施形態の場合と比較して、チップサイズの大きな発光素子１が実現でき、高輝度の素子が実現される。
【０１６１】
なお、上述した第五の例と、第一から第四の各例とをとを組み合わせて発光素子１を製造しても構わない。すなわち、特定の領域４２内において、ｐ型半導体層１３に接触する絶縁層２４を設けると共に、第二溝部６２の内側面を覆うように形成された絶縁層２４を設ける構成としても構わない。
【０１６２】
また、この第五の例では、ステップＳ３１において、第二溝部６２をＸ方向、Ｙ方向の一方又は双方に延伸させるように形成しても構わない。
【０１６３】
［別実施形態］
以下、別実施形態につき説明する。
【０１６４】
〈１〉上記の実施形態では、半導体層５を構成する層のうち、基板３に近い側をｐ型半導体層１１とし、基板３から遠い側をｎ型半導体層７として説明したが、これらの導電型を反転させても構わない。
【０１６５】
〈２〉上記の実施形態では、成長基板２５が、ムライトからなる下地基板２６の上面に、ＳｉＯ２からなる中間層２７を介してＧａＮ層２８が形成されているものとして説明した。しかし、本発明は、下地基板２６及び中間層２７の材料に拘らず、一般に、自立ＧａＮ基板から切り出され、欠陥集中部４１を除く領域に良好な膜質を有するＧａＮ層２８が最表面に形成された基板（ＧａＮテンプレート基板）の上面に半導体層を成長させることで、半導体発光素子を製造する内容を包含する。
【符号の説明】
【０１６６】
１      ：    半導体発光素子
３      ：    支持基板
５      ：    半導体層
７      ：    ｎ型半導体層
９      ：    活性層
１１      ：    ｐ型半導体層
１３      ：    第二電極
１３ａ    ：    電流遮断層
１４      ：    電流供給線
１５      ：    第一電極
１５ａ    ：    電流供給部
１７      ：    保護層
１９      ：    接合層
２０      ：    導電層
２１      ：    接合層
２３      ：    保護層
２４      ：    絶縁層
２５      ：    成長基板
２６      ：    下地基板
２７      ：    中間層
２８      ：    ＧａＮ層
４１      ：    欠陥集中部
４２      ：    特定の領域
４５      ：    素子部
５０      ：    溶液
６１      ：    第一溝部
６２      ：    第二溝部
【図１Ａ】
2017139270.tif 000003
【図１Ｂ】
2017139270.tif 000004
【図２Ａ】
2017139270.tif 000005
【図２Ｂ】
2017139270.tif 000006
【図２Ｃ】
2017139270.tif 000007
【図２Ｄ】
2017139270.tif 000008
【図２Ｅ】
2017139270.tif 000009
【図２Ｆ】
2017139270.tif 000010
【図２Ｇ】
2017139270.tif 000011
【図２Ｈ】
2017139270.tif 000012
【図２Ｉ】
2017139270.tif 000013
【図２Ｊ】
2017139270.tif 000014
【図２Ｋ】
2017139270.tif 000015
【図２Ｌ】
2017139270.tif 000016
【図２Ｍ】
2017139270.tif 000017
【図２Ｎ】
2017139270.tif 000018
【図３Ａ】
2017139270.tif 000019
【図３Ｂ】
2017139270.tif 000020
【図４】
2017139270.tif 000021
【図５Ａ】
2017139270.tif 000022
【図５Ｂ】
2017139270.tif 000023
【図５Ｃ】
2017139270.tif 000024
【図５Ｄ】
2017139270.tif 000025
【図５Ｅ】
2017139270.tif 000026
【図５Ｆ】
2017139270.tif 000027
【図６】
2017139270.tif 000028
【図７Ａ】
2017139270.tif 000029
【図７Ｂ】
2017139270.tif 000030
【図７Ｃ】
2017139270.tif 000031
【図７Ｄ】
2017139270.tif 000032
【図８】
2017139270.tif 000033
【図９】
2017139270.tif 000034
【図１０Ａ】
2017139270.tif 000035
【図１０Ｂ】
2017139270.tif 000036
【図１０Ｃ】
2017139270.tif 000037
【図１０Ｄ】
2017139270.tif 000038