(57)【要約】【課題】無負荷時にゼロ電圧スイッチングを実現する。【解決手段】それぞれの二次巻線が直列接続された三つのトランス３１，３２，３３と、前記トランスの各一次巻線に直接あるいは間接的に正電圧と負電圧を印加する電圧印加手段７１，７２，７３と、前記二次巻線の直列回路に直接あるいは間接的に接続された整流平滑手段８１と、を持つコンバータにおいて、各トランスの電圧時間積をゼロにしないことで励磁電流を確保してゼロ電圧スイッチングを実現する。その状態で無負荷に対応するために、各二次巻線の電圧が互いに打ち消されるように各一次巻線に電圧を印加する時間を増やすことで課題を解決する。【選択図】図１
2017093179.tif 000002
【特許請求の範囲】
【請求項１】
それぞれの二次巻線が直列接続された奇数個のトランスと、
前記トランスの各一次巻線に直接あるいは間接的に正電圧と負電圧を印加する電圧印加手段と、
前記二次巻線の直列回路に直接あるいは間接的に接続された整流平滑手段と、
を持つコンバータにおいて、
前記各一次巻線に印加する正負それぞれの電圧と時間の積をゼロにすることなく、
前記電圧印加手段のうち少なくとも一つが印加する正電圧と負電圧の電圧レベル数が複数であり、
前記各二次巻線の電圧が互いに打ち消されるような組み合わせで前記各一次巻線に電圧を印加する時間を増減することで出力電力を制御することを特徴とする変調方法。
【請求項２】
前記電圧印加手段が正電圧、負電圧に加えてゼロ電圧が印加できることを特徴とする請求項１に記載の変調方法。
【請求項３】
請求項１、請求項２のいずれか１項に記載の変調方法を用いた回路。
【請求項４】
前記各電圧印加手段と前記整流平滑手段の間のいずれかの場所に共振回路が挿入されていることを特徴とする請求項３に記載の回路。
【請求項５】
前記変調方法を用いる回路は、一つの３レベルコンバータと二つの２レベルコンバータの組み合わせであることを特徴とする請求項４に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のトランスを持つコンバータにおいて、無負荷時でもゼロ電圧スイッチングを可能にさせる変調方法、およびこの変調方法を用いた回路に関するものである。
【背景技術】
【０００２】
フルブリッジコンバータにおいて、ＭＯＳＦＥＴのオンデューティを約５０％に保ったまま位相シフト変調することで出力電力を制御する方法が知られている（非特許文献１、２）。
【０００３】
コンバータの一例を図５に示す。ＭＯＳＦＥＴ７〜１０のブリッジ回路で電圧印加手段７２が構成され、その直流入力に入力端子６３、６４が接続され、その交流出力にチョーク２３とチョーク２４の直列回路が接続されている。チョーク２４の両端にトランス３２の一次巻線が接続され、トランス３２の二次巻線はダイオード４３〜４６で構成されるブリッジ回路の交流入力に接続されている。ダイオード４３〜４６で構成されるブリッジ回路の直流出力にはチョーク２７とコンデンサ４１の直列回路が接続され、コンデンサ４１の両端に出力端子６７、６８が接続されている。ダイオード４３〜４６、チョーク２７、コンデンサ４１で整流平滑手段８１が構成されている。
【０００４】
チョーク２３としてトランス３２の漏れインダクタンスが、チョーク２４としてトランス３２の励磁インダクタンスが使われる場合もある。そこで以下の説明ではチョーク２４の電流を励磁電流と称する。
【０００５】
このコンバータを位相シフト変調した場合のＭＯＳＦＥＴ７〜１０の駆動信号と、ＭＯＳＦＥＴ７〜１０で構成される電圧印加手段７２の出力電圧との関係を図６に示す。この図ではＭＯＳＦＥＴ９、ＭＯＳＦＥＴ１０に対してＭＯＳＦＥＴ７とＭＯＳＦＥＴ８の駆動信号が一周期の２０％分シフトされており、電圧印加手段７２の出力電圧のオンデューティがプラス側３０％、マイナス側３０％となっている。位相シフト量を変えることで電圧印加手段７２の出力電圧のオンデューティが変わり、それが最終的にチョーク２７とコンデンサ４１で構成されるＬＣフィルタに伝わって出力電力を変える事ができる。
【０００６】
なお図６では単純化のために省略しているが、同時オンによる貫通電流を避けるためＭＯＳＦＥＴ７とＭＯＳＦＥＴ８、ＭＯＳＦＥＴ９とＭＯＳＦＥＴ１０が共にオフする時間であるデッドタイムを設けることが多い。
【０００７】
固定周波数で動作するコンバータの変調方法は、全ての駆動信号に対して横軸に操作量を、縦軸に駆動信号の前縁と後縁の位置をとったグラフで図示する事ができる。この方法で位相シフト変調を表すと図７となる。ＭＯＳＦＥＴ７とＭＯＳＦＥＴ８の駆動信号パルス前縁のグラフと後縁のグラフは平行であるが、これはパルス幅が変わらずにパルスの位置が変わることを示すので位相シフト変調を表す。ＭＯＳＦＥＴ９とＭＯＳＦＥＴ１０はパルス幅も位置も固定である。
なお図７中の黒丸は図６の波形の動作点を表す。
【０００８】
図５のコンバータを位相シフト変調で制御した場合の各部波形を図８と図９に示す。図８は負荷が重い時、図９は負荷が軽い時の波形である。これらの図ではデッドタイムを設けている。
【０００９】
このコンバータを位相シフト変調で制御した場合のメリットはＭＯＳＦＥＴ７〜１０がゼロ電圧スイッチングできることである。ゼロ電圧スイッチングによってスイッチング損失が減り、自分に接続された他のＭＯＳＦＥＴの出力容量を短絡することで流れる電流が電圧スパイクを誘起することを防止できる。
【００１０】
ゼロ電圧スイッチングはＭＯＳＦＥＴ７〜１０がターンオンする前にマイナス方向に電流を流すことによって実現される。マイナス方向に充分な電流が流れればＭＯＳＦＥＴの出力容量が放電され、やがてゼロ電圧に達するからである。図８ではＭＯＳＦＥＴ７〜１０の全てで電流が充分大きなマイナスから始まっているために、ゼロ電圧スイッチングが実現されている。
【００１１】
ＭＯＳＦＥＴ７〜１０にはチョーク２３の電流が順次切替わりながら流れている。したがってゼロ電圧スイッチングを実現するには充分大きなチョーク２３電流を確保する必要がある。チョーク２３の電流はトランス３２の一次巻線電流と励磁電流の和となっている。負荷が重い時は一次巻線電流が大きいのでゼロ電圧スイッチングの実現は容易である。難しいのは負荷が軽い時にゼロ電圧スイッチングを実現させることである。
【００１２】
図９は負荷が軽いためにＭＯＳＦＥＴ７とＭＯＳＦＥＴ８でゼロ電圧スイッチングが実現できていない場合の波形である。このことはＭＯＳＦＥＴ７とＭＯＳＦＥＴ８にスパイク状の電流が流れていることからわかる。ＭＯＳＦＥＴ７とＭＯＳＦＥＴ８がターンオンする前にマイナス方向に充分大きな電流が流れていないためにゼロ電圧スイッチングできていないのだが、これはチョーク２３の電流が小さいためである。
【００１３】
軽負荷に対応するために電圧印加手段７２の出力電圧オンデューティは図８と比べて狭くなっており、一次巻線電流は時刻ｔ３でゼロになっている。したがってＭＯＳＦＥＴ７がオンする時刻ｔ５ではチョーク２３の電流は励磁電流の分しか残っていない。これがチョーク２３電流の小さい原因である。
【００１４】
だがチョーク２３のインダクタンスを減らして励磁電流を増やすことは根本的な対策にはならない。なぜなら電圧印加手段７２の出力電圧オンデューティが狭くなることで、励磁電流の振幅もまた小さくなるからである。これは図８と図９の励磁電流を比較すればわかる。電圧印加手段７２の出力電圧オンデューティがゼロに近づけば、励磁電流の振幅もゼロに近づくので、結局ゼロ電圧スイッチングはできなくなる。
【００１５】
同じ問題は負荷が軽くなるにつれてトランスの電圧時間積がゼロに近づく場合に他の回路でも発生する。一例として図１０の３レベルＬＬＣコンバータを挙げる。これは非特許文献３で開示されている。
【００１６】
このコンバータは電圧印加手段７１の出力電圧レベルが入力電圧、入力電圧の半分、ゼロの三つがある３レベルコンバータである。負荷が重い時は入力電圧、入力電圧の半分の電圧レベルを出力する３レベルモード、負荷が軽い時は入力電圧の半分、ゼロの電圧レベルを出力する２レベルモードで動作する。各モードにおける駆動信号と電圧印加手段７１の出力電圧波形の関係を図１１に示す。
【００１７】
負荷が軽い場合は２レベルモードで動作するわけだが、無負荷に近づけば入力電圧の半分の電圧レベルを出力するデューティが減っていきゼロに近づくので、トランスの電圧時間積がゼロに近づいていく。したがって励磁電流の振幅が小さくなってゼロ電圧スイッチングができなくなる問題が、図５の回路と同様に発生する。
【００１８】
この問題を解決する技術が特許文献１で開示されている。特許文献１では二つのトランスの二次巻線を直列接続し、各トランスに印加する電圧波形の位相をシフトする事で合成電圧をＰＷＭ変調する方法が開示されている。この方法では各トランス電圧波形のオンデューティは常に５０％なので、軽負荷時に励磁電流の振幅が小さくなってゼロ電圧スイッチングができなくなる問題は発生しない。
【００１９】
だがこの方法ではトランスの数が偶数に限定される問題がある。正電圧と負電圧を組み合わせて合成電圧をゼロにしているため、トランスの数が奇数の場合にゼロになる組み合わせが存在しなくなるからである。
【００２０】
三相入力の電源装置では各相に力率改善用のＰＦＣコンバータを設け、その出力に絶縁型ＤＣ／ＤＣコンバータをそれぞれ接続する構成が用いられる事があるが、その場合トランスは三つになる。この様な場合に特許文献１の方法を用いる事ができない問題があった。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開昭５４−００１８１９公報
【非特許文献】
【００２２】
【非特許文献１】L. H. Mweene, C. A. Wright, and M. F. Schlecht, "A 1 kW, 500 kHz front-end converter for a distributed power supply system, " in Proceedings, Fourth Annual IEEE Applied Power Electronics Conference and Exposition, 1989,pp. 423-432.
【非特許文献２】J. a. Sabate, V. Vlatkovic, R. B. Ridley, F. C. Lee, and B. H. Cho, "Design considerations for high-voltage high-power full-bridge zero-voltage-switched PWM converter, "Fifth Annual Proceedings on Applied Power Electronics Conference and Exposition. 1990.
【非特許文献３】J. Ke and R. Xinbo, "Hybrid Full-Bridge Three-Level LLC Resonant Converter- A Novel DC-DC Converter Suitable for Fuel Cell Power System," IEEE PESC'05, 2005, pp. 361-367.
【発明の概要】
【００２３】
本発明は奇数個のトランスを持つコンバータにおいて、無負荷時でもゼロ電圧スイッチングを可能にさせる変調方法と回路を提示する。
【発明が解決しようとする課題】
【００２４】
負荷が軽くなるにつれてトランスの電圧時間積がゼロに近づく回路方式では、励磁電流が減ってＭＯＳＦＥＴの出力容量を放電することができなくなり、ゼロ電圧スイッチングができなくなる。これによりスイッチング損失が増え、自分に接続された他のＭＯＳＦＥＴの出力容量を短絡することで流れる電流が電圧スパイクを誘起する問題があった。
【００２５】
また、トランスの二次巻線を直列接続し、各トランスに印加する電圧波形の位相をシフトする事で合成電圧をＰＷＭ変調する方法では、トランスの数が偶数に限定される問題があった。
【課題を解決するための手段】
【００２６】
奇数個のトランスの二次巻線を直列接続し、この直列回路に整流平滑回路を接続して直流電力を得る。各一次巻線のうち少なくとも一つに印加される電圧レベルをマルチレベルにする。軽負荷の時は、各一次巻線の電圧時間積がゼロにならないように維持しつつ、各二次巻線の電圧が互いに打ち消されるような組み合わせで各一次巻線に電圧を印加する時間を増やすことによって出力電力を減らす。
【発明の効果】
【００２７】
本発明の変調方法には、次の効果がある。
【００２８】
軽負荷の時でも一定の励磁電流を確保できるので、この電流でＭＯＳＦＥＴの出力容量を放電することができ、ゼロ電圧スイッチングを実現できる。ゼロ電圧スイッチングによってスイッチング損失が減り、自分に接続された他のＭＯＳＦＥＴの出力容量を短絡することで流れる電流が電圧スパイクを誘起することを防止できる。
【００２９】
各一次巻線に印加される電圧の絶対値がゼロか入力電圧の２レベルである場合、各一次巻線に電圧を印加しつつ各二次巻線の電圧が互いに打ち消されるようにするには、トランスの数が偶数に限定される。しかし各一次巻線に印加される電圧の絶対値が３レベル以上のマルチレベルである場合は、トランスの数は偶数に限定されない。
【図面の簡単な説明】
【００３０】
【図１】図１は本発明の変調方法を適用するコンバータの一例を表す図である。
【図２】図２は本発明の変調方法の一例を表す図である。
【図３】図３は図２の黒丸で示される動作点における各部波形を表す図である。
【図４】図４は図１のコンバータに図２の変調方法を適用した場合、二次巻線の直列回路電圧が操作量によってどのように変化するのかを表す図である。
【図５】図５は従来の変調方法を適用するコンバータの一例を表す図である。
【図６】図６は図５のコンバータの各部波形を表す図である。
【図７】図７は従来の変調方法を表す図である。
【図８】図８は図５のコンバータの負荷が重い場合における各部波形を表す図である。
【図９】図９は図５のコンバータの負荷が軽い場合における各部波形を表す図である。
【図１０】図１０は従来の変調方法を適用するコンバータの他の例を表す図である。
【図１１】図１１は図１０のコンバータの各部波形を表す図である。
【発明を実施するための形態】
【００３１】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかである。但し、図面はもっぱら解説のためのものであって、本発明の技術的範囲を限定するものではない。
【実施例１】
【００３２】
（実施例１の変調方法）
実施例１の変調方法を適用するコンバータの例を図１に、変調方法の例を図２に示す。またこの変調方法を使った場合の各駆動信号、各電圧印加手段出力電圧と二次巻線の直列回路電圧の関係を図３に示す。図２の黒丸の動作点における各部波形が図３である。
【００３３】
図２によればＭＯＳＦＥＴ１からＭＯＳＦＥＴ６までは操作量によらずに駆動信号の前縁と後縁の位置は変わらず固定されている。ＭＯＳＦＥＴ７からＭＯＳＦＥＴ１０までは、操作量が５０％以下で位相シフト変調され、５０％以上では位置が固定される。ＭＯＳＦＥＴ１１からＭＯＳＦＥＴ１４までは、操作量が５０％以下で位置が固定され、５０％以上では位相シフト変調される。
【００３４】
図１のコンバータは、図５のコンバータに対して一次側の回路が二つとトランス３１、トランス３３が追加され、各トランス３１，３２，３３の二次巻線が直列接続になるように変更されている。追加された一次側回路のうち、電圧印加手段７１は図１０の電圧印加手段７１と同じであり、電圧印加手段７３は電圧印加手段７２と同じである。各電圧印加手段７１，７２，７３の出力に接続される回路は全て図５と同じになっている。
【００３５】
二次巻線の合成電圧が各二次巻線間で打ち消される効果を得るために、トランス３２とトランス３３の二次巻線電圧レベルは、トランス３１の二次巻線電圧レベルのうち低い方と合わせる必要がある。これはトランスの巻数比を調整する事で容易に実現できる。
【００３６】
この変調方法では電圧印加手段７１の出力は常に変わらず、操作量が５０％以下の時に電圧印加手段７２の出力電圧が位相シフト変調され、操作量が５０％以上の時に電圧印加手段７３の出力電圧が位相シフト変調される。したがって各電圧印加手段出力電圧の電圧時間積は変化しない。
【００３７】
したがって操作量が０％から１００％まで変動しても、それぞれの励磁電流は変わらない。このことは負荷が全負荷から無負荷まで変動した場合でも一定の励磁電流を確保できることを意味する。このため、この励磁電流で各ＭＯＳＦＥＴの出力容量を放電できるように設計することで、負荷によらず常にゼロ電圧スイッチングが可能になる。
【００３８】
一方で操作量が変わると図３に示す様に各電圧印加手段が出力する電圧の位相が変化する。各トランス３１，３２，３３の二次巻線は直列接続されているので、二次巻線の直列回路電圧が変化する事になる。操作量が変化した時に二次巻線の直列回路電圧がどのように変化するのかを表したのが図４である。この電圧を変えることで整流平滑回路８１の入力電圧が変わり、出力電力が変化する。
【００３９】
ここではトランスが３個の例を示したが、これを５個や７個といった任意の奇数に拡張する事は容易にできる。例えば３個から５個に増やす場合はトランスが２個増えるわけだが、この２個という数は偶数なので、特許文献１で開示されている技術を使えば個々のトランスの励磁電流を確保しつつ合成電圧を制御できるのである。
【００４０】
（実施例１の効果）
以上のように３レベル出力の電圧印加手段を一つ加えることでトランスの数が奇数個でも励磁電流を確保しつつ二次巻線直列回路の電圧をゼロまで制御できる。したがって、負荷が全負荷から無負荷まで変動してもゼロ電圧スイッチングが可能になる。これによりスイッチング損失が減り、自分に接続された他のＭＯＳＦＥＴの出力容量を短絡することで流れる電流が電圧スパイクを誘起することを防止できる。
【００４１】
（他の実施例）
実施例１では電圧印加手段７１としてダイオードクランプ型とフライングキャパシタ型のハイブリッド型の例を示したが、他の３レベル変換回路を用いることもできる。例えばコンデンサ５３を削除すればダイオードクランプ型３レベル変換回路になる。
【００４２】
ダイオード４１、４２を削除すればフライングキャパシタ型３レベル変換回路になる。この場合はコンデンサ５１、５２の二直列回路を高耐圧のコンデンサ一つに置換える事ができる。
【００４３】
また、一般的にカスケードマルチセル型として知られるマルチレベル変換回路を使う事も可能である。
【００４４】
実施例１では電圧印加手段７１の位相を固定し、電圧印加手段７２、７３の位相を遅らせる例を示したが、位相を固定する電圧印加手段はどれでも良い。また位相をシフトする方向も遅れ方向に限定されるわけではなく、位相を進ませても良い。したがって、これらを任意に組み合わせたバリエーションを作る事ができる。
【００４５】
実施例１では３レベル変換回路を一つと２レベル変換回路を二つ組み合わせる例を示したが、二次巻線直列回路の電圧をゼロにできる組み合わせであれば本発明の目的を達成できるので、実施例１の組み合わせに限定されるものではない。
【符号の説明】
【００４６】
１〜１４    ＭＯＳＦＥＴ
２１〜２７  チョーク
３１〜３３  トランス
４１〜４６  ダイオード
５１〜５４  コンデンサ
６１〜６６  入力端子
６７，６８  出力端子
７１〜７３  電圧印加手段
８１        整流平滑手段
【図１】
2017093179.tif 000003
【図２】
2017093179.tif 000004
【図３】
2017093179.tif 000005
【図４】
2017093179.tif 000006
【図５】
2017093179.tif 000007
【図６】
2017093179.tif 000008
【図７】
2017093179.tif 000009
【図８】
2017093179.tif 000010
【図９】
2017093179.tif 000011
【図１０】
2017093179.tif 000012
【図１１】
2017093179.tif 000013