(57)【要約】【課題】導電性基板を溶解除去する際、溶解液等によるめっき剥がれを防止する。【解決手段】半導体素子搭載用基板５０であって、導電性基板１０と、前記導電性基板の表面上に設けられた半導体素子搭載部２０と、前記半導体素子搭載部の周辺の前記導電性基板の前記表面上の所定領域に設けられためっき層からなるリード部３０と、を備え、前記めっき層は、前記導電性基板と接触する所定厚の下地めっき層３１と、該下地めっき層の上側に形成された主めっき層３２が設けられ、前記下地めっき層が前記導電性基板と同種のエッチング液で可溶な金属めっきであることを特徴とする。【選択図】図１
2017168510.tif 000002
【特許請求の範囲】
【請求項１】
導電性基板と、
前記導電性基板の表面上の所定領域に設けられためっき層からなるリード部と、を備え、
前記めっき層は、前記導電性基板と接触する所定厚の下地めっき層と、該下地めっき層の上側に形成された主めっき層が設けられ、前記下地めっき層が前記導電性基板と同種のエッチング液で可溶な金属めっきである半導体素子搭載用基板。
【請求項２】
前記導電性基板の表面上に半導体素子搭載部が設けられ、
前記リード部は、前記半導体素子搭載部の周辺に設けられることを特徴とする請求項１に記載の半導体素子搭載用基板。
【請求項３】
前記下地めっき層の厚さは、少なくとも０．５μｍ以上である請求項１又は２に記載の半導体素子搭載用基板。
【請求項４】
前記下地めっき層の厚さは、２．０μｍ以下である請求項１乃至３の何れか１項に記載の半導体素子搭載用基板。
【請求項５】
前記導電性基板がＣｕ又はＣｕ合金であり、前記下地めっき層がＣｕめっきである請求項１乃至４の何れか１項に記載の半導体素子搭載用基板。
【請求項６】
前記半導体素子搭載部は、前記リード部を構成する前記めっき層と同一の積層構成を有するめっき層からなる請求項２乃至５の何れか１項に記載の半導体素子搭載用基板。
【請求項７】
半導体素子と、
めっき層からなるリード部と、
前記半導体素子と前記リード部とを電気的に接続する接続体と、
少なくとも前記リード部の底面以外の領域と、前記半導体素子及び、前記接続体とを封止する封止樹脂部とを、備え、
前記リード部の底面は、前記封止樹脂部の底面より、少なくとも０．５μｍ以上の深さを有する凹部となっていることを特徴とする半導体装置。
【請求項８】
前記半導体素子は半導体素子搭載部上に設けられ、
前記リード部は、前記半導体素子搭載部の周辺に設けられることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記凹部の深さは、２．０μｍ以下であることを特徴とする請求項７又は８に記載の半導体装置。
【請求項１０】
前記半導体素子搭載部は、前記リード部を構成する前記めっき層と同一の積層構成を有するめっき層からなる請求項８又は９に記載の半導体装置。
【請求項１１】
導電性基板の表面上に設けられた半導体素子の周囲の前記導電性基板の前記表面上の所定領域に、めっき層からなるリード部が設けられた半導体素子搭載用基板の製造方法であって、
前記導電性基板上にレジスト層を被覆し、
前記レジスト層にリード部を設ける領域にパターンニングを施しレジストマスクを形成し、
前記レジストマスクの開口部の前記導電性基板が露出した領域に、前記リード部を設けるための下地めっき層と主めっき層とを、形成し、
前記下地めっき層は、前記導電性基板と同種のエッチング液で溶解可能な金属めっきであり、かつ、前記下地めっきのめっき液は前記レジストマスクに耐性のあるめっき液である半導体搭載基板の製造方法。
【請求項１２】
前記導電性基板は、Ｃｕ又はＣｕ合金であり、前記レジストマスクは、アルカリ系のレジストであり、前記下地めっきのめっき液は、酸性のめっき液である請求項１１の半導体素子搭載用基板の製造方法。
【請求項１３】
請求項１１又は１２に記載された半導体素子搭載用基板の製造方法により製造された半導体素子搭載用基板上に、半導体素子を搭載し、
前記半導体素子と前記リード部とを電気的に接続し、
少なくとも前記リード部の底面以外の領域と、前記半導体素子と、前記接続体とを、封止し、
導電性基板を溶解除去する半導体装置の製造方法。
【請求項１４】
前記リード部の底面は、前記封止樹脂部の底面より、少なくとも０．５μｍ以上の深さを有する凹部であることを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記凹部の深さは、２．０μｍ以下であることを特徴とする請求項１４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話に代表されるように、電子機器の小型化・軽量化が急速に進み、それら電子機器に用いられる半導体装置も小型化・軽量化・高機能化が要求されている。特に、半導体装置の厚みについて、薄型化が要求されている。かかる要求に応えるため、ＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏ−Ｌｅａｄ）等の金属材料を加工したリードフレームを用いた半導体装置から、以下のような導電性基板を最終的に除去する半導体装置が開発されてきている。
【０００３】
具体的には、導電性を有する基板の一面側に、所定のパターニングを施したレジストマスクを形成する。レジストマスクから露出した基板に導電性金属をめっきし、半導体素子搭載部となるダイパッド部と外部と接続するためのリード部とを形成し、そのレジストマスクを除去することで半導体素子搭載用基板を形成する。形成した半導体素子搭載用基板に半導体素子を搭載し、ワイヤボンディングした後に樹脂封止を行い、導電性基板を除去してダイパッド部やリード部の底面を露出させ、半導体装置を完成させる。
【０００４】
半導体装置及び半導体装置の製造方法として、例えば特許文献１では、電極パッドを有する半導体チップと、該半導体チップを封止する樹脂パッケージと、該樹脂パッケージの底面から該底面とほぼ同一平面で露出する金属膜と、一端が該電極パッドとボンディングされ、他端が該金属膜とボンディングされたボンディングワイヤとを有する半導体装置及び該装置の製造方法として記載されている。また特許文献２では、外部端子面が一平面をなすように配置された複数の端子部と、各端子部の内部端子面とワイヤにて電気的に接続された半導体素子と、少なくとも各端子部の外部端子面の一部を外部に露出させるように端子部と半導体素子を封止した樹脂部材とを備え、端子部は内部端子面の周囲に突起部を有するような樹脂封止型半導体装置とし、半導体装置用回路部材は、基板上に設けられた回路部を備え、この回路部の基板との接触面と反対側の表面の周囲には突起部が形成されているものとするとして記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−１１６９３５号公報
【特許文献２】特開２００２−２８９７３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のダイパッド部やリード部は、種々のめっきを積層して形成されているが、最近は、樹脂封入後の外部接続部に外装めっきが必要ないＰｒｅ−Ｐｌａｔｅｄ  Ｆｌａｍｅ（ＰＰＦ）の使用が増加している。このめっき構造を用いて導電性基板を除去するタイプのめっき積層を、例えば、導電性基板上で下層から順番に、Ａｕ、第１のＰｄ、Ｎｉ、第２のＰｄからなる各めっき層が積層されることが多い。
【０００７】
上述の半導体装置の製造工程では、導電性基板に、半導体素子搭載部としてのダイパッド部やリード部をめっきで複数層重ねて構成した上で、樹脂封止した後、導電性基板を除去している。そして導電性基板を除去する方法の１つとして、溶解除去法が考案されている。
【０００８】
しかしながら、溶解除去法では以下のような不具合が発生する場合があった。即ち、導電性基板を溶解除去する場合、導電性基板は一般的にＣｕ合金が用いられることが多く、板厚は０．１ｍｍ〜０．２ｍｍであるのが一般的である。溶解除去法では、このＣｕ合金をすべて溶解し、めっきされたダイパッド部やリード部の底面、及び封止樹脂部の底面を露出させる必要がある。この時、溶解液の液管理方法や、導電性基板にめっきされためっきの状態等により、第１のＰｄめっき層とＮｉめっき層の間に空乏ができ、めっき剥がれの不具合が発生する場合がある。特に、めっき層で形成されたリード部の外形周縁部より発生している。
【０００９】
本発明は、上記課題に鑑みてなされたものであり、樹脂封止後、導電性基板を溶解除去する際、上記のような溶解液等によるめっき剥がれを防止することができる、新規かつ改良された半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様は、導電性基板と、前記導電性基板の表面上の所定領域に設けられためっき層からなるリード部と、を備え、前記めっき層は、前記導電性基板と接触する所定厚の下地めっき層と、該下地めっき層の上側に形成された主めっき層が設けられ、前記下地めっき層が前記導電性基板と同種のエッチング液で可溶な金属めっきである半導体素子搭載用基板を特徴とする。
【００１１】
本発明の一態様によれば、下地めっき層を追加することで、滲みめっき層の発生を防止し、樹脂封止後、導電性基板を溶解除去する際、溶解液によるめっき剥がれを防止することができる。
【００１２】
このとき、本発明の一態様では、前記導電性基板の表面上に半導体素子搭載部が設けられ、前記リード部は、前記半導体素子搭載部周辺に設けられることとしてもよい。
【００１３】
このようにすれば、半導体素子搭載部が有る半導体素子搭載用基板にも下地めっき層を追加することで、滲みめっき層の発生を防止し、樹脂封止後、導電性基板を溶解除去する際、溶解液によるめっき剥がれを防止することができる。
【００１４】
このとき、本発明の一態様では、下地めっき層の厚さは、少なくとも０．５μｍ以上としてもよい。
【００１５】
このようにすれば、主めっき層のＡｕめっき層と第１のＰｄめっき層の滲み部分の発生を防止し、めっき剥がれをより防止することができる。
【００１６】
また、本発明の一態様では、下地めっき層の厚さは、２．０μｍ以下としてもよい。
【００１７】
このようにすれば、主めっき層のＡｕめっき層と第１のＰｄめっき層の滲み部分の発生を防止し、めっき剥がれをより防止した上で、めっき時間の短縮及び導電性基板を除去する時間の短縮により、生産性を向上することができる。
【００１８】
また、本発明の一態様では、導電性基板がＣｕ又はＣｕ合金であり、前記下地めっき層がＣｕめっきとしてもよい。
【００１９】
このようにすれば、導電性基板の除去のための基板除去工程にて、下地めっき層も同時に除去が可能となり、容易にめっきされたダイパッド部やリード部の底面を露出させることができ、生産性を向上することができる。
【００２０】
また、本発明の一態様では、半導体素子搭載部は、前記リード部を構成する前記めっき層と同一の積層構成を有するめっき層としてもよい。
【００２１】
このようにすれば、半導体素子搭載部は、前記リード部を構成する前記めっき層と同一の積層構成を有するため、生産性を向上することができる。
【００２２】
また、本発明の他の態様は、半導体素子と、めっき層からなるリード部と、前記半導体素子と前記リード部とを電気的に接続する接続体と、少なくとも前記リード部の底面以外の領域と、前記半導体素子底面以外の領域及び、前記接続体とを封止する封止樹脂部とを、備え、前記リード部の底面は、前記封止樹脂部の底面より、少なくとも０．５μｍ以上の深さを有する凹部となっていることを特徴とする半導体装置を特徴とする。
【００２３】
このようにすれば、樹脂封止後、導電性基板を除去し完成させる半導体装置において、下地めっき層を追加することで、主めっき層のＡｕめっき層と第１のＰｄめっき層の滲み部分の発生を防止し、樹脂封止後、導電性基板を溶解除去する際、溶解液によるめっき剥がれをより防止することができる。
【００２４】
また、本発明の他の態様では、前記半導体素子は半導体素子搭載部上に設けられ、前記リード部は、前記半導体素子搭載部周辺に設けられることとしてもよい。
【００２５】
このようにすれば、半導体素子搭載部が有る半導体装置にも下地めっき層を追加することで、滲みめっき層の発生を防止し、樹脂封止後、導電性基板を溶解除去する際、溶解液によるめっき剥がれを防止することができる。
【００２６】
また、本発明の他の態様では、前記凹部の深さは、２．０μｍ以下としてもよい。
【００２７】
このようにすれば、主めっき層のＡｕめっき層と第１のＰｄめっき層の滲み部分の発生を防止し、めっき剥がれをより防止することができる。また、めっき時間の短縮及び導電性基板を除去する時間の短縮により、生産性を向上することができる。
【００２８】
また、本発明の他の態様では、前記半導体素子搭載部は、前記リード部を構成する前記めっき層と同一の積層構成を有するめっき層からなることとしてもよい。
【００２９】
このようにすれば、半導体素子搭載部は、前記リード部を構成する前記めっき層と同一の積層構成を有するため、生産性を向上することができる。
【００３０】
また、本発明の他の態様は、導電性基板の表面上に設けられた半導体素子の周囲の前記導電性基板の前記表面上の所定領域に、めっき層からなるリード部が設けられた半導体素子搭載用基板の製造方法であって、前記導電性基板上にレジスト層を被覆し、前記レジスト層にリード部を設ける領域にパターンニングを施しレジストマスクを形成し、前記レジストマスクの開口部の前記導電性基板が露出した領域に、前記リード部を設けるための下地めっき層と主めっき層とを、形成し、前記下地めっき層は、前記導電性基板と同種のエッチング液で溶解可能な金属めっきであり、かつ、前記下地めっきのめっき液は前記レジストマスクに耐性のあるめっき液である半導体搭載基板の製造方法を特徴とする。
【００３１】
このようにすれば、下地めっき層を追加すること、また下地めっき液がレジストマスクに耐性があるので、レジストマスクの膨潤を防ぎ、滲みめっき層の発生を防止でき、樹脂封止後、導電性基板を溶解除去する際、溶解液によるめっき剥がれを防止することができる。
【００３２】
また、本発明の他の態様では、前記導電性基板は、Ｃｕ又はＣｕ合金であり、前記レジストマスクは、アルカリ系のレジストマスクであり、前記下地めっきのめっき液は、酸性のめっき液であることとしてもよい。
【００３３】
このようにすれば、導電性基板の除去のための基板除去工程にて、下地めっき層も同時に除去が可能となり、容易にめっきされたダイパッド部やリード部の底面を露出させることができ、生産性を向上することができる。また、滲みめっき層の発生をより防止でき、樹脂封止後、導電性基板を溶解除去する際、溶解液によるめっき剥がれを防止することができる。
【００３４】
また、本発明の他の態様は、上記半導体素子搭載用基板の製造方法により製造された半導体素子搭載用基板上に、半導体素子を搭載し、前記半導体素子と前記リード部とを電気的に接続し、少なくとも前記リード部の底面以外の領域と、前記半導体素子と、前記接続体とを、封止し、導電性基板を溶解除去する半導体装置の製造方法であること特徴とする。
【００３５】
このようにすれば、下地めっき層を追加することで、滲みめっき層の発生を防止でき、樹脂封止後、導電性基板を溶解除去する際、溶解液によるめっき剥がれを防止することができる。
【００３６】
また、本発明の他の態様では、前記リード部の底面は、前記封止樹脂部の底面より、少なくとも０．５μｍ以上の深さを有する凹部としてもよい。
【００３７】
このようにすれば、主めっき層のＡｕめっき層と第１のＰｄめっき層の滲み部分の発生を防止し、めっき剥がれをより防止することができる。
【００３８】
また、本発明の他の態様は、前記凹部の深さは、２．０μｍ以下としてもよい。
【００３９】
このようにすれば、主めっき層のＡｕめっき層と第１のＰｄめっき層の滲み部分の発生を防止し、めっき剥がれをより防止することができる。また、めっき時間の短縮及び導電性基板を除去する時間の短縮により、生産性を向上することができる。
【発明の効果】
【００４０】
以上説明したように本発明によれば、下地めっき層を追加することで、滲みめっき層の発生を防止し、樹脂封止後、導電性基板を溶解除去する際、溶解液によるめっき剥がれを防止することができる。
【図面の簡単な説明】
【００４１】
【図１】図１は、本発明の一実施形態に係る半導体素子搭載用基板を示した断面図である。
【図２】図２は、本発明の一実施形態に係る半導体装置を示した断面図である。
【図３】図３（Ａ）〜図３（Ｆ）は本発明の一実施形態に係る半導体素子搭載用基板の製造方法の一例の一連の工程を模式的に示した図である。
【図４】図４（Ａ）〜図４（Ｄ）は本発明の一実施形態に係る半導体装置の製造方法の一例の一連の工程を模式的に示した図である。
【図５】図５（Ａ）及び（Ｂ）は、本発明の従来技術に係る半導体素子搭載用基板及び半導体装置の断面図を示した図である。
【発明を実施するための形態】
【００４２】
以下、本発明の好適な実施の形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００４３】
［半導体素子搭載用基板、半導体装置］
図１を用いて、本発明の一実施形態に係る半導体素子搭載用基板について説明する。図１は、本発明の一実施形態に係る半導体素子搭載用基板を示した断面図である。
【００４４】
本発明の一実施形態に係る半導体素子搭載用基板５０は、導電性基板１０と、その上に配置された半導体素子搭載部２０と、外部機器と接続するための半導体素子搭載部２０周辺に設けられた所定の領域のリード部３０とで構成されている。導電性基板１０は、半導体素子搭載部２０及びリード部３０の支持部材として機能する。半導体素子搭載部２０は、半導体素子を搭載する半導体素子搭載領域として構成する。リード部３０は、半導体素子が半導体素子搭載部２０上に搭載されたときに、搭載された半導体素子の電極とワイヤボンディング等で接続される接続端子である。なお、半導体素子搭載用基板５０のパターンによっては、半導体素子搭載部２０を作製しないパターンもある。例えば、導電性基板１０に半導体素子を直接搭載するもの、あるいは、半導体素子の電極をリード部に直接接合するフリップチップ接続タイプ等がある。
【００４５】
以後の説明では、半導体素子搭載部２０がある実施形態について説明するが、本発明は、半導体素子搭載部２０が存在せず、半導体素子が直接導電性基板に搭載されたタイプの半導体素子搭載用基板にも適用可能である。
【００４６】
導電性基板１０は、半導体素子搭載部２０及びリード部３０を導電性基板表面１０ａ上に形成可能な基材として機能するとともに、形成後の半導体素子搭載部２０及びリード部３０の支持部材として機能する。使用する導電性基板１０の材質は、溶解除去できる材料であれば限定はない。導電性基板１０としては、強度があり導電性に優れるＣｕ又はＣｕ合金等が多く用いられている。以後の実施形態では、導電性基板１０については、Ｃｕ材を用いた事例について説明する。
【００４７】
半導体素子搭載部２０及びリード部３０は、導電性基板１０の片面の表面１０ａ上にめっき加工により形成されためっき層で構成される。このめっき層は、下地めっき層２１、３１と主めっき層２２、３２から構成される。また半導体素子搭載部２０のめっき層及びリード部３０のめっき層は、同一の構成要素が好ましい。具体的には、下地めっき層及び主めっき層から構成される。また、主めっき層は、例えば、Ａｕ、第１のＰｄ、Ｎｉ、第２のＰｄめっきを順に積層する主めっき層から構成され、同じ厚みの下地めっき層及び主めっき層から構成される。
【００４８】
本発明の実施形態に係る半導体素子搭載用基板５０は、この下地めっき層２１、３１は、導電性基板１０を溶解除去する工程で用いるエッチング液で溶解可能な金属めっきであることを特徴とする。また、下地めっき層のめっき液は後述するレジストマスク硬化部４１（図３Ｃ参照）が剥離しないめっき液であることが好ましい。さらに下地めっきの前処理として、活性化処理が行われるが、活性化処理液は後述するレジストマスク硬化部４１（図３Ｃ参照）が剥離しない活性化処理液であることが望ましい。なお下地めっきの詳細については、後述する。
【００４９】
半導体素子搭載部２０及びリード部３０の断面形状は、特に定めないが、例えば正方形、矩形、上部に張り出し形状を有する矩形、又は逆台形であってもよい。封止樹脂部からの抜け防止の観点からは、上部に張り出し形状を有する矩形、又は逆台形であることが好ましい。
【００５０】
次に、図２を用いて、本発明の実施形態に係る半導体装置について説明する。図２は、本発明の一実施形態に係る半導体装置を示した断面図である。本発明の実施形態に係る半導体装置は、図１に示した本発明の実施形態に係る半導体素子搭載用基板５０を用いて製造される。
【００５１】
図２に示される本発明の実施形態に係る半導体装置１００は、半導体素子搭載部２０上に半導体素子６０を搭載し、半導体素子６０の電極とリード部３０をボンディングワイヤ７０等で接続する。その後、半導体素子６０及びボンディングワイヤ７０を含めて封止樹脂を用いて樹脂封止を行い、最後に導電性基板１０を除去し、主めっき層２２から構成される半導体素子搭載部２０の底面２０ｂ及び主めっき層３２から構成されるリード部３０の底面３０ｂを露出させることにより製造される。この時、下地めっき層２１、３１（図１参照）は、導電性基板１０（図１参照）と同時に溶解除去されるため、封止樹脂部８０の底面部８０ｂよりわずかに窪み、凹部２３、３３になる。リード部３０の底面３０ｂは、外部機器とのはんだ接合するための外部電極となる。
【００５２】
ここで導電性基板１０がＳＵＳ材等のステンレス鋼の場合は、引き剥がし除去することが多い。但し、この場合は、導電性基板と、めっき層２０、３０との密着力を調整することが難しく、引き剥がす際、封止樹脂部８０よりリード部が抜け、導電性基板側にリード部が残る不具合が発生することが多い。このため、リード部を抜け防止形状に構成するか、又はリード部の厚さを厚くする等の対策が必要となっている。このため、引き剥がし除去ではなく、導電性基板を溶解除去する方法が考案されている。
【００５３】
導電性基板１０を溶解除去する方法は、導電性基板に力を加えずに溶解液で溶解除去するため、引き剥がし方法に比べ、リード部の抜け防止は容易で簡単な手法で可能である。しかし、導電性基板１０を溶解除去する場合、導電性基板は一般的にＣｕ又はＣｕ合金が用いられることが多く、板厚は０．１ｍｍ〜０．２ｍｍであるのが一般的である。溶解除去法では、この導電性基板１０をすべて溶解し、めっきされた半導体素子搭載部やリード部の底面２０ｂ、３０ｂ、及び封止樹脂部の底面８０ｂを露出させる必要がある。この時、溶解液の液管理方法や、導電性基板にめっきされためっきの状態等により、めっき滲みを伴う場合に、第１のＰｄめっき層とＮｉめっき層の間に空乏ができ、めっき剥がれの不具合が発生する場合がある。特に、めっき層で形成されたリード部の外形周縁部よりめっき剥がれが発生している。そこで本発明の実施形態では樹脂封止後、導電性基板を溶解除去する際、上記のような溶解液等によるめっき剥がれを防止するために、下地めっき層を追加することで、上記課題を解決させたものである。
【００５４】
次に、本発明の一実施形態に係る半導体素子搭載用基板５０及び半導体装置１００の特徴である、半導体素子搭載部２０及びリード部３０が形成される下地めっき層について説明する。まずは、従来の課題であるリード外形周辺部に発生するめっき剥がれの発生のメカニズムについて説明する。
【００５５】
本発明の一実施形態に係る半導体素子搭載用基板５０に用いられる導電性基板１０は一般的にＣｕ又はＣｕ合金が用いられることが多く、板厚は０．１ｍｍ〜０．２ｍｍであるのが一般的である。従来、リード部や半導体素子搭載部は、導電性基板上にめっきを施し形成する。めっき層は、外部接続部に外装めっきが必要ないＰｒｅ−Ｐｌａｔｅｄ  Ｆｌａｍｅ（ＰＰＦ）が採用されるため、導電性基板より、Ａｕ、第１のＰｄ、Ｎｉ、第２のＰｄめっきが順に積層される。Ａｕめっき、Ｐｄめっきに使用されるめっき液はともに電流効率の高いアルカリ性のめっき液を使用することが多い。また、レジストマスクは剥離性が良いアルカリ性の液で膨潤されるものが多く使用される。
【００５６】
その為、図５（Ａ）に示すように、Ａｕめっきと第１のＰｄめっきを施す際に、めっき液と接触する導電性基板とレジストマスクとの密着性が弱くなり、レジストマスクと導電性基板の隙間にめっき液が滲み、箔状にめっきされることがある。この部分を滲みめっき層１３０と呼ぶ。また、図５（Ｂ）に示すように、樹脂封止後の導電性基板を溶解除去した場合、滲みに出来た箔状の滲みめっき層１３０は樹脂密着性が弱く、封止樹脂部よりめくれて、Ｐｄめっき層の上に形成したＮｉめっき層と導電性基板の溶解液とが接触することがある。導電性基板の溶解液がＮｉめっき層と接触すると、Ａｕ、ＰｄとＮｉでは金属電位の差によりＮｉ腐食電位が生じて、Ｎｉめっきが溶出する不具合が発生する。特に、溶解液が劣化して溶解液のハロゲンのバランスが悪い場合、腐蝕電位が発生しやすい。また、Ｎｉめっきが溶出した部分のＡｕめっきと第1のＰｄめっき層は、めっき剥がれ不具合となる。リード部外形部にめっき剥がれ不具合が多いのは、上記めっき剥がれの原因がリード部外形部に発生する滲みめっき層１３０によるからである。
【００５７】
本発明者らは、前述した本発明の課題を解決するために鋭意検討を重ねた結果、上述のように樹脂封止後に発生するめっき層の剥がれが、Ａｕめっきと第１のＰｄめっきを施す際に、レジストマスク層の下側にめっき液が滲み、滲みめっき層が形成され、この滲みめっき層の樹脂密着性が弱いことで導電性基板溶解時にめくれあがるため、溶解液がＮｉめっき層と接触し金属電位の差によりＮｉ腐食電位が生じて、Ｎｉめっき層の一部が溶出する現象が発生することを見出した。その上で、従来のめっき層の下側に新たに下地めっき層を追加することで、めっき剥がれ不具合を防止できることを見出したものである。
【００５８】
上述のように、めっき剥がれを防止するには、レジストマスクの下側にめっき液の滲みをなくすことが重要である。導電性基板に行う下地めっき、特に厚み、めっき液が重要となる。導電性基板はＣｕ又はＣｕ合金が使用され、レジストマスクは、一般的に剥離性の良いアルカリ系のレジストマスクが使用される。従来最初に行うめっきは、Ａｕめっきであり、Ａｕめっき液は、電流効率が高いアルカリ系の液であって、めっき時間が短時間であることより、レジストマスクを剥離することはないものの、レジストマスクの下側にめっき液がにじむ場合があった。
【００５９】
そこで、本発明の一実施形態に係る半導体素子搭載用基板５０では、下地めっきを追加することとしている。下地めっきは、導電性基板との同種のエッチング液で溶解可能な金属めっきとする。具体的には、導電性基板が、Ｃｕ又はＣｕ合金である場合は、下地めっきはＣｕめっきが望ましい。このように導電性基板との同種のエッチング液で溶解可能な金属めっきとすることで、半導体装置の製造工程で、導電性基板を溶解除去すると同時に下地めっき層を除去することができ、リード部や半導体素子搭載部の主めっき層を露出させることが可能となる。
【００６０】
また、下地めっき層のめっき液は、レジストマスクを膨潤させない液とする。例えば、下地めっきがＣｕめっきであれば、レジストマスク層がアルカリ系剥離液で膨潤するレジストマスクの場合、下地めっきのめっき液は弱アルカリ、中性、より好ましくは酸性のめっき液とする。レジストマスク層が酸性系剥離液で膨潤するレジストマスクの場合、Ｃｕめっき液は、弱酸、中性、より好ましくはアルカリ性のめっき液とする。これにより、レジストマスクを膨潤させ、レジストマスクと導電性基板との隙間が生じることなく、導電性基板とレジストマスクとの密着性を維持したままめっきがされる。このため、めっき液の滲みは発生しない。下地めっき前処理に使用される活性化処理液も上記の例と同様にレジストを膨潤させない液が好ましい。
【００６１】
その後、下地めっきの上に、主めっき層を形成する。主めっき層は、リード部や半導体素子搭載部を形成しためっき層であり、例えば、Ａｕ、Ｐｄ、Ｎｉ、Ｐｄめっきが順に積層される。Ａｕ、Ｐｄ、Ｎｉ、Ｐｄめっきは無電解めっき、電解めっきどちらでも可能である。好ましくは、めっき時間の短縮のため、電解めっきである。Ａｕめっき、Ｐｄめっきに使用されるめっき液はともにアルカリ性のめっき液であるが、下地めっきを先に行うことで、下地めっき層がＡｕ、Ｐｄめっき液を堰止めすることで、レジストマスクを膨潤させ、レジストマスクの下側にめっき液が滲み、滲みめっき層が発生することは無くなった。
【００６２】
下地めっきの厚さは、導電性基板とレジストマスク層との境界を塞ぐことができ、Ａｕめっき液とＰｄめっき液を堰止めできる程度の厚みであれば良い。下地めっきの厚さは、好ましくは０．５μｍ以上とする。０．５μｍより薄くなると、Ａｕめっき液とＰｄめっき液の堰止めが困難になり、Ａｕめっき層と第１のＰｄめっき層の滲み部分の発生を防止することが困難になる。また、より好ましくは２．０μｍ以下とする。また、さらにより好ましくは０．５μｍ以上かつ２．０μｍ以下とする。２．０μｍより厚くなると、滲み部分の発生は防止できるが、めっき時間の増加、また導電性基板を溶解除去する際のエッチング時間の増加により、生産性が低下する。さらに、後述する凹部の深さが大きくなり、平坦性に欠ける。
【００６３】
また半導体装置の場合、下地めっきは、導電性基板と同時に除去される。よって下地めっきの厚さ分、リード部の底面は封止樹脂部の底面より主めっき層の位置が窪み、凹部となる。従来の半導体装置の底面は平坦であるため、凹部の深さを最小限に抑えた方がよい。導電性基板とレジストマスク層との境界を塞ぐことができ、Ａｕめっき液を堰止めできる厚みであれば、ほぼ平坦となり、外部機器との接続時、問題になる可能性は少ない。好ましくは０．５μｍ以上、また、より好ましくは２．０μｍ以下、また、さらにより好ましくは０．５μｍ以上かつ２．０μｍ以下とする。
【００６４】
このように、本発明の一実施形態に係る半導体素子搭載用基板５０及び半導体装置１００は、上述のように下地めっきの厚み、凹部の深さを制御することが重要であり、より確実に本願の課題を解決できる。
【００６５】
［半導体素子搭載用基板の製造方法］
次に、図３を参照して、本発明の実施形態に係る半導体素子搭載用基板５０の製造方法について説明する。図３（Ａ）〜（Ｆ）は、本発明の一実施形態に係る半導体素子搭載用基板５０の製造方法の一例の一連の工程を模式的に示した図である。なお、今まで説明した構成要素については、同一の参照符号を付し、その説明を省略する。
【００６６】
図３（Ａ）は、基板準備工程の一例を示した図である。基板準備工程においては、導電性基板１０を用意する。使用する導電性基板１０の材質は、導電性が得られかつ溶解除去可能でるものであれば特に限定はないが、一般的にＣｕ又はＣｕ合金を用いる。
【００６７】
図３（Ｂ）は、レジスト被覆工程の一例を示した図である。レジスト被覆工程においては、導電性基板１０の表面１０ａ上を、レジスト４０で覆う。使用するレジスト４０としては、ドライフィルムレジストのラミネート、若しくは液状レジストの塗布、乾燥によるレジスト層の被覆等、従来からの公知の方法を用いて行うことができる。
【００６８】
図３（Ｃ）は、レジストマスク形成工程の一例を示した図である。レジストマスク形成工程は、より詳細には、露光工程と現像工程を含む。露光工程においては、前のレジスト被覆工程でレジスト４０の被覆をした後、そのレジスト４０上に所望の半導体素子搭載部２０やリード部３０のパターンが形成されたマスク（紫外光遮蔽ガラスマスク）を被せたり、またレーザー直描（ＬＤＩ）などにより、露光を行う。なお、露光工程は、図３（Ｃ）には示されていない。
【００６９】
次いで、現像工程を行う。現像工程では、レジスト４０を現像することにより、めっき層を形成する部分（未硬化部分）を除去して、レジストマスク硬化部４１とレジストマスク開口部３４によるレジストマスクを形成し、導電性基板１０の表面１０ａを露出させる。
【００７０】
図３（Ｄ）は、下地めっき工程の一例を示した図である。下地めっき工程においては、レジストマスク開口部３４で、導電性基板が露出している部分に、めっき前処理として導電性基板１０の表面１０ａの活性化処理を行い、その後、下地めっき２１、３１を施す。下地めっきは、導電性基板との同種のエッチング液で溶解可能な金属めっきとする。導電性基板が、Ｃｕ又はＣｕ合金である場合は、下地めっきはＣｕめっきが好ましい。このようにすれば、滲みめっき層の発生を防止でき、樹脂封止後、導電性基板を溶解除去する際、溶解液によるめっき剥がれを防止することができる。
【００７１】
また、下地めっき層のめっき液は、レジストマスクを膨潤させない液をする。例えば、下地めっきがＣｕめっきであれば、レジストマスク層がアルカリ系剥離液で膨潤するレジストマスクの場合、下地めっきのめっき液は弱アルカリ、中性、より好ましくは酸性のめっき液とする。レジストマスク層が酸性系剥離液で膨潤するレジストマスクの場合、Ｃｕめっき液は、弱酸、中性、より好ましくはアルカリ系のめっき液とする。これにより、レジストマスクを膨潤させ、レジストマスクと導電性基板との隙間が生じることなく、導電性基板とレジストマスクとの密着性を維持したままめっきがされ、めっき液の滲みの発生を防止し、樹脂封止後、導電性基板を除去する際、溶解液によるめっき剥がれを防止することができる。
【００７２】
図３（Ｅ）は、主めっき工程の一例を示した図である。主めっき工程においては、下地めっき層に続けて主めっき層２２、３２をめっきする。主めっき層は、従来、リード部やダイパッド部を形成しためっき層であり、例えば、Ａｕ、Ｐｄ、Ｎｉ、Ｐｄめっきが順に積層される。Ａｕ、Ｐｄ、Ｎｉ、Ｐｄめっきは無電解めっき、電解めっきどちらでも可能である。好ましくは、めっき時間の短縮のため、電解めっきである。
【００７３】
図３（Ｆ）は、レジストマスク剥離工程の一例を示した図である。レジストマスク剥離工程においては、硬化しているレジストマスク硬化部４１を剥離する。導電性基板１０の表面１０ａ上に半導体素子搭載部２０及びリード部３０を形成する。
【００７４】
この後、半導体素子搭載部２０やリード部３０が形成された導電性基板１０を必要に応じて所望の寸法に切断することにより、本発明の実施形態に係る半導体素子搭載用基板５０が得られる。また、半導体素子搭載用基板５０のパターンによっては、半導体素子搭載部２０を作成しないパターンもあるが、本発明の一実施形態に係る半導体素子搭載用基板５０は、半導体素子搭載部２０が存在するものと、半導体素子６０を導電性基板１０に直接搭載し、半導体素子搭載部２０が存在しないものの両方を含む。
【００７５】
上述の各工程を順に経ることにより、下地めっき層が追加されるため、滲みめっき層の発生を防止し、樹脂封止後、導電性基板を溶解除去する際、溶解液によるめっき剥がれを防止することができる本発明の一実施形態に係る半導体素子搭載用基板５０が作製される。
【００７６】
［半導体装置の製造方法］
図４を用いて、本発明の実施形態に係る半導体装置の製造方法について説明する。図４は、本発明の一実施形態に係る半導体装置の製造方法の一例の一連の工程を模式的に示した図である。本発明の実施形態に係る半導体装置１００は、本発明の実施形態に係る半導体素子搭載用基板５０を用いて製造されるため、図４（Ａ）〜（Ｄ）は、図３に示した半導体素子搭載用基板５０の製造方法から連続した工程である。
【００７７】
図４（Ａ）は、半導体素子搭載工程の一例を示した図である。半導体素子搭載工程においては、半導体素子搭載部２０上に半導体素子６０が搭載される。
【００７８】
図４（Ｂ）は、ワイヤボンディング工程の一例を示した図である。ワイヤボンディング工程においては、半導体素子６０の電極が、ワイヤボンディングによりボンディングワイヤ７０を介してリード部３０に電気的に接続される。図３（Ｅ）で説明したように、リード部３０の表面には、ワイヤボンディングに適したボンディング用貴金属めっき層が形成されているので、ボンディングワイヤ７０をスムーズかつ確実に接続することができる。
【００７９】
図４（Ｃ）は、樹脂封止工程の一例を示した図である。樹脂封止工程においては、リード部３０の底面以外の領域と、半導体素子６０と、ボンディングワイヤ７０とを、封止樹脂部８０により封止する。また半導体素子搭載部２０が存在する場合は、上記に加え半導体素子搭載部２０の底面以外の領域も封止する。
【００８０】
図４（Ｄ）は、基板除去工程の一例を示した図である。基板除去工程においては、封止樹脂部８０の下面から導電性基板１０を溶解除去する。この時同時に、下地めっきも除去される。この結果、半導体素子搭載部２０及びリード部３０の底面２０ｂ、３０ｂは主めっき層が露出する。また、主めっき層の底面２０ｂ、３０ｂは、封止樹脂部８０より下地めっきの厚さ分窪み、凹部２３、３３になる。
【００８１】
最後に、所定の半導体装置の寸法になるように切断し、半導体装置１００を完成させる。
【００８２】
上述の各工程を順に経ることにより、下地めっき層が追加されたため、滲みめっき層の発生を防止し、樹脂封止後、導電性基板を溶解除去する際、溶解液によるめっき剥がれを防止することができる本発明の一実施形態に係る半導体装置１００が作製される。
【実施例】
【００８３】
次に、本発明の一実施形態に係る半導体素子搭載用基板５０及び半導体装置１００について実施例により詳しく説明する。なお、本発明は、これらの実施例に限定されるものではない。
【００８４】
半導体素子搭載用基板、半導体装置の実施例１において、導電性基板として、厚さ０．１５ｍｍのＣｕ合金（古河電工製ＥＦＴＥＣ−６４Ｔ）を採用し、脱脂・酸洗浄処理を行った後にレジストマスク（旭化成製ＡＱ２５５８  厚さ２５μｍ）を基板両面に貼り付けた。次いで、一方の面に露光・現像処理を行い、所定のパターンを作製した。その後、基板のレジストマスクから露出した部分にめっき前処理を施した後、酸性のＣｕめっき浴を用いて厚さ１μｍのＣｕめっきを施し、下地めっきとした。次いで、Ａｕめっきを０．０３μｍ、第１のＰｄめっきを０．１μｍを施した。この時、導電性基板とレジストマスクの境界を下地めっきで塞いでいるため、めっきの滲みは発生しなかった。その後、Ｎｉめっきを１０μｍ、第２のＰｄめっきを０．１μｍ施し、レジストマスクの剥離除去を行い、半導体素子搭載用基板を作製した。
【００８５】
その後、基板に半導体素子を搭載し、ボンディングワイヤーでボンディングした後に樹脂封止を行った。次いで、導電性基板の溶解除去を行い、この時同時に下地めっきの溶解除去も行った。このようにして、本発明の実施形態に係る半導体装置が完成した。
【００８６】
実施例２においては、実施例１の下地めっきの厚さを０．５μｍとした。その他は、実施例１と同じとした。
【００８７】
実施例３においては、実施例１の下地めっきの厚さを２．０μｍとした。その他は、実施例１と同じとした。
【００８８】
一方、比較例は、実施例１において下地めっきを行わず、導電性基板に主めっき層をそのまま実施した。その他は、実施例１と同じとした。
【００８９】
上記実施例１〜３及び比較例について、以下確認した。上記実施例１〜３及び比較例に係る半導体装置を１０００個作成した。なお、上記樹脂封止後の導電性基板の溶解除去液については、加速試験としてｐＨをメーカー指定の下限値を下回る値に調整して行った。完成した実施例１〜３のサンプルの外観検査を行った結果、めっき剥がれや、Ｎｉめっき層が溶出してＡｕめっき層と第１のＰｄめっき層がバリを伴うめっき剥がれの発生は見られなかった。
【００９０】
一方、完成した比較例のサンプルの外観検査を行った結果、外部端子には１０μｍ程度のめっき剥がれが一部発見された。Ｎｉめっき層が溶出してＡｕめっき層と第１のＰｄめっき層剥がれとなっているものが、約1％発生していた。
【００９１】
よって本発明の一実施形態に係る半導体素子搭載用基板、半導体装置の実施例では、下地めっきを追加することで、めっき剥がれを防止することができた。
【００９２】
なお、上記のように本発明の各実施形態及び各実施例について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは、当業者には、容易に理解できるであろう。従って、このような変形例は、全て本発明の範囲に含まれるものとする。
【００９３】
例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、半導体素子搭載基板及び半導体装置の構成、半導体素子搭載基板及び半導体装置の製造方法、動作も本発明の各実施形態及び各実施例で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００９４】
１０  導電性基板  １０ａ  導電性基板表面  ２０  半導体素子搭載部  ２０ｂ  半導体素子搭載部の底面  ２１  下地めっき層  ２２  主めっき層  ３０  リード部  ３０ｂ  リード部の底面  ３１  下地めっき層  ３２  主めっき層  ３４  レジストマスク開口部  ４０  レジスト  ４１  レジストマスク硬化部  ５０  半導体素子搭載基板  ６０  半導体素子  ７０  ボンディングワイヤー  ８０  封止樹脂部  ８０ｂ  封止樹脂部の底面  １００  半導体装置  １５０  従来の半導体素子搭載基板  １３０  滲みめっき層  ２００  従来の半導体装置
【図１】
2017168510.tif 000003
【図２】
2017168510.tif 000004
【図３】
2017168510.tif 000005
【図４】
2017168510.tif 000006
【図５】
2017168510.tif 000007