(57)【要約】【課題】本発明はフリーキャリアの増加に起因する薄膜トランジスタの品質のばらつきが発生し難い酸化物半導体薄膜の製造方法の提供を目的とする。【解決手段】本発明の酸化物半導体の製造方法は、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ又はこれらの組合せを含むターゲットを用い、スパッタリング法により基板の表面に酸化物半導体を製造する方法であって、上記ターゲットからスパッタリングされた原子により上記基板の表面に薄膜を成膜する工程と、プラズマにより生成した酸素ラジカルを含む活性種を上記薄膜に照射する工程とを備え、上記成膜工程と上記活性種照射工程とを交互に複数回繰り返す。上記成膜工程におけるスパッタリング時間としては、１回当たり０．０１秒以上０．０８秒以下が好ましい。上記活性種照射工程における活性種照射時間としては、１回当たり０．０１秒以上０．０８秒以下が好ましい。上記ターゲットが、Ｉｎ、Ｇａ及びＺｎを含むとよい。【選択図】図３
2017201651.tif 000002
【特許請求の範囲】
【請求項１】
Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ又はこれらの組合せを含むターゲットを用い、スパッタリング法により基板の表面に酸化物半導体を製造する方法であって、
上記ターゲットからスパッタリングされた原子により上記基板の表面に薄膜を成膜する工程と、
プラズマにより生成した酸素ラジカルを含む活性種を上記薄膜に照射する工程と
を備え、
上記成膜工程と上記活性種照射工程とを交互に複数回繰り返すことを特徴とする酸化物半導体の製造方法。
【請求項２】
上記成膜工程におけるスパッタリング時間が１回当たり０．０１秒以上０．０８秒以下であり、
上記活性種照射工程における活性種照射時間が１回当たり０．０１秒以上０．０８秒以下である請求項１に記載の酸化物半導体の製造方法。
【請求項３】
不活性ガスを含むガスの電離により上記プラズマを生成する請求項１又は請求項２に記載の酸化物半導体の製造方法。
【請求項４】
上記ターゲットが、Ｉｎ、Ｇａ及びＺｎを含む請求項１、請求項２又は請求項３に記載の酸化物半導体の製造方法。
【請求項５】
Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ又はこれらの組合せを含む酸化物半導体薄膜であって、
キャリア濃度が１×１０１２ｃｍ−３以上５×１０１３ｃｍ−３以下であり、
３００℃以上３２０℃以下で３０分熱処理後のＭＯＳ構造における閾値電圧の熱処理前の閾値電圧に対する差の絶対値が、８Ｖ以下である酸化物半導体薄膜。
【請求項６】
請求項５に記載の酸化物半導体薄膜を用いた薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体の製造方法、酸化物半導体及び薄膜トランジスタに関する。
【背景技術】
【０００２】
近年、アモルファス（非晶質）酸化物半導体を用いた薄膜トランジスタが注目されている。このような酸化物半導体として、例えばパルスレーザー蒸着法やスパッタリング蒸着法で形成されたＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜が公知である（特開２００６−１６５５２９号公報及び非特許文献１参照）。このＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜を用いた薄膜トランジスタは、アモルファスシリコンの薄膜トランジスタに比べ１０倍以上の電界効果移動度が得られる。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ薄膜を用いた薄膜トランジスタは、スイッチング特性の急峻さを表すＳＳ（Ｓｕｂｔｈｒｅｓｈｏｌｄ  Ｓｗｉｎｇ）値が０．１Ｖ程度であり、スイッチング特性に優れる。
【０００３】
また、アモルファス酸化物半導体は低温で成膜できるので、樹脂フィルム等の可撓性を有する基板の表面に形成することができる。さらに、アモルファス酸化物半導体は光学バンドギャップが大きいので、透明である。このため、アモルファス酸化物半導体はフレキシブルディスプレイや透明ディスプレイのスイッチング素子としての応用が期待されている。
【０００４】
このようなディスプレイへの応用のためには、アモルファス酸化物半導体を用いて形成した薄膜トランジスタが、ゲートに電圧をかけないときにチャネルが形成されないノーマリーオフ型であること、及びゲートに電圧をかけたときに十分なドレイン電流が流れることが必要である。これを実現するためには、薄膜トランジスタの閾値電圧を制御することが必要である。
【０００５】
ところが、従来の製造方法により製造した酸化物半導体は、意図せず取り込まれた水素原子により酸化物半導体内のフリーキャリアが増加し、キャリア濃度が高まるため、例えば薄膜トランジスタの閾値電圧がシフトする等のトランジスタの品質にばらつきが生じることが知られている（非特許文献２参照）。
【０００６】
このフリーキャリアの増加は、例えば薄膜トランジスタの形成において、シリコン酸化膜のパッシベーション絶縁膜を形成し熱処理（アニール処理）を行った後に発生することが知られている（非特許文献３参照）。つまり、ＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により形成されるパッシベーション絶縁膜は、水素を３０原子％程度含むため、パッシベーション絶縁膜形成後に行われる２００℃以上の熱処理により、このパッシベーション絶縁膜中の水素が酸化物半導体内に移動する。酸化物半導体内に移動した水素は、酸化物半導体中の酸素空孔（酸素ベーカンシ）にトラップされると、フリーキャリア（自由電子）を生成し、これにより酸化物半導体のキャリア濃度が変化する。その結果、薄膜トランジスタの品質がばらついてしまう。従って、薄膜トランジスタの品質のばらつきを抑止できる酸化物半導体が望まれている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１６５５２９号公報
【非特許文献】
【０００８】
【非特許文献１】Ｋｅｎｊｉ  Ｎｏｍｕｒａ他、Ｎａｔｕｒｅ、ＶＯＬ４３２（２００４）、ｐ４８８−４９２
【非特許文献２】Ｈｙｏ  Ｊｉｎ  Ｋｉｍ他、Ｊ．Ｐｈｙｓ．Ｄ：Ａｐｐｌ．  Ｐｈｙｓ．、ＶＯＬ４６（２０１３）０５５１０４、ｐ．１−６
【非特許文献３】Ｍｄ  Ｄｅｌｗａｒ  Ｈｏｓｓａｉｎ  Ｃｈｏｗｄｈｕｒｙ他、ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥＳ、ＶＯＬ６２（２０１５）、ｐ８６９−８７４
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上述のような事情に基づいてなされたものであり、本発明の目的は、水素原子注入によるフリーキャリアの増加に起因する品質のばらつきが発生し難い酸化物半導体薄膜の製造方法及び酸化物半導体薄膜並びに当該酸化物半導体薄膜を用いた薄膜トランジスタを提供することである。
【課題を解決するための手段】
【００１０】
上記課題を解決するためになされた発明は、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ又はこれらの組合せを含むターゲットを用い、スパッタリング法により基板の表面に酸化物半導体を製造する方法であって、上記ターゲットからスパッタリングされた原子により上記基板の表面に薄膜を成膜する工程と、プラズマにより生成した酸素ラジカルを含む活性種を上記薄膜に照射する工程とを備え、上記成膜工程と上記活性種照射工程とを交互に複数回繰り返すことを特徴とする。
【００１１】
当該酸化物半導体の製造方法は、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ又はこれらの組合せを含むターゲットからスパッタリングされた原子による成膜工程と酸素ラジカルを含む活性種照射工程とを交互に繰り返す。このため、成膜工程において形成された薄膜の金属と、活性種照射工程において照射される反応性の高い酸素とが結合し易く、成膜された酸化物半導体の酸素のダングリングボンドが減少する。その結果、トランジスタを形成する後工程で水素原子注入に起因するフリーキャリアが生じ難くなり、品質のばらつきが抑止できる。
【００１２】
上記成膜工程におけるスパッタリング時間としては、１回当たり０．０１秒以上０．０８秒以下が好ましい。また、上記活性種照射工程における活性種照射時間としては、１回当たり０．０１秒以上０．０８秒以下が好ましい。このように上記スパッタリング時間を上記範囲内とすることで、酸素ラジカルを含む活性種の照射前の薄膜が適度な膜厚で形成される。このため、上記活性種照射工程において、より確実かつ効率的に酸素ラジカルによる金属原子と酸素原子との結合を形成できる。また、上記活性種照射時間を上記範囲内とすることで、基板へのダメージを抑止しつつ、金属原子と酸素原子との結合に十分な酸素ラジカルが照射できる。従って、水素原子注入によるフリーキャリアの増加に起因する酸化物半導体薄膜の品質のばらつき抑止効果が高まる。
【００１３】
不活性ガスを含むガスの電離により上記プラズマを生成するとよい。このように不活性ガスを含むガスの電離により上記プラズマを生成することで、酸素ラジカルの生成量の制御性が向上する。その結果、水素原子注入によるフリーキャリアの増加に起因する酸化物半導体薄膜の品質のばらつき抑止効果がより確実に得られる。
【００１４】
上記ターゲットが、Ｉｎ、Ｇａ及びＺｎを含むとよい。このように上記ターゲットが、Ｉｎ、Ｇａ及びＺｎを含むことで、水素原子注入に起因するフリーキャリアの少ないＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜を製造できる。その結果、フリーキャリアの増加による品質のばらつきが大きいＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜のフリーキャリアの増加に起因する品質のばらつきが抑止できる。
【００１５】
上記課題を解決するためになされた別の発明は、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ又はこれらの組合せを含む酸化物半導体薄膜であって、キャリア濃度が１×１０１２ｃｍ−３以上５×１０１３ｃｍ−３以下であり、３００℃以上３２０℃以下で３０分熱処理後のＭＯＳ構造における閾値電圧の熱処理前の閾値電圧に対する差の絶対値が、８Ｖ以下である。
【００１６】
当該酸化物半導体薄膜は、キャリア濃度が上記範囲内であるので、薄膜トランジスタを形成した際のドレイン電流を確保できる。また、当該酸化物半導体薄膜は、熱処理による閾値電圧の差が上記上限以下であるので、水素原子注入に起因するフリーキャリアの増加が少ない。このため、当該酸化物半導体薄膜は、閾値電圧のマイナス側へのシフト、導体化、及びゲート電圧を複数回印加した際の閾値電圧のヒステリシスの発生を抑止することができる。従って、当該酸化物半導体薄膜を用いた薄膜トランジスタの品質のばらつきが発生し難い。
【００１７】
本発明は、当該酸化物半導体薄膜を用いた薄膜トランジスタを含む。当該薄膜トランジスタは、当該酸化物半導体薄膜を用いるので、製造中の熱処理においてもトランジスタの品質のばらつきが生じ難い。
【００１８】
ここで、「キャリア濃度」とは、ホール効果測定により得られるキャリア濃度を指す。また、「ＭＯＳ構造における閾値電圧」Ｖｔｈ［Ｖ］とは、半導体薄膜表面に平均厚さ２５０ｎｍのシリコン酸化膜をＯｘｉｄｅとするＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造において、半導体のフェルミ準位をφｆ［ｅＶ］、フラットバンドシフト量をＶＦＢ［ｅＶ］、誘電率をε、不純物密度をＮ［ｍ−３］、絶縁膜の容量をＣｏｘ［Ｆ］及び電子電荷をｑ［Ｃ］とするとき、以下の式（１）で表される量を指す。
【数１】
2017201651.tif 000003
【発明の効果】
【００１９】
以上説明したように、本発明の酸化物半導体薄膜の製造方法を用いることで、水素原子注入によるフリーキャリアの増加に起因する品質のばらつきが発生し難い酸化物半導体薄膜が得られる。また、本発明の酸化物半導体薄膜は、水素原子注入によるフリーキャリアの増加に起因する品質のばらつきが発生し難いので、ディスプレイへの応用に好適な薄膜トランジスタを製造できる。
【図面の簡単な説明】
【００２０】
【図１】基板表面に形成された本発明の一実施形態の薄膜トランジスタを示す模式的断面図である。
【図２】本発明の一実施形態の酸化物半導体薄膜の製造装置を示す模式図である。
【図３】本発明の一実施形態の酸化物半導体薄膜の製造方法の手順を示す流れ図である。
【図４】実施例の薄膜トランジスタのＩｄ−Ｖｇ特性の測定結果例を示すグラフである。
【図５Ａ】実施例４の昇温脱離ガス質量分析の結果を示すグラフである。
【図５Ｂ】参考例１の昇温脱離ガス質量分析の結果を示すグラフである。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態を適宜図面を参照しつつ詳説する。
【００２２】
［薄膜トランジスタ］
図１に示す当該薄膜トランジスタ１は、液晶ディスプレイや有機ＥＬディスプレイ等の表示装置の製造に用いることができる。当該薄膜トランジスタ１は、基板Ｘの表面に形成されたボトムゲート型のトランジスタである。当該薄膜トランジスタ１は、ゲート電極２、ゲート絶縁膜３、酸化物半導体薄膜４、ＥＳＬ（Ｅｔｃｈ  Ｓｔｏｐ  Ｌａｙｅｒ）保護膜５、ソース及びドレイン電極６、パッシベーション絶縁膜７、並びに導電膜８を有する。
【００２３】
（基板）
基板Ｘとしては、特に限定されないが、例えば液晶表示装置に用いられる基板を用いられる。このような基板Ｘとしては、ガラス基板やシリコン樹脂基板等の透明基板を挙げることができる。上記ガラス基板に用いられるガラスとしては、特に限定されず、例えば無アルカリガラス、高歪点ガラス、ソーダライムガラス等を挙げることができる。また、有機ＥＬディスプレイ等の自発光ディスプレイであれば、基板Ｘとして、金属ホイル等の金属基板、イミド樹脂等の耐熱性の不透明樹脂基板を用いることもできる。
【００２４】
基板Ｘの平均厚さは、使用される液晶表示装置等に応じて適宜決定されるが、例えば０．５ｍｍ以上１．５ｍｍ以下とできる。また、基板Ｘの大きさ及び形状は、使用される液晶表示装置等の大きさに応じて決定され、例えば直径１インチ以上１００インチ以下の円形状とできる。
【００２５】
（ゲート電極）
ゲート電極２は、基板Ｘの表面に形成され、導電性を有する。ゲート電極２を構成する薄膜としては、特に限定されないが、Ａｌ、Ｃｕ、Ｍｏ等の金属薄膜やこれらの合金の薄膜、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＺｎＯ等の透明導電膜などが挙げられる。また、ゲート電極２は、これら金属薄膜の単層構造であってもよく、２種以上の金属薄膜を積層した多層構造であってもよい。
【００２６】
ゲート電極２の形状としては、特に限定されないが、当該薄膜トランジスタ１のチャネル長及びチャネル幅の制御性の観点から、当該薄膜トランジスタ１のチャネル長方向及びチャネル幅方向を縦横とする平面視方形状が好ましい。ゲート電極２の大きさとしては、当該薄膜トランジスタ１のチャネル長及びチャネル幅を確保できる大きさであればよく、例えば当該薄膜トランジスタ１のチャネル長方向を３０μｍ以上５０μｍ以下、当該薄膜トランジスタ１のチャネル幅方向を３００μｍ以上５００μｍ以下とすることができる。ここで、薄膜トランジスタ１のチャネル長方向とは、当該薄膜トランジスタ１のソース電極６ａ及びドレイン電極６ｂの対向方向である。また、当該薄膜トランジスタ１のチャネル幅方向とは、当該薄膜トランジスタ１のチャネル長方向に直交し、かつ基板Ｘの表面に平行な方向である。
【００２７】
ゲート電極２の平均厚さの下限としては、５０ｎｍが好ましく、８０ｎｍがより好ましい。一方、ゲート電極２の平均厚さの上限としては、２００ｎｍが好ましく、１５０ｎｍがより好ましい。ゲート電極２の平均厚さが上記下限未満である場合、ゲート電極２の抵抗が大きいため、ゲート電極２での電力消費が増大するおそれや断線が発生し易くなるおそれがある。逆に、ゲート電極２の平均厚さが上記上限を超える場合、ゲート電極２の表面側に積層されるゲート絶縁膜３等の平坦化が困難となり、当該薄膜トランジスタ１の特性が悪化するおそれがある。
【００２８】
なお、ゲート絶縁膜３のカバレッジをよくするため、ゲート電極２の厚さ方向の断面は、基板Ｘに向かって拡張するテーパー状とするとよい。ゲート電極２をテーパー状とする場合のテーパー角度としては、３０°以上４０°以下が好ましい。
【００２９】
（ゲート絶縁膜）
ゲート絶縁膜３は、ゲート電極２を覆うように基板Ｘの表面側に積層される。ゲート絶縁膜３を構成する薄膜としては、特に限定されないが、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、Ａｌ２Ｏ３やＹ２Ｏ３等の金属酸化物膜などが挙げられる。また、ゲート絶縁膜３は、これら薄膜の単層構造であってもよく、２種以上の薄膜を積層した多層構造であってもよい。中でも水素濃度が比較的低いシリコン酸化膜が好ましい。このようにゲート絶縁膜３をシリコン酸化膜とすることで、当該酸化物半導体薄膜４への水素注入によるキャリア生成を抑止できる。
【００３０】
ゲート絶縁膜３の形状はゲート電極２が被覆される限り限定されず、例えばゲート絶縁膜３が基板Ｘ全面を覆ってもよい。
【００３１】
ゲート絶縁膜３の平均厚さの下限としては、１００ｎｍが好ましく、１５０ｎｍがより好ましい。また、ゲート絶縁膜３の平均厚さの上限としては、３５０ｎｍが好ましく、３００ｎｍがより好ましい。ゲート絶縁膜３の平均厚さが上記下限未満である場合、ゲート絶縁膜３の耐圧が不足し、ゲート電圧の印加によりゲート絶縁膜３がブレークダウンするおそれがある。逆に、ゲート絶縁膜３の平均厚さが上記上限を超える場合、ゲート電極２と当該酸化物半導体薄膜４との間に形成されるキャパシタの容量が不足し、ドレイン電流が不十分となるおそれがある。
【００３２】
（酸化物半導体薄膜）
当該酸化物半導体薄膜４は、ゲート絶縁膜３の表面に積層され、かつゲート電極２の直上に配設される。また、当該酸化物半導体薄膜４は、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ又はこれらの組合せを含む。このような当該酸化物半導体薄膜４としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｇａ−Ｚｎ−Ｓｎ−Ｏ、Ｚｎ−Ｏ等を含む薄膜を挙げることができる。中でもアモルファスシリコンの薄膜トランジスタに比べ電界効果移動度が高く、ＳＳ値に優れる薄膜トランジスタが得られるＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜が好ましい。当該酸化物半導体薄膜４としてＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜を用いる場合、得られる当該薄膜トランジスタ１の特性の観点から、Ｉｎ、Ｇａ及びＺｎの原子数比としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、又はＩｎ：Ｇａ：Ｚｎ＝２：２：１が好ましい。
【００３３】
当該酸化物半導体薄膜４が含むＩｎ、Ｇａ、Ｚｎ及びＳｎの合計金属含有量の下限としては、３５ｍｏｌ％が好ましく、４０ｍｏｌ％がより好ましい。一方、上記合計金属含有量の上限としては、６０ｍｏｌ％が好ましく、５５ｍｏｌ％がより好ましい。上記合計金属含有量が上記下限未満である場合、当該酸化物半導体薄膜４のＯ原子の比率が高まり水素原子注入に起因するフリーキャリアが増加するおそれがある。逆に、上記合計金属含有量が上記上限を超える場合、当該酸化物半導体薄膜４が導体化するおそれがある。
【００３４】
当該酸化物半導体薄膜４の平面視形状としては、特に限定されないが、当該薄膜トランジスタ１のチャネル長及びチャネル幅の制御性の観点から、ゲート電極２と同様の形状が好ましい。当該酸化物半導体薄膜４の平面視の大きさとしては、当該薄膜トランジスタ１のチャネル長及びチャネル幅を確保できる大きさであればよく、例えば当該薄膜トランジスタ１のチャネル長方向を２５μｍ以上４５μｍ以下、当該薄膜トランジスタ１のチャネル幅方向を２９０μｍ以上４９０μｍ以下とすることができる。
【００３５】
また、当該酸化物半導体薄膜４の平面視の大きさは、ゲート電極２の直上に確実に配設させるため、ゲート電極２の平面視の大きさより小さいことが好ましい。当該酸化物半導体薄膜４とゲート電極２とのチャネル方向及びチャネル幅方向の辺の長さの差の下限としては、２ｎｍが好ましく、４ｎｍがより好ましい。一方、上記辺の長さの差の上限としては、１０ｎｍが好ましく、８ｎｍがより好ましい。上記辺の長さの差が上記下限未満である場合、パターニングのずれ等により当該酸化物半導体薄膜４の一部がゲート電極２の直上から外れ、その結果当該酸化物半導体薄膜４の平坦性が悪化し、当該薄膜トランジスタ１の特性が悪化するおそれがある。逆に、上記辺の長さの差が上記上限を超える場合、当該薄膜トランジスタ１が不要に大きくなるおそれがある。
【００３６】
当該酸化物半導体薄膜４の平均厚さは、スイッチング素子として用いる場合にドレイン電流をオフ状態とできる条件から決めることができる。具体的には、ゲート電圧を印加することで当該酸化物半導体薄膜４の内部が完全に空乏化されるとよい。このためには、絶縁膜の誘電率をεＯＸ、半導体の誘電率をεＡＯＳ、半導体のフェルミ準位をφｆ［ｅＶ］、電子電荷をｑ［Ｃ］とするとき、当該酸化物半導体薄膜４の平均厚さｔｃｈ［ｍ］は、キャリア濃度ＮＣ［ｍ−３］に対して、以下に示す式（２）の関係を満たすとよい。下記式（２）と後述するキャリア濃度との関係、及び当該酸化物半導体薄膜４を製造する際の膜厚分布の制御精度の観点から、当該酸化物半導体薄膜４の平均厚さは、２０ｎｍ以上５０ｎｍ以下とできる。
【数２】
2017201651.tif 000004
【００３７】
なお、ソース及びドレイン電極６のカバレッジをよくするため、当該酸化物半導体薄膜４の厚さ方向の断面は、基板Ｘに向かって拡張するテーパー状とするとよい。当該酸化物半導体薄膜４をテーパー状とする場合のテーパー角度としては、３０°以上４０°以下が好ましい。
【００３８】
当該酸化物半導体薄膜４のキャリア濃度の下限としては、１×１０１２ｃｍ−３であり、２×１０１２ｃｍ−３がより好ましく、４×１０１２ｃｍ−３がさらに好ましい。一方、当該酸化物半導体薄膜４のキャリア濃度の上限としては、５×１０１３ｃｍ−３であり、３×１０１３ｃｍ−３がより好ましく、１×１０１３ｃｍ−３がさらに好ましい。当該酸化物半導体薄膜４のキャリア濃度が上記下限未満である場合、当該薄膜トランジスタ１のドレイン電流が不足するおそれがある。逆に、当該酸化物半導体薄膜４のキャリア濃度が上記上限を超える場合、水素原子注入に起因するフリーキャリアが多く当該酸化物半導体薄膜４の品質のばらつきが発生し易いおそれがある。特に当該酸化物半導体薄膜４のキャリア濃度が１０１８ｃｍ−３を超える場合は、当該酸化物半導体薄膜４の内部を完全に空乏化することが困難となるため、閾値電圧がマイナス側にシフトしてしまい、スイッチング素子として機能しないおそれがある。
【００３９】
当該酸化物半導体薄膜４のＭＯＳ構造における３００℃以上３２０℃以下で３０分熱処理後の閾値電圧Ｖ１の熱処理前の閾値電圧Ｖ０に対する差の絶対値（｜Ｖ０−Ｖ１｜）の上限としては、８Ｖであり、６Ｖがより好ましく、５Ｖがさらに好ましい。上記閾値電圧の差の絶対値が上記上限を超える場合、薄膜トランジスタの製造時に品質のばらつきが発生するおそれがある。一方、上記閾値電圧の差の絶対値の下限としては、０Ｖである。
【００４０】
当該酸化物半導体薄膜４の密度の下限としては、５．８ｇ／ｃｍ３が好ましく、５．９ｇ／ｃｍ３がより好ましく、６ｇ／ｃｍ３がさらに好ましい。当該酸化物半導体薄膜４の密度が上記下限未満である場合、膜中の欠陥が増大し、当該薄膜トランジスタ１の電界効果移動度が低下するおそれがある。一方、当該酸化物半導体薄膜４の密度の上限は、特に限定されないが、通常当該酸化物半導体薄膜４の密度は１０ｇ／ｃｍ３以下である。
【００４１】
当該酸化物半導体薄膜４のホール移動度の下限としては、５ｃｍ２／Ｖｓが好ましく、１０ｃｍ２／Ｖｓがより好ましい。当該酸化物半導体薄膜４のホール移動度が上記下限未満である場合、当該薄膜トランジスタ１のスイッチング特性が低下するおそれがある。一方、当該酸化物半導体薄膜４のホール移動度の上限は、特に限定されないが、通常当該酸化物半導体薄膜４のホール移動度は２０ｃｍ２／Ｖｓ以下である。ここで、「ホール移動度」とは、ホール効果測定により得られるキャリア移動度を指す。
【００４２】
（ＥＳＬ保護膜）
ＥＳＬ保護膜５は、ソース及びドレイン電極６をエッチングにより形成する際に当該酸化物半導体薄膜４が損傷を受けて当該薄膜トランジスタ１の特性が低下することを抑止する保護膜である。ＥＳＬ保護膜５を構成する薄膜としては、特に限定されないが、水素濃度が比較的低いシリコン酸化膜が好適に用いられる。
【００４３】
ＥＳＬ保護膜５の平均厚さの下限としては、５０ｎｍが好ましく、８０ｎｍがより好ましい。一方、ＥＳＬ保護膜５の平均厚さの上限としては、２５０ｎｍが好ましく、２００ｎｍがより好ましい。ＥＳＬ保護膜５の平均厚さが上記下限未満である場合、ＥＳＬ保護膜５の当該酸化物半導体薄膜４の保護効果が不足するおそれがある。逆に、ＥＳＬ保護膜５の平均厚さが上記上限を超える場合、パッシベーション絶縁膜７の平坦化が困難となるおそれや、ソース及びドレイン電極６からの配線が断線し易くなるおそれがある。
【００４４】
（ソース及びドレイン電極）
ソース及びドレイン電極６は、ゲート絶縁膜３及びＥＳＬ保護膜５の一部を覆うと共に、当該薄膜トランジスタ１のチャネルの両端で当該酸化物半導体薄膜４と電気的に接続する。このソース電極６ａ及びドレイン電極６ｂの間には、ゲート電極２及びソース電極６ａ間の電圧並びにソース電極６ａ及びドレイン電極６ｂ間の電圧に応じて、当該薄膜トランジスタ１のドレイン電流が流れる。
【００４５】
ソース及びドレイン電極６を構成する薄膜としては、導電性を有する限り特に限定されず、例えばゲート電極２と同様の薄膜を用いることができる。
【００４６】
ソース及びドレイン電極６の平均厚さの下限としては、５０ｎｍが好ましく、８０ｎｍがより好ましい。一方、ソース及びドレイン電極６の平均厚さの上限としては、２００ｎｍが好ましく、１５０ｎｍがより好ましい。ソース及びドレイン電極６の平均厚さが上記下限未満である場合、ソース及びドレイン電極６の抵抗が大きいため、ソース及びドレイン電極６での電力消費が増大するおそれや断線が発生し易くなるおそれがある。逆に、ソース及びドレイン電極６の平均厚さが上記上限を超える場合、パッシベーション絶縁膜７の平坦化が困難となり、導電膜８による配線が困難となるおそれがある。
【００４７】
ソース電極６ａ及びドレイン電極６ｂの対向距離、すなわち当該薄膜トランジスタ１のチャネル長の下限としては、５μｍが好ましく、１０μｍがより好ましい。一方、当該薄膜トランジスタ１のチャネル長の上限としては、５０μｍが好ましく、３０μｍがより好ましい。当該薄膜トランジスタ１のチャネル長が上記下限未満である場合、精度の高い加工が必要となり、製造歩留まりが低下するおそれがある。逆に、当該薄膜トランジスタ１のチャネル長が上記上限を超える場合、当該薄膜トランジスタ１のスイッチング時間が長くなるおそれがある。
【００４８】
ソース電極６ａ及びドレイン電極６ｂのチャネル幅方向の長さ、すなわち当該薄膜トランジスタ１のチャネル幅の下限としては、１００μｍが好ましく、１５０μｍがより好ましい。一方、当該薄膜トランジスタ１のチャネル幅の上限としては、３００μｍが好ましく、２５０μｍがより好ましい。当該薄膜トランジスタ１のチャネル幅が上記下限未満である場合、ドレイン電流が不足するおそれがある。逆に、当該薄膜トランジスタ１のチャネル幅が上記上限を超える場合、ドレイン電流が過剰となり、当該薄膜トランジスタ１の消費電力が不要に増大するおそれがある。
【００４９】
（パッシベーション絶縁膜）
パッシベーション絶縁膜７は、ゲート電極２、ゲート絶縁膜３、酸化物半導体薄膜４、ＥＳＬ保護膜５、ソース電極６ａ及びドレイン電極６ｂを覆い、当該薄膜トランジスタ１の特性が劣化することを防ぐ。パッシベーション絶縁膜７を構成する薄膜としては、特に限定されないが、当該薄膜トランジスタ１の外部からの水分侵入を抑制するためシリコン窒化膜が好適に用いられる。
【００５０】
パッシベーション絶縁膜７の平均厚さの下限としては、１００ｎｍが好ましく、２００ｎｍがより好ましい。一方、パッシベーション絶縁膜７の平均厚さの上限としては、５００ｎｍが好ましく、４００ｎｍがより好ましい。パッシベーション絶縁膜７の平均厚さが上記下限未満である場合、当該薄膜トランジスタ１の特性の劣化防止効果が不足するおそれがある。逆に、パッシベーション絶縁膜７の平均厚さが上記上限を超える場合、パッシベーション絶縁膜７が不要に厚くなり、当該薄膜トランジスタ１の製造コストの上昇や生産効率の低下が発生するおそれがある。
【００５１】
また、パッシベーション絶縁膜７には、ドレイン電極６ｂと電気的に接続できるようにコンタクトホール９が開けられている。コンタクトホール９の平面視形状及び大きさはドレイン電極６ｂとの電気的な接続が確保される限り特に限定されないが、例えば平面視で１辺１０μｍ以上３０μｍ以下の方形状とすることができる。
【００５２】
（導電膜）
導電膜８は、パッシベーション絶縁膜７に開けられたコンタクトホール９を介してドレイン電極６ｂに接続される。この導電膜８により当該薄膜トランジスタ１からドレイン電流を取得する配線が構成される。
【００５３】
導電膜８としては、特に限定されず、ゲート電極２と同様の薄膜を用いることができる。中でもディスプレイへの応用に好適な透明導電膜が好ましい。このような透明導電膜としてはＩＴＯ膜、ＺｎＯ膜等を挙げることができる。
【００５４】
導電膜８がドレイン電極６ｂと接続する位置としては、ドレイン電極６ｂがゲート酸化膜３と接する位置であって、ゲート電極２の直上ではない位置が好ましい。導電膜８をこのような位置でドレイン電極６ｂと接続することで、導電膜８とドレイン電極６ｂとの接続部分の平坦性が高まるため、接触抵抗の増大を抑止できる。
【００５５】
導電膜８の平均配線幅の下限としては、５μｍが好ましく、１０μｍがより好ましい。一方、導電膜８の平均配線幅の上限としては、５０μｍが好ましく、３０μｍがより好ましい。導電膜８の平均配線幅が上記下限未満である場合、導電膜８による配線が高抵抗となり、導電膜８による配線での消費電力や電圧降下が増大するおそれがある。逆に、導電膜８の平均配線幅が上記上限を超える場合、当該薄膜トランジスタ１の集積度が低下するおそれがある。ここで、「導電膜８の平均配線幅」とは、導電膜８のうちパッシベーション絶縁膜７の表面に配設され、当該薄膜トランジスタ１からドレイン電流を取得する配線部分の平均幅を意味する。
【００５６】
導電膜８の平均厚さの下限としては、５０ｎｍが好ましく、８０ｎｍがより好ましい。一方、導電膜８の平均厚さの上限としては、２００ｎｍが好ましく、１５０ｎｍがより好ましい。導電膜８の平均厚さが上記下限未満である場合、導電膜８による配線が高抵抗となり、導電膜８による配線での消費電力や電圧降下が増大するおそれがある。逆に、導電膜８の平均厚さが上記上限を超える場合、導電膜８による配線の平均配線幅に対して導電膜８の平均厚さが大きくなり過ぎるため、配線が傾き易く、配線自身の断線や隣接する配線との短絡が発生し易くなるおそれがある。ここで、「導電膜８の平均厚さ」とは、導電膜８のうちパッシベーション絶縁膜７の表面に配設され、当該薄膜トランジスタ１からドレイン電流を取得する配線部分の平均厚さを意味する。
【００５７】
当該薄膜トランジスタ１の閾値電圧の下限としては、−５Ｖが好ましく、０Ｖがより好ましい。一方、当該薄膜トランジスタ１の閾値電圧の上限としては、４Ｖが好ましい。当該薄膜トランジスタ１の閾値電圧が上記下限未満である場合、ゲート電極２に電圧を印加しないスイッチング素子としてのオフ状態におけるリーク電流が大きくなり、当該薄膜トランジスタ１の待機電力が大きくなり過ぎるおそれがある。逆に、当該薄膜トランジスタ１の閾値電圧が上記上限を超える場合、ゲート電極２に電圧を印加したスイッチング素子としてのオン状態におけるドレイン電流が不足するおそれがある。なお、「薄膜トランジスタの閾値電圧」とは、チャネル長が２０μｍ、チャネル幅が２００μｍのトランジスタのドレイン電流が１０−９Ａとなるゲート電圧を指す。
【００５８】
当該薄膜トランジスタ１の電界効果移動度（電子移動度）の下限としては、４ｃｍ２／Ｖｓが好ましく、５ｃｍ２／Ｖｓがより好ましい。当該薄膜トランジスタ１の電界効果移動度が上記下限未満である場合、当該薄膜トランジスタ１のスイッチング特性が低下するおそれがある。一方、当該薄膜トランジスタ１の電界効果移動度の上限は、特に限定されないが、通常当該薄膜トランジスタ１の電界効果移動度は１０ｃｍ２／Ｖｓ以下である。ここで、「電界効果移動度」とは、ゲート電圧Ｖｇ［Ｖ］、ドレイン電圧Ｖｄ［Ｖ］、ドレイン電流Ｉｄ［Ａ］、チャネル長Ｌ［ｍ］、チャネル幅Ｗ［ｍ］、ゲート絶縁膜の容量Ｃｏｘ［Ｆ］とするとき、薄膜トランジスタの電流−電圧特性の線形領域において、以下の式（３）に示すμＦＥ［ｍ２／Ｖｓ］で求められる値を指す。
【数３】
2017201651.tif 000005
【００５９】
当該薄膜トランジスタ１のＳＳ値の上限としては、０．７Ｖが好ましく、０．５Ｖがより好ましい。当該薄膜トランジスタ１のＳＳ値が上記上限を超える場合、当該薄膜トランジスタ１のスイッチングに時間を要するおそれがある。一方、当該薄膜トランジスタ１のＳＳ値の下限としては、特に限定されないが、通常当該薄膜トランジスタ１のＳＳ値は０．２Ｖ以上である。ここで、「薄膜トランジスタのＳＳ値」とは、ドレイン電流を１桁上昇させるのに必要なゲート電圧の変化量の最小値を指す。
【００６０】
当該薄膜トランジスタ１のヒステリシスの上限としては、０．５Ｖが好ましく、０．４Ｖがより好ましい。上記ヒステリシスが上記上限を超える場合、当該薄膜トランジスタ１の使用により当該薄膜トランジスタ１の特性が変化し、所望の性能が発揮されなくなるおそれがある。一方、当該薄膜トランジスタ１のヒステリシスの下限は特に限定されず、０Ｖであってもよい。ここで、「薄膜トランジスタのヒステリシス」とは、ゲート電圧を−３０Ｖ〜＋３０Ｖまで変化させながら３回印加した際の閾値電圧のシフト量の絶対値を指す。
【００６１】
［薄膜トランジスタの製造方法］
当該薄膜トランジスタ１は、例えばゲート電極２を成膜する工程、ゲート絶縁膜３を成膜する工程、酸化物半導体薄膜４を成膜する工程、ＥＳＬ保護膜５を成膜する工程、ソース及びドレイン電極６を成膜する工程、パッシベーション絶縁膜７を成膜する工程、導電膜８を成膜する工程及びアニール処理を行う工程を備える製造方法により製造することができる。
【００６２】
＜ゲート電極成膜工程＞
ゲート電極成膜工程では、基板Ｘの表面にゲート電極２を成膜する。具体的には、まず基板Ｘの表面に公知の方法、例えばスパッタリング法により導電膜を所望の膜厚となるように積層する。スパッタリング法により導電膜を積層する際の条件としては、特に限定されないが、例えば基板温度２０℃以上５０℃以下、成膜パワー２５０Ｗ以上３５０Ｗ以下、圧力０．１Ｐａ以上０．３Ｐａ以下、キャリアガスＡｒの条件とすることができる。
【００６３】
次に、この導電膜をパターニングすることにより、ゲート電極２を形成する。パターニングの方法としては、特に限定されないが、例えばフォトリソグラフィを行った後に、ウエットエッチングを行う方法を用いることができる。このとき、ゲート絶縁膜３のカバレッジがよくなるように、ゲート電極２の断面を基板Ｘに向かって拡張するテーパー状にエッチングするとよい。
【００６４】
＜ゲート酸化膜成膜工程＞
ゲート酸化膜成膜工程では、ゲート電極２を覆うように基板Ｘの表面側にゲート酸化膜３を成膜する。具体的には、まず基板Ｘの表面側に公知の方法、例えば各種ＣＶＤ法により絶縁膜を所望の膜厚となるように積層する。例えばプラズマＣＶＤ法によりシリコン酸化膜を積層する場合の条件としては、基板温度３００℃以上４００℃以下、成膜パワー２５０Ｗ以上３５０Ｗ以下、圧力１００Ｐａ以上３００Ｐａ以下、並びに原料ガスとしてＮ２Ｏの供給量８０ｓｃｃｍ以上１２０ｓｃｃｍ以下、及び１０％窒素希釈されたＳｉＨ４の供給量３０ｓｃｃｍ以上５０ｓｃｃｍ以下の条件とすることができる。
【００６５】
次に、この絶縁膜をパターニングすることにより、ゲート絶縁膜３を形成する。パターニングの方法としては、特に限定されないが、例えばフォトリソグラフィを行った後に、ウエットエッチングを行う方法を用いることができる。
【００６６】
＜酸化物半導体薄膜成膜工程＞
酸化物半導体薄膜成膜工程では、ゲート絶縁膜３の表面で、かつゲート電極２の直上に当該酸化物半導体薄膜４を成膜する。当該酸化物半導体薄膜４は、例えば図２に示す酸化物半導体薄膜の製造装置を用いて、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ又はこれらの組合せを含むターゲットＹを用い、スパッタリング法により基板Ｘの表面に酸化物半導体を製造する方法により製造することができる。
【００６７】
（酸化物半導体薄膜の製造装置）
図２に示す酸化物半導体薄膜の製造装置は、チャンバー１１と、上記チャンバー１１を減圧する排気ポンプ１２とを備える。
【００６８】
チャンバー１１は、その内部に配設された円筒状の基板保持円筒部１３と、２つの成膜工程部１４（第１成膜工程部１４ａ及び第２成膜工程部１４ｂ）と、活性種照射部１５とを有する。
【００６９】
チャンバー１１は、チャンバー１１の壁から延出し基板保持円筒部１３の近傍まで延びる一対の仕切板１６により区画に仕切られる。チャンバー１１は３つの上記区画を有する。これら３つの区画は、基板保持円筒部１３の側面に沿って配設され、そのうち２つの区画が基板保持円筒部１３の中心軸を挟んで対向する。また、各区画には、対向する２つの区画に第１成膜工程部１４ａ及び第２成膜工程部１４ｂがそれぞれ配設され、他の１区画に活性種照射部１５が配設される。このように第１成膜工程部１４ａ、第２成膜工程部１４ｂ及び活性種照射部１５を仕切板１６により仕切られた区画に配設することで、他の区画に配設される成膜工程部１４又は活性種照射部１５からガスが混入することを抑止できる。
【００７０】
チャンバー１１の材質としては、特に限定されないが、例えば石英ガラス、セラミック、ＳｉＣ等を用いることができる。チャンバー１１の形状としては、基板保持円筒部１３、成膜工程部１４及び活性種照射部１５を収容できる限り特に限定されないが、例えば円筒状のものを好適に用いることができる。また、チャンバー１１は密閉され、減圧可能に構成される。
【００７１】
基板保持円筒部１３は、その側面に基板Ｘを収容する１又は複数の基板ホルダー１７を有する。この基板ホルダー１７により基板保持円筒部１３は、１又は複数の基板Ｘを保持することができる。また、この基板保持円筒部１３は、回転方向が第１成膜工程部１４ａ、第２成膜工程部１４ｂ、活性種照射部１５の順となるように、その中心軸を軸として回転することができる。
【００７２】
２つの成膜工程部１４（第１成膜工程部１４ａ及び第２成膜工程部１４ｂ）は、ターゲットＹからスパッタリングされた原子により基板Ｘの表面に薄膜を成膜する装置である。
【００７３】
成膜工程部１４は、ターゲットＹを保持するバッキングプレート１８を有し、成膜工程部１４に放電ガスを供給するガス供給管１９と接続されている。また、上記ガス供給管１９は、供給する放電ガスの供給量を制御するマスフローコントローラ２０をその経路上に有する。
【００７４】
バッキングプレート１８は、ターゲットＹを保持する面が基板保持円筒部１３の側面と対向するように配設されている。また、成膜工程部１４は、バッキングプレート１８が陰極、基板保持円筒部１３の基板ホルダー１７が陽極となるように高電圧を印加することができる。上記印加電圧は、直流であっても、交流であってもよい。なお、基板保持円筒部１３の回転によりバッキングプレート１８と対向する基板ホルダー１７が逐次移動していくので、基板保持円筒部１３の基板ホルダー１７の一部又は全部がバッキングプレート１８と対向する位置にある場合に、この基板ホルダー１７とバッキングプレート１８との間に電圧印加が行われる構成としてもよい。
【００７５】
バッキングプレート１８と基板保持円筒部１３の側面との対向距離の下限としては、２ｃｍが好ましく、３ｃｍがより好ましい。一方、上記対向距離の上限としては、１０ｃｍが好ましく、７ｃｍがより好ましい。上記対向距離が上記下限未満である場合、成膜される膜の厚さが不均一となるおそれがある。逆に、上記対向距離が上記上限を超える場合、スパッタリングされた原子が放電ガスにより散乱されるため、成膜速度が低下するおそれがある。
【００７６】
ガス供給管１９及びマスフローコントローラ２０は、図２に示すように２つの成膜工程部１４に共通に設けてもよいし、第１成膜工程部１４ａ及び第２成膜工程部１４ｂにそれぞれ設けてもよい。ガス供給管１９及びマスフローコントローラ２０としては、それぞれ公知のガス供給管及びマスフローコントローラを使用することができる。
【００７７】
成膜工程部１４は、減圧環境下において放電ガスを流入させ、基板ホルダー１７とバッキングプレート１８との間に電圧を印加することでプラズマを形成できる。基板ホルダー１７に基板Ｘを保持し、バッキングプレート１８にターゲットＹを保持した状態で、プラズマを生成することで、高速のイオンが陰極であるバッキングプレート１８に保持されたターゲットＹにスパッタリング現象を生じさせる。このスパッタリング現象によりターゲットＹからスパッタリングされた原子が基板ホルダー１７に保持された基板Ｘの表面に薄膜を形成する。
【００７８】
活性種照射部１５は、プラズマにより生成した酸素ラジカルを含む活性種を成膜工程部１４で成膜された薄膜に照射する装置である。活性種照射部１５は、基板保持円筒部１３の側面と対向する位置で、かつ基板保持円筒部１３の側面の回転方向に沿って第２成膜工程部１４ｂ、活性種照射部１５、及び第１成膜工程部１４ａの順となるように配設されている。
【００７９】
活性種照射部１５は、プラズマ生成器２１を有し、活性種照射部１５に放電ガスを供給するガス供給管２２と接続されている。また、上記ガス供給管２２は、供給する放電ガスの供給量を制御するマスフローコントローラ２３をその経路上に有する。
【００８０】
プラズマ生成器２１は、基板保持円筒部１３の側面に向かって生成したプラズマの酸素ラジカルを含む活性種が照射されるように配設されている。このプラズマ生成器２１は、マスフローコントローラ２３を介して供給される酸素を含む原料ガスからプラズマを生成する。また、排気ポンプ１２の吸引により生じるダウンフローに乗って、上記プラズマにより生成された酸素ラジカルを含む活性種が基板保持円筒部１３の側面へと移動する。なお、このプラズマ生成器２１としては、公知のプラズマ発生装置を用いることができる。
【００８１】
プラズマ生成器２１のプラズマ生成空間と基板保持円筒部１３の側面との対向距離の下限としては、２ｃｍが好ましく、３ｃｍがより好ましい。一方、上記対向距離の上限としては、７ｃｍが好ましく、５ｃｍがより好ましい。上記対向距離が上記下限未満である場合、基板Ｘがプラズマによりダメージを受けるおそれがある。逆に、上記対向距離が上記上限を超える場合、プラズマ生成器２１により生成された酸素ラジカルが不活性化し、基板保持円筒部１３の側面に十分に照射できないおそれがある。
【００８２】
排気ポンプ１２は、チャンバー１１の内部を減圧するためのポンプである。排気ポンプ１２としては、公知のポンプ、例えばターボ分子ポンプ、ロータリポンプ、メカニカルブースターポンプ等を用いることができる。
【００８３】
以下、上記酸化物半導体薄膜の製造装置を用いて、当該酸化物半導体薄膜４を製造する方法について、図３を用いて説明する。
【００８４】
当該酸化物半導体薄膜４の製造方法は、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ又はこれらの組合せを含むターゲットＹを用い、スパッタリング法により基板Ｘの表面に酸化物半導体４を製造する方法であって、基板Ｘ及びターゲットＹを酸化物半導体薄膜の製造装置に保持する準備工程Ｓ１と、上記ターゲットＹからスパッタリングされた原子により上記基板Ｘの表面に薄膜を成膜する工程Ｓ２と、プラズマにより生成した酸素ラジカルを含む活性種を上記薄膜に照射する工程Ｓ３と、当該酸化物半導体薄膜４のパターニングを行うパターニング工程Ｓ４とを備える。
【００８５】
（準備工程）
準備工程Ｓ１では、基板Ｘ及びターゲットＹを酸化物半導体薄膜の製造装置に保持する。具体的には、上記酸化物半導体薄膜の製造装置の基板ホルダー１７に基板Ｘを保持し、バッキングプレート１８にターゲットＹを保持する。
【００８６】
ターゲットＹは、スパッタリングにより原子が放出される固体であり、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ又はこれらの組合せを含む。ターゲットＹのこれらの金属原子の合計含有率としては、特に限定されないが、純度が高い方が好ましく、例えば９９質量％以上１００質量％以下とできる。ターゲットＹに含まれる原子としては、成膜する当該酸化物半導体薄膜４の組成として必要な原子を含む限り特に限定されないが、上記ターゲットＹが、Ｉｎ、Ｇａ及びＺｎを含むとよい。このように上記ターゲットＹが、Ｉｎ、Ｇａ及びＺｎを含むことで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ薄膜が製造できる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ薄膜は、その特性のフリーキャリア依存性が強いため、当該酸化物半導体薄膜４の品質のばらつき抑止効果が特に高い。上記ターゲットＹが、Ｉｎ、Ｇａ及びＺｎを含む場合、得られる当該薄膜トランジスタ１の特性の観点から、Ｚｎに対するＩｎの原子数比としては、１以上２以下が好ましい。また、Ｚｎに対するＧａの原子数比としては、１以上２以下が好ましい。
【００８７】
基板Ｘ及びターゲットＹの温度としては、特に限定されず、例えば２５℃（室温）以上１００℃以下とできる。
【００８８】
基板Ｘを保持する基板ホルダー１７は、基板保持円筒部１３の側面に配設されている。このため、基板ホルダー１７に保持された基板Ｘを基板保持円筒部１３と共に回転させることができる。基板保持円筒部１３を回転させることで、基板Ｘは第１成膜工程部１４ａ、第２成膜工程部１４ｂ、及び活性種照射部１５をこの順に通過し、再び第１成膜工程部１４ａに戻る。基板Ｘは、成膜工程部１４を通過する際に後述する成膜工程Ｓ２での成膜処理を受け、活性種照射部１５を通過する際に活性種照射工程Ｓ３での活性種照射を受ける。つまり、基板保持円筒部１３を回転させることで、成膜工程Ｓ２と活性種照射工程Ｓ３とが交互に複数回繰り返される。
【００８９】
上記基板保持円筒部１３の回転数の下限としては、５０ｒｐｍが好ましく、７０ｒｐｍがより好ましい。一方、上記基板保持円筒部１３の回転数の上限としては、１５０ｒｐｍが好ましく、１２０ｒｐｍがより好ましい。上記基板保持円筒部１３の回転数が上記下限未満である場合、基板Ｘの成膜工程Ｓ２での１回当たりの滞留時間が長くなるため、１回に成膜される膜厚が大きくなる。その結果、これに続く活性種照射工程Ｓ３において直前の成膜工程Ｓ２で成膜された膜の基板Ｘ側まで十分に酸化できないおそれがある。また、基板Ｘの成膜工程Ｓ２での１回当たりの滞留時間が長くなるため、基板Ｘに不要に多くの酸素ラジカルが照射され、製造効率が悪化するおそれや基板Ｘにダメージを与えるおそれがある。逆に上記基板保持円筒部１３の回転数が上記上限を超える場合、基板Ｘの成膜工程Ｓ２での１回当たりの滞留時間が短くなるため成膜速度が低下し製造効率が悪化するおそれや、活性種照射工程Ｓ３での１回当たりの滞留時間が短くなるため成膜工程Ｓ２で成膜された膜を十分に酸化できないおそれがある。
【００９０】
（成膜工程）
成膜工程Ｓ２では、上記ターゲットＹからスパッタリングされた原子により上記基板Ｘの表面に薄膜を成膜する。具体的には、上記酸化物半導体薄膜の製造装置の成膜工程部１４を用いてスパッタリング法により金属薄膜を成膜する。
【００９１】
スパッタリング法に用いる放電ガスとしては、特に限定されないが、Ａｒが好ましい。Ａｒは、不活性ガスであり他の原子と反応し難く、かつイオン１個がターゲットＹに衝突した際に原子がスパッタリングされる確率（スパッタリング率）が高い。
【００９２】
成膜工程部１４へ供給する上記放電ガスの供給量の下限としては、２００ｓｃｃｍが好ましく、３００ｓｃｃｍがより好ましい。一方、上記放電ガスの供給量の上限としては、８００ｓｃｃｍが好ましく、７００ｓｃｃｍがより好ましい。上記放電ガスの供給量が上記下限未満である場合、スパッタリングされる原子の不足により成膜速度が不十分となり、製造効率が低下するおそれがある。逆に、上記放電ガスの供給量が上記上限を超える場合、スパッタリングされた原子が放電ガスにより散乱され、基板Ｘの表面に到達し難くなるため、成膜が困難となるおそれがある。
【００９３】
上記成膜工程部１４のターゲットＹと基板Ｘとの間の圧力（成膜工程部１４の圧力）の下限としては、０．１Ｐａが好ましく、０．３Ｐａがより好ましい。一方、上記成膜工程部１４の圧力の上限としては、１０Ｐａが好ましく、１Ｐａがより好ましい。上記成膜工程部１４の圧力が上記下限未満である場合、イオン化した放電ガスのターゲットＹへの衝突量が少なくなるため、スパッタリングされる原子の不足により成膜速度が不十分となり、製造効率が低下するおそれがある。逆に、上記成膜工程部１４の圧力が上記上限を超える場合、スパッタリングされた原子が放電ガスにより散乱され、基板Ｘの表面に到達し難くなるため、成膜が困難となるおそれがある。
【００９４】
上記成膜工程部１４の成膜パワーとしては、プラズマが生成され、スパッタリングが発生する限り、特に限定されないが、例えば１０００Ｗ以上３０００Ｗ以下とできる。
【００９５】
成膜工程Ｓ２における１回当たりのスパッタリング時間の下限としては、０．０１秒が好ましく、０．０２秒がより好ましい。一方、成膜工程Ｓ２における１回当たりのスパッタリング時間の上限としては、０．０８秒が好ましく、０．０６秒がより好ましい。上記スパッタリング時間が上記下限未満である場合、成膜速度が低下し、製造効率が悪化するおそれがある。逆に、上記スパッタリング時間が上記上限を超える場合、１回に成膜される膜厚が大きくなる。その結果、これに続く活性種照射工程Ｓ３において直前の成膜工程Ｓ２で成膜された膜の基板Ｘ側まで十分に酸化できないおそれがある。なお、１回当たりのスパッタリング時間とは、活性種照射工程Ｓ３と次の活性種照射工程Ｓ３との間でスパッタリングされた原子により基板Ｘの表面で成膜が行われている時間を指す。つまり、１回当たりのスパッタリング時間とは、第１成膜工程部１４ａ及び第２成膜工程部１４ｂにより基板Ｘの表面に成膜が行われている時間の和を意味する。
【００９６】
成膜工程Ｓ２における１回当たりに成膜される金属薄膜の平均厚さの下限としては、３ｎｍが好ましく、５ｎｍがより好ましい。一方、成膜工程Ｓ２における１回当たりに成膜される金属薄膜の平均厚さの上限としては、１５ｎｍが好ましく、１０ｎｍがより好ましい。上記平均厚さが上記下限未満である場合、成膜速度が低下し、製造効率が悪化するおそれがある。逆に、上記平均厚さが上記上限を超える場合、これに続く活性種照射工程Ｓ３において直前の成膜工程Ｓ２で成膜された膜の基板Ｘ側まで十分に酸化できないおそれがある。
【００９７】
（活性種照射工程）
活性種照射工程Ｓ３は、プラズマにより生成した酸素ラジカルを含む活性種を上記薄膜に照射する。具体的には、上記酸化物半導体薄膜の製造装置の活性種照射部１５を用いて酸素ラジカルを含む活性種を基板Ｘの表面側に照射する。
【００９８】
酸素ラジカルを生成する原料ガス（酸素原料ガス）としては、酸素ラジカルが生成できる限り特に限定されないが、Ｏ２、Ｎ２Ｏ等を挙げることができる。また、原料ガスに不活性ガスを含むとよい。このように不活性ガスを含むガスの電離によりプラズマを生成することで、酸素ラジカルの生成量の制御性が向上する。その結果、当該酸化物半導体薄膜４の品質のばらつき抑止効果がより確実に得られる。この不活性ガスとしては、Ｎ２やＡｒを挙げることができる。中でもプラズマを生成し易いＡｒが好ましい。
【００９９】
原料ガスが不活性ガスを含む場合、不活性ガスと酸素を含むガスとが混合された混合ガスをプラズマ生成器２１に供給してもよいが、図２に示すように複数のマスフローコントローラ２３を用いて別々に供給してもよい。不活性ガスと酸素を含むガスとを別々に供給する場合、図２に示すようにガス供給管２２内で混合してもよいし、それぞれ独立にプラズマ生成器２１に供給してもよい。なお、ガス供給管２２及びマスフローコントローラ２３としては、それぞれ公知のガス供給管及びマスフローコントローラを使用することができる。
【０１００】
活性種照射部１５へ供給する上記酸素原料ガスの供給量の下限としては、３ｓｃｃｍが好ましく、５ｓｃｃｍがより好ましい。一方、上記酸素原料ガスの供給量の上限としては、５５ｓｃｃｍが好ましく、３０ｓｃｃｍがより好ましい。上記酸素原料ガスの供給量が上記下限未満である場合、酸素ラジカルの生成量が不足するため、当該酸化物半導体薄膜４の酸素空孔が増加し、当該酸化物半導体薄膜４の品質のばらつき抑止効果が不十分となるおそれがある。逆に、上記酸素原料ガスの供給量が上記上限を超える場合、酸素原料ガスにおける酸素ラジカルの濃度が低下し、成膜工程Ｓ２で成膜された膜を十分に酸化できないおそれがある。
【０１０１】
活性種照射部１５へ供給する上記不活性ガスの供給量の下限としては、１００ｓｃｃｍが好ましく、１５０ｓｃｃｍがより好ましい。一方、上記不活性ガスの供給量の上限としては、５００ｓｃｃｍが好ましく、３００ｓｃｃｍがより好ましい。上記不活性ガスの供給量が上記下限未満である場合、酸素ラジカルの生成量の制御性が悪化し、当該酸化物半導体薄膜４の品質のばらつき抑止効果が不十分となるおそれがある。逆に、上記不活性ガスの供給量が上記上限を超える場合、酸素ラジカルの濃度が低下し、成膜工程Ｓ２で成膜された膜を十分に酸化できないおそれがある。
【０１０２】
上記活性種照射部１５のプラズマ生成空間の圧力（活性種照射部１５の圧力）の下限としては、０．０５Ｐａが好ましく、０．１Ｐａがより好ましい。一方、上記活性種照射部１５の圧力の上限としては、１Ｐａが好ましく、０．３Ｐａがより好ましい。上記活性種照射部１５の圧力が上記下限未満である場合、酸素ラジカルの濃度が低下し、成膜工程Ｓ２で成膜された膜を十分に酸化できないおそれがある。逆に、上記活性種照射部１５の圧力が上記上限を超える場合、プラズマの生成が困難となるおそれがある。
【０１０３】
上記活性種照射部１５の成膜パワーとしては、プラズマが生成される限り、特に限定されないが、例えば５００Ｗ以上４０００Ｗ以下とできる。
【０１０４】
活性種照射工程Ｓ３における１回当たりの活性種照射時間の下限としては、０．０１秒が好ましく、０．０２秒がより好ましい。一方、活性種照射工程Ｓ３における１回当たりの活性種照射時間の上限としては、０．０８秒が好ましく、０．０６秒がより好ましい。上記活性種照射時間が上記下限未満である場合、成膜工程Ｓ２で成膜された膜を十分に酸化できないおそれがある。逆に、上記活性種照射時間が上記上限を超える場合、基板Ｘに不要に多くの酸素ラジカルが照射されるため、当該酸化物半導体薄膜４中に過剰に酸素が取り込まれ、当該酸化物半導体薄膜４の特性が悪化するおそれがある。なお、１回当たりの活性種照射時間とは、成膜工程Ｓ２と次の成膜工程Ｓ２との間で酸素ラジカルが基板Ｘの表面に照射されている時間を指す。つまり、１回当たりの活性種照射時間とは、基板Ｘが活性種照射部１５により活性種照射されている時間を意味する。
【０１０５】
活性種を基板Ｘの表面側に照射した後、酸化物半導体薄膜４の膜厚が所望の膜厚であるか否かを判定し、所望の膜厚になっていると判定される場合、酸化物半導体薄膜４のパターニング工程Ｓ４を行う。また、所望の膜厚になっていないと判定される場合は、成膜工程Ｓ２に戻り、成膜工程Ｓ２及び活性種照射工程Ｓ３を繰り返す。
【０１０６】
この判定は、成膜工程Ｓ２で行うこともできるが、図３に示すように活性種照射工程Ｓ３で行うことが好ましい。活性種照射工程Ｓ３で行うことで、酸化物半導体薄膜４の表面まで水素原子注入に起因するフリーキャリアの発生を抑止することができる。
【０１０７】
判定基準となる酸化物半導体薄膜４の膜厚は、膜厚測定器を用いてＩｎ−Ｓｉｔｕでモニタしてもよいが、過去の実績に基づく酸化物半導体薄膜４の成膜速度を基にした成膜時間からの見積値等であってもよい。
【０１０８】
（パターニング工程）
パターニング工程Ｓ４は、酸化物半導体薄膜４のパターニングを行い、酸化物半導体薄膜４を得る。
【０１０９】
酸化物半導体薄膜４のパターニングの方法としては、特に限定されないが、例えばフォトリソグラフィを行った後に、ウエットエッチングを行う方法を用いることができる。
【０１１０】
＜ＥＳＬ保護膜成膜工程＞
ＥＳＬ保護膜成膜工程では、当該酸化物半導体薄膜４の表面でソース及びドレイン電極６が形成されない部分にＥＳＬ保護膜５を成膜する。具体的には、まず基板Ｘの表面側に公知の方法、例えば各種ＣＶＤ法により絶縁膜を所望の膜厚となるように積層する。例えばプラズマＣＶＤ法によりシリコン酸化膜を積層する場合の条件としては、基板温度１００℃以上３００℃以下、成膜パワー５０Ｗ以上２００Ｗ以下、圧力１００Ｐａ以上３００Ｐａ以下、並びに原料ガスとしてＮ２Ｏ供給量８０ｓｃｃｍ以上１２０ｓｃｃｍ以下、及び１０％窒素希釈されたＳｉＨ４供給量３０ｓｃｃｍ以上５０ｓｃｃｍ以下の条件とすることができる。
【０１１１】
次に、この絶縁膜をパターニングすることにより、ＥＳＬ保護膜５を形成する。パターニングの方法としては、特に限定されないが、例えばフォトリソグラフィを行った後に、ウエットエッチングを行う方法を用いることができる。
【０１１２】
＜ソース及びドレイン電極成膜工程＞
ソース及びドレイン電極成膜工程では、当該薄膜トランジスタ１のチャネルの両端で当該酸化物半導体薄膜４と電気的に接続するソース電極６ａ及びドレイン電極６ｂを成膜する。ソース及びドレイン電極６は、ゲート電極２と同様の方法で成膜することができる。
【０１１３】
＜パッシベーション絶縁膜成膜工程＞
パッシベーション絶縁膜成膜工程では、当該薄膜トランジスタ１を覆うパッシベーション絶縁膜７を成膜する。具体的には、基板Ｘの表面側に公知の方法、例えば各種ＣＶＤ法により絶縁膜を所望の膜厚となるように積層する。例えばプラズマＣＶＤ法によりシリコン酸化膜を積層する場合の条件としては、基板温度１００℃以上２００℃以下、成膜パワー５０Ｗ以上１５０Ｗ以下、圧力１００Ｐａ以上３００Ｐａ以下、並びに原料ガスとしてＮ２Ｏ供給量８０ｓｃｃｍ以上１２０ｓｃｃｍ以下、及び１０％窒素希釈されたＳｉＨ４供給量３０ｓｃｃｍ以上５０ｓｃｃｍ以下の条件とすることができる。
【０１１４】
＜導電膜成膜工程＞
導電膜成膜工程では、コンタクトホール９を介してドレイン電極６ｂに電気的に接続する導電膜８を成膜する。具体的には、まず公知の方法、例えばフォトリソグラフィによってドレイン電極６ｂとのコンタクト部分のパターニングを行った後にドライエッチングを行う方法によってコンタクトホール９を形成する。次に公知の方法、例えばスパッタリング法によりコンタクトホール９を介してドレイン電極６ｂに電気的に接続する導電膜８を成膜する。スパッタリング法により導電膜８を積層する際の条件としては、特に限定されないが、例えば基板温度２０℃以上５０℃以下、成膜パワー２５０Ｗ以上３５０Ｗ以下、圧力０．１Ｐａ以上０．３Ｐａ以下、キャリアガスＡｒの条件とすることができる。
【０１１５】
＜アニール処理工程＞
アニール処理工程は、最終の熱処理を行う工程である。この熱処理により当該酸化物半導体薄膜４とゲート絶縁膜３との界面や、当該酸化物半導体薄膜４とＥＳＬ保護膜５との界面に形成されたトラップ準位の密度を低減できる。これにより当該薄膜トランジスタ１は、ゲート電圧を複数回印加した際の閾値電圧のシフト（ヒステリシス）を抑制することができる。
【０１１６】
アニール処理の温度の下限としては、２００℃が好ましく、２５０℃がより好ましい。一方、アニール処理の温度の上限としては、４００℃が好ましく、３５０℃がより好ましい。アニール処理の温度が上記下限未満である場合、当該薄膜トランジスタ１の電気的な特性向上効果が不足するおそれがある。逆に、アニール処理の温度が上記上限を超える場合、当該薄膜トランジスタ１が熱によるダメージを受けるおそれがある。なお、熱によるダメージの観点から、アニール処理温度は低い方がよい。
【０１１７】
アニール処理の圧力、温度及び時間の条件は特に限定されないが、例えば大気圧（０．９気圧以上１．１気圧以下）で、２００℃以上４００℃以下の環境下で１０分以上６０分以下の時間の条件を用いることができる。また、アニール処理の雰囲気としては、大気雰囲気下で行ってもよいが、窒素等の不活性ガスの雰囲気下で行うことが好ましい。このように不活性ガスの雰囲気下で行うことで、アニール処理中に雰囲気中に含まれる分子等の当該薄膜トランジスタ１への結合による当該薄膜トランジスタ１の品質がばらつくことを抑止できる。
【０１１８】
［利点］
当該酸化物半導体薄膜４は、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ又はこれらの組合せを含むターゲットＹからスパッタリングされた原子による成膜工程Ｓ２と酸素ラジカルを含む活性種照射工程Ｓ３とを交互に繰り返すことにより製造される。このため、成膜工程Ｓ２において形成された薄膜の金属と、活性種照射工程Ｓ３において照射される反応性の高い酸素とが結合し易く、成膜された当該酸化物半導体薄膜４の酸素のダングリングボンドが減少する。その結果、トランジスタを形成する後工程で水素原子注入に起因するフリーキャリアが生じ難くなり、フリーキャリアの増加に起因する品質のばらつきが抑止できる。
【０１１９】
［その他の実施形態］
本発明の酸化物半導体の製造方法、酸化物半導体及び薄膜トランジスタは、上記実施形態に限定されるものではない。
【０１２０】
上記実施形態では、薄膜トランジスタとしてボトムゲート型のトランジスタの場合を説明したが、トップゲート型のトランジスタであってもよい。
【０１２１】
上記実施形態では、薄膜トランジスタがＥＳＬ保護膜を有する場合を説明したが、ＥＳＬ保護膜は必須の構成要件ではない。例えばマスク蒸着やリフトオフによりソース及びドレイン電極を成膜する場合は、酸化物半導体層がダメージを受け難いため、ＥＳＬ保護膜を省略することができる。
【０１２２】
また、薄膜トランジスタの製造方法において、酸化物半導体薄膜成膜工程の直後にプレアニール処理を行う工程を備えてもよい。プレアニール処理は、酸化物半導体薄膜の膜質を向上させる効果がある。プレアニール処理の条件は、特に限定されないが、例えば大気圧（０．９気圧以上１．１気圧以下）で、２００℃以上４００℃以下の環境下で３０分以上９０分以下の時間の条件を用いることができる。また、雰囲気としては、大気雰囲気下で行ってもよいし、窒素等の不活性ガスの雰囲気下で行ってもよい。
【０１２３】
上記実施形態では、酸化物半導体薄膜の製造装置として２つの成膜工程部と１つの活性種照射部とを備える製造装置を説明したが、成膜工程部と活性種照射部との数はこれに限定されるものではなく、例えば２つの成膜工程部と２つの活性種照射部とを備えてもよい。２つの成膜工程部と２つの活性種照射部とを備える場合、基板保持円筒部の側面の回転方向に沿って、第１成膜工程部、第１活性種照射部、第２成膜工程部、及び第２活性種照射部がこの順に配設される構成とできる。
【０１２４】
また、上記実施形態では、酸化物半導体薄膜の製造装置として基板保持円筒部が回転することにより成膜工程と活性種照射とを交互に行う構成を説明したが、成膜工程と活性種照射とを交互に行う構成は他の構成であってもよい。他の構成として、例えば成膜工程部と活性種照射部との間をベルトコンベア等の搬送装置により往復する構成を挙げることができる。
【実施例】
【０１２５】
以下、実施例に基づき本発明を詳述するが、この実施例の記載に基づいて本発明が限定的に解釈されるものではない。
【０１２６】
［実施例１］
１０枚のガラス基板（コーニング社製の「イーグルＸＧ」、直径２インチ、厚さ０．７ｍｍ）を用意し、まずこのガラス基板の表面にＭｏ薄膜を平均厚さが１００ｎｍとなるように成膜した。成膜条件は基板温度２５℃（室温）、成膜パワーＤＣ３００Ｗ、圧力０．２６６Ｐａ、及びキャリアガスＡｒとした。Ｍｏ薄膜を成膜後、パターニングによりゲート電極を形成した。
【０１２７】
次に、ゲート絶縁膜として、平均厚さ２５０ｎｍのシリコン酸化膜をＣＶＤ法により上記ゲート電極を覆うように成膜した。原料ガス及びその供給量としては、Ｎ２Ｏを１００ｓｃｃｍ、１０％窒素希釈のＳｉＨ４を４０ｓｃｃｍとした。成膜条件は基板温度３２０℃、成膜パワーＲＦ３００Ｗ、及び圧力２００Ｐａとした。
【０１２８】
次に、ガラス基板の表面側に酸化物半導体薄膜として、上述の酸化物半導体薄膜の製造装置を用いて、成膜工程と活性種照射工程とを交互に複数回繰り返すことで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ薄膜を４０ｎｍ成膜した。用いたターゲットは、Ｉｎ、Ｇａ、及びＺｎを原子数で１：１：１の比率で含むターゲットを用いた。成膜条件は、表１に示す。酸化物半導体薄膜を成膜後、ウエットエッチング（エッチャントは、関東科学株式会社製の「ＩＴＯ−０７Ｎ」）によりパターニングした。
【０１２９】
ここで、この酸化物半導体薄膜の膜質改善のためプレアニール処理を行ったものと、プレアニール処理を行わなかったものとの２種類の試料５枚ずつに分け、以降の工程はこの２種類の試料に対して行った。なお、プレアニール処理の条件は、大気圧、大気雰囲気、及び３５０℃の環境下で６０分間とした。
【０１３０】
次に、ガラス基板の表面側にシリコン酸化膜をＣＶＤ法により平均厚さが２００ｎｍとなるように成膜した。原料ガス及びその供給量としては、Ｎ２Ｏを１００ｓｃｃｍ、１０％窒素希釈のＳｉＨ４を４０ｓｃｃｍとした。成膜条件は基板温度２３０℃、成膜パワーＲＦ１００Ｗ、及び圧力１３３Ｐａとした。シリコン酸化膜を成膜後、パターニングによりＥＳＬ保護膜を形成した。
【０１３１】
次に、ガラス基板の表面側にＭｏ薄膜を平均厚さが１００ｎｍとなるように成膜した。成膜条件は上記ゲート電極の成膜条件と同様とした。Ｍｏ薄膜を成膜後、パターニングにより、ソース電極及びドレイン電極を形成した。
【０１３２】
次に、ガラス基板の表面側にシリコン酸化膜（平均厚さ２００ｎｍ）とシリコン窒化膜（平均厚さ１５０ｎｍ）との２層構造のパッシベーション絶縁膜をＣＶＤ法により形成した。シリコン酸化膜の原料ガス及びその供給量としては、Ｎ２Ｏを１００ｓｃｃｍ、１０％窒素希釈のＳｉＨ４を４０ｓｃｃｍとした。シリコン酸化膜の成膜条件は基板温度１５０℃、成膜パワーＲＦ１００Ｗ、及び圧力１３３Ｐａとした。また、シリコン窒化膜の原料ガス及びその供給量としては、ＮＨ３を６ｓｃｃｍ、１０％窒素希釈のＳｉＨ４を１２５ｓｃｃｍとした。また、キャリアガスとして、Ｎ２を１８５ｓｃｃｍの供給量で供給した。シリコン窒化膜の成膜条件は基板温度１５０℃、成膜パワーＲＦ１００Ｗ、及び圧力１３３Ｐａとした。
【０１３３】
次に、ドライエッチによりコンタクトホールを形成し、ドレイン電極に電気的に接続するためのパッドを設けた。このパッドにプローブを当てることで薄膜トランジスタの電気的な測定が行える。
【０１３４】
最後に、各試料について異なる条件でアニール処理を行った。各試料の条件は、アニールなし、２５０℃でのアニール、２７０℃でのアニール、３００℃でのアニール、及び３２０℃でのアニールの５条件である。なお、アニールを行った試料の温度以外のアニール条件は、大気圧及び窒素雰囲気の環境下で３０分間とした。
【０１３５】
このようにしてアニール処理条件の異なる１０個の薄膜トランジスタを得た。なお、この薄膜トランジスタのチャネル長は２０μｍ、チャネル幅は２００μｍとした。
【０１３６】
また、ホール移動度及びキャリア濃度測定用に同条件で酸化物半導体薄膜を１００ｎｍ成膜し、プレアニール以降の工程を省略した試料を１個用意した。
【０１３７】
この合計１１個の薄膜トランジスタを実施例１の薄膜トランジスタとする。
【０１３８】
［実施例２、３］
酸化物半導体薄膜の成膜条件を表１に示すように変更した以外は、実施例１と同様にして実施例２及び実施例３の薄膜トランジスタを得た。
【０１３９】
［比較例１］
酸化物半導体薄膜を従来のスパッタリング法により形成した以外は実施例１と同様にして比較例１の薄膜トランジスタを得た。比較例１の酸化物半導体薄膜の成膜条件としては、表１に示す条件とした。具体的には、キャリアガスと共に酸素ガスを供給し、ターゲットからスパッタリングされた原子により基板に成膜させる際に酸化を行い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ薄膜を成膜した。
【０１４０】
【表１】
2017201651.tif 000006
【０１４１】
［測定方法］
実施例１〜３及び比較例１の試料に対して、酸化物半導体薄膜のホール移動度及びキャリア濃度、並びに薄膜トランジスタの電界効果移動度、ＳＳ値及び閾値電圧を測定した。また、閾値電圧の結果から熱処理による薄膜トランジスタの品質のばらつきについて判定を行った。
【０１４２】
＜ホール移動度及びキャリア濃度＞
ホール移動度及びキャリア濃度は、ホール移動度及びキャリア濃度測定用の試料を用いて測定した。ホール移動度及びキャリア濃度は、ホール効果測定により求めた。結果を表２に示す。
【０１４３】
＜電界効果移動度＞
電界効果移動度は、薄膜トランジスタの静特性（Ｉｄ−Ｖｇ特性）から算出した。薄膜トランジスタの静特性の測定は、半導体パラメータアナライザ（Ｋｅｉｔｈｌｅｙ社の「４２００ＳＣＳ」）を用いて、ゲート電圧−３０Ｖ〜＋３０Ｖ（ステップ０．２５Ｖ）、ソース電圧０Ｖ、ドレイン電圧１０Ｖの条件で行った。この薄膜トランジスタの電流−電圧特性の線形領域において、以下の式（４）に示す式を用いてμＦＥで算出した。結果を表３に示す。
【数４】
2017201651.tif 000007
なお、式（４）中、Ｖｇはゲート電圧［Ｖ］、Ｖｄはドレイン電圧［Ｖ］、Ｉｄはドレイン電流［Ａ］、Ｌはチャネル長［ｍ］、Ｗはチャネル幅［ｍ］、Ｃｏｘはゲート絶縁膜の容量［Ｆ］である。
【０１４４】
＜ＳＳ値＞
ＳＳ値は、上記薄膜トランジスタの静特性からドレイン電流を１桁上昇させるのに必要なゲート電圧の変化量を算出し、その最小値とした。結果を表３に示す。
【０１４５】
＜閾値電圧＞
閾値電圧は、トランジスタのドレイン電流が１０−９Ａとなるゲート電圧を上記薄膜トランジスタの静特性から算出した値とした。結果を表３に示す。
【０１４６】
＜ヒステリシス＞
ヒステリシスは、上述の薄膜トランジスタの静特性の測定を３回行い、それぞれの静特性から算出した閾値電圧のシフト量の絶対値とした。ヒステリシスを求める際の静特性の測定結果の一例を図４に示す。算出した結果から、ヒステリシスは、以下の判定基準で判定した。
（ヒステリシスの判定基準）
Ａ：ヒステリシスが０．５Ｖ以下である。
Ｂ：ヒステリシスが０．５Ｖ超である。
【０１４７】
＜判定＞
酸化物半導体薄膜に酸素空孔が多く、かつアニール処理により酸化物半導体薄膜に水素注入がなされる場合、薄膜トランジスタの品質がばらつく。特に薄膜トランジスタの閾値電圧がアニール処理を行わないものに比べてマイナス方向へシフトし易く、場合によっては導体化する。このことから、アニール処理後の閾値電圧の測定結果を基に、薄膜トランジスタの品質のばらつきの有無について以下の基準で判定した。なお、この判定はプレアニールを行った試料と行わなかった試料とに分けて行った。結果を表３に示す。
（判定基準）
Ａ：閾値電圧の最小値が−２Ｖ以上であり、品質のばらつきが非常に小さい。
Ｂ：閾値電圧の最小値が−６Ｖ以上−２Ｖ未満であり、品質のばらつきが小さい。
Ｃ：閾値電圧の最小値が−６Ｖ未満又は導体化が生じ、品質のばらつきが大きい。
【０１４８】
【表２】
2017201651.tif 000008
【０１４９】
【表３】
2017201651.tif 000009
【０１５０】
表３において、判定欄の閾値電圧の最大差とは、ポストアニールなしの閾値電圧とポストアニールありの各閾値電圧との差の絶対値のうちの最大値を意味する。
【０１５１】
表３の結果から、実施例１〜３の薄膜トランジスタは、電界効果移動度及びＳＳ値がそれぞれ４ｃｍ２／Ｖｓ以上及び０．７Ｖ以下の範囲にあり比較例１と同等であり、アニール処理による薄膜トランジスタの品質のばらつきが比較例１の薄膜トランジスタに比べて少ない。また、実施例１〜３の薄膜トランジスタは、３００℃以下のポストアニール処理後において、ヒステリシスが比較例１と同等であり、かつ３２０℃のポストアニール処理後において比較例１に比べてヒステリシスに優れる。これに対し、比較例１の薄膜トランジスタは、アニール処理による薄膜トランジスタの品質のばらつきが大きく、特に３２０℃のアニール処理により導体化してしまう。比較例１の薄膜トランジスタは、酸化物半導体薄膜の内部に多くの水素原子を含むため、熱処理によりキャリア濃度が増加し、導体化したと考えられる。このことから、ターゲットからスパッタリングされた原子により基板の表面に薄膜を成膜する工程と、プラズマにより生成した酸素ラジカルを含む活性種を上記薄膜に照射する工程とを交互に複数回繰り返して酸化物半導体薄膜を製造することで、水素原子注入によるフリーキャリアの増加に起因する薄膜トランジスタの品質のばらつきを抑止できることが分かる。
【０１５２】
＜絶縁膜からの水素脱離評価＞
上記水素原子注入の影響を調べるため、実施例１のパッシベーション絶縁膜に用いたシリコン窒化膜からの水素脱離の温度依存性を評価した。
【０１５３】
［実施例４］
水素脱離のないシリコン基板の表面側にシリコン窒化膜（平均厚さ１５０ｎｍ）とシリコン酸化膜（平均厚さ２００ｎｍ）との２層構造のパッシベーション絶縁膜をＣＶＤ法により形成した。シリコン窒化膜の原料ガス及びその供給量としては、ＮＨ３を６ｓｃｃｍ、１０％窒素希釈のＳｉＨ４を１２５ｓｃｃｍとした。また、キャリアガスとして、Ｎ２を１８５ｓｃｃｍの供給量で供給した。シリコン窒化膜の成膜条件は基板温度１５０℃、成膜パワーＲＦ１００Ｗ、及び圧力１３３Ｐａとした。また、シリコン酸化膜の原料ガス及びその供給量としては、Ｎ２Ｏを１００ｓｃｃｍ、１０％窒素希釈のＳｉＨ４を４０ｓｃｃｍとした。シリコン酸化膜の成膜条件は基板温度１５０℃、成膜パワーＲＦ１００Ｗ、及び圧力１３３Ｐａとした。
【０１５４】
［参考例１］
実施例４と同様のシリコン基板の表面側に、シリコン酸化膜であるＥＳＬ保護膜（平均厚さ２００ｎｍ）を形成した。ＥＳＬ保護膜の原料ガス及びその供給量としては、Ｎ２Ｏを１００ｓｃｃｍ、１０％窒素希釈のＳｉＨ４を４０ｓｃｃｍとした。ＥＳＬ保護膜の成膜条件は基板温度２３０℃、成膜パワーＲＦ１００Ｗ、及び圧力１３３Ｐａとした。
【０１５５】
［評価］
実施例４及び参考例１について、昇温脱離ガス質量分析を行った。具体的には、５０℃〜７５０℃まで温度を変化させつつ、各試料から脱離するＨ２ガスの質量分析を行った。実施例４の結果を図５Ａに示す。また、参考例１の結果を図５Ｂに示す。
【０１５６】
図５Ａ及び図５Ｂのグラフから、実施例４の２層構造のパッシベーション絶縁膜では、３００℃以上の温度で水素の脱離が発生していることが分かる。これに対し、参考例１のＥＳＬ保護膜では３００℃以上の温度であっても水素の脱離がほとんど見られない。このことから、３００℃以上の温度では主にシリコン窒化膜から水素脱離が発生することが分かる。
【０１５７】
薄膜トランジスタでは、脱離した水素は、酸化物半導体薄膜に注入される。膜中に酸素空孔が多い酸化物半導体薄膜では、この脱離水素によりフリーキャリアが生成され、酸化物半導体薄膜が導体化する。以上から、比較例１において３５０℃のポストアニールを行った薄膜トランジスタが導体化したのは、シリコン窒化膜から脱離した水素が酸化物半導体薄膜に注入され、フリーキャリアが生成したことによると推察できる。
【０１５８】
これに対し、実施例１〜３の酸化物半導体薄膜では、ターゲットからスパッタリングされた原子により基板の表面に薄膜を成膜する工程と、プラズマにより生成した酸素ラジカルを含む活性種を上記薄膜に照射する工程とを交互に複数回繰り返して酸化物半導体薄膜を製造したため、酸素空孔が少ないと考えられる。このため、シリコン窒化膜から脱離した水素が酸化物半導体薄膜に注入されてもフリーキャリアの生成が抑制される。従って、実施例１〜３の酸化物半導体薄膜では、水素原子注入に起因するフリーキャリアの増加に起因する薄膜トランジスタの品質のばらつきを抑止できたと考えられる。
【産業上の利用可能性】
【０１５９】
以上説明したように、本発明の酸化物半導体薄膜の製造方法を用いることで、水素原子注入によるフリーキャリアの増加に起因する薄膜トランジスタの品質のばらつきが発生し難い酸化物半導体薄膜が得られる。また、本発明の酸化物半導体薄膜は、水素原子注入によるフリーキャリアの増加に起因する品質のばらつきが発生し難いので、ディスプレイへの応用に好適な薄膜トランジスタを製造できる。
【符号の説明】
【０１６０】
１  薄膜トランジスタ
２  ゲート電極
３  ゲート絶縁膜
４  酸化物半導体薄膜
５  ＥＳＬ保護膜
６  ソース及びドレイン電極
６ａ  ソース電極
６ｂ  ドレイン電極
７  パッシベーション絶縁膜
８  導電膜
９  コンタクトホール
１１  チャンバー
１２  排気ポンプ
１３  基板保持円筒部
１４  成膜工程部
１４ａ  第１成膜工程部
１４ｂ  第２成膜工程部
１５  活性種照射部
１６  仕切板
１７  基板ホルダー
１８  バッキングプレート
１９、２２  ガス供給管
２０、２３  マスフローコントローラ
２１  プラズマ生成器
Ｓ１  準備工程
Ｓ２  成膜工程
Ｓ３  活性種照射工程
Ｓ４  パターニング工程
Ｘ  基板
Ｙ  ターゲット
【図１】
2017201651.tif 000010
【図２】
2017201651.tif 000011
【図３】
2017201651.tif 000012
【図４】
2017201651.tif 000013
【図５Ａ】
2017201651.tif 000014
【図５Ｂ】
2017201651.tif 000015
【手続補正書】
【提出日】平成28年9月1日(2016.9.1)
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ又はこれらの組合せを含むターゲットを用い、スパッタリング法により基板の表面に酸化物半導体を製造する方法であって、
上記ターゲットからスパッタリングされた原子により上記基板の表面に薄膜を成膜する工程と、
プラズマにより生成した酸素ラジカルを含む活性種を上記薄膜に照射する工程と
を備え、
上記成膜工程と上記活性種照射工程とを交互に複数回繰り返すことを特徴とする酸化物半導体の製造方法。
【請求項２】
上記成膜工程におけるスパッタリング時間が１回当たり０．０１秒以上０．０８秒以下であり、
上記活性種照射工程における活性種照射時間が１回当たり０．０１秒以上０．０８秒以下である請求項１に記載の酸化物半導体の製造方法。
【請求項３】
不活性ガスを含むガスの電離により上記プラズマを生成する請求項１又は請求項２に記載の酸化物半導体の製造方法。
【請求項４】
上記ターゲットが、Ｉｎ、Ｇａ及びＺｎを含む請求項１、請求項２又は請求項３に記載の酸化物半導体の製造方法。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、酸化物半導体の製造方法に関する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
当該酸化物半導体薄膜４のキャリア濃度の下限としては、１×１０１２ｃｍ−３であり、２×１０１２ｃｍ−３がより好ましく、４×１０１２ｃｍ−３がさらに好ましい。一方、当該酸化物半導体薄膜４のキャリア濃度の上限としては、５×１０１３ｃｍ−３であり、３×１０１３ｃｍ−３がより好ましく、１×１０１３ｃｍ−３がさらに好ましい。当該酸化物半導体薄膜４のキャリア濃度が上記下限未満である場合、当該薄膜トランジスタ１のドレイン電流が不足するおそれがある。逆に、当該酸化物半導体薄膜４のキャリア濃度が上記上限を超える場合、水素原子注入に起因するフリーキャリアが多く当該酸化物半導体薄膜４の品質のばらつきが発生し易いおそれがある。特に当該酸化物半導体薄膜４のキャリア濃度が１０１８ｃｍ−３を超える場合は、当該酸化物半導体薄膜４の内部を完全に空乏化することが困難となるため、閾値電圧がマイナス側にシフトしてしまい、スイッチング素子として機能しないおそれがある。ここで、「キャリア濃度」とは、ホール効果測定により得られるキャリア濃度を指す。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】削除
【補正の内容】