(57)【要約】【課題】支持基板が貼合された半導体基板を薄化して製造される半導体装置の製造コストを低く抑えることができる半導体装置の製造方法を提供すること。【解決手段】一つの実施形態によれば、半導体装置の製造方法が提供される。実施形態に係る半導体装置の製造方法は、形成工程と、貼合工程と、分離工程と、使用工程とを含む。形成工程は、半導体基板の一方の主面側に半導体デバイスを含むデバイス層を形成する。貼合工程は、半導体基板におけるデバイス層側に支持基板を貼合する。分離工程は、支持基板が貼合された半導体基板をスライスして、半導体基板からデバイス層を分離する。使用工程は、デバイス層が分離された半導体基板を支持基板として次回使用する。【選択図】図２
2017168654.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一方の主面側に半導体デバイスを含むデバイス層を形成する工程と、
前記半導体基板における前記デバイス層側に支持基板を貼合する工程と、
前記支持基板が貼合された前記半導体基板をスライスして、当該半導体基板から前記デバイス層を分離する工程と、
前記デバイス層が分離された前記半導体基板を前記支持基板として次回使用する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記デバイス層のスライス面を、研磨して平坦化する工程
をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記デバイス層が分離された前記半導体基板は、
厚さが前記デバイス層を分離する前の前記半導体基板の厚さの４/５倍以上である
ことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記デバイス層は、
ワイヤソーによってスライスすることで、前記半導体基板から分離される
ことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
【請求項５】
前記デバイス層が形成された前記半導体基板は、
厚さが６２５μｍ〜７７５μｍであり、
前記ワイヤソーのワイヤは、
断面直径が１０μｍ〜１００μｍである
ことを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体基板の一方の主面側に半導体デバイスを含むデバイス層を形成し、半導体基板におけるデバイス層側に支持基板を貼合した後、半導体基板の他方の主面側から研削して薄化することによって薄型の半導体装置を製造する方法がある。
【０００３】
かかる半導体装置の製造方法では、半導体基板を支持する支持基板として、ガラス基板やウェハ基板などの基板を用いている。かかる基板は、薄化した半導体基板から剥離したあと、有効な用途がなく廃棄していた。
【０００４】
そのため、かかる半導体装置の製造方法では、半導体基板の薄化処理を行う度に、新規にガラス基板やウェハ基板などを支持基板として使うことになるため、製造コストが高くなるといった問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】ＷＯ２０１３／１２８６８８号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一つの実施形態は、支持基板が貼合された半導体基板を薄化して製造される半導体装置の製造コストを低く抑えることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
一つの実施形態によれば、半導体装置の製造方法が提供される。実施形態に係る半導体装置の製造方法は、形成工程と、貼合工程と、分離工程と、使用工程とを含む。形成工程は、半導体基板の一方の主面側に半導体デバイスを含むデバイス層を形成する。貼合工程は、半導体基板におけるデバイス層側に支持基板を貼合する。分離工程は、支持基板が貼合された半導体基板をスライスして、半導体基板からデバイス層を分離する。使用工程は、デバイス層が分離された半導体基板を支持基板として次回使用する。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施形態に係る半導体装置の製造方法で用いる半導体基板の一例を示す説明図である。
【図２】図２は、実施形態に係る半導体装置の製造方法の概念を示す図である。
【図３】図３は、実施形態に係る半導体装置の製造工程の断面視による説明図である。
【図４】図４は、実施形態に係る半導体装置の製造工程の断面視による説明図である。
【図５】図５は、実施形態に係るワイヤソーの一例を示す説明図である。
【図６】図６は、実施形態に係る半導体装置の製造工程の断面視による説明図である。
【図７】図７は、実施形態に係る半導体装置の製造工程の断面視による説明図である。
【図８】図８は、実施形態に係る半導体装置の製造工程の断面視による説明図である。
【図９】図９は、実施形態に係る半導体装置の製造工程の断面視による説明図である。
【図１０】図１０は、実施形態に係る半導体装置の製造工程の断面視による説明図である。
【図１１】図１１は、実施形態に係る半導体装置の製造方法を適用して作製した半導体装置を示す断面図である。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、実施形態に係る半導体装置の製造方法について詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【００１０】
図１は、実施形態に係る半導体装置の製造に用いられる半導体基板の一例を示す説明図である。図１に示すように、半導体基板１０は、一方の主面側に半導体デバイス１１が設けられる。つまり、半導体基板１０は、一方の主面の表層部が半導体デバイス１１を含むデバイス層である。かかる半導体基板１０は、デバイス層側の表面に図示しない支持基板が貼り合わされる。なお、デバイス層は、通常のデバイス形成方法を用いて形成される。
【００１１】
図２は、実施形態に係る半導体装置の製造方法の概念を示す図である。図２に示すように、かかる半導体装置の製造方法は、支持基板２０が接着剤層７を介して貼合された半導体基板１０をワイヤソーのワイヤ３０を用いてスライスする。これにより、半導体基板１０からデバイス層１０ｂを分離する。そして、デバイス層１０ｂが分離された半導体基板１０ａは、デバイス層１０ｂを分離する前の他の半導体基板１０を支持する支持基板として次回使用する。
【００１２】
つまり、かかる半導体装置の製造方法は、半導体基板１０を薄化するために、半導体基板１０の厚さの半分以上を研削屑として除去する必要がなく、かかる除去部分を有効に活用している。
【００１３】
したがって、かかる半導体装置の製造方法は、デバイス層１０ｂが分離された半導体基板１０ａを、デバイス層１０ｂを分離する前の他の半導体基板１０を支持する支持基板として使用するため、製造コストを低く抑えることができる。
【００１４】
次に、図３〜図４を参照して、実施形態に係る半導体装置の製造方法について具体的に説明する。図３は、実施形態に係る半導体装置の製造工程の断面視による説明図である。なお、図３に示す半導体基板１０は、図１に示す半導体基板１０のＡ−Ａ’線による断面部分の一部を示している。
【００１５】
実施形態に係る半導体装置の製造方法では、まず、半導体基板１０と支持基板２０とを用意する。実施形態に用いられる半導体基板１０は、例えば、略円盤形状を有するシリコンウェハである。また、支持基板２０は、半導体基板１０と略同一形状のウェハ基板である。
【００１６】
図３（ａ）に示すように、本実施形態では、厚さａが、例えば、７７５μｍで、直径が３００ｍｍ（１２インチ）の半導体基板１０および支持基板２０を用いている。なお、半導体基板１０および支持基板２０の材質、厚さ、および直径などの形状は、これに限定されるものではない。
【００１７】
次に、表裏を反転させた半導体基板１０の表面１２を接着剤層７を介して支持基板２０に貼り合わせる。接着剤層７としては、例えば、ウレタン系樹脂やエポキシ樹脂といった有機系接着剤などが用いられる。また、接着剤層７は、接着剤をスピン塗布法などにより、半導体基板１０あるいは支持基板２０の表面に塗布することで形成される。
【００１８】
続いて、図３（ｂ）に示すように、ワイヤソーのワイヤ３０を、支持基板２０が貼合された半導体基板１０の周面に押し当てながら周回させることによって、半導体基板１０を、半導体基板１０の主面に対して平行な方向に切断する。
【００１９】
具体的には、断面直径ｄが、例えば、１０〜１００μｍのワイヤ３０を、半導体基板１０の表面１２から、例えば、３０〜５０μｍの深さｂの位置に押し当てながら周回させることによって、厚さｃが、例えば、６２５〜７３５μｍの半導体基板１０ａを切り出す。
【００２０】
この実施形態では、ワイヤソーによって、半導体基板１０から、デバイス層１０ｂを分離する前の他の半導体基板１０を支持する強度を有す厚さｃを持った半導体基板１０ａを切り出すことができる。
【００２１】
したがって、半導体基板１０ａの厚さｃは、ｃ＝ａ−（ｂ＋ｄ）の関係式で決定される。具体的には、半導体基板１０ａの厚さｃは、デバイス層１０ａを分離する前の半導体基板１０の厚さａの４/５倍以上であればよい。
【００２２】
ここで、図５を参照してワイヤソーについて説明する。図５は、実施形態に係るワイヤソーの一例を示す説明図である。図５に示すように、ワイヤソー３は、ワイヤ３０と載置台３１と従動プーリ３２と駆動プーリ３３と加圧子３４とを備える。
【００２３】
ワイヤ３０は、４つの従動プーリ３２および１つの駆動プーリ３３の各溝に通された形でこれらのプーリ間を走行する。ワイヤ３０としては、例えば、二クロム線などが用いられる。従動プーリ３２は、駆動プーリ３３が回転駆動することで、ワイヤ３０を介して回転する。
【００２４】
載置台３１は、半導体基板１０を積載した支持基板２０を載置する台である。また、載置台３１は、図示しないモータなどの駆動部を備え、かかる駆動部によって、半導体基板１０の主面に対して平行な方向（図４中ｆで示す矢印）に移動する。
【００２５】
なお、載置台３１がワイヤ３０に向かって移動するのではなく、載置台３１は固定したままで、ワイヤ３０が載置台３１に向かって半導体基板１０の主面に対して平行に移動してもよい。
【００２６】
加圧子３４は、載置台３１に載置された半導体基板１０の面中央部を押圧し、半導体基板１０を介して支持基板２０を載置台３１に固定する。また、加圧子３４は、半導体基板１０からデバイス層１０ａを分離する際の半導体基板１０と支持基板２０との横ずれを防止する。
【００２７】
かかるワイヤソー３は、ワイヤ３０が駆動ローラ３３の回転駆動によって従動プーリ３２間を左右方向に走行し、このワイヤ３０に対して、載置台３１が移動して半導体基板１０の周面が押し付けられることによって、半導体基板１０を切断する。
【００２８】
図３（ｃ）に戻って、次に、ＣＭＰ(Chemical  Mechanical  Polishing;化学機械研磨)装置６によって、半導体基板１０ａが切り出されたデバイス層１０ｂのスライス面である裏面１３を研磨して滑らかに仕上げる。
【００２９】
そして、支持基板２０からデバイス層１０ｂを剥離する。そのあと、かかるデバイス層１０ｂを、ダイシングによって個片化して複数の半導体チップを形成する。
【００３０】
また、デバイス層１０ｂが分離された半導体基板１０ａは、デバイス層１０ｂを分離する前の他の半導体基板１０を支持する支持基板として次回使用する。
【００３１】
次に、図４を参照して、デバイス層１０ｂが分離された半導体基板１０ａを、デバイス層１０ｂを分離する前の他の半導体基板１０を支持する支持基板として用いて、かかる半導体基板１０からデバイス層１０ｂを分離する工程について説明する。
【００３２】
図４は、実施形態に係る半導体装置の製造工程の断面視による説明図である。なお、図４に示す構成要素のうち、図３に示す構成要素と同様の構成要素については、図３に示す符号と同一の符号を付すことにより、その説明を省略する。
【００３３】
図４（ａ）に示すように、表裏を反転させた他の半導体基板１０の表面１２を接着剤層７を介して、デバイス層１０ｂが分離された厚さｃの半導体基板１０ａに貼り合わせる。
【００３４】
ここで、支持基板である半導体基板１０ａは、デバイス層１０ｂを分離する前の半導体基板１０を支持する強度を有する厚さｃを持っている。したがって、支持基板である半導体基板１０ａに半導体基板１０を貼合しても、半導体基板１０が歪むといったおそれがない。
【００３５】
続いて、図４（ｂ）に示すように、ワイヤソー３のワイヤ３０を、半導体基板１０ａが貼合された半導体基板１０の周面に押し当てながら周回させることによって、半導体基板１０を、半導体基板１０の主面に対して平行な方向に切断する。
【００３６】
つまり、上述と同様にして、ワイヤソー３によって、半導体基板１０から、デバイス層１０ｂを分離する前の他の半導体基板１０を支持する強度を有す厚さｃを持った半導体基板１０ａを切り出す。
【００３７】
そのあと、図４（ｃ）に示すように、ＣＭＰ装置６によって、半導体基板１０ａが切り出されたデバイス層１０ｂのスライス面である裏面１３を研磨して滑らかに仕上げる。
【００３８】
そして、支持基板である半導体基板１０ａからデバイス層１０ｂを剥離する。そのあと、かかるデバイス層１０ｂを、ダイシングによって個片化して複数の半導体チップを形成する。
【００３９】
また、デバイス層１０ｂが分離された半導体基板１０ａは、同様に、デバイス層１０ｂを分離する前の他の半導体基板１０を支持する支持基板として次回使用する。
【００４０】
上述したように、実施形態に係る半導体装置の製造方法は、半導体基板１０からデバイス層１０ｂを分離した半導体基板１０ａを、次回使用するための半導体基板１０を支持する支持基板として用いている。
【００４１】
したがって、実施形態に係る半導体装置の製造方法は、半導体基板１０の薄化処理を行う度に、新規にガラス基板やウェハ基板などを支持基板として使う必要がないため、製造コストを低く抑えることができる。
【００４２】
また、上述したように、実施形態に係る半導体装置の製造方法は、ワイヤソー３を用いて半導体基板１０からデバイス層１０ｂを分離しているため、研削装置を用いて半導体基板１０の裏面１３を研削してデバイス層１０ｂを残す場合に比べて、半導体基板１０の薄化処理により生じる屑の量を大幅に低減することができる。
【００４３】
したがって、実施形態に係る半導体装置の製造方法は、屑によるデバイス層１０ｂの裏面１３の損傷または汚染を抑制することができるため、半導体装置の歩留りを向上させることができる。
【００４４】
次に、図６〜図１０を参照して、上述した実施形態に係る半導体装置の製造方法の適用例について説明する。ここでは、ＮＡＮＤ型フラッシュメモリの製造を例に挙げて説明する。図６〜図１０は、実施形態に係る半導体装置の製造工程の断面視による説明図である。
【００４５】
なお、図６〜図１０に示す構成要素のうち、図１〜図３に示す構成要素と同様の構成要素については、図１〜図３に示す符号と同一の符号を付すことにより、その説明を省略する。
【００４６】
図６（ａ）に示すように、用意した半導体基板１０の表面には、層間絶縁膜４０中に多層配線４１が設けられた多層配線層４とパッシベーション膜５０とポリイミド膜５１とがこの順に積層して形成される。以下の実施形態では、かかる半導体基板１０に対してＴＳＶ(Through  Silicon  Via)を形成する工程について説明する。
【００４７】
図６（ｂ）に示すように、図示しないレジストをマスクとしたエッチングを行うことにより、パッシベーション膜５０およびポリイミド膜５１における多層配線４１の投影位置に、ポリイミド膜５１の表面から多層配線４１の表面まで達する開口５を形成する。
【００４８】
続いて、図６（ｃ）に示すように、図示しないレジストをマスクにして、開口５内に電解めっきによってニッケル（Ｎｉ）を埋め込み、Ｎｉ電極５２を形成する。そして、ポリイミド膜５１から露出しているＮｉ電極５２の表面に、金（Ａｕ）膜５３を形成する。
【００４９】
なお、この実施形態では、多層配線層４、パッシベーション膜５０、ポリイミド膜５１、Ｎｉ電極５２、およびＡｕ膜５３からなる領域が、半導体デバイス１１の領域に相当する。
【００５０】
次に、図７（ａ）に示すように、ポリイミド膜５１およびＡｕ膜５３の表面に接着剤を塗布して接着剤層７を形成し、かかる半導体基板１０の表裏を反転させ、半導体基板１０における半導体素子１１側の表面を接着剤層７を介して支持基板２０に貼り合わせる。
【００５１】
続いて、図７（ｂ）に示すように、ワイヤソー３のワイヤ３０を、支持基板２０に貼合された半導体基板１０の周面に押し当てながら周回させることによって、半導体基板１０を、半導体基板１０の主面に対して平行な方向に切断する。
【００５２】
そのあと、図８（ａ）に示すように、図示しないＣＭＰ装置によって、半導体基板１０ａが切り出されたデバイス層１０ｂのスライス面である裏面（ここでは、上面）を研磨して滑らかに仕上げる。
【００５３】
また、デバイス層１０ｂが分離された半導体基板１０ａは、デバイス層１０ｂを分離する前の他の半導体基板１０を支持する支持基板として次回使用する。
【００５４】
そして、図８（ｂ）に示すように、デバイス層１０ｂの上面に保護膜６０を形成する。続いて、図示しないレジストをマスクとしてエッチングを行うことにより、デバイス層１０ｂにおける多層配線４１の投影位置に、保護膜６０の表面から多層配線４１の表面まで達するＴＳＶ８を形成する。そのあと、ＴＳＶ８の内周面をバリアメタル膜６２によって被覆する。
【００５５】
続いて、図８（ｃ）に示すように、デバイス層１０ｂの上面にレジスト６３を塗布し、フォトリソグラフィーによって、ＴＳＶ８の形成位置上のレジスト６３を選択的に除去する。
【００５６】
そして、図９（ａ）に示すように、かかるレジスト６３をマスクとして、ＴＳＶ８内に電解めっきによって銅（Ｃｕ）を埋め込み、貫通電極７０を形成する。続いて、貫通電極７０の表面に、はんだによってバンプ７１を形成する。そのあと、デバイス層１０ｂの上面に形成されたレジスト６３を除去する。
【００５７】
次に、図９（ｂ）に示すように、支持基板２０にデバイス層１０ｂが貼合された構造体の表裏を反転させ、デバイス層１０ｂの裏面（ここでは、下面）を剥離テープ８０へ貼り付ける。
【００５８】
そのあと、支持基板２０の上面に、例えば、図示しない吸着コレットを吸着させて、かかる吸着コレットによって支持基板２０をピックアップすることで、図９（ｂ）に示す境界８１に沿って支持基板２０をデバイス層１０ｂから剥離する。
【００５９】
そして、図９（ｃ）に示すように、かかるデバイス層１０ｂを、ダイシングによって個片化して複数の半導体チップ１を形成する。かかる複数の半導体チップ１は、図示しない吸着コレットによって各々ピックアップされることで、剥離テープ８０から剥離される。
【００６０】
そのあと、図１０に示すように、吸着コレットによってピックアップされた個片化した半導体チップ１ａ，１ｂを図示しない配線基板に順次積層する。この実施形態では、半導体チップ１ａの上に接着剤層８２を介して半導体チップ１ｂを積層することで、半導体チップ１ａのＮｉ電極５２と半導体チップ１ｂの貫通電極７０とを電気的に接続する。
【００６１】
ここで、図１１を参照して、複数の半導体チップを配線基板に積層してモールド樹脂によってパッケージ化した半導体装置について説明する。図１１は、実施形態に係る半導体装置の製造方法を適用して作製した半導体装置を示す断面図である。
【００６２】
なお、図１１に示す構成要素のうち、図１０に示す構成要素と同様の構成要素については、図１０に示す符号と同一の符号を付すことにより、その説明を省略する。
【００６３】
図１１に示すように、半導体装置９は、配線基板９０と半導体チップ１ａ〜１ｄと接続パッド９１と電極パッド９２とボンディングワイヤ９３とモールド樹脂９４と外部接続端子９５とを備える。
【００６４】
半導体チップ１ａ〜１ｄは、それぞれ電極パッド９２が露出するようにずらして階段状に積層される。具体的には、半導体チップ１ａ〜１ｃが同じ方向にずらして積層され、半導体チップ１ｄが半導体チップ１ａ〜１ｃに対して逆方向にずらして積層される。また、各半導体チップ１ａ〜１ｄの両面には、接着剤層８２ａ〜８２ｅがそれぞれ形成される。
【００６５】
各半導体チップ１ａ〜１ｄに設けられた電極パッド９２は、配線基板９０に設けられた接続パッド９１とボンディングワイヤ９３を介して電気的に接続される。また、配線基板９０の表面には半導体チップ１ａ〜１ｄを封止するモールド樹脂９４が形成され、配線基板９０の裏面には外部接続端子９５が形成される。
【００６６】
上述したように、実施形態に係る半導体装置９の製造方法は、半導体基板１０からデバイス層１０ｂを分離した半導体基板１０ａを、次回使用するための半導体基板１０を支持する支持基板として用いている。
【００６７】
したがって、実施形態に係る半導体装置９の製造方法は、半導体基板１０の薄化処理を行う度に、新規にガラス基板やウェハ基板などを支持基板として使う必要がないため、製造コストを低く抑えることができる。
【００６８】
また、上述したように、実施形態に係る半導体装置９の製造方法は、ワイヤソー３を用いて半導体基板１０からデバイス層１０ｂを分離しているため、研削装置を用いて半導体基板１０の裏面を研削してデバイス層１０ｂを残す場合に比べて、半導体基板１０の薄化処理により生じる屑の量を大幅に低減することができる。
【００６９】
したがって、実施形態に係る半導体装置９の製造方法は、屑によるデバイス層１０ｂの裏面の損傷または汚染を抑制することができるため、半導体装置９の歩留りを向上させることができる。
【００７０】
また、かかる形態は、ワイヤソー３によって半導体基板１０からデバイス層１０ｂを分離しているが、この形態に限られない。他の形態としては、レーザーあるいは超高圧水を支持基板２０が貼合された半導体基板１０の周面に照射することによって、半導体基板１０を、半導体基板１０の主面に平行な方向に切断してもよい。
【００７１】
かかる形態では、レーザーあるいは超高圧水を用いて半導体基板１０からデバイス層１０ｂを分離するため、デバイス層１０ｂの切断面をきれいに仕上げることができる。
【００７２】
また、上述した実施形態に係る半導体装置の製造方法では、半導体基板１０の表面１２を接着剤層７を介して支持基板２０あるいはデバイス層１０ｂが分離された半導体基板１０ａに貼り合わせているが、この形態に限られない。他の形態としては、接着剤層７を用いずに、半導体基板１０の表面１２を支持基板２０あるいはデバイス層１０ｂが分離された半導体基板１０ａに直接接合してもよい。
【００７３】
かかる形態であっても、ワイヤソー３よって半導体基板１０からデバイス層１０ｂを分離することができる。したがって、屑によるデバイス層１０ｂの裏面の損傷または汚染を抑制することができるため、半導体装置の歩留りを向上させることができる。
【００７４】
また、上述した実施形態に係る半導体装置の製造方法では、直径１２インチ（厚さ７７４μｍ）の半導体基板１０および支持基板２０を用いているが、直径６インチ（厚さ６２５μｍ）〜８インチ（厚さ７２５μｍ）の半導体基板１０および支持基板２０を用いても上述と同様の作用効果を得ることができる。
【００７５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７６】
１，１ａ〜１ｄ  半導体チップ、  １０，１０ａ  半導体基板、  １０ｂ  デバイス層、  １１  半導体素子、  １２  表面、  １３  裏面、  ２０  支持基板、  ３  ワイヤソー、  ３０  ワイヤ、  ３１  載置台、  ３２  従動プーリ  ３３  駆動プーリ、  ３４  加圧子、  ４  多層配線層、  ４０  層間絶縁膜、  ４１  多層配線、  ５  開口、５０  パッシベーション膜、  ５１  ポリイミド膜、  ５２  Ｎｉ電極、  ５３  Ａｕ膜、  ６  ＣＭＰ装置、  ６０  保護膜、  ６２  バリアメタル膜、  ６３  レジスト、  ７  接着剤層、  ７０  貫通電極、  ７１  バンプ、  ８  ＴＳＶ、  ８０  剥離テープ  、８１  境界、  ８２，８２ａ〜８２ｅ  接着剤層、  ９  半導体装置、  ９０  配線基板、  ９１  接続パッド、  ９２  電極パッド、  ９３  ボンディングワイヤ、  ９４  モールド樹脂、  ９５  外部接続端子
【図１】
2017168654.tif 000003
【図２】
2017168654.tif 000004
【図３】
2017168654.tif 000005
【図４】
2017168654.tif 000006
【図５】
2017168654.tif 000007
【図６】
2017168654.tif 000008
【図７】
2017168654.tif 000009
【図８】
2017168654.tif 000010
【図９】
2017168654.tif 000011
【図１０】
2017168654.tif 000012
【図１１】
2017168654.tif 000013