(57)【要約】【課題】ゲートラストプロセスを用いて、ダミーゲート電極をメタルゲート電極に置換することでＭＩＳＦＥＴを形成する場合において、層間絶縁膜を研磨した際に、ダミーゲート電極の上面にシリサイド層が形成され、当該シリサイド層がダミーゲート電極の除去工程の妨げとなることを防ぐ。【解決手段】ゲートラストプロセスにおいて層間絶縁膜ＩＬ１を研磨することでダミーゲート電極ＤＧの上面を露出させる際、研磨に用いるスラリに酸性水溶液を混合することで、ダミーゲート電極ＤＧの上面にシリサイド層が形成されることを防ぐ。【選択図】図１７
2017139375.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板を用意する工程、
（ｂ）第１領域の前記半導体基板上に第１絶縁膜を介して第１ゲート電極を形成し、第２領域の前記半導体基板上に第２絶縁膜を介してダミーゲート電極を形成し、前記第１ゲート電極を挟むように前記半導体基板の主面に第１ソース・ドレイン領域を形成し、前記ダミーゲート電極を挟むように前記半導体基板の前記主面に第２ソース・ドレイン領域を形成する工程、
（ｃ）前記第１ソース・ドレイン領域および前記第２ソース・ドレイン領域のそれぞれの上面に接する第１シリサイド層と、前記ダミーゲート電極の上面に接する第２シリサイド層とを形成する工程、
（ｄ）前記（ｃ）工程の後、前記半導体基板上に、前記第１ゲート電極および前記ダミーゲート電極を覆う第１層間絶縁膜を形成する工程、
（ｅ）前記第１層間絶縁膜の上面および前記第２シリサイド層を研磨することで、前記第１ゲート電極の上面および前記ダミーゲート電極の前記上面を露出させる工程、
（ｆ）前記（ｅ）工程の後、前記ダミーゲート電極を除去することで前記第２絶縁膜上に溝を形成する工程、
（ｇ）前記溝内に金属膜を含む第２ゲート電極を形成する工程、
を有し、
前記第１ゲート電極および前記第１ソース・ドレイン領域は、第１トランジスタを構成し、前記第２ゲート電極および前記第２ソース・ドレイン領域は、第２トランジスタを構成し、
前記（ｅ）工程で行う研磨では、酸性のスラリを用いる、半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記酸性のスラリは、過酸化水素または塩酸を含む、半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
（ｅ１）前記（ｅ）工程の後、前記（ｆ）工程の前に、第１酸性水溶液を用いて前記半導体基板を洗浄する工程、
（ｅ２）前記（ｅ）工程の後、前記（ｆ）工程の前に、純水を用いて前記半導体基板を洗浄する工程、
をさらに有する、半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記（ｅ１）工程の後に前記（ｅ２）工程を行う、半導体装置の製造方法。
【請求項５】
請求項３記載の半導体装置の製造方法において、
前記（ｅ１）工程で用いる前記第１酸性水溶液は、シュウ酸またはクエン酸を含む、半導体装置の製造方法。
【請求項６】
請求項３記載の半導体装置の製造方法において、
前記（ｅ１）工程で用いる前記第１酸性水溶液は、フッ酸を含む、半導体装置の製造方法。
【請求項７】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程では、電荷蓄積膜を含む前記第１絶縁膜、前記第１ゲート電極、前記第２絶縁膜および前記ダミーゲート電極を形成し、前記第１ゲート電極の側壁に前記第１絶縁膜を介して隣接する第３ゲート電極を、前記第２領域の前記半導体基板上に第３絶縁膜を介して形成し、前記第１ゲート電極および前記第３ゲート電極を挟むように前記半導体基板の前記主面に前記第１ソース・ドレイン領域と、前記第２ソース・ドレイン領域とを形成し、
前記（ｅ）工程では、前記第１層間絶縁膜および前記第２シリサイド層を研磨することで、前記第１ゲート電極の前記上面、前記第３ゲート電極の上面および前記ダミーゲート電極の前記上面を露出させ、
前記第３ゲート電極および前記第１ソース・ドレイン領域は、第３トランジスタを構成し、
前記第１トランジスタおよび前記第３トランジスタは、メモリセルを構成する、半導体装置の製造方法。
【請求項８】
請求項１記載の半導体装置の製造方法において、
（ｈ）前記（ｇ）工程の後、前記第１ゲート電極の上面に第３シリサイド層を形成する工程をさらに有する、半導体装置の製造方法。
【請求項９】
請求項１記載の半導体装置の製造方法において、
前記（ｅ）工程は、
（ｅ３）前記第１層間絶縁膜を、前記第２シリサイド層の上面上であって、前記第２シリサイド層の前記上面から離間した位置まで研磨することで、前記第１層間絶縁膜の前記上面を平坦化する工程、
（ｅ４）前記（ｅ３）工程の後、前記第１層間絶縁膜および前記第２シリサイド層を研磨することで、前記第１ゲート電極の前記上面および前記ダミーゲート電極の前記上面を露出させる工程、
を有し、
前記酸性のスラリは、前記（ｅ４）工程で行う研磨において用いる、半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記（ｄ）工程では、前記半導体基板上に、前記第１ゲート電極および前記ダミーゲート電極を覆う第４絶縁膜と、前記第４絶縁膜よりも膜厚が大きい前記第１層間絶縁膜とを順に形成し、
前記（ｅ３）工程では、前記第１層間絶縁膜を研磨することで、前記第４絶縁膜を露出させ、
前記（ｅ４）工程では、前記第４絶縁膜、前記第１層間絶縁膜および前記第２シリサイド層を研磨することで、前記第１ゲート電極の前記上面および前記ダミーゲート電極の前記上面を露出させる、半導体装置の製造方法。
【請求項１１】
請求項１記載の半導体装置の製造方法において、
（ｉ）前記（ｇ）工程の後、前記第１ゲート電極、前記第２ゲート電極および前記第１層間絶縁膜のそれぞれの上に第２層間絶縁膜を形成する工程、
（ｊ）前記第２層間絶縁膜を貫通し、前記第１トランジスタおよび前記第２トランジスタに電気的に接続されたコンタクトプラグを形成する工程、
をさらに有する、半導体装置の製造方法。
【請求項１２】
請求項１記載の半導体装置の製造方法において、
前記第１トランジスタは、前記第２トランジスタよりも高い電圧で駆動する、半導体装置の製造方法。
【請求項１３】
請求項３記載の半導体装置の製造方法において、
（ｅ５）前記（ｅ）工程の後、前記（ｅ１）工程および前記（ｅ２）工程の前に、前記半導体基板を搬送する際、前記半導体基板の表面に第２酸性水溶液を供給する、半導体装置の製造方法。
【請求項１４】
請求項１記載の半導体装置の製造方法において、
前記第２シリサイド層は、ニッケルまたはコバルトを含む、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えば、シリサイド層を有する半導体装置の製造に利用できるものである。
【背景技術】
【０００２】
微細化が可能な次世代のマイコンのロジック部に形成するトランジスタとして、メタルゲート電極および高誘電率膜（ｈｉｇｈ−ｋ膜）を含むトランジスタが知られている。このようなトランジスタの形成方法には、基板上にダミーゲート電極を形成した後、当該ダミーゲート電極をメタルゲート電極に置換する、いわゆるゲートラストプロセスが知られている。
【０００３】
また、電気的に書込・消去が可能な不揮発性半導体記憶装置として、ＭＩＳＦＥＴのゲート電極の下に、酸化膜で囲まれた導電性の浮遊ゲート電極あるいはトラップ性絶縁膜を有するメモリセルが広く使用されている。トラップ性絶縁膜を用いた不揮発性半導体記憶装置としては、ＭＯＮＯＳ（Metal Oxide Nitride Oxide Semiconductor）型のスプリットゲート型セルがある。
【０００４】
特許文献１（特開２０１４−１５４７９０号公報）には、メモリセルと、ロジック部のＭＩＳＦＥＴとを混載する場合において、ＭＩＳＦＥＴのソース・ドレイン領域上のシリサイド層を形成し、続いて、ゲートラストプロセスによりＭＩＳＦＥＴのメタルゲート電極を形成した後に、メモリセルのゲート電極上にシリサイド層を形成することが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−１５４７９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ゲートラストプロセスでは、各種のＭＩＳＦＥＴのソース・ドレイン領域およびゲート電極のそれぞれの上面にシリサイド層を形成した後、各素子を層間絶縁膜により覆い、続いて上記ゲート電極の上面を露出させるため、層間絶縁膜の上面を研磨する。この研磨では、ゲート電極上のシリサイド層を除去することになるが、当該研磨中にゲート電極から分離されたシリサイド層の粒子は、研磨により生じた熱によりゲート電極中のシリコンと反応し、これによりゲート電極上に再度シリサイド層が形成される。
【０００７】
ゲートラストプロセスでは、当該研磨の後に一部の擬似的なゲート電極（ダミーゲート電極）を除去してメタルゲート電極に置き換える必要があるが、上記研磨により再度形成されたシリサイド層が障害となり、ダミーゲート電極を除去することが困難となる問題が生じる。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
一実施の形態である半導体装置の製造方法は、ＭＯＮＯＳメモリと、ゲートラストプロセスにより形成されるＭＩＳＦＥＴとを混載する場合において、ダミーゲート電極の上面を覆うシリサイド層を形成した後、ダミーゲート電極を層間絶縁膜で覆い、続いて、酸性のスラリを用いて層間絶縁膜を研磨することで、層間絶縁膜からダミーゲート電極の上面を露出するものである。
【発明の効果】
【００１１】
一実施の形態によれば、半導体装置の信頼性を向上させることができる。特に、研磨により形成されるシリサイド層に阻まれることなく、ダミーゲート電極の除去を適切に行うことができる。
【００１２】
一実施の形態によれば、半導体装置の製造コストを低下することができる。特に、研磨によりダミーゲート電極の上面に形成されるシリサイド層を除去する工程を省略することができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１である半導体装置の製造工程中の断面図である。
【図２】図１に続く半導体装置の製造工程中の断面図である。
【図３】図２に続く半導体装置の製造工程中の断面図である。
【図４】図３に続く半導体装置の製造工程中の断面図である。
【図５】図４に続く半導体装置の製造工程中の断面図である。
【図６】図５に続く半導体装置の製造工程中の断面図である。
【図７】図６に続く半導体装置の製造工程中の断面図である。
【図８】図７に続く半導体装置の製造工程中の断面図である。
【図９】図８に続く半導体装置の製造工程中の断面図である。
【図１０】図９に続く半導体装置の製造工程中の断面図である。
【図１１】図１０に続く半導体装置の製造工程中の断面図である。
【図１２】図１１に続く半導体装置の製造工程中の断面図である。
【図１３】図１２に続く半導体装置の製造工程中の断面図である。
【図１４】図１３に続く半導体装置の製造工程中の断面図である。
【図１５】図１４に続く半導体装置の製造工程中の断面図である。
【図１６】実施の形態１である半導体装置の製造工程で用いる研磨装置の俯瞰図である。
【図１７】図１５に続く半導体装置の製造工程中の断面図である。
【図１８】図１７に続く半導体装置の製造工程中の断面図である。
【図１９】図１８に続く半導体装置の製造工程中の断面図である。
【図２０】図１９に続く半導体装置の製造工程中の断面図である。
【図２１】図２０に続く半導体装置の製造工程中の断面図である。
【図２２】図２１に続く半導体装置の製造工程中の断面図である。
【図２３】図２２に続く半導体装置の製造工程中の断面図である。
【図２４】図２３に続く半導体装置の製造工程中の断面図である。
【図２５】図２４に続く半導体装置の製造工程中の断面図である。
【図２６】図２５に続く半導体装置の製造工程中の断面図である。
【図２７】図２６に続く半導体装置の製造工程中の断面図である。
【図２８】「書込」、「消去」および「読出」時における選択メモリセルの各部位への電圧の印加条件の一例を示す表である。
【図２９】実施の形態２である半導体装置の製造工程中の断面図である。
【図３０】図２９に続く半導体装置の製造工程中の断面図である。
【図３１】実施の形態３である半導体装置の製造工程中の断面図である。
【図３２】図３１に続く半導体装置の製造工程中の断面図である。
【図３３】比較例の半導体装置の製造工程中の断面図である。
【発明を実施するための形態】
【００１４】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１５】
本実施の形態および以下の実施の形態の半導体装置は、不揮発性メモリ（不揮発性記憶素子、フラッシュメモリ、不揮発性半導体記憶装置）を備えた半導体装置である。本実施の形態では、不揮発性メモリは、ｎチャネル型ＭＩＳＦＥＴ（ＭＩＳＦＥＴ：Metal Insulator Semiconductor Field Effect Transistor）を基本としたメモリセルをもとに説明を行う。
【００１６】
また、本実施の形態および以下の実施の形態での極性（書込・消去・読出時の印加電圧の極性またはキャリアの極性）は、ｎチャネル型ＭＩＳＦＥＴを基本としたメモリセルの場合の動作を説明するためのものであり、ｐチャネル型ＭＩＳＦＥＴを基本とする場合は、印加電位またはキャリアの導電型等の全ての極性を反転させることで、原理的には同じ動作を得ることができる。また、本願では、金属膜と半導体膜とが反応して形成されたシリサイド層と半導体膜とを区別して説明する。つまり、本願でいうシリサイドは、金属とシリコンとの化合物であり、半導体ではない。
【００１７】
（実施の形態１）
＜半導体装置の製造方法について＞
本実施の形態の半導体装置の製造方法を、図１〜図２７を参照して説明する。
【００１８】
図１〜図１５、図１７〜図２７は、本実施の形態の半導体装置の製造工程中の断面図である。図１６は、本実施の形態の半導体装置の製造工程で用いる研磨装置の俯瞰図である。図１〜図１５、図１７〜図２７においては、各図の左側にメモリセル領域１Ａを示し、右側に周辺回路領域１Ｂを示している。メモリセル領域１Ａには不揮発性メモリのメモリセルが、周辺回路領域１ＢにはＭＩＳＦＥＴが、それぞれ形成される様子を示す。
【００１９】
ここでは、メモリセル領域１Ａにｎチャネル型のＭＩＳＦＥＴ（制御トランジスタおよびメモリトランジスタ）からなるメモリセルを形成する場合について説明するが、導電型を逆にしてｐチャネル型のＭＩＳＦＥＴ（制御トランジスタおよびメモリトランジスタ）からなるメモリセルをメモリセル領域１Ａに形成することもできる。同様に、ここでは、周辺回路領域１Ｂにｎチャネル型のＭＩＳＦＥＴを形成する場合について説明するが、導電型を逆にしてｐチャネル型のＭＩＳＦＥＴを周辺回路領域１Ｂに形成することもできる。
【００２０】
また、周辺回路領域１Ｂに、ｎチャネル型のＭＩＳＦＥＴとｐチャネル型のＭＩＳＦＥＴの両方、すなわちＣＭＩＳＦＥＴ（Complementary MISFET）を形成することもできる。また、本実施の形態では、周辺回路領域１Ｂに比較的低耐圧のＭＩＳＦＥＴを形成することについて説明するが、周辺回路領域１Ｂには、当該低耐圧のＭＩＳＦＥＴに比べてゲート長、またはゲート絶縁膜の厚さなどに違いのある、高耐圧のＭＩＳＦＥＴも形成される。
【００２１】
半導体装置を製造工程においては、まず、図１に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコン（Ｓｉ）などからなる半導体基板（半導体ウェハ）ＳＢを用意する。それから、半導体基板ＳＢの主面に、活性領域を規定する複数の素子分離領域ＳＴを形成する。
【００２２】
素子分離領域ＳＴは、酸化シリコンなどの絶縁体からなり、例えばＳＴＩ法またはＬＯＣＯＳ法などにより形成することができる。ここでは、ＳＴＩ法により素子分離領域を形成することについて説明する。
【００２３】
すなわち、半導体基板ＳＢ上に順に酸化シリコン膜および窒化シリコン膜を順に積層した後、フォトリソグラフィ技術およびドライエッチング法を用いて窒化シリコン膜および酸化シリコン膜をエッチングし、さらに半導体基板ＳＢの上面に溝を形成する。当該溝は複数形成される。
【００２４】
続いて、それらの溝内に、例えば酸化シリコンからなる絶縁膜を埋め込んだ後、研磨工程などにより、半導体基板ＳＢ上の各絶縁膜を除去することで、複数の素子分離領域ＳＴを形成する。素子分離領域ＳＴは、例えばメモリセル領域１Ａと周辺回路領域１Ｂとの間と、周辺回路領域１Ｂ内に形成するＭＩＳＦＥＴ同士の間とに形成されている。
【００２５】
次に、図示は省略するが、メモリセル領域１Ａおよび周辺回路領域１Ｂの半導体基板ＳＢの主面にｐ型ウエルを形成する。ｐ型ウエルは、例えばホウ素（Ｂ）などのｐ型の不純物を半導体基板ＳＢにイオン注入することなどによって形成することができる。なお、メモリセル、高耐圧のＭＩＳＦＥＴまたは低耐圧のＭＩＳＦＥＴなどのそれぞれの形成領域において形成するｐ型ウエルは、同じイオン注入工程で形成することもできるが、各素子の特性の最適化のため、それぞれの領域において、異なるイオン注入工程で形成することも可能である。
【００２６】
続いて、半導体基板ＳＢの主面に、ゲート絶縁膜用の絶縁膜ＩＦ１を形成する。すなわち、メモリセル領域１Ａおよび周辺回路領域１Ｂの半導体基板ＳＢの上面上に絶縁膜ＩＦ１を形成する。絶縁膜ＩＦ１としては、例えば酸化シリコン膜を用いることができる。メモリセル領域１Ａおよび周辺回路領域１Ｂのそれぞれの絶縁膜ＩＦ１は、別々の工程で形成することで、互いに異なる膜厚で形成してもよい。
【００２７】
その後、絶縁膜ＩＦ１の上面を覆うように、例えばＣＶＤ（Chemical Vapor Deposition）法を用いて、半導体基板ＳＢ上に多結晶シリコン膜からなるシリコン膜ＰＳ１を形成する。成膜時はシリコン膜ＰＳ１をアモルファスシリコン膜として形成してから、その後の熱処理で、アモルファスシリコン膜からなるシリコン膜ＰＳ１を、多結晶シリコン膜からなるシリコン膜ＰＳ１に変えることもできる。また、シリコン膜ＰＳ１は、成膜時に不純物を導入するか、あるいは成膜後に不純物をイオン注入することなどにより、低抵抗の半導体膜（ドープトポリシリコン膜）とすることができる。シリコン膜ＰＳ１に導入するｎ型不純物としては、例えばリン（Ｐ）を好適に用いることができる。
【００２８】
その後、シリコン膜ＰＳ１上に、例えばＣＶＤ法を用いて絶縁膜ＩＦ２を形成する。絶縁膜ＩＦ２は例えば窒化シリコン（ＳｉＮ）からなるキャップ絶縁膜である。絶縁膜ＩＦ２の膜厚は、例えば２０〜５０ｎｍ程度とすることができる。
【００２９】
次に、図２に示すように、メモリセル領域１Ａの絶縁膜ＩＦ２、シリコン膜ＰＳ１および絶縁膜ＩＦ１からなる積層膜を、フォトリソグラフィ技術およびエッチング技術によりパターニングする。これにより、メモリセル領域１Ａでは、絶縁膜ＩＦ１からなるゲート絶縁膜ＧＩが形成される。また、このエッチング工程により、メモリセル領域１Ａのシリコン膜ＰＳ１からなる制御ゲート電極ＣＧが形成される。制御ゲート電極ＣＧは、後の工程でシリサイド化されることで制御ゲート電極となるパターンである。制御ゲート電極ＣＧは、平面視において所定の方向に延在するパターンである。当該所定の方向、つまりゲート幅方向とは、図２の奥行き方向である。
【００３０】
上記のパターニング工程は、例えば次のようにして行うことができる。すなわち、メモリセル領域１Ａの絶縁膜ＩＦ２、シリコン膜ＰＳ１および絶縁膜ＩＦ１を、フォトリソグラフィ技術およびドライエッチング法を用いて加工する。これにより、制御ゲート電極ＣＧおよびゲート絶縁膜ＧＩを形成する。なお、最初にメモリセル領域１Ａの絶縁膜ＩＦ２をフォトリソグラフィ技術およびドライエッチング法を用いて加工し、その後に絶縁膜ＩＦ２をマスクとして、シリコン膜ＰＳ１および絶縁膜ＩＦ１を加工することも可能である。
【００３１】
次に、図３に示すように、フォトリソグラフィ技術およびウェットエッチング法を用いて、周辺回路領域１Ｂの絶縁膜ＩＦ２を除去する。これにより、周辺回路領域１Ｂのシリコン膜ＰＳ１の上面が露出する。このとき、メモリセル領域１Ａの絶縁膜ＩＦ２は除去しない。
【００３２】
その後、半導体基板ＳＢの主面全面上に、メモリトランジスタのゲート絶縁膜用のＯＮＯ（oxide-nitride-oxide）膜ＯＮを形成する。ＯＮＯ膜ＯＮは、メモリセル領域１Ａの半導体基板ＳＢの上面と、ゲート絶縁膜ＧＩ、絶縁膜ＩＦ２および制御ゲート電極ＣＧからなる積層膜の側壁および上面とを覆い、周辺回路領域１Ｂの絶縁膜ＩＦ１およびシリコン膜ＰＳ１を含む積層膜の側壁および上面を覆っている。
【００３３】
ＯＮＯ膜ＯＮは、内部に電荷蓄積部を有する絶縁膜である。具体的には、ＯＮＯ膜ＯＮは、半導体基板ＳＢ上に形成された酸化シリコン膜ＯＸ１と、酸化シリコン膜ＯＸ１上に形成された窒化シリコン膜ＮＴと、窒化シリコン膜ＮＴ上に形成された酸化シリコン膜ＯＸ２との積層膜からなる。
【００３４】
酸化シリコン膜ＯＸ１、ＯＸ２は、例えば酸化処理（熱酸化処理）またはＣＶＤ法あるいはその組み合わせにより形成することができる。この際の酸化処理には、ＩＳＳＧ（In-Situ Steam Generation）酸化を用いることも可能である。窒化シリコン膜ＮＴは、例えばＣＶＤ法により形成することができる。
【００３５】
本実施の形態においては、メモリセルを構成し、トラップ準位を有する絶縁膜（電荷蓄積層）として、窒化シリコン膜ＮＴを形成している。電荷蓄積層として用いる膜は、信頼性の面などで窒化シリコン膜が好適であるが、窒化シリコン膜に限定されものではなく、例えば酸化アルミニウム膜（アルミナ）、酸化ハフニウム膜または酸化タンタル膜など、窒化シリコン膜よりも高い誘電率を有する高誘電率膜（高誘電率絶縁膜）を電荷蓄積層または電荷蓄積部として使用することもできる。
【００３６】
酸化シリコン膜ＯＸ１の厚みは、例えば２〜１０ｎｍ程度とすることができ、窒化シリコン膜ＮＴの厚みは、例えば５〜１５ｎｍ程度とすることができ、酸化シリコン膜ＯＸ２の厚みは、例えば２〜１０ｎｍ程度とすることができる。
【００３７】
続いて、ＯＮＯ膜ＯＮの表面を覆うように、半導体基板ＳＢの主面全面上に、例えばＣＶＤ法を用いて多結晶のシリコン膜ＰＳ２を形成する。これにより、メモリセル領域１Ａにおいて露出していたＯＮＯ膜ＯＮの側壁および上面は、シリコン膜ＰＳ２により覆われる。つまり、制御ゲート電極ＣＧの側壁には、ＯＮＯ膜ＯＮを介してシリコン膜ＰＳ２が形成される。
【００３８】
シリコン膜ＰＳ２の膜厚は、例えば４０ｎｍである。成膜時はシリコン膜ＰＳ２をアモルファスシリコン膜として形成してから、その後の熱処理で、アモルファスシリコン膜からなるシリコン膜ＰＳ２を、多結晶シリコン膜からなるシリコン膜ＰＳ２に変えることもできる。シリコン膜ＰＳ２は、例えばｐ型の不純物（例えばホウ素（Ｂ））を比較的高い濃度で導入された膜である。シリコン膜ＰＳ２は、後述のメモリゲート電極ＭＧを形成するための膜である。
【００３９】
ここでいう膜厚とは、特定の膜の場合、当該膜の下地の表面に対して垂直な方向における当該膜の厚さをいう。例えば、ＯＮＯ膜ＯＮの上面などのように、半導体基板ＳＢの主面に沿う面の上に、当該面に沿ってシリコン膜ＰＳ２が形成された場合、シリコン膜ＰＳ２の膜厚とは、半導体基板ＳＢの主面に対して垂直な方向におけるシリコン膜ＰＳ２の厚さをいう。また、ＯＮＯ膜ＯＮの側壁のように、半導体基板ＳＢの主面に対して垂直な壁に接して形成される部分のシリコン膜ＰＳ２の場合、当該側壁に対して垂直な方向におけるシリコン膜ＰＳ２の厚さをいう。
【００４０】
なお、図３では酸化シリコン膜ＯＸ１、窒化シリコン膜ＮＴおよび酸化シリコン膜ＯＸ２の３層の積層構造からなるＯＮＯ膜ＯＮを示しているが、以下の説明で用いる断面図では、図を分かりやすくするため、ＯＮＯ膜ＯＮの積層構造の図示を省略する。すなわち、ＯＮＯ膜ＯＮは積層構造を有するが、以下の説明で用いる図では、ＯＮＯ膜ＯＮを構成する膜同士の境界の図示を省略し、ＯＮＯ膜ＯＮを１つの膜として示す。
【００４１】
次に、図４に示すように、異方性エッチング技術により、シリコン膜ＰＳ２をエッチバック（エッチング、ドライエッチング、異方性エッチング）することで、ＯＮＯ膜ＯＮの上面を露出させる。当該エッチバック工程では、シリコン膜ＰＳ２を異方性エッチング（エッチバック）することにより、ゲート絶縁膜ＧＩ、ＩＦ２および制御ゲート電極ＣＧからなる積層膜の両方の側壁上に、ＯＮＯ膜ＯＮを介して、シリコン膜ＰＳ２をサイドウォール状に残す。
【００４２】
これにより、メモリセル領域１Ａにおいて、上記積層膜の側壁のうち、一方の側壁に、ＯＮＯ膜ＯＮを介してサイドウォール状に残存したシリコン膜ＰＳ２からなるメモリゲート電極ＭＧが形成される。また、上記エッチバックにより、周辺回路領域１ＢのＯＮＯ膜ＯＮの上面が露出する。
【００４３】
続いて、フォトリソグラフィ技術を用いて、制御ゲート電極ＣＧの一方の側壁に隣接するメモリゲート電極ＭＧを覆い、かつ、制御ゲート電極ＣＧの他方の側壁に隣接するシリコン膜ＰＳ２を露出するレジスト膜（図示しない）を半導体基板ＳＢ上に形成する。その後、そのレジスト膜をエッチングマスクとしてエッチングを行うことにより、制御ゲート電極ＣＧを挟んでメモリゲート電極ＭＧの反対側に形成されたシリコン膜ＰＳ２を除去する。その後、当該レジスト膜を除去する。このエッチング工程において、メモリゲート電極ＭＧは、レジスト膜で覆われているため、エッチングされずに残存する。
【００４４】
続いて、ＯＮＯ膜ＯＮのうち、メモリゲート電極ＭＧで覆われずに露出する部分をエッチング（例えばウェットエッチング）によって除去する。この際、メモリセル領域１Ａにおいて、メモリゲート電極ＭＧの直下のＯＮＯ膜ＯＮは除去されずに残る。同様に、ゲート絶縁膜ＧＩ、ＩＦ２および制御ゲート電極ＣＧを含む積層膜と、メモリゲート電極ＭＧとの間に位置するＯＮＯ膜ＯＮは、除去されずに残る。他の領域のＯＮＯ膜ＯＮは除去されるため、メモリセル領域１Ａの半導体基板ＳＢの上面が露出し、また、上記積層膜の上面が露出し、また、周辺回路領域１Ｂのシリコン膜ＰＳ１の上面が露出する。また、制御ゲート電極ＣＧの側壁であって、メモリゲート電極ＭＧと隣接していない方の側壁が露出する。
【００４５】
このようにして、制御ゲート電極ＣＧと隣り合うように、半導体基板ＳＢ上に、内部に電荷蓄積部を有するＯＮＯ膜ＯＮを介してメモリゲート電極ＭＧが形成される。
【００４６】
次に、図５に示すように、半導体基板ＳＢの主面全面上に、例えばＣＶＤ法を用いて、絶縁膜ＩＦ３を形成する。絶縁膜ＩＦ３は、例えば窒化シリコン膜からなる。これにより、周辺回路領域１Ｂのシリコン膜ＰＳ１は、絶縁膜ＩＦ３により覆われる。また、メモリセル領域１Ａのゲート絶縁膜ＧＩ、制御ゲート電極ＣＧおよび絶縁膜ＩＦ２からなる積層膜と、当該積層膜の側壁に隣接するＯＮＯ膜ＯＮおよびメモリゲート電極ＭＧと、メモリセル領域１Ａの半導体基板ＳＢの主面とは、絶縁膜ＩＦ３により覆われる。なお、図示はしていないが、絶縁膜ＩＦ３を形成する前に、半導体基板ＳＢの主面全面上に、例えばＣＶＤ法を用いて酸化シリコン膜を堆積してもよい。
【００４７】
続いて、フォトリソグラフィ技術を用いて、メモリセル領域１Ａの絶縁膜ＩＦ３を覆うレジスト膜ＰＲ１を形成する。なお、シリコン膜ＰＳ１の上面および側壁のそれぞれに接する絶縁膜ＩＦ３はレジスト膜ＰＲ１から露出している。
【００４８】
次に、図６に示すように、レジスト膜ＰＲ１から露出する絶縁膜ＩＦ３をウェットエッチング法により除去した後、レジスト膜ＰＲ１を除去する。これにより、周辺回路領域１Ｂの絶縁膜ＩＦ３は除去され、シリコン膜ＰＳ１および絶縁膜ＩＦ１が露出する。
【００４９】
その後、周辺回路領域１Ｂのシリコン膜ＰＳ１および絶縁膜ＩＦ１を、例えばウェットエッチング法を用いて除去する。このとき、メモリセル領域１Ａのゲート絶縁膜ＧＩ、制御ゲート電極ＣＧおよび絶縁膜ＩＦ２からなる積層膜と、当該積層膜の側壁に隣接するＯＮＯ膜ＯＮおよびメモリゲート電極ＭＧとは、絶縁膜ＩＦ３により覆われているため除去されない。
【００５０】
次に、図７に示すように、半導体基板ＳＢの主面全面上に、絶縁膜ＩＦ４、ＨＫ、金属膜ＴＮ、シリコン膜ＰＳ３および絶縁膜ＩＦ５を順に形成する。これにより、メモリセル領域１Ａのゲート絶縁膜ＧＩ、制御ゲート電極ＣＧおよび絶縁膜ＩＦ２からなる積層膜と、当該積層膜の側壁に隣接するＯＮＯ膜ＯＮおよびメモリゲート電極ＭＧとは、絶縁膜ＩＦ３、ＩＦ４、ＨＫ、金属膜ＴＮ、シリコン膜ＰＳ３および絶縁膜ＩＦ５により覆われる。
【００５１】
絶縁膜ＩＦ４は、例えば酸化シリコン膜からなり、熱酸化法などの酸化法を用いて形成することができる。絶縁膜ＨＫは、ゲート絶縁膜用の絶縁膜である。具体的には、絶縁膜ＨＫは、後に周辺回路領域１Ｂに形成するＭＩＳＦＥＴのゲート絶縁膜を構成する膜である。絶縁膜ＨＫは、酸化シリコンおよび窒化シリコンのいずれよりも誘電率（比誘電率）が高い絶縁材料膜、いわゆるｈｉｇｈ−ｋ膜（高誘電率膜）である。
【００５２】
絶縁膜ＨＫとしては、酸化ハフニウム膜、酸化ジルコニウム膜、酸化アルミニウム膜、酸化タンタル膜または酸化ランタン膜などの金属酸化物膜を用いることができ、また、これらの金属酸化物膜は、窒素（Ｎ）およびケイ素（Ｓｉ）の一方または両方をさらに含有することもできる。絶縁膜ＨＫは、例えば、ＡＬＤ（Atomic layer Deposition：原子層堆積）法などにより形成することができる。絶縁膜ＨＫの膜厚は例えば１．５ｎｍである。ゲート絶縁膜に高誘電率膜（ここでは絶縁膜ＨＫ）を用いた場合は、酸化シリコン膜を用いた場合に比べて、ゲート絶縁膜の物理的膜厚を増加させることができるため、リーク電流を低減できるという利点を得られる。
【００５３】
金属膜ＴＮは、例えば窒化チタン膜からなり、例えばスパッタリング法により形成することができる。シリコン膜ＰＳ３はポリシリコン膜からなり、例えばＣＶＤ法により形成することができる。シリコン膜ＰＳ３の膜厚は、例えば４０ｎｍである。成膜時はシリコン膜ＰＳ３をアモルファスシリコン膜として形成してから、その後の熱処理で、アモルファスシリコン膜からなるシリコン膜ＰＳ３を、多結晶シリコン膜からなるシリコン膜ＰＳ３に変えることもできる。シリコン膜ＰＳ３は、例えばｐ型の不純物（例えばホウ素（Ｂ））を比較的高い濃度で導入された膜である。シリコン膜ＰＳ３は、後述のダミーゲート電極ＤＧを形成するための膜である。絶縁膜ＩＦ５は、例えば窒化シリコンからなるキャップ絶縁膜であり、例えばＣＶＤ法により形成することができる。
【００５４】
次に、図８に示すように、フォトリソグラフィ技術によりパターニングされたレジスト膜ＰＲ２を形成する。レジスト膜ＰＲ２は、メモリセル領域１Ａと周辺回路領域１Ｂとの境界の近傍の半導体基板ＳＢと素子分離領域ＳＴとを露出するレジスト膜である。その後、レジスト膜ＰＲ２をマスクとしてエッチングを行うことにより、絶縁膜ＩＦ５、シリコン膜ＰＳ３、金属膜ＴＮ、絶縁膜ＨＫおよび絶縁膜ＩＦ４を除去する。これにより、メモリセル領域１Ａのシリコン膜ＰＳ３と周辺回路領域１Ｂのシリコン膜ＰＳ３とは、互いに分離される。
【００５５】
次に、図９に示すように、レジスト膜ＰＲ２を除去した後、半導体基板ＳＢの主面全面上に、例えばＣＶＤ法を用いて絶縁膜ＩＦ６を形成する。絶縁膜ＩＦ６は、例えば酸化シリコン膜からなるキャップ絶縁膜である。その後、フォトリソグラフィ技術およびエッチング法を用いて、メモリセル領域１Ａの絶縁膜ＩＦ６を除去する。これにより、メモリセル領域１Ａは絶縁膜ＩＦ６から露出し、周辺回路領域１Ｂの絶縁膜ＩＦ４、ＨＫ、金属膜ＴＮ、シリコン膜ＰＳ３および絶縁膜ＩＦ５は、絶縁膜ＩＦ６に覆われた状態となる。
【００５６】
次に、図１０に示すように、リン酸を用いてメモリセル領域１Ａの絶縁膜ＩＦ５およびシリコン膜ＰＳ３を除去した後、金属膜ＴＮ、絶縁膜ＨＫおよびＩＦ３を除去する。このとき、周辺回路領域１Ｂの半導体基板ＳＢ上の構造体はレジスト膜に覆われているため、除去されない。これにより、メモリセル領域１Ａのゲート絶縁膜ＧＩ、制御ゲート電極ＣＧおよび絶縁膜ＩＦ２からなる積層膜と、当該積層膜の側壁に隣接するＯＮＯ膜ＯＮおよびメモリゲート電極ＭＧと、半導体基板ＳＢの主面とが露出する。その後、周辺回路領域１Ｂの絶縁膜ＩＦ６を除去する。
【００５７】
次に、図１１に示すように、周辺回路領域１Ｂの絶縁膜ＩＦ５、シリコン膜ＰＳ３、金属膜ＴＮ、絶縁膜ＨＫおよびＩＦ４を、フォトリソグラフィ技術およびエッチング技術を用いてパターニングする。これにより、周辺回路を構成するＭＩＳＦＥＴを形成する領域に、シリコン膜ＰＳ３からなるダミーゲート電極ＤＧと、絶縁膜ＨＫおよびＩＦ４からなるゲート絶縁膜とを形成する。ここでは、まず絶縁膜ＩＦ５をフォトリソグラフィ技術およびエッチング法を用いてパターニングした後、メモリセル領域１Ａをレジスト膜により覆った状態で、絶縁膜ＩＦ５をマスクとしてエッチングを行うことで、シリコン膜ＰＳ３、金属膜ＴＮ、絶縁膜ＨＫおよびＩＦ４をパターニングする。
【００５８】
次に、図１２に示すように、複数のエクステンション領域（ｎ−型半導体領域、不純物拡散領域）ＥＸを、イオン注入法などを用いて形成する。すなわち、例えばヒ素（Ａｓ）またはリン（Ｐ）などのｎ型の不純物を、ゲート絶縁膜ＧＩ、制御ゲート電極ＣＧ、メモリゲート電極ＭＧ、ダミーゲート電極ＤＧおよびＯＮＯ膜ＯＮなどをマスクとして用いて半導体基板ＳＢにイオン注入法で導入することにより、複数のエクステンション領域ＥＸを形成する。エクステンション領域ＥＸの形成前に、ゲート絶縁膜ＧＩ、制御ゲート電極ＣＧ、絶縁膜ＩＦ２、ＯＮＯ膜ＯＮおよびメモリゲート電極ＭＧを含む構造体の側壁と、ダミーゲート電極ＤＧの側壁とをそれぞれ覆うオフセットスペーサを、例えば窒化シリコン膜、酸化シリコン膜、またはそれらの積層膜などにより形成してもよい。
【００５９】
メモリセル領域１Ａと周辺回路領域１Ｂのそれぞれのエクステンション領域ＥＸは、同じイオン注入工程で形成することができるが、異なるイオン注入工程で形成することも可能である。なお、図示は省略しているが、エクステンション領域ＥＸの形成工程の前または後に、例えば周辺回路領域１Ｂの半導体基板ＳＢの主面に、絶縁膜ＩＦ５、ダミーゲート電極ＤＧをマスクとしてｐ型の不純物（例えばホウ素（Ｂ））を打ち込むことで、ハロー領域を形成してもよい。ハロー領域は、エクステンション領域ＥＸよりもダミーゲート電極ＤＧの中心の直下の半導体基板ＳＢの主面、つまり、後の工程で周辺回路領域１Ｂに形成されるＭＩＳＦＥＴのチャネル領域に近い箇所に形成される。ハロー領域を形成することにより、当該ＭＩＳＦＥＴの短チャネル特性を改善させることが可能である。
【００６０】
続いて、メモリセル領域１Ａの制御ゲート電極ＣＧおよびメモリゲート電極ＭＧを含む上記構造体の両側の側壁を覆うサイドウォールＳＷを形成する。また、同工程により、周辺回路領域１Ｂにおいて、絶縁膜ＩＦ４、絶縁膜ＨＫ、金属膜ＴＮ、ダミーゲート電極ＤＧおよび絶縁膜ＩＦ５からなる積層膜の両側の側壁を覆うサイドウォールＳＷを形成する。
【００６１】
サイドウォールＳＷは、ＣＶＤ法などを用いて半導体基板ＳＢ上に例えば酸化シリコン膜および窒化シリコン膜を順に形成した後、異方性エッチングにより当該酸化シリコン膜および当該窒化シリコン膜を一部除去し、半導体基板ＳＢの上面および絶縁膜ＩＦ２、ＩＦ５の上面を露出させることにより、自己整合的に形成することができる。つまり、サイドウォールＳＷは積層膜により形成することが考えられるが、図では当該積層膜を構成する膜同士の界面を示していない。
【００６２】
続いて、拡散領域（ｎ＋型半導体領域、不純物拡散領域）ＤＦを、イオン注入法などを用いてメモリセル領域１Ａおよび周辺回路領域１Ｂに形成する。すなわち、ｎ型不純物（例えばヒ素（Ａｓ）またはリン（Ｐ））を、ゲート絶縁膜ＧＩ、制御ゲート電極ＣＧ、絶縁膜ＩＦ２、ＯＮＯ膜ＯＮ、メモリゲート電極ＭＧ、ダミーゲート電極ＤＧおよびサイドウォールＳＷをマスク（イオン注入阻止マスク）として用いて半導体基板ＳＢにイオン注入法で導入することで、拡散領域ＤＦを形成することができる。拡散領域ＤＦは、エクステンション領域ＥＸよりも不純物濃度が高く、かつ接合深さが深い。
【００６３】
これにより、エクステンション領域ＥＸと、エクステンション領域ＥＸよりも不純物濃度が高い拡散領域ＤＦとからなり、ＬＤＤ（Lightly Doped Drain）構造を有するソース・ドレイン領域が形成される。
【００６４】
メモリセル領域１Ａにおいて、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧを含む構造体の横の半導体基板ＳＢの上面に形成されたエクステンション領域ＥＸおよび拡散領域ＤＦは、後に形成するメモリセル領域１Ａの制御トランジスタおよびメモリトランジスタのソース・ドレイン領域を構成する。また、周辺回路領域１Ｂにおいて、ダミーゲート電極ＤＧの横の半導体基板ＳＢの上面に形成されたエクステンション領域ＥＸおよび拡散領域ＤＦは、後に形成する周辺回路領域１ＢのＭＩＳＦＥＴのソース・ドレイン領域を構成する。メモリセル領域１Ａと周辺回路領域１Ｂのそれぞれの拡散領域ＤＦは、同じイオン注入工程で形成することができるが、異なるイオン注入工程で形成することも可能である。
【００６５】
続いて、ソースおよびドレイン用の半導体領域（エクステンション領域ＥＸおよび拡散領域ＤＦ）などに導入された不純物を活性化するための熱処理である活性化アニールを行う。これにより、図１２に示す構造を得る。
【００６６】
次に、図１３および図１４に示すように、いわゆるサリサイド（Salicide：Self Aligned Silicide）プロセスを行うことによって、シリサイド層を形成する。具体的には、次のようにしてシリサイド層を形成することができる。
【００６７】
すなわち、図１３に示すように、前処理として、半導体基板ＳＢの主面に対してケミカルドライエッチングを行うことで、半導体基板ＳＢ上の余分な酸化シリコン膜などを除去し、半導体の表面を露出させる。続いて、拡散領域ＤＦの上面上およびメモリゲート電極ＭＧの上面上を含む半導体基板ＳＢの主面全面上に、シリサイド層形成用の金属膜ＭＦ１を形成（堆積）する。金属膜ＭＦ１の膜厚は、例えば２０〜２５ｎｍである。
【００６８】
金属膜ＭＦ１は、例えば、ニッケル（Ｎｉ）と白金（Ｐｔ）との合金膜からなり、スパッタリング法を用いて形成することができる。当該合金膜内においてニッケルに対して添加する材料は、白金に限らず、アルミニウム（Ａｌ）または炭素（Ｃ）などであってもよい。ただし、白金はアルミニウムまたは炭素などに比べて耐熱性が高いため、当該合金膜に好適に用いることができる。なお、金属膜ＭＦ１は、ニッケルの代わりに主にコバルト（Ｃｏ）を含んでいてもよい。
【００６９】
次に、図１４に示すように、半導体基板ＳＢに対して熱処理を施すことによって、拡散領域ＤＦおよびメモリゲート電極ＭＧの各表層部分を、金属膜ＭＦ１と反応させる。この反応、つまりシリサイド化により、拡散領域ＤＦおよびメモリゲート電極ＭＧのそれぞれの上部に、シリサイド層Ｓ１が形成される。また、上記熱処理を行っても未反応であった金属膜ＭＦ１を、ウェットエッチングなどにより除去する。
【００７０】
この熱処理では、カーボンヒータにより半導体基板に対して加熱を行う熱処理装置を用いる。ここで、当該熱処理は、２度の熱処理工程を含んでいる。つまり、１度目の熱処理では、例えば２６０℃で３０〜１２０秒加熱を行うことで、ＮｉＳｉの微結晶およびＮｉ２Ｓｉを含むシリサイド層Ｓ１を形成する。その後、上記のように未反応の金属膜ＭＦ１をウェットエッチングなどにより除去した後、さらに２度目の熱処理において、６００℃で５〜３０秒加熱を行うことで、シリサイド層Ｓ１内のＮｉＳｉ結晶を成長させる。このように２度に分けて熱処理を行うことで、シリサイド層Ｓ１が異常成長して半導体基板ＳＢ内において延伸することを防ぐことができる。これにより形成されたシリサイド層Ｓ１は、例えばニッケル白金（ＮｉＰｔ）シリサイドからなる。
【００７１】
なお、制御ゲート電極ＣＧの上面はキャップ膜である絶縁膜ＩＦ２により覆われているため、制御ゲート電極ＣＧの上部にシリサイド層Ｓ１は形成されない。同様に、周辺回路領域１Ｂのダミーゲート電極ＤＧの上部もキャップ膜である絶縁膜ＩＦ５に覆われているため、ダミーゲート電極ＤＧの上部にシリサイド層Ｓ１は形成されない。また、サイドウォール状のメモリゲート電極ＭＧの上部は露出しているため、その露出部にはシリサイド層Ｓ１が形成される。ただし、メモリゲート電極ＭＧの上面に接するシリサイド層Ｓ１は、後の工程において行うＣＭＰ（Chemical Mechanical Polishing）法による研磨工程により、除去される。
【００７２】
また、絶縁膜ＩＦ２、ＩＦ５を形成しない場合には、制御ゲート電極ＣＧおよびダミーゲート電極ＤＧのそれぞれの上面にもシリサイド層Ｓ１が形成され、このシリサイド層Ｓ１は、上記研磨工程により除去される。シリサイド層Ｓ１は、拡散領域ＤＦの上面に接して形成される。すなわち、シリサイド層Ｓ１はソース・ドレイン領域の上面に接して形成される。
【００７３】
次に、図１５に示すように、半導体基板ＳＢの主面全面上に、制御ゲート電極ＣＧ、メモリゲート電極ＭＧ、ダミーゲート電極ＤＧおよびサイドウォールＳＷを覆うように、絶縁膜（ライナー絶縁膜、エッチングストッパ膜）ＩＦ７および層間絶縁膜ＩＬ１を順に形成する。絶縁膜ＩＦ７は例えば窒化シリコン膜からなり、例えばＣＶＤ法により形成することができる。絶縁膜ＩＦ７は、後の工程でコンタクトホールを形成する際にエッチングストッパ膜として用いることができる。層間絶縁膜ＩＬ１は、例えば酸化シリコン膜の単体膜からなり、例えばＣＶＤ法などを用いて形成することができる。層間絶縁膜ＩＬ１の膜厚は、絶縁膜ＩＦ７の膜厚よりも大きい。ここでは、例えば制御ゲート電極ＣＧの膜厚よりも厚い膜厚で層間絶縁膜ＩＬ１を形成する。
【００７４】
次に、図１６に示す研磨装置ＣＤを用いて、図１７に示すように、層間絶縁膜ＩＬ１の上面を、ＣＭＰ法を用いて研磨する。当該ＣＭＰ法は、アンモニア水などのアルカリ性水溶液（アルカリ性溶剤）を含む研磨用スラリではなく、過酸化水素（Ｈ２Ｏ２）または塩酸（ＨＣｌ）を含む酸性水溶液（酸性溶剤）を含む研磨用スラリを用いて行うものである。この研磨工程は、後にメタルゲート電極と置換するダミーゲート電極ＤＧを露出させるために行う工程である。当該スラリのｐＨの値は、例えば３である。
【００７５】
上記研磨工程で用いる研磨装置ＣＤ（図１６参照）は、平板テーブルＴＢ、平板テーブルＴＢの上面に接して配置された研磨パッドＰＤ、研磨パッドＰＤ上に配置されたドレッサＤＲ、研磨パッドＰＤ上に配置されたヘッドＨＤおよび研磨パッドＰＤ上に配置されたスラリ供給部ＳＳを有している。ヘッドＨＤ、平板テーブルＴＢおよび研磨パッドＰＤは、平面視において円形の形状を有している。平板テーブルＴＢおよび研磨パッドＰＤのそれぞれの中心軸は重なっている。平面視において、ヘッドＨＤの大きさは研磨パッドＰＤの大きさよりも小さい。図１６では、ヘッドＨＤのみ、その断面を示している。
【００７６】
スラリ供給部ＳＳは、研磨工程において研磨パッドＰＤの上面に研磨材であるスラリＳＬを供給する装置である。ドレッサＤＲは、研磨パッドＰＤの上面の状態を整えるパッドコンディショナーである。平板テーブルＴＢは研磨工程において、研磨パッドＰＤと共に、上記中心軸を中心に回転する。研磨工程では、回転するヘッドＨＤの底面と回転する研磨パッドＰＤとの間に、半導体ウェハＷＦが上下逆さの向きで配置され、ヘッドＨＤにより半導体ウェハＷＦが研磨パッドＰＤの上面に押し付けられることで、研磨が行われる。なお、図に示す半導体ウェハＷＦは、図１５に示す半導体基板ＳＢに相当する。
【００７７】
なお、ここでは過酸化水素（Ｈ２Ｏ２）または塩酸（ＨＣｌ）を事前にスラリに混合し、酸性水溶液を含むスラリを図１６に示すようにスラリ供給部ＳＳから供給する。
【００７８】
上記研磨工程の後、半導体ウェハ（半導体基板）を洗浄装置に搬送して、洗浄装置内において半導体基板の表面の洗浄を行い、その後、半導体基板を乾燥させる。研磨装置から洗浄装置へ半導体基板を搬送する際には、搬送中に半導体基板の表面を保湿することを目的として、半導体基板に保湿水を供給し続ける。当該保湿水には、正の酸化還元電位を有するものを用いる。
【００７９】
上記洗浄工程では、研磨により半導体基板の表面に残った金属または金属イオンを除去することなどを目的として弱酸性の薬液（酸性水溶液）を用いて行う第１洗浄工程と、研磨により生じた砥粒を除去することなどを目的として純水を用いて行う第２洗浄工程とを順に行う。第１洗浄工程では、アルカリ性の薬液（例えばアンモニア水）ではなく、酸性の薬液（酸性水溶液）を用いることで、研磨工程により生じた金属イオンを半導体基板の表面上から除去する。当該酸性の薬液としては、例えばシュウ酸（（ＣＯＯＨ）２）またはクエン酸（（ＣＨ２ＣＯＯＨ）２ＣＯＯＨ）を用いることができる。なお、洗浄用の薬液の酸性が強くても問題ない場合には、当該薬液として、例えば希フッ酸（ＤＨＦ）を用いることができる。
【００８０】
ここでは、これらの酸性の弱い薬液を用いることで、基板上に形成された膜への影響を抑えることができる。例えば、フッ化水素（フッ酸、ＨＦ）のように比較的強い酸を含む薬液を用いて洗浄を行うと、半導体基板上の層間絶縁膜などが過度に削れ、基板上の膜の平坦性が損なわれるなどの問題が生じる。これに対し、上記第１洗浄工程で弱酸性の薬液を用いれば、層間絶縁膜などが削れることを防ぐことができる。
【００８１】
上記研磨工程により、図１７に示す制御ゲート電極ＣＧ、メモリゲート電極ＭＧおよびダミーゲート電極ＤＧのそれぞれの上面を、層間絶縁膜ＩＬ１、絶縁膜ＩＦ２、ＩＦ５、ＩＦ７およびシリサイド層Ｓ１から露出させる。つまり、この研磨工程では、制御ゲート電極ＣＧ、メモリゲート電極ＭＧおよびダミーゲート電極ＤＧのそれぞれの上面が露出するまで、層間絶縁膜ＩＬ１、絶縁膜ＩＦ２、ＩＦ５、ＩＦ７およびシリサイド層Ｓ１を研磨する。これにより、絶縁膜ＩＦ２、ＩＦ５は除去され、層間絶縁膜ＩＬ１、絶縁膜ＩＦ７、サイドウォールＳＷおよびＯＮＯ膜ＯＮのそれぞれの上部も一部除去される。また、メモリゲート電極ＭＧ上のシリサイド層Ｓ１は、この工程により、メモリゲート電極ＭＧの上部の一部とともに除去される。すなわち、メモリゲート電極ＭＧの上面にはシリサイド層Ｓ１は残らない。
【００８２】
ここでは、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧの形状が加工されることで、メモリセル領域１Ａにおいて、制御ゲート電極ＣＧ、ＯＮＯ膜ＯＮ、メモリゲート電極ＭＧおよびソース・ドレイン領域を含む、スプリットゲート型のＭＯＮＯＳメモリのメモリセルＭＣが形成される。ＭＯＮＯＳ型の不揮発性記憶素子であるメモリセルＭＣは、制御トランジスタおよびメモリトランジスタにより構成されている。
【００８３】
すなわち、メモリセル領域１Ａにおいて、制御ゲート電極ＣＧと、制御ゲート電極ＣＧの横の半導体基板ＳＢの上面に形成された一対のソース・ドレイン領域とは、制御トランジスタを構成している。また、メモリセル領域１Ａにおいて、メモリゲート電極ＭＧと、メモリゲート電極ＭＧの横の半導体基板ＳＢの上面に形成された一対のソース・ドレイン領域とは、メモリトランジスタを構成している。また、メモリゲート電極ＭＧの下のＯＮＯ膜ＯＮは、メモリトランジスタのゲート絶縁膜を構成している。このように、制御トランジスタおよびメモリトランジスタは、一対のソース・ドレイン領域を共有している。
【００８４】
なお、制御トランジスタは、メモリセル選択用トランジスタであるため、選択トランジスタとみなすこともできる。このため、制御ゲート電極ＣＧは、選択ゲート電極とみなすこともできる。メモリトランジスタは、記憶用トランジスタである。
【００８５】
次に、図１８に示すように、層間絶縁膜ＩＬ１上に、例えばＣＶＤ法を用いて絶縁膜ＩＦ８を形成した後、フォトリソグラフィ技術およびエッチング法を用いて、周辺回路領域１Ｂの絶縁膜ＩＦ８を除去する。これにより、絶縁膜ＩＦ８はメモリセル領域１Ａに残る。つまり、絶縁膜ＩＦ８は制御ゲート電極ＣＧおよびメモリゲート電極ＭＧの上面を覆っており、ダミーゲート電極ＤＧの上面を露出している。絶縁膜ＩＦ８は、例えば酸化シリコン膜からなる。
【００８６】
続いて、絶縁膜ＩＦ８から露出している周辺回路領域１Ｂのダミーゲート電極ＤＧの上面をエッチバックすることで後退させる。このようにダミーゲート電極ＤＧの上部の一部を除去することで、ダミーゲート電極ＤＧの上面上に形成された膜を除去することができる。このため、図１９を用いて後述するエッチング工程において、ダミーゲート電極ＤＧを容易に除去することが可能となる。
【００８７】
次に、図１９に示すように、層間絶縁膜ＩＬ１上に、例えばＣＶＤ法を用いて絶縁膜ＩＦ９を形成した後、フォトリソグラフィ技術およびエッチング法を用いて絶縁膜ＩＦ９を加工する。これにより、絶縁膜ＩＦ９はメモリセル領域１Ａを覆い、かつ、周辺回路領域１Ｂの層間絶縁膜ＩＬ１を覆った状態となる。つまり、絶縁膜ＩＦ９は制御ゲート電極ＣＧおよびメモリゲート電極ＭＧの上面を覆っており、ダミーゲート電極ＤＧの上面を露出している。絶縁膜ＩＦ９は、例えば酸化シリコン膜からなる。なお、ここでは図示を省略しているが、絶縁膜ＩＦ８（図１８参照）は、除去されずに絶縁膜ＩＦ９と層間絶縁膜ＩＬ１との間に残っていてもよい。
【００８８】
その後、ダミーゲート電極ＤＧをウェットエッチング法により除去する。ここでは、絶縁膜ＩＦ９を、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧを保護するマスクとして用いて、例えばアルカリ水溶液によりウェットエッチングを行うことで、ダミーゲート電極ＤＧを除去する。このアルカリ水溶液としては、例えばアンモニア水（ＮＨ４ＯＨ）を用いる。ダミーゲート電極ＤＧが除去されたことにより、ゲート絶縁膜を構成する絶縁膜ＩＦ４およびＨＫの上に溝（凹部、窪み部）が形成される。周辺回路領域１Ｂの絶縁膜ＨＫ上の溝は、ダミーゲート電極ＤＧが除去された領域であり、当該溝の両側の側壁はサイドウォールＳＷにより構成されている。
【００８９】
次に、図２０に示すように、半導体基板ＳＢ上、つまり、上記の溝の内面（底面および側壁）上を含む層間絶縁膜ＩＬ１上に、上記の溝を完全に埋め込むように、ゲート電極用の導電膜として金属膜ＭＧＦを形成する。なお、金属膜ＭＧＦは、例えば２つ以上の金属膜を積層した構造を有することが考えられるが、図では当該２つ以上の金属膜の境界の図示を省略し、１つの膜として金属膜ＭＧＦを示す。
【００９０】
金属膜ＭＧＦの形成工程において、上記の溝の内側は完全に埋まった状態になる。また、金属膜ＭＧＦは、層間絶縁膜ＩＬ１上にも形成される。金属膜ＭＧＦとしては、例えば、窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜、窒化タングステン（ＷＮ）膜、炭化チタン（ＴｉＣ）膜、炭化タンタル（ＴａＣ）膜、炭化タングステン（ＷＣ）膜、窒化炭化タンタル（ＴａＣＮ）膜、チタン（Ｔｉ）膜、タンタル（Ｔａ）膜、チタンアルミニウム（ＴｉＡｌ）膜またはアルミニウム（Ａｌ）膜などを用いることができる。なお、ここで言う金属膜とは、金属伝導を示す導電膜を言い、単体の金属膜（純金属膜）または合金膜だけでなく、金属伝導を示す金属化合物膜も含むものとする。
【００９１】
ここでは、金属膜ＭＧＦは、例えば、窒化チタン（ＴｉＮ）膜と、当該窒化チタン膜上のアルミニウム（Ａｌ）膜との積層膜により形成することができる。この際、窒化チタン膜よりもアルミニウム膜を厚くすることが好ましい。アルミニウム膜は、低抵抗であるため、後に形成するゲート電極Ｇ１の低抵抗化を図ることができる。当該アルミニウム膜は、ＰＶＤ（Physical Vapor Deposition）法、つまりスパッタリング法を用いて形成する。
【００９２】
次に、図２１に示すように、上記の溝のそれぞれの外部の不要な金属膜ＭＧＦおよび絶縁膜ＩＦ９などをＣＭＰ法などによって研磨して除去することにより、上記溝内に埋め込まれた金属膜ＭＧＦを残す。これにより、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧを、金属膜ＭＧＦおよび絶縁膜ＩＦ９から露出させる。絶縁膜ＩＦ８（図１８参照）が残っている場合には、絶縁膜ＩＦ８も除去する。
【００９３】
周辺回路領域１Ｂの絶縁膜ＩＦ４上の溝内に埋め込まれた金属膜ＭＧＦにより、ゲート電極Ｇ１が形成される。これにより、周辺回路領域１Ｂにおいて、ＭＩＳＦＥＴＱ１が形成される。ＭＩＳＦＥＴＱ１は、ゲート電極Ｇ１とその横のソース・ドレイン領域とを有する。ＭＩＳＦＥＴＱ１は、例えばメモリセルＭＣの周辺回路を構成する電界効果トランジスタである。
【００９４】
ゲート電極Ｇ１の直下の絶縁膜ＨＫおよび絶縁膜ＩＦ４は、ＭＩＳＦＥＴＱ１のゲート絶縁膜を構成している。ゲート電極Ｇ１はメタルゲート電極である。本実施の形態では、ダミーゲート電極ＤＧ（図１８参照）を除去してゲート電極Ｇ１に置き換えている。このため、ダミーゲート電極ＤＧは、擬似的なゲート電極であり、置換用ゲート電極とみなすことができる。
【００９５】
このように、本実施の形態では、半導体基板ＳＢ上のダミーゲート電極ＤＧを形成し、半導体基板ＳＢ内にソース・ドレイン領域を形成した後、当該ダミーゲート電極をメタルゲート電極に置換する方法、つまりゲートラストプロセスを用いて、ＭＩＳＦＥＴＱ１を形成している。また、本実施の形態では、ゲート電極Ｇ１をメタルゲート電極としているため、トランジスタ素子の小型化（ゲート絶縁膜の薄膜化）が可能である。
【００９６】
次に、図２２および図２３を用いて説明するように、サリサイドプロセスを行うことによって、ポリシリコン膜からなる各電極上にシリサイド層を形成する。具体的には、次のようにしてシリサイド層を形成することができる。
【００９７】
すなわち、図２２に示すように、周辺回路領域１Ｂを覆う絶縁膜ＩＦ１０のパターンを、例えばＣＶＤ法、フォトリソグラフィ技術およびエッチング法を用いて形成する。絶縁膜ＩＦ１０は、メモリセル領域１Ａの制御ゲート電極ＣＧおよびメモリゲート電極ＭＧの上面を覆っておらず、ゲート電極Ｇ１を覆う絶縁膜であり、例えば酸化シリコン膜などからなる。
【００９８】
絶縁膜ＩＦ１０のパターンを形成する際は、例えば、ＣＶＤ法により層間絶縁膜ＩＬ１上に絶縁膜ＩＦ１０を形成した後、レジストパターンからなるマスク（図示しない）を用いてドライエッチング法を用いたエッチングを行い、続いて、フッ酸（ＨＦ）を用いたウェットエッチングを行うことで、絶縁膜ＩＦ１０を加工する。これにより、メモリセル領域１Ａの層間絶縁膜ＩＬ１、ＯＮＯ膜ＯＮ、制御ゲート電極ＣＧ、メモリゲート電極ＭＧおよびサイドウォールＳＷなどのそれぞれの上面が露出する。
【００９９】
続いて、前処理として、半導体基板ＳＢの主面に対してケミカルドライエッチングを行うことで、制御ゲート電極ＣＧ上およびメモリゲート電極ＭＧ上の余分な酸化シリコン膜などを除去する。続いて、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧのそれぞれの上面上を含む半導体基板ＳＢの主面全面上に、シリサイド層形成用の金属膜ＭＦ２を形成（堆積）する。金属膜ＭＦ２の膜厚は、例えば２０〜２５ｎｍである。
【０１００】
金属膜ＭＦ２は、例えば、ニッケル（Ｎｉ）と白金（Ｐｔ）との合金膜からなり、スパッタリング法を用いて形成することができる。ここで形成する金属膜ＭＦ２はニッケルを含む合金膜であり、当該合金膜内においてニッケルに対して添加する材料は、白金に限らず、アルミニウム（Ａｌ）または炭素（Ｃ）などであってもよい。ただし、白金はアルミニウムまたは炭素などに比べて耐熱性が高いため、当該合金膜に好適に用いることができる。金属膜ＭＦ２の５％は白金（Ｐｔ）により構成されている。なお、金属膜ＭＦ２は、ニッケルの代わりに主にコバルト（Ｃｏ）を含んでいてもよい。金属膜ＭＦ２は、例えばスパッタリング法により形成することができる。
【０１０１】
次に、図２３に示すように、半導体基板ＳＢに対して熱処理を施すことによって、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧの各表層部分を、金属膜ＭＦ２と反応させる。このシリサイド化により、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧのそれぞれの上部に、シリサイド層Ｓ２が形成される。また、上記熱処理を行っても未反応であった金属膜ＭＦ２は、当該熱処理の後に行うウェットエッチングなどにより除去する。このとき、金属膜からなるゲート電極Ｇ１は、絶縁膜ＩＦ１０により保護されているため、除去されない。
【０１０２】
この熱処理では、カーボンヒータにより半導体基板に対して加熱を行う熱処理装置を用いる。ここで、当該熱処理は、２度の熱処理工程を含んでいる。つまり、１度目の熱処理では、例えば２６０℃で３０〜１２０秒加熱を行うことで、ＮｉＳｉの微結晶およびＮｉ２Ｓｉを含むシリサイド層Ｓ２を形成する。その後、上記のように未反応の金属膜ＭＦ２をウェットエッチングなどにより除去した後、さらに２度目の熱処理において、４００℃で１０〜１２０秒加熱を行うことで、シリサイド層Ｓ２内のＮｉＳｉ結晶を成長させる。これにより形成されたシリサイド層Ｓ２は、例えばニッケル白金（ＮｉＰｔ）シリサイドからなる。
【０１０３】
次に、図２４に示すように、層間絶縁膜および複数のコンタクトプラグ（接続部）を形成する。ここではまず、メモリセル領域１Ａおよび周辺回路領域１Ｂを含む半導体基板ＳＢの上面全体を覆う層間絶縁膜ＩＬ２を、例えばＣＶＤ法を用いて形成する。層間絶縁膜ＩＬ２は、例えば酸化シリコン膜からなり、制御ゲート電極ＣＧ、メモリゲート電極ＭＧ、ゲート電極Ｇ１および層間絶縁膜ＩＬ１のそれぞれの上面を覆っている。
【０１０４】
続いて、フォトリソグラフィ技術を用いて層間絶縁膜ＩＬ２上に形成したレジスト膜（図示しない）をエッチングマスクとして、層間絶縁膜ＩＬ２、ＩＬ１、絶縁膜ＩＦ１０およびＩＦ７をドライエッチングする。これにより、層間絶縁膜ＩＬ２を貫通するコンタクトホール（開口部、貫通孔）と、層間絶縁膜ＩＬ１、ＩＬ２および絶縁膜ＩＦ７を貫通するコンタクトホールとを、それぞれ複数形成する。なお、周辺回路領域１Ｂのコンタクトホールは、絶縁膜ＩＦ１０を貫通している。
【０１０５】
各コンタクトホールの底部では、半導体基板ＳＢの主面の一部、例えば拡散領域ＤＦの表面上のシリサイド層Ｓ１の一部、制御ゲート電極ＣＧの表面上のシリサイド層Ｓ２の一部、メモリゲート電極ＭＧの表面上のシリサイド層Ｓ２の一部、またはゲート電極Ｇ１の一部などが露出している。なお、各ゲート電極上のコンタクトホールは、図２４に示していない領域に形成されている。
【０１０６】
続いて、各コンタクトホール内に、接続用の導電体として、タングステン（Ｗ）などからなる導電性のコンタクトプラグＣＰを形成する。コンタクトプラグＣＰを形成するには、例えば、コンタクトホールの内部を含む層間絶縁膜ＩＬ２上に、バリア導体膜（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を形成する。それから、このバリア導体膜上にタングステン膜などからなる主導体膜を、各コンタクトホール内を完全に埋めるように形成してから、コンタクトホールの外部の不要な主導体膜およびバリア導体膜をＣＭＰ法またはエッチバック法などによって除去することにより、コンタクトプラグＣＰを形成することができる。なお、図面の簡略化のために、図２４では、コンタクトプラグＣＰを構成するバリア導体膜および主導体膜（タングステン膜）を一体化して示している。
【０１０７】
コンタクトホールに埋め込まれたコンタクトプラグＣＰは、拡散領域ＤＦ、制御ゲート電極ＣＧ、メモリゲート電極ＭＧまたはゲート電極Ｇ１のそれぞれの上部に接続されるように形成される。つまり、メモリセルＭＣおよびＭＩＳＦＥＴＱ１のそれぞれの拡散領域ＤＦの上面には、シリサイド層Ｓ１を介してコンタクトプラグＣＰが接続されている。また、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧのそれぞれの上面には、シリサイド層Ｓ２を介してコンタクトプラグＣＰが接続されている。
【０１０８】
シリサイド層Ｓ１、Ｓ２を設ける目的の１つは、コンタクトプラグＣＰと、半導体からなる拡散領域ＤＦ、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧとの間の接触抵抗を低減することにある。したがって、メタルゲート電極であるゲート電極Ｇ１とコンタクトプラグＣＰとの間にはシリサイド層を設けていない。
【０１０９】
次に、図２５に示すように、層間絶縁膜ＩＬ２上に、例えばＣＶＤ法を用いて層間絶縁膜ＩＬ３を形成（堆積）する。層間絶縁膜ＩＬ３は、例えば酸化シリコン膜からなる。続いて、フォトリソグラフィ技術およびドライエッチング法を用いて層間絶縁膜ＩＬ３を加工する。これにより層間絶縁膜ＩＬ３を開口し、各コンタクトプラグＣＰの上面を露出する複数の溝（配線溝）を形成する。
【０１１０】
次に、図２６に示すように、スパッタリング法を用いて、層間絶縁膜ＩＬ２、ＩＬ３およびコンタクトプラグＣＰの上に、バリア導体膜ＢＭ、シード膜ＳＤを順に形成する。このようにバリア導体膜ＢＭおよびシード膜ＳＤを形成しても、層間絶縁膜ＩＬ３に開口された複数の溝のそれぞれは、完全には埋め込まれない。バリア導体膜ＢＭは例えばタンタル（Ｔａ）または窒化タンタル（ＴａＮ）などからなり、シード膜ＳＤは、銅（Ｃｕ）からなる。バリア導体膜ＢＭおよびシード膜ＳＤは、例えばスパッタリング法により堆積する。
【０１１１】
続いて、めっき法を用いて、シード膜ＳＤ上に膜厚の大きい主導体膜ＭＦを形成する。主導体膜ＭＦは、例えば銅（Ｃｕ）からなる。これにより、層間絶縁膜ＩＬ３に開口された複数の溝のそれぞれは、バリア導体膜ＢＭ、シード膜ＳＤおよび主導体膜ＭＦからなる積層膜によって完全に埋め込まれる。
【０１１２】
次に、図２７に示すように、層間絶縁膜ＩＬ３上の余分なバリア導体膜ＢＭ、シード膜ＳＤおよび主導体膜ＭＦを、ＣＭＰ法などを用いて除去することで、層間絶縁膜ＩＬ３の上面を露出させる。これにより、層間絶縁膜ＩＬ３の複数の溝（配線溝）のそれぞれの内側に埋め込まれたバリア導体膜ＢＭ、シード膜ＳＤおよび主導体膜ＭＦからなる配線Ｍ１を形成する。配線Ｍ１と層間絶縁膜ＩＬ３とは、第１配線層を構成する。バリア導体膜ＢＭは、層間絶縁膜ＩＬ３の溝内に埋め込まれた配線を構成する銅が、配線Ｍ１の周囲の層間絶縁膜ＩＬ３などの絶縁膜内に拡散することを防ぐ役割を有する。
【０１１３】
複数の第１層目の配線Ｍ１は、各コンタクトプラグＣＰの上面に電気的に接続される。その後、第１配線層上に、第２配線層、第３配線層などを順に形成して積層配線層を形成した後、半導体ウェハをダイシング工程により個片化し、複数の半導体チップを得る。以上のようにして、本実施の形態の半導体装置が製造される。
【０１１４】
＜不揮発性メモリの動作について＞
次に、不揮発性メモリの動作例について、図２８を参照して説明する。
【０１１５】
本実施の形態のメモリセルは、ＭＩＳＦＥＴ構造を有し、当該ＭＩＳＦＥＴのゲート電極内のトラップ性絶縁膜での電荷蓄積状態を記憶情報とし、それをトランジスタの閾値として読み出すものである。トラップ性絶縁膜とは、電荷の蓄積可能な絶縁膜をいい、一例として、窒化シリコン膜などが挙げられる。このような電荷蓄積領域への電荷の注入・放出によってＭＩＳＦＥＴのしきい値をシフトさせ記憶素子として動作させる。トラップ性絶縁膜を用いた不揮発性半導体記憶装置としては、本実施の形態のメモリセルのように、スプリットゲート型のＭＯＮＯＳメモリがある。
【０１１６】
図２８は、本実施の形態の「書込」、「消去」および「読出」時における選択メモリセルの各部位への電圧の印加条件の一例を示す表である。図２８の表には、「書込」、「消去」および「読出」時のそれぞれにおいて、図２７に示されるようなメモリセルＭＣのメモリゲート電極ＭＧに印加する電圧Ｖｍｇ、ソース領域に印加する電圧Ｖｓ、制御ゲート電極ＣＧに印加する電圧Ｖｃｇ、ドレイン領域に印加する電圧Ｖｄ、および半導体基板上面のｐ型ウエルに印加するベース電圧Ｖｂが記載されている。ここでいう選択メモリセルとは、「書込」、「消去」または「読出」を行う対象として選択されたメモリセルをいう。
【０１１７】
なお、図２７に示す不揮発性メモリの例では、メモリゲート電極ＭＧの右側の活性領域がソース領域、制御ゲート電極ＣＧの左側の活性領域がドレイン領域である。また、図２８の表に示したものは電圧の印加条件の好適な一例であり、これに限定されるものではなく、必要に応じて種々変更可能である。また、本実施の形態では、メモリトランジスタのＯＮＯ膜ＯＮ中の電荷蓄積部である窒化シリコン膜ＮＴ（図３参照）への電子の注入を「書込」、ホール（hole：正孔）の注入を「消去」と定義する。
【０１１８】
また、図２８の表において、Ａの欄は、書込み方法がＳＳＩ方式で、かつ消去方法がＢＴＢＴ方式の場合に対応し、Ｂの欄は、書込み方法がＳＳＩ方式で、かつ消去方法がＦＮ方式の場合に対応し、Ｃの欄は、書込み方法がＦＮ方式で、かつ消去方法がＢＴＢＴ方式の場合に対応し、Ｄの欄は、書込み方法がＦＮ方式で、かつ消去方法がＦＮ方式の場合に対応している。
【０１１９】
ＳＳＩ方式は、窒化シリコン膜ＮＴにホットエレクトロンを注入することによってメモリセルの書込みを行う動作法とみなすことができ、ＢＴＢＴ方式は、窒化シリコン膜ＮＴにホットホールを注入することによってメモリセルの消去を行う動作法とみなすことができ、ＦＮ方式は、電子またはホールのトンネリングによって書込みまたは消去を行う動作法とみなすことができる。ＦＮ方式について、別の表現でいうと、ＦＮ方式の書込みは、窒化シリコン膜ＮＴにＦＮトンネル効果により電子を注入することによってメモリセルの書込みを行う動作方式とみなすことができ、ＦＮ方式の消去は、窒化シリコン膜ＮＴにＦＮトンネル効果によりホールを注入することによってメモリセルの消去を行う動作方式とみなすことができる。以下、具体的に説明する。
【０１２０】
書込み方式は、いわゆるＳＳＩ（Source Side Injection：ソースサイド注入）方式と呼ばれるソースサイド注入によるホットエレクトロン注入で書込みを行う書込み方式（ホットエレクトロン注入書込み方式）と、いわゆるＦＮ方式と呼ばれるＦＮ（Fowler Nordheim）トンネリングにより書込みを行う書込み方式（トンネリング書込み方式）とがある。
【０１２１】
ＳＳＩ方式の書込みでは、例えば図２８の表のＡの欄またはＢの欄の「書込動作電圧」に示されるような電圧（Ｖｍｇ＝１０Ｖ、Ｖｓ＝５Ｖ、Ｖｃｇ＝１Ｖ、Ｖｄ＝０．５Ｖ、Ｖｂ＝０Ｖ）を、書込みを行う選択メモリセルの各部位に印加し、選択メモリセルのＯＮＯ膜ＯＮ中の窒化シリコン膜ＮＴ中に電子を注入することで書込みを行う。
【０１２２】
この際、ホットエレクトロンは、２つのゲート電極（メモリゲート電極ＭＧおよび制御ゲート電極ＣＧ）間の下のチャネル領域（ソース、ドレイン間）で発生し、メモリゲート電極ＭＧの下のＯＮＯ膜ＯＮ中の電荷蓄積部である窒化シリコン膜ＮＴにホットエレクトロンが注入される。注入されたホットエレクトロン（電子）は、ＯＮＯ膜ＯＮ中の窒化シリコン膜ＮＴ中のトラップ準位に捕獲され、その結果、メモリトランジスタのしきい値電圧が上昇する。すなわち、メモリトランジスタは書込み状態となる。
【０１２３】
ＦＮ方式の書込みでは、例えば図２８の表のＣの欄またはＤの欄の「書込動作電圧」に示されるような電圧（Ｖｍｇ＝−１２Ｖ、Ｖｓ＝０Ｖ、Ｖｃｇ＝０Ｖ、Ｖｄ＝０Ｖ、Ｖｂ＝０Ｖ）を、書込みを行う選択メモリセルの各部位に印加し、選択メモリセルにおいて、メモリゲート電極ＭＧから電子をトンネリングさせてＯＮＯ膜ＯＮ中の窒化シリコン膜ＮＴに注入することで書込みを行う。この際、電子はメモリゲート電極ＭＧからＦＮトンネリング（ＦＮトンネル効果）により酸化シリコン膜ＯＸ２（図３参照）をトンネリングしてＯＮＯ膜ＯＮ中に注入され、ＯＮＯ膜ＯＮ中の窒化シリコン膜ＮＴ中のトラップ準位に捕獲され、その結果、メモリトランジスタのしきい値電圧が上昇する。すなわち、メモリトランジスタは書込み状態となる。
【０１２４】
なお、ＦＮ方式の書込みにおいて、半導体基板ＳＢから電子をトンネリングさせてＯＮＯ膜ＯＮ中の窒化シリコン膜ＮＴに注入することで書込みを行うこともでき、この場合、書込動作電圧は、例えば図２８の表のＣの欄またはＤの欄の「書込動作電圧」の正負を反転させたものとすることができる。
【０１２５】
消去方法は、いわゆるＢＴＢＴ方式と呼ばれるＢＴＢＴ（Band-To-Band Tunneling：バンド間トンネル現象）によるホットホール注入により消去を行う消去方式（ホットホール注入消去方式）と、いわゆるＦＮ方式と呼ばれるＦＮ（Fowler Nordheim）トンネリングにより消去を行う消去方式（トンネリング消去方式）とがある。
【０１２６】
ＢＴＢＴ方式の消去では、ＢＴＢＴにより発生したホール（正孔）を電荷蓄積部（ＯＮＯ膜ＯＮ中の窒化シリコン膜ＮＴ）に注入することにより消去を行う。例えば図２８の表のＡの欄またはＣの欄の「消去動作電圧」に示されるような電圧（Ｖｍｇ＝−６Ｖ、Ｖｓ＝６Ｖ、Ｖｃｇ＝０Ｖ、Ｖｄ＝ｏｐｅｎ、Ｖｂ＝０Ｖ）を、消去を行う選択メモリセルの各部位に印加する。これにより、ＢＴＢＴ現象によりホールを発生させ電界加速することで選択メモリセルのＯＮＯ膜ＯＮ中の窒化シリコン膜ＮＴ中にホールを注入し、それによってメモリトランジスタのしきい値電圧を低下させる。すなわち、メモリトランジスタは消去状態となる。
【０１２７】
ＦＮ方式の消去では、例えば図２８の表のＢの欄またはＤの欄の「消去動作電圧」に示されるような電圧（Ｖｍｇ＝１２Ｖ、Ｖｓ＝０Ｖ、Ｖｃｇ＝０Ｖ、Ｖｄ＝０Ｖ、Ｖｂ＝０Ｖ）を、消去を行う選択メモリセルの各部位に印加し、選択メモリセルにおいて、メモリゲート電極ＭＧからホールをトンネリングさせてＯＮＯ膜ＯＮ中の窒化シリコン膜ＮＴに注入することで消去を行う。この際、ホールはメモリゲート電極ＭＧからＦＮトンネリング（ＦＮトンネル効果）により酸化シリコン膜ＯＸ２（図３参照）をトンネリングしてＯＮＯ膜ＯＮ中に注入され、ＯＮＯ膜ＯＮ中の窒化シリコン膜ＮＴ中のトラップ準位に捕獲され、その結果、メモリトランジスタのしきい値電圧が低下する。すなわち、メモリトランジスタは消去状態となる。
【０１２８】
なお、ＦＮ方式の消去において、半導体基板ＳＢからホールをトンネリングさせてＯＮＯ膜ＯＮ中の窒化シリコン膜ＮＴに注入することで消去を行うこともでき、この場合、消去動作電圧は、例えば図２８の表のＢの欄またはＤの欄の「消去動作電圧」の正負を反転させたものとすることができる。
【０１２９】
読出し時には、例えば図２８の表のＡの欄、Ｂの欄、Ｃの欄またはＤの欄の「読出動作電圧」に示されるような電圧を、読出しを行う選択メモリセルの各部位に印加する。読出し時のメモリゲート電極ＭＧに印加する電圧Ｖｍｇを、書込み状態におけるメモリトランジスタのしきい値電圧と消去状態におけるしきい値電圧との間の値にすることで、書込み状態と消去状態とを判別することができる。
【０１３０】
＜本実施の形態の効果について＞
以下に、本実施の形態の製造方法および半導体装置の効果について、図３３に示す比較例を用いて説明する。図３３は、比較例の半導体装置の製造工程を示す断面図である。
【０１３１】
ＭＯＮＯＳメモリにおいて、ゲート電極上シリサイド層を配線として用いることにより、ゲート電極の低抵抗化を実現することができる。ただし、メモリセル領域の周辺回路領域においてロジック回路などを構成するトランジスタのゲート電極を、半導体膜からなるダミーゲート電極をメタルゲート電極に置換することで形成する場合は、ゲートラストプロセスを用いる必要がある。
【０１３２】
ゲートラストプロセスでは、メモリゲート電極の上面およびトランジスタのソース・ドレイン領域の上面にシリサイド層を形成した後、各ゲート電極を覆う層間絶縁膜を形成し、その後、層間絶縁膜により埋め込まれた上記ダミーゲート電極およびメモリセルの制御ゲート電極およびメモリゲート電極を層間絶縁膜から露出させるために研磨工程を行う。これにより露出したダミーゲート電極をエッチングなどにより除去し、これにより形成された溝内に金属膜を含むメタルゲート電極を埋め込むことで、メタルゲート電極を有するＭＩＳＦＥＴを形成する。
【０１３３】
ここで、上記研磨を行った際、所定の条件下では、一旦ゲート電極上のシリサイド層を除去したにも関わらず、研磨終了時に再度各ゲート電極の上面にシリサイド層が形成される場合がある。研磨工程によりダミーゲート電極ＤＧ、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧ電極のそれぞれの上面上に薄いシリサイド層が形成された構造を、図３３に示す。図３３に示す構造は、例えば図１５を用いて説明した工程を行った後に、本実施の形態とは異なる条件で研磨工程を行った場合の研磨後の構造である。
【０１３４】
図３３に示すように、研磨が終了した時点でダミーゲート電極ＤＧの上面がシリサイド層Ｓ３に覆われている場合、図１８および図１９を用いて説明したエッチング工程でシリコンからなるダミーゲート電極ＤＧを除去しようとしても、シリサイド層Ｓ３が障害となるダミーゲート電極ＤＧを除去できない。このため、研磨によりシリサイド層Ｓ３が形成されたままではダミーゲート電極ＤＧを除去できず、その後にメタルゲート電極を形成するための金属膜の成膜工程（図２０参照）および研磨工程（図２１参照）を行っても、メタルゲート電極は形成されない。したがって、所望のＭＩＳＦＥＴを形成することができず、半導体装置の信頼性が低下する問題が生じる。
【０１３５】
したがって、比較例においてメタルゲート電極への置換を行うためには、研磨工程により形成されたシリサイド層Ｓ３を除去する工程を追加して行う必要がある。シリサイド層は他の絶縁膜または導体膜などに比べて除去が困難であるため、特にウェットエッチングによる除去は難しい。したがって、ここでは研磨により図３３に示す構造を得た後に、例えばドライエッチング工程を行ってダミーゲート電極ＤＧ上のシリサイド層Ｓ３を除去する必要がある。すなわち、半導体装置の製造工程数が増加するため、半導体装置の製造コストが増大する問題が生じる。
【０１３６】
ここで、比較例の研磨工程でシリサイド層Ｓ１（図１５参照）を除去した後に再度シリサイド層Ｓ３が形成された理由は、当該研磨をアルカリ性の材料（例えばアンモニア）を含むスラリを用いて行ったことにある。アルカリ性のスラリをＣＭＰ法による研磨工程において用いた場合、メモリゲート電極ＭＧ上のシリサイド層Ｓ１を除去すると、メモリゲート電極ＭＧから分離したシリサイド層Ｓ１を構成していたニッケル（Ｎｉ）が、酸化還元電位が負の電位であり、かつ、ｐＨが１０〜１２のスラリ中に金属の粒子として取り込まれる。
【０１３７】
その後、研磨中に発生する熱により、当該金属の粒子と各ゲート電極の表面のシリコンとが反応し、シリサイド層Ｓ３が形成される。これにより、ダミーゲート電極ＤＧを含む各種のゲート電極の上面にシリサイド層Ｓ３が形成される。また、研磨工程の後に行う洗浄工程において、アルカリ性の薬液（例えばアンモニア水）を用いて洗浄を行うと、ニッケルの金属粒子が半導体基板ＳＢ上に残る虞がある。
【０１３８】
これに対し、本実施の形態では、図１６および図１７を用いて説明したように、過酸化水素などの酸性水溶液（酸性溶剤）を含むスラリを用いてＣＭＰ法による研磨を行う。これにより、スラリの酸化還元電位は正の電位となるため、研磨により除去されたシリサイド層Ｓ１（図１５参照）を構成していたニッケル（Ｎｉ）は、スラリ中において金属ではなくＮｉ２＋イオンとして存在しやすくなる。つまり、スラリ中に金属のニッケルが存在しにくくなるため、当該金属と各ゲート電極のシリコンとが研磨により生じる熱により反応してシリサイド層が再度形成されることを防ぐことができる。
【０１３９】
また、Ｎｉ２＋イオンの一部はスラリ中の酸性水溶液の酸化作用によりニッケル酸化物となる。ニッケル酸化物は各ゲート電極のシリコンと反応しないため、シリサイド層が再度形成されることを防ぐことができる。
【０１４０】
また、研磨装置から洗浄装置へ半導体基板を搬送する際には、半導体基板に正の酸化還元電位を有する保湿水を供給することで、搬送中に半導体基板の表面を保湿することができる。これにより、各ゲート電極の表面に付着したニッケルイオンが金属状態となった後にシリサイド層として残ることを防ぐことができ、その後の洗浄工程において容易にニッケルイオンを除去することができる。
【０１４１】
また、比較例の研磨工程で生じるニッケルの金属粒子は、各ゲート電極の表面に付着した場合、その後の洗浄による除去が困難である問題がある。しかし、金属のニッケルに比べて、研磨により生じた上記Ｎｉ２＋イオンは、各ゲート電極の上面に付着していたとしても、酸性水溶液による除去が容易である。したがって、本実施の形態では、図１６および図１７を用いて説明した研磨工程の後に、第１洗浄工程として、酸性の薬液を用いた洗浄工程を行っている。この場合、ニッケルイオンは、付着している下地のシリコン層ごと除去される。これにより、研磨工程により生じたニッケルイオンが金属状態となった後にシリサイド層として残り、ダミーゲート電極ＤＧの除去の障害となることを防ぐことができる。
【０１４２】
また、図１６および図１７を用いて説明した研磨工程の後の洗浄工程では、純水を用いる第２洗浄工程を行った後に酸性水溶液を用いた第１洗浄工程を行うことが考えられる。ただし、純水は弱酸性を示す液体であるが、当該酸性水溶液に比べて酸性が弱く、ｐＨが大きい液体であるため、第１洗浄工程に比べてニッケルイオンを除去する性能が低い。よって、第２洗浄工程より先に、ニッケルイオンの除去性能が高い第１洗浄工程を行うことで、より確実に半導体基板の表面のニッケルイオンを除去することができる。
【０１４３】
以上により、本実施の形態では、研磨工程によりダミーゲート電極ＤＧの上面に再度シリサイド層Ｓ３（図３３参照）が形成されることを防ぐことができるため、その後の工程において、シリサイド層Ｓ３に阻まれることなく容易にダミーゲート電極ＤＧを除去することができる。これにより、適切にダミーゲート電極ＤＧをメタルゲート電極に置換することができるため、半導体装置の信頼性を向上することができる。また、研磨工程によりダミーゲート電極ＤＧ上に形成されたシリサイド層Ｓ３を除去するための工程を追加する必要がないため、半導体装置の製造工程を簡略化することができる。よって、半導体装置の製造コストを低減することができる。
【０１４４】
（実施の形態２）
以下では、図２９および図３０を用いて、本実施の形態２の半導体装置の製造方法について説明する。本実施の形態は、ダミーゲート電極を露出させるために行う研磨工程を段階的に行うことで、研磨精度を高めるものである。図２９および図３０は、本実施の形態の半導体装置の製造工程中の断面図である。
【０１４５】
まず、図１〜図１５を用いて説明した工程を行った後、図２９に示すように、第１の研磨工程を行うことで、層間絶縁膜ＩＬ１の上面を後退させる。これにより層間絶縁膜ＩＬ１の上面は平坦化する。ここでは、絶縁膜ＩＦ７、シリサイド層Ｓ１、ダミーゲート電極ＤＧ、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧのいずれも、層間絶縁膜ＩＬ１から露出させない。言い換えれば、メモリゲート電極ＭＧの上面のシリサイド層Ｓ１上であって、当該シリサイド層Ｓ１の上面から離間した位置まで、層間絶縁膜ＩＬ１の研磨を行う。
【０１４６】
すなわち、当該第１の研磨工程では、層間絶縁膜ＩＬ１を途中深さまで研磨するのみであり、その他の膜は研磨しない。つまり、シリサイド層Ｓ１は除去しないし、ダミーゲート電極ＤＧも露出しない。
【０１４７】
したがって、ＣＭＰ法によって行う第１の研磨工程において、研磨に用いるスラリは、酸性水溶液（例えば過酸化水素水）を含むものである必要はなく、例えばアルカリ性水溶液（例えばアンモニア水）などを用いてもよい。
【０１４８】
次に、図３０に示すように、図１６および図１７を用いて説明した研磨工程と同様の研磨工程（第２の研磨工程）を行って、シリサイド層Ｓ１を除去し、かつ、シリサイド層が再形成することを防ぎつつ、ダミーゲート電極ＤＧ、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧのそれぞれの上面を露出させる。その後は、図１８〜図２７を用いて説明した工程と同様の工程を行うことで、本実施の形態の半導体装置が完成する（図２７参照）。
【０１４９】
本実施の形態では、図２９を用いて説明した第１の研磨工程において、酸性のスラリに限らず自由にスラリの成分を選択することができる。よって、例えば層間絶縁膜ＩＬ１の上面をより精度よく平坦化するために有利なスラリを使用することができる。このため、半導体基板ＳＢ上に形成された各ゲート電極に影響を受けて成膜時に上面に凹凸が形成されていた層間絶縁膜ＩＬ１（図１５参照）の上面を、平坦にすることができる。
【０１５０】
よって、その後に行う第２の研磨工程においても、研磨後の層間絶縁膜ＩＬ１などの上面の平坦性を向上することができ、メモリセルなどの素子の形成後の配線層などの形成工程においても、精度よく成膜および研磨を行うことができる。したがって、半導体装置の信頼性を向上させることができる。
【０１５１】
（実施の形態３）
以下では、図３１および図３２を用いて、本実施の形態３の半導体装置の製造方法について説明する。本実施の形態は、ダミーゲート電極を露出させるために行う研磨工程を段階的に行うことで、研磨精度を高めるものである。図３１および図３２は、本実施の形態の半導体装置の製造工程中の断面図である。
【０１５２】
まず、図１〜図１５を用いて説明した工程を行った後、図３１に示すように、第１の研磨工程を行うことで、層間絶縁膜ＩＬ１の上面を後退させる。これにより層間絶縁膜ＩＬ１の上面は平坦化する。ここでは、絶縁膜ＩＦ７の上面の一部を露出させるが、シリサイド層Ｓ１、ダミーゲート電極ＤＧ、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧのいずれも、層間絶縁膜ＩＬ１から露出させない。すなわち、当該第１の研磨工程では、エッチングストッパ膜として機能する絶縁膜ＩＦ７が露出するまで層間絶縁膜ＩＬ１を研磨する。すなわち、シリサイド層Ｓ１は除去しないし、ダミーゲート電極ＤＧも露出しない。
【０１５３】
したがって、ＣＭＰ法によって行う第１の研磨工程において、研磨に用いるスラリは、酸性水溶液（例えば過酸化水素水）を含むものである必要はなく、例えばアルカリ性水溶液（例えばアンモニア水）などを用いてもよい。
【０１５４】
次に、図３２に示すように、図１６および図１７を用いて説明した研磨工程と同様の研磨工程（第２の研磨工程）を行って、シリサイド層Ｓ１を除去し、かつ、シリサイド層が再形成することを防ぎつつ、ダミーゲート電極ＤＧ、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧのそれぞれの上面を露出させる。その後は、図１８〜図２７を用いて説明した工程と同様の工程を行うことで、本実施の形態の半導体装置が完成する（図２７参照）。
【０１５５】
本実施の形態では、図３１を用いて説明した第１の研磨工程において、酸性のスラリに限らず自由にスラリの成分を選択することができる。よって、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ１を研磨しやすく、窒化シリコン膜からなる絶縁膜ＩＦ７を研磨しにくいスラリを使用することができる。このように、窒化シリコンに対して選択比を有するスラリを用いることができるため、第１の研磨工程では、絶縁膜ＩＦ７が露出した時点で研磨を止め、後に行う第２の研磨工程での研磨量を低減することができる。
【０１５６】
すなわち、第２の研磨工程後の層間絶縁膜ＩＬ１などの膜厚の均一性を高めることができ、研磨の精度を高めることができる。このようにして、研磨工程後において、研磨対称の膜厚にばらつきが生じることを防ぐことができ、その後の配線層の形成工程などにおいても、精度よく成膜および研磨を行うことができる。半導体装置の信頼性を向上させることができる。
【０１５７】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１５８】
例えば、前記実施の形態１〜３ではメモリセルを形成する工程について説明したが、メモリセルの代わりに、例えば高耐圧のＭＩＳＦＥＴを形成してもよい。すなわち、当該高耐圧のＭＩＳＦＥＴは、図２７に示すＭＩＳＦＥＴＱ１に比べて高い電圧で駆動する電界効果トランジスタである。高耐圧ＭＩＳＦＥＴは、例えば図１を用いて説明した工程で絶縁膜ＩＦ１よりも厚い絶縁膜を半導体基板ＳＢ上に形成し、当該厚い絶縁膜上に形成したシリコン膜ＰＳ１からなるゲート電極を含む。
【０１５９】
当該ゲート電極はダミーゲート電極よりも幅が大きく、制御ゲート電極の形成工程と同様の工程で形成することができる。当該ゲート電極は図１８および図１９を用いて説明した工程において絶縁膜ＩＦ８、ＩＦ９により保護されるため、除去されない。ただし、そのような保護を行わず、高耐圧のＭＩＳＦＥＴのゲート電極をメタルゲート電極に置き換えても構わない。
【０１６０】
また、前記実施の形態１〜３ではダミーゲート電極の形成前にｈｉｇｈ−ｋ膜を形成する製造方法について説明したが、ｈｉｇｈ−ｋ膜はダミーゲート電極の形成後に、ダミーゲート電極を除去して形成された溝内に成膜することで形成してもよい。
【符号の説明】
【０１６１】
１Ａ    メモリセル領域
１Ｂ    周辺回路領域
ＣＧ    制御ゲート電極
ＤＦ    拡散領域
ＤＧ    ダミーゲート電極
ＥＸ    エクステンション領域
ＧＩ    ゲート絶縁膜
ＨＫ    絶縁膜
ＩＦ１〜ＩＦ１０    絶縁膜
ＩＬ１〜ＩＬ３    層間絶縁膜
ＭＣ    メモリセル
ＭＧ    メモリゲート電極
ＭＦ１、ＭＦ２    金属膜
ＯＮ    ＯＮＯ膜
ＳＢ    半導体基板
Ｓ１〜Ｓ３    シリサイド層
ＳＴ    素子分離領域
ＳＷ    サイドウォール
ＴＮ    金属膜
【図１】
2017139375.tif 000003
【図２】
2017139375.tif 000004
【図３】
2017139375.tif 000005
【図４】
2017139375.tif 000006
【図５】
2017139375.tif 000007
【図６】
2017139375.tif 000008
【図７】
2017139375.tif 000009
【図８】
2017139375.tif 000010
【図９】
2017139375.tif 000011
【図１０】
2017139375.tif 000012
【図１１】
2017139375.tif 000013
【図１２】
2017139375.tif 000014
【図１３】
2017139375.tif 000015
【図１４】
2017139375.tif 000016
【図１５】
2017139375.tif 000017
【図１６】
2017139375.tif 000018
【図１７】
2017139375.tif 000019
【図１８】
2017139375.tif 000020
【図１９】
2017139375.tif 000021
【図２０】
2017139375.tif 000022
【図２１】
2017139375.tif 000023
【図２２】
2017139375.tif 000024
【図２３】
2017139375.tif 000025
【図２４】
2017139375.tif 000026
【図２５】
2017139375.tif 000027
【図２６】
2017139375.tif 000028
【図２７】
2017139375.tif 000029
【図２８】
2017139375.tif 000030
【図２９】
2017139375.tif 000031
【図３０】
2017139375.tif 000032
【図３１】
2017139375.tif 000033
【図３２】
2017139375.tif 000034
【図３３】
2017139375.tif 000035