(57)【要約】【課題】小型で高感度の、かつ、ブリッジ回路のオフセット電圧が小さい３軸加速度センサを提供する。【解決手段】  Ｚ軸の加速度の検出を、Ｘ軸用の４個のピエゾ抵抗素子、あるいはＹ軸用の４個のピエゾ抵抗素子のうち、２個のピエゾ抵抗素子をブリッジ回路内で入れ替えるように接続を切り換える。また外部接続端子は、Ｘ軸の延長線上、あるいはＹ軸の延長線に直角な線上に一列に配意する。【選択図】図１
2017138295.tif 000002
【特許請求の範囲】
【請求項１】
シリコン単結晶基板の周縁部に形成された支持枠部と、中央に形成された錘部と、前記錘部と前記支持枠部を接続する前記シリコン単結晶基板の薄肉部からなる２対の互いに直交する梁状の可撓部と、前記錘部を挟んでＸ軸上で相対向する可撓部に配置されたＸ軸用の４個のピエゾ抵抗素子と、前記錘部を挟んでＹ軸上で相対向する可撓部に配置されたＹ軸用の４個のピエゾ抵抗素子からなり、前記各軸４個のピエゾ抵抗素子はブリッジ回路を構成するように薄膜の引き出し電極で外部接続端子に接続されてなる半導体加速度センサであって、
Ｘ軸およびＹ軸に垂直なＺ軸の加速度の検出は、前記Ｘ軸上で対抗する可撓部に配置されたＸ軸用の４個のピエゾ抵抗素子、あるいは前記Ｙ軸上で対抗する可撓部に配置されたＹ軸用の４個のピエゾ抵抗素子のうち、一方の可撓部上に配置された２個のピエゾ抵抗素子をブリッジ回路内で入れ替えるように接続を切り換えて検出するように形成されていることを特徴とする３軸半導体加速度センサ。
【請求項２】
請求項１記載の３軸半導体加速度センサにおいて、
前記Ｚ軸の加速度を検出するための切り換え回路は、前記Ｘ軸用のブリッジ回路あるいは前記Ｙ軸用のブリッジ回路において、電源の負極と２個の差動電圧検出端子間に接続された２個のピエゾ抵抗素子、あるいは電源の正極と２個の差動電圧検出端子間に接続された２個のピエゾ抵抗素子を入れ替えるように接続を切り換えるように形成されていることを特徴とする３軸半導体加速度センサ。
【請求項３】
請求項１記載の３軸半導体加速度センサにおいて、
前記Ｚ軸の加速度を検出するための切り換え回路は、前記Ｘ軸用のブリッジ回路あるいは前記Ｙ軸用のブリッジ回路において、電源の正極と一方の差動電圧検出端子間に接続されたピエゾ抵抗素子と前記差動電圧検出端子と電源の負極間に接続されたピエゾ抵抗素子を入れ替えるように接続を切り換えるように形成されていることを特徴とする３軸半導体加速度センサ。
【請求項４】
請求項１から請求項３のいずれかに記載の３軸半導体センサにおいて、
前記外部接続端子は、Ｚ軸の加速度の検出をＸ軸のピエゾ抵抗素子からなるブリッジ検出回路の接続を切り換えて得る場合はＹ軸の一方の延長線に直角な線上に一列に配置され、Ｚ軸の加速度の検出をＹ軸のピエゾ抵抗素子からなるブリッジ検出回路の接続を切り換えて得る場合はＸ軸の一方の延長線に直角な線上に一列に配置されることを特徴とする３軸半導体加速度センサ。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は３軸半導体加速度に係り、特に可撓部に形成したピエゾ抵抗素子の抵抗変化を検出して３軸の加速度を検出するのに好適な半導体加速度センサに関する。
【背景技術】
【０００２】  従来の３軸の半導体化速度センサにおけるピエゾ抵抗素子の配置について説明する。特許文献２に記載されている第３図は加速度センサのピエゾ抵抗素子の配置を示す図である。同従来例では、Ｘ軸上のピエゾ抵抗素子からＸ軸方向の加速度が検出され、Ｙ軸上のピエゾ抵抗素子からＹ軸方向の加速度が検出され、Ｚ軸方向の加速度はＺ軸用のピエゾ抵抗素子と平行に配置されたＺ軸用のピエゾ抵抗素子により検出される。【０００３】  ３軸の半導体加速度センサにおけるＺ軸方向の加速度を検出する他の従来例を説明する。特許文献２に記載されている第１図は加速度センサのピエゾ抵抗素子の配置を示す図である。同従来例では、Ｘ軸上のピエゾ抵抗素子からＸ軸方向の加速度が検出され、Ｙ軸上のピエゾ抵抗素子からＹ軸方向の加速度が検出され、Ｚ軸方向の加速度は、Ｘ軸上のピエゾ抵抗素子およびＹ軸上のピエゾ抵抗素子が形成するブリッジ回路の出力信号の和、あるいはその平均を検出することにより、Ｚ軸方向に受ける力に応じた電気信号を得ることができると記載されている。【０００４】  特許文献１と特許文献２に記載されているように、３軸の半導体加速度センサにおけるＺ軸方向の加速度を検出する手段には２通りあるが、Ｚ軸用のピエゾ抵抗素子が必要（特許文献１）、または、Ｘ軸上のピエゾ抵抗素子およびＹ軸上のピエゾ抵抗素子が形成するブリッジ回路の出力信号の和、あるいはその平均を検出する回路が必要（特許文献２）で、加速度センサの小型化を困難にしていた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭６３−２６６３５９号公報
【特許文献２】特開昭６３−１６９０７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】  加速度センサも一層の小型化と高感度化が求められてきている。
加速度検出感度は下記の式で求められる。
【数１】
2017138295.tif 000003
【数２】
2017138295.tif 000004
ここでＫｘおよびＫｙはＸ軸およびＹ軸方向の検出感度、ＫｚはＺ軸方向の検出感度、Ｌは可撓部の長さ、Ｗは可撓部の幅、Ｔは可撓部の厚さ、Ｓは錘部の面積、Ｈは錘部の厚さ、Ｄは相対向する支持枠部の間隔である。【０００７】  前記の式でわかるように、可撓部の幅を狭くすることは高感度化に有効である。したがって、特許文献１記載されているようなＸ軸用のピエゾ抵抗素子とＺ軸用のピエゾ抵抗素子を可撓部上に平行に配置する方式に比べ、特許文献２に記載されているようなＺ軸用のピエゾ抵抗素子をＸ軸用のピエゾ抵抗素子、あるいはＹ軸用のピエゾ抵抗素子と兼用する方が可撓部の幅を狭くでき、したがって、高感度化できることが容易に推察できる。また、感度が同じであればより小型化できることがわかる。【０００８】  しかしながら、特許文献２に記載されているようにＺ軸用のピエゾ抵抗素子をＸ軸用、もしくはＹ軸用のピエゾ抵抗素子と兼用してＺ軸方向の加速度を検出するためには、ブリッジ回路の出力信号の和、あるいはその平均を検出する回路が必要で、加速度センサの小型化を困難にしていた。【０００９】  また、ピエゾ抵抗素子から外部接続端子までを薄膜の引き出し電極で繋ぐ場合、引き出し電極の抵抗値の差を最小にして、ブリッジ回路のオフセット電圧を最小にすることが求められる。【００１０】本発明は、このような事情に鑑みてなされたものであり、小型であっても高感度の、かつ、ブリッジ回路のオフセット電圧が小さい３軸半導体加速度センサを提供することを目的とする。なお、本発明はシリコン以外の半導体結晶基板でも実現できることは言うまでもない。
【課題を解決するための手段】
【００１１】  上記目的を達成する本発明の第１の態様は、
シリコン単結晶基板の周縁部に形成された支持枠部と、中央に形成された錘部と、錘部と前記支持枠部を接続するシリコン単結晶基板の薄肉部からなる２対の互いに直交する梁状の可撓部と、錘部を挟んでＸ軸上で相対向する可撓部に配置されたＸ軸用の４個のピエゾ抵抗素子と、錘部を挟んでＹ軸上で相対向する可撓部に配置されたＹ軸用の４個のピエゾ抵抗素子からなり、前記各軸４個のピエゾ抵抗素子はブリッジ回路を構成するように薄膜の引き出し電極で外部接続端子に接続されてなる半導体加速度センサであって、
Ｚ軸の加速度の検出は、Ｘ軸上で対抗する可撓部に配置されたＸ軸用の４個のピエゾ抵抗素子、あるいはＹ軸上で対抗する可撓部に配置されたＹ軸用の４個のピエゾ抵抗素子のうち、一方の可撓部上に配置された２個のピエゾ抵抗素子をブリッジ回路内で入れ替えるように接続を切り換えるように形成されていることを特徴とする３軸半導体加速度センサにある。【００１２】  本態様によれば、Ｚ軸方向の加速度検出を、Ｘ軸用のピエゾ抵抗素子、あるいはＹ軸用ピエゾ抵抗素子と兼用することにより梁部の幅を狭くして高感度化を図ることができる。またＸ軸あるいはＹ軸上の２個のピエゾ抵抗素子の接続を切り換えるのみでよいので、Ｘ軸用のブリッジ回路の出力信号とＹ軸用のブリッジ回路の出力信号の和や平均を取る回路が不要になることにより小型化を図ることができる。すなわち、小型であっても高感度の３軸半導体加速度センサを得ることができる。【００１３】  本発明の第２の態様は、
第１の態様に記載する切り換え回路において、
前記切り換え回路はＸ軸用のブリッジ回路あるいはＹ軸用のブリッジ回路において、電源の負極と２個の差動電圧検出端子間に接続された２個のピエゾ抵抗素子、あるいは電源の正極と２個の差動電圧検出端子間に接続された２個のピエゾ抵抗素子を入れ替えるように接続を切り換えることを特徴とすることにある。【００１４】  本態様によれば、Ｚ軸方向の加速度検出を８個のＣＭＯＳトランジスタでからなる簡単な切り換え回路で実現できる。したがって、小型の３軸半導体加速度センサを得ることができる。【００１５】  本発明の第３の態様は、
第１の態様に記載する切り換え回路において、
前記切り換え回路は、Ｘ軸用のブリッジ回路あるいはＹ軸用のブリッジ回路において、電源の正極と一方の差動電圧検出端子間に接続されたピエゾ抵抗素子と前期差動電圧検出端子と電源の負極間に接続されたピエゾ抵抗素子を入れ替えるように接続を切り換えることを特徴とすることにある。【００１６】  本態様によれば、Ｚ軸方向の加速度検出を４個のＣＭＯＳトランジスタのみで構成することができる。また第２の態様よりオン抵抗を低くすることができるため、より確実な切り換え回路を実現することができる。【００１７】  本発明の第４の態様は、
第１の態様に記載する３軸半導体加速度センサにおいて、
外部の信号処理ＩＣと効率的に接続するために、外部接続端子を一列に配列するとき、Ｚ軸の加速度の検出をＸ軸のピエゾ抵抗素子からなるブリッジ回路の接続を切り換えて得る場合は、外部接続端子はＹ軸の一方の延長線に直角な線上に一列に配置され、Ｚ軸の加速度の検出をＹ軸のピエゾ抵抗素子からなるブリッジ回路の接続を切り換えて得る場合は、外部接続端子はＸ軸の一方の延長線に直角な線上に一列に配置されることを特徴とする３軸半導体加速度センサにある。【００１８】  本態様によれば、外付けの信号処理ＩＣと効率的な接続をすることができるとともに、ピエゾ抵抗素子から外部接続端子までを繋ぐ薄膜の引き出し電極の抵抗値の差によるブリッジ回路のオフセット電圧を最小にすることができる。したがって、引き出し電極の幅や長さを変えることによる余計な面積を抑えることができ、小型の３軸半導体加速度センサを得ることができる。
【発明の効果】
【００１９】  本発明によれば、Ｚ軸用のピエゾ抵抗素子をＸ軸用あるいはＹ軸用のピエゾ抵抗素子と兼用することができ、その結果、梁部の幅を狭くすることによって高感度の３軸半導体加速度センサを得ることができる。【００２０】  また、Ｚ軸方向の加速度検出は、Ｘ軸用のピエゾ抵抗素子、あるいはＹ軸用のピエゾ抵抗素子からなるブリッジ回路内の２個のピエゾ抵抗素子を入れ替えるだけでよく、その切り換え回路は４個あるいは８個のＣＭＯＳトランジスタのみで実現することができるので、小型の３軸半導体加速度センサを得ることができる。【００２１】  外部接続端子を一列に配列すると、外部の信号処理ＩＣと効率的に接続することができるが、Ｚ軸の加速度の検出をＸ軸のピエゾ抵抗素子からなるブリッジ回路の接続を切り換えて得る場合は、外部接続端子をＹ軸の一方の延長線に直角な線上に一列に配置し、Ｚ軸の加速度の検出をＹ軸のピエゾ抵抗素子からなるブリッジ回路の接続を切り換えて得る場合は、外部接続端子をＸ軸の一方の延長線に直角な線上に一列に配置すれば、ピエゾ抵抗素子から外部接続端子までを繋ぐ薄膜の引き出し電極の抵抗値の差によるブリッジ回路のオフセット電圧を最小にすることができる。また引き出し電極の幅や長さを変えることによる余計な面積を抑えることができ、小型の３軸半導体加速度センサを得ることができる。
【図面の簡単な説明】
【００２２】
【図１】第１の発明による実施例を示す正面図。
【図２】（１）（２）加速度センサにＹ軸およびＺ軸方向の加速度が加わった場合の状態を示す断面図。
【図３】（１）（２）第２の発明によるＹ軸およびＺ軸用のブリッジ検出回路。
【図４】第２の発明による切り換え回路。
【図５】（１）（２）第３の発明によるＹ軸およびＺ軸用のブリッジ検出回路。
【図６】第３の発明による切り替え回路。
【発明を実施するための形態】
【００２３】  以下、本発明の実施の形態を図面に基づき説明する。図１は第１の発明による実施例で、シリコン単結晶基板の周縁部に形成された支持枠部１と、中央に形成された錘部２と、錘部２と支持枠部１を接続するシリコン単結晶基板の薄肉部からなる２対の互いに直交する梁状の可撓部３１、３２、３３、３４と、錘部２を挟んでＸ軸上で相対向する可撓部３１と３２に配置されたＸ軸用の４個のピエゾ抵抗素子Ｘ１、Ｘ２、Ｘ３、Ｘ４と、錘部２を挟んでＹ軸上で相対向する可撓部３３と３４に配置されたＹ軸用の４個のピエゾ抵抗素子Ｙ１、Ｙ２、Ｙ３、Ｙ４からなり、各軸４個のピエゾ抵抗素子（Ｘ１、Ｘ２、Ｘ３、Ｘ４およびＹ１、Ｙ２、Ｙ３、Ｙ４）はブリッジ回路を構成するように薄膜の引き出し電極６で外部接続端子４１〜４６および５１〜５６に接続されてなる半導体加速度センサを示す。
【００２４】  図２（１）（２）は半導体加速度センサにＹ軸およびＺ軸方向の加速度が加わった場合の状態を示す断面図である。Ｙ軸方向に加速度が加わった場合は、図２（１）のように錘部２が動き、ピエゾ抵抗素子Ｙ１とＹ３は伸長されて抵抗値が大きくなり、ピエゾ抵抗素子Ｙ２とＹ４は圧縮されて抵抗値が小さくなる。また、Ｚ軸方向に加速度が加わった場合は、図２（２）のように錘部２が動き、ピエゾ抵抗素子Ｙ１とＹ４は圧縮されて抵抗値が小さくなり、ピエゾ抵抗素子Ｙ２とＹ３は伸長されて抵抗値が大きくなる。
【００２５】  図３（１）（２）はピエゾ抵抗素子Ｙ１、Ｙ２、Ｙ３、Ｙ４からなるブリッジ回路を示す回路図である。図３（１）はＹ軸方向の加速度を検出する場合の接続図で、図２（１）のようなＹ軸方向の加速度が加わった場合は、外部接続端子４２と４３を接続した一方の差動電圧検出端子の電圧は降下し、外部接続端子４５と４６を接続した他方の差動電圧検出端子の電圧は上昇するので、Ｙ軸方向の加速度を検出することができる。また、図３（２）はＺ軸方向の加速度を検出する場合の接続図で、図２（２）のようなＺ軸方向の加速度が加わった場合は、外部接続端子４２と４３を接続した一方の差動電圧検出端子の電圧は上昇し、外部接続端子４５と４６を接続した他方の差動電圧検出端子の電圧は降下するので、Ｚ軸方向の加速度を検出することができる。
【００２６】  図３（２）は図３（１）のピエゾ抵抗素子Ｙ３とＹ４をそれぞれ入れ替えたものである。したがって、ピエゾ抵抗素子Ｙ３とＹ４を入れ替えるように接続を切り換えれば、Ｙ軸用のピエゾ抵抗素子をＺ軸用のピエゾ抵抗素子として兼用できることがわかる。
【００２７】  図４は第２の発明による実施例で、ピエゾ抵抗素子Ｙ３とＹ４を入れ替える切り換え回路を示す。ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４はＣＭＯＳトランジスタで構成されたトランスファースイッチである。ＳＷ１とＳＷ４をオン、ＳＷ２とＳＷ３をオフにすればＹ軸方向の加速度を検出することができる。また、ＳＷ１をＳＷ４をオフ、ＳＷ２とＳＷ３をオンにすればＺ軸方向の加速度を検出することができる。
【００２８】  ピエゾ抵抗素子Ｙ１、Ｙ２、Ｙ３、Ｙ４からなるブリッジ回路は、図５（１）（２）のように接続しても加速度を検出することができる。図５（１）はＹ軸方向の加速度を検出する場合の接続図で、図２（１）のようなＹ軸方向の加速度が加わった場合は差動電圧検出端子４１の電圧は降下し、差動電圧検出端子４４の電圧は上昇するので、Ｙ軸方向の加速度を検出することができる。また、図５（２）はＺ軸方向の加速度を検出する場合の接続図で、図２（２）のようなＺ軸方向の加速度が加わった場合は、差動電圧検出端子４１の電圧は上昇し、差動電圧検出端子４４の電圧は降下するので、Ｚ軸方向の加速度を検出することができる。
【００２９】  図５（２）は図５（１）のピエゾ抵抗素子Ｙ３とＹ４をそれぞれ入れ替えたものである。したがって、ピエゾ抵抗素子Ｙ３とＹ４を入れ替えるように接続を切り換えれば、Ｘ軸用のピエゾ抵抗素子をＺ軸用のピエゾ抵抗素子として兼用できることがわかる。
【００３０】  図６は第３の発明による実施例で、ピエゾ抵抗素子Ｙ３とＹ４を入れ替える切り換え回路を示す。ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８はＣＭＯＳトランジスタのスイッチである。ＳＷ５とＳＷ７をオン、ＳＷ６をＳＷ８をオフにすればＹ軸方向の加速度を検出することができる。また、ＳＷ５とＳＷ７をオフ、ＳＷ６とＳＷ８をオンにすればＺ軸方向の加速度を検出することができる。また、ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８のドレイン・ソース間には電圧が印加されているので、図４のトランスファースイッチよりオン抵抗が低くなり、より確実なスイッチを実現することができる。
【００３１】  図１を使って第４の発明を説明する。同図はＹ軸用のピエゾ抵抗素子１、Ｙ２、Ｙ３、Ｙ４をＺ軸用と兼用する場合を示す。同図から、ピエゾ抵抗素子Ｘ１、Ｘ２と外部接続端子５１〜５３を繋ぐ薄膜の引出電極６とピエゾ抵抗素子Ｘ３、Ｘ４と外部接続端子５４〜５６を繋ぐ薄膜の引出電極６の長さは大きく異なることがわかる。一方、ピエゾ抵抗素子Ｙ１、Ｙ２と外部接続端子４１〜４３を繋ぐ薄膜の引出電極６とピエゾ抵抗素子Ｙ３、Ｙ４と外部接続端子４４〜４６を繋ぐ薄膜の引出電極６の長さはほぼ均等である。したがって、ピエゾ抵抗素子を入れ替えてＺ軸方向の加速度を検出する場合、ピエゾ抵抗素子Ｙ１、Ｙ２、Ｙ３、Ｙ４を使って切り換えたほうがブリッジ回路のオフセット電圧が少ないことがわかる。Ｘ軸用のピエゾ抵抗素子Ｘ１、Ｘ２、Ｘ３、Ｘ４をＺ軸用と兼用する場合は、前記と同じ考え方で、外部接続端子は図１に示す位置から９０度回転した位置に配置すればよい。
【産業上の利用可能性】
【００３２】  本発明は小型で高感度の３軸半導体加速度センサを必要とする産業分野において有効に利用することができる。
【符号の説明】
【００３３】１                            支持枠部
２                            錘部
３１〜３４                    可撓部
４１〜４６                    外部接続端子（Ｙ軸）
５１〜５６                    外部接続端子（Ｘ軸）
６                            引き出し電極
ＳＷ１〜ＳＷ４                ＣＯＭＳトランジスタ  トランスファースイッチ
ＳＷ５〜ＳＷ８                ＣＯＭＳトランジスタ  スイッチ
【図１】
2017138295.tif 000005
【図２】
2017138295.tif 000006
【図３】
2017138295.tif 000007
【図４】
2017138295.tif 000008
【図５】
2017138295.tif 000009
【図６】
2017138295.tif 000010