(57)【要約】      （修正有）【課題】複数の放送信号を多重化して送信する。【解決手段】データパイプ（ＤＰ）データをエンコーディングして、ＦＥＣ（ｆｏｒｗａｒｄ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）エンコーディングして、更にビットインターリービングする。ＤＰデータは星状にマッピングした後に信号フレームを形成して、ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）方法によって信号フレーム内のデータを変調された各放送信号は送信される。信号フレームのそれぞれは、反復される少なくとも一つのシグナリング情報を有する少なくとも一つのプリアンブルを含む。【選択図】図３７
2017139766.tif 000002
【特許請求の範囲】
【請求項１】
放送信号を送信する方法であって、
データパイプ（ＤＰ）データをエンコードする段階であって、前記ＤＰデータをＦＥＣ（ｆｏｒｗａｒｄ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）エンコードする段階と、前記ＦＥＣエンコードされたＤＰデータをビットインターリーブする段階と、前記ビットインターリーブされたＤＰデータをコンステレーション（ｃｏｎｓｔｅｌｌａｔｉｏｎ）にマッピングする段階と、をさらに含む、エンコードする段階と、
前記エンコードされたＤＰデータをマッピングすることによって少なくとも一つの信号フレームを形成する段階と、
ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）方式によって前記少なくとも一つの形成された信号フレーム内のデータを変調する段階と、
前記変調する段階の後に、前記少なくとも一つのフレームのそれぞれの開始部分にプリアンブルシンボルを挿入する段階と、
前記変調されたデータを有する前記放送信号を送信する段階と、を含み、
前記プリアンブルシンボルは、時間ドメインにおいて、第１のＯＦＤＭシンボル領域と、第２のＯＦＤＭシンボル領域の２つの連続したプリフィクス領域と、前記第２のＯＦＤＭシンボル領域と、を連続して含む、方法。
【請求項２】
前記方法は、前記プリアンブルシンボルを生成する段階をさらに含み、
前記プリフィクス領域の少なくとも一つは、前記第２のＯＦＤＭシンボル領域から取得されたサンプルに基づいて生成される、請求項１に記載の方法。
【請求項３】
前記プリアンブルシンボルは、ザドフチュー（Ｚａｄｏｆｆ―Ｃｈｕ）シーケンスを用いて生成される、請求項２に記載の方法。
【請求項４】
前記エンコードする段階は、前記マッピングされたＤＰデータをＭＩＭＯ（ｍｕｌｔｉ―ｉｎｐｕｔ  ｍｕｌｔｉ―ｏｕｔｐｕｔ）処理する段階と、前記ＭＩＭＯ処理されたＤＰデータを時間インターリーブする段階をさらに含む、請求項１に記載の方法。
【請求項５】
放送信号を送信する装置であって、
データパイプ（ＤＰ）データをエンコードするように構成されるエンコードモジュールであって、前記ＤＰデータをＦＥＣ（ｆｏｒｗａｒｄ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）エンコードするためのＦＥＣエンコードモジュールと、前記ＦＥＣエンコードされたＤＰデータをビットインターリーブするためのビットインターリーブモジュールと、前記ビットインターリーブされたＤＰデータをコンステレーション（ｃｏｎｓｔｅｌｌａｔｉｏｎ）にマッピングするためのマッピングモジュールと、を含む、エンコードモジュールと、
前記エンコードされたＤＰデータをマッピングすることによって少なくとも一つの信号フレームを形成するように構成される形成モジュールと、
ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）方式によって前記少なくとも一つの形成された信号フレーム内のデータを変調するように構成される変調モジュールと、
前記少なくとも一つの形成された信号フレーム内の前記データが変調された後に、前記少なくとも一つのフレームのそれぞれの開始部分にプリアンブルシンボルを挿入するように構成されるプリアンブル挿入モジュールと、
前記変調されたデータを有する前記放送信号を送信するための伝送部と、を含み、
前記プリアンブルシンボルは、時間ドメインにおいて、第１のＯＦＤＭシンボル領域と、第２のＯＦＤＭシンボル領域の２つの連続したプリフィクス領域と、前記第２のＯＦＤＭシンボル領域と、を連続して含む、装置。
【請求項６】
前記装置は、前記プリアンブルシンボルを生成するように構成される生成モジュールをさらに含み、
前記プリフィクス領域の少なくとも一つは、前記第２のＯＦＤＭシンボル領域から取得されたサンプルに基づいて生成される、請求項５に記載の装置。
【請求項７】
前記プリアンブルシンボルは、ザドフチュー（Ｚａｄｏｆｆ―Ｃｈｕ）シーケンスを用いて生成される、請求項６に記載の装置。
【請求項８】
前記エンコードモジュールは、前記マッピングされたＤＰデータをＭＩＭＯ（ｍｕｌｔｉ―ｉｎｐｕｔ  ｍｕｌｔｉ―ｏｕｔｐｕｔ）処理するためのＭＩＭＯ処理モジュールと、前記ＭＩＭＯ処理されたＤＰデータを時間インターリーブするための時間インターリーブモジュールをさらに含む、請求項５に記載の装置。
【請求項９】
放送信号を受信する方法であって、
少なくとも一つの信号フレームを有する前記放送信号を受信し、ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）方式によって前記少なくとも一つの信号フレーム内のデータを復調する段階と、
データパイプ（ＤＰ）データをデマッピングすることによって前記少なくとも一つの信号フレームをパースする段階と、
前記ＤＰデータをデコードする段階であって、コンステレーション（ｃｏｎｓｔｅｌｌａｔｉｏｎ）から前記ＤＰデータをデマッピングする段階と、前記デマッピングされたＤＰデータをビットデインターリーブする段階と、前記ビットデインターリーブされたＤＰデータをＦＥＣ（ｆｏｒｗａｒｄ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）デコードする段階と、をさらに含む、デコードする段階と、を含み、
前記少なくとも一つの信号フレームのそれぞれは、時間ドメインにおいて、第１のＯＦＤＭシンボル領域と、第２のＯＦＤＭシンボル領域の２つの連続したプリフィクス領域と、前記第２のＯＦＤＭシンボル領域と、を連続して含むプリアンブルシンボルを含む、方法。
【請求項１０】
前記プリフィクス領域の少なくとも一つは、前記第２のＯＦＤＭシンボル領域から取得されたサンプルに基づいて生成される、請求項９に記載の方法。
【請求項１１】
前記プリアンブルシンボルは、ザドフチュー（Ｚａｄｏｆｆ―Ｃｈｕ）シーケンスを用いて生成される、請求項１０に記載の方法。
【請求項１２】
前記デコードする段階は、
前記ＤＰデータを時間デインターリーブする段階と、
前記時間デインターリーブされたＤＰデータをＭＩＭＯ（ｍｕｌｔｉ―ｉｎｐｕｔ  ｍｕｌｔｉ―ｏｕｔｐｕｔ）デコードする段階と、をさらに含む、請求項９に記載の方法。
【請求項１３】
放送信号を受信する装置であって、
少なくとも一つの信号フレームを有する前記放送信号を受信し、ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）方式によって前記少なくとも一つの信号フレーム内のデータを復調するように構成される受信モジュールと、
データパイプ（ＤＰ）データをデマッピングすることによって、前記少なくとも一つの信号フレームをパースするように構成されるフレームパースモジュールと、
前記ＤＰデータをデコードするよう構成されるデコードモジュールであって、コンステレーション（ｃｏｎｓｔｅｌｌａｔｉｏｎ）から前記ＤＰデータをデマッピングするためのデマッピングモジュールと、前記デマッピングされたＤＰデータをビットデインターリーブするためのビットデインターリーブモジュールと、前記ビットデインターリーブされたＤＰデータをＦＥＣ（ｆｏｒｗａｒｄ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）デコードするためのＦＥＣデコードモジュールと、を含む、デコードモジュールと、を含み、
前記少なくとも一つの信号フレームのそれぞれは、時間ドメインにおいて、第１のＯＦＤＭシンボル領域と、第２のＯＦＤＭシンボル領域の２つの連続したプリフィクス領域と、前記第２のＯＦＤＭシンボル領域と、を連続して含むプリアンブルシンボルを含む、装置。
【請求項１４】
前記プリフィクス領域の少なくとも一つは、前記第２のＯＦＤＭシンボル領域から取得されたサンプルに基づいて生成される、請求項１３に記載の装置。
【請求項１５】
前記プリアンブルシンボルは、ザドフチュー（Ｚａｄｏｆｆ―Ｃｈｕ）シーケンスを用いて生成される、請求項１４に記載の装置。
【請求項１６】
前記デコードモジュールは、
前記ＤＰデータを時間デインターリーブするための時間デインターリーブモジュールと、
前記時間デインターリーブされたＤＰデータをＭＩＭＯ（ｍｕｌｔｉ―ｉｎｐｕｔ  ｍｕｌｔｉ―ｏｕｔｐｕｔ）デコードするためのＭＩＭＯデコードモジュールと、をさらに含む、請求項１３に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放送信号を送信する放送信号送信装置、放送信号を受信する放送信号受信装置、及び放送信号を送信して受信する方法に関する。
【背景技術】
【０００２】
アナログ放送信号に対する送出の中断時点が近づきながら、デジタル放送信号を送受信するための多様な技術が開発されている。デジタル放送信号は、アナログ放送信号に比べて大容量のビデオ／オーディオデータを含むことができ、ビデオ／オーディオデータの他にも、多様な付加データを含むことができる。
【０００３】
すなわち、デジタル放送のためのデジタル放送システムは、ＨＤ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）級の映像と多チャンネルの音響及び多様な付加サービスを提供することができる。ただし、高容量のデータ伝送のためのデータ伝送効率、送受信ネットワークの強靭性（ｒｏｂｕｓｔｎｅｓｓ）及びモバイル受信装備を考慮したネットワークの柔軟性（ｆｌｅｘｉｂｉｌｉｔｙ）は依然として改善しなければならない課題である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、各放送信号を送信し、時間ドメインで２個以上の異なる各放送サービスを提供する放送送受信システムのデータをマルチプレックスし、マルチプレックスされたデータを同一のＲＦ信号帯域幅を通じて送信する装置及び方法、及びそれに対応して各放送信号を受信する装置及び方法を提供することにある。
【０００５】
本発明の他の目的は、各放送信号を送信する装置、各放送信号を受信する装置、及び各放送信号を送受信し、コンポーネント別に各サービスに対応するデータを分類し、それぞれのコンポーネントに対応するデータをデータパイプとして送信し、そのデータを受信して処理する各方法を提供することにある。
【０００６】
本発明の他の目的は、各放送信号を送信する装置、各放送信号を受信する装置、及び各放送信号を送受信し、各放送信号を提供するのに必要なシグナリング情報をシグナリングする各方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の目的は、各放送信号を送信する方法であって、データパイプ（ＤＰ）データをエンコーディングする段階であって、前記ＤＰデータをＦＥＣ（ｆｏｒｗａｒｄ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）エンコーディングする段階と、前記のＦＥＣエンコーディングされたＤＰデータをビットインターリービングする段階と、前記のビットインターリービングされたＤＰデータを星状（ｃｏｎｓｔｅｌｌａｔｉｏｎ）にマッピングする段階とを含む、段階と、前記のエンコーディングされたＤＰデータをマッピングすることによって、少なくとも一つの信号フレームを形成する段階と、ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）方法によって前記の形成された少なくとも一つの信号フレーム内のデータを変調し、前記の変調されたデータを有する各放送信号を送信する段階とを含み、前記少なくとも一つの信号フレームのそれぞれは、反復される少なくとも一つのシグナリング情報を有する少なくとも一つのプリアンブルを含む方法によって達成することができる。
【０００８】
好ましくは、前記方法は、前記少なくとも一つのプリアンブルを生成する段階をさらに含む。
【０００９】
好ましくは、前記少なくとも一つのプリアンブルを生成する段階は、少なくとも一つのシーケンスを用いて保護区間（ｇｕａｒｄ  ｉｎｔｅｒｖａｌ）を生成する段階をさらに含み、前記少なくとも一つのプリアンブルのそれぞれは前記保護区間を含む。
【００１０】
好ましくは、前記少なくとも一つのシーケンスは、バイナリーチャープ―ライクシーケンス（ｃｈｉｒｐ―ｌｉｋｅ  ｓｅｑｕｅｎｃｅ）、チャープ―ライクシーケンス、バランスドｍ―シーケンス（ｂａｌａｎｃｅｄ  ｍ―ｓｅｑｕｅｎｃｅ）及びザドフチュー（Ｚａｄｏｆｆ―Ｃｈｕ）シーケンスのうち一つである。
【００１１】
好ましくは、前記の反復される少なくとも一つのシグナリング情報は、アクティブキャリアに割り当てられて処理される。
【００１２】
好ましくは、前記のエンコーディングする段階は、前記のマッピングされたＤＰデータをＭＩＭＯ（ｍｕｌｔｉ―ｉｎｐｕｔ  ｍｕｌｔｉ―ｏｕｔｐｕｔ）処理する段階と、前記のＭＩＭＯ処理されたＤＰデータを時間インターリービングする段階とをさらに含む。
【００１３】
好ましくは、前記方法は、ＭＩＳＯ（ｍｕｌｔｉ―ｉｎｐｕｔ  ｓｉｎｇｌｅ―ｏｕｔｐｕｔ）処理をさらに含む。
【００１４】
本発明の他の形態において、各放送信号を送信する装置であって、データパイプ（ＤＰ）データをエンコーディングするように構成されるエンコーディングモジュールであって、前記ＤＰデータをＦＥＣ（ｆｏｒｗａｒｄ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）エンコーディングするＦＥＣエンコーディングモジュールと、前記のＦＥＣエンコーディングされたＤＰデータをビットインターリービングするビットインターリービングモジュールと前記のビットインターリービングされたＤＰデータを星状（ｃｏｎｓｔｅｌｌａｔｉｏｎ）にマッピングするマッピングモジュールを含む、エンコーディングモジュールと、前記のエンコーディングされたＤＰデータをマッピングすることによって、少なくとも一つの信号フレームを形成するように構成される形成モジュールと、ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）方法によって前記の形成された少なくとも一つの信号フレーム内のデータを変調し、前記の変調されたデータを有する前記各放送信号を送信するように構成される変調モジュールとを含み、前記少なくとも一つの信号フレームのそれぞれは、反復される少なくとも一つのシグナリング情報を有する少なくとも一つのプリアンブルを含む装置が提供される。
【００１５】
好ましくは、前記装置は、前記少なくとも一つのプリアンブルを生成するように構成される生成モジュールをさらに含む。
【００１６】
好ましくは、前記生成モジュールは、少なくとも一つのシーケンスを用いて保護区間を生成し、前記少なくとも一つのプリアンブルのそれぞれの前記保護区間を含む。
【００１７】
好ましくは、前記少なくとも一つのシーケンスは、バイナリーチャープ―ライクシーケンス（ｃｈｉｒｐ―ｌｉｋｅ  ｓｅｑｕｅｎｃｅ）、チャープ―ライクシーケンス、バランスドｍ―シーケンス（ｂａｌａｎｃｅｄ  ｍ―ｓｅｑｕｅｎｃｅ）及びザドフチュー（Ｚａｄｏｆｆ―Ｃｈｕ）シーケンスのうち一つである。
【００１８】
好ましくは、前記の反復される少なくとも一つのシグナリング情報は、アクティブキャリアに割り当てられて処理される。
【００１９】
好ましくは、前記エンコーディングモジュールは、前記のマッピングされたＤＰデータをＭＩＭＯ（ｍｕｌｔｉ―ｉｎｐｕｔ  ｍｕｌｔｉ―ｏｕｔｐｕｔ）処理するＭＩＭＯ処理モジュール、及び前記のＭＩＭＯ処理されたＤＰデータを時間インターリービングする時間インターリービングモジュールをさらに含む。
【００２０】
好ましくは、前記装置は、ＭＩＳＯ（ｍｕｌｔｉ―ｉｎｐｕｔ  ｓｉｎｇｌｅ―ｏｕｔｐｕｔ）処理のためのＭＩＳＯ処理モジュールをさらに含む。
【００２１】
本発明の他の形態において、各放送信号を受信する方法であって、少なくとも一つの信号フレームを有する前記各放送信号を受信し、ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）方法によって前記少なくとも一つの信号フレーム内のデータを復調する段階と、データパイプ（ＤＰ）データをデマッピングすることによって、前記少なくとも一つの信号フレームをパーシングする段階と、前記ＤＰデータをデコーディングする段階とを含み、前記のデコーディングする段階は、星状（ｃｏｎｓｔｅｌｌａｔｉｏｎ）から前記ＤＰデータをデマッピングする段階と、前記のデマッピングされたＤＰデータをビットデインターリービングする段階と前記のビットデインターリービングされたＤＰデータをＦＥＣ（ｆｏｒｗａｒｄ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）デコーディングする段階とを含み、前記少なくとも一つの信号フレームのそれぞれは、反復される少なくとも一つのシグナリング情報を有する少なくとも一つのプリアンブルを含む方法を提供する。
【００２２】
好ましくは、前記少なくとも一つのプリアンブルのそれぞれは、少なくとも一つのシーケンスを用いて生成された保護区間を含む。
【００２３】
好ましくは、前記少なくとも一つのシーケンスは、バイナリーチャープ―ライクシーケンス（ｃｈｉｒｐ―ｌｉｋｅ  ｓｅｑｕｅｎｃｅ）、チャープ―ライクシーケンス、バランスドｍ―シーケンス（ｂａｌａｎｃｅｄ  ｍ―ｓｅｑｕｅｎｃｅ）及びザドフチュー（Ｚａｄｏｆｆ―Ｃｈｕ）シーケンスのうち一つである。
【００２４】
好ましくは、前記の反復される少なくとも一つのシグナリング情報は、アクティブキャリアに割り当てられて処理される。
【００２５】
好ましくは、前記のデコーディングする段階は、前記ＤＰデータを時間デインターリービングする段階、及び前記の時間デインターリービングされたＤＰデータをＭＩＭＯ（ｍｕｌｔｉ―ｉｎｐｕｔ  ｍｕｌｔｉ―ｏｕｔｐｕｔ）デコーディングする段階をさらに含む。
【００２６】
好ましくは、前記方法は、ＭＩＳＯ（ｍｕｌｔｉ―ｉｎｐｕｔ  ｓｉｎｇｌｅ―ｏｕｔｐｕｔ）処理をさらに含む。
【００２７】
本発明の他の形態において、各放送信号を受信する装置であって、少なくとも一つの信号フレームを有する前記各放送信号を受信し、ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）方法によって前記少なくとも一つの信号フレーム内のデータを復調するように構成される受信モジュールと、データパイプ（ＤＰ）データをデマッピングすることによって、前記少なくとも一つの信号フレームをパーシングするように構成されるフレームパーシングモジュールと、前記ＤＰデータをデコーディングするデコーディングモジュールとを含み、前記デコーディングモジュールは、星状（ｃｏｎｓｔｅｌｌａｔｉｏｎ）から前記ＤＰデータをデマッピングするように構成されるデマッピングモジュールと、前記のデマッピングされたＤＰデータをビットデインターリービングするように構成されるビットデインターリービングモジュールと前記のビットデインターリービングされたＤＰデータをＦＥＣ（ｆｏｒｗａｒｄ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）デコーディングするように構成されるＦＥＣデコーディングモジュールを含み、前記少なくとも一つの信号フレームのそれぞれは、反復される少なくとも一つのシグナリング情報を有する少なくとも一つのプリアンブルを含む装置を提供する。
【００２８】
好ましくは、前記少なくとも一つのプリアンブルのそれぞれは、少なくとも一つのシーケンスを用いて生成された保護区間を含む。
【００２９】
好ましくは、前記少なくとも一つのシーケンスは、バイナリーチャープ―ライクシーケンス（ｃｈｉｒｐ―ｌｉｋｅ  ｓｅｑｕｅｎｃｅ）、チャープ―ライクシーケンス、バランスドｍ―シーケンス（ｂａｌａｎｃｅｄ  ｍ―ｓｅｑｕｅｎｃｅ）及びザドフチュー（Ｚａｄｏｆｆ―Ｃｈｕ）シーケンスのうち一つである。
【００３０】
好ましくは、前記の反復される少なくとも一つのシグナリング情報は、アクティブキャリアに割り当てられて処理される。
【００３１】
好ましくは、前記デコーディングモジュールは、前記ＤＰデータを時間デインターリービングするように構成される時間デインターリービングモジュール、及び前記の時間デインターリービングされたＤＰデータをＭＩＭＯ（ｍｕｌｔｉ―ｉｎｐｕｔ  ｍｕｌｔｉ―ｏｕｔｐｕｔ）デコーディングするＭＩＭＯデコーディングモジュールをさらに含む。
【００３２】
好ましくは、前記装置は、ＭＩＳＯ（ｍｕｌｔｉ―ｉｎｐｕｔ  ｓｉｎｇｌｅ―ｏｕｔｐｕｔ）処理のためのＭＩＳＯ処理モジュールをさらに含む。
【発明の効果】
【００３３】
本発明は、多様な放送サービスを提供するためにサービスの特性に応じてデータを処理することによって、サービスやサービスコンポーネント（ｓｅｒｖｉｃｅ  ｃｏｍｐｏｎｅｎｔ）別にＱｏＳを調節することができる。
【００３４】
本発明は、多様な放送サービスを同一のＲＦ信号帯域幅（ｓｉｇｎａｌ  ｂａｎｄｗｉｄｔｈ）を介して伝送することによって、伝送上のフレキシビリティ（ｆｌｅｘｉｂｉｌｉｔｙ）を確保することができる。
【００３５】
本発明は、ＭＩＭＯシステムを使用することによって、データ伝送効率を高め、放送信号送受信の強靭性（Ｒｏｂｕｓｔｎｅｓｓ）を増加させることができる。
【００３６】
したがって、本発明によると、モバイル受信装備またはインドア環境でもデジタル放送信号をエラーなしで受信できる放送信号の送受信方法及び装置を提供することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施例に係る次世代放送サービス（ｆｕｔｕｒｅ  ｂｒｏａｄｃａｓｔ  ｓｅｒｖｉｃｅ）のための送信装置の構造を示した図である。
【図２】本発明の一実施例に係るインプットフォーマッティング（ｉｎｐｕｔ  ｆｏｒｍａｔｔｉｎｇ）モジュールを示した図である。
【図３】本発明の他の実施例に係るインプットフォーマッティング（ｉｎｐｕｔ  ｆｏｒｍａｔｔｉｎｇ）モジュールを示した図である。
【図４】本発明の更に他の実施例に係るインプットフォーマッティング（ｉｎｐｕｔ  ｆｏｒｍａｔｔｉｎｇ）モジュールを示した図である。
【図５】本発明の一実施例に係るコーディング＆モジュレーション（ｃｏｄｉｎｇ  ＆  ｍｏｄｕｌａｔｉｏｎ）モジュールを示した図である。
【図６】本発明の一実施例に係るフレームストラクチャー（ｆｒａｍｅ  ｓｔｒｕｃｔｕｒｅ）モジュールを示した図である。
【図７】本発明の一実施例に係るウェーブフォーム生成（ｗａｖｅｆｏｒｍ  ｇｅｎｅｒａｔｉｏｎ）モジュールを示した図である。
【図８】本発明の一実施例に係る次世代放送サービスのための受信装置の構造を示した図である。
【図９】本発明の一実施例に係る同期化＆デモジュレーション（ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ  ＆  ｄｅｍｏｄｕｌａｔｉｏｎ）モジュールを示した図である。
【図１０】本発明の一実施例に係るフレームパーシング（ｆｒａｍｅ  ｐａｒｓｉｎｇ）モジュールを示した図である。
【図１１】本発明の一実施例に係るデマッピング＆デコーディング（ｄｅｍａｐｐｉｎｇ  ＆  ｄｅｃｏｄｉｎｇ）モジュールを示した図である。
【図１２】本発明の一実施例に係るアウトプットプロセッサ（ｏｕｔｐｕｔ  ｐｒｏｃｅｓｓｏｒ）を示した図である。
【図１３】本発明の他の実施例に係るアウトプットプロセッサ（ｏｕｔｐｕｔ  ｐｒｏｃｅｓｓｏｒ）を示した図である。
【図１４】本発明の他の実施例に係るコーディング及び変調モジュールを示す図である。
【図１５】本発明の他の実施例に係るデマッピング及びデコーディングモジュールを示す図である。
【図１６】本発明の実施例に係るスーパーフレーム構造を示す図である。
【図１７】本発明の実施例に係るプリアンブル挿入ブロックを示す図である。
【図１８】本発明の実施例に係るプリアンブル構造を示す図である。
【図１９】本発明の実施例に係るプリアンブル検出器を示す図である。
【図２０】本発明の実施例に係る相関検出器を示す図である。
【図２１】本発明の実施例に係るスクランブリングシーケンスが用いられるときに得られる結果を示すグラフである。
【図２２】本発明の他の実施例に係るスクランブリングシーケンスが用いられるときに得られる結果を示すグラフである。
【図２３】本発明の他の実施例に係るスクランブリングシーケンスが用いられるときに得られる結果を示す図である。
【図２４】本発明の他の実施例に係るスクランブリングシーケンスが用いられるときに得られる結果を示す図である。
【図２５】本発明の他の実施例に係るスクランブリングシーケンスが用いられるときに得られる結果を示す図である。
【図２６】本発明の実施例に係るシグナリング情報インターリービング手順を示す図である。
【図２７】本発明の他の実施例に係るシグナリング情報インターリービング手順を示す図である。
【図２８】本発明の実施例に係るシグナリングデコーダーを示す図である。
【図２９】本発明の実施例に係るシグナリングデコーダーの性能を示すグラフである。
【図３０】本発明の他の実施例に係るプリアンブル挿入ブロックを示す図である。
【図３１】本発明の実施例に係るプリアンブル内のシグナリングデータの構造を示す図である。
【図３２】本発明によってプリアンブル上で伝達されるシグナリングデータを処理する手順を示す図である。
【図３３】一実施例によって時間ドメインで反復されるプリアンブル構造を示す図である。
【図３４】本発明の実施例に係るプリアンブル検出器及びプリアンブル検出器内に含まれる相関検出器を示す図である。
【図３５】本発明の他の実施例に係るプリアンブル検出器を示す図である。
【図３６】本発明の一実施例に係るプリアンブル検出器及びプリアンブル検出器内に含まれるシグナリング検出器を示す図である。
【図３７】一実施例によって各放送信号を送信する方法を示す図である。
【図３８】実施例によって各放送信号を受信する装置を示す図である。
【発明を実施するための形態】
【００３８】
本発明の更なる理解を促進するために含まれる添付の図面は、本発明の実施例を示し、詳細な説明と共に本発明の原理を説明する。
以下、前記の目的を具体的に実現できる本発明の好ましい実施例を添付の図面を参照して説明する。このとき、図面に図示され、また、これによって説明される本発明の構成と作用は、少なくとも一つの実施例として説明されるものであり、これによって本発明の技術的思想とその核心構成及び作用が制限されることはない。
【００３９】
本発明で使用される用語としては、本発明での機能を考慮しながら、可能な限り、現在広く使用される一般的な用語を選択したが、これは、当分野に携わる技術者の意図、慣例または新たな技術の出現などによって変わり得る。また、特定の場合は、出願人が任意に選定した用語もあり、この場合、該当の発明の説明部分でその意味を詳細に記載するだろう。したがって、本発明で使用される用語は、単純な用語の名称ではなく、その用語が有する意味と本発明の全般にわたった内容に基づいて定義されなければならないことを明らかにしておこう。
【００４０】
本発明は、次世代放送サービスのための放送信号を送受信できる装置及び方法を提供するためのものである。本発明の一実施例に係る次世代放送サービスは、地上波放送サービス、モバイル放送サービス及びＵＨＤＴＶサービスなどを含む概念である。本発明は、上述した次世代放送サービスのための放送信号を非ＭＩＭＯ（ｎｏｎ―ＭＩＭＯ、Ｍｕｌｔｉ  Ｉｎｐｕｔ  Ｍｕｌｔｉ  Ｏｕｔｐｕｔ）方式またはＭＩＭＯ方式で処理することを一実施例とすることができる。本発明の一実施例に係る非ＭＩＭＯ方式は、ＭＩＳＯ（Ｍｕｌｔｉ  Ｉｎｐｕｔ  Ｓｉｎｇｌｅ  Ｏｕｔｐｕｔ）、ＳＩＳＯ（Ｓｉｎｇｌｅ  Ｉｎｐｕｔ  Ｓｉｎｇｌｅ  Ｏｕｔｐｕｔ）方式などを含むことができる。
【００４１】
以下で、ＭＩＳＯまたはＭＩＭＯの多重アンテナは、説明の便宜上、２個のアンテナを例として挙げて説明できるが、このような本発明の説明は、２個以上のアンテナを使用するシステムに適用することができる。
【００４２】
図１は、本発明の一実施例に係る次世代放送サービスのための送信装置の構造を示した図である。
【００４３】
本発明の一実施例に係る次世代放送サービスのための送信装置は、インプットフォーマッティングモジュール１０００、コーディング＆モジュレーションモジュール１１００、フレームストラクチャーモジュール１２００、ウェーブフォーム生成モジュール１３００、及びシグナリング生成モジュール１４００を含むことができる。以下、各モジュールの動作を中心に説明する。
【００４４】
図１に示したように、本発明の一実施例に係る次世代放送サービスのための送信装置は、入力信号として、ＭＰＥＧ―ＴＳストリーム、ＩＰストリーム（ｖ４／ｖ６）、及びＧＳ（Ｇｅｎｅｒｉｃ  ｓｔｒｅａｍ）の入力を受けることができる。また、入力信号を構成する各ストリームの構成に関する付加情報（ｍａｎａｇｅｍｅｎｔ  ｉｎｆｏｒｍａｔｉｏｎ）の入力を受け、入力を受けた付加情報を参照して最終的なフィジカルレイヤー信号（ｐｈｙｓｉｃａｌ  ｌａｙｅｒ  ｓｉｇｎａｌ）を生成することができる。
【００４５】
本発明の一実施例に係るインプットフォーマッティングモジュール１０００は、入力された各ストリームを、コーディング及びモジュレーションを行うための基準またはサービス及びサービスコンポーネント基準によって分け、複数のロジカルデータパイプ（ｌｏｇｉｃａｌ  ｄａｔａ  ｐｉｐｅｓ）（または各データパイプまたはＤＰデータ）を生成することができる。データパイプは、フィジカルレイヤーのロジカルチャンネル（ｌｏｇｉｃａｌ  ｃｈａｎｎｅｌ）であって、サービスデータまたは関連するメタデータを伝送することができる。また、データパイプは、一つまたは複数のサービスまたは各サービスコンポーネントを伝送することができる。また、データパイプを介して伝送されるデータをＤＰデータと称することができる。
【００４６】
また、本発明の一実施例に係るインプットフォーマッティングモジュール１０００は、生成されたそれぞれのデータパイプを、コーディング及びモジュレーションを行うために必要なブロック単位で分け、伝送効率を高めたり、スケジューリングをするために必要な一連の過程を行うことができる。具体的な内容は後で説明することにする。
【００４７】
本発明の一実施例に係るコーディング＆モジュレーションモジュール１１００は、インプットフォーマッティングモジュール１０００から入力を受けたそれぞれのデータパイプに対してＦＥＣ（ｆｏｒｗａｒｄ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）エンコーディングを行い、伝送チャンネルで発生し得るエラーを受信端で訂正できるようにする。また、本発明の一実施例に係るコーディング＆モジュレーションモジュール１１００は、ＦＥＣ出力ビットデータに対してシンボルデータに切り替え、インターリービングを行い、チャンネルによるバーストエラー（ｂｕｒｓｔ  ｅｒｒｏｒ）を訂正することができる。また、図１に示したように、二つ以上のマルチプルＴｘアンテナ（ｍｕｌｔｉｐｌｅ  Ｔｘ  ａｎｔｅｎｎａ）を介して伝送するために、本発明の一実施例に係るコーディング＆モジュレーションモジュール１１００は、処理したデータを各アンテナ出力のためのデータ経路（ｄａｔａ  ｐａｔｈ）に分けて出力することができる。
【００４８】
本発明の一実施例に係るフレームストラクチャーモジュール１２００は、コーディング＆モジュレーションモジュール１１００から出力されたデータを信号フレームにマッピングすることができる。本発明の一実施例に係るフレームストラクチャーモジュール１２００は、インプットフォーマッティングモジュール１０００から出力されたスケジューリング情報を用いてマッピングを行うことができ、追加的なダイバーシティゲイン（ｄｉｖｅｒｓｉｔｙ  ｇａｉｎ）を得るために信号フレーム内のデータに対してインターリービングを行うことができる。
【００４９】
本発明の一実施例に係るウェーブフォーム生成モジュール１３００は、フレームストラクチャーモジュール１２００から出力された各信号フレームを最終的に伝送できる形態の信号に変換させることができる。この場合、本発明の一実施例に係るウェーブフォーム生成モジュール１３００は、伝送システムの検出（ｄｅｔｅｃｔｉｏｎ）のためにプリアンブルシグナル（またはプリアンブル）を挿入し、伝送チャンネルを推定し、歪曲を補償できるようにレファレンス信号（ｒｅｆｅｒｅｎｃｅ  ｓｉｇｎａｌ）を挿入することができる。また、本発明の一実施例に係るウェーブフォーム生成モジュール１３００は、多重経路受信によるチャンネル遅延スプレッド（ｃｈａｎｎｅｌ  ｄｅｌａｙ  ｓｐｒｅａｄ）による影響を相殺させるために、保護区間（ｇｕａｒｄ  ｉｎｔｅｒｖａｌ）を置いて該当の区間に特定のシーケンスを挿入することができる。また、本発明の一実施例に係るウェーブフォーム生成モジュール１３００は、付加的に出力信号のＰＡＰＲ（ｐｅａｋ―ｔｏ―ａｖｅｒａｇｅ  ｐｏｗｅｒ  ｒａｔｉｏ）などの信号特性を考慮して、効率的な伝送に必要な過程を行うことができる。
【００５０】
本発明の一実施例に係るシグナリング生成モジュール１４００は、入力された付加情報（ｍａｎａｇｅｍｅｎｔ  ｉｎｆｏｒｍａｔｉｏｎ）、及びインプットフォーマッティングモジュール１０００、コーディング＆モジュレーションモジュール１１００及びフレームストラクチャーモジュール１２００で発生した情報を用いて最終的なシグナリング情報（ｐｈｙｓｉｃａｌ  ｌａｙｅｒ  ｓｉｇｎａｌｉｎｇ）を生成する。したがって、本発明の一実施例に係る受信装置は、シグナリング情報を復号化し、受信された信号をデコーディングすることができる。
【００５１】
上述したように、本発明の一実施例に係る次世代放送サービスのための送信装置は、地上波放送サービス、モバイル放送サービス及びＵＨＤＴＶサービスなどを提供することができる。したがって、本発明の一実施例に係る次世代放送サービスのための送信装置は、互いに異なるサービスのための各信号を時間領域でマルチプレキシングして伝送することができる。
【００５２】
図２〜図４は、図１で説明した本発明の一実施例に係るインプットフォーマッティングモジュール１０００の実施例を示した図である。以下、各図面について説明する。
【００５３】
図２は、本発明の一実施例に係るインプットフォーマッティングモジュールを示した図である。図２は、インプット信号がシングルインプットストリームである場合のインプットフォーマッティングモジュールを示す。
【００５４】
図２に示したように、本発明の一実施例に係るインプットフォーマッティングモジュールは、モードアダプテーションモジュール２０００及びストリームアダプテーションモジュール２１００を含むことができる。
【００５５】
図２に示したように、モードアダプテーションモジュール２０００は、インプットインターフェース（ｉｎｐｕｔ  ｉｎｔｅｒｆａｃｅ）ブロック２０１０、ＣＲＣ―８エンコーダー（ＣＲＣ―８  ｅｎｃｏｄｅｒ）ブロック２０２０及びＢＢヘッダー挿入（ＢＢ  ｈｅａｄｅｒ  ｉｎｓｅｒｔｉｏｎ）ブロック２０３０を含むことができる。以下、各ブロックに対して簡略に説明する。
【００５６】
インプットインターフェースブロック２０１０は、入力されたシングルインプットストリームを、後でＦＥＣ（ＢＣＨ／ＬＤＰＣ）を行うためのベースバンド（ｂａｓｅｂａｎｄ、ＢＢ）フレーム長さ単位で分けて出力することができる。
【００５７】
ＣＲＣ―８エンコーダーブロック２０２０は、各ＢＢフレームデータに対してＣＲＣエンコーディングを行い、リダンダンシーデータ（ｒｅｄｕｎｄａｎｃｙ  ｄａｔａ）を追加することができる。
【００５８】
その後、ＢＢヘッダー挿入ブロック２０３０は、モードアダプテーションタイプ（Ｍｏｄｅ  Ａｄａｐｔａｔｉｏｎ  Ｔｙｐｅ、（ＴＳ／ＧＳ／ＩＰ））、ユーザーパケット長さ（Ｕｓｅｒ  Ｐａｃｋｅｔ  Ｌｅｎｇｔｈ）、データフィールド長さ（Ｄａｔａ  Ｆｉｅｌｄ  Ｌｅｎｇｔｈ）、ユーザーパケットシンクバイト（Ｕｓｅｒ  Ｐａｃｋｅｔ  Ｓｙｎｃ  Ｂｙｔｅ）、データフィールド内にあるユーザーパケットシンクバイトのスタートアドレス（Ｓｔａｒｔ  Ａｄｄｒｅｓｓ  ｏｆ  Ｕｓｅｒ  Ｐａｃｋｅｔ  Ｓｙｎｃ  Ｂｙｔｅ  ｉｎ  Ｄａｔａ  Ｆｉｅｌｄ）、ハイエフィシェンシーモードインジケーター（Ｈｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  Ｍｏｄｅ  Ｉｎｄｉｃａｔｏｒ）、インプットストリーム同期化フィールド（Ｉｎｐｕｔ  Ｓｔｒｅａｍ  Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ  Ｆｉｅｌｄ）などの情報を含むヘッダーをＢＢフレームに挿入することができる。
【００５９】
図２に示したように、ストリームアダプテーションモジュール２１００は、パディング挿入（Ｐａｄｄｉｎｇ  ｉｎｓｅｒｔｉｏｎ）ブロック２１１０及びＢＢスクランブラー（ｓｃｒａｍｂｌｅｒ）ブロック２１２０を含むことができる。以下、各ブロックに対して簡略に説明する。
【００６０】
パディング挿入ブロック２１１０は、モードアダプテーションモジュール２０００から入力を受けたデータがＦＥＣエンコーディングに必要な入力データ長さより小さい場合、パディングビットを挿入し、必要な入力データ長さを有するように出力することができる。
【００６１】
ＢＢスクランブラーブロック２１２０は、入力されたビットストリームをＰＲＢＳ（Ｐｓｅｕｄｏ  Ｒａｎｄｏｍ  Ｂｉｎａｒｙ  Ｓｅｑｕｅｎｃｅ）でＸＯＲ演算し、ランダマイズ（ｒａｎｄｏｍｉｚｅ）することができる。
【００６２】
上述した各ブロックは、設計者の意図によって省略したり、類似または同一の機能を有する他のブロックに取り替えることができる。
【００６３】
図２に示したように、インプットフォーマッティングモジュールは、最終的にデータパイプをコーディング＆モジュレーションモジュールに出力することができる。
【００６４】
図３は、本発明の他の実施例に係るインプットフォーマッティングモジュールを示した図である。図３は、インプット信号が各マルチプルインプットストリーム（ｍｕｌｔｉｐｌｅ  ｉｎｐｕｔ  ｓｔｒｅａｍｓ）である場合のインプットフォーマッティングモジュールのモードアダプテーションモジュールを示した図である。
【００６５】
各マルチプルインプットストリームを処理するためのインプットフォーマッティングモジュールのモードアダプテーションモジュールは、各インプットストリームを独立的に処理することができる。
【００６６】
図３に示したように、各マルチプルインプットストリームのストリームをそれぞれ処理するためのモードアダプテーションモジュール３０００は、インプットインターフェース（ｉｎｐｕｔ  ｉｎｔｅｒｆａｃｅ）ブロック、インプットストリームシンクロナイザー（ｉｎｐｕｔ  ｓｔｒｅａｍ  ｓｙｎｃｈｒｏｎｉｚｅｒ）ブロック、補償遅延（ｃｏｍｐｅｎｓａｔｉｎｇ  ｄｅｌａｙ）ブロック、ヌルパケット削除（ｎｕｌｌ  ｐａｃｋｅｔ  ｄｅｌｅｔｉｏｎ）ブロック、ＣＲＣ―８エンコーダーブロック及びＢＢヘッダー挿入ブロックを含むことができる。以下、各ブロックに対して簡略に説明する。
【００６７】
インプットインターフェースブロック、ＣＲＣ―８エンコーダーブロック及びＢＢヘッダー挿入ブロックの各動作は、図２で説明した通りであるので、それについての説明は省略する。
【００６８】
インプットストリームシンクロナイザーブロック３１００は、ＩＳＣＲ（Ｉｎｐｕｔ  Ｓｔｒｅａｍ  Ｃｌｏｃｋ  Ｒｅｆｅｒｅｎｃｅ）情報を伝送し、受信端でＴＳあるいはＧＳストリームを復元するのに必要なタイミング（ｔｉｍｉｎｇ）情報を挿入することができる。
【００６９】
補償遅延ブロック３２００は、インプットストリームシンクロナイザーブロックによって発生したタイミング情報と共に、送信装置のデータ処理過程によるデータパイプ間の遅延が発生した場合、受信装置で同期を合わせるように入力データを遅延させて出力することができる。
【００７０】
ヌルパケット削除ブロック３３００は、不必要に伝送される入力ヌルパケットを除去し、除去された位置によって除去されたヌルパケットの個数を挿入して伝送することができる。
【００７１】
上述した各ブロックは、設計者の意図によって省略したり、類似または同一の機能を有する他のブロックに取り替えることができる。
【００７２】
図４は、本発明の更に他の実施例に係るインプットフォーマッティングモジュールを示した図である。
【００７３】
具体的に、図４は、インプット信号が各マルチプルインプットストリームである場合のインプットフォーマッティングモジュールのストリームアダプテーションモジュールを示した図である。
【００７４】
本発明の一実施例に係る各マルチプルインプットストリームの場合のインプットフォーマッティングモジュールのストリームアダプテーションモジュールは、スケジューラ（ｓｃｈｅｄｕｌｅｒ）４０００、１―フレーム遅延（１―ｆｒａｍｅ  ｄｅｌａｙ）ブロック４１００、イン―バンドシグナリングまたはパディング挿入（Ｉｎ―ｂａｎｄ  ｓｉｇｎａｌｉｎｇ  ｏｒ  ｐａｄｄｉｎｇ  ｉｎｓｅｒｔｉｏｎ）ブロック４２００、フィジカルレイヤーシグナリング生成（ｐｈｙｓｉｃａｌ  ｌａｙｅｒ  ｓｉｇｎａｌｉｎｇ  ｇｅｎｅｒａｔｉｏｎ）ブロック４３００及びＢＢスクランブラー（ｓｃｒａｍｂｌｅｒ）ブロック４４００を含むことができる。以下、各ブロックの動作に対して説明する。
【００７５】
スケジューラ４０００は、デュアル極性（ｄｕａｌ  ｐｏｌａｒｉｔｙ）を含む多重アンテナを使用するＭＩＭＯシステムのためのスケジューリングを行うことができる。また、スケジューラ４０００は、図１で説明したコーディング＆モジュレーションモジュール内のビットツーセルデマックス（ｂｉｔ  ｔｏ  ｃｅｌｌ  ｄｅｍｕｘ）ブロック、セルインターリーバー（ｃｅｌｌ  ｉｎｔｅｒｌｅａｖｅｒ）ブロック、タイムインターリーバー（ｔｉｍｅ  ｉｎｔｅｒｌｅａｖｅｒ）ブロックなどの各アンテナ経路のための各信号処理ブロックに使用される各パラメーターを発生させることができる。
【００７６】
１―フレーム遅延ブロック４１００は、データパイプ内に挿入されるイン―バンドシグナリングなどのために、次のフレームに対するスケジューリング情報が現在のフレームに伝送されるように入力データを一つの信号フレームだけ遅延させることができる。
【００７７】
イン―バンドシグナリングまたはパディング挿入ブロック４２００は、一つの伝送フレームだけ遅延されたデータに遅延されていないフィジカルレイヤーシグナリング（ｐｈｙｓｉｃａｌ  ｌａｙｅｒ  ｓｉｇｎａｌｉｎｇ、ＰＬＳ）―ダイナミックシグナリング（ｄｙｎａｍｉｃ  ｓｉｇｎａｌｉｎｇ）情報を挿入することができる。この場合、イン―バンドシグナリングまたはパディング挿入ブロック４２００は、パディングのための空間がある場合にパディングビットを挿入したり、イン―バンドシグナリング情報をパディング空間に挿入することができる。また、スケジューラ４０００は、イン―バンドシグナリングとは別個に現在のフレームに対するＰＬＳ―ダイナミックシグナリング情報を出力することができる。したがって、後述するセルマッパー（ｃｅｌｌ  ｍａｐｐｅｒ）は、スケジューラ４０００から出力したスケジューリング情報によって各入力セルをマッピングすることができる。
【００７８】
フィジカルレイヤーシグナリング生成ブロック４３００は、イン―バンドシグナリングを除いて、伝送フレームのプリアンブルシンボル（ｐｒｅａｍｂｌｅ  ｓｙｍｂｏｌ）やデータシンボル（ｄａｔａ  ｓｙｍｂｏｌ）などにスプレーディングされて伝送されるフィジカルレイヤーシグナリングデータを生成することができる。この場合、本発明の一実施例に係るフィジカルレイヤーシグナリングデータは、シグナリング情報と称することができる。また、本発明の一実施例に係るフィジカルレイヤーシグナリングデータは、ＰＬＳ―プリ（ｐｒｅ）情報とＰＬＳ―ポスト（ｐｏｓｔ）情報とに分離することができる。ＰＬＳ―プリ情報は、ＰＬＳ―ポスト情報をデコーディングするのに必要な各パラメーター及びスタティックＰＬＳシグナリングデータ（ｓｔａｔｉｃ  ＰＬＳ  ｓｉｇｎａｌｉｎｇ  ｄａｔａ）を含むことができ、ＰＬＳ―ポスト情報は、データパイプをデコーディングするのに必要なパラメーターを含むことができる。上述したデータパイプをデコーディングするのに必要なパラメーターは、再びスタティックＰＬＳシグナリングデータ（ｓｔａｔｉｃ  ＰＬＳ  ｓｉｇｎａｌｉｎｇ  ｄａｔａ）及びダイナミックＰＬＳシグナリングデータ（ｄｙｎａｍｉｃ  ＰＬＳ  ｓｉｇｎａｌｉｎｇ  ｄａｔａ）に分離することができる。スタティックＰＬＳシグナリングデータは、スーパーフレームに含まれた全てのフレームに共通的に適用され得るパラメーターであって、スーパーフレーム単位で変更することができる。ダイナミックＰＬＳシグナリングデータは、スーパーフレームに含まれたフレームごとに異なる形に適用され得るパラメーターであって、フレーム単位で変更することができる。したがって、受信装置は、ＰＬＳ―プリ情報をデコーディングすることによってＰＬＳ―ポスト情報を獲得し、ＰＬＳ―ポスト情報をデコーディングすることによって所望のデータパイプをデコーディングすることができる。
【００７９】
ＢＢスクランブラーブロック４４００は、最終的にウェーブフォーム生成ブロック（ｗａｖｅ  ｆｏｒｍ  ｇｅｎｅｒａｔｉｏｎ  ｂｌｏｃｋ）の出力信号のＰＡＰＲ（Ｐｅａｋ―ｔｏ―Ａｖｅｒａｇｅ  Ｐｏｗｅｒ  Ｒａｔｉｏ）値が低くなるようにＰＲＢＳ（Ｐｓｅｕｄｏ―Ｒａｎｄｏｍ  Ｂｉｎａｒｙ  Ｓｅｑｕｅｎｃｅ）を発生させ、入力ビット列とＸＯＲ演算して出力することができる。図４に示したように、ＢＢスクランブラーブロック４４００のスクランブリングは、データパイプとＰＬＳの全てに対して適用することができる。
【００８０】
上述した各ブロックは、設計者の意図によって省略したり、類似または同一の機能を有する他のブロックに取り替えることができる。
【００８１】
図４に示したように、ストリームアダプテーションモジュールは、最終的に各データパイプをコーディング＆モジュレーションモジュールに出力することができる。
【００８２】
図５は、本発明の一実施例に係るコーディング＆モジュレーションモジュールを示した図である。
【００８３】
図５のコーディング＆モジュレーションモジュールは、図１で説明したコーディング＆モジュレーションモジュール１１００の一実施例に該当する。
【００８４】
上述したように、本発明の一実施例に係る次世代放送サービスのための送信装置は、地上波放送サービス、モバイル放送サービス及びＵＨＤＴＶサービスなどを提供することができる。
【００８５】
すなわち、本発明の一実施例に係る次世代放送サービスのための送信装置が提供しようとするサービスの特性に応じてＱｏＳ（ｑｕａｌｉｔｙ  ｏｆ  ｓｅｒｖｉｃｅ）が異なるので、各サービスに対応するデータが処理される方式が変化しなければならない。したがって、本発明の一実施例に係るコーディング＆モジュレーションモジュールは、入力された各データパイプに対してそれぞれの経路別にＳＩＳＯ、ＭＩＳＯ及びＭＩＭＯ方式を独立的に適用して処理することができる。結果的に、本発明の一実施例に係る次世代放送サービスのための送信装置は、各データパイプを介して伝送するサービスやサービスコンポーネント別にＱｏＳを調節することができる。
【００８６】
したがって、本発明の一実施例に係るコーディング＆モジュレーションモジュールは、ＳＩＳＯ方式のための第１のブロック５０００、ＭＩＳＯ方式のための第２のブロック５１００、ＭＩＭＯ方式のための第３のブロック５２００、及びＰＬＳ―プリ／ポスト情報を処理するための第４のブロック５３００を含むことができる。図５に示したコーディング＆モジュレーションモジュールは一実施例に過ぎなく、設計者の意図によって、コーディング＆モジュレーションモジュールは、第１のブロック５０００及び第４のブロック５３００のみを含むこともでき、第２のブロック５１００及び第４のブロック５３００のみを含むこともでき、第３のブロック５２００及び第４のブロック５３００のみを含むこともできる。すなわち、設計者の意図によって、コーディング＆モジュレーションモジュールは、各データパイプを同一にまたは異なる形に処理するための各ブロックを含むことができる。
【００８７】
以下、各ブロックに対して説明する。
【００８８】
第１のブロック５０００は、入力されたデータパイプをＳＩＳＯ処理するためのブロックであって、ＦＥＣエンコーダー（ｅｎｃｏｄｅｒ）ブロック５０１０、ビットインターリーバー（ｂｉｔ  ｉｎｔｅｒｌｅａｖｅｒ）ブロック５０２０、ビットツーセルデマックス（ｂｉｔ  ｔｏ  ｃｅｌｌ  ｄｅｍｕｘ）ブロック５０３０、コンステレーションマッパー（ｃｏｎｓｔｅｌｌａｔｉｏｎ  ｍａｐｐｅｒ）ブロック５０４０、セルインターリーバー（ｃｅｌｌ  ｉｎｔｅｒｌｅａｖｅｒ）ブロック５０５０及びタイムインターリーバー（ｔｉｍｅ  ｉｎｔｅｒｌｅａｖｅｒ）ブロック５０６０を含むことができる。
【００８９】
ＦＥＣエンコーダーブロック５０１０は、入力されたデータパイプに対してＢＣＨエンコーディングとＬＤＰＣエンコーディングを行い、リダンダンシーを追加し、伝送チャンネル上のエラーを受信端で訂正することができる。
【００９０】
ビットインターリーバーブロック５０２０は、ＦＥＣエンコーディングが行われたデータのビット列をインターリービング規則に従ってインターリービングし、伝送チャンネル中に発生し得るバーストエラーに対して強靭性を有するように処理することができる。したがって、ＱＡＭシンボルにディープフェーディング（ｄｅｅｐ  ｆａｄｉｎｇ）あるいはイレイジャー（ｅｒａｓｕｒｅ）が加えられた場合、各ＱＡＭシンボルにはインターリービングされた各ビットがマッピングされているので、全体のコードワードビットのうち連続した各ビットにエラーが発生することを防止することができる。
【００９１】
ビットツーセルデマックスブロック５０３０は、入力されたビット列の順序とコンステレーションマッピング規則を全て考慮して、ＦＥＣブロック内の各ビットが適切な強健性（ｒｏｂｕｓｔｎｅｓｓ）を有して伝送されるように入力ビット列の順序を決定して出力することができる。
【００９２】
また、ビットインターリーバーブロック５０２０は、ＦＥＣエンコーダーブロック５０１０とコンステレーションマッパーブロック５０４０との間に位置し、受信端のＬＤＰＣデコーディングを考慮して、ＦＥＣエンコーダーブロック５０１０で行ったＬＤＰＣエンコーディングの出力ビットをコンステレーションマッパーブロックの互いに異なる信頼性及び最適の値を有するビットポジションと連結させる役割をすることができる。したがって、ビットツーセルデマックスブロック５０３０は、類似または同一の機能を有する他のブロックに取り替えることができる。
【００９３】
コンステレーションマッパーブロック５０４０は、入力されたビットワード（ｂｉｔ  ｗｏｒｄ）を一つのコンステレーションにマッピングすることができる。この場合、コンステレーションマッパーブロックは、追加的にローテーション＆Ｑ―遅延（ｒｏｔａｔｉｏｎ  ＆  Ｑ―ｄｅｌａｙ）を行うことができる。すなわち、コンステレーションマッパーブロックは、入力された各コンステレーションをローテーション角（ｒｏｔａｔｉｏｎ  ａｎｇｌｅ）によってローテーションした後、イン―フェーズ（Ｉｎ―ｐｈａｓｅ）成分とＱ―フェーズ（Ｑｕａｄｒａｔｕｒｅ―ｐｈａｓｅ）成分とに分けた後、Ｑ―フェーズ成分のみを任意の値で遅延させることができる。その後、ペアになったイン―フェーズ成分とＱ―フェーズ成分を用いて新たなコンステレーションに再マッピングすることができる。
【００９４】
また、コンステレーションマッパーブロック５０４０は、最適のコンステレーションポイントを探すために２次元平面上のコンステレーションポイントを動かす動作を行うことができる。この過程を通じて、コーディング＆モジュレーションモジュール１１００の容量は最適化することができる。また、コンステレーションマッパーブロック５０４０は、ＩＱバランスドコンステレーションポイントとローテーション方式を用いて上述した動作を行うことができる。また、コンステレーションマッパーブロック５０４０は、類似または同一の機能を有する他のブロックに取り替えることができる。
【００９５】
セルインターリーバーブロック５０５０は、一つのＦＥＣブロックに該当する各セルをランダムに混ぜて出力し、各ＦＥＣブロックに該当する各セルを各ＦＥＣブロックに互いに異なる順に出力することができる。
【００９６】
タイムインターリーバーブロック５０６０は、多数のＦＥＣブロックに属する各セルを互いに混ぜて出力することができる。したがって、各ＦＥＣブロックの各セルは、タイムインターリービングデプス（ｔｉｍｅ  ｉｎｔｅｒｌｅａｖｉｎｇ  ｄｅｐｔｈ）だけの区間内に分散されて伝送されるので、ダイバーシティゲイン（ｄｉｖｅｒｓｉｔｙ  ｇａｉｎ）を獲得することができる。
【００９７】
第２のブロック５１００は、入力されたデータパイプをＭＩＳＯ処理するためのブロックであって、図５に示したように、第１のブロック５０００と同様に、ＦＥＣエンコーダーブロック、ビットインターリーバーブロック、ビットツーセルデマックスブロック、コンステレーションマッパーブロック、セルインターリーバーブロック及びタイムインターリーバーブロックを含むことができるが、ＭＩＳＯプロセッシング（ｐｒｏｃｅｓｓｉｎｇ）ブロック５１１０をさらに含むという点で差がある。第２のブロック５１００は、第１のブロック５０００と同様に、入力からタイムインターリーバーまで同一の役割の過程を行うので、同一の各ブロックに対する説明は省略する。
【００９８】
ＭＩＳＯプロセッシングブロック５１１０は、入力された一連の各セルに対して伝送ダイバーシティ（ｔｒａｎｓｍｉｔ  ｄｉｖｅｒｓｉｔｙ）を与えるＭＩＳＯエンコーディングマトリックス（ｅｎｃｏｄｉｎｇ  ｍａｔｒｉｘ）によってエンコーディングを行い、ＭＩＳＯプロセッシングされたデータを二つの経路を介して出力することができる。本発明の一実施例に係るＭＩＳＯプロセッシングは、ＯＳＴＢＣ（ｏｒｔｈｏｇｏｎａｌ  ｓｐａｃｅ  ｔｉｍｅ  ｂｌｏｃｋ  ｃｏｄｉｎｇ）／ＯＳＦＢＣ（ｏｒｔｈｏｇｏｎａｌ  ｓｐａｃｅ  ｆｒｅｑｕｅｎｃｙ  ｂｌｏｃｋ  ｃｏｄｉｎｇ、いわゆる、Ａｌａｍｏｕｔｉ  ｃｏｄｉｎｇ）を含むことができる。
【００９９】
第３のブロック５２００は、入力されたデータパイプをＭＩＭＯ処理するためのブロックであって、図５に示したように、第２のブロック５１００と同様に、ＦＥＣエンコーダーブロック、ビットインターリーバーブロック、ビットツーセルデマックスブロック、コンステレーションマッパーブロック、セルインターリーバーブロック及びタイムインターリーバーブロックを含むことができるが、ＭＩＭＯプロセッシングブロック５２２０を含むという点でデータ処理過程に差がある。
【０１００】
すなわち、第３のブロック５２００の場合、ＦＥＣエンコーダーブロック及びビットインターリーバーブロックは、第１及び第２のブロック５０００、５１００と具体的な動作は異なるが、基本的な役割は同一である。
【０１０１】
ビットツーセルデマックスブロック５２１０は、ＭＩＭＯプロセッシングの入力個数と同一の個数の出力ビット列を生成し、ＭＩＭＯプロセッシングのためのＭＩＭＯ経路を介して出力することができる。この場合、ビットツーセルデマックスブロック５２１０は、ＬＤＰＣとＭＩＭＯプロセッシングの特性を考慮して、受信端のデコーディング性能を最適化するように設計することができる。
【０１０２】
コンステレーションマッパーブロック、セルインターリーバーブロック、タイムインターリーバーブロックも、具体的な動作は異なり得るが、基本的な役割は第１及び第２のブロック５０００、５１００で説明した通りである。また、図５に示したように、コンステレーションマッパーブロック、セルインターリーバーブロック、タイムインターリーバーブロックは、ビットツーセルデマックスブロックから出力された出力ビット列を処理するために、ＭＩＭＯプロセッシングのためのＭＩＭＯ経路の個数だけ存在し得る。この場合、コンステレーションマッパーブロック、セルインターリーバーブロック、タイムインターリーバーブロックは、各経路を介して入力される各データに対してそれぞれ同一に動作したり、あるいは独立的に動作し得る。
【０１０３】
ＭＩＭＯプロセッシングブロック５２２０は、入力された二つの入力セルに対してＭＩＭＯエンコーディングマトリックスを使用してＭＩＭＯプロセッシングを行い、ＭＩＭＯプロセッシングされたデータを二つの経路を介して出力することができる。本発明の一実施例に係るＭＩＭＯエンコーディングマトリックスは、空間多重化（ｓｐａｔｉａｌ  ｍｕｌｔｉｐｌｅｘｉｎｇ）、ゴールデンコード（Ｇｏｌｄｅｎ  ｃｏｄｅ）、フル―レートフルダイバーシティコード（Ｆｕｌｌ―ｒａｔｅ  ｆｕｌｌ  ｄｉｖｅｒｓｉｔｙ  ｃｏｄｅ）、線形分散符号（Ｌｉｎｅａｒ  ｄｉｓｐｅｒｓｉｏｎ  ｃｏｄｅ）などを含むことができる。
【０１０４】
第４のブロック５３００は、ＰＬＳ―プリ／ポスト情報を処理するためのブロックであって、ＳＩＳＯまたはＭＩＳＯプロセッシングを行うことができる。
【０１０５】
第４のブロック５３００に含まれたビットインターリーバーブロック、ビットツーセルデマックスブロック、コンステレーションマッパーブロック、セルインターリーバーブロック、タイムインターリーバーブロック及びＭＩＳＯプロセッシングブロックなどは、上述した第２のブロック５１００に含まれた各ブロックと具体的な動作は異なり得るが、基本的な役割は同一である。
【０１０６】
第４のブロック５３００に含まれたＦＥＣエンコーダー（Ｓｈｏｒｔｅｎｅｄ／ｐｕｎｃｔｕｒｅｄ  ＦＥＣ  ｅｎｃｏｄｅｒ）ブロック５３１０は、入力データの長さがＦＥＣエンコーディングを行うのに必要な長さより短い場合に備えたＰＬＳ経路のためのＦＥＣエンコーディング方式を使用してＰＬＳデータを処理することができる。具体的に、ＦＥＣエンコーダーブロックは、入力ビット列に対してＢＣＨエンコーディングを行い、その後、ノーマルＬＤＰＣ（ｎｏｒｍａｌ  ＬＤＰＣ）エンコーディングに必要な入力ビット列の長さだけゼロパディング（ｚｅｒｏ  ｐａｄｄｉｎｇ）を行い、ＬＤＰＣエンコーディングをした後でパディングしたゼロ値を除去し、エフェクティブコードレート（ｅｆｆｅｃｔｉｖｅ  ｃｏｄｅ  ｒａｔｅ）がデータパイプより低いかそれと同一になるように各パリティービットをパンクチャリング（ｐｕｎｃｔｕｒｉｎｇ）することができる。
【０１０７】
上述した第１のブロック５０００〜第４のブロック５３００に含まれた各ブロックは、設計者の意図によって省略したり、類似または同一の機能を有する他のブロックに取り替えることができる。
【０１０８】
図５に示したように、コーディング＆モジュレーションモジュールは、最終的に各経路別に処理されたデータパイプ、ＰＬＳ―プリ情報、ＰＬＳ―ポスト情報をフレームストラクチャーモジュールに出力することができる。
【０１０９】
図６は、本発明の一実施例に係るフレームストラクチャーモジュールを示した図である。
【０１１０】
図６に示したフレームストラクチャーモジュールは、図１で説明したフレームストラクチャーモジュール１２００の一実施例に該当する。
【０１１１】
本発明の一実施例に係るフレームストラクチャーブロックは、少なくとも一つ以上のセル―マッパー（ｃｅｌｌ―ｍａｐｐｅｒ）６０００、少なくとも一つ以上の遅延補償（ｄｅｌａｙ  ｃｏｍｐｅｎｓａｔｉｏｎ）モジュール６１００及び少なくとも一つ以上のブロックインターリーバー（ｂｌｏｃｋ  ｉｎｔｅｒｌｅａｖｅｒ）６２００を含むことができる。セル―マッパー６０００、遅延補償モジュール６１００及びブロックインターリーバー６２００の個数は、設計者の意図によって変更可能である。以下、各モジュールの動作を中心に説明する。
【０１１２】
セル―マッパー６０００は、コーディング＆モジュレーションモジュールから出力されたＳＩＳＯ、ＭＩＳＯまたはＭＩＭＯ処理されたデータパイプに対応する各セル、データパイプ間に共通的に適用され得るコモンデータ（ｃｏｍｍｏｎ  ｄａｔａ）に対応する各セル、ＰＬＳ―プリ／ポスト情報に対応する各セルをスケジューリング情報によって信号フレームに割り当てることができる。コモンデータは、全部または一部のデータパイプ間に共通的に適用され得るシグナリング情報を意味し、特定のデータパイプを介して伝送され得る。コモンデータを伝送するデータパイプをコモンデータパイプ（ｃｏｍｍｏｎ  ｄａｔａ  ｐｉｐｅ）と称することができ、これは、設計者の意図によって変更可能である。
【０１１３】
本発明の一実施例に係る送信装置が２個の出力アンテナを使用し、上述したＭＩＳＯプロセッシングでアラモウチコーディング（Ａｌａｍｏｕｔｉ  ｃｏｄｉｎｇ）を使用する場合、アラモウチコーディングによる直交性（ｏｒｔｈｏｇｏｎａｌｉｔｙ）を維持するために、セル―マッパー６０００は、ペア―ワイズセルマッピング（ｐａｉｒ―ｗｉｓｅ  ｃｅｌｌ  ｍａｐｐｉｎｇ）を行うことができる。すなわち、セル―マッパー６０００は、各入力セルに対して連続した二つのセルを一つの単位で処理してフレームにマッピングすることができる。したがって、各アンテナの出力経路に該当する入力経路内のペアになった各セルは、伝送フレーム内で互いに隣接した位置に割り当てることができる。
【０１１４】
遅延補償ブロック６１００は、次の伝送フレームに対する入力ＰＬＳデータセルを一つのフレームだけ遅延し、現在の伝送フレームに該当するＰＬＳデータを獲得することができる。この場合、現在のフレームのＰＬＳデータは、現在の信号フレーム内のプリアンブルパートを介して伝送することができ、次の信号フレームに対するＰＬＳデータは、現在の信号フレーム内のプリアンブルパートまたは現在の信号フレームの各データパイプ内のイン―バンドシグナリングを介して伝送することができる。これは、設計者の意図によって変更可能である。
【０１１５】
ブロックインターリーバー６２００は、信号フレームの単位になる伝送ブロック内の各セルをインターリービングすることによって追加的なダイバーシティゲインを獲得することができる。また、ブロックインターリーバー６２００は、上述したペア―ワイズマッピングが行われた場合、各入力セルに対して連続した二つのセルを一つの単位で処理することによってインターリービングを行うことができる。したがって、ブロックインターリーバー６２００から出力される各セルは、同一の二つの連続したセルになり得る。
【０１１６】
ペア―ワイズマッピング及びペア―ワイズインターリービング（ｐａｉｒ―ｗｉｓｅ  ｉｎｔｅｒｌｅａｖｉｎｇ）が行われる場合、少なくとも一つ以上のセル―マッパーと少なくとも一つ以上のブロックインターリーバーは、それぞれの経路を介して入力されるデータに対して同一に動作したり、あるいは独立的に動作し得る。
【０１１７】
上述した各ブロックは、設計者の意図によって省略したり、類似または同一の機能を有する他のブロックに取り替えることができる。
【０１１８】
図６に示したように、フレームストラクチャーモジュールは、少なくとも一つの信号フレームをウェーブフォーム生成モジュールに出力することができる。
【０１１９】
図７は、本発明の一実施例に係るウェーブフォーム生成モジュールを示した図である。
【０１２０】
図７に示したウェーブフォーム生成モジュールは、図１で説明したウェーブフォーム生成モジュール１３００の一実施例に該当する。
【０１２１】
本発明の一実施例に係るウェーブフォーム生成モジュールは、図６で説明したフレームストラクチャーモジュールから出力された各信号フレームの入力を受け、各信号フレームを出力するためのアンテナの個数だけ各信号フレームを変調して伝送することができる。
【０１２２】
具体的には、図７に示したウェーブフォーム生成モジュールは、ｍ個のＴｘアンテナを使用する送信装置のウェーブフォーム生成モジュールの実施例であって、ｍ個の経路だけ入力されたフレームを変調して出力するためのｍ個の処理ブロックを含むことができる。ｍ個の処理ブロックは、全て同一の処理過程を行うことができる。以下では、ｍ個の処理ブロックのうち１番目の処理ブロック７０００の動作を中心に説明する。
【０１２３】
１番目の処理ブロック７０００は、レファレンス信号挿入及びＰＡＰＲリダクション（ｒｅｆｅｒｅｎｃｅ  ｓｉｇｎａｌ  ｉｎｓｅｒｔｉｏｎ  ＆  ＰＡＰＲ  ｒｅｄｕｃｔｉｏｎ）ブロック７１００、インバースウェーブフォームトランスフォーム（Ｉｎｖｅｒｓｅ  ｗａｖｅｆｏｒｍ  ｔｒａｎｓｆｏｒｍ）ブロック７２００、ＰＡＰＲリダクション（ＰＡＰＲ  ｒｅｄｕｃｔｉｏｎ  ｉｎ  ｔｉｍｅ）ブロック７３００、ガードシーケンス挿入（Ｇｕａｒｄ  ｓｅｑｕｅｎｃｅ  ｉｎｓｅｒｔｉｏｎ）ブロック７４００、プリアンブル挿入（ｐｒｅａｍｂｌｅ  ｉｎｓｅｒｔｉｏｎ）ブロック７５００、ウェーブフォームプロセッシング（ｗａｖｅｆｏｒｍ  ｐｒｏｃｅｓｓｉｎｇ）ブロック７６００、その他のシステム挿入（ｏｔｈｅｒ  ｓｙｓｔｅｍ  ｉｎｓｅｒｔｉｏｎ）ブロック７７００及びＤＡＣ（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｔｅｒ）ブロック７８００を含むことができる。
【０１２４】
レファレンス信号挿入及びＰＡＰＲリダクションブロック７１００は、各信号ブロックに定められた位置に各レファレンス信号を挿入し、時間ドメインでのＰＡＰＲ（Ｐｅａｋ―ｔｏ―Ａｖｅｒａｇｅ  Ｐｏｗｅｒ  Ｒａｔｉｏ）値を低下させるためにＰＡＰＲリダクションスキーム（ｒｅｄｕｃｔｉｏｎ  ｓｃｈｅｍｅ）を適用することができる。本発明の一実施例に係る放送送受信システムがＯＦＤＭシステムである場合、レファレンス信号挿入及びＰＡＰＲリダクションブロック７１００は、アクティブサブキャリア（ａｃｔｉｖｅ  ｓｕｂｃａｒｒｉｅｒ）の一部を使用せずに保存する方法を使用することができる。また、レファレンス信号挿入及びＰＡＰＲリダクションブロック７１００は、放送送受信システムによってＰＡＰＲリダクションスキームを選択的な動作として使用しない場合もある。
【０１２５】
インバースウェーブフォームトランスフォームブロック７２００は、伝送チャンネルの特性とシステム構造を考慮して、伝送効率及びフレキシビリティが向上する方式で入力信号をトランスフォームして出力することができる。本発明の一実施例に係る放送送受信システムがＯＦＤＭシステムである場合、インバースウェーブフォームトランスフォームブロック７２００は、逆ＦＦＴオペレーション（Ｉｎｖｅｒｓｅ  ＦＦＴ  ｏｐｅｒａｔｉｏｎ）を使用して周波数領域の信号を時間領域に変換する方式を使用することができる。また、本発明の一実施例に係る放送送受信システムがシングルキャリアシステム（ｓｉｎｇｌｅ  ｃａｒｒｉｅｒ  ｓｙｓｔｅｍ）である場合、インバースウェーブフォームトランスフォームブロックはウェーブフォーム生成モジュール内で使用されない場合もある。
【０１２６】
ＰＡＰＲリダクションブロック７３００は、入力された信号に対して時間領域でＰＡＰＲを低下させるための方法を適用することができる。本発明の一実施例に係る放送送受信システムがＯＦＤＭシステムである場合、ＰＡＰＲリダクションブロック７３００は、簡単に最大振幅（ｐｅａｋ  ａｍｐｌｉｔｕｄｅ）をクリッピング（ｃｌｉｐｐｉｎｇ）する方法を使用することもできる。また、ＰＡＰＲリダクションブロック７３００は、選択的なブロックであって、本発明の一実施例に係る放送送受信システムによって使用されない場合もある。
【０１２７】
ガードシーケンス挿入ブロック７４００は、伝送チャンネルの遅延スプレッド（ｄｅｌａｙ  ｓｐｒｅａｄ）による影響を最小化するために隣接した信号ブロック間に保護区間（ｇｕａｒｄ  ｉｎｔｅｒｖａｌ）を置き、必要な場合、特定のシーケンスを挿入することができる。したがって、受信装置は、同期化やチャンネル推定を容易に行うことができる。本発明の一実施例に係る放送送受信システムがＯＦＤＭシステムである場合、ガードシーケンス挿入ブロック７４００は、ＯＦＤＭシンボルの保護区間に循環プリフィックス（前置）（ｃｙｃｌｉｃ  ｐｒｅｆｉｘ）を挿入することもできる。
【０１２８】
プリアンブル挿入ブロック７５００は、受信装置がターゲットシステム信号（ｔａｒｇｅｔ  ｓｙｓｔｅｍ  ｓｉｇｎａｌ）を迅速に且つ効率的に獲得できるように送受信装置間の約束されたノウンタイプ（ｋｎｏｗｎ  ｔｙｐｅ）の信号（プリアンブルまたはプリアンブルシンボル）を伝送信号に挿入することができる。本発明の一実施例に係る放送送受信システムがＯＦＤＭシステムである場合、プリアンブル挿入ブロック７５００は、多数のＯＦＤＭシンボルで構成された信号フレームを定義し、毎信号フレームの開始部分にプリアンブルシンボルを挿入することができる。この場合、プリアンブルシンボルまたはプリアンブルは、基本的なＰＬＳデータを伝送することができ、フレームの開始部分に位置し得る。
【０１２９】
ウェーブフォームプロセッシングブロック７６００は、入力ベースバンド信号に対してチャンネルの伝送特性に合わせてウェーブフォームプロセッシングを行うことができる。ウェーブフォームプロセッシングブロック７６００は、一実施例であって、伝送信号の帯域外放出（ｏｕｔ―ｏｆ―ｂａｎｄ  ｅｍｉｓｓｉｏｎ）の基準を得るためにＳＲＲＣ（ｓｑｕａｒｅ―ｒｏｏｔ―ｒａｉｓｅｄ  ｃｏｓｉｎｅ）フィルタリング（ｆｉｌｔｅｒｉｎｇ）を行うこともできる。また、本発明の一実施例に係る放送送受信システムがマルチキャリアシステムである場合、ウェーブフォームプロセッシングブロック７６００は使用されない場合もある。
【０１３０】
その他のシステム挿入ブロック７７００は、同一のＲＦ信号帯域幅内に互いに異なる二つ以上の放送サービスを提供する各放送送受信システムのデータを共に伝送できるように複数の放送送受信システムの各信号を時間領域でマルチプレキシングすることができる。この場合、互いに異なる二つ以上のシステムとは、互いに異なる放送サービスを伝送するシステムを意味する。互いに異なる放送サービスは、地上波放送サービス、モバイル放送サービスなどを意味し得る。また、各放送サービスと関連するデータは、互いに異なるフレームを介して伝送することができる。
【０１３１】
ＤＡＣブロック７８００は、入力デジタル信号をアナログ信号に変換して出力することができる。ＤＡＣブロック７８００から出力された信号は、ｍ個の出力アンテナを介して伝送することができる。本発明の一実施例に係る伝送アンテナは、垂直（ｖｅｒｔｉｃａｌ）または水平極性（ｈｏｒｉｚｏｎｔａｌ  ｐｏｌａｒｉｔｙ）を有することができる。
【０１３２】
また、上述した各ブロックは、設計者の意図によって省略したり、類似または同一の機能を有する他のブロックに取り替えることができる。
【０１３３】
図８は、本発明の一実施例に係る次世代放送サービスのための受信装置の構造を示した図である。
【０１３４】
本発明の一実施例に係る次世代放送サービスのための受信装置は、図１で説明した次世代放送サービスのための送信装置に対応し得る。本発明の一実施例に係る次世代放送サービスのための受信装置は、同期化＆デモジュレーション（ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ  ＆  ｄｅｍｏｄｕｌａｔｉｏｎ）モジュール８０００、フレームパーシング（ｆｒａｍｅ  ｐａｒｓｉｎｇ）モジュール８１００、デマッピング＆デコーディング（ｄｅｍａｐｐｉｎｇ  ＆  ｄｅｃｏｄｉｎｇ）モジュール８２００、アウトプットプロセッサ（ｏｕｔｐｕｔ  ｐｒｏｃｅｓｓｏｒ）８３００及びシグナリングデコーディング（ｓｉｇｎａｌｉｎｇ  ｄｅｃｏｄｉｎｇ）モジュール８４００を含むことができる。以下、各モジュールの動作を中心に説明する。
【０１３５】
同期化＆デモジュレーションモジュール８０００は、ブロックはｍ個の受信アンテナを介して入力信号を受信し、受信装置に対応するシステムに対する信号抽出及び同期化を行い、送信端で行った方式の逆過程に該当するデモジュレーションを行うことができる。
【０１３６】
フレームパーシングモジュール８１００は、入力された信号フレームに対してパーシングし、使用者が選択したサービスを伝送するデータを抽出することができる。フレームパーシングモジュール８１００は、送信装置でインターリービングを行った場合、これに対する逆過程としてデインターリービングを行うことができる。この場合、抽出しなければならない信号及びデータの位置は、シグナリングデコーディングモジュール８４００から出力されたデータをデコーディングし、送信装置で行ったスケジューリング情報などを復元して獲得することができる。
【０１３７】
デマッピング＆デコーディングモジュール８２００は、入力信号をビットドメインデータに変換した後、必要な場合にデインターリービング過程を行うことができる。デマッピング＆デコーディングモジュール８２００は、伝送効率のために適用されたマッピングに対してデマッピングを行い、伝送チャンネル中に発生したエラーに対してデコーディングを通じてエラー訂正（ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）を行うことができる。この場合、デマッピング＆デコーディングモジュール８２００は、シグナリングデコーディングモジュール８４００から出力されたデータをデコーディングし、デマッピングとデコーディングに必要な各伝送パラメーターを獲得することができる。
【０１３８】
アウトプットプロセッサ８３００は、送信装置で伝送効率を高めるために適用した多様な圧縮／信号処理過程の逆過程を行うことができる。この場合、アウトプットプロセッサ８３００は、シグナリングデコーディングモジュール８４００から出力されたデータから必要な制御情報を獲得することができる。アウトプットプロセッサ８３００の最終出力は、送信装置に入力された信号に該当し、ＭＰＥＧ―ＴＳ、ＩＰストリーム（ｖ４またはｖ６）及びＧＳ（ｇｅｎｅｒｉｃ  ｓｔｒｅａｍ）になり得る。
【０１３９】
シグナリングデコーディングモジュール８４００は、デモジュレーティングされた信号からＰＬＳ情報を獲得することができる。上述したように、フレームパーシングモジュール８１００、デマッピング＆デコーディングモジュール８２００及びアウトプットプロセッサ８３００は、シグナリングデコーディングモジュール８４００から出力されたデータを用いて該当のモジュールの機能を行うことができる。
【０１４０】
図９は、本発明の一実施例に係る同期化＆デモジュレーションモジュールを示した図である。
【０１４１】
図９に示した同期化＆デモジュレーションモジュールは、図８で説明した同期化＆デモジュレーションモジュールの一実施例に該当する。また、図９に示した同期化＆デモジュレーションモジュールは、図７で説明したウェーブフォーム生成モジュールの逆動作を行うことができる。
【０１４２】
図９に示したように、本発明の一実施例に係る同期化＆デモジュレーションモジュールは、ｍ個のＲｘアンテナを使用する受信装置の同期化＆デモジュレーションモジュールの実施例であって、ｍ個の経路だけ入力された信号を復調して出力するためのｍ個の処理ブロックを含むことができる。ｍ個の処理ブロックは、全て同一の処理過程を行うことができる。以下では、ｍ個の処理ブロックのうち１番目の処理ブロック９０００の動作を中心に説明する。
【０１４３】
１番目の処理ブロック９０００は、チューナー（Ｔｕｎｅｒ）９１００、ＡＤＣブロック９２００、プリアンブル検出器（ｐｒｅａｍｂｌｅ  ｄｅｃｔｅｃｔｏｒ）９３００、ガードシーケンス検出器（ｇｕａｒｄ  ｓｅｑｕｅｎｃｅ  ｄｅｔｅｃｔｏｒ）９４００、ウェーブフォームトランスフォーム（ｗａｖｅｆｏｒｍ  ｔｒａｎｓｆｏｒｍ）ブロック９５００、時間／周波数同期化（Ｔｉｍｅ／ｆｒｅｑ  ｓｙｎｃ）ブロック９６００、レファレンス信号検出器（Ｒｅｆｅｒｅｎｃｅ  ｓｉｇｎａｌ  ｄｅｔｅｃｔｏｒ）９７００、チャンネル等化部（Ｃｈａｎｎｅｌ  ｅｑｕａｌｉｚｅｒ）９８００及びインバースウェーブフォームトランスフォーム（Ｉｎｖｅｒｓｅ  ｗａｖｅｆｏｒｍ  ｔｒａｎｓｆｏｒｍ）ブロック９９００を含むことができる。
【０１４４】
チューナー９１００は、所望の周波数帯域を選択し、受信した信号のサイズを補償し、補償された信号をＡＤＣブロック９２００に出力することができる。
【０１４５】
ＡＤＣブロック９２００は、チューナー９１００から出力された信号をデジタル信号に変換することができる。
【０１４６】
プリアンブル検出器９３００は、デジタル信号に対して受信装置に対応するシステムの信号であるか否かを確認するためにプリアンブル（またはプリアンブル信号またはプリアンブルシンボル）を検出することができる。この場合、プリアンブル検出器９３００は、プリアンブルを通じて受信される基本的な各伝送パラメーターを復号することができる。
【０１４７】
ガードシーケンス検出器９４００は、デジタル信号内のガードシーケンスを検出することができる。時間／周波数同期化ブロック９６００は、検出されたガードシーケンスを用いて時間／周波数同期化を行うことができ、チャンネル等化部９８００は、検出されたガードシーケンスを用いて受信／復元されたシーケンスを通じてチャンネルを推定することができる。
【０１４８】
ウェーブフォームトランスフォームブロック９５００は、送信側でインバースウェーブフォームトランスフォームが行われた場合、これに対する逆変換過程を行うことができる。本発明の一実施例に係る放送送受信システムがマルチキャリアシステムである場合、ウェーブフォームトランスフォームブロック９５００はＦＦＴ変換過程を行うことができる。また、本発明の一実施例に係る放送送受信システムがシングルキャリアシステムである場合、受信された時間領域の信号が周波数領域で処理するために使用されたり、時間領域で全て処理される場合、ウェーブフォームトランスフォームブロック９５００は使用されない場合もある。
【０１４９】
時間／周波数同期化ブロック９６００は、プリアンブル検出器９３００、ガードシーケンス検出器９４００、レファレンス信号検出器９７００の出力データを受信し、検出された信号に対してガードシーケンス抽出、ブロックウィンドウポジショニング（ｂｌｏｃｋ  ｗｉｎｄｏｗ  ｐｏｓｉｔｉｏｎｉｎｇ）を含む時間同期化及びキャリア周波数同期化を行うことができる。このとき、周波数同期化のために、時間／周波数同期化ブロック９６００は、ウェーブフォームトランスフォームブロック９５００の出力信号をフィードバックして使用することができる。
【０１５０】
レファレンス信号検出器９７００は、受信されたレファレンス信号を検出することができる。したがって、本発明の一実施例に係る受信装置は、同期化を行ったり、チャンネル推定（ｃｈａｎｎｅｌ  ｅｓｔｉｍａｔｉｏｎ）を行うことができる。
【０１５１】
チャンネル等化部９８００は、ガードシーケンスやレファレンス信号から各伝送アンテナから各受信アンテナまでの伝送チャンネルを推定し、推定されたチャンネルを用いて各受信データに対するチャンネル補償（ｅｑｕａｌｉｚａｔｉｏｎ）を行うことができる。
【０１５２】
インバースウェーブフォームトランスフォームブロック９９００は、同期化及びチャンネル推定／補償を効率的に行うためにウェーブフォームトランスフォームブロック９５００がウェーブフォームトランスフォームを行った場合、再び元の受信データドメインに復元する役割を行うことができる。本発明の一実施例に係る放送送受信システムがシンググルキャリアシステムである場合、ウェーブフォームトランスフォームブロック９５００は、同期化／チャンネル推定／補償を周波数領域で行うためにＦＦＴを行うことができ、インバースウェーブフォームトランスフォームブロック９９００は、チャンネル補償が完了した信号に対してＩＦＦＴを行うことによって、伝送された各データシンボルを復元することができる。本発明の一実施例に係る放送送受信システムがマルチキャリアシステムである場合、インバースウェーブフォームトランスフォームブロック９９００は使用されない場合もある。
【０１５３】
また、上述した各ブロックは、設計者の意図によって省略したり、類似または同一の機能を有する他のブロックに取り替えることができる。
【０１５４】
図１０は、本発明の一実施例に係るフレームパーシングモジュールを示した図である。
【０１５５】
図１０に示したフレームパーシングモジュールは、図８で説明したフレームパーシングモジュールの一実施例に該当する。また、図１０に示したフレームパーシングモジュールは、図６で説明したフレームストラクチャーモジュールの逆動作を行うことができる。
【０１５６】
図１０に示したように、本発明の一実施例に係るフレームパーシングモジュールは、少なくとも一つ以上のブロックデインターリーバー（ｂｌｏｃｋ  ｄｅｉｎｔｅｒｌｅａｖｅｒ）１００００及び少なくとも一つ以上のセルデマッパー（ｃｅｌｌ  ｄｅｍａｐｐｅｒ）１０１００を含むことができる。
【０１５７】
ブロックデインターリーバー１００００は、ｍ個の受信アンテナの各データ経路に入力され、同期化＆デモジュレーションモジュールで処理されたデータに対して、各信号ブロック単位でデータに対するデインターリービングを行うことができる。この場合、図８で説明したように、送信側でペア―ワイズインターリービングが行われた場合、ブロックデインターリーバー１００００は、各入力経路に対して連続した二つのデータを一つのペアとして処理することができる。したがって、ブロックデインターリーバー１００００は、デインターリービングを行った場合にも連続した二つの出力データを出力することができる。また、ブロックデインターリーバー１００００は、送信端で行ったインターリービング過程の逆過程を行い、元のデータ順に出力することができる。
【０１５８】
セルデマッパー１０１００は、受信された信号フレームからコモンデータに対応する各セル、データパイプに対応する各セル及びＰＬＳデータに対応する各セルを抽出することができる。必要な場合、セルデマッパー１０１００は、多数の部分に分散されて伝送された各データをマージング（ｍｅｒｇｉｎｇ）して一つのストリームとして出力することができる。また、図６で説明したように、送信端で二つの連続したセル入力データが一つのペアとして処理されてマッピングされた場合、セルデマッパー１０１００は、これに該当する逆過程で連続した二つの入力セルを一つの単位で処理するペア―ワイズセルデマッピングを行うことができる。
【０１５９】
また、セルデマッパー１０１００は、現在のフレームを通じて受信したＰＬＳシグナリングデータに対して、それぞれＰＬＳ―プリ及びＰＬＳ―ポスト情報をそれぞれ抽出して出力することができる。
【０１６０】
上述した各ブロックは、設計者の意図によって省略したり、類似または同一の機能を有する他のブロックに取り替えることができる。
【０１６１】
図１１は、本発明の一実施例に係るデマッピング＆デコーディング（ｄｅｍａｐｐｉｎｇ  ＆  ｄｅｃｏｄｉｎｇ）モジュールを示した図である。
【０１６２】
図１１に示したデマッピング＆デコーディングモジュールは、図８で説明したデマッピング＆デコーディングモジュールの一実施例に該当する。また、図１１に示したデマッピング＆デコーディングモジュールは、図５で説明したコーディング＆モジュレーションモジュールの逆動作を行うことができる。
【０１６３】
上述したように、本発明の一実施例に係る送信装置のコーディング＆モジュレーションモジュールは、入力された各データパイプに対してそれぞれの経路（ｐａｔｈ）別にＳＩＳＯ、ＭＩＳＯ及びＭＩＭＯ方式を独立的に適用して処理することができる。したがって、図１１に示したデマッピング＆デコーディングモジュールも、送信装置に対応してフレームパーサーから出力されたデータをそれぞれＳＩＳＯ、ＭＩＳＯ、ＭＩＭＯ処理するための各ブロックを含むことができる。
【０１６４】
図１１に示したように、本発明の一実施例に係るデマッピング＆デコーディングモジュールは、ＳＩＳＯ方式のための第１のブロック１１０００、ＭＩＳＯ方式のための第２のブロック１１１００、ＭＩＭＯ方式のための第３のブロック１１２００及びＰＬＳプリ／ポスト情報を処理するための第４のブロック１１３００を含むことができる。図１１に示したデマッピング＆デコーディングモジュールは一実施例に過ぎなく、設計者の意図によって、デマッピング＆デコーディングモジュールは、第１のブロック１１０００及び第４のブロック１１３００のみを含むこともでき、第２のブロック１１１００及び第４のブロック１１３００のみを含むこともでき、第３のブロック１１２００及び第４のブロック１１３００のみを含むこともできる。すなわち、設計者の意図によって、デマッピング＆デコーディングモジュールは、各データパイプを同一にまたは異なる形に処理するための各ブロックを含むことができる。
【０１６５】
以下、各ブロックに対して説明する。
【０１６６】
第１のブロック１１０００は、入力されたデータパイプをＳＩＳＯ処理するためのブロックであって、タイムデインターリーバー（ｔｉｍｅ  ｄｅ―ｉｎｅｔｅｒｌｅａｖｅｒ）ブロック１１０１０、セルデインターリーバー（ｃｅｌｌ  ｄｅ―ｉｎｔｅｒｌｅａｖｅｒ）ブロック１１０２０、コンステレーションデマッパー（ｃｏｎｓｔｅｌｌａｔｉｏｎ  ｄｅｍａｐｐｅｒ）ブロック１１０３０、セルツービットマックス（ｃｅｌｌ  ｔｏ  ｂｉｔ  ｍｕｘ）ブロック１１０４０、ビットデインターリーバー（ｂｉｔ  ｄｅ―ｉｎｔｅｒｌｅａｖｅｒ）ブロック１１０５０及びＦＥＣデコーダー（ｄｅｃｏｄｅｒ）ブロック１１０６０を含むことができる。
【０１６７】
タイムデインターリーバーブロック１１０１０は、図５で説明したタイムインターリーバーブロック５０６０の逆過程を行うことができる。すなわち、タイムデインターリーバーブロック１１０１０は、時間領域でインターリービングされた入力シンボルを元の位置にデインターリービングすることができる。
【０１６８】
セルデインターリーバーブロック１１０２０は、図５で説明したセルインターリーバーブロック５０５０の逆過程を行うことができる。すなわち、セルデインターリーバーブロック１１０２０は、一つのＦＥＣブロック内でスプレーディングされた各セルの位置を元の位置にデインターリービングすることができる。
【０１６９】
コンステレーションデマッパーブロック１１０３０は、図５で説明したコンステレーションマッパーブロック５０４０の逆過程を行うことができる。すなわち、コンステレーションデマッパーブロック１１０３０は、シンボルドメインの入力信号をビットドメインのデータにデマッピングすることができる。また、コンステレーションデマッパーブロック１１０３０は、ハードデシジョン（ｈａｒｄ  ｄｅｃｉｓｉｏｎ）を行い、決定されたビットデータを出力することもでき、ソフトデシジョン（ｓｏｆｔ  ｄｅｃｉｓｉｏｎ）値あるいは確率的な値に該当する各ビットのＬＬＲ（Ｌｏｇ―ｌｉｋｅｌｉｈｏｏｄ  ｒａｔｉｏ）を出力することができる。送信端で追加的なダイバーシティゲインを得るためにローテーションコンステレーションを適用した場合、コンステレーションデマッパーブロック１１０３０は、これに相応する２次元ＬＬＲデマッピング（２―Ｄｉｍｅｎｓｉｏｎａｌ  ＬＬＲ  ｄｅｍａｐｐｉｎｇ）を行うことができる。このとき、コンステレーションデマッパーブロック１１０３０は、ＬＬＲを計算するとき、送信装置でＩまたはＱ成分に対して行われた遅延値を補償できるように計算を行うことができる。
【０１７０】
セルツービットマックスブロック１１０４０は、図５で説明したビットツーセルデマックスブロック５０３０の逆過程を行うことができる。すなわち、セルツービットマックスブロック１１０４０は、ビットツーセルデマックスブロック５０３０でマッピングされた各ビットデータを元のビットストリームの形態に復元することができる。
【０１７１】
ビットデインターリーバーブロック１１０５０は、図５で説明したビットインターリーバーブロック５０２０の逆過程を行うことができる。すなわち、ビットデインターリーバーブロック１１０５０は、セルツービットマックスブロック１１０４０から出力されたビットストリームを元の順にデインターリービングすることができる。
【０１７２】
ＦＥＣデコーダーブロック１１０６０は、図５で説明したＦＥＣエンコーダーブロック５０１０の逆過程を行うことができる。すなわち、ＦＥＣデコーダーブロック１１０６０は、ＬＤＰＣデコーディングとＢＣＨデコーディングを行い、伝送チャンネル上で発生したエラーを訂正することができる。
【０１７３】
第２のブロック１１１００は、入力されたデータパイプをＭＩＳＯ処理するためのブロックであって、図１１に示したように、第１のブロック１１０００と同様に、タイムデインターリーバーブロック、セルデインターリーバーブロック、コンステレーションデマッパーブロック、セルツービットマックスブロック、ビットデインターリーバーブロック及びＦＥＣデコーダーブロックを含むことができるが、ＭＩＳＯデコーディングブロック１１１１０をさらに含むという点で差がある。第２のブロック１１１００は、第１のブロック１１０００と同様に、タイムデインターリーバーから出力まで同一の役割の過程を行うので、同一のブロックに対する説明は省略する。
【０１７４】
ＭＩＳＯデコーディングブロック１１１１０は、図５で説明したＭＩＳＯプロセッシングブロック５１１０の逆過程を行うことができる。本発明の一実施例に係る放送送受信システムがＳＴＢＣを使用したシステムである場合、ＭＩＳＯデコーディングブロック１１１１０は、アラモウチデコーディング（Ａｌａｍｏｕｔｉ  ｄｅｃｏｄｉｎｇ）を行うことができる。
【０１７５】
第３のブロック１１２００は、入力されたデータパイプをＭＩＭＯ処理するためのブロックであって、図１１に示したように、第２のブロック１１１００と同様に、タイムデインターリーバーブロック、セルデインターリーバーブロック、コンステレーションデマッパーブロック、セルツービットマックスブロック、ビットデインターリーバーブロック及びＦＥＣデコーダーブロックを含むことができるが、ＭＩＭＯデコーディングブロック１１２１０を含むという点でデータ処理過程の差がある。第３のブロック１１２００に含まれたタイムデインターリーバー、セルデインターリーバー、コンステレーションデマッパー、セルツービットマックス、ビットデインターリーバーブロックの動作は、第１〜第２ブロック１１０００〜１１１００に含まれた該当のブロックの動作と具体的な機能は異なり得るが、基本的な役割は同一である。
【０１７６】
ＭＩＭＯデコーディングブロック１１２１０は、ｍ個の受信アンテナ入力信号に対してセルデインターリーバーの出力データの入力を受け、図５で説明したＭＩＭＯプロセッシングブロック５２２０の逆過程としてＭＩＭＯデコーディングを行うことができる。ＭＩＭＯデコーディングブロック１１２１０は、最高の復号化性能を得るためにＭＬデコーディング（Ｍａｘｉｍｕｍ  ｌｉｋｅｌｉｈｏｏｄ  ｄｅｃｏｄｉｎｇ）を行ったり、複雑度を減少させたスフィアデコーディング（Ｓｐｈｅｒｅ  ｄｅｃｏｄｉｎｇ）を行うことができる。または、ＭＩＭＯデコーディングブロック１１２１０は、ＭＭＳＥ検出を行ったり、反復デコーディング（ｉｔｅｒａｔｉｖｅ  ｄｅｃｏｄｉｎｇ）を共に結合して行い、向上したデコーディング性能を確保することができる。
【０１７７】
第４のブロック１１３００は、ＰＬＳ―プリ／ポスト情報を処理するためのブロックであって、ＳＩＳＯまたはＭＩＳＯデコーディングを行うことができる。第４のブロック１１３００は、図５で説明した第４のブロック５３００の逆過程を行うことができる。
【０１７８】
第４のブロック１１３００に含まれたタイムデインターリーバー、セルデインターリーバー、コンステレーションデマッパー、セルツービットマックス、ビットデインターリーバーブロックの動作は、第１〜第３のブロック１１０００―１１２００に含まれた該当のブロックの動作と具体的な機能は異なり得るが、基本的な役割は同一である。
【０１７９】
第４のブロック１１３００に含まれたＦＥＣデコーダー（Ｓｈｏｒｔｅｎｅｄ／Ｐｕｎｃｔｕｒｅｄ  ＦＥＣ  ｄｅｃｏｄｅｒ）１１３１０は、図５で説明したＦＥＣエンコーダーブロック５３１０の逆過程を行うことができる。すなわち、ＦＥＣデコーダー１１３１０は、ＰＬＳデータの長さに応じてショートニング／パンクチャリング（ｓｈｏｒｔｅｎｉｎｇ／ｐｕｎｃｔｕｒｉｎｇ）され、受信されたデータに対してデショートニング／デパンクチャリング（ｄｅ―ｓｈｏｒｔｅｎｉｎｇ／ｄｅ―ｐｕｎｃｔｕｒｉｎｇ）を行った後、ＦＥＣデコーディングを行うことができる。この場合、データパイプに使用されたＦＥＣデコーダーを同一にＰＬＳデータにも使用できるので、ＰＬＳデータのみのための別途のＦＥＣデコーダーハードウェアが必要でなく、システムの設計が容易であり、効率的なコーディングが可能であるという長所がある。
【０１８０】
上述した各ブロックは、設計者の意図によって省略したり、類似または同一の機能を有する他のブロックに取り替えることができる。
【０１８１】
結果的に、図１１に示したように、本発明の一実施例に係るデマッピング＆デコーディングモジュールは、各経路別に処理されたデータパイプ及びＰＬＳ情報をアウトプットプロセッサに出力することができる。
【０１８２】
図１２〜図１３は、本発明の一実施例に係るアウトプットプロセッサを示した図である。
【０１８３】
図１２は、本発明の一実施例に係るアウトプットプロセッサを示した図である。図１２に示したアウトプットプロセッサは、図８で説明したアウトプットプロセッサの一実施例に該当する。また、図１２に示したアウトプットプロセッサは、デマッピング＆デコーディングモジュールから出力されたシングルデータパイプを受信し、シングルアウトプットストリームを出力するためのものであって、図２で説明したインプットフォーマッティングモジュールの逆動作を行うことができる。
【０１８４】
図１２に示したアウトプットプロセッサは、ＢＢデスクランブラー（ｄｅｓｃｒａｍｂｌｅｒ）ブロック１２０００、パディング除去（Ｐａｄｄｉｎｇ  ｒｅｍｏｖａｌ）ブロック１２１００、ＣＲＣ―８デコーダー（ＣＲＣ―８  ｄｅｃｏｄｅｒ）ブロック１２２００及びＢＢフレームプロセッサ（ＢＢ  ｆｒａｍｅ  ｐｒｏｃｅｓｓｏｒ）ブロック１２３００を含むことができる。
【０１８５】
ＢＢデスクランブラーブロック１２０００は、入力されたビットストリームに対して送信端で使用したのと同一のＰＲＢＳを発生させ、ビット列とＸＯＲ演算をしてデスクランブリングを行うことができる。
【０１８６】
パディング除去ブロック１２１００は、送信端で必要に応じて挿入された各パディングビットを除去することができる。
【０１８７】
ＣＲＣ―８デコーダーブロック１２２００は、パディング除去ブロック１２１００から入力を受けたビットストリームに対してＣＲＣデコーディングを行い、ブロックエラーを確認／訂正することができる。
【０１８８】
ＢＢフレームプロセッサブロック１２３００は、ＢＢフレームヘッダーに伝送された情報をデコーディングし、デコーディングされた情報を用いてＭＰＥＧ―ＴＳ、ＩＰストリーム（ｖ４またはｖ６）またはＧＳ（Ｇｅｎｅｒｉｃ  ｓｔｒｅａｍ）を復元することができる。
【０１８９】
上述した各ブロックは、設計者の意図によって省略したり、類似または同一の機能を有する他のブロックに取り替えることができる。
【０１９０】
図１３は、本発明の他の実施例によるアウトプットプロセッサを示した図である。図１３に示したアウトプットプロセッサは、図８で説明したアウトプットプロセッサの一実施例に該当する。また、図１３に示したアウトプットプロセッサは、デマッピング＆デコーディングモジュールから出力された各マルチプルデータパイプを受信する場合に該当する。各マルチプルデータパイプに対するデコーディングは、複数のデータパイプに共通的に適用され得るコモンデータ及びこれと関連するデータパイプをマージングしてデコーディングする場合、または、受信装置が多数のサービスあるいはサービスコンポーネント（階層映像サービス（ｓｃａｌａｂｌｅ  ｖｉｄｅｏ  ｓｅｒｖｉｃｅ）を含む）を同時にデコーディングする場合を含むことができる。
【０１９１】
図１３に示したアウトプットプロセッサは、図１２で説明したアウトプットプロセッサの場合と同様に、ＢＢデスクランブラーブロック、パディング除去ブロック、ＣＲＣ―８デコーダーブロック及びＢＢフレームプロセッサブロックを含むことができる。各ブロックは、図１２で説明した各ブロックの動作と具体的な動作は異なり得るが、基本的な役割は同一である。
【０１９２】
図１３に示したアウトプットプロセッサに含まれたデ―ジッターバッファー（Ｄｅ―ｊｉｔｔｅｒ  ｂｕｆｆｅｒ）ブロック１３０００は、マルチプルデータパイプ間の同期化のために送信端で任意に挿入された遅延を、復元されたＴＴＯ（ｔｉｍｅ  ｔｏ  ｏｕｔｐｕｔ）パラメーターによって補償することができる。
【０１９３】
また、ヌルパケット挿入（Ｎｕｌｌ  ｐａｃｋｅｔ  ｉｎｓｅｒｔｉｏｎ）ブロック１３１００は、復元されたＤＮＰ（ｄｅｌｅｔｅｄ  ｎｕｌｌ  ｐａｃｋｅｔ）情報を参考にしてストリーム内の除去されたヌルパケットを復元することができ、コモンデータを出力することができる。
【０１９４】
ＴＳクロック再生性（ＴＳ  ｃｌｏｃｋ  ｒｅｇｅｎｅｒａｔｉｏｎ）ブロック１３２００は、ＩＳＣＲ（Ｉｎｐｕｔ  Ｓｔｒｅａｍ  Ｔｉｍｅ  Ｒｅｆｅｒｅｎｃｅ）情報を基準にして出力パケットの詳細な時間同期を復元することができる。
【０１９５】
ＴＳ再結合（ＴＳ  ｒｅｃｏｍｂｉｎｉｎｇ）ブロック１３３００は、ヌルパケット挿入ブロック１３１００から出力されたコモンデータ及びこれと関連する各データパイプを再結合（ｒｅｃｏｍｂｉｎｉｎｇ）し、元のＭＰＥＧ―ＴＳ、ＩＰストリーム（ｖ４またはｖ６）あるいはＧＳ（Ｇｅｎｅｒｉｃ  ｓｔｒｅａｍ）に復元して出力することができる。ＴＴＯ、ＤＮＰ、ＩＳＣＲ情報は、全てＢＢフレームヘッダーを通じて獲得することができる。
【０１９６】
イン―バンドシグナリングデコーダー（Ｉｎ―ｂａｎｄ  ｓｉｇｎａｌｉｎｇ  ｄｅｃｏｄｅｒ）ブロック１３４００は、データパイプの各ＦＥＣフレーム内のパディングビットフィールド（ｐａｄｄｉｎｇ  ｂｉｔ  ｆｉｅｌｄ）を介して伝送されるイン―バンドフィジカルレイヤーシグナリング情報を復元して出力することができる。
【０１９７】
図１３に示したアウトプットプロセッサは、ＰＬＳ―プリ経路とＰＬＳ―ポスト経路によって入力されるＰＬＳ―プリ情報及びＰＬＳ―ポスト情報をそれぞれＢＢデスクランブリングし、デスクランブリングされたデータに対してデコーディングを行い、元のＰＬＳデータを復元することができる。復元されたＰＬＳデータは、受信装置内のシステムコントローラー（ｓｙｓｔｅｍ  ｃｏｎｔｒｏｌｌｅｒ）に伝達され、システムコントローラーは、受信装置の同期化＆デモジュレーションモジュール、フレームパーシングモジュール、デマッピング＆デコーディングモジュール及びアウトプットプロセッサモジュールに必要なパラメーターを供給することができる。
【０１９８】
上述した各ブロックは、設計者の意図によって省略したり、類似または同一の機能を有する他のブロックに取り替えることができる。
【０１９９】
図１４は、本発明の他の実施例に係るコーディング＆モジュレーションモジュールを示した図である。
【０２００】
図１４に示したコーディング＆モジュレーションモジュールは、図１及び図５で説明したコーディング＆モジュレーションモジュールの他の実施例に該当する。
【０２０１】
図１４に示したコーディング＆モジュレーションモジュールは、図５で説明したように、各データパイプを介して伝送するサービスやサービスコンポーネント別にＱｏＳを調節するために、モジュールは、ＳＩＳＯ方式のための第１のブロック１４０００、ＭＩＳＯ方式のための第２のブロック１４１００、ＭＩＭＯ方式のための第３のブロック１４２００及びＰＬＳ―プリ／ポスト情報を処理するための第４のブロック１４３００を含むことができる。また、本発明の一実施例に係るコーディング＆モジュレーションモジュールは、上述したように、設計者の意図によって各データパイプを同一にまたは異なる形に処理するための各ブロックを含むことができる。図１４に示した第１のブロック〜第４のブロック１４０００―１４３００は、図５で説明した第１のブロック〜第４のブロック５０００―５３００とほぼ同一のブロックを含んでいる。
【０２０２】
しかし、第１のブロック〜第３のブロック１４０００―１４２００に含まれたコンステレーションマッパーブロック１４０１０の機能が、図５の第１のブロック〜第３のブロック５０００―５２００に含まれたコンステレーションマッパーブロック５０４０の機能と異なるという点、第１のブロック〜第４のブロック１４０００―１４３００のセルインターリーバーとタイムインターリーバーとの間にローテーション及びＩ／Ｑインターリーバー（ｒｏｔａｔｉｏｎ  ＆  Ｉ／Ｑ  ｉｎｔｅｒｌｅａｖｅｒ）ブロック１４０２０が含まれているという点、及びＭＩＭＯ方式のための第３のブロック１４２００の構成が図５に示したＭＩＭＯ方式のための第３のブロック５２００の構成と異なるという点において差がある。以下では、図５と同一の各ブロックに対する説明は省略し、上述した相違点を中心に説明する。
【０２０３】
図１４に示したコンステレーションマッパーブロック１４０１０は、入力されたビットワードをコンプレックスシンボルにマッピングすることができる。ただし、図５に示したコンステレーションマッパーブロック５０４０とは異なり、コンステレーションローテーションを行わない場合もある。図１４に示したコンステレーションマッパーブロック１４０１０は、上述したように、第１のブロック〜第３のブロック１４０００―１４２００に共通に適用することができる。
【０２０４】
ローテーション及びＩ／Ｑインターリーバーブロック１４０２０は、セルインターリーバーから出力されたセルインターリービングされたデータの各コンプレックスシンボルのイン―フェーズ（Ｉｎ―ｐｈａｓｅ）とＱ―フェーズ（Ｑｕａｄｒａｔｕｒｅ―ｐｈａｓｅ）コンポーネントを独立的にインターリービングしてシンボル単位で出力することができる。ローテーション及びＩ／Ｑインターリーバーブロック１４０２０の入力データ及び出力シンボルの個数は２個以上であり、これは、設計者の意図によって変更可能である。また、ローテーション及びＩ／Ｑインターリーバーブロック１４０２０は、イン―フェーズ（Ｉｎ―ｐｈａｓｅ）成分に対してはインターリービングを行わない場合もある。
【０２０５】
ローテーション及びＩ／Ｑインターリーバーブロック１４０２０は、上述したように、第１のブロック〜第４のブロック１４０００―１４３００に共通的に適用することができる。この場合、ローテーション及びＩ／Ｑインターリーバーブロック１４０２０がＰＬＳ―プリ／ポスト情報を処理するための第４のブロック１４３００に適用されるか否かは、上述したプリアンブルを通じてシグナリングすることができる。
【０２０６】
ＭＩＭＯ方式のための第３のブロック１４２００は、図１４に示したように、Ｑ―ブロックインターリーバー（Ｑ―ｂｌｏｃｋ  ｉｎｔｅｒｌｅａｖｅｒ）ブロック１４２１０及びコンプレックスシンボル生成（ｃｏｍｐｌｅｘ  ｓｙｍｂｏｌ  ｇｅｎｅｒａｔｏｒ）ブロック１４２２０を含むことができる。
【０２０７】
Ｑ―ブロックインターリーバーブロック１４２１０は、ＦＥＣエンコーダーから入力を受けたＦＥＣエンコーディングが行われたＦＥＣブロックのパリティーパート（パリティー領域）に対してパーミュテーション（ｐｅｒｍｕｔａｔｉｏｎ）を行うことができる。これを通じて、ＬＤＰＣ  Ｈマトリックスのパリティーパートを情報パート（ｉｎｆｏｒｍａｔｉｏｎ  ｐａｒｔ）と同一に循環構造（ｃｙｃｌｉｃ  ｓｔｒｕｃｔｕｒｅ）に作ることができる。Ｑ―ブロックインターリーバーブロック１４２１０は、ＬＤＰＣ  ＨマトリックスのＱサイズを有する各出力ビットブロックの順序をパーミュテーションした後、行―列ブロックインターリービング（ｒｏｗ―ｃｏｌｕｍｎ  ｂｌｏｃｋ  ｉｎｔｅｒｌｅａｖｉｎｇ）を行い、最終ビット列を生成して出力することができる。
【０２０８】
コンプレックスシンボル生成ブロック１４２２０は、Ｑ―ブロックインターリーバーブロック１４２１０から出力された各ビット列の入力を受け、コンプレックスシンボルにマッピングして出力することができる。この場合、コンプレックスシンボル生成ブロック１４２２０は、少なくとも二つの経路を介して各シンボルを出力することができる。これは、設計者の意図によって変更可能である。
【０２０９】
上述した各ブロックは、設計者の意図によって省略したり、類似または同一の機能を有する他のブロックに取り替えることができる。
【０２１０】
結果的に、図１４に示したように、本発明の他の実施例に係るコーディング＆モジュレーションモジュールは、各経路別に処理されたデータパイプ、ＰＬＳ―プリ情報、ＰＬＳ―ポスト情報をフレームストラクチャーモジュールに出力することができる。
【０２１１】
図１５は、本発明の他の実施例に係るデマッピング＆デコーディングモジュールを示した図である。
【０２１２】
図１５に示したデマッピング＆デコーディングモジュールは、図８及び図１１で説明したデマッピング＆デコーディングモジュールの他の実施例に該当する。また、図１５に示したデマッピング＆デコーディングモジュールは、図１４で説明したコーディング＆モジュレーションモジュールの逆動作を行うことができる。
【０２１３】
図１５に示したように、本発明の他の実施例に係るデマッピング＆デコーディングモジュールは、ＳＩＳＯ方式のための第１のブロック１５０００、ＭＩＳＯ方式のための第２のブロック１５１００、ＭＩＭＯ方式のための第３のブロック１５２００、及びＰＬＳ―プリ／ポスト情報を処理するための第４のブロック１５３００を含むことができる。また、本発明の一実施例に係るデマッピング＆デコーディングモジュールは、上述したように、設計者の意図によって各データパイプを同一にまたは異なる形に処理するための各ブロックを含むことができる。図１５に示した第１のブロック〜第４のブロック１５０００―１５３００は、図１１で説明した第１のブロック〜第４のブロック１１０００―１１３００とほぼ同一の各ブロックを含んでいる。
【０２１４】
しかし、第１のブロック〜第４のブロック１５０００―１５３００のタイムデインターリーバーとセルデインターリーバーとの間にＩ／Ｑデインターリーバー及びデローテーション（Ｉ／Ｑ  ｄｅｉｎｔｅｒｌｅａｖｅｒ  ＆  ｄｅｒｏｔａｔｉｏｎ）ブロック１５０１０が含まれているという点、第１のブロック〜第３のブロック１５０００―１５２００に含まれたコンステレーションデマッパーブロック１５０２０の機能が、図１１の第１のブロック〜第３のブロック１１０００―１１２００に含まれたコンステレーションデマッパーブロック１１０３０の機能と異なるという点、及びＭＩＭＯ方式のための第３のブロック１５２００の構成が図１１に示したＭＩＭＯ方式のための第３のブロック１１２００の構成と異なるという点において差がある。以下では、図１１と同一のブロックに対する説明は省略し、上述した相違点を中心に説明する。
【０２１５】
Ｉ／Ｑデインターリーバー及びデローテーションブロック１５０１０は、図１４で説明したローテーション及びＩ／Ｑインターリーバーブロック１４０２０の逆過程を行うことができる。すなわち、Ｉ／Ｑデインターリーバー及びデローテーションブロック１５０１０は、送信端でＩ／Ｑインターリービングされて伝送されたＩ及びＱコンポーネントに対してそれぞれデインターリービングを行うことができ、復元された各Ｉ／Ｑコンポーネントを有するコンプレックスシンボルを再びデローテーションして出力することができる。
【０２１６】
Ｉ／Ｑデインターリーバー及びデローテーションブロック１５０１０は、上述したように、第１のブロック〜第４のブロック１５０００―１５３００に共通に適用することができる。この場合、Ｉ／Ｑデインターリーバー及びデローテーションブロック１５０１０がＰＬＳ―プリ／ポスト情報を処理するための第４のブロック１５３００に適用されるか否かは、上述したプリアンブルを通じてシグナリングすることができる。
【０２１７】
コンステレーションデマッパーブロック１５０２０は、図１４で説明したコンステレーションマッパーブロック１４０１０の逆過程を行うことができる。すなわち、コンステレーションデマッパーブロック１５０２０は、デローテーションを行わず、セルデインターリービングされた各データに対してデマッピングを行うことができる。
【０２１８】
ＭＩＭＯ方式のための第３のブロック１５２００は、図１５に示したように、コンプレックスシンボルパーシング（ｃｏｍｐｌｅｘ  ｓｙｍｂｏｌ  ｐａｒｓｉｎｇ）ブロック１５２１０及びＱ―ブロックデインターリーバー（Ｑ―ｂｌｏｃｋ  ｄｅｉｎｔｅｒｌｅａｖｅｒ）ブロック１５２２０を含むことができる。
【０２１９】
コンプレックスシンボルパーシングブロック１５２１０は、図１４で説明したコンプレックスシンボル生成ブロック１４２２０の逆過程を行うことができる。すなわち、コンプレックスデータシンボルをパーシングし、ビットデータにデマッピングして出力することができる。この場合、コンプレックスシンボルパーシングブロック１５２１０は、少なくとも二つの経路を介して各コンプレックスデータシンボルの入力を受けることができる。
【０２２０】
Ｑ―ブロックデインターリーバーブロック１５２２０は、図１４で説明したＱ―ブロックデインターリーバーブロック１４２１０の逆過程を行うことができる。すなわち、Ｑ―ブロックデインターリーバーブロック１５２２０は、行―列デインターリービング（ｒｏｗ―ｃｏｌｕｍｎ  ｄｅｉｎｔｅｒｌｅａｖｉｎｇ）によって各Ｑサイズブロックを復元した後、パーミュテーションされた各ブロックの順序を元の順序通りに復元した後、パリティーデインターリービングを通じて各パリティービットの位置を元通りに復元して出力することができる。
【０２２１】
上述した各ブロックは、設計者の意図によって省略したり、類似または同一の機能を有する他のブロックに取り替えることができる。
【０２２２】
結果的に、図１５に示したように、本発明の他の実施例に係るデマッピング＆デコーディングモジュールは、各経路別に処理されたデータパイプ及びＰＬＳ情報をアウトプットプロセッサに出力することができる。
【０２２３】
上述したように、本発明の一実施例に係る放送信号送信装置及び送信方法は、同一のＲＦチャンネル内で互いに異なる放送送受信システムの信号をマルチプレキシングして伝送することができ、本発明の一実施例に係る放送信号受信装置及び受信方法は、これに対応して各信号を処理することができる。したがって、本発明の一実施例に係る放送信号送受信システムは、フレキシブル（ｆｌｅｘｉｂｌｅ）な放送送受信システムを提供することができる。
【０２２４】
図１６は、本発明の一実施例に係るスーパーフレーム構造を示した図である。
【０２２５】
本発明の一実施例に係る放送信号送信装置は、放送サービスと関連するデータを運搬する複数のスーパーフレームを連続的に伝送することができる。
【０２２６】
図１６に示したように、一つのスーパーフレーム１７０００内には、互いに異なるタイプの各フレーム１７１００とＦＥＦ（Ｆｕｔｕｒｅ  Ｅｘｔｅｎｓｉｏｎ  Ｆｒａｍｅ）１７１１０が時間単位でマルチプレキシングされて伝送され得る。上述したように、本発明の一実施例に係る放送信号送信装置は、同一のＲＦチャンネル内で互いに異なる放送サービスの信号をフレーム単位でマルチプレキシングして伝送することができる。互いに異なる放送サービスは、各放送サービスの特性及び目的に応じて異なる受信状態（ｒｅｃｅｐｔｉｏｎ  ｃｏｎｄｉｔｉｏｎ）や異なるカバレッジ（ｄｉｆｆｅｒｅｎｔ  ｃｏｖｅｒａｇｅ）を要求することができる。したがって、各信号フレームは、互いに異なる放送サービスのデータを伝送するためのタイプに区別することができ、各信号フレームに含まれたデータは、互いに異なる伝送パラメーターによって処理することができる。また、各信号フレームは、各信号フレームが伝送する放送サービスによって互いに異なるＦＦＴサイズ、保護区間を有することができる。図１６に示したＦＥＦ１７１１０は、今後、新たな放送サービスシステムのために使用できるフレームである。
【０２２７】
本発明の一実施例に係る互いに異なるタイプの各信号フレーム１７１００は、設計者の意図によってスーパーフレーム内に割り当てることができる。具体的に、本発明の一実施例に係る各信号フレーム１７１００は、互いに異なるタイプの信号フレームがマルチプレキシングされた単位ごとに反復的にスーパーフレーム内に割り当てることもでき、複数の同一のタイプの信号フレームが連続的に割り当てられた後、他のタイプの各信号フレームが連続的に割り当てられる方式でスーパーフレーム内に割り当てることができる。これは、設計者の意図によって変更可能である。
【０２２８】
また、各信号フレームは、図１６に示したように、プリアンブル１７２００、エッジデータＯＦＤＭシンボル（ｅｄｇｅ  ｄａｔａ  ＯＦＤＭ  ｓｙｍｂｏｌ）１７２１０、複数のデータＯＦＤＭシンボル（ｄａｔａ  ＯＦＤＭ  ｓｙｍｂｏｌｓ）１７２２０を含むことができる。
【０２２９】
プリアンブル１７２００は、信号フレームと関連するシグナリング情報、例えば、伝送パラメーターなどを伝送することができる。すなわち、プリアンブルは、基本的なＰＬＳデータ（ｂａｓｉｃ  ＰＬＳ  ｄａｔａ）を伝送することができ、フレームの開始部分に位置し得る。また、プリアンブルは、図１で説明した各ＰＬＳデータなどを伝送することができる。すなわち、プリアンブルは、基本的なＰＬＳデータのみを伝送するシンボルまたは図１で説明したＰＬＳデータを全て伝送する各シンボルを全て含む概念で使用することができる。これは、設計者の意図によって変更可能である。本発明では、プリアンブルを通じて伝送されるシグナリング情報をプリアンブルシグナリング情報と称することができる。
【０２３０】
エッジデータＯＦＤＭシンボル１７２１０は、フレームの開始または終了に位置するＯＦＤＭシンボルであって、データシンボルの全てのパイロットキャリア位置にパイロットを伝送するために使用することができる。エッジデータＯＦＤＭシンボル１７２１０の位置は、設計者の意図によって変更可能である。
【０２３１】
複数のデータＯＦＤＭシンボル１７２２０は、各放送サービスのデータを伝送することができる。
【０２３２】
図１６に示したプリアンブル１７２００は、各信号フレームの開始を示す情報を含んでいるので、本発明の一実施例に係る放送信号受信装置は、プリアンブル１７２００を検出し、該当の信号フレームの同期化を行うことができる。また、プリアンブル１７２００は、周波数同期のための情報及び信号フレームをデコーディングするための基本的な伝送パラメーターを含むことができる。
【０２３３】
したがって、本発明の一実施例に係る放送信号受信装置は、一つのスーパーフレーム内でマルチプレキシングされた互いに異なるタイプの各信号フレームを受信する場合にも、各信号フレームのプリアンブルをデコーディングし、信号フレームを区別し、必要な放送サービスを獲得することができる。
【０２３４】
すなわち、本発明の一実施例に係る放送信号受信装置は、時間領域でプリアンブル１７２００を検出し、本発明の一実施例に係る放送信号送受信システムに該当する信号が存在するか否かを確認することができる。その後、本発明の一実施例に係る放送信号受信装置は、プリアンブル１７２００から信号フレームの同期化のための情報を獲得し、周波数オフセットなどを補償することができる。また、本発明の一実施例に係る放送信号受信装置は、プリアンブル１７２００を通じて伝送されるシグナリング情報をデコーディングし、信号フレームをデコーディングするための基本伝送パラメーターなどを獲得することができる。その後、本発明の一実施例に係る放送信号受信装置は、該当の信号フレームを通じて伝送される放送サービスデータを獲得するためのシグナリング情報をデコーディングし、所望の放送サービスデータを獲得することができる。
【０２３５】
図１７は、本発明の一実施例に係るプリアンブル挿入ブロックを示した図である。
【０２３６】
図１７は、図７で説明したプリアンブル挿入ブロック７５００の一実施例を示し、図１６で説明したプリアンブルを生成することができる。
【０２３７】
図１７に示したように、本発明の一実施例に係るプリアンブル挿入ブロックは、シグナリングシーケンス選択（ｓｉｇｎａｌｉｎｇ  ｓｅｑｕｅｎｃｅ  ｓｅｌｅｃｔｉｏｎ）ブロック１８０００、シグナリングシーケンスインターリービング（ｓｉｇｎａｌｉｎｇ  ｓｅｑｕｅｎｃｅ  ｉｎｔｅｒｌｅａｖｉｎｇ）ブロック１８１００、マッピング（ｍａｐｐｉｎｇ）ブロック１８２００、スクランブリング（ｓｃｒａｍｂｌｉｎｇ）ブロック１８３００、キャリア割り当て（ｃａｒｒｉｅｒ  ａｌｌｏｃａｔｉｏｎ）ブロック１８４００、キャリア割り当てテーブル（ｃａｒｒｉｅｒ  ａｌｌｏｃａｔｉｏｎ  ｔａｂｌｅ）ブロック１８５００、ＩＦＦＴブロック１８６００、ガード挿入（ｇｕａｒｄ  ｉｎｓｅｒｔｉｏｎ）ブロック１８７００及びマルチプレキシングブロック１８８００を含むことができる。各ブロックは、設計者の意図によって変更されたり、プリアンブル挿入ブロックに含まれない場合もある。以下、各ブロックの動作を中心に説明する。
【０２３８】
シグナリングシーケンス選択ブロック１８０００は、プリアンブルを通じて伝送されるシグナリング情報の入力を受け、シグナリング情報に適したシグナリングシーケンスを選択することができる。
【０２３９】
シグナリングシーケンスインターリービングブロック１８１００は、シグナリングシーケンス選択ブロック１８０００で選択したシグナリングシーケンスによって入力されたシグナリング情報を伝送する各シグナリングシーケンスをインターリービングすることができる。具体的な内容は後で説明することにする。
【０２４０】
マッピングブロック１８２００は、インターリービングされたシグナリング情報をモジュレーション方式を用いてマッピングすることができる。
【０２４１】
スクランブリングブロック１８３００は、マッピングされた各データをスクランブリングシーケンスと掛けて出力することができる。
【０２４２】
キャリア割り当てブロック１８４００は、スクランブリングブロック１８３００から出力されたデータをキャリア割り当てテーブルブロック１８５００から出力したアクティブキャリア位置情報を用いて該当のデータを定められたキャリア位置に配置することができる。
【０２４３】
ＩＦＦＴブロック１８６００は、キャリア割り当てブロック１８４００から出力されたキャリアに配置された各データを時間ドメインのＯＦＤＭ信号に変換することができる。
【０２４４】
ガード挿入ブロック１８７００は、変換されたＯＦＤＭ信号に保護区間を挿入することができる。
【０２４５】
最終的に、マルチプレキシングブロック１８８００は、ガード挿入ブロック１８７００から出力された信号を、図７で説明したガードシーケンス挿入ブロック７４００から出力された信号ｃ（ｔ）とマルチプレキシングし、アウトプット信号ｐ（ｔ）を出力することができる。アウトプット信号ｐ（ｔ）は、図７で説明したウェーブフォームプロセッシングブロック７６００に入力することができる。
【０２４６】
図１８は、本発明の一実施例に係るプリアンブルの構造を示した図である。
【０２４７】
図１８に示したプリアンブルは、図１７で説明したプリアンブル挿入ブロックによって生成することができる。
【０２４８】
本発明の一実施例に係るプリアンブルは、タイムドメイン上のプリアンブル信号の構造であって、スクランブリングされたサイクリックプリフィクス（循環前置）（ｓｃｒａｍｂｌｅｄ  ｃｙｃｌｉｃ  ｐｒｅｆｉｘ）パート１９０００及びＯＦＤＭシンボル１９１００を含むことができる。
【０２４９】
図１８に示したスクランブリングされたサイクリックプリフィクスパート１９０００は、ＯＦＤＭシンボルの一部あるいは全体をスクランブリングして生成することができ、保護区間として使用することができる。
【０２５０】
したがって、本発明の一実施例に係る放送信号受信装置は、周波数同期化を行うことができず、受信した放送信号内に周波数オフセット（ｏｆｆｓｅｔ）が存在する場合にも、サイクリックプリフィクス形態の保護区間を用いて保護区間相関演算（ｇｕａｒｄ  ｉｎｔｅｒｖａｌ  ｃｏｒｒｅｌａｔｉｏｎ）を通じてプリアンブルを検出することができる。
【０２５１】
また、本発明の一実施例に係るスクランブリングされたサイクリックプリフィクス形態の保護区間は、ＯＦＤＭシンボルにスクランブリングシーケンス（ｓｃｒａｍｂｌｉｎｇ  ｓｅｑｕｅｎｃｅ）、（またはシーケンス）を掛けて生成することができる。本発明の一実施例に係るスクランブリングシーケンスは、いずれの形態の信号にもなり、これは、設計者の意図によって変更可能である。
【０２５２】
本発明の一実施例に係るスクランブリングされたサイクリックプリフィクス形態の保護区間の生成方法は、次のような長所を有することができる。
【０２５３】
第一に、ノーマルＯＦＤＭシンボル（Ｎｏｒｍａｌ  ＯＦＤＭ  Ｓｙｍｂｏｌ）との区分を通じた容易なプリアンブル検出が可能であるという点である。上述したように、スクランブリングされたサイクリックプリフィクス形態の保護区間の場合、一般的なノーマルＯＦＤＭシンボルとは異なり、スクランブリングシーケンスによってスクランブリングされて生成される。この場合、本発明の一実施例に係る放送信号受信装置が保護区間相関演算を行う場合、ノーマルＯＦＤＭシンボルによる相関最大値または相関ピーク（ｃｏｒｒｅｌａｔｉｏｎ  ｐｅａｋ）が発生せず、プリアンブルによる相関最大値のみが発生するので、容易にプリアンブルを検出することができる。
【０２５４】
第二に、本発明の一実施例に係るスクランブリングされたサイクリックプリフィクス形態の保護区間を使用する場合、危険な遅延（ｄａｎｇｅｒｏｕｓ  ｄｅｌａｙ）問題を予防することができる。例えば、ＯＦＤＭシンボルの周期Ｔｕだけ時間が遅延された多重経路干渉が存在する場合は、放送信号受信装置が保護区間相関演算を行う場合、常に多重経路による相関値が存在するので、プリアンブル検出性能が低下し得る。しかし、本発明の一実施例に係る放送信号受信装置が保護区間相関演算を行う場合、上述したように、スクランブリングされたサイクリックプリフィクスによる最大値（ｐｅａｋ）のみが発生するので、多重経路による相関値に影響を受けずにプリアンブルを検出することができる。
【０２５５】
最後に、ＣＷ（Ｃｏｎｔｉｎｕｏｕｓ  Ｗａｖｅ）干渉（Ｉｎｔｅｒｆｅｒｅｎｃｅ）の影響を防止できるという点である。受信された信号にＣＷ干渉が含まれている場合、放送信号受信装置が保護区間相関演算を行うとき、ＣＷによるＤＣ成分が常に存在するので、放送信号受信装置の信号検出性能及び同期性能が低下し得る。しかし、本発明の一実施例に係るスクランブリングされたサイクリックプリフィクス形態の保護区間を使用する場合、ＣＷによるＤＣ成分がスクランブリングシーケンスによって平均になるので、ＣＷによる影響を受けない場合もある。
【０２５６】
図１９は、本発明の一実施例に係るプリアンブル検出器を示した図である。
【０２５７】
図１９は、図９で説明した同期化＆デモジュレーションモジュールに含まれたプリアンブル検出器９３００の一実施例を示し、図１７で説明したプリアンブルを検出することができる。
【０２５８】
図１９に示したように、本発明の一実施例に係るプリアンブル検出器は、相関値獲得部（ｃｏｒｒｅｌａｔｉｏｎ  ｄｅｔｅｃｔｏｒ）２００００、ＦＦＴブロック２０１００、ＩＣＦＯ（Ｉｎｔｅｇｅｒ  ｃａｒｒｉｅｒ  ｆｒｅｑｕｅｎｃｙ  ｏｆｆｓｅｔ）推定器（ｅｓｔｉｍａｔｏｒ）２０２００、キャリア割り当てテーブルブロック２０３００、データ抽出器（ｄａｔａ  ｅｘｔｒａｃｔｏｒ）２０４００及びシグナリングデコーダー２０５００を含むことができる。各ブロックは、設計者の意図によって変更されたり、プリアンブル検出器に含まれない場合もある。以下、各ブロックの動作を中心に説明する。
【０２５９】
相関値獲得部２００００は、上述したプリアンブルを検出し、フレーム同期、ＯＦＤＭシンボル同期、タイミング情報及びＦＣＦＯ（Ｆｒａｃｔｉｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｏｆｆｓｅｔ）を推定して出力することができる。具体的な内容は後で説明することにする。
【０２６０】
ＦＦＴブロック２０１００は、相関値獲得部２００００から出力されたタイミング情報を用いてプリアンブルに含まれたＯＦＤＭシンボル部分を周波数領域に変換することができる。
【０２６１】
ＩＣＦＯ推定器２０２００は、キャリア割り当てテーブルブロック２０３００から出力された各アクティブキャリアの位置情報の入力を受け、ＩＣＦＯ情報を推定して出力することができる。
【０２６２】
データ抽出器２０４００は、ＩＣＦＯ推定器２０２００から出力されたＩＣＦＯ情報を受信し、各アクティブキャリアに割り当てられたシグナリング情報を抽出することができ、シグナリングデコーダー２０５００は、抽出されたシグナリング情報をデコーディングすることができる。
【０２６３】
したがって、本発明の一実施例に係る放送信号受信装置は、上述した過程を通じて、プリアンブルを通じて伝送されるシグナリング情報を獲得することができる。
【０２６４】
図２０は、本発明の一実施例に係る相関値獲得部を示した図である。
【０２６５】
図２０は、図１９で説明した相関値獲得部２００００の一実施例を示す。
【０２６６】
本発明の一実施例に係る相関値獲得部は、遅延（ｄｅｌａｙ）ブロック２１０００、共役（ｃｏｎｊｕｇａｔｅ）ブロック２１１００、掛け算器、相関器（ｃｏｒｒｅｌａｔｏｒ）ブロック２１２００、ピークサーチ（ｐｅａｋ  ｓｅａｒｃｈ）ブロック２１３００及びＦＣＦＰ推定器（ｅｓｔｉｍａｔｏｒ）ブロック２１４００を含むことができる。以下、各ブロックの動作を中心に説明する。
【０２６７】
相関値獲得部の遅延ブロック２１０００は、入力された信号ｒ（ｔ）をプリアンブル内のＯＦＤＭシンボルの期間（ｄｕｒａｔｉｏｎ）Ｔｕだけ遅延させることができる。
【０２６８】
その後、共役ブロック２１１００は、遅延された信号ｒ（ｔ）に対して共役（ｃｏｎｊｕｇａｔｉｎｇ）演算を行うことができる。
【０２６９】
掛け算器は、共役（ｃｏｎｊｕｇａｔｉｎｇ）演算が行われたｒ（ｔ）とｒ（ｔ）を掛けて信号ｍ（ｔ）を出力することができる。
【０２７０】
その後、相関器ブロック２１２００は、入力された信号ｍ（ｔ）とスクランブリングシーケンスに対して相関（ｃｏｒｒｅｌａｔｉｏｎ）演算を行い、デスクランブリングされた信号ｃ（ｔ）を生成することができる。
【０２７１】
その後、ピークサーチブロック２１４００は、相関器ブロック２１２００から出力された信号ｃ（ｔ）の最大値（ｐｅａｋ）を検出することができる。この場合、プリアンブルに含まれたスクランブリングされたサイクリックプリフィクスは、スクランブリングシーケンスによってデスクランブリングされるので、スクランブリングされたサイクリックプリフィクスの最大値が発生し得る。しかし、スクランブリングされたサイクリックプリフィクス以外の他のＯＦＤＭシンボルや多重経路（ｍｕｌｔｉｐａｔｈ）による各成分は、スクランブリングシーケンスによってスクランブリングされるので、最大値が発生しない。したがって、ピークサーチブロック２１３００は、信号ｃ（ｔ）の最大値を容易に検出することができる。
【０２７２】
ＦＣＦＰ推定器ブロック２１４００は、受信した信号のフレーム同期及びＯＦＤＭシンボル同期を獲得し、最大値位置の相関値からＦＣＦＯ情報を推定して出力することができる。
【０２７３】
上述したように、本発明の一実施例に係るスクランブリングシーケンスは、いずれの形態の信号にもなり、これは、設計者の意図によって変更可能である。
【０２７４】
図２１〜図２５は、チャープ―ライク（ｃｈｉｒｐ―ｌｉｋｅ）シーケンス、バランスドｍ―シーケンス（ｂａｌａｎｃｅｄ  ｍ―ｓｅｑｕｅｎｃｅ）、ザドフチュー（Ｚａｄｏｆｆ―Ｃｈｕ）シーケンス及びバイナリーチャープ―ライクシーケンスが本発明の実施例に係るスクランブリングシーケンスとして用いられるときに得られる結果を示す。
【０２７５】
以下、各図面を説明する。
【０２７６】
図２１は、本発明の一実施例に係るスクランブリングシーケンスを使用した結果を示したグラフである。
【０２７７】
図２１は、本発明の一実施例に係るスクランブリングシーケンスがＣＬシーケンスである場合の使用結果を示したグラフである。本発明の一実施例に係るＣＬシーケンスは、次の数式１によって計算することができる。
【０２７８】
【数１】
2017139766.tif 000003
【０２７９】
数式１に示したように、ＣＬシーケンスは、４個のそれぞれ互いに異なる周波数のサイン曲線（ｓｉｎｕｓｏｉｄ）を一周期ずつ連結して生成することができる。
【０２８０】
図２１の（ａ）は、本発明の一実施例に係るＣＬシーケンスの波形またはウェーブフォーム（ｗａｖｅｆｏｒｍ）を示したグラフである。
【０２８１】
図２１の（ａ）のグラフに示した波形のうち１番目の波形２２０００は、ＣＬシーケンスの実数部を意味し、２番目の波形２２１００は、ＣＬシーケンスの虚数部を意味する。本発明の一実施例に係るチャープ―ライク（ｃｈｉｒｐ―ｌｉｋｅ）シーケンスの長さは１０２４サンプルであり、実数部と虚数部シーケンスの平均はそれぞれ０である。
【０２８２】
図２１の（ｂ）は、ＣＬシーケンスを使用した場合、図１９〜図２０で説明した相関器ブロックから出力された信号ｃ（ｔ）の波形を示したグラフである。
【０２８３】
ＣＬシーケンスは、周期が互いに異なる信号で構成されているので、危険な遅延（ｄａｎｇｅｒｏｕｓ  ｄｅｌａｙ）問題が発生しない。また、ＣＬシーケンスの相関関係特性は、保護区間相関と類似し、既存の放送送受信システムのプリアンブルと明確に対比されるので、本発明の一実施例に係る放送信号受信装置は、プリアンブルを容易に検出することができる。また、ＣＬシーケンスは、正確なシンボルタイミング情報を提供することができ、ｍ―シーケンスなどのＤＬシーケンス（ｄｅｌｔａ―ｌｉｋｅ  ｃｏｒｒｅｌａｔｉｏｎ）特性を示すシーケンスに比べて多重経路チャンネルで雑音に対する耐性に強いという長所を有している。また、ＣＬシーケンスを用いてスクランブリングを行う場合、元信号に比べて帯域幅の増加が少ない信号を生成することができる。
【０２８４】
図２２は、本発明の他の実施例に係るスクランブリングシーケンスを使用した結果を示したグラフである。
【０２８５】
図２２は、本発明の他の実施例に係るスクランブリングシーケンスが上述したバランスドｍ―シーケンスである場合の使用結果を示したグラフである。本発明の一実施例に係るバランスドｍ―シーケンスは、次の数式２によって計算することができる。
【０２８６】
【数２】
2017139766.tif 000004
【０２８７】
本発明のバランスドｍ―シーケンスは、１０２３サンプル長さを有するｍ―シーケンスに「＋１」値を有する一つのサンプルを追加して生成されることを一実施例とすることができる。また、本発明のバランスドｍ―シーケンスの長さは１０２４サンプルであり、平均値は「０」であることを一実施例とすることができる。これは、設計者の意図によって変更可能である。
【０２８８】
図２２の（ａ）は、本発明の一実施例に係るバランスドｍ―シーケンスの波形を示したグラフであり、図２２の（ｂ）は、バランスドｍ―シーケンスを使用した場合、図１９〜図２０で説明した相関器ブロックから出力された信号ｃ（ｔ）の波形を示したグラフである。
【０２８９】
本発明の一実施例に係るバランスドｍ―シーケンスを使用する場合、プリアンブル相関関係特性がデルタ（ｄｅｌｔａ）関数のように表れるので、本発明の一実施例に係る受信装置は、受信した信号に対してシンボル同期を容易に行うことができる。
【０２９０】
図２３は、本発明の更に他の実施例に係るスクランブリングシーケンスを使用した結果を示したグラフである。
【０２９１】
図２３は、本発明の他の実施例に係るスクランブリングシーケンスがＺＣシーケンスである場合の使用結果を示したグラフである。本発明の一実施例に係るＺＣシーケンスは、次の数式３によって計算することができる。
【０２９２】
【数３】
2017139766.tif 000005
【０２９３】
本発明のＺＣシーケンスの長さは１０２３サンプルで、ｕ値は２３であることを一実施例とすることができる。これは、設計者の意図によって変更可能である。
【０２９４】
図２３の（ａ）は、本発明の一実施例に係るＺＣシーケンスを使用した場合、図１９〜図２０で説明した相関器ブロックから出力された信号ｃ（ｔ）の波形を示したグラフである。
【０２９５】
また、図２３の（ｂ）は、本発明の一実施例に係るＺＣシーケンスのイン―フェーズ波形（Ｉｎ―ｐｈａｓｅ  ｗａｖｅｆｏｒｍ）を示したグラフで、図２３の（ｃ）は、本発明の一実施例に係るＺＣシーケンスのＱ―フェーズ波形（ｑｕａｄｒａｔｕｒｅ  ｐｈａｓｅ  ｗａｖｅｆｏｒｍ）を示したグラフである。
【０２９６】
本発明の一実施例に係るＺＣシーケンスを使用する場合、プリアンブル相関関係特性がデルタ関数のように表れるので、本発明の一実施例に係る受信装置は、受信した信号に対してシンボル同期を容易に行うことができる。また、受信した信号の包絡線（ｅｎｖｅｌｏｐｅ）が周波数領域と時間領域で全て一定に表れるという長所がある。
【０２９７】
図２４は、本発明の他の実施例に係るスクランブリングシーケンスが用いられるときに得られる結果を示す図である。図２４のグラフは、バイナリーチャープ―ライクシーケンスの波形を示す。バイナリーチャープ―ライクシーケンスは、本発明に係るスクランブリングシーケンスとして使用できる信号の実施例である。
【０２９８】
【数４】
2017139766.tif 000006
【０２９９】
バイナリーチャープ―ライクシーケンスは、数式４で表現することができる。数式４で表現された信号は、バイナリーチャープ―ライクシーケンスの実施例である。
【０３００】
バイナリーチャープ―ライクシーケンスは、上述したチャープ―ライクシーケンスを構成するそれぞれの信号値の実数部及び虚数部が「１」及び「−１」の２個の値のみを有するように量子化されたシーケンスである。本発明の他の実施例に係るバイナリーチャープ―ライクシーケンスは、「−０．７０７（−１を２の平方根で割る）」及び「０．７０７（１を２の平方根で割る）」の２個の信号値のみを有する実数部及び虚数部を有することができる。バイナリーチャープ―ライクシーケンスの実数部及び虚数部の量子化された値は、設計者によって変更可能である。数式４において、ｉ［ｋ］は、シーケンスを構成する各信号の実数部を示し、ｑ［ｋ］は、シーケンスを構成する各信号の虚数部を示す。
【０３０１】
バイナリーチャープ―ライクシーケンスは、次のような利点を有する。まず、バイナリーチャープ―ライクシーケンスは、異なる周期を有する信号で構成されるので、危険な遅延を生成しない。第二に、バイナリーチャープ―ライクシーケンスは保護区間相関（ｇｕａｒｄ  ｉｎｔｅｒｖａｌ  ｃｏｒｒｅｌａｔｉｏｎ）と類似する相関特性を有し、したがって、従来の各放送システムと比較して正確なシンボルタイミング情報を提供し、ｍ―シーケンスなどのデルタ―ライク（ｄｅｌｔａ―ｌｉｋｅ）相関特性を有するシーケンスに比べて多経路チャンネルに対するより高い雑音抵抗を有する。第三に、バイナリーチャープ―ライクシーケンスを用いてスクランブリングが行われるとき、本来の信号と比較して帯域幅が少なく増加する。第四に、バイナリーチャープ―ライクシーケンスがバイナリーレベルシーケンスであるので、バイナリーチャープ―ライクシーケンスが用いられるとき、減少した複雑度を有する受信機を設計することができる。
【０３０２】
バイナリーチャープ―ライクシーケンスの波形を示すグラフにおいて、実線は、実数部に対応する波形を示し、点線は、虚数部に対応する波形を示す。バイナリーチャープ―ライクシーケンスの実数部及び虚数部の波形は、チャープ―ライクシーケンスとは異なり、矩形波（ｓｑｕａｒｅ  ｗａｖｅ）に対応する。
【０３０３】
図２５は、本発明の他の実施例に係るスクランブリングシーケンスが用いられるときに得られる結果を示すグラフである。グラフは、バイナリーチャープ―ライクシーケンスが用いられるとき、上述した相関器ブロックから出力される信号ｃ（ｔ）の波形を示す。グラフにおいて、ピークは、サイクリックプリフィクス（ｃｙｃｌｉｃ  ｐｒｅｆｉｘ）による相関ピークであり得る。
【０３０４】
図１７を参照して説明したように、本発明の実施例に係るプリアンブル挿入ブロックに含まれるシグナリングシーケンスインターリービングブロック１８１００は、シグナリングシーケンス選択ブロック１８０００によって選択されたシグナリングシーケンスによる入力シグナリング情報を送信するためにシグナリングシーケンスをインターリービングすることができる。
【０３０５】
以下では、本発明の一実施例に係るシグナリングシーケンスインターリービングブロック１８１００が、プリアンブルの周波数領域の構造においてシグナリング情報をインターリービングする方法を説明する。
【０３０６】
図２６は、本発明の一実施例に係るシグナリング情報のインターリービング過程を示した図である。
【０３０７】
図１７で説明した本発明の一実施例に係るプリアンブルは、１Ｋシンボルのサイズを有することができ、１Ｋシンボルを構成する各キャリアのうち３８４アクティブキャリアのみを使用することができる。プリアンブルのサイズや使用される各アクティブキャリアの個数は、設計者の意図によって変更可能である。本発明の一実施例に係るプリアンブルを通じて伝送されるシグナリングデータは、Ｓ１、Ｓ２と称される二つのシグナリングフィールドを含むことができる。
【０３０８】
また、図２６に示したように、本発明の一実施例に係るプリアンブルを通じて伝送されるシグナリング情報は、Ｓ１のビットシーケンスとＳ２のビットシーケンスを通じて伝送することができる。
【０３０９】
本発明の一実施例に係るＳ１の各ビットシーケンスとＳ２の各ビットシーケンスは、プリアンブルに含まれたそれぞれ独立的なシグナリング情報（またはシグナリングフィールド）を伝送するために各アクティブキャリアに割り当てられる各シグナリングシーケンスである。
【０３１０】
具体的に、Ｓ１は、３ビットのシグナリング情報を伝送することができ、同一の６４ビットシーケンスが２回反復される構造で構成することができる。また、Ｓ１は、Ｓ２の前後に配置することができる。Ｓ２は、２５６ビットの単一シーケンスとして４ビットのシグナリング情報を伝送することができる。本発明のＳ１及びＳ２の各ビットシーケンスは、０から開始する順次的な数字値で表現されることを一実施例とすることができる。したがって、Ｓ１の１番目のビットシーケンスは、図２６に示したようにＳ１（０）として表現することができ、Ｓ２の１番目のビットシーケンスは、Ｓ２（０）として表現することができる。これは、設計者の意図によって変更可能である。
【０３１１】
Ｓ１は、図１６で説明したスーパーフレーム内に含まれた各信号フレームを識別するための情報、例えば、ＳＩＳＯ処理された信号フレーム、ＭＩＳＯ処理された信号フレームまたはＦＥＦであることを示す情報などを伝送することができる。また、Ｓ２は、現在の信号フレームのＦＦＴサイズに関する情報または一つのスーパーフレーム内にマルチプレキシングされた各フレームが同一のタイプであるか否かを示す情報などを伝送することができる。これは、設計者の意図によって変更可能である。
【０３１２】
図２６に示したように、本発明の一実施例に係るシグナリングシーケンスインターリービングブロック１８１００は、Ｓ１とＳ２を周波数領域で既に設定された位置に該当する各アクティブキャリアに順次配置することができる。
【０３１３】
本発明のキャリアは３８４個であり、０から開始する順次的な数字値として表現されることを一実施例とすることができる。したがって、本発明の一実施例に係る１番目のキャリアは、図２６に示したように、ａ（０）で表現することができる。また、図２６に示した色処理されていない各アクティブキャリアは、３８４個のアクティブキャリアのうちＳ１またはＳ２が配置されていない（または割り当てられていない）ヌルキャリアである。
【０３１４】
図２６に示したように、ａ（０）からａ（６３）の各アクティブキャリアのうちヌルキャリアを除いた各アクティブキャリアにはＳ１のビットシーケンスを配置することができ、ａ（６４）からａ（３１９）の各キャリアのうちヌルキャリアを除いたアクティブキャリアにはＳ２のビットシーケンスを配置することができ、ａ（３２０）からａ（３８３）までの各キャリアのうちヌルキャリアを除いたアクティブキャリアには再びＳ１ビットシーケンスを配置することができる。
【０３１５】
図２６に示したインターリービング方法は、多重経路干渉によって周波数選択的フェーディングが発生する場合、フェーディング区間が特定のシグナリング情報が割り当てられた領域に集中すると、受信装置がフェーディングの影響を受けた特定のシグナリング情報をデコーディングできない確率が発生し得る。
【０３１６】
図２７は、本発明の他の実施例に係るシグナリング情報のインターリービング過程を示した図である。
【０３１７】
図２７は、図２６で説明したシグナリング情報のインターリービング過程の他の実施例であって、図２６とは異なり、本発明の一実施例に係るプリアンブルを通じて伝送されるシグナリング情報は、Ｓ１の各ビットシーケンス、Ｓ２の各ビットシーケンス及びＳ３の各ビットシーケンスを通じて伝送され得る。本発明の一実施例に係るプリアンブルを通じて伝送されるシグナリングデータは、Ｓ１、Ｓ２、Ｓ３と称される三つのシグナリングフィールドを含むことができる。
【０３１８】
図２６で説明したように、本発明の一実施例に係るＳ１、Ｓ２及びＳ３は、プリアンブルに含まれたそれぞれ独立的なシグナリング情報（またはシグナリングフィールド）を伝送するために各アクティブキャリアに割り当てられるシグナリングシーケンスである。
【０３１９】
具体的に、Ｓ１、Ｓ２及びＳ３は、それぞれ３ビットのシグナリング情報を伝送することができ、それぞれ同一の６４ビットシーケンスが２回反復される構造で構成することができる。したがって、図２６の実施例に比べて、２ビットのシグナリング情報をさらに伝送することができる。
【０３２０】
また、Ｓ１及びＳ２は、図２５で説明したシグナリング情報をそれぞれ伝送することができ、Ｓ３は、保護区間長さ（またはガード長さ）に関するシグナリング情報を伝送することができる。これは、設計者の意図によって変更可能である。
【０３２１】
また、図２７に示したように、Ｓ１、Ｓ２及びＳ３のビットシーケンスは、０から開始する順次的な数字値、すなわち、Ｓ１（０）…などで表現することができる。また、図２７に示したように、本発明のキャリアは３８４個であり、０から開始する順次的な数字値、すなわち、ｂ（０）…などで表現されることを一実施例とすることができる。これは、設計者の意図によって変更可能である。
【０３２２】
図２７に示したように、Ｓ１、Ｓ２及びＳ３は、周波数領域で定められた位置のアクティブキャリアに交互に順次配置することができる。
【０３２３】
具体的に、ｂ（０）からｂ（３８３）の各アクティブキャリアのうちヌルキャリアを除いたアクティブキャリアには、Ｓ１、Ｓ２及びＳ３のビットシーケンスを次のような数式５によって順次配置することができる。
【０３２４】
【数５】
2017139766.tif 000007
【０３２５】
図２７に示したインターリービング方法は、図２６に示したインターリービング方法に比べて、より大きい容量のシグナリング情報を伝送することができ、多重経路干渉によって周波数選択的フェーディングが発生したとしても、フェーディング区間が、全てのシグナリング情報が割り当てられた領域に均一に分散され得るので、受信装置は、全体的なシグナリング情報を均一にデコーディングすることができる。
【０３２６】
図２８は、本発明の一実施例に係るシグナリングデコーダーを示した図である。
【０３２７】
図２８に示したシグナリングデコーダーは、図１９で説明したシグナリングデコーダーの一実施例であって、デスクランブラー（ｄｅｓｃｒａｍｂｌｅｒ）２７０００、デマッパー（ｄｅｍａｐｐｅｒ）２７１００、シグナリングシーケンスデインターリーバー（ｓｉｇｎａｌｉｎｇ  ｓｅｑｕｅｎｃｅ  ｄｅｉｎｔｅｒｌｅａｖｅｒ）２７２００及びＭＬ検出器（ｍａｘｉｍｕｍ  ｌｉｋｅｌｉｈｏｏｄ  ｄｅｔｅｃｔｏｒ）２７３００を含むことができる。以下、各ブロックの動作を中心に説明する。
【０３２８】
デスクランブラー２７０００は、データ抽出器から出力した信号に対してデスクランブリングを行うことができる。この場合、デスクランブラー２７０００は、データ抽出器から出力した信号とスクランブリングシーケンスを掛けてデスクランブリングを行うことができる。本発明の一実施例に係るスクランブリングシーケンスは、図２１〜図２５で説明したシーケンスのうちいずれか一つに該当し得る。
【０３２９】
その後、デマッパー２７１００は、デスクランブラー２７０００から出力した信号に対してデマッピングを行い、ソフトバリュー（ｓｏｆｔ  ｖａｌｕｅ）を有する各シーケンスを出力することができる。
【０３３０】
シグナリングシーケンスデインターリーバー２７２００は、図２５〜図２６で説明したインターリービング方式の逆過程に該当するデインターリービングを行い、互いに均一に混ざった各シーケンスを、元の連続的なシーケンスに順序を再配置して出力することができる。
【０３３１】
その後、ＭＬ検出器２７３００は、出力された各シーケンスを用いて伝送されたプリアンブルシグナリング情報に対してデコーディングを行うことができる。
【０３３２】
図２９は、本発明の一実施例に係るシグナリングデコーダーの性能を示したグラフである。
【０３３３】
図２９は、同期が完璧であり、１サンプル遅延、０ｄＢ、２７０ディグリーシングルゴースト（ｄｅｇｒｅｅ  ｓｉｎｇｌｅ  ｇｈｏｓｔ）が存在する場合のシグナリングデコーダーの性能を、正確なデコーディングを行う可能性とＳＮＲとの関係として示したグラフである。
【０３３４】
具体的に、第１〜第３のグラフ２８０００は、図２６で説明したインターリービング方式、すなわち、Ｓ１、Ｓ２及びＳ３をアクティブキャリアに順次割り当てて伝送した場合、シグナリングデコーダーのデコーディング性能をＳ１、Ｓ２及びＳ３ごとにそれぞれ示したグラフである。また、第４〜第６のグラフ２８１００は、図２７で説明したインターリービング方式、すなわち、Ｓ１、Ｓ２及びＳ３を周波数領域で定められた位置のアクティブキャリアに交互に順次配置して伝送した場合、シグナリングデコーダーのデコーディング性能をＳ１、Ｓ２及びＳ３ごとにそれぞれ示したグラフである。図２９に示したように、図２６のインターリービング方式に従って処理された信号をデコーディングする場合、フェーディングの影響を多く受けた位置のシグナリングデコーディング性能と、フェーディングの影響を受けていない部分のシグナリングデコーディング性能との差が多く表れることが分かる。しかし、図２７のインターリービング方式に従って処理された信号をデコーディングする場合、Ｓ１、Ｓ２及びＳ３に対するシグナリングデコーディング性能が全て均一であることが分かる。
【０３３５】
図３０は、本発明の他の実施例に係るプリアンブル挿入ブロックを示した図である。
【０３３６】
図３０は、図１１で説明したプリアンブル挿入ブロック７５００の他の実施例を示す。
【０３３７】
図３０に示したように、本発明の一実施例に係るプリアンブル挿入ブロックは、ＲＭエンコーダー（Ｒｅｅｄ  Ｍｕｌｌｅｒ  Ｅｎｃｏｄｅｒ）２９０００、データフォーマッター（ｄａｔａ  ｆｏｒｍａｔｔｅｒ）２９１００、サイクリックディレイ（循環遅延）（ｃｙｃｌｉｃ  ｄｅｌａｙ）ブロック２９２００、インターリーバー（ｉｎｔｅｒｌｅａｖｅｒ）２９３００、ＤＱＰＳＫ（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）／ＤＢＰＳＫ（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）マッパー（ｍａｐｐｅｒ）２９４００、スクランブラー２９５００、キャリア割り当てブロック２９６００、キャリア割り当てテーブルブロック２９７００、ＩＦＦＴブロック２９８００、スクランブリングされたガード挿入（ｓｃｒａｍｂｌｅｄ  ｇｕａｒｄ  ｉｎｓｅｒｔｉｏｎ）ブロック２９９００、プリアンブル反復部（ｐｒｅａｍｂｌｅ  ｒｅｐｅａｔｅｒ）２９９１０及びマルチプレキシングブロック２９９２０を含むことができる。各ブロックは、設計者の意図によって変更されたり、プリアンブル挿入ブロックに含まれない場合もある。以下、各ブロックの動作を中心に説明する。
【０３３８】
ＲＭエンコーダー２９０００は、プリアンブルを通じて伝送されるシグナリング情報の入力を受け、入力されたシグナリング情報に対してＲＭエンコーディング（Ｒｅｅｄ  Ｍｕｌｌｅｒ  ｅｎｃｏｄｉｎｇ）を行うことができる。ＲＭエンコーディングを行う場合、既存の直交シーケンス（ｏｒｔｈｏｇｏｎａｌ  ｓｅｑｕｅｎｃｅ）を用いたシグナリングまたは図１７で説明したシーケンスを用いたシグナリングより性能が向上し得る。
【０３３９】
データフォーマッター２９１００は、ＲＭエンコーディングが行われたシグナリング情報の各ビットの入力を受け、入力された各ビットを反復及び配置するためのフォーマッティングを行うことができる。
【０３４０】
その後、ＤＱＰＳＫ／ＤＢＰＳＫマッパー２９４００は、フォーマッティングされたシグナリング情報の各ビットをＤＢＰＳＫやＤＱＰＳＫにマッピングし、マッピングされたシグナリング情報を出力することができる。
【０３４１】
ＤＱＰＳＫ／ＤＢＰＳＫマッパー２９４００がフォーマッティングされたシグナリング情報の各ビットをＤＢＰＳＫにマッピングする場合、循環遅延ブロック２９２００の動作は省略可能である。また、インターリーバー２９３００は、フォーマッティングされたシグナリング情報の各ビットの入力を受け、入力されたフォーマッティングされたシグナリング情報の各ビットに対して周波数インターリービングを行い、インターリービングされた各データを出力することができる。この場合、設計者の意図によって、インターリーバー２９３００の動作は省略可能である。
【０３４２】
ＤＱＰＳＫ／ＤＢＰＳＫマッパー２９４００がフォーマッティングされたシグナリング情報の各ビットをＤＱＰＳＫにマッピングする場合、データフォーマッター２９１００は、図３０に示したＩ経路を介してフォーマッティングされたシグナリング情報の各ビットをインターリーバー２９３００に出力することができる。
【０３４３】
また、循環遅延ブロック２９２００は、データフォーマッター２９１００から出力されたフォーマッティングされたシグナリング情報の各ビットに対して循環遅延を行った後、図３０に示したＱ経路を介してインターリーバー２９３００に出力することができる。循環Ｑ―遅延を行う場合、周波数選択フェーディングチャンネル（ｆｒｅｑｕｅｎｃｙ  ｓｅｌｅｃｔｉｖｅ  ｆａｄｉｎｇ  ｃｈａｎｎｅｌ）での性能が向上するという長所がある。
【０３４４】
インターリーバー２９３００は、Ｉ経路及びＱ経路を介して入力を受けたシグナリング情報及び循環Ｑ―遅延された各シグナリング情報に対して周波数インターリービングを行い、インターリービングされた情報を出力することができる。この場合、設計者の意図によって、インターリーバー２９３００の動作は省略可能である。
【０３４５】
以下の数式６及び７は、ＤＱＰＳＫ／ＤＢＰＳＫマッパー２９４００が入力されたシグナリング情報をＤＱＰＳＫにマッピングする場合とＤＢＰＳＫにマッピングする場合の入力情報及び出力情報の関係またはマッピング規則を示した数式である。
【０３４６】
図３０に示したように、説明の便宜上、本発明では、ＤＱＰＳＫ／ＤＢＰＳＫマッパー２９４００の入力情報はｓｉ［ｎ］及びｓｑ［ｎ］として表現することができ、ＤＱＰＳＫ／ＤＢＰＳＫマッパー２９４００の出力情報をｍｉ［ｎ］及びｍｑ［ｎ］として表現することができる。
【０３４７】
【数６】
2017139766.tif 000008
【０３４８】
【数７】
2017139766.tif 000009
【０３４９】
スクランブラー２９５００は、ＤＱＰＳＫ／ＤＢＰＳＫマッパー２９４００から出力されたマッピングされたシグナリング情報の入力を受け、入力されたシグナリング情報をスクランブリングシーケンスと掛けて出力することができる。
【０３５０】
キャリア割り当てブロック２９６００は、キャリア割り当てテーブルブロック２９７００から出力された位置情報を用いてスクランブラー２９５００で処理されたシグナリング情報を定められたキャリア位置に配置することができる。
【０３５１】
ＩＦＦＴブロック２９８００は、キャリア割り当てブロック２９６００から出力された各キャリアを時間ドメインのＯＦＤＭ信号に変換することができる。
【０３５２】
スクランブリングされたガード挿入ブロック２９９００は、保護区間を挿入してプリアンブルを生成することができる。本発明の一実施例に係る保護区間は、図１８で説明したスクランブリングされたサイクリックプリフィクス形態の保護区間になり、図１８で説明した方式に従って生成することができる。
【０３５３】
プリアンブル反復部２９９１０は、プリアンブルを一つの信号フレーム内に反復して配置することができる。本発明の一実施例に係るプリアンブルは、図１８で説明したプリアンブルの構造を有することができ、設計者の意図によって、一つの信号フレームを通じて１回のみ伝送することもできる。
【０３５４】
プリアンブル反復部２９９１０が反復的に一つの信号フレーム内のプリアンブルを割り当てるとき、プリアンブルのＯＦＤＭシンボル領域及びスクランブリングされたサイクリックプリフィクス領域は互いに分離され得る。プリアンブルは、上述したように、スクランブリングされたサイクリックプリフィクス領域及びＯＦＤＭシンボル領域を含むことができる。明細書において、プリアンブル反復部２９９１０によって反復的に割り当てられたプリアンブルはプリアンブルと称することができる。反復されたプリアンブル構造は、ＯＦＤＭシンボル領域及びスクランブリングされたサイクリックプリフィクス領域が交互に反復される構造であり得る。そうでない場合、反復されるプリアンブル構造は、ＯＦＤＭシンボル領域が割り当てられ、スクランブリングされた前置（ｐｒｅｆｉｘ）領域が連続的に２回以上割り当てられた後、ＯＦＤＭシンボル領域が割り当てられる構造であり得る。また、反復されたプリアンブル構造は、スクランブリングされたサイクリックプリフィクス領域が割り当てられ、ＯＦＤＭシンボル領域が連続的に２回以上割り当てられた後、スクランブリングされたサイクリックプリフィクス領域が割り当てられた構造であり得る。プリアンブル検出性能レベルは、ＯＦＤＭシンボル領域またはスクランブリングされたサイクリックプリフィクス領域の反復回数、及びＯＦＤＭシンボル領域及びスクランブリングされたサイクリックプリフィクス領域が割り当てられた位置を調節することによって制御することができる。
【０３５５】
同一のプリアンブルが一つのフレーム内で複数回反復的に配置される場合、放送信号受信装置は、低いＳＮＲ状況でも安定的にプリアンブルを検出し、シグナリング情報のデコーディングを行うことができる。
【０３５６】
マルチプレキシングブロック２９９２０は、プリアンブル反復部２９９１０から出力された信号と図７で説明したガードシーケンス挿入（Ｇｕａｒｄ  ｓｅｑｕｅｎｃｅ  ｉｎｓｅｒｔｉｏｎ）ブロック７４００から出力された信号ｃ（ｔ）をマルチプレキシングし、アウトプット信号ｐ（ｔ）を出力することができる。アウトプット信号ｐ（ｔ）は、図７で説明したウェーブフォームプロセッシング（ｗａｖｅｆｏｒｍ  ｐｒｏｃｅｓｓｉｎｇ）ブロック７６００に入力することができる。
【０３５７】
図３１は、本発明の一実施例に係るプリアンブル内のシグナリングデータの構造を示した図である。
【０３５８】
具体的には、図３１は、本発明の一実施例に係るプリアンブル上で伝送されるシグナリングデータの構造を周波数ドメインで示した図である。
【０３５９】
図３１の（ａ）及び図３１の（ｂ）は、図３０で説明したデータフォーマッター２９１００において、ＲＭエンコーダー２９０００で行ったＲＭエンコーディングのコードブロックの長さに応じてデータを反復または配置した実施例を示した図である。
【０３６０】
データフォーマッター２９１００は、ＲＭエンコーダー２９０００から出力されたシグナリング情報をコードブロック（ｃｏｄｅ  ｂｌｏｃｋ）の長さに応じてアクティブキャリアの個数に合わせて反復したり、そのまま配置することができる。（ａ）及び（ｂ）は、アクティブキャリアの個数が３８４個である場合の実施例に該当する。
【０３６１】
したがって、リードマラー（Ｒｅｅｄ  Ｍｕｌｌｅｒ）エンコーダー２９０００が（ａ）に示したように６４ビットブロックのリードマラーエンコーディングを行うとき、データフォーマッター２９１００は、同一のデータを６回反復することができる。この場合、一次リードマラーコードがリードマラーエンコーディングに使用されると、シグナリングデータは７ビットであり得る。
【０３６２】
リードマラーエンコーダー２９０００が（ｂ）に示したように２５６ビットブロックのリードマラーエンコーディングを行うとき、データフォーマッター２９１００は、２５６ビットコードブロックの前半（ｆｏｒｍｅｒ）１２８ビットまたは後半（ｌａｔｅｒ）１２４ビットを反復したり、１２８個の偶数ビットまたは１２４個の奇数ビットを反復することができる。この場合、一次リードマラーコードがリードマラーエンコーディングに使用されると、シグナリングデータが８ビットであり得る。
【０３６３】
図３０で説明したように、データフォーマッター２９１００でフォーマッティングされたシグナリング情報は、循環遅延ブロック２９２００及びインターリーバー２９３００で処理されたり、あるいは処理されずにＤＱＰＳＫ／ＤＢＰＳＫマッパー２９４００でマッピングされた後、スクランブラー２９５００でスクランブリングされてキャリア割り当てブロック２９６００に入力され得る。
【０３６４】
図３１の（ｃ）は、キャリア割り当てブロック２９６００においてシグナリング情報を各アクティブキャリアに割り当てる方法の一実施例を示した図である。ｂ（ｎ）は、データが割り当てられるための各キャリアであって、本発明は、各キャリアの個数が３８４個であることを一実施例とすることができる。また、図３１の（ｃ）に示した各キャリアのうち色処理された各キャリアは各アクティブキャリアを意味し、色処理されていない各キャリアは各ヌルキャリアを意味する。図３１の（ｃ）に示した各アクティブキャリアの位置は、設計者の意図によって変更可能である。
【０３６５】
図３２は、一実施例によってプリアンブル上で伝達されるシグナリングデータを処理する手順を示す図である。
【０３６６】
プリアンブル上で伝達されるシグナリングデータは、複数のシグナリングシーケンスを含むことができる。それぞれのシグナリングシーケンスは７ビットであり得る。シグナリングシーケンスの数及びサイズは、設計者によって変更可能である。
【０３６７】
図面において、（ａ）は、プリアンブル上で伝達されるシグナリングデータが１４ビットであるとき、実施例に係るシグナリングデータ処理手順を示す。この場合、プリアンブル上で伝達されるシグナリングデータは、それぞれシグナリング１及びシグナリング２と称される２個のシグナリングシーケンスを含むことができる。シグナリング１及びシグナリング２は、上述したシグナリングシーケンス（Ｓ１及びＳ２）に対応し得る。
【０３６８】
シグナリング１及びシグナリング２のそれぞれは、上述したリードマラーエンコーダーによって６４ビットリードマラーコードにエンコーディングすることができる。図面において、（ａ）は、リードマラーエンコーディングシグナリングシーケンスブロック３２０１０及び３２０４０を示す。
【０３６９】
エンコーディングされたシグナリング１及び２のシグナリングシーケンスブロック３２０１０及び３２０４０は、上述したデータフォーマッターによって３回反復することができる。図面において、（ａ）は、シグナリング１の反復されるシグナリングシーケンスブロック３２０１０、３２０２０、３２０３０、及び反復されるシグナリング２の反復されるシグナリングシーケンスブロック３２０４０、３２０５０、３２０６０を示す。リードマラーエンコーディングシグナリングシーケンスブロックが６４ビットであるので、３回反復されるシグナリング１及び２のシグナリングシーケンスブロックのそれぞれは１９２ビットである。
【０３７０】
６個のブロック３２０１０、３２０２０、３２０３０、３２０４０、３２０５０及び３２０６０で構成されるシグナリング１及びシグナリング２は、上述したキャリア割り当てブロックによって３８４個のキャリアに割り当てることができる。図面（ａ）において、ｂ（０）は第１のキャリアで、ｂ（１）及びｂ（２）は各キャリアである。本発明の一実施例では、３８４個のキャリアｂ（０）〜ｂ（３８３）が存在する。図面に示したキャリアのうち彩色されたキャリアはアクティブキャリアを示し、彩色されていないキャリアはヌル（ｎｕｌｌ）キャリアを示す。アクティブキャリアは、シグナリングデータが割り当てられたキャリアを示し、ヌルキャリアは、シグナリングデータが割り当てられていないキャリアを示す。本明細書において、アクティブキャリアもキャリアという。シグナリング１のデータ及びシグナリング２のデータは各キャリアに交互に割り当てることができる。例えば、シグナリング１のデータはｂ（０）に割り当てられ、シグナリング２のデータはｂ（７）に割り当てられ、シグナリング１のデータはｂ（２４）に割り当てられ得る。アクティブキャリア及びヌルキャリアの位置は、設計者によって変更可能である。
【０３７１】
図面において、（ｂ）は、プリアンブルを通じて送信されたシグナリングデータが２１ビットであるとき、シグナリングデータ処理手順を示す。この場合、プリアンブルを通じて送信されるシグナリングデータは、シグナリング１、シグナリング２及びシグナリング３とそれぞれ称される３個のシグナリングシーケンスを含むことができる。シグナリング１、シグナリング２及びシグナリング３は、上述したＳ１、Ｓ２及びＳ３に対応し得る。
【０３７２】
シグナリング１、シグナリング２及びシグナリング３のそれぞれは、上述したリードマラーエンコーダーによって６４ビットリードマラーコードにエンコーディングすることができる。図面において、（ｂ）は、リードマラーエンコーディングシグナリングシーケンスブロック３２０７０、３２０９０、３２１１０を示す。
【０３７３】
エンコーディングされたシグナリング１、シグナリング２及びシグナリング３のシグナリングシーケンスブロック３２０７０、３２０９０、３２１１０は、上述したデータフォーマッターによって２回反復することができる。図面において、（ｂ）は、シグナリング１の反復されるシグナリングシーケンスブロック３２０７０、３２０８０、シグナリング２の反復されるシグナリングシーケンスブロック３２０９０、３２１００、及びシグナリング３の反復されるシグナリングシーケンスブロック３２１１０、３２１２０を示す。リードマラーエンコーディングシグナリングシーケンスブロックが６４ビットであるので、２回反復されたシグナリング１、シグナリング２及びシグナリング３のシグナリングシーケンスブロックのそれぞれは１２８ビットである。
【０３７４】
６個のブロック３２０７０、３２０８０、３２０９０、３２１００、３２１１０、３２１２０で構成されるシグナリング１、シグナリング２及びシグナリング３は、上述したキャリア割り当てブロックによって３８４キャリアに割り当てることができる。図面（ｂ）において、ｂ（０）は第１のキャリアで、ｂ（１）及びｂ（２）は各キャリアである。本発明の一実施例では、３８４個のキャリアｂ（０）〜ｂ（３８３）が存在する。図面に示したキャリアのうち彩色されたキャリアはアクティブキャリアを示し、彩色されていないキャリアはヌル（ｎｕｌｌ）キャリアを示す。アクティブキャリアは、シグナリングデータが割り当てられたキャリアを示し、ヌルキャリアは、シグナリングデータが割り当てられていないキャリアを示す。シグナリング１及びシグナリング２のデータ及びシグナリング３のデータは、各キャリアに交互に割り当てられ得る。例えば、シグナリング１のデータはｂ（０）に割り当てられ、シグナリング２のデータはｂ（７）に割り当てられ、シグナリング３のデータはｂ（２４）に割り当てられ、シグナリング１のデータはｂ（３１）に割り当てられ得る。アクティブキャリア及びヌルキャリアの位置は、設計者によって変更可能である。
【０３７５】
図面の（ａ）及び（ｂ）に示したように、シグナリングデータ容量とシグナリングデータ保護レベルとの間のトレード・オフは、ＦＥＣエンコーディングシグナリングデータブロックの長さを制御することによって達成することができる。すなわち、シグナリングデータブロック長さが増加すると、シグナリングデータ容量が増加するが、データフォーマッターによる反復回数及びシグナリングデータ保護レベルは減少する。したがって、多様なシグナリング容量を選択することができる。
【０３７６】
図３３は、一実施例によって時間ドメインで反復されるプリアンブル構造を示す図である。
【０３７７】
上述したように、プリアンブル反復部は、データ及びスクランブリングされた保護区間を交互に反復することができる。次の説明において、基本プリアンブルは、データ領域がスクランブリングされた保護区間に従う構造を称する。
【０３７８】
図面において、（ａ）は、プリアンブル長さが４Ｎである場合、基本プリアンブルが２回反復される構造を示す。（ａ）の構造を有するプリアンブルが基本プリアンブルを含むので、プリアンブルは、高いＳＮＲ（ｓｉｇｎａｌ―ｔｏ―ｎｏｉｓｅ  ｒａｔｉｏ）を有する環境では一般受信機によっても検出することができ、低いＳＮＲを有する環境では反復構造を用いて検出することができる。シグナリングデータが構造で反復されるので、（ａ）の構造は、受信機のデコーディング性能を改善することができる。
【０３７９】
図面において、（ｂ）は、プリアンブル長さが５Ｎである場合のプリアンブル構造を示す。（ｂ）の構造は、データで開始され、保護区間及びデータが交互に割り当てられる。この構造は、データが（ａ）の構造より３倍（３Ｎ）の回数だけ反復されるので、受信機のプリアンブル検出性能及びデコーディング性能を改善することができる。
【０３８０】
図面において、（ｃ）は、プリアンブル長さが５Ｎである場合のプリアンブル構造を示す。（ｂ）の構造とは異なり、（ｃ）の構造は、保護区間で開始され、データ及び保護区間が交互に割り当てられる。（ｃ）の構造は、プリアンブル長さが（ｂ）の構造と同一であるが、（ｂ）の構造より小さい反復回数（２Ｎ）のデータを有し、したがって、（ｃ）の構造は、受信機のデコーディング性能を低下させ得る。しかし、（ｃ）のプリアンブル構造は、データ領域がスクランブリングされた保護区間に従うので、一般のフレームと同一の方式でフレームが開始されるという利点を有する。
【０３８１】
図３４は、本発明の実施例によってプリアンブル検出器及びプリアンブル検出器に含まれる相関検出器を示す。
【０３８２】
図３４は、時間ドメインで反復されるプリアンブル構造を示す上述した図面において、（ｂ）のプリアンブル構造に対する上述したプリアンブル検出器の実施例を示す。
【０３８３】
本実施例に係るプリアンブル検出器は、相関検出器３４０１０、ＦＦＴブロック３４０２０、ＩＣＦＯ推定器３４０３０、データ抽出器３４０４０及び／またはシグナリングデコーダー３４０５０を含むことができる。
【０３８４】
相関検出器３４０１０は、プリアンブルを検出することができる。相関検出器３４０１０は、２個のブランチを含むことができる。上述した反復プリアンブル構造は、スクランブリングされた保護区間及びデータ領域が交互に割り当てられる構造であり得る。ブランチ１は、スクランブリングされた保護区間がプリアンブルでデータ領域の前に位置する期間（ｐｅｒｉｏｄ）の相関を得るのに使用することができる。ブランチ２は、データ領域がプリアンブルでスクランブリングされた保護区間の前に位置する期間の相関を得るのに使用することができる。
【０３８５】
データ領域及びスクランブリングされた保護区間が反復される時間ドメインで反復されるプリアンブル構造を示す前記図面の（ｂ）のプリアンブル構造において、スクランブリングされた保護区間がデータ領域の前に位置する期間が２回表れ、データ領域がスクランブリングされた保護区間の前に位置する期間が２回表れる。したがって、２個の相関ピークは、ブランチ１及びブランチ２のそれぞれで生成することができる。それぞれのブランチで生成された２個の相関ブランチを合算することができる。それぞれのブランチ内に含まれる相関器は、合算された相関ピークをスクランブリングシーケンスと相関することができる。ブランチ１及びブランチ２の相関されたピークが合算され、ピーク検出器は、ブランチ１及びブランチ２の合算されたピークからプリアンブル位置を検出し、ＯＦＤＭシンボルタイミング同期化及び部分（ｆｒａｃｔｉｏｎａｌ）周波数オフセット同期化を行うことができる。
【０３８６】
ＦＦＴブロック３４０２０、ＩＣＦＯ推定器３４０３０、データ抽出器３４０４０及びシグナリングデコーダー３４０５０は、上述した対応ブロックと同一の方式で動作することができる。
【０３８７】
図３５は、本発明の他の実施例に係るプリアンブル検出器を示す。
【０３８８】
図３５に示したプリアンブル検出器は、図９及び図２０に記載したプリアンブル検出器９３００の他の実施例に対応し、図３０に示したプリアンブル挿入ブロックに対応する動作を行うことができる。
【０３８９】
図３５に示したように、本発明の他の実施例に係るプリアンブル検出器は、図１９に記載したプリアンブル検出器と同一の方式で相関検出器、ＦＦＴブロック、ＩＣＦＯ推定器、キャリア割り当てテーブルブロック、データ抽出器及びシグナリングデコーダー３１１００を含むことができる。しかし、図３５に示したプリアンブル検出器は、図３５に示したプリアンブル検出器がプリアンブル結合器３１０００を含むという点で図１９に示したプリアンブル検出器と区別される。それぞれのブロックは、設計によってプリアンブルから変更または省略可能である。
【０３９０】
図１９に示したプリアンブル検出器と同一のブロックの説明は省略し、プリアンブル結合器３１０００及びシグナリングデコーダー３１１００の動作を説明する。
【０３９１】
プリアンブル結合器３１０００は、ｎ個の遅延ブロック３１０１０及び加算器３１０２０を含むことができる。プリアンブル結合器３１０００は、図３０に記載したプリアンブル反復部２９９１０が同一のプリアンブルを一つの信号フレームに反復的に割り当てるとき、受信された信号を結合して信号特性を改善することができる。
【０３９２】
図３５に示したように、ｎ個の遅延ブロック３１０１０は、反復されるプリアンブルを結合するためにｐ＊ｎ−１だけそれぞれのプリアンブルを遅延させることができる。この場合、ｐは、プリアンブル長さを示し、ｎは反復回数を示す。
【０３９３】
加算器３１０３０は、遅延されたプリアンブルを結合することができる。
【０３９４】
シグナリングデコーダー３１１００は、図２８に示したシグナリングデコーダーの他の実施例に対応し、図３０に示したプリアンブル挿入ブロックに含まれるリードマラーエンコーダー２９０００、データフォーマッター２９１００、循環遅延ブロック２９２００、インターリーバー２９３００、ＤＱＰＳＫ／ＤＢＰＳＫマッパー２９４００及びスクランブラー２９５００の動作の逆動作を行うことができる。
【０３９５】
図３５に示したように、シグナリングデコーダー３１１００は、デスクランブラー３１１１０、差動デコーダー３１１２０、デインターリーバー３１１３０、循環遅延ブロック３１１４０、Ｉ／Ｑ結合器３１１５０、データデフォーマッター３１１６０及びリードマラーデコーダー３１１７０を含むことができる。
【０３９６】
デスクランブラー３１１１０は、データ抽出器から出力された信号をデスクランブリングすることができる。
【０３９７】
差動デコーダー３１１２０は、デスクランブリングされた信号を受信し、デスクランブリングされた信号に対してＤＢＰＳＫまたはＤＱＰＳＫデマッピングを行うことができる。
【０３９８】
特に、各放送信号を送信する装置でＤＱＰＳＫマッピングが行われた信号が受信されると、差動デコーダー３１１２０は、差動デコーディングされた信号をπ／４だけ位相回転することができる。したがって、差動デコーディングされた信号は、同相及び直角位相成分に分離することができる。
【０３９９】
各放送信号を送信する装置がインターリービングを行うと、デインターリーバー３１１３０は、差動デコーダー３１１２０から出力された信号をデインターリービングすることができる。
【０４００】
各放送信号を送信する装置が循環遅延を行うと、循環遅延クロック３１１４０は循環遅延の逆プロセスを行うことができる。
【０４０１】
Ｉ／Ｑ結合器３１１５０は、デインターリービングされたり遅延された信号のＩ及びＱ成分を結合することができる。
【０４０２】
各放送信号を送信する装置でＤＢＰＳＫマッピングが行われた信号が受信されると、Ｉ／Ｑ結合器３１１５０は、デインターリービングされた信号のＩ成分のみを出力することができる。
【０４０３】
データデフォーマッター３１１６０は、Ｉ／Ｑ結合器３１１５０から出力された信号のビットを結合してシグナリング情報を出力することができる。リードマラーデコーダー３１１７０は、データデフォーマッター３１１６０から出力されたシグナリング情報をデコーディングすることができる。
【０４０４】
したがって、本発明の実施例に係る各放送信号を受信する装置は、上述した手順を通じてプリアンブルによって伝達されるシグナリング情報を獲得することができる。
【０４０５】
図３６は、本発明の実施例によってプリアンブル検出器及びプリアンブル検出器に含まれるシグナリングデコーダーを示す。
【０４０６】
図３６は、上述したプリアンブル検出器の実施例を示す。
【０４０７】
本実施例に係るプリアンブル検出器は、相関検出器３６０２０、ＦＦＴブロック３６０２０、ＩＣＦＯ推定器３６０３０、データ抽出器３６０４０及び／またはシグナリングデコーダー３６０５０を含むことができる。
【０４０８】
相関検出器３６０２０、ＦＦＴブロック３６０２０、ＩＣＦＯ推定器３６０３０及びデータ抽出器３６０４０は、上述した対応ブロックと同一の動作を行うことができる。
【０４０９】
シグナリングデコーダー３６０５０は、プリアンブルをデコーディングすることができる。本実施例に係るシグナリングデコーダー３６０５０は、データ平均モジュール３６０５１、デスクランブラー３６０５２、差動デコーダー３６０５３、デインターリーバー３６０５４、循環遅延３６０５５、Ｉ／Ｑ結合器３６０５６、データデフォーマッター３６０５７及びリードマラーデコーダー３６０５８を含むことができる。
【０４１０】
データ平均モジュール３６０５１は、プリアンブルがデータブロックを反復するとき、反復されるデータブロックの平均を算出して信号特性を改善することができる。例えば、データブロックが３回反復されると、時間ドメインで反復されるプリアンブル構造を示す前記図面の（ｂ）に示したように、データ平均モジュール３６０５１は、３個のデータブロックの平均を算出して信号特性を改善することができる。データ平均モジュール３６０５１は、平均化されたデータを次のモジュールに出力することができる。
【０４１１】
デスクランブラー３６０５２、差動デコーダー３６０５３、デインターリーバー３６０５４、循環遅延３６０５５、Ｉ／Ｑ結合器３６０５６、データデフォーマッター３６０５７及びリードマラーデコーダー３６０５８は、上述した対応ブロックと同一の動作を行うことができる。
【０４１２】
図３７は、一実施例に係る各放送信号を送信する方法を示す。
【０４１３】
各放送信号を送信する方法は、ＤＰデータをエンコーディングする段階（ｓ３６０１０）、少なくとも一つの信号フレームを形成する段階（ｓ３６０２０）及び／または形成された少なくとも一つの信号フレーム内のデータを変調する段階（ｓ３６０３０）を含むことができる。
【０４１４】
ＤＰデータをエンコーディングする段階（ｓ３６０１０）において、上述したコーディング及び変調モジュールは、それぞれのデータパイプＤＰをエンコーディングすることができる。ＤＰデータをエンコーディングする段階（ｓ３６０１０）は、ＤＰデータをＦＥＣ（ｆｏｒｗａｒｄ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）エンコーディングする段階、ＦＥＣエンコーディングされたＤＰデータをビットインターリービングする段階及び／またはビットインターリービングされたＤＰデータを星状（ｃｏｎｓｔｅｌｌａｔｉｏｎ）にマッピングする段階を含むことができる。
【０４１５】
ＤＰデータをＦＥＣエンコーディングする段階において、上述したＦＥＣエンコーダーブロックは、上述したように、入力データパイプに対してＢＣＨエンコーディング及びＬＤＰＣエンコーディングを行うことができる。
【０４１６】
ＦＥＣエンコーディングされたＤＰデータをビットインターリービングする段階において、上述したビットインターリーバーブロックは、上述したように、インターリービング規則に従ってＦＥＣエンコーディングされたデータのビットストリームをインターリービングすることができる。
【０４１７】
ビットインターリービングされたＤＰデータを星状にマッピングする段階において、上述した星状マッパーブロックは、上述したように入力データを一つの星状にマッピングすることができる。この場合、星状マッパーブロックは、追加的に回転及びＱ遅延を行うことができる。本発明の他の実施例に係る星状マッパーブロックは、入力データを複合シンボルにマッピングすることができる。この場合、星状マッパーブロックは星状回転を行わないこともある。
【０４１８】
少なくとも一つの信号フレームを形成する段階（ｓ３６０２０）において、上述したフレーム構造モジュールは、上述したように、入力データを信号フレームにマッピングすることによって信号フレームを形成することができる。この段階において、フレーム構造モジュールは、スケジューリング情報を用いてマッピングを行うことができる。
【０４１９】
形成された少なくとも一つの信号フレーム内のデータを変調する段階（ｓ３６０３０）において、上述した波形生成モジュールは、入力を受けた信号フレームを最終的に送信可能な形態の信号に変換することができる。
【０４２０】
本実施例において、それぞれの信号フレームは、少なくとも一つのプリアンブルを含むことができる。プリアンブルは、一つ以上の反復されるシグナリング情報を含むことができる。反復されるシグナリング情報は、上述した反復されるシグナリングシーケンスを称することができる。
【０４２１】
本発明の他の実施例に係る各放送信号を送信する方法は、少なくとも一つのプリアンブルを生成する段階をさらに含むことができる。
【０４２２】
本発明の他の実施例に係る各放送信号を送信する方法は、少なくとも一つのプリアンブルを生成するにおいて、少なくとも一つのシーケンスを用いて保護区間を生成する段階を含むことができる。シーケンスは、上述したスクランブリングシーケンスを意味し得る。それぞれのプリアンブルは、生成された保護区間を含むことができる。
【０４２３】
本発明の他の実施例に係る各放送信号を送信する方法において、スクランブリングシーケンスは、上述したバイナリーチャープ―ライクシーケンス、チャープ―ライクシーケンス、バランスドｍ―シーケンス及びザドフチュー（Ｚａｄｏｆｆ―Ｃｈｕ）シーケンスのうち一つに対応し得る。
【０４２４】
本発明の他の実施例に係る各放送信号を送信する方法において、キャリア割り当てブロックは、追加的に反復されるシグナリング情報をアクティブキャリアに割り当てることができる。反復されるシグナリングシーケンス（Ｓ１、Ｓ２、Ｓ３、…、シグナリング１、シグナリング２、…）は、順次反復される方式でアクティブキャリアに割り当てることができる。アクティブキャリア位置は、設計によって変更可能である。
【０４２５】
本発明の他の実施例に係る各放送信号を送信する方法において、ＤＰデータをエンコーディングする段階（ｓ３６０１０）は、マッピングされたＤＰデータをＭＩＭＯ処理する段階、及びＭＩＭＯ処理されたＤＰデータを時間インターリービング（ｔｉｍｅ―ｉｎｔｅｒｌｅａｖｉｎｇ）する段階をさらに含むことができる。マッピングされたＤＰデータをＭＩＭＯ処理する段階において、上述したＭＩＭＯ処理ブロックは、上述したように、ＭＩＭＯエンコーディングマトリックスを用いて入力データをＭＩＭＯ処理することができる。ＭＩＭＯ処理されたＤＰデータを時間インターリービングする段階において、上述したように、上述した時間インターリーバーブロックは入力データをインターリービングすることができる。
【０４２６】
本発明の他の実施例に係る各放送信号を送信する方法は、ＭＩＳＯ（ｍｕｌｔｉ―ｉｎｐｕｔ  ｓｉｎｇｌｅ―ｏｕｔｐｕｔ）処理をさらに含むことができる。ＭＩＳＯ処理段階において、上述したＭＩＳＯ処理ブロックは、ＭＩＳＯエンコーディングマトリックスによって入力データをエンコーディングすることができる。
【０４２７】
上述した段階は、設計によって省略したり、類似または同一の機能を実行する段階に取り替えることができる。
【０４２８】
図３８は、一実施例によって各放送信号を受信する装置を示す。
【０４２９】
実施例によって各放送信号を受信する装置は、受信モジュール３７０１０、フレームパーシングモジュール３７０２０及び／またはデコーディングモジュール３７０３０を含むことができる。
【０４３０】
受信モジュール３７０１０は、各放送信号を受信し、各放送信号を送信する装置によって行われるプロセスの逆プロセスに対応する復調を行うことができる。各放送信号は、少なくとも一つの信号フレームを含むことができる。ＯＦＤＭ方式に従って、信号フレーム内のデータに対して復調を行うことができる。受信モジュール３７０１０は、上述した同期化及び復調モジュールであり得る。
【０４３１】
フレームパーシングモジュール３７０２０は、信号フレームをパーシングすることができる。フレームパーシングモジュール３７０２０は、ＤＰデータをデマッピングすることによって信号フレームをパーシングすることができる。フレームパーシングモジュール３７０２０は、上述したフレームパーシングモジュールと同一の動作を行うことができる。
【０４３２】
デコーディングモジュール３７０３０は、ＤＰデータをデコーディングすることができる。デコーディングモジュール３７０３０は、デマッピングモジュール、ビットデインターリービングモジュール及び／またはＦＥＣデコーディングモジュールを含むことができる。この場合、デコーディングモジュール３７０３０は、上述したシグナリングデコーディングモジュールから出力されたデータをデコーディングし、デマッピング及びデコーディングに必要な送信パラメーターを得ることができる。デコーディングモジュール３７０３０は、上述したデマッピング及びデコーディングモジュールであり得る。
【０４３３】
デマッピングモジュールは星状からＤＰデータをデマッピングすることができる。デマッピングモジュールは、上述した星状デマッパーブロックであり得る。デマッピングモジュールは、上述した星状マッパーブロックによって行われたプロセスの逆プロセスを行うことができる。すなわち、デマッピングモジュールは、入力を受けた信号をビットドメインのデータにデマッピングすることができる。本発明の実施例に係るデマッピングモジュールは、逆回転（ｄｅ―ｒｏｔａｔｉｏｎ）を行わずに入力信号をデマッピングすることができる。
【０４３４】
ビットインターリービングモジュールは、ビットデマッピングされたＤＰデータをビットデインターリービングすることができる。ビットデインターリービングモジュールは、上述したビットデインターリーバーブロックであり得る。ビットデインターリービングモジュールは、上述したビットインターリーバーブロックによって行われるプロセスの逆プロセスを行うことができる。すなわち、ビットデインターリービングモジュールは、入力を受けたデータをデインターリービングすることができる。
【０４３５】
ＦＥＣデコーディングモジュールは、ビットデインターリービングされたＤＰデータに対してＦＥＣデコーディングを行うことができる。ＦＥＣデコーディングモジュールは、上述したＦＥＣデコーダーブロックであり得る。ＦＥＣデコーディングモジュールは、上述したＦＥＣエンコーダーブロックによって行われるプロセスの逆プロセスを行うことができる。すなわち、ＦＥＣデコーディングモジュールは、入力データに対してＬＤＰＣデコーディング及びＢＣＨデコーディングを行うことができる。
【０４３６】
本実施例において、それぞれの信号フレームは、少なくとも一つのプリアンブルを含むことができる。プリアンブルは、一つ以上の反復されるシグナリング情報を含むことができる。反復されるシグナリング情報は、上述した反復されるシグナリングシーケンスを称することができる。
【０４３７】
本発明の他の実施例によって各放送信号を受信する装置において、それぞれのプリアンブルは保護区間を含むことができる。保護区間は、少なくとも一つのシーケンスを用いて生成することができる。シーケンスは、上述したシグナリングシーケンスを称することができる。
【０４３８】
本発明の他の実施例によって各放送信号を受信する装置において、保護区間を生成するのに使用されるシーケンスは、上述したバイナリーチャープ―ライクシーケンス、チャープ―ライクシーケンス、バランスドｍ―シーケンス及びザドフチューシーケンスのうち一つに対応し得る。
【０４３９】
本発明の他の実施例によって各放送信号を受信する装置において、反復されるシグナリング情報はアクティブキャリアに割り当てることができる。反復されるシグナリングシーケンス（Ｓ、Ｓ２、Ｓ３、…シグナリング１、シグナリング２、…）は、順次反復される方式でアクティブキャリアに割り当てることができる。この場合、アクティブキャリア位置は、設計によって変わり得る。
【０４４０】
本発明の他の実施例によって各放送信号を受信する装置において、デコーディングモジュール３７０３０は、時間デインターリービングモジュール及び／またはＭＩＭＯデコーディングモジュールをさらに含むことができる。
【０４４１】
時間デインターリービングモジュールは、ＤＰデータを時間デインターリービングすることができる。時間デインターリービングモジュールは、上述した時間デインターリーバーであり得る。時間デインターリービングモジュールは、上述した時間インターリーバーによって行われたプロセスの逆プロセスを行うことができる。すなわち、時間デインターリービングモジュールは、時間ドメインでインターリービングされた入力データをその本来の位置にデインターリービングすることができる。
【０４４２】
ＭＩＭＯデコーディングモジュールは、時間デインターリービングされたＤＰデータをＭＩＭＯデコーディングすることができる。ＭＩＭＯデコーディングモジュールは、上述したＭＩＭＯデコーディングブロックであり得る。ＭＩＭＯデコーディングモジュールは、上述したＭＩＭＯプロセッシングブロックによって行われるプロセスの逆プロセスを行うことができる。すなわち、ＭＩＭＯデコーディングモジュールは、最大可能性デコーディング（ｍａｘｉｍｕｍ  ｌｉｋｅｌｉｈｏｏｄ  ｄｅｃｏｄｉｎｇ）またはスフィアデコーディング（ｓｐｈｅｒｅ  ｄｅｃｏｄｉｎｇ）を行うことができる。そうでない場合、ＭＩＭＯデコーディングモジュールは、ＭＭＳＥ検出を行ったり、ＭＭＳＥ検出と結合して反復デコーディング（ｉｔｅｒａｔｉｖｅ  ｄｅｃｏｄｉｎｇ）を行うことができる。
【０４４３】
本発明の他の実施例によって各放送信号を受信する装置は、ＭＩＳＯデコーディングモジュールをさらに含むことができる。ＭＩＳＯデコーディングモジュールは、入力データをＭＩＳＯデコーディングすることができる。ＭＩＳＯデコーディングモジュールは、上述したＭＩＳＯプロセッシングブロックのプロセスの逆プロセスを行うことができる。該当の放送送受信システムがＳＴＢＣを用いると、ＭＩＳＯデコーディングモジュールは、アラモウチ（Ａｌａｍｏｕｔｉ）デコーディングを行うことができる。
【０４４４】
上述したモジュールは、設計によって省略したり、類似または同一の機能を行うモジュールに取り替えることができる。
【０４４５】
本発明の説明は、明瞭化のために添付の図面のそれぞれを参照して説明するが、添付の図面に示した実施例を互いに併合することによって新たな実施例を設計することができる。前記説明で言及した実施例を実行するプログラムが記録されたコンピューター読み取り可能な記録媒体が当業者の必要に応じて設計されると、これは、添付の特許請求の範囲及びその同等物の範囲に属し得る。
【０４４６】
本発明に係る装置及び方法は、前記説明で言及した各実施例の構成及び方法によって制限されない。前記説明で言及した実施例は、全体的にまたは部分的に互いに選択的に結合される方式で構成され、多様な変形が可能である。
【０４４７】
また、本発明に係る方法は、ネットワーク装置に提供されるプロセッサ読み取り可能な記録媒体でプロセッサ判読可能なコードで具現することができる。プロセッサ読み取り可能な媒体は、プロセッサによって読み取り可能なデータを格納できる全ての種類の記録装置を含むことができる。プロセッサ読み取り可能な記録媒体の例としては、ＲＯＭ、ＲＡＭ、ＣＤ―ＲＯＭ、磁気テープ、フロッピーディスク、光データ格納装置などがあり、また、インターネットを介した伝送などのキャリアウェーブの形態で具現されることも含む。また、プロセッサ読み取り可能な記録媒体は、ネットワークを介して連結されたコンピューターシステムに分散され、分散方式でプロセッサ読み取り可能なコードが格納されて実行され得る。
【０４４８】
本発明の思想または範囲を逸脱せずに本発明の多様な変形及び変更が可能であることは、当業者にとって自明である。したがって、本発明は、添付の特許請求の範囲及びその同等物の範囲内で提供される本発明の変形及び変更をカバーする。
【０４４９】
そして、当該明細書では、物件発明と方法発明が全て説明されており、必要に応じて両発明の説明は互いに補充的に適用され得る。
〔発明を実施するための形態〕
【０４５０】
多様な実施例は、本発明を実施するための最善の形態で説明された。
【産業上の利用可能性】
【０４５１】
本発明は、一連の放送信号提供分野で利用可能である。
【０４５２】
本発明の思想または範囲を逸脱せずに本発明の多様な変形及び変更が可能であることは、当業者にとって自明である。したがって、本発明は、添付の特許請求の範囲及びその同等物の範囲内で提供される本発明の変形及び変更をカバーする。
【図１】
2017139766.tif 000010
【図２】
2017139766.tif 000011
【図３】
2017139766.tif 000012
【図４】
2017139766.tif 000013
【図５】
2017139766.tif 000014
【図６】
2017139766.tif 000015
【図７】
2017139766.tif 000016
【図８】
2017139766.tif 000017
【図９】
2017139766.tif 000018
【図１０】
2017139766.tif 000019
【図１１】
2017139766.tif 000020
【図１２】
2017139766.tif 000021
【図１３】
2017139766.tif 000022
【図１４】
2017139766.tif 000023
【図１５】
2017139766.tif 000024
【図１６】
2017139766.tif 000025
【図１７】
2017139766.tif 000026
【図１８】
2017139766.tif 000027
【図１９】
2017139766.tif 000028
【図２０】
2017139766.tif 000029
【図２１】
2017139766.tif 000030
【図２２】
2017139766.tif 000031
【図２３】
2017139766.tif 000032
【図２４】
2017139766.tif 000033
【図２５】
2017139766.tif 000034
【図２６】
2017139766.tif 000035
【図２７】
2017139766.tif 000036
【図２８】
2017139766.tif 000037
【図２９】
2017139766.tif 000038
【図３０】
2017139766.tif 000039
【図３１】
2017139766.tif 000040
【図３２】
2017139766.tif 000041
【図３３】
2017139766.tif 000042
【図３４】
2017139766.tif 000043
【図３５】
2017139766.tif 000044
【図３６】
2017139766.tif 000045
【図３７】
2017139766.tif 000046
【図３８】
2017139766.tif 000047
【手続補正書】
【提出日】平成29年2月8日(2017.2.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
放送信号を送信する方法であって、
サービスデータをＦＥＣ（ｆｏｒｗａｒｄ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）エンコードする段階と、
前記ＦＥＣエンコードされたサービスデータをビットインターリーブする段階と、
前記ビットインターリーブされたサービスデータをコンステレーションにマッピングする段階と、
前記エンコードされたサービスデータをマッピングすることによって少なくとも一つの信号フレームを形成する段階と、
ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）方式によって前記少なくとも一つの形成された信号フレーム内のデータを変調する段階と、
前記変調する段階の後に、前記少なくとも一つの信号フレームの開始部分にプリアンブルを挿入する段階であって、前記プリアンブルは、シグナリング情報に対応する第１のシーケンスを選択することと、前記選択された第１のシーケンスを第２のシーケンスと掛けることとによって生成される、段階と、
前記変調されたデータを有する前記放送信号を送信する段階と、を含む、方法。
【請求項２】
前記第２のシーケンスはザドフチュー（Ｚａｄｏｆｆ―Ｃｈｕ）シーケンスである、請求項１に記載の方法。
【請求項３】
前記少なくとも一つの信号フレームはエッジシンボルとデータシンボルとを含む、請求項１に記載の方法。
【請求項４】
前記データシンボルは前記エッジシンボルの間に配置される、請求項３に記載の方法。
【請求項５】
前記マッピングされたサービスデータをＭＩＭＯ（ｍｕｌｔｉ―ｉｎｐｕｔ  ｍｕｌｔｉ―ｏｕｔｐｕｔ）処理する段階と、
前記ＭＩＭＯ処理されたサービスデータを時間インターリーブする段階と、をさらに含む、請求項１に記載の方法。
【請求項６】
放送信号を送信する装置であって、
サービスデータをＦＥＣ（ｆｏｒｗａｒｄ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）エンコードするためのＦＥＣエンコーダーと、
前記ＦＥＣエンコードされたサービスデータをビットインターリーブするためのビットインターリーバーと、
前記ビットインターリーブされたサービスデータをコンステレーションにマッピングするためのマッパーと、
前記エンコードされたサービスデータをマッピングすることによって少なくとも一つの信号フレームを形成するためのフレームビルダーと、
ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）方式によって前記少なくとも一つの形成された信号フレーム内のデータを変調するためのモジュレーターと、
前記データを変調した後に、前記少なくとも一つの信号フレームの開始部分にプリアンブルを挿入するためのプリアンブルインサーターと、
前記変調されたデータを有する前記放送信号を送信するためのトランスミッターと、を含み、
前記プリアンブルは、シグナリング情報に対応する第１のシーケンスを選択することと、前記選択された第１のシーケンスを第２のシーケンスと掛けることとによって生成される、装置。
【請求項７】
前記第２のシーケンスはザドフチュー（Ｚａｄｏｆｆ―Ｃｈｕ）シーケンスである、請求項６に記載の装置。
【請求項８】
前記少なくとも一つの信号フレームはエッジシンボルとデータシンボルとを含む、請求項６に記載の装置。
【請求項９】
前記データシンボルは前記エッジシンボルの間に配置される、請求項８に記載の装置。
【請求項１０】
前記マッピングされたサービスデータをＭＩＭＯ（ｍｕｌｔｉ―ｉｎｐｕｔ  ｍｕｌｔｉ―ｏｕｔｐｕｔ）処理するためのＭＩＭＯプロセッサーと、
前記ＭＩＭＯ処理されたサービスデータを時間インターリーブするための時間インターリーバーと、をさらに含む、請求項６に記載の装置。
【請求項１１】
放送信号を受信する方法であって、
少なくとも一つの信号フレームを含む前記放送信号を受信する段階であって、前記放送信号は、シグナリング情報に対応する第１のシーケンスを選択することと、前記選択された第１のシーケンスを第２のシーケンスと掛けることとによって生成されるプリアンブルを更に含む、段階と、
前記少なくとも一つの信号フレームの開始部分において前記プリアンブルを検出する段階と、
ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）方式によって前記少なくとも一つの信号フレーム内のデータを復調する段階と、
サービスデータを含む前記少なくとも一つの信号フレームをパースする段階と、
前記サービスデータをＦＥＣ（ｆｏｒｗａｒｄ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）デコードする段階と、を含む、方法。
【請求項１２】
前記少なくとも一つの信号フレームはエッジシンボルとデータシンボルとを含み、
前記データシンボルは前記エッジシンボルの間に配置される、請求項１１に記載の方法。
【請求項１３】
放送信号を受信する装置であって、
少なくとも一つの信号フレームを含む前記放送信号を受信するためのチューナーであって、前記放送信号は、シグナリング情報に対応する第１のシーケンスを選択することと、前記選択された第１のシーケンスを第２のシーケンスと掛けることとによって生成されるプリアンブルを更に含む、チューナーと、
前記少なくとも一つの信号フレームの開始部分において前記プリアンブルを検出するためのプリアンブル検出器と、
ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）方式によって前記少なくとも一つの信号フレーム内のデータを復調するためのデモジュレーターと、
サービスデータを含む前記少なくとも一つの信号フレームをパースするためのフレームパーサーと、
前記サービスデータをＦＥＣ（ｆｏｒｗａｒｄ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）デコードするためのＦＥＣデコーダーと、を含む、装置。