(57)【要約】      （修正有）【課題】波長に伴う角度変動及び透過率の変動ができる限り円滑であり、かつ大きなスペクトル範囲を提供する方法で、１つ以上のバンドパスフィルタを組み合わせたデバイスを提供する。【解決手段】センサデバイス１００は、基板１０２の一方の面上に形成された第１ミラー層１０６を含むことができ、第１ミラー層１０６はセンサ素子１０４の各々の上に広がる。センサデバイス１００は、ベース（基底）スペーサ層１１０、第１スペーサ層１１２、第２スペーサ層１１４、及び第２ミラー層１１６を含むこともできる。【選択図】図７
2017168822.tif 000002
【特許請求の範囲】
【請求項１】
基板上に第１ミラー層を形成するステップと、
センサ素子の第１グループの上に位置する前記第１ミラー層上に第１組のスペーサ層を堆積させるステップと、
前記センサ素子の第２グループの上に位置する前記第１ミラー層上に第２組のスペーサ層を堆積させるステップであって、前記第２組のスペーサ層は前記第１組のスペーサ層と異なるステップと、
前記堆積させた第１組のスペーサ層及び前記堆積させた第２組のスペーサ層の上に第２ミラー層を形成するステップと
を含む方法。
【請求項２】
前記第１ミラー層を形成するステップが、テーパ状エッジを有するように前記第１ミラー層を形成することをさらに含み、前記方法が、
前記第１ミラー層の前記テーパ状エッジを覆うように、複数の前記第１組のスペーサ層を堆積させるステップをさらに含む、請求項１に記載の方法。
【請求項３】
前記第１ミラー層が金属で形成される、請求項１に記載の方法。
【請求項４】
前記第１ミラー層が、銀、アルミニウム、銅、金、及び誘電体材料から成るグループから選択した材料で形成される、請求項１に記載の方法。
【請求項５】
前記センサ素子の第１グループ内の前記センサ素子毎に、フィルタ処理すべき光の第１中心波長を求めるステップと、
前記求めたフィルタ処理すべき光の第１中心波長に対応する前記第１組のスペーサ層を決定するステップとをさらに含み、
前記第１組のスペーサ層を堆積させるステップが、前記決定した、前記求めたフィルタ処理すべき光の第１中心波長に対応する前記第１組のスペーサ層を堆積させることをさらに含む、請求項１に記載の方法。
【請求項６】
前記センサ素子の第２グループ内の前記センサ素子毎に、フィルタ処理すべき光の第２中心波長を求めるステップと、
前記求めたフィルタ処理すべき光の第２中心波長に対応する前記第２組のスペーサ層を決定するステップとをさらに含み、
前記第２組のスペーサ層を堆積させるステップが、前記決定した、前記求めたフィルタ処理すべき光の第２中心波長に対応する前記第２組のスペーサ層を堆積させることをさらに含む、請求項５に記載の方法。
【請求項７】
ベース・スペーサ層を堆積させるステップをさらに含み、前記第１組のスペーサ層を堆積させるステップ及び前記第２組のスペーサ層を堆積させるステップが、前記第１組のスペーサ層及び前記第２組のスペーサ層を前記堆積させたベース・スペーサ層上に堆積させることをさらに含む、請求項６に記載の方法。
【請求項８】
前記第１組のスペーサ層を堆積させるステップ及び前記第２組のスペーサ層を堆積させるステップが、前記第１組のスペーサ層及び前記第２組のスペーサ層の両方に共通する少なくとも１つのスペーサ層を堆積させることをさらに含む、請求項１に記載の方法。
【請求項９】
前記第１組のスペーサ層を堆積させるステップ及び前記第２組のスペーサ層を堆積させるステップが、
前記共通するスペーサ層を堆積させることと、
前記共通するスペーサ層の、前記センサ素子の第１グループの上にある部分の上にマスクを付加することと、
他のスペーサ層を堆積させることであって、前記マスクは、前記他のスペーサ層が前記センサ素子の第２グループ上に堆積することを可能にしつつ、前記他のスペーサ層が前記センサ素子の第１グループ上に堆積することを防止することと
をさらに含む、請求項８に記載の方法。
【請求項１０】
前記第１組のスペーサ層及び前記第２組のスペーサ層を前記第１ミラー層上に堆積させる前に、前記第１ミラー層上に酸化防止材料を堆積させることをさらに含む、請求項１に記載の方法。
【請求項１１】
前記第１ミラー層が銀で形成され、前記酸化防止材料が酸化亜鉛である、請求項１０に記載の方法。
【請求項１２】
前記センサ素子の第２グループが、前記センサ素子の第１グループの前記センサ素子の半数を含む、請求項１０に記載の方法。
【請求項１３】
センサ素子のアレイを有する基板上に第１ミラー層を形成するステップと、
前記第１ミラー層上にベース・スペーサ層を堆積させるステップと、
前記センサ素子の第１グループの上に第１マスクを付加するステップと、
第１スペーサ層を堆積させるステップであって、前記第１マスクは、前記ベース・スペーサ層のうち前記第１グループ内の前記センサ素子以外の前記センサ素子の上に位置する部分上に前記第１スペーサ層が堆積することを可能にしつつ、前記ベース・スペーサ層のうち前記センサ素子の第１グループの上に位置する部分上に前記第１スペーサ層が堆積することを防止するステップと、
前記第１マスクを除去するステップと、
前記センサ素子の第２グループの上に第２マスクを付加するステップと、
第２スペーサ層を堆積させるステップであって、前記第２マスクは、前記ベース・スペーサ層のうち前記第２グループ内の前記センサ素子以外の前記センサ素子の上に位置する部分上に前記第２スペーサ層が堆積することを可能にしつつ、前記ベース・スペーサ層のうち前記センサ素子の第２グループの上に位置する部分上に前記第２スペーサ層が堆積することを防止するステップと、
前記第２マスクを除去するステップと
を含む方法。
【請求項１４】
前記センサ素子のアレイ用の所定のフィルタパターンを求めるステップをさらに含み、前記第１マスクを付加するステップ、前記第１スペーサ層を堆積させるステップ、前記第２マスクを付加するステップ、及び前記第２スペーサ層を堆積させるステップが、前記第１マスクを付加し、前記第１スペーサ層を堆積させ、前記第２マスクを付加し、前記第２スペーサ層を堆積させて、前記所定のフィルタパターンを形成することをさらに含む、請求項１４に記載の方法。
【請求項１５】
前記堆積させた第１スペーサ層及び前記堆積させた第２スペーサ層の上に第２ミラー層を形成するステップをさらに含む、請求項１４に記載の方法。
【請求項１６】
前記第１ミラー層を形成するステップ及び前記第２ミラー層を形成するステップが、基本的に誘電体材料、四分の一波長積層、及び金属から成るグループから選択した要素で、前記第１ミラー層を形成し前記第２ミラー層を形成することをさらに含む、請求項１６に記載の方法。
【請求項１７】
前記第２マスクを付加するステップが、前記第１スペーサ層の少なくとも一部分を覆わないままにするように前記第２マスクを付加することをさらに含み、前記第２スペーサ層を堆積させるステップが、前記覆わないままにした前記第１スペーサ層の前記少なくとも一部分上に前記第２スペーサ層を堆積させることをさらに含む、請求項１４に記載の方法。
【請求項１８】
前記第２スペーサ層を堆積させるステップが、前記堆積させた第１スペーサ層よりも小さい厚さを有するように前記第２スペーサ層を堆積させることをさらに含む、請求項１４に記載の方法。
【請求項１９】
ブロッカー及び反射防止コーティングの少なくとも一方を、前記センサ素子の少なくとも１つの集合の上に形成するステップをさらに含み、前記ブロッカーは光の所定波長をブロックするものである、請求項１４に記載の方法。
【請求項２０】
センサ素子のアレイを有する基板上に第１ミラー層を形成するステップと、
前記第１ミラー層上にベース・スペーサを堆積させるステップと、
前記センサ素子の第１部分集合の上にある前記ベース・スペーサ上に第１スペーサ層を堆積させるステップと、
前記第１スペーサ層上、及び前記センサ素子の第２部分集合の上にある前記ベース・スペーサ層上の少なくとも一方に、第２スペーサ層を堆積させるステップと、
前記堆積させた第１スペーサ層及び前記堆積させた第２スペーサ層の上に、第２ミラー層を形成するステップと
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示する技術は、一般に光センサに関するものであり、特にセンサデバイスを製造する方法に関するものである。
【背景技術】
【０００２】
光センサは、イメージ（画像）センサ、周辺光センサ、近接センサ、色相センサ、及びＵＶ（ultraviolet：紫外線）センサのような種々のデバイスにおいて、光信号を電気信号に変換するために用いられ、光信号の検出または画像捕捉を可能にする。光センサは、一般に、１つ以上のセンサ素子、及びこれら１つ以上のセンサ素子の上に配置された１つ以上の光学フィルタを含む。例えば、カラーイメージセンサは、カラーフィルタのアレイ、即ちカラーフィルタアレイ（ＣＦＡ：color filter array）を含み、カラーフィルタアレイは、異なる色通過帯域を有する異なる種類のカラーフィルタ、例えば赤色、緑色、及び青色（ＲＧＢ：red, green, blue）フィルタを含む。
【０００３】
マルチスペクトル・イメージング（多重スペクトル撮像）は、多数の工業及び研究用途における主要な目標である。有用な画像を生成するために、走査または順次の露光を行い、その後に適切な重み付けをして互いに再結合しなければならないことを必要とせずに、本質的に、多数のスペクトル部分（可視だけに限定されず、近赤外・中赤外・遠赤外、及び／または近紫外・中紫外・遠紫外を含む）からの波長における画像を同時に捕捉することができるセンサを持つことが望まれ得る。マルチスペクトル・イメージングは、例えばLapray et al., “Multispectral Filter Arrays: Recent Advances and Practical Implementation”, Sensors, 14:21626-21659 (2014)（非特許文献１）に記載され、この文献は参照する形で本明細書に含める。
【０００４】
ハイパースペクトル・イメージングも重要になりつつある：ハイパースペクトル・イメージングでは、目標は画像中の画素毎のデータのスペクトルを捕捉することにあり、このスペクトルは高い分解能を有する。
【０００５】
染料系のカラーフィルタが用いられてきたが、これらは、誘電体層の積層から形成された干渉系フィルタほど明るい色を生成しないことが判明している。誘電体カラーフィルタは、より高い透過率レベル及びより狭い色通過帯域を有するが、入射角の変化に伴い不所望な色（波長）のシフトを生じさせ得る。
【０００６】
狭帯域バンドパスフィルタは、帯域幅が中心波長の２０％以下であるバンドパスフィルタである。狭帯域バンドパスフィルタを標準的なフォトダイオードと組み合わせると、貧弱な透過率及び明所視の値の大きな変動が生じることが判明している。
【０００７】
フォトダイオードの代表的な量子効率（ＱＥ：quantum efficiency）曲線は、図１に示す曲線のようになる。実際に、この表現から直ちにわからないことは、この表現が、広い角度範囲にわたると共に限られたスペクトル分解能で集光した光に基づくことであり、従って、この表現は、根底にある構造の干渉効果によって生じる他の欠点を明らかにしない。
【０００８】
代表的なフォトダイオードの構造を図２に示す。こうしたダイオードでは、ｐ／ｎ接合の上にある薄い誘電体層（図に示すSiO2及びSi3N4）が干渉効果を生成する。狭いスペクトル分解能を有するコリメート光でこのダイオードを照射すると、量子効率曲線は図３のグラフのようになる。逆に、スペクトル分解能を広げて受光角を増加させると、図３の曲線は図１の曲線に変化する。このことは、次の２つの効果：ａ）スペクトル分解能を低下させると発生する平均化；及びｂ）角度に伴うスペクトル応答の波長シフト、に起因する。
【０００９】
代表的なダイオードを、広帯域の光源と共に、または広帯域のフィルタ（例えば染料系のカラーフィルタ）と共に、あるいは大きな受光角で用いる場合、主な欠点は、低めの全体透過率レベルである。この欠点は、より大きなダイオードを用いることによって補償することができる。しかし、ダイオードのサイズを増加させることは、必ずしも最も望ましい解決策ではない。
【００１０】
近年、業界は、フォトダイオードを、狭帯域バンドパスフィルタのような光学フィルタと組み合わせることを検討しつつあり、このことは、より高いスペクトル分解能を促進する。これらのフィルタを用いることは、多くの場合に、これらの光学フィルタの角度シフトに起因する受光角の低減を必要とし；即ち、センサはコリメート光に近い光で照射される。図４に、（およそ５４０nmの）狭帯域バンドパスフィルタの透過率曲線を、図３に示すような標準的なフォトダイオードの応答に重ねて示す。
【００１１】
スペクトル中の位置に応じて、通過帯域内の全体性能は２倍以上も変動し得る。（例えば、バンドパスフィルタが９００nmを透過させる場合、その透過性能は３０％に過ぎないのに対し、７７０nmを透過させるフィルタは、ほぼ１００％の透過率と見なすことができる。）他の欠点は、フォトダイオードの透過率曲線中のリップルの位置が十分に制御されないことにある。従って、１つのデバイスから他のデバイスへの、明所視の値の大きな変化が存在し得る、というのは、ミラー製造の非一貫性または材料の組成の結果として、リップルのスペクトル位置が変動し得るからである。
【００１２】
これらの欠点は、例えば二項フィルタ構造に基づくマルチスペクトル・センサアレイ場合のように複数のフィルタが関与する際に目立つようになる。一連の波長を透過させる複数のバンドパスフィルタについての例を図５に、図３及び４に示す同じフォトダイオードの透過率曲線と重ねて示す。所定のバンドパスフィルタ波長における全体透過率は、フォトダイオードの透過スペクトル中のピークがリップルと一致する様子に応じて、１つの波長から次の波長へと劇的に変化する。
【先行技術文献】
【非特許文献】
【００１３】
【非特許文献１】Lapray et al., “Multispectral Filter Arrays: Recent Advances and Practical Implementation”, Sensors, 14:21626-21659 (2014)
【発明の概要】
【発明が解決しようとする課題】
【００１４】
従って、波長に伴う角度変動及び透過率の変動ができる限り円滑であり、かつ大きなスペクトル範囲を提供する方法で、１つ以上のバンドパスフィルタを組み合わせたデバイスの必要性が存在する。
【課題を解決するための手段】
【００１５】
ここでの背景の説明は、関連技術の状況を説明するために含めた。このことは、参照する素材のいずれもが、本明細書に添付するいずれの請求項の優先日においても、刊行され、既知であり、または通常の一般知識の一部であることを認めるものとして解釈すべきではない。
【００１６】
本願の説明及び特許請求の範囲全体を通して、「具える」、及び「具えている」及び「具えた」のようなその変形は、他の添加物、構成要素、数またはステップを排除することを意図していない。
【００１７】
本発明の特徴を一例として図示し、これらの特徴は次の図面に限定されず、これらの図面では、同様の番号は同様の要素を示す：
【図面の簡単な説明】
【００１８】
【図１】従来のシリコン系フォトダイオードの透過率または量子効率（ＱＥ）を示す図である。
【図２】従来の標準的なフォトダイオードの構造を示す図である。
【図３】コリメート光で照射され、高いスペクトル分解能を有する従来のフォトダイオードのＱＥを示す図である。
【図４】コリメート光で照射され、高いスペクトル分解能を有する従来のフォトダイオードのＱＥを、単一の狭帯域バンドパスフィルタと共に示す図である。
【図５】コリメート光で照射され、高いスペクトル分解能を有する従来のフォトダイオードのＱＥを、異なる固有波長を有する一組の狭帯域バンドパスフィルタと共に示す図である。
【図６】従来の裏面照射型センサ（ＢＩＳ）の構造を示す図である。
【図７】図７Ａは、本発明の一例によるセンサデバイスの上断面図である。図７Ｂは、本発明の一例によるセンサデバイスの側断面図である。
【図８−１】図８Ａは、図７Ａ及び７Ｂに示すセンサデバイスを製造する方法の例を集合的に示す図である。図８Ｂは、図７Ａ及び７Ｂに示すセンサデバイスを製造する方法の例を集合的に示す図である。図８Ｃは、図７Ａ及び７Ｂに示すセンサデバイスを製造する方法の例を集合的に示す図である。
【図８−２】図８Ｄは、図７Ａ及び７Ｂに示すセンサデバイスを製造する方法の例を集合的に示す図である。図８Ｅは、図７Ａ及び７Ｂに示すセンサデバイスを製造する方法の例を集合的に示す図である。図８Ｆは、本発明の他の例による、センサデバイスを製造する方法の例を示す図である。
【図９】図９Ａは、図８Ｃに示す構成の上面図である。図９Ｂは、図８Ｃに示す構成の一部分を拡大した側断面図である。
【図１０】図８Ｄに示す構成の上面図である。
【図１１】本発明の一例によるバイナリフィルタの構造の例を示す図であり、図７Ａ及び７Ｂに示すセンサデバイスの一部分を表現することができる。
【図１２−１】図１２Ａは、本発明の一例による、バイナリフィルタ構造に基づくフィルタアレイの例を示す図である。図１２Ｂは、本発明の一例による、バイナリフィルタ構造に基づくフィルタアレイの例を示す図である。
【図１２−２】図１２Ｃは、本発明の一例による、バイナリフィルタ構造に基づくフィルタアレイの例を示す図である。
【図１３】図１３Ａは、本発明の他の例による、バイナリフィルタ構造に基づくフィルタアレイの例を示す図である。図１３Ｂは、本発明の他の例による、バイナリフィルタ構造に基づくフィルタアレイの例を示す図である。
【図１４】本発明の一例による、誘電体反射器／ミラーを用いたバイナリフィルタの構造例の断面を示す図であり、図７Ａ及び７Ｂに示すセンサデバイスの一部分を表現することができる。
【図１５】本発明の一例による、金属反射器／ミラーを用いたバイナリフィルタの構造例の断面を示す図であり、図７Ａ及び７Ｂに示すセンサデバイスの一部分を表現することができる。
【図１６】本発明の一例による、図１５に示す構造のスペクトル応答を示す図である。
【図１７】本明細書に開示する方法の実施により製造することができる８×８フィルタアレイの拡大図である。
【発明を実施するための形態】
【００１９】
簡単のため、及び例示目的で、本発明は主にその例を参照することによって説明する。以下の説明では、本発明の完全な理解をもたらすために、多数の具体的細部を記述する。しかし、これらの具体的細部に限定されずに本発明を実施することができることは、容易に理解される。他の例では、本発明を無用に不明瞭にしないように、一部の方法及び構造を詳細に説明していない。本明細書中に用いる「（ある）１つの」は、少なくとも１つの特定要素を意図しており、「含む」とは、含むがそれに限定されないことを意味し、「含んでいる」とは、含んでいるがそれに限定されないことを意味し、「基づく」とは、少なくとも部分的に基づくことを意味する。本明細書中に用いる「第１（の）」及び「第２（の）」は、要素の特定の順序または配置を表すことを意図していない。その代わりに、本明細書では、これらの語は１つの要素が他の要素と異なることを表すために用いる。本明細書中に用いる「およそ」及び「約」とは、記載した値の＋／−５％以内の値の範囲を示す。
【００２０】
これに加えて、添付した図面中に示す要素は、追加的な構成要素を含み得ること、及びこれらの図面中に記載する構成要素の一部は、本明細書中に開示する要素の範囲から逸脱することなしに除去及び／または修正することができることは明らかである。また、これらの図面中に示す要素は現寸に比例して描かれていないことがあり、従って、これらの要素は、図面中に示す以外のサイズ及び／または構成を有し得ることも明らかである。
【００２１】
本明細書中には、裏面照射型センサと共に用いることができる光学フィルタを有するセンサデバイスを製造する方法を開示する。裏面照射型センサと共に光学フィルタを有するデバイスは、多数の種類のセンサ、特にマルチスペクトルまたはハイパースペクトルのイメージング（撮像）及びセンシング（感知、検出）において使用されるセンサ向きの用途を有する。本明細書中に用いる反射器及びミラーまたはミラー層は、互換性をもって用いられる。
【００２２】
既知のデバイスのフォトダイオードとバンドパスフィルタとの組合せの欠点を回避する１つの方法は、裏面照射型センサ（ＢＩＳ：back illuminated sensor）を使用すること、及び／または、フォトダイオードとバンドパスフィルタとの組合せをＦＰ（Fabry-Perot：ファブリペロー）フィルタのような光学構造と組み合わせることである。図６に示すＢＩＳ１０は、シリコンｐ／ｎ接合層１２を含むことができる。ｐ／ｎ接合１２は、シリコンｐ／ｎ接合層１２との境界面の近くに、シリコン中のドーパントから形成することができる。SiO2で形成することができる誘電体層の積層１４は、シリコンｐ／ｎ接合層１２の一方の面上に形成することができる。これに加えて、他の誘電体層１６はSi3N4とすることができ、誘電体層の積層１４の他方の面上に形成することができる。金属接点層１８は、誘電体層の積層１４内に配置することができる。光はＢＩＳ１０のシリコンｐ／ｎ接合層１２内に入り、誘電体層１４、１６のいずれも最初に通過しない。誘電体層の積層１４の厚さは、ＢＩＳ１０を通過することを望む光に応じて調整することができる。このことは、バンドパス機能を組み合わせる際に、光学フィルタの周波数を、シリコンとすることができる「基板」媒体１２の屈折率プロファイルに整合させるだけでよいことを意味する。従って、一般に酸化物及び窒化物のような誘電体層を通過する光から生じる干渉アーティファクトは、このやり方には存在しない。
【００２３】
ここで図７Ａ及び７Ｂを参照すると、本発明の一例によるセンサデバイス１００のそれぞれ上断面図及び側断面図が示されている。センサデバイス１００は、基板１０２及び複数のセンサ素子を含むように示している。基板１０２は、シリコン、ガラス、等のような受動材料で形成することができる。センサ素子１０４のうち１つ以上は、フォトダイオード、相補型金属酸化物半導体（ＣＭＯＳ：complementary metal-oxide semiconductor）、電荷結合素子（ＣＣＤ：charge-coupled device）、等とすることができる。簡単のため、かつ便宜上、シリコンデバイス１００はセンサ素子１０４の４×４アレイを含むように示す。しかし、センサデバイス１００は任意数のセンサ素子を含むことができることは明らかである。
【００２４】
図７Ｂに示すように、センサデバイス１００は、基板１０２の一方の面上に形成された第１ミラー層１０６を含むことができ、第１ミラー層１０６はセンサ素子１０４の各々の上に広がる。センサデバイス１００は、ベース（基底）スペーサ層１１０、第１スペーサ層１１２、第２スペーサ層１１４、及び第２ミラー層１１６を含むこともできる。図示していないが、センサデバイス１００は、種々のセンサ素子１０４の上、及び第１ミラー層１０６と第２ミラー層１１６との間に配置された追加的なスペーサ層を含むことができる。センサデバイス１００を製造することができる種々の方法を、以下の図面について説明する。
【００２５】
ここで図８Ａ〜８Ｅを参照すれば、図７Ａ及び７Ｂに示すセンサデバイス１００を製造する方法の一例２００が集合的に示されている。図８Ａに示すように、第１ミラー層１０６を基板１０２上に形成し、基板１０２はセンサ素子１０４のアレイを含む。第１ミラー層１０６は、銀、アルミニウム、銅、金、等のような金属材料で形成することができる。この例では、第１ミラー層１０６は、マグネトロン・スパッタリング、電子ビーム・エピタキシー、分子ビーム・エピタキシー、熱蒸発、原子層堆積、等のような金属堆積プロセスにより形成することができる。第１ミラー層１０６は、その堆積プロセス及びリフトオフ・プロセスに起因するテーパ状（先細り）エッジ付きで形成される。即ち、第１ミラー層１０６のエッジの各々は、その堆積プロセスとリフトオフ・プロセスとの組合せによりテーパ状にすることができ、例えば、堆積及びリフトオフ・プロセス中に、オーバーハング（突出部）を有するフォトレジストを用いることができ、これによりオーバーハングがテーパ状エッジ１０８を生成することができる。特定例として、第１ミラー層１０６はZnO/Ag/ZnO構造を有するように形成することができ、この構造では、ZnOの厚さを約０．５nm〜約２nmとすることができる。
【００２６】
他の例では、第１ミラー層１０６を、SiO2、NbO2、等のような誘電体材料で形成することができる。他の例では、第１ミラー層１０６を、例えばSiO2及びSi:H層の四分の一波長積層で形成することができる。さらに他の例では、第１ミラー層１０６を、酸化物、窒化物、Ge、Si、Si:H、SiC、等で形成することができる。適切な酸化物の例は、高屈折率のNb2O5、Ta2O5、TiO2、HfO2、及びそれらの混合物、及び低屈折率のSiO2、Al2O3、及びそれらの混合物を含む。適切な窒化物の例は、高屈折率のSi3N4、Ge、Si、Si:H、及びSiCを含む。近赤外線（ＮＩＲ：near infrared）フィルタ用の一例によれば、ミラー層１０６はSi:HまたはSiO2で形成される。これらの例では、第１ミラー層１０６はテーパ状エッジ付きで形成しなくてもよい。
【００２７】
図８Ｂに示すように、ベース・スペーサ層１１０を第１ミラー層１０６上に堆積させて、第１ミラー層１０６をそのテーパ状エッジ１０８を含めて覆うことができる。ベース・スペーサ層１１０は、酸化物、窒化物、Ge、Si、Si:H、SiC、SiGe、SiGe:H、等のような材料で形成することができる。例えば、ベース・スペーサ層１１０は、第１ミラー層１０６に関して上述したのと同一または同様の材料で形成することができる。近赤外線（ＮＩＲ）フィルタ用の一例によれば、ベース・スペーサ層１１０はSi:Hで形成される。これに加えて、あるいはその代わりに、ベース・スペーサ層１１０は、第１ミラー層１０６の堆積中に、例えば第１ミラー層１０６と共通の真空中で堆積させることができる。
【００２８】
ベース。スペーサ層１１０は、化学気相成長法、物理気相成長法、プラズマ化学気相成長法、等のいずれをも含む適切な堆積プロセスの実行により堆積させることができる。特定例では、ベース・スペーサ層１１０は、リフトオフ・プロセスを用いて堆積させることができる。これに加えて、ベース・スペーサ層の堆積は、ベース・スペーサ層１１０の複数部分に、第１ミラー層１０６のテーパ状エッジ１０８を覆わせることができる。ベース・スペーサ層１１０を、第１ミラー層１０６のテーパ状エッジ１０８を覆うように堆積させて、例えば第１ミラー層１０６が銀で形成される場合に、テーパ状エッジ１０８を酸化から保護することができる。しかし、第１ミラー層１０６が金属以外の材料で形成される場合には、ベース・スペーサ層１１０はテーパ状エッジ１０８を覆わずに堆積させることができる。これに加えて、図８Ｂには示していないが、ベース・スペーサ層１１０は、反射防止、ブロッキング（遮断）、高次抑制フィルタリング、等のような追加的なフィルタ機能を実行する材料を含むことができる。一例として、酸化亜鉛（ZnO）層のような酸化防止材料層を第１ミラー層の下及び上に設けて、第１ミラー層１０６が酸化することを防止することができる。
【００２９】
図８Ｃに示すように、第１スペーサ層１１２をセンサ素子１０４の第１グループの上に堆積させることができる。例えば、図８Ｃに示すように、第１スペーサ層１１２を、ベース・スペーサ層１１０上の、基板１０２の左側に配置された８つのセンサ素子１０４の上に堆積させることができる。この例は図９Ａにも示し、図９Ａは図８Ｃに示す構成の上面図を示す。これに加えて、図８Ｃ及び９Ａに示すように、第１スペーサ層１１２は、第１ミラー層１０６のテーパ状エッジ１０８を覆うように堆積させることもできる。この関係では、第１スペーサ層１１２の堆積に続いて、第１ミラー層１０６の周囲のテーパ状エッジ１０８を、図示するように素子２０２によって覆いつつ、ベース・スペーサ層１１０のうち基板１０２の右側に配置された８つのセンサ素子１０４の上にある部分は、第１スペーサ層１１２で覆わないことができる。図８Ｃに示す構成の一部分を拡大した側断面図を図９Ｂに示す。図９Ｂに示すように、テーパ状エッジ１０８は第１スペーサ層１１０の一部分によって覆うことができる。しかし、第１スペーサ層１１０のうちテーパ状エッジ１０８を覆う部分は、テーパ状エッジ１０８の十分な保護を行わなくてもよい。この関係では、第１スペーサ層１１２の一部分もテーパ状エッジ１０８の上に設けることができる。これに加えて、テーパ状エッジ１０８の最上部及び最下部、並びに第１ミラー層１０６の残りの部分を、酸化防止材料、例えばZnOのそれぞれの層１１５、１１７によって覆うことができる。第２ミラー層１１６は、酸化防止材料で同様に保護することができる。
【００３０】
第１スペーサ層１１２は、ベース・スペーサ層１１０の堆積に関して上述したのと同様の技術の実現により堆積させることができる。これに加えて、マスク（図示せず）を、ベース・スペーサ層１１０のうち堆積プロセス中に第１スペーサ層１１２を受け止めない部分の上に付加して、第１スペーサ層１１２がこれらの部分上に堆積することを防止することができる。このマスクは、第１スペーサ層１１２の堆積に続いて除去することができる。一例によれば、このマスクはフォトレジストを含むことができる。
【００３１】
図８Ｄに示すように、第２スペーサ層１１４はセンサ素子１０４の第２グループの上に堆積させることができる。例えば、図８Ｄに示すように、第２スペーサ層１１４は、センサ素子１０４の第２グループの上に堆積させることができる。例えば、図８Ｄに示すように、第２スペーサ層１１４は、ベース・スペーサ層１１０のうち基板１０２の中ほど右側に配置された４つのセンサ素子１０４の上にある部分上、及び第１スペーサ層１１２のうち基板１０２の中ほど左側に配置された４つのセンサ素子１０４の上にある部分上に堆積させることができる。この例は図１０にも示し、図１０は、図８Ｄに示す構成の上面図を示す。図８Ｄ及び１０に示すように、それぞれのセンサ素子１０４の上にあるスペーサ層１１０〜１１４の高さまたは厚さは、センサ素子１０４のグループ毎に異なることができる。この関係では、異なる中心波長の光を、センサ素子１０４の異なるグループに達する前にフィルタ処理（フィルタリング）することができる。一部の例では、第１スペーサ層１１２を上に堆積させたセンサ素子１０５に比べて半数のセンサ素子１０４の上に第２スペーサ層１１４を堆積させることができる。同様に、後続するスペーサ層の各々は、前のスペーサ層の半数のセンサ素子１０４の上に堆積させていくことができる。
【００３２】
図８Ｄにも示すように、スペーサ層１１０〜１１４の各々は、互いに対して異なる高さ（または厚さ）を有することができる。例えば、ベース・スペーサ層１１０は第１スペーサ層１１２よりも厚くすることができ、第１スペーサ層１１２は第２スペーサ層１１４よりも厚くすることができる。これに加えて、スペーサ層を後続して堆積させる場合、後続して堆積させるスペーサ層（図示せず）は厚さを次第に小さくしていくことができる。
【００３３】
第２スペーサ層１１４は、ベース・スペーサ層１１０の堆積に関して上述したのと同様の堆積技術の実現により堆積させることができる。これに加えて、ベース・スペーサ層１１０及び第１スペーサ層１１２のういち堆積プロセス中に第２スペーサ層１１４を受け止めない部分にマスク（図示せず）を付加して、第２スペーサ層１１４がこれらの部分に堆積することを防止することができる。このマスクは、第２スペーサ層１１４の堆積に続いて除去することができる。
【００３４】
図８Ｄ及び１０には示していないが、第２スペーサ層１１４の堆積中に、第１ミラー層１０６のテーパ状エッジ１０８の上にある領域を、第２スペーサ層１１４によってさらに覆うことができる。この例では、第２スペーサ層１１４を、第１ミラー層１０６のテーパ状エッジ１０８の上にある、第１スペーサ層１１２のうちテーパ状エッジ１０８を覆う部分２０２上に堆積させることができる。
【００３５】
図８Ｅに示すように、堆積したスペーサ層１１０〜１１４の上に第２ミラー層１１６を形成することができる。第２ミラー層１１６は、銀、アルミニウム、等のような金属で形成することができる。他の例では、第２ミラー層１１６を、SiO2、NbO2、等のような誘電体材料で形成することができる。さらに他の例では、第２ミラー層１１６を、例えばSiO2及びSi:H層の四部の一波長積層で形成することができる。これに加えて、第２ミラー層１１６は、第１ミラー層１０６に関して上述したいずれの方法でも形成することができる。第２ミラー層１１６の堆積は、反射防止、帯域外ブロッキング、高次抑制フィルタリングのような追加的なフィルタ機能を実行する材料の追加を含むこともできる。
【００３６】
第２ミラー層１１６の堆積に続いて、第２ミラー層１１６へのマイクロレンズ（図示せず）の追加のような追加的処理を実行することができる。
【００３７】
センサデバイス１００を製造する方法２００は、２つのスペーサ層１１２及び１１４を含めるものとして説明してきたが、方法２００は、追加的なスペーサ層を堆積させるステップを含むことができることは明らかである。特定例として、方法２００は、６つのスペーサ層を堆積させるステップを含むことができ、これにより多数の異なるフィルタ構造をセンサ素子１０４全体の上に製造することができる。
【００３８】
ここで図８Ｆを参照すれば、他の例による、センサデバイス１００を製造する方法の一例が示されている。図８Ｆは、図８Ａ〜８Ｅに関して上述したのと同じ特徴の多くを含み、従って、これら共通の特徴は、図８Ｆに関しては詳細に説明しない。しかし、図８Ｆに示す例は、ミラー層１０６、１１６及びスペーサ層１１０〜１１４が、センサ素子を含まなくてもよい基板２５２上に形成される点で、図８Ｅに示す例とは異なる。即ち、センサ素子１０４のアレイを含む基板１０２上に形成する代わりに、図８Ｆに示す例は、ミラー１０６、１１６、及びスペーサ層１１０〜１１４を、ガラスウェハーとすることができる別個の基板２５２上に形成することができる。これに加えて、基板２５２は、矢印２５４で示すように、センサアレイとすることができる基板１０２に接着することができる。一例として、基板２５２は、エポキシの使用により、特に透明エポキシの使用により基板１０２に接着することができる。
【００３９】
一例によれば、センサデバイス１００は、シングル（単一）キャビティ型ファブリペローフィルタとすることができる。これに加えて、このフィルタによってフィルタ処理される光の中心波長は、キャビティ内のスペーサの厚さに応じて変化させることができる。追加的なスペーサ層を第１ミラー層１０６と第２ミラー層１１６との間に設けることができる例を図１１に示す。特に、図１１は、一例によるバイナリフィルタ、例えばシングルキャビティ型ファブリペローフィルタ用の構造の一例３００を示し、この構造は、センサデバイス１００の一部分、例えば特定センサ素子１０４の上にある部分を表すことができる。図１１に示すように、第１ミラー層１０６と第２ミラー層１１６との間にキャビティ３０２が設けられている。これに加えて、構造３００は、キャビティ３０２のスペーサ層のサイズと、このスペーサ層によってフィルタ処理されるチャネル（例えば中心波長）との関係を示す。スペーサの厚さの比較的小さい差が、他の同一のフィルタ間の中心波長の大幅な分離を生じさせることができることが観測される。
【００４０】
例えば、キャビティ３０２にベース・スペーサ１１０を、他のスペーサ層なしに設ける場合、フィルタは第０チャネルをフィルタ処理することができ、例えば、フィルタは第１中心波長を有する光をフィルタ処理することができる。同様に、キャビティ３０２にベース・スペーサ層１１０及び第１スペーサ層１１２を共に設ける場合、フィルタは第８チャネルをフィルタ処理することができる。他の例として、キャビティ３０２にベース・スペーサ層１１０、第１スペーサ層１１２、及び第２スペーサ層１１４を設ける場合、フィルタは第４チャネルをフィルタ処理することができる。他の例として、キャビティ３０２にベース・スペーサ層１１０、第１スペーサ層１１２、第２スペーサ層１１４、及び第３スペーサ層１２０を設ける場合、フィルタは第２チャネルをフィルタ処理することができる。さらに他の例として、キャビティ３０２にベース・スペーサ層１１０、第１スペーサ層１１２、第２スペーサ層１１４、第３スペーサ層１２０、及び第４スペーサ層１２２を設ける場合、フィルタは第１チャネルをフィルタ処理することができる。
【００４１】
一例によれば、方法２００を実施する前に、センサ素子毎にフィルタを構成する方法についての決定を行うことができる。即ち、これらのフィルタがフィルタ処理すべきチャネル（例えば、光の中心波長）を、センサ素子１０４毎に決定することができる。これに加えて、これらのチャネルのフィルタ処理と、キャビティ３０２内のスペーサ層の厚さとの相互関係に基づいて、それぞれのセンサ素子１０４の上にスペーサ層を堆積させる対応した構成を決定することができる。例えば、単一のセンサ素子とすることができるセンサ素子１０４の第１グループが第４チャネルをフィルタ処理することの決定を行うことができる。この例では、ベース・スペーサ層１１０、第１スペーサ層１１２、及び第２スペーサ層１１４を、センサ素子１０４の第１グループの上に堆積させることを決定することができる。これに加えて、これも単一のセンサ素子とすることができるセンサ素子１０４の第２グループが第８チャネルをフィルタ処理することの決定を行うことができる。この例では、ベース・スペーサ層１１０及び第１スペーサ層１１２をセンサ素子１０４の第２グループの上に堆積させることの決定を行う。
【００４２】
一例によれば、コーティング実行の回数、例えばバイナリフィルタ構造に基づくフィルタアレイ用に堆積させるスペーサ層の数を、次式を用いて計算することができる：
式(1):
【数１】
2017168822.tif 000003
式(2):
【数２】
2017168822.tif 000004
式(1)及び(2)中の「ｃ」はチャネル番号を表し、「ｎcoat」はコーティング実行の回数を表し、「ｂ」は、より高次の抑制用の追加的なＡＲ（anti-reflective：反射防止）コーティングまたはブロッカー（遮断体）の数を表す。追加的なブロッカーは本明細書中に以下でより詳細に説明する。
【００４３】
次の表は、コーティング実行の回数及び使用するブロッカーの例を、異なるチャネル番号について例示する。
【００４４】
【表１】
2017168822.tif 000005
【００４５】
一例によれば、バイナリ・スペーサ層、例えばスペーサ層１１０〜１２２のコーティングの厚さは、次式を用いて計算することができる：
式(3)：  ｔ0＝ｔmin
式(4):
【数３】
2017168822.tif 000006
式（5）:
【数４】
2017168822.tif 000007
式(3)〜(5)中の「ｃ」はチャネル番号であり、「ｔ0」はベース・スペーサ層１１０の厚さであり、「ｔ1」は第１スペーサ層１１２の厚さであり、「ｔn」は最終スペーサ層１２２の厚さである。これに加えて、「λmin」は最低中心波長であり、「λmax」は最高中心波長であり、「ｎref」はスペーサ層の屈折率である。
【００４６】
どの番号のチャネルも、本明細書中に開示する方法の実施により実現することができる。例えば、本明細書中に開示する方法は１００チャネルに対して用いることができるが、１２８チャネルに対しても同数のコーティング実行が必要である。他の例として、本明細書中に開示する方法は５０チャネルに対して用いることができるが、６４チャネルに対しても同数のコーティング実行が必要である。
【００４７】
ここで図１２Ａ〜１２Ｃを参照すれば、バイナリフィルタ構造に基づくフィルタアレイの例が示されている。特に、図１２Ａ〜１２Ｃの各々は、数回のコーティング実行の各回中に堆積するスペーサ層の厚さを、単位厚さの倍数として示す。これらの例の各々では、スペーサ層を、２回目のコーティング実行中に最初に堆積するものとして示す、というのは、１回目のコーティング実行はベース・スペーサ層の堆積を含み得るからである。図１２Ａ〜１２Ｃに示すように、それぞれのスペーサ層の厚さは２進数ずつ変化する。即ち、スペーサ層の各々の厚さは、コーティング実行の各回中に２分の１ずつ減少する。１つの観点では、図１２Ａ〜１２Ｃに示すフィルタアレイは等距離のチャネル間隔を有する。これに加えて、スペーサ層の厚さは上述した式(3)〜(5)により決定することができる。
【００４８】
しかし、これに加えて、あるいはその代わりに、スペーサ層の各々の厚さは異なる倍率で変化させることができる。これらの例では、フィルタアレイが、等距離でないチャネル間隔を有するバイナリフィルタ構造を有することができる。これらの種類の１６チャネル・フィルタアレイの２つの例を図１３Ａ及び１３Ｂに示す。これらの種類のフィルタアレイは、チャネルをスキップすることができる際に用いることができ、これにより等距離でないチャネル間隔を生じさせることができる。これに加えて、これらの例では、スペーサ層の厚さを決定するために式(4)〜(5)を用いることができないことがある。しかし、ｔ0＝ｔmin、ｔmin、及びｔmaxについての計算は、まだ適用することができる。
【００４９】
ここで図１４を参照すれば、誘電体反射器／ミラーを用いたバイナリフィルタ用の構造４００の例が断面図で示され、この構造は、一例によるセンサデバイス１００の一部分、即ち、特定のセンサ素子１０４の上にある部分を表すことができる。図１４に示すように、構造４００は、複数材料、例えばSiO2４０２及びSi:H４０４が基板１０２上に交互する層で形成される。特定例として、スペーサ４０６は最小の厚さ１０８．５nmを有することができ、そして６つまでのスペーサ層を有することができる。これと一緒に、層のグループが可視光のブロッカー４０８及び反射器４１０、４１２として機能する。例えば、反射器４１０内の層４０２及び４０４は、四分の一波長の積層とすることができ、即ち、その波長の反射器を形成することができる。同様に、反射器４１２内の層４０２及び４０４も四分の一波長積層として機能することができる。これらの例では、構造全体の厚さを約１７３２nm〜約１７８２．５nmの範囲内にすることができる。例えば、可視光のブロッカー４０８及び反射器４１０、４１２の各々が約１１６０nmの厚さを有することができる。これに加えて、ベース・スペーサ層１１０は約８０nm〜約１３０nmの厚さを有することができ、第１スペーサ層１１２は約１０nm〜約５０nmの厚さを有することができ、第２スペーサ層１１４は約５nm〜約２５nmの厚さを有することができ、第３スペーサ層１２０は約２．５nm〜約１３nmの厚さを有することができ、第４スペーサ層１２２は約１．５nm〜約７nmの厚さを有することができる。層が有することができる最も薄い厚さは１nm未満とすることができ、例えば１２８チャネルの場合には約０．６nmとすることができる。
【００５０】
ここで図１５を参照すれば、金属反射器／ミラーを用いたバイナリフィルタ用の構造５００の例が断面図で示され、この構造は、一例によるセンサデバイス１００の一部分、例えば特定センサ素子１０４の上にある部分を表すことができる。構造５００は、ＵＶ−Ｖｉｓ（visual：可視光）−ＮＩＲにおけるAg系のシングルキャビティ・ファブリペロー機能を含むことができる。上部構造はＵＶ−緑色チャネル用のフィルタの一部分を示し、下部構造は緑色−ＮＩＲチャネル用のフィルタの一部分を示す。ＵＶ−緑色チャネル用のフィルタは、反射防止（ＡＲ）コーティング５０２を含むものとして示し、NbTiOx、SiO2、等で形成することができる。一例として、ＡＲコーティング５０２は約１４０nmの厚さを有する。これに加えて、ＡＲコーティング５０２は、ミラー層を保護すると共に反射防止特性を提供することができる。
【００５１】
下部構造は緑色−ＮＩＲ用フィルタの一部分を示す。構造５００の各々は一次スペーサ５０４を含むことができ、一次スペーサ５０４は図１４中に示すスペーサ４０６と同様にすることができる。スペーサ５０４は、およそ１５０nmの薄さにすることができ、そして２つのミラー層５０６の間に挟むことができ、ミラー層５０６はおよそ４５nmの厚さにすることができ、そしてAgで形成することができる。下部構造は、ＵＶ−緑色ブロッカー５０８を含むこともでき、ＵＶ−緑色ブロッカー５０８はおよそ３０００nmの厚さにすることができ、そしてNbTiOx層とSiO2層とを交互させて組成することができる。ブロッカー５０８は高次の方のピークを抑制することができ、これについては本明細書中に以下で図１６についてより詳細に説明する。
【００５２】
図１６に、一例による、図１５に示す構造５００のスペクトル応答を示す。この図に示すように、ブロッカー５０８は、より低い波長におけるより高次のピークを抑制する。ブロッカー５０８は、大きなスペクトル帯域幅をカバーすべき場合に実現される。図１６に示す例では、８５０nmの光が透過し、このことは、３５０nm及び４５０nmにおけるより高次のピークをブロック（遮断）する長波通過を必要とし得る。そのブロッカーは図１６中に参照番号６０２で示す。これに加えて、基板１０２、第１及び第２ミラー層５０６、及びスペーサ５０４から作製されたファブリペロー・フィルタのスペクトル応答を、図１６中に参照番号６０４で示す。
【００５３】
ここで図１７を参照すれば、本明細書中に開示する方法の実施により製造することができる８×８フィルタアレイの拡大図を示す。この図に示すように、８画素毎に１つのパターンが反復される。
【００５４】
本開示の全体を通して具体的に説明されているが、本発明の代表例は、広範囲の用途にわたって有用性があり、以上の説明は限定的であることを意図しておらず、限定的であるものと考えるべきでなく、本発明の態様の例示的説明として提供するものである。
【００５５】
本明細書中に説明し図示したものは一例であり、そのいくつかの変形例を伴う。本明細書中に用いた用語、記載及び図面は、例示として記載しているに過ぎず、限定を意味するものではない。本発明の精神及び範囲内で多数の変形例が可能であり、本発明の範囲は以下の特許請求の範囲、及びその等価物によって規定され、特許請求の範囲では、特に断りのない限り、すべての用語がその最も広い妥当な感覚を意味する。
【図１】
2017168822.tif 000008
【図２】
2017168822.tif 000009
【図３】
2017168822.tif 000010
【図４】
2017168822.tif 000011
【図５】
2017168822.tif 000012
【図６】
2017168822.tif 000013
【図７】
2017168822.tif 000014
【図８−１】
2017168822.tif 000015
【図８−２】
2017168822.tif 000016
【図９】
2017168822.tif 000017
【図１０】
2017168822.tif 000018
【図１１】
2017168822.tif 000019
【図１２−１】
2017168822.tif 000020
【図１２−２】
2017168822.tif 000021
【図１３】
2017168822.tif 000022
【図１４】
2017168822.tif 000023
【図１５】
2017168822.tif 000024
【図１６】
2017168822.tif 000025
【図１７】
2017168822.tif 000026
【手続補正書】
【提出日】平成29年4月10日(2017.4.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に第１ミラー層を形成するステップと、
センサ素子の第１グループの上に位置する前記第１ミラー層上に第１組のスペーサ層を堆積させるステップと、
前記センサ素子の第２グループの上に位置する前記第１ミラー層上に第２組のスペーサ層を堆積させるステップであって、前記第２組のスペーサ層は前記第１組のスペーサ層と異なるステップと、
前記堆積させた第１組のスペーサ層及び前記堆積させた第２組のスペーサ層の上に第２ミラー層を形成するステップと
を含む方法。
【請求項２】
前記第１ミラー層を形成するステップが、テーパ状エッジを有するように前記第１ミラー層を形成することをさらに含み、前記方法が、
前記第１ミラー層の前記テーパ状エッジを覆うように、複数の前記第１組のスペーサ層を堆積させるステップをさらに含む、請求項１に記載の方法。
【請求項３】
前記第１ミラー層が金属で形成される、請求項１に記載の方法。
【請求項４】
前記第１ミラー層が、銀、アルミニウム、銅、金、及び誘電体材料から成るグループから選択した材料で形成される、請求項１に記載の方法。
【請求項５】
前記センサ素子の第１グループ内の前記センサ素子毎に、フィルタ処理すべき光の第１中心波長を求めるステップと、
前記求めたフィルタ処理すべき光の第１中心波長に対応する前記第１組のスペーサ層を決定するステップとをさらに含み、
前記第１組のスペーサ層を堆積させるステップが、前記決定した、前記求めたフィルタ処理すべき光の第１中心波長に対応する前記第１組のスペーサ層を堆積させることをさらに含む、請求項１に記載の方法。
【請求項６】
前記センサ素子の第２グループ内の前記センサ素子毎に、フィルタ処理すべき光の第２中心波長を求めるステップと、
前記求めたフィルタ処理すべき光の第２中心波長に対応する前記第２組のスペーサ層を決定するステップとをさらに含み、
前記第２組のスペーサ層を堆積させるステップが、前記決定した、前記求めたフィルタ処理すべき光の第２中心波長に対応する前記第２組のスペーサ層を堆積させることをさらに含む、請求項５に記載の方法。
【請求項７】
ベース・スペーサ層を堆積させるステップをさらに含み、前記第１組のスペーサ層を堆積させるステップ及び前記第２組のスペーサ層を堆積させるステップが、前記第１組のスペーサ層及び前記第２組のスペーサ層を前記堆積させたベース・スペーサ層上に堆積させることをさらに含む、請求項６に記載の方法。
【請求項８】
前記第１組のスペーサ層を堆積させるステップ及び前記第２組のスペーサ層を堆積させるステップが、前記第１組のスペーサ層及び前記第２組のスペーサ層の両方に共通する少なくとも１つのスペーサ層を堆積させることをさらに含む、請求項１に記載の方法。
【請求項９】
前記第１組のスペーサ層を堆積させるステップ及び前記第２組のスペーサ層を堆積させるステップが、
前記共通するスペーサ層を堆積させることと、
前記共通するスペーサ層の、前記センサ素子の第１グループの上にある部分の上にマスクを付加することと、
他のスペーサ層を堆積させることであって、前記マスクは、前記他のスペーサ層が前記センサ素子の第２グループ上に堆積することを可能にしつつ、前記他のスペーサ層が前記センサ素子の第１グループ上に堆積することを防止することと
をさらに含む、請求項８に記載の方法。
【請求項１０】
前記第１組のスペーサ層及び前記第２組のスペーサ層を前記第１ミラー層上に堆積させる前に、前記第１ミラー層上に酸化防止材料を堆積させることをさらに含む、請求項１に記載の方法。
【請求項１１】
前記第１ミラー層が銀で形成され、前記酸化防止材料が酸化亜鉛である、請求項１０に記載の方法。
【請求項１２】
前記センサ素子の第２グループが、前記センサ素子の第１グループの前記センサ素子の半数を含む、請求項１０に記載の方法。
【請求項１３】
センサ素子のアレイを有する基板上に第１ミラー層を形成するステップと、
前記第１ミラー層上にベース・スペーサ層を堆積させるステップと、
前記センサ素子の第１グループの上に第１マスクを付加するステップと、
第１スペーサ層を堆積させるステップであって、前記第１マスクは、前記ベース・スペーサ層のうち前記第１グループ内の前記センサ素子以外の前記センサ素子の上に位置する部分上に前記第１スペーサ層が堆積することを可能にしつつ、前記ベース・スペーサ層のうち前記センサ素子の第１グループの上に位置する部分上に前記第１スペーサ層が堆積することを防止するステップと、
前記第１マスクを除去するステップと、
前記センサ素子の第２グループの上に第２マスクを付加するステップと、
第２スペーサ層を堆積させるステップであって、前記第２マスクは、前記ベース・スペーサ層のうち前記第２グループ内の前記センサ素子以外の前記センサ素子の上に位置する部分上に前記第２スペーサ層が堆積することを可能にしつつ、前記ベース・スペーサ層のうち前記センサ素子の第２グループの上に位置する部分上に前記第２スペーサ層が堆積することを防止するステップと、
前記第２マスクを除去するステップと
を含む方法。
【請求項１４】
前記センサ素子のアレイ用の所定のフィルタパターンを求めるステップをさらに含み、前記第１マスクを付加するステップ、前記第１スペーサ層を堆積させるステップ、前記第２マスクを付加するステップ、及び前記第２スペーサ層を堆積させるステップが、前記第１マスクを付加し、前記第１スペーサ層を堆積させ、前記第２マスクを付加し、前記第２スペーサ層を堆積させて、前記所定のフィルタパターンを形成することをさらに含む、請求項１３に記載の方法。
【請求項１５】
前記堆積させた第１スペーサ層及び前記堆積させた第２スペーサ層の上に第２ミラー層を形成するステップをさらに含む、請求項１４に記載の方法。
【請求項１６】
前記第１ミラー層を形成するステップ及び前記第２ミラー層を形成するステップが、基本的に誘電体材料、四分の一波長積層、及び金属から成るグループから選択した要素で、前記第１ミラー層を形成し前記第２ミラー層を形成することをさらに含む、請求項１５に記載の方法。
【請求項１７】
前記第２マスクを付加するステップが、前記第１スペーサ層の少なくとも一部分を覆わないままにするように前記第２マスクを付加することをさらに含み、前記第２スペーサ層を堆積させるステップが、前記覆わないままにした前記第１スペーサ層の前記少なくとも一部分上に前記第２スペーサ層を堆積させることをさらに含む、請求項１４に記載の方法。
【請求項１８】
前記第２スペーサ層を堆積させるステップが、前記堆積させた第１スペーサ層よりも小さい厚さを有するように前記第２スペーサ層を堆積させることをさらに含む、請求項１４に記載の方法。
【請求項１９】
ブロッカー及び反射防止コーティングの少なくとも一方を、前記センサ素子の少なくとも１つの集合の上に形成するステップをさらに含み、前記ブロッカーは光の所定波長をブロックするものである、請求項１４に記載の方法。
【請求項２０】
センサ素子のアレイを有する基板上に第１ミラー層を形成するステップと、
前記第１ミラー層上にベース・スペーサを堆積させるステップと、
前記センサ素子の第１部分集合の上にある前記ベース・スペーサ上に第１スペーサ層を堆積させるステップと、
前記第１スペーサ層上、及び前記センサ素子の第２部分集合の上にある前記ベース・スペーサ層上の少なくとも一方に、第２スペーサ層を堆積させるステップと、
前記堆積させた第１スペーサ層及び前記堆積させた第２スペーサ層の上に、第２ミラー層を形成するステップと
を含む方法。
【外国語明細書】
2017168822000001.pdf