(57)【要約】【課題】利便性または信頼性に優れた新規な入出力パネルを提供する。また、利便性または信頼性に優れた新規な入出力装置を提供する。また、新規な入出力パネル、新規な入出力装置または新規な半導体装置を提供する。【解決手段】画素と、検知素子と、信号線と、制御線と、走査線と、を有し、検知素子は画素と重なる領域を備え、信号線は検知素子と電気的に接続され、信号線は画素と電気的に接続され、制御線は検知素子と電気的に接続され、走査線は画素と電気的に接続される構成を入出力パネルに用いる。【選択図】図１
2017168095.tif 000002
【特許請求の範囲】
【請求項１】
画素と、
検知素子と、
信号線と、を有し、
前記検知素子は、前記画素と重なる領域を備え、
前記信号線は、前記検知素子と電気的に接続され、
前記信号線は、前記画素と電気的に接続される、入出力パネル。
【請求項２】
制御線と、
走査線と、を有し、
前記制御線は、前記検知素子と電気的に接続され、
前記走査線は、前記画素と電気的に接続される、請求項１に記載の入出力パネル。
【請求項３】
前記検知素子は、第１の導電膜および第２の導電膜を備え、
前記第１の導電膜は、前記制御線と電気的に接続され、
前記第２の導電膜は、前記信号線と電気的に接続され、
前記第２の導電膜は、前記第１の導電膜との間に電界を形成するように配設され、
前記電界は、近接するものにより遮られる領域を備える、請求項２に記載の入出力パネル。
【請求項４】
前記画素は、画素回路および表示素子を備え、
前記画素回路は、前記信号線および前記走査線と電気的に接続され、
前記表示素子は、前記画素回路と電気的に接続され、
前記表示素子は、第１の電極および第２の電極を備え、
前記第１の電極は、前記画素回路と電気的に接続され、
前記第２の電極は、前記制御線と電気的に接続される、請求項２または請求項３に記載の入出力パネル。
【請求項５】
一群の複数の検知素子と、
他の一群の複数の検知素子と、を有し、
前記一群の複数の検知素子は、前記検知素子を含み、
前記一群の複数の検知素子は、行方向に並んで配設され、
前記一群の複数の検知素子は、前記制御線と電気的に接続され、
前記他の一群の複数の検知素子は、前記検知素子を含み、
前記他の一群の複数の検知素子は、前記行方向と交差する列方向に並んで配設され、
前記他の一群の複数の検知素子は、前記信号線と電気的に接続される、請求項２乃至請求項４のいずれか一に記載の入出力パネル。
【請求項６】
一群の複数の画素と、
他の一群の複数の画素と、を有し、
前記一群の複数の画素は、前記画素を含み、
前記一群の複数の画素は、行方向に並んで配設され、
前記一群の複数の画素は、前記走査線と電気的に接続され、
前記他の一群の複数の画素は、前記画素を含み、
前記他の一群の複数の画素は、前記行方向と交差する列方向に並んで配設され、
前記他の一群の複数の画素は、前記信号線と電気的に接続される、請求項２乃至請求項５のいずれか一に記載の入出力パネル。
【請求項７】
前記検知素子は、複数の画素と重なる領域を備え、
前記複数の画素は、一の走査線と電気的に接続される画素および他の走査線と電気的に接続される画素を含み、
前記複数の画素は、前記信号線と電気的に接続される画素および他の信号線と電気的に接続される画素を含む、請求項２乃至請求項６のいずれか一に記載の入出力パネル。
【請求項８】
請求項２乃至請求項７のいずれか一に記載の入出力パネルと、
発振回路と、
切り替え回路と、
駆動回路と、
検知回路と、を有し、
前記発振回路は、前記制御線と電気的に接続され、
前記駆動回路は、前記切り替え回路と電気的に接続され、
前記検知回路は、前記切り替え回路と電気的に接続され、
前記切り替え回路は、前記信号線と電気的に接続され、
前記切り替え回路は、切り替え信号に基づいて、前記駆動回路または前記検知回路を前記信号線と電気的に接続する機能を備える入出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、入出力パネル、入出力装置または半導体装置に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【背景技術】
【０００３】
液晶表示素子に元々備えられている表示用の共通電極を、一対のタッチセンサ用電極のうちの一方（駆動電極）として兼用し、他方の電極（センサ用検出電極）は新たに形成し、また、表示用駆動信号としての既存のコモン駆動信号を、タッチセンサ用駆動信号としても共用する構成が知られている（特許文献１）。
【０００４】
表示画素スタックアップにおける駆動線及び感知線のようなタッチ信号線並びに接地領域などの回路素子を共にグループ化し、ディスプレイ上又はその近傍のタッチを感知するタッチ感知回路を形成する構成が知られている（特許文献２）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２４４９５８号公報
【特許文献２】特開２０１１−１９７６８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一態様は、利便性または信頼性に優れた新規な入出力パネルを提供することを課題の一とする。または、利便性または信頼性に優れた新規な入出力装置を提供することを課題の一とする。または、新規な入出力パネル、新規な入出力装置または新規な半導体装置を提供することを課題の一とする。
【０００７】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００８】
（１）本発明の一態様は、画素と、検知素子と、信号線と、を有する入出力パネルである。
【０００９】
検知素子は、画素と重なる領域を備える。
【００１０】
信号線は検知素子と電気的に接続され、信号線は画素と電気的に接続される。
【００１１】
（２）また、本発明の一態様は、制御線と、走査線と、を有する上記の入出力パネルである。
【００１２】
制御線は、検知素子と電気的に接続される。
【００１３】
走査線は、画素と電気的に接続される。
【００１４】
これにより、一の信号線を用いて画像信号を供給し、検知信号を供給することができる。また、配線の数を減らすことができる。また、画素に近づくものを検知することができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
【００１５】
（３）また、本発明の一態様は、上記の検知素子が、第１の導電膜および第２の導電膜を備える入出力パネルである。
【００１６】
第１の導電膜は、制御線と電気的に接続される。
【００１７】
第２の導電膜は信号線と電気的に接続され、第２の導電膜は第１の導電膜との間に電界を形成するように配設される。
【００１８】
電界は、近接するものにより遮られる領域を備える。
【００１９】
これにより、静電容量の変化を用いて画素に近接するものを検知することができる。または、第１の導電膜および第２の導電膜を相互容量型の近接センサとして用いることができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
【００２０】
（４）また、本発明の一態様は、上記の画素が、画素回路および表示素子を備える入出力パネルである。
【００２１】
画素回路は、信号線および走査線と電気的に接続される。
【００２２】
表示素子は画素回路と電気的に接続され、表示素子は第１の電極および第２の電極を備える。
【００２３】
第１の電極は、画素回路と電気的に接続される。
【００２４】
第２の電極は、制御線と電気的に接続される。
【００２５】
これにより、一の制御線を用いて、例えば電力を画素に供給し、例えば制御信号を検知素子に供給することができる。また、配線の数を減らすことができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
【００２６】
（５）また、本発明の一態様は、一群の複数の検知素子と、他の一群の複数の検知素子と、を有する上記の入出力パネルである。
【００２７】
一群の複数の検知素子は上記の検知素子を含み、一群の複数の検知素子は行方向に並んで配設される。また、一群の複数の検知素子は制御線と電気的に接続される。
【００２８】
他の一群の複数の検知素子は上記の検知素子を含み、他の一群の複数の検知素子は行方向と交差する列方向に並んで配設される。また、他の一群の複数の検知素子は信号線と電気的に接続される。
【００２９】
（６）また、本発明の一態様は、一群の複数の画素と、他の一群の複数の画素と、を有する上記の入出力パネルである。
【００３０】
一群の複数の画素は上記の画素を含み、一群の複数の画素は行方向に並んで配設される。また、一群の複数の画素は走査線と電気的に接続される。
【００３１】
他の一群の複数の画素は上記の画素を含み、他の一群の複数の画素は行方向と交差する列方向に並んで配設される。また、他の一群の複数の画素は信号線と電気的に接続される。
【００３２】
これにより、複数の検知素子を例えば行列状に配置することができる。また、複数の表示素子を例えば行列状に配置することができる。また、画素に近づくものの位置を知ることができる。また、画像を表示することができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
【００３３】
（７）また、本発明の一態様は、上記の検知素子が複数の画素と重なる領域を備える入出力パネルである。
【００３４】
複数の画素は一の走査線と電気的に接続される画素および他の走査線と電気的に接続される画素を含み、複数の画素は信号線と電気的に接続される画素および他の信号線と電気的に接続される画素を含む。
【００３５】
これにより、表示素子を検知素子より高い密度で配置することができる。また、検知素子を用いて取得することができる位置情報の分解能より精細な表示をすることができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
【００３６】
（８）また、本発明の一態様は、上記のいずれか一に記載の入出力パネルと、発振回路と、切り替え回路と、駆動回路と、検知回路と、を有する入出力装置である。
【００３７】
発振回路は制御線と電気的に接続される。
【００３８】
駆動回路は切り替え回路と電気的に接続される。
【００３９】
検知回路は、切り替え回路と電気的に接続される。
【００４０】
切り替え回路は信号線と電気的に接続され、切り替え回路は切り替え信号に基づいて、駆動回路を信号線と電気的に接続または検知回路を信号線と電気的に接続する機能を備える。
【００４１】
これにより、一の信号線を用いて、例えば、画像信号を画素に供給し、例えば、検知信号を検知回路に供給することができる。また、配線の数を減らすことができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供することができる。
【００４２】
本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
【００４３】
本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
【００４４】
本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
【００４５】
本明細書においてトランジスタが直列に接続されている状態とは、例えば、第１のトランジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタのソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレインの他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。
【００４６】
本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。
【００４７】
本明細書において回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００４８】
また、本明細書中において、トランジスタの第１の電極または第２の電極の一方がソース電極を、他方がドレイン電極を指す。
【発明の効果】
【００４９】
本発明の一態様によれば、利便性または信頼性に優れた新規な入出力パネルを提供できる。または、利便性または信頼性に優れた新規な入出力装置を提供できる。または、新規な入出力パネル、新規な入出力装置または新規な半導体装置を提供できる。
【００５０】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００５１】
【図１】実施の形態に係る入出力装置の構成を説明するブロック図および回路図。
【図２】実施の形態に係る入出力装置の構成を説明するブロック図および模式図。
【図３】実施の形態に係る入出力装置の構成を説明するブロック図。
【図４】実施の形態に係る入出力装置の構成を説明するブロック図。
【図５】実施の形態に係る入出力装置に用いることができる画素の構成を説明する上面図。
【図６】実施の形態に係る入出力装置に用いることができる画素の構成を説明する断面図。
【図７】実施の形態に係る入出力装置に用いることができる画素の構成を説明する断面図。
【図８】実施の形態に係る入出力装置に用いることができる画素の構成を説明する断面図。
【図９】実施の形態に係る入出力装置に用いることができる画素の構成を説明する断面図。
【図１０】実施の形態に係る入出力装置に用いることができる画素の構成を説明する上面図。
【図１１】実施の形態に係る入出力装置に用いることができる画素の構成を説明する断面図。
【図１２】実施の形態に係る入出力装置に用いることができる画素の構成を説明する断面図および回路図。
【図１３】実施の形態に係る入出力装置に用いることができる画素の構成を説明する断面図。
【図１４】実施の形態に係る入出力装置に用いることができる画素の構成を説明する断面図。
【図１５】実施の形態に係る入出力装置に用いることができる画素の構成を説明する断面図。
【図１６】実施の形態に係る入出力装置の駆動方法を説明する模式図。
【図１７】半導体装置の上面図および断面図。
【図１８】半導体膜の断面を説明する図。
【図１９】エネルギーバンドを説明する図。
【図２０】実施の形態に係る電子機器の構成を説明する図。
【発明を実施するための形態】
【００５２】
本発明の一態様の入出力パネルは、画素と、検知素子と、信号線と、制御線と、走査線と、を有し、検知素子は画素と重なる領域を備え、信号線は検知素子と電気的に接続され、信号線は画素と電気的に接続され、制御線は検知素子と電気的に接続され、走査線は画素と電気的に接続される。
【００５３】
これにより、一の信号線を用いて、例えば、画素に画像信号を供給し、例えば、検知回路に検知信号を供給することができる。また、配線の数を減らすことができる。また、画素に近づくものを検知することができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
【００５４】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００５５】
（実施の形態１）
本実施の形態では、本発明の一態様の入出力パネルの構成について、図１乃至図６を参照しながら説明する。
【００５６】
図１および図２は本発明の一態様の入出力装置７００および入出力パネル７００ＴＰの構成を説明する図である。
【００５７】
図１（Ａ）は本発明の一態様の入出力装置７００のブロック図であり、図１（Ｂ）は図１（Ａ）に示す入出力パネル７００ＴＰの一部を説明する回路図である。
【００５８】
図２（Ａ）は本発明の一態様の入出力装置７００のブロック図であり、図２（Ｂ）は図２（Ａ）に示す入出力パネル７００ＴＰの一部を説明するブロック図である。
【００５９】
図３および図４は本発明の一態様の入出力装置に用いることができる切り替え回路および検知回路の構成を説明する図である。
【００６０】
図３（Ａ）は本発明の一態様の入出力装置に用いることができる、信号線Ｓ（ｊ）と切り替え回路ＳＷＣの接続関係および切り替え回路ＳＷＣと検知回路ＤＣの接続関係を説明するブロック図である。図３（Ｂ）は図３（Ａ）に示す切り替え回路ＳＷＣの一部を説明するブロック図である。
【００６１】
図４（Ａ）は、図３（Ａ）に示す接続関係とは異なる、切り替え回路ＳＷＣと検知回路ＤＣ２の接続関係を説明するブロック図である。
【００６２】
図４（Ｂ）は、図４（Ａ）に示す接続関係とは異なる、切り替え回路ＳＷＣと駆動回路ＳＤ２の接続関係を説明するブロック図である。
【００６３】
図５および図６は本発明の一態様の入出力装置に用いることができる画素の構成を説明する図である。
【００６４】
図５は本発明の一態様の入出力装置に用いることができる画素の上面図であり、図６（Ａ）は図５に示す切断線Ｘ３−Ｘ４における断面の構造を説明する断面図である。図６（Ｂ）は図６（Ａ）の一部を説明する断面図である。
【００６５】
なお、本明細書において、１以上の整数を値にとる変数を符号に用いる場合がある。例えば、１以上の整数の値をとる変数ｐを含む（ｐ）を、最大ｐ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。また、例えば、１以上の整数の値をとる変数ｍおよび変数ｎを含む（ｍ，ｎ）を、最大ｍ×ｎ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。
【００６６】
＜入出力装置の構成例＞
本実施の形態で説明する入出力装置７００は、入出力パネル７００ＴＰと、発振回路ＯＳＣと、切り替え回路ＳＷＣと、駆動回路ＳＤと、検知回路ＤＣと、を有する（図１（Ａ）参照）。
【００６７】
発振回路ＯＳＣは、制御線Ｃ（ｇ）と電気的に接続される。
【００６８】
駆動回路ＳＤは、切り替え回路ＳＷＣと電気的に接続される。
【００６９】
検知回路ＤＣは、切り替え回路ＳＷＣと電気的に接続される。
【００７０】
切り替え回路ＳＷＣは信号線Ｓ（ｊ）と電気的に接続され、切り替え回路ＳＷＣは切り替え信号Ｓに基づいて、駆動回路ＳＤまたは検知回路ＤＣを信号線Ｓ（ｊ）と電気的に接続する機能を備える。
【００７１】
＜入出力パネルの構成例＞
（１）本実施の形態で説明する入出力パネル７００ＴＰは、画素７０２（ｉ，ｊ）と、検知素子Ｄ（ｇ，ｈ）と、信号線Ｓ（ｊ）と、を有する。なお、ｇ，ｈ，ｉ，ｊは、いずれも独立した変数であり、いずれも１以上の整数である。
【００７２】
検知素子Ｄ（ｇ，ｈ）は、画素７０２（ｉ，ｊ）と重なる領域を備える。
【００７３】
信号線Ｓ（ｊ）は検知素子Ｄ（ｇ，ｈ）と電気的に接続され、信号線Ｓ（ｊ）は画素７０２（ｉ，ｊ）と電気的に接続される（図１（Ｂ）参照）。
【００７４】
（２）また、入出力パネル７００ＴＰは、制御線Ｃ（ｇ）と、走査線Ｇ（ｉ）と、を有する。
【００７５】
制御線Ｃ（ｇ）は、検知素子Ｄ（ｇ，ｈ）と電気的に接続される。
【００７６】
走査線Ｇ（ｉ）は、画素７０２（ｉ，ｊ）と電気的に接続される。
【００７７】
これにより、一の信号線を用いて画像信号を供給し、検知信号を供給することができる。また、配線の数を減らすことができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
【００７８】
（３）また、入出力パネル７００ＴＰが有する検知素子Ｄ（ｇ，ｈ）は、第１の導電膜および第２の導電膜を備える。
【００７９】
第１の導電膜は、制御線Ｃ（ｇ）と電気的に接続され、第２の導電膜は、信号線Ｓ（ｊ）と電気的に接続される。例えば、制御線Ｃ（ｇ）を第１の導電膜に用いることができる。また、例えば、信号線Ｓ（ｊ）を第２の導電膜に用いることができる（図１（Ｂ）、図５および図６（Ａ）参照）。
【００８０】
第２の導電膜は、第１の導電膜との間に電界を形成するように配設される（図１（Ｂ）および図６（Ａ）参照）。なお、当該電界は、近接するものにより遮られる領域を備える。換言すると、近接するものにより遮られる領域を備える電界を制御線Ｃ（ｇ）との間に形成するように、信号線Ｓ（ｊ）を配置する。
【００８１】
これにより、画素に近接するものを静電容量の変化を用いて検知することができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
【００８２】
例えば、信号線Ｓ（ｊ）１および信号線Ｓ（ｊ）２を信号線Ｓ（ｊ）に用いることができる（図６（Ａ）参照）。具体的には、信号線Ｓ（ｊ）１よりも、入出力パネル７００ＴＰの表示面側に近づくものの近くに配設される導電膜を、信号線Ｓ（ｊ）２に用いることができる。これにより、入出力パネルに近づくものを検知する感度を高めることができる。例えば、第１の電極７５１（ｉ，ｊ）と同一の工程で作製することができる導電膜を信号線Ｓ（ｊ）２に用いることができる。
【００８３】
（４）また、入出力パネル７００ＴＰが有する画素７０２（ｉ，ｊ）は、画素回路７３０（ｉ，ｊ）および表示素子７５０（ｉ，ｊ）を備える（図１（Ｂ）参照）。
【００８４】
画素回路７３０（ｉ，ｊ）は、信号線Ｓ（ｊ）および走査線Ｇ（ｉ）と電気的に接続される。
【００８５】
表示素子７５０（ｉ，ｊ）は画素回路７３０（ｉ，ｊ）と電気的に接続される。表示素子７５０（ｉ，ｊ）は第１の電極７５１（ｉ，ｊ）および第２の電極を備える（図１（Ｂ）、図５および図６（Ａ）参照）。また、表示素子７５０（ｉ，ｊ）は液晶材料を含む層７５３を備えることができる。
【００８６】
第１の電極７５１（ｉ，ｊ）は、画素回路７３０（ｉ，ｊ）と電気的に接続される。
【００８７】
第２の電極は、制御線Ｃ（ｇ）と電気的に接続される。なお、例えば制御線Ｃ（ｇ）を第２の電極に用いることができる。
【００８８】
これにより、一の制御線を用いて、例えば、画素に電力を供給し、例えば、検知素子に制御信号を供給することができる。また、配線の数を減らすことができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
【００８９】
（５）また、入出力パネル７００ＴＰは、一群の検知素子Ｄ（ｇ，１）乃至検知素子Ｄ（ｇ，ｑ）と、他の一群の検知素子Ｄ（１，ｈ）乃至検知素子Ｄ（ｐ，ｈ）と、を有する（図２（Ａ）参照）。
【００９０】
一群の検知素子Ｄ（ｇ，１）乃至検知素子Ｄ（ｇ，ｑ）は検知素子Ｄ（ｇ，ｈ）を含む。一群の検知素子Ｄ（ｇ，１）乃至検知素子Ｄ（ｇ，ｑ）は行方向（図中に矢印Ｒで示す方向）に並んで配設され、一群の検知素子Ｄ（ｇ，１）乃至検知素子Ｄ（ｇ，ｑ）は制御線Ｃ（ｇ）と電気的に接続される。
【００９１】
他の一群の検知素子Ｄ（１，ｈ）乃至検知素子Ｄ（ｐ，ｈ）は検知素子Ｄ（ｇ、ｈ）を含む。他の一群の検知素子Ｄ（１，ｈ）乃至検知素子Ｄ（ｐ，ｈ）は行方向と交差する列方向（例えば、図中に矢印Ｃで示す方向）に並んで配設され、他の一群の検知素子Ｄ（１，ｈ）乃至検知素子Ｄ（ｐ，ｈ）は信号線Ｓ（ｊ）と電気的に接続される。
【００９２】
（６）また、入出力パネル７００ＴＰは、一群の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と、他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）と、を有する。
【００９３】
一群の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は、画素７０２（ｉ，ｊ）を含む。一群の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は、行方向に並んで配設され、一群の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は、走査線Ｇ（ｉ）と電気的に接続される。
【００９４】
他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、画素７０２（ｉ，ｊ）を含む。他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、行方向と交差する列方向に並んで配設され、他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、信号線Ｓ（ｊ）と電気的に接続される。
【００９５】
これにより、複数の検知素子を例えば行列状に配置することができる。また、複数の表示素子を例えば行列状に配置することができる。また、画素に近づくものの位置を知ることができる。また、画像を表示することができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
【００９６】
（７）また、入出力パネル７００ＴＰの検知素子Ｄ（ｇ，ｈ）は、画素７０２（ｉ，ｊ）乃至画素７０２（ｉ＋ｒ，ｊ＋ｓ）と重なる領域を備える（図２（Ｂ）参照）。なお、ｒ，ｓは、いずれも独立した変数であり、いずれも１以上の整数である。
【００９７】
画素７０２（ｉ，ｊ）乃至画素７０２（ｉ＋ｒ，ｊ＋ｓ）は、画素７０２（ｉ，ｊ）乃至画素７０２（ｉ，ｊ＋ｓ）を含む。なお、画素７０２（ｉ，ｊ）乃至画素７０２（ｉ，ｊ＋ｓ）は走査線Ｇ（ｉ）と電気的に接続される。
【００９８】
また、画素７０２（ｉ，ｊ）乃至画素７０２（ｉ＋ｒ，ｊ＋ｓ）は、画素７０２（ｉ＋ｒ，ｊ）乃至画素７０２（ｉ＋ｒ，ｊ＋ｓ）を含む。なお、画素７０２（ｉ＋ｒ，ｊ）乃至画素７０２（ｉ＋ｒ，ｊ＋ｓ）は走査線Ｇ（ｉ＋ｒ）と電気的に接続される。
【００９９】
また、画素７０２（ｉ，ｊ）乃至画素７０２（ｉ＋ｒ，ｊ＋ｓ）は、画素７０２（ｉ，ｊ）乃至画素７０２（ｉ＋ｒ，ｊ）を含む。なお、画素７０２（ｉ，ｊ）乃至画素７０２（ｉ＋ｒ，ｊ）は、信号線Ｓ（ｊ）と電気的に接続される。
【０１００】
また、画素７０２（ｉ，ｊ）乃至画素７０２（ｉ＋ｒ，ｊ＋ｓ）は、画素７０２（ｉ，ｊ＋ｓ）乃至画素７０２（ｉ＋ｒ，ｊ＋ｓ）を含む。なお、画素７０２（ｉ，ｊ＋ｓ）乃至画素７０２（ｉ＋ｒ，ｊ＋ｓ）は、信号線Ｓ（ｊ＋ｓ）と電気的に接続される。
【０１０１】
これにより、表示素子を検知素子より高い密度で配置することができる。また、検知素子を用いて取得することができる位置情報の分解能より精細な表示をすることができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。
【０１０２】
また、本発明の一態様の入出力装置７００に用いることができる画素７０２（ｉ，ｊ）の構成の一例を、図１（Ｂ）、図５および図６を参照しながら説明する。
【０１０３】
画素７０２（ｉ，ｊ）は、画素回路７３０（ｉ，ｊ）および表示素子７５０（ｉ，ｊ）を備える（図１（Ｂ）参照）。
【０１０４】
画素回路７３０（ｉ，ｊ）は、トランジスタＳＷと、容量素子Ｃ１と、を有する。
【０１０５】
トランジスタＳＷは、ゲート電極が走査線Ｇ（ｉ）と電気的に接続され、第１の電極が信号線Ｓ（ｊ）と電気的に接続される。
【０１０６】
容量素子Ｃ１は、第１の電極がトランジスタＳＷの第２の電極と電気的に接続され、第２の電極が導電膜ＣＳＣＯＭと電気的に接続される。
【０１０７】
また、入出力パネル７００ＴＰの表示素子７５０（ｉ，ｊ）は、第１の電極７５１（ｉ，ｊ）、第２の電極および液晶材料を含む層７５３を有する（図６（Ａ）参照）。なお、制御線Ｃ（ｇ）を第２の電極に用いることができ、第２の電極は第１の電極７５１（ｉ，ｊ）との間に液晶材料の配向を制御する電界が形成されるように配置される。
【０１０８】
また、第１の電極７５１（ｉ，ｊ）はトランジスタＳＷの第２の電極と電気的に接続され、表示素子７５０（ｉ，ｊ）の第２の電極は制御線Ｃ（ｇ）と電気的に接続される（図１（Ｂ）参照）。
【０１０９】
また、本発明の一態様の入出力パネル７００ＴＰは、着色膜ＣＦ、遮光膜ＢＭ、機能膜７１０Ｐまたは機能膜７７０Ｐを有する（図６（Ａ）参照）。
【０１１０】
また、着色膜ＣＦは、表示素子７５０（ｉ，ｊ）と重なる領域を備える。
【０１１１】
また、遮光膜ＢＭは、表示素子７５０（ｉ，ｊ）と重なる領域に開口部を備える。
【０１１２】
また、絶縁膜７７１は、液晶材料を含む層７５３および遮光膜ＢＭに挟まれる領域または、液晶材料を含む層７５３および着色膜ＣＦに挟まれる領域を備える。
【０１１３】
機能膜７７０Ｐは、機能膜７１０Ｐとの間に表示素子７５０（ｉ，ｊ）を挟む領域を備える。
【０１１４】
本発明の一態様の入出力パネル７００ＴＰは、基材７１０または基材７７０を有する。基材７７０は、基材７１０と重なる領域を備え、基材７１０との間に表示素子７５０（ｉ，ｊ）を挟む領域を備える。
【０１１５】
本発明の一態様の入出力パネル７００ＴＰは、絶縁膜７２１、絶縁膜７１８、絶縁膜７１６、絶縁膜７０１および絶縁膜７０６を有する。
【０１１６】
絶縁膜７２１は、液晶材料を含む層７５３およびトランジスタＳＷに挟まれる領域を備える。絶縁膜７１８は、絶縁膜７２１およびトランジスタＳＷに挟まれる領域を備える。絶縁膜７１６は、絶縁膜７１８およびトランジスタＳＷの間に挟まれる領域を備える。絶縁膜７０１は、トランジスタＳＷおよび基材７１０の間に挟まれる領域を備える。絶縁膜７０６は、絶縁膜７１６および絶縁膜７０１の間に挟まれる領域を備える。
【０１１７】
＜切り替え回路ＳＷＣ＞
切り替え回路ＳＷＣは、信号線Ｓ（１）乃至信号線Ｓ（ｎ）と電気的に接続される（図２（Ａ）参照）。
【０１１８】
切り替え回路ＳＷＣは、一群の回路３０１（１）乃至回路３０１（ｎ）を備える（図示せず）。一群の回路３０１（１）乃至回路３０１（ｎ）は回路３０１（ｊ）を含む（図３（Ａ）または図３（Ｂ）参照）。
【０１１９】
回路３０１（ｊ）と信号線Ｓ（ｊ）は、電気的に接続される。回路３０１（ｊ）は、切り替え信号Ｓに基づいて、駆動回路ＳＤと信号線Ｓ（ｊ）または検知回路ＤＣと信号線Ｓ（ｊ）を電気的に接続する。
【０１２０】
例えば、駆動回路ＳＤと信号線Ｓ（ｊ）を電気的に接続する期間に、検知回路ＤＣと信号線Ｓ（ｊ）を電気的に切断する。または、例えば、駆動回路ＳＤと信号線Ｓ（ｊ）を電気的に切断する期間に、検知回路ＤＣと信号線Ｓ（ｊ）を電気的に接続する。
【０１２１】
なお、駆動回路が供給する画像信号について、切り替え回路ＳＷＣをデマルチプレクサとして用いることができる（図４（Ｂ）参照）。例えば、駆動回路ＳＤより少ない数の出力端子を備える駆動回路ＳＤ２を用いて、信号線Ｓ（ｊ）乃至信号線Ｓ（ｊ＋ｓ）に供給するための画像信号を含むシリアル信号を一の出力端子から供給し、切り替え回路ＳＷＣを用いてそれぞれの信号線に分配することができる。これにより、駆動回路ＳＤ２の規模を駆動回路ＳＤより小さくすることができる。
【０１２２】
＜検知回路ＤＣ＞
検知回路ＤＣは、一群の回路３５１（１）乃至回路３５１（ｎ）を備える（図示せず）。一群の回路３５１（１）乃至回路３５１（ｎ）は回路３５１（ｊ）を含む（図３（Ａ）または図３（Ｂ）参照）。
【０１２３】
例えば、回路３０１（ｊ）を介して回路３５１（ｊ）と信号線Ｓ（ｊ）が電気的に接続される期間において、回路３５１（ｊ）は、信号線Ｓ（ｊ）の電位の変化に基づいて検知信号を供給する機能を備える。
【０１２４】
なお、例えば、検知回路ＤＣに代えて検知回路ＤＣ２を用いることができる（図４（Ａ）参照）。検知回路ＤＣ２は、一群の回路３５１（１）２乃至回路３５１（ｑ）２を備える（図示せず）。一群の回路３５１（１）２乃至回路３５１（ｑ）２は回路３５１（ｊ）２を含む。
【０１２５】
例えば、回路３０１（ｊ）を介して回路３５１（ｊ）２と信号線Ｓ（ｊ）が電気的に接続される期間において、回路３５１（ｊ）２は、信号線Ｓ（ｊ）乃至信号線Ｓ（ｊ＋ｓ）が接続されたノードの電位の変化に基づいて検知信号を供給する機能を備える。一群の回路３５１（１）２乃至回路３５１（ｑ）２を用いることにより、検知回路ＤＣ２の規模を小さくすることができる。
【０１２６】
＜駆動回路ＳＤ＞
駆動回路ＳＤは、例えば、画像情報に基づいて、画素回路に供給する画像信号を生成する機能を備える。具体的には、極性が反転する信号を生成する機能を備える。これにより、例えば、液晶素子を駆動することができる。
【０１２７】
例えば、シフトレジスタ等のさまざまな順序回路等を駆動回路ＳＤに用いることができる。
【０１２８】
例えば、集積回路を駆動回路ＳＤに用いることができる。具体的には、シリコン基板上に形成された集積回路を駆動回路ＳＤに用いることができる。
【０１２９】
例えば、ＣＯＧ（Ｃｈｉｐ  ｏｎ  ｇｌａｓｓ）法を用いて、駆動回路ＳＤを端子に実装することができる。具体的には、異方性導電膜を用いて、集積回路を端子に実装することができる。または、ＣＯＦ（Ｃｈｉｐ  ｏｎ  Ｆｉｌｍ）法を用いて、集積回路を端子にすることが実装できる。
【０１３０】
＜発振回路ＯＳＣ＞
発振回路ＯＳＣは、制御線Ｃ（ｇ）と電気的に接続され、制御信号を供給する機能を備える。例えば、矩形波、のこぎり波また三角波等を制御信号に用いることができる。
【０１３１】
《構成要素》
以下に、入出力装置または入出力パネルを構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
【０１３２】
例えば、制御線Ｃ（ｇ）は、検知素子Ｄ（ｇ，ｈ）の第１の導電膜でもあり、表示素子７５０（ｉ，ｊ）の第２の電極でもある。
【０１３３】
本発明の一態様の入出力装置７００は、入出力パネル７００ＴＰ、発振回路ＯＳＣ、切り替え回路ＳＷＣ、駆動回路ＳＤまたは検知回路ＤＣを有する。
【０１３４】
また、本発明の一態様の入出力装置７００は、画素７０２（ｉ，ｊ）、検知素子Ｄ（ｇ、ｈ）、信号線Ｓ（ｉ）、制御線Ｃ（ｇ）または走査線Ｇ（ｉ）を有する。
【０１３５】
また、本発明の一態様の入出力装置７００は、第１の導電膜、第２の導電膜、画素回路７３０（ｉ，ｊ）または表示素子７５０（ｉ，ｊ）を有する。
【０１３６】
また、本発明の一態様の入出力装置７００は、トランジスタＳＷ、容量素子Ｃ１、第１の電極７５１（ｉ，ｊ）、第２の電極または液晶材料を含む層７５３を有する。
【０１３７】
また、本発明の一態様の入出力装置７００は、着色膜ＣＦ、遮光膜ＢＭ、機能膜７１０Ｐまたは機能膜７７０Ｐを有する。
【０１３８】
また、本発明の一態様の入出力装置７００は、絶縁膜７７１、絶縁膜７２１、絶縁膜７１８、絶縁膜７１６、絶縁膜７０１、または絶縁膜７０６を有する。
【０１３９】
また、本発明の一態様の入出力装置７００は、基材７１０または基材７７０を有する。
【０１４０】
《配線、導電膜》
導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料を、信号線Ｓ（ｉ）、制御線Ｃ（ｇ）、走査線Ｇ（ｉ）、第１の導電膜、第２の導電膜、第１の電極７５１（ｉ，ｊ）、第２の電極、導電膜ＣＳＣＯＭ等に用いることができる。
【０１４１】
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線等に用いることができる。
【０１４２】
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などを、配線等に用いることができる。または、上述した金属元素を含む合金などを、配線等に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。
【０１４３】
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を配線等に用いることができる。
【０１４４】
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。
【０１４５】
具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。
【０１４６】
例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。
【０１４７】
例えば、金属ナノワイヤーを含む膜を配線等に用いることができる。具体的には、銀を含むナノワイヤーを用いることができる。
【０１４８】
具体的には、導電性高分子を配線等に用いることができる。
【０１４９】
《トランジスタＳＷ》
例えば、ボトムゲート型またはトップゲート型等のトランジスタをトランジスタＳＷ等に用いることができる。
【０１５０】
例えば、１４族の元素を含む半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いるトランジスタを利用することができる。
【０１５１】
例えば、酸化物半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導体膜に用いることができる。
【０１５２】
一例を挙げれば、オフ状態におけるリーク電流が、アモルファスシリコンを半導体膜に用いたトランジスタと比較して小さいトランジスタをトランジスタＳＷ等に用いることができる。具体的には、酸化物半導体を半導体膜７０８に用いたトランジスタをトランジスタＳＷ等に用いることができる。
【０１５３】
これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路と比較して、トランジスタＳＷの画素回路が画像信号を保持することができる時間を長くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、入出力装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を低減することができる。
【０１５４】
例えば、半導体膜７０８、導電膜７０４、絶縁膜７０６、導電膜７１２Ａおよび導電膜７１２Ｂを備えるトランジスタを、トランジスタＳＷ等に用いることができる（図６（Ｂ）参照）。なお、導電膜７０４は半導体膜７０８と重なる領域を備え、導電膜７１２Ａおよび導電膜７１２Ｂは半導体膜７０８と電気的に接続される。また、絶縁膜７０６は、半導体膜７０８および導電膜７０４の間に挟まれる領域を備える。
【０１５５】
なお、導電膜７０４はゲート電極の機能を備え、絶縁膜７０６はゲート絶縁膜の機能を備える。また、導電膜７１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え、導電膜７１２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。
【０１５６】
例えば、タンタルおよび窒素を含む厚さ１０ｎｍの膜と、銅を含む厚さ３００ｎｍの膜と、をこの順で積層した導電膜を導電膜７０４に用いることができる。
【０１５７】
例えば、シリコンおよび窒素を含む厚さ４００ｎｍの膜と、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜と、を積層した材料を絶縁膜７０６に用いることができる。
【０１５８】
例えば、インジウム、ガリウムおよび亜鉛を含む厚さ２５ｎｍの膜を、半導体膜７０８に用いることができる。
【０１５９】
例えば、タングステンを含む厚さ５０ｎｍの膜と、アルミニウムを含む厚さ４００ｎｍの膜と、チタンを含む厚さ１００ｎｍの膜と、をこの順で積層した導電膜を、導電膜７１２Ａまたは導電膜７１２Ｂに用いることができる。
【０１６０】
《表示素子７５０（ｉ，ｊ）》
例えば、光の反射または透過を制御する機能を備える表示素子を、表示素子７５０（ｉ，ｊ）等に用いることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式のＭＥＭＳ表示素子等を用いることができる。
【０１６１】
例えば、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。
【０１６２】
また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ  Ｐｉｎｗｈｅｅｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。
【０１６３】
表示素子７５０（ｉ，ｊ）は、第１の電極７５１（ｉ，ｊ）と、第２電極と、液晶材料を含む層７５３と、を有する。液晶材料を含む層７５３は、第１の電極７５１（ｉ，ｊ）および第２電極の間の電圧を用いて配向を制御することができる液晶材料を含む。例えば、液晶材料を含む層の厚さ方向（縦方向ともいう）、縦方向と交差する方向（横方向または斜め方向ともいう）の電界を、液晶材料の配向を制御する電界に用いることができる。
【０１６４】
《液晶材料を含む層７５３》
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を、液晶材料を含む層７５３に用いることができる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができる。
【０１６５】
《第１の電極７５１（ｉ，ｊ）》
例えば、配線等に用いる材料を第１の電極７５１（ｉ，ｊ）に用いることができる。具体的には、透光性を備える導電性の材料を第１の電極７５１（ｉ，ｊ）に用いることができる。
【０１６６】
《着色膜ＣＦ》
所定の色の光を透過する材料を着色膜ＣＦに用いることができる。これにより、着色膜ＣＦを例えばカラーフィルターに用いることができる。例えば、青色、緑色または赤色の光を透過する材料を着色膜ＣＦに用いることができる。また、黄色の光または白色の光等を透過する材料を着色膜ＣＦに用いることができる。
【０１６７】
《遮光膜ＢＭ》
光の透過を妨げる材料を遮光膜ＢＭに用いることができる。これにより、遮光膜ＢＭを例えばブラックマトリクスに用いることができる。
【０１６８】
《絶縁膜７７１》
例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜７７１に用いることができる。
【０１６９】
《機能膜７１０Ｐ、機能膜７７０Ｐ》
例えば、反射防止フィルム、偏光フィルム、位相差フィルム、光拡散フィルムまたは集光フィルム等を機能膜７１０Ｐまたは機能膜７７０Ｐに用いることができる。
【０１７０】
例えば、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜などを、機能膜７７０Ｐに用いることができる。
【０１７１】
《基材７１０、基材７７０》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基材７１０または基材７７０等に用いることができる。例えば、厚さ０．１ｍｍ以上０．７ｍｍ以下の材料を基材７１０または基材７７０に用いることができる。具体的には、厚さ０．１ｍｍ程度まで研磨した材料を用いることができる。
【０１７２】
例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基材７１０または基材７７０等に用いることができる。これにより、大型の表示装置を作製することができる。
【０１７３】
有機材料、無機材料または有機材料と無機材料等の複合材料等を基材７１０または基材７７０等に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基材７１０または基材７７０等に用いることができる。
【０１７４】
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、アルミノ珪酸ガラス、強化ガラス、化学強化ガラス、石英またはサファイア等を、基材７１０または基材７７０等に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を、基材７１０または基材７７０等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を、基材７１０または基材７７０等に用いることができる。ステンレス・スチールまたはアルミニウム等を、基材７１０または基材７７０等に用いることができる。
【０１７５】
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基材７１０または基材７７０等に用いることができる。これにより、半導体素子を基材７１０または基材７７０等に形成することができる。
【０１７６】
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基材７１０または基材７７０等に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基材７１０または基材７７０等に用いることができる。
【０１７７】
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基材７１０または基材７７０等に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基材７１０または基材７７０等に用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、基材７１０または基材７７０等に用いることができる。
【０１７８】
また、単層の材料または複数の層が積層された材料を、基材７１０または基材７７０等に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基材７１０または基材７７０等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複数の膜が積層された材料を、基材７１０または基材７７０等に用いることができる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された材料を、基材７１０または基材７７０等に用いることができる。
【０１７９】
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層材料等を基材７１０または基材７７０等に用いることができる。
【０１８０】
具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシリコーン等のシロキサン結合を有する樹脂を含む材料を基材７１０または基材７７０等に用いることができる。
【０１８１】
具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）またはアクリル等を基材７１０または基材７７０等に用いることができる。
【０１８２】
また、紙または木材などを基材７１０または基材７７０等に用いることができる。
【０１８３】
例えば、可撓性を有する基板を基材７１０または基材７７０等に用いることができる。
【０１８４】
なお、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは容量素子等を形成し、形成されたトランジスタまたは容量素子等を基材７１０または基材７７０等に転置する方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタまたは容量素子等を形成できる。
【０１８５】
《絶縁膜７２１》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を、絶縁膜７２１等に用いることができる。
【０１８６】
具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選ばれた複数を積層した積層材料を、絶縁膜７２１等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数を積層した積層材料を含む膜を、絶縁膜７２１等に用いることができる。
【０１８７】
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材料もしくは複合材料などを絶縁膜７２１等に用いることができる。また、感光性を有する材料を用いて形成してもよい。
【０１８８】
これにより、例えば絶縁膜７２１と重なるさまざまな構造に由来する段差を平坦化することができる。
【０１８９】
《絶縁膜７０１》
例えば、絶縁膜７２１に用いることができる材料を絶縁膜７０１に用いることができる。具体的には、シリコンおよび酸素を含む材料を絶縁膜７０１に用いることができる。これにより、画素回路７３０（ｉ，ｊ）等への不純物の拡散を抑制することができる。
【０１９０】
＜入出力装置の構成例２．＞
本発明の一態様の入出力装置の別の構成について、図７を参照しながら説明する。
【０１９１】
図７は画素７０２（ｉ，ｊ）Ｂの構成を説明する断面図である。
【０１９２】
なお、画素７０２（ｉ，ｊ）Ｂは、信号線Ｓ（ｊ）２に代えて信号線Ｓ（ｊ）２Ｂを有する点が、図６を参照しながら説明する画素７０２（ｉ，ｊ）とは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分について上記の説明を援用する。
【０１９３】
例えば、制御線Ｃ（ｇ）と同じ工程で形成することができる膜を、信号線Ｓ（ｊ）２に用いることができる。
【０１９４】
＜入出力装置の構成例３．＞
本発明の一態様の入出力装置の別の構成について、図８を参照しながら説明する。
【０１９５】
図８は画素７０２（ｉ，ｊ）Ｃの構成を説明する断面図である。
【０１９６】
なお、画素７０２（ｉ，ｊ）Ｃは、第１の電極７５１（ｉ，ｊ）に代えて第１の電極７５１（ｉ，ｊ）Ｃを有する点、制御線Ｃ（ｇ）に代えて制御線Ｃ（ｇ）Ｃを有する点が、図６を参照しながら説明する画素７０２（ｉ，ｊ）とは異なる。
【０１９７】
＜入出力装置の構成例４．＞
本発明の一態様の入出力装置の別の構成について、図９を参照しながら説明する。
【０１９８】
図９は画素７０２（ｉ，ｊ）Ｄの構成を説明する断面図である。
【０１９９】
なお、画素７０２（ｉ，ｊ）Ｄは、信号線Ｓ（ｊ）２に代えて信号線Ｓ（ｊ）２Ｄを有する点、第１の電極７５１（ｉ，ｊ）に代えて第１の電極７５１（ｉ，ｊ）Ｄを有する点、制御線Ｃ（ｇ）に代えて制御線Ｃ（ｇ）Ｄを有する点が、図６を参照しながら説明する画素７０２（ｉ，ｊ）とは異なる。
【０２００】
＜入出力装置の構成例５．＞
本発明の一態様の入出力装置の別の構成について、図１０を参照しながら説明する。
【０２０１】
図１０は画素７０２（ｉ，ｊ）Ｅの構成を説明する断面図である。
【０２０２】
なお、画素７０２（ｉ，ｊ）Ｅは、導電性を備える酸化物半導体膜を制御線Ｃ（ｇ）Ｅに用いる点、制御線Ｃ（ｇ）Ｅの導電性を補う補助配線Ｃ（ｇ）２を備える点が、図６を参照しながら説明する画素７０２（ｉ，ｊ）とは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分について上記の説明を援用する。
【０２０３】
例えば、トランジスタＳＷの半導体膜と同じ工程で形成することができる酸化物半導体膜を、制御線Ｃ（ｇ）Ｅに用いることができる。具体的には、Ｉｎ−Ｇａ−Ｚｎ酸化物を含む酸化物半導体膜を用いることができる。例えば、制御線Ｃ（ｇ）Ｅに接する絶縁膜７１８にＣＶＤ法等を用いて形成された窒化シリコン膜を用いることができる。これにより、制御線Ｃ（ｇ）Ｅの導電性を高めることができる。
【０２０４】
例えば、導電膜７１２Ａまたは導電膜７１２Ｂ等と同一の工程で形成することができる導電膜を、補助配線Ｃ（ｇ）２に用いることができる。特に、補助配線Ｃ（ｇ）２の画素の開口部と重なる領域を、画素の開口部と重ならない領域より少なくなるように配置する。
【０２０５】
＜入出力装置の構成例６．＞
本発明の一態様の入出力装置の別の構成について、図１１を参照しながら説明する。
【０２０６】
図１１（Ａ）は画素７０２（ｉ，ｊ）Ｆの構成を説明する断面図である。図１１（Ｂ）は図１１（Ａ）の一部を説明する断面図である。
【０２０７】
なお、画素７０２（ｉ，ｊ）Ｆは、第２の電極を兼ねる制御線Ｃ（ｇ）に代えて制御線Ｃ（ｇ）Ｆを有する点、ボトムゲート型のトランジスタに代えてトップゲート型のトランジスタを有する点が、図６を参照しながら説明する画素７０２（ｉ，ｊ）とは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分について上記の説明を援用する。
【０２０８】
例えば、第１の電極７５１（ｉ，ｊ）と同じ工程で形成することができる膜を、制御線Ｃ（ｇ）Ｆに用いることができる。
【０２０９】
＜入出力装置の構成例７．＞
本発明の一態様の入出力装置の別の構成について、図１２を参照しながら説明する。
【０２１０】
図１２（Ａ）は画素７０２（ｉ，ｊ）Ｇの構成を説明する断面図である。また、図１２（Ｂ）は画素７０２（ｉ，ｊ）Ｇの構成を説明する回路図である。
【０２１１】
なお、画素７０２（ｉ，ｊ）Ｇは、第２の電極ＣＯＭを備える点、第２の電極を兼ねる制御線Ｃ（ｇ）Ｆに代えて制御線Ｃ（ｇ）Ｇを備える点が、図１１を参照しながら説明する画素７０２（ｉ，ｊ）Ｆとは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分について上記の説明を援用する。
【０２１２】
例えば、制御線Ｃ（ｇ）Ｇは液晶材料を含む層７５３との間に基材７７０を挟む領域を備える。これにより、制御線Ｃ（ｇ）Ｇを、入出力パネル７００ＴＰに近づくものの近くに配設することができる。
【０２１３】
＜入出力装置の構成例８．＞
本発明の一態様の入出力装置の別の構成について、図１３を参照しながら説明する。
【０２１４】
図１３は画素７０２（ｉ，ｊ）Ｈの構成を説明する断面図である。
【０２１５】
なお、画素７０２（ｉ，ｊ）Ｈは、基材７７０側から基材７１０側に向けてバックライトの光ＢＬを照射する点、信号線Ｓ（ｊ）１および基材７１０の間に信号線Ｓ（ｊ）２Ｈを有する点、絶縁膜７２１および絶縁膜７１８の間に着色膜ＣＦを有する点、導電膜７０４との間に半導体膜を挟む領域を備える導電膜７２４を有する点が、図６を参照しながら説明する画素７０２（ｉ，ｊ）とは異なる。これにより、基材７１０側に表示をすることができる。また、基材７１０側に近接するものを検知することができる。なお、導電膜７２４は第２のゲート電極として機能することができる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分について上記の説明を援用する。
【０２１６】
例えば、走査線Ｇ（ｉ）と同一の工程で形成することができる導電膜を、信号線Ｓ（ｊ）２Ｈに用いることができる。
【０２１７】
＜入出力装置の構成例９．＞
本発明の一態様の入出力装置の別の構成について、図１４を参照しながら説明する。
【０２１８】
図１４は画素７０２（ｉ，ｊ）Ｉの構成を説明する断面図である。
【０２１９】
なお、画素７０２（ｉ，ｊ）Ｉは、基材７７０側に向けて光を射出する機能を備える表示素子７５０（ｉ，ｊ）Ｉを有する点、表示素子７５０（ｉ，ｊ）と重なる領域に開口部を備える絶縁膜７２８を有する点、絶縁膜７２８および基材７７０の間に絶縁膜７２９を有する点が、図６を参照しながら説明する画素７０２（ｉ，ｊ）とは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分について上記の説明を援用する。
【０２２０】
例えば、有機ＥＬ素子を表示素子７５０（ｉ，ｊ）Ｉに用いることができる。具体的には、白色の光を射出する有機ＥＬ素子を表示素子７５０（ｉ，ｊ）に用いることができる。
【０２２１】
表示素子７５０（ｉ，ｊ）Ｉは、第１の電極７５１（ｉ，ｊ）および制御線Ｃ（ｇ）の間に、発光性の材料を含む層７５３Ｉを備える。
【０２２２】
例えば、発光性の有機材料または量子ドットなどを発光性の材料を含む層７５３Ｉに用いることができる。
【０２２３】
例えば、絶縁膜７２１に用いることができる材料を絶縁膜７２８または絶縁膜７２９に用いることができる。
【０２２４】
絶縁膜７２９は、制御線Ｃ（ｇ）を所定の形状に区切る機能を備える。例えば、絶縁膜７２９は、端部に逆テーパー状の形状を備える。これにより、例えば所定の形状を備える制御線Ｃ（ｇ）を一の導電膜から分離することができる。具体的には、ストライプ状に分離することができる。
【０２２５】
＜入出力装置の構成例１０．＞
本発明の一態様の入出力装置の別の構成について、図１５を参照しながら説明する。
【０２２６】
図１５は画素７０２（ｉ，ｊ）Ｊの構成を説明する断面図である。
【０２２７】
なお、画素７０２（ｉ，ｊ）Ｊは、基材７１０側に向けて光を射出する表示素子７５０（ｉ，ｊ）Ｊを有する点、信号線Ｓ（ｊ）１および基材７１０の間に挟まれる領域を備える信号線Ｓ（ｊ）２Ｊを有する点が、図６を参照しながら説明する画素７０２（ｉ，ｊ）とは異なる。これにより、基材７１０側に表示をすることができる。また、基材７１０側に近接するものを検知することができる。
【０２２８】
例えば、有機ＥＬ素子を表示素子７５０（ｉ，ｊ）Ｊに用いることができる。具体的には、赤色、緑色または青色等の光を射出する有機ＥＬ素子を表示素子７５０（ｉ，ｊ）Ｊに用いることができる。なお、例えば、シャドーマスク法またはインクジェット法を用いて、異なる色の光を射出する発光性の材料を含む層を同一の基材上に作製することができる。
【０２２９】
表示素子７５０（ｉ，ｊ）Ｊは、第１の電極７５１（ｉ，ｊ）および制御線Ｃ（ｇ）の間に、発光性の材料を含む層７５３Ｊを備える。
【０２３０】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０２３１】
（実施の形態２）
本実施の形態では、本発明の一態様の入出力パネルの駆動方法について、図１６を参照しながら説明する。図１６は本発明の一態様の入出力装置の駆動方法を説明する模式図である。
【０２３２】
図１６（Ａ１）および図１６（Ｂ１）は、入出力パネルの模式図であり、図１６（Ａ２）および図１６（Ｂ２）は画像信号を書き込む期間と、検知素子に制御信号を供給する期間とを、模式的に描いた模式図である。
【０２３３】
＜入出力パネルの駆動方法例１．＞
本実施の形態において説明する入出力装置７００の駆動方法は、表示装置の１フレーム期間において、以下の４つのステップを有する。
【０２３４】
《第１のステップ》
第１のステップにおいて、切り替え信号Ｓを供給し、駆動回路ＳＤを信号線Ｓ（１）乃至信号線Ｓ（ｎ）と電気的に接続する。
【０２３５】
《第２のステップ》
第２のステップにおいて、走査線Ｇ（１）乃至走査線Ｇ（ｍ）を順次選択しながら、画像信号を供給する。なお、第２のステップを実行する期間を、いわゆる、画像信号入力期間または信号書き込み期間ということができる。
【０２３６】
例えば、時刻０から始まる期間Ｔ（Ｖ）において、走査線Ｇ（１）乃至走査線Ｇ（ｍ）を順番に選択する。なお、走査線Ｇ（１）乃至走査線Ｇ（ｍ）を選択する様子を、直線ＬＶを用いて模式的に示す（図１６（Ａ２）参照）。これにより、各行の画素が選択されて、１行ずつ、画像信号が画素へ入力されていく。なお、期間Ｔ（Ｖ）において、所定の電位、たとえば、共通電位を制御線Ｃ（１）乃至制御線Ｃ（ｐ）に供給する。
【０２３７】
《第３のステップ》
第３のステップにおいて、切り替え信号Ｓを供給し、検知回路ＤＣを信号線Ｓ（１）乃至信号線Ｓ（ｎ）と電気的に接続する。
【０２３８】
《第４のステップ》
第４のステップにおいて、制御線Ｃ（１）乃至制御線Ｃ（ｐ）を順次選択しながら制御信号を供給し、検知回路ＳＣを用いて信号線Ｓ（１）乃至信号線Ｓ（ｎ）の電位の変化を検知する。制御信号を供給された検知素子は、入出力パネル７００ＴＰに近接するものにより遮られる領域を備える電界を、制御線Ｃ（ｇ）および信号線Ｓ（ｊ）の間に形成する。検知回路は、信号線Ｓ（ｊ）の電位の変化に基づいて、近接するものを検知することができる。
【０２３９】
なお、第２のステップを実行する期間を、いわゆる、センシング期間または信号読み取り期間ということができる。
【０２４０】
これにより、走査線を順次選択する期間において、制御線の電位を一定に保つことができる。また、制御線を順次選択する期間において、走査線の電位を一定に保つことができる。また、選択に伴う制御線の電位の変化に干渉されることなく、画像信号を画素に書き込むことができる。その結果、利便性または信頼性に優れた新規な入出力パネルの駆動方法を提供できる。
【０２４１】
＜入出力パネルの駆動方法例２．＞
本実施の形態において説明する入出力装置７００の他の駆動方法は、以下の５つのステップを有する。
【０２４２】
《第１のステップ》
第１のステップにおいて、切り替え信号Ｓを供給し、駆動回路ＳＤを信号線Ｓ（１）乃至信号線Ｓ（ｎ）と電気的に接続する。
【０２４３】
《第２のステップ》
第２のステップにおいて、１フレーム期間において未だ選択されていない制御線と重なる領域を備える画素と電気的に接続される走査線を順次選択しながら、画像信号を供給する。なお、第２のステップを実行する期間を、いわゆる、画像信号入力期間または信号書き込み期間ということができる。
【０２４４】
例えば、期間Ｔ１（ｉ）において、当該１フレーム期間において未だ選択されていない制御線Ｃ（ｇ）と重なる領域を備える画素と電気的に接続される走査線Ｇ（ｉ）乃至走査線Ｇ（ｉ＋ｒ）を順番に選択する。なお、走査線Ｇ（ｉ）乃至走査線Ｇ（ｉ＋ｒ）を選択する様子を、直線ＬＶを用いて模式的に示す（図１６（Ｂ２）参照）。これにより、画像信号を走査線Ｇ（ｉ）乃至走査線Ｇ（ｉ＋ｒ）に電気的に接続される画素に１行ずつ入力していく。なお、期間Ｔ１（ｉ）において、所定の電位、たとえば、共通電位を制御線Ｃ（ｇ）に供給する。
【０２４５】
《第３のステップ》
第３のステップにおいて、切り替え信号Ｓを供給し、検知回路ＤＣを信号線Ｓ（１）乃至信号線Ｓ（ｎ）と電気的に接続する。
【０２４６】
《第４のステップ》
第４のステップにおいて、制御線Ｃ（ｇ）を選択しながら制御信号を供給し、検知回路ＳＣを用いて信号線Ｓ（１）乃至信号線Ｓ（ｎ）の電位の変化を検知する。なお、制御線Ｃ（ｇ）を選択する様子を、直線ＬＳを用いて模式的に示す。
【０２４７】
《第５のステップ》
次いで、当該１フレーム期間においてすべての走査線およびすべての制御線が選択されるように、第１のステップ乃至第４のステップを繰り返す。
【０２４８】
例えば、選択された制御線Ｃ（ｇ）に隣接する制御線Ｃ（ｇ＋１）と重なる領域を備える画素と電気的に接続される走査線を順番に選択しながら画像信号を供給し、次いで、制御線Ｃ（ｇ＋１）を選択しながら制御信号を供給し、検知回路ＳＣを用いて信号線Ｓ（１）乃至信号線Ｓ（ｎ）の電位の変化を検知する。
【０２４９】
これにより、選択に伴う制御線の電位の変化に干渉されることなく、画像信号を画素に書き込むことができる。その結果、利便性または信頼性に優れた新規な入出力パネルの駆動方法を提供できる。
【０２５０】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０２５１】
（実施の形態３）
本実施の形態では、本発明の一態様の入出力装置に用いることができる半導体装置の構成について、図１７を参照しながら説明する。
【０２５２】
図１７は、本発明の一態様の入出力装置に用いることができるトランジスタＴＲの構成を説明する図である。図１７（Ａ）は、本発明の一態様の入出力装置に用いることができるトランジスタＴＲに用いることができるトランジスタの上面図である。図１７（Ｂ）は、図１７（Ａ）を参照しながら説明するトランジスタのチャネル長（Ｌ）方向の断面を含む断面図である。図１７（Ｃ）は、図１７（Ａ）を参照しながら説明するトランジスタのチャネル幅（Ｗ）方向の断面を含む断面図である。なお、切断線Ｌ１−Ｌ２方向をチャネル長方向、切断線Ｗ１−Ｗ２方向をチャネル幅方向と呼称する場合がある。
【０２５３】
なお、トランジスタＴＲを実施の形態１において説明する入出力装置等に用いることができる。
【０２５４】
例えば、トランジスタＴＲをトランジスタＳＷに用いる場合は、絶縁膜１０２を第２の絶縁膜７０１に、導電膜１０４を導電膜７０４に、絶縁膜１０６を絶縁膜７０６に、半導体膜１０８を半導体膜７０８に、導電膜１１２ａを導電膜７１２Ａに、導電膜１１２ｂを導電膜７１２Ｂに、絶縁膜１１４および絶縁膜１１６が積層された積層膜を絶縁膜７１６に、絶縁膜１１８を絶縁膜７１８に、それぞれ読み替えることができる。
【０２５５】
＜トランジスタの構成例１＞
本発明の一態様の入出力装置に用いることができるトランジスタは、第２の絶縁膜１０２上の導電膜１０４と、第２の絶縁膜１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の半導体膜１０８と、半導体膜１０８上の導電膜１１２ｂと、半導体膜１０８上の導電膜１１２ａと、半導体膜１０８、導電膜１１２ｂ、及び導電膜１１２ａ上の絶縁膜１１４と、絶縁膜１１４上の絶縁膜１１６と、絶縁膜１１６上の導電膜１２４と、を有する（図１７（Ｂ）参照）。
【０２５６】
例えば、導電膜１０４が第１のゲート電極として機能し、導電膜１１２ｂがソース電極として機能し、導電膜１１２ａがドレイン電極として機能し、導電膜１２４が第２のゲート電極として機能する。絶縁膜１０６が第１のゲート絶縁膜として機能し、絶縁膜１１４、１１６が第２のゲート絶縁膜として機能する。
【０２５７】
例えば、酸化物半導体を半導体膜１０８に用いることができる。具体的には、インジウムを含む酸化物半導体膜またはインジウムとガリウムと亜鉛を含む酸化物半導体膜を半導体膜１０８に用いることができる。
【０２５８】
また、半導体膜１０８は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する。
【０２５９】
例えば、半導体膜１０８は、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ましい。ただし、本発明の一態様の半導体装置は、これに限定されず、Ｉｎの原子数比がＭの原子数比よりも少ない領域を有する構成、あるいはＩｎの原子数比がＭの原子数比と同じ領域を有する構成としてもよい。
【０２６０】
半導体膜１０８は、Ｉｎの原子数比がＭの原子数比より多い領域を有する。これにより、トランジスタの電界効果移動度を高くすることができる。具体的には、トランジスタの電界効果移動度が１０ｃｍ２／Ｖｓを超えることが可能となる。さらに好ましくはトランジスタの電界効果移動度が３０ｃｍ２／Ｖｓを超えることが可能となる。
【０２６１】
《２つのゲート電極が奏する効果》
本発明の一態様の入出力装置に用いることができるトランジスタはゲート電極を２つ備えることができる。
【０２６２】
２つのゲート電極がトランジスタの特性に奏する効果を図１７（Ｃ）を参照しながら説明する。
【０２６３】
図１７（Ｃ）に示すように、第２のゲート電極として機能する導電膜１２４は、開口部１２２を介して第１のゲート電極として機能する導電膜１０４と電気的に接続される。よって、導電膜１０４と導電膜１２４には、同じ電位が与えられる。
【０２６４】
図１７（Ｃ）に示すように、半導体膜１０８は、導電膜１０４、及び導電膜１２４と対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
【０２６５】
導電膜１０４及び導電膜１２４のチャネル幅方向の長さは、それぞれ半導体膜１０８のチャネル幅方向の長さよりも長い。また、半導体膜１０８の全体は、絶縁膜１０６、１１４、１１６を介して導電膜１０４と導電膜１２４とによって覆われている。
【０２６６】
別言すると、導電膜１０４及び導電膜１２４は、絶縁膜１０６、１１４、１１６に設けられる開口部１２２において接続され、且つ半導体膜１０８の側端部よりも外側に位置する領域を有する。
【０２６７】
このような構成とすることで、トランジスタに含まれる半導体膜１０８を、導電膜１０４及び導電膜１２４の電界によって電気的に囲むことができる。第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を、電気的に囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
【０２６８】
トランジスタは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極として機能する導電膜１０４によってチャネルを誘起させるための電界を効果的に半導体膜１０８に印加することができるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化することが可能となる。また、トランジスタは、半導体膜１０８が、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する導電膜１２４によって囲まれた構造を有するため、機械的強度を高めることができる。
【０２６９】
なお、上記の説明においては、第１のゲート電極と、第２のゲート電極とを接続させる構成について例示したがこれに限定されない。例えば、第２のゲート電極として機能する導電膜をトランジスタＳＷのソース電極またはドレイン電極として機能する導電膜７１２Ｂと電気的に接続させる構成としてもよい。
【０２７０】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０２７１】
（実施の形態４）
本実施の形態では、本発明の一態様の入出力装置に用いることができるトランジスタの構成について、図１８および図１９を参照しながら説明する。具体的には、トランジスタの半導体膜に用いることができる酸化物半導体膜の構成について説明する。
【０２７２】
なお、本実施の形態で説明するトランジスタは、例えば、トランジスタＳＷに用いることができる。
【０２７３】
図１８はトランジスタのチャネル長（Ｌ）方向の断面図である。図１８（Ａ）は３つの膜が積層された酸化物半導体膜を有するトランジスタのチャネル長（Ｌ）方向の断面図である。図１８（Ｂ）は２つの膜が積層された酸化物半導体膜を有するトランジスタのチャネル長（Ｌ）方向の断面図である。
【０２７４】
図１９は、積層膜のバンド構造を説明する模式図である。積層膜は酸化物半導体膜およびそれに接する絶縁膜を有する。なお、バンド構造の理解を容易にするために、積層膜を構成する各酸化物半導体膜及び各絶縁膜の伝導帯下端のエネルギー準位（Ｅｃ）を図示する。
【０２７５】
図１９（Ａ）は、絶縁膜１０６、半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び絶縁膜１１４を有する積層構造の膜厚方向のバンド構造の一例である。
【０２７６】
また、図１９（Ｂ）は、絶縁膜１０６、半導体膜１０８ｂ、１０８ｃ、及び絶縁膜１１４を有する積層構造の膜厚方向のバンド構造の一例である。
【０２７７】
＜半導体装置の構成例１＞
例えば、２つの絶縁膜の間に挟まれる、３つの膜が積層された半導体膜を、トランジスタに用いることができる。具体的には、絶縁膜１０６および絶縁膜１１６の間に挟まれる、半導体膜１０８ａと、半導体膜１０８ｃと、半導体膜１０８ｂと、が積層された半導体膜をトランジスタに用いることができる（図１８（Ａ）および図１９（Ａ）参照）。
【０２７８】
半導体膜１０８ｃは、半導体膜１０８ａと互いに重なる領域を備え、半導体膜１０８ｂは、半導体膜１０８ａおよび半導体膜１０８ｃの間に挟まれる領域を備える。
【０２７９】
絶縁膜１１６は、絶縁膜１０６と互いに重なる領域を備える。
【０２８０】
半導体膜１０８ａは、絶縁膜１０６と接する領域を備え、半導体膜１０８ｃは、絶縁膜１１６と接する領域を備え、いずれの領域も互いに重なる領域を備える。
【０２８１】
また、図１９（Ａ）は、絶縁膜１０６、及び絶縁膜１１４として酸化シリコン膜を用い、半導体膜１０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、半導体膜１０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、半導体膜１０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
【０２８２】
＜半導体装置の構成例２＞
例えば、２つの絶縁膜の間に挟まれる、２つの膜が積層された半導体膜を、トランジスタに用いることができる。具体的には、絶縁膜１０６および絶縁膜１１６の間に挟まれる、半導体膜１０８ｂと、半導体膜１０８ｃと、が積層された酸化物半導体膜をトランジスタに用いることができる（図１８（Ｂ）および図１９（Ｂ）参照）。
【０２８３】
半導体膜１０８ｃは、半導体膜１０８ｂと互いに重なる領域を備える。
【０２８４】
絶縁膜１１６は、絶縁膜１０６と互いに重なる領域を備える。
【０２８５】
半導体膜１０８ｂは、絶縁膜１０６と接する領域を備え、半導体膜１０８ｃは、絶縁膜１１６と接する領域を備え、いずれの領域も互いに重なる領域を備える。
【０２８６】
また、図１９（Ｂ）は、絶縁膜１０６、及び絶縁膜１１４として酸化シリコン膜を用い、半導体膜１０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、半導体膜１０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される金属酸化膜を用いる構成のバンド図である。
【０２８７】
＜半導体膜のバンド構造＞
図１９（Ａ）（Ｂ）に示すように、半導体膜１０８ａ、１０８ｂ、１０８ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、半導体膜１０８ａと半導体膜１０８ｂとの界面、または半導体膜１０８ｂと半導体膜１０８ｃとの界面において、トラップ中心や再結合中心のような欠陥準位、を形成するような不純物が存在しないとする。
【０２８８】
半導体膜１０８ａ、１０８ｂ、１０８ｃに連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
【０２８９】
図１９（Ａ）（Ｂ）に示す構成とすることで半導体膜１０８ｂがウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が半導体膜１０８ｂに形成されることがわかる。
【０２９０】
なお、半導体膜１０８ａ、１０８ｃを設けることにより、半導体膜１０８ｂに形成されうるトラップ準位を半導体膜１０８ｂより遠ざけることができる。
【０２９１】
また、トラップ準位がチャネル領域として機能する半導体膜１０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が半導体膜１０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
【０２９２】
また、半導体膜１０８ａ、１０８ｃは、半導体膜１０８ｂよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、半導体膜１０８ｂの伝導帯下端のエネルギー準位と、半導体膜１０８ａ、１０８ｃの伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、半導体膜１０８ａ、１０８ｃの電子親和力と、半導体膜１０８ｂの電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
【０２９３】
このような構成を有することで、半導体膜１０８ｂが電流の主な経路となり、チャネル領域として機能する。また、半導体膜１０８ａ、１０８ｃは、チャネル領域が形成される半導体膜１０８ｂを構成する金属元素の一種以上から構成される酸化物半導体膜であるため、半導体膜１０８ａと半導体膜１０８ｂとの界面、または半導体膜１０８ｂと半導体膜１０８ｃとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
【０２９４】
また、半導体膜１０８ａ、１０８ｃは、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。または、半導体膜１０８ａ、１０８ｃには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が半導体膜１０８ｂよりも小さく、伝導帯下端のエネルギー準位が半導体膜１０８ｂの伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、半導体膜１０８ａ、１０８ｃの伝導帯下端のエネルギー準位が、半導体膜１０８ｂの伝導帯下端のエネルギー準位よりも真空準位に近い材料を用いると好適である。例えば、半導体膜１０８ｂの伝導帯下端のエネルギー準位と、半導体膜１０８ａ、１０８ｃの伝導帯下端のエネルギー準位との差が、０．２ｅＶ以上、好ましくは０．５ｅＶ以上とすることが好ましい。
【０２９５】
また、半導体膜１０８ａ、１０８ｃは、膜中にスピネル型の結晶構造が含まれないことが好ましい。半導体膜１０８ａ、１０８ｃの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１１２ａ、１１２ｂの構成元素が半導体膜１０８ｂへ拡散してしまう場合がある。
【０２９６】
半導体膜１０８ａ、１０８ｃの膜厚は、導電膜１１２ａ、１１２ｂの構成元素が半導体膜１０８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁膜１１４から半導体膜１０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば、半導体膜１０８ａ、１０８ｃの膜厚が１０ｎｍ以上であると、導電膜１１２ａ、１１２ｂの構成元素が半導体膜１０８ｂへ拡散するのを抑制することができる。また、半導体膜１０８ａ、１０８ｃの膜厚を１００ｎｍ以下とすると、絶縁膜１１４から半導体膜１０８ｂへ効果的に酸素を供給することができる。
【０２９７】
半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）であるとき、ＭをＩｎより高い原子数比で有することで、半導体膜１０８ａ、１０８ｃのエネルギーギャップを大きく、電子親和力を小さくしうる。よって、半導体膜１０８ｂとの電子親和力の差をＭの組成によって制御することが可能となる場合がある。また、Ｍは、酸素との結合力が強い金属元素であるため、これらの元素をＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。
【０２９８】
また、半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、半導体膜１０８ａ、１０８ｃとして、酸化ガリウム膜を用いてもよい。
【０２９９】
また、半導体膜１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、半導体膜１０８ｂと比較して、半導体膜１０８ａ、１０８ｃに含まれるＭの原子数比が大きく、代表的には、半導体膜１０８ｂに含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
【０３００】
また、半導体膜１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、半導体膜１０８ｂをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、半導体膜１０８ａ、１０８ｃをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ２／ｘ２がｙ１／ｘ１よりも大きく、好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも１．５倍以上である。より好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも２倍以上大きく、さらに好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも３倍以上または４倍以上大きい。このとき、半導体膜１０８ｂにおいて、ｙ１がｘ１以上であると、半導体膜１０８ｂを用いるトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、半導体膜１０８ｂを用いるトランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
【０３０１】
半導体膜１０８ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、半導体膜１０８ｂを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。
【０３０２】
また、半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物の場合、半導体膜１０８ａ、１０８ｃを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。また、Ｉｎに対するＭの原子数比率を大きくすることで、半導体膜１０８ａ、１０８ｃのエネルギーギャップを大きく、電子親和力を小さくすることが可能であるため、ｙ２／ｘ２を３以上、または４以上とすることが好ましい。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：５、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：２、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：５等がある。
【０３０３】
また、半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ酸化物の場合、Ｍとして２価の金属原子（例えば、亜鉛など）を含まない構成とすることで、スピネル型の結晶構造を含有しない半導体膜１０８ａ、１０８ｃを形成することができる。また、半導体膜１０８ａ、１０８ｃとしては、例えば、Ｉｎ−Ｇａ酸化物膜を用いることができる。該Ｉｎ−Ｇａ酸化物としては、例えば、Ｉｎ−Ｇａ金属酸化物ターゲット（Ｉｎ：Ｇａ＝７：９３）を用いて、スパッタリング法により形成することができる。また、半導体膜１０８ａ、１０８ｃを、ＤＣ放電を用いたスパッタリング法で成膜するためには、Ｉｎ：Ｍ＝ｘ：ｙ［原子数比］としたときに、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０．９５以下、例えば０．９３とするとよい。
【０３０４】
なお、半導体膜１０８ａ、１０８ｂ、１０８ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
【０３０５】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０３０６】
（実施の形態５）
本実施の形態では、本発明の一態様の入出力装置を有する電子機器について、図２０を用いて説明を行う。
【０３０７】
図２０（Ａ）乃至図２０（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
【０３０８】
図２０（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図２０（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図２０（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図２０（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図２０（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図２０（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図２０（Ｇ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。
【０３０９】
図２０（Ａ）乃至図２０（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウエア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図２０（Ａ）乃至図２０（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
【０３１０】
図２０（Ｈ）は、スマートウオッチであり、筐体７３０２、表示パネル７３０４、操作ボタン７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有する。
【０３１１】
ベゼル部分を兼ねる筐体７３０２に搭載された表示パネル７３０４は、非矩形状の表示領域を有している。なお、表示パネル７３０４としては、矩形状の表示領域としてもよい。表示パネル７３０４は、時刻を表すアイコン７３０５、その他のアイコン７３０６等を表示することができる。
【０３１２】
なお、図２０（Ｈ）に示すスマートウオッチは、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウエア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。
【０３１３】
また、筐体７３０２の内部に、スピーカ、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子をその表示パネル７３０４に用いることにより作製することができる。
【０３１４】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０３１５】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【０３１６】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０３１７】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【０３１８】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【０３１９】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【０３２０】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【０３２１】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【０３２２】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０３２３】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０３２４】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０３２５】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【符号の説明】
【０３２６】
Ｃ１    容量素子
ＣＦ    着色膜
ＣＯＭ    第２の電極
ＣＳＣＯＭ    導電膜
ＤＣ    検知回路
ＤＣ２    検知回路
ＯＳＣ    発振回路
ＳＣ    検知回路
ＳＤ    駆動回路
ＳＤ２    駆動回路
ＳＷＣ    切り替え回路
Ｔ    期間
Ｔ１    期間
１０２    絶縁膜
１０４    導電膜
１０６    絶縁膜
１０８    半導体膜
１０８ａ    半導体膜
１０８ｂ    半導体膜
１０８ｃ    半導体膜
１１２ａ    導電膜
１１２ｂ    導電膜
１１４    絶縁膜
１１６    絶縁膜
１１８    絶縁膜
１２２    開口部
１２４    導電膜
３０１    回路
３５１    回路
７００    入出力装置
７００ＴＰ    入出力パネル
７０１    絶縁膜
７０２    画素
７０４    導電膜
７０６    絶縁膜
７０８    半導体膜
７１０    基材
７１０Ｐ    機能膜
７１２Ａ    導電膜
７１２Ｂ    導電膜
７１６    絶縁膜
７１８    絶縁膜
７２１    絶縁膜
７２４    導電膜
７２８    絶縁膜
７２９    絶縁膜
７３０    画素回路
７５０    表示素子
７５１    電極
７５３    液晶材料を含む層
７５３Ｉ    発光性の材料を含む層
７５３Ｊ    発光性の材料を含む層
７７０    基材
７７０Ｐ    機能膜
７７１    絶縁膜
５０００    筐体
５００１    表示部
５００２    表示部
５００３    スピーカ
５００４    ＬＥＤランプ
５００５    操作キー
５００６    接続端子
５００７    センサ
５００８    マイクロフォン
５００９    スイッチ
５０１０    赤外線ポート
５０１１    記録媒体読込部
５０１２    支持部
５０１３    イヤホン
５０１４    アンテナ
５０１５    シャッターボタン
５０１６    受像部
５０１７    充電器
７３０２    筐体
７３０４    表示パネル
７３０５    アイコン
７３０６    アイコン
７３１１    操作ボタン
７３１２    操作ボタン
７３１３    接続端子
７３２１    バンド
７３２２    留め金
【図１】
2017168095.tif 000003
【図２】
2017168095.tif 000004
【図３】
2017168095.tif 000005
【図４】
2017168095.tif 000006
【図５】
2017168095.tif 000007
【図６】
2017168095.tif 000008
【図７】
2017168095.tif 000009
【図８】
2017168095.tif 000010
【図９】
2017168095.tif 000011
【図１０】
2017168095.tif 000012
【図１１】
2017168095.tif 000013
【図１２】
2017168095.tif 000014
【図１３】
2017168095.tif 000015
【図１４】
2017168095.tif 000016
【図１５】
2017168095.tif 000017
【図１６】
2017168095.tif 000018
【図１７】
2017168095.tif 000019
【図１８】
2017168095.tif 000020
【図１９】
2017168095.tif 000021
【図２０】
2017168095.tif 000022