(57)【要約】【課題】複数の送信チャネルに対して同時並列的にゼロ点補正を行える電子回路を提供する。【解決手段】電子回路は、所定の周波数を有する同一の発振信号がそれぞれ入力され発振信号の位相及び振幅を調整して出力可能な複数の調整器と、複数の調整器が出力する出力発振信号を複数のアンテナにそれぞれ供給するための複数の接続部と、複数の調整器の出力に対してそれぞれ設けられる複数のカプラと、複数のカプラからそれぞれ延びる互いに等しい長さを有する複数の等長配線と、所定の周波数を有する同一の参照発振信号と複数の出力発振信号の対応する１つとを入力とし複数の等長配線にそれぞれ接続された複数のミキサ回路と、複数のミキサ回路の出力の直流成分に応じて複数の調整器により位相及び振幅の少なくとも一方を調整する制御回路を含む。【選択図】図１
2017187312.tif 000002
【特許請求の範囲】
【請求項１】
所定の周波数を有する同一の発振信号がそれぞれ入力され前記発振信号の位相及び振幅を調整して出力可能な複数の調整器と、
前記複数の調整器が出力する出力発振信号を複数のアンテナにそれぞれ供給するための複数の接続部と、
前記複数の調整器の出力に対してそれぞれ設けられる複数のカプラと、
前記複数のカプラからそれぞれ延びる互いに等しい長さを有する複数の等長配線と、
前記所定の周波数を有する同一の参照発振信号と前記複数の出力発振信号の対応する１つとを入力とし前記複数の等長配線にそれぞれ接続された複数のミキサ回路と、
前記複数のミキサ回路の出力の直流成分に応じて前記複数の調整器により前記位相及び振幅の少なくとも一方を調整する制御回路
を含む電子回路。
【請求項２】
前記複数の調整器の各々は移相器と増幅器とを含み、前記移相器により前記位相を調整し、前記増幅器により前記振幅を調整する請求項１記載の電子回路。
【請求項３】
前記ミキサ回路は第１の電圧と前記第１の電圧とは異なる第２の電圧との間で直列接続された２つのＭＯＳトランジスタを含み、前記２つのＭＯＳトランジスタのゲート端には前記参照発振信号と前記複数の出力発振信号の１つとがそれぞれ印加され、前記ミキサ回路の出力は前記２つのＭＯＳトランジスタの間の接続点の電圧である請求項１又は２記載の電子回路。
【請求項４】
前記制御回路は、前記複数の調整器の位相設定の変化に対して前記直流成分が極値となる点に前記直流成分が位置されるように前記複数の調整器により前記位相を調整する請求項１乃至３いずれか一項記載の電子回路。
【請求項５】
発振回路と、
複数のアンテナの送信信号を送信する複数の送信チャネルと、
複数のアンテナの受信信号を受信する複数の受信チャネルと、
前記複数の送信チャネルのテストを行うテスト回路と
を含み、前記複数の送信チャネルは、
前記発振回路が生成する所定の周波数を有する同一の発振信号がそれぞれ入力され前記発振信号の位相及び振幅を調整して出力可能な複数の調整器と、
前記複数の調整器が出力する出力発振信号を複数の送信用アンテナにそれぞれ供給するための複数の接続部と
を含み、前記テスト回路は、
前記複数の調整器の出力に対してそれぞれ設けられる複数のカプラと、
前記複数のカプラからそれぞれ延びる互いに等しい長さを有する複数の等長配線と、
前記所定の周波数を有する同一の参照発振信号と前記複数の出力発振信号の対応する１つとを入力とし前記複数の等長配線にそれぞれ接続された複数のミキサ回路と、
前記複数のミキサ回路の出力の直流成分に応じて前記複数の調整器により前記位相及び振幅の少なくとも一方を調整する制御回路
を含むレーダ装置。
【請求項６】
所定の周波数を有する同一の入力発振信号がそれぞれ入力される複数の送信チャネルからカプラ及び互いに長さが等しい複数の等長配線を介して得られた複数の発振信号のうちの対応する１つと前記所定の周波数を有する同一の参照発振信号とを複数のミキサ回路にそれぞれ入力し、
前記複数の送信チャネルをそれぞれ伝搬する複数の発振信号の位相及び振幅の少なくとも一方を前記複数のミキサ回路の出力の直流成分に応じて調整する
各段階を含むレーダの送信チャネルの補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願開示は、電子回路、レーダ装置、及びレーダの送信チャネルの補正方法に関する。
【背景技術】
【０００２】
フェーズドアレイレーダでは、複数のチャネルに対応する複数のアンテナが配列しているフェーズドアレイアンテナが用いられる。フェーズドアレイアンテナでは、複数の送信信号に位相差を与えて複数のアンテナから送出することにより、所望の方向に電波を放射することができる。また複数の受信信号に位相差を与えて加算することにより、所定の方向に指向性を有する受信アンテナを実現することができる。
【０００３】
所望の方向に電波を正しく照射するためには、複数のチャネルの送信信号の位相及び振幅を正確に制御する必要がある。位相及び振幅の正確な制御を実現するため、各チャネルの位相値及び振幅値の設定を調整することにより、チャネル間の位相差及び振幅差が正確にゼロである状態に各チャネルを補正しておく処理（ゼロ点補正処理）を予め実行しておく。
【０００４】
従来、ゼロ点補正を行うためには、隣接する２つのチャネル間において、ミキサを使って位相差を検出すると共にダイオードを使って出力差を検出していた。しかしながら、全てのチャネルに対して同時並列的に測定及び測定を行おうとすると、位相及び振幅の補正の基準となる信号が何であるのかという問題が生じる。またそのような同時並列的な測定では、チャネルとミキサ間又はチャネルとダイオード間を結合するカプラを介して漏れる信号がチャネル間で及ぼす影響が大きくなり、正確な基準を用いた補正が困難になるという問題がある。また同時並列的ではなく、２つの隣接するチャネルを順次選択して互いに比較する作業を逐次的に実行していく場合には、多数のチャネルに対する補正処理に時間がかかりすぎるという問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−２８１３３６号公報
【特許文献２】特表２０１３−５２２９９３号公報
【特許文献３】特開２０１３−１０６１１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以上を鑑みると、複数の送信チャネルに対して同時並列的にゼロ点補正を行える電子回路が望まれる。
【課題を解決するための手段】
【０００７】
電子回路は、所定の周波数を有する同一の発振信号がそれぞれ入力され前記発振信号の位相及び振幅を調整して出力可能な複数の調整器と、前記複数の調整器が出力する出力発振信号を複数のアンテナにそれぞれ供給するための複数の接続部と、前記複数の調整器の出力に対してそれぞれ設けられる複数のカプラと、前記複数のカプラからそれぞれ延びる互いに等しい長さを有する複数の等長配線と、前記所定の周波数を有する同一の参照発振信号と前記複数の出力発振信号の対応する１つとを入力とし前記複数の等長配線にそれぞれ接続された複数のミキサ回路と、前記複数のミキサ回路の出力の直流成分に応じて前記複数の調整器により前記位相及び振幅の少なくとも一方を調整する制御回路を含む。
【発明の効果】
【０００８】
少なくとも１つの実施例によれば、複数の送信チャネルに対して同時並列的にゼロ点補正を行うことができる。
【図面の簡単な説明】
【０００９】
【図１】フェーズドアレイレーダ装置の構成の一例を示す図である。
【図２】セルフテスト回路の構成の一例を示す図である。
【図３】等長配線の構成の一例を示す図である。
【図４】カプラの構成の一例を示す図である。
【図５】フェーズドアレイレーダ装置の集積回路チップとアンテナとを接続する構成の一例を示す図である。
【図６】フェーズドアレイレーダ装置の集積回路チップとアンテナとを接続する構成の別の一例を示す図である。
【図７】移相器の構成の一例を示す図である。
【図８】図７に示される増幅器の構成の一例を示す図である。
【図９】図４に示すミキサ回路の出力における直流成分の大きさを示す図である。
【図１０】図４に示すミキサ回路の出力における直流成分の大きさの位相差に対する変化を示す図である。
【図１１】図４に示すミキサ回路の出力における直流成分の極小値が参照発振信号の振幅に対して変化する様子を示す図である。
【図１２】図１に示すフェーズドアレイレーダ装置におけるゼロ点補正処理の流れを示すフローチャートである。
【発明を実施するための形態】
【００１０】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。なお図面において、同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。
【００１１】
図１はフェーズドアレイレーダ装置の構成の一例を示す図である。図１及び以降の図において、各シンボル又はボックスで示される各回路又は機能ブロックと他の回路又は機能ブロックとの境界は、基本的には機能的な境界を示すものであり、物理的な位置の分離、電気的な信号の分離、制御論理的な分離等に対応するとは限らない。各回路又は機能ブロックは、他のブロックと物理的にある程度分離された１つのハードウェアモジュールであってもよいし、或いは他のブロックと物理的に一体となったハードウェアモジュール中の１つの機能を示したものであってもよい。
【００１２】
図１に示すフェーズドアレイレーダ装置１０は、制御部１１、メモリ１２、ＰＬＬ（phase locked loop）回路１３、セルフテスト回路１４、及び信号処理回路１５を含む。フェーズドアレイレーダ装置１０は更に、ｎ個（ｎは３以上の整数）の移相器１６−１乃至１６−ｎ、ｎ個の増幅器１７−１乃至１７−ｎ、ｍ個（ｍは２以上の整数）の増幅器１９−１乃至１９−ｍ、及びｍ個のミキサ回路２０−１乃至２０−ｍを含む。フェーズドアレイレーダ装置１０は更に、互いに長さが等しい複数の分岐配線２２、互いに長さが等しい複数の等長配線２３、及び互いに長さが等しい複数の分岐配線２４を含む。長さが等しい配線を設けることにより、配線を伝搬することによる発振信号の位相の変化更には振幅の変化を配線間で等しくすることができる。特に高周波信号の場合、短い距離でも位相が実質的に変動してしまうので、互いに同一の位相を有することが要求される複数の発振信号については、互いに長さが等しい配線を介して伝搬することが好ましい。
【００１３】
ＰＬＬ回路１３は、所定の周波数を有する発振信号を生成する。移相器１６−１乃至１６−ｎにはＰＬＬ回路１３が生成する発振信号がそれぞれ入力される。移相器１６−１乃至１６−ｎの出力は、増幅器１７−１乃至１７−ｎにそれぞれ入力される。移相器１６−１乃至１６−ｎ及び増幅器１７−１乃至１７−ｎにより、発振信号の位相及び振幅をそれぞれ調整可能である。なお移相器１６−１乃至１６−ｎが位相に加えて振幅を調整可能な構成であれば増幅器１７−１乃至１７−ｎを設ける必要はなく、移相器１６−１乃至１６−ｎが位相及び振幅調整器として機能して位相及び振幅の両方を調整してよい。また移相器１６−１乃至１６−ｎと増幅器１７−１乃至１７−ｎとの順番は入れ替わっていてもよい。また移相器１６−１乃至１６−ｎと増幅器１７−１乃至１７−ｎとが、振幅及び位相の両方を調整可能なｎ個の調整器であると考えてもよい。
【００１４】
フェーズドアレイレーダ装置１０は、増幅器１７−１乃至１７−ｎが出力する出力発振信号を複数の送信アンテナにそれぞれ供給するための複数の接続部１８−１乃至１８−ｎ−１を含む。フェーズドアレイレーダ装置１０は更に、増幅器１７−１乃至１７−ｎ−１の出力に対してそれぞれ設けられる複数のカプラ２５−１乃至２５−ｎ−１を含む。前述の等長配線２３は、カプラ２５−１乃至２５−ｎ−１からそれぞれ延びる互いに等しい長さを有する配線である。フェーズドアレイレーダ装置１０は更に、増幅器１９−１乃至１９−ｍの入力を複数の受信アンテナにそれぞれ接続するための複数の接続部２１−１乃至２１−ｍを含む。
【００１５】
最終的にアンテナから送信される発振信号に位相及び振幅の条件的に最も近い信号は、接続部２１−１乃至２１−ｍ近傍の信号である。従って、実際の送信発振信号に最も条件的に近い信号に基づいてゼロ点補正を行うためには、カプラ２５−１乃至２５−ｎ−１の位置は接続部２１−１乃至２１−ｍの近傍であることが好ましい。
【００１６】
移相器１６−１乃至１６−ｎ、増幅器１７−１乃至１７−ｎ、及び接続部１８−１乃至１８−ｎ−１が、フェーズドアレイアンテナの送信信号を送信するための複数の送信チャネルに相当する。接続部２１−１乃至２１−ｍ、増幅器１９−１乃至１９−ｍ、及びミキサ回路２０−１乃至２０−ｍが、フェーズドアレイアンテナの受信信号を受信する複数の受信チャネルに相当する。制御部１１により位相及び振幅が調整された送信信号を複数の送信チャネルがアレイアンテナに出力することにより、電波を所望の方向に放射することができる。また複数の受信チャネルを伝搬する複数の受信信号は信号処理回路１５に入力される。信号処理回路１５は制御部１１の制御下で動作し、ＡＤ変換処理、信号加算処理、検波処理、包絡線検出処理等を実行する。
【００１７】
セルフテスト回路１４は、カプラ２５−１乃至２５−ｎ−１及び等長配線２３を介して増幅器１７−１乃至１７−ｎ−１から供給される複数の出力発振信号を受け取ると共に、増幅器１７−ｎから分岐配線２４を介して供給される参照発振信号を受け取る。この参照発振信号は、複数の出力発振信号と同一の周波数を有する。
【００１８】
セルフテスト回路１４は、同一の参照発振信号と複数の出力発振信号の対応する１つとを入力とし、複数の等長配線２３の一端にそれぞれ接続された複数のミキサ回路を含む。ここで、同一の参照発振信号とは、複数のミキサ回路に入力される参照発振信号が互いに同一である（同一の信号源から等長の分岐配線２４を介して供給された信号である）という意味である。セルフテスト回路１４は、複数のミキサ回路の出力の直流成分に応じたデータを制御部１１に供給する。複数のミキサ回路の出力の直流成分に応じたデータに基づいて、制御部１１は、移相器１６−１乃至１６−ｎ及び増幅器１７−１乃至１７−ｎにより複数の出力発振信号の位相及び振幅の少なくとも一方を調整する。この際、制御部１１は、メモリ１２に格納されたプログラムに基づいて調整動作を実行してよい。また制御部１１は、セルフテスト回路１４から受け取った複数のミキサ回路の出力の直流成分に応じたデータをメモリ１２に格納し、メモリ１２に格納されたデータに基づいて上記調整動作を実行してよい。セルフテスト回路１４の具体的な構成及び制御部１１による位相及び振幅の調整動作については、後ほど詳細に説明する。
【００１９】
上記の調整動作により、制御部１１は、フェーズドアレイレーダ装置１０の複数の送信チャネルに対してゼロ点補正処理を同時並列的に実行することができる。その補正処理においては、複数のミキサ回路に入力される参照信号として１つの同一の参照発振信号が用いられるので、複数チャネル間での補正の基準は明確である。また同時並列的に調整動作が実行されるので高速な補正処理を実現することができる。
【００２０】
図２は、セルフテスト回路１４の構成の一例を示す図である。図２に示すセルフテスト回路１４は、ｎ−１個のＮＭＯＳトランジスタ３０−１乃至３０−ｎ−１、ｎ−１個のＮＭＯＳトランジスタ３１−１乃至３１−ｎ−１、ｎ−１個のローパスフィルタ３２−１乃至３２−ｎ−１、及び信号処理回路３３を含む。
【００２１】
ＮＭＯＳトランジスタ３０−１乃至３０−ｎ−１及びＮＭＯＳトランジスタ３１−１乃至３１−ｎ−１がミキサ回路に相当する。ｉ番目のミキサ回路のＮＭＯＳトランジスタ３０−ｉとＮＭＯＳトランジスタ３１−ｉとは、電源電圧ＶＤＤとグランド電圧との間で直列接続された２つのＭＯＳトランジスタである。これら２つのＭＯＳトランジスタのゲート端には参照発振信号ＲＥＦと複数の出力発振信号ＣＨ１乃至ＣＨｎ−１の対応する１つとがそれぞれ印加される。複数の出力発振信号ＣＨ１乃至ＣＨｎ−１は、図１に示す等長配線２３を介して供給される信号であり、複数の送信チャネルのそれぞれの出力発振信号である。ミキサ回路の出力は、２つのＭＯＳトランジスタの間の接続点の電圧である。
【００２２】
２つのＭＯＳトランジスタの間の接続点の電圧である複数のミキサ回路の出力には、ローパスフィルタ３２−１乃至３２−ｎ−１がそれぞれ接続される。ローパスフィルタ３２−１乃至３２−ｎ−１により高周波成分を除去することにより、ミキサ回路の出力に含まれる２つのミキサ入力信号の和の周波数の信号成分と差の周波数の信号成分のうち、和の周波数の信号成分が除去される。各チャネルにおいてミキサ回路入力である２つの発振信号の周波数が互いに等しいので、ローバスフィルタ処理により高周波成分が除去された後に残る信号成分は直流成分となる。複数ｎ−１個のチャネルに対してそれぞれ求められるｎ−１個の直流成分の大きさは、参照発振信号ＲＥＦと複数の出力発振信号ＣＨ１乃至ＣＨｎ−１との位相差及び複数の出力発振信号ＣＨ１乃至ＣＨｎ−１の振幅を反映した信号となる。信号処理回路３３は、上記の直流成分の信号をＡＤ変換することによりデジタルデータを生成し、当該デジタルデータを制御部１１（図１参照）に供給する。
【００２３】
ミキサ回路は、入力される２つの発振信号を混合することにより、これら２つの発振信号の位相差及び振幅を反映した直流成分を生成する機能を有すればよい。そのようなミキサ回路の機能を実現する典型的な信号処理の一例は積算処理である。ミキサ回路は、厳密な積算処理でなくとも、近似的な積算処理を実行できればよい。
【００２４】
図３は、等長配線の構成の一例を示す図である。図３に示す複数の配線４１乃至４４は、互いに長さが等しい等長配線となっている。図面中矢印で示すｘ方向及びｙ方向は互いに直交する方向である。複数の配線４１乃至４４は、ｘ方向に延びる配線部分とｙ方向に延びる配線部分との組み合わせにより形成されている。
【００２５】
まずｙ方向に関しては、複数の配線４１乃至４４はそれぞれ同一の長さを有する。従ってｙ方向に延びる配線部分については、複数の配線４１乃至４４の互いの長さは等しい。またｘ方向に延びる配線部分としては、複数の配線４１乃至４４の各々は配線部分Ｌ１乃至Ｌ３を含む。複数の配線４１乃至４４のそれぞれの４つの配線部分Ｌ１は互いに長さが等しく、複数の配線４１乃至４４のそれぞれの４つの配線部分Ｌ２は互いに長さが等しく、複数の配線４１乃至４４のそれぞれの４つの配線部分Ｌ３は互いに長さが等しい。従ってｘ方向に延びる配線部分については、複数の配線４１乃至４４の互いの長さは等しい。
【００２６】
このように、複数の配線が存在するときに、各配線をｘ方向の配線部分とｙ方向の配線部分とに分けて考え、複数の配線が各方向において同一長の配線部分から形成されるように複数の配線を配置することにより、等長配線を実現することができる。
【００２７】
図４は、カプラの構成の一例を示す図である。送信チャネルの補正処理のために設けてある信号処理回路１５に複数の出力発振信号を供給する等長配線２３により、通常のレーダー動作を行う状態において複数の送信チャネルからアンテナを介して送出する信号に影響をあたえることは好ましくない。そこで、送信チャネルの信号線の近傍において信号線に平行な方向に延びる等長配線２３の一端を配置し、信号線と等長配線２３とを互いに電界結合又は電磁結合させる。図４は、そのような結合を実装する構成の一例を示す図である。
【００２８】
図４には、フェーズドアレイレーダ装置１０を実装した集積回路チップの配線層の一部が示される。この例では、４つのメタル配線層Ｍ１乃至Ｍ４に配線５１乃至５４がそれぞれ設けられている。配線５３は例えばグランド電位に設定されている。配線５４は、送信チャンネルの配線であって、図１に示す増幅器１９−１乃至１９−ｍの１つの出力側の位置にある配線部分である。配線５２は、図１に示す等長配線２３のうちの一本である。
【００２９】
図４に示されるように、増幅器の出力側の配線５４と等長配線の一本である配線５２とは、互いに近接する位置において互いに平行な方向に延びるよう配置されており、その結果、位置５５の辺りにおいて互いに電界結合又は電磁結合されている。この電界結合又は電磁結合により、送信チャネルと等長配線との間のカプラが形成される。
【００３０】
図５は、フェーズドアレイレーダ装置１０の集積回路チップとアンテナとを接続する構成の一例を示す図である。図５に示す構成は、集積回路チップ６０、半田ボール６２、誘電体基板６４、プローブ６３、導波管６５、誘電体基板６６、及びパッチアンテナ６７を含む。誘電体基板６４及び６６は例えばアルミナで形成されてよい。プローブ６３、導波管６５、及びパッチアンテナ６７は金属で形成されてよい。
【００３１】
フェーズドアレイレーダ装置１０を実装した集積回路チップ６０の配線５４が、配線層側（回路面側）を下向きにしたフリップチップ状態で、半田ボール６２を介して、誘電体基板６４上に形成されたプローブ６３に接続される。半田ボール６２と接する配線５４の部分が、図１に示す接続部１８−１乃至１８−ｎ−１のうちの１つに相当する。なお集積回路チップ６０とプローブ６３との接続は、フリップチップでの半田ボール６２を介しての接続ではなく、集積回路チップ６０の回路面を上向きにした状態でワイヤボンディングにより接続してもよい。
【００３２】
プローブ６３は導波管６５内部の空洞に突き出しており、集積回路チップ６０の送信チャネルの出力発振信号が、プローブ６３及び導波管６５を介して、パッチアンテナ６７に伝わる。プローブ６３、導波管６５、及びパッチアンテナ６７のセットは、複数の送信チャネルの各々に対して１セットずつ設けられる。
【００３３】
図５に示されるアンテナとの接続形態では、集積回路チップ６０とアンテナとを接続する接続点（給電点）は、集積回路チップ６０の周囲エッジ近傍に設けることが好ましい。即ち、図１に示される接続部１８−１乃至１８−ｎ−１を集積回路チップ６０の周囲エッジ近傍（例えば矩形チップの周囲４辺のうちの１辺の近傍）に設ければよい。その接続部１８−１乃至１８−ｎ−１に、カプラ２５−１乃至２５−ｎ−１を介して接続された等長配線２３が、集積回路チップ６０の中心部に向けて（即ち周囲エッジから遠ざかる方向に）延びるように配置されることになる。
【００３４】
図６は、フェーズドアレイレーダ装置１０の集積回路チップとアンテナとを接続する構成の別の一例を示す図である。図５に示す構成は、集積回路チップ６０、樹脂層６１、配線６２、及びパッチアンテナ６３を含む。樹脂層６１及び配線６２は再配線層であり、この再配線層を介して、集積回路チップ６０の配線５４がパッチアンテナ６３に接続される。配線６２と接する配線５４の部分が、図１に示す接続部１８−１乃至１８−ｎ−１のうちの１つに相当する。配線６２及びパッチアンテナ６３のセットが、複数の送信チャネルの各々に対して１セットずつ設けられる。
【００３５】
図６に示されるアンテナとの接続形態では、集積回路チップ６０とアンテナとを接続する接続点（給電点）は、集積回路チップ６０の周囲エッジ近傍にあっても中心部近傍にあっても構わない。即ち、図６に示されるような再配線層を用いる構成により、図１に示される接続部１８−１乃至１８−ｎ−１の位置について、十分な自由度を確保することができる。
【００３６】
図７は、移相器の構成の一例を示す図である。図１に示す移相器１６−１乃至１６−ｎの各々が、図７に示す構成を有していてよい。図７に示す移相器は、遅延部７０乃至７４及び増幅器７５−１乃至７５−４を含む。
【００３７】
遅延部７０乃至７４は、それぞれ相対的にπ／２、０、π、０、及びπの位相遅延をもたらす回路素子であり、例えば、これらの値の位相遅延をもたらすような長さを有する伝送線路であってよい。増幅器７５−１は、入力信号ＩＮをπ／２だけ遅延させた信号を可変の増幅率で増幅し、増幅器７５−２は、入力信号ＩＮを３π／２だけ遅延させた信号を可変の増幅率で増幅する。増幅器７５−３は入力信号ＩＮを０だけ遅延させた信号を可変の増幅率で増幅し、増幅器７５−４は入力信号ＩＮをπだけ遅延させた信号を可変の増幅率で増幅する。増幅器７５−１乃至７５−４のそれぞれの出力信号は互いに合算されて出力信号ＯＵＴとなる。増幅器７５−１乃至７５−４の増幅率を適宜調整することにより、所望の位相値（移相値）を有する発振信号を生成することができる。
【００３８】
図８は、図７に示される増幅器の構成の一例を示す図である。図７に示される増幅器７５−１乃至７５−４の各々が、図８に示す構成を有していてよい。図８に示す増幅器は、キャパシタ８１乃至８３、ＮＭＯＳトランジスタ８５、電源８６、及び伝送線路８７を含む。入力発振信号（図７に示す遅延部７１乃至７４のいずれか１つの出力信号）が入力端子Ｔｉｎに印加されると、ＮＭＯＳトランジスタ８５のゲート端子の電圧が、キャパシタ８１により容量結合を介して入力発振信号に応じて変動する。これにより、入力発振信号の電圧を増幅した電圧信号がＮＭＯＳトランジスタ８５のドレイン端に現れ、その電圧信号がキャパシタ８３による容量結合を介して出力端子Ｔｏｕｔに伝えられる。その結果、入力端子Ｔｉｎに印加される入力発振信号の振幅電圧を増幅することにより得られる信号に相当する発振信号が、出力端子Ｔｏｕｔから出力される。
【００３９】
制御端子８４には、増幅器の増幅率を指定するアナログ電圧が、図１に示す制御部１１から予め印加される。この電圧印加により、キャパシタ８２の端子間電圧が当該アナログ電圧に等しくなるように、キャパシタ８２が充電される。この制御部１１からのアナログ電圧に応じて、ＮＭＯＳトランジスタ８５のゲート端の電圧振動の中心電圧が定まり、この中心電圧の大きさに応じて、ＮＭＯＳトランジスタ８５のドレイン端に現れる電圧の振幅の大きさが変化する。即ち、制御部１１からのアナログ電圧の大きさを調整することにより、出力端子Ｔｏｕｔから出力される発振信号の振幅を制御することが可能になる。なお伝送線路Ｒ１乃至Ｒ４は適宜抵抗成分として機能する。
【００４０】
図９は、図４に示すミキサ回路の出力における直流成分の大きさを示す図である。ミキサ回路に入力される入力発振信号（ＣＨ１乃至ＣＨｎ−１の１つ：以下ＣＨ）と参照発振信号（ＲＥＦ）とが両方共に３００ｍＶの振幅を有し、８０ＧＨｚの発振周波数を有する場合の回路シミュレーション結果が図９に示される。図９の横軸は時間を示し、縦軸はミキサ回路の出力における直流成分の電圧値を示す。
【００４１】
電圧波形９１乃至９８はそれぞれ、ミキサ回路の入力発振信号ＣＨと参照発振信号ＲＥＦとの位相差が０°、３０°、４５°、６０°、９０°、１２０°、１５０°、１８０°の場合の出力直流成分の電圧である。全体的な傾向として、位相差が小さくなるほど、ミキサ回路の出力直流成分の電圧が小さくなっている。
【００４２】
図１０は、図４に示すミキサ回路の出力における直流成分の大きさの位相差に対する変化を示す図である。ミキサ回路に入力される入力発振信号ＣＨと参照発振信号ＲＥＦとが両方共に８０ＧＨｚの発振周波数を有し、参照発振信号ＲＥＦの振幅が３００ｍＶである場合の回路シミュレーション結果が図１０に示される。図１０の横軸はミキサ回路の２つの入力信号の相対的な移相差を示し、縦軸はミキサ回路の出力における直流成分の電圧値を示す。
【００４３】
電圧波形１０１乃至１０３はそれぞれ、ミキサ回路の入力発振信号ＣＨの振幅が１００ｍＶ、３００ｍＶ、５００ｍＶの場合の出力直流成分の電圧である。図１０に示されるように、入力発振信号ＣＨと参照発振信号ＲＥＦとの位相差がゼロの点において、ミキサ回路の出力直流成分の電圧は極小点を有する。位相差がゼロの場合にミキサ回路の出力直流成分の電圧は最小となるので、この極小点を見つけることにより、位相差がゼロの状態を実現することができる。また図１０から分かるように、この位相差がゼロのときに極小となる電圧の値は、入力発振信号ＣＨの振幅が大きくなるほど小さくなっている。
【００４４】
図１１は、図４に示すミキサ回路の出力における直流成分の極小値が参照発振信号の振幅に対して変化する様子を示す図である。ミキサ回路に入力される入力発振信号ＣＨと参照発振信号ＲＥＦとが両方共に８０ＧＨｚの発振周波数を有し、参照発振信号ＲＥＦの振幅が３００ｍＶである場合の回路シミュレーション結果が図１０に示される。図１０の横軸はミキサ回路に入力される入力発振信号ＣＨの振幅電圧を示し、縦軸はミキサ回路の出力における直流成分の電圧値が入力位相差ゼロの場合に示す極小電圧値を示す。
【００４５】
図１１に示される特性カーブ１１０は、入力発振信号ＣＨの振幅電圧に対する直流成分の極小電圧値を示す。この特性カーブ１１０に示されるように、入力発振信号ＣＨの振幅電圧が大きくなるほど、ミキサ回路の出力における直流成分の極小値が小さくなる。従って、図１１に示される直流成分の極小値と入力発振信号ＣＨの振幅電圧との関係に基づいて、入力発振信号ＣＨが所望の振幅値となっているか否かを判断することができる。
【００４６】
なお図２に示すミキサ回路は、２つの入力発振信号の数学的な積を求める演算に相当する処理を行うタイプの回路ではない。もし２つの正弦波信号を互いに数学的に積算した場合には、両信号の周波数の差の周波数を有する第１の信号と、両信号の和の周波数を有する第２の信号とが生成され、第１の信号と第２の信号との和が積算結果となる。第１の信号が直流成分となり、この直流成分の大きさは、２つの正弦波入力の位相差とそれぞれの振幅の積に応じた値となる。従って、このような数学的な積算を近似するようなミキサ回路の場合であっても、直流成分の電圧値の極値から位相差ゼロの点を求めることが可能である。また、一方の入力信号の振幅の大きさが分かっているときに、当該極値の大きさから他方の入力信号の振幅の大きさを推定することが可能である。
【００４７】
図１２は、図１に示すフェーズドアレイレーダ装置におけるゼロ点補正処理の流れを示すフローチャートである。図１２のフローチャートに示される各ステップの処理は、図１に示すフェーズドアレイレーダ装置１０の制御部１１により実行されてよい。
【００４８】
ステップＳ１において、制御部１１は、各送信チャネルの移相器の位相値設定を０°から３６０°まで所定の角度間隔で変化させるループ処理を開始する。ループはステップＳ１とステップＳ３とで形成され、その間のステップＳ２の処理がループの繰り返し実行回数に等しい回数だけ実行される。制御部１１は、ループ処理開始時に位相値設定を初期値として例えば０°に設定し、その後ループの先頭に戻る度に位相値設定を所定の角度だけ増加させた値に設定する。
【００４９】
ステップＳ２において、制御部１１は、現在設定されている位相値（移相値）に対する各送信チャネルのミキサ回路出力の直流成分の大きさを示すデータをメモリ１２に記憶する。即ち、制御部１１は、図２に示すセルフテスト回路１４の各ミキサ回路の出力を高域除去処理して得られた直流成分の大きさを示すデータ（直流成分値データ）を信号処理回路３３から受け取り、当該データをメモリ１２に記憶する。この際、各直流成分値データは対応する角度が分かるような形式でメモリ１２に格納される。ステップＳ３において、制御部１１は、位相値設定が３６０°（或いは他のループ最終値）であればループ処理を終了する。
【００５０】
ステップＳ４において、制御部１１は、メモリ１２に格納されている直流成分値データに基づいて、各送信チャネルについて、直流成分が最小となるデータを特定することにより当該データに対応する位相値Φｏｐｔを取得する。ステップＳ５において、制御部１１は、各送信チャネルの移相器の位相値設定を位相値Φｏｐｔに等しくなるように設定する。
【００５１】
ステップＳ６において、制御部１１は、各送信チャネルについて位相値Φｏｐｔに対応する直流成分値データが示す直流成分の大きさが、所望の大きさであるか否かを判断する。前述のように所定の振幅電圧（例えば３００ｍＶ）を有する参照発振信号ＲＥＦを用いる場合、入力発振信号ＣＨの振幅電圧に応じて、直流成分の最小電圧は例えば図１１に示すように変化する。送信発振信号の振幅を例えば３００ｍＶに設定したい場合には、図１１から、直流成分の最小電圧は約１００ｍＶになる筈であることが分かる。従って、ある送信チャネルに対する現在の位相値Φｏｐｔに対応する現在の直流成分値データが１００ｍＶよりも小さい（例えば８０ｍＶ）である場合、増幅器（図１に示す１７−１乃至１７−ｎのうちの対応する１つ）の増幅率を小さくするように変更すればよい。逆に、現在の直流成分値データが１００ｍＶよりも大きい（例えば１２０ｍＶ）である場合、増幅器の増幅率を大きくするように変更すればよい。所望の送信発振信号の振幅を実現するために変化させる増幅率の大きさは、例えば図１１の特性カーブ１１０のデータをメモリ１２に保持しておき、当該データに基づいて定めるようにしてよい。この増幅率の調整を一度行うことにより所望の送信発振信号の振幅を実現できなくともよく、複数回の増幅率の調整を行うことにより、実際の送信発振信号の振幅が徐々に所望の振幅に近づいていくようにしてよい。
【００５２】
ステップＳ７において、制御部１１は、各送信チャネルについて、所望の送信発振信号の振幅を実現するように増幅器の増幅率を調整する。即ち、所望の大きさの直流成分を実現するような増幅率に、増幅器の増幅率を設定する。既に所望の送信発振信号の振幅となつていると判断される送信チャネルについては、増幅率を変化させる必要はない。なお増幅率の調整は、例えば増幅器のバイアス電流の量を調整することにより行ってよい。
【００５３】
その後ステップＳ１に戻り、以降の処理を繰り返す。この際、ステップＳ７において、増幅率の調整が実行されなかった送信チャネルについては、既に適切な振幅値に設定されているので処理を実行する必要はない。ステップＳ７において増幅率の調整が実行された送信チャネルについては、増幅率調整により位相条件が変化してしまっている可能性がある。従って、そのような送信チャネルについては、各位相値に対する測定処理を含め、ステップＳ１乃至Ｓ６の処理を再度実行する。
【００５４】
以上により、全ての送信チャネルにおける送信発振信号が同一の位相及び同一の位相を有する状態となるように、図１に示される移相器１６−１乃至１６−ｎ及び増幅器１７−１乃至１７−ｎの設定が全チャネルに対して並列的に行われる。即ち、フェーズドアレイレーダ装置１０に対するゼロ点補正処理が、全ての送信チャネルに対して一括して同時並列的に実行される。従来のように逐次比較によりゼロ点補正処理を実行する場合に比較して、高速でゼロ点補正処理を実行することができる。また送信チャネルの数が多くなっても、ゼロ点補正処理にかかる時間が増えることはない。
【００５５】
なおここで言う同時並列的にとは、複数の送信チャネルの位相及び振幅の測定が一括して同時に行われることを意味し、制御部１１が複数の送信チャネルの設定値の調整を同時に実行することを必ずしも意味しない。制御部１１は単一のＣＰＵ等の動作に基づいて複数の送信チャネルの位相値設定及び振幅値設定を逐次行ってもよいし、複数の送信チャネルに対して並列に設けられた処理部により複数の送信チャネルの位相値設定及び振幅値設定を同時に行ってもよい。
【００５６】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【符号の説明】
【００５７】
１０  フェーズドアレイレーダ装置
１１  制御部
１２  メモリ
１３  ＰＬＬ回路
１４  セルフテスト回路
１５  信号処理回路
１６−１〜１６−ｎ  移相器
１７−１〜１７−ｎ  増幅器
１９−１〜１９−ｍ  増幅器
２０−１〜２０−ｍ  ミキサ回路
２２  分岐配線
２３  等長配線
２４  分岐配線
【図１】
2017187312.tif 000003
【図２】
2017187312.tif 000004
【図３】
2017187312.tif 000005
【図４】
2017187312.tif 000006
【図５】
2017187312.tif 000007
【図６】
2017187312.tif 000008
【図７】
2017187312.tif 000009
【図８】
2017187312.tif 000010
【図９】
2017187312.tif 000011
【図１０】
2017187312.tif 000012
【図１１】
2017187312.tif 000013
【図１２】
2017187312.tif 000014