(57)【要約】【課題】製造歩留まりの高い表示装置を提供する。又は、表示品位に優れた表示装置を提供する。【解決手段】表示装置は、第１走査線Ｇ１と、信号線Ｓと、第２画素電極ＰＥ２と、第１画素電極ＰＥ１と、第２薄膜トランジスタと、第１配線Ｗ１と、第２配線Ｗ２と、を備える。第２薄膜トランジスタは、第２半導体層ＳＣ２と、第２ゲート電極ＧＥ２と、第３電極Ｅ３と、第４電極Ｅ４と、を有する。第１配線Ｗ１は、第２画素電極ＰＥ２に接続され、第１画素電極ＰＥ１と対向する領域を通って第１走査線Ｇ１側に延出している。第２半導体層ＳＣ２及び第１配線Ｗ１は、第１絶縁膜の上に設けられ、同一の材料を利用して形成されている。第２配線Ｗ２は、第１配線Ｗ１と第４電極Ｅ４とを接続している。【選択図】図９
2017187546.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に延在した第１走査線と、
信号線と、
前記第１方向と異なる第２方向に前記第１走査線に距離を置いて位置した第２画素電極と、
前記第１走査線と前記第２画素電極との間に位置した第１画素電極と、
第１絶縁膜の上に設けられ第４領域と第５領域と前記第４領域と前記第５領域との間に位置した第６領域とを有した第２半導体層と、前記第１走査線に接続され前記第６領域と対向した第２ゲート電極と、前記第４領域と前記信号線とを接続した第３電極と、前記第５領域に接続された第４電極と、を有する第２薄膜トランジスタと、
前記第１絶縁膜の上に設けられ、前記第２半導体層に利用した材料と同一の材料を利用して形成され、前記第２画素電極に接続され、前記第１画素電極と対向する領域を通って前記第１走査線側に延出した第１配線と、
前記第２半導体層及び前記第１配線の上方に位置し、前記第１配線と前記第４電極とを接続した第２配線と、を備える表示装置。
【請求項２】
前記第２半導体層及び前記第１配線の上方に位置した第２絶縁膜をさらに備え、
前記信号線及び前記第２配線は、前記第２絶縁膜の上に設けられ、同一の材料を利用して形成されている、請求項１に記載の表示装置。
【請求項３】
前記第１走査線と前記第２画素電極との間に位置し、前記第１走査線から前記第２画素電極に向かう方向に延出した第１線状電極をさらに備え、
前記第１配線は、前記第１線状電極と対向し前記第１線状電極に沿って延出している、請求項１に記載の表示装置。
【請求項４】
前記第１画素電極及び前記第２画素電極の下方に位置した共通電極をさらに備え、
前記第１画素電極は、前記第１線状電極を有する、請求項３に記載の表示装置。
【請求項５】
前記第１画素電極及び前記第２画素電極の上方に位置した共通電極をさらに備え、
前記共通電極は、前記第１画素電極と対向した第１線状電極を有する、請求項１に記載の表示装置。
【請求項６】
前記第２半導体層の前記第５領域及び前記第２配線の両方は、前記第１走査線より前記第２画素電極側に位置し、
前記第２配線は、前記第１走査線に沿って延出している、請求項１に記載の表示装置。
【請求項７】
前記信号線と対向し前記信号線に沿って延出した第１延出部と、前記第１走査線及び前記第２配線の両方と対向し前記第１走査線に沿って延出した第２延出部と、を有する遮光層をさらに備える請求項６に記載の表示装置。
【請求項８】
前記第１方向に延在し前記第２方向に前記第１走査線に距離を置いて隣合う第２走査線と、
前記第１画素電極を有する第１色副画素と、
前記第２画素電極を有する第２色副画素と、
前記第１走査線と前記第２走査線との間に位置し前記第１走査線を挟んで前記第１画素電極と隣合う他の第１画素電極を有する他の第１色副画素と、
前記第１絶縁膜の上に設けられ前記第２半導体層に利用した材料と同一の材料を利用して形成され第１領域と第２領域と前記第１領域と前記第２領域との間に位置した第３領域とを有した第１半導体層と、前記第２走査線に接続され前記第３領域と対向した第１ゲート電極と、前記第１領域と前記信号線とを接続した第１電極と、前記第２領域と前記他の第１画素電極とを接続した第２電極と、を有する第１薄膜トランジスタと、を備え、
前記第１画素電極と前記他の第１画素電極とは、一体に形成され、互いに電気的に接続され、
前記第１色副画素と、前記他の第１色副画素とは、前記第１薄膜トランジスタを共用している、請求項１に記載の表示装置。
【請求項９】
前記第２半導体層及び前記第１配線に利用する材料は、多結晶シリコンである、請求項１に記載の表示装置。
【請求項１０】
前記第１配線の不純物濃度は、前記第２半導体層の前記第４領域及び前記第５領域のそれぞれの不純物濃度より高い、請求項９に記載の表示装置。
【請求項１１】
前記第１配線の導電率は、前記第２半導体層の前記第４領域及び前記第５領域のそれぞれの導電率より高い、請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
液晶表示装置などの表示装置は、高解像度化のために画素の小型化が検討されている。例えば、複数の画素は、マトリクス状に配列されている。また、各々の画素は、複数色の副画素を備えている。各々の副画素は、画素電極と、画素電極に接続された薄膜トランジスタと、を備えている。  
上記薄膜トランジスタの半導体層に多結晶シリコンを利用する場合、半導体層へのＰ（リン）又はＢ（ボロン）といった不純物の注入（イオン注入）などが行われ、薄膜トランジスタが形成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−２２５３００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態は、製造歩留まりの高い表示装置を提供する。又は、表示品位に優れた表示装置を提供する。
【課題を解決するための手段】
【０００５】
一実施形態に係る表示装置は、
第１方向に延在した第１走査線と、信号線と、前記第１方向と異なる第２方向に前記第１走査線に距離を置いて位置した第２画素電極と、前記第１走査線と前記第２画素電極との間に位置した第１画素電極と、第１絶縁膜の上に設けられ第４領域と第５領域と前記第４領域と前記第５領域との間に位置した第６領域とを有した第２半導体層と、前記第１走査線に接続され前記第６領域と対向した第２ゲート電極と、前記第４領域と前記信号線とを接続した第３電極と、前記第５領域に接続された第４電極と、を有する第２薄膜トランジスタと、前記第１絶縁膜の上に設けられ、前記第２半導体層に利用した材料と同一の材料を利用して形成され、前記第２画素電極に接続され、前記第１画素電極と対向する領域を通って前記第１走査線側に延出した第１配線と、前記第２半導体層及び前記第１配線の上方に位置し、前記第１配線と前記第４電極とを接続した第２配線と、を備える。
【図面の簡単な説明】
【０００６】
【図１】図１は、一実施形態に係る液晶表示装置の構成を斜視図である。
【図２】図２は、図１に示した液晶表示パネルを示す断面図である。
【図３】図３は、上記液晶表示パネルの表示領域における複数の画素群の配列の一例を示す図である。
【図４】図４は、上記複数の画素群の一部を示す図であり、画素群の複数の画素などの配列の一例を示す図である。
【図５】図５は、図１及び図２に示したアレイ基板の構成を示す平面図である。
【図６】図６は、上記液晶表示パネルの１個の画素群を示す構成図であり、走査線、信号線、画素電極、及び遮光層を示す図である。
【図７】図７は、図６に示した２個の画素の一部を示す拡大平面図である。
【図８】図８は、他の２個の画素の一部を示す拡大平面図である。
【図９】図９は、図７の線ＩＸ−ＩＸに沿った液晶表示パネルを示す断面図である。
【図１０】図１０は、図６に示した走査線、信号線、画素電極、及び遮光層を示す図であり、画素電極の線状電極が延出する方向、線状電極が走査線と交差する方向などを説明するための図である。
【図１１】図１１は、上記アレイ基板の製造方法を説明するための平面図である。
【図１２】図１２は、図１１に続く、上記アレイ基板の製造方法を説明するための平面図である。
【図１３】図１３は、図１２に続く、上記アレイ基板の製造方法を説明するための平面図である。
【図１４】図１４は、上記実施形態の変形例１に係る液晶表示パネルの一部を拡大して示す断面図である。
【図１５】図１５は、上記実施形態の変形例２に係る液晶表示パネルの１個の画素群を示す構成図であり、走査線、信号線、画素電極、及び遮光層を示す図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の一実施の形態及び変形例について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【０００８】
（一実施形態）  
まず、一実施形態に係る表示装置及び表示装置の製造方法について詳細に説明する。  
本実施形態においては、表示装置の一例として、液晶表示装置を開示する。この液晶表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に用いることができる。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。
【０００９】
図１は、表示装置の一例である液晶表示装置ＤＳＰの構成を示す斜視図である。本実施形態では、第１方向ｄ１及び第２方向ｄ２は、互いに直交している。第５方向ｄ５は、第１方向ｄ１及び第２方向ｄ２のそれぞれと互いに直交している。ここで言う方向は、図中矢印の指す方向であり、矢印に対して１８０度反転した方向については逆方向とする。尚、第１方向ｄ１及び第２方向ｄ２は直交に限定される訳ではない。
液晶表示装置ＤＳＰは、表示パネルとしてのアクティブマトリックス型の液晶表示パネルＰＮＬ、液晶表示パネルＰＮＬに設けられた駆動ＩＣチップＩＣ、液晶表示パネルＰＮＬを照明するバックライトユニットＢＬ、フレキシブル配線基板ＦＰＣ１、ＦＰＣ２などを備えている。フレキシブル配線基板ＦＰＣ１、ＦＰＣ２は、液晶表示装置、或いは、液晶表示装置の外部に設けられる制御モジュールＣＭに接続されている。
【００１０】
以下の説明において、バックライトユニットＢＬから液晶表示パネルＰＮＬに向かう方向を上方（あるいは、単に上）とし、液晶表示パネルＰＮＬからバックライトユニットＢＬに向かう方向を下方（あるいは、単に下）とする。また、「第１部材の上方の第２部材」及び「第１部材の下方の第２部材」とした場合、第２部材は、第１部材に接していてもよく、又は第１部材から離れて位置していてもよい。後者の場合、第１部材と第２部材との間に、第３の部材が介在していてもよい。
【００１１】
液晶表示パネルＰＮＬは、アレイ基板ＡＲと、アレイ基板ＡＲに対向配置された対向基板ＣＴとを備えている。液晶表示パネルＰＮＬは、画像を表示する表示領域ＤＡと、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡと、を備えている。液晶表示パネルＰＮＬは、表示領域ＤＡにおいて第１方向ｄ１及び第２方向ｄ２にマトリクス状に配列された複数の主画素を備えている。以下、主画素を単に画素ＭＰと表現する。画素ＭＰは、後述する４個の副画素のグループに相当する。
【００１２】
バックライトユニットＢＬは、アレイ基板ＡＲの背面に配置されている。このようなバックライトユニットＢＬとしては、種々の形態が適用可能であるが、詳細な構造については説明を省略する。駆動ＩＣチップＩＣは、アレイ基板ＡＲに実装されている。フレキシブル配線基板ＦＰＣ１は、液晶表示パネルＰＮＬと制御モジュールＣＭとを接続している。フレキシブル配線基板ＦＰＣ２は、バックライトユニットＢＬと制御モジュールＣＭとを接続している。
【００１３】
このような構成の液晶表示装置ＤＳＰは、バックライトユニットＢＬから液晶表示パネルＰＮＬに入射する光を各副画素で選択的に透過することによって画像を表示する、いわゆる透過型の液晶表示装置に相当する。但し、液晶表示装置ＤＳＰは、外部から液晶表示パネルＰＮＬに向かって入射する外光を各副画素で選択的に反射することによって画像を表示する反射型の液晶表示装置であってもよいし、透過型及び反射型の双方の機能を備えた半透過型の液晶表示装置であってもよい。
【００１４】
図２は、液晶表示パネルＰＮＬを示す断面図である。  
図２に示すように、液晶表示パネルＰＮＬは、アレイ基板ＡＲ、対向基板ＣＴ、液晶層ＬＣ、シール材ＳＥ、第１光学素子ＯＤ１、第２光学素子ＯＤ２などを備えている。アレイ基板ＡＲ及び対向基板ＣＴの詳細については後述する。
【００１５】
シール材ＳＥは、非表示領域ＮＤＡに配置され、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせている。液晶層ＬＣは、アレイ基板ＡＲと対向基板ＣＴとの間に保持されている。第１光学素子ＯＤ１は、アレイ基板ＡＲの液晶層ＬＣに接する面の反対側に配置されている。第２光学素子ＯＤ２は、対向基板ＣＴの液晶層ＬＣに接する面の反対側に配置されている。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、それぞれ偏光板を備えている。なお、第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、位相差板などの他の光学素子を含んでいてもよい。
【００１６】
図３は、液晶表示パネルＰＮＬの表示領域ＤＡにおける複数の主画素群の配列の一例を示す図である。以下、主画素群を単に画素群ＭＰＧと表現する。  
図３に示すように、液晶表示パネルＰＮＬは、複数の画素群ＭＰＧを備えている。  
画素群ＭＰＧは、表示領域ＤＡにて、第１方向ｄ１及び第２方向ｄ２にマトリクス状に配列されている。複数の画素群ＭＰＧは、それぞれ４個の主画素を有している。ここでは、画素群ＭＰＧは、第１種画素Ａ、第２種画素Ｂ、第３種画素Ｃ、及び第４種画素Ｄの４種類の画素を有している。何れの画素群ＭＰＧにおいても、第１種画素Ａ、第２種画素Ｂ、第３種画素Ｃ、及び第４種画素Ｄは、同様に配列されている。なお、第１種画素Ａ、第２種画素Ｂ、第３種画素Ｃ、及び第４種画素Ｄの構成に関しては後述する。
【００１７】
画素の単位に注目すると、第１方向ｄ１において、一方で第１種画素Ａ及び第３種画素Ｃが繰り返し並べられ、他方で第４種画素Ｄ及び第２種画素Ｂが繰り返し並べられている。第２方向ｄ２において、一方で第１種画素Ａ及び第４種画素Ｄが繰り返し並べられ、他方で第３種画素Ｃ及び第２種画素Ｂが繰り返し並べられている。そして、同一種類の画素が第１方向ｄ１及び第２方向ｄ２に連続して並ぶことがないように、第１種画素Ａ、第２種画素Ｂ、第３種画素Ｃ、及び第４種画素Ｄは、配列されている。
【００１８】
図４は、複数の画素群ＭＰＧの配列の一例を示す図である。図４には、画素群ＭＰＧの４個の画素ＭＰの他、上記４個の画素ＭＰを取囲む領域に位置した５個の画素ＭＰも示している。  
図４に示すように、画素群ＭＰＧは、第１画素ＭＰ１、第２画素ＭＰ２、第３画素ＭＰ３、及び第４画素ＭＰ４を有している。第１画素ＭＰ１は上記第１種画素Ａに相当し、第２画素ＭＰ２は上記第２種画素Ｂに相当し、第３画素ＭＰ３は上記第３種画素Ｃに相当し、第４画素ＭＰ４は上記第４種画素Ｄに相当している。
【００１９】
第１画素ＭＰ１及び第２画素ＭＰ２は、それぞれ第１色副画素ＳＰ１、第２色副画素ＳＰ２、第３色副画素ＳＰ３、及び第４色副画素ＳＰ４の４個の副画素ＳＰを有している。第３画素ＭＰ３及び第４画素ＭＰ４は、それぞれ第１色副画素ＳＰ１、第３色副画素ＳＰ３、及び第４色副画素ＳＰ４の３個の副画素ＳＰを有している。なお、第１色、第２色、第３色及び第４色は互いに異なる色である。
【００２０】
各々の画素ＭＰの第１色副画素ＳＰ１は、第１色を表示する領域Ｒ１を有し、第１色の着色層ＣＦ１を備えている。各々の画素ＭＰの第３色副画素ＳＰ３は、第３色を表示する領域Ｒ３を有し、第３色の着色層ＣＦ３を備えている。各々の画素ＭＰの第４色副画素ＳＰ４は、第４色を表示する領域Ｒ４を有し、第４色の着色層ＣＦ４を備えている。各々の第１画素ＭＰ１及び第２画素ＭＰ２の第２色副画素ＳＰ２は、第２色を表示する領域Ｒ２を有し、第２色の着色層ＣＦ２を備えている。なお、領域Ｒ１乃至領域Ｒ４は、図中に二点鎖線で示している。各々領域Ｒ１乃至領域Ｒ４は、副画素ＳＰの開口領域と言い換えることができる。又は、各々領域Ｒ１乃至領域Ｒ４は、後述する遮光層ＳＨと対向していない領域と言い換えることができる。
【００２１】
第１画素ＭＰ１及び第２画素ＭＰ２において、領域Ｒ１及び領域Ｒ２は第２方向ｄ２に隣合い、領域Ｒ３は領域Ｒ１及び領域Ｒ２の両方と第１方向ｄ１に隣合い、領域Ｒ４と領域Ｒ１及び領域Ｒ２の両方とは領域Ｒ３を挟んで位置している。第３画素ＭＰ３及び第４画素ＭＰ４において、領域Ｒ１及び領域Ｒ３は第１方向ｄ１に隣合い、領域Ｒ４と領域Ｒ１とは領域Ｒ３を挟んで位置している。
【００２２】
第１画素ＭＰ１の領域Ｒ１及び領域Ｒ２の両方と、第３画素ＭＰ３の領域Ｒ４とは、第１方向ｄ１に隣合っている。第３画素ＭＰ３の領域Ｒ１と、第１方向ｄ１に隣合っている隣接する画素群ＭＰＧの第１画素ＭＰ１の領域Ｒ４とは、第１方向ｄ１に隣合っている。第４画素ＭＰ４の領域Ｒ１と、第２画素ＭＰ２の領域Ｒ４とは、第１方向ｄ１に隣合っている。第２画素ＭＰ２の領域Ｒ１及び領域Ｒ２の両方と、第１方向ｄ１に隣合っている隣接する画素群ＭＰＧの第４画素ＭＰ４の領域Ｒ４とは、第１方向ｄ１に隣合っている。
【００２３】
第１画素ＭＰ１と第４画素ＭＰ４とにおいて、領域Ｒ３同士が第２方向ｄ２に隣合い、領域Ｒ４同士が第２方向ｄ２に隣合っている。第３画素ＭＰ３と第２画素ＭＰ２とにおいても同様である。画素群ＭＰＧにおいて、第１画素ＭＰ１の領域Ｒ１と、第４画素ＭＰ４の領域Ｒ１とは、第２方向ｄ２に隣合っている。画素群ＭＰＧにおいて、第２画素ＭＰ２の領域Ｒ１と、第３画素ＭＰ３の領域Ｒ１とは、第２方向ｄ２に第２画素ＭＰ２の領域Ｒ２を挟んで位置している。
【００２４】
第２方向ｄ２に隣合う一対の画素群ＭＰＧに注目すると、一方の画素群ＭＰＧの第４画素ＭＰ４の領域Ｒ１と、他方の画素群ＭＰＧの第１画素ＭＰ１の領域Ｒ１とは、第２方向ｄ２に他方の画素群ＭＰＧの第１画素ＭＰ１の領域Ｒ２を挟んで位置している。また、一方の画素群ＭＰＧの第２画素ＭＰ２の領域Ｒ１と、他方の画素群ＭＰＧの第３画素ＭＰ３の領域Ｒ１とは、第２方向ｄ２に隣合っている。
【００２５】
領域Ｒ２、第１画素ＭＰ１の領域Ｒ１、及び、第２画素ＭＰ２の領域Ｒ１は、それぞれ略平行四辺形の形状を有している。画素群ＭＰＧのうち、第２画素ＭＰ２及び第４画素ＭＰ４が左側に位置し、第１画素ＭＰ１及び第３画素ＭＰ３が右側に位置する平面視において、第１画素ＭＰ１の領域Ｒ１及び領域Ｒ２のパターン（以下、２つの領域からなる一体的な形状をパターンとする）と、領域Ｒ３と、領域Ｒ４とは、それぞれＶ字の形状（略中央で下に凸に屈曲している形状）を有している。上記平面視において、第３画素ＭＰ３の領域Ｒ１と、領域Ｒ３と、領域Ｒ４とは、それぞれＶ字の形状を有している。  
上記平面視において、第２画素ＭＰ２の領域Ｒ１及び領域Ｒ２のパターンと、領域Ｒ３と、領域Ｒ４とは、それぞれＶ字を上下反転した形状（略中央で上に凸に屈曲している形状：Λ字の形状）を有している。上記平面視において、第４画素ＭＰ４の領域Ｒ１と、領域Ｒ３と、領域Ｒ４とは、それぞれΛ字のた形状を有している。
尚、図４において、Ｖ字の形状をｄ１方向に凸の形状、Λ字の形状をｄ１方向に凹の形状と言い換えることも可能である。
【００２６】
上記着色層ＣＦ１乃至ＣＦ４については、それぞれ上記の副画素ＳＰのレイアウトに従って配置され、また、それぞれの副画素ＳＰのサイズに応じた面積を有している。着色層ＣＦ１及び着色層ＣＦ２は、第２方向ｄ２に交互に並べられている。着色層ＣＦ１は、第２方向ｄ２に隣合う２つの領域Ｒ１と対向し、上記２つの領域Ｒ１に沿って延出している。着色層ＣＦ２は領域Ｒ２と対向している。着色層ＣＦ３は、第２方向ｄ２に並んだ複数の領域Ｒ３と対向し、上記複数の領域Ｒ３に沿って延出している。着色層ＣＦ４は、第２方向ｄ２に並んだ複数の領域Ｒ４と対向し、上記複数の領域Ｒ４に沿って延出している。
【００２７】
本実施形態において、第１色は青色（Ｂ）であり、第２色は白色（Ｗ）であり、第３色は緑色（Ｇ）であり、第４色は赤色（Ｒ）である。例えば、着色層ＣＦ２は、透明な、或いは薄く色付いた着色層である。着色層ＣＦ２は実質的に透明であり、着色層ＣＦ２を無着色層と称した方が適当な場合があり得る。但し、第１色、第２色、第３色、及び第４色に関しては、例示的に示したものであり、種々変形可能である。第１色、第２色、第３色、及び第４色のうちの何れかの色が青色であり、別の色が白色であり、別の色が緑色であり、残りの色が赤色であればよい。また、上述した第１色乃至第４色は、青色、白色、緑色及び赤色の組み合わせに限定されるものではない。また、第２色と着色層ＣＦ２とを、白色替えて、上記青色、緑色、及び、赤色とは異なる色としてもよい。
【００２８】
本明細書では、一例として、３８０ｎｍ乃至７８０ｎｍの波長範囲の光を「可視光」として定義する。第１色の光は、青色光であり、３８０ｎｍ以上４９０ｎｍ未満の波長範囲の光と定義する。第２色の光は、白色光である。第３色の光は、緑色光であり、４９０ｎｍ以上５９０ｎｍ未満の波長範囲の光と定義する。第４色の光は、赤色光であり、５９０ｎｍ以上７８０ｎｍ未満の波長範囲の光と定義する。「実質的に透明」とは、無着色である場合に加えて、可視光におけるいずれかの色に薄く着色された場合も包含する。
【００２９】
各々の画素ＭＰの領域Ｒ３及び領域Ｒ４の第２方向ｄ２における長さと、第１画素ＭＰ１及び第２画素ＭＰ２の領域Ｒ１及び領域Ｒ２のパターンの第２方向ｄ２における長さと、第３画素ＭＰ３及び第４画素ＭＰ４の領域Ｒ１の第２方向ｄ２における長さとは、実質的に同一である。
【００３０】
各々の領域Ｒ１及び領域Ｒ２の第１方向ｄ１の幅は、実質的に同一の第１幅を有している。各々の領域Ｒ３及び領域Ｒ４の第１方向ｄ１の幅は、実質的に同一の第２幅を有している。第１幅は、第２幅より大きい。
【００３１】
各々の画素ＭＰの領域Ｒ３及び領域Ｒ４は、実質的に同一の第１面積を有している。第１画素ＭＰ１の領域Ｒ１及び領域Ｒ２、並びに第２画素ＭＰ２の領域Ｒ１及び領域Ｒ２は、それぞれ実質的に同一の第２面積を有している。第３画素ＭＰ３の領域Ｒ１、及び第４画素ＭＰ４の領域Ｒ１は、それぞれ実質的に同一の第３面積を有している。第２面積は、第１面積よりも小さい。第３面積は、第１面積よりも大きい。
【００３２】
なお、領域Ｒ１乃至領域Ｒ４の面積は、上記の例に限定されるものではない。例えば、領域Ｒ１と領域Ｒ２とは、互いに異なる面積を有していてもよい。又は、領域Ｒ３と領域Ｒ４とは、互いに異なる面積を有していてもよい。
【００３３】
上記のように各々の画素ＭＰを構成することにより、全ての画素ＭＰを赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、及び白色（Ｗ）の４個の副画素で構成する場合と比較して、画素群ＭＰＧを構成する副画素ＳＰの個数を少なくすることができる。これにより、実効的な解像度を落とすことなく副画素ＳＰの開口率を向上することが可能となる。また、各々の画素群ＭＰＧは、白色（Ｗ）の副画素ＳＰを有しているため、表示画像の輝度レベルの向上を図ることができる。  
また、領域Ｒ１、領域Ｒ１及び領域Ｒ２のパターン、領域Ｒ３、及び領域Ｒ４は、上述したようにＶ字の形状などを有している。各々の領域Ｒや各々の着色層は、第３方向ｄ３及び第４方向ｄ４の少なくとも一方の方向に延在している。ここで、第３方向ｄ３は、第２方向ｄ２から第１回転方向に鋭角に傾斜した方向である。第４方向ｄ４は、第２方向ｄ２から第１回転方向とは逆の回りの第２回転方向に鋭角に傾斜した方向である。本実施形態において、第１回転方向は右回りであり、第２回転方向は左回りである。但し、本実施形態と異なり、第１回転方向が左回りであり、第２回転方向が右回りであってもよい。
【００３４】
上記のことから、本実施形態は、上記の領域が第２方向ｄ２に延びた長方形の形状を有している場合と比較して、視野角特性に関して補償することができる。液晶表示パネルＰＮＬの広視野角化に寄与することができる。
【００３５】
画素群ＭＰＧにおいて、４つの領域Ｒ１の総面積と、４つの領域Ｒ３の総面積と、４つの領域Ｒ４の総面積とは、実質的に同一である。第１画素ＭＰ１や第２画素ＭＰ２における第１色（青色）の不足分を第３画素ＭＰ３及び第４画素ＭＰ４の少なくとも一方に割り付けることができる。このため、各々の画素ＭＰはカラー画像を擬似的に表示することが可能となる。また、第１画素ＭＰ１の領域Ｒ２の面積と、第２画素ＭＰ２の領域Ｒ２の面積とは、実質的に同一である。
言い換えると、画素群ＭＰＧの第１画素ＭＰ１乃至第４画素ＭＰ４において、全ての第１色副画素ＳＰ１が第１色を表示する領域の総面積と、全ての第３色副画素ＳＰ３が第３色を表示する領域の総面積と、全ての第４色副画素ＳＰ４が第４色を表示する領域の総面積とは、同一である。第１画素ＭＰ１の第２色副画素ＳＰ２が第２色を表示する領域の面積と、第２画素ＭＰ２の第２色副画素ＳＰ２が第２色を表示する領域の面積とは、同一である。尚、色度を合わせるため、スペーサの配置等に伴う開口率の調整のため、等の理由により、４つの領域Ｒ１の総面積と、４つの領域Ｒ３の総面積と、４つの領域Ｒ４の総面積とを異ならせることも可能である。
【００３６】
第１面積（中サイズ）又は第３面積（大サイズ）を有する領域Ｒ１，Ｒ３，Ｒ４の中では、電界による液晶分子の配向方向は複数種類に分類される。また、第２面積（小サイズ）を有する領域Ｒ１，Ｒ２においては、上述した中サイズ又は大サイズの領域と比較して電界による液晶分子の配向方向の種類は少ない。しかしながら、画素群ＭＰＧの中で第２面積（小サイズ）を有する２つの領域Ｒ１の組み合わせは、上述した中サイズ又は大サイズの領域と、電界による液晶分子の配向方向の種類に関して同等となる。同様に、画素群ＭＰＧの中で第２面積（小サイズ）を有する２つの領域Ｒ２の組み合わせは、上述した中サイズ又は大サイズの領域と、電界による液晶分子の配向方向の種類に関して同等となる。
【００３７】
例えば、平面視において、第１画素ＭＰ１の領域Ｒ２の電界による液晶分子の配向方向と、第２画素ＭＰ２の領域Ｒ２の電界による液晶分子の配向方向とは、第２方向ｄ２の軸に対して対称になり得る。このため、第１方向ｄ１（水平方向）における色度の視野角依存性を少なくすることができる。これにより、画面を左側からみるユーザと、画面を右側からみるユーザとに、同じ色味の画像を表示することが可能となる。
尚、本実施形態では、後述で示されるように、第１画素ＭＰ１の第１色副画素ＳＰ１と第４画素ＭＰ４の第１色副画素ＳＰ１とには同一の画素電極が設けられており、同じ階調の表示を行う。また、第２画素ＭＰ２の第１色副画素ＳＰ１と、第２方向ｄ２に隣接する画素群ＭＰＧの第３画素ＭＰ３の第１色副画素ＳＰ１とには同一の画素電極が設けられており、同じ階調の表示を行う。そのため、本実施形態の第１画素ＭＰ１の第１色副画素ＳＰ１は、第４画素ＭＰ４の第１色副画素ＳＰ１の一部と規定し、また、本実施形態の第２画素ＭＰ２の第１色副画素ＳＰ１と、第２方向ｄ２に隣接する画素群ＭＰＧの第３画素ＭＰ３の第１色副画素ＳＰ１の一部と規定することも可能である。
【００３８】
図５は、アレイ基板ＡＲの構成を示す平面図である。  
図５に示すように、アレイ基板ＡＲは、走査線Ｇ、信号線Ｓ、画素電極ＰＥ、スイッチング素子ＳＷ、第１駆動回路ＤＲ１、第２駆動回路ＤＲ２などを備えている。  
複数の走査線Ｇは、表示領域ＤＡにおいて、第１方向ｄ１に延在し、第２方向ｄ２に間隔を置いて並んでいる。この実施形態において、走査線Ｇは、第１方向ｄ１に直線的に延在している。複数の信号線Ｓは、表示領域ＤＡにおいて、第２方向ｄ２に延在し、複数の走査線Ｇと交差し、第１方向ｄ１に間隔を置いて並んでいる。なお、信号線Ｓは、必ずしも直線的に延出していなくてもよく、一部が屈曲していたり、第１方向ｄ１及び第２方向ｄ２に交差する方向に延出していたりしてもよい。本実施形態において、信号線Ｓは、屈曲しつつ、上記第３方向ｄ３及び第４方向ｄ４に延出している。
【００３９】
第１駆動回路ＤＲ１及び第２駆動回路ＤＲ２は、非表示領域ＮＤＡに配置されている。第１駆動回路ＤＲ１は、非表示領域ＮＤＡに引き出された走査線Ｇと電気的に接続されている。第２駆動回路ＤＲ２は、非表示領域ＮＤＡに引き出された信号線Ｓと電気的に接続されている。第１駆動回路ＤＲ１は、各走査線Ｇに制御信号を出力する。第２駆動回路ＤＲ２は、各信号線Ｓに画像信号（例えば、映像信号）を出力する。
【００４０】
画素ＭＰの第１色副画素ＳＰ１は、走査線Ｇに接続された第１スイッチング素子ＳＷ１を介して信号線Ｓに接続された第１画素電極ＰＥ１を含んでいる。第１画素ＭＰ１及び第２画素ＭＰ２のそれぞれの第２色副画素ＳＰ２は、走査線Ｇに接続された第２スイッチング素子ＳＷ２を介して信号線Ｓに接続された第２画素電極ＰＥ２を含んでいる。各々の画素ＭＰの第３色副画素ＳＰ３は、走査線Ｇに接続された第３スイッチング素子ＳＷ３を介して信号線Ｓに接続された第３画素電極ＰＥ３を含んでいる。各々の画素ＭＰの第４色副画素ＳＰ４は、走査線Ｇに接続された第４スイッチング素子ＳＷ４を介して信号線Ｓに接続された第４画素電極ＰＥ４を含んでいる。
【００４１】
画素群ＭＰＧの中で、第１画素ＭＰ１の第１画素電極ＰＥ１と、第４画素ＭＰ４の第１画素電極ＰＥ１とは、走査線Ｇを挟んで第２方向ｄ２に隣合い、互いに電気的に接続されている。このため、画素群ＭＰＧの中で、第１画素ＭＰ１の第１色副画素ＳＰ１及び第４画素ＭＰ４の第１色副画素ＳＰ１は、第１スイッチング素子ＳＷ１を共用している。
【００４２】
第２方向ｄ２に隣合う２個の画素群ＭＰＧにおいて、一方の画素群ＭＰＧの第２画素ＭＰ２の第１画素電極ＰＥ１と、他方の画素群ＭＰＧの第３画素ＭＰ３の第１画素電極ＰＥ１とは、走査線Ｇを挟んで第２方向ｄ２に隣合い、互いに電気的に接続されている。このため、上記２個の画素群ＭＰＧにおいて、一方の画素群ＭＰＧの第２画素ＭＰ２の第１色副画素ＳＰ１と、他方の画素群ＭＰＧの第３画素ＭＰ２の第１色副画素ＳＰ１とは、第１スイッチング素子ＳＷ１を共用している。
【００４３】
第１画素ＭＰ１において、第２画素電極ＰＥ２は、第１配線Ｗ１、第２配線Ｗ２及び第２スイッチング素子ＳＷ２を介して信号線Ｓに接続されている。第２画素ＭＰ２においても同様である。  
複数の走査線Ｇのうち、端に位置し最も第２駆動回路ＤＲ２に近接した走査線Ｇは、第２画素ＭＰ２の第１画素電極ＰＥ１に接続された第１スイッチング素子ＳＷ１に接続されている。このため、走査線Ｇの本数は、第２方向ｄ２に並ぶ画素ＭＰの個数より１多い。
【００４４】
次に、第１走査線Ｇ１、第２走査線Ｇ２、及び第３走査線Ｇ３と、表示領域ＤＡの角部に位置する画素群であり図５の左上に位置する画素群ＭＰＧと、に関連付けて説明する。第３走査線Ｇ３は、第２方向ｄ２に第１走査線Ｇ１に距離を置いて位置している。第２走査線Ｇ２は、第１走査線Ｇ１と第３走査線Ｇ３との間に位置している。  
第１画素ＭＰ１の第１色副画素ＳＰ１は、第２走査線Ｇ２に接続された第１スイッチング素子ＳＷ１を介して信号線Ｓに接続された第１画素電極ＰＥ１を含んでいる。第２画素ＭＰ２の第１色副画素ＳＰ２は、第３走査線Ｇ３に接続された第１スイッチング素子ＳＷ１を介して信号線Ｓに接続された第１画素電極ＰＥ１を含んでいる。第２画素ＭＰ２の第１画素電極ＰＥ１は、第１走査線Ｇ１と第２走査線Ｇ２との間に位置している。第１画素ＭＰ１の第１画素電極ＰＥ１と、第２画素ＭＰ２の第１画素電極ＰＥ１とは、第１走査線Ｇ１を挟んで位置している。
【００４５】
第１画素ＭＰ１の第２色副画素ＳＰ２は、第１配線Ｗ１、第２配線Ｗ２、第１走査線Ｇ１に接続された第２スイッチング素子ＳＷ２、及び、第１走査線Ｇ１に接続された第２画素電極ＰＥ２を含んでいる。第２画素ＭＰ２の第２色副画素ＳＰ２は、第１配線Ｗ１、第２配線Ｗ２、第２走査線Ｇ２に接続された第２スイッチング素子ＳＷ２、及び、第２画素電極ＰＥ２を含んでいる。第１画素ＭＰ１の第１画素電極ＰＥ１は、第１画素ＭＰ１の第２画素電極ＰＥ２と第１走査線Ｇ１との間に位置している。第２画素ＭＰ２の第１画素電極ＰＥ１は、第２画素ＭＰ２の第２画素電極ＰＥ２と第２走査線Ｇ２との間に位置している。
【００４６】
第３画素ＭＰ３の第１色副画素ＳＰ１は、第１走査線Ｇ１に接続された第１スイッチング素子ＳＷ１を介して信号線Ｓに接続された第１画素電極ＰＥ１を含んでいる。第４画素ＭＰ４の第１色副画素ＳＰ１は、第２走査線Ｇ２に接続された第１スイッチング素子ＳＷ１を介して信号線Ｓに接続された第１画素電極ＰＥ１を含んでいる。
【００４７】
第１画素ＭＰ１の第１画素電極ＰＥ１と、第４画素ＭＰ４の第１画素電極ＰＥ１とは、一体に形成され、互いに電気的に接続されている。第１画素ＭＰ１の第１画素電極ＰＥ１に接続された第１スイッチング素子ＳＷ１は、第４画素ＭＰ４の第１画素電極ＰＥ１に接続された第１スイッチング素子ＳＷ１であり、第１画素ＭＰ１と第４画素ＭＰ４とは単個の第１スイッチング素子ＳＷ１を共用している。
【００４８】
図６は、液晶表示パネルＰＮＬの１個の画素群ＭＰＧを示す構成図であり、走査線Ｇ、信号線Ｓ、画素電極ＰＥ、及び遮光層ＳＨを示す図である。  
なお、図示した例では、画素ＭＰは、表示モードとしてＦＦＳ（Fringe Field Switching）モードに対応した構成を有しているが、共通電極の図示は省略している。走査線Ｇ、信号線Ｓは、上記のアレイ基板に形成される一方で、遮光層ＳＨは、上記の対向基板に形成される。なお、遮光層ＳＨは、図中に二点鎖線で示している。
【００４９】
図６に示すように、遮光層ＳＨは、副画素ＳＰの境界に沿った形状を有している。遮光層ＳＨは、少なくともバックライトユニットＢＬから照射される光を遮蔽する機能を有している。遮光層ＳＨは、黒色の樹脂などの光吸収率の高い材料で形成されている。又は、遮光層ＳＨは、金属などの光反射率の高い材料で形成されている。遮光層ＳＨによって囲まれた領域は、上記領域Ｒ１乃至Ｒ４であり、表示に寄与する領域となる。遮光層ＳＨは、複数の帯状の第１延出部ＳＨ１と、複数の帯状の第２延出部ＳＨ２と、複数の短冊状の第３延出部ＳＨ３と、を有している。本実施形態において、第１延出部ＳＨ１、第２延出部ＳＨ２、及び第３延出部ＳＨ３は、一体に形成されている。
【００５０】
第１延出部ＳＨ１は、信号線Ｓと対向し、信号線Ｓに沿って延出している。  
第２遮光層ＳＨ２は、走査線Ｇに沿って第１方向ｄ１に延出している。第２遮光層ＳＨ２は、走査線Ｇ、画素電極ＰＥの端部、上述したスイッチング素子ＳＷなどと対向している。  
第３延出部ＳＨ３は、走査線Ｇと対向していない領域に位置し、第１方向ｄ１に延出している。第３延出部ＳＨ３は、第１画素ＭＰ１の第１画素電極ＰＥ１と第２画素電極ＰＥ２との間に位置し、上記第１画素電極ＰＥ１及び上記第２画素電極ＰＥ２のそれぞれの端部と対向している。又は、第３延出部ＳＨ３は、第２画素ＭＰ２の第１画素電極ＰＥ１と第２画素電極ＰＥ２との間に位置し、上記第１画素電極ＰＥ１及び上記第２画素電極ＰＥ２のそれぞれの端部と対向している。
【００５１】
第１色副画素ＳＰ１は１本又は複数本の第１線状電極ＬＥ１を有し、第２色副画素ＳＰ２は１本又は複数本の第２線状電極ＬＥ２を有し、第３色副画素ＳＰ３は１本又は複数本の第３線状電極ＬＥ３を有し、第４色副画素ＳＰ４は１本又は複数本の第４線状電極ＬＥ４を有している。後述するが、本実施形態において、共通電極は画素電極ＰＥの下方に位置している。このため、画素電極ＰＥが線状電極ＬＥを有している。共通電極に対して画素電極ＰＥが下方に位置する場合は、共通電極が上述の線状電極を有し、画素電極ＰＥは平板上の電極となる。
【００５２】
本実施形態において、第１画素電極ＰＥ１は複数本の第１線状電極ＬＥ１を有し、第２画素電極ＰＥ２は複数本の第２線状電極ＬＥ２を有し、第３画素電極ＰＥ３は複数本の第３線状電極ＬＥ３を有し、第４画素電極ＰＥ４は複数本の第４線状電極ＬＥ４を有している。例えば、第１画素電極ＰＥ１や第２画素電極ＰＥ２における線状電極ＬＥの本数は、第３画素電極ＰＥ３や第４画素電極ＰＥ４における線状電極ＬＥの本数より多いが、同じであってもよい。
【００５３】
第１画素ＭＰ１の第１線状電極ＬＥ１は、第３方向ｄ３に延出している。第１画素ＭＰ１の第２線状電極ＬＥ２は、第４方向ｄ４に延出している。第２画素ＭＰ２の第１線状電極ＬＥ１は、第４方向ｄ４に延出している。第２画素ＭＰ２の第２線状電極ＬＥ１は、第３方向ｄ３に延出している。
【００５４】
第１画素ＭＰ１の第３線状電極ＬＥ３、第１画素ＭＰ１の第４線状電極ＬＥ４、第３画素ＭＰ３の第１線状電極ＬＥ１、第３画素ＭＰ３の第３線状電極ＬＥ３、及び第３画素ＭＰ３の第４線状電極ＬＥ４は、第１画素ＭＰ１の第１線状電極ＬＥ１と第１方向ｄ１に並ぶ領域にて第３方向ｄ３に延出し、第１画素ＭＰ１の第２線状電極ＬＥ２と第１方向ｄ１に並ぶ領域にて第４方向ｄ４に延出している。  
第２画素ＭＰ２の第３線状電極ＬＥ３、第２画素ＭＰ２の第４線状電極ＬＥ４、第４画素ＭＰ４の第１線状電極ＬＥ１、第４画素ＭＰ４の第３線状電極ＬＥ３、及び第４画素ＭＰ４の第４線状電極ＬＥ４は、第２画素ＭＰ２の第１線状電極ＬＥ１と第１方向ｄ１に並ぶ領域にて第４方向ｄ４に延出し、第２画素ＭＰ２の第２線状電極ＬＥ２と第１方向ｄ１に並ぶ領域にて第３方向ｄ３に延出している。
【００５５】
第１画素ＭＰ１の第１線状電極ＬＥ１と、第４画素ＭＰ４の第１線状電極ＬＥ１とは、一体に形成され、互いに電気的に接続されている。また、第２画素ＭＰ２の第１線状電極ＬＥ１は、第２方向ｄ２に隣合う画素群の第３画素ＭＰ３の第１線状電極ＬＥ１と、一体に形成され、電気的に接続されている。  
言い換えると、第１走査線Ｇ１を挟んで第２方向ｄ２に隣合う第１線状電極ＬＥ１が、一体に形成され、互いに電気的に接続されている。また、第２走査線Ｇ２を挟んで第２方向ｄ２に隣合う第１線状電極ＬＥ１が、一体に形成され、互いに電気的に接続されている。更に、第１線状電極ＬＥ１は、走査線と重畳する構成となる。
【００５６】
第１走査線Ｇ１が右側に位置し第２走査線Ｇ２（第３走査線Ｇ３）が左側に位置する平面視において、第１画素ＭＰ１の第１線状電極ＬＥ１及び第２線状電極ＬＥ２のパターン、第１画素ＭＰ１の第３線状電極ＬＥ３、第１画素ＭＰ１の第４線状電極ＬＥ４、第３画素ＭＰ３の第１線状電極ＬＥ１、第３画素ＭＰ３の第３線状電極ＬＥ３、及び第３画素ＭＰ３の第４線状電極ＬＥ４は、それぞれＶ字の形状を有している。  
また、上記平面視において、第２画素ＭＰ２の第１線状電極ＬＥ１及び第２線状電極ＬＥ２のパターン、第２画素ＭＰ２の第３線状電極ＬＥ３、第２画素ＭＰ２の第４線状電極ＬＥ４、第４画素ＭＰ４の第１線状電極ＬＥ１、第４画素ＭＰ４の第３線状電極ＬＥ３、及び第４画素ＭＰ４の第４線状電極ＬＥ４は、Λ字の形状を有している。  
なお、本実施形態と異なり、上述した線状電極ＬＥのパターンや、線状電極ＬＥは、第１走査線Ｇ１が左側に位置し第２走査線Ｇ２（第３走査線Ｇ３）が右側に位置する平面視において、上述した形状を有していてもよい。
【００５７】
図７は、図６に示した２個の画素ＭＰの一部を示す拡大平面図である。図７には、第１画素ＭＰ１と第４画素ＭＰ４とを示している。  
図７に示すように、各副画素ＳＰは導電層ＣＬを備えている。第２副画素ＳＰ２は導電層ＣＬ２を備え、第３副画素ＳＰ３は導電層ＣＬ３を備え、第４副画素ＳＰ４は導電層ＣＬ４を備えている。  
各スイッチング素子ＳＷは半導体層ＳＣを備えている。半導体層ＳＣは、走査線Ｇと２個所で交差している。このため、スイッチング素子ＳＷは、それぞれダブルゲート型の薄膜トランジスタで形成されている。第２スイッチング素子ＳＷ２は第２半導体層ＳＣ２を有し、第３スイッチング素子ＳＷ３は第３半導体層ＳＣ３を有し、第４スイッチング素子ＳＷ４は第４半導体層ＳＣ４を有している。
【００５８】
第２スイッチング素子ＳＷ２は、第２薄膜トランジスタであり、第２半導体層ＳＣ２の他に、第２ゲート電極ＧＥ２と、第３電極Ｅ３と、第４電極Ｅ４と、を有している。第２半導体層ＳＣ２は、第４領域ＲＥ４と、第５領域ＲＥ５と、第４領域ＲＥ４と第５領域ＲＥ５との間に位置した第６領域ＲＥ６とを有している。本実施形態において、第２半導体層ＳＣ２は、２つの第６領域ＲＥ６を有している。  
第２ゲート電極ＧＥ２は、第１走査線Ｇ１の一部であり、第６領域ＲＥ６と対向している。本実施形態において、第２ゲート電極ＧＥ２の一方は第１走査線Ｇ１の本線部を利用し、他方は上記本線部から突出した突出部を利用している。第３電極Ｅ３は、第４領域ＲＥ４と信号線Ｓとを接続している。第４電極Ｅ４は、第５領域ＲＥ５に接続されている。
【００５９】
第１配線Ｗ１は、半導体層ＳＣに利用した材料と同一の材料を利用して形成され、第２画素電極ＰＥ２に接続され、第１画素電極ＰＥ１と対向する領域（領域Ｒ１）を通って第１走査線Ｇ１側に延出している。第１配線Ｗ１は、第２半導体層ＳＣ２に距離を置いて位置している。  
本実施形態において、半導体層ＳＣ及び第１配線Ｗ１に利用する材料は、多結晶シリコンである。また、本実施形態において、第１配線Ｗ１の不純物濃度は、第２半導体層ＳＣ２の第４領域ＲＥ４及び第５領域ＲＥ５のそれぞれの不純物濃度と同じにしているが、高くすることも可能である。第１配線Ｗ１の不純物濃度を、第４領域ＲＥ４及び第５領域ＲＥ５のそれぞれの不純物濃度よりも高くすることで、第１配線Ｗ１の導電率を、第４領域ＲＥ４及び第５領域ＲＥ５のそれぞれの導電率より高くすることが可能である。  
第１配線Ｗ１は、第１線状電極ＬＥ１と対向し第１線状電極ＬＥ１に沿って延出している方が望ましい。第１線状電極ＬＥ１は光透過性を有しているが、光を１００％透過するものではない。このため、第１線状電極ＬＥ１と対向する領域など、光（偏光）の変調率が低い領域であり、実質的に光（偏光）の透過率の低い領域に、第１配線Ｗ１を形成している。第１線状電極ＬＥ１に沿って延出させる場合、第１線状電極ＬＥ１と重畳させる以外、第１線状電極ＬＥ１の電極間に配置してもよい。但し、本実施形態と異なり、第１配線Ｗ１は、第１線状電極ＬＥ１と対向していなくともよい。又は、第１配線Ｗ１は、第１線状電極ＬＥ１に沿って延出していなくともよい。
【００６０】
第２配線Ｗ２は、第１配線Ｗ１と第４電極Ｅ４とを接続している。本実施形態において、第２配線Ｗ２及び信号線Ｓは、同一の材料を利用して形成されている。第２半導体層ＳＣ２の第５領域ＲＥ５及び第２配線Ｗ２の両方は、第１走査線Ｇ１より第２画素電極ＰＥ２側に位置している。第２配線Ｗ２は、第１走査線Ｇ１に沿って延出しており、遮光層ＳＨに重畳している。このため、第２配線Ｗ２は、領域Ｒ１が縮小しないように配置されている。例えば、第２配線Ｗ２が第２方向２に延出している場合、領域Ｒ１が縮小したり、領域Ｒ１の内側に第２配線Ｗ２がはみ出たり、し得る。
【００６１】
図８は、他の２個の画素ＭＰの一部を示す拡大平面図である。  
図８に示すように、第１副画素ＳＰ１は導電層ＣＬ１を備えている。第１スイッチング素子ＳＷ１は第１半導体層ＳＣ１を有している。  
第１スイッチング素子ＳＷ１は、第１薄膜トランジスタであり、第１半導体層ＳＣ１の他に、第１ゲート電極ＧＥ１と、第１電極Ｅ１と、第２電極Ｅ２と、を有している。第１半導体層ＳＣ１は、第１領域ＲＥ１と、第２領域ＲＥ２と、第１領域ＲＥ１と第２領域ＲＥ２との間に位置した第３領域ＲＥ３とを有している。本実施形態において、第１半導体層ＳＣ１は、２つの第３領域ＲＥ３を有している。
【００６２】
第１ゲート電極ＧＥ１は、第２走査線Ｇ２に接続され、第３領域ＲＥ３と対向している。本実施形態において、第１ゲート電極ＧＥ１の一方は第２走査線Ｇ２の本線部を利用し、他方は上記本線部から突出した突出部を利用している。第１電極Ｅ１は、第１領域ＲＥ１と信号線Ｓとを接続している。第２電極Ｅ２は、第２領域ＲＥ２と導電層ＣＬ１（第１画素電極ＰＥ１）とを接続している。
【００６３】
図９は、図７の線ＩＸ−ＩＸに沿った液晶表示パネルを示す断面図である。  
図９に示すように、アレイ基板ＡＲは、ガラス基板や樹脂基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、第１絶縁膜としての絶縁膜１１、絶縁膜１２、第２絶縁膜としての絶縁膜１３、絶縁膜１４、絶縁膜１５、第２スイッチング素子ＳＷ２、第１走査線Ｇ１、第１配線Ｗ１、第２配線Ｗ２、信号線Ｓ、第１画素電極ＰＥ１、第２画素電極ＰＥ２、共通電極ＣＥ、第１配向膜ＡＬ１などを備えている。図示した例では、第２スイッチング素子ＳＷ２は、トップゲート構造を有している。但し、本実施形態と異なり、各スイッチング素子ＳＷは、ボトムゲート構造を有していてもよい。
【００６４】
絶縁膜１１は、第１絶縁基板１０の上に形成されている。第１配線Ｗ１及び第２スイッチング素子ＳＷ２の第２半導体層ＳＣ２は、絶縁膜１１の上に形成されている。絶縁膜１２は、絶縁膜１１、第１配線Ｗ１及び第２半導体層ＳＣ２の上に形成されている。第１走査線Ｇ１は、絶縁膜１２上に形成されている。第２ゲート電極ＧＥ２は、第６領域ＲＥ６と対向している。
【００６５】
絶縁膜１３は、第１走査線Ｇ１及び絶縁膜１２の上に形成されている。信号線Ｓ、第２配線Ｗ２及び導電層ＣＬ２は、絶縁膜１３の上に形成されている。信号線Ｓは、絶縁膜１２及び絶縁膜１３を貫通するコンタクトホールを通って第２半導体層ＳＣ２の第５領域ＲＥ５にコンタクトしている。信号線Ｓは、第３電極Ｅ３と一体に形成されている。第２配線Ｗ２は、一方で絶縁膜１２及び絶縁膜１３を貫通するコンタクトホールを通って第２半導体層ＳＣ２の第４領域ＲＥ４にコンタクトしている。第２配線Ｗ２は、第４電極Ｅ４と一体に形成されている。第２配線Ｗ２は、他方で絶縁膜１２及び絶縁膜１３を貫通するコンタクトホールを通って第１配線Ｗ１にコンタクトしている。第２半導体層ＳＣ２と第１配線Ｗ１とが第２配線Ｗ２を介して電気的に接続されていることは言うまでもない。導電層ＣＬ２は、絶縁膜１２及び絶縁膜１３を貫通する他のコンタクトホールを通って第１配線Ｗ１にコンタクトしている。
【００６６】
絶縁膜１４は、絶縁膜１３、信号線Ｓ、第２配線Ｗ２及び導電層ＣＬ２の上に形成されている。共通電極ＣＥは、絶縁膜１４の上に形成されている。絶縁膜１５は、絶縁膜１４及び共通電極ＣＥの上に形成されている。絶縁膜１１乃至１５に利用する絶縁材料は特に限定されるものではない。例えば、絶縁膜１１、絶縁膜１２、絶縁膜１３及び絶縁膜１５は、シリコン窒化物（ＳｉＮ）やシリコン酸化物（ＳｉＯ）などの無機材料によって形成される。絶縁膜１４は、アクリル樹脂などの有機材料によって形成される。
【００６７】
第１画素電極ＰＥ１及び第２画素電極ＰＥ２は、絶縁膜１５の上に形成されている。第２画素電極ＰＥ２は、絶縁膜１４及び絶縁膜１５を貫通するコンタクトホールを通って導電層ＣＬ２にコンタクトしている。共通電極ＣＥ及び画素電極ＰＥ（線状電極ＬＥ）は、導電材料で形成されている。例えば、共通電極ＣＥ及び画素電極ＰＥは、インジウム・ジンク・オキサイド（ＩＺＯ）やインジウム・ティン・オキサイド（ＩＴＯ）などの透明導電材料によって形成されている。第１配向膜ＡＬ１は、絶縁膜１５及び画素電極ＰＥの上に形成されている。
【００６８】
対向基板ＣＴは、ガラス基板や樹脂基板などの光透過性を有する第２絶縁基板２０を用いて形成されている。対向基板ＣＴは、遮光層ＳＨ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。カラーフィルタＣＦは、色、形状、サイズなどが異なる複数の着色層を有している。  
遮光層ＳＨは、信号線Ｓに対向して位置した第１延出部ＳＨ１と、第１走査線Ｇ１に対向して位置した第２延出部ＳＨ２と、第１画素電極ＰＥ１と第２画素電極ＰＥ２との間に位置し上記第１画素電極ＰＥ１及び上記第２画素電極ＰＥ２のそれぞれの端部と対向した第３延出部ＳＨ３と、を有している。
【００６９】
着色層ＣＦ１は、第１画素電極ＰＥ１と対向している。着色層ＣＦ２は、第２画素電極ＰＥ２と対向している。着色層ＣＦ１，ＣＦ２のそれぞれの端部は、遮光層ＳＨと重なっている。オーバーコート層ＯＣは、透明な樹脂材料によって形成され、着色層ＣＦ１，ＣＦ２など、カラーフィルタＣＦを覆っている。第２配向膜ＡＬ２は、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。
【００７０】
なお、図示した例では、カラーフィルタＣＦは、対向基板ＣＴに形成されたが、アレイ基板ＡＲに形成されていてもよい。また、カラーフィルタＣＦは、着色層ＣＦ２無しに形成することができ得る。  
本実施形態に係る液晶表示装置ＤＳＰは、上述したように形成されている。
【００７１】
次に、画素電極ＰＥの線状電極ＬＥが延出する方向、線状電極ＬＥが走査線Ｇと交差する方向などについて説明する。なお、線状電極ＬＥが、第３方向ｄ３に延出したり、第４方向ｄ４に延出したり、していることは上述した通りである。  
図１０に示すように、まず、第１走査線Ｇ１を挟んで第２方向ｄ２に隣合う第１画素ＭＰ１及び第４画素ＭＰ４に注目する。第１画素ＭＰ１の第１線状電極ＬＥ１と、第４画素ＭＰ４の第１線状電極ＬＥ１とは、一体に形成され、互いに電気的に接続され、第１角度θ１で第１走査線Ｇ１と交差している。ここで、第１角度θ１は、鈍角である（９０°＜θ１＜１８０°）。第１角度θ１は、第１走査線Ｇ１に沿った始線Ｌ１ａと、始線Ｌ１ａ上の点の周りを第１回転方向に回転して位置した終線Ｌ１ｂとでつくられる。なお、上述したように、本実施形態において、第１回転方向は右回りである。
【００７２】
次に、第２走査線Ｇ２を挟んで第２方向ｄ２に隣合う第２画素ＭＰ２及び第３画素ＭＰ３に注目する。第２画素ＭＰ２の第１線状電極ＬＥ１と、第３画素ＭＰ３の第１線状電極ＬＥ１とは、一体に形成され、互いに電気的に接続され、第２角度θ２で第２走査線Ｇ２と交差している。ここで、第２角度θ２は、鋭角である（０°＜θ２＜９０°）。
第２角度θ２は、第２走査線Ｇ２に沿った始線Ｌ２ａと、始線Ｌ２ａ上の点の周りを第１回転方向に回転して位置した終線Ｌ２ｂとでつくられる。  
なお、第１角度θ１及び第２角度θ２は、一方が鈍角となり、他方が鋭角となればよい。  
上記のように、液晶表示装置ＤＳＰは構成されている。
【００７３】
次に、液晶表示装置ＤＳＰの製造方法について説明する。ここでは、液晶表示装置ＤＳＰの製造方法のうち、アレイ基板ＡＲの製造方法について説明する。特に、半導体層ＳＣ、第１配線Ｗ１、走査線Ｇ、信号線Ｓ、第２配線Ｗ２、及び導電層ＣＬの製造方法について説明する。
【００７４】
図１１に示すように、アレイ基板ＡＲの製造が開始されると、まず、半導体層ＳＣ及び第１配線Ｗ１を形成する。半導体層ＳＣ及び第１配線Ｗ１は、同一材料で同時に形成される。半導体層ＳＣ及び第１配線Ｗ１は、一般に知られている手法にて形成される。本実施形態において、半導体層ＳＣ及び第１配線Ｗ１は多結晶シリコンで形成される。  
例えば、半導体層ＳＣ及び第１配線Ｗ１を形成する際、非晶質シリコン膜の形成、非晶質シリコン膜をアニールし再結晶化することによる多結晶シリコン膜の形成、多結晶シリコン膜のパターニング、などが行われる。半導体層ＳＣには、全体に低濃度のボロンをイオンドーピングし、ｐ−領域を形成してもよい。
【００７５】
図１２に示すように、半導体層ＳＣ及び第１配線Ｗ１が形成され、さらに上記絶縁膜１２が形成された後、第１走査線Ｇ１を形成する。その後、第１走査線Ｇ１をマスクとして利用し、半導体層ＳＣ及び第１配線Ｗ１に不純物を注入する。本実施形態において、第２スイッチング素子ＳＷ２などのスイッチング素子ＳＷは、ｎ型の薄膜トランジスタである。但し、本実施形態と異なり、スイッチング素子ＳＷは、ｐ型の薄膜トランジスタであってもよい。
【００７６】
上記のように、スイッチング素子ＳＷは、ｎ型の薄膜トランジスタであるため、半導体層ＳＣには、高濃度のリンをイオンドーピングし、ｎ＋領域を形成する。これにより、第２半導体層ＳＣ２においては、ｎ＋領域である第４領域ＲＥ５と、ｎ＋領域である第５領域ＲＥ５と、が形成される。なお、第４領域ＲＥ５及び第５領域ＲＥ５のうち、一方がソース領域として機能し、他方がドレイン領域として機能する。
【００７７】
ここで、半導体層ＳＣにリンをイオンドーピングする際、第１配線Ｗ１には、さらに高濃度のリンをイオンドーピングすることも可能である。第１配線Ｗ１の不純物濃度を第４領域ＲＥ４及び第５領域ＲＥ５のそれぞれの不純物濃度より高くし、第１配線Ｗ１を第４領域ＲＥ４及び第５領域ＲＥ５のそれぞれより低抵抗化するためである。  
また、この際、第２半導体層ＳＣ２は、第１配線Ｗ１に対して距離を置いて位置している。第２半導体層ＳＣ２は第１配線Ｗ１と連続して形成されていないため、第１配線Ｗ１から第２半導体層ＳＣ２に電荷が流れ込む事態を回避することができる。これにより、第２半導体層ＳＣ２に電荷が流れ込む場合に生じ得る悪影響を排除することができる。例えば、第２半導体層ＳＣ２と第２ゲート電極ＧＥ２（第１走査線Ｇ１）とのショートを招く絶縁膜１２のＥＳＤ（Electro Static Discharge）破壊を低減することができるため、第２スイッチング素子ＳＷ２の破損を低減することができる。
【００７８】
なお、半導体層ＳＣは、さらにエクステンション領域（ＬＤＤ領域）を有していてもよい。例えば、第２半導体層ＳＣ２は、第４領域ＲＥ５と第６領域ＲＥ６との間や、第５領域ＲＥ５と第６領域ＲＥ６との間に、ｎ−領域であるエクステンション領域を有していてもよい。上記エクステンション領域は、低濃度のリンをイオンドーピングすることにより形成することができる。
【００７９】
図１３に示すように、半導体層ＳＣ及び第１配線Ｗ１に不純物が注入され、さらに上記絶縁膜１３が形成された後、信号線Ｓ、導電層ＣＬ及び第２配線Ｗ２を形成する。信号線Ｓ、導電層ＣＬ及び第２配線Ｗ２は、金属材料である同一材料を利用し同時に形成される。半導体層ＳＣ及び第１配線Ｗ１は、第２配線Ｗ２により接続される。  
アレイ基板ＡＲは、上記のような工程を経て製造される。
【００８０】
上記のように構成された一実施形態に係る液晶表示装置ＤＳＰによれば、液晶表示パネルＰＮＬは、第１方向ｄ１に延在した第１走査線Ｇ１と、第１走査線Ｇ１に交差した信号線Ｓと、第２方向ｄ２に第１走査線Ｇ１に距離を置いて位置した第２画素電極ＰＥ２と、第１走査線Ｇ１と第２画素電極ＰＥ２との間に位置した第１画素電極ＰＥ１と、第２スイッチング素子ＳＷ２と、第１配線Ｗ１と、第２配線Ｗ２と、を備えている。
【００８１】
第２スイッチング素子ＳＷ２は、絶縁膜１１の上に設けられ第４領域ＲＥ４と第５領域ＲＥ５と第６領域ＲＥ６とを有した第２半導体層ＳＣ２と、第１走査線Ｇ１に接続され第６領域ＲＥ６と対向した第２ゲート電極ＧＥ２と、第４領域ＲＥ４と信号線Ｓとを接続した第３電極Ｅ３と、第５領域ＲＥ５に接続された第４電極Ｅ４と、を有している。
【００８２】
第１配線Ｗ１は、絶縁膜１１の上に設けられ、第２半導体層ＳＣ２に利用した材料と同一の材料を利用して形成され、第２画素電極ＰＥ２に接続され、第１画素電極ＰＥ１と対向する領域Ｒ１を通って第１走査線Ｇ１側に延出している。第２配線Ｗ２は、第２半導体層ＳＣ２及び第１配線Ｗ１の上方に位置し、第１配線Ｗ１と第４電極Ｅ４とを接続している。  
このため、第２半導体層ＳＣ２と第１配線Ｗ１とが連続して形成される場合に生じ得る悪影響を排除することができる。
【００８３】
領域Ｒ１において、第１配線Ｗ１は、第１線状電極ＬＥ１と対向し第１線状電極ＬＥ１に沿って延出している方が望ましい。これにより、実質的に光（偏光）の透過率の低い領域に、第１配線Ｗ１を形成することができる。
【００８４】
画素ＭＰのＶ字の形状は、一行毎に左右反転している。このため、画素ＭＰのＶ字の形状が一行毎に左右反転していない場合と比較して、ダイレクタの配向方向が同等となる領域の第２方向ｄ２の長さが２倍となる。言い換えると、本実施形態の場合、第１色、第３色及び第４色のそれぞれのドメインの第２方向ｄ２の長さが長くなる傾向にある。そこで、本実施形態において、第２方向ｄ２の画素ＭＰのピッチを２５０μｍ以下にしている。第２方向ｄ２の画素ＭＰのピッチは、図１０に示す第２方向ｄ２の走査線ＧのピッチＰと実質的に同じである。
【００８５】
上記ピッチＰを２５０μｍにすることにより、画素を視認する距離である視距離が５０ｃｍ以上であれば、ラスタ表示時に、ドメイン毎に色スジや輝度差によるスジを視認し難くすることができる。また、上記ピッチＰを２００μｍ以下としてもよい。例えば、上記ピッチＰを２００μｍにすることにより、上記視距離が４０ｃｍ以上であれば、上記スジを視認し難くすることができる。さらに、上記ピッチＰを１５０μｍ以下としてもよい。例えば、上記ピッチＰを１５０μｍにすることにより、上記視距離が３０ｃｍ以上であれば、上記スジを視認し難くすることができる。
【００８６】
上記のことから、製造歩留まりの高い液晶表示パネルＰＮＬ及び液晶表示装置ＤＳＰを得ることができる。又は、表示品位に優れた液晶表示パネルＰＮＬ及び液晶表示装置ＤＳＰを得ることができる。
【００８７】
（変形例１）  
図１４は、上記実施形態の変形例１に係る液晶表示パネルＰＮＬの一部を拡大して示す断面図である。  
図１４に示すように、変形例１の液晶表示パネルＰＮＬは、画素電極ＰＥと共通電極ＣＥとの位置関係において上述した実施形態と相違している。第１画素電極ＰＥ１、第３画素電極ＰＥ３、及び第４画素電極ＰＥ４は、絶縁膜１４の上に形成され、絶縁膜１５で覆われている。本変形例１において、画素電極ＰＥは平面状であり、線状電極ＬＥを有していない。
【００８８】
共通電極ＣＥは、絶縁膜１５の上に形成され、第１配向膜ＡＬ１で覆われている。共通電極ＣＥは、画素電極ＰＥの上方に位置している。共通電極ＣＥは、複数種類の線状電極ＬＥを有している。共通電極ＣＥの第１線状電極ＬＥ１は、第１画素電極ＰＥ１と対向している。共通電極ＣＥの第３線状電極ＬＥ３は、第３画素電極ＰＥ３と対向している。共通電極ＣＥの第４線状電極ＬＥ４は、第４画素電極ＰＥ４と対向している。
【００８９】
また、本変形例１において、第１副画素ＳＰ１は、第１線状電極ＬＥ１を有している。第３副画素ＳＰ３は、第３線状電極ＬＥ３を有している。第４副画素ＳＰ４は、第４線状電極ＬＥ４を有している。図示しないが、第２副画素ＳＰ２も、第２線状電極ＬＥ２を有している。
【００９０】
平面視における位置関係において、共通電極である第１線状電極ＬＥ１は上記実施形態の第１画素電極ＰＥ１に対応し、共通電極である第２線状電極ＬＥ２は上記実施形態の第２画素電極ＰＥ２に対応し、共通電極である第３線状電極ＬＥ３は上記実施形態の第３画素電極ＰＥ３に対応し、共通電極である第４線状電極ＬＥ４は上記実施形態の第４画素電極ＰＥ４に対応している。
【００９１】
上記のように構成された変形例１に係る液晶表示装置ＤＳＰにおいても、上述した実施形態と同様の効果を得ることができる。また、共通電極ＣＥが線状電極ＬＥを有する場合においても、第１配線Ｗ１は、第１線状電極ＬＥ１に沿って延出している方が望ましい。また、本変形例１の構成を後述の変形例に適用することも可能である。
【００９２】
本発明の実施形態及び変形例を説明したが、これらの実施形態及び変形例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態及び変形例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。上記実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００９３】
例えば、上記第１方向ｄ１及び第２方向ｄ２の向きは、上述した各実施形態に限定されるものではなく、種々変形可能である。例えば、図３に示す平面視において、第１方向ｄ１が左向き、或いは、第２方向ｄ２が上向きであってもよい。また、第１線状電極ＬＥ１が遮光層ＳＨと交差する領域において、図１５に示すように、遮光層ＳＨを除去した構成であってもよい。遮光層ＳＨは、除去するのでなく、他の領域に比べて、第２方向ｄ２の幅を狭くした構成、或いは、半導体形成領域のみ残存させた構成等であってもよい。この構成は、実施形態及び変形例に適用することが可能である。
【００９４】
上述した実施形態に係る液晶表示パネルＰＮＬは、表示モードとして横電界を利用して表示を行うＩＰＳ（In-Plane Switching）モードの一つであるＦＦＳモードに対応した構成を有しているが、他の表示モードに対応した構成を有していてもよい。例えばアレイ基板ＡＲに線状の画素電極ＰＥ及び線状の共通電極ＣＥの双方が備えられた通常のＩＰＳモード、或いは、アレイ基板ＡＲに線状、或いは、平面状の画素電極ＰＥが備えられ、対向基板ＣＴに共通電極ＣＥが備えられた構成が適用可能である。
【００９５】
上記スイッチング素子ＳＷは、ダブルゲート型の薄膜トランジスタではなく、シングルゲート型の薄膜トランジスタによって形成されていてもよい。  
第２配線Ｗ２は、信号線Ｓと同一の材料を利用して形成されていなくともよい。又は、第２配線Ｗ２は、信号線Ｓと異なり、絶縁膜（第２絶縁膜）１３の上に設けられていなくともよい。第２配線Ｗ２は、第１配線Ｗ１及び半導体層ＳＣの上方に位置し、第１配線Ｗ１の低抵抗化を行った後に形成されるものであればよい。例えば、走査線と信号線との間に設けられた別の導電層、信号線の上に設けられた別の導電層、画素電極と同層の透明導電膜、或いは、共有電極と同層に設けられた透明導電膜等であってもよい。
【００９６】
半導体層ＳＣ及び第１配線Ｗ１に利用する材料は、酸化物半導体であってもよい。このような酸化物半導体としては、インジウム、ガリウム、又は亜鉛のいずれか１つを少なくとも含む酸化物が好適に用いられる。酸化物半導体の体表的な例としては、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムガリウム（ＩＧＯ）、インジウム亜鉛酸化物（ＩＺＯ）、亜鉛スズ酸化物（ＺｎＳｎＯ）、及び亜鉛酸化物（ＺｎＯ）などが挙げられる。低抵抗化処理の方法は、特に限定されるものではなく、水素プラズマ処理等の還元性ガスプラズマ処理や、ＵＶ光照射による還元など、適宜選択することができる。  
上記の場合、半導体層ＳＣ以上に第１配線Ｗ１を還元することにより、第１配線Ｗ１の低抵抗化を図ることができる。例えば、第１配線Ｗ１の酸素濃度は、第２半導体層ＳＣ２の第４領域ＲＥ４及び第５領域ＲＥ５のそれぞれの酸素濃度より低くなる。言い換えると、第１配線Ｗ１の導電率は、第２半導体層ＳＣの第４領域ＲＥ４及び第５領域ＲＥ５のそれぞれの導電率より高くなる。
【００９７】
上述した実施形態及び変形例では、表示装置として、液晶表示装置を例に開示した。しかし、上述した実施形態及び変形例は、有機ＥＬ（electroluminescent）表示装置、その他の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパ型表示装置等、あらゆるフラットパネル型の表示装置に適用可能である。このため、上述した実施形態及び変形例は、液晶表示パネルに限定されるものではなく、各種の表示パネルに適用可能である。上述した実施形態は、中小型の表示装置から大型の表示装置まで、特に限定することなく適用が可能である。
【符号の説明】
【００９８】
ＤＳＰ…液晶表示装置、ＰＮＬ…液晶表示パネル、ＡＲ…アレイ基板、ＣＴ…対向基板、ＬＣ…液晶層、ＭＰＧ…画素群、ＭＰ，ＭＰ１，ＭＰ２，ＭＰ３，ＭＰ４…画素、ＳＰ，ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４…副画素、Ｇ，Ｇ１，Ｇ２，Ｇ３…走査線、Ｓ…信号線、ＳＷ，ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４…スイッチング素子、ＳＣ，ＳＣ１，ＳＣ２，ＳＣ３，ＳＣ４…半導体層、ＲＥ，ＲＥ１，ＲＥ２，ＲＥ３，ＲＥ４，ＲＥ５，ＲＥ６…領域、Ｅ１，Ｅ２，Ｅ３，Ｅ４…電極、ＰＥ，ＰＥ１，ＰＥ２，ＰＥ３，ＰＥ４…画素電極、ＣＥ…共通電極、ＬＥ，ＬＥ１，ＬＥ２，ＬＥ３，ＬＥ４…線状電極、Ｗ１…第１配線、Ｗ２…第２配線、１１，１２，１３，１４，１５…絶縁膜、ＳＨ…遮光層ＣＦ…カラーフィルタ、ＣＦ１，ＣＦ２，ＣＦ３，ＣＦ４…着色層、Ｒ１，Ｒ２，Ｒ３，Ｒ４…領域、ｄ１…第１方向、ｄ２…第２方向。
【図１】
2017187546.tif 000003
【図２】
2017187546.tif 000004
【図３】
2017187546.tif 000005
【図４】
2017187546.tif 000006
【図５】
2017187546.tif 000007
【図６】
2017187546.tif 000008
【図７】
2017187546.tif 000009
【図８】
2017187546.tif 000010
【図９】
2017187546.tif 000011
【図１０】
2017187546.tif 000012
【図１１】
2017187546.tif 000013
【図１２】
2017187546.tif 000014
【図１３】
2017187546.tif 000015
【図１４】
2017187546.tif 000016
【図１５】
2017187546.tif 000017