(57)【要約】【課題】スイッチング損失を抑制し、また、出力コンデンサに流れるリプル電流とスイッチ素子に印加される電圧を抑制できる絶縁型フライバック式電力変換回路を提供する。【解決手段】一次回路と二次回路と制御回路１を備え、制御回路１は、スイッチ素子Ｑ１とスイッチ素子Ｑ４とを導通させ、かつスイッチ素子Ｑ３とスイッチ素子Ｑ２とを遮断させ、スイッチ素子Ｑ３が有する静電容量が無くなると、スイッチ素子Ｑ１とスイッチ素子Ｑ４とを遮断させた後、スイッチ素子Ｑ３とスイッチ素子Ｑ２とを導通させる、また、スイッチ素子Ｑ３とスイッチ素子Ｑ２とを導通させ、かつスイッチ素子Ｑ１とスイッチ素子Ｑ４とを遮断させ、スイッチ素子Ｑ１が有する静電容量が無くなると、スイッチ素子Ｑ３とスイッチ素子Ｑ２とを遮断させた後、スイッチ素子Ｑ１とスイッチ素子Ｑ４とを導通させる絶縁型フライバック式電力変換回路である。【選択図】図１
2017220994.tif 000002
【特許請求の範囲】
【請求項１】
第一のトランスの一次巻線と第二のトランスの一次巻線とが直列接続され、前記第一のトランスの一次巻線と第一のスイッチ素子とが直列接続される回路は第二のスイッチ素子と並列接続され、第三のスイッチ素子と前記第二のトランスの一次巻線とが直列接続される回路は第四のスイッチ素子と並列接続される、一次回路と、
前記第一のトランスの二次巻線と第一のダイオードが直列接続される回路と、前記第二のトランスの二次巻線と第二のダイオードが直列接続される回路と、出力コンデンサとが並列接続される、二次回路と、
前記第一のスイッチ素子、前記第二のスイッチ素子、前記第三のスイッチ素子、前記第四のスイッチ素子を制御する制御回路と、を備え、
前記制御回路は、
前記第一のスイッチ素子と前記第四のスイッチ素子とを導通させ、かつ前記第三のスイッチ素子と前記第二のスイッチ素子とを遮断させ、前記第三のスイッチ素子が有する静電容量が無くなると、前記第一のスイッチ素子と前記第四のスイッチ素子とを遮断させた後、前記第三のスイッチ素子と前記第二のスイッチ素子とを導通させ、
前記第三のスイッチ素子と前記第二のスイッチ素子とを導通させ、かつ前記第一のスイッチ素子と前記第四のスイッチ素子とを遮断させ、前記第一のスイッチ素子が有する静電容量が無くなると、前記第三のスイッチ素子と前記第二のスイッチ素子とを遮断させ、前記第一のスイッチ素子と前記第四のスイッチ素子とを導通させる、
ことを特徴とする絶縁型フライバック式電力変換回路。
【請求項２】
請求項１に記載の絶縁型フライバック式電力変換回路であって、
前記第二のスイッチ素子が有する静電容量と前記第四のスイッチ素子が有する静電容量が同じである、ことを特徴とする絶縁型フライバック式電力変換回路。
【請求項３】
請求項１に記載の絶縁型フライバック式電力変換回路であって、
前記第二のスイッチ素子が有する静電容量と前記第四のスイッチ素子が有する静電容量が異なる、ことを特徴とする絶縁型フライバック式電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁型フライバック式電力変換回路に関する。
【背景技術】
【０００２】
近年、絶縁型フライバック式電力変換回路を実用化するにあたり、絶縁型フライバック式電力変換回路の小型化が望まれている。絶縁型フライバック式電力変換回路を小型化する技術としては、スイッチ素子を高いスイッチング周波数で動作させてトランスを小型化させる技術が知られている。
【０００３】
関連する技術として特許文献１などが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０６−２８４７２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、スイッチ素子を高いスイッチング周波数で動作させると、高速化にともないスイッチング損失が増加してしまう。また、絶縁型フライバック式電力変換回路を実用化するにあたり、出力コンデンサに流れるリプル電流を低減したい。
【０００６】
本発明の一側面に係る目的は、絶縁型フライバック式電力変換回路のスイッチング損失を抑制し、また、出力コンデンサに流れるリプル電流を抑制できる絶縁型フライバック式電力変換回路を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る一つの形態である絶縁型フライバック式電力変換回路は、一次回路、二次回路、制御回路を有する。
一次回路は、第一のトランスの一次巻線と第二のトランスの一次巻線とが直列接続され、第一のトランスの一次巻線と第一のスイッチ素子とが直列接続される回路は第二のスイッチ素子と並列接続され、第三のスイッチ素子と第二のトランスの一次巻線とが直列接続される回路は第四のスイッチ素子と並列接続される。
【０００８】
二次回路は、第一のトランスの二次巻線と第一のダイオードが直列接続される回路と、第二のトランスの二次巻線と第二のダイオードが直列接続される回路と、出力コンデンサとが並列接続される。
【０００９】
制御回路は、第一のスイッチ素子、第二のスイッチ素子、第三のスイッチ素子、第四のスイッチ素子を制御する。また、制御回路は、第一のスイッチ素子と第四のスイッチ素子とを導通させ、かつ第三のスイッチ素子と第二のスイッチ素子とを遮断させ、第三のスイッチ素子が有する静電容量が無くなると、第一のスイッチ素子と第四のスイッチ素子とを遮断させた後、第三のスイッチ素子と第二のスイッチ素子とを導通させる。また、制御回路は、第三のスイッチ素子と第二のスイッチ素子とを導通させ、かつ第一のスイッチ素子と第四のスイッチ素子とを遮断させ、第一のスイッチ素子が有する静電容量が無くなると、第三のスイッチ素子と第二のスイッチ素子とを遮断させ、第一のスイッチ素子と第四のスイッチ素子とを導通させる。
【００１０】
なお、第二のスイッチ素子が有する静電容量と第四のスイッチ素子が有する静電容量は同じでもよい。また、第二のスイッチ素子が有する静電容量と第四のスイッチ素子が有する静電容量は異なっていてもよい。
【発明の効果】
【００１１】
絶縁型フライバック式電力変換回路のスイッチング損失を抑制し、また、出力コンデンサに流れるリプル電流を抑制できる。
【図面の簡単な説明】
【００１２】
【図１】絶縁型フライバック式電力変換回路の一実施例を示す図である。
【図２】絶縁型フライバック式電力変換回路の動作時の各部の波形を示す図である。
【図３】Ａモードにおける各部の電流を示す図である。
【図４】Ａ−Ｂモードにおける各部の電流を示す図である。
【図５】Ｂモードにおける各部の電流を示す図である。
【図６】Ｃモードにおける各部の電流を示す図である。
【図７】Ｃ−Ｄモードにおける各部の電流を示す図である。
【図８】Ｄモードにおける各部の電流を示す図である。
【発明を実施するための形態】
【００１３】
以下図面に基づいて実施形態について詳細を説明する。
図１は、絶縁型フライバック式電力変換回路の一実施例を示す図である。図１に示す絶縁型フライバック式電力変換回路は、一次回路、二次回路、制御回路１を有する。
【００１４】
一次回路について説明する。
一次回路は、トランスＴ１（第一のトランス）の一次巻線とトランスＴ２（第二のトランス）の一次巻線とが直列接続される。また、トランスＴ１の一次巻線とスイッチ素子Ｑ１（第一のスイッチ素子）とが直列接続される回路はスイッチ素子Ｑ２（第二のスイッチ素子）と並列接続され、スイッチ素子Ｑ３（第三のスイッチ素子）とトランスＴ２の一次巻線とが直列接続される回路はスイッチ素子Ｑ４（第四のスイッチ素子）と並列接続される。ここで、スイッチ素子Ｑ１、Ｑ２、Ｑ３、Ｑ４は、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体スイッチである。
【００１５】
図１に示す一次回路の構成について説明をする。トランスＴ１の一次巻線の第二の端子（Ｔ１−２）とスイッチ素子Ｑ１の第一の端子（Ｑ１−１）とが接続され、トランスＴ１の一次巻線の第一の端子（Ｔ１−１）とスイッチ素子Ｑ２の第一の端子（Ｑ２−１）とが接続され、スイッチ素子Ｑ１の第二の端子（Ｑ１−２）とスイッチ素子Ｑ２の第二の端子（Ｑ２−２）とが接続される。また、スイッチ素子Ｑ３の第二の端子（Ｑ３−２）とトランスＴ２の一次巻線の第一の端子（Ｔ２−１）とが接続され、スイッチ素子Ｑ３の第一の端子（Ｑ３−１）とスイッチ素子Ｑ４の第一の端子（Ｑ４−１）とが接続され、トランスＴ２の一次巻線の第二の端子（Ｔ２−２）とスイッチ素子Ｑ４の第二の端子（Ｑ４−２）とが接続される。また、入力電源２の正極端子は、スイッチ素子Ｑ３の第一の端子とスイッチ素子Ｑ４の第一の端子と接続され、入力電源２の負極端子は、スイッチ素子Ｑ１の第二の端子とスイッチ素子Ｑ２の第二の端子に接続され、トランスＴ２の一次巻線の第二の端子とトランスＴ１の一次巻線の第一の端子とスイッチ素子Ｑ４の第二の端子とスイッチ素子Ｑ２の第一の端子とが接続される。スイッチ素子Ｑ１の第三の端子（Ｑ１−３）とスイッチ素子Ｑ４の第三の端子（Ｑ４−３）とは、制御回路１の制御端子Ｐ１に接続され、スイッチ素子Ｑ３の第三の端子（Ｑ３−３）とスイッチ素子Ｑ２の第三の端子（Ｑ２−３）とは、制御回路１の制御端子Ｐ２に接続される。なお、スイッチ素子Ｑ１、Ｑ２、Ｑ３、Ｑ４それぞれの第三の端子は、スイッチ素子Ｑ１、Ｑ２、Ｑ３、Ｑ４がＭＯＳＦＥＴやＩＧＢＴなどの半導体スイッチの場合、それら第三の端子はゲート端子である。
【００１６】
また、スイッチ素子Ｑ１にはコンデンサＣ１及びダイオードＤ１が並列接続され、スイッチ素子Ｑ２にはコンデンサＣ２及びダイオードＤ２が並列接続され、スイッチ素子Ｑ３にはコンデンサＣ３及びダイオードＤ３が並列接続され、スイッチ素子Ｑ４にはコンデンサＣ４及びダイオードＤ４が並列接続されている。なお、コンデンサＣ１からＣ４は、スイッチ素子Ｑ１からＱ４に接続される外付けコンデンサでもよいし、外付けコンデンサを接続しない場合はスイッチ素子Ｑ１からＱ４が有する寄生容量を用いてもよい。なお、以降においてスイッチ素子Ｑ１が有する静電容量とは、スイッチ素子Ｑ１の静電容量とコンデンサＣ１の静電容量の合成値であり、スイッチ素子Ｑ２が有する静電容量とは、スイッチ素子Ｑ２の静電容量とコンデンサＣ２の静電容量の合成値であり、スイッチ素子Ｑ３が有する静電容量とは、スイッチ素子Ｑ３の静電容量とコンデンサＣ３の静電容量の合成値であり、スイッチ素子Ｑ４が有する静電容量とは、スイッチ素子Ｑ４の静電容量とコンデンサＣ４の静電容量の合成値である。また、ダイオードＤ１、Ｄ３は無くてもよい。
【００１７】
二次回路について説明する。
二次回路は、トランスＴ１の二次巻線とダイオードＤ５（第一のダイオード）が直列接続される回路と、トランスＴ２の二次巻線とダイオードＤ６（第二のダイオード）が直列接続される回路と、出力コンデンサＣ５とが並列接続されている。
【００１８】
図１に示す二次回路の構成について説明をする。トランスＴ１の二次巻線の第三の端子（Ｔ１−３）とダイオードＤ５のアノードが接続され、トランスＴ２の二次巻線の第三の端子（Ｔ２−３）とダイオードＤ６のアノードが接続され、出力コンデンサＣ５の第一の端子（Ｃ５−１）とダイオードＤ５のカソードとダイオードＤ６のカソードが接続され、出力コンデンサＣ５の第二の端子（Ｃ５−２）とトランスＴ１の二次巻線の第四の端子（Ｔ１−４）とトランスＴ２の二次巻線の第四の端子（Ｔ２−４）とが接続される。なお、図１では出力コンデンサＣ５に負荷３が並列接続されている。
【００１９】
制御回路１について説明する。
制御回路１はスイッチ素子Ｑ１からＱ４を制御する。すなわち、制御回路１は、制御端子Ｐ１から出力される所定周波数の制御信号Ｓ１を出力してスイッチ素子Ｑ１及びスイッチ素子Ｑ４を連動して制御し、制御端子Ｐ２から出力される所定周波数の制御信号Ｓ２を出力してスイッチ素子Ｑ３及びスイッチ素子Ｑ２を連動して制御する。
【００２０】
制御回路１は、制御信号Ｓ１をオン（ハイレベル）にして、スイッチ素子Ｑ１とスイッチ素子Ｑ４とを導通（オン）させ、かつ制御信号Ｓ２をオフ（ローレベル）にして、スイッチ素子Ｑ３とスイッチ素子Ｑ２とを遮断（オフ）させ、スイッチ素子Ｑ３が有する静電容量が無くなると、制御信号Ｓ１をオフ（ローレベル）にして、スイッチ素子Ｑ１とスイッチ素子Ｑ４とを遮断（オフ）させた後、制御信号Ｓ２をオン（ハイレベル）にして、スイッチ素子Ｑ３とスイッチ素子Ｑ２とを導通（オン）させる。
【００２１】
また、制御回路１は、制御信号Ｓ２をオンにして、スイッチ素子Ｑ３とスイッチ素子Ｑ２とを導通させ、かつ制御信号Ｓ１をオフにして、スイッチ素子Ｑ１とスイッチ素子Ｑ４とを遮断させ、スイッチ素子Ｑ１が有する静電容量が無くなると、制御信号Ｓ２をオフにして、スイッチ素子Ｑ３とスイッチ素子Ｑ２とを遮断させた後、制御信号Ｓ１をオンにして、スイッチ素子Ｑ１とスイッチ素子Ｑ４とを導通させる。
【００２２】
なお、制御回路１は、例えば、ＣＰＵ（Central Processing Unit）、マルチコアＣＰＵ、プログラマブルなデバイス（ＦＰＧＡ（Field Programmable Gate Array）やＰＬＤ（Programmable Logic Device）など）などを用いて構成される回路である。
【００２３】
絶縁型フライバック式電力変換回路の動作について説明する。
図２は、絶縁型フライバック式電力変換回路の動作時の各部の波形を示す図である。図２は、縦軸に絶縁型フライバック式電力変換回路各部の電圧、電流、信号を示し、横軸に時間を示している。図３は、Ａモードにおける各部の電流を示す図である。図４は、Ａ−Ｂモードにおける各部の電流を示す図である。図５は、Ｂモードにおける各部の電流を示す図である。図６は、Ｃモードにおける各部の電流を示す図である。図７は、Ｃ−Ｄモードにおける各部の電流を示す図である。図８は、Ｄモードにおける各部の電流を示す図である。
【００２４】
図２の時刻ｔ０からｔ１における制御信号Ｓ１がオンで制御信号Ｓ２がオフの状態（Ａモード）では、スイッチ素子Ｑ１とスイッチ素子Ｑ４とが導通しているので、スイッチ素子Ｑ１の第一の端子と第二の端子の間の電圧ＶＱ１と、スイッチ素子Ｑ４の第一の端子と第二の端子の間の電圧ＶＱ４とは０［Ｖ］となり、かつスイッチ素子Ｑ３とスイッチ素子Ｑ２とが遮断しているので、スイッチ素子Ｑ３の第一の端子と第二の端子の間の電圧ＶＱ３と、スイッチ素子Ｑ２の第一の端子と第二の端子の間の電圧ＶＱ２とは所定電圧となる。
【００２５】
また、Ａモードでは、図３に示す方向に電流（破線）が流れる。入力電源２の正極端子→スイッチ素子Ｑ４（導通）→トランスＴ１の一次巻線→スイッチ素子Ｑ１（導通）→入力電源２の負極端子の経路で電流が流れる。従って、Ａモードでは、スイッチ素子Ｑ１に流れる電流ＩＱ１と、スイッチ素子Ｑ４に流れる電流ＩＱ４と、トランスＴ１の励磁電流ＩＴ１は上昇し、スイッチ素子Ｑ３、Ｑ２には電流が流れないため、スイッチ素子Ｑ３に流れる電流ＩＱ３とスイッチ素子Ｑ２に流れる電流ＩＱ２は０［Ａ］である。トランスＴ２の励磁電流ＩＴ２と、トランスＴ２の二次巻線からダイオードＤ６に流れる電流ＩＤ６は減少をし、時刻ｔ１で０［Ａ］となる。すなわち、Ａモードでは、時刻ｔ０からトランスＴ１に電気的なエネルギーを蓄え始め（充電モード）、トランスＴ２は時刻ｔ０以前に蓄えた電気的なエネルギーの放出を始める（放電モード）。
【００２６】
このようにＡモードにおいては、出力コンデンサＣ５に流れる電流ＩＣ５が電流ＩＤ６だけとなり、トランスＴ１の二次巻線からダイオードＤ５に流れる電流ＩＤ５は流れないので、電流ＩＣ５のピークツーピーク値（ＩＤ６Ｐ−Ｐ）を、従来のように一つのトランスを用いた絶縁型フライバック式電力変換回路の出力コンデンサに流れる電流のピークツーピーク値（ＩＤ５Ｐ−Ｐ＋ＩＤ６Ｐ−Ｐ）より小さくできる。つまり、出力コンデンサＣ５に流れるリプル電流を抑制することができる。その結果、出力コンデンサＣ５の体格も小さくすることができる。
【００２７】
図２の時刻ｔ１からｔ２における制御信号Ｓ１がオンで制御信号Ｓ２がオフの状態（Ａ−Ｂモード）では、スイッチ素子Ｑ１とスイッチ素子Ｑ４とは継続して導通し、かつスイッチ素子Ｑ３とスイッチ素子Ｑ２とは継続して遮断しているので、電圧ＶＱ１、ＶＱ４とは０［Ｖ］を継続し、電圧ＶＱ２は所定電圧を継続し、電圧ＶＱ３（コンデンサＣ３の電圧）は所定電圧から０［Ｖ］になる。コンデンサＣ３は、時刻ｔ１で放電が始まり、時刻ｔ２で放電を終える。ただし、コンデンサＣ３の放電は時刻ｔ３より前に終わればよい。
【００２８】
Ａ−Ｂモードでは、図４に示す方向に電流（破線）が流れる。入力電源２の正極端子→スイッチ素子Ｑ４（導通）→トランスＴ１の一次巻線→スイッチ素子Ｑ１（導通）→入力電源２の負極端子の経路と、スイッチ素子Ｑ３のコンデンサＣ３→スイッチ素子Ｑ４（導通）→トランスＴ２の一次巻線の経路とに電流が流れる。従って、時刻ｔ２において、電流ＩＱ１、ＩＱ４、励磁電流ＩＴ１は所定電流まで上昇し、電流ＩＱ３、ＩＱ２、励磁電流ＩＴ２は０［Ａ］を継続する。
【００２９】
図２の時刻ｔ２から時刻ｔ３における制御信号Ｓ１がオフで制御信号Ｓ２がオフの状態（Ｂモード）では、スイッチ素子Ｑ１とスイッチ素子Ｑ４が導通から遮断に切り替えられ、スイッチ素子Ｑ３とスイッチ素子Ｑ２は遮断を継続しているので、電圧ＶＱ１（コンデンサＣ１の電圧）、ＶＱ４（コンデンサＣ４の電圧）とが所定電圧となり、電圧ＶＱ２は時刻ｔ３より前に所定電圧から０［Ｖ］となり、電圧ＶＱ３は０［Ｖ］を継続する。
【００３０】
Ｂモードでは、図５に示す方向に電流（破線）が流れる。トランスＴ１の第二の端子→スイッチ素子Ｑ１のコンデンサＣ１→スイッチ素子Ｑ２のダイオードＤ２→トランスＴ１の第一の端子の方向に電流は流れる。従って、時刻ｔ３において制御信号Ｓ２がオフからオンに切り替えられても、電圧ＶＱ３、ＶＱ２は０［Ｖ］、電流ＩＱ３、ＩＱ２は０［Ａ］なので、電圧と電流の過渡交差が発生せず、スイッチング損失のない動作を実現できる。また、電流ＩＤ５、ＩＤ６が０［Ａ］になってからスイッチ素子Ｑ３、Ｑ２を切り替えているので、リカバリ損失も抑制することができる。
【００３１】
図２の時刻ｔ３からｔ４における制御信号Ｓ２がオンで制御信号Ｓ１がオフの状態（Ｃモード）では、スイッチ素子Ｑ３とスイッチ素子Ｑ２とが導通しているので、電圧ＶＱ３、ＶＱ２は０［Ｖ］となり、かつスイッチ素子Ｑ１とスイッチ素子Ｑ４とが遮断しているので、電圧ＶＱ１、ＶＱ４は所定電圧となる。
【００３２】
また、Ｃモードでは、図６に示す方向に電流（破線）が流れる。入力電源２の正極端子→スイッチ素子Ｑ３（導通）→トランスＴ２の一次巻線→スイッチ素子Ｑ２（導通）→入力電源２の負極端子の方向に電流は流れる。従って、Ｃモードでは、電流ＩＱ３、ＩＱ２、励磁電流ＩＴ２は上昇し、スイッチ素子Ｑ１、Ｑ４には電流が流れないため電流ＩＱ１、ＩＱ４は０［Ａ］である。励磁電流ＩＴ１、電流ＩＤ５は減少をし、時刻ｔ４で０［Ａ］となる。すなわち、Ｃモードでは、時刻ｔ２からトランスＴ２に電気的なエネルギーを蓄え始め、トランスＴ１は時刻ｔ３以前に蓄えた電気的なエネルギーの放出を始める。
【００３３】
このようにＣモードにおいては、出力コンデンサＣ５に流れる電流ＩＣ５が電流ＩＤ５だけとなり電流ＩＤ６は流れないので、電流ＩＣ５のピークツーピーク値（ＩＤ５Ｐ−Ｐ）を、従来のように一つのトランスを用いた絶縁型フライバック式電力変換回路の出力コンデンサに流れる電流のピークツーピーク値（ＩＤ５Ｐ−Ｐ＋ＩＤ６Ｐ−Ｐ）より小さくできる。つまり、出力コンデンサＣ５に流れるリプル電流を抑制することができる。その結果、出力コンデンサＣ５の体格も小さくすることができる。
【００３４】
図２の時刻ｔ４からｔ５における制御信号Ｓ２がオンで制御信号Ｓ１がオフの状態（Ｃ−Ｄモード）では、スイッチ素子Ｑ３とスイッチ素子Ｑ２とは継続して導通し、かつスイッチ素子Ｑ１とスイッチ素子Ｑ４とは継続して遮断しているので、電圧ＶＱ３、ＶＱ２とは０［Ｖ］を継続し、電圧ＶＱ４は所定電圧を継続し、電圧ＶＱ１（コンデンサＣ１の電圧）は所定電圧から０［Ｖ］になる。コンデンサＣ１は、時刻ｔ４で放電が始まり、時刻ｔ５で放電を終える。ただし、コンデンサＣ１の放電は時刻ｔ６より前に終わればよい。
【００３５】
Ｃ−Ｄモードでは、図７に示す方向に電流（破線）が流れる。入力電源２の正極端子→スイッチ素子Ｑ３（導通）→トランスＴ２の一次巻線→スイッチ素子Ｑ２（導通）→入力電源２の負極端子の経路と、スイッチ素子Ｑ１のコンデンサＣ１→トランスＴ１の一次巻線→スイッチ素子Ｑ２（導通）の経路とに電流が流れる。従って、時刻ｔ５において、電流ＩＱ３、ＩＱ２、励磁電流ＩＴ２は所定電流まで上昇し、電流ＩＱ１、ＩＱ４、励磁電流ＩＴ１は０［Ａ］を継続する。
【００３６】
図２の時刻ｔ５から時刻ｔ６における制御信号Ｓ２がオフで制御信号Ｓ１がオフの状態（Ｄモード）では、スイッチ素子Ｑ３とスイッチ素子Ｑ２が導通から遮断に切り替えられ、スイッチ素子Ｑ１とスイッチ素子Ｑ４は遮断を継続しているので、電圧ＶＱ３（コンデンサＣ３の電圧）、ＶＱ２（コンデンサＣ２の電圧）とが所定電圧となり、電圧ＶＱ４は時刻ｔ６より前に所定電圧から０［Ｖ］となり、電圧ＶＱ１は０［Ｖ］を継続する。
【００３７】
Ｄモードでは、図８に示す方向に電流（破線）が流れる。トランスＴ２の第二の端子→スイッチ素子Ｑ４のダイオードＤ４→スイッチ素子Ｑ３のコンデンサＣ３→トランスＴ２の第一の端子の方向に電流は流れる。従って、時刻ｔ６において制御信号Ｓ１がオフからオンに切り替えられても、電圧ＶＱ１、ＶＱ４は０［Ｖ］、電流ＩＱ１、ＩＱ４は０［Ａ］なので、電圧と電流の過渡交差が発生せず、スイッチング損失のない動作を実現できる。また、電流ＩＤ５、ＩＤ６が０［Ａ］になってからスイッチ素子Ｑ１、Ｑ４を切り替えているので、リカバリ損失も抑制することができる。
【００３８】
上記絶縁型フライバック式電力変換回路によれば、トランスを二つに分割し、各トランスＴ１、Ｔ２に対してフライバック回路を設け、トランスＴ１を有するフライバック回路と、トランスＴ２を有するフライバック回路とを交互に動作させ、第一のフライバック回路が動作しているときは出力コンデンサＣ５に流れる電流ＩＣ５をダイオードＤ５に流れる電流ＩＤ５だけとし、第二のフライバック回路が動作しているときは出力コンデンサＣ５に流れる電流ＩＣ５をダイオードＤ６に流れる電流ＩＤ６だけとした。よって出力コンデンサＣ５に流れる電流ＩＣ５のピークツーピーク値は、従来のように一つのトランスを用いた絶縁型フライバック式電力変換回路の出力コンデンサに流れる電流のピークツーピーク値より小さくできるので、出力コンデンサＣ５の体格も小さくすることができる。
【００３９】
また、図１に示す絶縁型フライバック式電力変換回路では、入力電源２の入力電圧及び負荷３の変化に対応して、スイッチング周波数の調整をすることで、出力電圧ＶＣ５を制御する。すなわち、図１に示す絶縁型フライバック式電力変換回路はパルス周波数変調（ＰＦＭ）制御が可能である。又は、パルス幅変調（ＰＷＭ）を用いてもよい。
【００４０】
また、上記絶縁型フライバック式電力変換回路によれば、高いスイッチング周波数を用いることでトランスＴ１、Ｔ２や出力コンデンサＣ５を小型化したとしても、スイッチ素子Ｑ１からＱ４のスイッチング損失を抑制することができ、更に出力コンデンサＣ５に流れるリプル電流を抑制することができる。
【００４１】
また、スイッチ素子Ｑ２が有する静電容量とスイッチ素子Ｑ４が有する静電容量は同じであることが望ましい。
ただし、スイッチ素子Ｑ２が有する静電容量とスイッチ素子Ｑ４が有する静電容量は異なる静電容量でもよい。すなわち、スイッチ素子Ｑ２が有する静電容量とスイッチ素子Ｑ４が有する静電容量との合成値が同じであれば、コンデンサＣ２、Ｃ４をスイッチ素子Ｑ２又はスイッチ素子Ｑ４のどちらか一つにまとめてもよい。例えば、コンデンサＣ２とコンデンサＣ４の静電容量の合成値と同じコンデンサを、スイッチ素子Ｑ２又はスイッチ素子Ｑ４と並列接続させてもよい。そうすることで部品点数を削減できるので、更に絶縁型フライバック式電力変換回路を小さくできる。
【００４２】
また、本発明は、以上の実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【符号の説明】
【００４３】
１  制御回路
２  入力電源
３  負荷
Ｃ１、Ｃ２、Ｃ３、Ｃ４  コンデンサ
Ｃ５  出力コンデンサ
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６  ダイオード
Ｑ１、Ｑ２、Ｑ３、Ｑ４  スイッチ素子
Ｔ１、Ｔ２  トランス
【図１】
2017220994.tif 000003
【図２】
2017220994.tif 000004
【図３】
2017220994.tif 000005
【図４】
2017220994.tif 000006
【図５】
2017220994.tif 000007
【図６】
2017220994.tif 000008
【図７】
2017220994.tif 000009
【図８】
2017220994.tif 000010