(57)【要約】      （修正有）【課題】薄いベゼル幅を有する表示装置を提供する。【解決手段】表示装置は第１〜第３表示部を含む表示パネルＤＰ及びゲートドライバーＧＤを含む。ゲートドライバーは表示パネルの非表示部ＮＤＡに配置される第１ゲート回路１００及び表示パネルの第１表示部ＤＡ１に配置される第２ゲート回路２００を有し、ゲートラインにゲート信号を出力するゲートドライバーを含む。第１〜第３表示部ＤＡ１，ＤＡ２，ＤＡ３は各々第１〜第３光遮断部を含む。第２光遮断部の面積は第１光遮断部の面積より小さくて、第３光遮断部の面積より大きいことを特徴とする表示装置。【選択図】図１
2017187762.tif 000002
【特許請求の範囲】
【請求項１】
一方向に沿って延長された複数のゲートライン、非表示部、第１表示部、第２表示部、及び第３表示部を備え，前記第１表示部と前記第３表示部との間に前記第２表示部が配置される表示パネルと、
前記非表示部に配置される第１ゲート回路及び前記第１表示部に配置される第２ゲート回路を有し、複数の前記ゲートラインにゲート信号を出力するゲートドライバーと、を含み、
前記第１表示部は、第１画素電極、前記第１画素電極を駆動する第１画素回路、及び前記第１画素回路及び前記第２ゲート回路と重畳して配置される第１光遮断部を備える第１画素を有し、
前記第２表示部は、第２画素電極、前記第２画素電極を駆動する第２画素回路、及び前記第２画素回路と重畳して配置される第２光遮断部を備える第２画素を有し、
前記第３表示部は、第３画素電極、前記第３画素電極を駆動する第３画素回路、及び前記第３画素回路と重畳して配置される第３光遮断部を備える第３画素を有し、
前記第２光遮断部の面積は、前記第１光遮断部の面積より小さく、前記第３光遮断部の面積より大きいことを特徴とする表示装置。
【請求項２】
前記ゲートラインは、複数配置され、
前記第２ゲート回路は、複数の前記ゲートラインの中で隣接するゲートラインの間に配置されることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第２ゲート回路は、クロックラインに接続された入力端子及び前記ゲートラインに接続される出力端子を含む第１トランジスタを含むことを特徴とする請求項２に記載の表示装置。
【請求項４】
前記第２ゲート回路は、ロー電圧ラインに接続された入力端子及び前記第１トランジスタの出力端子に接続される出力端子を含む第２トランジスタをさらに含むことを特徴とする請求項３に記載の表示装置。
【請求項５】
前記第２画素電極の面積は、前記第１画素電極の面積より大きく、前記第３画素電極の大きさより小さいことを特徴とする請求項１に記載の表示装置。
【請求項６】
前記ゲートドライバーは、前記第２表示部に配置される第３ゲート回路をさらに含み、前記第２光遮断部は、前記第３ゲート回路と重畳して配置されることを特徴とする請求項１に記載の表示装置。
【請求項７】
前記第３ゲート回路が配置された面積は、前記第２ゲート回路が配置された面積より小さいことを特徴とする請求項６に記載の表示装置。
【請求項８】
前記第３ゲート回路に含まれたトランジスタの個数は、前記第２ゲート回路に含まれたトランジスタの個数より小さいことを特徴とする請求項６に記載の表示装置。
【請求項９】
前記表示パネルは、クロック信号を受信するクロックライン及びロー電圧を受信するロー電圧ラインをさらに含み、
前記ゲートドライバーは、複数の第２トランジスタをさらに含み、前記複数の第２トランジスタの各々は、前記ロー電圧ラインに接続された入力端子及び前記ゲートラインに接続される出力端子を含み、
前記第２ゲート回路は、前記クロックラインに接続された入力端子及び前記ゲートラインに接続される出力端子を含む第１トランジスタを含み、
前記第３ゲート回路は、前記複数の第２トランジスタの中で少なくともいずれか１つの第２トランジスタを含むことを特徴とする請求項６に記載の表示装置。
【請求項１０】
前記ロー電圧ラインの少なくとも一部及び前記クロックラインの少なくとも一部は、前記第１及び第２表示部に配置されることを特徴とする請求項９に記載の表示装置。
【請求項１１】
前記第２ゲート回路は、前記複数の第２トランジスタの中で少なくとも他の１つの第２トランジスタを含むことを特徴とする請求項１０に記載の表示装置。
【請求項１２】
前記表示パネルは、前記一方向と異なる他方向に延長される複数のデータラインをさらに含み、
前記第２ゲート回路は、複数配置され、
前記複数の第２ゲート回路の中で前記一方向にｉ番目の第２ゲート回路は、前記データラインの中でｉ番目のデータライン及びｉ＋１番目のデータラインの間に配置され、ｉは１以上の整数であることを特徴とする請求項６に記載の表示装置。
【請求項１３】
前記第３ゲート回路は、複数配置され、
前記複数の第３ゲート回路の中で前記一方向にｊ番目の第３ゲート回路は、前記データラインの中でｊ番目のデータライン及びｊ＋１番目のデータラインの間に配置され、ｊは前記ｉより大きい整数であることを特徴とする請求項１２に記載の表示装置。
【請求項１４】
前記ゲートラインは、複数配置され、
前記複数の第２ゲート回路の中で前記一方向と異なる前記他方向にｋ番目の第２ゲート回路は、前記複数のゲートラインの中でｋ番目のゲートライン及びｋ＋１番目のゲートラインの間に配置され、ｋは１以上の整数であることを特徴とする請求項１２に記載の表示装置。
【請求項１５】
前記第１表示部及び前記第２表示部の各々は、複数配置され、
前記複数の第１及び第２表示部及び前記第３表示部は、前記一方向に沿って“第１表示部／第２表示部／第３表示部／第２表示部／第１表示部”順に配置されることを特徴とする請求項１に記載の表示装置。
【請求項１６】
前記第１表示部と前記第２表示部と前記第３表示部との各々は、複数配置され、
前記第１表示部と前記第２表示部と前記第３表示部とは、前記一方向に沿って“第１表示部／第２表示部／第３表示部／第２表示部／第１表示部／第２表示部／第３表示部／第２表示部／第１表示部”順に配置されることを特徴とする請求項１に記載の表示装置。
【請求項１７】
前記第１表示部に第１光を提供する第１部、前記第２表示部に第２光を提供する第２部、及び前記第３表示部に第３光を提供する第３部を含むバックライトユニットをさらに含み、
前記第２光の強さは、前記第１光の強さより小さく、前記第３光の強さより大きいことを特徴とする請求項１に記載の表示装置。
【請求項１８】
前記第１表示部と前記第２表示部と前記第３表示部とには、それぞれ、第１映像信号と第２映像信号と第３映像信号とが提供され、
同一の階調値において、前記第２映像信号の輝度値が、前記第１映像信号の輝度値より小さく、前記第３映像信号の輝度値より大きいことを特徴とする請求項１に記載の表示装置。
【請求項１９】
一方向に沿って延長されたゲートライン、非表示部、第１表示部、第３表示部、及び前記第１及び第３表示部の間に配置される第２表示部を備える表示パネルと、
前記非表示部に配置される第１ゲート回路及び前記第１表示部に配置される第２ゲート回路を有し、前記第３表示部には、配置されなく、前記ゲートラインにゲート信号を出力するゲートドライバーと、を含み、
前記第２表示部の透過率は、前記第１表示部の透過率より大きく、前記第３表示部の透過率より小さいことを特徴とする表示装置。
【請求項２０】
一方向に沿って延長されたゲートライン、第１表示部、第３表示部、及び前記第１及び第３表示部の間に配置される第２表示部を備える表示パネルと、
前記第１表示部に配置される第１ゲート回路、及び前記第２表示部に配置される第２ゲート回路を有し、前記第３表示部には、配置されなく、前記ゲートラインにゲート信号を出力するゲートドライバーと、を含み、
Ｎ１を前記第１ゲート回路の単位面積当たりトランジスタの個数とし、Ｎ２を第２ゲート回路の単位面積当たり個数とし、Ｒ１を第１ゲート回路が配置された面積とし、Ｒ２を第２ゲート回路が配置された面積であるとしたときに、
Ｎ１＞Ｎ２、又はＲ１＞Ｒ２である
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はベゼル幅の狭い表示装置に関する。
【背景技術】
【０００２】
平面表示パネル（ｆｌａｔ  ｄｉｓｐｌａｙ  ｐａｎｅｌ）は大きく発光型と受光型とに分類できる。発光型としてはプラズマディスプレーパネル（ｐｌａｓｍａ  ｄｉｓｐｌａｙ  ｐａｎｅｌ）と、有機発光表示パネル（ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｐａｎｅｌ、ＯＬＥＤ）等がある。
【０００３】
平面表示パネルは、複数の画素及び複数の画素を駆動するためのゲートドライバーを含む。一般的にゲートドライバーは画素が配置される表示部に隣接する非表示部に配置される。表示パネルには非表示部に対応するベゼル幅が存在することになる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１４／００７８１２３号明細書
【特許文献２】米国特許出願公開第２０１５／０１６１９２８号明細書
【特許文献３】韓国公開特許第１０−２０１５−０１２３９８４号公報
【特許文献４】韓国特許公開第１０−２００５−００５４３１２号明細書
【特許文献５】韓国特許公開第１０−２０１３−０１３５０４３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、ベゼル幅の薄い表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一実施形態に係る表示装置は一方向に沿って延長されたゲートライン、非表示部、第１表示部、第３表示部、及び第１及び第３表示部の間に配置される第２表示部を備える表示パネルと、非表示部に配置される第１ゲート回路及び第１表示部に配置される第２ゲート回路を有し、ゲートラインにゲート信号を出力するゲートドライバーと、を含み、第１表示部は、第１画素電極、第１画素電極を駆動する第１画素回路、及び第１画素回路及び第２ゲート回路と重畳して配置される第１光遮断部を備える第１画素を有し、第２表示部は、第２画素電極、第２画素電極を駆動する第２画素回路、及び第２画素回路と重畳して配置される第２光遮断部を備える第２画素を有し、第３表示部は、第３画素電極、第３画素電極を駆動する第３画素回路、及び第３画素回路と重畳して配置される第３光遮断部を備える第３画素を有し、第２光遮断部の面積は、第１光遮断部の面積より小さく、第３光遮断部の面積より大きい。
【０００７】
本発明の一実施形態において、ゲートラインは、複数配置され、第２ゲート回路は、複数のゲートラインの中で隣接するゲートラインの間に配置される。また、第２ゲート回路は、クロックラインに接続された入力端子及びゲートラインに接続される出力端子を含む第１トランジスタを含む。また、第２ゲート回路は、ロー電圧ラインに接続された入力端子及び第１トランジスタの出力端子に接続される出力端子を含む第２トランジスタをさらに含んでもよい。
【０００８】
本発明の一実施形態において、第２画素電極の面積は、第１画素電極の面積より大きく、第３画素電極の大きさより小さくてもよい。
【０００９】
本発明の一実施形態において、ゲートドライバーは、第２表示部に配置される第３ゲート回路をさらに含み、第２光遮断部は、第３ゲート回路と重畳して配置されてもよい。
【００１０】
本発明の一実施形態において、第３ゲート回路が配置された面積は、第２ゲート回路が配置された面積より小さくてもよい。
【００１１】
本発明の一実施形態において、第３ゲート回路に含まれたトランジスタの個数は、第２ゲート回路に含まれたトランジスタの個数より小さくてもよい。
【００１２】
本発明の一実施形態において、表示パネルは、クロック信号を受信するクロックライン及びロー電圧を受信するロー電圧ラインをさらに含み、ゲートドライバーは、複数の第２トランジスタをさらに含み、複数の第２トランジスタの各々は、ロー電圧ラインに接続された入力端子及びゲートラインに接続される出力端子を含み、第２ゲート回路は、クロックラインに接続された入力端子及びゲートラインに接続される出力端子を含む第１トランジスタを含み、第３ゲート回路は、複数の第２トランジスタの中で少なくともいずれか１つの第２トランジスタを含んでもよい。
【００１３】
本発明の一実施形態において、ローラインの少なくとも一部及びクロックラインの少なくとも一部は、第１及び第２表示部に配置されてもよい。
【００１４】
本発明の一実施形態において、第２ゲート回路は、複数の第２トランジスタの中で少なくとも他の１つの第２トランジスタを含んでもよい。
【００１５】
本発明の一実施形態において、表示パネルは、一方向と異なる他方向に延長される複数のデータラインをさらに含み、第２ゲート回路は、複数配置され、複数の第２ゲート回路の中で一方向にｉ番目の第２ゲート回路は、データラインの中でｉ番目のデータライン及びｉ＋１番目のデータラインの間に配置され、ｉは１以上の整数である。
【００１６】
本発明の一実施形態において、第３ゲート回路は、複数配置され、複数の第３ゲート回路の中で一方向にｊ番目の第３ゲート回路は、データラインの中でｊ番目のデータライン及びｊ＋１番目のデータラインの間に配置され、ｊはｉより大きい整数である。
【００１７】
本発明の一実施形態において、ゲートラインは、複数配置され、複数の第２ゲート回路の中で一方向と異なる他方向にｋ番目の第２ゲート回路は、複数のゲートラインの中でｋ番目のゲートライン及びｋ＋１番目のゲートラインの間に配置され、ｋは１以上の整数である。
【００１８】
本発明の一実施形態において、第１表示部及び第２表示部の各々は、複数配置され、複数の第１及び第２表示部及び第３表示部は、一方向に沿って、第１表示部／第２表示部／第３表示部／第２表示部／第１表示部、の順に配置されてもよい。
【００１９】
本発明の一実施形態において、第１〜第３表示部の各々は、複数配置され、第１〜第３表示部は、一方向に沿って、第１表示部／第２表示部／第３表示部／第２表示部／第１表示部／第２表示部／第３表示部／第２表示部／第１表示部、の順に配置されてもよい。
【００２０】
本発明の一実施形態において、第１表示部に第１光を提供する第１部、第２表示部に第２光を提供する第２部、及び第３表示部に第３光を提供する第３部を含むバックライトユニットをさらに含み、第２光の強さは、第１光の強さより小さく、第３光の強さより大きくてもよい。
【００２１】
本発明の一実施形態において、第１〜第３表示部には、第１〜第３映像信号が各々提供され、第１〜第３映像信号はそれぞれ同一の階調値において、第２映像信号の輝度値が、第１映像信号の輝度値より小さく、第３映像信号の輝度値より大きいとの関係であってもよい。
【００２２】
本発明の一実施形態において、一方向に沿って延長されたゲートライン、非表示部、第１表示部、第３表示部、及び第１及び第３表示部の間に配置される第２表示部を備える表示パネルと、非表示部に配置される第１ゲート回路及び第１表示部に配置される第２ゲート回路を有し、第３表示部には、配置されなく、ゲートラインにゲート信号を出力するゲートドライバーと、を含み、第２表示部の透過率は、第１表示部の透過率より大きく、第３表示部の透過率より小さくてもよい。
【００２３】
本発明の一実施形態において、一方向に沿って延長されたゲートライン、第１表示部、第３表示部、及び第１及び第３表示部の間に配置される第２表示部を備える表示パネルと、第１表示部に配置される第１ゲート回路、及び第２表示部に配置される第２ゲート回路を有し、第３表示部には、配置されなく、ゲートラインにゲート信号を出力するゲートドライバーと、を含み、Ｎ１を第１ゲート回路の単位面積当たりトランジスタの個数とし、Ｎ２を第２ゲート回路の単位面積当たり個数とし、Ｒ１を第１ゲート回路が配置された面積とし、Ｒ２を第２ゲート回路が配置された面積であるとしたときに、Ｎ１＞Ｎ２又はＲ１＞Ｒ２であってもよい。
【発明の効果】
【００２４】
本発明の一実施形態に係るゲートドライバーの第２ゲート回路が第１表示部に配置されることによって、表示装置のベゼル幅が減少する。
【００２５】
本発明の一実施形態に係る第２光遮断部の面積は第１光遮断部の面積より小さく、第３光遮断部の面積より大きい。したがって、第２ゲート回路を第１表示部に配置することによって発生する第１及び第３表示部の間での透過率差異による境界が視認されないようにすることができる。その結果、表示装置の画質が改善する。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態に係る表示装置を概略的に示した平面図である。
【図２Ａ】図１に図示された第１画素の概略図である。
【図２Ｂ】図１に図示された第２画素の概略図である。
【図２Ｃ】図１に図示された第３画素の概略図である。
【図３Ａ】図２Ａのレイアウトである。
【図３Ｂ】図２Ｂのレイアウトである。
【図３Ｃ】図２Ｃのレイアウトである。
【図４】図３ＡのＩ−Ｉ´に沿って切断した切断面の断面図である。
【図５】図１に図示された第１ステージの回路図である。
【図６】本発明の一実施形態に係る第１画素の概略図である。
【図７】本発明の一実施形態に係る表示パネルを概略的に示した図面である。
【図８】本発明の一実施形態に係る表示パネルを概略的に示した図面である。
【図９】本発明の一実施形態に係る表示パネルを概略的に示した図面である。
【図１０Ａ】本発明の一実施形態に係る図９に図示された第１画素の概略図である。
【図１０Ｂ】本発明の一実施形態に係る図９に図示された第２画素の概略図である。
【図１０Ｃ】本発明の一実施形態に係る図９に図示された第３画素の概略図である。
【図１１】本発明の一実施形態に係る図９に図示された第１画素の概略図である。
【図１２】本発明の一実施形態に係る表示装置を概略的に示した図面である。
【図１３】本発明の一実施形態に係る表示パネルを概略的に示した図面である。
【発明を実施するための形態】
【００２７】
本明細書では、特定の実施形態を図面に例示して本文で詳細に説明するが、本発明は多様な変更を加えることができ、様々な形態を有してもよい。しかし、図面に例示して本文で詳細に説明する特定の実施形態は本発明を特定の開示形態に対して限定しようとすることではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物又は代替物を含むこととして理解されるべきである。また、図面で本発明と関係ない部分は、本発明の説明を明確にするために省略し、明細書の全体を通じて類似な部分に対しては同一の図面符号を付けた。
【００２８】
図１は本発明の一実施形態に係る表示装置を概略的に示した平面図である。
【００２９】
図１を参照すると、本発明の一実施形態に係る表示装置１０００は映像を表示する表示パネルＤＰ、表示パネルＤＰを駆動するパネル駆動部を含む。パネル駆動部はゲートドライバーＧＤ、データ駆動部ＤＤ、及びゲートドライバーＧＤとデータ駆動部ＤＤの駆動を制御する制御部ＣＴＲを含む。
【００３０】
制御部ＣＴＲは外部から多数の制御信号ＣＳ及び表示される映像に対する情報を含む入力映像データＲＧＢを受信する。制御部ＣＴＲはデータ駆動部ＤＤ及び表示パネルＤＰのインターフェイス仕様に合うように入力映像データＲＧＢを出力映像データＲＧＢ´に変換し、出力映像データＲＧＢ´をデータ駆動部ＤＤに提供する。また、制御部ＣＴＲは多数の制御信号ＣＳに基づいてデータ制御信号Ｄ−ＣＳ（例えば、出力開始信号、水平開始信号等）及びゲート制御信号Ｇ−ＣＳを生成する。データ制御信号Ｄ−ＣＳはデータ駆動部ＤＤに提供され、ゲート制御信号Ｇ−ＣＳはゲートドライバーＧＤに提供される。
【００３１】
ゲートドライバーＧＤは制御部ＣＴＲから提供されるゲート制御信号Ｇ−ＣＳに応答してゲート信号を順次的に出力する。
【００３２】
データ駆動部ＤＤは制御部ＣＴＲから提供されるデータ制御信号Ｄ−ＣＳに応答して出力映像データＲＧＢ´をデータ電圧に変換して出力する。出力されたデータ電圧は表示パネルＤＰに印加される。
【００３３】
表示パネルＤＰは複数のゲートラインＧＬ１〜ＧＬｎ、複数のデータラインＤＬ１〜ＤＬｍ、信号ラインＳＬ、及び複数の画素（複数の画素は、複数の種類の画素を含む概念である）を含む。表示パネルＤＰは、例えば有機発光層を含む有機発光表示パネル又は液晶層を含む液晶表示パネルのような平面表示パネルである。ゲートラインＧＬ１〜ＧＬｎは第１方向ＤＲ１に延長され、互いに並行に第２方向ＤＲ２に配列される。データラインＤＬ１〜ＤＬｍはゲートラインＧＬ１〜ＧＬｎと絶縁され、交差するよう配置される。例えば、データラインＤＬ１〜ＤＬｍは第２方向ＤＲ２に延長され、互いに並行に第１方向ＤＲ１に配列される。第１及び第２方向ＤＲ１、ＤＲ２は、互いに交差（たとえば直交）する。本明細書で第１及び第２方向ＤＲ１、ＤＲ２は各々、一方向及び他方向とも称する。
【００３４】
複数の各画素は、表示する色に限定はないものの、たとえば、レッド、グリーン、及びブルーのような原色（ｐｒｉｍａｒｙ  ｃｏｌｏｒ）の中から選択されたいずれか１つの色を表示する種類の画素であってもよい。画素は、たとえば、レッドを表示する画素、グリーンを表示する画素、ブルーを表示する画素という複数の種類であってもよく、本明細書では、「複数の画素」との概念は、この「複数の種類の画素」という概念を含むものとして説明される。複数の各画素が表示することができる色はレッド、グリーン、及びブルーに限定されず、画素はレッド、グリーン、及びブルー以外に、ホワイト、イエロー、シアン、及びマゼンタ等多様な色をさらに表示することができる。複数の画素は第１及び第２方向ＤＲ１、ＤＲ２に沿って行列状に配置される。
【００３５】
複数の画素はデータラインＤＬ１〜ＤＬｍの中で対応するデータラインと接続され、ゲートラインＧＬ１〜ＧＬｎの中で対応するゲートラインと接続される。
【００３６】
本発明の一例で、表示パネルＤＰは非表示部ＮＤＡ及び表示部を含む。表示部は映像を表示し、非表示部ＮＤＡは映像を表示しない。表示部には画素が配置される。非表示部ＮＤＡに画素を配置せず、画素を駆動するための回路を配置してもよい。
【００３７】
本発明の一例で、表示部は第１〜第３表示部ＤＡ１〜ＤＡ３を含んでもよい。第２表示部ＤＡ２は第１及び第３表示部ＤＡ１、ＤＡ３の間に配置される。非表示部ＮＤＡは、例えば表示パネルＤＰの左側端に配置される。
【００３８】
本発明の一例として、非表示部ＮＤＡ／第１表示部ＤＡ１／第２表示部ＤＡ２／第３表示部ＤＡ３、の順に、非表示部及び各表示部が第１方向ＤＲ１に沿って配置される。
【００３９】
本発明の一例で、画素は第１〜第３画素ＰＸ１〜ＰＸ３を含む。第１〜第３表示部ＤＡ１〜ＤＡ３は各々第１〜第３画素ＰＸ１〜ＰＸ３を含む。
【００４０】
本発明の一例としてゲートドライバーＧＤはインピクセルゲートドライバー（Ｉｎ−Ｐｉｘｅｌ  Ｇａｔｅ  ｄｒｉｖｅｒ）を用いてもよい。したがって、ゲートドライバーＧＤの少なくとも一部は画素が配置される部分に配置されてもよい。本発明の一例で、ゲートドライバーＧＤは非表示部ＮＤＡに配置される第１ゲート回路１００及び第１表示部ＤＡ１に配置される第２ゲート回路２００を含む。第１及び第２ゲート回路１００、２００の各々は複数配置される。
【００４１】
複数の第１ゲート回路１００は第２方向ＤＲ２に沿ってゲートラインＧＬ１〜ＧＬｎに各々対応するように配置される。
【００４２】
複数の第２ゲート回路１００は第１画素ＰＸ１に対応して行列状に配置される。より具体的に、複数の第２ゲート回路２００の中で第１方向ＤＲ１にｉ番目の第２ゲート回路はデータラインＤＬ１〜ＤＬｍの中でｉ番目のデータライン及びｉ＋１番目のデータラインの間に配置され、複数の第２ゲート回路２００の中で第２方向ＤＲ２にｋ番目の第２ゲート回路は複数のゲートラインの中でｋ番目のゲートライン及びｋ＋１番目のゲートラインの間に配置される。ｉ及びｋは１以上の整数である。
【００４３】
表示パネルＤＰは互いに直列接続された第１〜第ｎステージＳＧ１〜ＳＧｎを含む。第ｉステージはｉ番目の行に配置された第１ゲート回路１００及び第２ゲート回路２００で構成される。ｉ番目の行に配置された第１ゲート回路１００及び第２ゲート回路２００は信号ラインＳＬによって接続される。第１〜第ｎステージＳＧ１〜ＳＧｎはゲートラインＧＬ１〜ＧＬｎに各々接続され、ゲートラインＧＬ１〜ＧＬｎに第１〜第ｎゲート信号を各々印加する。
【００４４】
本発明の一例で、第１〜第ｎステージＳＧ１〜ＳＧｎの各々は２つの第２ゲート回路２００を含む。本発明はこれに限定されず、第１〜第ｎステージＳＧ１〜ＳＧｎの各々はｑ個以上の第２ゲート回路２００が配置されてもよい。ｑは３以上の整数である。ｑはゲートラインＧＬ１〜ＧＬｎの各々の特性によって決定される。ゲートラインＧＬ１〜ＧＬｎの各々の特性は、例えばゲートラインＧＬ１〜ＧＬｎの各々のインピーダンス特性である。例えば、ゲートラインＧＬ１〜ＧＬｎのインピーダンスが大きくなることによってｑは大きくなる。
【００４５】
ゲートドライバーＧＤとしてイン画素ゲートドライバーを用いる場合、第２ゲート回路２００が第１表示部ＤＡ１に分散されて配置されることによって、第２ゲート回路２００を配置するのに確保しなければならない領域が別に要求されない。したがって、非表示部ＮＤＡの幅、即ちベゼル幅を狭くすることができる。
【００４６】
図２Ａは図１に図示された第１画素の概略図であり、図２Ｂは図１に図示された第２画素の概略図であり、図２Ｃは図１に図示された第３画素の概略図である。
【００４７】
図２Ａを参照すると、第１画素ＰＸ１は第１画素電極３１０、第１画素回路３２０、第１光遮断部３３０を含む。
【００４８】
第１画素電極３１０は、例えば透明電極又は反射電極である。本発明の一例で第１画素回路３２０は第１ゲートラインＧＬ１及び第１データラインＤＬ１に接続され、第１画素電極３１０を駆動する。第１画素回路３２０は、例えば第１スイッチングトランジスタＳＴ１を含む。第１スイッチングトランジスタＳＴ１の入力端子は第１データラインＤＬ１に接続され、第１スイッチングトランジスタＳＴ１の制御端子は第１ゲートラインＧＬ１に接続され、第１スイッチングトランジスタＳＴ１の出力端子は第１画素電極３１０に接続される。本発明で第１画素回路３２０のような画素回路は特定されず、２つ以上のトランジスタを含み、データライン及びゲートラインの外に他のラインとさらに接続され、多様に変形されてもよい。
【００４９】
第１光遮断部３３０は少なくとも第２ゲート回路２００が視認されないように第２ゲート回路２００と平面視したとき、重畳するように配置される。
【００５０】
第２ゲート回路２００は第１画素電極３１０に第２方向ＤＲ２に離隔して配置される。第２ゲート回路２００は信号ラインＳＬ、第１トランジスタＴ１、及び第２トランジスタＴ２を含む。本発明の一例で、信号ラインＳＬはオンスイッチングライン２１３、オフスイッチングライン２１６、ロー電圧ライン２１５、及びクロックライン２１１を含む。本発明の一例で、オンスイッチングライン２１３、オフスイッチングライン２１６、ロー電圧ライン２１５、及びクロックライン２１１の各々の少なくとも一部は第１表示部ＤＡ１に配置される。例えば、オンスイッチングライン２１３、オフスイッチングライン２１６、ロー電圧ライン２１５、及びクロックライン２１１の各々の少なくとも一部は第１光遮断部３３０と平面視したとき、重畳するように配置される。第１トランジスタＴ１は第１ゲートラインＧＬ１に第１ゲート信号のハイ電圧を出力する。第１トランジスタＴ１の入力端子はクロックライン２１１と接続され、クロックライン２１１から第１クロック信号を受信する。第１トランジスタＴ１の制御端子はオンスイッチングライン２１３と接続され、オンスイッチングライン２１３からＱノード信号を受信する。第１トランジスタＴ１の出力端子は第１ゲートラインＧＬ１に接続される。
【００５１】
第２トランジスタＴ２は第１ゲートラインＧＬ１に第１ゲート信号のロー電圧を出力する。第２トランジスタＴ２の入力端子はロー電圧ライン２１５に接続され、ロー電圧ライン２１５からロー電圧を受信する。第２トランジスタＴ２の制御端子はオフスイッチングライン２１６に接続される。第２トランジスタＴ２の制御端子は、例えばオフスイッチングライン２１６から第２ゲートラインＧＬ２（図１に図示される）の第２ゲート信号を受信する。第２トランジスタＴ２の出力端子は第１トランジスタＴ１の出力端子と接続される。
【００５２】
第１トランジスタＴ１はＱノード信号に応答して第１クロック信号のハイ電圧をゲート電圧のハイ電圧として第１ゲートラインＧＬ１に出力し、所定期間経過した後、第２トランジスタＴ２は第２ゲートラインＧＬ２の第２ゲート信号に応答してロー電圧を第１ゲートラインＧＬ１にゲート電圧のロー電圧として出力する。第１スイッチングトランジスタＳＴ１はハイ電圧に応答してターンオンされ、第１データラインＤＬ１から受信するデータ電圧を第１画素電極３１０に出力する。第１スイッチングトランジスタＳＴ１はロー電圧に応答してターンオフされる。図２Ｂを参照すると、第２画素ＰＸ２は第２画素電極４１０、第２画素回路４２０、第２光遮断部４３０を含む。
【００５３】
第２画素電極４１０は、例えば透明電極又は反射電極である。本発明の一例で第２画素回路４２０は第１ゲートラインＧＬ１及び第２データラインＤＬ２に接続され、第２画素電極４１０を駆動することができる。第２画素回路４２０は、例えば第２スイッチングトランジスタＳＴ２を含む。第２スイッチングトランジスタＳＴ２の入力端子は第２データラインＤＬ２に接続され、第２スイッチングトランジスタＳＴ２の制御端子は第１ゲートラインＧＬ１に接続され、第２スイッチングトランジスタＳＴ２の出力端子は第２画素電極４１０に接続される。
【００５４】
第２スイッチングトランジスタＳＴ２は第１ゲートラインＧＬ１から第１ゲート信号を受信する。第２スイッチングトランジスタＳＴ２は第１ゲート信号のハイ電圧に応答してターンオンされ、第２データラインＤＬ２から受信したデータ電圧を第２画素電極４１０に出力する。第２スイッチングトランジスタＳＴ２は第１ゲート信号のロー電圧に応答してターンオフされる。第２光遮断部４３０は少なくとも第２スイッチングトランジスタＳＴ２が視認されないように第２スイッチングトランジスタＳＴ２と平面視しとき、重畳するように配置される。
【００５５】
図２Ｃを参照すると、第３画素ＰＸ３は第３画素電極５１０、第３画素回路５２０、第３光遮断部５３０を含む。第３画素電極５１０は、例えば透明電極又は反射電極である。
【００５６】
本発明の一例で第３画素回路５２０は第１ゲートラインＧＬ１及び第３データラインＤＬ３に接続され、第３画素電極５１０を駆動する。第３画素回路５２０は、例えば第３スイッチングトランジスタＳＴ３を含む。第３スイッチングトランジスタＳＴ３の入力端子は第３データラインＤＬ３に接続され、第３スイッチングトランジスタＳＴ３の制御端子は第１ゲートラインＧＬ１に接続され、第３スイッチングトランジスタＳＴ３の出力端子は第３画素電極５１０に接続される。
【００５７】
第３スイッチングトランジスタＳＴ３は第１ゲートラインＧＬ１から第１ゲート信号を受信する。第３スイッチングトランジスタＳＴ３は第１ゲート信号のハイ電圧に応答してターンオンされ、第３データラインＤＬ３から受信するデータ電圧を第３画素電極５１０に出力する。第３スイッチングトランジスタＳＴ３は第１ゲート信号のロー電圧に応答してターンオフされる。
【００５８】
第３光遮断部５３０は少なくとも第３スイッチングトランジスタＳＴ３が視認されないように第３スイッチングトランジスタＳＴ３と平面視したとき、重畳するように配置される。
【００５９】
図３Ａは図２Ａのレイアウトであり、図３Ｂは図２Ｂのレイアウトであり、図３Ｃは図２Ｃのレイアウトである。図４は図３ＡのＩ−Ｉ´に沿って切断した切断面の断面図である。
【００６０】
以下、図３Ａ及び図４を参照すると、前述したように、第１画素ＰＸ１は第１画素電極３１０、第１画素回路３２０、及び第１光遮断部３３０を含む。
【００６１】
第１スイッチングトランジスタＳＴ１は第１ゲート電極ＧＥ１、第１アクティブパターンＡＰ１、第１ソース電極ＳＥ１、及び第１ドレーン電極ＤＥ１を含む。本明細書で、トランジスタのゲート電極、ソース電極、及びドレーン電極は各々制御端子、入力端子、及び出力端子と称される。
【００６２】
第１ゲート電極ＧＥ１は第１ゲートラインＧＬ１から分岐され、第１アクティブパターンＡＰ１は第１絶縁膜ＩＬ１を介して第１ゲート電極ＧＥ１上に配置される。第１ソース電極ＳＥ１は第１データラインＤＬ１から分岐して第１アクティブパターンＡＰ１に接触し、第１ドレーン電極ＤＥ１は第１ソース電極ＳＥ１と離隔されて第１アクティブパターンＡＰ１と接触する。
第２絶縁膜ＩＬ２は第１スイッチングトランジスタＳＴ１をカバーする。第１画素電極３１０は第２絶縁膜ＩＬ２上に配置され、第１画素電極３１０は第２絶縁膜ＩＬ２で定義された第１コンタクトホールＣＮＴ１を通じて第１ドレーン電極ＤＥ１と接触する。
【００６３】
ライン２１１、２１３、２１５、２１６は第１方向ＤＲ１に延長され、第２方向ＤＲ２に互いに所定間隔離隔して配列される。
第１トランジスタＴ１は第２ゲート電極ＧＥ２、第２アクティブパターンＡＰ２、第２ソース電極ＳＥ２、及び第２ドレーン電極ＤＥ２を含む。
【００６４】
第２ゲート電極ＧＥ２はオンスイッチングライン２１３から分岐され、第２アクティブパターンＡＰ２は第１絶縁膜ＩＬ１を介して第２ゲート電極ＧＥ２上に配置される。
【００６５】
第２ソース電極ＳＥ２の一端は第２アクティブパターンＡＰ２と接触され、他端は第１絶縁膜ＩＬ１に定義された第２コンタクトホールＣＮＴ２を通じてクロックライン２１１と接触する。第２ソース電極ＳＥ２の一端は第２方向ＤＲ２と反対の第３方向ＤＲ３に延長された２つの第１枝部を含む。
【００６６】
第２ドレーン電極ＤＥ２の一端は第２ソース電極ＳＥ２と離隔されて第２アクティブパターンＡＰ２と接触し、第２ドレーン電極ＤＥ２の他端は第１絶縁膜ＩＬ１で定義された第３コンタクトホールＣＮＴ３を通じて第１ゲートラインＧＬ１と接続される。第２ドレーン電極ＤＥ２は２つの第１溝を含む。
【００６７】
２つの第１溝の各々は第３方向ＤＲ３に陥没する。２つの第１枝部は各々２つの第１溝に挿入される。したがって、２つの第１枝部は２つの第１溝と第１方向ＤＲ１に重畳して配置される。２つの第１枝部及び２つの第１溝の個数は第１トランジスタＴ１駆動特性にしたがって変更されてもよい。例えば、第１トランジスタＴ１の駆動特性（駆動容量（ｄｒｉｖｉｎｇ  ｃａｐａｃｉｔｙ）等）を高めるか、或いは第１トランジスタＴ１のチャンネルのＷｉｄｔｈ／Ｌｅｎｇｔｈ比率を高めるために第１枝部及び第１溝の個数は３つ以上である。
【００６８】
第２トランジスタＴ２は第３ゲート電極ＧＥ３、第３アクティブパターンＡＰ３、第３ソース電極ＳＥ３、及び第３ドレーン電極ＤＥ３を含む。
【００６９】
第３ゲート電極ＧＥ３はオフスイッチングライン２１６から分岐され、第３アクティブパターンＡＰ３は第１絶縁膜ＩＬ１を介して第３ゲート電極ＧＥ３上に配置される。
【００７０】
第３ソース電極ＳＥ３の一端は第３アクティブパターンＡＰ３と接触し、第３ソース電極ＳＥ３の他端は第１絶縁膜ＩＬ１で定義された第４コンタクトホールＣＮＴ４を通じてロー電圧ライン２１５と接触する。第３ソース電極ＳＥ３の一端は第３方向ＤＲ３に延長された２つの第２枝部を含む。
【００７１】
第３ドレーン電極ＤＥ３の一端は第３ソース電極ＳＥ３と離隔されて第３アクティブパターンＡＰ３と接触し、第３ドレーン電極ＤＥ３の他端は第２ドレーン電極ＤＥ２から分岐される。第３ドレーン電極ＤＥ３は２つの第２溝を含む。第２枝部及び第２溝は各々第１枝部及び第１溝と類似であるので、重複する説明は省略する。
【００７２】
第１光遮断部３３０は第１スイッチングトランジスタＳＴ１、第２ゲート回路２００、及び第１ゲートラインＧＬ１が視認されることを防止する。第１光遮断部３３０は第１スイッチングトランジスタＳＴ１、第２ゲート回路２００、及び第１ゲートラインＧＬ１と平面視したとき、重畳するように配置される。
【００７３】
本発明の一例で、第１光遮断部３３０は概略四角形状を有し、第１方向ＤＲ１に第１画素電極３１０と同一の幅を有する。第１光遮断部３３０は第２方向ＤＲ２に第１幅Ｗ１を有する。
【００７４】
本明細書で、表示パネルＤＰの任意の領域又は任意の部分の透過率は、例えば第１光遮断部３３０のような光遮断部によって陰る面積と陰られない面積との間の比率として定義される。
【００７５】
第１光遮断部３３０は、例えば表示パネルＤＰの上部ベース基板ＵＳ及び共通電極ＣＥの間に介在され、光吸収物質を含むブラックマトリックスを含む。しかし、第１光遮断部３３０はこれに限定されなく、多様に変形されてもよい。第１光遮断部３３０は、例えば表示パネルＤＰの下部ベース基板ＬＳ及び液晶層ＬＬの間に配置されるブラックマトリックスを含む。また、第１光遮断部３３０は反射率が高い金属を含むか、或いは互いに異なるカラーを透過させるカラーフィルターが積層されたカラーフィルター積層構造を有してもよい。カラーフィルター積層構造は、例えばレッドカラーフィルター、ブルーカラーフィルター、及びグリーンカラーフィルターの中で２つのカラーフィルターが積層された構造である。
【００７６】
図３Ｂを参照すると、第２画素ＰＸ２は第２画素電極４１０、第２画素回路４２０、及び第２光遮断部４３０を含む。
【００７７】
第２画素回路４２０及び第２画素電極４１０は各々第１画素回路３２０及び第１画素電極３１０と類似であるので、重複する説明は省略する。
【００７８】
本発明の一例で、第２光遮断部４３０は第２画素回路４２０及び第１ゲートラインＧＬ１が視認されることを防止する。第２光遮断部４３０は第２画素回路４２０及び第１ゲートラインＧＬ１と平面視したとき、重畳するように配置される。
【００７９】
本発明の一例で、第２光遮断部４３０は大略四角形状を有し、第１方向ＤＲ１に第２画素電極４１０と同一の幅を有する。第２光遮断部４３０は第２方向ＤＲ２に第２幅Ｗ２を有する。
【００８０】
本発明の一例で光遮断部４３０は第１光遮断部３３０と同一の物質からなされる。
【００８１】
図３Ｃを参照すると、前述したように、第３画素ＰＸ３は第３画素電極５１０、第３画素回路５２０、及び第３光遮断部５３０を含む。
【００８２】
第３画素回路５２０及び第３画素電極５１０は各々第１画素回路３２０及び第１画素電極３１０と類似であるので、重複される説明は省略する。
【００８３】
第３光遮断部５３０は第３画素回路５２０及び第１ゲートラインＧＬ１が視認されることを防止する。第３光遮断部５３０は第３画素回路５２０及び第１ゲートラインＧＬ１と平面視したとき、重畳するように配置される。
【００８４】
本発明の一例で、第３光遮断部５３０は大略四角形状を有し、第１方向ＤＲ１に第３画素電極５１０と同一の幅を有する。第３光遮断部５３０は第２方向ＤＲ２に第３幅Ｗ３を有する。
【００８５】
本発明の一例で光遮断部５３０は第１光遮断部３３０と同一の物質からなされる。
【００８６】
図３Ａ〜図３Ｃを参照すると、第１〜第３光遮断部３３０、４３０、５３０の面積は異なる。より具体的に、第１〜第３幅Ｗ１〜Ｗ３はＷ１＞Ｗ２＞Ｗ３を満足する。したがって、第１〜第３光遮断部３３０、４３０、５３０の面積を各々Ａ１〜Ａ３と定義する時、Ａ１〜Ａ３はＡ１＞Ａ２＞Ａ３を満足する。また、第１〜第３画素電極３１０、４１０、５１０の面積を各々Ｓ１〜Ｓ３と定義する時、Ｓ１〜Ｓ３はＳ１＜Ｓ２＜Ｓ３を満足する。
【００８７】
結果的に、第１画素ＰＸ１を備える第１表示部ＤＡ１の第１透過率が最も低く、第３画素ＰＸ３を備える第３表示部ＤＡ３の第３透過率が最も高く、第２画素ＰＸ２を備える第２表示部ＤＡ２の第２透過率が第１及び第２透過率の間の値を有する。
【００８８】
即ち、第２ゲート回路２００が第１表示部ＤＡ１に配置されることによって、第１及び第３透過率の間には大きい差異が発生する。しかし、第２透過率を有する第２表示部ＤＡ２を第１及び第３表示部ＤＡ３の間に介在させることによって、第１及び第３表示部ＤＡ１、ＤＡ３間の透過率差異による境界が視認されることを防止できる。その結果、表示装置１０００（図１に図示される）の画質が改善する。
【００８９】
図５は図１に図示された第１ステージの回路図である。
【００９０】
図１及び図５を参照すると、非表示部ＮＤＡには制御ラインＣＬ及び第１ステージＳＧ１の第１ゲート回路１００が配置され、第１表示部ＤＡ１には第２ゲート回路２００が配置される。
【００９１】
制御ラインＣＬは第１ステージＳＧ１に提供される第１電圧ラインＶＳＬ１、第１クロックラインＣＬＫ１、第２クロックラインＣＬＫ２、及び垂直開始ラインＳＴＬを含む。また、図面には図示しないが、制御ラインＣＬは第３クロックライン及び第４クロックラインをさらに含む。第１電圧ラインＶＳＬ１はロー電圧を伝達し、第１クロックラインＣＬＫ１は第１クロック信号を伝達し、第２クロックラインＣＬＫ２は第２クロック信号を伝達し、垂直開始ラインＳＴＬは垂直開始信号を伝達する。
【００９２】
本発明の一例で、第１ゲート回路１００はバッファ部１１０、充電部１２０、キャリー部１４０、第１放電部１５１、第２放電部１５３、スイッチング部１７０、第１維持部１８１、第２維持部１８２、第３維持部１８３、及び第４維持部１８４を含む。
【００９３】
バッファ部１１０は第４トランジスタＴ４を含む。バッファ部１１０の制御端子と入力端子とは垂直開始ラインＳＴＬに接続されて垂直開始信号を受信し、出力端子はＱノード（又は制御ノード）Ｑと接続される。バッファ部１１０は垂直開始信号のハイ電圧に応答して垂直開始信号のハイ電圧をＱノードＱに接続された充電部１２０に充電する。
【００９４】
充電部１２０は乗圧キャパシターＣｇｓを含む。乗圧キャパシターＣｇｓの第１端はＱノードＱに接続され、第２端は第１ゲートラインＧＬ１に接続される。
【００９５】
第１トランジスタＴ１の制御端子はオンスイッチングライン２１３を通じてＱノードＱに接続された充電部１２０の第１端と電気的に接続され、入力端子は第１クロックラインＣＬＫ１と接続されたクロックライン２１１を通じて第１クロック信号を受信し、出力端子は第１ゲートラインＧＬ１に接続される。第１トランジスタＴ１の制御端子に乗圧キャパシターＣｇｓに充電されたハイ電圧が印加された状態で第１クロック信号が受信されると、第１トランジスタＴ１はブートストラップ（Ｂｏｏｔｓｔｒａｐ）になる。この時、乗圧キャパシターＣｇｓは充電された電圧をブースティングする。第１トランジスタＴ１はブースティングされた電圧に応答して第１クロック信号のハイ電圧を第１ゲートラインＧＬ１に出力する。
【００９６】
キャリー部１４０は第１５トランジスタＴ１５を含む。キャリー部１４０の制御端子はＱノードＱに接続され、入力端子は第１クロック信号を受信し、出力端子は次のステージの中で１つのステージと接続される。キャリー部１４０はＱノードＱにハイ電圧が印加されると、第１クロック信号のハイ電圧を第１キャリー信号ＣＲ１に第２ステージＳＧ２に出力する。
【００９７】
第１放電部１５１は第９トランジスタＴ９を含む。第１放電部１５１の制御端子は、例えば次のステージの中で１つである第２ステージＳＧ２（図１に図示される）と接続され、入力端子はＱノードＱと接続され、出力端子は第１電圧ラインＶＳＬ１と接続される。第１放電部１５１は第２ステージＳＧ２から出力された第２ゲート信号のハイ電圧に応答してＱノードＱに印加された電圧をロー電圧に放電する。
【００９８】
第２トランジスタＴ２の制御端子はオフスイッチングライン２１６を通じて第２ステージＳＧ２と接続され、出力端子は第１ゲートラインＧＬ１と接続され、入力端子はロー電圧ライン２１５を通じて第１電圧ラインＶＳＬ１と接続される。第２トランジスタＴ２は第２ゲート信号のハイ電圧に応答して第１ゲートラインＧＬ１に印加された電圧をロー電圧に放電する。
【００９９】
第２放電部１５３は第６トランジスタＴ６を含む。第２放電部１５３の制御端子はリセット信号ＲＳを受信し、入力端子はＱノードＱに接続され、出力端子は第１電圧ラインＶＳＬ１と接続される。第２放電部１５３はゲートドライバーＧＤ（図１に図示される）の最後のステージである第ｎステージＳＧｎから出力されるリセット信号ＲＳのハイ電圧に応答してＱノードＱに印加された電圧をロー電圧に放電する。
【０１００】
スイッチング部１７０は第１２トランジスタＴ１２、第７トランジスタＴ７、第１３トランジスタＴ１３、及び第８トランジスタＴ８を含む。第１ゲートラインＧＬ１にハイ電圧が印加されると、第８及び第１３トランジスタＴ８、Ｔ１３がターンオンされ、ＮノードＮに印加された電圧をロー電圧に放電する。第１ゲートラインＧＬ１にロー電圧が印加されると、第８及び第１３トランジスタＴ８、Ｔ１３はターンオフされてＮノードＮには第１クロック信号同期された信号が印加される。
【０１０１】
第１維持部１８１は第１０トランジスタＴ１０を含む。第１維持部１８１の制御端子は第１クロック信号ＣＫを受信し、入力端子はＱノードＱに接続され、出力端子は第１ゲートラインＧＬ１に接続される。第１維持部１８１は第１クロック信号のハイ電圧に応答してＱノードＱの電圧を第１ゲートラインＧＬ１の電圧に維持させる。
【０１０２】
第２維持部１８２は第３トランジスタＴ３を含む。第２維持部１８２の制御端子はＮノードＮに接続され、入力端子は第１ゲートラインＧＬ１に接続され、出力端子は第１電圧ラインＶＳＬ１に接続される。
【０１０３】
第２維持部１８２はＮノードＮに印加されたハイ電圧に応答して第１ゲートラインＧＬ１の電圧をロー電圧に維持させる。第３維持部１８３は第１１トランジスタＴ１１を含む。第３維持部１８３の制御端子は第２クロックラインＣＬＫ２に接続されて第２クロック信号を受信し、入力端子は垂直開始信号を受信し、出力端子はＱノードＱに接続される。第３維持部１８３は第２クロック信号のハイ電圧に応答してＱノードＱの電圧を垂直開始信号の電圧レベルに維持させる。第４維持部１８４は第５トランジスタＴ５を含む。第４維持部１８４の制御端子は第２クロック信号を受信し、入力端子は第１ゲートラインＧＬ１と接続され、出力端子は第１電圧ラインＶＳＬ１に接続される。第４維持部１８４は第２クロック信号のハイ電圧に応答して第１ゲートラインＧＬ１の電圧をロー電圧に維持させる。
【０１０４】
以上では第１及び第２トランジスタＴ１、Ｔ２が第２ゲート回路２００の構成として第１表示部ＤＡ１に配置される実施形態に対して説明した。しかし、本発明はこれに限定されない。
【０１０５】
図６は本発明の一実施形態に係る第１画素の概略図である。図６に図示されたように、本発明の一実施形態に係る第２ゲート回路２１０は第１トランジスタＴ１のみを含み、第２トランジスタＴ２（図５に図示される）は第１ゲート回路１００の構成として、第１表示部ＤＡ１に配置されなく、非表示部ＮＤＡ（図５に図示される）に配置される。また、図示されないが、本発明の一実施形態で、第２ゲート回路２１０は第２トランジスタＴ２のみを含むか、或いはバッファ部１１０、充電部１２０、キャリー部１４０、第１放電部１５１、第２放電部１５３、スイッチング部１７０、第１維持部１８１、第２維持部１８２、第３維持部１８３及び第４維持部１８４の中で少なくともいずれか１つをさらに含んでもよい。
【０１０６】
図７は本発明の一実施形態に係る表示パネルを概略的に示した図面である。図７では第１〜第３表示部ＤＡ１〜ＤＡ３のみを概略的に図示し、第１〜第３表示部ＤＡ１〜ＤＡ３の構成（例えば、第１及び第２ゲート回路１００、２００（図１に図示される））に対する図示は省略した。
【０１０７】
本発明の一実施形態で、表示パネルＤＰ１は複数の第１及び第２表示部ＤＡ１、ＤＡ２を含む。表示パネルＤＰ１は例えば、第１表示部ＤＡ１／第２表示部ＤＡ２／第３表示部ＤＡ３／第２表示部ＤＡ２／第１表示部ＤＡ１の順に配置される表示部ＤＡ１〜ＤＡ３を含む。
【０１０８】
このような構造で、ゲートドライバーＧＤ（図１に図示される）は第３表示部ＤＡ３の両側に定義された非表示部ＮＤＡ及び第１表示部ＤＡ１に配置されるので、表示パネルＤＰ１が安定的に駆動される。特に、第３表示部ＤＡ３が大面積である場合、第３表示部ＤＡ３の両側の縁領域の間の輝度偏差が発生することが防止され、表示パネルＤＰ１がさらに安定的に駆動される。
【０１０９】
第１〜第３表示部ＤＡ１〜ＤＡ３はこれに限定されない。図８は本発明の一実施形態に係る表示パネルを概略的に示した図面である。図８では第１〜第３表示部ＤＡ１〜ＤＡ３のみを概略的に図示し、第１〜第３表示部ＤＡ１〜ＤＡ３の構成（例えば、第１及び第２ゲート回路１００、２００（図１に図示される）に対する図示は省略した。
【０１１０】
図８に図示された表示パネルＤＰ１に比べて表示パネルＤＰ２の第３表示部ＤＡ３は複数配置される。第３表示部ＤＡ３は第１方向ＤＲ１に互いに離隔して配置される。表示パネルＤＰ２は、例えば第１方向ＤＲ１に“第１表示部ＤＡ１／第２表示部ＤＡ２／第３表示部ＤＡ３／第２表示部ＤＡ２／第１表示部ＤＡ１／第２表示部ＤＡ２／第３表示部ＤＡ３／第２表示部ＤＡ２／第１表示部ＤＡ１”順に配置される表示部ＤＡ１〜ＤＡ３を含む。
【０１１１】
したがって、表示パネルＤＰ２が大面積を有する場合、第３表示部ＤＡ３の両側の縁領域の間の輝度偏差が発生することが防止され、表示パネルＤＰ２がさらに安定的に駆動される。
【０１１２】
図９は本発明の一実施形態に係る表示パネルを概略的に示した図面である。
【０１１３】
図９を参照すると本発明の一例で、表示パネルＤＰ３はゲートドライバーＧＦ（たとえば、イン画素ゲートドライバー）るを含む。図１に図示されたゲートドライバーＧＤと比較して、ゲートドライバーＧＦは第３ゲート回路２５０をさらに含むと点を除くては同一であるので、重複される説明は省略する。
【０１１４】
また、図１に図示された第２ゲート回路２００と区別するために、図９に図示された第２ゲート回路は第２ゲート回路２１０と称する。第２ゲート回路２１０は第３ゲート回路２５０と信号ラインＳＬを通じて接続される。
【０１１５】
第３ゲート回路２５０は複数に配置される。本発明の一例で、第３ゲート回路２５０は第２画素ＰＸ２に対応して行列状に配置される。より具体的に、複数の第３ゲート回路２５０の中で第１方向ＤＲ１にｊ番目の第３ゲート回路はデータラインＤＬ１〜ＤＬｍの中でｊ番目のデータライン及びｊ＋１番目のデータラインの間に配置される。ｊはｉより大きい整数である。
【０１１６】
複数の第３ゲート回路２５０の中で第２方向ＤＲ２にｋ番目の第３ゲート回路は複数のゲートラインの中でｋ番目のゲートライン及びｋ＋１番目のゲートラインの間に配置される。
【０１１７】
本発明の一例で、第１〜第ｎステージＳＧ１〜ＳＧｎの中で第ｉステージはｉ番目の行に配置された第１〜第３ゲート回路１００、２１０、２５０で構成される。ｉ番目の行に配置された第１〜第３ゲート回路１００、２１０、２５０は信号ラインＳＬによって接続される。
【０１１８】
本発明の一例で、第１〜第ｎステージＳＧ１〜ＳＧｎの各々は２つの第３ゲート回路２５０を含む。本発明はこれに限定されなく、第１〜第ｎステージＳＧ１〜ＳＧｎの各々はｑ個以上の第２ゲート回路２１０が配置される。ｑは前述したようにゲートラインＧＬ１〜ＧＬｎの各々の特性によって決定される。
【０１１９】
ゲートドライバーＧＦの一部構成は第３ゲート回路２５０として第２表示部ＤＡ２まで空間的に分配されるので、非表示部ＮＤＡ（又はベゼル）の幅は効果的に減少し、第１表示部ＤＡ１の透過率が増加する。
【０１２０】
図１０Ａは本発明の一実施形態に係る図９に図示された第１画素の概略図であり、図１０Ｂは本発明の一実施形態に係る図９に図示された第２画素の概略図であり、図１０Ｃは本発明の一実施形態に係る図９に図示された第３画素の概略図である。
【０１２１】
図１０Ａ及び図１０Ｃで第１及び第３画素ＰＸ１、ＰＸ３は図２Ａ及び図２Ｃに図示された第１及び第３画素ＰＸ１、ＰＸ３と同一であるので、重複する説明は省略する。
【０１２２】
図１０Ｂを参照すると、第２画素ＰＸ２は第２画素電極４１０、第２画素回路４２０、第２光遮断部４４０を含む。
【０１２３】
第３ゲート回路２５０は第２画素電極４１０に第２方向ＤＲ２に離隔して配置される。本発明の一例として、第２トランジスタは複数配置される。したがって、図１０Ａに図示されたように、複数の第２トランジスタの中で少なくともいずれか１つＴ２１は第２ゲート回路２１０に配置され、複数の第３トランジスタの中で少なくとも他の１つＴ２２は第３ゲート回路２５０に配置される。
【０１２４】
本発明の一例で、オフスイッチングライン２１６及びロー電圧ライン２１５の各々の少なくとも一部は第２表示部ＤＡ２に配置される。例えば、オンスイッチングオフスイッチングライン２１６及びロー電圧ライン２１５の各々の少なくとも一部は第２光遮断部４４０と平面視したとき、重畳するように配置される。
【０１２５】
本発明の一例で、第２光遮断部４４０は第２画素回路４２０、第３ゲート回路２５０、及び第１ゲートラインＧＬ１が視認されることを防止する。第２光遮断部４４０は第２画素回路４２０、第３ゲート回路２５０、及び第１ゲートラインＧＬ１と平面視したとき、重畳するように配置される。
【０１２６】
第３ゲート回路２５０はこれに限定されず、多様に変形されてもよい。本発明の一例で、第２透過率は第１透過率より高くなければならないので、第３ゲート回路２５０が配置された面積は第２ゲート回路２１０が配置された面積より小さいか、或いは第３ゲート回路２５０に含まれたトランジスタの個数（又は単位面積当たり個数）は第２ゲート回路２１０に含まれたトランジスタの個数（又は単位面積当たり個数）より少ない。言い換えれば、Ｎ１＞Ｎ２又はＲ１＞Ｒ２が満足される。Ｎ１は第２ゲート回路２１０の単位面積当たりトランジスタの個数であり、Ｎ２は第３ゲート回路２５０の単位面積当たり個数であり、Ｒ１は第２ゲート回路２１０が配置された面積であり、Ｒ２は第３ゲート回路２５０が配置された面積である。本発明の一実施形態で、第３ゲート回路２５０は第２トランジスタＴ２２の代わりに第１トランジスタＴ１を含んでもよい。
【０１２７】
図１１は本発明の一実施形態に係る図９に図示された第１画素の概略図である。
【０１２８】
図１１に図示されたように、第２ゲート回路２１０は、例えば第２トランジスタＴ２を含まず、第１トランジスタＴ１を含む。
【０１２９】
本発明の一例で、オンスイッチングライン２１３及びオフスイッチングライン２１６の各々の少なくとも一部は第１表示部ＤＡ１に配置される。例えば、オフスイッチングライン２１６及びロー電圧ライン２１５の各々の少なくとも一部は第１光遮断部３３１と平面視したとき、重畳するように配置される。
【０１３０】
第１光遮断部３３１は第１スイッチングトランジスタＳＴ１、第２ゲート回路２１０、及び第１ゲートラインＧＬ１が視認されることを防止する。第１光遮断部３３１は第１スイッチングトランジスタＳＴ１、第２ゲート回路２１０、及び第１ゲートラインＧＬ１と平面視したとき、重畳するように配置される。
【０１３１】
図１２は本発明の一実施形態に係る表示装置を概略的に示した図面である。
【０１３２】
図１２を参照すると、表示装置１０００はバックライトユニットＢＬＵをさらに含み、表示パネルＤＰは液晶表示パネルである。
【０１３３】
バックライトユニットＢＬＵは、例えば第１〜第３部Ｐ１〜Ｐ３を含む。第１〜第３部Ｐ１〜Ｐ３は各々第１〜第３表示部ＤＡ１〜ＤＡ３と垂直に重畳して配置される。第１〜第３部Ｐ１〜Ｐ３は各々上側に第１〜第３光Ｌ１〜Ｌ３を生成する。したがって、第１〜第３光Ｌ１〜Ｌ３は各々第１〜第３表示部ＤＡ１〜ＤＡ３の背面に提供される。
【０１３４】
本発明の一例で、第１〜第３光Ｌ１〜Ｌ３の強さは第１〜第３表示部ＤＡ１〜ＤＡ３の透過率にしたがって調節されてもよい。より具体的に、第２表示部ＤＡ２の第２透過率は第１表示部ＤＡ１の第１透過率より大きく、第３表示部ＤＡ３の第３透過率より小さいので、第２光Ｌ２の強さは第１光Ｌ１の強さより小さく、第３光Ｌ３の強さより大きい。
【０１３５】
本発明の一例として、第１〜第３光Ｌ１〜Ｌ３の強さの比率は第１〜第３透過率又は第１〜第３透過率の２乗の比率と実質的に同一である。本発明の一例として、第１〜第３光Ｌ１〜Ｌ３の強さの比率は第１〜第３光遮断部３３０、４３０、５３０（図３Ａ〜図３Ｃに図示される）の面積又は面積の２乗の比率と実質的に同一である。
【０１３６】
このように、相対的に大きい透過率を有する表示パネルＤＰの部分にさらに大きい強さを有する光を提供することによって、第１及び第３表示部ＤＡ１、ＤＡ３間の透過率差異による境界が視認されることが防止される。
【０１３７】
図１３は本発明の一実施形態に係る表示パネルを概略的に示した図面である。
【０１３８】
図１３を参照すると、第１〜第３表示部ＤＡ１〜ＤＡ３には各々第１〜第３映像信号ＩＳ１〜ＩＳ３が提供される。第１〜第３映像信号ＩＳ１〜ＩＳ３は第１〜第３表示部ＤＡ１〜ＤＡ３で表示される映像に対する情報を有する信号である。第１〜第３映像信号ＩＳ１〜ＩＳ３は外部から提供された外部信号であるか、或いは外部信号を表示パネルＤＰに合うように処理される、例えば、制御部ＣＴＲ内部の処理信号である、このような外部信号又は処理信号を基づいて生成されたデータ電圧である。
【０１３９】
本発明の一例で、同一の階調値で第２映像信号ＩＳ２の輝度値は第１映像信号ＩＳ１の輝度値より小さく、第３映像信号ＩＳ３の輝度値より大きい。
【０１４０】
本発明の一例として、第１〜第３映像信号ＩＳ１〜ＩＳ３の輝度値の比率は第１〜第３透過率又は第１〜第３透過率の２乗の比率と実質的に同一である。本発明の一例として、第１〜第３映像信号ＩＳ１〜ＩＳ３の輝度値の比率は第１〜第３光遮断部３３０、４３０、５３０（図３Ａ〜図３Ｃに図示される）の面積又は面積の２乗の比率と実質的に同一である。
【０１４１】
このように、相対的に大きい透過率を有する表示パネルＤＰの部分に同一階調で大きい輝度値を有する映像信号を提供することによって、第１及び第３表示部ＤＡ１、ＤＡ３の間の透過率差異による境界が視認されないようにすることができる。
【０１４２】
一方、本発明は本明細書に記載された実施形態に限定されることではなく、本発明の思想及び範囲を逸脱しない範囲で、多様に修正及び変形できることはこの技術分野で通常の知識を有する者には明確である。したがって、そのような変形形態又は修正形態は本発明の特許請求の範囲に属する。
【符号の説明】
【０１４３】
ＢＬＵ      バックライトユニット
ＣＴＲ      制御部
ＣＬＫ      クロックライン
ＣＮＴ      コンタクトホール
ＣＥ        共通電極
Ｃｇｓ      乗圧キャパシター
ＣＲ        キャリー信号
ＣＳ        制御信号
ＤＡ        表示部
ＤＤ        データ駆動部
ＤＥ        ドレイン電極
ＤＰ        表示パネル
ＤＲ１〜３  第１方向〜第３方向
ＧＤ  ゲートドライバー
ＧＬ１〜ＧＬｎ    第１〜第ｎゲートライン
ＤＬ１〜ＤＬｍ    第１〜第ｍデータライン
ＰＸ１〜ＰＸ３    第１〜第３画素
ＵＳ  上部ベース基板
ＶＳＬ１  第１電圧ライン
１００      第１ゲート回路
１１０      バッファ部
１２０      充電部
１４０      キャリー部
１５１、１５３      第１放電部、第２放電部
１７０      スイッチング部
１８１〜１８４      第１維持部〜第４維持部
２００      第２ゲート回路
２１１      クロックライン
２１３      オンスイッチングライン
２１５      ロー電圧ライン
２１６      オフスイッチングライン
【図１】
2017187762.tif 000003
【図２Ａ】
2017187762.tif 000004
【図２Ｂ】
2017187762.tif 000005
【図２Ｃ】
2017187762.tif 000006
【図３Ａ】
2017187762.tif 000007
【図３Ｂ】
2017187762.tif 000008
【図３Ｃ】
2017187762.tif 000009
【図４】
2017187762.tif 000010
【図５】
2017187762.tif 000011
【図６】
2017187762.tif 000012
【図７】
2017187762.tif 000013
【図８】
2017187762.tif 000014
【図９】
2017187762.tif 000015
【図１０Ａ】
2017187762.tif 000016
【図１０Ｂ】
2017187762.tif 000017
【図１０Ｃ】
2017187762.tif 000018
【図１１】
2017187762.tif 000019
【図１２】
2017187762.tif 000020
【図１３】
2017187762.tif 000021