(57)【要約】      （修正有）【課題】プローブシステムのインピーダンスキャリブレーションのための試験規格及び方法並びに試験規格を含む及び／又は方法を用いるプローブシステムを提供する。【解決手段】試験規格は、少なくとも一つの試験構造体１１０を含み、試験規格は、試験構造体１１０と関連しているアライメント構造体２００をさらに含む。試験規格は、複数の試験構造体１１０を含み、複数の試験構造体１１０は、薄膜スルー試験構造体１２０及び薄膜オフセット試験構造体１３０を含む。複数の試験構造体１１０は、プローブヘッド４０の複数のプローブ領域４２に同時に接触するように位置され、プローブシステム２０のキャリブレーション方法を含む。【選択図】図１
2017168793.tif 000002
【特許請求の範囲】
【請求項１】
プローブシステムのインピーダンスキャリブレーションのための試験規格であって、前記試験規格は、
試験規格基板と、前記試験規格基板の表面内を延在する薄膜スルー試験構造体及び薄膜オフセット試験規格構造体とを含み、
前記薄膜スルー試験構造体は、
（i）前記プローブシステムの第一のプローブに接触するように配置される、第一のスルー接触パッドと、
（ii）前記プローブシステムの第二のプローブに接触するように、前記第一のスルー接触パッドに関連して配置される、第二のスルー接触パッドと、
（iii）前記第一のスルー接触パッドと電気的に通信している第一のスルー導電体の端部、及び、前記第二のスルー接触パッドと電気的に通信している第二のスルー導電体の端部を含む細長のスルー導電体であって、前記細長のスルー導電体はスルー導電体の形状及びスルー導電体のインピーダンスを有している、細長のスルー導電体と、
を含み、更に、
前記薄膜オフセット試験構造体は、
（i）少なくとも実質的に前記第一のスルー接触パッドと同様であり、前記第一のプローブに接触するように配置される、オフセット接触パッドと、
（ii）少なくとも１点において前記第二のスルー接触パッドと異なっており、前記第二のプローブに接触するように、前記オフセット接触パッドに関連して配置される、オフセット接触領域と、
（iii）前記オフセット接触パッドと電気的に接続している第一のオフセット導電体の端部、及び、前記オフセット接触領域と物理的に接触するように延在する第二のオフセット導電体の端部を含む細長のオフセット導電体であって、前記細長のオフセット導電体は、前記スルー導電体の形状に対応するオフセット導電体の形状及び前記スルー導電体のインピーダンスに対応するオフセット導電体のインピーダンスを有している、細長のオフセット導電体と、
を含む試験規格。
【請求項２】
前記オフセット導電体の形状及び前記スルー導電体の形状はともに非直線形状を含む、請求項１に記載の試験規格。
【請求項３】
前記オフセット導電体のインピーダンスは、前記スルー導電体のインピーダンスと１％未満の閾値インピーダンス差内で整合する、請求項１に記載の試験規格。
【請求項４】
前記オフセット試験構造体は、前記試験規格基板の表面内に延在する導電オフセット接地面をさらに含み、前記導電オフセット接地面は、前記試験規格基板の表面内で、前記オフセット接触パッド及び前記細長のオフセット導電体のまわりに延在し、かつ、それらから相隔たる、請求項１に記載の試験規格。
【請求項５】
前記オフセット試験構造体はオフセットショートである、請求項４に記載の試験規格。
【請求項６】
前記オフセット接触領域は、前記導電オフセット接地面の一部によって画定され、前記細長のオフセット導電体のうちの前記第二のオフセット導電体の端部と電気的に通信している、請求項５に記載の試験規格。
【請求項７】
前記オフセット試験構造体はオフセットオープンである、請求項４に記載の試験規格。
【請求項８】
前記オフセット接触領域は、前記細長のオフセット導電体のうちの前記第二のオフセット導電体の端部から延在する電気絶縁領域によって画定される、請求項７に記載の試験規格。
【請求項９】
プローブシステムのインピーダンスキャリブレーションのための試験規格であって、前記プローブシステムは複数の被験デバイス（ＤＵＴ）に同時に接触するように構成されたプローブヘッドを含み、前記プローブヘッドは複数のプローブ領域を含み、前記複数のプローブ領域のうちの各々は前記複数のプローブ領域のうちの残りのプローブ領域に関連して、前記複数の被験デバイスのうちの対応する１つに接触するように配置され、さらに、前記試験規格は複数のプローブ領域に同時に接触するように構成され、前記試験規格は、
複数の試験構造体であって、前記複数の試験構造体のうちの各々は、
（i）前記プローブヘッドが前記試験規格と接触すると、前記複数の試験構造体のうちの残りの試験構造体に関連して、前記複数のプローブ領域のうちの対応する１つに接触するように配置され、これにより前記複数の試験構造体が前記複数のプローブ領域に同時に接触し、
（ii）前記複数のプローブ領域のうちの対応する１つの第一のプローブ先端に接触するように構成された第一の接触領域を含み、
（iii）前記第一の接触領域から相隔たる第二の接触領域を含み、かつ、前記複数のプローブ領域のうちの対応する１つの第二のプローブ先端に接触するように構成され、
（iv）前記複数のプローブ領域のうちの対応する１つに所定の試験条件を適応するように構成される、試験規格。
【請求項１０】
前記所定の試験条件は、ショート試験条件、オープン試験条件、ロード試験条件、スルー試験条件、及びオフセット試験条件のうちの少なくとも１つを含む、請求項９に記載の試験規格。
【請求項１１】
前記所定の試験条件は、前記複数の試験構造体のうちの各試験構造体に対して同じ試験条件である、請求項９に記載の試験規格。
【請求項１２】
前記複数の試験構造体のうちの選定された試験構造体の前記所定の試験条件は、前記複数の試験構造体のうちの残りの試験構造体の前記所定の試験条件とは異なる、請求項９に記載の試験規格。
【請求項１３】
前記複数の試験構造体のうちの選定された試験構造体の前記所定の試験条件は、ショート試験条件、オープン試験条件、スルー試験条件、及びオフセット試験条件のうちの一つであり、さらに、前記複数の試験構造体のうちの残りの試験構造体の前記所定の試験条件はロード試験条件である、請求項９に記載の試験規格。
【請求項１４】
前記プローブヘッドは、前記試験規格に接触すると、前記複数のプローブ領域のうちの各々は前記複数の試験構造体のうちの対応する１つに接触する、請求項９に記載の試験規格。
【請求項１５】
前記複数のプローブ領域の各々は複数のプローブ先端を含み、前記複数のプローブ先端は前記第一のプローブ先端及び前記第二のプローブ先端を含み、前記複数の試験構造体の各々は複数の接触領域を含み、前記複数の接触領域は前記第一の接触領域及び前記第二の接触領域を含み、さらに、前記複数の接触領域のうちの各々は前記プローブヘッドが前記試験規格に接触すると、前記複数のプローブ先端のうちの対応する１つに接触するように配置される、請求項９に記載の試験規格。
【請求項１６】
デバイス基板の上に存在する複数の被験デバイス（ＤＵＴ）を同時に試験するように構成されたプローブシステムであって、前記プローブシステムは、
複数のプローブ領域を含んでいるプローブヘッドであって、前記複数のプローブ領域の各々は、前記複数の被験デバイスのうちの対応する１つに接触するように、前記複数のプローブ領域のうちの残りのプローブ領域に関連して配置される、プローブヘッドと、
前記デバイス基板を支持するように構成された支持表面を含んでいるチャックと、
前記支持表面の上に配置される請求項９に記載の試験規格と、
を備えるプローブシステム。
【請求項１７】
プローブシステムのインピーダンスキャリブレーションのための試験規格であって、前記プローブシステムは、被験デバイス（ＤＵＴ）のうちの対応する複数の接触パッドに接触するように配置される複数のプローブ先端を含んでいるプローブヘッドを含み、前記試験規格は、試験構造体とアライメント構造体とを含み、
前記試験構造体は、複数の接触領域を含んでいる試験構造体であって、前記複数の接触領域の相対配向は、前記複数のプローブ先端の相対配向に対応し、これによって、前記プローブヘッドが前記試験規格に接触すると、前記複数のプローブ先端のうちの各々は、前記複数の接触領域のうちの対応する１つに接触し、更に、
前記アライメント構造体は、
（i）前記試験構造体から相隔てており、
（ii）複数のアライメントマークを含み、
（iii）前記複数のアライメントマークの相対配向は、前記複数の接触領域の前記相対配向に対応しており、かつ、
（iv）前記複数のアライメントマークのうちの各々と前記複数の接触領域のうちの対応する１つとの間の距離は、前記複数のアライメントマークのうちの各々と前記複数の接触領域のうちの対応する他の１つの接触領域との間の距離に等しい、又は少なくとも実質的に等しい、試験規格。
【請求項１８】
前記試験規格は、前記複数の接触領域のうちの各々に対して対応するアライメントマークを含む、請求項１７に記載の試験規格。
【請求項１９】
前記複数のアライメントマークの相対配向は、前記複数の接触領域の相対配向に整合する、請求項１７に記載の試験規格。
【請求項２０】
複数の被験デバイス（ＤＵＴ）に同時に接触するように構成されるプローブヘッドを含み、前記プローブヘッドは複数のプローブ領域を含み、前記複数のプローブ領域のうちの各々は、前記複数の被験デバイスのうちの対応する１つに接触するように、前記複数のプローブ領域のうちの残りのプローブ領域に関連して配置された、プローブシステムをキャリブレーションする方法であって、前記方法は、
前記プローブヘッドを、複数の試験構造体を含む試験規格と合わせるステップを備え、前記合わせるステップでは、前記複数のプローブ領域のうちの各々のプローブ領域を前記複数の試験構造体のうちの対応する試験構造体と合わせるものとし、さらに、
前記複数のプローブ領域のうちの各々のプローブ領域を、前記複数の試験構造体のうちの前記対応する試験構造体に同時に接触させるステップと、
前記複数の試験構造体のうちの前記対応する試験構造体を有する前記複数のプローブ領域のうちの各々のプローブ領域に、所定の試験条件を適応するステップと、
を備える方法。
【請求項２１】
前記所定の試験条件を適用するステップは、前記複数のプローブ領域のうちの各プローブ領域に同じ試験条件を適用するステップを含む、請求項２０に記載の方法。
【請求項２２】
前記所定の試験条件を適用するステップは、前記複数のプローブ領域のうちの選定されたプローブ領域に第一の試験条件を適用するステップと、前記複数のプローブ領域のうちの残りのプローブ領域に第二の試験条件を適用するステップとを含む、請求項２０に記載の方法。
【請求項２３】
前記所定の試験条件を適用するステップは、前記複数のプローブ領域のうちの選定されたプローブ領域に、ショート試験条件、オープン試験条件、及びスルー試験条件のうちの１つを適用するステップと、前記複数のプローブ領域のうちの残りのプローブ領域にロード試験条件を適用するステップとを含む、請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プローブシステムのインピーダンスキャリブレーションのための試験規格及び方法に関する。
【背景技術】
【０００２】
プローブシステムは、被験デバイス（ＤＵＴ）の動作を試験するため、及び／又は、定量化するために用いられる。そのようなＤＵＴの例は、半導体デバイス、集積回路デバイス、及び／又は、集積回路チップを含む。ＤＵＴの試験を行う前に、プローブシステムがキャリブレーションされる。このキャリブレーションは、プローブシステムの動作を定量化するために、プローブシステムが完全な状態であることを検証するために、及び／又は、ＤＵＴのより正確な特徴付けを可能とするために用いられる。例えば、インピーダンスキャリブレーションは、プローブシステム上で行われ、このインピーダンスキャリブレーションは、ＤＵＴの試験中に、プローブシステムのインピーダンス特性をＤＵＴのインピーダンス特性から厳密に分離するために用いられる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ＤＵＴが小さくなるにつれて、試験方法がますます正確かつ高精度になるにつれて、及び／又は、ＤＵＴの所要電力が減少するにつれて、キャリブレーション装置及び／又はキャリブレーション方法を向上させることが望まれている。従って、プローブシステムのインピーダンスキャリブレーションのための試験規格及び方法の向上が求められている。
【課題を解決するための手段】
【０００４】
本明細書では、プローブシステムのインピーダンスキャリブレーションの試験規格及び方法、並びに、前記試験規格を含む、及び／又は、前記方法を用いるプローブシステムが開示される。試験規格は少なくとも１つの試験構造体を含む。ある実施形態では、試験規格は試験構造体と関連するアライメント構造体をさらに含む。これらの実施形態では、試験構造体は複数の接触領域を含む。アライメント構造体は、試験構造体からから相隔てており、複数のアライメントマークを含む。複数のアライメントマークの相対配向は、複数の接触領域の相対配向に対応しており、複数のアライメントマークのうちの各々と複数の接触領域のうちの対応する１つとの距離は、複数のアライメントマークの各々に対して少なくとも実質的に等しい。
【０００５】
ある実施形態では、試験規格は複数の試験構造体を含む。ある実施形態では、複数の試験構造体は薄膜スルー試験構造体及び薄膜オフセット試験構造体を含む。これらの実施形態では、薄膜スルー試験構造体は、第一のスルー接触パッド、第二のスルー接触パッド、及び細長のスルー導電体を含む。細長のスルー導電体は、第一のスルー接触パッドと電気的に通信する第一のスルー導電体端部、及び、第二のスルー接触パッドと電気的に通信する第二のスルー導電体端部を含む。細長のスルー導電体は、スルー導電体の形状及びスルー導電体のインピーダンスを有している。薄膜オフセット試験構造体は、オフセット接触パッド、オフセット接触領域、及び細長のオフセット導電体を含む。細長のオフセット導電体は、オフセット接触パッドと電気的に通信している第一のオフセット導電体端部、及び、オフセット接触領域と物理的に接触するように延在する第二のオフセット導電体端部を含む。細長のオフセット導電体は、スルー導電体の形状に対応するオフセット導電体の形状、及び、スルー導電体のインピーダンスに対応するオフセット導電体のインピーダンスを有する。
【０００６】
ある実施形態では、複数の試験構造体は、プローブヘッドの複数のプローブ領域に同時に接触するように位置される。これらの実施形態では、複数の試験構造体のうちの各々は、複数のプローブ接触領域のうちの対応する１つと接触するように、複数の試験構造体のうちの残りの試験構造体に関連して位置される。加えて、複数の試験構造体の各々は、複数の接触領域のうちの対応する１つの第一のプローブ先端に接触するように構成された第一の接触領域、及び、第一の接触領域から相隔てており、複数の接触領域のうちの対応する１つの第二のプローブ先端に接触するように構成された第二の接触領域を含む。複数の試験構造体の各々は、さらに、所定の試験条件を複数のプローブ領域のうちの対応する１つに適用するように構成される。
【０００７】
本開示は、プローブシステムをキャリブレーションする方法を開示する。本方法は、プローブヘッドと試験規格とを合わせるステップと、プローブヘッドの各プローブ領域を試験規格のうちの対応する試験構造体に同時に接触させるステップとを含む。本方法は、さらに、所定の試験条件を、対応する試験構造体を有する各プローブ領域に適用するステップを含む。
【図面の簡単な説明】
【０００８】
【図１】本開示による、プローブシステムの例を例示する概略図である。
【図２】本開示による、試験規格に接触しているプローブヘッドの例を例示する概略断面図である。
【図３】図１のプローブシステムによって試験することのできる複数の被験デバイスを含むデバイス基板の概略上面図である。
【図４】図１のプローブシステムをキャリブレーションするために用いられる複数の試験構造体を含んでいる試験規格の概略上面図である。
【図５】本開示による、プローブシステム、試験規格、及び方法とともに用いられる薄膜スルー試験構造体の概略図である。
【図６】本開示による、プローブシステム、試験規格、及び方法とともに用いられる薄膜スルー試験構造体の別の概略図である。
【図７】本開示による、プローブシステム、試験規格、及び方法とともに用いられる薄膜スルー試験構造体の別の概略図である。
【図８】図５〜図７の薄膜スルー試験構造体の等価回路図である。
【図９】薄膜オフセットショート試験構造体の形での、本開示による薄膜オフセット試験構造体の概略図である。
【図１０】図９の薄膜オフセットショート試験構造体の等価回路図である。
【図１１】薄膜オフセットオープン試験構造体の形での、本開示による薄膜オフセット試験構造体の概略図である。
【図１２】図１１の薄膜オフセットオープン試験構造体の等価回路図である。
【図１３】本開示によるプローブシステム、試験規格、及び方法とともに用いられる薄膜ショート試験構造体の概略図である。
【図１４】図１３の薄膜ショート試験構造体の等価回路図である。
【図１５】本開示によるプローブシステム、試験規格、及び方法とともに用いられる薄膜オープン試験構造体の概略図である。
【図１６】図１５の薄膜オープン試験構造体の等価回路図である。
【図１７】本開示によるプローブシステム、試験規格、及び方法とともに用いられる薄膜ロード試験構造体の概略図である。
【図１８】図１７の薄膜ロード試験構造体の等価回路図である。
【図１９】本開示による試験規格の一部のさほど概略的ではない上面図である。
【図２０】本開示による試験規格の一部の別のさほど概略的ではない上面図である。
【図２１】本開示による、プローブシステムをキャリブレーションする方法を示すフローチャートである。
【発明を実施するための形態】
【０００９】
図１〜２１は本開示によるプローブシステム２０、試験規格１００、及び／又は方法３００の例を提供する。同様の、又は少なくとも実質的に同様の目的のために用いられる要素には、図１〜２１の各図において同様の番号が付され、これらの要素は本明細書では図１〜２１を参照しての詳細な説明は省略する。同様に、図１〜２１の各図において、すべての要素に番号を付しているわけではないが、本明細書では、それらの要素に関連する参照番号は一貫して用いられる。本明細書にて、図１〜２１の１つ以上を参照して説明される要素、構成要素、及び／又は特徴は、本開示の範囲から逸脱することなく図１〜２１のいずれかに含まれ、及び／又は図１〜２１のいずれかとともに用いられる場合がある。概して、特定の実施形態に含まれる可能性の高い要素は実線で例示され、一方で、任意的な要素は破線で例示される。なお、実線で示されている要素は必ずしも必須であるとは限らず、ある実施形態では、本開示の範囲から逸脱することなくそれらの要素を除外することもできる。
【００１０】
図１は、本開示によるプローブシステム２０を例示する概略図である。図２は、本開示による試験規格１００に接触しているプローブシステム２０のプローブヘッド４０を例示する概略断面図である。図３は、図１のプローブシステムによって試験される複数の被験デバイス（ＤＵＴ）９２を含むデバイス基板９０の概略上面図であり、図４は、図１のプローブシステムをキャリブレーションするために用いられる複数の試験構造体１１０を含む試験規格１００の概略上面図である。
【００１１】
図１〜２に例示しているように、プローブシステム２０はプローブヘッド４０を含んでおり、プローブヘッド４０は１つ以上のプローブ領域４２を含んでもよい。プローブシステム２０はチャック３０も含んでおり、チャック３０は支持表面３２を含む。支持表面３２は、例えば、デバイス基板９０の上に存在する１つ以上のＤＵＴ９２の試験中に、（図１に例示しているように）デバイス基板９０を支持するように構成される。支持表面３２は、（図１〜２に例示しているように）代替的に、試験規格１００を支持してもよい。プローブシステム２０を使用してデバイス基板９０上に存在する１つ以上の被験デバイス９２を試験するに先だって、試験規格１００を用いてプローブシステム２０をキャリブレーションすることができる。例として、試験規格１００はプローブシステム２０のインピーダンスキャリブレーションのために用いられる。
【００１２】
ある実施形態では、プローブシステム２０は複数のＤＵＴ９２を同時に試験するように構成されてもよい。これらの条件下では、プローブヘッド４０は、複数のプローブ領域４２を含み、複数のプローブ領域のうちの各々は、複数のＤＵＴのうちの対応する１つに接触するように、複数のプローブ領域のうちの残りのプローブ領域と関連して位置することができる。例として、各プローブ領域４２は複数のプローブ先端４４を含み、プローブ先端４４は、対応するＤＵＴ９２のうちの対応する接触パッド９４に接触するように位置することができる。ＤＵＴ９２の試験中、各プローブ先端４４は、対応する接触パッド９４に対応する試験信号５０を送信することができ、及び／又は、対応する接触パッドから対応する結果信号５２を受信することができる。
【００１３】
プローブシステム２０が、複数のＤＵＴ９２と同時に接触するように構成されるプローブ領域４２を有するプローブヘッド４０を含む場合、本開示による試験規格１００は、同様に、複数の接触領域に同時に接触するように構成されることができる。言い換えると、試験規格１００は複数の試験構造体１１０を含むことができ、複数の試験構造体のうちの各々は、複数のプローブ領域のうちの対応する１つに接触するように、複数の試験構造体のうちの残りの試験構造体に関連して位置することができる。さらに言い換えると、複数の試験構造体１１０は、プローブヘッドが試験規格１００に接触する場合、複数のプローブ領域４２に同時に接触することができる。このように同時に接触することにより、各プローブ領域４２が既知の状態になり、試験規格１００が各プローブ領域４２を既知の試験構造体１１０に接触させることを可能にし、及び／又は、試験規格１００が既知の試験条件及び／又は所定の試験条件を各接触領域４２に適用することを可能とする。これは図２に例示されており、そこでは、プローブヘッド４０のプローブ領域４２は試験規格１００の対応する試験構造体１１０の接触領域１１２に接触している。
【００１４】
デバイス基板９０の上のＤＵＴ９２の位置と試験規格１００の上にある試験構造体１１０の位置との間のそのような相関は、図３〜４にも例示されている。図３に例示しているように、デバイス基板９０は、ＤＵＴ９２のＤＵＴ配列を含むことができ、周期的に、又は繰り返しのパターンで配列される。同様に、図４に例示されているように、試験規格１００は試験構造体１１０の試験構造体配列を含むことができ、試験規格１００の上の複数の試験構造体の相対配向、又は相対的な間隔は、デバイス基板９０の上の複数のＤＵＴの相対配向、又は相対的な間隔に対応することができる。
【００１５】
試験規格１００は、試験構造体配列における各位置において試験構造体１１０を有していなくてもよく、有することは必須ではない。言い換えると、試験規格１００の試験構造体１１０の配列は、デバイス基板９０のＤＵＴ９２の配列におけるＤＵＴの数と同じ数の試験構造体を有していなくてもよい。しかしながら、試験構造体１１０の相対配向は、ＤＵＴ９２の試験中、プローブヘッド４０によって同時に接触されるＤＵＴ９２の相対配向に対応する。これは、試験構造体１１０間の任意の適切な相対配向を含む。例として、図３に例示しているように、図１〜２のプローブヘッド４０のプローブ領域４２は、斜めパターンでＤＵＴ９２に接触するように位置してもよい。これらの条件下では、試験規格１００の試験構造体１１０の少なくとも一部分の試験構造体１１０は、図４に例示しているように、対応する斜めパターン１０６で配置されてもよい。別の例として、図３における９７のところで例示しているように、図１〜２のプローブヘッド４０のプローブ領域４２は直線パターンでＤＵＴ９２と接触するように位置してもよい。これらの条件下では、試験規格１００の少なくとも一部分の試験構造体１１０は、対応する直線パターン１０７で配置されてもよい。さらに別の例として、図３における９８のところで例示しているように、図１〜２のプローブヘッド４０のプローブ領域４２は、交差パターンでＤＵＴ９２と接触するように位置されてもよい。これらの条件下では、試験規格１００の少なくとも一部分の試験構造体１１０は、図４に例示しているように、対応する交差パターン１０８で配置される。 
【００１６】
プローブ領域４２と試験構造体１１０との間の接触の結果、各試験構造体１１０は、対応する及び／又は所定の試験条件を対応するプローブ領域４２に適応する。言い換えると、プローブ領域と対応する試験構造体との間の接触により、各プローブ領域は既知の状態になり、及び／又は、既知の条件を各プローブ領域に適応する。これは、図２において１９１のところで例示しているように、第一の試験構造体を介して第一のプローブ領域に第一の試験条件を適用すること、図２において１９２のところで例示しているように、第二の試験構造体を介して第二のプローブ領域に第二の試験条件を適用すること、図２において１９３のところで例示しているように、第三の試験構造体を介して第三のプローブ領域に第三の試験条件を適用すること、及び／又は、図２において１９４のところで例示しているように、第四の試験構造体を介して第四のプローブ領域に第四の試験条件を適用することを含んでもよい。そのような構成により、各プローブ領域４２又はすべてのプローブ領域４２と接触せず、それ故に、既知の試験条件を各プローブ領域４２又はすべてのプローブ領域４２に同時に適用しない従来の試験規格と比較すると、プローブヘッド４０のキャリブレーションの精度を高めることができる。
【００１７】
本開示の範囲内において、プローブシステム２０は、複数のプローブ領域のうちの各々から、対応する試験信号５０を複数の試験構造体のうちの対応する試験構造体に対して同時に供給するよう構成することができ、あるいは、プローブシステム２０のキャリブレーションは、そのような試験信号の供給ステップを含むことができる。しかしながら、これは必須ではなく、１つ以上の試験構造体１１０は、追加的に又は代替的に、試験信号を受信することなく既知の試験条件を適用してもよく、一方で、１つ以上の試験構造体１１０が試験信号を受信してもよい。
【００１８】
試験信号５０は、適用する場合、電流試験信号、電圧試験信号、デジタル試験信号、ビットエラー試験信号、アナログ試験信号、及び／又は無線周波数すなわちＲＦ試験信号といった任意の適切な試験信号を含むことができる、及び／又は、それらの試験信号とすることができる。同様に、結果信号５２は、受信する場合、電流結果信号、電圧結果信号、デジタル結果信号、ビットエラー結果信号、アナログ結果信号、及び／又は無線周波数すなわちＲＦ結果信号といった任意の適切な結果信号を含むことができる、及び／又は、それらの結果信号とすることができる。
【００１９】
プローブヘッド４２が任意の適切な数のプローブ領域４２を含むことができるのは本開示の範囲内である。例として、プローブヘッド４０は、少なくとも２の、少なくとも４の、少なくとも６の、少なくとも８の、少なくとも１０の、少なくとも５０の、少なくとも１００の、少なくとも２５０の、少なくとも５００の、少なくとも７５０の、及び／又は、少なくとも１０００のプローブ領域４２を含み、各プローブ領域４２は、分離した、別個の、及び／又は相隔たるＤＵＴ９２に接触するように位置することができる。追加的に又は代替的に、プローブヘッド４０は、デバイス基板９０とのフルの、つまりフル−ウェーハ接触のために構成されてもよく、及び／又は、デバイス基板９２の上に存在する各ＤＵＴ９２のためのプローブ領域４２を含んでもよい。
【００２０】
図１に戻って、プローブシステム２０は、さらに撮像デバイス６０を含んでもよい。撮像デバイス６０が含まれる場合、撮像デバイス６０は、デバイス基板９０及び／又は試験構造体１００の少なくとも一部を検視し、観察し、及び／又は撮像するように構成され、これにより、例えば、プローブヘッド４０とデバイス基板９０との間、及び／又は、プローブヘッド４０と試験構造体１００との間のアライメントを可能かつ容易にする。図１に例示しているように、撮像デバイス６０は、プローブ領域４２によって接触している試験構造体１１０から相隔てている試験規格１００の一部分を撮像デバイス６０が撮像するように位置することができる。本明細書にてより詳細に説明するように、本開示による試験規格１００は１つ以上のアライメントマーク２１０を含む１つ以上のアライメント構造体２００を含んでもよい。アライメント構造体２００は、試験構造体１１０に関連して配向してもよく、これにより、プローブ領域４２、プローブ先端４４、試験構造体１１０、及び／又は接触領域１１２を撮像又は直接撮像する撮像デバイス６０の必要なく、プローブ領域４２と試験構造体１１０との間のアライメントを可能にする、及び／又は容易にすることができる。
【００２１】
説明したように、図１〜２及び図４の試験規格１００といった、本開示による試験規格１００は複数の試験構造体１１０を含むことができる。試験構造体１１０は、表面１０４を画定する試験規格基板１０２の上に配置され、及び／又は、そのような試験規格基板１０２内に配置されることができる。おそらく図２において最もよく例示されているように、各試験構造体１１０は、対応するプローブ領域４２の第一のプローブ先端４４に接触するように構成される第一の接触領域１１２を含み、第一の接触領域から相隔てており、対応するプローブ領域４２の第二のプローブ先端４４に接触するように構成される第二の接触領域１１２を含む。
【００２２】
また図２においておそらく最もよく例示されているように、各試験構造体１１０は、第一の試験条件１９１、第二の試験条件１９２、第三の試験条件１９３、及び／又は第四の試験条件１９４といった対応する所定の試験条件を、対応するプローブ領域４２に適用するように構成される。所定の試験条件は、任意の適切な試験条件を含み、及び／又は、そのような試験条件であって良く、例えば、ショート試験条件、オープン試験条件、ロード試験条件、スルー試験条件、及び／又はオフセット試験条件を含むことができる。
【００２３】
試験規格１００に含まれる、及び／又は、これらの試験条件をプローブヘッド４０のプローブ領域４２に適用するために用いられる試験構造体１１０、及び／又は、プローブシステム２０の例が、図５〜１８にて例示され、これらの図につき本明細書にてより詳細に説明する。図５〜１８のいずれの図における試験構造体１１０につき、本明細書にて説明する任意の構造、機能、及び／又は特徴は、本開示の範囲から逸脱することなく、図１〜２のプローブシステム２０、及び／又は、図１〜２及び図４の試験規格１００に含まれる、及び／又は、それらとともに用いられることができる。同様に、図１〜２のプローブシステム２０及び／又は、図１〜２及び図４の試験構造体１００につき、本明細書にて説明した任意の構造、機能、及び／又は特徴は、本開示の範囲から逸脱することなく、図５〜１８の試験構造体１１０に含まれる、及び／又は、それらとともに用いられることができる。
【００２４】
試験規格１００及び／又はその試験構造体１１０は、所与のプローブヘッド４０のうちの各プローブ領域４２又は全てのプローブ領域４２に同じ条件を適用することもできるというのは本開示の範囲内である。言い換えると、所定の試験条件は、プローブヘッド４０のプローブ領域４２に同時に接触する各試験構造体１１０又は全ての試験構造体１１０に対して、同じ試験条件とすることができる。例として、各プローブ領域４２又は全てのプローブ領域４２は、ショート試験条件、オープン試験条件、ロード試験条件、スルー試験条件、及び／又はオフセット試験条件をそれらに適用することができる。別の言い方をすると、各試験構造体、又は全ての試験構造体は、ショート試験構造体１６０、オープン試験構造体１７０、ロード試験構造体１８０、スルー試験構造体１２０、又はオフセット試験構造体１３０とすることができる。そのような構成により、各プローブ領域４２を同じ状態にすることができ、及び／又は、各プローブ領域４２は、プローブヘッド４０のキャリブレーション中に、同じ条件下で作動することができる。
【００２５】
追加的に又は代替的に、選定した試験構造体１１０が、残りの試験構造体と異なる試験条件を適用することができるというのも本開示の範囲内である。言い換えると、選定した試験構造体の所定の試験条件は、残りの試験構造体の所定の試験条件と異なっていてもよい。例として、選定した試験構造体１１０の所定の試験条件は、ショート試験条件、オープン試験条件、スルー試験条件、及びオフセット試験条件のうちの１つとし、一方で、残りの試験構造体の所定の試験条件はロード試験条件とすることができる。言い換えると、選定した試験構造体は、ショート試験構造体、オープン試験構造体、スルー試験構造体、又はオフセット試験構造体とし、一方で、残りの試験構造体はロード試験構造体とすることができる。そのような構成により、プローブヘッド４０のキャリブレーション中に、選定したプローブ領域を試験し、一方で、残りのプローブ領域を既知の状態、又は条件に維持することが可能となる。
【００２６】
図５〜１８は、本開示による試験規格１００に含まれる、及び／又は、それとともに用いられる試験構造体１１０、及び／又は、試験構造体１１０に対する等価回路図のさほど概略的ではない例を提供する。図５〜１８のいずれかに例示された任意の試験構造体は、図１〜２のプローブシステム２０及び／又は図１〜２、図４及び／又は図１９〜２０の試験規格１００を含んでいる、本開示による試験規格１００及び／又はプローブシステム２０に含まれる、及び／又はそれらとともに用いられることができる。概して、本明細書にて開示される試験構造体１１０は、図１〜２及び図４に例示しているように、試験規格１００の試験規格基板１０２の表面１０４の上に形成される、その表面１０４の上で画定される、その表面１０４内に形成される、及び／又はその表面１０４内に延在することができる。そのような試験構造体１１０は、本明細書では、薄膜試験構造体１１０とも称され、又は、薄膜試験構造体１１０とすることができる。
【００２７】
説明したように、本開示による試験規格１００はスルー試験構造体１２０を含んでもよい。図５〜７は、本開示によるプローブシステム２０、試験規格１００及び／又は方法３００とともに用いることができるスルー試験構造体１２０の概略図であり、一方で、図８は、図５〜７のスルー試験構造体の等価回路図である。スルー試験構造体１２０は、本明細書では、薄膜スルー試験構造体１２０とも称され、本開示による試験規格１００に含まれる様々な試験構造体１１０の１つとすることができる。
【００２８】
薄膜スルー試験構造体１２０は、第一のスルー接触パッド１２１の形で、第一の接触領域１１２を含み、第二のスルー接触パッド１２２の形で、第二の接触領域１１２を含む。第一のスルー接触パッド１２１及び第二のスルー接触パッド１２２の各々は、図１〜２のプローブヘッド４０のプローブ先端４４といったような、プローブヘッドの対応するプローブ先端と電気的に接触するように構成され、そのような接触を可能とするために互いに関連して位置する。第一のスルー接触パッド１２１は、本明細書では、導電性の第一のスルー接触パッド１２１とも称され、一方で、第二のスルー接触パッド１２２は、本明細書では、導電性の第二のスルー接触パッド１２２とも称される。
【００２９】
薄膜スルー試験構造体１２０は、細長のスルー導電体１２４をさらに含む。細長のスルー導電体１２４は、本明細書では、スルー導電体１２４及び／又はスルー導波管１２４とも称される。細長のスルー導電体１２４は、第一のスルー接触パッド１２１と電気的に通信している第一のスルー導電体端部１２５又は端部領域１２５を含み、第二のスルー接触パッド１２２と電気的に通信している第二のスルー導電体端部１２６又は端部領域１２６を含む。細長のスルー導電体１２４は、スルー導電体の形状及びスルー導電体のインピーダンスを有する。
【００３０】
スルー導電体の形状は、任意の適切な形状を含んでもよく、又は、それであってもよい。例として、スルー導電体の形状は図５に例示しているように相互に接続する直線領域を含んでいてもよく、図６に例示しているように直線、すなわち矩形であってもよく、図７に例示しているように弓形の、すなわちＵ字型の形状であってもよく、及び／又は、図５及び図７に例示しているように非直線的であってもよい。スルー導電体の形状が相互に接続する直線領域を含む場合、直線領域は図５に例示しているように交差角１２９で交差することができる。交差角の例としては、少なくとも９０度、少なくとも９５度、少なくとも１００度、少なくとも１０５度、少なくとも１１０度、少なくとも１１５度、少なくとも１２０度、少なくとも１２５度、少なくとも１３０度、少なくとも１３５度、及び／又は、少なくとも１４０度の交差角が含まれる。追加的に又は代替的に、交差角は、最大２７０度、最大２６０度、最大２５０度、最大２４０度、最大２３０度、最大２２０度、最大２１０度、最大２００度、最大１９０度、最大１８０度、最大１７５度、最大１７０度、最大１６５度、最大１６０度、最大１５５度、最大１５０度、最大１４５度、最大１４０度、最大１３５度、及び／又は最大１３０度である。
【００３１】
図５〜７は、スルー導電体１２４を２次元的に例示している。しかしながら、スルー導電体は、３次元方向が図５〜７の紙面と直交する３次元的な物体である。すなわち、スルー導電体の形状は、３次元的なスルー導電体を記述するものである
【００３２】
スルー導電体のインピーダンスは任意の適切な値を有することができる。例として、スルー導電体のインピーダンスは、５０Ω、又は公称５０Ωとすることができる。しかしながら、このように具体的なスルー導電体のインピーダンスは必須ではない。例として、スルー導電体のインピーダンスは、５０Ωより大きくてもよく、又は５０Ω未満であってもよい。
【００３３】
スルー導電体は、スルー導電体の長さを画定することができる。スルー導電体の長さは、スルー導電体の長手方向の長さに沿って、かつ、第一のスルー導電体端部と第二のスルー導電体端部との間にて測定されてもよい。スルー導電体の長さの例は、１０００μｍ、又は公称１０００μｍである。しかしながら、このように具体的なスルー導電体の長さは必須ではない。例として、スルー導電体の長さは１０００μｍより長くてもよく、又は１０００μｍ未満であってもよい。
【００３４】
図５〜７においても例示しているように、薄膜スルー試験構造体１２０は、導電スルー接地面１２８をさらに含んでもよい。導電スルー接地面１２８は、試験基板１００の表面１０４内に延在することができる。加えて、導電スルー接地面は、第一のスルー接触パッド、第二のスルー接触パッド、及びスルー導電体のまわりに延在してもよく、それらから相隔てていてもよい。
【００３５】
図８に示すように、薄膜スルー試験構造体１２０は、第一のスルー接触パッド１２１、第二のスルー接触パッド１２２、及び細長のスルー導電体１２４を含む等価回路によって例示され、及び／又は形成されることができる。細長のスルー導電体１２４は、第一のスルー接触パッドと第二のスルー接触パッドとの間に延在し、それらを電気的に相互に接続する。
【００３６】
説明したように、本開示による試験規格１００は、オフセット試験構造体１３０を含むことができる。図９は、オフセットショート試験構造体１４０の形での、本開示による、オフセット試験構造体１３０の概略図であり、一方で、図１０は、図９のオフセットショート試験構造体の等価回路図である。図１１は、オフセットオープン試験構造体１５０の形での、本開示による、オフセット試験構造体１３０の概略図であり、一方で、図１２は、図１１のオフセットオープン試験構造体の等価回路図である。オフセット試験構造体１３０は、本開示によるプローブシステム２０、試験規格１００、及び／又は方法３００とともに用いることができる。言い換えると、オフセット試験構造体１３０は、本開示による試験規格１００に含まれる様々な試験構造体１１０の１つとすることができる。
【００３７】
オフセット試験構造体１３０は、本明細書では、薄膜オフセット試験構造体１３０とも称され、試験規格１００の表面１０４内に延在することができる。オフセット試験構造体は、オフセット接触パッド１３１及びオフセット接触領域１３２を含んでいる２つの接触領域１１２を含んでもよい。オフセット接触パッド１３１は、所与のプローブ領域の第一のプローブ先端と電気的に接触するように位置される。オフセット接触領域１３２は、所与のプローブ領域の第二のプローブ先端と電気的に接触するように、オフセット接触パッド１３１と関連して位置することができる。言い換えると、オフセット接触パッド１３１とオフセット接触領域１３２との間の相対配向は、図５〜８のスルー試験構造体１２０の第一のスルー接触パッド１２１と第二のスルー接触パッド１２２との間の相対配向と同様であってよく、少なくとも実質的に同様であってよく、又は、一致してもよい。
【００３８】
オフセット接触パッド１３１は、図５〜８の薄膜スルー試験構造体１２０の第一のスルー接触パッド１２１と同様、少なくとも実質的に同様、又は一致してもよい。しかしながら、オフセット接触領域１３２は、少なくとも１点において第二のスルー接触パッド１２２と異なっていてよい。例として、図９に例示しており、本明細書にてより詳細に説明するように、オフセット接触領域１３２は、薄膜オフセット試験構造体の導電オフセット接地面１３８の一部と電気的に通信する、及び／又は、その一部を形成することができる。別の例として、図１１に例示しており、本明細書にてより詳細に説明するように、オフセット接触領域１３２は、電気絶縁領域１３９によって、及び／又は、電気絶縁領域１３９内で画定されてもよい。
【００３９】
図９〜１２にさらに例示しているように、薄膜オフセット試験構造体１３０は、細長のオフセット導電体１３４も含むことができる。細長のオフセット導電体１３４は、第一のオフセット導電体端部１３５と第二のオフセット導電体端部１３６との間に延在する。第一のオフセット導電体端部は、オフセット接触パッド１３１と電気的に通信している。第二のオフセット導電体端部は、オフセット接触領域１３２と物理的に接触するように延在する。
【００４０】
細長のオフセット導電体１３４は、本明細書では、オフセット導電体１３４及び／又はオフセット導波管１３４とも称される。細長のオフセット導電体は、オフセット導電体の形状、オフセット導電体のインピーダンス、及び／又はオフセット導電体の長さを有する。図５〜８の１つ以上のスルー試験構造体１２０を含み、図９〜１２の１つ以上のオフセット試験構造体１３０をも含む、本開示による、試験規格１００のある実施形態では、オフセット導電体の形状は、スルー導電体の形状に対応することができる。例として、オフセット導電体の形状は、スルー導電体の形状と同様であり、スルー導電体の形状と少なくとも実質的に同様であり、スルー導電体の形状と一致しており、スルー導電体の形状と少なくとも実質的に一致しており、及び／又は、スルー導電体の形状に一致するようにパターン化され、又は意図される。オフセット導電体の形状の例は、本明細書では、スルー導電体の形状を参照して開示される。
【００４１】
同様に、オフセット導電体のインピーダンスは、スルー導電体のインピーダンスに対応することができる。例として、オフセット導電体のインピーダンスは、スルー導電体のインピーダンスと同様であり、スルー導電体のインピーダンスと少なくとも実質的に同様であり、スルー導電体のインピーダンスと一致しており、スルー導電体のインピーダンスと少なくとも実質的一致しており、及び／又は、スルー導電体のインピーダンスと一致するようにパターン化され、又は意図されることができる。オフセット導電体のインピーダンスの例は、本明細書では、スルー導電体のインピーダンスを参照して開示される。より具体的な例として、オフセット導電体のインピーダンスは、閾値インピーダンス差の範囲内で、スルー導電体のインピーダンスと整合することができる。閾値インピーダンス差の例は、スルー導電体のインピーダンスの２０％未満、１５％未満、１０％未満、５％未満、４％未満、３％未満、２％未満、１％未満、０．５％未満、０．１％未満、０．０５％未満、及び／又は０．０１％未満のインピーダンス差を含む。
【００４２】
オフセット導電体の長さはスルー導電体の長さにも対応することができる。例として、オフセット導電体の長さは、スルー導電体の長さと同様であり、スルー導電体の長さと実質的に同様であり、スルー導電体の長さと一致しており、スルー導電体の長さと少なくとも実質的に一致しており、及び／又は、スルー導電体の長さに一致するようにパターン化され、又は意図されることができる。オフセット導電体の長さの例は、本明細書では、スルー導電体の長さを参照して開示される。より具体的な例として、オフセット導電体の長さは、閾値長の差の範囲内でスルー導電体の長さに整合することができる。閾値長の差の例は、スルー導電体の長さの２％未満、１％未満、０．５％未満、０．１％未満、０．０５％未満、０．０１％未満、０．００５％未満、及び／又は０．００１％未満の長さの差を含む。
【００４３】
図９及び図１１においても例示されているように、薄膜オフセット試験構造体１３０は導電オフセット接地面１３８をさらに含む。導電オフセット接地面１３８は、試験基板１００の表面１０４内に延在することができる。加えて、導電オフセット接地面は、オフセット接触パッド１３１の周りに、若しくは全周にわたって延在してもよく、かつ、表面１０４においてオフセット接触パッド１３１から相隔ててもよく、及び／又は、オフセット導電体１３４の少なくとも一部であってもよい。
【００４４】
説明したように、さらに、図９〜１０に例示しているように、本開示によるオフセット試験構造体１３０は、オフセットショート試験構造体１４０を含んでもよく、又は、それであってもよく、本明細書では、薄膜オフセットショート試験構造体１４０とも称される。この薄膜オフセットショート試験構造体１４０では、オフセット接触領域１３２は、オフセット導電体１３４の第二のオフセット導電体端部１３６と電気的に通信している導電接地面１３８の一部によって画定されることができる。そのような構成では、オフセット導電体１３４は、オフセット接触パッド１３１をオフセット接触領域１３２及び／又は導電接地面１３８に電気的にショートさせることができる。
【００４５】
図１０に例示しているように、オフセットショート試験構造体１４０のための等価回路図は、オフセット接触パッド１３１、細長のオフセット導電体１３４、オフセットショートインダクタ１４１、及びオフセット接触領域１３２を含むことができる。細長のオフセット導電体１３４及びオフセットショートインダクタ１４１は直列に接続され、オフセット接触パッド１３１をオフセット接触領域１３２に電気的に相互に接続させることができる。説明したように、細長のオフセット導電体１３４は、図５〜８の細長のスルー導電体１２４と同様であってもよく、又は一致していてもよい。
【００４６】
説明したように、さらに、図１１〜１２に例示しているように、本開示によるオフセット試験構造体１３０は、オフセットオープン試験構造体１５０を含んでよく、又は、オフセットオープン試験構造体１５０であってよく、本明細書では薄膜オフセットオープン試験構造体１５０とも称される。この薄膜オフセットオープン試験構造体１５０では、オフセット接触領域１３２は、電気絶縁領域１３９によって画定され、及び／又は、オフセット接触領域に接触するプローブ先端を細長のオフセット導電体１３４及び／又は、導電オフセット接地面１３８から電気的に隔離することができる。これらの条件下では、導電オフセット接地面１３８は、表面１０４内で電気絶縁領域１３９を囲むことができる。
【００４７】
図１２に例示されているように、オフセットオープン試験構造体１５０のための等価回路図は、オフセット接触パッド１３１、細長のオフセット導電体１３４、オフセットオープンキャパシタ１５１、及びオフセット接触領域１３２を含むことができる。細長のオフセット導電体１３４及びオフセットオープンキャパシタ１５１は、直列に接続され、オフセット接触パッド１３１と電気的に通信しており、オフセット接触パッド１３１とオフセット接触領域１３２との間に延在することができる。説明したように、細長オフセット導電体１３４は、図５〜８の細長のスルー導電体１２４と同様であってもよく、又は一致していてもよい。
【００４８】
説明したように、本開示による試験規格１００は、ショート試験構造体１６０を含むことができる。図１３は、本開示によるプローブシステム２０、試験規格１００、及び／又は方法３００とともに用いられるショート試験構造体１６０の概略図であり、一方で、図１４は、図１３のショート試験構造体の等価回路図である。ショート試験構造体１６０は、本明細書では薄膜ショート試験構造体１６０とも称され、本開示による試験規格１００に含まれる様々な試験構造体１１０の１つとすることができる。
【００４９】
ショート試験構造体１６０は、試験規格基板の表面１０４内に延在し、第一のプローブ及び第二のプローブが試験構造体に電気的に接触すると、第一のプローブ及び第二のプローブと電気的に相互に接続する、又はショートするように構成されることができる。ショート試験構造体１６０の例は、表面１０４内に延在する導電フィルム１６２を含む。導電フィルム１６２は、ショート試験構造体１６０の接触領域１１２を含む、及び／又は画定する。
【００５０】
図１４に例示されているように、ショート試験構造体１６０のための等価回路図は、２つの導電接触領域１１２とショートインダクタ１６４とを含むことができる。ショートインダクタ１６４は、２つの導電接触領域１１２の間に延在し、２つの導電接触領域１１２を電気的に相互に接続する。
【００５１】
説明したように、本開示による試験規格１００は、オープン試験構造体１７０を含むことができる。図１５は、本開示によるプローブシステム２０、試験規格１００、及び／又は方法３００とともに用いられるオープン試験構造体１７０の概略図であり、一方で、図１６は、図１５のオープン試験構造体の等価回路図である。オープン試験構造体１７０は、本明細書では、薄膜オープン試験構造体１７０とも称され、本開示による試験構造体１００に含まれる様々な試験構造体１１０の１つである。
【００５２】
オープン試験構造体１７０は、試験規格基板の表面１０４内に延在し、第一のプローブ及び第二のプローブがオープン試験構造体に電気的に接触すると、第一のプローブを第二のプローブから電気的に隔離するように構成されてもよい。図１５に例示しているように、オープン試験構造体１７０は、第一のオープン接触パッド１７１及び第二のオープン接触パッド１７２の形で２つの接触領域１１２を含むことができる。オープン試験構造体は、導電性オープン接地面１７８をさらに含み、この接地面は、表面１０４内において、第一のオープン接触パッドの周りに延在し、かつ、第一及び第二のオープン接触パッドから相隔てている。
【００５３】
図１６に例示しているように、オープン試験構造体１７０のための等価回路図は、第一のオープン接触パッド１７１、第二のオープン接触パッド１７２及びオープンキャパシタ１７９の形で、２つの導電接触領域１１２を含むことができる。オープンキャパシタ１７９は、２つの導電接触領域１１２の間に延在し、２つの導電接触領域を電気的に相互に接続する。
【００５４】
説明したように、本開示による試験規格１００は、ロード試験構造体１８０を含むことができる。図１７は、本開示によるプローブシステム２０、試験規格１００、及び／又は方法３００とともに用いられるロード試験構造体１８０の概略図であり、一方で、図１８は図１７のロード試験構造体の等価回路図である。ロード試験構造体１８０は、本明細書では、薄膜ロード試験構造体１８０とも称され、本開示による試験規格１００に含まれる様々な試験構造体１１０の１つである。
【００５５】
ロード試験構造体１８０は、試験規格基板の表面１０４内に延在することができ、第一のプローブ及び第二のプローブがロード試験構造体に電気的に接触すると、第一のプローブと第二のプローブとの間に所定の抵抗、負荷、又は電気負荷を適用するように構成されることができる。図１７に例示しているように、ロード試験構造体１８０は、第一のロード接触パッド１８１及び第二のロード接触パッド１８２の形で、２つの接触領域１１２を含んでもよい。第一のロード接触パッドは、第一のプローブに接触するように位置してもよく、一方で、第二のロード接触パッドは、第二のプローブに接触するように位置してもよい。ロード試験構造体は、第一のロード接触パッド及び第二のロード接触パッドのまわりに延在し、かつ、それらから相隔てている導電ロード接地面１８８をさらに含む。ロード試験構造体は、第一の抵抗素子１８３及び第二の抵抗素子１８４も含む。第一の抵抗素子は、延在して、第一のロード接触パッド及び導電ロード接地面の両方と電気的に通信している。同様に、第二の抵抗素子は、延在して、第二のロード接触パッド及び導電ロード接地面の両方と電気的に通信している。
【００５６】
図１８に例示しているように、ロード試験構造体１８０のための等価回路図は、第一のロード接触パッド１８１及び第二のロード接触パッド１８２、ロードレジスタ１８５及びロードインダクタ１８６の形で、２つの導電接触領域１１２を含むことができる。ロードレジスタ１８５及びロードインダクタ１８６は、直列に接続され、第一のロード接触パッド及び第二のロード接触パッドと電気的に相互に接続している。
【００５７】
図１〜２及び図４に戻って、本開示による試験規格１００の例は、複数の試験構造体１１０を含むことができる。複数の試験構造体１１０は、図５〜８につき本明細書にて説明したスルー試験構造体といった１つ以上のスルー試験構造体１２０、図９〜１０につき本明細書にて説明したオフセットショート試験構造体１４０といった１つ以上のオフセット試験構造体１３０、及び／又は、図１１〜１２につき本明細書にて説明したオフセットオープン試験構造体１５０を含むことができる。一実施形態では、試験構造体は、少なくとも１つのスルー試験構造体１２０、オフセットショート試験構造体１４０の形での第一のオフセット試験構造体１３０、オフセットオープン試験構造体１５０の形での第二のオフセット試験構造体１３０を含むことができる。
【００５８】
試験規格１００が、説明したように、スルー試験構造体１２０及び１つ以上のオフセット試験構造体１３０の両方を含む場合、１つ以上のオフセット試験構造体のうちの細長のオフセット導電体１３４は、スルー試験構造体のうちの細長のスルー導電体１２４と同様、又は少なくとも実質的に同様とすることができる。例として、また説明したように、細長のオフセット導電体のオフセット導電体の形状は、細長のスルー導電体のスルー導電体の形状に対応し、細長のオフセット導電体のオフセット導電体のインピーダンスは、細長のスルー導電体のスルー導電体のインピーダンスに対応し、及び／又は、細長のオフセット導電体のオフセット導電体の長さは、細長のスルー導電体のスルー導電体の長さに対応することができる。
【００５９】
スルー試験構造体１２０及び１つ以上のオフセット試験構造体１３０を含む試験規格１００は、１つ以上のオフセット試験構造体に対応する１つ以上の対応する試験構造体を含んでもよい。例として、１つ以上のオフセット試験構造体がオフセットショート試験構造体１４０を含む場合、試験規格１００は、図１３〜１４のショート試験構造体１６０といったショート試験構造体をさらに含んでもよい。別の例として、１つ以上のオフセット試験構造体がオープン試験構造体１５０を含む場合、試験規格１００は、図１５〜１６のオープン試験構造体１７０といったオープン試験構造体をさらに含んでもよい。さらに別の例として、１つ以上のオフセット試験構造体がオフセットショート試験構造体１４０とオフセットオープン試験構造体１５０とを含む場合、試験規格１００は、さらに、ショート試験構造体とオープン試験構造体とをともに含んでもよい。
【００６０】
そのような構成にすることにより、スルー試験構造体のスルー導電体とオフセット試験構造体のオフセット導電体との間で上述した対応を含まない従来の試験規格よりもいくつかの利点を得ることができる。例として、オフセット試験構造体とスルー試験構造体との特性間の対応により、時間消費型の及び／又は処理集中型のシミュレーションを必要とすることなく、オフセット試験構造体の振る舞いを評価し、モデル化し、及び／又は予測することが可能となる。これにより、単に、スルー試験構造体、オフセット試験構造体、及びオフセット試験構造体のための対応する試験構造体を測定し、それからオフセット試験構造体の測定した振る舞いと、オフセット試験構造体の予測される振る舞いとを比較することによって、プローブシステムの動作及び／又はキャリブレーションを検証することが可能となる。
【００６１】
別の例として、プローブヘッド４０の試験対象である本開示による試験構造体１１０の接地面、例えば、導電スルー接地面１２８、導電オフセット接地面１３８、導電オープン接地面１７８、及び／又は導電ロード接地面１８８等は、試験規格１００の表面１０４内で測定したときにＤＵＴ９２のサイズと同じ、又は少なくとも実質的に同じである。そのような構成により、対応するＤＵＴと同じサイズの接地面を含まない従来の試験構造体と比較すると、試験構造体１１０によって得られるキャリブレーションを向上させることができる。
【００６２】
より具体的な例として、ショート試験構造体及びスルー試験構造体の特性を測定することによって、オフセットショート試験構造体の特性を評価することが可能となり、プローブシステムの動作及び／又はキャリブレーションは、オフセットショート試験構造体の評価特性を、オフセットショート試験構造体の測定した特性と比較することによって検証される。別の具体的な例として、オープン試験構造体及びスルー試験構造体の特性を測定することによって、オフセットオープン試験構造体の特性を評価することができ、プローブシステムの動作及び／又はキャリブレーションは、オフセットオープン試験構造体の評価特性を、オフセットオープン試験構造体の測定特性と比較することによって検証される。
【００６３】
図１につき本明細書にて説明するように、本開示による試験規格１００はアライメント構造体２００を含んでもよい。図１９〜２０は、アライメント構造体２００を含むことができる、本開示による試験規格１００の一部のさほど概略ではない上面図である。例示しているように、試験規格１００は１つ以上の試験構造体１１０を含み、各試験構造体１１０は複数の接触領域１１２を含むことができる。図１〜２につき、本明細書にて説明するように、複数の接触領域の相対配向は、試験規格がキャリブレーションするように構成されたプローブヘッドの複数のプローブ先端の相対配向に対応することができる。そのように、プローブヘッドを試験規格に接触させると、複数のプローブ先端のうちの各々は、複数の接触領域のうちの対応する１つと接触する。
【００６４】
アライメント構造体２００は、存在する場合、試験構造体１１０から相隔てており、１つ以上の、又は複数のアライメントマーク２１０を含むことができる。アライメントマーク２１０は、複数のアライメントマークの相対配向が、複数の接触領域の相対配向に対応する、又は整合するように互いに関連して位置することができる。加えて、アライメントマーク２１０を接触領域１１２に対して適切に配置することにより、複数のアライメントマークのうちの各々と複数の接触領域のうちの対応する１つの接触領域との距離を、複数のアライメントマークのうちの各々と複数の接触領域のうちの対応する他の１つの接触領域との間の距離と等しいか、又は実質的に等しいものとする。
【００６５】
試験規格１００は、各試験構造体１１０の各接触領域１１２に対して対応するアライメントマークを含んでもよいことは本開示の範囲内である。例として、図１９〜２０に例示しているように、各試験構造体１１０は、７つの接触領域１１２といった選定した数の接触領域１１２を含み、各アライメント構造体２００は、同じ数のアライメントマーク２１０を含むことができる。しかしながら、これは必須ではなく、アライメント構造体２００は、任意の適切な数のアライメントマーク２１０を含んでもよい。例として、各アライメント構造体２００は、少なくとも２つの、少なくとも３つの、少なくとも４つの、少なくとも５つの、少なくとも６つの、少なくとも７つのアライメントマーク２１０を含むことができる。追加的に又は代替的に、アライメント構造体２００は最大１０の、最大８の、最大６の、最大４の、最大２のアライメントマーク２１０を含むことができる。
【００６６】
試験構造体１１０及びアライメント構造体２００は、存在する場合、互いに対して同一平面上に、又は少なくとも実質的に同一平面上に存在することができる。例として、試験構造体及びアライメント構造体の両方の少なくとも一部は、試験構造体及びアライメント構造体を支持する試験規格基板１０２の表面１０４内に、又は少なくとも実質的にその表面１０４内に延在することができる。
【００６７】
アライメント構造体２００及び／又はそのアライメントマーク２１０は、試験規格基板１０２と対照、すなわち光学的対照であるアライメントマーク材料から形成されてもよい。そのような構成により、例えば図１の撮像デバイス６０によって、アライメントマーク２１０及び／又はその位置を光学的に検知することが可能となる。例として、アライメントマーク２１０は、光学反射物質及び／又は光学吸収物質から形成される。より具体的な例として、アライメントマーク２１０は、ニッケル合金、ニッケルクロム合金、及び／又はニッケルクロムアルミニウム合金から形成される。
【００６８】
図１９〜２０に例示されるように、試験構造体１００は複数の試験構造体１１０及び対応する複数のアライメント構造体２００を含んでもよい。言い換えると、試験規格１００は、各試験構造体１１０に対してアライメント構造体２００を含んでよく、各アライメント構造体２００は、対応する複数のアライメントマーク２１０を含んでいる。加えて、各アライメント構造体は、試験構造体の対応する１つと関連することができる。言い換えると、各アライメント構造体は、プローブヘッドと試験構造体のうちの対応する１つとの間の配列を容易にするように構成されることができる。
【００６９】
これらの条件下で、各アライメント構造体は対応する試験構造体から相隔てており、複数のアライメントマーク２１０を含み、アライメントマークの位置及び／又は相対配向は、対応する試験構造体の接触領域１１２の位置及び／又は相対配向に対応することができる。さらに、各アライメント構造体と対応する１つの試験構造体との距離は、他のアライメント構造体と対応する他の１つの試験構造体との距離と等しいか、又は少なくとも実質的に等しいものとすることができる。
【００７０】
図１〜４につき、本明細書で説明したように、本開示による試験規格１００は、プローブシステム２０の一部を形成するプローブヘッド４０の複数のプローブ領域４２のプローブ先端４４に同時に接触するように構成されることができる。従って、そして説明したように、試験規格１００の試験構造体１１０間の相対配向は、プローブヘッド４０のプローブ領域４２の相対配向に対応することができる。これは図１９〜２０において例示されており、図１９は、試験構造体１１０に対して斜めパターン１０６を例示しており、図２０は、試験構造体１１０に対して直線パターンを例示している。
【００７１】
図２１は、プローブシステムをキャリブレーションするための、本開示による方法３００を示しているフローチャートである。プローブシステムは、図１〜２のプローブヘッド４０といったプローブヘッドを含むことができ、図１〜２のＤＵＴ９２といった複数の被験デバイス（ＤＵＴ）に同時に接触するように構成される。プローブヘッドは、図１〜２のプローブ領域４２といった複数のプローブ領域を含む。各プローブ領域は、複数のＤＵＴのうちの対応する１つと接触するように、他のプローブ領域に関連して位置することができる。
【００７２】
方法３００は、３１０において、プローブヘッドを試験規格と合わせるステップと、同時に、３２０において、プローブヘッドの各プローブ領域を試験規格の対応する試験構造体に接触させるステップと、３３０において、所定の試験条件をプローブヘッドの各プローブ領域に適用するステップとを含む。方法３００は、３４０において試験信号を供給するステップ及び／又は３５０において結果信号を受給するステップをさらに含むことができる。
【００７３】
３１０において、プローブヘッドを試験規格と合わせるステップは、任意の適切な方法で合わせるステップを含むことができる。例えば、試験規格は複数の試験構造体を含んでよく、３１０で合わせるステップは、プローブヘッドの各プローブ領域を試験規格の対応する試験構造体と合わせるステップを含んでよい。別の例として、３１０において合わせるステップは、プローブヘッド及び試験規格を、図１〜２及び図４〜２０の表面１０４といった、試験規格を含む試験規格基板の表面に平行な、又は少なくとも実質的には平行な方向に、互いに関連して合わせるステップを含むことができる。さらに別の例として、各プローブ領域は、図１〜２のプローブ先端４４といった複数のプローブ先端を含んでよく、各試験構造体は、図１〜２及び図４〜２０の接触領域１１２といった複数の接触領域を含むことができる。これらの条件下では、３１０において合わせるステップは、各プローブ領域の複数のプローブ先端を、対応する試験構造体の対応する接触領域と合わせるステップを含むことができる。別の例として、３１０において合わせるステップは、例えば、プローブヘッドを移動させながら、及び／又は試験構造体を移動させながら、プローブヘッド及び試験構造体を互いに関連して移動させるステップを含むことができる。
【００７４】
試験規格は、試験構造体から相隔てている、図１及び図１９〜２０のアライメント構造体２００といったような、アライメント構造体をさらに含むことができるのは本開示の範囲内である。これらの条件下では、３１０における合わせるステップは、合わせる間、アライメント構造体を観察するステップ、及び／又は、合わせることを成しとげる及び／又は容易にするためにアライメント構造体を用いるステップを含むことができる。観察するステップは、例えば図１の撮像デバイス６０のような撮像デバイスで観察するステップ、及び／又は、それを用いるステップを含むことができる。
【００７５】
３２０において、プローブヘッドの各プローブ領域を試験規格の対応する試験構造体に同時に接触させるステップは、各プローブ領域と対応する試験構造体との間の電気接触を確立するステップを含むことができる。これは、多くのプローブ領域と対応する数の試験構造体との間で電気的な通信を確立するステップを含む。プローブ領域の数及び／又は試験構造体の数の例は、少なくとも２の、少なくとも４の、少なくとも６の、少なくとも８の、少なくとも１０の、少なくとも５０の、少なくとも１００の、少なくとも２５０の、少なくとも５００の、少なくとも７５０の、及び／又は少なくとも１０００のプローブ領域及び／又は試験構造体を含む。これは、各プローブ領域のプローブ先端と各試験構造体の接触領域との間に電気的な接触を確立するステップも含むことができる。
【００７６】
３２０において同時に接触させるステップは、任意の適切な方法によってなされる。例として、３２０で同時に接触させるステップは、プローブヘッドを試験規格に向けて移動させるステップ及び／又は試験規格をプローブヘッドに向けて移動させるステップを含むことができる。これは、試験規格及び／又はプローブヘッドを、試験規格基板の表面に垂直な、又は少なくとも実質的に垂直な方向に移動させるステップを含んでもよい。
【００７７】
本明細書にて用いられる「同時に接触する」とは、例えば、３３０において適用するステップ中の、３４０において供給するステップ中の、及び／又は３５０において受給するステップ中の所与の時点において、各プローブ領域が、対応する試験構造体に電気的に接触している、又は電気的に通信していることを意味するものとして解釈されるべきである。「同時に接触」とは、必須ではなく、各プローブ領域と対応する試験構造体との間の電気的な接触が同時に起こるものとして解釈されるべきではない。
【００７８】
各試験構造体は、互いの試験構造体から相隔てており、及び／又は分離していてもよい。追加的に又は代替的に、各試験構造体は、互いの試験構造体から電気的に隔離されてもよい。そのような場合、「同時に接触」とは、概して、プローブヘッドの各プローブ領域を単一の及び／又は連続する導電シート、導電フィルム、及び／又は導電層と接触させるステップを含んでいるのではなく、かわりに、プローブ領域をそれぞれの、離散的な、及び／又は相隔てている試験構造体に接触させるステップを含む。
【００７９】
３３０においてプローブヘッドの各プローブ領域に所定の試験条件を適用するステップは、３２０において同時に接触させるステップ中に接触する試験構造体といったような、対応する試験構造体に所定の試験条件を適用するステップを含むこともできる。３３０において適用するステップは、本明細書にて開示される試験構造体１１０といったような任意の適切な試験構造体を用いる任意の適切な試験条件を適用するステップを含んでもよい。
【００８０】
例として、３３０において適用するステップは、例えば、本明細書で開示されるようなショート試験構造体１６０及び／又はオフセットショート試験構造体１４０を介す、及び／又はそれらを用いるショート試験条件を適用するステップを含むことができる。別の例として、３３０において適用するステップは、例えば、本明細書にて開示されるオープン試験構造体１７０及び／又はオフセットオープン試験構造体１５０を介す、並びに／又は、それらを用いるオープン試験条件を適用するステップを含むことができる。さらに別の例として、３３０において適用するステップは、例えば、本明細書にて開示されるロード試験構造体１８０を介す、及び／又は、それを用いるロード試験条件を適用するステップを含むことができる。別の例として、３３０において適用するステップは、例えば、本明細書にて開示されるスルー試験構造体１２０を介す、及び／又はそれを用いるスルー試験条件を適用するステップを含むことができる。
【００８１】
３３０において適用するステップは、各プローブ領域に同じ、又は単一の試験条件を適用するステップを含んでもよいが、これは必須ではない。例として、３３０において適用するステップは、追加的に又は代替的に、第一の試験条件を選定したプローブ領域に適用するステップを含み、残りのプローブ領域に第二の試験条件を適用するステップを含むことができる。より具体的な例として、３３０において適用するステップは、ショート試験条件、オフセットショート試験条件、オープン試験条件、オフセットオープン試験条件、及び／又は、スルー試験条件を選定したプローブ領域に適用するステップ、及びロード試験条件を残りのプローブ領域に適用するステップを含む。各プローブ領域に適用される所定の試験条件、例えば、試験規格上の、及び／又は試験規格内の試験構造体の位置の選定的な構成による試験条件は、他の任意のプローブ領域に適用される所定の試験条件から選定され、及び／又は、そのような試験条件から独立して適用される。
【００８２】
３４０において、試験信号を供給するステップは、任意の適切な方法で、任意の適切なプローブ領域を介して、任意の適切な試験構造体に任意の適切な試験信号を供給するステップを含むことができる。例として、３４０において供給するステップは、単一の試験信号を単一のプローブ領域を介して単一の試験構造体に供給するステップを含むことができる。別の例として、３４０において供給するステップは、各プローブ領域からのそれぞれの試験信号を各対応する試験構造体に供給するステップを含むことができる。
【００８３】
３５０において結果信号を受給するステップは、任意の適切な方法で、任意の適切なプローブ領域を介して、任意の適切な試験構造体から任意の適切な結果信号を受給するステップを含むことができる。例として、３５０において受給するステップは、単一の試験構造体から、単一のプローブ領域を介して、単一の結果信号を受給するステップを含むことができる。別の例として、３５０において受給するステップは、各対応する試験構造体から、各プローブ領域を介してそれぞれの結果信号を受給するステップを含むことができる。概して、それぞれの結果信号は、それぞれの試験構造体によるそれぞれの試験信号の受給に応答して、それぞれの試験構造体によって発生され、及び／又は生成される。
【００８４】
本開示では、いくつかの例示的、非排他的な例が、フロー図又はフローチャートによって説明及び／又は提示され、フロー図やフローチャートでは、本方法は、一連のブロックやステップとして示され、説明されている。添付の説明において具体的に明らかにしない場合でも、ブロックの順序は、２つ以上のブロック（又はステップ）が異なる順序で起こる、及び／又は同時に起こることを含んでおり、フロー図において例示された順序から変更することができるということは本開示の範囲内である。ブロックやステップはロジックとして実装されてもよく、ブロックやステップをロジックとして実装しているとして説明されてもよい。いくつかの用途では、ブロック又はステップは、機能的に等価な回路又は他のロジックデバイスによって実行される表現及び／又は動作を表すことができる。例示されたブロックは、必須ではないが、コンピュータ、プロセッサ、及び／又は別のロジックデバイスに応答させる、動作を実行させる、状態を変化させる、出力又は表示を生じさせる、及び／又は判断をさせる実行可能命令を表してもよい。
【００８５】
本明細書にて用いられているように、第一の実体と第二の実体との間に置かれる「及び／又は」という用語は、（１）第一の実体、（２）第二の実体、及び（３）第一の実体及び第二の実体、のうちの１つを意味する。「及び／又は」と共に列挙された複数の実体も同様な方法で、すなわち「１つ以上の」実体が結合されている、と解釈されるべきである。「及び／又は」という句で具体的に特定された実体以外に、具体的に特定されたこれらの実体に関連しているか関連していないにかかわらず、他の実体が任意に提示されることがある。したがって、非限定的な例として、「Ａ及び／又はＢ」という表現は、「〜を備える（comprising）」などの非限定的な言語（open−ended language）と共に使用される場合には、一実施形態として、Ａのみ（任意にＢ以外の実体を含む）を意味し；別の実施形態として、Ｂのみ（任意にＡ以外の実体を含む）を意味し；さらに別の実施形態として、ＡとＢとの両方（任意に他の実体を含む）を意味する。これらの実体は、要素、行為、構造、ステップ、操作、値などを意味することがある。
【００８６】
本明細書にて用いられているように、１つ以上の実体のリストを参照する「少なくとも１つの」という句は、実体のリストの中の１つ以上の実体から選定される少なくとも１つの実体を意味すると理解されるべきで、実体のリストの中で具体的に列挙されたありとあらゆる実体の中の少なくとも１つを含むこと、及び実体のリストの中の実体の任意の組み合わせを除外することを必ずしも意味しない。この定義により、具体的に特定されたこれらの実体に関連しているか関連していないにかかわらず、「少なくとも１つの」という句で参照される実体のリストの中で具体的に特定された実体以外にも、実体を任意に提示することができる。したがって、非限定的な例として、「Ａ及びＢのうちの少なくとも１つ」（あるいは同じように「Ａ又はＢのうちの少なくとも１つ」、あるいは同じように「Ａ及び／又はＢのうちの少なくとも１つ」）は、１つの実施形態として、「少なくとも１つの、任意に２つ以上のＡを含み、Ｂは存在しない」（及び任意にＢ以外の実体を含む）ことを意味し；別の実施形態として、「少なくとも１つの、任意に２つ以上のＢを含み、Ａは存在しない」（及び任意にＡ以外の実体を含む）ことを意味し；さらに別の実施形態として、「少なくとも１つの、任意に２つ以上のＡ、及び少なくとも１つの、任意に２つ以上のＢを含む」（及び任意に他の実体を含む）ことを意味する。言い換えると、「少なくとも１つの」「１つ以上の」「及び／又は」という句は、操作を接続する又は分離する非限定的な表現である。例えば、「Ａ、Ｂ及びＣのうちの少なくとも１つ」、「Ａ、Ｂ又はＣのうちの少なくとも１つ」、「Ａ、Ｂ及びＣのうちの１つ以上」、「Ａ、Ｂ又はＣのうちの１つ以上」、及び「Ａ、Ｂ、及び／又はＣ」という表現の各々は、「Ａのみ」、「Ｂのみ」、「Ｃのみ」、「Ａ及びＢ共に」、「Ａ及びＣ共に」、「Ｂ及びＣ共に」、「Ａ、Ｂ及びＣ共に」、さらに任意に少なくとも１つの他の実体と組み合わせた上述のいずれか、を意味する。
【００８７】
あらゆる特許、特許出願、又は他の参考文献を参照する形で本明細書に含め、これらが用語をある様式で定義する場合、さもなければ、本開示のうちの上記含めたもの以外の部分と矛盾するか、本明細書に含まれる他の参考文献のいずれかと矛盾するかのいずれかである場合、上記本開示のうちの上記含めたもの以外の部分が支配的であり、そして、上記用語又はその中に含まれる開示は、上記用語を定義する参考文献、及び／又は上記含まれる開示が元々存在する参考文献に対してのみ支配的である。
【００８８】
本明細書にて用いられているように、「適合された」及び「構成された」という用語は、要素、構成要素、又は他の主題が所与の機能を果たすように設計されている及び／又は意図されていることを意味する。このため、「適合された」及び「構成された」という用語の使用は、所定の要素、構成要素、又は他の主題が単純に所定の機能を「果たすことができる」ことを意味すると解釈すべきでなく、要素、構成要素、及び／又は他の主題が機能を果たす目的で特別に選定された、作製された、実装された、用いられた、プログラムされた、及び／又は設計されたものである。特定の機能を実行するように適合されているものとして記載されている要素、構成要素、及び／又は他の主題は、追加的に又は代替的に、そのような機能を実行するように構成されているものとして記載することができ、逆もまた可であることはまた、本開示の範囲内のことである。
【００８９】
本明細書にて用いられているように、「例えば」という句、「例として」という句、及び／又は単純に「例」という用語は、本開示による１つ以上の構成要素、特徴、細部、構造、実施形態、及び／又は方法を参照して用いられる場合、説明した構成要素、特徴、細部、構造、実施形態、及び／又は方法は、本開示による構成要素、特徴、細部、構造、実施形態、及び／又は方法の例示的、非排他的な例であるということを伝えることが意図される。従って、説明した構成要素、特徴、細部、構造、実施形態、及び／又は方法は、限定的であり、必須であり、又は排他的／網羅的であることが意図されるものではない。そして、構造的に及び／又は機能的に類似した、及び／又は等価の構成要素、特徴、細部、構造、実施形態、及び／又は方法を含む、他の構成要素、特徴、細部、構造、実施形態、及び／又は方法も本開示の範囲内である。
【００９０】
本明細書にて用いられているように、「同様に」という用語は、本開示による２つの構成要素、特徴、細部、構造、実施形態及び／又は方法と比較する及び／又はそれらを説明するために用いられる場合、２つの構成要素、特徴、細部、構造、実施形態及び／又は方法は互いに一致する及び／又は類似するということを伝えることが意図される。「同様に」という用語は、同一及び／又は少なくとも実質的に同一と意図される構成要素、特徴、細部、構造、実施形態及び／又は方法を比較するために用いられる。この文脈で、「同様に」という後は、これらの構成要素、特徴、細部、構造、実施形態及び／又は方法は、同一であると意図されるものの、特定の観点からは、すべての点において同一ではないという事実を認識して用いられる。
【００９１】
例として、本開示において、細長オフセット導電体１３４のオフセット導電体の形状は、細長スルー導電体１２４のスルー導電体の形状と対応するように、類似しているように示される。この文脈では、オフセット導電体の［形状は、スルー導電体の形状と同一になるように意図され、又はパターン化され、「同様の」という用語は、パターン化プロセスの制限が原因で、特定の観点からは、２つの形状が完全には同一ではないという事実を認識して用いられる。
【００９２】
本開示による試験規格、プローブシステム、及び方法の説明的、非排他的な例が、以下に列挙する段落にて提示される。以下に列挙する段落を含む本明細書で列挙される方法の個々のステップは、追加的に又は代替的に記載された動作を実行する「ためのステップ」と称される。
【００９３】
Ａ１．プローブシステムのインピーダンスキャリブレーションのための試験規格であって、前記試験規格は、
試験規格基板と、前記試験規格基板の表面内を延在する薄膜スルー試験構造体及び薄膜オフセット試験規格構造体とを含み、
前記薄膜スルー試験構造体は、
（i）前記プローブシステムの第一のプローブに接触するように配置される、第一のスルー接触パッドと、
（ii）前記プローブシステムの第二のプローブに接触するように、前記第一のスルー接触パッドに関連して配置される、第二のスルー接触パッドと、
（iii）前記第一のスルー接触パッドと電気的に通信している第一のスルー導電体の端部、及び、前記第二のスルー接触パッドと電気的に通信している第二のスルー導電体の端部を含む細長のスルー導電体であって、前記細長のスルー導電体はスルー導電体の形状及びスルー導電体のインピーダンスを有している、細長のスルー導電体と、
を含み、更に、
前記薄膜オフセット試験構造体は、
（i）少なくとも実質的に前記第一のスルー接触パッドと同様であり、前記第一のプローブに接触するように配置される、オフセット接触パッドと、
（ii）少なくとも１点において前記第二のスルー接触パッドと異なっており、前記第二のプローブに接触するように、前記オフセット接触パッドに関連して配置される、オフセット接触領域と、
（iii）前記オフセット接触パッドと電気的に接続している第一のオフセット導電体の端部、及び、前記オフセット接触領域と物理的に接触するように延在する第二のオフセット導電体の端部を含む細長のオフセット導電体であって、前記細長のオフセット導電体は、前記スルー導電体の形状に対応するオフセット導電体の形状及び前記スルー導電体のインピーダンスに対応するオフセット導電体のインピーダンスを有している、細長のオフセット導電体と、
を含む試験規格。
【００９４】
Ａ２．前記オフセット導電体の形状は、前記スルー導電体の形状と同様、又は少なくとも実質的に同様である、段落Ａ１に記載の試験規格。
【００９５】
Ａ３．前記オフセット導電体の形状は、前記スルー導電体の形状と同一、又は少なくとも実質的に同一である、段落Ａ１〜Ａ２のいずれかに記載の試験規格。
【００９６】
Ａ４．前記オフセット導電体の形状は、前記スルー導電体の形状と同一になるようにパターン化される、段落Ａ１〜Ａ３のいずれかに記載の試験規格。
【００９７】
Ａ５．前記オフセット導電体の形状及び前記スルー導電体の形状はともに矩形を含む、段落Ａ１〜Ａ４のいずれかに記載の試験規格。
【００９８】
Ａ６．前記オフセット導電体の形状及び前記スルー導電体の形状はともに非直線形状を含む、段落Ａ１〜Ａ５のいずれかに記載の試験規格。
【００９９】
Ａ７．前記オフセット導電体の形状及び前記スルー導電体の形状はともに弓形を含む、段落Ａ１〜Ａ６のいずれかに記載の試験規格。
【０１００】
Ａ８．前記オフセット導電体の形状及び前記スルー導電体の形状はともにある交角で交差する少なくとも２つの直線領域を含む、段落Ａ１〜Ａ７のいずれかに記載の試験規格。
【０１０１】
Ａ９．前記交角は、
（i）少なくとも９０度、少なくとも９５度、少なくとも１００度、少なくとも１０５度、少なくとも１１０度、少なくとも１１５度、少なくとも１２０度、少なくとも１２５度、少なくとも１３０度、少なくとも１３５度、又は、少なくとも１４０度、及び、
（ii）最大で２７０度、最大で２６０度、最大で２５０度、最大で２４０度、最大で２３０度、最大で２２０度、最大で２１０度、最大で２００度、最大で１９０度、最大で１８０度、最大で１７５度、最大で１７０度、最大で１６５度、最大で１６０度、最大で１５５度、最大で１５０度、最大で１４５度、最大で１４０度、最大で１３５度、又は、最大で１３０度
のうちの少なくとも１つである、段落Ａ８に記載の試験規格。
【０１０２】
Ａ１０．前記細長のオフセット導電体はオフセット導波管である、段落Ａ１〜Ａ９のいずれかに記載の試験規格。
【０１０３】
Ａ１１．前記オフセット導電体のインピーダンスは、前記スルー導電体のインピーダンスと同様、又は少なくとも実質的に同様である、段落Ａ１〜Ａ１０のいずれかに記載の試験規格。
【０１０４】
Ａ１２．前記オフセット導電体のインピーダンスは、前記スルー導電体のインピーダンスと閾値インピーダンス差内で整合し、随意、前記閾値インピーダンス差は、前記スルー導電体のインピーダンスの２０％未満、１５％未満、１０％未満、５％未満、４％未満、３％未満、２％未満、１％未満、０．５％未満、０．１％未満、０．０５％未満、０．０１％未満である、段落Ａ１〜Ａ１１のいずれかに記載の試験規格。
【０１０５】
Ａ１３．前記オフセット導電体のインピーダンスは、前記スルー導電体のインピーダンスと一致する、又は少なくとも実質的に一致する、段落Ａ１〜Ａ１２のいずれかに記載の試験規格。
【０１０６】
Ａ１４．前記オフセット試験構造体は、前記試験規格基板の表面内に延在する導電オフセット接地面をさらに含む、段落Ａ１〜Ａ１３のいずれかに記載の試験規格。
【０１０７】
Ａ１５．前記導電オフセット接地面は、前記試験規格基板の表面内で、前記オフセット接触パッドのまわりに延在し、又はそのまわりを全体的に囲むように延在し、かつ、前記オフセット接触パッドから相隔たる、段落Ａ１４に記載の試験規格。
【０１０８】
Ａ１６．前記導電オフセット接地面は、前記試験規格基板の表面内で、前記細長のオフセット接触パッドの少なくとも一部のまわりに延在し、又は、そのまわりを全体的に囲むように延在し、かつ、前記細長のオフセット接触パッドの少なくとも一部から相隔たる、段落Ａ１４〜Ａ１５のいずれかに記載の試験規格。
【０１０９】
Ａ１７．前記オフセット試験構造体はオフセットショートである、段落Ａ１〜Ａ１６のいずれかに記載の試験規格。
【０１１０】
Ａ１８．  前記オフセット接触領域は、１つの／前記導電オフセット接地面の一部によって画定され、前記細長のオフセット導電体のうちの前記第二のオフセット導電体の端部と電気的に通信する、段落Ａ１７に記載の試験規格。
【０１１１】
Ａ１９．前記オフセット試験構造体はオフセットオープンである、段落Ａ１〜Ａ１８のいずれかに記載の試験規格。
【０１１２】
Ａ２０．前記オフセット接触領域は、前記細長のオフセット導電体のうちの前記第二のオフセット導電体の端部から延在する電気絶縁領域によって画定される、段落Ａ１９に記載の試験規格。
【０１１３】
Ａ２１．１つの／前記導電オフセット接地面は、前記試験規格基板の表面内で前記電気絶縁領域を囲む、段落Ａ２０に記載の試験規格。
【０１１４】
Ａ２２．前記オフセット試験構造体は第一のオフセット試験構造体であり、前記試験構造体はさらに第二のオフセット試験構造体を含み、前記第一のオフセット試験構造体は、１つの／前記オフセットショートであり、前記第二のオフセット試験構造体は、１つの／前記オフセットオープンである、段落Ａ１〜Ａ２１のいずれかに記載の試験規格。
【０１１５】
Ａ２３．前記スルー試験構造体は、さらに前記試験規格基板の表面内に延在する導電スルー接地面を含む、段落Ａ１〜２２のいずれかに記載の試験規格。
【０１１６】
Ａ２４．前記導電スルー接地面は、前記第一のスルー接触パッド、前記第二のスルー接触パッド、及び前記細長のスルー導電体の周りに延在し、かつ、それらから相隔たる、段落Ａ２３に記載の試験規格。
【０１１７】
Ａ２５．前記細長のスルー導電体はスルー導波管である、段落Ａ２３〜Ａ２４のいずれかに記載の試験規格。
【０１１８】
Ａ２６．前記試験規格は、前記試験規格基板の表面内に延在するショート試験構造体をさらに含む、段落Ａ１〜Ａ２５のいずれかに記載の試験規格。
【０１１９】
Ａ２７．前記ショート試験構造体は、前記第一のプローブ及び前記第二のプローブが前記ショート試験構造体に電気的に接触すると、前記第一のプローブ及び前記第二のプローブと電気的に相互に接続する、段落Ａ２６に記載の試験規格。
【０１２０】
Ａ２８．前記ショート試験構造体は、前記試験規格基板の表面全体にわたって延在している伝導フィルムを含む、段落Ａ２６〜Ａ２７のいずれかに記載の試験規格。
【０１２１】
Ａ２９．前記試験規格は、前記試験規格基板の表面内に延在するオープン試験構造体をさらに含む、段落Ａ１〜Ａ２８のいずれかに記載の試験規格。
【０１２２】
Ａ３０．前記オープン試験構造体は、前記第一のプローブ及び前記第二のプローブが前記オープン試験構造体に電気的に接触すると、前記第一のプローブを前記第二のプローブから電気的に隔離するように構成される、段落Ａ２９に記載の試験規格。
【０１２３】
Ａ３１．前記オープン試験構造体は、
（i）前記第一のプローブに接触するように配置される第一のオープン接触パッドと、
（ii）前記第二のプローブに接触するように配置される第二のオープン接触パッドと、
（iii）前記試験規格基板の表面内の前記第一のオープン接触パッド及び前記第二のオープン接触パッドのまわりを延在し、かつ、それらから相隔たる導電オープン接地面と、
を含む、段落Ａ２９〜Ａ３０のいずれかに記載の試験規格。
【０１２４】
Ａ３２．前記試験規格は、前記試験規格基板の表面内に延在しているロード試験構造体をさらに含む、段落Ａ１〜Ａ３１のいずれかに記載の試験規格。
【０１２５】
Ａ３３．前記ロード試験構造体は、前記第一のプローブ及び前記第二のプローブが前記ロード試験構造体に電気的に接触すると、前記第一のプローブと前記第二のプローブとの間に所定のレジスタンスを適用するように構成される、段落Ａ３２に記載の試験規格。
【０１２６】
Ａ３４．前記ロード試験構造体は、
（i）前記第一のプローブに接触するように配置される第一のロード接触パッドと、
（ii）前記第二のプローブに接触するように配置される第二のロード接触パッドと、
（iii）前記第一のロード接触パッドと前記第二のロード接触パッドとのまわりを延在し、かつ、それらから相隔たる、導電ロード接地面と、
（iv）前記第一のロード接触パッドと前記導電ロード接地面との両方と電気的に通信するように延在している第一の抵抗素子と、
（v）前記第二のロード接触パッドと前記導電ロード接地面との両方と電気的に通信するように延在している第二の抵抗素子と、
を含む、段落Ａ３２〜Ａ３３のいずれかに記載の試験規格。
【０１２７】
Ｂ１．プローブシステムのインピーダンスキャリブレーションのための試験規格であって、前記プローブシステムは、複数の被験デバイス（ＤＵＴ）に同時に接触するように構成されたプローブヘッドを含み、前記プローブヘッドは、複数のプローブ領域を含み、前記複数のプローブ領域のうちの各々は、前記複数のプローブ領域のうちの残りのプローブ領域に関連して、前記複数の被験デバイスのうちの対応する１つに接触するように配置され、さらに、前記試験規格は複数のプローブ領域に同時に接触するように構成され、前記試験規格は、
複数の試験構造体であって、前記複数の試験構造体のうちの各々は、
（i）前記プローブヘッドが前記試験規格に接触すると、前記複数の試験構造体のうちの残りの試験構造体に関連して、前記複数のプローブ領域のうちの対応する１つに接触するように配置され、これにより前記複数の試験構造体が前記複数のプローブ領域に同時に接触し、
（ii）前記複数のプローブ領域のうちの対応する１つの第一のプローブ先端に接触するように構成された第一の接触領域を含み、
（iii）前記第一の接触領域から相隔たる第二の接触領域を含み、かつ、前記複数のプローブ領域のうちの対応する１つの第二のプローブ先端に接触するように構成され、
（iv）前記複数のプローブ領域のうちの対応する１つに所定の試験条件を適応するように構成される、試験規格。
【０１２８】
Ｂ２．前記所定の試験条件は、ショート試験条件、オープン試験条件、ロード試験条件、スルー試験条件、及びオフセット試験条件のうちの少なくとも１つを含む、段落Ｂ１に記載の試験規格。
【０１２９】
Ｂ３．前記所定の試験条件は、前記複数の試験構造体のうちの各試験構造体に対して同じ試験条件である、段落Ｂ1〜Ｂ２のいずれかに記載の試験規格。
【０１３０】
Ｂ４．前記複数の試験構造体のうちの選定された試験構造体の前記所定の試験条件は、前記複数の試験構造体のうちの残りの試験構造体の前記所定の試験条件とは異なる、段落Ｂ１〜Ｂ３のいずれかに記載の試験規格。
【０１３１】
Ｂ５．前記複数の試験構造体のうちの１つの／前記選定された試験構造体の前記所定の試験条件は、１つの／前記ショート試験条件、１つの／前記オープン試験条件、１つの／前記スルー試験条件、及び１つの／前記オフセット試験条件のうちの一つであり、さらに、前記複数の試験構造体のうちの１つの／前記残りの試験構造体の前記所定の試験条件は、１つの／前記ロード試験条件である、段落Ｂ１〜Ｂ４のいずれかに記載の試験規格。
【０１３２】
Ｂ６．前記複数の試験構造体のうちの各試験構造体は、ショート試験構造体である、段落Ｂ１〜Ｂ５のいずれかに記載の試験規格。
【０１３３】
Ｂ７．前記複数の試験構造体のうちの各試験構造体は、オープン試験構造体である、段落Ｂ１〜Ｂ６のいずれかに記載の試験規格。
【０１３４】
Ｂ８．前記複数の試験構造体のうちの各試験構造体は、ロード試験構造体である、段落Ｂ１〜Ｂ７のいずれかに記載の試験規格。
【０１３５】
Ｂ９．前記複数の試験構造体のうちの各試験構造体は、スルー試験構造体である、段落Ｂ１〜Ｂ８のいずれかに記載の試験規格。
【０１３６】
Ｂ１０．前記複数の試験構造体のうちの各試験構造体は、オフセット試験構造体である、段落Ｂ１〜Ｂ９のいずれかに記載の試験規格。
【０１３７】
Ｂ１１．前記複数の試験構造体のうちの１つは、１つの／前記ショート試験条件、１つの／前記オープン試験条件、１つの／前記スルー試験条件であり、さらに、前記複数の試験構造体のうちの１つの／前記残りのものは、１つの／前記ロード試験構造体である、段落Ｂ１〜Ｂ１０のいずれかに記載の試験規格。
【０１３８】
Ｂ１２．前記試験規格は、段落Ａ１〜Ａ３４のいずれかのうちの任意の適切な試験規格の任意の適切な構成要素を含む、段落Ｂ１〜Ｂ１１のいずれかに記載の試験規格。
【０１３９】
Ｂ１３．前記複数のＤＵＴは、デバイス基板の上にてＤＵＴ配列に配列され、前記複数の試験構造体は、前記試験構造体基板の上に試験構造体配列に配列され、さらに、前記試験構造体配列内の前記複数の試験構造体の相対的な間隔は、前記ＤＵＴ配列内の前記複数のＤＵＴの相対的な間隔に対応する、段落Ｂ１〜Ｂ１２のいずれかに記載の試験規格。
【０１４０】
Ｂ１４．前記プローブヘッドが前記試験規格に接触すると、前記複数のプローブ領域のうちの各々は、前記複数の試験構造体のうちの対応する１つに接触する、段落Ｂ１〜Ｂ１３のいずれかに記載の試験規格。
【０１４１】
Ｂ１５．前記プローブヘッドが前記試験規格に接触すると、前記試験規格は、前記複数のプローブ領域のうちの各々に対応する所定の試験条件を適応する、段落Ｂ１〜Ｂ１４のいずれかに記載の試験規格。
【０１４２】
Ｂ１６．前記第一の接触領域は、導電性の第一の接触パッドである、段落Ｂ１〜Ｂ１５のいずれかに記載の試験規格。
【０１４３】
Ｂ１７．前記第二の接触領域は、導電性の第二の接触パッドである、段落Ｂ１〜Ｂ１６のいずれかに記載の試験規格。
【０１４４】
Ｂ１８．前記複数のプローブ領域の各々は複数のプローブ先端を含み、前記プローブ先端は前記第一のプローブ先端及び前記第二のプローブ先端を含み、前記複数の試験構造体の各々は複数の接触領域を含み、前記複数の接触領域は前記第一の接触領域及び前記第二の接触領域を含み、さらに、前記複数の接触領域のうちの各々は前記プローブヘッドが前記試験規格に接触すると、前記複数のプローブ先端のうちの対応する１つに接触するように配置される、段落Ｂ１〜Ｂ１７のいずれかに記載の試験規格。
【０１４５】
Ｃ１．デバイス基板の上に存在する複数の被験デバイス（ＤＵＴ）を同時に試験するように構成されたプローブシステムであって、前記プローブシステムは、
複数のプローブ領域を含んでいるプローブヘッドであって、前記複数のプローブ領域の各々は、前記複数のＤＵＴのうちの対応する１つに接触するように、前記複数のプローブ領域のうちの残りのプローブ領域に関連して配置される、プローブヘッドと、
前記デバイス基板を支持するように配置された支持表面を含んでいるチャックと、
前記支持表面の上に配置される段落Ｂ１〜Ｂ１８のいずれかに記載の前記試験規格と、
を備えるプローブシステム。
【０１４６】
Ｃ２．前記複数のプローブ領域のうちの各々は、前記複数の試験構造体のうちの対応する１つと接触している、段落Ｃ１に記載のプローブシステム。
【０１４７】
Ｃ３．前記複数の試験構造体のうちの対応する１つは、前記複数のプローブ領域の各々に対して前記所定の試験条件を適応する、段落Ｃ２に記載のプローブシステム。
【０１４８】
Ｃ４．前記プローブシステムは、前記複数のプローブ領域の各々から対応する試験信号を、前記複数の試験構造体のうちの対応する１つに同時に供給するように構成される、段落Ｃ１〜Ｃ３のいずれかに記載のプローブシステム。
【０１４９】
Ｃ５．前記対応する試験信号は、電流試験信号、電圧試験信号、デジタル試験信号、ビットエラー試験信号、アナログ試験信号、及び無線周波数（ＲＦ）試験信号のうちの少なくとも１つを含む、段落Ｃ４に記載のプローブシステム。
【０１５０】
Ｃ６．前記プローブシステムは、前記複数の試験信号のうちの前記対応する１つから対応する結果信号を、前記複数のプローブ領域の各々を介して同時に受信するように構成される、段落Ｃ１〜Ｃ５のいずれかに記載のプローブシステム。
【０１５１】
Ｃ７．前記対応する結果信号は、電流結果信号、電圧結果信号、デジタル結果信号、ビットエラー結果信号、アナログ結果信号、及び無線周波数（ＲＦ）結果信号の少なくとも１つを含む、段落Ｃ６に記載のプローブシステム。
【０１５２】
Ｃ８．前記複数のプローブ領域は、少なくとも２の、少なくとも４の、少なくとも６の、少なくとも８の、少なくとも１０の、少なくとも５０の、少なくとも１００の、少なくとも２５０の、少なくとも５００の、少なくとも７５０の、少なくとも１０００のプローブ領域を含む、段落Ｃ１〜Ｃ７のいずれかに記載のプローブシステム。
【０１５３】
Ｄ１．プローブシステムのインピーダンスキャリブレーションのための試験規格であって、前記プローブシステムは、被験デバイス（ＤＵＴ）のうちの対応する複数の接触パッドに接触するように配置される複数のプローブ先端を含んでいるプローブヘッドを含み、前記試験規格は、試験構造体とアライメント構造体とを含み、
前記試験構造体は、複数の接触領域を含んでいる試験構造体であって、前記複数の接触領域の相対配向は、前記複数のプローブ先端の相対配向に対応し、これによって、前記プローブヘッドが前記試験構造体に接触すると、前記複数のプローブ先端のうちの各々は前記複数の接触領域のうちの対応する１つに接触し、更に、
前記アライメント構造体は、
（i）前記試験構造体から相隔てており、
（ii）複数のアライメントマークを含んでおり、
（iii）前記複数のアライメントマークの相対配向は、前記複数の接触領域の相対配向に対応しており、かつ、
（iv）前記複数のアライメントマークのうちの各々と前記複数の接触領域のうちの対応する１つとの間の距離は、前記複数のアライメントマークのうちの各々と前記複数の接触領域のうちの対応する他の１つの接触領域との間の距離と等しい、又は少なくとも実質的に等しい、試験規格。
【０１５４】
Ｄ２．前記試験規格は、前記複数の接触領域のうちの各々に対して対応するアライメントマークを含む、段落Ｄ１に記載の試験規格。
【０１５５】
Ｄ３．前記複数のアライメントマークの相対配向は、前記複数の接触領域の相対配向に整合する、段落Ｄ１〜Ｄ２のいずれかに記載の試験規格。
【０１５６】
Ｄ４．前記試験構造体と前記アライメント構造体はともに前記試験規格基板の表面内に延在する、段落Ｄ１〜Ｄ３のいずれかに記載の試験規格。
【０１５７】
Ｄ５．前記複数のアライメントマークは前記試験規格基板と光学的に接触することにより、前記複数のアライメントマークを光学的に検知することを可能とする、段落Ｄ４に記載の試験規格。
【０１５８】
Ｄ６．前記複数のアライメントマークは光反射物質から形成される、段落Ｄ４〜Ｄ５のいずれかに記載の試験規格。
【０１５９】
Ｄ７．前記複数のアライメントマークは光吸収物質から形成される、段落Ｄ４〜Ｄ６のいずれかに記載の試験規格。
【０１６０】
Ｄ８．前記複数のアライメントマークは、ニッケル合金、ニッケルクロム合金、及びニッケルクロムアルミニウム合金の少なくとも１つから形成される、段落Ｄ４〜Ｄ７のいずれかに記載の試験規格。
【０１６１】
Ｄ９．前記複数のアライメントマークは、
（i）少なくとも２の、少なくとも３の、少なくとも４の、少なくとも５の、少なくとも６の、又は、少なくとも７のアライメントマーク、及び、
（ii）最大１０の、最大８の、最大６の、最大４の、又は、最大２のアライメントマーク、
のうちのいずれか１つを含む、段落Ｄ１〜Ｄ８のいずれかに記載の試験規格。
【０１６２】
Ｄ１０．前記試験規格は、複数の試験構造体及び対応する複数のアライメント構造体を含む、段落Ｄ１〜Ｄ９のいずれかに記載の試験規格。
【０１６３】
Ｄ１１．前記複数の試験構造体のうちの各々は対応する複数の接触領域を含み、さらに、前記対応する複数の接触領域の相対配向は、前記複数のプローブ先端の前記相対配向に対応する、段落Ｄ１０に記載の試験規格。
【０１６４】
Ｄ１２．（i）前記複数のアライメント構造体のうちの各々は、前記複数の試験構造体から相隔てており、
（ii）前記複数のアライメント構造体のうちの各々は、対応する複数のアライメントマークを含んでおり、
（iii）前記対応する複数のアライメントマークの相対配向は、前記対応する複数の接触領域の前記相対配向に対応しており、かつ、
（iv）前記複数の試験構造体のうちの各々と前記対応する複数のアライメント構造体のうちの対応する１つとの間の距離は、前記複数の試験構造体のうちの各々と前記対応する複数のアライメント構造体のうちの対応する他の１つとの間の距離に等しい、又は実質的に等しい、段落Ｄ１１に記載の試験規格。
【０１６５】
Ｄ１３．前記試験規格は、段落Ａ１〜Ｂ１８のいずれかに記載の任意の適切な試験規格の任意の適切な構成要素を含む、段落Ｄ１〜Ｄ１２のいずれかに記載の試験規格。
【０１６６】
Ｅ１．プローブシステムをキャリブレーションする方法であって、前記プローブシステムは、複数の被験デバイス（ＤＵＴ）に同時に接触するように構成されるプローブヘッドを含み、前記プローブヘッドは複数のプローブ領域を含み、前記複数のプローブ領域のうちの各々は、前記複数のＤＵＴのうちの対応する１つに接触するように、前記複数のプローブ領域のうちの残りのプローブ領域に関連して配置され、前記方法は、
前記プローブヘッドを、複数の試験構造体を含む試験規格と合わせるステップを備え、前記合わせるステップでは、前記複数のプローブ領域のうちの各々のプローブ領域を前記複数の試験構造体のうちの対応する試験構造体と合わせるものとし、さらに、
前記複数のプローブ領域のうちの各々のプローブ領域を、前記複数の試験構造体のうちの前記対応する試験構造体に同時に接触させるステップと、
前記複数の試験構造体のうちの前記対応する試験構造体を有する前記複数のプローブ領域のうちの各々のプローブ領域に、所定の試験条件を適応するステップと、
を備える方法。
【０１６７】
Ｅ２．前記方法は、前記複数のプローブ領域のうちの各プローブ領域から前記複数の試験構造体のうちの前記対応する試験構造体に試験信号を供給する、及び、随意同時に供給するステップをさらに含む、段落Ｅ１に記載の方法。
【０１６８】
Ｅ３．前記方法は、前記複数のプローブ領域のうちの各プローブ領域を有する前記複数の試験構造体のうちの前記対応する試験構造体から結果信号を受信する、及び、随意同時に受信するステップをさらに含む、段落Ｅ１〜Ｅ２のいずれかに記載の方法。
【０１６９】
Ｅ４．前記所定の試験条件は、ショート試験条件、オープン試験条件、ロード試験条件、及びスルー試験条件のうちの少なくとも１つを含む、段落Ｅ１〜Ｅ３のいずれかに記載の方法。
【０１７０】
Ｅ５．前記所定の試験条件を適用するステップは、前記複数のプローブ領域のうちの各プローブ領域に同じ試験条件を適用するステップを含む、段落Ｅ１〜Ｅ４のいずれかに記載の方法。
【０１７１】
Ｅ６．前記所定の試験条件を適用するステップは、前記複数のプローブ領域のうちの選定されたプローブ領域に第一の試験条件を適用するステップと、前記複数のプローブ領域のうちの残りのプローブ領域に第二の試験条件を適用するステップを含む、段落Ｅ１〜Ｅ５のいずれかに記載の方法。
【０１７２】
Ｅ７．前記所定の試験条件を適用するステップは、前記複数のプローブ領域のうちの１つの／前記選定されたプローブ領域に、１つの／前記のショート試験条件、１つの／前記のオープン試験条件、及び１つの／前記のスルー試験条件のうちの１つを適用するステップと、前記複数のプローブ領域のうちの１つの／前記残りのプローブ領域に、１つの／前記のロード試験条件を適用するステップとを含む、段落Ｅ１〜Ｅ６のいずれかに記載の方法。
【０１７３】
Ｅ８．前記同時に接触するステップは、複数のプローブ領域と対応する複数の試験構造体との間に電気的な通信を確立させるステップを含む、段落Ｅ１〜Ｅ７のいずれかに記載の方法。
【０１７４】
Ｅ９．前記プローブ領域の数、又は前記対応する試験構造体の数は、少なくとも２の、少なくとも４の、少なくとも６の、少なくとも８の、少なくとも１０の、少なくとも５０の、少なくとも１００の、少なくとも２５０の、少なくとも５００の、少なくとも７５０の、若しくは少なくとも１０００のプローブ領域、又は試験構造体を含む、段落Ｅ８に記載の方法。
【０１７５】
Ｅ１０．前記合わせるステップは、前記試験規格を含む試験規格基板の表面に平行な方向に互いに関連して、前記プローブヘッド及び前記試験規格を合わせるステップとを含む、段落Ｅ１〜Ｅ９のいずれかに記載の方法。
【０１７６】
Ｅ１１．前記複数のプローブ領域のうちの各プローブ領域は、複数のプローブ先端を含み、前記複数の試験構造体のうちの各試験構造体は複数の接触領域を含み、さらに、前記合わせるステップは、前記複数のプローブ領域のうちの各プローブ領域の前記複数のプローブ先端を前記複数の試験構造体のうちの各試験構造体の前記複数の接触領域と合わせるステップを含む、段落Ｅ１〜Ｅ１０のいずれかに記載の方法。
【０１７７】
Ｅ１２．前記同時に接触させるステップは、前記プローブヘッド及び前記試験規格のうちの少なくとも１つを、前記試験規格を含む１つの／前記試験規格基板の１つの／前記表面に垂直な方向に互いに対して移動させるステップを含む、段落Ｅ１〜Ｅ１１のいずれかに記載の方法。
【０１７８】
Ｅ１３．前記複数の試験構造体のうちの各試験構造体は、前記複数の試験構造体のうちの互いの試験構造体から相隔たる、段落Ｅ１〜Ｅ１２のいずれかに記載の方法。
【０１７９】
Ｅ１４．前記複数の試験構造体のうちの各試験構造体は、前記複数の試験構造体のうちの互いの試験構造体から電気的に隔離している、段落Ｅ１〜Ｅ１３のいずれかに記載の方法。
【０１８０】
Ｅ１５．前記複数のプローブ領域のうちの各プローブ領域の前記所定の試験条件は、前記複数のプローブ領域のうちの互いのプローブ領域の前記所定の試験条件から独立している、段落Ｅ１〜Ｅ１４のいずれかに記載の方法。
【０１８１】
Ｅ１６．前記試験規格は、段落Ｂ１〜Ｂ１８のいずれかに記載の前記試験規格を含む、段落Ｅ１〜Ｅ１５のいずれかに記載の方法。
【産業上の利用可能性】
【０１８２】
本明細書にて開示された試験規格、プローブシステム及び方法は、半導体の製造及び試験産業に適用可能である。
【０１８３】
上記の開示は、独立した用途を有する複数の別個の発明を包含していると確信する。これらの発明の各々を好適な形態で開示したが、本明細書に開示し、例示された特定の実施形態は、多数の変形が可能であり、限定的に考慮されるべきではない。これらの発明の主題は、本明細書に開示する様々な要素、特徴、機能、及び／又は特性の、すべての新規かつ非自明な組合せ及び副次的な組合せを含む。同様に、特許請求の範囲が「１つの」、又は「第一の」要素、同様の表現を記載する場合、このような特許請求の範囲は１つ以上のこうした要素の組み入れを含み、２つ以上のこのような要素を要求することを除外するものではないと理解すべきである。
【０１８４】
以下の特許請求の範囲は、本開示による発明の１つに指向し、新規かつ非自明な特定の組合せ又は副次的組合せを特に指摘するものである。特徴、機能、要素、及び／又は特性の他の組み合わせ及び副次的組み合わせは、本願又は関連出願の本請求項の補正、又は新たな請求項の提示を通して特許請求することができる。このように補正される請求項又は新たな請求項も、異なる発明に指向しているか、同じ発明に指向しているかにかかわらず、また、元の特許請求の範囲と異なるか、より広いか、より狭いか、又は同等であるかにかかわらず、本開示の発明の主題の範囲内に含まれる。
【図１】
2017168793.tif 000003
【図２】
2017168793.tif 000004
【図３】
2017168793.tif 000005
【図４】
2017168793.tif 000006
【図５】
2017168793.tif 000007
【図６】
2017168793.tif 000008
【図７】
2017168793.tif 000009
【図８】
2017168793.tif 000010
【図９】
2017168793.tif 000011
【図１０】
2017168793.tif 000012
【図１１】
2017168793.tif 000013
【図１２】
2017168793.tif 000014
【図１３】
2017168793.tif 000015
【図１４】
2017168793.tif 000016
【図１５】
2017168793.tif 000017
【図１６】
2017168793.tif 000018
【図１７】
2017168793.tif 000019
【図１８】
2017168793.tif 000020
【図１９】
2017168793.tif 000021
【図２０】
2017168793.tif 000022
【図２１】
2017168793.tif 000023
【手続補正書】
【提出日】平成28年6月1日(2016.6.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プローブシステムのインピーダンスキャリブレーションのための所定の規格に基づく試験システムであって、前記試験システムは、
試験規格基板と、前記試験規格基板の表面内を延在する薄膜スルー試験構造体及び薄膜オフセット試験規格構造体とを含み、
前記薄膜スルー試験構造体は、
（i）前記プローブシステムの第一のプローブに接触するように配置される、第一のスルー接触パッドと、
（ii）前記プローブシステムの第二のプローブに接触するように、前記第一のスルー接触パッドに関連して配置される、第二のスルー接触パッドと、
（iii）前記第一のスルー接触パッドと電気的に通信している第一のスルー導電体の端部、及び、前記第二のスルー接触パッドと電気的に通信している第二のスルー導電体の端部を含む細長のスルー導電体であって、前記細長のスルー導電体はスルー導電体の形状及びスルー導電体のインピーダンスを有している、細長のスルー導電体と、
を含み、更に、
前記薄膜オフセット試験構造体は、
（i）少なくとも実質的に前記第一のスルー接触パッドと同様であり、前記第一のプローブに接触するように配置される、オフセット接触パッドと、
（ii）少なくとも１点において前記第二のスルー接触パッドと異なっており、前記第二のプローブに接触するように、前記オフセット接触パッドに関連して配置される、オフセット接触領域と、
（iii）前記オフセット接触パッドと電気的に接続している第一のオフセット導電体の端部、及び、前記オフセット接触領域と物理的に接触するように延在する第二のオフセット導電体の端部を含む細長のオフセット導電体であって、前記細長のオフセット導電体は、前記スルー導電体の形状に対応するオフセット導電体の形状及び前記スルー導電体のインピーダンスに対応するオフセット導電体のインピーダンスを有している、細長のオフセット導電体と、
を含む試験システム。
【請求項２】
前記オフセット導電体の形状及び前記スルー導電体の形状はともに非直線形状を含む、請求項１に記載の試験システム。
【請求項３】
前記オフセット導電体のインピーダンスは、前記スルー導電体のインピーダンスと１％未満の閾値インピーダンス差内で整合する、請求項１に記載の試験システム。
【請求項４】
前記オフセット試験構造体は、前記試験規格基板の表面内に延在する導電オフセット接地面をさらに含み、前記導電オフセット接地面は、前記試験規格基板の表面内で、前記オフセット接触パッド及び前記細長のオフセット導電体のまわりに延在し、かつ、それらから相隔たる、請求項１に記載の試験システム。
【請求項５】
前記オフセット試験構造体はオフセットショートである、請求項４に記載の試験システム。
【請求項６】
前記オフセット接触領域は、前記導電オフセット接地面の一部によって画定され、前記細長のオフセット導電体のうちの前記第二のオフセット導電体の端部と電気的に通信している、請求項５に記載の試験システム。
【請求項７】
前記オフセット試験構造体はオフセットオープンである、請求項４に記載の試験システム。
【請求項８】
前記オフセット接触領域は、前記細長のオフセット導電体のうちの前記第二のオフセット導電体の端部から延在する電気絶縁領域によって画定される、請求項７に記載の試験システム。
【請求項９】
プローブシステムのインピーダンスキャリブレーションのための所定の規格に基づく試験システムであって、前記プローブシステムは複数の被験デバイス（ＤＵＴ）に同時に接触するように構成されたプローブヘッドを含み、前記プローブヘッドは複数のプローブ領域を含み、前記複数のプローブ領域のうちの各々は前記複数のプローブ領域のうちの残りのプローブ領域に関連して、前記複数の被験デバイスのうちの対応する１つに接触するように配置され、さらに、前記試験システムは複数のプローブ領域に同時に接触するように構成され、前記試験システムは、
複数の試験構造体であって、前記複数の試験構造体のうちの各々は、
（i）前記プローブヘッドが前記試験システムに接触すると、前記複数の試験構造体のうちの残りの試験構造体に関連して、前記複数のプローブ領域のうちの対応する１つに接触するように配置され、これにより前記複数の試験構造体が前記複数のプローブ領域に同時に接触し、
（ii）前記複数のプローブ領域のうちの対応する１つの第一のプローブ先端に接触するように構成された第一の接触領域を含み、
（iii）前記第一の接触領域から相隔たる第二の接触領域を含み、かつ、前記複数のプローブ領域のうちの対応する１つの第二のプローブ先端に接触するように構成され、
（iv）前記複数のプローブ領域のうちの対応する１つに所定の試験条件を適応するように構成される、試験システム。
【請求項１０】
前記所定の試験条件は、ショート試験条件、オープン試験条件、ロード試験条件、スルー試験条件、及びオフセット試験条件のうちの少なくとも１つを含む、請求項９に記載の試験システム。
【請求項１１】
前記所定の試験条件は、前記複数の試験構造体のうちの各試験構造体に対して同じ試験条件である、請求項９に記載の試験システム。
【請求項１２】
前記複数の試験構造体のうちの選定された試験構造体の前記所定の試験条件は、前記複数の試験構造体のうちの残りの試験構造体の前記所定の試験条件とは異なる、請求項９に記載の試験システム。
【請求項１３】
前記複数の試験構造体のうちの選定された試験構造体の前記所定の試験条件は、ショート試験条件、オープン試験条件、スルー試験条件、及びオフセット試験条件のうちの一つであり、さらに、前記複数の試験構造体のうちの残りの試験構造体の前記所定の試験条件はロード試験条件である、請求項９に記載の試験システム。
【請求項１４】
前記プローブヘッドは、前記試験システムに接触すると、前記複数のプローブ領域のうちの各々は前記複数の試験構造体のうちの対応する１つに接触する、請求項９に記載の試験システム。
【請求項１５】
前記複数のプローブ領域の各々は複数のプローブ先端を含み、前記複数のプローブ先端は前記第一のプローブ先端及び前記第二のプローブ先端を含み、前記複数の試験構造体の各々は複数の接触領域を含み、前記複数の接触領域は前記第一の接触領域及び前記第二の接触領域を含み、さらに、前記複数の接触領域のうちの各々は前記プローブヘッドが前記試験システムに接触すると、前記複数のプローブ先端のうちの対応する１つに接触するように配置される、請求項９に記載の試験システム。
【請求項１６】
デバイス基板の上に存在する複数の被験デバイス（ＤＵＴ）を同時に試験するように構成されたプローブシステムであって、前記プローブシステムは、
複数のプローブ領域を含んでいるプローブヘッドであって、前記複数のプローブ領域の各々は、前記複数の被験デバイスのうちの対応する１つに接触するように、前記複数のプローブ領域のうちの残りのプローブ領域に関連して配置される、プローブヘッドと、
前記デバイス基板を支持するように構成された支持表面を含んでいるチャックと、
前記支持表面の上に配置される請求項９に記載の試験システムと、
を備えるプローブシステム。
【請求項１７】
プローブシステムのインピーダンスキャリブレーションのための所定の規格に基づく試験システムであって、前記プローブシステムは、被験デバイス（ＤＵＴ）のうちの対応する複数の接触パッドに接触するように配置される複数のプローブ先端を含んでいるプローブヘッドを含み、前記試験システムは、試験構造体とアライメント構造体とを含み、
前記試験構造体は、複数の接触領域を含んでいる試験構造体であって、前記複数の接触領域の相対配向は、前記複数のプローブ先端の相対配向に対応し、これによって、前記プローブヘッドが前記試験システムに接触すると、前記複数のプローブ先端のうちの各々は、前記複数の接触領域のうちの対応する１つに接触し、更に、
前記アライメント構造体は、
（i）前記試験構造体から相隔てており、
（ii）複数のアライメントマークを含み、
（iii）前記複数のアライメントマークの相対配向は、前記複数の接触領域の前記相対配向に対応しており、かつ、
（iv）前記複数のアライメントマークのうちの各々と前記複数の接触領域のうちの対応する１つとの間の距離は、前記複数のアライメントマークのうちの各々と前記複数の接触領域のうちの対応する他の１つの接触領域との間の距離に等しい、又は少なくとも実質的に等しい、試験システム。
【請求項１８】
前記試験システムは、前記複数の接触領域のうちの各々に対して対応するアライメントマークを含む、請求項１７に記載の試験システム。
【請求項１９】
前記複数のアライメントマークの相対配向は、前記複数の接触領域の相対配向に整合する、請求項１７に記載の試験システム。
【請求項２０】
複数の被験デバイス（ＤＵＴ）に同時に接触するように構成されるプローブヘッドを含み、前記プローブヘッドは複数のプローブ領域を含み、前記複数のプローブ領域のうちの各々は、前記複数の被験デバイスのうちの対応する１つに接触するように、前記複数のプローブ領域のうちの残りのプローブ領域に関連して配置された、プローブシステムをキャリブレーションする方法であって、前記方法は、
前記プローブヘッドを、複数の試験構造体を含む試験システムと合わせるステップを備え、前記合わせるステップでは、前記複数のプローブ領域のうちの各々のプローブ領域を前記複数の試験構造体のうちの対応する試験構造体と合わせるものとし、さらに、
前記複数のプローブ領域のうちの各々のプローブ領域を、前記複数の試験構造体のうちの前記対応する試験構造体に同時に接触させるステップと、
前記複数の試験構造体のうちの前記対応する試験構造体を有する前記複数のプローブ領域のうちの各々のプローブ領域に、所定の試験条件を適応するステップと、
を備える方法。
【請求項２１】
前記所定の試験条件を適用するステップは、前記複数のプローブ領域のうちの各プローブ領域に同じ試験条件を適用するステップを含む、請求項２０に記載の方法。
【請求項２２】
前記所定の試験条件を適用するステップは、前記複数のプローブ領域のうちの選定されたプローブ領域に第一の試験条件を適用するステップと、前記複数のプローブ領域のうちの残りのプローブ領域に第二の試験条件を適用するステップとを含む、請求項２０に記載の方法。
【請求項２３】
前記所定の試験条件を適用するステップは、前記複数のプローブ領域のうちの選定されたプローブ領域に、ショート試験条件、オープン試験条件、及びスルー試験条件のうちの１つを適用するステップと、前記複数のプローブ領域のうちの残りのプローブ領域にロード試験条件を適用するステップとを含む、請求項２０に記載の方法。
【外国語明細書】
2017168793000001.pdf