(57)【要約】      （修正有）【課題】多数のパターンを配設した基板において、アライメントを迅速かつ正確に行う露光装置を提供する。【解決手段】アライメントに用いられるカメラとＤＭＤとを備え、ファインアウト・ウェハレベル・パッケージ（ＦＯ−ＷＬＰ）に従ってパターンを形成可能な露光装置において、複数の半導体チップＳＣを視野に収めて同時撮影し、その画像から半導体チップＳＣ各々の輪郭を抽出し、マークとなる接続パッドＣＰを抽出した比較対象エリアＴＡの画像とテンプレート画像とを比較し、各チップの位置ずれ量を検出する。【選択図】図６
2017067992.tif 000002
【特許請求の範囲】
【請求項１】
多数の下層パターンが配列した基板にパターニングする露光装置において、
前記多数の下層パターンの中で複数の下層パターンを視野内で捉えるように撮像する撮像部と、
各下層パターン位置を計測する計測部と、
テンプレートマッチングによって各下層パターンの位置ずれ量を算出し、描画データを補正する補正部とを備え、
前記計測部が、下層パターン各々の少なくとも一部エリアに属する特徴マークが抽出された比較対象画像に基づいてテンプレートマッチングを行い、位置ずれを検出することを特徴とする露光装置。
【請求項２】
前記計測部が、下層パターン各々の輪郭を検出してから、比較対象画像を抽出することを特徴とする請求項１に記載の露光装置。
【請求項３】
前記計測部が、前記比較対象画像のエリアを任意に設定可能であることを特徴とする請求項１乃至２のいずれかに記載の露光装置。
【請求項４】
前記計測部が、位置ずれ検出できない下層パターンについては、隣接する下層パターンの位置ずれ量を参照することを特徴とする請求項１乃至３のいずれかに記載の露光装置。
【請求項５】
前記計測部が、位置ずれ検出できない下層パターンについては、オペレータの操作に基づく下層パターン輪郭の抽出に従って、下層パターンの位置ずれ量を決定することを特徴とする請求項１乃至３のいずれかに記載の露光装置。
【請求項６】
前記計測部が、２以上の下層パターンからなるマルチパッケージエリアに対し、そのエリア内の下層パターンすべての撮像終了後、そのエリア内の下層パターンの位置ずれ量を検出することを特徴とする請求項１乃至５のいずれかに記載の露光装置。
【請求項７】
前記計測部が、接続パッドを特徴マークとして抽出することを特徴とする請求項１乃至６のいずれかに記載の露光装置。
【請求項８】
前記基板が矩形状であって、多数の下層パターンが基板全体に配列されていることを特徴とする請求項１乃至７のいずれかに記載の露光装置。
【請求項９】
前記基板が、ＦＯ−ＷＬＰに基づいて成形される支持基板であることを特徴とする請求項１乃至８のいずれかに記載の露光装置。
【請求項１０】
多数の下層パターンが配列した基板にパターニングする露光装置のアライメント方法であって、
前記多数の下層パターンの中で複数の下層パターンを視野内で捉えるように撮像し、
各下層パターン位置を計測し、
テンプレートマッチングによって各下層パターンの位置ずれ量を算出し、描画データを補正する露光方法であって、
下層パターン各々の少なくとも一部エリアに属する特徴マークが抽出された比較対象画像に基づいてテンプレートマッチングを行い、位置ずれを検出することを特徴とする露光装置のアライメント方法。
【請求項１１】
多数の下層パターンが配列した基板にパターニングする露光装置を、
前記多数の下層パターンの中で複数の下層パターンを視野内で捉えるように撮像する撮像手段と、
各下層パターン位置を計測する計測手段と、
テンプレートマッチングによって各下層パターンの位置ずれ量を算出し、描画データを補正する補正手段として機能させ、
下層パターン各々の少なくとも一部エリアに属する特徴マークが抽出された比較対象画像に基づいてテンプレートマッチングを行い、位置ずれを検出するように、前記計測手段として機能させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板などにパターンを形成する露光装置に関し、特に、多数のパターンを配列させた基板に対するアライメントに関する。
【背景技術】
【０００２】
近年では、１枚の基板に多数の回路パターン（半導体チップパターンなど）を描画する露光方法が活用されている。例えば、ウェハ状態でＩＣのパッケージングプロセスを行うウェハレベルパッケージ（ＷＬＰ）では、ファインアウト・ウェハレベルパッケージング（ＦＯ−ＷＬＰ）が知られている。
【０００３】
そこでは、ウェハから切り出した半導体チップを支持基板に多数配列させたもの（疑似ウェハという）を作成し、半導体チップの隙間にパターン露光によって再配線を形成した後、疑似ウェハを切断してパッケージを得る（このようなプロセスをモールドファースト（チップファースト）型のＦＯ−ＷＬＰという）。
【０００４】
ＦＯ−ＷＬＰでは、延展性のある樹脂製の支持基板に半導体チップを埋設するため、個々の半導体チップにはランダムな固有の位置ずれが生じており、アライメントによって再配線パターンの位置を補正する必要がある。
【０００５】
アライメント方法としては、撮像範囲を光変調素子アレイ（ＤＭＤなど）による投影エリアの走査帯域（バンド幅）に合わせてカメラを走査させ、それらの画像を繋ぎ合わせた全体広域画像を取得する。そして、各チップに形成されるアライメントマークや端子パッドなどの位置を検出して各チップの位置ずれ量をテンプレートマッチング方式で検出する（特許文献１参照）。
【０００６】
一方、複数の層に重ねてパターニングすることで多層基板を形成する場合においても、下層パターン（ファーストレイヤー）に回路パターンを重ねて露光するため、アライメントする必要がある。位置ずれ量を検出する方法としては、例えば、アライメントマークやチップ形状（ダイ形状）を利用して位置ずれを検出することができる（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−５８５２０号公報
【特許文献２】特表２０１３−５２０８２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ウェハなどとは異なる大型の樹脂基板ではパターン数が極端に多くなり（例えば１万以上）、走査バンドに沿ったエリアを撮像しながら全体の広域画像を取得するのには時間がかあり、限界がある。その結果、アライメント計算にも時間を要し、基板の生産性が低下する。一方、層ごとのパターンの位置合わせを行う場合、チップなどの形状自体に特徴がなければ、位置ずれ量を正確に検出することが難しい。
【０００９】
したがって、多数のパターンを配設した基板においても、アライメントを迅速かつ正確に行うことが必要とされる。
【課題を解決するための手段】
【００１０】
本発明の露光装置は、多数のパターン（以下では、下層パターンという）が配列した基板にパターニングすることが可能な露光装置であって、例えば、ＦＯ−ＷＬＰに基づいて成形された支持基板に対して再配線のパターニングを行うことが可能である。特に、本発明の露光装置は、より膨大な数（例えば１万以上）の下層パターンが全体に渡ってマトリクス状に配列された矩形状の基板に対してアライメントを調整可能である。ここでの下層パターンには、半導体パッケージ（チップ）が含まれており、また、ガラス基板やプリント基板などに規則的に配列させる回路パターンも含まれる。
【００１１】
本発明の露光装置は、撮像部と、各下層パターン位置を計測する計測部と、テンプレートマッチングによって各下層パターンの位置ずれ量を算出し、描画データを補正する補正部とを備える。例えば、撮像部は、主走査方向などに沿って移動可能なカメラを備え、カメラを駆動制御することで基板に対し撮像エリアを間欠的あるいは連続的に走査させることが可能である。
【００１２】
本発明では、撮像部が、像倍率などを調整することにより、多数の下層パターンの中で複数の下層パターンを視野内で捉えるように、撮像する。例えば、光変調素子アレイによる走査バンド幅よりも大きな視野枠で撮像すればよい。また、主走査方向、副走査方向に沿って複数の下層パターンが並ぶ数だけ視野枠に収めるようにすることができる。
【００１３】
そして計測部は、下層パターン各々の少なくとも一部エリアに属する特徴マークが抽出された比較対象画像に基づいてテンプレートマッチングを行い、位置ずれを検出する。複数の下層パターンが同時撮影されるとともに、下層パターンの少なくとも一部エリアをテンプレートマッチングの比較対象とし、そこに形成された接続パッドなどを特徴マークとして抽出した比較対象画像とすることにより、迅速なアライメント補正を行うことができる。
【００１４】
配線パターンが複雑な下層パターンでは、視野枠に収まる隣接下層パターンの中から下層パターンを個別に認識するのは難しい。したがって計測部は、下層パターン各々の輪郭を検出してから、比較対象画像を抽出してもよい。
【００１５】
１つの下層パターンに多数の特徴マークがランダムに存在する場合、特徴マーク抽出処理に時間を要する。したがって計測部は、比較対象画像のエリアを任意に設定可能に構成してもよい。例えば、下層パターンのエリアの一部を比較対象画像と定めてもよい。
【００１６】
計測部は、位置ずれ検出できない下層パターンについては、アライメント調整時間を抑えるため、隣接する下層パターンの位置ずれ量を参照すればよい。これによっても、隣接下層パターンの情報であるために有効なアライメント調整をある程度行うことができる。あるいは、計測部が、位置ずれ検出できない下層パターンについては、オペレータの操作に基づく下層パターン輪郭の抽出に従って、下層パターンの位置ずれ量を決定することも可能である。例えば、輪郭検出アシスト機能によってオペレータに対して画面上において輪郭検出をサポートし、それに基づいて位置ずれ量を検出することができる。
【００１７】
２以上の下層パターンから構成されるマルチパッケージエリアに対しては、計測部が、そのエリア内の下層パターンすべての撮像終了後、そのエリア内の下層パターンの位置ずれ量を検出すればよい。
【００１８】
本発明の露光装置のアライメント方法は、多数の下層パターンが配列した基板にパターニングする露光装置のアライメント方法であって、多数の下層パターンの中で複数の下層パターンを視野内で捉えるように撮像し、各下層パターン位置を計測し、テンプレートマッチングによって各下層パターンの位置ずれ量を算出し、描画データを補正する露光方法であって、下層パターン各々の少なくとも一部エリアに属する特徴マークが抽出された比較対象画像に基づいてテンプレートマッチングを行い、位置ずれを検出する。
【００１９】
本発明のプログラムは、多数の下層パターンが配列した基板にパターニングする露光装置を、多数の下層パターンの中で複数の下層パターンを視野内で捉えるように撮像する撮像手段と、各下層パターン位置を計測する計測手段と、テンプレートマッチングによって各下層パターンの位置ずれ量を算出し、描画データを補正する補正手段として機能させ、下層パターン各々の少なくとも一部エリアに属する特徴マークが抽出された比較対象画像に基づいてテンプレートマッチングを行い、位置ずれを検出するように、計測手段として機能させる。
【発明の効果】
【００２０】
本発明によれば、多数のパターンを形成した基板に対しても、迅速かつ適切にアライメント調整を行うことができる。
【図面の簡単な説明】
【００２１】
【図１】本実施形態である露光装置のブロック図である。
【図２】ＦＯ−ＷＬＰにおいて成形された支持基板（仮の基板）の一例を示した図である。
【図３】アライメント調整および描画処理のフローチャートを示した図である。
【図４】カメラの撮像範囲を示した図である。
【図５】半導体チップの特徴抽出を示した図である。
【図６】半導体チップの一部エリアを比較対象エリアとして定めた図である。
【図７】再配線形成時のデータ補正を示した図である。
【図８】マルチチップを示した図である。
【発明を実施するための形態】
【００２２】
以下では、図面を参照して本発明の実施形態について説明する。
【００２３】
図１は、本実施形態である露光装置のブロック図である。
【００２４】
露光装置１０は、基板Ｗへ光を照射することによって回路パターンを形成可能なマスクレス露光装置であり、ＤＭＤ（Digital Micro-mirror Device）２２を設けた露光ヘッド１８を備える。基板Ｗは、描画テーブル１２に搭載されており、描画テーブル１２上には、主走査方向（Ｘ方向）、副走査方向（Ｙ方向）に沿ってＸ−Ｙ座標系が規定される。
【００２５】
露光ヘッド１８は、ＤＭＤ２２とともに、照明光学系および結像光学系（ここでは図示せず）を備える。露光装置１０に備えられた光源２０（レーザあるいは放電ランプなど）から放射された光は、照明光学系によってＤＭＤ２２へ導かれる。
【００２６】
ＤＭＤ２２は、微小の矩形状マイクロミラー（ここでは数μｍ〜数十μｍ）をマトリクス状に２次元配列させた光変調素子アレイであり、例えば、１０２４×７６８のマイクロミラーから構成される。各マイクロミラーは、光源２０からのビームを基板Ｗの露光面方向へ反射させる第１の姿勢（ＯＮ状態）と、露光面外の方向へ反射させる第２の姿勢（ＯＦＦ状態）いずれかの姿勢で位置決めされ、制御信号（露光データ）に従って姿勢が切り替えられる。
【００２７】
ＤＭＤ２２では各マイクロミラーが選択的にＯＮ／ＯＦＦ制御され、ＯＮ状態のマイクロミラー上で反射した光は、結像光学系を通り、基板Ｗに照射する。したがって、基板Ｗに照射される光は、各マイクロミラーにおいて選択的に反射された光の光束から構成され、露光面上に形成すべき回路パターンに応じたパターン光となる。
【００２８】
すべてのマイクロミラーがＯＮ状態である場合、基板Ｗ上には、所定サイズを有する矩形状の投影エリアとなる露光エリアが規定される。例えば、結像光学系２３の倍率が１倍の場合、露光エリアのサイズはＤＭＤ２２のサイズと一致する。テーブル駆動機構１５によって描画テーブル１２をＸ方向に移動させながら露光エリアを基板Ｗ上において相対的に移動させる（走査させる）ことで、基板Ｗに露光していく。
【００２９】
なお、露光ヘッド１８は、ＤＭＤ２２による露光エリアが走査方向に対して所定の微小角度だけ傾くように配置されている。その結果、主走査方向に沿って配列されたマイクロミラーの微小投影エリアの軌跡は、副走査方向に沿って微小距離だけずれる。
【００３０】
露光動作に関しては、多重露光を行うため、各マイクロミラーの微小投影エリアが互いにオーバラップするように露光ピッチ（露光動作時間間隔）が定められる。その結果、露光エリアが微小距離だけ主走査方向からずれて移動していくことにより、１つの微小投影エリア（セル）内において、露光ショット時の微小投影エリア中心点（露光点）が散在するようになる。その結果、セルサイズ以下の解像度によってパターンが形成される。
【００３１】
露光エリアが主走査方向（Ｘ方向）に沿って基板Ｗ上を連続的あるいは間欠的に相対移動するのに伴い、パターンが主走査方向に沿って基板Ｗに形成されていく。１つの走査バンドに沿った多重露光動作が基板Ｗの端から端まで終えると、次の走査バンドに沿った多重露光動作が行われる。基板Ｗを全体的に露光することにより、描画処理が終了する。
【００３２】
外部のワークステーション（図示せず）と接続されるコントローラ３０は、描画処理を制御し、ＤＭＤ駆動回路２４、読み出しアドレス制御回路（図示せず）、光源駆動部２１などへ制御信号を出力する。露光動作を制御するプログラムは、あらかじめコントローラ３０内のＲＯＭ（図示せず）に格納されている。
【００３３】
ワークステーションからＣＡＤ／ＣＡＭデータとして送られるパターンデータは、座標データであるベクタデータであり、ラスタ変換回路２６は、ベクタデータをラスタデータへ変換する。１もしくは０の２値データによって表されるラスタデータは、各マイクロミラーの位置をＯＮ状態もしくはＯＦＦ状態に決める。生成されたラスタデータは、露光動作に合わせてＤＭＤ駆動回路２４へ送られる。ラスタデータ読み出し、書き込みタイミングは、読み出しアドレス制御回路によって制御される。
【００３４】
基板Ｗには熱変形などが生じているため、多重露光を実行する前にアライメント調整を行う。カメラ２９は、描画テーブル１２上にある基板Ｗを撮像するように配置されており、内蔵するフォーカシングレンズによって撮像対象の像倍率を変えることが可能である。カメラ２９における像倍率、ＡＦ処理、絞り調整などの露出制御は、露出制御部３１によって実行される。
【００３５】
コントローラ３０は、カメラ２９によって基板Ｗを撮像する間、テーブル駆動機構１５を制御して走査速度などを制御する。計測回路２７は、カメラ２９によって撮像された画像データに基づいて、アライメントマークなど特徴点の位置を検出する。なお、複数のカメラを所定間隔で並べてアライメント調整時に平行移動させながら撮影するようにしてもよい。
【００３６】
コントローラ３０は、検出された特徴点の位置と、理想上（設計上）の基準位置との差である位置ずれ量に基づいて、アライメント調整を行う。具体的には、パターンの描画位置（描画タイミング）を、算出された位置ずれ量に応じて補正する。
【００３７】
図２は、ＦＯ−ＷＬＰにおいて成形された支持基板（仮の基板）の一例を示した図である。
【００３８】
支持基板（以下、図１と同じ符号Ｂとする）には、半導体パッケージ（以下、半導体チップという）ＳＣがマトリクス状に所定のピッチで配列されており、ここでは１２５×１６０の半導体チップＳＣが樹脂製の支持基板Ｗに埋設された状態で配列したものを示しているが、実際には２万以上の半導体チップＳＣが配列される場合もある。支持基板Ｗには、例えば、５ｍｍ以下の半導体チップＳＣがピッチ１０ｍｍ以下で配列する。
【００３９】
ＦＯ−ＷＬＰでは、隣接する半導体チップＳＣの隙間に当たる樹脂部分に対し、再配線をパターン形成する必要がある。しかしながら、半導体チップＳＣは樹脂延展性のため個々にランダムな位置ずれ量をもち、半導体チップＳＣの接続パッドの実際の位置が設計上の位置とずれていると、パターン形成したときに樹脂部分の配線が半導体チップＳＣと接続していない状態が生じる。
【００４０】
そのため、描画前にアライメント調整を行って描画データを補正する。本実施形態では、膨大な数の半導体チップＳＣ各々の位置ずれ量を検出する際、広範囲の視野による撮像とテンプレートマッチングによって行う。以下、これについて説明する。
【００４１】
図３は、アライメント調整および描画処理のフローチャートを示した図である。図４は、カメラの撮像範囲を示した図である。図５は、半導体チップの特徴抽出を示した図である。
【００４２】
基板Ｗが描画テーブル１２に搭載されると、カメラ２９の像倍率などを制御するとともに、描画テーブル１２を間欠的に移動させることでカメラ走査を行う（Ｓ１０１）。このとき、複数の半導体チップＳＣがカメラ視野ＶＦに収まるように像倍率を定める。
【００４３】
図４では、６つの半導体チップＳＣがチップ全体として撮像できるように像倍率が定められている。このカメラ視野ＶＦは、ＤＭＤ２２の露光エリアの走査領域となるバンドエリアＢＡと異なる範囲であり、バンドエリアＢＡの幅よりも大きい。６つの半導体チップＳＣに対する撮像が終わると、次の６つの半導体チップＳＣを一度に撮像し、これを繰り返す。また、パターンの複雑さに応じて走査速度が調整される。
【００４４】
描画テーブル１２を移動させてカメラ走査を行いながら、カメラ２９から送られてくる画像データを取得して、テンプレートマッチングで対比されるエリアを抽出するとともに、図５に示すように、半導体チップＳＣ内の円形状となる接続パッドＣＰをマークとして抽出する。接続パッドＣＰの抽出（画像認識）は、公知の画像認識処理によって実行される（Ｓ１０２、Ｓ１０３）。このとき、カメラ視野ＶＦに収まる半導体チップＳＣの輪郭を抽出してから、テンプレートマッチング対象のエリア（以下、比較対象エリアという）ＴＡを抽出する。
【００４５】
図５では、半導体チップＳＣの輪郭ＰＣが描かれているが、輪郭ＰＣは単に支持基板Ｗの樹脂部分との境界ラインであるため、計測回路２７に送られる画像データとしては、配線が形成されたラインなのかチップ縁なのか判断できていない。そのため、あらかじめ入力されたチップサイズ情報などに基づき、エッジ検出などによって半導体チップＳＣの輪郭線を抽出する。
【００４６】
そして、この半導体チップサイズの接続パッドＣＰがマークとして抽出された比較対象エリアＴＡの画像ＴＩをテンプレートマッチングの比較対象として定める。なお、アライメント処理スピードを上げるため、その一部エリアを比較対象エリアとして抽出することができる。
【００４７】
図６は、その一部エリアを比較対象エリアとして定めた図である。ここでは、比較対象エリアＴＡの右隅部分の画像を対象にしてテンプレートマッチングを行うように、比較対象エリアＴＡ１が定められていえる。比較対象エリアＴＡ１のサイズが小さいことで接続パッドＣＰの個数が減少し、テンプレートマッチングの処理時間を短くすることができる。コントローラ３０は、オペレータの入力操作などにより、パターンの複雑さに応じて比較対象エリアＴＡ１のサイズ、位置を任意に設定することができる。
【００４８】
接続パッドＣＰの互いの位置関係が現れている比較対象エリアＴＡ（もしくはＴＡ１）が抽出されると、あらかじめ用意された半導体チップＳＣのテンプレートパターンに基づき、公知のテンプレートマッチング処理を実行し、接続パッドＣＰの位置ずれ量から半導体チップＳＣの位置ずれ量を算出する（Ｓ１０４、Ｓ１０５）。
【００４９】
位置ずれ量としては、ここではＸ、Ｙ軸方向の変位および回転量が検出され、メモリ３２に保存される。位置ずれ量が検出されると、各半導体チップＳＣの位置に合わせてパターンデータが補正される（Ｓ１０６）。位置ずれ量が検出できない半導体チップが生じた場合、隣接するパターンを参照して位置ずれ量を求める。
【００５０】
また、位置ずれ量が検出できない半導体チップが生じた場合の別の処理方法として、露光装置のオペレータがマニュアル操作によって位置ずれ量を決定するようにしてもよい。オペレータが外部のモニタ画面に表示された画像データを見ながら、コントローラ３０の提供する輪郭検出アシスト機能を用いて、位置ずれ量が検出できない半導体チップの輪郭を計測回路２７にティーチングする。計測回路２７は入力された輪郭から、位置ずれ量が検出できない半導体チップの位置ずれ量を計測する。この処理は、基板の全ての半導体チップの位置ずれ検出（Ｓ１０５）が終了した後に、位置ずれ量が検出できない半導体チップについて、まとめて実行するようにしてよい。
【００５１】
図７は、再配線形成時のデータ補正を示した図である。半導体チップＳＣがランダムに回転した位置にあるため、接続パッドの位置も設計上の位置からずれている。そのため、チップの隙間に対して図７に示すように分割して樹脂部分の位置ずれ量を算出し、それに合わせてパターン位置を補正することによって配線と接続パッドＣＰが接続される。カメラ走査とパターンデータ補正を並列処理することによって支持基板Ｗ全体のアライメント調整が終了すると、描画処理が実行される（Ｓ１０７）。なお、カメラ走査中、パターンのない区間に対しては走査速度を上げるのがよい。
【００５２】
このように本実施形態によれば、複数の半導体チップＳＣを視野に収めて同時撮影し、その画像から半導体チップＳＣ各々の輪郭を抽出し、マークとなる接続パッドＣＰを抽出した比較対象エリアＴＡの画像とテンプレート画像とを比較し、各チップの位置ずれ量を検出する。一度に複数のチップを撮像して各チップのテンプレートマッチングを行うため、膨大な数のチップを搭載した基板に対しても迅速にアライメント処理を実行することができる。
【００５３】
なお、本実施形態では１つのパッケージに１つの半導体チップを搭載したシングルチップタイプのアライメント方法を説明したが、１つのパッケージに複数の半導体チップを搭載したマルチチップに対しても、同様にアライメントを行うことができる。
【００５４】
図８は、マルチチップを示した図である。マルチチップの場合、１つのパッケージパターンを形成するすべての半導体チップの位置ずれ量を検出してから、そのパッケージ全体のアライメント補正量を算出する。したがって、一度にマルチチップを構成する半導体チップの撮像を行うことができない場合、すべてのチップの撮像を終えてから位置ずれ量が算出される。また、アライメント補正時には、チップ間の樹脂モールド領域ＲＭに関してデータ補正量を算出する。
【００５５】
本実施形態では、ＦＯ−ＷＬＰで使用される基板に対するアライメント処理を示しているが、パターンを積層させる場合にも有効である。また、テンプレートマッチングに際し必要な特徴マークとしては、接続パッド以外の要素、部品、配線などであってもよい。
【符号の説明】
【００５６】
１０  露光装置
２２  ＤＭＤ
２７  計測回路（計測部）
２９  カメラ（撮像部）
３０  コントローラ（計測部、撮像部）
３１  露出制御部（撮像部）
【図１】
2017067992.tif 000003
【図２】
2017067992.tif 000004
【図３】
2017067992.tif 000005
【図４】
2017067992.tif 000006
【図５】
2017067992.tif 000007
【図６】
2017067992.tif 000008
【図７】
2017067992.tif 000009
【図８】
2017067992.tif 000010