(57)【要約】【課題】接続領域を狭くすることができる不揮発性半導体記憶装置及びその製造方法を提供する。【解決手段】実施形態によれば、不揮発性半導体記憶装置は、第１、第２コネクタと、第１、第２導電層と、第１絶縁領域と、メモリ部と、を含む。第１、第２コネクタは、第１方向に延びる。第１、第２導電層は、第１、第２コネクタと電気的に接続される。導電層は、面状領域と、重畳領域と、側面領域と、交差側面領域と、を含む。面状領域は、第１方向と交差して広がる。重畳領域は、面状領域と連続しコネクタと重なる。側面領域は、面状領域及び重畳領域と連続し面状領域に沿って延びる。交差側面領域は、面状領域及び重畳領域と連続し面状領域に沿って延びる。第１絶縁領域は、第１、第２導電層の間に設けられる。メモリ部は、面状領域と接続される。【選択図】図１
2017168641.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に延びる第１コネクタと、
前記第１コネクタと電気的に接続された第１導電層であって、前記第１導電層は、
前記第１方向と交差して広がる第１面状領域と、
前記第１面状領域と連続し前記第１方向において前記第１コネクタと重なる第１重畳領域と、
前記第１面状領域及び前記第１重畳領域と連続し前記第１面状領域に沿って延びる第１側面領域であって、第１側面延在端部と、前記第１側面延在端部と前記第１重畳領域との間に位置する第１側面中間部と、を含む前記第１側面領域と、
前記第１面状領域及び前記第１重畳領域と連続し前記第１面状領域に沿って延びる第１交差側面領域であって、第１交差側面延在端部と、前記第１交差側面延在端部と前記第１重畳領域との間に位置する第１交差側面中間部と、を含む第１交差側面領域と、
を含み、前記第１側面延在端部と前記第１交差側面延在端部との間の距離は、前記第１側面中間部と前記第１交差側面中間部との間の距離よりも長い、前記第１導電層と、
前記第１方向に延びる第２コネクタと、
前記第２コネクタと電気的に接続された第２導電層であって、前記第２導電層は、
前記第１面状領域に沿って広がる第２面状領域と、
前記第２面状領域と連続し前記第１方向において前記第２コネクタと重なる第２重畳領域であって、前記第２重畳領域の少なくとも一部は前記第２コネクタと前記第１面状領域との間に配置された、前記第２重畳領域と、
前記第２面状領域及び前記第２重畳領域と連続し前記第１側面領域の延びる方向に沿う第２側面領域であって、第２側面延在端部と、前記第２側面延在端部と前記第２重畳領域との間に位置する第２側面中間部と、を含む前記第２側面領域と、
前記第２面状領域及び前記第２重畳領域と連続し前記第１交差側面領域の延びる方向に沿う第２交差側面領域であって、第２交差側面延在端部と、前記第２交差側面延在端部と前記第２重畳領域との間に位置する第２交差側面中間部と、を含む前記第２交差側面領域と、
を含み、前記第２側面延在端部と前記第２交差側面延在端部との間の距離は、前記第２側面中間部と前記第２交差側面中間部との間の距離よりも長い、前記第２導電層と、
前記第１導電層と前記第２導電層との間に設けられた第１絶縁領域と、
前記第１面状領域及び前記第２面状領域と接続されたメモリ部と、
を備えた不揮発性半導体記憶装置。
【請求項２】
前記第１重畳領域の前記第１方向に沿った長さは、前記第１面状領域の前記第１方向に沿った長さよりも長い、請求項１記載の不揮発性半導体記憶装置。
【請求項３】
前記第１重畳領域の前記第１方向に沿った前記長さは、前記第２重畳領域の前記第１方向に沿った長さよりも長い、請求項２記載の不揮発性半導体記憶装置。
【請求項４】
前記第１方向に延びる第３コネクタと、
前記第３コネクタと電気的に接続された第３導電層であって、前記第３導電層は、
前記第２面状領域に沿って広がる第３面状領域であって前記第１面状領域と前記第３面状領域との間に前記第２面状領域の少なくとも一部が配置された、前記第３面状領域と、
前記第３面状領域と連続し前記第１方向において前記第３コネクタと重なる第３重畳領域であって、前記第３重畳領域の少なくとも一部は前記第３コネクタと前記第２面状領域との間に配置された、前記第３重畳領域と、
前記第３面状領域及び前記第３重畳領域と連続し前記第２側面領域の延びる方向に沿う第３側面領域であって、第３側面延在端部と、前記第３側面延在端部と前記第３重畳領域との間に位置する第３側面中間部と、を含む前記第３側面領域と、
前記第３面状領域及び前記第３重畳領域と連続し前記第２交差側面領域の延びる方向に沿う第３交差側面領域であって、第３交差側面延在端部と、前記第３交差側面延在端部と前記第３重畳領域との間に位置する第３交差側面中間部と、を含む前記第３交差側面領域と、
を含み、前記第３側面延在端部と前記第３交差側面延在端部との間の距離は、前記第３側面中間部と前記第３交差側面中間部との間の距離よりも長い、前記第３導電層と、
前記第２導電層と前記第３導電層との間に設けられた第２絶縁領域と、
をさらに備え、
前記メモリ部は、前記第３面状領域とさらに接続された、請求項１〜３のいずれか１つに記載の不揮発性半導体記憶装置。
【請求項５】
前記垂直な方向における前記第３重畳領域の長さは、前記垂直な方向における前記第３側面領域の長さよりも長く、
前記第１面状領域に沿い前記第１側面領域の延びる前記方向に対して垂直な方向における前記第１重畳領域の長さは、前記垂直な方向における前記第１側面領域の長さよりも長く、
前記垂直な方向における前記第２重畳領域の長さは、前記垂直な方向における前記第２側面領域の長さよりも長い、請求項４記載の不揮発性半導体記憶装置。
【請求項６】
前記第３側面領域の少なくとも一部は、前記第２側面領域と前記第２交差側面領域との間に配置され、
前記第３交差側面領域の少なくとも一部は前記第３側面領域と前記第２交差側面領域との間に配置され、
前記第２側面領域の少なくとも一部は、前記第１側面領域と前記第１交差側面領域との間に配置され、
前記第２交差側面領域の少なくとも一部は前記第２側面領域と前記第１交差側面領域との間に配置された、請求項４または５に記載の不揮発性半導体記憶装置。
【請求項７】
前記第１側面領域は、前記第１面状領域に沿う第２方向に沿って延び、
前記第１重畳領域の前記第２方向の長さは、前記第２重畳領域の前記第２方向の長さよりも短く、
前記第２重畳領域の前記第２方向の前記長さは、前記第３重畳領域の前記第２方向の長さよりも短い、請求項４〜６のいずれか１つに記載の不揮発性半導体記憶装置。
【請求項８】
前記第１交差側面領域は、第１部分と、前記第１部分と前記第１重畳領域との間に設けられた第２部分と、を含み、
前記第１部分は、
前記第１面状領域に沿う第３方向に沿う第１部分領域と、
前記第１部分領域と接続され、前記第３方向と交差する方向に沿う第１交差部分領域と、
を含み、
前記第２部分は、
前記第３方向に沿う第２部分領域と、
前記第２部分領域と接続され、前記第３方向と交差する前記方向に沿う第２交差部分領域と、
を含み、
前記第１部分領域の前記第３方向の長さは、前記第２部分領域の前記第３方向の長さよりも長い、請求項１〜７のいずれか１つに記載の不揮発性半導体記憶装置。
【請求項９】
前記第１交差側面領域は、前記第１交差側面領域の延びる前記方向に並ぶ複数のステップ部を含み、
前記複数のステップ部のそれぞれの前記第１交差側面領域の延びる前記方向における長さは、前記第１重畳領域から離れるに従って増大する、請求項１〜７のいずれか１つに記載の不揮発性半導体記憶装置。
【請求項１０】
前記第１側面領域の少なくとも一部は、前記第１方向に対して傾斜し、
前記第１交差側面領域の少なくとも一部は、前記第１方向に対して傾斜した、請求項１〜９のいずれか１つに記載の不揮発性半導体記憶装置。
【請求項１１】
前記メモリ部は、前記第１方向に延びる半導体層と、
前記半導体層と前記第１面状領域との間、及び、前記半導体層と前記第２面状領域との間に設けられたメモリ膜と、
を含む、請求項１〜１０のいずれか１つに記載の不揮発性半導体記憶装置。
【請求項１２】
前記第１側面領域の延びる方向と、前記第１交差側面領域の延びる方向と、の間の角度は、９０度未満である、請求項１〜１１のいずれか１つに記載の不揮発性半導体記憶装置。
【請求項１３】
底面と、第１側面と、第２側面と、を有し、前記第１側面と前記第２側面との間の距離が変化する、凹部を有する基体の前記凹部内に、導電膜と絶縁膜とを交互に積層して、複数の前記導電膜と複数の前記絶縁膜とを含む積層体を形成し、
前記積層体の一部を除去して、前記複数の導電膜のうちの第１導電膜の一部及び前記複数の絶縁膜のうちの第２導電膜の一部を露出させて、前記第１導電膜から第１導電層を形成し、前記第２導電膜から第２導電層を形成し、
前記第１導電層のうちの前記第１側面に沿う第１側面領域と、前記第１導電層のうちの前記第２側面に沿う第１交差側面領域と、が繋がる第１重畳領域の上に、前記底面と交差する第１方向に延び前記第１重畳領域と電気的に接続された第１コネクタと、前記第２導電層のうちの前記第１側面に沿う第２側面領域と、前記第２導電層のうちの前記第２側面に沿う第２交差側面領域と、が繋がる第２重畳領域の上に、前記第１方向に延び前記第２重畳領域と電気的に接続された第２コネクタと、を形成し、
前記第１導電層のうちの前記底面に沿う第１面状領域、及び、前記第２導電層のうちの前記底面に沿う第２面状領域と接続されたメモリ部を形成する、不揮発性半導体記憶装置の製造方法。
【請求項１４】
底面と、第１側面と、第２側面と、を有し、前記第１側面と前記第２側面との間の距離が変化する、凹部を有する基体の前記凹部内に、第１膜と第２膜とを交互に積層して、複数の前記第１膜と複数の前記第２膜とを含む積層体を形成し、
前記積層体の一部を除去して、前記複数の第１膜のそれぞれの一部を露出させ、
前記複数の第１膜及び前記複数の第２膜のうちの前記底面に沿う部分を含む領域にメモリ部を形成し、
前記積層体に孔を形成し、前記孔を介して前記複数の第１膜を除去し、前記除去により形成された空間に導電材料を導入し、前記導電材料を含む複数の導電層であって、前記複数の導電層は、第１導電層及び第２導電層を含む、前記複数の導電層を形成し、
前記第１導電層のうちの前記第１側面に沿う第１側面領域と、前記第１導電層のうちの前記第２側面に沿う第１交差側面領域と、が繋がる第１重畳領域の上に、前記底面と交差する第１方向に延び前記第１重畳領域と電気的に接続された第１コネクタと、前記第２導電層のうちの前記第１側面に沿う第２側面領域と、前記第２導電層のうちの前記第２側面に沿う第２交差側面領域と、が繋がる第２重畳領域の上に、前記第１方向に延び前記第２重畳領域と電気的に接続された第２コネクタと、を形成する、不揮発性半導体記憶装置の製造方法。
【請求項１５】
前記第１面状領域に沿い前記第１側面領域の延びる方向に対して垂直な方向における前記第１重畳領域の長さは、前記垂直な方向における前記第１側面領域の長さよりも長く、
前記垂直な方向における前記第２重畳領域の長さは、前記垂直な方向における前記第２側面領域の長さよりも長い、請求項１３または１４に記載の不揮発性半導体記憶装置の製造方法。
【請求項１６】
前記第１側面と前記第２側面との間の前記距離は、前記第１側面の延びる方向に沿って単調に増加する、請求項１３〜１５のいずれか１つに記載の不揮発性半導体記憶装置の製造方法。
【請求項１７】
前記第１側面と前記第２側面との間の前記距離は、前記第１側面の延びる方向に沿って増減する、請求項１３〜１６のいずれか１つに記載の不揮発性半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、不揮発性半導体記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
不揮発性半導体記憶装置において、メモリ部の導電膜が、接続領域において配線などに電気的に接続される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１４６６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、接続領域を狭くすることができる不揮発性半導体記憶装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、不揮発性半導体記憶装置は、第１、第２コネクタと、第１、第２導電層と、第１絶縁領域と、メモリ部と、を含む。前記第１コネクタは、第１方向に延びる。前記第１導電層は、前記第１コネクタと電気的に接続される。前記第１導電層は、第１面状領域と、第１重畳領域と、第１側面領域と、第１交差側面領域と、を含む。前記第１面状領域は、前記第１方向と交差して広がる。前記第１重畳領域は、前記第１面状領域と連続し前記第１方向において前記第１コネクタと重なる。前記第１側面領域は、前記第１面状領域及び前記第１重畳領域と連続し前記第１面状領域に沿って延びる。前記第１側面領域は、第１側面延在端部と、前記第１側面延在端部と前記第１重畳領域との間に位置する第１側面中間部と、を含む。第１交差側面領域は、前記第１面状領域及び前記第１重畳領域と連続し前記第１面状領域に沿って延びる。前記第１交差側面領域は、第１交差側面延在端部と、前記第１交差側面延在端部と前記第１重畳領域との間に位置する第１交差側面中間部と、を含む。前記第１側面延在端部と前記第１交差側面延在端部との間の距離は、前記第１側面中間部と前記第１交差側面中間部との間の距離よりも長い。前記第２コネクタは、前記第１方向に延びる。前記第２導電層は、前記第２コネクタと電気的に接続される。前記第２導電層は、第２面状領域と、第２重畳領域と、第２側面領域と、第２交差側面領域と、を含む。前記第２面状領域は、前記第１面状領域に沿って広がる。前記第２重畳領域は、前記第２面状領域と連続し前記第１方向において前記第２コネクタと重なる。前記第２重畳領域の少なくとも一部は前記第２コネクタと前記第１面状領域との間に配置される。前記第２側面領域は、前記第２面状領域及び前記第２重畳領域と連続し前記第１側面領域の延びる方向に沿う。前記第２側面領域は、第２側面延在端部と、前記第２側面延在端部と前記第２重畳領域との間に位置する第２側面中間部と、を含む。前記第２交差側面領域は、前記第２面状領域及び前記第２重畳領域と連続し前記第１交差側面領域の延びる方向に沿う。前記第２交差側面領域は、第２交差側面延在端部と、前記第２交差側面延在端部と前記第２重畳領域との間に位置する第２交差側面中間部と、を含む。前記第２側面延在端部と前記第２交差側面延在端部との間の距離は、前記第２側面中間部と前記第２交差側面中間部との間の距離よりも長い。前記第１絶縁領域は、前記第１導電層と前記第２導電層との間に設けられる。前記メモリ部は、前記第１面状領域及び前記第２面状領域と接続される。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）及び図１（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置を例示する模式的斜視図である。
【図２】図２（ａ）〜図２（ｆ）は、第１の実施形態に係る不揮発性半導体記憶装置を例示する模式図である。
【図３】図３（ａ）〜図３（ｅ）は、第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する模式図である。
【図４】図４（ａ）〜図４（ｄ）は、第１の実施形態に係る不揮発性半導体記憶装置の別の製造方法を例示する模式図である。
【図５】図５（ａ）及び図５（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置の別の製造方法を例示する模式的平面図である。
【図６】図６は、第１の実施形態に係る別の不揮発性半導体記憶装置を例示する模式的断面図である。
【図７】図７は、第２の実施形態に係る不揮発性半導体記憶装置を例示する模式的平面図である。
【図８】図８（ａ）〜図８（ｄ）は、第２の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する模式図である。
【図９】図９（ａ）及び図９（ｂ）は、第２の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する模式図である。
【図１０】図１０（ａ）〜図１０（ｆ）は、第２の実施形態に係る別の不揮発性半導体記憶装置を例示する模式的平面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）  
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置を例示する模式的斜視図である。  
図２（ａ）〜図２（ｆ）は、第１の実施形態に係る不揮発性半導体記憶装置を例示する模式図である。
【０００９】
図１（ａ）及び図１（ｂ）においては、図を見やすくするために、絶縁部分が省略されて描かれている。図１（ｂ）においては、図を見やすくするために、不揮発性半導体記憶装置に含まれる複数の要素を互いに分離して示している。図２（ａ）及び図２（ｂ）は、図１（ａ）の矢印ＡＡの方向からみた平面図である。図２（ｃ）は、図１（ａ）のＡ１−Ａ２線断面図である。図２（ｄ）は、図１（ａ）のＢ１−Ｂ２線断面図である。図２（ｅ）は、図１（ｂ）のＣ１−Ｃ２線断面図である。図２（ｆ）は、図１（ｂ）のＣ３−Ｃ４線断面図である。
【００１０】
図１（ａ）及び図２（ａ）に示すように、本実施形態に係る不揮発性半導体記憶装置１１０は、第１コネクタＣＰ１、第２コネクタＣＰ２、第１導電層４１、第２導電層４２、第１絶縁領域５１及びメモリ部ＭＰを含む。この例では、第３コネクタＣＰ３、第３導電層４３、及び第２絶縁領域５２がさらに設けられている。これらの導電層の数は、任意である。メモリ部ＭＰの数も任意である。
【００１１】
第１〜第３コネクタＣＰ１〜ＣＰ３は、第１方向Ｄ１に延びる。
【００１２】
第１方向Ｄ１をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
【００１３】
第１導電層４１は、第１コネクタＣＰ１と電気的に接続される。第１導電層４１は、第１面状領域４１ａと、第１重畳領域４１ｂと、第１側面領域４１ｓと、第１交差側面領域４１ｒと、を含む。
【００１４】
第１面状領域４１ａは、第１方向Ｄ１（Ｚ軸方向）と交差して広がる。この例では、第１面状領域４１ａは、Ｘ−Ｙ平面に沿って広がる。第１面状領域４１ａの表面４１ａｆ（例えば上面）は、例えば、Ｘ−Ｙ平面に対して実質的に平行である。
【００１５】
第１重畳領域４１ｂは、第１面状領域４１ａと連続している。第１重畳領域４１ｂは、第１方向Ｄ１において、第１コネクタＣＰ１と重なる。例えば、第１重畳領域４１ｂの上に、第１コネクタＣＰ１の少なくとも一部が設けられる。
【００１６】
図１（ｂ）及び図２（ｂ）に示すように、第１側面領域４１ｓは、第１面状領域４１ａ及び第１重畳領域４１ｂと連続している。第１側面領域４１ｓは、第１面状領域４１ａに沿って延びる。例えば、第１側面領域４１ｓは、第１重畳領域４１ｂから第２方向Ｄ２に沿って延びる。この例では、第２方向Ｄ２は、Ｘ軸方向である。
【００１７】
第１交差側面領域４１ｒは、第１面状領域４１ａ及び第１重畳領域４１ｂと連続している。第１交差側面領域４１ｒは、第１面状領域４１ａに沿って延びる。例えば、第１交差側面領域４１ｒは、第１重畳領域４１ｂから、方向Ｄｒ（延在方向）に沿って延びる。方向Ｄｒは、例えば、Ｘ−Ｙ平面に沿う方向である。方向Ｄｒは、第２方向Ｄ２と交差する。この例では、方向Ｄｒは、第２方向Ｄ２に対して傾斜している。この例では、第２方向Ｄ２（第１側面領域４１ｓの延びる方向）と、方向Ｄｒ（第１交差側面領域４１ｒの延びる方向）と、の間の角度は、９０度未満である。この角度は、例えば７０度以下でも良い。この角度は、５０度以下でも良い。
【００１８】
例えば、第１側面領域４１ｓと第１交差側面領域４１ｒとの間の距離は、第１重畳領域４１ｂから離れる従って増大する。
【００１９】
例えば、図１（ｂ）及び図２（ｂ）に示すように、第１側面領域４１ｓは、第１側面延在端部４１ｓｅと、第１側面中間部４１ｓｍと、を含む。第１側面中間部４１ｓｍは、第１側面延在端部４１ｓｅと第１重畳領域４１ｂとの間に位置する。第１側面延在端部４１ｓｅは、必ずしも第１側面領域４１ｓの端でなくても良い。第１側面延在端部４１ｓｅと第１重畳領域４１ｂとの間の距離は、第１側面中間部４１ｓｍと第１重畳領域４１ｂとの間の距離よりも長い。
【００２０】
一方、第１交差側面領域４１ｒは、第１交差側面延在端部４１ｒｅと、第１交差側面中間部４１ｒｍと、を含む。第１交差側面中間部４１ｒｍは、第１交差側面延在端部４１ｒｅと第１重畳領域４１ｂとの間に位置する。第１交差側面延在端部４１ｒｅは、必ずしも第１交差側面領域４１ｒの端でなくても良い。第１交差側面延在端部４１ｒｅと第１重畳領域４１ｂとの間の距離は、第１交差側面中間部４１ｒｍと第１重畳領域４１ｂとの間の距離よりも長い。
【００２１】
実施形態においては、第１側面延在端部４１ｓｅと第１交差側面延在端部４１ｒｅとの間の距離ｄｅ１は、第１側面中間部４１ｓｍと第１交差側面中間部４１ｒｍとの間の距離ｄｍ１よりも長い（図１（ｂ）及び図２（ｂ）参照）。
【００２２】
第２導電層４２は、第２コネクタＣＰ２と電気的に接続される。第２導電層４２は、第２面状領域４２ａと、第２重畳領域４２ｂと、第２側面領域４２ｓと、第２交差側面領域４２ｒと、を含む。
【００２３】
図１（ｂ）に示すように、第２面状領域４２ａは、第１面状領域４１ａに沿って広がる。第２面状領域４２ａの表面４２ａｆ（例えば上面）は、例えば、Ｘ−Ｙ平面に対して実質的に平行である。
【００２４】
第２重畳領域４２ｂは、第２面状領域４２ａと連続する。第２重畳領域４２ｂは、第１方向Ｄ１において、第２コネクタＣＰ２と重なる。第２重畳領域４２ｂの少なくとも一部は、第２コネクタＣＰ２と第１面状領域４１ａとの間に配置される（図２（ｃ）参照）。
【００２５】
第２側面領域４２ｓは、第２面状領域４２ａ及び第２重畳領域４２ｂと連続する。第２側面領域４２ｓは、第１側面領域４１ｓの延びる方向（この例では第２方向Ｄ２）に沿う。
【００２６】
第２交差側面領域４２ｒは、第２面状領域４２ａ及び第２重畳領域４２ｂと連続する。第２交差側面領域４２ｒは、第１交差側面領域４１ｒの延びる方向Ｄｒに沿う。
【００２７】
第２導電層４２においても、例えば、第２側面領域４２ｓと第２交差側面領域４２ｒとの間の距離は、第２重畳領域４２ｂから離れる従って増大する。
【００２８】
例えば、図１（ｂ）及び図２（ｂ）に示すように、第２側面領域４２ｓは、第２側面延在端部４２ｓｅと、第２側面中間部４２ｓｍと、を含む。第２側面中間部４２ｓｍは、第２側面延在端部４２ｓｅと第２重畳領域４２ｂとの間に位置する。
【００２９】
第２交差側面領域４２ｒは、第２交差側面延在端部４２ｒｅと、第２交差側面中間部４２ｒｍと、を含む。第２交差側面中間部４２ｒｍは、第２交差側面延在端部４２ｒｅと第２重畳領域４２ｂとの間に位置する。
【００３０】
図１（ｂ）及び図２（ｂ）に示すように、第２側面延在端部４２ｓｅと第２交差側面延在端部４２ｒｅとの間の距離ｄｅ２は、第２側面中間部４２ｓｍと第２交差側面中間部４２ｒｍとの間の距離ｄｍ２よりも長い。
【００３１】
図２（ｂ）に示すように、この例では、第２側面領域４２ｓの少なくとも一部は、第１側面領域４１ｓと第１交差側面領域４１ｒとの間に配置される。第２交差側面領域４２ｒの少なくとも一部は、第２側面領域４２ｓと第１交差側面領域４１ｒとの間に配置される。
【００３２】
このように、第１導電層４１の上に設けられる第２導電層４２の側面領域及び交差側面領域が、第１導電層４１の側面領域及び交差側面領域の間に配置される。第１導電層４１の２つの側面領域の間の距離よりも、第２導電層４２の２つの側面領域の間の距離が狭くなる。
【００３３】
第３導電層４３は、第３コネクタＣＰ３と電気的に接続される。第３導電層４３の構成は、第１導電層４１及び第２導電層４２と同様である。
【００３４】
第３導電層４３は、第３面状領域４３ａと、第３重畳領域４３ｂと、第３側面領域４３ｓと、第３交差側面領域４３ｒと、を含む。
【００３５】
第３面状領域４３ａは、第２面状領域４２ａに沿って広がる。第３面状領域４３ａの表面４３ａｆ（例えば上面）は、例えば、Ｘ−Ｙ平面に対して実質的に平行である。
【００３６】
第１面状領域４１ａと第３面状領域４３ａとの間に、第２面状領域４２ａの少なくとも一部が配置される。すなわち、第１面状領域４１ａの上に第２面状領域４２ａが設けられ、第２面状領域４２ａの上に、第３面状領域４３ａが設けられる。
【００３７】
第３重畳領域４３ｂは、第３面状領域４３ａと連続している。第３重畳領域４３ｂは、第１方向Ｄ１において第３コネクタＣＰ３と重なる。第３重畳領域４３ｂの少なくとも一部は、第３コネクタＣＰ３と第２面状領域４２ａとの間に配置される（図２（ｄ）参照）。
【００３８】
第３側面領域４３ｓは、第３面状領域４３ａ及び第３重畳領域４３ｂと連続する。第３側面領域４３ｓは、第２側面領域４２ｓの延びる方向（第２方向Ｄ２）に沿う。
【００３９】
第３交差側面領域４３ｒは、第３面状領域４３ａ及び第３重畳領域４３ｂと連続する。第３交差領域４３ｒは、第２交差側面領域４２ｒの延びる方向（方向Ｄｒ）に沿う。
【００４０】
図２（ａ）に示すように、この例では、第３側面領域４３ｓの少なくとも一部は、第２側面領域４２ｓと第２交差側面領域４２ｒとの間に配置される。第３交差側面領域４３ｒの少なくとも一部は、第３側面領域４３ｓと第２交差側面領域４２ｒとの間に配置される。
【００４１】
第３導電層４３においても、例えば、第３側面領域４３ｓと第３交差側面領域４３ｒとの間の距離は、第３重畳領域４３ｂから離れるに従って増大する。第３側面領域４３ｓは、第３側面延在端部４３ｓｅと、第３側面延在端部４３ｓｅと第３重畳領域４３ｂとの間に位置する第３側面中間部４３ｓｍと、を含む。第３交差側面領域４３ｒは、第３交差側面延在端部４３ｒｅと、第３交差側面延在端部４３ｒｅと第３重畳領域４３ｂとの間に位置する第３交差側面中間部４３ｒｍと、を含む。第３側面延在端部４３ｓｅと第３交差側面延在端部４３ｒｅとの間の距離ｄｅ３は、第３側面中間部４３ｓｍと第３交差側面中間部４３ｒｍとの間の距離ｄｍ３よりも長い（図１（ｂ）及び図２（ｂ）参照）。
【００４２】
図１（ａ）及び図２（ａ）に示すように、第１絶縁領域５１は、第１導電層４１と第２導電層４２との間に設けられる。第２絶縁領域５２は、第２導電層４２と第３導電層４３との間に設けられる。
【００４３】
メモリ部ＭＰは、第１面状領域４１ａ、第２面状領域４２ａ及び第３面状領域４３ａと接続される。
【００４４】
第１〜第３導電層４１〜４３は、例えば、不揮発性半導体記憶装置１１０の複数のワード線となる。複数の導電層の数に対応して、複数のコネクタが設けられる。
【００４５】
図１（ａ）の例では、複数のメモリ部ＭＰは、Ｙ軸方向に並んでいる。複数のメモリ部ＭＰは、Ｙ軸方向及びＸ軸方向に２次元的に並んでもよい。メモリ部ＭＰの並ぶ方向と、側面領域の延びる方向と、の関係は任意である。メモリ部ＭＰの並ぶ方向と、交差側面領域の延びる方向と、の関係は任意である。
【００４６】
複数の導電層のそれぞれと、複数のメモリ部ＭＰと、が交差する領域にメモリセルが形成される。不揮発性半導体記憶装置１１０においては、メモリセルが３次元的に並ぶ。
【００４７】
実施形態においては、コネクタは、重畳領域の上に配置される。重畳領域は、２つの側面領域が合流している領域である。例えば、図１（ａ）の矢印ＡＡの方向からみたときに、重畳領域の幅は、側面領域の幅よりも厚くなる。このような重畳領域の上に、コネクタを設けることで確実な電気的接続が得られる。重畳領域が形成される領域（ワード線の接続領域）の面積は、比較的小さい。これにより、例えば、ワード線の接続領域を狭くすることができる。これにより、メモリ領域を拡大できる。同じサイズのチップにおいて、メモリ領域を拡大できるため、メモリ容量を拡大できる。実施形態によれば、例えば、接続領域を狭くすることができる不揮発性半導体記憶装置が提供できる。
【００４８】
上記のように、実施形態においては、例えば、コネクタが設けられる重畳領域の幅は、側面領域の幅よりも大きい。
【００４９】
図２（ｂ）に示すように、例えば、第１側面領域４１ｓの幅は、第１側面領域４１ｓの延びる方向（第２方向Ｄ２でありこの例ではＸ軸方向）に対して垂直な方向Ｄｐ（この例ではＹ軸方向）における第１側面領域４１ｓの長さｗｓ１である。この垂直な方向Ｄｐにおける第１重畳領域４１ｂの長さｗｂ１は、長さｗｓ１よりも長い。
【００５０】
同様に、例えば、上記の垂直な方向Ｄｐにおける第２重畳領域４２ｂの長さｗｂ２は、上記の垂直な方向Ｄｐにおける第２側面領域４２ｓの長さｗｓ２よりも長い。例えば、上記の垂直な方向Ｄｐにおける第３重畳領域４３ｂの長さｗｂ３は、上記の垂直な方向Ｄｐにおける第３側面領域４３ｓの長さｗｓ３よりも長い。
【００５１】
例えば、第１交差側面領域４１ｒの幅は、第１交差側面領域４１ｒの延びる方向Ｄｒに対して垂直な方向における第１交差側面領域４１ｒの長さｗｒ１である。この方向Ｄｒに対して垂直な方向における第１重畳領域４１ｂの長さは、長さｗｒ１よりも長い。同様に、例えば、方向Ｄｒに対して垂直な方向における第２重畳領域４２ｂの長さは、方向Ｄｒに対して垂直な方向における第２交差側面領域４２ｒの長さよりも長い。例えば、方向Ｄｒに対して垂直な方向における第３重畳領域４３ｂの長さは、Ｄｒに対して垂直な方向における第３交差側面領域４３ｒの長さよりも長い。
【００５２】
このような幅が広い重畳領域の上にコネクタが設けられるため、安定した電気的接続が得られる。
【００５３】
図１（ａ）及び図１（ｂ）に示すように、面状領域は、Ｘ−Ｙ平面に沿う層状である。一方、側面領域及び交差側面領域は、壁状である。重畳領域は、側面領域及び交差側面領域が結合された領域であり、壁状または柱状である。重畳領域の高さ（Ｚ軸方向の長さ）は、層状の面状領域の厚さよりも大きい。
【００５４】
図１（ｂ）に示すように、例えば、第１重畳領域４１ｂの第１方向Ｄ１に沿った長さｈ１は、第１面状領域４１ａの第１方向Ｄ１に沿った長さｔ１（厚さ）よりも長い。第２重畳領域４２ｂの第１方向Ｄ１に沿った長さｈ２は、第２面状領域４２ａの第１方向Ｄ１に沿った長さｔ２（厚さ）よりも長い。第３重畳領域４３ｂの第１方向Ｄ１に沿った長さｈ３は、第３面状領域４３ａの第１方向Ｄ１に沿った長さｔ３（厚さ）よりも長い。
【００５５】
後述するように、側面領域及び交差側面領域は、Ｚ軸方向に対して傾斜しても良い。この場合、重畳領域の幅は、Ｚ軸方向に沿って変化しても良い。
【００５６】
図１（ａ）に示すように、複数の導電層の上端部のＺ軸方向の位置は、互いに実質的に同じである。
【００５７】
図１（ｂ）に示すように、複数の重畳領域のそれぞれの高さは、上方向に行くに従って低くなる。例えば、第１重畳領域４１ｂの第１方向Ｄ１に沿った長さｈ１（例えば高さ）は、第２重畳領域４２ｂの第１方向Ｄ１に沿った長さｈ２（例えば高さ）よりも長い。第２重畳領域４２ｂの第１方向Ｄ１に沿った長さｈ２（例えば高さ）は、第３重畳領域４３ｂの第１方向Ｄ１に沿った長さｈ３（例えば高さ）よりも長い。
【００５８】
実施形態において、複数の導電層は、例えば、タングステンなどの金属を含む。複数の導電層は、不純物を含む半導体（例えばポリシリコンなど）を含んでも良い。複数のコネクタには、例えば、Ｃｕなどの金属を含む。複数の絶縁領域は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン及び酸化アルミニウムなどの少なくともいずれかを含む。上記の材料は例であり、実施形態は、これらの材料に限定されない。
【００５９】
以下、メモリ部ＭＰの例について説明する。  
図２（ｅ）及び図２（ｆ）に示すように、メモリ部ＭＰは、半導体層２０と、メモリ膜ＭＦを含む。
【００６０】
半導体層２０は、第１方向Ｄ１に延びる。この例では、半導体層２０は、積層体ＳＢ中を第１方向Ｄ１に延びる。半導体層２０は、例えば、半導体ピラーである。図１（ａ）に示すように、積層体ＳＢは、第１面状領域４１ａ、第２面状領域４２ａ、及び、第１絶縁領域５１の第１面状領域４１ａと第２面状領域４２ａとの間の部分を含む。積層体ＳＢは、第３面状領域４３ａ、及び、第２絶縁領域５２の第２面状領域４２ａと第３面状領域４３ａとの間の部分をさらに含んでも良い。
【００６１】
図２（ｅ）及び図２（ｆ）に示すように、メモリ膜ＭＦは、半導体層２０と第１面状領域４１ａとの間、及び、半導体層２０と第２面状領域４２ａとの間に設けられる。メモリ膜ＭＦは、半導体層２０と第３面状領域４３ａとの間にさらに設けられても良い。
【００６２】
メモリ膜ＭＦは、例えば、電荷蓄積膜を含む。メモリ膜ＭＦは、例えば、フローティングゲート膜（例えばポリシリコンなどの導電膜など）を含んでも良い。
【００６３】
メモリ部ＭＰは、例えば、第１中間層３１、第２中間層３２及び第３中間層３３を含んでも良い。これらの中間層は、半導体層２０と面状領域との間に設けられる。例えば、第２中間層３２が、メモリ膜ＭＦに対応する。半導体層２０と第２中間層３２との間に第１中間層３１が設けられる。第２中間層３２と面状領域との間に第３中間層３３が設けられる。
【００６４】
第１中間層３１は、例えば、トンネル絶縁膜である。第３中間層３３は、例えば、ブロック絶縁膜である。第２中間層３２は、例えば、電荷蓄積膜またはフローティングゲート膜である。
【００６５】
図２（ｅ）及び図２（ｆ）に示すように、この例では、半導体層２０は、筒状である。例えば、積層体ＳＢを第１方向Ｄ１に延びるコアピラー２０ｃ（例えば絶縁層）が設けられ、その周りに半導体層２０が設けられている。半導体層２０は、柱状（円柱状または偏平円柱状）でも良い。
【００６６】
実施形態において、メモリ部ＭＰの構成は任意である。例えば、積層体ＳＢの側面に対向して半導体層２０が設けられ、積層体ＳＢと半導体層２０との間にメモリ膜ＭＦが設けられても良い。メモリ膜ＭＦは、例えば、抵抗変化層を含んでも良い。
【００６７】
以下、不揮発性半導体記憶装置１１０の製造方法の例について説明する。  
図３（ａ）〜図３（ｅ）は、第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する模式図である。  
図３（ａ）は、平面図である。図３（ｂ）〜図３（ｅ）は、図３（ａ）のＤ１−Ｄ２線断面図である。
【００６８】
図３（ａ）及び図３（ｂ）に示すように、基体１０が準備される。基体１０は、例えば表面に絶縁膜を有する基板（例えば、半導体基板）である。基体１０は、凹部１０ｄを有する。凹部１０ｄは、底面１３と、第１側面１１と、第２側面１２と、を有する。第１側面１１と第２側面１２との間の距離は、変化する。この例では、第１側面１１と第２側面１２との間の距離は、第１側面１１の延びる方向に沿って単調に増加する。例えば、第２側面１２の延在する方向は、第１側面１１の延在する方向と交差する。例えば、第２側面１２の延在する方向は、第１側面１１の延在する方向に対して傾斜する。これらの方向の間の角度は、例えば９０度未満でも良い。
【００６９】
図３（ｃ）に示すように、基体１０の凹部１０ｄ内に、導電膜４０ｆと絶縁膜５０ｆとを交互に積層して、積層体ＳＢを形成する。積層体ＳＢは、複数の導電膜４０ｆと複数の絶縁膜５０ｆとを含む。積層体ＳＢは、凹部１０ｄの底面１３、第１側面１１及び第２側面１２に形成される。積層体ＳＢは、基体１０の凹部１０ｄを除く部分（上面）の上にも形成される。導電膜４０ｆは、例えば、第１〜第３導電層４１〜４３となる。
【００７０】
図３（ｄ）に示すように、積層体ＳＢの一部を除去する。これにより、複数の導電膜の１つの第１導電膜１の一部、別の１つの第２導電膜の一部、及び、さらに別の１つの第３導電膜の一部を露出させる。積層体ＳＢの一部の除去には、例えばエッチバックが用いられる。除去には、例えばＣＭＰ（Chemical Mechanical Polishing）が用いられても良い。第１導電膜から第１導電層４１が形成される。第２導電膜から第２導電層４２が形成される。第３導電膜から第３導電層４３が形成される。絶縁膜５０ｆから、例えば、第１絶縁領域５１及び第２絶縁領域５２が形成される。
【００７１】
図１（ａ）及び図２（ａ）に示すように、第１〜第３コネクタＣＰ１〜ＣＰ３を形成する。図３（ｅ）は、第３コネクタＣＰ３が含まれる断面を例示している。
【００７２】
第１導電層４１のうちの第１側面１１に沿う第１側面領域４１ｓと、第１導電層４１のうちの第２側面１２に沿う第１交差側面領域４１ｒと、が繋がる第１重畳領域４１ｂの上に、第１コネクタＣＰ１を形成する。第１コネクタＣＰ１は、基体１０の凹部１０ｄの底面１３と交差する第１方向Ｄ１に延びる。第１コネクタＣＰ１は、第１重畳領域４１ｂと電気的に接続される。
【００７３】
第２導電層４２のうちの第１側面１１に沿う第２側面領域４２ｓと、第２導電層４２のうちの第２側面１２に沿う第２交差側面領域４２ｒと、が繋がる第２重畳領域４２ｂの上に、第２コネクタＣＰ２を形成する。第２コネクタＣＰ２は、第１方向Ｄ１に延び第２重畳領域４２ｂと電気的に接続される。
【００７４】
第３導電層４３のうちの第１側面１１に沿う第３側面領域４３ｓと、第３導電層４３のうちの第２側面１２に沿う第３交差側面領域４３ｒと、が繋がる第３重畳領域４３ｂの上に、第３コネクタＣＰ３を形成する。第３コネクタＣＰ３は、第１方向Ｄ１に延び第３重畳領域４３ｂと電気的に接続される。
【００７５】
第１〜第３導電層４１〜４３の底面１３の上に形成された部分が、第１〜第３面状領域４１ａ〜４３ａ（積層体ＳＢ）に対応する。これらの面状領域にメモリ部ＭＰを形成する。メモリ部ＭＰは、第１導電層４１のうちの底面１３に沿う第１面状領域４１ａ、第２導電層４２のうちの底面１３に沿う第２面状領域４２ａ、及び、第３導電層４３のうちの底面１３に沿う第３面状領域４３ａ、と接続される。例えば、積層体ＳＢに孔を形成し、孔の側面にメモリ膜ＭＦ及び中間層などが形成される。これにより、メモリ部ＭＰが形成される。このようにして不揮発性半導体記憶装置１１０が形成される。
【００７６】
この製造方法においては、凹部１０ｄを有する基体１０の上に積層体ＳＢを形成し、平坦化することで、複数の導電層が一度に得られる。複数の導電層は、側面領域よりも幅が広い重畳領域が形成される。幅が広い領域を簡単に形成できる。この重畳領域の上にコネクタを形成することで、良好な電気的接続が簡単に得られる。位置ずれを考慮した設計許容幅が縮小できる。実施形態によれば、接続領域を狭くすることができる不揮発性半導体記憶装置の製造方法が提供できる。
【００７７】
上記の製造方法において、第１面状領域４１ａに沿い第１側面領域４１ｓの延びる第２方向Ｄ２に対して垂直な方向Ｄｐにおける第１重畳領域４１ｂの長さｗｂ１は、上記の垂直な方向Ｄｐにおける第１側面領域４１ｓの長さｗｓ１よりも長い。上記の垂直な方向Ｄｐにおける第２重畳領域４２ｂの長さｗｂ２は、上記の垂直な方向Ｄｐにおける第２側面領域４２ｓの長さｗｓ２よりも長い（図２（ｂ）参照）。このような構成が、容易に得られる。
【００７８】
以下、不揮発性半導体記憶装置１１０の別の製造方法の例について説明する。以下の製造方法は、例えば、リプレイス法を含む。  
図４（ａ）〜図４（ｄ）は、第１の実施形態に係る不揮発性半導体記憶装置の別の製造方法を例示する模式図である。  
図４（ａ）は、断面図である。図４（ｂ）〜図４（ｄ）は、平面図である。
【００７９】
図３（ａ）に関して説明した基体１０が準備される。基体１０は、底面１３と、第１側面１１と、第２側面１２と、を有する。例えば、第１側面１１と第２側面１２との間の距離が、単調に増加する。
【００８０】
図４（ａ）に示すように、このような基体１０の凹部１０ｄ内に、第１膜６１と第２膜６２とを交互に積層して、積層体ＳＢ０を形成する。積層体ＳＢ０は、複数の第１膜６１と複数の第２膜６２とを含む。第１膜６１は、例えば犠牲層である。第１膜６１は、例えば窒化シリコンを含み、第２膜６２は、例えば酸化シリコンを含む。積層体ＳＢ０の一部を除去して、複数の第１膜６１のそれぞれの一部を露出させる（図４（ａ）及び図４（ｂ））。
【００８１】
図４（ｃ）に示すように、例えば、複数の第１膜６１及び複数の第２膜６２のうちの底面１３に沿う部分を含む領域に、メモリ部ＭＰを形成する。例えば、この領域に孔を形成し、その孔に、第３中間層３３、第２中間層３２（メモリ膜ＭＦ）、第１中間層３１及び半導体層２０などを形成する。
【００８２】
積層体ＳＢ０に孔ＳＬＴ（例えばスリット）を形成する。さらに、孔ＳＬＴを介して、複数の第１膜６１を除去し、除去により形成された空間に導電材料を導入する。
【００８３】
図４（ｄ）に示すように、これにより、この導電材料を含む複数の導電層が形成される。複数の導電層は、第１〜第３導電層４１〜４３を含む。
【００８４】
この後、図１（ａ）及び図２（ａ）に示すように、第１導電層４１のうちの第１側面１１に沿う第１側面領域４１ｓと、第１導電層４１のうちの第２側面１２に沿う第１交差側面領域４１ｒと、が繋がる第１重畳領域４１ｂの上に、第１コネクタＣＰ１を形成する。第１コネクタＣＰ１は、底面１３と交差する第１方向Ｄ１に延び、第１重畳領域４１ｂと電気的に接続される。そして、第２導電層４２のうちの第１側面１１に沿う第２側面領域４２ｓと、第２導電層４２のうちの第２側面１２に沿う第２交差側面領域４２ｒと、が繋がる第２重畳領域の上に第２コネクタＣＰ２を形成する。第２コネクタＣＰ２は、第１方向Ｄ１に延び第２重畳領域４２ｂと電気的に接続される。同様に、第３導電層４３の第３重畳領域４３ｂの上に、第３コネクタＣＰ３を形成する。
【００８５】
上記のメモリ部ＭＰは、第１導電層４１のうちの底面１３に沿う第１面状領域４１ａ、第２導電層４２のうちの底面１３に沿う第２面状領域４２ａ、及び、第３導電層４３のうちの底面１３に沿う第３面状領域４３ａと接続される。  
これにより、不揮発性半導体記憶装置１１０が形成される。
【００８６】
このような製造方法（リプレイス法を含む方法）において、孔ＳＬＴの位置及び形状は任意である。
【００８７】
図５（ａ）及び図５（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置の別の製造方法を例示する模式的平面図である。  
図５（ａ）に示すように、複数の第１膜６１及び複数の第２膜６２を含む積層体ＳＢ０に孔ＳＬＴ（例えばスリット）を形成する。この例では、孔ＳＬＴは、導電層の側面領域となる部分及び交差側面領域となる部分を分断するように設けられる。
【００８８】
図５（ｂ）に示すように、第１膜６１を除去し、形成された空間に導電材料を導入して複数の導電層を形成する。さらに、コネクタを形成する。これにより、不揮発性半導体記憶装置１１１が形成される。
【００８９】
不揮発性半導体記憶装置１１１における交差側面領域（例えば第１交差側面領域４１ｒ）の長さは、不揮発性半導体記憶装置１１０における交差側面領域（例えば第１交差側面領域４１ｒ）の長さよりも短い。不揮発性半導体記憶装置１１１においてスリットＳＴは、交差側面領域の部分に設けられても良い。この場合は、側面領域の長さが短くなる。側面領域または交差側面領域が短い場合であっても、重畳領域から延びる２つの領域が存在している。重畳領域から延びる２つの領域が、側面領域及び交差側面領域に対応する。
【００９０】
図６は、第１の実施形態に係る別の不揮発性半導体記憶装置を例示する模式的断面図である。  
図６は、図２（ｄ）に対応する模式的断面図である。
【００９１】
図６に示すように、本実施形態に係る不揮発性半導体記憶装置１１２においても、第１〜第３導電層４１〜４３が設けられる。不揮発性半導体記憶装置１１２においては、これらの導電層の側面が傾斜している。これ以外は、不揮発性半導体記憶装置１１０と同様なので説明を省略する。
【００９２】
不揮発性半導体記憶装置１１２においては、第１側面領域４１ｓの少なくとも一部は、第１方向Ｄ１に対して傾斜している。第１交差側面領域４１ｒの少なくとも一部は、第１方向Ｄ１に対して傾斜している。例えば、第１側面領域４１ｓは、上端４１ｓｕと下端４１ｓｌとを有する。下端４１ｓｌは、上端４１ｓｕと第１面状領域４１ａとの間に設けられる。第１交差側面領域４１ｒは、上端４１ｒｕと下端４１ｒｌとを有する。下端４１ｒｌは、上端４１ｒｕと第１面状領域４１ａとの間に設けられる。上端４１ｓｕと上端４１ｒｕとの間の距離ＬＵは、下端４１ｓｌと下端４１ｒｌとの間の距離ＬＬよりも長い。すなわち、第１側面領域４１ｓ及び第１交差側面領域４１ｒは、上方に向けて広がっている。
【００９３】
同様に、第２側面領域４２ｓの少なくとも一部及び第２交差側面領域４２ｒの少なくとも一部も、第１方向Ｄ１に対して傾斜しても良い。第３側面領域４３ｓの少なくとも一部及び第３交差側面領域４３ｒの少なくとも一部も、第１方向Ｄ１に対して傾斜しても良い。
【００９４】
このような構成においては、重畳領域の幅が広がりやすい。これにより、確実な電気的接続が得やすくなる。
【００９５】
（第２の実施形態）  
図７は、第２の実施形態に係る不揮発性半導体記憶装置を例示する模式的平面図である。  
図７に示すように、本実施形態に係る不揮発性半導体記憶装置１２０においても、複数のコネクタ（第１〜第３コネクタＣＰ１〜ＣＰ３など）、複数の導電層（第１〜第３導電層４１〜４３など）、絶縁領域（第１絶縁領域５１及び第２絶縁領域など）、及び、メモリ部ＭＰが設けられる。図７に示すように、この例では、複数の導電層の数は、１０である。導電層の数は、任意である。第１導電層４１と第２導電層４２との間に、他の導電層が設けられても良い。第２導電層４２と第３導電層４３との間に、他の導電層が設けられても良い。
【００９６】
不揮発性半導体記憶装置１２０においては、交差側面領域がステップ状の構成を有している。これ以外は、不揮発性半導体記憶装置１１０と同様なので説明を省略する。
【００９７】
不揮発性半導体記憶装置１２０においては、第１導電層４１の第１交差側面領域４１ｒは、複数のステップ部４１ｒｓを含む。複数のステップ部４１ｒｓは、第１交差側面領域４１ｒの延びる方向（方向Ｄｒ）に並ぶ。複数のステップ部４１ｒｓのそれぞれの、方向Ｄｒに沿った長さＬｒは、第１重畳領域４１ｂから離れるに従って増大する。例えば、第１重畳領域４１ｂから遠い部分における上記の長さＬｒ１は、第１重畳領域４１ｂに近い部分における上記の長さＬｒ２よりも長い。
【００９８】
例えば、第１交差側面領域４１ｒは、第１部分ｐ１０と、第２部分ｐ２０と、を含む。第２部分ｐ２０は、第１部分ｐ１０と第１重畳領域４１ｂとの間に設けられる。
【００９９】
第１部分ｐ１０は、第１部分領域ｐ１１と、第１交差部分領域ｐ１２と、を含む。第１部分領域は、第１面状領域に沿う第３方向Ｄ３）に沿う。第１交差部分領域ｐ１２は、第１部分領域ｐ１１と接続され、第３方向Ｄ３と交差する方向（第４方向Ｄ４）に沿う。
【０１００】
第２部分ｐ２０は、第２部分領域ｐ２１と、第２交差部分領域ｐ２２と、を含む。第２部分領域ｐ２１は、第３方向Ｄ３に沿う。第２交差部分領域ｐ２２は、第２部分領域ｐ２１と接続され、第３方向Ｄ３と交差する方向（例えば第４方向Ｄ４）に沿う。
【０１０１】
第１部分領域ｐ１１の第３方向Ｄ３の長さＬｘ１は、第２部分領域ｐ２１の第３方向Ｄ３の長さＬｘ２よりも長い。
【０１０２】
複数のステップ部４１ｒｓの長さを第１重畳領域４１ｂから離れるに従って増大させることで、複数の導電層の内の上側に位置する導電層において（例えば第３導電層４３）において、側面領域と交差側面領域とが合体し易くなる。これにより、重畳領域の幅（例えばＸ軸方向に沿った幅）を縮小し易くなる。
【０１０３】
実施形態において、例えば、複数の重畳領域の幅（Ｘ軸方向の長さ）が、互いに異なっても良い。例えば、第１側面領域４１ｓは、第２方向Ｄ２（第１面状領域に沿う方向、Ｘ軸方向）に沿って延びている。第１重畳領域４１ｂの第２方向Ｄ２の長さＬｂ１は、第２重畳領域４２ｂの第２方向Ｄ２の長さＬｂ２よりも短い。第２重畳領域４２ｂの第２方向Ｄ２の長さＬｂ２は、第３重畳領域４３ｂの第２方向Ｄ２の長さＬｂ３よりも短い。
【０１０４】
以下、不揮発性半導体記憶装置１２０の製造方法の例について説明する。  
図８（ａ）〜図８（ｄ）及び図９（ａ）及び図９（ｂ）は、第２の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する模式図である。  
図８（ａ）に示すように、基板１６ａの上に加工膜１６ｂが設けられている。基板１６ａ、及び、加工膜１６ｂの一部が、基体１０となる。加工膜１６ｂの上に、所定の形状を有するマスク１７を形成する。マスク１７をマスクとして、加工膜１６ｂの一部を除去する。
【０１０５】
これにより、図８（ｂ）に示すように、凹部１０ｄを有する基体１０が形成される。凹部１０ｄは、底面１３、第１側面１１及び第２側面１２を有する。この例では、第２側面１２は、ステップ状であり、第１側面１１と第２側面１２との間の距離は、ステップ状に変化する。この例では、凹部１０ｄの１つの端１０ｅは、開放されている。一方、凹部１０ｄの他方の端１０ｆは、閉じている。
【０１０６】
図８（ｃ）に示すように、導電膜４０ｆと絶縁膜５０ｆとを交互に積層して、積層体ＳＢを形成する。
【０１０７】
図８（ｄ）及び図９（ａ）に示すように、積層体ＳＢの一部を除去する。例えば、エッチバックまたはＣＭＰが用いられる。これにより、複数の導電層（第１〜第３導電層４１〜４３）、及び、絶縁領域（第１絶縁領域５１及び第２絶縁領域５２など）が形成される。
【０１０８】
図８（ｂ）に示すように、コネクタ（第１〜第３コネクタＣＰ１〜ＣＰ３など）及びメモリ部ＭＰを形成する。
【０１０９】
これにより、不揮発性半導体記憶装置１２０が作製される。不揮発性半導体記憶装置１２０は、既に説明したリプレイス法を含む方法によって形成されても良い。
【０１１０】
図１０（ａ）〜図１０（ｆ）は、第２の実施形態に係る別の不揮発性半導体記憶装置を例示する模式的平面図である。  
図１０（ａ）に示すように、基体１０の凹部１０ｄにおいて、第１側面１１及び第２側面１２の両方が、ステップ状の形状を有している。複数のステップのそれぞれのＸ軸方向の長さ及びＹ軸方向の長さが適切に設定される。
【０１１１】
図１０（ｂ）に示す不揮発性半導体記憶装置１２１は、図１０（ａ）に例示した基体１０を用いて形成される。不揮発性半導体記憶装置１２１においては、側面領域及び交差側面領域において、ステップ部が設けられる。
【０１１２】
図１０（ｃ）に示すように、基体１０の凹部１０ｄにおいて、第１側面１１及び第２側面１２との間の距離は、連続的に広がっている。
【０１１３】
図１０（ｄ）に示す不揮発性半導体記憶装置１２２は、図１０（ｃ）に例示した基体１０を用いて形成される。不揮発性半導体記憶装置１２２においては、側面領域と交差側面領域との間の距離は、連続的に変化する。
【０１１４】
図１０（ｅ）に示すように、基体１０の凹部１０ｄにおいて、第１側面１１及び第２側面１２との間の距離は、全体として１つの方向（Ｘ軸方向）に沿って増加している。この距離は、増減を繰り返している。この距離の１つの増減の幅は、例えば、導電層の１つの厚さ以下程度である。このように、第１側面１１と第２側面１２との間の距離は、第１側面１１の延びる方向に沿って増減しても良い。
【０１１５】
図１０（ｆ）に示す不揮発性半導体記憶装置１２３は、図１０（ｅ）に例示した基体１０を用いて形成される。不揮発性半導体記憶装置１２３においては、側面領域と交差側面領域との間の距離は、増減を繰り返しつつ増加している。このような構成により、例えば、側面領域と交差側面領域との間の距離が短くなる部分が形成される。これにより、積層体ＳＢの形成の際に、絶縁膜５０ｆが、溝の間に入りにくくなる。これにより、重畳領域が形成し易くできる。これにより、重畳領域の大きさを大きくすることが、より容易に行われる。
【０１１６】
上記の実施形態においては、例えば、凹部１０ｄ（例えば溝）を有する基体１０が用いられる。例えば、凹部１０ｄの一方は開放で、凹部１０の他方は閉じている。凹部１０ｄの幅は、凹部１０ｄの開放部分から奥に向かって、短くなる。このような基体１０の上に、例えば、導電膜及び絶縁膜が交互に複数回、堆積される。基体１０の上面に堆積された導電膜及び絶縁膜を除去する。これにより、複数の導電膜のそれぞれの上面を露出させる。複数の導電膜それぞれの一部の幅が、他の部分よりも大きくなるような領域が形成される。このような領域（重畳領域）の上に、接続部（コンタクト電極）を形成する。凹部１０ｄの形状は、例えば、階段状の部分を含んでも良い。階段状の部分においては、互いに平行な複数の領域が設けられる。複数の領域は、複数の領域のそれぞれの幅の短い順に、つながって並ぶ。例えば、階段に含まれるそれぞれの段の一部に、幅が狭くなっている部分が設けられても良い。
【０１１７】
実施形態によれば、ワード線の形成と同時に、接続部の形成が可能である。複数のワード線の接続部が小さい面積で形成できる。
【０１１８】
実施形態によれば接続領域を狭くすることができる不揮発性半導体記憶装置及びその製造方法を提供できる。
【０１１９】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
【０１２０】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、不揮発性半導体記憶装置に含まれるコネクタ、導電層、絶縁領域及びメモリ部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【０１２１】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１２２】
その他、本発明の実施の形態として上述した不揮発性半導体記憶装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性半導体記憶装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１２３】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１２４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１２５】
１０…基体、  １０ｄ…凹部、  １０ｅ…一方の端、  １０ｆ…他方の端、  １１…第１側面、  １２…第２側面、  １３…底面、  １６ａ…基板、  １６ｂ…加工膜、  １７…マスク、  ２０…半導体層、  ２０ｃ…コアピラー、  ３１〜３３…第１〜第３中間層、  ４０ｆ…導電膜、  ４１〜４３…第１〜第３導電層、  ４１ａ〜４３ａ…第１〜第３面状領域、  ４１ａｆ、４２ｓｆ、４３ａｆ…表面、  ４１ｂ〜４３ｂ…第１〜第３重畳領域、  ４１ｒ〜４３ｒ…第１〜第３交差側面領域、  ４１ｒｅ〜４３ｒｅ…第１〜第３交差側面延在端部、  ４１ｒｌ…下端、  ４１ｒｍ〜４３ｒｍ…第１〜第３交差側面中間部、  ４１ｒｓ…ステップ部、  ４１ｒｕ…上端、  ４１ｓ〜４３ｓ…第１〜第３側面領域、  ４１ｓｅ〜４３ｓｅ…第１〜第３側面延在端部、  ４１ｓｌ…下端、  ４１ｓｍ〜４３ｓｍ…第１〜第３側面中間部、  ４１ｓｕ…上端、  ５０ｆ…絶縁膜、  ５１、５２…第１、第２絶縁領域、  ６１、６２…第１、第２膜、  １１０〜１１２、１２１〜１２３…不揮発性半導体記憶装置、  ＡＡ…矢印、  ＣＰ１〜ＣＰ３…コネクタ、  Ｄ１〜Ｄ４…第１〜第４方向、  Ｄｐ…方向、  Ｄｒ…方向、  ＬＬ、ＬＵ…距離、  Ｌｂ１〜Ｌｂ３…長さ、  Ｌｒ…長さ、  Ｌｒ１、Ｌｒ２…長さ、  Ｌｘ１、Ｌｘ２…長さ、  ＭＦ…メモリ膜、  ＭＰ…メモリ部、  ＳＢ…積層体、  ＳＢ０…積層体、  ＳＬＴ…孔、  ｄｅ１〜ｄｅ３…距離、  ｄｍ１〜ｄｍ３…距離、  ｈ１〜ｈ３…長さ、  ｐ１０…第１部分、  ｐ１１…第１部分領域、  ｐ１２…第１交差部分領域、  ｐ２０…第２部分、  ｐ２１…第２部分領域、  ｐ２２…第２交差部分領域、  ｔ１〜ｔ３…長さ、  ｗｂ１〜ｗｂ３…長さ、  ｗｒ１…長さ、  ｗｓ１〜ｗｓ３…長さ
【図１】
2017168641.tif 000003
【図２】
2017168641.tif 000004
【図３】
2017168641.tif 000005
【図４】
2017168641.tif 000006
【図５】
2017168641.tif 000007
【図６】
2017168641.tif 000008
【図７】
2017168641.tif 000009
【図８】
2017168641.tif 000010
【図９】
2017168641.tif 000011
【図１０】
2017168641.tif 000012