(57)【要約】【課題】複数のＤＡ変換器の出力波形の位相誤差を補正する。【解決手段】複数のＤＡ変換器からの各出力信号間の位相誤差の補正を行う位相誤差補正装置であって、データ値が変化する参照信号を前記各ＤＡ変換器に入力し、前記各ＤＡ変換器からのアナログ信号を所定のしきい値と比較して二値の比較結果信号を出力する比較回路と、前記比較回路からの前記比較結果信号の二値の各出現が互いに実質的に同一となるように前記参照信号の位相を調整し、もしくは、前記比較回路の動作を制御するクロックの位相を調整する制御手段とを備える。ここで、前記クロックを所定の分周比で分周する分周器をさらに備えてもよい。また、前記比較回路は、前記参照信号の立ち上がり及び立ち下がり時においてヒステリシス特性を有するしきい値を用いて前記参照信号を前記しきい値と比較してもよい。【選択図】図１Ａ
2017220721.tif 000002
【特許請求の範囲】
【請求項１】
複数のＤＡ変換器からの各出力信号間の位相誤差の補正を行う位相誤差補正装置であって、
データ値が変化する参照信号を前記各ＤＡ変換器に入力し、前記各ＤＡ変換器からのアナログ信号を所定のしきい値と比較して二値の比較結果信号を出力する比較回路と、
前記比較回路からの前記比較結果信号の二値の各出現が互いに実質的に同一となるように前記参照信号の位相を調整し、もしくは、前記比較回路の動作を制御するクロックの位相を調整する制御手段とを備える位相誤差補正装置。
【請求項２】
前記クロックを所定の分周比で分周する分周器をさらに備える請求項１記載の位相誤差補正装置。
【請求項３】
前記比較回路は、前記参照信号の立ち上がり及び立ち下がり時においてヒステリシス特性を有するしきい値を用いて前記参照信号を前記しきい値と比較する請求項１又は２記載の位相誤差補正装置。
【請求項４】
前記制御手段は、前記参照信号を変化させたときに、前記比較結果信号の二値の第１の値から第２の値に変化する遷移点、もしくは、前記比較結果信号の二値の第２の値から第１の値に変化する遷移点を検出することで、前記参照信号の位相を調整し、もしくは、前記クロックの位相を調整する請求項１〜３のうちのいずれか１つに記載の位相誤差補正装置。
【請求項５】
前記制御手段は、前記検出した遷移点の一つ前の参照信号を固定することで前記参照信号の位相を調整し、もしくは、前記クロックの位相を調整する請求項４記載の位相誤差補正装置。
【請求項６】
請求項１〜５のうちのいずれか１つに記載の位相誤差補正装置により補正された位相誤差を有する複数のＤＡ変換器を備える送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、例えば送信信号における直交変調器の複数のＤＡ変換器からの出力信号の位相誤差を補正する位相誤差補正装置と、補正された位相誤差を有する複数のＤＡ変換器を用いた送信装置とに関する。
【背景技術】
【０００２】
例えば無線通信レーダーシステム技術において、デジタル信号をアナログ信号に変換するデジタルアナログ変換器（以下、ＤＡ変換器という。）から出力された送信信号は、送信アンテナを通じて対象物に照射される。一般的には、互いに直交する同相信号（搬送波と同じ位相の軸における同相成分（Ｉｎ  Ｐｈａｓｅ）の信号をいい、以下、Ｉ信号という。）と直交信号（搬送波と直交する位相の軸における直交位相成分（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ）の信号をいい、以下、Ｑ信号という。）とからなる「ＩＱ直交信号」を用いて例えばＱＡＭ変調などで変調される。ここで、このＩＱ直交信号の位相がずれている（以下、直交位相誤差という。）と、無線受信装置での特性劣化を引き起こす原因となる。この位相ずれは、例えば基板上の配線遅延、アナログ部品のばらつきによる遅延等の様々な要因で引き起こされる。
【０００３】
前記ＤＡ変換器の最終出力波形の位相を補正するにあたり、様々な手法が考えられる。例えば、デジタル的に補正するのであれば、最終段に直接にアナログデジタル変換器（以下、ＡＤ変換器という。）を接続してデジタルデータに変換した後、デジタル補正することも考えられる。しかし、ＡＤ変換器を搭載するにあたり、消費電力、回路規模増大等のデメリットは大きい。また、ＤＡ変換器の入力段のデジタルデータを補正したとしても、ＤＡ変換器そのものでばらつき等による遅延が発生するため、十分に補正しきれない。このような位相誤差が存在する場合には、直交変調器において、ＩＱ直交信号のインバランスの不完全性を補償する、例えば特許文献１に記載された構成が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４１７２８０５号公報
【特許文献２】特開２０１０−１８７３３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１のように、ＤＡ変換器の前段の値を用いて直交誤差推定アルゴリズムにより位相を補正するのみでは、ＤＡ変換器そのもののばらつきや遅延が考慮されていないことになる。したがって、ＩＱ直交信号の全ての位相が最適値になるとは限らない。Ｉ信号及びＱ信号の位相が適切な値ではない場合には、直交誤差及び振幅誤差等が十分に補正されないので、送信信号の劣化が受信側に及ぼす影響を十分抑えることができない。
【０００６】
本開示は以上の問題点を解決し、従来技術に比較して複数のＤＡ変換器の各出力位相誤差の補正精度を向上させる位相誤差補正装置及び無線送信装置を提供する。
【課題を解決するための手段】
【０００７】
本開示の一態様に係る位相誤差補正装置は、
複数のＤＡ変換器からの各出力信号間の位相誤差の補正を行う位相誤差補正装置であって、
データ値が変化する参照信号を前記各ＤＡ変換器に入力し、前記各ＤＡ変換器からのアナログ信号を所定のしきい値と比較して二値の比較結果信号を出力する比較回路と、
前記比較回路からの比較結果信号の二値の各出現が互いに実質的に同一となるように前記参照信号の位相を調整し、もしくは、前記比較回路の動作を制御するクロックの位相を調整する制御手段とを備える。
【発明の効果】
【０００８】
本開示に係る位相誤差補正装置によれば、従来技術に比較して高精度で出力位相誤差を補正することができるので、送信信号に対する位相誤差の影響を十分に抑えることができる。
【図面の簡単な説明】
【０００９】
【図１Ａ】本開示の実施形態１にかかる直交位相誤差の補正装置１００の構成例を示すブロック図である。
【図１Ｂ】図１Ａの直交位相誤差の補正装置１００により実行される直交位相誤差の補正処理を示すフローチャートである。
【図１Ｃ】図１Ａの直交位相誤差の補正装置１００により補正されたＤＡ変換器１０２，１０４及び可変遅延線１０３，１０５を用いて構成された無線送信装置１０の構成例を示すブロック図である。
【図２】本開示の実施形態２にかかる直交位相誤差の補正装置１００Ａの構成例を示すブロック図である。
【図３】図１Ａの直交位相誤差の補正装置１００により実行される直交位相誤差の補正処理の手順を示す信号電圧の波形図である。
【図４】図１Ａの直交位相誤差の補正装置１００において用いる参照信号パターンの例を示す波形図である。
【図５Ａ】図１Ａの直交位相誤差の補正装置１００におけるしきい値に関する判定動作例を示す信号電圧の波形図である。
【図５Ｂ】図１Ａの直交位相誤差の補正装置１００におけるしきい値に関する判定動作例を示す信号電圧の波形図である。
【図６】図１Ａの直交位相誤差の補正装置１００におけるしきい値に関する判定動作においてヒステリシス特性がある場合を示す信号電圧の波形図である。
【図７Ａ】図１Ａの直交位相誤差の補正装置１００においてＤＡ変換器１０２，１０４からのＩ信号とＱ信号との間に位相誤差がある場合を示す波形図である。
【図７Ｂ】図１Ａの直交位相誤差の補正装置１００においてＤＡ変換器１０２，１０４からのＩ信号とＱ信号との間に位相誤差がない場合を示す波形図である。
【発明を実施するための形態】
【００１０】
以下、本開示に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００１１】
（実施形態１）
図１Ａは本開示の実施形態１にかかる直交位相誤差の補正装置１００の構成例を示すブロック図である。また、図１Ｂは図１Ａの直交位相誤差の補正装置１００により実行される直交位相誤差の補正処理を示すフローチャートである。さらに、図１Ｃは図１Ａの直交位相誤差の補正装置１００により補正されたＤＡ変換器１０２，１０４及び可変遅延線１０３，１０５を用いて構成された無線送信装置１０の構成例を示すブロック図である。
【００１２】
図１Ａにおいて、直交位相誤差の補正装置１００は、参照信号生成器１０１と、ＤＡ変換器１０２，１０３と、可変遅延線１０３，１０５と、比較回路１０６と、分周器１０７と、判定及び制御器１０８とを備えて構成される。
【００１３】
比較回路１０６は、しきい値レジスタ１０６Ｒと、スイッチ１０６Ｓと、コンパレータ１０６Ｃとを備えて構成される。比較回路１０６はＤＡ変換器１０２，１０４の出力信号の位相誤差補正回路として動作する。特に図示しないが、図１ＡのクロックＣＬＫは例えばＰＬＬ回路などの基準信号発生回路で生成されるものであり、分周器１０７を介して比較回路１０６に供給されるとともに、可変遅延線１０３，１０５を介してそれぞれＤＡ変換器１０２，１０４に供給されることによりこれらの回路の動作を駆動する。なお、可変遅延線１０３，１０５の遅延量は判定及び制御器１０８によりファインモードのときに調整される。分周器１０７は入力されるクロックＣＬＫを所定の分周比（１／Ｎ）で分周して、分周後の分周クロックを比較回路１０６に出力する。ここで、Ｎは一般には自然数であり、例えば２０である。
【００１４】
スイッチ１０６Ｓは２つのＤＡ変換器１０２，１０４のいずれのＤＡ変換器から信号を受信するかを選択的に切り替えるものであり、判定及び制御器１０８からの制御信号に基づいて切り替えられる。しきい値レジスタ１０６Ｒはコンパレータ１０６Ｃのしきい値を格納するために設けられ、例えば外部回路からＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）通信により転送されるしきい値設定値を格納し、当該しきい値設定値は判定及び制御器１０８からのしきい値切替信号により切り替え可能である。コンパレータ１０６ＣはＤＡ変換器１０２又は１０４からスイッチ１０６Ｓを介して入力される信号電圧Ｖｓを受信してしきい値レジスタ１０６Ｒで設定されたしきい値Ｖｔｈと比較して、Ｖｓ≧Ｖｔｈのときに「１」の比較結果信号を判定及び制御器１０８に出力する一方、Ｖｓ＜Ｖｔｈのときに「０」の比較結果信号を判定及び制御器１０８に出力する。
【００１５】
参照信号生成器１０１から参照信号はＤＡ変換器１０２，１０４に入力され、ＤＡ変換器１０２からの出力信号電圧（アナログ信号）は比較回路１０６のスイッチ１０６Ｓの接点ａ側を介してコンパレータ１０６Ｃの非反転入力端子に入力され、また、ＤＡ変換器１０４からの出力信号電圧（アナログ信号）は比較回路１０６のスイッチ１０６Ｓの接点ｂ側を介してコンパレータ１０６Ｃの非反転入力端子に入力される。コンパレータ１０６Ｃの二値の比較結果信号は判定及び制御器１０８に入力され、判定及び制御器１０８は図１Ｂの直交位相誤差の補正処理を実行する、
【００１６】
以上のように構成された直交位相誤差の補正装置１００において、ＤＡ変換器１０２，１０４からのアナログの出力信号電圧に対して一つの比較回路１０６で構成する特長は、一つの比較回路１０６でタイミングを検出することで比較回路１０６そのものが持つばらつきや遅延をなくすという重要な意味がある。例えば複数のＤＡ変換器１０２，１０４からの出力信号電圧を複数の比較回路でしきい値判定した場合、比較回路同志で固有のばらつきや遅延を持つため正確なタイミング検出を行うことが困難となる。そこで、本開示に係る実施形態では、複数のアナログ入力信号に対して時分割で処理することで比較回路１０６のそのもののばらつきの影響を除去することができるという特長がある。
【００１７】
以下、図１Ａ及び図１Ｂを参照して、直交位相誤差の補正処理について以下に説明する。
【００１８】
まず、ステップＳ１において、スイッチ１０６Ｓを接点ａ側に切り替えてＤＡ変換器１０２の位相補正を行う。次いで、ステップＳ２において参照信号生成器１０１から所定の参照信号パターンを有する参照信号をＤＡ変換器１０２に入力する。さらに、ステップＳ３において比較回路１０６の二値の比較結果信号が、前記参照信号パターンを例えば図４のように変化させて、各参照信号パターンに対して「０」及び「１」の出現確率が実質的に５０％になるように「０」から「１」への遷移点又は「１」から「０」への遷移点を検出する。ここで、図４の参照信号パターンは、そのデータ幅の中間値がしきい値であるときに、「０」及び「１」の出現確率が実質的に５０％になるような時間期間を有する信号パターンである。ステップＳ４において、検出された遷移点の参照信号パターンの１つ前の参照信号パターンを固定して入力する。以上がラフモードの調整であるが、以下のファインモードの調整では、ステップＳ５において、可変遅延線１０３の遅延量を変化させて固定された参照信号パターンに対して「０」及び「１」の出現確率が実質的に５０％になるように遅延量を調整する。
【００１９】
次いで、ステップＳ６において、スイッチ１０６Ｓを接点ｂ側に切り替えてＤＡ変換器１０４の位相補正を行う。ステップＳ７において、参照信号生成器１０１から所定の参照信号パターンを有する参照信号をＤＡ変換器１０４に入力し、ステップＳ８において、比較回路１０６の比較結果信号が、前記参照信号パターンを例えば図４のように変化させて、各参照信号パターンに対して「０」及び「１」の出現確率が実質的に５０％になるように「０」から「１」への遷移点又は「１」から「０」への遷移点を検出する。次いで、ステップＳ９において、検出された遷移点の参照信号パターンの１つ前の参照信号パターンを固定して入力し、ステップＳ１０において、可変遅延線１０５の遅延量を変化させて固定された参照信号パターンに対して「０」及び「１」の出現確率が実質的に５０％になるように遅延量を調整して当該補正処理を終了する。
【００２０】
補正処理により補正された直交位相誤差を有するＤＡ変換器１０２，１０４と可変遅延線１０３，１０５を図１Ｃのように無線送信装置１０に用いることで、直交位相誤差が補正されたＩＱ直交信号を用いて無線送信信号を生成できる。
【００２１】
図１Ｃにおいて、無線送信装置１０は、送信信号処理回路１と、補正処理により補正された直交位相誤差を有するＤＡ変換器１０２，１０４と可変遅延線１０３，１０５と、無線送信回路２と、アンテナ３とを備えて構成される。図１Ｃにおいて、送信信号処理回路１は入力される送信データに対して例えばシリアルパラレル変換などの所定の送信信号処理を行ってＩ信号及びＱ信号を生成してそれぞれ、ＤＡ変換器１０２，１０４を介して無線送信回路２に出力する。無線送信回路２は入力されるアナログのＩ信号及びＱ信号に基づいて例えばＱＡＭ変調を行って所定の無線送信信号を生成してアンテナ３を介して送信する。
【００２２】
以上のように構成された図１Ａの直交位相誤差の補正装置１００での補正手順では、Ｉ信号の位相補正を行うために、同じ参照信号を各ＤＡ変換器１０２，１０４に入力する。ＤＡ変換器１０２からの出力信号を一つの比較回路１０６の比較結果信号で「０」，「１」の出現確率が５０％であるかを判定する。入力される参照信号がしきい値よりも大きい場合は、比較回路１０６の比較結果信号は全て「１」となる。同様に、入力される参照信号がしきい値より小さい場合は比較回路１０６の比較結果信号は全て「０」となる。比較結果信号が全て同じだった場合、位相をずらした参照信号を再度各ＤＡ変換器１０２，１０４に入力し、参照信号パターンを変えて繰り返し比較回路１０６で判定を行っていくと、必ずしきい値をまたぐ時がくる。つまり、比較結果信号が全て「０」から「１」への遷移点、もしくは「１」から「０」への遷移点が存在する。この遷移点近くに必ずしきい値と一致する箇所があるので、遷移点が見つかったパターンの一つ前の参照信号パターンに固定し、今度はファイン調整モードにて可変遅延線１０３，１０５を用いて細かい位相の調整を行い、比較回路１０６の比較結果信号の「０」、「１」パターンの出現確率が５０％になるまで各可変遅延線１０３，１０５の遅延量を調整する。このようにして、Ｉ信号とＱ信号の位相が補正され出力信号が揃うことになる。
【００２３】
図３は図１Ａの直交位相誤差の補正装置１００により実行される直交位相誤差の補正処理の手順を示す信号電圧の波形図である。ここで、図３（ａ）はラフモードの参照信号パターンであり、図３（ｂ）はファインモードの参照信号パターンである。
【００２４】
図３（ａ）において、参照信号パターンＳ１を入力したときに、サンプリングポイントＳＰ１〜ＳＰ３において全てしきい値より上にあるので、比較結果信号は全て「１」となる。次いで、参照信号パターンＳ２を入力したときも同様にしきい値より上になるので比較結果信号はすべて「１」となる。さらに、参照信号パターンＳ３を入力したとき、サンプリングポイントＳＰ１〜ＳＰ３において、すべてしきい値より下になるので比較結果信号はすべて「０」となります。従って、ここでいう参照信号パターンＳ２が一つ前のパターンに該当する。この参照信号パターンＳ２を起点に今度はファインモードに移行し、図３（ｂ）における参照信号パターンをＳ１１からＳ１４へとスイープさせるように可変遅延線１０３，１０５の遅延量を変化させる。図１Ａでは、クロックＣＬＫの遅延量を変化させているが、相対的には、参照信号パターンの遅延量を変化させているものと同じである。すなわち、図１Ａの変形例としては、ＤＡ変換器１０２，１０４の入力端子の前段に可変遅延線１０３，１０５を挿入してもよい。図３（ｂ）では、図３（ａ）のラフモードに比較して参照信号パターンの変化量が小さく、より高い精度で直交位相誤差を補正できる。
【００２５】
図４は図１Ａの直交位相誤差の補正装置１００において用いる参照信号パターンの例を示す波形図である。図４の参照信号パターンでは、立ち上がり波形に特化した波形パターンの例を示している。なぜならば、参照信号パターンはＤＡ変換器１０２，１０４に入力されるデジタルデータなので、様々な波形を生成することが可能である。図４の参照信号パターンＰ１は図３までの説明に用いていた波形であり、参照信号パターンＰ２，Ｐ３も同様に立ち上がり波形に特化したパターンで同じように入力パターンとして使用することができる。
【００２６】
図５Ａは図１Ａの直交位相誤差の補正装置１００におけるしきい値に関する判定動作例を示す信号電圧の波形図である。また、図５Ｂは図１Ａの直交位相誤差の補正装置１００におけるしきい値に関する判定動作例を示す信号電圧の波形図である。図５Ａ及び図５Ｂは出現確率が約５０％になることの補足説明を示す。図５Ａから明らかなように、サンプリングポイントＳＰにおいて、参照信号がしきい値と一致していた場合は比較結果信号が「０」から「１」へ必ず遷移する。しかし、図５Ｂのごとく、ノイズ等の影響により波形が歪み、サンプリングポイントＳＰによっては比較結果信号が微妙にずれて「０」もしくは「１」のどちらになるかは毎回確定することはできない。絶対値として丁度５０％になることはありえないので、約５０％という「約」又は実質的にと表現している。
【００２７】
図６は図１Ａの直交位相誤差の補正装置１００におけるしきい値に関する判定動作においてヒステリシス特性がある場合を示す信号電圧の波形図である。図６の比較結果信号が「０」もしくは「１」のどちらになるか不確定の範囲が広いので、入力信号の立ち上がり時と立ち下がり時でヒステリシス特性を持たせることで、従来技術に比較して高い精度でしきい値の判定を行うことができる。図６の場合において、３つのしきい値ＶｔｈＨ、Ｖｔｈ、ＶｔｈＬは比較回路１０６に対してヒステリシス特性を持たすために設定を行うもので、Ｖｔｈ±α（αは小数）で設定される。
【００２８】
図７Ａは図１Ａの直交位相誤差の補正装置１００においてＤＡ変換器１０２，１０４からのＩ信号とＱ信号との間に位相誤差がある場合を示す波形図である。また、図７Ｂは図１Ａの直交位相誤差の補正装置１００においてＤＡ変換器１０２，１０４からのＩ信号とＱ信号との間に位相誤差がない場合を示す波形図である。図７Ａから明らかなように、直交位相誤差があるときにはＩ信号とＱ信号との間で位相誤差が発生している。これに対して、図７Ｂの場合には、前記位相誤差が補正されている。
【００２９】
（実施形態２）
図２は本開示の実施形態２にかかる直交位相誤差の補正装置１００Ａの構成例を示すブロック図である。図２の実施形態２にかかる直交位相誤差の補正装置１００Ａは、図１Ａの実施形態１にかかる直交位相誤差の補正装置１００に比較して以下の点が異なる。
（１）クロックＣＬＫを遅延させる可変遅延線１０３，１０５を設けない。
（２）参照信号生成器１０１に代えて、判定及び制御器１０８からの制御信号により参照信号を時間方向に移動させるように掃引できる参照信号生成器１０１Ａを備えた。
【００３０】
以上のように構成することで、実施形態１で説明したように、実施形態１に係る直交位相誤差の補正装置１００と同様に動作できる。
【００３１】
（変形例）
本実施形態における各機能ブロックは、典型的にはハードウェアで実現され得る。例えば各機能ブロックは、ＩＣ（集積回路）の一部として半導体基板上に形成され得る。ここでＩＣは、ＬＳＩ（Ｌａｒｇｅ−Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ−Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ゲートアレイ、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）等を含む。代替としては各機能ブロックの一部又は全ては、ソフトウェアで実現され得る。例えばそのような機能ブロックは、プロセッサ上で実行されるプログラムによって実現され得る。換言すれば、本明細書で説明される各機能ブロックは、ハードウェアで実現されてもよいし、ソフトウェアで実現されてもよいし、ハードウェアとソフトウェアとの任意の組合せで実現され得る。
【００３２】
本開示の多くの特徴及び優位性は、記載された説明から明らかであり、よって添付の特許請求の範囲によって、本開示のそのような特徴及び優位性の全てをカバーすることが意図される。更に、多くの変更及び改変が当業者には容易に可能であるので、本開示は、図示され記載されたものと全く同じ構成及び動作に限定されるべきではない。従って、全ての適切な改変物及び等価物は本開示の範囲に入るものとされる。
【００３３】
図１Ｃの構成例では、無線送信装置１０について説明しているが、本開示はこれに限らず、有線などの送信装置にも適用しうる。
【００３４】
以上の実施形態では、直交位相誤差の補正装置について説明しているが、本開示はこれに限らず、複数のＤＡ変換器の出力信号の位相誤差を補正する位相誤差補正装置にも適用しうる。
【００３５】
（実施形態のまとめ）
第１の態様にかかる位相誤差補正装置は、複数のＤＡ変換器からの各出力信号間の位相誤差の補正を行う位相誤差補正装置であって、
データ値が変化する参照信号を前記各ＤＡ変換器に入力し、前記各ＤＡ変換器からのアナログ信号を所定のしきい値と比較して二値の比較結果信号を出力する比較回路と、
前記比較回路からの前記比較結果信号の二値の各出現が互いに実質的に同一となるように前記参照信号の位相を調整し、もしくは、前記比較回路の動作を制御するクロックの位相を調整する制御手段とを備える。
【００３６】
第２の態様にかかる位相誤差補正装置は、第１の態様にかかる位相誤差補正装置において、前記クロックを所定の分周比で分周する分周器をさらに備える。
【００３７】
第３の態様に係る位相誤差補正装置は、第１又は第２の態様にかかる位相誤差補正装置において、前記比較回路は、前記参照信号の立ち上がり及び立ち下がり時においてヒステリシス特性を有するしきい値を用いて前記参照信号を前記しきい値と比較する。
【００３８】
第４の態様に係る位相誤差補正装置は、第１〜第３の態様のうちのいずれか１つにかかる位相誤差補正装置において、前記制御手段は、前記参照信号を変化させたときに、前記比較結果信号の二値の第１の値から第２の値に変化する遷移点、もしくは、前記比較結果信号の二値の第２の値から第１の値に変化する遷移点を検出することで、前記参照信号の位相を調整し、もしくは、前記クロックの位相を調整する。
【００３９】
第５の態様に係る位相誤差補正装置は、第４の態様にかかる位相誤差補正装置において、前記制御手段は、前記検出した遷移点の一つ前の参照信号を固定することで前記参照信号の位相を調整し、もしくは、前記クロックの位相を調整する。
【００４０】
第６の態様に係る位相誤差補正装置は、第１〜第５の態様のうちのいずれか１つに係る位相誤差補正装置により補正された位相誤差を有する複数のＤＡ変換器を備える。
【産業上の利用可能性】
【００４１】
本開示によれば、複数のＤＡ変換器の出力信号の位相誤差の補正精度を向上させることができるので、位相誤差の補正装置等について有用である。
【符号の説明】
【００４２】
１  送信信号処理回路
２  無線送信回路
３  アンテナ
１０  無線送信装置、
１００  直交位相誤差の補正装置
１０１  参照信号生成器
１０２、１０４  ＤＡ変換器（ＤＡＣ）
１０３、１０５  可変遅延線
１０６  比較回路
１０６Ｒ  しきい値レジスタ
１０６Ｓ  スイッチ
１０６Ｃ  コンパレータ
１０７  分周器
１０８  判定及び制御器
【図１Ａ】
2017220721.tif 000003
【図１Ｂ】
2017220721.tif 000004
【図１Ｃ】
2017220721.tif 000005
【図２】
2017220721.tif 000006
【図３】
2017220721.tif 000007
【図４】
2017220721.tif 000008
【図５Ａ】
2017220721.tif 000009
【図５Ｂ】
2017220721.tif 000010
【図６】
2017220721.tif 000011
【図７Ａ】
2017220721.tif 000012
【図７Ｂ】
2017220721.tif 000013