(57)【要約】【課題】所望のビットエラーレートのジッタ耐力点を予測する。【解決手段】操作部３ａは、アップワード、ダウンワード、バイナリの中から一つを検索方法として選択し、ビットエラーレート１Ｅ−６＞アップワードの基準ビットエラーレートＥＲ１＞バイナリの基準ビットエラーレートＥＲ２＞ダウンワードの基準ビットエラーレートＥＲ３の関係を満たすように検索方法に応じて基準ビットエラーレートを設定し、予測したいビットエラーレートを設定する。制御部３ｂは、操作部３ａにて選択された探索方法に応じた基準エラーレートに向かってサインジッタ振幅の値を追い込み、これによる測定結果の予め設定された計算範囲の測定結果をもとに最小二乗法を用いて仮想直線を求め、この仮想直線と操作部３ａにて設定されたビットエラーレートとの交点をジッタ耐力点として予測する。【選択図】図１
2017138153.tif 000002
【特許請求の範囲】
【請求項１】
所定のビットエラーレートにおけるジッタ耐力点を測定するジッタ耐力測定装置（１）において、
ジッタ量を所定ステップ幅で増加するアップワード、ジッタ量を所定ステップ幅で減少するダウンワード、検索する間隔を半分に分割しながらジッタ量を変化させるバイナリの中から一つを検索方法として選択し、ビットエラーレート１Ｅ−６＞前記アップワードの基準ビットエラーレートＥＲ１＞前記バイナリの基準ビットエラーレートＥＲ２＞前記ダウンワードの基準ビットエラーレートＥＲ３の関係を満たすように前記選択した検索方法に応じて基準ビットエラーレートを設定し、予測したいビットエラーレートを設定する操作部（３ａ）と、
前記操作部にて選択された探索方法に応じた基準エラーレートに向かってサインジッタ振幅の値を追い込み、この追い込みによって得られる測定結果の予め設定された計算範囲の測定結果をもとに最小二乗法を用いて仮想直線を求め、この仮想直線と前記操作部にて設定されたビットエラーレートとの交点をジッタ耐力点として予測する制御部（３ｂ）とを備えたことを特徴とするジッタ耐力測定装置。
【請求項２】
所定のビットエラーレートにおけるジッタ耐力点を測定するジッタ耐力測定方法において、
ジッタ量を所定ステップ幅で増加するアップワード、ジッタ量を所定ステップ幅で減少するダウンワード、検索する間隔を半分に分割しながらジッタ量を変化させるバイナリの中から一つを検索方法として選択するステップと、
ビットエラーレート１Ｅ−６＞前記アップワードの基準ビットエラーレートＥＲ１＞前記バイナリの基準ビットエラーレートＥＲ２＞前記ダウンワードの基準ビットエラーレートＥＲ３の関係を満たすように、前記選択した検索方法に応じて基準ビットエラーレートを設定するステップと、
予測したいビットエラーレートを設定するステップと、
前記選択された探索方法に応じた基準エラーレートに向かってサインジッタ振幅の値を追い込み、この追い込みによって得られる測定結果の予め設定された計算範囲の測定結果をもとに最小二乗法を用いて仮想直線を求め、この仮想直線と前記設定されたビットエラーレートとの交点をジッタ耐力点として予測するステップとを含むことを特徴とするジッタ耐力測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばデータ伝送機器などの測定対象の所望のビットエラーレートのジッタ耐力を測定するジッタ耐力測定装置およびジッタ耐力測定方法に関する。
【背景技術】
【０００２】
ジッタ耐力特性は、測定対象に徐々に付加されるジッタ量に対し、エラーを発生しないでどの程度のジッタに耐えられるかジッタの周波数毎に限界を表すものである。このジッタ耐力特性は、例えばＳＤＨ、ＳＯＮＥＴ、ＯＴＮ等のネットワークに接続される装置のジッタ特性に関し、ＩＴＵ−ＴやＴｅｌｃｏｒｄｉａ等の国際規格で規定されている代表的な特性として知られている。ジッタ耐力特性は、測定によって得られた特性ＪＴと規格特性Ｒとを対比することで測定対象のジッタ耐力の良否を判定することができる。
【０００３】
そして、従来、上述したジッタ耐力を自動測定するジッタ耐力測定装置としては、例えば下記特許文献１に開示されるものが知られている。
【０００４】
特許文献１に開示されるジッタ耐力測定装置は、ジッタ発生部、誤り測定器、ジッタ耐力検出器、特定エラー判定手段、誤り測定規制手段を含んで構成される。さらに説明すると、ジッタ耐力測定装置におけるジッタ発生部は、ジッタが付与されたデータ信号を生成して測定対象に入力する。誤り測定器は、ジッタが付与されたデータ信号の入力に伴って測定対象から出力されるデータ信号の誤り率を測定する。ジッタ耐力検出器は、ジッタ発生部がデータ信号に付与するジッタ量を、予め設定された変化幅で且つ誤り率測定器の測定結果に応じて増減可変し、誤り率が所定値以内に入る最大のジッタ量を、測定対象のジッタ耐力値として求める。特定エラー判定手段は、ジッタ耐力検出部がジッタ量を可変する毎に、測定対象が特定エラー状態か否かを判定する。誤り測定規制手段は、測定対象が特定エラー状態になっている間、誤り測定器による測定動作を停止させる。これにより、ジッタ量の可変によって測定対象が特定エラー状態になっても、正確なジッタ耐力特性を測定できるようにしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−０３０８６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、ジッタ耐力測定装置により測定対象のジッタ耐力を測定するにあたっては、所望のビットエラーレートのジッタ耐力点に向かってジッタ量を所定ステップずつ増加するアップワード、所望のビットエラーレートのジッタ耐力点に向かってジッタ量を所定ステップずつ減少するダウンワード、所望のビットエラーレートのジッタ耐力点に向かって検索する間隔を半分に分割しながらジッタ量を変化させるバイナリ（二分探索）の何れかの探索方法を用いてジッタ耐力点への追い込みが行われる。
【０００７】
しかしながら、特許文献１に開示されるジッタ耐力測定装置を用いてジッタ耐力を測定した場合、高レートにおけるジッタ耐力点の短時間測定の対応は可能であるが、図６に示すように、例えば１Ｅ−１２（＝１０-12 ）以下の低レートのジッタ耐力点を実測するには多大な時間を要するという課題があった。
【０００８】
そこで、本発明は上記問題点に鑑みてなされたものであって、測定対象のジッタ耐力特性における所望のビットエラーレートのジッタ耐力点を短時間で予測することができるジッタ耐力測定装置およびジッタ耐力測定方法を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の請求項１に記載されたジッタ耐力測定装置は、所定のビットエラーレートにおけるジッタ耐力点を測定するジッタ耐力測定装置１において、
ジッタ量を所定ステップ幅で増加するアップワード、ジッタ量を所定ステップ幅で減少するダウンワード、検索する間隔を半分に分割しながらジッタ量を変化させるバイナリの中から一つを検索方法として選択し、ビットエラーレート１Ｅ−６＞前記アップワードの基準ビットエラーレートＥＲ１＞前記バイナリの基準ビットエラーレートＥＲ２＞前記ダウンワードの基準ビットエラーレートＥＲ３の関係を満たすように前記選択した検索方法に応じて基準ビットエラーレートを設定し、予測したいビットエラーレートを設定する操作部３ａと、
前記操作部にて選択された探索方法に応じた基準エラーレートに向かってサインジッタ振幅の値を追い込み、この追い込みによって得られる測定結果の予め設定された計算範囲の測定結果をもとに最小二乗法を用いて仮想直線を求め、この仮想直線と前記操作部にて設定されたビットエラーレートとの交点をジッタ耐力点として予測する制御部３ｂとを備えたことを特徴とする。
【００１０】
請求項２に記載されたジッタ耐力測定方法は、所定のビットエラーレートにおけるジッタ耐力点を測定するジッタ耐力測定方法において、
ジッタ量を所定ステップ幅で増加するアップワード、ジッタ量を所定ステップ幅で減少するダウンワード、検索する間隔を半分に分割しながらジッタ量を変化させるバイナリの中から一つを検索方法として選択するステップと、
ビットエラーレート１Ｅ−６＞前記アップワードの基準ビットエラーレートＥＲ１＞前記バイナリの基準ビットエラーレートＥＲ２＞前記ダウンワードの基準ビットエラーレートＥＲ３の関係を満たすように、前記選択した検索方法に応じて基準ビットエラーレートを設定するステップと、
予測したいビットエラーレートを設定するステップと、
前記選択された探索方法に応じた基準エラーレートに向かってサインジッタ振幅の値を追い込み、この追い込みによって得られる測定結果の予め設定された計算範囲の測定結果をもとに最小二乗法を用いて仮想直線を求め、この仮想直線と前記設定されたビットエラーレートとの交点をジッタ耐力点として予測するステップとを含むことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、測定対象のジッタ耐力特性における所望のビットエラーレートのジッタ耐力点を短時間で予測することができる。そして、通常の測定では長時間を要する低レートのジッタ耐力点であっても従来のジッタ耐力測定と同等の時間で予測することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係るジッタ耐力測定装置のブロック図である。
【図２】サインジッタ振幅とビットエラーレートとの関係を示す図である。
【図３】本発明に係るジッタ耐力測定装置においてアップワードを探索方法として選択設定したときのサインジッタ振幅とビットエラーレートとの関係の一例を示す図である。
【図４】本発明に係るジッタ耐力測定装置においてダウンワードを探索方法として選択設定したときのサインジッタ振幅とビットエラーレートとの関係の一例を示す図である。
【図５】本発明に係るジッタ耐力測定装置においてバイナリを探索方法として選択設定したときのサインジッタ振幅とビットエラーレートとの関係の一例を示す図である。
【図６】ビットエラーレートと測定時間との関係を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。
【００１４】
図１に示すように、ジッタ耐力測定装置１は、ジッタ発生部２とジッタ測定部３を備えて概略構成され、所望のビットエラーレートにおいて、例えばデータ伝送機器などの測定対象４がデータ信号などの位相の揺らぎ（ジッタ）にどのくらい耐えられるかを示すジッタ耐力を測定するものであり、ジッタ耐力特性における任意のビットエラーレートのジッタ耐力点を予測する機能を備える。
【００１５】
ジッタ発生部２は、変調信号の振幅（サインジッタ振幅：ＳＪ振幅）に比例するジッタ量が付与されたデータ信号を発生するもので、図１に示すように、変調信号発生器２ａとジッタ信号発生器２ｂを含んで構成される。
【００１６】
変調信号発生器２ａは、後述する操作部３ａの操作により選択される検索方法に応じた測定変調周波数とサインジッタ振幅の変調信号を発生する。ジッタ信号発生器２ｂは、変調信号によって位相変調されたクロック信号に同期するデータ信号を発生する。
【００１７】
ジッタ測定部３は、ジッタ発生部２が発生するデータ信号を受けた測定対象４から出力されるデータ信号を受けてジッタ耐力を測定するもので、図１に示すように、操作部３ａ、制御部３ｂ、記憶部３ｃ、表示部３ｄを含んで構成される。
【００１８】
操作部３ａは、例えば装置本体に設けられる各種キー、スイッチ、ボタンや表示部３ｄの表示画面上のソフトキーなどで構成され、ジッタ耐力測定に関わる各種設定や指示を行う際にユーザにより操作される。
【００１９】
具体的には、測定対象４のジッタ耐力測定の開始や終了の指示の他、表示部３ｄに表示される設定画面において、測定対象４の測定変調周波数の設定、測定対象４に印可するサインジッタ振幅の振幅範囲（例えば、１００ＭＨｚにおいて０ＵＩ（下限値）〜１ＵＩ（上限値）の範囲）の設定、探索方法（アップワード：Ｕｐｗａｒｄ、ダウンワード：Ｄｏｗｎｗａｒｄ、バイナリ：Ｂｉｎａｒｙ）の選択設定、探索方法としてアップワード又はダウンワードを選択設定したときのサインジッタ振幅のステップ幅の設定、予測するビットエラーレートの設定を操作部３ａの操作により行い、これらの操作部３ａの操作に基づく指示や設定情報が制御部３ｂに入力される。
【００２０】
なお、本例のアップワード、ダウンワード、バイナリは以下のように定義される検索方法である。アップワードは、後述する基準ビットエラーレートのジッタ耐力点に向かってジッタ量を所定ステップずつ増加する探索方法である。ダウンワードは、後述する基準ビットエラーレートのジッタ耐力点に向かってジッタ量を所定ステップずつ減少する探索方法である。バイナリは、後述する基準ビットエラーレートのジッタ耐力点に向かって検索する間隔を半分に分割しながらジッタ量を変化させる二分探索による探索方法である。
【００２１】
制御部３ｂは、装置全体を統括制御するもので、操作部３ａからの指示や設定情報に基づき、ジッタ耐力測定の開始や終了の制御、変調信号発生器２ａに入力される測定変調周波数やサインジッタ振幅（ＳＪ振幅）の制御、所望のビットエラーレートのジッタ耐力点の予測、設定情報や各測定ポイントの測定結果、予測結果の記憶部３ｃへの記憶制御、表示部３ｄへの測定結果や予測結果の表示制御などを行う。
【００２２】
また、制御部３ｂは、図１に示すように、エラーレート予測手段３ｂａ、ジッタ振幅制御手段３ｂｂを含んで構成される。
【００２３】
エラーレート予測手段３ｂａは、操作部３ａにて選択設定された探索方法により測定対象４のジッタ耐力測定を行ったときの測定結果を取得し、予め設定される計算範囲の測定結果をもとに最小二乗法を用いて仮想直線を求める。このときの測定結果とは、選択された検索方法の後述する基準ビットエラーレートのジッタ耐力点に向かってサインジッタ振幅を可変して追い込みを行ったときに得られる結果である。例えばサインジッタ振幅を１ＵＩ〜２ＵＩまで０．１ＵＩステップで変化させて測定を行った場合には、１，１．１，１．２，…，１．９，２．０ＵＩまでの測定結果となる。また、図２に示すように、サインジッタ振幅とビットエラーレートとの関係を示す特性において直線性を有する範囲（図３〜５の点線で囲まれる範囲）を計算範囲としている。そして、最小二乗法を用いて求めた仮想直線と操作部３ａにて設定されたビットエラーレートとの交点をジッタ耐力点として予測する。
【００２４】
ジッタ振幅制御手段３ｂｂは、操作部３ａからの設定情報に基づき、変調信号発生器２ａが出力する変調信号のサインジッタ振幅を、選択された検索方法に対応して可変制御する。
【００２５】
記憶部３ｃは、操作部３ａの操作により設定される設定情報、測定結果の計算範囲（図３〜５の点線で囲まれる範囲）、ジッタ耐力測定時における各測定ポイントの測定結果、エラーレート予測手段３ｂａが予測した予測結果を記憶する。
【００２６】
また、記憶部３ｃは、探索方法ごとの基準ビットエラーレートＥＲとして、アップワードの基準ビットエラーレートＥＲ１、バイナリの基準ビットエラーレートＥＲ２、ダウンワードの基準ビットエラーレートＥＲ３を記憶する。
【００２７】
基準ビットエラーレートＥＲ１，ＥＲ２，ＥＲ３は、ジッタ耐力点への追い込みによる測定時間が従来と同等の時間で行える範囲（図３〜５の点線で囲まれる範囲）内でビットエラーレート１Ｅ−６＞ＥＲ１＞ＥＲ２＞ＥＲ３の関係を満たすように設定される。本例では、この条件を満たすように、例えばアップワードの基準ビットエラーレートＥＲ１＝１Ｅ−６（＝１０-6）、バイナリの基準ビットエラーレートＥＲ２＝５Ｅ−８（＝５×１０-8  、ダウンワードの基準ビットエラーレートＥＲ３＝１Ｅ−９（＝１０-9）にそれぞれ設定している。
【００２８】
表示部３ｄは、例えば液晶表示器などで構成され、測定対象４のジッタ耐力測定に関わる設定画面、測定結果や予測結果などを表示する。
【００２９】
次に、上記のように構成されるジッタ耐力測定装置１を用いて測定対象４のジッタ耐力測定を行う場合のジッタ耐力測定方法について説明する。
【００３０】
まず、操作部３ａの操作により所望のビットエラーレートのジッタ耐力点を予測するために必要な各種設定を行う。具体的には、変調信号発生器２ａに入力される測定変調周波数を操作部３ａの操作により設定する。また、測定対象４のジッタ耐力特性におけるサインジッタ振幅の振幅範囲（上限値、下限値）を操作部３ａの操作により設定する。さらに、サインジッタ振幅を基準ビットエラーレート（ＥＲ１，ＥＲ２，ＥＲ３の何れか）のジッタ耐力点に追い込むための探索方法を操作部３ａの操作により設定する。本例では、操作部３ａの操作によりアップワード、ダウンワード、バイナリの中から１つを選択して検索方法を設定する。また、測定対象４のジッタ耐力特性におけるジッタ耐力点を予測するビットエラーレートを操作部３ａの操作により設定する。
【００３１】
なお、探索方法としてアップワード又はダウンワードを選択して設定した場合には、操作部３ａの操作によりサインジッタ振幅のステップ幅を設定する。
【００３２】
そして、以上の設定が完了すると、操作部３ａを操作して測定対象４のジッタ耐力測定の開始を指示する。操作部３ａの指示により測定対象４のジッタ耐力測定が開始されると、操作部３ａにて選択設定された探索方法に応じた基準エラーレートに向かってサインジッタ振幅の値を追い込む。そして、この追い込みによる測定結果から得られる計算範囲（図３〜５の点線で囲まれる計算範囲）の測定結果をもとに最小二乗法を用いて仮想直線を求め、この仮想直線と操作部３ａにて設定されたビットエラーレートとの交点をジッタ耐力点として予測し、予測結果を表示部３ｄに表示する。
【００３３】
なお、操作部３ａの操作によりビットエラーレートの設定を変更すると、測定結果をもとに最小二乗法を用いた計算をやり直して予測結果を表示部３ｄに再表示する。
【００３４】
このように、本実施の形態のジッタ耐力測定装置およびジッタ耐力測定方法によれば、探索方法（アップワード、ダウンワード、バイナリ）ごとにサインジッタ振幅を追い込む基準ビットエラーレート（アップワード→ＥＲ１，ダウンワード→ＥＲ２，バイナリ→ＥＲ３）を変更するので、アップワード、ダウンワード、バイナリのどの探索方法を選択しても予め設定される計算範囲（図３〜５の点線で囲まれる範囲）のビットエラーレート（１Ｅ−６〜１Ｅ−９付近）のジッタ耐力点において同等の測定結果が得られ、この測定結果をもとに最小二乗法を用いて所望のビットエラーレートのジッタ耐力点を短時間で予測することができる。
【００３５】
そして、ジッタ耐力測定にあたっては、選択設定した検索方法の基準エラーレート（ＥＲ１，ＥＲ２，ＥＲ３の何れか）のジッタ耐力点に対し、従来のジッタ耐力測定と同等の時間でサインジッタ振幅を追い込んで測定を行うので、通常の測定では長時間を要する例えばビットエラーレート：１Ｅ−１２以下のジッタ耐力点であっても従来のジッタ耐力測定と同等の時間で予測することが可能であり、低レートを含む所望のビットエラーレートのジッタ耐力点を短時間で予測が可能になる。
【００３６】
以上、本発明に係るジッタ耐力測定装置およびジッタ耐力測定方法の最良の形態について説明したが、この形態による記述及び図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例及び運用技術などはすべて本発明の範疇に含まれることは勿論である。
【符号の説明】
【００３７】
１  ジッタ耐力測定装置
２  ジッタ発生部
２ａ  変調信号発生器
２ｂ  ジッタ信号発生器
３  ジッタ測定部
３ａ  操作部
３ｂ  制御部
３ｂａ  エラーレート予測手段
３ｂｂ  ジッタ振幅制御手段
４  測定対象
ＥＲ１，ＥＲ２，ＥＲ３  基準エラーレート
【図１】
2017138153.tif 000003
【図２】
2017138153.tif 000004
【図３】
2017138153.tif 000005
【図４】
2017138153.tif 000006
【図５】
2017138153.tif 000007
【図６】
2017138153.tif 000008