(57)【要約】【課題】半導体装置における電磁波障害を抑制することである。【解決手段】半導体装置の製造方法は、半導体素子と、半導体素子を封止する封止樹脂層と、半導体素子に電気的に接続され且つ封止樹脂層の一面から突出するグランド電位に接続可能なグランド端子および信号端子と、を具備する被処理体と、第１の面と、第２の面と、第１の面から第２の面まで連続的に露出する第１の溝と、第１の面に露出する第２の溝と、を具備する治工具と、をグランド端子が第１の溝に挿入され信号端子が第２の溝に挿入されるとともに一面が第１の面に接するように重ね合わせて配置する工程と、封止樹脂層の露出部およびグランド端子の露出部を覆うように導電性シールド層を形成して導電性シールド層とグランド端子との間を電気的に接続する工程と、を具備する。【選択図】図１
2017168704.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、前記半導体素子を封止する封止樹脂層と、前記半導体素子に電気的に接続され且つ前記封止樹脂層の一面から突出するグランド電位に接続可能なグランド端子と、前記半導体素子に電気的に接続され且つ前記一面から突出する信号端子と、を具備する被処理体と、第１の面と、第２の面と、前記第１の面から前記第２の面まで連続的に露出する第１の溝と、前記第１の面に露出する第２の溝と、を具備する治工具と、を前記グランド端子が前記第１の溝に挿入され前記信号端子が前記第２の溝に挿入されるとともに前記一面が前記第１の面に接するように重ね合わせて配置する工程と、
前記封止樹脂層の露出部および前記グランド端子の露出部を覆うように導電性シールド層を形成して前記導電性シールド層と前記グランド端子との間を電気的に接続する工程と、を具備する、半導体装置の製造方法。
【請求項２】
前記被処理体と前記治工具とを配置する工程の前に前記被処理体を形成する工程をさらに具備し、
前記被処理体を形成する工程は、
前記グランド端子と前記信号端子とを有する基板上に半導体素子を搭載し、前記半導体素子と前記グランド端子との間を電気的に接続し且つ前記半導体素子と前記信号端子との間を電気的に接続する工程と、
前記半導体素子、前記半導体素子と前記グランド端子との間の接続部、および前記半導体素子と前記信号端子との間の接続部を封止するように前記封止樹脂層を形成する工程と、
前記グランド端子および前記信号端子の露出部にめっき処理を施してめっき層を形成する工程と、を含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記導電性シールド層は、スパッタリング、スプレー法、蒸着法、またはめっき処理により形成される、請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記半導体装置がシングルインラインパッケージである、請求項１ないし請求項３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
半導体素子と、
前記半導体素子を封止する封止樹脂層と、
前記半導体素子に電気的に接続され且つ前記封止樹脂層の一面から突出するグランド端子と、
前記半導体素子に電気的に接続され且つ前記一面から突出する信号端子と、
前記封止樹脂層の前記一面を除く面を覆いつつ前記グランド端子の一部に接するように前記一面を介して延在し且つ前記信号端子と離間する導電性シールド層と、を具備する、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態の発明は、半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
電子部品の一つとして挿入実装型の半導体装置が知られている。挿入実装型の半導体装置は、封止樹脂層に封止された半導体素子と封止樹脂層から突出するグランド用端子や信号用端子等の外部接続端子とを有する。当該外部接続端子を例えば搭載用基板の挿入部に挿入して半導体装置と搭載用基板とを電気的に接続する。
【０００３】
上記半導体装置を例えば通信機器等に用いる場合、ＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）等の電磁波障害を抑制するために、封止樹脂層の表面を導電性シールド層で覆う構造が用いられている。上記構造で十分なシールド効果を得るためには、導電性シールド層をグランド端子に電気的に接続することが好ましい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１５／０１７１０５６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態の発明が解決しようとする課題は、半導体装置における電磁波障害を抑制することである。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置の製造方法は、半導体素子と、半導体素子を封止する封止樹脂層と、半導体素子に電気的に接続され且つ封止樹脂層の一面から突出するグランド電位に接続可能なグランド端子および信号端子と、を具備する被処理体と、第１の面と、第２の面と、第１の面から第２の面まで連続的に露出する第１の溝と、第１の面に露出する第２の溝と、を具備する治工具と、をグランド端子が第１の溝に挿入され信号端子が第２の溝に挿入されるとともに一面が第１の面に接するように重ね合わせて配置する工程と、封止樹脂層の露出部およびグランド端子の露出部を覆うように導電性シールド層を形成して導電性シールド層とグランド端子との間を電気的に接続する工程と、を具備する。
【図面の簡単な説明】
【０００７】
【図１】配置工程を説明するための模式図である。
【図２】被処理体の構成例を示す模式図である。
【図３】シールド工程を説明するための模式図である。
【図４】保護層形成工程を説明するための模式図である。
【発明を実施するための形態】
【０００８】
以下、実施形態について、図面を参照して説明する。図面に記載された各構成要素の厚さと平面寸法との関係、各構成要素の厚さの比率等は現物と異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し適宜説明を省略する。
【０００９】
半導体装置の製造方法例としてシングルインラインパッケージ（ＳＩＰ）である挿入実装型の半導体装置の製造方法例について説明する。半導体装置の製造方法例は、配置工程と、シールド工程と、を具備する。
【００１０】
図１は、配置工程を説明するための模式図である。配置工程では、図１に示すように、被処理体１０と治工具２０とを重ね合わせるように配置し、例えばシールド工程を行う処理室内に搬送する。
【００１１】
被処理体１０について説明する。被処理体１０は、挿入実装型の半導体部品であり、例えば電界効果トランジスタ、レギュレータ等のディスクリート半導体である。ディスクリート半導体に限定されず被処理体１０は、例えば封止樹脂層の一面のみに複数の外部接続端子を有する他の挿入実装型の半導体部品であってもよい。
【００１２】
図２は、被処理体１０の構成例を示す模式図である。図２に示す被処理体１０は、外部接続端子１ａないし１ｃを有する基板１と、半導体素子３と、ボンディングワイヤ４と、封止樹脂層５と、を備える。
【００１３】
基板１としては、例えばリードフレームが用いられる。リードフレームとしては、例えば銅、銅合金、または４２アロイ等の鉄およびニッケルの合金等を用いたリードフレーム等が挙げられる。
【００１４】
外部接続端子１ａないし１ｃは、封止樹脂層５の一面である面５ａ（外部接続端子１ａないし１ｃの突出面ともいう）から突出する。図２に示す外部接続端子１ａないし１ｃは、例えば面５ａに垂直な方向に沿って延在するがこれに限定されない。外部接続端子１ａないし１ｃは、表面に錫等を含むはんだめっき層を有していてもよい。はんだめっき層を有することにより、例えば外部接続端子１ａないし１ｃの酸化を抑制することができる。
【００１５】
外部接続端子１ａは、例えばグランド端子としての機能を有する。ここでグランド端子とは、半導体装置が他の電子部品と接続される際、グランド電位に接続される予定の、グランド電位に接続可能な端子を意味する。外部接続端子１ｂは、例えば入力信号端子としての機能を有する。外部接続端子１ｃは、例えば出力信号端子としての機能を有する。被処理体１０が例えば電界効果トランジスタの場合、外部接続端子１ａはソースおよびドレインの一方に電気的に接続され、外部接続端子１ｂはゲートに電気的に接続され、外部接続端子１ｂはソースおよびドレインの他方に電気的に接続される。なお、外部接続端子の数および位置は図１および図２に限定されない。外部接続端子１ａないし１ｃの位置は互いに入れ替えられてもよい。また、電源端子としての機能を有する外部接続端子がさらに設けられていてもよい。
【００１６】
基板１として配線基板が用いられてもよい。配線基板は、例えば第１の面上に設けられた第１ないし第３の接続パッドを含む複数の接続パッドを有する。第１の接続パッドは、例えばグランド配線に電気的に接続されている。第２の接続パッドは、例えば入力信号配線に電気的に接続されている。第３の接続パッドは、例えば出力信号配線に電気的に接続されている。外部接続端子１ａは、第１の接続パッドに電気的に接続され、外部接続端子１ｂは、第２の接続パッドに電気的に接続され、外部接続端子１ｃは、第３の接続パッドに電気的に接続される。
【００１７】
半導体素子３は、基板１上に搭載されている。半導体素子３は、複数のボンディングワイヤ４を介して外部接続端子１ａないし外部接続端子１ｃのそれぞれに電気的に接続される。半導体素子３としては、例えば半導体チップ等が用いられてもよい。なお、半導体素子３が複数の半導体チップの積層体を有していてもよい。ボンディングワイヤ４としては、例えば金ワイヤ、銀ワイヤ、銅ワイヤ等が挙げられる。銅ワイヤの表面がパラジウム膜により覆われていてもよい。
【００１８】
封止樹脂層５は、半導体素子３を封止するように設けられている。また、封止樹脂層５により、ボンディングワイヤ４、半導体素子３と外部接続端子１ａないし１ｃのそれぞれとの間の接続部が封止される。封止樹脂層５は、例えば面５ａを含む外周面を有する直方体である。封止樹脂層５は、ＳｉＯ２等の無機充填材を含有する。無機充填材は、例えば粒状であり、封止樹脂層５の粘度や硬度等を調整する機能を有する。封止樹脂層５中の無機充填材の含有量は、例えば６０％以上９０％以下である。封止樹脂層５としては、例えば無機充填材と絶縁性の有機樹脂材料との混合物を用いることができる。有機樹脂材料としては、例えばエポキシ樹脂が挙げられる。
【００１９】
治工具２０について説明する。治工具２０は、面２１ａと面２１ｂとを含む外周面と、溝２２ａと、溝２２ｂと、溝２２ｃと、を具備する。治工具２０は、例えば金属材料または樹脂材料等を用いて形成される。
【００２０】
面２１ａは例えば治工具２０の上面に設けられる。面２１ｂは例えば治工具２０の側面に設けられる。溝２２ａは、面２１ａに露出し、治工具２０の厚さ方向に所定の深さを有する。また、溝２２ａは、面２１ａから面２１ｂまで連続的に露出する露出部２０１を有する。溝２２ｂおよび溝２２ｃのそれぞれは、面２１ａに露出し治工具２０の厚さ方向に所定の深さを有する。溝２２ａないし２２ｃの深さや幅は外部接続端子１ａないし１ｃの長さや幅に応じて設計される。
【００２１】
配置工程では、被処理体１０と治工具２０とを、外部接続端子１ａが溝２２ａに挿入され、外部接続端子１ｂが溝２２ｂに挿入され、外部接続端子１ｃが溝２２ｃに挿入されるとともに、封止樹脂層５の面５ａが治工具２０の面２１ａに接するように重ね合わせて配置する。このとき、外部接続端子１ａの一部は、露出部２０１において露出している。これに対し、外部接続端子１ｂおよび外部接続端子１ｃは、封止樹脂層５および治工具２０に覆われている。
【００２２】
図３は、シールド工程を説明するための断面模式図である。シールド工程では、図３に示すように、封止樹脂層５の外周面の露出部および露出部２０１における外部接続端子１ａの露出部に導電性シールド層７を形成する。このとき、外部接続端子１ａの露出部は、封止樹脂層５の外周面の露出部と連続しているため、導電性シールド層７を形成することと同時に外部接続端子１ａと導電性シールド層７との間を電気的に接続することができる。
【００２３】
導電性シールド層７は、封止樹脂層５の面５ａを除く外周面を覆い、シールド工程において露出されていた外部接続端子１ａの一部に接するように面５ａを介して延在する。外部接続端子１ａの全部に導電性シールド層７を形成すると、半導体装置を基板に搭載する際のはんだ工程等に影響を及ぼすため、外部接続端子１ａの一部のみに導電性シールド層７を形成することが好ましい。また、外部接続端子１ｂおよび１ｃは治工具２０に覆われているため外部接続端子１ｂおよび１ｃの表面に導電性シールド層７が形成されない。よって、導電性シールド層７は、外部接続端子１ｂおよび１ｃと離間され且つ電気的に分離されている。
【００２４】
導電性シールド層７は、半導体素子３等から放射される不要な電磁波を遮蔽し、外部への漏洩を抑制する機能を有する。外部接続端子１ａと導電性シールド層７との間を電気的に接続することにより外部接続端子１ａを介して外部に不要な電磁波を逃がすことができる。
【００２５】
導電性シールド層７は、例えば銅、ニッケル、チタン、金、銀、パラジウム、白金、鉄、アルミニウム、錫もしくはクロム等の金属、上記金属の合金、ステンレス鋼、またはインジウム錫酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：ＩＴＯ）等を含むことが好ましい。例えば銅を用いることにより導電性シールド層７の電気抵抗率を低減することができる。導電性シールド層７は、上記材料の複合層または積層を有していてもよい。導電性シールド層７は、例えばスパッタリングにより形成される。スパッタリング以外には例えば蒸着法、スプレー法、無電解めっき等のめっき処理等が用いられてもよい。
【００２６】
導電性シールド層７の厚さは、その電気抵抗率に基づいて設定することが好ましい。例えば、導電性シールド層７の電気抵抗率を厚さで割ったシート抵抗値が０．５Ω以下となるように、導電性シールド層７の厚さを設定することが好ましい。導電性シールド層７のシート抵抗値を０．５Ω以下とすることにより、封止樹脂層５からの不要な電磁波の漏洩を再現性よく抑制することができる。導電性シールド層７の厚さは、例えば０．１μｍ以上２０μｍ以下であることが好ましい。０．１μｍ未満の場合、シールド効果が低下する場合がある。２０μｍを超える場合、導電性シールド層７の応力が大きく、導電性シールド層７が剥がれる場合がある。スパッタリング等に導電性シールド層７を形成する場合、面５ａに接する領域は、他の領域よりも薄い場合がある。
【００２７】
本実施形態の半導体装置の製造方法では、複数の面に連続的に露出する溝を有する治工具を用い、封止樹脂層を覆いつつグランド端子としての機能を有する外部接続端子の一部まで延在するように導電性シールド層を形成してグランド端子と導電性シールド層との間を電気的に接続する。
【００２８】
挿入実装型の半導体装置では、外部接続端子が封止樹脂層から突出するように設けられている。このため、治工具２０を用いずにスパッタリングやめっき処理等の上記方法により導電性シールド層を形成する場合、グランド端子以外の外部接続端子にも導電性シールド層の一部が形成され短絡する場合がある。この場合、グランド端子以外の外部接続端子に導電性シールド層を形成しないためにはマスキング等の工程が必要である。
【００２９】
本実施形態の半導体装置の製造方法では、信号端子としての機能を有する外部接続端子を治工具で覆いつつ導電性シールド層を形成する。よって、シールド工程においてグランド端子以外の外部接続端子と導電性シールド層との短絡を抑制することができる。また、導電性シールド層を形成すると同時に導電性シールド層とグランド端子との間を電気的に接続することができる。よって、工程数の増加を抑制することができる。なお、複数の面に連続的に露出する溝を複数有する治工具を用いて複数の被処理体に対して同一工程で導電性シールド層を形成してもよい。
【００３０】
本実施形態の半導体装置の製造方法は、上記配置工程の前に被処理体１０を形成する工程（被処理体形成工程）を具備していてもよい。被処理体形成工程は、被処理体１０の形成方法は、基板準備工程と、搭載工程と、樹脂封止工程と、分離工程と、めっき工程と、を具備する。
【００３１】
基板準備工程は、外部接続端子１ａないし１ｃを有する基板１を準備する工程である。搭載工程は、基板１上に半導体素子３を搭載し、半導体素子３と外部接続端子１ａとの間を電気的に接続し、半導体素子３と外部接続端子１ｂとの間を電気的に接続し、半導体素子３と外部接続端子１ｃとの間を電気的に接続する工程である。搭載工程では、半導体素子３と外部接続端子１ａないし１ｃのそれぞれとの間をボンディングワイヤ４により電気的に接続するボンディングが行われる。さらに、搭載工程において、半導体素子３を搭載した後に加熱処理を行ってもよい。
【００３２】
封止工程は、基板１、半導体素子３、半導体素子３と外部接続端子１ａとの間の接続部、半導体素子３と外部接続端子１ｂとの間の接続部、および半導体素子３と外部接続端子１ｃとの間の接続部を封止するように封止樹脂層５を形成する工程である。封止樹脂層５の形成法としては、例えば無機充填材と有機樹脂等との混合物を用いた、トランスファモールド法、コンプレッションモールド法、インジェクションモールド法、シートモールド法、または樹脂ディスペンス法等が挙げられる。
【００３３】
めっき工程は、外部接続端子１ａないし１ｃの表面の露出部にめっき処理を施してはんだめっき層を形成する工程である。めっき工程では例えば錫等を含むはんだ材料を用いて電界めっき等のめっき加工が行われる。なお、製品名等の製品情報を刻印するマーキング工程を行ってもよい。マーキング工程後にシールド工程を行うことにより刻印された文字の視認性を向上させることができる。以上が被処理体形成工程の説明である。
【００３４】
本実施形態の半導体装置の製造方法は、シールド工程の後に保護層を形成する工程を具備してもよい。図４は、保護層形成工程を説明するための断面模式図である。保護層形成工程では、図４に示すように、導電性シールド層７上に保護層８を形成する。このとき、保護層８の一部が外部接続端子１ａの一部に接していてもよい。
【００３５】
保護層８は、耐食性や耐マイグレーション性に優れ、例えば導電性シールド層７の耐湿性を向上させ、導電性シールド層７の腐食を抑制する機能を有する。保護層８としては、例えば金属材料、樹脂材料、セラミック材料等が用いられる。保護層８は、例えばチタン、クロム、ニッケル、鉄、アルミニウム、モリブデン、タンタル、マンガン、ランタンまたは銅等の金属、またはステンレス鋼、上記金属の酸化物、上記金属の窒化物、ＩＴＯ、炭素、黒鉛、ダイヤモンドライクカーボン、ＺｒＢ、ＭｏＳ、ＴｉＯＮ、ＴｉＡｌＮ、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコーン樹脂、ポリアミド樹脂等を含む。保護層８は、例えば導電性シールド層７の形成に適用可能な方法を用いて形成されてもよい。
【００３６】
上記実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３７】
１…基板、１ａ…外部接続端子、１ｂ…外部接続端子、１ｃ…外部接続端子、３…半導体素子、４…ボンディングワイヤ、５…封止樹脂層、５ａ…面、７…導電性シールド層、８…保護層、１０…被処理体、２０…治工具、２１ａ…面、２１ｂ…面、２２ａ…溝、２２ｂ…溝、２２ｃ…溝、２０１…露出部。
【図１】
2017168704.tif 000003
【図２】
2017168704.tif 000004
【図３】
2017168704.tif 000005
【図４】
2017168704.tif 000006