(57)【要約】【課題】ゲート酸化直後のチャネル移動度の低下を抑え、かつフラットバンド電圧を正の値に両立できること。【解決手段】炭化珪素基板１上に、ゲート絶縁膜３として少なくとも１層以上の酸化膜、窒化膜あるいは酸窒化膜を形成する。ゲート絶縁膜３を形成した後に、ゲート絶縁膜３を４００℃以上の温度で熱処理する。熱処理の工程は、最高温度から４００℃の範囲での降温速度が５℃／分以上１００℃／分未満とすることで、ゲート絶縁膜３は質量密度が２．２ｇ／ｃｍ-3以上かつ２．５ｇ／ｃｍ-3未満となる。【選択図】図１
2017168603.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素基板上に、ゲート絶縁膜として少なくとも１層以上の酸化膜、窒化膜あるいは酸窒化膜を形成する工程と、前記ゲート絶縁膜を形成した後に、当該ゲート絶縁膜を４００℃以上の温度で熱処理する工程を含み、
前記熱処理の工程は、最高温度から４００℃の範囲での降温速度が５℃／分以上１００℃／分未満としたことを特徴とする炭化珪素半導体素子の製造方法。
【請求項２】
前記熱処理の工程では、前記ゲート絶縁膜の形成および低抵抗化、層間絶縁膜の形成および焼締め、コンタクトメタルの形成および前記コンタクトメタルと前記炭化珪素半導体との反応層の形成、のいずれかを行うことを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
【請求項３】
前記熱処理の工程は、少なくとも水素、水蒸気、窒素、ヘリウム、アルゴンのいずれかを含むガスを用いることを特徴とする請求項１または２に記載の炭化珪素半導体素子の製造方法。
【請求項４】
前記ゲート絶縁膜を形成する工程に、水分を含まない乾燥酸素中での熱酸化が含まれることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体素子の製造方法。
【請求項５】
前記ゲート絶縁膜を形成する工程に、少なくとも一酸化二窒素または一酸化窒素を含むガス中での熱酸窒化が含まれることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体素子の製造方法。
【請求項６】
前記ゲート絶縁膜を形成する工程に、少なくとも水分を含むガス中での熱酸化が含まれることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体素子の製造方法。
【請求項７】
前記ゲート絶縁膜を形成する工程に、酸化膜あるいは窒化膜あるいは酸窒化膜の絶縁膜を化学的もしくは物理的気相成長法により堆積させる工程が含まれることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体素子の製造方法。
【請求項８】
炭化珪素基板と、
前記炭化珪素基板上に形成され、少なくとも１層以上の酸化膜、窒化膜あるいは酸窒化膜からなるゲート絶縁膜とを有し、
前記ゲート絶縁膜は、質量密度が２．２ｇ／ｃｍ-3以上かつ２．５ｇ／ｃｍ-3未満であることを特徴とする炭化珪素半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素基板を使用した半導体装置に関わり、特にゲート絶縁膜に特徴を有する、炭化珪素半導体素子および炭化珪素半導体素子の製造方法に関する。
【背景技術】
【０００２】
炭化珪素は優れた物性値を有するため、その特性を生かして高耐圧で低損失なパワーデバイスへの適用が期待されている。炭化珪素を炭化珪素半導体装置の一種である炭化珪素縦型金属−酸化膜−半導体電界効果型トランジスタ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）に適用する場合、炭化珪素の上に二酸化珪素などのゲート絶縁膜を形成する。
【０００３】
炭化珪素基板の上に二酸化珪素を形成するには、炭化珪素基板を熱酸化する方法と、炭化珪素基板上に二酸化珪素をデポジション（堆積）する方法とがある。いずれかの方法を用いても、炭化珪素基板と二酸化珪素との界面に界面準位ができ、この界面準位がＭＯＳＦＥＴの電界効果移動度（チャネル移動度）を炭化珪素バルク中の移動度より低下させる。これによりＭＯＳＦＥＴのオン動作時の抵抗値を増加させ、損失が増大してしまうことがあった。
【０００４】
炭化珪素基板と二酸化珪素の界面特性を評価する指標として、界面準位密度がある。一般的には、界面準位密度が小さい方がチャネル移動度に代表される界面特性が良好となる傾向がある。
【０００５】
炭化珪素基板と二酸化珪素の界面特性を改善する一般的な手法としては、炭化珪素基板を酸素の含んだ雰囲気で酸化し、酸化後のアニール（ＰＯＡ：Ｐｏｓｔ  Ｏｘｉｄａｔｉｏｎ  Ａｎｎｅａｌｉｎｇ）として一酸化二窒素や一酸化窒素の窒素を含むガスを用いる方法や、水素と酸素を反応させたウェット雰囲気を用いる方法が知られている。
【０００６】
一酸化二窒素や一酸化窒素の窒素を含むガスを用いる場合、酸化と同時に窒化が起こり、窒素原子が二酸化珪素中や炭化珪素基板と二酸化珪素との界面のダングリングボンド（未結合手）の終端に寄与し、界面準位密度を低減する効果があるとされている（例えば、下記特許文献１参照。）。
【０００７】
また、水素と酸素を反応させたウェット雰囲気を用いる場合、ウェット雰囲気に含まれる水素または水酸基が炭化珪素基板と二酸化珪素界面のダングリングボンド（未結合手）の終端に寄与し、界面準位密度を低減する効果があるとされている（例えば、下記特許文献２参照。）。
【０００８】
炭化珪素基板を用いた半導体デバイスの製造工程では、ゲート絶縁膜形成後にポリシリコンのゲート導電膜の形成と低抵抗化の熱処理、あるいは層間絶縁膜の形成と焼締めの熱処理、あるいはコンタクトメタルの形成とコンタクトメタルと炭化珪素の反応層（シリサイド層）を形成するための熱処理といった熱処理工程が必須である。
【０００９】
特に、コンタクトメタルの形成とシリサイド層を形成するための熱処理では６００℃より低い温度から様々な金属間化合物が形成されることが知られている。金属間化合物が形成されることによりシリサイド層形成を阻害することが想定される。このため、実質的に炭化珪素基板との間でシリサイドを形成しオーミック電極として機能させるためには９００℃以上での熱処理が必要であり、さらには昇温中に金属間化合物等の安定相の形成を抑制するために、一般に昇降温を１００℃／分以上で制御可能なＲａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ（ＲＴＡ）法が多く用いられている（例えば、下記特許文献３，４参照。）。
【００１０】
ゲート絶縁膜形成工程で作りこんだ界面準位密度等のＭＯＳ界面特性は、ゲート絶縁膜の形成方法だけでなく、ゲート絶縁膜形成後の工程の熱処理でも変化してしまうことが知られている。このため、炭化珪素ＭＯＳＦＥＴにおいて、ゲート酸化膜としてウェット雰囲気中での熱酸化により二酸化珪素を形成した後、シリサイド層を形成するための熱処理を不活性ガスではなく不活性ガスと水素の混合ガスの雰囲気で行うことで、界面準位密度の増加を抑え、かつコンタクト抵抗を低減できる方法が示されている（例えば、下記特許文献５参照。）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特表２００４−５１１１０１号（第８〜１５頁）
【特許文献２】特許第４３７４４３７号公報
【特許文献３】特開２００６−３４４６８８号公報
【特許文献４】特開２０１１−１７１５５１号公報
【特許文献５】特開２００７−２４２７４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
炭化珪素基板を用いた半導体デバイスは、ゲート絶縁膜形成後にも高温の熱処理が必須であり、その温度や雰囲気といった条件でチャネル移動度が低下してしまうが、従来この点が考慮されておらず、チャネル移動度の低下を抑制できなかった。
【００１３】
このため、ゲート絶縁膜形成条件に加え、ゲート絶縁膜形成の後工程の熱処理の条件も併せて検討する必要がある。また、半導体デバイスはノーマリーオフの特性を示すことが望ましい。つまり、しきい値は正の値であることが望ましい。しきい値はフラットバンド電圧の関数で表されるため、フラットバンド電圧が正の値であることが望ましい。
【００１４】
本発明は、上記の問題に鑑み、ゲート酸化直後のチャネル移動度の低下を抑え、かつフラットバンド電圧を正の値に両立できることを目的とする。
【課題を解決するための手段】
【００１５】
上述した課題を解決し、本発明の目的を達成するために、この発明にかかる炭化珪素半導体素子の製造方法は、炭化珪素基板上に、ゲート絶縁膜として少なくとも１層以上の酸化膜、窒化膜あるいは酸窒化膜を形成する工程と、前記ゲート絶縁膜を形成した後に、当該ゲート絶縁膜を４００℃以上の温度で熱処理する工程を含み、前記熱処理の工程は、最高温度から４００℃の範囲での降温速度が５℃／分以上１００℃／分未満としたことを特徴とする。
【００１６】
また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記熱処理の工程では、前記ゲート絶縁膜の形成および低抵抗化、層間絶縁膜の形成および焼締め、コンタクトメタルの形成および前記コンタクトメタルと前記炭化珪素半導体との反応層の形成、のいずれかを行うことを特徴とする。
【００１７】
また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記熱処理の工程は、少なくとも水素、水蒸気、窒素、ヘリウム、アルゴンのいずれかを含むガスを用いることを特徴とする。
【００１８】
また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記ゲート絶縁膜を形成する工程に、水分を含まない乾燥酸素中での熱酸化が含まれることを特徴とする。
【００１９】
また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記ゲート絶縁膜を形成する工程に、少なくとも一酸化二窒素または一酸化窒素を含むガス中での熱酸窒化が含まれることを特徴とする。
【００２０】
また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記ゲート絶縁膜を形成する工程に、少なくとも水分を含むガス中での熱酸化が含まれることを特徴とする。
【００２１】
また、この発明にかかる炭化珪素半導体素子の製造方法は、上述した発明において、前記ゲート絶縁膜を形成する工程に、酸化膜あるいは窒化膜あるいは酸窒化膜の絶縁膜を化学的もしくは物理的気相成長法により堆積させる工程が含まれることを特徴とする。
【００２２】
また、この発明にかかる炭化珪素半導体素子は、炭化珪素基板と、前記炭化珪素基板上に形成され、少なくとも１層以上の酸化膜、窒化膜あるいは酸窒化膜からなるゲート絶縁膜とを有し、前記ゲート絶縁膜は、質量密度が２．２ｇ／ｃｍ-3以上かつ２．５ｇ／ｃｍ-3未満であることを特徴とする。
【発明の効果】
【００２３】
本発明によれば、ゲート酸化直後のチャネル移動度の低下を抑え、かつフラットバンド電圧を正の値に両立できる。
【図面の簡単な説明】
【００２４】
【図１】図１は、本発明の炭化珪素半導体素子にかかるＭＯＳキャパシタの実験例を示す図である。
【図２】図２は、実施の形態および対比用のＭＯＳキャパシタの界面準位密度とフラットバンド電圧の関係を示す図表である。
【図３】図３は、実施の形態および対比用のＭＯＳキャパシタから電極を除去し、ゲート絶縁膜の質量密度を示した図表である。
【図４】図４は、本発明の実施例１にかかる炭化珪素ＭＯＳＦＥＴの製造方法を説明するための断面図である。（その１）
【図５】図５は、本発明の実施例１にかかる炭化珪素ＭＯＳＦＥＴの製造方法を説明するための断面図である。（その２）
【図６】図６は、本発明の実施例１にかかる炭化珪素ＭＯＳＦＥＴの製造方法を説明するための断面図である。（その３）
【図７】図７は、本発明の実施例１にかかる炭化珪素ＭＯＳＦＥＴの製造方法を説明するための断面図である。（その４）
【図８】図８は、本発明の実施例１にかかる炭化珪素ＭＯＳＦＥＴの製造方法を説明するための断面図である。（その５）
【図９】図９は、本発明の実施例１にかかる炭化珪素ＭＯＳＦＥＴの製造方法を説明するための断面図である。（その６）
【図１０】図１０は、本発明の実施例１にかかる炭化珪素ＭＯＳＦＥＴの製造方法を説明するための断面図である。（その７）
【図１１】図１１は、本発明の実施例１にかかる炭化珪素ＭＯＳＦＥＴの製造方法を説明するための断面図である。（その８）
【図１２】図１２は、本発明の実施例１にかかる炭化珪素ＭＯＳＦＥＴの製造方法を説明するための断面図である。（その９）
【図１３】図１３は、実施例１の製造方法によって作製された炭化珪素ＭＯＳＦＥＴと、比較例それぞれのチャネル移動度のゲート電圧依存性を示す図表である。
【図１４】図１４は、本発明の炭化珪素半導体素子として縦型のＭＯＳＦＥＴへの適用例を示す断面図である。
【発明を実施するための形態】
【００２５】
（実施の形態）
以下に添付図面を参照して、この発明にかかる好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
【００２６】
はじめに、本発明の炭化珪素半導体素子により、界面準位密度、フラットバンド電圧がどのように制御されるかを検証するため、ＭＯＳキャパシタに、ゲート酸化膜形成後の熱処理を想定した雰囲気、温度の熱処理を行った実験例を説明する。
【００２７】
図１は、本発明の炭化珪素半導体素子にかかるＭＯＳキャパシタの実験例を示す図である。ＭＯＳキャパシタは以下のようにして作成される。
【００２８】
（工程１）まず、ｎ型４Ｈ−ＳｉＣ（０００−１）基板１（（０００−１）面から０〜８度オフ基板）上にドナー密度１×１０16ｃｍ-3程度のｎ型エピタキシャル膜２を５〜１０μｍ成長させる。なお、４Ｈ−ＳｉＣ基板１単体、あるいは４Ｈ−ＳｉＣ基板１とエピタキシャル膜２を併せて４Ｈ−ＳｉＣ半導体（炭化珪素半導体）１と呼ぶ。
【００２９】
（工程２）次に、４Ｈ−ＳｉＣ半導体１を洗浄した後に、１３００℃の一酸化二窒素を含んだ雰囲気での酸窒化を１００分行い、続けて１０００℃の水素を含んだ雰囲気で３０分の熱処理を行い、厚さ５０ｎｍの絶縁膜３を形成する。なお、熱処理の雰囲気は水素を不活性ガスで希釈してもよい。
【００３０】
（工程３）次に、４Ｈ−ＳｉＣ半導体１を室温まで冷却した後、絶縁膜３の焼き締めのための８００℃１０分の熱処理、シリサイド層を形成するための９５０℃２分の熱処理を想定した熱処理を行う。この際、実施の形態では、層間絶縁膜３の焼き締め、シリサイド層を形成するための熱処理時の降温速度を１００℃／分として制御を行い、４００℃まで冷却する。その後は制御を行わず、室温まで戻す。
【００３１】
本実験では熱処理の雰囲気は水素、水蒸気、窒素としたが、ヘリウム、アルゴンのいずれかの不活性ガスを用いてもよい。熱処理の温度は、焼き締め具合やコンタクト抵抗等の熱処理毎の指標により選択すればよいが、酸化温度よりも高温の熱処理は界面準位密度の大幅な増加を招く恐れがあるため、酸化温度以下であることが望ましい。
【００３２】
（工程４）次に、絶縁膜３上に、室温でドット状のアルミゲート電極４を蒸着し、裏面全面にアルミを蒸着したアルミ裏面電極５からなるＭＯＳキャパシタを作製した。
【００３３】
ここで、ＭＯＳ界面の制御効果を検証するため、比較例として工程３において熱処理時の降温速度を通常で使用する１８０℃／分、制御可能な最低温度である５℃／分、さらには、熱処理無、でそれぞれＭＯＳキャパシタを作製した。
【００３４】
図２は、実施の形態および対比用のＭＯＳキャパシタの界面準位密度とフラットバンド電圧の関係を示す図表である。横軸はフラットバンド電圧、縦軸は界面準位密度である。図１に示した実験例にかかるＭＯＳキャパシタ（ａ）と、対比用のＭＯＳキャパシタ（ｂ〜ｄ）それぞれの測定結果を示す。完成した実施の形態および比較例のＭＯＳキャパシタをＣ−Ｖメーター６（図１参照）で測定し、界面準位密度とフラットバンド電圧の関係について調べた。
【００３５】
図２を用いて工程３の熱処理の仕方の相違で比較すると、（ｄ）熱処理無（白丸○のプロット）に対し、（ａ：実施の形態）１００℃／分の熱処理有（黒四角■のプロット）、（ｂ）５℃／分の熱処理有（黒ひし形◆のプロット）、（ｃ）１８０℃／分の熱処理有（黒三角▲のプロット）は界面準位密度が大きい。
【００３６】
しかし、界面準位密度の増加量では、（ａ：実施の形態）１００℃／分、（ｂ）５℃／分の熱処理有の方が、（ｃ）１８０℃／分の熱処理有と比較し、抑えられている。
【００３７】
また、フラットバンド電圧は（ｃ）熱処理無が負の値になっているのに対し、（ａ：実施の形態）１００℃／分の熱処理有、（ｂ）５℃／分の熱処理有、（ｃ）１８０℃／分の熱処理有）の熱処理有の方が、僅かに低下するものの１Ｖ以上になっている。
【００３８】
このように、界面準位密度とフラットバンド電圧は工程３の熱処理の有無や、工程３の熱処理時の降温速度によって変化する。実使用を考えたデバイスとしては（ｃ）や（ｄ）の条件よりも、界面準位密度が３×１０11ｃｍ-2より低く、かつフラットバンド電圧が１Ｖ以上となっている（ａ：実施の形態）や（ｂ）の条件が好ましい。
【００３９】
また、実際のプロセスを考慮した場合、処理時間の短縮が可能である（ａ：実施の形態）条件がさらに好ましい。絶縁膜（ゲート絶縁膜）３形成後の熱処理時の降温速度を適切（例えば１００℃／分）にすることによって、界面準位密度、フラットバンド電圧を制御できることが確認できた。
【００４０】
また、絶縁膜（ゲート絶縁膜）３の質量密度は、放射光を利用したＸ線反射率法などを用いて測定することが可能である。次に、上記各ＭＯＳキャパシタ（ａ）〜（ｄ）の電極を除去し、放射光を利用したＸ線反射率法にてゲート絶縁膜の質量密度を測定した。
【００４１】
図３は、実施の形態および対比用のＭＯＳキャパシタから電極を除去し、ゲート絶縁膜の質量密度を示した図表である。横軸は各ＭＯＳキャパシタ（ａ）〜（ｄ）であり、縦軸はゲート絶縁膜の質量密度である。
【００４２】
図３に示すように、（ｄ）熱処理無に対し、（ａ：実施の形態）１００℃／分の熱処理有、（ｂ）５℃／分の熱処理有、（ｃ）１８０℃／分の熱処理有は質量密度が低くなっており、これはゲート絶縁膜３中の酸素欠損およびシリコン結合している水素の脱離に影響していると推測できる。
【００４３】
これにより、（ｃ）１８０℃／分の熱処理有が２．１ｇ／ｃｍ-3となり、一番酸素欠損が多く、界面準位密度が劣化したと考えられる。そして、（ａ：実施の形態）１００℃／分の熱処理有、（ｂ）５℃／分の熱処理有は、質量密度の結果から、ゲート絶縁膜３の質量密度が２．２ｇ／ｃｍ-3以上かつ２．５ｇ／ｃｍ-3未満であれば良好な界面特性が得られる。
【実施例１】
【００４４】
図４〜図１２は、本発明の実施例１にかかる炭化珪素ＭＯＳＦＥＴの製造方法を説明するための断面図である。図４〜図１２を用いて、炭化珪素ＭＯＳＦＥＴ製造の各工程１〜９を説明する。
【００４５】
（工程１）まず、図４に示すように、ｐ+型の炭化珪素基板（４Ｈ−ＳｉＣ（０００−１）基板）７面から０〜８度オフ基板、好ましくは０〜４度オフ基板上に、アクセプター密度１×１０16ｃｍ-3のｐ型エピタキシャル膜８を成長させる。
【００４６】
（工程２）次に、図５に示すように、ｐ型エピタキシャル膜８の表面上に減圧ＣＶＤ法により厚さ１μｍのＳｉＯ2膜を堆積し、フォトリソグラフィによりパターン加工してマスク９を形成する。マスク９には、ドレイン領域１３、ソース領域１４に対応した箇所に開口を形成する。その後、例えば、リンイオン１０を基板温度５００℃、加速エネルギー４０ｋｅＶ〜２５０ｋｅＶの多段、不純物濃度が２×１０20ｃｍ-3となるようにイオン注入する。
【００４７】
（工程３）次に、図６に示すように、マスク９を除去し、表面上に減圧ＣＶＤ法により、厚さ１μｍのＳｉＯ2膜を堆積し、フォトリソグラフィによりパターン加工してマスク１１を形成する。マスク１１には、グラウンド領域１５に対応した箇所に開口を形成する。その後、例えば、アルミニウムイオン１２を基板温度５００℃、加速エネルギー４０ｋｅＶ〜２００ｋｅＶの多段、不純物濃度が２×１０20ｃｍ-3となるようにイオン注入する。
【００４８】
（工程４）次に、図７に示すように、マスク１１を除去し、アルゴン雰囲気中にて１６００℃で５分間にわたる活性化アニールを行って基板１の主面側にドレイン領域１３、ソース領域１４、およびグラウンド領域１５を形成する。
【００４９】
（工程５）次に、図８に示すように、減圧ＣＶＤ法により厚さ０．５μｍのフィールド酸化膜１６を堆積し、フォトリソグラフィとウェットエッチングによりフィールド酸化膜１６の一部を除去してアクティブ領域１７を形成する。アクティブ領域１７は、ドレイン領域１３、ソース領域１４、およびグラウンド領域１５の位置に対応して形成する。
【００５０】
（工程６）次に、図９に示すように、１３００℃で一酸化二窒素と窒素の流量比が１：５の雰囲気で酸窒化を１００分行い、続けて１０００℃の水素を含んだ雰囲気で３０分の熱処理を行い厚さ５０ｎｍのゲート絶縁膜１８を形成する。熱処理の雰囲気は、水素を不活性ガスで希釈してもよい。その後、ゲート絶縁膜１８上には、減圧ＣＶＤ法によって多結晶シリコンを０．３μｍの厚さで堆積し、フォトリソグラフィによりパターン加工してゲート電極１９を形成する。
【００５１】
（工程７）この後、フォトリソグラフィとフッ酸エッチングによりドレイン領域１３、ソース領域１４およびグラウンド領域１５上にコンタクトホールを形成する。そして、図１０に示すように、コンタクトホール上に厚さ１０ｎｍのアルミニウムと６０ｎｍのニッケルを蒸着させリフトオフによりパターン加工されてコンタクトメタル２０を形成する。
【００５２】
（工程８）図１１に示すように、オーミックコンタクトアニールとして不活性ガスの雰囲気で９５０℃、２分間保持でアニールし、その後降温速度１００℃／分にて室温まで戻し、コンタクトメタル２０と炭化珪素の反応層２１を形成する。不活性ガスは窒素、ヘリウム、アルゴンのいずれかである。
【００５３】
（工程９）次に、図１２に示すように、表面にアルミニウムを３００ｎｍ蒸着し、フォトリソグラフィとリン酸エッチングによりゲート電極１９および反応層２１上にパッド電極２２を形成する。また、基板１の主面と反対の面にアルミニウムを１００ｎｍ蒸着し、裏面電極２３を形成する。
【００５４】
図１３は、実施例１の製造方法によって作製された炭化珪素ＭＯＳＦＥＴと、比較例それぞれのチャネル移動度のゲート電圧依存性を示す図表である。（ａ）が上記実施の形態（実施例１）の特性であり、（ｂ）〜（ｄ）が上記各比較例の特性である。各比較例（ｂ）〜（ｄ）は、図１１の工程８（ゲート絶縁膜１８形成後の熱処理時の降温速度）がそれぞれ異なり、作成したものである。
【００５５】
図５の（ａ：実施例）１００℃／分、（ｂ）５℃／分の熱処理有のＭＯＳＦＥＴのチャネル移動度は最大で約４３ｃｍ2/Ｖｓであり、（ｃ）１８０℃／分の熱処理有のＭＯＳＦＥＴのチャネル移動度は最大で約３５ｃｍ2/Ｖｓ、（ｄ）熱処理無のＭＯＳＦＥＴのチャネル移動度は最大で約４６ｃｍ2/Ｖｓであった。
【００５６】
（ａ）と（ｂ）のチャネル移動度のゲート電圧依存性は、ほぼ同一の特性を示しており、ＭＯＳキャパシタにて確認した界面準位密度とフラットバンド電圧と同じ傾向を示した。（ａ）１００℃／分、（ｂ）５℃／分の熱処理有のＭＯＳＦＥＴのピーク時のチャネル移動度は、１８０℃／分の降温速度よりは約３０％改善され、熱処理無に対しては７％（１／１０以下）まで抑制する結果となった。このことから、（ａ）、（ｂ）の条件で作製したデバイスは（ｃ）と比較してさらなる低損失化が見込める。
【００５７】
また、しきい値は（ｄ）熱処理無は負の値となり、ノーマリーオン特性となったが、（ａ）、（ｂ）、（ｃ）はいずれも４Ｖとなり、十分なノーマリーオフ特性を示した。
【００５８】
また、これらの炭化珪素ＭＯＳＦＥＴの電極を除去し、放射光を利用したＸ線反射率法にてゲート絶縁膜１８の質量密度を測定した。その結果、図３と同様に（ｄ）熱処理無に対し、（ａ：実施例）１００℃／分の熱処理有、（ｂ）５℃／分の熱処理有、（ｃ）１８０℃／分の熱処理有は質量密度が低くなった。（ｃ）１８０℃／分の熱処理有が２．１ｇ／ｃｍ-3となり、一番酸素欠損や水素の脱離が多いため、界面準位密度が劣化し、チャネル移動度が低下したと考えられる。ＭＯＳキャパシタ同様、（ａ：実施例）１００℃／分の熱処理有、（ｂ）５℃／分の熱処理有は質量密度の結果から、ゲート絶縁膜１８の質量密度が２．２ｇ／ｃｍ-3以上かつ２．５ｇ／ｃｍ-3未満であれば良好な界面特性が得られる。
【実施例２】
【００５９】
実施例２では、実施例１で説明した工程６において、図９に示すゲート絶縁膜１８の形成方法が実施例１と異なる。実施例２では、１１００℃の乾燥酸素中で５０分の熱酸化を行った後、１３００℃で一酸化二窒素と窒素の流量比が１：２０の雰囲気で酸窒化を３０分行い、続けて１０００℃の水素を含んだ雰囲気で３０分の熱処理を行うことで厚さ５０ｎｍのゲート絶縁膜１８を形成する。その他の工程は実施例１と同様である。
【００６０】
このような製造方法によって作製された実施例２の炭化珪素ＭＯＳＦＥＴも実施例１と同様の特性を示した。また、この炭化珪素ＭＯＳＦＥＴ化珪素ＭＯＳＦＥＴの電極を除去し、放射光を利用したＸ線反射率法にてゲート絶縁膜１８の質量密度を測定した結果、質量密度は、実施例１と同様の結果となった。
【実施例３】
【００６１】
実施例３では、実施例１で説明した工程６において、図９に示したゲート絶縁膜１８の形成方法が実施例１と異なる。実施例３では、１１００℃の乾燥酸素中で５０分の熱酸化を行った後、１２００℃で一酸化窒素と窒素の流量比が１：１０の雰囲気で酸窒化を３０分行い、続けて１０００℃の水素を含んだ雰囲気で３０分の熱処理を行うことで厚さ５０ｎｍのゲート絶縁膜１８を形成する。その他の工程は、実施例１と同様である。
【００６２】
このような製造方法によって作製された実施例３の炭化珪素ＭＯＳＦＥＴも実施例１と同様の特性を示した。また、この炭化珪素ＭＯＳＦＥＴ化珪素ＭＯＳＦＥＴの電極を除去し、放射光を利用したＸ線反射率法にてゲート絶縁膜１８の質量密度を測定した結果、質量密度は同様の結果となった。
【実施例４】
【００６３】
実施例４では、実施例１で説明した工程６において、図９に示したゲート絶縁膜１８の形成方法が実施例１と異なる。実施例４では、５０ｎｍ弱の膜厚の絶縁膜を堆積法により形成した後、１３００℃で一酸化二窒素と窒素の流量比が１：２０の雰囲気で３０分、数ｎｍの酸窒化を行い、続けて１０００℃の水素を含んだ雰囲気で３０分の熱処理を行うことで合計５０ｎｍ程度のゲート絶縁膜１８を形成する。絶縁膜の堆積方法は、ＣＶＤ法によってシランやＴＥＯＳ（テトラエトキシシラン）を用いた方法があるが、特に限定されない。その他の工程は実施例１と同様である。
【００６４】
このような製造方法によって作製された実施例４の炭化珪素ＭＯＳＦＥＴも実施例１と同様の特性を示した。また、この炭化珪素ＭＯＳＦＥＴ化珪素ＭＯＳＦＥＴの電極を除去し、放射光を利用したＸ線反射率法にてゲート絶縁膜１８の質量密度を測定した結果、質量密度は同様の結果となった。
【実施例５】
【００６５】
実施例５では、実施例１で説明した工程６において、図９に示したゲート絶縁膜１８の形成方法と、工程８（図１１参照）においてオーミックコンタクトアニール時のガスの雰囲気が実施例１と異なる。実施例５では、１０００℃の温度で３０分間の少なくとも水分を含む雰囲気中にて酸化を行い、続けて１０００℃の水素を含んだ雰囲気で３０分の熱処理を行うことで厚さ５０ｎｍのゲート絶縁膜１８を形成する。その後、コンタクトアニール時には、水素または水蒸気と窒素、ヘリウム、アルゴンの混合ガス雰囲気中にて処理を行う。その他の工程は実施例１と同様である。
【００６６】
このような製造方法によって作製された実施例５の炭化珪素ＭＯＳＦＥＴも実施例１と同様の特性を示した。また、これらの炭化珪素ＭＯＳＦＥＴ化珪素ＭＯＳＦＥＴの電極を除去し、放射光を利用したＸ線反射率法にてゲート絶縁膜１８の質量密度を測定した結果、質量密度は同様の結果となった。
【００６７】
水分を含む雰囲気中にて形成したゲート絶縁膜はその後の熱処理を窒素やアルゴンなどの不活性ガスのみの雰囲気中にて実施した場合、炭化珪素基板と二酸化珪素との界面で結合している水素が離脱するため、特性は劣化することが報告されている。この特性劣化を防ぐため、水分を含む雰囲気中にてゲート絶縁膜を形成した場合、水素または水蒸気と窒素、ヘリウム、アルゴンの混合ガス雰囲気中にて熱処理を実施する必要がある（例えば、上記特許文献５参照。）。
【実施例６】
【００６８】
実施例６は、実施例１で説明した工程６において、図９に示したゲート絶縁膜１８の形成方法と工程８（図１１参照）においてオーミックコンタクトアニール時のガスの雰囲気が実施例１と異なる。実施例６では、１３００℃で一酸化二窒素と窒素の流量比が１：５の雰囲気で酸窒化を１００分行い、続けて１０００℃の少なくとも水分を含む雰囲気中にて３０分の熱処理を行うことで厚さ５０ｎｍのゲート絶縁膜１８を形成する。その後、コンタクトアニール時には、水素または水蒸気と窒素、ヘリウム、アルゴンの混合ガス雰囲気中にて処理を行う。その他の工程は実施例１と同様である。
【００６９】
このような製造方法によって作製された実施例６の炭化珪素ＭＯＳＦＥＴも実施例１と同様の特性を示した。また、この炭化珪素ＭＯＳＦＥＴ化珪素ＭＯＳＦＥＴの電極を除去し、放射光を利用したＸ線反射率法にてゲート絶縁膜１８の質量密度を測定した結果、質量密度は同様の結果となった。
【実施例７】
【００７０】
実施例７は、実施例１で説明した工程６において、図９に示すゲート絶縁膜１８の形成方法と工程８（図１１参照）においてオーミックコンタクトアニール時のガスの雰囲気が実施例１と異なる。実施例７では、１３００℃で一酸化二窒素と窒素の流量比が１：５の雰囲気で酸窒化を１００分行い、続けて１０００℃の少なくとも水分を含む雰囲気中にて３０分の熱処理を行うことで厚さ５０ｎｍのゲート絶縁膜１８を形成する。その後、コンタクトアニール時には、水素または水蒸気のガス雰囲気中にて処理を行う。その他の工程は実施例１と同様である。
【００７１】
このような製造方法によって作製された実施例７の炭化珪素ＭＯＳＦＥＴも実施例１と同様の特性を示した。また、この炭化珪素ＭＯＳＦＥＴ化珪素ＭＯＳＦＥＴの電極を除去し、放射光を利用したＸ線反射率法にてゲート絶縁膜１８の質量密度を測定した結果、質量密度は同様の結果となった。
【実施例８】
【００７２】
図１４は、本発明の炭化珪素半導体素子として縦型のＭＯＳＦＥＴへの適用例を示す断面図である。図１４に示すように、縦型のＭＯＳＦＥＴにおいて、ｎ+型炭化珪素基板３１のおもて面にはｎ型エピタキシャル層３２が形成される。ｎ型エピタキシャル層３２の不純物濃度は、ｎ+型炭化珪素基板３１の不純物濃度よりも低い。ｎ型エピタキシャル層３２の内部には、複数のｐ型領域３６が選択的に形成される。ｐ型領域３６は、ｎ型エピタキシャル層３２のｎ+型炭化珪素基板３１側に対して反対側の面に露出する。
【００７３】
ｎ型エピタキシャル膜３２およびｐ型領域３６の表面にわたってｐ型領域３６より低濃度のｐ型ＳｉＣ層３７が形成される。ｐ型領域３６が形成されていないｎ型エピタキシャル膜３２上のｐ型ＳｉＣ層３７に、深さ方向にｐ型ＳｉＣ層３７を貫通しｎ型エピタキシャル膜３２に達するｎ型領域３３が形成される。ｎ型エピタキシャル膜３２およびｎ型領域３３は、ｎ型ドリフト領域である。ｎ型領域３３の不純物濃度は、ｎ型エピタキシャル膜３２よりも高いことが望ましい。
【００７４】
ｐ型ＳｉＣ層３７の内部には、互いに接するようにｎ+ソース領域３４およびｐ+型コンタクト領域３５が形成される。ｎ+ソース領域３４およびｐ+型コンタクト領域３５は、ｐ型ＳｉＣ層３７のｐ型領域３６側に対して反対側の面に露出する。ｎ+ソース領域３４は、ｎ型領域３３と離れて形成される。ｐ+型コンタクト領域３５は、ｎ+ソース領域３４のｎ型領域３３側に対して反対側に位置する。ｐ+型コンタクト領域３５の不純物濃度は、ｐ型ＳｉＣ層３７の不純物濃度よりも高い。
【００７５】
ｐ型ＳｉＣ層３７のｎ+ソース領域３４、ｐ+型コンタクト領域３５およびｎ型領域３３を除く部分は、ｐ型領域３６と共にｐ型ベース領域となる。ｎ+ソース領域３４とｐ+型コンタクト領域３５との表面には、ソース電極３８が形成される。隣り合うｎ+ソース領域３４の間のｐ型ＳｉＣ層３７とｎ型領域３３との表面には、ゲート絶縁膜１８を介してゲート電極１９が形成される。ゲート電極１９は、図示省略する層間絶縁膜によって、ソース電極３８と電気的に絶縁される。また、ｎ+型炭化珪素基板３１の裏面には、ｎ+型炭化珪素基板３１に接するドレイン電極３９が形成される。
【００７６】
図１４に示した複雑な構造の縦型のＭＯＳＦＥＴにおいて、実施例１〜実施例７と同様なゲート絶縁膜１８を形成したが、実施例１〜７と同様な界面準位密度の結果を得ることができた。また、この炭化珪素ＭＯＳＦＥＴ化珪素ＭＯＳＦＥＴの電極を除去し、放射光を利用したＸ線反射率法にてゲート絶縁膜１８の質量密度を測定した結果、質量密度は同様の結果となった。
【００７７】
これら各実施例により、絶縁膜（ゲート絶縁膜１８）形成後の温度範囲とその降温速度を熱処理時の最高温度から４００℃の範囲での降温速度が５℃／分以上１００℃／分未満とすることが望ましい。このように、ゲート絶縁膜１８形成後の工程上不可欠な熱処理時の降温速度を適切に制御することで、特別な処理を追加することなく、実効的なチャネル移動度とノーマリーオフ特性を両立することができる。ゲート絶縁膜１８形成後の後工程の熱処理の時の降温速度を適切に選択すれば、実効的なチャネル移動度とノーマリーオフ特性を備えた高性能の炭化珪素ＭＯＳＦＥＴを製造することが可能となる。
【００７８】
そして、炭化珪素半導体のゲート絶縁膜の形成において、特別な工程を追加せずに、ゲート酸化直後のチャネル移動度の低下を従来（比較例）に比して１／１０以下に抑えながら、１Ｖ以上の正のフラットバンド電圧を両立できるようになる。
【００７９】
また、上記の各実施例では、ゲート絶縁膜１８形成後の工程の熱処理の中で一般的に一番高い温度が必要とされているオーミックコンタクトアニールを例にして説明したが、これに限定されるものではなく、半導体装置の製造方法において後工程で施される、ポリシリコンの形成温度や低抵抗化のための熱処理、層間絶縁膜の平坦化のための熱処理等も含めた各種熱処理時の降温速度を不活性ガスとすることで、いずれも同様の効果を奏することができる。
【００８０】
さらには、上記の実施例では、結晶構造が４Ｈ−ＳｉＣの（０００−１）基板（０〜８°オフ基板）を使用したが、結晶構造が４Ｈ−ＳｉＣの（０００−１）基板、（１１−２０）基板でも同様の効果が得られる。
【００８１】
以上のように、本発明は、炭化珪素ＭＯＳＦＥＴとして横型ＭＯＳＦＥＴの製造方法と、一部の縦型ＭＯＳＦＥＴの製造方法を例にして説明したが、これに限定されるものではなく、高耐圧化構造を有する縦型ＭＯＳＦＥＴなどの半導体装置にも適用可能であり、同様の効果を奏することができる。したがって、特許請求の範囲に記載された本発明を逸脱しない範囲で、種々の半導体装置の製造方法に適用可能である。
【産業上の利用可能性】
【００８２】
以上のように、本発明にかかる炭化珪素半導体素子は、半導体材料として炭化珪素を用いた横型および縦型の炭化珪素半導体素子に有用である。
【符号の説明】
【００８３】
１  ｎ型  ４Ｈ−ＳｉＣ（０００−１）基板
２  ｎ型  エピタキシャル膜
３  絶縁膜
４  アルミゲート電極
５  アルミ裏面電極
６  Ｃ−Ｖメーター
７  ｐ型４Ｈ−ＳｉＣ（０００−１）基板
８  ｐ型エピタキシャル膜
９，１１  マスク
１０  リンイオン
１２  アルミニウムイオン
１３  ドレイン領域
１４  ソース領域
１５  グラウンド領域
１６  フィールド酸化膜
１７  アクティブ領域
１８  ゲート絶縁膜
１９  ゲート電極
２０  コンタクトメタル
２１  反応層
２２  パッド電極
２３  裏面電極
３１  ｎ+型  炭化珪素基板
３２  ｎ型  エピタキシャル膜
３３  ｎ型領域
３４  ｎ+ソース領域
３５  ｐ+型コンタクト領域
３６  ｐ型領域
３７  ｐ型ＳｉＣ層
３８  ソース電極
３９  ドレイン電極
【図１】
2017168603.tif 000003
【図２】
2017168603.tif 000004
【図３】
2017168603.tif 000005
【図４】
2017168603.tif 000006
【図５】
2017168603.tif 000007
【図６】
2017168603.tif 000008
【図７】
2017168603.tif 000009
【図８】
2017168603.tif 000010
【図９】
2017168603.tif 000011
【図１０】
2017168603.tif 000012
【図１１】
2017168603.tif 000013
【図１２】
2017168603.tif 000014
【図１３】
2017168603.tif 000015
【図１４】
2017168603.tif 000016