(57)【要約】【課題】高い電子キャリア移動度を有するとともに、薄膜トランジスタのチャネル層として使用できる程度までキャリア濃度が低減された結晶質の透明な酸化物半導体薄膜、及びそれを備えて構成される薄膜トランジスタを提供すること。【解決手段】本発明に係る酸化物半導体薄膜は、インジウムとイットリウムを含有し、結晶質であり、イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０５以上０．１２以下であり、結晶相がビックスバイト型構造の酸化インジウム相のみによって構成され、キャリア濃度が７．０×１０１５ｃｍ−３以下であり、キャリア移動度が５ｃｍ２Ｖ−１ｓｅｃ−１以上であることを特徴とする。イットリウムの含有量は、Ｙ／（Ｉｎ＋Ｙ）原子数比で０．０８以上０．１０以下であることが好ましい。【選択図】図１
2017168572.tif 000002
【特許請求の範囲】
【請求項１】
インジウムとイットリウムを含有する結晶質の酸化物半導体薄膜であって、
イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０５以上０．１２以下であり、
結晶相がビックスバイト型構造の酸化インジウム相のみによって構成され、
キャリア濃度が７．０×１０１５ｃｍ−３以下であり、キャリア移動度が５ｃｍ２Ｖ−１ｓｅｃ−１以上である
酸化物半導体薄膜。
【請求項２】
イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０８以上０．１０以下である、請求項１に記載の酸化物半導体薄膜。
【請求項３】
キャリア濃度が１．０×１０１５ｃｍ−３以下である、請求項１又は２に記載の酸化物半導体薄膜。
【請求項４】
キャリア移動度が５ｃｍ２Ｖ−１ｓｅｃ−１以上である、請求項１乃至３のいずれか１項に記載の酸化物半導体薄膜。
【請求項５】
平均粒径が１μｍ以下の金属源を焼結して得られたスパッタリングターゲットをスパッタリングし得られる、
請求項１乃至４のいずれか１項に記載の酸化物半導体薄膜。
【請求項６】
インジウムとイットリウムを含有する酸化物焼結体であって、
イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０５以上０．１２以下であり、
結晶相がビックスバイト型構造のＩｎ２Ｏ３相を主成分とする
酸化物焼結体。
【請求項７】
インジウムとイットリウムを含有する酸化物焼結体であって、
イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０５以上０．１２以下であり、
結晶相がビックスバイト型構造のＩｎ２Ｏ３相を主成分とする
スパッタリングターゲット。
【請求項８】
ソース電極、ドレイン電極、ゲート電極、チャネル層及びゲート絶縁膜を備える薄膜トランジスタであって、
前記チャネル層が請求項１乃至５のいずれか１項に記載の酸化物半導体薄膜により構成される
薄膜トランジスタ。
【請求項９】
請求項８に記載の薄膜トランジスタを備える表示装置。
【請求項１０】
酸化物半導体の薄膜の製造方法であって、
平均粒径が１μｍ以下の金属源を焼結し、酸化物焼結体を得る原料焼結工程と、
前記酸化物焼結体を用いて、前記酸化物半導体の結晶化温度よりも低い温度の基板上に非晶質薄膜を成膜する成膜工程と、
前記非晶質薄膜を、酸化物半導体の結晶化温度以上の温度でアニールする、アニール工程とを含む、
酸化物半導体の薄膜の製造方法。
【請求項１１】
前記アニール工程において、前記薄膜を、３５０℃以上４００℃以下でアニールする、請求項１０に記載の酸化物半導体の薄膜の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体薄膜、酸化物焼結体、薄膜トランジスタ及び表示装置に関する。より詳しくは、結晶質であって、キャリア移動度が高く、キャリア電子濃度を低減させた酸化物半導体薄膜、酸化物半導体薄膜を得るための酸化物焼結体、前記酸化物半導体薄膜を用いた薄膜トランジスタ、及びそれを用いて構成される表示装置に関する。
【背景技術】
【０００２】
薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）は、電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の１種である。電界効果トランジスタは、基本構成として、ゲート端子、ソース端子、及びドレイン端子を備える３端子素子である。この電界効果トランジスタは、基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用い、ゲート端子に電圧を印加して、チャネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。
【０００３】
電界効果トランジスタのチャネル層として、現在広く使用されているのは、多結晶シリコン膜やアモルファスシリコン膜である。特に、アモルファスシリコンは、大面積の第１０世代ガラス基板への均一成膜が可能であることから、液晶パネル用のチャネル層として広く用いられてきた。しかし、キャリアである電子の移動度（以下、「キャリア移動度」という）が１ｃｍ２／Ｖｓｅｃ以下と低いため、高精細パネル用への適用が困難になりつつある。液晶の高精細化が求められるのに伴い、高速駆動が求められるようになってきているが、高速駆動を実現するためには、キャリア移動度が少なくともアモルファスシリコンの１ｃｍ２／Ｖｓｅｃより高い、半導体薄膜をチャネル層に用いる必要がある。
【０００４】
多結晶シリコン膜は、１００ｃｍ２／Ｖｓｅｃ程度の高いキャリア移動度を示すことから、高精細パネル用向けのチャネル層材料として十分な特性を有する。しかしながら、多結晶シリコンは、結晶粒界におけるキャリア移動度が低下するため、基板の面内均一性に乏しく、その特性にばらつきが生じる。また、多結晶シリコンの製造工程においては、３００℃以下の比較的低温でアモルファスシリコンを形成した後、アニール処理工程によって結晶化させることを要する。このアニール処理工程は、エキシマレーザーアニール法等を適用するため、ランニングコストが増加する。さらに、対応できるガラス基板の大きさも第５世代程度に留まることから、コスト低減に限界があり、製品展開も限られる。すなわち、アモルファスシリコンが備える均一成膜性や低コスト性等と、多結晶シリコンが備える高いキャリア移動度とを兼ね備えるチャネル層材料が求められている。
【０００５】
特許文献１では、結晶化したときの組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）であり、気相成膜法で成膜される透明アモルファス酸化物薄膜及びこの薄膜をチャネル層として用いた薄膜トランジスタが提案されている。この透明アモルファス酸化物薄膜は、電子移動度が１ｃｍ２／（Ｖ・秒）超、且つ電子キャリア濃度が１０１６／ｃｍ３以下である半絶縁性である。
【０００６】
しかしながら、この透明アモルファス酸化物薄膜（ａ−ＩＧＺＯ膜）は、概ね１〜１０ｃｍ２／Ｖｓｅｃの範囲の比較的高い電子キャリア移動度を示すものの、アモルファス酸化物薄膜が本来酸素欠損を生成しやすいこと、及び熱等の外的因子に対してキャリアである電子の振る舞いが必ずしも安定でないことが悪影響を及ぼし、その動作がしばしば不安定になることが問題となっている。また、アモルファス膜特有の可視光照射下で、素子に負バイアスを連続的に印加すると、しきい電圧が負側にシフトする現象（光負バイアス劣化）が起こる。このように、しきい電圧がシフトすると、本来ソース端子−ドレイン端子間に電流が流れないような電圧で、電流が流れてしまい、画面のチラつきや動作不良の原因となるため、液晶等のディスプレイ用途において深刻な問題となることが指摘されている。
【０００７】
このような背景から、近年では、薄膜トランジスタに用いるチャネル層として、アモルファス膜ではなく、結晶質膜について検討が進められている。
【０００８】
例えば、特許文献２では、原子比Ｇａ／（Ｇａ＋Ｉｎ）が０．００１〜０．１２であり、全金属原子に対するインジウムとガリウムの含有率が８０原子％以上であり、Ｉｎ２Ｏ３のビックスバイト構造を有する酸化物薄膜が提案されている。しかし、いずれの実施例においても、酸化物半導体薄膜のキャリア濃度は１×１０１８ｃｍ−３を超えており、薄膜トランジスタのチャネル層として使用するにはキャリア濃度が高すぎて、良好なｏｎ／ｏｆｆ比を達成できない。
【０００９】
また、特許文献３では、結晶構造が、実質的にビックスバイト構造を示す酸化インジウムからなり、原子比Ｇａ／（Ｇａ＋Ｉｎ）が０．１０〜０．１５であり、ビックスバイト構造を有する酸化インジウムからなる酸化物半導体薄膜及びこの酸化物半導体薄膜をチャネル層として用いた薄膜トランジスタが開示されている。この薄膜トランジスタは、上述の特許文献２の薄膜トランジスタと比較して、酸化物焼結体及び酸化物半導体薄膜に含まれるガリウム原子比が高いため、特許文献３の実施例に開示された酸化物半導体薄膜のキャリア濃度は、特許文献２の実施例に開示された酸化物薄膜よりも低くなるものの、３×１０１７ｃｍ−３を超えているため、実用的な薄膜トランジスタに適用するためには、更にキャリア濃度を低くする必要がある。
【００１０】
このように、結晶質の酸化物半導体薄膜においてキャリア濃度が高くなり、チャネル層として利用するのに十分なｏｎ／ｏｆｆ比を有する薄膜トランジスタが得られなかった。
【００１１】
これに対し、例えば、特許文献４では、系内の水分圧３×１０−４〜５×１０−２Ｐａで、ＤＣスパッタリング法により成膜体を成膜し、結晶化することで、酸化インジウムのビックスバイト構造を有する酸化物半導体を製造する方法が開示されている。この方法によれば、得られる薄膜トランジスタにおけるキャリア濃度を１０１５ｃｍ−３台まで低下させることができる。しかしながら、スパッタリング中の水分圧を制御することは難しいため、ランニングコストの上昇に繋がる。また、スパッタリング中に水が介在することにより酸化物薄膜の結晶化温度が上昇する。そして、これによって熱処理温度が上昇し、加熱に多くのコストを要する。
【００１２】
このように、薄膜トランジスタに適用するための結晶質の酸化物半導体として、キャリア濃度が低く、キャリア移動度が高い酸化物半導体が求められているが、これを十分に満足する半導体は得られていない。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０１０−１８２９２４号公報
【特許文献２】国際公開第２０１０／０３２４２２号
【特許文献３】特開２０１１−１４６５７１号公報
【特許文献４】特開２０１１−２２２５５７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明は、かかる問題点に鑑みてなされたものであり、高い電子キャリア移動度を有するとともに、薄膜トランジスタのチャネル層として使用できる程度までキャリア濃度が低減された結晶質の酸化物半導体薄膜、及びそれを備えて構成される薄膜トランジスタを提供することにある。
【課題を解決するための手段】
【００１５】
本発明者等は、比較的高い電子キャリア移動度を有するとともに、キャリア濃度の低い酸化物半導体薄膜を得るために様々な検討を行った。その結果、非晶質の酸化物半導体薄膜をスパッタリング法によって成膜した後、特定の温度でアニール処理を施すことによって結晶化した酸化物薄膜では、キャリア濃度が有効に低減することを見出した。
【００１６】
（１）本発明の第１の発明は、インジウムとイットリウムを含有する結晶質の酸化物半導体薄膜であって、イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０５以上０．１２以下であり、結晶相がビックスバイト型構造の酸化インジウム相のみによって構成され、キャリア濃度が７．０×１０１５ｃｍ−３以下であり、キャリア移動度が５ｃｍ２Ｖ−１ｓｅｃ−１以上である酸化物半導体薄膜である。
【００１７】
（２）本発明の第２の発明は、第１の発明において、イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０８以上０．１０以下である、酸化物半導体薄膜である。
【００１８】
（３）本発明の第３の発明は、第１又は第２の発明において、キャリア濃度が１．０×１０１５ｃｍ−３以下である、酸化物半導体薄膜である。
【００１９】
（４）本発明の第４の発明は、第１乃至第３のいずれかの発明において、キャリア移動度が５ｃｍ２Ｖ−１ｓｅｃ−１以上である、酸化物半導体薄膜である。
【００２０】
（５）本発明の第５の発明は、第１乃至第４のいずれかの発明において、平均粒径が１μｍ以下の金属源を焼結して得られたスパッタリングターゲットをスパッタリングし得られる、酸化物半導体薄膜である。
【００２１】
（６）本発明の第６の発明は、インジウムとイットリウムを含有する酸化物焼結体であって、イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０５以上０．１２以下であり、結晶相がビックスバイト型構造のＩｎ２Ｏ３相を主成分とする酸化物焼結体である。
【００２２】
（７）本発明の第７の発明は、インジウムとイットリウムを含有する酸化物焼結体であって、イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０５以上０．１２以下であり、結晶相がビックスバイト型構造のＩｎ２Ｏ３相を主成分とするスパッタリングターゲットである。
【００２３】
（８）本発明の第８の発明は、ソース電極、ドレイン電極、ゲート電極、チャネル層及びゲート絶縁膜を備える薄膜トランジスタであって、前記チャネル層が第１乃至第５のいずれかの発明に係る酸化物半導体薄膜により構成される薄膜トランジスタである。
【００２４】
（９）本発明の第９の発明は、第８の発明に係る薄膜トランジスタを備える表示装置である。
【００２５】
（１０）本発明の第１０の発明は、酸化物半導体の薄膜の製造方法であって、平均粒径が１μｍ以下の金属源を焼結し、酸化物焼結体を得る原料焼結工程と、前記酸化物焼結体を用いて、前記酸化物半導体の結晶化温度よりも低い温度の基板上に非晶質薄膜を成膜する成膜工程と、前記非晶質薄膜を、酸化物半導体の結晶化温度以上の温度でアニールする、アニール工程とを含む、酸化物半導体の薄膜の製造方法である。
【００２６】
（１１）本発明の第１１の発明は、第１０の発明において、前記アニール工程において、前記薄膜を、３５０℃以上４００℃以下でアニールする、酸化物半導体の薄膜の製造方法である。
【発明の効果】
【００２７】
本発明によれば、本発明のインジウムとイットリウムからなる結晶質の酸化物半導体薄膜は、比較的高いキャリア移動度を示すとともに、キャリア濃度を７．０×１０１５ｃｍ−３以下に低減させることができる。この酸化物半導体薄膜をチャネル層に適用することによって、ｏｎ／ｏｆｆ比の優れた薄膜トランジスタを実現することができる。
【図面の簡単な説明】
【００２８】
【図１】ボトムゲート・トップコンタクト型薄膜トランジスタの断面の模式図である。
【発明を実施するための形態】
【００２９】
以下に、本発明の具体的な実施態様（以下、「本実施の形態」という）について、詳細に説明する。なお、本発明は以下の実施形態に何ら限定されるものではなく、本発明の目的の範囲内において、適宜変更を加えて実施することができる。
【００３０】
≪１．酸化物半導体薄膜≫
本実施の形態に係る酸化物半導体薄膜は、インジウムとイットリウムを含有する結晶質の酸化物半導体薄膜であって、イットリウムの含有量がＹ／（Ｉｎ＋Ｙ）原子数比で０．０５以上０．１２以下であり、結晶相がビックスバイト型構造の酸化インジウム相のみによって構成され、キャリア濃度が７.０×１０１５ｃｍ−３以下であり、キャリア移動度が５ｃｍ２Ｖ−１ｓｅｃ−１以上である。
【００３１】
ここで、酸化物半導体薄膜のキャリア濃度が７.０×１０１５ｃｍ−３以下であることによって、薄膜トランジスタデバイスを製造する過程の熱履歴等に起因するキャリア濃度の上昇があっても、最終的なデバイス中における酸化物半導体薄膜のキャリア濃度を１.０×１０１６ｃｍ−３以下に抑えることができる。
【００３２】
このように、本実施の形態に係る酸化物半導体薄膜は、低いキャリア濃度と高いキャリア移動度とを兼ね備える酸化物半導体薄膜である。この酸化物半導体薄膜は、結晶質であるにも関わらず低いキャリア濃度を有する。これによって、良好なｏｎ／ｏｆｆ比を示す。また、高いキャリア移動度を有することで、高性能・低消費電力のデバイスを構成することができる。
【００３３】
酸化物半導体薄膜中に含有するイットリウム量としては、酸化物半導体薄膜に含まれるインジウム原子とイットリウム原子の総量に対するイットリウム原子の原子数比（Ｙ／（Ｉｎ＋Ｙ））で０．０５以上であり、好ましくは０．０７以上であり、より好ましくは０．０８以上である。イットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））が０．０５以上であることにより、イットリウムの高い酸素親和性により酸素欠損が消失し、キャリア濃度を低減させることができる。
【００３４】
また、酸化物半導体薄膜中に含有するイットリウム量は、イットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））で０．１２以下であり、好ましくは０．１１以下であり、より好ましくは０．１０以下である。イットリウムの原子数比が０．１２以下であることにより、酸化物半導体薄膜の結晶化温度を高くなり過ぎないよう維持することができ、結晶性の高い酸化物半導体薄膜を得ることができる。また、イットリウムを含有することに由来して生ずる不純物散乱因子により、酸化物半導体薄膜中のキャリア移動度が低下することを抑制することができる。
【００３５】
酸化物半導体薄膜は、インジウムとイットリウムを含有する結晶質の酸化物半導体薄膜であり、その結晶相は、ビックスバイト型構造の酸化インジウム相のみによって構成される。このような結晶相を有する酸化物半導体薄膜を用いることで、キャリア濃度を有効に低減させることができる。
【００３６】
酸化物薄膜の膜厚としては、特に限定されず、用途によって適宜設定することができる。具体的には、例えば、１０ｎｍ以上５００ｎｍ以下であることが好ましく、２０ｎｍ以上３００ｎｍ以下であることがより好ましく、３０ｎｍ以上１００ｎｍ以下であることがさらに好ましい。膜厚が１０ｎｍ以上であることにより、結晶性が高く、高いキャリア移動度を実現することができる。一方、膜厚が５００ｎｍ以下であることにより、膜の着色を防ぐことができる。
【００３７】
酸化物薄膜の平均透過率としては、特に限定されないが、可視域（４００〜８００ｎｍ）において、８０％以上であることが好ましく、８５％以上であることがより好ましく、９０％以上であることがさらに好ましい。平均透過率が８０％以上であると、液晶素子や有機ＥＬ素子などの光の取り出し効率が向上する。
【００３８】
酸化物薄膜の構成元素としては、インジウムとイットリウム以外に、他の元素を特性に影響の出ない程度に含むことができる。
【００３９】
一方で、酸化物薄膜の構成元素として、亜鉛を実質的に含有しないことが好ましい。ここで、「実質的に含有しない」とは、原料や製造装置等に由来する不可避的な不純物等の微量の含有を許容することを意味し、具体的には、それらの金属の原子数が、全金属の原子数に対し、１００ｐｐｍ以下であることをいう。このように、酸化物薄膜が亜鉛を構成元素として実質的に含有しないことによって、可視域短波長側での光の吸収が小さくし、且つ透過率を高めることができる。例えば、この酸化物薄膜は、波長４００ｎｍにおける消衰係数が０．０５以下となる。このような酸化物薄膜は、青色光の透過率が高く、液晶素子や有機ＥＬ素子などの発色を高め、これらの素子のＴＦＴのチャネル層用材料等に好適に用いることができる。これに対し、例えば、特許文献１に記載のａ−ＩＧＺＯ膜は、亜鉛を含有するため、特に可視域短波長側での光の吸収が大きい。
【００４０】
≪２．酸化物半導体薄膜の作製方法≫
本実施の形態に係る酸化物半導体薄膜の作製方法は、平均粒径が１μｍ以下の金属源を焼結して酸化物焼結体を得る原料焼結工程と、その酸化物焼結体を用いて、酸化物半導体の結晶化温度よりも低い温度の基板上に非晶質薄膜を成膜する成膜工程と、その非晶質薄膜を酸化物半導体の結晶化温度以上の温度でアニールするアニール工程とを含む。
【００４１】
＜２−１．原料焼結工程＞
原料焼結工程は、平均粒径が１μｍ以下の金属源を焼結し、酸化物半導体薄膜の原料となる酸化物焼結体を得る工程である。本工程で得られた酸化物焼結体は、後工程の成膜工程において、酸化物半導体薄膜を作製するための原料として、そのまま使用することができる。また、加工してスパッタリングターゲットとして用いることもできる。
【００４２】
このように、平均粒径が１μｍ以下の金属源を、酸化物焼結体を製造するための原料として用いることで、酸化物焼結体及びそれを加工して得られるスパッタリングターゲット全体に亘って組成に偏りが生じず、組成が均一な酸化物焼結体及びスパッタリングターゲットを得ることができる。このように、酸化物焼結体の組成が均一であれば、スパッタリング処理を施す際に、酸化物膜中の欠陥の原因となるマイクロアークが発生しない。
【００４３】
原料焼結工程では、平均粒径が１μｍ以下の金属源に、湿式ボールミル処理又は湿式ビーズミル処理を施し、十分に混合して均一化することが好ましい。これによって、より効率的に組成に偏りのない酸化物焼結体を得るための原料粉末を調製することができる。なお、このとき、例えば、混合後の粉末をスラリー状として得た後に、濾過、乾燥、造粒等の処理に供することもできる。
【００４４】
ここで、金属源としては、インジウムを含有する化合物とイットリウムを含有する化合物とを少なくとも含み、それ以外の金属を含有する化合物を更に含むことができる。金属源の種類としては、焼結により酸化物を形成するものであれば特に限定されず、例えば、酸化物や、塩化物、硝酸塩、硫酸塩等の金属塩を用いることができる。より具体的には、例えば、インジウム源として酸化インジウム、イットリウム源として酸化イットリウムを用いることが好ましい。
【００４５】
焼結温度としては、特に限定されるものではないが、具体的には、例えば、１０００℃以上であることが好ましく、１１００℃以上であることがより好ましく、１２００℃以上であることがさらに好ましく、１３００℃以上であることが特に好ましい。１０００℃以上であれば、金属源は十分に焼結される。
【００４６】
焼結雰囲気としては、酸化雰囲気であれば、特に限定されるものではない。ここで、「酸化雰囲気」とは、酸化が促進される雰囲気をいい、具体的には、酸素、オゾン、水蒸気、及び窒素酸化物のいずれか１種以上を含む雰囲気をいい、例えば、空気に酸素を加えた雰囲気を適用することができる。
【００４７】
焼結時間としては、特に限定されるものではなく、焼結温度との兼ね合いにより適宜調整することができるが、具体的には、例えば、１０時間以上であることが好ましく、１５時間以上であることがより好ましい。１０時間以上加熱すれば、金属源は十分に焼結される。また、焼結時間の上限値としては、５０時間以下であることが好ましく、３０時間以下であることがより好ましい。５０時間程度加熱すれば、概ね酸化物焼結体が形成される。
【００４８】
このような方法で作製した酸化物焼結体を加工して、後述の成膜工程に用いるためのスパッタリングターゲットが得られる。このスパッタリングターゲットを用いてスパッタリングを行うと、マイクロアークの発生が抑制され、均質な酸化物半導体薄膜が得られる。
【００４９】
＜２−２．成膜工程＞
成膜工程は、原料焼結工程で得られた酸化物焼結体を用いて、酸化物半導体の結晶化温度よりも低い温度の基板上に、酸化物半導体薄膜の前駆物質である、非晶質薄膜を成膜する工程である。
【００５０】
成膜工程では、原料焼結工程で得られた酸化物焼結体を用いて、種々の成膜方法、例えば、スパッタリング法やイオンプレーティング法によって、非晶質の酸化物半導体薄膜を得る。このうち、特に、スパッタリング法を用いることが好ましい。スパッタリングの方法としては、具体的には、例えば、ＲＦマグネトロンスパッタ法、ＤＣマグネトロンスパッタ法、ＡＣマグネトロンスパッタ法、パルスＤＣマグネトロンスパッタ法等が挙げられる。なお、スパッタリング法を用いる場合には、上述の酸化物焼結体は、スパッタリングターゲットに加工され使用される。
【００５１】
ここで、酸化物焼結体及びそれを加工して得られるスパッタリングターゲットは、平均粒径が１μｍ以下の金属源を原料として得られたものであるため、組成が均一である。このように、組成が均一である酸化物焼結体又はスパッタリングターゲットを用いることで、スパッタリング中のマイクロアーク放電が抑制される。これによって、マイクロアーク放電による酸化物半導体薄膜中の欠陥の発生を抑制することができ、その欠陥に由来するキャリア濃度の上昇を抑制することができる。その結果、アニール工程後の結晶質の酸化物半導体薄膜として、キャリア濃度が７．０×１０１５ｃｍ−３以下の酸化物半導体薄膜を得ることができる。
【００５２】
非晶質の酸化物半導体薄膜をスパッタリング法で形成するには、スパッタリングガスとして不活性ガスと酸素、特にアルゴンと酸素からなる混合ガスを用いることが好ましい。また、スパッタリング装置のチャンバー内の圧力を、０．１〜１Ｐａ、好ましくは０．２〜０．８Ｐａとして、スパッタリングすることが好ましい。
【００５３】
基板としては、成膜工程及びアニール工程での熱処理に耐え得るものであれば、特に限定されるものではないが、具体的には、例えば、ガラス基板、樹脂板、樹脂フィルム等を使用することができる。
【００５４】
また、成膜工程では、基板の温度として、酸化物半導体の結晶化温度よりも低い温度に設定する。このようにすることで、表面に析出する酸化物半導体膜が、その結晶化温度を超えないため、結晶化されず、非晶質の薄膜が得られる。具体的には、例えば、１００℃以下にすることが好ましい。
【００５５】
スパッタリングの前処理として、プリスパッタングを行うこともできる。プリスパッタリングの手法としては、具体的には、例えば、２×１０−４Ｐａ以下まで真空排気後、アルゴンと酸素からなる混合ガスを導入し、ガス圧を０．２〜１．０Ｐａとし、ターゲットの面積に対する電力、すなわち電力密度が１〜３Ｗ／ｃｍ２程度の範囲となるように電力を印加してプラズマを発生させることにより行うことができる。このプリスパッタリングを５〜３０分間行った後、必要により基板位置を修正した上でスパッタリングすることが好ましい。
【００５６】
このようにして得られた非晶質の酸化物半導体薄膜は、必要に応じてウエットエッチング又はドライエッチングによって微細加工が施される。非晶質であるため、弱酸を用いたウエットエッチングによる加工は容易である。このエッチングに使用する弱酸は特に限定されるものでないが、蓚酸を主成分とする弱酸が好ましく、具体的には、例えば、関東化学製ＩＴＯ−０６Ｎ等を使用できる。ドライエッチングの場合は、適当なエッチングガスを用いて加工することができる。
【００５７】
＜２−３．アニール工程＞
アニール工程は、成膜工程で得られた非晶質の酸化物半導体薄膜を、酸化雰囲気下において、酸化物半導体の結晶化温度以上の温度でアニールする工程である。
【００５８】
成膜工程で得られた非晶質の酸化物半導体薄膜を酸化雰囲気でアニール処理を施すことによって、酸化物半導体薄膜が得られる。ここで、「酸化雰囲気」とは、酸化が促進される雰囲気をいい、具体的には、酸素、オゾン、水蒸気、及び窒素酸化物のいずれか１種以上を含む雰囲気をいう。
【００５９】
成膜工程において得られた非晶質の酸化物半導体薄膜は、２００℃よりも高い結晶化温度を有し、２００℃を超える温度域においても、非晶質状態を維持することができる。一方で、非晶質の酸化物は、２００℃を超えて結晶性が向上するまでの温度範囲において、酸化が進行しやすくなる。したがって、２００℃よりも高い結晶化温度を有する酸化物半導体を一旦非晶質の薄膜として形成し、その後２００℃を超えて酸化物半導体薄膜を加熱し、結晶化させることによって、酸化を進行させ、酸素欠損を消失させることができる。これにより、キャリア濃度が７．０×１０１５ｃｍ−３以下に抑制することができる。
【００６０】
アニール温度としては、結晶化温度以上であれば特に制限されない。例えば、結晶化温度が２５５℃の酸化物半導体薄膜を焼結する場合、２５５℃以上とすることが好ましい。また、高い結晶性の薄膜を得るためには３５０℃以上とすることが好ましい。一方で、ガラス基板の歪みを考慮すれば、アニール温度は４００℃以下とすることが好ましい。なお、ＲＴＡのようにランプ加熱を利用した短時間の急速加熱処理を行うこともできる。フラッシュランプを用いて極表面のみをごく短時間で急速加熱処理する場合には、４００℃を超えてアニール処理することが可能な場合もある。
【００６１】
≪３．薄膜トランジスタ及びその製造方法≫
本実施の形態に係る薄膜トランジスタは、ソース電極、ドレイン電極及びゲート電極の３電極、チャネル層並びにゲート絶縁膜の備える薄膜トランジスタであって、チャネル層として酸化物半導体薄膜を用いている。
【００６２】
薄膜トランジスタとしては、例えば、図１に示した構成のボトムゲート・トップコンタクト型の薄膜トランジスタ１を例示することができる。図１の薄膜トランジスタ１は、ゲート電極１１上にゲート絶縁膜１２が設けられ、その表面にチャネル層１３が積層され、更にその表面にソース電極１４及びドレイン電極１５が配置されている。また、これらの各構成要素の間に間隙はなく、各構成要素は密着されている。
【００６３】
図１の薄膜トランジスタ１において、ゲート電極１１としては、Ｓｉ基板が用いられている。このゲート電極１１は、その表面が熱酸化によってＳｉＯ２に変化し、ゲート絶縁膜１２を構成している。このように、ゲート電極１１とゲート絶縁膜１２は、ＳｉＯ２／Ｓｉ基板として一枚の基板から構成されている。また、チャネル層１３としては、酸化物半導体薄膜が用いられている。さらに、ソース電極１４及びドレイン電極１５としては、Ａｕ／Ｔｉ積層電極が用いられている。
【００６４】
基板としては、ＳｉＯ２／Ｓｉ基板に限定されるものではなく、従来からトランジスタ等の電子デバイスの基板として公知のものを用いることができる。具体的には、例えば、上述したＳｉＯ２／Ｓｉ基板やＳｉ基板の他に、無アルカリガラス、石英ガラス等のガラス基板を用いることができる。また、各種金属基板やプラスチック基板、ポリイミド等の透明でない耐熱性高分子フィルム基板等を用いることもできる。
【００６５】
ゲート電極１１として、Ｓｉに限定されるものではなく、具体的には、例えば、Ｍｏ，Ａｌ，Ｔａ，Ｔｉ，Ａｕ，Ｐｔ等の金属、合金、導電性の金属酸化物、金属窒化物、金属酸化窒化物、又は各種導電性高分子材料等を用いることができる。これらの材料は、薄膜状として用いることもできる。また、透明薄膜トランジスタの場合には、ＩＴＯ等の透明導電膜を用いることができる。なお、チャネル層１３を構成する酸化物半導体薄膜と同様の金属組成の透明導電膜を用いることもできる。このゲート電極１１には良好な導電性が求められる。この電極の比抵抗は、１０−６〜１０−１Ω・ｃｍであることが好ましく、１０−６〜１０−３Ω・ｃｍであることがより好ましい。
【００６６】
また、ゲート絶縁膜１２としては、ＳｉＯ２，Ｙ２Ｏ３，Ｔａ２Ｏ５，Ｈｆ酸化物等の金属酸化物薄膜、ＳｉＮｘ等の金属窒化物薄膜、又はポリイミド等、絶縁性高分子材料等を用いることができる。ゲート絶縁膜１２の比抵抗としては、１×１０６〜１×１０１５Ω・ｃｍであることが好ましく、１×１０１０〜１×１０１５Ω・ｃｍであることがより好ましい。
【００６７】
チャネル層１３としては、上述の酸化物半導体薄膜の作製方法により作製された酸化物半導体薄膜を用いる。チャネル層１３の比抵抗は、特に限定されるものではないが、１０−１〜１０６Ω・ｃｍであることが好ましく、１００〜１０３Ω・ｃｍであることがより好ましい。チャネル層１３に用いる酸化物半導体薄膜の比抵抗は、スパッタリングやイオンプレーティング等による成膜条件及び熱処理条件の選択によって制御することができる。
【００６８】
ソース電極１４及びドレイン電極１５としては、ゲート電極１１と同様の材料を用いることができる。具体的には、例えば、Ｍｏ，Ａｌ，Ｔａ，Ｔｉ，Ａｕ，Ｐｔ等の金属、合金、導電性の金属酸化物、金属窒化物、金属酸化窒化物、又は各種導電性高分子材料等を用いることができる。これらの材料は、薄膜状として用いることもできる。また、透明薄膜トランジスタの場合には、ＩＴＯ等の透明導電膜を用いることができる。また、これらの薄膜を積層化することもできる。ソース電極１４又はドレイン電極１５には良好な導電性が求められる。これらの電極の比抵抗としては、１０−６〜１０−１Ω・ｃｍであることが好ましく、１０−６〜１０−３Ω・ｃｍであることがより好ましい。
【００６９】
薄膜トランジスタの型としては、図１に示したボトムゲート・トップコンタクト型に限定されるものではなく、ボトムゲート・ボトムコンタクト型、トップゲート・ボトムコンタクト型、トップゲート・トップコンタクト型等、その他の形を構成することもできる。
【００７０】
以下に、本実施の形態に係る薄膜トランジスタの製造方法の一例について述べる。
【００７１】
先ず、高ドープのｎ型Ｓｉ基板の表面に、熱酸化によってＳｉＯ２膜が形成されたＳｉＯ２／Ｓｉウエハーを基板とする。この基板を、例えば１００℃以下に保持した後、その表面のＳｉＯ２膜上に、直流マグネトロンスパッタリング法により、所定の膜厚の非晶質薄膜を形成する。この非晶質膜の形成の際にマスクを使用すること、又は非晶質膜形成後にフォトリソグラフィー技術等によりエッチング処理を施すことによって、非晶質薄膜を、目的とするチャネル長及びチャネル幅を有する形状に加工する。
【００７２】
次に、この非晶質薄膜に、例えば４００℃以下の温度においてアニール処理を施すことによって、所定のチャネル長、チャネル幅を有する結晶質の酸化物半導体薄膜からなるチャネル層を得る。このチャネル層上の２箇所に、マスクを使用して膜厚が約５ｎｍのＴｉ薄膜、膜厚が約１００ｎｍのＡｕ薄膜を順に積層して、それぞれソース電極及びドレイン電極を形成する。ソース電極及びドレイン電極を形成するに際し、フォトリソグラフィー技術等を利用してエッチング処理を施し、所定の形状とすることもできる。このようなプロセスにより、酸化物半導体薄膜を用いた薄膜トランジスタを得ることができる。
【実施例】
【００７３】
以下に、実施例を用いて本発明をより具体的に説明するが、本発明は以下の実施例に何ら限定されるものではない。
【００７４】
＜実施例１：酸化物薄膜の調製及びホール効果特性＞
実施例１−１〜１−６及び比較例１−１〜１−６の手順に従い、酸化物薄膜を調製し、以下に示す手法を用いてその薄膜の評価を行った。
【００７５】
表１に、実施例１−１〜１−６及び比較例１−１〜１−６のそれぞれにおける、原料の仕込み比（Ｙ／（Ｉｎ＋Ｙ））、結晶化時のマイクロアーク放電の発生の有無、薄膜の膜厚、結晶化温度、キャリア濃度、及びキャリア移動度を示す。なお、表１において「マイクロアーク」の欄の、「○」は酸化物薄膜の形成中にマイクロアークが発生しなかったもの、「×」は酸化物薄膜の形成中にマイクロアークが発生したものを示す。
【００７６】
［酸化物焼結体の評価］
実施例１−１〜１−６及び比較例１−１〜１−６において得られた酸化物焼結体の端材を用いて、Ｘ線回折装置（フィリップス社製）を用いて粉末法による生成相の同定を行った。
【００７７】
［酸化物薄膜の基本特性評価］
実施例１−１〜１−６及び比較例１−１〜１−６にて得られた酸化物薄膜の組成をＩＣＰ発光分光法によって調べた。酸化物薄膜の膜厚は表面形状測定装置（テンコール社製）で測定した。成膜速度は、膜厚と成膜時間から算出した。酸化物薄膜のキャリア濃度及び比抵抗は、ホール効果測定装置（東陽テクニカ製）によって測定し、それらの値からキャリア移動度を算出した。また、膜の生成相は上記のＸ線回折測定によって同定した。
【００７８】
半導体パラメータアナライザー４２００ＳＣＳ（ケースレー社製）を用いて、得られた薄膜トランジスタの特性評価を行った。
【００７９】
（実施例１−１）
インジウム及びイットリウムを酸化物として含有する酸化物焼結体からなるスパッタリングターゲットを用いて酸化物薄膜の成膜を行った。
【００８０】
酸化インジウム粉末及び酸化イットリウム粉末を平均粒径１μｍ以下となるよう調整して原料粉末とした。これらの粉末を、イットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））が０．０８となるように調合し、水と共に樹脂製ポットに入れ、湿式ボールミルで混合した。この際、硬質ＺｒＯ２ボールを用い、混合時間を１８時間とした。混合後、スラリーを取り出し、濾過、乾燥、造粒した。造粒物を、冷間静水圧プレスで３ｔｏｎ／ｃｍ２の圧力をかけて成形した。
【００８１】
続いて、成形体を、炉内容積０．１ｍ３当たり５リットル／分の割合で焼結炉内の大気に酸素を導入する雰囲気下、１４００℃の焼結温度で２０時間焼結した。この際、昇温速度は、１℃／分とした。焼結後の冷却の際は酸素導入を止め、１０℃／分で１０００℃まで降温した。酸化物焼結体を、直径１５２ｍｍ、厚み５ｍｍの大きさに加工し、スパッタリング面をカップ砥石で最大高さＲｚが３．０μｍ以下となるように磨いた。金属インジウムを用いて、無酸素銅製のバッキングプレートに酸化物焼結体をボンディングして、スパッタリングターゲットとした。
【００８２】
酸化物焼結体の端材を破砕して、ＩＣＰ発光分光法にて組成分析を行ったところ、原料粉末の仕込み組成と同様であることが確認された。また、Ｘ線回折測定の結果、酸化物焼結体は主にビッグスバイト型構造のＩｎ２Ｏ３相から構成されていることが確認された。
【００８３】
アーキング抑制機能のない直流電源を装備した直流マグネトロンスパッタリング装置（トッキ製）の非磁性体ターゲット用カソードに、得られたスパッタリングターゲットを取り付けた。基板には、無アルカリのガラス基板（コーニング  ＥＡＧＬＥ  ＸＧ）を用い、ターゲット−基板間距離を６０ｍｍに固定した。２×１０−４Ｐａ以下まで真空排気後、アルゴンと酸素の混合ガスを酸素の比率が０．５％になるように導入し、ガス圧を０．６Ｐａに調整した。
【００８４】
直流電力３００Ｗ（１．６４Ｗ／ｃｍ２）を印加して、直流プラズマを発生させて成膜を行った。１０分間のプリスパッタリング後、スパッタリングターゲットの直上、すなわち静止対向位置に基板を配置し、加熱せずに室温でスパッタリングを行い、膜厚５０ｎｍの酸化物薄膜を形成した。得られた酸化物半導体薄膜の組成は、酸化物焼結体ターゲットの組成と同様であることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。
【００８５】
また、同様の方法で別の成膜サンプルを用意して、高温Ｘ線回折測定を行ったところ、結晶化温度は２５５℃であった。このとき、マイクロアークモニター（ランドマークテクノロジー社製）を用いて、酸化物薄膜の形成中のマイクロアークの発生回数を測定したが、酸化物薄膜の形成中にマイクロアーク放電は発生しなかった。
【００８６】
次いで、この非晶質の酸化物半導体薄膜を大気中、３６０℃で３０分間アニール処理を施し、結晶質の薄膜を得た。Ｘ線回折測定の結果、得られた薄膜はＩｎ２Ｏ３の（２２２）に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。
【００８７】
このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は３．８×１０１５ｃｍ−３であり、キャリア移動度は６．７ｃｍ２／Ｖｓｅｃであった。
【００８８】
（実施例１−２）
酸化物半導体薄膜のアニール処理温度を４００℃に変更したこと以外は、実施例１−１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。
【００８９】
Ｘ線回折測定の結果、この酸化物半導体薄膜はＩｎ２Ｏ３の（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。
【００９０】
このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は１．１×１０１４ｃｍ−３であり、キャリア移動度は６．１ｃｍ２／Ｖｓｅｃであった。
【００９１】
（実施例１−３）
酸化物焼結体の原料の仕込みのイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））を０．１０に変更した以外は、実施例１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。
【００９２】
酸化物焼結体の端材を破砕して、ＩＣＰ発光分光法にて組成分析を行ったところ、原料粉末の仕込み組成と同様であることが確認された。Ｘ線回折測定の結果、この酸化物焼結体はビッグスバイト型構造のＩｎ２Ｏ３相によって構成されていることが確認された。
【００９３】
実施例１−１と同様の条件でスパッタリング成膜を行い、膜厚５０ｎｍの酸化物半導体薄膜を形成した。得られた酸化物半導体薄膜の組成は、酸化物焼結体ターゲットの組成と同様であることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。
【００９４】
また、同様の方法で別の成膜サンプルを用意して、高温Ｘ線回折測定を行ったところ、結晶化温度は２８５℃であった。このとき、マイクロアークモニター（ランドマークテクノロジー社製）を用いて、酸化物薄膜の形成中のマイクロアークの発生回数を測定したが、酸化物薄膜の形成中にマイクロアーク放電は発生しなかった。
【００９５】
次いで、この非晶質の酸化物半導体薄膜を大気中、３６０℃で３０分間アニール処理を施し、結晶質の薄膜を得た。Ｘ線回折測定の結果、この酸化物半導体薄膜はＩｎ２Ｏ３の（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。
【００９６】
このようにして結晶化した酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は１．５×１０１５ｃｍ−３であり、キャリア移動度は６．５ｃｍ２／Ｖｓｅｃであった。
【００９７】
（実施例１−４）
スパッタリング成膜で得られた非晶質の酸化物半導体薄膜のアニール処理温度を４００℃に変更したこと以外は、実施例１−３と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。
【００９８】
Ｘ線回折測定の結果、この酸化物半導体薄膜はＩｎ２Ｏ３の（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。
【００９９】
このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は５×１０１４ｃｍ−３であり、キャリア移動度は５．１ｃｍ２／Ｖｓｅｃであった。
【０１００】
（実施例１−５）
酸化物焼結体の原料の仕込み比のイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））を０．０５に変更した以外は、実施例１−１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。
【０１０１】
酸化物焼結体の端材を破砕して、ＩＣＰ発光分光法にて組成分析を行ったところ、原料粉末の仕込み組成と同様であることが確認された。Ｘ線回折測定の結果、この酸化物焼結体は主にビッグスバイト型構造のＩｎ２Ｏ３相によって構成されていることが確認された。
【０１０２】
実施例１−１と同様にしてスパッタリング成膜を行い、膜厚５０ｎｍの酸化物半導体薄膜を形成した。得られた酸化物半導体薄膜の組成は、酸化物焼結体ターゲットと同様であることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。
【０１０３】
また、同様の方法で別の成膜サンプルを用意して、高温Ｘ線回折測定を行ったところ、結晶化温度は２２５℃であった。このとき、マイクロアークモニター（ランドマークテクノロジー社製）を用いて、酸化物薄膜の形成中のマイクロアークの発生回数を測定したが、酸化物薄膜の形成中にマイクロアーク放電は発生しなかった。
【０１０４】
次いで、この非晶質の酸化物半導体薄膜を大気中、３６０℃で３０分間アニール処理を施し、結晶質の薄膜を得た。Ｘ線回折測定の結果、得られた薄膜はＩｎ２Ｏ３の（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。
【０１０５】
このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は６．５×１０１５ｃｍ−３であり、キャリア移動度は７．１ｃｍ２／Ｖｓｅｃであった。
【０１０６】
（実施例１−６）
酸化物焼結体の原料の仕込み比のイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））を０．１２に変更した以外は、実施例１−１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。
【０１０７】
酸化物焼結体の端材を破砕して、ＩＣＰ発光分光法にて組成分析を行ったところ、原料粉末の仕込み組成と同様であることが確認された。Ｘ線回折測定の結果、得られた薄膜は主にビッグスバイト型構造のＩｎ２Ｏ３相によって構成されていることが確認された。
【０１０８】
実施例１と同様の条件でスパッタリング成膜を行い、膜厚５０ｎｍの酸化物半導体薄膜を形成した。得られた酸化物半導体薄膜の組成は、酸化物焼結体ターゲットと同様であることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。
【０１０９】
また、同様の方法で別の成膜サンプルを用意して、高温Ｘ線回折測定を行ったところ、結晶化温度は３００℃であった。このとき、マイクロアークモニター（ランドマークテクノロジー社製）を用いて、酸化物薄膜の形成中のマイクロアークの発生回数を測定したが、酸化物薄膜の形成中にマイクロアーク放電は発生しなかった。
【０１１０】
次いで、この非晶質の酸化物半導体薄膜を大気中、３６０℃で３０分間アニール処理を施し、結晶質の薄膜を得た。Ｘ線回折測定の結果、得られた薄膜はＩｎ２Ｏ３の（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。
【０１１１】
このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は８．５×１０１４ｃｍ−３であり、キャリア移動度は６．３ｃｍ２／Ｖｓｅｃであった。
【０１１２】
（比較例１−１）
酸化物焼結体の原料の仕込み比のイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））を０．０４に変更した以外は、実施例１−１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。
【０１１３】
酸化物焼結体の端材を破砕して、ＩＣＰ発光分光法にて組成分析を行ったところ、原料粉末の仕込み組成と同様であることが確認された。Ｘ線回折測定の結果、この酸化物焼結体は主にビッグスバイト型構造のＩｎ２Ｏ３相によって構成されていることが確認された。
【０１１４】
実施例１−１と同様にしてスパッタリング成膜を行い、膜厚５０ｎｍの酸化物半導体薄膜を形成した。得られた酸化物半導体薄膜の組成は、酸化物焼結体ターゲットと同様であることが確認された。また、Ｘ線回折測定の結果、非晶質であることが確認された。別に成膜サンプルを用意して、高温Ｘ線回折測定を行ったところ、結晶化温度は２００℃であった。このとき、マイクロアークモニター（ランドマークテクノロジー社製）を用いて、酸化物薄膜の形成中のマイクロアークの発生回数を測定したが、酸化物薄膜の形成中にマイクロアーク放電は発生しなかった。
【０１１５】
次に、この非晶質の酸化物半導体薄膜を結晶質とするためアニール処理した。アニール処理条件は、大気中、３６０℃、３０分間とした。Ｘ線回折測定の結果、Ｉｎ２Ｏ３の（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。
【０１１６】
このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は５．５×１０１６ｃｍ−３であり、キャリア移動度は７．３ｃｍ２／Ｖｓｅｃであった。
【０１１７】
（比較例１−２）
酸化物半導体薄膜のアニール処理温度を４００℃に変更したこと以外は、比較例１−１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。
【０１１８】
Ｘ線回折測定の結果、この酸化物半導体薄膜はＩｎ２Ｏ３（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。
【０１１９】
続いて、酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は８．５×１０１５ｃｍ−３であり、キャリア移動度は６．５ｃｍ２／Ｖｓｅｃであった。
【０１２０】
（比較例１−３）
酸化物焼結体の原料の仕込み比のイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））を０．１３に変更した以外は、実施例１−１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。
【０１２１】
酸化物焼結体の端材を破砕して、ＩＣＰ発光分光法にて組成分析を行ったところ、原料粉末の仕込み組成と同様であることが確認された。Ｘ線回折測定の結果、この酸化物焼結体は主にビッグスバイト型構造のＩｎ２Ｏ３相によって構成されていることが確認された。
【０１２２】
実施例１−１と同様にしてスパッタリング成膜を行い、膜厚５０ｎｍの酸化物半導体薄膜を形成した。得られた酸化物半導体薄膜の組成は、酸化物焼結体ターゲットと同様であることが確認された。また、Ｘ線回折測定の結果、非晶質であることが確認された。
【０１２３】
また、同様の方法で別の成膜サンプルを用意して、高温Ｘ線回折測定を行ったところ、結晶化温度は３１５℃であった。このとき、マイクロアークモニター（ランドマークテクノロジー社製）を用いて、酸化物薄膜の形成中のマイクロアークの発生回数を測定したが、酸化物薄膜の形成中にマイクロアーク放電は発生しなかった。
【０１２４】
次いで、この酸化物半導体薄膜を大気中、３６０℃で３０分間アニール処理した。Ｘ線回折測定の結果、この酸化物半導体薄膜はＩｎ２Ｏ３の（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。
【０１２５】
このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は４．５×１０１４ｃｍ−３であり、キャリア移動度は３．７ｃｍ２／Ｖｓｅｃであった。
【０１２６】
（比較例１−４）
アニール処理温度を４００℃に変更したこと以外は、比較例１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。
【０１２７】
Ｘ線回折測定の結果、この酸化物半導体薄膜はＩｎ２Ｏ３の（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。
【０１２８】
このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は１．５×１０１５ｃｍ−３であり、キャリア移動度は４．８ｃｍ２／Ｖｓｅｃであった。
【０１２９】
（比較例１−５）
酸化物焼結体の原料の仕込みのイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））を０．２０に変更した以外は、実施例１と同様にして酸化物半導体薄膜を作製し、その特性評価を行った。
【０１３０】
酸化物焼結体の端材を破砕して、ＩＣＰ発光分光法にて組成分析を行ったところ、原料粉末の仕込み組成と同様であることが確認された。
【０１３１】
実施例１−１と同様にしてスパッタリング成膜を行い、膜厚５０ｎｍの酸化物半導体薄膜を形成した。得られた酸化物半導体薄膜の組成は、酸化物焼結体ターゲットと同様であることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は、非晶質であることが確認された。
【０１３２】
また、同様の方法で別の成膜サンプルを用意して、高温Ｘ線回折測定を行ったところ、結晶化温度は４０５℃であった。このとき、マイクロアークモニター（ランドマークテクノロジー社製）を用いて、酸化物薄膜の形成中のマイクロアークの発生回数を測定したが、酸化物薄膜の形成中にマイクロアーク放電は発生しなかった。
【０１３３】
次いで、この非晶質の酸化物半導体薄膜をアニール処理した。アニール処理条件は、大気中、４００℃、３０分間とした。Ｘ線回折測定の結果、この酸化物半導体薄膜は、アニール処理を施しても結晶化せず、非晶質であることが確認された。
【０１３４】
（比較例１−６）
酸化物焼結体の原料の仕込みのイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））を０．０５に変更したこと、及び酸化インジウム粉末及び酸化イットリウム粉末を平均粒径２μｍ以下となるよう調整して原料粉末としたこと、この際、硬質ＺｒＯ２ボールを用いた混合時間を７２時間とした以外は、実施例１と同様に酸化物焼結体を作製し、その特性評価を行った。
【０１３５】
酸化物焼結体の端材を破砕して、ＩＣＰ発光分光法にて組成分析を行ったところ、原料粉末の仕込み組成と同様であることが確認された。Ｘ線回折測定の結果、この酸化物焼結体は主にビッグスバイト型構造のＩｎ２Ｏ３相によって構成されていることが確認された。
【０１３６】
実施例１と同様の条件でスパッタリング成膜を行い、膜厚５０ｎｍの酸化物半導体薄膜を形成した。このとき、マイクロアークモニター（ランドマークテクノロジー社製）を用いて、酸化物薄膜の形成中のマイクロアークの発生回数を測定したところ、酸化物薄膜の形成中に１０回のマイクロアーク放電が確認された。
【０１３７】
得られた酸化物半導体薄膜の組成は、酸化物焼結体ターゲットと同様であることが確認された。また、Ｘ線回折測定の結果、この酸化物半導体薄膜は非晶質であることが確認された。別に成膜サンプルを用意して、高温Ｘ線回折測定を行ったところ、結晶化温度は２２０℃であった。
【０１３８】
次いで、この非晶質の酸化物半導体薄膜を大気中、３００℃で３０分間アニール処理を施し、結晶質の薄膜を得た。Ｘ線回折測定の結果、この酸化物半導体薄膜はＩｎ２Ｏ３（２２２）面に由来するピークを主ピークとするビックスバイト型構造の酸化インジウム単相であることが確認された。
【０１３９】
このようにして得られた結晶質の酸化物半導体薄膜のホール効果測定を行った。その結果、キャリア濃度は１．５×１０１６ｃｍ−３であり、キャリア移動度は４．４ｃｍ２／Ｖｓｅｃであった。
【０１４０】
【表１】
2017168572.tif 000003
【０１４１】
＜実施例２：薄膜トランジスタの特性評価＞
実施例２−１及び実施例２−２の手順に従い、酸化物薄膜を調製し、以下に示す手法を用いてその薄膜の評価を行った。表２に、実施例２−１及び実施例２−２における、原料のイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））、結晶化時のマイクロアーク放電の発生の有無、薄膜の膜厚及び結晶化温度を示す。なお、表２において「マイクロアーク」の欄の、「○」は酸化物薄膜の形成中にマイクロアークが発生しなかったもの、「×」は酸化物薄膜の形成中にマイクロアークが発生したものを示す。
【０１４２】
（実施例２−１）
Ｓｉ基板の表面を３００ｎｍ熱酸化し、ＳｉＯ２膜を形成させた。得られたＳｉＯ２／Ｓｉ基板をゲート絶縁膜／ゲート電極の複合体とした。
【０１４３】
次に、その表面にチャネル層としての酸化物薄膜を実施例１−１と同様の方法によって形成した。具体的には、仕込みのイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））が０．０８となるように、粒径１μｍ以下の酸化物を混合して、酸化物焼結体を作製した。この酸化物焼結体非晶質の酸化物半導体薄膜を、直流マグネトロンスパッタ法によって、厚さ５０ｎｍになるように室温成膜した。続いて、得られた非晶質の酸化物半導体薄膜を実施例１と同様、すなわち大気中、３６０℃で、３０分間でアニール処理することにより結晶化させた。上記のＳｉ基板、ＳｉＯ２膜及び結晶質の酸化物半導体薄膜を、それぞれゲート電極、ゲート絶縁膜及びチャネル層とした。
【０１４４】
次に、チャネル層上に、直流マグネトロンスパッタ法によって、厚さ５ｎｍのＴｉ膜、厚さ１００ｎｍのＡｕ膜を順に成膜して、Ａｕ／Ｔｉ積層膜からなるソース電極及びドレイン電極を形成し、図１に例示したボトムゲート・トップコンタクト型の薄膜トランジスタを構成した。ソース電極及びドレイン電極の成膜条件は、スパッタガスをアルゴンのみに変更し、直流電力を５０Ｗに変更した以外は、酸化物焼結体をスパッタリングした条件と同様とした。ソース電極及びドレイン電極の成膜に際し、メタルマスクを用いてパターニングを行い、チャネル長１００μｍ、チャネル幅４５０μｍの薄膜トランジスタを得た。
【０１４５】
薄膜トランジスタの動作特性を半導体パラメータアナライザー４２００ＳＣＳ（ケースレー社製）を用いて調べた。その結果、薄膜トランジスタとして良好な動作特性が確認された。
【０１４６】
（実施例２−２）
酸化物焼結体の原料の仕込み比のイットリウムの原子数比（Ｙ／（Ｉｎ＋Ｙ））を０．１０とし、且つ、アニール処理を大気中、４００℃で３０分間施した以外は、チャネル層のインジウムとイットリウムからなる結晶質の酸化物半導体薄膜を形成した以外は、実施例２−１と同様薄膜トランジスタを作製し、その特性評価を行った。
【０１４７】
この薄膜トランジスタの動作特性を調べたところ、薄膜トランジスタとして良好な動作特性が確認された。
【０１４８】
【表２】
2017168572.tif 000004
【符号の説明】
【０１４９】
１    ボトムゲート・トップコンタクト型薄膜トランジスタ
１１    ゲート電極
１２    ゲート絶縁膜
１３    チャネル層
１４    ソース電極
１５    ドレイン電極
【図１】
2017168572.tif 000005