(57)【要約】【課題】界面準位密度をより効果的に低減した半導体装置と半導体装置の製造方法を提供する。【解決手段】炭化珪素半導体装置は、第１導電型の炭化珪素半導体基板１と、前記炭化珪素半導体基板１のおもて面に設けられた、熱酸化で形成された０．５ｎｍから１０ｎｍの膜厚の第１の膜３１１と、前記第１の膜３１１の前記炭化珪素半導体基板１側に対して反対側の表面に絶縁膜を堆積させた第２の膜３１２と、を有するゲート絶縁膜３と、を備える。また、第１の膜３１１を形成する熱酸化の雰囲気が、酸素を含まず水素と水蒸気を含んだガス中である。【選択図】図１
2017168601.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素半導体基板と、
前記炭化珪素半導体基板のおもて面に設けられた、熱酸化で形成された０．５ｎｍから１０ｎｍの膜厚の第１の膜と、前記第１の膜の前記炭化珪素半導体基板側に対して反対側の表面に、酸化膜、窒化膜または酸窒化膜の絶縁膜を堆積させた第２の膜と、を有するゲート絶縁膜と、
を備えることを特徴とする炭化珪素半導体装置。
【請求項２】
第１導電型の炭化珪素半導体基板のおもて面に、熱酸化でゲート絶縁膜の一部を形成する工程と、
前記ゲート絶縁膜の一部の表面に、酸化膜、窒化膜または酸窒化膜の絶縁膜を堆積して、ゲート絶縁膜を形成する工程と、
を含み、
前記ゲート絶縁膜の一部を形成する工程は、前記熱酸化の雰囲気が、酸素を含まず水素と水蒸気を含んだガス中であることを特徴とする炭化珪素半導体装置の製造方法。
【請求項３】
前記ゲート絶縁膜の一部を形成する工程は、前記熱酸化における昇温、降温の両方またはいずれか一方の雰囲気が、水素ガスまたは希釈した水素ガスであることを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記ゲート絶縁膜の一部を形成する工程は、前記熱酸化における降温の前に水素ガスまたは希釈した水素ガスで置換し、所定の時間保持することを特徴とする請求項２または３に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記ゲート絶縁膜を形成する工程の後に、所定の温度で窒素、ヘリウム若しくはアルゴンのいずれかの不活性ガス、水素ガスまたは前記不活性ガスで希釈した水素ガスの雰囲気の熱処理を行うことを特徴とする請求項２〜４のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記ゲート絶縁膜の一部を形成する工程は、前記ゲート絶縁膜の一部を０．５ｎｍから１０ｎｍの膜厚で形成することを特徴とする請求項２〜５のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）基板を用いた次世代半導体デバイスの研究開発が進められている。炭化珪素はシリコン（Ｓｉ）と同様に熱酸化で絶縁膜を形成可能であるが、結晶面や酸化方法によってＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｅｄ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）界面のチャネル移動度が異なるという特性がある。
【０００３】
炭化珪素の酸化方法には、酸化種として乾燥酸素（Ｏ2）を用いるドライ酸化、酸化種として水蒸気（Ｈ2Ｏ）を用いるウェット酸化等がある。また、炭化珪素基板の（０００−１）面、（１１−２０）面は、ウェット酸化すると（０００１）面に比べ高いチャネル移動度を示すとされている。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数をあらわしている。また、チャネル移動度を代替的に評価する指標として界面準位密度があり、一般的には、界面準位密度が小さい方がチャネル移動度は大きくなる傾向が知られている。
【０００４】
また、ウェット酸化における水蒸気の生成法としては、純水加熱や酸素ガスによる純水バブリング等があるが、現在ではＯ2ガスとＨ2ガスの燃焼反応を用いたパイロジェニック方式が一般的である。この方式においてはＯ2ガスとＨ2ガスの流量比はＨ2ガスが過多となると爆発の危険性があるため、Ｏ2リッチの流量比での使用が一般的である。従って、酸化雰囲気は生成したＨ2Ｏと未反応のＯ2のＨ2Ｏ＋Ｏ2の雰囲気となる。
【０００５】
このような炭化珪素の熱酸化に関し、炭化珪素基板の酸素または加湿酸素中での熱酸化に続き、水素によりアニールする工程と、不活性ガスによりアニールする工程を有することを特徴とするヒステリシスおよびフラットバンドシフトを低減する炭化珪素基板上の炭化珪素の熱酸化膜の改善法がある（例えば、特許文献１参照）。
【０００６】
また、界面準位密度の低減に関し、炭化珪素基板の（０００−１）面をＨ2ＯガスとＯ2ガス、または、Ｈ2ＯガスとＯ2ガスと不活性ガスからなるウェット雰囲気で酸化した後、Ｈ2ガスを含んだ雰囲気で熱処理することにより界面準位密度を低減する方法がある（例えば、特許文献２参照）。
【０００７】
また、ウェット酸化における水蒸気の生成法に関し、白金触媒を用いて水素と酸素の反応性を高め、水素混合ガスの発火温度よりも低い温度下で反応させ、高温燃焼することなしに水分を生成する方法がある（例えば、特許文献３参照）。この方式においては、Ｈ2ガスが過多となっても爆発の危険性がないため、Ｈ2リッチの流量比での使用が可能である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平９−１９９４９７号公報
【特許文献２】特許第４３７４４３７号公報
【特許文献３】特開２０００−７２４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
炭化珪素基板の（０００−１）面または（１１−２０）面をＨ2ＯとＯ2を含んだガス中でウェット酸化し、水素ＰＯＡ（Ｐｏｓｔ  Ｏｘｉｄａｔｉｏｎ  Ａｎｎｅａｌｉｎｇ）としてＨ2を含んだ雰囲気で熱処理することで、界面準位密度が低減される。これは、水素あるいは水酸基が界面準位を終端するためであるといわれている。
【００１０】
一方、炭化珪素基板の（０００−１）面または（１１−２０）面に乾燥酸素のみの雰囲気でドライ酸化した場合の界面準位密度は非常に大きいため、悪いＭＯＳ界面特性になる。また、ドライ酸化の後に水素ＰＯＡを実施すると、界面準位密度は低減されるものの、ウェット酸化と水素ＰＯＡを組み合わせた場合の界面特性には及ばない。
【００１１】
このように、炭化珪素基板の（０００−１）面または（１１−２０）面のゲート絶縁膜形成において、界面準位密度の低減にＯ2は有効ではなく、Ｈ2ＯとＨ2が有効である。
【００１２】
なお、ゲート酸化およびＰＯＡで導入される水素あるいは水酸基は、界面準位を効率的に終端するため、また、ゲート絶縁膜中に存在すると電子トラップの要因となるため、界面を含む薄い領域に偏析していることが望ましい。
【００１３】
また、炭化珪素の熱酸化では酸化膜（ＳｉＯ2）形成に伴い余剰の炭素が発生する。酸化が進み、酸化膜厚が厚くなり、この余剰炭素がＭＯＳ界面や酸化膜中に留まると、界面準位密度の増加や信頼性の低下を招く懸念がある。これに対し、先にＣＶＤ（化学蒸着：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等により絶縁膜を堆積させ、後で酸化することでＭＯＳ界面を改善する方法があるが、再酸化で発生した余剰炭素を先に堆積した絶縁膜を透過させ脱離させるのは難しい。
【００１４】
以上のように、従来技術では、炭化珪素基板の（０００−１）面または（１１−２０）面のウェット酸化に、界面準位密度の低減に有効ではないＯ2が使用され、再酸化で発生した余剰炭素が絶縁膜に留まり、界面準位密度を十分に低減することは難しかった。
【００１５】
この発明は、界面準位密度をより効果的に低減した炭化珪素半導体装置と炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素半導体装置は、第１導電型の炭化珪素半導体基板と、ゲート絶縁膜とを備える。ゲート絶縁膜は、前記炭化珪素半導体基板のおもて面に設けられた、熱酸化で形成された０．５ｎｍから１０ｎｍの膜厚の第１の膜と、前記第１の膜の前記炭化珪素半導体基板側に対して反対側の表面に、酸化膜、窒化膜または酸窒化膜の絶縁膜を堆積させた第２の膜と、を有する。
【００１７】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。炭化珪素半導体装置の製造方法は、まず、第１導電型の炭化珪素半導体基板のおもて面に、熱酸化でゲート絶縁膜の一部を形成する。次に、前記ゲート絶縁膜の一部の表面に、酸化膜、窒化膜または酸窒化膜の絶縁膜を堆積して、ゲート絶縁膜を形成する。前記ゲート絶縁膜の一部を形成する際、前記熱酸化の雰囲気が、酸素を含まず水素と水蒸気を含んだガス中であることを特徴とする。
【００１８】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ゲート絶縁膜の一部を形成する工程は、前記熱酸化における昇温、降温の両方またはいずれか一方の雰囲気が、水素ガスまたは希釈した水素ガスであることを特徴とする。
【００１９】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ゲート絶縁膜の一部を形成する工程は、前記熱酸化における降温の前に水素ガスまたは希釈した水素ガスで置換し、所定の時間保持することを特徴とする。
【００２０】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ゲート絶縁膜を形成する工程の後に、所定の温度で窒素、ヘリウム若しくはアルゴンのいずれかの不活性ガス、水素ガスまたは前記不活性ガスで希釈した水素ガスの雰囲気の熱処理を行うことを特徴とする。
【００２１】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ゲート絶縁膜の一部を形成する工程は、前記ゲート絶縁膜の一部を０．５ｎｍから１０ｎｍの膜厚で形成することを特徴とする。
【００２２】
上述した発明によれば、ゲート絶縁膜は、熱酸化で形成された膜厚が０．５ｎｍから１０ｎｍの膜と、その上に絶縁膜が堆積させた膜とを有する。先に熱酸化で膜厚０．５ｎｍから１０ｎｍまで形成した後、堆積膜を形成することで、熱酸化時に余剰炭素が抜けやすくなる。このため、界面準位密度が低減され、炭化珪素半導体装置の高いチャネル移動度を実現することができる。
【００２３】
また、Ｏ2を含まずＨ2とＨ2Ｏを含んだ雰囲気の熱酸化で酸化膜を形成することで、熱酸化で導入された水素あるいは水酸基が、界面準位を効率的に終端できる。このため、界面準位密度が大幅に低減され、炭化珪素半導体装置の高いチャネル移動度を実現することができる。
【００２４】
また、Ｏ2を含まずＨ2とＨ2Ｏを含んだ雰囲気の熱酸化で、０．５ｎｍから１０ｎｍの薄い酸化膜を形成することで、水素あるいは水酸基が、界面を含む薄い領域に偏析することができる。このため、電子トラップの要因となることを防止できる。
【発明の効果】
【００２５】
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、界面準位密度をより効果的に低減できるという効果を奏する。
【図面の簡単な説明】
【００２６】
【図１】実施の形態にかかるＭＯＳキャパシタの構成を示す断面図である。
【図２】実施の形態にかかるＭＯＳキャパシタの製造途中の状態を示す断面図である（その１）。
【図３】実施の形態にかかるＭＯＳキャパシタの製造途中の状態を示す断面図である（その２）。
【図４】ＭＯＳキャパシタの界面準位密度の測定を示す図である。
【図５】実施の形態にかかるＭＯＳキャパシタと、対比するために作製されたＭＯＳキャパシタそれぞれの測定結果から得られた界面準位密度を示す図である。
【図６】本実施例にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その１）。
【図７】本実施例にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その２）。
【図８】本実施例にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その３）。
【図９】本実施例にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その４）。
【図１０】本実施例にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その５）。
【図１１】本実施例にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その６）。
【図１２】本実施例にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その７）。
【図１３】本実施例にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その８）。
【図１４】本実施例にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である（その９）。
【図１５】本発明にかかる複雑なＭＯＳゲート構造を有する半導体装置の一例を示す断面図である。
【発明を実施するための形態】
【００２７】
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および−を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００２８】
（実施の形態）
実施の形態においては、炭化珪素半導体装置について、ＭＯＳキャパシタの構造を例に説明する。図１は、実施の形態にかかるＭＯＳキャパシタの構成を示す断面図である。図１に示すように、実施の形態にかかるＭＯＳキャパシタは、ｎ型炭化珪素基板（第１導電型の炭化珪素半導体基板）１の第１主面（おもて面）にｎ型エピタキシャル膜２が堆積されている。
【００２９】
ｎ型炭化珪素基板１は、例えば窒素（Ｎ）がドーピングされた炭化珪素単結晶基板である。ｎ型エピタキシャル膜２は、ｎ型炭化珪素基板１よりも低い不純物濃度で、例えば窒素がドーピングされている低濃度ｎ型ドリフト層である。以下、ｎ型炭化珪素基板１とｎ型エピタキシャル膜２とを併せて炭化珪素半導体基体とする。
【００３０】
ｎ型エピタキシャル膜２の、ｎ型炭化珪素基板１に対して反対側の表面に絶縁膜３が設けられる。絶縁膜（ゲート絶縁膜）３は、ｎ型エピタキシャル膜２の、ｎ型炭化珪素基板１に対して反対側の表面に設けられた第１の膜３１１と、第１の膜３１１のｎ型炭化珪素基板１に対して反対側の表面に設けられた第２の膜３１２とを有する。第１の膜３１１は、０．５ｎｍから１０ｎｍの膜厚の熱酸化で形成された膜であり、第２の膜３１２は、酸化膜、窒化膜または酸窒化膜等の絶縁膜を堆積させた膜である。
【００３１】
また、絶縁膜３の、ｎ型炭化珪素基板１と反対側の表面の一部に、アルミニウム（Ａｌ）で形成されたアルミゲート電極４が設けられている。また、ｎ型炭化珪素基板１１の第２主面（裏面）には、アルミニウムを蒸着したアルミ裏面電極５が設けられている。
【００３２】
（実施の形態にかかるＭＯＳキャパシタの製造方法）
次に、実施の形態にかかるＭＯＳキャパシタの製造方法について説明する。図２および図３は、実施の形態にかかるＭＯＳキャパシタの製造途中の状態を示す断面図である。
【００３３】
（１）工程１
まず、ｎ型炭化珪素基板１として、ｎ型４Ｈ−ＳｉＣ（四層周期六方晶の炭化珪素）基板を用意する。ｎ型４Ｈ−ＳｉＣ（０００−１）基板（（０００−１）面から０〜８度オフ基板）上に、ドナー密度１．０×１０16／ｃｍ3程度のｎ型エピタキシャル膜２を５〜１０μｍ成長させる。ここまでの状態が図２に記載されている。なお、４Ｈ−ＳｉＣ基板単体、あるいは４Ｈ−ＳｉＣ基板とｎ型エピタキシャル膜２を併せて４Ｈ−ＳｉＣ半導体と呼ぶ。
【００３４】
（２）工程２
次に、４Ｈ−ＳｉＣ半導体を洗浄した後に、１０００℃でＨ2を１ｓｌｍ（ｓｔａｎｄａｒｄ  ｌｉｔｅｒ  ｐｅｒ  ｍｉｎｕｔｅ）、Ｈ2Ｏを２ｓｌｍ流した雰囲気で、ｎ型炭化珪素基板１のおもて面側の熱酸化を行い、絶縁膜３の一部の第１の膜３１１を０．５ｎｍ〜１０ｎｍの厚さで形成する。
【００３５】
熱酸化の雰囲気は、３ｓｌｍのＨ2と１ｓｌｍのＯ2を、白金触媒を用いて反応させ、Ｈ2とＯ2の流量比をＨ2リッチとすることで、２Ｈ2＋Ｏ2→２Ｈ2Ｏの反応において未反応のＯ2がない状態とし、未反応の１ｓｌｍのＨ2と生成した２ｓｌｍのＨ2Ｏの雰囲気とする。熱酸化の処理温度は８００℃〜１２００℃が好ましく、さらに好ましくは９００℃〜１１００℃である。熱酸化の処理時間は、所望の膜厚に応じて適宜調節する。
【００３６】
また、未反応のＯ2が発生しないようにＨ2とＯ2の流量比はＨ2／Ｏ2＝２以上であればよい。酸化雰囲気中のＨ2Ｏ濃度は１％以上が好ましく、さらに好ましくは７％以上である。Ｈ2Ｏ濃度の上限に制約はなく１００％以下であればよい。また、反応に寄与しない窒素、ヘリウム、アルゴンの何れかの不活性ガスで希釈してもよい。
【００３７】
また、昇温は窒素雰囲気、降温は水素雰囲気で行い、降温前に水素ガスまたは希釈した水素ガスで置換し、水素雰囲気で３０分保持する。昇降温ともに水素雰囲気あるいは不活性ガス雰囲気でもよく、水素を不活性ガスで希釈してもよい。また、熱酸化と同じＨ2とＨ2Ｏを含んだ雰囲気のまま、あるいは不活性ガスで希釈したＨ2とＨ2Ｏを含んだ雰囲気で降温してもよい。
【００３８】
ここで、特許文献１は、炭化珪素基板の酸素または加湿酸素中での熱酸化後に不活性ガス雰囲気、水素雰囲気での熱処理を行うものであり、本発明のＨ2とＨ2Ｏを含んだ雰囲気の熱酸化とは異なる。
【００３９】
また、特許文献２は、Ｈ2Ｏガスと酸素、または、Ｈ2Ｏガスと酸素ガスと不活性ガスからなる雰囲気の熱酸化後に、Ｈ2ガスを含んだ雰囲気の熱処理を行うものであり、本発明のＨ2とＨ2Ｏを含んだ雰囲気の熱酸化とは異なる。また、特許文献２には、炭化珪素を酸化後に１０００℃の水素熱処理をすると温度が高すぎて水素により酸化膜が還元されてしまうと記述があるが、本発明のＨ2とＨ2Ｏを含んだ雰囲気の熱処理では１０００℃での酸化膜の還元は確認されていない。これは、雰囲気中に、Ｈ2Ｏが含まれているためと考えられる。
【００４０】
（３）工程３
次に、酸化膜、窒化膜または酸窒化膜の絶縁膜を堆積して第２の膜３１２を形成し、工程２の熱酸化による第１の膜３１１と合せて膜厚が約５０ｎｍの絶縁膜３を形成する。絶縁膜３の堆積方法は、ＣＶＤ法によってシラン（ＳｉＨ4）やＴＥＯＳ（テトラエトキシシラン）（Ｃ8Ｈ20Ｏ4Ｓｉ）を用いた方法があるが、特に限定されない。絶縁膜３の膜厚は界面準位密度の評価において絶縁破壊しない膜厚であればよい。好ましくは３０ｎｍ〜１５０ｎｍである。
【００４１】
（４）工程４
次に、ＰＯＡとして、１０００℃のＨ2ガス雰囲気で３０分の熱処理を行う。ＰＯＡの雰囲気は窒素、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）等の不活性ガスでもよく、Ｈ2ガスを不活性ガスで希釈した雰囲気でもよい。ここまでの状態が図３に記載されている。
【００４２】
（５）工程５
次に、絶縁膜３上に、室温で円形状のアルミゲート電極４を蒸着し、裏面全面にアルミニウムを蒸着したアルミ裏面電極５を形成する。これにより、図１に示すＭＯＳキャパシタが作製（製造）される。
【００４３】
（界面準位密度の測定例）
次に、本発明により、界面準位密度がどのように低減されるかを検証した。本発明によるＭＯＳ界面の制御効果を検証するため、比較例として、工程２を実施しないＭＯＳキャパシタ、工程２と工程３の順序を入れ替えたＭＯＳキャパシタを作製した。図４は、ＭＯＳキャパシタの界面準位密度の測定を示す図である。図４に示すように、完成したＭＯＳキャパシタをＣ−Ｖ（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ）メーター６で測定し、界面準位密度を算出し比較した。
【００４４】
図５は、実施の形態にかかるＭＯＳキャパシタと、対比するために作製されたＭＯＳキャパシタそれぞれの測定結果から得られた界面準位密度を示す図である。
【００４５】
図５において、（ｅ）堆積膜のみ（×印のプロット）は、工程２の熱酸化を実施しない場合であり、一方、（ａ）〜（ｄ）は、工程２の熱酸化を実施した場合である。図５によると、（ａ）〜（ｄ）の熱酸化を実施した場合は、（ｅ）の熱酸化を実施しない場合より界面準位密度が低減されていることが分かる。これにより、Ｈ2とＨ2Ｏを含んだ雰囲気の熱酸化により、界面準位密度が大幅に低減されることがわかる。
【００４６】
また、（ｄ）堆積膜→熱酸化１ｎｍ（三角形のプロット）は、工程２と工程３の順序を入れ替え、熱酸化で１ｎｍの膜厚を形成した場合である。また、（ｃ）熱酸化２０ｎｍ→堆積膜（□印のプロット）は、工程２の熱酸化で２０ｎｍの膜厚を形成した後、工程３で絶縁膜を形成した場合である。一方、（ｂ）熱酸化１０ｎｍ→堆積膜（◇印のプロット）は、工程２の熱酸化で１０ｎｍの膜厚を形成した後、工程３で絶縁膜を形成した場合である。（ａ）熱酸化１ｎｍ→堆積膜（○印のプロット）は、工程２の熱酸化で１ｎｍの膜厚を形成した後、工程３で絶縁膜を形成した場合である。
【００４７】
図５によると、（ａ）、（ｂ）の工程２の熱酸化で１または１０ｎｍの膜厚を形成した後、工程３で絶縁膜を形成した場合は、（ｄ）の工程２と工程３の順序を入れ替えた場合より界面準位密度が低減されていることが分かる。これにより、熱酸化膜と堆積膜を組み合わせる場合、先に熱酸化で形成した後、堆積膜を形成することで、さらに界面準位密度が低減されることが分かる。
【００４８】
また、（ａ）、（ｂ）の工程２の熱酸化で１または１０ｎｍの膜厚を形成した後、工程３で絶縁膜を形成した場合は、（ｃ）の工程２の熱酸化で２０ｎｍの膜厚を形成した後、工程３で絶縁膜を形成した場合より界面準位密度が低減されていることが分かる。これにより、熱酸化の膜厚を膜厚１〜１０ｎｍで形成した後、堆積膜を形成することで、さらに界面準位密度が低減されることが分かる。
【００４９】
以上より、Ｈ2とＨ2Ｏを含んだ雰囲気の熱酸化により界面準位密度が大幅に低減されることがわかる。これは熱酸化で導入された水素あるいは水酸基が、界面準位を効率的に終端するためと考えられる。また、熱酸化膜と堆積膜を組み合わせる場合、先に熱酸化で膜厚１〜１０ｎｍまで形成した後、堆積膜を形成することで、さらに界面準位密度が低減される。これは熱酸化時の炭素の抜け易さに起因すると考えられる。先に堆積膜を形成したり、熱酸化の膜厚が厚くなったりすると、熱酸化に伴って発生する余剰炭素が抜け難くなると想定される。
【００５０】
本発明の実施例として、炭化珪素ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｅｄ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電解効果トランジスタ）を作製し、炭化珪素ＭＯＳＦＥＴの特性として、チャネル移動度を評価した。
【００５１】
（実施例１）
次に、本発明の実施例を図６〜図１４を用いて説明する。図６〜図１４は、本実施例にかかるＭＯＳＦＥＴの製造途中の状態を示す断面図である。図６〜図１４は、炭化珪素（０００−１）面上へＭＯＳＦＥＴを製造する際の工程１〜９を説明するための工程毎の断面図である。
【００５２】
（１）工程１
まず、図６に示すように、ｐ+型４Ｈ−ＳｉＣ（０００−１）基板７（（０００−１）面から０〜８度オフ基板、好ましくは０〜４度オフ基板）上に、アクセプター密度１×１０16／ｃｍ3のｐ型エピタキシャル膜８を成長させる。
【００５３】
（２）工程２
次に、図７に示すように、ｐ型エピタキシャル膜８の表面上に減圧ＣＶＤ法により厚さ１μｍのＳｉＯ2膜を堆積し、フォトリソグラフィによりパターン加工してマスク９を形成する。その後、例えば、リン（Ｐ）イオン１０を基板温度５００℃、加速エネルギー４０ｋｅＶ〜２５０ｋｅＶの多段、不純物濃度が２×１０20／ｃｍ3となるようにイオン注入する。図７において、リンがイオン注入された領域はハッチングされた領域である。
【００５４】
（３）工程３
次に、図８に示すように、マスク９を除去し表面上に減圧ＣＶＤ法により、厚さ１μｍのＳｉＯ2膜を堆積し、フォトリソグラフィによりパターン加工してマスク１１を形成する。その後、例えば、アルミニウムイオン１２を基板温度５００℃、加速エネルギー４０ｋｅＶ〜２００ｋｅＶの多段、不純物濃度が２×１０20／ｃｍ3となるようにイオン注入する。図８において、アルミニウムがイオン注入された領域は、リンがイオン注入された領域より薄くハッチングされた領域である。
【００５５】
（４）工程４
次に、図９に示すように、マスク１１を除去しアルゴン雰囲気中にて１６００℃で５分間にわたる活性化アニールを行ってドレイン領域１３、ソース領域１４、およびグラウンド領域１５を形成する。
【００５６】
（５）工程５
次に、図１０に示すように、減圧ＣＶＤ法により厚さ０．５μｍのフィールド酸化膜１６を堆積し、フォトリソグラフィとウェットエッチングによりフィールド酸化膜１６の一部を除去してアクティブ領域１７を形成する。
【００５７】
（６）工程６
次に、図１１に示すように、熱酸化と堆積膜で厚さ５０ｎｍのゲート絶縁膜１８を形成する。Ｈ2とＯ2を白金（Ｐｔ）触媒を用いて反応させ、水分濃度が６７％のＨ2とＨ2Ｏを含んだ雰囲気とし、１０００℃の熱酸化で約１ｎｍを形成した後、シランを用いたＣＶＤ法によって４９ｎｍの堆積膜を形成した。熱酸化の昇温はＮ2ガス雰囲気、降温はＨ2ガス雰囲気で行い降温前にＨ2ガス雰囲気で３０分保持を行った。
【００５８】
次に、ＰＯＡとして１０００℃のＨ2ガス雰囲気で３０分の熱処理を行った。また、絶縁膜１８の膜厚は、所望のしきい値電圧や、絶縁破壊耐圧に応じて決めればよく、好ましくは数ｎｍ〜１５０ｎｍである。１０ｎｍ以下の膜厚の場合、堆積膜を用いず、熱酸化だけでゲート絶縁膜１８を形成してもよい。
【００５９】
次に、ゲート絶縁膜１８上には、減圧ＣＶＤ法によって多結晶シリコンを０．３μｍの厚さで堆積し、フォトリソグラフィによりパターン加工してゲート電極１９を形成する。
【００６０】
（７）工程７
次に、図１２に示すように、フォトリソグラフィとフッ酸エッチングによりドレイン領域１３、ソース領域１４およびグラウンド領域１５上にコンタクトホールを形成し、その上から厚さ１０ｎｍのアルミニウムとさらに６０ｎｍのニッケル（Ｎｉ）が蒸着されリフトオフによりパターン加工されてコンタクトメタル２０を形成する。
【００６１】
（８）工程８
次に、図１３に示すように、オーミックコンタクトアニールとして不活性ガスまたは不活性ガスと水素の混合ガスの雰囲気で９５０℃、２分間保持でアニールし、コンタクトメタル２０と炭化珪素の反応層２１を形成する。不活性ガスは窒素、ヘリウム、アルゴンの何れかである。
【００６２】
（９）工程９
次に、図１４に示すように、表面にアルミニウムを３００ｎｍ蒸着し、フォトリソグラフィとリン酸エッチングによりゲート電極１９および反応層２１上にパッド電極２２を形成し、裏面にアルミニウムを１００ｎｍ蒸着し裏面電極２３を形成する。
【００６３】
ここで、図６〜図１４に示した炭化珪素ＭＯＳＦＥＴの製造方法によって作製された炭化珪素ＭＯＳＦＥＴの特性を評価したところ、チャネル移動度は約７８ｃｍ2／Ｖｓと高い値を示した。チャネル移動度が高いため、界面準位密度が小さいと考えられる。
【００６４】
（比較例）
実施例１における工程６において、Ｈ2とＨ2Ｏを含んだ雰囲気での熱酸化を行わず、堆積膜のみで５０ｎｍのゲート絶縁膜１８を形成した以外は実施例１と同様の製造方法で炭化珪素ＭＯＳＦＥＴを作製し、特性を評価したところ、チャネル移動度は約９ｃｍ2／Ｖｓと低い値であった。これは、Ｈ2とＨ2Ｏを含んだ雰囲気の熱酸化がないため、界面準位密度が低減されないためと考えられる。
【００６５】
（実施例２）
実施例１における工程６において、熱酸化の雰囲気の水分濃度を１％とした以外は実施例１と同様の製造方法で炭化珪素ＭＯＳＦＥＴを作製したところ、チャネル移動度は約１４ｃｍ2／Ｖｓと実施例１よりは低い値であったが、比較例よりは高い値を示した。これは、実施例１よりＨ2ＯとＯ2の濃度が低いため、水素あるいは水酸基が界面準位を十分終端できず、界面準位密度が低減されないためと考えられる。
【００６６】
（実施例３）
実施例１における工程６において、熱酸化の雰囲気の水分濃度を７％とした以外は実施例１と同様の製造方法で炭化珪素ＭＯＳＦＥＴを作製したところ、チャネル移動度は約３７ｃｍ2／Ｖｓと実施例１よりは低い値であったが、比較例、実施例２よりは高い値を示した。これは、実施例２よりＨ2ＯとＯ2の濃度が高いが、実施例１よりＨ2ＯとＯ2の濃度が低いため、水素あるいは水酸基が界面準位を十分終端できず、界面準位密度が低減されないためと考えられる。
【００６７】
（実施例４）
実施例１における工程６において、Ｈ2とＨ2Ｏを含んだ雰囲気での熱酸化の昇温、降温ともに水素雰囲気で行った以外は実施例１と同様の製造方法で炭化珪素ＭＯＳＦＥＴを作製したところ実施例１と同様の特性を示した。これにより、熱酸化における昇温、降温の雰囲気が、水素雰囲気であっても界面準位密度を低減できることが分かる。
【００６８】
（実施例５）
実施例１における工程６において、ＰＯＡとしてＮ2雰囲気で１０００℃、３０分の熱処理を行った以外は実施例１と同様の製造方法で炭化珪素ＭＯＳＦＥＴを作製したところチャネル移動度は約３８ｃｍ2／Ｖｓと実施例１よりは低い値を示したが比較例よりは高い値を示した。これにより、Ｎ2雰囲気で熱処理を行っても、界面準位密度を低減できることが分かる。
【００６９】
（実施例６）
実施例１における工程６において、堆積膜の形成方法がシランとアンモニア（ＮＨ3）を用いたＣＶＤ法であること以外は実施例１と同様の製造方法で炭化珪素ＭＯＳＦＥＴを作製したところ実施例１と同様の特性を示した。これにより、堆積膜の形成方法がシランとアンモニアを用いたＣＶＤ法であっても、界面準位密度を低減できることが分かる。
【００７０】
なお、上記の実施例１〜６では、結晶構造が４Ｈ−ＳｉＣの（０００−１）基板（０〜８度オフ基板）を使用したが、結晶構造が４Ｈ−ＳｉＣの（０００１）基板、（１１−２０）基板等の他の面方位の基板でも同傾向の効果が得られる。
【００７１】
このように、本発明は、炭化珪素ＭＯＳＦＥＴとしてｐ+型半導体基板を用いたＭＯＳキャパシタおよび横型ＭＯＳＦＥＴの製造方法を例にして説明したが、これに限定されるものではなく、ｎ+型半導体基板を用いた縦型ＭＯＳＦＥＴなど高耐圧化構造を有する半導体装置、トレンチゲートや複雑なＭＯＳゲート構造を有する半導体装置にも適用可能であり、同様の効果を奏することができる。したがって、特許請求の範囲に記載された本発明を逸脱しない範囲で、種々の半導体装置の製造方法に適用可能である。
【００７２】
複雑なＭＯＳゲート構造とは、例えば、オン状態のときにＳｉＣエピタキシャル基板の表面近傍にチャネルを形成する素子構造である。図１５は、本発明にかかる複雑なＭＯＳゲート構造を有する半導体装置の一例を示す断面図である。図１５に示すように、縦型のＭＯＳＦＥＴにおいて、ｎ+型炭化珪素基板３１のおもて面にはｎ型エピタキシャル層３２が形成される。
【００７３】
ｎ型エピタキシャル層３２の不純物濃度は、ｎ+型炭化珪素基板３１の不純物濃度よりも低い。ｎ型エピタキシャル層３２の内部には、複数のｐ型領域３６が選択的に形成される。ｐ型領域３６は、ｎ型エピタキシャル層３２のｎ+型炭化珪素基板３１側に対して反対側の面に露出する。ｎ型エピタキシャル層３２およびｐ型領域３６の表面にわたってｐ型領域３６より低濃度のｐ型ＳｉＣ層３７が形成される。ｐ型領域３６が形成されていないｎ型エピタキシャル層３２上のｐ型ＳｉＣ層３７に、深さ方向にｐ型ＳｉＣ層３７を貫通しｎ型エピタキシャル層３２に達するｎ型領域３３が形成される。ｎ型エピタキシャル層３２およびｎ型領域３３は、ｎ型ドリフト領域である。ｎ型領域３３の不純物濃度は、ｎ型エピタキシャル層３２よりも高いのが望ましい。
【００７４】
ｐ型ＳｉＣ層３７の内部には、互いに接するようにｎ+型ソース領域３４およびｐ+型コンタクト領域３５が形成される。ｎ+型ソース領域３４およびｐ+型コンタクト領域３５は、ｐ型ＳｉＣ層３７のｐ型領域３６側に対して反対側の面に露出する。ｎ+型ソース領域３４は、ｎ型領域３３と離れて形成される。ｐ+型コンタクト領域３５は、ｎ+型ソース領域３４のｎ型領域３３側に対して反対側に位置する。ｐ+型コンタクト領域３５の不純物濃度は、ｐ型ＳｉＣ層３７の不純物濃度よりも高い。ｐ型ＳｉＣ層３７のｎ+型ソース領域３４、ｐ+型コンタクト領域３５およびｎ型領域３３を除く部分は、ｐ型領域３６と共にｐ型ベース領域となる。
【００７５】
ｎ+型ソース領域３４とｐ+型コンタクト領域３５との表面には、ソース電極３８が形成される。隣り合うｎ+型ソース領域３４の間のｐ型ＳｉＣ層３７とｎ型領域３３との表面には、ゲート絶縁膜１８を介してゲート電極１９が形成される。ゲート電極１９は、図示省略する層間絶縁膜によって、ソース電極３８と電気的に絶縁される。また、ｎ+型炭化珪素基板３１の裏面には、ｎ+型炭化珪素基板３１に接するドレイン電極３９が形成される。このゲート絶縁膜１８を、本発明の方法で形成することにより、界面準位密度を低減し、高いチャネル移動度を実現した複雑なＭＯＳゲート構造を有する半導体装置を作製することができる。
【００７６】
以上、説明したように、実施の形態にかかる炭化珪素半導体装置によれば、ゲート絶縁膜は、熱酸化で形成された膜厚が０．５ｎｍから１０ｎｍの膜と、その上に絶縁膜が堆積させた膜とを有する。先に熱酸化で膜厚０．５ｎｍから１０ｎｍまで形成した後、堆積膜を形成することで、熱酸化時に余剰炭素が抜けやすくなる。このため、界面準位密度が低減され、炭化珪素半導体装置の高いチャネル移動度を実現することができる。
【００７７】
また、Ｏ2を含まずＨ2とＨ2Ｏを含んだ雰囲気の熱酸化で酸化膜を形成することで、熱酸化で導入された水素あるいは水酸基が、界面準位を効率的に終端できる。このため、界面準位密度が大幅に低減され、炭化珪素半導体装置の高いチャネル移動度を実現することができる。
【００７８】
また、Ｏ2を含まずＨ2とＨ2Ｏを含んだ雰囲気の熱酸化で、０．５ｎｍから１０ｎｍの薄い酸化膜を形成することで、水素あるいは水酸基が、界面を含む薄い領域に偏析することができる。このため、電子トラップの要因となることを防止できる。
【産業上の利用可能性】
【００７９】
以上のように、本発明にかかる炭化珪素半導体装置は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。
【符号の説明】
【００８０】
１  ｎ型炭化珪素基板
２  ｎ型エピタキシャル膜
３  絶縁膜
３１１  第１の膜
３１２  第２の膜
４  アルミゲート電極
５  アルミ裏面電極
６  Ｃ−Ｖメーター
７  ｐ+型４Ｈ−ＳｉＣ（０００−１）基板
８  ｐ型エピタキシャル膜
９  マスク
１０  リンイオン
１１  マスク
１２  アルミニウムイオン
１３  ドレイン領域
１４  ソース領域
１５  グラウンド領域
１６  フィールド酸化膜
１７  アクティブ領域
１８  ゲート絶縁膜
１９  ゲート電極
２０  コンタクトメタル
２１  反応層
２２  パッド電極
２３  裏面電極
３１  ｎ+型炭化珪素基板
３２  ｎ型エピタキシャル層
３３  ｎ型領域
３４  ｎ+型ソース領域
３５  ｐ+型コンタクト領域
３６  ｐ型領域
３７  ｐ型ＳｉＣ層
３８  ソース電極
３９  ドレイン電極
【図１】
2017168601.tif 000003
【図２】
2017168601.tif 000004
【図３】
2017168601.tif 000005
【図４】
2017168601.tif 000006
【図５】
2017168601.tif 000007
【図６】
2017168601.tif 000008
【図７】
2017168601.tif 000009
【図８】
2017168601.tif 000010
【図９】
2017168601.tif 000011
【図１０】
2017168601.tif 000012
【図１１】
2017168601.tif 000013
【図１２】
2017168601.tif 000014
【図１３】
2017168601.tif 000015
【図１４】
2017168601.tif 000016
【図１５】
2017168601.tif 000017