(57)【要約】【課題】半導体基板の外周側に形成されているトレンチの底面絶縁膜に対する電界集中を緩和することができる技術を提供する。【解決手段】半導体装置１は、第１トレンチ１０の内部に配置されている第１電極部材１１と、第１電極部材１１と第１トレンチ１０の底面１８の間に配置されている第１底面絶縁膜１２と、第１電極部材１１と第１トレンチ１０の側面１９の間に配置されている第１側面絶縁膜１３と、第２トレンチ２０の内部に配置されている第２電極部材２１と、第２電極部材２１と第２トレンチ２０の底面２８の間に配置されている第２底面絶縁膜２２と、第２電極部材２１と第２トレンチ２０の側面２９の間に配置されている第２側面絶縁膜２３を備えている。第２底面絶縁膜２２の厚さｔ２２が第１底面絶縁膜１２の厚さｔ１２より厚く、第２電極部材２１の下端２１１が第１電極部材１１の下端１１１より半導体基板２の表面側に位置している。【選択図】図２
2017139423.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の表面に形成されている第１トレンチと、
前記第１トレンチより前記半導体基板の外周側において前記半導体基板の前記表面に形成されており、前記第１トレンチと並行している第２トレンチと、
前記第１トレンチの内部に配置されている第１電極部材と、
前記第１電極部材と前記第１トレンチの底面の間に配置されている第１底面絶縁膜と、
前記第１電極部材と前記第１トレンチの側面の間に配置されている第１側面絶縁膜と、
前記第２トレンチの内部に配置されている第２電極部材と、
前記第２電極部材と前記第２トレンチの底面の間に配置されている第２底面絶縁膜と、
前記第２電極部材と前記第２トレンチの側面の間に配置されている第２側面絶縁膜、
を備えており、
前記半導体基板が、
前記第１底面絶縁膜、前記第１側面絶縁膜、前記第２底面絶縁膜及び前記第２側面絶縁膜に接している第１導電型のドリフト領域と、
前記ドリフト領域の前記表面側に形成されており、前記第１側面絶縁膜と前記第２側面絶縁膜に接している第２導電型のベース領域と、
前記ベース領域の前記表面側に形成されており、前記第１側面絶縁膜に接している第１導電型のソース領域、
を備えており、
前記第２底面絶縁膜の厚さが前記第１底面絶縁膜の厚さより厚く、
前記第２電極部材の下端が前記第１電極部材の下端より前記半導体基板の前記表面側に位置している、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示する技術は、半導体装置に関する。
【背景技術】
【０００２】
特許文献１に開示されている半導体装置は、半導体基板と、半導体基板の表面に形成されている第１トレンチと、第１トレンチより半導体基板の外周側において半導体基板の表面に形成されており、第１トレンチと並行している第２トレンチを備えている。また、半導体装置は、第１トレンチの内部に配置されている第１電極部材と、第１電極部材と第１トレンチの底面の間に配置されている第１底面絶縁膜と、第１電極部材と第１トレンチの側面の間に配置されている第１側面絶縁膜を備えている。また、半導体装置は、第２トレンチの内部に配置されている第２電極部材と、第２電極部材と第２トレンチの底面の間に配置されている第２底面絶縁膜と、第２電極部材と第２トレンチの側面の間に配置されている第２側面絶縁膜を備えている。半導体基板は、第１底面絶縁膜、第１側面絶縁膜、第２底面絶縁膜及び第２側面絶縁膜に接している第１導電型のドリフト領域と、ドリフト領域の表面側に形成されており、第１側面絶縁膜と第２側面絶縁膜に接している第２導電型のベース領域と、ベース領域の表面側に形成されており、第１側面絶縁膜に接している第１導電型のソース領域を備えている。
【０００３】
また、半導体装置は、半導体基板の表面を覆っている表面電極と、半導体基板の裏面を覆っている裏面電極を備えている。半導体装置を使用するときは、表面電極と裏面電極の間に電圧を印加する。また、第１トレンチの内部に配置されている第１電極部材にオン電位（電子のチャネルが形成されるのに必要な電位以上の電位）を印加する。そうすると、表面電極と裏面電極の間に電流が流れる。第１電極部材の電位をオフ電位に低下させると、半導体装置がオフし、表面電極と裏面電極の間に高い電圧が印加される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１９５３０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の半導体装置では、オフしたときに、ドリフト領域が空乏化する。すると、ドリフト領域と底面絶縁膜内に電界が発生する。このとき、第１電極部材と第２電極部材がベース領域側からドリフト領域側に向かって突き出しているので、第１電極部材の下端周辺と第２電極部材の下端周辺で電界が集中し易い。特に、第１電極部材より半導体基板の外周側に形成されている第２電極部材の下端周辺で電界が高くなる。第２電極部材の下端周辺に過度に電界が集中すると、第２底面絶縁膜及び第２側面絶縁膜で絶縁破壊が生じるおそれがある。そこで本明細書は、半導体基板の外周側に形成されている第２電極部材の下端周辺に対する電界集中を緩和することができる技術を提供する。
【課題を解決するための手段】
【０００６】
本明細書に開示する半導体装置は、半導体基板と、半導体基板の表面に形成されている第１トレンチと、第１トレンチより半導体基板の外周側において半導体基板の表面に形成されており、第１トレンチと並行している第２トレンチを備えている。また、半導体装置は、第１トレンチの内部に配置されている第１電極部材と、第１電極部材と第１トレンチの底面の間に配置されている第１底面絶縁膜と、第１電極部材と第１トレンチの側面の間に配置されている第１側面絶縁膜と、第２トレンチの内部に配置されている第２電極部材と、第２電極部材と第２トレンチの底面の間に配置されている第２底面絶縁膜と、第２電極部材と第２トレンチの側面の間に配置されている第２側面絶縁膜を備えている。半導体基板が、第１底面絶縁膜、第１側面絶縁膜、第２底面絶縁膜及び第２側面絶縁膜に接している第１導電型のドリフト領域と、ドリフト領域の表面側に形成されており、第１側面絶縁膜と第２側面絶縁膜に接している第２導電型のベース領域と、ベース領域の表面側に形成されており、第１側面絶縁膜に接している第１導電型のソース領域を備えている。第２底面絶縁膜の厚さが第１底面絶縁膜の厚さより厚く、第２電極部材の下端が第１電極部材の下端より半導体基板の表面側に位置している。
【０００７】
このような構成によれば、第２電極部材の下端が第１電極部材の下端より表面側に位置しているので、第２電極部材の下端周辺で発生する電界を緩和することができる。
【図面の簡単な説明】
【０００８】
【図１】実施例に係る半導体装置の平面図である。
【図２】図１のII−II断面図である。
【図３】実施例に係る半導体装置の製造方法を説明する図である（１）。
【図４】実施例に係る半導体装置の製造方法を説明する図である（２）。
【図５】実施例に係る半導体装置の製造方法を説明する図である（３）。
【図６】実施例に係る半導体装置の製造方法を説明する図である（４）。
【図７】実施例に係る半導体装置の製造方法を説明する図である（５）。
【図８】実施例に係る半導体装置の製造方法を説明する図である（６）。
【図９】実施例に係る半導体装置の製造方法を説明する図である（７）。
【図１０】実施例に係る半導体装置の製造方法を説明する図である（８）。
【図１１】実施例に係る半導体装置の製造方法を説明する図である（９）。
【図１２】実施例に係る半導体装置の製造方法を説明する図である（１０）。
【発明を実施するための形態】
【０００９】
図１に示すように、実施例に係る半導体装置１は、半導体基板２を備えている。半導体基板２は、例えばシリコンカーバイド（ＳｉＣ）から形成されている。半導体基板２の表面２０１には複数の第１トレンチ１０と一対の第２トレンチ２０が形成されている。複数の第１トレンチ１０と一対の第２トレンチ２０は並行している。平面視において、複数の第１トレンチ１０と一対の第２トレンチ２０はｙ方向に延びている。複数の第１トレンチ１０と一対の第２トレンチ２０はｘ方向に並んでいる。複数の第１トレンチ１０は、間隔をあけて配置されている。第１トレンチ１０と第２トレンチ２０は、間隔をあけて配置されている。複数の第１トレンチ１０が一対の第２トレンチ２０の間に形成されている。複数の第１トレンチ１０が、一対の第２トレンチ２０より半導体基板２の内周側に形成されている。第２トレンチ２０が第１トレンチ１０より半導体基板２の外周側に形成されている。
【００１０】
図２に示すように、半導体装置１は、半導体基板２の表面２０１を覆っている表面電極５１と、半導体基板２の裏面２０２を覆っている裏面電極５２を備えている（なお、図１では、表面電極５１と裏面電極５２を省略している。）。表面電極５１と裏面電極５２は、導電性を有している。表面電極５１と裏面電極５２は、例えばアルミニウム（Ａｌ）、ニッケル（Ｎｉ）、および、金（Ａｕ）等の金属を一つ又は複数用いて形成されている。表面電極５１の表面にはんだを介して端子が接続される（図示省略）。裏面電極５２の裏面にはんだを介して端子が接続される（図示省略）。
【００１１】
第１トレンチ１０は、半導体基板２の深さ方向（ｚ方向）に延びている。第１トレンチ１０は、底面１８と側面１９を備えている。第１トレンチ１０の内部に第１電極部材１１が配置されている。第１電極部材１１は、ゲート電極として機能する。第１電極部材１１は、例えばポリシリコンから形成されている。
【００１２】
第１電極部材１１と第１トレンチ１０の底面１８との間に第１底面絶縁膜１２が配置されている。第１底面絶縁膜１２は、第１トレンチ１０の底面１８を覆っている。第１電極部材１１と第１トレンチ１０の側面１９との間に第１側面絶縁膜１３が配置されている。第１側面絶縁膜１３は、第１トレンチ１０の側面１９を覆っている。第１底面絶縁膜１２と第１側面絶縁膜１３は、例えば二酸化ケイ素（ＳｉＯ２）から形成されている。第１底面絶縁膜１２と第１側面絶縁膜１３は、一体的に形成されている。第１底面絶縁膜１２と第１側面絶縁膜１３は、第１電極部材１１と半導体基板２を絶縁している。
【００１３】
第１電極部材１１の上に第１層間絶縁膜１４が配置されている。第１層間絶縁膜１４は、例えば二酸化ケイ素（ＳｉＯ２）から形成されている。第１層間絶縁膜１４は、第１電極部材１１の表面を覆っている。第１層間絶縁膜１４は、第１電極部材１１と表面電極５１を絶縁している。
【００１４】
第１トレンチ１０と同様に、第２トレンチ２０が、半導体基板２の深さ方向（ｚ方向）に延びている。第２トレンチ２０は、底面２８と側面２９を備えている。第２トレンチ２０の内部に第２電極部材２１が配置されている。第２電極部材２１は、例えばポリシリコンから形成されている。
【００１５】
第２電極部材２１と第２トレンチ２０の底面２８との間に第２底面絶縁膜２２が配置されている。第２底面絶縁膜２２は、第２トレンチ２０の底面２８を覆っている。第２電極部材２１と第２トレンチ２０の側面２９との間に第２側面絶縁膜２３が配置されている。第２側面絶縁膜２３は、第２トレンチ２０の側面２９を覆っている。第２底面絶縁膜２２と第２側面絶縁膜２３は、例えば二酸化ケイ素（ＳｉＯ２）から形成されている。第２底面絶縁膜２２と第２側面絶縁膜２３は、一体的に形成されている。第２底面絶縁膜２２と第２側面絶縁膜２３は、第２電極部材２１と半導体基板２を絶縁している。
【００１６】
第２側面絶縁膜２３の厚さｔ２３が、第１側面絶縁膜１３の厚さｔ１３より厚い。また、第２底面絶縁膜２２の厚さｔ２２が、第１底面絶縁膜１２の厚さｔ１２より厚い。第２電極部材２１の下端２１１が、第１電極部材１１の下端１１１より半導体基板２の表面側に位置している。
【００１７】
第２電極部材２１の上に第２層間絶縁膜２４が配置されている。第２層間絶縁膜２４は、例えば二酸化ケイ素（ＳｉＯ２）から形成されている。第２層間絶縁膜２４は、第２電極部材２１の表面を覆っている。第２層間絶縁膜２４は、第２電極部材２１と表面電極５１を絶縁している。
【００１８】
半導体基板２にはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が形成されている。半導体基板２には、裏面２０２側から表面２０１側に向かって順に、ドレイン領域４１、ドリフト領域４２、ベース領域４３、ソース領域４４、および、コンタクト領域４５が形成されている。また、半導体基板２にはフローティング領域４６が形成されている。第１トレンチ１０が、半導体基板２の表面２０１からソース領域４４とベース領域４３を貫通してドリフト領域４２まで延びている。第２トレンチ２０が、半導体基板２の表面２０１からベース領域４３を貫通してドリフト領域４２まで延びている。
【００１９】
ドレイン領域４１は、ｎ型の領域である。ドレイン領域４１は、不純物濃度が高い。ドレイン領域４１は、ドリフト領域４２の裏面側に形成されている。ドレイン領域４１は、半導体基板２の裏面２０２に露出する範囲に形成されている。ドレイン領域４１は、裏面電極５２に導通している。
【００２０】
ドリフト領域４２は、ｎ型の領域である。ドリフト領域４２の不純物濃度は、ドレイン領域４１の不純物濃度より低い。ドリフト領域４２は、ドレイン領域４１の表面側に形成されている。ドリフト領域４２は、ドレイン領域４１とベース領域４３の間に形成されている。ドリフト領域４２は、第１トレンチ１０と第２トレンチ２０に接する範囲に形成されている。ドリフト領域４２は、第１底面絶縁膜１２と第２底面絶縁膜２２に接している。ドリフト領域４２は、第１側面絶縁膜１３と第２側面絶縁膜２３に接している。
【００２１】
ベース領域４３は、ｐ型の領域である。ベース領域４３は、ドリフト領域４２の表面側に形成されている。ベース領域４３は、ドリフト領域４２とソース領域４４およびコンタクト領域４５との間に形成されている。ベース領域４３は、第１トレンチ１０と第２トレンチ２０に接する範囲に形成されている。ベース領域４３は、第１側面絶縁膜１３と第２側面絶縁膜２３に接している。ベース領域４３の下端は、第１電極部材１１の下端１１１及び第２電極部材２１の下端２１１よりも半導体基板２の表面２０１側に位置する。上述したように、第１電極部材１１の下端１１１は第２電極部材２１の下端２１１よりも半導体基板２の表面２０１側に位置する。したがって、第１電極部材１１がベース領域４３からドリフト領域４２側に突き出す幅ｔ１４は、第２電極部材２１がベース領域４３からドリフト領域４２側に突き出す幅ｔ２４よりも大きい。
【００２２】
ソース領域４４は、ｎ型の領域である。ソース領域４４の不純物濃度は、ドリフト領域４２の不純物濃度より高い。ソース領域４４は、ベース領域４３の表面側に形成されている。ソース領域４４は、ベース領域４３によってドリフト領域４２から分離されている。ソース領域４４は、第１トレンチ１０に接する範囲に形成されている。ソース領域４４は、第１側面絶縁膜１３に接している。ソース領域４４は、半導体基板２の表面２０１に露出する範囲に島状に形成されている。ソース領域４４は、表面電極５１に導通している。
【００２３】
コンタクト領域４５は、ｐ型の領域である。コンタクト領域４５の不純物濃度は、ベース領域４３の不純物濃度より高い。コンタクト領域４５は、ベース領域４３の表面側に形成されている。コンタクト領域４５は、ソース領域４４と異なる位置に形成されている。コンタクト領域４５は、半導体基板２の表面２０１に露出する範囲に島状に形成されている。コンタクト領域４５は、表面電極５１に導通している。
【００２４】
フローティング領域４６は、ｐ型の領域である。フローティング領域４６の不純物濃度は、ベース領域４３の不純物濃度より高い。フローティング領域４６は、ドリフト領域４２の内部に形成されている。フローティング領域４６は、第１トレンチ１０の底面１８の周囲と第２トレンチ２０の底面２８の周囲に形成されている。第１トレンチ１０の下部のフローティング領域４６は、第１トレンチ１０の底面１８と側面１９に接する範囲に形成されている。第１トレンチ１０の下部のフローティング領域４６は、第１底面絶縁膜１２に接している。また、第２トレンチ２０の下部のフローティング領域４６は、第２トレンチ２０の底面２８と側面２９に接する範囲に形成されている。第２トレンチ２０の下部のフローティング領域４６は、第２底面絶縁膜２２に接している。フローティング領域４６の電位は、フローティング状態になっている。
【００２５】
また、半導体基板２の外周領域には、凹部７０が形成されている。これによって、半導体基板２の外周領域にメサ構造が形成されている。凹部７０は、第２トレンチ２０より半導体基板２の外周側において半導体基板２の表面２０１に形成されている。凹部７０は、半導体基板２の表面２０１からベース領域４３を貫通してドリフト領域４２まで延びている。凹部７０は、ベース領域４３の下端より深い位置まで窪んでいる。凹部７０は、底面７８と側面７９を備えている。凹部７０の底面７８は、ベース領域４３の下端より半導体基板２の裏面側に位置している。凹部７０の底面７８と側面７９は、絶縁膜７１によって覆われている。
【００２６】
凹部７０は、複数の第１トレンチ１０と一対の第２トレンチ２０の周囲に形成されている。凹部７０は、複数の第１トレンチ１０と一対の第２トレンチ２０の周囲を一巡している。凹部７０は、複数の第１トレンチ１０と一対の第２トレンチ２０を囲んでいる。
【００２７】
また、半導体基板２には複数のガードリング領域８１が形成されている。ガードリング領域８１は、ｐ型の領域である。ガードリング領域８１は、凹部７０の底面７８に露出する範囲に形成されている。ガードリング領域８１は、複数の第１トレンチ１０と一対の第２トレンチ２０の周囲に形成されている。各ガードリング領域８１は、複数の第１トレンチ１０と一対の第２トレンチ２０の周囲を一巡している。
【００２８】
上記の構成を備える半導体装置１を使用するときは、表面電極５１と裏面電極５２の間に裏面電極５２がプラスとなる電圧を印加する。第１電極部材１１（ゲート電極）にオン電位（チャネルが形成されるのに必要な電位以上の電位）を印加すると、第１側面絶縁膜１３に接する範囲のベース領域４３にチャネルが形成される。これにより、ＭＯＳＦＥＴがオンになる。そうすると、電子が、表面電極５１から、ソース領域４４、ベース領域４３に形成されたチャネル、ドリフト領域４２、及び、ドレイン領域４１を介して、裏面電極５２に流れる。これによって、裏面電極５２から表面電極５１に電流が流れる。
【００２９】
第１電極部材１１（ゲート電極）の電位をオフ電位まで低下させると、チャネルが消失し、ＭＯＳＦＥＴがオフする。ＭＯＳＦＥＴがオフすることで、裏面電極５２の電位が表面電極５１の電位よりも高くなる。また、ＭＯＳＦＥＴがオフすると、ベース領域４３からドリフト領域４２に空乏層が広がる。空乏化したドリフト領域４２によって、裏面電極５２と表面電極５１の間の電圧が保持される。このため、空乏化したドリフト領域４２と、ドリフト領域４２に隣接する絶縁膜の内部に電界が発生する。第１電極部材１１と第２電極部材２１は、ベース領域４３から空乏化したドリフト領域４２側に向かって突出している。このため、第１電極部材１１の下端１１１と第２電極部材２１１の下端に周辺に電界が集中しやすい。一般的には、第１電極部材１１の下端１１１の周辺よりも、半導体基板２の外周側に形成されている第２電極部材２１の下端２１１の周辺に電界が集中しやすい。そこで上記の構成では、第２底面絶縁膜２２の厚さｔ２２が第１底面絶縁膜１２の厚さｔ１２より厚くなっており、これによって、第２電極部材２１の下端２１１が第１電極部材１１の下端１１１より半導体基板２の表面側に位置している構成を採用している。つまり、第２電極部材２１がドリフト領域４２に突き出す幅ｔ２４が、第１電極部材１１がドリフト領域４２に突き出す幅ｔ１４よりも小さい。この構成によれば、第２電極部材２１の下端２１１の周辺における電解を緩和することができる。したがって、第２電極部材２１の下端２１１の周辺で、第２底面絶縁膜２２及び第２側面絶縁膜２３の絶縁破壊を防止することができる。
【００３０】
また、上記の構成によれば、第１トレンチ１０内の第１底面絶縁膜１２の厚さｔ１２を厚くしないので、第１電極部材１１（ゲート電極）の下端１１１を半導体基板２の深い位置に置くことができる。これによって、第１電極部材１１（ゲート電極）にオン電位を印加したときにベース領域４３に確実にチャネルを形成することができ、低いオン抵抗を実現することができる。また、上記の構成によれば、第１トレンチ１０における第１側面絶縁膜１３に接する範囲にソース領域４４が形成されているものの、第２トレンチ２０における第２側面絶縁膜２３に接する範囲にはソース領域４４が形成されていない。よって、第２トレンチ２０については半導体素子（ＭＯＳＦＥＴ）が形成されていない。したがって、第２底面絶縁膜２２の厚さｔ２２を厚くしても、ＭＯＳＦＥＴの動作に影響はない。
【００３１】
次に、半導体装置の製造方法の一例について説明する。半導体装置を製造するときは、図３に示すように、まず、半導体基板２を準備する。半導体基板２には、第１トレンチ１０と第２トレンチ２０と凹部７０が形成されている。また、半導体基板２には、ドリフト領域４２、ベース領域４３、ソース領域４４、コンタクト領域４５、フローティング領域４６、および、ガードリング領域８１が形成されている。
【００３２】
次に、図４に示すように、半導体基板２の表面２０１に第１絶縁膜９１を成長させる。これによって、第１トレンチ１０の底面１８と側面１９に第１絶縁膜９１が成長する。また、第２トレンチ２０の底面２８と側面２９に第１絶縁膜９１が成長する。第１トレンチ１０の内部と第２トレンチ２０の内部に第１絶縁膜９１が充填される。また、凹部７０の底面７８と側面７９に第１絶縁膜９１が成長する。この工程は、公知のプラズマＣＶＤによって実行される。
【００３３】
次に、図５に示すように、成長させた第１絶縁膜９１の一部を除去する。この工程は、公知のドライエッチングによって実行される。例えば、炭素（Ｃ）を含有するプロセスガスを用いて異方性のエッチングを行う。プロセスガスは、例えば、ＣＦ４、ＣＨＦ３、及び、Ａｒを含有している。ＣＦ４とＣＨＦ３とＡｒの含有割合は、例えば９：１：１００である。エッチングにおける周波数は、例えば３８０ＫＨｚ〜１３．５６ＭＨｚである。また、プロセスガスの圧力は、例えば３０〜２００ｍＴｏｒｒ（約４．０〜２７Ｐａ）である。エッチングによって半導体基板２の表面２０１の第１絶縁膜９１が除去される。また、第１トレンチ１０の内部と第２トレンチ２０の内部の第１絶縁膜９１の一部が除去される。第１トレンチ１０の底面と第２トレンチ２０の底面に厚い絶縁膜が残存し、第１トレンチ１０の側面と第２トレンチ２０の側面に薄い絶縁膜が残存する。また、凹部７０の内部の第１絶縁膜９１が除去される。
【００３４】
次に、図６に示すように、第２トレンチ２０の内部の第１絶縁膜９１の表面にマスク９５を形成する。マスク９５の厚さは、例えば２μｍである。次に、図７に示すように、第１トレンチ１０の内部に残存している第１絶縁膜９１の一部を除去する。これによって、第１トレンチ１０の底面１８の第１絶縁膜９１の厚さが薄くなる。また、第１トレンチ１０の側面１９の第１絶縁膜９１が除去される。この工程は、公知のウェットエッチングによって実行される。例えば、フッ酸を用いてエッチングする。第１トレンチ１０の底面１８の第１絶縁膜９１の厚さを精度良くコントロールするためにエッチングレートを低くすることが好ましい。そのために、低温でエッチングすることが好ましい。
【００３５】
次に、図８に示すように、マスク９５を除去する。例えば、酸素プラズマによるアッシング及び硫酸過水によってマスク９５を除去する。これによって、第２トレンチ２０の内部の第１絶縁膜９１が露出する。
【００３６】
次に、図９に示すように、第１トレンチ１０の内部の第１絶縁膜９１の表面と第２トレンチ２０の内部の第１絶縁膜９１の表面に第２絶縁膜９２を成長させる。この工程は、公知のプラズマＣＶＤによって実行される。第１トレンチ１０の底面１８では、第１絶縁膜９１と第２絶縁膜９２が重なることによって第１底面絶縁膜１２が形成される。また、第１トレンチ１０の側面１９では、第２絶縁膜９２によって第１側面絶縁膜１３が形成される。第２トレンチ２０の底面２８では、第１絶縁膜９１と第２絶縁膜９２が重なることによって第２底面絶縁膜２２が形成される。また、第２トレンチ２０の側面２９では、第１絶縁膜９１と第２絶縁膜９２が重なることによって第２側面絶縁膜２３が形成される。
【００３７】
次に、図１０に示すように、第２絶縁膜９２の表面に電極部材９４を成長させる。電極部材９４は、例えばポリシリコン（Ｐｏｌｙ  Ｓｉ）から形成される。次に、図１１に示すように、成長させた電極部材９４の一部を除去する。この工程は、公知のドライエッチングによって実行される。例えば、炭素（Ｃ）を含有するプロセスガスを用いて等方性のエッチングを行う。プロセスガスは、例えば、ＣＦ４、及び、Ｏ２を含有している。ＣＦ４とＯ２の含有割合は、例えば５０：１０である。マイクロ波を用いてエッチングする。また、プロセスガスの圧力は、例えば３０〜２００ｍＴｏｒｒ（約４．０〜２７Ｐａ）である。エッチング後に残存する電極部材９４によって、第１トレンチ１０の内部に第１電極部材１１が形成される。また、第２トレンチ２０の内部に第２電極部材２１が形成される。
【００３８】
続いて、図１２に示すように、半導体基板２の表面２０１の第２絶縁膜９２を除去し、第１電極部材１１の上に第１層間絶縁膜１４を形成するとともに第２電極部材２１の上に第２層間絶縁膜２４を形成する。また、半導体基板２の表面２０１に表面電極５１を形成する。また、半導体基板２のドリフト領域４２の裏面側にドレイン領域４１を形成する。また、半導体基板２の裏面２０２に裏面電極５２を形成する。これによって、半導体装置１を製造することができる。
【００３９】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４０】
１      ：半導体装置
２      ：半導体基板
１０    ：第１トレンチ
１１    ：第１電極部材
１２    ：第１底面絶縁膜
１３    ：第１側面絶縁膜
１４    ：第１層間絶縁膜
１８    ：底面
１９    ：側面
２０    ：第２トレンチ
２１    ：第２電極部材
２２    ：第２底面絶縁膜
２３    ：第２側面絶縁膜
２４    ：第２層間絶縁膜
２８    ：底面
２９    ：側面
４１    ：ドレイン領域
４２    ：ドリフト領域
４３    ：ベース領域
４４    ：ソース領域
４５    ：コンタクト領域
４６    ：フローティング領域
５１    ：表面電極
５２    ：裏面電極
７０    ：凹部
７１    ：絶縁膜
７８    ：底面
７９    ：側面
８１    ：ガードリング領域
９１    ：第１絶縁膜
９２    ：第２絶縁膜
９４    ：電極部材
９５    ：マスク
１１１  ：下端
２０１  ：表面
２０２  ：裏面
２１１  ：下端
【図１】
2017139423.tif 000003
【図２】
2017139423.tif 000004
【図３】
2017139423.tif 000005
【図４】
2017139423.tif 000006
【図５】
2017139423.tif 000007
【図６】
2017139423.tif 000008
【図７】
2017139423.tif 000009
【図８】
2017139423.tif 000010
【図９】
2017139423.tif 000011
【図１０】
2017139423.tif 000012
【図１１】
2017139423.tif 000013
【図１２】
2017139423.tif 000014