(57)【要約】【課題】蓄電装置の過充電および過放電を防止する過放電防止回路を提供する。【解決手段】充放電部を用いて充放電される蓄電装置の過充電および過放電を防止する保護回路であって、蓄電装置と充放電部との間に設けられ、蓄電装置と充放電部との電気的な接続を切り替える第１ＭＯＳトランジスタと、蓄電装置側の電源電圧および充放電部側の出力電圧に基づいて、第１ＭＯＳトランジスタのゲート電圧を自動的に制御するゲート制御回路とを備える保護回路を提供する。【選択図】図１
2017093047.tif 000002
【特許請求の範囲】
【請求項１】
充放電部を用いて充放電される蓄電装置の過充電および過放電を防止する保護回路であって、
前記蓄電装置と前記充放電部との間に設けられ、前記蓄電装置と前記充放電部との電気的な接続を切り替える第１ＭＯＳトランジスタと、
前記蓄電装置側の電源電圧および前記充放電部側の出力電圧に基づいて、前記第１ＭＯＳトランジスタのゲート電圧を自動的に制御するゲート制御回路と
を備える保護回路。
【請求項２】
充放電部を用いて充放電される蓄電装置の過充電および過放電を防止する保護回路であって、
前記蓄電装置と前記充放電部との間に設けられ、前記蓄電装置と前記充放電部との電気的な接続を切り替える１個の第１ＭＯＳトランジスタと、
前記蓄電装置側の電源電圧および前記充放電部側の出力電圧に基づいて、前記第１ＭＯＳトランジスタのバルクの電位を自動的に制御するバルク制御部と
を備える保護回路。
【請求項３】
前記蓄電装置側の電源電圧および前記充放電部側の出力電圧に基づいて、前記第１ＭＯＳトランジスタのゲート電圧を自動的に制御するゲート制御回路を
さらに備える請求項２に記載の保護回路。
【請求項４】
前記蓄電装置と前記充放電部との間の電流パスには、前記第１ＭＯＳトランジスタ以外のＭＯＳトランジスタが設けられていない
請求項１から３のいずれか一項に記載の保護回路。
【請求項５】
前記ゲート制御回路は、
一端に前記蓄電装置側の電源電圧が入力され、ゲート端子に前記充放電部側の出力電圧が入力される第２ＭＯＳトランジスタと、
一端に前記充放電部側の出力電圧が入力され、ゲート端子に前記蓄電装置側の電源電圧が入力される第３ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタの他端と、前記第３ＭＯＳトランジスタの他端との接続点の電位に基づく信号を、前記第１ＭＯＳトランジスタの前記ゲート端子に出力するインバータ回路と
を備える
請求項１または３に記載の保護回路。
【請求項６】
前記ゲート制御回路は、
前記蓄電装置側の電源電圧と前記充放電部側の出力電圧との比較に基づく信号を出力する比較器と、
前記比較器の出力した信号に基づき、前記蓄電装置側の電源電圧を出力するか否かを切り替える第１スイッチと、
前記比較器の出力した信号を反転した信号に基づき、前記充放電部側の出力電圧を出力するか否かを切り替える第２スイッチと、
前記第１スイッチおよび前記第２スイッチが出力する信号に応じた信号を、前記第１ＭＯＳトランジスタのゲート端子に出力するインバータ回路と
を備える請求項１または３に記載の保護回路。
【請求項７】
前記バルク制御部は、前記第１ＭＯＳトランジスタのバルク電位を、前記蓄電装置側の電源電圧および前記充放電部側の出力電圧のいずれか高い方の電圧に応じた電位に設定する
請求項２または３に記載の保護回路。
【請求項８】
前記バルク制御部は、
一端に前記蓄電装置側の電源電圧が入力され、ゲート端子に前記充放電部側の出力電圧が入力される第４ＭＯＳトランジスタと、
一端に前記充放電部側の出力電圧が入力され、ゲート端子に前記蓄電装置側の電源電圧が入力される第５ＭＯＳトランジスタと
を備え、
前記第１ＭＯＳトランジスタの前記バルクの電位を、前記第４ＭＯＳトランジスタの他端と、前記第５ＭＯＳトランジスタの他端との接続点の電位に設定する
請求項７に記載の保護回路。
【請求項９】
前記第１ＭＯＳトランジスタは、ＰＭＯＳトランジスタで構成される
請求項１から８のいずれか一項に記載の保護回路。
【請求項１０】
前記保護回路が１チップで構成される
請求項１から９のいずれか一項に記載の保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、保護回路に関する。
【背景技術】
【０００２】
従来、充放電制御回路は、少なくとも２つのＭＯＳトランジスタを蓄電装置に直列接続し、ＭＯＳトランジスタのオンオフを切り替えることにより、蓄電装置の過充電および過放電を防止していた（例えば、特許文献１参照）。
特許文献１  特開２００５−２８７１４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の充放電制御回路においては、蓄電装置に直列に接続された少なくとも２つのＭＯＳトランジスタの占める面積が大きかった。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、充放電部を用いて充放電される蓄電装置の過充電および過放電を防止する保護回路であって、蓄電装置と充放電部との間に設けられ、蓄電装置と充放電部との電気的な接続を切り替える第１ＭＯＳトランジスタと、蓄電装置側の電源電圧および充放電部側の出力電圧に基づいて、第１ＭＯＳトランジスタのゲート電圧を自動的に制御するゲート制御回路とを備える保護回路を提供する。
【０００５】
本発明の第２の態様においては、充放電部を用いて充放電される蓄電装置の過充電および過放電を防止する保護回路であって、蓄電装置と充放電部との間に設けられ、蓄電装置と充放電部との電気的な接続を切り替える１個の第１ＭＯＳトランジスタと、蓄電装置側の電源電圧および充放電部側の出力電圧に基づいて、第１ＭＯＳトランジスタのバルクの電位を自動的に制御するバルク制御部とを備える保護回路を提供する。
【０００６】
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００７】
【図１】制御システム２００の構成の概要を示す。
【図２Ａ】過充電防止時の制御システム２００の動作の一例を示す。
【図２Ｂ】過放電防止時の制御システム２００の動作の一例を示す。
【図３】実施例１に係る制御システム２００の構成の一例を示す。
【図４】実施例１に係る保護回路１００の過充電保護時の動作の一例を示す。
【図５】実施例１に係る保護回路１００の過放電保護時の動作の一例を示す。
【図６】比較例１に係る制御システム６００の構成の一例を示す。
【図７】実施例２に係る制御システム２００の構成の一例を示す。
【図８】ゲート制御回路２０の構成の一例を示す。
【図９】バルク制御部３０の構成の一例を示す。
【発明を実施するための形態】
【０００８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
図１は、制御システム２００の構成の概要を示す。本例の制御システム２００は、保護回路１００、蓄電装置７０および充放電部８０を備える。
【００１０】
保護回路１００は、蓄電装置７０の過充電および過放電を防止する。保護回路１００は、蓄電装置７０と充放電部８０との間に設けられる。
【００１１】
切替部１０は、蓄電装置７０と充放電部８０とを電気的に接続するか否かを切り替える。切替部１０は、ＰＭＯＳまたはＮＭＯＳのいずれかのＭＯＳトランジスタで構成される。切替部１０の一端は蓄電装置７０の出力端子に接続され、他端が充放電部８０の出力端子に接続される。切替部１０の一端には蓄電装置７０の電源電圧ＶＤＤが入力され、他端には充放電部８０の出力電圧Ｖｏｕｔが入力される。なお、本明細書において、蓄電装置７０の電源電圧ＶＤＤとは、蓄電装置７０と切替部１０との間の端子に印加される電圧を指し、充放電部８０の出力電圧Ｖｏｕｔとは、充放電部８０と切替部１０との間の端子に印加される電圧を指す。
【００１２】
ゲート制御回路２０は、電源電圧ＶＤＤおよび出力電圧Ｖｏｕｔに応じて、切替部１０のオンオフ信号を自動的に制御する。本例のゲート制御回路２０は、電源電圧ＶＤＤおよび出力電圧ＶＯＵＴの大小関係に基づいて、切替部１０のオンオフ信号のハイ電圧を自動的に制御する。ゲート制御回路２０は、設定したオンオフ信号のハイ電圧に応じて、切替部１０の有するＭＯＳトランジスタのゲート電圧を制御する。例えば、ゲート制御回路２０は、電源電圧ＶＤＤおよび出力電圧Ｖｏｕｔの高い方の電圧に応じた信号を出力する。また、ゲート制御回路２０は、入力された電源電圧ＶＤＤまたは出力電圧Ｖｏｕｔのいずれかをそのまま出力してもよい。なお、本明細書において、切替部１０を自動的に制御するとは、電源電圧ＶＤＤと出力電圧Ｖｏｕｔとの電圧値を算出することなく、電源電圧ＶＤＤおよび出力電圧Ｖｏｕｔの大小関係に応じて切替部１０のオンオフ信号のハイ電圧を変更することを指す。
【００１３】
バルク制御部３０は、電源電圧ＶＤＤと出力電圧Ｖｏｕｔとに応じて、切替部１０の有するＭＯＳトランジスタの寄生ダイオードの向きを自動的に制御する。本例のバルク制御部３０は、電源電圧ＶＤＤおよび出力電圧Ｖｏｕｔの大小関係に基づいて、ＭＯＳトランジスタのバルク電位を制御する。例えば、バルク制御部３０は、ＭＯＳトランジスタのバルク電位を電源電圧ＶＤＤまたは出力電圧Ｖｏｕｔのいずれか高い電圧に応じた電位に設定する。また、バルク制御部３０は、入力された電源電圧ＶＤＤまたは出力電圧ＶｏｕｔのいずれかをそのままＭＯＳトランジスタのバルクに印加してもよい。なお、バルクの制御の観点からは、保護回路１００を１チップで構成することが好ましい。
【００１４】
第１比較器４０は、過充電から蓄電装置７０を保護するために、予め定められた電圧と入力電圧ＶＩＮ１とを比較する。入力電圧ＶＩＮ１は、出力電圧Ｖｏｕｔに対応して第１比較器４０に入力される電圧である。本例の第１比較器４０は、ヒステリシス動作をすべく、充電閾値電圧Ｖｃ１，Ｖｃ２のいずれかと出力電圧Ｖｏｕｔとを比較する。第１比較器４０は、比較した結果に基づいて、ＧＮＤ電圧および入力電圧ＶＩＮ１のいずれかを出力する。
【００１５】
第２比較器５０は、過放電から蓄電装置７０を保護するために、予め定められた電圧と、入力電圧ＶＩＮ２とを比較する。入力電圧ＶＩＮ２は、出力電圧Ｖｏｕｔに対応して第２比較器５０に入力される電圧である。本例の第２比較器５０は、ヒステリシス動作をすべく、放電閾値電圧Ｖｄ１，Ｖｄ２のいずれかと出力電圧Ｖｏｕｔとを比較する。第２比較器５０は、比較した結果に基づいて、ＧＮＤ電圧および入力電圧ＶＩＮ２のいずれかを出力する。
【００１６】
論理回路６０は、第１比較器４０および第２比較器５０の出力した信号に基づいて、ハイまたはローのいずれかの信号を生成する。論理回路６０は、生成した信号をゲート制御回路２０に出力する。また、論理回路６０は、第１比較器４０および第２比較器５０の出力した信号に基づいて、ＧＮＤ電圧または電源電圧ＶＤＤのいずれかをゲート制御回路２０に出力するように構成されてもよい。
【００１７】
蓄電装置７０は、充放電部８０と電気的に接続されることにより充電される。また、蓄電装置７０は、充電された電力を充放電部８０に放電する。例えば、蓄電装置７０は、電源電圧ＶＤＤが所定の電圧よりも小さい場合に充電される。蓄電装置７０は、電池またはその他の蓄電素子であってよい。
【００１８】
充放電部８０は、充電部および放電部を有する。充放電部８０は、充電部と蓄電装置７０とが電気的に接続された場合に、蓄電装置７０の充電を開始する。また、充放電部８０は、放電部と蓄電装置７０とが電気的に接続された場合に、蓄電装置７０の放電を開始する。なお、充放電部８０は、充電部としてチャージャを有し、放電部としてシステム等の負荷部を有してよい。
【００１９】
図２Ａは、過充電防止時の制御システム２００の動作の一例を示す。横軸は出力電圧Ｖｏｕｔ［Ｖ］を示し、縦軸は電源電圧ＶＤＤ［Ｖ］を示す。
【００２０】
保護回路１００は、出力電圧Ｖｏｕｔが上側充電閾値電圧Ｖｃ１となるまで蓄電装置７０を充電する。出力電圧Ｖｏｕｔが上側充電閾値電圧Ｖｃ１となると過充電を防止するため、切替部１０をオフして充電を停止する。次に、蓄電装置７０に蓄積された電荷がシステム等に供給され、出力電圧Ｖｏｕｔが低下することにより下側充電閾値電圧Ｖｃ２となると、再び蓄電装置７０を充電するために切替部１０をオンする。このように、保護回路１００は、出力電圧Ｖｏｕｔの大きさに応じて充電閾値電圧Ｖｃの値を変更することにより、過充電を防止すべくヒステリシスに動作する。
【００２１】
上側充電閾値電圧Ｖｃ１および下側充電閾値電圧Ｖｃ２は、充電閾値電圧Ｖｃの一例であり、蓄電装置７０の特性に応じて設定されてよい。上側充電閾値電圧Ｖｃ１は、蓄電装置７０の過充電を防止できるような電圧に設定される。また、下側充電閾値電圧Ｖｃ２は、上側充電閾値電圧Ｖｃ１よりも小さい電圧に設定される。上側充電閾値電圧Ｖｃ１および下側充電閾値電圧Ｖｃ２は、第１比較器４０が誤作動しない程度に離れていることが好ましい。例えば、上側充電閾値電圧Ｖｃ１および下側充電閾値電圧Ｖｃ２は、それぞれ４．２Ｖおよび４．１Ｖである。
【００２２】
図２Ｂは、過放電防止時の制御システム２００の動作の一例を示す。横軸は電源電圧ＶＤＤ［Ｖ］を示し、縦軸は出力電圧Ｖｏｕｔ［Ｖ］を示す。
【００２３】
保護回路１００は、電源電圧ＶＤＤが低下して下側放電閾値電圧Ｖｄ２となるまで、蓄電装置７０を放電させる。電源電圧ＶＤＤが下側放電閾値電圧Ｖｄ２となると過放電を防止するため、切替部１０をオフして放電を停止する。次に、蓄電装置７０が充電され、電源電圧ＶＤＤが増加することにより上側放電閾値電圧Ｖｄ１となると、再び蓄電装置７０を放電させるために切替部１０がオンする。このように、保護回路１００は、電源電圧ＶＤＤの大きさに応じて放電閾値電圧Ｖｄの値を変更することにより、過放電を防止すべくヒステリシスに動作する。
【００２４】
上側放電閾値電圧Ｖｄ１および下側放電閾値電圧Ｖｄ２は、放電閾値電圧Ｖｄの一例であり、蓄電装置７０の特性に応じて設定されてよい。下側放電閾値電圧Ｖｄ２は、蓄電装置７０の過放電を防止できるような電圧に設定される。また、上側放電閾値電圧Ｖｄ１は、下側放電閾値電圧Ｖｄ２よりも大きい電圧に設定される。上側放電閾値電圧Ｖｄ１および下側放電閾値電圧Ｖｄ２は、第２比較器５０が誤作動しない程度に離れていることが好ましい。例えば、上側放電閾値電圧Ｖｄ１および下側放電閾値電圧Ｖｄ２は、それぞれ２．７Ｖおよび２．６Ｖである。
【００２５】
なお、保護回路１００は、例えば、特開２０１５−１２６６２２号公報に開示された基準電圧生成回路を用いることにより、第１比較器４０および第２比較器５０において充電閾値電圧Ｖｃおよび放電閾値電圧Ｖｄに対応する基準電圧を生成してよい。これにより、保護回路１００は、超低消費電力なヒステリシス動作を実現できる。
【００２６】
（実施例１）
図３は、実施例１に係る制御システム２００の構成の一例を示す。本例の切替部１０は、第１ＭＯＳトランジスタ（ＭＯＳ１）からなる。また、ゲート制御回路２０は、第２ＭＯＳトランジスタ（ＭＯＳ２）、第３ＭＯＳトランジスタ（ＭＯＳ３）およびインバータ回路ＩＮＶを備える。充放電部８０は、チャージャ８１およびシステム８２を備える。
【００２７】
第１ＭＯＳトランジスタは、蓄電装置７０と充放電部８０とを電気的に接続するか否かを切り替える。第１ＭＯＳトランジスタは、蓄電装置７０と充放電部８０との間の電流パスに設けられ、電流パスにはその他のＭＯＳトランジスタが設けられていない。ここで、電流パスに設けられるＭＯＳトランジスタは、充放電時の電流に対応できるように設計する必要がある。そのため、電流パスに設けられる第１ＭＯＳトランジスタは、電流パスに設けられない第２ＭＯＳトランジスタおよび第３ＭＯＳトランジスタよりも占有する面積が大きい。本例の切替部１０は、電流パス上のＭＯＳトランジスタを１つだけ設ければよいので、占有する面積が小さくなる。
【００２８】
第２ＭＯＳトランジスタおよび第３ＭＯＳトランジスタは、電源電圧ＶＤＤおよび出力電圧Ｖｏｕｔが入力され、電源電圧ＶＤＤおよび出力電圧Ｖｏｕｔの比較に基づく信号ＶＡをインバータ回路ＩＮＶに出力する。第２ＭＯＳトランジスタは、一端に電源電圧ＶＤＤが入力され、ゲート端子に出力電圧Ｖｏｕｔが入力される。第３ＭＯＳトランジスタは、一端に出力電圧Ｖｏｕｔが入力され、ゲート端子に電源電圧ＶＤＤが入力される。第２ＭＯＳトランジスタおよび第３ＭＯＳトランジスタは、第２ＭＯＳトランジスタの他端と、第３ＭＯＳトランジスタの他端との接続点の電位に基づく信号を信号ＶＡとしてインバータ回路ＩＮＶに出力する。また、第２ＭＯＳトランジスタおよび第３ＭＯＳトランジスタは、電源電圧ＶＤＤおよび出力電圧Ｖｏｕｔのいずれか大きい方を信号ＶＡとして出力してよい。
【００２９】
インバータ回路ＩＮＶは、入力された信号ＶＡおよび論理回路６０の出力に応じた信号を第１ＭＯＳトランジスタのゲート端子に入力する。インバータ回路ＩＮＶは、ＣＭＯＳインバータ等の一般的なインバータ回路であってよい。
【００３０】
例えば、電源電圧ＶＤＤが出力電圧Ｖｏｕｔよりも大きい場合、第２ＭＯＳトランジスタのゲート電圧が電源電圧ＶＤＤよりも小さくなるので、第２ＭＯＳトランジスタがオンする。また、第３ＭＯＳトランジスタのゲート電圧が出力電圧Ｖｏｕｔよりも大きくなるので、第３ＭＯＳトランジスタがオフする。これにより、信号ＶＡとして、電源電圧ＶＤＤと略等しい電圧が出力される。
【００３１】
一方、電源電圧ＶＤＤが出力電圧Ｖｏｕｔよりも小さい場合、第２ＭＯＳトランジスタのゲート電圧が電源電圧ＶＤＤよりも大きくなるので、第２ＭＯＳトランジスタがオフする。また、第３ＭＯＳトランジスタのゲート電圧が出力電圧Ｖｏｕｔよりも小さくなるので、第３ＭＯＳトランジスタがオンする。これにより、信号ＶＡとして、出力電圧Ｖｏｕｔと略等しい電圧が出力される。
【００３２】
チャージャ８１は、蓄電装置７０と電気的に接続された場合に、蓄電装置７０を充電する。チャージャ８１が蓄電装置７０を充電するか否かは、切替部１０のオンオフに応じて切り替えられる。
【００３３】
システム８２は、蓄電装置７０が放電した電力に応じて動作する負荷部である。システム８２に電力が放電されるか否かは、切替部１０のオンオフに応じて切り替えられる。
【００３４】
次に、より具体的な保護回路１００の動作について説明する。一例において、保護回路１００は、出力電圧Ｖｏｕｔが電源電圧ＶＤＤよりも大きい場合に、過充電を防止すべく動作する。また、保護回路１００は、保護回路１００にチャージャ８１が接続されていない場合に過放電を防止すべく動作する。なお、本例の第１比較器４０は、上側充電閾値電圧Ｖｃ１および下側充電閾値電圧Ｖｃ２を、それぞれ４．２Ｖおよび４．１Ｖに設定する。また、第２比較器５０は、上側放電閾値電圧Ｖｄ１および下側放電閾値電圧Ｖｄ２を、それぞれ２．７Ｖおよび２．６Ｖに設定する。
【００３５】
過充電保護の場合、入力電圧ＶＩＮ１が上昇してもなお４．２Ｖより小さい場合、第１比較器４０の出力電圧はＧＮＤ電圧となる。第１比較器４０からＧＮＤ電圧が入力されると、論理回路６０の出力電圧はハイ電圧となり、第１ＭＯＳトランジスタがオンする。これにより、保護回路１００は、チャージャ８１に蓄電装置７０を充電させる。
【００３６】
次に、入力電圧ＶＩＮ１が上昇し４．２Ｖとなると、第１比較器４０の出力電圧は、入力電圧ＶＩＮ１となる。第１比較器４０から入力電圧ＶＩＮ１が入力されると、論理回路６０の出力電圧はＧＮＤ電圧となり、第１ＭＯＳトランジスタがオフする。これにより、保護回路１００は、チャージャ８１から蓄電装置７０への充電を停止させる。
【００３７】
その後、入力電圧ＶＩＮ１が降下し４．１Ｖとなると、第１比較器４０の出力電圧は、ＧＮＤ電圧となる。第１比較器４０からＧＮＤ電圧が入力されると、論理回路６０の出力電圧はハイ電圧となり、第１ＭＯＳトランジスタがオンする。これにより、保護回路１００は、チャージャ８１から蓄電装置７０への充電を再開させる。
【００３８】
過放電保護の場合、入力電圧ＶＩＮ２が降下してもなお２．６Ｖより大きい場合、第２比較器５０の出力電圧はＧＮＤ電圧となる。第２比較器５０からＧＮＤ電圧が入力されると、論理回路６０の出力電圧はハイ電圧となり、第１ＭＯＳトランジスタがオンする。これにより、保護回路１００は、蓄電装置７０からシステム８２へ放電させる。
【００３９】
次に、入力電圧ＶＩＮ２が降下し２．６Ｖとなると、第２比較器５０の出力電圧は、入力電圧ＶＩＮ２となる。第２比較器５０から入力電圧ＶＩＮ２が入力されると、論理回路６０の出力電圧はＧＮＤ電圧となり、第１ＭＯＳトランジスタがオフする。これにより、保護回路１００は、蓄電装置７０からシステム８２への放電を停止させる。
【００４０】
その後、入力電圧ＶＩＮ２が上昇し２．７Ｖとなると、第２比較器５０の出力電圧は、ＧＮＤ電圧となる。第２比較器５０からＧＮＤ電圧が入力されると、論理回路６０の出力電圧はハイ電圧となり、第１ＭＯＳトランジスタがオンする。保護回路１００は、蓄電装置７０からシステム８２への放電を再開させる。
【００４１】
以上の通り、本例の保護回路１００は、蓄電装置７０を過充電および過放電から保護する。この場合、保護回路１００は、蓄電装置７０と充放電部８０との間にＭＯＳトランジスタを１つのみ有するので、ＭＯＳトランジスタを２つ設ける場合と比べて保護回路１００の面積が半減し、オン抵抗が半減する。
【００４２】
図４は、実施例１に係る保護回路１００の過充電保護時の動作の一例を示す。第１ＭＯＳトランジスタをオンした場合、チャージャ８１により充電されることにより、入力電圧ＶＩＮ１および電源電圧ＶＤＤがともに上昇する。その後、入力電圧ＶＩＮ１および電源電圧ＶＤＤが上側充電閾値電圧Ｖｃ１である４．２Ｖとなった場合に第１ＭＯＳトランジスタをオフして、蓄電装置７０の充電を停止する。そして、チャージャ８１をオフすることにより、入力電圧ＶＩＮ１が低下して下側充電閾値電圧Ｖｃ２である４．１Ｖとなると、第１ＭＯＳトランジスタをオンする。これにより、入力電圧ＶＩＮ１と電源電圧ＶＤＤの電圧が同一の値となり、システム８２への放電が開始する。
【００４３】
図５は、実施例１に係る保護回路１００の過放電保護時の動作の一例を示す。第１ＭＯＳトランジスタをオンした場合、システム８２に放電されることにより、入力電圧ＶＩＮ２および電源電圧ＶＤＤがともに低下する。その後、入力電圧ＶＩＮ２および電源電圧ＶＤＤが下側放電閾値電圧Ｖｄ２である２．６Ｖとなった場合に第１ＭＯＳトランジスタをオフして、蓄電装置７０の放電を停止する。そして、チャージャ８１をオンすることにより、入力電圧ＶＩＮ２が上昇して上側放電閾値電圧Ｖｄ１である２．７Ｖとなると、第１ＭＯＳトランジスタをオンする。これにより、入力電圧ＶＩＮ２と電源電圧ＶＤＤの電圧が同一の値となり、チャージャ８１からの充電が開始する。
【００４４】
（比較例１）
図６は、比較例１に係る制御システム６００の構成の一例を示す。制御システム６００は、保護回路５００および充放電部５８０を備える。また、制御システム６００は、保護回路５００と充放電部５８０との間に２つのＰＭＯＳトランジスタ（ＰＭＯＳ１，ＰＭＯＳ２）を備える。保護回路５００は、第１論理回路５１０、第２論理回路５２０、第１比較器５４０および第２比較器５５０を備える。
【００４５】
ＰＭＯＳ１およびＰＭＯＳ２は、充放電部５８０と蓄電装置５７０との間に直列に接続されて設けられる。また、ＰＭＯＳ１およびＰＭＯＳ２には互いに逆向きに接続された寄生ダイオードが設けられている。
【００４６】
次に、より具体的な保護回路５００の動作について説明する。一例において、保護回路５００は、出力電圧ＶＤＤ２が電源電圧ＶＤＤ１よりも大きい場合に、過充電を防止すべく動作する。また、保護回路５００は、保護回路５００にチャージャ５８１が接続されていない場合に過放電を防止すべく動作する。なお、本例の第１比較器５４０は、上側充電閾値電圧Ｖｃ１および下側充電閾値電圧Ｖｃ２を、それぞれ４．２Ｖおよび４．１Ｖに設定する。また、第２比較器５０は、上側放電閾値電圧Ｖｄ１および下側放電閾値電圧Ｖｄ２を、それぞれ２．７Ｖおよび２．６Ｖに設定する。
【００４７】
過充電保護の場合、入力電圧ＶＩＮ１が上昇してもなお４．２Ｖより小さい場合、第１比較器５４０の出力電圧はＧＮＤ電圧となる。第１比較器５４０からＧＮＤ電圧が入力されると、第１論理回路５１０の出力電圧はＧＮＤ電圧となり、ＰＭＯＳ１がオンする。ここで、ＰＭＯＳ２がオンされているので、保護回路５００は、チャージャ５８１に蓄電装置５７０を充電させる。
【００４８】
次に、入力電圧ＶＩＮ１が上昇し４．２Ｖとなると、第１比較器５４０の出力電圧は、入力電圧ＶＩＮ１となる。第１比較器５４０から入力電圧ＶＩＮ１が入力されると、第１論理回路５１０の出力電圧は電源電圧ＶＤＤ１となり、ＰＭＯＳ１がオフする。これにより、保護回路５００は、チャージャ５８１から蓄電装置５７０への充電を停止させる。
【００４９】
その後、入力電圧ＶＩＮ１が降下し４．１Ｖとなると、第１比較器５４０の出力電圧は、ＧＮＤ電圧となる。第１比較器５４０からＧＮＤ電圧が入力されると、第１論理回路５１０の出力電圧はＧＮＤ電圧となり、ＰＭＯＳ１がオンする。これにより、第２比較器５０は、チャージャ５８１から蓄電装置５７０への充電を再開させる。
【００５０】
過放電保護の場合、入力電圧ＶＩＮ２が降下してもなお２．６Ｖより大きい場合、第２比較器５５０の出力電圧は、ＧＮＤ電圧となる。第２比較器５５０からＧＮＤ電圧が入力されると、第２論理回路５２０の出力電圧はＧＮＤ電圧となり、ＰＭＯＳ２がオンする。ここで、ＰＭＯＳ１がオンされているので、保護回路５００は、蓄電装置５７０からシステム５８２へ放電させる。
【００５１】
その後、入力電圧ＶＩＮ２が降下し、２．６Ｖとなると、第２論理回路５２０の出力電圧は、入力電圧ＶＩＮ２となる。第２論理回路５２０から入力電圧ＶＩＮ２が入力されると、第２論理回路５２０の出力電圧は電源電圧ＶＤＤ２となり、ＰＭＯＳ２がオフする。これにより、保護回路５００は、蓄電装置５７０からシステム５８２への放電を停止させる。
【００５２】
その後、入力電圧ＶＩＮ２が上昇し、２．７Ｖとなると、第２論理回路５２０の出力電圧は、ＧＮＤ電圧となる。第２論理回路５２０からＧＮＤ電圧が入力されると、第２論理回路５２０の出力電圧はＧＮＤ電圧となり、ＰＭＯＳ２がオンする。保護回路５００は、蓄電装置５７０からシステム５８２への放電を再開させる。
【００５３】
このように、比較例１に係る制御システム６００は、実施例１に係る制御システム２００とほぼ同様に動作できるものの、電流パスに２つのＰＭＯＳを有するので、小型化することが困難である。また、電流パスに直列に設けられた２つのＰＭＯＳは、オン抵抗の上昇の原因となる。
【００５４】
（実施例２）
図７は、実施例２に係る制御システム２００の構成の一例を示す。本例の切替部１０は、ＮＭＯＳトランジスタを有する。また、本例の保護回路１００は、チャージポンプ回路９０を備える。その他の実施例１に係る構成と同様の構成は、実施例１に係る制御システム２００の場合と同様に動作する。
【００５５】
チャージポンプ回路９０は、蓄電装置７０と論理回路６０との間に設けられる。チャージポンプ回路９０は、入力された電源電圧ＶＤＤより高い電圧を生成し、論理回路６０に出力する。チャージポンプ回路９０は、コンデンサおよびスイッチを組み合わせることにより、入力された電圧を上昇させて出力する回路である。
【００５６】
過充電保護では、電源電圧ＶＤＤが上昇してもなお出力電圧Ｖｏｕｔが４．２Ｖより小さい場合、論理回路６０からハイが出力され、ＮＭＯＳトランジスタがオンする。これにより、保護回路１００は、チャージャ８１に蓄電装置７０を充電させる。
【００５７】
次に、出力電圧Ｖｏｕｔが上昇し４．２Ｖとなると、論理回路６０からローが出力され、ＮＭＯＳトランジスタがオフする。これにより、保護回路１００は、チャージャ８１から蓄電装置７０への充電を停止させる。
【００５８】
その後、出力電圧Ｖｏｕｔが降下し４．１Ｖとなると、論理回路６０からハイが出力され、ＮＭＯＳトランジスタがオンする。これにより、保護回路１００は、チャージャ８１から蓄電装置７０への充電を再開させる。
【００５９】
過放電保護の場合、電源電圧ＶＤＤが降下してもなお出力電圧Ｖｏｕｔが２．６より大きい場合、論理回路６０からハイが出力され、ＮＭＯＳトランジスタがオンする。これにより、保護回路１００は、蓄電装置７０からシステム８２へ放電させる。
【００６０】
その後、電源電圧ＶＤＤが降下し、出力電圧Ｖｏｕｔが２．６Ｖとなると、論理回路６０からローが出力される。これにより、保護回路１００は、蓄電装置７０からシステム８２への放電を停止させる。
【００６１】
その後、出力電圧Ｖｏｕｔが上昇し、２．７Ｖとなると、論理回路６０からハイが出力される。これにより、保護回路１００は、蓄電装置７０からシステム８２への放電を再開させる。
【００６２】
以上の通り、本例の保護回路１００は、切替部１０がＮＭＯＳトランジスタで構成される場合であっても、チャージポンプ回路９０を用いて、蓄電装置７０を過充電および過放電から保護できる。この場合であっても、保護回路１００は、蓄電装置７０と充放電部８０との間にＭＯＳトランジスタを１つのみ有するので、ＭＯＳトランジスタを２つ設ける場合と比べて保護回路１００の面積が半減し、オン抵抗が半減する。
【００６３】
図８は、ゲート制御回路２０の構成の一例を示す。本例のゲート制御回路２０は、比較器２１およびスイッチＳＷＡ，ＳＷＢを有する。
【００６４】
比較器２１は、電源電圧ＶＤＤと出力電圧Ｖｏｕｔとの比較に基づく信号を出力する。例えば、比較器２１は、電源電圧ＶＤＤが出力電圧Ｖｏｕｔよりも大きい場合にハイを出力し、電源電圧ＶＤＤが出力電圧Ｖｏｕｔよりも小さい場合にローを出力する。
【００６５】
スイッチＳＷＡには、比較器２１の出力した信号が入力される。スイッチＳＷＡは、比較器２１の出力した信号に基づき、電源電圧ＶＤＤを出力するか否かを切り替える。スイッチＳＷＡは、ハイが入力された場合にオンされ、ローが入力された場合にオフされる。
【００６６】
スイッチＳＷＢには、比較器２１の出力した信号を反転した信号が入力される。スイッチＳＷＢは、比較器２１の出力した信号に基づき、出力電圧Ｖｏｕｔを出力するか否かを切り替える。スイッチＳＷＢは、ハイが入力された場合にオンされ、ローが入力された場合にオフされる。
【００６７】
即ち、ゲート制御回路２０は、電源電圧ＶＤＤが出力電圧Ｖｏｕｔよりも大きい場合に、スイッチＳＷＡをオンして、スイッチＳＷＢをオフする。これにより、ゲート制御回路２０は、信号ＶＡとして電源電圧ＶＤＤに対応する信号をインバータ回路ＩＮＶに出力する。また、ゲート制御回路２０は、電源電圧ＶＤＤが出力電圧Ｖｏｕｔよりも小さい場合に、スイッチＳＷＡをオフして、スイッチＳＷＢをオンする。これにより、ゲート制御回路２０は、信号ＶＡとして出力電圧Ｖｏｕｔに対応する信号をインバータ回路ＩＮＶに出力する。このように、ゲート制御回路２０は、常に、電源電圧ＶＤＤと出力電圧Ｖｏｕｔのいずれ大きい方の電圧に基づく信号を生成する。
【００６８】
図９は、バルク制御部３０の構成の一例を示す。本例のバルク制御部３０は、第４ＭＯＳトランジスタ（ＭＯＳ４）および第５ＭＯＳトランジスタ（ＭＯＳ５）を備える。バルク制御部３０は、第１ＭＯＳトランジスタのバルク電位を第４ＭＯＳトランジスタの他端と第５ＭＯＳトランジスタの他端との接続点の電位に設定する。
【００６９】
第４ＭＯＳトランジスタは、一端に電源電圧ＶＤＤが入力され、ゲート端子に出力電圧Ｖｏｕｔが入力される。本例の第４ＭＯＳトランジスタは、ＰＭＯＳトランジスタで構成されるが、ＮＭＯＳトランジスタで構成されてもよい。第４ＭＯＳトランジスタの一端には、電源電圧ＶＤＤが入力される側の第１ノードが接続され、他端には、第１ＭＯＳトランジスタのバルクが接続される。なお、第４ＭＯＳトランジスタには、第１ＭＯＳトランジスタのバルク側から第１ノードへの電流の逆流を阻止する寄生ダイオードが設けられる。
【００７０】
第５ＭＯＳトランジスタは、一端に出力電圧Ｖｏｕｔが入力され、ゲート端子に電源電圧ＶＤＤが入力される。本例の第５ＭＯＳトランジスタは、ＰＭＯＳトランジスタで構成されるが、ＮＭＯＳトランジスタで構成されてもよい。第５ＭＯＳトランジスタの一端には、出力電圧Ｖｏｕｔが入力される側の第２ノードが接続され、他端には、第１ＭＯＳトランジスタのバルクが接続される。なお、第５ＭＯＳトランジスタには、第１ＭＯＳトランジスタのバルク側から第２ノードへの電流の逆流を阻止する寄生ダイオードが設けられる。
【００７１】
バルク制御部３０は、電源電圧ＶＤＤが出力電圧Ｖｏｕｔよりも大きい場合に、第４ＭＯＳトランジスタがオンされ、第５ＭＯＳトランジスタがオフされる。よって、第１ＭＯＳトランジスタのバルク電位は、電源電圧ＶＤＤに応じた電位に設定される。この場合、第１ＭＯＳトランジスタにおいて、第２ノードから第１ノード向けの寄生ダイオードが形成される。
【００７２】
また、バルク制御部３０は、電源電圧ＶＤＤが出力電圧Ｖｏｕｔよりも小さい場合に、第４ＭＯＳトランジスタがオフされ、第５ＭＯＳトランジスタがオンされる。よって、第１ＭＯＳトランジスタのバルク電位は、出力電圧Ｖｏｕｔに応じた電位に設定される。この場合、第１ＭＯＳトランジスタにおいて、第１ノードから第２ノード向けの寄生ダイオードが形成される。
【００７３】
以上の通り、バルク制御部３０は、入力された電源電圧ＶＤＤおよび出力電圧Ｖｏｕｔに基づいて、切替部１０のバルク電位を自動的に調整する。即ち、保護回路１００は、第１ＭＯＳトランジスタの寄生ダイオードの向きを自動的に変えられるので、第１ＭＯＳトランジスタのバルクに電流が流れず、無駄な電力を消費しない。
【００７４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７５】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００７６】
１０・・・切替部、２０・・・ゲート制御回路、２１・・・比較器、３０・・・バルク制御部、４０・・・第１比較器、５０・・・第２比較器、６０・・・論理回路、７０・・・蓄電装置、８０・・・充放電部、８１・・・チャージャ、８２・・・システム、９０・・・チャージポンプ回路、１００・・・保護回路、２００・・・制御システム、５００・・・保護回路、５１０・・・第１論理回路、５２０・・・第２論理回路、５４０・・・第１比較器、５５０・・・第２比較器、５７０・・・蓄電装置、５８０・・・充放電部、５８１・・・チャージャ、５８２・・・システム、６００・・・制御システム
【図１】
2017093047.tif 000003
【図２Ａ】
2017093047.tif 000004
【図２Ｂ】
2017093047.tif 000005
【図３】
2017093047.tif 000006
【図４】
2017093047.tif 000007
【図５】
2017093047.tif 000008
【図６】
2017093047.tif 000009
【図７】
2017093047.tif 000010
【図８】
2017093047.tif 000011
【図９】
2017093047.tif 000012