(57)【要約】【課題】最大デューティ比を大きくした降圧ＤＣ／ＤＣコンバータあるいはその制御回路を提供する。【解決手段】パルス発生器２０２は、１サイクル（１周期）の間、パルス信号Ｓ１がオフレベルに遷移しない状態を検出するモードコントローラ６００を含む。パルス発生器２０２は、この状態が検出されるとスキップモードに移行する。スキップモードにおいて（i）複数サイクルにわたり、パルス信号Ｓ１をオンレベルに維持する第１期間と、（ii）パルス信号Ｓ１を強制的にオフレベルに遷移させるとともに、ブートストラップ回路２１０によりブートストラップキャパシタＣ２を充電させる第２期間と、を繰り返す。【選択図】図２
2017093158.tif 000002
【特許請求の範囲】
【請求項１】
Ｎチャンネルのスイッチングトランジスタを有する降圧ＤＣ／ＤＣコンバータの制御回路であって、
前記降圧ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくように、前記スイッチングトランジスタのオンオフを指示するパルス信号を生成するパルス発生器と、
前記スイッチングトランジスタのソースが接続されるスイッチング端子と、
前記スイッチング端子との間に、ブートストラップキャパシタが接続されるブートストラップ端子と、
前記ブートストラップキャパシタを充電するブートストラップ回路と、
上側電源端子が前記ブートストラップ端子と接続され、下側電源端子が前記スイッチング端子と接続され、前記パルス信号にもとづき前記スイッチングトランジスタを駆動するドライバと、
を備え、
前記パルス発生器は、１サイクルの間、前記パルス信号がオフレベルに遷移しない状態を検出するモードコントローラを含み、当該状態が検出されるとスキップモードに移行し、前記スキップモードにおいて（i）複数サイクルにわたり、前記パルス信号をオンレベルに維持する第１期間と、（ii）前記パルス信号を強制的にオフレベルに遷移させるとともに、前記ブートストラップ回路により前記ブートストラップキャパシタを充電させる第２期間と、を繰り返すことを特徴とする制御回路。
【請求項２】
前記パルス発生器は、
前記パルス信号をオフレベルに遷移させるトリガーとなるオフ信号を生成するオフ信号生成部を含み、
前記モードコントローラは、前記オフ信号を監視し、前記オフ信号がアサートされないサイクルを検出することを特徴とする請求項１に記載の制御回路。
【請求項３】
前記モードコントローラは、前記パルス信号を監視し、前記パルス信号がオフレベルに遷移しないサイクルを検出することを特徴とする請求項１に記載の制御回路。
【請求項４】
前記パルス発生器は、前記第１期間に遷移後、所定のサイクル数の経過後に前記第２期間に遷移することを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項５】
前記パルス発生器は、
前記スイッチングトランジスタのスイッチング周期を規定するＰＷＭ（パルス幅変調）クロックを生成するオシレータと、
前記ＰＷＭクロックをカウントするカウンタと、
をさらに含み、
前記第１期間に遷移後、前記カウンタのカウント値が所定数に達すると、前記第２期間に遷移することを特徴とする請求項４に記載の制御回路。
【請求項６】
前記パルス発生器は、前記第１期間に遷移後、所定時間の経過後に前記第２期間に遷移することを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項７】
前記パルス発生器は、タイマー回路をさらに含み、
前記第１期間に遷移後、前記タイマー回路が所定時間を計測すると、前記第２期間に遷移することを特徴とする請求項６に記載の制御回路。
【請求項８】
前記パルス発生器は、前記第１期間に遷移後、前記ブートストラップキャパシタの電圧が所定値まで低下すると、前記第２期間に遷移することを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項９】
前記パルス発生器は、
前記出力電圧を示す電圧検出信号とその目標値の誤差を増幅し、誤差に応じたフィードバック信号を生成するエラーアンプと、
所定の周期ごとにアサートされるオン信号を生成するオシレータと、
前記スイッチングトランジスタに流れる電流を示す電流検出信号が前記フィードバック信号に達するとアサートされるオフ信号を生成するコンパレータと、
前記オン信号のアサートに応じてオンレベル、前記オフ信号のアサートに応じてオフレベルに遷移する前記パルス信号を生成するロジック回路と、
を含み、
前記モードコントローラは、前記オフ信号を監視し、前記オフ信号がアサートされないサイクルを検出することを特徴とする請求項１に記載の制御回路。
【請求項１０】
前記パルス発生器は、
前記出力電圧を示す電圧検出信号とその目標値の誤差を増幅し、誤差に応じたフィードバック信号を生成するエラーアンプと、
三角波、のこぎり波、ランプ波のいずれかである周期信号を生成するオシレータと、
前記フィードバック信号を前記周期信号と比較するコンパレータと、
を含み、
前記モードコントローラは、前記コンパレータの出力信号を監視し、前記コンパレータの出力信号が遷移しないサイクルを検出することを特徴とする請求項１に記載の制御回路。
【請求項１１】
Ｎチャンネルのスイッチングトランジスタを有する降圧ＤＣ／ＤＣコンバータの制御回路であって、
前記降圧ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくように、前記スイッチングトランジスタのオンオフを指示するパルス信号を生成するパルス発生器と、
前記スイッチングトランジスタのソースが接続されるスイッチング端子と、
前記スイッチング端子との間に、ブートストラップキャパシタが接続されるブートストラップ端子と、
前記ブートストラップキャパシタを充電するブートストラップ回路と、
上側電源端子が前記ブートストラップ端子と接続され、下側電源端子が前記スイッチング端子と接続され、前記パルス信号にもとづき前記スイッチングトランジスタを駆動するドライバと、
を備え、
前記パルス発生器は、前記降圧ＤＣ／ＤＣコンバータの入力電圧と出力電圧の電位差が所定値より小さくなると、（i）複数サイクルにわたり、前記パルス信号をオンレベルに維持する第１期間と、（ii）前記パルス信号を強制的にオフレベルに遷移させるとともに、前記ブートストラップ回路により前記ブートストラップキャパシタを充電させる第２期間と、を繰り返すことを特徴とする制御回路。
【請求項１２】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１１のいずれかに記載の制御回路。
【請求項１３】
請求項１から１２のいずれかに記載の制御回路を備えることを特徴とする降圧ＤＣ／ＤＣコンバータ。
【請求項１４】
請求項１３に記載の降圧ＤＣ／ＤＣコンバータを備えることを特徴とする車載用電源装置。
【請求項１５】
Ｎチャンネルのスイッチングトランジスタおよびブートストラップキャパシタを有するブートストラップ方式の降圧ＤＣ／ＤＣコンバータの制御方法であって、
前記降圧ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくように、前記スイッチングトランジスタのオンオフを指示するパルス信号を生成するステップと、
前記パルス信号にもとづき前記スイッチングトランジスタを駆動するステップと、
前記パルス信号がオフレベルに遷移しないサイクルを検出すると、スキップモードに移行するステップと、
前記スキップモードにおいて（i）複数サイクルにわたり、前記パルス信号をオンレベルに維持する第１期間と、（ii）前記パルス信号を強制的にオフレベルに遷移させるとともに、ブートストラップ回路により前記ブートストラップキャパシタを充電させる第２期間と、を繰り返すステップと、
を備えることを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブートストラップ方式の降圧ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
さまざまな電子機器において、ある電圧値の直流電圧を別の電圧値の直流電圧に変換するＤＣ／ＤＣコンバータが使用される。図１は、降圧（Ｂｕｃｋ）ＤＣ／ＤＣコンバータの回路図である。ＤＣ／ＤＣコンバータ１００Ｒは、入力端子１０２に直流入力電圧ＶＩＮを受け、出力端子１０４に降圧された出力電圧ＶＯＵＴを発生する。ＤＣ／ＤＣコンバータ１００Ｒは、出力回路１１０Ｒおよび制御回路２００Ｒを備える。出力回路１１０Ｒは主としてスイッチングトランジスタＭ１、インダクタＬ１、整流ダイオードＤ１、出力キャパシタＣ１を含む。出力キャパシタＣ１は出力端子１０４と接続される。インダクタＬ１の一端は、制御回路２００Ｒのスイッチング（ＬＸ）端子と接続され、その他端は出力端子１０４と接続される。整流ダイオードＤ１のアノードは接地され、そのカソードはＬＸ端子と接続される。
【０００３】
スイッチングトランジスタＭ１は、制御回路２００Ｒに内蔵される。制御回路２００ＲのＶＣＣ端子は、入力端子１０２と接続され、直流の入力電圧ＶＩＮが供給される。スイッチングトランジスタＭ１は、ＮチャンネルＭＯＳＦＥＴであり、そのソースがＬＸ端子と接続され、そのドレインはＶＣＣ端子と接続される。
【０００４】
検出端子（ＶＳ）には、ＤＣ／ＤＣコンバータ１００Ｒあるいは出力端子１０４に接続される負荷（不図示）の状態（電流や電圧、電力など）を示す信号がフィードバックされる。パルス発生器２０２は、ＤＣ／ＤＣコンバータ１００Ｒあるいは負荷の状態が目標とする状態に近づくように、デューティ比、周波数、あるいはそれらの組み合わせが変化するパルス信号（ハイサイドパルス）Ｓ１を生成する。たとえば定電圧出力のＤＣ／ＤＣコンバータ１００Ｒにおいては、パルス発生器２０２は、出力電圧ＶＯＵＴが目標電圧ＶＲＥＦに近づくように、ハイサイドパルスＳ１を生成し、定電流出力のＤＣ／ＤＣコンバータ１００Ｒにおいては、負荷に流れる電流ＩＯＵＴが目標値ＩＲＥＦに近づくようにハイサイドパルスＳ１を生成する。
【０００５】
ドライバ２０４は、ハイサイドパルスＳ１にもとづいてスイッチングトランジスタＭ１をスイッチングする。上述のようにスイッチングトランジスタＭ１にＮチャンネルトランジスタを用いる場合、それをターンオンするために、スイッチングトランジスタＭ１のゲートに、ドレインおよびソースの電圧（すなわち入力電圧ＶＩＮ）より高い電圧を印加する必要があり、このためにブートストラップ回路２１０が設けられる。ブートストラップ回路２１０は、ブートストラップキャパシタＣ２、整流素子２１２、トランジスタ２１４、ブートストラップ用電源回路２２０、を含む。ブートストラップキャパシタＣ２は、ＬＸ端子とブートストラップ（ＢＳＴ）端子の間に外付けされる。ブートストラップ用電源回路２２０は定電圧ＶＣＣＢＳＴを生成する。整流素子２１２は、ＢＳＴ端子とブートストラップ用電源回路２２０の出力の間に設けられる。トランジスタ２１４は、ＬＸ端子と接地の間に設けられる。ドライバ２０４の上側電源端子には、ＢＳＴ端子の電圧ＶＢＳＴが供給される。
【０００６】
スイッチングトランジスタＭ１がオフの期間、トランジスタ２１４がオンとなり、ブートストラップキャパシタＣ２の一端（ＬＸ側）が接地される。この状態で、ブートストラップキャパシタＣ２の他端（ＢＳＴ側）に、整流素子２１２を介して電圧ＶＣＣＢＳＴが印加され、ブートストラップキャパシタＣ２の両端間が、ＶＣＣＢＳＴ−ＶＦで充電される。ＶＦは整流素子２１２の順方向電圧である。ここでＶＣＣＢＳＴ−ＶＦ＞ＶＧＳ（ＴＨ）を満たす。ＶＧＳ（ＴＨ）はスイッチングトランジスタＭ１のゲートソース間しきい値電圧である。
【０００７】
スイッチングトランジスタＭ１のオン期間において、スイッチングトランジスタＭ１のソース電圧をＶＬＸとすると、ＢＳＴ端子の電圧ＶＢＳＴは、ＶＢＳＴ＝ＶＬＸ＋（ＶＣＣＢＳＴ−ＶＦ）となる。ドライバ２０４は、この電圧ＶＢＳＴをハイレベル電圧として、スイッチングトランジスタＭ１のゲートに印加する。このときスイッチングトランジスタＭ１のゲートソース間電圧ＶＧＳは、ＶＧＳ＝ＶＢＳＴ−ＶＬＸ＝（ＶＣＣＢＳＴ−ＶＦ）となり、ＶＧＳ＞ＶＧＳ（ＴＨ）となるため、スイッチングトランジスタＭ１がターンオンする。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−０１４７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者らは、図１のＤＣ／ＤＣコンバータ１００Ｒについて検討した結果、以下の課題を認識するに至った。降圧型のＤＣ／ＤＣコンバータにおいては、定常状態におけるスイッチングトランジスタＭ１のスイッチングのデューティ比Ｄは、入力電圧ＶＩＮと出力電圧ＶＯＵＴの比に応じて定まる。
Ｄ＝ＶＯＵＴ／ＶＩＮ
【００１０】
したがって、入力電圧ＶＩＮと出力電圧ＶＯＵＴが近接する状態においては、デューティ比が１００％近くまで上昇する。このような状態は、たとえば入力電圧ＶＩＮが低下する減電圧状態において生じうる。スイッチングトランジスタＭ１としてＰチャンネルＭＯＳＦＥＴを用いる降圧ＤＣ／ＤＣコンバータでは、スイッチングトランジスタＭ１のゲート駆動信号を１００％のデューティ比（つまり常時オン）とすることで、入力電圧ＶＩＮに近い出力電圧ＶＯＵＴを生成できる。
【００１１】
ところが図１のようにスイッチングトランジスタＭ１としてＮチャンネルＭＯＳＦＥＴを用いる場合、ゲート駆動信号を１００％のデューティ比とすることはできない。なぜならば、ブートストラップキャパシタＣ２は、スイッチングトランジスタＭ１のオフ期間に充電されるところ、スイッチングトランジスタＭ１を固定的にオンし続けると、ブートストラップキャパシタＣ２が充電されなくなり、ＢＳＴ端子の電圧ＶＢＳＴが低下し、スイッチングトランジスタＭ１のゲートソース間電圧が、しきい値電圧ＶＧＳ（ＴＨ）を下回ることになり、スイッチングトランジスタＭ１のオンを維持できなくなるからである。
【００１２】
このことからブートストラップ回路２１０を有する制御回路２００Ｒにおいては、パルス発生器２０２は、スイッチングトランジスタＭ１のゲート駆動信号のデューティ比に最大値（最大デューティ比ＤＭＡＸという）を設定し、最大デューティ比ＤＭＡＸを超えない範囲でハイサイドパルスＳ１を生成していた。このことは、所望の出力電圧ＶＯＵＴを生成しうる入力電圧ＶＩＮの範囲（入力電圧範囲）が、ＶＩＮ＞ＶＯＵＴ／ＤＭＡＸで制約されることを意味する。入力電圧範囲の下限値は、最大デューティ比ＤＭＡＸが大きいほど、下げることができる。たとえばＰＷＭ方式のパルス発生器２０２では、最大デューティ比ＤＭＡＸは回路の応答遅延などの制約から９０％程度であった。
【００１３】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、最大デューティ比を大きくした降圧ＤＣ／ＤＣコンバータあるいはその制御回路の提供にある。
【課題を解決するための手段】
【００１４】
本発明のある態様は、Ｎチャンネルのスイッチングトランジスタを有する降圧ＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、降圧ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくように、スイッチングトランジスタのオンオフを指示するパルス信号を生成するパルス発生器と、スイッチングトランジスタのソースが接続されるスイッチング端子と、スイッチング端子との間に、ブートストラップキャパシタが接続されるブートストラップ端子と、ブートストラップキャパシタを充電するブートストラップ回路と、上側電源端子がブートストラップ端子と接続され、下側電源端子がスイッチング端子と接続され、パルス信号にもとづきスイッチングトランジスタを駆動するドライバと、を備える。パルス発生器は、１サイクル（１周期）の間、パルス信号がオフレベルに遷移しない状態を検出するモードコントローラを含み、当該状態が検出されるとスキップモードに移行し、スキップモードにおいて（i）複数サイクルにわたり、パルス信号をオンレベルに維持する第１期間と、（ii）パルス信号を強制的にオフレベルに遷移させるとともに、ブートストラップ回路によりブートストラップキャパシタを充電させる第２期間と、を繰り返す。
【００１５】
スキップモードでは、スイッチングトランジスタのスイッチング周波数が低下することとなる。ブートストラップキャパシタを充電する第２期間を挿入することで、ブートストラップキャパシタの電圧の低下が抑制される。第１期間の長さをＴＯＮ、第２期間の長さをＴＯＦＦとすると、スキップモードにおける実効的なデューティ比は、ＴＯＮ／（ＴＯＮ＋ＴＯＦＦ）となり、パルスごとの最大デューティ比ＤＭＡＸよりも大きくすることができる。
【００１６】
パルス発生器は、パルス信号をオフレベルに遷移させるトリガーとなるオフ信号を生成するオフ信号生成部を含んでもよい。モードコントローラは、オフ信号を監視し、オフ信号がアサートされないサイクルを検出してもよい。オフ信号を監視することで、入力電圧と出力電圧が近接していることを検出することができる。
【００１７】
モードコントローラは、パルス信号を監視し、パルス信号がオフレベルに遷移しないサイクルを検出してもよい。パルス信号を監視することによっても、入力電圧と出力電圧が近接していることを検出することができる。
【００１８】
パルス発生器は、第１期間に遷移後、所定のサイクル数の経過後に第２期間に遷移してもよい。第１期間の長さを、ＰＷＭ制御の周期ＴＰを単位として規定することにより、その管理が容易となり、また第１期間から第２期間の遷移のトリガーを容易に生成できる。
【００１９】
パルス発生器は、スイッチングトランジスタのスイッチング周期を規定するＰＷＭ（パルス幅変調）クロックを生成するオシレータと、ＰＷＭクロックをカウントするカウンタと、をさらに含んでもよい。第１期間に遷移後、カウンタのカウント値が所定数に達すると、第２期間に遷移してもよい。
【００２０】
パルス発生器は、第１期間に遷移後、所定時間の経過後に第２期間に遷移してもよい。この場合、第１期間の長さを、ＰＷＭ周期に制約されることなく自由に設定できる。たとえばＥＭＩ（Electromagnetic Interference）に関連してスキップモードにおけるスイッチングノイズが問題となる場合に周波数を任意に決められることは有利である。
【００２１】
パルス発生器は、タイマー回路をさらに含んでもよい。第１期間に遷移後、タイマー回路が所定時間を計測すると、第２期間に遷移してもよい。
【００２２】
パルス発生器は、第１期間に遷移後、ブートストラップキャパシタの電圧が所定値まで低下すると、第２期間に遷移してもよい。
これにより、ブートストラップキャパシタの電圧が確保される間は、第１期間を維持できるため、回路の動作状況ごとに許される最大のデューティ比を実現できる。
【００２３】
パルス発生器は、出力電圧を示す電圧検出信号とその目標値の誤差を増幅し、誤差に応じたフィードバック信号を生成するエラーアンプと、所定の周期ごとにアサートされるオン信号を生成するオシレータと、スイッチングトランジスタに流れる電流を示す電流検出信号がフィードバック信号に達するとアサートされるオフ信号を生成するコンパレータと、オン信号のアサートに応じてオンレベル、オフ信号のアサートに応じてオフレベルに遷移するパルス信号を生成するロジック回路と、を含んでもよい。モードコントローラは、オフ信号を監視し、オフ信号がアサートされないサイクルを検出してもよい。
これにより、ピーク電流モードの変調器において、スキップモードに移行できる。
【００２４】
パルス発生器は、出力電圧を示す電圧検出信号とその目標値の誤差を増幅し、誤差に応じたフィードバック信号を生成するエラーアンプと、三角波、のこぎり波、ランプ波のいずれかである周期信号を生成するオシレータと、フィードバック信号を周期信号と比較するコンパレータと、を含んでもよい。モードコントローラは、コンパレータの出力信号を監視し、コンパレータの出力信号が遷移しないサイクルを検出してもよい。
これにより、電圧モードの変調器において、スキップモードに移行できる。
【００２５】
本発明のさらに別の態様もまた、Ｎチャンネルのスイッチングトランジスタを有する降圧ＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、降圧ＤＣ／ＤＣコンバータの出力電圧が目標値に近づくように、スイッチングトランジスタのオンオフを指示するパルス信号を生成するパルス発生器と、スイッチングトランジスタのソースが接続されるスイッチング端子と、スイッチング端子との間に、ブートストラップキャパシタが接続されるブートストラップ端子と、ブートストラップキャパシタを充電するブートストラップ回路と、上側電源端子がブートストラップ端子と接続され、下側電源端子がスイッチング端子と接続され、パルス信号にもとづきスイッチングトランジスタを駆動するドライバと、を備える。パルス発生器は、降圧ＤＣ／ＤＣコンバータの入力電圧と出力電圧の電位差が所定値より小さくなると、（i）複数サイクルにわたり、パルス信号をオンレベルに維持する第１期間と、（ii）パルス信号を強制的にオフレベルに遷移させるとともに、ブートストラップ回路によりブートストラップキャパシタを充電させる第２期間と、を繰り返す。
【００２６】
ある態様の制御回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００２７】
本発明の別の態様は、降圧ＤＣ／ＤＣコンバータに関する。降圧ＤＣ／ＤＣコンバータは上述のいずれかの制御回路を備える。
【００２８】
本発明のさらに別の態様は、車載用電源装置に関する。車載用電源装置は、上述の降圧ＤＣ／ＤＣコンバータを備える。
【００２９】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００３０】
本発明のある態様によれば、ブートストラップ方式の降圧ＤＣ／ＤＣコンバータにおいて、最大デューティ比を高めることができる。
【図面の簡単な説明】
【００３１】
【図１】降圧ＤＣ／ＤＣコンバータの回路図である。
【図２】実施の形態に係る降圧ＤＣ／ＤＣコンバータの回路図である。
【図３】図２のＤＣ／ＤＣコンバータの動作波形図である。
【図４】制御回路の第１の構成例の回路図である。
【図５】制御回路の第２の構成例の回路図である。
【図６】図５の制御回路の動作波形図である。
【図７】制御回路の第３の構成例の回路図である。
【図８】車載用電源装置の回路図である。
【図９】図９（ａ）は、第１変形例に係るパルス変調器の回路図であり、図９（ｂ）は、第２変形例に係るパルス変調器の回路図である。
【発明を実施するための形態】
【００３２】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３３】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００３４】
また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。
【００３５】
図２は、実施の形態に係る降圧ＤＣ／ＤＣコンバータ（単にＤＣ／ＤＣコンバータ）１００の回路図である。ＤＣ／ＤＣコンバータ１００は、図１と同様に入力端子１０２に直流入力電圧ＶＩＮを受け、出力端子１０４に降圧された出力電圧ＶＯＵＴを発生する。ＤＣ／ＤＣコンバータ１００は、出力回路１１０および制御回路２００を備える。本実施の形態では、一例として定電圧出力のＤＣ／ＤＣコンバータを説明する。
【００３６】
出力回路１１０は、図１の出力回路１１０Ｒに加えて、抵抗Ｒ１１，Ｒ１２を含む。抵抗Ｒ１１，Ｒ１２は、制御対象である出力電圧ＶＯＵＴを分圧して得られる電圧検出信号ＶＳを制御回路２００の電圧検出（ＶＳ）端子に供給する。抵抗Ｒ１１，Ｒ１２は制御回路２００に内蔵されてもよい。
【００３７】
制御回路２００は、ＮチャンネルＭＯＳＦＥＴであるスイッチングトランジスタＭ１に加えて、パルス発生器（パルス変調器ともいう）２０２、ドライバ２０４、およびブートストラップ回路２１０を備え、ひとつの半導体基板に一体集積化された機能ＩＣ（Integrated Circuit）である。スイッチングトランジスタＭ１のドレインはＶＣＣ端子と、そのソースはＬＸ端子と接続される。
【００３８】
パルス発生器２０２は、ＤＣ／ＤＣコンバータ１００の出力端子１０４の電圧ＶＯＵＴが目標値に近づくように、具体的には出力電圧ＶＯＵＴに応じた電圧検出信号ＶＳがその目標値ＶＲＥＦに近づくようにデューティ比、周波数、あるいはそれらの組み合わせが変化するパルス信号（ハイサイドパルスともいう）Ｓ１を生成する。またパルス発生器２０２は、トランジスタ２１４を制御するためのローサイドパルスＳ２を生成する。ローサイドパルスＳ２は、ハイサイドパルスＳ１の相補信号であってもよい。またスイッチングトランジスタＭ１とトランジスタ２１４の同時オンを防止するようにデッドタイムが挿入されてもよい。
【００３９】
パルス発生器２０２は、公知技術を用いればよく、その制御方式、構成は特に限定されない。制御方式に関しては、電圧モード、ピーク電流モード、平均電流モード、ヒステリシス制御（Bang-Bang制御）、ボトム検出オン時間固定（ＣＯＴ：Constant On Time）方式などを採用しうる。またハイサイドパルスＳ１の変調方式としては、パルス幅変調やパルス周波数変調などが採用しうる。パルス発生器２０２の構成に関しては、エラーアンプやコンパレータを用いたアナログ回路で構成してもよいし、デジタル演算処理を行うプロセッサで構成してもよいし、アナログ回路とデジタル回路の組み合わせで構成してもよい。またパルス発生器２０２は、負荷の状態に応じて制御方式を切りかえてもよい。
【００４０】
ドライバ２０４は、ハイサイドパルスＳ１にもとづいてスイッチングトランジスタＭ１をスイッチングする。上述のようにスイッチングトランジスタＭ１にＮチャンネルトランジスタを用いる場合、それをターンオンするために、スイッチングトランジスタＭ１のゲートに、ドレインおよびソースの電圧（すなわち入力電圧ＶＩＮ）より高い電圧を印加する必要があり、このためにブートストラップ回路２１０が設けられる。ブートストラップ回路２１０の構成は、図１を参照して説明した通りである。ブートストラップ用電源回路２２０は、定電圧ＶＣＣＢＳＴを生成する。整流素子２１２は、ＢＳＴ端子とブートストラップ用電源回路２２０の出力の間に設けられる。トランジスタ２１４は、ＬＸ端子と接地の間に設けられる。ドライバ２０４の上側電源端子にはＢＳＴ端子の電圧ＶＢＳＴが供給され、その下側電源端子はＬＸ端子と接続される。ドライバ２１６は、ブートストラップキャパシタＣ２の充電期間において、ローサイドパルスＳ２に応じてトランジスタ２１４をオンする。
【００４１】
スイッチングトランジスタＭ１がオフの期間、トランジスタ２１４がオンとなり、ブートストラップキャパシタＣ２の一端（ＬＸ側）が接地される。この状態で、ブートストラップキャパシタＣ２の他端（ＢＳＴ側）に、整流素子２１２を介して電圧ＶＣＣＢＳＴが印加され、ブートストラップキャパシタＣ２の両端間が、ＶＣＣＢＳＴ−ＶＦで充電される。ＶＦは整流素子２１２の順方向電圧である。ここでＶＣＣＢＳＴ−ＶＦ＞ＶＧＳ（ＴＨ）を満たす。ＶＧＳ（ＴＨ）はスイッチングトランジスタＭ１のゲートソース間しきい値電圧である。整流素子２１２として、スイッチングトランジスタＭ１と同期してオン、オフが切り替わるスイッチを用いてもよい。
【００４２】
スイッチングトランジスタＭ１のオン期間において、スイッチングトランジスタＭ１のソース電圧をＶＬＸとすると、ＢＳＴ端子の電圧ＶＢＳＴは、ＶＢＳＴ＝ＶＬＸ＋（ＶＣＣＢＳＴ−ＶＦ）となる。ドライバ２０４は、この電圧ＶＢＳＴをハイレベル電圧として、スイッチングトランジスタＭ１のゲートに印加する。このときスイッチングトランジスタＭ１のゲートソース間電圧ＶＧＳは、ＶＧＳ＝ＶＢＳＴ−ＶＬＸ＝（ＶＣＣＢＳＴ−ＶＦ）となり、ＶＧＳ＞ＶＧＳ（ＴＨ）となるため、スイッチングトランジスタＭ１がターンオンする。
【００４３】
パルス発生器２０２は、モードコントローラ６００を含む。モードコントローラ６００は、１サイクル（スイッチングトランジスタＭ１のスイッチングの１周期）の間、ハイサイドパルスＳ１がオフレベルに遷移しない状態（最大デューティ状態という）を検出すると、モード制御信号Ｓ３をアサートする。モード制御信号Ｓ３のアサートは、スイッチングトランジスタＭ１のデューティ比が最大値を超えたこと、言い換えれば、入力電圧ＶＩＮと出力電圧ＶＯＵＴの差が所定値より小さくなったことを示すものと理解される。
【００４４】
パルス発生器２０２は、モード制御信号Ｓ３がアサートされると、通常モードからスキップモードに移行する。スキップモードにおいて、パルス発生器２０２は、（i）複数サイクルにわたり、ハイサイドパルスＳ１をオンレベルに維持する第１期間（オン固定期間ともいう）Ｔ１と、（ii）ハイサイドパルスＳ１を強制的にオフレベルに遷移させるとともに、ブートストラップ回路２１０によりブートストラップキャパシタＣ２を充電させる短い第２期間（充電期間ともいう）Ｔ２と、を繰り返す。すなわち第１期間Ｔ１の間、ハイサイドパルスＳ１はオンレベル、ローサイドパルスＳ２はオフレベルに固定される。第２期間Ｔ２の間、ハイサイドパルスＳ１はオフレベル、ローサイドパルスＳ２はオンレベルにセットされる。
【００４５】
第１期間Ｔ１の間、ブートストラップキャパシタＣ２は充電されないため、ＢＳＴ端子の電圧ＶＢＳＴは時間と共に徐々に低下していく。したがって第１期間Ｔ１の長さは、ＢＳＴ端子の電圧ＶＢＳＴが、スイッチングトランジスタＭ１のオン状態を維持できる範囲に保たれるように規定すればよい。
【００４６】
以上が制御回路２００を備えるＤＣ／ＤＣコンバータ１００の構成である。続いてその動作を説明する。図３は、図２のＤＣ／ＤＣコンバータ１００の動作波形図である。本明細書における波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。また図３の波形図において、理解の容易化および説明の簡潔化のために、制御回路２００の応答遅延は無視している。時刻ｔ０より前は、入力電圧ＶＩＮが出力電圧ＶＯＵＴより十分に高い定常状態であり、ハイサイドパルスＳ１のデューティ比は、Ｄ＝ＶＯＵＴ／ＶＩＮに安定化されており、通常モードで動作している。
【００４７】
時刻ｔ０に入力電圧ＶＩＮが出力電圧ＶＯＵＴ付近まで低下する。これにより、ハイサイドパルスＳ１のデューティ比が増大し、そのデューティ比は１００％となる。その結果、サイクルＣＹＣ１において、ハイサイドパルスＳ１はオフレベルに遷移しなくなる（最大デューティ状態）。モードコントローラ６００は、このサイクルＣＹＣ１を検出すると、時刻ｔ１にモード制御信号Ｓ３をアサートし、パルス発生器２０２をスキップモードに移行させる。
【００４８】
スキップモードでは、複数サイクルにわたる第１期間Ｔ１において、スイッチングトランジスタＭ１のオンが維持される。そして第２期間Ｔ２になると、ハイサイドパルスＳ１が強制的にオフレベルとなり、ローサイドパルスＳ２がハイレベルとなり、ブートストラップキャパシタＣ２が充電されてブートストラップキャパシタＣ２の電圧ＶＣ２が増加する。スキップモードでは、第１期間Ｔ１と第２期間Ｔ２が交互に繰り返される。その後、入力電圧ＶＩＮが再び増加すると、ハイサイドパルスＳ１がローレベルに遷移するようになる。そうするとスキップモードが解除され、通常モードに復帰する。
【００４９】
以上がＤＣ／ＤＣコンバータ１００の動作である。このＤＣ／ＤＣコンバータ１００は、ハイサイドパルスＳ１のデューティ比が大きくなると、スキップモードに移行する。このスキップモードでは、スイッチングトランジスタＭ１のスイッチング周波数が低下し、その実効的な最大デューティ比ＤＭＡＸは、
ＤＭＡＸ＝Ｔ１／（Ｔ１＋Ｔ２）
となる。従来のパルスバイパルス（サイクルバイサイクル）の最大デューティ比は、回路の応答遅延などの制約からせいぜい９０％程度であった。たとえばパルス発生器２０２のＰＷＭ周期をＴＰとし、Ｔ１の長さをＰＷＭ周期ＴＰの８倍にし、Ｔ２の長さをＰＷＭ周期ＴＰの４０％としたとき、実効的な最大デューティ比ＤＭＡＸはおよそ、８／（０．４＋８）×１００≒９５％となる。
【００５０】
このように図２のＤＣ／ＤＣコンバータ１００によれば、減電圧状態などにおいて、ハイサイドパルスＳ１の最大デューティ比ＤＭＡＸを高めることができる。これにより、従来の回路に比べてよりシビアな減電圧状態においても、出力電圧ＶＯＵＴを目標値に維持することができる。
【００５１】
本発明は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例を説明する。
【００５２】
図４は、制御回路２００の第１の構成例２００ａの回路図である。パルス発生器２０２ａは、パルス変調器２４０およびモードコントローラ６００ａを含む。パルス変調器２４０は、ＶＳ端子の電圧検出信号ＶＳが目標値ＶＲＥＦに近づくように、ハイサイドパルスＳ１およびローサイドパルスＳ２を生成する。
【００５３】
パルス変調器２４０は、オン信号生成部２４２、オフ信号生成部２４４、ロジック回路２４６を含む。オン信号生成部２４２は、スイッチングトランジスタＭ１のターンオンのトリガーとなるオン信号ＳＯＮを生成する。オフ信号生成部２４４は、スイッチングトランジスタＭ１のターンオフのトリガーとなるオフ信号ＳＯＦＦを生成する。ロジック回路２４６は、オン信号ＳＯＮ、オフ信号ＳＯＦＦにもとづいて、ハイサイドパルスＳ１を生成する。
【００５４】
モードコントローラ６００ａは、オフ信号ＳＯＦＦを監視し、オフ信号ＳＯＦＦがアサートされないサイクル（周期）を検出すると、モード制御信号Ｓ３をアサートし、パルス変調器２４０をスキップモードに移行させる。またモードコントローラ６００ａは、スキップモード中のあるサイクルにおいてオフ信号ＳＯＦＦがアサートされると、モード制御信号Ｓ３をネゲートし、パルス変調器２４０を通常モードに復帰させてもよい。
【００５５】
あるいはモードコントローラ６００ａは、オフ信号ＳＯＦＦに代えて、あるいはそれに加えて、破線で示すようにハイサイドパルスＳ１を監視してもよい。そしてモードコントローラ６００ａは、ハイサイドパルスＳ１がオフレベルに遷移しないサイクルを検出すると、モード制御信号Ｓ３をアサートしてもよい。あるいはローサイドパルスＳ２が、パルス信号Ｓ１の相補信号である場合、モードコントローラ６００ａは、ローサイドパルスＳ２にもとづいて、モード制御信号Ｓ３を生成してもよい。あるいはモードコントローラ６００ａは、ハイサイドパルスＳ１あるいはローサイドパルスＳ２と関連するロジック回路２４６の内部信号を監視してもよい。
【００５６】
図４の制御回路２００ａによれば、オフ信号ＳＯＦＦあるいはハイサイドパルスＳ１（ローサイドパルスＳ２）を監視することで、スイッチングトランジスタＭ１のデューティ比が大きいこと、言い換えれば入力電圧ＶＩＮと出力電圧ＶＯＵＴが近接していることを検出することができる。
【００５７】
パルス発生器２０２ａのパルス変調器２４０は、第１期間Ｔ１に遷移後、所定のサイクル数（たとえば８）の経過後に、第２期間Ｔ２に遷移してもよい。第１期間Ｔ１の長さを、ＰＷＭ制御の周期ＴＰを単位として規定することにより、その管理が容易となり、また第１期間Ｔ１から第２期間Ｔ２の遷移のトリガーを、カウンタなどを用いて容易に生成できる。
【００５８】
図５は、制御回路２００の第２の構成例２００ｂの回路図である。制御回路２００ｂのパルス発生器２０２ｂは、ピーク電流モードのパルス変調器２４０ｂを含む。オシレータ２５８は、ＰＷＭ周期（スイッチング周期）ＴＰを規定するＰＷＭ（パルス幅変調）クロックＰＷＭＣＬＫを生成する。オシレータ２５８は、図４のオン信号生成部２４２に対応し、ＰＷＭクロックＰＷＭＣＬＫは、オン信号ＳＯＮと把握される。
【００５９】
エラーアンプ２５０は、電圧検出信号ＶＳとその目標値ＶＲＥＦの誤差を増幅し、誤差に応じたフィードバック信号ＶＦＢを生成する。電流センスアンプ２５２はスイッチングトランジスタＭ１に流れる電流ＩＭ１を示す電流検出信号ＶＩＳを生成する。スロープ補償器２５４は、フィードバック信号ＶＦＢあるいは電流検出信号ＶＩＳの一方にスロープ信号ＶＳＬＯＰＥを重畳する。ＰＷＭコンパレータ２５６は、電流検出信号ＶＩＳがフィードバック信号ＶＦＢに達すると、アサートされるオフ信号ＳＯＦＦ（ＩＣＭＰ信号ともいう）を生成する。エラーアンプ２５０〜ＰＷＭコンパレータ２５６は、図４のオフ信号生成部２４４に対応する。
【００６０】
ロジック回路２４６は、オン信号ＳＯＮのアサートに応じてオンレベル、オフ信号ＳＯＦＦのアサートに応じてオフレベルに遷移するパルス信号Ｓ１を生成する。たとえばロジック回路２４６は、オン信号ＳＯＮ、オフ信号ＳＯＦＦに応答するＳＲフリップフロップ（あるいはラッチ）２６０を含んでもよい。ロジック部２６２は、フリップフロップ２６０の出力ＳＰＷＭにもとづいて、ハイサイドパルスＳ１およびローサイドパルスＳ２を生成する。カウンタ２６４は、スキップモードの第１期間Ｔ１の長さを決めるために設けられる。具体的には、カウンタ２６４は、ＰＷＭクロックＰＷＭＣＬＫをカウントし、カウント値が所定数に達すると、遷移信号Ｓ４をアサートする。ロジック部２６２（あるいはフリップフロップ２６０）は、遷移信号Ｓ４に応答して、ハイサイドパルスＳ１およびローサイドパルスＳ２を変化させる。
【００６１】
なおロジック回路２４６の構成は特に限定されず、当業者によれば同等の機能を有する回路を、組み合わせ回路、順序回路、それらの組み合わせによって構成しうる。
【００６２】
モードコントローラ６００ｂは、ＰＷＭコンパレータ２５６の出力であるオフ信号ＳＯＦＦを監視し、ＰＷＭ周期ＴＰの間、オフ信号ＳＯＦＦがアサートされないときに、モード制御信号Ｓ３をアサートする。
【００６３】
図６は、図５の制御回路２００ｂの動作波形図である。時刻ｔ０より前は、入力電圧ＶＩＮが出力電圧ＶＯＵＴより十分に高い定常状態であり、ハイサイドパルスＳ１のデューティ比は、Ｄ＝ＶＯＵＴ／ＶＩＮに安定化されており、通常モードで動作している。
【００６４】
時刻ｔ０に入力電圧ＶＩＮが出力電圧ＶＯＵＴ付近まで低下する。これにより、ハイサイドパルスＳ１のデューティ比が増大し、そのデューティ比は１００％となる。その結果、サイクルＣＹＣ１において、ハイサイドパルスＳ１はオフレベルに遷移しなくなる（最大デューティ状態）。モードコントローラ６００は、このサイクルＣＹＣ１を検出すると、時刻ｔ１にモード制御信号Ｓ３をアサートし、パルス発生器２０２をスキップモードに移行させる。
【００６５】
スキップモードに移行すると、カウンタ２６４は、ＰＷＭクロックＰＷＭＣＬＫ（オン信号ＳＯＮ）をカウントする。そしてカウント数が、所定数（ここでは８）に達すると、時刻ｔ２に遷移信号Ｓ４をアサートする。遷移信号Ｓ４のアサートを契機として第２期間Ｔ２になると、ハイサイドパルスＳ１が強制的にオフレベルとなり、ローサイドパルスＳ２がハイレベルとなる。スキップモードでは、このようにして第１期間Ｔ１と第２期間Ｔ２が交互に繰り返される。この構成によれば、ピーク電流モードにおいて、スキップモードを好適に実現できる。
【００６６】
図７は、制御回路２００の第３の構成例２００ｃの回路図である。制御回路２００ｃのパルス発生器２０２ｃは、電圧モードのパルス変調器２４０ｃを含む。オシレータ２７０は、ＰＷＭ周期（スイッチング周期）ＴＰを規定するＰＷＭ（パルス幅変調）クロックＰＷＭＣＬＫおよび三角波、のこぎり波、ランプ波のいずれかである周期信号ＶＯＳＣを生成する。エラーアンプ２７２は、電圧検出信号ＶＳとその目標値ＶＲＥＦの誤差を増幅し、フィードバック信号ＶＦＢを生成する。ＰＷＭコンパレータ２７４は、フィードバック信号ＶＦＢと周期信号ＶＯＳＣを比較し、比較結果を示すＰＷＭ信号ＳＰＷＭを生成する。ロジック回路２７６は、ＰＷＭ信号ＳＰＷＭにもとづいてハイサイドパルスＳ１およびローサイドパルスＳ２を生成する。
【００６７】
モードコントローラ６００ｃは、ＰＷＭコンパレータ２７４から出力されるＰＷＭ信号ＳＰＷＭを監視し、ＰＷＭ信号ＳＰＷＭが遷移しないサイクル（エッジの現れないサイクル）を検出すると、モード制御信号Ｓ３をアサートしてもよい。またロジック回路２７６は、スキップモードにおいて、ＰＷＭクロックＰＷＭＣＬＫをカウントすることにより、第１期間Ｔ１から第２期間Ｔ２への切りかえを行ってもよい。
【００６８】
最後にＤＣ／ＤＣコンバータ１００の好適な用途の一例を説明する。図８は、車載用電源装置３００の回路図である。車載用電源装置３００は、バッテリ３０２およびＤＣ／ＤＣコンバータ１００を備える。バッテリ３０２は、１２Ｖあるいは２４Ｖの直流電圧（バッテリ電圧）ＶＢＡＴを生成する。ただし、バッテリ電圧ＶＢＡＴは常時、定格電圧値が得られるわけではなく、幅広いレンジで変動する。ＤＣ／ＤＣコンバータ１００は、バッテリ電圧ＶＢＡＴを入力電圧ＶＩＮとして受け、それを降圧し、負荷であるマイコン３０４等に供給する。車載用電源装置３００では、コールドクランクと呼ばれる減電圧状態が存在し、コールドクランク時においてもＤＣ／ＤＣコンバータ１００は正常動作することが要求される。上述のように制御回路２００は、スキップモードにおいて大きなデューティ比を得ることができるため、従来よりも減電圧特性に優れているといえる。この観点から、実施の形態に係るＤＣ／ＤＣコンバータ１００は、車載用電源装置３００に好適に用いることができる。
【００６９】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００７０】
（第１変形例）
実施の形態では、スキップモードにおいてパルス変調器２４０は、ＰＷＭ周期ＴＰの所定サイクルごとに、第２期間Ｔ２を挿入したが、本発明はそれに限定されない。図９（ａ）は、第１変形例に係るパルス変調器２４０ｄの回路図である。パルス変調器２４０は、第１期間Ｔ１に遷移後、所定時間の経過後に第２期間Ｔ２に遷移してもよい。ロジック部２８０は、ＰＷＭ信号ＳＰＷＭにもとづいてハイサイドパルスＳ１およびローサイドパルスＳ２を生成する。パルス変調器２４０ｄは、カウンタに代えて、アナログあるいはデジタルのタイマー回路（あるいは遅延回路）２８２を含み、第１期間Ｔ１に遷移後、タイマー回路２８２が所定時間を計測すると、遷移信号Ｓ４をアサートし、第２期間Ｔ２に遷移してもよい。
【００７１】
この場合、第１期間Ｔ１の長さを、ＰＷＭ周期ＴＰに制約されることなく自由に設定できる。たとえばＥＭＩに関連してスキップモードにおけるスイッチングノイズが問題となる場合に、スイッチング周波数を任意に決められることはＥＭＩ対策の観点から有利である。
【００７２】
（第２変形例）
図９（ｂ）は、第２変形例に係るパルス変調器２４０ｅの回路図である。パルス変調器２４０は、第１期間Ｔ１に遷移後、所定時間の経過後に第２期間Ｔ２に遷移してもよい。パルス変調器２４０ｅは、第１期間Ｔ１に遷移後、ブートストラップキャパシタＣ２の電圧ＶＣ２が所定値ＶＭＩＮまで低下すると、第２期間Ｔ２に遷移してもよい。コンパレータ２８４は、ブートストラップキャパシタＣ２の電圧ＶＣ２を所定値ＶＭＩＮと比較し、ＶＣ２＜ＶＭＩＮとなると、遷移信号Ｓ４をアサートする。
【００７３】
（第３変形例）
実施の形態では、ダイオード整流型のＤＣ／ＤＣコンバータを説明したが、同期整流型のＤＣ／ＤＣコンバータにも本発明は適用可能である。すなわち図２の整流ダイオードＤ１を省略し、トランジスタ２１４を同期整流トランジスタとして機能させるべく、その素子サイズを、インダクタＬ１のコイル電流を供給できるように大きく構成すればよい。
【００７４】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７５】
Ｌ１…インダクタ、Ｃ１…出力キャパシタ、Ｄ１…整流ダイオード、Ｃ２…ブートストラップキャパシタ、１００…ＤＣ／ＤＣコンバータ、１０２…入力端子、１０４…出力端子、１１０…出力回路、Ｍ１…スイッチングトランジスタ、２００…制御回路、２０２…パルス発生器、２０４…ドライバ、２１０…ブートストラップ回路、２１２…整流素子、２１４…トランジスタ、２２０…ブートストラップ用電源回路、２４０…パルス変調器、２４２…オン信号生成部、２４４…オフ信号生成部、２４６…ロジック回路、２５０…エラーアンプ、２５２…電流センスアンプ、２５４…スロープ補償器、２５６…ＰＷＭコンパレータ、２５８…オシレータ、２６０…フリップフロップ、２６２…ロジック部、２６４…カウンタ、２７０…オシレータ、２７２…エラーアンプ、２７４…ＰＷＭコンパレータ、２７６…ロジック回路、２８０…ロジック部、２８２…タイマー回路、２８４…コンパレータ、６００…モードコントローラ、３００…車載用電源装置、３０２…バッテリ、Ｓ１…ハイサイドパルス、Ｓ２…ローサイドパルス、Ｓ３…モード制御信号、Ｓ４…遷移信号。
【図１】
2017093158.tif 000003
【図２】
2017093158.tif 000004
【図３】
2017093158.tif 000005
【図４】
2017093158.tif 000006
【図５】
2017093158.tif 000007
【図６】
2017093158.tif 000008
【図７】
2017093158.tif 000009
【図８】
2017093158.tif 000010
【図９】
2017093158.tif 000011