(57)【要約】【課題】半導体層間の界面付近での電荷のトラップを低減可能な半導体装置を提供する。【解決手段】一の実施形態によれば、半導体装置は、基板と、前記基板上に設けられた第１半導体層と、前記第１半導体層上に設けられた第２半導体層とを備える。前記装置はさらに、前記第２半導体層上に絶縁膜を介して設けられた第１電極と、前記第２半導体層上に前記第１電極を挟むように設けられた第２および第３電極とを備える。前記装置はさらに、前記基板の表面に平行な第１方向に延びる複数の第１部分を含み、前記第１電極に電気的に接続された第４電極と、前記基板の表面に平行な第２方向に延びる複数の第２部分を含み、前記第２電極に電気的に接続された第５電極とを備える。【選択図】図１
2017168624.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた第１半導体層と、
前記第１半導体層上に設けられた第２半導体層と、
前記第２半導体層上に絶縁膜を介して設けられた第１電極と、
前記第２半導体層上に前記第１電極を挟むように設けられた第２および第３電極と、
前記基板の表面に平行な第１方向に延びる複数の第１部分を含み、前記第１電極に電気的に接続された第４電極と、
前記基板の表面に平行な第２方向に延びる複数の第２部分を含み、前記第２電極に電気的に接続された第５電極と、
を備える半導体装置。
【請求項２】
前記第１半導体層と前記第２半導体層との界面は、
前記基板の表面に垂直な第３方向に、前記第１および第２部分の少なくともいずれかと重なる１つ以上の第１領域と、
前記第３方向に前記第１および前記第２部分と重ならず、前記第１領域により囲まれているまたは挟まれている１つ以上の第２領域と、
を含む請求項１に記載の半導体装置。
【請求項３】
前記第２方向は、前記第１方向と垂直である、請求項１または２に記載の半導体装置。
【請求項４】
前記第５電極は、前記第４電極の上方または下方に設けられている、請求項３に記載の半導体装置。
【請求項５】
前記第２方向は、前記第１方向と平行である、請求項１または２に記載の半導体装置。
【請求項６】
前記第２部分は、前記第１部分間に挟まれた領域の上方または下方に設けられている、請求項５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
パワートランジスタの一種として、ＨＥＭＴ（High Electron Mobility Transistor）が知られている。ＨＥＭＴは、電子走行層や電子供給層などの窒化物半導体層を備え、電子走行層と電子供給層とのヘテロ界面に発生する２ＤＥＧ（２次元電子ガス）をキャリアとして利用する。ＨＥＭＴは、電極の端部への電界集中を緩和するために、ゲート電極、ソース電極、またはドレイン電極に電気的に接続されたＦＰ（フィールドプレート）電極を備えている場合がある。この場合、ＦＰ電極が電子走行層と電子供給層とのヘテロ界面の広い領域を覆ってしまう。よって、ヘテロ界面に光が入射しにくくなり、ヘテロ界面付近に電荷がトラップされる可能性が高くなる。これにより、ヘテロ界面の２ＤＥＧ濃度が低下する可能性や、ＨＥＭＴのオン抵抗が変動する電流コラプスが発生する可能性がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２１０７５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体層間の界面付近での電荷のトラップを低減可能な半導体装置を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態によれば、半導体装置は、基板と、前記基板上に設けられた第１半導体層と、前記第１半導体層上に設けられた第２半導体層とを備える。前記装置はさらに、前記第２半導体層上に絶縁膜を介して設けられた第１電極と、前記第２半導体層上に前記第１電極を挟むように設けられた第２および第３電極とを備える。前記装置はさらに、前記基板の表面に平行な第１方向に延びる複数の第１部分を含み、前記第１電極に電気的に接続された第４電極と、前記基板の表面に平行な第２方向に延びる複数の第２部分を含み、前記第２電極に電気的に接続された第５電極とを備える。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態の半導体装置の構造を示す断面図および平面図である。
【図２】第１実施形態の変形例の半導体装置の構造を示す断面図である。
【図３】第１実施形態の比較例の半導体装置の構造を示す断面図および平面図である。
【図４】第２実施形態の半導体装置の構造を示す断面図および平面図である。
【図５】第３実施形態の半導体装置の構造を示す断面図および平面図である。
【図６】第１から第３実施形態の半導体装置の動作を説明するための断面図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を、図面を参照して説明する。
【０００８】
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す断面図および平面図である。本実施形態の半導体装置は、パワートランジスタとしてＨＥＭＴを備えている。
【０００９】
図１(ａ)と図１(ｂ)は、半導体装置の縦断面を示す断面図である。図１(ａ)は、図１(ｂ)のＢ−Ｂ’線に沿った断面を示している。図１(ｂ)は、図１(ａ)のＡ−Ａ’線に沿った断面を示している。図１(ｃ)は、半導体装置の平面構造を示す平面図である。図１(ｃ)は、上述のＡ−Ａ’線とＢ−Ｂ’線の位置を示している。
【００１０】
本実施形態の半導体装置は、基板１と、バッファ層（緩衝層）２と、第１半導体層の例である電子走行層３と、第２半導体層の例である電子供給層４と、絶縁膜の例である第１絶縁膜５と、第２絶縁膜６と、第３絶縁膜７とを備えている。
【００１１】
本実施形態の半導体装置はさらに、第１電極の例であるゲート電極１１と、第２電極の例であるソース電極１２と、第３電極の例であるドレイン電極１３と、第４電極の例であるゲートフィールドプレート（ＦＰ）電極１４と、第５電極の例であるソースフィールドプレート（ＦＰ）電極１５と、第６電極の例であるドレインフィールドプレート（ＦＰ）電極１６とを備えている。
【００１２】
基板１の例は、Ｓｉ（シリコン）基板などの半導体基板である。図１(ａ)〜図１(ｃ)は、基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向とを示している。本明細書では、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。本実施形態の−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。
【００１３】
バッファ層２は、基板１上に形成されている。バッファ層２の例は、ＡｌＮ（窒化アルミニウム）層、ＡｌＧａＮ（窒化アルミニウムガリウム）層、ＧａＮ（窒化ガリウム）層などを含む積層膜である。
【００１４】
電子走行層３は、バッファ層２上に形成されている。電子走行層３の例は、ＧａＮ層などの窒化物半導体層である。符号Ｒは、電子走行層３の上部に発生する２ＤＥＧ層を示している。
【００１５】
電子供給層４は、電子供給層３上に形成されている。電子供給層４の例は、ＡｌＧａＮ層などの窒化物半導体層である。符号Ｓは、電子走行層３と電子供給層４とのヘテロ界面を示している。
【００１６】
第１絶縁膜５は、電子供給層４上に形成されている。第１絶縁膜５の例は、シリコン酸化膜やシリコン窒化膜である。第１絶縁膜５は、ゲート電極１１のゲート絶縁膜として機能する。
【００１７】
第２絶縁膜６は、第１絶縁膜５上に形成されている。第２絶縁膜６の例は、シリコン酸化膜やシリコン窒化膜である。第２絶縁膜６は、ゲートＦＰ電極１４の下地層として形成されている。
【００１８】
第３絶縁膜７は、第２絶縁膜６上に形成されている。第３絶縁膜７の例は、シリコン酸化膜やシリコン窒化膜である。第３絶縁膜７は、ゲート電極１１、ソース電極１２、ドレイン電極１３、ゲートＦＰ電極１４、ソースＦＰ電極１５、およびドレインＦＰ電極１６を覆っている。
【００１９】
ゲート電極１１は、電子供給層４上に第１絶縁膜５を介して形成されており、第２絶縁膜６を貫通している。ソース電極１２とドレイン電極１３は、電子供給層４上にゲート電極１１を挟むように形成されており、第１および第２絶縁膜５、６を貫通している。ゲート電極１１、ソース電極１２、およびドレイン電極１３の例は、金属層である。ゲート電極１１、ソース電極１２、およびドレイン電極１３は、Ｙ方向に延びている。本実施形態では、ゲート電極１１とソース電極１２との距離が、ゲート電極１１とドレイン電極１３との距離よりも短く設定されている。
【００２０】
ゲートＦＰ電極１４は、ゲート電極１１の側面から延びており、ゲート電極１１に電気的に接続されている。ゲートＦＰ電極１４は、ゲート電極１１に対しドレイン電極１３側に位置している。本実施形態のゲートＦＰ電極１４は、ゲート電極１１と同じ金属層により形成されている。ゲートＦＰ電極１４は、第２絶縁膜６上に形成されている。
【００２１】
ゲートＦＰ電極１４は、複数の第１部分の例である線状部１４ａと、接続部１４ｂとを含んでいる。線状部１４ａは、Ｘ方向に延び、Ｙ方向に互いに隣接している。本実施形態のＸ方向は、第１方向の例である。線状部１４ａは接続部１４ｂに接続されており、接続部１４ｂはゲート電極１１に接続されている。
【００２２】
ソースＦＰ電極１５は、ソース電極１２の側面から延びており、ソース電極１２に電気的に接続されている。ソースＦＰ電極１５は、ソース電極１２に対しゲート電極１１側に位置している。本実施形態のソースＦＰ電極１５は、ソース電極１２と同じ金属層により形成されている。ソースＦＰ電極１５は、ゲートＦＰ電極１４の上方に形成されており、第３絶縁膜７によりゲートＦＰ電極１４と絶縁されている。
【００２３】
ソースＦＰ電極１５は、複数の第２部分の例である線状部１５ａと、接続部１５ｂと、接続部１５ｃとを含んでいる。線状部１５ａは、Ｙ方向に延び、Ｘ方向に互いに隣接している。本実施形態のＹ方向は、第２方向の例である。本実施形態の第２方向は、第１方向と非平行であり、より詳細には、第１方向と垂直である。線状部１５ａは接続部１５ｂに接続されており、接続部１５ｂは接続部１５ｃに接続されており、接続部１５ｃはソース電極１２に接続されている。
【００２４】
ドレインＦＰ電極１６は、ドレイン電極１３の側面から延びており、ドレイン電極１３に電気的に接続されている。ドレインＦＰ電極１６は、ドレイン電極１３に対しゲート電極１１側に位置している。本実施形態のドレインＦＰ電極１６は、ドレイン電極１３と同じ金属層により形成されている。ドレインＦＰ電極１６は、第２絶縁膜６内に形成されており、第３絶縁膜７によりゲートＦＰ電極１４やソースＦＰ電極１５と絶縁されている。
【００２５】
次に、電子走行層３と電子供給層４とのヘテロ界面Ｓについて説明する。
【００２６】
図１(ｃ)に示すように、ヘテロ界面Ｓは、１つ以上の第１領域Ｓ１と、１つ以上の第２領域Ｓ２とを含んでいる。第１領域Ｓ１は、Ｚ方向に線状部１４ａ、１５ａの少なくともいずれかと重なっている。本実施形態の第１領域Ｓ１は、線状部１４ａと線状部１５ａとが交差するエリアの真下でメッシュ形状を有し、線状部１５ａのみが存在するエリアの真下で櫛形形状を有している。一方、第２領域Ｓ２は、Ｚ方向に線状部１４ａ、１５ａと重なっておらず、第１領域Ｓ１により囲まれているか挟まれている。本実施形態の第２領域Ｓ２は、線状部１４ａと線状部１５ａとが交差するエリアの真下でメッシュ形状の第１領域Ｓ１により囲まれており、線状部１５ａのみが存在するエリアの真下で櫛形形状の第１領域Ｓ１により挟まれている。本実施形態のＺ方向は、第３方向の例である。
【００２７】
本実施形態の絶縁膜５〜７は、シリコン酸化膜やシリコン窒化膜である。シリコン酸化膜やシリコン窒化膜は一般に、透明であり光を通す。一方、本実施形態の電極１１〜１６は、金属層である。金属層は一般に、不透明であり光を通さない。よって、ヘテロ界面Ｓの広い領域をＦＰ電極１４〜１６が覆うと、ヘテロ界面Ｓに光が入射しにくくなり、ヘテロ界面Ｓ付近に電荷がトラップされる可能性が高くなる。
【００２８】
しかしながら、本実施形態のゲートＦＰ電極１４やソースＦＰ電極１５は、ヘテロ界面Ｓの第１領域Ｓ１は覆っているものの、ヘテロ界面Ｓの第２領域Ｓ２は覆っていない。そのため、第２領域Ｓ２に光が入射しやすい。よって、本実施形態によれば、ヘテロ界面Ｓ付近での電荷のトラップを低減することが可能となる。その結果、２ＤＥＧ濃度の低下や電流コラプスの発生を抑制することが可能となる。また、本実施形態によれば、ゲートＦＰ電極１４やソースＦＰ電極１５の面積を低減することで、ゲートＦＰ電極１４とソースＦＰ電極１５との間の静電容量を低減することが可能となる。
【００２９】
なお、ヘテロ界面Ｓに入射する光は、太陽光などの自然光でもよいし、人工的に発生させた人工光でもよい。このような光の例については後述する。また、ヘテロ界面Ｓに入射する光は、一般的な自然光や人工光よりも弱い光でもよい。理由は、トラップされた電荷は、弱い光でも十分にリリースできるからである。
【００３０】
図２は、第１実施形態の変形例の半導体装置の構造を示す断面図である。図２(ａ)は第１変形例を示しており、図２(ｂ)は第２変形例を示している。
【００３１】
図２(ａ)では、太陽光などの自然光Ｌ１がヘテロ界面Ｓに入射している。本変形例の半導体装置が基板１の上方に不透明な膜２１を備えている場合、この膜２１が自然光Ｌ１をブロックしてしまう。そのため、この膜２１に、光が通過可能な窓２１ａを設けることが考えられる。この場合、自然光Ｌ１は、窓２１ａを通過してヘテロ界面Ｓに入射することができる。
【００３２】
図２(ｂ)では、光源２２からの人工光Ｌ２がヘテロ界面Ｓに入射している。本変形例の半導体装置は、基板１の上方に光源２２を備えている。光源２２の例は発光ダイオードである。ヘテロ界面Ｓと光源２２との間に不透明な膜２１が存在する場合には、この膜２１に窓２１ａを設けることが考えられる。
【００３３】
図３は、第１実施形態の比較例の半導体装置の構造を示す断面図および平面図である。
【００３４】
図３(ａ)と図３(ｂ)は、半導体装置の縦断面を示す断面図である。図３(ａ)は、図３(ｂ)のＢ−Ｂ’線に沿った断面を示している。図３(ｂ)は、図３(ａ)のＡ−Ａ’線に沿った断面を示している。図３(ｃ)は、半導体装置の平面構造を示す平面図である。図３(ｃ)は、上述のＡ−Ａ’線とＢ−Ｂ’線の位置を示している。
【００３５】
本比較例のゲートＦＰ電極１４やソースＦＰ電極１５は、第１実施形態のような線状部１４ａ、１５ｂを備えていない。そのため、本比較例のゲートＦＰ電極１４やソースＦＰ電極１５は、ヘテロ界面Ｓの広い領域を覆っている。よって、ヘテロ界面Ｓに光が入射しにくく、ヘテロ界面Ｓ付近に電荷がトラップされる可能性が高い。一方、第１実施形態によれば、ゲートＦＰ電極１４やソースＦＰ電極１５に線状部１４ａ、１５ｂを設けることで、このような問題を解決することが可能となる。
【００３６】
図６(ａ)は、第１実施形態の半導体装置の動作を説明するための断面図である。
【００３７】
符号Ｋ１は、電界が小さい場合にゲートＦＰ電極１４から広がる空乏層を模式的に示している。符号Ｋ２は、電界が大きい場合にソースＦＰ電極１５から広がる空乏層を模式的に示している。符号Ｋ１、Ｋ２で示す破線は、ヘテロ界面Ｓにおけるキャリア濃度を示しており、線状部１４ａ間の領域の下方と、線状部１５ａ間の領域の下方にそれぞれピークを有している。本実施形態によれば、これらの空乏層によりＨＥＭＴの耐量を向上させることが可能となる。
【００３８】
以上のように、本実施形態のゲートＦＰ電極１４とソースＦＰ電極１５は、線状に延びる線状部１４ａ、１５ａを備えている。よって、本実施形態によれば、電子走行層３と電子供給層４とのヘテロ界面Ｓ付近での電荷のトラップを低減することが可能となる。
【００３９】
なお、本実施形態のソースＦＰ電極１５は、ゲートＦＰ電極１４の上方に配置されているが、ゲートＦＰ電極１４の下方に配置されていてもよい。また、ゲートＦＰ電極１４の線状部１４ａの本数や、ソースＦＰ電極１５の線状部１５ａの本数は、何本でもよい。以上は、後述の第２および第３実施形態でも同様である。
【００４０】
（第２実施形態）
図４は、第２実施形態の半導体装置の構造を示す断面図および平面図である。図４(ａ)から図４(ｃ)はそれぞれ、図１(ａ)から図１(ｃ)に対応している。
【００４１】
本実施形態のゲートＦＰ電極１４は、複数の第１部分の例である線状部１４ａと、接続部１４ｂと、接続部１４ｃとを含んでいる。線状部１４ａは、Ｙ方向に延びており、Ｘ方向に互いに隣接している。本実施形態のＹ方向は、第１方向の例である。線状部１４ａは接続部１４ｂに接続されており、接続部１４ｂは接続部１４ｃに接続されており、接続部１４ｃはゲート電極１１に接続されている。
【００４２】
本実施形態のソースＦＰ電極１５は、複数の第２部分の例である線状部１５ａと、接続部１５ｂとを含んでいる。線状部１５ａは、Ｙ方向に延びており、Ｘ方向に互いに隣接している。本実施形態のＸ方向は、第２方向の例である。本実施形態の第２方向は、第１方向と非平行であり、より詳細には、第１方向と垂直である。線状部１５ａは接続部１５ｂに接続されており、接続部１５ｂはソース電極１２に接続されている。
【００４３】
以上のように、第１実施形態の線状部１４ａと線状部１５ａはそれぞれＸ方向とＹ方向に延びているのに対して、本実施形態の線状部１４ａと線状部１５ａはそれぞれＹ方向とＸ方向に延びている。その結果、本実施形態のヘテロ界面Ｓは、第１実施形態と同様に、１つ以上の第１領域Ｓ１と、１つ以上の第２領域Ｓ２とを含んでおり（図４(ｃ)）、第２領域Ｓ２に光が入射しやすい。よって、本実施形態によれば、ヘテロ界面Ｓ付近での電荷のトラップを低減することが可能となる。その結果、２ＤＥＧ濃度の低下や電流コラプスの発生を抑制することが可能となる。また、本実施形態によれば、ゲートＦＰ電極１４やソースＦＰ電極１５の面積を低減することで、ゲートＦＰ電極１４とソースＦＰ電極１５との間の静電容量を低減することが可能となる。
【００４４】
図６(ｂ)は、第２実施形態の半導体装置の動作を説明するための断面図である。
【００４５】
符号Ｋ１は、電界が小さい場合にゲートＦＰ電極１４から広がる空乏層を模式的に示している。符号Ｋ２は、電界が大きい場合にソースＦＰ電極１５から広がる空乏層を模式的に示している。本実施形態のキャリア濃度のピークの位置は、第１実施形態とは異なっていることに留意されたい。これは、本実施形態の線状部１４ａ、１５ａの形状が、第１実施形態と異なるからである。本実施形態によれば、これらの空乏層によりＨＥＭＴの耐量を向上させることが可能となる。
【００４６】
以上のように、本実施形態のゲートＦＰ電極１４とソースＦＰ電極１５は、線状に延びる線状部１４ａ、１５ａを備えている。よって、本実施形態によれば、第１実施形態と同様に、電子走行層３と電子供給層４とのヘテロ界面Ｓ付近での電荷のトラップを低減することが可能となる。
【００４７】
（第３実施形態）
図５は、第３実施形態の半導体装置の構造を示す断面図および平面図である。図５(ａ)から図５(ｃ)はそれぞれ、図１(ａ)から図１(ｃ)に対応している。
【００４８】
本実施形態のゲートＦＰ電極１４は、複数の第１部分の例である線状部１４ａと、接続部１４ｂとを含んでいる。線状部１４ａは、Ｘ方向に延びており、Ｙ方向に互いに隣接している。本実施形態のＸ方向は、第１方向の例である。線状部１４ａは接続部１４ｂに接続されており、接続部１４ｂはゲート電極１１に接続されている。
【００４９】
本実施形態のソースＦＰ電極１５は、複数の第２部分の例である線状部１５ａと、接続部１５ｂとを含んでいる。線状部１５ａは、Ｘ方向に延びており、Ｙ方向に互いに隣接している。本実施形態のＸ方向は、第２方向の例である。線状部１５ａは接続部１５ｂに接続されており、接続部１５ｂはソース電極１２に接続されている。
【００５０】
以上のように、第１および第２実施形態の線状部１４ａと線状部１５ａは垂直な方向に延びているのに対して、本実施形態の線状部１４ａと線状部１５ａは平行な方向に延びている。
【００５１】
次に、電子走行層３と電子供給層４とのヘテロ界面Ｓについて説明する。
【００５２】
図５(ｃ)に示すように、本実施形態のソースＦＰ電極１５の線状部１５ａは、Ｚ方向にゲート電極１４の線状部１４ａと重ならないように配置されている。すなわち、ソースＦＰ電極１５の線状部１５ａは、ゲート電極１４の線状部１４ａ間に挟まれた領域の上方に配置されている。よって、図５(ｃ)の平面構造において、線状部１４ａと線状部１５ａは交互に配置されている。このような配置には、線状部１４ａと線状部１５ａがＺ方向に重なるように配置される場合に比べて、線状部１４ａと線状部１５ａとの間の静電容量を低減しやすいという利点がある。
【００５３】
ここで、図５(ｃ)の平面構造において、線状部１４ａと線状部１５ａは、互いに隣接する線状部１４ａと線状部１５ａとの間に隙間が生じるように交互に配置されている。その結果、本実施形態のヘテロ界面Ｓは、第１および第２実施形態と同様に、１つ以上の第１領域Ｓ１と、１つ以上の第２領域Ｓ２とを含んでいる。本実施形態の第１領域Ｓ１は、Ｘ方向に延びる櫛形形状を有している。一方、本実施形態の第２領域Ｓ２は、櫛形形状の第１領域Ｓ１により挟まれている。
【００５４】
本実施形態のゲートＦＰ電極１４やソースＦＰ電極１５は、第１および第２実施形態と同様に、ヘテロ界面Ｓの第１領域Ｓ１は覆っているものの、ヘテロ界面Ｓの第２領域Ｓ２は覆っていない。そのため、第２領域Ｓ２に光が入射しやすい。よって、本実施形態によれば、ヘテロ界面Ｓ付近での電荷のトラップを低減することが可能となる。その結果、２ＤＥＧ濃度の低下や電流コラプスの発生を抑制することが可能となる。また、本実施形態によれば、ゲートＦＰ電極１４やソースＦＰ電極１５の面積を低減することで、ゲートＦＰ電極１４とソースＦＰ電極１５との間の静電容量を低減することが可能となる。
【００５５】
図６(ｃ)は、第３実施形態の半導体装置の動作を説明するための断面図である。
【００５６】
符号Ｋ１は、電界が小さい場合にゲートＦＰ電極１４から広がる空乏層を模式的に示している。符号Ｋ２は、電界が大きい場合にソースＦＰ電極１５から広がる空乏層を模式的に示している。本実施形態のキャリア濃度のピークの位置は、第１および第２実施形態とは異なっていることに留意されたい。これは、本実施形態の線状部１４ａ、１５ａの形状が、第１および第２実施形態と異なるからである。本実施形態によれば、これらの空乏層によりＨＥＭＴの耐量を向上させることが可能となる。
【００５７】
以上のように、本実施形態のゲートＦＰ電極１４とソースＦＰ電極１５は、線状に延びる線状部１４ａ、１５ａを備えている。よって、本実施形態によれば、第１および第２実施形態と同様に、電子走行層３と電子供給層４とのヘテロ界面Ｓ付近での電荷のトラップを低減することが可能となる。
【００５８】
なお、本実施形態の線状部１４ａ、１５ａは、Ｘ方向ではなく、Ｙ方向に延びていてもよい。この場合、ゲートＦＰ電極１４には、第２実施形態と同様の接続部１４ｃが設けられ、ソースＦＰ電極１５には、第１実施形態と同様の接続部１５ｃが設けられる。
【００５９】
また、本実施形態のソースＦＰ電極１５の線状部１５ａは、ゲート電極１４の線状部１４ａよりも高い位置に配置されているが、ゲート電極１４の線状部１４ａよりも低い位置に配置されていてもよい。この場合、ソースＦＰ電極１５の線状部１５ａは、ゲート電極１４の線状部１４ａ間に挟まれた領域の下方に配置される。
【００６０】
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置は、その他の様々な形態で実施することができる。また、本明細書で説明した装置の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
【符号の説明】
【００６１】
１：基板、２：バッファ層、３：電子走行層、４：電子供給層、
５：第１絶縁膜、６：第２絶縁膜、７：第３絶縁膜、
１１：ゲート電極、１２：ソース電極、１３：ドレイン電極、
１４：ゲートフィールドプレート電極、
１４ａ：線状部、１４ｂ：接続部、１４ｃ：接続部、
１５：ソースフィールドプレート電極、
１５ａ：線状部、１５ｂ：接続部、１５ｃ：接続部、
１６：ドレインフィールドプレート電極、
２１：膜、２１ａ：窓、２２：光源
【図１】
2017168624.tif 000003
【図２】
2017168624.tif 000004
【図３】
2017168624.tif 000005
【図４】
2017168624.tif 000006
【図５】
2017168624.tif 000007
【図６】
2017168624.tif 000008