(57)【要約】【課題】従来と同じ寸法の幅のナノギャップを形成し得る他、従来よりも一段と幅が小さいナノギャップをも形成し得るナノギャップ電極の製造方法を提案する。【解決手段】基板2上に側壁スペーサ11を立設した後、パターニングされたレジスト層12を用いて、側壁スペーサ11を挟んで対向配置した第１電極部5及び第２電極部6を形成し、その後、レジスト層12及び側壁スペーサ11を除去して、側壁スペーサ11の膜厚により調整された幅W1のナノギャップNGを第１電極部5及び第２電極部6間に形成するようにしたことにより、側壁スペーサ11の膜厚を調整することで、従来と同じ寸法の幅W1のナノギャップNGを形成し得る他、従来よりも一段と幅W1が小さいナノギャップNGをも形成し得る。【選択図】図４
2017067446.tif 000002
【特許請求の範囲】
【請求項１】
基板上に側壁スペーサを立設することと、
前記側壁スペーサを挟んで対向配置した第１電極部及び第２電極部を形成することと、
前記側壁スペーサを除去し、前記側壁スペーサの膜厚により調整された幅のナノギャップを前記第１電極部と前記第２電極部との間に形成することと
を含んでいるナノギャップ電極の製造方法。
【請求項２】
前記基板上に前記側壁スペーサを立設することは、
前記基板上に形成された段差部の側壁に前記側壁スペーサを形成した後、前記段差部を除去して、前記基板上に前記側壁スペーサを立設する
ことを含んでいる請求項１記載のナノギャップ電極の製造方法。
【請求項３】
前記基板上に前記側壁スペーサを立設することは、
前記基板上に形成された段差部の側壁に前記側壁スペーサを形成した後、前記段差部と、前記側壁スペーサと、露出した前記基板とを覆うマスク層を形成することと、
平坦化処理によって、前記段差部、前記側壁スペーサ及び前記マスク層の各表面を露出させて、前記段差部及び前記マスク層間にて前記基板上に前記側壁スペーサを立設することとを含んでおり、
前記側壁スペーサを挟んで対向配置した前記第１電極部及び前記第２電極部を形成することは、
前記段差部及び前記マスク層をパターニングし、パターニングした前記段差部及び前記マスク層を電極形成用マスクとして用いて前記第１電極部及び前記第２電極部を形成する
ことを含んでいる請求項１記載のナノギャップ電極の製造方法。
【請求項４】
前記段差部の前記側壁に形成される前記側壁スペーサは、層状の側壁スペーサ形成層をエッチバックすることにより形成される
請求項２又は３記載のナノギャップ電極の製造方法。
【請求項５】
前記側壁スペーサは、
前記第１電極部の電極先端部と、前記第２電極部の電極先端部との間で一方向に延びており、該一方向とは異なる他方向に向けて該側壁スペーサを曲げる曲部を有している
請求項１〜４のうちいずれか１項記載のナノギャップ電極の製造方法。
【請求項６】
前記基板上に前記側壁スペーサを立設することは、
前記基板の表面に、離間した対の電極形成層を形成することを含んでおり、
前記側壁スペーサを挟んで対向配置した前記第１電極部及び前記第２電極部を形成することは、
前記基板の表面から突出して前記側壁スペーサに当接するまで、前記電極形成層を成長させてゆき、前記側壁スペーサを挟んで対向配置した前記第１電極部及び前記第２電極部を形成する
ことを含んでいる請求項１〜５のうちいずれか１項記載のナノギャップ電極の製造方法。
【請求項７】
前記電極形成層を形成した金属部材とは異なる種類の異種金属部材を前記電極形成層上に成長させてゆき、前記第１電極部及び前記第２電極部を形成する
請求項６記載のナノギャップ電極の製造方法。
【請求項８】
基板上に、前記基板の表面に実質的に平行な下部スペーサと、前記下部スペーサの末端に、前記基板の表面に実質的に垂直な側壁スペーサとを一体的に形成することと、
前記基板上に第１電極部を形成するとともに、前記側壁スペーサを挟んで前記第１電極部と対向配置するように前記下部スペーサ上に第２電極部を形成することと、
前記下部スペーサを一部除去して前記基板及び前記第２電極部間にのみ前記下部スペーサを残存させるとともに、前記側壁スペーサを除去し、前記第１電極部及び前記第２電極部間と、前記第１電極部及び前記下部スペーサ間とに、前記側壁スペーサの膜厚により調整された幅のナノギャップを形成することと
を含んでいるナノギャップ電極の製造方法。
【請求項９】
前記側壁スペーサを前記基板上に立設することは、
前記基板上に形成された段差部と、露出した前記基板とを覆う層状の側壁スペーサ形成層を形成した後、前記側壁スペーサ形成層を覆うマスク層を形成することと、
平坦化処理によって、前記マスク層の一部と、前記側壁スペーサ形成層のうち前記段差部上に形成された前記側壁スペーサ形成層とを少なくとも除去して、前記段差部及び前記マスク層間に前記側壁スペーサ形成層を残存させることにより、前記段差部及び前記マスク層間に前記側壁スペーサを形成するとともに、前記基板及び前記マスク層間に前記側壁スペーサ形成層を残存させることにより、前記基板及び前記マスク層間に前記下部スペーサを形成することと、
前記段差部及び前記マスク層を全部、又は一部膜厚だけ残して除去し、前記下部スペーサの末端に一体形成された前記側壁スペーサを前記基板上に立設することと
を含んでいる請求項８記載のナノギャップ電極の製造方法。
【請求項１０】
前記側壁スペーサを前記基板上に立設することは、
前記基板上に形成された段差部と、露出した前記基板とに層状の側壁スペーサ形成層を形成した後、前記側壁スペーサ形成層を覆うマスク層を形成することと、
平坦化処理によって、前記マスク層の一部と、前記側壁スペーサ形成層のうち前記段差部上に形成された前記側壁スペーサ形成層とを少なくとも除去して、前記段差部及び前記マスク層間に前記側壁スペーサ形成層を残存させることにより、前記段差部及び前記マスク層間に前記側壁スペーサを形成するとともに、前記基板及び前記マスク層間に前記側壁スペーサ形成層を残存させることにより、前記基板及び前記マスク層間に前記下部スペーサを形成することとを含んでおり、
前記基板上に前記第１電極部を形成するとともに、前記側壁スペーサを挟んで前記第１電極部と対向配置するように前記下部スペーサ上に前記第２電極部を形成することは、
前記段差部及び前記マスク層をパターニングし、パターニングした前記段差部及び前記マスク層を電極形成用マスクとして用いて前記第１電極部及び前記第２電極部を形成する
ことを含んでいる請求項８記載のナノギャップ電極の製造方法。
【請求項１１】
前記側壁スペーサ及び前記下部スペーサは、導電性部材により形成される
請求項８又は９記載のナノギャップ電極の製造方法。
【請求項１２】
前記側壁スペーサを前記基板上に立設することは、
前記基板に一の電極形成層を形成し、前記下部スペーサに他の電極形成層を形成することを含んでおり、
前記基板上に前記第１電極部を形成するとともに、前記側壁スペーサを挟んで前記第１電極部と対向配置するように前記下部スペーサ上に前記第２電極部を形成することは、
各前記電極形成層を前記側壁スペーサに当接するまで成長させてゆき該側壁スペーサを挟んで対向配置した前記第１電極部及び前記第２電極部を形成する
ことを含んでいる請求項８〜１０のうちいずれか１項記載のナノギャップの製造方法。
【請求項１３】
前記ナノギャップの幅が２［ｎｍ］以下である
請求項１〜１２のうちいずれか１項記載のナノギャップ電極の製造方法。
【請求項１４】
前記第１電極部及び前記第２電極部は、金属部材により形成された後、前記金属部材とは異なる種類の異種金属部材に変換されることにより形成される
請求項１〜１３のうちいずれか１項記載のナノギャップ電極の製造方法。
【請求項１５】
厚さが１０００［ｎｍ］以下でなり、基板に対し壁状に立設されている
側壁スペーサ。
【請求項１６】
前記基板の表面に沿って形成された下部スペーサの末端に立設されている
請求項１５記載の側壁スペーサ。
【請求項１７】
基板上に形成された段差部の側壁に側壁スペーサを形成した後、前記段差部を除去して、前記基板上に前記側壁スペーサを立設する
側壁スペーサの製造方法。
【請求項１８】
基板上に形成された段差部の側壁に側壁スペーサを形成した後、前記段差部と、前記側壁スペーサと、露出した前記基板とを覆うマスク層を形成することと、
平坦化処理によって、前記段差部、前記側壁スペーサ及び前記マスク層の各表面を露出させて、前記段差部及び前記マスク層間にて前記基板上に前記側壁スペーサを立設することと
を含んでいる側壁スペーサの製造方法。
【請求項１９】
基板上に形成された段差部と、露出した前記基板とに層状の側壁スペーサ形成層を形成した後、前記側壁スペーサ形成層を覆うマスク層を形成することと、
平坦化処理によって、前記マスク層の一部と、前記側壁スペーサ形成層のうち前記段差部上に形成された前記側壁スペーサ形成層とを少なくとも除去して、前記段差部及び前記マスク層間に前記側壁スペーサ形成層を残存させることにより、前記段差部及び前記マスク層間にて前記基板上に立設した側壁スペーサを形成するとともに、前記基板及び前記マスク層間にも前記側壁スペーサ形成層を残存させることにより、前記基板及び前記マスク層間に下部スペーサを形成することと
を含んでいる側壁スペーサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はナノギャップ電極の製造方法、側壁スペーサ、及び側壁スペーサの製造方法に関する。
【背景技術】
【０００２】
近年、対向した電極部間にナノスケールの間隙が形成された電極構造（以下、ナノギャップ電極と呼ぶ）が注目されており、ナノギャップ電極を用いた電子デバイスや、バイオデバイス等について研究が盛んに行われている。例えば、バイオデバイスの分野では、ナノギャップ電極を利用し、ＤＮＡの塩基配列を解析する分析装置が考えられている（例えば、特許文献１参照）。
【０００３】
実際上、この分析装置では、ナノギャップ電極の電極部間にあるナノスケールの中空状の間隙（以下、ナノギャップと呼ぶ）に一本鎖ＤＮＡを通過させ、当該一本鎖ＤＮＡの塩基が電極部間のナノギャップを通過したときに電極部に流れる電流を計測してゆき、その電流値を基に一本鎖ＤＮＡを構成する塩基を同定し得るようになされている。
【０００４】
ところで、このような分析装置では、ナノギャップ電極の電極部間の距離が大きくなると検出できる電流値が小さくなってしまい、高感度で試料を分析することが困難になるため、電極部間のナノギャップを小さく形成し得ることが望まれている。
【０００５】
従来、このようなナノギャップ電極の製造方法としては、金等でなる電極層上に形成されたチタン等の金属マスクを集束イオンビームの照射によりパターニングし、このパターニングされた金属マスクから露出した下層の電極層をドライエッチングし、電極層にナノギャップを形成してナノギャップ電極を製造する方法が知られている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２０１１／１０８５４０号
【特許文献２】特開２００４−２４７２０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、このようなナノギャップ電極の製造手法では、パターニングされた金属マスクの開口から露出した電極層表面をドライエッチングし、電極層表面に溝状のナノギャップを形成していることから、電極層に形成される間隙（マスク幅間隙）の最小幅が、金属マスクをパターニングできる幅となり、それよりもさらに小さなナノギャップを形成し難いという問題があった。そして、近年では、使用態様に応じて従来と同じ寸法の幅のナノギャップを形成し得る他、従来よりも一段と小さいナノギャップをも形成し得る新たな製造方法の開発も望まれている。
【０００８】
また、このような従来の金属マスクを用いたナノギャップの形成手法とは異なり、金属マスクを用いずにナノギャップを形成し得る、全く新しいナノギャップの形成部品の開発も望まれている。
【０００９】
そこで、本発明は以上の点を考慮してなされたもので、従来と同じ寸法の幅のナノギャップを形成し得る他、従来よりも一段と幅が小さいナノギャップをも形成し得るナノギャップ電極の製造方法を提案することを目的とする。
【００１０】
また、本発明は、金属マスクの開口から露出させた電極層をエッチングして電極層表面に溝状のナノギャップを形成する従来の形成手法とは異なり、従来のような金属マスクを用いずに、ナノギャップを形成可能な側壁スペーサを実現でき、また、この側壁スペーサの製造方法を提案することを目的とする。
【課題を解決するための手段】
【００１１】
本発明におけるナノギャップ電極の製造方法は、基板上に側壁スペーサを立設することと、側壁スペーサを挟んで対向配置した第１電極部及び第２電極部を形成することと、側壁スペーサを除去し、側壁スペーサの膜厚により調整された幅のナノギャップを第１電極部と第２電極部との間に形成することとを含んでいる。
【００１２】
これにより、このナノギャップ電極の製造方法によれば、側壁スペーサの膜厚により調整された幅のナノギャップを形成でき、かくして、従来と同じ寸法の幅のナノギャップを形成し得る他、従来よりも一段と幅が小さいナノギャップをも形成し得る。
【００１３】
また、ナノギャップ電極の製造方法は、基板上に、基板の表面に実質的に平行な下部スペーサと、下部スペーサの末端に、基板の表面に実質的に垂直な側壁スペーサとを一体的に形成することと、基板上に第１電極部を形成するとともに、側壁スペーサを挟んで第１電極部と対向配置するように下部スペーサ上に第２電極部を形成することと、下部スペーサを一部除去して基板及び第２電極部間にのみ下部スペーサを残存させるとともに、側壁スペーサを除去し、第１電極部及び第２電極部間と、第１電極部及び下部スペーサ間とに、側壁スペーサの膜厚により調整された幅のナノギャップを形成することとを含んでいる。
【００１４】
これにより、このナノギャップ電極の製造方法によれば、側壁スペーサの膜厚により調整された幅のナノギャップを形成でき、かくして、従来と同じ寸法の幅のナノギャップを形成し得る他、従来よりも一段と幅が小さいナノギャップをも形成し得る。
【００１５】
本発明の側壁スペーサは、厚さが１０００［ｎｍ］以下でなり、基板に対し壁状に立設されている。
【００１６】
これにより、本発明の側壁スペーサによれば、当該側壁スペーサを挟んで第１電極部及び第２電極部を形成した後、側壁スペーサを除去することで、第１電極部及び第２電極部間に側壁スペーサの幅のナノギャップを形成できる。
【００１７】
また、本発明の側壁スペーサによれば、当該側壁スペーサを挟んで第１加工部及び第２加工部を形成した後、側壁スペーサを除去することで、第１加工部及び第２加工部間に側壁スペーサの幅でなる中空状の間隙も形成でき、かくして、第１加工部及び第２加工部間に中空状の間隙を有した微小構造体をも製造し得る。
【００１８】
本発明における側壁スペーサの製造方法は、基板上に形成された段差部の側壁に側壁スペーサを形成した後、段差部を除去して、基板上に側壁スペーサを立設することを含んでいる。
【００１９】
これにより、本発明の側壁スペーサの製造方法によれば、金属マスクの開口から露出させた電極層をエッチングして電極層の表面に溝状のナノギャップを形成する従来の形成手法とは異なり、従来のような金属マスクを用いずに、ナノギャップを形成可能な側壁スペーサを製造できる。
【００２０】
また、本発明における側壁スペーサの製造方法は、基板上に形成された段差部の側壁に側壁スペーサを形成した後、段差部と、側壁スペーサと、露出した基板とを覆うマスク層を形成することと、平坦化処理によって、段差部、側壁スペーサ及びマスク層の各表面を露出させて、段差部及びマスク層間にて基板上に側壁スペーサを立設することとを含んでいる。
【００２１】
これにより、本発明の側壁スペーサの製造方法によれば、金属マスクの開口から露出させた電極層をエッチングして電極層の表面に溝状のナノギャップを形成する従来の形成手法とは異なり、従来のような金属マスクを用いずに、ナノギャップを形成可能な側壁スペーサを製造できる。
【００２２】
また、本発明における側壁スペーサの製造方法は、基板上に形成された段差部と、露出した基板とに層状の側壁スペーサ形成層を形成した後、側壁スペーサ形成層を覆うマスク層を形成することと、平坦化処理によって、マスク層の一部と、側壁スペーサ形成層のうち段差部上に形成された側壁スペーサ形成層とを少なくとも除去して、段差部及びマスク層間に側壁スペーサ形成層を残存させることにより、段差部及びマスク層間にて基板上に立設した側壁スペーサを形成するとともに、基板及びマスク層間に側壁スペーサ形成層を残存させることにより、基板及びマスク層間に下部スペーサを形成することとを含んでいる。
【００２３】
これにより、本発明の側壁スペーサの製造方法によれば、金属マスクの開口から露出させた電極層をエッチングして電極層の表面に溝状のナノギャップを形成する従来の形成手法とは異なり、従来のような金属マスクを用いずに、ナノギャップを形成可能な側壁スペーサを製造できる。
【発明の効果】
【００２４】
本発明のナノギャップ電極の製造方法によれば、側壁スペーサの膜厚により調整された幅のナノギャップを形成でき、かくして、従来と同じ寸法の幅のナノギャップを形成し得る他、従来よりも一段と幅が小さいナノギャップをも形成し得る。
【００２５】
また、本発明の製造方法により製造された側壁スペーサによれば、基板上に立設させた側壁スペーサを挟んで第１電極部及び第２電極部を形成した後、側壁スペーサを除去することで、第１電極部及び第２電極部間に側壁スペーサの幅のナノギャップを形成できる。かくして、本発明の側壁スペーサの製造方法によれば、金属マスクの開口から露出させた電極層をエッチングして電極層の表面に溝状のナノギャップを形成する従来の形成手法とは異なり、従来のような金属マスクを用いずに、ナノギャップを形成可能な側壁スペーサを実現でき、また、このような側壁スペーサを製造できる。
【図面の簡単な説明】
【００２６】
【図１】第１及び第２の実施の形態による製造方法により製造したナノギャップ電極の構成を示す概略図である。
【図２】第１の実施の形態によるナノギャップ電極の製造方法の説明（１）に供する概略図である。
【図３】第１の実施の形態によるナノギャップ電極の製造方法の説明（２）に供する概略図である。
【図４】第１の実施の形態によるナノギャップ電極の製造方法の説明（３）に供する概略図である。
【図５】第２の実施の形態によるナノギャップ電極の製造方法の説明（１）に供する概略図である。
【図６】第２の実施の形態によるナノギャップ電極の製造方法の説明（２）に供する概略図である。
【図７】第２の実施の形態による変形例のナノギャップ電極の製造方法の説明に供する概略図である。
【図８】第３及び第４の実施の形態による製造方法により製造したナノギャップ電極の構成を示す概略図である。
【図９】第３の実施の形態によるナノギャップ電極の製造方法の説明（１）に供する概略図である。
【図１０】第３の実施の形態によるナノギャップ電極の製造方法の説明（２）に供する概略図である。
【図１１】第３の実施の形態によるナノギャップ電極の製造方法の説明（３）に供する概略図である。
【図１２】第３の実施の形態による変形例のナノギャップ電極の製造方法の説明（１）に供する概略図である。
【図１３】第３の実施の形態による変形例のナノギャップ電極の製造方法の説明（２）に供する概略図である。
【図１４】第４の実施の形態によるナノギャップ電極の製造方法の説明に供する概略図である。
【図１５】曲部を有する側壁スペーサの構成を示す概略図である。
【図１６】電極形成層を有する基板を用いたときのナノギャップ電極の製造方法の説明に供する概略図である。
【発明を実施するための形態】
【００２７】
以下、図面に基づいて本発明の実施の形態を詳述する。
【００２８】
（１）第１及び第２の実施の形態による製造方法によって製造したナノギャップ電極の構成
図１は、本発明の第１及び第２の実施の形態による製造方法によって製造したナノギャップ電極1を示す。このナノギャップ電極1には、対向した第１電極部5及び第２電極部6が基板2上に設けられており、第１電極部5及び第２電極部6間に幅W1がナノスケール（例えば1000［nm］以下）でなる中空状のナノギャップNGが形成されている。本発明による製造方法によって製造したナノギャップ電極1は、例えばナノギャップNGの幅W1を5〜30［nm］、さらには使用態様に応じて2［nm］以下、或いは1［nm］以下にまで形成し得るようになされている。
【００２９】
ここで、基板2は、例えばシリコン基板3と、当該シリコン基板3上に形成された酸化シリコン層4とから構成されており、当該酸化シリコン層4上に対となる第１電極部5及び第２電極部6が形成された構成を有する。これら第１電極部5及び第２電極部6は、いずれも例えばチタンナイトライド（ＴｉＮ）等の金属部材からなり、基板2上にてナノギャップNGを中心にほぼ左右対称に形成されている。実際上、この実施の形態の場合、第１電極部5及び第２電極部6は、同一の構成を有しており、ナノギャップNGを形成する電極先端部5b,6bと、当該電極先端部5b,6bの根元部分に一体形成された基体部5a,6aとから構成されている。電極先端部5b,6bは、例えば長手方向がｙ方向に延びた直方体状からなり、先端面同士が対向するように配置されている。
【００３０】
基体部5a,6aは、電極先端部5b,6bが設けられた中央先端部分に膨らみを有し、この中央先端部分を中心にして両側部に向けてなだらかな曲面が形成されており、電極先端部5b,6bを頂点とした湾曲状に形成されている。なお、第１電極部5及び第２電極部6は、第１電極部5及び第２電極部6の長手方向たるｙ方向と、このｙ方向と直交する第１電極部5及び第２電極部6の高さ方向たるｚ方向とに直交するｘ方向から、例えば一本鎖ＤＮＡを含んだ溶液が供給されると、当該溶液を基体部5a,6aの曲面に沿って電極先端部5b,6b側に誘導し、当該溶液が確実にナノギャップNG（又はその近傍）を通過し得るように構成されている。
【００３１】
因みに、このような構成を有したナノギャップ電極1は、例えば図示しない電源から第１電極部5及び第２電極部6に電流が供給され得るようになされており、第１電極部5及び第２電極部6間の電流値が図示しない電流計により計測され得る。ナノギャップ電極1は、ｘ方向から第１電極部5及び第２電極部6間のナノギャップNGに一本鎖ＤＮＡを通過させ、当該一本鎖ＤＮＡの塩基が第１電極部5及び第２電極部6間のナノギャップNGを通過したときに第１電極部5及び第２電極部6間に流れる電流値を電流計にて計測させてゆき、その電流値を基に一本鎖ＤＮＡを構成する塩基を同定させ得る。
【００３２】
（２）第１の実施の形態
以下では、本発明の第１の実施の形態によるナノギャップ電極の製造方法ついて説明する。先ず始めに、図２Ａと、図２ＡのＡ‐Ａ´部分の側断面構成を示す図２Ｂのように、シリコン基板3上に表面層として酸化シリコン層4が形成された基板2を用意し、例えばシリコンナイトライド（ＳｉＮ）からなり、側壁9aを有する四辺状の段差部9を、酸化シリコン層4上にフォトリソグラフィ技術を利用して形成する。
【００３３】
次いで、図２Ａとの対応部分に同一符号を付して示す図２Ｃと、図２Ｂとの対応部分に同一符号を付して示す図２Ｄのように、例えばＣＶＤ（Chemical Vapor Deposition）法や、ＡＬＤ（Atomic Layer Deposition）法、スパッタ法等によって側壁スペーサ形成層10を、段差部9上及び露出した基板2上に成膜する。なお、側壁スペーサ形成層10は、基板2の表面（この場合、酸化シリコン層4）や、段差部9の他、後述する第１電極部5及び第２電極部6と異なる部材を用いて形成され得る。
【００３４】
例えば、基板2の表面が酸化シリコン層4、段差部9がＳｉＮでなり、かつ、後述する第１電極部5及び第２電極部6をチタンナイトライド（ＴｉＮ）で形成した場合、側壁スペーサ形成層10は、チタン（Ｔｉ）等により形成され得る。なお、例えば、基板2の表面に形成する表面層はＳｉＮにより形成してもよく、この場合、段差部9はシリコン酸化物（ＳｉＯ２）により形成し、後述する第１電極部5及び第２電極部6はチタンナイトライド（ＴｉＮ）で形成し、側壁スペーサ形成層10はＴｉにより形成すればよい。
【００３５】
ここで、この際、段差部9の側壁9aに沿って側壁スペーサ形成層10が形成されるが、この側壁9aに形成される側壁スペーサ形成層10の膜厚を、所望するナノギャップNGの幅W1に応じて選定する。すなわち、幅W1が小さいナノギャップNGを形成する場合には、側壁スペーサ形成層10の膜厚を薄く形成し、一方、幅W1が大きいナノギャップNGを形成する場合には、側壁スペーサ形成層10の膜厚を厚く形成する。
【００３６】
次いで、段差部9上、及び露出した基板2上に成膜した側壁スペーサ形成層10を、例えばドライエッチングによりエッチバックし、段差部9の側壁9aに沿って側壁スペーサ形成層10を残存させ、図２Ｃの対応部分に同一符号を付して示す図２Ｅと、図２Ｄとの対応部分に同一符号を付して示す図２Ｆのように、段差部9の側壁9aに沿ってサイドウォール状の自立した側壁スペーサ11を形成する。なお、このようにして形成された壁状の側壁スペーサ11は、段差部9の側壁9aの頂点から基板2に向けて次第に幅広に形成されており、当該側壁スペーサ11の幅の最大の厚みが最終的に形成されるナノギャップNGの幅W1となり得る。すなわち、上述した側壁スペーサの製造方法では、厚さが1000［nm］以下（ナノスケール）や、30［nm］以下、さらには使用態様に応じて厚さが2［nm］以下、1［nm］以下でなり、基板2に対し壁状に立設した側壁スペーサ11を製造し得る。
【００３７】
次いで、図２Ｅとの対応部分に同一符号を付して示す図３Ａと、図２Ｆとの対応部分と同一符号を付して示す図３Ｂのように、段差部9をエッチングにより除去して、基板2上の所定の位置に側壁スペーサ11を、当該基板2の表面に対して直立に設ける。
【００３８】
以上説明した図２Ａ〜図３Ｂに示す工程は、本発明の第１の実施の形態による側壁スペーサ11の製造方法であり、このようにして後述するナノギャップNGの形成に利用可能な側壁スペーサ11を製造し得る。次に、このような基板2上に立った状態に設けた側壁スペーサ11を利用してナノギャップNGを形成し、ナノギャップ電極1を製造するまでの各工程について説明する。
【００３９】
図３Ａとの対応部分に同一符号を付して示す図３Ｃと、図３Ｂとの対応部分に同一符号を付して示す図３Ｄのように、酸化シリコン層4上にレジスト塗布材を塗布し、これを硬化させてレジスト層12を形成する。
【００４０】
次いで、図３Ｃとの対応部分に同一符号を付して示す図３Ｅと、図３Ｄとの対応部分に同一符号を付して示す図３Ｆのように、レジスト層12のうち第１電極部5及び第２電極部6が形成される領域を、フォトリソグラフィ技術を用いて除去することにより、パターニングされたレジスト層12（電極形成用マスク）を形成し、第１電極部5及び第２電極部6が形成される領域に酸化シリコン層4を露出させる。
【００４１】
次いで、第１電極部5及び第２電極部6を形成するための金属層を、パターニングしたレジスト層12（電極形成用マスク）上、及び露出させた基板2（酸化シリコン層4）上に成膜した後、図３Ｅとの対応部分に同一符号を付して示す図４Ａと、図３Ｆとの対応部分に同一符号を付して示す図４Ｂのように、金属層のうち第１電極部5及び第２電極部6となる部分以外の金属層をリフトオフにより除去して、電極先端部5b,6bが側壁スペーサ11を挟んで対向配置された第１電極部5及び第２電極部6を基板2上に形成する。
【００４２】
因みに、このとき、側壁スペーサ11上には金属層11aが残っている。このように側壁スペーサ11上に残存した金属層11aは、化学機械的研磨（ＣＭＰ：Chemical and Mechanical Polishing）等により研磨することで取り除いてもよく、または、この時点でＣＭＰ等により除去することなく、後に側壁スペーサ11を除去する際に当該側壁スペーサ11とともに同時に除去してもよい。
【００４３】
最後に、図４Ａとの対応部分に同一符号を付して示す図４Ｃと、図４Ｂとの対応部分に同一符号を付して示す図４Ｄのように、例えばウェットエッチングによって側壁スペーサ11を除去することにより、側壁スペーサ11の幅W1と同じ幅W1のナノギャップNGを電極先端部5b,6b間に形成することができ、図１に示すようなナノギャップ電極1を製造することができる。この際、基板2の表面にある酸化シリコン層4や、第１電極部5及び第２電極部６とは異なる部材により側壁スペーサ11が形成されていることから、酸化シリコン層4を残して側壁スペーサ11のみを除去し得るとともに、基板2上に第１電極部5及び第２電極部6を確実に残存させることができる。
【００４４】
以上説明したように、第１の実施の形態による製造方法では、基板2上に形成された段差部9の側壁に側壁スペーサ11を形成した後、段差部9を除去して、基板2上に側壁スペーサ11を立設する。そして、マスクとして、パターニングしたレジスト層12を基板2上に形成した後、レジスト層12上と、このレジスト層12の開口から露出した基板2上とに金属層を形成し、パターニングしたレジスト層12を剥離することにより当該レジスト層12上の金属層を除去して、側壁スペーサ11を挟んで対向配置した第１電極部5及び第２電極部6を基板2上に形成する。最後に、この製造方法では、側壁スペーサ11を除去することにより、第１電極部5と第２電極部6との間に側壁スペーサ11の幅と同じ幅W1のナノギャップNGを形成する。
【００４５】
このように、本発明の第１の実施の形態によるナノギャップ電極1の製造方法では、側壁スペーサ11の膜厚を調整することで、所望の幅W1でなるナノギャップNGを形成し得、また、当該側壁スペーサ11の膜厚については極めて薄く形成し得ることから、側壁スペーサ11の幅W1に対応した極めて小さい幅W1のナノギャップNGをも形成し得る。
【００４６】
以上の構成によれば、この製造方法では、基板2上に側壁スペーサ11を立設した後、パターニングされたレジスト層12を用いて、側壁スペーサ11を挟んで対向配置した第１電極部5及び第２電極部6を形成し、その後、レジスト層12及び側壁スペーサ11を除去して、側壁スペーサ11の膜厚により調整された幅のナノギャップNGを第１電極部5と第２電極部6との間に形成するようにしたことにより、側壁スペーサ11の膜厚を調整することで、従来と同じ寸法の幅W1のナノギャップNGを形成し得る他、従来よりも一段と幅W1が小さいナノギャップNGをも形成することができる。
【００４７】
また、本発明の第１の実施の形態による側壁スペーサの製造方法では、基板2上の所定領域に形成された段差部9の側壁9aに側壁スペーサ11を形成した後、段差部9を除去して、基板2上に側壁スペーサ11を立設するようにした。これにより、本発明では、基板2上に立設させた側壁スペーサ11を挟んで第１電極部5及び第２電極部6を形成した後、側壁スペーサ11を除去することで、第１電極部5及び第２電極部6間に側壁スペーサ11の幅のナノギャップNGを形成できる。かくして、本発明による側壁スペーサ11の製造方法では、金属マスクの開口から露出させた電極層をエッチングして電極層表面に溝状のナノギャップを形成する従来の形成手法とは異なり、従来のような金属マスクを用いずに、ナノギャップNGを形成可能な側壁スペーサ11を製造できる。
【００４８】
因みに、上述した実施の形態の他、図４Ｃ及び図４Ｄに示すようなナノギャップ電極1を形成した後、さらに第１電極部5及び第２電極部6をマスクとして用い、基板2上にある酸化シリコン層4の表面の一部を除去して、ナノギャップNGの下方に酸化シリコン層4によって溝状の間隙を形成するようにしてもよい。なお、このようなナノギャップ電極では、ナノギャップNGの下方にある酸化シリコン層4の間隙に電界が発生しており、酸化シリコン層4の間隙に一本鎖ＤＮＡが通過すると当該電界が変化し、これに応じて第１電極部5及び第２電極部6間に流れる電流値も変化し得、その電流値変化を基に一本鎖ＤＮＡを構成する塩基を同定し得る。
【００４９】
（３）第２の実施の形態
次に、上述した第１の実施の形態によるナノギャップ電極の製造方法と異なる第２の実施の形態による製造方法について、以下に説明する。第２の実施の形態では、上述した第１の実施の形態と同様、図２Ｅ及び図２Ｆに示したように、始めに基板2上に段差部9を形成し、次に段差部9の側壁9aに沿ってサイドウォール状の側壁スペーサ11を形成する。この工程については、第１の実施の形態の図２Ａ〜図２Ｆに示した工程と同じであるから、ここでは詳細な説明を省略する。
【００５０】
次いで、図２Ｅとの対応部分に同一符号を付して示す図５Ａと、図５ＡのＢ‐Ｂ´部分の側断面構成を示す図５Ｂのように、段差部9上と、側壁スペーサ11上と、露出した基板2上とを覆う絶縁層13（マスク層）を形成する。なお、この実施の形態の場合においては、マスク層として、上述した第１実施の形態と同様に、段差部9と同じ部材、例えばシリコンナイトライド（ＳｉＮ）などの絶縁部材により形成された絶縁層13を適用する場合について述べるが、本発明はこれに限らず、段差部9も含め絶縁部材以外の種々の部材により形成されたマスク層を適用してもよい。
【００５１】
次いで、例えばＣＭＰ等の平坦化処理によってオーバ研磨してゆき、図５Ａとの対応部分に同一符号を付して示す図５Ｃと、図５Ｂとの対応部分に同一符号を付して示す図５Ｄのように、段差部9、側壁スペーサ11及び絶縁層13の各表面を全て外部に露出させる。これにより、段差部9及び絶縁層13間には、基板2上に立設した側壁スペーサ11が形成され得る。
【００５２】
なお、平坦化処理は、側壁スペーサ11の側面において上部の傾斜が大きい領域を研磨し、段差部9と絶縁層13との間における側壁スペーサ11の断面がほぼ四辺状となるまで、段差部9、側壁スペーサ11及び絶縁層13をオーバ研磨している。なお、平坦化処理を行う際、段差部9と絶縁層13との間に、表面が外部に露出した側壁スペーサ11が形成できれば、絶縁層13のうち段差部9及び側壁スペーサ11を覆っている領域だけを研磨するようにしてもよい。
【００５３】
以上説明した図２Ａ〜図２Ｆ及び図５Ａ〜図５Ｄに示す工程は、本発明の第２の実施の形態による側壁スペーサ11の製造方法であり、このようにして後述するナノギャップNGの形成に利用可能な側壁スペーサ11を製造し得る。次に、このような基板2上に立設した側壁スペーサ11を利用してナノギャップNGを形成し、ナノギャップ電極1を製造するまでの各工程について説明する。
【００５４】
次いで、これら外部に露出した段差部9、側壁スペーサ11及び絶縁層13の各表面に層状のレジストマスク（図示せず）を形成した後、フォトリソグラフィ技術を利用して、図５Ｃとの対応部分に同一符号を付して示す図５Ｅと、図５Ｄとの対応部分に同一符号を付して示す図５Ｆのように、段差部9の一部及び絶縁層13の一部を除去し、パターニングされた段差部9及び絶縁層13（電極形成用マスク）を形成する。段差部9及び絶縁層13の除去される部分のパターンは、図５Ｅ及び図５Ｆに示すように、第１電極部5及び第２電極部6のパターンにそれぞれ対応する。即ち、第１電極部5及び第２電極部6が形成される領域では、段差部9及び絶縁層13が除去されることにより、基板2の表面（酸化シリコン層4）が露出し得る。
【００５５】
次いで、第１電極部5及び第２電極部6が形成される領域にて露出した酸化シリコン層4上と、第１電極部5及び第２電極部6が形成される領域以外の領域に残存した電極形成用マスクとしての段差部9上及び絶縁層13上と、側壁スペーサ11上とに、金属層を形成した後、例えばＣＭＰ等の平坦化処理を行って、残存する段差部9、残存する絶縁層13及び側壁スペーサ11の各表面を全て露出させる。これにより、図５Ｅとの対応部分に同一符号を付して示す図６Ａと、図５Ｆとの対応部分に同一符号を付して示す図６Ｂのように、パターニングされた段差部9及び絶縁層13（電極形成用マスク）の領域にある金属層と、側壁スペーサ11の領域にある金属層とが除去され、電極先端部5b,6bが側壁スペーサ11を挟んで対向配置された第１電極部5及び第２電極部6を基板2上に形成する。
【００５６】
最後に、図６Ａとの対応部分に同一符号を付して示す図６Ｃと、図６Ｂとの対応部分に同一符号を付して示す図６Ｄのように、例えばウェットエッチングによって、側壁スペーサ11と、パターニングされた段差部9及び絶縁層13とを除去することにより、側壁スペーサ11の幅W1と同じ幅W1のナノギャップNGを電極先端部5b,6b間に形成することができ、図１に示すようなナノギャップ電極1を製造することができる。
【００５７】
以上説明したように、第２の実施の形態による製造方法では、基板2上の所定領域に形成された段差部9の側壁に側壁スペーサ11を形成した後、段差部9と、側壁スペーサ11と、露出した基板2とを覆う絶縁層13を形成する。そして、この製造方法では、平坦化処理によって、段差部9、側壁スペーサ11及び絶縁層13の各表面を露出させて、段差部9及び絶縁層13間にて基板2上に立設した側壁スペーサ11を形成する。次に、段差部9及び絶縁層13をパターニングし、パターニングされた段差部9及び絶縁層13を電極形成用マスクとして用い、側壁スペーサ11を挟んで対向配置した第１電極部5及び第２電極部6を形成する。最後に、側壁スペーサ11と、パターニングされた段差部9及び絶縁層13とを除去することにより、第１電極部5と第２電極部6との間に側壁スペーサ11の幅と同じ幅W1のナノギャップNGを形成する。
【００５８】
このように、本発明の第２の実施の形態によるナノギャップ電極の製造方法では、上述した第１の実施の形態と同様に、側壁スペーサ11の膜厚を調整することで、所望の幅W1でなるナノギャップNGを形成し得、また、当該側壁スペーサ11の膜厚については極めて薄く形成し得ることから、側壁スペーサ11の幅W1に対応した極めて小さい幅W1のナノギャップNGをも形成し得る。
【００５９】
以上の構成によれば、この製造方法では、基板2上に側壁スペーサ11を立設した後、パターニングされた段差部9及び絶縁層13を用いて、側壁スペーサ11を挟んで対向配置した第１電極部5及び第２電極部6を形成し、その後、側壁スペーサ11と、パターニングされた段差部9及び絶縁層13とを除去して、側壁スペーサ11の膜厚により調整された幅W1のナノギャップNGを第１電極部5と第２電極部6との間に形成するようにしたことにより、側壁スペーサ11の膜厚を調整することで、従来と同じ寸法の幅W1のナノギャップNGを形成し得る他、従来よりも一段と幅W1が小さいナノギャップNGをも形成することができる。
【００６０】
また、本発明の第２の実施の形態による側壁スペーサの製造方法では、基板2上の所定領域に形成された段差部9の側壁に側壁スペーサ11を形成した後、段差部9と、側壁スペーサ11と、露出した基板2とを覆う絶縁層13（マスク層）を形成し、平坦化処理によって、段差部9、側壁スペーサ11及び絶縁層13の各表面を外部に露出させて、段差部9及び絶縁層13間にて基板2上に側壁スペーサ11を立設するようにした。
【００６１】
これにより、本発明でも、その後、基板2上に立設させた側壁スペーサ11を挟んで第１電極部5及び第２電極部6を形成した後、側壁スペーサ11を除去することで、第１電極部5及び第２電極部6間に側壁スペーサ11の幅のナノギャップNGを形成できる。かくして、本発明による側壁スペーサ11の製造方法でも、金属マスクの開口から露出させた電極層をエッチングして電極層表面に溝状のナノギャップを形成する従来の形成手法とは異なり、従来のような金属マスクを用いずに、ナノギャップNGを形成可能な側壁スペーサ11を製造できる。
【００６２】
因みに、上述した実施の形態の他、図６Ｃ及び図６Ｄに示すようなナノギャップ電極1を形成した後、さらに第１電極部5及び第２電極部6をマスクとして用い、基板2上にある酸化シリコン層4の表面の一部を除去して、ナノギャップNGの下方に酸化シリコン層4によって溝状の間隙を形成するようにしてもよい。なお、このようなナノギャップ電極では、ナノギャップNGの下方にある酸化シリコン層4の間隙に電界が発生しており、酸化シリコン層4の間隙に一本鎖ＤＮＡが通過すると当該電界が変化し、これに応じて第１電極部5及び第２電極部6間に流れる電流値も変化し得、その電流値変化を基に一本鎖ＤＮＡを構成する塩基を同定し得る。
【００６３】
また、他の実施の形態としては、図４Ｂに示す側壁スペーサ11を除去する前に、第１電極部5及び第２電極部6とは異なる種類の金属部材を、これら第１電極部5及び第２電極部6上で成長させ、下層と異種金属でなる電極領域を上層に有した第１電極部5及び第２電極部6としてもよい。
【００６４】
さらに、他の実施の形態としては、図４Ｂに示す側壁スペーサ11を除去する前に、例えば当初Ｎｉ等の所定の金属部材で形成した第１電極部5及び第２電極部6を、金メッキ法によって、Ｎｉ等とは異なる異種金属部材である金等に置換した第１電極部5及び第２電極部6としてもよい。
【００６５】
（４）第２の実施の形態の変形例
上述した第２の実施の形態においては、図５Ｃ及び図５Ｄに示した段差部9及び絶縁層13をパターニングする際、図５Ｅ及び図５Ｆに示したように、第１電極部5及び第２電極部6が形成される領域の段差部9及び絶縁層13を全て除去し、基板2の表面（酸化シリコン層4）を露出させるようにした場合について述べたが、本発明はこれに限らず、図５Ｃ及び図５Ｄに示した段差部9及び絶縁層13をパターニングする際、第１電極部5及び第２電極部6（図１）が形成される領域の段差部9及び絶縁層13の表面の一部を除去して基板2の表面に所定膜厚だけ残存させ、図５Ｃとの対応部分に同一符号を付して示す図７Ａと、図５Ｄとの対応部分に同一符号を付して示す図７Ｂとのように、段差部9を薄膜化した薄膜段差部9cと、絶縁層13を薄膜化した薄膜絶縁層（薄膜マスク層）13aとを形成するようにしてもよい。
【００６６】
なお、このようにして製造されるナノギャップ電極は、図１に示すナノギャップ電極1と異なり、基板2と第１電極部5との間に薄膜段差部9cが形成され、基板2と第２電極部6との間に薄膜絶縁層13aが形成された構成となる。
【００６７】
第２の実施の形態の変形例による製造方法について、以下に説明する。図５Ｃ及び図５Ｄにおいて、外部に露出した段差部9、側壁スペーサ11及び絶縁層13の各表面に層状のレジストマスク（図示せず）を形成した後、フォトリソグラフィ技術を利用して、後述する第１電極部5及び第２電極部6が形成される領域の段差部9及び絶縁層13の表面の一部を除去し、図７Ａ及び図７Ｂに示したように、第１電極部5及び第２電極部6が形成される領域の段差部9及び絶縁層13の厚さを薄くして、薄膜段差部9c及び薄膜絶縁層13cを形成する。
【００６８】
次いで、電極の外郭形状を有した薄膜段差部9c上及び薄膜絶縁層13c上と、残存した段差部9上及び絶縁層13上と、側壁スペーサ11上とに、金属層を形成した後、例えばＣＭＰ等の平坦化処理を行って、図７Ａとの対応部分に同一符号を付して示す図７Ｃと、図７Ｂとの対応部分に同一符号を付して示す図７Ｄとのように、第１電極部5が形成される領域以外の段差部9、第２電極部6が形成される領域以外の絶縁層13、及び側壁スペーサ11の各表面を全て外部に露出させる。これにより、第１電極部5及び第２電極部6が形成される領域以外の金属層と、側壁スペーサ11の領域にある金属層とが除去され、薄膜段差部9c上及び薄膜絶縁層13c内に金属層が残存し、電極先端部5b,6bが側壁スペーサ11を挟んで対向配置された第１電極部5及び第２電極部6が基板2上に形成され得る。
【００６９】
最後に、例えばドライエッチングによって、側壁スペーサ11と、第１電極部5が形成される領域以外の段差部9と、第２電極部6が形成される領域以外の絶縁層13とを除去することにより、図７Ｃとの対応部分に同一符号を付して示す図７Ｅと、図７Ｄとの対応部分に同一符号を付して示す図７Ｆとのように、側壁スペーサ11の幅W1と同じ幅W1のナノギャップNGを、第１電極部5及び第２電極部6間に形成し得るとともに、ナノギャップNG下方にも薄膜段差部9c及び薄膜絶縁層13c間に挟まれた間隙G1を形成し得る。
【００７０】
このようにして製造されたナノギャップ電極1aでは、第１電極部5及び第２電極部6間のナノギャップNGを一本鎖ＤＮＡが通過し得るとともに、このナノギャップNG下方にある薄膜段差部9c及び薄膜絶縁層13c間に挟まれた間隙G1にも一本鎖ＤＮＡが通過し得ることになる。このようなナノギャップ電極1aでは、絶縁部材でなる薄膜段差部9c及び薄膜絶縁層13c間の間隙G1に電界が発生しており、薄膜段差部9c及び薄膜絶縁層13c間の間隙G1に一本鎖ＤＮＡが通過すると当該電界が変化し、これに応じて第１電極部5及び第２電極部6間に流れる電流値も変化し得、その電流値変化を基に一本鎖ＤＮＡを構成する塩基を同定し得る。
【００７１】
因みに、上述した実施の形態の他、図７Ｅ及び図７Ｆに示すようなナノギャップ電極1aを形成した後、さらに第１電極部5及び第２電極部6をマスクとして用い、基板2上にある酸化シリコン層4の表面の一部を除去して、ナノギャップNG及び間隙G1の下方に酸化シリコン層4によって溝状の間隙を更に形成するようにしてもよい。
【００７２】
（５）第３及び第４の実施の形態による製造方法によって製造したナノギャップ電極の構成
次に、本発明の第３及び第４の実施の形態による製造方法によって製造したナノギャップ電極の構成について以下説明する。図１との対応部分に同一符号を付して示す図８は、本発明の第３及び第４の実施の形態による製造方法によって製造したナノギャップ電極31を示し、上述した図１のナノギャップ電極1とは第２電極部6の下部に下部スペーサ24が形成されている点で構成が相違している。なお、ここでは第２電極部6及び下部スペーサ24の構成に着目して以下説明する。
【００７３】
この場合、下部スペーサ24は、基板2上に形成され、上面に第２電極部6が積み重ねられるように形成されており、第１電極部5に対し第２電極部6とともに対向配置され得る。実際上、下部スペーサ24は、第２電極部6の外郭形状と同じ外郭形状を有し、第２電極部6と同様に、ナノギャップNGを形成する電極先端部24bと、当該電極先端部24bの根元部分に一体形成された基体部24aとから構成されている。電極先端部24bは、例えば長手方向がｙ方向に延びた直方体状からなり、先端面が第１電極部5の電極先端部の先端面と対向するように配置されている。
【００７４】
第１電極部5、第２電極部6、及び下部スペーサ24は、上記ｙ方向と、このｙ方向と直交する高さ方向たるｚ方向とに直交するｘ方向から、例えば一本鎖ＤＮＡを含んだ溶液が供給されると、基体部5aの曲面と、基体部6a,24aの曲面とに沿って当該溶液を電極先端部5b,6b,24b側に誘導し、電極先端部5bと、電極先端部6b,24bとの間にあるナノギャップNGを溶液が通過し得るように構成されている。
【００７５】
ここで、下部スペーサ24は、導電性部材により形成されており、第２電極部6と同様に図示しない電源から電流が供給され得る。これによりナノギャップ電極31は、第１電極部5と、対となる第２電極部6及び下部スペーサ24とに電源から電流が供給されつつ、第１電極部5及び第２電極部6間と、第１電極部5及び下部スペーサ24間とのナノギャップNGにｘ方向から一本鎖ＤＮＡを通過させ、当該一本鎖ＤＮＡの塩基がナノギャップNGを通過したときに、第１電極部5及び第２電極部6間と、第１電極部5及び下部スペーサ24間とに流れる電流値を電流計にて計測してゆくことで、その電流値を基に一本鎖ＤＮＡを構成する塩基を同定し得る。
【００７６】
（６）第３の実施の形態
次に、図８に示すナノギャップ電極31の製造方法について以下説明する。先ず始めに、図２Ａとの対応部分に同一符号を付して示す図９Ａと、図９ＡのＣ‐Ｃ´部分の側断面構成を示す図９Ｂのように、シリコン基板3上に酸化シリコン層4が形成された基板2を用意し、例えばシリコンナイトライド（ＳｉＮ）からなり、側壁9aを有する四辺状の段差部9を、酸化シリコン層4上にフォトリソグラフィ技術を利用して形成する。
【００７７】
次いで、図９Ａとの対応部分に同一符号を付して示す図９Ｃと、図９Ｂとの対応部分に同一符号を付して示す図９Ｄのように、例えばＣＶＤ法や、スパッタ法等によって、基板2の表面（この場合、酸化シリコン層4）の部材と異なるチタンナイトライド（ＴｉＮ）等の部材でなる側壁スペーサ形成層20を、段差部9上及び露出した基板2上に成膜する。この際、段差部9の側壁9aに沿って形成される側壁スペーサ形成層20の膜厚を、所望するナノギャップNGの幅W1に応じて選定する。すなわち、幅W1が小さいナノギャップNGを形成する場合には、側壁スペーサ形成層20の膜厚を薄く形成し、一方、幅W1が大きいナノギャップNGを形成する場合には、側壁スペーサ形成層20の膜厚を厚く形成する。
【００７８】
次いで、図９Ｃとの対応部分に同一符号を付して示す図９Ｅと、図９Ｄとの対応部分に同一符号を付して示す図９Ｆのように、側壁スペーサ形成層20を覆う絶縁層23（マスク層）を形成する。このマスク層としての絶縁層23の部材としては、段差部9と同じ部材、例えばシリコンナイトライド（ＳｉＮ）などを用いることができる。なお、この第３の実施の形態の場合においては、マスク層として、例えばシリコンナイトライド（ＳｉＮ）など段差部9と同じ絶縁部材により形成された絶縁層13を適用する場合について述べるが、本発明はこれに限らず、段差部9も含め絶縁部材以外の種々の部材により形成されたマスク層を適用してもよい。
【００７９】
次いで、例えばＣＭＰ等の平坦化処理によってオーバ研磨してゆき、図９Ｅとの対応部分に同一符号を付して示す図１０Ａと、図９Ｆとの対応部分に同一符号を付して示す図１０Ｂのように、段差部9及び絶縁層23の各表面を外部に露出させるとともに、側壁スペーサ形成層20のうち段差部9の側壁9aに沿って基板2上に立設した側壁スペーサ21の表面を、段差部9と絶縁層23との間から外部に露出させる。なお、基板2と絶縁層23との間には側壁スペーサ形成層20の一部である下部スペーサ24が残存する。この層状の下部スペーサ24には、末端から側壁スペーサ21が立ち上がるように形成され得る。
【００８０】
以上説明した図９Ａ〜図１０Ｂに示す工程は、本発明の第３の実施の形態による側壁スペーサ21の製造方法であり、このようにして後述するナノギャップNGの形成に利用可能な側壁スペーサ21を製造し得る。そして、このような側壁スペーサの製造方法でも、厚さが1000［nm］以下（ナノスケール）や、30［nm］以下、さらには使用態様に応じて厚さが2［nm］以下、1［nm］以下でなり、下部スペーサ21の末端において基板2に対し壁状に立設した側壁スペーサ11を製造し得る。次に、このような基板2上に立設した側壁スペーサ21を利用してナノギャップNGを形成し、ナノギャップ電極31を製造するまでの各工程について説明する。
【００８１】
次いで、段差部9及び絶縁層23をエッチングにより除去して酸化シリコン層4及び側壁スペーサ形成層20を外部に露出させた後（図示せず）、図１０Ａとの対応部分に同一符号を付して示す図１０Ｃと、図１０Ｂとの対応部分に同一符号を付して示す図１０Ｄのように、これら酸化シリコン層4上及び側壁スペーサ形成層20上にレジスト塗布材を塗布し、これを硬化させてレジスト層22を形成する。
【００８２】
ここで、この第３の実施の形態による製造方法では、下部スペーサ24の末端に側壁スペーサ21が立設した断面Ｌ型に形成され、立設する側壁スペーサ21が下部スペーサ24によって支持されていることから、レジスト塗布材を塗布する際、当該レジスト塗布材から側壁スペーサ21に対して負荷が加わっても、側壁スペーサ21への負荷を下部スペーサ24によって受け止めることができ、かくして側壁スペーサ21が転倒や傾斜など変形してしまうことを防止できる。
【００８３】
次いで、レジスト層22のうち第１電極部5及び第２電極部6が形成される領域を、フォトリソグラフィ技術を用いて除去し、当該レジスト層22をパターニングし、図１０Ｃとの対応部分に同一符号を付して示す図１０Ｅと、図１０Ｄとの対応部分に同一符号を付して示す図１０Ｆのように、第１電極部5が形成される領域に基板2の表面（酸化シリコン層4）を露出させるとともに、第２電極部6が形成される領域に下部スペーサ24を露出させる。
【００８４】
次いで、第１電極部5が形成される領域にて露出した酸化シリコン層4上と、第２電極部6が形成される領域にて露出した下部スペーサ24上と、第１電極部5及び第２電極部6が形成される領域以外の領域に残存した電極形成用マスクとしてのレジスト層22上と、側壁スペーサ21上とに、金属層を形成した後、パターニングしたレジスト層22（電極形成用マスク）を剥離することにより、当該レジスト層22上の金属層を除去（リフトオフ法）し、図１０Ｅとの対応部分に同一符号を付して示す図１１Ａと、図１０Ｆとの対応部分に同一符号を付して示す図１１Ｂのように、電極先端部5b,6bが側壁スペーサ21を挟んで対向配置した第１電極部5及び第２電極部6を基板2上に形成する。なお、この段階では、側壁スペーサ21が残存している他、パターニングされたレジスト層22により覆われていた領域にも下部スペーサ24が残存している。また、ここで用いる金属層は、下部スペーサ24とエッチレートが異なる部材が用いられ得る。
【００８５】
最後に、図１１Ａとの対応部分に同一符号を付して示す図１１Ｃと、図１１Ｂとの対応部分に同一符号を付して示す図１１Ｄのように、第２電極部6の外郭形状から、はみ出して外部に露出していた下部スペーサ24と、側壁スペーサ21とを、例えばドライエッチングによって除去することにより、基板2及び第２電極部6間に下部スペーサ24を残存させ、側壁スペーサ21の幅W1と同じ幅W1のナノギャップNGを、第２電極部6及び下部スペーサ24の対と、第１電極部5との間に形成することができ、図８に示すようなナノギャップ電極31を製造することができる。
【００８６】
以上説明したように、第３の実施の形態によるナノギャップ電極の製造方法では、基板2上の所定領域に形成された段差部9上と、露出した基板2上とに側壁スペーサ形成層20を形成した後、この側壁スペーサ形成層20を覆う絶縁層23を形成する。そして、この製造方法では、平坦化処理によって、絶縁層23の一部と、側壁スペーサ形成層20のうち段差部9上に形成された側壁スペーサ形成層20とを少なくとも除去し、段差部9及び絶縁層23間に側壁スペーサ形成層20を残存させることにより、段差部9及び絶縁層23間に側壁スペーサ21を形成するとともに、基板2及び絶縁層23間にも側壁スペーサ形成層20を残存させることにより、基板2及び絶縁層23間に下部スペーサ24を形成する。
【００８７】
次に、段差部9及び絶縁層23を除去し、下部スペーサ24の末端に一体成形された側壁スペーサ21を基板2上に立設させた後、パターニングしたレジスト層22を電極形成用マスクとして用い、側壁スペーサ21を挟んで対向配置した第１電極部5及び第２電極部6を基板2上に形成する。最後に、パターニング後のレジスト層22を除去した後、このレジスト層22に覆われていた領域にある下部スペーサ24と、側壁スペーサ21とを除去することにより、基板2及び第２電極部6間にのみ下部スペーサ24を残存させ、第２電極部6及び下部スペーサ24の対と、第１電極部5との間に、側壁スペーサ21の幅と同じ幅W1のナノギャップNGを形成する。
【００８８】
このように、本発明の第３の実施の形態によるナノギャップ電極の製造方法では、上述した第１及び第２の実施の形態と同様に、側壁スペーサ21の膜厚を調整することで、所望の幅W1でなるナノギャップNGを形成し得、また、当該側壁スペーサ21の膜厚については極めて薄く形成し得ることから、側壁スペーサ21の幅W1に対応した極めて小さい幅W1のナノギャップNGをも形成し得る。
【００８９】
以上の構成によれば、この製造方法では、基板2の面方向に延びる下部スペーサ24と、この下部スペーサ24の末端に立設した側壁スペーサ21とを基板2上に形成した後、パターニングされたレジスト層22を用いて、基板2上に第１電極部5を形成するとともに、側壁スペーサ21を挟んで第１電極部5と対向配置するように下部スペーサ24上に第２電極部6を形成した。次いで、パターニングされているレジスト層22を除去した後、露出した下部スペーサ24を除去して基板2及び第２電極部6間にのみ下部スペーサ24を残存させるとともに、側壁スペーサ21を除去し、第１電極部5及び第２電極部6間と、第１電極部5及び下部スペーサ24間とに、側壁スペーサ21の膜厚により調整された幅W1のナノギャップNGを形成するようにしたことにより、側壁スペーサ21の膜厚を調整することで、従来と同じ寸法の幅W1のナノギャップNGを形成し得る他、従来よりも一段と幅W1が小さいナノギャップNGをも形成することができる。
【００９０】
また、本発明の第３の実施の形態による側壁スペーサ21の製造方法では、基板2上の所定領域に形成された段差部9と、露出した基板2とに層状の側壁スペーサ形成層20を形成した後、側壁スペーサ形成層20を覆う絶縁層23（マスク層）を形成する。また、この側壁スペーサ21の製造方法では、平坦化処理によって、絶縁層23の一部と、側壁スペーサ形成層20のうち段差部9上に形成された側壁スペーサ形成層20とを少なくとも除去して、段差部9及び絶縁層23間に側壁スペーサ形成層20を残存させることにより、段差部9及び絶縁層23間に立設した側壁スペーサ21を形成するとともに、基板2及び絶縁層23間に側壁スペーサ形成層20を残存させることにより、基板2及び絶縁層23間に下部スペーサ24を形成する。
【００９１】
これにより、本発明では、段差部9及び絶縁層23を除去し、レジスト層22を利用して側壁スペーサ21を挟んで第１電極部5及び第２電極部6を基板2上に形成した後、レジスト層22や側壁スペーサ21、露出した下部スペーサ24を除去することで、第１電極部5及び第２電極部6間に側壁スペーサ21の幅のナノギャップNGを形成できる。かくして、本発明による側壁スペーサ21の製造方法では、金属マスクの開口から露出させた電極層をエッチングして電極層表面に溝状のナノギャップを形成する従来の形成手法とは異なり、従来のような金属マスクを用いずに、ナノギャップNGを形成可能な側壁スペーサ21を製造できる。
【００９２】
因みに、上述した実施の形態の他、図１１Ｃ及び図１１Ｄに示すようなナノギャップ電極31を形成した後、さらに第１電極部5及び第２電極部6をマスクとして用い、基板2上にある酸化シリコン層4の表面の一部を除去して、ナノギャップNGの下方に酸化シリコン層4によって溝状の間隙を形成するようにしてもよい。なお、このようなナノギャップ電極では、ナノギャップNGの下方にある酸化シリコン層4の間隙に電界が発生しており、酸化シリコン層4の間隙に一本鎖ＤＮＡが通過すると当該電界が変化し、これに応じて第１電極部5及び第２電極部6間に流れる電流値も変化し得、その電流値変化を基に一本鎖ＤＮＡを構成する塩基を同定し得る。
【００９３】
（７）第３の実施の形態の変形例
上述した第３の実施の形態においては、図１０Ａ及び図１０Ｂに示した段差部9及び絶縁層23を全て除去して、基板2の表面（酸化シリコン層4）と下部スペーサ24とを露出させるようにした場合について述べたが、本発明はこれに限らず、図１０Ａとの対応部分に同一符号を付して示す図１２Ａと、図１０Ｂとの対応部分に同一符号を付して示す図１２Ｂとのように、段差部9及び絶縁層23の表面の一部を除去して残存させ、段差部9を薄膜化した薄膜段差部9cと、絶縁層23を薄膜化した薄膜絶縁層23cとを形成するようにしてもよい。
【００９４】
なお、このようにして製造される最終的なナノギャップ電極（図１３Ｃ及び図１３Ｄにて後述する）は、図８に示すナノギャップ電極31と異なり、基板2と第１電極部5との間に薄膜段差部9cが形成され、下部スペーサ24と第２電極部6との間に薄膜絶縁層23cが形成された構成となる。
【００９５】
第３の実施の形態の変形例による製造方法について、以下に説明する。この場合、図１０Ａ及び図１０Ｂに示した段差部9及び絶縁層23（マスク層）の一部表面のみを除去して、図１２Ａ及び図１２Ｂに示すように、基板2の表面を覆う薄膜段差部9cと、下部スペーサ24の表面を覆う薄膜絶縁層23cとを形成する。なお、この際、段差部9及び絶縁層層23は、表面が同時に、かつ均一に除去されることにより、表面の高さが揃った薄膜段差部9c及び薄膜絶縁層23cが形成され得る。そして、図１２Ａとの対応部分に同一符号を付して示す図１２Ｃと、図１２Ｂとの対応部分に同一符号を付して示す図１２Ｄとのように、薄膜段差部9c及び薄膜絶縁層23c上にレジスト塗布材を塗布し、これを硬化させてレジスト層22を形成する。
【００９６】
その後、レジスト層22のうち第１電極部5及び第２電極部6が形成される領域を、フォトリソグラフィ技術を用いて除去して、当該レジスト層22をパターニングし、図１２Ｃとの対応部分に同一符号を付して示す図１２Ｅと、図１２Ｄとの対応部分に同一符号を付して示す図１２Ｆとのように、第１電極部5が形成される領域に薄膜段差部9cを露出させるとともに、第２電極部6が形成される領域に薄膜絶縁層23cを露出させる。
【００９７】
次いで、第１電極部5が形成される領域にて露出した薄膜段差部9c上と、第２電極部6が形成される領域にて露出した薄膜絶縁層23c上と、第１電極部5及び第２電極部6が形成される領域以外の領域に残存した電極形成用マスクとしてのレジスト層22上と、側壁スペーサ21上とに、金属層を成膜した後、パターニングしたレジスト層22（電極形成用マスク）を剥離することにより、当該レジスト層22上の金属層を除去（リフトオフ法）し、図１２Ｅとの対応部分に同一符号を付して示す図１３Ａと、図１２Ｆとの対応部分に同一符号を付して示す図１３Ｂとのように、電極先端部5b,6bが側壁スペーサ21を挟んで対向配置した第１電極部5及び第２電極部6を形成する。なお、この際、レジスト層22を除去した領域には、薄膜段差部9c及び薄膜絶縁層23cが露出する。
【００９８】
最後に、第１電極部5と第２電極部6との間にある露出した薄膜段差部9c及び薄膜絶縁層23cと、露出している薄膜絶縁層23cに覆われた下部スペーサ24と、側壁スペーサ21とを、例えばドライエッチングによって除去することにより、図１３Ａとの対応部分に同一符号を付して示す図１３Ｃと、図１３Ｂとの対応部分に同一符号を付して示す図１３Ｄとのように、第１電極部5の電極先端部5bと、第２電極部6の電極先端部6bとの間にナノギャップNGを有したナノギャプ電極31aを製造し得る。
【００９９】
なお、このように形成されたナノギャップ電極31aは、薄膜段差部9c及び薄膜絶縁層23cの表面高さが一致していることから、これら薄膜段差部9c及び薄膜絶縁層23c上に形成される第１電極部5及び第２電極部6の厚さを同じ厚さに形成し得る。因みに、この場合、ナノギャップNGには、図１３Ｄに示したように、絶縁部材でなる薄膜段差部9cが下部スペーサ24と対向した間隙G2や、同じく絶縁部材でなる薄膜絶縁層23cが電極先端部5bと対向した間隙G3が形成され得る。これら間隙G2,G3は、ナノギャップNGの幅と同じ幅に形成され得る。
【０１００】
このようにして製造されたナノギャップ電極31aでは、第１電極部5及び第２電極部6間のナノギャップNGを一本鎖ＤＮＡが通過し得るとともに、絶縁部材でなる薄膜段差部9cや薄膜絶縁層23cがある間隙G2,G3にも一本鎖ＤＮＡが通過し得ることになる。このようなナノギャップ電極31aでは、絶縁部材でなる薄膜段差部9c及び薄膜絶縁層23cがある間隙G2,G3に電界が発生しており、薄膜段差部9c及び薄膜絶縁層23cのある間隙G2,G3に一本鎖ＤＮＡが通過すると当該電界が変化し、これに応じて第１電極部5及び第２電極部6間に流れる電流値も変化し得、その電流値変化を基に一本鎖ＤＮＡを構成する塩基を同定し得る。
【０１０１】
このように本変形例による製造方法によれば、上述した第３の実施の形態とは異なり、図１２Ｃ及び図１２Ｄに示したように、レジスト層22を形成する際、残存させた薄膜絶縁層23cにより下部スペーサ24の表面が覆われている分、レジスト塗布材により側壁スペーサ21が押されても、当該側壁スペーサ21に加わる力を下部スペーサ24及び薄膜絶縁層23cにより受け止めることができるので、その分、側壁スペーサ21の転倒等を防止できる。
【０１０２】
また、この変形例によっても、上述した第３の実施の形態と同様の効果を得ることができ、製造過程において、側壁スペーサ21の膜厚を調整することで、従来と同じ寸法の幅W1のナノギャップNGを形成し得る他、従来よりも一段と幅W1が小さいナノギャップNGをも形成することができる。
【０１０３】
因みに、上述した実施の形態の他、図１３Ｃ及び図１３Ｄに示すようなナノギャップ電極31aを形成した後、さらに第１電極部5及び第２電極部6をマスクとして用い、基板2上にある酸化シリコン層4の表面の一部を除去して、ナノギャップNG及び間隙G2,G3の下方に酸化シリコン層4によって溝状の間隙を形成するようにしてもよい。なお、このようなナノギャップ電極では、ナノギャップNG及び間隙G2,G3の下方にある酸化シリコン層4の間隙に電界が発生しており、酸化シリコン層4の間隙に一本鎖ＤＮＡが通過すると当該電界が変化し、これに応じて第１電極部5及び第２電極部6間に流れる電流値も変化し得、その電流値変化を基に一本鎖ＤＮＡを構成する塩基を同定し得る。
【０１０４】
（８）第４の実施の形態
次に、上述した第３の実施の形態によるナノギャップ電極の製造方法とは異なる第４の実施の形態による製造方法について、以下に説明する。第４の実施の形態では、図１０Ａ及び図１０Ｂに示したように、基板2上に段差部9を形成するとともに、下部スペーサ24上に絶縁層23を形成するまでは上述した第３の実施の形態と同様であるものの、レジスト層を用いることなく、当該段差部9と絶縁層23とをパターニングし、このパターニングした段差部9及び絶縁層23を用いて第１電極部5及び第2電極部6を形成する点で第３の実施の形態と相違している。
【０１０５】
この場合、先ず始めに基板2上に段差部9を形成し（図９Ａ及び図９Ｂ）、さらに側壁スペーサ形成層20及び絶縁層23を形成した後（図９Ｅ及び図９Ｆ）、ＣＭＰ等の平坦化処理によって、段差部9及び絶縁層23間の基板2上に側壁スペーサ21を立設する（図１０Ａ及び図１０Ｂ）。
【０１０６】
次いで、これら外部に露出した段差部9、側壁スペーサ21及び絶縁層23の各表面に層状のレジストマスクを形成した後、フォトリソグラフィ技術を利用して、図１０Ａとの対応部分に同一符号を付して示す図１４Ａ及び図１４ＡのＤ‐Ｄ´部分の側断面構成を示す図１４Ｂのように、段差部9の一部及び絶縁層23の一部を除去し、パターニングされた段差部9及び絶縁層23（電極形成用マスク）を形成する。段差部9及び絶縁層23の除去される部分のパターンは、図１４Ａ及び図１４Ｂに示すように、図８の第１電極部5及び第２電極部6の外郭形状にそれぞれ対応する。即ち、第１電極部5が形成される領域では、段差部9が除去されることにより基板2の表面（酸化シリコン層4）が露出し、第２電極部6が形成される領域では、絶縁層23が除去されることにより下部スペーサ24が露出する。
【０１０７】
次いで、第１電極部5が形成される領域にて露出した酸化シリコン層4上と、第２電極部6が形成される領域にて露出した下部スペーサ24上と、第１電極部5及び第２電極部6が形成される領域以外の領域に残存した段差部9上及び絶縁層23上と、側壁スペーサ21上とに、金属層を形成した後、例えばＣＭＰ等の平坦化処理を行って、残存する段差部9、残存する絶縁層23、及び側壁スペーサ21の各表面を全て露出させる。これにより、図１４Ａとの対応部分に同一符号を付して示す図１４Ｃと、図１４Ｂとの対応部分に同一符号を付して示す図１４Ｄのように、パターニングされた段差部9及び絶縁層23（電極形成用マスク）の領域にある金属層が除去されて、これら段差部9及び絶縁層23が露出した状態になるとともに、側壁スペーサ21の領域にある金属層が除去されて当該側壁スペーサ21が露出した状態となり、電極先端部5b,6bが側壁スペーサ21を挟んで対向配置した第１電極部5及び第２電極部6を基板2上に形成する。
【０１０８】
次に、外部に露出している段差部9及び絶縁層23をエッチングにより除去し、図１１Ａ及び図１１Ｂに示したように、第１電極部5及び側壁スペーサ21間の段差部9のあった領域に酸化シリコン層4が露出し、第２電極部6及び側壁スペーサ21間の絶縁層23があった領域に下部スペーサ24が露出した状態となり、最後に、例えばドライエッチングによって側壁スペーサ21及び露出した下部スペーサ24を除去することにより、図１１Ｃとの対応部分に同一符号を付して示す図１４Ｅと、図１４Ｄとの対応部分に同一符号を付して示す図１４Ｆのように、側壁スペーサ21の幅W1と同じ幅W1のナノギャップNGを電極先端部5b,6b間に形成することができ、図８に示すようなナノギャップ電極31を製造することができる。
【０１０９】
以上説明したように、第４の実施の形態によるナノギャップ電極31の製造方法では、基板2上の所定領域に形成された段差部9上と、露出した基板2上とに、側壁スペーサ形成層20を形成した後、側壁スペーサ形成層20を覆う絶縁層23を形成する。そして、この製造方法では、平坦化処理によって、絶縁層23の一部と、側壁スペーサ形成層20のうち段差部9上に形成された側壁スペーサ形成層20とを少なくとも除去して、段差部9及び絶縁層23間に側壁スペーサ形成層20を残存させることにより、段差部9及び絶縁層23間に側壁スペーサ21を形成するとともに、基板2及び絶縁層23間に側壁スペーサ形成層20を残存させることにより、基板2及び絶縁層23間に基板2の面方向に延びる下部スペーサ24を形成する。
【０１１０】
次に、段差部9及び絶縁層23をパターニングし、パターニングした段差部9及び絶縁層23を電極形成用マスクとして用い、側壁スペーサ21を挟んで対向配置した第１電極部5及び第２電極部6を基板2上に形成する。最後に、残存する段差部9及び絶縁層23を除去した後、絶縁層23に覆われていた領域にある下部スペーサ24と、側壁スペーサ21とを除去し、基板2及び第２電極部6間にのみ下部スペーサ24を残存させ、第２電極部6及び下部スペーサ24の対と、第１電極部5との間に、側壁スペーサ21の幅と同じ幅W1のナノギャップNGを形成する。
【０１１１】
このように、本発明の第４の実施の形態によるナノギャップ電極31の製造方法では、上述した第１、第２及び第３の実施の形態と同様に、側壁スペーサ21の膜厚を調整することで、所望の幅W1でなるナノギャップNGを形成し得、また、当該側壁スペーサ21の膜厚については極めて薄く形成し得ることから、側壁スペーサ21の幅W1に対応した極めて小さい幅W1のナノギャップNGをも形成し得る。
【０１１２】
以上の構成によれば、この製造方法では、基板2の面方向に延びる下部スペーサ24と、この下部スペーサ24の末端に立設した側壁スペーサ21とを基板2上に形成した後、パターニングされた段差部9及び絶縁層23を用いて、基板2上に第１電極部5を形成するとともに、側壁スペーサ21を挟んで第１電極部5と対向配置するように下部スペーサ24上に第２電極部6を形成する。次いで、パターニングされている段差部9及び絶縁層23を除去した後、露出した下部スペーサ24を除去して基板2及び第２電極部6間にのみ下部スペーサ24を残存させるとともに、側壁スペーサ21を除去し、第１電極部5及び第２電極部6間と、第１電極部5及び下部スペーサ24間とに、側壁スペーサ21の膜厚により調整された幅W1のナノギャップNGを形成するようにしたことにより、側壁スペーサ21の膜厚を調整することで、従来と同じ寸法の幅W1のナノギャップNGを形成し得る他、従来よりも一段と幅W1が小さいナノギャップNGをも形成することができる。
【０１１３】
因みに、上述した実施の形態の他、図１４Ｅ及び図１４Ｆに示すようなナノギャップ電極31を形成した後、さらに第１電極部5及び第２電極部6をマスクとして用い、基板2上にある酸化シリコン層4の表面の一部を除去して、ナノギャップNGの下方に酸化シリコン層4によって溝状の間隙を形成するようにしてもよい。なお、このようなナノギャップ電極では、ナノギャップNGの下方にある酸化シリコン層4の間隙に電界が発生しており、酸化シリコン層4の間隙に一本鎖ＤＮＡが通過すると当該電界が変化し、これに応じて第１電極部5及び第２電極部6間に流れる電流値も変化し得、その電流値変化を基に一本鎖ＤＮＡを構成する塩基を同定し得る。
【０１１４】
（９）側壁スペーサの変形例
以上説明した側壁スペーサの製造方法では、例えば図３Ａ、図５Ｃ、図７Ａ、及び図１０Ａに示すように、第１電極部5の電極先端部5bと、第２電極部6の電極先端部6bとに挟まれる側壁スペーサ11,21を、基板2上で直線形状に延ばした場合について述べたが、本発明はこれに限らず、例えば、第１電極部5の電極先端部5bと、第２電極部6の電極先端部6bとに挟まれる側壁スペーサを、基板2上で電極先端部5b,6b間で延びる一方向とは異なる他方向に向けて延びるように曲げる１又は複数の曲部を設けるようにしてもよい。
【０１１５】
このように側壁スペーサでは、一部に曲部が形成されることにより、外力が加えられても曲部によって外力を受け止め、側壁スペーサを支えることができるので、側壁スペーサを基板上に安定させて立設させ続けることができ、側壁スペーサの転倒防止を図ることができる。
【０１１６】
例えば、このような曲部を有する側壁スペーサとしては、平面視（ｚ方向（図１）にから基板2を垂直に視認）した際に、クランク型の側壁スペーサや、コ字型の側壁スペーサ、Ｌ字型の側壁スペーサとなり得る。ここで、図１５Ａは、平面視した際に、クランク型の形状を有する側壁スペーサ40aの一例を示す。また、図１５Ｂは、平面視した際に、コ字型の形状を有する側壁スペーサ40bの一例を示す。また、図１５Ｃは、平面視した際に、Ｌ字型の形状を有する側壁スペーサ40cの一例を示す。図１５Ａ、図１５Ｂ及び図１５Ｃに示す側壁スペーサ40a,40b,40cは、いずれも平面視した際に、複数の曲部11aを有する構造となり得る。
【０１１７】
この場合、図１５Ａ、図１５Ｂ及び図１５Ｃに示すように、基板2上に形成された段差部9を所望の形状にパターニングすることにより、平面視した際に、段差部9の側壁9aをクランク型や、コ字型、Ｌ字型になるように形成し、当該側壁9aに沿って側壁スペーサ40a,40b,40cを形成することで、側壁9aの形状に対応した曲部11aを有する側壁スペーサ40a,40b,40cを形成できる。この実施の形態の場合には、複数の曲部11aのうち、第１電極部5の電極先端部5bと、第２電極部6の電極先端部6bとに挟まれる側壁スペーサ40a,40b,40cを、基板2上で電極先端部5b,6b間で延びる一方向に対して直角に曲げる曲部11aを備えることで、レジスト塗布材を塗布する際でも側壁スペーサ40a,40b,40cを基板2上に安定させて立設させ続けることができる。
【０１１８】
なお、曲部11aを有する側壁スペーサ40a,40b,40cを形成した後、例えば上述した第１の実施の形態の図３Ａ〜図４Ｄに示した工程や、第２の実施の形態の図５Ａ〜図６Ｆに示した工程と同様の工程により、ナノギャップ電極1を製造できる。因みに、曲部11aを有する側壁スペーサ40a,40b,40cと、第１電極部5の基体部5a及び第２電極部6の基体部6aとが重ならないようにパターンにすれば、側壁スペーサ40a,40b,40cが曲部11aを有していても、第１電極部5及び第２電極部6の形成工程に影響を与えることはない。
【０１１９】
なお、曲部11aを有する側壁スペーサ40a,40b,40cの形状は、図１５Ａ、図１５Ｂ及び図１５Ｃに示したものに限定されず、第１電極部5の電極先端部5bと、第２電極部6の電極先端部6bとに挟まれる側壁スペーサを、基板2上で電極先端部5b,6b間で延びる一方向とは異なる他方向に向けて延びるように曲げる曲部を備えればよく、平面視した際に、例えばＥ字型、Ｆ字型、Ｕ字型、Ｔ字型、Ｙ字型、或いは ( 状等の湾曲型その他種々の形状でなる曲部を有した側壁スペーサとしてもよい。この変形例によっても、上述した第１及び第２の実施の形態と同様に、側壁スペーサの膜厚を所望するナノギャップNGの幅に応じて選定することができる。
【０１２０】
また、この変形例によっても、上述した実施の形態と同様の効果を得ることができ、製造過程において、側壁スペーサ40a,40b,40cの膜厚を調整することで、従来と同じ寸法の幅W1のナノギャップNGを形成し得る他、従来よりも一段と幅W1が小さいナノギャップNGをも形成することができる。
【０１２１】
（１０）他の実施の形態
なお、本発明は、本実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能であり、例えば、第１電極部5及び第２電極部6や、基板2、側壁スペーサ11,21等の部材については種々の部材を適用してもよい。また、第１電極部5及び第２電極部6の形状については種々の形状としてもよい。
【０１２２】
さらに、上述した第１、第２の実施の形態においては、第１電極部5及び第２電極部6間のナノギャップNGに一本鎖ＤＮＡを通過させ、当該一本鎖ＤＮＡの塩基が第１電極部5及び第２電極部6間のナノギャップNGを通過したときに第１電極部5及び第２電極部6間に流れる電流値を電流計にて計測させるナノギャップ電極1について述べたが、本発明はこれに限らず、その他種々の用途にナノギャップ電極を適用してもよい。
【０１２３】
さらに、上述した第３、第４の実施の形態においては、第１電極部5と、第２電極部6及び下部スペーサ24の対との間のナノギャップNGに一本鎖ＤＮＡを通過させ、当該一本鎖ＤＮＡの塩基がナノギャップNGを通過したときに、第１電極部5と、第２電極部6及び下部スペーサ24の対との間に流れる電流値を電流計にて計測させるナノギャップ電極31について述べたが、本発明はこれに限らず、その他種々の用途にナノギャップ電極を適用してもよい。
【０１２４】
また、上述した第１、第２の実施の形態においては、頂点から基板2に向けて次第に幅広に形成された側壁スペーサ11を適用した場合について述べたが、本発明はこれに限らず、例えば成膜条件（温度や、圧力、使用するガス、流量比等）を変えることで、コンフォーマルに成膜せずに場所により膜厚を変えた側壁スペーサ形成層を形成し、頂点から基板に向けて次第に幅狭に形成された側壁スペーサや、頂点及び基板間の中間箇所等その他種々の箇所の幅が最大幅となる側壁スペーサを適用してもよい。
【０１２５】
また、上述した第１〜第４の実施の形態においては、電極形成層のない、酸化シリコン層4及びシリコン基板4でなる基板2を適用した場合について述べたが、本発明はこれに限らず、図１６に示すように、基板2の表面に所定間隔を設けて対の電極形成層50,51を埋め込み形成しておき、側壁スペーサ11を電極形成層50,51間の基板2上に形成した後、基板2の表面から突出して側壁スペーサ11に当接するまで電極形成層50,51を成長させてゆき、側壁スペーサ11を挟んで対向配置した第１電極部5及び第２電極部6を形成するようにしてもよい。この場合、電極形成層50,51による第１電極部及び第２電極部の形成としては、ＴｉＮでなる電極形成層50,51をＣＶＤ法によって成長させたり、或いはニッケルでなる電極形成層50,51をメッキ等により成長させることにより、側壁スペーサ11を挟んで対向配置した第１電極部5及び第2電極部6を形成できる。
【０１２６】
なお、この際、上述した各実施の形態で説明した製造方法を適宜組み合わせても良い。例えば、このような電極形成層50,51が表面に埋め込まれた基板2には、図２〜図３に示したように、エッチバックにより段差部9の側面に沿って側壁スペーサ11を立設させたり、或いは、図５に示したように、ＣＭＰにより絶縁層23の他、段差部9及び側壁スペーサ11をも研磨して、段差部9及び絶縁層23間に側壁スペーサ11を立設させたりしてもよく、また、この際、側壁スペーサ11の形状についても上述したように曲部を設けるようにしてもよい。
【０１２７】
また、ここでは、基板2の表面に、離間した対の電極形成層50,51を埋め込み形成し、対の電極形成層50,51間にある基板2の表面に側壁スペーサ11を形成した後、基板2表面から露出した対の電極形成層50,51を側壁スペーサ11と当接するまで成長させてゆくことで、側壁スペーサ11を挟んで対向配置した第１電極部5及び第２電極部6を形成するようにした場合について述べたが、本発明はこれに限らず、例えば、基板の表面に、離間した対の電極形成層を予め突出形成し、対の電極形成層間にある基板の表面に側壁スペーサを形成した後、基板表面から露出した対の電極形成層を側壁スペーサと当接するまで成長させてゆくことで、側壁スペーサを挟んで対向配置した第１電極部及び第２電極部を形成するようにしてもよい。
【０１２８】
因みに、本発明は、電極形成層50,51と異なる種類の金属部材を、当該電極形成層50,51上に成長させて第１電極部及び第２電極部を形成してもよい。また、その他の実施の形態として、例えば金メッキ法によって、第１電極部及び第２電極部とは異なる種類の異種金属部材を、更に第１電極部及び第２電極部上で成長させ、異種金属部材でなる電極領域を有した第１電極部及び第2電極部を形成するようにしてもよい。
【０１２９】
また、いずれの実施の形態においても、上述した第1の実施の形態のように、側壁スペーサを除去する前に、第１電極部及び第２電極部とは異なる種類の金属部材を、これら第１電極部及び第２電極部上で成長させ、下層と異種金属でなる電極領域を上層に有した第１電極部及び第２電極部としてもよい。
【０１３０】
例えば、下部スペーサの末端に側壁スペーサが形成され、当該側壁スペーサが基板上に立設している場合には、基板に一の電極形成層を形成し、下部スペーサに他の電極形成層を形成した後、側壁スペーサを挟んで設けた電極形成層を側壁スペーサに当接するまで成長させてゆき、側壁スペーサを挟んで対向配置した第１電極部及び第２電極部を形成するようにしてもよい。
【０１３１】
さらに、いずれの実施の形態においても、上述した第1の実施の形態のように、側壁スペーサを除去する前に、例えば当初Ｎｉ等の所定の金属部材で形成した第１電極部及び第２電極部を、金メッキ法によって、Ｎｉ等とは異なる異種金属部材である金等に置換した第１電極部及び第２電極部としてもよい。
【０１３２】
（１１）微小構造体について
因みに、上述した実施の形態においては、電極として機能する導電性部材を用いて、第１電極部及び第２電極部を形成し、第１電極部及び第２電極部間に側壁スペーサの幅でなるナノギャップを有したナノギャップ電極について述べたが、本発明はこれに限らず、導電性部材以外の絶縁部材等その他種々の部材を用いて、第１加工部及び第２加工部を形成し、第１加工部及び第２加工部間に側壁スペーサの幅でなる中空状の間隙を有した微小構造体としてもよい。
【０１３３】
この場合、上述した本発明の側壁スペーサは、当該側壁スペーサを挟んで第１加工部及び第２加工部を形成した後、側壁スペーサを除去することで、第１加工部及び第２加工部間に側壁スペーサの幅でなる中空状の間隙も形成でき、かくして、第１加工部及び第２加工部間に中空状の間隙を有した微小構造体をも製造し得る。
【０１３４】
なお、このような微小構造体は、上述した各実施の形態において、「第１電極部」を「第１加工部」と置き換え、「第２電極部」を「第２加工部」と置き換えることで、上述の「ナノギャップ電極」が「微小構造体」となり得る。従って、ここで微小構造体についての詳細な説明は省略するが、上述した各実施の形態に対応する微小構造体の概略は下記のようになる。
【０１３５】
（１１−１）上述した第１の実施の形態に対応する微小構造体について
このような微小構造体の製造方法の一例としては、上述した第１の実施の形態と同様、先ず始めに、基板上に側壁スペーサを立設した後、パターニングされたレジスト層を用いて、側壁スペーサを挟んで対向配置した第１加工部及び第２加工部を形成し、その後、レジスト層及び側壁スペーサを除去して、側壁スペーサの膜厚により調整された幅の間隙を第１加工部と第２加工部との間に形成する。このように微小構造体は、側壁スペーサを除去することにより、第１加工部と第２加工部との間に側壁スペーサの幅と同じ幅の間隙を形成できることから、側壁スペーサの膜厚を調整することで、所望の幅でなる中空状の間隙を形成し得る。
【０１３６】
また、このような側壁スペーサは、膜厚を極めて薄く形成し得ることから、側壁スペーサの幅に対応した極めて小さいナノスケール（例えば1000［nm］以下）でなる中空状の間隙を第１加工部及び第２加工部間に形成できる。これにより、微小構造体は、側壁スペーサの膜厚を調整することで、第１加工部及び第２加工部間の間隙の幅を、例えば5〜30［nm］、さらには使用態様に応じて2［nm］以下、或いは1［nm］以下にまで形成し得る。
【０１３７】
（１１−２）上述した第２の実施の形態に対応する微小構造体について
さらに、上述した第２の実施の形態にて説明した製造方法によっても、第１加工部と第２加工部との間に側壁スペーサの幅と同じ幅の間隙を有した微小構造体を製造できる。この場合には、基板上に側壁スペーサを立設した後、パターニングされた段差部及びマスク層を用いて、側壁スペーサを挟んで対向配置した第１加工部及び第２加工部を形成し、その後、側壁スペーサと、パターニングされた段差部及びマスク層とを除去して、側壁スペーサの膜厚により調整された幅でなる中空状の間隙を第１加工部と第２加工部との間に形成し得る。
【０１３８】
（１１−３）上述した第３及び第４の実施の形態に対応する微小構造体について
また、この微小構造体については、上述した本発明の第３及び第４の実施の形態において説明した製造方法によっても製造できる。この場合、微小構成体は、上述した微小構造体とは異なり、第２加工部の下層として下部スペーサが形成されている点で構成が相違し、第１加工部及び下部スペーサ間と、第１加工部及び第２加工部間とに、側壁スペーサの幅と同じ幅でなる中空状の間隙が形成され得る。
【符号の説明】
【０１３９】
1,1a,31,31a  ナノギャップ電極
2  基板
3  シリコン基板
4  酸化シリコン層
5  第１電極部
6  第２電極部
5a,6a  基体部
5b,6b  電極先端部
9  段差部
9a  側壁
10,20  側壁スペーサ形成層
11,21,40a,40b,40c  側壁スペーサ
11a  曲部
12,22  レジスト層
13,23  絶縁層
24  下部スペーサ
24a  基体部
24b  電極先端部
50,51  電極形成層
NG  ナノギャップ
【図１】
2017067446.tif 000003
【図２】
2017067446.tif 000004
【図３】
2017067446.tif 000005
【図４】
2017067446.tif 000006
【図５】
2017067446.tif 000007
【図６】
2017067446.tif 000008
【図７】
2017067446.tif 000009
【図８】
2017067446.tif 000010
【図９】
2017067446.tif 000011
【図１０】
2017067446.tif 000012
【図１１】
2017067446.tif 000013
【図１２】
2017067446.tif 000014
【図１３】
2017067446.tif 000015
【図１４】
2017067446.tif 000016
【図１５】
2017067446.tif 000017
【図１６】
2017067446.tif 000018