(57)【要約】【課題】薄膜トランジスタの劣化を抑制することが可能な表示装置を提供する。【解決手段】本実施形態に係る表示装置は、絶縁基板上に配置され、半導体層と半導体層上にゲート絶縁膜を介して設けられたゲート電極とを含む薄膜トランジスタを含む画素が配置された画素部と、絶縁基板上に設けられ、薄膜トランジスタに接続された第１の配線が配置された第１の端子領域と、薄膜トランジスタ及び第１の配線上に設けられ、金属を含む絶縁膜としての第１の保護膜と、第１の保護膜上に設けられた第１の絶縁膜と、第１の絶縁膜上に設けられ、金属を含む絶縁膜としての第２の保護膜と、第２の保護膜上に設けられた第２の絶縁膜と、第１の端子領域内の第１の保護膜及び第１の絶縁膜内に設けられ、第１の配線の一部を露出する第１の開口部と、第１の開口部と対応して第２の保護膜及び第２の絶縁膜内に設けられた第２の開口部と、を具備している。【選択図】図５
2017168308.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に配置され、半導体層と前記半導体層上にゲート絶縁膜を介して設けられたゲート電極とを含む少なくとも１つの薄膜トランジスタを含む画素が配置された画素部と、
前記絶縁基板上に設けられ、前記薄膜トランジスタに接続された第１の配線が配置された第１の端子領域と、
前記薄膜トランジスタ及び前記第１の配線上に設けられ、金属を含む絶縁膜としての第１の保護膜と、
前記第１の保護膜上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられ、金属を含む絶縁膜としての第２の保護膜と、
前記第２の保護膜上に設けられた第２の絶縁膜と、
前記第１の端子領域内の前記第１の保護膜及び前記第１の絶縁膜内に設けられ、前記第１の配線の一部を露出する第１の開口部と、
前記第１の開口部と対応して前記第２の保護膜及び前記第２の絶縁膜内に設けられた第２の開口部と、
を具備する、表示装置。
【請求項２】
少なくとも前記画素部と前記第１の端子領域との間に設けられた周辺領域を具備し、
前記周辺領域において、前記第１の保護膜及び前記第１の絶縁膜は、第１の溝を有し、少なくとも前記第２の保護膜は、前記第１の溝内にも設けられ、
前記第２の保護膜及び前記第２の絶縁膜は、前記第１の溝に対して前記画素部と反対側に第２の溝を備える、請求項１に記載の表示装置。
【請求項３】
前記第１の開口部内、前記第１の溝内の少なくとも１つで、前記第２の保護膜と少なくとも前記第１の絶縁膜との間に設けられ、前記第１の配線と接触される第１の金属膜を備える、請求項２に記載の表示装置。
【請求項４】
絶縁基板上に配置され、半導体層と前記半導体層上にゲート絶縁膜を介して設けられたゲート電極とを含む少なくとも１つの薄膜トランジスタを含む画素が配置された画素部と、
前記絶縁基板上に設けられた第２の端子領域と、
前記薄膜トランジスタ及び前記絶縁基板上に設けられ、金属を含む絶縁膜としての第１の保護膜と、
前記第１の保護膜上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられ、前記薄膜トランジスタに接続された第２の配線と、
前記第２の配線上に設けられ、金属を含む絶縁膜としての第２の保護膜と、
前記第２の保護膜上に設けられた第２の絶縁膜と、
前記第２の端子領域内の前記第２の保護膜及び前記第２の絶縁膜内に設けられ、前記第２の配線の一部を露出する第３の開口部と、
を具備する、表示装置。
【請求項５】
少なくとも前記画素部と前記第２の端子領域との間に設けられた周辺領域を具備し、
前記周辺領域において、前記第１の保護膜及び前記第１の絶縁膜は、第３の溝を有し、
少なくとも前記第２の配線及び前記第２の保護膜は、前記第３の溝内にも設けられ、
前記第２の保護膜及び前記第２の絶縁膜は、前記第３の溝に対して前記画素部と反対側に、第４の溝を備える、請求項４に記載の表示装置。
【請求項６】
前記第３の開口部内、前記第４の溝内の少なくとも１つに設けられ、前記第２の配線と接触される第２の金属膜を備える、請求項５に記載の表示装置。
【請求項７】
絶縁基板上に配置され、半導体層と前記半導体層上にゲート絶縁膜を介して設けられたゲート電極とを含む少なくとも１つの薄膜トランジスタを含む画素が配置された画素部と、
前記絶縁基板上の前記画素部の近傍に位置し、前記薄膜トランジスタに接続された第１の配線が配置された周辺領域と、
前記薄膜トランジスタ及び前記第１の配線上に設けられ、金属を含む絶縁膜としての第１の保護膜と、
前記第１の保護膜上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられ、金属を含む絶縁膜としての第２の保護膜と、
前記第２の保護膜上に設けられた第２の絶縁膜と、
前記周辺領域内の前記第１の保護膜及び前記第１の絶縁膜内に設けられた第１の溝と、
前記第２の保護膜及び前記第２の絶縁膜内で、前記第１の溝に対して前記画素部と反対側に設けられた第２の溝と、
を具備する表示装置。
【請求項８】
絶縁基板上に配置され、半導体層と前記半導体層上にゲート絶縁膜を介して設けられたゲート電極とを含む少なくとも１つの薄膜トランジスタを含む画素が配置された画素部と、
前記絶縁基板上の前記画素部の近傍に位置し、前記薄膜トランジスタに接続された第２の配線が配置された周辺領域と、
前記薄膜トランジスタ及び前記絶縁基板上に設けられ、金属を含む絶縁膜としての第１の保護膜と、
前記第１の保護膜上に設けられた第１の絶縁膜と、
前記周辺領域内の前記第１の保護膜及び前記第１の絶縁膜内に設けられた第３の溝と、
前記第１の絶縁膜上及び前記第３の溝内に設けられ、前記薄膜トランジスタに接続された第２の配線と、
前記第２の配線上に設けられ、金属を含む絶縁膜としての第２の保護膜と、
前記第２の保護膜上に設けられた第２の絶縁膜と、
前記第２の保護膜及び前記第２の絶縁膜内で、前記第３の溝に対して前記画素部と反対側に設けられた第４の溝と、
を具備する表示装置。
【請求項９】
前記第２の保護膜は、前記第１の保護膜より厚い、請求項１乃至８のいずれか一項に記載の表示装置。
【請求項１０】
前記第１、第２の保護膜は、酸化アルミニウムである、請求項１乃至９に記載のいずれか一項に記載の表示装置。
【請求項１１】
前記第１、第２の絶縁膜は、有機材料により形成されている、請求項１乃至１０のいずれか一項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、有機エレクトロルミネッセンス（ＥＬ）素子を備える表示装置に関する。
【背景技術】
【０００２】
例えば、テレビ、パーソナルコンピュータ、スマートフォン、タブレット端末等のディスプレイとして、有機ＥＬ素子を備える表示装置が開発されている。有機ＥＬ素子は、陽極と陰極との間に配置された有機材料に電圧を印加することで発光する。
【０００３】
有機ＥＬ素子は、例えば薄膜トランジスタにより駆動される。有機ＥＬ素子、及び例えば酸化物半導体層を有する薄膜トランジスタは、水分及び水素などとの接触により劣化する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−５４１１１号公報
【特許文献２】特開２０１２−１３４１７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態は、薄膜トランジスタの劣化を抑制することが可能な表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態に係る表示装置は、絶縁基板上に配置され、半導体層と前記半導体層上にゲート絶縁膜を介して設けられたゲート電極とを含む少なくとも１つの薄膜トランジスタを含む画素が配置された画素部と、絶縁基板上に設けられ、前記薄膜トランジスタに接続された第１の配線が配置された第１の端子領域と、前記薄膜トランジスタ及び前記第１の配線上に設けられ、金属を含む絶縁膜としての第１の保護膜と、前記第１の保護膜上に設けられた第１の絶縁膜と、前記第１の絶縁膜上に設けられ、金属を含む絶縁膜としての第２の保護膜と、前記第２の保護膜上に設けられた第２の絶縁膜と、前記第１の端子領域内の前記第１の保護膜及び前記第１の絶縁膜内に設けられ、前記第１の配線の一部を露出する第１の開口部と、前記第１の開口部と対応して前記第２の保護膜及び前記第２の絶縁膜内に設けられた第２の開口部と、を具備している。
【図面の簡単な説明】
【０００７】
【図１】本実施形態に係る表示装置の一例を概略的に示す回路図。
【図２】図１に示す画素の一例を概略的に示す回路図。
【図３】図１に示す表示領域の一例を概略的に示す平面図。
【図４】図３に示す表示領域の一部を拡大して示す図。
【図５】図３に示すＶ−Ｖ線に沿った断面図。
【図６】図５に示す表示装置の製造方法の一例を示す断面図。
【図７】図６に続く製造工程を示す断面図。
【図８】図７に続く製造工程を示す断面図。
【図９】図８に続く製造工程を示す断面図。
【図１０】図３に示すＸ−Ｘ線に沿った断面図。
【発明を実施するための形態】
【０００８】
以下、本実施形態について、図面を参照しながら説明する。尚、図面は、説明をより明確にするために模式的に表されている。このため、実際の態様と各部の幅、厚さ、形状等が異なる場合があるが、本発明の解釈を限定するものではない。また、本明細書と各図において、前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明を適宜省略する場合がある。
【０００９】
図１は、本実施形態に係る表示装置１の一例を概略的に示す回路図である。表示装置１は、アクティブマトリクス型の表示装置である。本実施形態において、有機エレクトロルミネッセンス（ＥＬ）素子を有する有機ＥＬ表示装置を示しているが、表示装置１は、例えば液晶層を有する液晶表示装置等の他の表示装置であってもよい。
【００１０】
表示装置１は、表示領域ＤＡと表示領域ＤＡの周辺に設けられた駆動部を有している。表示領域ＤＡは、画素部２を含み、駆動部は、第１走査線駆動回路３、第２走査線駆動回路４、データ線駆動回路５、制御回路６、電源回路７を含んでいる。第１走査線駆動回路３と第２走査線駆動回路４は、例えば画素部２の行方向両側近傍に配置され、データ線駆動回路５、制御回路６、電源回路７は、画素部２の列方向の片側近傍に配置されている。第１走査線駆動回路３、第２走査線駆動回路４、データ線駆動回路５は、少なくとも一部が、表示装置１を構成する図示せぬパネル上に形成される。
【００１１】
画素部２は、行列状に配置された複数の画素ＰＸにより構成されている。画素部２には、これらの画素ＰＸに対応して、行方向に配置された複数の第１走査線ＷＬ（ＷＬ１〜ＷＬｍ）及び複数の第２走査線ＲＬ（ＲＬ１〜ＲＬｍ）、行方向と交わる列方向に配置された複数のデータ線ＤＬ（ＤＬ１〜ＤＬｎ）などが設けられている。ここで、ｍ、ｎは正の整数である。
【００１２】
各第１走査線ＷＬは、画素部２の外部に延出され、第１走査線駆動回路３と電気的に接続されている。各第２走査線ＲＬは、画素部２の外部に延出され、第２走査線駆動回路４と電気的に接続されている。各データ線ＤＬは、画素部２の外部に延出され、データ線駆動回路５と電気的に接続されている。
【００１３】
第１走査線駆動回路３は、各第１走査線ＷＬに対して、書き込み走査信号ＷＳを順次供給する。これにより、行方向に配置された複数の画素ＰＸが順次選択される。
【００１４】
第２走査線駆動回路４は、第１走査線駆動回路３により供給される書き込み走査信号ＷＳと同期して、第２走査線ＲＬに駆動走査信号ＡＺを供給する。これにより、画素ＰＸの発光動作及び消光動作が制御される。
【００１５】
データ線駆動回路５は、データ線ＤＬに対して、信号電圧Ｖｓｉｇと、基準電圧Ｖｏｆｓとを選択的に供給する。信号電圧Ｖｓｉｇは、映像信号の輝度に応じた信号の電圧である。基準電圧Ｖｏｆｓは、信号電圧の基準となる電圧であり、例えば黒レベルを示す信号の電圧に相当する。基準電圧Ｖｏｆｓは、後述する有機ＥＬ素子を駆動する駆動トランジスタの閾値電圧のばらつきを補正するためにも用いられる。
【００１６】
制御回路６は、外部信号源から供給される外部信号に基づいて、画素部２に画像を表示するために必要な各種信号を生成する。制御回路６は、生成した各種信号を、第１走査線駆動回路３、第２走査線駆動回路４、データ線駆動回路５にそれぞれ出力するとともに、第１走査線駆動回路３、第２走査線駆動回路４、データ線駆動回路５が互いに同期して動作するように制御する。
【００１７】
電源回路７は、第１走査線駆動回路３、第２走査線駆動回路４、データ線駆動回路５、制御回路６及び各配線に電力を供給するとともに、各種配線に所定の電圧を供給する。
【００１８】
図２は、画素ＰＸの一例を概略的に示す回路図である。
【００１９】
画素ＰＸは、書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２、リセットトランジスタＴｒ３、容量素子Ｃｓ、発光素子ＥＬを備えている。
【００２０】
書き込みトランジスタＴｒ１は、ゲート電極が第１走査線ＷＬに接続され、ソース／ドレイン電極の一方がデータ線ＤＬに接続され、他方が容量素子Ｃｓの第１の電極と駆動トランジスタＴｒ２のゲート電極とに接続されている。
【００２１】
駆動トランジスタＴｒ２のソース／ドレイン電極の一方は、電源電圧Ｖｃｃが供給される配線に接続され、他方は、発光素子ＥＬのアノード電極、容量素子Ｃｓの第２の電極、及びリセットトランジスタＴｒ３のソース／ドレイン電極の一方に接続されている。発光素子ＥＬのカソード電極は、カソード電圧Ｖｃａｔｈが供給される配線に接続されている。
【００２２】
リセットトランジスタＴｒ３のゲート電極は、第２走査線ＲＬに接続され、ソース／ドレイン電極の他方は、固定電圧Ｖｉｎｉが供給される配線に接続されている。
【００２３】
上記構成の画素ＰＸにおいて、書き込みトランジスタＴｒ１は、第１走査線ＷＬに書き込み走査信号ＷＳが供給された場合、導通状態となる。導通状態において、書き込みトランジスタＴｒ１は、データ線ＤＬを介して供給される信号電圧Ｖｓｉｇまたは基準電圧Ｖｏｆｓを、駆動トランジスタＴｒ２のゲート電極に供給する。容量素子Ｃｓは、信号電圧Ｖｓｉｇまたは基準電圧Ｖｏｆｓを保持する。駆動トランジスタＴｒ２は、容量素子Ｃｓに保持された電圧が閾値電圧を超えると導通し、容量素子Ｃｓに保持された電圧に基づく電流を発光素子ＥＬに供給する。発光素子ＥＬは、駆動トランジスタＴｒ２から供給される電流に対応した輝度で発光する。
【００２４】
リセットトランジスタＴｒ３は、第２走査線ＲＬに駆動走査信号ＡＺが供給された場合、導通状態となる。導通状態において、リセットトランジスタＴｒ３は、固定電圧Ｖｉｎｉを、駆動トランジスタＴｒ２の例えばドレイン電極及び発光素子ＥＬのアノード電極に供給し、これらの電極の電圧を固定電圧Ｖｉｎｉにリセット（初期化）する。ここで、発光素子ＥＬの閾値電圧をＶｔｈとした場合、閾値電圧Ｖｔｈとカソード電圧Ｖｃａｔｈ、及び固定電圧Ｖｉｎｉの関係は、次式で表される。
【００２５】
Ｖｉｎｉ＜Ｖｔｈ＋Ｖｃａｔｈ
図３は、図１に示す表示装置１において破線により囲まれた表示領域ＤＡのパターンの一例を概略的に示す平面図である。図３は、図１及び図２に示す第１走査線駆動回路３、第２走査線駆動回路４が、表示領域ＤＡの行方向の片側に設けられ、データ線駆動回路５等が表示領域ＤＡの列方向の片側に設けられる場合の例を示している。しかしながら、駆動部の配置は、適宜に変更することが可能である。
【００２６】
表示領域ＤＡは、絶縁基板１００と、絶縁基板１００と対向する対向基板２００とにより構成されている。絶縁基板１００は、図１、図２に示す画素ＰＸを構成する有機ＥＬ素子等の発光素子、発光素子を駆動するためのスイッチング素子、これら素子と素子とを接続する配線等を備えている。対向基板２００は、図示せぬカラーフィルタ、遮光膜等を備えている。絶縁基板１００と対向基板２００とは、接着層を介して貼り合わされている。
【００２７】
表示領域ＤＡは、画素領域８と、周辺領域９と、端子領域１０ａ，１０ｂとを含んでいる。
【００２８】
画素領域８は、絶縁基板１００と対向基板２００とが重なる領域のほぼ中央に対応する領域に設けられている。画素領域８は、図１における画素部２に相当し、例えば行列状に配置された複数の画素ＰＸを含んでいる。
【００２９】
周辺領域９は、画素領域８の周囲に設けられ、画素領域８を囲んでいる。周辺領域９は、画素領域８への水分の侵入を防止するための２つの溝９ａ，９ｂを有している。溝９ａと溝９ｂとは、後述するように、異なる絶縁膜内にそれぞれ形成されている。溝９ａは、画素領域８を囲んでいる。溝９ｂは、溝９ａを囲んでいる。尚、溝９ａ，９ｂは、周辺領域９の一部に形成されてもよい。例えば、溝９ａ，９ｂは、配線２１ｂ，２２ｅが配置される画素領域８の辺に沿った領域にのみ形成されてもよい。
【００３０】
端子領域１０ａは、周辺領域９の行方向の片側に設けられている。画素領域８から行方向の片側に引き出された複数の配線２１ｂは、端子領域１０ａに形成された複数の端子２３ｂとそれぞれ接続されている。本実施形態において、配線２１ｂは、図１及び図２における例えば第１走査線ＷＬ、又は第２走査線ＲＬに相当する。
【００３１】
端子領域１０ｂは、周辺領域９の列方向の片側に設けられている。画素領域８から列方向の片側に引き出された複数の配線２２ｅは、端子領域１０ｂに形成された複数の端子２３ｃとそれぞれ接続されている。本実施形態において、配線２２ｅは、図１及び図２における例えばデータ線ＤＬに相当する。
【００３２】
図１及び図２に示す第１走査線駆動回路３、第２走査線駆動回路４、データ線駆動回路５等の駆動部は、これら端子２３ｂ，２３ｃを介して各画素ＰＸへ各種信号を供給する。尚、駆動部は、端子２３ｂ、２３ｃに接続された例えばフレキシブル・プリント・回路基板等を介して接続されてもよい。また、端子領域１０ａ，１０ｂの配置は、上記の例に限定されず、適宜に変更することが可能である。
【００３３】
図４は、図３に示す周辺領域９において実線Ａで囲まれた領域を拡大して示している。
【００３４】
行方向の片側に引き出された複数の配線２１ｂは、溝９ａとほぼ対応する領域において、帯状の金属保護膜２２ｃによりそれぞれ覆われている。すなわち、金属保護膜２２ｃは、配線２１ｂの幅よりも若干大きい幅と、溝９ａの幅よりも長い長さを有しており、溝９ａとほぼ対応する領域において、各配線２１ｂの上方に形成されている。具体的には、溝９ａは、後述するように、複数の配線２１ｂを露出するように形成され、溝９ａ内に露出された、各配線２１ｂの上、溝９ａの両側面、及び溝９ａの両上面に帯状の金属保護膜２２ｃが設けられている。
【００３５】
図５は、図３におけるＶ−Ｖ線に沿った断面図を示す。図５は、画素領域８、周辺領域９、端子領域１０ａのうち、要部のみを示しており、発光素子ＥＬの一部、対向基板２００等は省略されている。絶縁基板１００は、例えばガラスや樹脂等の絶縁材料により形成されている。画素領域８、周辺領域９、端子領域１０ａにおいて、第１絶縁膜１０１、第１保護膜ＰＦ１、第２絶縁膜１０２、第２保護膜ＰＦ２、第３絶縁膜１０３がこの順で形成されている。
【００３６】
画素領域８には、発光素子ＥＬ、及び発光素子ＥＬを駆動するスイッチング素子としての薄膜トランジスタが形成されている。図５は、図２における駆動トランジスタＴｒ２を示している。本実施形態において、駆動トランジスタＴｒ２は、トップゲート型の薄膜トランジスタである。尚、以下では、「トランジスタ」とは、少なくとも、ソース領域、ドレイン領域、ソース領域とドレイン領域との間に設けられたチャネル領域を有する半導体層と、半導体層の少なくともチャネル領域上に形成されたゲート絶縁膜と、ゲート電極とからなる素子を表す場合がある。
【００３７】
画素領域８において、絶縁基板１００上に、駆動トランジスタＴｒ２を構成する島状の半導体層２０が形成されている。半導体層２０は、例えば酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の透明アモルファス半導体（ＴＡＯＳ；Transparent Amorphous Oxide Semiconductor）により形成されている。
【００３８】
半導体層２０は、ソース領域２０ａ及びドレイン領域２０ｂと、ソース領域２０ａとドレイン領域２０ｂとの間に設けられたチャネル領域２０ｃとを有している。チャネル領域２０ｃの上方には、例えば酸化シリコンからなる第１絶縁膜（ゲート絶縁膜）１０１を介してゲート電極２１ａが形成されている。
【００３９】
絶縁基板１００、半導体層２０、第１絶縁膜１０１、ゲート電極２１ａは、第１保護膜ＰＦ１により覆われている。第１保護膜ＰＦ１は、例えば酸化アルミニウム（Ａｌ２Ｏ３）等の金属酸化膜により形成されている。第１保護膜ＰＦ１は、酸化アルミニウムの他、例えば酸化チタン、酸化エルビウム等により形成されてもよい。第１保護膜ＰＦ１は、例えば３乃至３０ｎｍの膜厚を有している。
【００４０】
第１保護膜ＰＦ１上には、例えばポリイミド、アクリル等の有機絶縁材料からなる第２絶縁膜（第１の層間絶縁膜）１０２が形成されている。ここで、有機材料は、無機材料に比べて水分の拡散係数が高いため、外部環境からの水分、また表示装置内部の残存水分が画素領域８に侵入するパス（経路）となってしまう。よって、有機ＥＬ表示装置の構成材料、例えば保護膜や層間絶縁膜として有機材料を用いる場合には、前記有機材料の水分拡散パスを遮断することが、有機ＥＬ表示装置の高信頼性実現化のためには極めて重要である。
【００４１】
第２絶縁膜１０２上には、ソース／ドレイン電極２２ａ，２２ｂが形成されている。第２絶縁膜１０２及び第１保護膜ＰＦ１内には、半導体層２０のソース／ドレイン領域２０ａ，２０ｂの一部を露出するコンタクトホールＣＨ１、ＣＨ２が形成され、ソース／ドレイン電極２２ａ，２２ｂは、これらコンタクトホールＣＨ１，ＣＨ２内に設けられたプラグを介して、半導体層２０のソース／ドレイン領域２０ａ，２０ｂにそれぞれ接続されている。
【００４２】
第２絶縁膜１０２上には、ソース／ドレイン電極２２ａ，２２ｂを覆う第２保護膜ＰＦ２が形成されている。第２保護膜ＰＦ２は、例えば酸化アルミニウム（Ａｌ２Ｏ３）等の金属酸化膜により形成されている。第２保護膜ＰＦ２は、酸化アルミニウムの他、例えば酸化チタン、酸化エルビウム等により形成されてもよい。第２保護膜ＰＦ２は、第１保護膜ＰＦ１よりも厚い膜厚を有している。第２保護膜ＰＦ２の厚さは、例えば３０乃至１００ｎｍである。
【００４３】
第２保護膜ＰＦ２上には、例えばポリイミド、アクリル等の有機絶縁材料からなる第３絶縁膜（第２の層間絶縁膜）１０３が形成されている。第３絶縁膜１０３上には、発光素子ＥＬを構成する画素電極２３ａが形成されている。画素電極２３ａは、発光素子ＥＬの例えばアノード電極として機能する。第３絶縁膜１０３及び第２保護膜ＰＦ２内には、例えばドレイン電極２２ｂの一部を露出するコンタクトホールＣＨ３が設けられており、画素電極２３ａは、このコンタクトホールＣＨ３内に設けられたプラグを介して、駆動トランジスタＴｒ２のドレイン電極２２ｂに接続される。さらに、画素電極２３ａは、図示せぬ容量素子Ｃｓの第２電極に接続される。
【００４４】
画素電極２３ａ及び第３絶縁膜１０３上には、例えば斜面を有する画素規制層としての第４絶縁膜１０４が形成されている。画素電極２３ａ及び第４絶縁膜１０４上には、例えば有機材料から形成される発光層２４が形成されている。発光層２４上には、共通電極（カソード電極）２５が形成されている。発光層２４は、画素電極２３ａと共通電極２５との間に印加される電圧に応じて発光する。
【００４５】
周辺領域９には、外部から画素領域８への水分等の侵入を防止する溝９ａ，９ｂが形成されている。
【００４６】
周辺領域９において、絶縁基板１００上には第１絶縁膜１０１が形成されている。第１絶縁膜１０１上には、配線２１ｂが形成されている。配線２１ｂは、ゲート電極２１ａと同質の金属材料により形成され、画素領域８から端子領域１０ａまで延出されている。図５において、配線２１ｂが図１及び図２における第１走査線ＷＬである場合、配線２１ｂは、図示せぬ書き込みトランジスタＴｒ１のゲート電極に接続されている。配線２１ｂが図１及び図２における第２走査線ＲＬである場合、配線２１ｂは、図示せぬリセットトランジスタＴｒ３のゲート電極に接続されている。
【００４７】
配線２１ｂは、第１保護膜ＰＦ１により覆われている。第１保護膜ＰＦ１上には、有機絶縁材料からなる第２絶縁膜１０２が形成されている。第２絶縁膜１０２及び第１保護膜ＰＦ１内には、配線２１ｂの一部を露出する溝９ａが形成されている。これにより、第２絶縁膜１０２は、画素領域８側に形成された第２絶縁膜１０２ａと、端子領域１０ａ側に形成された第２絶縁膜１０２ｂとに分離されている。
【００４８】
溝９ａの底部に露出された配線２１ｂは、溝９ａ内に形成された金属保護膜２２ｃにより覆われている。すなわち、金属保護膜２２ｃは、溝９ａ底部の配線２１ｂ上、溝９ａの側面、及び第２絶縁膜１０２上の一部に形成されている。金属保護膜２２ｃは、ソース／ドレイン電極２２ａ，２２ｂと同質の金属材料により形成されている。
【００４９】
尚、金属保護膜２２ｃは、適宜に省略することが可能である。すなわち、本実施形態では、配線２１ｂ、及び金属保護膜２２ｃの材料として同じＡｌ系を用いているため、金属保護膜２２ｃをエッチングする際、下層の配線２１ｂのダメージが大きいため、配線２１ｂのダメージを低減するために配線２１ｂを金属保護膜２２ｃにより覆っている場合を例として記載しているが、金属保護膜２２ｃをエッチングする際、下層の配線２１ｂへのダメージが小さい材料、エッチング方法、エッチャント、の組み合わせの場合には、金属保護膜２２ｃを形成する必要はない。
【００５０】
金属保護膜２２ｃ及び第２絶縁膜１０２上には、第２保護膜ＰＦ２が形成されている。第２保護膜ＰＦ２上には、有機絶縁材料からなる第３絶縁膜１０３が形成されている。第３絶縁膜１０３及び第２保護膜ＰＦ２内には、第２絶縁膜１０２の一部を露出する溝９ｂが形成されている。これにより、第３絶縁膜１０３は、画素領域８側の第３絶縁膜１０３ａと、端子領域１０ａ側の第３絶縁膜１０３ｂとに分離されている。
【００５１】
溝９ｂは、溝９ａと重ならない領域に設けられている。すなわち、溝９ｂは、例えば溝９ａと端子領域１０ａとの間に設けられている。
【００５２】
本構造にて水分侵入を防ぐことができる理由を以下に述べる。図５において点線で示す矢印は、表示装置１の外部から画素領域８へ水分が拡散される場合の水分の経路の一例を示している。端子領域１０ａから画素領域８へ第３絶縁膜１０３を介して拡散される水分の経路は、溝９ｂにより断たれる。溝９ｂから第２絶縁膜１０２を介して画素領域８側へ拡散される水分の経路は、溝９ａにより断たれる。さらに、第２絶縁膜１０２と第３絶縁膜１０３との間に、例えば酸化アルミニウムからなる第２保護膜ＰＦ２が形成されているため、第２絶縁膜１０２から第３絶縁膜１０３へ拡散する水分の経路は、第２保護膜ＰＦ２により断たれる。このように、溝９ａと溝９ｂとが離間して設けられる場合であっても、第２絶縁膜１０２及び第３絶縁膜１０３を介して端子領域１０ａ側から画素領域８へ水分が拡散することを防ぐことができる。
【００５３】
端子領域１０ａには、端子２３ｂが形成されている。
【００５４】
端子領域１０ａにおいて、絶縁基板１００から第１保護膜ＰＦ１までの構造は、周辺領域９と同様である。
【００５５】
第１保護膜ＰＦ１上には、第２絶縁膜１０２が形成されている。第２絶縁膜１０２及び第１保護膜ＰＦ１内には、各配線２１ｂに対応して、配線２１ｂの一部を露出する開口部１０２ｃが形成されている。
【００５６】
開口部１０２ｃ内、及び開口部１０２ｃの周縁の第２絶縁膜１０２上に、配線２１ｂを保護する金属保護膜２２ｄが形成されている。金属保護膜２２ｄは、表示装置１の各製造工程において配線２１ｂに与えられるダメージを低減するとともに、端子２３ｂと配線２１ｂとの間の中継電極として機能する。なお、ここでも前述同様に、本実施形態では、配線２１ｂ、及び金属保護膜２２ｄの材料が同じＡｌ系を用いているため、金属保護膜２２ｄをエッチングする際、下層の配線２１ｂのダメージが大きいため、配線２１ｂを金属保護膜２２ｄにより覆っている場合の例で記載しているが、金属保護膜２２ｄをエッチングする際、下層の配線２１ｂへのダメージが小さい材料、エッチング方法、エッチャント、の組み合わせの場合には、金属保護膜２２ｄを形成する必要はない（後述の製造方法の説明においても同様である）。
【００５７】
第２絶縁膜１０２上、及び開口部１０２ｃの周縁に設けられた金属保護膜２２ｄ上には、第２保護膜ＰＦ２が形成されている。
【００５８】
第２保護膜ＰＦ２上には、第３絶縁膜１０３が形成されている。第３絶縁膜１０３及び第２保護膜ＰＦ２内には、開口部１０２ｃに対応した領域に、金属保護膜２２ｄを露出する開口部１０３ｃが設けられている。開口部１０３ｃ周縁の第３絶縁膜１０３上、及び開口部１０３ｃ内には、金属保護膜２２ｄと接触された端子２３ｂが形成されている。
【００５９】
次に図６乃至図９を参照して、本実施形態に係る表示装置１の製造方法について説明する。
【００６０】
図６（Ａ）に示すように、画素領域８において、例えばガラス、樹脂等の絶縁材料からなる絶縁基板１００上に、島状の半導体層２０を形成する。半導体層２０は、例えばスパッタ法を用いて、絶縁基板１００上の全面に形成された半導体層を、フォトリソグラフィ処理の後、エッチングすることで、所望のパターンに形成される。
【００６１】
半導体層２０は、例えばインジウム（Ｉｎ）、ガリウム（Ｇａ）、スズ（Ｓｎ）の少なくとも１つの酸化物を含む。半導体層２０を形成する材料の例としては、例えば酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムガリウム（ＩＧＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛スズ（ＺｎＳｎＯ）、酸化亜鉛（ＺｎＯ）等がある。半導体層２０の厚さは、例えば１０乃至５０ｎｍである。
【００６２】
次いで、図６（Ｂ）に示すように、絶縁基板１００上の全面に、半導体層２０を覆う第１絶縁膜１０１が形成される。第１絶縁膜１０１は、例えば化学気相成長法（ＣＶＤ法）を用いて、例えば酸化シリコン（ＳｉＯ２）により形成される。第１絶縁膜１０１の厚さは、例えば１００乃至５００ｎｍである。
【００６３】
次いで、第１絶縁膜１０１上に、例えばスパッタ法を用いて、第１金属層ＭＬ１が形成される。第１金属層ＭＬ１は、例えばチタン、アルミニウム、及び窒化モリブデンの層構造により形成される。その他、第１金属層ＭＬ１は、例えばアルミニウム（Ａｌ）の合金、銅（Ｃｕ）、銅（Ｃｕ）の合金等により形成されてもよい。第１金属層ＭＬ１の厚さは、例えば２００ｎｍ乃至６００ｎｍである。
【００６４】
次いで、図６（Ｃ）に示すように、第１金属層ＭＬ１上に、フォトリソグラフィ処理によりパターニングされたレジスト膜Ｒ１が形成される。レジスト膜Ｒ１は、画素領域８において駆動トランジスタＴｒ２のゲート電極に対応する領域に形成され、周辺領域９及び端子領域１０ａにおいて配線に対応する領域に形成される。
【００６５】
次いで、レジスト膜Ｒ１をマスクとして、第１金属層ＭＬ１がエッチングされる。第１金属層ＭＬ１が例えばチタンにより形成されている場合は、第１金属層ＭＬ１は、例えばＣＦ４／Ｏ２系ガスを用いてドライエッチングされる。第１金属層ＭＬ１が例えばアルミニウム又は窒化モリブデンにより形成されている場合は、第１金属層ＭＬ１は、例えば酸性エッチャントを用いてウェットエッチングされる。これにより、画素領域８においてゲート電極２１ａが形成され、周辺領域９及び端子領域１０ａにおいて配線２１ｂが形成される。
【００６６】
次いで、例えばＣＦ４／Ｏ２、ＳＦ６／Ｏ２系ガスを用いて第１絶縁膜１０１がドライエッチングされる。このとき、画素領域８において、半導体層２０のうちゲート電極２１ａ及び第１絶縁膜１０１により覆われていない領域がオーバーエッチされる。これにより、オーバーエッチされた領域では酸素欠損が生成され、低抵抗化されたソース領域２０ａ及びドレイン領域２０ｂが形成される。また、ソース領域２０ａとドレイン領域２０ｂとの間には、チャネル領域２０ｃが形成される。
【００６７】
次いで、図７（Ａ）に示すように、絶縁基板１００上の全面に、例えば酸化アルミニウム（Ａｌ２Ｏ３）からなる第１保護膜ＰＦ１が形成される。第１保護膜ＰＦ１は、例えばスパッタ法を用いて例えば５ｎｍのアルミニウム膜を形成した後、熱処理により、アルミニウム膜を酸化することにより形成される。
【００６８】
熱処理によりアルミニウム膜を酸化する際、半導体層２０に含まれる酸素の一部は、アルミニウム膜の酸化反応に利用される。すなわち、半導体層２０のうちアルミニウム膜と接触された領域において、酸素がアルミニウム膜へ拡散され、ドナーとして機能する酸素欠損が生成される。このため、アルミニウム膜と接触されたソース／ドレイン領域２０ａ，２０ｂは、熱処理により低抵抗化される。アルミニウム膜と接触されないチャネル領域２０ｃでは、ソース／ドレイン領域２０ａ，２０ｂよりも高い抵抗値が維持される。
【００６９】
尚、第１保護膜ＰＦ１は、スパッタ法を用いて例えば酸化アルミニウム膜を成膜することにより形成されてもよい。
【００７０】
次いで、図７（Ｂ）に示すように、第１保護膜ＰＦ１上の全面に、感光性を有する第２絶縁膜１０２（第１の層間絶縁膜）が形成される。第２絶縁膜１０２は、例えばポリイミド、アクリル等の有機絶縁材料により形成され、フォトリソグラフィ処理により、第２絶縁膜１０２内に、複数の開口部及び溝部が形成される。
【００７１】
すなわち、画素領域８において、ソース／ドレイン領域２０ａ，２０ｂ上の第１保護膜ＰＦ１の一部を露出する開孔が形成される。周辺領域９において、第１保護膜ＰＦ１の一部を露出し、画素領域８を囲む溝が形成される。これにより、第２絶縁膜１０２は、画素領域８側の第２絶縁膜１０２ａと端子領域１０ａ側の第２絶縁膜１０２ｂとに空間的に分離される。端子領域１０ａにおいて、各配線２１ｂの端部の上方に、第１保護膜ＰＦ１の一部を露出する開口部がそれぞれ形成される。
【００７２】
次いで、第２絶縁膜１０２をマスクとして、例えばドライエッチング法を用いて第１保護膜ＰＦ１がエッチングされる。これにより、画素領域８において、ソース／ドレイン領域２０ａ，２０ｂの一部を露出するコンタクトホールＣＨ１，ＣＨ２が形成される。周辺領域９において、配線２１ｂの一部を露出し、画素領域８を囲む溝９ａが形成される。端子領域１０ａにおいて、各配線２１ｂに対応して、配線２１ｂの一部を露出する開口部１０２ｃが形成される。
【００７３】
次いで、図７（Ｃ）に示すように、例えばスパッタ法を用いて、第２絶縁膜１０２上に、第２金属層ＭＬ２が形成される。第２金属層ＭＬ２は、例えばモリブデン、アルミニウム、窒化モリブデンの３層構造で形成する。第２金属層ＭＬ２の厚さは、例えば２００乃至６００ｎｍである。コンタクトホールＣＨ１，ＣＨ２は、第２金属層ＭＬ２により埋め込まれる。
【００７４】
次いで、フォトリソグラフィ処理の後、酸性エッチャントを用いて、第２金属層ＭＬ２がウェットエッチングされる。これにより、画素領域８において、第２絶縁膜１０２を貫通してソース／ドレイン領域２０ａ，２０ｂと接続されたソース／ドレイン電極２２ａ，２２ｂが形成される。周辺領域９において、溝９ａ内に、各配線２１ｂを覆う帯状の金属保護膜２２ｃが形成される。端子領域１０ａにおいて、開口部１０２ｃ内に、各配線２１ｂを覆う金属保護膜２２ｄが形成される。
【００７５】
次いで、図８（Ａ）に示すように、第２絶縁膜１０２上の全面に、例えばスパッタ法を用いて、例えば酸化アルミニウムからなる第２保護膜ＰＦ２が形成される。第２保護膜ＰＦ２は、第１保護膜ＰＦ１よりも厚くなるように形成される。第２保護膜ＰＦ２の膜厚は、例えば３０乃至６０ｎｍである。
【００７６】
次いで、図８（Ｂ）に示すように、第２保護膜ＰＦ２上に、感光性を有する第３絶縁膜１０３（第２の層間絶縁膜）を形成する。第３絶縁膜１０３は、例えばポリイミド、アクリル等の有機絶縁材料から形成され、フォトリソグラフィ処理により、第３絶縁膜１０３内に複数の開口部及び溝部が設けられる。
【００７７】
すなわち、画素領域８において、第３絶縁膜１０３内にソース電極２２ａ上の第２保護膜ＰＦ２の一部を露出する開孔が形成される。周辺領域９において、第２絶縁膜１０２内に設けられた溝９ａと重ならない領域、すなわち、溝９ａから離間して溝９ａを囲むように、第２保護膜ＰＦ２の一部を露出する溝が形成される。これにより、第３絶縁膜１０３は、画素領域８側の第３絶縁膜１０３ａと、端子領域１０ａ側の第３絶縁膜１０３ｂとに空間的に分離される。端子領域１０ａにおいて、第２絶縁膜１０２内に設けられた開口部１０２ｃと重なる領域に、第２保護膜ＰＦ２の一部を露出する開口部が形成される。
【００７８】
次いで、第３絶縁膜１０３をマスクとして、例えばフッ酸を含むエッチャントを用いて第２保護膜ＰＦ２がウェットエッチングされる。これにより、画素領域８において、ドレイン電極２２ｂの一部を露出するコンタクトホールＣＨ３が形成される。周辺領域９において、第２絶縁膜１０２を露出し、溝９ａを囲む溝９ｂが形成される。端子領域１０ａにおいて、金属保護膜２２ｄを露出する開口部１０３ｃが形成される。
【００７９】
次いで、図９示すように、第３絶縁膜１０３上に、例えばスパッタ法を用いて、例えばアルミニウム（Ａｌ）とネオジウム（Ｎｄ）との合金からなる第３金属層ＭＬ３が形成される。画素領域８において、コンタクトホールＣＨ３が第３金属層ＭＬ３により埋め込まれ、端子領域１０ａにおいて、開口部１０３ｃが第３金属層ＭＬ３により埋め込まれる。
【００８０】
次いで、フォトリソグラフィ処理の後、酸性エッチャントを用いて第３金属層ＭＬ３をウェットエッチングする。これにより、画素領域８において、駆動トランジスタＴｒ２のドレイン電極２２ｂと接続された画素電極２３ａが形成され、端子領域１０ａにおいて端子２３ｂが形成される。
【００８１】
その後、画素領域８において、パターニングされた第４絶縁膜（画素規制層）１０４が形成される。第４絶縁膜１０４は、例えばポリイミド、アクリル等の有機絶縁材料により形成される。次いで、画素電極２３ａ及び第４絶縁膜１０４上に例えば有機材料からなる発光層２４、共通電極２５がこの順で積層され、発光素子ＥＬが形成され、図５に示す表示装置１が形成される。
【００８２】
図１０は、図３に示すＸ−Ｘ線に沿った断面図である。図１０は、画素領域８において、図２に示す書き込みトランジスタＴｒ１を示している。
【００８３】
画素領域８において、書き込みトランジスタＴｒ１は、駆動トランジスタＴｒ２と同様に第１保護膜ＰＦ１、第２保護膜ＰＦ２により覆われている。書き込みトランジスタＴｒ１の例えばドレイン電極２２ｂは、配線２２ｅとして周辺領域９を介して端子領域１０ｂまで引き出されている。
【００８４】
周辺領域９において、絶縁基板１００上には、第１保護膜ＰＦ１が形成されている。第１保護膜ＰＦ１上には、有機絶縁材料からなる第２絶縁膜１０２が形成されている。第２絶縁膜１０２及び第１保護膜ＰＦ１内には、絶縁基板１００の一部を露出する溝９ａが形成されている。これにより、第２絶縁膜１０２は、画素領域８側に形成された第２絶縁膜１０２ａと、端子領域１０ｂ側に形成された第２絶縁膜１０２ｂとに分離されている。
【００８５】
第２絶縁膜１０２上、及び溝９ａ内には、配線２２ｅが形成されている。配線２２ｅは、書き込みトランジスタＴｒ１のソース／ドレイン電極２２ａ，２２ｂと同質の金属材料により形成されている。
【００８６】
配線２２ｅ上には、第２保護膜ＰＦ２が形成されている。第２保護膜ＰＦ２上には、第３絶縁膜１０３が形成されている。第３絶縁膜１０３及び第２保護膜ＰＦ２内には、配線２２ｅの一部を露出する溝９ｂが形成されている。これにより、第３絶縁膜１０３は、画素領域８側に形成された第３絶縁膜１０３ａと、端子領域１０ｂ側に形成された第３絶縁膜１０３ｂとに分離されている。
【００８７】
溝９ｂ内には、各配線２２ｅを保護する金属保護膜２３ｄが形成されている。すなわち、金属保護膜２３ｄは、溝９ｂとほぼ対応する領域において、各配線２２ｅの上方に形成されている。具体的には、金属保護膜２３ｄは、溝９ｂ底部の配線２２ｅ上、溝９ｂの側面、及び第３絶縁膜１０３上の一部に形成されている。金属保護膜２３ｄは、表示装置１の各製造工程において配線２２ｅに与えられるダメージを低減するための保護膜として機能する。金属保護膜２３ｄは、前述した画素電極２３ａと同質の金属材料により形成されている。
【００８８】
尚、金属保護膜２３ｄ上のみに、例えば図５に示す第４絶縁膜１０４と同質の絶縁材料からなる保護膜を適宜に形成してもよい。これにより、配線２２ｅと他の金属材料、例えば共通電極２５と、がショートすることを防ぐことができる。
【００８９】
端子領域１０ｂには、端子２３ｃが形成されている。
【００９０】
端子領域１０ｂにおいて、絶縁基板１００上には、第１保護膜ＰＦ１が形成されている。第１保護膜ＰＦ１上には、第２絶縁膜１０２が形成されている。第２絶縁膜１０２上には、配線２２ｅが形成されている。配線２２ｅ上には、第２保護膜ＰＦ２が形成されている。第２保護膜ＰＦ２上には、第３絶縁膜１０３が形成されている。第３絶縁膜１０３及び第２保護膜ＰＦ２内には、配線２２ｅの一部を露出する開口部１０３ｄが設けられている。開口部１０３ｄ内には、配線２２ｅと接触された端子２３ｃが形成されている。
【００９１】
尚、図５乃至図１０において、駆動トランジスタＴｒ２及び書き込みトランジスタＴｒ１を例として説明したが、リセットトランジスタＴｒ３も書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２と同様に第１保護膜ＰＦ１と第２保護膜ＰＦ２とにより覆われている。
【００９２】
本実施形態によれば、画素領域８内に形成される薄膜トランジスタは、例えば酸化アルミニウムからなる２層の保護膜により覆われている。すなわち、第１保護膜ＰＦ１は、例えば書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２の半導体層２０、ゲート絶縁膜１０１、ゲート電極２１ａを覆い、第２保護膜ＰＦ２は、第２絶縁膜１０２上に設けられたソース／ドレイン電極２２ａ，２２ｂを覆っている。したがって、保護膜が１層である場合と比較して、画素領域８内に形成された薄膜トランジスタの半導体層２０と水分及び水素とが接触することを抑制することができる。例えば、第１保護膜ＰＦ１にクラック等の欠陥が生じた場合であっても、第２保護膜ＰＦ２が設けられていることにより、第２絶縁膜１０２から半導体層２０へ水分及び水素が侵入することを抑制することができる。結果として、半導体層２０の水分による劣化、及び水素による還元作用が抑制され、半導体層２０のキャリア密度が安定し、画素領域８内に設けられる薄膜トランジスタの電気特性を安定化することができる。
【００９３】
また、層間絶縁膜としての第２絶縁膜１０２上に第２保護膜ＰＦ２を設けることにより、第２保護膜ＰＦ２は、水分及び水素の侵入を防ぐために十分な厚さを有するように形成することができる。換言すれば、第２絶縁膜１０２上に第２保護膜ＰＦ２を設けることにより、十分な保護性能を有する程度に第２保護膜ＰＦ２を厚くした場合であっても、第２保護膜ＰＦ２の加工性を維持することができる。
【００９４】
具体的には、第２保護膜ＰＦ２の下層に設けられた第２絶縁膜１０２は、酸性エッチャントに対する耐性を有している。さらに、第２保護膜ＰＦ２の下層に設けられる金属層の表面が、例えばチタン、モリブデン等の、酸化アルミニウムとのエッチング選択比が大きい金属材料により形成されている場合、第２保護膜ＰＦ２をエッチングする際に、酸性エッチャントを用いることができる。したがって、第２保護膜ＰＦ２を十分に厚く形成した場合であっても、比較的エッチングレートの大きいウェットエッチング法を用いることにより、製造時間の増大を抑制することができる。
【００９５】
また、第２保護膜ＰＦ２は、コンタクトホールＣＨ３等が設けられた第３絶縁膜１０３をマスクとしてエッチングされ、第１保護膜ＰＦ１は、例えばコンタクトホールＣＨ１，ＣＨ２等が形成された第２絶縁膜１０２をマスクとしてエッチングされる。すなわち、第１保護膜ＰＦ１、第２保護膜ＰＦ２を除去するために更なるフォトリソグラフィ処理を必要としない。したがって、製造工程を増加することなく、保護性の高い表示装置を製造することが可能である。
【００９６】
また、層間絶縁膜としての第２絶縁膜１０２上に第２保護膜ＰＦ２を設けることにより、薄膜トランジスタのサイズを小さくすることができる。例えば、第２保護膜ＰＦ２が第２絶縁膜１０２の下層、すなわち例えば有機絶縁膜を介して第１保護膜ＰＦ１上に設けられている場合、例えばコンタクトホールＣＨ１，ＣＨ２等の開口部を形成する際に複数回のフォトリソグラフィ及びエッチング処理が必要となる。この場合、２回目以降のフォト（露光）では、１回目のフォトリソグラフィ及びエッチング処理で形成したパターンに対する合わせ精度等を考慮しないといけなくなるため、基本的にコンタクト径の設計値を大きくせざるを得ない。結果的にコンタクトホールＣＨ１，ＣＨ２等の開口部の径は、１回のフォトリソグラフィ及びエッチング処理により形成される径より大きくなる。したがって、表示装置の高精細化が困難となる。一方、本実施形態によれば、単層からなる第１保護膜ＰＦ１及び第２保護膜ＰＦ２のフォトリソグラフィ及びエッチング処理はそれぞれ１回である。したがって、例えばコンタクトホールＣＨ１，ＣＨ２，ＣＨ３等の開口部の径が大きくなることを防ぐことができる。結果として表示装置の高精細化が可能である。
【００９７】
さらに、層間絶縁膜である第２絶縁膜１０２上に、薄膜トランジスタの保護のために必要な膜厚にて第２保護膜ＰＦ２を形成しておくことにより、第１保護膜ＰＦ１を薄くすることができる。結果、第１保護膜ＰＦ１をエッチングするために要する時間を短縮することができる。したがって、第１保護膜ＰＦ１の下層に設けられる半導体層２０が受けるダメージを低減することができる。また、第１保護膜ＰＦ１の下層に設けられる例えば配線２１ｂ等の金属配線が、第１保護膜ＰＦ１とのエッチング選択比が小さい金属材料により形成される場合であっても、エッチングに要する時間を短縮することにより、金属材料が受けるダメージを低減することができる。したがって、薄膜トランジスタの電気特性の劣化を抑制することができる。
【００９８】
また、第２絶縁膜１０２上に形成された第２保護膜ＰＦ２は、金属層１層分の段部、すなわち、ソース／ドレイン電極２２ａ，２２ｂ及び金属保護膜２２ｃ，２２ｄにより第２絶縁膜１０２上に形成された段部のみを覆えばよい。したがって、本実施形態では、第２保護膜ＰＦ２を第２絶縁膜１０２上に設けたことで、例えば第２保護膜ＰＦ２が第１保護膜ＰＦ１上に形成される場合と比較して、第２保護膜ＰＦ２のカバレッジ性が向上される。
【００９９】
また、第２保護膜ＰＦ２を第２絶縁膜１０２上に設けたことにより、例えば配線２１ｂは、第１保護膜ＰＦ１により覆われ、例えば配線２２ｅは、第２保護膜ＰＦ２により覆われる。したがって、水分等との接触により、これらの金属配線が劣化することを抑制することができる。
【０１００】
周辺領域９において、第２絶縁膜１０２上に第２保護膜ＰＦ２を設けることにより、水分の侵入を抑制するための溝９ａと溝９ｂとを、重ならない領域に形成することができる。すなわち、図５に示すように、第２絶縁膜１０２と第３絶縁膜１０３との間に第２保護膜ＰＦ２が設けられているため、溝９ａと溝９ｂとが重ならないように設けられている場合であっても、第２絶縁膜１０２から第３絶縁膜１０３へ水分が侵入する経路を断つことができる。
【０１０１】
例えば、溝９ａと溝９ｂとが重なるように溝を形成する場合、溝が設けられる領域においてフォトリソグラフィ処理とエッチング処理とが繰り返されるため、例えば溝の下層に形成された金属配線層がダメージを受ける場合がある。しかしながら、本実施形態によれば、溝９ａと溝９ｂとは、重ならないように形成されるため、各製造工程において受けるダメージが１つの領域に集中することを防ぐことができる。
【０１０２】
さらに、溝９ａと溝９ｂとが重ならないように形成されるため、溝９ａ内に設けられる金属保護膜２２ｃは、溝９ｂにより露出されない。すなわち、配線２１ｂ及び配線２１ｂを覆う金属保護膜２２ｃは、絶縁材料により覆われる。したがって、配線２１ｂが他の金属材料、例えば共通電極２５とショートすることを防ぐことができる。
【０１０３】
また、例えば溝９ａと溝９ｂが重なるように設けられる場合、例えば第３絶縁膜１０３上に塗布されるレジスト膜の厚さよりも溝の深さが深くなる場合がある。この場合、フォトリソグラフィ処理を行う際、パターニング不良が生じる場合がある。一方、本実施形態によれば、溝９ａと溝９ｂとは重ならないように設けられるため、溝の深さがレジスト膜の厚さより大幅に大きくなることが抑制される。したがって、パターニング不良を抑制することができる。
【０１０４】
このように、溝９ａと溝９ｂとを、重ならない領域に形成することにより、水分の画素領域８への侵入を抑制し、有機ＥＬ素子の劣化を抑制するだけでなく、表示装置を製造する際の歩留りを高くすることができ、生産性を向上することができる。
【０１０５】
端子領域１０ａにおいて、第２保護膜ＰＦ２を第２絶縁膜１０２上に設けたことにより、開口部１０２ｃの周縁に設けられた金属保護膜２２ｄは、第２保護膜ＰＦ２により覆われている。端子２３ｂの側面の一部は、第２保護膜ＰＦ２と接触されている。また、端子領域１０ｂにおいて、端子２３ｃの側面の一部は、第２保護膜ＰＦ２と接触されている。したがって、第２保護膜ＰＦ２が形成されていない場合と比較して、第２絶縁膜１０２及び第３絶縁膜１０３との接触面積が小さくなり、端子領域に設けられた金属材料と水分とが接触することを抑制することができる。結果として、これら金属材料の劣化を抑制することができ、薄膜トランジスタの動作を安定化することができる。
【０１０６】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１０７】
１…表示装置、２…画素部、３…第１走査線駆動回路、４…第２走査線駆動回路、５…データ線駆動回路、６…制御回路、７…電源回路、ＤＡ…表示領域、８…画素領域、９…周辺領域、９ａ，９ｂ…溝、１０ａ，１０ｂ…端子領域、２０…半導体層、２０ａ…ソース領域、２０ｂ…ドレイン領域、２０ｃ…チャネル領域、２１ａ…ゲート電極、２１ｂ，２２ｅ…配線，２２ａ…ソース電極、２２ｂ…ドレイン電極、２２ｃ，２２ｄ、２３ｄ…金属保護膜、２３ａ…画素電極、２３ｂ，２３ｃ…端子、２４…発光層、２５…共通電極、１００…絶縁基板、１０１…第１絶縁膜（ゲート絶縁膜）、１０２，１０２ａ，１０２ｂ…第２絶縁膜（第１の層間絶縁膜）、１０３，１０３ａ，１０３ｂ…第３絶縁膜（第２の層間絶縁膜）、１０４…第４絶縁膜（画素規制層）。
【図１】
2017168308.tif 000003
【図２】
2017168308.tif 000004
【図３】
2017168308.tif 000005
【図４】
2017168308.tif 000006
【図５】
2017168308.tif 000007
【図６】
2017168308.tif 000008
【図７】
2017168308.tif 000009
【図８】
2017168308.tif 000010
【図９】
2017168308.tif 000011
【図１０】
2017168308.tif 000012