(57)【要約】【課題】半導体チップへの損傷の発生を抑制できる半導体装置を提供する。【解決手段】実施形態に係る半導体装置は、第１金属板と、第１接続部と、半導体チップと、第１金属層と、第２接続部と、第２金属板と、を有する。前記第１接続部は、前記第１金属板の上に設けられている。前記半導体チップは、第１電極と、第２電極と、絶縁部と、を有する。前記第１電極は、第１面の上に設けられ、前記第１接続部と接続されている。前記第２電極は、前記第１面と反対側の第２面の上に設けられている。前記絶縁部は、前記第２面の上に設けられ、前記第２電極の周りに設けられている。前記半導体チップは、前記第１接続部の上に設けられている。前記第１金属層は、前記第２電極および前記絶縁層の上に設けられている。前記第２接続部は、前記第１金属層の上に設けられている。前記第２金属板は、前記第２接続部の上に設けられている。【選択図】図２
2017168516.tif 000002
【特許請求の範囲】
【請求項１】
第１金属板と、
前記第１金属板の上に設けられた第１接続部と、
第１面の上に設けられ、前記第１接続部と接続された第１電極と、
前記第１面と反対側の第２面の上に設けられた第２電極と、
前記第２面の上に設けられ、前記第２電極の周りに設けられた絶縁部と、
を有し、前記第１接続部の上に設けられた半導体チップと、
前記第２電極および前記絶縁層の上に設けられた第１金属層と、
前記第１金属層の上に設けられた第２接続部と、
前記第２接続部の上に設けられた第２金属板と、
を備えた半導体装置。
【請求項２】
前記第１金属板の、前記第１面に平行な第１方向における長さは、前記半導体チップの前記第１方向における長さよりも長く、
前記第２金属板の前記第１方向における長さは、前記半導体チップの前記第１方向における前記長さよりも長い請求項１記載の半導体装置。
【請求項３】
前記半導体チップは、前記第２面の上に前記第２電極と離間して設けられた第３電極をさらに有し、
前記第３電極は、前記第２電極の周りに設けられ、前記絶縁部に覆われた請求項２記載の半導体装置。
【請求項４】
前記絶縁層の上に、前記第１金属層と離間して設けられた第２金属層をさらに備え、
前記第２金属層は、前記第１金属層の周りに設けられ、前記第３電極の上に位置する請求項３記載の半導体装置。
【請求項５】
前記第２金属層の上に設けられた第３接続部をさらに備え、
前記第２金属板は、前記第２接続部の上および前記第３接続部の上に設けられた請求項４記載の半導体装置。
【請求項６】
前記第２接続部は、
前記第１金属層の上に設けられた第１部分と、
前記第２金属層の上に設けられた第２部分と、
前記第１部分と前記第２部分との間に位置し、前記第２金属板に沿って設けられた第  ３部分と、
を有する請求項４記載の半導体装置。
【請求項７】
第１金属板と、
前記第１金属板の上に設けられた第１接続部と、
第１面の上に設けられ、前記第１接続部と接続された第１電極と、
前記第１面と反対側の第２面の上に設けられた第２電極と、
前記第２面の上に設けられ、前記第２電極の周りに設けられた絶縁部と、
を有し、前記第１接続部の上に設けられた半導体チップと、
前記第２電極の上に設けられた第１金属層と、
前記第１金属層の上に設けられた第２接続部と、
前記絶縁部の上および前記第２接続部の上に設けられた第２金属板と、
を備えた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
ダイオードやＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)などの半導体チップを、２つの金属板で挟み込んだ構造を有する半導体装置がある。半導体チップを金属板で挟む際に、半導体チップに加わる力によって半導体チップが損傷する場合があり、半導体装置の歩留まりを低下させている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−６０５３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、半導体チップへの損傷の発生を抑制できる半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１金属板と、第１接続部と、半導体チップと、第１金属層と、第２接続部と、第２金属板と、を有する。
前記第１接続部は、前記第１金属板の上に設けられている。
前記半導体チップは、前記第１接続部の上に設けられている。前記半導体チップは、第１電極と、第２電極と、絶縁部と、を有する。
前記第１電極は、第１面の上に設けられ、前記第１接続部と接続されている。
前記第２電極は、前記第１面と反対側の第２面の上に設けられている。
前記絶縁部は、前記第２面の上に設けられ、前記第２電極の周りに設けられている。
前記第１金属層は、前記第２電極および前記絶縁層の上に設けられている。
前記第２接続部は、前記第１金属層の上に設けられている。
前記第２金属板は、前記第２接続部の上に設けられている。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態に係る半導体装置を表す平面図である。
【図２】図１のＡ−Ａ’断面図である。
【図３】第１実施形態に係る半導体チップの製造工程を表す工程断面図である。
【図４】第１実施形態の変形例に係る半導体装置を表す断面図である。
【図５】第２実施形態に係る半導体装置を表す断面図である。
【図６】第２実施形態の変形例に係る半導体装置を表す断面図である。
【図７】図７は、第３実施形態に係る半導体装置を表す断面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
各実施形態の説明には、ＸＹＺ直交座標系を用いる。下面Ｓ１に平行な方向であって相互に直交する２方向をＸ方向（第１方向）及びＹ方向とし、これらＸ方向及びＹ方向の双方に対して直交する方向をＺ方向とする。
【０００８】
（第１実施形態）
図１および図２を用いて、第１実施形態に係る半導体装置の一例について説明する。
図１は、第１実施形態に係る半導体装置１００を表す平面図である。
図２は、図１のＡ−Ａ’断面図である。
なお、図１では、封止部９の一部が省略されている。
【０００９】
図１および図２に表すように、半導体装置１００は、金属板１（第１金属板）と、接続部１１（第１接続部）と、半導体チップ２０と、金属層３１（第１金属層）と、接続部１２（第２接続部）と、金属板２（第２金属板）と、封止部９と、を有する。
半導体チップ２０は、ダイオードであり、カソード電極２１（第１電極）と、アノード電極２２（第２電極）と、フィールドプレート電極（以下、ＦＰ電極という）２３（第３電極）と、半導体層２５と、絶縁層２６と、絶縁部２７と、を有する。
【００１０】
図１に表すように、金属板１および金属板２は、Ｚ方向に重ねて設けられている。金属板１には、複数のリード端子４が接続され、金属板２には、複数のリード端子５が接続されている。
封止部９は、金属板１および金属板２の周りを覆っている。また、金属板１の下面、金属板２の上面、リード端子４の先端、およびリード端子５の先端は、封止部９に覆われておらず、外部に露出している。
なお、半導体装置１００において、金属板１の下面および金属板２の上面に放熱板が設けられていてもよい。
【００１１】
図２に表すように、金属板１と金属板２との間において、金属板１の上には、接続部１１を介して半導体チップ２０が設けられている。
半導体チップ２０の下面Ｓ１（第１面）にはカソード電極２１が設けられており、接続部１１によってカソード電極２１と金属板１とが接続されている。
【００１２】
半導体層２５は、ｎ形半導体領域２５Ｎ、ｐ形半導体領域２５Ｐ１、およびｐ形半導体領域２５Ｐ２を有する。
ｎ形半導体領域２５Ｎは、カソード電極２１と電気的に接続されている。
ｐ形半導体領域２５Ｐ１は、ｎ形半導体領域２５Ｎの上に設けられ、アノード電極２２と電気的に接続されている。
ｐ形半導体領域２５Ｐ２は、ｎ形半導体領域２５Ｎにおいてｐ形半導体領域２５Ｐ１の周りに設けられ、ＦＰ電極２３と電気的に接続されている。
【００１３】
アノード電極２２、ＦＰ電極２３、絶縁層２６、および絶縁部２７は、半導体チップ２０の上面Ｓ２（第２面）上に設けられている。
アノード電極２２は、ｐ形半導体領域２５Ｐ１の上に設けられている。
絶縁層２６は、ｐ形半導体領域２５Ｐ１の周りのｎ形半導体領域２５Ｎの上およびｐ形半導体領域２５Ｐ２の上に設けられている。以降では、ｐ形半導体領域２５Ｐ１の周りの、ｎ形半導体領域２５Ｎおよびｐ形半導体領域２５Ｐ２が設けられた領域を、終端領域ともいう。
ＦＰ電極２３は、絶縁層２６の上においてアノード電極２２の周りに設けられ、アノード電極２２と離間している。
絶縁部２７は、アノード電極２２の周りおよびＦＰ電極２３の上に設けられている。すなわち、絶縁部２７は、半導体層２５の終端領域を覆っている。
【００１４】
金属層３１は、アノード電極２２および絶縁部２７の上に設けられている。
金属板２は、接続部１２を介して金属層３１の上に設けられている。すなわち、アノード電極２２は、金属層３１および接続部１２を介して金属板２と接続されている。
【００１５】
金属板１および金属板２のそれぞれのＸ方向における長さは、半導体チップ２０のＸ方向における長さよりも長い。
また、絶縁部２７の厚み（Ｚ方向における寸法）は、アノード電極２２の厚みよりも厚い。このように、厚い絶縁部２７を設けることで、半導体層２５の終端領域と金属板２との間の距離を長くし、半導体チップ２０の耐圧を高めることができる。
【００１６】
ここで、各構成要素の材料の一例を説明する。
金属板１および２は、銅から構成されている。
封止部９は、エポキシ樹脂などの絶縁性樹脂を含む。
接続部１１および１２は、はんだ材料を含む。
カソード電極２１、アノード電極２２、およびＦＰ電極２３は、アルミニウムなどの金属を含む。
半導体層２５は、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を含む。
絶縁層２６は、酸化シリコンや窒化シリコンなどの絶縁材料を含む。
絶縁部２７は、ポリイミドなどの絶縁性樹脂を含む。
金属層３１は、ニッケルなどの金属を含む。
【００１７】
次に、第１実施形態に係る半導体装置１００の製造方法の一例について、図３を用いて説明する。
図３は、第１実施形態に係る半導体装置１００の製造工程を表す工程断面図である。
【００１８】
まず、図３（ａ）に表すように、半導体層２５に各半導体領域が形成され、カソード電極２１、アノード電極２２、ＦＰ電極２３、絶縁層２６、および絶縁部２７を有する半導体チップ２０を用意する。
【００１９】
次に、スパッタ法などを用いて、アノード電極２２および絶縁部２７の上に金属層３１を形成する。続いて、図３（ｂ）に表すように、金属板１の上に接続部１１を介して半導体チップ２０を載せ、金属板１とカソード電極２１とを接続する。
【００２０】
次に、金属層３１の上に接続部１２を介して金属板２を載せ、アノード電極２２と金属板２とを接続する。その後、金属板１と２の間に設けられた各構成要素を、封止部９で封止することで、図１および図２に表す半導体装置１００が得られる。
【００２１】
ここで、本実施形態による作用および効果について説明する。
まず、参考例に係る半導体装置として、金属層３１が絶縁部２７の上に設けられておらず、アノード電極２２の上にのみ設けられ、この金属層３１の上に接続部１２を介して金属板２が設けられている場合について考える。この場合、金属板１と金属板２の間に半導体チップ２０を挟み込んだ際、金属板２から接続部１２および金属層３１を介してアノード電極２２にのみ荷重が加わる。このとき、特に、アノード電極２２の外周部分には、アノード電極２２の中心部分よりも大きな荷重が加わる。このため、半導体チップ２０のうち、アノード電極２２の外周下の部分と、その周りの部分と、で大きな荷重の差が生じる。この結果、半導体チップ２０に亀裂や割れが生じ、半導体チップ２０が正常に動作しなくなる場合がある。
これに対して、本実施形態に係る半導体装置１００では、アノード電極２２および絶縁部２７の上に金属層３１が設けられ、金属層３１の上に接続部１２を介して金属板２が設けられている。このような構成によれば、金属板１と金属板２の間に半導体チップ２０を挟み込んだ際に、アノード電極２２の下の部分と、その周りの絶縁部２７の下に位置する部分と、の両方に力が加わる。このため、半導体チップ２０を挟み込んだ際の、半導体チップ２０への荷重の差を低減することができる。
従って、本実施形態によれば、半導体チップへの損傷等の発生を抑制し、半導体装置の歩留りを向上させることが可能となる。
【００２２】
図４は、第１実施形態の変形例に係る半導体装置１１０を表す断面図である。
図２に表す例では、金属層３１の厚みが、アノード電極２２と絶縁部２７との間の段差よりも厚く、金属層３１の上面は平坦である。
これに対して、金属層３１の厚みがアノード電極２２と絶縁部２７との間の段差よりも薄い場合、図４に表すように、金属層３１が、アノード電極２２の上面および絶縁部２７の表面に沿って形成され、金属層３１の上面に凹凸が生じる。
【００２３】
このような場合であっても、金属層３１上面の凹部を接続部１２によって埋め込むことで、金属板１と金属板２の間に半導体チップ２０を挟んだ際に、金属板２からアノード電極２２と絶縁部２７の両方に力を加えることができる。
すなわち、本変形例においても、半導体装置１００と同様に、半導体チップ２０に加えられる荷重の差を低減し、半導体装置の歩留りを向上させることが可能である。
【００２４】
（第２実施形態）
図５は、第２実施形態に係る半導体装置２００を表す断面図である。
半導体装置２００は、接続部１３（第３接続部）および金属層３２（第２金属層）をさらに有する点で、半導体装置１００と異なる。
【００２５】
金属層３２は、絶縁部２７の上において金属層３１の周りに設けられ、金属層３１と離間している。また、金属層３２の少なくとも一部は、ＦＰ電極２３の直上に位置している。
接続部１３は、金属層３２の上に設けられている。
金属板２は、接続部１２および接続部１３の上に設けられている。
【００２６】
金属層３１および金属層３２は、金属板２と接続されている。このため、これらの金属層が、半導体層２５の終端領域の上に設けられていると、半導体層２５の終端領域における電界分布が変化し、半導体装置の耐圧が低下する場合がある。
本実施形態に係る半導体装置では、金属層３２は、ＦＰ電極２３の上に設けられている。金属層３２がＦＰ電極２３の上に設けられることで、金属層３２の電位が、半導体層２５の終端領域の電界分布に与える影響を低減することができる。
また、金属層３２は、絶縁部２７の上に設けられている。このため、金属板１と金属板２の間に半導体チップ２０を挟み込んだ際には、金属層３１を介して半導体チップ２０の中心側に荷重が加えられ、金属層３２を介して半導体チップ２０の外周に荷重が加えられる。
このため、本実施形態によれば、半導体装置の歩留りを向上させつつ、耐圧を向上させることができる。
【００２７】
なお、本実施形態に係る半導体装置は、例えば以下の方法で製造される。
まず、図３に表す工程と同様にして、アノード電極２２および絶縁部２７の上に金属層を形成する。この金属層をパターニングすることで、金属層３１および金属層３２を形成する。次に、シート状のはんだを金属層３１および金属層３２のそれぞれの上に配し、これらの金属層の上に金属板２を載せる。その後、はんだを溶融させ、各金属層と金属板２とを接続することで製造される。
【００２８】
上述した製造工程において、はんだを溶融させた際に、金属層３１の上のはんだと、金属層３２の上のはんだと、が一体となって接続部が形成される場合がある。このときの様子を、図６に表す。
図６は、第２実施形態の変形例に係る半導体装置２１０を表す断面図である。
【００２９】
図６に表すように、接続部１２は、第１部分１２ａと、第２部分１２ｂと、第３部分１２ｃと、を有する。
第１部分１２ａは、金属層３１の上に設けられている。
第２部分１２ｂは、金属層３２の上に設けられている。
第３部分１２ｃは、第１部分１２ａと第２部分１２ｂとの間に設けられ、金属板２に接している。また、第３部分１２ｃは、金属板２に沿って設けられており、第３部分１２ｃの厚みは、第１部分１２ａの厚みおよび第２部分１２ｂの厚みよりも薄い。
【００３０】
このような構造であっても、半導体装置２００と同様に、半導体装置の歩留りを向上させつつ、耐圧を向上させることが可能である。
また、半導体装置２１０では、第１部分１２ａと第２部分１２ｂとの間に第３部分１２ｃが設けられ、接続部１２と金属板２との接触面積が、半導体装置２００に比べて大きい。このため、本変形例によれば、半導体装置２００に比べて、半導体チップ２０から金属板２への熱伝導性が高く、半導体装置の放熱性を向上させることが可能である。
【００３１】
（第３実施形態）
図７は、第３実施形態に係る半導体装置３００を表す断面図である。
半導体装置３００では、図７に表すように、金属層３１がアノード電極２２の上に設けられている。
接続部１２は、金属層３１の上に設けられている。
絶縁部２７は、金属層３１および接続部１２の周りに設けられている。
金属板２は、接続部１２および絶縁部２７の上に設けられている。
【００３２】
本実施形態に係る半導体装置では、金属層３１がアノード電極２２の上にのみ設けられ、絶縁部２７の上に設けられていない。一方で、金属板２は、接続部１２および絶縁部２７の上に設けられている。すなわち、第１実施形態および第２実施形態では、絶縁部２７の上に、金属層３１および接続部１２を介して金属板２が設けられていたのに対して、本実施形態では、絶縁部２７の上に金属板２が直接接して設けられている。
【００３３】
このような構造によれば、半導体装置１００および２００と同様に、金属板１と金属板２の間に半導体チップ２０を挟み込んだ際に、アノード電極２２の下だけでなく、絶縁部２７の下にも荷重が加えられる。このため、本実施形態によっても、半導体チップ２０への荷重のばらつきを低減し、半導体チップへの損傷等の発生を抑制することができる。
【００３４】
なお、上述した各実施形態では、半導体チップ２０がダイオードである場合の半導体装置の構成を例示しているが、本発明はこれに限定されない。半導体チップ２０はＭＯＳＦＥＴやＩＧＢＴ(Insulated Gate Bipolar Transistor)であってもよい。この場合、半導体装置は、ゲート電位に接続される他のリード端子および電極を有する。また、半導体層２５が有する半導体領域の構成、金属板１および２の形状、各リード端子の数や形状などは、半導体チップ２０の種類に応じて適宜変更可能である。
【００３５】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態に含まれる、例えば、金属板１、金属板２、封止部９、接続部１１、接続部１２、接続部１３、カソード電極２１、アノード電極２２、ＦＰ電極２３、半導体層２５、絶縁層２６、絶縁部２７、金属層３１、金属層３２などの各要素の具体的な構成に関しては、当業者が公知の技術から適宜選択することが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【００３６】
１００、１１０、２００、２１０、３００…半導体装置、  １、２…金属板、  １１〜１３…接続部、  ２０…半導体チップ、  ２１…カソード電極、  ２２…アノード電極、  ２３…ＦＰ電極、  ２５…半導体層、  ２７…絶縁部、  ３１、３２…金属層
【図１】
2017168516.tif 000003
【図２】
2017168516.tif 000004
【図３】
2017168516.tif 000005
【図４】
2017168516.tif 000006
【図５】
2017168516.tif 000007
【図６】
2017168516.tif 000008
【図７】
2017168516.tif 000009