(57)【要約】【課題】  コネクタのピンが圧入されるスルーホールに接続される信号配線をプリント基板の両面の配線層に形成可能にすることで、プリント基板の層数を削減する。【解決手段】  プリント基板は、複数のスルーホールと、コネクタが搭載される搭載面に設けられる第１の配線層と、搭載面と反対側の面に設けられる第２の配線層とを含む複数の配線層と、第１の配線層においてコネクタに接する第１の領域を通って設けられ、複数のスルーホールのいずれかに接続された第１の信号配線と、第１の配線層において第１の領域の一部を含んで設けられる第１の接地パターンと、第２の配線層においてコネクタに対向する第２の領域を通って設けられ、複数のスルーホールの他のいずれかに接続された第２の信号配線と、第２の配線層において第２の領域の一部を含んで設けられる第２の接地パターンとを備える。【選択図】    図２
2017220556.tif 000002
【特許請求の範囲】
【請求項１】
複数のスルーホールと、
コネクタが搭載される搭載面に設けられる第１の配線層と、前記搭載面と反対側の面に設けられる第２の配線層とを含む複数の配線層と、
前記第１の配線層において前記コネクタに接する第１の領域を通って設けられ、前記複数のスルーホールのいずれかに接続された第１の信号配線と、
前記第１の配線層において前記第１の領域の一部を含んで設けられる第１の接地パターンと、
前記第２の配線層において前記コネクタに対向する第２の領域を通って設けられ、前記複数のスルーホールの他のいずれかに接続された第２の信号配線と、
前記第２の配線層において前記第２の領域の一部を含んで設けられる第２の接地パターンと
を備えることを特徴とするプリント基板。
【請求項２】
前記第１の接地パターンは、前記複数のスルーホールの形成領域の周囲の四隅を含む位置に設けられること
を特徴とする請求項１記載のプリント基板。
【請求項３】
前記複数の配線層は、接地線が配線される電源層を含み、
前記第１の接地パターンは、前記第１の接地パターン内に設けられたスルーホールを介して前記接地線に接続されること
を特徴とする請求項１または請求項２記載のプリント基板。
【請求項４】
前記複数の配線層は、接地線が配線される電源層を含み、
前記第２の接地パターンは、前記複数のスルーホールのうち、前記接地線に接続されたスルーホールに接続されること
を特徴とする請求項１または請求項２記載のプリント基板。
【請求項５】
前記第２の接地パターンは、前記複数のスルーホールの形成領域の周囲の四隅を含む位置に設けられること
を特徴とする請求項１または請求項２記載のプリント基板。
【請求項６】
前記複数の配線層は、接地線が配線される電源層を含み、
前記第２の接地パターンは、前記第２の接地パターン内に設けられたスルーホールを介して前記接地線に接続されること
を特徴とする請求項１、請求項２および請求項５のいずれか１項記載のプリント基板。
【請求項７】
前記第１の領域に重複する前記第１の接地パターンの面積は、前記コネクタの複数のピンの前記スルーホールへの圧入時に前記プリント基板に掛かる応力に対して前記第１の配線層に形成される配線を塑性変形させない配線の面積から前記第１の領域に重複する前記第１の信号配線の面積を差し引いた面積以上に設定されること
を特徴とする請求項１ないし請求項６のいずれか１項記載のプリント基板。
【請求項８】
前記第２の領域に重複する前記第２の接地パターンの面積は、前記コネクタの複数のピンの前記スルーホールへの圧入時に前記プリント基板に掛かる応力に対して前記第２の配線層に形成される配線を塑性変形させない配線の面積から前記第２の領域に重複する前記第２の信号配線の面積を差し引いた面積以上に設定されること
を特徴とする請求項１ないし請求項７のいずれか１項記載のプリント基板。
【請求項９】
複数のスルーホールを含むプリント基板と、前記複数のスルーホールに圧入された複数のピンを含むコネクタと、前記プリント基板に搭載された電子部品とを備える情報処理装置であって、
前記プリント基板は、
コネクタの複数のピンが圧入される複数のスルーホールと、
前記コネクタが搭載される搭載面に設けられる第１の配線層と、前記搭載面と反対側の面に設けられる第２の配線層とを含む複数の配線層と、
前記第１の配線層において前記コネクタに接する第１の領域を通って設けられ、前記複数のスルーホールのいずれかに接続された第１の信号配線と、
前記第１の配線層において前記第１の領域の一部を含んで設けられる第１の接地パターンと、
前記第２の配線層において前記コネクタに対向する第２の領域を通って設けられ、前記複数のスルーホールの他のいずれかに接続された第２の信号配線と、
前記第２の配線層において前記第２の領域の一部を含んで設けられる第２の接地パターンと
を備えることを特徴とする情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板および情報処理装置に関する。
【背景技術】
【０００２】
プリント基板上に行列状に配置され、コネクタ等の部品が接続されるランドにおいて、行方向に並ぶ複数のランドを接地パターンで連結することで、接地パターンの電気的な接続を良好に確保する手法が提案されている（例えば、特許文献１参照）。プリント基板において、コネクタに接続される接地パターンと、プリント基板上の他の接地パターンとをフェライトビーズを介して接続することで、コネクタに接続されたケーブルからの不要輻射を低減する手法が提案されている（例えば、特許文献２参照）。プレスフィットコネクタのピンが圧入されるプリント基板のスルーホールの開口部を面取りし、スルーホール内のピンの接触部分を、ピンの弾性変形部の長さより短くすることで、プリント基板の割れを抑止する手法が提案されている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１２４７４２号公報
【特許文献２】特開２０００−２６９６１３号公報
【特許文献３】特開２００９−２１８４５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
プレスフィットコネクタ等のコネクタのピンをスルーホールに圧入する場合、プリント基板の表面においてコネクタが接触する接触領域と、プリント基板の裏面において治具が接触する接触領域には、応力が掛かる。応力による信号配線の変形を抑止するため、信号配線は、接触領域を避けて配置される。この場合、コネクタのピンが圧入されるスルーホールから引き出される配線は、プリント基板の表面の配線層と裏面の配線層以外の内層を使用して形成されるため、プリント基板の層数が増えるおそれがある。
【０００５】
１つの側面では、本件開示のプリント基板および情報処理装置は、コネクタのピンが圧入されるスルーホールに接続される信号配線をプリント基板の両面の配線層に形成可能にすることで、プリント基板の層数を削減することを目的とする。
【課題を解決するための手段】
【０００６】
一つの観点によれば、プリント基板は、複数のスルーホールと、コネクタが搭載される搭載面に設けられる第１の配線層と、搭載面と反対側の面に設けられる第２の配線層とを含む複数の配線層と、第１の配線層においてコネクタに接する第１の領域を通って設けられ、複数のスルーホールのいずれかに接続された第１の信号配線と、第１の配線層において第１の領域の一部を含んで設けられる第１の接地パターンと、第２の配線層においてコネクタに対向する第２の領域を通って設けられ、複数のスルーホールの他のいずれかに接続された第２の信号配線と、第２の配線層において第２の領域の一部を含んで設けられる第２の接地パターンとを備える。
【０００７】
別の観点によれば、複数のスルーホールを含むプリント基板と、複数のスルーホールに圧入された複数のピンを含むコネクタと、プリント基板に搭載された電子部品とを備える情報処理装置であって、プリント基板は、コネクタの複数のピンが圧入される複数のスルーホールと、コネクタが搭載される搭載面に設けられる第１の配線層と、搭載面と反対側の面に設けられる第２の配線層とを含む複数の配線層と、第１の配線層においてコネクタに接する第１の領域を通って設けられ、複数のスルーホールのいずれかに接続された第１の信号配線と、第１の配線層において第１の領域の一部を含んで設けられる第１の接地パターンと、第２の配線層においてコネクタに対向する第２の領域を通って設けられ、複数のスルーホールの他のいずれかに接続された第２の信号配線と、第２の配線層において第２の領域の一部を含んで設けられる第２の接地パターンとを備える。
【発明の効果】
【０００８】
本件開示のプリント基板および情報処理装置は、コネクタのピンが圧入されるスルーホールに接続される信号配線をプリント基板の両面の配線層に形成可能にすることで、プリント基板の層数を削減することができる。
【図面の簡単な説明】
【０００９】
【図１】プリント基板および情報処理装置の一実施形態を示す図である。
【図２】図１に示すプリント基板の要部の一例を示す図である。
【図３】図１に示すコネクタをプリント基板に取り付ける製造工程の一例を示す図である。
【図４】プリント基板および情報処理装置の別の実施形態を示す図である。
【図５】図４に示す情報処理装置において、システム基板の断面を含む部分断面を示す図である。
【図６】図４および図５に示すシステム基板の表面の要部の一例を示す図である。
【図７】図６に示すシステム基板において、図５に示すコネクタのピンがスルーホールに圧入された状態の一例を示す図である。
【図８】図４および図５に示すシステム基板の裏面の要部の一例を示す図である。
【図９】図５に示すシステム基板の配線層の構造の一例を示す図である。
【図１０】プリント基板および情報処理装置の別の実施形態におけるシステム基板の表面の要部の一例を示す図である。
【図１１】図１０に示すシステム基板の裏面の要部の一例を示す図である。
【図１２】プリント基板および情報処理装置の別の実施形態におけるシステム基板の表面の要部の一例を示す図である。
【図１３】図１２に示すシステム基板の裏面の要部の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下、図面を用いて実施形態を説明する。
【００１１】
図１は、プリント基板および情報処理装置の一実施形態を示す。図１に示す情報処理装置１００は、例えば、サーバであり、ＣＰＵ（Central Processing Unit）等の電子部品２０およびコネクタ３０が搭載されたプリント基板１０と、コネクタ４０が搭載されたバックプレーン５０とを有する。プリント基板１０は、コネクタ３０をコネクタ４０に接続することでバックプレーン５０に接続される。図１は、プリント基板１０の断面を含む部分断面を示す。
【００１２】
プリント基板１０は、コネクタ３０が搭載される搭載面である表面ＳＦに設けられる配線層Ｌ１と、搭載面と反対側の面である裏面ＢＣに設けられる配線層Ｌ４と、配線層Ｌ１、Ｌ４の間に設けられる配線層Ｌ２、Ｌ３とを有する。なお、プリント基板１０に設けられる配線層Ｌ１−Ｌ４の数は、４つに限定されない。
【００１３】
プリント基板１０は、コネクタ３０のピン３２が圧入される複数のスルーホール１２を有する。スルーホール１２は、配線層Ｌ１−Ｌ４を貫通して設けられ、スルーホール１２の開口部は、表面ＳＦと裏面ＢＣとに露出する。例えば、コネクタ３０は、プレスフィットコネクタであり、スルーホール１２への圧入により弾性変形したピン３２の先端部の復元力により、ピン３２がスルーホール１２内に固定され、ピン３２とスルーホール１２との機械的および電気的な接触が維持される。
【００１４】
電子部品２０は、バンプ等を介して配線層Ｌ１にはんだ付けされる。なお、プリント基板１０には、他の電子部品が搭載されてもよく、他の電子部品は、プリント基板１０の裏面ＢＣに搭載されてもよい。また、電子部品は、配線層Ｌ１または配線層Ｌ４に形成されたパターン（電極）に端子がはんだ付けされる面実装タイプでもよく、スルーホールに挿入された端子がはんだ付けされる挿入タイプでもよい。
【００１５】
図２は、図１に示すプリント基板１０の要部の一例を示す。図２の左側は、プリント基板１０の表面ＳＦにおけるコネクタ３０が搭載される領域を示す。図２の右側は、プリント基板１０の裏面ＢＣにおけるコネクタ３０が搭載される領域を示す。白抜きの二重丸は、信号配線が接続されるスルーホール１２を示し、網掛けの二重丸は、接地線が接続されるスルーホール１２を示し、二重丸のうちの外側の円は、ランドを示す。なお、コネクタ３０のピン３２（図１）が圧入されるスルーホール１２の数（すなわち、ピン３２の数）は、１６本に限定されない。また、図２および図６等では、表面ＳＦおよび裏面ＢＣを部分的に絶縁するソルダーレジストの記載は省略される。
【００１６】
表面ＳＦにおいて、太い点線の二重の矩形枠で挟まれた環状の領域Ａ１は、プリント基板１０の表面ＳＦと、コネクタ３０の台座（スタンドオフ）とが接触する部分を示す。表面ＳＦにおいて、配線層Ｌ１に形成される信号配線Ｓ１は、領域Ａ１を通って、スルーホール１２に接続される。また、表面ＳＦにおける領域Ａ１の一部を含む領域には、信号配線Ｓ１の配線領域を避けて、網掛けで示す接地パターンＧＮＤが形成される。接地パターンＧＮＤは、接地パターンＧＮＤ上に設けられたスルーホール１３に接続される。例えば、スルーホール１３は、電源層（図１に示す配線層Ｌ２または配線層Ｌ３）に配線された接地線に接続される。このように、接地パターンＧＮＤは接地されているため、アンテナとなって電波を放射するノイズ源となることを抑止することができる。
【００１７】
信号配線Ｓ１と接地パターンＧＮＤとは、銅箔等を用いて形成され、互いに同じ厚さである。ピン３２をスルーホール１２に圧入することで、コネクタ３０をプリント基板１０に取り付ける情報処理装置１００の製造工程において、領域Ａ１と重複する信号配線Ｓ１および接地パターンＧＮＤは、領域Ａ１に接触するコネクタ３０による応力を受ける。
【００１８】
裏面ＢＣにおいて、太い点線の矩形枠で囲まれた領域Ａ２は、コネクタ３０に対向する位置を示す。領域Ａ２を示す太い点線は、領域Ａ１を示す二重の太い点線のうち、外側の点線と同じ位置である。コネクタ３０をプリント基板１０に取り付けるときにプリント基板１０の裏面ＢＣを支える板状の治具が裏面ＢＣに接触する領域は、裏面ＢＣにおいてコネクタ３０に対向する領域Ａ２を含み、領域Ａ２より広い。このため、コネクタ３０をプリント基板１０に取り付けるときに、接地パターンＧＮＤに接触する板状の治具の面積は、接地パターンＧＮＤに接触する領域Ａ２の面積より大きい。
【００１９】
裏面ＢＣにおいて、配線層Ｌ４に形成される信号配線Ｓ４は、領域Ａ２を通って、スルーホール１２に接続される。また、裏面ＢＣにおける領域Ａ２の一部には、信号配線Ｓ４の配線領域を避けて、網掛けで示す接地パターンＧＮＤが形成される。配線層Ｌ４に形成される信号配線Ｓ４と接地パターンＧＮＤとは、銅箔等を用いて形成され、互いに同じ厚さである。コネクタ３０のプリント基板１０への取り付け時に、領域Ａ２と重複する信号配線Ｓ４および接地パターンＧＮＤは、プリント基板１０の裏面ＢＣが載置される板状の治具による応力を受ける。
【００２０】
なお、図２において、信号配線が接続される白抜きのスルーホール１２のうち、信号配線Ｓ１、Ｓ２のいずれにも接続されないスルーホール１２は、図１に示す配線層Ｌ２または配線層Ｌ３に形成される信号配線に接続される。スルーホール１２に接続される信号配線は、図１に示すバックプレーン５０の信号線をプリント基板１０に搭載される電子部品２０等に接続する引き出し配線である。
【００２１】
図３は、図１に示すコネクタ３０をプリント基板１０に取り付ける製造工程の一例を示す。まず、図３（Ａ）において、プリント基板１０の裏面ＢＣにおけるコネクタ３０を取り付ける部分が、板状の治具６０上に載置され、ピン３２の先端部３３をスルーホール１２に合わせて、コネクタ３０がプリント基板１０上に載置される。ピン３２の先端部３３は、スルーホール１２の内径より大きい幅を有し、先端部３３を弾性変形させるための開口部を有する。そして、コネクタ３０上に板状の治具６２が載置された後、治具６２がプリント基板１０に向けて押圧される。
【００２２】
図３（Ｂ）において、ピン３２の先端部３３の開口部は、応力によりつぶれ、先端部３３は、弾性変形し、スルーホール１２内に挿入され、スルーホール１２内に固定される。図３（Ｂ）の状態で、プリント基板１０の表面ＳＦにおけるコネクタ３０との接触部分（図２の領域Ａ１）に位置する信号配線Ｓ１および接地パターンＧＮＤは、コネクタ３０から応力を受ける。しかし、応力は、信号配線Ｓ１と接地パターンＧＮＤにより分散されるため、応力が信号配線Ｓ１に集中することが抑止され、信号配線Ｓ１が応力により塑性変形することが抑止される。
【００２３】
同様に、図３（Ｂ）の状態で、プリント基板１０の裏面ＢＣにおける治具６０の接触部分（図２の領域Ａ２の一部を含む）に位置する信号配線Ｓ４および接地パターンＧＮＤは、応力と同じ応力を反作用として治具６０から受ける。しかし、反作用による応力は、信号配線Ｓ４と接地パターンＧＮＤにより分散されるため、信号配線Ｓ４に応力が集中することが抑止され、信号配線Ｓ４が応力により塑性変形することが抑止される。
【００２４】
材質が銅である信号配線Ｓ１、Ｓ４は、弾性限度を超える応力が掛かると、変形した形状は元に戻らない（塑性変形）。塑性変形に至らない最大の応力をＮｃｕ（Ｎ／ｍｍ２）とし、安全率をαとすると、塑性変形に至らない許容応力Ｎ（Ｎ／ｍｍ２）は、式（１）で示される。例えば、安全率αは、銅の場合、”３”から”５”の間に設定される。
Ｎ＝Ｎｃｕ／α  ‥‥（１）
コネクタ３０の各ピン３２をスルーホール１２に圧入する力をＦｐ（ｋｇｆ）とし、コネクタ３０のピン３２の数をＮｐとすると、コネクタ３０のプリント基板１０への取り付け時の応力Ｆ（ｋｇｆ）は、式（２）で示される。
Ｆ＝Ｆｐ×Ｎｐ  ‥‥（２）
式（２）で求めた応力Ｆに耐えられる銅箔の面積Ｓ（ｍｍ２）は、式（１）で求めた許容応力Ｎを用いて、式（３）で示される。
Ｓ＝Ｆ／Ｎ  ‥‥（３）
プリント基板１０の表面ＳＦにおいて、コネクタ３０に接触する信号配線Ｓ１のパターン長をＬ（ｍｍ）、パターン幅をｄ（ｍｍ）、信号配線Ｓ１の本数をｎとすると、コネクタ３０に接触する信号配線Ｓ１のパターンの面積Ｓｐ（ｍｍ２）は、式（４）で示される。
Ｓｐ＝Ｌ×ｄ×ｎ  ‥‥（４）
式（３）および式（４）より、プリント基板１０の表面ＳＦにおいて、信号配線Ｓ１を塑性変形させないために、コネクタ３０に接触させる接地パターンＧＮＤの面積Ｓｂ（ｍｍ２）は、式（５）により示される。すなわち、コネクタ３０に接触する接地パターンＧＮＤの面積を”Ｓｂ”以上にすることで、コネクタ３０のプリント基板１０への取り付け時の信号配線Ｓ１の塑性変形を抑止することができる。ここで、コネクタ３０に接触する接地パターンＧＮＤの面積は、図２に示す領域Ａ１と接地パターンＧＮＤとの重複部分の面積である。
Ｓｂ＝Ｓ−Ｓｐ  ‥‥（５）
一方、プリント基板１０の裏面ＢＣにおいて、治具６０に接触する接地パターンＧＮＤの面積Ｓｂは、式（４）を信号配線Ｓ４の数値に置き換えることで求めることができる。すなわち、治具６０に接触する接地パターンＧＮＤの面積を”Ｓｂ”以上にすることで、コネクタ３０のプリント基板１０への取り付け時の信号配線Ｓ４の塑性変形を抑止することができる。
【００２５】
ここで、治具６０に接触する接地パターンＧＮＤの面積は、領域Ａ２と接地パターンＧＮＤとの重複部分の面積とする。上述したように、裏面ＢＣを支える板状の治具６０が裏面ＢＣに接触する領域は、領域Ａ２を含み、領域Ａ２より広い。このため、領域Ａ２と接地パターンＧＮＤとの重複部分の面積を面積Ｓｂ以上にすることで、治具６０に接触する接地パターンＧＮＤの面積は、面積Ｓｂ以上になる。
【００２６】
以上、図１から図３に示す実施形態では、コネクタ３０のプリント基板１０への取り付け時に、表面ＳＦに形成された信号配線Ｓ１および裏面ＢＣに形成された信号配線Ｓ４が、応力により塑性変形することを抑止することができる。これにより、信号配線Ｓ１、Ｓ４の抵抗値が高くなることを抑止することができ、あるいは、信号配線Ｓ１、Ｓ４が断線することを抑止することができる。すなわち、コネクタ３０に接触する接地パターンＧＮＤの面積を、式（５）に示す”Ｓｂ”以上にすることで、コネクタ３０のプリント基板１０への取り付け時の信号配線Ｓ１の塑性変形を抑止することができる。同様に、治具６０に接触する接地パターンＧＮＤの面積を”Ｓｂ”以上にすることで、コネクタ３０のプリント基板１０への取り付け時の信号配線Ｓ４の塑性変形を抑止することができる。
【００２７】
これにより、プレスフィットコネクタ等、ピン３２を圧入するタイプのコネクタ３０が搭載されるプリント基板１０において、従来は困難であったコネクタ３０および治具６０が接触する配線層Ｌ１、Ｌ４の領域に信号配線Ｓ１、Ｓ４を配線することができる。したがって、プリント基板１０において表面ＳＦに露出する配線層Ｌ１および裏面ＢＣに露出する配線層Ｌ４を、コネクタ３０からの引き出し配線に使用することができる。この結果、配線層Ｌ１、Ｌ４をコネクタ３０からの引き出し配線に使用しない場合に比べて、プリント基板１０の層数を削減することができ、プリント基板１０の製造コストを削減することができる。
【００２８】
これに対して、プリント基板１０の配線層Ｌ１、Ｌ４に、図２に示す接地パターンＧＮＤを形成しない場合、コネクタ３０のプリント基板１０への取り付け時に掛かる応力により信号配線Ｓ１、Ｓ４が塑性変形するおそれがある。塑性変形を避けるために信号配線Ｓ１、Ｓ４をプリント基板１０の内層に形成する場合、プリント基板１０の層数は、図１に示す４層に対して２層多い６層になる。この結果、図１に比べて、プリント基板１０のコストは上昇する。
【００２９】
コネクタ３０をプリント基板１０に取り付けるときの応力を分散させるために配線層Ｌ１、Ｌ２に形成されるパターンは、接地パターンＧＮＤであるため、アンテナとなって電波を放射するノイズ源となることを抑止することができる。
【００３０】
図４は、プリント基板および情報処理装置の別の実施形態を示す。図１から図３に示す実施形態で説明した要素と同一または同様の要素については、同一の符号を付し、これ等については、詳細な説明は省略する。
【００３１】
図４に示す情報処理装置１０１は、例えば、サーバであり、システム基板１４と、システム基板１４が接続されるバックプレーン５１とを有する。システム基板１４は、プリント基板の一例である。システム基板１４には、ＣＰＵ２１、２２、複数のメモリモジュール２３、複数のＨＤＤ（Hard Disk Drive）２４、チップセット２５、ＢＭＣ（Baseboard Management Controller）２６およびコネクタ３５、３６、３７が搭載される。バックプレーン５１には、コネクタ３５、３６、３７のそれぞれが接続されるコネクタ４１、４２、４３が搭載される。
【００３２】
ＣＰＵ２１、２２、メモリモジュール２３、ＨＤＤ２４、チップセット２５およびＢＭＣ２６は、電子部品の一例である。例えば、メモリモジュール２３は、ＤＩＭＭ（Dual Inline Memory Module）であり、各ＣＰＵ２１、２２に４つのメモリモジュール２３が接続される。チップセット２５は、例えば、ＣＰＵ２１、２２とＨＤＤ２４との間のデータの入出力を管理し、図示しないネットワークインタフェースおよび通信インタフェースとの情報の入出力を管理する。ＢＭＣ２６は、ＣＰＵ２１、２２に供給される電源電圧、ＣＰＵ２１、２２に供給されるクロックの周波数、および図示しないファンの回転数等を制御する。なお、システム基板１４に搭載される電子部品は、図４に示す例に限定されない。
【００３３】
コネクタ３５、３６は、図１に示すコネクタ３０と同様のプレスフィットコネクタである。コネクタ３５を介してバックプレーン５１に接続されるシステム基板１４上の配線は、ＣＰＵ２１に接続され、コネクタ３６を介してバックプレーン５１に接続されるシステム基板１４上の配線は、ＣＰＵ２２に接続される。
【００３４】
コネクタ３７は、電源コネクタであり、図１に示すコネクタ３０と同様のプレスフィットコネクタである。但し、コネクタ３７のピンは、図１に示すコネクタ３０のピン３２より太い。コネクタ３７により、バックプレーン５１の電源線ＰＷＲがシステム基板１４の電源線ＰＷＲに接続され、バックプレーン５１の接地線ＧＮＤがシステム基板１４の接地線ＧＮＤに接続される。そして、コネクタ４３、３７を介して、バックプレーン５１からシステム基板１４に電源電圧ＰＷＲが供給される。
【００３５】
図５は、図４に示す情報処理装置１０１において、システム基板１４の断面を含む部分断面を示す。図５において、情報処理装置１０１を表す矩形は、筐体を示す。バックプレーン５１には、システム基板１４の他に、Ｉ／Ｏ（Input/Output）基板７１と電源装置８１（ＰＳＵ：Power Supply Unit）とが接続される。
【００３６】
Ｉ／Ｏ基板７１には、ＰＣＩ（Peripheral Component Interconnect）スロットおよび図示しないＬＡＮ（Local Area Network）ポート等のインタフェース部品７２と、プレスフィットコネクタ等のコネクタ７３とが搭載される。Ｉ／Ｏ基板７１は、コネクタ７３とバックプレーン５１に取り付けられたコネクタ４５とを介してバックプレーン５１に接続され、バックプレーン５１を介してシステム基板１４に接続される。電源装置８１は、バックプレーン５１に取り付けられたコネクタ４６に接続され、システム基板１４およびＩ／Ｏ基板７１に電源電圧を供給する。
【００３７】
システム基板１４は、図１に示すプリント基板１０と同様に、複数の配線層を有し、コネクタ３６のピン３２の先端部が圧入される図示しないスルーホールを有する。以下の説明では、システム基板１４において、コネクタ３６が搭載される搭載面は表面ＳＦと称され、コネクタ３６の搭載面と反対側の面は裏面ＢＣと称される。なお、システム基板１４は、図４に示すコネクタ３５、３７のそれぞれに対向する位置に、コネクタ３５、３７のピンが圧入されるスルーホールを有する。Ｉ／Ｏ基板７１も、図１に示すプリント基板１０と同様に、複数の配線層を有し、コネクタ７３のピン７４の先端部が圧入される図示しないスルーホールを有する。なお、ＨＤＤ２４は、バックプレーン５１を介してシステム基板１４に接続される別のプリント基板に搭載されてもよい。
【００３８】
図６は、図４および図５に示すシステム基板１４の表面ＳＦの要部の一例を示す。図２で説明した要素と同一または同様の要素については、詳細な説明は省略する。図６は、システム基板１４の表面ＳＦにおけるコネクタ３６が搭載される領域（図４に示す一点鎖線の矩形領域）を示す。
【００３９】
図６において、太い点線の二重の矩形枠で挟まれた環状の領域Ａ１は、システム基板１４の表面ＳＦと、コネクタ３６の台座（スタンドオフ）とが接触する部分を示す。表面ＳＦの配線層に形成される信号配線Ｓ１は、領域Ａ１を通って、スルーホール１２に接続される。また、領域Ａ１の一部を含む領域には、信号配線Ｓ１の配線領域を避けて、網掛けで示す接地パターンＧＮＤが形成される。接地パターンＧＮＤのうち、領域Ａ１に重複する面積は、上述した式（５）から求められる面積Ｓｂ以上に設定される。
【００４０】
スルーホール１２に接続される信号配線Ｓ１は、バックプレーン５１の信号線をプリント基板１４に搭載されるＣＰＵ２２等に接続する引き出し配線である。各接地パターンＧＮＤは、システム基板１４の接地層に接続される接地パターンＧＮＤ上のスルーホール１３に接続される。
【００４１】
図２と同様に、白抜きのスルーホール１２のうち、信号配線Ｓ１に接続されないスルーホール１２は、表面ＳＦの配線層以外の配線層に形成される信号配線に接続される。図６に示すシステム基板１４では、互いに隣接する２つのスルーホール１２の間に配線を２本まで配置可能な、いわゆるピン間２本ルールが採用される。このため、４つの配線層を使用して、図６の縦方向に並ぶ８個の白抜きのスルーホール１２から配線が引き出される。システム基板１４の配線層の構造の例は、図９に示される。
【００４２】
なお、システム基板１４の表面ＳＦにおいて、図４に示すコネクタ３５が載置される領域の要部、および図５に示すＩ／Ｏ基板７１の表面において、コネクタ７３が載置される領域の要部は、図６と同様である。これに対して、システム基板１４において、図４に示す電源コネクタ３７が載置される領域では、スルーホールがシステム基板１４の電源層または接地層に直接接続されるため、引き出し配線は存在しない。このため、システム基板１４の表面ＳＦにおける電源コネクタ３７が載置される領域には、接地パターンＧＮＤは形成されない。
【００４３】
図７は、図６に示すシステム基板１４において、図５に示すコネクタ３６のピン３２がスルーホール１２に圧入された状態の一例を示す。スルーホール１２に圧入されたピン３２は、ピン３２の先端部３３の根元側（コネクタ３６の本体側）に、スルーホール１２の開口部に当接される板状のピンショルダー３４を有する。信号配線Ｓ１およびピンショルダー３４とのショートを避けるため、接地パターンＧＮＤは、スルーホール１２の形成領域に配置されない。
【００４４】
図８は、図４および図５に示すシステム基板１４の裏面ＢＣの要部の一例を示す。図２で説明した要素と同一または同様の要素については、詳細な説明は省略する。図８は、図６と同様に、システム基板１４の裏面ＢＣにおけるコネクタ３６が搭載される領域（図４に示す一点鎖線の矩形領域）を示す。
【００４５】
図８において、太い点線の矩形枠で囲まれた領域Ａ２は、コネクタ３６に対向する位置を示し、コネクタ３６をシステム基板１４に取り付けるときにシステム基板１４の裏面ＢＣが載置される板状の治具の接触部分に含まれる。裏面ＢＣの配線層に形成される信号配線Ｓ４は、領域Ａ２を通って、スルーホール１２に接続される。また、裏面ＢＣにおける領域Ａ２の一部には、信号配線Ｓ４の配線領域を避けて、網掛けで示す接地パターンＧＮＤが形成される。接地パターンＧＮＤのうち、領域Ａ２に重複する面積は、上述した式（５）から求められる面積Ｓｂ以上に設定される。なお、厳密には、図３に示す治具６０に接触する接地パターンＧＮＤの面積が、”Ｓｂ”以上であれば、信号配線Ｓ４の塑性変形を抑止することができる。
【００４６】
スルーホール１２に接続される信号配線Ｓ４は、バックプレーン５１の信号線をプリント基板１４に搭載されるＣＰＵ２２等に接続する引き出し配線である。各接地パターンＧＮＤは、システム基板１４の接地層に接続されるスルーホール１２に接続される。なお、各接地パターンＧＮＤは、図６と同様に、システム基板１４の接地層に接続されるスルーホール１３に接続されてもよい。
【００４７】
コネクタ３６（または３５）をシステム基板１４に取り付ける製造工程は、図３と同様である。すなわち、システム基板１４の裏面ＢＣにおいてコネクタ３６（または３５）を取り付ける領域が、板状の治具６０上に載置された後、ピン３２の先端部３３をスルーホール１２に合わせて、コネクタ３６がシステム基板１４上に載置される。次に、コネクタ３６上に板状の治具６２が載置された後、治具６２がシステム基板１４に向けて押圧され、ピン３２の先端部３３は、スルーホール１２内に圧入される。
【００４８】
このとき、治具６２の押圧によりコネクタ３０からプリント基板１４に掛かる応力は、信号配線Ｓ１と接地パターンＧＮＤにより分散されるため、信号配線Ｓ１が応力により塑性変形することが抑止される。同様に、治具６２による応力の反作用としてプリント基板１０の裏面ＢＣに掛かる応力は、信号配線Ｓ４と接地パターンＧＮＤにより分散されるため、信号配線Ｓ４が応力により塑性変形することが抑止される。
【００４９】
図９は、図５に示すシステム基板１４の配線層の構造の一例を示す。図６および図８で説明したように、図５に示すコネクタ３６を介してバックプレーン５１に接続される引き出し配線は、表面ＳＦと裏面ＢＣとにそれぞれ設けられる２つの配線層を含む複数の配線層に形成される。
【００５０】
このため、図９の左側に示すように、システム基板１４の層数は、４つの信号配線層Ｌ１、Ｌ３、Ｌ６、Ｌ８と４つの電源層（ＰＷＲ／ＧＮＤ層）Ｌ２、Ｌ４、Ｌ５、Ｌ７とを含む８層になる。ここで、図６に示す信号配線Ｓ１は、信号配線層Ｌ１に形成され、図８に示す信号配線Ｓ４は、信号配線層Ｌ８に形成される。例えば、電源層Ｌ２、Ｌ４、Ｌ５、Ｌ７の各々は、ストライプ状に交互に配置された電源線ＰＷＲと接地線ＧＮＤとを有する。なお、図６および図８に網掛けの二重丸で示すスルーホール１２、１３は、電源層Ｌ２、Ｌ４、Ｌ５、Ｌ７のいずれかの接地線ＧＮＤに接続される。
【００５１】
一方、図９の右側は、図６および図８に示す接地パターンＧＮＤを表面ＳＦの配線層および裏面ＢＣの配線層に形成しない場合の配線層の構造を示す。接地パターンＧＮＤを表面ＳＦの配線層に形成しない場合、図３に示す治具６２からの応力を受ける信号配線が塑性変形するおそれがあるため、信号配線Ｓ１は、内層（例えば、信号配線層Ｌ３）に形成される。同様に、接地パターンＧＮＤを裏面ＢＣの配線層に形成しない場合、図３に示す治具６０からの応力（反作用による）を受ける信号配線が塑性変形するおそれがあるため、信号配線Ｓ４は、内層（例えば、信号配線層Ｌ１０）に形成される。
【００５２】
したがって、コネクタ３６の引き出し配線は、内層である信号配線層Ｌ３、Ｌ５、Ｌ８、Ｌ１０に形成される。互いに隣接する信号配線層の間には電源層が配置されるため、接地パターンＧＮＤを表面ＳＦの配線層および裏面ＢＣの配線層に形成しない場合のシステム基板１４の層数は、図９の左側に比べて４層多い１２層になる。例えば、信号配線層Ｌ１、Ｌ１２には、引き出し配線以外の配線が形成される。
【００５３】
システム基板１４等のプリント基板は、層数が多いほど、厚さが大きくなり、スルーホールは長くなる。コネクタ３６のピンが圧入されるスルーホール１２では、引き出し配線が形成される配線層と裏面ＢＣとの間にスタブと呼ばれる枝分かれ配線が存在する。スタブは、引き出し配線が形成される配線層が表面ＳＦに近いほど長くなる。スタブは、スルーホール１２のインピーダンスに不整合を生じさせ、スルーホール１２に伝送される信号の波形を劣化させるため、短い方が望ましい。スルーホール１２内のスタブによる信号波形の劣化が無視できない場合、システム基板１４の製造工程において、裏面ＢＣ側からスルーホール１２の一部を切削することでスタブを除去するバックドリルと称される工程が追加される。
【００５４】
図５に示すシステム基板１４では、図９の右側に示すシステム基板に比べて、スタブの長さを短くでき、スルーホール１２に伝送される信号の波形の劣化を抑えることができる。スルーホール１２内のスタブによる信号波形の劣化が無視できる場合、バックドリル工程を省略することができ、システム基板１４の製造コストを削減することができる。
【００５５】
以上、図４から図９に示す実施形態においても、図１から図３に示す実施形態と同様の効果を得ることができる。例えば、コネクタ３５、３６のシステム基板１４への取り付け時に、表面ＳＦに形成された信号配線Ｓ１および裏面ＢＣに形成された信号配線Ｓ４が、応力により塑性変形することを抑止することができる。したがって、プレスフィットコネクタ等のコネクタ３５、３６が搭載されるシステム基板１４において、コネクタ３５、３６および治具６０が接触する領域にコネクタ３５、３６の引き出し配線である信号配線Ｓ１、Ｓ４を配線することができる。この結果、従来に比べて、システム基板１４の層数を削減することができ、システム基板１４の製造コストを削減することができる。
【００５６】
さらに、図４から図９に示す実施形態では、システム基板１４を従来に比べて薄くできるため、スタブの長さを短くでき、スルーホール１２に伝送される信号の波形の劣化を抑えることができる。スタブの長さを短くすることでバックドリル工程を省略できる場合、システム基板１４の製造コストをさらに削減することができる。
【００５７】
図１０は、プリント基板および情報処理装置の別の実施形態におけるシステム基板の表面の要部の一例を示す。図１から図９に示す実施形態で説明した要素と同一または同様の要素については、同一の符号を付し、これ等については、詳細な説明は省略する。
【００５８】
図１０に示すシステム基板１６では、接地パターンＧＮＤは、表面ＳＦの配線層において、領域Ａ１の四隅を含む位置に形成され、各接地パターンＧＮＤは、システム基板１６の接地層に接続されるスルーホール１３に接続される。すなわち、接地パターンＧＮＤは、表面ＳＦにおいて、スルーホール１２の形成領域の周囲の四隅を含む位置に形成される。また、図１０では、図６に比べて多くの信号配線Ｓ１が引き出される。表面ＳＦの配線層のその他の構成は、図６と同じである。システム基板１６を含む情報処理装置の構成および構造は、システム基板１４の代わりにシステム基板１６が配置されることを除き、図４および図５と同じである。システム基板１６は、プリント基板の一例である。
【００５９】
信号配線Ｓ１および接地パターンＧＮＤが領域Ａ１の片側に偏って配置される場合、領域Ａ１に重複する接地パターンＧＮＤの面積が、上述した式（５）に示す面積Ｓｂを満足する場合にも、コネクタ３６（図５）の圧入時に治具６２（図３）が傾くおそれがある。治具６２が傾いた場合、コネクタ３６のピン３２がスルーホール１２にまっすぐ挿入されず、接触不良または座屈が発生するおそれがある。
【００６０】
接地パターンＧＮＤを領域Ａ１の四隅にそれぞれ配置することで、コネクタ３６の圧入時に治具６２による応力が領域Ａ１の四隅に均等に掛かるため、治具６２が傾くことを抑止することができる。この結果、コネクタ３６のピン３２の接触不良または座屈の発生を抑止することができる。
【００６１】
図１１は、図１０に示すシステム基板１６の裏面ＢＣの要部の一例を示す。図１１において、接地パターンＧＮＤは、裏面ＢＣの配線層において、領域Ａ２の四隅を含む位置に形成され、各接地パターンＧＮＤは、システム基板１６の接地層に接続されるスルーホール１３に接続される。すなわち、接地パターンＧＮＤは、裏面ＢＣにおいてスルーホール１２の形成領域の周囲の四隅を含む位置に形成される。また、図１１では、図８に比べて多くの信号配線Ｓ４が引き出される。裏面ＢＣの配線層のその他の構成は、図８と同じである。
【００６２】
図１０と同様に、接地パターンＧＮＤを領域Ａ２の四隅にそれぞれ配置することで、コネクタ３６の圧入時に治具６２が傾くことを抑止することができ、コネクタ３６のピン３２の接触不良または座屈の発生を抑止することができる。
【００６３】
以上、図１０および図１１に示す実施形態においても、図１から図９に示す実施形態と同様の効果を得ることができる。例えば、プレスフィットコネクタ等のコネクタ３５、３６が搭載されるシステム基板１６において、コネクタ３５、３６および治具６０が接触する配線層Ｌ１、Ｌ８にコネクタ３５、３６の引き出し配線である信号配線Ｓ１、Ｓ４を配線することができる。この結果、従来に比べて、システム基板１６の層数を削減することができ、システム基板１６の製造コストを削減することができる。システム基板１６を従来に比べて薄くできるため、スタブの長さを短くでき、スルーホール１２に伝送される信号の波形の劣化を抑えることができる。バックドリル工程を省略できる場合、システム基板１６の製造コストをさらに削減することができる。
【００６４】
さらに、図１０および図１１に示す実施形態では、システム基板１６の表面ＳＦおよび裏面ＢＣにおいて、接地パターンＧＮＤを領域Ａ１、Ａ２の四隅にそれぞれ配置することで、コネクタ３６の圧入時に治具６２が傾くことを抑止することができる。この結果、コネクタ３６の圧入時に発生するコネクタ３６のピン３２の接触不良または座屈の発生を抑止することができる。
【００６５】
図１２は、プリント基板および情報処理装置の別の実施形態におけるシステム基板の表面の要部の一例を示す。図１から図１１に示す実施形態で説明した要素と同一または同様の要素については、同一の符号を付し、これ等については、詳細な説明は省略する。
【００６６】
図１２に示すシステム基板１８では、接地パターンＧＮＤは、表面ＳＦの配線層において、領域Ａ１の四隅を含む、互いに対向する二辺にそれぞれ形成される。表面ＳＦの配線層のその他の構成は、図１０と同じである。システム基板１６を含む情報処理装置の構成および構造は、システム基板１４の代わりにシステム基板１８が配置されることを除き、図４および図５と同じである。システム基板１８は、プリント基板の一例である。
【００６７】
図１３は、図１２に示すシステム基板１８の裏面ＢＣの要部の一例を示す。図１３において、接地パターンＧＮＤは、裏面ＢＣの配線層において、領域Ａ２の四隅を含む、互いに対向する二辺にそれぞれ形成される。裏面ＢＣの配線層のその他の構成は、図１１と同じである。
【００６８】
以上、図１２および図１３に示す実施形態においても、図１から図１１に示す実施形態と同様の効果を得ることができる。
【００６９】
なお、図６に示すシステム基板１４の表面ＳＦにおける領域Ａ１の四隅を含む領域に、図１０または図１２と同様に接地パターンＧＮＤが形成されてもよい。また、図８に示すシステム基板１４の裏面ＢＣにおける領域Ａ２の四隅を含む領域に、図１１または図１３と同様に接地パターンＧＮＤが形成されてもよい。さらに、図１０に示すシステム基板１６の表面ＳＦに形成される接地パターンＧＮＤが、図１２と同様の形状にされてもよく、図１１に示すシステム基板１６の裏面ＢＣに形成される接地パターンＧＮＤが、図１３と同様の形状にされてもよい。
【００７０】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【００７１】
１０…プリント基板；１２、１３…スルーホール；１４、１６、１８…システム基板；２０…電子部品；２１、２２…ＣＰＵ；２３…メモリモジュール；２４…ＨＤＤ；２５…チップセット；２６…ＢＭＣ；３０…コネクタ；３２…ピン；３３…先端部；３４…ピンショルダー；３５、３６、３７…コネクタ；４０、４１、４２、４３、４５、４６…コネクタ；５０、５１…バックプレーン；６０、６２…治具；７１…Ｉ／Ｏ基板；７２…インタフェース部品；８１…電源装置；１００、１０１…情報処理装置；Ａ１、Ａ２…領域；ＢＣ…裏面；ＧＮＤ…接地パターン、接地線；Ｌ１−Ｌ１２…配線層；ＰＷＲ…電源線；Ｓ１、Ｓ２…信号配線；ＳＦ…表面
【図１】
2017220556.tif 000003
【図２】
2017220556.tif 000004
【図３】
2017220556.tif 000005
【図４】
2017220556.tif 000006
【図５】
2017220556.tif 000007
【図６】
2017220556.tif 000008
【図７】
2017220556.tif 000009
【図８】
2017220556.tif 000010
【図９】
2017220556.tif 000011
【図１０】
2017220556.tif 000012
【図１１】
2017220556.tif 000013
【図１２】
2017220556.tif 000014
【図１３】
2017220556.tif 000015