(57)【要約】【課題】クラックの発生を防止するとともに、レジスト層を形成することなく半導体素子をはんだ付けすることを可能にする。【解決手段】セラミックス基板２と、その一方の面側に積層状態に接合されたアルミニウム又はアルミニウム合金からなる回路層３と、この回路層３の半導体素子搭載予定領域に部分的に形成された銅めっき膜５とを有し、銅めっき膜５の周囲には回路層３の表面が露出しており、銅めっき膜５の平面積は、搭載される半導体素子の接合面の面積に対して２０％以上４５％以下の差で大きい面積であるとよい。【選択図】      図１
2017168635.tif 000002
【特許請求の範囲】
【請求項１】
セラミックス基板と、その一方の面側に積層状態に接合されたアルミニウム又はアルミニウム合金からなる回路層と、この回路層の半導体素子搭載予定領域に部分的に形成された銅めっき膜とを有し、前記銅めっき膜の周囲には前記回路層の表面が露出していることを特徴とするパワーモジュール用基板。
【請求項２】
前記銅めっき膜の平面積は、搭載される半導体素子の接合面の面積に対して２０％以上４５％以下の差で大きい面積であることを特徴とする請求項１記載のパワーモジュール用基板。
【請求項３】
セラミックス基板の一方の面側に積層状態に接合されたアルミニウム又はアルミニウム合金からなる回路層の半導体素子搭載予定領域に、前記半導体素子搭載予定領域の周囲の前記回路層の表面を露出させた状態として、無電解めっきにより部分的に銅めっき膜を形成した後、前記銅めっき膜の上に半導体素子をはんだ付けすることを特徴とするパワーモジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板及びそのパワーモジュール用基板を用いたパワーモジュールの製造方法に関する。
【背景技術】
【０００２】
従来のパワーモジュール基板として、セラミックス基板の一方の面にアルミニウム又はアルミニウム合金からなる回路層が積層状態に接合されるとともに、他方の面にアルミニウム又はアルミニウム合金からなる金属層が積層状態に接合されたものが知られている。また、このパワーモジュール用基板の金属層に放熱板が接合され、回路層の上に半導体素子がはんだ付けされ、パワーモジュールが製造される。
【０００３】
この種のパワーモジュール用基板においては、はんだ濡れ性を向上させて半導体素子との接合性を高めるために、例えば特許文献１に開示されるように、回路層の表面にニッケルめっき膜が形成され、そのニッケルめっき膜の上にはんだを介して半導体素子が接合される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４‐１７２３７８号公報
【特許文献２】特開２０１４‐１４３４０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、パワーモジュールに熱負荷が作用すると、回路層、ニッケルめっき膜、はんだ層の素材間の熱膨張係数の差等によりニッケルめっき膜にクラックが生じて、そのクラックがはんだ層に至り、熱抵抗が上昇するおそれがあった。
そこで、特許文献２では、回路層の表面を銅層により構成し、かつはんだ層の結晶粒径を制御するとともに、はんだ層にニッケルを含有させることにより、クラックを防止するようにしている。
この特許文献２開示の方法によりクラックは防止できるが、半導体素子をはんだ付けする際に、その半導体素子の搭載領域以外の表面にはんだが流れないようにレジスト層を形成しておく必要があり、はんだ付け工程が煩雑になり易い。
【０００６】
本発明は、このような事情に鑑みてなされたもので、クラックの発生を防止するとともに、レジスト層を形成することなく半導体素子のはんだ付けを可能にすることを目的とする。
【課題を解決するための手段】
【０００７】
本発明のパワーモジュール用基板は、セラミックス基板と、その一方の面側に積層状態に接合されたアルミニウム又はアルミニウム合金からなる回路層と、この回路層の半導体素子搭載予定領域に部分的に形成された銅めっき膜とを有し、前記銅めっき膜の周囲には前記回路層の表面が露出している。
【０００８】
このパワーモジュール用基板では、回路層上の銅めっき膜の上にはんだ層を形成することにより、ニッケルめっき層において生じていた熱負荷によるクラック発生を防止することができる。
また、銅めっき膜は回路層上に部分的に形成され、周囲の回路層表面（アルミニウム面）が露出しており、このアルミニウムははんだとの濡れ性が低いので、銅めっき膜の上にはんだを介して半導体素子を接合する際に、溶融したはんだが銅めっき膜の周縁でアルミニウム面上に濡れ広がることがない。したがって、レジスト層を形成することなくはんだ付けすることができ、所望の量のはんだにより半導体素子を正確な位置に確実に固定することができる。
また、半導体素子を搭載したパワーモジュールをモールド樹脂により封止する場合、回路層のアルミニウム露出面が樹脂との密着性が高く、モールド樹脂の剥離を防止して、半導体素子を有効に保護することができる。
【０００９】
本発明のパワーモジュール用基板において、前記銅めっき膜の平面積は、搭載される半導体素子の接合面の面積に対して２０％以上４５％以下の差で大きい面積であるとよい。
【００１０】
前述したように、銅めっき膜が部分的に形成され、その周囲のアルミニウム面がはんだの濡れ広がりを防止して、正確な位置にはんだ付けすることができるので、銅めっき膜の平面積を半導体素子の接合面の面積より２０％以上４５％以下大きく設定しておくことにより、銅めっき膜と半導体素子との間のはんだ層に、適切な形状のフィレットを形成することができ、さらに接合を良好にすることができる。２０％未満の場合には、適切な形状のフィレットを形成できず、はんだ接合が不良となるおそれがある。４５％を超えた場合、はんだ接合の際に、はんだ飛び等が生じる可能性があり、はんだが余分な銅めっき膜部分に付着し、パワーモジュールの故障原因となるおそれがある。
【００１１】
本発明のパワーモジュールの製造方法は、セラミックス基板の一方の面側に積層状態に接合されたアルミニウム又はアルミニウム合金からなる回路層の半導体素子搭載予定領域に、前記半導体素子搭載予定領域の周囲の前記回路層の表面を露出させた状態として、無電解めっきにより部分的に銅めっき膜を形成した後、前記銅めっき膜の上に半導体素子をはんだ付けする。
【発明の効果】
【００１２】
本発明によれば、銅めっき膜の上にはんだ層が形成されるので、熱負荷によるクラック発生を防止することができるとともに、回路層上の部分的な銅めっき膜の上に半導体素子がはんだ付けされるので、周囲のアルミニウム面によりはんだの濡れ広がりを防止することができ、レジスト層を形成することなくはんだ付けすることができ、所望の量のはんだにより半導体素子を正確な位置に確実に固定することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態のパワーモジュール用基板を有するパワーモジュールの断面図である。
【図２】図１のパワーモジュールの製造途中の異なる工程時の状態を示す断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について説明する。
図１は、一実施形態のパワーモジュール用基板１を有するパワーモジュール１０を示しており、このパワーモジュール１０は、セラミックス基板２の一方の面に回路層３、他方の面に金属層４が積層状態に接合されたパワーモジュール用基板１と、このパワーモジュール用基板１の回路層３の上に搭載された半導体素子１１と、金属層４に接合された放熱板１２とを有している。回路層３は、その表面の一部に銅めっき膜５が形成され、この銅めっき膜５の上に半導体素子１１がはんだ層１３によって固定されている。
【００１５】
セラミックス基板２は、回路層３と金属層４との間の電気的接続を防止する絶縁体であって、ＡｌＮ（窒化アルミニウム）、Ｓｉ３Ｎ４（窒化珪素）、Ａｌ２Ｏ３（アルミナ）等のセラミックス材料により矩形状に形成され、例えば０．２ｍｍ〜１ｍｍの厚みとされる。
回路層３及び金属層４は、純度９６．００質量％以上の純アルミニウム又はアルミニウム合金により形成され、例えば０．１ｍｍ〜５ｍｍの厚みとされ、通常はセラミックス基板２より小さい矩形状に形成される。これら回路層３及び金属層４は、セラミックス基板２に、Ａｌ−Ｓｉ系、Ａｌ−Ｇｅ系、Ａｌ−Ｃｕ系、Ａｌ−Ｍｇ系またはＡｌ−Ｍｎ系等の合金のろう材により、ろう付け接合される。
なお、金属層４としてはアルミニウム又はアルミニウム合金以外にも、銅又は銅合金によって形成してもよい。また、セラミックス基板２にアルミニウム又はその合金あるいは銅又はその合金からなる中間層を接合し、その中間層の上に回路層３や金属層４を接合してもよい。
【００１６】
また、これら回路層３及び金属層４は、金属板をプレス加工により所望の外形に打ち抜いたものをセラミックス基板２に接合するか、あるいは平板状のものをセラミックス基板２に接合した後に、エッチング加工により所望の外形に形成するか、いずれかの方法を採用することができる。
なお、各部材の好ましい組み合わせ例としては、セラミックス基板２が厚み０．６３５ｍｍのＡｌＮ、回路層３が厚み０．４ｍｍの純アルミニウム板（純度９９．９９質量％以上の４Ｎ‐Ａｌ）、金属層４が厚み０．４ｍｍの純アルミニウム板（純度９９．９９質量％以上の４Ｎ‐Ａｌ）である。
【００１７】
そして、このパワーモジュール用基板１の回路層３は所望の回路パターンを形成しており、その表面の一部の半導体素子１１が搭載される領域（半導体素子搭載領域）に、銅めっき膜５が形成されている。この銅めっき膜５は、後述するように無電解めっきにより、回路層３上に直接めっきされ、例えば厚さ１μｍ以上９μｍ以下に形成される。
この場合、半導体搭載領域は、搭載されるべき半導体素子１１の接合面の面積に対して２０％以上４５％以下の差で大きい面積に設定される。
【００１８】
次に、このパワーモジュール用基板１及びパワーモジュール１０の製造方法について説明する。
（回路層３、金属層４の形成工程）
まず、図２（ａ）に示すように、セラミックス基板２の一方の面に回路層用アルミニウム板３´、他方の面に金属層用アルミニウム板４´、その金属層用アルミニウム板４´のセラミックス基板２側とは反対面に放熱板１２´をそれぞれろう材６を介して積層し、積層体とする。ろう材６は箔の形態で用いると作業し易い。
これらの積層体を加圧装置（図示略）により積層方向に加圧した状態とし、その加圧装置ごと加熱炉（図示略）内に設置して、真空雰囲気、窒素又は不活性ガス雰囲気、還元ガス雰囲気等にて加熱することにより、ろう材６を溶融させることにより回路層用アルミニウム板３´及び金属層用アルミニウム板４´をセラミックス基板２に接合して、回路層３及び金属層４を形成するとともに、その金属層４の表面に放熱層１２を形成する。
なお、放熱板１２´も一体に接合したが、セラミックス基板２、回路層３、金属層４とは別に形成して、接合する場合もあり、また、各接合部とも同じろう材を用いてもよいし、異なるろう材を用いてもよい。
【００１９】
（銅めっき工程）
回路層３の半導体素子搭載領域７に無電解銅めっきを施す。
この銅めっきのためのめっき浴としては、銅塩、錯化剤、還元剤等を含有する公知の無電解めっき浴を用いることができ、例えば、銅塩として硫酸銅、錯化剤として酒石酸やＥＤＴＡ、還元剤としてホルムアルデヒドが用いられ、ｐＨ調整剤が含有される。この銅めっき浴として、例えば、銅濃度が０．００５ｍｏｌ／Ｌ〜０．５ｍｏｌ／Ｌ、ｐＨが４〜９のめっき液を用いると、特にアルミニウムからなる回路層３との密着性に優れたものとなる。
そして、図２（ｂ）に示すように、回路層３の表面の半導体素子搭載領域７以外の部分をマスク２０により覆った状態とする。このマスク２０を形成した状態で無電解めっき浴に浸漬して、マスク２０から露出した部分（半導体素子搭載領域）７に銅めっき膜５を形成する。マスク２０はゴム、合成樹脂等により形成することができる。
【００２０】
（半導体素子搭載工程）
このようにして回路層３上に銅めっき膜５が形成されたパワーモジュール用基板１（この実施形態の場合は放熱板付パワーモジュール用基板となる）には、図２（ｃ）に示すように、その銅めっき膜５の上にはんだ材１３´を介して半導体素子１１が搭載され、加熱されることにより接合されてパワーモジュール１０が形成される。また、必要に応じて、半導体素子１１と回路層３との間がボンディングワイヤ等で接続される。
半導体素子１１を接合するはんだ材１３´は、Ｓｎ‐Ｃｕ系、Ｓｎ‐Ａｇ系、Ｓｎ‐Ａｇ‐Ｃｕ系、Ｓｎ‐Ｓｂ系、Ｚｎ‐Ａｌ系もしくはＰｂ‐Ｓｎ系等のはんだ箔が用いられる。
この場合、銅めっき膜５は、半導体素子１１の接合面の面積よりも２０％〜４５％大きい面積に形成されており、はんだ層１３は、半導体素子１１側から銅めっき膜５側に広がるように形成され、半導体素子１１の周縁部にフィレット１３ａが形成される。
【００２１】
このはんだ層１３を形成するはんだ材は、銅めっき膜５には濡れ広がるが、その周囲の回路層３のアルミニウム面３ａには濡れにくい。このため、はんだ層１３は、銅めっき膜５の上からはみ出すことなく、銅めっき膜５の上に正確に形成され、半導体素子１１を正確な位置に固定することができる。
また、銅めっき膜５を半導体素子１１の接合面１１ａより大きく形成しておいたので、はんだ層１３の周縁部にフィレット１３ａが好適に形成され、半導体素子１１の接合信頼性が向上する。
さらに、半導体素子１１を搭載したパワーモジュール１０は、一般にモールド樹脂により封止されるが、回路層３のアルミニウム面３ａがモールド樹脂との密着性が高く、モールド樹脂の剥離を防止して、半導体素子１１を有効に保護することができる。
したがって、このパワーモジュール１０は、長期に安定した性能を維持することができる。
【実施例】
【００２２】
厚み０．６３５ｍｍのＡｌＮからなるセラミックス基板の片面に、厚み０．６ｍｍの純度９９．９９質量％のアルミニウムからなる回路層を接合し、その回路層の表面の一部を除きマスクを被覆した状態で無電解銅めっきを施して、回路層の一部に厚さ５μｍの銅めっき膜を形成した。回路層の平面サイズは３５ｍｍ×３５ｍｍとし、その一部に銅めっき膜を表１に示す所定の面積で形成した。試料番号８は、回路層の全面に銅めっき膜を形成した。
銅めっき膜は、めっき面の前処理として、脱脂、デスマット処理を行った後、ジンケート処理を行った後、中性無電解銅めっき液を用いて、無電解銅めっきを行った。めっき液は銅濃度が０．０６３ｍｏｌ／Ｌ、ｐＨが７．７のめっき液を用い、液温は６０℃とした。
【００２３】
そして、その銅めっき膜の上に半導体素子をはんだ付けした。半導体素子は、その接合面積を８ｍｍ×８ｍｍとし、はんだには、９．６ｍｍ×９．６ｍｍで厚さ０．１５ｍｍのＳｎ−Ａｇはんだ箔を用いた。
半導体素子をはんだ付けした後、フィレットの有無を目視観察した。
また、−４０℃に５分、１２５℃に５分の冷熱サイクルを３００サイクル繰り返す冷熱サイクル試験を実施し、光学顕微鏡により、銅めっき膜のクラックの有無を確認した。
これらの結果は表１の通りであった。
【００２４】
【表１】
2017168635.tif 000003
【００２５】
これらの結果より、回路層の上に密着性の高い無電解銅めっき膜を直接形成して、その上に半導体素子をはんだ付けすることにより、冷熱サイクル試験後にもクラックの発生は認められなかった。また、半導体素子の接合面の面積より２０％以上大きい銅めっき膜を形成しておくことにより、はんだ層に適切なフィレットが形成されていることが確認でき、半導体素子の接合状態が良好であることがわかる。
【符号の説明】
【００２６】
１…パワーモジュール用基板
２…セラミックス基板
３…回路層
３ａ…アルミニウム面
４…金属層
５…銅めっき膜
６…ろう材
７…半導体素子搭載領域
１０…パワーモジュール
１１…半導体素子
１１ａ…接合面
１２…放熱板
１３…はんだ層
１３ａ…フィレット
２０…マスク
【図１】
2017168635.tif 000004
【図２】
2017168635.tif 000005