(57)【要約】【課題】大型化および高コスト化を招くフィルタ回路に頼らなくても、スイッチ素子の導通状態の切り替わりに伴う外部への不要輻射の放出を低減可能な電力変換装置を提供する。【解決手段】電力変換装置１は、基板上に形成された配線パターンと、配線パターンに実装されたスイッチ素子と、スイッチ素子の導通状態を連続的に切り替える制御部とを備える。スイッチ素子は、ワイドギャップ半導体からなる電力変換用の第１スイッチ素子Ｑ１と、非ワイドギャップ半導体からなるノイズ低減用の第２スイッチ素子Ｑ２とを含み、配線パターンは、配線パターン６，７を含み、配線パターン６，７の面積が実質的に等しく、配線パターン６，７の電圧変化の振幅が実質的に等しく、制御部（３，４，５，ＰＧ）は、配線パターン６，７の電圧変化が逆相になるように、スイッチ素子Ｑ１，Ｑ２の導通状態を切り替える。【選択図】図１
2017093239.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された配線パターンと、前記配線パターンに実装されたスイッチ素子と、前記スイッチ素子の導通状態を切り替える制御部とを備えた電力変換装置であって、
前記スイッチ素子は、ワイドギャップ半導体からなる電力変換用の第１スイッチ素子と、非ワイドギャップ半導体からなるノイズ低減用の第２スイッチ素子とを含み、
前記配線パターンは、前記第１スイッチ素子の高電位側の端子に接続された第１配線パターンと、前記第２スイッチ素子の高電位側の端子に接続された第２配線パターンとを含み、
前記第２スイッチ素子の導通状態の切り替わりに伴う前記第２配線パターンの電圧変化の振幅は、前記第１スイッチ素子の導通状態の切り替わりに伴う前記第１配線パターンの電圧変化の振幅に実質的に等しく、
前記制御部は、前記第１および第２配線パターンの前記電圧変化が逆相になるように、前記第１および第２スイッチ素子の導通状態を切り替える
ことを特徴とする電力変換装置。
【請求項２】
前記制御部は、
パルス状の制御信号を発生させるパルス発生器と、
前記制御信号を遅延させることにより遅延制御信号を生成する遅延部と、
前記遅延制御信号に基づいて、前記第１スイッチ素子を駆動するための第１駆動信号を生成する第１駆動部と、
前記制御信号に基づいて、前記第２スイッチ素子を駆動するための第２駆動信号を生成する第２駆動部と、
を含むことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記第２配線パターンの面積は、前記第１配線パターンの面積の９０％〜１１０％であることを特徴とする請求項１または請求項２に記載の電力変換装置。
【請求項４】
前記第２配線パターンの電圧変化の振幅は、前記第１配線パターンの電圧変化の振幅の９０％〜１１０％であることを特徴とする請求項１〜請求項３のいずれか一項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ワイドギャップ半導体からなるスイッチ素子を備えた電力変換装置に関し、特に、スイッチ素子の導通状態の切り替わりに伴う外部への不要輻射の放出を低減可能な電力変換装置に関する。
【背景技術】
【０００２】
昇圧／降圧回路のような電力変換装置は、所定の出力を得るために連続的に導通状態が切り替えられるスイッチ素子を備えている。使用されるスイッチ素子としては、シリコンを主材料としたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）およびＩＧＢＴ（Insulated Gate Bipolar Transistor）等が一般的であるが、近年では、ワイドギャップ半導体を主材料としたものも使用され始めている。なお、本明細書では、シリコンよりもバンドギャップが広い炭化ケイ素（ＳｉＣ）およびＩＩＩ−Ｖ族半導体（ＧａＮ、ＧａＡｓ等）等をワイドギャップ半導体と呼ぶこととする。
【０００３】
スイッチ素子を備えた電力変換装置では、該スイッチ素子の導通状態の切り替わりに伴って発生するノイズ電流に起因する不要輻射がシャーシグランド等を介して外部に放出されることが問題となる。この問題は、スイッチ素子として、非ワイドギャップ半導体からなるスイッチ素子よりも応答速度が速いワイドギャップ半導体からなるスイッチ素子を使用した場合に顕著となる。
【０００４】
この問題への対策としては、大型のコイルおよびコンデンサからなるフィルタ回路を設けることが一般的である。しかしながら、この対策は、該電力変換装置を含む機器の大型化および高コスト化を招くため、好ましくない。
【０００５】
特許文献１には、別の対策によりこの問題の解決を試みたスイッチング電源装置が開示されている。この装置によれば、同相で駆動される２つのスイッチ素子（ハイサイド側スイッチ素子およびローサイド側スイッチ素子）のそれぞれに繋がる配線の容量を等しくしたことにより、各スイッチ素子のノイズ電流を相殺し、外部に放出される不要輻射を低減することができる。しかしながら、この対策は、同相で駆動される２つのスイッチ素子が存在することを前提としており、スイッチ素子を１つしか使用しない比較的シンプルな回路への適用を想定したものではない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第５０５７４７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は上記事情に鑑みてなされたものであって、その課題とするところは、大型化および高コスト化を招くフィルタ回路に頼らなくても、スイッチ素子の導通状態の切り替わりに伴う外部への不要輻射の放出を低減可能な電力変換装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明に係る電力変換装置は、基板上に形成された配線パターンと、配線パターンに実装されたスイッチ素子と、スイッチ素子の導通状態を切り替える制御部とを備えた電力変換装置であって、（１）スイッチ素子は、ワイドギャップ半導体からなる電力変換用の第１スイッチ素子と、非ワイドギャップ半導体からなるノイズ低減用の第２スイッチ素子とを含み、（２）配線パターンは、第１スイッチ素子の高電位側の端子に接続された第１配線パターンと、第２スイッチ素子の高電位側の端子に接続された第２配線パターンとを含み、（３）第２スイッチ素子の導通状態の切り替わりに伴う第２配線パターンの電圧変化の振幅は、第１スイッチ素子の導通状態の切り替わりに伴う第１配線パターンの電圧変化の振幅に実質的に等しく、（４）制御部は、第１および第２配線パターンの電圧変化が逆相になるように、第１および第２スイッチ素子の導通状態を切り替えることを特徴とする。
【０００９】
上記電力変換装置は、電力変換用の第１スイッチ素子（すなわち、本電力変換装置における電力変換において中心的な役割を担うスイッチ素子）に加え、ノイズ低減用の第２スイッチ素子（すなわち、ノイズ低減のために付加されたスイッチ素子）を備えている。また、上記電力変換装置は、第２スイッチ素子の高電位側の端子に接続された第２配線パターンの電圧変化の振幅が、第１スイッチ素子の高電位側の端子に接続された第１配線パターンの電圧変化の振幅に実質的に等しく、しかも、第１および第２配線パターンの電圧変化が逆相である。したがって、上記電力変換装置によれば、第１配線パターンの浮遊容量と第２配線パターンの浮遊容量に同じ量のノイズ電流が逆向きに流れ、ノイズ電流同士が相殺し合うので、外部に放出される不要輻射を低減することができる。なお、第２スイッチ素子は安価な非ワイドギャップ半導体からなるので、第２スイッチ素子を付加したとしても、それによるコスト増加は僅かである。
【００１０】
上記電力変換装置の制御部は、例えば、パルス状の制御信号を発生させるパルス発生器と、制御信号を遅延させることにより遅延制御信号を生成する遅延部と、遅延制御信号に基づいて第１スイッチ素子を駆動するための第１駆動信号を生成する第１駆動部と、制御信号に基づいて第２スイッチ素子を駆動するための第２駆動信号を生成する第２駆動部とで構成することができる。
【００１１】
この構成によれば、第１および第２スイッチ素子の応答速度に差があったとしても、第１および第２配線パターンの電圧変化を容易に逆相とすることができる。
【００１２】
また、不要輻射の低減効果を高めるために、上記電力変換装置は、第２配線パターンの面積が第１配線パターンの面積に実質的に等しいことが好ましい。
【００１３】
ここで、本明細書における用語「実質的に等しい」は、２つ数値が完全に一致するという狭い意味に解釈すべきではない。用語「実質的に等しい」には、設計の段階から±１０％程度（第１配線パターンの面積または電圧変化を基準とした場合。以下同様）の差が存在すること、および、設計の段階では両者は完全に一致しているが、製造バラツキ等の事情により両者に±１０％程度の差が存在することの両方が含まれる。
【発明の効果】
【００１４】
本発明によれば、大型化および高コスト化を招くフィルタ回路に頼らなくても、スイッチ素子の導通状態の切り替わりに伴う外部への不要輻射の放出を低減可能な電力変換装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施例に係る電力変換装置の回路図である。
【図２】実施例に係る電力変換装置における、パルス状の制御信号と、第１および第２配線の電圧の関係を示す波形図である。
【図３】実施例に係る電力変換装置の、（Ａ）パターン図、および（Ｂ）断面図である。
【図４】本発明の効果を確認するためのシミュレーションで使用したシミュレーション回路図である。
【図５】図４に示すシミュレーション回路を使用したシミュレーションの結果を示す波形図である。
【図６】図４に示すシミュレーション回路から本発明により付加された部分を取り除いた回路を使用したシミュレーションの結果を示す波形図である。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照して、本発明に係る電力変換装置の実施例について説明する。
【００１７】
図１に、本発明の実施例に係る電力変換装置１を示す。電力変換装置１は、端子Ｔ１に入力された直流入力電圧を昇圧し、昇圧後の電圧を端子Ｔ２から出力する昇圧回路である。電力変換装置１は、同図に示すように、第１スイッチ素子Ｑ１と、コイルＬと、ダイオードＤと、コンデンサＣとを備えている。
【００１８】
第１スイッチ素子Ｑ１は、ＳｉＣを主材料としたＭＯＳＦＥＴである。第１スイッチ素子Ｑ１は、ゲート端子にＨレベルの駆動信号（第１駆動信号）が入力されているときにオン状態になる。第１スイッチ素子Ｑ１がオン状態になると、端子Ｔ１→コイルＬ→第１スイッチ素子Ｑ１→グランドの電流経路が形成され、第１スイッチ素子Ｑ１に電流が流れるとともにコイルＬにエネルギーが蓄積される。一方、第１スイッチ素子Ｑ１は、ゲート端子にＬレベルの第１駆動信号が入力されているときにオフ状態になる。第１スイッチ素子Ｑ１がオフ状態になると、上記の電流経路は失われ、コイルＬに蓄積されていたエネルギーはダイオードＤを介してコンデンサＣに移動する。これらの動作により、電力変換装置１は直流入力電圧を昇圧する。
【００１９】
電力変換装置１は、さらに、第２スイッチ素子Ｑ２と、抵抗Ｒとを備えている。
【００２０】
第２スイッチ素子Ｑ２は、従来から多用されているシリコンを主材料としたＭＯＳＦＥＴである。第２スイッチ素子Ｑ２は、ゲート端子にＨレベルの駆動信号（第２駆動信号）が入力されているときにオン状態になる。第２スイッチ素子Ｑ２がオン状態になると、端子Ｔ２に接続されているコンデンサＣ→抵抗Ｒ→第２スイッチ素子Ｑ２→グランドの電流経路が形成され、第２スイッチ素子Ｑ２に電流が流れる。一方、第２スイッチ素子Ｑ２は、ゲート端子にＬレベルの第２駆動信号が入力されているときにオフ状態になる。第２スイッチ素子Ｑ２がオフ状態になると、上記の電流経路は失われる。
【００２１】
後で詳細に説明するが、第１スイッチ素子Ｑ１および第２スイッチ素子Ｑ２は、概ね逆相で駆動される。つまり、第１スイッチ素子Ｑ１および第２スイッチ素子Ｑ２の両方がオン状態とされることはない。このため、第１スイッチ素子Ｑ１、コイルＬ、ダイオードＤおよびコンデンサＣの昇圧動作は、第２スイッチ素子Ｑ２によって妨げられない。
【００２２】
電力変換装置１は、さらに、第１スイッチ素子Ｑ１を駆動する第１駆動部３と、第２スイッチ素子Ｑ２を駆動する第２駆動部４と、パルス状の制御信号を発生させるパルス発生器ＰＧと、パルス発生器ＰＧが発生させた制御信号を遅延させる遅延部５とを備えている。第１駆動部３、第２駆動部４、遅延部５およびパルス発生器ＰＧは、本発明の「制御部」を構成する。
【００２３】
遅延部５は、パルス発生器ＰＧが発生させた制御信号を予め定められた時間だけ遅延させることにより、遅延制御信号を生成する。第１駆動部３は、この遅延制御信号に基づいて第１駆動信号を生成する。一方、第２駆動部４は、遅延制御信号ではなくパルス発生器ＰＧが発生させた制御信号に基づいて、制御信号とは論理が逆で、かつ制御信号に対して遅延がない第２駆動信号を生成する。
【００２４】
ＳｉＣを主材料とした第１スイッチ素子Ｑ１の応答速度は、シリコンを主材料とした第２スイッチ素子Ｑ２の応答速度よりも速い。このため、仮に制御部から遅延部５を省略すると、制御信号が変化したときに、第１スイッチ素子Ｑ１の導通状態が第２スイッチ素子Ｑ２よりも先に切り替わり、第１スイッチ素子Ｑ１のドレイン端子の電圧変化（第１配線６の電圧変化）が第２スイッチ素子Ｑ２のドレイン端子の電圧変化（第２配線７の電圧変化）よりも先に起こってしまう。言い換えると、第１配線６および第２配線７の電圧変化が逆相にならない。これを回避するために、本実施例では、遅延部５によって第１駆動信号を遅延させている。
【００２５】
図２に、パルス発生器ＰＧが発生させた制御信号と、第１配線６および第２配線７の電圧との関係を示す。同図に示すように、本実施例では、制御信号がＬレベルからＨレベルに変化すると、第１配線６の電圧が、遅延部５の遅延制御により制御信号に対してΔＴＲ１だけ遅れてＨレベルからＬレベルに変化する一方、第２配線７の電圧が、遅延制御を受けることなく、制御信号に対してΔＴＲ２だけ遅れてＬレベルからＨレベルに変化する。また、遅延部５の遅延時間は、第１スイッチ素子Ｑ１の応答速度と第２スイッチ素子Ｑ２の応答速度との差が補完され、ΔＴＲ１がΔＴＲ２に等しくなるように設定されている。その結果、制御信号からΔＴＲ（＝ΔＴＲ１＝ΔＴＲ２）だけ遅れて第１配線６および第２配線７の電圧が同時に変化する。また、制御信号がＨレベルからＬレベルに変化すると、第１配線６の電圧が、遅延部５の遅延制御により制御信号に対してΔＴＦ１だけ遅れてＬレベルからＨレベルに変化する一方、第２配線７の電圧が、遅延制御を受けることなく、制御信号に対してΔＴＦ２だけ遅れてＨレベルからＬレベルに変化する。また、遅延部５の遅延時間は、第１スイッチ素子Ｑ１の応答速度と第２スイッチ素子Ｑ２の応答速度との差が補完され、ΔＴＦ１がΔＴＦ２に等しくなるように設定されている。その結果、制御信号からΔＴＦ（＝ΔＴＦ１＝ΔＴＦ２）だけ遅れて第１配線６および第２配線７の電圧が同時に変化する。
【００２６】
本発明では、第１配線６および第２配線７の電圧が正確に逆相で変化することが極めて重要である。これを実現するために、遅延部５は、制御信号を一律に遅延させてもよいし、制御信号のＬレベルからＨレベルへの変化に対する遅延量とＨレベルからＬレベルへの変化に対する遅延量とに差をつけてもよい。なお、本発明では、ΔＴＲおよびΔＴＦが同一であるか否かは重要ではない。
【００２７】
制御部の制御下で第１スイッチ素子Ｑ１がオン状態からオフ状態になると、第１配線６の電圧は０Ｖから端子Ｔ１の電圧にほぼ等しい電圧まで上昇する。一方、第１スイッチ素子Ｑ１がオフ状態からオン状態になると、第１配線６の電圧は０Ｖまで下降する。
【００２８】
同様に、制御部の制御下で第２スイッチ素子Ｑ２がオン状態からオフ状態になると、第２配線７の電圧は０Ｖから端子Ｔ２の電圧にほぼ等しい電圧まで上昇する。一方、第２スイッチ素子Ｑ２がオフ状態からオン状態になると、第２配線７の電圧は０Ｖまで下降する。
【００２９】
図３に、電力変換装置１のパターン図（Ａ）および断面図（Ｂ）を示す。これらの図に示すように、電力変換装置１を構成する各素子は、金属（例えば、アルミニウム）製の基板２の表面側に絶縁伝熱層８を介して形成された配線パターン（６，７等）に実装されている。このため、各配線パターンと基板２との間には浮遊容量が存在する。具体的には、第１スイッチ素子Ｑ１のドレイン端子に接続された第１配線６と基板２との間には、第１浮遊容量ＣＳ１が存在する。また、第２スイッチ素子Ｑ２のドレイン端子に接続された第２配線７と基板２との間には、第２浮遊容量ＣＳ２が存在する。
【００３０】
第１配線６および第２配線７は、配線パターンの面積が実質的に等しくなるように設計されている。また、配線パターンの浮遊容量は、該配線パターンの面積に比例する。このため、第１浮遊容量ＣＳ１および第２浮遊容量ＣＳ２は実質的に等しい。
【００３１】
なお、基板２の裏面側には、シャーシグランドに接続されたヒートシンク９が接続されている。このため、基板２もシャーシグランドと同電位になっている。
【００３２】
基板２、第１浮遊容量ＣＳ１および第２浮遊容量ＣＳ２は、図１にも図示されている。
【００３３】
第１スイッチ素子Ｑ１がオン状態からオフ状態になると、第１配線６の電圧が上昇し、第１浮遊容量ＣＳ１にノイズ電流Ｉ１が流れる。また、第２スイッチ素子Ｑ２がオフ状態からオン状態になると、第２配線７の電圧が低下し、第２浮遊容量ＣＳ２にノイズ電流Ｉ２’が流れる。上記の通り、第１スイッチ素子Ｑ１および第２スイッチ素子Ｑ２の導通状態の切り替わりに伴う第１配線６および第２配線７の電圧変化は逆相であり、第１配線６および第２配線７の電圧変化の振幅は同一であり、かつ第１浮遊容量ＣＳ１および第２浮遊容量ＣＳ２は等しい。このため、ノイズ電流Ｉ１およびノイズ電流Ｉ２’は相殺される。
【００３４】
同様に、第１スイッチ素子Ｑ１がオフ状態からオン状態になると、第１配線６の電圧が下降し、第１浮遊容量ＣＳ１にノイズ電流Ｉ１’が流れる。また、第２スイッチ素子Ｑ２がオン状態からオフ状態になると、第２配線７の電圧が上昇し、第２浮遊容量ＣＳ２にノイズ電流Ｉ２が流れる。上記の通り、第１スイッチ素子Ｑ１および第２スイッチ素子Ｑ２の導通状態の切り替わりに伴う第１配線６および第２配線７の電圧変化は逆相であり、第１配線６および第２配線７の電圧変化の振幅は同一であり、かつ第１浮遊容量ＣＳ１および第２浮遊容量ＣＳ２は等しい。このため、ノイズ電流Ｉ１’およびノイズ電流Ｉ２も相殺される。
【００３５】
図４に、本発明の効果を確認するためのシミュレーションで使用したシミュレーション回路図を示す。本シミュレーションで使用した主要な回路定数は以下の通りである。
直流入力電圧：２００Ｖ
抵抗Ｒ：１００Ω
コイルＬ：２０μＨ
コンデンサＣ：２２０μＦ
第１浮遊容量ＣＳ１：５０ｐＦ
第２浮遊容量ＣＳ２：５０ｐＦ
【００３６】
また、本シミュレーションでは、制御部を２つのパルス発生器ＰＧ１，ＰＧ２で表現している。さらに、本シミュレーションでは、第１浮遊容量ＣＳ１および第２浮遊容量ＣＳ２の接続点Ｆとシャーシグランドとの間に１００Ωを設けた。
【００３７】
本シミュレーションの結果を図５に示す。同図（Ａ）は、パルス発生器ＰＧ１が発生させた第１駆動信号およびパルス発生器ＰＧ２が発生させた第２駆動信号の波形図である。同図（Ｂ）は、第１配線６および第２配線７の電圧波形図である。同図（Ｃ）は、外部に放出される不要輻射に相当するＦ点の電圧波形図である。また、同図（Ｄ）は、ＦＥＴ技法を用いて作成した、Ｆ点の電圧の周波数特性図である。なお、同図（Ａ）〜（Ｃ）の横軸および縦軸は時間［ｓ］および電圧［Ｖ］であり、同図（Ｄ）の横軸および縦軸は周波数［Ｈｚ］および電圧レベル［ｄＢＶ］である。
【００３８】
また、比較のために行った、図４に示すシミュレーション回路から本発明により付加された部分（図４参照）を取り除いた回路でのシミュレーションの結果を図６に示す。
【００３９】
シミュレーションの結果、本発明を適用しない回路ではＦ点の電圧変動が−６０Ｖ〜＋２０Ｖ（図６（Ｃ）参照）になったのに対し、本発明を適用した回路ではＦ点の電圧変動が−３５Ｖ〜＋１０Ｖ（図５（Ｃ）参照）になった。これは、本発明を適用したことにより、外部に放出される不要輻射が低減されたことを示している。
【００４０】
また、図５（Ｄ）および図６（Ｄ）の比較から、本発明を適用したことにより、特に５ＭＨｚ以下の低周波数域のノイズが低減されたことが分かった。低周波数域のノイズを低減させるためには機器の大型化および高コスト化を招く大型のフィルタ回路を設ける必要があるところ、本発明によれば、低周波数域のノイズが低減されるのでその必要はなくなる。なお、残存する高周波数域のノイズについては、一般的なコモンモードコイルを使用することにより容易に低減を図ることができる。
【００４１】
以上、本発明に係る電力変換装置の実施例について説明してきたが、本発明は実施例の構成に限定されるものではない。
【００４２】
例えば、本発明は、実施例とは異なる形式の昇圧回路、および様々な形式の降圧回路等に適用することもできる。ただし、いずれの回路への適用においても、ノイズ低減のために付加する第２スイッチ素子Ｑ２が第１スイッチ素子Ｑ１による電力変換の妨げにならないよう注意する必要がある。
【００４３】
制御部の形式も任意に変更することができる。例えば、図４に示すシミュレーション回路のように、第１駆動信号および第２駆動信号を別々のパルス発生器で生成してもよい。また、第１駆動部３と第２駆動部４とを入れ替えて、第１駆動信号の論理を制御信号に対して反転させてもよいし、遅延部５を第１スイッチ素子Ｑ１の直前に設けてもよい。
【符号の説明】
【００４４】
１    電力変換装置
２    基板
３    第１駆動部
４    第２駆動部
５    遅延部
６    第１配線（第１配線パターン）
７    第２配線（第２配線パターン）
８    絶縁伝熱層
９    ヒートシンク
Ｑ１    第１スイッチ素子（ワイドギャップ半導体）
Ｑ２    第２スイッチ素子（非ワイドギャップ半導体）
ＣＳ１    第１浮遊容量
ＣＳ２    第２浮遊容量
ＰＧ    パルス発生器
【図１】
2017093239.tif 000003
【図２】
2017093239.tif 000004
【図３】
2017093239.tif 000005
【図４】
2017093239.tif 000006
【図５】
2017093239.tif 000007
【図６】
2017093239.tif 000008