(57)【要約】【課題】出力検出回路及び駆動回路の入出力信号特性が異なる場合であっても、適性にフィードバック制御を行なうことができるフィードバック制御回路及びスイッチング電源装置を提供する。【解決手段】制御回路１０により制御される被制御回路２０の出力状態を検出する出力検出回路３０と、前記出力検出回路３０により検出された前記被制御回路２０の出力状態に基づいて、前記制御回路１０のフィードバック回路１０Ａを駆動する駆動回路４０と、を備えているフィードバック制御回路１００であって、前記出力検出回路３０の出力信号特性と前記駆動回路４０の入力信号特性を整合させるとともに、前記出力検出回路３０の動作域と同期するように前記駆動回路４０を作動させる信号整合回路５０を備えている。【選択図】図９
2017093111.tif 000002
【特許請求の範囲】
【請求項１】
制御回路により制御される被制御回路の出力状態を検出する出力検出回路と、
前記出力検出回路により検出された前記被制御回路の出力状態に基づいて、前記制御回路のフィードバック回路を駆動する駆動回路と、
を備えているフィードバック制御回路であって、
前記出力検出回路の出力信号特性と前記駆動回路の入力信号特性を整合させるとともに、前記出力検出回路の動作域と同期するように前記駆動回路を作動させる信号整合回路を備えているフィードバック制御回路。
【請求項２】
前記信号整合回路は、前記出力検出回路の出力電流に同期して前記駆動回路を電流駆動するように、前記出力検出回路の出力電流を調整して前記駆動回路を作動させる電流変換回路で構成されている請求項１記載のフィードバック制御回路。
【請求項３】
前記出力検出回路は、前記被制御回路の出力電圧と予め設定された基準電圧との比較結果に基づいて作動するシャントレギュレータを含み、前記電流変換回路は、前記シャントレギュレータのカソード電流を増幅または減衰した電流を前記駆動回路に供給するように構成されている請求項１または２記載のフィードバック制御回路。
【請求項４】
前記電流変換回路は、
前記被制御回路の出力端子に第１抵抗を介してエミッタが接続され、コレクタが第２抵抗を介して前記シャントレギュレータのカソードに接続され、ベースとコレクタが短絡された第１トランジスタを備えた第１トランジスタ回路と、
前記被制御回路の出力端子に第３抵抗を介してエミッタが接続され、コレクタが前記駆動回路に接続され、ベースが第１トランジスタ回路の第１トランジスタのベースと接続された第２トランジスタを備えた第２トランジスタ回路と
を備え、
前記第１抵抗と、前記第３抵抗の抵抗比に基づいて前記シャントレギュレータのカソード電流が増幅または減衰されて前記駆動回路に供給されるように構成されている請求項３記載のフィードバック制御回路。
【請求項５】
前記電流変換回路は、
前記被制御回路の出力端子と前記シャントレギュレータのカソードとの間に順方向接続されたダイオードと第４抵抗と第５抵抗とが直列接続された第１直列回路と、
前記被制御回路の出力端子に第６抵抗を介してエミッタが接続され、コレクタが前記駆動回路に接続され、ベースが前記第４抵抗と前記第５抵抗の接続点に接続された第３トランジスタ回路と、
を備え、
前記第４抵抗と、前記第６抵抗の抵抗比に基づいて前記シャントレギュレータのカソード電流が増幅または減衰されて前記駆動回路に供給されるように構成されている請求項３記載のフィードバック制御回路。
【請求項６】
前記駆動回路がフォトカプラで構成されている請求項３から５の何れかに記載のフィードバック制御回路。
【請求項７】
前記駆動回路がトランジスタ増幅回路で構成されている請求項３から５の何れかに記載のフィードバック制御回路。
【請求項８】
前記被制御回路がスイッチング電源回路であり、
前記制御回路が前記スイッチング電源回路をスイッチング制御するスイッチング回路であり、
前記スイッチング回路が請求項１から７の何れかに記載のフィードバック制御回路で制御されるように構成されているスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィードバック制御回路及びスイッチング電源装置に関する。
【背景技術】
【０００２】
制御回路により制御される被制御回路の出力状態を検出する出力検出回路と、出力検出回路により検出された被制御回路の出力状態に基づいて、制御回路のフィードバック回路を駆動する駆動回路と、を備えているフィードバック制御回路が、様々な被制御回路を制御するために用いられている。
【０００３】
特許文献１には、フォトカプラの電流伝送率のバラツキが大きくても、電源のあらゆる動作条件で安定した直流出力電圧を得ることができ、フォトカプラの電流伝送率を選別したランク指定品等を使用する必要のないスイッチング電源装置を提供することを目的とするスイッチング電源装置が開示されている。
【０００４】
図1に示すように、当該スイッチング電源装置には、スイッチング素子２により制御される絶縁トランス１の２次側出力状態を検出する抵抗分圧回路５，６及びシャントレギュレータ１０と、抵抗分圧回路５，６及びシャントレギュレータ１０により検出された絶縁トランス１の２次側の出力状態に基づいて、スイッチング素子２のフィードバック回路となるパルス幅制御回路１１を駆動するフォトカプラ８，９とでフィードバック制御回路が設けられている。
【０００５】
つまり、スイッチング素子２が制御回路となり、絶縁トランス１が被制御回路となり、抵抗分圧回路５，６及びシャントレギュレータ１０が出力検出回路となり、パルス幅制御回路１１がスイッチング素子２のフィードバック回路となり、フォトカプラ８，９がフィードバック回路を駆動する駆動回路となる。
【０００６】
当該フィードバック制御回路は、シャントレギュレータ１０のカソード端子に直流バイアス電流ＩＡを供給して該シャントレギュレータ１０の基準電圧を安定動作させるように構成されている。
【０００７】
特許文献２には、図２に示すように、直流電圧Ｖｉｎが印加される一次巻線ＮＰを有する一次側回路と、二次巻線ＮＳに誘起されるスイッチング信号を整流平滑して主出力電圧Ｖｏｕｔ１を供給する主出力回路と、補助巻線ＮＢに誘起されるスイッチング信号を整流平滑して従出力電圧を供給する従出力回路と、この従出力回路からの制御電流を制御端子に入力し、内蔵した定電圧回路の定電圧を用いて、前記従出力電圧を安定化するように前記一次巻線ＮＳに流れる電流をオンオフする３端子制御回路１０とを有し、前記一次側回路、主出力回路及び従出力回路のコモンを共通とし、前記従出力電圧は高電圧、前記主出力電圧は低電圧出力とすると共に、当該主出力電圧の出力電圧は前記３端子制御回路１０の制御端子入力電圧の最低入力電圧に比べて低い多出力スイッチングレギュレータであって、低電圧出力を高精度で安定に制御可能な多出力スイッチングレギュレータが開示されている。
【０００８】
当該多出力スイッチングレギュレータは、抵抗分圧回路Ｒ１，Ｒ２で分圧した主出力電圧を入力端子に入力して基準電圧Ｖｒ２と比較して、出力端子から出力される比較信号を出力する誤差アンプ２０と、この誤差アンプ２０の出力する比較信号を制御端子に入力し、従出力回路から送られる電流を入力して、制御電流として３端子制御回路の制御端子に送る電流制御部３０とを備えて構成されている。
【０００９】
そして、誤差アンプ２０としてシャントレギュレータが用いられ、シャントレギュレータのカソードが電流制御部３０となるトランジスタＴｒのベースに接続されている。シャントレギュレータのリファレンス端子に入力された電圧に応じた電流がシャントレギュレータのカソード端子より引き込まれることによりトランジスタＴｒが駆動されるように構成されている。
【００１０】
つまり、３端子制御回路が制御回路となり、絶縁トランスＮＰ，ＮＳが被制御回路となり、抵抗分圧回路Ｒ１，Ｒ２及び誤差アンプ２０が出力検出回路となり、ＰＷＭ制御回路がスイッチング素子Ｑのフィードバック回路となり、トランジスタＴｒがフィードバック回路を駆動する駆動回路となる。
【００１１】
尚、図１及び図２に示した符号は以下に説明する本発明によるフィードバック制御回路及びスイッチング電源装置に付す符号とは対応するものではなく、各特許文献に示された符号をそのまま使用している。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平１０−２７１８２０号公報
【特許文献２】特開平０９−１９１４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
図３には、スイッチング電源装置１に組み込まれた従来のフィードバック制御回路１００の一例が示されている。当該フィードバック制御回路１００は、スイッチング制御回路１０により１次側ＮＰが制御される絶縁トランスＴの２次側ＮＳの出力状態を検出する出力検出回路３０と、出力検出回路３０により検出された絶縁トランスＴの２次側ＮＳの出力状態に基づいて、スイッチング制御回路１０に内蔵されたフィードバック回路を駆動する駆動回路４０とを備えている。
【００１４】
絶縁トランスＴ及びその周辺回路によってスイッチング電源回路２０が構成され、抵抗分圧回路Ｒ８，Ｒ９及びシャントレギュレータ３１によって出力検出回路３０が構成され、シャントレギュレータ３１によって駆動されるフォトカプラＰＣによって駆動回路４０が構成されている。スイッチング制御回路１０はスイッチング素子が内蔵された半導体集積回路で構成され、スイッチング素子用のフィードバック回路の制御端子ＦＢが設けられている。
【００１５】
つまり、抵抗分圧回路Ｒ８，Ｒ９により検出された絶縁トランスＴの２次側ＮＳの出力電圧と基準電圧との差に応じてシャントレギュレータ３１に流れるカソード電流ＩＫによって、フォトカプラＰＣのフォトダイオードに電流ＩＦが流れ、フォトトランジスタに流れる制御電流ＩＦＢがスイッチング制御回路１０の制御端子ＦＢに印加されることにより、スイッチング制御回路１０に内蔵されているスイッチング素子のスイッチング周期またはデューティが制御され、絶縁トランスＴの２次側ＮＳの出力電圧が調整される。尚、図３ではスイッチング制御回路１０の制御端子ＦＢから制御電流ＩＦＢが流出するように構成され、制御電流ＩＦＢ値によりスイッチング周期が制御される。
【００１６】
この様な回路では、シャントレギュレータ３１が性能通りの動作をするために必要なカソード電流ＩＫは、フォトダイオードに流れる電流ＩＦによって供給されている。
【００１７】
図４には、安価に入手可能な汎用のシャントレギュレータの基準電圧対カソード電流特性が例示されている。基準電圧が２．４７５Ｖ以上になると０．５ｍＡ以上のカソード電流ＩＫが流れ、１ｍＡ以上で安定的に動作するようになる。
【００１８】
つまり、図５（ａ）に示すように、シャントレギュレータの安定動作域である５００μＡ（０．５ｍＡ）から１０００μＡ（１ｍＡ）以上の範囲で、スイッチング制御回路１０の制御電流ＩＦＢが安定動作するように設定されていればよい。
【００１９】
ところが、近年の省電力化の流れにより、特許文献１に開示されたパルス幅制御回路や、上述したスイッチング制御回路１０に備えたフィードバック制御端子ＦＢから流出する制御電流ＩＦＢつまり駆動電流は数十μＡと非常に小さくなる傾向にある。
【００２０】
そのような場合に、図４に示すような汎用のシャントレギュレータを用いると、駆動回路であるフォトカプラＰＣによってフィードバック回路を適正に駆動することができないという問題があった。
【００２１】
図５（ｂ）に示すように、スイッチング制御回路１０の制御電流ＩＦＢがシャントレギュレータの安定動作域である５００μＡ（０．５ｍＡ）から１０００μＡ（１ｍＡ）よりも大幅に低い５０μＡ程度であると、制御電流ＩＦＢとカソード電流ＩＫの性能保証電流範囲に共通の安定動作領域が無くなり、シャントレギュレータが安定動作するより以前の僅かなカソード電流ＩＫに応答して十分な値の制御電流ＩＦＢが流れてしまうために、直ちにスイッチング素子が停止してしまうのである。
【００２２】
既に説明したように、この様な場合に特許文献１に記載されたフィードバック制御回路を採用すれば、シャントレギュレータのカソード端子に直流バイアス電流が供給されるので、フォトダイオードに流れる電流ＩＦが僅かであっても、シャントレギュレータを基準電圧付近で安定動作させることができる。
【００２３】
図６には、図３に示したフィードバック制御回路１００に特許文献１に記載された技術を適用した回路が示され、シャントレギュレータ３１にバイパス用の抵抗Ｒ３が直列接続されている。
【００２４】
しかし、このような回路構成を採用すると、抵抗分割回路Ｒ８，Ｒ９により検出された出力電圧に基づいてシャントレギュレータ３１にカソード電流ＩＫが流れる初期に、フォトカプラＰＣを構成するフォトダイオードに印加される順方向電圧が例えば１．３Ｖ以上にならないとフォトダイオードが発光しないため、その間はスイッチング制御回路１０をフィードバック制御できないという問題があった。
【００２５】
図７に示すように、フォトダイオードに印加される順方向電圧が例えば１．３Ｖ以上になるまでの間、スイッチング制御回路１０に対する制御不能期間が発生するのである。この間が僅かな期間であっても、その間に抵抗分割回路Ｒ８，Ｒ９によって異常電圧が検知されても対処できなくなり、スイッチング電源装置１の破損を招く虞があった。
【００２６】
そこで、図６中に破線で示すように、制御不能期間の発生を解消し、或いは短縮するために、抵抗分割回路Ｒ８，Ｒ９とシャントレギュレータ３１の間にＣＲの時定数回路を設けることも考えられるが、二次巻線ＮＳの出力電圧の値や周辺の回路素子の特性によりＣＲ回路の汎用的な回路定数を定めることができず、個別対応せざるを得ず、却って煩雑になるという問題があった。
【００２７】
また、スイッチング制御回路１０の小さな制御電流ＩＦＢに対応するべく、小さなカソード電流で安定動作領域となるシャントレギュレータを用いることも考えられるが、そのようなシャントレギュレータは極めて高価であり、また耐圧が低いためにツエナーダイオード等の保護回路を付加する必要があり、この保護回路の影響により安定したシャントレギュレータの動作が阻害されるという問題もあった。
【００２８】
上述した特許文献２に記載された多出力スイッチングレギュレータに採用された構成、つまりシャントレギュレータのリファレンス端子に入力された電圧に応じた電流がシャントレギュレータのカソード端子より引き込まれることによりトランジスタが駆動されるような構成を採用する場合でも、スイッチング用の制御回路（ＰＷＭ制御回路）に備えたフィードバック制御端子の駆動電流が数十μＡと非常に小さくなると、図５（ａ）で説明したと同じ問題が発生するという問題が内在している。
【００２９】
つまり、シャントレギュレータが適正な動作域となる前の僅かなカソード電流によってトランジスタが駆動されるため、極めて早期にＰＷＭ制御が停止するのであった。
【００３０】
このような問題は、シャントレギュレータ特有の問題ではなく、広く制御回路により制御される被制御回路の出力状態を検出する出力検出回路と、出力検出回路により検出された被制御回路の出力状態に基づいて、制御回路のフィードバック回路を駆動する駆動回路と、を備えているフィードバック制御回路に共通する問題であった。
【００３１】
本発明の目的は、上述した問題点に鑑み、出力検出回路及び駆動回路の入出力信号特性が異なる場合であっても、適性にフィードバック制御を行なうことができるフィードバック制御回路及びスイッチング電源装置を提供する点にある。
【課題を解決するための手段】
【００３２】
上述の目的を達成するため、本発明によるフィードバック制御回路の第一の特徴構成は、特許請求の範囲の書類の請求項１に記載した通り、制御回路により制御される被制御回路の出力状態を検出する出力検出回路と、前記出力検出回路により検出された前記被制御回路の出力状態に基づいて、前記制御回路のフィードバック回路を駆動する駆動回路と、を備えているフィードバック制御回路であって、前記出力検出回路の出力信号特性と前記駆動回路の入力信号特性を整合させるとともに、前記出力検出回路の動作域と同期するように前記駆動回路を作動させる信号整合回路を備えている点にある。
【００３３】
制御回路により制御される被制御回路の出力状態を検出する出力検出回路の出力信号特性と、フィードバック回路を駆動する駆動回路の入力信号特性とは、構成する回路構成により動作する信号特性の動作タイミングや動作領域が必ずしも一致するとは限らない。そのような場合でも、信号整合回路を設けることにより、出力検出回路の出力信号特性とフィードバック回路を駆動する駆動回路の入力信号特性とが整合され、出力検出回路と駆動回路がともに安定動作領域で同期して動作するようになる。
【００３４】
同第二の特徴構成は、同請求項２に記載した通り、上述の第一の特徴構成に加えて、前記信号整合回路は、前記出力検出回路の出力電流に同期して前記駆動回路を電流駆動するように、前記出力検出回路の出力電流を調整して前記駆動回路を作動させる電流変換回路で構成されている点にある。
【００３５】
出力検出回路の出力電流特性と駆動回路の入力電流特性が整合していないと、安定したフィードバック制御が困難になる。そのような場合でも、信号整合回路として電流変換回路を備えると、当該電流変換回路によって駆動回路の入力電流特性と整合するように出力検出回路の出力電流が調整されるので、出力検出回路と同期して駆動回路が安定駆動されるようになる。
【００３６】
同第三の特徴構成は、同請求項３に記載した通り、上述の第一または第二の特徴構成に加えて、前記出力検出回路は、前記被制御回路の出力電圧と予め設定された基準電圧との比較結果に基づいて作動するシャントレギュレータを含み、前記電流変換回路は、前記シャントレギュレータのカソード電流を増幅または減衰した電流を前記駆動回路に供給するように構成されている点にある。
【００３７】
被制御回路の出力電圧が目標電圧に対応する基準電圧を超えるとシャントレギュレータにカソード電流が流れ、このカソード電流に応じて駆動回路が同期して作動することにより、フィードバックループが機能して被制御回路の出力電圧が目標電圧に維持される。このときのカソード電流に対して駆動回路の入力電流特性が整合していないと、駆動回路が容易に反応せず或いは逆に過敏に反応する虞がある。そのような場合でも、電流変換回路によってカソード電流が増幅または減衰された電流が駆動回路に供給されるので、駆動回路が容易に反応しない場合には電流変換回路によってカソード電流が増幅された電流で確実に駆動回路が作動し、駆動回路が過敏に反応する場合には電流変換回路によってカソード電流が減衰された電流で確実に駆動回路が作動するようになる。
【００３８】
同第四の特徴構成は、同請求項４に記載した通り、上述の第三の特徴構成に加えて、前記電流変換回路は、前記被制御回路の出力端子に第１抵抗を介してエミッタが接続され、コレクタが第２抵抗を介して前記シャントレギュレータのカソードに接続され、ベースとコレクタが短絡された第１トランジスタを備えた第１トランジスタ回路と、前記被制御回路の出力端子に第３抵抗を介してエミッタが接続され、コレクタが前記駆動回路に接続され、ベースが第１トランジスタ回路の第１トランジスタのベースと接続された第２トランジスタを備えた第２トランジスタ回路とを備え、前記第１抵抗と、前記第３抵抗の抵抗比に基づいて前記シャントレギュレータのカソード電流が増幅または減衰されて前記駆動回路に供給されるように構成されている点にある。
【００３９】
電流変換回路は、第１トランジスタと第２トランジスタのベース同士が接続され、第１トランジスタのベースとコレクタが接続された回路構成を備えている。そのため、第１トランジスタのエミッタに接続された第１抵抗と第２トランジスタのエミッタに接続された第３抵抗の抵抗値の比率によって、第１トランジスタのエミッタとコレクタ間に流れる電流と第２トランジスタのエミッタとコレクタ間に流れる電流の比率が調整できるようになる。つまり、第１抵抗に対して第３抵抗の抵抗値を大きくすれば、シャントレギュレータに流れるカソード電流を減衰した電流値で駆動回路が駆動され、第１抵抗に対して第３抵抗の抵抗値を小さくすれば、シャントレギュレータに流れるカソード電流を増幅した電流値で駆動回路が駆動されるようになる。
【００４０】
同第五の特徴構成は、同請求項５に記載した通り、上述の第三の特徴構成に加えて、前記電流変換回路は、前記被制御回路の出力端子と前記シャントレギュレータのカソードとの間に順方向接続されたダイオードと第４抵抗と第５抵抗とが直列接続された第１直列回路と、前記被制御回路の出力端子に第６抵抗を介してエミッタが接続され、コレクタが前記駆動回路に接続され、ベースが前記第４抵抗と前記第５抵抗の接続点に接続された第３トランジスタ回路と、を備え、前記第４抵抗と、前記第６抵抗の抵抗比に基づいて前記シャントレギュレータのカソード電流が増幅または減衰されて前記駆動回路に供給されるように構成されている点にある。
【００４１】
電流変換回路は、第１直列回路と第３トランジスタ回路とで構成されている。第３トランジスタ回路のトランジスタのＰＮ接合の電圧ドロップが第１直列回路のダイオードと等価な値になる。そのため、第１直列回路の第４抵抗と第３トランジスタ回路の第６抵抗の抵抗値の比率によって、第１直列回路に流れる電流と第３トランジスタ回路に流れる電流の比率が調整できるようになる。つまり、第４抵抗に対して第６抵抗の抵抗値を大きくすれば、シャントレギュレータに流れるカソード電流を減衰した電流値で駆動回路が駆動され、第４抵抗に対して第６抵抗の抵抗値を小さくすれば、シャントレギュレータに流れるカソード電流を増幅した電流値で駆動回路が駆動されるようになる。
【００４２】
同第六の特徴構成は、同請求項６に記載した通り、上述の第三から第五の何れかの特徴構成に加えて、前記駆動回路がフォトカプラで構成されている点にある。
【００４３】
図３に示したようなフォトカプラＰＣのフォトダイオードに流れる電流がカソード電流となるのではなく、シャントレギュレータに流れるカソード電流を電流変換回路によって増幅または減衰した電流でフォトカプラが駆動されるようになり、シャントレギュレータとフィードバック回路を駆動するフォトカプラとがそれぞれの安定動作領域で同期して動作するようになる。
【００４４】
同第七の特徴構成は、同請求項７に記載した通り、上述の第三から第五の何れかの特徴構成に加えて、前記駆動回路がトランジスタ増幅回路で構成されている点にある。
【００４５】
フィードバック回路を駆動する駆動回路がトランジスタ増幅回路で構成されているような場合でも、シャントレギュレータに流れるカソード電流を電流変換回路によって増幅または減衰した電流でトランジスタ増幅回路が駆動されるので、シャントレギュレータとフィードバック回路を駆動するトランジスタ増幅回路とがそれぞれの安定動作領域で同期して動作するようになる。
【００４６】
本発明によるスイッチング電源装置の特徴構成は、同請求項８に記載した通り、前記被制御回路がスイッチング電源回路であり、前記制御回路が前記スイッチング電源回路をスイッチング制御するスイッチング回路であり、前記スイッチング回路が上述した第一から第七の何れかの特徴構成を備えたフィードバック制御回路で制御されるように構成されている点にある。
【００４７】
本発明によるフィードバック制御回路は、被制御回路がスイッチング電源回路である場合に好適に用いることができ、信号整合回路によって出力検出回路の出力信号特性と駆動回路の入力信号特性が整合され、双方が同期して作動するようになるので、回路部品の選択の自由度が広がり、柔軟且つ安定したフィードバックループを備えたスイッチング電源装置が実現できるようになった。
【発明の効果】
【００４８】
以上説明した通り、本発明によれば、出力検出回路及び駆動回路の入出力信号特性が異なる場合であっても、適性にフィードバック制御を行なうことができるフィードバック制御回路及びスイッチング電源装置を提供することができるようになった。
【図面の簡単な説明】
【００４９】
【図１】特許文献１に示すスイッチング電源装置の回路図
【図２】特許文献２に示す多出力スイッチングレギュレータの回路図
【図３】シャントレギュレータによる従来のフィードバック制御回路
【図４】汎用タイプのシャントレギュレータの基準電圧対カソード電流特性図
【図５】（ａ）は出力検出回路であるシャントレギュレータの出力信号特性とフィードバック回路を駆動する駆動回路の入力信号特性に共通した安定動作領域が存在する例の説明図、（ｂ）は出力検出回路であるシャントレギュレータの出力信号特性とフィードバック回路を駆動する駆動回路の入力信号特性に共通した安定動作領域が存在しない例の説明図、（ｃ）は（ｂ）の例で信号整合回路を用いて、出力検出回路であるシャントレギュレータの出力信号特性とフィードバック回路を駆動する駆動回路の入力信号特性に共通した安定動作領域を確保した例の説明図
【図６】従来のフィードバック制御回路の改良型の構成図
【図７】図６に示す改良型のフィードバック制御回路で発生する問題動作の説明図
【図８】本発明によるフィードバック制御回路の機能ブロック構成図
【図９】本発明によるフィードバック制御回路を使用した絶縁型スイッチング電源装置の回路図
【図１０】図７に示す問題が解消された動作の説明図
【図１１】本発明によるフィードバック制御回路を使用した絶縁型スイッチング電源装置の別実施例の回路図
【図１２】本発明によるフィードバック制御回路を使用した非絶縁型スイッチング電源装置の別実施例の回路図
【発明を実施するための形態】
【００５０】
以下、本発明によるフィードバック制御回路及びスイッチング電源装置を説明する。
図８には本発明によるフィードバック制御回路の機能ブロック構成が示されている。
【００５１】
フィードバック制御回路１００は、制御回路１０により制御される被制御回路２０の出力状態を検出する出力検出回路３０と、出力検出回路３０により検出された被制御回路２０の出力状態に基づいて、制御回路１０のフィードバック回路１０Ａを駆動する駆動回路４０を備えている。
【００５２】
被制御回路２０は特に限定されるものではなく、フィードバック制御回路１００によって所定の目標値に制御される任意の回路であればよい。例えば、所定の目標直流電圧に制御されるように出力電圧に基づいてフィードバック制御される絶縁トランスを含む絶縁型レギュレータや、ヒータが所定の目標温度に制御されるように検出温度に基づいてフィードバック制御されるヒータ駆動回路等が挙げられる。
【００５３】
また、制御回路１０が半導体集積回路で構成されるような場合には、フィードバック回路１０Ａが制御回路１０に一体に組み込まれ、フィードバック回路１０Ａを制御するための制御端子が半導体集積回路に設けられているような構成であってもよい。
【００５４】
フィードバック制御回路１００には、出力検出回路３０の出力信号特性と駆動回路４０の入力信号特性を整合させるとともに、出力検出回路３０の動作域と同期するように駆動回路４０を作動させる信号整合回路５０がさらに設けられている。
【００５５】
制御回路１０により制御される被制御回路２０の出力状態を検出する出力検出回路３０の出力信号特性と、フィードバック回路１０Ａを駆動する駆動回路４０の入力信号特性とは、構成する回路構成により動作する信号特性の動作タイミングや動作領域が必ずしも一致するとは限らず、整合しない場合にはフィードバック制御ループが適正に機能しなくなる。
【００５６】
そのような場合でも、出力検出回路３０の出力信号特性とフィードバック回路１０Ａを駆動する駆動回路４０の入力信号特性とが信号整合回路５０によって整合され、出力検出回路３０と駆動回路４０がともに安定動作領域で同期して動作するようになり、フィードバック制御ループが適正に機能するようになる。
【００５７】
信号整合回路５０は、出力検出回路３０の出力電流に同期して駆動回路４０を電流駆動するように、出力検出回路３０の出力電流を調整して駆動回路４０を作動させる電流変換回路で構成されていることが好ましい。
【００５８】
出力検出回路３０の出力電流特性と駆動回路４０の入力電流特性が整合していないと、安定したフィードバック制御が困難になる。そのような場合でも、信号整合回路５０として電流変換回路を備えると、当該電流変換回路によって駆動回路４０の入力電流特性と整合するように出力検出回路３０の出力電流が調整されるので、出力検出回路３０と同期して駆動回路４０が安定駆動されるようになる。
【００５９】
図９には、このようなフィードバック制御回路１００が組み込まれた被制御回路２０としてのスイッチング電源回路を備えたスイッチング電源装置１が示されている。
【００６０】
スイッチング電源回路２０は、絶縁トランスＴと、絶縁トランスＴの一次巻線ＮＰ側に接続されたスナバ回路６０と、二次巻線ＮＳ側に設けられたダイオードとコンデンサで構成される整流回路７０を備えている。
【００６１】
絶縁トランスＴの一次巻線ＮＰの一方の端子に入力直流電圧が印加され、他方の端子を抵抗Ｒを介してグランドに導通するか否かを制御するスイッチング素子１１が内蔵された半導体集積回路によって制御回路１０が構成されている。
【００６２】
制御回路１０には、スイッチング素子１１のオン／オフ周期またはデューティを制御するフィードバック回路１０Ａが組み込まれており、フィードバック端子ＦＢに印加される電流値に従って当該フィードバック回路１０Ａが作動するように構成されている。
【００６３】
二次巻線ＮＳ側に備えた整流回路７０には、抵抗分圧回路Ｒ８，Ｒ９が接続され、抵抗分圧回路Ｒ８，Ｒ９の分圧がシャントレギュレータ３１に入力されている。シャントレギュレータ３１には基準電圧生成回路が組み込まれており、基準電圧と抵抗分圧回路Ｒ８，Ｒ９の分圧とが比較され、基準電圧より分圧が高くなるとその差分に対応したカソード電流Ｉｋが流れるように構成されている。抵抗分圧回路Ｒ８，Ｒ９とシャントレギュレータ３１により出力検出回路３０が構成されている。
【００６４】
フィードバック端子ＦＢとグランドとの間にフォトカプラＰＣに組み込まれたフォトトランジスタが接続され、フォトカプラＰＣに組み込まれたフォトダイオードに流れる電流値に応じて流れるフォトトランジスタの電流ＩＦＢによってフィードバック回路１０Ａが駆動される。つまり、フォトカプラＰＣが信号絶縁型の駆動回路４０となる。
【００６５】
さらに、信号整合回路として機能する電流変換回路５０は、シャントレギュレータ３１のカソード電流Ｉｋを増幅または減衰した電流を駆動回路４０に供給するように構成されている。
【００６６】
被制御回路２０として機能するスイッチング電源回路の出力電圧が目標電圧に対応する基準電圧を超えるとシャントレギュレータ３１にカソード電流Ｉｋが流れ、このカソード電流Ｉｋに応じて駆動回路４０が同期して作動することにより、フィードバックループが機能して被制御回路２０の出力電圧が目標電圧に維持される。
【００６７】
当該シャントレギュレータ３１はカソード電流Ｉｋが１ｍＡ以上で安定動作するように構成されているのに対して、駆動回路４０により駆動されるフィードバック回路１０Ａは数十μＡで安定動作するように構成されている。
【００６８】
従って、フィードバック端子ＦＢからグランドへフォトトランジスタを介して数十μＡの電流が流れる際に、適性にスイッチング素子１１がオン／オフ制御され、フィードバック端子ＦＢからグランドへ数百μＡに及ぶ電流が流れると、最早フィードバック回路１０Ａが適正に動作する範囲を逸脱してスイッチング素子１１が常時オフされるようになり、この状態が続いてシャントレギュレータ３１のカソード電流Ｉｋが停止するとスイッチング素子１１がオンされるといった不安定な動作となり、適性にフィードバック制御ができなくなる。
【００６９】
そこで、電流変換回路５０によってカソード電流Ｉｋが減衰された電流が駆動回路４０に供給されるように構成されている。
【００７０】
具体的に電流変換回路５０は、被制御回路２０の出力端子に第１抵抗Ｒ１を介してエミッタが接続され、コレクタが第２抵抗Ｒ２を介してシャントレギュレータ３１のカソードに接続され、ベースとコレクタが短絡された第１トランジスタＴｒ１を備えた第１トランジスタ回路５０Ａと、被制御回路２０の出力端子に第３抵抗Ｒ３を介してエミッタが接続され、コレクタが駆動回路４０に接続され、ベースが第１トランジスタ回路５０Ａの第１トランジスタＴＲ１のベースと接続された第２トランジスタＴｒ２を備えた第２トランジスタ回路５０Ｂとを備えている。
【００７１】
そして、第１抵抗Ｒ１と、第３抵抗Ｒ３の抵抗比に基づいてシャントレギュレータ３１のカソード電流Ｉｋが減衰されて駆動回路４０に供給されるように構成されている。
【００７２】
第１トランジスタＴｒ１のエミッタに接続された第１抵抗Ｒ１と第２トランジスタＴｒ２のエミッタに接続された第３抵抗Ｒ３の抵抗値の比率によって、第１トランジスタＴｒ１のエミッタとコレクタ間に流れる電流と第２トランジスタＴｒ２のエミッタとコレクタ間に流れる電流の比率が調整できるようになる。
【００７３】
つまり、第１抵抗Ｒ１に対して第３抵抗Ｒ３の抵抗値を大きくすれば、シャントレギュレータに流れるカソード電流を減衰した電流値で駆動回路が駆動されるようになる。
【００７４】
図５（ｃ）及び図９に示すように、このような電流変換回路５０を設けると、シャントレギュレータ３１に流れるカソード電流ＩｋとフォトカップラＰＣのフォトダイオードが同期して動作し、しかもそれぞれが安定動作領域で動作するようになる。
【００７５】
以下に具体的な回路定数について例示する。一例として、出力端子に出力される電圧を２０Ｖに制御する場合、シャントレギュレータの動作するカソード電流として８ｍＡが必要であるとする。この場合、トランジスタＴｒ１のベースとエミッタ間には０．６Ｖの電圧が発生する。また、抵抗Ｒ１の両端に発生する電圧を２Ｖとすると抵抗Ｒ１の値は０．２５ＫΩとなる。したがって、トランジスタＴｒ１とＴｒ２のベース電位は１７．４Ｖとなる。シャントレギュレータには８ｍＡが流れ、トランジスタＴｒ１のベース電位が１７．４Ｖになるために抵抗Ｒ２は２.２ＫΩとなる。
【００７６】
一方、フォトカップラＰＣのフォトダイオードは０．８ｍＡの電流にて動作させるとすると、トランジスタＴｒ２のエミッタ電位は１７．４Ｖ＋０．６Ｖ＝１８Ｖとなり、抵抗Ｒ３の両端には２０Ｖ−１８Ｖ＝２Ｖの電圧が発生する。したがって、フォトダイオードＰＣに０．８ｍＡの電流を流す為には、抵抗Ｒ３は２Ｖ÷０．８ｍＡ＝２.５ＫΩが必要になる。また、基準電圧２．４７５Ｖと比較する為にシャントレギュレータのリファレンス端子に与える電圧は基準電圧と等しくなるように２０Ｖを抵抗分圧回路によって得る。この抵抗分圧回路に１ｍＡを流すとすると、抵抗Ｒ８＝１７．５２５ＫΩ、抵抗Ｒ９＝２．４７５ＫΩにそれぞれ設定すればよい。
【００７７】
図１１には、本発明によるフィードバック制御回路の電流変換回路の他の例が示されている。電流変換回路５０は、被制御回路２０の出力端子とシャントレギュレータ３１のカソードとの間に順方向接続されたダイオードＤ１と第４抵抗Ｒ４と第５抵抗Ｒ５とが直列接続された第１直列回路５０Ｃと、被制御回路２０の出力端子に第６抵抗Ｒ６を介してエミッタが接続され、コレクタが駆動回路４０に接続され、ベースが第４抵抗Ｒ４と第５抵抗Ｒ５の接続点に接続された第３トランジスタ回路５０Ｄと、を備えている。
【００７８】
さらに、第４抵抗Ｒ４と、第６抵抗Ｒ６の抵抗比に基づいてシャントレギュレータ３１のカソード電流Ｉｋが減衰されて駆動回路４０に供給されるように構成されている。
【００７９】
上述の回路例では、第１直列回路５０Ｃの第４抵抗Ｒ４と第３トランジスタ回路５０Ｄの第６抵抗Ｒ６の抵抗値の比率によって、第１直列回路５０Ｃに流れる電流と第３トランジスタ回路５０Ｄに流れる電流の比率が調整できるようになる。
【００８０】
つまり、第４抵抗Ｒ４に対して第６抵抗Ｒ６の抵抗値を大きくすれば、シャントレギュレータ３１に流れるカソード電流Ｉｋを減衰した電流値で駆動回路が駆動されるようになる。
【００８１】
以下に具体的な回路定数について例示する。一例として、出力端子に出力される電圧を２０Ｖに制御する場合、シャントレギュレータの動作するカソード電流として８ｍＡが必要であるとする。この場合、ダイオードＤ１のアノードとカソード間には０．６Ｖの電圧が発生する。また、抵抗Ｒ４の両端に発生する電圧を２Ｖとすると抵抗Ｒ４の値は０．２５ＫΩとなる。したがって、トランジスタＴｒ３のベース電位は１７．４Ｖとなる。シャントレギュレータには８ｍＡが流れ、トランジスタＴｒ３のベース電位が１７．４Ｖになるために抵抗Ｒ５は２.２ＫΩとなる。
【００８２】
一方、フォトカップラＰＣのフォトダイオードは０．８ｍＡの電流にて動作させるとすると、トランジスタＴｒ３のエミッタ電位は１７．４Ｖ＋０．６Ｖ＝１８Ｖとなり、抵抗Ｒ６の両端には２０Ｖ−１８Ｖ＝２Ｖの電圧が発生する。したがって、フォトダイオードＰＣに０．８ｍＡの電流を流す為には、抵抗Ｒ６は２Ｖ÷０．８ｍＡ＝２.５ＫΩが必要になる。また、基準電圧２．４７５Ｖと比較する為にシャントレギュレータのリファレンス端子に与える電圧は基準電圧と等しくなるように２０Ｖを抵抗分圧回路によって得る。この抵抗分圧回路に１ｍＡを流すとすると、抵抗Ｒ８＝１７．５２５ＫΩ、抵抗Ｒ９＝２．４７５ＫΩにそれぞれ設定すればよい。
【００８３】
上述した実施形態では、電流変換回路５０が、シャントレギュレータ３１のカソード電流Ｉｋを減衰した電流を駆動回路４０に供給するように構成された例を説明したが、電流変換回路５０が、シャントレギュレータ３１のカソード電流Ｉｋを増幅した電流を駆動回路４０に供給するように構成してもよい。
【００８４】
図９の例では、第１抵抗Ｒ１に対して第３抵抗Ｒ３の抵抗値を小さくすれば、シャントレギュレータ３１に流れるカソード電流Ｉｋを増幅した電流値で駆動回路が駆動されるようになる。
【００８５】
図１１の例では、第４抵抗Ｒ４に対して第６抵抗Ｒ６の抵抗値を小さくすれば、シャントレギュレータ３１に流れるカソード電流Ｉｋを増幅した電流値で駆動回路が駆動されるようになる。
【００８６】
つまり、電流変換回路５０によってカソード電流Ｉｋが増幅または減衰された電流が駆動回路４０に供給されるので、駆動回路４０が容易に反応しない場合には電流変換回路５０によってカソード電流Ｉｋが増幅された電流で確実に駆動回路４０が作動し、駆動回路４０が過敏に反応する場合には電流変換回路５０によってカソード電流Ｉｋが減衰された電流で確実に駆動回路４が作動するようになる。
【００８７】
図１２には、上述した電流変換回路５０を用いて駆動される駆動回路４０とフィードバック回路１０Ａの他の回路例が示されている。この例では、フィードバック回路１０Ａが電圧入力端子に直列に接続されたスイッチング素子Ｔｒ５で構成され、当該スイッチング素子Ｔｒ５を駆動するためのトランジスタＴｒ６を備えた駆動回路４０が設けられている。駆動回路４０としてフォトカプラＰＣに代えてトランジスタＴｒ６が用いられている。
【００８８】
トランジスタＴｒ６を駆動するためのベース電流がシャントレギュレータ３１のカソード電流Ｉｋよりも大きな値である必要があるので、第４抵抗Ｒ４に対して第６抵抗Ｒ６の抵抗値を小さくして、シャントレギュレータ３１に流れるカソード電流Ｉｋが増幅されている。
【００８９】
上述した実施形態では、出力検出回路に被制御回路の出力電圧と予め設定された基準電圧との比較結果に基づいて作動するシャントレギュレータを含み、電流変換回路にシャントレギュレータのカソード電流を増幅または減衰した電流を駆動回路に供給するように構成された例を説明したが、出力検出回路にシャントレギュレータを備えていることが必須ではなく、フィードバック制御のために被制御回路からの出力を検出する機能を備えた回路であればよく、他の作動増幅回路等を用いることも可能である。
【００９０】
上述した実施形態では、信号整合回路として、出力検出回路の出力電流に同期して駆動回路を電流駆動するように、出力検出回路の出力電流を調整して駆動回路を作動させる電流変換回路を主に説明したが、本発明は、信号整合回路を電流変換回路で構成する例に限定されるものではない。
【００９１】
出力検出回路の出力信号特性と駆動回路の入力信号特性を整合させるとともに、出力検出回路の動作域と同期するように駆動回路を作動させる信号整合回路であればよく、電圧変換回路で構成されていてもよい。
【００９２】
上述した実施形態は何れも本発明の一例に過ぎず、本発明が上述した具体例に限定されるものではなく、本発明の作用効果を奏する範囲において各回路ブロックの具体的構成等を適宜変更設計できることは言うまでもない。
【符号の説明】
【００９３】
１：スイッチング電源装置
１０：制御回路
１０Ａ：フィードバック回路
２０：被制御回路
３０：出力検出回路
４０：駆動回路
５０：信号整合回路
１００：フィードバック制御回路
【図１】
2017093111.tif 000003
【図２】
2017093111.tif 000004
【図３】
2017093111.tif 000005
【図４】
2017093111.tif 000006
【図５】
2017093111.tif 000007
【図６】
2017093111.tif 000008
【図７】
2017093111.tif 000009
【図８】
2017093111.tif 000010
【図９】
2017093111.tif 000011
【図１０】
2017093111.tif 000012
【図１１】
2017093111.tif 000013
【図１２】
2017093111.tif 000014