(57)【要約】      （修正有）【課題】ｓｉｎφ及びｃｏｓφの値を記憶するＲＯＭを省略でき、部品点数を少なくすることができるＲ／Ｄ変換器を提供する。【解決手段】Ｒ／Ｄ変換器１は、レゾルバ信号Ｅ・ｓｉｎθ・ｓｉｎωｔ及びＥ・ｃｏｓθ・ｓｉｎωｔからデジタル角度信号φを生成し、ＣＯＲＤＩＣアルゴリズムに基づき、前記デジタル角度信号φからｓｉｎφ及びｃｏｓφを生成する演算器１５を備えている。【選択図】図１
2017138255.tif 000002
【特許請求の範囲】
【請求項１】
レゾルバ信号Ｅ・ｓｉｎθ・ｓｉｎωｔ及びＥ・ｃｏｓθ・ｓｉｎωｔからデジタル角度信号φを生成するＲ／Ｄ変換器であって、
ＣＯＲＤＩＣアルゴリズムに基づき、前記デジタル角度信号φからｓｉｎφ及びｃｏｓφを生成する演算器
を備えていることを特徴とするＲ／Ｄ変換器。
【請求項２】
前記演算器は、前記デジタル角度信号φをさらに生成する
ことを特徴とする請求項１記載のＲ／Ｄ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レゾルバ信号からデジタル角度信号を生成するＲ／Ｄ変換器に関する。
【背景技術】
【０００２】
従来用いられていたこの種のＲ／Ｄ変換器としては、例えば下記の特許文献１等に示されている構成を挙げることができる。すなわち、従来のＲ／Ｄ変換器では、レゾルバ信号Ｅ・ｓｉｎθ・ｓｉｎωｔ及びＥ・ｃｏｓθ・ｓｉｎωｔから生成されたデジタル角度信号φをＲＯＭに入力して、そのＲＯＭからｓｉｎφ及びｃｏｓφを出力している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−３５３９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような従来のＲ／Ｄ変換器では、ｓｉｎφ及びｃｏｓφの生成にＲＯＭを使用しているので、Ｒ／Ｄ変換器の部品点数が多くなっている。
【０００５】
本発明は、上記のような課題を解決するためになされたものであり、その目的は、ｓｉｎφ及びｃｏｓφの値を記憶するＲＯＭを省略でき、部品点数を少なくすることができるＲ／Ｄ変換器を提供することである。
【課題を解決するための手段】
【０００６】
本発明に係るＲ／Ｄ変換器は、レゾルバ信号Ｅ・ｓｉｎθ・ｓｉｎωｔ及びＥ・ｃｏｓθ・ｓｉｎωｔからデジタル角度信号φを生成するＲ／Ｄ変換器であって、ＣＯＲＤＩＣアルゴリズムに基づき、デジタル角度信号φからｓｉｎφ及びｃｏｓφを生成する演算器を備えている。
【発明の効果】
【０００７】
本発明のＲ／Ｄ変換器によれば、演算器が、ＣＯＲＤＩＣアルゴリズムに基づき、デジタル角度信号φからｓｉｎφ及びｃｏｓφを生成するので、ｓｉｎφ及びｃｏｓφの値を記憶するＲＯＭを省略でき、部品点数を少なくすることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１によるＲ／Ｄ変換器を示すブロック図である。
【図２】図１のｃｏｒｄｉｃ部によるｓｉｎφ及びｃｏｓφの生成動作を示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下、本発明を実施するための形態について、図面を参照して説明する。
実施の形態１．
図１は、本発明の実施の形態１によるＲ／Ｄ変換器１を示すブロック図である。図１において、Ｒ／Ｄ変換器１は、レゾルバ２のレゾルバ信号Ｅ・ｓｉｎθ・ｓｉｎωｔ及びＥ・ｃｏｓθ・ｓｉｎωｔからデジタル角度信号φを生成するものである。レゾルバ信号Ｅ・ｓｉｎθ・ｓｉｎωｔ及びＥ・ｃｏｓθ・ｓｉｎωｔは、レゾルバ２の入力角θに応じて励磁信号Ｅ・ｓｉｎωｔが変調された信号である。デジタル角度信号φは、入力角θをデジタル値で表す信号である。
【００１０】
Ｒ／Ｄ変換器１には、第１乗算器１１、第２乗算器１２、減算器１３、同期検波器１４及び演算器１５が含まれている。
【００１１】
第１乗算器１１は、後述する演算器１５のｃｏｒｄｉｃ部１５１によって生成されたフィードバック信号ｃｏｓφをレゾルバ信号Ｅ・ｓｉｎθ・ｓｉｎωｔに乗算する。同様に、第２乗算器１２は、ｃｏｒｄｉｃ部１５１によって生成されたフィードバック信号ｓｉｎφをレゾルバ信号Ｅ・ｃｏｓθ・ｓｉｎωｔに乗算する。
【００１２】
減算器１３は、第１乗算器１１の出力から第２乗算器１２の出力を減算して制御偏差εを生成する。制御偏差εは、以下のように表される。
ε＝Ｅ・ｓｉｎθ・ｃｏｓφ・ｓｉｎωｔ−Ｅ・ｃｏｓθ・ｓｉｎφ・ｓｉｎωｔ
＝Ｅ・ｓｉｎωｔ（ｓｉｎθ・ｃｏｓφ−ｃｏｓθ・ｓｉｎφ）
＝Ｅ・ｓｉｎ（θ−φ）・ｓｉｎωｔ
【００１３】
同期検波器１４は、制御偏差εと励磁信号Ｅ・ｓｉｎωｔとを入力として、制御偏差εから励磁信号Ｅ・ｓｉｎωｔ成分が除去された偏差信号ｓｉｎ（θ−φ）を出力する。
【００１４】
演算器１５は、例えばＦＰＧＡ等の回路素子によって構成されるものである。演算器１５には、デジタル角度信号生成部１５０とｃｏｒｄｉｃ部１５１とが含まれている。
【００１５】
デジタル角度信号生成部１５０は、周知のように補償部及びアキュムレータ部（ＶＣＯ及びカウンタ）により構成されるものであり、偏差信号ｓｉｎ（θ−φ）においてθ−φ＝０となるφの値を得て、その値をデジタル角度信号φとして出力する。デジタル角度信号φは、外部に出力されるとともにｃｏｒｄｉｃ部１５１に入力される。
【００１６】
ｃｏｒｄｉｃ部１５１は、ＣＯＲＤＩＣアルゴリズムに基づき、デジタル角度信号φからｓｉｎφ及びｃｏｓφを生成する。以下、ｃｏｒｄｉｃ部１５１の動作を詳細に説明する。
【００１７】
図２は、図１のｃｏｒｄｉｃ部１５１によるｓｉｎφ及びｃｏｓφの生成動作を示すフローチャートである。図において、ｃｏｒｄｉｃ部１５１は、デジタル角度信号生成部１５０からデジタル角度信号φが入力されると、以下の式により表される演算符号Ｓｉ−１を決定する（ステップＳ１）。
【数１】
2017138255.tif 000003
【００１８】
なお、Ｓｉ−１における「ｉ」は、このＣＯＲＤＩＣアルゴリズムに基づく演算の回数を表しており、１からｎまでインクリメントされる正の整数である。演算回数が増えるほど、得られるｓｉｎφ及びｃｏｓφの精度が向上する。ｎは、必要とされるｓｉｎφ及びｃｏｓφの精度に応じて決定される。θ０（ｉ＝１の時のθｉ−１）は０として演算器１５のメモリに格納しておくことができ、Ｓ０は＋１とされる。
【００１９】
その次に、ｃｏｒｄｉｃ部１５１は、決定された演算符号Ｓｉ−１を用いて、下記の式によって表されるｘｉ及びｙｉを算出する（ステップＳ２）。
【数２】
2017138255.tif 000004
【００２０】
ｘ０（ｉ＝１の時のｘｉ−１）は下記の式３によって表されるものである。ｎを１７と設定した場合、ｘ０＝（１．６４６７６０２８）−１として演算器１５のメモリに格納しておくことができる。
【数３】
2017138255.tif 000005
一方、ｙ０（ｉ＝１の時のｙｉ−１）は０として予め設定できる。
【００２１】
その次に、ｃｏｒｄｉｃ部１５１は、演算回数ｉがｎに等しいか否かを判定する（ステップＳ３）。この判定時に演算回数ｉがｎに等しくないと判定した場合、ｃｏｒｄｉｃ部１５１は、下記の式で表されるθｉを算出する（ステップＳ４）。下記の式における「ｔａｎ−１」に係る値はｎの数に応じて予め演算器１５のメモリに格納しておくことができる。
【数４】
2017138255.tif 000006
【００２２】
ｃｏｒｄｉｃ部１５１は、ステップＳ４においてθｉを算出した後に演算回数ｉをインクリメントし（ステップＳ５）、ステップＳ３の判定において演算回数ｉがｎに等しいと判定するまでステップＳ１〜Ｓ５の動作を繰り返す。
【００２３】
一方、ｃｏｒｄｉｃ部１５１は、ステップＳ３の判定時に演算回数ｉがｎに等しいと判定した場合、ｘｎ及びｙｎ（ｉ＝ｎの時のｘｉ及びｙｉ）をｓｉｎφ及びｃｏｓφとして出力する（ステップＳ６）。
【００２４】
このようなＲ／Ｄ変換器１では、演算器１５が、ＣＯＲＤＩＣアルゴリズムに基づき、デジタル角度信号φからｓｉｎφ及びｃｏｓφを生成するので、ｓｉｎφ及びｃｏｓφの値を記憶するＲＯＭを省略でき、部品点数を少なくすることができる。
【００２５】
また、演算器１５は、デジタル角度信号φをさらに生成する。すなわち、１つの演算器１５によってデジタル角度信号φの生成とｓｉｎφ及びｃｏｓφの生成とが実現される。これにより、部品点数をより確実に少なくすることができる。
【符号の説明】
【００２６】
１  Ｒ／Ｄ変換器
１５  演算器
２  レゾルバ
【図１】
2017138255.tif 000007
【図２】
2017138255.tif 000008