(57)【要約】【課題】ピエゾ抵抗素子の特性を維持しながら金属層との接触抵抗を下げ、正確にピエゾ抵抗変化を検知可能な半導体基板と半導体基板の製造方法を提供する。【解決手段】半導体基板は、シリコン基板２０上にピエゾ抵抗部２２と、シリコン拡散抵抗部２３と、ピエゾ抵抗部２２を底部とする段差部２４と、シリコン基板２０上に形成される絶縁層２５と、絶縁層２５に形成される配線引出部２６と、絶縁層２５上に形成される金属層２７と、を有する。シリコン拡散抵抗部２３はピエゾ抵抗部２２に形成領域が重なり、配線引出部２６はシリコン拡散抵抗部２３に底部を接する形で設けられる。【選択図】図４Ｊ
2017187570.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板に形成されたピエゾ抵抗部と、
前記シリコン基板に形成されたシリコン拡散抵抗部と、
前記シリコン基板に成膜された絶縁層と、
前記絶縁層に形成された配線引出部と、
前記絶縁層に成膜された金属層と、
を備えたことを特徴とする半導体基板。
【請求項２】
請求項１に記載の半導体基板であって、
前記シリコン拡散抵抗部の形成領域は、前記ピエゾ抵抗部の形成領域と重なることを特徴とする半導体基板。
【請求項３】
請求項１に記載の半導体基板であって、
前記配線引出部は、前記シリコン拡散抵抗部に底部を接することを特徴とする半導体基板。
【請求項４】
請求項１に記載の半導体基板であって、
前記シリコン基板は、前記ピエゾ抵抗部を底部として当該ピエゾ抵抗部の周囲に段差部を有することを特徴とする半導体基板。
【請求項５】
シリコン基板にピエゾ抵抗部を形成する工程と、
前記シリコン基板にシリコン拡散抵抗部を形成する工程と、
前記シリコン基板に絶縁層を成膜する工程と、
前記絶縁層に配線引出部を形成する工程と、
前記絶縁層に金属層を成膜する工程と、を備え、
前記ピエゾ抵抗部を形成する工程において、前記シリコン基板に前記ピエゾ抵抗部を底部とする段差部が形成されることを特徴とする半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板、および半導体基板の製造方法に関する。
【背景技術】
【０００２】
例えば、レーザープリンターや光学デバイス等において、光走査により描画を行うための光スキャナーとして、捩り振動子で構成されたアクチュエーターを用いたものが知られている（例えば特許文献１）。
【０００３】
特許文献１の捩り振動子は、質量部の回動駆動による応力を受ける第１のピエゾ抵抗素子と、質量部の回動駆動による応力を実質受けない位置に設けられた第２のピエゾ抵抗素子を備えている。そして、第１のピエゾ抵抗素子と第２のピエゾ抵抗素子の抵抗値変化に基づいて質量部の挙動を検知している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３３３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載のピエゾ抵抗素子において、シリコン基板に形成するピエゾ抵抗素子の不純物濃度を１．０×１０+18ｃｍ-3〜１．０×１０+20ｃｍ-3 程度としている。この値により、ピエゾ抵抗は良好な特性を示すものの、金属層との接触部での接触抵抗が高くなる。そのため、正確にピエゾ抵抗変化を検知するには改良の余地がある。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］本適用例に係る半導体基板は、シリコン基板と、前記シリコン基板に形成されたピエゾ抵抗部と、前記シリコン基板に形成されたシリコン拡散抵抗部と、前記シリコン基板に成膜された絶縁層と、前記絶縁層に形成された配線引出部と、前記絶縁層に成膜された金属層と、を備えたことを特徴とする。
【０００８】
本適用例によれば、ピエゾ抵抗部の不純物濃度とシリコン拡散抵抗部の不純物濃度とを別の値に設定できる。例えば、ピエゾ抵抗部の不純物濃度を１．０×１０+18ｃｍ-3〜１．０×１０+20ｃｍ-3 程度に設定できる。またシリコン拡散抵抗部の不純物濃度を１．０×１０+20ｃｍ-3〜１．０×１０+22ｃｍ-3 程度に設定できる。従って、ピエゾ抵抗部は良好な特性を示すことが可能となる。また、同時にシリコン拡散抵抗部は金属層との接触部の接触抵抗を下げることが可能となる。そのため、正確にピエゾ抵抗変化を検知することができる半導体基板を提供できる。
【０００９】
［適用例２］上記適用例に記載の半導体基板において、前記シリコン拡散抵抗部の形成領域は、前記ピエゾ抵抗部の形成領域と重なることが好ましい。
【００１０】
本適用例によれば、シリコン拡散抵抗部の形成領域が、ピエゾ抵抗部の形成領域と重なることで、電気的な接続を実現することができる。従って、良好な特性を示すピエゾ抵抗部と、金属層との接触部の接触抵抗が下がるシリコン拡散抵抗部とが電気的に接続されることで、正確にピエゾ抵抗変化を検知できる効果を得ることができる。
【００１１】
［適用例３］上記適用例に記載の半導体基板において、前記配線引出部は、前記シリコン拡散抵抗部に底部を接することが好ましい。
【００１２】
本適用例によれば、金属層との接触抵抗を下げたシリコン拡散抵抗部に配線引出部を設けることができる。そのため、正確にピエゾ抵抗変化を検知できる効果を得ることができる。
【００１３】
［適用例４］上記適用例に記載の半導体基板において、前記シリコン基板は、前記ピエゾ抵抗部を底部として当該ピエゾ抵抗部の周囲に段差部を有することが好ましい。
【００１４】
本適用例によれば、シリコン基板に有する段差部は、適用例１に記載の絶縁層に形成される配線引出部の形成時に、シリコン拡散抵抗部との位置合わせの目印となる。これによって、金属層との接触部の接触抵抗が下がるシリコン拡散抵抗部の適正な位置に配線引出部を設けることができる。従って、シリコン拡散抵抗部は配線引出部を通じて確実に金属層と接続される。
【００１５】
［適用例５］本適用例に係る半導体基板の製造方法は、シリコン基板にピエゾ抵抗部を形成する工程と、前記シリコン基板にシリコン拡散抵抗部を形成する工程と、前記シリコン基板に絶縁層を成膜する工程と、前記絶縁層に配線引出部を形成する工程と、前記絶縁層に金属層を成膜する工程と、を備え、前記ピエゾ抵抗部を形成する工程において、前記シリコン基板に前記ピエゾ抵抗部を底部とする段差部が形成されることを特徴とする。
【００１６】
本適用例によれば、シリコン基板上にピエゾ抵抗部を形成する工程とシリコン基板上にシリコン拡散抵抗部を形成する工程により、ピエゾ抵抗部の不純物濃度を１．０×１０+18ｃｍ-3〜１．０×１０+20ｃｍ-3 程度に設定できる。またシリコン拡散抵抗部の不純物濃度を１．０×１０+20ｃｍ-3〜１．０×１０+22ｃｍ-3 程度に設定できる。ピエゾ抵抗部を形成する工程において、シリコン基板に段差部が形成されることにより、絶縁層に配線引出部を形成する工程において、シリコン基板に形成された段差部を目印としてシリコン拡散抵抗部に配線引出部を設けることができる。従って、ピエゾ抵抗部は良好な特性を示しながら、金属層との接触抵抗を下げることができ、正確にピエゾ抵抗変化を検知できる効果をもつ半導体基板の製造方法を提供できる。
【図面の簡単な説明】
【００１７】
【図１】実施形態１に係る光スキャナーの上面図。
【図２Ａ】姿勢検出センサーの部分平面拡大図。
【図２Ｂ】姿勢検出センサーの部分平面拡大図。
【図３】ブリッジ回路を説明する図。
【図４Ａ】ピエゾ抵抗素子の製造方法を説明する図。
【図４Ｂ】ピエゾ抵抗素子の製造方法を説明する図。
【図４Ｃ】ピエゾ抵抗素子の製造方法を説明する図。
【図４Ｄ】ピエゾ抵抗素子の製造方法を説明する図。
【図４Ｅ】ピエゾ抵抗素子の製造方法を説明する図。
【図４Ｆ】ピエゾ抵抗素子の製造方法を説明する図。
【図４Ｇ】ピエゾ抵抗素子の製造方法を説明する図。
【図４Ｈ】ピエゾ抵抗素子の製造方法を説明する図。
【図４Ｉ】ピエゾ抵抗素子の製造方法を説明する図。
【図４Ｊ】ピエゾ抵抗素子の製造方法を説明する図。
【図５】ピエゾ抵抗素子の平面図。
【図６Ａ】実施形態２に係るピエゾ抵抗素子の平面図。
【図６Ｂ】ピエゾ抵抗素子の断面図。
【図７Ａ】実施形態３に係るピエゾ抵抗素子を説明する図。
【図７Ｂ】ピエゾ抵抗素子を説明する図。
【図８】変形例２に係るピエゾ抵抗素子を説明する図。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさとするために、各層や各部材の尺度を実際とは異ならせている。
【００１９】
〔実施形態１〕
実施形態１に係る半導体基板を用いた光スキャナー１００と半導体基板に形成されるピエゾ抵抗素子の概略構成について説明する。
【００２０】
＜光スキャナー＞
図１は、シリコン基板で形成される光スキャナー１００の上面図である。
構造体をシリコン基板で形成することで、光スキャナー１００の振動特性を優れたものとすることができる。また、シリコン基板は、エッチングによって微細な加工が可能であるため、シリコン基板を用いて構造体を形成することにより、各部の寸法精度を優れたものとすることができ、また、光スキャナー１００の小型化を図ることができる。
【００２１】
光スキャナー１００は光反射部Ｍを有する可動部１１と、可動部１１を囲むように配置された支持部１３と、可動部１１と支持部１３とを接続し、可動部１１を第１の軸Ｊ１まわりに搖動可能に支持する一対の軸部（第１の軸部）１２１，１２２と、可動部１１を搖動させるための駆動手段（図示省略）とを有している。
【００２２】
また、可動部１１は、上面に光反射部Ｍが設けられた第１の可動部１１１と、第１の可動部１１１を囲むように配置された枠状の第２の可動部１１２と、第１の可動部１１１と第２の可動部１１２と、を接続し、第１の可動部１１１を第１の軸Ｊ１と直交する第２の軸Ｊ２まわりに揺動可能に支持する一対の軸部（第２の軸部）１１３，１１４と、を有している。一対の軸部１１３，１１４は、第１の可動部１１１を介して互いに対向するように配置されており、また、第２の軸Ｊ２に沿った方向に延在している。
【００２３】
さらに、光スキャナー１００は、第１の可動部１１１の姿勢を検出する姿勢検出センサー７を有している。このような姿勢検出センサー７は、軸部１２１と支持部１３との境界部に設けられ、第１の軸Ｊ１まわりの第１の可動部１１１の揺動角を検出する第１の姿勢検出センサー７１と、軸部１１４と第２の可動部１１２の境界部に設けられ、第２の軸Ｊ２まわりの第１の可動部１１１の揺動角を検出する第２の姿勢検出センサー７２と、を有しており、これら２つのセンサーの検出結果から第１の可動部１１１の姿勢を検出する。
【００２４】
図２Ａは、姿勢検出センサー７（７１）の部分平面拡大図である。図２Ｂは、姿勢検出センサー７（７２）の部分平面拡大図である。
図２Ａに示すように、第１の姿勢検出センサー７１は、４つのピエゾ抵抗素子７１１，７１２，７１３，７１４を有し、これら４つのピエゾ抵抗素子７１１，７１２，７１３，７１４が配線５３によって図３に示すように接続され、ブリッジ回路７１０が構成されている。軸部１２１が捩り変形すると、ピエゾ抵抗素子７１１，７１２，７１３，７１４が歪み、その撓み量に応じてピエゾ抵抗素子７１１，７１２，７１３，７１４の抵抗値が変化する。それに伴って、ブリッジ回路７１０の出力が変化し、その出力に基づいて、第１の軸Ｊ１まわりにおける第１の可動部１１１の揺動角を求めることができる。
【００２５】
同様に、図２Ｂに示すように、第２の姿勢検出センサー７２は、４つのピエゾ抵抗素子７２１，７２２，７２３，７２４を有し、これら４つのピエゾ抵抗素子７２１，７２２，７２３，７２４が配線５４によって図３に示すように接続され、ブリッジ回路７２０が構成されている。また、各配線５４は、第２の可動部１１２および軸部１２１，１２２を介して支持部１３まで引き出されている。軸部１１４が捩り変形すると、ピエゾ抵抗素子７２１，７２２，７２３，７２４が歪み、その撓み量に応じてピエゾ抵抗素子７２１，７２２，７２３，７２４の抵抗値が変化する。それに伴って、ブリッジ回路７２０の出力が変化し、その出力に基づいて、第２の軸Ｊ２まわりにおける第１の可動部１１１の揺動角を求めることができる。
【００２６】
図３は、ブリッジ回路を示す図である。
図３に示すように、４つのピエゾ抵抗素子７２１〜７２４（７１１〜７１４）が四角形に接続されている。回路対角Ａ，Ｃを結ぶ線は、図１で示した第１の軸Ｊ１や第２の軸Ｊ２に一致する。捩り変形していないピエゾ抵抗素子７２１〜７２４（７１１〜７１４）は同一の抵抗値を示す。
【００２７】
軸Ｊ２まわりの軸部が捩り変形するとピエゾ抵抗素子７２１〜７２４（７１１〜７１４）は捩り変形量に応じてすべて異なる抵抗値に変化する。回路対角ＢＤで発生する電位差は捩り変形量に応じて異なる値となる。そのため、可動部１１１の搖動角を知ることができる。例えば、捩り変形していない場合、回路対角ＢＤで発生する電位差は０（ゼロ）である。
【００２８】
＜ピエゾ抵抗素子＞
上述したピエゾ抵抗素子７１１〜７１４，７２１〜７２４は、それぞれ同様に構成されている。以降では、ピエゾ抵抗素子７１１〜７１４，７２１〜７２４を、ピエゾ抵抗素子２００として総称し、ピエゾ抵抗素子２００の構造について製造方法を示しながら説明する。
【００２９】
図４Ａ〜図４Ｊはピエゾ抵抗素子２００の製造方法を示す図である。
最初に、図４Ａに示す通り、シリコン基板２０を熱酸化し、シリコン基板２０表面に３００ｎｍ以上の酸化シリコン膜２１を形成する。
【００３０】
次に、図４Ｂに示す通り、後述するピエゾ抵抗部２２を形成する領域の酸化シリコン膜２１を除去する。酸化シリコン膜２１を除去する手法は、フォトリソによるパターン形成とウエットエッチなどの化学的エッチング法、ドライエッチなどの物理的エッチング法等のうち１種または２種以上を組み合わせて用いることができる。
以下の各工程におけるエッチングにおいても同様の方法を用いることができる。
【００３１】
次に、図４Ｃに示す通り、再度シリコン基板２０を１０ｎｍから１００ｎｍの膜厚で表面に熱酸化を行う。この酸化により、３００ｎｍの酸化シリコン膜２１がある領域２１１とない領域２１２（後述するピエゾ抵抗部２２を形成する領域）の酸化レートが異なることにより、後述するピエゾ抵抗部２２を形成する領域とそれ以外の領域との境界となるシリコン基板２０表面に段差部２４が形成される。言い換えると、ピエゾ抵抗部２２を底部としてピエゾ抵抗部２２の周囲に段差部２４が形成される。
【００３２】
次に、図４Ｄに示す通り、シリコン基板２０上にリンまたはヒ素またはボロンを不純物ドープする。不純物濃度を１．０×１０+18ｃｍ-3〜１．０×１０+20ｃｍ-3 程度とする。ドープ時の注入エネルギーは、コントロールすることで、１０ｎｍ〜１００ｎｍの酸化シリコン膜２１（領域２１２）は透過するが、酸化シリコン膜２１（領域２１１）は透過しない値に設定する。例えば、リンであれば、３０〜１００ＫｅＶである。これでピエゾ抵抗部２２が形成される。
なお、以上までの工程が、半導体基板の製造方法における、シリコン基板２０にピエゾ抵抗部２２を形成する工程に対応する。
【００３３】
次に、図４Ｅに示す通り、シリコン拡散抵抗部２３を形成する。フォトリソで形成するシリコン拡散抵抗部２３は、ピエゾ抵抗部２２の領域内部に入るように形成する。
【００３４】
シリコン拡散抵抗部２３の形成は、シリコン基板２０上にリンまたはヒ素またはボロンを不純物ドープする。不純物濃度を１．０×１０+20ｃｍ-3〜１．０×１０+22ｃｍ-3 程度とする。ドープする不純物の種類はピエゾ抵抗部２２をボロンで作成した場合はボロン、リンまたはヒ素で作成した場合はリンまたはヒ素が望ましい。
【００３５】
次に、ドープした不純物の拡散と不純物導入の際にできるシリコンの結晶欠陥を回復させるためにアニール処理を実施する。アニール条件（雰囲気、温度、時間）は素子設計における不純物拡散深さに合わせて設定する。アニール条件として、例えば、雰囲気は窒素雰囲気または酸素添加雰囲気、温度は９００℃〜１０５０℃、時間は数秒から１時間である。
なお、以上までの工程が、シリコン基板２０にシリコン拡散抵抗部２３を形成する工程に対応する。
【００３６】
次に、図４Ｆに示す通り、シリコン基板２０表面の酸化シリコン膜２１を除去する。除去する方法は、前記で示した通りウエットエッチなどの化学的エッチング法、ドライエッチなどの物理的エッチング法等のうち１種または２種以上を組み合わせて用いることができる。
【００３７】
次に、図４Ｇに示す通り、シリコン基板２０表面に絶縁層２５を形成する。酸化シリコン膜、窒化シリコン膜等を形成する。方法は、例えば、ＣＶＤ法やスパッタリング法等のうち１種または２種以上を組み合わせて用いることができる。
なお、以上までの工程が、シリコン基板２０に絶縁層２５を成膜する工程に対応する。
【００３８】
次に、図４Ｈに示す通り、ピエゾ抵抗部２２と後述する金属層２７とを電気的に接続させるために、絶縁層２５に配線引出部２６を形成する。
【００３９】
配線引出部２６の形成用のフォトリソは、シリコン基板２０表面に形成されている段差部２４を目印として行う事で、シリコン拡散抵抗部２３の適正な位置に配線引出部２６のパターンニングを行うことが可能となる。
なお、これにより、配線引出部２６は、シリコン拡散抵抗部２３に底部を接することになる。
【００４０】
ここで、例えば、シリコン基板２０に段差部２４が形成されていない場合には、パターニングする際の目印が無いことになる。そのため、シリコン拡散抵抗部２３の適正な位置に配線引出部２６をパターンニングすることは難しくなる。
回避のための手段は、配線引出部２６と底を接するシリコン拡散抵抗部２３を大きく作成することである。ただし、小型化を図っている光スキャナーに搭載するピエゾ抵抗素子にも小型化が求められるため、シリコン拡散抵抗部２３を大きくすることは望ましくない。
【００４１】
本発明とは別手段で、あらかじめシリコン基板にアライメントマークを別工程で作成する手法も考えられる。ただし、ピエゾ抵抗素子の作成工程数が増えるため、ピエゾ抵抗素子作成手法としては望ましくない。
【００４２】
配線引出部２６の絶縁層２５の除去はウエットエッチなどの化学的エッチング法、ドライエッチなどの物理的エッチング法等のうち１種または２種以上を組み合わせて用いることができる。
なお、以上までの工程が、絶縁層２５に配線引出部２６を形成する工程に対応する。
【００４３】
次に、図４Ｉに示す通り、絶縁層２５上に金属層２７を形成する。例えばアルミニウム単層またはチタン、アルミニウム積層を形成する。方法は、例えば蒸着法やスパッタリング法等のうち１種または２種以上を組み合わせて用いることができる。
なお、以上までの工程が、絶縁層２５に金属層２７を成膜する工程に対応する。
【００４４】
次に、図４Ｊに示す通り、回路配線の構成に応じて金属層２７をフォトリソでパターン形成し、エッチングする。エッチングはウエットエッチなどの化学的エッチング法、ドライエッチなどの物理的エッチング法等のうち１種または２種以上を組み合わせて用いることができる。
以上のようにして本実施形態のピエゾ抵抗素子２００が完成する。
【００４５】
図５は、本実施形態のピエゾ抵抗素子２００の平面図である。シリコン拡散抵抗部２３が形成される領域は、ピエゾ抵抗部２２の領域内部のみと限定する。また、配線引出部２６を設ける個所は、シリコン拡散抵抗部２３の領域内部とする。
【００４６】
以上述べたように、本実施形態に係る半導体基板によれば、以下の効果を得ることができる。
本実施形態の半導体基板によれば、シリコン基板２０上にピエゾ抵抗部２２と、シリコン拡散抵抗部２３と、シリコン基板２０上に形成される絶縁層２５と、絶縁層２５に形成される配線引出部２６と、絶縁層２５上に形成される金属層２７と、を備えている。また、シリコン拡散抵抗部２３はピエゾ抵抗部２２に形成領域が重なり、配線引出部２６はシリコン拡散抵抗部２３に底部を接する。この構成により、ピエゾ抵抗部２２の不純物濃度を１．０×１０+18ｃｍ-3〜１．０×１０+20ｃｍ-3 程度と設定し、配線引出部に接続するシリコン拡散抵抗部２３の不純物濃度を１．０×１０+20ｃｍ-3〜１．０×１０+22ｃｍ-3 程度と設定することができる。そのため、良好なピエゾ抵抗特性を保ちながら、金属層２７との接触部の接触抵抗を下げることができ、正確にピエゾ抵抗変化を検知することができる。
また、上記効果を奏する半導体基板の製造方法を提供することができる。
【００４７】
本実施形態の半導体基板によれば、ピエゾ抵抗部２２を底部としてピエゾ抵抗部２２の周囲に段差部２４を有している。前述のとおり、段差部２４を目印として、シリコン拡散抵抗部２３の適正な位置に配線引出部２６をずれなく形成することができる。これにより、シリコン拡散抵抗部２３と配線引出部２６とのずれを想定して、シリコン拡散抵抗部２３を大きく形成することが無くなり、ピエゾ抵抗素子を小型化することができる。
また、上記効果を奏する半導体基板の製造方法を提供することができる。
【００４８】
〔実施形態２〕
図６Ａは、実施形態２に係るピエゾ抵抗素子２００Ａの平面図である。図６Ｂは、実施形態２に係るピエゾ抵抗素子２００Ａの断面図である。図６Ａ、図６Ｂを参照して、本実施形態のピエゾ抵抗素子２００Ａの構成について説明する。
なお、本実施形態のピエゾ抵抗素子２００Ａは、実施形態１のピエゾ抵抗素子２００に対応している。以降では、本実施形態と実施形態１との相違点を中心に説明し、同様の事項についてはその説明を省略する。
【００４９】
＜ピエゾ抵抗素子＞
本実施形態と実施形態１との異なる箇所は、ピエゾ抵抗素子２００Ａのシリコン拡散抵抗部２３Ａが形成される領域である。実施形態１では、シリコン拡散抵抗部２３の形成される領域をピエゾ抵抗部２２の領域内部のみと限定した。しかし、図６Ａ、図６Ｂで示す通り、本実施形態ではピエゾ抵抗部２２の領域内部およびピエゾ抵抗部２２の領域と同じ領域とする点である。また、配線引出部２６Ａを設ける個所は、シリコン拡散抵抗部２３Ａの領域内部とし、実施形態１と同じとする。
【００５０】
以上述べたように、本実施形態に係る半導体基板においても、実施形態１と同様の効果を得ることができる他、以下の効果を得ることができる。
本実施形態の半導体基板によれば、配線引出部２６Ａを設ける箇所を、シリコン拡散抵抗部２３Ａの領域内であれば、自由に設定することが可能となる。
【００５１】
〔実施形態３〕
図７Ａ、図７Ｂは、実施形態３に係るピエゾ抵抗素子７３１〜７３４を説明する図である。詳細には、ピエゾ抵抗素子７３１〜７３４の配置を示した平面図である。図７Ａ、図７Ｂを参照して、本実施形態のピエゾ抵抗素子７３１〜７３４の配置について説明する。
なお、本実施形態のピエゾ抵抗素子７３１〜７３４の配置は、実施形態１のブリッジ回路７１０、７２０に対応している。以降では、本実施形態と実施形態１との相違点を中心に説明し、同様の事項についてはその説明を省略する。
【００５２】
＜ピエゾ抵抗素子＞
本実施形態と実施形態１との異なる箇所は、ピエゾ抵抗素子７３１〜７３４の配置においてピエゾ抵抗素子７３１〜７３４の接続方法である。
図７Ａに示す通り、４つのピエゾ抵抗素子７３１〜７３４が四角形に接続されている。４つのピエゾ抵抗素子７３１〜７３４内のピエゾ抵抗部２２Ａは４つとも同じ構造となっている。４つのピエゾ抵抗素子７３１〜７３４を接続するシリコン拡散抵抗部２３Ｂ〜２３Ｅは四角形の角の部分、対角Ａ〜対角Ｄに配置される。対角Ａ、Ｂ、Ｄは対角位置に配線引出部２６Ｂ，２６Ｃ，２６Ｅを設ける。対角Ｃの位置だけ、シリコン拡散抵抗部２３Ｄを引き伸ばし、対角位置からずらした箇所に配線引出部２６Ｄを設ける。
図７Ｂに示す通り、配線引出部２６Ｂ，２６Ｃ，２６Ｄ，２６Ｅから金属層２７Ｂ，２７Ｃ，２７Ｄ，２７Ｅを図下側に引き出す配線の場合、各金属層が接触することなしに配置することができる。
【００５３】
この接続方法に対して、例えば、対角Ｃ上に配線引出部２６Ｄを設ける場合、金属層２７Ｂをピエゾ抵抗部２２Ａが存在する領域へ配置することが考えられる。その場合、金属層による捩り変形への影響が懸念される。また、金属層２７Ｂを図上側へ引き出すことも考えられる。この場合はその分、ブリッジ回路の面積が大きくなる。小型化を図っている光スキャナーに搭載するブリッジ回路を大きくすることは望ましくない。
【００５４】
以上述べたように、本実施形態に係る半導体基板においても、実施形態１と同様の効果を得ることができる他、以下の効果を得ることができる。
本実施形態の半導体基板によれば、金属層２７がピエゾ抵抗部２２Ａ上に配置しない形を作ることができ、金属層２７による捩り変形への影響を出さないことが可能となる。また、本実施形態によれば、４つのピエゾ抵抗素子の配置は金属層を含めて最小の面積とすることができる。これにより、小型化を図っている光スキャナーに搭載するピエゾ抵抗素子の配置は望ましい形となる。
【００５５】
なお、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。
【００５６】
（変形例１）
本変形例は、実施形態１との相違点を中心に説明し、同様の事項についてはその説明を省略する。本変形例ではピエゾ抵抗部２２、シリコン拡散抵抗部２３、配線引出部２６を設ける個所は実施形態１と同じとする。
上記実施形態１では、ピエゾ抵抗部２２とシリコン拡散抵抗部２３の形成直後に、不純物の拡散と不純物導入の際にできるシリコンの結晶欠陥を回復させるためにアニール処理を実施している。しかし、本変形例は、アニール処理の工程順番を絶縁層２５成膜後に実施する形である。アニール処理条件は、実施形態１の条件を用いることで、不純物の拡散と不純物導入の際にできるシリコンの結晶欠陥を回復する点では、実施形態１と同様の特性を得ることができる。
この場合、絶縁層２５がアニール処理されるため、絶縁層２５の膜質が変わり、配線引出部２６形成時の絶縁層２５の除去の条件が変わることが考えられるが、条件を見直すことで絶縁層２５の除去は可能である。
以上述べたように、本変形例に係る半導体基板においても、実施形態１と同様の効果を得ることができる。
【００５７】
（変形例２）
図８は、変形例２に係るピエゾ抵抗素子２００Ｂの説明図である。
本変形例は、実施形態１との相違点を中心に説明し、同様の事項についてはその説明を省略する。
上記実施形態１では、アニール処理実施後、図４Ｆで示す通り、酸化シリコン膜２１を除去し、図４Ｊで示す形でピエゾ抵抗素子２００が完成する。しかし、本変形例では、アニール処理実施後、酸化シリコン膜２１を除去せず残す形である。そのため、図８で示す形でピエゾ抵抗素子２００Ｂが完成する。
【００５８】
本変形例においては、図８に示すように、ピエゾ抵抗部２２の周辺には酸化シリコン膜２１による段差部２４Ａができている。このため、実施形態１と同じく、段差部２４Ａを目印として、配線引出部２６の形成が可能である。
以上述べたように、本変形例に係る半導体基板においては、実施形態１と同様の効果と、酸化シリコン膜２１を除去する工程を省略する効果を得ることができる。
【符号の説明】
【００５９】
１１…可動部、２０…シリコン基板、２１…酸化シリコン膜、２２，２２Ａ…ピエゾ抵抗部、２３，２３Ａ，２３Ｂ，２３Ｃ，２３Ｄ，２３Ｅ…シリコン拡散抵抗部、２４，２４Ａ…段差部、２５…絶縁層、２６，２６Ａ，２６Ｂ，２６Ｃ，２６Ｄ，２６Ｅ…配線引出部、２７，２７Ｂ，２７Ｃ，２７Ｄ，２７Ｅ…金属層、５３，５４…配線、７１…第１の姿勢検出センサー、７２…第２の姿勢検出センサー、１００，１００Ａ…光スキャナー、１１１…第１の可動部、１１２…第２の可動部、１１３，１１４…軸部、１２１，１２２…軸部、２００，２００Ａ，２００Ｂ…ピエゾ抵抗素子、７１０，７２０…ブリッジ回路、７１１，７１２，７１３，７１４，７２１，７２２，７２３，７２４，７３１，７３２，７３３，７３４…ピエゾ抵抗素子、Ｍ…光反射部、Ｊ１…第１の軸、Ｊ２…第２の軸。
【図１】
2017187570.tif 000003
【図２Ａ】
2017187570.tif 000004
【図２Ｂ】
2017187570.tif 000005
【図３】
2017187570.tif 000006
【図４Ａ】
2017187570.tif 000007
【図４Ｂ】
2017187570.tif 000008
【図４Ｃ】
2017187570.tif 000009
【図４Ｄ】
2017187570.tif 000010
【図４Ｅ】
2017187570.tif 000011
【図４Ｆ】
2017187570.tif 000012
【図４Ｇ】
2017187570.tif 000013
【図４Ｈ】
2017187570.tif 000014
【図４Ｉ】
2017187570.tif 000015
【図４Ｊ】
2017187570.tif 000016
【図５】
2017187570.tif 000017
【図６Ａ】
2017187570.tif 000018
【図６Ｂ】
2017187570.tif 000019
【図７Ａ】
2017187570.tif 000020
【図７Ｂ】
2017187570.tif 000021
【図８】
2017187570.tif 000022