(57)【要約】【課題】故障により規定電圧を超えた過昇圧を周辺回路素子の耐電圧以下に抑制する。【解決手段】制御回路５に制御されて入力電圧を目標の規定電圧まで昇圧する昇圧回路３の過昇圧抑制回路であって、前記昇圧回路３の前記規定電圧を超えて昇圧する過昇圧を検知する検知部１と、前記検知部１により過昇圧が検知されると、前記制御回路５に作用して前記昇圧回路３の昇圧動作を停止させ、前記昇圧回路３の出力電圧を前記規定電圧よりも高く、負荷となる周辺回路素子の耐電圧以下にクランプする昇圧停止部２と、を備えたものである。【選択図】図１
2017093108.tif 000002
【特許請求の範囲】
【請求項１】
制御回路に制御されて入力電圧を目標の規定電圧まで昇圧する昇圧回路の過昇圧抑制回路であって、
前記昇圧回路の前記規定電圧を超えて昇圧する過昇圧を検知する検知部と、
前記検知部により過昇圧が検知されると、前記制御回路に作用して前記昇圧回路の昇圧動作を停止させ、前記昇圧回路の出力電圧を前記規定電圧よりも高く、負荷となる周辺回路素子の耐電圧以下にクランプする昇圧停止部と、
を備えたことを特徴とする昇圧回路の過昇圧抑制回路。
【請求項２】
前記検知部は、降伏電圧が前記規定電圧よりも高く、前記周辺回路素子の耐電圧以下であるツェナーダイオードであることを特徴とする請求項１に記載の昇圧回路の過昇圧抑制回路。
【請求項３】
前記制御回路は、該制御回路の作動を許可又は禁止する信号の入力端子を備え、
前記昇圧停止部は、前記検知部により過昇圧が検知されると、前記制御回路の前記入力端子に前記制御回路の作動を禁止する信号を出力することを特徴とする請求項１又は２に記載の昇圧回路の過昇圧抑制回路。
【請求項４】
前記昇圧停止部は、前記検知部により過昇圧が検知されると、前記制御回路への電源電圧の供給を遮断することを特徴とする請求項１又は２に記載の昇圧回路の過昇圧抑制回路。
【請求項５】
前記昇圧回路の過昇圧のクランプ状態が継続すると前記昇圧回路の故障を判定する故障判定回路をさらに備えたことを特徴とする請求項１〜４のいずれか１項に記載の昇圧回路の過昇圧抑制回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧回路の過昇圧抑制回路に関し、特に故障により規定電圧を超えた過昇圧を周辺回路素子の耐電圧以下に抑制し得る昇圧回路の過昇圧抑制回路に係るものである。
【背景技術】
【０００２】
車両の姿勢に応じて所定の車輪に制動力を付与する横滑り防止装置（以下「ＥＳＣ：Electronic Stability Control」という）が知られている。このＥＳＣは、詳細には、車両が過大なオーバーステア状態又はアンダーステア状態にあり車両運動制御による制動力の付与が必要であるときに、制御対象車輪に制動力を付与して車両の旋回運動を安定させるオーバーステア抑制制御又はアンダーステア抑制制御を行うものである（例えば、特許文献１参照）。
【０００３】
ＥＳＣには、車両としてコースティングアイドルストップ機能を実現するために、エンジン再始動によるバッテリ電圧の低下時にも車両側へ車速信号の出力を継続させる機能が要求される。この機能を提供するために、ＥＳＣは車輪速センサへ電源電圧の供給を継続する必要がある。そこで、このようなバッテリ電圧の低下時においても、供給電圧が保持されるように、昇圧回路を搭載したＥＳＣの要求が増している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−６６６５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、このような昇圧回路においては、出力が規定電圧を超えて高電圧となる故障の発生が想定される。そこで、昇圧回路には、上記故障時においても、車両挙動が危険な状態にならないこと、また、周辺回路素子が発煙、発火しないことを保証するために、過昇圧を検知して出力電圧を遮断又は抑制する保護機能が必要である。
【０００６】
一般的な保護機能としては、規定電圧を超えて昇圧する高電圧故障をマイクロコンピュータにより検知し、昇圧回路の昇圧動作を停止させることが考えられる。この場合、上記高電圧故障の検知及び上記昇圧動作の停止の判断は、コンピュータプログラムに基づいた処理により行われるために、上記処理を瞬時に実行することができない。したがって、高電圧故障をマイクロコンピュータにより検知して昇圧回路の昇圧動作を停止させるまでの処理時間内も昇圧が続き、昇圧回路の出力電圧は、電源電圧供給先の周辺回路素子の耐電圧を超えて高電圧となるおそれがある。それにより、周辺回路素子も連鎖的に破壊されるおそれがある。
【０００７】
そこで、本発明は、このような問題点に対処し、故障により規定電圧を超えた過昇圧を周辺回路素子の耐電圧以下に抑制し得る昇圧回路の過昇圧抑制回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明による昇圧回路の過昇圧抑制回路は、制御回路に制御されて入力電圧を目標の規定電圧まで昇圧する昇圧回路の過昇圧抑制回路であって、前記昇圧回路の前記規定電圧を超えて昇圧する過昇圧を検知する検知部と、前記検知部により過昇圧が検知されると、前記制御回路に作用して前記昇圧回路の昇圧動作を停止させ、前記昇圧回路の出力電圧を前記規定電圧よりも高く、負荷となる周辺回路素子の耐電圧以下にクランプする昇圧停止部と、を備えたものである。
【発明の効果】
【０００９】
本発明によれば、故障による昇圧回路の過昇圧を検知してからリアルタイムに処理し、規定電圧を超えた過昇圧を周辺回路素子の耐電圧以下に抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明による昇圧回路の過昇圧抑制回路の第１実施形態を示す回路図である。
【図２】一般的に考えられる昇圧回路の過昇圧保護回路を示す回路図である。
【図３】図２の過昇圧保護回路の過昇圧保護動作を示すタイミングチャートである。
【図４】本発明による昇圧回路の過昇圧抑制回路の動作を説明するフローチャートである。
【図５】上記第１実施形態の過昇圧抑制動作を示すタイミングチャートである。
【図６】本発明による昇圧回路の過昇圧抑制回路の第２実施形態を示す回路図である。
【図７】本発明による昇圧回路の過昇圧抑制回路の第３実施形態を示す回路図である。
【図８】上記第３実施形態の過昇圧抑制動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態を添付図面に基づいて詳細に説明する。図１は本発明による昇圧回路の過昇圧抑制回路の第１実施形態を示す回路図である。この昇圧回路の過昇圧抑制回路は、バッテリ電圧を目標の規定電圧まで昇圧する昇圧回路の故障による過昇圧を抑制するもので、検知部１と、昇圧停止部２と、を備えて構成されている。
【００１２】
ここでは先ず、昇圧回路３の構成について説明する。この昇圧回路３は、バッテリ電圧ＶＢＡＴＴを目標の規定電圧ＶＴまで昇圧するもので、コイル４と、制御回路５と、ダイオード６と、昇圧コンデンサ７と、を備えて構成されている。
【００１３】
上記コイル４は、入力端をバッテリ電源に接続し、出力端を後述のダイオード６のアノードに接続しており、電流の通電及び遮断状態に応じて電力を蓄積及び放出するようになっている。
【００１４】
上記制御回路５は、上記コイル４への電流の通電及び遮断の繰り返し動作を制御するものであり、制御部８と、駆動部９と、電圧検出部１０と、電源部１１と、作動許可／禁止信号入力端子１２と、を備えた、例えば半導体集積回路である。
【００１５】
ここで、制御部８は、後述の駆動部９をオン・オフ駆動するためのパルス幅変調（ＰＷＭ）制御信号を生成して出力するものである。また、駆動部９は、コイル４の出力端と接地（ＧＮＤ）間に設けられ、上記制御部８からのＰＷＭ制御信号によりオン・オフ駆動してコイル４への電流の通電及び遮断を行わせるもので、例えばＭＯＳＦＥＴやＩＧＢＴ等の半導体素子から成るスイッチング素子である。
【００１６】
さらに、電圧検出部１０は、昇圧回路３の出力電圧（出力電圧が２つの抵抗Ｒ１，Ｒ２で分圧された分圧電圧）をモニタして、規定電圧ＶＴに相当する基準電圧（規定電圧ＶＴが２つの上記抵抗Ｒ１，Ｒ２で分圧された分圧電圧に相当する基準電圧）と比較し、その差分電圧を制御部８に出力するようになっている。これにより、上記制御部８は、上記電圧検出部１０から入力する差分電圧に応じたパルス幅及びデューティー比のＰＷＭ制御信号を生成して上記駆動部９に出力する。
【００１７】
さらにまた、電源部１１は、コイル４の入力端からバッテリ電圧ＶＢＡＴＴの供給を受けて、制御部８及び電圧検出部１０に電源電圧を供給するものである。そして、作動許可／禁止信号入力端子１２は、制御部８の作動を許可する作動許可信号又は作動を禁止する作動禁止信号の入力端子であり、該入力端子をハイ（high）にする作動許可信号が入力されると、制御部８は上記ＰＷＭ制御信号の生成及び出力動作を実行し、上記入力端子をロー（low）にする作動禁止信号が入力されると、制御部８は上記ＰＷＭ制御信号の生成及び出力動作を停止する。
【００１８】
上記ダイオード６は、上記制御回路５の駆動部９がオン駆動して導通状態にされた時に、後述の昇圧コンデンサ７に充電された電力が逆流して放電されるのを防止するためのもので、アノードをコイル４の出力端に電気的に接続し、カソードを昇圧回路３の出力端に電気的に接続して備えられている。
【００１９】
上記昇圧コンデンサ７は、コイル４から放出される電力を逐次蓄電するもので、一端をダイオード６のカソード（昇圧回路３の出力端）に接続し、他端を接地させて備えられている。なお、図１において、符号１３は、上記ダイオード６とは別のダイオードであり、カソードがコイル４の入力端に電気的に接続され、アノードがバッテリ電源の出力端に電気的に接続されている。
【００２０】
このように構成された昇圧回路３は、次のように動作する。即ち、通常は、制御回路５の作動許可／禁止信号入力端子１２は、ハイ（high）（作動許可信号が入力されている状態）に維持されている。したがって、制御回路５の制御部８は、上記ＰＷＭ制御信号の生成及び出力動作をする。これにより、上記ＰＷＭ制御信号によって駆動部９がオン・オフ駆動する。
【００２１】
ＰＷＭ制御信号によって駆動される駆動部９の、例えばスイッチング素子が導通してコイル４に電流が通電されているとき、コイル４に電力が蓄積される。このコイル４に蓄積された電力は、上記スイッチング素子が遮断してコイル４への通電が停止されたときに、ダイオード６を介して放出され、昇圧コンデンサ７を充電する。そして、この充電電圧が昇圧回路３の出力電圧となる。
【００２２】
昇圧回路３の出力電圧は、昇圧回路３の出力端とＧＮＤとの間に直列接続して設けられた２つの抵抗Ｒ１，Ｒ２（図１ではＲ２の一端が接地されている）によって分圧される。そして、この２つの抵抗Ｒ１，Ｒ２の接続部から取得される分圧電圧は、制御回路５の電圧検出部１０に入力される。
【００２３】
制御回路５においては、上記電圧検出部１０に入力した上記分圧電圧を上記基準電圧と比較し、分圧電圧が基準電圧よりも低いとき、即ち昇圧回路３の出力電圧が規定電圧ＶＴよりも低いときには、電圧検出部１０から出力される差分電圧に応じたＰＷＭ制御信号を生成して上記駆動部９に出力する。これにより、駆動部９が上記ＰＷＭ制御信号に応じたスイッチング動作をして昇圧回路３に昇圧動作を行わせ、昇圧回路３の出力電圧を規定電圧ＶＴまで昇圧する。
【００２４】
一方、上記分圧電圧が基準電圧よりも高くなったとき、即ち昇圧回路３の出力電圧が規定電圧ＶＴよりも高くなったときには、制御部８は、ＰＷＭ制御信号の出力を停止し、駆動部９のスイッチング動作を停止させる。これにより、昇圧回路３の昇圧動作が停止される。このようにして、昇圧回路３の昇圧及び昇圧停止動作が繰り返し実行されることにより、昇圧回路３の出力電圧は、規定電圧ＶＴに保持される。
【００２５】
次に、本発明による昇圧回路３の過昇圧抑制回路について説明する。本発明による昇圧回路３の過昇圧抑制回路は前記したように検知部１と、昇圧停止部２とを備えて構成されている。
上記検知部１は、上記昇圧回路３の出力端に入力端を電気的に接続して設けられている。この検知部１は、故障により昇圧回路３の規定電圧ＶＴを超えて昇圧する過昇圧を検知するためのものであり、入力端としてのカソードを昇圧回路３の出力端に電気的に接続したツェナーダイオードである。このツェナーダイオードとしては、降伏電圧が昇圧回路３の規定電圧ＶＴよりも高く、電源電圧供給先（負荷）となる周辺回路素子の耐電圧以下であるものが選択される。なお、上記過昇圧とは、故障時におけるような上記規定電圧ＶＴのばらつきの許容値を超えて昇圧することであり、通常時におけるような上記規定電圧ＶＴのばらつきの許容値内の昇圧ではない。
【００２６】
上記検知部１の出力端に入力端を電気的に接続すると共に、出力端を上記制御回路５の作動許可／禁止信号入力端子１２に電気的に接続して昇圧停止部２が設けられている。この昇圧停止部２は、上記検知部１において故障による過昇圧が検知されると、上記制御回路５に作用して昇圧回路３の昇圧動作を停止させ、昇圧回路３の出力電圧を規定電圧ＶＴよりも高く、上記周辺回路素子の耐電圧以下にクランプするもので、例えば半導体スイッチング素子で構成されている。
【００２７】
詳細には、上記昇圧停止部２は、エミッタを接地し、コレクタを制御回路５の作動許可／禁止信号入力端子１２に電気的に接続すると共に、ベースを検知部１としてのツェナーダイオードのアノードとＧＮＤとの間に直列接続して設けられた抵抗Ｒ３，Ｒ４（図１ではＲ４の一端が接地されている）の接続部に電気的に接続してベースにバイアス電圧が付与できるようにされた半導体スイッチング素子１４であり、例えばＮＰＮ型トランジスタで構成されている。
【００２８】
次に、このように構成された昇圧回路３の過昇圧抑制回路の動作について説明する。
故障により昇圧回路３の昇圧が規定電圧ＶＴを超えて過昇圧となるのは、昇圧電圧をモニタするための分圧電圧の取得に使用される分圧抵抗Ｒ１，Ｒ２の抵抗Ｒ１が断線したり、分圧抵抗Ｒ１，Ｒ２が劣化して分圧比が変化したり、又は、電圧検出部１０の入力端が導電性異物等によりＧＮＤへ短絡したりした場合に生じる。
【００２９】
上記のような昇圧回路３の過昇圧故障に対する保護回路として一般には、図２に示すような回路構成が考えられる。即ち、昇圧回路３の出力端とＧＮＤとの間に直列接続して設けられた分圧抵抗Ｒ５，Ｒ６（図２ではＲ６の一端が接地されている）により、出力電圧が分圧された分圧電圧を例えばマイクロコンピュータ１５により検出し、回路故障により昇圧回路３の出力が規定電圧ＶＴを超えて上昇し、上記分圧電圧が過昇圧（以下、「故障」という）を検知する閾値（予め設定された設定電圧ＶＳ）を超えた場合に、制御回路５に昇圧動作を停止させる構成である。
【００３０】
しかし、このような構成においては、マイクロコンピュータ１５による故障の判定から制御回路５に昇圧動作を停止させる一連の処理がコンピュータプログラム処理により実行されるため、故障の検知から昇圧動作の停止までタイムラグが生じる。したがって、図３（ｂ）に示すように、故障の検知（時刻ｔ１）から昇圧動作の停止（時刻ｔ２）までの処理時間内も、昇圧回路３の昇圧動作が継続して行われ、その結果、同図（ａ）に示すように昇圧回路３の昇圧電圧が周辺回路素子の耐電圧を超えてしまって周辺回路素子を破壊するおそれがある。
【００３１】
そこで、本発明による昇圧回路３の過昇圧抑制回路は、上記問題に対処して故障の検知と昇圧回路３の昇圧動作の停止をリアルタイムに実行しようとするものである。以下、本発明による昇圧回路３の過昇圧抑制回路の第１実施形態の動作について、図４に示すフローチャートを参照して詳細に説明する。
【００３２】
先ず、ステップＳ１は、昇圧回路３が故障し、出力電圧が規定電圧ＶＴを超えて昇圧した場合である。この場合、上記出力電圧が上記規定電圧ＶＴよりも高く、周辺回路素子の耐電圧以下に設定された設定電圧ＶＳを超えると（図５の時刻ｔ１）、ステップＳ２に進む。
【００３３】
ステップＳ２においては、検知部１がオン駆動し、昇圧回路３の過昇圧の故障が検知される。詳細には、昇圧回路３の出力電圧が、例えば検知部１としてのツェナーダイオードの降伏電圧（設定電圧ＶＳ）を超える（ツェナーダイオードがオン駆動する）とツェナーダイオードにカソードからアノードに向かう逆電流が流れる。そして、この状態を検知部１による故障検知という。
【００３４】
ステップＳ３においては、昇圧停止部２が駆動して昇圧回路３の昇圧動作を停止する。詳細には、検知部１（ツェナーダイオード）がオン駆動して上記逆電流が分圧抵抗Ｒ３，Ｒ４を通って流れると、昇圧停止部２としての半導体スイッチング素子１４のベースにバイアス電圧が付与される。これにより、半導体スイッチング素子１４はオン駆動し、コレクタ電圧がロー（low）となる。即ち、制御回路５の作動許可／禁止信号入力端子１２に作動禁止信号が入力された状態となる。
【００３５】
上記検知部１がオン駆動され、昇圧停止部２がオン駆動している間、上記制御回路５の制御部８は、ＰＷＭ制御信号の生成及び出力を停止する。これにより、昇圧回路３の昇圧動作が停止される。昇圧回路３の昇圧動作の停止中においては、昇圧コンデンサ７に蓄積された電力は、充電補充されることなく、周辺回路の駆動により消費され、昇圧回路３の出力は低下する。そして、昇圧回路３の出力が上記設定電圧ＶＳを下回ると、即ち、昇圧回路３の出力がツェナーダイオードの降伏電圧を下回ると、ステップＳ４に進む。
【００３６】
ステップＳ４においては、検知部１がオフ駆動され、ツェナーダイオードの逆電流が停止する。これにより、昇圧停止部２の半導体スイッチング素子１４のベースにバイアス電圧が付与されなくなるため、昇圧停止部２がオフ駆動される。昇圧停止部２のオフ駆動により、制御回路５の作動許可／禁止信号入力端子１２はハイ（high）となり、作動許可信号が入力された状態となる。そして、ステップＳ５に進む。
【００３７】
ステップＳ５においては、制御回路５の制御部８におけるＰＷＭ制御信号の生成及び出力動作が再開され、該ＰＷＭ制御信号に基づいた昇圧回路３の昇圧動作が再開される。これにより、昇圧回路３の出力電圧は上昇を再開する。
【００３８】
昇圧回路３の出力電圧が再び上記設定電圧ＶＳを超えると、ステップＳ２に戻って検知部１のオン駆動、ステップＳ３の昇圧回路３の昇圧動作の停止、ステップＳ４の検知部１のオフ駆動、ステップＳ５の昇圧動作の再開が順次実行される。そして、以降、この一連の動作は、繰り返し実行される。これにより、昇圧回路３の出力は、規定電圧ＶＴよりも高く、負荷となる周辺回路素子の耐電圧以下の設定電圧ＶＳに保持（クランプ）されることになる。このように、昇圧回路３の故障時においても、その出力電圧は、周辺回路素子の耐圧以下にクランプされるため、周辺回路素子が破壊されるのを防止することができる。
【００３９】
なお、図５は、同図（ａ）に示すように、昇圧回路３の出力電圧が設定電圧ＶＳを超えて検知部１がオン駆動することにより故障が検出されると（時刻ｔ１）、同図（ｂ）に示すように直ちに昇圧停止部２が昇圧停止動作を実行することを示している。また、同図（ｂ）は昇圧回路３の出力電圧が設定電圧ＶＳに達した時刻ｔ１以降の本発明による過昇圧抑制回路の作動状態を示しており、同図（ａ）は過昇圧抑制回路の動作及び非動作に応じて昇圧回路３の出力電圧が上記設定電圧ＶＳを基準に上昇及び下降を繰り返し、その結果、昇圧回路３の出力電圧が略設定電圧ＶＳにクランプされることを示している。
【００４０】
図６は本発明による昇圧回路３の過昇圧抑制回路の第２実施形態を示す概略構成図である。以下、第２実施形態について説明する。ここでは、第１実施形態と異なる部分について説明する。
上記第２実施形態において、第１実施形態と異なる部分は、昇圧停止部２の構成である。第２実施形態における昇圧停止部２は、検知部１のオン・オフ駆動に応じてオン・オフ駆動する第１のスイッチング素子１６と、該第１のスイッチング素子１６のオン・オフ駆動により駆動される第２のスイッチング素子１７と、該第２のスイッチング素子１７のオン・オフ駆動により駆動される第３のスイッチング素子１８とを備えて構成されている。
【００４１】
上記第１のスイッチング素子１６は、上記第１実施形態における昇圧停止部２の半導体スイッチング素子１４と同じ構成を有するものであり、エミッタを接地し、ベースを抵抗Ｒ３，Ｒ４の抵抗Ｒ３を介して検知部１としてのツェナーダイオードのアノードに電気的に接続し、コレクタを後述の第２のスイッチング素子１７のベースに抵抗Ｒ７を介して電気的に接続した、例えばＮＰＮ型トランジスタで構成されている。
【００４２】
上記第２のスイッチング素子１７は、エミッタを接地し、ベースを抵抗Ｒ７を介して上記第１のスイッチング素子１６のコレクタに電気的に接続すると共に、ベースとＧＮＤ間に抵抗Ｒ８を挿入し、さらに、ベースとバッテリ電源（コイル４の入力端）との間にプルアップ抵抗Ｒ１１を備えている。また、第２のスイッチング素子１７は、コレクタを後述の第３のスイッチング素子１８のベースにバイアス電圧を付与するための抵抗Ｒ９，Ｒ１０の抵抗Ｒ１０を介して第３のスイッチング素子１８のベースに電気的に接続して設けられており、例えばＮＰＮ型トランジスタが適用される。これにより、第２のスイッチング素子１７は、検知部１による昇圧回路３の故障検知動作時を除いては、上記プルアップ抵抗Ｒ１１によりベース電圧がハイ（high）に維持されて常時オン駆動するようになっている。
【００４３】
上記第３のスイッチング素子１８は、エミッタをバッテリ電源（コイル４の入力端）に接続し、コレクタを制御回路５の電源部１１に電気的に接続すると共に、ベースをバッテリ電源（コイル４の入力端）と第２のスイッチング素子１７のコレクタとの間に直列接続して設けられた抵抗Ｒ９，Ｒ１０（図６ではＲ１０の一端が第２のスイッチング素子１７のコレクタに接続されている）の接続部に電気的に接続してベースにバイアス電圧が付与できるように構成された、例えばＰＮＰ型トランジスタである。
【００４４】
次に、このように構成された第２実施形態の動作について説明する。
昇圧回路３の出力が故障を検知するための設定電圧ＶＳに達していないとき（故障検知動作時以外のとき）には、検知部１はオフ駆動し、昇圧停止部２の第１のスイッチング素子１６もオフ駆動している。したがって、昇圧停止部２の第２のスイッチング素子１７は、プルアップ抵抗Ｒ１１を介してベース電圧が付与され、オン駆動しており、第３のスイッチング素子１８の抵抗Ｒ９，Ｒ１０を通してコレクタ電流が流れている。これにより、上記抵抗Ｒ９，Ｒ１０を流れる電流により、第３のスイッチング素子１８のベースに電圧が付与され、第３のスイッチング素子１８もオン駆動している。したがって、この第３のスイッチング素子１８を介してバッテリ電圧ＶＢＡＴＴが制御回路５の電源部１１に供給されるため、制御回路５の各部が駆動して前述したように昇圧回路３の昇圧動作が実行されることになる。
【００４５】
一方、昇圧回路３が故障して出力電圧が規定電圧ＶＴを超えて上昇し（図４のステップＳ１）、故障を検知するための設定電圧ＶＳを超えると、検知部１がオン駆動し（図４のステップＳ２）、ツェナーダイオードに逆電流が流れる。これにより、第１のスイッチング素子１６の抵抗Ｒ３，Ｒ４を流れる電流により、第１のスイッチング素子１６のベースにバイアス電圧が付与され、第１のスイッチング素子１６がオン駆動する。
【００４６】
第１のスイッチング素子１６がオン駆動すると、第１のスイッチング素子１６のコレクタ電位がロー（low）となり、第２のスイッチング素子１７のベース電圧が低下する。そのため、第２のスイッチング素子１７がオフ駆動する。これにより、第２のスイッチング素子１７のコレクタ電流が遮断されるため、第３のスイッチング素子１８のベースにバイアス電圧が付与されず、第３のスイッチング素子１８もオフ駆動する。したがって、制御回路５の電源部１１への電源供給が遮断されて制御回路５の駆動がオフ駆動され、昇圧回路３の昇圧動作が停止される（図４のステップＳ３）。
【００４７】
昇圧回路３における昇圧動作の停止状態が続くと、昇圧コンデンサ７に蓄積された電力が消費されて昇圧回路３の出力電圧が低下する。そして、昇圧回路３の出力電圧が設定電圧ＶＳを下回ると検知部１がオフ駆動する（図４のステップＳ４）。これにより、昇圧停止部２による制御回路５への電源供給が回復して昇圧回路３の昇圧動作が再開される（図４のステップＳ５）。
【００４８】
上記第２実施形態においても、第１実施形態と同様に、図４に示すステップＳ２〜Ｓ５が繰り返し実行される。その結果、図５（ａ）に示すように、故障時においても昇圧回路３の出力電圧は、規定電圧ＶＴよりも高く、負荷となる周辺回路素子の耐電圧以下の略設定電圧ＶＳに維持（クランプ）されることになる。
【００４９】
なお、上記第２実施形態において制御回路５は、作動許可／禁止信号入力端子１２を有するものであっても、有しないものであってもよい。第２実施形態において制御回路５が作動許可／禁止信号入力端子１２を有している場合には、上記作動許可／禁止信号入力端子１２は常時、ハイ（high）に設定しておけばよい。
【００５０】
図７は本発明による昇圧回路３の過昇圧抑制回路の第３実施形態を示す回路図である。以下、第３実施形態について説明する。ここでは、第１実施形態と異なる部分について説明する。
第３実施形態は、第１実施形態に追加して故障を判定する故障判定回路としての、例えばマイクロコンピュータ１９を備えたものである。
【００５１】
詳細には、上記マイクロコンピュータ１９は、昇圧回路３の故障時における出力電圧のクランプ状態を予め設定された時間だけモニタし、クランプ状態が設定時間を経過すると昇圧回路３の昇圧動作を完全に停止させるようになっている。
【００５２】
より詳細には、マイクロコンピュータ１９は、昇圧回路３の出力端とＧＮＤとの間に直列接続された分圧抵抗Ｒ５，Ｒ６の接続部から出力電圧が分圧された分圧電圧を入力し、該分圧電圧を故障判定をするための基準電圧（設定電圧ＶＳの分圧電圧に略等しい）と比較し、分圧電圧が基準電圧を超えると故障を判定する（図８（ｃ）の時刻ｔ１）。
【００５３】
同時に、昇圧回路３の故障時における出力電圧のクランプ状態を上記設定時間モニタし、クランプ状態が設定時間を経過すると（図８（ｃ）の時刻ｔ３）、昇圧停止部２としての半導体スイッチング素子１４のベースに抵抗Ｒ１２を介して所定電圧を出力し、ベースにバイアス電圧を付与する。これにより、半導体スイッチング素子１４は、検知部１の動作に無関係にオン駆動し、制御回路５の作動許可／禁止信号入力端子１２をロー（low）に設定して昇圧回路３の昇圧動作を完全に停止させる。
【００５４】
昇圧回路３の昇圧動作の完全停止に伴って、図８（ａ）に示すように、昇圧回路３の出力電圧は、バッテリ電圧ＶＢＡＴＴまで低下することになる。これにより、検知部１はオフ駆動し、本発明による過昇圧抑制回路は、同図（ｂ）に示すように、見かけ上、非動作状態となる。
【００５５】
即ち、検知部１がオフ駆動すると、上記第１実施形態においては、昇圧停止部２がオフ駆動して昇圧回路３の昇圧動作が再開されるところ、上記第３実施形態においては、図８（ｃ）に示す時刻ｔ３以降、昇圧停止部２は、マイクロコンピュータ１９によってオン駆動されるため、制御回路５の作動許可／禁止信号入力端子１２はロー（low）に設定された状態が維持される。そして、同図（ａ）に示すように、昇圧回路３の昇圧動作は停止されたままとなる。
【００５６】
このように、上記第３実施形態によれば、昇圧回路３に故障が発生しても、出力電圧を周辺回路素子の耐電圧以下に保持することができると共に、マイクロコンピュータ１９により回路故障を明確に判別して昇圧回路３及び周辺回路を安全な状態に遷移させることができる。
【００５７】
なお、上記マイクロコンピュータ１９は、回路故障が明確になった場合には、昇圧回路３の昇圧動作を完全に停止させるのと同時に、図８（ｄ）に示すように車両の警告灯を点灯して異常を通知したり、アイドルストップ機能を停止したりするようにしてもよい。
【００５８】
また、上記第３実施形態においては、故障を判定する故障判定回路を第１実施形態に追加した場合について説明したが、本発明はこれに限られず、故障判定回路を第２実施形態に追加してもよい。
【００５９】
本発明による昇圧回路の過昇圧抑制回路は、ＥＳＣに搭載される昇圧回路に適用されるものに限られず、入力電圧を規定電圧ＶＴまで昇圧するための如何なる昇圧回路にも適用することができる。
【符号の説明】
【００６０】
１…検知部
２…昇圧停止部
３…昇圧回路
５…制御回路
１２…作動許可／禁止信号入力端子
１９…マイクロコンピュータ（故障判定回路）
【図１】
2017093108.tif 000003
【図２】
2017093108.tif 000004
【図３】
2017093108.tif 000005
【図４】
2017093108.tif 000006
【図５】
2017093108.tif 000007
【図６】
2017093108.tif 000008
【図７】
2017093108.tif 000009
【図８】
2017093108.tif 000010