(57)【要約】【課題】低抵抗なグラフェン層を含む配線を備える半導体装置を提供すること。【解決手段】半導体装置は、基板１００と、基板１００上に設けられた配線１０とを含む。配線１０は、第１の触媒層４００と、第１の触媒層４００の側面にコンタクトするグラフェン層５００と、グラフェン層５００の下面にコンタクトする非触媒層２０１とを含む。【選択図】      図２Ａ
2017168505.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた一つまたは複数の配線とを具備してなり、
前記一つまたは複数の配線の各々は、
第１の触媒層と、
第１の触媒層の側面にコンタクトするグラフェン層と、
前記グラフェン層の下面にコンタクトする非触媒層と
を具備してなることを特徴とする半導体装置。
【請求項２】
第２の触媒層をさらに具備してなり、前記第２の触媒層の側面に前記グラフェン層はコンタクトし、前記第２の触媒層は前記グラフェン層を介して前記第１の触媒層に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
第１のプラグおよび第２のプラグをさらに具備してなり、
前記第１の触媒層は前記第１のプラグを介して前記基板に接続され、
前記第２の触媒層は前記第２のプラグを介して前記基板に接続されることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記非触媒層は絶縁性を有することを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置。
【請求項５】
前記非触媒層は導電性を有することを特徴とする請求項請求項１ないし３のいずれか１項に記載の半導体装置。
【請求項６】
前記第１の触媒層と前記第２の触媒層との間の前記グラフェン層内に設けられた第３の触媒層と、
前記第３の触媒層の下面にコンタクトする第３のプラグと
をさらに具備してなり、
前記第３のプラグは前記基板に達しないことを特徴とする請求項２ないし５のいずれ１項に記載の半導体装置。
【請求項７】
基板上に絶縁膜を形成する工程と、
前記絶縁膜上に非触媒層を形成する工程と、
前記非触媒層中に貫通孔を形成する工程と、
前記非触媒層の前記貫通孔に対応する領域上に触媒層を形成する工程と、
前記触媒層を成長起点としてグラフェンを成長させ、前記非触媒層の上面上にグラフェン層を形成する工程と
を具備してなることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、グラフェン層を含む配線（グラフェン配線）を備える半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩ配線構造において、配線の微細化が進み、電子の界面非弾性散乱による電気抵抗率の上昇、電流密度の増加、ストレスマイグレーションまたはエレクトロマイグレーションによる信頼性の劣化等の問題が生じている。これを解決するために、ＬＳＩの配線材料として、低抵抗金属である銅が主に用いられている。しかし、今後、配線構造の微細化がさらに進むと、銅を用いても上記問題が生じる。
【０００３】
そこで、ＬＳＩの配線材料として、グラフェンを用いることが検討されている。グラフェンは、量子化伝導（いわゆる、バリスティック（ballistic）伝導）をすることが知られており、既存の金属材料に替わる超低抵抗材料として期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１８３２１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、低抵抗なグラフェン配線を備える半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、基板と、前記基板上に設けられた一つまたは複数の配線とを具備してなる。前記一つまたは複数の配線の各々は、第１の触媒層と、第１の触媒層の側面にコンタクトするグラフェン層と、前記グラフェン層の下面にコンタクトする非触媒層とを具備してなる。
【０００７】
実施形態の半導体装置の製造方法は、基板上に非触媒層を形成する工程と、前記非触媒層中に貫通孔を形成する工程と、前記非触媒層の前記貫通孔に対応する領域上に触媒層を形成する工程とを具備してなる。前記製造方法は、さらに、前記触媒層を成長起点としてグラフェンを成長させ、前記非触媒層の上面上にグラフェン層を形成する工程を具備してなる。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の実施形態第に係る半導体装置を示す平面図である。
【図２Ａ】図２Ａは、図１の一点鎖線２Ａ−２Ａに沿った断面図である。
【図２Ｂ】図２Ｂは、図１の一点鎖線２Ｂ−２Ｂに沿った断面図である。
【図２Ｃ】図２Ｃは、図１の一点鎖線２Ｃ−２Ｃに沿った断面図である。
【図３】図３は、第１の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図４Ａ】図４Ａは、図３の一点鎖線４Ａ−４Ａに沿った断面図である。
【図４Ｂ】図４Ｂは、図３の一点鎖線４Ｂ−４Ｂに沿った断面図である。
【図４Ｃ】図４Ｃは、図３の一点鎖線４Ｃ−４Ｃに沿った断面図である。
【図５】図５は、図３に続く第１の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図６Ａ】図６Ａは、図５の一点鎖線６Ａ−６Ａに沿った断面図である。
【図６Ｂ】図６Ｂは、図５の一点鎖線６Ｂ−６Ｂに沿った断面図である。
【図６Ｃ】図６Ｃは、図５の一点鎖線６Ｃ−６Ｃに沿った断面図である。
【図７】図７は、図５に続く第１の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図８Ａ】図８Ａは、図７の一点鎖線８Ａ−８Ａに沿った断面図である。
【図８Ｂ】図８Ｂは、図７の一点鎖線８Ｂ−８Ｂに沿った断面図である。
【図８Ｃ】図８Ｃは、図７の一点鎖線８Ｃ−８Ｃに沿った断面図である。
【図９】図９は、図７に続く第１の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図１０Ａ】図１０Ａは、図９の一点鎖線１０Ａ−１０Ａに沿った断面図である。
【図１０Ｂ】図１０Ｂは、図９の一点鎖線１０Ｂ−１０Ｂに沿った断面図である。
【図１０Ｃ】図１０Ｃは、図９の一点鎖線１０Ｃ−１０Ｃに沿った断面図である。
【図１１】図１１は、図９に続く第１の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図１２Ａ】図１２Ａは、図１１の一点鎖線１２Ａ−１２Ａに沿った断面図である。
【図１２Ｂ】図１２Ｂは、図１１の一点鎖線１２Ｂ−１２Ｂに沿った断面図である。
【図１２Ｃ】図１２Ｃは、図１１の一点鎖線１２Ｃ−１２Ｃに沿った断面図である。
【図１３】図１２Ｂの破線で囲まれた領域内のグラフェン層の構造を模式的に示す断面図である。
【図１４】図１４は、グラフェンの触媒機能を持たない下地層上にグラフェン層が形成される様子を模式的に示す断面図である。
【図１５】図１５は、グラフェンの触媒機能を持つ下地層上に形成されたグラフェン層を模式的に示す断面図である。
【図１６】図１６は、第２の実施形態第に係る半導体装置を示す平面図である。
【図１７Ａ】図１７Ａは、図１６の一点鎖線１７Ａ−１７Ａに沿った断面図である。
【図１７Ｂ】図１７Ｂは、図１６の一点鎖線１７Ｂ−１７Ｂに沿った断面図である。
【図１７Ｃ】図１７Ｃは、図１６の一点鎖線１７Ｃ−１７Ｃに沿った断面図である。
【図１８】図１７Ｂの破線で囲まれた領域内のグラフェン層の構造を模式的に示す断面図である。
【図１９】図１９は、第３の実施形態第に係る半導体装置を示す平面図である。
【図２０Ａ】図２０Ａは、図１９の一点鎖線２０Ａ−２０Ａに沿った断面図である。
【図２０Ｂ】図２０Ｂは、図１９の一点鎖線２０Ｂ−２０Ｂに沿った断面図である。
【図２０Ｃ】図２０Ｃは、図１９の一点鎖線２０Ｃ−２０Ｃに沿った断面図である。
【図２０Ｄ】図２０Ｄは、図１９の一点鎖線２０Ｄ−２０Ｄに沿った断面図である。
【図２１】図２１は、図１９に続く第３の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図２２Ａ】図２２Ａは、図２１の一点鎖線２２Ａ−２２Ａに沿った断面図である。
【図２２Ｂ】図２２Ｂは、図２１の一点鎖線２２Ｂ−２２Ｂに沿った断面図である。
【図２２Ｃ】図２２Ｃは、図２１の一点鎖線２２Ｃ−２２Ｃに沿った断面図である。
【図２２Ｄ】図２２Ｄは、図２１の一点鎖線２２Ｄ−２２Ｄに沿った断面図である。
【図２３】図２３は、図２１に続く第３の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図２４Ａ】図２４Ａは、図２３の一点鎖線２４Ａ−２４Ａに沿った断面図である。
【図２４Ｂ】図２４Ｂは、図２３の一点鎖線２４Ｂ−２４Ｂに沿った断面図である。
【図２４Ｃ】図２４Ｃは、図２３の一点鎖線２４Ｃ−２４Ｃに沿った断面図である。
【図２４Ｄ】図２４Ｄは、図２３の一点鎖線２４Ｄ−２４Ｄに沿った断面図である。
【図２５】図２５は、図２３に続く第３の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図２６Ａ】図２６Ａは、図２５の一点鎖線２６Ａ−２６Ａに沿った断面図である。
【図２６Ｂ】図２６Ｂは、図２５の一点鎖線２６Ｂ−２６Ｂに沿った断面図である。
【図２６Ｃ】図２６Ｃは、図２５の一点鎖線２６Ｃ−２６Ｃに沿った断面図である。
【図２６Ｄ】図２６Ｄは、図２５の一点鎖線２６Ｄ−２６Ｄに沿った断面図である。
【図２７】図２７は、図２５に続く第３の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図２８Ａ】図２８Ａは、図２７の一点鎖線２８Ａ−２８Ａに沿った断面図である。
【図２８Ｂ】図２８Ｂは、図２７の一点鎖線２８Ｂ−２８Ｂに沿った断面図である。
【図２８Ｃ】図２８Ｃは、図２７の一点鎖線２８Ｃ−２８Ｃに沿った断面図である。
【図２８Ｄ】図２８Ｄは、図２７の一点鎖線２８Ｄ−２８Ｄに沿った断面図である。
【図２９】図２９は、第４の実施形態第に係る半導体装置を示す平面図である。
【図３０Ａ】図３０Ａは、図２９の一点鎖線３０Ａ−３０Ａに沿った断面図である。
【図３０Ｂ】図３０Ｂは、図２９の一点鎖線３０Ｂ−３０Ｂに沿った断面図である。
【図３０Ｃ】図３０Ｃは、図２９の一点鎖線３０Ｃ−３０Ｃに沿った断面図である。
【図３１】図３１は、第４の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図３２Ａ】図３２Ａは、図３１の一点鎖線３２Ａ−３２Ａに沿った断面図である。
【図３２Ｂ】図３２Ｂは、図３１の一点鎖線３２Ｂ−３２Ｂに沿った断面図である。
【図３２Ｃ】図３２Ｃは、図３１の一点鎖線３２Ｃ−３２Ｃに沿った断面図である。
【図３３】図３３は、図３１に続く第４の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図３４Ａ】図３４Ａは、図３３の一点鎖線３４Ａ−３４Ａに沿った断面図である。
【図３４Ｂ】図３４Ｂは、図３３の一点鎖線３４Ｂ−３４Ｂに沿った断面図である。
【図３４Ｃ】図３４Ｃは、図３３の一点鎖線３４Ｃ−３４Ｃに沿った断面図である。
【図３５】図３５は、図３３に続く第４の実施形態第に係る半導体装置の製造方法を説明するための平面図である。
【図３６Ａ】図３６Ａは、図３５の一点鎖線３６Ａ−３６Ａに沿った断面図である。
【図３６Ｂ】図３６Ｂは、図３５の一点鎖線３６Ｂ−３６Ｂに沿った断面図である。
【図３６Ｃ】図３６Ｃは、図３５の一点鎖線３６Ｃ−３６Ｃに沿った断面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら本発明の実施形態を説明する。図面は、模式的または概念的なものであり、各図面の寸法および比率等は、必ずしも現実のものと同一であるとは限らない。また、図面において、同一符号は同一または相当部分を付してあり、重複した説明は必要に応じて行う。
【００１０】
（第１の実施形態）
図１は、第１の実施形態第に係る半導体装置を示す平面図である。図２Ａ、図２Ｂおよび図２Ｃは、それぞれ、図１の一点鎖線Ａ−Ａ、一点鎖線Ｂ−Ｂおよび一点鎖線Ｃ−Ｃに沿った断面図である。
【００１１】
本実施形態の半導体装置は、複数のグラフェン配線１０を備えている。図１には、例示として三本のライン状のグラフェン配線１０が示されている。これらのグラフェン配線１０は、その配線長手方向に対して垂直な方向に配置されている。なお、グラフェン配線１０の数は、一本、二本または４本以上でも構わない。
【００１２】
各グラフェン配線１０は、一つのグラフェン層５００、二つの触媒層４００（第１の触媒層、第２の触媒層）および一つの下地層（非触媒層）２０１を含む。
【００１３】
二つの触媒層４００の間にはグラフェン層５００が設けられている。二つの触媒層４００はグラフェン層５００によって接続されている。二つの触媒層４００の互いに対向する側面Ｓ１，Ｓ２にグラフェン層５００はコンタクトしている。グラフェン層５００下には下地層２０１が設けられている。グラフェン層５００の下面に下地層２０１はコンタクトしている。
【００１４】
グラフェン層５００は、二つの触媒層４００の互いに対向する側面Ｓ１，Ｓ２の間以外の領域内にも設けられている。上記領域内のグラフェン層５００はプロセス上の理由で形成されている。プロセス上の理由とは、図９の平面図の触媒層４００の四つの側面からグラフェンが成長し、そして、図１１の平面図の触媒層４００の四つの側面を囲むようにグラフェン層５００が形成されることである。
【００１５】
同様に、上記領域内のグラフェン層５００下の下地層２０１もプロセス上の理由で形成されている。プロセス上の理由とは、図９の平面図の露出している下地層２０１上にグラフェン層が形成されることである。上記露出している下地層２０１は、図９において、左右方向において対向する二つの触媒層４００の間の領域（第１の領域）の下地層２０１と、それ以外の領域（第２の領域）の下地層２０１とに分けられる。上記領域内のグラフェン層５００とは、上記第２の領域内のグラフェン層である。同様に、グラフェン層５００が存在しない領域（例えば、層間絶縁膜３００）下にも下地層２０１は設けられている。
【００１６】
触媒層４００は、グラフェンを成長させるための触媒としての機能を持つ。なお、本願明細書において、グラフェンは、単層グラフェン、および、複数の単層グラフェンが堆積された層（積層グラフェン）の少なくとも一方を含む。また、グラフェン層は、グラフェンを含む層である。
【００１７】
触媒層４００の材料は、例えば、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、Ｆｅ（鉄）、ルテニウム（Ｒｕ）もしくは銅（Ｃｕ）、または、Ｃｏ、Ｎｉ、Ｆｅ、ＲｕもしくはＣｕを含む合金、または、Ｃｏ、Ｎｉ、Ｆｅ、ＲｕもしくはＣｕの炭化物である。
【００１８】
触媒層４００は、上記材料を含む単層膜または積層膜である。触媒層４００が分散して微粒子化した状態では、グラフェンがうまく成長せず、または、グラフェン層が不連続となって形成される可能性がある。そのため、触媒層４００は連続膜であることが望ましい。
【００１９】
二つの触媒層４００の間の距離（配線１０の長手方向の寸法）はグラフェン中の電子の平均自由長以上であり、例えば、０．１μｍ以上、好ましくは１μｍ以上である。なお、平均自由長以上のグラフェンを成長できるのであれば、触媒層４００の数は一つでも構わない。
【００２０】
本実施形態では、触媒層４００の上面はグラフェン層５００の上面よりも低いが、触媒層４００の上面はグラフェン層５００の上面よりも低くても構わない。また、触媒層４００の上面はグラフェン層５００の上面の高さと同じでも構わない。
【００２１】
一方、下地層２０１はグラフェンを成長させるための触媒としての機能を持たない。本実施形態では、下地層２０１は絶縁性を有する。下地層２０１の材料は、例えば、酸化銅や酸化ニッケル等の触媒層４００の材料の酸化物、または、シリコン酸化物よりもグラフェンが吸着しやすい酸化アルミニウム（例えば、Ａｌ2 Ｏ3 ）等の金属酸化物である。
【００２２】
グラフェン層５００上には層間絶縁膜６００が設けられている。層間絶縁膜６００中には触媒層４００にコンタクトするプラグ（不図示）が設けられている場合もある。
【００２３】
各グラフェン配線１０は、本実施形態では、図２Ａおよび図２Ｂに示されるように、二つのプラグ（第１のプラグ、第２のプラグ）２０２の上面に接続されている。より詳細には、グラフェン配線１０の触媒層４００の下面がプラグ２０２の上面に接続されている。プラグ２０２上に触媒層４００を選択的に形成する方法を採用した場合、触媒層４００の下面の面積とプラグ２０２の上面の面積は略同じである。触媒層４００の下面の面積とプラグ２０２の上面の面積との大小関係は特に限定はない。
【００２４】
本実施形態では、プラグ２０２の下面は基板１００に接続されている。より詳細には、プラグ２０２の下面は、例えば、基板１００内のＭＯＳトランジスタ（不図示）のソース領域もしくはドレイン領域、または、配線（不図示）に接続される。層間絶縁膜２００中に配線がある場合、プラグ２０２の下面は配線に接続される場合もある。なお、プラグ２０２の下面は、ＭＯＳトランジスタ以外の素子（例えば、キャパシタ）に接続されても構わない。
【００２５】
以下、本実施形態の半導体装置をその製造方法に従いながらさらに説明する。
【００２６】
図３は、本実施形態の半導体装置の製造方法を説明するための平面図を示している。図４Ａ、図４Ｂおよび図４Ｃは、それぞれ、図３の一点鎖線４Ａ−４Ａ、一点鎖線４Ｂ−４Ｂおよび一点鎖線４Ｃ−４Ｃに沿った断面図である。このような平面図および断面図の関係は、図５の平面図および図６Ａ−６Ｃの断面図、図７の平面図および図８Ａ−８Ｃの断面図、図９の平面図および図１０Ａ−１０Ｃの断面図、ならびに、図１１の平面図および図１２Ａ−１２Ｃの断面図にもある。
【００２７】
［図３、図４Ａ、図４Ｂ、図４Ｃ］
基板１００上に層間絶縁膜２００が形成される。基板１００は、例えば、シリコン基板等の半導体基板を含む。半導体基板上にはＭＯＳトランジスタやキャパシタ等の素子が形成されている。基板１００は、半導体基板上に設けられた配線をさらに備えていても構わない。配線は、例えば、ダマシン型構造を有する配線である。
【００２８】
層間絶縁膜２００上に下地層２０１が形成される。ここでは、下地層２０１の材料は絶縁体であり、例えば、酸化アルミニウムである
［図５、図６Ａ、図６Ｂ、図６Ｃ］
下地層２０１および層間絶縁膜２００を貫通し、基板１００に達する接続孔２０３が形成され、その後、接続孔２０３を埋め込むように下地層２０１を含む領域上にプラグとなる導電膜２０２が形成される。層間絶縁膜２００の材料は、例えば、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）である。導電膜２０２の材料は、例えば、Ｃｕ、ＡｌもしくはＷ、または、その合金である。
【００２９】
［図７、図８Ａ、図８Ｂ、図８Ｃ］
ＣＭＰ（Chemical Mechanical Polishing）プロセスにより、接続孔２０３外の導電膜２０２が除去されるとともに、下地層２０１および導電膜２０２を含む領域の表面は平坦化される。ＣＭＰプロセス後の導電膜２０２はプラグの形状を有する。以下、上記ＣＭＰプロセス後の導電膜２０２をプラグ２０２という。
【００３０】
なお、プラグ２０２の材料によっては、その材料（例えば、Ｃｕ）が層間絶縁膜２００中に拡散する。これを防止するには、プラグ２０２の底面および側面をバリアメタル膜（例えば、ＴｉＮ膜）で覆う。
【００３１】
その後、下地層２０１およびプラグ２０２を含む領域の上に層間絶縁膜（第１の絶縁膜）３００が形成され、そして、ＣＭＰプロセスにより層間絶縁膜３００の表面は平坦化される。
【００３２】
［図９、図１０Ａ、図１０Ｂ、図１０Ｃ］
フォトリソグラフィプロセスおよびエッチングプロセスを用いて、グラフェン配線が形成される部分の層間絶縁膜３００は除去される。その結果、グラフェン配線が形成される部分のプラグ２００および下地層２０１の上面は露出される。上記エッチングプロセスは、例えば、ＲＩＥ（Reactive Ion Etching）プロセスである。
【００３３】
本実施形態の場合、複数のグラフェン配線１０の各々の下地層（非触媒層）２０１は、一つの下地層２０１の異なる部分である。
【００３４】
次に、プラグ２０２の上面上に触媒層４００が形成される。本実施形態では、プラグ２０２の上面の周囲の下地層２０１の上面上にも触媒層４００は形成されている。したがって、プラグ２０２の上面上に触媒層４００は略選択的に形成されている。言い換えれば、図６Ａのプロセスで形成された接続孔２０３のうち、下地層２０１を貫通する部分（貫通孔）に対応する領域上に触媒層４００は形成される。
【００３５】
触媒層４００を選択的に形成する方法は以下の通りである。
【００３６】
触媒層４００としてＮｉ層を用いる場合、例えば、原料ガスとしてニッケルアミジネートを含むガス、還元ガスとしてアンモニアを含むガスを用いたＣＶＤ（Chemical Vapor Deposition）プロセスにより、触媒層（Ｎｉ層）４００は略選択的に形成される。成膜温度は、例えば、２００−６００℃である。また、Ｎｉ層は、例えば、ワット浴（硫酸ニッケル、塩化ニッケルおよびホウ酸を含むめっき浴（ワット浴）を用いたニッケルめっきによっても略選択的に形成される。
【００３７】
なお、触媒層４００は必ずしも選択的に形成される必要はない。例えば、触媒層４００の材料がプラグ２０２の材料と同じ場合、以下のようにして触媒層４００を形成しても構わない。すなわち、触媒層４００となる導電膜を形成し、当該導電膜の表面をＣＭＰプロセスにより平坦化し、そして、フォトリソグラフィプロセスおよびエッチングプロセス（例えばＲＩＥプロセス）を用いて上記導電膜をパターニングすることで、触媒層４００は得られる。
【００３８】
なお、触媒層４００はプラグ２０２の上面内に収まるように形成されても構わない。
【００３９】
触媒層４００はグラフェン層の高さ（厚さ）を制御する機能を有する。触媒層４００の高さ（厚さ）は、例えば、１０−３０ｎｍ程度である。
【００４０】
ここでは、触媒層４００の上面は層間絶縁膜３００の上面と略同じ高さであるが、触媒層４００の上面は層間絶縁膜３００の上面よりも高くても構わない。また、触媒層４００の上面は層間絶縁膜３００の上面よりも低くても構わない。すなわち、必要な高さのグラフェン層が得られるのであれば、触媒層４００の上面と層間絶縁膜３００の上面との間の高さの関係は特に制限されない。
【００４１】
［図１１、図１２Ａ、図１２Ｂ、図１２Ｃ］
カーボンを含むソースガスを用いた低温ＣＶＤプロセスを用いて、低温（例えば６５０℃（下限は例えば以下３００℃以上）で、触媒層４００の側面からグラフェンを成長させることにより、下地層２０１上にグラフェン層５００が形成される。
【００４２】
配線長手方向のグラフェン層５００の寸法（配線長）は、図９の工程で露出されるライン状の下地層２０１の表面の長辺の寸法によって制御することができる。例えば、当該長辺の寸法を大きくすることで、長い配線長を有するグラフェン層５００を形成することが可能となる。
【００４３】
同様に、配線幅方向のグラフェン層５００の寸法（配線幅）は、図９の工程で露出されたライン状の下地層２０１の表面の短辺の寸法によって制御することができる。例えば、当該短辺の寸法を小さくすることで、配線幅が狭いグラフェン層５００を形成することが可能となる。
【００４４】
したがって、本実施形態によれば、配線長が長くて配線幅が狭いグラフェン層５００を含むグラフェン配線１０を容易に実現することができる。
【００４５】
ここで、グラフェンは理想的には抵抗の幅依存性を持たない。そのため、微細化により配線幅が短くなっても、グラフェン配線１０の抵抗の増加は抑制される。また、グラフェンは約１００ｎｍ〜１μｍの長いバリスティック長を有する。そのため、配線長が長くなってもグラフェン配線１０の抵抗の増加は抑制される。グラフェン配線１０の抵抗の増加を抑制するためには、グラフェン配線１０の配線幅は、例えば、グラフェン配線１０の配線長の１／１０以下である。
【００４６】
配線幅が短く、配線長が長い配線としては、例えば、ビット線がある。グラフェン配線１０はビット線に適用できる。
【００４７】
グラフェン層５００の抵抗をより下げるために、グラフェン層５００中に不純物を添加しても構わない。そのためには、例えば、上記ソースガス中に上記不純物を追加する。また、グラフェン層５００を形成した後に、上記不純物を含む雰囲気下でアニール等の処理を行っても構わない。上記不純物は、例えば、１４−１７属の元素を含む。具体的には、Ｎ、ＣｌもしくはＢｒ、またはそれらの元素の一つを含む反応物である。上記不純物は、Ｆｅなどの金属を含んでいて構わない。
【００４８】
図１３は、図９Ｂの破線で囲まれた領域内のグラフェン層５００の構造を模式的に示す断面図である。グラフェン層５００は、触媒層４００の上側の部分を囲むようにロール状に形成される。その結果、触媒層４００の上面上にもグラフェン層５００が形成されている。
【００４９】
層間絶縁膜３００の上面上に触媒層４００はなく、そして、グラフェン層５００は上記の通りにロール状に形成されるので、層間絶縁膜３００の上面上にはグラフェン層５００は形成されない。
【００５０】
図１４は、実施形態のグラフェンの触媒機能を持たない下地層２０１上に、グラフェン層５００が形成される様子を模式的に示す断面図である。
【００５１】
下地層２０１の表面は一般に完全には平坦ではなく、図１１に示すように下地層２０１の表面には凹凸が存在する。触媒層（不図示）の側面からグラフェンが成長することで下地層２０１上にグラフェン層５００は形成される。図１１では、左から右に向かってグラフェンが成長し、グラフェン層５００が形成される様子が示されている。グラフェン層５００の表面は、下地層２０１の表面の凹凸が反映された凹凸を有する。
【００５２】
図１５は、グラフェンの触媒機能を持つ下地層２０１ａ上に形成された比較例としてのグラフェン層５００ａを模式的に示す断面図である。
【００５３】
グラフェン層５００ａは、下地層２０１ａのファセットを成長基点にして平面方向に成長する。しかし、グラフェン層５００ａは、下地層２０１ａの表面の凸部２１０上には形成されない場合がある。したがって、グラフェン層５００ａは不連続となって形成される可能性がある。配線として利用されるグラフェン層５００ａが不連続となると、配線に断線が生じる。本実施形態の下地層２０１はグラフェンの触媒機能を持たないので、このような断線は防止される。
【００５４】
グラフェン層５００の形成後は、層間絶縁膜３００およびグラフェン層５００の上に層間絶縁膜（第２の絶縁膜）６００を形成することにより、図１、図２Ａ−図２Ｃに示された半導体装置が得られる。
【００５５】
以上述べたように本実施形態によれば、グラフェンが形成される起点として触媒層４００を用い、触媒層４００から成長するグラフェンの下地として触媒機能を持たない下地層２０１とすることで、配線長が大きく、配線幅が小さいグラフェン層５００を容易に形成できる。これにより、本実施形態によれば、低抵抗なグラフェン配線１０を備えた半導体装置を提供できる。
【００５６】
（第２の実施形態）
図１６は、第２の実施形態第に係る半導体装置を示す平面図である。図１７Ａ、図１７Ｂおよび図１７Ｃは、それぞれ、図１６の一点鎖線１７Ａ−１７Ａ、一点鎖線１７Ｂ−１７Ｂおよび一点鎖線１７Ｃ−１７Ｃに沿った断面図である。また、図１８は、図１７Ｂの破線で囲まれた領域内のグラフェン層５００の構造を模式的に示す断面図である。
【００５７】
本実施形態が第１の実施形態と異なる点は、グラフェン層５００の側面と層間絶縁膜３００との間に空隙（cavity）７００が設けられていることにある。
【００５８】
空隙７００により、隣接するグラフェン配線１０間の容量（配線間容量）は低減される。これにより、グラフェン配線１０を流れる信号の遅延(ＲＣ遅延)は低減される。
【００５９】
配線間容量の低減のためには、図１７Ｂおよび図１７Ｃの断面（配線長手方向に垂直な面における断面）において見られる空隙７００は必要であるが、図１３Ａの断面（配線長手方向に平行な面における断面）において見られる空隙７００は必ずしも必要ではない。
【００６０】
空隙７００を形成するためには、例えば、グラフェンが吸着しにくい層間絶縁膜３００が用いられる。そのためには、層間絶縁膜３００としては例えばＳｉＯ2 膜が用いられる。層間絶縁膜６００としては埋込み性が低い絶縁膜、例えば、ＳＯＤ（Spin on Direct）法で形成されたＳｉＯ2 膜またはＳｉＯＣ（silicon oxycarbide）膜が用いられる。これにより、層間絶縁膜６００が空隙７００内に形成されることは抑制される。下地層２０１としては、例えば、Ａｌ2 Ｏ3 層等の絶縁層が用いられる。層間絶縁膜２００としては、例えば、原料ガスとしてＴＥＯＳ（tetra ethyl ortho silicate）を用いてＣＶＤプロセスで形成されたＳｉＯ2 膜が用いられる。プラグ２０２としては、例えば、Ｗプラグが用いられる。
【００６１】
（第３の実施形態）
図１９は、第３の実施形態第に係る半導体装置を示す平面図である。図２０Ａ、図２０Ｂ、図２０Ｃおよび図２０Ｄは、それぞれ、図１９の一点鎖線２０Ａ−２０Ａ、一点鎖線２０Ｂ−２０Ｂ、一点鎖線２０Ｃ−２０Ｃおよび一点鎖線２０Ｃ−２０Ｄに沿った断面図である。
【００６２】
本実施形態が第１の実施形態と異なる点は、二つの触媒層４００の間に触媒層（第３の触媒層）４０１が設けられていることにある。その理由は以下の通りである。
【００６３】
触媒層４００からグラフェンが成長することによって、グラフェン層５００は形成される。そのため、二つのプラグ２０２間の距離が長いと、二つのプラグ２０２を繋ぐグラフェン層５００を形成するために要する時間は長くなる。
【００６４】
また、グラフェン層５００が用いられるデバイスのプロセス条件によっては、グラフェンを低温（例えば３００℃未満）で成長させる必要がある。この場合も、グラフェン層５００を形成するために要する時間は長くなる。
【００６５】
そこで、二つの触媒層４００の間に触媒層４０１を設け、この触媒層４０１からもグラフェンを成長させることによって、グラフェン層５００を形成するために要する時間を短くする。
【００６６】
なお、本実施形態では、配線長手方向の触媒層４０１の寸法は、配線長手方向の触媒層４００の寸法よりも短い。これはグラフェン配線１０の抵抗の増加を抑制するためである。また、本実施形態では、触媒層４０１の体積は、触媒層４００の体積よりも小さい。
【００６７】
触媒層４０１による抵抗の増加が問題なければ、配線長手方向の触媒層４０１の寸法は配線長手方向の触媒層４００の寸法は同じでも構わないし、また、配線長手方向の触媒層４０１の寸法は配線長手方向の触媒層４００の寸法よりも長くても構わない。
【００６８】
本実施形態の半導体装置は、触媒層４０１下に設けられたダミープラグ（第３のプラグ）２０２ｄを備えている。ダミープラグ２０２ｄは層間絶縁膜２００を貫通しておらず、ダミープラグ２０２ｄの下面は基板１００には接続されていない。すなわち、ダミープラグ２０２ｄは下層と上層とを電気的に接続する機能は持たない。本実施形態では、触媒層４０１は、ダミープラグ２０２ｄの上面およびその周囲の下地層２０１の上面の上に設けられている。
【００６９】
本実施形態の半導体装置の製造方法の一例を以下に説明する。
【００７０】
図２１は、本実施形態の半導体装置の製造方法を説明するための平面図を示している。図２２Ａ、図２２Ｂ、図２２Ｃおよび図２２Ｄは、それぞれ、図２１の一点鎖線２２Ａ−２２Ａ、一点鎖線２２Ｂ−２２Ｂ、一点鎖線２２Ｃ−２２Ｃおよび一点鎖線２２Ｄ−２２Ｄに沿った断面図である。このような平面図および断面図の関係は、図２３の平面図および図２４Ａ−２４Ｄの断面図、図２５の平面図および図２６Ａ−２６Ｄの断面図、ならびに、図２７の平面図および図２８Ａ−２８Ｄの断面図にもある。
【００７１】
［図２１、図２２Ａ、図２２Ｂ、図２２Ｃ、図２２Ｄ］
図３および図４Ａ−図４Ｃの工程後、フォトリソグラフィプロセスおよびエッチングプロセスを用いて、層間絶縁膜２００および下地層２０１中に基板１００に達する接続孔２０３が形成される。その後、フォトリソグラフィプロセスおよびエッチングプロセスを用いて、下地層２０１を貫通し、層間絶縁膜２００の途中の深さまで達する溝２０４が形成される。逆に、溝２０４を形成した後に、接続孔２０３を形成しても構わない。
【００７２】
［図２３、図２４Ａ、図２４Ｂ、図２４Ｃ、図２４Ｄ］
接続孔２０３および溝２０４を埋め込むように下地層２０１を含む領域上にプラグ２０２およびダミープラグ２０２ｄとなる導電膜が形成され、ＣＭＰプロセスにより接続孔２０３および溝２０４外の導電膜を除去することにより、接続孔２０３および溝２０４内にそれぞれプラグ２０２およびダミープラグ２０２ｄが形成される。
【００７３】
［図２５、図２６Ａ、図２６Ｂ、図２６Ｃ、図２６Ｄ］
フォトリソグラフィプロセスおよびエッチングプロセスを用いて、グラフェン配線が形成される部分の層間絶縁膜３００は除去される。その結果、グラフェン配線が形成される部分のプラグ２０２、ダミープラグ２０２ｄおよび下地層２０１の上面は露出される。その後、プラグ２０２およびダミープラグ２０２ｄの上面上にそれぞれ触媒層４００および触媒層４０１が略選択的に形成される。本実施形態では、触媒層４００および触媒層４０１は、それぞれ、プラグ２０２およびダミープラグ２０２ｄの上面の周囲の下地層２０１上にも形成されている。しかし、触媒層４００および触媒層４０１は、それぞれ、プラグ２０２およびダミープラグ２０２ｄの上面内に収まるように形成されても構わない。
【００７４】
触媒層４００および触媒層４０１を選択的に形成しない場合、ダミープラグ２０２ｄは省いても構わない。この場合、触媒層４００および触媒層４０１となる触媒層を形成し、その後、フォリソグラフィプロセスおよびエッチングプロセスを用いて上記触媒層をパターニングすることで、触媒層４００および触媒層４０１は得られる。
【００７５】
［図２７、図２８Ａ、図２８Ｂ、図２８Ｃ、図２８Ｄ］
カーボンを含むソースガスを用いた低温ＣＶＤプロセスを用いて、触媒層４００および触媒層４０１の側面からグラフェンを成長させることにより、グラフェン層５００が形成される。
【００７６】
グラフェン層５００の形成後は、層間絶縁膜３００およびグラフェン層５００の上に層間絶縁膜６００を形成することにより、図１９、図２０Ａ−図２０Ｄに示された半導体装置が得られる。
【００７７】
（第４の実施形態）
図２９は、第４の実施形態第に係る半導体装置を示す平面図である。図３０Ａ、図３０Ｂおよび図３０Ｃは、それぞれ、図２９の一点鎖線３０Ａ−３０Ａ、一点鎖線３０Ｂ−３０Ｂおよび一点鎖線３０Ｃ−３０Ｃに沿った断面図である。
【００７８】
本実施形態が第１−３の実施形態と異なる点は、下地層２０１ａが導電性を有することにある。そのため、グラフェン配線１０ａは寄生容量や耐圧に影響しない。また、導電性を有する下地層２０１ａを用いることで、グラフェン配線１０ａの抵抗は低減される。下地層２０１ａの材料は、例えば、シリコン窒化物よりもグラフェンに吸着しやすい窒化チタンもしくは窒化タンタル等の金属窒化物である。
【００７９】
本実施形態の半導体装置の製造方法の一例を以下に説明する。
【００８０】
図３１は、本実施形態の半導体装置の製造方法を説明するための平面図を示している。図３２Ａ、図３２Ｂおよび図３２Ｃは、それぞれ、図３１の一点鎖線３２Ａ−３２Ａ、一点鎖線３２Ｂ−３２Ｂおよび一点鎖線３２Ｃ−３２Ｃに沿った断面図である。このような平面図および断面図の関係は、図３３の平面図および図３４Ａ−３４Ｃの断面図、ならびに、図３５の平面図および図３６Ａ−３６Ｃの断面図にもある。
【００８１】
［図３１、図３２Ａ、図３２Ｂ、図３２Ｃ］
基板１００上に層間絶縁膜２００が形成され、層間絶縁膜２００中にプラグ２０２が形成される。その後、層間絶縁膜２００およびプラグ２０２の上に導電層２０１ａが形成される。
【００８２】
［図３３、図３４Ａ、図３４Ｂ、図３４Ｃ］
フォトリソグラフィプロセスおよびエッチングプロセスを用いて導電層２０１ａを加工することにより、プラグ２０２の上面およびその周囲の層間絶縁膜２００の上面を露出させる貫通孔２０５を形成し、そして、複数のグラフェン配線に対応するように導電層２０１ａを複数に分割する。以下、分割後の導電層２０１ａを下地層２０１ａという。
【００８３】
ここで、分割前の図３１の形状を有する導電層２０１ａ上に複数のグラフェン配線を形成すると、複数のグラフェン配線は短絡する。本実施形態では、複数のグラフェン配線１０の各々の下地層２０１ａは、一つの独立した下地層である。言い換えれば、複数のグラフェン配線１０の数と同じ数の複数の下地層２０１ａがあり、異なるグラフェン配線１０は異なる下地層２０１ａを含んでおり、複数のグラフェン配線１０と複数の下地層２０１ａとの間には１対１の対応関係がある。
【００８４】
［図３５、図３６Ａ、図３６Ｂ、図３６Ｃ］
プラグ２０２の上面およびその周囲の層間絶縁膜２００の上面の上に触媒層４００が形成される。言い換えれば、図３４Ａ−３４Ｃのプロセスで形成された貫通孔２０５に対応する領域上に触媒層４００は形成される。
【００８５】
その後、触媒層４００の側面からグラフェンを成長させることにより、グラフェン層５００が形成される。
【００８６】
グラフェン層５００の形成後は、層間絶縁膜２００およびグラフェン層５００の上に層間絶縁膜６００を形成することにより、図２９、図３０Ａ−図３０Ｃに示された半導体装置が得られる。
【００８７】
第１−第３の実施形態において、本実施形態と同様に、複数のグラフェン配線に対応するように下地層２０１となる絶縁層を複数に分割しても構わない。これにより、グラフェン配線間の寄生容量を低減できる。
【００８８】
以上述べた実施形態の上位概念、中位概念および下位概念の一部または全ては、例えば以下のような付記１−２０で表現できる。
【００８９】
［付記１］
基板と、
前記基板上に設けられた一つまたは複数の配線とを具備してなり、
前記一つまたは複数の配線の各々は、
第１の触媒層と、
第１の触媒層の側面にコンタクトするグラフェン層と、
前記グラフェン層の下面にコンタクトする非触媒層と
を具備してなることを特徴とする半導体装置。
【００９０】
［付記２］
第２の触媒層をさらに具備してなり、前記第２の触媒層の側面に前記グラフェン層はコンタクトし、前記第２の触媒層は前記グラフェン層を介して前記第１の触媒層に接続されていることを特徴とする付記１に記載の半導体装置。
【００９１】
［付記３］
第１のプラグおよび第２のプラグをさらに具備してなり、
前記第１の触媒層は前記第１のプラグを介して前記基板に接続され、
前記第２の触媒層は前記第２のプラグを介して前記基板に接続されることを特徴とする付記２に記載の半導体装置。
【００９２】
［付記４］
前記非触媒層は絶縁性を有することを特徴とする付記１ないし３のいずれか１項に記載の半導体装置。
【００９３】
［付記５］
前記第１のプラグおよび前記第２のプラグは前記非触媒層を貫通することを特徴とする付記４に記載の半導体装置。
【００９４】
［付記６］
前記非触媒層は、前記第１の触媒層の材料の酸化物を含むことを特徴とする付記４または５に記載の半導体装置。
【００９５】
［付記７］
前記非触媒層は、酸化アルミニウム、酸化銅または酸化ニッケルを含むことを特徴とする付記４または５に記載の半導体装置。
【００９６】
［付記８］
前記複数の配線の各々の前記非触媒層は、一つの非触媒層の異なる部分であることを特徴とする付記４ないし７のいずれか１項に記載の半導体装置。
【００９７】
［付記９］
前記非触媒層は導電性を有することを特徴とする付記付記１ないし３のいずれか１項に記載の半導体装置。
【００９８】
［付記１０］
前記第１の触媒層および前記第２の触媒層は、前記非触媒層を貫通することを特徴とする付記９に記載の半導体装置。
【００９９】
［付記１１］
前記非触媒層は、窒化チタンまたは窒化タンタルを含むことを特徴とする付記９または１０に記載の半導体装置。
【０１００】
［付記１２］
前記一つまたは複数の配線が複数の配線の場合、前記複数の配線は複数の非触媒層を具備し、前記複数の配線の個数と前記複数の非触媒層の個数とは同じであり、前記複数の配線と前記複数の非触媒層との間には１対１の対応関係があることを特徴とする付記９ないし１１のいずれか１項に記載の半導体装置。
【０１０１】
［付記１３］
前記第１の触媒層と前記第２の触媒層との間の前記グラフェン層内に設けられた第３の触媒層をさらに具備してなることを特徴とする付記２ないし１２のいずれ１項に記載の半導体装置。付記３
［付記１４］
前記第３の触媒層の下面にコンタクトする第３のプラグをさらに具備してなり、前記第３のプラグは前記基板に達しないことを特徴とする付記１３に記載の半導体装置。
【０１０２】
［付記１５］
前記一つまたは複数の配線の長手方向における前記第３の触媒層の寸法は、前記長手方向における前記第１および第２の触媒層の寸法よりも短いことを特徴とする付記１３または１４に記載の半導体装置。
【０１０３】
［付記１６］
前記グラフェン層の側面を囲む第１の絶縁膜をさらに具備してなり、前記グラフェン層の前記側面と前記第１の絶縁膜との間には空隙があることを特徴とする付記１ないし１５のいずれか１項に記載の半導体装置。
【０１０４】
［付記１７］
前記グラフェン層の側面を囲む第１の絶縁膜と、前記グラフェン層および前記第１の絶縁膜の上に設けられた第２の絶縁膜とをさらに具備してなり、前記グラフェン層の前記側面と前記第１の絶縁膜との間には空隙があることを特徴とする付記１ないし１５のいずれか１項に記載の半導体装置。
【０１０５】
［付記１８］
前記第１の絶縁膜の材料は前記第２の絶縁膜の材料とは異なることを特徴とする付記１７に記載の半導体装置。
【０１０６】
［付記１９］
前記第１のプラグの材料、前記第２のプラグの材料、前記第１の触媒層の材料および前記第２の触媒層の材料は同じであることを特徴とする付記３ないし１８のいずれか１項に記載の半導体装置。
【０１０７】
［付記２０］
基板上に絶縁膜を形成する工程と、
前記絶縁膜上に非触媒層を形成する工程と、
前記非触媒層中に貫通孔を形成する工程と、
前記非触媒層の前記貫通孔に対応する領域上に触媒層を形成する工程と、
前記触媒層を成長起点としてグラフェンを成長させ、前記非触媒層の上面上にグラフェン層を形成する工程と
を具備してなることを特徴とする半導体装置の製造方法。
【０１０８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１０９】
１０…グラフェン配線、１００…基板、２００…層間絶縁膜、２０１…下地層（非触媒層）、２０２…プラグ（第１のプラグ、第２のプラグ）、２０２ｄ…ダミープラグ（第３のプラグ）、２０３…接続孔、２０４…溝、２０５…貫通孔、３００…層間絶縁膜（第１の絶縁膜）、４００…触媒層（第１の触媒層、第２の触媒層）、４０１…触媒層（第３の触媒層）、５００…グラフェン層、６００…層間絶縁膜（第２の絶縁膜）、７００…空隙。
【図１】
2017168505.tif 000003
【図２Ａ】
2017168505.tif 000004
【図２Ｂ】
2017168505.tif 000005
【図２Ｃ】
2017168505.tif 000006
【図３】
2017168505.tif 000007
【図４Ａ】
2017168505.tif 000008
【図４Ｂ】
2017168505.tif 000009
【図４Ｃ】
2017168505.tif 000010
【図５】
2017168505.tif 000011
【図６Ａ】
2017168505.tif 000012
【図６Ｂ】
2017168505.tif 000013
【図６Ｃ】
2017168505.tif 000014
【図７】
2017168505.tif 000015
【図８Ａ】
2017168505.tif 000016
【図８Ｂ】
2017168505.tif 000017
【図８Ｃ】
2017168505.tif 000018
【図９】
2017168505.tif 000019
【図１０Ａ】
2017168505.tif 000020
【図１０Ｂ】
2017168505.tif 000021
【図１０Ｃ】
2017168505.tif 000022
【図１１】
2017168505.tif 000023
【図１２Ａ】
2017168505.tif 000024
【図１２Ｂ】
2017168505.tif 000025
【図１２Ｃ】
2017168505.tif 000026
【図１３】
2017168505.tif 000027
【図１４】
2017168505.tif 000028
【図１５】
2017168505.tif 000029
【図１６】
2017168505.tif 000030
【図１７Ａ】
2017168505.tif 000031
【図１７Ｂ】
2017168505.tif 000032
【図１７Ｃ】
2017168505.tif 000033
【図１８】
2017168505.tif 000034
【図１９】
2017168505.tif 000035
【図２０Ａ】
2017168505.tif 000036
【図２０Ｂ】
2017168505.tif 000037
【図２０Ｃ】
2017168505.tif 000038
【図２０Ｄ】
2017168505.tif 000039
【図２１】
2017168505.tif 000040
【図２２Ａ】
2017168505.tif 000041
【図２２Ｂ】
2017168505.tif 000042
【図２２Ｃ】
2017168505.tif 000043
【図２２Ｄ】
2017168505.tif 000044
【図２３】
2017168505.tif 000045
【図２４Ａ】
2017168505.tif 000046
【図２４Ｂ】
2017168505.tif 000047
【図２４Ｃ】
2017168505.tif 000048
【図２４Ｄ】
2017168505.tif 000049
【図２５】
2017168505.tif 000050
【図２６Ａ】
2017168505.tif 000051
【図２６Ｂ】
2017168505.tif 000052
【図２６Ｃ】
2017168505.tif 000053
【図２６Ｄ】
2017168505.tif 000054
【図２７】
2017168505.tif 000055
【図２８Ａ】
2017168505.tif 000056
【図２８Ｂ】
2017168505.tif 000057
【図２８Ｃ】
2017168505.tif 000058
【図２８Ｄ】
2017168505.tif 000059
【図２９】
2017168505.tif 000060
【図３０Ａ】
2017168505.tif 000061
【図３０Ｂ】
2017168505.tif 000062
【図３０Ｃ】
2017168505.tif 000063
【図３１】
2017168505.tif 000064
【図３２Ａ】
2017168505.tif 000065
【図３２Ｂ】
2017168505.tif 000066
【図３２Ｃ】
2017168505.tif 000067
【図３３】
2017168505.tif 000068
【図３４Ａ】
2017168505.tif 000069
【図３４Ｂ】
2017168505.tif 000070
【図３４Ｃ】
2017168505.tif 000071
【図３５】
2017168505.tif 000072
【図３６Ａ】
2017168505.tif 000073
【図３６Ｂ】
2017168505.tif 000074
【図３６Ｃ】
2017168505.tif 000075