(57)【要約】      （修正有）【課題】高周波パワー増幅や高周波パワースイッチングを容易に行う高性能のヘテロ接合バイポーラトランジスタを提供する。【解決手段】順次積層された、第１のｎ型ＧａＮ層１２、ＡｌxＧａ1-xＮ層（０．１≦ｘ≦０．５）１３、厚みが２０ｎｍ以上のアンドープＧａＮ層１４、厚みが１００ｎｍ以上のＭｇドープｐ型ＧａＮ層１５及び第２のｎ型ＧａＮ層１６を有する。第１のｎ型ＧａＮ層およびＡｌxＧａ1-xＮ層がエミッタ、アンドープＧａＮ層およびｐ型ＧａＮ層がベース、第２のｎ型ＧａＮ層がコレクタを構成する。非動作時にＡｌxＧａ1-xＮ層とアンドープＧａＮ層との間のヘテロ界面の近傍の部分のアンドープＧａＮ層に２次元正孔ガスが形成される。ｐ型ＧａＮ層の厚みｂ［ｎｍ］、ｐ型ＧａＮ層の正孔濃度ｐ［ｃｍ-3］、２次元正孔ガスの濃度Ｐs［ｃｍ-2］に対し、ｐ×ｂ×１０-7＋Ｐs≧１×１０13［ｃｍ-2］である。【選択図】図１
2017139338.tif 000002
【特許請求の範囲】
【請求項１】
第１のｎ型ＧａＮ層と、
前記第１のｎ型ＧａＮ層上のＡｌx Ｇａ1-x Ｎ層（０．１≦ｘ≦０．５）と、
前記Ａｌx Ｇａ1-x Ｎ層上の、厚みが２０ｎｍ以上のアンドープＧａＮ層と、
前記アンドープＧａＮ層上の、厚みが１００ｎｍ以上のＭｇがドープされたｐ型ＧａＮ層と、
前記ｐ型ＧａＮ層上の第２のｎ型ＧａＮ層と、
前記第１のｎ型ＧａＮ層に電気的に接続されたエミッタ電極と、
前記ｐ型ＧａＮ層に電気的に接続されたベース電極と、
前記第２のｎ型ＧａＮ層に電気的に接続されたコレクタ電極とを有し、
前記第１のｎ型ＧａＮ層および前記Ａｌx Ｇａ1-x Ｎ層によりエミッタが構成され、前記アンドープＧａＮ層および前記ｐ型ＧａＮ層によりベースが構成され、前記第２のｎ型ＧａＮ層によりコレクタが構成され、
非動作時において、前記Ａｌx Ｇａ1-x Ｎ層と前記アンドープＧａＮ層との間のヘテロ界面の近傍の部分における前記アンドープＧａＮ層に２次元正孔ガスが形成され、
前記ｐ型ＧａＮ層の厚みをｂ［ｎｍ］、前記ｐ型ＧａＮ層の正孔濃度をｐ［ｃｍ-3］、前記２次元正孔ガスの濃度をＰs ［ｃｍ-2］と表したとき、ｐ×ｂ×１０-7＋Ｐs ≧１×１０13［ｃｍ-2］であるヘテロ接合バイポーラトランジスタ。
【請求項２】
前記ｐ型ＧａＮ層にドープされたＭｇの濃度をＮMg［ｃｍ-3］、前記ｐ型ＧａＮ層にドープされたＭｇの電気的活性化率をｒと表したとき、ＮMg×ｒ×ｂ×１０-7＋Ｐs ≧１×１０13［ｃｍ-2］である請求項１記載のヘテロ接合バイポーラトランジスタ。
【請求項３】
前記Ａｌx Ｇａ1-x Ｎ層のＡｌ組成ｘおよび厚みｔ［ｎｍ］が下記式
【数１】
2017139338.tif 000009
ただし、α、βは必要なＰs に応じて決まる定数
を満足する請求項１または２記載のヘテロ接合バイポーラトランジスタ。
【請求項４】
Ｐs ≧５×１０12［ｃｍ-2］とする場合、前記Ａｌx Ｇａ1-x Ｎ層のＡｌ組成ｘおよび厚みｔ［ｎｍ］が下記式
ｔ≧１１２９０ｘ-1.865
を満足する請求項１〜３のいずれか一項記載のヘテロ接合バイポーラトランジスタ。
【請求項５】
５×１０19［ｃｍ-3］≦ＮMg≦９×１０19［ｃｍ-3］である請求項１〜４のいずれか一項記載のヘテロ接合バイポーラトランジスタ。
【請求項６】
前記第１のｎ型ＧａＮ層は第１のｎ+ 型ＧａＮ層上に設けられ、前記第２のｎ型ＧａＮ層は前記ｐ型ＧａＮ層上にメサ状に設けられ、前記第２のｎ型ＧａＮ層上に第２のｎ+ 型ＧａＮ層が設けられている請求項１〜５のいずれか一項記載のヘテロ接合バイポーラトランジスタ。
【請求項７】
前記エミッタ電極は前記第１のｎ+ 型ＧａＮ層の前記第１のｎ型ＧａＮ層と反対側の面に設けられ、前記ベース電極は前記第２のｎ型ＧａＮ層が設けられていない部分の前記ｐ型ＧａＮ層上に設けられ、前記コレクタ電極は前記第２のｎ+ 型ＧａＮ層上に設けられている請求項６記載のヘテロ接合バイポーラトランジスタ。
【請求項８】
前記Ａｌx Ｇａ1-x Ｎ層と前記アンドープＧａＮ層との間に、前記Ａｌx Ｇａ1-x Ｎ層から前記アンドープＧａＮ層に向かってＡｌ組成ｙがｘから０に単調に減少するＡｌy Ｇａ1-y Ｎグレーデッド層が設けられている請求項１〜７のいずれか一項記載のヘテロ接合バイポーラトランジスタ。
【請求項９】
前記第２のｎ型ＧａＮ層と前記第２のｎ+ 型ＧａＮ層との間に設けられたｐ型ＧａＮ層をさらに有する請求項１〜８のいずれか一項記載のヘテロ接合バイポーラトランジスタ。
【請求項１０】
少なくとも一つの半導体素子を有し、
前記半導体素子が、
第１のｎ型ＧａＮ層と、
前記第１のｎ型ＧａＮ層上のＡｌx Ｇａ1-x Ｎ層（０．１≦ｘ≦０．５）と、
前記Ａｌx Ｇａ1-x Ｎ層上の、厚みが２０ｎｍ以上のアンドープＧａＮ層と、
前記アンドープＧａＮ層上の、厚みが１００ｎｍ以上のＭｇがドープされたｐ型ＧａＮ層と、
前記ｐ型ＧａＮ層上の第２のｎ型ＧａＮ層と、
前記第１のｎ型ＧａＮ層に電気的に接続されたエミッタ電極と、
前記ｐ型ＧａＮ層に電気的に接続されたベース電極と、
前記第２のｎ型ＧａＮ層に電気的に接続されたコレクタ電極とを有し、
前記第１のｎ型ＧａＮ層および前記Ａｌx Ｇａ1-x Ｎ層によりエミッタが構成され、前記アンドープＧａＮ層および前記ｐ型ＧａＮ層によりベースが構成され、前記第２のｎ型ＧａＮ層によりコレクタが構成され、
非動作時において、前記Ａｌx Ｇａ1-x Ｎ層と前記アンドープＧａＮ層との間のヘテロ界面の近傍の部分における前記アンドープＧａＮ層に２次元正孔ガスが形成され、
前記ｐ型ＧａＮ層の厚みをｂ［ｎｍ］、前記ｐ型ＧａＮ層の正孔濃度をｐ［ｃｍ-3］、前記２次元正孔ガスの濃度をＰs ［ｃｍ-2］と表したとき、ｐ×ｂ×１０-7＋Ｐs ≧１×１０13［ｃｍ-2］であるヘテロ接合バイポーラトランジスタである電気機器。
【請求項１１】
前記ｐ型ＧａＮ層にドープされたＭｇの濃度をＮMg［ｃｍ-3］、前記ｐ型ＧａＮ層にドープされたＭｇの電気的活性化率をｒと表したとき、ＮMg×ｒ×ｂ×１０-7＋Ｐs ≧１×１０13［ｃｍ-2］である請求項１０記載の電気機器。
【請求項１２】
前記Ａｌx Ｇａ1-x Ｎ層のＡｌ組成ｘおよび厚みｔ［ｎｍ］が下記式
【数１】
2017139338.tif 000010
ただし、α、βは必要なＰs に応じて決まる定数
を満足する請求項１０または１１記載の電気機器。
【請求項１３】
Ｐs ≧５×１０12［ｃｍ-2］とする場合、前記Ａｌx Ｇａ1-x Ｎ層のＡｌ組成ｘおよび厚みｔ［ｎｍ］が下記式
ｔ≧１１２９０ｘ-1.865
を満足する請求項１０〜１２のいずれか一項記載のヘテロ接合バイポーラトランジスタ。
【請求項１４】
５×１０19［ｃｍ-3］≦ＮMg≦９×１０19［ｃｍ-3］である請求項１０〜１３のいずれか一項記載の電気機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ヘテロ接合バイポーラトランジスタおよび電気機器に関し、特に、窒化ガリウム（ＧａＮ）系半導体を用いたヘテロ接合バイポーラトランジスタおよびこのヘテロ接合バイポーラトランジスタを用いた電気機器に関する。
【背景技術】
【０００２】
ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor,ＨＢＴ）は大きな電流を流すことができる高周波用トランジスタとして知られている。一方、ＧａＮ系半導体はワイドギャップ半導体であるため、高い電圧を印加することができる。このため、ＧａＮ系半導体によりヘテロ接合バイポーラトランジスタを作製すれば、高耐圧かつ高出力の高周波用パワートランジスタの実現が期待される。
【０００３】
従来、ＧａＮ系ヘテロ接合バイポーラトランジスタとして次のようなものが知られている（特許文献１参照。）。このＧａＮ系ヘテロ接合バイポーラトランジスタは、サファイア基板上にＡｌＮ緩衝層、ＧａＮ緩衝層、ｎ型ＡｌＧａＮからなるエミッタ層、ｐ型ＧａＮからなるベース層、ｎ型ＡｌＧａＮからなるコレクタ層およびｎ型ＧａＮからなるサブコレクタ層を順次成長させた後、コレクタ層およびサブコレクタ層をエッチングにより所定形状にパターニングし、次にベース層をエッチングにより所定形状にパターニングした後、ベース層が除去された部分のエミッタ層上にエミッタ電極を、コレクタ層およびサブコレクタ層が除去された部分のベース層上にベース電極を、サブコレクタ層上にコレクタ電極をそれぞれ形成することにより製造される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−７９４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、本発明者らの検討によれば、特許文献１に提案されたＧａＮ系ヘテロ接合バイポーラトランジスタでは、高周波パワー増幅や高周波パワースイッチングを行うことは困難であると考えられる。
【０００６】
そこで、この発明が解決しようとする課題は、高周波パワー増幅や高周波パワースイッチングを容易に行うことができる高性能のヘテロ接合バイポーラトランジスタを提供することである。
【０００７】
この発明が解決しようとする他の課題は、上記のヘテロ接合バイポーラトランジスタを用いた高性能の電気機器を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、この発明は、
第１のｎ型ＧａＮ層と、
前記第１のｎ型ＧａＮ層上のＡｌx Ｇａ1-x Ｎ層（０．１≦ｘ≦０．５）と、
前記Ａｌx Ｇａ1-x Ｎ層上の、厚みが２０ｎｍ以上のアンドープＧａＮ層と、
前記アンドープＧａＮ層上の、厚みが１００ｎｍ以上のＭｇがドープされたｐ型ＧａＮ層と、
前記ｐ型ＧａＮ層上の第２のｎ型ＧａＮ層と、
前記第１のｎ型ＧａＮ層に電気的に接続されたエミッタ電極と、
前記ｐ型ＧａＮ層に電気的に接続されたベース電極と、
前記第２のｎ型ＧａＮ層に電気的に接続されたコレクタ電極とを有し、
前記第１のｎ型ＧａＮ層および前記Ａｌx Ｇａ1-x Ｎ層によりエミッタが構成され、前記アンドープＧａＮ層および前記ｐ型ＧａＮ層によりベースが構成され、前記第２のｎ型ＧａＮ層によりコレクタが構成され、
非動作時において、前記Ａｌx Ｇａ1-x Ｎ層と前記アンドープＧａＮ層との間のヘテロ界面の近傍の部分における前記アンドープＧａＮ層に２次元正孔ガスが形成され、
前記ｐ型ＧａＮ層の厚みをｂ［ｎｍ］、前記ｐ型ＧａＮ層の正孔濃度をｐ［ｃｍ-3］、前記２次元正孔ガスの濃度をＰs ［ｃｍ-2］と表したとき、ｐ×ｂ×１０-7＋Ｐs ≧１×１０13［ｃｍ-2］であるヘテロ接合バイポーラトランジスタである。
【０００９】
ここで、非動作時とは、熱平衡状態と言い換えることもできる。Ａｌx Ｇａ1-x Ｎ層とアンドープＧａＮ層との間のヘテロ界面の近傍の部分におけるアンドープＧａＮ層に形成される２次元正孔ガスは、ピエゾ分極および自発分極により、Ａｌx Ｇａ1-x Ｎ層とアンドープＧａＮ層との間のヘテロ界面の近傍の部分におけるＡｌx Ｇａ1-x Ｎ層に負の固定電荷が誘起されることにより形成される。
【００１０】
ベースの正孔としては、ｐ型ＧａＮ層にドープされたＭｇ（マグネシウム）、すなわちアクセプタから供給される正孔だけでなく、アンドープＧａＮ層に形成される高濃度の２次元正孔ガスも寄与するため、ベース全体として十分な正孔濃度を得ることができる。本発明者らの検討によれば、後に詳述するように、高周波動作可能なヘテロ接合バイポーラトランジスタを実現するためには、ベースの正孔濃度（シート濃度）は１×１０13ｃｍ-2以上である必要がある。この条件が、ｐ×ｂ×１０-7＋Ｐs ≧１×１０13［ｃｍ-2］である。ここで、左辺の１０-7はｎｍ単位のｂをｃｍに変換するための乗数である。ｐ型ＧａＮ層にドープするＭｇの濃度およびアンドープＧａＮ層に形成される２次元正孔ガスの濃度Ｐs の選択によりこの条件を満たすことができる。すなわち、ｐ型ＧａＮ層にドープされたＭｇの濃度をＮMg［ｃｍ-3］、ｐ型ＧａＮ層にドープされたＭｇの電気的活性化率をｒと表したとき、ＮMg×ｒ×ｂ×１０-7＋Ｐs ≧１×１０13［ｃｍ-2］と表すことができる。ｒは一般的には０．０１（１％）程度である。ｐ型ＧａＮ層にドープするＭｇの濃度が高過ぎると、ｐ型ＧａＮ層の結晶性が悪化し、ヘテロ接合バイポーラトランジスタの特性を悪化させるため、Ｐs を高くすることでＮMgを低く抑えることが望ましい。例えば、ベースの正孔濃度として必要な１×１０13ｃｍ-2の１／２、つまり５×１０12［ｃｍ-2］を２次元正孔ガスで賄うとすると、言い換えるとＰs ＝５×１０12［ｃｍ-2］とすると、ＮMg×ｒ×ｂ×１０-7≧５×１０12［ｃｍ-2］であればよい。一般的には５×１０19［ｃｍ-3］≦ＮMg≦９×１０19［ｃｍ-3］である。一方、ヘテロ接合バイポーラトランジスタの動作時にベース−コレクタ間に逆バイアス電圧が印加された時、ベースが完全に空乏化してパンチスルーしてしまうのを防止するためには、ｐ型ＧａＮ層の厚みは１００ｎｍ以上であること、すなわちｂ≧１００ｎｍであることが必要である。例えば、ｂ＝１００ｎｍである場合、ｒ＝０．０１＝１０-2とすると、ＮMg×１０-2×１００×１０-7≧５×１０12［ｃｍ-2］が成立するためには、ＮMg≧５×１０19［ｃｍ-3］であればよい。
【００１１】
高濃度の２次元正孔ガスを得るためには、Ａｌx Ｇａ1-x Ｎ層のＡｌ組成ｘおよび厚みｔ［ｎｍ］が下記式
【数１】
2017139338.tif 000003
を満足するようにすればよい。ただし、式中のｘは％表示した時の数値である。例えば、Ａｌ組成ｘが０．２５である場合、式中のｘは２５である。また、式中、α、βは、必要な２次元正孔ガス濃度Ｐs に応じて決まる数値であり、後述のように計算により求められる。例えば、Ｐs ≧５×１０12［ｃｍ-2］とする場合、α＝１１２９０、β＝−１．８６５である。この場合、上式はｔ≧１１２９０ｘ-1.865となる。Ａｌ組成ｘは、典型的にはＡｌx Ｇａ1-x Ｎ層の全体で一定であるが、必要に応じて、例えば、厚み方向に変化させてもよい。Ａｌx Ｇａ1-x Ｎ層は、典型的にはアンドープであるが、必要に応じて、ドナー（ｎ型不純物）、例えばＳｉが例えば１×１０16〜１×１０18ｃｍ-3にドープされたｎ型Ａｌx Ｇａ1-x Ｎ層であってもよい。Ａｌx Ｇａ1-x Ｎ層は、場合によっては、アクセプタ（ｐ型不純物）、例えばＭｇが極低濃度にドープされた殆どｉ型に近いｐ型Ａｌx Ｇａ1-x Ｎ層であってもよい。
【００１２】
典型的には、第１のｎ型ＧａＮ層は第１のｎ+ 型ＧａＮ層上に設けられ、第２のｎ型ＧａＮ層はｐ型ＧａＮ層上にメサ状に設けられ、第２のｎ型ＧａＮ層上に第２のｎ+ 型ＧａＮ層が設けられる。また、典型的には、エミッタ電極は第１のｎ+ 型ＧａＮ層の、第１のｎ型ＧａＮ層と反対側の面に設けられ、ベース電極は第２のｎ型ＧａＮ層が設けられていない部分のｐ型ＧａＮ層上に設けられ、コレクタ電極は第２のｎ+ 型ＧａＮ層上に設けられる。第１のｎ+ 型ＧａＮ層はオーミックコンタクト層であり、そのドナー濃度は、エミッタ電極がオーミックコンタクトすることができるように十分に高く選ばれる。ｐ型ＧａＮ層のアクセプタ濃度は、ベース電極がオーミックコンタクトすることができるように十分に高く選ばれる。第２のｎ+ 型ＧａＮ層のドナー濃度は、コレクタ電極がオーミックコンタクトすることができるように十分に高く選ばれる。
【００１３】
必要に応じて、Ａｌx Ｇａ1-x Ｎ層とアンドープＧａＮ層との間に、Ａｌx Ｇａ1-x Ｎ層からアンドープＧａＮ層に向かってＡｌ組成ｙがｘから０に単調に減少するＡｌy Ｇａ1-y Ｎグレーデッド層が設けられる。この場合、このＡｌy Ｇａ1-y Ｎグレーデッド層もエミッタを構成する。このＡｌy Ｇａ1-y Ｎグレーデッド層は、好適にはアンドープであるが、必要に応じて、ドナー（ｎ型不純物）、例えばＳｉが例えば１×１０16〜１×１０18ｃｍ-3にドープされたｎ型Ａｌx Ｇａ1-x Ｎ層であってもよい。このようにＡｌx Ｇａ1-x Ｎ層とアンドープＧａＮ層との間にＡｌy Ｇａ1-y Ｎグレーデッド層が設けられることにより、Ａｌx Ｇａ1-x Ｎ層とアンドープＧａＮ層との間のヘテロ界面における伝導帯および価電子帯の不連続を解消することができ、それによってヘテロ接合バイポーラトランジスタのコレクタ電流を増大させることができるとともに、出力特性におけるコレクタ電流が流れ始めるエミッタ−コレクタ間電圧のオフセットを解消することができる。Ａｌy Ｇａ1-y Ｎグレーデッド層のＡｌ組成ｙは、ｘから０に直線的に減少してもよいし、曲線的に減少してもよい。このヘテロ接合バイポーラトランジスタは、必要に応じて、第２のｎ型ＧａＮ層と第２のｎ+ 型ＧａＮ層との間に設けられたｐ型ＧａＮ層をさらに有する。このように第２のｎ型ＧａＮ層と第２のｎ+ 型ＧａＮ層との間にｐ型ＧａＮ層が設けられていることにより、このヘテロ接合バイポーラトランジスタの動作時における第２のｎ型ＧａＮ層のエネルギーバンドの傾斜が減少し、それによって第２のｎ型ＧａＮ層に印加される電界が緩和される。このため、第２のｎ型ＧａＮ層における谷間散乱および光学フォノン散乱の抑制を図ることができ、ひいてはヘテロ接合バイポーラトランジスタの高速化を図ることができる。
【００１４】
このヘテロ接合バイポーラトランジスタにおいては、このヘテロ接合バイポーラトランジスタの特性を損なわない限り、必要に応じて、上記の各層の間に、何らかの機能を有する中間層が設けられていてもよい。
【００１５】
この発明は、
少なくとも一つの半導体素子を有し、
前記半導体素子が、
第１のｎ型ＧａＮ層と、
前記第１のｎ型ＧａＮ層上のＡｌx Ｇａ1-x Ｎ層（０．１≦ｘ≦０．５）と、
前記Ａｌx Ｇａ1-x Ｎ層上の、厚みが２０ｎｍ以上のアンドープＧａＮ層と、
前記アンドープＧａＮ層上の、厚みが１００ｎｍ以上のＭｇがドープされたｐ型ＧａＮ層と、
前記ｐ型ＧａＮ層上の第２のｎ型ＧａＮ層と、
前記第１のｎ型ＧａＮ層に電気的に接続されたエミッタ電極と、
前記ｐ型ＧａＮ層に電気的に接続されたベース電極と、
前記第２のｎ型ＧａＮ層に電気的に接続されたコレクタ電極とを有し、
前記第１のｎ型ＧａＮ層および前記Ａｌx Ｇａ1-x Ｎ層によりエミッタが構成され、前記アンドープＧａＮ層および前記ｐ型ＧａＮ層によりベースが構成され、前記第２のｎ型ＧａＮ層によりコレクタが構成され、
非動作時において、前記Ａｌx Ｇａ1-x Ｎ層と前記アンドープＧａＮ層との間のヘテロ界面の近傍の部分における前記アンドープＧａＮ層に２次元正孔ガスが形成され、
前記ｐ型ＧａＮ層の厚みをｂ［ｎｍ］、前記ｐ型ＧａＮ層の正孔濃度をｐ［ｃｍ-3］、前記２次元正孔ガスの濃度をＰs ［ｃｍ-2］と表したとき、ｐ×ｂ×１０-7＋Ｐs ≧１×１０13［ｃｍ-2］であるヘテロ接合バイポーラトランジスタである電気機器である。
【００１６】
ここで、電気機器は、およそ電気を用いるもの全てを含み、用途、機能、大きさなどを問わないが、例えば、電子機器、移動体、動力装置、建設機械、工作機械などである。電子機器は、例えば、通信機器、ロボット、コンピュータ、ゲーム機器、車載機器、家庭電気製品（エアコンディショナーなど）、工業製品、携帯電話、モバイル機器、ＩＴ機器（サーバーなど）、太陽光発電システムで使用するパワーコンディショナー、送電システムなどである。移動体は、鉄道車両、自動車（電動車両など）、二輪車、航空機、ロケット、宇宙船などである。取り分け、電子機器としては、移動通信システムの次世代基地局、航空管制レーダー、ミリ波による透視検査装置、無線電力送信器、粒子加速器などに用いられる高出力パワー増幅器が挙げられる。
【００１７】
上記の電気機器の発明においては、その性質に反しない限り、上記のヘテロ接合バイポーラトランジスタの発明に関連して説明したことが成立する。
【発明の効果】
【００１８】
この発明によれば、ベースの正孔濃度が１×１０13［ｃｍ-2］以上と十分に高く、しかもベースを構成するｐ型ＧａＮ層の厚みが１００ｎｍ以上であることにより、動作時にベース−コレクタ間に１００Ｖ以上の電圧が印加されても、ベース−コレクタ間でベース側がパンチスルーしてしまうのを効果的に防止することができるとともに、ベース抵抗を十分に低くすることができ、それによってヘテロ接合バイポーラトランジスタの電流増幅率の向上を図ることができる。また、ベースの正孔濃度の一部を高濃度の２次元正孔ガスにより賄うことができるので、ｐ型ＧａＮ層にドープするＭｇの濃度を過度に高くする必要がなく、そのためｐ型ＧａＮ層の結晶性を良好にすることができ、それによってヘテロ接合バイポーラトランジスタの特性の向上を図ることができる。また、Ａｌx Ｇａ1-x Ｎ層とＭｇがドープされたｐ型ＧａＮ層との間に設けられた厚みが２０ｎｍ以上のアンドープＧａＮ層がＭｇの拡散防止層となることにより、ｐ型ＧａＮ層中のＭｇがＡｌx Ｇａ1-x Ｎ層に拡散するのを効果的に防止することができ、それによってエミッタ−ベース間のｐｎ接合界面がＡｌx Ｇａ1-x Ｎ層中に位置してしまうのを防止することができ、ひいてはベース無効電流の低減を図ることができる。また、コレクタが上側に位置するコレクタアップ構造を容易に得ることができることによりコレクタ容量を大幅に減少させることができ、それによってヘテロ接合バイポーラトランジスタの高速化を図ることができる。以上により、高周波パワー増幅や高周波パワースイッチングを容易に行うことができる高性能のヘテロ接合バイポーラトランジスタを実現することができる。そして、このヘテロ接合バイポーラトランジスタを用いることにより、高性能の電気機器を実現することができる。
【図面の簡単な説明】
【００１９】
【図１】この発明の第１の実施の形態によるＧａＮ系ＨＢＴの基本構造を示す断面図である。
【図２】この発明の第１の実施の形態によるＧａＮ系ＨＢＴにおいてベースパッド電極およびコレクタパッド電極が形成された状態を示す断面図である。
【図３】図２に示すベースパッド電極およびコレクタパッド電極の平面形状の例を示す平面図である。
【図４】図３のＡ−Ａ’線に沿っての断面図である。
【図５】図３のＢ−Ｂ’線に沿っての断面図である。
【図６】この発明の第１の実施の形態によるＧａＮ系ＨＢＴの非動作時のエネルギーバンドを示す略線図である。
【図７】この発明の第１の実施の形態によるＧａＮ系ＨＢＴの動作時のエネルギーバンドを示す略線図である。
【図８】この発明の第１の実施の形態によるＧａＮ系ＨＢＴの製造方法を説明するための断面図である。
【図９】この発明の第１の実施の形態によるＧａＮ系ＨＢＴの製造方法を説明するための略線図である。
【図１０】この発明の第１の実施の形態によるＧａＮ系ＨＢＴの製造方法を説明するための断面図である。
【図１１】この発明の第１の実施の形態によるＧａＮ系ＨＢＴの製造方法を説明するための断面図である。
【図１２】この発明の第１の実施の形態によるＧａＮ系ＨＢＴの他の製造方法を説明するための断面図である。
【図１３】この発明の第１の実施の形態によるＧａＮ系ＨＢＴの他の製造方法を説明するための断面図である。
【図１４】この発明の第１の実施の形態によるＧａＮ系ＨＢＴの考察のために行った実験において用いた試料の層構造を示す断面図である。
【図１５】この発明の第１の実施の形態によるＧａＮ系ＨＢＴの考察のために行った実験において作製したホール測定試料を示す平面図である。
【図１６】図１５に示すホール測定試料のＡ−Ａ’線、Ｂ−Ｂ’線およびＣ−Ｃ’線に沿っての断面図である。
【図１７】図１５に示すホール測定試料のアンドープＧａＮ層５２／Ａｌx Ｇａ1-x Ｎ層５３／アンドープＧａＮ層５４の積層方向に沿った一次元モデルに基づいて行ったシミュレーションにより得られた分極超接合のエネルギーバンド図である。
【図１８】シミュレーションにより得られた分極超接合の２ＤＨＧ濃度および２ＤＥＧ濃度のプロファイルを示す略線図である。
【図１９】アンドープＧａＮ層５４の残し厚みに対する２ＤＨＧ濃度の計算値および実測値を示す略線図である。
【図２０】アンドープＧａＮ層５４の残し厚みが１０ｎｍのときの２ＤＨＧ濃度の計算結果を示す略線図である。
【図２１】アンドープＧａＮ層５４の残し厚みが５０ｎｍのときの２ＤＨＧ濃度の計算結果を示す略線図である。
【図２２】アンドープＧａＮ層５４の残し厚みが１００ｎｍのときの２ＤＨＧ濃度の計算結果を示す略線図である。
【図２３】アンドープＧａＮ層５４の残し厚みが１０００ｎｍのときの２ＤＨＧ濃度の計算結果を示す略線図である。
【図２４】アンドープＧａＮ層５４の残し厚みを変えたときのＡｌx Ｇａ1-x Ｎ層５３のＡｌ組成ｘと厚みｔとの関係を示す略線図である。
【図２５】４×１０12［ｃｍ-2］および５×１０12［ｃｍ-2］の２ＤＨＧ濃度が得られるＡｌx Ｇａ1-x Ｎ層５３のＡｌ組成ｘと厚みｔとの関係を示す略線図である。
【図２６】図１４に示す試料の深さ方向のＳＩＭＳ分析の結果を示す略線図である。
【図２７】この発明の第１の実施の形態によるＧａＮ系ＨＢＴのベース−コレクタ間に印加可能な最大電圧の考察結果を示す略線図である。
【図２８】この発明の第２の実施の形態によるＧａＮ系ＨＢＴの基本構造を示す断面図である。
【図２９】この発明の第２の実施の形態によるＧａＮ系ＨＢＴの非動作時のエネルギーバンドを示す略線図である。
【図３０】この発明の第２の実施の形態によるＧａＮ系ＨＢＴのベース−エミッタ間電圧−コレクタ電流特性を示す略線図である。
【図３１】この発明の第２の実施の形態によるＧａＮ系ＨＢＴの出力特性を示す略線図である。
【図３２】この発明の第３の実施の形態によるＧａＮ系ＨＢＴの基本構造を示す断面図である。
【図３３】この発明の第３の実施の形態によるＧａＮ系ＨＢＴの動作時のエネルギーバンドを示す略線図である。
【発明を実施するための形態】
【００２０】
以下、発明を実施するための形態（以下、実施の形態と言う。）について説明する。
〈１．第１の実施の形態〉
［ＧａＮ系ＨＢＴ］
第１の実施の形態によるＧａＮ系ＨＢＴについて説明する。このＧａＮ系ＨＢＴの基本構造を図１に示す。
【００２１】
図１に示すように、このＧａＮ系ＨＢＴにおいては、ｎ+ 型ＧａＮ層１１、ｎ型ＧａＮ層１２、アンドープＡｌx Ｇａ1-x Ｎ層１３、アンドープＧａＮ層１４、ｐ型ＧａＮ層１５、ｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７が順次積層されている。ｎ+ 型ＧａＮ層１１は、成長層により構成されることも、結晶成長に用いられるＧａＮ基板により構成されることもある。これらのｎ+ 型ＧａＮ層１１、ｎ型ＧａＮ層１２、アンドープＡｌx Ｇａ1-x Ｎ層１３、アンドープＧａＮ層１４、ｐ型ＧａＮ層１５、ｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７は、典型的には（０００１）面方位（Ｃ面方位）であり、積層方向は［０００１］方向であるが、これに限定されるものではない。ｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７はｐ型ＧａＮ層１５上に選択的に設けられており、メサ形状を有する。これらのｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７は、例えば、一方向に延在するストライプ形状を有する。これらのストライプ形状のｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７の延在方向は、典型的には［１０−１０］方向であるが、これに限定されるものではない。ｎ+ 型ＧａＮ層１１、ｎ型ＧａＮ層１２、ｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７にドープされたドナー（ｎ型不純物）は例えばＳｉである。ｐ型ＧａＮ層１５にはアクセプタ（ｐ型不純物）としてＭｇがドープされている。アンドープＡｌx Ｇａ1-x Ｎ層１３のＡｌ組成ｘは０．１以上０．５以下（１０％以上５０％以下）である。アンドープＧａＮ層１４は厚みが２０ｎｍ以上、好適には３０ｎｍ以上であり、ｐ型ＧａＮ層１５にドープされたＭｇがアンドープＡｌx Ｇａ1-x Ｎ層１３に拡散するのを防止するための拡散防止層の役割を有する。アンドープＧａＮ層１４の厚みは１０００ｎｍ以下であることが望ましいが、一般的には１００ｎｍ以下に選ばれる。ｐ型ＧａＮ層１５の厚みはこのＧａＮ系ＨＢＴに要求される耐圧特性を考慮して選択されるが、少なくとも１００ｎｍ以上あるいは１９０ｎｍ以上であり、一般的には８００ｎｍ以下である。ｎ+ 型ＧａＮ層１１の、ｎ型ＧａＮ層１２と反対側の面、すなわち裏面にエミッタ電極１８がｎ+ 型ＧａＮ層１１にオーミックコンタクトして設けられている。エミッタ電極１８は、ｎ+ 型ＧａＮ層１１の裏面の一部に設けられてもよいし、ｎ+ 型ＧａＮ層１１の裏面の全体に設けられてもよいが、図１においては、ｎ+ 型ＧａＮ層１１の裏面の一部に設けられている場合が図示されている。ｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７が設けられていない部分のｐ型ＧａＮ層１５上にベース電極１９がオーミック接触して設けられている。ｎ+ 型ＧａＮ層１７上にコレクタ電極２０がオーミックコンタクトして設けられている。コレクタ電極２０は、ｎ+ 型ＧａＮ層１７の表面の一部に設けられてもよいし、ｎ+ 型ＧａＮ層１７の表面の全体に設けられてもよいが、図１においては、ｎ+ 型ＧａＮ層１７の表面の一部に設けられている場合が図示されている。ベース電極１９およびコレクタ電極２０は、典型的には、ストライプ形状のｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７と同じ方向に延在するストライプ形状を有する。この場合、ｎ+ 型ＧａＮ層１１、ｎ型ＧａＮ層１２およびアンドープＡｌx Ｇａ1-x Ｎ層１３によ���エミッタが構成され、アンドープＧａＮ層１４およびｐ型ＧａＮ層１５によりベースが構成され、ｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７によりコレクタが構成され、これらのエミッタ、ベースおよびコレクタによりｎｐｎ型ＧａＮ系ＨＢＴが構成されている。ｎ+ 型ＧａＮ層１１はサブエミッタと呼ばれることもあり、ｎ+ 型ＧａＮ層１７はサブコレクタと呼ばれることもある。
【００２２】
このＧａＮ系ＨＢＴにおいては、非動作時（熱平衡状態）において、ピエゾ分極および自発分極により、アンドープＡｌx Ｇａ1-x Ｎ層１３とｎ型ＧａＮ層１１との間のヘテロ界面の近傍の部分におけるアンドープＡｌx Ｇａ1-x Ｎ層１３に正の固定電荷２１が誘起され、また、アンドープＡｌx Ｇａ1-x Ｎ層１３とアンドープＧａＮ層１４との間のヘテロ界面の近傍の部分におけるＡｌx Ｇａ1-x Ｎ層１３に負の固定電荷２２が誘起されている。このため、このＧａＮ系ＨＢＴにおいては、非動作時に、アンドープＡｌx Ｇａ1-x Ｎ層１３とｎ型ＧａＮ層１２との間のヘテロ界面の近傍の部分におけるｎ型ＧａＮ層１２に２次元電子ガス（２ＤＥＧ）２３が形成され、かつ、アンドープＡｌx Ｇａ1-x Ｎ層１３とアンドープＧａＮ層１４との間のヘテロ界面の近傍の部分におけるアンドープＧａＮ層１４に２次元正孔ガス（２ＤＨＧ）２４が形成されている。
【００２３】
このＧａＮ系ＨＢＴにおいては、ｐ型ＧａＮ層１５の厚みをｂ［ｎｍ］、ｐ型ＧａＮ層１５の正孔濃度をｐ［ｃｍ-3］、２次元正孔ガス２４の濃度をＰs ［ｃｍ-2］と表したとき、ｐ×ｂ×１０-7＋Ｐs ≧１×１０13［ｃｍ-2］の条件が満たされている。この条件は、ｐ型ＧａＮ層１５にドープされたＭｇの濃度をＮMg［ｃｍ-3］、ｐ型ＧａＮ層１５にドープされたＭｇの電気的活性化率をｒと表すと、ＮMg×ｒ×ｂ×１０-7＋Ｐs ≧１×１０13［ｃｍ-2］と表すことができる。ｒ＝１０-2とすると、ＮMg×１０-2×ｂ×１０-7＋Ｐs ≧１×１０13［ｃｍ-2］となる。また、後述のように、このＧａＮ系ＨＢＴの動作時にベース−コレクタ間に逆バイアス電圧が印加された時、ベースが完全に空乏化してしまいベース側がパンチスルーしてしまうのを防止するために、ｂ≧１００［ｎｍ］に選ばれている。
【００２４】
このＧａＮ系ＨＢＴにおいては、アンドープＡｌx Ｇａ1-x Ｎ層１３のＡｌ組成ｘおよび厚みｔ［ｎｍ］は、下記の式を満足するように選択されている。ただし、下記の式におけるｘとしては％で表示したときの数値を用いる。例えば、ｘ＝０．２５であれば下記の式におけるｘとして２５を用いる。
【数１】
2017139338.tif 000004
α、βはどの程度の濃度の２ＤＨＧ２４を得るかによって決まり、後述のように、計算により求められる。例えば、２ＤＨＧ２４の濃度Ｐs を５×１０12ｃｍ-2とするためには、α＝１１２９０、β＝−１．８６５である。
【００２５】
典型的には、ストライプ形状のｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７は、互いに平行に複数設けられ、それぞれのｎ+ 型ＧａＮ層１７上にコレクタ電極２０が設けられ、互いに隣接する一対のコレクタ電極２０の間の部分におけるｐ型ＧａＮ層１５上にそれぞれベース電極１９が設けられる。これらのベース電極１９およびコレクタ電極２０は、典型的にはストライプ形状を有し、互いに平行に設けられる。そして、図２に示すように、ベース電極１９およびコレクタ電極２０にそれぞれ接触するようにベースパッド電極２５およびコレクタパッド電極２６が設けられる。これらのベースパッド電極２５およびコレクタパッド電極２６の平面形状の一例を図３に示す。また、図４および図５はそれぞれ、図３のＡ−Ａ’線およびＢ−Ｂ’線に沿っての断面図である。図３に示すように、この例では、ベースパッド電極２５およびコレクタパッド電極２６は櫛型形状を有し、これらのベースパッド電極２５およびコレクタパッド電極２６のうちの櫛歯に相当する部分がそれぞれベース電極１９およびコレクタ電極２０上に設けられて接触している。図４および図５に示すように、ベースパッド電極２５およびコレクタパッド電極２６のうちの櫛歯に相当する部分以外の部分の下方には、実質的に電気的絶縁体として働く高抵抗層２７が設けられている。高抵抗層２７は、例えば、ＳｉＯ2 やＳｉ3 Ｎ4 膜などの絶縁膜や、ホウ素（Ｂ）などのイオン注入層からなる。
【００２６】
ｎ+ 型ＧａＮ層１１、ｎ型ＧａＮ層１２、アンドープＡｌx Ｇａ1-x Ｎ層１３、アンドープＧａＮ層１４、ｐ型ＧａＮ層１５、ｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７の厚みは必要に応じて選ばれるが、例えば、ｎ+ 型ＧａＮ層１１は１〜１０μｍ、ｎ型ＧａＮ層１２は０．２〜１μｍ、アンドープＡｌx Ｇａ1-x Ｎ層１３は２０〜２００ｎｍ、アンドープＧａＮ層１４は既に述べたように２０〜１００ｎｍ、より一般的には２０〜５０ｎｍ、ｐ型ＧａＮ層１５は既に述べたように０．１〜０．９μｍ、ｎ型ＧａＮ層１６は０．５〜５μｍ、ｎ+ 型ＧａＮ層１７は０．０５〜０．５μｍである。また、ｎ+ 型ＧａＮ層１１、ｎ型ＧａＮ層１２、ｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７のドナー濃度は必要に応じて選ばれるが、例えば、ｎ+ 型ＧａＮ層１１は１×１０18〜１×１０19ｃｍ-3、ｎ型ＧａＮ層１２は（０．５〜２）×１０18ｃｍ-3、ｎ型ＧａＮ層１６は（０．５〜５）×１０16ｃｍ-3、ｎ+ 型ＧａＮ層１７は（１〜１０）×１０18ｃｍ-3である。また、ｐ型ＧａＮ層１５のＭｇ濃度ＮMg（アクセプタ濃度ＮA ）［ｃｍ-3］は、一般的には、（１〜９）×１０19ｃｍ-3である。また、アンドープＡｌx Ｇａ1-x Ｎ層１３のＡｌ組成ｘは必要に応じて選ばれるが、例えば０．１〜０．４である。エミッタ電極１８およびコレクタ電極２０は、少なくともその最下層がｎ型ＧａＮにオーミックコンタクトする金属、例えばＴｉにより構成され、例えば、Ｔｉ／Ａｌ／Ａｕ積層膜により構成される。ベース電極１９は、少なくともその最下層がｐ型ＧａＮにオーミックコンタクトする金属、例えばＮｉにより構成され、例えば、Ｎｉ／Ａｌ積層膜により構成される。
【００２７】
このＧａＮ系ＨＢＴの一つの具体的構成例を説明すると、ｎ+ 型ＧａＮ層１１は薄化されたｎ型ＧａＮ基板、ｎ型ＧａＮ層１１は厚み０．５μｍ、ドナー濃度１×１０18ｃｍ-3、アンドープＡｌx Ｇａ1-x Ｎ層１３は厚み４５ｎｍ、Ａｌ組成ｘ＝０．２５、アンドープＧａＮ層１４は厚み２０ｎｍ、ｐ型ＧａＮ層１５は厚み０．５μｍ、アクセプタ濃度５×１０19ｃｍ-3（正孔濃度〜５×１０17ｃｍ-3）、ｎ型ＧａＮ層１６は厚み１．０μｍ、ドナー濃度１×１０16ｃｍ-3、ｎ+ 型ＧａＮ層１７は厚み０．１μｍ、ドナー濃度５×１０18ｃｍ-3である。また、エミッタ電極１８およびコレクタ電極２０はＴｉ／Ａｌ／Ａｕ積層膜により構成され、ベース電極１９はＮｉ／Ａｌ積層膜により構成される。
【００２８】
このＧａＮ系ＨＢＴの非動作時のエネルギーバンド構造を図６に示す。図６中、Ｅc は伝導帯の下端のエネルギー、ＥV は価電子帯の上端のエネルギー、ＥF はフェルミエネルギーを示す。図６に示すように、アンドープＡｌx Ｇａ1-x Ｎ層１３とｎ型ＧａＮ層１２との間のヘテロ界面の近傍の部分におけるｎ型ＧａＮ層１２に２ＤＥＧ２３が形成され、かつ、アンドープＡｌx Ｇａ1-x Ｎ層１３とアンドープＧａＮ層１４との間のヘテロ界面の近傍の部分におけるアンドープＧａＮ層１４に２ＤＨＧ２４が形成されている。
【００２９】
［ＧａＮ系ＨＢＴの動作］
動作時にＧａＮ系ＨＢＴに印加される電圧は、基本的には、一般的なｎｐｎ型バイポーラトランジスタと同様である。すなわち、エミッタ−ベース間のｐｎ接合は順方向バイアスされ、ベース−コレクタ間のｐｎ接合は逆方向バイアスされる。このＧａＮ系ＨＢＴの動作時にベース−エミッタ間に電圧Ｖbeが印加され、コレクタ−エミッタ間に電圧Ｖceが印加されたときのエネルギーバンド構造を図７に示す。電圧Ｖbeが印加されることによりベース−エミッタ間のｐｎ接合が順方向バイアスされ、エミッタを構成するｎ型ＧａＮ層１２から電子がベースを構成するアンドープＧａＮ層１４およびｐ型ＧａＮ層１５に注入される。こうして注入された電子はベース内を流れて逆バイアスされたベース−コレクタ間のｐｎ接合に到達し、このｐｎ接合を通ってコレクタに流れる。ベースを構成するｐ型ＧａＮ層１５においては、エミッタを構成するｎ型ＧａＮ層１２から注入された電子の一部は正孔と再結合して消滅する。
【００３０】
［ＧａＮ系ＨＢＴの製造方法］
まず、図８に示すように、例えば（０００１）面（Ｃ面）方位のｎ型ＧａＮ基板３１上に、従来公知のＭＯＣＶＤ（有機金属化学気相成長）法により、ｎ型ＧａＮ層１２、アンドープＡｌx Ｇａ1-x Ｎ層１３、アンドープＧａＮ層１４、ｐ型ＧａＮ層１５、ｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７を順次成長させる。ｎ型ＧａＮ基板３１はｎ+ 型ＧａＮ層１１に対応するドナー濃度を有する。Ｇａ原料としては例えばＴＭＧ（トリメチルガリウム）、Ａｌ原料としては例えばＴＭＡ（トリメチルアルミニウム）、窒素原料としては例えばＮＨ3 （アンモニア）、キャリアガスとしては例えばＮ2 ガスおよびＨ2 ガスが用いられる。また、成長温度は例えば１１００℃程度である。
【００３１】
次に、図示は省略するが、ｎ+ 型ＧａＮ層１７の全面に例えばＳｉＯ2 膜やＳｉＮ膜などの絶縁膜を形成した後、この絶縁膜上に所定形状のレジストパターンを形成し、このレジストパターンをマスクとしてこの絶縁膜をエッチングすることにより所定形状にパターニングする。次に、この絶縁膜をマスクとして例えばホウ素（Ｂ）を所定の条件でｎ型ＧａＮ層１２に達する深さまでイオン注入する。こうしてＢがイオン注入された領域は高抵抗化し、ｎ型ＧａＮ層１２、アンドープＡｌx Ｇａ1-x Ｎ層１３、アンドープＧａＮ層１４、ｐ型ＧａＮ層１５、ｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７の所定部分に高抵抗層２７が形成される。
【００３２】
次に、ｎ+ 型ＧａＮ層１７上にストライプ形状のコレクタ電極２０を形成する。具体的には、例えば、ｎ+ 型ＧａＮ層１７の全面に真空蒸着法などによりコレクタ電極形成用の金属膜を形成し、この金属膜上にストライプ形状のレジストパターンを形成した後、このレジストパターンをマスクとして金属膜をエッチングによりパターニングする。こうして、ストライプ形状のコレクタ電極２０が形成される。この後、レジストパターンを除去する。次に、このコレクタ電極２０をマスクとしてｎ+ 型ＧａＮ層１７およびｎ型ＧａＮ層１６を順次エッチングし、ｐ型ＧａＮ層１５を露出させる。このエッチングは、例えば塩素系エッチングガスを用いた反応性イオンエッチング（ＲＩＥ）により行う。ここで、ｎ+ 型ＧａＮ層１７およびｎ型ＧａＮ層１６が完全にエッチングされた時点でエッチングが自動的に停止し、ｐ型ＧａＮ層１５がエッチングされないようにするために、必要に応じて、ｐ型ＧａＮ層１５とｎ型ＧａＮ層１６との間にエッチング停止層あるいはエッチングの監視層（モニタリング層）が形成される。こうして、ｎ+ 型ＧａＮ層１７およびｎ型ＧａＮ層１６がコレクタ電極２０と同様なストライプ形状にパターニングされる。このストライプ形状のコレクタ電極２０、ｎ+ 型ＧａＮ層１７およびｎ型ＧａＮ層１６のパターンは［１０−１０］方向に複数、互いに平行に形成される（図９参照）。次に、例えば真空蒸着法により全面にＳｉＯ2 膜を形成した後、このＳｉＯ2 膜上にベース電極１９に対応する部分に開口を有する所定形状のレジストパターンを形成し、このレジストパターンをマスクとしてＳｉＯ2 膜を例えば誘導結合プラズマ（ＩＣＰ）ガスエッチング法などによりエッチングする。こうして、コレクタ電極２０を覆うＳｉＯ2 膜３２のみが残される。次に、ストライプ形状のｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７の側壁部に形成されたエッチングダメージを除去するとともに、側壁の平坦性を確保するため、ウエットエッチングによりｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７の側壁部を選択的にエッチングする。エッチング液としては、例えば、ＫＯＨとＴＭＡＨ（Tetra-methyl-ammonium acid) との混合溶液を用いる。次に、ｎ+ 型ＧａＮ層１７に対するコレクタ電極２０のオーミックコンタクト特性の向上やｐ型ＧａＮ層１５にドープされたＭｇの電気的活性化のために熱処理を行う。コレクタ電極２０がＴｉ／Ａｌ／Ａｕ積層膜により構成される場合、この熱処理は、例えば、窒素ガス（Ｎ2 ）中、７５０℃、５分間の条件で行う。
【００３３】
次に、図１０に示すように、ｎ型ＧａＮ基板３１に垂直な方向から真空蒸着を行うことによりベース電極形成用の金属膜３３を形成した後、ｐ型ＧａＮ層１５上に形成された金属膜３３のｐ型ＧａＮ層１５に対するオーミックコンタクト特性の向上のために熱処理を行う。ベース電極１９がＮｉ／Ａｕ積層膜により構成される場合、この熱処理は、例えば、Ｎ2 ガス中、５００℃、１分間の条件で行う。次に、ウエットエッチングによりＳｉＯ2 膜３２を除去し、このＳｉＯ2 膜３２上の金属膜３３を除去する。こうして、図１１に示すように、ｐ型ＧａＮ層１５上にのみ、金属膜３３からなるベース電極１９が形成される。
【００３４】
次に、真空蒸着法などにより全面にＳｉＯ2 膜やポリイミド膜などの絶縁膜３４を形成した後、この絶縁膜３４上にフォトリソグラフィーによりベースパッド電極形成部およびコレクタパッド電極形成部に対応する部分に開口を有するレジストパターンを形成する。次に、ｎ型ＧａＮ基板３１に垂直な方向から真空蒸着を行うことにより電気メッキの下地金属となるＡｕ膜などの金属膜（図示せず）を全面に形成した後、レジストパターンを除去することによりその上に形成された金属膜を除去する。次に、下地金属となるこの金属膜上に電気メッキによりＡｕ層などのメッキ層を選択的に形成する。メッキ層の厚みは例えば１μｍ程度である。こうして、ベース電極１９と電気的に接続されたベースパッド電極２５およびコレクタ電極２０と電気的に接続されたコレクタパッド電極２６が形成される。
【００３５】
次に、ｎ型ＧａＮ基板３１の裏面側から研削加工、研磨加工などを施し、最終的にウエットエッチングを施すことにより所定の厚みに薄化する。こうして薄化されたｎ型ＧａＮ基板３１によりｎ+ 型ＧａＮ層１１が構成される。この後、このｎ+ 型ＧａＮ層１１の裏面に真空蒸着法などによりエミッタ電極形成用の金属膜を形成し、必要に応じてこの金属膜をパターニングする。こうして、エミッタ電極１８が形成される。ここで、ｎ+ 型ＧａＮ層１１の裏面はＧａＮ結晶のＮ原子が配列したＮ面であるため、エミッタ電極形成用の金属膜を形成した後に熱処理（合金化処理）を行わないでも低抵抗のオーミックコンタクトを実現することができる。
【００３６】
以上により、目的とするＧａＮ系ＨＢＴが製造される。
【００３７】
このＧａＮ系ＨＢＴの別の製造方法について説明する。
【００３８】
この製造方法においては、ＧａＮ系半導体層の成長に従来公知のＰＥＮＤＥＯ法を用いる。すなわち、図１２に示すように、まず、サファイア基板などの絶縁基板やＳｉ基板などのベース基板４１の主面をエッチングによりパターニングしてストライプ形状の凸部４１ａを互いに平行に複数形成する。凸部４１ａの高さおよび幅は必要に応じて選ばれる。次に、これらの凸部４１ａを除いたベース基板４１の主面にＳｉＯ2 膜やＳｉＮ膜などの絶縁膜４２を形成する。この際、凸部４１ａの上部が露出するようにする。次に、ＭＯＣＶＤ法により、ｎ+ 型ＧａＮを成長させる。この際、最初にまず、凸部４１ａの上部の側壁にｎ+ 型ＧａＮが成長し、このｎ+ 型ＧａＮが横方向（ベース基板４１の主面に平行な方向）に成長するとともに、縦方向にも成長し、ｎ+ 型ＧａＮ層１１が成長する。このｎ+ 型ＧａＮ層１１には、互いに隣接する二つの凸部４１ａの側壁からそれぞれ横方向成長した二つの成長層が合体した界面（成長層合体面）に転位などの結晶欠陥（図１２中、×で示す）が発生する。次に、このｎ+ 型ＧａＮ層１１上にｎ型ＧａＮ層１２、アンドープＡｌx Ｇａ1-x Ｎ層１３、アンドープＧａＮ層１４、ｐ型ＧａＮ層１５、ｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７を順次成長させる。ｎ+ 型ＧａＮ層１１の合体面に発生した結晶欠陥は、これらのｎ型ＧａＮ層１２、アンドープＡｌx Ｇａ1-x Ｎ層１３、アンドープＧａＮ層１４、ｐ型ＧａＮ層１５、ｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７にも引き継がれる。互いに隣接する二つの成長層合体面に挟まれた領域のｎ+ 型ＧａＮ層１１、ｎ型ＧａＮ層１２、アンドープＡｌx Ｇａ1-x Ｎ層１３、アンドープＧａＮ層１４、ｐ型ＧａＮ層１５、ｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７は高品質の結晶層となる。次に、ｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７を所定形状にパターニングする。次に、例えばＳｉＯ2 膜やＳｉＮ膜などの絶縁膜を全面に形成した後、この絶縁膜上に所定形状のレジストパターンを形成し、このレジストパターンをマスクとしてこの絶縁膜をエッチングすることにより所定形状にパターニングする。次に、この絶縁膜をマスクとして例えばホウ素（Ｂ）を所定の条件でイオン注入する。こうして、ｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７が除去された部分におけるｎ+ 型ＧａＮ層１１、ｎ型ＧａＮ層１２、アンドープＡｌx Ｇａ1-x Ｎ層１３、アンドープＧａＮ層１４およびｐ型ＧａＮ層１５と、ｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７が残された部分のｎ型ＧａＮ層１２、アンドープＡｌx Ｇａ1-x Ｎ層１３、アンドープＧａＮ層１４、ｐ型ＧａＮ層１５、ｎ型ＧａＮ層１６およびｎ+ 型ＧａＮ層１７とにそれぞれ、Ｂのイオン注入層からなる高抵抗層２７が形成される。次に、上述の製造方法と同様にしてｎ+ 型ＧａＮ層１７上にコレクタ電極２０を形成するとともに、ｐ型ＧａＮ層１５上にベース電極１９を形成し、コレクタ電極２０とベース電極１９との間の部分にＳｉＯ2 膜などの絶縁膜４３を形成する。
【００３９】
次に、図１３に示すように、ベース基板４１を剥がし、さらにｎ+ ＧａＮ層１１の裏面を研磨して平坦化した後、こうして平坦化された裏面にエミッタ電極１８を形成する。
【００４０】
図示は省略するが、この後、上述の製造方法と同様にしてベースパッド電極２５およびコレクタパッド電極２６を形成する。
【００４１】
以上により、目的とするＧａＮ系ＨＢＴが製造される。
【００４２】
ここで、ベースの正孔濃度を１×１０13［ｃｍ-2］以上、すなわち、ｐ×ｂ×１０-7＋Ｐs ≧１×１０13［ｃｍ-2］とする根拠を説明する。
【００４３】
ＧａＮ系ＨＢＴにおいては、ベースの正孔濃度は、ベースポテンシャルを高く維持するためにできるだけ高いことが望ましい。しかし、ベースを構成するｐ型ＧａＮ層１５の成長中に高濃度のＭｇをドープすると、そのＭｇがヘテロ界面を越えてエミッタを構成するアンドープＡｌx Ｇａ1-x Ｎ層１３側に拡散することから、ｐｎ接合界面がアンドープＡｌx Ｇａ1-x Ｎ層１３中に移動し、無効なベース電流の増加により増幅率β＝Ｉc ／Ｉb が低下する。従って、ベース−コレクタ間のヘテロ接合の近くに、Ｍｇに依らないで正孔を生成させることは高性能ＧａＮ系ＨＢＴに不可欠であるが、このＧａＮ系ＨＢＴにおいては、ｐ型ＧａＮ層１５とアンドープＡｌx Ｇａ1-x Ｎ層１３との間にＭｇの拡散防止層となるアンドープＧａＮ層１４を設けていることによりアンドープＡｌx Ｇａ1-x Ｎ層１３へのＭｇの拡散を防止するとともに、このアンドープＧａＮ層１４に２ＤＨＧ２４を形成していることにより、この課題が解決されている。
【００４４】
次に、ＧａＮ系ＨＢＴのオフ時（ベース−エミッタ間電圧Ｖbe＝０Ｖ）には、逆バイアス電圧の印加によりベース／コレクタのｐｎ接合が空乏化するが、ベースポテンシャルを維持するために、ベースは高濃度の正孔が必要とされる。ベースポテンシャルが低下すると、いわゆるパンチスルー現象によりエミッタ電流が制御できなくなる。
【００４５】
一般に、ｐｎ接合に関し、空乏層幅Ｗと印加電圧Ｖt 、アクセプタ濃度ＮA およびドナー濃度ＮD との関係は、
Ｗ＝［（２ε／ｑ）｛（１／ＮA ）＋（１／ＮD ）｝Ｖt ］
で表される。ここで、εはＧａＮの誘電率、ｑは電子電荷の絶対値であり、アクセプタおよびドナーとも電気的活性化率は１００％と仮定している。パンチスルーとの関係で、空乏層の広がりを見積もる。今、アクセプタ濃度ＮA が１×１０18ｃｍ-3、ドナー濃度ＮD が５×１０16ｃｍ-3とする。印加電圧Ｖt を１００Ｖとすると、上式より、Ｗ〜１５００ｎｍである。上式より、ドナー濃度が低いコレクタ側に空乏層が伸びるが、ベース側にも５×１０16／１×１０18＝１／２０程度の割合で伸び、従って、１５００／２０〜７５ｎｍ空乏化する。このことより、ベース側にパンチスルーしないためには、ｐ型ＧａＮ層１５の厚みとして概略１００ｎｍ程度以上必要である。従って、大雑把な見積もりでは、耐圧１００Ｖの高周波ＧａＮ系ＨＢＴのｐ型ＧａＮ層１５の厚みは、正孔濃度ｐ〜１×１０18ｃｍ-3とすると、１００ｎｍ程度以上となる。ここで、ベース中の正孔の総量（面濃度）は１×１０18×１００×１０-7＝１×１０13ｃｍ-2である。
【００４６】
結論として、ベースの正孔濃度が１×１０13ｃｍ-2以上であることがこの高周波ＧａＮ系ＨＢＴに必要な条件である。
【００４７】
Ｍｇのドーピングによりｐ型ＧａＮ層１５の正孔濃度を１×１０18ｃｍ-3とするためには、Ｍｇの電気的活性化率が１％程度であるので、Ｍｇ濃度は１×１０20ｃｍ-3を必要とする。このような高濃度のＭｇドーピングを行うとｐ型ＧａＮ層１５の結晶性が悪化し、ｐ型ＧａＮ層１５での電子・正孔再結合を引き起こし、電流増幅率を低下させてしまうため、ｐ型ＧａＮ層１５のＭｇ濃度は１×１０20ｃｍ-3より低くすることが望ましい。そのためには、高濃度のＭｇドーピングに依らないで正孔濃度を高くすることが必須となる。これを実現するために、アンドープＡｌx Ｇａ1-x Ｎ層１３とアンドープＧａＮ層１４とによりヘテロ接合を形成し、アンドープＡｌx Ｇａ1-x Ｎ層１３とアンドープＧａＮ層１４との間のヘテロ界面の近傍の部分におけるアンドープＧａＮ層１４に２ＤＨＧ２４を形成し、その２ＤＨＧ２４の正孔を利用している。
【００４８】
２ＤＨＧ２４の正孔濃度を高くすることが重要であるが、アンドープＡｌx Ｇａ1-x Ｎ層１３のＡｌ組成ｘおよび厚みｔ［ｎｍ］を既に述べたように選択する根拠を説明する。
【００４９】
［実験］
アンドープＡｌx Ｇａ1-x Ｎ層１３のＡｌ組成ｘおよび厚みｔ［ｎｍ］と２ＤＨＧ２４の正孔濃度との関係を調べるために、実験およびシミュレーションにより考察を検討を行った。
【００５０】
そのために次のようにして試料を作製した。
【００５１】
まず、図１４に示すような層構造を形成した。図１４に示すように、（０００１）面、すなわちＣ面サファイア基板５１上に、ＭＯＣＶＤ法により、Ｇａ原料としてＴＭＧ、Ａｌ原料としてＴＭＡ、窒素原料としてＮＨ3 、キャリアガスとしてＮ2 ガスおよびＨ2 ガスを用いて、低温成長（５３０℃）ＧａＮバッファ層（図示せず）を厚み３０ｎｍ積層した後、成長温度を１１００℃に上昇させ、厚み８００ｎｍのアンドープＧａＮ層５２、厚み４０ｎｍでｘ＝０．２７のＡｌx Ｇａ1-x Ｎ層５３、厚み８０ｎｍのアンドープＧａＮ層５４、Ｍｇ濃度が５．０×１０19ｃｍ-3で厚み５０ｎｍのＭｇドープのｐ型ＧａＮ層５５およびＭｇ濃度が２．０×１０20ｃｍ-3で厚み３ｎｍのＭｇドープのｐ+ 型ＧａＮコンタクト層５６を順次成長させた。Ａｌx Ｇａ1-x Ｎ層５３とアンドープＧａＮ層５２との間のヘテロ界面の近傍の部分におけるアンドープＧａＮ層５２に２ＤＥＧ５７が形成され、かつ、Ａｌx Ｇａ1-x Ｎ層５３とアンドープＧａＮ層５４との間のヘテロ界面の近傍の部分におけるアンドープＧａＮ層５４に２ＤＨＧ５８が形成されている。図１に示すＧａＮ系ＨＢＴとの関係では、アンドープＧａＮ層５２がｎ型ＧａＮ層１２に、Ａｌx Ｇａ1-x Ｎ層５３がアンドープＡｌx Ｇａ1-x Ｎ層１３に、アンドープＧａＮ層５４がアンドープＧａＮ層１４に、２ＤＥＧ５７が２ＤＥＧ２３に、２ＤＨＧ５８が２ＤＨＧ２４にそれぞれ対応する。
【００５２】
この図１４に示す層構造を用い、２ＤＨＧの濃度（以下、ｃｍ-2を単位とする濃度はシート濃度、ｃｍ-3を単位とする濃度は体積濃度を意味する）を測定するために、図１５および図１６Ａ〜Ｃに示すホール（Hall）素子を作製した。ここで、図１５はこのホール素子の上面図、図１６Ａ、ＢおよびＣはそれぞれ、図１５のＡ−Ａ’線、Ｂ−Ｂ’線およびＣ−Ｃ’線に沿っての断面図である。アンドープＧａＮ層５４の途中の深さまでエッチングして、２ＤＥＧ５７および２ＤＨＧ５８の濃度を測定した。２ＤＨＧ５８の濃度の測定には、アンドープＧａＮ層５４の四隅のｐ+ 型ＧａＮコンタクト層５６の上に形成した４個のｐ電極５９を用いる。２ＤＥＧ５７の濃度の測定には、Ａｌx Ｇａ1-x Ｎ層５３の四隅の上に形成した４個の電極６０を用いる。
【００５３】
測定結果を表１に示す。試料Ｎｏ．１は、アンドープＧａＮ層５４の残し厚みが６０ｎｍ、試料Ｎｏ．２は、アンドープＧａＮ層５４の残し厚みが４０ｎｍ、試料Ｎｏ．３は、アンドープＧａＮ層５４の残し厚みが５ｎｍである。表１より、試料Ｎｏ．１および試料Ｎｏ．２では、分極超接合（ＰＳＪ）効果によって、２ＤＥＧ５７および２ＤＨＧ５８が誘起・蓄積されていることが分かる。試料Ｎｏ．３では正孔に対するホール電圧が発生せず、測定できなかった。
【００５４】
【表１】
2017139338.tif 000005
【００５５】
試料Ｎｏ．２の２ＤＨＧ濃度は試料Ｎｏ．１の２ＤＨＧ濃度よりも少ないことから、２ＤＨＧ濃度はアンドープＧａＮ層５４の厚みに依存していることが明らかになった。これは、アンドープＧａＮ層５４の表面ピンニング（pinning)効果およびドナー型準位（電子放出型）または正孔トラップ準位の存在によるものである。２ＤＨＧ５８の生成量とＡｌx Ｇａ1-x Ｎ層５３およびアンドープＧａＮ層５５の構成との関係を調べ、その関係を定量的に調べた。
【００５６】
［モデル計算と実測２ＤＨＧ濃度との比較］
Ａｌx Ｇａ1-x Ｎ層５３／アンドープＧａＮ層５４からなる分極超接合の層構成と２ＤＨＧ濃度との関係を導出するためにバンド計算を行った。すなわち、図１６の積層方向に沿った一次元モデルについて計算を行った。シミュレータソフトはシルバコ社のアトラスを用いた。図１７に、計算されたアンドープＧａＮ層５４（厚み６０ｎｍ）／Ａｌx Ｇａ1-x Ｎ層５３（ｘ＝０．２７、厚み４０ｎｍ）／アンドープＧａＮ層５２の平衡状態におけるバンド図を、図１８に２ＤＨＧおよび２ＤＥＧの濃度プロファイルを示した。アンドープＧａＮ層５２とＡｌx Ｇａ1-x Ｎ層５３との間のヘテロ界面の近傍の部分におけるＡｌx Ｇａ1-x Ｎ層５３に誘起される正の固定電荷（分極電荷）およびＡｌx Ｇａ1-x Ｎ層５３とアンドープＧａＮ層５４との間のヘテロ界面の近傍の部分におけるＡｌx Ｇａ1-x Ｎ層５３に誘起される負の固定電荷（分極電荷）によりそれぞれバンド曲りが生じ、Ａｌx Ｇａ1-x Ｎ層５３とアンドープＧａＮ層５４との間のヘテロ界面の近傍の部分におけるアンドープＧａＮ層５４に２ＤＨＧが誘起され、Ａｌx Ｇａ1-x Ｎ層５３とアンドープＧａＮ層５２との間のヘテロ界面の近傍の部分におけるアンドープＧａＮ層５２に２ＤＥＧが誘起されている。２ＤＨＧ濃度はピーク濃度が１×１０20ｃｍ-3、２ＤＥＧ濃度はピーク濃度が６×１０19ｃｍ-3で、いずれもヘテロ界面から離れるに従って指数関数的に減少している。アンドープＧａＮ層５２の深いところで２ＤＥＧ濃度が１×１０15ｃｍ-3で一定値となっているのは、アンドープＧａＮ層５２のアンドープレベルを計算の都合上、１×１０15ｃｍ-3に設定したからであり、このようにしてもこれからの議論には特に問題は発生しない。
【００５７】
キャリア濃度の深さ方向の積分値がシートキャリア濃度を表す。シートキャリア濃度としての２ＤＨＧ濃度を図１９に示す。図１９は、横軸にアンドープＧａＮ層５４の厚みをとり、縦軸に２ＤＨＧ濃度をとったものである。図１９に試料Ｎｏ．１および試料Ｎｏ．２の２ＤＨＧ濃度をプロットした。
【００５８】
図１９により、シミュレーション結果（バンド計算による計算値) は実測値をよく再現しており、シミュレーションで用いたモデル物性パラメータ（詳細は示していない）は、実用的な分極超接合構造を探索する目的において必要条件を満足していることが分かる。
【００５９】
さて、図１９より、シミュレーションでは、アンドープＧａＮ層５４の厚みが７ｎｍの場合、２ＤＨＧ濃度が１×１０12ｃｍ-2程度と計算されている。この領域では、アンドープＧａＮ層５４の厚みの減少に対して２ＤＨＧ濃度が急激に減少していて、５ｎｍでは０．６×１０12ｃｍ-2であった。これに対応する試料の実測は不可能であった。この原因は、試料の２ＤＨＧ濃度が上記の０．６×１０12ｃｍ-2だとしても、正孔移動度を３ｃｍ2 ／Ｖｓ程度と仮定すると、シート抵抗値は、１／ｎｅμ＝１／（０．６×１０12×１．６×１０-19 ×３）〜３．５ＭΩ／□となってホール測定は困難な値であるからである。ここで、ｎはシート濃度、ｅは電子電荷の絶対値、μは正孔移動度である。実測できなかったもう一つの原因は、エッチングによりメサ部を形成する際に発生するエッチング損傷がアンドープＧａＮ層５４とＡｌx Ｇａ1-x Ｎ層５３とのヘテロ界面にまで到達していて２ＤＥＧ濃度を更に減少させている可能性も考えられる。このことは、実際のデバイス作製では、アンドープＧａＮ層５４の残し厚みには限界があり、５ｎｍでは不足であることを示している。更に、たとえ表面損傷の効果がないとしても、素子作製時のエッチングの精度等を考慮すれば、やはり、アンドープＧａＮ層５４の残し厚みには制限があり、実用的には１０ｎｍ以上が必要であると考えられる。
【００６０】
また、２ＤＨＧ濃度としては、１×１０11ｃｍ-2でも、原理的には問題ないが、ｐ型ＧａＮ層１５のＭｇ濃度を高くし過ぎないでもベースの正孔濃度を１×１０13［ｃｍ-2］以上とするためには、２ＤＨＧ濃度は最低でも１×１０12ｃｍ-2以上とするのが望ましく、より高くするのがより望ましい。また、アンドープＧａＮ層５４の厚みは、厚い方が２ＤＨＧ濃度が大きくなり望ましいが、余りに厚いと、素子製作が困難となる。従って、アンドープＧａＮ層５４の厚みは、望ましくは１０００ｎｍ以下である。これがアンドープＧａＮ層１４の厚みを１０００ｎｍ以下とすることが望ましいとした理由である。
【００６１】
［アンドープＧａＮ層５４／アンドープＡｌx Ｇａ1-x Ｎ層５３からなる分極超接合構造におけるアンドープＡｌx Ｇａ1-x Ｎ層５３のＡｌ組成ｘおよび厚みｔと２ＤＨＧ濃度との関係を調べる計算］
アンドープＧａＮ層５４の厚みａをパラメータとして、ａ＝１０ｎｍ、５０ｎｍ、１００ｎｍ、１０００ｎｍと取り、Ａｌx Ｇａ1-x Ｎ層５３のＡｌ組成ｘおよび厚みｔを変化させた場合の２ＤＨＧ濃度を計算した。ここで、ｘは０．０５〜０．５（５〜５０％）の範囲内で０．０５ずつ変化させ、ｔは５〜１０ｎｍの範囲内では１ｎｍずつ変化させ、１０〜１００ｎｍの範囲内では５ｎｍずつ変化させ、ｘの各値とｔの各値とを組み合わせたマトリックス状に計算した。以下に述べるＡｌx Ｇａ1-x Ｎ層５３のＡｌ組成ｘおよび厚みｔの計算結果は、そのまま、このＧａＮ系ＨＢＴのアンドープＡｌx Ｇａ1-x Ｎ層１３のＡｌ組成ｘおよび厚みｔについて適用することができる。
【００６２】
図２０に、アンドープＧａＮ層５４の厚みａが１０ｎｍのときの、アンドープＡｌx Ｇａ1-x Ｎ層５３のＡｌ組成ｘおよび厚みｔ（ｎｍ）に対する２ＤＨＧ濃度の計算値の表を示す。なお、言うまでもないが、図２０中、例えば「１．０３Ｅ＋１２」は１．０３×１０12を意味する（図２１〜図２３においても同様）。図２１に、アンドープＧａＮ層５４の厚みａが５０ｎｍのときの同様な２ＤＨＧ濃度の計算値の表を示す。図２２に、アンドープＧａＮ層５４の厚みａが１００ｎｍのときの同様な２ＤＨＧ濃度の計算値の表を示す。図２３に、アンドープＧａＮ層５４の厚みａが１０００ｎｍのときの同様な２ＤＨＧ濃度の計算値の表を示す。
【００６３】
図２０〜図２３に示される２ＤＨＧ濃度の分布状況を調べると、ｘが大きい程、そしてｔが大きい程、２ＤＨＧ濃度が増加していることが分かる。このうち、１．００×１０12ｃｍ-2の濃度を与えるｘおよびｔの値を抽出する。但し、図２０〜図２３中、２ＤＨＧ濃度が１．００×１０12ｃｍ-2近辺のセルを太線で囲んで示してある。表のセルの値が正確に１．００×１０12ｃｍ-2でないので、そのセルの前後の値から按分したｘおよびｔの値を取り出した。
【００６４】
図２４は、そのようにして、２ＤＨＧ濃度＝１×１０12ｃｍ-2の値を示す（ｔ，ｘ）の点を図２０〜図２３からピックアップして、（ｘ，ｔ）座標平面にプロットしたものである。図２４中の各々の点の右側（または上側）の領域が２ＤＨＧ濃度≧１×１０12ｃｍ-2なる範囲である。これを見れば、アンドープＧａＮ層５４の厚みａが小さい場合、１×１０12ｃｍ-2以上の２ＤＨＧ濃度を得るためのＡｌx Ｇａ1-x Ｎ層５３のＡｌ組成ｘおよび厚みｔは大きいことが理解できる。アンドープＧａＮ層５４の厚みａが１００ｎｍ以上と大きくなると２ＤＨＧ濃度の変化は飽和してゆくことが分かった。これは、アンドープＧａＮ層５４の厚みａが増加しても、アンドープＧａＮ層５４とＡｌx Ｇａ1-x Ｎ層５３とのヘテロ界面付近のバンド形状が変化しないからであると解釈される。
【００６５】
さて、図２４に示されているアンドープＧａＮ層５４の厚みａの各々の系列の座標値（ｘ，ｔ）を表現する近似式を求めよう。この近似式は、２ＤＨＧ濃度として１×１０12ｃｍ-2を与える近似曲線を表す。この近似式を
【数２】
2017139338.tif 000006
で表す。ここで、αおよびβはアンドープＧａＮ層５４の厚みａの関数となっている。
【００６６】
そうすると、図２４において点線で示される曲線がフィットし、そのときの（１）式のパラメータαおよびβの値は表２に示すようになる。
【００６７】
【表２】
2017139338.tif 000007
【００６８】
従って、アンドープＧａＮ層５４の、１０ｎｍ以上１０００ｎｍ以内の範囲の任意の厚みａに対し、式（１）によって、Ａｌx Ｇａ1-x Ｎ層５３のＡｌ組成ｘに対して２ＤＨＧ濃度＝１×１０12ｃｍ-2を与えるＡｌx Ｇａ1-x Ｎ層５３の厚みｔが与えられる。一方、このＧａＮ系ＨＢＴにおいては、アンドープＧａＮ層１４上にｐ型ＧａＮ層１５が積層されているが、２ＤＨＧ濃度に関しては、それは、アンドープＧａＮ層１４の厚みが非常に大きくなったものと等価と考えてよい。従って、２ＤＨＧ濃度が１×１０12ｃｍ-2以上を与えるＡｌx Ｇａ1-x Ｎ層５３のＡｌ組成ｘおよび厚みｔに関しては、表２のα、βのうち、ａ＝１０００ｎｍの時のα、βの値を採用して
ｔ［ｎｍ］≧６４１ｘ-1.196（ただし、ｘ≧１０％)
である。
【００６９】
次に、２ＤＨＧ濃度Ｐs ＝４×１０12ｃｍ-2または５×１０12ｃｍ-2を与えるＡｌx Ｇａ1-x Ｎ層５３のＡｌ組成ｘおよび厚みｔの関係式を求める。
【００７０】
まず、図２０〜図２３のデータより、Ｐs ＝４×１０12ｃｍ-2を与えるＡｌ組成ｘおよび厚みｔは表３に示すようになる。
【００７１】
表３
ｘ（％）      ｔ（ｎｍ）
１５          ５７．８０
２０          ３１．７５
２５          ２１．７３
３０          １６．４２
３５          １３．１１
４０          １０．６３
４５            ９．０５
５０            ７．８３
【００７２】
表３のデータを図２５にプロットした。プロット点に対して
【数３】
2017139338.tif 000008
によってフィッティングすると、α＝４３９０、β＝−１．６３１が得られた。従って、２ＤＨＧ濃度Ｐs が４×１０12ｃｍ-2以上を与えるＡｌx Ｇａ1-x Ｎ層５３のＡｌ組成ｘおよび厚みｔは
ｔ［ｎｍ］≧４３９０ｘ-1.631
である。
【００７３】
次に、図２０〜図２３のデータより、Ｐs ＝５×１０12ｃｍ-2を与えるＡｌ組成ｘおよび厚みｔは表４に示すようになる。
【００７４】
表４
ｘ（％）      ｔ（ｎｍ）
１５          ８５．０
２０          ３９．２
２５          ２４．０
３０          １８．４
３５          １４．３
４０          １１．８
４５            ９．７７
５０            ８．３４
【００７５】
表４のデータを図２５にプロットした。プロット点に対して（２）式によってフィッティングすると、α＝１１２９０、β＝−１．８６５が得られた。従って、２ＤＨＧ濃度Ｐs が５×１０12ｃｍ-2以上を与えるＡｌx Ｇａ1-x Ｎ層５３のＡｌ組成ｘおよび厚みｔは
ｔ［ｎｍ］≧１１２９０ｘ-1.865
である。
【００７６】
次に、アンドープＧａＮ層１４の厚みを２０ｎｍ以上とする根拠について説明する。図１４に示す試料について、２次イオン質量分析（ＳＩＭＳ）によりＭｇの深さ分布を測定した。その結果を図２６に示す。図２６に示すように、Ｍｇ濃度が５×１０19ｃｍ-2のｐ型ＧａＮ層５５の下２０ｎｍ、言い換えるとｐ型ＧａＮ層５５とアンドープＧａＮ層５４との界面から２０ｎｍの深さにおけるアンドープＧａＮ層５４中のＭｇ濃度は１．０×１０16ｃｍ-3程度に減少しており、ＳＩＭＳ検出限界に近いことが確認された。このことから、厚みが２０ｎｍ以上のアンドープＧａＮ層がＭｇの拡散防止層として働くことが分かる。これがアンドープＧａＮ層１４の厚みを２０ｎｍ以上とした根拠である。
【００７７】
ここで、このＧａＮ系ＨＢＴのベース−コレクタ間の最大印加電圧について検討する。図２７は、このＧａＮ系ＨＢＴのｐ型ＧａＮ層１５とｎ型ＧａＮ層１６とのｐｎ接合の電界分布を示す。図２７の縦軸は電界Ｅ、横軸はｐ型ＧａＮ層１５およびｎ型ＧａＮ層１６の厚み方向の距離である。ｐ型ＧａＮ層１５の正孔濃度はｐ＝１×１０18ｃｍ-3、ｎ型ＧａＮ層１６の電子濃度はｎ＝５×１０16ｃｍ-3とする。例えば、コレクタを構成するｎ型ＧａＮ層１６の厚みが１．５μｍ（１５００ｎｍ）の場合、ベース−エミッタ間電圧Ｖbe＝０Ｖ（オフ状態）でベース−コレクタ間電圧Ｖce＝１００Ｖを印加したとき、ｎ型ＧａＮ層１６が完全に空乏化し、ベース−コレクタ界面に印加される最大電界強度Ｅmax はＥmax ＝２×１００／（１．５×１０-4）＝１．３ＭＶ／ｃｍとなるが、これは理論破壊電界（３．３ＭＶ／ｃｍ）よりもはるかに小さい。
【００７８】
このＧａＮ系ＨＢＴがＶt ＝４００Ｖのパワースイッチング素子として使用できるか調べた。Ｖceに４００−１００＝３００Ｖが上乗せされると、Ｅmax はＥmax ＝１．３＋２＝３．３ＭＶ／ｃｍとなるが、電界が３．３ＭＶ／ｃｍとなる範囲は極短い距離であるから、使用可能と考えられる。しかし、ベース側、すなわちｐ型ＧａＮ層１５側の空乏層は（３．３／１．３）×７５＝１９０ｎｍに延びるから、ｐ型ＧａＮ層１５の厚みｂはそれ以上にする必要がある。また、ｎ型ＧａＮ層１６の厚みが０．５μｍのＧａＮ系ＨＢＴでは、Ｅmax ＝１．３ＭＶ／ｃｍに抑えるとすると最大印加電圧は５６Ｖであり、Ｅmax ＝３．３ＭＶ／ｃｍまで可能とすると、最大印加電圧は１００＋５６＝１５６Ｖとなる。ｐ型ＧａＮ層１５の厚みｂは１９０ｎｍ以上にする必要があることは上記と同様である。
【００７９】
以上のように、この第１の実施の形態によれば、ｐ型ＧａＮ層１５にドープするＭｇの濃度の選定と、アンドープＡｌx Ｇａ1-x Ｎ層１３とアンドープＧａＮ層１４との分極超接合においてアンドープＧａＮ層１４に形成される２ＤＨＧ２４の濃度との選定によりベースの正孔濃度が１×１０13ｃｍ-2以上に設定されているだけでなく、ｐ型ＧａＮ層１５の厚みが１００ｎｍ以上に設定されているため、ＧａＮ系ＨＢＴのオフ時にベース−コレクタ間のｐｎ接合に１００Ｖ程度の逆方向バイアス電圧が印加されても、パンチスルーが発生するのを効果的に防止することができる。また、ベースの正孔濃度が１×１０13ｃｍ-2以上と十分に高いので、ベース抵抗を十分に低くすることができ、ひいてはＧａＮ系ＨＢＴの電流増幅率の向上を図ることができる。また、アンドープＡｌx Ｇａ1-x Ｎ層１３とｐ型ＧａＮ層１５との間に厚みが２０ｎｍ以上のアンドープＧａＮ層１４が設けられていることにより、ｐ型ＧａＮ層１５にドープされたＭｇがアンドープＡｌx Ｇａ1-x Ｎ層１３に拡散するのを防止することができ、それによってｐｎ接合界面がアンドープＡｌx Ｇａ1-x Ｎ層１３中に移動してしまうのを防止することができ、ひいては無効なベース電流が流れるのを防止することができる。また、このＧａＮ系ＨＢＴはコレクタアップ構造を有するため、コレクタ容量を大幅に減少させることができ、ひいてはこのＧａＮ系ＨＢＴの高速化を図ることができる。以上により、高周波パワー増幅や高周波パワースイッチングを容易に行うことができ、しかも高耐圧かつ高出力の高性能のパワーＧａＮ系ＨＢＴを実現することができる。例えば、コレクタの厚みが１μｍである場合、耐圧が２００Ｖ以上、トランジション周波数ｆt が１００ＧＨｚ以上、電流増幅率β＝Ｉc ／Ｉb が１００以上の、高周波パワー増幅可能な極めて高性能のＧａＮ系ＨＢＴを実現することができる。また、コレクタの厚みが１０μｍである場合、耐圧が２０００Ｖ以上、コレクタ電流の立ち上がり時間および立ち下がり時間が数ｎｓ以下、電流増幅率β＝Ｉc ／Ｉb が１００以上の、高周波パワースイッチング可能な極めて高性能のＧａＮ系ＨＢＴを実現することができる。そして、この高性能のＧａＮ系ＨＢＴを用いることにより、高性能の電気機器を実現することができる。
【００８０】
〈２．第２の実施の形態〉
［ＧａＮ系ＨＢＴ］
第２の実施の形態によるＧａＮ系ＨＢＴについて説明する。このＧａＮ系ＨＢＴの基本構造を図２８に示す。
【００８１】
図２８に示すように、このＧａＮ系ＨＢＴは、アンドープＡｌx Ｇａ1-x Ｎ層１３とアンドープＧａＮ層１４との間に、アンドープＡｌx Ｇａ1-x Ｎ層１３からアンドープＧａＮ層１４に向かってＡｌ組成ｙがｘから０に単調に、例えば直線的または曲線的に増加するＡｌy Ｇａ1-y Ｎグレーデッド層７１が設けられていることを除いて、第１の実施の形態によるＧａＮ系ＨＢＴと同様な構造を有する。このようにアンドープＡｌx Ｇａ1-x Ｎ層１３とアンドープＧａＮ層１４との間にＡｌy Ｇａ1-y Ｎグレーデッド層７１が設けられていることにより、非動作時のエネルギーバンドは図２９に示すようになる。図２９に示すように、Ａｌy Ｇａ1-y Ｎグレーデッド層７１とアンドープＧａＮ層１４との間のヘテロ界面では、Ａｌy Ｇａ1-y Ｎグレーデッド層７１のｙは０であり、従ってＡｌy Ｇａ1-y Ｎグレーデッド層７１はアンドープＧａＮ層１４と組成が一致し、また、Ａｌy Ｇａ1-y Ｎグレーデッド層７１とアンドープＡｌx Ｇａ1-x Ｎ層１３との間のヘテロ界面では、Ａｌy Ｇａ1-y Ｎグレーデッド層７１のｙはｘであり、従ってＡｌy Ｇａ1-y Ｎグレーデッド層７１はアンドープＡｌx Ｇａ1-x Ｎ層１３と組成が一致する。このため、Ａｌy Ｇａ1-y Ｎグレーデッド層７１とアンドープＧａＮ層１４との間のヘテロ界面およびＡｌy Ｇａ1-y Ｎグレーデッド層７１とアンドープＡｌx Ｇａ1-x Ｎ層１３とのヘテロ界面において伝導帯および価電子帯は連続となっている。
【００８２】
［ＧａＮ系ＨＢＴの動作］
第２の実施の形態によるＧａＮ系ＨＢＴの動作方法は、基本的に第１の実施の形態によるＧａＮ系ＨＢＴと同様である。
【００８３】
［ＧａＮ系ＨＢＴの製造方法］
第２の実施の形態によるＧａＮ系ＨＢＴの製造方法は、アンドープＡｌx Ｇａ1-x Ｎ層１３とアンドープＧａＮ層１４との間にＡｌy Ｇａ1-y Ｎグレーデッド層７１を形成することを除いて第１の実施の形態によるＧａＮ系ＨＢＴの製造方法と同様である。
【００８４】
この第２の実施の形態によれば、第１の実施の形態と同様な利点に加えて次のような利点を得ることができる。すなわち、アンドープＡｌx Ｇａ1-x Ｎ層１３とアンドープＧａＮ層１４との間のヘテロ界面における伝導帯の不連続（ΔＥc ）が解消されていることにより、図３０に示すように、このヘテロ界面における伝導帯および価電子帯にΔＥc が存在する場合に比べてコレクタ電流を増大させることができる。図３０中、Ｉc はコレクタ電流を示す。また、図３１に示すように、ΔＥc が存在する場合には、ＧａＮ系ＨＢＴの出力特性、すなわちコレクタ−エミッタ間電圧（Ｖce）−コレクタ電流（Ｉc ）曲線にコレクタ−エミッタ間電圧のオフセットが生じるのに対し、ΔＥc が存在しないこの第２の実施の形態によれば、コレクタ−エミッタ間電圧のオフセットを解消することができる。
【００８５】
〈３．第３の実施の形態〉
［ＧａＮ系ＨＢＴ］
第３の実施の形態によるＧａＮ系ＨＢＴについて説明する。このＧａＮ系ＨＢＴの基本構造を図３２に示す。
【００８６】
図３２に示すように、このＧａＮ系ＨＢＴは、ｎ型ＧａＮ層１６とｎ+ 型ＧａＮ層１７との間にｐ型ＧａＮ層８１が設けられていることを除いて第１の実施の形態と同様な構造を有する。ｐ型ＧａＮ層８１の厚みおよびアクセプタ濃度は必要に応じて選ばれるが、例えば、厚みは５〜２０ｎｍ、アクセプタ濃度は（１〜８）×１０19ｃｍ-3である。このＧａＮ系ＨＢＴの動作時のエネルギーバンドは図３３に示すようになる。図３３に示すように、ｎ型ＧａＮ層１６とｎ+ 型ＧａＮ層１７との間にｐ型ＧａＮ層８１が設けられていることにより、ｐ型ＧａＮ層８１が設けられていない場合に比べて、ｎ+ 型ＧａＮ層１７のエネルギーバンドの傾斜が大幅に減少している。ｐ型ＧａＮ層８１の厚みを５〜２０ｎｍと小さくすることにより、ｐ型ＧａＮ層１３を通り抜けてｎ型ＧａＮ層１６に到達した電子はこのｐ型ＧａＮ層８１をバリスティック（ballistic)に突き抜けてｎ+ 型ＧａＮ層１７に到達することにより、このＧａＮ系ＨＢＴの高速化を図ることができる。
【００８７】
［ＧａＮ系ＨＢＴの動作］
第３の実施の形態によるＧａＮ系ＨＢＴの動作方法は、基本的に第１の実施の形態によるＧａＮ系ＨＢＴと同様である。
【００８８】
［ＧａＮ系ＨＢＴの製造方法］
第３の実施の形態によるＧａＮ系ＨＢＴの製造方法は、ｎ型ＧａＮ層１６とｎ+ 型ＧａＮ層１７との間にｐ型ＧａＮ層８１を形成することを除いて第１の実施の形態によるＧａＮ系ＨＢＴの製造方法と同様である。
【００８９】
この第３の実施の形態によれば、第１の実施の形態と同様な利点に加えて次のような利点を得ることができる。すなわち、図３３に示すように、ｎ+ 型ＧａＮ層１７のエネルギーバンドの傾斜が大幅に減少していることにより、ｎ+ 型ＧａＮ層１７に印加される電界が大幅に緩和されている。このため、ｎ+ 型ＧａＮ層１７における谷間散乱（intervalley scattering）および光学フォノン散乱（optical phonon scattering)を抑制することができ、それによってＧａＮ系ＨＢＴの高速化を図ることができる。
【００９０】
以上、この発明の実施の形態について具体的に説明したが、この発明は、上述の実施の形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００９１】
例えば、上述の実施の形態において挙げた数値、構造、形状、材料などはあくまでも例に過ぎず、必要に応じてこれらと異なる数値、構造、形状、材料などを用いてもよい。
【符号の説明】
【００９２】
１１…ｎ+ 型ＧａＮ層、１２…ｎ型ＧａＮ層、１３…アンドープＡｌx Ｇａ1-x Ｎ層、１４…アンドープＧａＮ層、１５…ｐ型ＧａＮ層、１６…ｎ型ＧａＮ層、１７…ｎ+ 型ＧａＮ層、１８…エミッタ電極、１９…ベース電極、２０…コレクタ電極、２１…正の固定電荷、２２…負の固定電荷、２３…２次元電子ガス、２４…２次元正孔ガス、２５…ベースパッド電極、２６…コレクタパッド電極、２７…高抵抗層、３１…ｎ型ＧａＮ基板、４１…ベース基板、７１…Ａｌy Ｇａ1-y Ｎグレーデッド層、８１…ｐ型ＧａＮ層
【図１】
2017139338.tif 000011
【図２】
2017139338.tif 000012
【図３】
2017139338.tif 000013
【図４】
2017139338.tif 000014
【図５】
2017139338.tif 000015
【図６】
2017139338.tif 000016
【図７】
2017139338.tif 000017
【図８】
2017139338.tif 000018
【図９】
2017139338.tif 000019
【図１０】
2017139338.tif 000020
【図１１】
2017139338.tif 000021
【図１２】
2017139338.tif 000022
【図１３】
2017139338.tif 000023
【図１４】
2017139338.tif 000024
【図１５】
2017139338.tif 000025
【図１６】
2017139338.tif 000026
【図１７】
2017139338.tif 000027
【図１８】
2017139338.tif 000028
【図１９】
2017139338.tif 000029
【図２０】
2017139338.tif 000030
【図２１】
2017139338.tif 000031
【図２２】
2017139338.tif 000032
【図２３】
2017139338.tif 000033
【図２４】
2017139338.tif 000034
【図２５】
2017139338.tif 000035
【図２６】
2017139338.tif 000036
【図２７】
2017139338.tif 000037
【図２８】
2017139338.tif 000038
【図２９】
2017139338.tif 000039
【図３０】
2017139338.tif 000040
【図３１】
2017139338.tif 000041
【図３２】
2017139338.tif 000042
【図３３】
2017139338.tif 000043