(57)【要約】【課題】信頼性を確保しつつ、反共振周波数でのインピーダンスを低減させることができる電子部品を提供する。【解決手段】電子部品１００は、複数の誘電体層と複数の内部電極層とを含む積層体と、第１外部電極１２１と、一対の第２外部電極１２２，１２３と、一対の絶縁被覆部１３１，１３２と、を備え、複数の内部電極層は、複数の第１内部電極層１４１と、複数の第２内部電極層１４２とを含み、第２内部電極層１４２は、第１引出電極部１４２ｂと、第２引出電極部１４２ｃとを有し、一方の第２外部電極１２２と第１引出電極部１４２ｂとが接触する第１接触部Ｓ１における長さ方向に沿った長さをＬ１とし、他方の第２外部電極１２３と第２引出電極部１４２ｃとが接触する第２接触部Ｓ２における長さ方向に沿った長さをＬ２とした場合に、Ｌ１／Ｌ２＞１．０の関係を満たす。【選択図】図６
2017220521.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の誘電体層と複数の内部電極層とを含み、積層方向において相対する第１側面および第２側面と、前記積層方向に直交する高さ方向において相対する第１主面および第２主面と、前記積層方向および前記高さ方向の両方に直交する長さ方向において相対する第１端面および第２端面とを含む積層体と、
前記長さ方向における前記第２主面の中央部に設けられた第１外部電極と、
前記第１外部電極が互いの間に位置するように前記長さ方向における前記第２主面の両端側に設けられた一対の第２外部電極と、
前記第２主面上において、前記一対の第２外部電極の各々と前記第１外部電極との間の隙間を充填する一対の絶縁被覆部と、を備え、
前記複数の内部電極層は、前記第１外部電極に接続された複数の第１内部電極層と、前記一対の第２外部電極の各々に接続された複数の第２内部電極層とを含み、
前記第２内部電極層は、前記一対の第２外部電極のうち一方の第２外部電極に接続される第１引出電極部と、前記一対の第２外部電極のうち他方の第２外部電極に接続される第２引出電極部とを有し、
前記一方の第２外部電極と前記第１引出電極部とが接触する第１接触部における前記長さ方向に沿った長さをＬ１とし、前記他方の第２外部電極と前記第２引出電極部とが接触する第２接触部における前記長さ方向に沿った長さをＬ２とした場合に、Ｌ１／Ｌ２＞１．０の関係を満たす、電子部品。
【請求項２】
Ｌ１／Ｌ２≧１．２の関係を満たす、請求項１に記載の電子部品。
【請求項３】
Ｌ１／Ｌ２≧１．４の関係を満たす、請求項１に記載の電子部品。
【請求項４】
Ｌ１／Ｌ２≧１．６の関係を満たす、請求項１に記載の電子部品。
【請求項５】
前記第２主面に引き出された前記第１引出電極部の端部における前記長さ方向に沿った長さが、前記第２主面に引き出された前記第２引出電極部の端部における前記長さ方向に沿った長さよりも大きい、請求項１から４のいずれか１項に記載の電子部品。
【請求項６】
前記第２主面に引き出された前記第１引出電極部の端部における前記長さ方向に沿った長さが、前記第２主面に引き出された前記第２引出電極部の端部における前記長さ方向に沿った長さと同じであり、
前記一方の第２外部電極の前記長さ方向に沿った長さが、前記他方の第２外部電極の前記長さ方向に沿った長さよりも長い、請求項１から４のいずれか１項に記載の電子部品。
【請求項７】
前記第１引出電極部および前記第２引出電極部のうち前記長さ方向において前記一対の第２外部電極からはみ出す部分が、前記一対の絶縁被覆部によって覆われている、請求項１から６のいずれか１項に記載の電子部品。
【請求項８】
前記一対の絶縁被覆部は、前記第１外部電極および前記一対の第２外部電極の各々の一部と前記長さ方向において重なっている部分を含み、
前記一対の絶縁被覆部の前記重なっている部分は、前記第１外部電極および前記一対の第２外部電極の各々の前記一部を覆っている、請求項１から７のいずれか１項に記載の電子部品。
【請求項９】
前記一対の絶縁被覆部は、前記第１外部電極および前記一対の第２外部電極の各々の一部と前記長さ方向において重なっている部分を含み、
前記一対の絶縁被覆部の前記重なっている部分は、前記第１外部電極および前記一対の第２外部電極の各々の前記一部に覆われている、請求項１から７のいずれか１項に記載の電子部品。
【請求項１０】
前記第２主面上において、前記一対の絶縁被覆部の最大厚さは、前記第１外部電極の最大厚さ、および前記一対の第２外部電極の最大厚さよりも大きい、請求項１から９のいずれか１項に記載の電子部品。
【請求項１１】
前記第２主面上において、前記一対の絶縁被覆部の最大厚さは、前記第１外部電極の最大厚さ、および前記一対の第２外部電極の最大厚さよりも小さい、請求項１から９のいずれか１項に記載の電子部品。
【請求項１２】
前記一対の絶縁被覆部は、誘電体セラミックス、樹脂またはガラスを含む材料で構成されている、請求項１から１１のいずれか１項に記載の電子部品。
【請求項１３】
前記一対の絶縁被覆部は、前記誘電体セラミックスを含む材料で構成されており、
前記誘電体セラミックスは、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３またはＣａＺｒＯ３を含む、請求項１２に記載の電子部品。
【請求項１４】
前記一対の絶縁被覆部は、前記樹脂を含む材料で構成されており、
前記樹脂は、エポキシ系樹脂またはポリイミド系樹脂を含む、請求項１２に記載の電子部品。
【請求項１５】
前記一対の絶縁被覆部は、前記ガラスを含む材料で構成されており、
前記ガラスは、ＢａまたはＳｒを含む、請求項１２に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交互に積層された誘電体層および内部電極層を含む積層体を備えた電子部品に関する。
【背景技術】
【０００２】
従来の積層セラミックコンデンサが開示された文献として、たとえば特開２０１４−２４１４５２号公報（特許文献１）が挙げられる。
【０００３】
特許文献１に開示の積層セラミックコンデンサは、いわゆる３端子の積層セラミックコンデンサであり、積層セラミック素子の底面の中央部に設けられた第１外部電極と、当該第１外部電極が互いの間に位置するように上記底面の両端側に設けられた一対の第２外部電極とを備える。
【０００４】
積層セラミック素子は、底面に略垂直に配置された複数の内部電極層を含み、複数の内部電極層は、底面に平行な方向に積層されている。複数の内部電極層は、第１外部電極に接続される第１内部電極層と、一対の第２外部電極の各々に接続される第２内部電極層とを含む。第２内部電極層は、底面に引き出されて一対の第２外部電極のうち一方の第２外部電極に接続される第１引出電極部と、底面に引き出されて一対の第２外部電極のうち他方の第２外部電極に接続される第２引出電極部とを有する。
【０００５】
一対の第２外部電極が並ぶ方向と平行な積層セラミックコンデンサの長さ方向における第１引出電極部の長さと第２引出電極部の長さとは、ほぼ同一であり、上記長さ方向における一方の第２外部電極の長さと他方の第２外部電極の長さとは、ほぼ同一である。
【０００６】
このため、積層セラミックコンデンサを配線基板に実装した実装構造においては、電流が、第２外部電極から第１外部電極に向けて流れる際に、一方の第２外部電極側を通る場合の抵抗値と、他方の第２外部電極側を通る場合の抵抗値とがほぼ同一となる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１４−２４１４５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
積層セラミックコンデンサをＩＣ等と配線基板に実装した場合には、当該積層セラミックコンデンサの寄生インダクタンスである等価直列インダクタンス（ESL：Equivalent Series Inductance）および配線基板の配線等のインダクタンスと、ＩＣの容量および電源プレーンとグランドプレーンとの間の容量とによる反共振が起こる場合がある。
【０００９】
特許文献１に開示の積層セラミックコンデンサにおいては、一方の第２外部電極側を通る場合の抵抗値と、他方の第２外部電極側を通る場合の抵抗値とがほぼ同一であるため、反共振を抑制することができない。
【００１０】
反共振を抑制する手段として、第１引出電極部および第２引出電極部の長さを異なるように構成すること、一方の第２外部電極および他方の第２外部電極の長さを異なるように構成することが考えられる。
【００１１】
しかしながら、加工精度によって、第１引出電極部および第２引出電極部の配置や長さがばらついたり、第１外部電極、一対の第２外部電極の配置や長さがばらついたりする場合がある。このバラツキが大きくなると、第１内部電極層における引出電極部、ならびに第２内部電極層における第１引出電極部および第２引出電極部が、外部に露出してしまい、信頼性が低下することが懸念される。
【００１２】
本発明は、上記のような問題に鑑みてなされたものであり、本発明の目的は、信頼性を確保しつつ、反共振周波数でのインピーダンスを低減させることができる電子部品を提供することにある。
【課題を解決するための手段】
【００１３】
本発明に基づく電子部品は、積層された複数の誘電体層と複数の内部電極層とを含み、積層方向において相対する第１側面および第２側面と、上記積層方向に直交する高さ方向において相対する第１主面および第２主面と、上記積層方向および上記高さ方向の両方に直交する長さ方向において相対する第１端面および第２端面とを含む積層体と、上記長さ方向における上記第２主面の中央部に設けられた第１外部電極と、上記第１外部電極が互いの間に位置するように上記長さ方向における上記第２主面の両端側に設けられた一対の第２外部電極と、上記第２主面上において、上記一対の第２外部電極の各々と上記第１外部電極との間の隙間を充填する一対の絶縁被覆部と、を備え、上記複数の内部電極層は、上記第１外部電極に接続された複数の第１内部電極層と、上記一対の第２外部電極の各々に接続された複数の第２内部電極層とを含み、上記第２内部電極層は、上記一対の第２外部電極のうち一方の第２外部電極に接続される第１引出電極部と、上記一対の第２外部電極のうち他方の第２外部電極に接続される第２引出電極部とを有し、上記一方の第２外部電極と上記第１引出電極部とが接触する第１接触部Ｓ１における上記長さ方向に沿った長さをＬ１とし、上記他方の第２外部電極と上記第２引出電極部とが接触する第２接触部Ｓ２における上記長さ方向に沿った長さをＬ２とした場合に、Ｌ１／Ｌ２＞１．０の関係を満たす。
【００１４】
上記本発明に基づく電子部品にあっては、Ｌ１／Ｌ２≧１．２の関係を満たすことが好ましい。
【００１５】
上記本発明に基づく電子部品にあっては、Ｌ１／Ｌ２≧１．４の関係を満たすことが好ましい。
【００１６】
上記本発明に基づく電子部品にあっては、Ｌ１／Ｌ２≧１．６の関係を満たすことが好ましい。
【００１７】
上記本発明に基づく電子部品にあっては、上記第２主面に引き出された上記第１引出電極部の端部における上記長さ方向に沿った長さが、上記第２主面に引き出された上記第２引出電極部の端部における上記長さ方向に沿った長さよりも大きくてもよい。
【００１８】
上記本発明に基づく電子部品にあっては、上記第２主面に引き出された上記第１引出電極部の端部における上記長さ方向に沿った長さが、上記第２主面に引き出された上記第２引出電極部の端部における上記長さ方向に沿った長さと同じであってもよい。この場合には、上記一方の第２外部電極の上記長さ方向に沿った長さが、上記他方の第２外部電極の上記長さ方向に沿った長さよりも長いことが好ましい。
【００１９】
上記本発明に基づく電子部品にあっては、上記第１引出電極部および上記第２引出電極部のうち上記長さ方向において上記一対の第２外部電極からはみ出す部分が、上記一対の絶縁被覆部によって覆われていることが好ましい。
【００２０】
上記本発明に基づく電子部品にあっては、上記一対の絶縁被覆部は、上記第１外部電極および上記一対の第２外部電極の各々の一部と上記長さ方向において重なっている部分を含むことが好ましい。この場合には、上記一対の絶縁被覆部の上記重なっている部分は、上記第１外部電極および上記一対の第２外部電極の各々の上記一部を覆っていてもよい。
【００２１】
上記本発明に基づく電子部品にあっては、上記一対の絶縁被覆部は、上記第１外部電極および上記一対の第２外部電極の各々の一部と上記長さ方向において重なっている部分を含んでいてもよい。この場合には、上記一対の絶縁被覆部の上記重なっている部分は、上記第１外部電極および上記一対の第２外部電極の各々の上記一部に覆われていてもよい。
【００２２】
上記本発明に基づく電子部品にあっては、上記第２主面上において、上記一対の絶縁被覆部の最大厚さは、上記第１外部電極の最大厚さ、および上記一対の第２外部電極の最大厚さよりも大きくてもよい。
【００２３】
上記本発明に基づく電子部品にあっては、上記第２主面上において、上記一対の絶縁被覆部の最大厚さは、上記第１外部電極の最大厚さ、および上記一対の第２外部電極の最大厚さよりも小さくてもよい。
【００２４】
上記本発明に基づく電子部品にあっては、上記一対の絶縁被覆部は、誘電体セラミックス、樹脂またはガラスを含む材料で構成されていることが好ましい。
【００２５】
上記本発明に基づく電子部品にあっては、上記一対の絶縁被覆部は、上記誘電体セラミックスを含む材料で構成されていてもよい。この場合には、上記誘電体セラミックスは、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３またはＣａＺｒＯ３を含むことが好ましい。
【００２６】
上記本発明に基づく電子部品にあっては、上記一対の絶縁被覆部は、上記樹脂を含む材料で構成されていてもよい。この場合には、上記樹脂は、エポキシ系樹脂またはポリイミド系樹脂を含むことが好ましい。
【００２７】
上記本発明に基づく電子部品にあっては、上記一対の絶縁被覆部は、上記ガラスを含む材料で構成されていてもよい。この場合には、上記ガラスは、ＢａまたはＳｒを含むことが好ましい。
【発明の効果】
【００２８】
本発明によれば、信頼性を確保しつつ、反共振周波数でのインピーダンスを低減させることができる電子部品を提供することができる。
【図面の簡単な説明】
【００２９】
【図１】実施の形態１に係る積層セラミックコンデンサの斜視図である。
【図２】実施の形態１に係る積層セラミックコンデンサの第２主面側を示す図である。
【図３】図１に示すＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】図１に示すＩＶ−ＩＶ線に沿った断面図である。
【図５】図３に示すＶ−Ｖ線に沿った断面図である。
【図６】図３に示すＶＩ−ＶＩ線に沿った断面図である。
【図７】実施の形態１に係る積層セラミックコンデンサが搭載された電子部品の実装構造を示す図である。
【図８】図７に示す電子部品の実装構造の等価回路を示す図である。
【図９】図７に示す電子部品の実装構造の電源インピーダンス特性を示す図である。
【図１０】実施の形態１に係る積層セラミックコンデンサの製造方法を示すフロー図である。
【図１１】実施の形態１に係る積層セラミックコンデンサの積層体に導電性ペーストを塗布する塗布装置の構成を示す図である。
【図１２】図１１に示す塗布装置の第１転写ローラと第１スクレーパとが接触している状態を示す断面図である。
【図１３】図１１に示す塗布装置の第１転写ローラと積層体とが接触している状態を示す断面図である。
【図１４】実施の形態１に係る積層セラミックコンデンサの積層体にセラミック誘電体スラリーを塗布する塗布装置の構成を示す図である。
【図１５】図１４に示す塗布装置の第１転写ローラと第１スクレーパとが接触している状態を示す断面図である。
【図１６】図１４に示す塗布装置の第１転写ローラと積層体とが接触している状態を示す断面図である。
【図１７】実施の形態２に係る積層セラミックコンデンサの第１内部電極を通る縦断面図である。
【図１８】実施の形態２に係る積層セラミックコンデンサの第２内部電極を通る縦断面図である。
【図１９】実施の形態３に係る積層セラミックコンデンサの斜視図である。
【図２０】実施の形態３に係る積層セラミックコンデンサの第１内部電極を通る縦断面図である。
【図２１】実施の形態３に係る積層セラミックコンデンサの第２内部電極を通る縦断面図である。
【図２２】実施の形態に係る積層セラミックコンデンサの効果を確認するために実施した検証実験の条件および結果を示す図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施の形態について、図を参照して詳細に説明する。なお、以下に示す実施の形態においては、電子部品として、積層セラミックコンデンサを例示して説明を行なう。また、以下に示す実施の形態においては、同一のまたは共通する部分について図中同一の符号を付し、その説明は繰り返さない。
【００３１】
（実施の形態１）
（積層体セラミックコンデンサ）
図１は、実施の形態１に係る積層セラミックコンデンサの斜視図である。図２は、実施の形態１に係る積層セラミックコンデンサの第２主面側を示す図である。図３は、図１に示すＩＩＩ−ＩＩＩ線に沿った断面図である。図４は、図１に示すＩＶ−ＩＶ線に沿った断面図である。図５は、図３に示すＶ−Ｖ線に沿った断面図である。図６は、図３に示すＶＩ−ＶＩ線に沿った断面図である。図１から図６を参照して、実施の形態１に係る積層セラミックコンデンサ１００について説明する。
【００３２】
図１から図４に示すように、本発明の実施形態１に係る積層セラミックコンデンサ１００は、積層体１１０と、第１外部電極１２１と、一対の第２外部電極１２２，１２３と、一対の絶縁被覆部１３１，１３２とを備える。
【００３３】
積層体１１０は、略直方体状の外形を有している。積層体１１０は、積層された複数の誘電体層１５０と複数の内部電極層１４０とを含む。積層体１１０は、積層方向Ｗにおいて相対する第１側面１１３および第２側面１１４と、積層方向Ｗに直交する高さ方向Ｔにおいて相対する第１主面１１１および第２主面１１２（図５参照）と、積層方向Ｗおよび高さ方向Ｔの両方に直交する長さ方向Ｌにおいて相対する第１端面１１５および第２端面１１６とを含む。
【００３４】
上記のように積層体１１０は、略直方体状の外形を有しているが、角部および稜線部に丸みがつけられていることが好ましい。角部は、積層体１１０の３面が交わる部分であり、稜線部は、積層体１１０の２面が交わる部分である。第１主面１１１、第２主面１１２、第１側面１１３、第２側面１１４、第１端面１１５および第２端面１１６の少なくともいずれか１つの面に、凹凸が形成されていてもよい。
【００３５】
積層セラミックコンデンサ１００の外形寸法は、たとえば、長さ方向Ｌの寸法が、２．０ｍｍ以上２．３ｍｍ以下であり、幅方向Ｗの寸法が、１．２ｍｍ以上１．５５ｍｍ以下であり、積層方向Ｗの寸法が、０．５ｍｍ以上１．０ｍｍ以下である。積層セラミックコンデンサ１００の外形寸法は、マイクロメータにより測定することができる。
【００３６】
積層体１１０は、積層方向Ｗにおいて、一対の外層部と内層部とに区分けされる。一対の外層部のうちの一方は、積層体１１０の第１側面１１３を含む部分であり、第１側面１１３と第１側面１１３に最も近い後述する第１内部電極層１４１との間に位置する誘電体層１５０で構成されている。一対の外層部のうちの他方は、積層体１１０の第２側面１１４を含む部分であり、第２側面１１４と第２側面１１４に最も近い後述する第２内部電極層１４２との間に位置する誘電体層１５０で構成されている。
【００３７】
内層部は、一対の外層部に挟まれた領域である。すなわち、内層部は、外層部を構成しない複数の誘電体層１５０と、全ての内部電極層１４０とから構成されている。
【００３８】
複数の誘電体層１５０の積層枚数は、２０枚以上１１００枚以下であることが好ましい。一対の外層部の各々の厚さは、１０μｍ以上８０μｍ以下であることが好ましい。内層部に含まれる複数の誘電体層１５０の各々の厚さは、０．４μｍ以上３μｍ以下であることが好ましい。
【００３９】
誘電体層１５０は、ＢａまたはＴｉを含むペロブスカイト型化合物で構成されている。誘電体層１５０を構成する材料としては、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３またはＣａＺｒＯどを主成分とする誘電体セラミックスを用いることができる。また、これらの主成分に、副成分として、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、Ａｌ化合物、Ｖ化合物または希土類化合物などが添加された材料を用いてもよい。
【００４０】
図３および図４に示すように、複数の内部電極層１４０は、第１外部電極１２１に接続された複数の第１内部電極層１４１と、一対の第２外部電極１２２，１２３の各々に接続された複数の第２内部電極層１４２とを含む。
【００４１】
複数の内部電極層１４０の積層枚数は、１０枚以上１１００枚以下であることが好ましい。複数の内部電極層１４０の各々の厚さは、０．３μｍ以上１．０μｍ以下であることが好ましい。複数の内部電極層１４０の各々が誘電体層１５０を隙間なく覆っている被覆率は、５０％以上９５％以下であることが好ましい。
【００４２】
内部電極層１４０を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、ＰｄおよびＡｕからなる群より選ばれる１種の金属、または、この金属を含む合金で構成されており、たとえばＡｇとＰｄとの合金などを用いることができる。内部電極層１４０は、誘電体層１５０に含まれる誘電体セラミックスと同一組成系の誘電体の粒子を含んでいてもよい。
【００４３】
第１内部電極層１４１と第２内部電極層１４２とは、積層体１１０の積層方向Ｗに等間隔に交互に配置されている。また、第１内部電極層１４１と第２内部電極層１４２とは、誘電体層１５０を間に挟んで互いに対向するように配置されている。
【００４４】
後述する第１内部電極層１４１の対向電極部１４１ａ（図５参照）と後述する第２内部電極層１４２の対向電極部１４２ａ（図６参照）との間に誘電体層１５０が位置することにより、静電容量が形成されている。これにより、コンデンサの機能が生ずる。
【００４５】
なお、第１内部電極層１４１および第２内部電極層１４２の詳細については、図４および図５を用いて後述する。
【００４６】
第１外部電極１２１は、第２主面１１２に設けられている。具体的には、第１外部電極１２１は、第２主面１１２の長さ方向Ｌの中央部において積層方向Ｗに延在し、第２主面１１２から第１側面１１３および第２側面１１４の各々の一部に亘って設けられている。なお、第１外部電極１２１は、第２主面１１２から、第１側面１１３および第２側面１１４の少なくとも一方の一部に亘って設けられていてもよい。
【００４７】
一対の第２外部電極１２２，１２３は、第２主面１１２に設けられている。一対の第２外部電極１２２，１２３は、第１外部電極１２１が互いの間に位置するように、長さ方向Ｌにおける第２主面１１２の両端側に設けられている。
【００４８】
一対の第２外部電極１２２，１２３のうちの一方の第２外部電極１２２は、第２主面１１２の長さ方向Ｌの一方の端部において積層方向Ｗに延在し、第２主面１１２から第１側面１１３、第２側面１１４および第１端面１１５の各々の一部に亘って設けられている。なお、第２外部電極１２２は、第２主面１１２から、第１側面１１３および第２側面１１４の少なくとも一方の一部、並びに、第１端面１１５の一部に亘って設けられていればよい。
【００４９】
一対の第２外部電極１２２，１２３のうちの他方の第２外部電極１２３は、第２主面１１２の長さ方向Ｌの他方の端部において積層方向Ｗに延在し、第２主面１１２から第１側面１１３、第２側面１１４および第２端面１１６の各々の一部に亘って設けられている。なお、第２外部電極１２３は、第２主面１１２から、第１側面１１３および第２側面１１４の少なくとも一方の一部、並びに、第２端面１１６の一部に亘って設けられていればよい。
【００５０】
第１外部電極１２１および一対の第２外部電極１２２，１２３の各々は、下地電極層と、下地電極層上に配置されためっき層とを含む。下地電極層は、焼付け層、および薄膜層の少なくとも１つを含む。下地電極層の厚さは、１０μｍ以上１００μｍ以下であることが好ましい。
【００５１】
焼付け層は、ガラスと金属とを含む。焼付け層を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、ＰｄおよびＡｕからなる群より選ばれる１種の金属、または、この金属を含む合金で構成されており、たとえばＡｇとＰｄとの合金などを用いることができる。焼付け層は、積層された複数の層で構成されていてもよい。焼付け層としては、積層体１１０に導電性ペーストが塗布されて焼き付けられた層、または、内部電極層１４０と同時に焼成された層であってもよい。
【００５２】
樹脂層は、導電性粒子と熱硬化性樹脂とを含む。樹脂層が設けられる場合は、焼付け層が設けられずに、樹脂層が積層体１１０上に直接設けられてもよい。樹脂層は、積層された複数の層で構成されていてもよい。樹脂層の厚さは、１０μｍ以上１５０μｍ以下であることが好ましい。
【００５３】
薄膜層は、スパッタ法または蒸着法などの薄膜形成法により形成される。薄膜層は、金属粒子が堆積した１μｍ以下の層である。
【００５４】
めっき層を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕからなる群より選ばれる１種の金属、または、この金属を含む合金で構成されており、たとえばＡｇとＰｄとの合金などを用いることができる。
【００５５】
めっき層は、積層された複数の層で構成されていてもよい。この場合、めっき層としては、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造であることが好ましい。Ｎｉめっき層は、下地電極層がセラミック電子部品を実装する際の半田によって浸食されることを防止する機能を有する。Ｓｎめっき層は、セラミック電子部品を実装する際の半田との濡れ性を向上させ、セラミック電子部品の実装を容易にする機能を有する。めっき層の１層当たりの厚さは、１．０μｍ以上１０．０μｍ以下であることが好ましい。
【００５６】
一対の絶縁被覆部１３１，１３２は、第２主面１１２上において、一対の第２外部電極１２２，１２３の各々と第１外部電極１２１との間の隙間を充填する。
【００５７】
一対の絶縁被覆部１３１，１３２のうち一方の絶縁被覆部１３１は、第２外部電極１２２と第１外部電極１２１との間の隙間を充填する。絶縁被覆部１３１は、積層方向Ｗに延在し、第２主面１１２から第１側面１１３および第２側面１１４の各々の一部に亘って設けられている。なお、絶縁被覆部１３１は、第２主面１１２から、第１側面１１３および第２側面１１４の少なくとも一方の一部に亘って設けられていてもよい。この場合には、絶縁被覆部１３１は、一対の第２外部電極１２２，１２３の各々が設けられている方の第１側面１１３または第２側面１１４に設けられている。
【００５８】
一対の絶縁被覆部１３１，１３２のうち他方の絶縁被覆部１３２は、第２外部電極１２３と第１外部電極１２１との間の隙間を充填する。絶縁被覆部１３２は、積層方向Ｗに延在し、第２主面１１２から第１側面１１３、および第２側面１１４の各々の一部に亘って設けられている。なお、絶縁被覆部１３２は、第２主面１１２から、第１側面１１３および第２側面１１４の少なくとも一方の一部に亘って設けられていてもよい。この場合には、絶縁被覆部１３２は、一対の第２外部電極１２２，１２３の各々が設けられている方の第１側面１１３または第２側面１１４に設けられている。
【００５９】
絶縁被覆部１３１，１３２は、１０μｍ以上１５０μｍ以下であることが好ましい。絶縁被覆部１３１，１３２を構成する材料としては、誘電体セラミックス、樹脂またはガラスを用いることができる。絶縁被覆部１３１，１３２を構成する材料として誘電体セラミックスを用いる場合は、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３またはＣａＺｒＯ３などを主成分とすることができる。また、これらの主成分に、副成分として、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、Ａｌ化合物、Ｖ化合物または希土類化合物などが添加されていてもよい。
【００６０】
絶縁被覆部１３１，１３２は、積層体１１０にセラミック誘電体スラリーが塗布されて焼成されることにより設けられてもよいし、後述する積層チップと同時に焼成されて設けられてもよい。
【００６１】
絶縁被覆部１３１，１３２を構成する材料として樹脂を用いる場合は、エポキシ系樹脂またはポリイミド系樹脂を含む樹脂が用いられる。この場合、絶縁被覆部１３０は、積層体１１０に樹脂ペーストが塗布されて熱硬化させられることにより設けられる。
【００６２】
絶縁被覆部１３１，１３２を構成する材料としてガラスを用いる場合は、ＢａまたはＳｒを含むガラスが用いられる。この場合、絶縁被覆部１３１，１３２は、積層体１１０にガラスペーストが塗布されて焼き付けられることにより設けられる。
【００６３】
図５に示すように、第１内部電極層１４１は、第２内部電極層１４２に対向している対向電極部１４１ａと、対向電極部１４１ａから積層体１１０の第２主面１１２側に引き出されている引出電極部１４１ｂとから構成されている。第１内部電極層１４１の引出電極部１４１ｂは、長さ方向Ｌにおける第２主面１１２の中央部に引き出されている。引出電極部１４１ｂは、第１外部電極１２１に接続されている。
【００６４】
上記引出電極部１４１ｂの端部のうち第１端面１１５側は、第２外部電極１２２に接触しないように、第２主面１１２上において第１外部電極１２１が形成されている領域から第１端面１１５側にはみ出している。第１外部電極１２１からはみだす部分の引出電極部１４１ｂの端部は、絶縁被覆部１３１によって覆われる。これにより、引出電極部１４１ｂが、外部に露出することを防止することができる。なお、第１端面１１５側に位置する引出電極部１４１ｂの端部は、第１外部電極１２１に覆われていてもよい。上記引出電極部１４１ｂのうち第２端面１１６側は、第２主面１１２上において第１外部電極１２１が形成されている領域の内部に収まっている。
【００６５】
図６に示すように、第２内部電極層１４２は、第１内部電極層１４１の対向電極部１４１ａに対向する対向電極部１４２ａと、対向電極部１４２ａから積層体１１０の第２主面１１２に引き出された第１引出電極部１４２ｂおよび第２引出電極部１４２ｃとを有する。
【００６６】
第１引出電極部１４２ｂは、第２外部電極１２２に接続されている。第２主面１１２側の第１引出電極部１４２ｂの端部１４２ｂ１のうち第２端面１１６側は、第１外部電極１２１に接触しないように、第２主面１１２上において第２外部電極１２２が形成されている領域から第２端面１１６側にはみ出している。
【００６７】
第２外部電極１２２からはみ出す部分の第１引出電極部１４２ｂの端部は、絶縁被覆部１３１によって覆われている。これにより、第１引出電極部１４２ｂが、外部に露出することを防止することができる。
【００６８】
第２引出電極部１４２ｃは、第２外部電極１２３に接続されている。第２主面１１２側の第２引出電極部１４２ｃの端部１４２ｃ１のうち第１端面１１５側は、第１外部電極１２１に接触しないように、第２主面１１２上において第２外部電極１２３が形成されている領域から第１端面１１５側にはみ出している。
【００６９】
第２外部電極１２３からはみ出す部分の第２引出電極部１４２ｃの端部は、絶縁被覆部１３２によって覆われている。これにより、第２引出電極部１４２ｃが、外部に露出することを防止することができる。
【００７０】
図５および図６に示すように、一対の絶縁被覆部１３１，１３２は、第１外部電極１２１および一対の第２外部電極１２２，１２３の各々の一部と長さ方向Ｌにおいて重なっている部分を含む。一対の絶縁被覆部１３１，１３２の重なっている部分は、第１外部電極１２１および一対の第２外部電極１２２，１２３の各々の一部を覆っている。
【００７１】
具体的には、絶縁被覆部１３１の第１端面１１５側の端部は、第２外部電極１２２の第２端面１１６側の端部を覆っており、絶縁被覆部１３１の第２端面１１６側の端部は、第１外部電極１２１の第１端面１１５側の端部を覆っている。
【００７２】
絶縁被覆部１３２の第１端面１１５側の端部は、第１外部電極１２１の第２端面１１６側の端部を覆っており、絶縁被覆部１３２の第２端面１１６側の端部は、第２外部電極１２３の第１端面１１５側の端部を覆っている。
【００７３】
上記のように、一対の絶縁被覆部１３１，１３２の重なっている分が第１外部電極１２１および一対の第２外部電極１２２，１２３の各々の一部を覆っていることにより、第１外部電極１２１および一対の第２外部電極１２２，１２３が積層体１１０から剥離することを防止できる。
【００７４】
また、第２主面１１２上の一対の絶縁被覆部１３１，１３２の最大厚さは、第２主面１１２上の第１外部電極１２１の最大厚さ、第２外部電極１２２の最大厚さ、および第２外部電極１２３の最大厚さよりも大きい。
【００７５】
なお、第１外部電極１２１の最大厚さ、一対の第２外部電極１２２，１２３の最大厚さ、および、一対の絶縁被覆部１３１，１３２の最大厚さ、の各々は、以下のように測定される。まず、積層セラミックコンデンサ１００を積層方向Ｗの中央の位置まで研磨し、積層方向Ｗに直交する断面を露出させる。露出させた断面をマイクロスコープおよび走査型顕微鏡等で観察して測定する。少なくとも５つの電子部品にて、上記各種の最大厚さをそれぞれ測定し、それぞれの平均値を第１外部電極１２１の最大厚さ、一対の第２外部電極１２２，１２３の最大厚さ、および、一対の絶縁被覆部１３１，１３２の最大厚さとして算出する。
【００７６】
また、後述する第２外部電極１２２と第１引出電極部１４２ｂとが接触する第１接触部Ｓ１における長さ方向Ｌに沿った長さＬ１（図６参照）、および第２外部電極１２３と第２引出電極部１４２ｃとが接触する第２接触部Ｓ２における長さ方向Ｌに沿った長さＬ２（図６参照）も、上述同様に測定する。具体的には、積層セラミックコンデンサ１００を積層方向Ｗの中央の位置まで研磨し、積層方向Ｗに直交する断面を露出させる。露出させた断面をマイクロスコープおよび走査型顕微鏡等で観察して測定する。少なくとも５つの電子部品にて、上記Ｌ１およびＬ２をそれぞれ測定し、それぞれの平均値をＬ１，Ｌ２として算出する。
【００７７】
図６に示すように、第２主面１１２に引き出された第１引出電極部１４２ｂの端部１４２ｂ１における長さ方向Ｌに沿った長さＬ１１が、第２主面１１２に引き出された第２引出電極部１４２ｃの端部１４２ｃ１における長さ方向に沿った長さＬ１２と同じであり、第２主面１１２上において、一方の第２外部電極１２２の長さ方向に沿った長さが、他方の第２外部電極１２３の長さ方向に沿った長さよりも長くなっている。
【００７８】
これにより、第２外部電極１２２と第１引出電極部１４２ｂとが接触する第１接触部Ｓ１における長さ方向Ｌに沿った長さＬ１は、第２外部電極１２３と第２引出電極部１４２ｃとが接触する第２接触部Ｓ２における長さ方向Ｌに沿った長さＬ２よりも長くなっている。すなわち、Ｌ１／Ｌ２＞１．０の関係となっている。
【００７９】
Ｌ１／Ｌ２＞１．０の関係を満たすことにより、第１接触部Ｓ１における第１引出電極部１４２ｂと第２外部電極１２２との接触面積が、第２接触部Ｓ２における第２引出電極部１４２ｃと第２外部電極１２３との接触面積よりも大きくなる。これにより、第１引出電極部１４２ｂを通って第２外部電極１２２に電流が流れる場合の電気抵抗が、第２引出電極部１４２ｃを通って第２外部電極１２３に電流が流れる場合の電気抵抗よりも小さくなる。
【００８０】
このように、一方の第２外部電極１２２側と他方の第２外部電極１２２側と、他方の第２外部電極１２３側とで、電気抵抗を異ならせることにより、積層セラミックコンデンサ１００と、ＩＣ等の集積回路とを配線基板に実装した実装構造において、後述するように、電源２５０からグランドに流れる電流が、反共振周波数の付近の周波数では、低抵抗側である第２外部電極１２２側よりも高抵抗側である第２外部電極１２３側を主として通過して、第１外部電極１２１から取り出される。これにより、反共振周波数の付近の周波数において電源インピーダンスを低下させることができる。
【００８１】
なお、上記Ｌ１と上記Ｌ２とは、Ｌ１／Ｌ２≧１．２の関係を満たすことが好ましく、Ｌ１／Ｌ２≧１．４の関係を満たすことがより好ましく、Ｌ１／Ｌ２≧１．６の関係を満たすことがさらに好ましい。
【００８２】
Ｌ１／Ｌ２を大きくしていくことにより、第２引出電極部１４２ｃを通って第２外部電極１２３に電流が流れる場合の電気抵抗が、第１引出電極部１４２ｂを通って第２外部電極１２２に電流が流れる場合の電気抵抗に対して、より大きくなる。
【００８３】
これにより、第２外部電極１２２側と第２外部電極１２３側とで抵抗が同じである場合と比較して、反共振周波数における電源インピーダンスをさらに低減させることができる。
【００８４】
図７は、実施の形態１に係る積層セラミックコンデンサが搭載された電子部品の実装構造を示す図である。図７に示すように、実装構造２００は、多層配線基板２０２、ＩＣ２０３、および積層セラミックコンデンサ１００を備える。
【００８５】
多層配線基板２０２は、絶縁層２２０、電源プレーン２２１、絶縁層２２２、グランドプレーン２２３、および絶縁層２２４が積層された積層構造を有する。多層配線基板２０２は、絶縁層２２２を互いの間に挟み込むように設けられた電源プレーン２２１およびグランドプレーン２２３を内層として含んでいる。
【００８６】
絶縁層２２０，２２２，２２４の各々は、たとえば、絶縁性の樹脂やセラミックスなどから形成された矩形の薄板である。電源プレーン２２１は、銅箔等からなる導線性パターンによって構成されている。グランドプレーン２２３は、たとえば、銅箔等からなる導電性パターンによって構成されている。電源プレーン２２１とグランドプレーンとの間にはキャパシタンスが形成されている。
【００８７】
多層配線基板２０２の一方の面２０２ａには、たとえば銅箔などからなるプリント配線が形成されており、ＩＣ２０３等の集積回路が実装されている。ＩＣ２０３は、たとえば、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージのＩＣであり、ボール状電極（バンプ）を用いたフェースダウン実装によって、多層配線基板２０２の一方の面２０２ａに実装される。
【００８８】
ＩＣ２０３の電源端子２０３ａは、絶縁層２２０を厚み方向に貫通するよう第１ビア２２５を介して電源プレーン２２１と接続されている。ＩＣ２０３のグランド端子２０３ｂは、絶縁層２２０および絶縁層２２２を厚み方向に貫通する第２ビア２２６を介してグランドプレーン２２３と接続されている。ＩＣの内部には、キャパシタンスが形成されている。
【００８９】
多層配線基板２０２の他方の面２０２ｂには、たとえば、銅箔等からなるプリント配線が形成されており、積層セラミックコンデンサ１００が半田付け等によって実装されている。
【００９０】
積層セラミックコンデンサ１００の第１外部電極１２１は、絶縁層２２４を厚み方向に貫通する第３ビア２２７を介して第１ビア２２５を介してグランドプレーン２２３と接続されている。
【００９１】
積層セラミックコンデンサ１００の第２外部電極１２２は、絶縁層２２４および絶縁層２２２を貫通する第４ビア２２８を介して電源プレーン２２１と接続されている。積層セラミックコンデンサ１００の第２外部電極１２３は、絶縁層２２４および絶縁層２２２を貫通する第５ビア２２９を介して電源プレーン２２１と接続されている。
【００９２】
図８は、図７に示す電子部品の実装構造の等価回路を示す図である。なお、第３ビア２２７、第４ビア２２８のインダクタンスは、反共振には影響しないため、図８においては、省略している。
【００９３】
図８に示すように、実装構造２００の等価回路においては、積層セラミックコンデンサ１００内にキャパシタンスＣ２が形成されている。当該キャパシタンスＣ２は、たとえば２０ｎＦ程度である。
【００９４】
キャパシタンスＣ２と第２外部電極１２２との間に抵抗Ｒ２２とインダクタンスＬ２２の直列回路が接続されている。また、キャパシタンスＣ２と第２外部電極１２３との間に抵抗Ｒ２３とインダクタンスＬ２３の直列回路が接続されている。積層セラミックコンデンサ１００のキャパシタンスＣ２と、グランド電極（ＧＮＤ２）との間には、抵抗Ｒ２１とインダクタンスＬ２１の直列回路が接続されている。
【００９５】
第２外部電極１２２および第２外部電極１２３は、電源２５０に接続された電源プレーン２２１に接続されている。電源プレーン２２１およびグランドプレーン２２３に接続されるＩＣ２０３は、内部にキャパシタンスＣ１が形成されている。キャパシタンスＣ１は、たとえば、３０ｎＦから１００ｎＦ程度である。
【００９６】
上述のように、第２外部電極１２２と第１引出電極部１４２ｂとが接触する第１接触部Ｓ１における長さ方向Ｌに沿った長さＬ１を第２外部電極１２３と第２引出電極部１４２ｃとが接触する第２接触部Ｓ２における長さ方向Ｌに沿った長さＬ２よりも大きくすることにより、抵抗Ｒ２２が抵抗Ｒ２１よりも小さくなる。
【００９７】
このように、第２外部電極１２２側と第２外部電極１２３側とで抵抗Ｒ２２，Ｒ２３が異なることにより、電源２５０からグランドに流れる電流は、反共振周波数の付近以外の周波数（共振周波数を含む）では低抵抗側である第２外部電極１２２側を通過して、第１外部電極１２１から取り出されてグランドプレーン２２３に流れる。
【００９８】
一方、電源２５０からグランドに流れる電流は、反共振周波数の付近の周波数では、高抵抗側である第２外部電極１２３側を通過して、第１外部電極１２１から取り出されてグランドプレーン２２３に流れる。
【００９９】
これにより、第２外部電極１２２側と第２外部電極１２３側とで抵抗が同じである場合と比較して、反共振周波数における電源インピーダンスを低減させることができる。
【０１００】
図９は、図７に示す電子部品の実装構造の電源インピーダンス特性を示す図である。図９においては、実施例１における電源インピーダンス特性を実線で示し、比較例１における電源インピーダンスを破線で示している。
【０１０１】
実施例１としては、実施の形態１に係る積層セラミックコンデンサ１００を用いて、実装構造を構成した。実施例１においては、図８の等価回路にて示すインダクタンスＬ２１，Ｌ２２，Ｌ２３を１００ｐＨ程度とした。キャパシタンスＣ１を３０ｎＦとし、キャパシタンスＣ２を２０ｎＦとした。抵抗Ｒ２１を４ｍΩとした。以下、抵抗Ｒ２１〜２３は反共振のインピーダンスから、簡易的な等価回路に当てはめて逆算した推定値である。
【０１０２】
また、第２外部電極１２２と第１引出電極部１４２ｂとが接触する第１接触部Ｓ１における長さ方向Ｌに沿った長さＬ１は、第２外部電極１２３と第２引出電極部１４２ｃとが接触する第２接触部Ｓ２における長さ方向Ｌに沿った長さＬ２との関係を、Ｌ１／Ｌ２＞１．０とし、より詳細には、Ｌ１／Ｌ２＝９とした。この場合においては、抵抗Ｒ２２が２．２２ｍΩとなり、抵抗Ｒ２３が２０ｍΩとなった。
【０１０３】
比較例１としては、実施の形態１と比較して、上記長さＬ１と長さＬ２の関係が異なる積層セラミックコンデンサを用いて、実装構成を構成した。その他の構成は、実施例１とほぼ同様である。比較例１においては、長さＬ１と長さＬ２とが等しく、Ｌ１／Ｌ２＝１の関係を満たすものを用いた。
【０１０４】
図９に示すように、実施例１においては、反共振周波数での電源インピーダンスが、比較例１と比較して、略３割程度低減していた。このように、Ｌ１とＬ２との関係を、Ｌ１／Ｌ２＞１．０とすることにより、反共振周波数での電源インピーダンスを低減できることが確認された。
【０１０５】
（積層セラミックコンデンサの製造方法）
以下、本発明の実施形態１に係る積層セラミックコンデンサ１００の製造方法について図を参照して説明する。図１０は、実施形態１に係る積層セラミックコンデンサの製造方法を示すフロー図である。
【０１０６】
図１０に示すように、本発明の実施形態１に係る積層セラミックコンデンサ１００を製造するに際して、まず、セラミック誘電体スラリーが調製される（工程Ｓ１）。具体的には、セラミック誘電体粉末、添加粉末、バインダ樹脂および溶解液などが分散混合され、これによりセラミック誘電体スラリーが調製される。セラミック誘電体スラリーは、溶剤系または水系のいずれでもよい。セラミック誘電体スラリーを水系塗料とする場合、水溶性のバインダおよび分散剤などと、水に溶解させた誘電体原料とを、混合することによりセラミック誘電体スラリーを調製する。
【０１０７】
次に、セラミック誘電体シートが形成される（工程Ｓ２）。具体的には、セラミック誘電体スラリーがキャリアフィルム上においてダイコータ、グラビアコータまたはマイクログラビアコータなどを用いてシート状に成形されて乾燥されることにより、セラミック誘電体シートが形成される。セラミック誘電体シートの厚さは、積層セラミックコンデンサ１００の小型化および高容量化の観点から、３μｍ以下であることが好ましい。
【０１０８】
次に、マザーシートが形成される（工程Ｓ３）。具体的には、セラミック誘電体シートに導電性ペーストが所定のパターンを有するように塗布されることにより、セラミック誘電体シート上に所定の内部電極パターンが設けられたマザーシートが形成される。導電性ペーストの塗布方法としては、スクリーン印刷法、インクジェット法またはグラビア印刷法などを用いることができる。内部電極パターンの厚さは、積層セラミックコンデンサ１００の小型化および高容量化の観点から、１．５μｍ以下であることが好ましい。なお、マザーシートとしては、内部電極パターンを有するマザーシートの他に、上記工程Ｓ３を経ていないセラミック誘電体シートも準備される。
【０１０９】
次に、複数のマザーシートが積層される（工程Ｓ４）。具体的には、内部電極パターンが形成されておらず、セラミック誘電体シートのみからなるマザーシートが、所定枚数積層される。その上に、内部電極パターンが設けられたマザーシートが、所定枚数積層される。さらにその上に、内部電極パターンが形成されておらず、セラミック誘電体シートのみからなるマザーシートが、所定枚数積層される。これにより、マザーシート群が構成される。
【０１１０】
次に、マザーシート群が圧着されることで積層ブロックが形成される（工程Ｓ５）。具体的には、静水圧プレスまたは剛体プレスによってマザーシート群が積層方向に加圧されて圧着されることにより、積層ブロックが形成される。
【０１１１】
次に、積層ブロックが分断されて積層チップが形成される（工程Ｓ６）。具体的には、押し切り、ダイシングまたはレーザカットによって積層ブロックがマトリックス状に分断され、複数の積層チップに個片化される。
【０１１２】
次に、積層チップのバレル研磨が行なわれる（工程Ｓ７）。具体的には、積層チップが、バレルと呼ばれる小箱内に誘電体材料より硬度の高いメディアボールとともに封入され、当該バレルを回転させることにより、積層チップの研磨が行なわれる。これにより、積層チップの角部および稜線部に丸みがつけられる。
【０１１３】
次に、積層チップの焼成が行なわれる（工程Ｓ８）。具体的には、積層チップが加熱され、これにより積層チップに含まれる誘電体材料および導電性材料が焼成される。これにより、複数の誘電体層１５０および複数の内部電極層１４０を含む積層体１１０が形成される。焼成温度は、誘電体材料および導電性材料に応じて適宜設定され、９００℃以上１３００℃以下であることが好ましい。
【０１１４】
次に、積層体１１０の表面に導電性ペーストが塗布される。本実施形態においては、ローラ転写法により、積層体１１０の表面に導電性ペーストが塗布される。ただし、導電性ペーストの塗布方法は、ローラ転写法に限られず、スプレー塗布法またはディップ法などであってもよい。
【０１１５】
図１１は、実施形態１に係る積層セラミックコンデンサの積層体に導電性ペーストを塗布する塗布装置の構成を示す断面図である。図１２は、図１１に示す塗布装置の第１転写ローラと第１スクレーパとが接触している状態を示す断面図である。
【０１１６】
図１１，１２に示すように、塗布装置１は、互いに間隔をあけて位置する第１塗布機構１ａと第２塗布機構１ｂとを備えている。第１塗布機構１ａは、導電性ペースト１０を貯える第１容器２ａと、第１容器２ａ内に一部が位置する第１供給ローラ３ａと、第１供給ローラ３ａの外周面と転がり接触する第１転写ローラ４ａと、第１転写ローラ４ａの外周面と摺接する第１スクレーパ５ａとを備えている。
【０１１７】
同様に、第２塗布機構１ｂは、第２容器２ｂと、第２容器２ｂ内に一部が位置する第２供給ローラ３ｂと、第２供給ローラ３ｂの外周面と転がり接触する第２転写ローラ４ｂと、第２転写ローラ４ｂの外周面と摺接する第２スクレーパ５ｂとを備えている。第２容器２ｂ内には、導電性ペースト１０は充填されていない。
【０１１８】
第１転写ローラ４ａおよび第２転写ローラ４ｂの各々は、円柱状の胴部と、胴部の外周を覆う弾性体部とを含んでいる。胴部は、鉄で構成されているが、胴部の材料は、鉄に限られず、他の金属、または、ＣＦＲＰ（Carbon Fiber Reinforced Plastics）などの複合材料などでもよい。弾性体部は、シリコーンゴムで構成されているが、弾性体部の材料は、シリコーンゴムに限られず、適度な変形抵抗を有する他のゴムでもよい。
【０１１９】
第１転写ローラ４ａおよび第２転写ローラ４ｂの各々は、回転軸ａｘを中心にして回転する。第１転写ローラ４ａおよび第２転写ローラ４ｂの各々の外周面には、環状に連続した、第１溝部ｈ１および一対の第２溝部ｈ２，ｈ３が設けられている。
【０１２０】
第１溝部ｈ１は、第１転写ローラ４ａおよび第２転写ローラ４ｂの各々の外周面において、回転軸ａｘ方向の中央部に設けられている。一対の第２溝部ｈ２，ｈ３は、第１転写ローラ４ａおよび第２転写ローラ４ｂの各々の外周面において、回転軸ａｘ方向の両端部に設けられている。
【０１２１】
第１溝部ｈ１の幅は、一対の第２溝部ｈ２，ｈ３の各々の幅より広い。一方の第２溝部ｈ２の幅は、他方の第２溝部ｈ３の幅より広い。第１溝部ｈ１および一対の第２溝部ｈ２，ｈ３の各々の内側の領域の断面形状は、矩形状であるが、矩形状に限られず、半円状または半楕円状などであってもよい。
【０１２２】
以下、積層セラミックコンデンサ１００の積層体１１０に導電性ペースト１０を塗布する際の塗布装置１の動作について説明する。まず、第１供給ローラ３ａおよび第２供給ローラ３ｂの各々を矢印８で示すように互いに反対向きに回転させる。これにより、第１供給ローラ３ａの外周面に、第１容器２ａ内の導電性ペースト１０が付着する。
【０１２３】
また、第１転写ローラ４ａおよび第２転写ローラ４ｂの各々は、矢印９で示すように互いに反対向きに回転する。第１転写ローラ４ａは、第１供給ローラ３ａと転がり接触する。第２転写ローラ４ｂは、第２供給ローラ３ｂと転がり接触する。これにより、第１供給ローラ３ａの外周面に付着していた導電性ペースト１０が、第１転写ローラ４ａの外表面に転位する。
【０１２４】
図１２に示すように、第１転写ローラ４ａの外表面に転位した導電性ペースト１０は、第１転写ローラ４ａの外周面と摺接する第１スクレーパ５ａによって、第１溝部ｈ１および一対の第２溝部ｈ２，ｈ３の内側に充填されるとともに余剰分が掻き出される。
【０１２５】
次に、第１転写ローラ４ａと第２転写ローラ４ｂとの間を、第１端面１１５および第２端面１１６の各々にキャリアテープ６が貼り付けられて支持されている複数の積層体１１０が、順次、第１転写ローラ４ａと第２転写ローラ４ｂとに挟まれながら矢印７で示す搬送方向に通過する。このとき、積層体１１０の長さ方向Ｌと回転軸ａｘ方向とが平行になっており、積層体１１０の積層方向Ｗと積層体１１０の搬送方向とが平行になっている。積層体１１０の搬送速度と、第１転写ローラ４ａおよび第２転写ローラ４ｂの各々の外周の回転速度とは、略同等である。
【０１２６】
図１３は、図１１に示す塗布装置の第１転写ローラと積層体とが接触している状態を示す断面図である。
【０１２７】
図１３に示すように、第１転写ローラ４ａの第１溝部ｈ１の内側に充填されていた導電性ペースト１０の一部が、積層体１１０の第２主面１１２から第１側面１１３および第２側面１１４の各々の一部に亘って転写され、第１外部電極パターン１２１ａが形成される。第１転写ローラ４ａの一対の第２溝部ｈ２，ｈ３の内側に充填されていた導電性ペースト１０の一部が、積層体１１０の第２主面１１２から第１側面１１３、第２側面１１４、第１端面１１５および第２端面１１６の各々の一部に亘って転写され、一対の第２外部電極パターン１２２ａ，１２３ａが形成される。
【０１２８】
第１溝部ｈ１の幅が、一対の第２溝部ｈ２，ｈ３の各々の幅より広いため、第２主面１１２上の第１外部電極パターン１２１ａの最大厚さが、第２主面１１２上の一対の第２外部電極パターン１２２ａ，１２３ａの最大厚さより厚くなる。
【０１２９】
一対の第２溝部ｈ２，ｈ３のうち一方の第２溝部ｈ２の幅は、一対の第２溝部ｈ２，ｈ３のうち他方の第２溝部ｈ３の幅よりも広いため、長さ方向Ｌにおける第２外部電極パターン１２２ａの長さは、第２外部電極パターン１２３ａよりも長くなる。
【０１３０】
一対の第２溝部ｈ２の内側に充填されていた導電性ペースト１０の一部は、第１溝部ｈ１の内側に充填されていた導電性ペースト１０の一部とは異なり、第２主面１１２から第１端面１１５および第２端面１１６にも回り込むため、積層方向Ｗから見て、一対の第２外部電極パターン１２２ａにおいて最も第１主面１１１寄りに位置する端部は、第１外部電極パターン１２１ａにおいて最も第１主面１１１寄りに位置する端部より、第１主面１１１から遠い位置に位置している。
【０１３１】
次に、積層体１１０に形成された第１外部電極パターン１２１ａおよび一対の第２外部電極パターン１２２ａ，１２３ａが焼き付けられる。これにより、下地電極層となる焼付け層が形成される（工程Ｓ９）。焼付け温度は、たとえば、８４０℃である。
【０１３２】
次に、積層体１１０の表面にセラミック誘電体スラリーが塗布される。実施の形態１においては、ローラ転写法により、積層体１１０の表面にセラミック誘電体スラリーが塗布される。ただし、セラミック誘電体スラリーの塗布方法は、ローラ転写法に限られず、スプレー塗布法またはディップ法などであってもよい。
【０１３３】
図１４は、実施の形態１に係る積層セラミックコンデンサの積層体にセラミック誘電体スラリーを塗布する塗布装置の構成を示す断面図である。図１５は、図１４に示す塗布装置の第１転写ローラと第１スクレーパとが接触している状態を示す断面図である。
【０１３４】
図１４，１５に示すように、塗布装置１は、互いに間隔をあけて位置する第１塗布機構１ａと第２塗布機構１ｂとを備えている。第１塗布機構１ａは、セラミック誘電体スラリー２０を貯える第１容器２ａと、第１容器２ａ内に一部が位置する第１供給ローラ３ａと、第１供給ローラ３ａの外周面と転がり接触する第１転写ローラ４ｃと、第１転写ローラ４ｃの外周面と摺接する第１スクレーパ５ａとを備えている。
【０１３５】
同様に、第２塗布機構１ｂは、第２容器２ｂと、第２容器２ｂ内に一部が位置する第２供給ローラ３ｂと、第２供給ローラ３ｂの外周面と転がり接触する第２転写ローラ４ｄと、第２転写ローラ４ｄの外周面と摺接する第２スクレーパ５ｂとを備えている。第２容器２ｂ内には、セラミック誘電体スラリー２０は充填されていない。
【０１３６】
第１転写ローラ４ｃおよび第２転写ローラ４ｄの各々は、円柱状の胴部と、胴部の外周を覆う弾性体部とを含んでいる。胴部は、鉄で構成されているが、胴部の材料は、鉄に限られず、他の金属、または、ＣＦＲＰ（Carbon Fiber Reinforced Plastics）などの複合材料などでもよい。弾性体部は、シリコーンゴムで構成されているが、弾性体部の材料は、シリコーンゴムに限られず、適度な変形抵抗を有する他のゴムでもよい。
【０１３７】
第１転写ローラ４ｃおよび第２転写ローラ４ｄの各々は、回転軸ａｘを中心にして回転する。第１転写ローラ４ｃおよび第２転写ローラ４ｄの各々の外周面には、環状に連続した、一対の第３溝部ｈ４，ｈ５が設けられている。一対の第３溝部ｈ４，ｈ５は、第１転写ローラ４ｃおよび第２転写ローラ４ｄの各々の外表面において、回転軸ａｘ方向に互いに間隔をあけて設けられている。第１転写ローラ４ｃおよび第２転写ローラ４ｄの各々の一対の第３溝部ｈ４，ｈ５は、第１転写ローラ４ａおよび第２転写ローラ４ｂの各々の、一対の第２溝部ｈ２，ｈ３の各々と第１溝部ｈ１との間の位置に対応する位置に設けられている。
【０１３８】
一対の第３溝部ｈ４，ｈ５のうち一方の第３溝部ｈ４は、第１転写ローラ４ａおよび第２転写ローラ４ｂの各々の、第２溝部ｈ２と第１溝部ｈ１との間の位置に対応する位置に設けられている。一対の第３溝部ｈ４，ｈ５の他方の第３溝部ｈ５は、第１転写ローラ４ａおよび第２転写ローラ４ｂの各々の、第２溝部ｈ３と第１溝部ｈ１との間の位置に対応する位置に設けられている。第３溝部ｈ４は、第３溝部ｈ５よりも回転軸ａｘに直交する中心線ＣＬ１寄りに位置している。
【０１３９】
一対の第３溝部ｈ４，ｈ５の各々の幅は、第１溝部ｈ１の幅より広い。一対の第３溝部ｈ４，ｈ５の各々の内側の領域の断面形状は、矩形状であるが、矩形状に限られず、半円状または半楕円状などであってもよい。
【０１４０】
以下、積層セラミックコンデンサ１００の積層体１１０にセラミック誘電体スラリー２０を塗布する際の塗布装置１の動作について説明する。まず、第１供給ローラ３ａおよび第２供給ローラ３ｂの各々を矢印８で示すように互いに反対向きに回転させる。これにより、第１供給ローラ３ａの外周面に、第１容器２ａ内のセラミック誘電体スラリー２０が付着する。
【０１４１】
また、第１転写ローラ４ｃおよび第２転写ローラ４ｄの各々は、矢印９で示すように互いに反対向きに回転する。第１転写ローラ４ｃは、第１供給ローラ３ａと転がり接触する。第２転写ローラ４ｄは、第２供給ローラ３ｂと転がり接触する。これにより、第１供給ローラ３ａの外周面に付着していたセラミック誘電体スラリー２０が、第１転写ローラ４ｃの外表面に転位する。
【０１４２】
図１５に示すように、第１転写ローラ４ｃの外表面に転位したセラミック誘電体スラリー２０は、第１転写ローラ４ｃの外周面と摺接する第１スクレーパ５ａによって、一対の第３溝部ｈ４，ｈ５の内側に充填されるとともに余剰分が掻き出される。
【０１４３】
次に、第１転写ローラ４ｃと第２転写ローラ４ｄとの間を、第１外部電極１２１および一対の第２外部電極１２２が形成され、第１端面１１５および第２端面１１６の各々にキャリアテープ６が貼り付けられて支持された複数の積層体１１０が、順次、第１転写ローラ４ｃと第２転写ローラ４ｄとに挟まれながら矢印７で示す搬送方向に通過する。このとき、積層体１１０の長さ方向Ｌと回転軸ａｘ方向とが平行になっており、積層体１１０の積層方向Ｗと積層体１１０の搬送方向とが平行になっている。積層体１１０の搬送速度と、第１転写ローラ４ｃおよび第２転写ローラ４ｄの各々の外周の回転速度とは、略同等である。
【０１４４】
図１６は、図１４に示す塗布装置の第１転写ローラと積層体とが接触している状態を示す断面図である。
【０１４５】
図１４，１６に示すように、第１転写ローラ４ｃの一対の第３溝部ｈ４，ｈ５の内側に充填されていたセラミック誘電体スラリー２０の一部が、積層体１１０の第２主面１１２から第１側面１１３および第２側面１１４の各々の一部に亘って転写され、一対の絶縁被覆パターン１３１ａ，１３２ａが形成される。
【０１４６】
一対の第３溝部ｈ４，ｈ５の各々の幅が、第１溝部ｈ１の幅より広いため、第２主面１１２上の一対の絶縁被覆パターン１３１ａ，１３２ａの最大厚さが、第２主面１１２上の第１外部電極パターン１２１ａの最大厚さより厚くなる。
【０１４７】
第１転写ローラ４ｃと第２転写ローラ４ｄとが積層体１１０を挟む圧力が、第１転写ローラ４ａと第２転写ローラ４ｂとが積層体１１０を挟む圧力より高いため、積層方向Ｗから見て、一対の絶縁被覆パターン１３１ａ，１３２ａにおいて最も第１主面１１１寄りに位置する端部は、第１外部電極パターン１２１ａおよび一対の第２外部電極パターン１２２ａ，１２３ａにおいて最も第１主面１１１寄りに位置する端部より、第１主面１１１に近い位置に位置している。
【０１４８】
なお、第１転写ローラ４ｃおよび第２転写ローラ４ｄの各々の弾性体部を、第１転写ローラ４ａおよび第２転写ローラ４ｂの各々の弾性体部より柔らかい材料で構成してもよい。
【０１４９】
次に、積層体１１０に形成された一対の絶縁被覆パターン１３１ａ，１３２ａが焼き付けられる。これにより、積層体１１０の外表面上に、一対の絶縁被覆部１３１，１３２が形成される（工程Ｓ１０）。焼き付け温度は、積層チップの焼成温度より低い温度に設定される。絶縁被覆部１３０を構成する材料が誘電体セラミックスである場合、焼き付け温度は、たとえば、９００℃である。絶縁被覆部１３０を構成する材料が樹脂である場合、焼き付け温度は、たとえば、３００℃である。絶縁被覆部１３０を構成する材料がガラスである場合、焼き付け温度は、たとえば、６００℃以上７５０℃以下である。
【０１５０】
次に、下地電極層が形成された積層体１１０のめっき処理が行なわれる。下地電極層にＮｉめっきおよびＳｎめっきがこの順に施されて、Ｎｉめっき層およびＳｎめっき層が形成されることにより、積層体１１０の外表面上に、第１外部電極１２１および一対の第２外部電極１２２，１２３が形成される（工程Ｓ１１）。
【０１５１】
上述した一連の工程を経ることにより、積層セラミックコンデンサ１００を製造することができる。
【０１５２】
このような製造方法を用いて製造された積層セラミックコンデンサ１００にあっては、第２主面１１２に引き出された第１引出電極部１４２ｂの端部１４２ｂ１における長さ方向Ｌに沿った長さが、第２主面１１２に引き出された第２引出電極部１４２ｃの端部１４２ｃ１における長さ方向に沿った長さと同じであり、一方の第２外部電極１２２の長さ方向に沿った長さが、他方の第２外部電極１２３の長さ方向に沿った長さよりも長くなっている。
【０１５３】
これにより、第２外部電極１２２と第１引出電極部１４２ｂとが接触する第１接触部Ｓ１における長さ方向Ｌに沿った長さＬ１は、第２外部電極１２３と第２引出電極部１４２ｃとが接触する第２接触部Ｓ２における長さ方向Ｌに沿った長さＬ２よりも長くなり、Ｌ１／Ｌ２＞１．０の関係を満たす。
【０１５４】
このため、一方の第２外部電極１２２側と他方の第２外部電極１２２側と、他方の第２外部電極１２３側とで、電気抵抗が異なることなり、積層セラミックコンデンサ１００と、ＩＣ２０３等の集積回路とを多層配線基板２０２に実装した実装構造２００において、電源２５０からグランドに流れる電流が、反共振周波数の付近の周波数では、低抵抗側である第２外部電極１２２側よりも高抵抗側である第２外部電極１２３側を主として通過して、第１外部電極１２１から取り出される。この結果、反共振周波数の付近の周波数において電源インピーダンスを低下させることができる。
【０１５５】
また、第１内部電極層１４１の引出電極部１４１ｂが第１外部電極１２１からはみ出し、第２内部電極層１４２の第１引出電極部１４２ｂが第２外部電極１２２からはみ出し、第２内部電極層１４２の第２引出電極部１４２ｃが第２外部電極１２３からはみ出すように構成される場合であっても、第１外部電極１２１からはみ出した部分の引出電極部１４１ｂ、第２外部電極１２２からはみ出した部分の第２内部電極層１４２の第１引出電極部１４２ｂ、および、第２外部電極１２３からはみ出した部分の第２内部電極層１４２の第２引出電極部１４２ｃが絶縁被覆部１３１，１３２で覆われるため、信頼性を確保することができる。
【０１５６】
（実施の形態２）
（積層セラミックコンデンサ）
図１７は、実施の形態２に係る積層セラミックコンデンサの第１内部電極を通る縦断面図である。図１８は、実施の形態２に係る積層セラミックコンデンサの第２内部電極を通る縦断面図である。図１７および図１８を参照して、実施の形態２に係る積層セラミックコンデンサについて説明する。
【０１５７】
図１７および図１８に示すように、実施の形態２に係る積層セラミックコンデンサ１００Ａにあっては、実施の形態１に係る積層セラミックコンデンサ１００と比較した場合に、一対の絶縁被覆部と、第１外部電極および一対の外部電極との重なり方が相違する。その他の構成については、ほぼ同様である。
【０１５８】
一対の絶縁被覆部１３１，１３２は、第１外部電極１２１および一対の第２外部電極１２２，１２３の各々の一部と長さ方向Ｌにおいて重なっている部分を含む。一対の絶縁被覆部１３１，１３２の重なっている部分は、第１外部電極１２１および一対の第２外部電極１２２，１２３の各々の一部に覆われている。
【０１５９】
具体的には、絶縁被覆部１３１の第１端面１１５側の端部は、第２外部電極１２２の第２端面１１６側の端部に覆われており、絶縁被覆部１３１の第２端面１１６側の端部は、第１外部電極１２１の第１端面１１５側の端部に覆われている。
【０１６０】
絶縁被覆部１３２の第１端面１１５側の端部は、第１外部電極１２１の第２端面１１６側の端部に覆われており、絶縁被覆部１３３の第２端面１１６側の端部は、第２外部電極１２３の第１端面１１５側の端部を覆われている。
【０１６１】
このような構成とする場合には、絶縁被覆部１３１，１３２が第１外部電極１２１および一対の第２外部電極１２２，１２３よりも先に形成されることとなる。これにより、外部電極を構成する導電性ペースト１０を塗布する際に、絶縁被覆部１３１，１３２が土手として機能し、第１外部電極パターン１２１ａ、一対の第２外部電極パターン１２２ａ，１２３ａが連結されることを防止することができる。
【０１６２】
（積層セラミックコンデンサの製造方法）
実施の形態２に係る積層セラミックコンデンサ１００Ａは、実施の形態１に係る積層セラミックコンデンサの製造方法に基本的に準じて製造される。実施の形態２においては、実施の形態１に係る工程Ｓ９（下地電極層を形成する工程）よりも前に、工程Ｓ１０（絶縁被覆部を形成する工程）が実施される。これにより、実施の形態２に係る積層セラミックコンデンサ１００Ａを製造することができる。
【０１６３】
以上のように構成された実施の形態２に係る積層セラミックコンデンサ１００Ａにあっても、実施の形態１とほぼ同様の効果を得ることができる。
【０１６４】
（実施の形態３）
（積層セラミックコンデンサ）
図１９は、実施の形態３に係る積層セラミックコンデンサの斜視図である。図２０は、実施の形態３に係る積層セラミックコンデンサの第１内部電極を通る縦断面図である。図２１は、実施の形態３に係る積層セラミックコンデンサの第２内部電極を通る縦断面図である。図１９から図２１を参照して、実施の形態３に係る積層セラミックコンデンサ１００Ｂについて説明する。
【０１６５】
図１９から図２１に示すように、実施の形態１から３に係る積層セラミックコンデンサ１００Ｂは、実施の形態１に係る積層セラミックコンデンサ１００と比較した場合に、主として、内部電極層１４０の構成、および一対の第２外部電極１２２，１２３の長さ関係が主として相違する。その他の構成は、ほぼ同様である。
【０１６６】
図２０に示すように、第１内部電極層１４１は、第２内部電極層１４２に対向している対向電極部１４１ａと、対向電極部１４１ａから積層体１１０の第２主面１１２側に引き出されている引出電極部１４１ｂとから構成されている。
【０１６７】
第１内部電極層１４１の引出電極部１４１ｂは、長さ方向Ｌにおける第２主面１１２の中央部に引き出されている。引出電極部１４１ｂは、第１外部電極１２１に接続されている。
【０１６８】
上記引出電極部１４１ｂの端部のうち第１端面１１５側は、第２外部電極１２２に接触しないように、第２主面１１２上において第１外部電極１２１が形成されている領域から第１端面１１５側にはみ出している。
【０１６９】
第１外部電極１２１からはみだす部分の引出電極部１４１ｂの端部は、絶縁被覆部１３１によって覆われる。これにより、引出電極部１４１ｂが、外部に露出することを防止することができる。
【０１７０】
上記引出電極部１４１ｂのうち第２端面１１６側は、第２外部電極１２３に接触しないように、第２主面１１２上において第１外部電極１２１が形成されている領域から第２端面１１６側にはみ出している。
【０１７１】
第１外部電極１２１からはみだす部分の引出電極部１４１ｂの端部は、絶縁被覆部１３２によって覆われる。これにより、引出電極部１４１ｂが、外部に露出することを防止することができる。
【０１７２】
なお、第１端面１１５側に位置する引出電極部１４１ｂの端部は、第１外部電極１２１に覆われていてもよいし、第２端面１１６側に位置する引出電極部１４１ｂの端部は、第１外部電極１２１に覆われていてもよい。
【０１７３】
図２１に示すように、第２内部電極層１４２は、第１内部電極層１４１の対向電極部１４１ａに対向する対向電極部１４２ａと、対向電極部１４２ａから積層体１１０の第２主面１１２に引き出された第１引出電極部１４２ｂおよび第２引出電極部１４２ｃとを有する。
【０１７４】
第１引出電極部１４２ｂは、第２外部電極１２２に接続されている。第２主面１１２側の第１引出電極部１４２ｂの端部１４２ｂ１のうち第２端面１１６側は、第１外部電極１２１に接触しないように、第２主面１１２上において第２外部電極１２２が形成されている領域から第２端面１１６側にはみ出している。
【０１７５】
第２外部電極１２２からはみ出す部分の第１引出電極部１４２ｂの端部は、絶縁被覆部１３１によって覆われている。これにより、第１引出電極部１４２ｂが、外部に露出することを防止することができる。
【０１７６】
第２引出電極部１４２ｃは、第２外部電極１２３に接続されている。第２主面１１２側の第２引出電極部１４２ｃの端部１４２ｃ１のうち第１端面１１５側は、第２主面１１２上において第２外部電極１２３が形成されている領域内に収まっている。
【０１７７】
第２主面１１２に引き出された第１引出電極部１４２ｂの端部１４２ｂ１における長さ方向Ｌに沿った長さＬ１１が、第２主面１１２に引き出された第２引出電極部１４２ｃの端部１４２ｃ１における長さ方向Ｌに沿った長さＬ１２よりも大きく、第２主面１１２上において、一方の第２外部電極１２２の長さ方向Ｌに沿った長さは、他方の第２外部電極１２３の長さ方向Ｌに沿った長さよりも長くなっている。
【０１７８】
これにより、第２外部電極１２２と第１引出電極部１４２ｂとが接触する第１接触部Ｓ１における長さ方向Ｌに沿った長さＬ１は、第２外部電極１２３と第２引出電極部１４２ｃとが接触する第２接触部Ｓ２における長さ方向Ｌに沿った長さＬ２よりも長くなっている。すなわち、Ｌ１／Ｌ２＞１．０の関係となっている。
【０１７９】
（積層セラミックコンデンサの製造方法）
実施の形態３に係る積層セラミックコンデンサ１００Ｂは、実施の形態１に係る積層セラミックコンデンサの製造方法に基本的に準じて製造される。実施の形態３においては、実施の形態１に工程Ｓ９（下地電極層を形成する工程）に準拠した工程において、一対の第２溝部ｈ２，ｈ３が同一の幅を有するように構成されるとともに、第１溝部ｈ１に対してほぼ対称な位置関係となるように構成された第１転写ローラ４ａおよび第２転写ローラ４ｂが用いられる。また、実施の形態１に係る工程Ｓ１０（絶縁被覆部を形成する工程）に準拠した工程において、一対の第３溝部ｈ４，ｈ５が、回転軸ａｘに直交する中心線ＣＬ１に対して対称な位置関係となるように構成された第１転写ローラ４ｃおよび第２転写ローラ４ｄが用いられる。
【０１８０】
実施の形態３に係る積層セラミックコンデンサ１００Ｂを製造するに際し、実施の形態１に係る工程Ｓ１から工程Ｓ８とほぼ同様の処理を実施する。次に、上述の第１転写ローラ４ａおよび第２転写ローラ４ｂを用いて、実施の形態１に係る工程Ｓ９（下地電極層を形成する工程）に準拠した工程を実施することにより、実施の形態３に第１外部電極１２１、および一対の第２外部電極１２２，１２３の下地電極を形成する。
【０１８１】
次に、実施の形態１に係る工程Ｓ１０（絶縁被覆部を形成する工程）に準拠した工程において、上述の第１転写ローラ４ｃおよび第２転写ローラ４ｄを実施することにより、実施の形態３に係る絶縁被覆部１３１および絶縁被覆部１３２が形成される。その後、実施の形態１に係る工程Ｓ１１（めっき層を形成する工程）を実施することにより、実施の形態３に係る積層セラミックコンデンサ１００Ｂが製造される。
【０１８２】
以上のように構成された実施の形態３に係る積層セラミックコンデンサ１００Ｂにあっても、実施の形態１とほぼ同様の効果を得ることができる。
【０１８３】
（検証実験）
図２２は、実施の形態に係る積層セラミックコンデンサの効果を確認するために実施した検証実験の条件および結果を示す図である。図２２を参照して、実施の形態に係る積層セラミックコンデンサの効果を確認するために実施した検証実験について説明する。
【０１８４】
図２２に示すように、実施の形態１に係る積層セラミックコンデンサ１００において、Ｌ１／Ｌ２の値を変更させた実施例１から実施例５に係る積層セラミックコンデンサを準備した。また、Ｌ１／Ｌ２＝１の関係を満たす比較例１に係る積層セラミックコンデンサを準備した。
【０１８５】
実施例１においては、Ｌ１／Ｌ２＝９．０とした。この場合においては、上述の等価回路において、第１引出電極部１４２ｂ側（第２外部電極１２２側）における抵抗Ｒ２２は、２．２２Ωとなり、第１引出電極部１４２ｂ側（第２外部電極１２２側）における抵抗Ｒ２３は、２０．００Ωとなった。
【０１８６】
実施例２においては、Ｌ１／Ｌ２＝１．２とした。この場合においては、上述の等価回路において、第１引出電極部１４２ｂ側（第２外部電極１２２側）における抵抗Ｒ２２は、３．６７Ωとなり、第１引出電極部１４２ｂ側（第２外部電極１２２側）における抵抗Ｒ２３は、４．４０Ωとなった。
【０１８７】
実施例３においては、Ｌ１／Ｌ２＝１．４とした。この場合においては、上述の等価回路において、第１引出電極部１４２ｂ側（第２外部電極１２２側）における抵抗Ｒ２２は、３．４３Ωとなり、第１引出電極部１４２ｂ側（第２外部電極１２２側）における抵抗Ｒ２３は、４．７９Ωとなった。
【０１８８】
実施例４においては、Ｌ１／Ｌ２＝１．６とした。この場合においては、上述の等価回路において、第１引出電極部１４２ｂ側（第２外部電極１２２側）における抵抗Ｒ２２は、３．２５Ωとなり、第１引出電極部１４２ｂ側（第２外部電極１２２側）における抵抗Ｒ２３は、５．１９Ωとなった。
【０１８９】
実施例５においては、Ｌ１／Ｌ２＝１．７とした。この場合においては、上述の等価回路において、第１引出電極部１４２ｂ側（第２外部電極１２２側）における抵抗Ｒ２２は、３．１７Ωとなり、第１引出電極部１４２ｂ側（第２外部電極１２２側）における抵抗Ｒ２３は、５．４１Ωとなった。
【０１９０】
比較例１においては、Ｌ１／Ｌ２＝１．０とした。この場合においては、上述の等価回路において、第１引出電極部１４２ｂ側（第２外部電極１２２側）における抵抗Ｒ２２は、４．００Ωとなり、第１引出電極部１４２ｂ側（第２外部電極１２２側）における抵抗Ｒ２３は、４．００Ωとなった。
【０１９１】
なお、実施例１から５および比較例１に係る積層セラミックコンデンサにおいて、第１内部電極層の引出電極部１４１ｂ側における抵抗Ｒ２１は、４．００Ωとした。
【０１９２】
これら実施例１から５および比較例１に係る積層セラミックコンデンサを多層配線基板２０２にＩＣ２０３とともに実装し、周波数と電源インピーダンスとの関係を測定した。
【０１９３】
図２２に示すように、Ｌ１／Ｌ２が増加するにつれて、反共振周波数の付近の周波数において電源インピーダンスが低下していった。
【０１９４】
具体的には、実施例２においては、比較例１と比較して僅かながらではあるが、反共振周波数の付近の周波数において電源インピーダンスが低下し、実施例３においては、実施例２と比較して、反共振周波数の付近の周波数において電源インピーダンスが低下した。
【０１９５】
さらに、実施例４においては、実施例３と比較して、反共振周波数の付近の周波数において電源インピーダンスが低下し、実施例５においては、実施例４と比較して、反共振周波数の付近の周波数において電源インピーダンスが低下した。実施例１においては、実施例５と比較して、反共振周波数の付近の周波数において電源インピーダンスが低下した。
【０１９６】
以上の結果から、第２外部電極１２２と第１引出電極部１４２ｂとが接触する第１接触部Ｓ１における長さ方向Ｌに沿った長さＬ１は、第２外部電極１２３と第２引出電極部１４２ｃとが接触する第２接触部Ｓ２における長さ方向Ｌに沿った長さＬ２とが、Ｌ１／Ｌ２＞１．０の関係を満たすことにより、反共振周波数の付近の周波数において電源インピーダンスを低減できることが確認されたと言える。
【０１９７】
また、反共振周波数の付近の周波数において電源インピーダンスを低下させる上で、上記Ｌ１と上記Ｌ２とは、Ｌ１／Ｌ２≧１．２の関係を満たすことが好ましく、Ｌ１／Ｌ２≧１．４の関係を満たすことがより好ましく、Ｌ１／Ｌ２≧１．６の関係を満たすことがさらに好ましいことが確認されたと言える。
【０１９８】
上述した実施の形態１から３においては、第２主面上において、一対の絶縁被覆部の最大厚さが、第１外部電極の最大厚さ、および一対の第２外部電極の最大厚さよりも大きい場合を例示して説明したが、これに限定されず、第２主面上において、一対の絶縁被覆部の最大厚さは、第１外部電極の最大厚さ、および一対の第２外部電極の最大厚さよりも小さくてもよい。このような場合においても、一対の絶縁被覆部が設けられることにより、第１引出電極部および一対の第２引出電極部が外部に露出することを防止できるため、実施の形態１から３とほぼ同様の効果が得られる。なお、第１外部電極、一対の第２外部電極および一対の絶縁被覆部の厚さは、第１転写ローラ４ａ，４ｃに設けられた各種の溝部の幅、第１転写ローラ４ａと第２転写ローラ４ｂとが積層体１１０を挟み込む圧力、第１転写ローラ４ｃと第２転写ローラ４ｄとが積層体１１０を挟み込む圧力を適宜設定することにより、調整することができる。
【０１９９】
上述した実施の形態１から３においては、第１内部電極層の引出電極部が第１外部電極部からはみ出し、第２内部電極層の第１引出電極部および第２引出電極部の少なくとも一方が、一対の第２外部電極からはみ出す場合を例示して説明したが、これに限定されず、Ｌ１／Ｌ２＞１．０の関係を満たす限り、第１内部電極層の引出電極部が、第１外部電極部からはみ出しておらず、第２内部電極層の第１引出電極部および第２引出電極部のいずれもが一対の第２外部電極からはみ出していなくてもよい。この場合においても、Ｌ１／Ｌ２＞１．０の関係を満たすことにより、実施の形態１から３とほぼ同様の効果が得られる。また、一対の第２外部電極の各々と第１外部電極との間の隙間を充填する一対の絶縁被覆部が設けられていることにより、積層体１１０内に外部から湿気等の侵入を抑制することができる。これにより、耐候性を向上させることができる。
【０２００】
上述した実施の形態１から３においては、電子部品が積層セラミックコンデンである場合を例示して説明したが、これに限定されず、電子部品として圧電部品、サーミスタ、インダクタ等の外部電極を備える各種の電子部品を採用することができる。
【０２０１】
以上、本発明の実施の形態について説明したが、今回開示された実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【符号の説明】
【０２０２】
１  塗布装置、１ａ  第１塗布機構、１ｂ  第２塗布機構、２ａ  第１容器、２ｂ  第２容器、３ａ  第１供給ローラ、３ｂ  第２供給ローラ、４ａ，４ｃ  第１転写ローラ、４ｂ，４ｄ  第２転写ローラ、５ａ  第１スクレーパ、５ｂ  第２スクレーパ、６  キャリアテープ、１０  導電性ペースト、２０  セラミック誘電体スラリー、１００，１００Ａ，１００Ｂ  積層セラミックコンデンサ、１１０  積層体、１１１  第１主面、１１２  第２主面、１１３  第１側面、１１４  第２側面、１１５  第１端面、１１６  第２端面、１２１  第１外部電極、１２１ａ  第１外部電極パターン、１２２，１２３  第２外部電極、１２２ａ，１２３ａ  第２外部電極パターン、１３１，１３２  絶縁被覆部、１３１ａ，１３２ａ  絶縁被覆パターン、１４０  内部電極層、１４１  第１内部電極層、１４１ａ  対向電極部、１４１ｂ  引出電極部、１４２ａ  対向電極部、１４２  第２内部電極層、１４２ａ  対向電極部、１４２ｂ  第１引出電極部、１４２ｃ  第２引出電極部、１５０  誘電体層、２００  実装構造、２０２  多層配線基板、２０３ａ  電源端子、２０３ｂ  グランド端子、２２０  絶縁層、２２１  電源プレーン、２２２  絶縁層、２２３  グランドプレーン、２２４  絶縁層、２２５  第１ビア、２２６  第２ビア、２２７  第３ビア、２２８  第４ビア、２２９  第５ビア、２５０  電源。
【図１】
2017220521.tif 000003
【図２】
2017220521.tif 000004
【図３】
2017220521.tif 000005
【図４】
2017220521.tif 000006
【図５】
2017220521.tif 000007
【図６】
2017220521.tif 000008
【図７】
2017220521.tif 000009
【図８】
2017220521.tif 000010
【図９】
2017220521.tif 000011
【図１０】
2017220521.tif 000012
【図１１】
2017220521.tif 000013
【図１２】
2017220521.tif 000014
【図１３】
2017220521.tif 000015
【図１４】
2017220521.tif 000016
【図１５】
2017220521.tif 000017
【図１６】
2017220521.tif 000018
【図１７】
2017220521.tif 000019
【図１８】
2017220521.tif 000020
【図１９】
2017220521.tif 000021
【図２０】
2017220521.tif 000022
【図２１】
2017220521.tif 000023
【図２２】
2017220521.tif 000024