(57)【要約】【課題】  本発明は、プリント回路基板を提供する。【解決手段】  本発明の実施例に係るプリント回路基板は、第１絶縁層と、上記第１絶縁層上に形成され、ホールが形成されるグラウンドパターンと、上記グラウンドパターンの周辺に形成される信号パターンと、上記グラウンドパターン及び上記信号パターン上に形成され、上記ホール内部に充填される第２絶縁層と、を含む。【選択図】図３
2017139463.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁層と、
前記第１絶縁層上に形成され、ホールが形成されるグラウンドパターンと、
前記グラウンドパターンの周辺に形成される信号パターンと、
前記グラウンドパターン及び前記信号パターン上に形成される第２絶縁層と、
を含むプリント回路基板。
【請求項２】
前記第２絶縁層には、前記グラウンドパターンまたは信号パターンの一部が露出するように開口部が形成されている請求項１に記載のプリント回路基板。
【請求項３】
前記開口部は、ホールが形成される領域には形成されない請求項２に記載のプリント回路基板。
【請求項４】
前記ホールが複数個形成される請求項１または請求項３に記載のプリント回路基板。
【請求項５】
前記ホールの大きさが互いに異なる請求項４に記載のプリント回路基板。
【請求項６】
前記ホールは、多角形、円形、楕円形、メッシュパターン及び放射形パターンのうちのいずれか一つ以上が選択されて形成される請求項１から請求項５のいずれか１項に記載のプリント回路基板。
【請求項７】
前記グラウンドパターンまたは前記信号パターン上に形成され、電子素子と接続可能な接続部をさらに含む請求項１から請求項６のいずれか１項に記載のプリント回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント回路基板及びこれを含むパッケージ基板に関する。
【背景技術】
【０００２】
近年、モバイル機器等の電子機器等においては、高集積・多機能化を実現するためにチップを実装する技術が多様に発展している。
チップをプリント回路基板に実装するための様々なパッケージ技術が採用されており、プリント回路基板とチップとの接続方式としては、フリップチップボールグリッドアレイ（ｆｌｉｐ  ｃｈｉｐ  ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）方式、及びワイヤボンディング（ｗｉｒｅ  ｂｏｎｄｉｎｇ）方式等がある。
【０００３】
フリップチップボールグリッドアレイ方式は、チップの下部に端子が形成され、バンプによりプリント回路基板と接続する方式である。
一方、ワイヤボンディング方式は、チップの上部に端子が形成され、ワイヤによりプリント回路基板と接続する方式である。
【０００４】
フリップチップボールグリッドアレイ方式は、バンプにより、プリント回路基板上に形成された回路パターンと直接接続するので、ワイヤにより迂迴的にプリント回路基板と接続する方式よりは信号伝達速度が速い。
したがって、フリップチップボールグリッドアレイ方式は、高性能な回路を実装するのに好適であり、ＨＩＧＨ  Ｉ／Ｏ  ｃｏｕｎｔを要求するパッケージに使用されることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国公開特許第２００６−００９４６６２号公報
【発明の概要】
【課題を解決するための手段】
【０００６】
本発明の一側面に係るプリント回路基板は、グラウンドパターンが形成された領域及び信号パターンが形成された領域において銅の分布が互いに類似した分布となるように、グラウンドパターンにホールを形成する。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施例に係るパッケージ基板を概略的に示す断面図である。
【図２】電子素子実装下部領域を除いた領域における信号パターンの一部を示す図である。
【図３】本発明の一実施例に係るプリント回路基板の電子素子実装下部領域に形成されたグラウンドパターン及び信号パターンの一部を示す図である。
【図４】本発明の一実施例に係る開口部が形成された絶縁層の一部を示す図である。
【図５】本発明の一実施例に係るプリント回路基板の一部分を示す断面図である。
【図６】本発明の一実施例に係るプリント回路基板の他の一部分を示す断面図である。
【図７】本発明の他の実施例に係るプリント回路基板の電子素子実装下部領域に形成されたグラウンドパターン及び信号パターンの一部を示す図である。
【発明を実施するための形態】
【０００８】
本出願に使用された用語は、ただ特定の実施例を説明するために使用されたものであり、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。
【０００９】
明細書全般にわたって、ある部分がある構成要素を「含む」とする場合、これは特別に言及しない限り、他の構成要素を除外することではなく、他の構成要素をさらに含むことができることを意味する。
また、明細書全般にわたって、「上に」とは、対象部分の上または下に位置することを意味し、必ずしも重力方向を基準にして上側に位置することを意味するものではない。
【００１０】
また、「結合」とは、各構成要素の間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
また、本明細書において、第１、第２などの用語は、同一または相応する構成要素を区別するための識別記号に過ぎず、同一または相応する構成要素が第１、第２などの用語により限定されない。
【００１１】
図面に示された各構成の大きさ及び厚さは、説明の便宜上、任意に示したものであって、本発明が必ずしもそれらに限定されることがない。
本発明に係るプリント回路基板及びこれを含むパッケージ基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。
【００１２】
図１は、本発明の一実施例に係るパッケージ基板１０００を概略的に示す断面図である。
図１を参照すると、パッケージ基板１０００は、プリント回路基板１００及びプリント回路基板１００上に配置された電子素子７０を含むことができる。
【００１３】
プリント回路基板１００は、第１絶縁層１０と第２絶縁層２０とを含み、第１絶縁層１０上にはグラウンドパターン３０、信号パターン４０を形成することができる。
【００１４】
第１絶縁層１０は、グラウンドパターン３０及び信号パターン４０の下部に形成された絶縁層であり、第２絶縁層２０は、グラウンドパターン３０及び信号パターン４０の上部に形成された絶縁層である。
第１絶縁層１０の材質としては、ＡＢＦ、ＰＰＧ、ＰＩＤ等、その材質は制限されず、同様に、第２絶縁層２０は、グラウンドパターン３０、信号パターン４０を保護するためのソルダーレジスト層を含む概念であって、ＡＢＦ、ＰＰＧ、ＰＩＤ等、その材質は制限されない。
【００１５】
その他にも、プリント回路基板１００は、第１絶縁層１０の内部に回路パターン３、４及びビア６を形成することができ、補強層１１を含むことにより剛性を保持することができる。
【００１６】
一方、プリント回路基板１００は、電子素子７０を実装するために接続部２を含むことができる。本発明において、接続部２は、バンプ、メタルポストを含む概念である。
接続部２は、プリント回路基板１００が高機能化されるにつれて、その数が増加し、相互間の間隔は狭くなる。
【００１７】
接続部２は、接続部２間の相互間隔Ｉが狭くなった場合であっても、その間隔を一定に揃えて保持しながら信号パターン４０と接続する必要があり、これにより、プリント回路基板１００は、信号パターン４０から伝達された信号が相互干渉を起こさずにそれぞれの機能を実現することができる。
一方、接続部２は、積層された絶縁層１０、１１上に形成されるので、絶縁層１０、１１の高さを一定に揃えて維持する必要があり、これにより、相互間隔Ｉが狭くなった場合であってもその間隔を一定に揃えて維持することができる。
【００１８】
絶縁層１０、１１の高さが一定にならず、絶縁層１０、１１の高低差により傾斜面が形成された場合は、傾斜面に形成された接続部２も傾斜して、接続部２同士が相互接触することがある。
したがって、接続部２の下部に形成される絶縁層１０、１１の高さと接続部２の周辺に形成される第２絶縁層２０の高さとは一定に揃えて形成されることが好ましい。
【００１９】
絶縁層１０、１１、２０の高さは、絶縁層の下部に形成される金属パターンの分布面積の差によって変化し得る。
特に、金属パターンのうち、グラウンドパターン３０と信号パターン４０は、金属の分布面積の偏差が大きい。
【００２０】
グラウンドパターン３０は、プリント回路基板１００の表面または内部に形成される回路パターンの共通の電位基準点が形成される所であって、電位差を安定に制御するために、電子素子の下部に形成され、電子素子に対応する面積にわたって分布するようにパターニングされるのが一般的である。
一方、信号パターン４０は、グラウンドパターン３０の周辺に微細な線が複数形成されて、溝４５が形成され得る。
【００２１】
したがって、第２絶縁層２０の高さ偏差は、グラウンドパターン３０が信号パターンよりも相対的に広い面積に金属が分布させられて発生する。
【００２２】
以下では、図面を参照して、本発明の一実施例に係るグラウンドパターン３０を説明し、グラウンドパターン３０上に形成される絶縁層の高さの偏差を改善できる効果をより詳細に説明する。
【００２３】
図２は、電子素子実装下部領域を除いた領域における信号パターンの一部を示す図である。具体的に、電子素子実装下部領域の周辺に形成された信号パターン形成領域Ｓの一部を示す図である。
【００２４】
図２を参照すると、信号パターン４０と信号パターン４０との間には、信号パターン４０の厚さＴにより、溝４５が形成され得る。
【００２５】
溝４５の数は、信号パターン４０の数に比例し、溝４５の深さＤは、信号パターン４０の厚さＴと同一であり、溝４５の幅Ｗは、信号パターン４０の間隔と同一である。
溝４５の深さＤが深く、幅Ｗが広く形成されるほど、充填される第２絶縁層２０の量が多くなり、グラウンドパターン３０及び信号パターン４０上に形成される第２絶縁層２０の高さの偏差が大きくなり得る。
【００２６】
図３は、本発明の一実施例に係るプリント回路基板の電子素子実装下部領域Ｇに形成されたグラウンドパターン３０及び信号パターン４０の一部を示す図であり、図４は、本発明の一実施例に係る開口部が形成された第２絶縁層２０の一部を示す図である。
【００２７】
図３から図４を参照すると、本発明の実施例に係るグラウンドパターン３０には、十字状のホール３５を形成することができ、ホール３５は、グラウンドパターン３０に均等に配置される形で形成することができる。
【００２８】
グラウンドパターン３０は、内部にホール３５が形成され、ホール３５に第２絶縁層２０が部分的に充填され、これにより、グラウンドパターン３０及び信号パターン４０の上に形成された第２絶縁層２０の厚みの偏差を改善することができる。
ホール３５は、グラウンドパターン３０内に複数形成されてもよく、その大きさは、相互異なってもよい。
【００２９】
図５は、本発明の一実施例に係るプリント回路基板の一部分を示す断面図であり、図６は、本発明の一実施例に係るプリント回路基板の他の一部分を示す断面図である。
【００３０】
図５を参照すると、グラウンドパターン３０及び信号パターン４０上に第２絶縁層２０が積層され、第２絶縁層２０上に電子素子７０が配置される。
第２絶縁層２０は、グラウンドパターン３０に形成されたホールに形成することができ、複数の信号パターン４０の間に形成された溝４５にも形成することができる。
【００３１】
したがって、グラウンドパターン３０が形成された領域の第２絶縁層２０の高さと、信号パターン４０が形成された領域の第２絶縁層２０の高さとが、実質的に同一となるように形成することができる。
電子素子７０は、実質的に同一の高さに形成された第２絶縁層２０上に形成され、より安定的にプリント回路基板に配置されることができる。
【００３２】
上記のそれぞれの領域において高さの偏差が発生しないように、ホール３５の面積は、信号パターン４０により形成された溝４５の面積と実質的に同一となるように形成することが好ましい。
但し、ホール３５の面積と溝４５の面積が実質的に同一に形成される範囲は、グラウンドパターン３０のメッキ面積と信号パターン４０のメッキ面積が実質的に同一となるように形成される範囲内に制限される。
【００３３】
本発明の一実施例によれば、絶縁層の高さの偏差が改善されることにより、接続部２の相互間隔を一定に保持することができる。
【００３４】
図７は、本発明の他の実施例に係るプリント回路基板の電子素子が実装される電子素子の下部領域に形成されたグラウンドパターン３０及び信号パターン４０の一部を示す図である。
【００３５】
図７を参照すると、グラウンドパターン３０に形成されたホール３５は、複数形成され、それらの大きさは、相互異なってもよい。
例えば、中心に形成されるホール３５の大きさは、端に隣接した領域のホール３５の大きさよりも大きくなるように形成することができる。
【００３６】
ホール３５は、多角形、円形、楕円形、メッシュパターン及び放射形パターンのうちのいずれか一つ以上が選択されて形成されることができ、ホール３５の面積は、信号パターン４０の面積に比例して形成されることができる。
【００３７】
グラウンドパターン３０に形成されたホール３５の大きさ、形状、分布は、信号パターン４０が形成される面積、分布により異ならせることができる。
【００３８】
また、本発明の実施例に係るグラウンドパターン３０、信号パターン４０は、第１絶縁層１０上にのみ形成されたものを示したが、複数の絶縁層にそれぞれ形成することもできる。
【００３９】
本発明の一実施例に係るパッケージ基板１０００は、グラウンドパターン３０にホール３５が形成されることにより、信号パターン４０と金属パターンとの分布差による絶縁層の厚みの偏差を解消することができる。
したがって、絶縁層の厚みの偏差が改善されることにより、接続部２の相互間の接続の問題などを改善することができ、プリント回路基板１００またはこれを含むパッケージ基板１０００の性能を改善することができる。
【００４０】
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加などにより本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
【符号の説明】
【００４１】
２    接続部
３、４    回路パターン
６        ビア  
１０      第１絶縁層
２０      第２絶縁層
３０      グラウンドパターン
３５      ホール
４０      信号パターン
７０      電子素子
１００    プリント回路基板
１０００  パッケージ基板
【図１】
2017139463.tif 000003
【図２】
2017139463.tif 000004
【図３】
2017139463.tif 000005
【図４】
2017139463.tif 000006
【図５】
2017139463.tif 000007
【図６】
2017139463.tif 000008
【図７】
2017139463.tif 000009