(57)【要約】【課題】フィールドプレート構造を用いて電界集中が充分に抑制された半導体装置を得る。【解決手段】ソース電極フランジ部２１２の半導体層１１からの高さ、ドレイン電極フランジ部２２２の半導体層１１からの高さは、共にａとされる。また、同様のゲート電極フランジ部２３２の高さはｂとされ、ａ＞ｂとされる。２種類のフィールドプレート２４１（ゲート電極２３側）、フィールドプレート２４２（ドレイン電極２２側）が、平面視におけるゲート電極２３とドレイン電極２２の間に設けられている。フィールドプレート２４１の高さはｃ１、フィールドプレート２４２の高さはｃ２であり、ｂ＜ｃ１＜ｃ２＜ａとなっている。【選択図】図１
2017220508.tif 000002
【特許請求の範囲】
【請求項１】
半導体層の一方の主面となる表面側において設けられた第１主電極と第２主電極との間に流れる電流のオン・オフが、前記第１主電極と前記第２主電極との間に設けられた制御電極に印加された前記第２主電極よりも前記第１主電極に近い電位によって制御され、前記第１主電極と前記第２主電極との間の前記表面上において層間絶縁層を介して前記表面と対向するように設けられた電極であるフィールドプレートを具備する半導体装置であって、
前記第１主電極、前記第２主電極、前記制御電極は、それぞれ前記表面から離れた側で前記表面側よりも幅広とされて前記表面と前記層間絶縁層を介して対向する部分である第１主電極フランジ部、第２主電極フランジ部、制御電極フランジ部をそれぞれ具備し、
前記第２主電極フランジ部の前記表面からの高さをａ２、前記制御電極フランジ部の前記表面からの高さをｂとして、
前記フィールドプレートは、前記第１主電極又は前記制御電極と電気的に接続され、その前記表面からの高さをｃとしてｂ＜ｃ＜ａ２とされ、平面視において前記制御電極と前記第２主電極との間に設けられたことを特徴とする半導体装置。
【請求項２】
前記第１主電極フランジ部の前記表面からの高さをａ１として、ｂ＜ａ１＜ａ２とされたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記フィールドプレートと前記第１主電極フランジ部とが一体化されたことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記フィールドプレートと前記制御電極フランジ部とが一体化されたことを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記制御電極から前記第２主電極に向かう方向において、前記制御電極と前記第２主電極との間に複数の前記フィールドプレートを具備することを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体装置。
【請求項６】
複数の前記フィールドプレートの各々の前記表面からの高さは、前記第２主電極側に向かって高くなる構成とされたことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記フィールドプレートの前記表面からの高さが前記第２主電極に向かって高くなるように、前記フィールドプレートが前記表面に対して傾斜して形成されたことを特徴とする請求項１から請求項５までのいずれか１項に記載の半導体装置。
【請求項８】
前記半導体層はＩＩＩ族窒化物半導体で構成されたことを特徴とする請求項１から請求項７までのいずれか１項に記載の半導体装置。
【請求項９】
前記第１主電極をソース電極、前記第２主電極をドレイン電極、前記制御電極をゲート電極とするＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）を特徴とする請求項８に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体層の面内方向に流れる電流が制御される半導体装置の構造に関する。
【背景技術】
【０００２】
大電流のスイッチング動作を行う半導体装置として、例えば、ＩＩＩ属窒化物半導体（ＧａＮ等）を用いたＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）が知られている。図８は、このＨＥＭＴ（半導体装置）２００の典型的な構造を示す断面図であり、半導体層１１の一方の主面となる表面上に形成されたソース電極（第１主電極）２１、ドレイン電極（第２主電極）２２が並んだ方向かつ鉛直方向に沿った断面が示されている。ここでは、基板１０、ノンドープのＧａＮ層（チャネル層）１１Ａ、ＡｌＧａＮ層（バリア層）１１Ｂが順次形成された半導体層１１が用いられ、ＧａＮ層１１ＡとＡｌＧａＮ層１１Ｂのヘテロ接合界面に形成される２次元電子ガス層によるソース電極２１、ドレイン電極２２間に流れる電流のオン・オフがゲート電極（制御電極）２３の電位で制御される。この際、通常はソース電極２１は接地電位とされ、ドレイン電極２２には例えば２００Ｖ程度の高電圧が印加される。ゲート電極２３に印加される電圧はオン・オフの制御に応じて異なるが、その絶対値は高々５Ｖ程度であり、ドレイン電極２２と比べるとソース電極２１の電位（接地電位）に近い。また、ＳｉＯ２等で構成された層間絶縁層１２が、半導体層１１の表面を覆うように形成され、これによって各電極間のリークやショートが防止される。
【０００３】
ここで、特許文献１に記載されるように、実際には、ソース電極２１、ドレイン電極２２、ゲート電極２３の断面形状は、半導体層１１側において幅が狭く形成され層間絶縁層１２中に埋め込まれた部分（ソース電極基部２１１、ドレイン電極基部２２１、ゲート電極基部２３１）と、これよりも上側の幅広の部分（ソース電極フランジ部２１２、ドレイン電極フランジ部２２２、ゲート電極フランジ部２３２）に大別される。半導体層１１との電気的接触や電流の制御に直接寄与するのは、ソース電極基部２１１、ドレイン電極基部２２１、ゲート電極基部２３１である。一方、ソース電極フランジ部２１２、ドレイン電極フランジ部２２２、ゲート電極フランジ部２３２は、幅広とされることによって低抵抗となるため、ソース電極基部２１１、ドレイン電極基部２２１、ゲート電極基部２３１に対する配線として機能する。このため、図８においてはある一箇所における断面が示してあるが、ソース電極フランジ部２１２、ドレイン電極フランジ部２２２、ゲート電極フランジ部２３２は、実際には半導体層１１上において様々な平面形状で更に広がっている。
【０００４】
また、半導体層１１中における、ゲート電極２３（ゲート電極基部２３１）とドレイン電極２２の間の部分では、オフ時において局所的に電界強度が高くなる部分が発生し、この部分でオフ時におけるソース電極２１・ドレイン電極２２間の耐圧が制限される場合が多い。こうした電界集中を緩和するために、特許文献１に記載の技術においては、ゲート電極２３とドレイン電極２２の間の領域におけるソース電極フランジ部２１２、ドレイン電極フランジ部２２２、ゲート電極フランジ部２３２よりも低い（より半導体層１１に近い）位置に、ソース電極２１と電気的に接続されたフィールドプレート１２４が設けられている。フィールドプレート１２４は電気的にソース電極２１と接続されているため、接地電位となる。フィールドプレート１２４によって形成されたＭＯＳ構造によってこの部分の半導体層１１の表面電位が制御され、上記の電界集中が抑制される効果（フィールドプレート効果）が得られる。
【０００５】
一方、ソース電極フランジ部２１２、ドレイン電極フランジ部２２２、ゲート電極フランジ部２３２も層間絶縁層１２を介して半導体層１１と対向するため、これらによってもＭＯＳ構造が形成され、この部分における半導体層１１の表面電位はソース電極２１、ドレイン電極２２、ゲート電極２３の電位による影響を受ける。ここで、前記の通り、ソース電極２１、ゲート電極２３の電位は接地電位あるいは接地電位に近い電位であるのに対して、ドレイン電極２２の電位は高電位であるため、特にドレイン電極フランジ部２２２は半導体層１１の表面電位に強く影響を及ぼし、フィールドプレート１２４による電界集中の抑制という効果を低減させる。特許文献１に記載の技術においては、ドレイン電極フランジ部２２２の影響を低減するために、ソース電極フランジ部２１２、ドレイン電極フランジ部２２２、ゲート電極フランジ部２３２よりも低い（より半導体層１１に近い）位置に、フィールドプレート１２４が設けられている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−１０９４９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の技術においては、接地電位とされたフィールドプレート１２４に隣接して、高電位とされたドレイン電極フランジ部２２２が存在する。このため、上記のフィールドプレート効果はフィールドプレート１２４とドレイン電極フランジ部２２２との境界部分で急峻に喪失する。このために、平面視におけるフィールドプレート１２４とドレイン電極フランジ部２２２の境界付近において、半導体層１１の表面電位が急峻に変化する場合があり、このため、この部分で半導体層１１中において電界集中が発生する場合があった。
【０００８】
すなわち、フィールドプレート構造を用いて電界集中が充分に抑制された半導体装置を得ることは困難であった。
【０００９】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、半導体層の一方の主面となる表面側において設けられた第１主電極と第２主電極との間に流れる電流のオン・オフが、前記第１主電極と前記第２主電極との間に設けられた制御電極に印加された前記第２主電極よりも前記第１主電極に近い電位によって制御され、前記第１主電極と前記第２主電極との間の前記表面上において層間絶縁層を介して前記表面と対向するように設けられた電極であるフィールドプレートを具備する半導体装置であって、前記第１主電極、前記第２主電極、前記制御電極は、それぞれ前記表面から離れた側で前記表面側よりも幅広とされて前記表面と前記層間絶縁層を介して対向する部分である第１主電極フランジ部、第２主電極フランジ部、制御電極フランジ部をそれぞれ具備し、前記第２主電極フランジ部の前記表面からの高さをａ２、前記制御電極フランジ部の前記表面からの高さをｂとして、前記フィールドプレートは、前記第１主電極又は前記制御電極と電気的に接続され、その前記表面からの高さをｃとしてｂ＜ｃ＜ａ２とされ、平面視において前記制御電極と前記第２主電極との間に設けられたことを特徴とする。
本発明の半導体装置は、前記第１主電極フランジ部の前記表面からの高さをａ１として、ｂ＜ａ１＜ａ２とされたことを特徴とする。
本発明の半導体装置は、前記フィールドプレートと前記第１主電極フランジ部とが一体化されたことを特徴とする。
本発明の半導体装置は、前記フィールドプレートと前記制御電極フランジ部とが一体化されたことを特徴とする。
本発明の半導体装置は、前記制御電極から前記第２主電極に向かう方向において、前記制御電極と前記第２主電極との間に複数の前記フィールドプレートを具備することを特徴とする。
本発明の半導体装置において、複数の前記フィールドプレートの各々の前記表面からの高さは、前記第２主電極側に向かって高くなる構成とされたことを特徴とする。
本発明の半導体装置は、前記フィールドプレートの前記表面からの高さが前記第２主電極に向かって高くなるように、前記フィールドプレートが前記表面に対して傾斜して形成されたことを特徴とする。
本発明の半導体装置において、前記半導体層はＩＩＩ族窒化物半導体で構成されたことを特徴とする。
本発明の半導体装置は、前記第１主電極をソース電極、前記第２主電極をドレイン電極、前記制御電極をゲート電極とするＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）を特徴とする。
【発明の効果】
【００１１】
本発明は以上のように構成されているので、フィールドプレート構造を用いて電界集中が充分に抑制された半導体装置を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係る半導体装置の断面図である。
【図２】本発明の実施の形態に係る半導体装置の第１の変形例の断面図である。
【図３】本発明の実施の形態に係る半導体装置の第２の変形例の断面図である。
【図４】本発明の実施の形態に係る半導体装置の第３の変形例の断面図である。
【図５】本発明の実施の形態に係る半導体装置の第４の変形例の断面図である。
【図６】本発明の実施の形態に係る半導体装置の第５の変形例の断面図である。
【図７】本発明の実施の形態に係る半導体装置の第６の変形例の断面図である。
【図８】従来の半導体装置の断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態となる半導体装置について説明する。図１は、この半導体装置１００の断面図であり、図８に対応する。この半導体装置においても、前記の半導体装置２００と同様の基板１０、半導体層１１（ＧａＮ層（チャネル層）１１Ａ、ＡｌＧａＮ層（バリア層）１１Ｂ）、ソース電極（第１主電極）２１、ドレイン電極（第２主電極）２２、ゲート電極（制御電極）２３、層間絶縁層１２が用いられる。ソース電極２１は、下側において半導体層１１と直接接する幅の狭い部分であるソース電極基部（第１主電極基部）２１１と、その上側に形成された幅の広い部分であるソース電極フランジ部（第１主電極フランジ部）２１２で構成される。同様に、ドレイン電極２２はドレイン電極基部（第２主電極基部）２２１、ドレイン電極フランジ部（第２主電極フランジ部）２２２で、ゲート電極２３はゲート電極基部（制御電極基部）２３１、ゲート電極フランジ部（制御電極フランジ部）２３２で構成される。
【００１４】
ここで、ソース電極基部２１１、ドレイン電極基部２２１は半導体層１１（ＡｌＧａＮ層１１Ｂ）とオーミック接触する材料（例えばＴｉ合金）で構成され、ゲート電極基部２３１は、ＧａＮ層１１Ａ／ＡｌＧａＮ層１１Ｂ界面のチャネル電位を制御可能な材料（例えばＡｌＧａＮ層１１Ｂとショットキー接触する材料：例えばＮｉ合金）で構成される。一方、ソース電極フランジ部２１２、ドレイン電極フランジ部２２２、ゲート電極フランジ部２３２を構成する材料は、それぞれソース電極基部２１１、ドレイン電極基部２２１、ゲート電極基部２３１を構成する材料と同一材料で構成されている必要はない。ソース電極フランジ部２１２、ドレイン電極フランジ部２２２、ゲート電極フランジ部２３２は配線としても使用されるため、これらを構成する材料としては、上記のソース電極基部２１１、ドレイン電極基部２２１、ゲート電極基部２３１を構成する材料よりも低抵抗であるアルミニウム（Ａｌ）等を用いることができる。
【００１５】
図１において、ソース電極フランジ部２１２の半導体層１１からの高さ（ソース電極フランジ部２１２と半導体層１１間の層間絶縁層１２の厚さ）、ドレイン電極フランジ部２２２の半導体層１１からの高さ（ドレイン電極フランジ部２２２と半導体層１１間の層間絶縁層１２の厚さ）は、共にａとされる。また、同様のゲート電極フランジ部２３２の高さはｂとされ、ａ＞ｂとされる。
【００１６】
ここで、この半導体装置１００においては、前記の半導体装置２００と同様にソース電極２１と電気的に接続され接地電位とされたフィールドプレートが用いられるが、ここでは、２つのフィールドプレート２４１（ゲート電極２３側）、フィールドプレート２４２（ドレイン電極２２側）が、平面視におけるゲート電極２３とドレイン電極２２の間に設けられている。図１においてフィールドプレート２４１の高さはｃ１、フィールドプレート２４２の高さはｃ２であり、ｂ＜ｃ１＜ｃ２＜ａとなっている。
【００１７】
この構成においては、フィールドプレート２４１、２４２は共に接地電位とされるため、前記の半導体装置２００におけるフィールドプレート１２４と同様に、ゲート電極２３とドレイン電極２２間における半導体層１１中の電界集中を抑制する。ただし、ドレイン電極２２側のフィールドプレート２４２と半導体層１１間の間隔ｃ２はゲート電極２３側のフィールドプレート２４１と半導体層１１間の間隔ｃ１と比べて大きくされたため、フィールドプレート２４２による半導体層１１の表面電位の制御の効果は、フィールドプレート２４１による効果と比べて小さくなる。このため、ゲート電極２３側からドレイン電極２２側にかけてのフィールドプレート効果は徐々に小さくなり、半導体層１１の表面電位の急峻な変化が抑制され、この急峻な変化によって電界集中が発生することも抑制される。
【００１８】
図１の半導体装置を製造するに際しては、ある金属層をパターニングしてゲート電極フランジ部２３２を形成した後において、層間絶縁層１２の一部となる絶縁層を薄く形成した後に、他の金属層を形成してこれをパターニングするという工程を繰り返すことによって、フィールドプレート２４１、２４２を順次形成することができる。最後に、ソース電極フランジ部２１２とドレイン電極フランジ部２２２を単一の金属層をパターニングすることによって形成することができる。
【００１９】
図２は、上記の半導体装置１００の第１の変形例である半導体装置１０１の構造を示す断面図である。ここで、ＧａＮ層１１Ａ以下と層間絶縁層１２の記載は省略されている。この構造においては、前記の半導体装置１００と比べて、フィールドプレート２４３（高さｃ３）が、フィールドプレート２４２とドレイン電極２２との間に更に追加され、ｂ＜ｃ１＜ｃ２＜ｃ３＜ａとされている。この場合には、半導体層１１の表面電位の変化をより緩やかとすることができる。同様に、半導体層１１からの高さがドレイン電極２２側に向かって徐々に高くなるように、更に多くのフィールドプレートを設けてもよい。この場合においても、絶縁層を薄く形成してから金属層を形成してこれをパターニングすることにより、順次各フィールドプレートを形成することができる。
【００２０】
一方、図３に示されるような、第２の変形例となる半導体装置１０２のように、ｃ２＞ｃ３としても、上記の半導体装置１００、１０１と比べてその効果は小さくなるものの、単一のフィールドプレート１２４を用いた前記の半導体装置２００と比べて、半導体層１１の表面電位の変化を緩やかにすることができることは明らかである。図２の半導体装置１０１においては、接地電位とされたフィールドプレート２４３とドレイン電極２２との間の間隔が狭くなるために、これらの間の電界強度が高くなるのに対して、図３の半導体装置１０２においては、フィールドプレート２４３とドレイン電極２２との間の間隔を広くすることができ、この部分での電界強度を低下させることができる。このため、ドレイン電極２２側に設けられたフィールドプレート２４３とドレイン電極２２（ドレイン電極フランジ部２２２）間の耐圧が問題となる場合に、この半導体装置１０２は有効である。
【００２１】
また、図４に示されるような、第３の変形例となる半導体装置１０３のように、半導体層１１との間の間隔がドレイン電極２２側に向かって徐々に大きくなるようなフィールドプレート２４４を用いても、同様の効果を奏することは明らかである。この構造は、図２におけるフィールドプレート２４１〜２４３が同電位（接地電位）であるため、これらを連結させた場合と等価である。前記の半導体装置１０１を製造する際には、各フィールドプレートを異なる金属層から形成することが必要となったのに対し、この半導体装置１０３を製造するに際しては、表面がテーパー加工された絶縁層の表面に形成された単一の金属層をパターニングすることによって、フィールドプレート２４４を形成することもできる。
【００２２】
また、ソース電極フランジ部２１２とドレイン電極フランジ部２２２の高さが同一である必要はない。この場合、前記の通り、ドレイン電極フランジ部２２２によるフィールドプレート効果を低減させるために、ドレイン電極フランジ部２２２は、ソース電極フランジ部２１２よりも高く形成することが好ましい。図５は、こうした構成を具備する第４の変形例となる半導体装置１０４の構造を示す断面図である。ここでは、ドレイン電極フランジ部２２２の高さａ２とソース電極フランジ部２１２の高さａ１とは異なり，ａ２＞ａ１とされる。この場合においては、フィールドプレート２４１の高さｃ１、フィールドプレート２４２の高さｃ２は、前記のようにドレイン電極フランジ部２２２の高さａ２を基準として、ｂ＜ｃ２＜ｃ２＜ａ２とすることが好ましい。
【００２３】
更に、この半導体装置１０４においては、ソース電極フランジ部２１２の高さａ１、フィールドプレート２４１の高さｃ１、フィールドプレート２４２の高さｃ２は、全てｂとａ２の間にある。また、ソース電極フランジ部２１２、フィールドプレート２４１は共に接地電位とされる。このため、図６に示されるような第５の変形例となる半導体装置１０５においては、ソース電極フランジ部２１２がゲート電極２３、フィールドプレート２４１を跨いでドレイン電極２２側にまで延伸しており、実質的にフィールドプレート２４２として機能する。この場合においては、ソース電極フランジ部２１２とドレイン電極フランジ部２２２を同一の金属層をパターニングして形成することは困難である一方で、フィールドプレート２４２をソース電極フランジ部２１２と同時に形成することができる。この際、図４の構成と同様に、ソース電極フランジ部２１２と半導体層１１の表面との間の距離がドレイン電極２２側に向かって大きくなるように、ソース電極フランジ部２１２を傾斜させて形成してもよい。
【００２４】
また、図７に示されるような第６の変形例となる半導体装置１０６においては、ソース電極フランジ部２１２がゲート電極２３を跨いでフィールドプレート２４２側にまで延伸しており、実質的にフィールドプレート２４１として機能する。この場合においても、フィールドプレート２４１をドレイン電極フランジ部２１２と同時に形成することができる。また、ソース電極フランジ部２１２と半導体層１１の表面との間の距離がフィールドプレート２４２側に向かってなるように、ソース電極フランジ部２１２を傾斜させて形成してもよい。
【００２５】
前記の通り、フィールドプレートの電位を、ゲート電極２３の電位と同一としてもよい。このため、上記の半導体装置１０５、１０６の更なる変形例として、ゲート電極フランジ部２３２を図６、７におけるソース電極フランジ部２１２のようにドレイン電極２２側に延伸させてもよい。この際、ゲート電極フランジ部２３２を傾斜させてもよいことも同様である。
【００２６】
なお、上記においては、ソース電極２１とドレイン電極２２を含むこれらの間の領域の構造について説明されたが、この領域以外においては、ソース電極フランジ部２１２、ドレイン電極フランジ部２２２、ゲート電極フランジ部２３２、各フィールドプレートは、それぞれ配線として使用することができ、かつ、電流が流れない領域においては、これらの電位は、半導体装置の特性に大きな影響を与えない。このため、この領域以外におけるソース電極フランジ部２１２、ドレイン電極フランジ部２２２、ゲート電極フランジ部２３２、各フィールドプレートの平面形状は、配線として機能するように適宜設定される。
【００２７】
また、上記の半導体装置は、ＧａＮ等（ＩＩＩ族窒化物半導体）が用いられたＨＥＭＴであったが、半導体層の一表面に設けられた第１主電極と第２主電極の間で電流が流される横型の素子であれば、第１主電極と第２主電極の間において上記のようなフィールドプレートを設けることによって耐圧を向上させることができる。
【符号の説明】
【００２８】
１０  基板
１１  半導体層
１１Ａ  ＧａＮ層（チャネル層）
１１Ｂ  ＡｌＧａＮ層（バリア層）
１２  層間絶縁層
２１  ソース電極（第１主電極）
２２  ドレイン電極（第２主電極）
２３  ゲート電極（制御電極）
１２４、２４１〜２４４  フィールドプレート
１００〜１０６、２００  半導体装置（ＨＥＭＴ）
２１１  ソース電極基部（第１主電極基部）
２１２  ソース電極フランジ部（第１主電極フランジ部）
２２１  ドレイン電極基部（第２主電極基部）
２２２  ドレイン電極フランジ部（第２主電極フランジ部）
２３１  ゲート電極基部（制御電極基部）
２３２  ゲート電極フランジ部（制御電極フランジ部）
【図１】
2017220508.tif 000003
【図２】
2017220508.tif 000004
【図３】
2017220508.tif 000005
【図４】
2017220508.tif 000006
【図５】
2017220508.tif 000007
【図６】
2017220508.tif 000008
【図７】
2017220508.tif 000009
【図８】
2017220508.tif 000010