(57)【要約】【目的】マルチビームのうちブランキング制御不能なビームＯＮ固定の不良ビームを形成しないように制御可能なブランキング装置を提供する。【構成】本発明の一態様のマルチ荷電粒子ビームのブランキング装置は、荷電粒子線を用いたマルチビームが通過する、アレイ配置された複数の通過孔が形成された基板上であって、複数の通過孔のそれぞれ対応する通過孔の近傍に配置され、グランド電位ではない基準電位がマルチビーム全体の照射領域内でトランジスタ回路を介さずに印加された複数の基準電極２６と、基板上であって、複数の通過孔のそれぞれ対応する通過孔を挟んで複数の基準電極のそれぞれ対応する基準電極と対向する位置に配置され、基準電位と基準電位とは異なる制御電位とが切り替え可能に印加される複数のスイッチング電極２４と、基板内に配置され、複数のスイッチング電極の対応するスイッチング電極に基準電位と制御電位とを切り替え可能に印加する、トラインジスタ回路を用いた複数の制御回路４１と、を備えたことを特徴とする。【選択図】図６
2017168574.tif 000002
【特許請求の範囲】
【請求項１】
荷電粒子線を用いたマルチビームが通過する、アレイ配置された複数の通過孔が形成された基板と、
前記基板上であって、前記複数の通過孔のそれぞれ対応する通過孔の近傍に配置され、グランド電位ではない基準電位が前記マルチビーム全体の照射領域内でトランジスタ回路を介さずに印加された複数の基準電極と、
前記基板上であって、前記複数の通過孔のそれぞれ対応する通過孔を挟んで前記複数の基準電極のそれぞれ対応する基準電極と対向する位置に配置され、前記基準電位と前記基準電位とは異なる制御電位とが切り替え可能に印加される複数のスイッチング電極と、
前記基板内に配置され、前記複数のスイッチング電極の対応するスイッチング電極に前記基準電位と前記制御電位とを切り替え可能に印加する、トラインジスタ回路を用いた複数の制御回路と、
を備えたことを特徴とするマルチ荷電粒子ビームのブランキング装置。
【請求項２】
前記複数のスイッチング電極にそれぞれ印加される前記基準電位は、前記複数の基準電極にそれぞれ印加される前記基準電位と同じ電源から供給されることを特徴とする請求項１記載のマルチ荷電粒子ビームのブランキング装置。
【請求項３】
前記複数のスイッチング電極にそれぞれ印加される前記基準電位は、前記複数の基準電極のうち対となる基準電極から供給されることを特徴とする請求項１又は２記載のマルチ荷電粒子ビームのブランキング装置。
【請求項４】
グランド電位ではない基準電位が荷電粒子線を用いたマルチビーム全体の照射領域内でトランジスタ回路を介さずに印加された基準電極と、前記基準電位と前記基準電位とは異なる制御電位とが切り替え可能に印加されるスイッチング電極との複数の組がそれぞれ前記マルチビームのうち対応するビームが通過する通過孔を挟んで基板上にアレイ配置されたブランキング装置を用いて、前記スイッチング電極に前記基準電位を印加して、前記対応する通過孔を通過する前記対応するビームを前記スイッチング電極と前記基準電極との間で偏向しないことにより、ビームＯＮ状態に制御する工程と、
前記ブランキング装置を用いて、前記スイッチング電極に前記制御電位を印加して、前記対応する通過孔を通過する前記対応するビームを前記スイッチング電極と前記基準電極との間で偏向することにより、ビームＯＦＦ状態に制御する工程と、
を備えたことを特徴とするマルチ荷電粒子ビームのブランキング方法。
【請求項５】
試料を載置する、連続移動可能なステージと、
荷電粒子ビームを放出する放出部と、
複数の開口部が形成され、前記複数の開口部全体が含まれる領域に前記荷電粒子ビームの照射を受け、前記複数の開口部を前記荷電粒子ビームの一部がそれぞれ通過することにより、マルチビームを形成する成形アパーチャアレイ部材と、
前記成形アパーチャアレイ部材の複数の開口部を通過したマルチビームのうち、それぞれ対応するビームのブランキング偏向を行う、請求項１記載のマルチ荷電粒子ビームのブランキング装置と、
前記ブランキング装置によってビームＯＦＦの状態になるように偏向された各ビームを遮蔽する制限アパーチャ部材と、
を備えたことを特徴とするマルチ荷電粒子ビーム描画装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチ荷電粒子ビームのブランキング装置、マルチ荷電粒子ビームのブランキング方法、及びマルチ荷電粒子ビーム描画装置に係り、例えば、マルチビーム描画におけるブランキング装置およびかかる装置を用いたブランキング方法に関する。
【背景技術】
【０００２】
半導体デバイスの微細化の進展を担うリソグラフィ技術は半導体製造プロセスのなかでも唯一パターンを生成する極めて重要なプロセスである。近年、ＬＳＩの高集積化に伴い、半導体デバイスに要求される回路線幅は年々微細化されてきている。ここで、電子ビーム描画技術は本質的に優れた解像性を有しており、マスクブランクスへ電子ビームを使ってマスクパターンを描画することが行われている。
【０００３】
例えば、マルチビームを使った描画装置がある。１本の電子ビームで描画する場合に比べて、マルチビームを用いることで一度に多くのビームを照射できるのでスループットを大幅に向上させることができる。かかるマルチビーム方式の描画装置では、例えば、電子銃から放出された電子ビームを複数の穴を持ったマスクに通してマルチビームを形成し、各々、ブランキング制御され、遮蔽されなかった各ビームが光学系で縮小され、マスク像が縮小されて、偏向器で偏向され試料上の所望の位置へと照射される。
【０００４】
ここで、マルチビーム描画では、個々のビームの照射量を照射時間により個別に制御する。かかる各ビームの照射量を高精度に制御するためには、ビームのＯＮ／ＯＦＦを行うブランキング制御を高速で行う必要がある。マルチビーム方式の描画装置では、マルチビームの各ブランカーを配置したブランキングアパーチャアレイ機構に各ビーム用のブランキング制御回路を搭載する。
【０００５】
ここで、マルチビームの各ブランカーは、対向する２つの電極によって構成され、一方の制御用電極にブランキング制御用の電圧が印加され、他方の対向電極はグランド接続されている。ブランキング制御は、グランド接続された対向電極に対して、制御用電極に正電位が印加されることによりビームを制御用電極側に偏向してブランキングアパーチャより下流に設置した制限アパーチャ部材の制限開口を通過させないようにすることでビームＯＦＦ状態を形成する。例えば、ｎ×ｎ個のビームによってマルチビームが構成される場合、ｎ×ｎ個の電極の組とその制御回路がブランキング装置にアレイ配置されることになる。例えば、５１２×５１２個の電極の組とその制御回路がアレイ配置されたブランキング装置において、電極の組とその制御回路による構成の不良率が０．０４％程度存在するとの報告がなされている。不良の１つとして、何らかの異常により制御用電極の電位がグランド電位に固定されてしまう場合がある。かかる場合、対向電極の電位はグランド電位なので両電極間に電界が生じないためビームが偏向されずビームＯＦＦ制御ができず、ビームＯＮに固定されたまま制御不能に制限開口を通過してしまう。かかる不要なビームが試料上に照射されることで描画不良が生じてしまうといった問題があった。かかる電極の組とその制御回路による構成の不良は、製造段階で生じる場合の他、描画装置への搭載後の使用中の故障によって生じる可能性も高い。従来、実際に描画装置に搭載して、マルチビームの各ビームを照射してみないとビームの制御状態を確認することが困難であった。製造段階で不良が生じた場合には製造後の検査で検出可能であるが、描画処理に使用中の段階でビームＯＮに固定される不良が生じた場合には、それ以降かかるブランキング装置は使用できなくなってしまう。
【０００６】
そこで、ビームの通過孔の位置をずらした２段のブランキング装置を搭載し、上段で一旦偏向させたビームを下段で偏向し直して、ビームＯＮ状態に制御する手法が提案されている（例えば、特許文献１参照）。かかる装置では、上段と下段の一方で制御用電極が短絡或いは接地により電位が接地電位に固定された場合にビーム偏向ができなくなるのでビームを遮断（ＯＦＦ）できるとするものである。しかし、かかる手法では２段のブランキング装置が必要となり、それに伴い、２重の制御が必要となるといった問題が残る。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１１６７４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、本発明は、マルチビームのうちブランキング制御不能なビームＯＮ固定の不良ビームを形成しないように制御可能なブランキング装置、ブランキング方法、及びかかるブランキング装置を用いた描画装置を提供する。
【課題を解決するための手段】
【０００９】
本発明の一態様のマルチ荷電粒子ビームのブランキング装置は、
荷電粒子線を用いたマルチビームが通過する、アレイ配置された複数の通過孔が形成された基板と、
基板上であって、複数の通過孔のそれぞれ対応する通過孔の近傍に配置され、グランド電位ではない基準電位がマルチビーム全体の照射領域内でトランジスタ回路を介さずに印加された複数の基準電極と、
基板上であって、複数の通過孔のそれぞれ対応する通過孔を挟んで複数の基準電極のそれぞれ対応する基準電極と対向する位置に配置され、基準電位と基準電位とは異なる制御電位とが切り替え可能に印加される複数のスイッチング電極と、
基板内に配置され、複数のスイッチング電極の対応するスイッチング電極に基準電位と制御電位とを切り替え可能に印加する、トランジスタ回路を用いた複数の制御回路と、
を備えたことを特徴とする。
【００１０】
また、複数のスイッチング電極にそれぞれ印加される基準電位は、複数の基準電極にそれぞれ印加される基準電位と同じ電源から供給されると好適である。
【００１１】
特に、複数のスイッチング電極にそれぞれ印加される基準電位は、複数の基準電極のうち対となる基準電極から供給されるとさらに好適である。
【００１２】
本発明の一態様のマルチ荷電粒子ビームのブランキング方法は、
グランド電位ではない基準電位が荷電粒子線を用いたマルチビーム全体の照射領域内でトランジスタ回路を介さずに印加された基準電極と、基準電位と基準電位とは異なる制御電位とが切り替え可能に印加されるスイッチング電極との複数の組がそれぞれマルチビームのうち対応するビームが通過する通過孔を挟んで基板上にアレイ配置されたブランキング装置を用いて、スイッチング電極に基準電位を印加して、対応する通過孔を通過する対応するビームをスイッチング電極と基準電極との間で偏向しないことにより、ビームＯＮ状態に制御する工程と、
ブランキング装置を用いて、スイッチング電極に制御電位を印加して、対応する通過孔を通過する対応するビームをスイッチング電極と基準電極との間で偏向することにより、ビームＯＦＦ状態に制御する工程と、
を備えたことを特徴とする。
【００１３】
本発明の一態様のマルチ荷電粒子ビーム描画装置は、
試料を載置する、連続移動可能なステージと、
荷電粒子ビームを放出する放出部と、
複数の開口部が形成され、複数の開口部全体が含まれる領域に荷電粒子ビームの照射を受け、複数の開口部を荷電粒子ビームの一部がそれぞれ通過することにより、マルチビームを形成する成形アパーチャアレイ部材と、
成形アパーチャアレイ部材の複数の開口部を通過したマルチビームのうち、それぞれ対応するビームのブランキング偏向を行う、上述したマルチ荷電粒子ビームのブランキング装置と、
ブランキング装置によってビームＯＦＦの状態になるように偏向された各ビームを遮蔽する制限アパーチャ部材と、
を備えたことを特徴とする。
【発明の効果】
【００１４】
本発明の一態様によれば、マルチビームのうちブランキング制御不能なビームＯＮ固定の不良ビームを形成しないように制御できる。よって、ブランキング装置を交換せずに高精度な描画を行うことができる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１における描画装置の構成を示す概念図である。
【図２】実施の形態１におけるアパーチャ部材の構成を示す概念図である。
【図３】実施の形態１におけるブランキングアパーチャアレイ機構の構成を示す断面図である。
【図４】実施の形態１におけるブランキングアパーチャアレイ機構のメンブレン領域内の構成の一部を示す上面概念図である。
【図５】実施の形態１における描画動作の一例を説明するための概念図である。
【図６】実施の形態１の比較例となる個別ブランキング機構の一例を示す図である。
【図７】実施の形態１における個別ブランキング機構の一例を示す図である。
【発明を実施するための形態】
【００１６】
以下、実施の形態では、荷電粒子ビームの一例として、電子ビームを用いた構成について説明する。但し、荷電粒子ビームは、電子ビームに限るものではなく、イオンビーム等の荷電粒子を用いたビームでも構わない。
【００１７】
実施の形態１．
図１は、実施の形態１における描画装置の構成を示す概念図である。図１において、描画装置１００は、描画部１５０と制御部１６０を備えている。描画装置１００は、マルチ荷電粒子ビーム描画装置の一例である。描画部１５０は、電子鏡筒１０２と描画室１０３を備えている。電子鏡筒１０２内には、電子銃２０１、照明レンズ２０２、成形アパーチャアレイ部材２０３、ブランキングアパーチャアレイ機構２０４、縮小レンズ２０５、制限アパーチャ部材２０６、対物レンズ２０７、及び偏向器２０８が配置されている。描画室１０３内には、ＸＹステージ１０５が配置される。ＸＹステージ１０５上には、描画時には描画対象基板となるマスクブランクス等の試料１０１が配置される。試料１０１には、半導体装置を製造する際の露光用マスク、或いは、半導体装置が製造される半導体基板（シリコンウェハ）等が含まれる。ＸＹステージ１０５上には、さらに、ＸＹステージ１０５の位置測定用のミラー２１０が配置される。
【００１８】
制御部１６０は、制御計算機１１０、メモリ１１２、偏向制御回路１３０、ステージ位置検出器１３９及び磁気ディスク装置等の記憶装置１４０，１４２を有している。制御計算機１１０、メモリ１１２、偏向制御回路１３０、ステージ位置検出器１３９及び記憶装置１４０，１４２は、図示しないバスを介して互いに接続されている。記憶装置１４０（記憶部）には、描画データが外部から入力され、格納されている。
【００１９】
制御計算機１１０内には、データ処理部５６、及び、描画制御部５８が配置されている。データ処理部５６、及び、描画制御部５８といった各「〜部」は、処理回路を含み、その処理回路には、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置等が含まれる。また、各「〜部」は、共通する処理回路（同じ処理回路）を用いてもよい。或いは、異なる処理回路（別々の処理回路）を用いても良い。データ処理部５６、及び、描画制御部５８に入出力される情報および演算中の情報はメモリ１１２にその都度格納される。
【００２０】
ここで、図１では、実施の形態１を説明する上で必要な構成を記載している。描画装置１００にとって、通常、必要なその他の構成を備えていても構わない。
【００２１】
図２は、実施の形態１における成形アパーチャアレイ部材の構成を示す概念図である。図２（ａ）において、成形アパーチャアレイ部材２０３には、縦（ｙ方向）ｍ列×横（ｘ方向）ｎ列（ｍ，ｎ≧２）の穴（開口部）２２が所定の配列ピッチでマトリクス状に形成されている。図２（ａ）では、例えば、５１２×８列の穴２２が形成される。各穴２２は、共に同じ寸法形状の矩形で形成される。或いは、同じ外径の円形であっても構わない。ここでは、ｙ方向の各列について、ｘ方向にＡからＨまでの８つの穴２２がそれぞれ形成される例が示されている。これらの複数の穴２２を電子ビーム２００の一部がそれぞれ通過することで、マルチビーム２０が形成されることになる。ここでは、縦横（ｘ，ｙ方向）が共に２列以上の穴２２が配置された例を示したが、これに限るものではない。例えば、縦横（ｘ，ｙ方向）どちらか一方が複数列で他方は１列だけであっても構わない。また、穴２２の配列の仕方は、図２（ａ）のように、縦横が格子状に配置される場合に限るものではない。図２（ｂ）に示すように、例えば、縦方向（ｙ方向）１段目の列と、２段目の列の穴同士が、横方向（ｘ方向）に寸法ａだけずれて配置されてもよい。同様に、縦方向（ｙ方向）２段目の列と、３段目の列の穴同士が、横方向（ｘ方向）に寸法ｂだけずれて配置されてもよい。
【００２２】
図３は、実施の形態１におけるブランキングアパーチャアレイ機構の構成を示す断面図である。
図４は、実施の形態１におけるブランキングアパーチャアレイ機構のメンブレン領域内の構成の一部を示す上面概念図である。なお、図３と図４において、スイッチング電極２４と基準電極２６と制御回路４１の位置関係は一致させて記載していない。ブランキングアパーチャアレイ機構２０４は、図３に示すように、支持台３３上にシリコン等からなる半導体基板３１が配置される。基板３１の中央部は、例えば裏面側から薄く削られ、薄い膜厚ｈのメンブレン領域３０（第１の領域）に加工されている。メンブレン領域３０を取り囲む周囲は、厚い膜厚Ｈの外周領域３２（第２の領域）となる。メンブレン領域３０の上面と外周領域３２の上面とは、同じ高さ位置、或いは、実質的に高さ位置になるように形成される。基板３１は、外周領域３２の裏面で支持台３３上に保持される。支持台３３の中央部は開口しており、メンブレン領域３０の位置は、支持台３３の開口した領域に位置している。
【００２３】
メンブレン領域３０には、図２（ａ）（或いは図２（ｂ））に示した成形アパーチャアレイ部材２０３の各穴２２に対応する位置にマルチビームのそれぞれのビームの通過用の通過孔２５（開口部）が開口される。言い換えれば、基板３１には、電子線を用いたマルチビームが通過する、アレイ配置された複数の通過孔２５が形成される。そして、メンブレン領域３０上には、図３及び図４に示すように、各通過孔２５の近傍位置に該当する通過孔２５を挟んでブランキング偏向用のスイッチング電極２４（２４ａ、２４ｂ、２４ｃ）と基準電極２６（２６ａ、２６ｂ、２６ｃ）の組（ブランカー：ブランキング偏向器）がそれぞれ配置される。また、メンブレン領域３０の膜厚方向内部であって、各通過孔２５の近傍には、各通過孔２５用のスイッチング電極２４に２値の偏向電圧を切り替え可能に印加する制御回路４１（ロジック回路）がそれぞれ配置される。各ビーム用の基準電極２６は、電源４３から正電位Ｖｄｄが印加される。
【００２４】
なお、図３及び図４の例では、スイッチング電極２４の数と基準電極２６の数が同数の場合を示しているが、これに限るものではない。アレイ配置される複数のスイッチング電極２４の例えば同じ行或いは列毎に、共通の基準電極２６を配置してもよい。よって、複数の基準電極２６と複数のスイッチング電極２４の構成比は、１：１或いは１：多であっても良い。
【００２５】
また、図４に示すように、各制御回路４１は、制御信号用の例えば１０ビットのパラレル配線が接続される。各制御回路４１は、制御用の例えば１０ビットのパラレル配線の他、クロック信号線および電源用の配線が接続される。クロック信号線および電源用の配線はパラレル配線の一部の配線を流用しても構わない。マルチビームを構成するそれぞれのビーム毎に、スイッチング電極２４と基準電極２６と制御回路４１とによる個別ブランキング機構４７が構成される。また、図３の例では、スイッチング電極２４と基準電極２６と制御回路４１とが基板３１の膜厚が薄いメンブレン領域３０に配置される。
【００２６】
各通過孔２５を通過する電子ビーム２０は、それぞれ独立にかかる対となる２つの電極２４，２６に印加される電位差によって偏向される。かかる偏向によってブランキング制御される。言い換えれば、スイッチング電極２４と基準電極２６の組は、成形アパーチャアレイ部材２０３の複数の穴２２（開口部）を通過したマルチビームのうちの対応ビームをそれぞれブランキング偏向する。
【００２７】
図５は、実施の形態１における描画動作の一例を説明するための概念図である。図５に示すように、試料１０１の描画領域３０は、例えば、ｙ方向に向かって所定の幅で短冊状の複数のストライプ領域３２に仮想分割される。かかる各ストライプ領域３２は、描画単位領域となる。まず、ＸＹステージ１０５を移動させて、第１番目のストライプ領域３２の左端、或いはさらに左側の位置に一回のマルチビーム２０の照射で照射可能な照射領域３４が位置するように調整し、描画が開始される。第１番目のストライプ領域３２を描画する際には、ＸＹステージ１０５を例えば−ｘ方向に移動させることにより、相対的にｘ方向へと描画を進めていく。ＸＹステージ１０５は所定の速度で例えば連続移動させる。第１番目のストライプ領域３２の描画終了後、ステージ位置を−ｙ方向に移動させて、第２番目のストライプ領域３２の右端、或いはさらに右側の位置に照射領域３４が相対的にｙ方向に位置するように調整し、今度は、ＸＹステージ１０５を例えばｘ方向に移動させることにより、−ｘ方向にむかって同様に描画を行う。第３番目のストライプ領域３２では、ｘ方向に向かって描画し、第４番目のストライプ領域３２では、−ｘ方向に向かって描画するといったように、交互に向きを変えながら描画することで描画時間を短縮できる。但し、かかる交互に向きを変えながら描画する場合に限らず、各ストライプ領域３２を描画する際、同じ方向に向かって描画を進めるようにしても構わない。１回のショットでは、成形アパーチャアレイ部材２０３の各穴２２を通過することによって形成されたマルチビームによって、各穴２２と同数の複数のショットパターンが一度に形成される。
【００２８】
描画処理は以下のように行う。具体的には、データ処理部５６が、記憶装置１４０から描画データを読み出し、試料１０１の描画領域、或いは描画されるチップ領域がメッシュ状に仮想分割された複数のメッシュ領域のメッシュ領域毎にその内部に配置されるパターンの面積密度を算出する。例えば、まず、試料１０１の描画領域、或いは描画されるチップ領域を所定の幅で短冊上のストライプ領域に分割する。そして、各ストライプ領域を上述した複数のメッシュ領域に仮想分割する。メッシュ領域のサイズは、例えば、ビームサイズ、或いは、それ以下のサイズであると好適である。例えば、１０ｎｍ程度のサイズにすると好適である。データ処理部５６は、例えば、ストライプ領域毎に記憶装置１４０から対応する描画データを読み出し、描画データ内に定義された複数の図形パターンをメッシュ領域に割り当てる。そして、メッシュ領域毎に配置される図形パターンの面積密度を算出すればよい。
【００２９】
また、データ処理部５６は、所定のサイズのメッシュ領域毎に、１ショットあたりの電子ビームの照射時間Ｔ（ショット時間、或いは露光時間ともいう。以下、同じ）を算出する。多重描画を行う場合には、各階層における１ショットあたりの電子ビームの照射時間Ｔを算出すればよい。基準となる照射時間Ｔは、算出されたパターンの面積密度に比例して求めると好適である。また、最終的に算出される照射時間Ｔは、図示しない近接効果、かぶり効果、ローディング効果等の寸法変動を引き起こす現象に対する寸法変動分を照射量によって補正した補正後の照射量に相当する時間にすると好適である。照射時間Ｔを定義する複数のメッシュ領域とパターンの面積密度を定義した複数のメッシュ領域とは同一サイズであってもよいし、異なるサイズで構成されても構わない。異なるサイズで構成されている場合には、線形補間等によって面積密度を補間した後、各照射時間Ｔを求めればよい。メッシュ領域毎の照射時間Ｔは、照射時間マップに定義され、照射時間マップが例えば記憶装置１４２に格納される。
【００３０】
また、データ処理部５６は、対応するビームの照射時間のデータを例えば１０ビットのデータに変換し、照射時間配列データを作成する。作成された照射時間配列データは、偏向制御回路１３０に出力する。
【００３１】
偏向制御回路１３０は、ショット毎に、各制御回路４１に照射時間配列データを出力する。
【００３２】
そして、描画工程として、描画制御部５８の制御のもとで、描画部１５０は、各ビームのショット毎に、該当する照射時間の描画を実施する。具体的には以下のように動作する。
【００３３】
電子銃２０１（放出部）から放出された電子ビーム２００は、照明レンズ２０２によりほぼ垂直に成形アパーチャアレイ部材２０３全体を照明する。成形アパーチャアレイ部材２０３には、矩形の複数の穴（開口部）が形成され、電子ビーム２００は、すべての複数の穴が含まれる領域を照明する。複数の穴の位置に照射された電子ビーム２００の各一部が、かかる成形アパーチャアレイ部材２０３の複数の穴をそれぞれ通過することによって、例えば矩形形状の複数の電子ビーム（マルチビーム）２０ａ〜ｅが形成される。かかるマルチビーム２０ａ〜ｅは、ブランキングアパーチャアレイ機構２０４のそれぞれ対応するブランカー（第１の偏向器：個別ブランキング機構）内を通過する。かかるブランカーは、それぞれ、個別に通過する電子ビーム２０を偏向する（ブランキング偏向を行う）。
【００３４】
ブランキングアパーチャアレイ機構２０４を通過したマルチビーム２０ａ〜ｅは、縮小レンズ２０５によって、縮小され、制限アパーチャ部材２０６に形成された中心の穴に向かって進む。ここで、ブランキングアパーチャアレイ機構２０４のブランカーによって偏向された電子ビーム２０は、制限アパーチャ部材２０６の中心の穴から位置がはずれ、制限アパーチャ部材２０６によって遮蔽される。一方、ブランキングアパーチャアレイ機構２０４のブランカーによって偏向されなかった電子ビーム２０は、図１に示すように制限アパーチャ部材２０６の中心の穴を通過する。かかる個別ブランキング機構４７のＯＮ／ＯＦＦによって、ブランキング制御が行われ、ビームのＯＮ／ＯＦＦが制御される。このように、制限アパーチャ部材２０６は、個別ブランキング機構４７によってビームＯＦＦの状態になるように偏向された各ビームを遮蔽する。そして、ビームＯＮになってからビームＯＦＦになるまでに形成された、制限アパーチャ部材２０６を通過したビームにより、１回分のショットのビームが形成される。制限アパーチャ部材２０６を通過したマルチビーム２０は、対物レンズ２０７により焦点が合わされ、所望の縮小率のパターン像となり、偏向器２０８によって、制限アパーチャ部材２０６を通過した各ビーム（マルチビーム２０全体）が同方向にまとめて偏向され、各ビームの試料１０１上のそれぞれの照射位置に照射される。また、例えばＸＹステージ１０５が連続移動している時、ビームの照射位置がＸＹステージ１０５の移動に追従するように偏向器２０８によって制御される。ＸＹステージ１０５の位置は、ステージ位置検出器１３９からレーザをＸＹステージ１０５上のミラー２１０に向けて照射し、その反射光を用いて測定される。一度に照射されるマルチビーム２０は、理想的には成形アパーチャアレイ部材２０３の複数の穴の配列ピッチに上述した所望の縮小率を乗じたピッチで並ぶことになる。描画装置１００は、ＯＮビームに相当する一度に照射される複数のショットビームを連続して順に照射していく方式で描画動作を行う。所望のパターンを描画する際、パターンに応じて必要なビームがブランキング制御によりビームＯＮに制御される。
【００３５】
図６は、実施の形態１の個別ブランキング機構の一例を示す図である。図６において、制御回路４１内には、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳ）インバータ回路６８が配置される。そして、ＣＭＯＳインバータ回路６８は正の電位（Ｖｄｄ：第１の電位）（例えば、５Ｖ）（基準電位）とグランド電位（ＧＮＤ：第２の電位）（基準電位とは異なる制御電位の一例）に接続される。ＣＭＯＳインバータ回路６８の出力線（ＯＵＴ）はスイッチング電極２４に接続される。一方、基準電極２６は、マルチビーム２０に起因する後述するＸ線が放出されるメンブレン領域３０内の領域ではＣＭＯＳインバータ回路６８のようなトランジスタ回路を介さずに電源４３から正の電位（Ｖｄｄ：第１の電位）（例えば、５Ｖ）が印加される。言い換えれば、グランド電位ではない正電位（Ｖｄｄ）（基準電位）が少なくともマルチビーム全体の照射領域（アレイ配置領域でもある）内ではトランジスタ回路を介さずに印加された複数の基準電極２６が、基板３１上であって、複数の通過孔２５のそれぞれ対応する通過孔２５の近傍に配置される。そして、基準電位とグランド電位とが切り替え可能に印加される複数のスイッチング電極２４が、基板３１上であって、複数の通過孔２５のそれぞれ対応する通過孔２５を挟んで複数の基準電極２６のそれぞれ対応する基準電極２６と対向する位置に配置される。
【００３６】
ＣＭＯＳインバータ回路６８の入力（ＩＮ）には、閾値電圧よりも低くなるＬ（ｌｏｗ）電位（例えばグランド電位）と、閾値電圧以上となるＨ（ｈｉｇｈ）電位（例えば、１．５Ｖ）とのいずれかが制御信号として印加される。実施の形態１では、ＣＭＯＳインバータ回路６８の入力（ＩＮ）にＬ電位が印加される状態（アクティブ状態）では、ＣＭＯＳインバータ回路６８の出力（ＯＵＴ）は正電位（Ｖｄｄ）となり、基準電極２６の正電位（Ｖｄｄ）との電位差が無くなり対応ビーム２０を偏向しないので制限アパーチャ部材２０６を通過することでビームＯＮになるように制御する。一方、ＣＭＯＳインバータ回路６８の入力（ＩＮ）にＨ電位が印加される状態では、ＣＭＯＳインバータ回路６８の出力（ＯＵＴ）はグランド電位となり、基準電極２６の正電位（Ｖｄｄ）との電位差による電界により対応ビーム２０を偏向し、制限アパーチャ部材２０６で遮蔽することでビームＯＦＦになるように制御する。このように、制御回路４１（第１の電位印加部）は、スイッチング電極２４（第１の電極）に、マルチビームのうちの対応ビームをビームＯＮとビームＯＦＦの状態に切り替えるためのブランキング制御用の異なる２つの電位（Ｖｄｄ，グランド電位）を選択的に切り替え可能に印加する。このように、トラインジスタ回路を用いた複数の制御回路４１が、基板３１内に配置され、複数のスイッチング電極２４の対応するスイッチング電極に基準電位とグランド電位とを切り替え可能に印加する。
【００３７】
なお、複数のスイッチング電極２４にそれぞれ印加される基準電位は、複数の基準電極２６にそれぞれ印加される基準電位と同じ電源から供給される。具体的には、ＣＭＯＳインバータ回路６８に接続される正電位（Ｖｄｄ）は、基準電極２６に接続される正電位（Ｖｄｄ）と同じ電源４３から供給される。これにより、ビームＯＮに制御する際のスイッチング電極２４と基準電極２６との間の電位差の変動を小さくできる。よって、安定した電位差を維持できるので、ＯＮビーム２０の偏向ずれを抑制できる。
【００３８】
そして、実施の形態１では、グランド電位ではない基準電位がトランジスタ回路を介さずに印加された基準電極２６と、基準電位とグランド電位とが切り替え可能に印加されるスイッチング電極２４との複数の組がそれぞれ電子線を用いたマルチビーム２０のうち対応するビームが通過する通過孔２５を挟んで基板３１上にアレイ配置されたブランキングアパーチャアレイ機構２０４（ブランキング装置）を用いて、スイッチング電極２４に基準電位を印加して、対応する通過孔２５を通過する対応するビーム２０をスイッチング電極２４と基準電極２６との間で偏向しないことにより、ビームＯＮ状態に制御する。
【００３９】
一方で、ブランキングアパーチャアレイ機構２０４を用いて、スイッチング電極２４にグランド電位を印加して、対応する通過孔２５を通過する対応するビーム２０をスイッチング電極２４と基準電極２６との間で偏向することにより、ビームＯＦＦ状態に制御する。かかる２つの工程を適宜実施することで、マルチビーム２０のブランキング制御を行う。
【００４０】
ここで、トランジスタ回路にＸ線を照射し続けると、トランジスタの出力側の振幅が小さくなり、やがて０Ｖ（ＧＮＤ電位）になってしまう傾向がある。描画装置１００では、ブランキングアパーチャアレイ機構２０４の上方近傍に成形アパーチャアレイ部材２０３が配置されるので、マルチビーム２０を形成する際に電子ビーム２００の残部が成形アパーチャアレイ部材２０３によって遮蔽される。その際の電子ビーム２００の衝突によりＸ線が放出される。Ｘ線がブランキングアパーチャアレイ機構２０４の制御回路４１に照射され続けると、トランジスタ回路を用いて構成されるＣＭＯＳインバータ回路６８の出力側の振幅が徐々に小さくなり、０Ｖ（ＧＮＤ電位）になってしまう場合がある。そのため、マルチビームのビーム数に対応する多数のブランキング機構４７の制御回路４１の中に、描画装置１００の使用によって、出力がＧＮＤ電位に固定されてしまうＣＭＯＳインバータ回路６８が発生し易くなる。その結果、ＧＮＤ電位に固定されてしまうスイッチング電極２４が発生してしまう。従来、基準電極２６（対向電極）をＧＮＤ電位にしていたため、スイッチング電極２４がＧＮＤ電位に固定されてしまうと通過するビームを偏向できなくなり、常時ＯＮビームといった故障ビームを発生させてしまっていた。そこで、実施の形態１では、基準電極２６（対向電極）をＧＮＤ電位ではなく、ＣＭＯＳインバータ回路６８に接続されるもう一方の電位（ここでは、正電位（Ｖｄｄ））にする。また、基準電極２６は、少なくともマルチビーム全体の照射領域（アレイ配置領域でもある）内ではトランジスタ回路を介さずに基準電位が印加されている。よって、マルチビーム２０に起因するＸ線が放出されるメンブレン領域３０内の領域では基準電極２６への回路内にトランジスタ回路が存在しない。よって、基準電極２６へは正電位（Ｖｄｄ）が印加され続けることができる。これにより、スイッチング電極２４がＧＮＤ電位に固定されても、基準電極２６に接続される正電位（Ｖｄｄ）との間で電位差を発生させ続けることができるので、ビームを偏向することができる。よって、スイッチング電極２４がＧＮＤ電位に固定されてしまうことに起因する常時ＯＮビームといった故障ビームを無くすことができる。
【００４１】
図７は、実施の形態１の個別ブランキング機構の他の一例を示す図である。図７において、複数のスイッチング電極２４にそれぞれ印加される正電位（Ｖｄｄ）（基準電位）は、複数の基準電極２６のうち対となる基準電極２６から供給される。その他の構成は、図６と同様である。対となる基準電極２６から正電位（Ｖｄｄ）を供給することで、電源４３或いは上流側の配線での電圧変動が生じたとしても、対となるスイッチング電極２４と基準電極２６との電位差の変動を小さく、或いは無くすことができる（同電位に維持できる）。これにより、通過するビームが偏向されることが無くなり、高精度な位置に各ビームを照射できる。また、近傍に位置する対となる基準電極２６から繋ぐので配線距離を短くでき、電圧降下も実質的に無視できる程度で配線を形成できる。
【００４２】
以上のように、実施の形態１によれば、マルチビームのうちブランキング制御不能なビームＯＮ固定の不良ビームを形成しないように制御できる。よって、ブランキング装置を交換せずに高精度な描画を行うことができる。
【００４３】
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。上述した例では、各制御回路４１の制御用に１０ビットの制御信号が入力される場合を示したが、ビット数は、適宜設定すればよい。例えば、２ビット、或いは３ビット〜９ビットの制御信号を用いてもよい。なお、１１ビット以上の制御信号を用いてもよい。また、基準電位は、正電位に限るものではない。負電位であっても構わない。また、ビーム偏向させる制御電位は、上述したようにＧＮＤ電位が望ましいが、これに限るものではない。基準電位と異なるその他の電位であってもよい。基準電位との間でブランキング偏向に十分な電位差が得られればよい。ＬＳＩのグラウンドとして０Ｖ以外の電圧を用いてもよく、グラウンドを０Ｖ以外の制御電位に設定してインバータ回路を構成してもよい。この場合何らかの異常により制御用電極の電位がグラウンド電位に固定されてしまう場合でも、制御用電極の電位は制御電位に固定されるのでビームは常時ＯＦＦに保たれる。よって不要なビームが試料上に照射されることで描画不良が生じてしまうことが実施の形態１と同様に防止される。
【００４４】
また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。例えば、描画装置１００を制御する制御部構成については、記載を省略したが、必要とされる制御部構成を適宜選択して用いることは言うまでもない。
【００４５】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのマルチ荷電粒子ビームのブランキング装置、マルチ荷電粒子ビームのブランキング方法、及びマルチ荷電粒子ビーム描画装置は、本発明の範囲に包含される。
【符号の説明】
【００４６】
２０  マルチビーム
２２  穴
２４  スイッチング電極
２６  基準電極
３０  描画領域
３２  ストライプ領域
４１  制御回路
４３  電源
４７  個別ブランキング機構
５６  データ処理部
５８  描画制御部
６８  ＣＭＯＳインバータ回路
１００  描画装置
１０１，３４０  試料
１０２  電子鏡筒
１０３  描画室
１０５  ＸＹステージ
１１０  制御計算機
１１２  メモリ
１３０  偏向制御回路
１３９  ステージ位置検出器
１４０，１４２  記憶装置
１５０  描画部
１６０  制御部
２００  電子ビーム
２０１  電子銃
２０２  照明レンズ
２０３  成形アパーチャアレイ部材
２０４  ブランキングアパーチャアレイ機構
２０５  縮小レンズ
２０６  制限アパーチャ部材
２０７  対物レンズ
２０８  偏向器
２１０  ミラー
【図１】
2017168574.tif 000003
【図２】
2017168574.tif 000004
【図３】
2017168574.tif 000005
【図４】
2017168574.tif 000006
【図５】
2017168574.tif 000007
【図６】
2017168574.tif 000008
【図７】
2017168574.tif 000009