(57)【要約】      （修正有）【課題】フォーミング電圧が低くかつ高いオフ抵抗を有する抵抗変化素子、この抵抗変化素子を有する不揮発性記憶装置、およびプログラマブルロジックデバイスを提供する。【解決手段】プログラマブルロジックデバイスは、複数の第１配線と第２配線との交差領域に設けられた複数の抵抗変化素子であって、各抵抗変化素子３は、Ｎｉを含む第１電極３ａと、ＴｉＮを含む第２電極３ｄと、ハフニウム酸化物を含む抵抗変化層３ｂと、絶縁層３ｃと、を有する。絶縁層は、アルミニウム酸化物、鉄酸化物、チタン酸化物、銅酸化物、ニッケル酸化物、タンタル酸化物、タングステン酸化物、クロム酸化物、レニウム酸化物、またはハフニウム酸窒化物のいずれかを含み、第１電極と第２電極との間の抵抗状態は、第１抵抗状態および抵抗値が大きい第２抵抗状態のうち一方から他方にプログラム可能である複数の抵抗変化素子と、複数の配線を駆動するドライバと、を備えている。【選択図】図４
2017168643.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１配線と、
前記第１配線と交差する複数の第２配線と、
前記複数の第１配線と前記複数の第２配線との交差領域に設けられた複数の抵抗変化素子であって、各抵抗変化素子は、対応する前記第１配線に接続されたＮｉを含む第１電極と、対応する前記第２配線に接続されたＴｉＮを含む第２電極と、前記第１電極と前記第２電極との間に配置されたハフニウム酸化物を含む抵抗変化層と、前記抵抗変化層と前記第２電極との間に配置された絶縁層と、を有し、前記絶縁層は、アルミニウム酸化物、鉄酸化物、チタン酸化物、銅酸化物、ニッケル酸化物、タンタル酸化物、タングステン酸化物、クロム酸化物、レニウム酸化物、またはハフニウム酸窒化物の少なくともいずれかを含み、前記第１電極と前記第２電極との間の抵抗状態は、第１抵抗状態および前記第１抵抗状態よりも抵抗値が大きい第２抵抗状態のうち一方から他方にプログラム可能である複数の抵抗変化素子と、
前記複数の第１配線を駆動する第１ドライバと、  
前記複数の第２配線を駆動する第２ドライバと、
を備えているプログラマブルロジックデバイス。
【請求項２】
複数の第１配線と、
前記第１配線と交差する複数の第２配線と、
前記複数の第１配線と前記複数の第２配線との交差領域に設けられた複数の抵抗変化素子であって、各抵抗変化素子は、対応する前記第１配線に接続されたＮｉを含む第１電極と、対応する前記第２配線に接続されたＴｉＮを含む第２電極と、前記第１電極と前記第２電極との間に配置されたハフニウム酸化物を含む抵抗変化層と、前記抵抗変化層と前記第２電極との間に配置された絶縁層と、を有し、前記絶縁層は、電子親和力が２．６５ｅＶより大きく４．４５ｅＶより小さい範囲にある材料を含み、前記第１電極と前記第２電極との間の抵抗状態は、第１抵抗状態および前記第１抵抗状態よりも抵抗値が大きい第２抵抗状態のうち一方から他方にプログラム可能である複数の抵抗変化素子と、
前記複数の第１配線を駆動する第１ドライバと、  
前記複数の第２配線を駆動する第２ドライバと、
を備えているプログラマブルロジックデバイス。
【請求項３】
前記抵抗変化素子が第１抵抗状態にあるときに、前記第２電極から前記第１電極に電流が流れるように所定の電圧を前記抵抗変化素子に印加した場合に流れる電流と、前記第１電極から前記第２電極に電流が流れるように前記所定の電圧とは逆の極性を有する電圧を前記抵抗変化素子に印加した場合に流れる電流との比は１／１０以上１０以下である請求項１または２記載のプログラマブルロジックデバイス。
【請求項４】
前記抵抗変化素子は、ユニポーラ型である請求項１乃至３のいずれかに記載のプログラマブルロジックデバイス。
【請求項５】
複数の第１配線と、
前記第１配線と交差する複数の第２配線と、
前記複数の第１配線と前記複数の第２配線との交差領域に設けられた複数の抵抗変化素子であって、各抵抗変化素子は、対応する前記第１配線に接続されたＮｉを含む第１電極と、対応する前記第２配線に接続されたＴｉＮを含む第２電極と、前記第１電極と前記第２電極との間に配置されたハフニウム酸化物を含む抵抗変化層と、前記抵抗変化層と前記第２電極との間に配置された絶縁層と、を有し、前記絶縁層は、アルミニウム酸化物、鉄酸化物、チタン酸化物、銅酸化物、ニッケル酸化物、タンタル酸化物、タングステン酸化物、クロム酸化物、レニウム酸化物、またはハフニウム酸窒化物の少なくともいずれかを含み、前記第１電極と前記第２電極との間の抵抗状態は、第１抵抗状態および前記第１抵抗状態よりも抵抗値が大きい第２抵抗状態のうち一方から他方にプログラム可能である複数の抵抗変化素子と、
前記複数の第１配線に接続された第１電圧印加回路と、  
前記複数の第２配線に接続された第２電圧印加回路と、
を備えている不揮発性記憶装置。
【請求項６】
複数の第１配線と、
前記第１配線と交差する複数の第２配線と、
前記複数の第１配線と前記複数の第２配線との交差領域に設けられた複数の抵抗変化素子であって、各抵抗変化素子は、対応する前記第１配線に接続されたＮｉを含む第１電極と、対応する前記第２配線に接続されたＴｉＮを含む第２電極と、前記第１電極と前記第２電極との間に配置されたハフニウム酸化物を含む抵抗変化層と、前記抵抗変化層と前記第２電極との間に配置された絶縁層と、を有し、前記絶縁層は、電子親和力が２．６５ｅＶより大きく４．４５ｅＶより小さい範囲にある材料を含み、前記第１電極と前記第２電極との間の抵抗状態は、第１抵抗状態および前記第１抵抗状態よりも抵抗値が大きい第２抵抗状態のうち一方から他方にプログラム可能である複数の抵抗変化素子と、
前記複数の第１配線に接続された第１電圧印加回路と、  
前記複数の第２配線に接続された第２電圧印加回路と、
を備えている不揮発性記憶装置。
【請求項７】
前記抵抗変化素子は、ユニポーラ型である請求項５または６記載の不揮発性記憶装置。
【請求項８】
Ｎｉを含む第１電極と、ＴｉＮを含む第２電極と、前記第１電極と前記第２電極との間に配置されたハフニウム酸化物を含む抵抗変化層と、前記抵抗変化層と前記第２電極との間に配置された絶縁層と、を有し、前記絶縁層は、アルミニウム酸化物、鉄酸化物、チタン酸化物、銅酸化物、ニッケル酸化物、タンタル酸化物、タングステン酸化物、クロム酸化物、レニウム酸化物、またはハフニウム酸窒化物の少なくともいずれかを含む抵抗変化素子。
【請求項９】
Ｎｉを含む第１電極と、ＴｉＮを含む第２電極と、前記第１電極と前記第２電極との間に配置されたハフニウム酸化物を含む抵抗変化層と、前記抵抗変化層と前記第２電極との間に配置された絶縁層と、を有し、前記絶縁層は、電子親和力が２．６５ｅＶより大きく４．４５ｅＶより小さい範囲にある材料を含む抵抗変化素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、抵抗変化素子、不揮発性記憶装置、およびプログラマブルロジックデバイスに関する。
【背景技術】
【０００２】
プログラマブルロジックデバイスは、チップ製造後に回路を書き換えることができる半導体集積回路である。プログラマブルロジックデバイスは複数の配線を有し、これらの配線のうち選択された２本の配線どうしを電気的に接続状態または非接続状態にする。選択された２本の配線が接続状態または非接続状態となるように制御するために、切り替え回路が用いられ、この切り替え回路は、トランジスタとメモリが用いられる。このメモリは電気的にプログラム可能であり、プログラムされた情報に基づいてトランジスタのオン／オフが切り替わる。また、２端子の抵抗変化素子をメモリとして用い、このメモリのみを用いて上記の切り替え回路を実現するものも知られている。この抵抗変化素子は、２つの電極と、これら２つの電極の間に設けられた抵抗変化層を有する。上記２つの電極間に所定の電圧を印加することにより、抵抗変化層の抵抗状態を変化させ、２つの電極間の電気抵抗を低抵抗状態あるいは高抵抗状態に切り替えることができる。
【０００３】
後述するように、プログラマブルロジックデバイスにおける切り替え回路にクロスポイント構造を有する上記抵抗変化素子を用いる場合には、低フォーミング電圧と、高いオフ抵抗を有することが求められる。
【０００４】
しかし、低いフォーミング電圧および高いオフ抵抗を有する抵抗変化素子は、現在のところ知られていない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許公開第２０１４／０３０２６５９明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本実施形態は、フォーミング電圧が低くかつ高いオフ抵抗を有する抵抗変化素子、この抵抗変化素子を有する不揮発性記憶装置、およびプログラマブルロジックデバイスを提供する。
【課題を解決するための手段】
【０００７】
本実施形態によるプログラマブルロジックデバイスは、複数の第１配線と、前記第１配線と交差する複数の第２配線と、前記複数の第１配線と前記複数の第２配線との交差領域に設けられた複数の抵抗変化素子であって、各抵抗変化素子は、対応する前記第１配線に接続されたＮｉを含む第１電極と、対応する前記第２配線に接続されたＴｉＮを含む第２電極と、前記第１電極と前記第２電極との間に配置されたハフニウム酸化物を含む抵抗変化層と、前記抵抗変化層と前記第２電極との間に配置された絶縁層と、を有し、前記絶縁層は、アルミニウム酸化物、鉄酸化物、チタン酸化物、銅酸化物、ニッケル酸化物、タンタル酸化物、タングステン酸化物、クロム酸化物、レニウム酸化物、またはハフニウム酸窒化物の少なくともいずれかを含み、前記第１電極と前記第２電極との間の抵抗状態は、第１抵抗状態および前記第１抵抗状態よりも抵抗値が大きい第２抵抗状態のうち一方から他方にプログラム可能である複数の抵抗変化素子と、前記複数の第１配線を駆動する第１ドライバと、前記複数の第２配線を駆動する第２ドライバと、を備えている。
【図面の簡単な説明】
【０００８】
【図１】プログラマブルロジックデバイスの切り替え回路を示す図。
【図２】一般の抵抗変化素子を示す断面図。
【図３】図１に示す回路における抵抗変化素子のフォーミング動作を説明する図。
【図４】第１実施形態による抵抗変化素子を示す断面図。
【図５】第１実施形態および比較例の抵抗変化素子のフォーミング電圧を示す図。
【図６】第１実施形態の抵抗変化素子のエネルギーバンドを示す図。
【図７】図７（ａ）、７（ｂ）は、第１実施形態の抵抗変化素子の絶縁層と特性が異なる絶縁層を用いた場合のエネルギーバンドを示す図。
【図８】第１実施形態の抵抗変化素子のオフ抵抗とオン抵抗の測定結果を示す図。
【図９】図９（ａ）、９（ｂ）はそれぞれ、第１実施形態の抵抗変化素子のセット動作およびリセット動作における電流―電圧特性を示す図。
【図１０】第２実施形態によるプログラマブルロジックデバイスの切り替え回路を示す図。
【図１１】第２実施形態によるプログラマブルロジックデバイスにおけるセット動作の一例を説明する図。
【図１２】第２実施形態によるプログラマブルロジックデバイスにおけるセット動作の他の例を説明する図。
【図１３】第３実施形態による不揮発性記憶装置を示すブロック図。
【図１４】第３実施形態の不揮発性記憶装置のメモリセルアレイの一具体例を示す図。
【発明を実施するための形態】
【０００９】
本発明の実施形態を説明する前に、本発明に至った経緯について説明する。
【００１０】
プログラマブルロジックデバイスは、切り替え回路を有しており、この切り替え回路は、例えばメモリ素子として抵抗変化素子が用いられる。抵抗変化素子をメモリ素子として用いた切り替え回路を図１に示す。この切り替え回路は、複数のビット線ＢＬ１、ＢＬ２、・・・、ＢＬｎ（ｎ≧２）からなるビット線群と、これらのビット線に交差する複数のワード線ＷＬ１、ＷＬ２、・・・、ＷＬｍ（ｍ≧２）からなるワード線群と、各ワード線ＷＬｉ（ｉ＝１，・・・，ｍ）と各ビット線ＢＬｊ（ｊ＝１，・・・，ｎ）との交差領域に設けられたメモリ素子２ｉｊとを備えている（以下ではこの構造のことをクロスポイント構造と称する）。各ワード線ＷＬｉ（ｉ＝１，・・・，ｍ）には、メモリ素子２ｉ１〜２ｉｎの一端が接続される。各ビット線ＢＬｊ（ｊ＝１，・・・，ｎ）にはメモリ素子２１ｊ〜２ｍｊの他端が接続される。ワード線群にはドライバ１００が接続され、ビット線群にはドライバ２００が接続される。ドライバ１００によって特定のワード線が選択され、この選択されたワード線に電圧を印加することが可能である。ドライバ２００によって特定のビット線が選択され、この選択されたビット線に電圧を印加することが可能である。すなわち、選択したメモリセルをプログラムすることができる。
【００１１】
図１に示す切り替え回路においては、メモリ素子は、不揮発性の抵抗変化素子である。抵抗変化素子は２つの端子（電極）を有し、端子間の抵抗を低抵抗状態（Low Resistive State: ＬＲＳ）あるいは高抵抗状態（High Resistive State: ＨＲＳ）にすることができる。これらの状態変化を実現するためには、抵抗変化素子の端子間に所定のプログラム電圧を印加する。ここでは、メモリ素子をＨＲＳからＬＲＳに変化させることをセットと称し、逆にＬＲＳからＨＲＳに変化させることをリセットと称する。
【００１２】
公知の抵抗変化素子の一例を図２に示す。抵抗変化素子２は上部電極２ａと、下部電極２ｃと、上部電極２ａと下部電極２ｃの間に設けられた抵抗変化層２ｂとを含む。
【００１３】
抵抗変化素子２には、ユニポーラ型のメモリ素子と、バイポーラ型のメモリ素子がある。ユニポーラ型の抵抗変化素子では、セット電圧とリセット電圧との極性が同じである。例えば、抵抗変化素子２をセットする場合に電極２ａに印加する電圧よりも大きい電圧を電極２ｃに印加すると、リセットする場合にも電極２ａに印加する電圧よりも大きい電圧を電極２ｃに印加する。
【００１４】
これに対して、バイポーラ型の抵抗変化素子では、セット電圧とリセット電圧の極性が逆である。例えば、抵抗変化素子をセットする場合に電極２ａに印加する電圧よりも大きい電圧を電極２ｃに印加すると、リセットする場合には電極２ａに印加する電圧よりも小さい電圧を電極２ｃに印加する。
【００１５】
ある抵抗変化素子がユニポーラ型であるかバイポーラ型であるかは、電極や抵抗変化層を構成する材料、あるいはフォーミング時における電圧印加条件、すなわち製造後に抵抗変化素子の電極間に所定の電圧を印加することで、メモリ機能を活性化させることの電圧印加条件等で決まる。同様に、セット電圧やリセット電圧の極性も、電極や抵抗変化層を構成する材料、あるいはフォーミングの電圧印加条件等で決まる。
【００１６】
抵抗変化素子の型、セット電圧、リセット電圧の極性が一端決まってしまうと、それ以後これらが変わることはない。したがって、抵抗変化素子２のセット、リセットを正しく行うためには、電極２ａと電極２ｃは明確に区別される必要がある。本明細書では、電極２ａと電極２ｃのうち、抵抗変化素子２をリセットする際に大きい電圧が印加されるほうをアノードと称し、他方をカソードと称する。もし抵抗変化素子２がバイポーラ型であるならば、アノードよりもカソードに大きな電圧を印加することでセットを行う。逆に抵抗変化素子がユニポーラ型であるならば、カソードよりもアノードに大きな電圧を印加することでセットを行う。
【００１７】
図１に示したクロスポイント構造の切り替え回路は、プログラマブルロジックデバイスにおける、配線の切り替えに使用される。この切り替え回路は、複数の配線同士の接続、非接続を必要に応じて切り替えることができる。例えば、ある２つの配線の交点に設置された抵抗変化素子がＨＲＳならば、これらの配線同士は接続されていないと考えることができるし、逆にそれがＬＲＳならば、これらの配線同士は接続されていると考えることができる。
【００１８】
図１に示す切り替え回路においては、ビット線ＢＬｊ（ｊ＝１，・・・，ｎ）には、入力線ＩＮｊ、インバータ１０ｊおよびトランジスタ１２ｊを介して信号が入力され、ＬＲＳの抵抗変化素子２ｉｊ、ワード線ＷＬｉ（ｉ＝１，・・・，ｍ）、トランジスタ２０ｉ、およびインバータ２２ｉを介して出力線ＯＵＴｉから信号が出力される場合を考える。
【００１９】
ビット線ＢＬｊ（ｊ＝１，・・・，ｎ）は、ゲートが配線ＣＬ１に接続されたトランジスタ１２ｊを介してインバータ１０ｊの出力に接続される。このトランジスタ１２ｊ（ｊ＝１，・・・，ｎ）は、抵抗変化素子２ｉｊ（ｉ＝１，・・・，ｍ）をプログラムするための電圧をインバータ１０ｊから遮断するためのものであり、抵抗変化素子２ｉｊをプログラム（セットあるいはリセット）するときにはトランジスタ１２ｊ（ｊ＝１，・・・，ｎ）はオフ状態にする。ただし、抵抗変化素子のプログラム電圧が小さい場合は、トランジスタ１２ｊ（ｊ＝１，・・・，ｎ）は無くても良い。また、図１ではトランジスタ１２ｊ（ｊ＝１，・・・，ｎ）としては、Ｎ型のトランジスタを用いているが、Ｐ型のトランジスタを用いてもよい。
【００２０】
一方、ワード線ＷＬｉ（ｉ＝１，・・・，ｍ）は、ゲートが配線ＣＬ２に接続されたトランジスタ２０ｉを介してインバータ２２ｉの入力に接続される。このトランジスタ２０ｉ（ｉ＝１，・・・，ｍ）も、抵抗変化素子２ｉｊをプログラムするための電圧をインバータ２２ｉから遮断するためのものであり、抵抗変化素子をプログラム（セットあるいはリセット）するときにはトランジスタ２０ｉ（ｉ＝１，・・・，ｍ）はオフ状態にする。
【００２１】
ただし、抵抗変化素子のプログラム電圧が小さい場合は、トランジスタ２０ｉ（ｉ＝１，・・・，ｍ）は無くても良い。また、図１では、トランジスタ２０ｉ（ｉ＝１，・・・，ｍ）として、Ｎ型のトランジスタを用いたが、Ｐ型のトランジスタを用いてもよい。
【００２２】
さらに、図１では信号の入力側と出力側にそれぞれトランジスタ１２ｊ（ｊ＝１，・・・，ｎ）、２０ｉ（ｉ＝１，・・・，ｍ）を設けているが、抵抗変化素子２ｉｊがユニポーラタイプの抵抗変化素子の場合は、片側のみにトランジスタ１２ｊ（ｊ＝１，・・・，ｎ）あるいはトランジスタ２０ｉ（ｉ＝１，・・・，ｍ）を設けても良い。
【００２３】
例えば図１において、抵抗変化素子２１１がＬＲＳで、抵抗変化素子２１２、２１３・・・２１nがＨＲＳの場合、ビット線ＢＬ１とワード線ＷＬ１が接続されており、ビット線ＢＬ２、ＢＬ３・・・ＢＬnとワード線ＷＬ１は接続されていないと考えることができる。すなわち、入力線ＩＮ１から入力した信号は出力線ＯＵＴ１から出力される。
【００２４】
また、例えば図１において、抵抗変化素子２１１、２２１がＬＲＳで、抵抗変化素子２１２、２１３、・・・２１n、２２２、２２３・・・２２ｎがＨＲＳの場合、ビット線ＢＬ１はワード線ＷＬ１、ＷＬ２に接続されており、ビット線ＢＬ２、ＢＬ３・・・ＢＬｎは、ワード線ＷＬ１とも接続されず、ＷＬ２とも接続されていないと考えることができる。すなわち、入力線ＩＮ１から入力した信号は、出力線ＯＵＴ１、ＯＵＴ２の両方から出力される。
【００２５】
上記のように、１つの入力線に入力された信号が複数の出力線から出力されることは、配線の切り替えのパターンの例として考えられる。ところが、逆に複数の入力線に入力された信号が１つの出力線から出力されることは考えられない。言い換えると、同じ入力線に接続された抵抗変化素子のうち、複数の抵抗変化素子がＬＲＳである場合はあっても、同じ出力線に接続された抵抗変化素子のうち、複数の抵抗変化素子がＬＲＳである場合はない。
【００２６】
次に、図１に示す切り替え回路において、抵抗変化子２１１がフォーミングされる場合について図３を参照して説明する。ここではフォーミングに必要なフォーミング電圧をＶＦＯＲＭとする。
【００２７】
ビット線ＢＬ１に０Ｖを印加し、ワード線ＷＬ１にはフォーミングＶＦＯＲＭを印加する。これにより抵抗変化素子２１１の端子間にはフォーミング電圧ＶＦＯＲＭがかかるため、抵抗変化素子２１１にフォーミングが起こる。一方、他のビット線ＢＬ２〜ＢＬｎおよび他のワード線ＷＬ２〜ＷＬｍには０Ｖとフォーミング電圧ＶＦＯＲＭとの間の電圧、例えばＶＦＯＲＭ／２を印加する。これは選択していない抵抗変化素子のプログラムディスターブ（セットディスターブ、リセットディスターブ）を防ぐためである。
【００２８】
しかし、このフォーミング時に、ＶＦＯＲＭ／２が抵抗変化素子をセットするのに必要なセット電圧Ｖｓｅｔよりも大きい場合、非選択の抵抗変化素子、例えば抵抗変化素子２ｉ１（ｉ＝２，・・・ｍ）に印加される電圧差ΔＶが電圧ＶＦＯＲＭ／２となり、誤セットされる。このため、任意の書き換え動作ができないという問題がある。
【００２９】
また、フォーミング電圧ＶＦＯＲＭが大きい場合、トランジスタ２０１のゲート絶縁膜が破壊を起こす可能性がある。これを防止するためには、トランジスタ２０ｉ（ｉ＝１，・・・，ｍ）として高耐圧の大きな面積を有するトランジスタが用いられ、チップにおける占有面積が大きくなるという問題がある。
【００３０】
また、抵抗変化素子のオフ抵抗が低いと、電流が流れやすくなるため、消費電力が大きくなるという問題がある。
【００３１】
そこで、本発明者達は、鋭意研究に努めた結果、フォーミング電圧が低くかつ高いオフ抵抗を有する抵抗変化素子を見出すことができた。この抵抗変化素子を第１実施形態として説明する。
【００３２】
（第１実施形態）
第１実施形態による抵抗変化素子を図４に示す。この第１実施形態の抵抗変化素子３は、Ｎｉ電極３ａと、ＴｉＮ電極３ｄと、Ｎｉ電極３ａとＴｉＮ電極３ｄとの間に配置された抵抗変化層３ｂと、抵抗変化層３ｂとＴｉＮ電極３ｄとの間に配置された絶縁層３ｃと、を備えている。
【００３３】
抵抗変化層３ｂとしては、ハフニウム酸化物、すなわちＨｆＯｘ（０＜ｘ≦２）が用いられる。絶縁層３ｃとしては、アルミニウム酸化物（例えば、ＡｌＯ２）、鉄酸化物（例えば、Ｆｅ２Ｏ３、Ｆｅ３Ｏ４、Ｆｅ４Ｏ２、Ｆｅ４Ｏ６）、チタン酸化物（例えば、ＴｉＯ２）、銅酸化物（例えば、Ｃｕ２Ｏ２、Ｃｕ２Ｏ３、Ｃｕ２Ｏ４）、ニッケル酸化物（例えば、ＮｉＯ２）、タンタル酸化物（例えば、Ｔａ２Ｏ５）、タングステン酸化物（ＷＯ３）、クロム酸化物（ＣｒＯ３）、レニウム酸化物（例えば、ＲｅＯ３）、またはハフニウム酸窒化物の少なくともいずれかが用いられる。この絶縁層３ｃとしては、酸素欠損を有していることが電子が伝導するためのフィラメントを形成する上で好ましい。
【００３４】
この第１実施形態の抵抗変化素子３と、第１実施形態の抵抗変化素子において絶縁層３ｃを配置しない比較例の抵抗変化素子をそれぞれ作製し、それらのフォーミング電圧について調べ、その結果を図５に示す。図５からわかるように第１実施形態の抵抗変化素子のフォーミング電圧の平均値が比較例の抵抗変化素子のフォーミング電圧の平均値に比べて低くなっている。なお、図５において、それぞれの四角形の中央の線が中央値を示す。  （フォーミング電圧）
次に、このように構成された第１実施形態の抵抗変化素子３のフォーミング電圧が低くなる理由を説明する。
【００３５】
第１実施形態の抵抗変化素子３において、Ｎｉ電極３ａに３Ｖの電圧を、ＴｉＮ電極３ｄに０Ｖの電圧を印加した場合のエネルギーバンド図を図６に示す。図６からわかるように、第１実施形態の抵抗変化素子３においては、絶縁層３ｃの伝導帯の底Ｅｃ２は、抵抗変化層３ｂの伝導帯の底Ｅｃ１よりも低く、ＴｉＮ電極３ｄのフェルミ準位Ｅｆ１よりも高くなっている。なお、図６に示す抵抗変化層においては、抵抗変化層３ｂとしてＨｆＯｘを用い、絶縁層３ｃとしてチタン酸化物を用いた。
【００３６】
このような特性を有する絶縁層３ｃを抵抗変化層３ｂとＴｉＮ電極３ｄとの間に配置したことにより、フォーミング電圧を印加すると、ＴｉＮ電極３ｄからの電子は、絶縁層３ｃの伝導帯の底Ｅｃ２とＴｉＮ電極３ａのフェルミ準位Ｅｆ１とのエネルギーバリアを超えた後、ＨｆＯｘの伝導帯の底Ｅｃ１と絶縁層３ｃの伝導帯の底Ｅｃ２とのエネルギーバリアを超えて、絶縁層３ｃおよび抵抗変化層３ｂを介してＮｉ電極３ａに伝導される。なお、図６において、Ｅｖ１は抵抗変化層３ｂの価電子帯の頂上を示し、Ｅｆ２はＮｉ電極３ａのフェルミ準位を示す。
【００３７】
これに対して、比較例の抵抗変化素子においてフォーミング電圧を印加すると、ＴｉＮ電極３ｄからの電子は、ＨｆＯｘの伝導帯の底Ｅｃ１とＴｉＮ電極３ｄのフェルミ準位Ｅｆ１とのエネルギーバリアを超えて、抵抗変化層３ｂを介してＮｉ電極３ａに伝導される。
【００３８】
絶縁層３ｃの伝導帯の底Ｅｃ２とＴｉＮ電極３ｄのフェルミ準位Ｅｆ１とのエネルギー差は、ＨｆＯｘの伝導帯の底Ｅｃ１とＴｉＮ電極３ｄのフェルミ準位Ｅｆ１とのエネルギー差よりも小さい。このため、本実施形態の抵抗変化素子３は比較例の抵抗変化素子に比べて、電子がエネルギーバリアを超えやすく、フォーミング電圧が低くなったと、考えられる。
【００３９】
以上のことにより、本実施形態の抵抗変化層に用いられる絶縁層３ｃとしては、電子親和力、すなわち真空準位と伝導帯の底とのエネルギー差がＨｆＯｘの電子親和力（＝２．６５ｅＶ）よりも大きく、ＴｉＮの仕事関数、すなわち真空準位とＴｉＮのフェルミ準位とのエネルギー差よりも小さいことが望ましい。これは、図７（ａ）に示すように、絶縁層３ｅの電子親和力がＨｆＯｘの電子親和力（＝２．６５ｅＶ）以下である場合は、本実施形態に比べて電子がエネルギーバリアを超えにくくなるからである。また、図７（ｂ）に示すように、絶縁層３ｆの電子親和力がＴｉＮの仕事関数（＝４．４５ｅＶ）以上である場合は、本実施形態に比べて電子がエネルギーバリアを超えにくくなるからである。なお、図７（ａ）、７（ｂ）は、Ｎｉ電極３ａとＴｉＮ電極３ｄとの間に電圧が印加されていない場合のエネルギーバンドを示している。
【００４０】
以上の説明からわかるように、本実施形態の抵抗変化素子は、ユニポーラ型の抵抗変化素子として用いることが好ましい。
【００４１】
（オフ抵抗）
次に、第１実施形態の抵抗変化素子を作製し、オン抵抗Ｒｏｎおよびオフ抵抗Ｒｏｆｆを測定し、その結果を図８に示す。なお、抵抗変化層３ｂとしてＨｆＯｘを用い、絶縁層３ｃとしてチタン酸化物を用いた。この図8からわかるように、オン抵抗Ｒｏｎは平均値が１０２のオーダであるのに対してオフ抵抗Ｒｏｆｆの平均値は１０７のオーダであり、オフ抵抗Ｒｏｆｆは１００ｋΩより高くなっていることがわかる。このように高いオフ抵抗を得ることで、後述する第２実施形態のプログラマブルロジックデバイスの動作中の消費電力を小さくすることができる。なお、本実施形態および後述する第２実施形態ならびに第３実施形態においては、オフ抵抗は、１００ｋΩ以上であることが好ましい。
【００４２】
また、第１実施形態の抵抗変化素子３はほとんど整流特性を有していない。すなわち、抵抗変化素子３が低抵抗状態にあるときに、この抵抗変化素子３にＴｉＮ電極３ｄからＮｉ電極３ａに電流が流れるように所定の電圧を印加した場合に流れる電流Ｉ１と、Ｎｉ電極３ａからＴｉＮ電極３ｄに電流が流れるように上記所定の電圧と極性を逆にした電圧を抵抗変化素子３に印加した場合に流れる電流Ｉ２との比Ｉ１／Ｉ２は１／１０以上１０以下である。
【００４３】
次に、第１実施形態の抵抗変化素子３のセット動作およびリセット動作を行った場合の電流−電圧特性をそれぞれ図９（ａ）、９（ｂ）に示す。
【００４４】
セット動作は、抵抗変化素子３に印加される電圧を増加させると、ある所定の電圧で抵抗変化素子３を流れる電流が急に大きくなる。その後、電圧を小さくしても抵抗変化素子３を流れる電流は大きい状態が維持される（図９（ａ））。
【００４５】
リセット動作は、抵抗変化素子３に印加される電圧を増加させると、抵抗変化素子３を流れる電流は若干増加した後、減少する。その後、電圧を減少させても、抵抗変化素子３を流れる電流は低い状態が維持される（図９（ｂ））。
【００４６】
以上説明したように、第１実施形態によれば、フォーミング電圧が低くかつ高いオフ抵抗を有する抵抗変化素子を提供することができる。
【００４７】
（第２実施形態）
次に、第２実施形態によるプログラマブルロジックデバイスについて図１０を参照して説明する。図１０は、第２実施形態のプログラマブルロジックデバイスに含まれる切り替え回路を示す図である。この切り替え回路は、図１に示すプログラマブルロジックデバイスにおいて、抵抗変化素子２ｉｊ（ｉ＝１，・・・，ｍ、ｊ＝１，・・・，ｎ）を抵抗変化素子３ｉｊに置き換えた構成を有している。この抵抗変化素子３ｉｊ（ｉ＝１，・・・，ｍ、ｊ＝１，・・・，ｎ）はそれぞれ、第１実施形態の抵抗変化素子３である。
【００４８】
この第２実施形態のプログラマブルロジックデバイスに含まれる切り替え回路は、図１に示す切り替え回路において、抵抗変化素子２ｉｊ（ｉ＝１，・・・，ｍ、ｊ＝１，・・・，ｎ）を第１実施形態の抵抗変化素子３に置き換えた構成を有しているので、構成要素の接続の関係についての説明は省略する。
【００４９】
次に、図１０に示した切り替え回路において、抵抗変化素子３１１をＨＲＳからＬＲＳに変化させる場合（セット）のプログラム方法について考える。ここではセットに必要なプログラム電圧をＶｐｇｍとする。
【００５０】
抵抗変化素子３１１をセットする方法の１つの例を図１１に示す。ビット線ＢＬ１に０Ｖを印加し、ワード線ＷＬ１にはプログラムＶｐｇｍを印加する。これにより抵抗変化素子３１１の端子間にはプログラム電圧Ｖｐｇｍがかかるため、抵抗変化素子３１１のセットが起こる。一方、他のビット線ＢＬ２〜ＢＬｎおよび他のワード線ＷＬ２〜ＷＬｍには０Ｖとプログラム電圧Ｖｐｇｍとの間の電圧、例えばＶｐｇｍ／２を印加する。これは選択していない抵抗変化素子のプログラムディスターブ（セットディスターブ、リセットディスターブ）を防ぐためである。この図１１に示す場合は、各抵抗変化素子３ｉｊ（ｉ＝１，・・・，ｍ、ｊ＝１，・・・，ｎ）は、Ｎｉ電極３ａをワード線ＷＬｉに接続し、ＴｉＮ電極３ｄをビット線ＢＬｊに接続することが好ましい。
【００５１】
抵抗変化素子３１１をセットする方法の他の例を図１２に示す。ビット線ＢＬ１にプログラム電圧Ｖｐｇｍを印加し、ワード線ＷＬ１に０Ｖを印加する。これにより、抵抗変化素子３１１の端子間にはプログラム電圧Ｖｐｇｍがかかるため、抵抗変化素子３１１のセットが起こる。一方、他のビット線ＢＬ２〜ＢＬｎおよび他のワード線ＷＬ２〜ＷＬｍには０Ｖとプログラム電圧Ｖｐｇｍとの間の電圧、例えばＶｐｇｍ／２を印加する。この図１２に示す場合は、各抵抗変化素子３ｉｊ（ｉ＝１，・・・，ｍ、ｊ＝１，・・・，ｎ）は、ＴｉＮ電極３ｄをワード線ＷＬｉに接続し、Ｎｉ電極３ａをビット線ＢＬｊに接続することが好ましい。
【００５２】
なお、抵抗変化素子をプログラムする際に、複数のワード線に印加する電圧は、ドライバ１００によって制御され、複数のビット線に印加する電圧はドライバ２００によって制御される。
【００５３】
以上説明したように、第２実施形態によれば、抵抗変化素子として第１実施形態の抵抗変化素子が用いられているので、フォーミング電圧が低くかつ高いオフ抵抗を有する抵抗変化素子を備えたプログラマブルロジックデバイスを提供することができる。
【００５４】
（第３実施形態）
第３実施形態による不揮発性記憶装置を図１３に示す。この第３実施形態の不揮発性記憶装置は、メモリセルアレイ３００と、カラムデコーダ３１０と、ロウデコーダ３２０と、制御回路６００と、を有している。メモリセルアレイ３００は、図１４に示すように、複数のワード線ＷＬｉ（ｉ＝１，・・・，ｍ）と、複数のビット線ＢＬｊ（ｊ＝１，・・・，ｎ）との交差領域に配置された抵抗変化素子３ｉｊを有している。各抵抗変化素子３ｉｊ（ｉ＝１，・・・，ｍ、ｊ＝１，・・・，ｎ）は、第１実施形態の抵抗変化素子３である。
【００５５】
カラムデコーダ３１０は、ビット線ＢＬ１〜ＢＬｎに接続され、各ビット線ＢＬｊ（ｊ＝１，・・・，ｎ）に接続された抵抗変化素子３ｉｊ（ｉ＝１，・・・，ｍ）を選択する。
【００５６】
ロウデコーダ３２０は、ワード線ＷＬ１〜ＷＬｍに接続され、各ワード線ＷＬｉ（ｉ＝１，・・・，ｍ）に接続された抵抗変化素子３ｉｊ（ｊ＝１，・・・，ｎ）を選択する。
【００５７】
抵抗変化素子に書き込みを行う場合は、すなわち、抵抗変化素子をセットする場合は、第２実施形態で説明した場合と同様に行う。
【００５８】
例えば、抵抗変化素子３１１をセットする場合は、図１１で説明したように、ビット線ＢＬ１に０Ｖを印加し、ワード線ＷＬ１にはプログラムＶｐｇｍを印加する。これにより抵抗変化素子３１１の端子間にはプログラム電圧Ｖｐｇｍがかかるため、抵抗変化素子３１１のセットが起こる。一方、他のビット線ＢＬ２〜ＢＬｎおよび他のワード線ＷＬ２〜ＷＬｍには０Ｖとプログラム電圧Ｖｐｇｍとの間の電圧、例えばＶｐｇｍ／２を印加する。これは選択していない抵抗変化素子のプログラムディスターブ（セットディスターブ、リセットディスターブ）を防ぐためである。この図１１に示す場合は、各抵抗変化素子３ｉｊ（ｉ＝１，・・・，ｍ、ｊ＝１，・・・，ｎ）は、Ｎｉ電極３ａをワード線ＷＬｉに接続し、ＴｉＮ電極３ｄをビット線ＢＬｊに接続することが好ましい。
【００５９】
また、例えば、抵抗変化素子３１１をセットする場合は、図１２で説明したように、ビット線ＢＬ１にプログラム電圧Ｖｐｇｍを印加し、ワード線ＷＬ１に０Ｖを印加する。これにより、抵抗変化素子３１１の端子間にはプログラム電圧Ｖｐｇｍがかかるため、抵抗変化素子３１１のセットが起こる。一方、他のビット線ＢＬ２〜ＢＬｎおよび他のワード線ＷＬ２〜ＷＬｍには０Ｖとプログラム電圧Ｖｐｇｍとの間の電圧、例えばＶｐｇｍ／２を印加する。この図１２に示す場合は、各抵抗変化素子３ｉｊ（ｉ＝１，・・・，ｍ、ｊ＝１，・・・，ｎ）は、ＴｉＮ電極３ｄをワード線ＷＬｉに接続し、Ｎｉ電極３ａをビット線ＢＬｊに接続することが好ましい。
【００６０】
なお、抵抗変化素子をプログラムする際に、複数のワード線ＷＬ１〜ＷＬｍに印加する電圧は、ロウデコーダ３２０を介して制御回路６００によって制御され、複数のビット線ＢＬ１〜ＢＬｎに印加する電圧はカラムデコーダ３１０を介して制御回路によって制御される。
【００６１】
図１４に示した不揮発性記憶装置においては、抵抗変化素子のそれぞれがＬＲＳであるかＨＲＳであるかは独立であり、同じビット線、あるいは同じワード線に接続された複数の抵抗変化素子のうち、どの抵抗変化素子がＬＲＳであるか、あるいはいくつの抵抗変化素子がＬＲＳであるかは任意である。したがって、抵抗変化素子３１１〜３ｍｎのすべてがＬＲＳである場合もあるし、逆にすべてがＨＲＳである場合もあり得る。
【００６２】
以上説明したように、第３実施形態によれば、第１実施形態の抵抗変化素子をメモリ素子として用いているので、フォーミング電圧が低くかつ高いオフ抵抗を有する抵抗変化素子を備えた不揮発性記憶装置することができる。
【００６３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００６４】
２，２１１〜２ｍｎ・・・抵抗変化素子、２ａ・・・電極、２ｂ・・・抵抗変化層、２ｃ・・・電極、３，３１１〜３ｍｎ・・・抵抗変化素子、３ａ・・・Ｎｉ電極、３ｂ・・・抵抗変化層、３ｃ・・・絶縁層、３ｄ・・・ＴｉＮ電極、３ｅ・・・絶縁層、３ｆ・・・絶縁層、１０１〜１０ｎ・・・インバータ、１２１〜１２ｎ・・・トランジスタ、２０１〜２０ｍ・・・トランジスタ、２２１〜２２ｍ・・・インバータ、１００・・・ドライバ、２００・・・ドライバ、３００・・・メモリセルアレイ、３１０・・・カラムデコーダ、３２０・・・ロウデコーダ、６００・・・制御回路、ＢＬ１〜ＢＬｎ・・・ビット線、ＷＬ１〜ＷＬｍ・・・ワード線
【図１】
2017168643.tif 000003
【図２】
2017168643.tif 000004
【図３】
2017168643.tif 000005
【図４】
2017168643.tif 000006
【図５】
2017168643.tif 000007
【図６】
2017168643.tif 000008
【図７】
2017168643.tif 000009
【図８】
2017168643.tif 000010
【図９】
2017168643.tif 000011
【図１０】
2017168643.tif 000012
【図１１】
2017168643.tif 000013
【図１２】
2017168643.tif 000014
【図１３】
2017168643.tif 000015
【図１４】
2017168643.tif 000016