(57)【要約】【課題】表示映像の破綻を回避する。【解決手段】実施形態によれば、画像処理装置は、第１のバッファと、画像処理部と、第２のバッファとを含む。第１のバッファは、第１の動作期間と、第３の動作期間と、第３の動作期間に続く第４の動作期間とにおいて入力画像を格納する。第２のバッファは、第１の動作期間と、第１の動作期間と第３の動作期間との間を占める第２の動作期間と、第４の動作期間とにおいて画像処理部から出力される処理済み画像を格納し、第３の動作期間において第１のバッファから出力される第１のバッファ画像を格納する。出力制御部は、第２のバッファに格納されている第２のバッファ画像を表示装置に出力する。第１のバッファは、第２の動作期間において、第２のバッファからフィードバックされる処理済み画像を格納する。【選択図】図１
2017083533.tif 000002
【特許請求の範囲】
【請求項１】
第１の動作期間と、第３の動作期間と、当該第３の動作期間に続く第４の動作期間とにおいて入力画像を格納する第１のバッファと、
前記第１の動作期間と、当該第１の動作期間と前記第３の動作期間との間を占める第２の動作期間と、前記第４の動作期間とにおいて、前記第１のバッファに格納されている第１のバッファ画像に対して画像処理を施すことによって処理済み画像を生成する画像処理部と、
前記第１の動作期間、前記第２の動作期間および前記第４の動作期間において前記画像処理部から出力される処理済み画像を格納し、前記第３の動作期間において前記第１のバッファから出力される第１のバッファ画像を格納する第２のバッファと
を具備し、
前記第１のバッファは、前記第２の動作期間において、前記第２のバッファからフィードバックされる処理済み画像を格納する、
画像処理装置。
【請求項２】
前記画像処理部は、前記第１の動作期間および前記第２の動作期間において前記第１のバッファ画像に対して第１の画像処理を施し、前記第４の動作期間において前記第１のバッファ画像に対して前記第１の画像処理とは異なる第２の画像処理を施す、請求項１記載の画像処理装置。
【請求項３】
前記第３の動作期間において前記画像処理部のパーシャルリコンフィギュレーションを行う切替制御部をさらに具備する、請求項１記載の画像処理装置。
【請求項４】
第１の動作期間と、第３の動作期間と、当該第３の動作期間に続く第４の動作期間とにおいて入力画像を第１のバッファに格納することと、
前記第１の動作期間と、当該第１の動作期間と前記第３の動作期間との間を占める第２の動作期間と、前記第４の動作期間とにおいて、前記第１のバッファに格納されている第１のバッファ画像に対して画像処理部が画像処理を施すことによって処理済み画像を生成することと、
前記第１の動作期間、前記第２の動作期間および前記第４の動作期間において前記画像処理部から出力される処理済み画像を第２のバッファに格納することと、
前記第３の動作期間において前記第１のバッファから出力される第１のバッファ画像を前記第２のバッファに格納することと、
前記第２の動作期間において、前記第２のバッファから処理済み画像をフィードバックして前記第１のバッファに格納することと
を具備する、画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、画像処理に関する。
【背景技術】
【０００２】
例えば、ＴＶ（テレビ受像機）、ＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）モニタなどの表示装置は、様々な画像処理（典型的にはフィルタ処理）を施した画像を表示することができる。このような画像処理は、ソフトウェアを用いて実装することもハードウェアを用いて実装することも可能である。両者を比べると、ソフトウェア実装は処理速度が低いという問題があり、ハードウェア実装は回路規模が大きいという問題がある。
【０００３】
一般的に、所与の画像に施される画像処理は、様々な画像処理のうちの一部の組み合わせに過ぎない。故に、例えばＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などのプログラマブルデバイスを用いて画像処理を実装することで、回路規模を節約することができる。すなわち、プログラマブルデバイスを必要に応じて一部を再構築（パーシャルリコンフィギュレーション）する、或いは、全てを再構築（リコンフィギュレーション））することによって、多様な画像処理の組み合わせをより小さな回路規模でハードウェア実装することができる。係るパーシャルリコンフィギュレーション技術によれば、安価な中小規模ＦＰＧＡを用いて高価な大規模ＦＰＧＡを用いた場合と同等の多様な画像処理を実装できる可能性がある。
【０００４】
しかしながら、パーシャルリコンフィギュレーションの実行にはある程度の時間が必要であり、その長さはその対象領域の回路規模に依存する。故に、対象領域の回路規模が十分に小さければ、パーシャルリコンフィギュレーションを画像（フレーム）の非表示（ブランキング）期間中に行ったとしても、次の画像の表示（アクティブ）期間の開始に間に合わせることができる。他方、対象領域の回路規模が大きくなれば、パーシャルリコンフィギュレーションをブランキング期間中に行うと、次の画像の表示期間の開始までに当該パーシャルリコンフィギュレーションが完了しないおそれがある。この場合には、次の画像に対して画像処理を施すことができないので、表示映像が破綻することになる。
【０００５】
例えば非特許文献１のp13 Table2のCode16に規定されている、アクティブエリアが1920(画素)x1080(ライン)のProgressive画像、いわゆる「1080p (フルHD、又は、2K) 」と呼ばれている画像を考える。1080p画像のブランキングエリアは2200(画素)x45(ライン)、画素(ピクセル)周波数は148.5MHzとなる。
【０００６】
よって、1080p画像のブランキング期間はわずか0.667msしかない。BPI（Byte Peripheral Interface）の16ビット幅パラレル・フラッシュメモリからコンフィギュレーションクロック周波数を33MHzにして、このわずかな時間にコンフィギュレーション可能な回路規模は約350,000(350K)ビットとなる。他方、フィルタ回路の規模は1,000,000(1000K)ビット単位になることが多い。仮に、コンフィギュレーション速度（ビット幅ｘコンフィギュレーションクロック周波数）を5倍から10倍引き上げられれば表示映像の破綻を回避できるが、コンフィギュレーション速度の引き上げには限界と技術的な困難があり現実的ではない。
【０００７】
そこで、技術的に容易で実現可能な表示映像の破綻回避方法又は装置が望まれている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１４−１６５６５１号公報
【非特許文献】
【０００９】
【非特許文献１】Ａ  ＤＴＶ  Ｐｒｏｆｉｌｅ  ｆｏｒ  Ｕｎｃｏｍｐｒｅｓｓｅｄ  Ｈｉｇｈ  Ｓｐｅｅｄ  Ｄｉｇｉｔａｌ  Ｉｎｔｅｒｆａｃｅｓ：ＣＥＡ−８６１−Ｄ
【発明の概要】
【発明が解決しようとする課題】
【００１０】
実施形態は、表示映像の破綻を回避することを目的とする。
【課題を解決するための手段】
【００１１】
実施形態によれば、画像処理装置は、第１のバッファと、画像処理部と、第２のバッファとを少なくとも含む。第１のバッファは、第１の動作期間と、第３の動作期間と、第３の動作期間に続く第４の動作期間とにおいて入力画像を格納し、第１の動作期間と第３の動作期間との間を占める第２の動作期間において、第２のバッファからフィードバックされるフィルタ処理済み画像を格納する。画像処理部は、第１の動作期間、第２の動作期間および第４の動作期間において、第１のバッファに格納されている第１のバッファ画像に対してフィルタ処理を施すことによってフィルタ処理済み画像を生成する。第２のバッファは、第１の動作期間、第２の動作期間および第４の動作期間において画像処理部から出力されるフィルタ処理済み画像を格納し、第３の動作期間において第１のバッファから出力される第１のバッファ画像を格納する。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係る画像処理装置を例示するブロック図。
【図２】図１の画像処理装置によって行われる画像処理を例示するフローチャート。
【図３】比較例に係る画像処理装置の動作の概略を説明する図。
【図４】第１の実施形態に係る画像処理装置の動作の概略を説明する図。
【図５】第１の実施形態に係る画像処理装置および比較例に係る画像処理装置の動作の概略を説明する図。
【発明を実施するための形態】
【００１３】
以下、図面を参照しながら実施形態の説明が述べられる。尚、以降、説明済みの要素と同一または類似の要素には同一または類似の符号が付され、重複する説明は基本的に省略される。以降の説明では、主にパーシャルリコンフィギュレーションの実行に起因して画像処理部が一時的に使用不可能となるケースに着目しているが、他の要因により画像処理部が一時的に使用不可能となるケースにも実施形態は適用可能である。
【００１４】
（第１の実施形態）  
図１に例示されるように、第１の実施形態に係る画像処理装置は、入力制御部１０１と、マルチプレクサ（ＭＵＸ）１０２と、第１のバッファ１０３と、画像遅延部１０４と、画像処理部１０５と、ＭＵＸ１０６と、第２のバッファ１０７と、出力制御部１０８とを含む。
【００１５】
入力制御部１０１は、図示されない外部の映像出力装置（例えば、ビデオデコーダ、ハードディスクレコーダ、ディスクプレーヤ、ＴＶ、ＰＣ、携帯端末、ゲーム機など）から出力される入力画像を受け取る。入力制御部１０１は、後述される画像処理装置の第１の動作期間と、第３の動作期間と、第３の動作期間に続く第４の動作期間において、入力画像をＭＵＸ１０２経由で第１のバッファ１０３に格納させる。
【００１６】
ＭＵＸ１０２は、第１の入力端子、第２の入力端子、制御端子および出力端子を持つ。ＭＵＸ１０２は、その第１の入力端子を介して、入力制御部１０１から入力画像を受け取る。ＭＵＸ１０２は、その第２の入力端子を介して、第２のバッファ１０７から後述されるフィードバック画像を受け取る。ＭＵＸ１０２は、その制御端子を介して、切替制御部１０９から第１の選択制御信号を受け取る。ＭＵＸ１０２の出力端子は、第１のバッファ１０３に接続されている。
【００１７】
ＭＵＸ１０２は、第１の選択制御信号のレベルに応じて、２つの入力画像のいずれか一方を選択して出力端子へと導く。第１の選択制御信号は、第１の動作期間と、第３の動作期間と、第４の動作期間とにおいて第１のレベル（例えば、Ｈｉｇｈレベル）を持ち、第１の動作期間と第３の動作期間との間を占める第２の動作期間において第２のレベル（例えば、Ｌｏｗレベル）を持つ。ＭＵＸ１０２は、第１の選択制御信号が第１のレベルを持つならば、入力画像を第１のバッファ１０３へと導く。他方、ＭＵＸ１０２は、第１の選択制御信号が第２のレベルを持つならば、フィードバック画像を第１のバッファ１０３へと導く。
【００１８】
第１のバッファ１０３は、ＭＵＸ１０２から出力された画像を格納する。具体的には、第１の動作期間、第３の動作期間および第４の動作期間において、第１のバッファ１０３は入力画像を格納する。他方、第２の動作期間において、第１のバッファ１０３はフィードバック画像を格納する。なお、第２の動作期間は、第１のバッファ１０３へのフィードバックが行われることから、フィードバック期間と呼ぶこともできる。第１のバッファ１０３に格納された画像（以降、第１のバッファ画像と称される）は、適時に読み出されて画像遅延部１０４又は画像処理部１０５へと導かれる。第１のバッファ１０３は、例えばフレームバッファであってもよい。
【００１９】
なお、本実施の形態においては、第１のバッファ画像（入力画像またはフィードバック画像）は、その全体（少なくとも１フレーム）が第１のバッファ１０３に格納されてから画像遅延部１０４又は画像処理部１０５へと出力されることとする。
【００２０】
画像遅延部１０４は、後述するが画像処理部１０５が持つ処理遅延と略同じ時間の遅延を、第１のバッファ画像に与えて、ＭＵＸ１０６へと導く。つまり、画像遅延部１０４は、画像処理部１０５が使用不可能な期間であっても第１のバッファ１０３での第１のバッファ画像の出力からＭＵＸ１０６の入力に第１のバッファ画像又は画像処理部１０５による処理済み画像（典型的には、フィルタ処理済み画像）が到達するまでの時間を一定に保つ役割を果たす。なお、図１において理解を容易とするため、第１のバッファ１０３又は第２のバッファ１０７と画像遅延部１０４を別々のブロックとして図示してあるが、第１のバッファ１０３又は第２のバッファ１０７に画像遅延部１０４の機能を包含させることもでき、本実施形態はいずれの構成においても適応可能である。
【００２１】
画像処理部１０５は、第１の動作期間、第２の動作期間および第４の動作期間において、第１のバッファ１０３から第１のバッファ画像を受け取る。他方、画像処理部１０５は、第３の動作期間において使用不可能となる。画像処理部１０５は、第１のバッファ画像に対して画像処理を施すことによってフィルタ処理済み画像を生成する。この画像処理は、数ラインから数十ライン相当の処理遅延を持つ。画像処理部１０５は、フィルタ処理済み画像をＭＵＸ１０６へと出力する。
【００２２】
なお、本実施形態においては、画像処理部１０５を、パーシャルリコンフィギュレーション（或いは、リコンフィギュレーション）が可能なデバイスを用いて実装していることとする。そして、切替制御部１０９がパーシャルリコンフィギュレーションを行うことで画像処理部１０５によって行われるフィルタ処理を変更することが可能である。後述されるように、図１の画像処理装置は、パーシャルリコンフィギュレーションまたはその他の要因に起因して画像処理部１０５の使用不可期間（第３の動作期間に相当する）が発生しても、表示映像の破綻を回避することができる。従って、フィルタの組み合わせ数に応じて２つ以上のパーシャルリコンフィギュレーション領域（パーシャルエリア：ＰＡ）を併設せずとも、少なくとも１つの組み合わせが包含できる１つのパーシャルエリアのみ設定することで、表示映像の品質を殆ど犠牲にすることなく、画像処理部１０５を安価な中小規模ＦＰＧＡを用いて実装することができる。
【００２３】
概括すれば、画像処理部１０５は、第１の動作期間および第２の動作期間において第１の画像処理を行い、第３の動作期間においてパーシャルリコンフィギュレーションを施され、第４の動作期間において第１の画像処理とは異なる第２の画像処理を行うことができる。すなわち、第２の動作期間は、パーシャルリコンフィギュレーションの準備期間に相当する。また、第３の動作期間は、パーシャルリコンフィギュレーションの実行期間を包含する。
【００２４】
画像処理部１０５に構築することのできる画像処理は、例えば、画像の回転、画像の色の変更、画像の拡大または縮小、画像から所定のパターン（例えば、エッジ、白線など）を検出して抽出または強調する処理、所定の画像効果の付加（例えば、平滑化）、などを含むことができるが、これらに限定されない。
【００２５】
ＭＵＸ１０６は、第１の入力端子、第２の入力端子、制御端子および出力端子を持つ。ＭＵＸ１０６は、その第１の入力端子を介して、画像処理部１０５からフィルタ処理済み画像を受け取る。ＭＵＸ１０６は、その第２の入力端子を介して、画像遅延部１０４経由で、第１のバッファ１０３から第１のバッファ画像を受け取る。ＭＵＸ１０６は、その制御端子を介して、切替制御部１０９から第２の選択制御信号を受け取る。ＭＵＸ１０６の出力端子は、第２のバッファ１０７に接続されている。
【００２６】
ＭＵＸ１０６は、第２の選択制御信号のレベルに応じて、２つの入力画像のいずれか一方を選択して出力端子へと導く。第２の選択制御信号は、第１の動作期間、第２の動作期間および第４の動作期間において第１のレベル（例えば、Ｈｉｇｈレベル）を持ち、第３の動作期間において第２のレベル（例えば、Ｌｏｗレベル）を持つ。ＭＵＸ１０６は、第２の選択制御信号が第１のレベルを持つならば、フィルタ処理済み画像を第２のバッファ１０７へと導く。他方、ＭＵＸ１０６は、第２の選択制御信号が第２のレベルを持つならば、第１のバッファ画像を第２のバッファ１０７へと導く。
【００２７】
第２のバッファ１０７は、ＭＵＸ１０６から出力された画像を格納する。具体的には、第１の動作期間、第２の動作期間および第４の動作期間において、第２のバッファ１０７は（未表示の）フィルタ処理済み画像を格納する。他方、第３の動作期間において、第２のバッファ１０７は第１のバッファ画像（過去に表示したことのあるフィルタ処理済み画像）を格納する。第２のバッファ１０７に格納された画像（以降、第２のバッファ画像と称される）は、出力制御部１０８によって適時に読み出される。さらに、第２のバッファ画像は、上記フィードバック画像としてＭＵＸ１０２に戻される。第２のバッファ１０７は、例えばラインバッファであってもよい。なお、本実施形態においては、第２のバッファ画像（第１のバッファ画像又はフィルタ処理済み画像）は、その一部（少なくとも１ライン）が第２のバッファ１０７に格納されてから出力制御部１０８へと出力されることとする。
【００２８】
出力制御部１０８は、第２のバッファ１０７から第２のバッファ画像を読み出し、図示されない外部の映像表示装置（例えば、テレビ受像機、ＰＣモニタなど）へと適時に出力する。そして、出力制御部１０８によって出力された画像が、上記表示装置により表示映像を形成する。
【００２９】
切替制御部１０９は、図示されない中央演算装置（例えば、マイコン、ＣＰＵ、ＧＰＵ）、ホスト装置（例えば、ＰＣ、ワークステーション）またはユーザインタフェース（例えば、リモートコントローラ）から画像処理の変更を指示するモード切替信号を受け取る。切替制御部１０９は、モード切替信号の示す所望のフィルタ処理を、画像処理部１０５が現在提供することができるか否かを判定する。
【００３０】
画像処理部１０５が所望のフィルタ処理を現在提供することができなければ、準備期間に相当する第２の動作期間を経て第３の動作期間が開始することになる。すなわち、切替制御部１０９は所望の画像処理を提供できるように画像処理部１０５に対してパーシャルリコンフィギュレーションを施し、適切なレベルを持つ第１の選択制御信号および第２の選択制御信号をＭＵＸ１０２およびＭＵＸ１０６へとそれぞれ供給する。さらに、画像処理部１０５のパーシャルリコンフィギュレーションが完了すると、切替制御部１０９は、それぞれ第１のレベルを持つ第１の選択制御信号および第２の選択制御信号をＭＵＸ１０２およびＭＵＸ１０６へとそれぞれ供給する（第４の動作期間の開始）。
【００３１】
図１の画像処理装置は、図２に例示されるように画像処理を行う。  
画像処理部１０５が使用不可能となる前の準備期間中でない（すなわち、第１の動作期間、第２の動作期間または第４の動作期間に該当する）ならば（ステップＳ２０１）、入力制御部１０１はＭＵＸ１０２経由で入力画像を第１のバッファ１０３に格納する（ステップＳ２０２）。続いて、ステップＳ２０２において第１のバッファ１０３に格納された第１のバッファ画像は、画像処理部１０５によってフィルタ処理を施される（ステップＳ２０３）。そして、ステップＳ２０３において生成されたフィルタ処理済み画像が第２のバッファ１０７に格納され（ステップＳ２０４）、出力制御部１０８によって図示されない表示装置へと出力される（ステップＳ２０５）。
【００３２】
他方、画像処理部１０５が使用不可能となる前の準備期間中である（すなわち、第２の動作期間に該当する）ならば（ステップＳ２０１）、この時点で第１のバッファに入力画像を格納したとしても、当該入力画像を出力する頃には画像処理部１０５は使用不可能となっている（第３の動作期間に入っている）。故に、第２のバッファ１０７に格納されている第２のバッファ画像（これは、画像処理部１０５が使用不可能となる直前に生成されたフィルタ処理済み画像に相当）がフィードバック画像として第１のバッファ１０３に格納され（ステップＳ２０６）、ステップ２０６において第１のバッファに格納された第１のバッファ画像は、画像遅延部１０４によって遅延処理が施される（ステップＳ２０７）。そして、ステップＳ２０７において遅延された画像が再び第２のバッファ１０７に格納され（ステップＳ２０８）、出力制御部１０８によって図示されない映像表示装置へと出力される（ステップＳ２０５）。
【００３３】
ここで、本実施形態に係る画像処理装置の作用効果を図３、図４および図５を用いて比較例と対比して説明する。この比較例に係る画像処理装置は、パーシャルエリアを必要に応じてリコンフィギュレーションすることで様々な画像処理を実装することができるが、リコンフィギュレーション中の表示映像の破綻について特段の対策を採っていない。例えば、この比較例に係る画像処理装置は、図１の画像処理装置からＭＵＸ１０２およびＭＵＸ１０６を削除したものであってもよい。なお、理解を容易とするために、図５では画像の入力タイミングおよび出力タイミングを一致させているが、実際にはこれらを一致させなくてもよい。
【００３４】
比較例に係る画像処理装置は、パーシャルリコンフィギュレーションが発生する前（第１の動作期間および第２の動作期間）には、第１の画像処理を施した画像（図５のＦ５’およびＦ６’）を表示装置へと順次出力できる（図３のＳｔｅｐ１）。しかしながら、パーシャルリコンフィギュレーションの発生中（第３の動作期間）には、画像処理部（パーシャルエリア）が使用不可能となりフィルタ処理済み画像は生成されないので、第２のバッファへの入力が途絶えてしまう（図３のＳｔｅｐ２）。すなわち、表示対象の画像が表示装置に供給されなくなり、表示映像は破綻する。パーシャルリコンフィギュレーションが完了した後（第４の動作期間）には、この画像処理装置は、第２の画像処理を施した画像（図５のＦ８’’）を表示装置へと順次出力できる（図３のＳｔｅｐ３）。
【００３５】
なお、変形例として、パーシャルリコンフィギュレーション中に第１のバッファに格納されている入力画像をそのまま表示装置へと供給することも想定可能である。しかしながら、この変形例によれば、第１の画像処理を施された画像（図５のおよびＦ６’）が表示されてから第２の画像処理を施された画像（図５のＦ８’’）が表示されるまでの間に何らの画像処理も施されていない画像（図５のＦ７）が唐突に表示されることになる。従って、表示映像が短期間に目まぐるしく変化することになるので、観者に大きな違和感を与えるおそれがある。
【００３６】
他方、図１の画像処理装置は、パーシャルリコンフィギュレーションが発生する前（第１の動作期間および第２の動作期間）には、第１の画像処理を施した画像（図５のＦ５’およびＦ６’）を図示されない表示装置へと順次出力できる。
【００３７】
なお、図１の画像処理装置は、第３の動作期間に先行する第２の動作期間が開始すると、第２のバッファ画像（第３の動作期間に入る直前に第１の画像処理を施されたフィルタ処理済み画像であって、図５のＦ６’に相当する）を、図示されない表示装置へと出力するだけでなくフィードバック画像としてＭＵＸ１０２経由で第１のバッファ１０３へと退避させる（図４のＳｔｅｐ１）。そして、この画像処理装置は、第１のバッファ１０３→画像遅延部１０４→ＭＵＸ１０６→第２のバッファ１０７→出力制御部１０８の経路を通じて、第３の動作期間が終了するまでこのフィードバック画像をリピート出力することができる（図４のＳｔｅｐ２）。なお、第３の動作期間は、フィードバック画像がリピート出力されることから、リピート期間と呼ぶこともできる。
【００３８】
図１の画像処理装置は、第３の動作期間が終了して第４の動作期間が開始すると、第２の画像処理を施されたフィルタ処理済み画像（図５のＦ８’’）を第２のバッファ１０７に格納し、表示装置へと出力する（図４のＳｔｅｐ３）。
【００３９】
すなわち、図１の画像処理装置に接続された表示装置は、第３の動作期間では直前の第２の動作期間中に最後に生成したフィルタ処理済み画像（図５のＦ６’）をリピート表示する。故に、この表示装置は、画像処理部１０５が一時的に機能していないことを観者に殆ど意識させないまま、第２の画像処理を施されたフィルタ処理済み画像（図５のＦ８’’）の表示をスムーズに開始できる（擬似シームレス再生）。
【００４０】
以上説明したように、第１の実施形態に係る画像処理装置は、パーシャルリコンフィギュレーションまたはその他の要因で画像処理部が一時的に使用不可能となると、その直前に生成されたフィルタ処理済み画像をリピート出力する。そして、この画像処理装置に接続された表示装置は、画像処理部が一時的に機能していないことを観者に殆ど意識させないまま（すなわち、表示映像の破綻を回避しつつ）、その後に再び使用可能となった画像処理部が生成したフィルタ処理済み画像の表示をスムーズに開始することができる。故に、この画像処理装置は、パーシャルエリアを１つしか持たないものの、表示映像の品質を殆ど犠牲にすることなく、安価な中小規模ＦＰＧＡを用いて大規模ＦＰＧＡが必要となる画像処理回路と等価な機能を実装することができる。このような利点から、この画像処理装置は、特にローエンドまたはミドルエンドのＴＶ、ＰＣ、プレーヤなどの映像表示が必要となる製品の内部装置又は外部装置に向いている。
【００４１】
上記各実施形態において説明された種々の機能部は、ハードウェア又はソフトウェアを用いることで実現されてもよい。例えば、特定の機能を実現する専用ハードウェアであってもよいし、プロセッサのような汎用ハードウェアに専用ソフトウェアを組み合わせてもよい。
【００４２】
上記各実施形態の処理の少なくとも一部は、汎用のコンピュータを基本ハードウェアとして用いることでも実現可能である。上記処理を実現するプログラムは、コンピュータで読み取り可能な記録媒体に格納して提供されてもよい。プログラムは、インストール可能な形式のファイルまたは実行可能な形式のファイルとして記録媒体に記憶される。記録媒体としては、磁気ディスク、光ディスク（ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＤＶＤ等）、光磁気ディスク（ＭＯ等）、半導体メモリなどである。記録媒体は、プログラムを記憶でき、かつ、コンピュータが読み取り可能であれば、何れであってもよい。また、上記処理を実現するプログラムを、インターネットなどのネットワークに接続されたコンピュータ（サーバ）上に格納し、ネットワーク経由でコンピュータ（クライアント）にダウンロードさせてもよい。
【００４３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４４】
１０１・・・入力制御部
１０２・・・ＭＵＸ
１０３・・・第１のバッファ
１０４・・・画像遅延部
１０５・・・画像処理部
１０６・・・ＭＵＸ
１０７・・・第２のバッファ
１０８・・・出力制御部
１０９・・・切替制御部
【図１】
2017083533.tif 000003
【図２】
2017083533.tif 000004
【図３】
2017083533.tif 000005
【図４】
2017083533.tif 000006
【図５】
2017083533.tif 000007