(57)【要約】【課題】低消費電力と表示品位とを両立できる表示装置を提供する。【解決手段】表示装置は、第１基板と、第２基板と、液晶層と、第１配向膜と、画素電極と、共通電極と、を備えている。第１基板及び第２基板は、互いに対向している。液晶層は、第１基板と第２基板との間に配置されている。第１配向膜、画素電極及び共通電極は、第１基板にそれぞれ設けられている。第１配向膜は、液晶層に接している。画素電極は、第１配向膜に覆われている。画素電極と共通電極との間で横電界が形成される。表示装置は、液晶層が４０Ｈｚ以下の周波数で駆動され、液晶層の時定数が第１配向膜の時定数よりも大きくなるように構成されている。【選択図】図２
2017223796.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、
前記第１基板に対向する第２基板と、
前記第１基板及び前記第２基板の間に配置された液晶層と、
前記第１基板に設けられ、前記液晶層に接した第１配向膜と、
前記第１基板に設けられ、前記第１配向膜に覆われた画素電極と、
前記第１基板に設けられ、前記画素電極との間で横電界を形成する共通電極と、
を備え、
前記液晶層が、４０Ｈｚ以下の周波数で駆動され、
前記液晶層の時定数が、前記第１配向膜の時定数よりも大きい表示装置。
【請求項２】
前記画素電極は、シリコン半導体を含んだトランジスタに接続されている請求項１に記載の表示装置。
【請求項３】
前記液晶層は、誘電率異方性が負の液晶分子を含んでいる請求項１又は２に記載の表示装置。
【請求項４】
前記第１配向膜は、光配向膜である請求項１乃至３のいずれか一項に記載の表示装置。
【請求項５】
前記第１配向膜の時定数が、１．０×１０１０ｓｅｃ以上、２．０×１０１３ｓｅｃ以下であり、前記液晶層の時定数が、８．０×１０１３ｓｅｃ以下である請求項１乃至４のいずれか一項に記載の表示装置。
【請求項６】
前記第１配向膜の比抵抗が、１．０×１０１１Ω・ｃｍ以上、５．０×１０１５Ω・ｃｍ以下である請求項１乃至５のいずれかに一項に記載の表示装置。
【請求項７】
前記第１配向膜の時定数と前記液晶層の時定数との差が、４．０×１０３ｓｅｃ以下である請求項１乃至６のいずれか一項に記載の表示装置。
【請求項８】
前記液晶層は、２０Ｈｚ以上の周波数で駆動され、
前記第１配向膜の時定数と前記液晶層の時定数との差が、４．０×１０２ｓｅｃ以下である請求項１乃至７のいずれか一項に記載の表示装置。
【請求項９】
前記第２基板は、前記液晶層と接する第２配向膜を備え、
前記第２配向膜の時定数が、前記液晶層の時定数よりも大きい請求項１乃至８のいずれか一項に記載の表示装置。
【請求項１０】
前記第１配向膜が光配向膜であり、前記第２配向膜がラビング配向膜である請求項９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、低周波駆動等が適用される表示装置に関する。
【背景技術】
【０００２】
ディスプレイ、とりわけモバイル端末に搭載されるディスプレイは、低消費電力化が求められている。液晶を駆動する駆動回路の消費電力を低減する手段として、回路が映像信号を更新する周波数を標準の６０Ｈｚから下げることが提案されている（例えば、特許文献１）。回路消費電力は周波数に比例するため、消費電力を低減する効果が得られる。
【０００３】
しかしながら、周波数を下げると、フリッカ（ちらつき）が目立つという弊害が出てくる。映像信号が再充電されるまでの期間が長くなると、駆動回路のＴＦＴ（薄膜トランジスタ）のオフリーク電流によって液晶の電圧を保持できなくなり、液晶の輝度が低下してしまう。この輝度低下が周期的に発生し、フリッカの原因となる。フリッカの発生を抑えるためには、液晶の電圧を保持できればよい。よって、本発明は、液晶の電圧変化を抑制する技術に関する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２７８５２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
低周波駆動等が適用される表示装置には種々の課題が存在する。本開示の目的は、これらを改善することによって表示装置の表示品位を向上させることである。
【課題を解決するための手段】
【０００６】
本発明の一態様は、第１基板と、第２基板と、液晶層と、第１配向膜と、画素電極と、共通電極と、を備えた表示装置である。第１基板及び第２基板は、互いに対向している。液晶層は、第１基板と第２基板との間に配置されている。第１配向膜、画素電極及び共通電極は、第１基板にそれぞれ設けられている。第１配向膜は、液晶層に接している。画素電極は、第１配向膜に覆われている。画素電極と共通電極との間で横電界が形成される。表示装置は、液晶層が４０Ｈｚ以下の周波数で駆動され、液晶層の時定数が第１配向膜の時定数よりも大きくなるように構成されている。
【図面の簡単な説明】
【０００７】
【図１】図１は、液晶表示装置の構成を模式的に示す平面図である。
【図２】図２は、図１に示された液晶パネルを厚さ方向に切断し、画素を拡大して示す断面図である。
【図３】図３は、図１に示された液晶表示装置の輝度変化の一例を示す図である。
【図４】図４は、フリッカが視認されない規格化輝度振幅ｐｐ値の上限値と周波数との関係を示す図である。
【図５】図５は、液晶層及び第１配向膜の時定数の大小関係に起因する液晶層の電圧の変化を説明する図である。
【図６】図６は、第１配向膜よりも液晶層の時定数が大きい条件において液晶層の電圧の変化を説明する図である。
【図７】図７は、第２配向膜の内部を回り込む電界に対応して発生した第２配向膜の容量成分を示す図である。
【図８】図８は、シミュレーションに用いた回路モデル及び計算条件を示す図である。
【図９】図９は、保持期間に変化する液晶層の電圧のシミュレーション結果を示す図である。
【図１０】図１０は、液晶層の電圧の変化と、液晶層及び第１配向膜の比抵抗の比との相関を示す図である。
【図１１】図１１は、ＬＴＰＳ−ＴＦＴのテストセルでフリッカ率を評価した結果を示す図である。
【図１２】図１２は、酸化物ＴＦＴのテストセルでフリッカ率を評価した結果を示す図である。
【発明を実施するための形態】
【０００８】
いくつかの実施形態について、図面を参照しながら説明する。  
なお、開示はあくまで一例に過ぎず、当業者が発明の主旨を保って適宜変更について容易に想到し得るものは、当然に本発明の範囲に含まれる。また、図面は、説明をより明確にするため、実際の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素について符号を省略することがある。また、本明細書及び各図において、既に説明した図と同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
【０００９】
図１は、本実施形態の液晶表示装置ＤＳＰの構成を模式的に示す平面図である。液晶表示装置ＤＳＰは、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器、ウェアラブル端末等の装置に搭載されている。液晶表示装置ＤＳＰは、低消費電力化が重視される状況において、駆動回路の消費電力を低減する低周波駆動で動作する機能を備えている。
【００１０】
なお、低周波駆動とは、液晶表示装置ＤＳＰの周波数（リフレッシュレート、フレーム周波数）を標準（例えば６０Ｈｚ）よりも低い周波数に下げる駆動方式である。低周波駆動には間欠駆動が含まれる。間欠駆動とは、回路が映像信号の書き込みを行った後に再書き込みを行うまでに回路休止期間を設けて周波数を下げる駆動方式である。低周波駆動（間欠駆動）において、映像表示装置ＤＳＰの周波数は４０Ｈｚ以下であり、例えば３０Ｈｚや１５Ｈｚである。いずれの駆動方式も映像信号の再書き込み（再供給）までの時間が標準の周波数よりも長くなる。
【００１１】
液晶表示装置ＤＳＰは、液晶パネルＰＮＬと、液晶パネルＰＮＬに背面側から光を照射するバックライトＢＬＴと、を備えている。液晶パネルＰＮＬの表示領域ＤＡには、複数の画素ＰＸがｍ行×ｎ列のマトリクス状に配列されている。本実施形態の液晶パネルＰＮＬの各画素ＰＸは、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式やその一態様であるＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）方式等の横電界方式により液晶分子の配向方向を制御する。横電界方式の液晶パネルＰＮＬは、縦電界方式と比べて電圧保持特性に優れるため低周波駆動に好適である。
【００１２】
液晶パネルＰＮＬは、表示領域ＤＡにおいて画素ＰＸが配列された行方向（例えば水平方向）に沿って延びる複数の走査線ＧＬ（ＧＬ１，ＧＬ２…ＧＬｍ）と、画素ＰＸが配列された列方向（例えば垂直方向）に沿って延びる複数の信号線ＳＬ（ＳＬ１，ＳＬ２…ＳＬｎ）と、走査線ＧＬと信号線ＳＬとが交差した位置の近傍にそれぞれ配置されたスイッチング素子（アクティブ素子）ＳＷと、を備えている。
【００１３】
スイッチング素子ＳＷの一例は、シリコン半導体ＴＦＴの薄膜トランジスタである。なお、酸化物半導体ＴＦＴの薄膜トランジスタであってもよい。スイッチング素子ＳＷのゲート電極は、対応する走査線ＧＬと電気的に接続されている。ソース電極は、対応する信号線ＳＬと電気的に接続されている。
【００１４】
液晶パネルＰＮＬは、複数の画素ＰＸを駆動するためのゲートドライバ（走査側駆動回路）ＧＤ及びソースドライバ（信号側駆動回路）ＳＤを備えている。複数の走査線ＧＬは、ゲートドライバＧＤの出力端子と電気的に接続されている。複数の信号線ＳＬは、ソースドライバＳＤの出力端子と電気的に接続されている。
【００１５】
ゲートドライバＧＤ及びソースドライバＳＤは、表示領域ＤＡの外側に配置されている。ゲートドライバＧＤは、複数の走査線ＧＬにオン電圧を順次印加する。オン電圧は、選択された走査線ＧＬに電気的に接続されたスイッチング素子ＳＷのゲート電極に供給される。
【００１６】
ゲート電極にオン電圧が供給されたスイッチング素子ＳＷは、ソース電極−ドレイン電極間が導通する。ソースドライバＳＤは、複数の信号線ＳＬのそれぞれに対応する映像信号を供給する。信号線ＳＬに供給された映像信号は、ソース電極−ドレイン電極間が導通したスイッチング素子ＳＷを介して画素電極ＰＥに印加される。
【００１７】
ゲートドライバＧＤ及びソースドライバＳＤは、液晶パネルＰＮＬの外部に配置された制御回路ＣＴＲにより動作を制御される。また、制御回路ＣＴＲは、共通電極ＣＥに共通電圧Ｖｃｏｍを供給し、バックライトＢＬＴの動作を制御する。
さらに、制御回路ＣＴＲは、通常駆動の外に駆動電力を低減させる低周波駆動や間欠駆動の機能を備えている。通常駆動において、制御回路ＣＴＲは、周波数が６０Ｈｚ、すなわち（１／６０）ｓｅｃごとに画素ＰＸへの映像信号の再書き込みが行われるように制御する。通常駆動は、例えば液晶表示装置ＤＳＰが動画を表示する場合に実行される。
【００１８】
一方、間欠駆動において、制御回路ＣＴＲは、映像信号の書き込みを行った後、例えば、（１／６０）ｓｅｃ、（３／６０）ｓｅｃ、（７／６０）ｓｅｃ、（５９／６０）ｓｅｃの回路休止期間をあける。間欠駆動は、例えば液晶表示装置ＤＳＰが静止画を表示する場合に実行される。回路休止期間中は制御回路ＣＴＲの動作は停止しており、その間の回路消費電力は実質的に０になる。これにより、書き込み時を含めた時間平均の回路消費電力が、１／２、１／４、１／８、１／６０にそれぞれ低減される。しかしながら、このような駆動方式では、画素ＰＸへ映像信号を書き込んでから再書き込みまでの時間が長くなる。
【００１９】
図２は、画素ＰＸにおいて液晶パネルＰＮＬを厚さ方向に切断した断面図である。液晶パネルＰＮＬは、アレイ基板ＡＲと、アレイ基板ＡＲに対向する対向基板ＣＴと、アレイ基板ＡＲ及び対向基板ＣＴの間に配置された液晶層ＬＣと、を備えている。液晶層ＬＣは、誘電率異方性が負の液晶分子を含んでいる。なお、液晶層ＬＣは、誘電率異方性が正の液晶分子を含んでもよい。アレイ基板ＡＲは第１基板の一例、対向基板ＣＴは第２基板の一例である。
【００２０】
アレイ基板ＡＲには、第１透明基板ＳＢ１、共通電極ＣＥ、複数の画素電極ＰＥ、第１配向膜ＡＬ１が設けられている。画素電極ＰＥは、窒化シリコン（ＳｉＮ）等の絶縁層ＳＮを介して共通電極ＣＥの上に配置されている。画素電極ＰＥは、各画素ＰＸに対応して配置されている。互いに隣り合う画素ＰＸの間にはスリット状の開口部ＳＬＴが形成されている。
【００２１】
画素電極ＰＥ及び共通電極ＣＥは、例えばインジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等の透明導電材料で形成されている。第１配向膜ＡＬ１は、画素電極ＰＥを覆い、液晶層ＬＣに接している。第１配向膜ＡＬ１の一例は光配向膜である。なお、ラビング配向膜であってもよい。第１配向膜ＡＬ１がラビング配向膜であると、ラビング処理の際に発生する塵埃が第１配向膜ＡＬ１から液晶層ＬＣに流出して、液晶層ＬＣの比抵抗が変化するおそれがある。光配向膜であれば、そのような塵埃が発生しない。
【００２２】
対向基板ＣＴには、第２透明基板ＳＢ２、裏面導電膜ＢＥ、カラーフィルタＣＦ、オーバーコートＯＣ及び第２配向膜ＡＬ２が設けられている。第２透明基板ＳＢ２は、ガラスや樹脂等から形成され、透光性及び絶縁性を有している。裏面導電膜ＢＥは、透明導電材料から形成され、第２透明基板ＳＢ２の第１面ＳＢ２１を覆っている。カラーフィルタＣＦは、各画素ＰＸに対応して配置された赤（Ｒ）、緑（Ｇ）、青（Ｂ）各色の着色層を含み、第２透明基板ＳＢ２の第２面ＳＢ２２に形成されている。
【００２３】
オーバーコートＯＣは、カラーフィルタＣＦを被覆し、カラーフィルタＣＦに含まれる物質が液晶層ＬＣへ流出することを防止する。第２配向膜ＡＬ２は、オーバーコートＯＣをさらに覆い、液晶層ＬＣに接している。第２配向膜ＡＬ２は、例えばラビング配向膜である。なお、第２配向膜ＡＬ２は、光配向膜であってもよい。ラビング配向膜であれば、光配向膜よりも材料選択の幅が広いことから、第２配向膜ＡＬ２の比抵抗を調整し易い。
【００２４】
ところで、映像信号の書き込みが行われると、画素電極ＰＥと共通電極ＣＥとが絶縁層ＳＮを挟んで対向する部分に絶縁層ＳＮの容量成分Ｃｓが発生する。さらに、液晶層ＬＣの内部を回り込む電界に対応して液晶層ＬＣの容量成分Ｃ２、第１配向膜ＡＬ１の容量成分Ｃ１、絶縁層ＳＮの容量成分Ｃ０が発生する。容量成分Ｃ０，Ｃ１，Ｃ２の合計は、容量成分Ｃｓと等しい。容量成分Ｃｓは、スイッチング素子ＳＷのドレイン電極と共通電極ＣＥとの間に容量成分Ｃｓを挟み込んだ等価回路（図１に示す）で表すことができる。
【００２５】
画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって、液晶層ＬＣの液晶分子の配向が変化する。液晶パネルＰＮＬは、ノーマリーブラックモードで構成され、画素電極ＰＥに印加した電圧に応じてバックライトＢＬＴから照射された光の透過量を増加させる。例えば、印加電圧が１％上昇すると、液晶パネルＰＮＬの光の透過量が４％増加する。なお、印加電圧に応じて光の透過量を減少させるノーマリーホワイトモードで液晶パネルＰＮＬを構成してもよい。画素電極ＰＥに印加する電圧を制御することによって、表示領域ＤＡ（図１に示す）に映像が表示される。
【００２６】
なお、液晶層ＬＣに含まれる液晶材料は、直流電圧を長時間に亘って印加されると表示特性に変化が生じるため、１フレームごとに正負極性を反転させた電圧が印加されている。正負極性を反転させる駆動方式として、例えば、カラム反転、ライン反転、ドット反転の反転駆動が適用される。
【００２７】
図３は、本実施形態に係る液晶表示装置ＤＳＰの輝度変化の一例を示す図である。図３（ａ）は、画素電圧Ｖｄ、信号線電圧Ｖｓ、ゲート電圧Ｖｇの推移、図３（ｂ）は、液晶表示装置ＤＳＰの輝度の推移を示す。  
１フレームの走査期間において、ソースドライバＳＤは、映像信号に応じた信号線電圧Ｖｓを信号線ＳＬに出力する。続いて、ゲートドライバＧＤは、スイッチング素子ＳＷをオンにするゲート電圧Ｖｇを走査線ＧＬに出力する。その結果、信号線電圧Ｖｓが画素電圧ＰＥに供給され、画素電圧Ｖｄが信号線電圧Ｖｓと等しくなる。これにより、画素ＰＸの輝度が映像信号に応じて調整される。
【００２８】
１フレームの保持期間において、ゲート電圧Ｖｇはスイッチング素子ＳＷをオフにするレベルとなり、画素電圧Ｖｄは信号線電圧Ｖｓに保持される。しかしながら、保持期間が長時間に亘る場合、スイッチング素子ＳＷのオフリーク電流によって画素電圧Ｖｄが徐々に低下する。オフリーク電流の一例は、薄膜トランジスタのドレインからソースに漏洩して流れる電流である。
【００２９】
液晶ディスプレイで一般に使われるＬＴＰＳ（低温ポリシリコン半導体）等のシリコン半導体ＴＦＴは、酸化物半導体ＴＦＴと比べて電子の移動速度に優れる反面、オフリーク電流が大きい。ＬＴＰＳ−ＴＦＴは、電子移動度が例えば１００ｃｍ２／Ｖｓ以上、オフリーク電流が例えば１０−１２Ａ以下である。酸化物半導体ＴＦＴは、電子移動度が例えば１０ｃｍ２／Ｖｓ、オフリーク電流が例えば１０−１６Ａ以下である。
【００３０】
次のフレームが開始され、新たな信号線電圧Ｖｓによって画素電圧Ｖｄが書き換えられると、画素ＰＸの輝度が復帰する。フレーム間で画素電圧Ｖｄの極性が変化しているが、これは前述のフレーム反転駆動を行っているためである。オフリーク電流による輝度変化が１フレームごとに繰り返されるため、フリッカが視認される。なお、図３（ｂ）に示す輝度は、狙い値が１になるように規格化して表している。この規格化された輝度がオフリーク電流によって低下する量を規格化輝度振幅ｐｐ値とする。
【００３１】
一般に、人間の視覚におけるフリッカ視認感度は周波数に左右されることが知られている。同振幅の輝度変化であっても周波数が低くなるほどフリッカとして視認され易い。図４は、主観評価によって求めたフリッカが視認されない規格化輝度振幅ｐｐ値の上限値と周波数との関係を示す図である。
【００３２】
図４に示すように、周波数が４０Ｈｚを超えるところでグラフが急峻に立ち上がっている。これは、周波数が４０Ｈｚよりも高ければ、輝度振幅が大きくてもフリッカとして視認されづらい一方、周波数が４０Ｈｚ以下では、輝度振幅が小さくてもフリッカとして視認されやすいことを示している。
【００３３】
図５は、液晶層ＬＣ及び第１配向膜ＡＬ１の時定数の大小関係に起因する液晶層ＬＣの電圧Ｖ２の変化を説明する図である。図５（ａ）に示す液晶パネルＰＮＬの等価回路のモデルは、画素電極ＰＥ及び共通電極ＣＥが対向する部分に形成される保持容量Ｃｓと、液晶層ＬＣの内部に回り込む電界に対応して発生する液晶層ＬＣの保持容量Ｃ２と、第１配向膜ＡＬ１の保持容量Ｃ１とで構成されている。保持容量Ｃ１，Ｃ２には、抵抗Ｒ１，Ｒ２がそれぞれ並列に設けられている。なお、保持容量Ｃｓ，Ｃ１，Ｃ２は、図２に示された容量成分Ｃｓ，Ｃ１，Ｃ２にそれぞれ対応している。
【００３４】
スイッチング素子ＳＷがオフにされ画素電圧保持状態になると、液晶層ＬＣ及び第１配向膜ＡＬ１はそれぞれ独立して放電するが、放電による電荷の減少分を補うように保持容量Ｃｓから電荷が供給される。しかしながら、１フレームの保持期間が長時間になると、放電による電荷減少に保持容量Ｃｓからの電荷供給が追い付かなくなり、Ｖ１及びＶ２は徐々に低下するようになる。
【００３５】
図５（ｂ）に示すケース１は、液晶層ＬＣの時定数（Ｒ２・Ｃ２）が第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）よりも小さい場合の液晶層ＬＣの電圧Ｖ２の変化である。ケース１では、放電による電荷の減少は、液晶層ＬＣの方が大きい。一方、保持容量Ｃｓからの電荷の供給は、液晶層ＬＣ及び第１配向膜ＡＬ１に等量に配分される。その結果、液晶層ＬＣ及び第１配向膜ＡＬ１の電圧比（Ｖ２／Ｖ１）が時間とともに減少する。
【００３６】
図５（ｂ）に示すケース２は、液晶層ＬＣの時定数（Ｒ２・Ｃ２）と第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）とがほぼ一致する場合の液晶層ＬＣの電圧Ｖ２の変化である。ケース２では、放電によって液晶層ＬＣから失われる電荷と、放電によって第１配向膜ＡＬ１から失われる電荷とが略同一になる。また、保持容量Ｃｓからの電荷の供給は、液晶層ＬＣ及び第１配向膜ＡＬ１に等量に配分される。その結果、液晶層ＬＣ及び第１配向膜ＡＬ１の電圧比（Ｖ２／Ｖ１）は一定に維持される。
【００３７】
図５（ｂ）に示すケース３は、液晶層ＬＣの時定数（Ｒ２・Ｃ２）が第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）よりも大きい場合の液晶層ＬＣの電圧Ｖ２の変化である。ケース３では、放電による電荷の減少は、第１配向膜ＡＬ１の方が大きい。一方、保持容量Ｃｓからの電荷の供給は、液晶層ＬＣ及び第１配向膜ＡＬ１に等量に配分される。その結果、液晶層ＬＣ及び第１配向膜ＡＬ１の電圧比（Ｖ２／Ｖ１）が時間とともに増加する。  
なお、上記に示した三つのケースは、画素電極に接続されたトランジスタからのオフリーク電流を考慮していない。
【００３８】
図６は、図５（ｂ）に示されたケース３において液晶層ＬＣの電圧Ｖ２の変化を説明する図である。図６に示すように、スイッチング素子ＳＷがオフにされ画素電圧保持状態になると、液晶層ＬＣ及び第１配向膜ＡＬ１の電圧の合計（Ｖ１＋Ｖ２）は徐々に低下する。しかしながら、液晶層ＬＣの時定数（Ｒ２・Ｃ２）が第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）よりも大きい場合、第１配向膜ＡＬ１から放電された電荷が液晶層ＬＣに流入することにより、液晶層ＬＣの電圧Ｖ２の低下を抑制できる。
【００３９】
なお、第１配向膜ＡＬ１から液晶層ＬＣに電荷が流入した結果、液晶層ＬＣの電荷が過剰になることも考えられる。図７は、図５（ａ）に示された液晶層ＬＣ及び第１配向膜ＡＬ１に加え、第２配向膜ＡＬ２の内部を回り込む電界も考慮した回路モデルを示す図である。図７において、第２配向膜ＡＬ２の時定数（Ｒ３・Ｃ３）が液晶層ＬＣの時定数（Ｒ２・Ｃ２）よりも大きくなるように構成すると、液晶層ＬＣから放電された電荷を第２配向膜ＡＬ２に逃がすことができる。第２配向膜ＡＬ２は、帯電しても第２透明基板ＳＢ２に形成された裏面導電膜ＢＥに電荷を逃がすことができる。
【００４０】
図８は、シミュレーションに用いた回路モデル及び計算条件を示す図である。図８（ａ）は回路モデル、図８（ｂ）は計算条件を示している。図９（ａ）は、図８に示された条件でシミュレーションされた１フレームの保持期間における液晶層ＬＣの電圧変化率の結果を示す図である。図９（ａ）の横軸が第１配向膜ＡＬ１の比抵抗（抵抗率）ρ１、縦軸が液晶層ＬＣの比抵抗ρ２を示している。なお、電圧変化率は、１フレームの保持期間において低下又は上昇した液晶層ＬＣの電圧Ｖ２の割合を示し、図９（ｂ）に示す（Ｖｆ−Ｖｉ）／Ｖｉで計算される。
【００４１】
なお、時定数τ＝抵抗Ｒ×容量Ｃ＝誘電率ε×比抵抗ρである。本実施形態の液晶表示装置ＤＳＰにおいて、誘電率εは、液晶層ＬＣ、第１配向膜ＡＬ１及び第２配向膜ＡＬ２のいずれも４程度で大きな差異がない。そのため、時定数（Ｒ・Ｃ）の大小関係を比抵抗ρの大小関係で近似できる。例えば、液晶層ＬＣの比抵抗ρ２＞第１配向膜ＡＬ１の比抵抗ρ１であれば、液晶層ＬＣの時定数（Ｒ２・Ｃ２）＞第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）と近似できる。
【００４２】
図９（ａ）の右上を占める領域Ａは、液晶層ＬＣの電圧変化率が最も小さい領域である。第１配向膜ＡＬ１の比抵抗ρ１が小さくなるにつれて、実線の矢印で示すように液晶層ＬＣの電圧変化率は上昇側（プラス側）になる。液晶層ＬＣの比抵抗ρ２が小さくなるにつれて、破線の矢印で示すように液晶層ＬＣの電圧変化率は低下側（マイナス側）になる。
【００４３】
図１０は、図９（ａ）に示されたシミュレーション結果を第１配向膜ＡＬ１の比抵抗ρ１ごとにプロットしたものであり、液晶層ＬＣの電圧変化率と、液晶層ＬＣ及び第１配向膜ＡＬ１の比抵抗ρの比（液晶層の比抵抗ρ２）／（第１配向膜の比抵抗ρ１）との相関を示している。図１０に示すように、いずれのプロットも右上がりになっている。これらのシミュレーション結果から、オフリーク電流の影響がなければ、第１配向膜ＡＬ１の比抵抗ρ１を小さくするとともに、液晶層ＬＣの比抵抗ρ２を大きくすると、液晶層ＬＣの電圧変化率を上昇側にできることが分かる。
【００４４】
液晶層ＬＣの電圧変化率が上昇側であるとは、第１配向膜ＡＬ１から液晶層ＬＣに電荷が流入することを示している。そのため、保持容量Ｃｓの減少による液晶層ＬＣの電荷の減少を第１配向膜ＡＬ１から流入する電荷で補償し、液晶層ＬＣの電圧Ｖ２の低下を抑制できる。
【００４５】
しかるに、第１配向膜ＡＬ１の比抵抗ρ１が大きすぎると、図１０に示すように電荷の受け渡しがほとんど行われなくなる。電荷の受け渡しの面から、第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）が２．０×１０１３ｓｅｃ以下、液晶層ＬＣの時定数（Ｒ２・Ｃ２）が８．０×１０１３ｓｅｃ以下が好ましい。第１配向膜ＡＬ１の比抵抗ρ１が５．０×１０１５Ω・ｃｍ以下が好ましい。
【００４６】
一方、第１配向膜ＡＬ１の比抵抗ρ１が小さすぎると、電気的に過敏になり、液晶表示装置ＤＳＰが温度変化等の外乱に左右され易くなる。液晶表示装置ＤＳＰの性能を安定させるため、第１配向膜ＡＬ１の時定数が１．０×１０１０ｓｅｃ以上が好ましい。比抵抗ρ１が１．０×１０１１Ω・ｃｍ以上が好ましい。
【００４７】
続いて、これまで説明したフリッカ低減効果について、液晶層ＬＣ及び第１配向膜ＡＬ１を種々組み合わせたテストセルを用いた実験で確認した。すべてのスイッチング素子ＳＷをオンにしたスタティック駆動の状態のテストセルに電圧を１フレームごとに反転させた３０Ｈｚの映像信号を印加した。印加電圧は光の透過率が最も変化し易い電圧値付近、バックライトＢＬＴからの照射光は１００ｃｄである。最大輝度をＥｍａｘ、最小輝度をＥｍｉｎ、平均輝度をＥａｖｅとし、フリッカ率（Ｅｍａｘ−Ｅｍｉｎ）／Ｅａｖｅを算出した。スイッチング素子ＳＷがＬＴＰＳ−ＴＦＴのテストセルにおける結果を図１１に示す。スイッチング素子ＳＷが酸化物半導体ＴＦＴのテストセルにおける結果を図１２に示す。
【００４８】
図１１に示すように、液晶層ＬＣの時定数（Ｒ２・Ｃ２）が第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）よりも大きいとフリッカ率が１．３％未満であったが、液晶層ＬＣの時定数（Ｒ２・Ｃ２）が第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）よりも若干小さくなると、フリッカ率が１．３〜２．６％に上昇した。さらに、液晶層ＬＣの時定数（Ｒ２・Ｃ２）が第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）よりも１桁以上小さくなると、フリッカ率が２．６％超に上昇した。図１２に示すように、オフリーク電流が小さい酸化物半導体ＴＦＴにおいても、時定数の大小関係とフリッカ低減効果との間にＬＴＰＳ−ＴＦＴと同様の傾向が確認された。
【００４９】
以上のように構成された本実施形態の液晶表示装置ＤＳＰによれば、液晶層ＬＣの時定数（Ｒ２・Ｃ２）が、第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）よりも大きいため、映像信号が書き込まれてから再び書き込まれるまでの保持期間に保持容量Ｃｓが減少しても、液晶層ＬＣに接した第１配向膜ＡＬ１から液晶層ＬＣへ電荷が補償される。これにより、電圧保持特性に優れた横電界方式の液晶の性能をさらに向上させ、映像信号が再入力されるまでの時間が延びても液晶層ＬＣの電圧Ｖ２の低下を抑制できる。本実施形態によれば、４０Ｈｚ以下の低周波駆動であってもフリッカを抑制できるため、表示品位を犠牲にすることなく消費電力を節約できる。
【００５０】
時定数（Ｒ１・Ｃ１）が大きすぎると、第１配向膜ＡＬ１と液晶層ＬＣとの間で電荷のやりとりがほとんど起こらないため、液晶層ＬＣの電荷を補償できなくなる。一方、時定数（Ｒ１・Ｃ１）が小さすぎると、液晶パネルＰＮＬが電気的に過敏になるため、液晶表示装置ＤＳＰが安定した性能を発揮できなくなる。本実施形態は、第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）が、１．０×１０１０ｓｅｃ以上、２．０×１０１３ｓｅｃ以下、液晶層ＬＣの時定数（Ｒ２・Ｃ２）が８．０×１０１３以下に調整されている。そのため、第１配向膜ＡＬ１から液晶層ＬＣに電荷を供給してフリッカを抑制できるとともに、安定した性能を発揮できる。
【００５１】
同様に、第１配向膜ＡＬ１の比抵抗ρ１が大きすぎると、第１配向膜ＡＬ１と液晶層ＬＣとの間で電荷のやりとりがほとんど起こらないため、液晶層ＬＣの電荷を補償できなくなる。一方、比抵抗ρ２が小さすぎると、液晶パネルＰＮＬが電気的に過敏になるため安定した性能を発揮できなくなる。本実施形態は、第１配向膜ＡＬ１の比抵抗が１×１０１１Ω・ｃｍ以上、５×１０１５Ω・ｃｍ以下に調整されている。そのため、フリッカを抑制できるとともに、安定した性能を発揮できる。
【００５２】
本実施形態は、誘電率異方性が負の液晶分子を液晶層ＬＣが含んでいるため、コントラスト等の光学特性に優れている。誘電率異方性が負の液晶分子は、誘電率異方性が正の液晶分子よりも材料の選択肢が少ないため、液晶層ＬＣの時定数（Ｒ２・Ｃ２）は概ね８．０×１０１３ｓｅｃ以下になる。本実施形態であれば、第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）が１．０×１０１０ｓｅｃ以上、２．０×１０１３ｓｅｃ以下に調整されており、液晶層ＬＣの時定数（Ｒ２・Ｃ２）が第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）よりも大きくなるように構成できる。
【００５３】
一般に、ＬＴＰＳ−ＴＦＴのスイッチング素子ＳＷは、酸化物半導体ＴＦＴのスイッチング素子と比べて電子移動度に優れるため、酸化物半導体ＴＦＴのスイッチング素子よりも走査線ＧＬや信号線ＳＬを微細にできる。反面、ＬＴＰＳ−ＴＦＴのスイッチング素子ＳＷは、オフリーク電流が大きいためフリッカが発生し易い傾向がある。
【００５４】
本実施形態は、画素電極ＰＥがＬＴＰＳ−ＴＦＴのスイッチング素子ＳＷに接続されている。電子移動度に優れるＬＴＰＳ−ＴＦＴによって走査線ＧＬや信号線ＳＬを微細にでき、液晶パネルＰＮＬを高精細化及び狭額縁化できる。液晶層ＬＣの時定数（Ｒ２・Ｃ２）が第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）よりも大きいことにより、オフリーク電流が大きくてもフリッカを抑制できる。
【００５５】
本実施形態は、第１配向膜ＡＬ１が光配向膜であるため製造工程において塵埃が発生しづらい。不純物があると比抵抗ρ１が乱れて第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）が変化するおそれがあるが、本実施形態では、精度よく時定数（Ｒ１・Ｃ１）を調整できる。
【００５６】
本実施形態は、第２配向膜ＡＬ２の時定数（Ｒ３・Ｃ３）＞液晶層ＬＣの時定数（Ｒ２・Ｃ２）＞第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）の関係となるように構成されている。そのため、第１配向膜ＡＬ１から過剰に液晶層ＬＣに電荷が流入しても、液晶層ＬＣから第２配向膜ＡＬ２に電荷を逃がして液晶層ＬＣを保護することができる。
【００５７】
本実施形態は、第２配向膜ＡＬ２がラビング配向膜である。ラビング配向膜の材料は一般に光配向膜の材料よりも選択の幅が広いため、前述の時定数の組み合わせを（Ｒ３・Ｃ３）＞（Ｒ２・Ｃ２）＞（Ｒ１・Ｃ１）に調整し易い。しかも、ラビング配向膜は液晶分子を配向させる力に優れるためタッチパネル等から圧力が加えられても液晶層ＬＣが影響を受けづらい。
【００５８】
以下、液晶パネルＰＮＬの輝度低下の許容範囲を１％以下と定義して、好適な液晶層ＬＣ及び第１配向膜ＡＬ１の時定数の差について考える。制御回路ＣＴＲの周波数が例えば１Ｈｚとすると、１フレームにおける液晶層ＬＣの電圧低下が例えば０．５％未満である。
【００５９】
この場合、１フレームは、１／１Ｈｚ＝１ｓｅｃである。本実施形態では、液晶層ＬＣの電圧Ｖ２が０．２５％低下すると液晶パネルＰＮＬの輝度が１％低下する。液晶層ＬＣの電圧低下を０．２５％以下に抑制するため、１ｓｅｃにおいて電圧Ｖ２を少なくとも０．２５％上昇させたい。液晶層ＬＣの時定数（Ｒ２・Ｃ２）と第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）との差が１ｓｅｃ÷０．２５％＝４．０×１０２ｓｅｃであれば、電圧Ｖ２を０．２５％上昇させる量の電荷が第１配向膜ＡＬ１から液晶層ＬＣに流入する。許容量を考慮して液晶層ＬＣの時定数（Ｒ２・Ｃ２）と第１配向膜ＡＬ１の時定数（Ｒ１・Ｃ１）との差を４．０×１０３ｓｅｃ以下に調整すれば液晶パネルＰＮＬの輝度が１％低下に抑制できる。
【００６０】
低周波駆動の液晶表示装置ＤＳＰにおいて、液晶層ＬＣ及び第１配向膜ＡＬ１の時定数の差（Ｒ２・Ｒ２−Ｒ１・Ｒ１）を４．０×１０３ｓｅｃ以下に調整することにより、液晶パネルＰＮＬの輝度低下を１％以下に抑制して表示品位を向上させることができる。なお、液晶表示装置ＤＳＰの周波数が２０Ｈｚ以下の場合、１Ｈｚよりもフリッカが視認されづらいため、４．０×１０２ｓｅｃ以下に調整してもよい。
【００６１】
なお、本発明は、一実施形態としてこれまで説明した表示装置に基づいて適宜設計変更を加えて実施してもよい。発明の要旨を逸脱しない範囲で変形された表示装置は、特許請求の範囲に記載された発明及びその均等の範囲に含まれる。
【符号の説明】
【００６２】
ＡＬ１…第１配向膜、ＡＬ２…第２配向膜、ＡＲ…アレイ基板（第１基板の一例）、ＣＥ…共通電極、ＣＴ…対向基板（第２基板の一例）、ＤＳＰ…液晶表示装置、ＬＣ…液晶層、ＰＥ…画素電極、Ｒ１・Ｃ１…第１配向膜の時定数、Ｒ２・Ｃ２…液晶層の時定数、Ｒ３・Ｃ３…第２配向膜の時定数、ＳＷ…スイッチング素子（トランジスタの一例）、ρ１…第１配向膜の比抵抗、ρ２…液晶層の比抵抗。
【図１】
2017223796.tif 000003
【図２】
2017223796.tif 000004
【図３】
2017223796.tif 000005
【図４】
2017223796.tif 000006
【図５】
2017223796.tif 000007
【図６】
2017223796.tif 000008
【図７】
2017223796.tif 000009
【図８】
2017223796.tif 000010
【図９】
2017223796.tif 000011
【図１０】
2017223796.tif 000012
【図１１】
2017223796.tif 000013
【図１２】
2017223796.tif 000014