(57)【要約】【課題】内蔵の補償信号発生器を用いて、ＡＴＩデジタイザの位相及び振幅エラーを補償可能にする。【解決手段】試験測定装置のメモリ４００及び４０２は、予め定めた複数のフィルタ係数セットを記憶する。これら複数のフィルタ係数セットの中から、補償信号発生器３００を用いて測定したクロック遅延及びクロック・スキューに基いて、１つのフィルタ係数セットが選択され、ＬＴＰフィルタ７０にロードされる。また、時間調整回路７４及び７６は、ミキサ４６及び５２を駆動するクロックを調整しても良い。【選択図】図１５
2017009608.tif 000002
【特許請求の範囲】
【請求項１】
非同期時間インタリーブ（ＡＴＩ）デジタイザと、
上記ＡＴＩデジタイザに補償信号を供給するよう構成される補償信号発振器と、
複数のフィルタ係数を有するフィルタと、
上記フィルタに結合された係数蓄積部と
を具え、
上記係数蓄積部は、予め定めた上記フイルタ係数の少なくとも２つのセット（フィルタ係数セット）を蓄積するよう構成され、上記補償信号発生器を用いて求めた測定した値に基づき、少なくとも２つの上記フィルタ係数セットの１つを上記フィルタに送ることを特徴とする試験測定装置。
【請求項２】
試験測定装置における非同期時間インタリーブデジタイザ内の補償値を決定する方法であって、
上記非同期時間インタリーブ・デジタイザにおいて、入力信号と補償信号発生器からの補償信号との間で切り換える処理と、
クロック・パラメータ値を測定する処理と、
測定された上記クロック・パラメータ値に基いて、予め記憶された複数のフィルタ係数セットの１つを選択する処理と、
選択された上記フィルタ係数セットを上記非同期時間インタリーブ・デジタイザのプログラマブル・フィルタに記憶させる処理と
を具える非同期時間インタリーブ・デジタイザの補償値決定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号をデジタル化するデジタイザを含む試験測定装置の校正に関し、特に、デジタイザの位相や振幅のエラーの補償を可能にした試験測定装置及びその補償値決定方法に関する。
【背景技術】
【０００２】
デジタル・オシロスコープのような試験測定装置で利用可能な帯域幅は、入力信号をデジタル化するアナログ・デジタル・コンバータ（ＡＤＣ）によって制限される傾向にある。ＡＤＣの利用可能な帯域幅は、アナログ帯域幅未満か、又は、最大サンプル・レートの半分未満に制限される。既存のＡＤＣを用いて、より高い帯域幅の信号をデジタル化する種々の技術が開発されてきている。
【０００３】
こうした技術は、例えば、以下の特許文献１乃至３に開示されている。この技術では、入力信号を複数の信号に分割するが、このとき、分割された信号（以下、分割信号と呼ぶ）のそれぞれには、入力信号の全ての帯域が含まれている。続いて、分割信号は、それぞれ高調ミキサで高調波と混合（ミキシング）された後、デジタル化される。デジタル化されたこれら分割信号は、再合成されて、入力信号がデジタル的に再現される。この技術は、非同期時間インタリーブ・システム（Asynchronous Time Interleaved system：ＡＴＩ）と呼ばれる。
【０００４】
こうしたシステムのアナログ的なミスマッチ（不整合）が原因のインタリーブ処理のエラーが生じた場合、混合処理（ミキシング）クロックの振幅と位相とに関して、ハードウェアの調整を行っても良い。この調整では、インタリーブ不整合（ミスマッチ）による疑似信号を最小化するよう校正しても良い。これに代えて、又は、この調整に加えて、ハードウェア不整合の特性を求め、線形時間可変補正フィルタを用いて、インタリーブ疑似信号をキャンセルするようにしても良い。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−２４７４２３号公報
【特許文献２】特開２０１５−１６９６５９号公報
【特許文献３】特開２０１５−１９０９８４号公報
【特許文献４】米国特許第８,６９８,６５９号明細書
【非特許文献】
【０００６】
【非特許文献１】「DPO70000SXシリーズ・パフォーマンス・オシロスコープ」の紹介ページ、［online］、テクトロニクス社、［２０１６年６月２０日検索］、インターネット<URL：http://jp.tek.com/oscilloscope/dpo70000sx>
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来、こうした校正は、顧客に装置が出荷される前に、工場において行われていた。装置は、最初に工場で校正されるにしても、ハードウェアの性能は、動作時の環境条件（温度、湿度など）に基いて、校正状態からずれていくことがある。こうした精密な装置の特定のハードウェア状態を校正するには、内部のデジタイズの周波数レンジ全体に広がる出力信号を生成可能な信号源を利用する必要がある。しかし、例えば、特許文献２に記載された内蔵型校正信号（補償信号）発振器では、本来必要となる信号源の周波数レンジ全体をカバーするまでには出力信号の周波数を調整ができない。これは、ＡＴＩを使用した装置（非特許文献１参照）の周波数レンジは、例えば、７０ＧＨｚにも達していて極めて広く、その周波数全体をカバーできる発振器は非常に高価となり、よって、各装置に内蔵させると、装置の価格があまりに高くなり過ぎるからである。従って、本来必要となる信号源の周波数レンジ全体まで出力周波数が広がっていない内蔵型校正信号発振器を有するシステムでは、校正が完全には行えなかった。
【０００８】
本発明は、こうした問題やその他の課題を解決しようとするものある。
【課題を解決するための手段】
【０００９】
本発明をいくつかの観点から見ていくと、本発明の概念１は、試験測定装置であって、
非同期時間インタリーブ（ＡＴＩ）デジタイザと、
上記ＡＴＩデジタイザに補償信号を供給するよう構成される補償信号発振器と、
複数のフィルタ係数を有するフィルタと、
上記フィルタに結合された係数蓄積部と
を具え、
上記係数蓄積部は、予め定めた上記フイルタ係数の少なくとも２つのセット（フィルタ係数セット）を蓄積するよう構成され、上記補償信号発生器を用いて求めた測定した値に基づき、少なくとも２つの上記フィルタ係数セットの１つを上記フィルタに送ることを特徴としている。
【００１０】
本発明の概念２は、上記概念１の試験測定装置であって、このとき、上記測定値は、上記ＡＴＩデジタイザのアナログ処理部分におけるクロックに比較した上記ＡＴＩデジタイザのデジタル処理部分におけるクロックのクロック遅延の測定値である。
【００１１】
本発明の概念３は、上記概念２の試験測定装置であって、このとき、上記測定値としては、上記ＡＴＩデジタイザの上記デジタル処理部分における２つのクロック間のクロック・スキューの測定値も含まれる。
【００１２】
本発明の概念４は、上記概念３の試験測定装置であって、このとき、上記係数蓄積部（storage facility）は、クロック遅延及びクロック・スキューを入力として受けるルックアップ・テーブル（ＬＵＴ）である。
【００１３】
本発明の概念５は、上記概念４の試験測定装置であって、このとき、上記ＬＵＴが、少なくとも１０個の予め定めたフィルタ係数セットを記憶するよう構成されている。
【００１４】
本発明の概念６は、上記概念４の試験測定装置であって、このとき、上記ＬＵＴが、上記クロック遅延及びクロック・スキューの測定値で示される値に最も近い係数を有する係数セットを出力することを特徴としている。
【００１５】
本発明の概念７は、上記概念４の試験測定装置であって、このとき、上記ＬＵＴが、補間された係数の係数セットを出力する。
【００１６】
本発明の概念８は、上記概念１の試験測定装置であって、このとき、上記フィルタは、ＬＴＰ（linear time-periodic）フィルタである。
【００１７】
本発明の概念９は、上記概念１の試験測定装置であって、このとき、上記係数蓄積部は、少なくとも２つの予め定めた上記フィルタ係数セットの内の新たな係数セットを、上記測定値がしきい値を超えた場合にのみ、上記フィルタに送ることを特徴としている。
【００１８】
本発明の概念１０は、上記概念１の試験測定装置であって、上記ＡＴＩデジタイザの上記デジタル処理部分における少なくとも１つのクロックのタイミングを変更するよう構成されたクロック調整回路を更に具えている。
【００１９】
本発明の概念１１は、試験測定装置における非同期時間インタリーブ（ＡＴＩ）デジタイザ内の補償値を求める方法であって、
上記ＡＴＩデジタイザにおいて、入力信号と補償信号発生器からの補償信号との間で切り換える処理と、
クロック・パラメータ値を測定する処理と、
測定された上記クロック・パラメータ値に基いて、予め記憶された複数のフィルタ係数セットの１つを選択する処理と、
選択された上記フィルタ係数セットを上記ＡＴＩデジタイザのプログラマブル・フィルタに記憶させる処理と
を具えている。
【００２０】
本発明の概念１２は、上記概念１１の方法であって、このとき、上記クロック・パラメータ値を測定する処理としては、上記補償信号発生器を用いてクロック・パラメータ値を測定する処理が含まれる。
【００２１】
本発明の概念１３は、上記概念１１の方法であって、このとき、上記クロック・パラメータ値を測定する処理としては、クロック遅延を測定する処理が含まれ、また、上記ＡＴＩのデジタル領域における２つのクロックのクロック・スキューを測定する処理も更に含んでいる。
【００２２】
本発明の概念１４は、上記概念１３の方法であって、上記クロック遅延及び上記クロック・スキューに基いて、予め記憶された複数の上記フィルタ係数セットの１つを選択する処理を更に具えている。
【００２３】
本発明の概念１５は、上記概念１３の方法であって、このとき、予め記憶された複数の上記フィルタ係数セットの１つを選択する処理が、予め記憶された複数の上記フィルタ係数セットが記憶されているルックアップ・テーブル（ＬＵＴ）にアクセスする処理を含んでいる。
【００２４】
本発明の概念１６は、上記概念１５の方法であって、このとき、上記ＬＵＴが、少なくとも１０個の予め記憶されたフィルタ係数セットを含んでいる。
【００２５】
本発明の概念１７は、上記概念１４の方法であって、このとき、測定された上記クロック・パラメータ値に基いて、予め記憶された複数の上記フィルタ係数セットの１つを選択する処理は、予め記憶された複数の上記フィルタ係数セットから、上記クロック遅延及び上記クロック・スキューの値に最も近いインデックスで指定されるフィルタ係数セットを選択する処理である。
【００２６】
本発明の概念１８は、上記概念１４の方法であって、このとき、測定された上記クロック・パラメータ値に基いて、予め記憶された複数の上記フィルタ係数セットの１つを選択する処理は、複数の上記フィルタ係数セットの内の少なくとも２つのフィルタ係数セットから補間によりフィルタ係数セットを求める処理を含んでいる。
【００２７】
本発明の概念１９は、上記概念１１の方法であって、このとき、上記ＬＵＴが、少なくとも１０個の予め記憶されたフィルタ係数セットを含んでいる。
【００２８】
本発明の概念２０は、上記概念１１の方法であって、上記ＡＴＩデジタイザの上記デジタル処理部分における少なくとも１つのクロックのタイミングを変更する処理を更に具えている。
【図面の簡単な説明】
【００２９】
【図１】図１は、本発明の実施形態の前提となる高調波混合処理を用いた試験測定装置用ＡＤＣシステムのブロック図である。
【図２】図２は、再混合信号２２のスペクトラム成分の例を表す。
【図３】図３は、再混合信号２８のスペクトラム成分の例を表す。
【図４】図４は、フィルタ処理混合信号３８のスペクトラム成分の例を表す。
【図５】図５は、フィルタ処理混合信号４４のスペクトラム成分の例を表す。
【図６】図６は、再混合信号５０のスペクトラム成分の例を表す。
【図７】図７は、再混合信号５６のスペクトラム成分の例を表す。
【図８】図８は、再構成入力信号６０のスペクトラム１６０を示す。
【図９Ａ】図９Ａは、図１の高調波ミキサの例のブロック図である。
【図９Ｂ】図９Ｂは、図１の高調波ミキサの例のブロック図である。
【図１０】図１０は、図１の高調波ミキサの例のブロック図である。
【図１１】図１１は、図１の高調波ミキサの例のブロック図である。
【図１２】図１２は、図１の高調波ミキサの例のブロック図である。
【図１３】図１３は、図１の非同期時間インターリーブ（ＡＴＩ）デジタイザに加えて、補償信号発振器を設けた実施形態の例のブロック図である。
【図１４】図１４は、図１の非同期時間インターリーブ（ＡＴＩ）デジタイザに加えて、補償信号発振器を設けた実施形態の別の例のブロック図である。
【図１５】図１５は、本発明の実施形態による校正システムを含む図１の非同期時間インターリーブ（ＡＴＩ）デジタイザの実施形態のブロック図である。
【図１６】図１６は、本発明の実施形態による校正システムを含む図１の非同期時間インターリーブ（ＡＴＩ）デジタイザの実施形態のブロック図である。
【図１７】図１７は、ＡＴＩデジタイザの校正中に、複数のフィルタ係数がどのように記憶され、インデックスで指定されるかを示す本発明の実施形態による２次元配列の例を示す。
【発明を実施するための形態】
【００３０】
本発明に関連して、高調波混合処理（ミキシング）を用いた試験測定装置用のアナログ・デジタル・コンバータ（ＡＤＣ）システムについて説明する。
【００３１】
図１は、本発明の実施形態による高調波混合処理を用いた試験測定装置用のＡＤＣシステムのブロック図である。この実施形態では、装置には、スプリッタ１０があり、これは、特定の周波数を有する入力信号１２を複数の分配（スプリット）信号１４及び１６に分配するよう構成され、分配信号の夫々は、入力信号１２のほぼ全スペクトラムを含んでいる。スプリッタ１０としては、入力信号１２を複数の信号に分配できるのであれば、種々の回路があり得る。例えば、スプリッタ１０は、抵抗分割回路としても良い。このように、入力信号１２のほぼ全周波数成分が、分配信号１４及び１６の夫々に存在することができる。しかし、パスの個数、使用される高調波信号などによって、スプリッタ１０の種々の分配信号の周波数応答は、異なることがある。
【００３２】
分配信号１４及び１６は、高調波ミキサ１８及び２４に夫々入力される。高調波ミキサ１８は、分配信号１４を高調波信号２０と混合（ミックス）し、混合信号２２を生成するよう構成される。同様に、高調波ミキサ２４は、分配信号１６を高調波信号２６と混合し、混合信号２８を生成するよう構成される。
【００３３】
本願では、高調波ミキサは、信号を複数の高調波と混合するように構成されるデバイスである。詳しくは後述するように、乗算又は混合処理は、高調波混合処理と関連して説明されるが、信号を複数の高調波と乗算する効果を持つデバイスは、高調波ミキサとして利用可能である。
【００３４】
いくつかの実施形態では、複数の高調波は、０次の高調波、つまり、ＤＣ（直流）成分を含んでも良い。例えば、いくつかの実施形態では、高調波信号２０は、数式１で表される信号としても良い。
【００３５】
【数１】
2017009608.tif 000003
【００３６】
ここで、Ｆ１は、１次高調波を表し、ｔは時間を表す。このように、数式１の形式を有する信号は、ＤＣと周波数Ｆ１において高調波を有する。
【００３７】
高調波信号２６は、数式２で表される信号としても良い。
【００３８】
【数２】
2017009608.tif 000004
【００３９】
高調波信号２０と同様に、高調波信号２６は、ＤＣと周波数Ｆ１において高調波を有する。しかし、周波数Ｆ１における１次高調波は、高調波信号２０中の同様の１次高調波に比較して、１８０度位相がずれている。
【００４０】
デジタイザ３０は、混合信号２２をデジタル化するよう構成される。同様に、デジタイザ３２は、混合信号２８をデジタル化するよう構成される。デジタイザ３０及び３２としては、種々のデジタイザがあり得る。図示せずも、デジタイザ３０及び３２の夫々は、必要に応じて、増幅回路、フィルタ、減衰回路などのアナログ回路を設けても良い。そのため、デジタイザ３０に入力された混合信号２２は、デジタル化される前に、増幅や減衰されたり、また、フィルタ処理されることがある。
【００４１】
デジタイザ３０及び３２は、有効サンプル・レートで動作するよう構成される。いくつかの実施形態では、デジタイザ３０は、１つのアナログ・デジタル・コンバータ（ＡＤＣ）を含むとしても良い。しかし、別の実施形態では、デジタイザ３０は、より低いサンプル・レートで動作するインタリーブされた複数のＡＤＣを含むとし、より高い有効サンプル・レートを実現するようにしても良い。
【００４２】
高調波信号２０及び２６の少なくとも一方の１次高調波は、デジタイザ３０及び３２の少なくとも一方の有効サンプル・レートとは異なっている。例えば、高調波信号２０の１次高調波Ｆ１は、３４ＧＨｚということがあり得る。デジタイザ３０のサンプル・レートは、５０ＧＳ／ｓということがあり得る。このように、１次高調波Ｆ１は、有効サンプル・レートとは異なる。
【００４３】
いくつかの実施形態では、高調波信号の１次高調波は、複数のデジタイザの少なくとも１つの有効サンプル・レートの整数倍又は約数である必要はない。言い換えると、いくつかの実施形態では、高調波ミキサに関連する高調波信号の１次高調波は、複数のデジタイザの少なくとも１つの有効サンプル・レートの整数倍又は約数ではない。
【００４４】
いくつかの実施形態では、高調波信号の１次高調波は、複数のデジタイザの少なくとも１つの有効サンプル・レートと、複数のデジタイザの少なくとも１つの有効サンプル・レートの半分の間としても良い。具体的には、詳しくは後述するように、こうした周波数であれば、１次高調波の前後の高い周波数成分を、デジタイザ３０のサンプル・レートの半分より低い周波数に混合処理により低下させることができる。そのため、こうした周波数成分であれば、デジタイザ３０によって効果的にデジタル化できる。
【００４５】
当然のことながら、入力信号１２の全ての帯域が全てのパスを通過する。言い換えると、１つの入力信号１２を処理するのに、２つ以上のチャンネルが組み合わせられた場合、各チャンネル又はパスは、入力信号１２の全帯域幅を受ける。入力信号１２は、全てのデジタイザを通って伝送されるので、信号対ノイズ比は、大幅に改善される。
【００４６】
フィルタ３６は、デジタイザ３０からのデジタル化混合信号３４をフィルタ処理するように構成しても良い。同様に、フィルタ４２は、デジタイザ３２からのデジタル化混合信号４０をフィルタ処理するように構成しても良い。高調波ミキサ４６及び５２は、フィルタ処理混合信号３８及び４４を高調波信号４８及び５４と夫々混合（ミックス）するように構成される。いくつかの実施形態では、高調波信号４８及び５４は、対応する高調波信号２０及び２６と、周波数及び位相に関して、実質的に同様としても良い。高調波信号２０及び２６がアナログ信号である一方、高調波信号４８及び５４はデジタル信号であるが、これら高調波信号についての拡大縮小率（scaling factor）は、互いに同じか又は同様としても良い。出力信号５０及び５６は、再混合信号５０及び５６と呼ばれる。結合器（combiner）５８は、再混合信号５０及び５６を結合し、再構成入力信号６０にする。いくつかの実施形態では、結合器５８は、単なる信号の加算以上のことを実施しても良い。例えば、平均化処理、フィルタ処理、拡大縮小処理などを、結合器５８で実施しても良い。
【００４７】
フィルタ３６及び４２、高調波ミキサ４６及び５２、高調波信号４８及び５４、結合器５８、その他の関連する要素は、デジタル的に実現しても良い。例えば、好ましい適切な周辺デバイスと共に、デジタル・シグナル・プロセッサ（ＤＳＰ）、マイクロプロセッサ、プログラマブル・ロジック・デバイス、汎用プロセッサその他の処理システムを、デジタル化信号の処理機能を実現するために利用しても良い。こうした機能を実現するのに、完全に集積されたものから、完全なディスクリート部品までの間の種々なものが利用できる。
【００４８】
何らかの形で、高調波信号２０、２６、４８及び５４の同期処理が用いられる。例えば、高調波信号２０及び２６の高調波は、デジタイザ３０及び３２に関するクロックにロックしてもよい。他の例では、高調波信号をデジタル化しても良い。そして、１次高調波を高調波信号４８及び５４を同期するのに利用できる。他の例では、混合信号２２及び２８の１つ以上に帯域外のトーン（tones）を加えても良い。３４ＧＨｚの１次高調波を用いて、１９.１２５ＧＨｚ及び２１.２５ＧＨｚのトーン、つまり、３４ＧＨｚの９／１６及び１０／１６を混合信号２２に加えても良い。これらトーンは、フィルタ３６で結果的にもたらされるフィルタ処理の帯域幅、つまり、遷移帯域によって決まる約１８ＧＨｚの外であるから、これらトーンは、再構築信号６０に対する影響は無視できる。しかし、これらトーンは、ナイキスト周波数よりも小さい、つまり、５０ＧＳ／ｓのサンプル・レートについての２５ＧＨｚよりも小さいので、これらトーンは、フィルタ処理される前のデジタル化混合信号３４を用いて取込むことができる。この技術を用いるかに関係なく、高調波信号２０及び２６並びにデジタル高調波信号４８及び５４間の位相及び周波数の関係は維持できる。
【００４９】
図２〜図８は、図１の試験測定装置用のＡＤＣシステム中の種々の信号のスペクトラム成分の例を示している。図１及び図２を参照すると、スペクトラム１００は、入力信号１２の、よって、分配信号１４のスペクトラムとしてあり得るものである。上述の数式１で定義される高調波信号の例を用いると、分配信号１４のＤＣ成分は、スペクトラム１００で表されるように通過する。しかし、入力信号１２中のスペクトラム１００は、周波数Ｆ１で１次高調波とも混合される。結果として得られるスペクトラム１０２は、こうした混合処理の生成物である。こうして、混合信号２２は、スペクトラム１００及びスペクトラム１０２の成分を含む。ここにおいて、そして他の図において、スペクトラム成分は、分離し、重複するよう描かれているが、実際のスペクトラムは、スペクトラム１００及び１０２を組み合わせたものである。
【００５０】
図１及び図３を参照すると、スペクトラム１１２は、同様にして、入力信号１２を高調波信号２６のＤＣ高調波と混合処理したことによる混合信号２８の成分を表す。しかし、図２と対比して、スペクトラム１１２は、図２のスペクトラム１０２に比較して１８０度の位相差がある。上述のように、高調波信号２６の１次高調波は、高調波信号２０の１次高調波から１８０度位相がシフトしている。高調波信号２６中の１８０度の位相シフトは、スペクトラム１１２における１８０度の位相シフトを誘発する。１８０度の位相差は、点線として示されている。
【００５１】
図４及び図５は、フィルタ処理混合信号３８及び４４のスペクトラムを表す。いくつかの実施形態では、フィルタ処理は、対応するデジタイザ３０及び３２が固有に備えるフィルタ処理機能としても良く、フィルタ３６及び４２、その他の機能としても良い。図１では、フィルタ処理は、デジタイザ３６及び４２の後で行われるとして描かれているが、フィルタ処理は、他の位置で実行されても良い。例えば、フィルタ処理は、デジタル化する前に行っても良い。混合信号２２及び２８は、デジタイザ３０及び３２の有効サンプル・レートの半分に近いカットオフ周波数を有するローパス・フィルタで、フィルタ処理されるとしても良い。フィルタ３６及び４２のフィルタ処理を、こうした固有又は誘発されるフィルタ処理に加えても良い。
【００５２】
いくつかの実施形態では、混合信号２２及び２８の正味のフィルタ処理は、高調波信号２０及び２６の１次高調波の周波数の約半分に関して、ほぼ相補的な周波数応答という結果が得られるようにしても良い。つまり、周波数Ｆ１／２よりあるオフセットだけ高い位置での周波数応答と、周波数Ｆ１／２よりあるオフセットだけ低い位置での周波数応答が加えられる。１つを例として用いたが、信号の拡大縮小処理などの要求に応じて、他の値を用いても良い。更には、上述の例は、理想的な場合として記述されている。つまり、実現されるフィルタ処理は、理想的でない成分、校正処理などを考慮して、異なる応答を持つようにしても良い。
【００５３】
上述した３４ＧＨｚのＦ１を用いた周波数応答の具体例では、周波数Ｆ１／２は１７ＧＨｚとなる。ＤＣから１６ＧＨｚまでは、周波数応答は１となる。１６から１８ＧＨｚまでは、周波数応答は１からゼロまで線形に変化し、１７ＧＨｚで１／２を通過する。
【００５４】
図４に示す結果として得られるスペクトラム成分は、フィルタ処理混合信号３８を表し、スペクトラム１２０で表されるスペクトラム１００の低周波数部分と、スペクトラム１２２で表されるスペクトラム１０２の低周波数部分とを含む。混合処理によって、スペクトラム１２２は、周波数に関して反転しているが、スペクトラム１００の高い方のサブ帯域の周波数成分を含むことに注意されたい。同様に、図５のスペクトラム成分１３０及び１３２は、図３のスペクトラム１１０及び１１２の低周波数成分に対応する。スペクトラム１１２の１８０度の位相関係は、スペクトラム１３２でも保持されている。
【００５５】
従って、高調波混合処理を通して、入力信号の２つのサブ帯域は、サブ帯域のスパンがデジタイザ３０及び３２に関するナイキスト帯域を超えていたとしても、デジタル化される。この実施形態では、混合信号の夫々は、アナログ、デジタル、フィルタ処理されているのいずれであっても、入力信号１２のサブ帯域夫々の成分を含んでいる。つまり、この例では、混合信号２２及び２８からフィルタ処理デジタル化混合信号３８及び４４までの信号の夫々が、スペクトラム１００の低周波数サブ帯域及び高周波数サブ帯域の両方を含んでいる。
【００５６】
具体的には、入力信号１２の複数のサブ帯域は、ベ―スバンド・サブ帯域の帯域幅内に周波数シフトされている。いくつかの実施形態では、入力信号１２のサブ帯域の夫々は、１つのサブ帯域の帯域幅内に周波数シフトされても良い。しかし、サブ帯域及び高調波信号の数によっては、各サブ帯域が各混合信号中に存在しないかもしれない。
【００５７】
図６及び図７は、再混合信号５０及び５６のスペクトラムを表す。図１及び図６を参照すると、スペクトラムは、再混合信号５０を表す。上述のように、フィルタ処理デジタル化混合信号３８は、高調波ミキサ４６において、高調波信号２０と周波数及び位相に関して実質的に同様な高調波信号４８と混合される。従って、図４のスペクトラムは、ＤＣ成分及び１次高調波と混合される。
【００５８】
スペクトラム１４０及び１４２は、図４のスペクトラム１２０及び１２２をＤＣ成分と混合することから生じるスペクトラムを表す。スペクトラム１４４は、スペクトラム１２０を１次高調波と混合した結果を表す。スペクトラム１４６及び１４８は、図４のスペクトラム１２２と１次高調波の混合処理を表す。
【００５９】
同様に、図７は、再混合信号５６のスペクトラムを表す。スペクトラム１５０及び１５２は、ＤＣ成分と図５のスペクトラムの混合処理を表す。スペクトラム１５４は、高調波信号５４の１次高調波と図５のスペクトラム１３０の混合処理を表す。具体的には、高調波信号５４の１次高調波は、相対的な１８０度位相シフトがあるので、得られるスペクトラム１５４も、点線で表される１８０度位相シフトがある。
【００６０】
図５のスペクトラム１３２も高調波信号５４の１次高調波と混合されるが、スペクトラム１３２には、１８０度の誘発された位相シフトが既にある。そのため、追加の１８０度位相シフトは、スペクトラム１５６及び１５８の実線で表される、事実上の０度の位相シフトという結果になる。
【００６１】
図８は、図８の再構成入力信号６０のスペクトラム１６０を示す。スペクトラム１６２及び１６４は、スペクトラム１６０を形成するサブ帯域の成分を表す。スペクトラム１６６は、図６及び図７に関して記述された混合処理から生じる付随の側波帯（サイドバンド）を表す。この実施形態では、スペクトラム１６６をフィルタ処理で除いても良いが、他の実施形態では、サブ帯域が１次高調波周波数Ｆ１を超えて広がっていることがある。そうした実施形態では、低周波数サブ帯域から生成されるスペクトラム１６６を、相殺する組合せを用いて除去するようにしても良い。
【００６２】
再混合信号５０及び５６の成分の相対的な位相合わせによって、元々の周波数範囲にあるサブ帯域は、建設的に結合する一方、元々の周波数範囲にないサブ帯域は、相殺的に結合するように位相が合わせられる。図６〜図８を参照すると、結合した場合に、スペクトラム１４０及び１５０は建設的に結合し、スペクトラム１６２が得られる。スペクトラム１４２及び１５２は、スペクトラムが１８０度位相がずれているので、相殺的に結合する。こうして、ベースバンド・サブ帯域内のスペクトラムから残るサブ帯域は、元々のサブ帯域である。
【００６３】
同様に、約Ｆ１／２からＦ１までのサブ帯域については、スペクトラム１４６及び１５６は建設的に結合してスペクトラム１６４となる一方、スペクトラム１４４及び１５４は相殺的に結合する。スペクトラム１４８及び１５８は建設的に結合してスペクトラム１６６となるが、これは、この場合では、おおよそ周波数Ｆ１より下の期待される入力信号周波数範囲を超えているので、フィルタ処理で除いても良い。
【００６４】
スペクトラム１６２及び１６４で示されるように、周波数Ｆ１／２のあたりで遷移が生じる。この遷移は、図４及び図５を参照して上述したフィルタ処理の結果である。具体的には、スペクトラム１６２及びスペクトラム１６４の傾斜は、相補的である。そのため、スペクトラム１６２及び１６４の周波数成分が結合されると、スペクトラム１６０の中の得られる部分は、元の周波数スペクトラムとほぼ一致する。
【００６５】
従って、入力信号１２を種々の高調波信号と混合処理することによって、入力信号１２のサブ帯域は、デジタイザのより低い帯域幅を通過できる。混合信号は、重複するサブ帯域を含んでいたとしても、複数の高調波信号の位相合わせ処理のために、これらサブ帯域は建設的及び相殺的に結合し、結合されたときに、上述のように、入力信号１２をほぼ正確に表すものを生成する。
【００６６】
図９〜図１２は、図１の高調波ミキサの例のブロック図である。いくつかの実施形態では、ミキサは、分配信号１４及び１６を、夫々と対応する高調波信号２０及び２６と混合するために利用できる。全てポートにおいてＤＣ及びベースバンド信号が通過できるミキサが、高調波ミキサとして利用できる。
【００６７】
図９Ａ及び図９Ｂは、高調波ミキサの例を示し、これらは、上述した高調波ミキサ１８、２４、４６及び５２の任意の１つ以上のものを表すとして良い。図９Ａは、２出力時間インタリーブ・スイッチを示す。図９Ｂは、Ｎ出力時間インタリーブ・スイッチを示す。
【００６８】
これら実施形態では、スイッチ１８０及び１８１は、入力信号１８２を受けるように構成される。２出力スイッチ１８０を使う場合、入力信号１８２は、制御信号１８８に応答して出力端子１８４及び１８６へとスイッチされる。Ｎ出力スイッチ１８１を使う場合では、入力信号１８２は、制御信号１８８に応答して、出力１８４、１８６から第Ｎ番出力１８７までへとスイッチされる。例えば、スイッチ１８１は、Ｎ投（N-throw）スイッチまでの３投スイッチ、４投スイッチなどでも良く、これは、入力信号１８２がその時間のＮ分の１を各ポイント、つまり、出力端子において過ごす。更なるパス及びサブ帯域が追加されたら、高調波信号の高調波が適切に位相整合されるようにしても良い。いくつかの実施形態では、高調波信号の相対的な位相シフトは、１周期をサブ帯域の数で割った時間シフトだけ位相に関して間隔を空けるようにしても良い。
【００６９】
クロック・サイクル全体に比較してパルスが短くなれば、高調波の含有がもっと豊富になる。例えば、２出力又は３出力スイッチについては、０次高調波（ＤＣ）及び１次高調波が使用される。４出力又は５出力スイッチについては、０次高調波、１次高調波及び２次高調波を使用できる。６出力又は７出力スイッチについては、０次高調波、１次高調波、２次高調波及び３次高調波を使用できる。Ｎが増加するほどパルスが狭くなり、それによって、高調波の含有がもっと豊富なものを生成する。制御信号１８８は、１次高調波の基本周波数か、上述した他の適切な高調波周波数を有する信号としても良い。
【００７０】
入力信号１８２の全帯域は、全パスを通過する、つまり、出力パスの夫々に行く（例えば、１８４、１８６から第Ｎ番出力１８７まで）
【００７１】
例えば、スイッチ１８０を参照すると、制御信号１８８は、３４ＧＨｚの基本周波数を有する矩形波としても良い。スイッチングの結果として、出力１８４は、制御信号の周期の半分の間は入力信号１８２を受け、周期の反対の半分の間は約ゼロである。事実上、出力１８４は、入力信号１８４に矩形波を乗算したものであり、３４ＧＨｚでゼロと１の間を変動する。こうした矩形波は、数式３で表すことができる。
【００７２】
【数３】
2017009608.tif 000005
【００７３】
数式３は、このような矩形波のテイラー級数展開である。ＤＣと最初の２つの高調波を載せている。ここで、Ｆ１は、３４ＧＨｚである。成分の振幅は異なるものの、数式１及び３は、類似する高調波を含んでいる。
【００７４】
出力１８６は、出力１８４と同様であるが、入力信号１８２が出力１８６に送られる時間周期は、出力１８４に比較して反転している。その効果は、再度、入力信号１８２に、数式４で定義される矩形波を乗算したものと同様となる。
【００７５】
【数４】
2017009608.tif 000006
【００７６】
数式３と同様に、数式４は、数式２に記載された高調波信号と類似する。このように、スイッチ１８０のスイッチングの乗算効果は、上述の分配信号を高調波信号に混合処理するのとほぼ同様である。加えて、この例では、スイッチは、スプリッタ１０並びに高調波ミキサ１８及び２４の両方の役割もする。しかし、他の実施形態では、スイッチ１８０は、単極単投スイッチとして、１つの高調波ミキサとして作用するとしても良い。
【００７７】
ＤＣ成分及び１次高調波の相対的な振幅は異なるが、こうしたバランスの悪さは、適切なパス中の補償フィルタを通すことで補正できる。例えば、上述した周波数Ｆ１／２及び周波数Ｆ１間のサブ帯域は、ベースバンド・サブ帯域に比べて、結合器５８における再結合の間、異なる利得が適用されるようにしても良い。
【００７８】
加えて、上記数式３及び４は、３次高調波も記載している。いくつかの実施形態では、３次高調波が望ましいことがある。しかし、もしなければ、こうした高調波の効果は、適切なフィルタ処理で補償できる。例えば、入力信号１２は、周波数Ｆ１より上の周波数成分を除去するためにフィルタ処理されても良い。このため、３＊Ｆ１の周波数で混合するような、こうした周波数成分は存在しないようになる。更には、デジタイザの前のフィルタ処理によって、エイリアシングによってデジタル化信号に影響を与えかねない任意の高次周波数成分を除去できる。
【００７９】
アナログ不整合（ミスマッチ）が原因のインタリーブ・エラーの場合には、混合処理クロックの振幅及び位相についてハードウェアを調整しても良い。次に、その調整では、インタリーブ不整合（ミスマッチ）による疑似信号（spurs）を最小化するよう校正しても良い。これに代えて、又は、上記やり方に加えて、ハードウェア不整合の特性を調べ、線形時間可変補正フィルタを用いて、インタリーブ疑似信号をキャンセルするようにしても良い。更に、場合によっては、スイッチが完璧には動作しないかもしれない。例えば、正常状態からずれたスイッチでは、１方向において他方向でよりも多くの時間を費やし、これによって、デューティー・サイクルにスキューを起こすことがある。デジタル高調波ミキサ４６及び５２は、アナログ高調波信号２０又は２６中に存在することがある位相及び振幅エラーを、デジタル高調波信号４８又は５４の振幅又は位相を微調整することによって、補償する構成しても良い。
【００８０】
図１０は、他の高調波ミキサの例である。スイッチング回路２００は、２つの入力信号２０２及び２０４を、制御信号２０６に応答して、出力２０８及び２１０に交互にスイッチするように構成される。制御信号２０６は、スイッチング回路２００の中のスイッチがスイッチ動作可能となるように、再度、矩形波又は他の同様な信号としても良い。制御信号２０６の半サイクルの間、入力信号２０２が出力２０８にスイッチされる一方、入力信号２０４は出力２１０にスイッチされる。残りの半サイクルの間は、入力信号２０２が出力２１０にスイッチされる一方、入力信号２０４は出力２０８にスイッチされる。
【００８１】
いくつかの実施形態では、入力信号２０４は、入力信号２０２を反転及び拡大／縮小したものとしても良い。こうした上述の入力及びスイッチングの結果として、図９Ａのスイッチ１８０に関して上述したレベルから、ＤＣと他の高調波がバランスを取り戻す。例えば、入力信号２０４は、入力信号２０２の分数で且つ反転したものとしても良い。図９Ａのスイッチ１８０を用いた１及び０の間のスイッチングに代えて、出力端子２０８及び２１０の有効出力は、例えば、１と（２−π）／（２＋π）の間でスイッチングするとしても良い。このように、複数の高調波間で所望のバランスとなるように、振幅及びＤＣレベルを希望に応じて調整しても良い。
【００８２】
図１１は、高調波ミキサの別の例を示す。高調波ミキサ１７０は、スプリッタ１７２、ミキサ１７５及び結合器１７７を含む。スプリッタ１７２は、入力信号１７１を信号１７３及び１７４として分配するよう構成される。信号１７４は、結合器１７７に入力される。信号１７４は他の信号と混合されないので、信号１７４は、上述の高調波ミキサのＤＣ成分としての役割を果たす。
【００８３】
信号１７３は、ミキサ１７５に入力される。信号１７６が、信号１７３と混合される。いくつかの実施形態では、信号１７６は、上述の周波数Ｆ１のような単一の高調波としても良い。もし追加の高調波を希望するなら追加のミキサを用意すれば良く、夫々の出力は結合器１７７で結合される。
【００８４】
別の実施形態では、信号１７６が複数の高調波を含んでも良い。ミキサ１７５のポートの帯域幅が所望の周波数範囲を収容できる限り、１つのミキサ１７５を利用できる。しかし、上述の高調波信号のＤＣ成分は、異なるパスによって結合器１７７に渡されるので、信号１７３及び１７６を受けるミキサのポートは、ＤＣに至るまで動作する必要はない。従って、広く多種のミキサを用いることができる。信号１７９及び１７４が結合器１７７で結合された時点で、出力信号１７８は上述の混合信号とほぼ同様となり得る。
【００８５】
いくつかの実施形態では、スプリッタ１７２は、入力信号１７１を対称に分配できるが、対称に分配する必要はない。スプリッタの信号１７４を出力する側は、上述のフィルタ処理カットオフ周波数以上の帯域幅を持つようにしても良い。スプリッタ１７２の信号１７３を出力する側は、信号１７６の高調波が中心に来る周波数範囲であって、上述のフィルタ処理カットオフ周波数の２倍以上の帯域幅を持つ周波数範囲を持つようにしても良い。言い換えると、スプリッタ１７２の周波数応答は、各パスについて等しい必要はなく、希望に応じて設定しても良い。
【００８６】
図１２は、図９Ａの一般的な形態の高調波ミキサの別の例である。この実施形態では、高調波信号２２４は、トランス２２５を通して、ミキサと同様なダイオード・リング２２０に入力できる。入力信号２２２は、トランス２２５のタップに入力できる。従って、高調波信号２２４に応じて、入力信号２２２は、出力端子２２６及び２２８の間でスイッチされる。例えば、高調波信号２２４は、トランスの下部がプラスで上部がマイナスのときに左ダイオード２２７をオンにし、トランスの極性が反対のときに右ダイオード２２９をオンにする。このようにして、入力信号２２２は、出力端子２２８及び出力端子２２６に交互に送られる。いくつかの実施形態では、追加のダイオード・リングを用いて出力端子を終端したり、入力信号２２２のサブ帯域の反転部分を入れて、より高い利得を実現したり、図１０の形態のように、複数の高調波のバランスの悪さを補償したりといったことなどを行うようにしても良い。
【００８７】
いくつかの実施形態では、２つのパス及び重複する２つのサブ帯域が実現される。しかし、上述のように、任意の数のパス及びサブ帯域を用いても良い。このような実施形態では、使用する高調波の数は、１にサブ帯域の数の半分を加えて端数を切り捨てたものにでき、このとき、ＤＣは、０次高調波として含まれる。例えば、３つのサブ帯域については、２つの高調波だけが利用できる。上記周波数範囲を例として用いると、１次高調波は、周波数Ｆ１よりも高い周波数をベースバンド・サブ帯域まで周波数シフトできる。高調波信号の複数の１次高調波は、１２０度の複数の相対位相シフトに位相を合わせるようにしても良い。
【００８８】
従って、結合器５８における結合処理中に、サブ帯域が適切な周波数範囲にあるときは、サブ帯域のスペクトラムは、０度の相対位相シフトのような同じ位相シフトを持つことになる。対照的に、適切でない周波数範囲にある１つのサブ帯域の３つの成分は、位相に関して互いに１２０度だけずれる。結果として得られるスペクトラムは、適切でないサブ帯域を除去するように相殺的に結合する。更にパスとサブ帯域が追加されたら、複数の高調波信号の高調波の位相を適切に合わせるようにしても良い。いくつかの実施形態では、高調波信号の相対的な位相シフトは、１周期をサブ帯域の数で割った時間シフトだけ位相に関して間隔を空けるようにしても良い。
【００８９】
上述してきた実施形態では、デジタル化信号は、ほぼ直ぐに処理されるものとしたが、こうしたデジタル化後の処理は、希望があれば、遅らせることができる。例えば、デジタイザ３０及び３２からのデジタル化データは、後で処理するために、メモリに蓄積することができる。
【００９０】
更には、デジタル的なフィルタ処理、混合処理及び結合処理は、別々の動作として説明してきたが、こうした動作を組み合わせて、他の機能などに組み入れても良い。加えて、上述の説明は、理想的な成分を仮定していたので、こうした処理に追加の補償を適切に導入し、理想的でない成分を補正するようにしても良い。更には、デジタル化信号を処理するとき、周波数範囲の変更、混合処理などは、そうした変化を表すのに、より高いサンプル・レートが必要ということになる。このとき、デジタル化信号であれば、必要に応じて、アップサンプル、補間などができる。
【００９１】
上述したデジタル高調波ミキサ４６及び５２は、アナログ高調波信号２０又は２６中に存在することがある位相エラーを、デジタル高調波信号４８又は５４の振幅又は位相を微妙に調整することによって補償するよう構成できる。種々の信号成分の時間又は温度に対する遅延によるシフトは、許容量を超える位相シフトの原因となることがある。アナログ高調波信号の生成回路、アナログ・ミキサ、チャンネルのアナログ回路からデジタル回路に到るまでなどにおける遅延シフトは、全て、アナログ・ミキサ１８及び２４とデジタル・ミキサ４６及び５２との間のそれぞれにおいて、位相エラーの原因となる。
【００９２】
もし位相エラーが補正されず、位相エラーが混合処理されると、再構成波形の上位帯域内の周波数成分に等しい位相エラーをもたらし、システムのステップ応答における歪みにつながる。加えて、振幅エラーは、クロスオーバー（重複）帯域内の周波数成分に、後述の如く、その周波数成分を表す非コンバート・ベクトルと２回コンバート・ベクトルとして生じ、よって、振幅エラーは、再構成処理の最後近くにおいて一緒に加算されたときに、適切に整合しないことになろう。
【００９３】
本発明による試験測定装置の実施形態の中には、図１３に示すように、補償信号（校正信号）発振器３００及びスイッチ３０２を含むものがある。補償信号発振器３００からの補償発振信号３０４は、非同期時間インターリーブ（ＡＴＩ）デジタイザの入力へとスイッチ３０２を介して切り換えて供給できる。補償信号発振器３００は、詳しくは後述のように、位相及び振幅エラーを求め、もって、これら位相及び振幅エラーを除去するのに利用できる。
【００９４】
補償信号発振器３００及びスイッチ３０２は、ＡＴＩデジタイザ用の集積回路内に含まれるので、システムに対するコスト及び消費電力の追加的な増加は、ほとんど無視できる程度である。更に、システムが、クロスオーバー帯域内の周波数に補償信号発振器３００を設定するための適切な同調電圧を必ず見つけられるように、補償信号発振器３００は、ＡＴＩデジタイザ用集積回路で処理するであろうと思われる中心周波数の近辺よりは、確実に広い周波数レンジに渡って同調可能なものとする。
【００９５】
補償信号発振器３００からの補償信号３０４の周波数は、クロスオーバー帯域内に同調されるので、補償信号３０４は、そのオリジナル（即ち、非コンバート）周波数と、ダウン・コンバートされてから更にデジタル的にアップ・コンバートされる（２回コンバート又は単に２コンバート）周波数成分との両方で、ＡＴＩデジタイザの１つのＡＤＣチャンネルを伝わる。補償信号３０４のオリジナル周波数成分の位相は、アナログ及びデジタル高調波信号間の位相エラーに影響されることはないが、２回コンバートされた成分の位相は影響される。
【００９６】
位相エラー値は、位相エラーに影響されたなかった補償信号３０４のオリジナル周波数成分と、ＡＴＩデジタイザのＡＤＣチャンネルを通過して位相エラーに影響された２回コンバート成分とを比較することによって求めることができる。これら値の比較によって、そのＡＤＣチャンネル中のアナログ及びデジタル・ミキサ間の位相エラー値が得られる。次に、この位相エラーを用いて、上側のＡＤＣチャンネルの場合なら、アナログ・ミキサ１８又はデジタル・ミキサ４６のどちらかの混合処理機能を調整できる。ミキサ１８又は４６の一方の混合機能を調整したり、図１３の下側のＡＤＣチャンネルの場合なら、ミキサ２４又は５２の一方の混合機能を調整することによって、再構成波形から位相エラーを除去できる。これに代えて、デジタル・ミキサ４６及び５２への入力における位相シフトは、出力における位相シフトを生じさせるので、上側ＡＤＣチャンネルのデジタル・フィルタ３６の遅延を変化させるか、又は、下側ＡＤＣチャンネルのデジタル・フィルタ４２の遅延を変化させることによって、位相エラーを除去しても良い。
【００９７】
好ましくは、補償信号発振器３００の補償信号３０４は、前もってではなくて、被試験信号を取り込んだ直後にスイッチ３０６を切り換えて入力端子に供給することで、デジタル・ミキサ４６及び５２の混合機能を補正するか、又は、デジタル・フィルタ３６及び４２の遅延を補正するために、位相エラーの測定値を利用できるようにすると良い。この情報は、ＡＴＩ信号再構成をポスト・アクイジション（信号データを取り込んだ後で必要な処理をすること）で行う場合に初めて必要となる。
【００９８】
図１４に示すように、上側ＡＤＣチャンネルのデジタイザ３０及びフィルタ３６の間にメモリ４００を設け、下側ＡＤＣチャンネルのデジタイザ３２及びフィルタ４２の間にメモリ４０２を設けるようにしても良い。これによって、信号取込みを行ってから、デジタル化混合信号３４及びデジタル化混合信号４０を、それぞれのフィルタ３６及び４２に送る前に、メモリ４００及び４０２にそれぞれ蓄積できる。
【００９９】
デジタル化混合信号３４及びデジタル化混合信号４０をメモリ４００及び４０２に蓄積した後、スイッチ３０２は、ユーザからの入力（指示）がなくても、補償信号発振器３００からの補償信号３０４の供給を自動的に開始するようにしても良い。例えば、デジタル・シグナル・プロセッサ（ＤＳＰ）、プログラマブル・ロジック・デバイス、汎用プロセッサその他の処理システムを利用すれば、必要な適切な周辺デバイスと合わせて、補償信号発振器３００からの補償信号３０４に自動的に切り換えることができる。上述のように位相エラーを求めることができ、デジタル・ミキサ４６及び５２の混合処理機能又はデジタル・フィルタ３６及び４２の遅延量を調整できる。混合機能又はフィルタの遅延量を位相エラーに基いて変更したら、図１に関して上述したように、ＡＤＣチャンネルの残りの部分を用いてデジタル化混合信号３４及び４０を処理できる。
【０１００】
信号を取り込んだ後に補償を実行することで、補償モードと信号取込みモードとの間における位相ドリフトの影響を最小限にできる。これは、トリガ・イベントを待ち続けて、信号取込み状態が長時間続いた場合では、その間に位相ドリフトが生じている場合もあり得るという点から考えて有益である。トリガ・イベントを待ち続けて、どのくらい長い間、信号取込み状態を続けることになるかを事前に知る方法はないので、信号取込み前の補償の実行は、信号取込み前の任意の時点とする。しかし、もしシステムの位相安定性が充分に良いなら、補償プロセスは信号取込みの前に実行しても充分であることも多い。更に、もしユーザが補償が必要だと判断したら、ユーザが、試験測定装置のメニューを使って補償を開始させても良い。
【０１０１】
補償信号発振器３００がイネーブルにされると、入力信号の取込みは、スイッチ３０２によって自動的にオフになって、補償信号３０４に切り換えられ、ユーザによる操作への関与無しに、補償が実行されるようにしても良い。更に、トリガ・イベントが検出された後、ユーザの入力（指示）無しに、プロセッサなどを用いて、上述のように、補償信号３０４に切り換えられるようにしても良い。補償信号発振器３００も、各信号取込み処理の後に自動的にオンになって、位相エラー又は振幅エラーを求めるために補償信号３０４を供給しても良い。
【０１０２】
デジタイザ３０及び３２は、アナログ・ミキサを通過する非コンバート信号が同時にサンプルされないという状況で、それぞれのサンプリング・クロック間の位相ドリフトに苦しむことがある。また、デジタイザ３０及び３２自身も、その有効サンプル・レートを実現するために、同期時間インタリーブのような、インタリーブ技術を採用することがある。この場合、デジタイザ３０及び３２内のインタリーブされた信号取込みデータのパイプ（複数の並行する処理）は、同様に、それぞれのサンプリング・クロックの位相ドリフトに苦しむことがある。この場合も、補償信号発振器３００を利用して、ＡＴＩフロントエンドを介して、各ＡＤＣチャンネルに補償信号３０４を供給し、各ＡＤＣチャンネル内又は複数ＡＤＣチャンネル間の信号取込みデータのパイプの位相エラーを求めることができる。これは、補償信号発振器３００をクロスオーバー帯域外に同調させて、これによって各ＡＤＣチャンネルの帯域幅内で、アナログ・ミキサ１８及び２４から１つのトーン（tone）だけが出力されるようにすることで実現できる。これに代えて、もし補償信号発振器３００の周波数をクロスオーバー帯域内に留めるなら、各ＡＤＣパイプの位相を測定するのに利用されるサイン・フィット（正弦曲線近似、正弦曲線へのあてはめ）アルゴリズムを非コンバート周波数成分だけに合わせて、イメージ成分には合わないように設定しても良い（又は、その逆としても良い）。
【０１０３】
測定された位相エラーは、デジタル・フィルタ３６及び４２の位相応答を調整し、サンプリング・タイム・エラーの影響を補正するのに利用できる。一方のデジタル・フィルタの遅延を他方のデジタル・フィルタに対して調整することで、デジタイザ３０及び３２間の位相エラーを補正できる。もしデジタイザ３０及び３２が内部的にインタリーブされているなら、パイプに依存した位相シフトをデジタル・フィルタ３６及び４２のそれぞれで利用して、デジタイザ３０及び３２それぞれの位相エラーを補正しても良い。これに代えて、これら位相エラーを信号取込みパイプのサンプル・クロック・タイミングを調整するのに利用し、後続の信号取込みにおけるエラーを最小とするようにしても良い。
【０１０４】
補償信号発振器３００は、負性抵抗を生成するクロス結合されたＮＰＮ型差動ペア増幅器と、公称周波数を設定する短絡伝送ライン・スタブとから構築できる。補償信号発振器３００は、差動ペア増幅器中のエミッタ電流を設定することで、オンになって同調される。電流が発振を維持するのに充分な相互コンダクタンスを供給するまで充分に大きくなれば、そこからの更なる電流の増加は、デバイスの入力容量の増加に貢献し、その結果として、この入力容量が伝送ラインの負荷となって、共振周波数を低くする。即ち、周波数調整可能な補償信号発振器３００は、少なくとも１つのバイポーラ接合トランジスタの入力容量の変化によって主に同調（周波数変更）される。
【０１０５】
入力容量による同調処理を利用すると、こうした周波数で同調する可変容量ダイオード（バラクタ）に比較して、相対的に広く且つ線形な同調レンジが実現できる。同調レンジが広いと、処理をモデル化する際の不確実さや、処理の変動があっても、容易に対応可能となる。もし補償信号発振器３００の同調レンジの広さが原因で補償用信号取込みの間に周波数の不安定さが生じる場合、取り込まれた補償信号データ（記録データ）は、複数の短いセグメントに分割され、各セグメントで潜在的に異なる周波数に応じた別々のサイン・フィットを利用して、位相エラーが分析される。各セグメントにおける非コンバート成分と２コンバート成分間で測定された位相エラーは、アナログ及びデジタル高調波信号間の位相エラーを表し、使用された補償信号の正確な周波数から独立している。よって、セグメントの位相エラー測定値の結果は、平均化されて、単一の長い記録データと同じノイズ除去状態（noise immunity）となる。
【０１０６】
簡単に上述したように、振幅エラーも補償信号発振器３００を用いて求められる。振幅エラーを求めるため、クロスオーバー帯域内で対称的に対向する少なくとも２つの周波数に渡って、補償信号３０４でＡＴＩデジタイザの入力信号が周波数掃引されるようにする。入力信号の上述の周波数がクロスオーバー帯域の中心周波数より下の場合には、コンバートされた周波数と入力周波数とにおけるデジタル化信号の振幅の比率は、変換利得（conversion gain）とデジタル周波数応答ロールオフの積となるであろう。入力信号の上述の２つ目の周波数がクロスオーバー帯域の中心周波数より対称的な上の位置の場合には、コンバートされた周波数と入力周波数とにおけるデジタル化信号の振幅の比率は、変換利得とデジタル周波数ロールオフの積となるであろう。これら２つの振幅比の幾何平均は、変換利得を表す。そして、アナログ混合関数信号２０及び２６又はデジタル混合関数信号４８及び５４は、変換利得が所望値（通常１.０）となるように調整される。
【０１０７】
図１４及び１５を参照すると、本発明の実施形態としては、アナログの信号をデジタル化するデジタル化システムをリアルタイムで校正するシステムもある。これは、図１３及び１４における補償信号発振器３００のようなシステム内部の補償信号発振器が、入力信号１２の全帯域幅に広がる出力周波数を生成できないような状況において、デジタル化システムをリアルタイムで校正する。例えば、７０ＧＨｚまでの周波数成分を有する入力信号を受ける試験測定システムでは、補償信号発振器３００は、３０ＧＨｚから４０ＧＨｚ程度の周波数レンジで出力信号を生成できる。
【０１０８】
更に、本発明の実施形態としては、入力信号の周波数に応じて変化するハードウェアのエラーを補償するシステム及び方法もあり、これによって、入力信号の全周波数レンジに渡って、システムの特性を最適化できる。後述のように、本発明の実施形態によって、工場での校正時に、全周波数レンジに渡る特性の測定（評価）が可能となり、更に、ハードウェア・エラーの要素（好ましくは、遅延とスキュー）を測定するのに補償信号発振器を利用し、測定されたハードウェア・エラーを工場で生成したルックアップ・テーブルに入れるインデックス（index：指標、目印）として利用する。このとき、このルックアップ・テーブルには、予め求めた補正フィルタ係数の複数のセット（sets）が記憶されている。
【０１０９】
上述のように、ハードウェア・エラーの特性を測定でき、線形時間可変補正（linear、time-varying correction）フィルタを用いて、インタリーブ疑似信号をキャンセルするようにしても良い。例えば、ＬＴＰ（linear、time-periodic）フィルタ７０のような線形時間可変補正フィルタを、結合器５８の出力端子のような再構成ＤＳＰシステムの最後部に挿入し、ハードウェアのミスマッチ・エラーを補正しても良い。こうしたハードウェア・エラーとしては、インタリーブされる各ＡＤＣサブ・チャンネル内におけるＡＤＣサブ・チャンネル間エラー、２つのＡＤＣサブ・チャンネル自身間のエラーがある。ＬＴＰ補正フィルタは、上述したシンプルなタイミング・エラーより、もっと複雑なハードウェア・エラーでも補正できる。こうした複雑なエラーとしては、例えば、入力信号の周波数に応じて変化するタイミング・エラー（time error）がある。ＬＴＰフィルタのパラメータ値としては色々な値を設定可能ではあるが、一例としては、ＬＴＰフィルタ７０が、インタリーブされたＡＤＣサブ・チャンネルのサンプリング期間とマッチングすると共に、混合処理クロックの１３と１／３ｐｓ（ピコ秒）の期間の整数倍である８０ｐｓ（ピコ秒）の期間（period）を有するとしても良い。ある実施形態では、７５ＧＨｚの混合処理クロック（mixing clock）は、ミキサ１８及び２４のようなミキサに結合され、１２.５ＧＨｚのシステム・クロックから生成される。周波数乗算回路のハードウェア的な不完全さのため、生成される混合処理クロックは、望ましい6倍の信号に加えて、１２.５ＧＨｚの整数倍において、ある程度の残留疑似信号（residual spurs）を含む。
【０１１０】
こうした混合処理疑似信号は、ＡＤＣサブ・チャンネルのインタリーブ・ミスマッチによって生成される疑似信号と全く同じ周波数における疑似信号データをデジタル・データ（記憶されたデジタル・データ）中に生成するが、本願で開示する技術を用いて、同じＬＴＰフィルタ回路によって補正するようにしても良い。しかし、周波数依存性のタイミング・エラーやクロックの疑似信号に関連した混合処理エラーを補正するようにＬＴＰフィルタを校正するには、デジタイザ・システムの入力帯域幅全体に広がる複数の入力周波数において、そのハードウェア・エラーを測定する必要がある。こうした入力帯域幅全体に広がる周波数の信号を生成する機能をデジタイザ・システム自身に組み入れようとすると、通常、コスト的に高くなり過ぎるために実現が難しく、そのため、ＬＴＰフィルタの校正は、工場において、適切な信号源を用いて、実行せざる得ない状況にある。
【０１１１】
本願で説明するようなオシロスコープは、工場で校正されたものであるが、出荷後の動作環境は、工場の環境とは同じではないことが多い。試験室では、例えば、温度や湿度を変更することがあり、オシロスコープの部品の中には、時間に伴って性能が変動（drift：ドリフト）するものもある。一般に、環境の条件（温度及び湿度）が原因で生じる試験測定システムの最も大きなハードウェア的変動は、複数のＡＤＣチャンネルのお互いのクロックの相対的な位相変動や、アナログ混合処理機能部分に比較したＡＤＣチャンネルのクロックの相対的な位相変動として現れる。温度による位相変動だけであれば、ハードウェアの温度係数の特性を求め、測定温度に応じてリアルタイムでハードウェアを調整するのも比較的簡単である。しかし、オシロスコープの部品が形成された印刷基板に吸収された湿気の量を正確に測定するのは、比較的困難である。また、環境条件が原因で生じるエラーの中には、デジタル混合処理機能の位相やデジタル・ミキサの前のデジタル・フィルタの遅延を調整することで、補正できるものもある。しかし、こうした校正技術では、同じ周波数で生じるＡＤＣサブ・チャンネルのインタリーブ・ミスマッチ疑似信号の位相に対する、７５ＧＨｚのアナログ混合処理機能における望ましくない１２.５ＧＨｚの高調波（複数）が原因で生じる疑似信号の位相の変化を完全には補正できない。よって、詳しくは、後述するように、本発明の実施形態は、内蔵校正発振器を用いて、オシロスコープ中のミキサを駆動するクロックの位相とスキューを直接監視（モニタ）する。そして、ＤＳＰは、測定された位相及びスキューに基いて、事後的に測定されたエラーを考慮するように変更される。
【０１１２】
実施形態によっては、図１５及び１６に示したようなＤＳＰの変更は、プログラマブルなＬＴＰフィルタ７０の新しいフィルタ係数のセットを生成することによって実行される。別の実施形態では、ＤＳＰの変更は、例えば、図１５及び１６の時間調整部７４及び７６を用いて、ミキサ４６及び５２を駆動するクロックを調整し、更に、ＬＴＰフィルタ７０の新しいフィルタ係数のセットを生成することによって実行しても良い。どちらかの方法を用いることによって、クロックの遅延とスキューの両方に関するシフトを補正できる。ある実施形態では、クロック遅延が、デジタル領域におけるデジタイザ３０及び３２へのクロックと比較した、アナログ領域におけるミキサ１８及び２４へのクロック間の遅延として測定される。また、クロック・スキューは、デジタイザ３０及び３２それぞれへのクロック自身間の特定のスキューを測定することによって測定しても良い。
【０１１３】
特定のハードウェア状態（温度、湿度など）について、ＬＴＰ補正フィルタ７０の理想的な係数セットは、例えば、特許文献４に開示された方法によって計算しても良い。しかし、特許文献４に記載があるように、こうした計算には、デジタイザの周波数レンジ全体に広がる出力周波数を有する信号源を用いる必要がある。図１３及び１４に示すような補償信号発振器３００の周波数レンジは、多くの場合、デジタイザの周波数レンジ全体に渡って調整することはできず、逆に、典型的には、周波数レンジ全体の一部分にしか調整することができない。よって、特許文献４が開示する技術に従ったフィルタ係数の計算は、全ての場合において利用できるわけではない。補償信号発振器がデジタイザの全周波数レンジを出力できない場合には、これに代えて、本発明の実施形態による技術を利用しても良い。
【０１１４】
本発明の実施形態には、図１５及び１６に示すように、ＬＴＰフィルタ７０に結合されたルックアップ・テーブル（ＬＵＴ）７２がある。ＬＵＴ７２は、動作時の様々の状態を補正するためのＬＴＰフィルタ７０の係数を記憶している。このため、動作中は、動作状態がＬＵＴ７２へ伝えられ、続いて、ＬＵＴ７２がＬＴＰフィルタ７０の適切なフィルタ係数を選択し、現在の動作状態を補正する。
【０１１５】
最初、ＬＵＴ７２に記憶されるフィルタ係数を生成するため、オシロスコープ等の装置は、最初に、全周波数レンジをカバーした発振器を用いて、工場で校正される。続いて、クロック遅延やクロック・スキューなどのエラー状態を、意図的に装置に発生させる。次に、意図的に発生させたエラー状態を補正するＬＴＰフィルタ７０の係数を生成してＬＵＴ７２に記憶すると共に、それら係数を特定のエラー状態と関連づける。そして、このサイクルを、新たに意図的に装置に発生させたエラー状態を用いて繰り返し、新たなＬＴＰフィルタ７０の係数セットを生成して、ＬＵＴ７２に記憶すると共に、その係数セットをその新しいエラー状態に関連づける。このプロセスを、必要なＬＵＴ７２のサイズに応じて、必要なだけ繰り返す。
【０１１６】
ある実施形態では、ＬＵＴ７２への入力データは、クロック遅延及びクロック・スキューの２つの測定に基づいて記憶される。こうした実施形態では、ＬＵＴ７２は、特定のクロック遅延及びスキュー 値で選択された２次元配列の形態で、様々な係数セットを記憶する。クロック遅延及びスキューは、お互いに独立しているので、１つの特定の遅延値が、これに関連する複数の異なるスキュー値を有するということがあり得る。また、その逆も成り立ち、１つの特定のスキュー値が、いくつかの異なる遅延値の係数を有することがあり得る。図１７は、係数値を記憶している２次元配列を示す。係数セット１、係数セット１２などのような種々の係数が、２次元配列中のインデックスを付けた位置に記憶される。後述のように、動作時において、装置は、クロック遅延及びクロック・スキューを測定し、続いて、測定値を特定の係数セットを選択するためのＬＵＴへのインデックスとして利用する。例えば、もしクロック・スキュー値Ｂと共に遅延値Ｄが測定されたら、ＬＵＴ７２から係数セット１４が選択される。続いて、上述のように、係数セットの値、この例では、係数セット１４として特定された値は、ＬＴＰフィルタ７０に記憶される。このとき、係数セットの値は、遅延及びクロック・スキューの特定の組み合わせのために予め計算されたものである。こうして、装置は、環境に応じた動作状態に関して、補正される。
【０１１７】
クロック遅延及びクロック・スキューの値は、正の値もあれば、負の値もある。図１７の例では、例えば、クロック遅延値「Ａ」及び「Ｂ」を負とし、クロック遅延値「Ｃ」及び「Ｄ」を正としても良い。
【０１１８】
本発明の概念によれば、図１７では２次元配列として示しているが、特定の測定値に関する任意の個数のインデックス値への拡張しても良い。また、装置が工場での校正状態かほぼ校正状態にあるということもあり得るので、図１７で示した２次元配列が、ゼロ・クロック遅延及びゼロ・スキューで定まるインデックスの位置に、特定の係数セットを更に有していても良い。ある実施形態では、ＬＵＴ７２が、ゼロ・クロック遅延及びゼロ・スキューのための中央値を含めて、測定されたクロック遅延について５個の異なる値を有し、測定されたスキューについて３個の異なる値を有するとしても良い。
【０１１９】
ある実施形態では、ＬＵＴ７２上で、測定されたクロック遅延及びクロック・スキューが交差する位置に最も近い特定の係数セットを、ＬＵＴ７２から選択するようにしても良い。更に別の実施形態では、インデックスとは少し異なる特定の係数値を生成するのに、補間を利用してもよい。例えば、もしクロック遅延は「Ａ」として測定されたものの、測定されたスキュー値は、「Ｃ」と「Ｄ」の間に入るのであれば、係数セット３と係数セット４の間に、補間によって求めた係数値からなる係数セットを挿入しても良い。係数を生成するのには、実際に測定した遅延及びスキュー値に近いＬＴＰフィルタ７０のフィルタ係数の値を求めるための２次元線形補間、スプライン近似（spline fitting）やその他の補間方法など、別の技術を利用しても良い。こうした補間方法によれば、ある程度のレベルの正確さを維持しつつ、２次元配列ＬＵＴ７２中の校正及び記憶するＬＴＰフィルタの係数セットを少なくでき、工場での校正時間を節約できる。
【０１２０】
ＬＵＴ７２に係数を入力する方法は、例えば、次のように行うことができる。ＬＴＰフィルタ７０は、工場で複数回校正される。最初、ＬＴＰフィルタ７０は、ゼロ・クロック遅延及びゼロ・スキューで校正される。ＬＵＴ７２の名目的な（nominal：公称値の）係数のセットが生成され、初期係数として記憶される。続いて、種々の係数の値を生成するため、クロックの位相とスキューが意図的にゼロ以外に調整される。例えば、あるＡＤＣチャンネルを（遅延＋スキュー／２）の時点でサンプルを行うように調整し、別のＡＤＣチャンネルを（遅延−スキュー／２）の時点でサンプルを行うように調整する。そして、その遅延及びスキューの組み合わせを補償するためのＬＴＰフィルタ７０用の係数が生成される。この処理が、装置を使用する現場で測定を行う可能性があり得る種々の条件について、ＬＵＴ７２が係数で完全に満たされるまで、別のクロック遅延値及びクロック・スキュー値で繰り返される。校正し、ＬＴＰフィルタ７０の係数をＬＵＴ７２のような２次元配列に蓄積した後、ハードウェアのクロック位相の制御は、最後の工場校正において、名目値（遅延＝スキュー＝０）に戻る。動作時、入力信号データの取込み（アクイジション）の後、補償信号発振器３００を実際のクロック位相（これは、名目値から変動することがある）を測定し、実際の（effective：実効の）遅延及びスキューを計算するのに利用でき、これらの値を校正されたＬＴＰフィルタ係数の２次元配列へのインデックスとして利用し、測定されたクロック遅延及びスキューに適したＬＴＰフィルタ係数を見つける。そして、選択した係数がＬＵＴ７２から選ばれ、適切な動作のためにＬＴＰフィルタ７０に記憶される。
【０１２１】
通常、補償処理は、装置が信号を取り込んだ後に実行される。例えば、信号は、デジタル化され、図１６のメモリ４００及び４０２のようなメモリ中に取り込まれて記憶される。続いて、補償信号発振器３００を用いて、クロック遅延及びクロック・スキューが測定される。次に、そのクロック遅延及びクロック・スキューの値が、ＬＵＴ７２へのインデックスとして利用され、特定の係数がＬＴＰフィルタ７０にロードされる。そして、この処理は続き、ＬＴＰフィルタ７０を有する残りのチャンネル（図示せず）においても、先に記憶された信号の補償処理が実行される。
【０１２２】
補償処理は、典型的には、信号の取込み（アクイジション）の後に実行されるが、信号の取込みの前に行っても良い。また、補償処理は、信号の取込み毎に行っても良いし、一定の周期毎のみに行っても良い。更に、補償処理は、設定した周期で行っても良い。いくつかの実施形態では、複数の信号が順次取り込まれ、続いて、単一の補償処理が実行されて、取り込まれた複数の信号の全てに適用される。こうした補償処理は、これら信号が取り込まれる前に行っても良いが、好ましくは、取り込まれた後に行われる。
【０１２３】
頻繁に信号取込みを行う場合では、ある信号取込みから次の信号取込みとの間で、ハードウェアのクロック位相にあまり大きな変動がない場合もあるかもしれない。そこで、時間を節約するため、もし遅延及びスキューの測定値が前とほぼ同じならば、ソフトウェア処理で、各信号取込みの後にクロック位相を測定するものの、補間ステップは飛ばし、先のＬＴＰフィルタ７０の係数を再利用しても良い。この方法によれば、係数をロードすることで発生する遅延を省くと共に、もし上述した補間技術を利用した場合には発生する遅延も省くことができる。これに代えて、もしユーザが高速かつ頻繁な信号取込みを要求した場合（例えば、高速フレーム・モードを使う場合）では、ソフトウェア処理が、信号取込みと信号取込みとの間での補償信号発振器の使用を完全に飛ばし、その代わりに、この複数の信号取込みのシーケンスの最後における１つだけの校正バースト信号にまとめ、この信号取込みシーケンス内の全ての信号取込みフレームについて使用するＬＴＰ係数を決めるのに、この１つの校正バースト信号を使用するようにしても良い。
【０１２４】
上述の実施形態では、ＬＴＰフィルタ７０にロードする係数を更新するとして説明してきたが、図１５及び１６のミキサ４６及び５２を駆動するクロックを変更することによって、動作環境の変化を、少なくとも一部分だけ補償することも可能である。 図１５及び１６に示すように、時間調整回路７６がミキサ４６に結合されている一方、時間調整回路７４はミキサ５２に結合されている。時間調整回路７４及び７６は、ＬＴＰフィルタ７０の係数を更新しなくても、クロック遅延及びクロック・スキューについて、一部又は完全に補償できる。別の実施形態では、測定されたＡＤＣチャンネルのクロック遅延に基いて、領域を跨がる信号の振幅損失又は位相シフトを避けつつ、時間調整回路７４及び７６を用いてデジタル混合処理機能の位相を更新する技術と、測定されたＡＤＣチャンネルのクロックのスキュー及び遅延に基いて、インタリーブ疑似信号を最小化するためのＬＴＰフィルタ７０の新しい係数を選択する上述の技術とを組み合わせるのに、効果的である。もしこれら２つの技術が動作時に一緒に使用される場合、これら技術を工場での校正でも一緒に使用しても良い。即ち、ＬＴＰフィルタ７０のための２次元配列中の複数の係数を校正する場合、デジタル混合処理機能の位相についても、通常の信号取込み処理中に、デジタル混合処理機能の位相を設定するのと同じやり方で、測定されたＡＤＣチャンネル・クロック遅延に基いて、設定するようにしても良い。
【０１２５】
具体的な実施形態を説明してきたが、本発明の原理は、これら実施形態に限定されるものではないと理解されたい。以下の請求項に記載される本発明の原理から離れることなく、変形及び変更を行うことができる。当業者であれば、例えば、デジタル・フィルタ処理、混合処理、結合処理の順番を入れ替えることで、入力信号のデジタル的な表現を再構成する機能を同様に実現しながら、デジタル処理をもっと効率良く実行する手法を考えることが可能であろう。
【符号の説明】
【０１２６】
１０  スプリッタ
１２  入力信号
１４  分配信号
１６  分配信号
１８  高調波ミキサ
２０  高調波信号
２２  混合信号
２４  高調波ミキサ
２６  高調波信号
２８  混合信号
３０  デジタイザ
３２  デジタイザ
３４  デジタル化混合信号
３６  フィルタ
３８  フィルタ処理デジタル化混合信号
４０  デジタル化混合信号
４２  フィルタ
４４  フィルタ処理デジタル化混合信号
４６  高調波ミキサ
４８  高調波信号
５０  再混合信号
５２  高調波ミキサ
５４  高調波信号
５６  再混合信号
５８  結合器
７０  ＬＴＰフィルタ
７２  ルックアップ・テーブル
７４  時間調整部
７６  時間調整部
６０  再構成入力信号
３００  補償信号発振器
３０２  スイッチ
３０４  補償発振信号
４００  メモリ
４０２  メモリ
【図１】
2017009608.tif 000007
【図２】
2017009608.tif 000008
【図３】
2017009608.tif 000009
【図４】
2017009608.tif 000010
【図５】
2017009608.tif 000011
【図６】
2017009608.tif 000012
【図７】
2017009608.tif 000013
【図８】
2017009608.tif 000014
【図９Ａ】
2017009608.tif 000015
【図９Ｂ】
2017009608.tif 000016
【図１０】
2017009608.tif 000017
【図１１】
2017009608.tif 000018
【図１２】
2017009608.tif 000019
【図１３】
2017009608.tif 000020
【図１４】
2017009608.tif 000021
【図１５】
2017009608.tif 000022
【図１６】
2017009608.tif 000023
【図１７】
2017009608.tif 000024