(57)【要約】【課題】高い複合シールド効果とリフロー時における高い信頼性を両立可能な電子回路パッケージを提供する。【解決手段】電源パターン２５Ｇを有する基板２０と、基板２０の表面２１に搭載された電子部品３１，３２と、電子部品３１，３２を埋め込むよう、基板２０の表面２１を覆うモールド樹脂４０と、モールド樹脂４０の上面４１及び側面４２、並びに、基板２０の側面２７に露出する表面２１のエッジ部を覆い、熱硬化性樹脂材料に磁性フィラーが分散された複合磁性材料からなる磁性膜５０と、電源パターン２５Ｇに接続されるとともに、磁性膜５０を介してモールド樹脂４０を覆う金属膜６０とを備える。本発明によれば、リフロー時に膨張した水分が熱硬化性樹脂材料を介して移動可能となるため、エッジ部における界面剥離を防止することができる。【選択図】図１
2017174948.tif 000002
【特許請求の範囲】
【請求項１】
電源パターンを有する基板と、
前記基板の表面に搭載された電子部品と、
前記電子部品を埋め込むよう、前記基板の前記表面を覆うモールド樹脂と、
前記モールド樹脂の上面及び側面、並びに、前記基板の側面に露出する前記表面のエッジ部を覆い、熱硬化性樹脂材料に磁性フィラーが分散された複合磁性材料からなる磁性膜と、
前記電源パターンに接続されるとともに、前記磁性膜を介して前記モールド樹脂を覆う金属膜と、を備えることを特徴とする電子回路パッケージ。
【請求項２】
前記基板の前記側面は、前記電源パターンが露出する露出部分を含み、
前記金属膜は、前記磁性膜を介することなく前記露出部分を覆うことによって前記電源パターンに接続されることを特徴とする請求項１に記載の電子回路パッケージ。
【請求項３】
前記基板は、前記表面に形成されたソルダーレジストをさらに有し、
前記磁性膜は、前記基板の前記側面に露出する、前記ソルダーレジストと前記基板の前記表面の界面を覆うことを特徴とする請求項１又は２に記載の電子回路パッケージ。
【請求項４】
前記基板は、前記表面に形成された第１の配線パターンをさらに有し、
前記磁性膜は、前記基板の前記側面に露出する、前記第１の配線パターンと前記基板の前記表面の界面を覆うことを特徴とする請求項３に記載の電子回路パッケージ。
【請求項５】
前記磁性膜は、前記基板の前記側面に露出する、前記ソルダーレジストと前記第１の配線パターンの界面をさらに覆うことを特徴とする請求項４に記載の電子回路パッケージ。
【請求項６】
前記基板は、内部に埋め込まれた第２の配線パターンをさらに有し、
前記磁性膜は、前記基板の前記側面に露出する、前記第２の配線パターンと前記基板の界面をさらに覆うことを特徴とする請求項１乃至５のいずれか一項に記載の電子回路パッケージ。
【請求項７】
前記磁性フィラーは、フェライト又は軟磁性金属からなることを特徴とする請求項１乃至６のいずれか一項に記載の電子回路パッケージ。
【請求項８】
前記磁性フィラーの表面が絶縁コートされていることを特徴とする請求項７に記載の電子回路パッケージ。
【請求項９】
前記金属膜は、Ａｕ、Ａｇ、Ｃｕ及びＡｌからなる群から選ばれた少なくとも１つの金属を主成分とすることを特徴とする請求項１乃至８のいずれか一項に記載の電子回路パッケージ。
【請求項１０】
前記金属膜の表面が酸化防止被覆で覆われていることを特徴とする請求項１乃至９のいずれか一項に記載の電子回路パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子回路パッケージに関し、特に、電磁気シールド機能と磁気シールド機能を併せ持つ複合シールド機能を有する電子回路パッケージに関する。
【背景技術】
【０００２】
近年、スマートフォンなどの電子機器は、高性能な無線通信回路及びデジタルチップが採用され、使用する半導体ＩＣの動作周波数も上昇する傾向にある。さらに複数の半導体ＩＣを最短配線で接続する２．５Ｄ構造や３Ｄ構造をもったシステムインパッケージ（ＳＩＰ）化が加速し、電源系回路のモジュール化も今後増加していくと予測される。さらに多数の電子部品（インダクタ、コンデンサ、抵抗、フィルターなどの受動部品、トランジスタ、ダイオードなどの能動部品、半導体ＩＣなどの集積回路部品、並びに、その他電子回路構成に必要な部品の総称）がモジュール化された電子回路モジュールも今後益々増加していくことが予測され、これらを総称した電子回路パッケージがスマートフォンなどの電子機器の高機能化および小型化、薄型化により高密度実装される傾向にある。これらの傾向は、一方でノイズによる誤動作及び電波障害が顕著となることを示し、従来のノイズ対策では誤動作や電波障害を防止することが困難である。このため、近年においては、電子回路パッケージのセルフシールド化が進み、導電性ペーストもしくはメッキやスパッタ法による電磁気シールドの提案及び実用化がなされているが、今後はさらに高いシールド特性が要求される。
【０００３】
これを実現すべく、近年においては電磁気シールド機能と磁気シールド機能を併せ持つ複合シールド構造の提案がなされている。複合シールド構造を得るためには、導電膜（金属膜）による電磁気シールドと磁性膜による磁気シールドを電子回路パッケージに形成する必要がある。
【０００４】
例えば、特許文献１に記載された電子回路モジュールは、モールド樹脂の表面に金属膜と磁性層をこの順に積層した構成を有している。また、特許文献２に記載された電子回路モジュールは、基板の側面に露出する銅箔（内層パターン）の露出割合を抑えることにより、回路基板の切断時に生じるクラック等の不具合を防止している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−０８７０５８号公報
【特許文献２】特開２０１１−０７７４３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、本発明者らの研究によれば、特許文献１のようにモールド樹脂の表面に金属膜と磁性層をこの順に積層する構成では、今後益々高シールド化が要求される移動体通信機器用の電子回路パッケージとしては、シールド効果が十分に得られないことが判明した。また、特許文献２の構成では、切断時のクラックについては抑えられるものの、リフロー時において界面剥離やクラックが生じることがあった。つまり、リフロー時においては、基板やモールド樹脂に含まれる水分が気化膨張することによって応力が発生するとともに、電子部品の接合に使用したハンダが再溶融して体積膨張することによって応力が発生する。このような応力が基板側面部の各種界面の剥離及びクラックを発生させるという問題があった。
【０００７】
したがって、本発明は、高い複合シールド効果とリフロー時における高い信頼性を両立可能な電子回路パッケージを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明による電子回路パッケージは、電源パターンを有する基板と、前記基板の表面に搭載された電子部品と、前記電子部品を埋め込むよう、前記基板の前記表面を覆うモールド樹脂と、前記モールド樹脂の上面及び側面、並びに、前記基板の側面に露出する前記表面のエッジ部を覆い、熱硬化性樹脂材料に磁性フィラーが分散された複合磁性材料からなる磁性膜と、前記電源パターンに接続されるとともに、前記磁性膜を介して前記モールド樹脂を覆う金属膜と、を備えることを特徴とする。
【０００９】
本発明によれば、モールド樹脂の上面に磁性膜及び金属膜がこの順に形成されていることから、高い複合シールド特性を得ることができる。しかも、複合磁性材料からなる磁性膜が基板表面のエッジ部を覆っていることから、リフロー時に膨張した水分が熱硬化性樹脂材料を介して移動可能となるとともに、応力が緩和されることから、エッジ部における界面剥離及びクラックを防止することができる。
【００１０】
本発明において、前記基板の前記側面は、前記電源パターンが露出する露出部分を含み、前記金属膜は、前記磁性膜を介することなく前記露出部分を覆うことによって前記電源パターンに接続されることが好ましい。これによれば、基板の側面に露出した電源パターンが磁性膜で覆われていないことから、金属膜を電源パターンに容易に接続することが可能となる。
【００１１】
本発明において、前記基板は、前記表面に形成されたソルダーレジストをさらに有し、前記磁性膜は、前記基板の前記側面に露出する、前記ソルダーレジストと前記基板の前記表面の界面を覆うことが好ましい。これによれば、ソルダーレジストと基板の界面における剥離及びクラック、並びに、金属膜の剥離を防止することが可能となる。
【００１２】
この場合、前記基板は、前記表面に形成された第１の配線パターンをさらに有し、前記磁性膜は、前記基板の前記側面に露出する、前記第１の配線パターンと前記基板の前記表面の界面を覆うことが好ましい。これによれば、第１の配線パターンと基板の界面における剥離及びクラック、並びに、金属膜の剥離を防止することが可能となる。
【００１３】
さらにこの場合、前記磁性膜は、前記基板の前記側面に露出する、前記ソルダーレジストと前記第１の配線パターンの界面をさらに覆うことが好ましい。これによれば、ソルダーレジストと第１の配線パターンの界面における剥離及びクラック、並びに、金属膜の剥離を防止することが可能となる。
【００１４】
本発明において、前記基板は、内部に埋め込まれた第２の配線パターンをさらに有し、前記磁性膜は、前記基板の前記側面に露出する、前記第２の配線パターンと前記基板の界面をさらに覆うことが好ましい。これによれば、第２の配線パターンと基板の界面における剥離及びクラック、並びに、金属膜の剥離を防止することが可能となる。
【００１５】
本発明において、前記磁性フィラーは、フェライト又は軟磁性金属からなることが好ましく、前記磁性フィラーの表面が絶縁コートされていることがより好ましい。
【００１６】
本発明において、前記金属膜は、Ａｕ、Ａｇ、Ｃｕ及びＡｌからなる群から選ばれた少なくとも１つの金属を主成分とすることが好ましく、前記金属膜の表面が酸化防止被覆で覆われていることが好ましい。
【発明の効果】
【００１７】
このように、本発明によれば、高い複合シールド効果とリフロー時における高い信頼性を両立することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の第１の実施形態による電子回路パッケージ１５Ａの構成を示す断面図である。
【図２】図２は、第１の実施形態の変形例による電子回路パッケージ１５Ｂの構成を示す断面図である。
【図３】図３は、電子回路パッケージ１５Ａの模式的な拡大図であり、界面Ｓ１が現れる断面を示している。
【図４】図４は、電子回路パッケージ１５Ａの模式的な拡大図であり、界面Ｓ２，Ｓ３が現れる断面を示している。
【図５】図５は、電子回路パッケージ１５Ａの模式的な拡大図であり、界面Ｓ４，Ｓ５が現れる断面を示している。
【図６】図６は、電子回路パッケージ１５Ａの模式的な拡大図であり、界面Ｓ３〜Ｓ５が現れる断面を示している。
【図７】図７は、電子回路パッケージ１５Ａの製造方法を説明するための工程図である。
【図８】図８は、電子回路パッケージ１５Ａの製造方法を説明するための工程図である。
【図９】図９は、電子回路パッケージ１５Ａの製造方法を説明するための工程図である。
【図１０】図１０は、電子回路パッケージ１５Ａの製造方法を説明するための工程図である。
【図１１】図１１は、電子回路パッケージ１５Ａの製造方法を説明するための工程図である。
【図１２】図１２は、第１の実施形態の変形例による電子回路パッケージ１５Ｃの構成を示す断面図である。
【図１３】図１３は、第１の実施形態の変形例による電子回路パッケージ１５Ｄの構成を示す断面図である。
【図１４】図１４は、本発明の第２の実施形態による電子回路パッケージ１６Ａの構成を示す断面図である。
【図１５】図１５は、第２の実施形態の変形例による電子回路パッケージ１６Ｂの構成を示す断面図である。
【図１６】図１６は、電子回路パッケージ１６Ａの製造方法を説明するための工程図である。
【図１７】図１７は、電子回路パッケージ１６Ａの製造方法を説明するための工程図である。
【図１８】図１８は、第２の実施形態の変形例による電子回路パッケージ１６Ｃの構成を示す断面図である。
【図１９】図１９は、第２の実施形態の変形例による電子回路パッケージ１６Ｄの構成を示す断面図である。
【発明を実施するための形態】
【００１９】
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
【００２０】
＜第１の実施形態＞
図１は、本発明の第１の実施形態による電子回路パッケージ１５Ａの構成を示す断面図である。
【００２１】
図１に示すように、本実施形態による電子回路パッケージ１５Ａは、基板２０と、基板２０に搭載された複数の電子部品３１，３２と、電子部品３１，３２を埋め込むよう基板２０の表面２１を覆うモールド樹脂４０と、モールド樹脂４０を覆う磁性膜５０と、磁性膜５０及びモールド樹脂４０を覆う金属膜６０とを備えている。
【００２２】
本実施形態による電子回路パッケージ１５Ａの種類については特に限定されないが、例えば、高周波信号を取り扱う高周波モジュールや、電源制御を行う電源モジュール、２．５Ｄ構造や３Ｄ構造をもったシステムインパッケージ（ＳＩＰ）、無線通信用またはデジタル回路用半導体パッケージなどが挙げられる。図１においては、２つの電子部品３１，３２のみを図示しているが、実際にはより多くの電子部品が内蔵されている。
【００２３】
基板２０は、内部に多数の配線が埋め込まれた両面および多層配線構造を有しており、ＦＲ−４、ＦＲ−５、ＢＴ、シアネートエステル、フェノール、イミドなど熱硬化性樹脂ベースの有機基板、液晶ポリマーなど熱可塑性樹脂ベースの有機基板、ＬＴＣＣ基板、ＨＴＣＣ基板、フレキシブル基板など種類は問わない。本実施形態では基板２０が４層構造であり、基板２０の表面２１及び裏面２２に形成された配線層と、内部に埋め込まれた２層の配線層を有している。基板２０の表面２１には、複数のランドパターン２３が形成されている。ランドパターン２３は、電子部品３１，３２と接続するための内部電極であり、両者はハンダ２４（或いは導電性ペースト）を介して電気的且つ機械的に接続される。一例として、電子回路３１はコントローラなどの半導体チップであり、電子回路３２はキャパシタやコイルなどの受動部品である。電子部品の一部（例えば薄型化された半導体チップなど）は、基板２０に埋め込まれていても構わない。
【００２４】
ランドパターン２３は、基板２０の内部に形成された内部配線２５を介して、基板２０の裏面２２に形成された外部端子２６に接続される。実使用時においては、電子回路パッケージ１５Ａが図示しないマザーボードなどに実装され、マザーボード上のランドパターンと電子回路パッケージ１５Ａの外部端子２６が電気的に接続される。ランドパターン２３、内部配線２５及び外部端子２６を構成する導体の材料としては、銅、銀、金、ニッケル、クロム、アルミニウム、パラジウム、インジウムなどの金属もしくはその金属合金であっても構わないし、樹脂やガラスをバインダーとした導電材料であっても構わないが、基板２０が有機基板またはフレキシブル基板である場合は、コストや導電率などの観点より銅、銀を用いることが好ましい。これら導電材料の形成方法としては、印刷、メッキ、箔ラミネート、スパッタ、蒸着、インクジェットなどの方法を用いることができる。
【００２５】
尚、図１において、符号の末尾にＧが付された内部配線２５は、電源パターンであることを意味する。電源パターン２５Ｇは、典型的には、接地電位が与えられるグランドパターンであるが、固定電位が与えられるパターンであればグランドパターンに限定されるものではない。
【００２６】
モールド樹脂４０は、電子部品３１，３２を埋め込むよう基板２０の表面２１を覆って設けられている。モールド樹脂４０の材料としては、熱硬化性もしくは熱可塑性材料をベースとし、熱膨張係数を合わせるためのフィラーを配合した材料を用いることができる。
【００２７】
モールド樹脂４０の上面４１及び側面４２は、磁性膜５０で覆われている。特に限定されるものではないが、両者は接着剤などを介在することなく直接接触していることが好ましい。磁性膜５０は、熱硬化性樹脂材料に磁性フィラーが分散された複合磁性材料からなる膜であり、磁気シールドとして機能する。
【００２８】
磁性膜５０に用いられる熱硬化性樹脂材料としては、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ジアリルフタレート樹脂、ポリイミド樹脂、ウレタン樹脂等を用いることができ、印刷法、成型法、スリットノズル塗布法、スプレー法、ディスペンス法、インジェクション法、トランスファー法、コンプレッション成型法、未硬化のシート状樹脂を用いたラミネート法などの厚膜工法を用いて形成することができる。熱硬化性材料を使用することで、耐熱性、絶縁性、耐衝撃性、落下強度など、電子回路パッケージに要求される信頼性が高められる。
【００２９】
また、磁性フィラーとしては、フェライト又は軟磁性金属を用いることが好ましく、バルクでの透磁率が高い軟磁性金属を用いることが特に好ましい。フェライト又は軟磁性金属としては、Ｆｅ，Ｎｉ，Ｚｎ，Ｍｎ，Ｃｏ，Ｃｒ，Ｍｇ，Ａｌ，Ｓｉからなる群から選ばれた１又は２以上の金属、或いはその酸化物が挙げられる。具体例としては、Ｎｉ−Ｚｎ系、Ｍｎ−Ｚｎ、Ｎｉ−Ｃｕ−Ｚｎ系のフェライト、パーマロイ（Ｆｅ−Ｎｉ合金）、スーパーパーマロイ（Ｆｅ−Ｎｉ−Ｍｏ合金）、センダスト（Ｆｅ−Ｓｉ−Ａｌ合金）、Ｆｅ−Ｓｉ合金、Ｆｅ−Ｃｏ合金、Ｆｅ−Ｃｒ合金、Ｆｅ−Ｃｒ−Ｓｉ合金、Ｆｅ等を挙げることができる。磁性フィラーの形状については特に限定されないが、高充填化するためには球状とし、最密充填となるように複数の粒度分布のフィラーをブレンド、配合してもよい。透磁率実数成分の遮蔽効果と透磁率虚数成分のロスの熱変換効果を最大限に引き出すためには、アスペクト５以上の扁平粉を配向させて形成することがさらに好ましい。
【００３０】
磁性フィラーの表面は、流動性、密着性、絶縁性向上のために、Ｓｉ，Ａｌ，Ｔｉ，Ｍｇなどの金属の酸化物、或いは、有機材料によって絶縁コートされていることが好ましい。絶縁コートは、磁性フィラーの表面に熱硬化性材料をコート処理、もしくは、金属アルコキシドの脱水反応によって酸化膜を形成してもよく、酸化ケイ素のコート被膜形成が最も好ましい。さらにその上に有機官能性カップリング処理を施すとさらに好適である。
【００３１】
複合磁性材料は、印刷法、成型法、スリットノズル塗布法、スプレー法、ディスペンス法、未硬化のシート状樹脂を用いたラミネート法などの公知の方法を用いてモールド樹脂４０の上面４１及び側面４２に形成することができる。
【００３２】
磁性膜５０の上面５１及び側面５２、並びに、基板２０の側面２７の一部は、金属膜６０で覆われている。金属膜６０は電磁気シールドであり、Ａｕ、Ａｇ、Ｃｕ及びＡｌからなる群から選ばれた少なくとも１つの金属を主成分とすることが好ましい。金属膜６０はできるだけ低抵抗であることが好ましく、コストなどを鑑みるとＣｕを用いることが最も好ましい。また、金属膜６０の外側表面は、ＳＵＳ，Ｎｉ，Ｃｒ，Ｔｉ，黄銅などの防食性の金属、或いは、エポキシ、フェノール、イミド、ウレタン、シリコーンなどの樹脂からなる酸化防止被覆で覆われていることが好ましい。これは、金属膜６０は熱、湿度などの外部環境で酸化劣化するため、これを抑制及び防止するために上記処理を施すことが好ましい。金属膜６０の形成方法は、スパッタリング法、蒸着法、無電解メッキ法、電解メッキ法など公知の方法より適時選択すればよく、金属膜６０を形成する前に密着性向上前処理であるプラズマ処理、カップリング処理、ブラスト処理、エッチング処理などを施しても良い。さらに、金属膜６０の下地として、チタンやクロム、ＳＵＳなどの高密着性金属膜を事前に薄く形成しても構わない。
【００３３】
本実施形態においては、基板２０の側面２７が階段状である。具体的には、側面上部２７ａよりも側面下部２７ｂが突出した形状を有している。そして、側面上部２７ａと段差部分２７ｃは磁性膜５０によって覆われ、側面下部２７ｂは、磁性膜５０で覆われることなく、金属膜６０で覆われている。これにより、本実施形態においては、基板２０の側面２７に露出する表面２１のエッジ部が磁性膜５０によって覆われることになる。本実施形態においては、磁性膜５０の側面５２と基板２０の側面下部２７ｂは、同一平面を構成している。
【００３４】
図１に示すように、基板２０の側面下部２７ｂには電源パターン２５Ｇが露出しており、金属膜６０は基板２０の側面下部２７ｂを覆うことによって電源パターン２５Ｇと接続されている。
【００３５】
特に限定されるものではないが、金属膜６０と磁性膜５０の界面における抵抗値は、１０６Ω以上であることが好ましい。これによれば、電磁波ノイズが金属膜６０に入射されることにより生じる渦電流がほとんど磁性膜５０に流れ込まないことから、渦電流の流入による磁性膜５０の磁気特性の低下を防止することが可能となる。金属膜６０と磁性膜５０の界面における抵抗値とは、両者が直接接している場合には磁性膜５０の表面抵抗を指し、両者間に絶縁膜が存在する場合には、絶縁膜の表面抵抗を指す。
【００３６】
金属膜６０と磁性膜５０の界面における抵抗値を１０６Ω以上とする方法としては、磁性膜５０の材料として十分に表面抵抗の高い材料を用いるか、或いは、磁性膜５０の上面５１に薄い絶縁材料を形成する方法が挙げられる。図２は、変形例による電子回路パッケージ１５Ｂの構成を示す断面図であり、磁性膜５０の上面５１と金属膜６０の間に薄い絶縁膜７０が介在している点において、図１に示した電子回路パッケージ１５Ａと相違している。このような絶縁膜７０を介在させれば、磁性膜５０の材料として比較的抵抗値の低い材料を用いた場合であっても、金属膜６０と磁性膜５０の界面における抵抗値を１０６Ω以上とすることが可能となり、渦電流による磁気特性の低下を防止することが可能となる。図示しないが、磁性膜５０の側面５２と金属膜６０の間に薄い絶縁膜７０を介在させても構わない。
【００３７】
このように、本実施形態による電子回路パッケージ１５Ａ（及び１５Ｂ）は、モールド樹脂４０の上面４１及び側面４２に、磁性膜５０及び金属膜６０がこの順に積層されている。これにより、磁性膜５０と金属膜６０の形成位置が逆である場合と比べ、電子部品３１，３２から放射される電磁波ノイズがより効果的に遮蔽される。これは、電子部品３１，３２から発生した電磁波ノイズが磁性膜５０を通過する際にその一部が吸収され、吸収されなかった電磁波ノイズの一部が金属膜６０で反射し、磁性膜５０を再び通過するからである。このように、磁性膜５０は入射した電磁波ノイズに対して２度作用するので、電子部品３１，３２から放射される電磁波ノイズを効果的に遮蔽することができる。
【００３８】
また、本実施形態においては、基板２０の側面下部２７ｂが磁性膜５０で覆われることなく、金属膜６０で覆われていることから、この部分に露出する電源パターン２５Ｇを金属膜６０に接続することができる。これにより、磁性膜５０と金属膜６０がこの順に積層された構成を有しているにもかかわらず、金属膜６０を電源パターン２５Ｇに容易に接続することができる。
【００３９】
さらに、本実施形態においては、基板２０の側面２７に露出する表面２１のエッジ部が複合磁性材料からなる磁性膜５０で覆われていることから、製品の信頼性が高められる。つまり、リフロー時においては、基板２０やモールド樹脂４０に含まれる水分が気化膨張することによって応力が発生するとともに、電子部品の接合に使用したハンダが再溶融して体積膨張することによって応力が発生する。このような応力は、基板２０の側面２７に露出する各種界面に集中し、これらの界面が剥離する。
【００４０】
図３〜図６は、本実施形態による電子回路パッケージ１５Ａの模式的な拡大図であり、それぞれ異なる断面を示している。
【００４１】
図３に示す断面においては、基板２０の側面２７に露出する表面２１のエッジ部がモールド樹脂４０によって直接覆われている。このような断面においては、リフロー時に気化膨張した水分が基板２０の表面２１とモールド樹脂４０の界面Ｓ１に集まり、界面Ｓ１のエッジ部を剥離させる応力が働く。しかしながら、本実施形態においては界面Ｓ１のエッジ部が複合磁性材料からなる磁性膜５０で覆われていることから、界面Ｓ１のエッジ部に達した水分が磁性膜５０を介して移動可能となるため、界面Ｓ１の剥離が防止される。
【００４２】
図４に示す断面においては、ソルダーレジストＳＲの側面がモールド樹脂４０から露出しており、これにより、基板２０の側面２７に露出する表面２１のエッジ部がソルダーレジストＳＲと接している。ソルダーレジストＳＲは、基板２０の表面２１に形成された絶縁層であり、基板２０の表面２１に形成された配線パターン２８を覆っている。このようなソルダーレジストＳＲが存在する場合、基板２０の表面２１との界面Ｓ２やモールド樹脂４０との界面Ｓ３にて剥離や金属膜６０の剥離が生じやすい。しかしながら、本実施形態においては界面Ｓ２，Ｓ３のエッジ部が複合磁性材料からなる磁性膜５０で覆われていることから、界面Ｓ２，Ｓ３のエッジ部に達した水分が磁性膜５０を介して移動可能となるため、界面Ｓ２，Ｓ３の剥離及び金属膜６０の剥離が防止される。
【００４３】
図５に示す断面においては、配線パターン２８の側面がモールド樹脂４０から露出しており、これにより、基板２０の側面２７に露出する表面２１のエッジ部が配線パターン２８と接している。このような配線パターン２８が存在する場合、基板２０の表面２１との界面Ｓ４やモールド樹脂４０との界面Ｓ５にて剥離や金属膜６０の剥離が生じやすい。しかしながら、本実施形態においては界面Ｓ４，Ｓ５のエッジ部が複合磁性材料からなる磁性膜５０で覆われていることから、界面Ｓ４，Ｓ５のエッジ部に達した水分が磁性膜５０を介して移動可能となるため、界面Ｓ４，Ｓ５の剥離及び金属膜６０の剥離が防止される。
【００４４】
図６に示す断面においては、ソルダーレジストＳＲの側面及び配線パターン２８の側面がモールド樹脂４０から露出している。このようなソルダーレジストＳＲ及び配線パターン２８が存在する場合、界面Ｓ３〜Ｓ５にて剥離や金属膜６０の剥離が生じやすい。しかしながら、本実施形態においては界面Ｓ３〜Ｓ５のエッジ部が複合磁性材料からなる磁性膜５０で覆われていることから、界面Ｓ３〜Ｓ５のエッジ部に達した水分が磁性膜５０を介して移動可能となるため、界面Ｓ３〜Ｓ５の剥離及び金属膜６０の剥離が防止される。
【００４５】
このように、本実施形態においては、基板２０の側面２７に露出する表面２１のエッジ部が複合磁性材料からなる磁性膜５０で覆われていることから、リフロー時における界面Ｓ１〜Ｓ５の剥離及び金属膜６０の剥離が防止され、信頼性が高められる。
【００４６】
また、磁性膜５０をモールド樹脂４０の上面４１及び側面４２に直接形成すれば、両者間に接着剤などが介在しないことから、製品の低背化に有利である。
【００４７】
次に、本実施形態による電子回路パッケージ１５Ａの製造方法について説明する。
【００４８】
図７〜図１１は、電子回路パッケージ１５Ａの製造方法を説明するための工程図である。
【００４９】
まず、図７に示すように、多層配線構造を有する集合基板２０Ａを用意する。集合基板２０Ａの表面２１には複数のランドパターン２３が形成されており、集合基板２０Ａの裏面２２には複数の外部端子２６が形成されている。また、集合基板２０Ａの内層には、電源パターン２５Ｇを含む複数の内部配線２５が形成されている。なお、図７に示す破線ａは、その後のダイシング工程において切断されるべき部分を指している。図７に示すように、電源パターン２５Ｇは、平面視で破線ａと重なる位置に設けられている。
【００５０】
次に、図７に示すように、ランドパターン２３に接続されるよう、集合基板２０Ａの表面２１に複数の電子部品３１，３２を搭載する。具体的には、ランドパターン２３上にハンダ２４を供給した後、電子部品３１，３２を搭載し、リフローを行うことによって電子部品３１，３２をランドパターン２３に接続すればよい。
【００５１】
次に、図８に示すように、電子部品３１，３２を埋め込むよう、集合基板２０Ａの表面２１をモールド樹脂４０で覆う。モールド樹脂４０の形成方法としては、コンプレッション、インジェクション、印刷、ディスペンス、ノズル塗付プロセスなどを用いることができる。
【００５２】
次に、図９に示すように、ダイシング位置を示す破線ａに沿って幅Ｗ１の溝４４を形成する。溝４４は、モールド樹脂４０をほぼ完全に切断し、且つ、基板２０に形成された内部配線２５に達しない深さとする。これにより、溝４４の内部には、モールド樹脂４０の側面４２と、基板２０の側面上部２７ａ及び段差部分２７ｃが露出することになる。
【００５３】
次に、図１０に示すように、溝４４の内部を埋めるよう磁性膜５０を形成する。この場合、モールド樹脂４０と磁性膜５０の密着性を向上させるために、モールド樹脂４０の上面４１をブラスト、エッチングなどの手法で物理的な凹凸を形成したり、プラズマや短波長ＵＶなどで表面改質したり、有機官能性カップリング処理などを施しても構わない。
【００５４】
この時、溝４４の内部を磁性膜５０で完全に埋めることは必須でないが、溝４４の内部を磁性膜５０で埋める場合には、磁性膜５０にある程度の膜厚が必要となる。磁性膜５０の形成方法としては、印刷法、成型法、スリットノズル塗布法、スプレー法、ディスペンス法、インジェクション法、トランスファー法、コンプレッション成型法、未硬化のシート状樹脂を用いたラミネート法などの厚膜工法を用いることができる。印刷法、スリットノズル塗付法、スプレー法、ディスペンス法などによる形成時においては、必要に応じて複合磁性材料の粘度を調整することが好ましい。粘度の調整は、沸点が５０〜３００℃である１又は２種類以上の溶剤を用いて希釈すればよい。熱硬化性材料は、主剤、硬化剤、硬化促進剤を基本とするが、主剤、硬化剤は２種以上を要求特性に応じてブレンドしてもよい。また、必要に応じ、溶剤を混合してもよく、密着性、流動性向上のためのカップリング剤、難燃化のための難燃剤、着色のための染料、顔料、可とう性付与などの非反応性樹脂材料、熱膨張係数調整などの目的で非磁性のフィラーをブレンド、配合してもよい。材料はニーダーやミキサー、真空脱泡撹拌装置、３本ロールなどの既知の方法で混錬、分散すればよい。
【００５５】
また、図２に示した変形例のように、磁性膜５０と金属膜６０との間に絶縁膜７０を介在させる場合には、磁性膜５０を形成した後、その上面５１に熱硬化性材料や耐熱性熱可塑性材料、Ｓｉの酸化物、低融点ガラスなどの絶縁材料を薄く形成すればよい。
【００５６】
次に、図１１に示すように、破線ａに沿って幅Ｗ２の溝４５を形成することによって集合基板２０Ａを切断し、複数の基板２０に個片化する。この時、溝４５の幅Ｗ２は、溝４４の幅Ｗ１よりも細くする必要がある。これにより、溝４４の内部に形成された磁性膜５０を残存させたまま、基板２０が個片化される。本実施形態においては、電源パターン２５Ｇがダイシング位置である破線ａを横切っているため、破線ａに沿って集合基板２０Ａを切断すると、基板２０の側面下部２７ｂからは電源パターン２５Ｇが露出する。
【００５７】
そして、磁性膜５０の上面５１及び側面５２、並びに、基板２０の側面下部２７ｂを覆うよう、金属膜６０を形成すれば、本実施形態による電子回路パッケージ１５Ａが完成する。金属膜６０の形成方法としては、スパッタリング法、蒸着法、無電解メッキ法、電解メッキ法などを用いることができる。また、金属膜６０を形成する前に、密着性向上前処理であるプラズマ処理、カップリング処理、ブラスト処理、エッチング処理などを施しても良い。さらに、金属膜６０の下地として、チタンやクロムなどの高密着性金属膜を事前に薄く形成しても構わない。
【００５８】
このように、本実施形態による電子回路パッケージ１５Ａの製造方法は、幅の異なる２つの溝４４，４５を順次形成していることから、複雑な工程を用いることなく、モールド樹脂４０の側面４２を磁性膜５０で覆うことができるとともに、金属膜６０を電源パターン２５Ｇに容易に接続することが可能となる。また、モールド樹脂４０の上面４１及び側面４２に磁性膜５０を直接形成していることから、接着剤などを用いる必要が無く、低背化に有利である。
【００５９】
図１２は、変形例による電子回路パッケージ１５Ｃの構成を示す断面図である。
【００６０】
図１２に示す電子回路パッケージ１５Ｃは、磁性膜５０が基板２０の側面２７に露出する配線パターン２９を覆っている点において、図１に示した電子回路パッケージ１５Ａと相違している。その他の構成は、電子回路パッケージ１５Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
【００６１】
磁性膜５０と接する配線パターン２９は、グランドなどの電源パターンであっても構わないし、信号配線であっても構わない。但し、磁性膜５０の材料として導電性の高い材料を用いる場合には、金属膜６０が接する電源パターン２５Ｇと同電位が与えられる配線パターン２９である必要がある。配線パターン２９は、基板２０の側面上部２７ａに露出していることから、基板２０の側面上部２７ａには基板２０の基材と配線パターン２９の界面が現れることになる。
【００６２】
このような構成によれば、基板とソルダーレジストの間、モールド材とソルダーレジストの間の剥がれやソルダーレジストやモールド材、基板へのクラック、電磁気シールド膜として形成した金属膜６０の膨れ、剥がれ等を防止する効果に加え、水分の膨張による基板２０と配線パターン２９の界面の剥離を防止することも可能となることから、より高い信頼性を確保することが可能となる。この場合も、磁性膜５０の材料として複合磁性材料を用いることにより、配線パターン２９の剥離をより効果的に防止することが可能となる。
【００６３】
本実施形態による電子回路パッケージ１５Ｃは、図９に示した工程を行う際に、溝４４をより深く形成することによって作製することができる。
【００６４】
この場合も、磁性膜５０の材料として比較的抵抗値の低い材料を用いる場合には、図１３に示す変形例による電子回路パッケージ１５Ｄのように、磁性膜５０の上面５１（及び側面５２）と金属膜６０の間に薄い絶縁膜７０を介在させることが好ましい。
【００６５】
＜第２の実施形態＞
図１４は、本発明の第２の実施形態による電子回路パッケージ１６Ａの構成を示す断面図である。
【００６６】
図１４に示すように、本実施形態による電子回路パッケージ１６Ａは、基板２０及び金属膜６０の形状が相違する点を除き、図１に示した第１の実施形態による電子回路パッケージ１５Ａと同一である。このため、同一の要素には同一の符号を付し、重複する説明は省略する。
【００６７】
本実施形態においては、基板２０の側面２７が３段の階段状となっている。具体的には、側面上部２７ａよりも側面下部２７ｂが突出した形状を有し、且つ、側面下部２７ｂよりも側面最下部２７ｄがさらに突出した形状を有している。そして、磁性膜５０は基板２０の側面上部２７ａ及び段差部分２７ｃを覆い、金属膜６０は、側面下部２７ｂと段差部分２７ｅを覆うように設けられている。側面最下部２７ｄは金属膜６０で覆われていない。本実施形態においても、基板２０の側面下部２７ｂにて電源パターン２５Ｇが露出していることから、この部分を介して金属膜６０が電源パターン２５Ｇに接続される。尚、磁性膜５０の材料として比較的抵抗値の低い材料を用いる場合には、図１５に示す変形例による電子回路パッケージ１６Ｂのように、磁性膜５０の上面５１（及び側面５２）と金属膜６０の間に薄い絶縁膜７０を介在させることが好ましい。
【００６８】
図１６及び図１７は、電子回路パッケージ１６Ａの製造方法を説明するための工程図である。
【００６９】
まず、図７〜図１０を用いて説明した方法により、モールド樹脂４０の上面４１及び溝４４の内部に磁性膜５０を形成した後、図１６に示すように、ダイシング位置を示す破線ａに沿って幅Ｗ３の溝４６を形成する。溝４６は、モールド樹脂４０を完全に切断し、且つ、基板２０を完全には切断しない深さとするとともに、幅Ｗ３を図９に示した溝４４の幅Ｗ１よりも細くする。これにより、溝４６の内部に磁性膜５０の側面５２と、基板２０の側面下部２７ｂ及び段差部分２７ｅが露出することになる。ここで、溝４６の深さとしては、少なくとも側面下部２７ｂから電源パターン２５Ｇが露出する深さに設定する必要がある。
【００７０】
次に、図１７に示すように、スパッタリング法、蒸着法、無電解メッキ法、電解メッキ法などを用いて金属膜６０を形成する。これにより、金属膜６０は、磁性膜５０の上面５１及び溝４６の内部が金属膜６０によって覆われる。この時、基板２０の側面下部２７ｂに露出する電源パターン２５Ｇは、金属膜６０に接続されることになる。
【００７１】
そして、破線ａに沿って集合基板２０Ａを切断することにより基板２０を個片化すれば、本実施形態による電子回路パッケージ１６Ａが完成する。
【００７２】
このように、本実施形態による電子回路パッケージ１６Ａの製造方法によれば、基板２０を完全に分断しない溝４６によって電源パターン２５Ｇを露出させていることから、個片化する前に金属膜６０を形成することができ、金属膜６０の形成が容易となる。
【００７３】
図１８は、変形例による電子回路パッケージ１６Ｃの構成を示す断面図である。
【００７４】
図１８に示す電子回路パッケージ１６Ｃは、磁性膜５０が基板２０の側面上部２７ａに露出する配線パターン２９を覆っている点において、図１４に示した電子回路パッケージ１６Ａと相違している。その他の構成は、電子回路パッケージ１６Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
【００７５】
図１２に示した電子回路パッケージ１５Ｃと同様、磁性膜５０と接する配線パターン２９は、グランドなどの電源パターンであっても構わないし、信号配線であっても構わない。但し、磁性膜５０の材料として導電性の高い材料を用いる場合には、金属膜６０が接する電源パターン２５Ｇと同電位が与えられる配線パターン２９である必要がある。配線パターン２９は、基板２０の側面上部２７ａに露出していることから、基板２０の側面上部２７ａには基板２０の基材と配線パターン２９の界面が現れることになる。
【００７６】
このような構成によれば、ソルダーレジストの剥離及びクラックを防止する効果に加え、水分の膨張による基板２０と配線パターン２９の界面の剥離や金属膜６０の剥離を防止することも可能となることから、より高い信頼性を確保することが可能となる。
【００７７】
尚、本実施形態においても、磁性膜５０の材料として比較的抵抗値の低い材料を用いる場合には、図１９に示す変形例による電子回路パッケージ１６Ｄのように、磁性膜５０の上面５１（及び側面５２）と金属膜６０の間に薄い絶縁膜７０を介在させることが好ましい。
【００７８】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【実施例】
【００７９】
図１２に示した電子回路パッケージ１５Ｃと同じ構造を有する実施例サンプルを実際に作製した。集合基板２０Ａとしては、平面サイズが５０ｍｍ×５０ｍｍ、厚みが０．３ｍｍである多層樹脂基板を用いた。
【００８０】
次に、Ｆｅ系の組成からなる球状の磁性フィラーとしては、三菱製鋼株式会社製ＡＫＴ４．５Ｓｉ−５．０Ｃｒ（Ｄ５０＝３０μｍ）及びＢＡＳＦ社製カルボニル鉄粉（Ｄ５０＝６μｍ）を用い、金属アルコキシドの加水分解により表面にＳｉＯ２被膜を形成した。次に、ＡＫＴ４．５Ｓｉ−５．０Ｃｒと製カルボニル鉄粉を重量比で８：２となるよう計量し、熱硬化性樹脂に対して９０ｗｔ％添加した。使用した熱硬化性樹脂及び溶剤は、主剤としてＤＩＣ社製ＨＰ−７２００Ｈ（ジシクロペンタジエン型エポキシ樹脂）、硬化剤としてＤＩＣ社製ＴＤ２０９３（フェノールノボラック型エポキシ樹脂）、硬化促進剤として主剤に対し１ｗｔ％の四国化成工業社製Ｃ１１Ｚ−ＣＮ（イミダゾール）、溶剤としてブチルカルビトールアセテートをそれぞれ使用した。そして、これらを配合後、真空脱泡撹拌装置にて混錬撹拌し、１０ｒｐｍでの粘度が５０Ｐａ・ｓとなるように適時ブチルカルビトールアセテートを添加し、更に真空脱泡撹拌装置にて混錬、撹拌して複合磁性材料ペーストを得た。
【００８１】
次に、図９に示した溝４４を形成した後、上記の複合磁性材料ペーストをスクリーン印刷法により印刷し、その後乾燥処理を行った後、１８０℃で６０分熱硬化した。これにより、図１０に示す構造を得た。その後は、溝４５によって８．５ｍｍ×８．５ｍｍの平面サイズに個片化し、基板２０の裏面２２を除く全面に金属膜６０を形成した。金属膜６０は、Ｃｕ（膜厚１μｍ）とＮｉ（膜厚２μｍ）の積層膜を無電解メッキにより形成した。
【００８２】
また、比較例として、実施例サンプルから磁性膜５０を削除した比較例サンプルを作製した。比較例サンプルは、図７及び図８に示す工程を行った後、破線ａに沿って集合基板２０Ａを切断して基板２０を個片化し、その後、無電解メッキにより金属膜６０を形成することによって作製した。
【００８３】
次に、各サンプルに対して吸水リフロー試験を実施した。吸水リフロー試験は、ＪＥＤＥＣ準拠のＭＳＬ３（温度６０℃、湿度６０％で６０時間）、ＭＳＬ２ａ（温度６０℃、湿度６０％で１２０時間）及びＭＳＬ１（温度８５℃、湿度８５％で１６８時間）の条件で前処理した後、２６０℃のリフロー炉に３回通路することにより行った。その後、顕微鏡にて外観を確認したのち、研磨により基板２０の断面を露出させ、ＳＥＭを用いて断面を観察して剥がれやクラックなどの不良数及び不良モードを観察した。各条件におけるサンプル数は２２である。結果を表１に示す。
【００８４】
【表１】
2017174948.tif 000003
【００８５】
表１に示すように、比較例サンプルでは、ＭＳＬ２ａの条件で前処理したサンプルには９％の不良が見られ、ＭＳＬ１の条件で前処理したサンプルには３２％の不良が見られた。不良モードは、顕微鏡による外観観察では金属膜６０の膨れが認められ、ＳＥＭ観察では金属膜６０の剥離が認められた。これに対し、実施例サンプルでは、いずれの条件で前処理したサンプルにも不良は見られなかった。これにより、基板２０の側面２７の一部を磁性膜５０で覆うことで内部応力が緩和され、ランドパターン２３や内部配線２５の密着性が高められることが確認された。
【符号の説明】
【００８６】
１５Ａ〜１５Ｄ，１６Ａ〜１６Ｄ    電子回路パッケージ
２０      基板
２０Ａ    集合基板
２１      基板の表面
２２      基板の裏面
２３      ランドパターン
２４      ハンダ
２５      内部配線
２５Ｇ    電源パターン
２６      外部端子
２７      基板の側面
２７ａ    側面上部
２７ｂ    側面下部
２７ｃ    段差部分
２７ｄ    側面最下部
２７ｅ    段差部分
２８，２９    配線パターン
３１，３２    電子部品
４０      モールド樹脂
４１      モールド樹脂の上面
４２      モールド樹脂の側面
４４〜４６    溝
５０      磁性膜
５１      磁性膜の上面
５２      磁性膜の側面
６０      金属膜
７０      絶縁膜
Ｓ１〜Ｓ５    界面
ＳＲ      ソルダーレジスト
【図１】
2017174948.tif 000004
【図２】
2017174948.tif 000005
【図３】
2017174948.tif 000006
【図４】
2017174948.tif 000007
【図５】
2017174948.tif 000008
【図６】
2017174948.tif 000009
【図７】
2017174948.tif 000010
【図８】
2017174948.tif 000011
【図９】
2017174948.tif 000012
【図１０】
2017174948.tif 000013
【図１１】
2017174948.tif 000014
【図１２】
2017174948.tif 000015
【図１３】
2017174948.tif 000016
【図１４】
2017174948.tif 000017
【図１５】
2017174948.tif 000018
【図１６】
2017174948.tif 000019
【図１７】
2017174948.tif 000020
【図１８】
2017174948.tif 000021
【図１９】
2017174948.tif 000022
【手続補正書】
【提出日】平成28年6月17日(2016.6.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電源パターンを有し、側面上部と、前記側面上部よりも突出した側面下部と、前記側面上部と前記側面下部を繋ぐ段差部分とを含む階段状の側面を有する基板と、
前記基板の表面に搭載された電子部品と、
前記電子部品を埋め込むよう、前記基板の前記表面を覆うモールド樹脂と、
前記モールド樹脂の上面及び側面、並びに、前記基板の前記側面上部及び前記段差部分を覆うことによって前記基板の前記側面に露出する前記表面のエッジ部を覆い、熱硬化性樹脂材料に磁性フィラーが分散された複合磁性材料からなる磁性膜と、
前記電源パターンに接続されるとともに、前記磁性膜を介して前記モールド樹脂を覆う金属膜と、を備え
前記基板の前記側面下部は、前記磁性膜で覆われることなく前記電源パターンが露出しており、前記金属膜は前記基板の前記側面下部に露出した前記電源パターンと接していることを特徴とする電子回路パッケージ。
【請求項２】
前記磁性膜と前記金属膜の界面における抵抗値は、１０６Ω以上であることを特徴とする請求項１に記載の電子回路パッケージ。
【請求項３】
前記基板は、前記表面に形成されたソルダーレジストをさらに有し、
前記磁性膜は、前記基板の前記側面に露出する、前記ソルダーレジストと前記基板の前記表面の界面を覆うことを特徴とする請求項１又は２に記載の電子回路パッケージ。
【請求項４】
前記基板は、前記表面に形成された第１の配線パターンをさらに有し、
前記磁性膜は、前記基板の前記側面に露出する、前記第１の配線パターンと前記基板の前記表面の界面を覆うことを特徴とする請求項３に記載の電子回路パッケージ。
【請求項５】
前記磁性膜は、前記基板の前記側面に露出する、前記ソルダーレジストと前記第１の配線パターンの界面をさらに覆うことを特徴とする請求項４に記載の電子回路パッケージ。
【請求項６】
前記基板は、内部に埋め込まれた第２の配線パターンをさらに有し、
前記磁性膜は、前記基板の前記側面に露出する、前記第２の配線パターンと前記基板の界面をさらに覆うことを特徴とする請求項１乃至５のいずれか一項に記載の電子回路パッケージ。
【請求項７】
前記磁性フィラーは、フェライト又は軟磁性金属からなることを特徴とする請求項１乃至６のいずれか一項に記載の電子回路パッケージ。
【請求項８】
前記磁性フィラーの表面が絶縁コートされていることを特徴とする請求項７に記載の電子回路パッケージ。
【請求項９】
前記金属膜は、Ａｕ、Ａｇ、Ｃｕ及びＡｌからなる群から選ばれた少なくとも１つの金属を主成分とすることを特徴とする請求項１乃至８のいずれか一項に記載の電子回路パッケージ。
【請求項１０】
前記金属膜の表面が酸化防止被覆で覆われていることを特徴とする請求項１乃至９のいずれか一項に記載の電子回路パッケージ。