(57)【要約】【課題】ｆθレンズを用いないレーザ走査光学系を採用する画像形成装置にて、デジタルＰＷＭを前提に画素片の挿抜による倍率補正を行う場合において、各画像処理の目的に応じて画素片の挿抜位置を制御する。【解決手段】感光体表面でレーザ光の走査速度が一定ではないレーザ走査光学系を用いた画像形成装置であって、入力された画像データに対してＰＷＭ変換処理を行うＰＷＭ変換手段と、前記ＰＷＭ変換処理された前記画像データの画素毎に、1画素を複数に分割した単位である画素片を挿入又は抜去すること、若しくはこれらの組み合わせによって倍率補正を行う倍率補正手段と、を備え、前記画素片を挿入又は抜去する位置は、前記画像データに適用する画像処理に応じて異なることを特徴とする。【選択図】図１０
2017223737.tif 000002
【特許請求の範囲】
【請求項１】
感光体表面でレーザ光の走査速度が一定ではないレーザ走査光学系を用いた画像形成装置であって、
入力された画像データに対してＰＷＭ変換処理を行うＰＷＭ変換手段と、
前記ＰＷＭ変換処理された前記画像データの画素毎に、1画素を複数に分割した単位である画素片を挿入又は抜去すること、若しくはこれらの組み合わせによって倍率補正を行う倍率補正手段と、
を備え、
前記画素片を挿入又は抜去する位置は、前記画像データに適用する画像処理に応じて異なる
ことを特徴とする画像形成装置。
【請求項２】
前記画素片を挿入又は抜去する位置は、主走査方向における画素位置に応じて決定されることを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記主走査方向における画素位置を示すカウンタをさらに備え、
前記倍率補正手段は、前記カウンタのカウント値に基づいて、各画素について挿入又は抜去する画素片の数と位置を決定する
ことを特徴とする請求項２に記載の画像形成装置。
【請求項４】
前記倍率補正手段は、前記カウント値を入力値、当該カウント値が表す位置の画素に対する画素片の挿入数又は抜去数を出力値として規定する倍率プロファイルを用いて、各画素について挿入又は抜去する画素片の数を決定することを特徴とする請求項３に記載の画像形成装置。
【請求項５】
前記倍率補正手段は、１画素内のどの位置に画素片を挿入又は抜去するのかを規定する所定のパターンであって、挿入又は抜去する画素片数と各パターンとが対応付けられた画素片制御テーブルに従って、前記画素片を挿入又は抜去することを特徴とする請求項４に記載の画像形成装置。
【請求項６】
印刷ジョブを解析して前記画像データに適用する前記画像処理を特定する特定手段と、
前記倍率補正手段で参照される前記画素片制御テーブルを、前記特定された画像処理に応じて決定する決定手段と
をさらに備えたことを特徴とする請求項５に記載の画像形成装置。
【請求項７】
前記画素片制御テーブルは、前記画像データに適用され得る画像処理に対応して前記所定のパターンが異なる複数のタイプが用意され、
前記決定手段は、前記複数のタイプの中から、前記特定手段で特定された画像処理に適したタイプの画素片制御テーブルを決定する
ことを特徴とする請求項６に記載の画像形成装置。
【請求項８】
前記所定のパターンには、前記画素片の挿入又は抜去する位置の間隔が均等な均等型、前記画素片の挿入又は抜去する位置を画素の両端に集中させた端部集中型、前記画素片の挿入又は抜去する位置を画素の中央に集中させた中央集中型のうち少なくとも１つが含まれることを特徴とする請求項７に記載の画像形成装置。
【請求項９】
感光体表面でレーザ光の走査速度が一定ではないレーザ走査光学系を用いた画像形成方法であって、
入力された画像データに対してＰＷＭ変換処理を行うステップと、
前記ＰＷＭ変換処理された前記画像データの画素毎に、1画素を複数に分割した単位である画素片を挿入又は抜去すること、若しくはこれらの組み合わせによって倍率補正を行うステップと、
を含み、
前記画素片を挿入又は抜去する位置は、前記画像データに適用する画像処理に応じて異なる
ことを特徴とする画像形成方法。
【請求項１０】
コンピュータを、請求項１乃至８のいずれか１項に記載の画像形成装置として機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子写真方式による画像形成時における、画像補正技術に関する。
【背景技術】
【０００２】
電子写真方式の画像形成装置は、感光体を露光するための光学走査ユニットを有している。光学走査ユニットは、画像データに基づいてレーザ光を出射し、出射されたレーザ光を回転多面鏡で反射させ、走査レンズを透過させることで感光体へ照射し露光する。そして、感光体の表面に形成したレーザ光のスポットを、回転多面鏡を回転させて移動させる走査を行うことで、感光体に潜像が形成される。
【０００３】
通常、走査レンズには所謂ｆθ特性を有するレンズ（以下、ｆθレンズ）が用いられている。ここで、ｆθ特性とは、回転多面鏡が等角速度で回転している時に感光体の表面のレーザ光のスポットが感光体の表面上を等速で移動するようにレーザ光を感光体の表面に結像させる光学的特性である。このようなｆθレンズを用いることにより、適切な露光を行うことができる。ただし、ｆθレンズは、比較的大きくコストも高い。そのため、画像形成装置の小型化やコストダウンを目的として、ｆθレンズを使用しない構成が検討されている。例えば、特許文献１には、ｆθレンズを使わない構成において、主走査方向を所定のエリアに分割して、エリア毎の倍率に従い、画素クロックの周波数を変調することで倍率補正を実現する手法が開示されている。ｆθレンズを使わないレーザ走査光学系では、レーザの走査半径が、主走査位置上の中央よりもその両端で大きくなる。図１２は、ｆθレンズを使わないレーザ走査光学系の特性を示すグラフであり、横軸が主走査方向の集光位置（像高）、縦軸が走査速度を示している。このグラフから、両端部における走査速度が、中央部よりも35％程度速いことが理解できる。この結果、用紙の両端部では中央部に比べて画像倍率が引き伸ばされる。各画素の倍率が異なるレーザ走査光学系においても、各画素の倍率の逆数を補正倍率として割り当てることで元のサイズに補正することができる。
【０００４】
画素の倍率補正については、画素クロックの周波数を変調する代わりに、デジタルＰＷＭ（Pulse Width Modulation）を前提とし、１画素を主走査方向に複数に分割したサブ画素（画素片）を挿抜することで実現する手法もある。例えば、特許文献２には、所定数の画素片を挿入することで画素を変倍する方法が開示されている。ここで、上述のｆθレンズを使わないレーザ走査光学系に当該手法を適用することを想定し、画素の分割数Ｎが32、倍率Ｍが1.0〜1.3倍の範囲で変化する場合を考える。この場合、（Ｎ＋Ｄ）／Ｎ≒Ｍ倍の関係が成り立つので、挿入する画素片数Ｄ＝0〜10の範囲におけるいずれかの整数を各画素に対して選択すれば、例えば、(32+10)/32≒1.3倍といった具合に、所望の変倍を実現することできる。画素毎の補正倍率は、挿入する画素片数Ｄで表すことができるので、１画素あたりの倍率情報は、Ｄが取り得る整数の個数分を表せるビット数があればよいことになる。上述の例では、整数の範囲は0〜10の計11個なので、4ビットで足りることになる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開2004-338280号公報
【特許文献２】特開2013-22913号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
デジタルＰＷＭを前提に画素片を挿抜して倍率補正を行う手法では、画素毎の補正情報を持つことで高い倍率のムラでも正確に補正することが可能である。しかしながら、ｆθレンズを使用しないレーザ走査光学系の場合は、上述のとおり、端部における走査速度が数十％のレベルで中央部に比べて速い。そのため、倍率補正のために挿抜する画素片の数も同様の割合で必要になる。そうなると、１画素を分割した中で、どの位置に画素片を挿入或いは抜去するかが、高精細や高諧調を目的とした高付加価値を実現する様々な画像処理との関係で重要となる。
【課題を解決するための手段】
【０００７】
本発明に係る画像形成装置によれば、感光体表面でレーザ光の走査速度が一定ではないレーザ走査光学系を用いた画像形成装置であって、入力された画像データに対してＰＷＭ変換処理を行うＰＷＭ変換手段と、前記ＰＷＭ変換処理された前記画像データの画素毎に、1画素を複数に分割した単位である画素片を挿入又は抜去すること、若しくはこれらの組み合わせによって倍率補正を行う倍率補正手段と、を備え、前記画素片を挿入又は抜去する位置は、前記画像データに適用する画像処理に応じて異なることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、ｆθレンズを用いないレーザ走査光学系を採用する画像形成装置にて、デジタルＰＷＭを前提に画素片の挿抜による倍率補正を行う場合において、各画像処理の目的に応じて画素片の挿抜位置を制御することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】画像形成装置の構成概略図である。
【図２】光走査装置の詳細を説明する図である。
【図３】制御部内の詳細を示す機能ブロック図である。
【図４】各種テーブルの一例を示す図である。
【図５】主走査方向における画素位置と画素片挿入数との関係を示す図である。
【図６】画素片挿入の説明図である。
【図７】画素片挿入の説明図である。
【図８】画素片挿入の説明図である。
【図９】スムージング処理の効果を説明する図である。
【図１０】画素片制御テーブルの切替制御を伴う印刷処理の流れを示すフローチャートである。
【図１１】スムージング処理に適した端部集中型の画素片制御テーブルを用いて画素片が挿入された一例を示す図である。
【図１２】ｆθレンズを使わないレーザ走査光学系の特性を示すグラフである。
【発明を実施するための形態】
【００１０】
以下、添付の図面を参照して、本発明を実施する形態について説明する。なお、以下の実施例において示す構成は一例に過ぎず、本発明は図示された構成に限定されるものではない。
【実施例１】
【００１１】
（画像形成装置全体の構成）
＜画像形成装置の構成＞
図１は、本実施例に係る画像形成装置１００の構成概略図である。上述の課題で述べたとおり、本発明の画像形成装置は、ｆθレンズを使用しないレーザ走査光学系、すなわち、感光体表面でレーザ光の走査速度が一定ではない電子写真方式の画像形成装置を前提としている。光走査手段である光走査装置４００内のレーザ駆動部３００は、制御部２００から出力された画像信号（ＶＤＯ信号）に基づき、破線の矢印４１０で示す走査光（レーザ光）を感光ドラム５００に向けて発する。そして、不図示の帯電手段により帯電された感光ドラム（感光体）５００をレーザ光４１０で走査し、感光ドラム５００の表面に潜像を形成する。そうして形成された潜像に不図示の現像手段によってトナーを付着させ、潜像に対応したトナー像を形成する。トナー像は、給紙ユニット９００から給送されローラ６００で感光ドラム５００と接触する位置に搬送された紙等の記録媒体に転写される。記録媒体に転写されたトナー像は、定着器７００で記録媒体に熱定着され、排紙ローラ８００を経て、機外に排出される。
【００１２】
図２は、光走査装置４００の詳細を説明する図である。光走査装置４００は、光源４０１、コリメータレンズ４０２、シリンドリカルレンズ４０３と、ポリゴンミラー（回転多面鏡）４０４、ビームディテクタ（ＢＤ）４０５の各構成を備える。さらに駆動系として、上述のレーザ駆動部３００とポリゴンミラー駆動部４１０を備える。レーザ駆動部３００は、上述のＶＤＯ信号に基づいて電流を光源４０１に供給することによりレーザ光（ここではマルチビーム）を発生させる。コリメータレンズ４０２は、発生したレーザ光を平行光に整形するレンズである。コリメータレンズ４０２を通過したレーザ光は、シリンドリカルレンズ４０３によって副走査方向（感光ドラムの回転方向に対応する方向）へ集光される。そして、ポリゴンミラー（回転多面鏡）４０４によって偏向されて感光ドラム５００上に照射される。ポリゴンミラー４０４は、回転動作するモータ部とモータ軸に取り付けられた反射ミラーとからなり、本実施例では5面のミラーだが、面数は限定されない。ＢＤ４０５は、ポリゴンミラー４０４によって偏向されたレーザ光を検知し、検知したタイミングに基づいて、静電潜像の書き込みタイミングを決定する主走査同期信号（以下、ＢＤ信号）を出力する。制御部２００は、ＢＤ４０５から出力されるＢＤ信号をもとに走査ラインの書き出し位置の検知と、ＢＤ信号の時間間隔をカウントすることでポリゴンミラー４０４の回転速度を検知する。そして、ポリゴンミラー４０４が所定の速度となるようにポリゴンミラー駆動部４１０に加速減速を指示する。ポリゴンミラー駆動部４１０は、入力された加速減速信号に対応して、ポリゴンミラー４０４のモータ部に駆動電流を供給し、モータを駆動する。光走査装置１０４から出射したレーザ光は、感光ドラム５００上を走査露光する。レーザ光の走査方向は、感光ドラム５００の回転軸に対して平行に走査するように、光走査装置４００と感光ドラム５００の位置決めがなされている。ポリゴンミラー４０４のミラー面が感光ドラム５００上を一回走査する度に、マルチビームのレーザ素子数分の走査ラインが同時に形成される。なお、制御部２００はＣＰＵやＲＡＭ等で構成され、不図示のＲＯＭやＨＤＤ等に格納された所定のプログラムを読み込んでＲＡＭに展開しＣＰＵがこれを実行することで、上記レーザ光走査を含む各種の制御処理を実現するものとする。
【００１３】
（画像制御）
続いて、デジタルＰＷＭを前提とした倍率補正について、詳しく説明する。図３は、制御部２００内の詳細を示す機能ブロック図であり、デジタルＰＷＭを前提とした倍率補正を実現するための各モジュールが示されている。制御部２００は、ＰＷＭ変換部３０１、主走査カウンタ３０２、画素片挿入数決定部３０３、倍率補正部３０４及びＰＳ変換部３０５で構成される。制御部２００は、これら各部を用いて入力された画像データとＢＤ信号に基づいて倍率補正を行って、ＶＤＯ信号を出力する。以下、詳しく説明する。
【００１４】
ＰＷＭ変換部３０１は、入力されるハーフトーン処理後の画像データに対し、パルス幅変調による変換処理を行なう。また、そのためのＰＷＭ変換テーブルを格納している。ＰＷＭ変換テーブルを参照した変換処理を行うことにより、入力画像データは、画像形成装置１００で印刷するためのレーザのＯＮ／ＯＦＦに相当する情報に変換される。本実施例では、1画素（１ドット）を32分割する。この1画素を32分割したときの1/32サイズの画素を「画素片」と呼ぶこととする。図４（ａ）は、ＰＷＭ変換テーブルの一例であり、“1”が点灯させるＯＮ画素片を表し、“0”が点灯させないＯＦＦ画素片を表している。ここでは、テーブル番号0〜15までの計16段階のテーブルとし、テーブル番号0におけるＯＮ画素片の数は0個で、テーブル番号が1大きくなるにつれて2個おきにＯＮ画素片の数が増えていき、テーブル番号15におけるＯＮ画素片の数は32個である。ＯＮ画素片の数が32個ということは、1画素を構成するすべての画素片が点灯することを意味する。なお、図４（ａ）に示したＰＷＭ変換テーブルは、一例であり、これに限定されない。図４（ａ）のテーブルは中央からＯＮ画素片が入り始めて端部に向かって段階的にＯＮ画素片が増えていく中央成長型であるが、例えば一方の端部から他方の端部に向かってＯＮ画素片が増えていく端部成長型であってもよい。また、2個おきでなく、1個おきや3個おきにＯＮ画素片の数が増えるようなテーブルであってもよい（32分割で1個おきであれば32段階のテーブルとなる）。ＰＷＭ変換部３０１は、入力されたハーフトーン処理後の画像データの画素値（ここでは4ビットの値）に基づいて、適用するテーブル番号の数値を決定する。例えば入力４ビット値が“0000”であれば、テーブル番号0（ＯＮ画素片の数が0個のテーブル）となり、全画素片がＯＦＦの消灯画素となる。同様に、入力４ビット値が“0001”であればテーブル番号1でＯＮ画素片の数は2個、入力４ビット値が“0110”であればテーブル番号6でＯＮ画素片の数は12個になる。入力４ビット値が“1111”であればテーブル番号15となり、32個の全画素片がＯＮのフル点灯画素となる。  
主走査カウンタ３０２は、主走査位置を示すカウンタであり、主走査の先頭画素をカウント値“0”として１画素毎にその値をインクリメント（＋1）する。例えば、Ａ３用紙短手方向、解像度600dpiならば、7200画素をカウントすれば主走査をカバーできる。主走査カウンタ３０２は、ＢＤ信号に応答してカウントアップされる。この主走査カウンタ３０２のカウント値を入力値として、倍率プロファイルに基づき、各画素に挿入する画素片数が決定される。倍率プロファイルは、主走査カウンタ３０２のカウント値ｘを入力値、当該カウント値が表す位置の画素に対する画素片の挿入数を出力値として規定する情報である。走査速度の差が30％、画素の分割数Ｎを32とすると、挿入する画素片数は0〜10の範囲となり、この範囲の値を表すためには4ビット必要になる。従って、主走査方向に7200画素ある場合の各画素の倍率プロファイルを表すには、7200×4bit/8=3600Byteのメモリが必要になり、これを例えばSRAMで実現する。図４（ｂ）は、倍率プロファイルをSRAMで実現した一例を示す図である。1行が7画素分、各行32bit構成で4bit単位に区切られ、アドレス0からアドレス7192まで8刻みで計7200画素分である。図４（ｂ）において、“Address 0”や“Address 8”は各行の先頭アドレスを示している。例えば、“Address 0”の行はアドレス0〜アドレス7まで、“Address 8”の行はアドレス8〜アドレス15までといった具合に、主走査方向の画素位置を表している。そして、各画素位置に対応する4ビット単位で、0〜10までの画素片数を表すいずれかの値が設定されている。なお、これら画素片数を表す値は、画像形成装置１００の電源投入後に、制御部２００内のCPUによってSRAMに書き込まれる。例えば、主走査カウンタ３０２のカウント値が1であったとする。この場合はアドレス0の行の1番目（bit27〜24）となるので、“0011＝3”が倍率プロファイル値（＝画素片挿入数）として決定される。同様に、カウント値が9であればアドレス8の行の1番目（bit27〜24）となって“1010＝10”が、カウント値が13であればアドレス8の行の5番目（bit11〜8）となって“0011＝3”が、倍率プロファイル値として決定される。そして、主走査の画素位置毎に決定した倍率プロファイル値は、倍率補正部３０４に送られる。図５は、主走査方向における画素位置と画素片挿入数との関係を示す図である。用紙の両端の画素片挿入数は0個で、中央に向かって画素片挿入数は段階的に増加して中央で10個となることが示されており、主走査速度に応じて画素片挿入数を変更していく必要があることが分かる。
【００１５】
倍率補正部３０４は、倍率プロファイル値（＝画素片挿入数）に応じて定まる画素片挿入パターンに従って所定数の画素片を挿入して、画素毎に倍率を補正する。画素片挿入パターンは、１ドット内（１画素内）のどの位置に画素片を挿入するのかを規定するもので、挿入する画素片数と対応付けられている。本実施例では、1画素を構成する32個の画素片に対して、挿入する画素片の位置を“1”で示したルックアップテーブル（以下、「画素片制御テーブル」と呼ぶ。）の形式で保持されている。図４（ｃ）は本実施例における画素片制御テーブルを示しており、追加され得る画素片数0〜10に応じて、ＬＵＴ0〜10まで計11個存在している。図４（ｃ）の画素片制御テーブルは、図４（ａ）の中央成長型のＰＷＭ変換テーブルに対応して、中央から画素片を追加するようにした画素片挿入パターンからなるＬＵＴであり、かつ画素片の挿入位置の間隔が均等な均等型になっている。そして、例えば受け取った倍率プロファイル値が4（0110）であれば、ＬＵＴ番号4が選択され、挿入する画素片数“4個”とその挿入位置として（6,12,19,25）が決定されることになる。こうして倍率プロファイル値に基づき決定される画素片挿入パターンに従って、画素片が挿入される。
【００１６】
ここで、主走査位置が中央で10個のＯＮ画素片を挿入するケースを例に、画素片挿入の基本的な考え方を、図６及び図７を参照して説明する。まず、ハーフトーン処理後の入力画素値が1111（1ドット分32個の画素片のすべてがＯＮ）である場合の画素片挿入について説明する。図６（ａ）は、倍率補正部３０４の出力結果である。図６（ａ）において、1行目の0〜41の数字は総画素片数を示す。また、2行目で同じ数字が2つ並んでいる箇所は画素片が追加された箇所（丸囲みの数字が追加画素片）を示す。3行目は各画素片のＯＮとＯＦＦを“1”と“0”で表しており、太字の“1”が主走査位置に応じて挿入された画素片を示し、細字の“1”はPWM変換部３０１から入力された元の画素片を示している。1ドット＝32画素片であった画素に対して10個のＯＮ画素片が挿入された結果、1ドット＝42画素片になっている。図６（ｂ）は、画素片挿入の前後を実際の画素イメージで表したものである。グレーの矩形はもともとの画素片、黒の矩形は挿入された画素片をそれぞれ示しており、矢印は画素片挿入の前後における元の画素片の対応関係を表している。図４（ｃ）におけるＬＵＴ番号10の画素片制御テーブルにおいて“1”があるビットの箇所にＯＮ画素片が挿入されていることが図６（ｂ）から分かる。このように、10個の画素片（ここではすべてＯＮ画素）を追加することで、元の画素幅に対して約130%の画素幅になる。
【００１７】
次に、ハーフトーン処理後の入力画素値が0110（1ドット分32個の画素片のうち中央の12個がＯＮで残りの20個がＯＦＦ）である場合の画素片挿入について説明する。図７（ａ）は、倍率補正部３０４の出力結果であり、太字の“1”が挿入された画素片を示し、細字の“1”はPWM変換部３０１から入力された元の画素片を示している。1ドット＝32画素片であった画素に対して10個のＯＮ画素片が挿入された結果、1画素＝42画素片になっているのは図６（ａ）と同じである。しかし、図７（ａ）の場合は、太字で示す挿入された10個の画素片のうち、中央付近の15番目,19番目,23番目,27番目の画素片のみが“1”で、それ以外の3番目,7番目,11番目,31番目,35番目,39番目の画素片は“0”となっている。この結果、もともと12個であったＯＮ画素片が4個増えて16個になり、もともと20個であったＯＦＦ画素片が6個増えて26個になっている。図７（ｂ）は、画素片挿入の前後を実際の画素イメージで表したもので、グレーの矩形はもともとの画素片を示し、黒の矩形は挿入された画素片を示している。図６（ｂ）と同様、ＬＵＴ番号10の画素片制御テーブルにおいて“1”があるビットの箇所にＯＮ画素片が挿入されていることが分かる。１ドットに10個の画素片（ここでは4個のＯＮ画素と6個のＯＦＦ画素）が追加されることで元の画素幅に対して約130%の画素幅になっているのは図６と同様である。図７の場合は、ＯＮ画素片とＯＦＦ画素片が混ざるものの、1ドット内におけるＯＮ画素片の比率は、画素片挿入前が12/32＝37.5％で、画素片挿入後が16/42＝38％であり、画素片挿入の前後でＯＮ画素片の割合はほぼ同じになっている。
【００１８】
上述のような考え方に従い、主走査の画素位置に応じて0〜10個の画素片を挿入することにより、ｆθレンズを用いたレーザ走査光学系のときと同様の画像を出力することができる。
【００１９】
ＰＳ変換部３０５は、パラレル/シリアル変換を行って、主走査位置に応じて１ドット当たり0〜10個の画素片が挿入された画像信号をシリアル信号に変換する。このシリアル信号は、不図示のＦＩＦＯに入力されてラインバッファに蓄積され、所定時間経過後にＶＤＯ信号としてレーザ駆動部３００に出力される。
【００２０】
本実施例では、印刷対象の入力画像に適用する画像処理に応じて、使用する画素片制御テーブルを切り替える制御を行う。以下、1ドット当たり画素片を10個挿入するケースを例に、画素片制御テーブルのバリエーションについて説明する。図８（ａ）は、前述の図４（ｃ）とはＯＮ画素片の挿入位置のパターンが異なる、2種類の画素片制御テーブル（LUT番号10のみ）を示している。 図４（ｃ）とは違い、参照符号８０１の場合はＯＮ画素片を示す“1”の挿入位置を両端に集中させたパターン（端部集中型）であり、参照符号８０２の場合はＯＮ画素片を示す“1”の挿入位置を中央に集中させたパターン（中央集中型）である。ここで、前述の図７と同様、ハーフトーン処理後の入力画素値が0110（1ドット分32個の画素片のうち中央の12個がＯＮで残りの20個がＯＦＦ）であったと仮定する。図８（ｂ）は、倍率補正部３０４の出力結果であり、図７（ａ）と同様、太字の“1”が挿入された画素片を示し、細字の“1”がPWM変換部３０１から入力された元の画素片を示している。そして、図８（ｃ）は、図７（ｂ）に対応する図であり、画素片挿入の前後を実際の画素イメージで表したものである。グレーの矩形はもともとの画素片、黒の矩形は挿入された画素片をそれぞれ示しており、参照符号８２１と８２２のいずれも元の画素幅に対して約130%の画素幅になっている。1ドット＝32画素片であった画素に対して10個の画素片が挿入された結果、1画素＝42画素片になっているのは図７の場合と同じであるが、その挿入位置は参照する画素片制御テーブルに対応してそれぞれ異なっている。まず、参照符号８１１の出力結果では、太字で示す10個の挿入画素片は中央付近には存在せず、かつ、その値はすべて“0”であり、1ドット内におけるＯＮ画素片の比率は12/42＝28.5％に減少している。また、参照符号８１２の出力結果では、太字で示す挿入画素片は両端付近には存在せず、かつ、10個の挿入画素片のうち“1”の画素片が6個、“0”の画素片が4個であり、1ドット内におけるＯＮ画素片の比率は18/42＝43％に増加している。
【００２１】
このようにＰＷＭ変換後の値が同じで、挿入する画素片の数が同じであっても、参照する画素片制御テーブルを変更することにより、最終的な出力結果を画素レベルで異ならせることができる。
【００２２】
次に、印刷出力時に適用する画像処理に応じて、画素片制御テーブルを切り替える制御について説明する。印刷対象の画像データに対して実行される高精細や高諧調を目的とした所定の画像処理に伴って、ＰＷＭ変換処理では1ドット内の一部の画素片のみがＯＮになり得る。上記所定の画像処理としては例えばスムージング処理が挙げられる。スムージング処理とは、文字や図形の輪郭を滑らかにするための画像処理である。図９はスムージング処理の効果を説明する図であり、スムージング処理を行うことで輪郭部分の段差が小さくできることが分かる。このようにスムージング処理では、1画素の中をさらに点灯領域と非点灯領域とに分けることで、文字等の境界部におけるギザギザを軽減することができる。このスムージング処理を行う場合、特に境界部を構成する画素についての画素片挿入は端部に対して行うことが望ましい。そこで、本実施例では、印刷ジョブにてスムージング処理が指定されている場合に、画素片制御テーブルを均等型から端部集中型に切り替える制御を行う。図１０は、画素片制御テーブルの切替制御を伴う印刷処理の流れを示すフローチャートである。
【００２３】
ステップ１００１では、不図示のＰＣ等から印刷ジョブが取得される。続くステップ１００２では、取得した印刷ジョブが解析され、印刷対象の画像データに適用される画像処理が特定される。すなわち、この解析によって、例えば上述のスムージング処理の適用が指定されているかどうかが判定される。そして、ステップ１００３では、判定結果に従って処理の切り分けがなされる。本実施例の場合、上述のスムージング処理の適用が指定されていればステップ１００４〜１００７の各処理が実行され、指定されていなければステップ１００８〜１０１０の各処理が実行される。
【００２４】
まず、ステップ１００４〜１００７の各処理について説明する。ステップ１００４では、前述の倍率補正部３０４によって参照される画素片制御テーブルが、端部集中型に決定される。具体的には、予め用意されＨＤＤ等に格納されたタイプ別のＬＵＴのうち、端部集中型のＬＵＴが読み込まれＲＡＭに書き込まれる。続くステップ１００５では、印刷ジョブに含まれる画像データに対して濃度補正処理が実行され適正な濃度に補正される。さらにステップ１００６ではハーフトーン処理が実行されて、画像形成装置１００で濃度表現可能な階調数の画像データ（ハーフトーンデータ）に変換される。そして、ステップ１００７では、ハーフトーンデータに対して、前述のスムージング処理が実行される。スムージング処理が施されたハーフトーンデータは、ＰＷＭ変換部３０１に送られる。
【００２５】
次に、ステップ１００８〜１００７の各処理について説明する。ステップ１００８では、前述の倍率補正部３０４によって参照される画素片制御テーブルが、均等型に決定される。具体的には、予め用意されＨＤＤ等に格納されたタイプ別のＬＵＴのうち、均等型のＬＵＴが読み込まれＲＡＭに書き込まれる。続くステップ１００９では上述の濃度補正処理が実行され、ステップ１０１０では上述のハーフトーン処理が実行される。そして、生成されたハーフトーンデータは、スムージング処理が施されることなくＰＷＭ変換部３０１に送られる。
【００２６】
ステップ１０１１では、上述のＰＷＭ変換処理が実行される。そして、ステップ１０１２では、ＰＷＭ変換部３０１から出力された画像信号（ここでは32ビット）に対して、前述の画素片挿入処理が実行され、ドット毎に0〜10個の画素片が挿入される。そして、ステップ１０１３では、画素片挿入処理後の画像信号に対してパラレル／シリアル変換処理が実行され、シリアル信号に変換される。ステップ１０１４では、シリアル信号に基づくＶＤＯ信号が、レーザ駆動部３００に出力される。
【００２７】
以上が、本実施例に係る、画素片制御テーブルの切替制御を伴う印刷処理の内容である。図１１は、スムージング処理に適した端部集中型の画素片制御テーブルを用いて画素片が挿入された一例を示す図である。図１１（ａ）は、ハーフトーン処理後の入力画素値に基づきＯＮ画素片の数が7個のＰＷＭ変換テーブルが選択されたケースを示しており、ＯＮ画素片の位置は0〜6番目のみで、1ドット内の左端側のみが点灯領域となっている。図１１（ｂ）は、倍率補正部３０４の出力結果であり、太字の“1”が挿入された画素片を示し、細字の“1”がPWM変換部３０１から入力された元の画素片を示している。そして、図１１（ｃ）は、画素片挿入の前後を実際の画素イメージで表したものである。グレーの矩形はもともとの画素片、黒の矩形は挿入された画素片をそれぞれ示している。1ドット＝32画素片であった画素に対して10個の画素片が挿入された結果、1ドット＝42画素片になっているのは図７や図８の場合と同じであるが、ＯＮ画素片の挿入位置は端部集中型の画素片制御テーブルによって左端部のみとなっている。すなわち、図１１（ｂ）において太字で示す10個の挿入画素片は中央付近には存在せず、かつ、その値が“1”のＯＮ画素片の挿入位置は1番目、4番目、7番目、10番目であり、左端側に集中しているのが分かる。この結果、１ドット内の点灯領域が太るような出力結果を得ることができ、スムージング処理に適した画素片挿入となっている。
【００２８】
なお、本実施例では、所定の画像処理としてスムージング処理の場合を例に、より適切な画素片制御テーブルを選択する例を述べたが、本発明の適用範囲はこれに限定されるものではない。印刷対象画像データに適用する画像処理の特性に応じて、使用する画素片制御テーブルを、均等型、中央集中型、端部集中型といった様々なパターンからなる複数のタイプの中から適宜選択し切り替える制御を行うものであればよい。
【００２９】
また、本実施例では、主走査位置の端部側の画素に画素片を挿入することで倍率補正を行う場合を例に説明したが、画素片を抜去すること或いは挿入と抜去の組み合わせで倍率補正を行う態様でも、同様に適用できる。例えば、主走査位置の中央側の画素から画素片を抜去することで倍率補正を行うようにしてもよい。この場合、例えば倍率プロファイルは画素片の抜去数を規定する情報となり、倍率補正部３０４では、画素片の抜去数を表す倍率プロファイル値に基づき、予め用意された画素片抜去パターンに従って画素片を抜去する処理を行うように構成すればよい。
【００３０】
以上のとおり、本実施例によれば、ｆθレンズを用いない画像形成装置でデジタルＰＷＭを前提に画素片の挿抜による倍率補正を行う場合において、適用する画像処理方式によって画素片制御テーブルの挿入位置を変更するようにしている。これにより、印刷対象の画像データに適用する画像処理の効果を高めることが可能となる。
【００３１】
（その他の実施例）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【図１】
2017223737.tif 000003
【図２】
2017223737.tif 000004
【図３】
2017223737.tif 000005
【図４】
2017223737.tif 000006
【図５】
2017223737.tif 000007
【図６】
2017223737.tif 000008
【図７】
2017223737.tif 000009
【図８】
2017223737.tif 000010
【図９】
2017223737.tif 000011
【図１０】
2017223737.tif 000012
【図１１】
2017223737.tif 000013
【図１２】
2017223737.tif 000014