(57)【要約】【課題】表示装置を提供することを課題とする。【解決手段】本発明は、表示装置を提供し、表示領域及び非表示領域を設けており、且つ該非表示領域が該表示領域を取り囲んで設けられた基板と、該表示領域上に設けられた第１薄膜トランジスタユニットと、該非表示領域上に設けられた第２薄膜トランジスタユニットと、を含む。該第１薄膜トランジスタユニットの第１半導体層は、第１厚さを有し、該第２薄膜トランジスタユニットの第２半導体層が第２厚さを有し、該第１厚さが該第２厚さより薄い。【選択図】図２
2017083821.tif 000002
【特許請求の範囲】
【請求項１】
表示領域及び非表示領域を設けており、且つ前記非表示領域が前記表示領域を取り囲んで設けられた基板と、
前記基板上に設けれらた第１ゲート電極と、前記第１ゲート電極上に設けられた第１絶縁層と、前記第１絶縁層上に位置し、且つ前記第１ゲート電極に対応するように設置され、第１部分と第２部分とを包括し、且つ前記第１部分と前記第２部分が所定距離を間隔する第１半導体層と、各々前記第１半導体層の前記第１部分と前記第２部分上に設けられた第１ソース及び第１ドレーンと、を含み、前記表示領域上に設けられた第１薄膜トランジスタユニットと、
前記基板上に設けれらた第２ゲート電極と、前記第２ゲート電極上に設けられた第２絶縁層と、前記第２絶縁層上に位置し、且つ前記第２ゲート電極に対応するように設置された第２半導体層と、前記第２半導体層上に設けられた第２ソース及び第２ドレーンと、を含み、前記非表示領域上に設けられた第２薄膜トランジスタユニットと、
を包括する表示装置において、
前記第１半導体層は、第１厚さを有し、前記第２半導体層が第２厚さを有し、前記第１厚さが前記第２厚さより薄いことを特徴とする表示装置。
【請求項２】
前記第１厚さと前記第２厚さの差は、５０Å〜５００Åとすることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１厚さと前記第２厚さの差は、６０Å〜２００Åとすることを特徴とする請求項２に記載の表示装置。
【請求項４】
前記第１厚さと前記第２厚さの差は、前記第１半導体層の厚さの１０〜１００％とすることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記第１半導体層の材料は、金属酸化物とすることを特徴とする請求項１に記載の表示装置。
【請求項６】
前記金属酸化物は、ＩＧＺＯ、ＡＩＺＯ、ＨＩＺＯ、ＩＴＺＯ、ＩＧＺＴＯ、或いはＩＧＴＯとすることを特徴とする請求項５に記載の表示装置。
【請求項７】
前記第２半導体層の材料は、金属酸化物とすることを特徴とする請求項１に記載の表示装置。
【請求項８】
前記金属酸化物は、ＩＧＺＯ、ＡＩＺＯ、ＨＩＺＯ、ＩＴＺＯ、ＩＧＺＴＯ、或いはＩＧＴＯとすることを特徴とする請求項７に記載の表示装置。
【請求項９】
前記第１半導体層の表面は、凹み領域と平坦領域とを含み、前記第１半導体層が前記凹み領域において前記第１厚さを有し、前記平坦領域において第３厚さを有することを特徴とする請求項１に記載の表示装置。
【請求項１０】
前記第１厚さと前記第３厚さの差は、６０Å〜２００Åとすることを特徴とする請求項９に記載の表示装置。
【請求項１１】
前記第１厚さと前記第３厚さの差は、前記第１半導体層の第３厚さの１０〜１００％とすることを特徴とする請求項９に記載の表示装置。
【請求項１２】
前記凹み領域２個を有し、且つ各々前記第１部分及び前記第２部分上に位置することを特徴とする請求項９に記載の表示装置。
【請求項１３】
前記凹み領域は、前記第１部分、前記第２部分、前記第１部分と前記第２部分の間にある第３部分上に分布することを特徴とする請求項９に記載の表示装置。
【請求項１４】
前記凹み領域は、前記第１部分と前記第２部分の間にある第３部分の一部の上に設けられることを特徴とする請求項９に記載の表示装置。
【請求項１５】
前記凹み領域は、前記第１部分と前記第２部分の間にある第３部分全体の上に設けられることを特徴とする請求項９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、表示領域と非表示領域内の薄膜トランジスタユニットが異なる構造設計を具えた表示装置に関する。
【背景技術】
【０００２】
ディスプレイの技術が絶え間なく進歩するに伴い、全ての表示装置は均しく軽薄短小化傾向に向けて発展してきたため、現在市場上の主流表示装置は、例えば液晶表示装置、有機ＥＬ表示装置又は無機ＥＬ表示装置等といった昔の陰極線管から薄型ディスプレイに発展してきた。うち、薄型ディスプレイの応用可能な分野が非常に多く、日常生活で使用されている携帯電話、ノートブック型パソコン、ビデオカメラ、カメラ、ミュージックプレーヤー、モバイルナビゲーション、テレビ等の表示装置の大部分は、これらの表示装置が使用されている。
【０００３】
液晶表示装置又は有機ＥＬ表示装置は、すでに市場上によく見られる表示装置となり、特に、液晶表示装置の技術がより非常に成熟しているが、表示装置が絶え間なく発展し且つ消費者の表示装置に対する表示品質要求が日増しに高くなってきているに伴い、各業者は全力でより高い表示品質の表示装置を発展させてきた。表示領域上の薄膜トランジスタ構造以外に、非表示領域内のゲート駆動回路エリアで使用されている薄膜トランジスタユニット構造も表示装置の全体的な効率に影響を及ぼす要因の一つとなっている。
【０００４】
これに鑑み、更に表示装置の表示品質を向上するため、現在も表示領域及び非表示領域の薄膜トランジスタユニット構造を改良する必要があった。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、表示装置を提供し、表示領域に位置する薄膜トランジスタユニットの半導体層は、少なくとも１個の凹みを有してこの領域の薄膜トランジスタの負ゲートストレス（ｎｅｇａｔｉｖｅ  ｇａｔｅ  ｓｔｒｅｓｓ）に対する耐性を向上することで、この領域の薄膜トランジスタの特性を向上できる。
【課題を解決するための手段】
【０００６】
本発明の表示装置は、表示領域及び非表示領域を設けており、且つ該非表示領域が該表示領域を取り囲んで設けられた基板と、該表示領域上に設けられた第１薄膜トランジスタユニットと、該非表示領域上に設けられた第２薄膜トランジスタユニットと、を含む。前記第１薄膜トランジスタユニットは、該基板上に設けれらた第１ゲート電極と、該第１ゲート電極上に設けられた第１絶縁層と、該第１絶縁層上に位置し、且つ該第１ゲート電極に対応するように設置され、第１部分と第２部分とを包括し、且つ該第１部分と該第２部分が所定距離を間隔する第１半導体層と、各々該第１半導体層の該第１部分と該第２部分上に設けられた第１ソース及び第１ドレーンと、を含む。該第２薄膜トランジスタユニットは、該基板上に設けれらた第２ゲート電極と、該第２ゲート電極上に設けられた第２絶縁層と、該第２絶縁層上に位置し、且つ該第２ゲート電極に対応するように設置された第２半導体層と、該第２半導体層上に設けられた第２ソース及び第２ドレーンと、を含む。該第１半導体層は、第１厚さを有し、該第２半導体層が第２厚さを有し、該第１厚さが該第２厚さより薄い。
【０００７】
本発明の表示装置において、該第１厚さと該第２厚さの差は、５０Å〜５００Åとすることができ、６０Å〜２００Åが好ましく、或いは該第１厚さと該第２厚さの差が第１半導体層の厚さの１０〜１００％とすることができる。
【０００８】
本発明の表示装置において、第１半導体層及び第２半導体層の材料は、同種又は異種の材料とすることができ、且つ金属酸化物（例えばＩＧＺＯ、ＡＩＺＯ、ＨＩＺＯ、ＩＴＺＯ、ＩＧＺＴＯ或いはＩＧＴＯ）とすることが好ましい。
【０００９】
本発明の表示装置において、該第１半導体層の表面は、凹み領域と平坦領域とを含み、該第１半導体層が該凹み領域において該第１厚さを有し、該平坦領域において第３厚さを有する。前記第１厚さと該第３厚さの差が６０Å〜２００Åとし、或いは該第１厚さと該第３厚さの差が該第１半導体層の厚さの１０〜１００％とする。
【００１０】
本発明の表示装置の実施態様において、該凹み領域２個を有し、且つ各々該第１部分及び該第２部分上に位置し、別の実施態様において、該凹み領域が該第１部分、該第２部分、該第１部分と該第２部分の間にある第３部分上に分布し、更なる実施態様において、凹み領域が該第１部分と該第２部分の間にある第３部分の一部の上に設けられ、更なる別の実施態様において、該凹み領域が該第１部分と該第２部分の間にある第３部分全体の上に設けられる。
【００１１】
本発明の表示装置において、表示領域に位置する第１薄膜トランジスタユニットの第１半導体層の第１厚さは、非表示領域に位置する第２薄膜トランジスタユニットの第２半導体層の第２厚さよりも薄く、特に、本発明の表示装置において、第１半導体層の表面が凹み領域と平坦領域とを含み、該凹み領域で生じる膜内の欠陥が第１薄膜トランジスタの負ゲートストレスに対する耐性を向上できることで、第１薄膜トランジスタの特性を向上できる。これ以外に、非表示領域の第２薄膜トランジスタをゲート駆動回路とするため、この領域に位置する第２薄膜トランジスタの第２半導体層が凹み領域を有せず、こうすると第２薄膜トランジスタの高電流ストレス（ｈｉｇｈ  ｃｕｒｒｅｎｔ  ｓｔｒｅｓｓ）に対する耐性を向上することができる。
【図面の簡単な説明】
【００１２】
【図１Ａ】本発明の実施例１に係る表示装置の上面図である。
【図１Ｂ】本発明の実施例１に係る表示装置の断面を示す模式図である。
【図２】本発明の実施例１に係る表示装置の表示領域上の第１薄膜トランジスタユニットの断面を示す模式図である。
【図３】本発明の実施例１に係る表示装置の表示領域上の第１薄膜トランジスタユニットの上面図である。
【図４】本発明の実施例１に係る表示装置の非表示領域上の第２薄膜トランジスタユニットの上面図である。
【図５】本発明の実施例１に係る表示装置の非表示領域上の第２薄膜トランジスタユニットの断面を示す模式図である。
【図６】本発明の実施例１に係る表示装置の表示領域及び非表示領域上の第１薄膜トランジスタユニット及び第２薄膜トランジスタユニットの断面を示す模式図である。
【図７Ａ】本発明の実施例１に係る第１薄膜トランジスタユニットの高電流ストレステスト結果図である。
【図７Ｂ】本発明の実施例１に係る第１薄膜トランジスタユニットの負ゲートストレステスト結果図である。
【図７Ｃ】本発明の実施例１に係る第１薄膜トランジスタユニットの負ゲートストレスにバックライトストレスを加えたテスト結果図である。
【図８Ａ】本発明の実施例１に係る第２薄膜トランジスタユニットの高電流ストレステスト結果図である。
【図８Ｂ】本発明の実施例１に係る第２薄膜トランジスタユニットの負ゲートストレステスト結果図である。
【図８Ｃ】本発明の実施例１に係る第１薄膜トランジスタユニットの負ゲートストレスにバックライトストレスを加えたテスト結果図である。
【図９】本発明の実施例２に係る表示装置の表示領域上の第１薄膜トランジスタユニットの上面図である。
【図１０】本発明の実施例３に係る表示装置の表示領域上の第１薄膜トランジスタユニットの上面図である。
【図１１】本発明の実施例４に係る表示装置の表示領域上の第１薄膜トランジスタユニットの上面図である。
【図１２Ａ】本発明の実施例５に係るの表示装置の表示領域上の第１薄膜トランジスタユニットの断面を示す模式図である。
【図１２Ｂ】本発明の実施例５に係る表示装置の表示領域上の第１薄膜トランジスタユニットの上面図である。
【図１３】本発明の実施例６に係る表示装置の表示領域上の第１薄膜トランジスタユニットの断面を示す模式図である。
【発明を実施するための形態】
【００１３】
以下、特定の具体的実施例を通じて本発明の実施形態を説明し、当業者は本明細書で開示されている内容を通じて容易に本発明その他の利点と効果を理解できる。本発明もその他の異なる具体的実施例を通じて実施又は応用することもでき、本明細書内の各細部も異なる観点と応用について、本発明の精神を逸脱することなく様々な変更や修正を加えることができる。
【００１４】
さらに、本発明の明細書及び特許請求の範囲において「第１」、「第２」等の用語は、同称の要素、位置等を単に区別するために用いられ、必ずしも順番又は時系列順や製造方法上の順を記述するために使用されているのではない。
≪実施例１≫
【００１５】
図１Ａは、本実施例の表示装置の上面図である。本実施例の表示装置は、基板１１を包括し、表示領域ＡＡ及び非表示領域Ｂを設けており、且つ該非表示領域Ｂが該表示領域ＡＡを取り囲んで設ける。本実施例の表示装置は、ソース駆動回路（Ｄｒｉｖｅ  ＩＣ）１３を更に含み、基板１１の非表示領域Ｂ上の線路１２と電気的に接続する。これ以外に、本実施例の表示装置において、ゲート駆動回路（図示せず）は、薄膜トランジスタアレイ（図示せず）内に構築され、ＧＯＰ回路とし、且つ非表示領域Ｂ上に位置する。
【００１６】
図１Ｂは、本実施例の表示装置の断面を示す模式図である。本実施例の表示装置は基板１１と対向して設けられた一対の側辺基板１４と、一対の側辺基板１４と基板１１の間に設けられた表示層１５を更に含む。本実施例において、基板１１は上方に薄膜トランジスタユニット（図示せず）を設けた薄膜トランジスタ基板とすることができ、一対の側辺基板１４が上方にカラーフィルタ層（図示せず）を設けたカラーフィルタ基板とすることができる。しかしながら、本発明の他の実施例において、カラーフィルタ層（図示せず）も基板１１上に設けられることができ、この場合、基板１１がカラーフィルタアレイを統合した薄膜トランジスタ基板（ｃｏｌｏｒ  ｆｉｌｔｅｒ  ｏｎ  ａｒｒａｙ、ＣＯＡ）とする。このほかに、本実施例の表示装置内の表示層１５は、液晶層、有機ＥＬ素子層、無機ＥＬ素子層とすることができる。本実施例の表示装置内の表示層１５が液晶層の場合、本実施例の表示装置は、基板１１の下方に設けられたバックライトモジュールを更に含む。
【００１７】
図２及び図３は、各々本実施例に係る表示装置の表示領域ＡＡ上の第１薄膜トランジスタユニットの断面を示す模式図及び上面図である。まず、基板１１上において第１ゲート電極２２を形成してから第１ゲート電極２２及び基板１１上にゲート絶縁層とする第１絶縁層２３を形成する。そして第１絶縁層２３上に第１半導体層２４を形成し、第１半導体層２４の材料を沈着した後、更にエッチングプロセスを行うことで、第１半導体層２４の表面上に少なくとも１個の凹み領域２４１、２４２を形成する。ここで、凹み領域２４１、２４２を形成するエッチングプロセスはウェットエッチングプロセスを使用するのが好ましく、且つウェットエッチングに使用するエッチング液は第１半導体層２４の材料によって調整でき、エッチング液の具体的な例はフッ素イオン含有エッチング液を包括する。ウェットエッチングを経た後、第１半導体層２４の凹み領域２４１、２４２の場所において、ウェットエッチング液内のイオンと第１半導体層２４の作用により一部を第１半導体層２４内にドーピングし、第１半導体層２４に欠陥（ｄｅｆｅｃｔ）を生じさせることができる。最後に、第１半導体層２４上に第１ソース２５１及び第１ドレーン２５２を形成した場合、本実施例の表示領域ＡＡ上の第１薄膜トランジスタユニット２の調製が完了したことになる。
【００１８】
図４及び図５は、各々本実施例に係る表示装置の非表示領域Ｂ上の第２薄膜トランジスタユニットの断面を示す模式図及び上面図である。本実施例において、表示領域ＡＡ及び非表示領域Ｂ上の薄膜トランジスタユニットは、非表示領域Ｂの第２薄膜トランジスタユニット４の第２半導体層４４に凹み領域がないことを除き、類似したプロセスで製作する。まず、基板１１上に第２ゲート電極４２を形成してから第２ゲート電極４２及び基板１１上にゲート絶縁層とする第２絶縁層４３を形成する。そして第２絶縁層４３上に第２半導体層４４を形成する。最後に、第２半導体層４４上に第２ソース４５１及び第２ドレーン４５２を形成した場合、本実施例の非表示領域Ｂ上の第２薄膜トランジスタユニット４の調製が完了したことになる。
【００１９】
本実施例において、基板１１は例えばガラス、プラスチック、可撓性素材等の基材の材料で製造できる。第１絶縁層２３及び第２絶縁層４３は、同時に形成でき、且つ例えば酸化物、窒化物又は窒素酸化物等の絶縁層材料で製作できる。第１ゲート電極２２及び第２ゲート電極４２は、同時に形成でき、また第１ソース２５１及び第１ドレーン２５２と第２ソース４５１及び第２ドレーン４５２は同時に形成でき、且つこれら電極ユニットが例えば金属、合金、金属酸化物、金属窒素酸化物、或いはその他の電極材料といった導電性材料で製造できる。第１半導体層２４及び第２半導体層４４は、同時に形成でき、且つ例えばＩＧＺＯ（ｉｎｄｉｕｍ  ｇａｌｌｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＡＩＺＯ（ａｌｕｍｉｎｕｍ  ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＨＩＺＯ（ｈａｆｎｉｕｍ  ｉｎｄｉｕｍ  ｇａｌｌｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＧＺＴＯ（ｉｎｄｉｕｍ  ｇａｌｌｉｕｍ  ｚｉｎｃ  ｔｉｎ  ｏｘｉｄｅ）、或いはＩＧＴＯ（ｉｎｄｉｕｍ  ｇａｌｌｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）の金属酸化物で製作できる。ただし、本発明の他の実施例において、前記構成要素の材料は、これに限られるものではない。
【００２０】
図１及び図６に示すように、前記プロセスを経た後で得た本実施例の表示装置は、表示領域ＡＡ及び非表示領域Ｂを設けており、且つ非表示領域Ｂが表示領域ＡＡを取り囲んで設けられた基板１１と、表示領域ＡＡ上に設けられた第１薄膜トランジスタユニット２と、非表示領域Ｂ上に設けられた第２薄膜トランジスタユニット４と、を含む。図２、図３及び図６に示すように、第１薄膜トランジスタユニット２は、基板１１上に設けれらた第１ゲート電極２２と、第１ゲート電極２２上に設けられた第１絶縁層２３と、第１絶縁層２３上に位置し、且つ第１ゲート電極２２に対応するように設置され、第１部分Ｐ１と第２部分Ｐ２とを包括し、且つ第１部分Ｐ１と第２部分Ｐ２が所定距離を間隔する第１半導体層２４と、各々第１半導体層２４の第１部分Ｐ１と第２部分Ｐ２上に設けられ、且つ第１半導体層２４と接続し、所定距離をあけて第１半導体層２４と通路領域２５３を形成する第１ソース２５１及び第１ドレーン２５２と、を含む。第１半導体層２４の第１ソース２５１及び第１ドレーン２５２に向かう表面２４ａ上に２つの凹み領域２４１、２４２を有し、且つ２つの凹み領域２４１、２４２が第１部分Ｐ１及び第２部分Ｐ２上に設けられる。このほかに、図４乃至図６に示すように、第２薄膜トランジスタユニット４は、基板１１上に設けれらた第２ゲート電極４２と、第２ゲート電極４２上に設けられた第２絶縁層４３と、第２絶縁層４３上に位置し、且つ第２ゲート電極４２に対応するように設置された第２半導体層４４と、第２半導体層４４上に設けられ、且つ第２半導体層４４と接続し、所定距離をあけて第２半導体層４４と通路領域４５３を形成する第２ソース４５１及び第２ドレーン４５２と、を含む。第２半導体層４４の第２ソース４５１及び第２ドレーン４５２に向かう表面４４ａ上に凹み領域を有しない。
【００２１】
本実施例において、図６に示すように、第１半導体層２４は、第１厚さＴ１を有し、該第２半導体層が第２厚さＴ２を有し、第１厚さＴ１が第２厚さＴ２より薄い。第１厚さＴ１と第２厚さＴ２の差は、特別な制限がなく、５０Å〜５００Åとすることができ、且つ６０Å〜２００Åとすることが好ましい。若しくは本発明の他の実施例において、第１厚さＴ１と第２厚さＴ２の差は、第１半導体層２４の厚さ（つまり、第３厚さＴ３）の１０〜１００％とする。
【００２２】
ここで、図２に示すように、第１半導体層２４の表面２４ａは、凹み領域２４１、２４２と平坦領域２４３とを含み、第１半導体層２４が凹み領域２４１、２４２において、第１厚さＴ１を有し、第１半導体層２４が平坦領域２４３において第３厚さＴ３を有する。第１厚さＴ１と第３厚さＴ３の差（つまり、第１半導体層２４の凹み領域２４１、２４２の深さＤ）は、６０Å〜２００Åとすることができる。若しくは本発明の他の実施例において、第１厚さＴ１と第３厚さＴ３の差（つまり、第１半導体層２４の凹み領域２４１、２４２の深さＤ）は、第１半導体層２４の第３厚さＴ３の１０〜１００％とする。これ以外に、第１半導体層２４の凹み領域２４１、２４２の形状は特別な制限がなく、本実施例内で示されている円形又は他の多辺形或いは不規則形とすることができる。また、図２に示すように、本実施例のディスプレイパネルにおいて、断面線における第１半導体層２４の凹み領域２４１、２４２の側壁は、表面２４ａと直交する側壁である。ただし、本発明の他の実施例において、断面線における凹み領域２４１、２４２の側壁は、斜面或いは曲面とすることができ、この場合、凹み領域２４１、２４２の深さＤが最大深さを指す。
≪テスト例≫
【００２３】
ここで、実施例１で得られた第１薄膜トランジスタユニット２（図２及び図３）及び第２薄膜トランジスタユニット４（図４及び図５）でそのスイッチング特性のテストを行った。第１薄膜トランジスタユニット２の第１半導体層２４及び第２薄膜トランジスタユニット４の第２半導体層４４の材料はいずれもＩＧＺＯとし、第１絶縁層２３は酸化ケイ素とし、第２絶縁層４３の材料は窒化ケイ素とし、第１ゲート電極２２及び第２ゲート電極４２の材料はいずれも下層をアルミニウムとし上層をモリブデンとする金属電極であるが、本発明はこれに限られるものでなく、銅或いは銀類の材料も使用でき、また第１ソース２５１及び第１ドレーン２５２と第２ソース４５１及び第２ドレーン４５２の材料は、いずれも上下両層をモリブデンとし、中間層をアルミニウム（Ｍｏ／Ａｌ／Ｍｏ）とする金属電極であるが、本発明はこれに限られるものでなく、銅或いは銀類の材料も使用でき、第１半導体層２４及び第２薄膜トランジスタユニット４の厚さＴは、均しく約６２５Åとし、また第１半導体層２４上の凹み領域２４１、２４２の深さＤを約２００Åとする。
【００２４】
大電流が薄膜トランジスタを流れた時の素子の安定性を確認するため、高電流ストレス（ｈｉｇｈ  ｃｕｒｒｅｎｔ  ｓｔｒｅｓｓ）テストの条件：Ｖｇ＝３５Ｖ、Ｖｄ＝２０Ｖ、Ｖｓ＝０Ｖ、テスト温度７０℃、テスト時間３６００ｓとする。
【００２５】
実施例１で得られた第１薄膜トランジスタユニット２及び第２薄膜トランジスタユニット４で高電流ストレス（ｈｉｇｈ  ｃｕｒｒｅｎｔ  ｓｔｒｅｓｓ）テストを行った時、その結果を各々図７Ａ及び図８Ａに示す。図７Ａに示すように、高電流及び大電圧の状態において、操作時間が増すに伴い、第１薄膜トランジスタユニット２のＩｄ−Ｖｇ曲線が右に偏る。したがって、この右に偏る状況により、第１薄膜トランジスタユニット２をＧＯＰ回路が使用する薄膜トランジスタユニットとする場合、入力された電圧が一定であることから、薄膜トランジスタユニットの出力電流の不足が起きる。しかしながら、図８Ａに示すように、高電流及び大電圧の状況において、操作時間が増すとともに、第２薄膜トランジスタユニット４のＩｄ−Ｖｇ曲線の偏り状況が顕著せず、よって、第２薄膜トランジスタユニット４をＧＯＰ回路が使用する薄膜トランジスタユニットとする場合、薄膜トランジスタユニットの出力電流を一定の高電流に維持するよう確保できる。よって、第１半導体層２４に凹み領域２４１、２４２がある第１薄膜トランジスタユニット２と比べると、第２半導体層４４に凹みがない第２薄膜トランジスタユニット４は、長時間の使用によっても一定の高電流の出力を維持できたため、ＧＯＰ回路が使用する薄膜トランジスタユニットに適している。
【００２６】
負ゲートストレス（ｎｅｇａｔｉｖｅ  ｇａｔｅ  ｓｔｒｅｓｓ）テスト条件：Ｖｇ＝−３０Ｖ、Ｖｄ＝Ｖｓ＝０Ｖ、温度７０℃、時間３６００ｓとする。負ゲートストレスにバックライトストレス（ｂａｃｋ  ｌｉｇｈｔ  ｓｔｒｅｓｓ）を加えたテスト条件：Ｖｇ＝−３０Ｖ、Ｖｄ＝Ｖｇ＝０Ｖ、温度を室温とし、時間３６００ｓ、８０００〜１００００ｎｉｔｓバックライト光源の照射を加えた状態でＴＦＴ  Ｖｔｈシフト（ｓｈｉｆｔ）結果を測定する。
【００２７】
実施例１で得られた第１薄膜トランジスタユニット２及び第２薄膜トランジスタユニット４で負ゲートストレス（ｎｅｇａｔｉｖｅ  ｇａｔｅ  ｓｔｒｅｓｓ）テストを行った時、結果は各々図７Ｂ及び図８Ｂに示される通りであった。負ゲートストレスにバックライトストレス（ｂａｃｋ  ｌｉｇｈｔ  ｓｔｒｅｓｓ）を加えたテストの結果を各々図７Ｃ及び図８Ｃに示した。図２及び図４の矢印で示すように、バックライトは基板１１の底面１１ａから第１ソース２５１と第１ドレーン２５２（図２）又は第２ソース４５１と第２ドレーン４５２（図４）の方向に向かって照射する。
【００２８】
図７Ｂに示すように、負バイアスにおいて、負ゲートストレスを印加する前後で、第１薄膜トランジスタユニット２のＩｄ−Ｖｇ曲線に顕著な偏りの状況が発生せず、且つ負ゲートストレス及びバックライトストレスを印加する前後において、図７Ｃに示すように、少量の偏りがわずかにある状況が生じた。しかしながら、図８Ｂに示すように、負バイアスにおいて、負ゲートストレスを印加する前後で、第２薄膜トランジスタユニット４のＩｄ−Ｖｇ曲線に顕著な左偏り状況の発生があり、且つ図８Ｃに示すように、負ゲートストレス及びバックライトストレスを印加する前後で、顕著な左偏り状況もあった。この結果は、第１薄膜トランジスタユニット２が負ゲートストレスのみを印加したとき又は更に同時にバックライトストレスを印加したときを問わず、漏れ電流に顕著な増加もないことを示している。さらに、この結果は、第１半導体層２４に凹み領域２４１、２４２がある第１薄膜トランジスタユニット２は良好なスイッチング特性を持ち、表示領域に適することができることを示している。しかしながら、第２薄膜トランジスタユニット４が負ゲートストレスのみを印加したとき、或いは更に同時にバックライトストレスを印加したとき、発生した漏れ電流により光漏れの状況が発生したため、第２薄膜トランジスタユニット４は表示領域に適していないことを示している。
≪実施例２≫
【００２９】
図９は、本実施例に係る表示装置の表示領域の第１薄膜トランジスタユニットの上面図である。本実施例は、実施例１の第１薄膜トランジスタユニットの構造と大まかに同じで、本実施例の凹み領域２４１、２４２が半円形に類似する外形を有し、且つ第１半導体層２４のエッジ２４ｂ、２４ｃに位置することを除く。
≪実施例３≫
【００３０】
図１０は、本実施例に係る表示装置の表示領域の第１薄膜トランジスタユニットの上面図である。本実施例は、実施例１の第１薄膜トランジスタユニットの構造と大まかに同じで、本実施例の第１半導体層２４が単一の凹み領域２４１のみを有し、第１部分Ｐ１（第１ソース２５１の下方）、第２部分Ｐ２（第１ドレーン２５２の下方）及び第１部分Ｐ１と第２部分Ｐ２間にある第３部分Ｐ３（通路領域２５３）上に分布することを除く。本実施例の凹み領域２４１は、楕円形に類似した外形で表示するが、本発明の他の実施例において、凹み領域２４１は異なる外形を有することができ、分布状況が図１０に示されるようにするだけでよしとする。
≪実施例４≫
【００３１】
図１１は、本実施例に係る表示装置の表示領域の第１薄膜トランジスタユニットの上面図である。本実施例は、実施例３の第１薄膜トランジスタユニットの構造と大まかに同じで、本実施例の第１半導体層２４内の凹み領域２４１が第１部分Ｐ１と第２部分Ｐ２の間にある第３部分Ｐ３の一部の上に設けられ、言い換えると、一部の通路領域２５３内に設けられているだけで、第１ソース２５１の下方及び第１ドレーン２５２の下方に設けられていないことを除く。同様に、本実施例の凹み領域２４１は、楕円形に類似した外形で表示するが、本発明の他の実施例において、凹み領域２４１は、異なる外形を有することができ、分布状況が図１１に示されるようにするだけでよしとする。
≪実施例５≫
【００３２】
図１２Ａ及び１２Ｂは、各々本実施例に係る表示装置の表示領域の第１薄膜トランジスタユニットの断面を示す模式図及び上面図である。本実施例は、実施例４の第１薄膜トランジスタユニットの構造と大まかに同じで、本実施例の第１半導体層２４内の凹み領域２４１が第１部分Ｐ１と第２部分Ｐ２の間にある第３部分Ｐ３全体の上に設けられ、言い換えると、通路領域２５３全体内に設けられ、且つ第１ソース２５１の下方及び第１ドレーン２５２の下方に設けられないことを除く。
【００３３】
実施例４及び５において、第１半導体層２４内の凹み領域２４１の製作は、実施例１と同じとすることができ、つまり第１半導体層２４を形成した後、先に凹み領域２４１をエッチングしてから第１ソース２５１及び第１ドレーン２５２を形成するプロセスを行う。或いは、実施例４及び５において、第１半導体層２４を形成した後、一時的にエッチングせず、第１ソース２５１及び第１ドレーン２５２のプロセスを終えてから一部又は全部の通路領域２５３内の第１半導体層２４をエッチングすることで図１１、図１２Ａ及び図１２Ｂに示すような凹み領域２４１を形成する。
≪実施例６≫
【００３４】
図１３は、本実施例に係る表示装置の表示領域の第１薄膜トランジスタユニットの断面を示す模式図である。本実施例は、実施例１の第１薄膜トランジスタユニットの構造と大まかに同じで、本実施例の第１半導体層２４内の凹み領域２４１、２４２の全体が第１半導体層２４を貫通することを除く。言い換えると、本実施例において、実施例１内の第１厚さＴ１が０Åで、つまり、第１半導体層２４の凹み領域２４１、２４２の深さＤが第１半導体層２４の第３厚さＴ３の１００％である。
【００３５】
前記実施例において、ボトムゲート薄膜トランジスタユニットのみで説明し、本発明の他の実施例のディスプレイパネルにおいて、表示領域の第１薄膜トランジスタユニット及び非表示領域の第２薄膜トランジスタユニットもトップゲート薄膜トランジスタユニットとしてもよく、第１半導体層が第１ソースと第１ドレーンに向かう表面上に凹みがあり、第２半導体層が第２ソースと第２ドレーンに向かう表面上に凹みがないだけでよい。
【００３６】
本発明において、前記実施例で得られたディスプレイパネルは、液晶ディスプレイパネル、有機ＥＬディスプレイパネル、或いは無機ＥＬディスプレイパネルに応用できる。これ以外に、前記実施例で得られたディスプレイパネルもタッチパネルと合併して使用することで、タッチ表示装置とすることもできる。同時に、本発明の前記実施例で得られたディスプレイパネル或いはタッチ表示装置は、本技術分野の既知のディスプレイスクリーンを必要とするいかなる電子機器、例えばディスプレイ、携帯電話、ノートブック型ＰＣ、ビデオカメラ、カメラ、ミュージックプレーヤー、モバイルナビゲーション、テレビ等の映像表示を必要とする電子機器に応用できる。
【００３７】
以上になされた実施例は、あくまでも本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明が主張する権利範囲は、特許請求の範囲に記載されているものに準ずる。
【符号の説明】
【００３８】
１１  基板
１１ａ    底面
１２  線路
１３  ソース駆動回路
１４  一対の側辺基板
１５  表示層
２    第１薄膜トランジスタユニット
２２  第１ゲート電極
２３  第１絶縁層
２４  第１半導体層
２４ａ、４４ａ    表面
２４ｂ、２４ｃ    エッジ
２４１、２４２    凹み領域
２４３    平坦領域
２５１    第１ソース
２５２    第１ドレーン
２５３、４５３    通路領域
４    第２薄膜トランジスタユニット
４２  第２ゲート電極
４３  第２絶縁層
４４  第２半導体層
４５１    第２ソース
４５２    第２ドレーン
ＡＡ  表示領域
Ｂ    非表示領域
Ｄ    深さ
Ｐ１  第１部分
Ｐ２  第２部分
Ｐ３  第３部分
Ｔ１  第１厚さ
Ｔ２  第２厚さ
Ｔ３  第３厚さ
【図１Ａ】
2017083821.tif 000003
【図１Ｂ】
2017083821.tif 000004
【図２】
2017083821.tif 000005
【図３】
2017083821.tif 000006
【図４】
2017083821.tif 000007
【図５】
2017083821.tif 000008
【図６】
2017083821.tif 000009
【図７Ａ】
2017083821.tif 000010
【図７Ｂ】
2017083821.tif 000011
【図７Ｃ】
2017083821.tif 000012
【図８Ａ】
2017083821.tif 000013
【図８Ｂ】
2017083821.tif 000014
【図８Ｃ】
2017083821.tif 000015
【図９】
2017083821.tif 000016
【図１０】
2017083821.tif 000017
【図１１】
2017083821.tif 000018
【図１２Ａ】
2017083821.tif 000019
【図１２Ｂ】
2017083821.tif 000020
【図１３】
2017083821.tif 000021