(57)【要約】【課題】表示領域における複数の分割領域毎にその領域を表示駆動させる回路基板の走査線及び信号線以外に連携して同期させ得る表示装置及びテレビ受像機を提供する。【解決手段】各ＴＣＯＮ基板（１２）には、複数のフレームを周期として行う処理を各ＴＣＯＮ基板（１２）間で同期させて複数処理行わせる映像信号処理部（２３）と、フレーム数を計数するカウンタ（２９）とが設けられている。ＴＣＯＮ基板（１２）間には、カウンタ（２９）を一つの処理のフレーム数毎にリセットするフレーム復号同期信号線（１８）が設けられている。フレーム復号同期信号線（１８）は、各ＴＣＯＮ基板（１２）間で同期させるべく、シリアル通信で行われる設定変更内容をラッチするラッチ信号を伝送するラッチ信号伝送用信号線と共通になっている。【選択図】図１
2017083482.tif 000002
【特許請求の範囲】
【請求項１】
表示領域が複数の領域に分割され、分割領域毎にその領域を表示駆動させる回路基板がそれぞれ設けられた表示装置において、
上記各回路基板には、複数のフレームを周期として行う処理を各回路基板間で同期させて複数処理行わせる制御部と、フレーム数を計数するカウンタとが設けられていると共に、
上記各回路基板間には、上記カウンタを一つの処理のフレーム数毎にリセットするフレーム数リセット信号線が設けられており、
上記フレーム数リセット信号線は、各回路基板間で同期させるべく、シリアル通信で行われる設定変更内容をラッチするラッチ信号を伝送するラッチ信号伝送用信号線と共通になっていることを特徴とする表示装置。
【請求項２】
前記制御部は、複数のフレームを周期として行う処理を複数処理行うときに、各周期の最小公倍数の周期にてリセットするよう制御することを特徴とする請求項１記載の表示装置。
【請求項３】
前記複数のフレームを周期として行う処理として、ディザ処理が含まれることを特徴とする請求項１又は２記載の表示装置。
【請求項４】
前記各回路基板は走査信号線の延伸方向に並べて配置されており、
前記フレーム数リセット信号線は、走査信号線の延伸方向の一端側に配置された回路基板から他端側に配置された回路基板に向かって延伸していることを特徴とする請求項１、２又は３記載の表示装置。
【請求項５】
請求項１〜４のいずれか１項に記載の表示装置を備えていることを特徴とするテレビジョン受像機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示領域が複数の領域に分割され、分割領域毎にその領域を表示駆動させる回路基板がそれぞれ設けられた表示装置及びテレビジョン受像機に関するものである。
【背景技術】
【０００２】
従来、液晶表示領域が複数の領域に分割され、分割領域毎にその領域を表示駆動させる回路基板がそれぞれ設けられた液晶表示装置において、各液晶表示領域の映像の同期ずれによる表示品位の低下を抑制するための技術が開発されている。
【０００３】
例えば、特許文献１には、液晶表示領域が４つの領域に分割され、分割領域毎にその領域を表示駆動させる回路基板が上記４つの領域の背面に田の字状に設置された液晶表示装置が開示されている。この液晶表示装置では、回路基板毎に設けられた画像補正手段と、各画像補正手段から出力される画像信号間の位相差を補正するジッタ抑制手段と、位相補正された画像信号を前記複数の表示手段によって表示される１枚の画像の画像合成信号として合成処理し、該画像合成信号を４つの液晶表示領域に供給する合成手段とを備えている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１９５８３１号公報（２００５年７月２１日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の特許文献１に開示された液晶表示装置では、各回路基板は独立に動作しており、フレームに跨る処理について示されていない。フレームに跨る処理がある場合には、分割領域の表示品位が下がる問題がある。ＥＭＩ対策として一般的に用いられるＳＳＣＧ（スペクトラム拡散クロックジェネレータ）に対応できない問題もある。また、外部よりシリアル通信で回路の設定を行う場合、各回路基板が連携しないと設定の反映が各回路基板でばらばらに見えてしまうという問題がある。この結果、液晶表示領域全体での表示の同期に関しては十分な連携がとれていないという問題点を有している。
【０００６】
また、高解像度の表示装置では各回路基板と表示装置との間の接続が増え、正しく接続することが難しくなり、接続ミス等から表示装置を破壊してしまうことがあった。
【０００７】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、表示領域における複数の分割領域毎にその領域を表示駆動させる回路基板の走査線及び信号線以外に統一的に連携して同期させ得る表示装置及びテレビ受像機を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様における表示装置は、上記の課題を解決するために、表示領域が複数の領域に分割され、分割領域毎にその領域を表示駆動させる回路基板がそれぞれ設けられた表示装置において、上記各回路基板には、複数のフレームを周期として行う処理を各回路基板間で同期させて複数処理行わせる制御部と、フレーム数を計数するカウンタとが設けられていると共に、上記各回路基板間には、上記カウンタを一つの処理のフレーム数毎にリセットするフレーム数リセット信号線が設けられており、上記フレーム数リセット信号線は、各回路基板間で同期させるべく、シリアル通信で行われる設定変更内容をラッチするラッチ信号を伝送するラッチ信号伝送用信号線と共通になっていることを特徴としている。
【０００９】
本発明の一態様におけるテレビ受像機は、上記の課題を解決するために、前記記載の表示装置を備えていることを特徴としている。
【発明の効果】
【００１０】
本発明の一態様によれば、表示領域における複数の分割領域毎にその領域を表示駆動させる回路基板の走査線及び信号線以外に統一的に連携して同期させ得る表示装置及びテレビ受像機を提供するという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態１における表示装置の構成を示すブロック図である。
【図２】上記表示装置を備えたテレビジョン受像機の概略構成を示す分解斜視図である。
【図３】上記表示装置のタイミング制御装置の構成を示すブロック図である。
【図４】上記タイミング制御装置に備えられるＴＣＯＮ回路の構成を示すブロック図である。
【図５】上記タイミング制御装置に備えられる各ＴＣＯＮ基板の同期回路の構成を示す回路図である。
【図６】（ａ）（ｂ）は、例えば８ビット階調（２５６階調）の中間色を表現する場合に、１フレーム目と２フレーム目とに表示されるディザ処理を示す平面図である。
【図７】ディザ処理と引き込み電圧の面内分布補正の処理とのフレーム周期を示す図である。
【図８】ミュート信号の同期化を示すタイミングチャートである。
【図９】本発明の実施形態２における表示装置の構成を示すブロック図である。
【図１０】上記表示装置における電源の同期化を示すタイミングチャートである。
【図１１】上記表示装置における斜め挿し検出方法を説明する図である。
【図１２】本発明の実施形態３における表示装置の構成を示すブロック図である。
【図１３】上記表示装置における各ＴＣＯＮ基板のＴＣＯＮマスター回路及びＴＣＯＮスレーブ回路の同期化を示すタイミングチャートである。
【図１４】上記実施形態３における変形例の表示装置の構成を示すブロック図である。
【図１５】上記変形例の表示装置における各ＴＣＯＮ基板のＴＣＯＮマスター回路及びＴＣＯＮスレーブ回路の同期化を示すタイミングチャートである。
【図１６】本発明の実施形態１の比較例における表示装置の構成を示すブロック図である。
【図１７】本発明の実施形態２の比較例における表示装置の構成を示すブロック図である。
【図１８】上記実施形態３における従来例の表示装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１２】
〔実施の形態１〕
本発明の一実施形態について図１〜図８及び図１６に基づいて説明すれば、以下のとおりである。
【００１３】
（表示装置の基本的構成）
本実施の形態のテレビジョン受像機１は、図２に示すように、表示装置２Ａと、表示装置２Ａを収容する背面側キャビネット３と、表示装置２Ａを収容した背面側キャビネット３の前面側に取り付けられる額縁状の前面側キャビネット４とを備えている。
【００１４】
表示装置２Ａは、図示しないチューナが受信した映像信号に応じた映像を表示させる。本実施の形態では、表示装置２Ａとして、液晶表示パネル５、ゲートドライバ６、及びソースドライバ７ａ〜７ｄ等を備えた液晶表示装置を用いている。尚、表示装置２Ａには、矩形形状の液晶表示パネル５における長辺部分に沿って４つのソースドライバ７ａ〜７ｄが配置されており、短辺部分に沿って１つのゲートドライバ６が設けられている。
【００１５】
尚、本実施の形態では、本発明を、表示装置２Ａとチューナとを備えたテレビジョン受像機１に適用する場合について説明するが、本発明の適用対象はこれに限るものではない。例えば、本発明は、パソコン用のモニタ、各種録画装置や各種記録媒体等に記録された映像の再生用モニタ、タブレット、スマートフォン等の画像表示装置等として用いられる表示装置にも適用できる。
【００１６】
また、本実施の形態では、表示装置２Ａとして液晶表示装置を用いる場合について説明するが、これに限るものではない。表示装置２Ａは、走査信号線を順次走査することにより各画素の駆動タイミングを制御する表示装置であればよく、例えば、有機ＥＬディスプレイやプラズマディスプレイ等を用いてもよい。
【００１７】
本実施の形態の表示装置２Ａの構成について、図３及び図４に基づいて説明する。図３は、本実施の形態における表示装置２Ａのタイミング制御装置１０の概略構成を示すブロック図である。図４は、上記タイミング制御装置１０に備えられるＴＣＯＮ回路の構成を示すブロック図である。
【００１８】
本実施の形態の表示装置２Ａは、図３に示すように、映像処理基板１１と、４個のタイミングコントローラ基板（以下、「ＴＣＯＮ基板」と称する）１２を有するタイミング制御装置１０と、ゲートドライバ６と、ソースドライバ７ａ〜７ｄとを備えている。
【００１９】
ゲートドライバ６は、液晶表示パネル５に備えられる図示しない各ゲートバスラインに対して走査信号を順次出力する。
【００２０】
ソースドライバ７ａ〜７ｄは、液晶表示パネル５に備えられる図示しない各ソースバスラインに対して、ゲートドライバ６によるゲートバスラインの走査と同期したタイミングで映像データに応じたデータ信号を出力する。これにより、ゲートドライバ６によって走査されたゲートバスライン上の各画素に対して映像データに応じた電位を印加し、映像データに応じた表示を行う。
【００２１】
ここで、本実施の形態の表示装置２Ａでは、図３に示すように、液晶表示パネル５の表示画面をソースバスラインの延伸方向（以下、垂直方向と称する）に延伸し、かつゲートバスラインの延伸方向（以下、水平方向と称する）に沿って並ぶ４つの分割領域としての表示領域５ａ〜５ｄに分割している。具体的には、本実施の形態では、例えば８Ｋ（水平方向約８０００画素×垂直方向約４０００画素）クラスの解像度を有する液晶表示パネル５を用い、各表示領域５ａ〜５ｄのサイズを水平方向約２０００画素×垂直方向約４０００画素に設定している。
【００２２】
そして、ソースドライバ７ａは表示領域５ａに備えられる図示しないソースバスラインに接続され、ソースドライバ７ｂは表示領域５ｂに備えられる図示しないソースバスラインに接続され、ソースドライバ７ｃは表示領域５ｃに備えられる図示しないソースバスラインに接続され、ソースドライバ７ｄは表示領域５ｄに備えられる図示しないソースバスラインに接続されている。また、これら各表示領域５ａ〜５ｄに備えられるゲートバスラインの走査タイミングは、共通のゲートドライバ６によって制御される。
【００２３】
映像処理基板１１は、図示しないチューナから入力される映像データに基づいて該映像データに応じた映像をテレビジョン受像機１に表示させるための信号である映像データ、クロック信号ＣＬＫ、水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＫ、及びデータイネーブル信号ＤＥ等を生成し、タイミング制御装置１０に備えられている各ＴＣＯＮ基板１２のＴＣＯＮ回路１３ａ・１３ｂに出力する。
【００２４】
ＴＣＯＮ基板１２は、最初に駆動される１つのＴＣＯＮマスター基板１２ａと、該ＴＣＯＮマスター基板１２ａに従属して順に駆動される３つのＴＣＯＮスレーブ基板１２ｂ〜１２ｄとから構成されている。
【００２５】
また、各ＴＣＯＮ基板１２は、それぞれＴＣＯＮマスター回路と、ＴＣＯＮスレーブ回路と、同期回路とを備えている。具体的には、ＴＣＯＮマスター基板１２ａはＴＣＯＮマスター回路１３ａとＴＣＯＮスレーブ回路１３ｂと同期回路１４ａとを備えており、ＴＣＯＮスレーブ基板１２ｂはＴＣＯＮマスター回路１３ｃとＴＣＯＮスレーブ回路１３ｄと同期回路１４ｂとを備えており、ＴＣＯＮスレーブ基板１２ｃはＴＣＯＮマスター回路１３ｅとＴＣＯＮスレーブ回路１３ｆと同期回路１４ｃとを備えており、ＴＣＯＮスレーブ基板１２ｄはＴＣＯＮマスター回路１３ｇとＴＣＯＮスレーブ回路１３ｈと同期回路１４ｄとを備えている。尚、ＴＣＯＮマスター回路１３ａ、ＴＣＯＮスレーブ回路１３ｂ、ＴＣＯＮマスター回路１３ｃ、ＴＣＯＮスレーブ回路１３ｄ、ＴＣＯＮマスター回路１３ｅ及びＴＣＯＮスレーブ回路１３ｆは、単に、ＴＣＯＮ回路１３ａ〜１３ｈと称する場合がある。
【００２６】
ＴＣＯＮマスター回路１３ａは、映像処理基板１１から信号線１５ａを介して入力される信号に応じて、以下の４つの信号を出力する。
（１）ゲートドライバ６を駆動するためのゲートドライバ駆動信号を生成して信号線１６を介してゲートドライバ６に出力する。
（２）ソースドライバ７ａの一部を駆動するためのソースドライバ駆動信号とソースドライバ７ａで利用されているフォーマットに応じた映像データとを生成して信号線１７ａを介してソースドライバ７ａに出力する。
（３）ＴＣＯＮ回路１３ｂ〜１３ｈの信号出力タイミングつまり表示装置２Ａにおける各表示領域５ａ〜５ｂの動作タイミングを同期させるためのタイミング制御信号である出力クロック信号及び出力同期信号を生成してＴＣＯＮ回路１３ｂ及び同期回路１４ａ〜１４ｄにそれぞれ出力する。
【００２７】
次に、ＴＣＯＮスレーブ回路１３ｂは、映像処理基板１１から信号線１５ｂを介して入力される信号に基づいてソースドライバ制御信号及びソースドライバ７ａで採用されているフォーマットに応じた映像データを生成し、ＴＣＯＮマスター回路１３ａから入力される出力クロック信号及び出力同期信号に応じた出力タイミングで信号線１７ｂを介してソースドライバ７ｂに出力する。
【００２８】
次に、ＴＣＯＮ回路１３ｃ〜１３ｈは、映像処理基板１１から信号線１５ｃ〜１５ｈを介して入力される信号に基づいてソースドライバ制御信号及びソースドライバ７ｂ〜７ｄで利用されているフォーマットに応じた映像データを生成し、信号線１７ｂ〜１７ｈを介して該ＴＣＯＮ回路１３ｃ〜１３ｈに対応するソースドライバ７ｂ〜７ｄに出力する。尚、ＴＣＯＮ回路１３ｃ〜１３ｈは、ＴＣＯＮマスター基板１２ａのＴＣＯＮ回路１３ａで生成され、ＴＣＯＮスレーブ基板１２ｂ〜１２ｄの順で順次転送される出力クロック信号及び出力同期信号に応じた出力タイミングでソースドライバ制御信号及び映像データをソースドライバ７ｂ〜７ｄに出力する。
【００２９】
ＴＣＯＮマスター基板１２ａに備えられる同期回路１４ａは、ＴＣＯＮマスター回路１３ａから入力される出力クロック信号及び出力同期信号に応じた出力クロック信号及び出力同期信号を後段のＴＣＯＮスレーブ基板１２ｂに備えられる同期回路１４ｂに出力する。
【００３０】
ＴＣＯＮスレーブ基板１２ｂに備えられる同期回路１４ｂは、ＴＣＯＮマスター基板１２ａから入力される出力クロック信号及び出力同期信号に応じた出力クロック信号及び出力同期信号を、ＴＣＯＮ回路１３ｃ・１３ｄ、及びＴＣＯＮスレーブ基板１２ｃに備えられる同期回路１４ｃに出力する。
【００３１】
ＴＣＯＮスレーブ基板１２ｃに備えられる同期回路１４ｃは、ＴＣＯＮスレーブ基板１２ｂから入力される出力クロック信号及び出力同期信号に応じた出力クロック信号及び出力同期信号を、ＴＣＯＮ回路１３ｅ・１３ｆ、及びＴＣＯＮスレーブ基板１２ｄに備えられる同期回路１４ｄに出力する。
【００３２】
ＴＣＯＮスレーブ基板１２ｄに備えられる同期回路１４ｄは、ＴＣＯＮスレーブ基板１２ｃから入力される出力クロック信号及び出力同期信号に応じた出力クロック信号及び出力同期信号を、ＴＣＯＮ回路１３ｇ・１３ｈに出力する。
【００３３】
次に、各ＴＣＯＮ回路１３ａ〜１３ｈの構成を、図４に基づいて説明する。図４は、タイミング制御装置１０に備えられるＴＣＯＮ回路１３ａ〜１３ｈの構成を示すブロック図である。
【００３４】
各ＴＣＯＮ回路１３ａ〜１３ｈは、図４に示すように、メモリ２１、フォーマット変換部２２、映像信号処理部２３、タイミング制御部２４、セレクタ２５、セレクタ２６、及び出力同期信号補正部２７を備えている。
【００３５】
メモリ２１は、映像処理基板１１から入力される信号を一時的に記憶する記憶手段である。メモリ２１としては、例えば、ＦＩＦＯ（ファーストインファーストアウト）型の２ポートＳＲＡＭ（スタティックランダムアクセスメモリ）をラインメモリとして用いることができる。また、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）を内蔵及び外付けのフレームメモリとして用いることもできる。
【００３６】
フォーマット変換部２２は、メモリ２１から読み出した映像データを、ソースドライバ７ａ〜７ｄで利用されているフォーマットに応じた映像データに変換し、ソースドライバ７ａ〜７ｄに出力する。
【００３７】
映像信号処理部２３は、映像処理基板１１から入力される制御信号（クロック信号ＣＬＫ、水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、データイネーブル信号ＤＥ）に応じて、メモリ２１に対するデータの書き込みを制御する。
【００３８】
タイミング制御部２４は、映像処理基板１１から入力される制御信号に基づいて、メモリ２１からのデータの読み出しを制御する読出制御部２４ａを備えている。尚、ＴＣＯＮマスター回路１３ａのタイミング制御部２４は、映像処理基板１１から入力される制御信号に基づいて、各ＴＣＯＮ回路１３ａ〜１３ｈの信号出力タイミングを同期させるための出力クロック信号及び出力同期信号を生成する。
【００３９】
セレクタ２５及びセレクタ２６は、ＴＣＯＮ回路１３ａ〜１３ｈがＴＣＯＮマスター回路１３ａであるのかＴＣＯＮ回路１３ｂ〜１３ｈであるのかに応じて接続状態が切り替えられる。
【００４０】
具体的には、ＴＣＯＮマスター回路１３ａに備えられるセレクタ２５及びセレクタ２６は、図４に示したＡの接続状態に切り替えられる。これにより、ＴＣＯＮマスター回路１３ａのタイミング制御部２４に映像処理基板１１からの信号が入力されるとともに、ＴＣＯＮマスター回路１３ａのタイミング制御部２４で生成された出力同期信号及び出力クロック信号がＴＣＯＮマスター基板１２ａのＴＣＯＮスレーブ回路１３ｂ及び同期回路１４ａに出力される。
【００４１】
また、ＴＣＯＮ回路１３ｂ〜１３ｈのセレクタ２５及びセレクタ２６は、図４に示したＢの接続状態に切り替えられる。これにより、ＴＣＯＮ回路１３ｂ〜１３ｈのタイミング制御部２４にはＴＣＯＮマスター回路１３ａ又は同期回路１４ｂ〜１４ｄから出力同期信号及び出力クロック信号が入力され、これら出力同期信号及び出力クロック信号に基づく制御が行われる。
【００４２】
ＴＣＯＮマスター回路１３ａにおいて、発信回路２８はＴＣＯＮマスター回路１３ａからの出力クロック信号の位相を制御し、出力同期信号補正部２７は出力同期信号をタイミング制御部２４から出力される出力クロック信号に同期させるように出力同期信号の立上り／立下りタイミングを補正する。発信回路２８によって位相制御された出力クロック信号及び出力同期信号は、ＴＣＯＮ回路１３ａからＴＣＯＮ回路１３ｂ及び同期回路１４ａに出力される。
【００４３】
次に、同期回路１４ａ〜１４ｄの構成について、図５に基づいて説明する。図５は、タイミング制御装置１０に備えられる各ＴＣＯＮ基板１２の同期回路１４ａ〜１４ｄの構成を示す回路図である。
【００４４】
同期回路１４ａ〜１４ｄは、図５に示すように、差動信号復元部３１、セレクタ３２、差動信号生成部３３、及びバッファ３４・３５を備えている。
【００４５】
本実施の形態では、図３に示すように、ＴＣＯＮマスター基板１２ａに備えられる同期回路１４ａには、ＴＣＯＮマスター回路１３ａから出力クロック信号ＣＬＫと出力同期信号（垂直同期信号ＶＳＹＮＣ）とが入力される。また、ＴＣＯＮスレーブ基板１２ｂ〜１２ｄに備えられる同期回路１４ｂ〜１４ｄには、前段のＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ・１２ｃに備えられる同期回路１４ａ〜１４ｃから出力クロック信号ＣＬＫ（差動信号）と出力同期信号とが入力される。
【００４６】
ＴＣＯＮスレーブ基板１２ｂ〜１２ｄの同期回路１４ｂ〜１４ｄに備えられる差動信号復元部３１は、前段のＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ・１２ｃに備えられる同期回路１４ａ〜１４ｃから入力される出力クロック信号ＣＬＫ（差動信号）を受け、ＴＣＯＮ回路１３ｃ〜１３ｈに備えられる部材の動作特性に応じた信号レベル（例えばＣＭＯＳ信号レベル）の出力クロック信号に変換してセレクタ３２に出力する。尚、ＴＣＯＮマスター基板１２ａの同期回路１４ａには、ＴＣＯＮマスター基板１２ａからの出力クロック信号ＣＬＫが入力され、同期回路１４ａの差動信号復元部３１には出力クロック信号ＣＬＫ（差動信号）は入力されない。
【００４７】
セレクタ３２は、該セレクタ３２が備えられる同期回路が同期回路１４ａであるのか同期回路１４ｂ〜１４ｄであるのかに応じて接続状態が切り替えられる。
【００４８】
具体的には、同期回路１４ａに備えられるセレクタ３２は、ＴＣＯＮマスター回路１３ａからの出力クロック信号ＣＬＫをＴＣＯＮ回路１３ｂ及び差動信号生成部３３に出力する。また、同期回路１４ｂ〜１４ｄに備えられるセレクタ３２は、差動信号復元部３１から出力された出力クロック信号を当該同期回路１４ｂ〜１４ｄが備えられているＴＣＯＮ基板１２ｂ〜１２ｄのＴＣＯＮ回路１３ｃ〜１３ｈ及び差動信号生成部３３に出力する。
【００４９】
差動信号生成部３３は、セレクタ３２から出力された出力クロック信号を受け、差動伝送に適した信号レベルの差動信号に変換して後段のＴＣＯＮスレーブ基板１２ｂ〜１２ｄに備えられる同期回路１４に差動伝送により出力する。
【００５０】
同期回路１４ａのバッファ３４は、ＴＣＯＮマスター回路１３ａから入力される出力同期信号を受け、ＴＣＯＮスレーブ回路１３ｂ及びバッファ３５に出力する。また、同期回路１４ｂ〜１４ｄのバッファ３４は、前段のＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ・１２ｃに備えられる同期回路１４ａ〜１４ｃから入力される出力同期信号を受け、該同期回路に対応するＴＣＯＮ回路１３ｃ〜１３ｈ及びバッファ３５に出力する。
【００５１】
バッファ３５は、バッファ３４から入力された出力同期信号を受け、後段のＴＣＯＮスレーブ基板１２ｂ〜１２ｄの同期回路１４ｂ〜１４ｄに出力する。尚、ＴＣＯＮ基板間における出力同期信号の伝送を、出力クロック信号と同様、差動伝送により行ってもよい。
【００５２】
以上の構成により、ゲートバスラインを介して伝送される走査信号の伝送方向の最上流側に位置するＴＣＯＮマスター基板１２ａで生成された出力クロック信号及び出力同期信号が、ゲートバスラインの延伸方向に沿って配置された他のＴＣＯＮスレーブ基板１２ｂ〜１２ｄに順次伝送される。そして、各ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄでは、ゲートバスラインの延伸方向に沿って順次転送される上記の出力クロック信号及び出力同期信号に基づいてソースドライバ７ａ〜７ｄへの信号出力タイミングが制御される。
【００５３】
ここで、本実施の形態では、ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄを、ゲートバスラインの延伸方向に沿って並べて配置している。このため、各ＴＣＯＮ基板間の距離は短いので、出力クロック信号及び出力同期信号の伝送遅延時間は比較的短い。また、出力クロック信号及び出力同期信号の伝送方向はゲートバスラインの延伸方向と同じなので、ゲートバスラインを伝搬する走査信号の遅延と、ＴＣＯＮ基板間を伝送される出力クロック信号及び出力同期信号の遅延とが相殺される。このため、出力クロック信号及び出力同期信号の伝送遅延による表示品位の低下を最低限に抑制することができる。
【００５４】
これにより、ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄの出力クロック信号ＣＬＫをＴＣＯＮマスター基板１２ａの出力クロック信号ＣＬＫに同期させ、同期ずれに起因する表示品位の低下を抑制することができる。すなわち、各ＴＣＯＮ基板間の動作を適切に同期させることができるので、各表示領域５ａ〜５ｄにおける表示画面の更新タイミングのばらつきに起因する表示ズレを抑制し、表示品位を向上させることができる。
【００５５】
尚、表示画面を左上、左下、右下、及び右上の４つの分割領域（田の字型の分割領域）に分割して表示制御を行う従来の表示装置の場合、各分割領域は、タイミング制御信号（出力クロック信号及び出力同期信号）の伝送方向に隣接する分割領域だけでなく、タイミング制御信号の伝送方向に直交する方向に隣接する分割領域にも接することになる。このため、タイミング制御信号を各分割領域に順次伝送すると、隣接する分割領域間におけるタイミング制御信号の伝送遅延が大きくなる分割領域が生じる。例えば、タイミング制御信号を左上→左下→右下→右上の順に伝送する場合、左上の分割領域と右上の分割領域との間におけるタイミング制御信号の伝送遅延が大きくなる。このため、タイミング信号の伝送遅延により表示タイミングのズレが視認されやすくなり、表示品位が低下してしまう。
【００５６】
これに対して、本実施の形態では、各分割領域は、他の分割領域のうち、タイミング制御信号の伝送方向に平行な方向（タイミング制御信号の伝送方向の上流側及び／又は下流側）に隣接して配置された分割領域のみに接している。
【００５７】
このため、隣接する分割領域に対するタイミング制御信号の伝送遅延量の差を小さくすることができるので、タイミング制御信号の伝送遅延に起因する表示タイミングのズレを視認されにくくすることができ、表示品位の低下を抑制することができる。
【００５８】
（フレーム同期に関する構成）
ところで、８Ｋシステムの表示装置２Ａにおいては、上述したように、高精細高解像度化の処理のために、４枚のＴＣＯＮ基板１２を用いて駆動している。
【００５９】
この４枚のＴＣＯＮ基板１２にて構成された表示装置２Ａの場合、映像の表示は各ＴＣＯＮ基板１２が各々に行う。その場合、例えば、８Ｋシステムに必要なディザ処理、又は液晶表示パネル５の対向電圧を補正する引き込み電圧の面内分布補正についても各ＴＣＯＮ基板１２がそれぞれ行う。
【００６０】
ここで、ディザ処理は、例えば、８ビット階調では表現できない中間色を表現する場合に行う処理である。具体的には、例えば、図６の（ａ）（ｂ）に示すように、フレーム積算で０.５階調つまり８ビット階調（２５６階調）の中間色を表現する場合に、１フレーム目と２フレーム目とで互いに白黒位置が異なる市松模様のディザを表示する。これにより、人間の目の錯覚により、灰色が表示されることになる。この例では、２フレームを用いて黒白から中間色である灰色を表示したが、例えば８Ｋシステムの実際では、４フレームや８フレームを用いて、さらに細かい中間色が表現される。
【００６１】
また、引き込み電圧の面内分布補正についても、数フレームに一度の頻度にて行われる。したがって、各４枚のＴＣＯＮ基板１２間で各フレームが同期していない場合には、表示不良が発生する。
【００６２】
ここで、ディザ処理は、図７に示すように、例えば４フレーム毎の処理にて行われる一方、引き込み電圧の面内分布補正は３フレーム毎の処理にて行われる。
【００６３】
そこで、以前の表示装置８０では、図１６に示すように、ディザ処理のためにフレームリセット同期信号Ｆ１をＴＣＯＮマスター基板８２ａからＴＣＯＮスレーブ基板８２ｂ〜８２ｄに伝送して、４フレーム毎の各ＴＣＯＮマスター基板８２ａ及びＴＣＯＮスレーブ基板８２ｂ〜８２ｄの同期を取っていた。
【００６４】
また、引き込み電圧の面内分布補正については、フレームリセット同期信号Ｆ２をＴＣＯＮマスター基板８２ａからＴＣＯＮスレーブ基板８２ｂ〜８２ｄに伝送して、３フレーム毎のＴＣＯＮマスター基板８２ａ及びＴＣＯＮスレーブ基板８２ｂ〜８２ｄの同期を取っていた。
【００６５】
尚、例えば、ＴＣＯＮマスター基板８２ａ及びＴＣＯＮスレーブ基板８２ｂ〜８２ｄの表示をミュートするため、及びレジスタの更新タイムを同期させるための信号としてアップデート信号ＵＰＤが出力されている。
【００６６】
このアップデート信号ＵＰＤは、各ＴＣＯＮ基板８２に対してシリアル通信で行われる設定変更内容をラッチするラッチ信号にて構成されることにより、各ＴＣＯＮ基板８２に対して同期が取られるものとなっていた。すなわち、シリアル通信で制御する映像信号では、通常、画面上の途中から変わること防ぐためにブランキング期間に反映させる方法が用いられる。しかし、ＴＣＯＮ基板８２が複数にわたるときには画面短冊状に別々なることを防ぐためにアップデート信号ＵＰＤの同期が必要である。
【００６７】
尚、図１６に示すように、ＴＣＯＮマスター基板８２ａ及びＴＣＯＮスレーブ基板８２ｂ〜８２ｄにおけるＴＣＯＮ回路のタイミング制御部８４間には、前述した水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、データイネーブル信号ＤＥにより、各ＴＣＯＮ基板８２間を同期させる信号が供給されている。しかし、フレームの同期は、映像信号処理部８３に関する同期であるので、この信号では、フレームに関してＴＣＯＮマスター基板８２ａ及びＴＣＯＮスレーブ基板８２ｂ〜８２ｄを取ることができないものとなっている。
【００６８】
ここで、上述した従来の表示装置では、ＴＣＯＮマスター基板８２ａ及びＴＣＯＮスレーブ基板８２ｂ〜８２ｄ間の配線の配線数が増える。
【００６９】
この問題を解決するための本実施の形態の表示装置２Ａの構成について、図１、図７及び図８に基づいて説明する。図１は、本実施の形態における表示装置２Ａの構成を示すブロック図である。尚、図１では、信号の流れを分かり易くするために、液晶表示パネル５を下側に記載している。図７は、ディザ処理と引き込み電圧の面内分布補正の処理とのフレーム周期を示す図である。図８は、ミュート信号の同期化を示すタイミングチャートである。
【００７０】
本実施の形態の表示装置２Ａでは、図７に示すように、ディザ処理が例えば４フレーム毎の周期を有する処理にて行われる一方、引き込み電圧の面内分布補正は３フレーム毎の周期の処理にて行われることに鑑みて、１２フレーム毎にカウンタリセットを行うようにしている。
【００７１】
そして、本実施の形態の表示装置２Ａでは、図１に示すように、各ＴＣＯＮ基板１２を連携して動作させるため、各ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄにおけるＴＣＯＮ回路の映像信号処理部２３間に、一本のフレーム復号同期信号線１８が設けられている。そして、このフレーム復号同期信号線１８には、ＴＣＯＮマスター基板１２ａから各ＴＣＯＮスレーブ基板１２ｂ〜１２ｄの映像信号処理部２３にフレーム復号同期信号ＦＳが順次伝送されるようになっている。
【００７２】
また、ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄにおけるＴＣＯＮ回路の映像信号処理部２３には、フレーム数をカウントするカウンタ２９が設けられている。
【００７３】
そして、各ＴＣＯＮ基板１２にてカウンタ２９にてフレーム数をカウントしていると共に、Ｎ（Ｎは正の整数）フレーム毎にカウンタ２９をリセットする信号であるフレーム復号同期信号ＦＳをＴＣＯＮマスター基板１２ａから各ＴＣＯＮスレーブ基板１２ｂ〜１２ｄへ伝送するようになっている。
【００７４】
さらに、本実施の形態では、フレーム復号同期信号線１８は、従来、存在していたＴＣＯＮマスター基板９２ａ及びＴＣＯＮスレーブ基板９２ｂ〜９２ｄの表示をミュートするため、及びレジスタの更新タイムを同期させるための信号としてアップデート信号ＵＰＤのための信号線を兼ねるものとなっている。
【００７５】
この結果、本実施の形態では、図８に示すように、フレーム復号同期信号ＦＳは、各ＴＣＯＮ基板１２に対してシリアル通信で行われる設定変更内容をラッチするラッチ信号にて構成されることにより、図８において２点鎖線で示すフレームカウンタリセット信号つまりフレーム復号同期信号ＦＳが出力されなければ、次のフレームカウンタリセット信号が出力するまで、ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄのミュート信号がラッチされない。そして、次のフレームカウンタリセット信号が出力されたときに同期して、ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄがミュート表示状態となる。そして、このフレーム復号同期信号ＦＳによって、ディザ処理及び引き込み電圧の面内分布補正のカウンタリセットが１２フレーム毎に行われるようになっている。
【００７６】
この結果、上述した比較例の表示装置に比べて、ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄ間の配線数が増加することを抑制することが可能となる。
【００７７】
このように、本実施の形態の表示装置２Ａでは、表示領域が複数の領域に分割され、分割領域としての表示領域５ａ〜５ｄ毎にその領域を表示駆動させる回路基板としてのＴＣＯＮ基板１２がそれぞれ設けられている。各ＴＣＯＮ基板１２には、複数のフレームを周期として行う処理を各ＴＣＯＮ基板１２間で同期させて複数処理行わせる映像信号処理部２３と、フレーム数を計数するカウンタ２９とが設けられている。各ＴＣＯＮ基板１２間には、カウンタ２９を一つの処理のフレーム数毎にリセットするフレーム数リセット信号線としてのフレーム復号同期信号線１８が設けられている。フレーム復号同期信号線１８は、各ＴＣＯＮ基板１２間で同期させるべく、シリアル通信で行われる設定変更内容をラッチするラッチ信号を伝送するラッチ信号伝送用信号線と共通になっている。
【００７８】
上記の構成によれば、表示装置２Ａは、表示領域が複数の領域に分割され、表示領域５ａ〜５ｂ毎にその領域を表示駆動させるＴＣＯＮ基板１２がそれぞれ設けられている。
【００７９】
上記の表示装置２Ａにおいて、例えば８Ｋシステムに必要なディザ処理は、例えば４つのフレームを周期として行う処理となっており、引き込み電圧の面内分布補正は例えば３つのフレームを周期として行う処理となっている。そして、これらの複数の異なる処理は、各ＴＣＯＮ基板１２間で同期させて行われる。
【００８０】
この結果、これらのフレームの周期毎にリセットするために、各ＴＣＯＮ基板１２間を接続する少なくとも２本のフレーム復号同期信号線１８が必要となる。
【００８１】
一方、表示装置２Ａには、一般的に、シリアル通信で行われる設定変更内容をラッチするラッチ信号を伝送するラッチ信号伝送用信号線が設けられており、本実施の形態では、例えば、アップデート信号線がこれに対応する。
【００８２】
そこで、本実施の形態では、このラッチ信号伝送用信号線とフレーム復号同期信号線１８とを共通化する。これにより、各ＴＣＯＮ基板１２間の配線数が増加することを抑制することが可能となる。
【００８３】
具体的には、表示装置２Ａでは、例えばミュート信号が伝送される。このミュート信号は、各ＴＣＯＮ基板１２間で複数フレームに一度の周期で同期するようになっており、そのために、アップデート信号ＵＰＤがラッチ信号としてアップデート信号線に出力される。
【００８４】
本実施の形態では、このミュート信号線とフレーム復号同期信号線１８とを共通化する。これにより、各ＴＣＯＮ基板１２間の配線数が増加することを抑制することが可能となる。
【００８５】
したがって、表示領域における複数の分割領域毎にその領域を表示駆動させるＴＣＯＮ基板１２の走査線及び信号線以外に統一的に連携して同期させる際に、部材点数の削減を図り得る表示装置２Ａを提供することができる。
【００８６】
また、本実施の形態における表示装置２Ａは、映像信号処理部２３は、複数のフレームを周期として行う処理を複数処理行うときに、各周期の最小公倍数の周期にてリセットするよう制御する。
【００８７】
これにより、複数のフレームを周期として行う処理を複数処理行う場合であっても、複数のフレーム復号同期信号線１８を使用するのではなく、１本のフレーム復号同期信号線１８にまとめることができる。したがって、ミュート信号線とフレーム復号同期信号線１８とを容易に共通化することができる。
【００８８】
尚、本実施の形態では、４フレーム毎の周期で行われるディザ処理と、３フレーム毎の周期で行われる引き込み電圧の面内分布補正との最小公倍数により、これらを１２フレーム毎の周期で行うようにしている。これらの処理は、ディザ処理や引き込み電圧の面内分布補正以外にも存在する。ここで、一般的に、複数フレーム毎の周期で行われる処理においては、一般的に２〜４フレーム毎の周期で行われる。したがって、通常は、最小公倍数として、１２フレーム毎の周期としておけば、略、該複数の処理を行うことができる。ただし、本発明においては、１２フレーム毎の周期に限らない。
【００８９】
また、本実施の形態における表示装置２Ａは、複数のフレームを周期として行う処理として、ディザ処理が含まれる。
【００９０】
これにより、例えば８Ｋシステムの表示装置２Ａでは、複数のフレームを周期として行う処理であるディザ処理が必須となるので、８Ｋシステムの表示装置２Ａにおいて、本実施の形態を適用することが好ましい。
【００９１】
本実施の形態における表示装置２Ａでは、各ＴＣＯＮ基板１２は走査信号線の延伸方向に並べて配置されており、フレーム復号同期信号線１８は、走査信号線の延伸方向の一端側に配置されたＴＣＯＮマスター基板１２ａから他端側に配置されたＴＣＯＮスレーブ基板１２ｄに向かって延伸している。
【００９２】
この結果、フレーム復号同期信号線１８が、走査信号線の延伸方向の一端側に配置されたＴＣＯＮマスター基板１２ａから他端側に配置されたＴＣＯＮスレーブ基板１２ｄに向かって延伸される。すなわち、フレーム復号同期信号線１８は、走査信号線を伝送される走査信号の伝送方向と同じ方向に延伸される。これにより、ＴＣＯＮ基板１２間の伝送に伴うフレーム数リセット信号の遅延と、走査信号線を伝送される走査信号の遅延とを相殺させることができるので、各ＴＣＯＮ基板１２の動作を簡単な構成で適切に同期させ、表示装置２Ａの表示品位の低下を抑制することができる。尚、本発明においては、必ずしもこれに限らず、例えば、ＴＣＯＮマスター基板１２ａの次にＴＣＯＮスレーブ基板１２ｂ〜１２ｄを同時に伝送することも可能である。
【００９３】
また、本実施の形態におけるテレビジョン受像機１は、本実施の形態の表示装置２Ａを備えている。
【００９４】
それゆえ、表示領域における複数の分割領域毎にその領域を表示駆動させるＴＣＯＮ基板１２の走査線及び信号線以外に統一的に連携して同期させ得る表示装置２Ａを備えたテレビ受像機１を提供することができる。
【００９５】
〔実施の形態２〕
本発明の他の実施の形態について図９〜図１１及び図１７に基づいて説明すれば、以下のとおりである。尚、本実施の形態において説明すること以外の構成は、前記実施の形態１と同じである。また、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【００９６】
本実施の形態の表示装置２Ｂは、前記実施の形態１の表示装置２Ａの構成に加えて、ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄは、それぞれ、電源回路の起動を制御する主制御部４１ａ〜４１ｄを備えている点が異なっている。
【００９７】
本実施の形態では、さらに、主制御部４１ａ〜４１ｄ同士がリンクすることにより、ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄそれぞれにおいて、各デジタル系電源回路を起動させた後、アナログ系電源回路を起動させることが可能となっている。これにより、各ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄ間でアナログ系電源回路が起動するバラツキを抑え、特定のアナログ系電源回路に過剰な負荷がかかることを防止している。
【００９８】
本実施の形態の表示装置２Ｂの構成について、図９及び図１０に基づいて説明する。図９は本実施の形態の表示装置２Ｂの構成を示すブロック図である。
【００９９】
表示装置２Ｂは、実施の形態１同様に、８Ｋ高精細画像表示装置である。高精細化によるソース／ゲートライン数の増加の為に、パネルを分割して駆動する必要がある。
【０１００】
具体的には、表示装置２Ｂは、図９に示すように、ＴＣＯＮマスター基板１２ａとＴＣＯＮスレーブ基板１２ｂ〜１２ｄとの合計４枚の基板を備えていると共に、各ＴＣＯＮマスター基板１２ａとＴＣＯＮスレーブ基板１２ｂ〜１２ｄは、ゲートバスラインの延伸方向に沿って配置されている。
【０１０１】
回路基板及び主回路基板としてのＴＣＯＮマスター基板１２ａには、ＴＣＯＮマスター回路１３ａと、ＴＣＯＮスレーブ回路１３ｂと、主電源制御回路としての主制御部４１ａと、主デジタル電源生成部としてのデジタル電源回路４２ａと、主アナログ電源生成部としてのアナログ電源回路４３ａ及びＤＡＣ４４とが設けられている。
【０１０２】
回路基板及び従回路基板としてのＴＣＯＮスレーブ基板１２ｂには、ＴＣＯＮマスター回路１３ｃとＴＣＯＮスレーブ回路１３ｄと、従電源制御回路としての主制御部４１ｂと、従デジタル電源生成部としてのデジタル電源回路４２ｂと、従アナログ電源生成部としてのアナログ電源回路４３ｂとが設けられている。
【０１０３】
回路基板及び従回路基板としてのＴＣＯＮスレーブ基板１２ｃには、ＴＣＯＮマスター回路１３ｅと、ＴＣＯＮスレーブ回路１３ｆと、従電源制御回路としての主制御部４１ｃとデジタル電源回路４２ｃと、従アナログ電源生成部としてのアナログ電源回路４３ｃとが設けられている。
【０１０４】
回路基板及び従回路基板としてのＴＣＯＮスレーブ基板１２ｄには、ＴＣＯＮマスター回路１３ｇと、ＴＣＯＮスレーブ回路１３ｈと、従電源制御回路としての主制御部４１ｄと、従デジタル電源生成部としてのデジタル電源回路４２ｄと、従アナログ電源生成部としてのアナログ電源回路４３ｄとが設けられている。
【０１０５】
ＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇ及びＴＣＯＮスレーブ回路１３ｂ・１３ｄ・１３ｆ・１３ｈはそれぞれＩＣ回路からなっている。
【０１０６】
また、主制御部４１ａ〜４１ｂは一又は複数のＩＣ回路からなっている。本実施の形態では、主制御部４１ａ〜４１ｂは、ＣＰＬＤ（Conplex programmable logic device）と、そのＣＰＬＤの前段に配置されたＦＰＧＡ（field-programmable gate array）とからなるものとする。主制御部４１ａ〜４１ｂそれぞれ間には、ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄの駆動動作を連携させる後述する連携信号を伝送する連携信号線が設けられている。当該連系信号は、ゲートバスラインの延伸方向の一端側に配置された主制御部４１ａから他端側に配置された主制御部４１ｄに向かって順次伝送される。このように主制御部４１ａ〜４１ｂが連系することで、各ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄにおいて、デジタル系電源回路が起動してから、アナログ系電源回路を起動させることができる。
【０１０７】
デジタル電源回路４２ａ〜４２ｄは、各ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄに備えられたデジタル系電源回路である。デジタル電源回路４２ａ〜４２ｄは、各ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄに備えられたデジタル系電源回路のうち最後に起動する。
【０１０８】
また、デジタル電源回路４２ａ〜４２ｄは、３．３Ｖのデジタル電源であるＶＣＣ_３．３Ｖを生成する。デジタル電源回路４２ａは生成したＶＣＣ_３．３Ｖを、ＴＣＯＮマスター回路１３ａとＴＣＯＮスレーブ回路１３ｂと主制御部４１ａとソースドライバ７ａとに供給する。デジタル電源回路４２ｂは生成したＶＣＣ_３．３Ｖを、ＴＣＯＮマスター回路１３ｃとＴＣＯＮスレーブ回路１３ｄと主制御部４１ｂとソースドライバ７ｂとに供給する。デジタル電源回路４２ｃは生成したＶＣＣ_３．３Ｖを、ＴＣＯＮマスター回路１３ｅとＴＣＯＮスレーブ回路１３ｆと主制御部４１ｃとソースドライバ７ｃとに供給する。デジタル電源回路４２ｄは生成したＶＣＣ_３．３Ｖを、ＴＣＯＮマスター回路１３ｇとＴＣＯＮスレーブ回路１３ｈと主制御部４１ｄとソースドライバ７ｄとに供給する。
【０１０９】
アナログ電源回路４３ａ〜４３ｄ及びＤＡＣ４４は、各ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄに備えられたアナログ系電源回路である。アナログ電源回路４３ａ〜４３ｄ及びＤＡＣ４４は、各ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄに備えられたデジタル系電源回路が起動してから、起動する。
【０１１０】
アナログ電源回路４３ａ〜４３ｄは、主制御部４１ａ〜４１ｄからアナログ起動指示信号であるＡｎａｌｏｇ_ＥＮを受信すると、アナログ電源電圧であるＶＬＳを生成する。アナログ電源回路４３ａは、生成したＶＬＳをソースドライバ７ａ及びＤＡＣ４４へ供給する。アナログ電源回路４３ｂは生成したＶＬＳをソースドライバ７ｂへ供給する。アナログ電源回路４３ｃは生成したＶＬＳをソースドライバ７ｃへ供給する。アナログ電源回路４３ｄは生成したＶＬＳをソースドライバ７ｄへ供給する。
【０１１１】
ＤＡＣ４４は、アナログ電源回路４３ａからＶＬＳが供給されると、階調電圧であるＶＨ２５５を生成する。ＤＡＣ４４は、生成したＶＨ２５５をソースドライバ７ａに供給すると共に、ＴＣＯＮスレーブ回路１２ｂ〜１２ｄを介してソースドライバ７ｂ〜７ｄへも同タイミングで供給する。このように、ＤＡＣ４４は、複数のソースドライバ７ａ〜７ｄに対し同時にＶＨ２５５を供給する。
【０１１２】
次に、表示装置２Ｂの起動タイミングについて、図１０に基づいて説明する。図１０は、上記の表示装置２Ｂの起動タイミングを示すタイミングチャートである。
【０１１３】
まず、８Ｋシステムである表示装置２Ｂの主電源ボタンがオンされると、全て電源回路の元となる図示しない電源回路から１３Ｖの主電源が、ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄへ供給される。
【０１１４】
次に、各ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄに備えられた各システム電源ＩＣが複数のデジタル系電源を生成する。各システム電源ＩＣが作成したデジタル系電源は、ＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇ、ＴＣＯＮスレーブ回路１３ｂ・１３ｄ・１３ｆ・１３ｈ、主制御部４１ａ〜４１ｄ、及び、デジタル電源回路４２ａ〜４２ｄへ供給される。すると、それぞれ、ＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇ及びＴＣＯＮスレーブ回路１３ｂ・１３ｄ・１３ｆ・１３ｈそれぞれのシーケンスに従い、順次、起動する。
【０１１５】
そして、デジタル系電源回路の中で最後に起動したデジタル電源回路４２ａ〜４２ｄによって生成されたＶＣＣ_３．３Ｖは、各ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄにおいて、各デジタル電源回路４２ａ〜４２ｄから、各ＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇ、各ＴＣＯＮスレーブ回路１３ｂ・１３ｄ・１３ｆ・１３ｈ、各主制御部４１ａ〜４１ｄ、及び、各ソースドライバ７ａ〜７ｄへ供給される。
【０１１６】
ＶＣＣ_３．３ＶがＴＣＯＮマスター回路１３ａに供給されることで、ＴＣＯＮマスター回路１３ａから、初期処理の完了を知らせる信号であるＩ２Ｃ_ＲＥＡＤＹが、同基板に配置されている主制御部４１ａへ送信される。
【０１１７】
主制御部４１ａ〜４１ｄのＦＰＧＡは、ＶＣＣ_３．３Ｖが供給されると、設定動作を開始する。主制御部４１ａのＦＰＧＡは、設定動作を開始した後、さらに、ＴＣＯＮマスター回路１３ａからＩ２Ｃ_ＲＥＡＤＹを受信すると、デジタル系電源回路の起動が完了したことを認識する。
【０１１８】
この後に、アナログ系電源回路を起動することで、各ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄの中で、デジタル系電源回路を起動した後、アナログ系電源回路を立ち上げるシーケンスを満たすことになる。
【０１１９】
Ｉ２Ｃ_ＲＥＡＤＹを受信すると、主制御部４１ａは、ＴＣＯＮスレーブ基板１２ｂ〜１２ｄそれぞれの主制御部４１ｂ〜４１ｄに対し、順次、ＴＣＯＮマスター回路のリセットを解除する指示信号であるＭａｓｔｅｒ_ＲＥＳＥＴを送信する。
【０１２０】
具体的には、Ｉ２Ｃ_ＲＥＡＤＹを受信した主制御部４１ａから、Ｍａｓｔｅｒ_ＲＥＳＥＴが主制御部４１ｂへ送信される。Ｍａｓｔｅｒ_ＲＥＳＥＴを受信した主制御部４１ｂは、Ｍａｓｔｅｒ_ＲＥＳＥＴをＴＣＯＮマスター回路１３ｃへ送信することでＴＣＯＮマスター回路１３ｃのリセットを解除すると共に、Ｍａｓｔｅｒ_ＲＥＳＥＴを主制御部４１ｂへ送信する。Ｍａｓｔｅｒ_ＲＥＳＥＴを受信した主制御部４１ｃは、Ｍａｓｔｅｒ_ＲＥＳＥＴをＴＣＯＮマスター回路１３ｅへ送信することでＴＣＯＮマスター回路１３ｅのリセットを解除すると共に、Ｍａｓｔｅｒ_ＲＥＳＥＴを主制御部４１ｄへ送信する。Ｍａｓｔｅｒ_ＲＥＳＥＴを受信した主制御部４１ｄは、Ｍａｓｔｅｒ_ＲＥＳＥＴをＴＣＯＮマスター回路１３ｇへ送信することでＴＣＯＮマスター回路１３ｇのリセットを解除する。
【０１２１】
また、主制御部４１ａは、Ｍａｓｔｅｒ_ＲＥＳＥＴより遅延した信号であって、ＴＣＯＮスレーブ回路のリセットを解除する指示信号であるＳｌａｖｅ_ＲＥＳＥＴをＴＣＯＮスレーブ回路１３ｂへ送信することで、ＴＣＯＮスレーブ回路１３ｂのリセットを解除する。主制御部４１ｂは、Ｓｌａｖｅ_ＲＥＳＥＴをＴＣＯＮスレーブ回路１３ｄへ送信することで、ＴＣＯＮマスター回路１３ｃのリセットを解除した後、ＴＣＯＮスレーブ回路１３ｂのリセットを解除する。主制御部４１ｃは、Ｓｌａｖｅ_ＲＥＳＥＴをＴＣＯＮスレーブ回路１３ｆへ送信することで、ＴＣＯＮマスター回路１３ｅのリセットを解除した後、ＴＣＯＮスレーブ回路１３ｆのリセットを解除する。主制御部４１ｄは、Ｓｌａｖｅ_ＲＥＳＥＴをＴＣＯＮスレーブ回路１３ｈへ送信することで、ＴＣＯＮマスター回路１３ｇのリセットを解除した後、ＴＣＯＮスレーブ回路１３ｈのリセットを解除する。
【０１２２】
これにより、各ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄにおいて、ＴＣＯＮマスター回路のリセット解除の後、ＴＣＯＮスレーブ回路のリセットを解除するシーケンスを満たすことができる。
【０１２３】
加えて、先に、ＴＣＯＮマスター基板１２ａにおけるＴＣＯＮマスター回路１３ａのリセットを解除しＴＣＯＮスレーブ回路１３ｂのリセットを解除し、その後に、各ＴＣＯＮスレーブ基板１２ｂ〜１２ｄにおけるＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇのリセット解除の後に、ＴＣＯＮスレーブ回路１３ｄ・１３ｆ・１３ｈのリセットを解除するシーケンスを満たすこともできる。
【０１２４】
また、上述したデジタル系電源の起動からＴＣＯＮスレーブ回路１３ｄ・１３ｆ・１３ｈのリセットを解除するシーケンスとは別に、デジタル系電源が起動した後、ＦＣＣからなる各信号線の斜め挿し（コネクタに対し斜めに挿し込まれている状態）の有無を検出するシーケンスも実行する。
【０１２５】
例えば、信号線１７ａ〜１７ｈ及びゲートドライバ６と接続されている信号線の斜め挿し検出は以下のシーケンスにより行う。各ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄにおいて、ＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇは、デジタル電源回路４２ａ〜４２ｄからＶＣＣ_３．３Ｖが供給されると、主制御部４１ａ〜４１ｄを介して、ゲートドライバ６と接続されている図示しない信号線と接続されているコネクタに対しゲート信号（ＧＳＰ及び／又はＧＣＫ）を送信する。また、ソースドライバと接続されている信号線１７ａ〜１７ｈと接続されているコネクタに対してはソース信号（ＳＳＰ及び／又はＳＣＫ）を送信する。
【０１２６】
主制御部４１ａ〜４１ｄのＦＰＧＡは、ＧＳＰ及びＳＳＰを数フレーム分カウントした後、異常がなければ（信号線が斜め挿しとなっていなければ）主制御部４１ａ〜４１ｄのＣＰＤＬは、各信号線と接続されている各コネクタに対し、斜め挿しは無い旨の確認信号であるＦＣＣ_ＲＥＡＤＹを送信する。斜め挿しが無ければ、主制御部４１ａ〜４１ｄのＣＰＤＬは、各コネクタと接続されているゲートドライバ６又はソースドライバを経由して、該ＦＣＣ_ＲＥＡＤＹを受信する。主制御部４１ａ〜４１ｄのＣＰＤＬは、ＦＣＣ_ＲＥＡＤＹを受信すると、斜め挿しは無いと判定する。
【０１２７】
尚、図１０の矢印ｔ１に示すように、主制御部４１ａ〜４１ｄがＦＣＣ_ＲＥＡＤＹの送信要求を送信するタイミングは、全てのＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇが確実にゲート信号及びソース信号の送信を開始した後に、ＦＣＣ_ＲＥＡＤＹを受信できるように、主制御部４１ａ〜４１ｄのＦＰＧＡがＧＳＰ及びＳＳＰのカウントを開始したときから、所定の期間だけディレイされている。
【０１２８】
また、信号線１７ａ〜１７ｈ及びゲートドライバ６と接続されている信号線の斜め挿し検出は以下のように行ってもよい。図１１は、本実施の形態の表示装置２Ｂにおける斜め挿し検出方法を説明する図である。
【０１２９】
ソースドライバ７ａに対し、ＴＣＯＮマスター基板１２ａにおける主制御部４１ａのＣＰＤＬは、ハイのＦＣＣ_ＲＥＡＤＹを送信する。当該ＦＣＣ_ＲＥＡＤＹは、信号線１７ａ・１７ｂを介してソースドライバ７ａへ送信され、再び、信号線１７ａ・１７ｂを介して、ＣＰＤＬへ送信される。信号線１７ａ・１７ｂから、ハイのＦＣＣ_ＲＥＡＤＹを受信すると、ＣＰＤＬは信号線１７ａ・１７ｂは、斜め挿しではないと判定する。他のソースドライバ側の信号線１７ｃ〜１７ｈについても同様に斜め挿し検出を行う。
【０１３０】
ゲートドライバ６に対しては、ＣＰＤＬは、まず、ハイのＦＣＣ_ＲＥＡＤＹを、信号線１７ｂへ送信する。ゲートドライバ用のＦＣＣ_ＲＥＡＤＹは、信号線１７ｂ及びソースドライバ７ａを介してゲートドライバ６へ送信される。そして、ゲートドライバ用のＦＣＣ_ＲＥＡＤＹは、ゲートドライバ６からソースドライバ７ａ及び信号線１７ａを介してＣＰＤＬへ送信される。ハイのＦＣＣ_ＲＥＡＤＹを受信すると、ＣＰＤＬは、ゲートドライバ６と接続されている信号線が斜め挿しではないと判定する。
【０１３１】
ゲートドライバ用のＦＣＣ_ＲＥＡＤＹは、デジタル系電源回路で生成されるＶＤＤを用いることができる。また、ソースドライバへ送信するＦＣＣ_ＲＥＡＤＹもＶＤＤを用いてもよいし、その他のパルス信号を用いてもよい。
【０１３２】
図１０に戻り、主制御部４１ａは、ＴＣＯＮスレーブ回路１３ｂのリセットを解除し、さらに、ＴＣＯＮマスター基板１２ａの各コネクタからのＦＣＣ_ＲＥＡＤＹ、及び、各主制御部４１ｂ〜４１ｄからのＦＣＣ_ＲＥＡＤＹ（連系信号）を受信すると、各主制御部４１ｂ〜４１ｄに対して、アナログ系電源回路を起動させる旨の指示信号であるＡｎａｌｏｇ_ＥＮ‐Ｌｉｎｋ（アナログ電源起動信号）を一括で同時に送信する。そして、各主制御部４１ａ〜４１ｄは、Ａｎａｌｏｇ_ＥＮ‐Ｌｉｎｋを、アナログ電源回路４３ａ〜４３ｄへ送信する。これより、アナログ電源回路４３ａ〜４３ｄを同時に起動することができる。
【０１３３】
アナログ電源回路４３ａ〜４３ｄは、起動するとそれぞれＶＬＳを生成し、当該生成したＶＬＳをソースドライバ７ａ〜７ｄへ供給する。アナログ電源回路４３ａは、さらに、ＶＬＳをＤＡＣ４４へ供給する。ＤＡＣ４４は、ＶＬＳが供給されるとＶＨ２５５をソースドライバ７ａへ供給すると共に、各ＴＣＯＮスレーブ基板１２ｂ〜１２ｄを介してソースドライバ７ｂ〜７ｄへも供給する。
【０１３４】
このように、ＴＣＯＮスレーブ回路１３ｂ・１３ｄ・１３ｆ・１３ｈのリセットを解除し、斜め挿しが無い状態で、アナログ電源をソースドライバ７ａ〜７ｄへ供給することができるため、斜め挿しが生じているにも関わらず、アナログ電源をソースドライバ７ａ〜７ｄへ供給してしまうことにより生じるアナログ系電源回路や各基板の破損を防止することができる。
【０１３５】
次に、アナログ電源回路４３ａ〜４３ｄを同時に起動できることの効果を説明するために、先に、比較例を用いて、アナログ電源回路４３ａ〜４３ｄを同時に起動しない場合の課題について説明する。
【０１３６】
図１７は、本実施の形態２に係る表示装置２Ｂの比較例に係る表示装置９０の構成を示すブロック図である。
【０１３７】
表示装置９０は、表示装置２Ｂが備えていた主制御部４１ａ〜４１ｄに換えて、主制御部９１ａ〜９１ｄを備えている点で表示装置２Ｂと相違する。表示装置９０の他の構成は表示装置２Ｂと同様である。
【０１３８】
主制御部９１ａはＴＣＯＮマスター基板１２ａに配置されている。主制御部９１ｂはＴＣＯＮスレーブ基板１２ｂに配置されている。主制御部９１ｃはＴＣＯＮスレーブ基板１２ｃに配置されている。主制御部９１ｄはＴＣＯＮスレーブ基板１２ｄに配置されている。
【０１３９】
主制御部９１ａ〜９１ｄは互いに接続されていない。このため、主制御部９１ａ〜９１ｄ間において、ＦＣＣ_ＲＥＡＤＹ及びＡｎａｌｏｇ_ＥＮ‐Ｌｉｎｋなど各信号の送受信せず、互いに連携しない。
【０１４０】
このため、主制御部９１ａ〜９１ｄは、それぞれの各ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄ内において、ＴＣＯＮスレーブ回路１３ｂ・１３ｄ・１３ｆ・１３ｈのリセットを解除し、ＦＦＣ_ＲＥＡＤＹを受信すると、アナログ電源回路４３ａ〜４３ｄにＡｎａｌｏｇ_ＥＮ‐Ｌｉｎｋを送信する。このようにして、主制御部９１ａ〜９１ｄは、それぞれのタイミングでアナログ電源回路４３ａ〜４３ｄを起動する。
【０１４１】
各アナログ電源回路４３ａ〜４３ｄは、起動させるとＶＬＳを生成し、当該生成したＶＬＳをソースドライバ７ａ〜７ｄへ供給する。また、アナログ電源回路４３ａはＶＬＳをＤＡＣ４４へも供給する。
【０１４２】
ＤＡＣ４４は、ＶＬＳが供給されるとＶＨ２５５をソースドライバ７ａへ供給すると共に、各ＴＣＯＮスレーブ基板１２ｂ〜１２ｄを介してソースドライバ７ｂ〜７ｄへも供給する。
【０１４３】
しかし、表示装置２Ｂでは、主制御部９１ａ〜９１ｄは、個々のタイミングでアナログ電源回路４３ａ〜４３ｄを起動しているため、ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄ間においてアナログ電源回路４３ａ〜４３ｄの起動タイミングに差が生じる。
【０１４４】
具体的には、ＤＡＣ４４がＶＨ２５５をＴＣＯＮスレーブ基板１２ｂを介してソースドライバ７ｂに供給したとき、ＴＣＯＮスレーブ基板１２ｂのアナログ電源回路４３ｂがまだ起動していない場合がある。
【０１４５】
この場合、図１７の矢印Ｚに示すように、ＤＡＣ４４から、一旦ソースドライバ７ｂへ供給されたＶＨ２５５は、アナログ電源回路４３ｂへリークしてしまう。このようにＶＨ２５５がアナログ電源回路４３ｂへリークすると、ＤＡＣ４４へ電源供給をしているアナログ電源回路４３ａの負荷が増大する。そして、アナログ電源回路４３ａの電源供給の能力をオーバーすると、アナログ電源回路４３ａの破壊に至る場合がある。
【０１４６】
一方、図９に示した表示装置２Ｂによると、上述のように、主制御部４１ｂ〜４１ｄは、デジタル電源回路４２ｂ〜４２ｄが起動した後、ＦＣＣ_ＲＥＡＤＹを主制御部４１ａへ送信する。そして、主制御部４１ａは、デジタル電源回路４２ａ、ＴＣＯＮマスター回路１３ａ及びＴＣＯＮスレーブ回路１３ｂが起動し、かつ、主制御部４１ｂ〜４１ｄからＦＣＣ_ＲＥＡＤＹを受信すると、Ａｎａｌｏｇ_ＥＮ‐Ｌｉｎｋをアナログ電源回路４３ａ及び主制御部４１ｂ〜４１ｄへ送信する。各主制御部４１ｂ〜４１ｄは、Ａｎａｌｏｇ_ＥＮ‐Ｌｉｎｋを受信すると、各アナログ電源回路４３ｂ〜４３ｄへ送信する。各アナログ電源回路４３ａ〜４３ｄは、Ａｎａｌｏｇ_ＥＮ‐Ｌｉｎｋを受信することで起動する。
【０１４７】
これにより、デジタル電源回路４２ａ〜４２ｄが起動してから、アナログ電源回路４３ａ〜４３ｄが起動する。このため、アナログ電源回路４３ａ〜４３ｄを、同タイミングで起動させることができる。
【０１４８】
これにより、アナログ電源回路４３ａが起動しているにもかかわらず、他のアナログ電源回路４３ｂ〜４３ｄの何れかが起動していないことで、アナログ電源回路４３ａの負荷が増大することを防止することができる。具体的には、アナログ電源回路４３ａがＶＬＳを供給するＤＡＣ４４が、ソースドライバ７ｂ〜７ｄへＶＨ２５５を供給したとき、アナログ電源回路４３ｂ〜４３ｄの何れかが起動していないことにより、当該起動していないアナログ電源回路へ、ＶＨ２５５が逆流する等といった問題の発生を防止することができる。
【０１４９】
また、表示装置２Ａは、各ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄが直線状に配置されている。すなわち、ＴＣＯＮ基板１２はゲートバスラインの延伸方向に並べて配置されており、Ａｎａｌｏｇ_ＥＮ‐Ｌｉｎｋは、ゲートバスラインの延伸方向の一端側に配置されたＴＣＯＮマスター基板１２ａから他端側に配置されたＴＣＯＮスレーブ基板１２ｄに向かって送信される。
【０１５０】
これにより、Ａｎａｌｏｇ_ＥＮ‐Ｌｉｎｋが、ゲートバスラインの延伸方向の一端側に配置されたＴＣＯＮマスター基板１２ａから他端側に配置されたＴＣＯＮスレーブ基板１２ｂ〜１２ｄのそれぞれに向かって送信される。すなわち、Ａｎａｌｏｇ_ＥＮ‐Ｌｉｎｋは、ゲートバスラインを伝送されるゲート信号の伝送方向と同じ方向に送信される。これにより、ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄ間の距離が近いため、速やかに、ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄを起動させることができる。
【０１５１】
〔実施の形態３〕
本発明のさらに他の実施の形態について図１２〜図１５に基づいて説明すれば、以下のとおりである。尚、本実施の形態において説明すること以外の構成は、前記実施の形態１と同じである。また、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１５２】
本実施の形態の表示装置２Ｃは、前記実施の形態１の表示装置２Ａの構成に加えて、各ＴＣＯＮ基板１２におけるＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇ及びＴＣＯＮスレーブ回路１３ｂ・１３ｄ・１３ｆ・１３ｈの起動直後から各々の映像信号の出力タイミングの差が最小限に抑えられている点が異なっている。
【０１５３】
すなわち、本実施の形態の表示装置２Ｃでは、ＴＣＯＮ基板１２を４枚用いて構成しているため、映像表示が各ＴＣＯＮ基板１２にて行われる。このため、各ＴＣＯＮ基板１２間で映像の出力タイミングにズレが生じることによって、映像の表示不良や品位の低下が発生してしまう可能性がある。
【０１５４】
特に、起動時においては各ＴＣＯＮ基板１２におけるＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇ及びＴＣＯＮスレーブ回路１３ｂ・１３ｄ・１３ｆ・１３ｈが、起動完了後に自動で出力開始するため、起動直後から各ＴＣＯＮ基板１２の映像信号を同時に出力させる必要がある。
【０１５５】
これに対して、従来では、図１８（ａ）（ｂ）に示すように、各ＴＣＯＮ基板ともＩＣからなる２個のＴＣＯＮマスター回路及びＴＣＯＮスレーブ回路が起動し、ＩＣ間で同期が取れた後、映像信号を出力する。
【０１５６】
ただし、各ＴＣＯＮ基板のＴＣＯＮマスター回路及びＴＣＯＮスレーブ回路間の同期をとるための基準となる信号は、ＴＣＯＮマスター回路が出力するため、ＴＣＯＮマスター回路をＴＣＯＮスレーブ回路よりも必ず先に起動完了させなければならない。
【０１５７】
したがって、最終的に全ての各ＴＣＯＮ基板のＴＣＯＮマスター回路の起動完了後に、全ての各ＴＣＯＮ基板のＴＣＯＮスレーブ回路を同時に起動させることができれば、各々のＴＣＯＮマスター回路及びＴＣＯＮスレーブ回路からの映像信号の出力を揃えることが可能となる。
【０１５８】
しかしながら、従来の構成では、各ＴＣＯＮ基板のＴＣＯＮマスター回路及びＴＣＯＮスレーブ回路それぞれに個別にリセットＩＣを設けて、外付けコンデンサの定数調整により対応していた。しかしながら、この方法では、リセット期間のバラツキが大きく、映像信号の出力タイミング差を抑えることについて不十分なものであった。
【０１５９】
そこで、本実施の形態の表示装置２Ｃは、以下の構成を備えている。本実施の形態の表示装置２Ｃの構成について、図１２及び図１３に基づいて説明する。図１２は本実施の形態の表示装置２Ｃの構成を示すブロック図であり、図１３は上記の表示装置２Ｃの起動タイミングを示すタイミングチャートである。
【０１６０】
本実施の形態の表示装置２Ｃは、図１２に示すように、ＴＣＯＮマスター基板１２ａとＴＣＯＮスレーブ基板１２ｂ〜１２ｄとの合計４枚の基板を備えていると共に、各ＴＣＯＮマスター基板１２ａとＴＣＯＮスレーブ基板１２ｂ〜１２ｄは、ゲートバスラインの延伸方向に沿って配置されている。
【０１６１】
そして、ＴＣＯＮマスター基板１２ａにはＴＣＯＮマスター回路１３ａとＴＣＯＮスレーブ回路１３ｂとが設けられ、ＴＣＯＮスレーブ基板１２ｂにはＴＣＯＮマスター回路１３ｃとＴＣＯＮスレーブ回路１３ｄとが設けられ、ＴＣＯＮスレーブ基板１２ｃにはＴＣＯＮマスター回路１３ｅとＴＣＯＮスレーブ回路１３ｆとが設けられ、ＴＣＯＮスレーブ基板１２ｄにはＴＣＯＮマスター回路１３ｇとＴＣＯＮスレーブ回路１３ｈとが設けられている。
【０１６２】
上記ＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇ及びＴＣＯＮスレーブ回路１３ｂ・１３ｄ・１３ｆ・１３ｈはそれぞれＩＣ回路からなっている。したがって、ＴＣＯＮマスター基板１２ａ及びＴＣＯＮスレーブ基板１２ｂ〜１２ｄが起動されるときには、ＩＣ回路からなるＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇ及びＴＣＯＮスレーブ回路１３ｂ・１３ｄ・１３ｆ・１３ｈが同期して同時に起動されることが好ましい。
【０１６３】
そこで、本実施の形態の表示装置２Ｃでは、ＩＣ回路からなるＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇ及びＴＣＯＮスレーブ回路１３ｂ・１３ｄ・１３ｆ・１３ｈの起動を連携させて同時に行わせる連携信号線としてのＩＣ回路同期起動線６１が設けられている。そして、このＩＣ回路同期起動線６１には、リセット信号Ｒｅｓｅｔが伝送されるようになっている。
【０１６４】
具体的には、本実施の形態の表示装置２Ｃでは、各ＴＣＯＮ基板１２には、ＡＮＤ回路６２がそれぞれ設けられている。
【０１６５】
そして、ＴＣＯＮマスター基板１２ａでは、ＡＮＤ回路６２にはＴＣＯＮマスター回路１３ａをリセットするリセット信号Ｒｅｓｅｔと、ＴＣＯＮマスター回路１３ａへのリセット信号Ｒｅｓｅｔの入力により出力される該ＴＣＯＮマスター回路１３ａからの該ＴＣＯＮマスター回路１３ａが起動したことを示す起動信号Ｒｅａｄｙが入力されるようになっている。
【０１６６】
また、ＴＣＯＮスレーブ基板１２ｂでは、ＡＮＤ回路６２にはＴＣＯＮマスター回路１３ａをリセットすべく、ＴＣＯＮマスター基板１２ａのＡＮＤ回路６２から出力されたリセット信号Ｒｅｓｅｔと、別途に設けられたプルアップ回路５３からの起動信号Ｒｅａｄｙが入力されるようになっている。
【０１６７】
同様に、ＴＣＯＮスレーブ基板１２ｃでは、ＡＮＤ回路６２にはＴＣＯＮマスター回路１３ａをリセットすべく、ＴＣＯＮスレーブ基板１２ｂのＡＮＤ回路６２から出力されたリセット信号Ｒｅｓｅｔと、別途に設けられたプルアップ回路６３からの起動信号Ｒｅａｄｙが入力されるようになっている。
【０１６８】
ＴＣＯＮスレーブ基板１２ｄでは、ＡＮＤ回路６２にはＴＣＯＮマスター回路１３ａをリセットすべく、ＴＣＯＮスレーブ基板１２ｃのＡＮＤ回路６２から出力されたリセット信号Ｒｅｓｅｔと、ＴＣＯＮマスター回路１３ｇへのリセット信号Ｒｅｓｅｔの入力により出力される該ＴＣＯＮマスター回路１３ｇからの該ＴＣＯＮマスター回路１３ｇが起動したことを示す起動信号Ｒｅａｄｙが入力されるようになっている。
【０１６９】
尚、上記の各ＡＮＤ回路６２からの出力は、次段のＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇにも入力されるようになっている。
【０１７０】
一方、ＴＣＯＮスレーブ基板１２ｄのＡＮＤ回路６２の出力は、ＴＣＯＮスレーブ基板１２ｃ、ＴＣＯＮスレーブ基板１２ｂ、ＴＣＯＮマスター基板１２ａの順に帰還されるようになっており、ＴＣＯＮスレーブ基板１２ｄ、ＴＣＯＮスレーブ基板１２ｃ、ＴＣＯＮスレーブ基板１２ｂ、ＴＣＯＮマスター基板１２ａのＴＣＯＮスレーブ回路１３ｈ、ＴＣＯＮスレーブ回路１３ｆ、ＴＣＯＮスレーブ回路１３ｄ、ＴＣＯＮスレーブ回路１３ｂに入力されるようになっている。
【０１７１】
この結果、図１４に示すように、ＴＣＯＮマスター基板１２ａでは、図示しないＴＣＯＮマスター回路１３ａへのリセット信号Ｒｅｓｅｔの入力により、該ＴＣＯＮマスター回路１３ａが起動される。これにより、ＴＣＯＮマスター回路１３ａから出力される起動信号Ｒｅａｄｙによって、各ＡＮＤ回路６２から次段以降のＴＣＯＮスレーブ基板１２ｂ〜１２ｄのＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇがリセットされ、その結果、ＴＣＯＮスレーブ基板１２ｂ〜１２ｄのＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇが起動される。
【０１７２】
その後、ＴＣＯＮスレーブ基板１２ｄのＴＣＯＮマスター回路１３ｇからの起動信号Ｒｅａｄｙの出力により、該ＴＣＯＮスレーブ基板１２ｄのＡＮＤ回路６２から出力されるリセット信号Ｒｅｓｅｔにより、全てのＴＣＯＮスレーブ基板１２ｄ、ＴＣＯＮスレーブ基板１２ｃ、ＴＣＯＮスレーブ基板１２ｂ、ＴＣＯＮマスター基板１２ａにおけるＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂがリセットされ、その結果、ＴＣＯＮスレーブ基板１２ｄ〜１２ｂ及びＴＣＯＮマスター基板１２ａのＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂが起動される。
【０１７３】
このように、本実施の形態の表示装置２Ｃでは、各ＴＣＯＮ基板１２は隣り合うＴＣＯＮ基板１２と相互に連携されている。そして、まず、ＴＣＯＮマスター基板１２ａのＴＣＯＮマスター回路１３ａを最初に起動する。その後、起動完了したことによって出力される起動信号Ｒｅａｄｙを他のＴＣＯＮスレーブ基板１２ｂ〜１２ｄのＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇのリセット信号Ｒｅｓｅｔとして送信し、４個のＴＣＯＮ基板１２のＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇを全て起動させる。
【０１７４】
次に、最後のＴＣＯＮスレーブ基板１２ｄのＴＣＯＮマスター回路１３ｇの起動信号Ｒｅａｄｙを全てのＴＣＯＮ基板１２のＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂのリセット信号Ｒｅｓｅｔとして送信する。
【０１７５】
これによって、各ＴＣＯＮ基板１２間の距離は短いため、伝送遅延も短く、略同時に４個のＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂを起動させることができる。
【０１７６】
これにより、ＴＣＯＮマスター基板１２ａのＴＣＯＮマスター回路１３ａの起動直後から各々のＴＣＯＮスレーブ基板１２ｂ〜１２ｄ及びＴＣＯＮマスター基板１２ａのＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇ及びＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂの起動の出力タイミングの差を最小限に抑えることが可能となる。
【０１７７】
尚、上記の例では、各ＴＣＯＮ基板１２のＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂの起動のために、末端のＴＣＯＮスレーブ基板１２ｄのＴＣＯＮマスター回路１３ｇから出力される起動信号Ｒｅａｄｙを利用していた。これは、末端のＴＣＯＮスレーブ基板１２ｄのＴＣＯＮマスター回路１３ｇの起動タイミングがＴＣＯＮマスター基板１２ａのＴＣＯＮマスター回路１３ａの起動と同時となることを利用している。
【０１７８】
しかし、表示装置２Ｃでは、ＡＮＤ回路６２を使用しているので、判断時間が伴い、厳密な意味では各ＴＣＯＮ基板１２のＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇの起動は同時とはならない。
【０１７９】
そこで、本実施の形態の変形例として、ＡＮＤ回路６２を設けない表示装置２Ｄとすることが可能である。
【０１８０】
以下では、ＡＮＤ回路６２を設けない表示装置２Ｄの構成について、図１４及び図１５に基づいて説明する。図１４は本実施の形態の変形例における表示装置２Ｄの構成を示すブロック図であり、図１５は上記の表示装置２Ｄの起動タイミングを示すタイミングチャートである。
【０１８１】
本実施の形態の表示装置２Ｄは、図１４に示すように、前記図１２にて示した各ＴＣＯＮ基板１２に設けられたＡＮＤ回路６２が備えられていない。
【０１８２】
この結果、図１４に示す表示装置２Ｄでは、ＴＣＯＮマスター回路１３ａをリセットするリセット信号Ｒｅｓｅｔが入力され、これにより、ＴＣＯＮマスター回路１３ａが起動したことを示す起動信号Ｒｅａｄｙが該ＴＣＯＮマスター回路１３ａから出力される。
【０１８３】
ＴＣＯＮマスター回路１３ａのＴＣＯＮマスター回路１３ａから出力された起動信号Ｒｅａｄｙは、隣のＴＣＯＮスレーブ基板１２ｂのＴＣＯＮマスター回路１３ｃのリセット信号Ｒｅｓｅｔとして該ＴＣＯＮマスター回路１３ｃに入力される。次いで、ＴＣＯＮスレーブ基板１２ｂのＴＣＯＮマスター回路１３ｃから出力された起動信号Ｒｅａｄｙは、隣のＴＣＯＮスレーブ基板１２ｃのＴＣＯＮマスター回路１３ｅのリセット信号Ｒｅｓｅｔとして該ＴＣＯＮマスター回路１３ｅに入力される。同様にして、ＴＣＯＮスレーブ基板１２ｃのＴＣＯＮマスター回路１３ｅから出力された起動信号Ｒｅａｄｙは、隣のＴＣＯＮスレーブ基板１２ｄのＴＣＯＮマスター回路１３ｇのリセット信号Ｒｅｓｅｔとして該ＴＣＯＮマスター回路１３ｇに入力される。
【０１８４】
ここで、ＴＣＯＮスレーブ基板１２ｄの起動信号Ｒｅａｄｙは、ＴＣＯＮスレーブ基板１２ｃ、ＴＣＯＮスレーブ基板１２ｂ、ＴＣＯＮマスター基板１２ａの順に帰還されるようになっており、ＴＣＯＮスレーブ基板１２ｄ、ＴＣＯＮスレーブ基板１２ｃ、ＴＣＯＮスレーブ基板１２ｂ、ＴＣＯＮマスター基板１２ａのＴＣＯＮスレーブ回路１３ｈ、ＴＣＯＮスレーブ回路１３ｆ、ＴＣＯＮスレーブ回路１３ｄ、ＴＣＯＮスレーブ回路１３ｂにリセット信号Ｒｅｓｅｔとしてそれぞれ入力されるようになっている。
【０１８５】
この結果、図１６に示すように、ＴＣＯＮマスター基板１２ａでは、図示しないＴＣＯＮマスター回路１３ａへのリセット信号Ｒｅｓｅｔの入力により、該ＴＣＯＮマスター回路１３ａが起動される。これにより、ＴＣＯＮマスター回路１３ａから出力される起動信号Ｒｅａｄｙによって、次段以降のＴＣＯＮスレーブ基板１２ｂ〜１２ｄのＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇがリセットされ、その結果、ＴＣＯＮスレーブ基板１２ｂ〜１２ｄのＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇが起動される。
【０１８６】
その後、ＴＣＯＮスレーブ基板１２ｄのＴＣＯＮマスター回路１３ｇからの起動信号Ｒｅａｄｙの出力により、該ＴＣＯＮマスター回路１３ｇから出力される起動信号Ｒｅａｄｙが全てのＴＣＯＮスレーブ基板１２ｄ、ＴＣＯＮスレーブ基板１２ｃ、ＴＣＯＮスレーブ基板１２ｂ、ＴＣＯＮマスター基板１２ａにおけるＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂのリセット信号Ｒｅｓｅｔとして入力される。その結果、ＴＣＯＮスレーブ基板１２ｄ〜１２ｂ及びＴＣＯＮマスター基板１２ａのＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂが起動される。
【０１８７】
上述したように、本実施の形態の表示装置２Ｄでは、各ＴＣＯＮ基板１２は隣り合うＴＣＯＮ基板１２と相互に連携されている。そして、ＴＣＯＮ基板１２を起動するときには、まず、ＴＣＯＮマスター基板１２ａのＴＣＯＮマスター回路１３ａを最初に起動する。その後、起動完了したことによって出力される起動信号Ｒｅａｄｙを他のＴＣＯＮスレーブ基板１２ｂ〜１２ｄのＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇのリセット信号Ｒｅｓｅｔとして送信し、４個のＴＣＯＮ基板１２のＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇを全て起動させる。
【０１８８】
次に、最後のＴＣＯＮスレーブ基板１２ｄのＴＣＯＮマスター回路１３ｇの起動信号Ｒｅａｄｙを全てのＴＣＯＮ基板１２のＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂのリセット信号Ｒｅｓｅｔとして送信する。
【０１８９】
これによって、表示装置２Ｄでは、各ＴＣＯＮ基板１２間でＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇの起動信号Ｒｅａｄｙをデイジーチェーン接続し、隣り合うＴＣＯＮ基板１２のＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇを順番に起動させていき、最後に起動するＴＣＯＮスレーブ基板１２ｄのＴＣＯＮマスター回路１３ｇの起動信号Ｒｅａｄｙを使って、各ＴＣＯＮ基板１２のＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂを起動させている。
【０１９０】
この結果、全てのＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇが確実に起動完了した後、ＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂを起動させることが可能となるため、さらに出力タイミングの差を抑えることができる。
【０１９１】
このように、本実施の形態における表示装置２Ｃ・２Ｄは、表示領域が複数の領域に分割され、分割領域としての表示領域５ａ〜５ｂ毎にその領域を表示駆動させる回路基板としてのＴＣＯＮ基板１２がそれぞれ設けられている。そして、ＴＣＯＮ基板１２には、ＩＣ回路から構成されるマスター回路としてのＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇとスレーブ回路としてのＴＣＯＮスレーブ回路１３ｂ・１３ｄ・１３ｆ・１３ｈとがそれぞれ設けられ、全てのＴＣＯＮ基板１２のＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇを起動させた後、全てのＴＣＯＮ基板１２のＴＣＯＮスレーブ回路１３ｂ・１３ｄ・１３ｆ・１３ｈを起動させるための連携信号としてのリセット信号Ｒｅｓｅｔ及び起動信号Ｒｅａｄｙを伝送する連携信号線としてのＩＣ回路同期起動線６１が各ＴＣＯＮ基板１２間に設けられている。
【０１９２】
上記の構成によれば、ＩＣ回路同期起動線６１には、全てのＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇを起動させた後、全てのＴＣＯＮ基板１２のＴＣＯＮスレーブ回路１３ｂ・１３ｄ・１３ｆ・１３ｈを起動させるためのリセット信号Ｒｅｓｅｔ及び起動信号Ｒｅａｄｙが伝送される。この結果、全てのＴＣＯＮ基板１２においてＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇを起動させた後、ＴＣＯＮスレーブ回路１３ｂ・１３ｄ・１３ｆ・１３ｈを起動させることができる。
【０１９３】
また、本実施の形態における表示装置２Ｃでは、ＴＣＯＮ基板１２は、１つのＴＣＯＮマスター基板１２ａと他のＴＣＯＮスレーブ基板１２ｂ〜１２ｄとから構成されている。そして、ＩＣ回路同期起動線６１は、ＴＣＯＮマスター基板１２ａのＴＣＯＮマスター回路１３ａへのリセット信号ＲｅｓｅｔとＴＣＯＮマスター基板１２ａのＴＣＯＮマスター回路１３ａから出力される起動信号ＲｅａｄｙとのＡＮＤを取った信号をＴＣＯＮスレーブ基板１２ｂ〜１２ｄのＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇのリセット信号ＲｅｓｅｔとしてＴＣＯＮスレーブ基板１２ｂ〜１２ｄのＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇに順次供給し、末端のＴＣＯＮスレーブ基板１２ｄのＴＣＯＮマスター回路１３ｇのリセット信号Ｒｅｓｅｔと該末端のＴＣＯＮスレーブ基板１２ｄのＴＣＯＮマスター回路１３ｇから出力される起動信号ＲｅａｄｙとのＡＮＤを取った信号を各ＴＣＯＮ基板１２のＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂのリセット信号Ｒｅｓｅｔとして各ＴＣＯＮ基板１２に帰還させて各ＴＣＯＮ基板１２のＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂを起動させるリセット信号Ｒｅｓｅｔ及び起動信号Ｒｅａｄｙを伝送するようになっている。
【０１９４】
これにより、ＩＣ回路同期起動線６１に伝送される具体的な連携信号を提供することができる。
【０１９５】
また、本実施の形態における表示装置２Ｄは、ＴＣＯＮ基板１２は、１つのＴＣＯＮマスター基板１２ａと他のＴＣＯＮスレーブ基板１２ｂ〜１２ｄとから構成されている。そして、ＩＣ回路同期起動線６１は、ＴＣＯＮマスター基板１２ａのＴＣＯＮマスター回路１３ａへのリセット信号Ｒｅｓｅｔにより出力されたＴＣＯＮマスター基板１２ａのＴＣＯＮマスター回路１３ａの起動信号Ｒｅａｄｙを次のＴＣＯＮスレーブ基板１２ｂのＴＣＯＮマスター回路１３ｃのリセット信号ＲｅｓｅｔとしてＴＣＯＮスレーブ基板１２ｂのＴＣＯＮマスター回路１３ｃに供給し、同様にして、順次、ＴＣＯＮスレーブ基板１２ｃ・１２ｄのＴＣＯＮマスター回路１３ｅ・１３ｇにリセット信号Ｒｅｓｅｔ及び起動信号Ｒｅａｄｙを供給し、末端のＴＣＯＮスレーブ基板１２ｄのＴＣＯＮマスター回路１３ｇへのリセット信号Ｒｅｓｅｔにより出力された該末端のＴＣＯＮスレーブ基板１２ｄのＴＣＯＮマスター回路１３ｇの起動信号Ｒｅａｄｙを、各ＴＣＯＮ基板１２のＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂのリセット信号Ｒｅｓｅｔとして各ＴＣＯＮ基板１２に帰還させて各ＴＣＯＮ基板１２のＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂを起動させるリセット信号Ｒｅｓｅｔ及び起動信号Ｒｅａｄｙを伝送するようになっている。
【０１９６】
すなわち、ＡＮＤ回路６２を使用した場合には、判断時間を要するので、厳密な意味においては、各ＴＣＯＮ基板１２のＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇの起動は同時とはならない。
【０１９７】
これに対して、本実施の形態では、ＡＮＤ回路６２を使用せずに連携信号線を構成している。この結果、各ＴＣＯＮ基板１２のＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇの起動は同時であると見做すことが可能となる。
【０１９８】
また、本実施の形態における表示装置２Ｃ・２Ｄでは、各ＴＣＯＮ基板１２は走査信号線の延伸方向に並べて配置されており、ＩＣ回路同期起動線６１は、走査信号線の延伸方向の一端側に配置されたＴＣＯＮマスター基板１２ａから他端側に配置されたＴＣＯＮスレーブ基板１２ｄに向かって延伸している。
【０１９９】
これにより、ＩＣ回路同期起動線６１が、走査信号線の延伸方向の一端側に配置されたＴＣＯＮマスター基板１２ａから他端側に配置されたＴＣＯＮスレーブ基板１２ｄに向かって延伸される。すなわち、ＩＣ回路同期起動線６１は、走査信号線を伝送される走査信号の伝送方向と同じ方向に延伸される。これにより、ＴＣＯＮ基板１２間の伝送に伴うリセット信号Ｒｅｓｅｔ及び起動信号Ｒｅａｄｙの遅延と、走査信号線を伝送される走査信号の遅延とを相殺させることができる。この結果、各ＴＣＯＮ基板１２の動作を簡単な構成で適切に同期させ、表示装置２Ｃ・２Ｄの表示品位の低下を抑制することができる。
【０２００】
〔まとめ〕
本発明の態様１における表示装置２Ａは、表示領域が複数の領域に分割され、分割領域（表示領域５ａ〜５ｂ）毎にその領域を表示駆動させる回路基板（ＴＣＯＮ基板１２）がそれぞれ設けられた表示装置において、上記各回路基板（ＴＣＯＮ基板１２）には、複数のフレームを周期として行う処理を各回路基板（ＴＣＯＮ基板１２）間で同期させて複数処理行わせる制御部（映像信号処理部２３）と、フレーム数を計数するカウンタ２９とが設けられていると共に、上記各回路基板（ＴＣＯＮ基板１２）間には、上記カウンタ２９を一つの処理のフレーム数毎にリセットするフレーム数リセット信号線（フレーム復号同期信号線１８）が設けられており、上記フレーム数リセット信号線（フレーム復号同期信号線１８）は、各回路基板（ＴＣＯＮ基板１２）間で同期させるべく、シリアル通信で行われる設定変更内容をラッチするラッチ信号を伝送するラッチ信号伝送用信号線と共通になっていることを特徴としている。尚、具体的には、フレーム数リセット信号線（フレーム復号同期信号線１８）は、少なくともミュート信号を各回路基板（ＴＣＯＮ基板１２）間で同期させるべくラッチするラッチ信号を伝送するミュートラッチ用信号線と共通になっている。
【０２０１】
上記フレーム数リセット信号線（フレーム復号同期信号線１８）は、各回路基板（ＴＣＯＮ基板１２）間で同期させるべくラッチ機能を有する少なくともミュート信号を伝送するミュート信号線と共通になっていることを特徴としている。
【０２０２】
上記の発明によれば、表示装置は、表示領域が複数の領域に分割され、分割領域毎にその領域を表示駆動させる回路基板がそれぞれ設けられている。
【０２０３】
上記の表示装置において、例えば８Ｋシステムに必要なディザ処理は、例えば４つのフレームを周期として行う処理となっており、引き込み電圧の面内分布補正は例えば３つのフレームを周期として行う処理となっている。そして、これらの複数の異なる処理は、各回路基板間で同期させて行われる。
【０２０４】
この結果、これらのフレームの周期毎にリセットするために、各回路基板間を接続する少なくとも２本のフレーム数リセット信号線が必要となる。
【０２０５】
一方、表示装置には、一般的に、シリアル通信で行われる設定変更内容をラッチするラッチ信号を伝送するラッチ信号伝送用信号線が設けられており、本発明においても設けられている。
【０２０６】
そこで、本発明では、このラッチ信号伝送用信号線とフレーム数リセット信号線とを共通化する。これにより、各回路基板間の配線数が増加することを抑制することが可能となる。
【０２０７】
したがって、表示領域における複数の分割領域毎にその領域を表示駆動させる回路基板の走査線及び信号線以外に統一的に連携して同期させる際に、部材点数の削減を図り得る表示装置を提供することができる。
【０２０８】
本発明の態様２における表示装置２Ａは、態様１の表示装置において、前記制御部（映像信号処理部２３）は、複数のフレームを周期として行う処理を複数処理行うときに、各周期の最小公倍数の周期にてリセットするよう制御することが好ましい。
【０２０９】
これにより、複数のフレームを周期として行う処理を複数処理行う場合であっても、複数のフレーム数リセット信号線を使用するのでははく、１本のフレーム数リセット信号線にまとめることができる。したがって、ミュート信号線とフレーム数リセット信号線とを容易に共通化することができる。
【０２１０】
本発明の態様３における表示装置２Ａは、態様１又は２の表示装置において、前記複数のフレームを周期として行う処理として、ディザ処理が含まれるとすることができる。
【０２１１】
これにより、例えば８Ｋシステムの表示装置では、複数のフレームを周期として行う処理であるディザ処理が必須となるので、８Ｋシステムの表示装置において、本発明を適用することが好ましい。
【０２１２】
本発明の態様４における表示装置２Ａは、態様１、２又は３の表示装置において、前記各回路基板（ＴＣＯＮ基板１２）は走査信号線の延伸方向に並べて配置されており、前記フレーム数リセット信号線（フレーム復号同期信号線１８）は、走査信号線の延伸方向の一端側に配置された回路基板（ＴＣＯＮマスター基板１２ａ）から他端側に配置された回路基板（ＴＣＯＮスレーブ基板１２ｄ）に向かって延伸していることが好ましい。
【０２１３】
これにより、フレーム数リセット信号線が、走査信号線の延伸方向の一端側に配置された回路基板から他端側に配置された回路基板に向かって延伸される。すなわち、フレーム数リセット信号線は、走査信号線を伝送される走査信号の伝送方向と同じ方向に延伸される。これにより、回路基板間の伝送に伴うフレーム数リセット信号の遅延と、走査信号線を伝送される走査信号の遅延とを相殺させることができるので、各回路基板の動作を簡単な構成で適切に同期させ、表示装置の表示品位の低下を抑制することができる。
【０２１４】
本発明の態様５におけるテレビジョン受像機１は、態様１〜４のいずれか１に記載の表示装置２Ａを備えていることを特徴としている。
【０２１５】
上記の発明によれば、表示領域における複数の分割領域毎にその領域を表示駆動させる回路基板の走査線及び信号線以外に統一的に連携して同期させ得る表示装置を備えたテレビ受像機を提供することができる。
【０２１６】
本発明の態様６における表示装置２Ｂは、表示領域（表示領域５ａ〜５ｄ）が複数の領域に分割され、分割領域毎にその領域を表示駆動させる回路基板（ＴＣＯＮ基板１２）がそれぞれ設けられた表示装置２Ｂにおいて、上記複数の回路基板（ＴＣＯＮ基板１２）は、主電源制御回路（主制御部４１ａ）と主デジタル電源生成部（デジタル電源回路４２ａ）と主アナログ電源生成部（アナログ電源回路４３ａ）とが設けられた主回路基板（ＴＣＯＮマスター基板１２ａ）と、従電源制御回路（主制御部４１ｂ〜４１ｄ）と従デジタル電源生成部（デジタル電源回路４２ｂ〜４２ｄ）と従アナログ電源生成部（アナログ電源回路４３ｂ〜４３ｄ）とが設けられた従回路基板（ＴＣＯＮスレーブ基板１２ｂ〜１２ｄ）とを含み、上記従電源制御回路（主制御部４１ｂ〜４１ｄ）は、従デジタル電源生成部（デジタル電源回路４２ｂ〜４２ｄ）が起動すると、連系信号（ＦＣＣ_ＲＥＡＤＹ）を上記主電源制御回路（主制御部４１ａ）へ送信し、上記主電源制御回路（主制御部４１ａ）は、主デジタル電源生成部（デジタル電源回路４２ａ）が起動し、かつ、上記連系信号（ＦＣＣ_ＲＥＡＤＹ）を受信すると、アナログ電源起動信号（Ａｎａｌｏｇ_ＥＮ‐Ｌｉｎｋ）を上記主アナログ電源生成部（アナログ電源回路４３ａ）及び上記従電源制御回路（アナログ電源回路４３ｂ〜４３ｄ）へ送信し、上記従電源制御回路（アナログ電源回路４３ｂ〜４３ｄ）は上記アナログ電源起動信号（Ａｎａｌｏｇ_ＥＮ‐Ｌｉｎｋ）を上記従アナログ電源生成部へ送信し、上記主アナログ電源生成部（アナログ電源回路４３ａ）及び上記従アナログ電源生成部（アナログ電源回路４３ｂ〜４３ｄ）は、上記アナログ電源起動信号を受信することが好ましい。
【０２１７】
上記の発明によれば、上記従電源制御回路は、従デジタル電源生成部が起動すると、連系信号を上記主電源制御回路へ送信する。そして、上記主電源制御回路は、主デジタル電源生成部が起動し、かつ、上記連系信号を受信すると、アナログ電源起動信号を上記主アナログ電源生成部及び上記従電源制御回路へ送信し、上記従電源制御回路は上記アナログ電源起動信号を上記従アナログ電源生成部へ送信する。次に、上記主アナログ電源生成部及び上記従アナログ電源生成部は、上記アナログ電源起動信号を受信すると起動する。
【０２１８】
これにより、上記主デジタル電源生成部及び従デジタル電源生成部が起動してから、上記主アナログ電源生成部及び従アナログ電源生成部が起動する。このため、上記主アナログ電源生成部及び従アナログ電源生成部を、同タイミングで起動させることができる。
【０２１９】
これにより、上記従アナログ電源生成部が起動していないことにより上記主アナログ電源生成部の負荷の増大を防止することができる。
【０２２０】
本発明の態様７における表示装置２Ａは、態様６の表示装置において、前記各回路基板（ＴＣＯＮ基板１２）は走査信号線の延伸方向に並べて配置されており、アナログ電源起動信号（Ａｎａｌｏｇ_ＥＮ‐Ｌｉｎｋ）は、走査信号線の延伸方向の一端側に配置された主回路基板（ＴＣＯＮマスター基板１２ａ）から他端側に配置された回路基板（ＴＣＯＮスレーブ基板１２ｄ）に向かって送信されることが好ましい。
【０２２１】
これにより、アナログ電源起動信号が、走査信号線の延伸方向の一端側に配置された回路基板から他端側に配置された回路基板に向かって送信される。すなわち、アナログ電源起動信号は、走査信号線を伝送される走査信号の伝送方向と同じ方向に送信される。これにより、回路基板間の距離が近いため、速やかに、上記主アナログ電源生成部及び上記従アナログ電源生成部を起動させることができる。
【０２２２】
本発明の態様８における表示装置２Ｃ・２Ｄは、表示領域が複数の領域に分割され、分割領域（表示領域５ａ〜５ｄ）毎にその領域を表示駆動させる回路基板（ＴＣＯＮ基板１２）がそれぞれ設けられた表示装置において、上記各回路基板（ＴＣＯＮ基板１２）には、ＩＣ回路から構成されるマスター回路（ＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇ）とスレーブ回路（ＴＣＯＮスレーブ回路１３ｂ・１３ｄ・１３ｆ・１３ｈ）とがそれぞれ設けられ、上記全ての回路基板（ＴＣＯＮ基板１２）のマスター回路（ＴＣＯＮマスター回路１３ａ・１３ｃ・１３ｅ・１３ｇ）を起動させた後、上記全ての回路基板（ＴＣＯＮ基板１２）のスレーブ回路（ＴＣＯＮスレーブ回路１３ｂ・１３ｄ・１３ｆ・１３ｈ）を起動させるための連携信号（リセット信号Ｒｅｓｅｔ及び起動信号Ｒｅａｄｙ）を伝送する連携信号線（ＩＣ回路同期起動線６１）が各回路基板（ＴＣＯＮ基板１２）間に設けられていることを特徴としている。
【０２２３】
上記の発明によれば、連携信号線には、全ての回路基板のマスター回路を起動させた後、全ての回路基板のスレーブ回路を起動させるための連携信号が伝送される。この結果、全ての回路基板においてマスター回路を起動させた後、スレーブ回路を起動させることができる。
【０２２４】
本発明の態様９における表示装置２Ｃは、態様８における表示装置において、前記回路基板（ＴＣＯＮ基板１２）は、１つの主回路基板（ＴＣＯＮマスター基板１２ａ）と他の従回路基板（ＴＣＯＮスレーブ基板１２ｂ〜１２ｄ）とから構成されており、前記連携信号線（ＩＣ回路同期起動線６１）は、上記主回路基板（ＴＣＯＮマスター基板１２ａ）のマスター回路（ＴＣＯＮマスター回路１３ａ）へのリセット信号Ｒｅｓｅｔと主回路基板（ＴＣＯＮマスター基板１２ａ）のマスター回路（ＴＣＯＮマスター回路１３ａ）から出力される起動信号ＲｅａｄｙとのＡＮＤを取った信号を従回路基板（ＴＣＯＮスレーブ基板１２ｂ〜１２ｄ）のマスター回路（ＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇ）のリセット信号Ｒｅｓｅｔとして従回路基板（ＴＣＯＮスレーブ基板１２ｂ〜１２ｄ）のマスター回路（ＴＣＯＮマスター回路１３ｃ・１３ｅ・１３ｇ）に順次供給し、末端の従回路基板（ＴＣＯＮスレーブ基板１２ｄ）のマスター回路（ＴＣＯＮマスター回路１３ｇ）のリセット信号Ｒｅｓｅｔと該末端の従回路基板（ＴＣＯＮスレーブ基板１２ｄ）のマスター回路（ＴＣＯＮマスター回路１３ｇ）から出力される起動信号ＲｅａｄｙとのＡＮＤを取った信号を各回路基板（ＴＣＯＮ基板１２）のスレーブ回路（ＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂ）のリセット信号Ｒｅｓｅｔとして各回路基板（ＴＣＯＮ基板１２）に帰還させて各回路基板（ＴＣＯＮ基板１２）のスレーブ回路（ＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂ）を起動させる連携信号（リセット信号Ｒｅｓｅｔ及び起動信号Ｒｅａｄｙ）を伝送するようになっていることを特徴としている。
【０２２５】
これにより、連携信号線に伝送される具体的な連携信号を提供することができる。
【０２２６】
本発明の態様１０における表示装置２Ｄは、態様８における表示装置において、前記回路基板（ＴＣＯＮ基板１２）は、１つの主回路基板（ＴＣＯＮマスター基板１２ａ）と他の従回路基板（ＴＣＯＮスレーブ基板１２ｂ〜１２ｄ）とから構成されており、前記連携信号線（ＩＣ回路同期起動線６１）は、上記主回路基板（ＴＣＯＮマスター基板１２ａ）のマスター回路（ＴＣＯＮマスター回路１３ａ）へのリセット信号Ｒｅｓｅｔにより出力された該主回路基板（ＴＣＯＮマスター基板１２ａ）のマスター回路（ＴＣＯＮマスター回路１３ａ）の起動信号Ｒｅａｄｙを次の従回路基板（ＴＣＯＮスレーブ基板１２ｂ）のマスター回路（ＴＣＯＮマスター回路１３ｃ）のリセット信号Ｒｅｓｅｔとして該従回路基板（ＴＣＯＮスレーブ基板１２ｂ）のマスター回路（ＴＣＯＮマスター回路１３ｃ）に供給し、同様にして、順次、従回路基板（ＴＣＯＮスレーブ基板１２ｃ・１２ｄ）のマスター回路（ＴＣＯＮマスター回路１３ｅ・１３ｇ）にリセット信号Ｒｅｓｅｔ及び起動信号Ｒｅａｄｙを供給し、末端の従回路基板（ＴＣＯＮスレーブ基板１２ｄ）のマスター回路（ＴＣＯＮマスター回路１３ｇ）へのリセット信号Ｒｅｓｅｔにより出力された該末端の従回路基板（ＴＣＯＮスレーブ基板１２ｄ）のマスター回路（ＴＣＯＮマスター回路１３ｇ）の起動信号Ｒｅａｄｙを、各回路基板（ＴＣＯＮ基板１２）のスレーブ回路（ＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂ）のリセット信号Ｒｅｓｅｔとして各回路基板（ＴＣＯＮ基板１２）に帰還させて各回路基板（ＴＣＯＮ基板１２）のスレーブ回路（ＴＣＯＮスレーブ回路１３ｈ・１３ｆ・１３ｄ・１３ｂ）を起動させる連携信号（リセット信号Ｒｅｓｅｔ及び起動信号Ｒｅａｄｙ）を伝送するようになっていることを特徴としている。
【０２２７】
すなわち、ＡＮＤ回路を使用した場合には、判断時間を要するので、厳密な意味においては、各回路基板のマスター回路の起動は同時とはならない。
【０２２８】
これに対して、本発明では、ＡＮＤ回路を使用せずに連携信号線を構成している。この結果、各回路基板のマスター回路の起動は同時であると見做すことが可能となる。
【０２２９】
本発明の態様１１における表示装置２Ｃ・２Ｄは、態様８、９又は１０における表示装置において、前記各回路基板（ＴＣＯＮ基板１２）は走査信号線の延伸方向に並べて配置されており、前記連携信号線（ＩＣ回路同期起動線６１）は、走査信号線の延伸方向の一端側に配置された回路基板（ＴＣＯＮマスター基板１２ａ）から他端側に配置された回路基板（ＴＣＯＮスレーブ基板１２ｄ）に向かって延伸していることが好ましい。
【０２３０】
これにより、連携信号線が、走査信号線の延伸方向の一端側に配置された回路基板から他端側に配置された回路基板に向かって延伸される。すなわち、連携信号線は、走査信号線を伝送される走査信号の伝送方向と同じ方向に延伸される。これにより、回路基板間の伝送に伴う連携信号の遅延と、走査信号線を伝送される走査信号の遅延とを相殺させることができるので、各回路基板の動作を簡単な構成で適切に同期させ、表示装置の表示品位の低下を抑制することができる。
【０２３１】
尚、本発明は、上述した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても本発明の技術的範囲に含まれる。さらに、各実施の形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【符号の説明】
【０２３２】
１                    テレビジョン受像機
２Ａ〜２Ｄ            表示装置
５                    液晶表示パネル
５ａ〜５ｄ            表示領域（分割領域）
６                    ゲートドライバ
７ａ〜７ｄ            ソースドライバ
１０                    タイミング制御装置
１１                    映像処理基板
１２                    ＴＣＯＮ基板（回路基板）
１２ａ                  ＴＣＯＮマスター基板（回路基板、主回路基板）
１２ｂ〜１２ｄ          ＴＣＯＮスレーブ基板（回路基板、従回路基板）
１３ａ                  ＴＣＯＮマスター回路（主回路基板のマスター回路）
１３ｃ・１３ｅ・１３ｇ  ＴＣＯＮマスター回路（従回路基板のマスター回路）
１３ｂ・１３ｄ          ＴＣＯＮスレーブ回路（主回路基板のスレーブ回路）
１３ｄ・１３ｆ・１３ｈ  ＴＣＯＮスレーブ回路（従回路基板のスレーブ回路）
１４ａ〜１４ｄ          同期回路
１８                    フレーム復号同期信号線（フレーム数リセット信号線）
２４                    タイミング制御部
２９                    カウンタ
４１ａ                  主制御部（主電源制御回路）
４１ｂ                  主制御部（従電源制御回路）
４１ｃ                  主制御部（従電源制御回路）
４１ｄ                  主制御部（従電源制御回路）
４２ａ                  デジタル電源回路（デジタル電源生成部）
４２ｂ                  デジタル電源回路（従デジタル電源生成部）
４２ｃ                  デジタル電源回路（従デジタル電源生成部）
４２ｄ                  デジタル電源回路（従デジタル電源生成部）
４３ａ                  アナログ電源回路（主アナログ電源生成部）
４３ｂ                  アナログ電源回路（従アナログ電源生成部）
４４                    ＤＡＣ（主アナログ電源生成部）
６１                    ＩＣ回路同期起動線（連携信号線）
６２                    ＡＮＤ回路（ＡＮＤ）
６３                    プルアップ回路
Ｒｅａｄｙ              起動信号（連携信号）
Ｒｅｓｅｔ              リセット信号（連携信号）
【図１】
2017083482.tif 000003
【図２】
2017083482.tif 000004
【図３】
2017083482.tif 000005
【図４】
2017083482.tif 000006
【図５】
2017083482.tif 000007
【図６】
2017083482.tif 000008
【図７】
2017083482.tif 000009
【図８】
2017083482.tif 000010
【図９】
2017083482.tif 000011
【図１０】
2017083482.tif 000012
【図１１】
2017083482.tif 000013
【図１２】
2017083482.tif 000014
【図１３】
2017083482.tif 000015
【図１４】
2017083482.tif 000016
【図１５】
2017083482.tif 000017
【図１６】
2017083482.tif 000018
【図１７】
2017083482.tif 000019
【図１８】
2017083482.tif 000020