(57)【要約】【課題】発生ライフタイムの測定を短時間ですることが可能な半導体基板の評価方法を提供する。【解決手段】ＭＯＳ構造を用いて半導体基板を評価する方法であって、半導体基板上に酸化膜を形成し、該酸化膜上に電極を形成してＭＯＳ構造を作製した後、コロナチャージ法により、前記半導体基板の前記酸化膜直下に空乏層が形成されるような極性を持つ電荷を前記電極上に堆積させ、該堆積させた電荷量の減衰に伴う電圧の変化を測定し、該測定した電圧の変化から発生ライフタイムを求めることを特徴とする半導体基板の評価方法。【選択図】  図１
2017009307.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳ構造を用いて半導体基板を評価する方法であって、
半導体基板上に酸化膜を形成し、該酸化膜上に電極を形成してＭＯＳ構造を作製した後、コロナチャージ法により、前記半導体基板の前記酸化膜直下に空乏層が形成されるような極性を持つ電荷を前記電極上に堆積させ、該堆積させた電荷量の減衰に伴う電圧の変化を測定し、該測定した電圧の変化から発生ライフタイムを求めることを特徴とする半導体基板の評価方法。
【請求項２】
前記発生ライフタイムを下記式（１）を用いて算出することを特徴とする請求項１に記載の半導体基板の評価方法。
【数１】
2017009307.tif 000006
（式中、ｄＶ／ｄｔは測定した電圧の時間変化を示す。ｑは素電荷量を示し、ｎｉは真性キャリア濃度を示し、Ｗは空乏層幅を示す。Ｋｓは半導体基板の比誘電率を示し、ε０は真空誘電率を示す。τｇは発生ライフタイムを示し、ｓｇは表面再結合速度を示す。）
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の評価方法に関し、特に半導体基板上に形成されたＭＯＳ構造を用いて基板表面近傍の発生ライフタイムを求める方法に関するものである。
【背景技術】
【０００２】
半導体基板特性を求めるうえで、ＭＯＳ構造を形成し、この電気特性を求める手法は、多くの半導体基板に関する情報を得ることができることから、種々の測定手法が検討・提案されている（たとえば非特許文献１）。得られるパラメータとしては酸化膜厚や、酸化膜の固定電荷、酸化膜／半導体界面準位、ドーパント濃度、さらには発生および再結合ライフタイムなど様々である。半導体基板の種々の評価解析法の中でも、発生ライフタイムを用いた測定は、デバイス活性領域、すなわち空乏層中を評価するために、実デバイスと密接な関係が期待される。
【０００３】
一方で、非特許文献１に、解説がされているが、１９８３年頃からコロナチャージを用いた半導体評価法の研究が盛んに行われてきた。非特許文献１にはコロナチャージを用いた電気的測定法としていくつかの手法が紹介されている。コロナチャージは大気中で高電圧を印加したプローブを用いて高電圧を印加して対象物上にイオンを堆積させる手法である。
【０００４】
種々の評価法の中でもライフタイムは結晶欠陥や金属不純物に対して極めて高感度であり、種々の測定法が提案されている。特許文献１は、再結合ライフタイムをμ−ＰＣＤ法にて求める際の条件を規定したものであるが、これに記載されているように、条件を選択すれば極めて高感度な測定を行うことが可能であることが示唆されている。またコロナチャージを使った測定としては特許文献２、３などがある。これらはケルビンプローブや光変調光反射率測定などを組み合わせた測定である。いずれもＭＯＳ構造を形成せず、表面を薬品ないしは酸化膜でパッシベーションすることで測定を行っている。
【０００５】
ＭＯＳ構造を用いた発生ライフタイムの測定は、非特許文献１にも示されている、ＭＯＳ構造の容量変化から求めるＺｅｒｂｓｔ（ゼルブスト）法がよく知られている。しかしＺｅｒｂｓｔ法では、容量変化が定常状態になるまで測定を行う必要があり、特に発生ライフタイムが長いサンプルでは測定が非常に長時間となる懸念がある。
【０００６】
従来のＺｅｒｂｓｔ法は、図５に示すようにシリコン基板１１上に形成した酸化膜１２上の電極１３へプローブ１４を接触させて、プローブ１４に容量計を接続して容量の時間変化（Ｃ−ｔ）を測定する。この容量の時間変化を、例えば後述の比較例で示す式（２）で解析し、この傾きから発生ライフタイムを求める。この場合、容量変化が一定になるまで測定を続ける必要がある。言いかえれば最大測定時間の設定には十分注意が必要である。
【０００７】
Ｚｅｒｂｓｔ法において、測定に要する時間を短縮する種々の方法が提案されており、特許文献４及びこれの参照文献に具体的に示されている。特許文献４はＺｅｒｂｓｔ法を用いたもので、高周波ＣＶ測定において得られた容量に基づいて、空乏層幅を微小領域に分けてその領域ごとにライフタイムを求めることで、ライフタイムの深さ分布を得る手法である。
【０００８】
いずれにしても高周波ＣＶ法をもとにしたＺｅｒｂｓｔ法の改良であり、測定に要する時間は基本的には変わらない可能性がある。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】Ｄ．Ｋ．Ｓｃｈｒｏｄｅｒ，  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｍａｔｅｒｉａｌ  ａｎｄ  Ｄｅｖｉｃｅ  Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ，  Ｎｅｗ  Ｊｅｒｓｅｙ，  ２００６．
【特許文献】
【００１０】
【特許文献１】特開２０１０−０４０７９３号公報
【特許文献２】特開２０１０−２１７１８４号公報
【特許文献３】特開平１１−１８６３５０号公報
【特許文献４】特公平０５−０７７３３６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
前述のように、実デバイスとの関連を考え、特に表面近傍の空乏領域の評価を考えた場合、発生ライフタイムの測定が選択肢となってくる。その際、ＭＯＳ構造の形成（半導体基板上に酸化膜及び電極：例えばポリシリコン電極を形成）を行うことで、実デバイス工程を想定した類似構造での測定が可能になり、実デバイスとより良い関係が得られることが考えられる。その場合の測定手法としてＺｅｒｂｓｔ法を使用して測定すればよいのであるが、Ｚｅｒｂｓｔ法を使用した場合、測定に長時間を要するという問題点がある。実際に一つのＭＯＳ構造の測定に３時間以上を費やすことも珍しくない。
【００１２】
本発明はこのような問題に鑑みてなされたもので、発生ライフタイムの測定を短時間ですることが可能な半導体基板の評価方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明によれば、ＭＯＳ構造を用いて半導体基板を評価する方法であって、
半導体基板上に酸化膜を形成し、該酸化膜上に電極を形成してＭＯＳ構造を作製した後、コロナチャージ法により、前記半導体基板の前記酸化膜直下に空乏層が形成されるような極性を持つ電荷を前記電極上に堆積させ、該堆積させた電荷量の減衰に伴う電圧の変化を測定し、該測定した電圧の変化から発生ライフタイムを求めることを特徴とする半導体基板の評価方法を提供する。
【００１４】
この方法によれば、ＭＯＳ構造を用いて半導体基板を評価する方法において、発生ライフタイムを短時間で求めることができる。
【００１５】
このとき、前記発生ライフタイムを下記式（１）を用いて算出することができる。
【００１６】
【数１】
2017009307.tif 000003
【００１７】
（式中、ｄＶ／ｄｔは測定した電圧の時間変化を示す。ｑは素電荷量を示し、ｎｉは真性キャリア濃度を示し、Ｗは空乏層幅を示す。Ｋｓは半導体基板の比誘電率を示し、ε０は真空誘電率を示す。τｇは発生ライフタイムを示し、ｓｇは表面再結合速度を示す。）
【００１８】
このように、発生ライフタイムτｇを上記式（１）を用いて算出することができ、半導体基板を評価することができる。
【発明の効果】
【００１９】
本発明の半導体基板の評価方法であれば、ＭＯＳ構造を用いて半導体基板を評価する方法において、発生ライフタイムを短時間で求めることができる。そのため、例えば、サンプルの面内分布データを短時間で取得することも可能になる。これにより、半導体基板の高品質化にも寄与できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の半導体基板の評価方法の一例を示した工程図である。
【図２】評価対象の半導体基板に形成したＭＯＳ構造にコロナチャージをする様子を示した概略図である。
【図３】コロナチャージ後に、電圧の変化を測定する様子を示した概略図である。
【図４】実施例及び比較例において求めた発生ライフタイムのグラフである。
【図５】従来のＺｅｒｂｓｔ法で発生ライフタイムを求める様子を示した概略図である。
【発明を実施するための形態】
【００２１】
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
【００２２】
上述したように、発生ライフタイムの測定にＺｅｒｂｓｔ法を使用した場合、測定に長時間を要するという問題があった。
【００２３】
そこで、本発明者はこのような問題を解決すべく鋭意検討を重ねた。その結果、半導体基板上に酸化膜を形成し、該酸化膜上に電極を形成してＭＯＳ構造を作製した後、コロナチャージ法により、半導体基板の酸化膜直下に空乏層が形成されるような極性を持つ電荷を電極上に堆積させ、該堆積させた電荷量の減衰に伴う電圧の変化を測定し、該測定した電圧の変化から発生ライフタイムを求めることを見出した。これにより、ＭＯＳ構造を用いて半導体基板を評価する方法において、発生ライフタイムを短時間で求めることができることを発見した。そして、これらを実施するための最良の形態について精査し、本発明を完成させた。
【００２４】
以下、本発明の半導体基板の評価方法について、図１、図２及び図３を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。図１は本発明の半導体基板の評価方法の一例を示す工程図である。
【００２５】
図１に示すように、まずＭＯＳ構造を評価対象の半導体基板に作製し、その後このＭＯＳ構造を用いて、コロナチャージ法により堆積させた電荷量の減衰に伴う電圧の変化の測定を行う。そして、この電圧の変化から、発生ライフタイム、つまり空乏層におけるキャリアの発生から再結合までの時間を求める。
【００２６】
このような本発明の評価方法においては、後述するように、ＭＯＳ構造の作製やコロナチャージ及び電圧の変化の測定に用いる設備は従来のものを利用することが可能である。
【００２７】
（ＭＯＳ構造の作製：図１のＳＰ１）
最初に、評価対象の半導体基板を準備する。ここでは、図２に示すように、シリコン基板１を用いた場合について説明する。ただし本発明はこれに限定されず、目的に応じて適宜評価対象の半導体基板を用意することができる。
【００２８】
上記のようなシリコン基板１に、酸化を行って酸化膜２（ゲート酸化膜）を形成する。この酸化膜２の形成は、例えば、シリコン基板１をボートに載置して横型熱処理炉もしくは縦型熱処理炉に投入し、酸素雰囲気下で熱処理を行うことにより容易に形成することができる。この酸化膜２の形成方法は特に限定されず、上記熱処理炉は例えば従来のものを用いることができるし、また、熱処理の条件等は評価目的に合わせてその都度決定することができる。
【００２９】
次に、シリコン基板１に形成した酸化膜２上に電極３を形成するが、この電極３の材料として、例えばポリシリコン（多結晶シリコン）を用いることができる。このようにポリシリコンを電極３の材料として選ぶのであれば、その加工や調達が容易であるとともに、従来と同様にして電極３を形成することができ簡便である。この電極３の材料は特に限定されるものではなく、例えば、Ａｌ等の他の材料を選ぶこともできる。コスト等によって適宜決定することができる。
【００３０】
そして、このようなポリシリコンを用いて電極３を形成する。電極３の形成は例えば以下のようにして行うことができるが、この電極３の形成方法も特に限定されない。
【００３１】
まず、シリコン基板１表面の酸化膜２上にポリシリコン膜を成長させる。このポリシリコン膜は、例えば、熱処理炉から取り出したシリコン基板１をＣＶＤ装置に投入し、減圧下もしくは常圧下でモノシラン等の成長ガスを装置の反応容器内へ導入することにより成長させることができる。そして、上記のようにポリシリコン層を堆積した後、リン等の不純物を熱拡散法またはイオン注入法を用いてポリシリコン層中にドープして、抵抗率の低いポリシリコン層を形成する。なお、ポリシリコン層の堆積時に、同時に不純物もドープするようにして低抵抗率のポリシリコン層を形成することもできる（Ｄｏｐｅｄ  Ｐｏｌｙ−Ｓｉ法）。
【００３２】
その後、上記のように形成した低抵抗率のポリシリコン層に、例えばレジスト塗布、露光、現像という一連のフォトリソグラフィ工程を施した後、エッチング工程を行うことによって、酸化膜２上の所望の位置にポリシリコン電極３を形成することができる。このようにしてシリコン基板１上に酸化膜２およびポリシリコン電極３が形成されたＭＯＳ構造４（ＭＯＳキャパシタ）を作製することができる。
【００３３】
ＭＯＳ構造４は実デバイスにおいても基本構造の一つであり、ＭＯＳ構造４から得られる特性は実デバイスを反映したものであることが期待される。
【００３４】
（コロナチャージ：図１のＳＰ２）
以上のようにして、シリコン基板１にＭＯＳ構造４を作製した後、コロナチャージプローブ５を用いて、コロナチャージ法により、半導体基板１の酸化膜２直下に空乏層が形成されるような極性を持つ電荷を電極３上に堆積させるコロナチャージを行う。なお、上記のようなコロナチャージを行うためのコロナチャージ装置は特に限定されず、従来のものを使用することができる。
【００３５】
なお、コロナチャージにより電極３上に堆積させる電荷の極性（プラス／マイナス）は、シリコン基板１の導電型に依存し、シリコン基板１がｎ型の場合にはマイナスの電荷、シリコン基板１がｐ型の場合にはプラスの電荷とすることができる。
【００３６】
（電圧の変化を測定：図１のＳＰ３）
そして、図３に示すように、テスタ６で、ＳＰ２で堆積させた電荷量の減衰に伴う電圧の変化を測定する。テスタ６は、電圧の変化が測定できるものであればよく、一般的なものを用いることができる。このため、特殊なプローブを利用する必要もない。
【００３７】
（発生ライフタイムを求める：図１のＳＰ４）
次に、ＳＰ３で測定した電圧の変化から発生ライフタイムを求める。
具体的には、例えば、発生ライフタイムを下記式（１）を用いて算出することができる。
【００３８】
【数２】
2017009307.tif 000004
【００３９】
上記式（１）中、ｄＶ／ｄｔは測定した電圧の時間変化を示す。ｑは素電荷量（１．６×１０−１９Ｃ）を示し、ｎｉは真性キャリア濃度を示し、Ｗは空乏層幅を示す。Ｋｓは半導体基板の比誘電率を示し、ε０は真空誘電率を示す。τｇは発生ライフタイムを示し、ｓｇは表面再結合速度を示す。この（１）式は空乏層における電圧の減衰の理論式から導出できる。
【００４０】
このように、発生ライフタイムτｇを上記式（１）を用いて算出することができ、半導体基板を評価することができる。
【００４１】
以上説明したような、本発明の半導体基板の評価方法であれば、ＭＯＳ構造を用いて半導体基板を評価する方法において、発生ライフタイムを短時間で求めることができる。そのため、例えば、サンプルの面内分布データを短時間で取得することも可能になる。これにより、半導体基板の高品質化にも寄与できる。
【実施例】
【００４２】
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこの実施例に限定されるものではない。
【００４３】
（実施例）
評価対象の半導体基板としてボロンをドープしたＰ型で直径が２００ｍｍのシリコンウェーハを用いた。シリコンウェーハの抵抗率は１０Ω・ｃｍであった。このシリコンウェーハに、９００℃の乾燥雰囲気中で２５ｎｍの厚さのゲート酸化を行って、酸化膜を形成した。その後、リンをドープしたポリシリコン（Ｐｏｌｙ−Ｓｉ）層をＣＶＤ法により３００ｎｍ堆積し、シート抵抗で３０Ω／ｓｑ．の電極を形成した。これにフォトリソグラフィを行って電極パターンを形成し、シリコンウェーハ上に形成した酸化膜上に面積が１ｍｍ２の電極を形成した。
【００４４】
次にコロナチャージ装置を準備し、コロナチャージプローブを用いて、シリコンウェーハの酸化膜直下に空乏層が形成されるようなプラスの極性を持つ電荷を電極上に堆積させた。コロナチャージを行った後に、アジレントテクノロジ製半導体パラメータアナライザＢ１５００を用いて、堆積させた電荷量の減衰に伴う電圧の変化量を時間と共にモニタリングした。
【００４５】
測定結果より、上記式（１）に基づき発生ライフタイムτｇをシリコンウェーハごとに４点ずつ、計３枚のシリコンウェーハについての測定を行い、発生ライフタイムτｇを求めた。このときの結果を図４に示す。図４の横軸の値が本実施例であり、発生ライフタイムの短いものを▲、中くらいのものを◆、長いものを■で示している。なお、図４の縦軸は、後述の比較例で求めた値とした。
【００４６】
（比較例）
実施例で作製したＭＯＳ構造の電極に電圧を印加し、その後の容量の時間変化が一定になるまで測定を行った。容量の時間変化は、アジレントテクノロジ製半導体パラメータアナライザＢ１５００を用いてモニタリングした。
【００４７】
そして、測定された容量の時間変化を、下記の式（２）に示す式で解析し、この傾きから発生ライフタイムを求める、いわゆる従来のＺｅｒｂｓｔ法を用いた。
【００４８】
【数３】
2017009307.tif 000005
【００４９】
上記式（２）中、Ｃは測定される容量、ｄＣ／ｄｔは測定した容量の時間変化を示す。ＮＡはドーパント濃度を示し、Ｃｏｘは酸化膜容量を示す。ｎｉ、Ｋｓ、ε０、Ｗ、τｇ、ｓｇは上記と同様である。
【００５０】
なお、測定点は実施例と同じ測定点であり、ウェーハごとに４点ずつ、計３枚のシリコンウェーハについての測定を行って、発生ライフタイムτｇを求めた。このときの結果を上記したように、図４の縦軸に示した。
【００５１】
その結果、図４に示すように、実施例及び比較例どちらの評価であっても同等の測定結果が得られていることが分かる。一方、測定に要する時間については、比較例では従来のＺｅｒｂｓｔ法によって測定を行ったため、一番長いライフタイムを持つサンプルにおいては測定するのに１点あたり約４時間かかった。これに対して、実施例では１点あたり２０分程度であった。このように、本発明の方法を用いた実施例では、発生ライフタイムを比較例に比べて短時間で求めることができた。
【００５２】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００５３】
１…シリコン基板、  ２…酸化膜、  ３…電極、  ４…ＭＯＳ構造、
５…コロナチャージプローブ、  ６…テスタ。
【図１】
2017009307.tif 000007
【図２】
2017009307.tif 000008
【図３】
2017009307.tif 000009
【図４】
2017009307.tif 000010
【図５】
2017009307.tif 000011