(57)【要約】【課題】送信回路の消費電力や、送信回路から発生するノイズを低減することができる超音波診断装置を提供する。【解決手段】一実施形態の超音波診断装置は、超音波プローブが有する複数の振動素子に対して、複数のチャネルを介して前記振動素子を駆動するための送信波を供給する複数の送信波生成回路と、前記複数のチャネル毎に、前記送信波生成回路の夫々を、独立かつ動的に異なるタイミングで制御する送信制御回路と、を備える。【選択図】  図２
2017159030.tif 000002
【特許請求の範囲】
【請求項１】
超音波プローブが有する複数の振動素子に対して、複数のチャネルを介して前記振動素子を駆動するための送信波を供給する複数の送信波生成回路と、
前記複数のチャネル毎に、前記送信波生成回路の夫々を、独立かつ動的に異なるタイミングで制御する送信制御回路と、
を備える超音波診断装置。
【請求項２】
前記複数の送信波生成回路の夫々は、送信ビームの方向及びフォーカス位置に応じて、夫々異なる遅延時間で前記送信波を生成し、
前記送信制御回路は、前記異なる遅延時間に適応して前記送信波を生成するように、前記複数のチャネル毎に、前記送信波生成回路の夫々を、独立かつ動的に異なるタイミングで制御する、
請求項１に記載の超音波診断装置。
【請求項３】
前記複数の送信波生成回路は、前記送信波を増幅する送信増幅器を夫々具備し、
前記送信制御回路は、前記異なる遅延時間に適応して、各送信増幅器のイネーブル期間を独立かつ動的に異なるタイミングで制御する、
請求項２に記載の超音波診断装置。
【請求項４】
前記送信波は、所定のパルス長を有する送信パルスであり、
前記送信制御回路は、前記異なる遅延時間を有する前記送信パルスの夫々に対して、前記送信増幅器のイネーブル期間の開始タイミングを前記送信パルスの夫々の前端の直前に設定し、前記送信増幅器のイネーブル期間の終了タイミングを前記送信パルスの夫々の後端の直後に設定するように、前記送信増幅器のイネーブル期間を制御する、
請求項３に記載の超音波診断装置。
【請求項５】
前記複数の送信波生成回路は、前記送信増幅器に入力するアナログ波形をデジタル信号から生成するデジタルアナログ変換器を夫々具備し。
前記送信制御回路は、前記異なる遅延時間に適応して、各デジタルアナログ変換器のイネーブル期間を独立かつ動的に異なるタイミングで制御する、
請求項３に記載の超音波診断装置。
【請求項６】
前記送信波は、所定のパルス長を有する送信パルスであり、
前記送信制御回路は、前記異なる遅延時間を有する前記送信パルスの夫々に対して、前記デジタルアナログ変換器のイネーブル期間の開始タイミングを前記送信パルスの夫々の前端の直前に設定し、前記デジタルアナログ変換器のイネーブル期間の終了タイミングを前記送信パルスの夫々の後端の直後に設定するように、前記デジタルアナログ変換器のイネーブル期間を制御する、
請求項５に記載の超音波診断装置。
【請求項７】
前記送信制御回路は、前記送信波を生成するための波形生成用クロックを、前記異なる遅延時間に適応して、複数の前記送信波生成回路の夫々に独立かつ動的に異なるタイミングで供給する、
請求項２に記載の超音波診断装置。
【請求項８】
超音波プローブが有する複数の振動素子に対して、複数のチャネルを介して前記振動素子を駆動するための送信波を供給する複数の送信波生成回路と、
前記送信波を生成すためのデータであって、少なくともチャネル毎の遅延時間を含むデータを、前記送信波生成回路に設定するための設定用クロックと共に、前記複数のチャネルをグループ化したブロック毎に独立したタイミングで、前記送信波生成回路の夫々に供給する送信制御回路と、
を備える超音波診断装置。
【請求項９】
前記送信制御回路は、前記データ及び前記設定用クロックを、受信期間と送信期間との間に設けられるブランク期間に、前記データ及び前記設定用クロックを前記送信波生成回路の夫々に供給する、
請求項８に記載の超音波診断装置。
【請求項１０】
前記複数の送信波生成回路は、所定数のブロックに分割されて回路基板に配置され、
前記送信制御回路は、前記設定用クロックの位相を、前記ブロック毎に異なる位相に設定して、前記送信波生成回路に供給する、
請求項８に記載の超音波診断装置。
【請求項１１】
前記所定数のブロックのうち互いに隣接しないブロックの集まりを２つのグループに分類し、一方のグループを第１のブロックグループとし、他方のグループを第２のブロックグループとするとき、
前記送信制御回路は、前記設定用クロックの位相が、前記第１のブロックグループと前記第２のブロックグループとの間で、互いに１８０度異なるように、前記設定用クロックを前記送信波生成回路に供給する、
請求項１０に記載の超音波診断装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、超音波診断装置に関する。
【背景技術】
【０００２】
超音波診断装置は、超音波プローブに内蔵された振動素子から発生する超音波パルスや超音波連続波を被検体内に放射し、被検体組織の音響インピーダンスの差異によって生じる超音波反射を振動素子により電気信号に変換して、被検体内の情報を非侵襲的に収集する装置である。超音波診断装置を用いた医療検査は、超音波プローブを体表に接触させる操作によって、各種の動画像データやリアルタイム画像データを容易に収集することができるため、臓器の形態診断や機能診断に広く用いられている。
【０００３】
超音波プローブに内蔵される振動素子の数は、超音波プローブの種類にも因るが、増加傾向にある。また、近時、３次元画像データを収集するために、振動素子を２次元に配列した２次元アレイプローブが開発されている。２次元アレイプローブは、振動素子を１次元に配列した１次元アレイプローブに比べると、より多くの数の振動素子を有する。
【０００４】
超音波プローブの振動素子の数が増加すると、各振動素子に送信波を供給する送信回路の規模が大きくなり、送信回路の消費電力も増大する。また、送信回路では、送信波を生成するための制御信号やクロック信号を用いているが、これらの信号を分配する回路の規模も大きくなるため、制御信号やクロック信号に起因するノイズの量も多くなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−１２８５３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、送信回路の消費電力や、送信回路から発生するノイズを低減することができる超音波診断装置を提供することである。
【課題を解決するための手段】
【０００７】
一実施形態の超音波診断装置は、超音波プローブが有する複数の振動素子に対して、複数のチャネルを介して前記振動素子を駆動するための送信波を供給する複数の送信波生成回路と、前記複数のチャネル毎に、前記送信波生成回路の夫々を、独立かつ動的に異なるタイミングで制御する送信制御回路と、を備える。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る超音波診断装置の構成例を示す図。
【図２】第１の実施形態に係る超音波診断装置の送信回路の細部構成例を示す図。
【図３】送信波生成回路から出力される各送信波のタイミング関係を模式的に示す図
【図４】送信増幅器とＤＡＣのイネーブル期間を異なる遅延時間に適応させて、チャネル毎に独立かつ動的に異なるタイミングで制御している例を示すタイミングチャート。
【図５】波形生成用クロックの配信期間を異なる遅延時間に適応させて、チャネル毎に独立かつ動的に異なるタイミングで制御している例を示すタイミングチャート。
【図６】従来の送信回路の構成例を示す図。
【図７】従来の送信回路における送信増幅器とＤＡＣのイネーブル期間のタイミングを示すタイミングチャート。
【図８】実施形態の送信回路の消費電力と、従来の送信回路の消費電力との差異を概念的に説明する図。
【図９】第２の実施形態の送信回路の細部構成例を示す図。
【図１０】実施形態のブロックの概念を説明する図である。
【図１１】第２の実施形態におけるデータ設定のタイミングの概念を説明する図。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態を添付図面に基づいて説明する。
【００１０】
（第１の実施形態）
（全体構成）
図１は、第１の実施形態の超音波診断装置１の構成例を示すブロック図である。超音波診断装置１は、超音波プローブ１０と装置本体２０を有する。
【００１１】
超音波プローブ１０は、複数の振動素子１３（図２参照）を有している。振動素子１３は、装置本体２０から出力される電気信号としての送信波を超音波の送信波に変換して、被検体に印加する。また、振動素子１３は、被検体から反射されてくる超音波信号を電気信号としての受信信号に変換して、装置本体２０に送出する。超音波プローブ１０は、プローブケーブル１１とコネクタ１２によって、装置本体２０に着脱可能となっている。
【００１２】
実施形態の超音波プローブ１０は、複数の振動素子１３が直線状に配列される１次元アレイプローブでもよいし、複数の振動素子１３が面状に配列される２次元アレイプローブでもよい。
【００１３】
装置本体２０は、送信回路３０、送信電源４０、スキャン制御回路５０、受信回路６０、信号／画像処理回路７０、ホストプロセッサ８０、入力デバイス８２、ディスプレイ８４、及びメモリ回路８６を有する。
【００１４】
送信回路３０は、送信波を生成し、所定の電圧に増幅した後、超音波プローブ１０の各振動素子１３に増幅された送信波を供給する。送信回路３０の、詳細な構成及び動作については後述する。
【００１５】
送信電源４０は、送信波を生成するための電源を送信回路３０に供給する。スキャン制御回路５０は、被検体の体内の所定範囲をスキャンするために、送信及び受信に関する超音波ビームの走査方向や焦点位置等の情報を、送信回路３０、受信回路６０、及び信号／画像処理回路７０に出力する。
【００１６】
受信回路６０は、プリアンプ、アナログデジタル変換器、受信遅延回路、及び加算器を内蔵する。プリアンプは、超音波プローブ１０の各振動素子１３から出力される受信信号を所定の電圧に増幅する。アナログデジタル変換器は増幅された受信信号をデジタル量に変換する。受信遅延回路は、デジタル量に変換された受信信号を、振動素子毎に異なる遅延量で遅延させる。遅延量は、スキャン制御回路５０から指示される受信超音波ビームの走査方向や受信焦点位置などの情報に基づいて求められる。加算器は、振動素子毎に異なる遅延量で遅延された受信信号を整相加算する。
【００１７】
受信遅延回路と加算器によって、所定の方向を指向する受信ビームが形成されることになるため、受信遅延回路と加算器とを併せて、ビーム形成器と呼ぶ場合がある。また、加算器の出力信号は、形成された受信ビームで受信した受信信号ということもできる。
【００１８】
信号／画像処理回路７０は、受信回路６０から出力される受信信号に対して、動作モードに応じた信号処理や画像処理を行う。
【００１９】
例えば、Ｂモードでは、受信信号に対して、振幅検波、対数圧縮等の信号処理を行って、反射波の振幅情報を取得する。また、例えば、カラードップラモードでは、受信信号に対して、ＭＴＩフィルタや自己相関等の信号処理を行って、血流等の速度の平均値や分散に関する情報やパワー情報を取得する。また、例えば、ドプラモードでは、フーリエ変換等の信号処理によって、指定された方向や位置における血流等の速度情報を取得する。
【００２０】
さらに、信号／画像処理回路７０は、信号処理された受信信号を、ビーム方向や距離（深さ）に応じてスキャン変換し、さらに所定の画像処理を施して、ディスプレイ８４に表示させるための表示用データ、即ち、超音波画像を生成する。
【００２１】
ホストプロセッサ８０は、例えば、ＣＰＵ等を備えて構成され、メモリ回路８６に保存される所定のプログラムをＣＰＵが実行することにより、装置本体２０の動作を全体的に制御する。入力デバイス８２は、例えば、キーボード、マウス、ジョイスティック、トラックボール等のユーザ操作デバイスである。ディスプレイ８４がタッチパネルを備えている場合は、このタッチパネルも入力デバイス８２に含まれる。
【００２２】
ディスプレイ８４は、例えば、液晶パネル等で構成される表示装置である。ディスプレイ８４は、信号／画像処理回路７０で生成された各種の超音波画像を表示する他、ユーザインタフェースに関するデータや情報等も表示する。メモリ回路８６は、装置本体２０で使用する種々のデータやプログラムを記憶する。
【００２３】
（送信回路の構成及び動作）
次に、実施形態の送信回路３０の構成と動作について、より詳しく説明する。図２は、第１の実施形態の送信回路３０の細部構成例を示すブロック図である。送信回路３０は、複数のチャネルを介して超音波プローブ１０の複数の振動素子１３に送信波を供給する。
【００２４】
ここで、「チャネル」とは、送信回路３０が有する送信波生成の経路、或いは、装置本体２０から超音波プローブ１０に送信波を伝送する経路のことである。したがって、送信回路３０は、チャネル数に対応する数の複数の送信波生成回路１００を有している。
【００２５】
なお、チャネル数と、装置本体２０に接続される超音波プローブ１０の振動素子１３の素子数とは必ずしも一致する必要はない。例えば、２Ｄアレイプローブのように素子数が多い場合は、２Ｄアレイプローブ内で所定数の素子をグループ化し（即ち、サブアレイ化し）、各サブアレイに対して、各チャネルを夫々割り当てる構成が考えられる。この場合、チャネル数よりも素子数の方が多い。また、超音波プローブ１０はコネクタを介して他のプローブと交換可能である。したがって、チャネル数よりも少ない素子数を有するプローブが装置本体２０に接続される場合もある。ただし、以下の説明では、図２に示すように、チャネル数と素子数が一致する例、即ち、素子数がｍであり、チャネル数もｍ（ＣＨ１〜ＣＨｍ）である例を用いて説明する。
【００２６】
各送信波生成回路１００の内部構成は、どのチャネルも同じであり、それぞれ、設定回路１０４、波形生成回路１０３、デジタルアナログ変換回路１０２（以下、ＤＡＣ１０２と呼ぶ）、及び送信増幅器１０１を有している。
【００２７】
上記の各回路（１０４、１０３、１０２）、及び送信増幅器１０１を制御するため、送信回路３０は送信制御回路２００を有している。送信制御回路２００は、さらにその内部構成として、送信増幅器イネーブル制御回路２０１、クロック制御回路２０２、及び設定制御回路２０３を有している。
【００２８】
図２に示す送信回路３０内の上記各構成の動作について、図３乃至図５を参照して説明する。
【００２９】
図３は、超音波プローブ１０の夫々の振動素子１３から送信される各送信波、即ち、夫々の送信波生成回路１００から出力される各送信波のタイミング関係を模式的に示す図である。図３の上段に示すように、送信波群（全ての素子の送信波の集合）は、所定のパルス繰り返し周期で繰り返し送信される。送信波群の後に受信期間が設けられ、受信期間と送信波群との間には、受信も送信もしないブランク期間が設けられている。
【００３０】
各送信波は、パルス繰り返し周期に同期した信号の基準位置（図２では、中央に上から下に垂直に延びる矢印線で図示）から、素子間で異なる遅延時間で遅延されて送信される。図２では、この遅延時間を、ｔｄ１、ｔｄ２、ｔｄ３、・・・、ｔｄｍ、と表記している。これらの遅延時間は、送信ビームの走査方向、及び送信ビームの焦点位置に応じて定まるものであり、通常、素子間で異なる値となる。したがって、各チャネルから出力される送信波の位置は、互いに異なることになる。なお、送信波は、所定のパルス長τを有する送信パルスであり、パルス長τ等の送信波の波形に関するパラメータは、動作モードに応じて変化しうるが、各チャネル間では、通常同一となる。
【００３１】
チャネル毎の遅延時間は、例えば、スキャン制御回路５０から供給される送信ビームの走査方向や送信ビームの焦点位置に基づいて、送信回路３０の設定制御回路２０３で算出される。或いは、送信ビームの走査方向や送信ビームの焦点位置に基づいて、スキャン制御回路５０がチャネル毎の遅延時間を算出し、算出した遅延時間を設定制御回路２０３が受信するようにしても良い。
【００３２】
設定制御回路２０３は、算出した（或いは受信した）遅延時間を、夫々の送信波生成回路１００の設定回路１０４に送出する。設定回路１０４は、受けとった遅延時間を一時的に保持する。また、送信波波形に関するパラメータも設定制御回路２０３からから設定回路１０４に送出され、各設定回路１０４は、これを保持する。
【００３３】
設定回路１０４の次段にある波形生成回路１０３は、設定回路１０４に保持されている遅延時間や、送信波波形に関するパラメータに基づいて、基準位置から遅延した送信波をデジタル値として生成する。送信波（デジタル値）の生成は、クロック制御回路２０２から出力される波形生成用クロックに基づいて、ほぼリアルタイムに生成される。
【００３４】
波形生成回路１０３に次段にあるＤＡＣ１０２は、波形生成回路１０３で生成された送信波（デジタル値）を、アナログ波形の送信波に変換する。この変換も、クロック制御回路２０２から出力される波形生成用クロックに基づいて、ほぼリアルタイムに行われる。
【００３５】
ＤＡＣ１０２の次段にある送信増幅器１０１は、ＤＡＣ１０２で変換されたアナログ波形の送信波を、所定の電圧に増幅する。増幅された送信波は、超音波プローブ１０の各振動素子１３に送られて超音波信号となり、超音波プローブ１０から被検体に送信される。
【００３６】
実施形態の超音波診断装置１は、夫々の送信波生成回路１００で生成される送信波を、チャネル毎に、独立かつ動的に異なるタイミングで制御している点に特徴がある。上述したように、各送信波の遅延時間は、送信ビームの方向及びフォーカス位置に応じて、各チャネル間で異なる値となる。つまり、各送信波の送信時間は、各チャネル間で異なる。
【００３７】
そこで、実施形態の超音波診断装置１は、異なる遅延時間に適応させて送信波を生成するように、送信波生成回路１００の各構成の夫々を、図４及び図５に示すように、チャネル毎に独立かつ動的に異なるタイミングで制御するようにしている。
【００３８】
図４は、送信増幅器１０１のイネーブル期間と、ＤＡＣ１０２のイネーブル期間を、異なる遅延時間に適応させて、チャネル毎に独立かつ動的に異なるタイミングで制御している例を示すタイミングチャートである。
【００３９】
図４のタイミングチャートにおいて、ハッチングで示している期間が、送信増幅器１０１、及びＤＡＣ１０２のイネーブル期間に相当する。各チャネルのイネーブル期間は、各チャネルの送信波の送信期間（即ち、送信波のパルス長）の前後に所定のマージンを持たせた期間となっており、各チャネルの送信波の送信期間とほぼ一致している。言い換えると、各チャネルにおいて、送信波を生成し増幅するのに必要な期間だけ、送信増幅器１０１、及びＤＡＣ１０２をイネーブルにしている。
言い換えると、送信制御回路２００は、送信増幅器１０１のイネーブル期間の開始タイミングを送信パルスの夫々の前端の直前に設定し、送信増幅器１０１のイネーブル期間の終了タイミングを送信パルスの夫々の後端の直後に設定するように、送信増幅器１０１のイネーブル期間を制御している。
同様に、送信制御回路２００は、ＤＡＣ１０２のイネーブル期間の開始タイミングを送信パルスの夫々の前端の直前に設定し、ＤＡＣ１０２のイネーブル期間の終了タイミングを送信パルスの夫々の後端の直後に設定するように、ＤＡＣ１０２のイネーブル期間を制御している。
【００４０】
送信増幅器１０１がイネーブルされていない期間（つまり、ディセーブル期間）は、イネーブル期間に比べて、送信増幅器１０１の消費電力は大幅に低減される。同様に、ＤＡＣ１０２がイネーブルされていない期間（つまり、ディセーブル期間）は、イネーブル期間に比べて、ＤＡＣ１０２の消費電力は大幅に低減される。
なお、送信増幅器１０１がイネーブルされている期間（即ち、イネーブル期間）とは、送信増幅器１０１に送信波が入力されたときに、入力された送信波を直ちに増幅して出力することができる期間のことである。イネーブル期間以外の期間がディセーブル期間である。ディセーブル期間中は、送信増幅器１０１に送信波が入力されても、その送信波を増幅せず、また出力もしない。
同様に、ＤＡＣ１０２がイネーブルされている期間（即ち、イネーブル期間）とは、ＤＡＣ１０２にデジタルデータが入力されたときに、デジタル信号を直ちにアナログ信号に変換して出力することができる期間のことであり、イネーブル期間以外の期間がディセーブル期間である。ディセーブル期間中は、ＤＡＣ１０２にデジタル信号が入力されても、デジタル／アナログ変換は行われない。
【００４１】
図５は、送信波を生成するための波形生成用クロックの配信期間を、異なる遅延時間に適応させて、チャネル毎に独立かつ動的に異なるタイミングで制御している例を示すタイミングチャートである。図５のタイミングチャートにおいて、ハッチングで示している期間が、波形生成用クロックの配信期間に相当する。図５においても、各チャネルにおける配信期間は、各チャネルの送信波の送信期間の前後に所定のマージンを持たせた期間となっており、各チャネルの送信波の送信期間とほぼ一致している。つまり、各チャネルにおいて、送信波を生成するのに必要な期間だけ、波形生成用クロックを配信している。このため、送信波生成回路１００に配信する波形生成用クロックが、チャネル毎の分散されることになり、波形生成用クロックに起因して生じるノイズが低減されることになる。また、波形生成用クロックを生成する回路の消費電力も低減されることになる。
【００４２】
図６は、実施形態の超音波診断装置１との比較のために、従来の送信回路の構成例を示すブロック図である。従来の送信回路では、図６に示すように、各チャネルに対する制御は全て共通に行っている。例えば、送信増幅器イネーブル制御回路からは、各チャネルの送信増幅器に対して、イネーブルのための制御信号を共通のタイミングで（即ち、同じ制御信号を同じ制御ラインで）配信している。同様に、各チャネルのデジタルアナログ変換器（ＤＡＣ）に対しても、制御信号（例えば、イネーブル信号）を共通のタイミングで（即ち、同じ制御信号を同じ制御ラインで）配信している。また、各チャネルの波形生成回路や設定回路に対しても、共通のタイミングをもつ波形生成用クロックを配信している。
【００４３】
図７は、従来の送信回路における、送信増幅器のイネーブル期間と、ＤＡＣのイネーブル期間のタイミングを示すタイミングチャートである。前述したように、従来の送信回路では、送信増幅器やＤＡＣのイネーブルを制御する信号は、各チャネル間で共通となっている。このため、各チャネル間で送信波の送信タイミングが異なっているにもかかわらず、最も短い遅延時間をもつ送信波から最も長い遅延時間をもつ送信波までの全体をカバーする範囲を、送信増幅器やＤＡＣの共通のイネーブル期間とせざるを得ない。このため、送信増幅器やＤＡＣの消費電力は大きくなる。
【００４４】
図８は、実施形態の送信回路３０の消費電力と、従来の送信回路の消費電力との差異を概念的に説明する図である。
【００４５】
実施形態の送信回路３０は、前述したように（図４参照）、各チャネルの遅延時間に適応して、独立かつ動的に、送信増幅器１０１及びＤＡＣ１０２のイネーブル期間を制御している。このため、送信増幅器１０１及びＤＡＣ１０２に関する合計消費電力は、遅延時間がチャネル間で異なっていることに起因して、分散されることになる。即ち、全チャネルの合計消費電力の最大値は、図８の下から２段目に示すように、イネーブル期間が重なっているチャネルの数（図８の例では、３チャネル）の合計消費電力に過ぎない。
【００４６】
これに対して、従来の送信回路では、図７に示したように、最も短い遅延時間をもつ送信波から最も長い遅延時間をもつ送信波までの全体をカバーする範囲をイネーブル期間としている。このため、図８の最下段に示すように、従来構成の送信回路の最大消費電力は、全チャネルの消費電力を合計した大きな電力となる。しかも、この最大消費電力を、最も短い遅延時間をもつ送信波から最も長い遅延時間をもつ送信波まで、継続して供給し続ける必要がある。
【００４７】
上述したように、実施形態の超音波診断装置１によれば、複数のチャネル毎に、送信波生成回路１００の夫々を、独立かつ動的に異なるタイミングで制御することによって、送信回路３０の消費電力を低減することが可能となる。例えば、チャネル毎に異なる遅延時間に適応して、チャネル毎に、送信増幅器１０１及びＤＡＣ１０２のイネーブル期間を独立かつ動的に異なるタイミングで制御することによって、送信回路３０の消費電力を低減することが可能となる。
【００４８】
また、実施形態の超音波診断装置１によれば、送信波を生成するための波形生成用クロックを、チャネル毎に異なる遅延時間に適応して、各チャネルの送信波生成回路の夫々に独立かつ動的に異なるタイミングで供給することによって、波形生成用クロックに起因するノイズの発生を低減することができる。
【００４９】
さらに、実施形態の超音波診断装置１によれば、装置本体２０に接続される超音波プローブ１０の素子数に応じて、送信回路３０の消費電力を制御することができる。例えば、送信回路３０のチャネル数（送信波生成回路１００の数）がＮであり、装置本体２０に接続された超音波プローブ１０の素子数が（Ｎ−６４）の場合を想定する。超音波プローブ１０の素子数は、例えば、接続された超音波プローブ１０の識別情報（ＩＤ）を装置本体２０がコネクタ１２を介して取得することができる。
【００５０】
この場合、実施形態の超音波診断装置１は、送信回路３０をチャネル毎に制御することが可能であるため、接続された超音波プローブ１０にとって不必要な６４チャネル分の送信波生成回路１００の送信増幅器１０１やＤＡＣ１０２を非送信にする（イネーブルにしない）ように制御し、或いは、非送信の制御に加えて、６４チャネル分の送信波生成回路１００への波形生成用クロック、データ、及び設定用クロックの配信を停止する制御を行うことによって、送信回路３０の消費電力を必要最小限に抑制することができる。
特に、２次元アレイプローブは１次元アレイプローブに比べて振動素子数が大幅に多くなっており、これに伴ってチャネル数も多くなり、消費電力も増加する。本実施形態の超音波診断装置１は２次元アレイプローブにも適用可能であり、１次元アレイプローブの使用時のみならず、２次元アレイプローブの使用時においても消費電力やノイズを低減することが可能である。
【００５１】
（第２の実施形態）
図９は、第２の実施形態の送信回路３０の細部構成例を示すブロック図である。第２の実施形態の送信回路３０は、第１の実施形態の構成に加えて、ブロック毎に、データ設定のタイミングを制御することができる構成を有している。データの設定は、主に、設定制御回路２０３が行う。
【００５２】
なお、第２の実施形態においても、第１の実施形態（図２）と同様に、送信増幅器イネーブル制御回路２０１からの各チャネルの送信増幅器１０１に対するイネーブル制御や、クロック制御回路２０２からの各ＤＡＣ１０２へのイネーブル制御及び各チャネルへの波形生成用クロックの配信は、チャネル毎に独立に行われるが、図が煩雑となるため、図９では、これらの制御ラインの図示を省略している。
【００５３】
設定制御回路２０３が設定するデータは、遅延時間、及び送信パルス長等の送信波形に関するパラメータ等である。第２の実施形態では、これらのデータを、ブロック毎に独立したタイミングで設定する。また、設定制御回路２０３は、データの設定に使用する設定用クロックの位相を、ブロック毎に異なる位相となるように制御している。
【００５４】
図１０は、「ブロック」の概念を説明する図である。本明細書で使用するブロックという用語は、図１０に示すように、印刷基板を所定数で分割した空間的な分割領域を意味している。図１０に示す例では、１つの印刷基板を、ブロックＡからブロックＤの４つのブロックに分割している。これらのブロックのうち、ブロックＡとブロックＣは、印刷基板の中心点に対して点対称に配置されており、互いに隣接していない。ブロックＡとブロックＣとを第１のブロックグループと呼ぶものとする。同様に、ブロックＢとブロックＤも、印刷基板の中心点に対して点対称に配置されており、互いに隣接していない。ブロックＢとブロックＤとを第２のブロックグループと呼ぶものとする。言い換えると、所定数のブロックのうち互いに隣接しないブロックの集まりを２つのグループに分類し、一方のグループを第１のブロックグループと呼び、他方のグループを第２のブロックグループと呼ぶ。
【００５５】
送信回路３０の各チャネルの送信波生成回路１００は、例えば、所定数のチャネルが１つの集積回路（例えば、ＦＰＧＡ：Field Programmable Gate Array）として構成され、１つの印刷基板に複数個の集積回路が、４つのブロックに配分されて実装される。
【００５６】
この実装上の配分に対応させて、図９のブロック図では、チャネル１（ＣＨ１）からチャネルｍ（ＣＨｍ）の送信波生成回路１００を、ブロックＡ（ＢＬａ）からブロックＤ（ＢＬｄ）の４つのブロックにグループ化している。
【００５７】
図１１は、第２の実施形態における、データ設定のタイミングの概念を説明する図である。図１１に示すように、データは、ブロック毎に独立して異なるタイミングで設定される。但し、データの内容に関しては、ブロックに関わらず、例えば遅延時間のように、チャネル毎に異なっているものや、パルス長等のようにチャネル間で共通のものがある。
【００５８】
データの設定は、受信も送信も行っていないブランク期間に行われる。この際、設定制御回路２０３から各ブロックに設定するタイミングを、図１１に示すように、各ブロック間で異なるタイミングとしている（例えば、順にシフトさせている）。この結果、データや設定用クロックの伝送期間が、ブロック間で分散されることになり、データや設定用クロックに起因するノイズを低減することができる。
【００５９】
さらに、第２の実施形態では、図１１の右下のタイミングチャートに示すように、設定用クロックの位相をブロック間で異なる位相に設定しており、これによってノイズをさらに低減している。
【００６０】
例えば、ブロックＡとブロックＣに含まれる送信波生成回路１００に対しては（即ち、第１のブロックグループに対しては）、位相が０度の設定用クロックを用いてデータを設定する。一方、ブロックＢとブロックＤに含まれる送信波生成回路１００に対しては（即ち、第２のブロックグループに対しては）、位相が１８０度の設定用クロックを用いてデータを設定する。図１０に示したように、例えば、ブロックＡは、ブロックＢとブロックＣに隣接するが、隣接するブロック間では、異なる位相のクロックが使用される。隣接するブロック間で同じ位相のクロック（例えば、同じタイミングで立ち上がるクロック）を用いたい場合、クロックに起因するノイズが増強する可能性がある。これに対して、第２の実施形態では、隣接するブロック間で異なる位相のクロックを使用しているため、クロックに起因するノイズを抑制することができる。
【００６１】
一方、ブロックＡとブロックＣとは、互いに隣接しておらず、空間的に離れた領域となっているため、同じ位相のクロックを使用しても、ノイズが増強する可能性は低い。
【００６２】
なお、ブロック数は上述した４に限定されるものではなく、８でも良いし、１６でも良い。この場合にも、互いに隣接するブロック間では異なる位相のクロックを使用し、互いに隣接しないブロック間では、同じ位相のクロックを使用すればよい。
【００６３】
また、クロックの位相も上述した、０度と１８０度の２種類に限定されるものではない。例えば、０度、９０度、１８０度、及び２７０度の４種の位相をもつ設定用クロックを使用することもできる。
【００６４】
上述した少なくとも１つの実施形態に係る超音波診断装置１によれば、送信回路の消費電力や、送信回路から発生するノイズを低減することができる。
なお、ここまでは、各実施形態の超音波診断装置１が、超音波プローブ１０を含んで構成されるものとして説明してきたが、この構成に限定されない。例えば、超音波診断装置１は、超音波プローブ１０に接続可能ではあるものの、超音波診断装置１の構成には超音波プローブ１０を含ませない構成としてもよい。つまり、図１における装置本体２０を実施形態の超音波診断装置１としてもよい。
【００６５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００６６】
１  超音波診断装置
１０  超音波プローブ
１３  振動素子
２０  装置本体
３０  送信回路
４０  送信電源
５０  スキャン制御回路
６０  受信回路
７０  信号／画像処理回路
８０  ホストプロセッサ
８２  入力デバイス
８４  ディスプレイ
８６  メモリ回路
１００  送信波生成回路
１０１  送信増幅器
１０２  デジタルアナログ変換器
１０３  波形生成回路
１０３  設定回路
２００  送信制御回路
２０２  クロック制御回路
２０３  設定制御回路
【図１】
2017159030.tif 000003
【図２】
2017159030.tif 000004
【図３】
2017159030.tif 000005
【図４】
2017159030.tif 000006
【図５】
2017159030.tif 000007
【図６】
2017159030.tif 000008
【図７】
2017159030.tif 000009
【図８】
2017159030.tif 000010
【図９】
2017159030.tif 000011
【図１０】
2017159030.tif 000012
【図１１】
2017159030.tif 000013