(57)【要約】【課題】隣接画素間の混色を抑制することができる固体撮像装置および固体撮像装置の製造方法を提供すること。【解決手段】本発明の一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、撮像領域と遮光部とを備える。撮像領域は、複数の光電変換素子が行列状に２次元配列される。遮光部は、撮像領域に対して光が入射する側に設けられ、撮像領域の中央部の幅に比べて撮像領域の周縁部の幅の方が大きい。【選択図】図３Ｂ
2017050467.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換素子が行列状に２次元配列される撮像領域と、
前記撮像領域に対して光が入射する側に設けられ、前記撮像領域の中央部の幅に比べて前記撮像領域の周縁部の幅の方が大きい遮光部と
を備えることを特徴とする固体撮像装置。
【請求項２】
前記遮光部は、
前記撮像領域の中心位置から遠ざかるにつれて、前記遮光部の幅が大きくなる
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
各前記光電変換素子の受光面に対向する位置に開口を有し、
各前記開口の面積は同じであり、
前記撮像領域の周縁部における前記開口は、
対向する前記光電変換素子に対して前記撮像領域の中央部の方向へシフトした位置にある
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
各前記光電変換素子に対応して設けられたカラーフィルタ
を備え、
前記撮像領域の周縁部におけるカラーフィルタは、
対応する前記光電変換素子に対して前記撮像領域の中央部の方向へシフトした位置に設けられる
ことを特徴とする請求項１ないし３のいずれか一つに記載の固体撮像装置。
【請求項５】
複数の光電変換素子を行列状に２次元配列して撮像領域を形成する工程と、
前記撮像領域上に遮光層を形成する工程と、
前記遮光層における各前記光電変換素子の受光面と対向する位置に、前記撮像領域の中央部よりも前記撮像領域の周縁部の方が配設間隔が大きい開口を形成して遮光部を形成する工程と
を含むことを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置および固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
従来、デジタルカメラやカメラ機能付き携帯端末などの電子機器は、固体撮像装置を備える。固体撮像装置は、撮像画像の各画素に対応して光電変換素子が２次元配列された撮像領域を備える。
【０００３】
各光電変換素子は、半導体層に設けられ、半導体層の光が入射する側に積層される絶縁層、カラーフィルタ、およびマイクロレンズを介して入射する光を受光量に応じた量の電荷へ光電変換し、各画素の輝度を示す信号電荷として蓄積する。また、半導体層とカラーフィルタとの間に設けられる絶縁層の内部には、例えば、各光電変換素子の受光面を囲む遮光部が設けられる。
【０００４】
かかる固体撮像装置では、撮像領域の中央部へ入射する光は光電変換素子の受光面に対して垂直に入射する。一方、撮像領域の周縁部へ入射する光は光電変換素子の受光面に対して斜めに入射する。
【０００５】
したがって、撮像領域の周縁部では、光電変換素子に対応するカラーフィルタへ斜めに入射した光が隣接する光電変換素子へ進入する場合があり、かかる場合には隣接画素間において混色が発生する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−１４０６１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一つの実施形態は、隣接画素間の混色を抑制することができる固体撮像装置および固体撮像装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、撮像領域と遮光部とを備える。撮像領域は、複数の光電変換素子が行列状に２次元配列される。遮光部は、撮像領域に対して光が入射する側に設けられ、撮像領域の中央部の幅に比べて撮像領域の周縁部の幅の方が大きい。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施形態に係るデジタルカメラの概略構成を示すブロック図である。
【図２】図２は、実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図３Ａ】図３Ａは、実施形態に係る画素アレイの中央部の断面視による模式的な構成を示す説明図である。
【図３Ｂ】図３Ｂは、実施形態に係る画素アレイの周縁部の断面視による模式的な構成を示す説明図である。
【図４】図４は、実施形態に係る固体撮像装置の製造工程の断面視による説明図である。
【図５】図５は、実施形態に係る固体撮像装置の製造工程の断面視による説明図である。
【図６】図６は、実施形態に係る固体撮像装置の製造工程の断面視による説明図である。
【図７】図７は、実施形態に係る固体撮像装置の製造工程の断面視による説明図である。
【図８】図８は、実施形態に係る固体撮像装置の製造工程の断面視による説明図である。
【図９】図９は、他の実施形態に係る画素アレイの中央部および周縁部の断面視による模式的な構成を示す説明図である。
【図１０】図１０は、他の実施形態に係る画素アレイの遮光部について説明する説明図である。
【図１１】図１１は、他の実施形態に係る画素アレイの中央部および周縁部の断面視による模式的な構成を示す説明図である。
【図１２】図１２は、他の実施形態に係る画素アレイの中央部および周縁部の断面視による模式的な構成を示す説明図である。
【図１３】図１３は、他の実施形態に係る画素アレイの中央部および周縁部の断面視による模式的な構成を示す説明図である。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照して、実施形態に係る固体撮像装置および固体撮像装置の製造方法について詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【００１１】
図１は、実施形態に係る固体撮像装置１４を備えるデジタルカメラ１の概略構成を示すブロック図である。図１に示すように、デジタルカメラ１は、カメラモジュール１１と後段処理部１２とを備える。
【００１２】
カメラモジュール１１は、撮像光学系１３と固体撮像装置１４とを備える。撮像光学系１３は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置１４は、撮像光学系１３によって結像される被写体像を撮像し、撮像によって得られた画像信号を後段処理部１２へ出力する。かかるカメラモジュール１１は、デジタルカメラ１以外に、例えば、カメラ付き携帯端末などの電子機器に適用される。
【００１３】
後段処理部１２は、ＩＳＰ（Image  Signal  Processor）１５、記憶部１６および表示部１７を備える。ＩＳＰ１５は、固体撮像装置１４から入力される画像信号の信号処理を行う。かかるＩＳＰ１５は、例えば、ノイズ除去処理、欠陥画素補正処理、解像度変換処理などの高画質化処理を行う。
【００１４】
そして、ＩＳＰ１５は、信号処理後の画像信号を記憶部１６、表示部１７およびカメラモジュール１１内の固体撮像装置１４が備える後述の信号処理回路２１（図２参照）へ出力する。ＩＳＰ１５からカメラモジュール１１へフィードバックされる画像信号は、固体撮像装置１４の調整や制御に用いられる。
【００１５】
記憶部１６は、ＩＳＰ１５から入力される画像信号を画像として記憶する。また、記憶部１６は、記憶した画像の画像信号をユーザの操作などに応じて表示部１７へ出力する。表示部１７は、ＩＳＰ１５あるいは記憶部１６から入力される画像信号に応じて画像を表示する。かかる表示部１７は、例えば、液晶ディスプレイなどである。
【００１６】
次に、図２を参照しながらカメラモジュール１１が備える固体撮像装置１４について説明する。図２は、実施形態に係る固体撮像装置１４の概略構成を示すブロック図である。図２に示すように、固体撮像装置１４は、イメージセンサ２０と、信号処理回路２１とを備える。
【００１７】
ここでは、イメージセンサ２０が、入射光を光電変換する光電変換素子の入射光が入射する面とは逆の面側に配線層が形成される所謂裏面照射型ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサである場合について説明する。
【００１８】
なお、本実施形態に係るイメージセンサ２０は、裏面照射型ＣＭＯＳイメージセンサに限定するものではなく、表面照射型ＣＭＯＳイメージセンサや、ＣＣＤ（Charge  Coupled  Device）イメージセンサ等といった任意のイメージセンサであってもよい。
【００１９】
イメージセンサ２０は、周辺回路２２と、画素アレイ２３とを備える。また、周辺回路２２は、垂直シフトレジスタ２４、タイミング制御部２５、ＣＤＳ（相関二重サンプリング）２６、ＡＤＣ（アナログデジタル変換部）２７、およびラインメモリ２８を備え、これらは主にアナログ回路で構成される。
【００２０】
画素アレイ２３は、イメージセンサ２０の撮像光学系１３からの光が入射する領域に設けられる。固体撮像装置１４では、画素アレイ２３が撮像領域となる。かかる画素アレイ２３には、撮像画像の各画素に対応する複数の光電変換素子が、水平方向（行方向）および垂直方向（列方向）へ２次元アレイ状（マトリックス状）に配置される。
【００２１】
各光電変換素子は、半導体層内に設けられ、各光電変換素子に対応して半導体層の光が入射する側に積層されたカラーフィルタ、およびマイクロレンズを介して入射する光を受光量に応じた量の電荷へ光電変換し、各画素の輝度を示す信号電荷として蓄積する。
【００２２】
タイミング制御部２５は、垂直シフトレジスタ２４に対して動作タイミングの基準となるパルス信号を出力する処理部である。垂直シフトレジスタ２４は、アレイ（行列）状に２次元配列された複数の光電変換素子の中から信号電荷を読み出す光電変換素子を行単位で順次選択するための選択信号を画素アレイ２３へ出力する処理部である。
【００２３】
画素アレイ２３は、垂直シフトレジスタ２４から入力される選択信号によって行単位で選択される各光電変換素子に蓄積された信号電荷を、各画素の輝度を示す画素信号として光電変換素子からＣＤＳ２６へ出力する。なお、画素アレイ２３の構成については、図３を参照して後述する。また、図２に示すように、画素アレイ２３の中央部をＭとし、画素アレイ２３の周縁部をＲとして表記する。
【００２４】
ＣＤＳ２６は、画素アレイ２３から入力される画素信号から、相関二重サンプリングによってノイズを除去してＡＤＣ２７へ出力する処理部である。ＡＤＣ２７は、ＣＤＳ２６から入力されるアナログの画素信号をデジタルの画素信号へ変換してラインメモリ２８へ出力する処理部である。ラインメモリ２８は、ＡＤＣ２７から入力される画素信号を一時的に保持し、画素アレイ２３における光電変換素子の行毎に信号処理回路２１へ出力する処理部である。
【００２５】
信号処理回路２１は、ラインメモリ２８から入力される画素信号に対して所定の信号処理を行って後段処理部１２へ出力する処理部であり、主にデジタル回路で構成される。信号処理回路２１は、画素信号に対して、例えば、レンズシェーディング補正、傷補正、ノイズ低減処理などの信号処理を行う。
【００２６】
このように、イメージセンサ２０では、画素アレイ２３に配置される複数の光電変換素子が入射光を受光量に応じた量の信号電荷へ光電変換して蓄積し、周辺回路２２が各光電変換素子に蓄積された信号電荷を画素信号として読み出すことによって撮像を行う。
【００２７】
また、イメージセンサ２０は、画素アレイ２３に対して光が入射する側に、各光電変換素子の受光面に対応する位置に開口を有する遮光部を備える。かかる遮光部は、光電変換素子に対応するカラーフィルタへ入射した光が隣接する光電変換素子へ進入するのを防ぐ。
【００２８】
かかるイメージセンサ２０は、撮像光学系１３からの光が、画素アレイ２３の中央部Ｍでは光電変換素子の受光面に対して鉛直下向きに入射し、画素アレイ２３の周縁部Ｒでは光電変換素子の受光面に対して斜めから入射する。
【００２９】
ここで、一般的な画素アレイは、画素アレイの中央部と周縁部とで遮光部の隣り合う開口間の幅が等しい。したがって、画素アレイの周縁部では、光電変換素子に対応するカラーフィルタに対して斜めから入射した光が遮光部の下を経由して隣接する光電変換素子へ進入することがある。そのため、かかる固体撮像装置では、光電変換素子に対応するカラーフィルタを通過した光が隣接する光電変換素子へ到達してしまうと、混色が発生する。
【００３０】
そこで、本実施形態に係る固体撮像装置１４は、画素アレイ２３の中央部Ｍに比べて、周縁部Ｒにおける遮光部の隣り合う開口間の幅を大きくすることで、画素アレイ２３の周縁部Ｒにおける隣接画素間の混色の発生を抑制した。次に、図３Ａおよび図３Ｂを参照して、本実施形態に係る画素アレイ２３について説明する。
【００３１】
図３Ａは、本実施形態に係る画素アレイ２３の中央部Ｍの断面視による模式的な構成を示す説明図である。図３Ｂは、本実施形態に係る画素アレイ２３の周縁部Ｒの断面視による模式的な構成を示す説明図である。なお、図３Ａおよび図３Ｂでは、本実施形態の画素アレイ２３が備える遮光部５の説明に必要な構成要素を示しており、画素アレイ２３の詳細な構造については、後述する画素アレイ２３の形成方法を含む固体撮像装置１４の製造方法で説明する。また、ここでは、便宜上、画素アレイ２３の光９が入射する側を上とし、画素アレイ２３の光９が入射する側とは逆側を下として説明する。
【００３２】
図３Ａおよび図３Ｂに示すように、画素アレイ２３は、第１導電型（Ｐ型）の半導体（ここでは、Ｓｉ：シリコンとする）層３０を備える。Ｐ型のＳｉ層３０の内部における光電変換素子４の形成位置には、第２導電型（Ｎ型）のＳｉ領域３１が設けられる。画素アレイ２３では、Ｐ型のＳｉ層３０とＮ型のＳｉ領域３１とのＰＮ接合によって形成されるフォトダイオードが、光電変換素子４となる。かかる光電変換素子４は、Ｐ型のＳｉ層３０内にアレイ（行列）状に２次元配列される。
【００３３】
なお、画素アレイ２３は、光電変換素子４（Ｎ型のＳｉ領域３１）と光電変換素子４（Ｎ型のＳｉ領域３１）との間のピッチ幅は同じである。
【００３４】
また、画素アレイ２３は、Ｐ型のＳｉ層３０上に順次積層される固定電荷膜３２、反射防止膜３３、平坦化層３４、カラーフィルタ３５、およびマイクロレンズ３６を備える。
【００３５】
固定電荷膜３２は、例えば、ＨｆＯ２（酸化ハフニウム）またはＴａＯ（酸化タンタル）のいずれかを含む。かかる固定電荷膜３２は、膜中に負電荷を保持しており、Ｐ型のＳｉ層３０内の正電荷が膜中の負電荷と再結合することで、暗電流の発生を防止する。
【００３６】
反射防止膜３３は、例えば、ＳｉＮ（シリコン窒化物）またはＳｉＯ２（シリコン酸化物）のいずれかを含む。かかる反射防止膜３３は、Ｐ型のＳｉ層３０表面の反射を低減させる。
【００３７】
平坦化層３４は、後述する遮光部５の形成後に積層されるカラーフィルタ３５の積層面を平坦化するために設けられる透光性を備えた層である。カラーフィルタ３５は、赤、緑、青、もしくは白のいずれかの色光を選択的に透過させるフィルタが各光電変換素子４に対応して設けられる。マイクロレンズ３６は、各カラーフィルタ３５に対応して設けられ、入射する光を集光する平凸レンズである。
【００３８】
また、画素アレイ２３は、平坦化層３４内に各光電変換素子４の受光面４０を平面視矩形状に囲み、撮像領域の中央部Ｍの幅に比べて撮像領域の周縁部Ｒの幅の方が大きい遮光部５を備える。つまり、画素アレイ２３は、各光電変換素子４の受光面４０に対向する位置に開口６を有し、撮像領域の周縁部Ｒにおける隣り合う開口６間の幅が、撮像領域の中央部Ｍにおける隣り合う開口６間の幅よりも大きい遮光部５を備える。遮光部５は、例えば、Ｗ（タングステン）、Ｔｉ（チタン）、Ｔａ（タンタル）、Ａｌ（アルミニウム）、Ｃｕ（銅）、およびＨｆ（ハフニウム）のうちのいずれか１つか、もしくはこれらを少なくとも２つ以上組み合わせた材料を含む。
【００３９】
かかる遮光部５は、各光電変換素子４の受光面４０を平面視矩形状に囲むことで、各光電変換素子４の受光面４０に対向する位置に矩形状の開口６を有する。ここで、光電変換素子４の受光面４０とは、光電変換素子４において画素アレイ２３に光が入射する側の端面を指す。
【００４０】
図３Ａに示すように、画素アレイ２３の中央部Ｍでは、遮光部５の隣り合う開口６間の幅がｄである。一方、図３Ｂに示すように、画素アレイ２３の周縁部Ｒでは、遮光部５の隣り合う開口６間の幅がＤ（Ｄ＞ｄ）である。つまり、遮光部５は、画素アレイ２３の周縁部Ｒに設けられる開口６の面積が、画素アレイ２３の中央部Ｍに設けられる開口６の面積よりも小さい。
【００４１】
ここで、図３Ｂに示すように、画素アレイ２３の周縁部Ｒにおける遮光部５の隣り合う開口６間の幅が画素アレイ２３の中央部Ｍにおける遮光部５の隣り合う開口６間の幅と同じｄである場合について説明する。かかる場合には、光電変換素子４の受光面４０に対して斜めから入射する光９０（以下、「斜め光」という）の一部が黒塗りで示す遮光部５ａの下を経由して隣接する光電変換素子４へ進入する。
【００４２】
そこで、図３Ｂに示すように、画素アレイ２３の周縁部Ｒにおける遮光部５の隣り合う開口６間の幅（Ｄ）を画素アレイ２３の中央部Ｍにおける遮光部５の隣り合う開口６間の幅（ｄ）に比べて大きくする。これにより、光電変換素子４に対応するカラーフィルタ３５を通過した斜め光９０については、隣接する光電変換素子４へ進入する量を抑えることができる。
【００４３】
また、画素アレイ２３は、画素アレイ２３の周縁部Ｒにおいて黒塗りで示す遮光部５ａの下を経由して進入していた斜め光９０の一部が幅広の遮光部５に当たって反射するようになるため、通過したカラーフィルタ３５に対応する光電変換素子４へ到達する。
【００４４】
これにより、画素アレイ２３の周縁部Ｒにおける光電変換素子４の受光量が、画素アレイ２３の周縁部Ｒにおける遮光部５の隣り合う開口６間の幅が画素アレイ２３の中央部Ｍにおける遮光部５の隣り合う開口６間の幅と同じｄである場合に比べて増加する。
【００４５】
上述の実施形態に係る画素アレイ２３は、画素アレイ２３の周縁部Ｒにおける遮光部５の隣り合う開口６間の幅（Ｄ）が画素アレイ２３の中央部Ｍにおける遮光部５の隣り合う開口６間の幅（ｄ）に比べて大きい。
【００４６】
これにより、光電変換素子４に対応するカラーフィルタ３５を通過した斜め光９０においては、隣接する光電変換素子４へ進入する量を抑えることができ、画素アレイ２３の周縁部Ｒにおける隣接画素間の混色の発生を抑制することができる。
【００４７】
次に、上述した画像アレイ２３の形成方法を含む固体撮像装置１４の製造方法について、図４〜図８を参照して説明する。なお、固体撮像装置１４における画素アレイ２３以外の部分の製造方法は、一般的なＣＭＯＳイメージセンサと同様である。このため、以下では、固体撮像装置１４における画素アレイ２３部分の製造方法について説明する。また、図４〜図８では、本実施形態の説明の理解を容易にするため、画素アレイ２３を中央部Ｍと周縁部Ｒとに分けている。
【００４８】
図４〜図８は、実施形態に係る固体撮像装置１４の製造工程を示す断面模式図である。なお、図４〜図８には、画素アレイ２３の製造工程を選択的に示すとともに、図３Ａおよび図３Ｂで省略した構成要素についても示している。
【００４９】
図４（ａ）に示すように、画素アレイ２３を製造する場合には、Ｓｉウェハ等の半導体基板７上にＰ型のＳｉ層３０を形成する。このとき、例えば、半導体基板７上にボロン等のＰ型の不純物がドープされたＳｉ層をエピタキシャル成長させることにより、Ｐ型のＳｉ層３０を形成する。なお、かかるＰ型のＳｉ層３０は、Ｓｉウェハの内部へＰ型の不純物をイオン注入してアニール処理を行うことによって形成してもよい。
【００５０】
続いて、Ｐ型のＳｉ層３０における光電変換素子４の形成位置へ、例えば、リン等のＮ型の不純物をイオン注入してアニール処理を行うことによって、Ｐ型のＳｉ層３０にＮ型のＳｉ領域３１を行列状に２次元配列する。これにより、画素アレイ２３には、Ｐ型のＳｉ層３０とＮ型のＳｉ領域３１とのＰＮ接合によって、フォトダイオードである光電変換素子４が形成される。また、光電変換素子４（Ｎ型のＳｉ領域３１）と光電変換素子４（Ｎ型のＳｉ領域３１）との間のピッチ幅は同じになるように形成される。
【００５１】
その後、図４（ｂ）に示すように、Ｐ型のＳｉ層３０上に読み出しゲート５５や多層配線５２等とともに、絶縁層５１を形成する。かかる工程では、Ｐ型のＳｉ層３０の上面に読み出しゲート５５等を形成した後、酸化Ｓｉ層を形成する工程と、酸化Ｓｉ層に所定の配線パターンを形成する工程と、配線パターン内にＣｕ等を埋め込んで多層配線５２を形成する工程とを繰り返す。これにより、内部に読み出しゲート５５や多層配線５２等が設けられた絶縁層５１が形成される。
【００５２】
続いて、図５（ａ）に示すように、絶縁層５１の上面に接着剤を塗布して接着層５３を設け、接着層５３の上面に、例えば、Ｓｉウェハ等の支持基板５４を貼着する。その後、図５（ａ）に示す構造体の天地を反転させた後、例えば、グラインダ等の研磨装置によって半導体基板７を裏面側（ここでは、上面側）から研磨し、半導体基板７を所定の厚さになるまで薄化する。
【００５３】
そして、例えば、ＣＭＰ（Chemical  Mechanical  Polishing）によって半導体基板７の裏面側をさらに研磨し、図５（ｂ）に示すように、Ｐ型のＳｉ層３０の受光面となる裏面（ここでは、上面）を露出させる。
【００５４】
その後、図６（ａ）に示すように、Ｐ型のＳｉ層３０の上面に負の固定電荷膜３２および反射防止膜３３を形成する。続いて、図６（ｂ）に示すように、反射防止膜３３の上面に、例えば、Ｗ（タングステン）等を含む遮光層８を形成する。
【００５５】
そして、図７（ａ）に示すように、遮光層８の上面に、例えば、レジスト７０を塗布して、フォトリソグラフィーによって遮光部５の開口６の形成位置に対応する部分（図３Ａおよび図３Ｂ参照）のレジスト７０を除去する。
【００５６】
具体的に説明すると、画素アレイ２３の周縁部Ｒにおけるレジスト７０の開口７１の面積は、画素アレイ２３の中央部Ｍにおけるレジスト７０の開口７１の面積よりも小さい。
【００５７】
そして、かかるレジスト７０をマスクとして使用してＲＩＥ（Reactive  Ion  Etching）を行う。これにより、図７（ｂ）に示すように、遮光層８における各光電変換素子４の受光面４０と対向する位置に、画素アレイ２３の中央部Ｍよりも画素アレイ２３の周縁部Ｒの方が配設間隔が大きい開口６を形成して遮光部５を形成する。
【００５８】
続いて、図８（ａ）に示すように、反射防止膜３３の上面に遮光部５を覆うようにしてＣＶＤ（Chemical  Vapor  Deposition）やスパッタ等を用いてシリコン酸化物等を含む絶縁膜からなる平坦化層３４を形成する。
【００５９】
こうして、各光電変換素子４の受光面４０と対向する位置に、画素アレイ２３の中央部Ｍよりも画素アレイ２３の周縁部Ｒの方が配設間隔が大きい開口６を有する遮光部５が平坦化層３４内に形成される。
【００６０】
そして、図８（ｂ）に示すように、平坦化層３４の上面における遮光部５の開口６に対応する位置に赤、緑、青、もしくは白のいずれかの色光を選択的に透過させるカラーフィルタ３５を形成する。この後、各カラーフィルタ３５の上面に撮像光学系１３を介して入射する光を集光するマイクロレンズ３６を形成することで、画素アレイ２３が製造される。
【００６１】
上述した工程を経て製造された固体撮像装置１４は、画素アレイ２３の周縁部Ｒにおける遮光部５の隣り合う開口６間の幅（Ｄ）が画素アレイ２３の中央部Ｍにおける遮光部５の隣り合う開口６間の幅（ｄ）に比べて大きい。
【００６２】
これにより、光電変換素子４に対応するカラーフィルタ３５を通過した斜め光９０においては、隣接する光電変換素子４へ進入する量を抑えることができ、画素アレイ２３の周縁部Ｒにおける隣接画素間の混色の発生を抑制することができる。
【００６３】
また、上述した固体撮像装置１４の製造工程では、遮光層８の上面に形成されたレジスト７０をパターニングすることで、画素アレイ２３の中央部Ｍよりも画素アレイ２３の周縁部Ｒの方が配設間隔が大きい開口６を有する遮光部５を容易に形成することができる。そのため、製造工程が煩雑になることがない。
【００６４】
次に、他の実施形態に係る画素アレイについて図９および図１０を参照しながら説明する。図９は、他の実施形態に係る画素アレイ２３ａの中央部Ｍおよび周縁部Ｒの断面視による模式的な構成を示す説明図である。図１０は、他の実施形態に係る画素アレイ２３ａの遮光部５ｂについて説明する説明図である。なお、図９に示す構成要素のうち、図８（ｂ）に示す構成要素と同一の構成要素については、図８（ｂ）に示す構成要素と同一の符号を付すことにより、その詳細な説明を省略する。
【００６５】
図９に示すように、画素アレイ２３ａは、画素アレイ２３ａの中心位置から遠ざかるにつれて、隣り合う開口６間の幅が大きくなる遮光部５ｂを備える。具体的には、画素アレイ２３ａは、画素アレイ２３ａの周縁部Ｒにおける遮光部５ｂの隣り合う開口６間の幅が画素アレイ２３ａの中央部Ｍから周縁部Ｒへ向かうにつれて段階的に大きくなっている。つまり、遮光部５ｂは、画素アレイ２３ａの周縁部Ｒにおける各光電変換素子４の受光面４０に対向する位置にある開口６の面積が画素アレイ２３ａの中央部Ｍから周縁部Ｒへ向かうにつれて段階的に小さくなっている。
【００６６】
ここで、各光電変換素子４の受光面４０に対する光の入射角度は、画素アレイ２３ａにおける光の受光位置によって夫々異なる。具体的には、光電変換素子４の受光面４０と受光面４０に入射する光とのなす角（以下、「入射角度」という）は、画素アレイ２３ａの中央部Ｍでは大きいが、画素アレイ２３ａの周縁部Ｒでは画素アレイ２３ａの中央部Ｍから周縁部Ｒへ向かうにつれて小さくなる。
【００６７】
そこで、図１０に示すように、画素アレイ２３ａの周縁部Ｒにおける遮光部５ｂの隣り合う開口６間の幅ｄ２，ｄ３は、各光電変換素子４の受光面４０に対する光の入射角度に合わせて、画素アレイ２３ａの中央部Ｍから周縁部Ｒへ向かうにつれて大きくなっている。
【００６８】
この例では、遮光部５ｂの隣り合う開口６間の幅がｄ1＜ｄ２＜ｄ３である。また、互いに隣接する光電変換素子４間の幅Ｗは一定である。このことから、光電変換素子４の受光面４０に対応する遮光部５ｂの開口６の幅Ｌ1，Ｌ２，Ｌ３，Ｌ４は、画素アレイ２３ａの中央部Ｍから周縁部Ｒへ向うにつれてＬ1＞Ｌ２＞Ｌ３＞Ｌ４となる。つまり、遮光部５ｂの隣り合う開口６間の幅ｄ1，ｄ２，ｄ３は、撮像領域の光学中心からの距離である像高に応じて大きくしている。
【００６９】
また、この例では、遮光部５ｂの隣り合う開口６間の幅ｄ２，ｄ３は、画素アレイ２３ａの中央部Ｍにおける遮光部５ｂの隣り合う開口６間の幅ｄ１を基準とし、この幅ｄ１から所定の大きさの幅を設定して画素アレイ２３ａの中心側に向かって大きくしている。
【００７０】
このように、画素アレイ２３ａの周縁部Ｒにおける遮光部５ｂの隣り合う開口６間の幅ｄ２，ｄ３を各光電変換素子４の受光面４０に対する光の入射角度に合わせて大きくする。これにより、光電変換素子４に対応するカラーフィルタ３５を通過した斜め光においては、隣接する光電変換素子４へ進入する量をより抑えることができる。
【００７１】
上述の実施形態に係る画素アレイ２３ａは、画素アレイ２３ａの周縁部Ｒにおける遮光部５ｂの隣り合う開口６間の幅ｄ２，ｄ３が画素アレイ２３ａの中央部Ｍから周縁部Ｒへ向かうにつれて大きい。
【００７２】
これにより、光電変換素子４に対応するカラーフィルタ３５を通過した斜め光においては、隣接する光電変換素子４へ進入する量をより抑えることができ、画素アレイ２３ａの周縁部Ｒにおける隣接画素間の混色の発生を抑制することができる。
【００７３】
また、画素アレイ２３ａは、画素アレイ２３ａの周縁部Ｒにおいて光電変換素子４に対応するカラーフィルタ３５を通過した斜め光の一部が幅広の遮光部５ｂに当たって反射するようになるため、通過したカラーフィルタ３５に対応する光電変換素子４へ到達する。
【００７４】
これにより、画素アレイ２３ａの周縁部Ｒにおける光電変換素子４の受光量が、画素アレイ２３ａの周縁部Ｒにおける遮光部５ｂの隣り合う開口６間の幅が画素アレイ２３ａの中央部Ｍにおける遮光部５ｂの隣り合う開口６間の幅と同じｄ１である場合に比べて増加する。
【００７５】
なお、画素アレイ２３ａの製造方法は、遮光層８の上面に形成されるレジストの周縁部におけるレジストの開口の幅が画素アレイ２３ａの中央部Ｍから周縁部Ｒへ向かうにつれて段階的に小さくなっている。そして、かかるレジストをマスクとして使用してＲＩＥを行うことで、遮光層８における各光電変換素子４の受光面４０と対向する位置に、画素アレイ２３ａの中央部Ｍから周縁部Ｒへ向かうにつれて配設間隔が段階的に大きい開口を形成して遮光部５ｂを形成する。
【００７６】
また、上述した画素アレイ２３，２３ａは、光電変換素子４の受光面４０に対向する位置にカラーフィルタ３５が配置されているが、カラーフィルタ３５の配置位置はこれに限られない。
【００７７】
次に、撮像領域の周縁部に配置されたカラーフィルタ３５が撮像領域の周縁部における光電変換素子に対して撮像領域の中央部の方向へシフトした位置に設けられる形態について図１１〜図１３を参照しながら説明する。なお、図１１〜図１３に示す構成要素のうち、図８（ｂ）および図９に示す構成要素と同一の構成要素については、図８（ｂ）および図９に示す構成要素と同一の符号を付すことにより、その詳細な説明を省略する。
【００７８】
図１１〜図１３は、他の実施形態に係る画素アレイ２３ｂ，２３ｃ，２３ｄの中央部Ｍおよび周縁部Ｒの断面視による模式的な構成を示す説明図である。なお、画素アレイ２３ｂ，２３ｃ，２３ｄは、光電変換素子４（Ｎ型のＳｉ領域３１）と光電変換素子４（Ｎ型のＳｉ領域３１）との間のピッチ幅は同じである。
【００７９】
先ず、図１１に示す画素アレイ２３ｂは、画素アレイ２３ｂの周縁部Ｒにおけるカラーフィルタ３５の配設位置が画素アレイ２３ｂの中央部Ｍ側にずれている点を除き、図８（ｂ）に示す画素アレイ２３と同様の構成である。
【００８０】
具体的には、図１１に示すように、画素アレイ２３ｂの中央部Ｍでは、光電変換素子４の受光面４０の中心位置Ｐとカラーフィルタ３５の受光面の中心位置Ｑとが略一致している。つまり、カラーフィルタ３５の受光面の中心位置Ｑは、光電変換素子４の受光面４０の中心位置Ｐの真上に位置する。
【００８１】
一方、画素アレイ２３ｂの周縁部Ｒでは、カラーフィルタ３５の受光面の中心位置Ｑが光電変換素子４の受光面４０の中心位置Ｐに対して、画素アレイ２３ｂの中心側にずれている。
【００８２】
このように画素アレイ２３ｂは、画素アレイ２３ｂの周縁部Ｒにおけるカラーフィルタ３５を画素アレイ２３ｂの中心側にずらすことで、カラーフィルタ３５を通過した斜め光を、かかるカラーフィルタ３５に対応する光電変換素子４へ入射することができる。したがって、画素アレイ２３ｂは、画素アレイ２３ｂの周縁部Ｒにおける隣接画素間の混色の発生を抑制することができる。
【００８３】
また、かかる画素アレイ２３ｂは、画素アレイ２３ｂの周縁部Ｒにおける遮光部５の隣り合う開口６間の幅が画素アレイ２３の中央部Ｍにおける遮光部５の隣り合う開口６間の幅に比べて大きい。
【００８４】
これにより、光電変換素子４に対応するカラーフィルタ３５を通過した斜め光においては、隣接する光電変換素子４へ進入する量を抑えることができ、画素アレイ２３ｂの周縁部Ｒにおける隣接画素間の混色の発生をより抑制することができる。
【００８５】
次に、図１２に示す画素アレイ２３ｃは、画素アレイ２３ｃの周縁部Ｒにおけるカラーフィルタ３５の配設位置が画素アレイ２３ｃの中央部Ｍ側にずれている点を除き、図９に示す画素アレイ２３ｂと同様の構成である。
【００８６】
かかる画素アレイ２３ｃは、画素アレイ２３ｃの周縁部Ｒにおけるカラーフィルタ３５の受光面の中心位置Ｑが光電変換素子４の受光面４０の中心位置Ｐに対して、画素アレイ２３ｃの中心側にずれている。
【００８７】
そのため、画素アレイ２３ｃは、画素アレイ２３ｃの周縁部Ｒにおいてカラーフィルタ３５を通過した斜め光を、かかるカラーフィルタ３５に対応する光電変換素子４へ入射することができる。したがって、画素アレイ２３ｃは、画素アレイ２３ｃの周縁部Ｒにおける隣接画素間の混色の発生を抑制することができる。
【００８８】
また、画素アレイ２３ｃは、画素アレイ２３ｃの周縁部Ｒにおける遮光部５ｂの隣り合う開口６間の幅が画素アレイ２３ｃの中央部Ｍから周縁部Ｒへ向かうにつれて大きい。
【００８９】
これにより、光電変換素子４に対応するカラーフィルタ３５を通過した斜め光においては、隣接する光電変換素子４へ進入する量を抑えることができ、画素アレイ２３ｃの周縁部Ｒにおける隣接画素間の混色の発生をより抑制することができる。
【００９０】
なお、上述した実施形態に係る画素アレイ２３ｂ，２３ｃは、画素アレイ２３ｂ，２３ｃの周縁部Ｒにおけるマイクロレンズ３６についてもカラーフィルタ３５とともに、画素アレイ２３ｂ，２３ｃ，２３ｄの中心側にずれている。
【００９１】
また、画素アレイ２３ｂ，２３ｃは、画素アレイ２３ｂ，２３ｃの周縁部Ｒにおけるカラーフィルタ３５の位置をずらさずに、画素アレイ２３ｂ，２３ｃの周縁部Ｒにおけるマイクロレンズ３６の位置をずらしてもよい。
【００９２】
具体的には、画素アレイ２３ｂ，２３ｃは、画素アレイ２３ｂ，２３ｃの周縁部Ｒにおけるカラーフィルタ３５の受光面の中心位置Ｑが光電変換素子４の受光面４０の中心位置Ｐと略一致する。そして、画素アレイ２３ｂ，２３ｃは、画素アレイ２３ｂ，２３ｃの周縁部Ｒにおけるマイクロレンズ３５の受光面の中心位置が光電変換素子４の受光面４０の中心位置Ｐに対して、画素アレイ２３ｂの中心側にずれている。
【００９３】
このような形態であっても、画素アレイ２３ｂ，２３ｃは、画素アレイ２３ｂ，２３ｃの周縁部Ｒにおいてマイクロレンズ３６を通過した斜め光を、かかるマイクロレンズ３６に対応するカラーフィルタ３５へ入射することができる。したがって、画素アレイ２３ｂ，２３ｃは、画素アレイ２３ｂ，２３ｃの周縁部Ｒにおける隣接画素間の混色の発生を抑制することができる。
【００９４】
次に、図１３に示す画素アレイ２３ｄについて説明する。画素アレイ２３ｄは、画素アレイ２３ｄの中央部Ｍおよび周縁部Ｒに設けられる遮光部５の開口６の面積が同じであり、また画素アレイ２３ｄの周縁部Ｒに設けられる遮光部５の開口６の位置が画素アレイ２３ｄの中央側にずれている。かかる画素アレイ２３ｄは、これらの点を除き、図１１に示す画素アレイ２３ｂと同様の構成にある。
【００９５】
具体的には、図１３に示す画素アレイ２３ｄは、画素アレイ２３ｄの周縁部Ｒに設けられる遮光部５の開口６の中心位置Ｓが光電変換素子４の受光面４０の中心位置Ｐに対して、画素アレイ２３ｄの中心側にずれている。
【００９６】
なお、画素アレイ２３ｄは、画素アレイ２３ｄの周縁部Ｒにおけるカラーフィルタ３５のずれ量は、図１１に示す画素アレイ２３ｂにおけるカラーフィルタ３５のずれ量よりも大きい。
【００９７】
このように画素アレイ２３ｄは、画素アレイ２３ｃの周縁部Ｒにおけるカラーフィルタ３５を画素アレイ２３ｄの中心側にずらすことで、カラーフィルタ３５を通過した斜め光を、かかるカラーフィルタ３５に対応する光電変換素子４へ入射することができる。したがって、画素アレイ２３ｄは、画素アレイ２３ｄの周縁部Ｒにおける隣接画素間の混色の発生を抑制することができる。
【００９８】
また、画素アレイ２３ｄは、画素アレイ２３ｄの周縁部Ｒに設けられる遮光部５の開口６の面積を画素アレイ２３ｄの中央部Ｍに設けられる遮光部５の開口６の面積と同じにしている。これにより、画素アレイ２３ｄは、画素アレイ２３ｄの周縁部Ｒにおける光電変換素子４の受光量の低下を抑えることができる。
【００９９】
また、かかる画素アレイ２３ｄは、画素アレイ２３ｄの周縁部Ｒにおける遮光部５の隣り合う開口６間の幅が画素アレイ２３ｄの中央部Ｍにおける遮光部５の隣り合う開口６間の幅に比べて大きい。
【０１００】
これにより、光電変換素子４に対応するカラーフィルタ３５を通過した斜め光においては、隣接する光電変換素子４へ進入する量を抑えることができ、画素アレイ２３ｄの周縁部Ｒにおける隣接画素間の混色の発生をより抑制することができる。
【０１０１】
なお、かかる画素アレイ２３ｄは、画素アレイ２３ｄの周縁部Ｒにおけるマイクロレンズ３６についてもカラーフィルタ３５とともに、画素アレイ２３ｄの中心側にずれている。
【０１０２】
また、上述した実施形態では、Ｓｉ層３０をＰ型、Ｓｉ領域３１をＮ型としているが、Ｓｉ層３０をＮ型、Ｓｉ領域３１をＰ型として、画素アレイ２３，２３ａ，２３ｂ，２３ｃ，２３ｄを構成するようにしてもよい。
【０１０３】
また、上述した実施形態に係る画素アレイ２３ａ，２３ｃは、画素アレイ２３ａ，２３ｃの周縁部Ｒにおける遮光部５ｂの隣り合う開口６間の幅が画素アレイ２３ａ，２３ｃの中央部Ｍから周縁部Ｒへ向かうにつれて大きくなっているが、この形態に限られない。
【０１０４】
例えば、画素アレイ２３ａ，２３ｃの周縁部Ｒを複数の遮光部５ｂの開口６を含むブロックに分け、ブロック毎に、遮光部５ｂの隣り合う開口６間の幅を画素アレイ２３ａ，２３ｃの中央部Ｍから周縁部Ｒへ向かうにつれて段階的に大きくしてもよい。
【０１０５】
このような形態であっても、上述した形態と同様に光電変換素子４に対応するカラーフィルタ３５を通過した斜め光においては、隣接する光電変換素子４へ進入する量を抑えることができる。したがって、画素アレイ２３ａ，２３ｃの周縁部Ｒにおける隣接画素間の混色の発生を抑制することができる。
【０１０６】
また、上述の実施形態に係る画素アレイ２３，２３ａ，２３ｂ，２３ｃ，２３ｄは、平坦化層３４内に各光電変換素子４の受光面４０を平面視矩形状に囲む遮光部５を備えるが、この形態に限られない。
【０１０７】
他の形態としては、画素アレイ２３，２３ａ，２３ｂ，２３ｃ，２３ｄは平坦化層３４を備えずに、遮光部５の開口６内にカラーフィルタ３５を埋設するようにしてもよい。かかる形態では、カラーフィルタ３５は、受光面の面積が画素アレイ２３の中央部Ｍよりも周縁部Ｒの方が小さくなる。
【０１０８】
このような形態であっても、カラーフィルタ７を通過した斜め光を、かかるカラーフィルタ７に対応する光電変換素子４へ入射することができ、隣接画素間の混色を抑制することができる。
【０１０９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１０】
１  デジタルカメラ、  １１  カメラモジュール、  １２  後段処理部、  １３  撮像光学系、  １４  固体撮像装置、  １５  ＩＳＰ、  １６  記憶部、  １７  表示部、  ２０  イメージセンサ、  ２１  信号処理回路、  ２２  周辺回路、  ２３，２３ａ，２３ｂ，２３ｃ，２３ｄ  画素アレイ、  ２４  垂直シフトレジスタ、  ２５  タイミング制御部、  ２６  ＣＤＳ、  ２７  ＡＤＣ、  ２８  ラインメモリ、  ３０  Ｐ型のＳｉ層、  ３１  Ｎ型のＳｉ領域、  ３２  固定電荷膜、  ３３  反射防止膜、  ３４  平坦化層、  ３５  カラーフィルタ、  ３６  マイクロレンズ、  ４  光電変換素子、  ４０  受光面、  ５，５ａ，５ｂ  遮光部、  ５１  絶縁層、  ５２  多層配線、  ５３  接着層、  ５４  支持基板、  ５５  読み出しゲート、  ６  開口、  ７  半導体基板、  ７０  レジスト、  ７１  開口、  ８  遮光層、  ９  光、  ９０  斜め光
【図１】
2017050467.tif 000003
【図２】
2017050467.tif 000004
【図３Ａ】
2017050467.tif 000005
【図３Ｂ】
2017050467.tif 000006
【図４】
2017050467.tif 000007
【図５】
2017050467.tif 000008
【図６】
2017050467.tif 000009
【図７】
2017050467.tif 000010
【図８】
2017050467.tif 000011
【図９】
2017050467.tif 000012
【図１０】
2017050467.tif 000013
【図１１】
2017050467.tif 000014
【図１２】
2017050467.tif 000015
【図１３】
2017050467.tif 000016