(57)【要約】【課題】回路面積の増大を抑制しつつ、大信号入力時にも適用可能なスイッチ回路を備える電力増幅回路を提供する。【解決手段】電力増幅回路は、第１の無線周波数信号が供給されるエミッタと、第１のＤＣ制御電流又はＤＣ制御電圧が供給されるベースと、第１の無線周波数信号に応じた第１の出力信号を出力するコレクタと、を有する第１のトランジスタと、第１の出力信号を増幅し、第１の増幅信号を出力する第１の増幅器と、第１の出力信号の出力を制御するために、第１のトランジスタのベースに第１のＤＣ制御電流又はＤＣ制御電圧を供給する第１の制御回路と、を備える。【選択図】図１
2017183839.tif 000002
【特許請求の範囲】
【請求項１】
第１の無線周波数信号が供給されるエミッタと、第１のＤＣ制御電流又はＤＣ制御電圧が供給されるベースと、前記第１の無線周波数信号に応じた第１の出力信号を出力するコレクタと、を有する第１のトランジスタと、
前記第１の出力信号を増幅し、第１の増幅信号を出力する第１の増幅器と、
前記第１の出力信号の前記第１の増幅器への供給を制御するために、前記第１のトランジスタのベースに前記第１のＤＣ制御電流又はＤＣ制御電圧を供給する第１の制御回路と、
を備える、電力増幅回路。
【請求項２】
請求項１に記載の電力増幅回路であって、
前記電力増幅回路は、抵抗素子及びキャパシタをさらに備え、
前記抵抗素子の一端が前記第１のトランジスタのエミッタに接続され、前記抵抗素子の他端が接地されることにより、前記第１のトランジスタのエミッタがＤＣ接地され、
前記キャパシタの一端が前記第１のトランジスタのベースに接続され、前記キャパシタの他端が接地されることにより、前記第１のトランジスタのベースがＡＣ接地される、
電力増幅回路。
【請求項３】
請求項１又は２に記載の電力増幅回路であって、
前記電力増幅回路は、
前記第１の無線周波数信号が供給されるとともにＤＣ接地されるエミッタと、第２のＤＣ制御電流又はＤＣ制御電圧が供給されるとともにＡＣ接地されるベースと、前記第１の無線周波数信号に応じた第２の出力信号を出力するコレクタと、を有する第２のトランジスタと、
前記第２の出力信号を増幅し、第２の増幅信号を出力する第２の増幅器と、
前記第２の出力信号の前記第２の増幅器への供給を制御するために、前記第２のトランジスタのベースに前記第２のＤＣ制御電流又はＤＣ制御電圧を供給する第２の制御回路と、
をさらに備え、
前記第１の増幅器への前記第１の出力信号の供給は、前記第１のＤＣ制御電流又はＤＣ制御電圧に応じて制御され、
前記第２の増幅器への前記第２の出力信号の供給は、前記第２のＤＣ制御電流又はＤＣ制御電圧に応じて制御され、
前記第１の出力信号が前記第１の増幅器へ供給されるか、又は、前記第２の出力信号が前記第２の増幅器へ供給される、
電力増幅回路。
【請求項４】
請求項１又は２に記載の電力増幅回路であって、
前記電力増幅回路は、
第２の無線周波数信号が供給されるとともにＤＣ接地されるエミッタと、第３のＤＣ制御電流又はＤＣ制御電圧が供給されるとともにＡＣ接地されるベースと、前記第２の無線周波数信号に応じた第３の出力信号を出力するコレクタと、を有する第３のトランジスタと、
前記第３の出力信号の前記第１の増幅器への供給を制御するために、前記第３のトランジスタのベースに前記第３のＤＣ制御電流又はＤＣ制御電圧を供給する第３の制御回路と、
をさらに備え、
前記第１の増幅器への前記第１の出力信号の供給は、前記第１のＤＣ制御電流又はＤＣ制御電圧に応じて制御され、
前記第１の増幅器への前記第３の出力信号の供給は、前記第３のＤＣ制御電流又はＤＣ制御電圧に応じて制御され、
前記第１の出力信号又は前記第３の出力信号の一方が前記第１の増幅器へ供給され、
前記第１の増幅器は、前記第１又は第３の出力信号を増幅して前記第１の増幅信号を出力する、
電力増幅回路。
【請求項５】
請求項３に記載の電力増幅回路であって、
前記電力増幅回路は、
第３の無線周波数信号が供給されるとともにＤＣ接地されるエミッタと、第４のＤＣ制御電流又はＤＣ制御電圧が供給されるとともにＡＣ接地されるベースと、前記第３の無線周波数信号に応じた第４の出力信号を出力するコレクタと、を有する第４のトランジスタと、
前記第３の無線周波数信号が供給されるとともにＤＣ接地されるエミッタと、第５のＤＣ制御電流又はＤＣ制御電圧が供給されるとともにＡＣ接地されるベースと、前記第３の無線周波数信号に応じた第５の出力信号を出力するコレクタと、を有する第５のトランジスタと、
前記第４の出力信号の前記第１の増幅器への供給を制御するために、前記第４のトランジスタのベースに前記第４のＤＣ制御電流又はＤＣ制御電圧を供給する第４の制御回路と、
前記第５の出力信号の前記第２の増幅器への供給を制御するために、前記第５のトランジスタのベースに前記第５のＤＣ制御電流又はＤＣ制御電圧を供給する第５の制御回路と、
をさらに備え、
前記第１の増幅器への前記第４の出力信号の供給は、前記第４のＤＣ制御電流又はＤＣ制御電圧に応じて制御され、
前記第２の増幅器への前記第５の出力信号の供給は、前記第５のＤＣ制御電流又はＤＣ制御電圧に応じて制御され、
前記第１の出力信号又は第４の出力信号の一方が前記第１の増幅器へ供給されるか、又は、前記第２の出力信号又は第５の出力信号の一方が前記第２の増幅器へ供給され、
前記第１の増幅器は、前記第１又は第４の出力信号を増幅して前記第１の増幅信号を出力し、
前記第２の増幅器は、前記第２又は第５の出力信号を増幅して前記第２の増幅信号を出力する、
電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅回路に関する。
【背景技術】
【０００２】
携帯電話等の移動体通信機においては、基地局へ送信する無線周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために電力増幅回路が用いられる。電力増幅回路では、複数の増幅器を併用する場合や、消費電流の削減のために、増幅器のオンオフを制御するスイッチが用いられる。例えば、特許文献１には、カスコード接続された２つのバイポーラトランジスタにより構成される高周波スイッチが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２７８１０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示される高周波スイッチにおいては、前段のバイポーラトランジスタのベースに入力信号が供給され、後段のバイポーラトランジスタのベースに供給される制御信号に応じて、後段のバイポーラトランジスタのコレクタから出力信号が出力される。しかし、当該スイッチは２つのバイポーラトランジスタをカスコード接続しているため、これらの飽和電圧によって出力信号の振幅が抑制される。従って、大信号が入力された際に、出力信号の振幅が抑制され、出力信号が歪みやすくなる。そのため、所望の線形性の特性を満足させることが難しく、当該スイッチを使用できる動作範囲が狭くなる。また、後段のバイポーラトランジスタは、前段のバイポーラトランジスタに流れる電流と同量の電流を流し得るサイズを必要とするため、素子数の増加による回路面積の増大を招く。
【０００５】
本発明はかかる事情に鑑みてなされたものであり、回路面積の増大を抑制しつつ、大信号入力時にも適用可能なスイッチ回路を備える電力増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
かかる目的を達成するため、本発明の一側面に係る電力増幅回路は、第１の無線周波数信号が供給されるエミッタと、第１のＤＣ制御電流又はＤＣ制御電圧が供給されるベースと、第１の無線周波数信号に応じた第１の出力信号を出力するコレクタと、を有する第１のトランジスタと、第１の出力信号を増幅し、第１の増幅信号を出力する第１の増幅器と、第１の出力信号の出力を制御するために、第１のトランジスタのベースに第１のＤＣ制御電流又はＤＣ制御電圧を供給する第１の制御回路と、を備える。
【発明の効果】
【０００７】
本発明によれば、回路面積の増大を抑制しつつ、大信号入力時にも適用可能なスイッチ回路を備える電力増幅回路を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態に係る電力増幅回路１００の構成例を示す図である。
【図２】制御回路１１０の構成の一例を示す図である。
【図３】増幅器１２０の構成の一例を示す図である。
【図４】本発明の一実施形態に係る電力増幅回路１００の他の構成例を示す図である。
【図５】本発明の一実施形態に係る電力増幅回路１００の他の構成例を示す図である。
【図６】本発明の一実施形態に係る電力増幅回路１００の他の構成例を示す図である。
【図７Ａ】電力増幅回路１００Ｄにおける挿入損失の周波数依存性のシミュレーション結果を示すグラフである。
【図７Ｂ】電力増幅回路１００Ｄにおける挿入損失の周波数依存性のシミュレーション結果を示すグラフである。
【図８Ａ】電力増幅回路１００Ｄにおける挿入損失の周波数依存性のシミュレーション結果を示すグラフである。
【図８Ｂ】電力増幅回路１００Ｄにおける挿入損失の周波数依存性のシミュレーション結果を示すグラフである。
【図９Ａ】電力増幅回路１００Ｄにおける挿入損失の周波数依存性のシミュレーション結果を示すグラフである。
【図９Ｂ】電力増幅回路１００Ｄにおける挿入損失の周波数依存性のシミュレーション結果を示すグラフである。
【図１０Ａ】電力増幅回路１００Ｄにおける挿入損失の周波数依存性のシミュレーション結果を示すグラフである。
【図１０Ｂ】電力増幅回路１００Ｄにおける挿入損失の周波数依存性のシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。
【００１０】
図１は、本発明の一実施形態である電力増幅回路１００の構成例（電力増幅回路１００Ａ）を示す図である。電力増幅回路１００Ａは、入力信号ＲＦｉｎを増幅し、増幅信号ＲＦAMPを出力する。
【００１１】
図１に示すように、電力増幅回路１００Ａは、バイポーラトランジスタＴｒ１、抵抗素子Ｒ１、キャパシタＣ１、制御回路１１０、増幅器１２０，１２１、及び整合回路１３０，１３１，１３２，１３３を備える。
【００１２】
バイポーラトランジスタＴｒ１（第１のトランジスタ）は、エミッタに整合回路１３０を通じて入力信号ＲＦｉｎ（第１の無線周波数信号）が供給され、ベースに制御電圧Ｖｃｏｎｔが供給され、コレクタから、出力信号ＲＦｏｕｔ（第１の出力信号）を出力する。また、バイポーラトランジスタＴｒ１は、エミッタが抵抗素子Ｒ１を通じてＤＣ接地され、ベースがキャパシタＣ１を通じてＡＣ接地される。バイポーラトランジスタＴｒ１の動作の詳細は後述する。
【００１３】
抵抗素子Ｒ１は、一端がバイポーラトランジスタＴｒ１のエミッタに接続され、他端が接地される。抵抗素子Ｒ１は、バイポーラトランジスタＴｒ１のエミッタをＤＣ接地する。
【００１４】
キャパシタＣ１は、一端がバイポーラトランジスタＴｒ１のベースに接続され、他端が接地される。キャパシタＣ１は、バイポーラトランジスタＴｒ１のベースをＡＣ接地する。
【００１５】
制御回路１１０（第１の制御回路）は、電力増幅回路１００Ａの外部から供給される電圧Ｖ１に応じた制御電圧Ｖｃｏｎｔ（第１のＤＣ制御電圧）をバイポーラトランジスタＴｒ１のベースに供給する。
【００１６】
図２は、制御回路１１０の構成の一例を示す図である。図２に示されるように、制御回路１１０は、バイポーラトランジスタ２００，２０１，２０２、及び抵抗素子２１０を備える。
【００１７】
バイポーラトランジスタ２００，２０１は、所定レベルの電圧を生成するように構成される。具体的には、バイポーラトランジスタ２００は、コレクタとベースが接続され（以下、ダイオード接続と呼ぶ）、コレクタに電圧Ｖ１が供給され、エミッタがバイポーラトランジスタ２０１のコレクタに接続される。バイポーラトランジスタ２０１は、ダイオード接続され、コレクタがバイポーラトランジスタ２００のエミッタに接続され、エミッタが接地される。これにより、バイポーラトランジスタ２００のベースに、所定レベルの電圧（例えば、２．６Ｖ程度）が生成される。なお、バイポーラトランジスタ２００，２０１の代わりにダイオードを用いてもよい。
【００１８】
バイポーラトランジスタ２０２は、コレクタに電源電圧Ｖｃｃが供給され、ベースがバイポーラトランジスタ２００のベースに接続され、エミッタが抵抗素子２１０の一端に接続される。バイポーラトランジスタ２０２は、エミッタから抵抗素子２１０を通じてバイポーラトランジスタＴｒ１のベースに制御電圧Ｖｃｏｎｔを供給する。
【００１９】
このように、制御回路１１０は、バイポーラトランジスタＴｒ１のベースに制御電圧Ｖｃｏｎｔ（バイアス電圧）を供給する、エミッタフォロワ型のバイアス回路を構成している。そして、制御回路１１０がバイポーラトランジスタＴｒ１のベースに供給する制御電圧Ｖｃｏｎｔを制御することにより、バイポーラトランジスタＴｒ１のオン及びオフを切り替えることができる。これにより、バイポーラトランジスタＴｒ１はスイッチとして機能する。なお、制御回路１１０は、バイポーラトランジスタＴｒ１と同様のバイポーラトランジスタにより構成することにより、温度補償としての機能を備えることができる。
【００２０】
図１に戻り、増幅器１２０，１２１は、二段の増幅回路を構成している。増幅器１２０（第１の増幅器）（ドライブ段）は、整合回路１３１を通じて入力される出力信号ＲＦｏｕｔ（第１の出力信号）を増幅して、増幅信号ＲＦａｍｐ（第１の増幅信号）を出力する。増幅器１２０から出力される増幅信号ＲＦａｍｐは、整合回路１３２を通じて増幅器１２１に入力される。増幅器１２１（パワー段）は、増幅信号ＲＦａｍｐを増幅して、整合回路１３３を通じて増幅信号ＲＦAMPを出力する。なお、本実施形態においては増幅器の段数が二段の例を示しているが、増幅器の段数は二段に限られず、一段であってもよく、三段以上であってもよい。
【００２１】
図３は、増幅器１２０の構成の一例を示す図である。図３に示すように、増幅器１２０は、バイポーラトランジスタ３００を備える。
【００２２】
バイポーラトランジスタ３００は、コレクタにインダクタ３１０を通じて電源電圧Ｖｃｃが供給され、ベースに出力信号ＲＦｏｕｔが入力され、エミッタが接地される。また、バイポーラトランジスタ３００のベースにはバイアス電流Ｉｂｉａｓが供給される。そして、バイポーラトランジスタ３００のコレクタから増幅信号ＲＦａｍｐが出力される。なお、本実施形態においては、トランジスタの例としてヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を用いて説明したが、トランジスタとして、電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を用いてもよい。また、増幅器１２１の構成は、増幅器１２０と同様であるため、詳細な説明は省略する。
【００２３】
図１に戻り、整合回路（ＭＮ：Ｍａｔｃｈｉｎｇ  Ｎｅｔｗｏｒｋ）１３０，１３１，１３２，１３３は、回路間のインピーダンスを整合させるために設けられている。整合回路１３０，１３１，１３２，１３３は、それぞれ、例えば、インダクタやキャパシタを用いて構成される。なお、整合回路１３０は、例えばハイパスフィルタ回路やローパスフィルタ回路により構成される。
【００２４】
電力増幅回路１００Ａにおいて、バイポーラトランジスタＴｒ１の動作は、バイポーラトランジスタＴｒ１のベースに供給される制御電圧Ｖｃｏｎｔに応じて制御される。具体的には、バイポーラトランジスタＴｒ１のベースに比較的高い制御電圧Ｖｃｏｎｔが供給され、バイポーラトランジスタＴｒ１のベース・エミッタ間電圧が閾値電圧より高い場合、バイポーラトランジスタＴｒ１がオンとなり、出力信号ＲＦｏｕｔが出力される。一方、バイポーラトランジスタＴｒ１のベースに比較的低い制御電圧Ｖｃｏｎｔ（例えば、０Ｖ）が供給され、バイポーラトランジスタＴｒ１のベース・エミッタ間電圧が閾値電圧より低い場合、バイポーラトランジスタＴｒ１はオフとなり、出力信号ＲＦｏｕｔは出力されない。このように、バイポーラトランジスタＴｒ１は、制御電圧Ｖｃｏｎｔに応じて入力信号ＲＦｉｎを通すか否かを制御するスイッチとしての機能を有する。
【００２５】
なお、本実施形態における制御回路１１０は制御電圧を生成するが、制御電圧の代わりに制御電流（第１のＤＣ制御電流）によりバイポーラトランジスタＴｒ１の動作を制御してもよい。具体的には、バイポーラトランジスタＴｒ１のベースに比較的多い制御電流（例えば、数百μＡ〜１ｍＡ程度）を供給してバイポーラトランジスタＴｒ１をオンとし、比較的少ない制御電流（例えば、０ｍＡ）を供給してバイポーラトランジスタＴｒ１をオフとしてもよい。
【００２６】
上述の構成により、電力増幅回路１００Ａにおいては、１つのバイポーラトランジスタＴｒ１が入力信号ＲＦｉｎの通過のオン及びオフを制御する。従って、特許文献１に示されるように、２つのバイポーラトランジスタをカスコード接続する必要がないため、特許文献１に示される構成と比べて、大信号入力時において発生する飽和電圧に起因する歪み特性の劣化が抑制される。また、電力増幅回路の外部にスイッチ回路を備える構成や、特許文献１に示される構成と比較して、回路面積の増大が抑制される。従って、電力増幅回路１００Ａによれば、回路面積の増大を抑制しつつ、大信号入力時にも適用可能なスイッチを備える電力増幅回路を提供することができる。
【００２７】
図４は、電力増幅回路１００の他の構成例（電力増幅回路１００Ｂ）を示す図である。なお、図１に示した電力増幅回路１００Ａと同等の要素には、同等の符号を付して説明を省略する。また、以下に述べる実施形態については、二段目以降の増幅器を省略して図示する。
【００２８】
電力増幅回路１００Ｂは、１つの入力信号ＲＦｉｎに対し、図１に示す電力増幅回路１００Ａがｎ個（ｎ：自然数）並列接続された構成である。具体的には、電力増幅回路１００Ｂは、ｎ個のバイポーラトランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎ、抵抗素子Ｒ１、ｎ個のキャパシタＣａ１，Ｃａ２，・・・，Ｃａｎ、ｎ個の制御回路１１０ａ１，１１０ａ２，・・・，１１０ａｎ、ｎ個の増幅器１２０ａ１，１２０ａ２，・・・，１２０ａｎ、整合回路１３０、及びｎ個の整合回路１３１ａ１，１３１ａ２，・・・１３１ａｎを備える。
【００２９】
バイポーラトランジスタＴｒ１（第１のトランジスタ），Ｔｒ２（第２のトランジスタ），・・・，Ｔｒｎ（第ｎのトランジスタ）は、それぞれ、共通接続されたエミッタに整合回路１３０を通じて入力信号ＲＦｉｎが供給される。また、バイポーラトランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎは、それぞれ、ベースに制御回路１１０ａ１，１１０ａ２，・・・，１１０ａｎが生成する制御電圧Ｖｃｏｎｔ１，Ｖｃｏｎｔ２，・・・，Ｖｃｏｎｔｎが供給される。そして、バイポーラトランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎは、それぞれ、コレクタから入力信号ＲＦｉｎに応じた出力信号ＲＦｏｕｔ１（第１の出力信号），ＲＦｏｕｔ２（第２の出力信号），・・・，ＲＦｏｕｔｎ（第ｎの出力信号）を出力する。
【００３０】
抵抗素子Ｒ１、キャパシタＣａ１，Ｃａ２，・・・，Ｃａｎ、及び整合回路１３０，１３１ａ１，１３１ａ２，・・・１３１ａｎの構成は、電力増幅回路１００Ａと同様であるため、詳細な説明は省略する。なお、本実施形態においては複数のバイポーラトランジスタが１つの抵抗素子Ｒ１を共有しているが、バイポーラトランジスタがそれぞれ抵抗素子を備えていてもよい。
【００３１】
制御回路１１０ａ１（第１の制御回路），１１０ａ２（第２の制御回路），・・・，１１０ａｎ（第ｎの制御回路）は、それぞれ、電力増幅回路１００Ｂの外部から供給される電圧Ｖａ１，Ｖａ２，・・・，Ｖａｎに応じた電圧を生成し、バイポーラトランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎのベースに制御電圧Ｖｃｏｎｔ１（第１のＤＣ制御電圧），Ｖｃｏｎｔ２（第２のＤＣ制御電圧），・・・，Ｖｃｏｎｔｎ（第ｎのＤＣ制御電圧）を供給する。例えば、比較的高い制御電圧Ｖｃｏｎｔ１の供給により、バイポーラトランジスタＴｒ１をオンとし、比較的低い制御電圧Ｖｃｏｎｔ２，・・・，Ｖｃｏｎｔｎの供給により、バイポーラトランジスタＴｒ２，・・・，Ｔｒｎをオフとする。これにより、入力信号ＲＦｉｎがバイポーラトランジスタＴｒ１のみを通過し、バイポーラトランジスタＴｒ１が出力する出力信号ＲＦｏｕｔ１を増幅器１２０ａ１に選択的に供給することができる。なお、制御回路１１０ａ１，１１０ａ２，・・・，１１０ａｎの構成は、制御回路１１０と同様であるため、詳細な説明は省略する。
【００３２】
増幅器１２０ａ１（第１の増幅器），１２０ａ２（第２の増幅器），・・・，１２０ａｎ（第ｎの増幅器）は、それぞれ、整合回路１３１ａ１，１３１ａ２，・・・１３１ａｎを通じて入力される出力信号ＲＦｏｕｔ１，ＲＦｏｕｔ２，・・・，ＲＦｏｕｔｎを増幅して、増幅信号ＲＦａｍｐ１（第１の増幅信号），ＲＦａｍｐ２（第２の増幅信号），・・・，ＲＦａｍｐｎ（第ｎの増幅信号）を出力する。なお、増幅器１２０ａ１，１２０ａ２，・・・，１２０ａｎの構成は、増幅器１２０と同様であるため、詳細な説明は省略する。
【００３３】
このような構成においても、電力増幅回路１００Ａと同様に、各々のバイポーラトランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎが入力信号ＲＦｉｎの通過のオン及びオフを制御する。従って、電力増幅回路１００Ｂによれば、回路面積の増大を抑制しつつ、大信号入力時にも適用可能なスイッチを備える電力増幅回路を提供することができる。これにより、例えば、入力信号ＲＦｉｎの信号レベルに応じて増幅モードの切り替え（ローパワーモード又はハイパワーモード等）を行う場合に、バイポーラトランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎをスイッチとして用いることにより、入力信号ＲＦｉｎを増幅器１２０ａ１，１２０ａ２，・・・，１２０ａｎのうちいずれかの増幅器に選択的に供給することができる。
【００３４】
図５は、電力増幅回路１００の他の構成例（電力増幅回路１００Ｃ）を示す図である。なお、図１に示した電力増幅回路１００Ａと同等の要素には、同等の符号を付して説明を省略する。
【００３５】
電力増幅回路１００Ｃは、図１に示す電力増幅回路１００Ａのうち、整合回路１３１の前段までの経路（信号入力経路）をＮ個（Ｎ：自然数）並列に備え、整合回路１３１以降の経路を共有する構成である。具体的には、電力増幅回路１００Ｃは、Ｎ個のバイポーラトランジスタＴＲ１，ＴＲ２，・・・，ＴＲＮ、Ｎ個の抵抗素子Ｒ１，Ｒ２，・・・，ＲＮ、Ｎ個のキャパシタＣ１，Ｃ２，・・・，ＣＮ、Ｎ個の制御回路１１０Ａ１，１１０Ａ２，・・・，１１０ＡＮ、増幅器１２０、Ｎ個の整合回路１３０Ａ１，１３０Ａ２，・・・，１３０ＡＮ、及び整合回路１３１を備える。
【００３６】
バイポーラトランジスタＴＲ１（第１のトランジスタ），ＴＲ２（第３のトランジスタ），・・・，ＴＲＮ（第Ｎのトランジスタ）は、それぞれ、エミッタに整合回路１３０Ａ１，１３０Ａ２，・・・１３０ＡＮを通じて入力信号ＲＦIN１（第１の無線周波数信号），ＲＦIN２（第２の無線周波数信号），・・・，ＲＦINＮ（第Ｎの無線周波数信号）が供給される。また、バイポーラトランジスタＴＲ１，ＴＲ２，・・・，ＴＲＮは、それぞれ、ベースに制御回路１１０Ａ１，１１０Ａ２，・・・，１１０ＡＮが生成する制御電圧ＶCONT１，ＶCONT２，・・・，ＶCONTＮが供給される。そして、バイポーラトランジスタＴＲ１，ＴＲ２，・・・，ＴＲＮは、それぞれ、コレクタから、入力信号ＲＦIN１，ＲＦIN２，・・・，ＲＦINＮに応じた出力信号ＲＦOUT１（第１の出力信号），ＲＦOUT２（第３の出力信号），・・・，ＲＦOUTＮ（第Ｎの出力信号）を出力する。
【００３７】
抵抗素子Ｒ１，Ｒ２，・・・，ＲＮ、キャパシタＣ１，Ｃ２，・・・，ＣＮ、及び整合回路１３０Ａ１，１３０Ａ２，・・・，１３０ＡＮ，１３１の構成は、電力増幅回路１００Ａと同様であるため、詳細な説明は省略する。
【００３８】
制御回路１１０Ａ１（第１の制御回路），１１０Ａ２（第３の制御回路），・・・，１１０ＡＮ（第Ｎの制御回路）は、それぞれ、電力増幅回路１００Ｃの外部から供給される電圧ＶＡ１，ＶＡ２，・・・，ＶＡＮに応じた電圧を生成し、バイポーラトランジスタＴＲ１，ＴＲ２，・・・，ＴＲＮのベースに制御電圧ＶCONT１（第１のＤＣ制御電圧），ＶCONT２（第３のＤＣ制御電圧），・・・，ＶCONTＮ（第ＮのＤＣ制御電圧）を供給する。なお、制御回路１１０Ａ１，１１０Ａ２，・・・，１１０ＡＮの構成は、制御回路１１０と同様であるため、詳細な説明は省略する。
【００３９】
増幅器１２０には、整合回路１３１を通じて出力信号ＲＦOUT１，ＲＦOUT２，・・・，ＲＦOUTＮのいずれかが入力される。そして、増幅器１２０は、当該出力信号を増幅した増幅信号ＲＦａｍｐを出力する。
【００４０】
このような構成においても、電力増幅回路１００Ａと同様に、各々のバイポーラトランジスタＴＲ１，ＴＲ２，・・・，ＴＲＮが入力信号ＲＦIN１，ＲＦIN２，・・・，ＲＦINＮの通過のオン及びオフを制御する。従って、電力増幅回路１００Ｃによれば、回路面積の増大を抑制しつつ、大信号入力時にも適用可能なスイッチを備える電力増幅回路を提供することができる。電力増幅回路１００Ｃは、例えば、異なる周波数の入力信号ＲＦIN１，ＲＦIN２，・・・，ＲＦINＮが１つの増幅器１２０を共有するマルチバンドに対応した電力増幅回路に適用することができる。
【００４１】
図６は、電力増幅回路１００の他の構成例（電力増幅回路１００Ｄ）を示す図である。なお、図１に示した電力増幅回路１００Ａと同等の要素には、同等の符号を付して説明を省略する。
【００４２】
電力増幅回路１００Ｄは、図４に示す電力増幅回路１００Ｂ及び図５に示す電力増幅回路１００Ｃを組み合わせた構成である。具体的には、電力増幅回路１００Ｄは、バイポーラトランジスタＴｒａ１，Ｔｒａ２，Ｔｒｂ１，Ｔｒｂ２、抵抗素子Ｒａ，Ｒｂ、キャパシタＣａ１，Ｃａ２，Ｃｂ１，Ｃｂ２、制御回路１１０ａ１，１１０ａ２，１１０ｂ１，１１０ｂ２、増幅器１２０ａ，１２０ｂ、及び整合回路１３０ａ，１３０ｂ，１３１ａ，１３１ｂを備える。
【００４３】
バイポーラトランジスタＴｒａ１（第１のトランジスタ），Ｔｒａ２（第２のトランジスタ）は、それぞれ、共通接続されたエミッタに整合回路１３０ａを通じて入力信号ＲＦｉｎＡ（第１の無線周波数信号）が供給される。また、バイポーラトランジスタＴｒａ１，Ｔｒａ２は、それぞれ、ベースに制御回路１１０ａ１，１１０ａ２が生成する制御電圧Ｖｃｏｎｔａ１，Ｖｃｏｎｔａ２が供給される。そして、バイポーラトランジスタＴｒａ１，Ｔｒａ２は、それぞれ、コレクタから、入力信号ＲＦｉｎＡに応じた出力信号ＲＦｏｕｔＡ１（第１の出力信号），ＲＦｏｕｔＡ２（第２の出力信号）を出力する。
【００４４】
同様に、バイポーラトランジスタＴｒｂ１（第４のトランジスタ），Ｔｒｂ２（第５のトランジスタ）は、それぞれ、共通接続されたエミッタに整合回路１３０ｂを通じて入力信号ＲＦｉｎＢ（第３の無線周波数信号）が供給される。また、バイポーラトランジスタＴｒｂ１，Ｔｒｂ２は、それぞれ、ベースに制御回路１１０ｂ１，１１０ｂ２が生成する制御電圧Ｖｃｏｎｔｂ１，Ｖｃｏｎｔｂ２が供給される。そして、バイポーラトランジスタＴｒｂ１，Ｔｒｂ２は、それぞれ、コレクタから、入力信号ＲＦｉｎＢに応じた出力信号ＲＦｏｕｔＢ１（第４の出力信号），ＲＦｏｕｔＢ２（第５の出力信号）を出力する。
【００４５】
抵抗素子Ｒａ，Ｒｂ、キャパシタＣａ１，Ｃａ２，Ｃｂ１，Ｃｂ２、及び整合回路１３０ａ，１３０ｂ，１３１ａ，１３１ｂの構成は、電力増幅回路１００Ａと同様であるため、詳細な説明は省略する。
【００４６】
制御回路１１０ａ１（第１の制御回路），１１０ａ２（第２の制御回路），１１０ｂ１（第４の制御回路），１１０ｂ２（第５の制御回路）は、それぞれ、電力増幅回路１００Ｄの外部から供給される電圧Ｖａ１，Ｖａ２，Ｖｂ１，Ｖｂ２に応じた制御電圧Ｖｃｏｎｔａ１（第１のＤＣ制御電圧），Ｖｃｏｎｔａ２（第２のＤＣ制御電圧），Ｖｃｏｎｔｂ１（第４のＤＣ制御電圧），Ｖｃｏｎｔｂ２（第５のＤＣ制御電圧）をバイポーラトランジスタＴｒａ１，Ｔｒａ２，Ｔｒｂ１，Ｔｒｂ２のベースに供給する。なお、制御回路１１０ａ１，１１０ａ２，１１０ｂ１，１１０ｂ２の構成は、制御回路１１０と同様であるため、詳細な説明は省略する。
【００４７】
増幅器１２０ａ（第１の増幅器）には、整合回路１３１ａを通じて出力信号ＲＦｏｕｔＡ１又は出力信号ＲＦｏｕｔＢ１のうち一方が入力される。そして、増幅器１２０ａは、当該出力信号を増幅した増幅信号ＲＦａｍｐＡ（第１の増幅信号）を出力する。
【００４８】
同様に、増幅器１２０ｂ（第２の増幅器）には、整合回路１３１ｂを通じて出力信号ＲＦｏｕｔＡ２又は出力信号ＲＦｏｕｔＢ２のうち一方が入力される。そして、増幅器１２０ｂは、当該出力信号を増幅した増幅信号ＲＦａｍｐＢ（第２の増幅信号）を出力する。
【００４９】
このような構成においても、電力増幅回路１００Ａと同様に、各々のバイポーラトランジスタＴｒａ１，Ｔｒａ２，Ｔｒｂ１，Ｔｒｂ２のうちいずれか一つのバイポーラトランジスタがオンとなることにより、入力信号ＲＦｉｎＡ，ＲＦｉｎＢの通過のオン及びオフを制御する。従って、電力増幅回路１００Ｄによれば、回路面積の増大を抑制しつつ、大信号入力時にも適用可能なスイッチを備える電力増幅回路を提供することができる。また、入力信号ＲＦｉｎＡ，ＲＦｉｎＢのいずれの入力信号も、増幅器１２０ａ又は増幅器１２０ｂに供給することができる。電力増幅回路１００Ｄは、例えば、異なる周波数の入力信号ＲＦｉｎＡ，ＲＦｉｎＢの各々が異なるモードの増幅器１２０ａ，１２０ｂを備え、かつ異なる周波数の入力信号ＲＦｉｎＡ，ＲＦｉｎＢが増幅器１２０ａ，１２０ｂを共有する、マルチモードマルチバンドに対応した電力増幅回路に適用することができる。
【００５０】
なお、本実施形態においては、例として、入力が２経路あり、それぞれの入力に対してバイポーラトランジスタを２つずつ備える構成を示しているが、当該入力経路の数及びバイポーラトランジスタの数は２つに限られず、１つであってもよく、また３つ以上であってもよい。
【００５１】
次に、電力増幅回路１００Ｄにおける、挿入損失の周波数依存性のシミュレーション結果について、図７Ａ〜図１０Ｂを参照しつつ説明する。
【００５２】
図７Ａ〜図１０Ｂは、図６に示す電力増幅回路１００ＤにおけるバイポーラトランジスタＴｒａ１，Ｔｒａ２，Ｔｒｂ１，Ｔｒｂ２の挿入損失の周波数依存性のシミュレーション結果を示すグラフである。図７Ａ〜図１０Ｂに示すグラフにおいて、縦軸は挿入損失（Ｓパラメータ＝２０ｌｏｇ｜Ｓ21｜）（ｄＢ）を表し、横軸は入力信号の周波数（ＧＨｚ）を表している。また、Ｐ１は入力信号ＲＦｉｎＡの入力端子Ｐｏｒｔ１、Ｐ２は入力信号ＲＦｉｎＢの入力端子Ｐｏｒｔ２、Ｐ３はバイポーラトランジスタＴｒａ１，Ｔｒｂ１（増幅器１２０ａ側）の出力端子Ｐｏｒｔ３、Ｐ４はバイポーラトランジスタＴｒａ２，Ｔｒｂ２（増幅器１２０ｂ側）の出力端子Ｐｏｒｔ４を示している（図６参照）。なお、出力端子の入力端子に対するＳパラメータをｄＢ（Ｓ（出力端子，入力端子））で表す。
【００５３】
図７Ａは、バイポーラトランジスタＴｒａ１のみをオンとし、バイポーラトランジスタＴｒａ２，Ｔｒｂ１，Ｔｒｂ２をオフとすることにより入力信号ＲＦｉｎＡを増幅器１２０ａに供給するように動作させた場合の、ｄＢ（Ｓ（Ｐ３，Ｐ１））、ｄＢ（Ｓ（Ｐ３，Ｐ２））、ｄＢ（Ｓ（Ｐ３，Ｐ４））のシミュレーション結果を示している。同様に、図７Ｂは、当該場合のｄＢ（Ｓ（Ｐ４，Ｐ１））、ｄＢ（Ｓ（Ｐ４，Ｐ２））、ｄＢ（Ｓ（Ｐ４，Ｐ３））のシミュレーション結果を示している。図７Ａに示されるように、Ｐ１の入力に対するＰ３の出力におけるＳパラメータｄＢ（Ｓ（Ｐ３，Ｐ１））は、いずれの周波数帯域（２．０〜３．０ＧＨｚ）においても−２ｄＢ〜−５ｄＢ程度である。一方、Ｐ２からＰ３、Ｐ４からＰ３、Ｐ１からＰ４、Ｐ２からＰ４、及びＰ３からＰ４におけるＳパラメータは、約−２０ｄＢより小さい。従って、入力信号ＲＦｉｎＡのみを増幅器１２０ａに選択的に供給可能であることが分かる。
【００５４】
図８Ａは、バイポーラトランジスタＴｒａ２のみをオンとし、バイポーラトランジスタＴｒａ１，Ｔｒｂ１，Ｔｒｂ２をオフとすることにより入力信号ＲＦｉｎＡを増幅器１２０ｂに供給するように動作させた場合の、ｄＢ（Ｓ（Ｐ４，Ｐ１））、ｄＢ（Ｓ（Ｐ４，Ｐ２））、ｄＢ（Ｓ（Ｐ４，Ｐ３））のシミュレーション結果を示している。同様に、図８Ｂは、当該場合のｄＢ（Ｓ（Ｐ３，Ｐ１））、ｄＢ（Ｓ（Ｐ３，Ｐ２））、ｄＢ（Ｓ（Ｐ３，Ｐ４））のシミュレーション結果を示している。図８Ａに示されるように、Ｐ１の入力に対するＰ４の出力におけるＳパラメータｄＢ（Ｓ（Ｐ４，Ｐ１））は、いずれの周波数帯域においても−２ｄＢ〜−６ｄＢ程度である。一方、Ｐ２からＰ４、Ｐ３からＰ４、Ｐ１からＰ３、Ｐ２からＰ３、及びＰ４からＰ３におけるＳパラメータは、約−２０ｄＢより小さい。従って、入力信号ＲＦｉｎＡのみを増幅器１２０ｂに選択的に供給可能であることが分かる。
【００５５】
図９Ａは、バイポーラトランジスタＴｒｂ１のみをオンとし、バイポーラトランジスタＴｒａ１，Ｔｒａ２，Ｔｒｂ２をオフとすることにより入力信号ＲＦｉｎＢを増幅器１２０ａに供給するように動作させた場合の、ｄＢ（Ｓ（Ｐ３，Ｐ１））、ｄＢ（Ｓ（Ｐ３，Ｐ２））、ｄＢ（Ｓ（Ｐ３，Ｐ４））のシミュレーション結果を示している。同様に、図９Ｂは、当該場合のｄＢ（Ｓ（Ｐ４，Ｐ１））、ｄＢ（Ｓ（Ｐ４，Ｐ２））、ｄＢ（Ｓ（Ｐ４，Ｐ３））のシミュレーション結果を示している。図９Ａに示されるように、Ｐ２の入力に対するＰ３の出力におけるＳパラメータｄＢ（Ｓ（Ｐ３，Ｐ２））は、いずれの周波数帯域においても−２ｄＢ〜−５ｄＢ程度である。一方、Ｐ１からＰ３、Ｐ４からＰ３、Ｐ１からＰ４、Ｐ２からＰ４、及びＰ３からＰ４におけるＳパラメータは、約−２０ｄＢより小さい。従って、入力信号ＲＦｉｎＢのみを増幅器１２０ａに選択的に供給可能であることが分かる。
【００５６】
図１０Ａは、バイポーラトランジスタＴｒｂ２のみをオンとし、バイポーラトランジスタＴｒａ１，Ｔｒａ２，Ｔｒｂ１をオフとすることにより入力信号ＲＦｉｎＢを増幅器１２０ｂに供給するように動作させた場合の、ｄＢ（Ｓ（Ｐ４，Ｐ１））、ｄＢ（Ｓ（Ｐ４，Ｐ２））、ｄＢ（Ｓ（Ｐ４，Ｐ３））のシミュレーション結果を示している。同様に、図１０Ｂは、当該場合のｄＢ（Ｓ（Ｐ３，Ｐ１））、ｄＢ（Ｓ（Ｐ３，Ｐ２））、ｄＢ（Ｓ（Ｐ３，Ｐ４））のシミュレーション結果を示している。図１０Ａに示されるように、Ｐ２の入力に対するＰ４の出力におけるＳパラメータｄＢ（Ｓ（Ｐ４，Ｐ２））は、いずれの周波数帯域においても−３ｄＢ〜−６ｄＢ程度である。一方、Ｐ１からＰ４、Ｐ３からＰ４、Ｐ１からＰ３、Ｐ２からＰ３、及びＰ４からＰ３におけるＳパラメータは、約−２０ｄＢより小さい。従って、入力信号ＲＦｉｎＢのみを増幅器１２０ｂに選択的に供給可能であることが分かる。
【００５７】
以上のシミュレーション結果から、バイポーラトランジスタＴｒａ１，Ｔｒａ２，Ｔｒｂ１，Ｔｒｂ２のいずれかをオンとし、他のバイポーラトランジスタをオフとすることにより、入力信号ＲＦｉｎＡ，ＲＦｉｎＢのうちいずれか一方の入力信号を、増幅器１２０ａ，１２０ｂのうちいずれか一方の増幅器に選択的に供給可能であることが分かる。
【００５８】
以上、本発明の例示的な実施形態について説明した。電力増幅回路１００Ａ，１００Ｂ，１００Ｃ，１００Ｄは、無線周波数信号が供給されるエミッタと、ＤＣ制御電圧が供給されるベースと、無線周波数信号に応じた出力信号を出力するコレクタを有するバイポーラトランジスタと、当該ＤＣ制御電圧を生成する制御回路と、を備える。これにより、１つのバイポーラトランジスタが入力信号の通過のオン及びオフを制御する。従って、回路面積の増大を抑制しつつ、大信号入力時にも適用可能なスイッチを備える電力増幅回路を提供することができる。
【００５９】
また、電力増幅回路１００Ａ，１００Ｂ，１００Ｃ，１００Ｄでは、スイッチ機能を有するバイポーラトランジスタのエミッタを、抵抗素子によりＤＣ接地させ、当該バイポーラトランジスタのベースを、キャパシタによりＡＣ接地させることができる。
【００６０】
また、電力増幅回路１００Ｂは、１つの入力信号ＲＦｉｎに対し電力増幅回路１００Ａと同様のバイポーラトランジスタ、制御回路、及び増幅器を並列にｎ個ずつ備える。各々のバイポーラトランジスタはエミッタが共通接続され、エミッタに入力信号ＲＦｉｎが供給される。従って、制御回路によりｎ個のバイポーラトランジスタのオン及びオフが制御され、入力信号ＲＦｉｎを所定の増幅器に選択的に供給することができる。
【００６１】
また、電力増幅回路１００Ｃは、複数の入力信号ＲＦIN１，ＲＦIN２，・・・，ＲＦINＮの各々に対し、バイポーラトランジスタ及び制御回路を備える。各々のバイポーラトランジスタはコレクタが共通接続され、出力信号ＲＦOUT１，ＲＦOUT２，・・・，ＲＦOUTＮのいずれかが供給される。従って、制御回路によりＮ個のバイポーラトランジスタのオン及びオフが制御され、いずれかの入力信号のみを増幅器１２０に供給することができる。
【００６２】
また、電力増幅回路１００Ｄは、２つの入力信号ＲＦｉｎＡ，ＲＦｉｎＢに対し、各々、電力増幅回路１００Ａと同様のバイポーラトランジスタＴｒａ１，Ｔｒａ２、及びバイポーラトランジスタＴｒｂ１，Ｔｒｂ２と、当該バイポーラトランジスタのオン及びオフを制御する制御回路１１０ａ１，１１０ａ２，１１０ｂ１，１１０ｂ２を備える。これにより、バイポーラトランジスタＴｒａ１，Ｔｒａ２，Ｔｒｂ１，Ｔｒｂ２のうちいずれかのバイポーラトランジスタのみをオンとすることにより、入力信号ＲＦｉｎＡ又は入力信号ＲＦｉｎＢを、増幅器１２０ａ又は増幅器１２０ｂに供給することができる。
【００６３】
なお、本実施形態においてはｎｐｎ型バイポーラトランジスタを用いたが、ｎｐｎ型バイポーラトランジスタの代わりにｐｎｐ型バイポーラトランジスタを用いてもよい。
【００６４】
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００６５】
１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ  電力増幅回路
１１０（１１０ａ１，１１０ａ２，１１０ａｎ，１１０Ａ１，１１０Ａ２，１１０ＡＮ，１１０ｂ１，１１０ｂ２）  制御回路
１２０（１２０ａ１，１２０ａ２，１２０ａｎ，１２０ａ，１２０ｂ），１２１  増幅器
１３０（１３０Ａ１，１３０Ａ２，１３０ＡＮ，１３０ａ，１３０ｂ），１３１（１３１ａ１，１３１ａ２，１３１ａｎ，１３１ａ，１３１ｂ），１３２，１３３  整合回路
２００，２０１，２０２，３００  バイポーラトランジスタ
２１０  抵抗素子
３１０  インダクタ
Ｔｒ１，Ｔｒ２，Ｔｒｎ，ＴＲ１，ＴＲ２，ＴＲＮ，Ｔｒａ１，Ｔｒａ２，Ｔｒｂ１，Ｔｒｂ２  バイポーラトランジスタ
Ｒ１，Ｒ２，ＲＮ，Ｒａ，Ｒｂ  抵抗素子
Ｃ１，Ｃａ１，Ｃａ２，Ｃａｎ，Ｃ２，ＣＮ，Ｃａ１，Ｃａ２，Ｃｂ１，Ｃｂ２  キャパシタ
【図１】
2017183839.tif 000003
【図２】
2017183839.tif 000004
【図３】
2017183839.tif 000005
【図４】
2017183839.tif 000006
【図５】
2017183839.tif 000007
【図６】
2017183839.tif 000008
【図７Ａ】
2017183839.tif 000009
【図７Ｂ】
2017183839.tif 000010
【図８Ａ】
2017183839.tif 000011
【図８Ｂ】
2017183839.tif 000012
【図９Ａ】
2017183839.tif 000013
【図９Ｂ】
2017183839.tif 000014
【図１０Ａ】
2017183839.tif 000015
【図１０Ｂ】
2017183839.tif 000016