(57)【要約】【課題】本発明は、カソードマークの発生が抑制され、且つ基板からの薄膜の剥離が防止された半導体装置及びその製造方法を提供する。【解決手段】基板と、基板の主面上に配置されたバッファ層と、バッファ層の上に配置された、バッファ層よりも屈折率の低い薄膜とを備え、基板と薄膜との密着性よりも基板とバッファ層との密着性が高いようにバッファ層の屈折率が調整されている。【選択図】図１
2017050520.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の主面上に配置されたバッファ層と、
前記バッファ層の上に配置された、前記バッファ層よりも屈折率の低い薄膜と
を備え、前記基板と前記薄膜との密着性よりも前記基板と前記バッファ層との密着性が高いように前記バッファ層の屈折率が調整されていることを特徴とする半導体装置。
【請求項２】
前記バッファ層が、屈折率が２．５〜３．２の透光性の窒化シリコン膜であり、
前記薄膜が、屈折率が２．０〜２．４の透光性の窒化シリコン膜である
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記バッファ層の膜厚が５ｎｍ以下であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記基板が多結晶シリコン基板であることを特徴とする請求項２又は３に記載の半導体装置。
【請求項５】
前記基板が太陽電池セルの発電部であり、前記薄膜が反射防止膜であることを特徴とする請求項２乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記バッファ層の屈折率が、前記基板と前記薄膜との間に膜厚方向に電圧を印加することにより生じる前記薄膜でのチャージアップを、前記基板と前記薄膜とを直接に接触させた場合よりも抑制するように設定されていることを特徴とする請求項２乃至５のいずれか１項に記載の半導体装置。
【請求項７】
開口部がテーパー形状に加工されていない直管形状の貫通孔が形成されたカソード電極を用いて発生させたホローカソード放電を使用する半導体装置の製造方法であって、
基板の主面上にバッファ層を前記ホローカソード放電によって形成するステップと、
前記バッファ層の上に前記バッファ層よりも屈折率の低い薄膜を前記ホローカソード放電によって形成するステップと
を含み、前記基板と前記薄膜との密着性よりも前記基板と前記バッファ層との密着性が高いように前記バッファ層の屈折率を調整することを特徴とする半導体装置の製造方法。
【請求項８】
前記バッファ層として屈折率が２．５〜３．２の透光性の窒化シリコン膜を形成し、
前記薄膜として屈折率が２．０〜２．４の透光性の窒化シリコン膜を形成する
ことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記バッファ層の膜厚を５ｎｍ以下で形成することを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホローカソード放電を用いて形成される薄膜を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造において薄膜形成に使用される装置として、プラズマ化学気相成長（ＣＶＤ）装置が知られている。プラズマＣＶＤ装置では、高周波電力などにより原料ガスがプラズマ化され、化学反応によって基板上に薄膜が形成される。プラズマＣＶＤ装置では、ホローカソード放電を用いて高密度のプラズマを発生させる方法を採用可能である（例えば、特許文献１参照。）。ホローカソード放電を発生させるには、例えば、多数の貫通孔を形成したカソード電極が使用される。この貫通孔においてプラズマ中の電子の衝突が繰り返されて、高密度プラズマが発生される。
【０００３】
ホローカソード放電を発生させる場合に、カソード電極の表面に形成される開口部を広くしたテーパー形状に貫通孔の端部を加工する場合がある。しかし、貫通孔の開口部をテーパー形状にした場合、テーパー部分はカソード電極の表面の開口部の無い平坦部と同程度のプラズマ密度であり、貫通孔の貫通部分に比べてプラズマ密度が低い。プラズマ密度の差に応じて成膜レートの差が生じるため、テーパー部分では貫通部分よりも形成される薄膜の膜厚が薄くなる。また、テーパー部分と貫通部分とで屈折率などの膜質に差が生じる。その結果、カソード電極の表面における貫通孔の配置や形状が転写された模様（以下において、「カソードマーク」という。）が薄膜に観察される場合がある。
【０００４】
これに対し、開口部分がテーパー形状ではない直管形状の貫通孔を形成したカソード電極を用いて薄膜を形成することにより、カソードマークの発生を回避できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２９６５２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、貫通孔が直管形状であるカソード電極を用いて基板に薄膜を形成した場合に、成膜後の加熱工程において基板からの薄膜の剥離が発生することを本発明者らは見いだした。例えば、太陽電池セルの製造における電極焼成工程において、発電部である基板と反射防止膜として成膜された窒化シリコン（ＳｉＮ）膜との間で微小な剥離が発生し、剥離した部分のＳｉＮ膜が白色化する。その結果、太陽電池セルの変換効率が低下したり、外観不良になったりするなどの問題が生じる。
【０００７】
上記問題点に鑑み、本発明は、カソードマークの発生が抑制され、且つ基板からの薄膜の剥離が防止された半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、基板と、基板の主面上に配置されたバッファ層と、バッファ層の上に配置された、バッファ層よりも屈折率の低い薄膜とを備え、基板と薄膜との密着性よりも基板とバッファ層との密着性が高いようにバッファ層の屈折率が調整されている半導体装置が提供される。
【０００９】
本発明の他の態様によれば、開口部がテーパー形状に加工されていない直管形状の貫通孔が形成されたカソード電極を用いて発生させたホローカソード放電を使用する半導体装置の製造方法であって、基板の主面上にバッファ層をホローカソード放電によって形成するステップと、バッファ層の上にバッファ層よりも屈折率の低い薄膜をホローカソード放電によって形成するステップとを含み、基板と薄膜との密着性よりも基板とバッファ層との密着性が高いようにバッファ層の屈折率を調整する半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明によれば、カソードマークの発生が抑制され、且つ基板からの薄膜の剥離が防止された半導体装置及びその製造方法が提供される。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る半導体装置の構造を示す模式的な断面図である。
【図２】本発明の実施形態に係る半導体装置の製造に使用可能なプラズマＣＶＤ装置の構成を示す模式図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を説明するための工程図である。
【図４】比較例のカソード電極の構造例を示す模式図である。
【図５】屈折率を変化させた場合のバッファ層の吸収スペクトルを示すグラフである。
【図６】屈折率を変化させた場合のバッファ層の吸収率と膜厚の関係を示すグラフである。
【図７】本発明の実施形態に係る半導体装置の効果を説明するための表である。
【図８】比較例の半導体装置の構造を示す模式的な断面図である。
【図９】太陽電池モジュールの構成例を示す模式的な断面図である。
【図１０】太陽電池モジュールのＰＩＤ試験の結果を示す表である。
【発明を実施するための形態】
【００１２】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであることに留意すべきである。また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置などを下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１３】
本発明の実施形態に係る半導体装置１０は、図１に示すように、基板１１と、基板１１の主面上に配置されたバッファ層１２１と、バッファ層１２１の上に配置された、バッファ層１２１よりも屈折率の低い薄膜１２２とを備える。バッファ層１２１の屈折率は、基板１１とバッファ層１２１との密着性が高くなるように調整されている。即ち、基板１１と薄膜１２２とを密着させた場合の基板１１と薄膜１２２との密着性よりも、基板１１とバッファ層１２１とを密着させた場合の基板１１とバッファ層１２１との密着性が高くなるように、バッファ層１２１の屈折率が調整されている。
【００１４】
図１は、半導体装置１０が基板１１を発電部（キャリア発生部）とする太陽電池セルである場合を例示的に示したものである。薄膜１２２は、太陽電池セルに入射する光を発電部で効率よく吸収するための反射防止膜として機能する。反射防止膜には、窒化シリコン（ＳｉＮ）膜が好適に使用される。
【００１５】
図１に示すように、バッファ層１２１及び薄膜１２２の一部に開口部が設けられ、この開口部に基板１１と接続する表電極１３が配置されている。表電極１３には、銀（Ａｇ）ペーストなどが使用可能である。また、バッファ層１２１及び薄膜１２２が配置された表面と対向する基板１１の裏面には、裏電極１４が配置されている。裏電極１４には、アルミニウム（Ａｌ）ペーストなどが使用可能である。表電極１３や裏電極１４は、バッファ層１２１及び薄膜１２２の形成後の焼成工程により形成される。
【００１６】
バッファ層１２１及び薄膜１２２は、開口部がテーパー形状に加工されていない直管形状の貫通孔が形成されたカソード電極を用いて発生させたホローカソード放電を利用して形成される。以下において、ホローカソード放電を利用して基板１１に形成される膜を総称して「成長膜１２」という。図１において、バッファ層１２１と薄膜１２２の積層膜を成長膜１２として示している。
【００１７】
成長膜１２は、例えば図２に示すようなプラズマＣＶＤ装置２０を用いて基板１１に形成される。ここで、プラズマＣＶＤ装置２０について説明する。
【００１８】
プラズマＣＶＤ装置２０は、チャンバー２１、カソード電極２２、交流電源２３、ガス供給装置２４、ガス排気装置２５を備える。チャンバー２１に、基板１１を垂直に搭載したサンプルホルダ３０が格納される。カソード電極２２は、チャンバー２１内でサンプルホルダ３０に搭載された基板１１と対向する。交流電源２３は、交流電力をサンプルホルダ３０とカソード電極２２間に供給する。このとき、サンプルホルダ３０はアノード電極として機能する。
【００１９】
プラズマＣＶＤ装置２０を用いた成膜工程では、ガス供給装置２４によって原料ガスを含む反応ガス２００がチャンバー２１内に導入される。また、ガス排気装置２５によってチャンバー２１内が減圧される。チャンバー２１内の反応ガス２００の圧力が所定のガス圧に調整された後、交流電源２３により所定の交流電力がサンプルホルダ３０とカソード電極２２間に供給される。これにより、チャンバー２１内の原料ガスを含む反応ガス２００がプラズマ化される。形成されたプラズマに基板１１を曝すことにより、原料ガスに含まれる原料を主成分とする所望の成長膜１２が基板１１の表面に形成される。
【００２０】
カソード電極２２には、直管形状の貫通孔２２０が形成されたホローカソード電極を使用する。ホローカソード電極を使用して高密度プラズマを形成することにより、プラズマＣＶＤ装置２０による成膜効率を向上させることができる。即ち、電子が貫通孔２２０内部に閉じ込められ且つ運動エネルギーを持つことで、高密度電子の空間である高密度プラズマ領域が貫通孔２２０に形成される。ホローカソード放電が生じる多数の貫通孔２２０をカソード電極２２の表面に一定の密度で形成することにより、貫通孔２２０にそれぞれ生じたホローカソード放電が合わさってカソード電極２２の主面に均一の高電子密度電界を容易に形成することができる。このとき、貫通孔２２０を介するプラズマの両極性拡散の性質により、カソード電極２２の主面間におけるプラズマ密度の濃淡の差が自動的に補正される。このため、図２に示したプラズマＣＶＤ装置２０では、カソード電極２２の両面で均一な高密度プラズマ領域の生成が可能である。プラズマＣＶＤ装置２０において原料ガスを適宜選択することによって、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜などの所望の成長膜１２を基板１１に形成することができる。例えば、基板１１が太陽電池基板である場合に、アンモニア（ＮＨ3）ガスとシラン（ＳｉＨ4）ガスの混合ガスを用いて、基板１１上に反射防止膜やパッシベーション膜としてＳｉＮ膜を形成できる。
【００２１】
以下に、半導体装置１０の製造方法の例を説明する。まず、図３（ａ）に示すような多結晶シリコン基板の基板１１を用意する。基板１１には、例えば、ｐ型のシリコン基板に表面拡散濃度が１×１０18〜１×１０22のｎ型のシリコン半導体層を形成した構造を採用可能である。或いは、ｎ型のシリコン基板に表面拡散濃度が１×１０18〜１×１０22のｎ型のシリコン半導体層を形成した構造などを採用してもよい。
【００２２】
次いで、プラズマＣＶＤ装置２０によって、図３（ｂ）に示すように、ＳｉＮからなる透光性のバッファ層１２１を基板１１に形成する。例えば、ｐ型のシリコン基板上に配置されたｎ型のシリコン半導体層の表面にバッファ層１２１を形成する。次に、図３（ｃ）に示すように、バッファ層１２１の上に、バッファ層１２１よりも屈折率の低いＳｉＮからなる透光性の薄膜１２２を形成する。このとき、チャンバー２１内への反応ガス２００の流量、成膜時のチャンバー２１内の圧力、プラズマを生成する電力などの成膜条件を適宜設定することにより、バッファ層１２１と薄膜１２２の屈折率を所望の値に調整する。バッファ層１２１及び薄膜１２２の屈折率の詳細については後述する。
【００２３】
その後、表電極１３及び裏電極１４を形成する。例えば、薄膜１２２上に銀を含んだ電極ペーストをスクリーン印刷して、所定の位置に電極ペーストを配置する。そして、８００℃〜９００℃の温度で焼成することにより、電極ペーストが成長膜１２と反応し、成長膜１２を貫通（ファイアースルー）して基板１１に接触する。また、例えばＡｌペーストを印刷などにより基板１１の裏面に塗布し、焼成によって裏電極１４としてＡｌ層を形成する。以上により、図１に示した半導体装置１０が完成する。
【００２４】
ところで、図４に示すように開口部がテーパー形状に加工された貫通孔２２０が形成された比較例のカソード電極２２Ａを用いて、ホローカソード放電を発生させる方法がある。本発明者らの調査によれば、カソード電極２２Ａを用いて基板１１に成長膜１２を形成した場合には、成膜後の加熱処理に起因する基板１１からの成長膜１２の剥離が発生し難い。その理由として、貫通孔２２０が直管形状の場合に比べて、カソード電極２２Ａを用いた場合の成膜時の放電パワーが大きいことなどが考えられる。しかし、貫通孔２２０の開口部をテーパー形状にした場合には、成長膜１２にカソードマークが発生する場合がある。このため、外観検査において不良になるなどの問題が生じる。
【００２５】
一方、本発明者らの調査によれば、貫通孔２２０が直管形状であるカソード電極２２を使用した場合には、成長膜１２にカソードマークは発生しない。更に、本発明者らは、成長膜１２の屈折率を高くすることにより、化学結合が強くなって基板１１と成長膜１２との密着性が向上することを見いだした。これにより、成膜工程後の加熱処理に起因する基板１１からの成長膜１２の剥離を抑制できる。
【００２６】
しかしながら、成長膜１２の屈折率を高くすると、成長膜１２中での光吸収が増大する。このため、例えば成長膜１２が太陽電池セルの反射防止膜である場合には、発電部である基板１１まで届く光が減少する。その結果、変換効率が低下して出力特性（電流値）が減少するなど、太陽電池セルの特性が劣化する。一方、成長膜１２の屈折率が低いと、成膜後の電極焼成工程などの加熱処理において基板１１と成長膜１２との間で微小な剥離が発生する。そして、剥離した部分の成長膜１２が白色化する。このとき、基板１１が多結晶シリコン基板である場合には、基板１１の結晶粒界が光って見えるという現象が発生する。その結果、変換効率が低下したり外観不良になったりする問題が生じる。
【００２７】
これに対し、図１に示した半導体装置１０では、基板１１からの剥離が抑制される程度に屈折率を高くしたバッファ層１２１を、基板１１と薄膜１２２との間に配置する。バッファ層１２１と薄膜１２２との密着性は高いため、薄膜１２２の屈折率を高くすることなく、薄膜１２２の剥離を抑制することができる。また、バッファ層１２１と薄膜１２２を、貫通孔２２０が直管形状であるカソード電極２２を用いて発生させたホローカソード放電によって形成する。これにより、カソードマークの発生を防止できる。
【００２８】
なお、図１に示した半導体装置１０では、バッファ層１２１も反射防止膜の一部として機能する。このため、太陽電池セルの特性を劣化させないように、以下のようにバッファ層１２１の屈折率や膜厚が設定される。
【００２９】
図５に、ＳｉＮからなるバッファ層１２１の屈折率を変化させた場合の吸収スペクトルの例を示す。図５の縦軸は吸収率、横軸は波長である。図５において、特性Ｃ１が屈折率２．７の場合、特性Ｃ２が屈折率３．０の場合、特性Ｃ３が屈折率３．２の場合である。図５に示すように、屈折率が高いほど吸収率が高い。なお、特性Ｃ０は、バッファ層１２１を形成しない場合の成長膜１２の吸収スペクトルである。また、図５に示した矢印で示した特性Ｓは、低波長側から吸収率を積分した値である。
【００３０】
図６に、ＳｉＮからなるバッファ層１２１の屈折率を変化させた場合の吸収率と膜厚の関係を示す。図６の縦軸は、波長３００ｎｍ〜６００ｎｍの範囲における吸収スペクトルの吸収率の積分値を吸収率Ｓareaとして示したものである。図６の横軸はバッファ層１２１の成膜時間であり、膜厚に相当する。図６において、特性Ｓ１が屈折率２．７の場合、特性Ｓ２が屈折率３．０の場合、特性Ｓ３が屈折率３．２の場合である。なお、図５に示した吸収スペクトルは、バッファ層１２１の成膜時間が２秒の場合である。
【００３１】
図６に示したように、膜厚が厚くなるに従って吸収率Ｓareaが増大する。そして、屈折率が高いほど吸収率Ｓareaが大きい。吸収率Ｓareaが大きいほどバッファ層１２１は濃く着色（茶色）し、バッファ層１２１での光吸収が多くなる。バッファ層１２１を太陽電池セルの反射防止膜の一部とする場合、バッファ層１２１での光吸収が少ないほど好ましい。本発明者らの検討によれば、図６に破線で示した吸収率Ｓareaが４２００程度までは許容可能である。したがって、反射防止膜として考えた場合に、バッファ層１２１の屈折率は３．０程度までが好ましく、屈折率が３．２を超えると光吸収が大きい。一方、バッファ層１２１の屈折率が２．５よりも小さい場合には、多結晶シリコン基板である基板１１の結晶粒界が光る現象が観測された。つまり、基板１１と成長膜１２との間で微小な剥離が発生する。このため、ＳｉＮからなるバッファ層１２１の屈折率は２．５〜３．２であることが好ましい。更に、バッファ層１２１の屈折率は２．５〜３．０であることがより好ましい。なお、屈折率の測定には、白色光を用いた分光エリクソメータを使用した。
【００３２】
また、反射防止膜として形成される薄膜１２２の屈折率は、２．０〜２．４程度である。これにより、基板１１の表面で入射光が反射することが抑制され、基板１１の内部に入射光を有効に取り込むことができる。なお、バッファ層１２１と薄膜１２２とを同一材料（例えばＳｉＮ膜）にすることによって、バッファ層１２１と薄膜１２２の密着性を高くすることができる。
【００３３】
ところで、バッファ層１２１は膜厚が厚くなるほど着色して吸収率が増大する。本発明者らの検討によれば、太陽電池セルの反射防止膜の一部として形成する場合は、バッファ層１２１の膜厚は５ｎｍ以下であることが好ましい。一方、バッファ層１２１の膜厚が１ｎｍよりも薄くなると、基板１１とバッファ層１２１の密着性が低下する。このため、バッファ層１２１の膜厚は１ｎｍ〜５ｎｍが好ましい。一方、太陽電池セルの反射防止膜として形成される薄膜１２２の膜厚は、７０〜１００ｎｍ程度である。薄膜１２２は屈折率が低いため、この程度まで膜厚が厚くても光吸収は問題にならない。また、屈折率の高いバッファ層１２１は屈折率の低い薄膜１２２よりも薄く形成されるため、バッファ層１２１での光吸収の影響を低減することができる。
【００３４】
図７に、バッファ層１２１を形成することによる効果を示す。図７は、バッファ層１２１の屈折率を変化させたサンプル１〜サンプル３において、多結晶シリコン基板である基板１１の結晶粒界が光る現象が観測される頻度、及び太陽電池セルの変換効率を比較した表である。サンプル１、サンプル２、サンプル３はバッファ層１２１の屈折率をそれぞれ２．７、３．０、３．２に調整したサンプルである。サンプル０はバッファ層１２１を形成しないサンプルである。
【００３５】
基板１１が多結晶シリコン基板である場合、基板１１から成長膜１２が剥離すると基板１１の結晶粒界が光る現象が観測される。図７の「結晶粒界」の欄は、サンプル０〜サンプル３をそれぞれ１６個ずつ作製した場合に結晶粒界が光る現象が発生したサンプルの数を示している。図７に示すように、バッファ層１２１を形成することによって結晶粒界が光る現象が減少しており、基板１１からの成長膜１２の剥離が抑制されていることがわかる。
【００３６】
また、図７の「変換効率」の欄は、サンプル０の変換効率を１とした場合の相対値が示されている。図７に示すように、バッファ層１２１を形成した場合の変換効率は、バッファ層１２１がない場合と同等である。つまり、バッファ層１２１を形成しても太陽電池セルの特性は低下しない。
【００３７】
上記のように、基板１１との密着性が高くなるように薄膜１２２よりも高く屈折率が調整されたバッファ層１２１を基板１１に形成することによって、半導体装置１０の特性の低下を抑制しつつ、基板１１からの薄膜１２２の剥離を抑制できる。更に、直管形状の貫通孔２２０が形成されたカソード電極２２を用いることにより、バッファ層１２１や薄膜１２２にカソードマークが発生することを防止できる。
【００３８】
以上に説明したように、本発明の実施形態に係る半導体装置１０では、基板１１にバッファ層１２１を介して薄膜１２２が形成されている。バッファ層１２１の屈折率は、成膜後の加熱処理によって基板１１からバッファ層１２１が剥離しない程度まで高く調整する。このため、成膜後の加熱工程において基板１１と成長膜１２との間に剥離が発生することが抑制される。更に、ホローカソード放電を用いて、カソードマークの発生無く成長膜１２を基板１１に形成することができる。したがって、半導体装置１０によれば、例えば基板１１を発電部とし成長膜１２を反射防止膜とする太陽電池セルの変換効率の低下や外観検査での不良の発生を抑制できる。特に、基板１１が多結晶シリコン基板である場合に、基板１１の結晶粒界が光る現象を防止できる。
【００３９】
ところで、メガソーラー発電所などにおける高電圧環境下での使用により生じる太陽電池セルの劣化として、電圧誘起出力低下（Potential Induced Degradation：ＰＩＤ）現象が問題となっている。このため、太陽電池モジュールの長期安定性の評価試験としてＰＩＤ試験が実施されている。このＰＩＤ試験は、高温高湿度の環境下で太陽電池モジュールの太陽電池セルに電圧を印加し、太陽電池モジュールの出力特性の劣化傾向を確認する試験である。
【００４０】
本発明者らは、バッファ層１２１を配置せずに基板１１にＳｉＮ膜１２Ａを直接に配置した図８に示す比較例の半導体装置１０Ａを太陽電池セルとしてＰＩＤ試験を行った場合に、太陽電池セルがチャージアップしてしまうことを見出した。これは、反射防止膜のＳｉＮ膜１２Ａの絶縁性が高いためである。例えば人体から移動して太陽電池モジュールに存在するナトリウムイオン（Ｎａ+）が太陽電池セルに引き寄せられ、反射防止膜に集まってチャージアップが生じる。その結果、太陽電池モジュールの太陽電池セルの特性が劣化し、ＰＩＤ試験において出力特性の劣化が観測される。
【００４１】
図８に示した比較例の半導体装置１０Ａと図１に示した半導体装置１０とを太陽電池セル１００としてそれぞれ搭載して構成した図９に示す太陽電池モジュール３００について、ＰＩＤ試験を実施した結果の比較を図１０に示す。ＰＩＤ試験では、太陽電池セル１００を６０枚で１枚の太陽電池モジュール３００とした。ここで、半導体装置１０ＡのＳｉＮ膜１２Ａの屈折率は２．１、膜厚は８０ｎｍである。一方、半導体装置１０のバッファ層１２１は、屈折率が３．０、膜厚２．０ｎｍのＳｉＮ膜であり、薄膜１２２は屈折率が２．１、膜厚８０ｎｍのＳｉＮ膜である。基板１１は多結晶Ｓｉ基板であり、基板１１の反射防止膜側はｎ型半導体領域であり、残余の領域はｐ型半導体領域である。
【００４２】
太陽電池モジュール３００の他の部材には、一般的な材料を使用した。具体的には、太陽電池セル１００の表電極１３にはＡｇペーストを、裏電極１４にはＡｌペーストを使用した。また、太陽電池モジュール３００のカバーガラス３０１には白板強化ガラスを、封止材３０２にはエチレン・ビニル・アセテート（ＥＶＡ）を用いた。また、太陽電池モジュール３００の周囲にはシール材３０３が配置され、シール材３０３の外側にフレーム３０４が配置されている。シール材３０３にはシリコン樹脂、フレーム３０４にはアルミニウムが使用される。バックシート３０５には樹脂フィルムが使用される。
【００４３】
ＰＩＤ試験の環境は、温度８５℃、湿度８５％であり、フレーム３０４に対して−１０００Ｖの電圧Ｖを印加した。この環境下に太陽電池モジュール３００を９６時間曝露し、曝露前後の出力電力を測定して太陽電池モジュール３００の出力劣化率を算出した。図１に示した半導体装置１０を使用した太陽電池モジュール３００の出力劣化率は−２．２％であり、比較例の半導体装置１０Ａを使用した太陽電池モジュール３００の出力劣化率は−３２．３％であった。出力劣化率５％以下であればＯＫとする判定基準において、半導体装置１０Ａを使用した太陽電池モジュール３００の判定はＮＧであり、半導体装置１０を使用した太陽電池モジュール３００の判定はＯＫである。
【００４４】
上記のように、薄膜１２２よりも屈折率の高いバッファ層１２１を基板１１と薄膜１２２との間に配置することによって、太陽電池セルでのチャージアップが抑制され、ＰＩＤ現象に対する耐性が向上する。チャージアップが抑制されるのは、導電率が低下するために薄膜１２２でのイオンの蓄積が抑制されるためであると考えられる。その結果、太陽電池セルの特性の劣化が抑制される。
【００４５】
本発明者らは、バッファ層１２１の屈折率が２．５〜３．２の場合に、太陽電池セルでのチャージアップが抑制されることを見出した。即ち、屈折率が２．５〜３．２のバッファ層１２１を薄膜１２２と基板１１との間に配置することによって、基板１１と薄膜１２２との間に膜厚方向に電圧を印加することにより生じる薄膜１２２でのチャージアップを、基板１１と薄膜１２２とを直接に接触させた場合よりも抑制できる。したがって、半導体装置１０によれば、例えば高電圧環境下で生じる太陽電池モジュールの劣化を抑制することができる。
【００４６】
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【００４７】
例えば、基板１１が多結晶シリコン基板以外の、例えば単結晶シリコン基板やシリコン以外の材料の基板であってもよいし、成長膜１２がＳｉＮ膜以外の薄膜、例えば酸化シリコン膜などであってもよい。即ち、ホローカソード放電によって基板１１に成長膜１２を形成する種々の構造の半導体装置に本発明は適用可能である。例えば、太陽電池セルの特性劣化を抑制するためのパッシベーション膜として成長膜１２を形成する場合など、反射防止膜以外の目的で成長膜１２を基板１１に形成する場合にも、基板１１と薄膜１２２の間にバッファ層１２１を配置することは有効である。また、半導体装置１０が太陽電池セル以外のデバイスである場合にも、カソードマークの発生が抑制され、且つ成膜後の加熱処理に起因する成長膜１２と基板１１との剥離を防止するために本発明は好適に使用される。
【００４８】
このように、本発明はここでは記載していない様々な実施形態などを含むことはもちろんである。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００４９】
１０…半導体装置
１１…基板
１２…成長膜
１３…表電極
１４…裏電極
２０…プラズマＣＶＤ装置
２１…チャンバー
２２…カソード電極
２３…交流電源
２４…ガス供給装置
２５…ガス排気装置
３０…サンプルホルダ
１２１…バッファ層
１２２…薄膜
２２０…貫通孔
３００…太陽電池モジュール
【図１】
2017050520.tif 000003
【図２】
2017050520.tif 000004
【図３】
2017050520.tif 000005
【図４】
2017050520.tif 000006
【図５】
2017050520.tif 000007
【図６】
2017050520.tif 000008
【図７】
2017050520.tif 000009
【図８】
2017050520.tif 000010
【図９】
2017050520.tif 000011
【図１０】
2017050520.tif 000012