(57)【要約】【課題】レシオメトリック回路におけるアナログ基準電圧のノイズを低下できるアナログ基準電圧生成回路、回路装置、物理量センサー、電子機器及び移動体等を提供すること。【解決手段】アナログ基準電圧生成回路３００は、電源電圧を分圧して分圧電圧ＶＢを出力する分圧回路３１０と、分圧電圧ＶＢに基づく信号である第１の信号ＳＢ１からの交流成分を抽出する交流成分抽出回路３４０と、分圧電圧ＶＢに基づく信号である第２の信号ＳＢ２と、交流成分抽出回路３４０の出力信号ＳＡＣとの減算処理を行ってアナログ回路用のアナログ基準電圧ＶＲＦを出力する減算回路３５０と、を含む。【選択図】      図３
2017050664.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧を分圧して分圧電圧を出力する分圧回路と、
前記分圧電圧に基づく信号である第１の信号からの交流成分を抽出する交流成分抽出回路と、
前記分圧電圧に基づく信号である第２の信号と、前記交流成分抽出回路の出力信号との減算処理を行ってアナログ基準電圧を出力する減算回路と、
を含むことを特徴とするアナログ基準電圧生成回路。
【請求項２】
請求項１において、
前記分圧電圧が入力され、前記分圧電圧に対応する電圧の前記第１の信号を出力する第１のバッファー回路と、
前記分圧電圧が入力され、前記分圧電圧に対応する電圧の前記第２の信号を出力する第２のバッファー回路と、
を含むことを特徴とするアナログ基準電圧生成回路。
【請求項３】
請求項１又は２において、
前記交流成分抽出回路は、
前記第１の信号が入力され、前記第１の信号の交流成分を抽出するハイパスフィルターを有することを特徴とするアナログ基準電圧生成回路。
【請求項４】
請求項３において、
前記交流成分抽出回路は、
前記ハイパスフィルターの出力信号が第１の入力ノードに入力される第１の演算増幅器と、
前記第１の演算増幅器の第２の入力ノードと前記第１の演算増幅器の出力ノードとの間に設けられる第１の抵抗素子と、
前記第１の演算増幅器の前記第２の入力ノードと低電位側電源電圧のノードとの間に設けられる第２の抵抗素子と、
を有することを特徴とするアナログ基準電圧生成回路。
【請求項５】
請求項１乃至４のいずれか一項において、
前記減算回路は、
第２の演算増幅器と、
前記第２の信号が入力されるノードと前記第２の演算増幅器の第１の入力ノードとの間に設けられる第３の抵抗素子と、
前記第２の演算増幅器の前記第１の入力ノードと低電位側電源電圧のノードとの間に設けられる第４の抵抗素子と、
前記交流成分抽出回路の出力ノードと前記第２の演算増幅器の第２の入力ノードとの間に設けられる第５の抵抗素子と、
前記第２の演算増幅器の第２の入力ノードと前記第２の演算増幅器の出力ノードとの間に設けられる第６の抵抗素子と、
を有することを特徴とするアナログ基準電圧生成回路。
【請求項６】
請求項１乃至５のいずれか一項において、
前記減算回路からの前記アナログ基準電圧をローパスフィルター処理して出力するローパスフィルターを含むことを特徴とするアナログ基準電圧生成回路。
【請求項７】
請求項１乃至６のいずれか一項に記載されたアナログ基準電圧生成回路と、
前記アナログ基準電圧生成回路からの前記アナログ基準電圧がアナログ基準電圧入力ノードに入力される増幅回路と、
を含むことを特徴とする回路装置。
【請求項８】
請求項１乃至６のいずれか一項に記載されたアナログ基準電圧生成回路と、
前記アナログ基準電圧生成回路からの前記アナログ基準電圧がアナログ基準電圧入力ノードに入力される増幅回路を有し、物理量トランスデューサーから出力される物理量に応じた検出信号に基づいて、前記物理量に対応する物理量情報を出力する検出回路と、
を含むことを特徴とする回路装置。
【請求項９】
請求項８において、
前記増幅回路は、
前記検出回路の電荷電圧変換回路、差動増幅回路、感度調整回路、オフセット調整回路、同期検波回路、及びフィルター回路の少なくとも１つに含まれる増幅回路であることを特徴とする回路装置。
【請求項１０】
請求項８又は９に記載された回路装置と、
前記物理量トランスデューサーと、
を含むことを特徴とする物理量センサー。
【請求項１１】
請求項７乃至９のいずれか一項に記載された回路装置を含むことを特徴とする電子機器。
【請求項１２】
請求項７乃至９のいずれか一項に記載された回路装置を含むことを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ基準電圧生成回路、回路装置、物理量センサー、電子機器及び移動体等に関する。
【背景技術】
【０００２】
電源電圧の変動に比例してアナログ基準電圧を変動させ、そのアナログ基準電圧を用いて信号処理を行う回路をレシオメトリック回路と呼ぶ。例えば、信号を処理する増幅回路の後段にＡ／Ｄ変換回路が設けられており、そのＡ／Ｄ変換回路の出力データが、電源電圧に応じて変動するアナログ基準電圧に依存するとする。この場合、前段の増幅回路においても、電源電圧に応じて変動するアナログ基準電圧を基準として信号処理を行うことで、Ａ／Ｄ変換回路の出力データの誤差を抑制する。このようなレシオメトリック回路は、例えば特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１７５８０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述のようにレシオメトリック回路では電源電圧の変動に応じてアナログ基準電圧が変動するので、電源電圧のノイズがアナログ基準電圧のノイズとして伝搬する。このようなノイズが乗ったアナログ基準電圧を用いて信号処理（例えば多段の増幅等）を行った場合、そのアナログ基準電圧のノイズが信号に影響を与えて信号のＳ／Ｎを低下させるという課題がある。
【０００５】
例えば特許文献１では、ジャイロセンサーの出力信号のノイズをフィルター回路により低減させている。しかしながら、信号の処理経路にフィルター回路を挿入した場合には、信号の帯域内（例えばローパスフィルターのカットオフ周波数以下の帯域）のノイズについては低減させることができない。そのため、アナログ基準電圧のノイズを原因とするノイズがジャイロセンサーの出力信号に現れてしまう。
【０００６】
本発明の幾つかの態様によれば、レシオメトリック回路におけるアナログ基準電圧のノイズを低下できるアナログ基準電圧生成回路、回路装置、物理量センサー、電子機器及び移動体等を提供できる。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または態様として実現することが可能である。
【０００８】
本発明の一態様は、電源電圧を分圧して分圧電圧を出力する分圧回路と、前記分圧電圧に基づく信号である第１の信号の交流成分を抽出する交流成分抽出回路と、前記分圧電圧に基づく信号である第２の信号と、前記交流成分抽出回路の出力信号との減算処理を行ってアナログ基準電圧を出力する減算回路と、を含むアナログ基準電圧生成回路に関係する。
【０００９】
本発明の一態様によれば、分圧電圧に基づく信号である第２の信号と、分圧電圧に基づく信号である第１の信号から抽出された交流成分の信号との減算処理が行われ、その減算処理で得られた信号がアナログ基準電圧として出力される。これにより、交流成分が低減されたアナログ基準電圧を出力できるので、レシオメトリック回路におけるアナログ基準電圧のノイズを低下できる。
【００１０】
また本発明の一態様では、アナログ基準電圧生成回路は、前記分圧電圧が入力され、前記分圧電圧に対応する電圧の前記第１の信号を出力する第１のバッファー回路と、前記分圧電圧が入力され、前記分圧電圧に対応する電圧の前記第２の信号を出力する第２のバッファー回路と、を含んでもよい。
【００１１】
分圧回路から後段の回路に電流が流れた場合、その電流が分圧回路の中を流れて分圧電圧に誤差が生じてしまう。この点、本発明の一態様によれば、第１のバッファー回路と第２のバッファー回路を設けたことで、分圧回路とその後段の回路との間をインピーダンス変換により分離でき、分圧電圧の誤差を低減できる。
【００１２】
また本発明の一態様では、前記交流成分抽出回路は、前記第１の信号が入力され、前記第１の信号の交流成分を抽出するハイパスフィルターを有してもよい。
【００１３】
交流成分抽出回路がハイパスフィルターを含むことで、分圧電圧に基づく信号である第１の信号から直流成分を除去して交流成分を抽出できる。
【００１４】
また本発明の一態様では、前記交流成分抽出回路は、前記ハイパスフィルターの出力信号が第１の入力ノードに入力される第１の演算増幅器と、前記第１の演算増幅器の第２の入力ノードと前記第１の演算増幅器の出力ノードとの間に設けられる第１の抵抗素子と、前記第１の演算増幅器の前記第２の入力ノードと低電位側電源電圧のノードとの間に設けられる第２の抵抗素子と、を有してもよい。
【００１５】
第１の演算増幅器と第１の抵抗素子と第２の抵抗素子はいわゆる正転増幅器を構成する。そして、ハイパスフィルターの出力信号を正転増幅器で増幅することで、交流成分のゲインを調整して、アナログ基準電圧から交流成分を減算するために適切なゲインで交流成分を抽出することが可能になる。
【００１６】
また本発明の一態様では、前記減算回路は、第２の演算増幅器と、前記第２の信号が入力されるノードと前記第２の演算増幅器の第１の入力ノードとの間に設けられる第３の抵抗素子と、前記第２の演算増幅器の前記第１の入力ノードと低電位側電源電圧のノードとの間に設けられる第４の抵抗素子と、前記交流成分抽出回路の出力ノードと前記第２の演算増幅器の第２の入力ノードとの間に設けられる第５の抵抗素子と、前記第２の演算増幅器の第２の入力ノードと前記第２の演算増幅器の出力ノードとの間に設けられる第６の抵抗素子と、を有してもよい。
【００１７】
第２の演算増幅器と第３〜第６の抵抗素子は、差動入力でシングルエンド出力の増幅回路を構成する。そして、この増幅回路が差動入力の差分を求めることで、分圧電圧に基づく信号である第２の信号と交流成分抽出回路の出力信号の減算処理を実現できる。
【００１８】
また本発明の一態様では、アナログ基準電圧生成回路は、前記減算回路からの前記アナログ基準電圧をローパスフィルター処理して出力するローパスフィルターを含んでもよい。
【００１９】
減算回路に含まれる演算増幅器の帯域より高い周波数では、減算回路の帰還ループのゲインが下がる（又は位相が回る）ので、ノイズの一部が通過してしまう。この点、本発明の一態様によれば、減算回路の後段にローパスフィルターを設けることで、より高い周波数帯域にわたってノイズを低減できる。
【００２０】
また本発明の他の態様は、上記のいずれかに記載されたアナログ基準電圧生成回路と、前記アナログ基準電圧生成回路からの前記アナログ基準電圧がアナログ基準電圧入力ノードに入力される増幅回路と、を含む回路装置に関係する。
【００２１】
本発明の他の態様によれば、アナログ基準電圧生成回路によりノイズが低減されたアナログ基準電圧が回路装置の増幅回路に入力される。これにより、回路装置に含まれるアナログ回路が処理する信号において、アナログ基準電圧のノイズに起因するＳ／Ｎ低下を抑制できる。
【００２２】
また本発明の他の態様は、上記のいずれかに記載されたアナログ基準電圧生成回路と、前記アナログ基準電圧生成回路からの前記アナログ基準電圧がアナログ基準電圧入力ノードに入力される増幅回路を有し、物理量トランスデューサーから出力される物理量に応じた検出信号に基づいて、前記物理量に対応する物理量情報を出力する検出回路と、を含む回路装置に関係する。
【００２３】
本発明の他の態様によれば、物理量トランスデューサーからの検出信号に基づいて物理量を検出する検出回路に、アナログ基準電圧生成回路からのアナログ基準電圧が供給される。これにより、回路装置の電源供給ラインにノイズが重畳した場合であっても、その影響を低減して物理量を検出できるので、物理量の検出精度を向上できる。
【００２４】
また本発明の他の態様では、前記増幅回路は、前記検出回路の電荷電圧変換回路、差動増幅回路、感度調整回路、オフセット調整回路、同期検波回路、及びフィルター回路の少なくとも１つに含まれる増幅回路であってもよい。
【００２５】
このように、検出回路は多段の増幅回路を含んでいるため、アナログ基準電圧から各段の増幅回路の出力に伝搬したノイズが後段の増幅回路で増幅されていく。この点、本発明の他の態様によれば、アナログ基準電圧のノイズが低減されているため、このような多段の増幅回路において効果的にノイズを低減できる。
【００２６】
また本発明の他の態様は、上記のいずれかに記載された回路装置と、前記物理量トランスデューサーと、を含む物理量センサーに関係する。
【００２７】
また本発明の他の態様は、上記のいずれかに記載された回路装置を含む電子機器に関係する。
【００２８】
また本発明の他の態様は、上記のいずれかに記載された回路装置を含む移動体に関係する。
【図面の簡単な説明】
【００２９】
【図１】レシオメトリック回路の一例。
【図２】アナログ基準電圧生成回路の比較構成例。
【図３】本実施形態のアナログ基準電圧生成回路の第１構成例。
【図４】本実施形態のアナログ基準電圧生成回路における波形例。
【図５】本実施形態のアナログ基準電圧生成回路の第２構成例。
【図６】演算増幅器、ローパスフィルターのゲイン周波数特性の模式図。
【図７】電子機器、ジャイロセンサー、回路装置の詳細な構成例。
【図８】回路装置の駆動回路、検出回路の詳細な構成例。
【図９】移動体、電子機器の例。
【発明を実施するための形態】
【００３０】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３１】
１．レシオメトリック回路
図１に、レシオメトリック回路の一例を示す。図１のレシオメトリック回路は、アナログ基準電圧生成回路３００、増幅回路４００を含む。なお、レシオメトリック回路はこの構成に限らず、電源電圧の変動に応じて変動するアナログ基準電圧を用いて信号処理を行う回路であればよい。レシオメトリック回路は、電源電圧の変動に応じて信号の振幅（増幅のゲイン）を変動させる場合もあるが、本実施形態では電源電圧の変動に応じてアナログ基準電圧を変動させる場合を説明する。
【００３２】
アナログ基準電圧生成回路３００は、高電位側電源電圧ＶＤＤと低電位側電源電圧ＶＳＳの間を分圧してアナログ基準電圧ＶＲＦ（アナロググランド）を出力する。分圧比をαとした場合、ＶＲＦ＝α×（ＶＤＤ−ＶＳＳ）＋ＶＳＳであり、ＶＳＳ＝０とした場合にはＶＲＦ＝α×ＶＤＤである。
【００３３】
図１では、増幅回路４００の一例として差動入力でシングルエンド出力の増幅回路を図示している。増幅回路４００の差動入力電圧をＶＩ１、ＶＩ２とし、ゲインをＧとした場合、出力電圧ＶＱは式ＦＡで表される。式ＦＡから分かるように、出力電圧ＶＱとして、アナログ基準電圧ＶＲＦを基準とする信号Ｇ×（ＶＩ２−ＶＩ１）が出力される。
【００３４】
このように、レシオメトリック回路が行う信号処理は、例えばアナログ基準電圧ＶＲＦを基準とする信号を生成する処理である。或いは、シングルエンド入力の増幅回路のように入力電圧とアナログ基準電圧ＶＲＦの差分にゲインを乗じ、その結果を、アナログ基準電圧ＶＲＦを基準として出力する処理であってもよい。或いは、スイッチドキャパシター回路において、アナログ基準電圧ＶＲＦを基準として入力電圧をサンプリングし、そのサンプリング結果やそれを増幅又はフィルター処理した結果などを、アナログ基準電圧ＶＲＦを基準として出力する処理であってもよい。それ以外にも、アナログ基準電圧ＶＲＦを基準として行うアナログ信号処理やアナログ／デジタル変換処理を含んでもよい。これらの処理では、処理結果を表す数式にアナログ基準電圧ＶＲＦが含まれるので、アナログ基準電圧ＶＲＦが変動すると処理結果も変動することになる。
【００３５】
２．比較構成例
図２に、アナログ基準電圧生成回路３００の比較構成例を示す。図２のアナログ基準電圧生成回路３００は、高電位側電源電圧ＶＤＤのノードと低電位側電源電圧ＶＳＳのノードとの間に直列接続される抵抗素子ＲＳ１、ＲＳ２を含む。
【００３６】
アナログ基準電圧生成回路３００は、抵抗素子ＲＳ１、ＲＳ２による分圧電圧をアナログ基準電圧ＶＲＦとして出力する。例えば抵抗素子ＲＳ１、ＲＳ２の抵抗値が同じでＶＳＳ＝０とした場合、ＶＲＦ＝（１／２）×ＶＤＤである。このとき図１の式ＦＡはＶＱ＝Ｇ×（ＶＩ２−ＶＩ１）＋（１／２）×ＶＤＤとなり、電源電圧ＶＤＤに応じて電圧ＶＱが変動する。
【００３７】
レシオメトリック回路は、例えば電源（レシオメトリック回路が組み込まれるシステムの電源）の違いによる電源電圧ＶＤＤの違い、或いは、電池残量の減少等にともなう電源電圧ＶＤＤの経時的な変化等のような電源電圧ＶＤＤの変動に追従するための回路である。即ち、直流電圧（ＤＣ電圧）としての電源電圧ＶＤＤの違いや、非常にゆっくりした電源電圧ＶＤＤの変化を想定したものである。
【００３８】
しかしながら、電源電圧ＶＤＤの変動に応じてアナログ基準電圧ＶＲＦを変動させるという性質から、例えば図２のＡ１に示すようなノイズが電源電圧ＶＤＤに加わった場合、そのノイズに応じてアナログ基準電圧ＶＲＦにもノイズが発生してしまう。図２の比較構成例のように単純に１／２の分圧を行う場合には、電源電圧ＶＤＤのノイズの振幅を１／２にしたノイズがアナログ基準電圧ＶＲＦに伝搬することになる。このようなアナログ基準電圧ＶＲＦのノイズはレシオメトリック回路の出力信号にも含まれることになり、レシオメトリック回路の出力信号のＳ／Ｎ（例えばジャイロセンサーにおける角速度の測定精度）を低下させる要因となる。
【００３９】
図１では増幅回路４００を１段としたが、レシオメトリック回路は、アナログ基準電圧ＶＲＦを基準として多段の増幅を行う回路でもよい。この場合、各段の出力信号にはアナログ基準電圧ＶＲＦが含まれ、そのアナログ基準電圧ＶＲＦに乗ったノイズも次段に入力される。このとき、各段ではアナログ基準電圧ＶＲＦを基準としているので理想的にはノイズがキャンセルされるが、実際には各段の増幅回路を通過する際のノイズ波形の変化や、アナログ基準電圧ＶＲＦの配線の寄生インピーダンスによるノイズ波形の変化などによって、完全にはキャンセルされない可能性がある。そうすると、そのキャンセルされなかったアナログ基準電圧ＶＲＦのノイズが多段のゲインによって増幅されてしまう。特に微小な信号を高ゲインで増幅するような場合（例えばジャイロセンサーの検出回路での増幅等）や、車載用途のように電源環境が悪い場合には、アナログ基準電圧ＶＲＦのノイズが大きな問題となる可能性がある。
【００４０】
３．アナログ基準電圧生成回路
図３に、上記のような課題を解決できる本実施形態のアナログ基準電圧生成回路３００の第１構成例を示す。図３のアナログ基準電圧生成回路３００は、電源電圧を分圧して分圧電圧ＶＢを出力する分圧回路３１０と、分圧電圧ＶＢに基づく信号である第１の信号ＳＢ１からの交流成分を抽出する交流成分抽出回路３４０と、分圧電圧ＶＢに基づく信号である第２の信号ＳＢ２と、交流成分抽出回路３４０の出力信号ＳＡＣとの減算処理を行ってアナログ回路用のアナログ基準電圧ＶＲＦを出力する減算回路３５０と、を含む。
【００４１】
具体的には、分圧回路３１０は抵抗素子ＲＲ１、ＲＲ２を含む。抵抗素子ＲＲ１の一端は高電位側電源電圧ＶＤＤのノードに接続され、他端はノードＮＡ１に接続される。抵抗素子ＲＲ２の一端はノードＮＡ１に接続され、他端は低電位側電源電圧ＶＳＳのノードに接続される。分圧回路３１０は、電源電圧ＶＤＤ、ＶＳＳの間を抵抗素子ＲＲ１、ＲＲ２により分圧し、分圧電圧ＶＢ＝（ＲＲ２／（ＲＲ１＋ＲＲ２））×（ＶＤＤ−ＶＳＳ）＋ＶＳＳを出力する。
【００４２】
第１の信号ＳＢ１、第２の信号ＳＢ２は、分圧電圧ＶＢと同じ（略同一を含む）電圧の信号である。例えば分圧電圧ＶＢをインピーダンス変換した信号であってもよいし、或いは分圧電圧ＶＢそのものであってもよい。
【００４３】
交流成分抽出回路３４０は、第１の信号ＳＢ１の直流成分をカットし、交流成分を通過させる。通過させる交流成分の帯域の下限は任意であるが、例えばジャイロセンサーの検出回路にアナログ基準電圧ＶＲＦを供給する場合、その検出回路の出力信号の帯域の上限（ローパスフィルターのカットオフ周波数）よりも低くてもよい。或いは、検出回路の出力信号をＡ／Ｄ変換した後にデジタル処理を行う場合、その処理部の出力信号の帯域の上限（ローパスフィルターのカットオフ周波数）よりも低くてもよい。
【００４４】
減算回路３５０は、第２の信号ＳＢ２から、第１の信号ＳＢの交流成分である信号ＳＡＣを減算する。これは、分圧電圧ＶＢから分圧電圧ＶＢの交流成分を低減（又は除去）することに相当する。低減される交流成分の帯域の下限は、交流成分抽出回路３４０が通過させる交流成分の帯域の下限に対応する。
【００４５】
以上の構成によれば、交流成分が低減された分圧電圧ＶＢをアナログ基準電圧ＶＲＦとして出力できる。これにより、電源電圧のノイズ成分がアナログ基準電圧ＶＲＦに伝搬することを抑制しつつ、電源電圧に比例したアナログ基準電圧ＶＲＦを出力するレシオメトリック機能を実現できる。また、分圧電圧ＶＢから、その交流成分を減算する手法を用いることで、効果的に交流成分を低減できる。例えば分圧電圧ＶＢにローパスフィルターを適用した場合、カットオフ周波数より高い周波数になるに従って徐々にゲインが低下するので、カットオフ周波数より高い周波数でもある程度は交流成分が残る可能性がある。一方、抽出した交流成分を分圧電圧ＶＢから減算した場合、交流成分の抽出のカットオフ周波数より高い周波数では、ほぼ交流成分を除去することが可能である。
【００４６】
また本実施形態のアナログ基準電圧生成回路３００は、分圧電圧ＶＢが入力され（分圧電圧ＶＢを受けて）、分圧電圧ＶＢに対応する電圧の第１の信号ＳＢ１を出力する第１のバッファー回路３２０と、分圧電圧ＶＢが入力され（分圧電圧ＶＢを受けて）、分圧電圧ＶＢに対応する電圧の第２の信号ＳＢ２を出力する第２のバッファー回路３３０と、を含む。
【００４７】
具体的には、第１のバッファー回路３２０は、正極入力端子（第１入力端子、第１入力ノード）がノードＮＡ１に接続される演算増幅器ＯＰ３を含む。演算増幅器ＯＰ３の負極入力端子（第２入力端子、第２入力ノード）と出力端子（出力ノード）はノードＮＡ２に接続される。即ち第１のバッファー回路３２０は、いわゆるボルテージフォロアであり、分圧電圧ＶＢをバッファリングして分圧電圧ＶＢと同じ電圧（例えばオフセット電圧等の誤差を含んでもよい）を出力する。
【００４８】
第２のバッファー回路３３０は、正極入力端子（第１入力端子、第１入力ノード）がノードＮＡ１に接続される演算増幅器ＯＰ４を含む。演算増幅器ＯＰ４の負極入力端子（第２入力端子、第２入力ノード）と出力端子（出力ノード）はノードＮＡ３に接続される。即ち第２のバッファー回路３３０は、いわゆるボルテージフォロアであり、分圧電圧ＶＢをバッファリングして分圧電圧ＶＢと同じ電圧（例えばオフセット電圧等の誤差を含んでもよい）を出力する。
【００４９】
分圧回路３１０の出力ノードＮＡ１から後段の回路に電流が流れた場合、その電流が分圧回路３１０の中を流れて分圧電圧ＶＢに誤差が生じる（干渉影響）。この点、本実施形態では、第１のバッファー回路３２０と第２のバッファー回路３３０が、高入力インピーダンスで分圧電圧ＶＢを受けて、低出力インピーダンスで第１の信号ＳＢ１と第２の信号ＳＢ２を出力できる。これにより、分圧回路３１０とその後段の回路との間をインピーダンス変換により分離し、分圧電圧ＶＢの誤差を防ぐことができる。
【００５０】
また、交流成分抽出回路３４０は、第１の信号ＳＢ１が入力され（第１の信号ＳＢ１を受けて）、第１の信号ＳＢ１の交流成分を抽出するハイパスフィルター３４２を含む。
【００５１】
具体的には、ハイパスフィルター３４２はキャパシターＣＡＣと抵抗素子ＲＡＣを含む。キャパシターＣＡＣの一端は第１のバッファー回路３２０の出力ノードＮＡ２に接続され、他端はノードＮＡ４に接続される。抵抗素子ＲＡＣの一端はノードＮＡ４に接続され、他端は低電位側電源電圧ＶＳＳ（広義には基準電圧）のノードに接続される。このハイパスフィルター３４２は一次のパッシブフィルターであり、第１の信号ＳＢ１のうち通過帯域（カットオフ周波数より高い帯域）の信号ＳＨＦをノードＮＡ４に出力する。なお、ハイパスフィルター３４２はこの構成に限定されず、例えば２次以上のフィルターや、或いはアクティブフィルターであってもよい。
【００５２】
このように交流成分抽出回路３４０がハイパスフィルター３４２を含むことで、分圧電圧ＶＢから直流成分を除いて交流成分を抽出できる。ハイパスフィルター３４２のゲイン特性は通過帯域の平坦部においてゲインが１なので、その交流成分を減算回路３５０で減算したときに、分圧電圧ＶＢから交流成分を効果的に除去できる。
【００５３】
また、交流成分抽出回路３４０は、ハイパスフィルター３４２の出力信号ＳＨＦが第１の入力ノードＮＡ４（正極入力端子、第１入力端子）に入力される第１の演算増幅器ＯＰ１と、第１の演算増幅器ＯＰ１の第２の入力ノードＮＡ５（負極入力端子、第２入力端子）と第１の演算増幅器ＯＰ１の出力ノードＮＡ６との間に設けられる第１の抵抗素子ＲＡ１と、第１の演算増幅器ＯＰ１の第２の入力ノードＮＡ５と低電位側電源電圧ＶＳＳ（広義には基準電圧）のノードとの間に設けられる第２の抵抗素子ＲＡ２と、を含む。
【００５４】
演算増幅器ＯＰ１と抵抗素子ＲＡ１、ＲＡ２はいわゆる正転増幅器を構成しており、その正転増幅器はハイパスフィルター３４２の出力信号ＳＨＦを増幅して信号ＳＡＣを出力する。正転増幅器のゲイン（抵抗素子ＲＡ１、ＲＡ２の抵抗値）は、減算回路３５０で第２の信号ＳＢ２から交流成分の信号ＳＡＣを減算したときに、アナログ基準電圧ＶＲＦから交流成分（ノイズ）をできるだけ除去できるように設定すればよい。例えば、ハイパスフィルター３４２での減衰をキャンセルするゲインを設定してもよい。
【００５５】
このようにハイパスフィルター３４２の出力信号ＳＨＦを増幅することで、アナログ基準電圧ＶＲＦから交流成分を除去するために適切なゲインで交流成分を抽出できる。また、ハイパスフィルター３４２の出力信号ＳＨＦを高入力インピーダンスの正転増幅器で受けることができるので、パッシブフィルターであるハイパスフィルター３４２の周波数特性に影響を与えることなく交流成分を増幅できる。
【００５６】
また、減算回路３５０は、第２の演算増幅器ＯＰ２と、第２の信号ＳＢ２が入力されるノードＮＡ３と第２の演算増幅器ＯＰ２の第１の入力ノードＮＡ７（正極入力端子、第１入力端子）との間に設けられる第３の抵抗素子ＲＤ１と、第２の演算増幅器ＯＰ２の第１の入力ノードＮＡ７と低電位側電源電圧ＶＳＳ（広義には基準電圧）のノードとの間に設けられる第４の抵抗素子ＲＤ２と、交流成分抽出回路３４０の出力ノードＮＡ６と第２の演算増幅器ＯＰ２の第２の入力ノードＮＡ８（負極入力端子、第２入力端子）との間に設けられる第５の抵抗素子ＲＤ３と、第２の演算増幅器ＯＰ２の第２の入力ノードＮＡ８と第２の演算増幅器ＯＰ２の出力ノードＮＡ９との間に設けられる第６の抵抗素子ＲＤ４と、を含む。
【００５７】
演算増幅器ＯＰ２と抵抗素子ＲＤ１〜ＲＤ４はいわゆるアナログ減算回路（差動入力でシングルエンド出力の増幅回路）を構成しており、そのアナログ減算回路は第２の信号ＳＢ２と信号ＳＡＣの差分を増幅してアナログ基準電圧ＶＲＦを出力する。アナログ減算回路のゲイン（抵抗素子ＲＤ１〜ＲＤ４の抵抗値）は任意であるが、例えばゲインを１（ＲＤ１＝ＲＤ２＝ＲＤ３＝ＲＤ４）に設定すればよい。
【００５８】
このように第２の信号ＳＢ２と信号ＳＡＣの差分を求めることでアナログ基準電圧ＶＲＦの交流成分を低減できる。この点について図４を用いて具体的に説明する。図４は、分圧電圧がＶＢ＝ＶＤＤ／２であり、交流成分抽出回路３４０のゲインが１であり、減算回路３５０のゲインが１である場合の波形例である。図４に示すように電源電圧ＶＤＤに電圧ｖｄ（ＶＤＤの直流成分）を中心とする±１％×ｖｄの振幅のノイズが加わったとする。この場合、分圧電圧ＶＢは０．５ｖｄの直流成分に±０．５％×ｖｄの振幅のノイズが加わったものとなる。交流成分抽出回路３４０の出力信号ＳＡＣは、分圧電圧ＶＢのノイズ（交流成分）である±０．５％×ｖｄの振幅の信号となり、直流成分は０Ｖとなる。ＶＲＦ＝ＳＢ２−ＳＡＣ、ＳＢ２＝ＶＢなので、ＶＲＦ＝ＶＢ−ＳＡＣ＝（０．５ｖｄ±０．５％×ｖｄ）−（±０．５％×ｖｄ）＝０．５ｖｄとなり、交流成分を除去（直流成分を抽出）したアナログ基準電圧ＶＲＦが得られる。
【００５９】
４．第２構成例
図５に、本実施形態のアナログ基準電圧生成回路３００の第２構成例を示す。図５のアナログ基準電圧生成回路３００は、分圧回路３１０、第１のバッファー回路３２０、第２のバッファー回路３３０、交流成分抽出回路３４０、減算回路３５０、ローパスフィルター３６０を含む。なお、第１構成例で説明した構成要素と同一の構成要素については同一の符号を付し、適宜説明を省略する。
【００６０】
ローパスフィルター３６０は、減算回路３５０からのアナログ基準電圧ＶＲＦ’をローパスフィルター処理して、そのローパスフィルター処理後のアナログ基準電圧ＶＲＦを出力する。
【００６１】
具体的には、ローパスフィルター３６０は抵抗素子ＲＱとキャパシターＣＱを含む。抵抗素子ＲＱの一端は減算回路３５０の出力ノードＮＡ９に接続され、他端はノードＮＡ１０に接続される。キャパシターＣＱの一端はノードＮＡ１０に接続され、他端は低電位側電源電圧ＶＳＳのノードに接続される。このローパスフィルター３６０は一次のパッシブフィルターであり、ローパスフィルター処理したアナログ基準電圧ＶＲＦをノードＮＡ１０に出力する。
【００６２】
図６に、演算増幅器ＯＰ２（又は演算増幅器ＯＰ１）のゲイン周波数特性ＧＣＤと、ローパスフィルター３６０のゲイン周波数特性ＧＣＱとを模式的に示す。ゲイン周波数特性ＧＣＤのカットオフ周波数をｆｃｄとし、ゲイン周波数特性ＧＣＱのカットオフ周波数をｆｃｑとした場合、ｆｃｄ＜ｆｃｑであることが望ましい。ローパスフィルター３６０は減算回路３５０の帰還ループの位相補償（安定性）に関わるので、ｆｃｄ＜ｆｃｑとすることで位相補償への影響（発振の可能性）を低減できる。
【００６３】
減算回路３５０の帯域（カットオフ周波数ｆｃｄ）より高い周波数では減算回路３５０の帰還ループのゲインが下がる（又は位相が回る）ので、減算が正しく行われず、ノイズが通過してしまう。この点、本実施形態では、減算回路３５０の後段にローパスフィルター３６０を設けることで、減算回路３５０を通過したノイズを低減できる。これにより、アナログ基準電圧ＶＲＦの交流成分（ノイズ）を、より高い周波数帯域にわたって低減できる。
【００６４】
５．電子機器、ジャイロセンサー、回路装置
図７に、本実施形態のアナログ基準電圧生成回路３００が適用された回路装置２０、この回路装置２０を含むジャイロセンサー５１０（広義には物理量センサー、物理量検出装置）、このジャイロセンサー５１０を含む電子機器５００の詳細な構成例を示す。以下では、回路装置がジャイロセンサーにおける角速度検出用の回路装置である場合を例に説明するが、本実施形態のアナログ基準電圧生成回路３００は種々の用途の回路装置に適用することが可能である。
【００６５】
なお回路装置２０、電子機器５００、ジャイロセンサー５１０は図７の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。また本実施形態の電子機器５００としては、デジタルカメラ、ビデオカメラ、スマートフォン、携帯電話機、カーナビゲーションシステム、ロボット、生体情報検出装置、ゲーム機、時計、健康器具、或いは携帯型情報端末等の種々の機器を想定できる。また以下では、物理量トランスデューサー（角速度センサー素子）が圧電型の振動片（振動ジャイロ）であり、センサーがジャイロセンサーである場合を例にとり説明するが、本発明はこれに限定されない。例えばシリコン基板などから形成された静電容量検出方式の振動ジャイロや、角速度情報と等価な物理量や角速度情報以外の物理量を検出する物理量トランスデューサー等にも本発明は適用可能である。
【００６６】
電子機器５００は、ジャイロセンサー５１０と処理部５２０を含む。またメモリー５３０、操作部５４０、表示部５５０を含むことができる。ＣＰＵ、ＭＰＵ等で実現される処理部５２０（処理装置）は、ジャイロセンサー５１０等の制御や電子機器５００の全体制御を行う。また処理部５２０は、ジャイロセンサー５１０により検出された角速度情報（広義には物理量情報）に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、ＧＰＳ自律航法などのための処理を行う。メモリー５３０（ＲＯＭ、ＲＡＭ等）は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能したりする。操作部５４０はユーザーが電子機器５００を操作するためのものであり、表示部５５０は種々の情報をユーザーに表示する。
【００６７】
ジャイロセンサー５１０は、振動片１０と回路装置２０と処理装置１１０を含む。振動片１０（広義には物理量トランスデューサー、角速度センサー素子）は、水晶などの圧電材料の薄板から形成される圧電型振動片である。具体的には、振動片１０は、Ｚカットの水晶基板により形成されたダブルＴ字型の振動片である。
【００６８】
回路装置２０は、駆動回路３０、検出回路６０、アナログ基準電圧生成回路３００、制御部１４０を含む。回路装置２０は例えば半導体集積回路装置で実現される。なお、これらの構成要素の一部を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。
【００６９】
駆動回路３０は、駆動信号ＤＱを出力して振動片１０を駆動する。例えば振動片１０からフィードバック信号ＤＩを受け、これに対応する駆動信号ＤＱを出力することで、振動片１０を励振させる。検出回路６０は、駆動信号ＤＱにより駆動される振動片１０から検出信号ＩＱ１、ＩＱ２（検出電流、電荷）を受け、検出信号ＩＱ１、ＩＱ２から、振動片１０に印加された物理量に応じた所望信号（コリオリ力信号）を検出（抽出）する。アナログ基準電圧生成回路３００は検出回路６０にアナログ基準電圧ＶＲＦを供給する。制御部１４０は、回路装置２０の制御処理を行う。この制御部１４０は、ロジック回路（ゲートアレイ等）やプロセッサー等により実現できる。回路装置２０での各種のスイッチ制御やモード設定等はこの制御部１４０により行われる。
【００７０】
処理装置１１０は、検出回路６０により検出されたアナログの所望信号をデジタル信号に変換するＡ／Ｄ変換回路１１２を含む。処理装置１１０は、Ａ／Ｄ変換回路１１２からのデジタル信号に対してデジタルフィルター処理やデジタル補正処理などのデジタル信号処理を行う。デジタル補正処理としては、例えばゼロ点補正処理や感度補正処理などがある。処理装置１１０は例えばＤＳＰ（Digital Signal processor）等の種々のプロセッサーを用いることが可能であり、例えば半導体集積回路装置で実現される。なお、処理装置１１０を省略し、その機能を処理部５２０に含めてもよい。
【００７１】
振動片１０は、基部１と、連結腕２、３と、駆動腕４、５、６、７と、検出腕８、９を有する。矩形状の基部１に対して＋Ｙ軸方向、−Ｙ軸方向に検出腕８、９が延出している。また基部１に対して−Ｘ軸方向、＋Ｘ軸方向に連結腕２、３が延出している。そして連結腕２に対して＋Ｙ軸方向、−Ｙ軸方向に駆動腕４、５が延出しており、連結腕３に対して＋Ｙ軸方向、−Ｙ軸方向に駆動腕６、７が延出している。なおＸ軸、Ｙ軸、Ｚ軸は振動方向を示すものである。
【００７２】
駆動回路３０からの駆動信号ＤＱは、駆動腕４、５の上面に設けられた駆動電極と、駆動腕６、７の側面に設けられた駆動電極に入力される。また駆動腕４、５の側面に設けられた駆動電極と、駆動腕６、７の上面に設けられた駆動電極からの信号が、フィードバック信号ＤＩとして駆動回路３０に入力される。また検出腕８、９の上面に設けられた検出電極からの信号が、検出信号ＩＱ１、ＩＱ２として検出回路６０に入力される。なお検出腕８、９の側面に設けられたコモン電極は例えば接地される。
【００７３】
駆動回路３０により交流の駆動信号ＤＱが印加されると、駆動腕４、５、６、７は、逆圧電効果により矢印Ａに示すような屈曲振動（励振振動）を行う。即ち、駆動腕４、６の先端が互いに接近と離間を繰り返し、駆動腕５、７の先端も互いに接近と離間を繰り返す屈曲振動を行う。このとき駆動腕４、５と駆動腕６、７とが、基部１の重心位置を通るＹ軸に対して線対称の振動を行っているので、基部１、連結腕２、３、検出腕８、９はほとんど振動しない。
【００７４】
この状態で、振動片１０に対してＺ軸を回転軸とした角速度が加わると（振動片１０がＺ軸回りで回転すると）、コリオリ力により駆動腕４、５、６、７は矢印Ｂに示すように振動する。即ち、矢印Ａの方向とＺ軸の方向とに直交する矢印Ｂの方向のコリオリ力が、駆動腕４、５、６、７に働くことで、矢印Ｂの方向の振動成分が発生する。この矢印Ｂの振動が連結腕２、３を介して基部１に伝わり、検出腕８、９が矢印Ｃの方向で屈曲振動を行う。この検出腕８、９の屈曲振動による圧電効果で発生した電荷信号が、検出信号ＩＱ１、ＩＱ２として検出回路６０に入力される。ここで、駆動腕４、５、６、７の矢印Ｂの振動は、基部１の重心位置に対して周方向の振動であり、検出腕８、９の振動は、矢印Ｂとは周方向で反対向きの矢印Ｃの方向での振動である。検出信号ＩＱ１、ＩＱ２は、駆動信号ＤＱに対して位相が９０度だけずれた信号になる。
【００７５】
例えば、Ｚ軸回りでの振動片１０（ジャイロセンサー）の角速度をωとし、質量をｍとし、振動速度をｖとすると、コリオリ力はＦｃ＝２ｍ・ｖ・ωと表される。従って検出回路６０が、コリオリ力に応じた信号である所望信号を検出することで、角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部５２０は、手振れ補正、姿勢制御、或いはＧＰＳ自律航法等のための種々の処理を行うことができる。
【００７６】
なお図７では、振動片１０がダブルＴ字型である場合の例を示しているが、本実施形態の振動片１０はこのような構造に限定されない。例えば音叉型、Ｈ型等であってもよい。また振動片１０の圧電材料は、水晶以外のセラミックスやシリコン等の材料であってもよい。
【００７７】
図８に、回路装置２０の駆動回路３０、検出回路６０の詳細な構成例を示す。
【００７８】
駆動回路３０は、振動片１０からのフィードバック信号ＤＩが入力される増幅回路３２と、自動ゲイン制御を行うゲイン制御回路４０と、駆動信号ＤＱを振動片１０に出力する駆動信号出力回路５０を含む。また同期信号ＳＹＣを検出回路６０に出力する同期信号出力回路５２を含む。なお、駆動回路３０の構成は図８に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。
【００７９】
増幅回路３２（Ｉ／Ｖ変換回路）は、振動片１０からのフィードバック信号ＤＩを増幅する。例えば振動片１０からの電流の信号ＤＩを電圧の信号ＤＶに変換して出力する。この増幅回路３２は、演算増幅器、帰還抵抗素子、帰還キャパシターなどにより実現できる。
【００８０】
駆動信号出力回路５０は、増幅回路３２による増幅後の信号ＤＶに基づいて、駆動信号ＤＱを出力する。例えば駆動信号出力回路５０が、矩形波（又は正弦波）の駆動信号を出力する場合には、駆動信号出力回路５０はコンパレーター等により実現できる。
【００８１】
ゲイン制御回路４０（ＡＧＣ：Auto Gain Controller）は、駆動信号出力回路５０に制御電圧ＤＳを出力して、駆動信号ＤＱの振幅を制御する。具体的には、ゲイン制御回路４０は、信号ＤＶを監視して、発振ループのゲインを制御する。例えば駆動回路３０では、ジャイロセンサーの感度を一定に保つために、振動片１０（駆動用振動片）に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路４０が設けられる。ゲイン制御回路４０は、振動片１０からのフィードバック信号ＤＩの振幅（振動片の振動速度ｖ）が一定になるように、ゲインを可変に自動調整する。このゲイン制御回路４０は、増幅回路３２の出力信号ＤＶを全波整流する全波整流器や、全波整流器の出力信号の積分処理を行う積分器などにより実現できる。
【００８２】
同期信号出力回路５２は、増幅回路３２による増幅後の信号ＤＶを受け、同期信号ＳＹＣ（参照信号）を検出回路６０に出力する。この同期信号出力回路５２は、正弦波（交流）の信号ＤＶの２値化処理を行って矩形波の同期信号ＳＹＣを生成するコンパレーターや、同期信号ＳＹＣの位相調整を行う位相調整回路（移相器）などにより実現できる。
【００８３】
検出回路６０は、電荷電圧変換回路６１、６２（Ｑ／Ｖ変換回路）、差動増幅回路６３、同期検波回路８１、オフセット調整回路６４、フィルター回路６５、感度調整回路６６、出力回路６７を含む。
【００８４】
電荷電圧変換回路６１、６２は、振動片１０からの第１、第２の検出信号ＩＱ１、ＩＱ２を受けて、電荷電圧変換を行い、電圧の信号ＶＱ１、ＶＱ２を出力する。電荷電圧変換回路６１、６２は、正極入力端子にアナログ基準電圧ＶＲＦが入力される演算増幅器や、その演算増幅器の出力端子と負極入力端子の間に設けられるフィードバックキャパシターなどにより実現できる。
【００８５】
差動増幅回路６３は、信号ＶＱ１、ＶＱ２の差分を増幅して電圧の信号ＶＳＺを出力する。差動増幅回路６３は、演算増幅器や抵抗素子などで実現でき、例えば図１の増幅回路４００と同様の構成で実現できる。アナログ基準電圧ＶＲＦは、例えば演算増幅器の正極入力端子に一端が接続される抵抗素子の他端に入力される。
【００８６】
同期検波回路８１は、駆動回路３０からの同期信号ＳＹＣに基づいて信号ＶＳＺの同期検波を行い、電圧の信号ＶＤＫを出力する。同期検波回路８１は、反転増幅回路（演算増幅器や抵抗素子など）で構成されるスイッチ回路や、スイッチ回路の出力信号を平滑化するフィルター（抵抗素子やキャパシターなど）などで実現できる。アナログ基準電圧ＶＲＦは、例えば反転増幅回路の演算増幅器の正極入力端子に入力される。
【００８７】
オフセット調整回路６４は、信号ＶＤＫのＤＣオフセットを調整して電圧の信号ＶＤＦを出力する。オフセット調整回路６４は、演算増幅器や可変抵抗回路などで実現できる。可変抵抗回路の一端は演算増幅器の出力端子に接続され、他端にはアナログ基準電圧ＶＲＦが入力される。可変抵抗回路は分圧比を可変に調整でき、その分圧電圧は演算増幅器の負極入力端子に入力される。
【００８８】
フィルター回路６５は信号ＶＤＦをローパスフィルター処理して電圧の信号ＶＦＬを出力する。フィルター回路６５は、ＳＣＦ（Switched Capacitor Filter）などで実現できる。アナログ基準電圧ＶＲＦは、ＳＣＦのアナログ基準電圧として入力される。
【００８９】
感度調整回路６６は、角速度の検出感度を調整する回路であり、電源電圧ＶＤＤに比例するゲインで信号ＶＦＬの振幅を増幅して、電圧の信号ＶＫＣを出力する。感度調整回路６６は、演算増幅器や抵抗素子や可変抵抗回路などで実現できる。アナログ基準電圧ＶＲＦは、感度調整回路６６のアナログ基準電圧として入力される。
【００９０】
出力回路６７は、信号ＶＫＣをバッファリングして信号ＶＯＵＴを出力する。信号ＶＯＵＴは角速度情報を含む信号であり、信号ＶＯＵＴとアナログ基準電圧ＶＲＦの差分が角速度に比例する。出力回路６７は、ローパスフィルター（抵抗素子やキャパシターなど）や、ボルテージフォロア（演算増幅器）などで実現できる。アナログ基準電圧ＶＲＦは、ローパスフィルターのアナログ基準電圧として入力される。
【００９１】
以上のように本実施形態の回路装置２０は、アナログ基準電圧生成回路３００と、アナログ基準電圧生成回路３００からのアナログ基準電圧ＶＲＦがアナログ基準電圧入力ノードに入力される増幅回路と、を含む。アナログ基準電圧入力ノードは、上述の検出回路６０に含まれる各回路においてアナログ基準電圧ＶＲＦが入力されるノードのことである。
【００９２】
このように、アナログ基準電圧生成回路３００によりノイズが低減されたアナログ基準電圧ＶＲＦが回路装置２０の増幅回路に入力されることで、アナログ基準電圧ＶＲＦのノイズに起因するＳ／Ｎ低下を抑制できる。
【００９３】
また本実施形態の回路装置２０は、検出回路６０を含む。検出回路６０は、アナログ基準電圧生成回路３００からのアナログ基準電圧ＶＲＦがアナログ基準電圧入力ノードに入力される増幅回路を有し、物理量トランスデューサー（振動片１０）から出力される物理量に応じた検出信号ＩＱ１、ＩＱ２に基づいて、物理量に対応する物理量情報（信号ＶＯＵＴ）を出力する。
【００９４】
検出回路６０に含まれる増幅回路は、電荷電圧変換回路６１、６２、差動増幅回路６３、感度調整回路６６、オフセット調整回路６４、同期検波回路８１、及びフィルター回路６５の少なくとも１つに含まれる増幅回路である。
【００９５】
このように、物理量センサーにおいて物理量を検出する検出回路６０に、アナログ基準電圧生成回路３００からのアナログ基準電圧ＶＲＦを供給することで、物理量センサーの電源供給ラインにノイズが重畳した場合でも、その影響を受けずに物理量を検出できる。例えば、外乱ノイズに対する耐性を要求される車載用途等においても、物理量の検出精度（例えばジャイロセンサー５１０における角速度信号のＳ／Ｎ）を向上できる。また、検出回路６０は多段の増幅回路を含んでおり、アナログ基準電圧ＶＲＦから各段の出力に伝搬したノイズが後段の増幅回路で増幅されていく。この点、本実施形態ではアナログ基準電圧ＶＲＦのノイズが低減されているため、このような多段の増幅回路においてノイズ低減の効果が大きい。
【００９６】
６．移動体、電子機器
図９に、本実施形態の回路装置２０を含む移動体、電子機器の例を示す。本実施形態の回路装置２０は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。
【００９７】
自動車２０６は、移動体の具体例として概略的に示したものである。自動車２０６には、振動片１０と回路装置２０を有するジャイロセンサー５１０（センサー）が組み込まれている。ジャイロセンサー５１０は車体２０７の姿勢を検出することができる。ジャイロセンサー５１０の検出信号は車体姿勢制御装置２０８に供給される。車体姿勢制御装置２０８は例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪２０９のブレーキを制御したりすることができる。その他、こういった姿勢制御は二足歩行ロボットや航空機、ヘリコプター等の各種の移動体において利用されることができる。姿勢制御の実現にあたってジャイロセンサー５１０は組み込まれることができる。
【００９８】
デジタルスチルカメラ６１０、生体情報検出装置６２０は、電子機器の具体例として概略的に示したものである。このように、本実施形態の回路装置２０はデジタルスチルカメラ６１０や生体情報検出装置６２０（ウェアラブル健康機器。例えば脈拍計、歩数計、活動量計等）などの種々の電子機器に適用できる。例えばデジタルスチルカメラ６１０においてジャイロセンサーや加速度センサーを用いた手ぶれ補正等を行うことができる。また生体情報検出装置６２０において、ジャイロセンサーや加速度センサーを用いて、ユーザーの体動を検出したり、運動状態を検出したりできる。
【００９９】
ロボット６３０は、移動体又は電子機器の具体例として概略的に示したものである。このように、本実施形態の回路装置２０はロボット６３０の可動部（アーム、関節）や本体部にも適用できる。ロボット６３０は、移動体（走行・歩行ロボット）、電子機器（非走行・非歩行ロボット）のいずれも想定できる。走行・歩行ロボットの場合には、例えば自律走行に本実施形態の回路装置２０を利用できる。
【０１００】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。またアナログ基準電圧生成回路、振動片、回路装置、物理量センサー、電子機器、移動体の構成・動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１０１】
１…基部、２，３…連結腕、４〜７…駆動腕、８，９…検出腕、１０…振動片、
２０…回路装置、３０…駆動回路、３２…増幅回路、４０…ゲイン制御回路、
５０…駆動信号出力回路、５２…同期信号出力回路、６０…検出回路、
６１，６２…電荷電圧変換回路、６３…差動増幅回路、６４…オフセット調整回路、
６５…フィルター回路、６６…感度調整回路、６７…出力回路、８１…同期検波回路、
１１０…処理装置、１１２…Ａ／Ｄ変換回路、１４０…制御部、２０６…自動車、
２０７…車体、２０８…車体姿勢制御装置、２０９…車輪、
３００…アナログ基準電圧生成回路、３１０…分圧回路、
３２０…第１のバッファー回路、３３０…第２のバッファー回路、
３４０…交流成分抽出回路、３４２…ハイパスフィルター、３５０…減算回路、
３６０…ローパスフィルター、４００…増幅回路、５００…電子機器、
５１０…ジャイロセンサー、５２０…処理部、５３０…メモリー、５４０…操作部、
５５０…表示部、６１０…デジタルスチルカメラ、６２０…生体情報検出装置、
６３０…ロボット、
ＩＱ１，ＩＱ２…検出信号、ＯＰ１…第１の演算増幅器、ＯＰ２…第２の演算増幅器、
ＲＡ１…第１の抵抗素子、ＲＡ２…第２の抵抗素子、ＲＤ１…第３の抵抗素子、
ＲＤ２…第４の抵抗素子、ＲＤ３…第５の抵抗素子、ＲＤ４…第６の抵抗素子、
ＶＢ…分圧電圧、ＶＤＤ…電源電圧、ＶＲＦ…アナログ基準電圧
【図１】
2017050664.tif 000003
【図２】
2017050664.tif 000004
【図３】
2017050664.tif 000005
【図４】
2017050664.tif 000006
【図５】
2017050664.tif 000007
【図６】
2017050664.tif 000008
【図７】
2017050664.tif 000009
【図８】
2017050664.tif 000010
【図９】
2017050664.tif 000011