(57)【要約】【課題】ディープトレンチ内に形成される酸化膜の膜厚の変動を抑制することができる半導体装置およびその製造方法を提供する。【解決手段】ディープトレンチＴＲの内壁を加熱しながら酸化することにより第１のシリコン酸化膜ＯＸ１がディープトレンチＴＲの内壁に形成される。この後、ディープトレンチＴＲ内において第１のシリコン酸化膜ＯＸ１を覆うように常圧ＣＶＤおよびプラズマＣＶＤの少なくともいずれかを用いて第２のシリコン酸化膜ＯＸ２が形成される。【選択図】図２
2017183396.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の基板領域と、前記基板領域上に位置する第２導電型のエピタキシャル領域とを有し、シリコンを含む材質よりなる半導体基板を準備する工程と、
前記半導体基板の表面に前記エピタキシャル領域を貫通して前記基板領域に達する溝を形成する工程と、
前記溝の内壁を加熱しながら酸化することにより第１のシリコン酸化膜を前記溝の前記内壁に形成する工程と、
前記溝内において、前記第１のシリコン酸化膜を覆うように常圧ＣＶＤおよびプラズマＣＶＤの少なくともいずれかを用いて第２のシリコン酸化膜を形成する工程と、
前記溝内を埋め込むように埋め込み層を形成する工程とを備えた、半導体装置の製造方法。
【請求項２】
前記半導体基板の前記表面上に、前記半導体基板に達する開口部を有する絶縁膜を形成する工程をさらに備え、
前記絶縁膜をマスクとして前記半導体基板をエッチングすることにより、前記開口部の下に前記溝が形成される、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２のシリコン酸化膜は、前記絶縁膜の表面上を覆うように、前記開口部内においては前記絶縁膜の側壁を覆うように、かつ前記溝内においては前記第１のシリコン酸化膜を覆うように形成される、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第２のシリコン酸化膜を形成した後に異方性エッチングを施すことにより、前記溝の底部における前記第２のシリコン酸化膜と前記第１のシリコン酸化膜とを除去して前記基板領域内の一部領域を露出させるとともに、前記溝の側壁に前記第１のシリコン酸化膜と前記第２のシリコン酸化膜とを残存させ、かつ前記開口部内においては前記絶縁膜の側壁に前記第２のシリコン酸化膜を残存させる工程をさらに備えた、請求項３に記載の半導体装置の製造方法。
【請求項５】
前記基板領域の前記一部領域に第１導電型の不純物を導入することにより、前記一部領域に前記基板領域よりも高い第１導電型の不純物濃度を有する不純物領域を形成する工程をさらに備えた、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記埋め込み層は、導電層であり、かつ前記不純物領域を接することにより前記不純物領域を介在して前記基板領域と電気的に接続される、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記溝は３μｍ以上の深さとなるように形成される、請求項１に記載の半導体装置の製造方法。
【請求項８】
前記溝は、前記溝の幅に対する深さの比であるアスペクト比が８以上となるように形成される、請求項１に記載の半導体装置の製造方法。
【請求項９】
表面を有し、第１導電型の基板領域と、前記基板領域の前記表面側に位置する第２導電型のエピタキシャル領域とを有し、かつ前記表面から前記エピタキシャル領域を貫通して前記基板領域に達する溝を有する半導体基板と、
前記半導体基板の前記表面上に形成され、かつ前記溝に通じる開口部を有する絶縁膜と、
前記溝の側壁において前記半導体基板と接する第１シリコン酸化膜と、
前記開口部内において前記絶縁膜の側壁に接し、かつ前記溝内において前記第１シリコン酸化膜に接する第２シリコン酸化膜と、
前記溝内および前記開口部内を埋め込む埋め込み層とを備え、
前記第１シリコン酸化膜は、前記溝の側壁に沿う第１部分と、前記溝の底壁に沿う第２部分とを有し、前記第２部分は前記第１部分に対して屈曲しており、
前記第２部分の上に前記第２シリコン酸化膜が形成されている、半導体装置。
【請求項１０】
前記半導体基板は、前記溝の上端部において角部を丸められたラウンド形状を有し、
前記第１シリコン酸化膜は、ラウンド形状の前記上端部に接している、請求項９に記載の半導体装置。
【請求項１１】
前記溝は３μｍ以上の深さを有している、請求項９に記載の半導体装置。
【請求項１２】
前記溝は、前記溝の幅に対する深さの比であるアスペクト比が８以上となる形状を有している、請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来、半導体装置の素子分離方法として、ディープトレンチアイソレーション（ＤＴＩ）構造を用いた技術が知られている。この素子分離方法では、ＤＴＩ構造に素子分離の機能を持たせるため、ディープトレンチの内面に絶縁膜が形成される。
【０００３】
このようなＤＴＩ構造を有する半導体装置は、たとえば特開２０００−２６９３１７号公報、特開２０１１−７１３０４号公報などに記載されている。上記２つの公報では、ディープトレンチの側壁に酸化技術で酸化膜が形成され、次いでＬＰ−ＣＶＤ（Low  Pressure-Chemical  Vapor  Deposition）技術によりＴＥＯＳ（Tetra  Ethyl  Ortho  Silicate）酸化膜が形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２６９３１７号公報
【特許文献２】特開２０１１−７１３０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら上記公報に記載のＤＴＩ構造では、製品毎にディープトレンチのパターン密度が変化した場合、ディープトレンチ内に形成される酸化膜の膜厚が変動する。具体的には、ディープトレンチのパターン密度が高い場合にはディープトレンチ内の酸化膜の膜厚が薄くなり、そのパターン密度が低い場合にはディープトレンチ内の酸化膜の膜厚が厚くなる。ディープトレンチ内の酸化膜の厚みが薄くなると、ＤＴＩ構造に要求される絶縁耐圧を満足できない可能性がある。またディープトレンチ内の酸化膜の厚みが厚くなると、ディープトレンチ内の埋め込む導電層の埋め込み特性が悪化する可能性がある。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態の半導体装置の製造方法によれば、溝の内壁を加熱しながら酸化することにより第１のシリコン酸化膜が溝の内壁に形成される。この後、溝内において第１のシリコン酸化膜を覆うように常圧ＣＶＤおよびプラズマＣＶＤの少なくともいずれかを用いて第２のシリコン酸化膜が形成される。
【０００８】
一実施の形態の半導体装置によれば、第１のシリコン酸化膜は、溝の側壁に沿う第１部分と、溝の底壁に沿う第２部分とを有し、第２部分は第１部分に対して屈曲している。この第２部分の上に第２のシリコン酸化膜が形成されている。
【発明の効果】
【０００９】
前記一実施の形態によれば、ディープトレンチ内に形成される酸化膜の膜厚の変動を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】一実施の形態における半導体装置の構成を概略的に示す平面図である。
【図２】図１のＩＩ−ＩＩ線に沿う概略断面図である。
【図３】図２のディープトレンチの周囲を拡大して示す断面図である。
【図４】一実施の形態における半導体装置の製造方法の第１工程を示す概略断面図である。
【図５】一実施の形態における半導体装置の製造方法の第２工程を示す概略断面図である。
【図６】一実施の形態における半導体装置の製造方法の第３工程を示す概略断面図である。
【図７】一実施の形態における半導体装置の製造方法の第４工程を示す概略断面図である。
【図８】一実施の形態における半導体装置の製造方法の第５工程を示す概略断面図である。
【図９】一実施の形態における半導体装置の製造方法の第６工程を示す概略断面図である。
【図１０】一実施の形態における半導体装置の製造方法の第７工程を示す概略断面図である。
【図１１】一実施の形態における半導体装置の製造方法の第８工程を示す概略断面図である。
【図１２】一実施の形態における半導体装置の製造方法の第９工程を示す概略断面図である。
【図１３】一実施の形態における半導体装置の製造方法の第１０工程を示す概略断面図である。
【図１４】一実施の形態における半導体装置の製造方法の第１１工程を示す概略断面図である。
【発明を実施するための形態】
【００１１】
以下、実施の形態について図に基づいて説明する。
図１に示されるように、本実施の形態の半導体装置ＣＨＩは、チップ状態であり、半導体基板を有している。半導体基板の表面には、バイポーラトランジスタ、ＭＯＳ（Metal  Oxide  Semiconductor）トランジスタ、ＭＯＳ容量、ダイオード、ＪＦＥＴ（Junction  Field  Effect  Transistor）、拡散層抵抗、多結晶シリコン抵抗などの各形成領域が配置されている。
【００１２】
これら複数の形成領域の各々は、平面視（半導体基板の表面に垂直な方向から見た視点）においてＤＴＩ構造によって各形成領域ごとに取り囲まれている。これにより各形成領域は、ＤＴＩ構造によって互いに電気的に分離されている。
【００１３】
図２に示されるように、半導体装置ＣＨＩは、半導体基板ＳＢと、半導体基板ＳＢに形成された各素子（たとえばバイポーラトランジスタＢＴ）と、各素子を互いに電気的に分離するＤＴＩ構造ＤＴＩとを主に有している。
【００１４】
半導体基板ＳＢには、ｐ型の基板領域ＳＲが形成されている。半導体基板ＳＢには、基板領域ＳＲよりも表面ＭＳ側にｎ型のエピタキシャル領域ＥＰが形成されている。バイポーラトランジスタＢＴの形成領域においては、この半導体基板ＳＢにバイポーラトランジスタＢＴが形成されている。
【００１５】
バイポーラトランジスタＢＴは、ｐ型のコレクタ領域ＣＲと、ｎ型のベース領域ＢＲと、ｐ型のエミッタ領域ＥＲとを有している。ベース領域ＢＲは、エピタキシャル領域ＥＰよりなっている。
【００１６】
コレクタ領域ＣＲは、半導体基板ＳＢの表面に形成されている。コレクタ領域ＣＲの底部および側部は、エピタキシャル領域ＥＰ（ベース領域ＢＲ）に接している。これによりコレクタ領域ＣＲは、ベース領域ＢＲとｐｎ接合を構成している。
【００１７】
エミッタ領域ＥＲは、半導体基板ＳＢの表面ＭＳからエピタキシャル領域ＥＰ（ベース領域ＢＲ）を貫通して基板領域ＳＲに達するように形成されている。これによりエミッタ領域ＥＲは、ベース領域ＢＲとｐｎ接合を構成している。以上より、コレクタ領域ＣＲ、ベース領域ＢＲおよびエミッタ領域ＥＲはｐｎｐ型のバイポーラトランジスタＢＴを構成している。
【００１８】
半導体基板ＳＢの表面ＭＳ上に、エミッタ電極ＥＣが形成されている。エミッタ電極ＥＣは、エミッタ領域ＥＲに接している。エミッタ電極ＥＣ以外の半導体基板ＳＢの表面ＭＳには絶縁膜ＩＬ１が形成されている。この絶縁膜ＩＬ１は、たとえばシリコン酸化膜である。
【００１９】
エミッタ電極ＥＣ、絶縁膜ＩＬ１などの上を覆うように層間絶縁膜ＭＩが形成されている。層間絶縁膜ＭＩは、たとえばシリコン酸化膜よりなっている。上記の絶縁膜ＩＬ１、ＭＩには開口部ＭＩａが形成されている。この開口部ＭＩａは、ＤＴＩ構造ＤＴＩの真上に位置している。
【００２０】
上記バイポーラトランジスタＢＴを他の素子から電気的に分離するためにＤＴＩ構造が半導体基板ＳＢに形成されている。ＤＴＩ構造は、図１に示されるように、半導体基板ＳＢの表面ＭＳにおいてバイポーラトランジスタＢＴの形成領域の周囲を取り囲むように形成されている。
【００２１】
図２に示されるように、ＤＴＩ構造は、ディープトレンチ（溝）ＴＲと、第１および第２のシリコン酸化膜ＯＸ１、ＯＸ２と、埋め込み導電層ＢＤとを有している。
【００２２】
ディープトレンチＴＲは、半導体基板ＳＢの表面ＭＳに形成されている。ディープトレンチＴＲは、表面ＭＳからエピタキシャル領域ＥＰを貫通して基板領域ＳＲに達している。
【００２３】
第１のシリコン酸化膜ＯＸ１は、熱酸化法により形成された熱酸化膜である。第１のシリコン酸化膜ＯＸ１は、ディープトレンチＴＲの内壁（側壁、底壁）に接するように形成されている。具体的には、ディープトレンチＴＲは、表面ＭＳからディープトレンチＴＲの底壁までの全体に亘るディープトレンチＴＲの側壁において半導体基板ＳＢと接している。第１のシリコン酸化膜ＯＸ１は、ディープトレンチＴＲの底壁において半導体基板ＳＢに接しており、かつ半導体基板ＳＢ（基板領域ＳＲ）の一部を露出している。
【００２４】
第２のシリコン酸化膜ＯＸ２は、プラズマＣＶＤおよび常圧ＣＶＤの少なくともいずれかにより形成されたＣＶＤ酸化膜である。第２のシリコン酸化膜ＯＸ２は、絶縁膜ＭＩの上面からディープトレンチＴＲの底壁まで延びている。第２のシリコン酸化膜ＯＸ２は、絶縁膜ＩＬ１、ＭＩの開口部ＭＩａにおいて絶縁膜ＩＬ１および絶縁膜ＭＩの双方に接している。また第２のシリコン酸化膜ＯＸ２は、ディープトレンチＴＲ内において第１のシリコン酸化膜ＯＸ１に接している。第２のシリコン酸化膜ＯＸ２は、ディープトレンチＴＲの底壁において半導体基板ＳＢ（基板領域ＳＲ）の一部を露出している。
【００２５】
埋め込み導電層ＢＤは、ディープトレンチＴＲ内を埋め込んでいる。埋め込み導電層ＢＤは、たとえばタングステン（Ｗ）などの金属、または不純物が導入された多結晶シリコン（ドープド多結晶シリコン）よりなっている。埋め込み導電層ＢＤは、ディープトレンチＴＲ内において、第２のシリコン酸化膜ＯＸ２の表面に接している。埋め込み導電層ＢＤは、ディープトレンチＴＲの底壁において第１および第２のシリコン酸化膜ＯＸ１、ＯＸ２から露出した半導体基板ＳＢ（基板領域ＳＲ）の一部に接している。
【００２６】
第１および第２のシリコン酸化膜ＯＸ１、ＯＸ２から露出した半導体基板ＳＢ（基板領域ＳＲ）の一部には、ｐ型の不純物領域ＩＲが形成されている。この不純物領域ＩＲは、基板領域ＳＲよりも高いｐ型の不純物濃度を有している。不純物領域ＩＲは、埋め込み導電層ＢＤに接している。
【００２７】
絶縁膜ＭＩ上には層間絶縁膜ＩＩ１、ＩＩ２が形成されている。層間絶縁膜ＩＩ１、ＩＩ２の各々は、たとえばシリコン酸化膜よりなっている。層間絶縁膜ＩＩ２の上面から、コレクタ領域ＣＲ、エミッタ領域ＥＲ、埋め込み導電層ＢＤの各々に達するコンタクトホールＣＨが形成されている。
【００２８】
これらのコンタクトホールＣＨの各々には、コンタクト用導電層ＣＬが埋め込まれている。コンタクト用導電層ＣＬは、たとえばタングステンから構成されている。このコンタクト用導電層ＣＬに接するように配線層ＩＣが層間絶縁膜ＩＩ２の上に形成されている。配線層ＩＣは、たとえばアルミニウム（Ａｌ）から構成されている。
【００２９】
配線層ＩＣを覆うように層間絶縁膜ＩＩ２の上にはカバー膜（パッシベーション膜）ＣＶが形成されている。カバー膜ＣＶは、たとえば酸窒化シリコン膜（ＳｉＯＮ）よりなっている。カバー膜ＣＶには、複数の配線層ＩＣの各々に達する開口部ＣＶａが形成されている。
【００３０】
次に、ＤＴＩ構造の詳細な構成について図３を用いて説明する。
図３に示されるように、ディープトレンチＴＲの深さＤは、たとえば３μｍ以上であることが好ましく、たとえば１０μｍ以上であることがより好ましく、たとえば１２μｍ以上１６μｍ以下であることがより好ましい。
【００３１】
ディープトレンチＴＲのアスペクト比（深さＤ／幅Ｗ）は、８以上１０以下であることが好ましい。ここで深さＤは、半導体基板ＳＢの表面ＭＳからディープトレンチＴＲの下端までの距離を意味する。幅Ｗは、ディープトレンチＴＲの上端における幅であって、上端のラウンド部を除いた部分の幅を意味する。また幅Ｗは、図１に示される平面視において、ディープトレンチＴＲが延びる方向と直交する方向の寸法を意味する。平面視とは、半導体基板ＳＢの表面ＭＳに対して垂直な方向から見た視点を意味する。
【００３２】
ディープトレンチＴＲの底壁付近の領域Ｒ１において、第１のシリコン酸化膜ＯＸ１のディープトレンチＴＲの底面に接する部分ＰＢは、第１のシリコン酸化膜ＯＸ１のディープトレンチＴＲの側面に接する部分ＰＡに対して全周においてたとえばＬ字状に屈曲している。
【００３３】
なおディープトレンチＴＲの底壁が側壁に対して湾曲しながら屈曲しているときは、第１のシリコン酸化膜ＯＸ１の部分ＰＢは、部分ＰＡに対して全周において湾曲しながら屈曲している。
【００３４】
第２のシリコン酸化膜ＯＸ２は、第１のシリコン酸化膜ＯＸ１の屈曲した部分上を覆うように形成されている。これにより、ディープトレンチＴＲの底壁と第２のシリコン酸化膜ＯＸ２との間に、第１のシリコン酸化膜ＯＸ１のディープトレンチＴＲの底面に接する部分ＰＢが挟まれている。埋め込み導電層ＢＤは、第１および第２のシリコン酸化膜ＯＸ１、ＯＸ２の双方に接している。
【００３５】
ディープトレンチＴＲの表面ＭＳ付近の領域Ｒ２において、ディープトレンチＴＲの上端部に位置する半導体基板ＳＢのコーナー部はラウンド形状となっている。このラウンド形状は、第２のシリコン酸化膜ＯＸ２形成のための熱酸化により半導体基板ＳＢのコーナー部のシリコンが酸化されたことに基づく。つまりディープトレンチＴＲの上端における半導体基板ＳＢの角部が、熱酸化時に酸化されることで丸められ、それによりラウンド形状のコーナー部となっている。
【００３６】
また第１のシリコン酸化膜ＯＸ１は、絶縁膜ＭＩ、ＩＬ１の開口部ＭＩａよりも素子形成領域側に食い込んでいる。これは熱酸化により半導体基板ＳＢの表面のシリコンが酸化されて第１のシリコン酸化膜ＯＸ１が形成されるためである。
【００３７】
なお第１のシリコン酸化膜ＯＸ１と第２のシリコン酸化膜ＯＸ２との間の境界を認識することができる。
【００３８】
次に、本実施の形態の半導体装置の製造方法について図２および図４〜図１４を用いて説明する。
【００３９】
図４に示されるように、コレクタ領域ＣＲ、ベース領域ＢＲおよびエミッタ領域ＥＲを有するバイポーラトランジスタＢＴが半導体基板ＳＢに形成される。半導体基板ＳＢの表面ＭＳを覆うように絶縁膜ＩＬ１が形成される。その絶縁膜ＩＬ１の開口を通じてエミッタ領域ＥＲと接するエミッタ電極ＥＣが形成される。
【００４０】
絶縁膜ＩＬ１、エミッタ電極ＥＣなどを覆うように半導体基板ＳＢの上に、絶縁膜ＭＩが形成される。絶縁膜ＭＩ上にフォトレジストＰＲが塗布された後、露光、現像されてパターニングされる。パターニングされたフォトレジストＰＲをマスクとして絶縁膜ＭＩにドライエッチング施される。このエッチングの後、フォトレジストＰＲはアッシングなどにより除去される。
【００４１】
図５に示されるように、上記のエッチングにより、絶縁膜ＭＩと絶縁膜ＩＬ１との双方を貫通して半導体基板ＳＢの表面ＭＳに達する開口部ＭＩａが絶縁膜ＭＩ、ＩＬ１に形成される。これにより半導体基板ＳＢの一部が開口部ＭＩａから露出する。
【００４２】
図６に示されるように、絶縁膜ＭＩをハードマスクとして、開口部ＭＩａから露出した半導体基板ＳＢの部分がドライエッチングされる。このエッチングにより、半導体基板ＳＢに表面ＭＳからエピタキシャル領域ＥＰを貫通して基板領域ＳＲ内にまで延びるディープトレンチＴＲが形成される。
【００４３】
図７に示されるように、半導体基板ＳＢは、酸化炉内で酸化雰囲気中にて加熱される。これによりディープトレンチＴＲの内壁に露出する半導体基板ＳＢのシリコンが熱酸化される。この熱酸化により、ディープトレンチＴＲの内壁にシリコン酸化膜（熱酸化膜）ＯＸ１が形成される。第１のシリコン酸化膜ＯＸ１は、たとえば２００ｎｍ以上４００ｎｍ以下の厚みで形成される。この際、ディープトレンチＴＲの上端における半導体基板ＳＢの角部は熱酸化により丸められてラウンド形状のコーナー部となる。
【００４４】
図８に示されるように、プラズマＣＶＤまたは常圧ＣＶＤにより第２のシリコン酸化膜（ＣＶＤ酸化膜）ＯＸ２が絶縁膜ＭＩの上面に接するように形成される。第２のシリコン酸化膜ＯＸ２は、たとえば５００ｎｍ以上７００ｎｍ以下の厚みで形成される。第２のシリコン酸化膜ＯＸ２は、ディープトレンチＴＲ内においては第１のシリコン酸化膜ＯＸ１に接するように形成される。また開口部ＭＩａ内においては絶縁膜ＩＬ１、ＭＩの双方に接するように形成される。
【００４５】
この後、ディープトレンチＴＲの底部において半導体基板ＳＢの表面が露出するまで第２のシリコン酸化膜ＯＸ２と第１のシリコン酸化膜ＯＸ１とに異方性エッチングが施される。
【００４６】
図９に示されるように、上記のエッチングにより、ディープトレンチＴＲの底部において半導体基板ＳＢの表面が露出する。また上記のエッチングによって、ディープトレンチＴＲの側壁には第１および第２のシリコン酸化膜ＯＸ１、ＯＸ２が残存される。また上記のエッチングによって、絶縁膜ＭＩ上の第２のシリコン酸化膜ＯＸ２が除去され、絶縁膜ＭＩの一部も除去される。
【００４７】
図１０に示されるように、ディープトレンチＴＲの底部において露出した半導体基板ＳＢの表面に、ｐ型不純物（たとえばボロン）がイオン注入される。これによりディープトレンチＴＲの底部において露出した半導体基板ＳＢの表面に、ｐ型の不純物領域ＩＲが形成される。このｐ型の不純物領域ＩＲは、基板領域ＳＲよりも高いｐ型不純物濃度を有する。
【００４８】
図１１に示されるように、ディープトレンチＴＲ内を埋め込むように、絶縁膜ＭＩ上に導電層ＢＤが形成される。この導電膜ＢＤは、たとえばタングステンまたはドープド多結晶シリコンより形成される。この導電層ＢＤにＣＭＰ（Chemical  Mechanical  Polishing）もしくは、ドライエッチングが施される。
【００４９】
図１２に示されるように、このＣＭＰもしくはドライエッチングによって、導電層ＢＤはディープトレンチＴＲ内のみに残存するように研磨除去される。これにより導電層ＢＤからディープトレンチＴＲ内を埋め込む埋め込み導電層ＢＤが形成される。この埋め込み導電層ＢＤは、ディープトレンチＴＲの底部において不純物領域ＩＲを通じて基板領域ＳＲと電気的に接続される。
【００５０】
図１３に示されるように、絶縁膜ＭＩ、ＤＴＩ構造ＤＴＩなどの上に層間絶縁膜ＩＩ１と層間絶縁膜ＩＩ２とが順に積層して形成される。
【００５１】
図１４に示されるように、通常の写真製版技術およびエッチング技術を用いて、層間絶縁膜ＩＩ２の上面からコレクタ領域ＣＲ、エミッタ領域ＥＲ、埋め込み導電層ＢＤの各々に達するコンタクトホールＣＨが形成される。コンタクトホールＣＨ内を埋め込むように導電層ＣＬが形成される。
【００５２】
図２に示されるように、導電層Ｃｌに電気的に接続するように層間絶縁膜ＩＩ２上に配線層ＩＣが形成される。その後、配線層ＩＣ上を覆うように層間絶縁膜ＩＩ２上にカバー膜ＣＶが形成される。このカバー膜ＣＶに、通常の写真製版技術およびエッチング技術により配線層ＩＣの一部を露出する開口部ＣＶａが形成される。これにより本実施の形態の半導体装置が製造される。
【００５３】
次に、本実施の形態における作用効果について従来のＬＰ−ＣＶＤ法と比較して説明する。
【００５４】
従来のＬＰ−ＣＶＤ法では、成膜されるシリコン酸化膜の被覆性を向上させるため、一般的に成膜ガスが小流量化され、低い圧力で成膜が行われる。このためウエハあたりの成膜ガス量は、他のＣＶＤ法に比較して少なく、ウエハ表面積の大小に影響を受けやすい。
【００５５】
たとえばウエハ表面積が大きい（トレンチパターン密度が大きい）場合、ウエハ全面の膜形成に必要な成膜ガスは多くなる。このため、供給される成膜ガス量が充分でなければ、成膜されるシリコン酸化膜の膜厚が薄くなる。
【００５６】
量産工場においては、製品毎のパターン密度に応じて、成膜条件を変更することは、生産性を阻害する大きな要因となってしまうため、非常に困難である。したがって、製品毎にディープトレンチのパターン密度が変化した場合、ディープトレンチ内に形成される酸化膜の膜厚が変動する。これにより、ディープトレンチ内の酸化膜の厚みが薄い箇所では、ＤＴＩ構造に要求される絶縁耐圧を満足できない可能性がある。またディープトレンチ内の酸化膜の厚みが厚い箇所では、ディープトレンチ内の埋め込む導電層の埋め込み特性が悪化する可能性がある。
【００５７】
これに対して本実施の形態によれば、図７に示す工程において第１のシリコン酸化膜ＯＸ１は、ディープトレンチＴＲの内壁を加熱しながら酸化することによりディープトレンチＴＲの内壁に形成される。熱酸化法では、従来のＬＰ−ＣＶＤ法に比べて、大量の成膜ガスが炉内に導入される。このため、膜厚のパターン密度の依存性がＬＰ−ＣＶＤ法よりも小さくなる。よって、製品毎にディープトレンチＴＲのパターン密度が変化した場合でも、ディープトレンチＴＲ内に形成される第１のシリコン酸化膜ＯＸ１の膜厚の変動が小さくなる。また熱酸化法ではシリコン酸化膜の被覆性が良いため、ディープトレンチＴＲの底部への第１のシリコン酸化膜ＯＸ１の形成にも適している。
【００５８】
また本実施の形態においては、第１のシリコン酸化膜ＯＸ１の形成後に、ディープトレンチＴＲ内において、第１のシリコン酸化膜ＯＸ１を覆うように常圧ＣＶＤおよびプラズマＣＶＤの少なくともいずれかを用いて第２のシリコン酸化膜ＯＸ２が形成される。このように常圧ＣＶＤおよびプラズマＣＶＤの各々では、ＬＰ−ＣＶＤ法に比べて、比較的多い成膜ガスが成膜チャンバー内に導入される。このため、常圧ＣＶＤおよびプラズマＣＶＤの各々では、膜厚のパターン密度の依存性がＬＰ−ＣＶＤ法よりも小さくなる。
【００５９】
ただし、常圧ＣＶＤおよびプラズマＣＶＤの各々では、被覆性が熱酸化法に劣る。このため、常圧ＣＶＤおよびプラズマＣＶＤで成膜されたシリコン酸化膜を単独で用いた場合、トレンチの底部において耐圧を満足できる十分な絶縁膜が形成されない恐れがある。非常に深いディープトレンチＴＲでは、この傾向がより顕著となる。
【００６０】
以上のように熱酸化により形成された第１のシリコン酸化膜ＯＸ１と常圧ＣＶＤおよびプラズマＣＶＤの少なくともいずれかで成膜された第２のシリコン酸化膜ＯＸ２とが組み合わされることで、ディープトレンチＴＲ内に、膜厚のパターン密度依存性が小さく、かつ被覆性の良いシリコン酸化膜を形成することが可能となる。これにより、安定した絶縁性と、半導体基板ＳＢと埋め込み導電層ＢＤとの良好なコンタクトとを得ることが可能となる。
【００６１】
また熱酸化を用いることにより、次の効果を得ることもできる。
熱酸化により成膜されたシリコン酸化膜は一般的には電気的な絶縁耐圧に優れており、他の方法で成膜されたシリコン酸化膜と同等の耐圧を、より薄い膜厚で得ることができる。これによりシリコン酸化膜の薄膜化が可能になるため、ディープトレンチＴＲ内に埋め込む埋め込み導電層ＢＤの埋め込み性に有利に働く効果が得られる。
【００６２】
また熱酸化により、ディープトレンチＴＲの上端部における半導体基板ＳＢの角部を丸めてラウンド形状のコーナー部にすることができる。このためディープトレンチＴＲの上端部において電荷集中による絶縁特性の悪化の抑制することもできる。
【００６３】
またディープトレンチＴＲは深く形成されるため、ディープトレンチＴＲ形成のためのエッチング時間は長くなる。このため、ディープトレンチＴＲ形成のためのエッチングにフォトレジストを用いた場合、長時間のエッチング中にフォトレジストがなくなったり変形したりする。
【００６４】
これに対して本実施の形態では、図６に示されるように、開口部ＭＩａを有する絶縁膜ＭＩがハードマスクとして用いられて、半導体基板ＳＢの表面ＭＳにエッチングが施される。これにより、深いディープトレンチＴＲを正確に形成することが可能となる。
【００６５】
また図８に示されるように、第２のシリコン酸化膜ＯＸ２は、絶縁膜ＭＩの表面上を覆うように、開口部ＭＩａ内においては絶縁膜ＭＩ、ＩＬ１の側壁を覆うように、かつディープトレンチＴＲ内においては第１のシリコン酸化膜ＯＸ１を覆うように形成される。これにより、第２のシリコン酸化膜ＯＸ２は、第１のシリコン酸化膜ＯＸ１と絶縁膜ＩＬ１との間を覆う。このため、ディープトレンチＴＲ内を埋め込む埋め込み導電層ＢＤと半導体基板ＳＢとの間の絶縁を良好に保つことができる。
【００６６】
また図８および図９に示されるように、第２のシリコン酸化膜ＯＸ２が形成された後に異方性エッチングが施される。これにより、ディープトレンチＴＲの底部における第２のシリコン酸化膜ＯＸ２と第１のシリコン酸化膜ＯＸ１とが除去されて基板領域ＳＲ内の一部領域が露出される。またディープトレンチＴＲの側壁に第１および第２のシリコン酸化膜ＯＸ１、ＯＸ２とが残存される。また開口部ＭＩａ内においては絶縁膜ＭＩ、ＩＬ１の側壁に第２のシリコン酸化膜ＯＸ２が残存される。このようにサイドウォール形状の第１および第２のシリコン酸化膜ＯＸ１、ＯＸ２を形成する際に、写真製版技術を省略することができる。このため製造工程の簡略化を図ることができる。
【００６７】
また図１０に示されるように、基板領域ＳＲの一部領域に第１導電型（ｐ型）の不純物が導入されることにより、その一部領域に基板領域ＳＲよりも高いｐ型の不純物濃度を有する不純物領域ＩＲが形成される。このように第１および第２のシリコン酸化膜ＯＸ１、ＯＸ２の開口部を通じて不純物を半導体基板ＳＢに導入することができる。
【００６８】
また図１２に示されるように、埋め込み導電層ＢＤは不純物領域ＩＲに接することにより不純物領域ＩＲを介在して基板領域ＳＲと電気的に接続される。この不純物領域ＩＲは、基板領域ＳＲよりも高いｐ型不純物濃度を有しているため、埋め込み導電層ＢＤと不純物領域ＩＲとの接触抵抗を低減することができる。
【００６９】
図３に示されるように、ディープトレンチＴＲは３μｍ以上の深さＤとなるように形成される。またディープトレンチＴＲの幅Ｗに対する深さＤの比（Ｄ／Ｗ）であるアスペクト比が８以上となるように形成される。このような深さ、アスペクト比を有するディープトレンチＴＲにおいても本実施の形態の技術を用いれば、被覆性の良いシリコン酸化膜を形成することが可能となる。これにより、安定した絶縁性と、半導体基板ＳＢと埋め込み導電層ＢＤとの良好なコンタクトとを得ることができる。
【００７０】
なお上記の本実施の形態においては、ディープトレンチＴＲ内を埋め込む層として埋め込み導電層ＢＤについて説明したが、ディープトレンチＴＲ内を埋め込む層は導電層以外の埋め込み層であってもよい。
【００７１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００７２】
ＢＤ，ＣＬ，Ｃｌ  導電層、ＢＲ  ベース領域、ＢＴ  バイポーラトランジスタ、ＣＨ  コンタクトホール、ＣＨＩ  半導体装置、ＣＬ  コンタクト用導電層、ＣＲ  コレクタ領域、ＣＶ  カバー膜、ＣＶａ，ＭＩａ  開口部、ＤＴＩ  ＤＴＩ構造、ＥＣ  エミッタ電極、ＥＰ  エピタキシャル領域、ＥＲ  エミッタ領域、ＩＣ  配線層、ＩＩ１，ＩＩ２，ＭＩ  層間絶縁膜、ＩＬ１，ＭＩ  絶縁膜、ＩＲ  不純物領域、ＭＳ  表面、ＯＸ１  第１のシリコン酸化膜、ＯＸ２  第２のシリコン酸化膜、ＰＡ  第１部分、ＰＢ  第２部分、ＰＲ  フォトレジスト、ＳＢ  半導体基板、ＳＲ  基板領域、ＴＲ  ディープトレンチ。
【図１】
2017183396.tif 000003
【図２】
2017183396.tif 000004
【図３】
2017183396.tif 000005
【図４】
2017183396.tif 000006
【図５】
2017183396.tif 000007
【図６】
2017183396.tif 000008
【図７】
2017183396.tif 000009
【図８】
2017183396.tif 000010
【図９】
2017183396.tif 000011
【図１０】
2017183396.tif 000012
【図１１】
2017183396.tif 000013
【図１２】
2017183396.tif 000014
【図１３】
2017183396.tif 000015
【図１４】
2017183396.tif 000016