(57)【要約】【課題】酸化物半導体を用いた薄膜トランジスタであって、電流供給能力の大きい薄膜トランジスタを提供する。【解決手段】薄膜トランジスタ１００は、チャネル領域１３１を有する酸化物半導体層１３０と、チャネル領域１３１上に設けられた絶縁層（ゲート絶縁層１４０）と、絶縁層上に設けられた金属層（ゲート電極１５０）とを備え、金属層における、チャネル領域１３１の上方の領域に、金属層の厚さ方向に貫通する貫通孔１５１が形成されている。【選択図】図１２
2017183437.tif 000002
【特許請求の範囲】
【請求項１】
チャネル領域を有する酸化物半導体層と、
前記チャネル領域上に設けられた絶縁層と、
前記絶縁層上に設けられた金属層とを備え、
前記金属層における、前記チャネル領域の上方の領域に、前記金属層の厚さ方向に貫通する貫通孔が形成されている
薄膜トランジスタ。
【請求項２】
チャネル領域を有する酸化物半導体層と、
前記チャネル領域上に設けられた絶縁層と、
前記絶縁層上に設けられた金属層とを備え、
前記チャネル領域に、前記チャネル領域のチャネル長方向における長さが前記チャネル長より短く、前記酸化物半導体層の厚さ方向に貫通する貫通孔が形成されている
薄膜トランジスタ。
【請求項３】
前記金属層は、前記薄膜トランジスタの電極である
請求項１又は２に記載の薄膜トランジスタ。
【請求項４】
前記金属層は、ゲート電極である
請求項３に記載の薄膜トランジスタ。
【請求項５】
前記酸化物半導体層は、前記チャネル領域より抵抗率が低いソース領域及びドレイン領域をさらに有し、
前記薄膜トランジスタは、前記絶縁層の側面、並びに、前記ソース領域及び前記ドレイン領域を覆う金属酸化物層をさらに備える
請求項１〜４のいずれか１項に記載の薄膜トランジスタ。
【請求項６】
前記チャネル領域のチャネル幅は、１０μｍ以上である
請求項１〜５のいずれか１項に記載の薄膜トランジスタ。
【請求項７】
表示部を備える表示装置において、当該表示部の周辺に配置される周辺回路であって、
請求項１〜６のいずれか１項に記載の薄膜トランジスタを備える
周辺回路。
【請求項８】
表示装置の複数の画素の各々に配置される画素回路であって、
請求項１〜６のいずれか１項に記載の薄膜トランジスタを備える
画素回路。
【請求項９】
請求項７に記載の周辺回路を備える
表示装置。
【請求項１０】
請求項８に記載の画素回路を備える
表示装置。
【請求項１１】
基板の上方に酸化物半導体層を形成する工程と、
前記酸化物半導体層の上方に絶縁層を形成する工程と、
前記絶縁層の上方に金属層を形成する工程とを含み、
前記金属層を形成する工程において、前記金属層の厚さ方向に貫通する貫通孔を前記金属層に形成する
薄膜トランジスタの製造方法。
【請求項１２】
基板の上方に、チャネル領域を有する酸化物半導体層を形成する工程と、
前記酸化物半導体層の上方に絶縁層を形成する工程と、
前記絶縁層の上方に金属層を形成する工程とを含み、
前記酸化物半導体層を形成する工程において、前記チャネル領域における前記金属層の下方の領域に、前記チャネル領域のチャネル長方向における長さが前記チャネル長より短く、前記酸化物半導体層の厚さ方向に貫通する貫通孔を形成する
薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、画素回路、周辺回路、表示装置、及び、薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
従来、液晶ディスプレイなどのアクティブマトリクス方式の表示装置においては、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）などの薄膜半導体装置が用いられている。ＴＦＴは、画素回路として画素を選択するスイッチング素子、画素を駆動する駆動トランジスタ、及び、表示領域の外部の周辺回路（ドライバ）用の素子として用いられている。
【０００３】
例えば、有機発光材料を利用した有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を有する有機ＥＬディスプレイは、電圧駆動型の液晶ディスプレイとは異なり、電流駆動型のディスプレイデバイスである。このため、より優れた性能を有するＴＦＴの開発が急がれている。近年、チャネル層として、ＩｎＧａＺｎＯに代表される酸化物半導体を用いたＴＦＴの開発が盛んに行われている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１６０８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
酸化物半導体を用いたＴＦＴは、有機ＥＬディスプレイの画素回路及び周辺回路に用いられることが考えられる。有機ＥＬディスプレイの高精細化及び大画面化に伴い、画素回路及び周辺回路に用いられるＴＦＴにおいては、より大きな電流供給能力が求められる。
【０００６】
そこで、本発明は、酸化物半導体を用いた薄膜トランジスタであって、電流供給能力の大きい薄膜トランジスタなどを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の一態様に係る薄膜トランジスタは、チャネル領域を有する酸化物半導体層と、前記チャネル領域上に設けられた絶縁層と、前記絶縁層上に設けられた金属層とを備え、前記金属層における、前記チャネル領域の上方の領域に、前記金属層の厚さ方向に貫通する貫通孔が形成されている。
【０００８】
また、本発明の一態様に係る薄膜トランジスタは、チャネル領域を有する酸化物半導体層と、前記チャネル領域上に設けられた絶縁層と、前記絶縁層上に設けられた金属層とを備え、前記チャネル領域に、前記チャネル領域のチャネル長方向における長さが前記チャネル長より短く、前記酸化物半導体層の厚さ方向に貫通する貫通孔が形成されている。
【発明の効果】
【０００９】
本発明によれば、酸化物半導体を用いた薄膜トランジスタであって、電流供給能力の大きい薄膜トランジスタなどを提供することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、比較例に係る薄膜トランジスタの概略構成の一例を示す模式的な上面図である。
【図２】図２は、比較例に係る薄膜トランジスタの伝達特性を示すグラフである。
【図３】図３は、多数のチャネル幅の小さい薄膜トランジスタ要素を備える薄膜トランジスタの概略構成の一例を示す模式的な上面図である。
【図４】図４は、比較例に係る薄膜トランジスタのチャネル長方向の断面の一例を示す模式的な断面図である。
【図５】図５は、比較例に係る薄膜トランジスタのチャネル長方向の断面の他の一例を示す模式的な断面図である。
【図６】図６は、比較例に係る薄膜トランジスタのチャネル幅方向の断面の一例を示す模式的な断面図である。
【図７】図７は、比較例に係る薄膜トランジスタの熱処理工程におけるチャネル長方向の断面の一例を示す模式的な断面図である。
【図８】図８は、比較例に係る薄膜トランジスタの熱処理工程におけるチャネル幅方向の断面の他の一例を示す模式的な断面図である。
【図９】図９は、実施の形態１に係る表示装置の構成を示す概略回路図である。
【図１０Ａ】図１０Ａは、実施の形態１に係るバッファ回路の一例を示す回路図である。
【図１０Ｂ】図１０Ｂは、実施の形態１に係る画素回路の一例を示す回路図である。
【図１１】図１１は、実施の形態１に係る薄膜トランジスタの概略構成の一例を示す模式的な上面図である。
【図１２】図１２は、実施の形態１に係る薄膜トランジスタの概略構成の一例を示す模式的な断面図である。
【図１３Ａ】図１３Ａは、実施の形態１に係る薄膜トランジスタの製造方法における基板の準備工程からゲート絶縁膜の成膜工程までを示す模式的な断面図である。
【図１３Ｂ】図１３Ｂは、実施の形態１に係る薄膜トランジスタの製造方法におけるゲート金属膜の成膜工程から酸化アルミニウム層の形成工程までを示す模式的な断面図である。
【図１３Ｃ】図１３Ｃは、実施の形態１に係る薄膜トランジスタの製造方法における層間絶縁層の形成工程から保護層の形成工程までを示す模式的な断面図である。
【図１４】図１４は、実施の形態２に係る薄膜トランジスタの概略構成の一例を示す模式的な上面図である。
【図１５】図１５は、実施の形態２に係る薄膜トランジスタの概略構成の一例を示す模式的な断面図である。
【図１６Ａ】図１６Ａは、実施の形態２に係る薄膜トランジスタの製造方法における基板の準備工程からゲート絶縁膜の成膜工程までを示す模式的な断面図である。
【図１６Ｂ】図１６Ｂは、実施の形態２に係る薄膜トランジスタの製造方法におけるゲート金属膜の成膜工程から酸化アルミニウム層の形成工程までを示す模式的な断面図である。
【図１７】図１７は、実施の形態１の変形例１に係る薄膜トランジスタの概略構成の一例を示す模式的な上面図である。
【図１８】図１８は、実施の形態１の変形例２に係る薄膜トランジスタの概略構成の一例を示す模式的な上面図である。
【図１９】図１９は、実施の形態１の変形例３に係る薄膜トランジスタの概略構成の一例を示す模式的な上面図である。
【図２０】図２０は、実施の形態２の変形例１に係る薄膜トランジスタの概略構成の一例を示す模式的な上面図である。
【発明を実施するための形態】
【００１１】
（本発明の基礎となった知見）
本発明の実施の形態の説明に先立ち、本発明の基礎となった知見について説明する。
【００１２】
上述のとおり、画素回路及び周辺回路において、酸化物半導体を用いた薄膜トランジスタを用いる場合に、大きい電流供給能力が求められる。ここで、薄膜トランジスタの電流供給能力は、チャネル幅に比例するため、チャネル幅の大きい薄膜トランジスタを用いることが考えられる。以下、このようなチャネル幅の大きい薄膜トランジスタについて図面を用いて説明する。
【００１３】
図１は、比較例に係る薄膜トランジスタ９００の概略構成の一例を示す模式的な上面図である。なお、本図及び以下の薄膜トランジスタを示す図においては、薄膜トランジスタを構成する各膜を積層する方向をＺ軸方向とし、Ｚ軸方向に垂直で、かつ、互いに垂直な二つの方向をＸ軸方向及びＹ軸方向とする。また、薄膜トランジスタのチャネル幅方向及びチャネル長方向をそれぞれＸ軸方向及びＹ軸方向とする。
【００１４】
図１に示す比較例に係る薄膜トランジスタ９００は、主に、チャネル領域を有する酸化物半導体層９３０と、ゲート電極９５０と、ソース電極９８０ｓと、ドレイン電極９８０ｄとを備える。なお、図１に示されないが、薄膜トランジスタ９００は、酸化物半導体層９３０とソース電極９８０ｓ及びドレイン電極９８０ｄとの間に層間絶縁層を備える。当該層間絶縁層には、ソース電極９８０ｓ及びドレイン電極９８０ｄがそれぞれ貫通するコンタクトホール９７１ｓ及び９７１ｄが形成されている。図１においては、コンタクトホール９７１ｓ及び９７１ｄの輪郭が破線で示されている。このように、ソース電極９８０ｓ及びドレイン電極９８０ｄは、それぞれコンタクトホール９７１ｓ及び９７１ｄを介して酸化物半導体層９３０に電気的及び物理的に接続されている。
【００１５】
図１に示すような、薄膜トランジスタ９００について、研究を重ねた結果、薄膜トランジスタ９００のチャネル幅が大きくなるほど、その閾値電圧が負シフトすることを発明者らは見出した。
【００１６】
図２は、比較例に係る薄膜トランジスタ９００の伝達特性を示すグラフである。図２において、横軸は、薄膜トランジスタ９００のゲート−ソース間に印加される電圧を示し、縦軸は、薄膜トランジスタ９００のドレイン−ソース間に流れる電流を示す。また、図２においては、複数の相異なるチャネル幅に対する伝達特性が示されている。なお、図２に示す伝達特性は、実験によって得られた特性である。
【００１７】
図２に示すように、薄膜トランジスタ９００のチャネル幅が大きくなるほど、伝達特性が負シフトしていること、つまり、閾値電圧が負シフトしていることが分かる。特に、チャネル幅が１０μｍ以上の場合に閾値電圧の負シフトが顕著である。
【００１８】
このような薄膜トランジスタ９００の閾値電圧の負シフトの問題を回避する手段として、チャネル幅の大きい薄膜トランジスタ９００を用いる代わりに、多数のチャネル幅の小さい薄膜トランジスタを用いる手段が考えられる。
【００１９】
図３は、多数のチャネル幅の小さい薄膜トランジスタ要素を備える薄膜トランジスタ８００の概略構成の一例を示す模式的な上面図である。
【００２０】
図３に示す薄膜トランジスタ８００は、薄膜トランジスタ９００と同様に、主に、酸化物半導体層８３０と、ゲート電極８５０と、ソース電極８８０ｓと、ドレイン電極８８０ｄとを備える。なお、図３には示されないが、薄膜トランジスタ８００は、酸化物半導体層８３０とソース電極８８０ｓ及びドレイン電極８８０ｄとの間に層間絶縁層を備える。当該層間絶縁層には、ソース電極８８０ｓ及びドレイン電極８８０ｄがそれぞれ貫通するコンタクトホール８７１ｓ及び８７１ｄが形成されている。図１においては、コンタクトホール９７１ｓ及び９７１ｄの輪郭が破線で示されている。このように、ソース電極８８０ｓ及びドレイン電極８８０ｄは、それぞれコンタクトホール８７１ｓ及び８７１ｄを介して酸化物半導体層８３０に電気的及び物理的に接続されている。
【００２１】
図３に示す薄膜トランジスタ８００のゲート電極８５０、ソース電極８８０ｓ及びドレイン電極８８０ｄは、櫛状の形状を有する。これにより、薄膜トランジスタ８００は、多数のチャネル幅の小さい薄膜トランジスタ要素を形成できるため、薄膜トランジスタ８００全体として、大きい電流供給能力を有する。また、一つ一つの薄膜トランジスタ要素のチャネル幅は小さいため、上述の閾値電圧の負シフトは抑制される。
【００２２】
しかしながら、薄膜トランジスタ８００では、チャネル幅方向の寸法は、チャネル幅に、櫛状の電極の幅（つまりＸ軸方向の幅）、及び、電極間の隙間の幅（つまりＸ軸方向の幅）を加えた長さとなる。このため、薄膜トランジスタ８００では、薄膜トランジスタ９００より、チャネル幅方向の寸法が拡大される。ここで、上述のように、薄膜トランジスタ８００が用いられる周辺回路は、一般に、有機ＥＬディスプレイなどの表示部の外側の額縁部（ベゼル部）に配置される。そのため、周辺回路の寸法が拡大されることにより、ベゼル部の幅が拡大されるため、狭額縁化を実現できない。したがって、薄膜トランジスタ８００を周辺回路に用いることは好ましくない。また、上述のように、薄膜トランジスタ８００が用いられる画素回路は、一般に、有機ＥＬディスプレイなどの表示部の発光画素に配置される。そのため、画素回路の寸法が拡大されることにより、発光画素の幅が拡大されるため、高精細化を実現できない。したがって、薄膜トランジスタ８００を画素回路に用いることは好ましくない。
【００２３】
そこで、発明者らは、薄膜トランジスタ９００における閾値電圧の負シフトについて調査したところ、酸化物半導体層９３０のチャネル領域において、酸素濃度の勾配が発生していることを見出した。以下、酸化物半導体層９３０のチャネル領域における酸素濃度の勾配について図面を用いて説明する。
【００２４】
図４は、比較例に係る薄膜トランジスタ９００のチャネル長方向の断面の一例を示す模式的な断面図である。図５は、比較例に係る薄膜トランジスタ９００のチャネル長方向の断面の他の一例を示す模式的な断面図である。図６は、比較例に係る薄膜トランジスタ９００のチャネル幅方向の断面の一例を示す模式的な断面図である。なお、図４、図５及び図６においては、それぞれ、図１に示す薄膜トランジスタ９００のＩＶ−ＩＶ線、Ｖ−Ｖ線及びＶＩ−ＶＩ線における断面が示されている。
【００２５】
図４に示すように、薄膜トランジスタ９００は、酸化物半導体層９３０、ゲート電極９５０、ソース電極９８０ｓ及びドレイン電極９８０ｄに加えて、基板９１０と、ゲート絶縁層９４０と、酸化アルミニウム層９６０と、層間絶縁層９７０とを備える。また、酸化物半導体層９３０は、チャネル領域９３１と、チャネル領域９３１より抵抗率が低いソース領域９３２及びドレイン領域９３３を有する。
【００２６】
図４に示す断面は、薄膜トランジスタ９００のチャネル幅方向端部における断面であり（図１のＩＶ−ＩＶ線参照）、略均質なチャネル領域が形成されている。しかしながら、図５に示す薄膜トランジスタ９００のチャネル幅方向中央部分における断面では、チャネル領域９３１と、チャネル領域９３１より酸素濃度が低い低酸素濃度領域９３４が形成されている。つまり、図１、図５及び図６に示すように、酸化物半導体層９３０の中央部分に低酸素濃度領域９３４が形成されている。低酸素濃度領域９３４においては、チャネル領域９３１よりキャリア濃度が高く、抵抗率が低い。これに起因して、薄膜トランジスタ９００の閾値特性の負シフトが発生していることを発明者らは見出した。
【００２７】
続いて、低酸素濃度領域９３４が発生する原因について図面を用いて説明する。
【００２８】
図７は、比較例に係る薄膜トランジスタ９００の熱処理工程におけるチャネル長方向の断面の一例を示す模式的な断面図である。図７には、図６に示す断面と同様の断面が示されている。図８は、比較例に係る薄膜トランジスタ９００の熱処理工程におけるチャネル幅方向の断面の他の一例を示す模式的な断面図である。図８には、チャネル幅が小さい薄膜トランジスタ９００の断面が示されている。
【００２９】
図７に示すように、薄膜トランジスタ９００の製造過程において、酸化アルミニウム層９６０を形成する工程で熱処理が施される。この工程において、外部から酸化アルミニウム層９６０及びゲート絶縁層９４０を介して酸化物半導体層９３０に酸素が供給される。しかしながら、チャネル幅が大きい場合には、図７に示すように、酸化物半導体層９３０のチャネル幅方向の端部以外の領域において、酸素が十分に供給されない。そのため、酸化物半導体層９３０のチャネル幅方向の端部以外の領域において、酸素濃度が低い低酸素濃度領域９３４が形成される。
【００３０】
一方、図８に示すように、チャネル幅が小さい場合には、酸化物半導体層９３０のチャネル幅方向全体にわたって酸素が十分に供給されるため、低酸素濃度領域が形成されない。そのため、チャネル幅が小さい場合には、閾値電圧の負シフトが抑制される。
【００３１】
そこで、本発明では、酸化物半導体を用いた薄膜トランジスタであって、チャネル幅を拡大した場合における閾値電圧の負シフトを抑制できる電流供給能力の大きい薄膜トランジスタを提供することを目的とする。
【００３２】
以下では、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、いずれも本発明の一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する趣旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００３３】
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略又は簡略化する。
【００３４】
また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
【００３５】
（実施の形態１）
［１−１．表示装置］
まず、実施の形態１に係る表示装置の概要について、図面を用いて説明する。
【００３６】
図９は、本実施の形態に係る表示装置１０の構成を示す概略回路図である。
【００３７】
表示装置１０は、例えば、アクティブマトリクス方式の有機ＥＬディスプレイなどの画像を表示する装置である。表示装置１０は、図９に示すように、主に、表示部２０と、周辺回路１９とを備える。
【００３８】
表示部２０は、複数の画素回路２３が二次元状に配置された表示パネルである。複数の画素回路２３は、表示装置１０の複数の画素の各々に配置される回路である。複数の画素回路２３の各々には、信号線２２及び走査線２１が接続されている。
【００３９】
周辺回路１９は、表示部２０を備える表示装置１０において、表示部２０の周辺に配置される回路である。本実施の形態では、周辺回路１９は、主に、走査線駆動回路１２及び信号線駆動回路１４を備える。
【００４０】
信号線駆動回路１４は、制御回路から入力された画素信号を列方向に配置された複数の信号線２２を介して表示部２０に供給する回路である。
【００４１】
走査線駆動回路１２は、図示しない制御回路から入力された同期信号を用いて走査線２１用の駆動信号を生成し、生成した駆動信号を行方向に配置された複数の走査線２１を介して表示部２０に供給する回路である。走査線駆動回路１２は、シフトレジスタ１５及び複数のバッファ回路１６を備える。走査線駆動回路１２は、同期信号をシフトレジスタ１５でシフトすることで駆動信号を生成する。
【００４２】
図９に示すように、走査線駆動回路１２及び信号線駆動回路１４は、表示装置１０における表示部２０の外側部分である額縁部１８に配置される。
【００４３】
［１−２．周辺回路］
ここで、本実施の形態に係る周辺回路１９のうち、特にバッファ回路１６の一例について図面を用いて説明する。
【００４４】
図１０Ａは、本実施の形態に係るバッファ回路１６の一例を示す回路図である。
【００４５】
図１０Ａに示すように、本実施の形態に係るバッファ回路は、出力端子を介して直列に接続された２つのＮＭＯＳ（Ｎ−ｃｈａｎｎｅｌ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを用いて構成されるバッファ回路１６が示されている。
【００４６】
バッファ回路１６は、出力端子１６ｈと、出力端子１６ｈを介して直列に接続されたトランジスタ１６ａ及びトランジスタ１６ｂと、容量素子１６ｇとを備える。
【００４７】
本実施の形態では、トランジスタ１６ａ及びトランジスタ１６ｂは、ＮＭＯＳトランジスタである。
【００４８】
トランジスタ１６ａのドレインは、クロック信号源１６ｃ（ＣＬＫ）に接続され、トランジスタ１６ａのソースは、出力端子１６ｈ及びトランジスタ１６ｂのドレインに接続される。トランジスタ１６ａのゲートは、バッファ回路１６の入力端子１６ｄである。
【００４９】
トランジスタ１６ｂのソースは、低電圧源１６ｆ（ＶＳＳ）に接続され、トランジスタ１６ｂのドレインは、出力端子１６ｈ及びトランジスタ１６ａのソースに接続される。トランジスタ１６ｂのゲートは、バッファ回路の入力端子１６ｅである。
【００５０】
ここで、表示部２０の大画面化に伴い、バッファ回路１６を構成するトランジスタ１６ａ及び１６ｂには、大電流を供給する能力が要求される。そこで、トランジスタ１６ａ及び１６ｂとして、薄膜トランジスタの電流供給能力を増大させるために、チャネル幅が拡大される。チャネル幅が拡大され、かつ、上述の閾値電圧の負シフトが抑制された薄膜トランジスタの構成については後述する。
【００５１】
このように、本実施の形態に係るバッファ回路１６においては、トランジスタ１６ａ及び１６ｂの電流供給能力が大きいため、表示装置１０の大画面化に対応できる。
【００５２】
［１−３．画素回路］
ここで、本実施の形態に係る画素回路２３の一例について図面を用いて説明する。
【００５３】
図１０Ｂは、本実施の形態に係る画素回路２３の一例を示す回路図である。
【００５４】
図１０Ｂに示すように、本実施の形態に係る画素回路２３は、スイッチング素子として動作するトランジスタ２３ａと、駆動素子として動作するトランジスタ２３ｂと、信号を保存する容量素子２３ｃと、発光素子として動作する有機ＥＬ素子２３ｄとで構成される。画素回路２３においては、走査線２１と、電源線１７と、信号線２２との交点に位置する画素回路２３毎に表示制御を行うアクティブマトリクス方式が採用されている。
【００５５】
本実施の形態において、トランジスタ２３ａは、画素回路２３を選択するためのスイッチングトランジスタであり、トランジスタ２３ｂは、有機ＥＬ素子２３ｄを駆動するための駆動トランジスタである。
【００５６】
トランジスタ２３ａのゲートは、走査線２１に接続され、トランジスタ２３ａのソースは信号線２２に接続され、トランジスタ２３ａのドレインは、容量素子２３ｃ及びトランジスタ２３ｂのゲートに接続される。
【００５７】
トランジスタ２３ｂのゲートは、トランジスタ２３ａのドレイン及び容量素子２３ｃに接続され、トランジスタ２３ｂのドレインは、電源線１７に接続され、トランジスタ２３ｂのソースは、容量素子２３ｃ及び有機ＥＬ素子２３ｄに接続される。
【００５８】
ここで、表示部２０の大画面化に伴い、画素回路２３を構成するトランジスタ２３ａ及び２３ｂには、大電流を供給する能力が要求される。そこで、トランジスタ２３ａ及び２３ｂとして、薄膜トランジスタの電流供給能力を増大させるために、チャネル幅が拡大される。チャネル幅が拡大され、かつ、上述の閾値電圧の負シフトが抑制された薄膜トランジスタの構成については後述する。
【００５９】
このように、本実施の形態に係る画素回路２３においては、トランジスタ２３ａ及び２３ｂの電流供給能力が大きいため、表示装置１０の大画面化に対応できる。
【００６０】
［１−４．薄膜トランジスタの構成］
次に、本実施の形態に係る薄膜トランジスタの構成について、図面を用いて説明する。
【００６１】
図１１は、本実施の形態に係る薄膜トランジスタ１００の概略構成の一例を示す模式的な上面図である。図１２は、本実施の形態に係る薄膜トランジスタ１００の概略構成の一例を示す模式的な断面図である。図１２は、図１１に記載されたＸＩＩ−ＸＩＩ線における断面が示されている。
【００６２】
本実施の形態に係る薄膜トランジスタ１００は、トップゲート型のＴＦＴである。薄膜トランジスタ１００は、例えば、図１０Ａに示すトランジスタ１６ａ及び１６ｂ、又は、図１０Ｂに示すトランジスタ２３ａ及び２３ｂとして用いられる。すなわち、薄膜トランジスタ１００は、バッファ回路１６におけるトランジスタ１６ａ及び１６ｂ、又は、画素回路２３のトランジスタ２３ａ及び２３ｂとして利用することができる。
【００６３】
図１１及び図１２に示すように、薄膜トランジスタ１００は、酸化物半導体層１３０と、ゲート電極１５０と、ドレイン電極１８０ｄ及びソース電極１８０ｓとを備える。また、図１２に示すように、薄膜トランジスタ１００は、基板１１０と、ゲート絶縁層１４０と、層間絶縁層１７０と、保護層１９０とをさらに備える。
【００６４】
なお、以降の説明において、「上方」とは、基板１１０を基準として酸化物半導体層１３０側を意味し、具体的には、各層の積層方向を意味する。一方、「下方」とは、基板１１０を基準として酸化物半導体層１３０とは反対側を意味し、具体的には、各層の積層方向の反対方向を意味する。
【００６５】
［１−４−１．基板］
基板１１０は、例えば、電気絶縁性を有する材料から構成される基板である。例えば、基板１１０は、無アルカリガラス、石英ガラス、高耐熱性ガラスなどのガラス材料、又は、ポリエチレン、ポリプロピレン、ポリイミドなどの樹脂材料から構成される基板である。
【００６６】
なお、基板１１０は、例えば、シート状又はフィルム状の可撓性を有するフレキシブル基板でもよい。基板１１０は、例えば、ポリイミド、ポリエチレンテレフタレート、ポリエチレンナフタレートなどのフィルム材料の単層又は積層で構成されたフレキシブル樹脂基板である。
【００６７】
なお、基板１１０上に、酸化物絶縁層又は窒化物絶縁層などからなるアンダーコート層を設けてもよい。アンダーコート層が設けられることにより、基板１１０に含まれる不純物（例えば、ナトリウム及びリンなど）、又は、大気中の水分などが酸化物半導体層１３０に浸入するのを抑制することができる。これにより、酸化物半導体層１３０の膜質を安定化させて、ＴＦＴ特性を安定化させることができる。
【００６８】
［１−４−２．酸化物半導体層］
酸化物半導体層１３０は、チャネル層として用いられる。具体的には、図１２に示すように、酸化物半導体層１３０は、チャネル領域１３１、ソース領域１３２及びドレイン領域１３３を有する。チャネル領域１３１は、ゲート絶縁層１４０を挟んでゲート電極１５０と対向する領域である。ソース領域１３２及びドレイン領域１３３は、チャネル領域１３１より抵抗率が低い低抵抗化領域である。ソース領域１３２及びドレイン領域１３３は、例えば、成膜した酸化物半導体の所定の領域に対して酸素欠損を引き起こすことで形成される。また、本実施の形態に係る薄膜トランジスタ１００は、大きいチャネル幅を有する。例えば、チャネル幅は、１０μｍ以上である。これにより、薄膜トランジスタ１００は、大きい電流供給能力を有する。
【００６９】
酸化物半導体層１３０は、基板１１０の上方に所定形状で設けられている。酸化物半導体層１３０は、金属の酸化物を主成分として含んでいる。金属は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）又は亜鉛（Ｚｎ）である。酸化物半導体層１３０としては、例えば、ＩｎＧａＺｎＯ、ＩｎＴｉＺｎＯ、ＺｎＯ、ＩｎＧａＯ、ＩｎＺａＯなどを用いることができる。ＩｎＧａＺｎＯの場合を例にとると、各元素の構成比の一例としては、ＩｎｘＧａｙＺｎｚＯ１．５ｘ＋１．５ｙ＋ｚ（ｘ、ｙ、ｚは整数）である。酸化物半導体層１３０の膜厚は、例えば、１０ｎｍ〜３００ｎｍである。
【００７０】
［１−４−３．ゲート絶縁層］
ゲート絶縁層１４０は、酸化物半導体層１３０のチャネル領域１３１上に設けられた絶縁層である。本実施の形態では、ゲート絶縁層１４０の側面は、チャネル領域１３１の側面と面一であり、上面視において、ゲート絶縁層１４０の輪郭線とチャネル領域１３１の輪郭線とは略一致している。なお、本実施の形態では、ゲート絶縁層１４０は、酸化物半導体層１３０のチャネル領域１３１上のみに形成されているが、これに限らない。
【００７１】
ゲート絶縁層１４０は、シリコン酸化膜を主成分として含み、チャネル領域１３１上に接触して設けられている。ゲート絶縁層１４０の膜厚は、例えば、５０ｎｍ〜３００ｎｍである。
【００７２】
なお、ゲート絶縁層１４０は、多層構造を有してもよい。
【００７３】
［１−４−４．ゲート電極］
ゲート電極１５０は、ゲート絶縁層１４０上に設けられた金属層である。本実施の形態では、ゲート電極１５０の側面は、ゲート絶縁層１４０の側面と面一であり、上面視において、ゲート電極１５０の輪郭線とゲート絶縁層１４０の輪郭線とは略一致している。
【００７４】
また、本実施の形態では、図１１及び図１２に示すように、ゲート電極１５０における、チャネル領域１３１の上方の領域に、ゲート電極１５０の厚さ方向に貫通する複数の貫通孔１５１が形成されている。貫通孔１５１を介して、酸化物半導体層１３０の図１１の破線の円で示す領域にまで、酸素を供給することができる。なお、図１１及び図１２に示す例では、貫通孔１５１の形状は、上面視において略円形であるが、貫通孔１５１の形状及び個数は特に限定されない。貫通孔１５１から、チャネル領域１３１に酸素を十分に供給でき、かつ、薄膜トランジスタ１００のＴＦＴ特性に問題が生じなければよい。また、貫通孔１５１は、薄膜トランジスタ１００の上面視において、ゲート電極１５０の中央部分に設けられてもよい。これにより、チャネル領域１３１のうち、最も酸素が供給されにくい上面視における中央部分に酸素を供給することができる。つまり、チャネル領域１３１に低酸素濃度領域が形成されることを抑制できる。したがって、チャネル幅を拡大した場合における閾値電圧の負シフトを抑制できる電流供給能力の大きい薄膜トランジスタ１００を実現できる。
【００７５】
ゲート電極１５０は、金属などの導電性材料又はその合金などの単層構造又は積層構造の電極である。ゲート電極１５０の材料としては、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、銅（Ｃｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）などを用いることができる。ゲート電極１５０の膜厚は、例えば、５０ｎｍ〜３００ｎｍである。
【００７６】
［１−４−５．酸化アルミニウム層］
酸化アルミニウム層１６０は、酸化物半導体層１３０上に設けられ、かつ、ソース領域１３２及びドレイン領域１３３に接触している。本実施の形態では、酸化アルミニウム層１６０は、酸化物半導体層１３０の上面のうち、ゲート絶縁層１４０によって覆われていない部分に設けられている。具体的には、酸化アルミニウム層１６０は、ソース領域１３２上及びドレイン領域１３３上に設けられている。
【００７７】
より具体的には、酸化アルミニウム層１６０は、ゲート電極１５０の上面及び側面、ゲート絶縁層１４０の側面、並びに、ソース領域１３２及びドレイン領域１３３の各々の上面を覆っている。さらに、酸化アルミニウム層１６０は、ゲート電極１５０に形成された貫通孔１５１の内部にも設けられている。なお、酸化アルミニウム層１６０は、ゲート電極１５０上、及び、貫通孔１５１の内部には設けられていなくてもよい。
【００７８】
また、酸化アルミニウム層１６０及び層間絶縁層１７０には、所定の領域を貫通するように複数の開口部（コンタクトホール）が形成されている。当該コンタクトホールを介して、ソース領域１３２とソース電極１８０ｓとが電気的及び物理的に接続され、ドレイン領域１３３とドレイン電極１８０ｄとが電気的及び物理的に接続されている。
【００７９】
酸化アルミニウム層１６０は、酸化物半導体層１３０の低抵抗化を促進する低抵抗化促進層である。本実施の形態では、酸化アルミニウム層１６０は、酸化物半導体層１３０のソース領域１３２及びドレイン領域１３３の低抵抗化を促進する。具体的には、酸化アルミニウム層１６０は、ソース領域１３２及びドレイン領域１３３の酸素を引き抜くことで、酸素欠損を発生させる。これにより、ソース領域１３２及びドレイン領域１３３が低抵抗化される。
【００８０】
ソース領域１３２及びドレイン領域１３３はそれぞれ、ソース電極１８０ｓ及びドレイン電極１８０ｄと電気的に接続される領域である。このため、ソース領域１３２及びドレイン領域１３３は、コンタクト抵抗が低いことが好ましい。酸化アルミニウム層１６０がソース領域１３２及びドレイン領域１３３を低抵抗化させるので、コンタクト抵抗が低下し、ＴＦＴ特性を高めることができる。
【００８１】
酸化アルミニウム層１６０の膜厚は、酸化物半導体層１３０から酸素を引き抜くのに十分な厚さであればよく、例えば、８ｎｍ以上であり、好ましくは、１０ｎｍ以上である。また、酸化アルミニウム層１６０の膜厚は、１００ｎｍ以下であってもよい。また、酸化アルミニウム層１６０の膜密度は、例えば、２．７ｇ／ｃｍ３以下である。
【００８２】
［１−４−６．層間絶縁層］
層間絶縁層１７０は、酸化アルミニウム層１６０を覆うように設けられている。具体的には、層間絶縁層１７０は、薄膜トランジスタ１００が形成されている素子領域の全面を覆うように形成されている。
【００８３】
層間絶縁層１７０は、有機物又は無機物を主成分とする材料によって形成される。例えば、層間絶縁層１７０は、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯＮｘ）又は酸化アルミニウム膜（ＡｌＯｘ）などの単層膜、又は、積層膜である。このとき、層間絶縁層１７０は、比誘電率が小さい材料を用いて、厚膜に形成してもよい。これにより、ゲート電極１５０とソース電極１８０ｓ又はドレイン電極１８０ｄとの間の寄生容量を低減することができる。
【００８４】
［１−４−７．ソース電極及びドレイン電極］
ソース電極１８０ｓ及びドレイン電極１８０ｄは、層間絶縁層１７０上に所定形状で形成されている。ソース電極１８０ｓ及びドレイン電極１８０ｄの各々は、酸化物半導体層１３０と電気的に接続されている。
【００８５】
本実施の形態では、ソース電極１８０ｓは、層間絶縁層１７０及び酸化アルミニウム層１６０に形成されたコンタクトホールを介してソース領域１３２と電気的及び物理的に接続されている。また、ドレイン電極１８０ｄは、層間絶縁層１７０及び酸化アルミニウム層１６０に形成されたコンタクトホールを介してドレイン領域１３３と電気的及び物理的に接続されている。
【００８６】
ソース電極１８０ｓ及びドレイン電極１８０ｄは、導電性材料又はその合金などの単層構造又は積層構造の電極である。ソース電極１８０ｓ及びドレイン電極１８０ｄの材料としては、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、銅（Ｃｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）などを用いることができる。ソース電極１８０ｓ及びドレイン電極１８０ｄの膜厚は、例えば、５０ｎｍ〜３００ｎｍである。
【００８７】
［１−４−８．保護層］
保護層１９０は、ソース電極１８０ｓ及びドレイン電極１８０ｄ上に配置される絶縁膜である。具体的には、保護層１９０は、ソース電極１８０ｓ及びドレイン電極１８０ｄを覆うように層間絶縁層１７０上に成膜される。保護層１９０の膜厚は、例えば、５０ｎｍ〜５００ｎｍである。
【００８８】
保護層１９０は、電気絶縁性を有する材料から構成される。保護層１９０としては、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜又は酸化アルミニウム膜等の単層膜、あるいは、これらの積層膜を用いることができる。
【００８９】
［１−５．薄膜トランジスタの製造方法］
次に、本実施の形態に係る薄膜トランジスタ１００の製造方法について、図面を用いて説明する。
【００９０】
図１３Ａ〜図１３Ｃはそれぞれ、本実施の形態に係る薄膜トランジスタ１００の製造方法を示す模式的な断面図である。具体的には、図１３Ａは、基板１１０の準備工程からゲート絶縁膜１４０ａの成膜工程までを示している。図１３Ｂは、ゲート金属膜１５０ａの成膜工程から酸化アルミニウム層１６０の形成工程までを示している。図１３Ｃは、層間絶縁層１７０の形成工程から、保護層１９０の形成工程までを示している。
【００９１】
まず、図１３Ａの（ａ）に示すように、基板１１０を準備する。基板１１０としては、例えば、無アルカリガラスなどのガラス基板を用いるが、樹脂基板、合成石英基板、熱酸化膜付きシリコン基板などを用いてもよい。
【００９２】
次に、図１３Ａの（ｂ）に示すように、基板１１０の上方に所定形状の酸化物半導体層１３０ａを形成する。酸化物半導体層１３０ａの材料としては、ＩｎＧａＺｎＯなどの透明アモルファス半導体（ＴＡＯＳ）を用いることができる。例えば、６０ｎｍのＩｎＧａＺｎＯ膜を酸化物半導体層１３０ａとして形成する。
【００９３】
この場合、まず、スパッタリング法、レーザアブレーション法又はＣＶＤ法などにより、ＩｎＧａＺｎＯからなる酸化物半導体膜を成膜する。具体的には、Ｉｎ、Ｇａ及びＺｎを含むターゲット材（例えば、ＩｎＧａＯ３（ＺｎＯ）４組成を有する多結晶焼結体）を用いて、真空チャンバ内に不活性ガスとしてアルゴンガスを導入すると共に、反応性ガスとして酸素（Ｏ２）を含むガスを導入し、所定のパワー密度の電力をターゲット材に印加する。
【００９４】
その後、成膜した酸化物半導体膜をフォトリソグラフィ法及びウェットエッチング法を用いてパターニングすることにより、図１３Ａの（ｂ）に示すように、所定形状に加工された酸化物半導体層１３０ａを形成することができる。酸化物半導体層１３０ａは、所定形状に島化されている。なお、ＩｎＧａＺｎＯのウェットエッチングには、例えば、リン酸（Ｈ３ＰＯ４）、硝酸（ＨＮＯ３）、酢酸（ＣＨ３ＣＯＯＨ）及び水（Ｈ２Ｏ）を混合した薬液を用いることができる。
【００９５】
次に、図１３Ａの（ｃ）に示すように、基板１１０の上方から、酸化物半導体層１３０ａの領域を熱処理する。具体的には、例えば、アニール炉を用いて１５０℃〜５００℃の熱処理を３０分〜３時間行う。これにより、酸化物半導体層１３０ａに酸素を供給し、酸化物半導体層１３０ａの閾値電圧を調整することができる。
【００９６】
次に、図１３Ａの（ｄ）に示すように、酸化物半導体層１３０ａ上にゲート絶縁膜１４０ａを成膜する。本実施の形態では、酸化物半導体層１３０ａを覆うように全面にシリコン酸化膜をゲート絶縁膜１４０ａとして成膜する。
【００９７】
シリコン酸化膜は、例えば、ＣＶＤ法によって成膜される。具体的には、真空チャンバ内にシランガス（ＳｉＨ４）及び亜酸化窒素ガス（Ｎ２Ｏ）を導入し、プラズマを発生させることで、シリコン酸化膜が形成される。なお、ゲート絶縁膜１４０ａは、複数の絶縁膜で構成されてもよい。
【００９８】
次に、図１３Ｂの（ｅ）に示すように、ゲート絶縁膜１４０ａ上にゲート金属膜１５０ａを製膜する。例えば、スパッタリング法などによって、ゲート絶縁膜１４０ａ上に、Ｔｉ／Ａｌ／Ｔｉの積層膜をゲート金属膜１５０ａとして成膜する。
【００９９】
次に、図１３Ｂの（ｆ）に示すように、ゲート絶縁膜１４０ａ、及び、ゲート金属膜１５０ａをそれぞれ加工することにより、ゲート絶縁層１４０、及び、ゲート電極１５０を形成する。これにより、酸化物半導体層１３０ａの一部（具体的には、ソース領域１３２及びドレイン領域１３３となる部分）を露出させる。さらに、本実施の形態では、酸化物半導体層１３０ａのチャネル領域１３１となる部分の上方の領域に、ゲート電極１５０の厚さ方向に貫通する複数の貫通孔１５１が形成される。具体的には、まず、フォトリソグラフィ法及びエッチング法によって、ゲート金属膜１５０ａをパターニングすることにより、ゲート絶縁膜１４０ａ上に所定形状のゲート電極１５０を形成する。Ｔｉ／Ａｌ／Ｔｉの積層膜であるゲート金属膜１５０ａのエッチングは、例えば、六フッ化硫黄（ＳＦ６）、酸素（Ｏ２）、三塩化ホウ素（ＢＣｌ３）などのガスを用いた反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）などのドライエッチングによって行うことができる。  続いて、ゲート電極１５０をマスクとして、ゲート絶縁膜１４０ａをパターニングすることで、自己整合的に、ゲート電極１５０と平面視形状が略同じゲート絶縁層１４０を形成する。例えば、シリコン酸化膜であるゲート絶縁膜１４０ａのエッチングは、四フッ化炭素（ＣＦ４）及び酸素ガス（Ｏ２）などのガスを用いたドライエッチングによって行うことができる。本実施の形態では、例えば、ドライエッチングによって、ゲート金属膜１５０ａの加工と、ゲート絶縁膜１４０ａの加工とをこの順で連続して行うことができる。なお、ゲート絶縁膜１４０ａ（シリコン酸化膜）は、フッ酸（ＨＦ）液を用いたウェットエッチングによって加工してもよい。なお、図１３Ｂの（ｆ）には、貫通孔１５１の下方のゲート絶縁層１４０がエッチングによって除去されない例を示したが、貫通孔１５１の下方のゲート絶縁層１４０をエッチングによって除去しない方法としては、例えば、貫通孔１５１の径を小さく形成することで、貫通孔１５１の下方のゲート絶縁層１４０のエッチングレートが低下する性質を利用してもよい。あるいは、まず、図１３Ｂの（ｅ）においてフォトリソグラフィ法及びエッチング法によって、ゲート絶縁膜１４０ａとゲート金属膜１５０ａとを島状にパターニングした後、図１３Ｂの（ｆ）に示すようにフォトリソグラフィ法及びエッチング法によって、ゲート金属膜１５０ａに貫通孔１５１を形成するようにパターニングすることにより、ゲート絶縁膜１４０ａ上に所定形状のゲート電極１５０を形成してもよい。あるいは、例えば、まず、図１３Ｂの（ｅ）においてフォトリソグラフィ法及びエッチング法によって、ゲート絶縁膜１４０ａとゲート金属膜１５０ａとを島状にパターニングした後、ゲート金属膜１５０ａにおける貫通孔１５１の形成部位に短波長のパルスレーザーを照射することによりゲート金属膜１５０ａのみを除去することで、図１３Ｂの（ｆ）に示すように、ゲート絶縁層１４０上に所定形状のゲート電極１５０を形成してもよい。この場合、ゲート金属膜１５０ａのダメージを抑制するため、パルスレーザーは低エネルギー密度かつショット回数が少ないことが望ましい。
【０１００】
なお、図１３Ｂの（ｆ）には、貫通孔１５１の下方のゲート絶縁層１４０がエッチングによって除去されない例を示したが、貫通孔１５１の下方のゲート絶縁層１４０は除去されてもよい。
【０１０１】
次に、図１３Ｂの（ｇ）に示すように、酸化物半導体層１３０ａ上に、アルミニウム層１６０ａを形成する。本実施の形態では、全面にアルミニウム層１６０ａを成膜する。具体的には、ゲート電極１５０の上面、側面及び貫通孔１５１、ゲート絶縁層１４０（第１絶縁層１４１及び第２絶縁層１４２）の側面、並びに、ソース領域１３２及びドレイン領域１３３の上面を覆うように、アルミニウム層１６０ａを形成する。例えば、反応性スパッタリングによって、１０ｎｍのアルミニウム層１６０ａを形成する。なお、アルミニウム層１６０ａは、一部が酸化されていてもよい。つまり、アルミニウム層１６０ａは、アルミニウムリッチな酸化アルミニウム層でもよい。
【０１０２】
なお、アルミニウム層１６０ａを形成する前に、熱処理を行ってもよい。これにより、これまでのプロセスによってダメージを受けた酸化物半導体層１３０ａのダメージを回復させることができる。
【０１０３】
次に、図１３Ｂの（ｈ）に示すように、アルミニウム層１６０ａを熱処理することによって、酸化アルミニウム層１６０を形成する。具体的には、例えば、アニール炉を用いて１５０℃〜５００℃の熱処理を３０分〜３時間行う。この工程において、酸化物半導体層１３０ａの、アルミニウム層１６０ａに接触する領域を低抵抗化する。これにより、低抵抗化されたソース領域１３２及びドレイン領域１３３を有する酸化物半導体層１３０が形成される。また、この工程において、酸化物半導体層１３０のうち、特にチャネル領域１３１に外部から酸素が供給される。このような外部から供給される酸素は、ゲート電極１５０などの金属層を通過できない。そのため、ゲート電極１５０に貫通孔１５１が形成されていない場合には、図７及び図８で示したように、ゲート絶縁層１４０の主に側面だけからチャネル領域１３１に酸素が供給される。つまり、チャネル領域１３１の端部付近のみに酸素が供給される。一方、本実施の形態では、ゲート電極１５０に貫通孔１５１が形成されているため、酸化物半導体層１３０の上面視における中央部分においても十分に酸素が供給される。したがって、本実施の形態では、チャネル領域１３１のほぼ全領域において十分に酸素が供給されるため、チャネル領域１３１における低酸素濃度領域の形成を抑制できる。
【０１０４】
また、本熱処理工程において、アルミニウム層１６０ａは、酸化物半導体層１３０から酸素を引き抜き、かつ、外部から酸素が供給されることにより、酸化アルミニウム層１６０となる。
【０１０５】
次に、図１３Ｃの（ｉ）に示すように、酸化アルミニウム層１６０を覆うように、層間絶縁層１７０を形成する。例えば、プラズマＣＶＤによって２００ｎｍのシリコン酸化膜を層間絶縁層１７０として形成する。さらに、ソース領域１３２及びドレイン領域１３３の各々の一部を露出させるように、層間絶縁層１７０及び酸化アルミニウム層１６０に開口部（コンタクトホール１７１ｓ及び１７１ｄ）を形成する。具体的には、フォトリソグラフィ法及びエッチング法によって、層間絶縁層１７０及び酸化アルミニウム層１６０の一部をエッチング除去することによって、ソース領域１３２及びドレイン領域１３３上にコンタクトホール１７１ｓ及び１７１ｄを形成する。
【０１０６】
例えば、シリコン酸化膜である層間絶縁層１７０は、四フッ化炭素（ＣＦ４）及び酸素ガス（Ｏ２）を用いたドライエッチングによって一部を除去することができる。酸化アルミニウム層１６０は、三塩化ホウ素（ＢＣｌ３）などのガスを用いたドライエッチングによって一部を除去することができる。なお、酸化アルミニウム層１６０は、例えば、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液を用いたウェットエッチングによって一部が除去されてもよい。
【０１０７】
次に、図１３Ｃの（ｊ）に示すように、コンタクトホール１７１ｓ及び１７１ｄを介して、ソース領域１３２に電気的及び物理的に接続されたソース電極１８０ｓと、ドレイン領域１３３に電気的及び物理的に接続されたドレイン電極１８０ｄとを形成する。具体的には、まず、コンタクトホール１７１ｓ及び１７１ｄを埋めるようにして、層間絶縁層１７０上に金属膜（ソースドレイン金属膜）をスパッタリング法などによって成膜する。成膜した金属膜を、フォトリソグラフィ法及びウェットエッチング法を用いてパターニングすることにより、所定形状のソース電極１８０ｓ及びドレイン電極１８０ｄを形成する。例えば、合計膜厚が５００ｎｍのＭｏＷ／Ａｌ／ＭｏＷの３層構造の金属膜をソース電極１８０ｓ及びドレイン電極１８０ｄとして形成してもよい。
【０１０８】
最後に、図１３Ｃの（ｋ）に示すように、ソース電極１８０ｓ及びドレイン電極１８０ｄの上に保護層１９０を形成する。本実施の形態では、ソース電極１８０ｓ及びドレイン電極１８０ｄを覆うようにして層間絶縁層１７０上の全面に保護層１９０を成膜した。
【０１０９】
保護層１９０は、例えば、シリコン酸化膜である。この場合、シランガス（ＳｉＨ４）及び亜酸化窒素ガス（Ｎ２Ｏ）を導入ガスに用いて、プラズマＣＶＤ法によってシリコン酸化膜を成膜することができる。
【０１１０】
以上のようにして、図１１及び図１２に示す薄膜トランジスタ１００を製造することができる。
【０１１１】
［１−６．効果など］
以上のように、本実施の形態に係る薄膜トランジスタ１００は、チャネル領域１３１を有する酸化物半導体層１３０と、チャネル領域１３１上に設けられたゲート絶縁層１４０と、ゲート絶縁層１４０上に設けられたゲート電極１５０とを備える。さらに、ゲート電極１５０における、チャネル領域１３１の上方の領域に、ゲート電極１５０の厚さ方向に貫通する貫通孔１５１が形成されている。
【０１１２】
このように、薄膜トランジスタ１００においては、ゲート電極１５０に貫通孔１５１が形成されているため、酸化物半導体層１３０のチャネル領域１３１のうち、最も酸素が供給されにくい上面視における中央部分に、貫通孔１５１を介して酸素を供給することができる。つまり、チャネル領域１３１に低酸素濃度領域が形成されることを抑制できる。したがって、チャネル幅を拡大した場合における閾値電圧の負シフトを抑制できる電流供給能力の大きい薄膜トランジスタ１００を実現できる。
【０１１３】
また、薄膜トランジスタ１００において、酸化物半導体層１３０は、チャネル領域１３１より抵抗率が低いソース領域１３２及びドレイン領域１３３をさらに有する。また、薄膜トランジスタ１００は、ゲート絶縁層１４０の側面、並びに、ソース領域１３２及びドレイン領域１３３を覆う酸化アルミニウム層１６０をさらに備える。
【０１１４】
このように、金属酸化物層である酸化アルミニウム層１６０を形成することにより、酸化物半導体層１３０に、抵抗率が低いソース領域１３２及びドレイン領域１３３を形成できる。
【０１１５】
また、薄膜トランジスタ１００において、チャネル領域１３１のチャネル幅は、１０μｍ以上である。
【０１１６】
このように、チャネル幅が大きい場合においても、ゲート電極１５０に貫通孔１５１が形成されていることにより、酸化物半導体層１３０のチャネル領域１３１のうち、最も酸素が供給されにくい上面視における中央部分に酸素を供給することができる。したがって、電流供給能力が大きく、かつ、閾値電圧の負シフトが抑制された薄膜トランジスタ１００を実現できる。
【０１１７】
また、本実施の形態に係る周辺回路１９は、薄膜トランジスタ１００を備える。
【０１１８】
これにより、周辺回路１９が備える薄膜トランジスタ１００のチャネル幅を拡大しても、閾値電圧の負シフトを抑制できる。したがって、周辺回路１９が備える薄膜トランジスタ１００の電流供給能力を増大できるため、大画面の表示装置に適用できる周辺回路１９を実現できる。しかも、薄膜トランジスタ１００においては、図３に示す薄膜トランジスタ８００より小型化が可能であるため、周辺回路１９を表示装置に用いた場合に、狭額縁化が可能となる。
【０１１９】
また、本実施の形態に係る画素回路２３は、薄膜トランジスタ１００を備える。
【０１２０】
これにより、画素回路２３が備える薄膜トランジスタ１００のチャネル幅を拡大しても、閾値電圧の負シフトを抑制できる。したがって、画素回路２３が備える薄膜トランジスタ１００の電流供給能力を増大できるため、大画面の表示装置に適用できる画素回路２３を実現できる。しかも、薄膜トランジスタ１００においては、図３に示す薄膜トランジスタ８００より小型化が可能であるため、画素回路２３を表示装置１０の画素回路２３に用いた場合に、高精細化が可能となる。
【０１２１】
また、本実施の形態に係る表示装置１０は、周辺回路１９を備える。
【０１２２】
これにより、表示装置１０は、電流供給能力の増大された薄膜トランジスタ１００を備えるため、大画面化が可能となる。しかも、薄膜トランジスタ１００においては、図３に示す薄膜トランジスタ８００より小型化が可能であるため、周辺回路１９を表示装置１０に用いることで、狭額縁化が可能となる。
【０１２３】
また、本実施の形態に係る表示装置１０は、画素回路２３を備える。
【０１２４】
これにより、表示装置１０は、電流供給能力の増大された薄膜トランジスタ１００を備えるため、大画面化が可能となる。しかも、薄膜トランジスタ１００においては、図３に示す薄膜トランジスタ８００より小型化が可能であるため、画素回路２３を表示装置１０に用いることで、高精細化が可能となる。
【０１２５】
（実施の形態２）
次に、実施の形態２に係る薄膜トランジスタについて説明する。本実施の形態に係る薄膜トランジスタは、実施の形態１に係る薄膜トランジスタ１００と同様に、チャネル領域における低酸素濃度領域の形成を抑制できる。本実施の形態に係る薄膜トランジスタにおいては、ゲート電極に形成された貫通孔からではなく、酸化物半導体層に形成された貫通孔からチャネル領域に酸素が供給される点において、実施の形態１に係る薄膜トランジスタ１００と相違する。以下、本実施の形態に係る薄膜トランジスタについて、薄膜トランジスタ１００との相違点を中心に説明する。
【０１２６】
［２−１．薄膜トランジスタの構成］
まず、本実施の形態に係る薄膜トランジスタの構成について、図面を用いて説明する。
【０１２７】
図１４は、本実施の形態に係る薄膜トランジスタ２００の概略構成の一例を示す模式的な上面図である。図１５は、本実施の形態に係る薄膜トランジスタ２００の概略構成の一例を示す模式的な断面図である。図１５は、図１４に記載されたＸＶ−ＸＶ線における断面が示されている。
【０１２８】
図１４及び図１５に示すように、薄膜トランジスタ２００は、実施の形態１に係る薄膜トランジスタ１００と同様に、酸化物半導体層２３０と、ゲート電極２５０と、ドレイン電極１８０ｄ及びソース電極１８０ｓとを備える。また、図１５に示すように、薄膜トランジスタ２００は、基板１１０と、ゲート絶縁層２４０と、層間絶縁層１７０と、保護層１９０とをさらに備える。また、酸化物半導体層２３０は、チャネル領域２３１と、ソース領域２３２と、ドレイン領域２３３とを有する。本実施の形態に係る薄膜トランジスタ２００の各層を形成する材料は、薄膜トランジスタ１００の各層を形成する材料と同様である。
【０１２９】
図１４及び図１５に示されるように、本実施の形態に係る薄膜トランジスタ２００は、主に、酸化物半導体層２３０及びゲート電極２５０の構成において、実施の形態１に係る薄膜トランジスタ１００と相違する。
【０１３０】
図１４及び図１５に示すように、薄膜トランジスタ２００のゲート電極２５０には、貫通孔が形成されていない。一方、酸化物半導体層２３０のチャネル領域２３１に、チャネル領域２３１のチャネル長方向（Ｙ軸方向）における長さがチャネル長より短く、酸化物半導体層２３０の厚さ方向に貫通する貫通孔２３６が形成されている。貫通孔２３６には、ゲート絶縁層２４０を構成する材料が充填される。本実施の形態では、図１４に示すように、酸化物半導体層２３０には、ソース領域２３２及びドレイン領域２３３の各々からチャネル領域２３１に向かってチャネル長方向に延びる複数のスリット状の貫通孔２３６が形成されている。このように、チャネル領域２３１に貫通孔２３６が形成されているため、貫通孔２３６を介してチャネル領域２３１の上面視における中央部分に酸素を供給することができる。つまり、チャネル領域２３１に低酸素濃度領域が形成されることを抑制できる。しかも、貫通孔２３６のチャネル領域２３１におけるチャネル長方向の長さがチャネル長より短いため、貫通孔２３６によってチャネル幅が縮小されることが抑制される。したがって、チャネル幅を拡大した場合における閾値電圧の負シフトを抑制できる電流供給能力の大きい薄膜トランジスタ２００を実現できる。
【０１３１】
［２−２．薄膜トランジスタの製造方法］
次に、本実施の形態に薄膜トランジスタ２００の製造方法について、図面を用いて説明する。
【０１３２】
図１６Ａ及び図１６Ｂはそれぞれ、本実施の形態に係る薄膜トランジスタ２００の製造方法を示す模式的な断面図である。具体的には、図１６Ａは、基板１１０の準備工程からゲート絶縁膜２４０ａの成膜工程までを示している。図１６Ｂは、ゲート金属膜２５０ａの成膜工程から酸化アルミニウム層１６０の形成工程までを示している。
【０１３３】
まず、図１６Ａの（ａ）に示すように、実施の形態１と同様に、基板１１０を準備する。
【０１３４】
次に、図１６Ａの（ｂ）に示すように、基板１１０の上方に所定形状の酸化物半導体層２３０ａを形成する。本実施の形態においては、この工程において、酸化物半導体層２３０ａのうち、チャネル領域２３１が形成される部分に酸化物半導体層２３０ａの厚さ方向に貫通する貫通孔２３６が形成される。貫通孔２３６は、酸化物半導体膜をフォトリソグラフィ法及びウェットエッチング法を用いてパターニングすることにより、形成することができる。
【０１３５】
次に、図１６Ａの（ｃ）に示すように、実施の形態１と同様に、基板１１０の上方から、酸化物半導体層２３０ａの領域を熱処理する。
【０１３６】
次に、図１６Ａの（ｄ）に示すように、酸化物半導体層２３０ａ上にゲート絶縁膜２４０ａを成膜する。ゲート絶縁膜２４０ａは、酸化物半導体層２３０ａに形成された貫通孔２３６にも充填される。
【０１３７】
次に、図１６Ｂの（ｅ）に示すように、実施の形態１と同様に、ゲート絶縁膜２４０ａ上にゲート金属膜２５０ａを製膜する。
【０１３８】
次に、図１６Ｂの（ｆ）に示すように、ゲート絶縁膜２４０ａ、及び、ゲート金属膜２５０ａをそれぞれ加工することにより、ゲート絶縁層２４０、及び、ゲート電極２５０を形成する。本実施の形態では、ゲート電極２５０には貫通孔を形成しなくてもよい。
【０１３９】
次に、図１６Ｂの（ｇ）に示すように、実施の形態１と同様に、酸化物半導体層２３０ａ上に、アルミニウム層１６０ａを形成する。
【０１４０】
次に、図１６Ｂの（ｈ）に示すように、アルミニウム層１６０ａを熱処理することによって、酸化アルミニウム層１６０及び酸化物半導体層２３０を形成する。本工程において、酸化物半導体層２３０のチャネル領域２３１の上面（ゲート電極２５０側の面）だけでなく、貫通孔２３６からも酸素が供給される。このため、チャネル領域２３１の上面視における中央部分においても十分に酸素が供給される。したがって、本実施の形態では、チャネル領域２３１のほぼ全領域において十分に酸素が供給されるため、チャネル領域２３１における低酸素濃度領域の形成を抑制できる。
【０１４１】
上記熱処理の工程以降の製造工程は、実施の形態１に係る薄膜トランジスタ１００の製造工程と同様である。
【０１４２】
［２−３．効果など］
以上のように、本実施の形態に係る薄膜トランジスタ２００は、チャネル領域２３１を有する酸化物半導体層２３０と、チャネル領域２３１上に設けられたゲート絶縁層２４０と、ゲート絶縁層２４０上に設けられたゲート電極２５０とを備える。さらに、チャネル領域２３１に、チャネル領域２３１のチャネル長方向における長さがチャネル長より短く、酸化物半導体層２３０の厚さ方向に貫通する貫通孔２３６が形成されている。
【０１４３】
このように、薄膜トランジスタ２００においては、酸化物半導体層２３０のチャネル領域２３１に貫通孔２３６が形成されているため、チャネル領域２３１のうち最も酸素が供給されにくい上面視における中央部分に、貫通孔２３６を介して酸素を供給することができる。つまり、チャネル領域２３１に低酸素濃度領域が形成されることを抑制できる。しかも、貫通孔２３６のチャネル領域２３１におけるチャネル長方向の長さがチャネル長より短いため、貫通孔２３６によってチャネル幅が縮小されることが抑制される。したがって、チャネル幅を拡大した場合における閾値電圧の負シフトを抑制できる電流供給能力の大きい薄膜トランジスタ２００を実現できる。
【０１４４】
（変形例など）
以上、本発明に係る薄膜トランジスタなどについて、上記各実施の形態に基づいて説明したが、本発明は、上記各実施の形態に限定されるものではない。
【０１４５】
例えば、実施の形態１では、ゲート電極１５０にチャネル幅方向に沿って複数の貫通孔１５１が形成された。しかしながら、ゲート電極に形成される貫通孔の構成は、チャネル領域の上面視における中央部分に酸素を供給することができればよく、実施の形態１に係る貫通孔１５１の構成に限定されない。以下、実施の形態１に係る貫通孔１５１と異なる貫通孔の構成を有する薄膜トランジスタについて図面を用いて説明する。
【０１４６】
図１７は、実施の形態１の変形例１に係る薄膜トランジスタ３００の概略構成の一例を示す模式的な上面図である。図１８は、実施の形態１の変形例２に係る薄膜トランジスタ４００の概略構成の一例を示す模式的な上面図である。図１９は、実施の形態１の変形例３に係る薄膜トランジスタ５００の概略構成の一例を示す模式的な上面図である。
【０１４７】
図１７に示すように、実施の形態１の変形例１に係る薄膜トランジスタ３００のゲート電極３５０には、上面視においてハニカム状に配置された複数の貫通孔３５１が形成されている。つまり、各貫通孔３５１は、上面視において、略正六角形の各頂点、及び、各頂点を結ぶ円の中心に配置されている。このような構成を有する貫通孔３５１においても、実施の形態１に係る貫通孔１５１と同様の効果を奏する。さらに、複数の貫通孔３５１がハニカム状に配置されていることにより、複数の貫通孔３５１のうち、隣り合う二つの貫通孔３５１の間隔が略均一になるため、チャネル領域１３１に略一様に酸素を供給できる。
【０１４８】
また、図１８に示すように、実施の形態１の変形例２に係る薄膜トランジスタ４００のゲート電極４５０には、上面視においてチャネル長方向（Ｙ軸方向）に点線状に配置された複数の貫通孔４５１が形成されている。このような構成においても、実施の形態１に係る貫通孔１５１と同様の効果を奏する。
【０１４９】
また、図１９に示すように、実施の形態１の変形例３に係る薄膜トランジスタ５００のゲート電極５５０には、上面視においてランダムに配置された複数の貫通孔５５１が形成されている。このような構成においても、実施の形態１に係る貫通孔１５１と同様の効果を奏する。
【０１５０】
また、ゲート電極に形成される貫通孔の形状も特に限定されない。例えば、上面視において略円形でなくてもよく、長円などでもよい。
【０１５１】
また、実施の形態２では、チャネル領域２３１におけるゲート電極２５０の下方の領域まで到達する複数のスリット状の貫通孔２３６が形成された。しかしながら、チャネル領域に形成される貫通孔の構成は、チャネル領域の上面視における中央部分に酸素を供給することができればよく、実施の形態２に係る貫通孔２３６の構成に限定されない。以下、実施の形態２に係る貫通孔２３６と異なる貫通孔の構成を有する薄膜トランジスタについて図面を用いて説明する。
【０１５２】
図２０は、実施の形態２の変形例１に係る薄膜トランジスタ６００の概略構成の一例を示す模式的な上面図である。
【０１５３】
図２０に示すように、実施の形態２の変形例１に係る薄膜トランジスタ６００の酸化物半導体層６３０におけるゲート電極２５０の下方の領域を除く領域に複数のスリット状の貫通孔６３６が形成されている。つまり、酸化物半導体層６３０のゲート電極２５０の下方の領域には、貫通孔は形成されていない。このような構成を有する貫通孔６３６においても、チャネル領域の中央部分への酸素供給量を増大させることができる。
【０１５４】
また、チャネル領域に形成される貫通孔の形状も特に限定されない。例えば、上面視においてスリット状でなくてもよく、長円などでもよい。
【０１５５】
また、上記の実施の形態では、ソース領域及びドレイン領域を低抵抗化させるために酸化アルミニウム層１６０を形成したが、低抵抗化させるための構成はこれに限らない。例えば、酸化物半導体層１３０から酸素を引き抜くことができる別の金属酸化物層を形成してもよい。
【０１５６】
具体的には、酸化アルミニウム層１６０の代わりに形成される金属酸化物層は、酸化物半導体層１３０に含まれる第１金属より、酸素との結合解離エネルギーが高い第２金属の酸化物を主成分として含んでいる。第２金属は、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）又はタングステン（Ｗ）である。
【０１５７】
なお、第１金属と酸素との結合解離エネルギーは、以下の通りである。具体的には、インジウム（Ｉｎ）と酸素との結合解離エネルギーは、３６０ｋＪ／ｍｏｌである。亜鉛（Ｚｎ）と酸素との結合解離エネルギーは、２８４ｋＪ／ｍｏｌである。ガリウム（Ｇａ）と酸素との結合解離エネルギーは、２８５ｋＪ／ｍｏｌである。
【０１５８】
一方で、第２金属と酸素との結合解離エネルギーは、以下の通りである。具体的には、アルミニウム（Ａｌ）と酸素との結合解離エネルギーは、５１２ｋＪ／ｍｏｌである。チタン（Ｔｉ）と酸素との結合解離エネルギーは、６６２ｋＪ／ｍｏｌである。モリブデン（Ｍｏ）と酸素との結合解離エネルギーは、６０７ｋＪ／ｍｏｌである。タングステン（Ｗ）と酸素との結合解離エネルギーは、６５３ｋＪ／ｍｏｌである。
【０１５９】
したがって、例えば、金属酸化物層として、酸化モリブデン層、酸化チタン層、酸化タングステン層などを形成してもよい。
【０１６０】
また、上記各実施の形態では、トップゲート型の薄膜トランジスタの例を示したが、これに限らない。チャネル領域を有する酸化物半導体層と、チャネル領域上に設けられた絶縁層と、当該絶縁層上に設けられた金属層とを備える薄膜トランジスタにおいて、上記各実施の形態と同様の構成を適用できる。例えば、ボトムゲート型の薄膜トランジスタにおいても、チャネル領域の上方に配置された薄膜トランジスタの電極（ソース電極及びドレイン電極）などの金属層を備える場合には、当該金属層又はチャネル領域に貫通孔を形成することによって、上記各実施の形態と同様の効果を奏することができる。
【０１６１】
また、上記各実施の形態では、薄膜トランジスタを表示装置の周辺回路及び画素回路に用いる例を示したが、薄膜トランジスタの適用例はこれらに限定されない。その他の回路に用いられてもよい。
【０１６２】
その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
【産業上の利用可能性】
【０１６３】
本発明に係る薄膜トランジスタは、例えば、テレビジョンセット、パーソナルコンピュータ、携帯電話などの表示装置などに広く利用することができる。
【符号の説明】
【０１６４】
１０  表示装置
１２  走査線駆動回路
１４  信号線駆動回路
１５  シフトレジスタ
１６  バッファ回路
１６ａ、１６ｂ、２３ａ、２３ｂ  トランジスタ
１６ｃ  クロック信号源
１６ｄ、１６ｅ  入力端子
１６ｆ  低電圧源
１６ｇ、２３ｃ  容量素子
１６ｈ  出力端子
１７  電源線
１８  額縁部
１９  周辺回路
２０  表示部
２１  走査線
２２  信号線
２３  画素回路
２３ｄ  有機ＥＬ素子
１００、２００、３００、４００、５００、６００、８００、９００  薄膜トランジスタ
１１０、９１０  基板
１３０、１３０ａ、２３０、２３０ａ、６３０、８３０、９３０  酸化物半導体層
１３１、２３１、９３１  チャネル領域
１３２、２３２、９３２  ソース領域
１３３、２３３、９３３  ドレイン領域
１４０、２４０、９４０  ゲート絶縁層
１４０ａ、２４０ａ  ゲート絶縁膜
１５０、２５０、３５０、４５０、５５０、８５０、９５０  ゲート電極  
１５０ａ、２５０ａ  ゲート金属膜
１５１、２３６、３５１、４５１、５５１、６３６  貫通孔
１６０、９６０  酸化アルミニウム層
１６０ａ  アルミニウム層
１７０、９７０  層間絶縁層
１７１ｄ、１７１ｓ、８７１ｄ、８７１ｓ、９７１ｄ、９７１ｓ  コンタクトホール
１８０ｄ、８８０ｄ、９８０ｄ  ドレイン電極
１８０ｓ、８８０ｓ、９８０ｓ  ソース電極
１９０  保護層
９３４  低酸素濃度領域
【図１】
2017183437.tif 000003
【図２】
2017183437.tif 000004
【図３】
2017183437.tif 000005
【図４】
2017183437.tif 000006
【図５】
2017183437.tif 000007
【図６】
2017183437.tif 000008
【図７】
2017183437.tif 000009
【図８】
2017183437.tif 000010
【図９】
2017183437.tif 000011
【図１０Ａ】
2017183437.tif 000012
【図１０Ｂ】
2017183437.tif 000013
【図１１】
2017183437.tif 000014
【図１２】
2017183437.tif 000015
【図１３Ａ】
2017183437.tif 000016
【図１３Ｂ】
2017183437.tif 000017
【図１３Ｃ】
2017183437.tif 000018
【図１４】
2017183437.tif 000019
【図１５】
2017183437.tif 000020
【図１６Ａ】
2017183437.tif 000021
【図１６Ｂ】
2017183437.tif 000022
【図１７】
2017183437.tif 000023
【図１８】
2017183437.tif 000024
【図１９】
2017183437.tif 000025
【図２０】
2017183437.tif 000026