(57)【要約】【課題】出力電圧帰還抵抗を切り換えてレギュレータの出力電圧を変化させる際に，出力電圧の過渡動作時に生ずるオーバーシュートおよびアンダーシュートを抑制する。【解決手段】直流の入力電圧を、基準電圧とフィードバック電圧との差分電圧に応じた直流の出力電圧に変換するレギュレータと、複数の帰還抵抗器と電子スイッチとを有し、外部からの帰還抵抗切り換え信号に応じて出力電圧を２つの分圧抵抗値により分圧した電圧をフィードバック電圧として出力する帰還抵抗回路部と、帰還抵抗切り換え信号を出力する制御部とを備え、帰還抵抗回路部は、帰還抵抗切り換え信号の立ち下がりまたは立ち上がりの少なくともどちらか一方に一次遅れ特性を持たせて出力し、電子スイッチのオンオフ動作の少なくともどちらか一方に一次遅れ特性を有するオンオフ動作となるように制御する一次遅れ時定数回路をさらに有する。【選択図】図１
2017050902.tif 000002
【特許請求の範囲】
【請求項１】
直流の入力電圧を、基準電圧とフィードバック電圧との差分電圧に応じた直流の出力電圧に変換するレギュレータと、
複数の帰還抵抗器と、外部からの帰還抵抗切り換え信号のオンオフ状態に応じてオンオフ動作を行うことで前記複数の帰還抵抗器による接続構成を切り換えて２つの分圧抵抗値に分ける電子スイッチとを有し、前記出力電圧を前記２つの分圧抵抗値により分圧した電圧を前記フィードバック電圧として出力する帰還抵抗回路部と、
前記帰還抵抗切り換え信号を切り換えて出力して前記帰還抵抗回路部から出力される前記フィードバック電圧を制御することで、前記出力電圧が所望の値となるように制御する制御部と
を備え、
前記帰還抵抗回路部は、前記帰還抵抗切り換え信号がオンからオフに切り換わった際の立ち下がり信号、または前記帰還抵抗切り換え信号がオフからオンに切り換わった際の立ち上がり信号の少なくともどちらか一方を一次遅れ信号に変換し、変換した前記一次遅れ信号を用いることで前記電子スイッチの前記オンオフ動作の少なくともどちらか一方に一次遅れ特性を有するオンオフ動作となるように制御する一次遅れ時定数回路をさらに有する
電圧出力回路。
【請求項２】
前記電子スイッチは、ＭＯＳＦＥＴで構成され、前記一次遅れ時定数回路からの前記一次遅れ信号は、前記ＭＯＳＦＥＴのゲート端子に入力される
請求項１に記載の電圧出力回路。
【請求項３】
前記一次遅れ時定数回路は、抵抗とコンデンサで構成される
請求項１または２に記載の電圧出力回路。
【請求項４】
前記一次遅れ時定数回路は、抵抗、コンデンサ、およびダイオードで構成される
請求項１または２に記載の電圧出力回路。
【請求項５】
前記レギュレータは、スイッチングレギュレータである
請求項１から４のいずれか１項に記載の電圧出力回路。
【請求項６】
前記レギュレータは、シリーズレギュレータである
請求項１から４のいずれか１項に記載の電圧出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を出力電圧に変換するＤＣ−ＤＣコンバータ回路（すなわち、レギュレータ）と、その出力電圧を分圧したフィードバック電圧を調整することにより出力電圧を制御する制御部とを備えた電圧出力回路に関するものであり、特に、出力電圧からフィードバック電圧を作成する分圧抵抗（以下、帰還抵抗と称す）の切換手法に特徴を有する電圧出力回路に関するものである。
【背景技術】
【０００２】
従来のＤＣ−ＤＣコンバータ回路は、出力電圧を変化させるために、入力電圧から降圧した出力電圧を得るボルテージレギュレータ（以下、シリーズレギュレータと称す）の内部に配設された帰還抵抗を、スイッチにより切り換えることにより行っていた（例えば、特許文献１参照）。
【０００３】
すなわち、基準となる電圧と、出力電圧を帰還抵抗で分圧した値とが、差動アンプに入力される。そして、それらの差分電圧が差動アンプから出力され、その先に接続された、入力電圧を降圧するための制御半導体素子であるＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート端子に入力される。この差分電圧により、ＦＥＴのドレイン−ソース間の抵抗値が制御され、出力電圧が一定値になるように、ＦＥＴが制御される。
【０００４】
出力電圧を変更したい場合には、帰還抵抗値を変更させればよい。すなわち、帰還抵抗値を変更させることで、基準電圧との差が変化することになり、その結果、差動アンプから出力される差分電圧が変化する。そして、差分電圧の変化によりＦＥＴのゲート電圧が変化することで、結果的に、ドレイン−ソース間の抵抗値が変化し、出力電圧も変化することとなる。
【０００５】
図１４は、特許文献１における従来の帰還抵抗切換回路部に関する回路図である。
【０００６】
また、別の従来技術として、スイッチングレギュレータにおいて、起動時の出力電圧のオーバーシュートを発生させることなく、起動時間を早くする方法がある（例えば、特許文献２参照）。
【０００７】
この特許文献２によれば、スイッチングレギュレータの出力にスイッチングレギュレータの定常電圧を制御するためのオンオフを行うＰＭＯＳＦＥＴ（Ｐ  Ｃｈａｎｎｅｌ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＦＥＴ）、ＮＭＯＳＦＥＴ（Ｎ  Ｃｈａｎｎｅｌ  ＭＯＳＦＥＴ）とは別に、ＰＭＯＳトランジスタが配設されている。
【０００８】
さらに、ソフトスタート回路を、出力電圧のフィードバック電圧と基準電圧との比較器の入力側に配設している。そして、出力電圧が９０％になるまでは、ＰＭＯＳトランジスタをオンさせることにより、スイッチングレギュレータに入力される入力電圧をそのまま出力する。
【０００９】
一方、出力電圧が９０％を超えた時点でＰＭＯＳトランジスタをオフさせ、ソフトスタート回路と出力電圧のフィードバックと基準電圧の各々の差をエラーアンプから出力し、出力の大きさを徐々に変化させることで、オーバーシュートを抑制している。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−０６９６７７号公報
【特許文献２】特開２００７−２３６０５１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来技術には、以下のような課題がある。
特許文献１は、スイッチを用いて帰還抵抗値を瞬時に切り換えている。従って、その切り換えた抵抗値に見合った出力電圧のフィードバック値と基準電圧とを比較する差動アンプの周波数帯域を越えてしまい、結果として、帰還抵抗値の切り換わり時の出力電圧変化中（以下、過渡時と称す）から定常出力になるまでに、差動アンプの出力電圧に、オーバーシュートやアンダーシュートが発生してしまう等の問題点があった。
【００１２】
また、特許文献２は、スイッチングレギュレータの起動時において、出力電圧のオーバーシュートを抑えることができる。しかしながら、定常出力状態へ移行後に帰還抵抗値を変化させた場合などの過渡時の出力電圧の変化には、対応できないという問題点があった。
【００１３】
本発明は、上記のような課題を解決するものになされたものであり、レギュレータの出力電圧を変化させるために、帰還抵抗値を切り替えた際の過渡状態においても、出力電圧のオーバーシュートやアンダーシュートを抑えることができ、かつ定常状態においては負荷変動に対し、レギュレータのもつ本来の周波数応答帯域を保持させることができ、負荷変動への対応と、安定した電圧出力の両立を実現することのできる電圧出力回路を得ることを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係わる電圧出力装置は、直流の入力電圧を、基準電圧とフィードバック電圧との差分電圧に応じた直流の出力電圧に変換するレギュレータと、複数の帰還抵抗器と、外部からの帰還抵抗切り換え信号のオンオフ状態に応じてオンオフ動作を行うことで複数の帰還抵抗器による接続構成を切り換えて２つの分圧抵抗値に分ける電子スイッチとを有し、出力電圧を２つの分圧抵抗値により分圧した電圧をフィードバック電圧として出力する帰還抵抗回路部と、帰還抵抗切り換え信号を切り換えて出力して帰還抵抗回路部から出力されるフィードバック電圧を制御することで、出力電圧が所望の値となるように制御する制御部とを備え、帰還抵抗回路部は、帰還抵抗切り換え信号がオンからオフに切り換わった際の立ち下がり信号、または帰還抵抗切り換え信号がオフからオンに切り換わった際の立ち上がり信号の少なくともどちらか一方を一次遅れ信号に変換し、変換した一次遅れ信号を用いることで電子スイッチのオンオフ動作の少なくともどちらか一方に一次遅れ特性を有するオンオフ動作となるように制御する一次遅れ時定数回路をさらに有するものである。
【発明の効果】
【００１５】
本発明によれば、帰還抵抗値を徐々に変化させる、すなわち帰還抵抗値の変化に一次遅れをかけることができる構成を備えている。この結果、レギュレータの出力電圧を変化させるために、帰還抵抗値を切り替えた際の過渡状態においても、出力電圧のオーバーシュートやアンダーシュートを抑えることができ、かつ定常状態においては負荷変動に対し、レギュレータのもつ本来の周波数応答帯域を保持させることができ、負荷変動への対応と、安定した電圧出力の両立を実現することのできる電圧出力回路を得る。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１に係るリニアレギュレータ回路の構成図である。
【図２】本発明の実施の形態１における帰還抵抗選択回路の内部を表した回路図である。
【図３】従来のリニアレギュレータを用いた抵抗切換回路における各部の波形を示した図である。
【図４】本発明の実施の形態１におけるリニアレギュレータを用いた抵抗切換回路における各部の波形を示した図である。
【図５】本発明の実施の形態１におけるリニアレギュレータを用いた抵抗切換回路により、オーバーシュート、アンダーシュートの抑制効果を説明するための図である。
【図６】本発明の実施の形態２における帰還抵抗切換回路の内部を表した回路図である。
【図７】本発明の実施の形態３における帰還抵抗切換回路内に配設された一次遅れ時定数回路３２４ａの内部構成を示した回路図である。
【図８】本発明の実施の形態４における帰還抵抗切換回路内に配設された一次遅れ時定数回路の内部構成を示した回路図である。
【図９】本発明の実施の形態５における帰還抵抗切換回路内に配設された一次遅れ時定数回路３２４ａの内部構成を示した回路図である。
【図１０】本発明の実施の形態６における電圧出力回路の第１の実施例を示した構成図である。
【図１１】本発明の実施の形態６における電圧出力回路の第２の実施例を示した構成図である。
【図１２】本発明の実施の形態６における電圧出力回路の第３の実施例を示した構成図である。
【図１３】本発明の実施の形態６における電圧出力回路の第４の実施例を示した構成図である。
【図１４】特許文献１における従来の帰還抵抗切換回路部に関する回路図である。
【発明を実施するための形態】
【００１７】
本発明における電圧出力回路の好適な実施の形態を、以下、図面を用いて説明する。
なお、従来図も含め、同一の番号は、同一の構成要素を示す。
【００１８】
実施の形態１．
図１は、本発明の実施の形態１に係るリニアレギュレータ回路の構成図である。従来技術である先の図１４の構成と比較すると、本実施の形態１における図１は、帰還抵抗回路部の構成が異なっている。図１における本実施の形態１の帰還抵抗回路部３は、帰還抵抗器３１ａ〜３１ｄ、および電子スイッチ３２２ａ〜３２２ｄのそれぞれを含んだ帰還抵抗切換回路３２ａ〜３２ｄを備えて構成されている。
【００１９】
ここで、帰還抵抗切換回路３２ａ〜３２ｄは、それぞれ、帰還抵抗器３１ａと３１ｂの間、帰還抵抗器３１ｂと３１ｃの間、帰還抵抗器３１ｃと３１ｄの間、そして帰還抵抗器３１ｄと３２ｅの間に配設されている。そして、ＣＰＵ７から、端子３２３ａ〜３２３ｄの何れか１つの端子にＨレベル信号が入力され、その他の３つの端子にはＬレベル信号が入力される。
【００２０】
この結果、Ｈレベル信号が入力された帰還抵抗切換回路３２ａ〜３２ｄのいずれかがオンし、端子３２２ａ〜３２２ｄの何れか１つの端子を介して、リニアレギュレータ８の出力電圧フィードバック端子８３に接続される。
【００２１】
リニアレギュレータ８は、出力電圧フィードバック端子８３以外に、入力電圧５を入力する端子８１、および出力電圧１０２ａを出力する端子８２を備えるとともに、差動アンプ１、ＦＥＴ２、および基準電圧４を内蔵して構成されている。
【００２２】
差動アンプ１は、出力電圧フィードバック端子８３を介して入力された電圧１０３ａと、基準電圧４の電圧とを比較し、出力電圧１０４ａを出力する。ＦＥＴ２は、端子８１を介して入力された入力電圧５の電圧１０１を、ドレイン−ソース間の抵抗値の変化に応じた出力電圧１０２ａとして、端子８２から出力する。
【００２３】
コンデンサ６は、リニアレギュレータ８の出力端子８２から出力された出力電圧１０２ａを平滑する平滑コンデンサである。
【００２４】
図２は、本発明の実施の形態１における帰還抵抗切換回路３２ａの内部を表した回路図である。なお、先の図１に示した４つの帰還抵抗切換回路３２ａ〜３２ｄは、いずれも同一構成であるが、図２では、一例として、帰還抵抗切換回路３２ａの内部を示しており、以下では、代表して、帰還抵抗切換回路３２ａを用いて説明する。
【００２５】
図２に示すごとく、帰還抵抗切換回路３２ａは、帰還抵抗器３１ａと接続される端子３２１ａ、差動アンプ１のマイナス側に接続される端子３２２ａ、およびＣＰＵ７からの帰還抵抗切り換え信号１０５が接続される端子３２３ａの３つの端子を有している。また、端子３２１ａと３２２ａの間には、オンオフ信号の電圧値により抵抗値が変化する電子スイッチ３２６ａが配設されている。
【００２６】
さらに、帰還抵抗切換回路３２ａは、一次遅れ時定数回路３２４ａおよび緩衝回路３２５ａを有しており、以下のような働きをする。緩衝回路３２５ａは、ＣＰＵ７からの帰還抵抗切り換え信号１０５の駆動容量が小さい場合や電圧が異なる場合等においても、駆動容量や電圧を変換するためのトランジスタやオペアンプ等を含んで構成されている。
【００２７】
また、一次遅れ時定数回路３２４ａは、緩衝回路３２５ａからの出力信号の垂直立ち上がり、垂直立ち下がりを一次遅れ信号に変換する。そして、一次遅れ時定数回路３２４ａは、電子スイッチ３２６ａのオン、オフ動作を一時遅れで制御し、その結果、電子スイッチ３２６ａが完全にオン、オフするまでの抵抗値も、同様に一次遅れで制御されることとなる。
【００２８】
この図２の場合には、ＣＰＵ７からの帰還抵抗切り換え信号１０５がＨレベルの信号で、電子スイッチ３２６ａがオン（短絡）する構成となっている。電子スイッチ３２６ａがオンすることにより、端子３２１ａと端子３２２ａが接続され、帰還抵抗は、帰還抵抗器３１ａの値と、帰還抵抗器３１ｂ〜３１ｅを足した値に別れる。
【００２９】
そして、これらの抵抗値により分圧された電圧が、リニアレギュレータ８の出力電圧フィードバック端子８３に入力される。すなわち、出力電圧フィードバック端子８３の電圧は、出力電圧１０２ａを、電子スイッチ３２６ａがオンすることで分けられた２つの抵抗値で分圧した値となる。
【００３０】
このように、電子スイッチ３２６ａを一次遅れ動作でオン、オフさせることで、帰還抵抗器３１ａ〜３１ｄの切り換え時において、出力電圧フィードバック端子８３へ入力されるフィードバック電圧１０３ａに一次遅れの特性を持たせることができる。
【００３１】
この結果、リニアレギュレータ８内部の差動アンプ１は、帰還抵抗変化時のフィードバック電圧が過渡状態の時は、一次遅れで変化するフィードバック電圧１０３ａに応じて緩やかに制御でき、切り換わって定常電圧になった後は、差動アンプ１が有する本来の周波数帯域で制御でき、安定した電圧制御が実現できる。
【００３２】
次に、フィードバック電圧１０３ａに一次遅れ特性を持たせる構成を備えた本実施の形態１における電圧出力回路と、一次遅れ特性を持たせる構成を備えていない従来の電圧出力回路での具体的な応答波形の違いについて説明する。
【００３３】
図３は、従来のリニアレギュレータを用いた抵抗切換回路における各部の波形を示した図である。一方、図４は、本発明の実施の形態１におけるリニアレギュレータを用いた抵抗切換回路における各部の波形を示した図である。具体的には、帰還抵抗回路の選択が帰還抵抗器３１ａと３１ｂの間から、帰還抵抗器３１ｄと３１ｅの間に変化した場合において、図１４の構成に対応する各部の波形が図３に相当し、図１の構成に対応する各部の波形が図４に相当する。
【００３４】
図３に示すように、帰還抵抗を、帰還抵抗器３１ａと３１ｂの間から、帰還抵抗器３１ｄと３１ｅの間に、電子スイッチまたは機械式スイッチにより急峻に切り替えた過渡状態では、得られる出力電圧１０２ａにオーバーシュート１０６ａ、１０６ｂ、およびアンダーシュート１０７ａ、１０７ｂが生じる。
【００３５】
これに対して、図４に示すように、帰還抵抗の切り替え時の過渡状態に一次遅れ特性を持たせた場合には、出力電圧１０２ａのオーバーシュート、アンダーシュートの発生を抑制できることがわかる。
【００３６】
オーバーシュート、アンダーシュートを抑制できる理由を、図５を用いて説明する。図５は、本発明の実施の形態１におけるリニアレギュレータを用いた抵抗切換回路により、オーバーシュート、アンダーシュートの抑制効果を説明するための図であり、具体的には、出力電圧１０２ａとフィードバック電圧１０３ａの過渡状態における拡大図に相当する。
【００３７】
図１４、図１において、帰還抵抗を切り替えると、帰還信号１０３または１０３ａが変化するため、この帰還信号と基準電圧４との差が一定になるように差動アンプ１で制御することにより、所望の出力電圧１０２または１０２ａが得られるまで制御されることとなる。
【００３８】
差動アンプ１により出力を制御する回路が十分高速なとき、本実施の形態１のように、一次遅れ特性により時定数をかけてフィードバック電圧１０３ａを変化させた場合には、Ｔ１を帰還抵抗から得られるフィードバック電圧１０３ａの変化時間、Ｔ２を出力電圧１０２ａの変化時間とすると、
Ｔ１≒Ｔ２
の関係が得られる。
【００３９】
このとき、単位時間ΔＴ１あたりのフィードバック電圧１０３ａの変化量ΔＶ１が小さくなる。このため、出力信号の単位時間ΔＴ２あたりの出力信号変化量ΔＶ２も、同様に小さくなる。
【００４０】
フィードバック電圧１０３ａが変化したとき、出力電圧１０２ａが定常状態に至るまでの時間Ｔ２は、差動アンプ１とその演算の周波数帯域、すなわち、動作速度に依存する。従って、出力電圧１０２ａの変化量（Ｖ２−Ｖ２‘）が急激に変化する場合、差動アンプ１とその演算により出力を制御する回路の周波数応答が悪くなる。すなわち、動作速度が速い場合には、得られる出力信号に生じるオーバーシュートおよびアンダーシュートは、出力電圧１０２ａの変化量に比例する。
【００４１】
そこで、本実施の形態１における電圧出力回路は、電子スイッチ３２６ａ〜３２６ｄのオン時間を一次遅れとし、時定数を持たせ、フィードバック電圧１０３ａを徐々に制御し、電子スイッチ間の抵抗値を緩やかに変化させている。すなわち、本実施の形態１における電圧出力回路は、例えれば、電子スイッチを可変抵抗素子のように徐々に変化させ、帰還抵抗器３１ａ〜３１ｄ各間の帰還抵抗値が徐々に変化するように振る舞わせるように機能する。
【００４２】
帰還抵抗器３１ａ〜３１ｄ各間の帰還抵抗値が徐々に変化するため、出力電圧１０２ａも、フィードバック電圧１０３ａと同様に、徐々に変化することになる。従って、抵抗器による帰還により差動アンプ１の利得または出力信号を決定する回路において、単位時間ΔＴ２あたりの利得または出力信号変化量ΔＶ２が小さくなり、出力電圧１０２ａのオーバーシュートおよびアンダーシュートを抑制できる。
【００４３】
以上のように、実施の形態１によれば、帰還抵抗値を徐々に変化させる、すなわち帰還抵抗値の変化に一次遅れをかけることができる構成を備えている。この結果、シリーズレギュレータやスイッチングレギュレータ等の出力電圧を変化させるために、帰還抵抗値を切り替えた際の過渡状態においても、出力電圧のオーバーシュートやアンダーシュートを抑えることができる。
【００４４】
さらに、定常状態においては、負荷変動に対し、シリーズレギュレータやスイッチングレギュレータのもつ本来の周波数応答帯域を保持させることができる。従って、負荷変動への対応と、安定した電圧出力の両立を実現することのできる電圧出力回路を得ることができる。
【００４５】
実施の形態２．
図６は、本発明の実施の形態２における帰還抵抗切換回路３２ａ〜３４ａの内部を表した回路図である。図６においても、先の実施の形態１における図２と同様に、代表して、帰還抵抗切換回路３２ａを用いて説明する。
【００４６】
先の図２で示した実施の形態１における帰還抵抗切換回路３２ａでは、端子３２１ａと端子３２２ａの間のスイッチとして、電子スイッチ３２６ａが用いられていた。これに対して、図６で示した実施の形態１における帰還抵抗切換回路３２ａでは、端子３２１ａと端子３２２ａの間のスイッチとして、電子スイッチ３２６ａの代わりに、ＭＯＳＦＥＴ３２７ａが用いられている。
【００４７】
電子スイッチ３２６ａをＭＯＳＦＥＴ３２７ａにすることで、駆動電流を小さくすることができる。この結果、帰還抵抗切換回路３２ａ内の緩衝回路３２５ａを削除することも可能である。
【００４８】
以上のように、実施の形態２によれば、オンオフ機能のスイッチとして、ＭＯＳＦＥＴを採用して帰還抵抗切換回路を構成している。この結果、先の実施の形態１と同様の効果を得ることができる。さらに、駆動電流の低減化により、帰還抵抗切換回路内の緩衝回路を削除することも可能であり、回路構成を簡素化できるさらなる効果を得ることができる。
【００４９】
実施の形態３．
本実施の形態３では、先の実施の形態１、２で説明した一次遅れ時定数回路３２４ａ〜３２４ｄの内部構成の具体例について説明する。図７は、本発明の実施の形態３における帰還抵抗切換回路３２ａ内に配設された一次遅れ時定数回路３２４ａの内部構成を示した回路図である。一次遅れ時定数回路３２４ａ〜３２４ｄの内部の構成は、同一であり、図７では、一例として、帰還抵抗切換回路３２ａの内部に設けられた一次遅れ時定数回路３２４ａを示しており、以下では、代表して、一次遅れ時定数回路３２４ａを用いて説明する。
【００５０】
図７に示した本実施の形態３における一次遅れ時定数回路３２４ａは、１個の抵抗器３２４１ａと、１個のコンデンサ３２４２ａのみで構成されている。抵抗器３２４１ａは、緩衝回路３２５ａからの出力信号と電子スイッチ３２６ａのオン、オフ端子間に直列に接続されている。
【００５１】
また、コンデンサ３２４２ａは、一端が、電子スイッチ３２６ａのオン、オフ端子と抵抗器３２４１ａとの間に接続され、他端が、グラウンドに接続されている。この抵抗３２４１ａとコンデンサ３２４２ａにて構成される回路により、電子スイッチ３２６ａのオン、オフ端子に与える電子スイッチオンオフ信号３０１ａに一次遅れ信号を与える。
【００５２】
通常、ＭＯＳＦＥＴ３２７ａを電子スイッチとして使用した場合、ＭＯＳＦＥＴ３２７ａのゲート端子とゲート信号間に抵抗器を配設し、この抵抗値とＭＯＳＦＥＴのゲート−ソース端子間寄生容量によりオン、オフ時の時定数を持たせることが一般的である。
【００５３】
しかしながら、ゲート−ソース間の容量は、通常の小信号用ＭＯＳＦＥＴであれば数百ｐＦ程度であり、差動アンプ１の周波数帯域よりも低い時定数を作るには、数百ｋΩ程度の大きな抵抗器が必要となり、ゲート電流が不足する、あるいはノイズに弱くなってしまう。
【００５４】
従って、本実施の形態３では、図７における抵抗器３２４１の抵抗値を１００ｋΩ以下とし、コンデンサの容量を１０００ｐＦ以上とした一次遅れ時定数回路３２４ａを採用している。
【００５５】
以上のように、実施の形態３によれば、抵抗器とコンデンサにより一次遅れ時定数回路が構成されており、抵抗値および容量値を適切に選定することで、所望の時定数を容易に実現することができる。また、必要に応じて、それぞれの一次遅れ時定数回路において、個別の時定数を容易に設定することができる。
【００５６】
実施の形態４．
本実施の形態４では、先の実施の形態３とは異なる構成を備えた一次遅れ時定数回路３２４ａ〜３２４ｄの内部構成について説明する。図８は、本発明の実施の形態４における帰還抵抗切換回路３２ａ内に配設された一次遅れ時定数回路３２４ａの内部構成を示した回路図である。一次遅れ時定数回路３２４ａ〜３２４ｄの内部の構成は、同一であり、図８では、一例として、帰還抵抗切換回路３２ａの内部に設けられた一次遅れ時定数回路３２４ａを示しており、以下では、代表して、一次遅れ時定数回路３２４ａを用いて説明する。
【００５７】
本実施の形態４における一次遅れ時定数回路３２４ａは、先の実施の形態３における一次遅れ時定数回路３２４ａの構成に対して、さらに、ダイオード３２４３ａを備えている。
【００５８】
具体的には、本実施の形態４では、先の実施の形態３における図７の構成に対し、ダイオード３２４３ａを、抵抗器３２４１ａに並列にし、アノード側を電子スイッチオンオフ信号３０１ａ側に、カソードを緩衝回路３２５ａ側に接続している。
【００５９】
ダイオード３２４３ａにより、コンデンサ３２４２ａの電荷を速やかに放電する経路を設けることができる。この結果、帰還抵抗器３１ａ〜３１ｄ各間の抵抗切換時に緩衝増幅器３２５ａの出力信号がオン（Ｈレベル）のときには一次遅れ時定数をかけることができ、その一方で、オフ（Ｌレベル）のときには、一次遅れ時定数なくすことができる。
【００６０】
図８の回路では、帰還抵抗切り換え信号１０５がオンとなったとき、抵抗器３２４１ａの抵抗値をＲ１、コンデンサ３２４２ａの容量Ｃ１とすると、一次遅れ時定数τは、τ＝Ｒ１×Ｃ１で表される。オフにした場合は、コンデンサＣ１の電荷は、ダイオード３２４３ａを経由するため、その一次遅れ時定数は、緩衝回路３２５ａの内部インピーダンスに委ねられる。
【００６１】
以上のように、実施の形態４によれば、抵抗とコンデンサとダイオードにより一次遅れ時定数回路が構成されており、先の実施の形態３と同様の効果を得ることができる。
【００６２】
実施の形態５．
本実施の形態５では、先の実施の形態３、４とは異なる構成を備えた一次遅れ時定数回路３２４ａ〜３２４ｄの内部構成について説明する。図９は、本発明の実施の形態５における帰還抵抗切換回路３２ａ内に配設された一次遅れ時定数回路３２４ａの内部構成を示した回路図である。一次遅れ時定数回路３２４ａ〜３２４ｄの内部の構成は、同一であり、図９では、一例として、帰還抵抗切換回路３２ａの内部に設けられた一次遅れ時定数回路３２４ａを示しており、以下では、代表して、一次遅れ時定数回路３２４ａを用いて説明する。
【００６３】
本実施の形態５における一次遅れ時定数回路３２４ａは、先の実施の形態３における一次遅れ時定数回路３２４ａの構成に対して、さらに、抵抗器３２４４ａと、ダイオード３２４３ａ、３２４５ａを備えている。
【００６４】
具体的には、本実施の形態５では、先の実施の形態３の図７に対し、緩衝回路３２５ａと抵抗器３２４１ａの間で、ダイオード３２４５ａのアノードを緩衝回路３２５ａ側に、カソードを抵抗器３２４１ａ側に接続する。
【００６５】
また、ダイオード３２４５ａと抵抗器３２４１ａの直列接続回路と並列に、抵抗器３２４４ａとダイオード３２４３ａの直列接続回路を接続する。ダイオード３２４３ａは、アノードを抵抗器３２４４ａ側に、カソードを緩衝回路３２５ａ側に接続する。
【００６６】
このような構成とすることで、帰還抵抗器３１ａ〜３１ｄ各間の抵抗切換時の変化に対し、異なる時定数をかけることもできる。図９の回路では、帰還抵抗切り換え信号１０５をオンにしたとき、抵抗器３２４１ａの抵抗値をＲ１、コンデンサ３２４２ａの容量をＣ１とし、ダイオードの電圧降下分を無視すると、一次遅れ時定数は、τ＝Ｒ１×ｃ１で表される。
【００６７】
また、帰還抵抗切り換え信号１０５をオフにしたとき、抵抗器３２４４ａの抵抗値をＲ２とすれば、同様に、一次遅れ時定数は、τ＝Ｒ２×Ｃ１で表される。
【００６８】
以上のように、実施の形態５によれば、先の実施の形態３、４とは異なる回路により一次遅れ時定数回路を構成することによっても、先の実施の形態３、４と同様の効果を得ることができる。
【００６９】
実施の形態６．
本実施の形態６では、上述した本発明の電圧出力回路を適用した４つの実施例について説明する。
【００７０】
＜第１の実施例＞
図１０は、本発明の実施の形態６における電圧出力回路の第１の実施例を示した構成図である。この第１の実施例は、シリーズレギュレータを用いた降圧回路で、帰還抵抗器を短絡する回路を示している。
【００７１】
より具体的には、図１と同様な制御方式のシリーズレギュレータ８ａを使用する場合に、帰還抵抗回路部３ａの回路構成を３ｂのように変更し、電子スイッチ３２６ｅを用いて、帰還抵抗器３３ｃを短絡させることにより、シリーズレギュレータ８ａの出力電圧を上昇させる回路の一例である。
【００７２】
図１０に示すように、帰還抵抗切り換え信号１０５がオンになると、電子スイッチ３２６ｅは、一次遅れ時定数回路３２４ｅにより、電子スイッチ３２６ｅの抵抗値を徐々に変化させ、帰還抵抗器３３ｃを短絡させる。このように、一次遅れ時定数回路３２４ｅの出力波形通りに電子スイッチ３２６ｅの抵抗値を変化させることにより、出力電圧１０２ｂの電圧上昇時のオーバーシュートやアンダーシュートを抑えることができる。
【００７３】
なお、抵抗器９、１０は、電子スイッチにＭＯＳＦＥＴを用いたときの電流制限やゲート−ソース間の電圧を確保するためのものであり、本発明には影響は与えない。
【００７４】
＜第２の実施例＞
図１１は、本発明の実施の形態６における電圧出力回路の第２の実施例を示した構成図である。この第２の実施例は、スイッチングレギュレータ１８ａを使用した、昇圧回路であり、先の図１０と同様に帰還抵抗器３４ｃを短絡させることにより、さらに電圧を上昇させる回路の一例である。
【００７５】
一般的なスイッチングレギュレータ１８ａによる昇圧回路は、スイッチング素子１３がオン時にコイル１１およびスイッチング素子１３を介し、グラウンドに電流が流れ、スイッチングコイル１９にエネルギーを蓄積し、スイッチング素子１３がオフ時にコイル１１に蓄えたエネルギーを、ダイオード１２を介し出力電圧１０２ｃとして出力する。従って、昇圧回路の定常動作においては、スイッチング素子１３のオンデューティが１００％になることはない。
【００７６】
帰還抵抗器３４ｃを瞬時に短絡し、昇圧回路の電圧を上昇させてしまうと、出力電圧の上昇幅が大きい場合には、帰還抵抗器３４ｃの切り換え後の過渡動作において、スイッチングレギュレータ１８ａにより最大デューティ制限がされてしまうことがあり、出力電圧が逆に低下する場合がある。
【００７７】
また、スイッチングレギュレータ１８に低電圧起動防止回路を組み合わせている場合には、低電圧起動防止回路が動作し、スイッチングレギュレータ１８ａが再起動する可能性がある。
【００７８】
これに対して、図１１に示した第２に実施例では、昇圧回路において、帰還抵抗器３４ｃを短絡させるために電子スイッチ３２６ｆを使用し、電子スイッチ３２６ｆのオン、オフ時に一次遅れ時定数回路３２４ｆを使用しており、帰還抵抗器３４ｃを瞬時に短絡することを防止している。
【００７９】
さらに、一次遅れ時定数回路３２４ｆとして、先の図８のように、ダイオード３２４３ｆを組み合わせた場合には、帰還抵抗器３４ｃを短絡して出力電圧１０２ｃを上昇させる場合のみ、一次遅れ時定数を加え、電子スイッチ３２６ｆの解放時には、コンデンサ３２４２ｆの放電回路のインピーダンスに依存する時定数で出力電圧１０２ｃを減少させることもできる。
【００８０】
従って、帰還抵抗器３４ｃを短絡させる際の過渡動作に対しては、等価的に単位時間当たりの帰還抵抗変化量に時定数をかけることで、出力電圧１０２ｃに生ずるオーバーシュートおよびアンダーシュートを抑制することができる。
【００８１】
＜第３の実施例＞
図１２は、本発明の実施の形態６における電圧出力回路の第３の実施例を示した構成図である。この第３の実施例は、スイッチングレギュレータ１８ｂを用いた降圧回路の一例であり、先の図１０と同様に帰還抵抗器３５ｃを帰還抵抗器３５ｃに並列に接続した電子スイッチ３２６ｇを短絡させることによるより、電圧を上昇させる回路の一例である。
【００８２】
帰還抵抗器３５ｃを短絡させる電子スイッチ３２６ｇのオン、オフ端子に、一次遅れ時定数回路３２４ｇを接続することにより、帰還抵抗器３５ｃを短絡した際、出力電圧１０２ｄの電圧上昇過渡時のオーバーシュートやアンダーシュートを抑えることができる。
【００８３】
＜第４の実施例＞
図１３は、本発明の実施の形態６における電圧出力回路の第４の実施例を示した構成図である。この第４の実施例は、シャントレギュレータ２８を用いた降圧回路の一例であり、先の図１０と同様に帰還抵抗器３６ｃを帰還抵抗器３６ｃに並列に接続した電子スイッチ３２６ｈを短絡させることにより、電圧を上昇させる回路の一例である。
【００８４】
帰還抵抗器３６ｃを短絡させる電子スイッチ３２６ｈのオン、オフ端子に一次遅れ時定数回路３２４ｈを接続することにより、帰還抵抗器３６ｃを短絡した際、出力電圧１０２ｅの電圧上昇過渡時のオーバーシュートやアンダーシュートを抑えることができる。
【００８５】
以上述べたように、帰還抵抗切換時に本発明の切り換えスイッチとして電子スイッチを用い、そのオン、オフ端子に一次遅れ時定数回路を配設することで、電圧変更時の過渡時の安定動作は、ＤＣ−ＤＣコンバータに使用する制御素子の周波数帯域とは別に設定できる。従って、制御素子の周波数帯域を広く設定することが可能であり、出力電圧切り換え時の過渡動作の安定を図りながら、定常動作時の負荷急変への追従性を向上させることができる。
【００８６】
なお、本発明は、スイッチングレギュレータに適用する場合、２つ以上の抵抗器によって出力電圧をフィードバックすることにより出力電圧を変化させるスイッチングレギュレータであれば、昇圧、降圧、反転、昇降圧、フライバックおよびその他トランスを使用する方式など、回路方式は問わない。
【００８７】
また、具体的な利用例としては、以下のものが考えられる。
図１０のシリーズレギュレータ方式のリニアレギュレータの帰還回路に本発明の帰還抵抗切り換え方法を適用した場合、汎用安定化電源回路などに利用できる。
【００８８】
また、図１２のスイッチングレギュレータ１８ａによる降圧回路においては、本発明の帰還抵抗切り換え方法により、多段階の電圧切り替えを要し、かつ負荷急変に耐えうる過渡応答性を要求されるマイクロプロセッサのコア電源などに利用できる。
【００８９】
さらに、図１３のシャントレギュレータおよびトランジスタ、ＭＯＳＦＥＴなどによる制御半導体素子２０を使用した、シリーズレギュレータ方式のリニアレギュレータによる電圧出力回路に適用した場合、高リップル除去比を維持する安定化電源回路などに利用できる。
【００９０】
なお、本発明において、電子スイッチのオン、オフ端子に直接、または抵抗器を通して接続される一次遅れ時定数回路に使用する素子および放電方法は、ダイオードに限定されない。ダイオードの代わりに、トランジスタのエミッタ−ベース間などを用いた疑似ダイオード、トランジスタやＭＯＳ−ＦＥＴなどの電子スイッチを用いコンデンサの電荷を強制放電させることができればよい。
【００９１】
また、一次遅れ時定数回路と帰還抵抗切り換え信号との間に接続される緩衝回路は、帰還抵抗切り換え信号に電子スイッチを駆動できる電源容量や電圧を持った信号であれば、このような緩衝回路を配設する必要はない。また、帰還抵抗切り換え信号もＣＰＵから直接送られてくる信号である必要はない。
【００９２】
さらに、上述した本発明の実施の形態１〜５では、電圧出力を変化させるための帰還抵抗値を変化させる方法として、帰還抵抗器を直列に設け、その抵抗間の中間を選択する場合や抵抗の一つを短絡する例を挙げた。しかしながら、本発明においては、電子スイッチを用いて帰還抵抗器を接続、解放、短絡させるものであれば、電子スイッチがどのように配設されていても、また電子スイッチが複数配設されていても、その電子スイッチ１つ１つ、または複数において，オン、オフ端子の少なくともどちらか一方に一次遅れ時定数回路と必要により緩衝回路が配設されていれば、同様な効果が得られる。
【符号の説明】
【００９３】
３  帰還抵抗回路部、８  リニアレギュレータ、８ａ  シリーズレギュレータ、１３、１３ａ  スイッチング素子、１８、１８ａ、１８ｂ  スイッチングレギュレータ、２８  シャントレギュレータ、３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｅ、３３ａ、３３ｂ、３３ｃ、３４ａ、３４ｂ、３４ｃ、３５ａ、３５ｂ、３５ｃ、３６ａ、３６ｂ、３６ｃ  帰還抵抗器、３２ａ、３２ｂ、３２ｃ、３２ｄ  帰還抵抗切換回路、３２４ａ、３２４ｂ、３２４ｃ、３２４ｄ  一次遅れ時定数回路部、３２５ａ、３２５ｂ、３２５ｃ、３２５ｄ  緩衝増幅器、３２６ａ、３２６ｂ、３２６ｃ、３２６ｄ  電子スイッチ、３２７ａ、３２７ｂ、３２７ｃ、３２７ｄ  ＭＯＳＦＥＴ
【図１】
2017050902.tif 000003
【図２】
2017050902.tif 000004
【図３】
2017050902.tif 000005
【図４】
2017050902.tif 000006
【図５】
2017050902.tif 000007
【図６】
2017050902.tif 000008
【図７】
2017050902.tif 000009
【図８】
2017050902.tif 000010
【図９】
2017050902.tif 000011
【図１０】
2017050902.tif 000012
【図１１】
2017050902.tif 000013
【図１２】
2017050902.tif 000014
【図１３】
2017050902.tif 000015
【図１４】
2017050902.tif 000016
【手続補正書】
【提出日】平成28年11月21日(2016.11.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明に係わる電圧出力装置は、直流の入力電圧を、基準電圧とフィードバック電圧との差分電圧に応じた直流の出力電圧に変換するレギュレータと、複数の帰還抵抗器と、外部からの帰還抵抗切り換え信号のオンオフ状態に応じてオンオフ動作を行うことで複数の帰還抵抗器による接続構成を切り換えて２つの分圧抵抗値に分ける電子スイッチとを有し、出力電圧を２つの分圧抵抗値により分圧した電圧をフィードバック電圧として出力する帰還抵抗回路部と、帰還抵抗切り換え信号を切り換えて出力して帰還抵抗回路部から出力されるフィードバック電圧を制御することで、出力電圧が所望の値となるように制御する制御部とを備え、帰還抵抗回路部は、帰還抵抗切り換え信号がオンからオフに切り換わった際の立ち下がり信号、または帰還抵抗切り換え信号がオフからオンに切り換わった際の立ち上がり信号の少なくともどちらか一方を一次遅れ信号に変換し、変換した一次遅れ信号を用いることで電子スイッチのオンオフ動作の少なくともどちらか一方に一次遅れ特性を有するオンオフ動作となるように制御し、電子スイッチを用いて帰還抵抗値を瞬時に切り換えることなく徐々に変化させる一次遅れ時定数回路をさらに有するものである。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直流の入力電圧を、基準電圧とフィードバック電圧との差分電圧に応じた直流の出力電圧に変換するレギュレータと、
複数の帰還抵抗器と、外部からの帰還抵抗切り換え信号のオンオフ状態に応じてオンオフ動作を行うことで前記複数の帰還抵抗器による接続構成を切り換えて２つの分圧抵抗値に分ける電子スイッチとを有し、前記出力電圧を前記２つの分圧抵抗値により分圧した電圧を前記フィードバック電圧として出力する帰還抵抗回路部と、
前記帰還抵抗切り換え信号を切り換えて出力して前記帰還抵抗回路部から出力される前記フィードバック電圧を制御することで、前記出力電圧が所望の値となるように制御する制御部と
を備え、
前記帰還抵抗回路部は、前記帰還抵抗切り換え信号がオンからオフに切り換わった際の立ち下がり信号、または前記帰還抵抗切り換え信号がオフからオンに切り換わった際の立ち上がり信号の少なくともどちらか一方を一次遅れ信号に変換し、変換した前記一次遅れ信号を用いることで前記電子スイッチの前記オンオフ動作の少なくともどちらか一方に一次遅れ特性を有するオンオフ動作となるように制御し、前記電子スイッチを用いて帰還抵抗値を瞬時に切り換えることなく徐々に変化させる一次遅れ時定数回路をさらに有する
電圧出力回路。
【請求項２】
前記電子スイッチは、ＭＯＳＦＥＴで構成され、前記一次遅れ時定数回路からの前記一次遅れ信号は、前記ＭＯＳＦＥＴのゲート端子に入力される
請求項１に記載の電圧出力回路。
【請求項３】
前記一次遅れ時定数回路は、抵抗とコンデンサで構成される
請求項１または２に記載の電圧出力回路。
【請求項４】
前記一次遅れ時定数回路は、抵抗、コンデンサ、およびダイオードで構成される
請求項１または２に記載の電圧出力回路。
【請求項５】
前記レギュレータは、スイッチングレギュレータである
請求項１から４のいずれか１項に記載の電圧出力回路。
【請求項６】
前記レギュレータは、シリーズレギュレータである
請求項１から４のいずれか１項に記載の電圧出力回路。