(57)【要約】      （修正有）【課題】主走査方向の倍率補正データを記憶するための記憶ユニットの容量を増加させることなく、主走査位置毎の画像の倍率差を抑制することができる画像形成装置を提供する。【解決手段】主走査方向におけるレーザ光の走査位置に対応する補正データを設定する設定手段は、複数画素を一補正単位とし、一補正単位において各主走査位置毎の倍率補正値が満たされるように複数画素毎に前記補正データを設定する。【選択図】図４
2017024336.tif 000002
【特許請求の範囲】
【請求項１】
感光体と、
レーザ光を出射するレーザ光源と、
前記レーザ光が前記感光体上を走査するように前記レーザ光を偏向する偏向手段と、
前記偏向手段によって偏向されたレーザ光によって走査されることによって前記感光体上に形成される静電潜像を現像する現像手段と、
１画素の濃度を示す第１のビットパターンを前記レーザ光源をＯＮまたはＯＦＦさせるビットデータを複数含む第２のビットパターンに変換するデータ変換手段と、
主走査方向の画像の倍率を補正するために各画素に対して設定する補正データであって、主走査方向におけるレーザ光の複数の走査位置に対応する補正データを設定する設定手段と、
前記演算手段によって演算された補正データに基づいて前記第２のビットパターンを補正する補正手段であって、前記第２のビットパターンに対して前記補正データに基づく数および位置にビットデータを付加する補正手段と、
前記補正手段によって補正された第２のビットパターンに含まれるビットデータをクロック信号に同期して１ビットずつ出力する出力手段と、
前記出力手段から出力されるビットデータに基づいて前記レーザ光源への電流の供給をＯＮまたはＯＦＦさせる駆動手段と、を備え、
前記設定手段は、複数画素を一補正単位とし、前記一補正単位において各主走査位置毎の倍率補正値が満たされるように前記複数画素毎に前記補正データを設定することを特徴とする画像形成装置。
【請求項２】
前記補正手段は前記出力手段に対して前記ビットパターンをパラレルに送信することを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記クロック信号は一定周波数の信号であることを特徴とする請求項１または２に記載の画像形成装置。
【請求項４】
前記偏向手段と前記感光体との間にはレンズが配置されていないことを特徴とする請求項１乃至３いずれか１項に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
画像形成装置における主走査方向の倍率補正方法に関する。
【背景技術】
【０００２】
従来の画像形成装置は感光体を走査するレーザ光を出射する光走査装置を備える。光走査装置は、レーザ光を出射するレーザ光源、レーザ光源から出射されたレーザ光が感光体上を走査するようにレーザ光を偏向する偏向ユニット（例えば、回転多面鏡）を備える。偏向ユニットによって偏向されたレーザ光は、感光体上に走査速度が略一定になるように設計されたｆθレンズなどの光学レンズを介して感光体上に結像する。
【０００３】
上記光学レンズは高精度の設計されているものの、その精度を完全に満たすような精度で製造することはできず、光学レンズの光学性能は微小な誤差を伴う。光学レンズの光学性能の誤差によって主走査方向における複数の領域毎の画像の倍率が変動してしまう。
【０００４】
このような課題を解決するために、特許文献１はレーザ光源を駆動するための駆動データを１画素未満の単位で補正する画像形成装置を開示している。特許文献１の画像形成装置は、によれば簡単に主走査方向の画像の倍率を補正することができる。
【０００５】
一方で、今後より一層の画像形成装置のコストダウンを図る上で光走査装置のコストダウンが求められている。光走査装置のコストダウンを達成するための１つの方法として、走査レンズを使用しない光走査装置、あるいは従来の光学レンズよりも光学性能が劣るが廉価な走査レンズを用いた光走査装置を設計する必要がある。
【０００６】
しかしながら、走査レンズを使用しない光走査装置、あるいは廉価な走査レンズを用いた画像形成装置は次のような課題が想定される。
【０００７】
図１４は、走査レンズを使用しない光走査装置における主走査方向の倍率変動（単位時間当たりの走査幅）を示す図である。主走査方向はレーザ光が感光体上を走査する方向である。図１４の横軸は主走査方向の位置（主走査位置／像高）を示している。一方、図１４の縦軸は画像の倍率を示している。
【０００８】
図１４の曲線は感光体上におけるレーザ光の走査速度に対応している。走査レンズを使用しない光走査装置においてレーザ光の走査速度は感光体の中央から端部に向かうほど速くなる。そのため、同一数のビットデータおよび同一周期のクロック信号によってレーザ光源を駆動した場合、図１４に示すように感光体の端部に近づくにつれて画像の倍率が増加する。例えば、ある画像系形成装置では、図１４に示すように感光体の端部±１５０ｍｍの位置の補正倍率は３０％に及ぶ。図１４に示す画像倍率の逆数によって画像幅を電気的に補正することによって各走査位置における画像の幅を略均一にすることができる。
【０００９】
電気的な補正方法の一つとしてディジタルＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）が知られている。ディジタルＰＷＭは、例えば、画像の濃度を示す多値の画像データであるビットパターンのビット数を変換することによって複数のビットデータを含むビットパターンを生成する。生成されたビットパターンに含まれるビットデータはレーザ光源をＯＮまたはＯＦＦさせる２値のデータである。画像形成装置は、ビットパターンに含まれるビットデータを画像クロックに同期して１ビットずつ出力し、レーザ光源をＯＮ／ＯＦＦ制御する。このビットパターンに含まれるビットデータの数を主走査方向における走査位置に応じて変化させることによって画像の倍率を補正する処理をディジタルＰＷＭと称する。
【００１０】
例えば、１画素に対応する画像データをＮ＝２４個のビットデータを含むビットパターンに変換し、当該ビットパターンのビットデータ数を補正する画像形成装置を考える。この画像形成装置は、主走査方向における各画素の倍率を１≦Ｍ≦１．３３倍で補正するものとする。各画素の補正倍率は（Ｎ＋Ｄ）／Ｎ＝Ｍで定義される。Ｄは付加するビットデータの数であり、主走査方向における画素の位置に応じて０≦Ｄ≦８の範囲のどれかの整数が設定される。各画素に対してＤを変化させることによって所望の倍率補正が可能となる。例えば、Ｄ＝０であれば（２４＋０）／２４＝１倍となり、Ｄ＝８であれば（２４＋８）／２４＝１．３３倍となる。従って、各画素の補正倍率を示すデータは、Ｄがとり得る整数の個数分を表せるビット数があればよい。上記の例では、Ｄが取り得る整数の数は０から８の９個なので、４（≧ｌｏｇ２９、かつ整数）ビットで表せる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１３−２２９１３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、走査レンズを使用しない光走査装置、あるいは廉価な走査レンズを用いた画像形成装置は次のような課題が想定される。
【００１３】
主走査方向の倍率補正の精度を確保するためには、あるビットパターンに対してビットデータの挿入する場所および数を指定する補正データを増加させる必要がある。しかしながら、補正データの増加は補正データを記憶するメモリなどの記憶ユニットの容量の増大を招き、画像形成装置のコストアップに繋がってしまう。
【課題を解決するための手段】
【００１４】
本発明は上記課題を鑑みてなされたもので、本発明の画像形成装置は、感光体と、レーザ光を出射するレーザ光源と、前記レーザ光が前記感光体上を走査するように前記レーザ光を偏向する偏向手段と、前記偏向手段によって偏向されたレーザ光によって走査されることによって前記感光体上に形成される静電潜像を現像する現像手段と、１画素の濃度を示す第１のビットパターンを前記レーザ光源をＯＮまたはＯＦＦさせるビットデータを複数含む第２のビットパターンに変換するデータ変換手段と、主走査方向の画像の倍率を補正するために各画素に対して設定する補正データであって、主走査方向におけるレーザ光の複数の走査位置に対応する補正データを設定する設定手段と、前記演算手段によって演算された補正データに基づいて前記第２のビットパターンを補正する補正手段であって、前記第２のビットパターンに対して前記補正データに基づく数および位置にビットデータを付加する補正手段と、前記補正手段によって補正された第２のビットパターンに含まれるビットデータをクロック信号に同期して１ビットずつ出力する出力手段と、前記出力手段から出力されるビットデータに基づいて前記レーザ光源への電流の供給をＯＮまたはＯＦＦさせる駆動手段と、を備え、前記設定手段は、複数画素を一補正単位とし、前記一補正単位において各主走査位置毎の倍率補正値が満たされるように前記複数画素毎に前記補正データを設定することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、画像データから生成されるビットパターンにビットデータを付加することによって主走査位置毎の画像の倍率差を抑制することができる。
【図面の簡単な説明】
【００１６】
【図１】画像形成装置の概略断面図
【図２】感光ドラム、光走査装置、およびＣＰＵの関係を示す概略図
【図３】画像形成装置の制御ブロック図
【図４】ＣＰＵ３０３内部のモジュール図
【図５】ＲＯＭに記憶された変換テーブルデータ
【図６】ビットパターンとＰＷＭ信号の関係を示す図
【図７】感光ドラム上における露光領域を示す図
【図８】補正データテーブル
【図９】倍率プロファイルの保持方法を示す図
【図１０】補正データテーブル
【図１１】補正分解能を説明するための図
【図１２】補正分解能を説明するための図
【図１３】補正分解能を説明するための図
【図１４】感光ドラム上の走査幅の変動を示す図
【発明を実施するための形態】
【００１７】
（実施例１）
（画像形成装置）
図１は、複数色のトナーを用いて画像形成する画像形成装置１００の概略断面図である。画像形成装置１００は４つの画像形成部１０１Ｙ、１０１Ｍ、１０１Ｃ、１０１Ｂｋを備える。ここでのＹ、Ｍ、Ｃ、Ｂｋは、それぞれイエロー、マゼンタ、シアン、ブラックを表している。画像形成部１０１Ｙ、１０１Ｍ、１０１Ｃ、１０１Ｂｋはそれぞれ、イエロー、マゼンタ、シアン、ブラックのトナーを用いて画像形成を行う。画像形成部１０１Ｙ、１０１Ｍ、１０１Ｃ、１０１Ｂｋは感光体であるところの感光ドラム１０２Ｙ、１０２Ｍ、１０２Ｃ、１０２Ｂｋを備える。感光ドラム１０２Ｙ、１０２Ｍ、１０２Ｃ、１０２Ｂｋの周りには、帯電装置１０３Ｙ、１０３Ｍ、１０３Ｃ、１０３Ｂｋ、光走査装置１０４Ｙ、１０４Ｍ、１０４Ｃ、１０４Ｂｋ、現像装置１０５Ｙ、１０５Ｍ、１０５Ｃ、１０５Ｂｋがそれぞれ設けられている。また、感光ドラム１０２Ｙ、１０２Ｍ、１０２Ｃ、１０２Ｂｋの周りには、ドラムクリーニング装置１０６Ｙ、１０６Ｍ、１０６Ｃ、１０６Ｂｋが配置されている。
【００１８】
感光ドラム１０２Ｙ、１０２Ｍ、１０２Ｃ、１０２Ｂｋの下方には無端ベルト状の中間転写ベルト１０７が配置されている。中間転写ベルト１０７は、駆動ローラ１０８と従動ローラ１０９及び１１０とに張架され、画像形成中は図中の矢印Ｂ方向に回転する。また、中間転写ベルト１０７（中間転写体）を介して、感光ドラム１０２Ｙ、１０２Ｍ、１０２Ｃ、１０２Ｂｋに対向する位置には一次転写装置１１１Ｙ、１１１Ｍ、１１１Ｃ、１１１Ｂｋが設けられている。また、本実施形態の画像形成装置１００は、中間転写ベルト１０７上のトナー像を記録媒体Ｓに転写するための２次転写装置１１２、記録媒体Ｓ上のトナー像を定着するための定着装置１１３を備える。
【００１９】
ここでかかる構成を有する画像形成装置１００の帯電工程から現像工程までの画像形成プロセスを説明する。各画像形成部における当該画像形成プロセスは同一であるため、画像形成プロセスを画像形成部１０１Ｙを例にして説明し、画像形成部１０１Ｍ、１０１Ｃ、１０１Ｂｋにおける画像形成プロセスについては説明を省略する。まず画像形成部１０１Ｙの帯電装置により回転駆動される感光ドラム１０２Ｙを帯電する。帯電された感光ドラム１０２Ｙは、光走査装置１０４Ｙから出射されるレーザ光によって露光される。これによって、回転する感光体上に静電潜像が形成される。その後、該静電潜像は現像装置１０５Ｙによってイエローのトナー像として現像される。以下、転写工程以降の画像形成プロセスについて画像形成部を例にして説明をする。一次転写装置１１１Ｙ、１１１Ｍ、１１１Ｃ、１１１Ｂｋが転写ベルトに転写バイアスを印加することによって各画像形成部の感光ドラム１０２Ｙ、１０２Ｍ、１０２Ｃ、１０２Ｂｋ上に形成されたイエロー、マゼンタ、シアン、ブラックのトナー像はそれぞれ中間転写ベルト１０７に転写される。これによって中間転写ベルト１０７上で各色のトナー像が重ね合わされる。中間転写ベルト１０７に４色のトナー像が転写されると、中間転写ベルト１０７上に転写された４色トナー像は２次転写装置１１２にて、手差し給送カセット１１４または給紙カセット１１５から２次転写部に搬送されてきた記録媒体Ｓ上に再び転写（２次転写）される。そして、記録媒体Ｓ上のトナー像は定着装置１１３で加熱定着され、排紙部１１６に排紙される。以上のプロセスによって記録媒体Ｓ上にフルカラー画像が形成される。
【００２０】
（光走査装置）
図２を用いて光走査装置１０４について説明する。図２は、感光ドラム１０２、光走査装置１０４、およびＣＰＵ３０３の関係を示す概略図である。なお、各色の感光体ドラムと光走査装置の構成は同一であるので、以下の説明では色を示す添え字Ｙ、Ｍ、Ｃ、Ｂｋを省略する。
【００２１】
光走査装置１０４は、レーザ光（光ビーム）を出射するレーザ光源２０１（半導体レーザ）を備える。レーザ光源２０１から出射されたレーザ光は、レーザ光を平行光に整形するコリメータレンズ２０２に入射する。コリメータレンズ２０２を通過したレーザ光は、当該レーザ光を副走査方向（感光ドラム１０２の回転方向に対応する方向）に集光するシリンドリカルレンズ２０３に入射する。シリンドリカルレンズ２０３を通過したレーザ光はポリゴンミラー（回転多面鏡）２０４に入射する。
【００２２】
ポリゴンミラー２０４は複数の反射面を有する。ポリゴンミラー２０４は不図示のモータから駆動力を受けて回転する。そのモータはモータ駆動部３０５によって駆動される。ポリゴンミラー２０４は複数の反射面によってレーザ光を偏向する。ポリゴンミラー２０４の反射面によって反射されたレーザ光は感光ドラム１０２上を走査する。
【００２３】
光走査装置１０４は、ポリゴンミラー２０４の各反射面によって偏向されたレーザ光を受光し、レーザ光を受光したことに応じて水平同期信号（以下、ＢＤ信号）を出力するＢｅａｍ  Ｄｅｔｅｃｔｏｒ２０７（以下、ＢＤ２０７）を備える。ＢＤ２０７はレーザ光の走査経路上に配置されている。ＢＤ２０７はレーザ光の走査経路上の感光ドラム１０２上の画像形成領域から外れた位置に配置されている。
【００２４】
光走査装置１０４はレーザドライバ３０４を備える。レーザドライバ３０４はＣＰＵ３０４からＰＷＭ信号を受け取る。ＰＷＭ信号はレーザ光源をＯＮ／ＦＦ制御するための駆動信号である。例えば、ＣＰＵ３０３が出力するＰＷＭ信号がＨｉｇｈレベルの場合、レーザドライバ３０４はレーザ光源２０１に閾値電流以上の値の電流を供給するように動作する。閾値電流以上の値の電流が供給されることによってレーザ光源２０１は感光ドラム１０２表面の電位を変位させる得る程度のレーザ光を出射する。一方、ＣＰＵ３０３が出力するＰＷＭ信号がＨｉｇｈレベルの場合、レーザドライバ３０４はレーザ光源２０１に電流を供給しないか、あるいは閾値電流未満のバイアス電流を供給するよう動作する。
【００２５】
次に、図３を用いて本実施例の画像形成装置の制御ブロック図を説明する。本実施例の画像形成装置は、ＣＰＵ３０３、クロック生成器３０６（ＣＬＫ生成器）、ＲＯＭ３０７、ＲＡＭ３０８を備える。ＣＰＵ３０３は、ＲＯＭ３０７に記憶された制御プログラムおよび制御データ、およびＲＡＭ３０８に記憶された制御データに基づいて画像形成装置を制御する。ＣＰＵ３０３はＣＬＫ生成器３０６からのクロック信号（クロック信号）に同期して各種処理を実行する。ここではＣＬＫ生成器３０６が出力するＣＬＫ信号の周波数を１５４ＭＨｚとする。
【００２６】
ＣＰＵ３０３は不図示の読取装置あるいはＰＣなどの外部情報装置から画像データを受け取る。ＣＰＵ３０３は画像データに基づいてＰＷＭ信号を生成し、当該ＰＷＭ信号をレーザドライバ３０４に出力する。ＣＰＵ３０３は、ＢＤ２０７から入力されるＢＤ信号に基づくタイミングでＰＷＭ信号を出力する。
【００２７】
図４を用いてＣＰＵ３０３について詳しく説明する。ＣＰＵ３０３は、データ変換モジュール４０１、倍率補正モジュール４０２、パラレル／シリアル変換モジュール４０３（Ｐ／Ｓ変換モジュール）、ＰＬＬ４０４（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）、主走査カウンタ４０５、演算モジュール４０６を備える。
【００２８】
データ変換モジュール４０１には感光ドラム１０２上の所定範囲に対応する画像データが入力される。所定範囲は後述する画像の倍率補正を行うための補正単位である。説明を簡易にするために、本実施例における上記所定範囲は１画素（例えば、６００ｄｐｉ×６００ｄｐｉの範囲）であるものとする。上記所定範囲は１画素の大きさに対応していなくても良い。データ変換モジュール４０１に入力される画像データは上記所定範囲に形成する画像の濃度値を示すデータであり、本実施例では４ｂｉｔの多値のビットデータである。従って、入力される４ｂｉｔの画像データが１画素に対応し、この４ｂｉｔの画像データによって生成される２４ｂｉｔのビットパターン（後述）が一補正単位となる。
【００２９】
データ変換モジュール４０１にはＲＯＭ３０７に記憶された変換テーブルデータ（図５）が入力されている。図５は変換テーブルデータの一例である。縦軸の入力データは上記４ｂｉｔの画像データに対応する。４ｂｉｔが示す１６値それぞれに２４ｂｉｔの２値のデータが割り当てられている。データ変換モジュール４０１は変換テーブルデータを用いて入力された画像データの値を２４ｂｉｔの２値のビットパターンに変換する。
【００３０】
補正モジュール４０２はデータ変換モジュール４０１から送信された２４ｂｉｔのビットパターンを演算モジュール４０６から入力される補正データに基づいて補正する。補正モジュール４０２が実行する補正は２４ｂｉｔのビットパターンにビットデータを付加するデータ処理である。例えば、補正モジュール４０２は２４ｂｉｔのビットパターンに１ｂｉｔ付加して２５ｂｉｔのビットパターンを生成する。補正モジュール４０６が実行するデータ処理について後述する。
【００３１】
補正モジュール４０２にはＣＬＫ信号が入力されている。補正モジュール４０２はＣＬＫ信号に同期して２４ｂｉｔあるいはデータ処理がなされた２５ｂｉｔ以上のビットパターンをＰ／Ｓ変換モジュール４０３にパラレル送信する。
【００３２】
Ｐ／Ｓ変換モジュール４０３は補正モジュールから入力されたビットパターンを１ｂｉｔずつ出力するパラレル−シリアル変換回路である。
【００３３】
Ｐ／Ｓ変換モジュール４０３は補正モジュール４０２からＣＬＫ信号に同期して送信されるビットパターンを格納するバッファ（不図示）を備える。Ｐ／Ｓ変換モジュール４０３にはＰＬＬ回路４０４によってＣＬＫ信号が２４逓倍された逓倍ＣＬＫ信号が入力されている。Ｐ／Ｓ変換モジュール４０３は逓倍ＣＬＫに同期してバッファに格納されたビットパターンを最上位ビットから順次出力する。Ｐ／Ｓ変換モジュール４０３からシリアルに出力されたビットデータはＰＷＭ信号としてレーザドライバ３０４に入力される。
【００３４】
ここで、ＣＰＵ３０３が画像データからＰＷＭ信号を生成する処理の一例を図６を用いて説明する。データ変換モジュール４０１に画像データ（１０１０）が入力された場合、データ変換モジュール４０１は変換テーブルデータを用いて画像データ（１０１０）を２４ビットのビットパターン（０００００１１１１１１１１１１１１１１１００００）に変換する（図６（ａ）参照）。補正モジュール４０２によってビットデータの付加処理が行われない場合、Ｐ／Ｓ変換モジュール４０３は入力された２４ビットのビットパターンを逓倍ＣＬＫ信号に同期して最上位ビット（０）から１ｂｉｔずつシリアルに出力する。ＣＰＵ３０３は、このようなデータ変換処理を実行することによって入力された画像データ（１０１０）対応する信号として図６（ｂ）に示すパルス幅のＰＷＭ信号を出力する。
【００３５】
一方、補正モジュール４０２が５ｂｉｔのビットデータの付加を実行した場合、補正モジュール４０２は図６（ｃ）に示す２９ｂｉｔのビットパターン（００００００１１１１１１１１１１１１１１１１１１１００００）をＰ／Ｓ変換モジュール４０３に出力する。Ｐ／Ｓ変換モジュール４０３は２９ｂｉｔのビットパターンを逓倍ＣＬＫ信号に同期して最上位ビット（０）から１ｂｉｔずつシリアルに出力する。ＣＰＵ３０３は、このようなデータ変換処理を実行することによって入力された画像データ（１０１０）対応する信号として図６（ｄ）に示すパルス幅のＰＷＭ信号を出力する。
【００３６】
ここで、補正モジュール４０２が実行する補正処理について詳しく説明する。ＣＰＵ３０３は主走査方向の位置に応じて画像の倍率を補正するためのデータ処理を実行する。当該倍率補正を実行するために、ＣＰＵ３０３は補正モジュール４０２以外に主走査カウンタ４０５、演算モジュール４０６を備える。
【００３７】
主走査カウンタ４０５にはＢＤ２０７からＢＤ信号が入力され、ＣＬＫ発振器３０６からＣＬＫ信号が入力される。ＢＤ２０７は回転駆動されるポリゴンミラー２０４の反射面によって偏向されたレーザ光を受光してＢＤ信号を出力する。主走査カウンタ４０５はＢＤ２０７からＢＤ信号が入力されることによってカウント値をリセットする。そして、主走査カウンタ４０５は一定周波数のＣＬＫ信号をカウントする。ポリゴンミラー４０５は略一定の速度で回転している。さらに、主走査カウンタ４０５はＢＤ信号が入力されるごとにリセットされる。従って、主走査カウンタ４０５のカウント値はレーザ光の１走査周期におけるレーザ光の走査位置を示す情報となる。
【００３８】
主走査カウンタ４０５によるカウント値は演算モジュール４０６に入力される。また、演算モジュール４０６にはＲＯＭ３０７からレーザ光の走査位置（主走査カウンタ４０５のカウント値）それぞれに対して割り当てられた補正量に関するデータと図８に示す補正データテーブルが入力されている。本実施例の画像形成装置は補正量に関するデータを７２００画素それぞれに設定しているものとする。従って、ＲＯＭ３０７には図１４に基づいて生成された７２００個の倍率補正データＤ［ｘ］（後述）が記憶されている。主走査カウンタ４０５のカウント値は７２００画素それぞれを区別するためのカウント値となる。
【００３９】
図８の縦軸は補正単位である２４ｂｉｔのビットパターンに対するビットデータを付加する数と２４ｂｉｔのビットパターン内のどの位置にビットデータを付加するかを示すテーブルである。図８に示す表の縦軸Ｄ［Ｘ］（Ｘ：０〜８）はビットパターンに付加するビットデータ数を示している。図８に示す表の横軸はビットパターンに対してビットデータを付加する位置を示している。Ｄ［Ｘ］（Ｘ：０〜８）は上記の補正量として主走査方向の複数の領域それぞれに個別に割り当てられている。演算モジュール４０６は主走査カウンタ４０５のカウント値に基づくＤ［Ｘ］を出力する。
【００４０】
例えば、演算モジュール４０６は主走査カウンタのあるカウント値に基づいて当該主走査位置に対応する補正量Ｄ［５］を特定する。図８に示すように、Ｄ［５］は２４ｂｉｔのビットパターンに対して５つのビットデータを付加することを示している。また、Ｄ［５］は２４ｂｉｔのビットパターンにおいて最上位ビットから４ビット目のデータを複製して、複製したビットデータを４ビット目のビットデータと５ビット目のビットデータとの間に挿入することを示すデータである。Ｄ［５］における他のビットデータの付加方法は上記と同一であるので説明を省略する。
【００４１】
演算モジュール４０６は特定したＤ［５］を補正データとして補正モジュール４０２に出力する。補正モジュール４０６は入力された補正データ（Ｄ［５］）に基づいてデータ変換モジュール４０１から入力される２４ｂｉｔのビットパターンに補正を加える。
【００４２】
図７（ａ）は、補正モジュール４０２がビットデータを付加しなかった２４ｂｉｔのビットパターンから生成されたＰＷＭ信号に基づく感光ドラム１０２上の露光状態を示している。一方、図７（ｂ）は、補正モジュール４０２が２４ｂｉｔのビットパターンに対して５ｂｉｔのビットデータを付加して２９ｂｉｔのビットパターンに補正し、その２９ｂｉｔのビットパターンから生成されたＰＷＭ信号に基づく感光ドラム１０２上の露光状態を示している。
【００４３】
図７（ａ）および（ｂ）において、図中の横方向を主走査方向（レーザ光の走査方向）、縦方向を副走査方向（感光ドラムの回転方向）とする。図７（ａ）に示す分割画素０〜２３のおよび図７（ｂ）に示す分割画素０〜２８の副走査方向の１辺の長さを４２．３μｍ（６００ｄｐｉ）とする。また、図７（ａ）に示す分割画素０から分割画素２３までの長さを４２．３μｍ（６００ｄｐｉ）とする。即ち、本実施例において、１画素のサイズは１２００ｄｐｉであり、１画素は２４個の分割画素によって構成される。そして、１分割画素はＣＰＵ３０３が処理をする１つのビットデータに対応する。
【００４４】
図７（ａ）に示す△は補正モジュール４０２が２４ｂｉｔのビットパターンに対してビットデータを複製する位置に対応する。上述したように補正モジュール４０２は、２４ｂｉｔのビットパターンにビットデータを付加する位置（複製位置）を主走査カウンタ４０５からのカウント値と図８に示す補正データテーブルとに基づいて決定する。
【００４５】
補正モジュール４０２がデータ変換モジュール４０１から出力された２４ｂｉｔのビットパターンに５ｂｉｔのビットデータを付加した２９ｂｉｔのビットパターンによって、４ｂｉｔの画像データに対応するＰＷＭ信号が生成される。ポリゴンミラー２０４の回転数は一定である。そのため、２４ｂｉｔのビットパターンに５ｂｉｔのビットデータを付加することによって、４ｂｉｔの画像データに対応する主走査方向のレーザ光の走査幅が図７（ｂ）に示すように５つの分割画素だけ増加する。図７（ｂ）に示す分割画素０〜２８の右隣りに後続の４ｂｉｔの画像データに対応する画素が形成される。このように入力される画像データから生成するビットパターンに含まれるビットデータ数を主走査方向の走査位置に応じて可変させることで主走査方向の各走査位置の対応した倍率補正を行うことができる。
例えば、データ生成モジュール４０１が生成するビットパターンに含まれるビットデータ数をＮ（１画素）、主走査方向における画素位置ｘ、画素位置ｘに対応する補正データをＤ［ｘ］とすると、各画素の補正倍率Ｍ［ｘ］は以下の（式１）で定義される。
【００４６】
【数１】
2017024336.tif 000003
【００４７】
ここで、隣接する画素間における補正データの変化量を以下の式で定義する。
【００４８】
【数２】
2017024336.tif 000004
【００４９】
図１４に示すように主走査方向における単位時間当たりの走査幅は連続的に変化する。そのため、各画素毎に付加するビットデータの数も連続的に変化させる必要がある。そこで、本実施例の画像形成装置の倍率補正データは、Ｄｄｉｆ［ｘ］は−１、０、＋１のいずれかの値になるように設定されている。
【００５０】
次に、演算モジュール４０６による補正データの生成方法について説明する。画像形成装置の電源がＯＮになった後にＲＯＭ３０７から倍率プロファイルＤ［ｘ］を読み出す。演算モジュール４０６は、数２に示す演算を行い、Ｄｄｉｆ［ｘ］を不図示の内部レジスタに設定する。図９に示すように、数２の演算の結果であるＤｄｉｆ［ｘ］は、ある画素の補正データＤ［ｘ］を１つの前の画素の補正データＤ［ｘ−１］から特定するための特定データである。
【００５１】
【数３】
2017024336.tif 000005
【００５２】
演算モジュール４０６は、主走査カウンタ４０５のカウンタ値ｘを入力してＤｄｉｆ［ｘ］を出力する。演算モジュール４０６は差分値Ｄｄｉｆ［ｘ］を以下の式に従い倍率データＤ［ｘ］に復号化する。
【００５３】
【数４】
2017024336.tif 000006
【００５４】
【数５】
2017024336.tif 000007
【００５５】
以上、説明したように、本実施例の画像形成装置は、画素毎の倍率データをそのまま倍率プロファイルとして保持するのでなく、隣接する画素の差分を倍率プロファイルとして保持する。例えば、各画素毎に倍率データをそのまま保持する場合、Ｄ［ｘ］は０から８の範囲の９個の整数を表す必要がある。そのため、９個の補正データを表すために、画像形成装置は各画素に対する４（≧ｌｏｇ２９、かつ整数）ビットの補正データを記憶する記憶ユニットを必要とする。一方、本実施例によれば、演算モジュール４０６が補正データを生成するための差分値のとり得る値は３値（−１、０、＋１のいずれか）であるため、各画素の補正データを記憶するための記憶ユニットの容量が２ビットで済む。上記補正データは各画素（例えば、７２００画素）それぞれに対して必要であるため、本実施例の構成は補正データを記憶する記憶ユニットの容量削減に対して多大な効果を奏する。
【００５６】
（実施例２）
次に、図１０から図１３を用いて実施例２を説明する。実施例１は演算モジュール４０６が図８に示す補正データテーブルを用いて補正データを生成する画像形成装置を例示した。実施例２は演算モジュール４０６が図８に示す演算モジュール、または図１０に示す補正データテーブルのいずれかを用いて補正データを生成する画像形成装置を例示する。
【００５７】
図１０の縦軸は補正単位である２４ｂｉｔのビットパターンに対するビットデータを付加する数と２４ｂｉｔのビットパターン内のどの位置にビットデータを付加するかを示す補正データテーブルである。実施例１では補正データＤ［ｘ］が９値取り得るためＤ［ｘ］に対して４ｂｉｔの記憶容量を必要としてが、実施例２では補正データＤ［ｘ］が取り得る値を４値に留めているためＤ［ｘ］に対して２ｂｉｔの記憶容量があればよい。
【００５８】
しかしながら、図１０に示す補正データテーブルを用いた倍率補正において、１画素に対して付加できるビットデータの数が２、５、８に制限される。以下において、倍率補正の分解能を維持するためのデータ生成方法を説明する。
【００５９】
図１１、図１２、および図１３は倍率補正の分解能（以下、補正分解能）を説明するための表である。図１１は、図１０に示す補正テーブルデータを用いて補正データを生成する画像形成装置における補正分解能を説明するための図である。図１２は、図８に示す補正テーブルデータを用いて補正データを生成する画像形成装置における補正分解能を説明するための図である。図１３は、図１２に対する変形例である。
【００６０】
まず、図１１について説明する。図１１（ａ）は主走査方向における先頭画素（０）から１４画素までの補正データを示す図である。図１１（ｂ）は主走査方向における中央部前後の画素（Ｍ＝３６００画素目）の補正データを示す図である。実施例１と同様に、各画素に対して補正データＤ［ｘ］が設定されている。演算モジュール４０６は、主走カウンタ４０５のカウント値から補正データＤ［ｘ］を決定する。
【００６１】
図１１（ａ）に示すように、０画素から２画素まではＤ［ｘ］＝０である。そのため、０画素から２画素までの３画素に対してビットデータの付加数は０である。
【００６２】
３画素から５画素において、３画素および４画素にはＤ［ｘ］＝０が設定されている。一方で、５画素にはＤ［ｘ］＝２が設定されている。つまり、３画素および４画素に対するビットデータの付加数は０であり、５画素に対するビットデータの付加数は２である。
【００６３】
６画素から８画素において、６画素にはＤ［ｘ］＝０が設定されている。一方で、７画素および８画素にはＤ［ｘ］＝２が設定されている。つまり、６画に対するビットデータの付加数は０であり、画素に対するビットデータの付加数は２である。
【００６４】
９画素から１１画素において、９画素および１０画素にはＤ［ｘ］＝０が設定されている。一方で、１１画素にはＤ［ｘ］＝５が設定されている。つまり、９画素および１０画素に対するビットデータの付加数は０であり、１１画素に対するビットデータの付加数は５である。
【００６５】
１２画素から１４画素において、１２画素および１４画素にはＤ［ｘ］＝２が設定されている。つまり、１２画素、１３画素、および１４画素に対するビットデータの付加数は２である。
【００６６】
ここで図１１（ａ）の３画素毎の補正倍率は、０〜２画素：０％、３〜５画素２．７％、６〜８画素：５．５％、９〜１１画素：６．９％、１２〜１４画素：８．３％となる。図１０に示す補正データテーブルを用いて１画素毎に倍率補正をした場合、最小でも２／２４＝８．３％の補正分解能である。一方で、図１１（ａ）に示すように補正データを設定することによって補正分解能を８．３％以下にすることができる。
【００６７】
図１１（ｂ）は主走査方向の中央領域における補正データの設定方法を示している。詳細は図１１（ａ）と同様であるので詳細説明を省略する。
【００６８】
続いて、図１２について説明する。図１２（ａ）は主走査方向における先頭画素０から１４画素までの補正データを示す図である。図１２（ｂ）は主走査方向における中央部前後の画素（Ｍ＝３６００画素目）の補正データを示す図である。実施例１と同様に、各画素に対して補正データＤ［ｘ］が設定されている。演算モジュール４０６は、主走カウンタ４０５のカウント値から補正データＤ［ｘ］を決定する。
【００６９】
図１２（ａ）および（ｂ）に示す補正データＤ［ｘ］は、図８に示す補正データテーブルに基づいて設定される。詳細は図１１（ａ）と同様であるので説明を省略する。
【００７０】
ここで図１２（ａ）の３画素毎の補正倍率は、０〜２画素：０％、３〜５画素１．４％、６〜８画素：２．７％、９〜１１画素：４．２％、１２〜１４画素：５．５％となる。図１０に示す補正データテーブルを用いて１画素毎に倍率補正をした場合、最小でも１／２４＝４．３％の補正分解能である。一方で、図１２（ａ）に示すように補正データを設定することによって補正分解能を４．３％以下にすることができる。
【００７１】
図１２（ｂ）は主走査方向の中央領域における補正データの設定方法を示している。詳細は図１１（ａ）および図１２（ａ）と同様であるので説明を省略する。
【００７２】
続いて、図１３について説明する。図１３（ａ）は主走査方向における先頭画素０から１５画素までの補正データを示す図である。図１３（ｂ）は主走査方向における中央部前後の画素（Ｍ＝３６００画素目）の補正データを示す図である。実施例１と同様に、各画素に対して補正データＤ［ｘ］が設定されている。演算モジュール４０６は、主走カウンタ４０５のカウント値から補正データＤ［ｘ］を決定する。
【００７３】
図１３（ａ）および（ｂ）に示す補正データＤ［ｘ］は、図８に示す補正データテーブルに基づいて設定される。詳細は図１１（ａ）と同様であるので説明を省略する。
【００７４】
図１３と図１２は、主走査方向の走査領域毎に補正単位に含まれる画素数が異なる点が相違している。ここで図１３（ａ）の３画素毎の補正倍率は、０〜１画素：０％、２〜４画素１．３％、５〜７画素：２．７％、８〜１１画素：４．２％、１２〜１５画素：５．５％となる。図１０に示す補正データテーブルを用いて１画素毎に倍率補正をした場合、最小でも１／２４＝４．３％の補正分解能である。一方で、図１３（ａ）に示すように補正データを設定することによって補正分解能を４．３％以下にすることができる。
【００７５】
図１３（ｂ）は主走査方向の中央領域における補正データの設定方法を示している。詳細は図１１（ａ）および図１３（ａ）と同様であるので説明を省略する。
【００７６】
このように、複数画素を一補正単位として補正データを設定することによって補正分解能を向上あるいは維持することができる。
【符号の説明】
【００７７】
３０３  ＣＰＵ
４０１  データ生成モジュール
４０２  補正モジュール
４０３  Ｐ／Ｓ変換モジュール
４０５  主走査カウンタ
４０６  演算モジュール
【図１】
2017024336.tif 000008
【図２】
2017024336.tif 000009
【図３】
2017024336.tif 000010
【図４】
2017024336.tif 000011
【図５】
2017024336.tif 000012
【図６】
2017024336.tif 000013
【図７】
2017024336.tif 000014
【図８】
2017024336.tif 000015
【図９】
2017024336.tif 000016
【図１０】
2017024336.tif 000017
【図１１】
2017024336.tif 000018
【図１２】
2017024336.tif 000019
【図１３】
2017024336.tif 000020
【図１４】
2017024336.tif 000021