(57)【要約】【課題】  信頼性の高い信号を得ることのできる光電変換素子を提供する。【解決手段】  信号電荷として電子を生成する第１光電変換部と、信号電荷として正孔を生成する第２光電変換部と、前記第１光電変換部で生成された電子が転送される第１フローティングディフュージョンと、前記第２光電変換部で生成された正孔が転送される第２フローティングディフュージョンと、前記第１フローティングディフュージョンおよび前記第２フローティングディフュージョンに電気的に接続されたゲートを備える増幅トランジスタと、前記第１光電変換部で生成された電子を排出する第１電荷排出部と、前記第２光電変換部で生成された正孔を排出する第２電荷排出部と、を有し、前記第１光電変換部と前記第２光電変換部とを半導体基板の主面に沿って並んで設ける。【選択図】  図５
2017037938.tif 000002
【特許請求の範囲】
【請求項１】
信号電荷として電子を生成する第１光電変換部と、
信号電荷として正孔を生成する第２光電変換部と、
前記第１光電変換部で生成された電子が転送される第１フローティングディフュージョンと、
前記第２光電変換部で生成された正孔が転送される第２フローティングディフュージョンと、
前記第１フローティングディフュージョンおよび前記第２フローティングディフュージョンに電気的に接続されたゲートを備える増幅トランジスタと、
前記第１光電変換部で生成された電子を排出する第１電荷排出部と、
前記第２光電変換部で生成された正孔を排出する第２電荷排出部と、を有し、
前記第１電荷排出部と前記第１光電変換部と前記第１フローティングディフュージョンとがこの順に並ぶ第１方向に沿って、前記第２電荷排出部と前記第２光電変換部と前記第２フローティングディフュージョンとがこの順に並んで設けられており、
前記第１方向と交差する第２方向に沿って、前記第１光電変換部と前記第２光電変換部とが並んで設けられていることを特徴とする光電変換素子。
【請求項２】
信号電荷として電子を生成する第１光電変換部と、
信号電荷として正孔を生成する第２光電変換部と、
前記第１光電変換部で生成された電子が転送される第１フローティングディフュージョンと、
前記第２光電変換部で生成された正孔が転送される第２フローティングディフュージョンと、
前記第１フローティングディフュージョンおよび前記第２フローティングディフュージョンに電気的に接続されたゲートを備える増幅トランジスタと、
前記第１光電変換部で生成された電子を排出する第１電荷排出部と、
前記第２光電変換部で生成された正孔を排出する第２電荷排出部と、を有し、
前記第１光電変換部と前記第２光電変換部とが半導体基板の主面に沿って並んで設けられていることを特徴とする光電変換素子。
【請求項３】
前記第１光電変換部は、Ｐ型の第１半導体領域と該第１半導体領域の内部に設けられたＮ型の半導体領域とを備え、
前記第２光電変換部は、Ｎ型の第２半導体領域と該第２半導体領域の内部に設けられたＰ型の半導体領域とを備え、
前記第１フローティングディフュージョンは、前記第１半導体領域の内部に設けられたＮ型の半導体領域を備え、
前記第２フローティングディフュージョンは、前記第２半導体領域の内部に設けられたＰ型の半導体領域を備え、
前記第１電荷排出部は、前記第１半導体領域の内部に設けられたＮ型の半導体領域を備え、
前記第２電荷排出部は、前記第２半導体領域の内部に設けられたＰ型の半導体領域を備え、
前記第１電荷排出部が備えるＮ型の半導体領域と前記第１フローティングディフュージョンが備えるＮ型の半導体領域との間に、前記第１光電変換部が備えるＮ型の半導体領域が設けられており、
前記第２電荷排出部が備えるＰ型の半導体領域と前記第２フローティングディフュージョンが備えるＰ型の半導体領域との間に、前記第２光電変換部が備えるＰ型の半導体領域が設けられている、ことを特徴とする請求項２に記載の光電変換素子。
【請求項４】
前記第１光電変換部と前記第２光電変換部とが半導体基板の主面に沿って並ぶ第１方向と交差する第２方向に沿って、前記第１電荷排出部が備えるＮ型の半導体領域と前記第１光電変換部が備えるＮ型の半導体領域と前記第１フローティングディフュージョンが備えるＮ型の半導体領域とがこの順で並んでいることを特徴とする請求項２または３に記載の光電変換素子。
【請求項５】
前記第２方向に沿って、前記第２電荷排出部が備えるＰ型の半導体領域と前記第２光電変換部が備えるＰ型の半導体領域と前記第１フローティングディフュージョンが備えるＰ型の半導体領域とがこの順で並んでいることを特徴とする請求項４に記載の光電変換素子。
【請求項６】
前記第１光電変換部で生成された電子を前記第１フローティングディフュージョンに転送するための第１ゲート電極の少なくとも一部が、前記第１光電変換部が備えるＮ型の半導体領域と前記第１フローティングディフュージョンが備えるＮ型の半導体領域の間の領域の上に配置されており、
前記第２光電変換部で生成された正孔を前記第２フローティングディフュージョンに転送するための第２ゲート電極の少なくとも一部が、前記第２光電変換部が備えるＰ型の半導体領域と前記第２フローティングディフュージョンが備えるＰ型の半導体領域の間の領域の上に配置されていることを特徴とする請求項１乃至５のいずれか１項に記載の光電変換素子。
【請求項７】
前記第１ゲート電極と前記第２ゲート電極とが１つの連続した電極であることを特徴とする請求項６に記載の光電変換素子。
【請求項８】
前記第１フローティングディフュージョンが備えるＮ型の半導体領域と前記第２フローティングディフュージョンが備えるＰ型の半導体領域とが、導電体によって接続されていることを特徴とする請求項１乃至７のいずれか１項に記載の光電変換素子。
【請求項９】
前記第１光電変換部が備えるＰ型の第１半導体領域の電位が前記第２光電変換部が備えるＮ型の第２半導体領域の電位よりも低いことを特徴とする請求項１乃至８のいずれか１項に記載の光電変換素子。
【請求項１０】
信号電荷として電子を生成する第１光電変換部と、
信号電荷として正孔を生成する第２光電変換部と、
前記第１光電変換部で生成された電子が転送される、第１および第３フローティングディフュージョンと、
前記第２光電変換部で生成された正孔が転送される、第２および第４フローティングディフュージョンと、
前記第１フローティングディフュージョンおよび前記第２フローティングディフュージョンに電気的に接続されたゲートを備える第１増幅トランジスタと、
前記第３フローティングディフュージョンおよび前記第４フローティングディフュージョンに電気的に接続されたゲートを備える第２増幅トランジスタと、を有し、
前記第１フローティングディフュージョンと前記第１光電変換部と前記第３フローティングディフュージョンとがこの順に並ぶ第１方向に沿って、前記第２フローティングディフュージョンと前記第２光電変換部と前記第４フローティングディフュージョンとがこの順に並んで設けられており、
前記第１方向と交差する第２方向に沿って、前記第１光電変換部と前記第２光電変換部とが並んで設けられていることを特徴とする光電変換素子。
【請求項１１】
前記第１光電変換部は、Ｐ型の第１半導体領域と該第１半導体領域の内部に設けられたＮ型の半導体領域とを備え、
前記第２光電変換部は、Ｎ型の第２半導体領域と該第２半導体領域の内部に設けられたＰ型の半導体領域とを備え、
前記第１および第３フローティングディフュージョンの各々は、前記第１半導体領域の内部に設けられたＮ型の半導体領域を備え、
前記第２および第４フローティングディフュージョンの各々は、前記第２半導体領域の内部に設けられたＰ型の半導体領域を備え、
前記第１フローティングディフュージョンが備えるＮ型の半導体領域と前記第３フローティングディフュージョンが備えるＮ型の半導体領域との間に、前記第１光電変換部が備えるＮ型の半導体領域が設けられており、
前記第２フローティングディフュージョンが備えるＰ型の半導体領域と前記第４フローティングディフュージョンが備えるＰ型の半導体領域との間に、前記第２光電変換部が備えるＰ型の半導体領域が設けられている、ことを特徴とする請求項１０に記載の光電変換素子。
【請求項１２】
前記第１光電変換部で生成された電子を前記第１フローティングディフュージョンに転送するための第１ゲート電極の少なくとも一部が、前記第１光電変換部が備えるＮ型の半導体領域と前記第１フローティングディフュージョンが備えるＮ型の半導体領域の間の領域の上に配置されており、
前記第２光電変換部で生成された正孔を前記第２フローティングディフュージョンに転送するための第２ゲート電極の少なくとも一部が、前記第２光電変換部が備えるＰ型の半導体領域と前記第２フローティングディフュージョンが備えるＰ型の半導体領域の間の領域の上に配置されており、
前記第１フローティングディフュージョンが備えるＮ型の半導体領域と前記第２フローティングディフュージョンが備えるＰ型の半導体領域とが、前記第１フローティングディフュージョンが備えるＮ型の半導体領域と接続されたコンタクトプラグと前記第２フローティングディフュージョンが備えるＰ型の半導体領域と接続されたコンタクトプラグとが配線を介して接続されており、
前記第３フローティングディフュージョンが備えるＮ型の半導体領域と前記第４フローティングディフュージョンが備えるＰ型の半導体領域とが、前記第３フローティングディフュージョンが備えるＮ型の半導体領域と接続されたコンタクトプラグと前記第４フローティングディフュージョンが備えるＰ型の半導体領域と接続されたコンタクトプラグとが配線を介して接続されていることを特徴とする請求項１０または１１に記載の光電変換素子。
【請求項１３】
前記第１ゲート電極と前記第２ゲート電極とが１つの連続した電極であることを特徴とする請求項１２に記載の光電変換素子。
【請求項１４】
前記第１光電変換部が備えるＰ型の第１半導体領域の電位が前記第２光電変換部が備えるＮ型の第２半導体領域の電位よりも低いことを特徴とする請求項１０乃至１３のいずれか１項に記載の光電変換素子。
【請求項１５】
請求項１乃至１４のいずれか１項に記載の光電変換素子を複数有することを特徴する光電変換装置。
【請求項１６】
発光装置と、請求項１５に記載の光電変換装置とを有する距離検出用センサ。
【請求項１７】
請求項１６に記載の距離検出用センサと、前記距離検出用センサから得られた情報を処理する情報処理装置とを有する情報処理システム。
【請求項１８】
請求項１７に記載の情報処理システムと該情報処理システムによって制御される駆動装置を備える車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換素子および光電変換装置に関するものであり、具体的には距離検出に用いることのできる光電変換素子および光電変換装置に関するものである。
【背景技術】
【０００２】
従来、ＴＯＦ（Ｔｉｍｅ−Ｏｆ−Ｆｌｉｇｈｔ）型の距離検出用センサが知られている。
【０００３】
特許文献１の図９に記載された距離検出用センサの例では、第１感光部１１ａと第２感光部１１ｂとを有し、第１感光部１１ａで生じた正孔を保持する正孔保持部１３と、第２感光部１１ｂで生じた電子を保持する電子保持部１４を有している。第１感光部１１ａで生じた正孔を正孔保持部１３へ転送する時には、ゲート部３８ａをオンし、且つゲート部３８ｂをオフにする。さらに、第２感光部１１ｂで生じた電子を電子保持部１４へ転送する時には、ゲート部３８ｂをオンにし、且つゲート部３８ａをオフにする。そして、電子保持部１４に蓄積された電子と、正孔保持部１３で蓄積された正孔を再結合部１５で再結合させている。また、この例では消灯期間に保持された電子を廃棄する廃棄部が不要であると記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３０３２６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の構成では、ゲート部３８ａまたはゲート部３８ｂをオフにした状態で、感光部に光が照射された場合、検出素子１が複数配列されていると、感光部で発生した電荷が、隣りに位置する検出素子の感光部や保持部へ流れ込む（電荷の漏れが発生する）可能性がある。例えば、第１の感光部１１ａに光が入射している状態で、ゲート部３８ａがオフ状態であると、第１の感光部で生成された正孔が、隣りに位置する検出素子の、第１の感光部または正孔保持部へ流れ込む可能性があり、そのような場合には、当該隣に位置する検出素子の出力信号の信頼性が低下する可能性がある。
【課題を解決するための手段】
【０００６】
本発明の光電変換素子は、信号電荷として電子を生成する第１光電変換部と、信号電荷として正孔を生成する第２光電変換部と、前記第１光電変換部で生成された電子が転送される第１フローティングディフュージョンと、前記第２光電変換部で生成された正孔が転送される第２フローティングディフュージョンと、前記第１フローティングディフュージョンおよび前記第２フローティングディフュージョンに電気的に接続されたゲートを備える増幅トランジスタと、前記第１光電変換部で生成された電子を排出する第１電荷排出部と、前記第２光電変換部で生成された正孔を排出する第２電荷排出部と、を有し、前記第１光電変換部と前記第２光電変換部とが半導体基板の主面に沿って並んで設けられている。
【発明の効果】
【０００７】
信頼性の高い信号を得ることのできる光電変換素子を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】情報処理システムのブロック図および光電変換装置のブロック図
【図２】光電変換装置の駆動方法図
【図３】光電変換素子の等価回路図
【図４】発光装置と光電変換素子の制御信号図および光電変換素子の出力図
【図５】光電変換素子の平面模式図
【図６】光電変換素子の断面模式図
【図７】光電変換素子の平面模式図
【図８】光電変換素子の断面模式図およびポテンシャル構造図
【図９】光電変換素子の断面模式図およびポテンシャル構造図
【図１０】光電変換素子の等価回路図
【図１１】光電変換素子の平面模式図
【図１２】光電変換素子の出力図
【発明を実施するための形態】
【０００９】
本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
【００１０】
（実施例１）
図１（ａ）を用いて、発光ユニットである発光装置１０２および受光ユニットである光電変換装置１０４を備えた情報処理システムＳＹＳを説明する。本例では光電変換装置１０４は、測距装置である距離検出用センサ１０１に含まれている。情報処理システムＳＹＳは距離検出用センサ１０１の他に情報処理装置１０７を有する。さらに、撮像装置１０８、入力装置１０９、駆動装置１１０、表示装置１１１、通信装置１１２の少なくともいずれか１つを有することができる。情報処理システムＳＹＳの適用例は後述する。
【００１１】
距離検出用センサ１０１は発光装置１０２と光電変換装置１０４とを備える光飛行時間計測法（ＴＯＦ：Ｔｉｍｅ−Ｏｆ−Ｆｌｉｇｈｔ）を用いた距離検出用センサである。
【００１２】
発光装置１０２は、点灯と消灯を繰り返す。発光装置１０２が点灯した場合、発光装置１０２から発せられた光１１３が、対象物１０６で反射して反射光１１４として光電変換装置１０４に入射する。一方、発光装置１０２が消灯した場合、発光装置１０２から発せられた光１１３に起因する反射光１１４は生じない。そのため、光電変換装置１０４には、発光装置１０２とは異なる光源に起因する光である環境光１１５のみが入射される。
【００１３】
発光装置１０２は、高速に点滅を繰り返すことが可能であることから、発光ダイオードを備えることが好適である。また、発光装置１０２の発光波長としては、人の目に視認されず、迷惑になりにくいという理由から、赤外線が好適である。しかしながら、本例は赤外光に限定されるものではない。さらに、発光装置１０２および光電変換装置１０４の少なくとも一方は、光学系を備えることができる。光学系としては、レンズ、絞り、機械的シャッター、散乱板、光学的ローパスフィルタや波長選択フィルタなどが含まれる。尚、発光デバイスとしてレーザー光を用いる場合には、発光装置１０２から照射される光を所定の領域に向けて走査するための走査光学系を発光装置１０２に含ませることができる。
【００１４】
発光装置１０２での点灯時刻と光電変換装置１０４での受光時刻との間には、距離検出用センサ１０１から対象物１０６までの距離と光速（３．０×１０８ｍ／ｓ）に基づいた差が生じる。この時刻の差に対応する物理量を検出することにより距離検出用センサ１０１から対象物１０６までの距離、あるいは、距離に基づいた情報を、例えば画像データとして得ることが可能となる。
【００１５】
発光装置１０２と光電変換装置１０４の間隔が大きいと測距アルゴリズムが複雑になるため、発光装置１０２と光電変換装置１０４の間隔は所望の測距精度よりも短く設定することが好ましい。発光装置１０２と光電変換装置１０４の間隔は例えば１ｃｍ以上１００ｃｍ以下に設定される。
【００１６】
なお、光電変換装置１０４には、発光装置１０２からの光が対象物で反射された光である反射光１１４だけでなく、受光環境に基づいた光に起因する環境光（発光装置とは異なる光源に起因する光）１１５も入射する。環境光１１５の光源は自然光や人工光である。測距を行う上では、この環境光１１５がノイズ成分となる。そのため、距離検出用センサの受光量に占める環境光１１５の割合が高いと、信号光である反射光１１４による信号のダイナミックレンジが小さくなったり、Ｓ／Ｎが低下したりして、反射光１１４から精度よく距離情報を得ることが難しくなる。
【００１７】
本実施例の光電変換装置１０４は、発光装置１０２が発した光に起因した反射光１１４と環境光１１５とが光電変換装置に入射することによって発生した信号成分から、環境光に起因した信号成分を高精度に除去することが可能である。
【００１８】
図１（ｂ）に本発明の一実施例である、光電変換装置１０４のブロック図を示す。光電変換装置１０４は、複数の光電変換素子２００が配列された領域である光電変換領域２０２、制御信号生成部２０３、垂直走査回路２０４、信号処理部２０５、出力部２０６、信号線２２３を有している。
【００１９】
光電変換領域２０２は、入射した光を電気信号へ変換し、変換した電気信号を出力する光電変換素子２００を行列状に複数有している。光電変換領域２０２における複数の光電変換素子２００の各々は、その行毎に行配線（走査線）２０７を介して垂直走査回路２０４に接続されている。垂直走査回路２０４は、光電変換領域２０２の複数行のうちの所定の行に設けられた光電変換素子２００に制御信号を行配線２０７を介して入力する。ここで制御信号とは、例えばｐＳＥＬ１、ｐＳＥＬ２、ｐＲＥＳ１、ｐＲＥＳ２、ｐＴＸ１、ｐＴＸ２である。これら制御信号の詳細については後述する。
【００２０】
また、複数の光電変換素子２００の各々は、列毎に配された信号線２２３を介して信号処理部２０５に接続されている。
【００２１】
信号処理部２０５は、光電変換領域２０２から出力された信号を処理する。信号処理部２０５は、光電変換領域２０２の列毎にＣＤＳ（相間二重サンプリング）回路や増幅回路、ＡＤ変換回路などの信号処理回路を有することが出来る。走査部２０８は、信号処理部２０５で処理された、各列に対応する信号を、信号処理部２０５から順次出力部２０６に出力させる。
【００２２】
出力部２０６は、信号処理部２０５から出力された信号を光電変換装置１０４の外部に出力するもので、増幅回路や保護回路、外部の回路との接続用の電極を有することができる。制御信号生成部２０３は、前述の制御信号を生成し、この制御信号によって、垂直走査回路２０４、信号処理部２０５、走査部２０８および出力部２０６の動作のタイミングを制御する。
【００２３】
図２には一例として光電変換領域２０２が８行の光電変換装置１０４を有する場合における８行分の動作を示している。ここでは１行目Ｖ１から８行目Ｖ８までプログレッシブ走査を行う例を示すが、インターレース走査を行ってもよい。
【００２４】
１つの光電変換素子２００の駆動期間Ｔｄは、リセット動作を行うリセット期間Ｔｒｅｓ、光電変換素子２００での電荷の蓄積動作を行う電荷蓄積期間Ｔｓと、蓄積された電荷に基づく信号の出力動作を行う出力期間Ｔｏｐとを含む。尚、読み出し期間Ｔｏｐは、光電変換素子２００に蓄積された電荷に基づく信号を信号線２２３へ出力する期間ということもできる。駆動期間Ｔｄは他の所望の動作を行うための期間を更に含むことが出来る。同じ行に属する複数の光電変換素子２００が単一の駆動期間Ｔｄ内に同時に駆動する。
【００２５】
光電変換領域２０２の同じ行に属する複数の光電変換素子２００から出力された信号は、図１（ｂ）で説明した信号処理部２０５で処理され、出力部２０６に出力される。
【００２６】
フレーム期間は、光電変換領域２０２を構成するすべての光電変換素子２００の行でリセット動作、蓄積動作、出力動作が行われる期間である。例えば、第１フレーム期間ＦＲ１の始点は、光電変換領域２０２の１行目Ｖ１のリセット動作を開始した時点であり、第１フレーム期間ＦＲ１の終点は、８行目Ｖ８の光電変換素子２００の出力動作が終了した時点である。また、第２フレーム期間ＦＲ２の始点は第１フレーム期間ＦＲ１において１行目Ｖ１の出力動作が終了した後であって、最初に１行目Ｖ１のリセット動作が開始した時点である。第２フレーム期間ＦＲ２の終点は、第１フレーム期間ＦＲ１において８行目Ｖ８の出力動作が終了した後、最初に８行目Ｖ８の出力動作が終了した時点である。
【００２７】
図２のように、複数行（本例では５行程度）の蓄積動作を平行して行うことで、蓄積期間の延長が可能となり、蓄積期間に得られる信号の出力を増大することができる。複数行の蓄積動作を平行に行っても、各行の出力動作のタイミングを異ならせることで、複数行の信号を分離することが出来る。
【００２８】
さらに、図２のように第１フレーム期間ＦＲ１の一部と第２フレーム期間ＦＲ２の一部とが重なり、且つ第１フレーム期間ＦＲ１の最後の行の出力期間Ｔｏｐが終了した後に第２フレーム期間ＦＲ２の最初の行の出力期間Ｔｏｐが開始する構成とすることで、第１フレーム期間ＦＲ１と第２フレーム期間ＦＲ２の各光電変換素子行の信号の混同を抑制しつつフレームレートを向上することが可能となる。
【００２９】
本例に限らず、１行分のリセット動作、蓄積動作、出力動作が全て終わってから次の行のリセット動作、蓄積動作、出力動作を開始してもよい。また、最後の行（８行目）の出力動作が終わってから、最初の行（１行目）のリセット動作を開始してもよい。
【００３０】
次に、光電変換セル１１１の構造の一例を説明する。図３（ａ）、（ｂ）に光電変換素子２００の等価回路の一例を示す。図３（ｂ）は図３（ａ）で示した等価回路にローパスフィルタ回路を設けた等価回路図である。以下では、説明を簡略化するためにフローティングディフュージョンをＦＤと記す。また、第１導電型の半導体領域をＮ型とし、第２導電型の半導体領域をＰ型とする。
【００３１】
光電変換素子２００は、光電変換部３０１（第１光電変換部）と、光電変換部３０２（第２光電変換部）、ＦＤ３０７（第１フローティングディフュージョン）、ＦＤ３１０（第２フローティングディフュージョン）、電荷排出部３０８（第１電荷排出部）、電荷排出部３０９（第２電荷排出部）を有する。さらに光電変換素子２００は、転送トランジスタ３０３、転送トランジスタ３０４、転送トランジスタ３０５、転送トランジスタ３０６、リセットトランジスタ３１４、リセットトランジスタ３３１、第１増幅部３１５、第１選択部３２４を有する。
【００３２】
光電変換部３０１は光電変換により信号電荷としての電子を生成し、光電変換部３０２は光電変換により信号電荷としての正孔を生成する。つまり、光電変換部３０１と光電変換部３０２では信号電荷の正負が逆である。なお、光電変換部３０１では電子だけでなく正孔も生成され、光電変換部３０２では正孔だけでなく電子も生成されるがこれらは基準電位供給部３１１及び３１２を介して排出し、信号電荷としては扱わない。
【００３３】
本実施例では光電変換部３０１、３０２はフォトダイオードであるが、フォトダイオードに限定されるものではない。フォトダイオードとしての光電変換部３０１は、電子を多数キャリアとするＮ型の半導体領域であるカソード３２５と、電子を少数キャリアとするＰ型の半導体領域であるアノード３２６を有する。フォトダイオードとしての光電変換部３０２は正孔を多数キャリアとするＰ型の半導体領域であるアノード３２７と正孔を少数キャリアとするＮ型の半導体領域であるカソード３２８とを有する。
【００３４】
ＦＤ３０７は、光電変換部３０１で生成された信号電荷としての電子が、転送される容量部であり、ＦＤ３１０は、光電変換部３０２で生成された信号電荷としての正孔が、転送される容量部である。ＦＤ３０７、３１０は転送された電荷を電圧に変換する電荷電圧変換部として機能する。ＦＤ３０７、３１０はそれぞれ、ＰＮ接合型のダイオード構造を有し、ＦＤ３０７はＮ型半導体領域、ＦＤ３１０はＰ型の半導体領域である。ＦＤ３０７とＦＤ３１０では光電変換部から転送された電荷を保持可能である。
【００３５】
電荷排出部３０８には、光電変換部３０１で生成された電子が排出され、電荷排出部３０９には、光電変換部３０２で生成された正孔が排出される。詳しくは後述するが、基本的に、光電変換部３０１（３０２）で生成された電子（正孔）がＦＤ３０７（３１０）に転送されている期間と光電変換部３０１（３０２）で生成された電子（正孔）が電荷排出部３０８（３０９）に排出されている期間は重ならない。一方で、光電変換部３０１（３０２）で生成された電子（正孔）がＦＤ３０７（３１０）に転送されている期間と、光電変換部３０２（３０１）で生成された正孔（電子）が電荷排出部３０９（３０８）に排出されている期間は重なる。なお、電荷排出部３０８および電荷排出部３０９は、例えば後述するリセットトランジスタ３３１を介して、所定の電位に設定される。
【００３６】
転送トランジスタ３０３は、光電変換部３０１で生成された電子と正孔のうち信号電荷としての電子をＦＤ３０７へ転送する。さらに転送トランジスタ３０６は、光電変換部３０２で生成された電子と正孔のうち、信号電荷としての正孔をＦＤ３１０へ転送する。転送トランジスタ３０３、転送トランジスタ３０６はそれぞれＭＩＳ型のゲート構造を有している。つまり、転送トランジスタ３０３および転送トランジスタ３０６は、半導体領域（チャネル領域）とゲート絶縁膜とゲート電極の積層構造（転送ゲート）を有する。転送トランジスタ３０３はＯＮ状態（導通状態）では反転によって半導体領域にＮ型のチャネルが形成され、転送トランジスタ３０６はＯＮ状態では反転によって半導体領域にＰ型のチャネルが形成される。
【００３７】
本例では、転送トランジスタ３０３のゲート電極と転送トランジスタ３０６のゲート電極が、転送ノード３１８に共通に接続されている。また、転送ノード３１８には転送信号供給部３２９が接続されており、転送信号供給部３２９から転送ノード３１８に制御信号ｐＴＸ１が入力される。転送トランジスタ３０３と転送トランジスタ３０６は互いに導電型が異なり、相補的に動作するように構成されている。そのため、制御信号ＴＸ１によって転送トランジスタ３０３がＯＮ状態である期間は転送トランジスタ３０６がＯＦＦ状態（非導通状態）であり、制御信号ＴＸ１によって転送トランジスタ３０３がＯＦＦ状態である期間は転送トランジスタ３０６がＯＮ状態となる。
【００３８】
転送トランジスタ３０３がＯＮ状態（導通状態）となる電位ＨＩＧＨ（後述する図４（ａ）で示すＨレベル）と転送トランジスタ３０３がＯＦＦ状態となる電位ＭＩＤ（図４（ａ）で示す０レベル）との差は、例えば１Ｖ以上５Ｖ以下である。また、同様に、転送トランジスタ３０６がＯＮ状態となる電位ＬＯＷ（図４（ａ）で示すＬレベル）と転送トランジスタ３０３がＯＦＦ状態となる電位ＭＩＤ（図４（ａ）で示す０レベル）との差は、例えば１Ｖ以上５Ｖ以下である。電位ＨＩＧＨは接地電位ＧＮＤよりも高い電位（正電位）、電位ＬＯＷは接地電位ＧＮＤよりも低い電位（負電位）に設定することが好適である。例えば電位ＭＩＤを接地電位ＧＮＤに設定することができる。また、電位ＨＩＧＨと電位ＭＩＤと電位ＬＯＷを正電位に設定したり、電位ＨＩＧＨと電位ＭＩＤと電位ＬＯＷを負電位に設定したりすることで回路規模を小さくすることも可能である。
【００３９】
なお、転送トランジスタ３０３と転送トランジスタ３０６とを別々のノードに接続して、互いに独立した制御信号によって転送トランジスタ３０３と転送トランジスタ３０６のＯＮとＯＦＦ状態を制御することもできる。しかし、転送トランジスタ３０３と転送トランジスタ３０６を共通の転送ノード３１８に接続して、転送トランジスタ３０３と転送トランジスタ３０６のゲート電極に同一の制御信号ＴＸ１を入力する様にすることが好ましい。このようにすることで、転送トランジスタ３０３と転送トランジスタ３０６のＯＮ／ＯＦＦ状態のタイミング制御の精度を高めることができる。また、共通の駆動回路や配線で転送トランジスタ３０３、３０６を駆動できるため、光電変換素子２００の構成を簡略化できる。
【００４０】
このように、ＦＤ３０７は、転送トランジスタ３０３を介してカソード３２５に接続されている。また、ＦＤ３１０は、転送トランジスタ３０６を介してアノード３２７に接続されている。
【００４１】
ＦＤ３０７およびＦＤ３１０はリセットトランジスタ３１４を介して基準電源３３５に接続されている。具体的に基準電源３３５は、例えば接地電位（ＧＮＤ）や電源Ｖｄｄであり、好適には、−２Ｖ以上＋２Ｖ以下の範囲から選択することが好適である。また、リセットトランジスタ３１４には、リセット信号供給部３３４から制御信号ｐＲＥＳ１が入力される。
【００４２】
転送トランジスタ３０４は、光電変換部３０１で生成された電子と正孔のうち、電子を電荷排出部３０８へ転送する。転送トランジスタ３０５は、光電変換部３０２で生成された電子と正孔のうち、正孔を電荷排出部３０９へ転送する。転送トランジスタ３０４、転送トランジスタ３０５はそれぞれＭＩＳ型のゲート構造を有している。
【００４３】
つまり、転送トランジスタ３０４、３０５は、半導体領域（チャネル領域）とゲート絶縁膜とゲート電極の積層構造を有する。転送トランジスタ３０４はＯＮ状態では反転によって半導体領域にＮ型のチャネルが形成され、転送トランジスタ３０５はＯＮ状態では反転によって半導体領域にＰ型のチャネルが形成される。
【００４４】
本例では転送トランジスタ３０４のゲート電極と転送トランジスタ３０５のゲート電極が共通に接続された転送ノード３１９には転送信号供給部３３０が接続されており、転送信号供給部３３０から転送ノード３１９に制御信号ｐＴＸ２が入力される。転送トランジスタ３０４と転送トランジスタ３０５は互いに導電型が異なる。そのため、制御信号ＴＸ２によって転送トランジスタ３０４がＯＮ状態である期間は転送トランジスタ３０５がＯＦＦ状態であり、制御信号ＴＸ２によって転送トランジスタ３０４がＯＦＦ状態である期間は転送トランジスタ３０５がＯＮ状態となる。
【００４５】
なお、転送トランジスタ３０４と転送トランジスタ３０５は、転送ノード３１９を所定の電位にすることにより、両方ともＯＦＦ状態となるように閾値が設定されているとよい。このような所定の電位は、ＭＩＳ構造の半導体部の電位と転送ゲートの閾値に応じて決定される。
【００４６】
なお、転送トランジスタ３０４と転送トランジスタ３０５とを別々のノードに接続して、互いに独立した制御信号によって転送トランジスタ３０４と転送トランジスタ３０５のＯＮ／ＯＦＦ状態を制御することもできる。しかし、転送トランジスタ３０４と転送トランジスタ３０５を共通の転送ノード３１９に接続して、転送トランジスタ３０４と転送トランジスタ３０５のゲート電極に同一の制御信号ＴＸ２を入力する様にすることが好ましい。このようにすることで、転送トランジスタ３０４と転送トランジスタ３０５のＯＮ／ＯＦＦ状態のタイミング制御の精度を高めることができる。また、共通の駆動回路や配線で転送トランジスタ３０４、３０５を駆動できるため、光電変換素子２００の構成を簡略化できる。
【００４７】
電荷排出部３０８および電荷排出部３０９は、ノード３２１に接続されている。ノード３２１は、たとえばリセットトランジスタ３３１を介して、基準電源３３３に接続されている。またリセットトランジスタ３３１には、リセット信号供給部３３２から制御信号ｐＲＥＳ２が入力される。なお、ここでは電荷排出部３０８および電荷排出部３０９がリセットトランジスタを介して基準電源３３３に接続されている例を示したが、リセットトランジスタを介さずにノード３２１が直接基準電源３３３に接続された形態とすることもできる。
【００４８】
光電変換部３０１のアノード３２６とＦＤ３０７には基準電位供給部３１１が接続され、基準電位ＶＦ１が共通に供給されている。光電変換部３０２のカソード３２８とＦＤ３１０には基準電位供給部３１２が接続され、基準電位供給部３１２から基準電位ＶＦ２が共通に供給されている。
【００４９】
検出ノード３２０は、ＦＤ３０７と、ＦＤ３１０と、リセットトランジスタ３１４の主電極（ソースまたはドレイン）と、それらを接続する導電体によって構成され、後述の第１増幅部３１５のゲートに電気的に接続される。そのためＦＤ３０７およびＦＤ３１０に転送された電荷の量と検出ノード３２０の容量に応じた電位が検出ノード３２０に現れ、第１増幅部３１５のゲートに入力される。
【００５０】
本例では、ＦＤ３０７とＦＤ３１０が導電体によって直接接続しているので、ＦＤ３０７、ＦＤ３１０および検出ノード３２０は互いに同じ電位とみなすことができる。導電体は１０４Ｓ／ｍ以上の導電率（１０−４Ω・ｍ以下の抵抗率）を有する。なお、絶縁体は１０−７Ｓ／ｍ以下の導電率（１０７Ω・ｍ以上の抵抗率）を有する。また、半導体は１０−７Ｓ／ｍと１０４Ｓ／ｍの間の導電率（１０−４Ω・ｍと１０７Ω・ｍの間の抵抗率）を有する。導電体としては、金属、金属化合物、グラファイト、多結晶シリコンなどが挙げられる。また、高不純物濃度（１０１９／ｃｍ３以上）のシリコンも、導電体的な振る舞いをすると云える。ＦＤ３０７とＦＤ３１０が導電体で接続されていることで、ＦＤ３０７とＦＤ３１０の間での電荷の授受がスムーズである。そのため、ＦＤ３０７とＦＤ３１０の電位（検出ノード３２０の電位）が静定するまでの時間を短くすることができる。尚、ＦＤ３０７と検出ノード３２０との間、および／または、ＦＤ３１０と検出ノード３２０との間にスイッチを設けて、ＦＤ３０７、ＦＤ３１０および検出ノード３２０の少なくとも２つが互いに異なる電位となるようにすることもできる。
【００５１】
図３の構成において過渡的には次のような現象が生じると考えられる。まず、ＦＤ３０７に転送された電子とＦＤ３１０に転送された正孔の量の差が生じる。この差に応じて、ＦＤ３０７とＦＤ３１０の間に電位差が生じる。この電位差を小さくするように、電子が導電体を介してＦＤ３０７とＦＤ３１０の間を移動する。そして、検出ノード３２０には、ＦＤ３０７に転送された電子の量とＦＤ３１０に収集された正孔の量の差分の電荷の量に応じた電位が現れる。
【００５２】
ここで、ＦＤ３０７とＦＤ３１０の電位をそれぞれＶＮ１とＶＮ２とした時に、光電変換部３０１のカソード３２５の電子をＦＤ３０７に転送することの容易さを考えると、基準電位ＶＦ１＜ＶＮ１とすることが好ましい。尚、ＶＮ１とＶＮ２は、典型的には、リセットトランジスタ３１４によって検出ノード３２０をリセットした際の電位とみなすことができる。
【００５３】
また、光電変換部３０２のアノード３２７の正孔をＦＤ３１０に転送することの容易さを考えると、ＶＮ２＜ＶＦ２とすることが好ましい。ＶＦ１＜ＶＮ１、ＶＮ２＜ＶＦ２に対して、ＶＮ１＝ＶＮ２であるから、ＶＦ１＜ＶＦ２となる。このように、基準電位ＶＦ２が基準電位ＶＦ１よりも高いこと（ＶＦ１＜ＶＦ２）が、基準電位ＶＦ２が基準電位ＶＦ１以下であること（ＶＦ１≧ＶＦ２）に比べて、測距精度を高める上で有利である。このようにすることで、電荷の収集効率が高まり、高速な動作と精度の高い信号の取得が可能となる。実用的には、電位ＶＦ１と電位ＶＦ２の電位差は０．１０Ｖ以上であることが好ましい。そのために、本例では基準電位供給部３１１と基準電位供給部３１２とを別々に設けている。電位ＶＦ１と電位ＶＦ２の電位差は典型的には１Ｖ以上５Ｖ以下である。基準電位ＶＦ１を接地電位（ＧＮＤ）よりも低く（ＶＦ１＜ＧＮＤ）し、基準電位ＶＦ２を接地電位（ＧＮＤ）よりも高くする（ＧＮＤ＜ＶＦ２）こともできる。つまり、基準電位ＶＦ１は負電位、基準電位ＶＦ２は正電位であってもよい。
【００５４】
本例では第１増幅部３１５はゲート、ソース、ドレインを有するＭＯＳトランジスタ（増幅トランジスタ）である。第１増幅部３１５は定電流源４３０と共にソースフォロワ回路を構成している。第１増幅部３１５のゲートには、検出ノード３２０が電気的に接続されている。そして第１増幅部３１５は、検出ノード３２０の電位に基づく信号を増幅して出力する。第１増幅部３１５のドレインは電源供給部３３６に接続されており、電源電圧ＶＤＤが供給される。第１増幅部３１５は、当該増幅した信号を第１選択部３２４のドレインへ出力する。
【００５５】
第１選択部３２４は、１つの信号線２２３に対して複数設けられている光電変換素子２００の信号を、１光電変換素子ずつもしくは複数光電変換素子ずつ信号線２２３への出力を制御する。第１選択部３２４のドレインは第１増幅部３１５のソースに接続され、第１選択部３２４のソースは信号線２２３に接続され、ゲートは選択信号供給部３３７に接続される。ここで第１選択部３２４とは、具体的には選択トランジスタのことである。第１選択部３２４は、選択信号供給部３３７から出力された制御信号ｐＳＥＬによってＯＮ状態／ＯＦＦ状態が切り替えられる。読み出し動作時には、選択トランジスタがＯＮ状態とし、第１増幅部３１５は検出ノード３２０の電位に応じた画素信号を生成し、この画素信号が、図１（ｂ）の信号線２２３に出力される。
【００５６】
次に、上述した回路に用いられる電位を例示する。なお、接地電位（ＧＮＤ）は０Ｖとする。第１例としては、リセットトランジスタ３１４から検出ノード３２０に供給されるリセット電位ＶＳ１とリセットトランジスタ３３１かノード３２１に供給されるリセット電位ＶＳ２は、ＶＳ１＝ＶＳ２＝０Ｖである。そして、ＶＦ１＝−１Ｖ、ＶＦ２＝＋１Ｖ、電位ＨＩＧＨ＝＋２Ｖ、電位ＭＩＤ＝０Ｖ、電位ＬＯＷ＝−２Ｖである。第２例としては、ＶＳ１＝ＶＳ２＝＋１Ｖ、ＶＦ１＝０Ｖ、ＶＦ２＝＋２Ｖ、電位ＨＩＧＨ＝＋３Ｖ、電位ＭＩＤ＝＋１Ｖ、電位ＬＯＷ＝−１Ｖである。第２例は第１例の各電位をＳ（Ｖ）だけシフトした例であり、Ｓ＝−１の場合に相当する。第３例としては、ＶＳ１＝ＶＳ２＝０Ｖ、ＶＦ１＝−２Ｖ、ＶＦ２＝＋２Ｖ、電位ＨＩＧＨ＝＋４Ｖ、電位ＭＩＤ＝＋０Ｖ、電位ＬＯＷ＝−４Ｖである。第３例は第１例の電位をＴ倍にした例であり、Ｔ＝２の場合に相当する。上述した値Ｓは正の値でも負の値でもよく、上述した値Ｔは１未満でもよい。第２例と第３例とを組み合わせて、第１例をＳ（Ｖ）シフトした上でＴ倍してもよい。上述した３例における各電位から把握される電位の大小関係、電位の差、電位の差の大小関係を維持しつつ、適宜に電位の実際の値を調整することができる。
【００５７】
図３（ｂ）の光電変換素子は、図３（ａ）の光電変換素子とローパスフィルタを有する点で異なる。検出ノード３２０と第１増幅部３１５のゲート３３８との間にローパスフィルタＬＰＦを設けることで、検出ノード３２０の電位が振動しても画素信号の読み出しが安定する。そして、増幅トランジスタ３１５から信号線２２３への出力を安定させることができる。ローパスフィルタＬＰＦには、例えば検出ノード３２０に、直列に接続した抵抗と並列に接続した容量とを付加する構成などの、公知の構成を用いる事が出来る。
【００５８】
なお図３（ａ）、（ｂ）において、転送トランジスタ３０３のゲートおよび転送トランジスタ３０６のゲートの各々、転送トランジスタ３０４のゲートおよび転送トランジスタ３０５のゲートの各々が異なる配線によって制御信号が供給されてもよい。ただし、転送トランジスタ３０３のゲートおよび転送トランジスタ３０６のゲートの各々、転送トランジスタ３０４のゲートおよび転送トランジスタ３０５のゲートの各々を共通の転送ノード３１８、転送ノード３１９に接続することで、制御信号を供給するための配線（導電体）を削減することが可能となる。
【００５９】
なお、転送トランジスタ３０４と転送トランジスタ３０５とを別々のノードに接続して、互いに独立した制御信号によって転送トランジスタ３０４と転送トランジスタ３０５のＯＮ／ＯＦＦ状態を制御することもできる。
【００６０】
しかし、転送トランジスタ３０４と転送トランジスタ３０５を共通の転送ノード３１９に接続して、転送トランジスタ３０４と転送トランジスタ３０５のゲート電極に同一の制御信号ＴＸ２を入力する様にすることが好ましい。このようにすることで、転送トランジスタ３０４と転送トランジスタ３０５のＯＮ／ＯＦＦ状態のタイミング制御の精度を高めることができる。
【００６１】
さらに図３（ａ）、（ｂ）に示すように電荷排出部３０８と電荷排出部３０９とをノード３２１で接続することで、個別の電源を用いて各々の電荷排出部に別々に所定の電位を供給する場合に比べて電源供給のための配線（導電体）を削減することが可能である。
【００６２】
次に、図４（ａ）〜（ｄ）を用いて本実施例の光電変換素子２００と、発光装置１０２の動作を説明する。図４（ａ）は、図３の転送トランジスタ３０３、３０６のゲートに接続された転送ノード３１８に供給される制御信号ｐＴＸ１、転送トランジスタ３０４、３０５のゲートに接続された転送ノード３１９に供給される制御信号ｐＴＸ２を示す。さらにリセットトランジスタ３１４のゲートに供給される制御信号ｐＲＥＳ１を示し、選択トランジスタ３２４のゲートに供給される制御信号ｐＳＥＬを示す。図４（ｂ）は、図１（ａ）の発光装置１０２の出力を示す。図４（ｃ）は、光電変換素子２００に入射される光量を示す。図４（ｄ）は、増幅トランジスタ３１５の検出ノード３２０の電位を示す。
【００６３】
本実施例において期間Ｔｃｙ（時刻ｔ１から時刻ｔ５までの期間）を１周期としている。１周期は具体的には例えば１０ｎｓｅｃ以上１００ｎｓｅｃ以下である。発光装置１０２は図４（ｂ）に示すように点滅を繰り返す。ここでは、説明の簡略化のために２回の点滅を繰り返すものとしているが、現実的には、十分な精度を得る上で、１回の測距につき例えば１００回以上点滅を繰り返すことが好ましい（実用的には点滅は１００００回以下とする）。
【００６４】
光速をｃ（ｍ／ｓ）として、測距装置１から対象物９までのｄ（ｍ）の距離に基づく発光から受光までの遅延時間は２×ｄ／ｃ（ｓ）である。期間Ｔｃｙ中に発光から受光までの遅延時間に相当する物理量を検出できればよい。光速は３×１０８ｍ／ｓすなわち０．３ｍ／ｎｓであるから、期間Ｔｃｙは、例えば１ｎｓ以上１０００ｎｓ以下、好適には１０ｎｓ以上１００ｎｓ以下に設定される。例えば、０．３ｍの距離差に相当する発光から受光までの遅延は２ｎｓである。従って、１周期Ｔｃｙを１０ｎｓとすれば、この１０ｎｓ中において、この遅延時間に対応する物理量を検出することで、０．３ｍの距離差を検出することができる。周期Ｔｃｙと点滅の繰り返し回数からすると、１回の測距は、せいぜい１μｓ以上１０ｍｓ以下の短時間で終了する。そのため、光電変換素子２００を１秒間に１０行から１０００行程度（１フレームから１０００フレーム程度）読み込むことができる。
【００６５】
本実施例において、図４（ｄ）に示すように、電荷蓄積期間Ｔｓは時刻ｔ１から時刻ｔ９までの期間である。また、電荷蓄積期間Ｔｓで蓄積した信号電荷を信号線２２３に出力する出力期間Ｔｏｐは時刻ｔ９から時刻ｔ１０までの期間である。また、電荷蓄積期間Ｔｓの開始前には、ＦＤ３０７、３１０をリセットする。このリセットする期間であるリセット期間Ｔｒｅｓは、時刻ｔ０から時刻ｔ１までの期間である。そして１フレーム期間ＦＲ１は、時刻ｔ０から時刻ｔ１０までの期間である。
【００６６】
図４（ａ）において、実線４０１は転送ノード３１８に供給される制御信号ｐＴＸ１の時間的な変化を示している。また、破線４０２は転送ノード３１９に供給される制御信号ｐＴＸ２の時間的な変化を示している。二点鎖線４０７はリセットトランジスタ３１４のゲートに供給される制御信号ｐＲＥＳ１の時間的な変化を示している。点線４０９はリセットトランジスタ３３１のゲートに供給される制御信号ｐＲＥＳ２の時間的な変化を示している。そして、一点鎖線４０８は、選択トランジスタ３２４のゲートに供給される制御信号ｐＳＥＬ１の時間的な変化を示している。
【００６７】
以下の説明で例えば、実線４０１がＨレベルとなるとは、実線４０１の転送ノード３１８の電位がＨレベルになるという事を意味する。これは、破線４０２、二点鎖線４０７、一点鎖線４０８、点線４０９においても同様である。実線４０１、破線４０２に示すように転送ノード３１８、転送ノード３１９の電位は、正負が反転した同一周期の矩形波または正弦波として図１（ｂ）の制御信号生成部２０３から供給される。
【００６８】
そして実線４０１および破線４０２における０レベルは、転送トランジスタ３０３、３０４、３０５、３０６の閾値傍の電位、または各転送トランジスタがオフする電位である。そして、実線４０１がＨレベル且つ破線４０２がＬレベルの時に、転送トランジスタ３０３、３０５がオン状態となり、転送トランジスタ３０４、３０６がオフ状態となる。また、実線４０１がＬレベル且つ破線４０２がＨレベルの時に、転送トランジスタ３０３、３０５がオフ状態となり、転送トランジスタ３０４、３０６がオン状態となる。さらに、０レベルが、Ｐ型転送トランジスタにとっては閾値より高く、Ｎ型転送トランジスタにとっては閾値より低い値になるよう、各トランジスタの閾値を設計することで、０レベルにおいては全ての転送トランジスタがＯＦＦしている状態にできる。閾値の設計は、トランジスタのチャネル部の不純物濃度などにより、既知の手法で設計する事が出来る。
【００６９】
また、二点鎖線４０７、一点鎖線４０８、点線４０９における０レベルは、リセットトランジスタ３１４、リセットトランジスタ３３１および選択トランジスタ３２４が十分にオフする電位である。そして二点鎖線４０７がＨレベルの時（時刻ｔ０から時刻ｔ１の期間）に、リセットトランジスタ３１４がオン状態となり、検出ノード３２０の電位はリセット電位となる。二点鎖線４０７がＬレベルの時（時刻ｔ１から時刻ｔ１０の期間）には、リセットトランジスタ３１４はオフ状態となる。そして点線４０９がＨレベルの時（時刻ｔ０から時刻ｔ１０の期間）に、リセットトランジスタ３３１がオン状態となり、ノード３２１の電位はリセット電位となり、この時に転送トランジスタ３０４または３０５がＯＮ状態になると、光電変換部から電荷が排出される。なお、本実施例では点線４０９は常にＨレベルだが、必ずしもこれに限られない。例えば二点鎖線４０７と同じ電位となってもよい。その場合には、点線４０９がＬレベルの時には、リセットトランジスタ３３１はオフ状態となる。
【００７０】
そして、一点鎖線４０８がＨレベルの時（時刻ｔ９から時刻ｔ１０の期間）に選択トランジスタ３２４がオン状態となり、第１増幅部３１５から出力された信号を信号線２２３に出力する。一点鎖線４０８がＬレベルの時には、選択トランジスタ３２４はオフ状態となる。
【００７１】
なお、必ずしも転送トランジスタ３０３、３０４、３０５、３０６、リセットトランジスタ３１４および選択トランジスタ３２４の閾値が同じ値（例えば０Ｖ）である必要はない。
【００７２】
図４（ｂ）に示す実線４０３は、図１（ａ）の発光装置１０２の出力を示す。Ｌｏｆｆの時、発光装置１０２は消灯する。Ｌｏｎの時、発光装置１０２は点灯する。ここでは図４（ａ）の実線４０１と同一の周期でオン／オフの切り替えが行われる。つまり本実施例において、実線４０１が正になる周期と、発光装置１０２が点灯する周期は同一としている。
【００７３】
図４（ｃ）に示す実線４０４は、光電変換素子２００に入射される光量Ｌｃ、Ｌｄを示す。光量Ｌｃは、光電変換素子２００に入射された環境光１１５のレベルを示す。また、光量Ｌｄは、光電変換素子２００に入射された環境光１１５と反射光１１４の和のレベルを示す。そして、点線４０５は、光電変換素子２００に入射される光量のうち、発光装置１０２から点灯された光であって対象物１０６にあたって反射した反射光１１４を示す。光量Ｌｂは、反射光１１４のレベルを示す。図４（ｃ）では、光量Ｌｃが光量Ｌｂよりも大きいが、逆でもよい。なお、発光装置１０２によって発せられた光は、対象物１０６に到達し、反射されて光電変換装置１０４に到達するまでに有限の時間がかかる。そのため図４（ｂ）と図４（ｃ）を比較するとわかるように、実線４０４は、対象物１０６の距離に応じた時間だけ、実線４０３と比べて遅れが生じる。
【００７４】
図４（ｄ）に示す実線４０６は、増幅トランジスタ３１５の検出ノード３２０の電位を示す。検出ノード３２０の電位に基づいて増幅された信号が増幅トランジスタ３１５から出力される。しかしながら、図４（ｄ）の例では、図４（ａ）に示すように、選択トランジスタ３１４がＯＮ状態になっているのは時刻ｔ９から時刻ｔ１０までの期間なので、信号線２２３に出力される電位は時刻ｔ９から時刻ｔ１０までの期間における検出ノード３２０の電位に相当する。なお、本実施例においてリセットトランジスタ３３１は常にＯＮ状態であるため、電荷排出部３０８、電荷排出部３０９の電位であるノード３２１の電位は、基準電源３３３となる。
【００７５】
次に、図４（ａ）〜図４（ｄ）の動作について説明する。
【００７６】
時刻ｔ０において、図４（ａ）〜図４（ｄ）では、点線４０２、実線４０３、点線４０５、実線４０６、一点鎖線４０８は０レベルであり、実線４０１、二点鎖線４０７はＨレベルに遷移する。そして、時刻ｔ０において、転送トランジスタ３０４、３０５、選択トランジスタ３２４はＯＦＦ状態である。一方、リセットトランジスタ３１４はＯＮ状態であり、検出ノード３２０をリセットする。また、この時、選択トランジスタ３２４をオン状態としてもよい。選択トランジスタ３２４をオン状態とすることで検出ノード３２０のリセット時のノイズを出力し、図１（ｂ）にしめした後段の回路で保持し、時刻ｔ９からｔ１０で増幅トランジスタ３１５から出力される出力信号に対して差分をとる処理（ＣＤＳ回路による処理）を行うことで、精度の高い信号を得ることが可能となる。また、時刻ｔ０では、図４（ｂ）に示すように発光装置１０２がオフ状態（消灯状態）であり、図４（ｃ）に示すように、光電変換素子２００には環境光１１５のみ（光量Ｌｃ）が入射される。そのため、時刻ｔ０では、検出ノード３２０の電位は、図４（ｄ）の実線４０６に示すように、リセットトランジスタ３１４によってリセットされた電位となる。図４（ｄ）では、リセット時（時刻ｔ０から時刻ｔ１の間）の検出ノード３２０の電位を基準電位（ゼロとして表記）として、検出ノード３２０の電位を表している。
【００７７】
時刻ｔ１では、図４（ｂ）に示すように、実線４０３に示す発光装置１０２の制御信号がＬｏｆｆからＬｏｎとなり、発光装置１０２の点灯が開始する。しかしながら時刻ｔ１の時点では、光電変換素子２００には環境光１１５のみ（光量Ｌｃ）が入射する。そして、時刻ｔ１の直後に、実線４０１に示す制御信号ｐＴＸ１はゼロレベルからＨレベルへ遷移する。一方、破線４０２に示す制御信号ｐＴＸ２はゼロレベルからＬレベルへ遷移する。これにより、転送トランジスタ３０３、３０５はオン状態となる一方で、転送トランジスタ３０４、３０６はオフ状態となる。また、時刻ｔ１では、二点鎖線４０７で示す制御信号ｐＲＥＳ１が０レベルとなり、リセットトランジスタ３１４がオフ状態となる。時刻ｔ１では、一点鎖線４０８で示す制御信号ｐＳＥＬ１は、０レベルを維持し、オフ状態を維持する。そして、図４（ｄ）に示すように、時刻ｔ１に実線４０６で示す検出ノードの電位の変動が開始する。尚、期間ｔ０から時刻ｔ１までがリセット期間Ｔｒｅｓとなる。また、時刻ｔ１から電荷蓄積期間Ｔｓが開始する。
【００７８】
時刻ｔ２では、図４（ｃ）に示すように、光電変換素子２００には光量Ｌｄの光の入射が開始する。そして時刻ｔ２に、図４（ｄ）に示すように、実線４０６で示される検出ノードの電位が０レベルからｈ１レベルの電位へ遷移を終え、時刻ｔ２の直後からｈ２レベルへの電位の遷移を開始する。
【００７９】
次に、時刻ｔ３では、図４（ｂ）に示すように、実線４０３に示す発光装置１０２の制御信号がＬｏｎからＬｏｆｆとなり、発光装置１０２が消灯する。そして、図４（ａ）に示すように、実線４０１に示す制御信号ｐＴＸ１は、時刻ｔ３の直前にＨレベルから０レベルの電位に遷移し、時刻ｔ３の直後に０レベルからＬレベルの電位に遷移する。一方、破線４０２に示す制御信号ｐＴＸ２は、時刻ｔ３の直前にＬレベルから０レベルの電位に遷移し、時刻ｔ３の直後に、０レベルからＨレベルの電位に遷移する。これにより、転送トランジスタ３０３、３０４、３０５、３０６は時刻ｔ３ですべてオフ状態となった後、時刻ｔ４で、転送トランジスタ３０３、３０５はオフ状態となり、転送トランジスタ３０４、３０６はオン状態となる。このため、時刻ｔ２から時刻ｔ３にかけて、図４（ｄ）に示すように、実線４０６に示す検出ノード３２０の電位は、ｈ１レベルの電位からｈ６レベルの電位に遷移する。つまり、時刻ｔ１から時刻ｔ３にかけて、光電変換部３０１からＦＤ３０７に転送された電子の量に対応した電位が検出ノード３２０に現れる。ｔ３〜ｔ４では転送ゲートの電位は変化中で、完全には転送トランジスタがオン状態になっていない場合もあるが、キヤリアは、フォトダイオード内に一時的に蓄積されており、時刻ｔ４で転送ゲートが完全にオン状態になった時点では、ＦＤに転送される。
【００８０】
時刻ｔ４では、図４（ｃ）に示すように、光電変換素子２００に入射する光は環境光１１５（光量Ｌｃ）のみとなる。そして、時刻ｔ３から時刻ｔ４にかけて、図４（ｄ）に示すように、実線４０６に示す検出ノードの電位は、ｈ６レベルからｈ４レベルの電位へ遷移する。これは、光電変換部３０２で生成された正孔がＦＤ３１０へ転送され、正孔の転送にともない、検出ノード３２０の電位が上昇するからである。
【００８１】
時刻ｔ５では、図４（ｂ）に示すように、実線４０３に示す発光装置１０２の制御信号がＬｏｆｆからＬｏｎとなり、発光装置１０２が点灯する。そして図４（ａ）に示すように、制御信号ｐＴＸ１は、時刻ｔ５の直前にＬレベルから０レベルの電位に遷移し、時刻ｔ５の直後に０レベルからＨレベルの電位に遷移する。一方、破線４０２に示す制御信号ｐＴＸ２は、時刻ｔ５の直前にＨレベルから０レベルの電位に遷移し、時刻ｔ５の直後に０レベルからＬレベルに遷移する。これにより、転送トランジスタ３０３、３０４、３０５、３０６は時刻ｔ５ですべてオフ状態となった後、時刻ｔ６では、転送トランジスタ３０３、３０５はオン状態となり、転送トランジスタ３０４、３０６はオフ状態となる。
【００８２】
そして、時刻ｔ４から時刻ｔ５にかけて、図４（ｄ）に示すように、光電変換部３０２で生成された正孔がＦＤ３１０へ転送されることで、検出ノードの電位がｈ４レベルからｈ２レベルの電位へ遷移する。
【００８３】
このような構成によれば、仮に時刻ｔ５において選択トランジスタ３２４のゲートに供給される制御信号ｐＳＥＬをＨレベルに設定すれば、増幅トランジスタ３１５を通じて信号線２２３に、環境光１１５の成分が低減された、反射光１１４の成分に起因する信号を取得することが出来る。この時刻ｔ１から時刻Ｔ５までの期間が１周期Ｔｃｙとなる。前述した１周期の動作完了時（時刻ｔ５）で選択トランジスタ３２４のゲートに供給される制御信号ｐＳＥＬをＨレベルに設定せずに、複数周期の動作を完了した後に制御信号ｐＳＥＬをＨレベルに設定することでより大きな信号を取得することができる。このように前述した１周期の動作を複数回繰り返すことで、理想的には反射光１１４のみに対応する電荷のみが積算され、反射光が微弱であっても、大きな信号を得る事ができる。
【００８４】
図４に示した例では、時刻ｔ９において、図４（ａ）に示すように、制御信号ｐＴＸ２はＨレベルから０レベルの電位に遷移し、制御信号ｐＴＸ１はＬレベルから０レベルに遷移し、転送トランジスタ３０３、３０４、３０５、３０６はすべてオフ状態となる。そして、一点鎖線４０８で示す制御信号ｐＳＥＬが０レベルからＨレベルに遷移し、選択トランジスタ３２４がオン状態となる。そして、時刻ｔ９から時刻ｔ１０までの出力期間Ｔｏｐに、検出ノード３２０の電位を第１増幅部３１５を介して信号線２２３に出力する。
【００８５】
時刻ｔ１０において、図４（ａ）に示すように制御信号ｐＳＥＬがＨレベルから０レベルとなる。なお、時刻ｔ９から時刻ｔ１０にかけて、図４（ａ）の例では、制御信号ｐＴＸ１、ｐＴＸ２、ｐＲＥＳ１は、時刻ｔ０から時刻ｔ１の期間と同じく、ゼロレベルに維持している。このように時刻ｔ９から時刻ｔ１０にかけて、転送トランジスタ３０３と転送トランジスタ３０５をオフ状態にして、増幅トランジスタ３１５を通じて信号線２２３へ信号の出力を行えば、光電変換部からの電荷の転送による影響を低減することができるので、読み出し精度が向上する。
【００８６】
そして、以上のような構成によれば、一方の光電変換部で生じた信号電荷をＦＤに転送する時に他方の光電変換部で生じた信号電荷を電荷排出部へ排出することが可能となるため光電変換部の漏れ電荷を抑制することが可能となる。
【００８７】
次に、図５、図６を用いて本実施例の光電変換素子２００のレイアウトの一例を説明する。図５のＡ−Ｂ線における断面模式図を図６（ａ）に示す。また、図５のＣ−Ｄ線における断面模式図を図６（ｂ）に示す。また、図５のＥ−Ｆ線における断面模式図を図６（ｃ）に示す。
【００８８】
図５は本実施例の光電変換素子２００の平面模式図である。図中の○印はコンタクトプラグの位置を示している。また、図中の太線は光電変換素子２００内に設けられた配線である。図５において、半導体基板５００には、第２導電型（Ｐ型）の第２半導体領域５１１と第１導電型（Ｎ型）の第１半導体領域５１２とが第１方向に沿って並んで配されている。また、領域５１１および領域５１２と、第２導電型の第３半導体領域５１７とが、第１方向と交差する第２方向において素子分離領域５３１を挟んで、並んで配されている。第２方向は第１方向と交差しているが、より好ましくは直交している。各半導体領域はエピタキシャル層によって設けられてもよいし、不純物をイオン注入することで設けられてもよい。なお、図５では素子分離領域５３１として第１導電型（Ｎ型）半導体領域が配されているが、領域５３１を設けずに領域５１１と領域５１７を一つの連続した第２導電型の半導体領域として設けることもできる。
【００８９】
そして、平面視でＰ型半導体領域５１１に囲まれるように第２の方向に沿ってＮ型半導体領域５０８（第４半導体領域）、第３転送ゲート５１９、Ｎ型半導体領域５０１（第５半導体領域）、第１転送ゲート５１８、Ｎ型半導体領域５０７（第６半導体領域）がこの順に配されている。図３で示した光電変換部３０１はＰ型半導体領域５１１とＮ型半導体領域５０１とで構成される。そして光電変換部３０１で生成された信号電荷（電子）が転送トランジスタ３０３を構成する第１転送ゲート５１８を介して第１ＦＤ３０７を構成するＮ型半導体領域５０７に転送される。Ｎ型半導体領域５０８は、図３で示した電荷排出部３０８を構成し、光電変換部３０１で生成された電子が、転送トランジスタ３０４を構成する第３転送ゲート５１９を介して、転送される。
【００９０】
平面視でＮ型半導体領域５１２に囲まれるように第２の方向に沿ってＰ型半導体領域５０９（第７半導体領域）、第４転送ゲート５２１、Ｐ型半導体領域５０２（第８半導体領域）、第２転送ゲート５２０、Ｐ型半導体領域５１０（第９半導体領域）がこの順に配されている。図３で示した光電変換部３０２はＰ型半導体領域５０２とＮ型半導体領域５１２とで構成される。そして光電変換部３０２で生成された信号電荷（正孔）が転送トランジスタ３０６を構成する第２転送ゲート５２０を介して第２ＦＤ３１０を構成するＰ型半導体領域５１０に転送される。Ｐ型半導体領域５０９は、図３で示した電荷排出部３０９を構成し、光電変換部３０２で生成された正孔が、転送トランジスタ３０５を構成する第４転送ゲート５２１を介して、転送される。
【００９１】
平面視でＰ型半導体領域５１７に囲まれるように第１の方向に沿って、図３で示したリセットトランジスタ３１４と増幅トランジスタ３１と選択トランジスタ３２４とリセットトランジスタ３３１とが並んで設けられている。このため、第１の方向に沿って、Ｎ型半導体領域５２２、リセットトランジスタを構成するゲート５２３、Ｎ型半導体領域５２４、Ｎ型半導体領域５２５、増幅トランジスタ３１５を構成するゲート５２６、Ｎ型半導体領域５２８、Ｎ型半導体領域５２９、選択トランジスタ３２４を構成するゲート５３０、Ｎ型半導体領域５３２、Ｎ型半導体領域５３３、リセットトランジスタ３３１を構成するゲート５３４、Ｎ型半導体領域５３５がこの順に配されている。
【００９２】
Ｐ型半導体領域５１１とＮ型半導体領域５１２は、半導体基板５００の主面に沿って、第１方向に並んで設けられている。図５に示すようにＮ型の半導体領域５１２とＰ型の半導体領域５１１は接していてもよいが、分離されていることが好ましい。本例では、Ｎ型の半導体領域５１１とＰ型の半導体領域５１２がＰＮ接合分離を構成している。
【００９３】
また、Ｎ型半導体領域５０１とＰ型半導体領域５０２も、半導体基板５００の主面に沿って、第１方向に並んで設けられているが、その間にはＰ型半導体領域５１１の一部とＮ型半導体領域５１２の一部が配されている。そしてＮ型半導体領域５０７とＰ型半導体領域５１０は、各々の半導体領域に電気的に接続するように配されたコンタクトプラグを介して不図示の配線（導電体）によって接続される。
【００９４】
コンタクトプラグは、半導体基板５００の上（主面上）に設けられた絶縁膜（層間絶縁膜）の一部に配されたコンタクトホール（開口）内に設けられた、例えばタングステンなどの金属からなる。そして、コンタクトプラグは、上記絶縁膜上に設けられた、例えばアルミニウムや銅などの金属からなる配線を介して、前述した制御信号などを供給する回路部に接続されたり、別のコンタクトプラグと接続される。このため、上述したコンタクトプラグに接続される配線は、半導体基板５００の主面に沿って延在している。尚、絶縁膜は複数層で構成される場合もある。そして、また、配線も１層で構成されるものに限られない。例えば、半導体基板５００の上に３層の絶縁膜が積層され、１層目の絶縁層と２層目の絶縁膜との間に第１の配線を設け、２層目の絶縁膜と３層目の絶縁膜との間に第２の配線を設け、第１配線と第２配線とを２層目の絶縁膜の一部に設けられたビア（開口）内に配されたプラグで接続する形態とすることもできる。この場合においても配線は、半導体基板５００の主面に沿って（第１絶縁膜に沿って）延在している。このため、コンタクトプラグが設けられる絶縁膜や、配線間に設けられた絶縁膜や、配線と半導体基板５００との間に設けられた絶縁膜が半導体基板５００上に積層される方向は、前述した第１方向および第２方向と交差する第３方向である。そして、第１方向と第２方向と第３方向は典型的には互いに直交する方向である。したがって、コンタクトプラグは、第３方向に沿って、絶縁膜を貫通して設けられる。上記したコンタクトプラグや絶縁膜や配線からなる構造体を配線構造体と呼ぶことができる。この場合、配線構造体は半導体基板５００の上に設けられていることになる。
【００９５】
本例では、半導体領域５０７と半導体領域５１０を相互に接続する導電体を配線とコンタクトプラグで構成している。半導体領域５０７と半導体領域５１０を接続する導電体は、金属材料や金属化合物材料、多結晶シリコンなど、半導体基板５００よりも電気伝導率の高い材料で構成される。金属材料や金属化合物材料は配線やコンタクトプラグに用いられる材料であり、多結晶シリコンはゲート電極に用いられる材料である。金属化合物材料としては、半導体基板の表面に形成されたシリサイドなどの半導体−金属化合物材料であってもよい。これらの材料を単独あるいは組み合わせて、半導体領域５０７と半導体領域５１０が接続されている。典型的には半導体領域５０７と半導体領域５１０とをオーミック接合を介して接続することができる。半導体領域５０７と半導体領域５１０は導電体を介して接続することで、半導体領域５０７と半導体領域５１０との電位差の緩和時間を短縮できる。その結果、検出ノード３２０の出力を安定させ、精度の高い測距を実現することができる。
【００９６】
また、Ｎ型半導体領域５０８とＰ型半導体領域５０９は、各々の半導体領域に配されたコンタクトプラグを介して配線（導電体）によって接続される。また、Ｎ型半導体領域５０８とＰ型半導体領域５０９には、図３を用いて説明したように、リセットトランジスタ３３１を介して接地電位ＧＮＤが供給される。
【００９７】
第１転送ゲート５１８と第２転送ゲート５２０は、不図示の配線（導電体）によって接続される。そして、当該配線を介して転送信号供給部３２９から同一の制御信号ｐＴＸ１が供給される。これにより、第１転送ゲート５１８と第２転送ゲート５２０が同時に制御される。同様に、第３転送ゲート５１９と第４転送ゲート５２１は、不図示の配線（導電体）によって接続される。そして、当該配線を介して転送信号供給部３３０から同一の制御信号ｐＴＸ２が供給される。これにより、第３転送ゲート５１９と第４転送ゲート５２１が同時に制御される。
【００９８】
図３に示した増幅トランジスタ３１５の検出ノード３２０は、Ｎ型半導体領域５０７と、Ｐ型半導体領域５１０と、リセットトランジスタ３１４を構成するＮ型半導体領域５２２と、これらを接続する配線（導電体）とを含んで構成される。
【００９９】
なお、図５では増幅トランジスタ３１５、選択トランジスタ３２４、リセットトランジスタ３１４、リセットトランジスタ３３１を同一の活性領域内に配したが、各々が異なる活性領域に配されてもよいし、一部のトランジスタが同一の活性領域に配されその他のトランジスタが異なる活性領域に配されてもよい。
【０１００】
図６に示すように、Ｎ型半導体領域５０８、５０１、５０７は、Ｐ型半導体領域５１１に内包されるように配される。そして、Ｐ型半導体領域５０９、５０２、５１０は、Ｎ型半導体領域５１２に内包されるように配される。換言するとＮ型半導体領域５０８、５０１、５０７は、Ｐ型半導体領域５１１の内部に設けられており、Ｐ型半導体領域５０９、５０２、５１０は、Ｎ型半導体領域５１２の内部に設けられている。Ｎ型半導体領域５２２、５２４、５２５、５２８、５２９、５３２、５３３、５３５は、Ｐ型半導体領域５１７に内包されるように配される。また、これらの半導体領域は半導体基板５００に配される。さらに、第１転送ゲート５１８、第２転送ゲート５２０、第３転送ゲート５１９、第４転送ゲート５２１は、半導体基板５００の主面５２７上に配される。より具体的には半導体基板５００の表面に絶縁膜５１６が配されているため主面５２７は、絶縁膜（ゲート絶縁膜）５１６を含んだ半導体基板５００の表面である。また、図６（ａ）に示すように、第１転送ゲート５１８（第３転送ゲート５１９）は、その一部がＮ型半導体領域５０１とＮ型半導体領域５０７（Ｎ型半導体領域５０８）の上に、ゲート絶縁膜５１６を挟んで、配置されている。同様に、第２転送ゲート５２０（第４転送ゲート５２１）は、その一部がＰ型半導体領域５０２とＰ型半導体領域５１０（Ｐ型半導体領域５０９）の上に、ゲート絶縁膜５１６を挟んで、配置されている。
【０１０１】
なお、ここではＰ型半導体領域５１１とＰ型半導体領域５１７との間に、Ｎ型半導体領域５３１を挟むことで、Ｐ型半導体領域５１１とＰ型半導体領域５１７とを分離している。しかし、Ｎ型半導体領域５３１を配さずにＰ型半導体領域５１１もしくはＰ型半導体領域５１７が、１つのＰ型半導体領域としてもよい。また、ここではＰＮ分離としてＮ型半導体領域５３１を挟んだが、Ｎ型半導体領域５３１に代えて、酸化シリコンなどの絶縁体を設け、Ｐ型半導体領域５１１とＰ型半導体領域５１７とを分離してもよい。
【０１０２】
図６（ａ）において、図３に示す光電変換部３０１は、Ｎ型半導体領域５０１とＰ型半導体領域５１１のＰＮ接合によって構成され、Ｎ型半導体領域５０１は図３のカソード３２５を構成する。また、Ｐ型半導体領域５１１は図３のアノード３２６を構成する。Ｎ型半導体領域５０１の不純物濃度は、内蔵電位で空乏化する程度に低いことが好ましい。このようにすると、光電変換部３０１で生じた電子正孔対のうち信号電荷として生成された電子を光電変換部３０１に蓄積しにくい構成になる。このようにすることで、光電変換部３０１から半導体領域５０７への電子の転送効率が上がる。また、光により発生した電子を常に半導体領域５０７に完全転送することができ、転送効率が低いことに起因するノイズを低減することができる。なお、信号電荷として用いない正孔はＰ型半導体領域５１１を介して排出される。
【０１０３】
図３に示す光電変換部３０２は、Ｐ型半導体領域５０２とＮ型半導体領域５１２のＰＮ接合によって構成され、Ｐ型半導体領域５０２は図３のカソード３２８を構成する。そしてＮ型半導体領域５１２は図３のアノード３２７を構成する。Ｐ型半導体領域５０２の不純物濃度は、内蔵電位で空乏化する程度に低いことが好ましい。このようにすると、光電変換部３０２で生じた電子正孔対のうち信号電荷として生成された正孔を光電変換部３０２に蓄積しにくい構成になる。このようにすることで、光電変換部３０２から半導体領域５１０への正孔の転送効率が上がる。また、光により発生した電子を常に半導体領域５１０に完全転送することができ、転送効率が低いことに起因するノイズを低減することができる。なお、信号電荷として用いない電子はＮ型半導体領域５１２を介して排出される。
【０１０４】
また、ここでは第１転送ゲート（第１ゲート電極）５１８および第２転送ゲート（第２ゲート電極）５２０を別々のゲートで構成した。ゲート電極は駆動する度に電荷を充放電するため、スイッチングの度に、ＭＯＳ容量に応じた電流が流れる。高速の駆動をする場合、トランジスタのゲート電極が小さいほど、ＭＯＳ容量が小さくなるため、電流が少なく、発熱が減り、省電力になる。そのため、第１転送ゲート５１８と第２転送ゲート５２０とを別々に設けることで、ゲート電極をなるべく小さくできる。しかしながら、第１転送ゲート５１８と第２転送ゲート５２０を１つの連続したゲートで構成してもよい。そのようにすることで、配線を減らし、配線容量や抵抗の低減をすることで、転送トランジスタ３０３と３０６の相補的な制御の精度を高めることができる。また、配線を減らすことで開口率を上げ、感度を向上することもできる。第３転送ゲート５１９と第４転送ゲート５２１についても同様である。
【０１０５】
Ｐ型半導体領域５１１には、基準電位供給部３１１により基準電位ＶＦ１が供給される。そしてＮ型半導体領域５１２には、基準電位供給部３１２により基準電位ＶＦ２が供給される。本実施例では、基準電位の例としてＰ型半導体領域５１１には−２Ｖ、Ｎ型半導体領域５１２には＋２Ｖを供給する。また、電荷排出部となるＮ型半導体領域５０８およびＰ型半導体領域５０９にはリセットトランジスタ３３１を介して０Ｖを供給する。つまり図３のノード３２１の電位（電荷排出部３０８、３０９の電位）はリセットトランジスタ３３１を介して０Ｖにリセットされる。さらに、図４（ａ）の二点鎖線に示したように、リセットトランジスタ３１４は一定時間オンした後、オフする。本実施例では、Ｎ型半導体領域５０７およびＰ型半導体領域５１０を０Ｖにリセットする。つまり図３の検出ノード３２０の電位が、リセットトランジスタ３１４を介して０Ｖにリセットされる。Ｐ型半導体領域５１１に−２Ｖを供給した場合には、Ｎ型半導体領域５０１の電位は−１Ｖ程度となる。また、Ｎ型半導体領域５１２に＋２Ｖを供給した場合にはＰ型半導体領域５０２は＋１Ｖ程度となる。つまり、Ｎ型半導体領域５０１と、Ｎ型半導体領域５０７およびＮ型半導体領域５０８との電位差は約１Ｖとなる。したがって転送ゲート５１８がオン状態、転送ゲート５１９がオフ状態の場合には、速やかにＮ型半導体領域５０１からＮ型半導体領域５０７へ電子が転送される。そして転送ゲート５１８がオフ状態、転送ゲート５１９がオン状態の場合には、速やかにＮ型半導体領域５０１からＮ型半導体領域５０８へ電子が転送される。また、Ｐ型半導体領域５０２と、Ｐ型半導体領域５０９およびＰ型半導体領域５１０との電位差も約１Ｖとなる。したがって転送ゲート５２０がオン状態、転送ゲート５２１がオフ状態の場合には、速やかにＰ型半導体領域５０２からＰ型半導体領域５１０へ正孔が転送される。そして転送ゲート５１８がオフ状態、転送ゲート５１９がオン状態の場合には、速やかにＰ型半導体領域５０２からＰ型半導体領域５０９へ正孔が転送される。
【０１０６】
以上説明した本実施例によれば、一方の光電変換部で生じた信号電荷をＦＤに転送する時に他方の光電変換部で生じた信号電荷を電荷排出部へ排出することが可能となるため光電変換部の漏れ電荷を抑制することが可能となる。また、たとえばＮ型半導体領域５１２には正の電位を供給し、Ｐ型半導体領域５１１には負の電位を供給することで、基準電位ＶＦ２を基準電位ＶＦ１よりも高く設定でき効率良く電荷の転送を行うことが可能となり、高速な動作と精度の高い信号の取得が可能となる。
【０１０７】
（実施例２）
本実施例と実施例１との違いについて説明する。実施例１では、光電変換部３０１を構成するＮ型半導体領域５０１から電荷排出部３０８を構成するＮ型半導体領域５０８への電子の転送を転送ゲート５１９によって制御した。しかし、本実施例では、Ｎ型半導体領域５０１とＮ型半導体領域５０８との間のポテンシャルの高さと、Ｎ型半導体領域５０１とＦＤ３０７を構成するＮ型半導体領域５０７の間のポテンシャルの高さを所定の関係を満たすように制御することによりＮ型半導体領域５０１からＮ型半導体領域５０８への電子の転送を制御する。
【０１０８】
同様に、実施例１では光電変換部３０２を構成するＰ型半導体領域５０２から電荷排出部３０９を構成するＰ型半導体領域５０９への正孔の転送を転送ゲート５２１によって制御した。しかし、本実施例では、Ｐ型半導体領域５０２とＰ型半導体領域５０９との間のポテンシャルの高さと、Ｐ型半導体領域５０２とＦＤ３１０を構成するＰ型半導体領域５１０の間のポテンシャルの高さを所定の関係を満たすように制御することによりＰ型半導体領域５０２からＰ型半導体領域５１０への正孔の転送を制御する。
【０１０９】
本実施例における平面模式図を図７に示す。図５で用いた参照番号と同じ参照番号を図７で付した部材は図５で説明した要素と同じ要素である。ここでは、図７と図５（ｂ）との異なる構成についてのみ説明する。
【０１１０】
図７に示すように、第２の方向に沿ってＮ型半導体領域５０８、Ｐ型半導体領域７０１、Ｎ型半導体領域５０１、第１転送ゲート５１８、Ｎ型半導体領域５０７がこの順に配されている。また、第２の方向に沿ってＰ型半導体領域５０９、Ｎ型半導体領域７０２、Ｐ型半導体領域５０２、第２転送ゲート５２０、Ｐ型半導体領域５１０がこの順に配されている。
【０１１１】
Ｐ型半導体領域７０１は、Ｎ型半導体領域５０１とＮ型半導体領域５０８の間に配される。また、Ｎ型半導体領域７０２は、Ｐ型半導体領域５０２とＰ型半導体領域５０９の間に配される。
【０１１２】
次に図８を用いて図７のＧ−Ｈ線に沿った断面模式図と、電子に対するポテンシャル図について説明する。
【０１１３】
図８（ａ）には、図５、図６で示した第３転送ゲート５１９が配されていない。その代わりに、Ｎ型半導体領域５０１とＮ型半導体領域５０８との間には、Ｐ型半導体領域７０１が配されている。なお、Ｐ型半導体領域７０１は、図８（ｂ）、（ｃ）に示すポテンシャル関係を満たす領域である。ポテンシャル関係を満たす領域とは、例えば、Ｐ型半導体領域７０１がＰ型半導体領域５１１よりも不純物濃度が低い領域である。ただし、この構造に限られない。
【０１１４】
図８（ｂ）は、Ｎ型半導体領域５０１からＦＤ３０７を構成するＮ型半導体領域５０７へ電子を転送する期間における電子に対するポテンシャル図である。図８（ｂ）において、Ｎ型半導体領域５０１のポテンシャルの高さはｈ２、接地電位が与えられているＮ型半導体領域５０７ポテンシャルの高さはｈ１である。またＮ型半導体領域５０７のポテンシャルの高さはｈ２からｈ１の間にある。また、Ｎ型半導体領域５０１からＮ型半導体領域５０７へ電子を転送する期間におけるＮ型半導体領域５０１とＮ型半導体領域５０７の間のポテンシャルの高さはｈ２〜ｈ１の間である。一方、Ｎ型半導体領域５０１とＮ型半導体領域５０８の間のポテンシャルの高さはｈ３である。つまり、Ｎ型半導体領域５０１とＮ型半導体領域５０８の間の電子に対するポテンシャルの高さは、Ｎ型半導体領域５０１とＮ型半導体領域５０７の間の電子に対するポテンシャルの高さより高くなっている。
【０１１５】
次に図８（ｃ）は、Ｎ型半導体領域５０１からＮ型半導体領域５０７へ電子を転送していない期間（電荷排出部３０８を構成するＮ型半導体領域５０８へ電子を転送している期間）における電子に対するポテンシャル図である。図８（ｃ）は、図８（ｂ）とＮ型半導体領域５０１とＮ型半導体領域５０７の間のポテンシャルの高さはｈ４である点で異なる。
【０１１６】
つまり、Ｎ型半導体領域５０１とＮ型半導体領域５０８の間の電子に対するポテンシャルの高さは、Ｎ型半導体領域５０１とＮ型半導体領域５０７の間の電子に対するポテンシャルの高さより低くなっている。
【０１１７】
このような構成によれば、Ｎ型半導体領域５０１からＮ型半導体領域５０７へ電子を転送していない期間においては、光電変換部３０１を構成するＮ型半導体領域５０１に生じた電子を電荷排出部３０８を構成するＮ型半導体領域５０８に排出することが可能である。
【０１１８】
次に図９を用いて図７のＩ−Ｊ線に沿った断面模式図と、正孔に対するポテンシャル図について説明する。
【０１１９】
図９（ａ）には、図７に配された第４転送ゲート５２１が配されていない。そして、Ｐ型半導体領域５０２とＰ型半導体領域５０９との間には、Ｎ型半導体領域７０２が配されている。ただし、Ｎ型半導体領域７０２は、図９（ｂ）、（ｃ）のポテンシャル関係を満たす領域である。ポテンシャル関係を満たす領域とは、例えば、Ｎ型半導体領域７０２がＮ型半導体領域５１２よりも不純物濃度が低い領域である。ただし、この構造に限られない。
【０１２０】
図９（ｂ）は、Ｐ型半導体領域５０２からＰ型半導体領域５１０へ正孔を転送している期間における正孔に対するポテンシャル図である。図９（ｂ）において、Ｐ型半導体領域５０２のポテンシャルの高さはｈ２、接地電位が与えられたＰ型半導体領域５０９のポテンシャルの高さはｈ２である。Ｐ型半導体領域５１０のポテンシャルの高さはｈ２〜ｈ１の間である。また、Ｐ型半導体領域５０２とＰ型半導体領域５１０の間のポテンシャルの高さはｈ２〜ｈ１の間であり、Ｐ型半導体領域５０２とＰ型半導体領域５０９の間のポテンシャルの高さはｈ３の間である。つまり、Ｐ型半導体領域５０２とＰ型半導体領域５１０の間の正孔に対するポテンシャルの高さは、Ｐ型半導体領域５０２とＰ型半導体領域５０９の間の正孔に対するポテンシャルの高さより高くなっている。
【０１２１】
次に図９（ｃ）は、Ｐ型半導体領域５０２からＰ型半導体領域５１０へ正孔を転送していない期間における正孔に対するポテンシャル図である。
【０１２２】
図９（ｃ）は、図９（ｂ）とＰ型半導体領域５０２とＰ型半導体領域５１０の間のポテンシャルの高さはｈ４である点が異なる。
【０１２３】
つまり、Ｐ型半導体領域５０２とＰ型半導体領域５０９の間の正孔に対するポテンシャルの高さは、Ｐ型半導体領域５０２とＰ型半導体領域５１０の間の正孔に対するポテンシャルの高さより低くなっている。
【０１２４】
このような構成によれば、Ｐ型半導体領域５０２からＰ型半導体領域５１０へ正孔を転送していない期間においては、光電変換部３０２を構成するＰ型半導体領域５０２に生じた正孔を電荷排出部３０９を構成するＰ型半導体領域５０９に排出することが可能である。本実施例では、第３転送ゲート５１９と第４転送ゲート５２１を設けずに電荷排出部に不要電荷を排出できるので、実施例１に比べて簡易な構成とすることができる。
【０１２５】
（実施例３）
本実施例と実施例１との違いについて説明する。実施例１では、光電変換部３０１で生じた電荷対のうち信号電荷として生成された電子は、ＦＤ３０７と電荷排出部３０８に転送される。また、光電変換部３０２で生じた電荷対のうち信号電荷として生成された正孔は、ＦＤ３１０と電荷排出部３０９に転送される。そして、電荷排出部３０８に転送された電子と、電荷排出部３０９に転送された正孔とは排出される。
【０１２６】
一方、本実施例では、図１０に示すように、光電変換部３０２で生じた電荷対のうち信号電荷として生成された電子は、ＦＤ３０７およびＦＤ７０８に転送される。また、光電変換部３０２で生じた電荷対のうち信号電荷として生成された正孔は、ＦＤ３１０およびＦＤ７０９に転送される。そして、ＦＤ７０８およびＦＤ７０９は、増幅トランジスタ７２２の検出ノード７２１の一部を構成しており、第２増幅部（増幅トランジスタ）７２２は、検出ノード７２１に基づいて増幅された信号を出力する。このようにすることで、得られる信号の強度を大きくすることができる。本実施例の装置では、実施例１の電荷排出部をＦＤに置き換え、さらに、置き換えたＦＤに転送された電荷に基づいた信号を出力するよう、実施例１の増幅部３１５、選択部３２４、信号線２２３、定電流源４３０と同様の構造を設けている。
【０１２７】
図１０は本実施例の光電変換素子２００の等価回路の一例を示している。図１０では図３と異なる構成のみを説明する。なお、本実施例ではローパスフィルタＬＰＦを配していないが、増幅トランジスタ３１５のゲートと検出ノード３２０の間、増幅トランジスタ７２２のゲートと検出ノード７２１の間の少なくとも一方にローパスフィルタＬＰＦを配してもよい。
【０１２８】
ＦＤ７０８（第３ＦＤ）には、光電変換部３０１において信号電荷として生成された電子が転送される。ＦＤ７０９（第４ＦＤ）には、光電変換部３０２において信号電荷として生成された正孔が転送される。ＦＤ７０８、７０９はＦＤ３０７、３１０と同様の構成である。それぞれ、ＰＮ接合型のダイオード構造を有し、ＦＤ７０８はＮ型半導体領域、ＦＤ７０９はＰ型の半導体領域である。ＦＤ７０８にはＮ型半導体領域に信号電荷としての電子が転送され、ＦＤ７０９にはＰ型半導体領域に信号電荷としての正孔が転送される。
【０１２９】
転送トランジスタ７０４と転送トランジスタ７０５の構成は、実施例１の転送トランジスタ３０４と転送トランジスタ３０５と同様である。転送トランジスタ７０４のゲート電極と転送トランジスタ７０５のゲート電極が共通に接続された転送ノード７１９には、転送信号供給部７３０接続されており、転送信号供給部７３０から転送ノード７１９に実施例１と同様に制御信号ｐＴＸ２が入力される。
【０１３０】
また、ＦＤ７０８とＦＤ７０９は、導電体によって接続され同電位となっている。ＦＤ７０８と、ＦＤ７０９と、導電体と、リセットトランジスタ３３１のソースとが、後述する第２増幅部７２２の検出ノード７２１を構成する。
【０１３１】
検出ノード７２１は、第２増幅部（増幅トランジスタ）７２２に接続されており、検出ノード３２０の電位に基づく信号を増幅して出力する。第１増幅部７２２のドレインは電源供給部３３６に接続されており、電源供給部３３６から電源電圧ＶＤＤが供給される。そして、第２増幅部７２２は、電流源とともにソースフォロア回路を構成している。
【０１３２】
増幅トランジスタ７２２のゲートは検出ノード７２１に接続されており、検出ノード７２１の電位に基づく信号を増幅して第２選択部（選択トランジスタ）７２５を介して信号線７２４に出力する。
【０１３３】
図１１に本実施例の光電変換素子２００の平面模式図を示す。ここでは、図５と異なる点についてのみ説明する。
【０１３４】
本実施例では、図５の構成に加えて、第２方向に並んで設けられたＮ型の半導体領域７１７とＰ型の半導体領域５１７の間に、第１方向に並んで設けられたＰ型半導体領域５１１とＮ型半導体領域５１２とが配されている。なお、図１１では、Ｎ型半導体領域５１２とＮ型半導体領域７１７との間に素子分離領域としてＰ型半導体領域８３８としてＰ型半導体領域５１１の一部が延在して配されているが、Ｐ型半導体領域８３８を設けずにＮ型半導体領域５１２とＮ型半導体領域７１７とを繋げて同一の領域としてよい。
【０１３５】
図１１に示すＮ型半導体領域７１７には、第１方向に沿って、図１０に説明した第２リセットトランジスタ３３１、第２増幅トランジスタ７２２、第２選択トランジスタ７２５が並んで設けられている。即ち、Ｐ型半導体領域８２７、リセットトランジスタを構成するゲート８２８、Ｐ型半導体領域８２９、Ｐ型半導体領域８３０、増幅トランジスタを構成するゲート８３１、Ｐ型半導体領域８３２、Ｐ型半導体領域８３３、選択トランジスタを構成するゲート８３４、Ｐ型半導体領域８３５がこの順に第１方向に沿って配されている。
【０１３６】
Ｎ型半導体領域８０８（第４半導体領域）は、ＦＤ７０８を構成する領域である。Ｐ型半導体領域８０９（第７半導体領域）は、ＦＤ７０９を構成する領域である。
【０１３７】
第２増幅部（第２増幅トランジスタ）７２２の検出ノード７２１は、ＦＤ７０９を構成するＰ型半導体領域８０９と、ＦＤ７０８を構成するＮ型半導体領域８０８と、リセットトランジスタ３３１のソースを構成するＰ型半導体領域８２７と、これらを接続する導電体とで構成される。
【０１３８】
図１２を用いて本発明の光電変換素子２００の動作を説明する。ここでは、図４と異なる点についてのみ説明する。
【０１３９】
図１２は、本実施例の光電変換素子の検出ノードの電位を示している。本実施例の光電変換素子や発光装置１０２に与える制御信号は、図４（ａ）、（ｂ）、（ｃ）で示したものと同様のため省略する。図４（ｄ）では、光電変換部３０１および光電変換部３０２で生じた電子および正孔のうち電荷排出部３０８および電荷排出部３０９に転送した電子および正孔を出力として用いなかった。しかし本実施例の光電変換素子２００では、電荷排出部３０８および電荷排出部３０９をＦＤ７０８およびＦＤ７０９に置き換え、ＦＤ７０８およびＦＤ７０９に転送した電子および正孔に基づく信号も出力する。
【０１４０】
図１２において、第１増幅トランジスタ３１５は、実線４０６に示す検出ノード３２０の電位に基づいた信号を出力し、第２増幅トランジスタ７２２は、実線７３１に示す検出ノード７２１に基づいた信号を出力する。第２増幅トランジスタと第２選択トランジスタ７２５はｐ型のＭＯＳトランジスタを用いているため、実線７３１に示す検出ノード７２１に基づいた信号は、０レベルを基準に実線４０６に示す検出ノード３２０の電位に基づいた信号を反転したものとなる。そのため、第１増幅トランジスタと第２増幅トランジスタのそれぞれから出力された信号を処理する信号処理部２０５において、第１増幅トランジスタと第２増幅トランジスタの各々の出力の差分をとることで、出力信号を大きくすることができる。
【０１４１】
（応用例）
図１（ａ）を用いて情報処理システムＳＹＳの適用例を説明する。情報処理システムＳＹＳの第１の適用例は、撮像装置を備えるカメラに適用した例である。まず、シャター制御機構やフォーカス制御機構（例えばシャッターボタンやフォーカスボタン）などの入力装置１０９から情報処理装置１０７に測距を指示する信号が送られる。情報処理装置１０７は距離検出用センサ１０１を動作させる。そして、距離検出用センサ１０１は被写体である対象物１０６までの距離情報を含む信号を情報処理装置１０７へ出力する。情報処理装置１０７は当該信号を処理して、対象物１０６の撮影に適した条件となるようにレンズや絞り、シャッターなどの制御機構を制御するための制御信号を生成し、駆動装置１１０に出力する。駆動装置１１０は制御信号に基づいて上述した制御機構を駆動する。入力装置１０９から情報処理装置１０７に撮影を指示する信号が送られると、情報処理装置１０７は撮像装置１０８に撮像を指示する。情報処理装置１０７は撮像装置１０８から得られた画像を表示装置１１１に表示する。情報処理装置１０７は、得られた画像に、距離情報を付加して表示することもできる。また、通信装置１１２は記憶装置やネットワークとの通信を行って、画像を記憶装置やネットワーク上のストレージに保存する。
【０１４２】
情報処理システムＳＹＳの第２の適用例は、ユーザーに複合現実感を提供する映像情報処理システムＳＹＳに適用した例である。情報処理装置１０７が距離検出用センサ１０１と撮像装置１０８を動作させると、撮像装置１０８は被写体である対象物１０６を撮影して現実画像を出力する。一方、距離検出用センサ１０１は対象物１０６である被写体までの距離情報を含む信号を出力する。情報処理装置１０７は当該信号を処理して、コンピュータグラフィックス等による仮想画像と、撮像装置１０８の撮影によって得られた現実画像とを、距離情報に基づいて合成し、合成画像を生成する。情報処理装置１０７は合成画像をヘッドマウントディスプレイなどの表示装置１１１に表示する。
【０１４３】
情報処理システムＳＹＳの第３の適用例は、タイヤなどの車輪を駆動する駆動装置を備える車両（例えば自動車や電車など）に適用した例である。エンジンを始動させるための信号を発生させる装置（例えば始動ボタン）やハンドルやアクセルなどの入力装置１０９から情報処理装置１０７に輸送機器の移動や移動準備を指示する信号が送られる。情報処理装置１０７は距離検出用センサ１０１を動作させる。距離検出用センサ１０１は対象物１０６である被写体までの距離情報を含む信号を出力する。情報処理装置１０７は当該信号を処理して、例えば対象物１０６との距離が短くなると、表示装置１１１に警告を表示する。情報処理装置１０７は表示装置１１１に対象物１０６との距離を示す情報を表示させることもできる。また、情報処理装置１０７は、距離情報に基づいてブレーキやエンジンなどの駆動装置１１０を制御して、輸送機器の速度を減速させたり加速させたりすることもできる。また、情報処理装置２は、距離情報に基づいてブレーキやエンジンなどの駆動装置４を駆動して、前方を走行する輸送機器との相対距離を調整することもできる。
【０１４４】
情報処理システムＳＹＳの第４の適用例は、ゲームシステムに適用した例である。ユーザーがコントローラーなどの入力装置１０９を用いて、ゲーム機本体にジェスチャーモードを使用することを指示する。ユーザーからーの指示を受けて、情報処理装置１０７は距離検出用センサ１０１を動作させると、距離検出用センサ１０１はユーザーの動作（ジェスチャー）を距離情報として検出する。情報処理装置１０７は得られた距離情報に基づいて、ゲーム内の仮想的なキャラクターをユーザーの動作に合わせて操作した映像を作成する。情報処理装置１０７は、この映像をゲーム機本体（情報処理装置１０７）に接続された表示装置１１１に表示する。
【０１４５】
本実施形態における光電変換デバイスは上述した例に限らず、様々な情報処理システムＳＹＳに適用することができる。
【符号の説明】
【０１４６】
３０１  第１光電変換部
３０２  第２光電変換部
３０７  第１フローティングディフュージョン
３０８  第１電荷排出部
３０９  第２電荷排出部
３１０  第２フローティングディフュージョン
【図１】
2017037938.tif 000003
【図２】
2017037938.tif 000004
【図３】
2017037938.tif 000005
【図４】
2017037938.tif 000006
【図５】
2017037938.tif 000007
【図６】
2017037938.tif 000008
【図７】
2017037938.tif 000009
【図８】
2017037938.tif 000010
【図９】
2017037938.tif 000011
【図１０】
2017037938.tif 000012
【図１１】
2017037938.tif 000013
【図１２】
2017037938.tif 000014