(57)【要約】【課題】優れた電気特性を示す半導体装置、ならびに該半導体装置の作製方法を提供する。あるいは、該半導体装置を有する表示装置、および該表示装置の作製方法を提供する。【解決手段】基板上に位置し、ゲート電極、酸化物半導体膜、およびゲート電極と酸化物半導体膜の間のゲート絶縁膜を有する第１のトランジスタと、第１のトランジスタ上に位置し、第１の膜、および第１の膜上の第２の膜を有する絶縁膜と、絶縁膜内の開口部を通して酸化物半導体膜と電気的に接続される端子を有する半導体装置が提供される。絶縁膜は端子に接する第１の領域を有し、第１の領域は、絶縁膜の他の領域よりも酸素の組成が大きい。【選択図】図１
2017183312.tif 000002
【特許請求の範囲】
【請求項１】
基板上に位置し、ゲート電極、酸化物半導体膜、および前記ゲート電極と前記酸化物半導体膜の間のゲート絶縁膜を有する第１のトランジスタと、
前記第１のトランジスタ上に位置し、第１の膜、および前記第１の膜上の第２の膜を有する絶縁膜と、
前記絶縁膜内の開口部を通して前記酸化物半導体膜と電気的に接続される端子を有し、
前記絶縁膜は前記端子に接する第１の領域を有し、
前記第１の領域は、前記絶縁膜の他の領域よりも酸素の組成が大きい、半導体装置。
【請求項２】
前記第１の領域の前記酸素の組成は、前記表面からの距離が増大するとともに減少する、請求項１に記載の半導体装置。
【請求項３】
前記第１の領域の前記酸素の組成は、前記基板の表面に平行な方向において、前記端子との界面からの距離が増大するとともに減少する、請求項１に記載の半導体装置。
【請求項４】
前記第１の膜はケイ素と酸素を含み、
前記第２の膜はケイ素と窒素を含み、
前記第１の領域は前記第２の膜に含まれる、請求項１に記載の半導体装置。
【請求項５】
前記絶縁膜は、前記第２の膜上に第３の膜をさらに有し、
前記第３の膜はケイ素と酸素を含む、請求項４に記載の半導体装置。
【請求項６】
基板上に位置し、ゲート電極、酸化物半導体膜、および前記ゲート電極と前記酸化物半導体膜の間のゲート絶縁膜を有する第１のトランジスタと、
前記第１のトランジスタ上に位置し、第１の膜、および前記第１の膜上の第２の膜を有する絶縁膜と、
前記絶縁膜内の開口部を通して前記酸化物半導体膜と電気的に接続される端子と、
前記端子上の平坦化膜と、
前記平坦化膜上の表示素子を有し、
前記絶縁膜は前記端子に接する第１の領域を有し、
前記第１の領域は、前記絶縁膜の他の領域よりも酸素の組成が大きい、表示装置。
【請求項７】
前記第１の領域の前記酸素の組成は、前記表面からの距離が増大するとともに減少する、請求項６に記載の表示装置。
【請求項８】
前記表示素子が前記第１のトランジスタの前記端子と電気的に接続される、請求項６に記載の表示装置。
【請求項９】
ケイ素を含む半導体膜、ゲート電極、および前記半導体膜と前記ゲート電極の間のゲート絶縁膜を有する第２のトランジスタをさらに有し、
前記第２のトランジスタのゲート電極は前記第１のトランジスタに電気的に接続され、
前記表示素子は前記第２のトランジスタに電気的に接続される、請求項６に記載の表示装置。
【請求項１０】
表示領域と駆動回路領域を有し、
前記第１のトランジスタは前記表示領域に含まれ、
前記駆動回路領域は、ケイ素を含む半導体膜、ゲート電極、および前記半導体膜と前記ゲート電極の間のゲート絶縁膜を有する第２のトランジスタを有する、請求項６に記載の表示装置。
【請求項１１】
前記第１の領域の前記酸素の組成は、前記基板の表面に平行な方向において、前記端子との界面からの距離が増大するとともに減少する、請求項６に記載の表示装置。
【請求項１２】
前記第１の膜はケイ素と酸素を含み、
前記第２の膜はケイ素と窒素を含み、
前記第１の領域は前記第２の膜に含まれる、請求項６に記載の表示装置。
【請求項１３】
前記絶縁膜は、前記第２の膜上に第３の膜をさらに有し、
前記第３の膜はケイ素と酸素を含む、請求項１２に記載の表示装置。
【請求項１４】
ゲート電極、酸化物半導体膜、および前記ゲート電極と前記酸化物半導体膜の間のゲート絶縁膜を有する第１のトランジスタを基板上に形成し、
第１の膜、および前記第１の膜上の第２の膜を有する絶縁膜を前記第１のトランジスタ上に形成し、
前記絶縁膜に開口部を形成し、
前記開口部の表面部分に、酸素の組成が他の領域よりも大きい第１の領域を有するように前記絶縁膜を酸化し、
前記酸化物半導体膜に電気的に接続されるように、前記開口部に端子を形成することを含む、半導体装置の作製方法。
【請求項１５】
前記酸化は、前記第１の領域の前記酸素の組成が前記表面からの距離が増大するとともに減少するように行う、請求項１４に記載の作製方法。
【請求項１６】
前記酸化は、前記第１の領域が前記開口部の側面に接するように行う、請求項１４に記載の作製方法。
【請求項１７】
前記第１のトランジスタの形成前に、シリコンを含む半導体膜を有する第２のトランジスタを形成することをさらに含み、
前記絶縁膜は前記第２のトランジスタを覆うように形成され、
前記開口部の形成と同時に、前記半導体膜を露出する第２の開口部を形成し、
前記酸化後、前記端子の形成前に、前記半導体膜の表面をフッ化水素を含む溶液で処理することをさらに含む、請求項１４に記載の作製方法。
【請求項１８】
前記第２のトランジスタは第２のゲート電極を有し、
前記第２のゲート電極は前記ゲート電極と同時に形成する、請求項１７に記載の作製方法。
【請求項１９】
前記第１の膜はケイ素と酸素を含み、
前記第２の膜はケイ素と窒素を含み、
前記第１の領域は前記第２の膜に含まれる、請求項１４に記載の作製方法。
【請求項２０】
前記絶縁膜は、前記第２の膜上に第３の膜をさらに有し、
前記第３の膜はケイ素と酸素を含む、請求項１９に記載の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態の一つは半導体装置、半導体装置を有する表示装置、およびこれらの作製方法に関する。
【背景技術】
【０００２】
半導体特性を示す代表的な例としてケイ素（シリコン）やゲルマニウムなどの第１４族元素が挙げられる。特にシリコンは入手の容易さ、加工の容易さ、優れた半導体特性、特性制御の容易さなどに起因し、ほぼ全ての半導体デバイスで使用されており、エレクトロニクス産業の根幹を支える材料として位置付けられている。
【０００３】
近年、酸化物、特にインジウムやガリウムなどの１３族元素の酸化物に半導体特性が見出され、これを契機に精力的な研究開発が進められている。半導体特性を示す酸化物（以下、酸化物半導体）の代表例として、インジウム―ガリウム酸化物（ＩＧＯ）やインジウム―ガリウム―亜鉛酸化物（ＩＧＺＯ）などが知られている。最近の精力的な研究開発の結果、これらの酸化物半導体を含むトランジスタを半導体素子として有する表示装置が市販されるに至っている。また、例えば特許文献１から３で開示されているように、シリコンを含有する半導体（以下、シリコン半導体）を有するトランジスタと、酸化物半導体を有するトランジスタの両者が組み込まれた半導体デバイスも開発されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−２２５１０４号公報
【特許文献２】国際公開第２０１５−０３１０３７号公報
【特許文献３】米国特許出願公開第２０１０／０１８２２２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、優れた電気特性を示す半導体装置、ならびにその作製方法を提供することを課題の一つとする。あるいは、半導体装置を有する表示装置、およびその作製方法を提供することを課題の一つとする。
【課題を解決するための手段】
【０００６】
本発明の実施形態の一つは、基板上に位置し、ゲート電極、酸化物半導体膜、およびゲート電極と酸化物半導体膜の間のゲート絶縁膜を有する第１のトランジスタと、第１のトランジスタ上に位置し、第１の膜、および第１の膜上の第２の膜を有する絶縁膜と、絶縁膜内の開口部を通して酸化物半導体膜と電気的に接続される端子を有する半導体装置である。絶縁膜は端子に接する第１の領域を有し、第１の領域は、絶縁膜の他の領域よりも酸素の組成が大きい。
【０００７】
本発明の実施形態の一つは、基板上に位置し、ゲート電極、酸化物半導体膜、およびゲート電極と酸化物半導体膜の間のゲート絶縁膜を有する第１のトランジスタと、第１のトランジスタ上に位置し、第１の膜、および第１の膜上の第２の膜を有する絶縁膜と、絶縁膜内の開口部を通して酸化物半導体膜と電気的に接続される端子と、端子上の平坦化膜と、平坦化膜上の表示素子を有する表示装置である。絶縁膜は端子に接する第１の領域を有し、第１の領域は、絶縁膜の他の領域よりも酸素の組成が大きい。
【０００８】
本発明の実施形態の一つは、ゲート電極、酸化物半導体膜、およびゲート電極と酸化物半導体膜の間のゲート絶縁膜を有する第１のトランジスタを基板上に形成し、第１の膜、および第１の膜上の第２の膜を有する絶縁膜を第１のトランジスタ上に形成し、絶縁膜に開口部を形成し、開口部の表面部分に、酸素の組成が他の領域よりも大きい第１の領域を絶縁膜が有するように絶縁膜を酸化し、酸化物半導体膜に電気的に接続されるように、開口部に端子を形成することを含む、半導体装置の作製方法である。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態の一つである半導体装置の断面模式図と酸素組成プロファイル。
【図２】本発明の実施形態の一つである半導体装置の作製方法を示す断面模式図。
【図３】本発明の実施形態の一つである半導体装置の作製方法を示す断面模式図。
【図４】本発明の実施形態の一つである半導体装置の作製方法を示す断面模式図。
【図５】本発明の実施形態の一つである半導体装置の断面模式図と酸素組成プロファイル。
【図６】本発明の実施形態の一つである半導体装置の作製方法を示す断面模式図。
【図７】本発明の実施形態の一つである半導体装置の作製方法を示す断面模式図。
【図８】本発明の実施形態の一つである半導体装置の断面模式図
【図９】本発明の実施形態の一つである半導体装置の作製方法を示す断面模式図。
【図１０】本発明の実施形態の一つである半導体装置の作製方法を示す断面模式図。
【図１１】本発明の実施形態の一つである半導体装置の作製方法を示す断面模式図。
【図１２】本発明の実施形態の一つである半導体装置の作製方法を示す断面模式図。
【図１３】本発明の実施形態の一つである表示装置の上面模式図。
【図１４】本発明の実施形態の一つである表示装置の画素の等価回路。
【図１５】本発明の実施形態の一つである表示装置の断面模式図。
【図１６】本発明の実施形態の一つである表示装置の断面模式図。
【図１７】本発明の実施形態の一つである表示装置の断面模式図。
【図１８】本発明の実施形態の一つである表示装置の断面模式図。
【発明を実施するための形態】
【００１０】
以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
【００１１】
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
【００１２】
本発明において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。
【００１３】
本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
【００１４】
（第１実施形態）
本実施形態では、本発明の実施形態の一つに係る半導体装置に関し、図１乃至図４を用いて説明する。
【００１５】
［１．構造］
本実施形態に係る半導体装置の一つである半導体装置１００の断面模式図を図１（Ａ）に示す。半導体装置１００は、基板１０４上にアンダーコート１０６を介して第１のトランジスタ１０２を有している。第１のトランジスタ１０２はゲート電極１０８、酸化物半導体膜１１２、ゲート電極１０８と酸化物半導体膜１１２に挟まれるゲート絶縁膜１１０を含む。第１のトランジスタ１０２はさらに酸化物半導体膜１１２の上に、酸化物半導体膜１１２と電気的に接続されるソース・ドレイン電極１１４、１１６を有している。本明細書においてトランジスタとは、ゲート電極、酸化物半導体、ゲート絶縁膜、一対のソース・ドレイン電極を含む構造を示し、これらの要素に他の要素が含まれていてもよい。
【００１６】
半導体装置１００はさらに第１のトランジスタ１０２上に、酸化物半導体膜１１２、ソース・ドレイン電極１１４、１１６を覆うように層間膜１２０を有している。層間膜は絶縁膜であり、本実施形態では三つの膜（第１の膜１２２、第２の膜１２４、第３の膜１２６）を有している。半導体装置１００には層間膜１２０を貫通する第１の端子１２８、第２の端子１３０が設けられており、第１の端子１２８、第２の端子１３０はそれぞれソース・ドレイン電極１１４、１１６と電気的に接続される。半導体装置１００は任意の構成として平坦化膜１３２を備えていてもよく、平坦化膜１３２の上には種々の半導体素子、例えば表示素子などを形成することができる。
【００１７】
図１（Ａ）の拡大図（図中、円で囲った部分）に示すように、層間膜１２０には第１の領域１４０が設けられている。第１の領域１４０は層間膜１２０の表面に接し、層間膜１２０の表面から内部に広がっている。より具体的には、層間膜１２０の第２の膜１２４に第１の領域１４０が含まれており、第１の端子１２８、第２の端子１３０がこの第１の領域１４０と接している。したがって、第１の領域１４０は第１の端子１２８、第２の端子１３０を取り囲むように形成されている。この第１の領域１４０における酸素の組成は、第２の膜１２４の他の領域よりも大きい。
【００１８】
第１の領域１４０は、表面からの距離が増大するとともに酸素の組成が減少するような組成プロファイルを有することができる。例えば図１（Ｂ）で模式的に示すように、第１の領域１４０と第１の端子１２８あるいは第２の端子１３０の界面から基板１０４の上面に平行な方向（図１（Ａ）の拡大図中矢印Ｘの方向）において、酸素の組成が減少するように第１の領域１４０を形成してもよい。酸素の組成は実線の直線１４２で示すように直線的に減少してもよく、曲線１４３、１４４に示すように曲線的に減少してもよい。曲線的に減少する場合、指数関数的に減少してもよい。なお、層間膜１２０における第１の領域１４０以外の領域（他の領域）とは、表面からの距離が増大しても酸素の組成が実質的に一定になる領域であり、図（Ｂ）では点線の直線で表される領域に対応する。層間膜１２０の酸素の組成は、例えば二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）などによって見積もればよい。
【００１９】
図１では所謂ボトムゲート・トップコンタクト型の第１のトランジスタ１０２を一つの例として示すが、本実施形態の態様はこれに限られず、種々の構造を採用することができる。例えばトップゲート型のトランジスタでもよく、ソース・ドレイン電極１１４、１１６と酸化物半導体膜１１２との上下関係に関してはトップコンタクト型、ボトムコンタクト型いずれでもよい。トップゲート型の場合、第１のトランジスタ１０２は所謂セルフアライン型の構造を有することもできる。ボトムゲート型の場合、酸化物半導体膜１１２のチャネル領域がソース・ドレイン電極１１４、１１６に覆われる領域よりも厚さが小さい、所謂チャネルエッチ型の構造を有していてもよい。あるいは酸化物半導体膜１１２とソース・ドレイン電極１１４、１１６の間に絶縁膜を有する、チャンネルストップ型の構造を有していてもよい。ゲート電極１０８も単一である必要は無く、二つ以上のゲート電極を有するマルチゲートトランジスタでもよい。
【００２０】
［２．作製方法］
半導体装置１００の作製方法を図２乃至４を参照して説明する。
【００２１】
２−１．基板
まず基板１０４上にアンダーコート１０６を形成する（図２（Ａ））。基板１０４は第１のトランジスタ１０２や平坦化膜１３２上に形成される種々の半導体素子を支持する機能を有する。したがって基板１０４には、この上に形成される各種素子のプロセスの温度に対する耐熱性とプロセスで使用される薬品に対する化学的安定性を有する材料を使用すればよい。具体的には、基板１０４はガラスや石英、プラスチック、金属、セラミックなどを含むことができる。半導体装置１００に可撓性を付与する場合には、高分子材料を用いることができ、例えばポリイミド、ポリアミド、ポリエステル、ポリカーボナートに例示される高分子材料を使用することができる。なお、可撓性の半導体装置１００を形成する場合、基板１０４は基材、あるいはベースフィルムと呼ばれることがある。
【００２２】
２−２．アンダーコート
アンダーコート１０６は基板１０４からアルカリ金属などの不純物が第１のトランジスタ１０２などへ拡散することを防ぐ機能を有する膜であり、窒化ケイ素や酸化ケイ素、窒化酸化ケイ素、酸化窒化ケイ素などの無機絶縁体を含むことができる。アンダーコート１０６は化学気相成長法（ＣＶＤ法）やスパッタリング法、ラミネート法などを適用して単層、あるいは積層構造を有するように形成することができる。ＣＶＤ法を用いる場合には、テトラアルコキシシランなどを原料のガスとして用いればよい。アンダーコート１０６の厚さは５０ｎｍから１０００ｎｍの範囲で任意に選択することができるが、必ずしも基板１０４上で一定である必要はなく、場所によって異なる厚さを有していてもよい。アンダーコート１０６を複数の層で構成する場合、例えば基板１０４上に窒化ケイ素を含有する層、その上に酸化ケイ素を含有する層を積層することができる。
【００２３】
なお、基板１０４中の不純物濃度が小さい場合、アンダーコート１０６は設けない、あるいは基板１０４の一部だけを覆うように形成してもよい。例えば基板１０４としてアルカリ金属濃度が小さいポリイミドを用いる場合、アンダーコート１０６を設けずにゲート電極１０８を基板１０４に接するように設けることができる。
【００２４】
２−３．ゲート電極
次にアンダーコート１０６上にゲート電極１０８を形成する（図２（Ｂ））。ゲート電極１０８はチタンやアルミニウム、銅、モリブデン、タングステン、タンタルなどの金属やその合金などを用い、単層、あるいは積層構造を有するように形成することができる。本実施形態の半導体装置１００を例えば表示装置など大面積を有する半導体装置に応用する場合、信号の遅延を防ぐため、アルミニウムや銅などの高い導電性を有する金属を用いることが好ましい。例えばチタンやモリブデンなどの比較的高い融点を有する金属でアルミニウムや銅などを挟持する構造を採用することができる。
【００２５】
２−４．ゲート絶縁膜
次にゲート電極１０８上にゲート絶縁膜１１０を形成する（図２（Ｂ））。ゲート絶縁膜１１０は単層構造、積層構造のいずれの構造を有していてもよく、シリコンを含有する無機絶縁体、例えば酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、窒化酸化ケイ素を含むことができる。酸化物半導体膜１１２内でキャリアの発生を抑制するため、特に酸化ケイ素を含む絶縁膜をゲート絶縁膜１１０として用いることが好ましい。ゲート絶縁膜１１０はスパッタリング法、あるいはＣＶＤ法などを適用して形成することができる。成膜時の雰囲気にできるだけ水素ガスや水蒸気など、水素を含有するガスが含まれないことが好ましく、これにより水素の組成が小さく、化学量論に近い、あるいはそれ以上の酸素の組成を有するゲート絶縁膜１１０を形成することができる。
【００２６】
２−５．酸化物半導体膜
次にゲート絶縁膜１１０上に酸化物半導体膜１１２を形成する（図２（Ｃ））。酸化物半導体膜１１２は、インジウムやガリウムなどの第１３族元素を含むことができる。異なる複数の第１３族元素を含有してもよく、インジウムとガリウムの混合酸化物（ＩＧＯ）でもよい。酸化物半導体膜１１２はさらに１２族元素を含んでもよく、一例としてインジウム、ガリウム、および亜鉛を含む混合酸化物（ＩＧＺＯ）が挙げられる。酸化物半導体膜１１２はその他の元素を含むこともでき、１４族元素であるスズ、４族元素であるチタンやジリコニウムなどを含んでもよい。酸化物半導体膜１１２の結晶性にも限定はなく、単結晶、多結晶、微結晶、あるいはアモルファスでもよい。酸化物半導体膜１１２は酸素欠陥などの結晶欠陥が少ないことが好ましい。
【００２７】
酸化物半導体膜１１２は、例えばスパッタリング法などを利用して２０ｎｍから８０ｎｍ、あるいは３０ｎｍから５０ｎｍの厚さで形成し、パターニング（エッチング）によって所望の形状に加工される。スパッタリグン法を用いる場合、成膜は酸素ガスを含む雰囲気、例えばアルゴンと酸素ガスの混合雰囲気中で行うことができる。この時、アルゴンの分圧を酸素ガスの分圧より小さくしてもよい。
【００２８】
ターゲットに印加する電源は直流電源でも交流電源でもよく、ターゲットの形状や組成などによって決定することができる。ターゲットとしては例えばインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を含む混合酸化物（ＩｎaＧａbＺｎcＯd）を用いることができる。ここでａ、ｂ、ｃ、ｄは０以上の実数であり、整数とは限らない。したがって、各元素が最も安定なイオンで存在していると仮定した場合、上記組成は必ずしも電気的に中性な組成とは限らない。ターゲットの組成の一例としてＩｎＧａＺｎＯ4が挙げられるが、組成はこれに限られず、酸化物半導体膜１１２あるいはこれを含む第１のトランジスタ１０２が目的とする特性を有するよう、適宜選択することができる。
【００２９】
酸化物半導体膜１１２に対し、加熱処理（アニール）を行ってもよい。加熱処理は酸化物半導体膜１１２のパターニング前に行ってもよく、パターニング後に行ってもよい。加熱処理によって酸化物半導体膜１１２の体積が小さくなる（シュリンク）場合があるので、パターニング前に加熱処理を行うのが好ましい。加熱処理は窒素、乾燥空気、あるいは大気の存在下、常圧、あるいは減圧で行えばよい。加熱温度は２５０℃から５００℃、あるいは３５０℃から４５０℃の範囲で、加熱時間は１５分から１時間の範囲で選択することができるが、これらの範囲外で加熱処理を行ってもよい。この加熱処理により酸化物半導体膜１１２の酸素欠陥に酸素が導入される、あるいは酸素が転位し、より構造の明確な、結晶欠陥の少ない、結晶性の高い酸化物半導体膜１１２が得られる。その結果、信頼性が高く、高いオン電流や低いオフ電流、低い特性（閾値電圧）ばらつきなど、優れた電気特性を有する第１のトランジスタ１０２が得られる。
【００３０】
図示していないが、例えば第１のトランジスタ１０２がトップゲート構造を有する場合、ゲート電極１０８と重なるチャネル領域とともにソース・ドレイン領域を酸化物半導体膜１１２が有するように、酸化物半導体膜１１２に不純物をドープしてもよい。不純物がドープされた領域では結晶欠陥が発生することで導電性が向上し、この領域はソース・ドレイン領域として機能することができる。
【００３１】
２−６．ソース・ドレイン電極
次に酸化物半導体膜１１２の上にソース・ドレイン電極１１４、１１６を形成する（図２（Ｄ））。ソース・ドレイン電極１１４、１１６はゲート電極１０８で適用可能な材料、構造、形成方法を適用して形成することができる。チャンネルストップ型のトランジスタを形成する場合、酸化物半導体膜１１２の上に例えば酸化ケイ素を含有する絶縁膜を形成し、その後にソース・ドレイン電極１１４、１１６を形成すればよい。なお、トランジスタのソース、ドレインはトランジスタの極性や電流の向きによって互いに入れ替わることがある。したがって、ソース・ドレイン電極１１４、１１６はともに、ソース電極としてもドレイン電極としても機能する。
【００３２】
以上の工程により、第１のトランジスタ１０２が形成される。
【００３３】
２−７．層間膜
次にソース・ドレイン電極１１４、１１６上に層間膜１２０を形成する。ここでは層間膜１２０は第１の膜１２２、第２の膜１２４、および第３の膜１２６を有しており、最初に第１の膜１２２を形成する（図３（Ａ））。
【００３４】
第１の膜１２２はアンダーコート１０６で使用可能な材料を含むことができ、スパッタリング法やＣＶＤ法で形成することができる。第１の膜１２２は酸化アルミニウムや酸化クロム、窒化ホウ素などを含んでもよい。第１の膜１２２は好ましくは窒素を含まない無機絶縁膜であり、一例として酸素とケイ素を含む酸化ケイ素膜が挙げられる。ゲート絶縁膜１１０の形成と同様、第１の膜１２２を成膜する際の雰囲気にできるだけ水素ガスや水蒸気など、水素を含有するガスが含まれないことが好ましく、これにより水素の組成が小さく、化学量論に近い、あるいはそれ以上の酸素組成を有する第１の膜１２２を形成することができ、その結果、安定かつ優れた電気的特性を有する第１のトランジスタ１０２が得られる。
【００３５】
第１の膜１２２上に第２の膜１２４が形成される（図３（Ｂ））。第２の膜１２４も第１の膜１２２と同様の材料を含み、同様の方法で形成することができるが、窒素を含む無機絶縁材料、例えば窒素とケイ素を含む窒化ケイ素を含有することが好ましい。窒化ケイ素を用いることで、この上に形成される各種膜（例えば平坦化膜１３２など）から拡散され得る水素や水などの不純物をブロックし、第１のトランジスタ１０２の電気特性に対する影響を小さくすることができる。窒化ケイ素を第２の膜１２４で用いる場合、アンモニアや酸化窒素を窒素源とし、テトラアルコキシシランを反応ガスとして用いるＣＶＤ法を使用することができる。この場合、第１のトランジスタ１０２の電気特性に影響を与えないため、水素を含むガスの流量を小さくし、第２の膜１２４の水素の組成が小さくなるように成膜を行うことが好ましい。また、比較的低い温度（室温以上３００℃以下望ましくは室温以上２００℃以下）で成膜することが好ましい。
【００３６】
第２の膜１２４上には第３の膜１２６が形成される（図３（Ｃ））。第３の膜１２６も第１の膜１２２と同様の材料を含み、同様の方法で形成することができるが、酸素を含む無機絶縁材料、例えば酸素とケイ素を含む酸化ケイ素を含むことが好ましい。第１の膜１２２、第２の膜１２４、第３の膜１２６を積層することで層間膜１２０が形成される。
【００３７】
次に第１の端子１２８、第２の端子１３０を形成するため、ソース・ドレイン電極１１４、１１６を露出する開口部（コンタクトホール）１１８を層間膜１２０に形成する（図３（Ｄ））。開口部１１８は例えばフッ素含有炭化水素を含むガス中でプラズマエッチングを行うことで形成することができる。
【００３８】
開口部１１８を形成した後、層間膜１２０の一部を酸化して第１の領域１４０を形成する。酸化処理は例えば図４（Ａ）で示すように、層間膜１２０に酸素プラズマ処理を施すことで行うことができる。具体的には酸素含有ガス（酸素、オゾンなど）を含む雰囲気下、基板１０４を一対の電極間に設置し、電極間に高周波の交流電圧を印加してプラズマを形成する。周波数は例えば１３．５６ＭＨｚ、２．４５ＧＨｚなどから選択できる。これによって酸素を含むイオンが層間膜１２０の表面に打ち込まれ、層間膜１２０が酸化される。
【００３９】
酸化は酸素を含むイオンが衝突する層間膜１２０の表面から進行する。ここで層間膜１２０が例えば酸化ケイ素を含む第１の膜１２２、窒化ケイ素を含む第２の膜１２４、酸化ケイ素を含む第３の膜１２６を有する場合、第１の膜１２２と第３の膜１２６はもともと酸素が含まれているため、酸化反応に対しては活性が比較的小さい。これに対して第２の膜１２４は元来酸素を含まない、あるいは比較的小さい組成でしか含まないため、酸化反応に対して活性を示す。その結果、第２の膜１２４に対して酸化が優先的に進行し、第１の領域１４０が第２の膜１２４に形成される。
【００４０】
酸化により、第２の膜１２４では窒素の一部が酸素で置換される、あるいは結晶の欠陥部に酸素が取り込まれてケイ素と結合を形成する。このため酸化によって形成される第１の領域１４０では、それ以外の領域と比較して酸素の組成が大きい。この第１の領域１４０は開口部１１８を取り囲むように形成される（図４（Ａ））。酸化は層間膜１２０の表面から進行するため、第１の領域１４０は開口部１１８の側面と接し、層間膜１２０の表面から内部に広がる。換言すると、第１の領域１４０は開口部１１８の側面の一部を形成する。したがって第１の領域１４０の酸素の組成は、層間膜１２０の表面からの距離が増大するとともに減少する。第２の膜１２４で優先的に酸化が進行する場合、酸化は基板１０４の上面と平行な方向（図１（Ａ）におけるＸ方向）に進行するため、この方向において、開口部１１８との界面からの距離が増大するとともに酸素の組成が減少する。酸素の組成は例えば図１（Ｂ）に示すように減少する。したがって、第２の膜１２４の第１の領域１４０とそれ以外の領域間の境界は明確に観測されるとは限らない。
【００４１】
なお、酸化はプラズマ処理に替わってウェット処理によって行ってもよい。具体的には、酸素やオゾン、その他酸化剤を含む溶液、あるいは酸素を含む水の蒸気を層間膜１２０と接触させることで行う。
【００４２】
酸化処理が終了した後、酸処理を行ってもよい。これにより、プラズマ処理によってソース・ドレイン電極１１４、１１６上に形成される得る酸化膜を除去することができる。酸処理は例えば弗酸など、フッ化水素を含む溶液を用いて行うことができる。
【００４３】
２−８．端子
酸化処理が終了した後、ソース・ドレイン電極１１４、１１６にそれぞれ接するように第１の端子１２８、第２の端子１３０を形成する（図４（Ｂ））。これにより、第１の端子１２８、第２の端子１３０はそれぞれソース・ドレイン電極１１４、１１６と電気的に接続されるとともに、第１の領域１４０と接する。第１の端子１２８、第２の端子１３０の形成では、ゲート電極１０８やソース・ドレイン電極１１４、１１６で適用可能な材料、構造、形成方法を適用することができる。
【００４４】
２−９．平坦化膜
第１の端子１２８、第２の端子１３０の形成後、平坦化膜１３２を任意の構成として形成してもよい（図４（Ｃ））。平坦化膜１３２は、第１のトランジスタ１０２に起因する凹凸や傾斜を吸収し、平坦な面を与える機能を有する。平坦化膜１３２は有機絶縁体で形成することができる。有機絶縁体としてエポキシ樹脂、アクリル樹脂、ポリイミド、ポリアミド、ポリエステル、ポリカーボナート、ポリシロキサンなどの高分子材料が挙げられ、スピンコート法、インクジェット法、印刷法、ディップコーティング法などの湿式成膜法によって形成することができる。平坦化膜１３２は上記有機絶縁体を含む層と無機絶縁体を含む層の積層構造を有していてもよい。この場合、無機絶縁体としては酸化ケイ素や窒化ケイ素、窒化酸化ケイ素、酸化窒化ケイ素などのシリコンを含有する無機絶縁体が挙げられ、スパッタリング法やＣＶＤ法によって形成することができる。以上の工程を経ることで半導体装置１００を作製することができる。
【００４５】
上述したように、層間膜１２０の機能の一つは第１のトランジスタ１０２上に形成される各種膜（例えば平坦化膜１３２）から拡散する不純物が第１のトランジスタ１０２へ侵入することを防ぐことである。このため、層間膜１２０は水や酸素の透過性の低い窒化ケイ素を含むことが好ましい。一方窒化ケイ素を含む膜を形成する場合、第１のトランジスタ１０２の電気特性に影響を及ぼさないよう、水素を含有する窒素源のガスの流量を下げ、比較的低い温度で成膜することが好ましい。しかしながらこのような条件下で窒化ケイ素を含む膜を形成した場合、化学的安定性が低下し、弗酸のような酸で処理すると一部、あるいは全て消失することがあり、不純物をブロックする能力が著しく低下する。例えば開口部１０８形成後に酸処理を行うと、第２の膜１２４が弗酸によってエッチング（サイドエッチング）され、一部消失することがある。
【００４６】
しかしながら上述したように、本実施形態で述べた半導体装置１００を作製する際、層間膜１２０に対して酸化処理を行い、窒化ケイ素を含む膜（例えば第２の膜１２４）の表面から酸化反応を進行させて第１の領域１４０を形成する。これにより、窒化ケイ素を含む膜の表面に酸素の組成が増大した領域が形成されて化学的安定性が向上し、酸処理を行ってもサイドエッチングを防ぐことができる。その結果、層間膜１２０の消失やその機能劣化を防ぐことができ、電気特性に優れた半導体装置１００を提供することが可能となる。
【００４７】
（第２実施形態）
本実施形態では、本発明の実施形態の一つに係る半導体装置とその作製方法に関し、図５乃至図７を用いて説明する。第１実施形態と重複する内容に関しては説明を割愛することがある。
【００４８】
［１．構造］
本実施形態の半導体装置２００の断面図を図５（Ａ）に示す。半導体装置１００との相違点は層間膜１２０の構造であり、半導体装置２００の層間膜１２０は第１の膜１２２と第２の膜１２４を有しており、第２の膜１２４はその上面、および第１の端子１２８、第２の端子１３０と接する領域に第１の領域１５０とそれ以外の領域（第２の領域）１５２を有している。この相違点以外の構成に関しては、第１実施形態を援用することができる。
【００４９】
より具体的には、第１の膜１２２は第１実施形態の第１の膜１２２に対応し、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、窒化酸化ケイ素などのケイ素を含有する無機絶縁膜である。第１の膜１２２は、好ましくは窒素を含まない酸化ケイ素を含む膜であり、水素の組成が小さく、化学量論に近い、あるいはそれ以上の酸素の組成を有することで安定かつ優れた電気的特性を有する第１のトランジスタ１０２が得られる。
【００５０】
第２の膜１２４も酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、窒化酸化ケイ素などのケイ素を含有する無機絶縁膜である。好ましくは不純物のブロック性が高い、窒化ケイ素のような、窒素とケイ素を含む無機絶縁体を含有する膜である。第２の膜１２４は不純物が第１のトランジスタ１０２へ侵入することを防ぐことを機能の一つとしている。
【００５１】
第２の膜１２４の第１の領域１５０は、第２の膜１２４の上面、および第１の端子１２８、第２の端子１３０と接する界面から内部に広がっており、第２の領域１５２と比較して酸素の組成が高い。
【００５２】
第１実施形態の半導体装置１００の第１の領域１４０と同様、第１の領域１５０は、表面からの距離が増大するとともに酸素の組成が減少するような組成プロファイルを有することができる。例えば図５（Ｂ）で模式的に示すように、第１の領域１５０と第１の端子１２８あるいは第２の端子１３０の界面から基板１０４の上面に平行な方向（図５（Ａ）中矢印Ｘの方向）において、表面からの距離が増大するとともに酸素の組成が減少するように第１の領域１５０を形成してもよい。同様に図５（Ｃ）に示すように、第１の領域１５０の上面から基板１０４の上面に垂直な方向（図５（Ａ）中矢印Ｙの方向）において、表面からの距離が増大するとともに酸素の組成が減少するように第１の領域１５０を形成してもよい。酸素の組成は実線の直線１４２。１４６で示すように直線的に減少してもよく、曲線１４３、１４４、１４７、１４８に示すように曲線的に減少してもよい。曲線的に減少する場合、指数関数的に減少してもよい。第２の領域１５２は、表面からの距離が増大しても酸素の組成が実質的に一定になる領域であり、図（Ｂ）、（Ｃ）における点線で表される領域に対応する。
【００５３】
［２．作製方法］
半導体装置１００の作製方法を図６、７を参照して説明する。第１実施形態と同様に、基板１０４上にアンダーコート１０６を介して第１のトランジスタ１０２を形成し、その後層間膜１２０を形成する（図６（Ａ））。層間膜１２０はの第１の膜１２２と第２の膜１２４を有しており、それぞれ第１実施形態の第１の膜１２２と第２の膜１２４に相当する。第１の膜はケイ素と酸素を含有する酸化ケイ素を、第２の膜はケイ素と窒素を含有する窒化ケイ素を有することが好ましい。
【００５４】
第２の膜１２４の形成後、第１の端子１２８、第２の端子１３０を形成するため、ソース・ドレイン電極１１４、１１６を露出する開口部１１８を層間膜１２０に形成する（図６（Ｂ））。開口部１１８の形成方法は第１実施形態で述べた方法を用いることができる。
【００５５】
開口部１１８を形成した後、層間膜１２０の一部を酸化するために酸化処理を行う。酸化処理は第１実施形態で述べた酸化処理と同様に行うことができる。
【００５６】
酸化は酸素を含むイオンが衝突する層間膜１２０の表面から進行するので、層間膜１２０が例えば酸化ケイ素を含む第１の膜１２２、および窒化ケイ素を含む第２の膜１２４を有する場合、第１の膜１２２はもともと酸素が含まれているため、酸化反応に対しては活性が比較的小さい。これに対して第２の膜１２４は元来酸素を含まない、あるいは比較的小さい組成でしか含まないため、酸化反応に対して活性を示す。その結果、第２の膜１２４に対して酸化が優先的に進行する。
【００５７】
酸化により、第２の膜１２４では窒素の一部が酸素で置換される、あるいは結晶の欠陥部に酸素が取り込まれてケイ素と結合を形成する。このため、酸化によって形成される第１の領域１５０では、第２の領域１５２と比較して酸素の組成が高い。酸化は層間膜１２０の表面から進行するため、第１の領域１５０は第２の膜１２４の上面とその近傍だけでなく、開口部１１８の側面と接する部分にも形成される。したがって、第１の領域１５０は開口部１１８に接し、開口部１１８を取り囲み、層間膜１２０の表面から内部に広がり、開口部１１８の側面の一部を形成する（図６（Ｃ））。
【００５８】
この後、第１実施形態と同様に開口部に第１の端子１２８、第２の端子１３０を形成する（図７（Ａ））。さらに任意の構成として、平坦化膜１３２を形成してもよい（図７（Ｂ））。ここまでのプロセスによって半導体装置２００が得られる。
【００５９】
本実施形態で述べた半導体装置２００の作製方法では、不純物をブロックする能力が高いものの化学的安定が低い膜（第２の膜１２４）に対して酸化処理を行うことで一部が酸化され、その結果、不純物をブロックする能力が高い膜（第２の領域１５２）を残したまま高い化学的安定性を有する膜（第１の領域１５０）を与えることができる。したがって、弗酸処理のような酸処理に晒しても安定であり、かつ不純物を効果的にブロックできる層間膜１２０を提供することができ、特性のばらつきが少なく、かつ優れた電気特性を有する半導体装置を提供することが可能となる。
【００６０】
（第３実施形態）
本実施形態では、本発明の実施形態の一つに係る半導体装置とその作製方法に関し、図８乃至図１２を用いて説明する。第１実施形態と重複する内容に関しては説明を割愛することがある。
【００６１】
［１．構造］
図８に本実施形態の半導体装置３００の断面模式図を示す。半導体装置３００は第１実施形態で述べた第１のトランジスタ１０２とともに、第２のトランジスタ１６０と第３のトランジスタ１６２を有している。図示しないが、第１実施形態で述べた第１のトランジスタ１０２の替わりに第２実施形態で述べた第１のトランジスタ１０２を備えることも可能である。
【００６２】
より具体的には、半導体装置３００は基板１０４上にアンダーコート１０６を介し、アンダーコート１０６に接するように第２のトランジスタ１６０と第３のトランジスタ１６２を備えている。
【００６３】
第２のトランジスタ１６０と第３のトランジスタ１６２はそれぞれケイ素を含む半導体膜（以下、シリコン半導体膜）１６４、１６６を有し、その上に第２のゲート絶縁膜１６８を介してそれぞれ第２のゲート電極１７０、第３のゲート電極１７２を有している。ここで示す第２のトランジスタ１６０と第３のトランジスタ１６２はいずれもトップゲート型のセルフアライン構造を有しているが、第１実施形態の第１のトランジスタ１０２と同様、第２のトランジスタ１６０と第３のトランジスタ１６２も様々な構造を有することができる。
【００６４】
シリコン半導体膜１６４、１６６は単結晶シリコン、多結晶シリコン、微結晶シリコン、アモルファスシリコンを含むことができる。以下、シリコン半導体膜１６４、１６６が多結晶シリコンを含む実施形態を例として記述する。図８に示すように、シリコン半導体膜１６４、１６６はチャネル領域やソース・ドレイン領域を有する。図８に示した例では、シリコン半導体膜１６４はチャネル領域１６４ａ、ソース・ドレイン領域１６４ｂ、１６４ｃを有し、一方シリコン半導体膜１６６はチャネル領域１６６ａ、ソース・ドレイン領域１６６ｂ、１６６ｃ、ならびに低濃度不純物領域（ＬＤＤ）１６６ｄ、１６６ｅを有している。チャネル領域１６４ａや１６６ａと比較してソース・ドレイン領域１６４ｂ、１６４ｃ、１６６ｂ、１６６ｃは不純物濃度が高く、これに起因して導電性が高い。不純物としては、ホウ素やアルミニウムなど、ｐ型の導電性を与える元素や、リンや窒素などのｎ型の導電性を与える元素が挙げられる。図８に示す例では、シリコン半導体膜１６４にはｐ型の導電性を与える元素がドープされ、シリコン半導体膜１６６にはｎ型の導電性を与える元素がドープされている。
【００６５】
第１のトランジスタ１０２は第１実施形態で述べた第１のトランジスタ１０２と同様の構成を有しており、そのゲート電極１０８は第２のゲート絶縁膜１６８上に位置している。したがって、第２のゲート電極１７０、第３のゲート電極１７２は、ゲート電極１０８と同一の層に存在する。
【００６６】
第１のトランジスタ１０２のゲート絶縁膜１１０は第２のゲート電極１７０、第３のゲート電極１７２を覆うように伸びている。同様に層間膜１２０も第２のゲート電極１７０、第３のゲート電極１７２を覆うように伸びている。ゲート絶縁膜１１０、層間膜１２０は、第２のトランジスタ１６０、第３のトランジスタ１６２を保護する膜としても機能する。
【００６７】
第２のトランジスタ１６０はさらにソース・ドレイン電極１８０、１８２を、第３のトランジスタ１６２はさらにソース・ドレイン電極１８４、１８６を有している。後述するように、これらは第１のトランジスタ１０２の第１の端子１２８や第２の端子１３０と同時に形成することができ、したがって、同一の層に存在することができる。図示していないが、ソース・ドレイン電極１８０、１８２の一方とソース・ドレイン電極１８４、１８６の一方を電気的に接続し、第２のトランジスタ１６０と第３のトランジスタ１６２で相補型金属酸化物半導体（ＣＭＯＳ）トランジスタを形成してもよい。
【００６８】
第１実施形態と同様、層間膜１２０は第１の領域１４０を有する。この第１の領域１４０は第２のトランジスタ１６０、第３のトランジスタ１６２にも含まれており、図８に示すように、ソース・ドレイン電極１８０、１８２、１８４、１８６を取り囲むように設けられている。第１の領域１４０は、第２の膜１２４の他の領域と比較して酸素の組成が大きい。
【００６９】
第１実施形態と同様、半導体装置３００は平坦化膜１３２を任意の構成として持つことができる。
【００７０】
［２．作製方法］
半導体装置３００の作製方法を図９乃至１２を参照して説明する。第１実施形態と同様の記述は割愛することがある。
【００７１】
２−１．アンダーコート
基板１０４上にアンダーコート１０６を形成する（図９（Ａ））。アンダーコート１０６は第１実施形態で述べた手法で形成することができる。図８および図９（Ａ）に示すように、本実施形態ではアンダーコート１０６は三つの層が積層された構造を有しており、第１実施形態で述べた材料を適宜含むことができる。例えば酸化ケイ素を含む膜、窒化ケイ素を含む膜、酸化ケイ素を含む膜を基板１０４側から順に積層された構造を有することができる。
【００７２】
２−２．シリコン半導体膜
次にアンダーコート１０６上にシリコン半導体膜１６４、１６６を形成する。シリコン半導体膜１６４、１６６の結晶性に制限はないが、多結晶のモルフォロジーを採用する場合、例えばＣＶＤ法を用いてアモルファスシリコン（ａ−Ｓｉ）を５０ｎｍから１００ｎｍ程度の厚さで形成し、これを加熱処理、あるいはレーザなどの光を照射することで結晶化を行えばよい。結晶化はニッケルなどの触媒存在下で行ってもよい。
【００７３】
２−３．第２のゲート絶縁膜
次にシリコン半導体膜１６４、１６６を覆うように第２のゲート絶縁膜１６８を形成する（図９（Ｂ））。第２のゲート絶縁膜１６８は、ゲート絶縁膜１１０と同様の材料、方法を適用して形成することができる。例えばテトラエトキシシランなどのアルコキシシランを原料として用い、ＣＶＤ法を適用して形成することができる。
【００７４】
２−４．ゲート電極、第２のゲート電極、第３のゲート電極
次に第２のゲート絶縁膜１６８上にゲート電極１０８を形成する。同時に、シリコン半導体膜１６４、１６６と重なるように第２のゲート電極１７０、第３のゲート電極１７２を形成する（図９（Ｂ））。したがって、これらのゲート電極は同一層に存在する。これらのゲート電極は、第１実施形態で述べたゲート電極１０８の形成で適用可能な材料、形成方法を用いて形成することができる。
【００７５】
その後、第２のゲート電極１７０、第３のゲート電極１７２をマスクとして用い、基板１０４上からシリコン半導体膜１６４、１６６に対してイオンインプランテーション処理、あるいはイオンドーピング処理を行う。本実施形態の半導体装置３００では、シリコン半導体膜１６４に対してｐ型の導電性を付与するイオンをドープし、シリコン半導体膜１６４の第２のゲート電極１７０と重ならない領域にソース・ドレイン領域１６４ｂ、１６４ｃを形成し、同時に実質的にイオンがドープされないチャネル領域１６４ａを形成する（図９（Ｃ））。一方、シリコン半導体膜１６６に対してはｎ型の導電性を付与するイオンをドープし、シリコン半導体膜１６６の第３のゲート電極１７２と重ならない領域にソース・ドレイン領域１６６ｂ、１６６ｃを形成し、同時に実質的にイオンがドープされないチャネル領域１６６ａを形成する。
【００７６】
図９（Ｃ）に示すように、シリコン半導体膜１６６のソース・ドレイン領域１６６ｂとチャネル領域１６６ａの間、およびソース・ドレイン領域１６６ｃとチャネル領域１６６ａの間にＬＤＤ１６６ｄ、１６６ｅを設ける場合、例えば第３のゲート電極１７２の側面に絶縁体膜を形成し、それを通してイオンをドープすることでＬＤＤ１６６ｄ、１６６ｅを形成することができる。イオンをドープした後に加熱処理を行い、ドープされたイオンを活性化してもよい。
【００７７】
２−５．ゲート絶縁膜
次に第１のトランジスタ１０２のゲート絶縁膜１１０をゲート電極１０８上に形成する（図１０（Ａ））。この際ゲート絶縁膜１１０は、ゲート電極１０８だけでなく、第２のゲート電極１７０、第３のゲート電極１７２も覆うように形成する。ゲート絶縁膜１１０の材料や形成方法は第１実施形態で述べたものを援用することができる。例えば酸化ケイ素の単層膜、あるいは窒化ケイ素を含む膜と酸化ケイ素を含む膜を基板１０４側から積層する。
【００７８】
２−６．酸化物半導体膜
次に酸化物半導体膜１１２を、ゲート電極１０８と重なるように、ゲート絶縁膜１１０上に形成する（図１０（Ｂ））。形成方法は第１実施形態で述べたものと同様である。
【００７９】
２−７．ソース・ドレイン電極
次に、第１実施形態で述べた材料、構造、方法を適用し、酸化物半導体膜１１２上にソース・ドレイン電極１１４、１１６を形成する（図１０（Ｃ））。
【００８０】
２−８．層間膜
次に、第１実施形態で述べた材料、構造、方法を適用し、ソース・ドレイン電極１１４、１１６上に層間膜１２０を形成する（図１１（Ａ））。層間膜１２０は第１のトランジスタ１０２、第２のトランジスタ１６０、第３のトランジスタ１６２を覆うように形成する。第１実施形態と同様、層間膜１２０は第１の膜１２２、第２の膜１２４、第３の膜１２６を有しており、好ましくは第１の膜と第３の膜１２２、１２４は酸化ケイ素を含み、第２の膜１２４は窒化ケイ素を含む。この時の酸化ケイ素は、水素の組成が小さく、化学量論に近い、あるいはそれ以上の酸素組成を有することが好ましい。
【００８１】
次に、ソース・ドレイン電極１１４、１１６を露出する開口部１１８、ソース・ドレイン領域１６４ｂ、１６４ｃ、１６６ｂ、１６６ｃを露出する開口部（第２の開口部）１９０を層間膜１２０、およびゲート絶縁膜１１０に形成する（図１１（Ｂ））。開口部１１８、１９０は例えばフッ素含有炭化水素を含むガス中でプラズマエッチングを行うことで形成することができる。開口部１１８、１９０は別々に形成することも可能であるが、同時に形成することで工程数を削減することが可能となる。
【００８２】
開口部１１８、１９０を形成した後、層間膜１２０の一部を酸化するために酸化処理を行う（図１１（Ｂ））。酸化処理は第１実施形態で述べた方法を適用して行えばよい。これにより、第２の膜１２４に第１の領域１４０が形成される（図１２（Ａ））。この第１の領域１４０は第２の膜１２４の他の領域よりも酸素の組成が高い。この時、第１の領域１４０は開口部１１８において露出するだけでなく、開口部１９０においても露出する。換言すると、酸素組成が高い第１の領域１４０は開口部１１８と１９０の側面を構成し、かつ、開口部１１８と１９０を取り囲むように形成される。
【００８３】
酸化処理によってソース・ドレイン領域１６４ｂ、１６４ｃ、１６６ｂ、１６６ｃの表面が酸化され、薄い酸化膜が形成される。また、用いる材料によってはソース・ドレイン電極１１４、１１６上にも酸化膜が形成される。これを除去しない場合、その後形成される第１の端子１２８、第２の端子１３０、ソース・ドレイン電極１８０、１８２、１８４、１８６との間で大きな接触抵抗が発生する。そこで酸化膜を除去するため、弗酸などを用いて半導体膜１６４、１６６の表面に対して酸処理を行う。
【００８４】
第１実施形態で述べたように、好ましい形態の一つは、窒化ケイ素を含み、その水素の組成が小さくなるような条件下、比較的低い温度で第２の膜１２４を形成することである。このような膜は酸に対する耐性が比較的低いため、酸処理によって消失したり、損傷する。
【００８５】
しかしながら上述したように、層間膜１２０に対して酸化処理を行い、第２の膜１２４の表面から酸化反応を進行させることにより、膜の酸素の組成が増大し、化学的安定性が向上し、酸に対する耐性が大きく向上する。その結果、層間膜１２０の消失やその機能劣化を防ぐことができ、電気特性に優れた半導体装置３００を提供することが可能となる。
【００８６】
２−９．端子、ソース・ドレイン電極
次に開口部１１８、１９０を埋めるように、そしてソース・ドレイン電極１１４、１１６、およびソース・ドレイン領域１６４ｂ、１６４ｃ、１６６ｂ、１６６ｃと電気的に接続されるように、第１の端子１２８、第２の端子１３０、およびソース・ドレイン電極１８０、１８２、１８４、１８６を形成する（図１２（Ｂ））。これらの端子、電極は第１実施形態で述べた材料、方法を適用して同時に形成することができる。したがって、第１の端子１２８、第２の端子１３０、およびソース・ドレイン電極１８０、１８２、１８４、１８６は同一の層に存在することができる。
【００８７】
２−１０．平坦化膜
第１実施形態同様、任意の構成として平坦化膜１３２を形成する（図１２（Ｂ））。形成方法は第１実施形態で述べたとおりである。
【００８８】
以上のプロセスを経ることで、半導体装置３００を形成することができる。
【００８９】
本実施形態の半導体装置３００は、電気特性を支配する半導体膜の材料が異なる複数のトランジスタ（第１のトランジスタ１０２、第２のトランジスタ１６０、第３のトランジスタ１６２）を基板１０４上に有している。酸化物半導体膜１１２を含む第１のトランジスタ１０２の上に形成される層間膜１２０には、不純物の侵入を防ぐ機能を有するものの化学的安定性が低い第２の膜１２４が含まれるが、第２の膜１２４に対して酸化処理を行うことで、不純物の侵入を防ぐ機能を残したまま化学的安定性を向上させることができる。その結果、ばらつきが少なく、優れた電気特性を有する第１のトランジスタ１０２を得ることができる。
【００９０】
酸化物半導体膜１１２を含有する第１のトランジスタ１０２は低いオフ電流が特徴である。一方、シリコン半導体膜１６４、１６６を有する第２のトランジスタ１６０、第３のトランジスタ１６２は高い電界効果移動度が特徴である。本実施形態を適用することで、これらの特性を併せ持つ半導体装置を提供することができる。
【００９１】
（第４実施形態）
本実施形態では、第１乃至第３実施形態で述べた半導体装置１００、２００、あるいは３００を含む表示装置、およびその作製方法に関し、図１３乃至図１５を用いて説明する。第１乃至第３実施形態と重複する記載は割愛することがある。
【００９２】
[１．全体構造]
図１３に本実施形態の表示装置４００の上面模式図を示す。表示装置４００は、複数の画素２０４を備えた表示領域２０６、およびゲート側駆動回路（以下、駆動回路）２０８を基板１０４の一方の面（上面）に有している。複数の画素２０４には互いに異なる色を与える発光素子あるいは液晶素子などの表示素子を設けることができ、これにより、フルカラー表示を行うことができる。例えば赤色、緑色、あるいは青色を与える表示素子を三つの画素２０４にそれぞれ設けることができる。あるいは、全ての画素２０４で白色を与える表示素子を用い、カラーフィルタを用いて画素２０４ごとに赤色、緑色、あるいは青色を取り出してフルカラー表示を行ってもよい。最終的に取り出される色は赤色、緑色、青色の組み合わせには限られない。例えば四つの画素２０４からそれぞれ赤色、緑色、青色、白色の４種類の色を取り出すこともできる。画素２０４の配列にも制限はなく、ストライプ配列、デルタ配列、ペンタイル配列などを採用することができる。
【００９３】
表示領域２０６から配線２１０が基板１０４の側面（図１３中、表示装置４００の短辺）に向かって伸びており、配線２１０は基板１０４の端部で露出され、露出部は端子２１２を形成する。端子２１２はフレキシブルプリント回路（ＦＰＣ）などのコネクタ（図示せず）と接続される。配線２１０を介して表示領域２０６はＩＣチップ２１４とも電気的に接続される。これにより、外部回路（図示せず）から供給された映像信号が駆動回路２０８、ＩＣチップ２１４を介して画素２０４に与えられて画素２０４の表示素子が制御され、映像が表示領域２０６上に再現される。なお図示していないが、表示装置４００はＩＣチップ２１４の替わりにソース側駆動回路を表示領域２０６の周辺に有していてもよい。本実施形態では駆動回路２０８は表示領域２０６を挟むように二つ設けられているが、駆動回路２０８は一つでもよい。また、駆動回路２０８を基板１０４上に設けず、異なる基板上に設けられた駆動回路２０８をコネクタ上に形成してもよい。
【００９４】
[２．画素回路]
図１４に、画素２０４の等価回路の一例を示す。図１４では、表示素子２３６として有機エレクトロルミネッセンス素子などの発光素子２３８を有する例が示されている。画素２０４はゲート線２２０、信号線２２２、電流供給線２２４、および電源線２２６を有している。
【００９５】
画素２０４はスイッチングトランジスタ２３０、駆動トランジスタ２３２、保持容量２３４、表示素子２３６を有している。スイッチングトランジスタ２３０のゲート、ソース、ドレインはそれぞれゲート線２２０、信号線２２２、駆動トランジスタ２３２のゲートに電気的に接続されている。駆動トランジスタ２３２のソースは電流供給線２２４と電気的に接続されている。保持容量２３４の一方の電極はスイッチングトランジスタ２３０のドレインと駆動トランジスタ２３２のゲートと電気的に接続され、他方の電極は駆動トランジスタ２３２のドレインと表示素子２３６の一方の電極（第１の電極）と電気的に接続されている。表示素子２３６の他方の電極（第２の電極）は電源線２２６と電気的に接続されている。なお、各トランジスタのソース、ドレインは電流の流れる方向やトランジスタの極性によって入れ替わることがある。
【００９６】
図１４では、画素２０４が二つのトランジスタ（スイッチングトランジスタ２３０、駆動トランジスタ２３２）と一つの保持容量（保持容量２３４）を有する構成が示されているが、本実施形態の表示装置はこの構成に限られず、トランジスタの数は一つでもよく、三つ以上でもよい。画素２０４は保持容量を含まなくてもよく、あるいは複数の保持容量を有していてもよい。また、表示素子２３６は発光素子に限られず、液晶素子や電気泳動素子でもよい。配線も上記ゲート線２２０、信号線２２２、電流供給線２２４、および電源線２２６に限られず、例えば複数のゲート線や他の機能を有する配線を有していてもよい。あるいは、これらの配線の少なくとも一つが複数の画素２０４で共有されていてもよい。
【００９７】
[３．断面構造]
図１５に表示装置４００の断面模式図を示す。図１５は、表示領域２０６の一つの画素２０４の構造を模式的に示している。表示装置４００は第３実施形態で述べた半導体装置３００の一部を有している。ここでは、半導体装置３００の第１のトランジスタ１０２、第２のトランジスタ１６０が画素２０４内に含まれる。前者は図１４におけるスイッチングトランジスタ２３０に相当し、後者は駆動トランジスタ２３２に相当する。したがって図示していないが、第１のトランジスタ１０２のソース・ドレイン電極１１４、１１６のうち一方は第２のトランジスタ１６０の第２のゲート電極１７０と接続される。
【００９８】
表示装置４００は平坦化膜１３２を有し、平坦化膜１３２には第２のトランジスタ１６０のソース・ドレイン電極１８０に達する開口部を有している。表示装置４００はさらに、開口部の側面を覆い、ソース・ドレイン電極１８０と電気的に接続される接続電極２４０を有している。接続電極２４０は例えばインジウム―スズ酸化物（ＩＴＯ）やインジウム―亜鉛酸化物（ＩＺＯ）などの透光性を有する導電性酸化物を用い、スパッタリング法などを適用して形成することができる。接続電極２４０は必ずしも設置する必要はないが、設置することによって第２のトランジスタ１６０のソース・ドレイン電極１８０を保護することができ、コンタクト抵抗の増大を防ぐことができる。
【００９９】
表示装置４００はさらに接続電極２４０の側面、および平坦化膜１３２の上面を覆う絶縁膜２４２を有している。絶縁膜はケイ素を含む無機材料を含むことができ、スパッタ法やＣＶＤ法などを用いて形成することができる。平坦化膜１３２の開口部では、接続電極２４０は絶縁膜２４２から露出しており、そこで発光素子２３８の第１の電極２５０と接続される。ここで図１５に示すように、絶縁膜２４２は平坦化膜１３２上で開口部２４４を有しており、ここで後に形成される隔壁２５６と平坦化膜１３２とが接している。この開口部２４４は、平坦化膜１３２から脱離する不純物（水や酸素などのガス）を隔壁２５６側へ移動させるために機能する。
【０１００】
表示装置４００は平坦化膜１３２上に発光素子２３８を有している。発光素子２３８の第１の電極２５０は平坦化膜１３２に設けられた開口部において接続電極２４０を介してソース・ドレイン電極１８０と電気的に接続されている。
【０１０１】
発光素子２３８からの発光を基板１０４を通して取り出す場合には、透光性を有する材料、例えばＩＴＯやＩＺＯなどの導電性酸化物を第１の電極２５０に用いることができる。一方、発光素子２３８からの発光を基板１０４とは反対側から取り出す場合には、アルミニウムや銀などの金属、あるいはこれらの合金を用いることができる。あるいは上記金属や合金と導電性酸化物との積層、例えば金属を導電性酸化物で挟持した積層構造（例えばＩＴＯ／銀／ＩＴＯなど）を採用することができる。
【０１０２】
隔壁２５６は第１の電極２５０の端部、ならびに平坦化膜１３２に設けられた開口部を覆うように設けられ、これらに起因する段差を吸収し、かつ、隣接する画素２０４の第１の電極２５０を互いに電気的に絶縁する機能を有する。隔壁２５６はバンク（リブ）とも呼ばれる。隔壁２５６はエポキシ樹脂やアクリル樹脂など、平坦化膜１３２で使用可能な材料を用いて形成することができる。隔壁２５６は、第１の電極２５０の一部を露出するように開口部を有しており、その開口端はなだらかなテーパー形状となるのが好ましい。開口部の端が急峻な勾配を有すると、後に形成されるＥＬ層２５２や第２の電極２５４などのカバレッジ不良を招きやすい。
【０１０３】
発光素子２３８はＥＬ層２５２を有しており、ＥＬ層２５２は第１の電極２５０および隔壁２５６を覆うように形成される。本明細書ならびに請求項では、ＥＬ層とは一対の電極に挟まれた層全体を意味し、単一の層で形成されていてもよく、複数の層から形成されていてもよい。例えばキャリア注入層、キャリア輸送層、発光層、キャリア阻止層、励起子阻止層など適宜を組み合わせてＥＬ層２５２を形成することができる。また、隣接する画素２０４間でＥＬ層２５２の構造が異なってもよい。例えば隣接する画素２０４間で発光層が異なり、他の層が同一の構造を有するようにＥＬ層２５２を形成してもよい。これにより、隣接する画素２０４同士で異なる発光色を得ることができ、フルカラー表示が可能となる。逆に全ての画素２０４において同一のＥＬ層２５２を用いてもよい。この場合、例えば白色発光を与えるＥＬ層２５２を全ての画素２０４に共有されるように形成し、カラーフィルタなどを用いて各画素２０４から取り出す光の波長を選択すればよい。ＥＬ層２５２は蒸着法や上述した湿式成膜法を適用して形成することができる。
【０１０４】
発光素子２３８はＥＬ層２５２の上に第２の電極２５４を有している。第１の電極２５０、ＥＬ層２５２、第２の電極２５４によって発光素子２３８が形成される。第１の電極２５０と第２の電極２５４からキャリア（電子、ホール）がＥＬ層２５２に注入され、キャリアの再結合によって得られる励起状態が基底状態に緩和するプロセスを経て発光が得られる。したがって発光素子２３８のうち、ＥＬ層２５２と第１の電極２５０が互いに直接接している領域が発光領域である。
【０１０５】
発光素子２３８からの発光を基板１０４を通して取り出す場合には、アルミニウムや銀などの金属あるいはこれらの合金を第２の電極２５４に用いることができる。一方、発光素子２３８からの発光を第２の電極２５４を通して取り出す場合には、上記金属や合金を用い、可視光を透過する程度の膜厚を有するように第２の電極２５４を形成する。あるいは第２の電極２５４には、透光性を有する材料、例えばＩＴＯやＩＺＯなどの導電性酸化物を用いることができる。また、上記金属や合金と導電性酸化物との積層構造（例えばＭｇ−Ａｇ／ＩＴＯなど）を第２の電極２５４採用することができる。第２の電極２５４は蒸着法、スパッタリング法などを用いて形成することができる。
【０１０６】
第２の電極２５４の上にはパッシベーション膜（封止膜）２６０が設けられている。パッシベーション膜２６０は先に形成した発光素子２３８に外部からの水分の侵入を防止することを機能の一つとしており、パッシベーション膜２６０としてはガスバリア性の高いものが好ましい。例えば窒化ケイ素や酸化ケイ素、窒化酸化ケイ素、酸化窒化ケイ素などの無機材料を用いてパッシベーション膜２６０を形成することが好ましい。あるいはアクリル樹脂やポリシロキサン、ポリイミド、ポリエステルなどを含む有機樹脂を用いてもよい。図１５で例示した構造では、パッシベーション膜２６０は第１の層２６２、第２の層２６４、第３の層２６６を含む三層構造を有している。
【０１０７】
具体的には第１の層２６２は、酸化ケイ素や窒化ケイ素、酸化窒化ケイ素、窒化酸化ケイ素などの無機絶縁体を含むことができ、ＣＶＤ法やスパッタリング法を適用して形成すればよい。第２の層２６４としては、例えば高分子材料が使用可能であり、高分子材料はエポキシ樹脂、アクリル樹脂、ポリイミド、ポリエステル、ポリカーボナート、ポリシロキサンなどから選択することができる。第２の層２６４は上述した湿式成膜法によって形成することもできるが、上記高分子材料の原料となるオリゴマーを減圧下で霧状あるいはガス状にし、これを第１の層２６２に吹き付けて、その後オリゴマーを重合することによって形成してもよい。この時、オリゴマー中に重合開始剤が混合されていてもよい。また、基板１０４を冷却しながらオリゴマーを第１の層２６２に吹き付けてもよい。第３の層２６６は第１の層２６２と同様の材料、形成方法を採用して形成することができる。
【０１０８】
図示しないが、パッシベーション膜２６０上に対向基板を任意の構成として設けてもよい。対向基板は接着剤を用いて基板１０４と固定される。この時、対向基板とパッシベーション膜２６０の間の空間に不活性ガスを充填してもよく、あるいは樹脂などの充填材を充填してもよく、あるいは接着剤で直接パッシベーション膜２６０と対向基板が接着されてもよい。充填材を用いる場合には、可視光に対して高い透明性を有することが好ましい。対向基板を基板１０４に固定する際、接着剤や充填剤の中にスペーサを含ませてギャップを調整しても良い。あるいは、画素２０４の間にスペーサとなる構造体を形成しても良い。
【０１０９】
さらに対向基板には、発光領域と重なる領域に開口を有する遮光膜や、発光領域と重なる領域にカラーフィルタを設けてもよい。遮光膜は、クロムやモリブデンなど比較的反射率の低い金属、あるいは樹脂材料に黒色又はそれに準ずる着色材を含有させたものを用いて形成され、発光領域から直接得られる光以外の散乱光や外光反射等を遮断する機能を有する。カラーフィルタの光学特性は隣接する画素２０４毎に変え、例えば赤色、緑色、青色の発光を取り出すように形成することができる。遮光膜とカラーフィルタは下地膜を介して対向基板に設けても良いし、また、遮光膜とカラーフィルタを覆うようにオーバーコート層をさらに設けても良い。
【０１１０】
本実施形態で示した表示装置４００では、駆動トランジスタ２３２にシリコン半導体膜を含有する第２のトランジスタ１６０を有している。シリコン半導体膜、特に多結晶シリコン半導体膜を含有するトランジスタは高い電界効果移動度を有しているため、大きな電流を流すことができる。したがって、発光素子２３８に対して大きな電流を供給することが可能である。
【０１１１】
一方、酸化物半導体膜を含むトランジスタはオフ電流が小さいことから、第１のトランジスタ１０２をスイッチングトランジスタ２３０に使用することで、信号線２２２から送られる映像データを駆動トランジスタ２３２である第２のトランジスタ１６０の第２のゲート電極１７０あるいは保持容量２３４に長時間保持することができる。したがって、保持容量２３４を設置する必要がなくなる、あるいはその大きさを小さくすることができる。その結果、表示装置４００の消費電力を下げ、開口率を増大させることが可能である。また、酸化物半導体膜を含むトランジスタは閾値電圧のばらつきが小さいため、発光素子２３８に流れる電流のばらつきを低減することができる。その結果、高品質の映像を提供できる表示装置４００を与えることができる。
【０１１２】
（第５実施形態）
本実施形態では、第１乃至第３実施形態で述べた半導体装置１００、２００、あるいは３００を含む表示装置、およびその作製方法に関し、図１３、１４、１６を用いて説明する。第１乃至第４実施形態と重複する記載は割愛することがある。
【０１１３】
図１６に本実施形態の表示装置５００の断面模式図を示す。図１６は、図１３で示した画素２０４の断面模式図に相当する。表示装置５００は第３実施形態で述べた半導体装置３００の一部を画素２０４に有しており、第１のトランジスタ１０２のソース・ドレイン電極１１６が発光素子２３８と電気的に接続されている。つまり、第１のトランジスタ１０２は図１４に示す画素２０４において駆動トランジスタ２３２として機能する。また、第２のトランジスタ１６０はスイッチングトランジスタ２３０に相当する。図１６では図示していないが、第２のトランジスタ１６０のソース・ドレイン電極１８０、１８２の一方は第１のトランジスタ１０２のゲート電極１０８と電気的に接続される。
【０１１４】
本実施形態で示した表示装置５００では、スイッチングトランジスタ２３０としてシリコン半導体膜を含有する第２のトランジスタ１６０を有している。シリコン半導体膜、特にポリシリコン半導体膜を含有するトランジスタは高い電界効果移動度を有しているため、画素２０４では高速のスイッチング特性を得ることができる。
【０１１５】
一方画素２０４は酸化物半導体膜１１２を含む第１のトランジスタ１０２を駆動トランジスタ２３２として有している。酸化物半導体膜を含むトランジスタは閾値電圧のばらつきが小さいため、発光素子２３８に流れる電流のばらつきを低減することができる。その結果、高品質の映像を提供できる表示装置５００を与えることができる。
【０１１６】
（第６実施形態）
本実施形態では、第１乃至第３実施形態で述べた半導体装置１００、２００、あるいは３００を含む表示装置、およびその作製方法に関し、図１３、図１４、および図１７を用いて説明する。第１乃至第５実施形態と重複する記載は割愛することがある。
【０１１７】
図１７に本実施形態の表示装置６００の断面模式図を示す。図１７は、表示領域２０６のうち駆動回路２０８に最も近い一つの画素２０４と駆動回路２０８の一部、およびその周辺の構造を模式的に示している。表示装置６００は第３実施形態で述べた半導体装置３００を有している。ここでは、半導体装置３００の第１のトランジスタ１０２は画素２０４内に含まれて図１４に示すスイッチングトランジスタ２３０として機能する。一方、第２のトランジスタ１６０、第３のトランジスタ１６２は駆動回路２０８に含まれている。
【０１１８】
駆動回路２０８を含む領域には、平坦化膜１３２上に電源線２２６が設けられている。電源線２２６はＩＴＯやＩＺＯなどの透光性を有する導電性酸化物、あるいはアルミニウムなどの金属やその合金を含むことができ、発光素子２３８の第１の電極２５０、あるいは第４実施形態で述べた接続電極２４０と同時に形成することができる。電源線２２６の端部は隔壁２５６で覆われており、隔壁２５６から露出した部分は、発光素子２３８から伸びる第２の電極２５４と接続されている。これにより、第２の電極２５４に対し、電源線２２６に印加される一定電圧を供給することができる。
【０１１９】
補助電極２２８は電源線２２６と接するように設けられる。補助電極２２８は隔壁２５６に覆われている。補助電極２２８はアルミニウムやモリブデンなどの金属やその合金を含むことができ、電源線２２６の低い導電性を補うことを一つの機能としている。第２の電極２５４の抵抗が比較的大きい場合、補助電極２２８を設けることにより、第２の電極２５４に起因する電圧降下を防止することができる。したがって、電源線２２６に十分な導電性がある場合には設けなくてもよい。
【０１２０】
本実施形態で示した表示装置６００では、駆動回路２０８にシリコン半導体膜を含有する第２のトランジスタ１６０、第３のトランジスタ１６２を有している。シリコン半導体膜、特に多結晶シリコン半導体膜を含有するトランジスタは高い電界効果移動度を有しているため、これを含む駆動回路２０８は高速駆動が可能である。一方画素２０４には酸化物半導体膜１１２を含む第１のトランジスタ１０２を有している。酸化物半導体膜を含むトランジスタはオフ電流が小さいことから、信号線２２２から送られる映像データを駆動トランジスタ２３２のゲートあるいは保持容量２３４に長時間保持することができる。したがって、保持容量２３４を設置する必要がなくなる、あるいはその大きさを小さくすることができる。その結果、表示装置６００の消費電力を下げ、開口率を増大させることが可能である。また、酸化物半導体膜を含むトランジスタは閾値電圧のばらつきが小さいため、発光素子２３８に流れる電流のばらつきを低減することができる。その結果、高品質の映像を提供できる表示装置６００を与えることができる。
【０１２１】
（第７実施形態）
本実施形態では、第１乃至第３実施形態で述べた半導体装置１００、２００、あるいは３００を含む表示装置、およびその作製方法に関し、図１３、１８を用いて説明する。第１乃至第６実施形態と重複する記載は割愛することがある。
【０１２２】
図１８に本実施形態の表示装置７００の断面模式図を示す。図１８では、図１３で示した表示領域２０６内の画素２０４、および駆動回路２０８の一部が模式的に示されている。表示装置７００は第３実施形態で述べた半導体装置３００を有しており、画素２０４内に酸化物半導体膜１１２を含有する第１のトランジスタ１０２が設けられ、駆動回路２０８内にシリコン半導体膜１６４、１６６をそれぞれ有する第２のトランジスタ１６０、第３のトランジスタ１６２が設けられている。
【０１２３】
表示装置７００は表示装置４００、５００、６００と異なり、表示素子として液晶素子３０２を画素２０４内に有している。液晶素子３０２は、平坦化膜１３２上の第１の電極３０４、第１の電極３０４上の第１の配向膜３０６、第１の配向膜３０６上の液晶層３０８、液晶層３０８上の第２の配向膜３１０、第２の配向膜３１０上の第２の電極３１２を有している。液晶素子３０２上には任意の構成としてカラーフィルタ３１４が設けられる。また、駆動回路２０８と重なる領域では、遮光膜３１６が設けられる。
【０１２４】
液晶素子３０２の上には対向基板３１８が設けられ、シール材３２０によって基板１０４に固定されている。液晶層３０８は基板１０４と対向基板３１８に挟持され、スペーサ３２２によって液晶層の厚さ、すなわち基板１０４と対向基板３１８間の距離が保持される。なお図示していないが、基板１０４の下や対向基板３１８の上には偏光板や位相差フィルムなどが設けられてもよい。
【０１２５】
本実施形態では、表示装置７００は所謂ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）方式、あるいはＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）方式の液晶素子３０２を有するように記述したが、液晶素子３０２はこの形態に限られず、他のモード、例えばＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）方式であってもよい。透過型の液晶素子を用いる場合には、液晶素子３０２と第１のトランジスタ１０２が重ならないように設けられる。
【０１２６】
本実施形態で示した表示装置７００では、駆動回路２０８にシリコン半導体膜を含有する第２のトランジスタ１６０、第３のトランジスタ１６２有している。シリコン半導体膜、特に多結晶シリコン半導体膜を含有するトランジスタは高い電界効果移動度を有しているため、これを含む駆動回路２０８は高速駆動が可能である。一方画素２０４には酸化物半導体膜１１２を含む第１のトランジスタ１０２を有している。酸化物半導体膜を含むトランジスタは閾値電圧のばらつきが小さいため、液晶素子３０２に印加される電圧のばらつきを低減することができる。その結果、液晶素子３０２の透過率のばらつきが減少し、高品質の映像を提供できる表示装置を与えることができる。
【０１２７】
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【０１２８】
本明細書においては、開示例として主にＥＬ表示装置の場合を例示したが、他の適用例として、その他の自発光型表示装置、液晶表示装置、あるいは電気泳動素子などを有する電子ペーパ型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。
【０１２９】
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【０１３０】
１００：半導体装置、１０２：第１のトランジスタ、１０４：基板、１０６：アンダーコート、１０８：ゲート電極、１１０：ゲート絶縁膜、１１２：酸化物半導体膜、１１４：ソース・ドレイン電極、１１６：ソース・ドレイン電極、１１８：開口部、１２０：層間膜、１２２：第１の膜、１２４：第２の膜、１２６：第３の膜、１２８：第１の端子、１３０：第２の端子、１３２：平坦化膜、１４０：第１の領域、１４２：直線、１４３：曲線、１４４：曲線、１４７：曲線、１４８：曲線、１５０：第１の領域、１５２：第２の領域、１６０：第２のトランジスタ、１６２：第３のトランジスタ、１６４：シリコン半導体膜、１６４ａ：チャネル領域、１６４ｂ：ソース・ドレイン領域、１６４ｃ：ソース・ドレイン領域、１６６：シリコン半導体膜、１６６ａ：チャネル領域、１６６ｂ：ソース・ドレイン領域、１６６ｃ：ソース・ドレイン領域、１６８：第２のゲート絶縁膜、１７０：第２のゲート電極、１７２：第３のゲート電極、１８０：ソース・ドレイン電極、１８２：ソース・ドレイン電極、１８４：ソース・ドレイン電極、１８６：ソース・ドレイン電極、１９０：開口部、２００：半導体装置、２０４：画素、２０６：表示領域、２０８：駆動回路、２１０：配線、２１２：端子、２１４：ＩＣチップ、２２０：ゲート線、２２２：信号線、２２４：電流供給線、２２６：電源線、２２８：補助電極、２３０：スイッチングトランジスタ、２３２：駆動トランジスタ、２３４：保持容量、２３６：表示素子、２３８：発光素子、２４０：接続電極、２４２：絶縁膜、２４４：開口部、２５０：第１の電極、２５２：層、２５４：第２の電極、２５６：隔壁、２６０：パッシベーション膜、２６２：第１の層、２６４：第２の層、２６６：第３の層、３００：半導体装置、３０２：液晶素子、３０４：第１の電極、３０６：第１の配向膜、３０８：液晶層、３１０：第２の配向膜、３１２：第２の電極、３１４：カラーフィルタ、３１６：遮光膜、３１８：対向基板、３２０：シール材、３２２：スペーサ、４００：表示装置、５００：表示装置、６００：表示装置、７００：表示装置
【図１】
2017183312.tif 000003
【図２】
2017183312.tif 000004
【図３】
2017183312.tif 000005
【図４】
2017183312.tif 000006
【図５】
2017183312.tif 000007
【図６】
2017183312.tif 000008
【図７】
2017183312.tif 000009
【図８】
2017183312.tif 000010
【図９】
2017183312.tif 000011
【図１０】
2017183312.tif 000012
【図１１】
2017183312.tif 000013
【図１２】
2017183312.tif 000014
【図１３】
2017183312.tif 000015
【図１４】
2017183312.tif 000016
【図１５】
2017183312.tif 000017
【図１６】
2017183312.tif 000018
【図１７】
2017183312.tif 000019
【図１８】
2017183312.tif 000020