(57)【要約】【課題】整列配置させる半導体デバイスチップのクリアランスの自由度を高めることができるようにすること。【解決手段】第一の厚みを有する第一半導体デバイスチップ（１５）と、第一の厚みよりも厚い第二の厚みを有する第二半導体デバイスチップ（２５）とをそれぞれ複数形成する。厚みが薄くなる第一の厚みの半導体デバイスチップを保持ヘッド（Ｈ）で保持してデバイスの大きさの間隔をもってサブストレート（１００）上に点在して配置し、所定間隔に整列載置するよう接着する。その後、第二の厚みの第二半導体デバイスチップを保持ヘッドで保持し、サブストレート上の第一の厚みの半導体デバイスチップ間に配置して整列載置するよう接着する。そして、各半導体デバイスチップの裏面を面一に薄化し、サブストレート上に所定間隔で離間して複数の半導体デバイスチップが整列配設された積層ウェーハが形成される。【選択図】図３
2017050408.tif 000002
【特許請求の範囲】
【請求項１】
薄板基板上に所定間隔で離間して複数の半導体デバイスチップが整列配設された積層ウェーハの製造方法であって、
表面に半導体デバイスが形成され且つ少なくとも第一の厚み及び該第一の厚みよりも厚い第二の厚みを有する半導体デバイスチップをそれぞれ複数形成する厚み違い半導体デバイスチップ形成ステップと、
該厚み違い半導体デバイスチップ形成ステップを実施した後に、該第一の厚み及び該第二の厚みの半導体デバイスチップの裏面側を保持ヘッドで保持して、該所定間隔に整列載置し該第一の厚み及び該第二の厚みの半導体デバイスチップの表面側を該薄板基板上に接着する半導体デバイスチップ接着ステップと、
該第一の厚み及び該第二の厚みの複数の半導体デバイスチップの裏面を面一に薄化する薄化ステップとから構成され、
該半導体デバイスチップ接着ステップは、
該第一の厚みの半導体デバイスチップをデバイスの大きさの間隔をもって点在して配置する第一の接着ステップと、
該第一の接着ステップを実施した後に、複数の該第二の厚みの半導体デバイスチップを該第一の厚みの半導体デバイスチップ間に配置する第二の接着ステップと、
から構成される積層ウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスが積層された積層ウェーハの製造方法に関する。
【背景技術】
【０００２】
近年、新たな三次元実装技術として、ワイヤの代わりにＳｉ貫通電極（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ  Ｖｉａ：ＴＳＶ）を用いた実装技術が注目されている。ＴＳＶ技術を用いると、配線長がワイヤより短いため配線抵抗やインダクタンスが大幅に低減でき、消費電力も大幅に低減できるというメリットがある。デバイスチップの積層方法としては、個片化した半導体デバイスチップを半導体ウェーハ上にバンプ等を介してマウントする積層技術（Ｃｈｉｐ  ｏｎ  ｗａｆｅｒ：ＣＯＷ、例えば特許文献１）が開発されている。
【０００３】
かかる積層方法では、半導体デバイスチップをマウントするために、ベース半導体ウェーハやサブストレート等の薄板基板上に、複数の半導体デバイスチップを接着する場合がある。この接着では、先ず、個片化された半導体デバイスチップを１枚ずつ保持ヘッドによって保持させる。そして、プログラム等に応じて保持ヘッドを変位させ、薄板基板上に複数の半導体デバイスチップを順次接着して整列配置していく。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１３４２３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記半導体デバイスチップの整列配置では、隣り合う半導体デバイスチップの距離を近付けると、接着時に保持ヘッドが既に接着した隣の半導体デバイスチップに接触して破損させてしまう、という問題がある。このため、半導体デバイスチップを整列配置する際には、所望しない離間したクリアランスをあけて複数の半導体デバイスチップを配設しなければならない、という問題がある。
【０００６】
本発明は、上記問題に鑑みてなされたものであり、その目的は、整列配置させる半導体デバイスチップのクリアランスの自由度を高めることができる積層ウェーハの製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の積層ウェーハの製造方法は、薄板基板上に所定間隔で離間して複数の半導体デバイスチップが整列配設された積層ウェーハの製造方法であって、表面に半導体デバイスが形成され且つ少なくとも第一の厚み及び第一の厚みよりも厚い第二の厚みを有する半導体デバイスチップをそれぞれ複数形成する厚み違い半導体デバイスチップ形成ステップと、厚み違い半導体デバイスチップ形成ステップを実施した後に、第一の厚み及び第二の厚みの半導体デバイスチップの裏面側を保持ヘッドで保持して、所定間隔に整列載置し第一の厚み及び第二の厚みの半導体デバイスチップの表面側を薄板基板上に接着する半導体デバイスチップ接着ステップと、第一の厚み及び第二の厚みの複数の半導体デバイスチップの裏面を面一に薄化する薄化ステップとから構成され、半導体デバイスチップ接着ステップは、第一の厚みの半導体デバイスチップをデバイスの大きさの間隔をもって点在して配置する第一の接着ステップと、第一の接着ステップを実施した後に、複数の第二の厚みの半導体デバイスチップを第一の厚みの半導体デバイスチップ間に配置する第二の接着ステップと、を備えて構成されることを特徴とする。
【０００８】
この方法では、半導体デバイスチップの厚みを複数種とし、厚みが薄い方の半導体デバイスチップを先に接着してから、順次厚みが厚い半導体デバイスチップを接着して半導体デバイスチップ接着ステップを行うことができる。これにより、第二の接着ステップにおいて半導体デバイスチップを保持する保持ヘッドが、第一の接着ステップで既に接着された半導体デバイスチップに接触することを防ぐことができる。この結果、隣接する半導体デバイスチップのクリアランスを極めて小さくする等、クリアランスの設定の自由度を高め、所望のクリアランスとして整列配置することができる。
【発明の効果】
【０００９】
本発明によれば、厚みが違う半導体デバイスチップを形成してから、薄い半導体デバイスチップを先に、厚みが厚くなるに従い後で接着を行うので、整列配置させる半導体デバイスチップのクリアランスの自由度を高めることができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態に係る積層ウェーハの製造方法に用いる第一〜第四半導体ウェーハの概略斜視図である。
【図２】厚み違い半導体デバイスチップ形成ステップの説明図である。
【図３】半導体デバイスチップ接着ステップの説明図である。
【図４】半導体デバイスチップ接着ステップの説明図である。
【図５】薄化ステップの説明図である。
【図６】ベースウェーハ接着ステップの説明図である。
【図７】変形例に係る半導体デバイスチップ接着ステップの説明図である。
【図８】他の変形例に係る半導体デバイスチップ接着ステップの説明図である。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照して、本実施の形態に係る積層ウェーハの製造方法ついて説明する。先ず、図１を参照して、第一〜第四半導体ウェーハについて説明する。図１は、第一〜第四半導体ウェーハの概略斜視図である。
【００１２】
図１に示すように、第一半導体ウェーハ１０は、円板状の第一基台１１を備え、第一基台１１の表面１１ａには格子状に交差する複数の第一分割予定ライン（ストリート）１２が設定されている。第一半導体ウェーハ１０は、ＬＳＩ等からなる複数の第一半導体デバイス１３を表面１１ａに更に備え、第一半導体デバイス１３は、第一分割予定ライン１２によって区画された各領域に配設されている。第一半導体デバイス１３の表面（図１中上面）には、第一電極（不図示）が形成されている。図１の符号１１ｂは、第一基台１１の裏面１１ｂである。
【００１３】
第一半導体ウェーハ１０に対し、第二半導体ウェーハ２０、第三半導体ウェーハ３０及び第四半導体ウェーハ４０は、厚みの他、デバイス等の大きさや、材質、内部構造等が異なるものの、外観上は類似した構成となる。従って、第二半導体ウェーハ２０、第三半導体ウェーハ３０及び第四半導体ウェーハ４０の構成については、第一半導体ウェーハ１０の各構成の名称の「第一」を「第二」、「第三」、「第四」に変更し、符号の上一桁目の「１」を「２」、「３」、「４」に変更して図１中括弧内に併記することで、説明を省略する。
【００１４】
ここで、第一〜第四半導体ウェーハ１０、２０、３０、４０は、それぞれ異なる厚みに形成され、後の順番になる程（名称の「第」の後の数値が大きくなる程）、厚みが厚くなっている。本実施の形態では、第一半導体ウェーハ１０の厚みを「第一の厚み」とし、これと同様にして、第二半導体ウェーハ２０、第三半導体ウェーハ３０及び第四半導体ウェーハ４０の厚みについて「第二の厚み」、「第三の厚み」、「第四の厚み」とする。これらの厚みとしては、第一の厚みを４００μｍとし、第二〜第四の厚みは１００μｍずつ大きく形成することが例示できる。
【００１５】
続いて、本実施の形態に係る積層ウェーハの製造方法について、図２〜図５を参照して説明する。図２は、厚み違い半導体デバイスチップ形成ステップの説明図、図３及び図４は、半導体デバイスチップ接着ステップの説明図、図５は、薄化ステップの説明図である。なお、図２〜図５に示す各ステップは、あくまでも一例に過ぎず、この構成に限定されるものではない。
【００１６】
まず、図２に示すように、厚み違い半導体デバイスチップ形成ステップを実施する。このステップでは、第一〜第四半導体ウェーハ１０、２０、３０、４０それぞれに対して分割ステップを実施するものである。第一半導体ウェーハ１０に対する分割ステップでは、最初に、第一半導体ウェーハ１０における第一基板１１の裏面１１ｂと環状フレームＦとにダイシングテープＤＴを貼着し、第一半導体ウェーハ１０を環状フレームＦで支持する。そして、ダイシングテープＤＴが貼着された状態の第一半導体ウェーハ１０を切削装置（不図示）のテーブルＴ上に載置してから、切削すべき第一分割予定ライン１２を検出する。この検出結果に基づき、切削装置（不図示）の切削ブレードＢＬを第一分割予定ライン１２に沿って位置付ける。そして、切削ブレードＢＬの下端がダイシングテープＤＴの厚み方向中間に達するように位置付けてから、高速回転する切削ブレードＢＬと、第一半導体ウェーハ１０とを第一分割予定ライン１２の延在方向に相対移動する。これにより、第一半導体ウェーハ１０がフルカットで切削加工され、第一半導体ウェーハ１０が全ての第一分割予定ライン１２に沿って複数の第一半導体デバイスチップ１５に分割される。各第一半導体デバイスチップ１５は、第一半導体デバイス１３を１体ずつ含んで形成される。
【００１７】
厚み違い半導体デバイスチップ形成ステップにおいて、第二〜第四半導体ウェーハ２０、３０、４０それぞれに対する分割ステップは、第一半導体ウェーハ１０に対する分割ステップと同様の要領で行われる。従って、図２において、第一半導体ウェーハ１０の各構成に符号に対し、対応する第二〜第四半導体ウェーハ２０、３０、４０の各構成の符号を括弧内に併記することで、それらの分割ステップの説明を省略する。なお、第二〜第四半導体ウェーハ２０、３０、４０においては、複数の第二〜第四半導体デバイスチップ２５、３５、４５が分割して形成され、第一〜第四半導体デバイスチップ１５、２５、３５、４５の厚みが、第一〜第四の厚みとして形成される。また、第一〜第四半導体ウェーハ１０、２０、３０、４０の分割ステップの順序は、特に限定されるものでなく、第四半導体ウェーハ４０から降順に分割ステップを行う等、任意で決定される。
【００１８】
厚み違い半導体デバイスチップ形成ステップを実施した後、図３に示すように、半導体デバイスチップ接着ステップを実施する。このステップでは、先ず、平板形状のガラス板からなる薄板基板としてのサブストレート１００の支持面１０１（図３中上面）に仮接着剤シート１０２を貼付する。仮接着剤シート１０２の両面には、ＵＶ照射や加熱等を行うことによって、接着力を失う性質を有する仮接着剤がそれぞれ積層されている。
【００１９】
半導体デバイスチップ接着ステップでは、仮接着剤シート１０２の貼付後、ダイシングテープＤＴ（図２参照）から剥離した第一〜第四半導体デバイスチップ１５、２５、３５、４５の裏面１５ｂ、２５ｂ、３５ｂ、４５ｂ側を保持ヘッドＨで保持してサブストレート１００に接着する。ここで、第一〜第四半導体デバイスチップ１５、２５、３５、４５の接着は、以下に述べる第一〜第四の接着ステップを順に行うことによって実施する。
【００２０】
図３Ａは、第一の接着ステップの説明図である。第一の接着ステップは、第一半導体デバイスチップ１５の裏面１５ｂ側を保持ヘッドＨで保持する。そして、サブストレート１００上の仮接着剤シート１０２に対し、第一半導体デバイスチップ１５の表面１５ａ側（第一半導体デバイス１３側）を押圧して接着する。
【００２１】
図４は、半導体デバイスチップの接着位置を説明するための平面図である。本実施の形態では、第一〜第四半導体デバイスチップ１５、２５、３５、４５の平面形状及び大きさは同一とし、それらと第一〜第四半導体デバイス１３、２３、３３、４３（図４では不図示、図３参照）との平面形状及び大きさも同一とする。図４に示すように、サブストレート１００上において、第一〜第四半導体デバイスチップ１５、２５、３５、４５がＸ方向及びＹ方向に所定間隔に整列載置された状態で接着される。第一の接着ステップで接着される第一半導体デバイスチップ１５は、Ｘ方向及びＹ方向の両方向において、第一半導体デバイスチップ１５（第一半導体デバイス１３）の大きさより若干大きい間隔をもって点在して配置される。Ｘ方向に並ぶ第一半導体デバイスチップ１５の間隔は、それらの間に第二半導体デバイスチップ２５を配置し得るように設定されている。また、Ｙ方向に並ぶ第一半導体デバイスチップ１５の間隔は、それらの間に第四半導体デバイスチップ４５を配置し得るように設定されている。
【００２２】
ここで、保持ヘッドＨは、平面視で第一半導体デバイスチップ１５を全体的に覆うことができる平面サイズとされ、その形状は円形とされる。保持ヘッドＨは、平面視での中心位置に対し、第一半導体デバイスチップ１５の中心位置を概略位置合わせした状態で保持する。また、保持ヘッドＨは、本実施の形態では、第一半導体デバイスチップ１５をサブストレート１００上に接着するときに、Ｘ方向、Ｙ方向及び対角線方向の８方向に隣り合う第二〜第四半導体デバイスチップ２５、３５、４５の接着予定領域に平面視で重なる大きさに形成されている。
【００２３】
このような保持ヘッドＨで第一の接着ステップを実施すると、第一半導体デバイスチップ１５の間隔を上述のように設定したので、２枚目以降の第一半導体デバイスチップ１５を接着する際、保持ヘッドＨが他の隣り合う第一半導体デバイスチップ１５に平面視で重ならなくなる。これにより、第一の接着ステップにおいて、サブストレート１００に既に接着された第一半導体デバイスチップ１５に保持ヘッドＨが接触することを回避でき、第一半導体デバイスチップ１５が損傷しなくなる。
【００２４】
第一の接着ステップを実施した後、図３Ｂに示すように、第二の接着ステップを実施する。図３Ｂは、第二の接着ステップの説明図である。このステップでは、第二半導体デバイスチップ２５の裏面２５ｂ側を保持ヘッドＨで保持してから、サブストレート１００上の仮接着剤シート１０２に対し、第二半導体デバイスチップ２５の表面２５ａ側を押圧して接着する。図４にも示すように、第二半導体デバイスチップ２５は、Ｘ方向に並ぶ第一半導体デバイスチップ１５間に配置されて接着される。第二半導体デバイスチップ２５の第二の厚みは、第一半導体デバイスチップ１５の第一の厚みより厚いので、第二半導体デバイスチップ２５を保持して接着する保持ヘッドＨは既に接着された第一半導体デバイスチップ１５と離間して非接触となる。
【００２５】
第二の接着ステップにおいて、第二半導体デバイスチップ２５のＸ方向及びＹ方向の間隔は、第一半導体デバイスチップ１５と同様として整列配置される。従って、Ｘ方向に並ぶ第二半導体デバイスチップ２５の間隔は、それらの間に第一半導体デバイスチップ１５を配置し得るように設定されている。また、Ｙ方向に並ぶ第二半導体デバイスチップ２５の間隔は、それらの間に第三半導体デバイスチップ３５を配置し得るように設定されている。
【００２６】
第二の接着ステップを実施した後、図３Ｃに示すように、第三の接着ステップを実施する。図３Ｃは、第三の接着ステップの説明図である。このステップでは、第三半導体デバイスチップ３５の裏面３５ｂ側を保持ヘッドＨで保持してから、サブストレート１００上の仮接着剤シート１０２に対し、第三半導体デバイスチップ３５の表面３５ａ側を押圧して接着する。図４に示すように、第三半導体デバイスチップ３５は、Ｙ方向に並ぶ第二半導体デバイスチップ２５間に配置されて接着される。図３Ｃに戻り、第三半導体デバイスチップ２５の第三の厚みは、第一半導体デバイスチップ１５の第一の厚み及び第二半導体デバイスチップ２５の第二の厚みより厚くなる。従って、第三半導体デバイスチップ３５を保持して接着する保持ヘッドＨは、既に接着された第一半導体デバイスチップ１５及び第二半導体デバイスチップ２５と離間して非接触となる。
【００２７】
第三の接着ステップにおいて、第三半導体デバイスチップ３５のＸ方向及びＹ方向の間隔は、第一半導体デバイスチップ１５及び第二半導体デバイスチップ２５と同様として整列配置される。Ｘ方向に並ぶ第三半導体デバイスチップ３５の間隔は、それらの間に第四半導体デバイスチップ４５を配置し得るように設定されている。また、Ｙ方向に並ぶ第三半導体デバイスチップ３５の間隔は、それらの間に第二半導体デバイスチップ２５を配置し得るように設定されている。
【００２８】
第三の接着ステップを実施した後、図３Ｄに示すように、第四の接着ステップを実施する。図３Ｄは、第四の接着ステップの説明図である。このステップでは、第四半導体デバイスチップ４５の裏面４５ｂ側を保持ヘッドＨで保持してから、サブストレート１００上の仮接着剤シート１０２に対し、第四半導体デバイスチップ３５の表面３５ａ側を押圧して接着する。図４に示すように、第四半導体デバイスチップ４５は、Ｘ方向に並ぶ第三半導体デバイスチップ３５間であって、Ｙ方向に並ぶ第一半導体デバイスチップ１５間に配置されて接着される。図３Ｄに戻り、第四半導体デバイスチップ４５の第四の厚みは、上述した第一〜第三の厚みより厚くなる。従って、第四半導体デバイスチップ４５を保持して接着する保持ヘッドＨは、既に接着された第一〜第三半導体デバイスチップ１５、２５、３５と非接触となる。
【００２９】
第四の接着ステップにおいて、第四半導体デバイスチップ４５のＸ方向及びＹ方向の間隔は、第一〜第三半導体デバイスチップ１５、２５、３５と同様として整列配置される。従って、Ｘ方向に並ぶ第四半導体デバイスチップ４５の間隔は、それらの間に第三半導体デバイスチップ３５を配置し得るように設定されている。また、Ｙ方向に並ぶ第四半導体デバイスチップ４５の間隔は、それらの間に第一半導体デバイスチップ１５を配置し得るように設定されている。第四の接着ステップが完了することで、半導体デバイスチップ接着ステップの実施も完了する。なお、半導体デバイスチップ接着ステップの完了時点では、第一〜第四半導体デバイスチップ１５、２５、３５、４５の裏面１５ｂ、２５ｂ、３５ｂ、４５ｂの高さ位置が相違したものとなる。
【００３０】
半導体デバイスチップ接着ステップを実施した後、図５に示すように、薄化ステップを実施する。このステップでは、まず、研削装置（不図示）の保持テーブルＴＢ上に各半導体デバイスチップ１５、２５、３５、４５が接着されたサブストレート１００が保持される。また、保持テーブルＴＢに保持されたサブストレート１００の上方に研削手段ＧＲが位置付けられる。そして、回転する保持テーブルＴＢに対し、研削手段ＧＲの研削砥石ＧＳが回転しながら近付けられる。これにより、研削砥石ＧＳと各半導体デバイスチップ１５、２５、３５、４５とが回転接触することで各半導体デバイスチップ１５、２５、３５、４５の裏面１５ｂ、２５ｂ、３５ｂ、４５ｂが所定の仕上げ厚みまで研削されて面一に薄化される。薄化ステップが完了することで、サブストレート１００上に所定間隔で離間して複数の各半導体デバイスチップ１５、２５、３５、４５が整列配設された積層ウェーハ５０が形成される。
【００３１】
図６は、ベースウェーハ接着ステップの説明図である。薄化ステップの実施によって積層ウェーハ５０の形成が完了した後、ベースウェーハ接着ステップを実施する。このステップでは、図６に示すように、積層ウェーハ５０をベースウェーハ６０に対して接着する。ベースウェーハ６０は、円板状の基台６１の表面６１ａに整列配置された複数の半導体デバイス６３を備えている。各半導体デバイス６３は、図４のようにＸ方向及びＹ方向に並ぶ第一〜第四半導体デバイスチップ１５、２５、３５、４５を１枚ずつ積層し得る平面サイズに設けられている。
【００３２】
ベースウェーハ接着ステップでは、先ず、ベースウェーハ６０における基台６１の表面６１ａ側に永久接着剤６５を塗布する。永久接着剤６５は、後工程や製品としての使用時においても接着状態を確保できる接着特性を有する。次に、真空中において、積層ウェーハ５０における第一〜第四半導体デバイスチップ１５、２５、３５、４５の裏面１５ｂ、２５ｂ、３５ｂ、４５ｂ側を、ベースウェーハ６０における基台６１の表面６１ａ側（永久接着剤６５側）に対面させる。次いで、積層ウェーハ５０とベースウェーハ６０とのアライメントを行い、第一〜第四半導体デバイスチップ１５、２５、３５、４５に対し、半導体デバイス６３が上下方向に整列して対応した状態に位置付ける。
【００３３】
この状態から、積層ウェーハ５０及びベースウェーハ６０を永久接着剤６５で貼り合わせて積層させる。なお、永久接着剤６５による接着に代えて、積層ウェーハ５０及びベースウェーハ６０の何れか一方にＳｉＯ膜を形成する一方、何れか他方にＳｉ膜を形成し、これらを化学結合により接合するＳｉＯ−Ｓｉ結合により貼り合わせを行ってもよい。また、永久接着剤６５を使用せずに常温接合によって貼り合わせを行ってもよい。
【００３４】
積層ウェーハ５０及びベースウェーハ６０を貼り合わせて貼り合わせウェーハを形成し、この貼り合わせウェーハからサブストレート１００を剥離した後、貫通電極等の形成によって第一〜第四半導体デバイスチップ１５、２５、３５、４５と半導体デバイス６３とが電気的に接続される。次いで、ベースウェーハ６０の裏面６１ｂを研削して所定の仕上げ厚みにした後、研磨して平坦化する。その後、ベースウェーハ６０の分割予定ライン６２に沿って分割する分割ステップを行うことで、半導体デバイス６３に第一〜第四半導体デバイスチップ１５、２５、３５、４５が積層された個々の積層デバイスが形成される。
【００３５】
分割予定ライン６２に沿う分割ステップは、種々の加工方法を採用することができ、例えば、高速回転する切削ブレードによるフルカットでの切削加工を行うことができる。そのほかには、レーザビームを照射するアブレーション加工によるフルカット、切削加工やアブレーション加工によるハーフカット後ブレーキング装置を使用する割断、貼り合わせウェーハ内に改質層を形成した後、ブレーキング装置を使用する割断等で貼り合わせウェーハを個々の積層デバイスに分割するようにしてもよい。ここで、アブレーションとは、レーザビームの照射強度が所定の加工閾値以上になると、固体表面で電子、熱的、光科学的及び力学的エネルギーに変換され、その結果、中性原子、分子、正負のイオン、ラジカル、クラスタ、電子、光が爆発的に放出され、固体表面がエッチングされる現象をいう。
【００３６】
以上のように、本実施の形態に係る積層ウェーハの製造方法では、厚みがそれぞれ異なる第一〜第四半導体デバイスチップ１５、２５、３５、４５を形成し、第一〜第四の接着ステップによって厚みが薄い半導体デバイスチップ１５、２５、３５、４５から順に接着を行っている。このとき、隣り合う半導体デバイスチップ１５、２５、３５、４５の厚みが異なっているので、接着時に保持ヘッドＨが既に接着された近傍の半導体デバイスチップ１５、２５、３５、４５に接触することを回避することができる。これにより、隣り合う半導体デバイスチップ１５、２５、３５、４５のクリアランスを極めて小さくする等、クリアランスの設定の自由度を高め、所望のクリアランスとして整列配置することができる。この結果、半導体デバイスチップ１５、２５、３５、４５を狭い範囲に密集させることができ、ベースウェーハ６０の半導体デバイス６３を小型化する、或いは、半導体デバイス６３に積層可能な半導体デバイスチップ１５、２５、３５、４５の枚数を増やすことができる。
【００３７】
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状、方向などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
【００３８】
例えば、上記実施の形態では、半導体デバイスチップ１５、２５、３５、４５の厚みを第一〜第四の厚みの４種類としたが、これに限られるものでなく、少なくとも２種類であれば適宜増減してもよい。ここで、２種類の厚み、すなわち、第一の厚みを有する第一半導体デバイスチップ１５と、第二の厚みを有する第二半導体デバイスチップ２５で半導体デバイスチップ接着ステップを行う場合、図７に示すようになる。図７は、変形例に係る半導体デバイスチップ接着ステップの説明図であり、その半導体デバイスチップの接着位置を説明するための平面図である。
【００３９】
図７の変形例では、第一半導体デバイスチップ１５と第二半導体デバイスチップ２５とがＸ方向に交互に並び、且つ、Ｙ方向にも交互に並んで整列配置されている。図７では、それら半導体デバイスチップ１５、２５を見分け易くするため、便宜上、第二半導体デバイスチップ２５に網点を施す。第一半導体デバイスチップ１５は、Ｘ方向及びＹ方向の両方向において、第一半導体デバイスチップ１５の大きさより若干大きい間隔をもって点在して配置され、その両方向に並ぶ第一半導体デバイスチップ１５の間に第二半導体デバイスチップ２５が配置される。
【００４０】
変形例においても、第一半導体デバイスチップ１５を接着する第一の接着ステップを実施した後、第二半導体デバイスチップ２５を接着する第二の接着ステップを実施する。
従って、第二半導体デバイスチップ２５を保持して接着する保持ヘッドＨが既に接着された第一半導体デバイスチップ１５と非接触となる。
【００４１】
ここで、各接着ステップにおいて、斜め方向に隣り合う半導体デバイスチップ１５、２５では、後に接着される方の半導体デバイスチップ１５、２５を保持する保持ヘッドＨが先に接着された半導体デバイスチップ１５、２５に接近することとなる。このため、Ｘ方向に並ぶ第一半導体デバイスチップ１５と第二半導体デバイスチップ２５との最も狭い隙間Ｓ１より、Ｙ方向に並ぶそれらの隙間Ｓ２の方が大きく設定され、既に接着された半導体デバイスチップ１５、２５に保持ヘッドＨが接触することを回避することができる。
【００４２】
また、図８Ａに示すように、半導体デバイスチップ接着ステップでは、薄板基板としてサブストレート１００（図３参照）に替えてベースウェーハ６０を用いてもよく、このベースウェーハ６０に、各半導体デバイスチップ１５、２５、３５、４５を永久接着剤６７によって接着してもよい。更に、図８Ｂに示すように、半導体デバイスチップ接着ステップでは、各半導体デバイスチップ１５、２５、３５、４５の裏面１５ｂ、２５ｂ、３５ｂ、４５ｂ側をベースウェーハ６０に永久接着剤６７によって接着してもよい。
【００４３】
また、上記貼り合わせウェーハ５０では、各半導体デバイスチップ１５、２５、３５、４５を複数回積層させてデバイスを多層構造としてもよい。
【００４４】
また、上記の実施の形態においては、上記各ステップは別々の装置で実施されてもよいし、同一の装置で実施されてもよい。
【産業上の利用可能性】
【００４５】
以上説明したように、本発明は、複数の半導体デバイスが積層された積層デバイスを形成する際に有用であり、整列配置させる半導体デバイスチップのクリアランスの自由度を高めることができるという効果を有する。
【符号の説明】
【００４６】
１３  第一半導体デバイス（半導体デバイス）
１５  第一半導体デバイスチップ（半導体デバイスチップ）
１５ａ  表面
１５ｂ  裏面
２３  第二半導体デバイス（半導体デバイス）
２５  第二半導体デバイスチップ（半導体デバイスチップ）
２５ａ  表面
２５ｂ  裏面
３３  第三半導体デバイス（半導体デバイス）
３５  第三半導体デバイスチップ（半導体デバイスチップ）
３５ａ  表面
３５ｂ  裏面
４３  第四半導体デバイス（半導体デバイス）
４５  第四半導体デバイスチップ（半導体デバイスチップ）
４５ａ  表面
４５ｂ  裏面
５０  積層ウェーハ
１００  サブストレート（薄板基板）
Ｈ  保持ヘッド
【図１】
2017050408.tif 000003
【図２】
2017050408.tif 000004
【図３】
2017050408.tif 000005
【図４】
2017050408.tif 000006
【図５】
2017050408.tif 000007
【図６】
2017050408.tif 000008
【図７】
2017050408.tif 000009
【図８】
2017050408.tif 000010