(57)【要約】【課題】半導体装置の耐湿性を向上させる。【解決手段】半導体装置は、半導体チップと、透明で耐湿性を有し、前記半導体チップの側面に垂直な第１の面及び前記第１の面と反対側の第２の面のうち少なくとも一方の面、並びに、前記側面を覆う保護部材とを備える。電子機器は、前記半導体装置と、前記信号処理部とを備える。本技術は、例えば、撮像素子、撮像素子を備える電子機器に適用することができる。【選択図】図１
2017183635.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
透明で耐湿性を有し、前記半導体チップの側面に垂直な第１の面及び前記第１の面と反対側の第２の面のうち少なくとも一方の面、並びに、前記側面を覆う保護部材と
を備える半導体装置。
【請求項２】
前記第１の面及び前記第２の面のうち前記保護部材で覆われていない面側から形成されている配線層を
さらに備える請求項１に記載の半導体装置。
【請求項３】
前記保護部材で覆われていない面側において前記半導体チップと前記保護部材との接着部を覆う保護膜を
さらに備える請求項２に記載の半導体装置。
【請求項４】
前記第１の面及び前記第２の面の両方が前記保護部材で覆われており、
前記保護部材の前記第２の面側から形成されている配線層を
さらに備える請求項１に記載の半導体装置。
【請求項５】
前記第１の面及び前記側面と前記保護部材との間に隙間が設けられている
請求項４に記載の半導体装置。
【請求項６】
前記保護部材は、ガラス製である
請求項１に記載の半導体装置。
【請求項７】
前記半導体チップは、撮像素子を構成する
請求項１に記載の半導体装置。
【請求項８】
透明で耐湿性を有する第１の基板の所定の面に、半導体チップを挿入するための複数の溝を形成する溝形成工程と、
複数の前記半導体チップを各前記溝内に接着する第１の接着工程と、
各前記半導体チップ及び前記基板のうち少なくとも一方を低背化することにより、各前記半導体チップの高さと前記基板の前記所定の面の高さを合わせる低背化工程と
を含む半導体装置の製造方法。
【請求項９】
前記低背化工程以降に、前記基板の前記所定の面側から各前記半導体チップの配線層を形成する配線工程を
さらに含む請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記低背化工程以降に、前記第１の基板の前記所定の面において各前記半導体チップの周囲に保護膜を形成する保護膜形成工程を
さらに含む請求項８に記載の半導体装置の製造方法。
【請求項１１】
前記低背化工程以降に、
前記第１の基板の前記所定の面に、前記第１の基板と同じ部材からなる第２の基板を接着する第２の接着工程と、
前記第２の基板側から各前記半導体チップの配線層を形成する配線工程と
をさらに含む請求項８に記載の半導体装置の製造方法。
【請求項１２】
前記低背化工程以降に、隣接する前記半導体チップの間において前記第１の基板を切断し、個片化する切断工程を
さらに含む請求項８に記載の半導体装置の製造方法。
【請求項１３】
透明で耐湿性を有する第１の基板の所定の面に、複数の半導体チップを接着する第１の接着工程と、
前記第１の基板と同じ部材からなり、各前記半導体チップとの間に隙間をあけて各前記半導体チップを覆う複数の溝を備える第２の基板を、前記第１の基板の前記所定の面に接着する第２の接着工程と
を含む半導体装置の製造方法。
【請求項１４】
前記第２の接着工程以降に、前記第１の基板側から各前記半導体チップの配線層を形成する配線工程を
さらに含む請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記配線工程以降に、隣接する前記半導体チップの間において前記第１の基板及び前記第２の基板を切断し、個片化する切断工程を
さらに含む請求項１３に記載の半導体装置の製造方法。
【請求項１６】
透明で耐湿性を有し、所定の面に複数の溝が形成されている第１の基板と、
前記基板の各前記溝内に配置され、側面及び前記側面に垂直な第１の面が前記溝の内面により覆われている複数の半導体チップと
を備える集積基板。
【請求項１７】
前記第１の基板と同じ部材からなり、前記第１の基板の前記所定の面に接着され、各前記半導体チップの前記第１の面と反対側の第２の面を覆う第２の基板を
さらに備える請求項１６に記載の集積基板。
【請求項１８】
各前記半導体チップと前記第１の基板の前記溝との間に隙間が設けられている
請求項１７に記載の集積基板。
【請求項１９】
前記第１の基板は、ガラス製である
請求項１６に記載の集積基板。
【請求項２０】
半導体装置と、
前記半導体装置の信号を処理する信号処理部と
を備え、
前記半導体装置は、
半導体チップと、
透明で耐湿性を有し、前記半導体チップの側面に垂直な第１の面及び前記第１の面と反対側の第２の面のうち少なくとも一方の面、並びに、前記側面を覆う保護部材と
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、半導体装置、半導体装置の製造方法、集積基板、及び、電子機器に関し、特に、耐湿性を向上させるようにした半導体装置、半導体装置の製造方法、集積基板、及び、電子機器に関する。
【背景技術】
【０００２】
従来、ウエハのスクライブ領域に溝を設け、溝に保護膜を形成することにより、スクライブ後の半導体チップの側面を保護膜で保護し、防湿性能を向上させることが提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１５／１１１４１９号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の発明では、半導体チップの側面の一部が保護膜で覆われずに露出しており、そこから半導体チップの内部に水分が浸入するおそれがある。
【０００５】
そこで、本技術は、半導体装置の耐湿性を向上させるようにするものである。
【課題を解決するための手段】
【０００６】
本技術の第１の側面の半導体装置は、半導体チップと、透明で耐湿性を有し、前記半導体チップの側面に垂直な第１の面及び前記第１の面と反対側の第２の面のうち少なくとも一方の面、並びに、前記側面を覆う保護部材とを備える。
【０００７】
前記第１の面及び前記第２の面のうち前記保護部材で覆われていない面側から形成されている配線層をさらに設けることができる。
【０００８】
前記保護部材で覆われていない面側において前記半導体チップと前記保護部材との接着部を覆う保護膜をさらに設けることができる。
【０００９】
前記第１の面及び前記第２の面の両方を前記保護部材で覆い、前記保護部材の前記第２の面側から形成されている配線層をさらに設けることができる。
【００１０】
前記第１の面及び前記側面と前記保護部材との間に隙間を設けることができる。
【００１１】
前記保護部材を、ガラス製にすることができる。
【００１２】
前記半導体チップに、撮像素子を構成させることができる。
【００１３】
本技術の第２の側面の半導体装置の製造方法は、透明で耐湿性を有する第１の基板の所定の面に、半導体チップを挿入するための複数の溝を形成する溝形成工程と、複数の前記半導体チップを各前記溝内に接着する第１の接着工程と、各前記半導体チップ及び前記基板のうち少なくとも一方を低背化することにより、各前記半導体チップの高さと前記基板の前記所定の面の高さを合わせる低背化工程とを含む。
【００１４】
前記低背化工程以降に、前記基板の前記所定の面側から各前記半導体チップの配線層を形成する配線工程をさらに設けることができる。
【００１５】
前記低背化工程以降に、前記第１の基板の前記所定の面において各前記半導体チップの周囲に保護膜を形成する保護膜形成工程をさらに設けることができる。
【００１６】
前記低背化工程以降に、前記第１の基板の前記所定の面に、前記第１の基板と同じ部材からなる第２の基板を接着する第２の接着工程と、前記第２の基板側から各前記半導体チップの配線層を形成する配線工程とをさらに設けることができる。
【００１７】
前記低背化工程以降に、隣接する前記半導体チップの間において前記第１の基板を切断し、個片化する切断工程をさらに設けることができる。
【００１８】
本技術の第３の側面の半導体装置の製造方法は、透明で耐湿性を有する第１の基板の所定の面に、複数の半導体チップを接着する第１の接着工程と、前記第１の基板と同じ部材からなり、各前記半導体チップとの間に隙間をあけて各前記半導体チップを覆う複数の溝を備える第２の基板を、前記第１の基板の前記所定の面に接着する第２の接着工程とを含む。
【００１９】
前記第２の接着工程以降に、前記第１の基板側から各前記半導体チップの配線層を形成する配線工程をさらに設けることができる。
【００２０】
前記配線工程以降に、隣接する前記半導体チップの間において前記第１の基板及び前記第２の基板を切断し、個片化する切断工程をさらに設けることができる。
【００２１】
本技術の第４の側面の集積基板は、透明で耐湿性を有し、所定の面に複数の溝が形成されている第１の基板と、前記基板の各前記溝内に配置され、側面及び前記側面に垂直な第１の面が前記溝の内面により覆われている複数の半導体チップとを備える。
【００２２】
前記第１の基板と同じ部材からなり、前記第１の基板の前記所定の面に接着され、各前記半導体チップの前記第１の面と反対側の第２の面を覆う第２の基板をさらに設けることができる。
【００２３】
各前記半導体チップと前記第１の基板の前記溝との間に隙間を設けることができる。
【００２４】
前記第１の基板を、ガラス製にすることができる。
【００２５】
本技術の第５の側面の電子機器は、半導体装置と、前記半導体装置の信号を処理する信号処理部とを備え、前記半導体装置は、半導体チップと、透明で耐湿性を有し、前記半導体チップの側面に垂直な第１の面及び前記第１の面と反対側の第２の面のうち少なくとも一方の面、並びに、前記側面を覆う保護部材とを備える。
【００２６】
本技術の第１の側面においては、半導体チップの側面に垂直な第１の面及び前記第１の面と反対側の第２の面のうち少なくとも一方の面、並びに、前記側面が保護部材により覆われる。
【００２７】
本技術の第２の側面においては、透明で耐湿性を有する第１の基板の所定の面に、半導体チップを挿入するための複数の溝が形成され、複数の前記半導体チップが各前記溝内に接着され、各前記半導体チップ及び前記基板のうち少なくとも一方を低背化することにより、各前記半導体チップの高さと前記基板の前記所定の面の高さが合わせられる。
【００２８】
本技術の第３の側面においては、透明で耐湿性を有する第１の基板の所定の面に、複数の半導体チップが接着され、前記第１の基板と同じ部材からなり、各前記半導体チップとの間に隙間をあけて各前記半導体チップを覆う複数の溝を備える第２の基板が、前記第１の基板の前記所定の面に接着される。
【００２９】
本技術の第４の側面においては、各半導体チップの側面及び前記側面に垂直な第１の面が、第１の基板の溝の内面により覆われる。
【００３０】
本技術の第４の側面においては、電子機器の半導体チップの側面に垂直な第１の面及び前記第１の面と反対側の第２の面のうち少なくとも一方の面、並びに、前記側面が保護部材により覆われる。
【発明の効果】
【００３１】
本技術の第１の側面乃至第５の側面によれば、半導体装置の耐湿性を向上させることができる。
【００３２】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００３３】
【図１】本技術を適用した半導体装置の第１の実施の形態の断面の模式図である。
【図２】図１の半導体装置の製造方法を説明するための図である。
【図３】図１の半導体装置の製造方法を説明するための図である。
【図４】図１の半導体装置の製造方法を説明するための図である。
【図５】本技術を適用した半導体装置の第２の実施の形態の断面の模式図である。
【図６】本技術を適用した半導体装置の第３の実施の形態の断面の模式図である。
【図７】本技術を適用した半導体装置の第４の実施の形態の断面の模式図である。
【図８】図７の半導体装置の製造方法を説明するための図である。
【図９】図７の半導体装置の製造方法を説明するための図である。
【図１０】本技術を適用した半導体装置の第５の実施の形態の断面の模式図である。
【図１１】図１０の半導体装置の製造方法を説明するための図である。
【図１２】図１０の半導体装置の製造方法を説明するための図である。
【図１３】図１０の半導体装置の製造方法を説明するための図である。
【図１４】図１０の半導体装置の製造方法を説明するための図である。
【図１５】本技術を適用した半導体装置の第６の実施の形態の断面の模式図である。
【図１６】図１５の半導体装置の製造方法を説明するための図である。
【図１７】本技術を適用した撮像素子の概略構成例を示すブロック図である。
【図１８】イメージセンサの使用例を示す図である。
【図１９】本技術を適用した電子機器の構成例を示すブロック図である。
【発明を実施するための形態】
【００３４】
以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
【００３５】
１．第１の実施の形態
２．第２の実施の形態（半導体装置の実装面において保護部材及び接着部を保護膜で覆った例）
３．第３の実施の形態（ＷＣＳＰチップを用いた例）
４．第４の実施の形態（半導体チップの全面を保護膜で覆った例）
５．第５の実施の形態（キャビティ構造の半導体装置に適用した第１の例）
６．第６の実施の形態（キャビティ構造の半導体装置に適用した第２の例）
７．本技術の適用例
８．変形例
【００３６】
＜１．第１の実施の形態＞
まず、図１乃至図４を参照して、本技術の第１の実施の形態について説明する。
【００３７】
｛半導体装置１００の構成例｝
図１は、本技術を適用した半導体装置１００の断面を模式的に示している。
【００３８】
半導体装置１００は、半導体チップ１０１、接着部１０２、保護部材１０３、再配線層１０４、ソルダマスク１０５、及び、半田ボール１０６を備える。
【００３９】
半導体チップ１０１は、半導体ダイ又は単にダイ（ｄｉｅ）とも呼ばれ、デバイス部１０１Ａ及び半導体基板１０１Ｂを備える。デバイス部１０１Ａは、例えば、半導体チップ１０１の主要な素子や回路等が形成される。例えば、半導体装置１００が撮像素子を構成する場合、フォトダイオード、トランジスタ、ゲート電極、カラーフィルタ、オンチップレンズ、配線等が、デバイス部１０１Ａに形成される。
【００４０】
半導体基板１０１Ｂは、例えば、シリコン基板からなり、デバイス部１０１Ａを支えるための支持基板等に用いられる。
【００４１】
半導体チップ１０１の基板に実装される面であって、側面に垂直な面である実装面と反対側の面（以下、デバイス部１０１Ａの表面と称する）及び側面は、ガラス製の保護部材１０３により完全に覆われている。半導体チップ１０１と保護部材１０３とは、例えば接着剤からなる接着部１０２により接着されている。
【００４２】
再配線層１０４は、半導体基板１０１Ｂを貫通し、デバイス部１０１Ａと半導体装置１００の実装面を接続する。なお、再配線層１０４が半導体基板１０１Ｂを貫通する部分において、再配線層１０４と半導体基板１０１Ｂとの間に絶縁部材が配置されるが、図１では、その絶縁部材の図示が省略されている。
【００４３】
ソルダマスク１０５は、半導体チップ１０１の実装面の再配線層１０４が形成されていない部分を覆い、実装面を保護する。
【００４４】
半田ボール１０６は、再配線層１０４のソルダマスク１０５から露出している部分に設けられている。
【００４５】
｛半導体装置１００の製造方法｝
次に、図２乃至図４を参照して、半導体装置１００の製造方法について説明する。
【００４６】
工程１において、半導体装置１００の保護部材１０３に用いられるガラス基板１５１に、半導体チップ１０１挿入用の複数の溝１５１Ａが形成される。溝１５１Ａの外周は、半導体チップ１０１の外周より若干大きく、溝１５１Ａの深さは、半導体チップ１０１のデバイス部１０１Ａの高さより深く、半導体チップ１０１全体の高さより浅い。
【００４７】
工程２において、ガラス基板１５１の各溝１５１Ａの内部に接着剤１５２が塗布される。
【００４８】
工程３において、ガラス基板１５１の各溝１５１Ａに、デバイス部１０１Ａの表面が溝１５１Ａの底面と対向するように半導体チップ１０１が挿入される。このとき、接着剤１５２が、半導体チップ１０１により押されて、溝１５１Ａの内面全体に広がり、接着部１０２を形成する。そして、半導体チップ１０１が、接着部１０２を介して、ガラス基板１５１の溝１５１Ａ内に接着される。
【００４９】
工程４において、半導体基板１０１Ｂが低背化される。すなわち、半導体基板１０１Ｂの表面がガラス基板１５１の表面と同じ高さになるように、半導体基板１０１Ｂの溝１５１Ａからはみ出している部分が除去される。これにより、各半導体基板１０１Ｂの側面及びデバイス部１０１Ａの表面が、溝１５１Ａの内面により覆われる。
【００５０】
なお、工程４において、例えば、半導体チップ１０１の半導体基板１０１Ｂとガラス基板１５１の両方を低背化することにより、半導体基板１０１Ｂの表面とガラス基板１５１の表面の高さを合わせるようにしてもよい。或いは、例えば、半導体チップ１０１の高さが溝１５１Ａの深さより低い場合には、ガラス基板１５１を低背化することにより、半導体基板１０１Ｂの表面とガラス基板１５１の表面の高さを合わせるようにしてもよい。
【００５１】
工程５において、再配線層１０４及びソルダマスク１０５が形成される。例えば、半導体チップ１０１の実装面とデバイス部１０１Ａとを接続するための再配線層１０４が、半導体チップ１０１の実装面（ガラス基板１５１で覆われていない面）側から形成される。なお、工程５において、例えば、再配線層１０４と半導体基板１０１Ｂとの間に配置される絶縁部材が形成された後、再配線層１０４が形成されるが、図３では、絶縁部材の図示は省略されている。また、半導体チップ１０１の実装面の再配線層１０４が形成されていない部分にソルダマスク１０５が形成される。
【００５２】
工程６において、半導体装置１００を基板に実装するための半田ボール１０６が、再配線層１０４の表面に設けられる。
【００５３】
工程７において、必要に応じて、ガラス基板１５１が低背化される。すなわち、ガラス基板１５１の底面側が低背化され、ガラス基板１５１が薄くされる。なお、この工程７は、行わなくてもよい。また、工程７を、工程４と工程５との間に行うようにしてもよい。
【００５４】
工程８において、ダイシングが行われる。すなわち、隣接する半導体チップ１０１の間において、ガラス基板１５１が切断され、半導体装置１００が個片化される。
【００５５】
なお、以上の工程を１つの企業や工場で行うようにしてもよいし、複数の企業や工場で分担して行うようにしてもよい。例えば、工程４又は工程７までを１つの企業や工場で行い、その段階で得られる複数の半導体チップ１０１が設けられた基板（集積基板）を出荷し、以降の工程を他の企業や工場で行うようにしてもよい。
【００５６】
以上のように、半導体装置１００の側面及びデバイス部１０１Ａの表面が完全に保護部材１０３で覆われているため、半導体装置１００内への水分の浸入を防ぐ性能、言い換えれば耐湿性が向上する。また、保護部材１０３により、半導体装置１００の表面に傷がつきにくくなる。従って、例えば、半導体装置１００を、一般的な半導体パッケージに封止せずに、そのまま電子基板上に実装して電子機器として使用することも可能である。
【００５７】
また、工程８（ダイシング工程）において、切断部分がガラス基板１５１のみとなるため、加工性に優れ、半導体装置１００の品質が向上する。
【００５８】
＜２．第２の実施の形態＞
次に、図５を参照して、本技術の第２の実施の形態について説明する。
【００５９】
図５は、本技術を適用した半導体装置２００の断面を模式的に示している。なお、図中、図１と対応する部分には、同じ符号を付してある。
【００６０】
半導体装置２００は、図１の半導体装置１００と比較して、半導体装置２００の実装面に保護膜２０１が形成されている点が異なる。保護膜２０１は、例えば、ＳｉＮの膜からなり、接着部１０２及び保護部材１０３の半導体装置２００の実装面（保護部材１０３で覆われていない面）側の面を完全に覆っている。
【００６１】
この保護膜２０１は、例えば、図３の工程４又は工程５の後に、ガラス基板１５１の溝が形成されている面において、各半導体チップ１０１の周囲（各半導体チップ１０１の間）に形成される。
【００６２】
これにより、半導体装置２００の実装面からの水分の浸入を抑制することができ、耐湿性がさらに向上する。
【００６３】
なお、保護膜２０１は、半導体装置２００の実装面において、少なくとも接着部１０２を完全に覆っていればよく、必ずしも保護部材１０３を完全に覆っている必要はない。
【００６４】
＜３．第３の実施の形態＞
次に、図６を参照して、本技術の第３の実施の形態について説明する。
【００６５】
図６は、本技術を適用した半導体装置３００の断面を模式的に示している。なお、図中、図１と対応する部分には、同じ符号を付してある。
【００６６】
半導体装置３００は、図１の半導体装置１００と比較して、半導体チップ１０１の代わりに半導体チップ３０１が設けられている点が異なる。
【００６７】
半導体チップ３０１は、ＷＣＳＰ（Wafer Level Chip Scale Package）技術を用いて製造されたチップであり、カバーガラス３０１Ａ、デバイス部３０１Ｂ、及び、半導体基板３０１Ｃが積層されている。すなわち、半導体チップ３０１は、半導体チップ１０１と比較して、デバイス部３０１Ｂの表面が、カバーガラス３０１Ａにより覆われ、保護されている点が異なる。
【００６８】
そして、半導体チップ３０１の側面及びカバーガラス３０１Ａの表面が、保護部材１０３により完全に覆われており、耐水性が向上する。
【００６９】
なお、上述した第２の実施の形態のように、接着部１０２及び保護部材１０３の半導体装置３００の実装面側の面を覆う保護膜を設けるようにしてもよい。
【００７０】
＜４．第４の実施の形態＞
次に、図７乃至図９を参照して、本技術の第４の実施の形態について説明する。
【００７１】
｛半導体装置４００の構成例｝
図７は、本技術を適用した半導体装置４００の断面を模式的に示している。なお、図中、図１と対応する部分には、同じ符号を付してある。
【００７２】
半導体装置４００は、図１の半導体装置１００と比較して、再配線層１０４及びソルダマスク１０５の代わりに、接着部４０１、保護部材４０２、及び、再配線層４０３が形成されている点が異なる。
【００７３】
具体的には、半導体チップ１０１の実装面が、例えば接着剤からなる接着部４０１を介して、ガラス製の保護部材４０２により覆われている。保護部材４０２は、半導体チップ１０１の実装面だけでなく、接着部１０２及び保護部材１０３の半導体装置４００の実装面側の面も覆っている。
【００７４】
再配線層４０３は、半導体基板１０１Ｂ、接着部４０１、及び、保護部材４０２を貫通し、デバイス部１０１Ａと半導体装置４００の実装面を接続する。
【００７５】
半田ボール１０６は、再配線層４０３の保護部材４０２から露出している部分に設けられている。
【００７６】
｛半導体装置４００の製造方法｝
次に、図８及び図９を参照して、半導体装置４００の製造方法について説明する。
【００７７】
なお、工程１乃至工程４までは、図２及び図３を参照して上述した半導体装置１００の工程１乃至工程４と同様である。
【００７８】
工程５において、ガラス基板１５１の半導体基板１０１Ｂが露出している側（溝１５１Ａが形成されている側）の面に、接着材が塗布され、接着部４０１が形成される。そして、接着部４０１の上に、半導体装置４００の保護部材４０２に用いられるガラス基板４５１が貼り合わされる。これにより、接着部４０１を介してガラス基板１５１とガラス基板４５１が接着され、各半導体チップ１０１は、周囲をガラス基板１５１及びガラス基板４５１により覆われる。
【００７９】
工程６において、ガラス基板４５１が低膜化される。
【００８０】
工程７において、再配線層４０３が形成される。例えば、半導体装置４００の実装面とデバイス部１０１Ａとを接続するための再配線層４０３が、ガラス基板４５１側から形成される。
【００８１】
工程８において、半導体装置４００を基板に実装するための半田ボール１０６が、再配線層４０３の表面に設けられる。
【００８２】
工程９において、図４の工程７と同様に、必要に応じて、ガラス基板１５１が低背化され、ガラス基板１５１が薄くされる。なお、この工程９は、行わなくてもよい。また、工程９を、工程６と工程７との間に行うようにしてもよい。
【００８３】
工程１０において、ダイシングが行われる。すなわち、隣接する半導体チップ１０１の間において、ガラス基板１５１及びガラス基板４５１が切断され、半導体装置４００が個片化される。
【００８４】
なお、以上の工程を１つの企業や工場で行うようにしてもよいし、複数の企業や工場で分担して行うようにしてもよい。例えば、工程５、工程６、工程８又は工程９までを１つの企業や工場で行い、その段階で得られる複数の半導体チップ１０１が設けられた基板（集積基板）を出荷し、以降の工程を他の企業や工場で行うようにしてもよい。
【００８５】
以上のように、半導体装置４００は、周囲がほぼ完全に保護部材１０３及び保護部材４０２で覆われているため、耐水性がさらに向上する。
【００８６】
また、ダイシング工程において、切断部分がガラス基板１５１及びガラス基板４５１のみとなるため、加工性に優れ、半導体装置１００の品質が向上する。
【００８７】
＜５．第５の実施の形態＞
次に、図１０乃至図１４を参照して、本技術の第５の実施の形態について説明する。
【００８８】
｛半導体装置５００ａの構成例｝
図１０は、本技術を適用した半導体装置５００ａの断面を模式的に示している。なお、図中、図７と対応する部分には、同じ符号を付してある。
【００８９】
半導体装置５００ａは、図７の半導体装置４００と比較して、保護部材１０３、接着部４０１、保護部材４０２、及び、再配線層４０３の代わりに、保護部材５０１、接着部５０３、保護部材５０４、及び、再配線層５０５が追加され、接着部１０２が削除され、隙間５０２が設けられている点が異なる。
【００９０】
半導体装置５００ａは、半導体チップ１０１と保護部材５０１の間に隙間５０２が設けられた、いわゆるキャビティ構造の半導体装置である。
【００９１】
半導体装置５００ａにおいては、半導体チップ１０１のデバイス部１０１Ａの表面が、全てガラス製の保護部材５０１により覆われておいて、半導体チップ１０１の側面の上端部を除く略全てが保護部材５０１により覆われている。また、接着部５０３を介して、半導体チップ１０１の実装面にガラス製の保護部材５０４が接着されており、半導体チップ１０１の実装面が、全て保護部材５０４により覆われている。また、保護部材５０４は、隙間５０２を塞ぐとともに、保護部材５０１の半導体装置５００ａの実装面側の面も全て覆っている。
【００９２】
再配線層５０５は、半導体基板１０１Ｂ、接着部５０３、及び、保護部材５０４を貫通し、デバイス部１０１Ａと半導体装置５００ａの実装面を接続する。
【００９３】
半田ボール１０６は、再配線層５０５の保護部材５０４から露出している部分に設けられている。
【００９４】
｛半導体装置５００ａの製造方法｝
次に、図１１乃至図１４を参照して、半導体装置５００ａの製造方法について説明する。
【００９５】
工程１において、ガラス基板５５１の上面に接着剤５５２が塗布される。
【００９６】
工程２において、半導体チップ１０１のデバイス部１０１Ａ側の面が、接着剤５５２を介して、ガラス基板５５１に貼り合わされる。
【００９７】
工程３において、半導体チップ１０１の半導体基板１０１Ｂが低背化される。
【００９８】
工程４において、半導体装置５００ａの保護部材５０４に用いられるガラス基板５５３の上面に接着剤５５４が塗布される。
【００９９】
工程５において、半導体チップ１０１の半導体基板１０１Ｂ側の面が、接着剤５５４を介して、ガラス基板５５３に貼り合わされる。
【０１００】
工程６において、ガラス基板５５１及び接着剤５５２が除去される。
【０１０１】
工程７において、ガラス基板５５３の接着面において、各半導体チップ１０１の間に接着剤５５４がポッティングされる。
【０１０２】
工程８において、半導体装置５００ａの保護部材５０１に用いられるガラス基板５５５が、接着剤５５４を介して、ガラス基板５５３に貼り合わされる。ここで、ガラス基板５５５には、各半導体チップ１０１が挿入される溝が形成されている。この溝により、半導体チップ１０１の側面及びデバイス部１０１Ａの表面がガラス基板５５５で覆われるとともに、半導体チップ１０１とガラス基板５５５の間に隙間５０２が形成される。
【０１０３】
また、工程７において、各半導体チップ１０１の間に接着剤５５４をポッティングすることにより、ガラス基板５５３とガラス基板５５５の間の接着材５５４の厚みが、ガラス基板５５３と半導体チップ１０１の間の接着材５５４の厚みより大きくなる。その結果、半導体チップ１０１の側面の半導体基板１０１Ｂ側の端部において、ガラス基板５５５（保護部材５０１）により覆われない部分が生じる。
【０１０４】
工程９において、ガラス基板５５３が低背化される。なお、工程９の図は、工程８の図と比較して、上下が逆になっている。
【０１０５】
工程１０において、再配線層５０５が形成される。例えば、半導体装置５００ａの実装面とデバイス部１０１Ａとを接続するための再配線層５０５が、ガラス基板５５３側から形成される。
【０１０６】
工程１１において、半導体装置５００ａを基板に実装するための半田ボール１０６が、再配線層５０５の表面に設けられる。
【０１０７】
工程１２において、ダイシングが行われる。すなわち、隣接する半導体チップ１０１の間において、ガラス基板５５３及びガラス基板５５５が切断され、半導体装置５００ａが個片化される。
【０１０８】
なお、以上の工程を１つの企業や工場で行うようにしてもよいし、複数の企業や工場で分担して行うようにしてもよい。例えば、工程８、工程９又は工程１１までを１つの企業や工場で行い、その段階で得られる複数の半導体チップ１０１が設けられた基板（集積基板）を出荷し、以降の工程を他の企業や工場で行うようにしてもよい。
【０１０９】
以上のように、キャビティ構造の半導体装置５００ａにおいても、半導体チップ１０１のほぼ全面を保護部材５０１及び保護部材５０４により覆うことができ、耐水性が向上する。
【０１１０】
また、ダイシング工程において、切断部分がガラス基板５５３及びガラス基板５５５のみになるため、加工性に優れ、半導体装置５００ａの品質が向上する。
【０１１１】
＜６．第６の実施の形態＞
次に、図１５及び図１６を参照して、本技術の第６の実施の形態について説明する。
【０１１２】
｛半導体装置５００ｂの構成例｝
図１５は、本技術を適用した半導体装置５００ｂの断面を模式的に示している。なお、図中、図１０と対応する部分には、同じ符号を付してある。
【０１１３】
半導体装置５００ｂは、図１０の半導体装置５００ａと比較して、保護部材５０１が半導体チップ１０１を覆っている範囲が異なる。すなわち、半導体装置５００ｂにおいては、半導体チップ１０１の側面が保護部材５０１により完全に覆われている。従って、半導体装置５００ｂは、半導体装置５００ａと比較して、耐水性が向上する。
【０１１４】
｛半導体装置５００ｂの製造方法｝
次に、図１６を参照して、半導体装置５００ｂの製造方法について説明する。
【０１１５】
半導体装置５００ｂの製造方法は、半導体装置５００ａの製造方法と比較して、図１２の工程６と図１３の工程７の間に、工程ａが追加されている点が異なる。
【０１１６】
具体的には、工程ａにおいて、各半導体チップ１０１の間の接着剤５５４が、ガラス基板５５３の接着面から除去される。
【０１１７】
従って、工程７において、各半導体チップ１０１の間に接着剤５５４をポッティングしたときに、各半導体チップ１０１間の接着剤５５４の量が、半導体装置５００ａの製造時と比較して減少する。その結果、工程８（図１３）において、ガラス基板５５５をガラス基板５５３に貼り合わせたときに、ガラス基板５５３とガラス基板５５５の間の接着材５５４の厚みが、ガラス基板５５３と半導体チップ１０１の間の接着材５５４の厚みと略等しくなる。これにより、半導体チップ１０１の側面が、ガラス基板５５５（保護部材５０１）で全て覆われるようになる。
【０１１８】
＜７．本技術の適用例＞
｛撮像素子への適用例｝
本技術を適用した半導体装置は、例えば、上述したように撮像素子に適用することができる。
【０１１９】
図１７は、本技術を適用した撮像素子６００の構成例を示すブロック図である。
【０１２０】
撮像素子６００は、画素領域６１１、垂直駆動回路６１２、カラム信号処理回路６１３、水平駆動回路６１４、出力回路６１５、及び、制御回路６１６を備える。
【０１２１】
画素領域６１１は、図示しない光学系により集光される光を受光する受光面である。画素領域６１１には、複数の画素６２１が行列状に配置されており、それぞれの画素６２１は、水平信号線６２２を介して行ごとに垂直駆動回路６１２に接続されるとともに、垂直信号線６２３を介して列ごとにカラム信号処理回路６１３に接続される。複数の画素６２１は、それぞれ受光する光の量に応じたレベルの画素信号をそれぞれ出力し、それらの画素信号から、画素領域６１１に結像する被写体の画像が構築される。
【０１２２】
垂直駆動回路６１２は、画素領域６１１に配置される複数の画素６２１の行ごとに順次、それぞれの画素６２１を駆動（転送や、選択、リセットなど）するための駆動信号を、水平信号線６２２を介して画素６２１に供給する。例えば、垂直駆動回路６１２は、画素領域６１１の各画素６２１の露光時間、読出し走査等の制御を行う。また、例えば、垂直駆動回路６１２は、後述するように、画素領域６１１の各画素６２１の画素信号の読出し走査を複数並行に行うとともに、各読出し走査の読出し行を移動するタイミングを、他の読出し走査の読出し行の位置に基づいて制御する。
【０１２３】
カラム信号処理回路６１３は、複数の画素６２１から垂直信号線６２３を介して出力される画素信号に対してＣＤＳ（Correlated Double Sampling：相関２重サンプリング）処理を施すことにより、画素信号のＡＤ変換を行うとともにリセットノイズを除去する。例えば、カラム信号処理回路６１３は、画素６２１の列数に応じた複数のカラム処理部（不図示）を備え、画素６２１の列ごとに並列にＣＤＳ処理を行うことができる。
【０１２４】
水平駆動回路６１４は、画素領域６１１に配置される複数の画素６２１の列ごとに順次、カラム信号処理回路６１３から画素信号を出力信号線６２４に出力させるための駆動信号を、カラム信号処理回路６１３に供給する。
【０１２５】
出力回路６１５は、水平駆動回路６１４の駆動信号に従ったタイミングでカラム信号処理回路６１３から出力信号線６２４を介して供給される画素信号を増幅し、後段の信号処理回路に出力する。
【０１２６】
制御回路６１６は、撮像素子６００内の各部の駆動を制御する。例えば、制御回路６１６は、各部の駆動周期に従ったクロック信号を生成して、各部に供給する。
【０１２７】
図１８は、撮像素子６００の使用例を示す図である。
【０１２８】
撮像素子６００は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
【０１２９】
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供され
装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【０１３０】
図１９は、撮像素子を適用した電子機器７００の構成例を示す図である。
【０１３１】
電子機器７００は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。
【０１３２】
図１９において、電子機器７００は、レンズ７０１、撮像素子７０２、ＤＳＰ回路７０３、フレームメモリ７０４、表示部７０５、記録部７０６、操作部７０７、及び、電源部７０８を備える。また、電子機器７００において、ＤＳＰ回路７０３、フレームメモリ７０４、表示部７０５、記録部７０６、操作部７０７、及び、電源部７０８は、バスライン７０９を介して相互に接続されている。
【０１３３】
そして、撮像素子７０２として、図１８の撮像素子６００を適用することができる。
【０１３４】
ＤＳＰ回路７０３は、撮像素子７０２から供給される信号を処理する信号処理回路である。ＤＳＰ回路７０３は、撮像素子７０２からの信号を処理して得られる画像データを出力する。フレームメモリ７０４は、ＤＳＰ回路７０３により処理された画像データを、フレーム単位で一時的に保持する。
【０１３５】
表示部７０５は、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネル等のパネル型表示装置からなり、撮像素子７０２で撮像された動画又は静止画を表示する。記録部７０６は、撮像素子７０２で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
【０１３６】
操作部７０７は、ユーザによる操作に従い、電子機器７００が有する各種の機能についての操作指令を出力する。電源部７０８は、ＤＳＰ回路７０３、フレームメモリ７０４、表示部７０５、記録部７０６、及び、操作部７０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０１３７】
なお、本技術を適用する撮像素子の種類や構成等は、上述した例に限定されるものではなく、任意に変更することが可能である。
【０１３８】
例えば、本技術は、ＣＭＯＳイメージセンサ、ＣＣＤイメージセンサ等の各種の撮像素子に適用することができる。
【０１３９】
また、本技術は、例えば、表面照射型及び裏面照射型のいずれの方式のＣＭＯＳイメージセンサにも適用することができる。
【０１４０】
｛その他の適用例｝
また、本技術を適用した半導体装置は、例えば、発光装置（例えば、ＬＥＤ等）、表示装置（例えば、ＬＣＤパネル、有機ＥＬパネル等）等にも適用することができる。
【０１４１】
例えば、本技術を発光装置に適用する場合、半導体チップ１０１のデバイス部１０１Ａが発光回路を構成し、半導体基板１０１Ｂが発光部の裏面を構成する。同様に、例えば、半導体チップ３０１のデバイス部３０１Ｂが発光回路を構成し、半導体基板３０１Ｃが発光部の裏面を構成する。
【０１４２】
また、例えば、本技術を表示装置に適用する場合、半導体チップ１０１のデバイス部１０１Ａが表示回路を構成し、半導体基板１０１Ｂが表示部の裏面を構成する。同様に、例えば、半導体チップ３０１のデバイス部３０１Ｂが表示回路を構成し、半導体基板３０１Ｃが表示部の裏面を構成する。
【０１４３】
＜８．変形例＞
以上の説明では、半導体チップ１０１及び半導体チップ３０１を保護するための保護部材にガラスを用いる例を示したが、ガラス以外の透明で耐湿性を有する部材を用いてもよい。なお、ガラスのように切断による加工性が高い部材が望ましい。
【０１４４】
また、以上の説明では、半導体チップ１０１又は半導体チップ３０１とガラス基板とを、接着剤により接着する例を示したが、例えば、接着以外の方法により両者を接合することも可能である。例えば、半導体チップ１０１又は半導体チップ３０１の表面、並びに、ガラス基板の各溝の内面を極めて平らな状態にして、接合する面の間の分子間力により接合するようにすることも可能である。
【０１４５】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１４６】
また、例えば、本技術は以下のような構成も取ることができる。
【０１４７】
（１）
半導体チップと、
透明で耐湿性を有し、前記半導体チップの側面に垂直な第１の面及び前記第１の面と反対側の第２の面のうち少なくとも一方の面、並びに、前記側面を覆う保護部材と
を備える半導体装置。
（２）
前記第１の面及び前記第２の面のうち前記保護部材で覆われていない面側から形成されている配線層を
さらに備える前記（１）に記載の半導体装置。
（３）
前記保護部材で覆われていない面側において前記半導体チップと前記保護部材との接着部を覆う保護膜を
さらに備える前記（２）に記載の半導体装置。
（４）
前記第１の面及び前記第２の面の両方が前記保護部材で覆われており、
前記保護部材の前記第２の面側から形成されている配線層を
さらに備える前記（１）に記載の半導体装置。
（５）
前記第１の面及び前記側面と前記保護部材との間に隙間が設けられている
前記（４）に記載の半導体装置。
（６）
前記保護部材は、ガラス製である
前記（１）乃至（５）のいずれかに記載の半導体装置。
（７）
前記半導体チップは、撮像素子を構成する
前記（１）乃至（６）のいずれかに記載の半導体装置。
（８）
透明で耐湿性を有する第１の基板の所定の面に、半導体チップを挿入するための複数の溝を形成する溝形成工程と、
複数の前記半導体チップを各前記溝内に接着する第１の接着工程と、
各前記半導体チップ及び前記基板のうち少なくとも一方を低背化することにより、各前記半導体チップの高さと前記基板の前記所定の面の高さを合わせる低背化工程と
を含む半導体装置の製造方法。
（９）
前記低背化工程以降に、前記基板の前記所定の面側から各前記半導体チップの配線層を形成する配線工程を
さらに含む前記（８）に記載の半導体装置の製造方法。
（１０）
前記低背化工程以降に、前記第１の基板の前記所定の面において各前記半導体チップの周囲に保護膜を形成する保護膜形成工程を
さらに含む前記（８）に記載の半導体装置の製造方法。
（１１）
前記低背化工程以降に、
前記第１の基板の前記所定の面に、前記第１の基板と同じ部材からなる第２の基板を接着する第２の接着工程と、
前記第２の基板側から各前記半導体チップの配線層を形成する配線工程と
をさらに含む前記（８）に記載の半導体装置の製造方法。
（１２）
前記低背化工程以降に、隣接する前記半導体チップの間において前記第１の基板を切断し、個片化する切断工程を
さらに含む前記（８）乃至（１１）のいずれかに記載の半導体装置の製造方法。
（１３）
透明で耐湿性を有する第１の基板の所定の面に、複数の半導体チップを接着する第１の接着工程と、
前記第１の基板と同じ部材からなり、各前記半導体チップとの間に隙間をあけて各前記半導体チップを覆う複数の溝を備える第２の基板を、前記第１の基板の前記所定の面に接着する第２の接着工程と
を含む半導体装置の製造方法。
（１４）
前記第２の接着工程以降に、前記第１の基板側から各前記半導体チップの配線層を形成する配線工程を
さらに含む前記（１３）に記載の半導体装置の製造方法。
（１５）
前記配線工程以降に、隣接する前記半導体チップの間において前記第１の基板及び前記第２の基板を切断し、個片化する切断工程を
さらに含む前記（１３）又は（１４）に記載の半導体装置の製造方法。
（１６）
透明で耐湿性を有し、所定の面に複数の溝が形成されている第１の基板と、
前記基板の各前記溝内に配置され、側面及び前記側面に垂直な第１の面が前記溝の内面により覆われている複数の半導体チップと
を備える集積基板。
（１７）
前記第１の基板と同じ部材からなり、前記第１の基板の前記所定の面に接着され、各前記半導体チップの前記第１の面と反対側の第２の面を覆う第２の基板を
さらに備える前記（１６）に記載の集積基板。
（１８）
各前記半導体チップと前記第１の基板の前記溝との間に隙間が設けられている
前記（１７）に記載の集積基板。
（１９）
前記第１の基板は、ガラス製である
前記（１６）乃至（１８）のいずれかに記載の集積基板。
（２０）
半導体装置と、
前記半導体装置の信号を処理する信号処理部と
を備え、
前記半導体装置は、
半導体チップと、
透明で耐湿性を有し、前記半導体チップの側面に垂直な第１の面及び前記第１の面と反対側の第２の面のうち少なくとも一方の面、並びに、前記側面を覆う保護部材と
を備える電子機器。
【符号の説明】
【０１４８】
１００  半導体装置，  １０１  半導体チップ，  １０１Ａ  デバイス部，  １０１Ｂ  半導体基板，  １０２  接着部，  １０３  保護部材，  １０４  再配線層，  １０５  ソルダマスク，  １０６  半田ボール，  １５１  ガラス基板，  １５１Ａ  溝，  １５２  接着剤，  ２００  半導体装置，  ２０１  保護膜，  ３００  半導体装置，  ３０１  半導体チップ,  ３０１Ａ  カバーガラス，  ３０１Ｂ  デバイス部，  ３０１Ｃ  半導体基板，  ４００  半導体装置，  ４０１  接着部，  ４０２  保護部材，  ４０３  再配線層,  ４５１  ガラス基板，  ５００ａ，５００ｂ  半導体装置，  ５０１  保護部材，  ５０２  隙間，  ５０３  接着部，  ５０４  保護部材，  ５０５  再配線層，  ５５１  ガラス基板，  ５５２  接着剤，  ５５３  ガラス基板，  ５５４  接着剤，  ５５５  ガラス基板，  ６００  撮像素子，  ７００  電子機器，  ７０２  撮像素子
【図１】
2017183635.tif 000003
【図２】
2017183635.tif 000004
【図３】
2017183635.tif 000005
【図４】
2017183635.tif 000006
【図５】
2017183635.tif 000007
【図６】
2017183635.tif 000008
【図７】
2017183635.tif 000009
【図８】
2017183635.tif 000010
【図９】
2017183635.tif 000011
【図１０】
2017183635.tif 000012
【図１１】
2017183635.tif 000013
【図１２】
2017183635.tif 000014
【図１３】
2017183635.tif 000015
【図１４】
2017183635.tif 000016
【図１５】
2017183635.tif 000017
【図１６】
2017183635.tif 000018
【図１７】
2017183635.tif 000019
【図１８】
2017183635.tif 000020
【図１９】
2017183635.tif 000021