(57)【要約】【課題】特性の低減を抑制すると共に、歩留まりの低下を抑制する。【解決手段】基板表面にできる段差部分を分割された状態で構成する。このようにすることで、リソグラフィ工程において滴下されるフォトレジスト液が、分割された段差部分間の空隙を流れることで、撮像面に対して均質に流れるので、掃きムラによる特性の低減や、歩留まりの低下を抑制することができる。本開示は、固体撮像素子に適用することができる。【選択図】図５
2017183387.tif 000002
【特許請求の範囲】
【請求項１】
基板表面における段差構造が分割された状態で構成される
固体撮像素子。
【請求項２】
前記基板表面における段差構造は、同一の形状に分割された状態で構成される
請求項１に記載の固体撮像素子。
【請求項３】
前記分割された状態の前記段差構造は、所定の幅の空隙を持って構成される
請求項１に記載の固体撮像素子。
【請求項４】
前記空隙の前記所定の幅は、前記分割された段差構造の平面方向の大きさを１としたとき、０．２よりも大きい
請求項３に記載の固体撮像素子。
【請求項５】
前記分割された状態の前記段差構造は、所定の１軸方向に対して、前記空隙による前記所定の幅を持って幾何学的に配置される
請求項３に記載の固体撮像素子。
【請求項６】
前記分割された状態の前記段差構造は、前記固体撮像素子が複数に形成されたウェハを回転させた状態で、前記基板表面に流体が滴下されることで、前記流体が前記基板表面を流動する際、前記段差構造により前記流体の速度が、前記空隙により変化するとき、全体として打ち消し合うように、前記所定の１軸方向に対して、前記所定の幅の前記空隙を持って幾何学的に配置される
請求項５に記載の固体撮像素子。
【請求項７】
前記分割された状態の前記段差構造は、所定の１軸方向に対して、前記空隙による前記所定の幅を持って幾何学的に、２次元平面に複数に配置される
請求項３に記載の固体撮像素子。
【請求項８】
前記分割された状態の前記段差構造は、前記固体撮像素子が複数に形成されたウェハを回転させた状態で、前記基板表面に流体が滴下されることで、前記流体が前記基板表面を流動する際、前記段差構造により前記流体の速度が、前記空隙により変化するとき、全体として打ち消し合うように、前記所定の１軸方向に対して、前記所定の幅の前記空隙を持って幾何学的に、２次元平面に複数に配置される
請求項７に記載の固体撮像素子。
【請求項９】
前記分割された状態の前記段差構造における基板平面方向の大きさは100μmより小さい
請求項１に記載の固体撮像素子。
【請求項１０】
前記固体撮像素子が複数に形成されたウェハを回転させた状態で、前記基板表面に流体が滴下されることで、前記流体が前記基板表面を流動する際の前記流体の膜厚と前記基板高さの比である膜厚/高さは、５よりも小さい
請求項１に記載の固体撮像素子。
【請求項１１】
基板表面における段差構造が分割された状態で構成される
固体撮像素子の製造方法。
【請求項１２】
基板表面における段差構造が分割された状態で構成される
撮像装置。
【請求項１３】
基板表面における段差構造が分割された状態で構成される
電子機器。
【請求項１４】
基板表面における段差構造が分割された状態で構成される
半導体装置。
【請求項１５】
基板表面における段差構造が分割された状態で構成される
回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、回路基板、半導体装置、撮像装置、固体撮像素子、および固体撮像素子の製造方法、並びに電子機器に関し、特に、特性の低減を抑制すると共に、歩留まりの低下を抑制できるようにした回路基板、半導体装置、撮像装置、固体撮像素子、および固体撮像素子の製造方法、並びに電子機器に関する。
【背景技術】
【０００２】
近年、光電変換部が形成されるセンサ基板とは別に、駆動回路が形成される回路基板を用意し、センサ基板における受光面と反対側の面に回路基板を貼り合わせた、積層構造の裏面照射型のCMOS（Complementary Metal-Oxide Semiconductor）イメージセンサがある。
【０００３】
このようなCMOSイメージセンサでは、センサ基板の配線層の面と、回路基板の配線層の面とを接続することで、積層構造を構成する。また、センサ基板と回路基板とを電気的に接続するための接続部が設けられる。接続部では、センサ基板の半導体層を貫通し、センサ基板の配線層に接続する貫通ビアと、センサ基板を貫通し、回路基板の配線層に接続する貫通ビアとが、センサ基板の半導体層の受光面側の上部に形成された配線部によって接続される。センサ基板の半導体層の受光面側にはまた、各画素に対応するカラーフィルタとオンチップレンズが設けられる。
【０００４】
ここで、カラーフィルタと光電変換部の間の距離は短い方が感度や混色特性が良い。また、回路配線やアライメントマークの制約、センサ基板の応力の緩和等のために、半導体層の受光面側の厚み（センサ基板に垂直な方向の長さ）は薄い方が良い。従って、配線部の周囲の領域の厚みは、配線部に比べて薄くなっており、配線部は、半導体層の受光面側に段差を形成する。その結果、配線部の形成後にカラーフィルタが塗布される際、その段差に起因したカラーフィルタの塗布ムラが発生する。
【０００５】
また、表面照射型のCMOSイメージセンサやCCD(Charge Coupled Device)イメージセンサ等の固体撮像装置においても、半導体基板上の画素が形成される領域の周囲に、その領域より厚みがある配線部が形成される場合、その配線部の段差により、カラーフィルタの塗布ムラが発生する。
【０００６】
そこで、裏面照射型CMOSイメージセンサの撮像領域周辺部に配置された段差を持つ構造物に起因したレジスト掃きムラ（上述の塗装ムラ）の抑制方法として、段差構造物の先端部領域となるコーナ部分の形状を曲率形状とする技術が提案されている（特許文献１参照）。
【０００７】
この特許文献１における技術では、さらに、コーナ部形状を曲率形状に限定せず、鈍角コーナを追加し、コーナ部形状を鈍角形状、または角丸と鈍角を組み合わせた形状とすることも提案されている。
【０００８】
さらに、TCV（Through Chip Via）の配置を縦または横の一方向のみの配置とし、段差領域の面積を縮小することで掃きムラを低減させる技術も提案されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】国際公開第２０１４／１５６６５７号
【特許文献２】国際公開第２０１５／１３３３２４号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、積層型CIS(CMOS Image Sensor)は、CIS基板とLogic基板から成り、基板間はTSV(Through Silicon Via)と呼ばれる貫通孔で接続されている。TSVは2つの基板を貼り合わせ、薄肉化した後に形成される。TSVの形成位置は、主に、CIS基板の撮像領域の周辺である。エッチング加工により掘られたTSVは、Cu等の導電性の高い材料でメッキされる。これらの材料のウェハ表面での拡散を防止するために、TSVはSiONやSiN等の膜でカバーされる。
【００１１】
カバー膜は撮像領域の積層構造には不要なため除去される。この結果、カバー膜厚分の段差構造が、TSVが形成されている領域部に形成される。この段差は撮像領域に隣接して存在するため、TSV形成工程以降のリソグラフィ工程でのレジスト塗布プロセスにおいてこの段差構造に起因したレジストの塗布ムラが発生する。
【００１２】
特許文献１の技術では、この塗布ムラに対して、コーナ部に曲率形状を持たせることや段差高さの低下等の対策が実施されている。
【００１３】
しかしながら、特許文献１，２の技術では、掃きムラの抑制効果は十分ではなく、デバイス特性の低下や、歩留まりを低下させる恐れがある。
【００１４】
本開示は、このような状況に鑑みてなされたものであり、特に、段差により生じる掃きムラを低減させることで、特性の低減を抑制すると共に、歩留まりの低下を抑制するものである。
【課題を解決するための手段】
【００１５】
本開示の一側面の固体撮像素子は、基板表面における段差構造が分割された状態で構成される固体撮像素子である。
【００１６】
前記基板表面における段差構造は、同一の形状に分割された状態で構成されるようにすることができる。
【００１７】
前記分割された状態の前記段差構造は、所定の幅の空隙を持って構成されるようにすることができる。
【００１８】
前記空隙の前記所定の幅は、前記分割された段差構造の平面方向の大きさを１としたとき、０．２よりも大きくすることができる。
【００１９】
前記分割された状態の前記段差構造は、所定の１軸方向に対して、前記空隙による前記所定の幅を持って幾何学的に配置されるようにすることができる。
【００２０】
前記分割された状態の前記段差構造は、前記固体撮像素子が複数に形成されたウェハを回転させた状態で、前記基板表面に流体が滴下されることで、前記流体が前記基板表面を流動する際、前記段差構造により前記流体の速度が、前記空隙により変化するとき、全体として打ち消し合うように、前記所定の１軸方向に対して、前記所定の幅の前記空隙を持って幾何学的に配置されるようにすることができる。
【００２１】
前記分割された状態の前記段差構造は、所定の１軸方向に対して、前記空隙による前記所定の幅を持って幾何学的に、２次元平面に複数に配置されるようにすることができる。
【００２２】
前記分割された状態の前記段差構造は、前記固体撮像素子が複数に形成されたウェハを回転させた状態で、前記基板表面に流体が滴下されることで、前記流体が前記基板表面を流動する際、前記段差構造により前記流体の速度が、前記空隙により変化するとき、全体として打ち消し合うように、前記所定の１軸方向に対して、前記所定の幅の前記空隙を持って幾何学的に、２次元平面に複数に配置されるようにすることができる。
【００２３】
前記分割された状態の前記段差構造における基板平面方向の大きさは100μmより小さくすることができる。
【００２４】
前記固体撮像素子が複数に形成されたウェハを回転させた状態で、前記基板表面に流体が滴下されることで、前記流体が前記基板表面を流動する際の前記流体の膜厚と前記基板高さの比である膜厚/高さは、５よりも小さくすることができる。
【００２５】
本開示の一側面の固体撮像素子の製造方法は、基板表面における段差構造が分割された状態で構成される固体撮像素子の製造方法である。
【００２６】
本開示の一側面の撮像装置は、基板表面における段差構造が分割された状態で構成される撮像装置である。
【００２７】
本開示の一側面の電子機器は、基板表面における段差構造が分割された状態で構成される電子機器である。
【００２８】
本開示の一側面の半導体装置は、基板表面における段差構造が分割された状態で構成される半導体装置である。
【００２９】
本開示の一側面の回路基板は、基板表面における段差構造が分割された状態で構成される回路基板である。
【００３０】
本開示の一側面においては、基板表面における段差構造が分割された状態で構成される。
【発明の効果】
【００３１】
本開示の一側面によれば、掃きムラを低減させることで、特性の低下を抑制すると共に、歩留まりの低下を抑制することが可能となる。
【図面の簡単な説明】
【００３２】
【図１】フォトレジストの掃きムラが発生するメカニズムを説明する図である。
【図２】従来のキャビティの構成を説明する図である。
【図３】フォトレジストの掃きムラを説明する図である。
【図４】従来のキャビティの構成を説明する図である。
【図５】本開示の技術を適用したキャビティの構成を説明する図である。
【図６】従来におけるキャビティの構成を説明する図である。
【図７】図５のキャビティの効果を説明する図である。
【図８】図５のキャビティの空隙を流れるフォトレジストの流速の分布を説明する図である。
【図９】掃きムラを低減させるキャビティ間の空隙の間隔に対する依存度を説明する図である。
【図１０】掃きムラを低減させるキャビティ間の空隙の間隔に対する依存度を説明する図である。
【図１１】掃きムラを低減させるキャビティの形状に対する依存度を説明する図である。
【図１２】掃きムラを低減させるキャビティのサイズに対する依存度を説明する図である。
【図１３】掃きムラを低減させるキャビティのサイズに対する依存度を説明する図である。
【図１４】掃きムラを低減させるキャビティの高さとフォトレジストの膜厚との比に対する依存度を説明する図である。
【図１５】本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
【図１６】本開示の技術を適用した固体撮像装置の使用例を説明する図である。
【発明を実施するための形態】
【００３３】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００３４】
＜フォトレジストの掃きムラが発生するメカニズム＞
本開示の技術を適用した固体撮像素子の構成について説明するにあたって、まず、上述したフォトレジストの掃きムラが発生するメカニズムについて説明する。
【００３５】
フォトレジストの掃きムラは、リソグラフィ工程において発生する。
【００３６】
リソグラフィ工程とは、ダイシングされる前の固体撮像素子が多数含まれているウェハ上にフォトレジスト層を形成した後、紫外線等を用いた露光によりパターンに対応したフォトレジスト層を剥がし、フォトレジスト層が剥がされた部分を現像液等により溶解することでパターンを形成する工程である。
【００３７】
より詳細には、図１の上部で示されるように、例えば、矢印方向に円板状のウェハ１１を回転させながら、その上面に対して、粘性の液体からなるフォトレジスト１２を滴下すると、回転するウェハ１１により生じる遠心力により、フォトレジスト１２が、回転中心からウェハ１１の外周方向へと薄く広がり、これにより、フォトレジスト層１２ａが形成される。
【００３８】
ウェハ１１には、図１の下部で示されるように、複数の方形状の固体撮像素子２１が形成されており、その全体にフォトレジスト層１２ａが形成されることになる。
【００３９】
ところで、ウェハ１１に形成される複数の方形状の固体撮像素子２１は、図２の左上部で示されるように、方形状の撮像面２１ａを取り囲むように配線層とロジック層とを接続するものであって、異なる深さのTSV(Through Silicon Via)が配置され、その上を覆うようにキャビティ５１が形成されている。キャビティ５１は、Cu等の導電性の高い材料でメッキされたTSVにおけるCu等の材料のウェハ表面での拡散を防止するものであり、SiONやSiN等の膜から構成される。
【００４０】
図２の右上部の側面断面図で示されるように、固体撮像素子２１は、光電変換層３１、配線層３２、およびロジック層３３から構成されている。ここで、配線層３２の配線と、ロジック層３３の金属パッド３３ａとは、電極３４を介して電気的に接続されている。この電極３４は、表層から配線層３２の配線までの貫通孔からなる端子であるTSV３４ｂと、表層から配線層３３の金属パッド３３ａまでの貫通孔からなる端子であるTSV３４ａとが表層部分で接続された構造となっている。
【００４１】
電極３４は、撮像面２１ａを取り囲むように所定の間隔で配置されている。電極３４は、Cuから構成されており、上述したように、表層部分にCuからなる電極３４が露出した状態となることを避けるため、キャビティ５１により表面が保護されている。キャビティ５１は、図２の下部で示されるように、撮像面２１ａを方形状に取り囲むようにして、所定の間隔で直線状に配置されている電極３４−１，３４−２，３４−３・・・を、それらの隙間も含めた状態で取り囲むように形成され、表層にCuが露出した状態とならないように表面を保護している。
【００４２】
しかしながら、上述したように、フォトレジスト１２は、このように形成された複数の固体撮像素子２１が配置された状態のウェハ１１に滴下されることになる。ここで、それぞれの固体撮像素子２１においては、キャビティ５１が撮像面２１ａを取り囲むように形成されており、このキャビティ５１により生じる段差の影響を受けて、例えば、図３で示されるように、フォトレジスト層１２ａの厚さにムラが生じてしまう。
【００４３】
尚、図３は、固体撮像素子２１の撮像面２１ａを含む表面であって、キャビティ５１が、形成されている角部（図中の左方向に凸状の角部）において、図中の左側からフォトレジスト１２が遠心力により流されてくるときの、撮像面２１ａ周辺のフォトレジスト１２の流速の分布を色の濃さで表現した分布図であり、濃い部分程流速が高速であり、逆に、薄い部分程流速が低速である。
【００４４】
図３で示されるように、図中の垂直方向の中央部となるキャビティ５１の角から右方向の撮像面２１ａ上の領域については、高速の領域が発生するが、図中の垂直方向における中央部から離れた図中の上部、および下部については、流速が低くなっており、流速にムラが生じ、これにより掃きムラが生じることになり、フォトレジスト層１２ａの厚さにムラが生じてしまう。
【００４５】
結果として、このキャビティ５１に起因するフォトレジスト１２の掃きムラにより、フォトレジスト層１２ａの層厚にムラが生じて、固体撮像素子２１における特性を劣化させると共に、歩留まりを低下させてしまう恐れがあった。
【００４６】
このようにキャビティ５１が、固体撮像素子２１に悪影響を及ぼすことが知られているため、従来においては、キャビティ５１を可能な限り低背化する構造を取っている。
【００４７】
しかしながら、キャビティ５１を単に低背化するには限界があるため、例えば、図４で示されるように、ウェハ１１の上面部であって、キャビティ５１が形成される領域に掘り込み１１ａを形成して、この掘り込み１１ａにキャビティを形成することで、更なる低背化を図るといった技術も提案されている。
【００４８】
＜本開示のキャビティの構造＞
以上のように、キャビティ５１の構造により、掃きムラが生じることが知られているため、本開示の固体撮像素子２１においては、図５の左上部で示されるように、これまで堤状の構造であったキャビティ５１に代えて、図５の右上部で示されるように、キャビティ５１を垂直方向、および水平方向に対して所定の間隔をもって分断した構成からなるキャビティ６１−１乃至６１−ｎとしている。尚、以降において、キャビティ６１−１乃至６１−ｎを個々に区別する必要がない場合、単に、キャビティ６１と称するものとし、その他の構成についても同様に称するものとする。
【００４９】
すなわち、キャビティ５１を分断した、キャビティ６１−１乃至６１−ｎが、所定の間隔で、撮像面２１ａを取り囲むように配置されることにより、図５の下部で示されるように、キャビティ６１−１，６１−２間に所定の間隔からなるフォトレジスト１２の流れを逃がす空隙６２が設けられるので、フォトレジスト１２の流れを分散させることが可能となり、掃きムラの発生を抑制することが可能となる。
【００５０】
より詳細には、キャビティ６１は、図２の個々の電極３４の表層のCuを個別に覆い隠すように設けられる構成とされる。従って、キャビティ６１の配置に対応するように、固体撮像素子２１の撮像面２１ａを取り囲むように電極３４が配置され、配置された電極３４を個別に、または、数個ずつカバーするようにキャビティ６１が設けられる。
【００５１】
また、これまでは、図６の上部で示されるように、掘り込み１１ａを形成して、キャビティ５１を形成する場合、掘り込み１１ａを形成する工程が必要となっていたが、キャビティ５１を分断したキャビティ６１−１乃至６１−ｎを用いることにより、図６の下部で示されるように、掘り込み１１ａを形成する工程が不要となり、ウェハ１１の表層に形成するだけでよくなるため、工数を低減させることが可能となる。
【００５２】
さらに、これまでは、図７の上部で示されるように、キャビティ５１内に配線７１−１乃至７１−４を形成するような場合でも、キャビティ５１を低背化することが必須であったため、配線７１−１乃至７１−４の断面積が小さくなることで、配線抵抗が大きくなり、結果として、消費電力の増大や発熱の原因となる恐れがあった。
【００５３】
これに対して、キャビティ６１−１乃至６１−ｎの場合、キャビティ６１間に空隙６２が形成されればフォトレジスト１２の流れを作り出すことができ、低背化に対する制限を緩和することができるので、図７の下部で示されるように配線７１−１乃至７１−ｎに対して、断面積の大きな配線９１−１乃至９１−ｎを形成することができ、配線抵抗を低減することが可能となるので、消費電力を低減させると共に、発熱を低減させることが可能となる。
【００５４】
＜本開示のキャビティによる掃きムラの低減＞
図８は、キャビティ５１に代えて、キャビティ６１−１乃至６１−ｎにより撮像面２１ａの角部におけるフォトレジスト１２のｙ方向（図中の垂直方向）の流速の分布を示している。図８においては、フォトレジスト１２が図中の左から右方向に流れている状態を示しており、色が薄い領域ほど流速が高速で、逆に、色が濃い領域ほど流速が低速である。また、図８の上部は、キャビティ６１−１乃至６１−ｎが全体として方形状に１列に配置された例であり、図８の下部は、図８の上部におけるキャビティ６１−１乃至６１−ｎの配列に対して、さらに、水平方向にもう一列分並列に配置することで、合計２列のキャビティ６１−１乃至６１−ｎが配置された例である。
【００５５】
図８の上部で示されるように、各キャビティ６１の左上部および右下部では、図中の垂直方向であるｙ軸に対して、上方向を正とするとき＋ｙ方向の流速が高速になる領域が発生する。また、各キャビティ６１の右上部および左下部では、図中の垂直方向であるｙ軸に対して上方向を正とするとき−ｙ方向の流速が高速になる領域が発生する。
【００５６】
結果として、これらの＋ｙ方向に流速が高速になる領域と、−ｙ方向の流速が高速になる領域とが隣接して上下に互い違いに生じることにより、流速が打ち消し合うことで、全体として流れが相殺されて、キャビティ６１−１乃至６１−ｎが設けられた流れの下流となる撮像面２１ａが存在する図中の右方向には、流れのムラが生じていない。
【００５７】
同様に、図８の下部においても＋ｙ方向に流速が高速になる領域と、−ｙ方向の流速が高速になる領域とが隣接して上下に互い違いに生じることにより、流速が打ち消し合うことで、全体として流れが相殺されてキャビティ６１−１乃至６１−ｎが設けられた流れの下流となる撮像面２１ａが存在する図中の右方向には、流れのムラが生じていない。
【００５８】
すなわち、図８で示されるように、キャビティ６１−１乃至６１−ｎにより撮像面２１ａを取り囲むように形成した場合、すなわち、キャビティ６１−１乃至６１−ｎが直線的に、かつ、所定の幅の空隙をもって配置されることにより、換言すれば、キャビティ６１−１乃至６１−ｎの近傍の範囲において異なる流れが生じる領域が発生するが、全体として打ち消し合って相殺されるように、幾何学的に配置されることにより、撮像面２１ａにおける掃きムラの発生が抑制されることが示されている。
【００５９】
また、キャビティ６１−１乃至６１−ｎは、図８の下部で示されるように、複数列であっても、所定の間隔の空隙をもって、所定の方向に対して直線的であって、かつ、２次元平面に複数に配置されることにより、すなわち、この場合においても、キャビティ６１−１乃至６１−ｎの近傍の範囲において異なる流れが生じる領域が発生するが、全体として打ち消されて相殺されるように配置されることにより、掃きムラの発生を抑制することが可能となる。
【００６０】
＜掃きムラ軽減のキャビティの分割幅依存性＞
次に、図９，図１０を参照して、掃きムラ軽減を目的としたキャビティ６１−１乃至６１−ｎの分割幅依存性について説明する。
【００６１】
図９の下部は、10μｍ×10μｍの方形状のキャビティ６１を、図９の上部で示されるように、撮像面２１ａを囲むように配置する場合の、撮像面２１ａの角部近傍の、左に凸状の範囲において、キャビティ６１の幅を１とした時のキャビティ６１間の空隙幅ｄを４種類に変化させて、図中の左から右方向にフォトレジスト１２を流したときの、流速分布を示したものであり、左から空隙幅ｄ＝０，０．２５，０．５，１．０のそれぞれの間隔でキャビティ６１を配置した場合の流速分布を示したものである。図９の下部においても、流速が低速であるほど濃色であり、逆に、高速であるほど薄色である。
【００６２】
図９の最左下部で示されるように、空隙幅ｄ＝０である場合については、従来のキャビティ５１の場合と同様であり、キャビティ６１が配置された列であって、撮像面２１ａの角部に相当する位置から図中の垂直方向に中央であって、かつ、図中の右側に、周辺よりも流速が高速の領域が発生しており、掃きムラを生じさせる可能性があることが示されている。
【００６３】
これに対して、図中下部の左から２番目より右側の空隙幅ｄ＝０．２５，０．５，１．０の３種類の空隙幅については、撮像面２１ａが存在するであろう、図中のキャビティ６１が配置された範囲より右側の領域の流速の分布は一様な状態が示されており、掃きムラが生じる可能性が低減されていることが示されている。
【００６４】
また、図１０の上部は、空隙幅ｄを０，０．１，０．１５，０．２，０．２５，０．５，０．７５，１．０の８種類の値に変化させた場合における、図９下部の最左部で示される領域であって、点線で示される位置における掃きムラ膜厚高低差を示したものである。さらに、図１０の下部は、空隙幅ｄに対する、図１０の上部における掃きムラ膜厚高低差の絶対値の分布を示している。
【００６５】
図１０の上部および下部で示されるように、空隙幅ｄが所定値よりも小さい範囲（例えば、ｄ＝０．２より小さい範囲）においては、図中の右側の範囲となる撮像面２１ａ内で、周辺よりも流速が低速となる領域が発生することで、流速が低速となる領域において、フォトレジスト１２が流れ難いことなどから、対応する領域においてフォトレジスト膜１２ａの膜厚が薄くなり、掃きムラ膜厚高低差が大きくなる傾向が示されている。
【００６６】
また、空隙幅ｄが所定値よりも大きい範囲（例えば、空隙幅ｄ＝０．２より大きい範囲）においては、図中の右側の範囲となる撮像面２１ａ内で、流速の分布がほぼ一様になることから、掃きムラ膜厚高低差の絶対値が所定値（例えば、５０ｎｍ程度）に収束する傾向が示されている。
【００６７】
このような傾向から、空隙幅ｄは、０．２程度よりも大きければ、掃きムラの発生は、ほぼ抑制されるものとみなされる。したがって、空隙幅ｄが０．２よりも大きくなるように、キャビティ６１を構成することで、掃きムラにより生じる撮像特性の低下を抑制すると共に、歩留まりの低下を抑制することが可能となる。
【００６８】
＜掃きムラ軽減のキャビティの分割形状依存性＞
次に、図１１を参照して、掃きムラ軽減のキャビティの分割形状依存性について説明する。
【００６９】
図１１の上部は、空隙幅ｄを一定にしてキャビティ６１の平面形状を図中の左から方形（Square）、６角形（Penta）、８角形（Octa）、および円形（Circle）にした場合の流速の分布である。また、図１１の下部は、図１１の左上部における点線で示される撮像面２１ａの範囲のそれぞれのフォトレジスト層１２ａの塗布膜厚の分布を示したものである。
【００７０】
すなわち、図１１の上部、および下部は、流速の分布、および塗布膜厚の分布が、いずれの平面形状でも、ほぼ同一であることが示されている。
【００７１】
結果として、キャビティ６１は、その平面形状による変化はないものと考えられる。
【００７２】
＜パターン分割による掃きムラ低減効果のパターンサイズ依存性＞
次に、図１２を参照して、フォトレジスト液の粘度を変化させることでレジストの塗布膜厚とキャビティ段差高さの比率を一定に保った場合のパターン分割手法による掃きムラ低減効果の基板平面方向のサイズ依存性について説明する。
【００７３】
図１２の上部は、１０μｍ×１０μｍのキャビティ６１に対して、フォトレジスト１２の粘度を、６ｃＰ、３０ｃＰ、６０ｃＰ、１２０ｃＰに変えて、実質的に、キャビティ６１のサイズを１０μｍ×１０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１）、５０μｍ×５０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×５）、１００μｍ×１００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１０）、および２００μｍ×２００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×２０）に変化させた場合と同様の流速の分布を示している。
【００７４】
また、図１２の下部は、１０μｍ×１０μｍのキャビティ６１に対して、フォトレジスト１２の粘性を変化させることで、実質的にキャビティ６１のサイズを１０μｍ×１０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１）、２０μｍ×２０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×２）、３０μｍ×３０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×３）、４０μｍ×４０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×４）、５０μｍ×５０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×５）、６０μｍ×６０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×６）、８０μｍ×８０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×８）、１００μｍ×１００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１０）、２００μｍ×２００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×２０）、４００μｍ×４００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×４０）、８００μｍ×８００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×８０）、および１０００μｍ×１０００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１００）のそれぞれに変化させたときの、図１２の上部の最左部で示される点線部に対応する位置の塗布膜厚の分布を示している。
【００７５】
すなわち、図１２の上部の最左部、左から２番目、および左から３番目の分布で示されるように、実質的に、キャビティ６１のサイズが、ほぼ１００μｍ×１００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１０）近傍までは、キャビティ６１が設けられた範囲より右側の撮像面２１ａ上において、全体に渡って流速の分布が一様な状態となる。一方、図１２の上部の最右部で示されるように、２００μｍ×２００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×２０）においては、キャビティ６１が設けられた範囲より右側の撮像面２１ａ上で、全体に渡って、流速の分布が横方向に縞が入った、一様ではない状態となる。
【００７６】
また、図１２の下部で示されるように、実質的に、キャビティ６１のサイズが、ほぼ１００μｍ×１００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１０）近傍までは、キャビティ６１が設けられた範囲より右側の撮像面２１ａ上において、塗布膜厚が所定の厚さに収束し、安定する。一方、図１２の下部で示されるように、１００μｍ×１００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１０）よりも大きくなると、キャビティ６１が設けられた範囲より右側の撮像面２１ａ上で、塗布膜厚が図中の垂直方向（Ｙ方向）の全体に渡って、波打った、不安定な状態となる。
【００７７】
結果として、フォトレジスト１２の粘度を変化させる場合、実質的に、キャビティ６１のサイズが、ほぼ１００μｍ×１００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１０）近傍までであれば、キャビティ６１が設けられた範囲より右側の撮像面２１ａ上において、塗布膜厚が所定の厚さに収束し、安定するので、撮像素子の光学特性を維持しつつ、歩留まりの低下を抑制することが可能となる。
【００７８】
＜パターン分割による掃きムラ低減効果のパターンサイズ依存性＞
次に、図１３を参照して、フォトレジスト１２を流す加速度を変化させることでレジストの塗布膜厚とキャビティ段差高さの比率を一定に保った場合のパターン分割手法による掃きムラ低減効果の基板平面方向のサイズ依存性について説明する。
【００７９】
図１３の上部は、１０μｍ×１０μｍのキャビティ６１に対して、フォトレジスト１２を流す加速度を、５×１０6ｃｍ／ｓｅｃ2、１×１０6ｃｍ／ｓｅｃ2、２．５×１０5ｃｍ／ｓｅｃ2、５×１０3ｃｍ／ｓｅｃ2に変えて、実質的にキャビティ６１のサイズを１０μｍ×１０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１）、５０μｍ×５０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×５）、２００μｍ×２００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×２０）、および１０００μｍ×１０００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１００）に変化させた場合と同様の流速の分布を示している。
【００８０】
また、図１３の下部は、１０μｍ×１０μｍのキャビティ６１に対して、フォトレジスト１２を流す加速度を変化させることで、実質的にキャビティ６１のサイズを１０μｍ×１０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１）、２０μｍ×２０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×２）、３０μｍ×３０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×３）、４０μｍ×４０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×４）、５０μｍ×５０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×５）、６０μｍ×６０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×６）、８０μｍ×８０μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×８）、１００μｍ×１００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１０）、２００μｍ×２００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×２０）、４００μｍ×４００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×４０）、８００μｍ×８００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×８０）、および１０００μｍ×１０００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１００）のそれぞれに変化させたときの、図１３の上部の最左部で示される点線部に対応する位置の塗布膜厚の分布を示している。
【００８１】
すなわち、図１３の上部の最左部、左から２番目、および左から３番目の分布で示されるように、実質的に、キャビティ６１のサイズが、ほぼ２００μｍ×２００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×２０）近傍までは、キャビティ６１が設けられた範囲より右側の撮像面２１ａ上において、全体に渡って流速の分布が一様な状態となる。一方、図１３の上部の最右部で示されるように、１０００μｍ×１０００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１００）においては、キャビティ６１が設けられた範囲より右側の撮像面２１ａ上で、全体に渡って、流速の分布が横方向に縞が入った、一様ではない状態となる。
【００８２】
また、図１３の下部で示されるように、実質的に、キャビティ６１のサイズが、ほぼ２００μｍ×２００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１０）近傍までは、キャビティ６１が設けられた範囲より右側の撮像面２１ａ上において、塗布膜厚が所定の厚さに収束し、安定する。一方、図１３の下部で示されるように、２００μｍ×２００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×２０）よりも大きくなると、キャビティ６１が設けられた範囲より右側の撮像面２１ａ上で、塗布膜厚が図中の垂直方向（Ｙ方向）の全体に渡って、波打った、不安定な状態となる。
【００８３】
結果として、フォトレジスト１２の加速度を変化させる場合、実質的に、キャビティ６１のサイズが、ほぼ２００μｍ×２００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×２０）近傍までであれば、キャビティ６１が設けられた範囲より右側の撮像面２１ａ上において、塗布膜厚が所定の厚さに収束し、安定するので、撮像素子の光学特性を維持しつつ、歩留まりの低下を抑制することが可能となる。
【００８４】
以上のことから、フォトレジスト１２の粘度を変化させる場合においては、キャビティ６１のサイズが、ほぼ１００μｍ×１００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１０）近傍までであれば、フォトレジスト１２の流速の分布が安定するとし、フォトレジスト１２の加速度を変化させる場合においては、キャビティ６１のサイズが、ほぼ２００μｍ×１００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×２０）近傍までであれば、フォトレジスト１２の流速の分布が安定するとしていた。
【００８５】
これらの結果を総合すると、フォトレジスト１２の粘度、および加速度を変化させる場合においては、キャビティ６１の基板平面方向のサイズが、ほぼ１００μｍ×１００μｍ（Ｓｑｕａｒｅ＿Ｓｃａｌｅ×１０）近傍までであれば、フォトレジスト１２の流速の分布が安定すると言える。
【００８６】
＜フォトレジストを流す加速度を変化させることで求められる掃きムラ軽減のキャビティの段差と塗布膜厚との比率に対する依存性＞
次に、図１４を参照して、フォトレジスト１２を流す加速度を変化させることで求められる掃きムラ軽減のキャビティの段差と塗布膜厚との比率に対する依存性について説明する。
【００８７】
図１４の上部は、図１４の下部において、膜厚段差が１μｍのキャビティ６１が撮像面２１ａの周辺に所定の間隔で直線状に配置された角部の図中左から右方向にフォトレジスト１２の加速度を変化させて流した時の図１４の下部の上段最左部の点線で示される水平方向の塗装膜厚高さを示したものである。また、図１４の下部は、フォトレジスト１２を流した加速度別の流速の分布を示したものである。
【００８８】
ここで、加速度は、図１４の下部の上段の最左部より右方向に順番に、１．０×１０6ｃｍ／ｓｅｃ2（ａｃｃ１．０×１０＾６）、２．５×１０6ｃｍ／ｓｅｃ2（ａｃｃ２．５×１０＾６）、５．０×１０6ｃｍ／ｓｅｃ2（ａｃｃ５．０×１０＾６）、７．５×１０6ｃｍ／ｓｅｃ2（ａｃｃ７．５×１０＾６）、１．０×１０7ｃｍ／ｓｅｃ2（ａｃｃ２．５×１０＾７）、２．５×１０7ｃｍ／ｓｅｃ2（ａｃｃ２．５×１０＾７）、５．０×１０7ｃｍ／ｓｅｃ2（ａｃｃ５．０×１０＾７）、７．５×１０7ｃｍ／ｓｅｃ2（ａｃｃ７．５×１０＾７）、１．０×１０8ｃｍ／ｓｅｃ2（ａｃｃ２．５×１０＾８）、２．５×１０8ｃｍ／ｓｅｃ2（ａｃｃ２．５×１０＾８）、および、５．０×１０8ｃｍ／ｓｅｃ2（ａｃｃ５．０×１０＾８）であり、図１４の下部は、それぞれの加速度での流速の分布である。
【００８９】
また、図１４の上部は、上述した各加速度における塗布膜厚高さを示している。
【００９０】
この結果、図１４の下部の上段最左部で示されるように、フォトレジスト１２の加速度が１．０×１０6ｃｍ／ｓｅｃ2（ａｃｃ１．０×１０＾６）における流速の分布では、掃きムラの外形形状も現れずキャビティ６１の効果も低いと考えられる。
【００９１】
これに対して、図１４の下部の上段左から２番目より右側の例で示されるように、フォトレジスト１２の加速度が２．５×１０6ｃｍ／ｓｅｃ2（ａｃｃ２．５×１０＾６）よりも加速度が大きい例においては、撮像面２１ａにおいて掃きムラの外形形状が表れており、キャビティ６１の効果が発生していることが示されている。
【００９２】
従って、フォトレジスト１２の加速度が１．０×１０6ｃｍ／ｓｅｃ2（ａｃｃ１．０×１０＾６）よりも大きな加速度である場合に、キャビティ６１の効果が生じるものとみなせる。ここで、図１４の上部においては、このフォトレジスト１２の加速度が１．０×１０6ｃｍ／ｓｅｃ2（ａｃｃ１．０×１０＾６）である場合の塗装膜厚は約５μｍであり、また、キャビティ６１の段差については、ここでは、１μｍである。これにより、膜厚／高さ（キャビティ段差高さ）は、５（＝５μｍ／１μｍ）となる。すなわち、膜厚／高さ（キャビティ段差高さ）については、膜厚／高さ＝５よりも小さいとき、キャビティ６１の効果を発揮させることができるものとみなせる。
【００９３】
結果として、膜厚／高さについては、膜厚／高さ＝５よりも小さくすることにより、キャビティ６１が設けられた範囲より右側の撮像面２１ａ上において、塗布膜厚を所定の厚さとすることができ、撮像素子の光学特性の低下を抑制しつつ、歩留まりの低下を抑制することが可能となる。
【００９４】
尚、以上においては、固体撮像素子２１に適用する例について説明してきたが、半導体装置や回路基板等であって、リソグラフィ工程においてフォトレジスト層が形成される表層等でキャビティ等の段差が生じる構成であれば、同様の対応により同様の効果を奏することができる。すなわち、固体撮像素子２１のみならず、半導体装置や回路基板等であって、リソグラフィ工程においてフォトレジスト層が形成される表層等でキャビティ等の段差が生じる構成であれば、その段差を分断して形成することで、フォトレジスト層の掃きムラの発生を抑制することができ、掃きムラによる特性の低下や、歩留まりの低下を抑制することが可能となる。
【００９５】
＜電子機器への適用例＞
上述した固体撮像素子２１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【００９６】
図１５は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
【００９７】
図１５に示される撮像装置２０１は、光学系２０２、シャッタ装置２０３、固体撮像素子２０４、駆動回路２０５、信号処理回路２０６、モニタ２０７、およびメモリ２０８を備えて構成され、静止画像および動画像を撮像可能である。
【００９８】
光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子２０４に導き、固体撮像素子２０４の受光面に結像させる。
【００９９】
シャッタ装置２０３は、光学系２０２および固体撮像素子２０４の間に配置され、駆動回路１００５の制御に従って、固体撮像素子２０４への光照射期間および遮光期間を制御する。
【０１００】
固体撮像素子２０４は、上述した固体撮像素子を含むパッケージにより構成される。固体撮像素子２０４は、光学系２０２およびシャッタ装置２０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子２０４に蓄積された信号電荷は、駆動回路２０５から供給される駆動信号（タイミング信号）に従って転送される。
【０１０１】
駆動回路２０５は、固体撮像素子２０４の転送動作、および、シャッタ装置２０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子２０４およびシャッタ装置２０３を駆動する。
【０１０２】
信号処理回路２０６は、固体撮像素子２０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。
【０１０３】
このように構成されている撮像装置２０１においても、上述した固体撮像素子２０４に代えて、固体撮像素子２１を適用することにより、特性の低下や、歩留まりの低下を抑制することが可能となる。
＜固体撮像素子の使用例＞
【０１０４】
図１６は、上述の固体撮像素子２１を使用する使用例を示す図である。
【０１０５】
上述した撮像素子は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
【０１０６】
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【０１０７】
尚、本開示は、以下のような構成も取ることができる。
＜１＞  基板表面における段差構造が分割された状態で構成される
固体撮像素子。
＜２＞  前記基板表面における段差構造は、同一の形状に分割された状態で構成される
＜１＞に記載の固体撮像素子。
＜３＞  前記分割された状態の前記段差構造は、所定の幅の空隙を持って構成される
＜１＞または＜２＞に記載の固体撮像素子。
＜４＞  前記空隙の前記所定の幅は、前記分割された段差構造の平面方向の大きさを１としたとき、０．２よりも大きい
＜３＞に記載の固体撮像素子。
＜５＞  前記分割された状態の前記段差構造は、所定の１軸方向に対して、前記空隙による前記所定の幅を持って幾何学的に配置される
＜３＞に記載の固体撮像素子。
＜６＞  前記分割された状態の前記段差構造は、前記固体撮像素子が複数に形成されたウェハを回転させた状態で、前記基板表面に流体が滴下されることで、前記流体が前記基板表面を流動する際、前記段差構造により前記流体の速度が、前記空隙により変化するとき、全体として打ち消し合うように、前記所定の１軸方向に対して、前記所定の幅の前記空隙を持って幾何学的に配置される
＜５＞に記載の固体撮像素子。
＜７＞  前記分割された状態の前記段差構造は、所定の１軸方向に対して、前記空隙による前記所定の幅を持って幾何学的に、２次元平面に複数に配置される
＜３＞に記載の固体撮像素子。
＜８＞  前記分割された状態の前記段差構造は、前記固体撮像素子が複数に形成されたウェハを回転させた状態で、前記基板表面に流体が滴下されることで、前記流体が前記基板表面を流動する際、前記段差構造により前記流体の速度が、前記空隙により変化するとき、全体として打ち消し合うように、前記所定の１軸方向に対して、前記所定の幅の前記空隙を持って幾何学的に、２次元平面に複数に配置される
＜７＞に記載の固体撮像素子。
＜９＞  前記分割された状態の前記段差構造における基板平面方向の大きさは100μmより小さい
＜１＞乃至＜８＞のいずれかに記載の固体撮像素子。
＜１０＞  前記固体撮像素子が複数に形成されたウェハを回転させた状態で、前記基板表面に流体が滴下されることで、前記流体が前記基板表面を流動する際の前記流体の膜厚と前記基板高さの比である膜厚/高さは、５よりも小さい
＜１＞乃至＜９＞のいずれかに記載の固体撮像素子。
＜１１＞  基板表面における段差構造が分割された状態で構成される
固体撮像素子の製造方法。
＜１２＞  基板表面における段差構造が分割された状態で構成される
撮像装置。
＜１３＞  基板表面における段差構造が分割された状態で構成される
電子機器。
＜１４＞  基板表面における段差構造が分割された状態で構成される
半導体装置。
＜１５＞  基板表面における段差構造が分割された状態で構成される
回路基板。
【符号の説明】
【０１０８】
１１  ウェハ，  １２  フォトレジスト，  １２ａ  フォトレジスト層，  ２１  固体撮像素子，  ２１ａ  撮像面，  ３１  光電変換層，  ３２  配線層，  ３３  ロジック層，  ３３ａ  金属パッド，  ３４  電極，  ５１  キャビティ，  ６１，６１−１乃至６１−ｎ  キャビティ，  ７１，７１−１乃至７１−４  配線，  ９１，９１−１乃至９１−４  配線
【図１】
2017183387.tif 000003
【図２】
2017183387.tif 000004
【図３】
2017183387.tif 000005
【図４】
2017183387.tif 000006
【図５】
2017183387.tif 000007
【図６】
2017183387.tif 000008
【図７】
2017183387.tif 000009
【図８】
2017183387.tif 000010
【図９】
2017183387.tif 000011
【図１０】
2017183387.tif 000012
【図１１】
2017183387.tif 000013
【図１２】
2017183387.tif 000014
【図１３】
2017183387.tif 000015
【図１４】
2017183387.tif 000016
【図１５】
2017183387.tif 000017
【図１６】
2017183387.tif 000018