(57)【要約】      （修正有）【課題】複数のクロック信号生成回路を備えてもクロック信号の周波数が重ならないので、クロック同期回路のＥＭＩノイズが重畳せずＥＭＩノイズのピークレベルを抑制できるクロック同期回路およびインクジェットプリンターを提供する。【解決手段】クロック信号を生成する複数のクロック信号生成回路と、複数のクロック信号生成回路が生成する複数のクロック信号により動作する複数の集積回路と、を含んだクロック同期回路において、複数のクロック信号の周波数を互いに異ならせる。【選択図】図５
2017124495.tif 000002
【特許請求の範囲】
【請求項１】
電子機器に備えられるクロック同期回路であって、
第１クロック信号を生成する第１クロック信号生成回路および第２クロック信号を生成する第２クロック信号生成回路を含む複数のクロック信号生成回路から成るクロック信号生成回路群と、
第１入力信号と前記第１クロック信号が入力され、第１出力信号を出力する第１集積回路、および第２入力信号と前記第２クロックが入力され、第２出力信号を出力する第２集積回路を含む複数の集積回路から成る集積回路群と、
を有し、
前記第１クロック信号の周波数が、前記第２クロック信号の周波数と異なることを特徴とするクロック同期回路。
【請求項２】
請求項１において、
前記クロック信号生成回路は、発振信号を発生させる発振回路を備え、
前記第１クロック信号生成回路は、第１発振信号を発生させる第１発振回路を備え、前記第１発振信号を波形整形して前記第１クロック信号を生成し、
前記第２クロック信号生成回路は、第２発振信号を発生させる第２発振回路を備え、前記第２発振信号を波形整形して前記第２クロック信号を生成し、
前記第１発振信号の基本波周波数および高調波周波数が、前記第２発振信号の基本波周波数および高調波周波数と異なることを特徴とするクロック同期回路。
【請求項３】
請求項２において、
前記クロック信号生成回路群が６個までの前記クロック信号生成回路から成る場合、前記第１発振信号の基本波周波数および高調波周波数が、少なくとも７次高調波までの範囲において、前記第２発振信号の基本波周波数および高調波周波数と異なることを特徴とするクロック同期回路。
【請求項４】
請求項２または３において、
前記第１発振回路および前記第２発振回路の少なくともひとつが、前記発振回路の発振周波数を調整する発振周波数調整回路を備え、
前記第１発振信号の周波数および前記第２発振信号の周波数の少なくともひとつが、前記第１クロック信号の周波数と前記第２クロック信号の周波数とを異ならせるように前記発振周波数調整回路によって調整可能であることを特徴とするクロック同期回路。
【請求項５】
請求項２から４のいずれか一項において、
前記電子機器は、インクを印刷ヘッドユニットから印刷媒体に吐出して印刷するインクジェットプリンターであり、
前記第１集積回路および前記第２集積回路は、前記第１出力信号および前記第２出力信号として前記印刷ヘッドユニットにインクを吐出させるインク吐出信号を出力し、
前記クロック信号生成回路群に含まれる複数の前記発振回路は、前記印刷ヘッドユニットに配置されることを特徴とするクロック同期回路。
【請求項６】
インク容器に貯留されるインクを印刷ヘッドユニットから印刷媒体に吐出して印刷するインクジェットプリンターであって、
前記印刷ヘッドユニットを制御する印刷制御信号を生成する印刷制御部と、
第１入力信号および第２入力信号として前記印刷制御信号が入力され、第１出力信号および第２出力信号として前記印刷ヘッドユニットにインクを吐出させるインク吐出信号を生成する集積回路群を有する請求項１から５のいずれか一項に記載のクロック同期回路と、を備え、
前記クロック同期回路に含まれる複数の発振回路が、前記印刷ヘッドユニットに配置されることを特徴とするインクジェットプリンター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック同期回路、および当該クロック同期回路を備えたインクジェットプリンターに関する。
【背景技術】
【０００２】
電子機器では、動作制御のために、クロック信号を基準として動作するクロック同期回路を使用しており、例えば、マイクロプロセッサーやメモリーデバイス等のクロック同期回路は、水晶発振器等より供給されるクロック信号に同期して、動作している。
近年、電子機器の高速化に伴い、その中で使用されるクロック同期回路のクロック信号においても周波数の高速化が進められている。クロック信号の高速化は、放射により他の機器およびシステムに障害を与えるノイズ（以下、単にＥＭＩノイズと称する）をより顕著にすることがある。ＥＭＩノイズに関する規制（以下、単にＥＭＩ規制と称する）には、例えば、国際規格としてＣＩＳＰＲ（International Special Committee Radio Interference：国際無線障害特別委員会）規制、国内のＶＣＣＩ（Voluntary Control Council for Information：情報処理装置等電波障害自主規制協議会）規制、米国のＦＣＣ（Federal Communications Commission：連邦通信委員会）規制等がある。これらのＥＭＩ規制では、ＥＭＩノイズの放出量に関する試験方法と許容値について規定している。そのため、ＥＭＩノイズを発生する機器およびシステムは、ＥＭＩ規制で規定される許容値（以下、ＥＭＩ規制の信号強度と称する）以下にＥＭＩノイズを抑えてＥＭＩ規制を遵守する必要がある。
ＥＭＩ規制を遵守するために、例えば、特許文献１に記載のクロック周波数変調回路では、クロック信号の周波数をわずかに変動させている。それにより、ＥＭＩノイズの周波数分布を分散させ、ＥＭＩノイズのピーク値を低減させる対応をしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３６６６６４８号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載のクロック周波数変調回路を備えた電子機器では、クロック周波数変調回路を必要とするため、コストアップになる。
また、クロック信号の周波数変調によって、個々のクロック信号に対してはＥＭＩノイズのピークは低減するが、複数の発振回路を備える場合においては、変調されたクロック信号あるいはその高調波においてＥＭＩノイズが重畳する可能性がある。
【０００５】
図９は、上記の従来技術によるＥＭＩノイズの強度を説明するための周波数スペクトラム図である。図９において、縦軸は信号強度を表し、横軸は周波数を表し、破線はＥＭＩ規制の信号強度（許容値）を示す。
実線９１は、発振回路が１個の場合におけるＥＭＩノイズの強度の一例を示す。発振回路は、周波数変調により、発振周波数を一定の周波数幅に分散する。それによって、ＥＭＩノイズのピークが抑えられ、ＥＭＩ規制を遵守できる。つまり、図９に示すように、実線９１（ＥＭＩノイズの強度）のピークをＥＭＩ規制の信号強度以下にすることができる。
しかし、複数の（例えば、４個）の発振回路を搭載する場合においては、周波数変調が行なわれてもＥＭＩノイズが重畳する可能性がある。実線９２は、発振回路が４個の場合において、ＥＭＩノイズが重畳した時のＥＭＩノイズの強度の一例を示す。つまり、個々の発振回路に基づくＥＭＩノイズがＥＭＩ規制の信号強度以下であっても、４個のＥＭＩノイズが重畳した結果４倍のＥＭＩノイズが発生して、実線９２で示すように、ＥＭＩ規制の信号強度を超過する可能性がある。すなわち、複数の発振回路を備える場合に対しては、課題が解決されないことが考えられる。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］
本適用例に係るクロック同期回路は、電子機器に備えられるクロック同期回路であって、第１クロック信号を生成する第１クロック信号生成回路および第２クロック信号を生成する第２クロック信号生成回路を含む複数のクロック信号生成回路から成るクロック信号生成回路群と、第１入力信号と前記第１クロック信号が入力され、第１出力信号を出力する第１集積回路、および第２入力信号と前記第２クロックが入力され、第２出力信号を出力する第２集積回路を含む複数の集積回路から成る集積回路群と、を有し、前記第１クロック信号の周波数が、前記第２クロック信号の周波数と異なる。
【０００８】
この構成によれば、クロック信号生成回路群を成す第１クロック信号生成回路の第１クロック信号と第２クロック信号生成回路の第２クロック信号の周波数が異なる。つまり、クロック信号生成回路群を成す複数のクロック信号生成回路において、各クロック信号の周波数が異なる。そのため、複数のクロック信号生成回路を備えてもクロック信号の周波数が重ならないので、クロック同期回路のＥＭＩノイズが重畳せずＥＭＩノイズのピークレベルを抑制できる。したがって、クロック同期回路に複数のクロック信号生成回路を備えた場合において、ＥＭＩ規制を遵守することが可能になる。
【０００９】
［適用例２］
上記適用例のクロック同期回路において、前記クロック信号生成回路は、発振信号を発生させる発振回路を備え、前記第１クロック信号生成回路は、第１発振信号を発生させる第１発振回路を備え、前記第１発振信号を波形整形して前記第１クロック信号を生成し、前記第２クロック信号生成回路は、第２発振信号を発生させる第２発振回路を備え、前記第２発振信号を波形整形して前記第２クロック信号を生成し、前記第１発振信号の基本波周波数および高調波周波数が、前記第２発振信号の基本波周波数および高調波周波数と異なることが望ましい。
【００１０】
この構成によれば、複数の発振回路において、各発振回路が発生する発振信号の基本波周波数（以下、発振周波数と称する）およびその高調波周波数が重畳しない。そのため、クロック同期回路のＥＭＩノイズのピークレベルを高調波領域に渡って抑制できる。したがって、クロック同期回路に複数のクロック信号生成回路を備えた場合において、ＥＭＩ規制を遵守することができる。
【００１１】
［適用例３］
上記適用例のクロック同期回路において、前記クロック信号生成回路群が６個までの前記クロック信号生成回路から成る場合、前記第１発振信号の基本波周波数および高調波周波数が、少なくとも７次高調波までの範囲において、前記第２発振信号の基本波周波数および高調波周波数と異なることが望ましい。
【００１２】
この構成によれば、発振回路の発振周波数の７次までの高調波において、周波数が重畳しない。そのため、詳細は後述するが、７次までの高調波においてＥＭＩノイズが重畳せず、また７次以降の高調波においてはＥＭＩノイズが重畳しても、放射されるＥＭＩノイズをＥＭＩ規制の信号強度以下に抑制できる。したがって、クロック同期回路に複数のクロック信号生成回路を備えた場合において、ＥＭＩ規制を遵守することができる。
【００１３】
［適用例４］
上記適用例のクロック同期回路において、前記第１発振回路および前記第２発振回路の少なくともひとつが、前記発振回路の発振周波数を調整する発振周波数調整回路を備え、前記第１発振信号の周波数および前記第２発振信号の周波数の少なくともひとつが、前記第１クロック信号の周波数と前記第２クロック信号の周波数とを異ならせるように前記発振周波数調整回路によって調整可能であることが望ましい。
【００１４】
この構成によれば、クロック信号生成回路が備える発振回路の発振周波数が調整できるため、上記適用例に示すクロック信号の周波数設定が可能になる。また、製造ばらつき等のため発振回路の発振周波数が所定の値でない場合においても、発振周波数調整回路によって発振周波数を調整して、所定のクロック信号を得ることができる。
【００１５】
［適用例５］
上記適用例のクロック同期回路において、前記電子機器は、インクを印刷ヘッドユニットから印刷媒体に吐出して印刷するインクジェットプリンターであり、前記第１集積回路および前記第２集積回路は、前記第１出力信号および前記第２出力信号として前記印刷ヘッドユニットにインクを吐出させるインク吐出信号を出力し、前記クロック信号生成回路群に含まれる複数の前記発振回路は、前記印刷ヘッドユニットに配置されることが望ましい。
【００１６】
この構成によれば、複数の発振回路が同じ印刷ヘッドユニットに配置されるため、各発振回路間の温度差を小さくすることができる。そのため、クロック同期回路に温度変化があっても発振回路間の発振周波数差を維持してＥＭＩノイズの重畳を回避できる。
【００１７】
［適用例６］
本適用例に係るインクジェットプリンターは、インク容器に貯留されるインクを印刷ヘッドユニットから印刷媒体に吐出して印刷するインクジェットプリンターであって、前記印刷ヘッドユニットを制御する印刷制御信号を生成する印刷制御部と、第１入力信号および第２入力信号として前記印刷制御信号が入力され、第１出力信号および第２出力信号として前記印刷ヘッドユニットにインクを吐出させるインク吐出信号を生成する集積回路群を有する上記適用例に記載のクロック同期回路と、を備え、前記クロック同期回路に含まれる複数の発振回路が、前記印刷ヘッドユニットに配置される。
【００１８】
この構成によれば、インクジェットプリンターは、クロック同期回路が有する複数のクロック信号生成回路のクロック信号の周波数が重畳しないため、クロック同期回路のＥＭＩノイズのピークレベルを抑制できる。したがって、クロック同期回路に複数の発振回路を備えた場合において、ＥＭＩ規制を遵守することができる。
さらに、クロック同期回路に含まれる複数の発振回路が同じ印刷ヘッドユニットに配置されるため、各発振回路間の温度差を小さくすることができる。そのため、クロック同期回路に温度変化があっても発振回路間の発振周波数差を維持してＥＭＩノイズの重畳を回避できる。
【図面の簡単な説明】
【００１９】
【図１】本発明に係るクロック同期回路の機能ブロック図。
【図２】クロック信号生成回路の回路図。
【図３】クロック信号の周波数スペクトラム図。
【図４】複数のクロック信号の周波数スペクトラムの一覧表。
【図５】複数のクロック信号の周波数スペクトラム図。
【図６】本発明に係るインクジェットプリンターの斜視図。
【図７】印刷ヘッドユニットの斜視図。
【図８】インクジェットプリンターの機能ブロック図。
【図９】従来技術によるＥＭＩノイズの強度を説明するための周波数スペクトラム図。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異なるように表す場合がある。
【００２１】
（実施形態１）
（クロック同期回路）
まず、クロック同期回路１００の構成について、図１を参照して説明する。図１は、クロック同期回路１００の機能を示す機能ブロック図である。実施形態１では、クロック同期回路１００は、４個のクロック信号生成回路１１０Ａ〜１１０Ｄ（クロック信号生成回路群）と、４個の集積回路１３０Ａ〜１３０Ｄ（集積回路群）と、電源生成部１４０と、を含んで構成される。
【００２２】
第１クロック信号生成回路としてのクロック信号生成回路１１０Ａは、第１発振回路としての発振回路１１１Ａ（図２参照）を備え、第１クロック信号としてのクロック信号１５０Ａを生成する。クロック信号１５０Ａは、第１集積回路としての集積回路１３０Ａに供給される。
第２クロック信号生成回路としてのクロック信号生成回路１１０Ｂ〜１１０Ｄは、クロック信号生成回路１１０Ａと同様の構成および機能を有し、第２クロック信号としてのクロック信号１５０Ｂ〜１５０Ｄを生成して、第２集積回路としての集積回路１３０Ｂ〜１３０Ｄに供給する。
【００２３】
集積回路１３０Ａは、クロック信号生成回路１１０Ａから供給されるクロック信号１５０Ａに同期して動作する。集積回路１３０Ａは、クロック同期回路１００の外部から第１入力信号としての入力信号Ａを受信して、入力信号Ａに対して演算を行い、演算結果をクロック同期回路１００の外部に対して、出力信号Ａ（第１出力信号）として出力する。
【００２４】
集積回路１３０Ｂ〜１３０Ｄは、集積回路１３０Ａと同様の構成および機能を有し、第２入力信号としての入力信号Ｂ〜Ｄを受信して、入力信号Ｂ〜Ｄに対して演算を行い、演算結果をクロック同期回路１００の外部に対して、出力信号Ｂ〜Ｄ（第２出力信号）として出力する。なお、入力信号Ａ〜Ｄは、４種類の異なる信号であり、同時に集積回路１３０Ａ〜１３０Ｄに入力される。集積回路１３０Ａ〜１３０Ｄは、同時に入力信号Ａ〜Ｄに対する演算を行うため、入力信号毎に個別に設けられる。
例えば、クロック同期回路１００が、印刷ヘッドユニットを有するインクジェットプリンター（電子機器）に備えられる場合、集積回路１３０Ａ〜Ｄは、入力信号Ａ〜Ｄとして印刷ヘッドユニットを制御する印刷制御信号を受信して、出力信号Ａ〜Ｄとして印刷ヘッドユニットにインクを吐出させるインク吐出信号を出力する回路である。
【００２５】
電源生成部１４０は、クロック同期回路１００の外部から３．３Ｖの直流電圧の供給を受けて、１．８Ｖの直流電圧を生成するＤＣ／ＤＣコンバーターである。電源生成部１４０が生成する１．８Ｖの直流電圧は、４個のクロック信号生成回路１１０Ａ〜１１０Ｄと４個の集積回路１３０Ａ〜１３０Ｄとに対して、電源電圧として供給される。
【００２６】
（クロック信号生成回路）
次に、クロック信号生成回路１１０Ａ〜１１０Ｄについて、図２を参照して詳細に説明する。クロック信号生成回路１１０Ａ〜１１０Ｄは、構成および機能が同一のため、以下、クロック信号生成回路１１０Ａを例に挙げて説明する。
図２は、クロック信号生成回路１１０Ａの回路図である。クロック信号生成回路１１０Ａは、発振回路１１１Ａと波形整形回路１１２Ａとを含んで構成され、発振回路１１１Ａは、発振周波数調整回路１１５Ａを備える。
【００２７】
発振回路１１１Ａは、キャパシター１１３Ａ、抵抗器１１４Ａ、およびインバーター１１６Ａ，１１７Ａ，１１８Ａから構成される発振部を備え、発振信号（第１発振信号）を発生する。なお、抵抗器１１４Ａは、抵抗器１１４Ａ１〜１１４Ａ５が直列に接続された抵抗器である。
【００２８】
インバーター１１６Ａ，１１７Ａ、および１１８Ａは、直列に接続される。キャパシター１１３Ａは、一方の端子がインバーター１１６Ａの入力側に接続され、他方の端子が１１７Ａの出力側に接続される。抵抗器１１４Ａは、一方の端子がインバーター１１６Ａの入力側に接続され、他方の端子がインバーター１１８Ａの出力側に接続される。
【００２９】
発振回路１１１Ａの発振周波数ｆＡは、キャパシター１１３Ａのキャパシタンス値Ｃａと、抵抗器１１４Ａの抵抗値Ｒａと、の値に基づき、式１で決定される。
ｆＡ＝１／（２．２×Ｃａ×Ｒａ）      ・・・（式１）
したがって、キャパシタンス値Ｃａおよび抵抗値Ｒａのどちらかを変更することで、発振周波数ｆＡは変更可能である。本実施形態では、キャパシタンス値Ｃａを固定値として、抵抗値Ｒａの値を、発振周波数調整回路１１５Ａにより変更することで、発振回路１１１Ａの発振周波数ｆＡを調整する。
【００３０】
発振周波数調整回路１１５Ａは、調整値記憶部１７０およびスイッチ回路１２０Ａで構成される。スイッチ回路１２０Ａは、トランスミッションゲート等のスイッチ素子１２０Ａ１〜１２０Ａ５で構成される。
【００３１】
調整値記憶部１７０は、データ書き換えが可能な不揮発性メモリーであり、スイッチ素子１２０Ａ１〜１２０Ａ５を開閉制御するための補正データが外部から書き込まれるものである。補正データは、５ビットの２進数のデータであり、各ビットが各スイッチ素子１２０Ａ１〜１２０Ａ５の開閉制御に対応する。例えば、補正データが「１」のとき、対応するスイッチ素子１２０Ａ１〜１２０Ａ５は閉じ、補正データが「０」のとき、対応するスイッチ素子１２０Ａ１〜１２０Ａ５は開く。スイッチ素子１２０Ａ１〜１２０Ａ５は抵抗器１１４Ａ１〜１１４Ａ５と並列接続されており、スイッチ素子１２０Ａ１〜１２０Ａ５の開閉に応じて、抵抗器１１４Ａ１〜１１４Ａ５の合成抵抗の抵抗値Ｒａを、変更可能である。
例えば、抵抗器１１４Ａ１を０．２５ｋΩ、抵抗器１１４Ａ２を０．５ｋΩ、抵抗器１１４Ａ３を１．０ｋΩ、抵抗器１１４Ａ４を２．０ｋΩ、抵抗器１１４Ａ５を４．０ｋΩとした場合に、スイッチ素子１２０Ａ１、スイッチ素子１２０Ａ３、およびスイッチ素子１２０Ａ４を開き、スイッチ素子１２０Ａ２およびスイッチ素子１２０Ａ５を閉じる。それにより、抵抗器１１４Ａの合成抵抗値Ｒａは、３．２５ｋΩとなる。
【００３２】
波形整形回路１１２Ａは、インバーター１１９Ａで構成される。発振回路１１１Ａから発振波形の正弦波が入力されて、インバーター１１９Ａによりデューティー比５０％の矩形波に波形整形され、クロック信号１５０Ａとして出力される。仮に発振波形が正弦波ではなく、インバーター１１９Ａで波形整形されるクロック信号１５０Ａがデューティー比５０％の矩形波にならない場合は、インバーター１１９Ａの後段に１／２分周器を追加することによって、デューティー比５０％の矩形波のクロック信号１５０Ａを生成することもできる。
【００３３】
以上、クロック信号生成回路について、第１クロック信号生成回路としてのクロック信号生成回路１１０Ａを例に挙げて説明した。第２クロック信号生成回路としてのクロック信号生成回路１１０Ｂ〜１１０Ｄは、クロック信号生成回路１１０Ａと同様の構成および機能を有し、第２発振信号としての発振信号を発生し、第２クロック信号としてのクロック信号１５０Ｂ〜１５０Ｄを生成する。
第１クロック信号生成回路としてのクロック信号生成回路１１０Ａは、発振回路１１１Ａの作り込みによる発振周波数の設定、あるいは発振周波数調整回路１１５Ａによる発振周波数の調整が行なわれることによって、第１クロック信号の周波数を第２クロック信号の周波数と異ならせる。
【００３４】
（クロック同期回路の作用）
次に、クロック同期回路１００の作用について、図３〜図５を参照して説明する。
図３は、クロック信号生成回路１１０Ａが生成するクロック信号１５０Ａの基本波ｆａ（発振周波数ｆＡと同一周波数）から７次高調波７・ｆａまでの周波数スペクトラムを示す。図３において、ＥＭＩ規制の信号強度（許容値）を破線で示す。図３に示すように、デューティー比５０％の矩形波に波形整形されたクロック信号１５０Ａは、奇数次の高調波を持ち、偶数次高調波は持たない。また、高調波は、次数が上がるにつれて、ＥＭＩノイズの強度が減衰する。クロック信号１５０Ａがデューティー比５０％の矩形波の場合においては、減衰率は−６ｄＢ／ｏｃｔである。なお、「−６ｄＢ／ｏｃｔ」は、周波数が２倍になるとその信号のレベルは１／２になることを表す。そのため、７次高調波７・ｆａのＥＭＩノイズは、基本波ｆａの信号レベルと比較して１／７まで減衰する。
クロック信号１５０Ｂ〜１５０Ｄも同様の特性を示す。
【００３５】
したがって、４個の発振回路１１１Ａ〜１１１Ｄ（１１１Ａ以外は、不図示）を備えるクロック同期回路１００において、４個の７次高調波７・ｆｐ（図５参照。発振回路１１１Ａ〜１１１Ｄの基本波ｆａ〜ｆｄをｆｐと総称する。）がすべて重畳した場合、その信号強度は７次高調波７・ｆｐの４倍、つまり基本波ｆｐの４／７（１／７×４）であり、基本波ｆｐ以下の信号強度となる。したがって、基本波ｆｐのＥＭＩノイズの強度をＥＭＩ規制の信号強度以下とすることで、少なくとも、４個の発振回路１１１Ａ〜１１１Ｄによる７次以降の高調波は、重畳してもＥＭＩ規制の信号強度を超過することがない。換言すれば、７次高調波７・ｆｐまでの周波数を異ならせることで、高調波の重畳によってＥＭＩノイズがＥＭＩ規制の信号強度を超過することを回避できる。
【００３６】
例えば、発振回路１１１Ａの抵抗値Ｒａを３．２５ｋΩとし、キャパシタンス値Ｃａを１０ｐＦとすることで、上記式１より、発振回路１１１Ａの発振周波数ｆＡは１４ＭＨｚとなる。同様にして、発振回路１１１Ｂ（不図示）の発振周波数を１５ＭＨｚとし、発振回路１１１Ｃ（不図示）の発振周波数を１６ＭＨｚとし、発振回路１１１Ｄ（不図示）の発振周波数を１７ＭＨｚとする。
【００３７】
そのようにすると、各クロック信号の基本波ｆｐから高調波まで、周波数の重畳が起こらない。つまり、クロック信号生成回路１１０Ａの発振信号（第１発振信号）の基本波周波数および高調波周波数を、クロック信号生成回路１１０Ｂ〜１１０Ｄの発振信号（第２発振信号）の基本波周波数および高調波周波数と異ならせるよう発振周波数を設定するため、周波数の重畳が起こらない。
図４は、上述した発振周波数の設定におけるクロック信号１５０Ａ〜１５０Ｄ（図１参照）の基本波ｆｐから７次高調波７・ｆｐまでの周波数スペクトラムの一覧表である。図４に示すように、クロック信号１５０Ａ〜１５０Ｄは、基本波ｆｐから７次高調波７・ｆｐまでの間で周波数が重ならない。換言すると、基本波ｆｐから７次高調波７・ｆｐまでにおいて、ＥＭＩノイズが重畳しない。
【００３８】
図５は、図４の一覧表に基づいて４個のクロック信号１５０Ａ〜１５０Ｄの７次高調波までのＥＭＩノイズの周波数分布を示す周波数スペクトラム図である。図５に示すように、４個のクロック信号１５０Ａ〜１５０Ｄ（図１参照）の基本波ｆｐから７次高調波７・ｆｐまでの周波数は重ならずＥＭＩノイズが重畳しないため、ＥＭＩノイズのピーク値が、クロック信号１５０Ａ〜１５０Ｄが単独で発生するＥＭＩノイズを上回ることがない。
【００３９】
（作用・効果）
上述のように、実施形態１によれば、従来技術における周波数変調回路を必要としないで、クロック信号１５０Ａ〜１５０ＤのＥＭＩノイズの重畳を回避することができる。そのため、本発明に係るクロック同期回路１００を備える電子機器は、クロック信号１５０Ａ〜１５０Ｄが単独で発生するＥＭＩノイズをＥＭＩ規制の信号強度以下にすれば電子機器としてＥＭＩ規制を遵守でき、ＥＭＩノイズ対策に掛かるコストアップを避けられる。また、６個までの発振回路を備えた場合において、７次高調波までの範囲で周波数の重畳を回避するよう各発振回路の発振周波数を異ならせることで、ＥＭＩノイズのピークがＥＭＩ規制の信号強度以下となり、ＥＭＩ規制を遵守することができる。
【００４０】
さらに、発振周波数調整回路１１５Ａ〜１１５Ｄ（１１５Ａ以外は不図示）により、発振回路１１１Ａ〜１１１Ｄ（１１１Ａ以外は不図示）の発振周波数を調整できるため、発振周波数の設定が可能になる。そのため、製造ばらつき等によるクロック信号１５０Ａ〜１５０Ｄの周波数ばらつきがあった場合においても、発振周波数調整回路１１５Ａ〜１１５Ｄによって発振周波数を調整して、クロック信号１５０Ａ〜１５０Ｄを所定の周波数に調整できる。
【００４１】
（変形例）
本実施形態では、第１クロック信号生成回路をクロック信号生成回路１１０Ａとし、第２クロック信号生成回路をクロック信号生成回路１１０Ｂ〜１１０Ｄとして説明した。しかしながら、クロック信号生成回路１１０Ａ〜１１０Ｄのいずれが、第１クロック信号生成回路であってもよい。その場合は、クロック信号生成回路１１０Ａ〜１１０Ｄの内、第１クロック信号生成回路とした以外のクロック信号生成回路が、第２クロック信号生成回路である。
【００４２】
実施形態１では、クロック同期回路１００は、４個の発振回路１１１Ａ〜１１１Ｄを備えるとして説明したが、クロック同期回路１００は、６個までの発振回路を備えることもできる。つまり、６個の発振回路による７次高調波７・ｆｐが重畳しても、その場合のＥＭＩノイズの強度は基本波ｆｐの６／７（１／７×６）である。そのため、基本波ｆｐのＥＭＩノイズの強度をＥＭＩ規制の信号強度以下とすることで、６個の発振回路による７次以降の高調波は、重畳してもＥＭＩ規制の信号強度を超過することがない。
したがって、クロック同期回路１００が６個までの発振回路を備える場合には、７次高調波７・ｆｐまでの範囲において周波数の重畳を避けるように各発振回路の発振周波数を設定すればよい。
【００４３】
電源生成部１４０が生成する内部電圧値は、クロック信号生成回路１１０Ａ〜１１０Ｄ、および集積回路１３０Ａ〜１３０Ｄが動作する電圧であればよく、１．８Ｖに限定されない。
また、電源生成部１４０を備えずに、外部から直接内部電圧を供給される構成でもよい。
また、発振周波数調整回路１１５Ａにおいて、発振周波数を調整する際に、抵抗器１１４Ａの抵抗値Rａを固定して、キャパシター１１３Ａのキャパシタンス値Ｃａを変更する構成にしてもよい（図２参照）。
【００４４】
（実施形態２）
（インクジェットプリンター）
図６は、本発明に係るクロック同期回路１００を備えるインクジェットプリンター２００の外装ケースをはずした外観を示す斜視図である。インクジェットプリンター２００は、印刷ヘッドユニット２１０、メイン基板２３０、およびプリンター電源部２６０を備える。インクジェットプリンター２００は、外部から入力された画像等のデータを、メイン基板２３０から、印刷ヘッドユニット２１０に対して送信し、印刷ヘッドユニット２１０に備わったノズルからインクを吐出して印刷媒体に印刷する。
【００４５】
（プリンター電源部）
プリンター電源部２６０は、外部電源から供給される１００Ｖもしくは２００Ｖの交流電源から、インクジェットプリンター２００内部で使用する４２Ｖや、３．３Ｖ等の直流電源を生成する。
【００４６】
（印刷ヘッドユニット）
図７は、本実施形態における印刷ヘッドユニット２１０の斜視図である。印刷ヘッドユニット２１０は、インクを吐出する複数のノズルが設けられたノズル形成面２１１を備える。インクの吐出面でもあるノズル形成面２１１には、複数のノズルが整列されたノズル列２１３Ａ，２１３Ｂ，２１３Ｃ，２１３Ｄが備わる。ノズル列２１３Ａ〜２１３Ｄの各々は、例えば、２００個のノズルが整列されて構成されている。
【００４７】
図８は、本実施形態におけるインクジェットプリンター２００の機能を示す機能ブロック図であり、模式的に、印刷ヘッドユニット２１０にクロック同期回路１００としてのインク吐出制御回路２２０Ａ〜２２０Ｄが配置されることを示す。
【００４８】
メイン基板２３０は、印刷パターンを記憶する画像記憶部２４０と、印刷制御部２５０を備える。印刷ヘッドユニット２１０には、インク吐出制御回路２２０Ａ〜２２０Ｄが配置され、インク吐出制御回路２２０Ａ〜２２０Ｄは、ノズル列２１３Ａ〜２１３Ｄに接続される。
【００４９】
印刷制御部２５０から出力される印刷制御信号Ａ〜Ｄ（図１の入力信号Ａ〜Ｄに相当）は、４種類の異なる信号であり、インク吐出制御回路２２０Ａ〜２２０Ｄに同時に入力される。インク吐出制御回路２２０Ａ〜２２０Ｄは、印刷制御信号Ａ〜Ｄが入力されると印刷制御信号Ａ〜Ｄに対して演算を行い、インク吐出信号Ａ〜Ｄを出力する。
【００５０】
（インク吐出制御回路）
インク吐出制御回路２２０Ｂ〜２２０Ｄは、インク吐出制御回路２２０Ａと同様の構成および機能を有するため、以下では、インク吐出制御回路２２０Ａを例に挙げてその構成および機能を説明する。
インク吐出制御回路２２０Ａは、データ判定回路２２１Ａおよびクロック信号生成回路２２２Ａを備える。
データ判定回路２２１Ａは、メイン基板２３０から入力される印刷制御信号Ａがデータとして有効であるか否かを判定し、その判定結果により、ノズル列２１３Ａに対して、インク吐出信号Ａを送信するか、送信しないか、の動作を切り替える。例えば、外来ノイズ等によりデータが異常となった場合に、これを検出して、無効データであると判定し、ノズル列２１３Ａへインク吐出信号Ａを送信しない。
【００５１】
クロック信号生成回路２２２Ａは、発振回路および波形整形回路を備え（不図示）、データ判定回路２２１Ａにクロック信号を供給する。
ここで、クロック信号生成回路２２２Ａは、実施形態１のクロック同期回路１００におけるクロック信号生成回路１１０Ａと同等の構成であり、データ判定回路２２１Ａは、実施形態１の集積回路１３０Ａに相当する（図１および図２参照）。
【００５２】
（インク吐出制御回路の作用）
クロック信号生成回路２２２Ａ〜２２２Ｄが生成するクロック信号の基本波から７次までの高調波において、互いの周波数を異ならせるよう発振周波数を設定する。それによって、実施形態１の説明と同様に、ＥＭＩノイズの重畳を回避してＥＭＩ規制を遵守する。
【００５３】
また、本実施形態では、インク吐出制御回路２２０Ａ〜２２０Ｄが、印刷ヘッドユニット２１０に配置される。そのため、インク吐出制御回路２２０Ａ〜２２０Ｄが備える４個の発振回路の温度は、常にほぼ同等となる。したがって、周囲温度環境の変化や内部で発生する熱があっても、４個の発振回路の発振周波数の差分はおおよそ維持され、EＭＩノイズの重畳は発生しない。
【００５４】
（電源生成部）
電源生成部２２３は、プリンター電源部２６０より供給される３．３Ｖの直流電圧の供給を受けて、１．８Ｖの直流電圧を生成するＤＣ／ＤＣコンバーターである。電源生成部２２３が生成する１．８Ｖの直流電圧は、インク吐出制御回路２２０Ａ〜２２０Ｄに供給されて、クロック信号生成回路２２２Ａ〜２２２Ｄ（２２２Ａ以外は不図示）およびデータ判定回路２２１Ａ〜２２１Ｄ（２２１Ａ以外は不図示）の電源電圧となる。
【００５５】
（作用・効果）
上述のように、実施形態２によれば、４個の発振回路を備えた場合において、各発振回路の発振周波数、およびその高調波を重畳させないことが可能である。そのため、インクジェットプリンター２００として、インク吐出制御回路２２０Ａ〜２２０Ｄから発生するEＭＩノイズの重畳を回避してEＭＩノイズのピークレベルを抑制できＥＭＩ規制の遵守が可能となる。
また、印刷ヘッドユニット２１０に４個の発振回路を備えるため、各発振回路間の温度差を小さくすることができる。その結果、周囲温度環境の変化や内部で発生する熱があって各発振回路の発振周波数が変動しても、あらかじめ設定された各発振回路間の発振周波数差を維持して重畳を回避でき、ＥＭＩ規制を遵守可能なインクジェットプリンター２００を提供することができる。
【００５６】
（変形例）
ノズル列２１３Ａ〜２１３Ｄは、１個以上のノズルにより形成され、ノズル列２１３Ａ〜２１３Ｄを構成するノズルの数は２００個に限定されない。
【００５７】
プリンター電源部２６０から供給される直流電圧は、電源生成部２２３がクロック信号生成回路２２２Ａ〜２２２Ｄとデータ判定回路２２１Ａ〜２２１Ｄとを動作させる電源電圧を生成できればよく、３．３Ｖに限定されない。
【００５８】
電源生成部２２３が生成する電圧値は、クロック信号生成回路２２２Ａ〜２２２Ｄ、およびデータ判定回路２２１Ａ〜２２１Ｄが動作する電圧であり、１．８Ｖに限定されない。
【符号の説明】
【００５９】
１００…クロック同期回路、１１０Ａ〜Ｄ…クロック信号生成回路、１１１Ａ〜Ｄ…発振回路、１１２Ａ…波形整形回路、１１３Ａ…キャパシター、１１４Ａ…抵抗器、１１４Ａ１〜Ａ５…抵抗器、１１５Ａ…発振周波数調整回路、１１６Ａ…インバーター、１１７Ａ…インバーター、１１８Ａ…インバーター、１１９Ａ…インバーター、１２０Ａ…スイッチ回路、１２０Ａ１〜Ａ５…スイッチ素子、１３０Ａ〜Ｄ…集積回路、１４０…電源生成部、１５０Ａ〜Ｄ…クロック信号、１７０…調整値記憶部、２００…インクジェットプリンター、２１０…印刷ヘッドユニット、２１１…ノズル形成面、２１３Ａ〜Ｄ…ノズル列、２２０Ａ〜Ｄ…インク吐出制御回路、２２１Ａ…データ判定回路、２２２Ａ…クロック信号生成回路、２２３…内部電源生成部、２３０…メイン基板、２４０…画像記憶部、２５０…印刷制御部、２６０…プリンター電源部。
【図１】
2017124495.tif 000003
【図２】
2017124495.tif 000004
【図３】
2017124495.tif 000005
【図４】
2017124495.tif 000006
【図５】
2017124495.tif 000007
【図６】
2017124495.tif 000008
【図７】
2017124495.tif 000009
【図８】
2017124495.tif 000010
【図９】
2017124495.tif 000011