(57)【要約】【課題】実装性の向上を図ることが可能な配線基板及びその製造方法の提供を目的とする。【解決手段】本発明の配線基板１０は、実装電子部品９０にフリップチップ接続される複数のバンプ４１を有していて、それらバンプ４１には、丘状ドームの頂上部を平坦に切り取った形状の平坦バンプ４０が含まれている。この平坦バンプ４０は、平坦頂面４０Ａを有するＮｉバンプ４０Ｌの側面である湾曲外周面４０Ｂに、Ｐｄ環状被膜４０ＴとＡｕ環状被膜４０Ｕとが順に形成され、それら環状被膜４０Ｔ，４０ＵとＮｉバンプ４０Ｌの平坦頂面４０Ａを覆うＰｄ全被膜４０ＭとＡｕ全被膜４０Ｎとが形成されてなる。【選択図】図５
2017079297.tif 000002
【特許請求の範囲】
【請求項１】
導体層と、
前記導体層上に積層される絶縁層と、
前記絶縁層に形成されて前記導体層の一部を導体パッドとして露出させる複数の開口と、
前記導体パッド上に形成され、前記絶縁層の上表面から突出すると共に外周部が前記絶縁層上に配置される複数のバンプと、
各前記バンプのうち前記絶縁層の上表面から突出する部分の全体を覆う金属全皮膜と、を備えるプリント配線板であって、
前記複数のバンプの少なくとも１つのバンプの形状は、平坦頂面と、外周部に配置されて前記絶縁層から前記平坦頂面へ近づくにつれて窄まるように湾曲する湾曲外周面と、を有する形状であり、
前記平坦頂面を有する前記バンプには、前記金属全皮膜の内側に配され、かつ、前記バンプの前記湾曲外周面を被覆する金属環状被膜が設けられている。
【請求項２】
請求項１に記載の配線基板において、
前記金属全皮膜は、前記金属環状被膜及び前記平坦頂面を直接被覆している。
【請求項３】
請求項１に記載の配線基板において、
前記バンプの主成分と同じ金属を主成分にして形成され、前記平坦頂面を有する前記バンプに設けられて、前記金属全皮膜の内側で、前記金属環状皮膜と前記平坦頂面とを外側から被覆するインナー全皮膜を有する。
【請求項４】
請求項３に記載の配線基板において、
前記インナー全皮膜の厚さは０．０１〜２．０μｍである。
【請求項５】
請求項１乃至４の何れか１の請求項に記載の配線基板において、
前記バンプは、ニッケルを主成分としたＮｉバンプであり、
前記金属全皮膜及び前記金属環状皮膜は、パラジウム層に金層を重ねてなるＰｄ／Ａｕ皮膜である。
【請求項６】
請求項５に記載の配線基板において、
前記バンプの高さは１５μｍ以下であり、
前記Ｐｄ／Ａｕ皮膜における前記パラジウム層の厚さ及び前記金層の厚さは、共に、０．０１〜０．１μｍである。
【請求項７】
請求項１乃至６のうち何れか１の請求項に記載の配線基板において、
前記バンプ、前記金属全皮膜及び前記金属環状被膜は、無電解めっきにより形成されている。
【請求項８】
請求項１乃至７のうち何れか１の請求項に記載の配線基板において、
前記平坦頂面の外径が１３０μｍ未満である。
【請求項９】
請求項１乃至８のうち何れか１の請求項に記載の配線基板において、
前記バンプと反対側の面が平坦テーブルに吸着されたときの、前記平坦テーブルから前記バンプの頂上部までの高さの最大値と最小値の差が、２０μｍ以内である。
【請求項１０】
請求項１乃至９のうち何れか１の請求項に記載の配線基板において、
複数の前記バンプには、互いに径が異なる大径バンプと小径バンプとが含まれる。
【請求項１１】
請求項１乃至１０のうち何れか１の請求項に記載の配線基板において、
前記バンプには、前記平坦頂面の中央部に凹部を備えるものが含まれる。
【請求項１２】
請求項１乃至１１のうち何れか１の請求項に記載の配線基板において、
内蔵電子部品を収容するキャビティを有し、
前記複数のバンプには、厚さ方向から見て前記キャビティに重ねて配置される複数の第１バンプと、厚さ方向から見て前記キャビティの外側に配置される複数の第２バンプと、が含まれ、
前記第１バンプ同士の間の間隔は、前記第２バンプ同士の間の間隔よりも小さい。
【請求項１３】
共通の電子部品にフリップチップ接続される複数のバンプを形成することと、
各前記バンプの全体を覆う金属全皮膜を形成することと、を行う配線基板の製造方法であって、
前記金属全皮膜を形成する前に、
各前記バンプを直接被覆する金属仮皮膜を形成することと、
前記金属仮皮膜が形成された複数の前記バンプのうち所定の高さ以上の前記バンプの頂上部を前記金属仮皮膜と共に除去して、前記頂上部に平坦頂面を形成すると共に、前記バンプの側方に残る前記金属仮皮膜により金属環状皮膜を形成することと、を行う。
【請求項１４】
請求項１３に記載の配線基板の製造方法において、
前記金属全皮膜で前記金属環状皮膜及び前記平坦頂面を直接被覆する。
【請求項１５】
請求項１３に記載の配線基板の製造方法において、
前記バンプの主成分と同じ金属を主成分としたインナー全皮膜で前記金属環状皮膜及び前記平坦頂面を被覆し、さらに前記インナー全皮膜を前記金属全皮膜で被覆する。
【請求項１６】
請求項１３乃至１５のうち何れか１の請求項に記載の配線基板の製造方法において、
前記バンプと反対側の面を平坦テーブルに吸着させた状態で、所定の高さ以上の前記バンプの頂上部を研磨、研削又は切削することにより、前記平坦頂面を形成する。
【請求項１７】
請求項１６に記載の配線基板の製造方法において、
前記金属仮皮膜に被覆される複数の前記バンプを有する大基板を複数の小基板に分割し、
前記小基板に対して、前記バンプの頂上部を研磨、研削又は切削する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装電子部品と接続するためのバンプを有する配線基板及びその製造方法に関する。
【背景技術】
【０００２】
従来、この種の配線基板として、１つの実装電子部品に対して複数のバンプを介して接続されるものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１７２０７３号公報（段落［００１７］、図６）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の配線基板では、バンプの高さのばらつきが大きいと、電子部品の実装性が悪くなるという問題が考えられる。
【課題を解決するための手段】
【０００５】
本発明に係る配線基板は、導体層と、前記導体層上に積層される絶縁層と、前記絶縁層に形成されて前記導体層の一部を導体パッドとして露出させる複数の開口と、前記導体パッド上に形成され、前記絶縁層の上表面から突出すると共に外周部が前記絶縁層上に配置される複数のバンプと、各前記バンプのうち前記絶縁層の上表面から突出する部分の全体を覆う金属全皮膜と、を備えるプリント配線板であって、前記複数のバンプの少なくとも１つのバンプの形状は、平坦頂面と、外周部に配置されて前記絶縁層から前記平坦頂面へ近づくにつれて窄まるように湾曲する湾曲外周面と、を有する形状であり、前記平坦頂面を有する前記バンプには、前記金属全皮膜の内側に配され、かつ、前記バンプの前記湾曲外周面を被覆する金属環状被膜が設けられている。
【図面の簡単な説明】
【０００６】
【図１】本発明の第１実施形態に係る配線基板の断面図
【図２】配線基板における内蔵電子部品周辺の拡大断面図
【図３】配線基板への実装電子部品の実装を説明するための図
【図４】バンプ周辺の断面図
【図５】バンプ周辺の拡大断面図
【図６】配線基板の製造工程を示す図
【図７】配線基板の製造工程を示す図
【図８】配線基板の製造工程を示す図
【図９】配線基板の製造工程を示す図
【図１０】配線基板の製造工程を示す図
【図１１】配線基板の製造工程を示す図
【図１２】基板の平面図
【図１３】変形例に係るバンプ周辺の断面図
【図１４】変形例に係る配線基板の製造工程を示す図
【図１５】（Ａ）変形例に係る配線基板の断面図、（Ｂ）配線基板の製造に用いられるキャビティ付き基板の断面図
【図１６】（Ａ）変形例に係るバンプ周辺の断面図、（Ｂ）変形例に係るバンプの形成過程を説明するための断面図
【発明を実施するための形態】
【０００７】
［第１実施形態］
以下、本発明の第１実施形態を図１〜図１２に基づいて説明する。図１に示すように、本実施形態に係る配線基板１０は、コア基板１１の表側面であるＦ面１１Ｆと裏側面であるＢ面１１Ｂとにビルドアップ層１４を積層してなる。
【０００８】
コア基板１１は、絶縁性部材で構成され、その表裏の両面には、コア導体層１２がそれぞれ形成されている。表側のコア導体層１２と裏側のコア導体層１２とは、コア基板１１を貫通するスルーホール導体１３によって接続されている。スルーホール導体１３は、コア基板１１を貫通するスルーホール１３Ａの壁面に、例えば、銅のめっきが形成されることにより形成されている。コア基板１１の厚さは、約６０〜７００μｍになっていて、コア導体層１２の厚さは、約７〜３５μｍになっている。なお、コア基板１１は、特開２０１２−６９９２６号公報の図１〜図２に示されるような製造方法によって製造されてもよい。
【０００９】
コア基板１１のＦ面１１Ｆ側のビルドアップ層１４もＢ面１１Ｂ側のビルドアップ層１４も共に、コア基板１１側から絶縁層１５と導体層１６とを交互に積層してなる。絶縁層１５は、絶縁性材料で構成され、その厚さは、約１０〜３０μｍになっている。導体層１６は、金属（例えば、銅）で構成され、その厚さは、約５〜１５μｍになっている。
【００１０】
コア基板１１に最も近い最内の導体層１６とコア導体層１２とは、最内の絶縁層１５を貫通するビア導体１８によって接続されている。また、積層方向で隣り合う導体層１６，１６同士は、それら導体層１６，１６の間に位置する絶縁層１５を貫通するビア導体１８によって接続されている。なお、これらビア導体１８は、コア基板１１側に向かって徐々に縮径した錐台状になっている。
【００１１】
図１に示すように、コア基板１１のＦ面１１Ｆ側のビルドアップ層１４には最外導体層１６Ａの下に絶縁層１５を貫通するキャビティ３０が形成されていて、そのキャビティ３０には、内蔵電子部品８０が収容されている。詳細には、図２に示すように、Ｆ面１０Ｆ側の最外導体層１６Ａよりも内側（コア基板１１側）に位置する導体層１６には、プレーン層３１が形成されていて、プレーン層３１がキャビティ３０の底面として露出する。内蔵電子部品８０は、接着層３３を介してプレーン層３１に固定されている。また、内蔵電子部品８０は、Ｆ面１０Ｆ側の最外導体層１６Ａとビア導体１８を介して接続している。
【００１２】
複数の導体層１６のうち最も外側に配置される最外導体層１６Ａ，１６Ａ（本発明の「導体層」に相当する）上には、絶縁性のソルダーレジスト層２９，２９（本発明の「絶縁層」に相当する）が形成されている。なお、ソルダーレジスト層２９の厚さは、約７〜２５μｍとなっている。
【００１３】
図１に示すように、配線基板１０のＢ面１０Ｂ側のソルダーレジスト層２９（以下、「Ｂ面ソルダーレジスト層２９Ｂ」という。）には、Ｂ面１０Ｂ側の最外導体層１６Ａの一部をＢ面導体パッド２４として露出させるＢ面開口２８が複数形成されていて、Ｂ面導体パッド２４の上には、Ｂ面めっき層４２が形成されている。Ｂ面めっき層４２は、Ｂ面開口２８の底部に配置されて、Ｂ面ソルダーレジスト層２９Ｂの外面に対して凹んでいる。Ｂ面めっき層４２は、無電解Ｎｉ／Ｐｄ／Ａｕ金属層で構成されている。Ｂ面めっき層４２におけるＮｉ層の厚さは３〜１０μｍ、Ｐｄ層の厚さは０．１〜１μｍ、Ａｕ層の厚さは０．０３〜０．１μｍになっている。なお、当該Ｂ面の表面処理については、特に限定されず、例えば、無電解Ｎｉ／Ａｕ層、ＯＳＰ膜等を形成する表面処理であってもよい。
【００１４】
さて、配線基板１０のＦ面１０Ｆ側には、実装電子部品９０（図３参照）を実装するためのバンプ４１が形成されている。具体的には、図２に示すように、配線基板１０のＦ面１０Ｆ側のソルダーレジスト層２９（以下、「Ｆ面ソルダーレジスト層２９Ｆ」という。）には、Ｆ面１０Ｆ側の最外導体層１６Ａの一部をＦ面導体パッド２３として露出させるＦ面開口２７が複数形成されていて、このＦ面導体パッド２３上にバンプ４１が形成されている。バンプ４１は、Ｆ面開口２７内を充填すると共に、Ｆ面ソルダーレジスト層２９Ｆの外側に突出し、外周部がＦ面ソルダーレジスト層２９Ｆ上に配置されている。
【００１５】
Ｆ面導体パッド２３には、配線基板１０の厚さ方向から見たときにキャビティ３０に重ねて配置される複数の第１導体パッド２３Ａと、キャビティ３０の外側に配置される複数の第２導体パッド２３Ｂとが含まれていて、複数のＦ面開口２７には、第１導体パッド２３Ａを露出させる複数の第１開口２７Ａと、第２導体パッド２３Ｂを露出させる複数の第２開口２７Ｂとが含まれている。以下、適宜、第１導体パッド２３Ａ上のバンプ４１を第１バンプ４１Ａといい、第２導体パッド２３Ｂ上のバンプ４１を第２バンプ４１Ｂという。なお、第１開口２７Ａの開口径は、第２開口２７Ｂの開口径より小さくなっている。
【００１６】
ここで、図３及び図４に示すように、複数のバンプ４１（第１バンプ４１Ａ及び第２バンプ４１Ｂ）には、表面全体がなだらかに盛り上がった丘状バンプ３９と共に、丘状ドームの頂上部を平坦に切り取った形状の平坦バンプ４０が含まれている。なお、丘状バンプ３９及び平坦バンプ４０は、第１導体パッド２３Ａ上の第１バンプ４１Ａに含まれていてもよいし、第２導体パッド２３Ｂ上の第２バンプ４１Ｂに含まれていてもよいし、第１バンプ４１Ａと第２バンプ４１Ｂの両方に含まれていてもよい。
【００１７】
図４及び図５に示すように、バンプ４１のうち丘状バンプ３９は、丘状のＮｉバンプ３９Ｌ全体が内側Ｐｄ被膜３９Ｒと内側Ａｕ被膜３９Ｓとに順に被覆され、さらにその上にＰｄ全被膜３９ＭとＡｕ全被膜３９Ｎとが順に形成されてなる。つまり、丘状バンプ３９では、Ｎｉバンプ３９Ｌ全体が２層のＰｄ／Ａｕ皮膜により覆われている。一方、平坦バンプ４０は、平坦頂面４０Ａと、その平坦頂面４０Ａの外縁からＦ面ソルダーレジスト層２９Ｆの表面に向けて外方に広がりながら延びる湾曲外周面４０Ｂとを有するＮｉバンプ４０Ｌの湾曲外周面４０Ｂに、Ｐｄ環状被膜４０ＴとＡｕ環状被膜４０Ｕとが順に形成され、それら環状被膜４０Ｔ，４０ＵとＮｉバンプ４０Ｌの平坦頂面４０Ａを覆うＰｄ全被膜４０ＭとＡｕ全被膜４０Ｎとが形成されてなる。なお、平坦バンプ４０におけるＮｉバンプ４０Ｌの平坦頂面４０ＡとＰｄ環状被膜４０Ｔ及びＡｕ環状被膜４０Ｕの上端面は面一になっている。Ｎｉバンプ３９Ｌ及びＮｉバンプ４０Ｌが本発明の「バンプ」に相当し、Ｐｄ環状被膜４０ＴとＡｕ環状被膜４０Ｕとを合わせたＰｄ／Ａｕ皮膜が本発明の「金属環状被膜」に相当し、Ｐｄ全被膜３９ＭとＡｕ全被膜３９Ｎとを合わせたＰｄ／Ａｕ皮膜及びＰｄ全被膜４０ＭとＡｕ全被膜４０Ｎとを合わせたＰｄ／Ａｕ皮膜が本発明の「金属全皮膜」に相当する。
【００１８】
Ｎｉバンプ３９Ｌ，４０Ｌの厚さは、１５〜３０μｍであり、各Ｐｄ膜３９Ｒ，３９Ｍ，４０Ｔ，４０Ｍの厚さ及び各Ａｕ膜３９Ｓ，３９Ｎ，４０Ｕ，４０Ｎの厚さは０．０１〜０．１μｍである。また、Ｆ面ソルダーレジスト層２９Ｆの上表面からのＮｉバンプ３９Ｌ，４０Ｌの突出高さは、３〜１５μｍになっていて、配線基板１０が平坦テーブル９１に吸着された状態では、平坦テーブル９１からバンプ４１の頂上部までの高さの最大値Ｈ１と最小値Ｈ２（図３参照）の差は、２０μｍ以下になっている。
【００１９】
また、第１バンプ４１Ａの外径は、約２５〜６０μｍになっていて、第１バンプ４１Ａ，４１Ａ同士の間隔（ピッチ）は、３０〜８０μｍになっている。第２バンプ４１Ｂの外径は、約２５〜１３０μｍになっていて、第２バンプ４１Ｂ，４１Ｂ同士の間隔（ピッチ）は、約３０〜１８０μｍになっている。なお、各バンプ４１Ａ，４１Ｂの外径は、Ｆ面ソルダーレジスト層２９Ｆの上表面から突出する部分の外径である。
【００２０】
配線基板１０の構造に関する説明は以上である。次に、配線基板１０の製造方法を図６〜図１２に基づいて説明する。
【００２１】
（１）まず、図６に示すように、内蔵電子部品８０を内蔵する基板５０（本発明の「大基板」に相当する）が準備される。ここで、基板５０は、外縁部に沿った枠状の捨て領域Ｒ１を有し、その捨て領域Ｒ１の内側が正方形の複数の製品領域Ｒ２に区画されている（図１２参照）。基板５０は、以下のようにして得られる。即ち、コア基板１１に複数の絶縁層１５と導体層１６が交互に積層されると共に、その積層の途中で形成されるキャビティ３０に内蔵電子部品８０が収容される。そして、最も外側に配置される最外導体層１６Ａ，１６Ａ上にソルダーレジスト層２９，２９が形成されることで基板５０が得られる。なお、基板５０の表裏の一方側のＦ面５０Ｆが配線基板１０のＦ面１０Ｆとなり、他方側のＢ面５０Ｂが配線基板１０のＢ面１０Ｂとなる。
【００２２】
（２）図７に示すように、リソグラフィ処理によって、基板５０うち表裏の一方側の面であるのＦ面５０Ｆ側のＦ面ソルダーレジスト層２９Ｆに、Ｆ面５０Ｆ側の最外導体層１６Ａの一部を第１導体パッド２３Ａ及び第２導体パッド２３Ｂとして露出させる第１開口２７Ａ及び第２開口２７Ｂが形成される。また、基板５０のうち表裏の他方側の面であるＢ面５０Ｂ側のＢ面ソルダーレジスト層２９Ｂに、Ｂ面５０Ｂ側の最外導体層１６Ａの一部をＢ面導体パッド２４として露出させるＢ面開口２８が形成される。
【００２３】
（３）図８に示すように、Ｆ面ソルダーレジスト層２９Ｆが樹脂保護膜４３にて被覆される。そして、基板５０のＢ面５０Ｂ側に無電解めっき処理が行われ、Ｂ面導体パッド２４上にＢ面めっき層４２が形成される。詳細には、まず、無電解ニッケルめっき処理によってＢ面導体パッド２４上に無電解Ｎｉ層が形成される。次いで、無電解パラジウムめっき処理によって、無電解Ｎｉ層の上に無電解Ｐｄ層が形成され、無電解金めっき処理によって、無電解Ｐｄ層上に無電解Ａｕ層が形成される。なお、無電解めっき処理の際、第２導体パッド２３Ｂ及び第１導体パッド２３Ａは、樹脂保護膜４３により保護される。
【００２４】
（４）Ｆ面ソルダーレジスト層２９Ｆを被覆する樹脂保護膜４３が除去されると共に、Ｂ面ソルダーレジスト層２９Ｂが樹脂保護膜４３にて被覆される（図９参照）。そして、基板５０のＦ面５０Ｆ側に無電解ニッケルめっき処理が行われる。具体的には、Ｆ面５０Ｆに無電解ニッケルめっき液が浸漬される。無電解ニッケル処理が行われると、図１０（Ａ）に示すように、Ｆ面導体パッド２３（第１導体パッド２３Ａ及び第２導体パッド２３Ｂ）の上にＮｉバンプ４１Ｌが形成される。Ｎｉバンプ４１Ｌは、Ｆ面開口２７（第１開口２７Ａ及び第２開口２７Ｂ）を充填すると共に、Ｆ面ソルダーレジスト層２９Ｆの上表面から突出する。Ｎｉバンプ４１ＬのうちＦ面ソルダーレジスト層２９Ｆから突出する部分はドーム状になっていて、当該突出部分の外周部はＦ面ソルダーレジスト層２９Ｆ上に重ねて配置される。
【００２５】
（５）無電解パラジウムめっき処理と無電解金めっき処理が行われる。具体的には、基板５０のＦ面５０Ｆに無電解パラジウムめっき液が浸漬され、さらに、無電解金めっき液が浸漬される。無電解パラジウムめっき処理及び無電解金めっき処理が行われると、図１０（Ｂ）に示すように、Ｎｉバンプ４１Ｌ上にＰｄ仮被膜４１ＥとＡｕ仮被膜４１Ｆとが積層される。
【００２６】
（６）基板５０（図１２参照）が各製品領域Ｒ２である製品基板５１（本発明の「小基板」に相当する）に分割される。複数の製品基板５１のうち、バンプ４１の高さのばらつきが許容値以下のものはそのまま配線基板として取り分けられる（この場合、Ｐｄ仮被膜４１Ｅ及びＡｕ仮被膜４１ＦがそのままＰｄ全被膜４１Ｍ及びＡｕ全被膜４１Ｎとなる）。そして、バンプ４１の高さのばらつきが許容値を超えているものが、次の工程に進む。
【００２７】
（７）図１０（Ｃ）に示すように、製品基板５１のＢ面５１Ｂ側が平坦テーブル９１に吸着され、Ｆ面ソルダーレジスト層２９Ｆの上表面より上方位置で、切削工具９３を平坦テーブル９１と平行に移動させる。このとき、切削工具９３が移動する高さより上方に突出するＮｉバンプ４１Ｌの頂上部がその周囲のＰｄ仮被膜４１Ｅ及びＡｕ仮被膜４１Ｆと共に除去され、平坦テーブル９１と平行な平坦頂面４０Ａが形成される（図１１（Ａ））。なお、切削工具９３の高さは、平坦テーブル９１から予め定められた高さＨ０に設定されている。そして、平坦頂面４０Ａが形成されたＮｉバンプ４１Ｌ（Ｎｉバンプ４０Ｌ）の側面（湾曲外周面４０Ｂ）に残っているＰｄ仮被膜４１Ｅ及びＡｕ仮被膜４１ＦがＰｄ環状被膜４０Ｔ及びＡｕ環状被膜４０Ｕになる。なお、平坦頂面４０Ａが形成されなかったＮｉバンプ４１Ｌ（Ｎｉバンプ３９Ｌ）上のＰｄ仮被膜４１Ｅ及びＡｕ仮被膜４１Ｆが内側Ｐｄ被膜３９Ｒ及び内側Ａｕ被膜３９Ｓになる。
【００２８】
（８）次いで、平坦テーブル９１から取り外した製品基板５１に、無電解パラジウムめっき処理と無電解金めっき処理が行われる。具体的には、製品基板５１のＦ面５１Ｆに無電解パラジウムめっき液が浸漬され、さらに、無電解金めっき液が浸漬される。これにより、Ｎｉバンプ４１Ｌ（Ｎｉバンプ４０Ｌ、Ｎｉバンプ４０Ｌ）上にＰｄ全被膜４１Ｍ（Ｐｄ全被膜３９Ｍ、Ｐｄ全被膜４０Ｍ）とＡｕ全被膜４１Ｎ（Ａｕ全被膜３９Ｎ、Ａｕ全被膜４０Ｎ）が積層され（図１１参照）、図４に示したバンプ４１（丘状バンプ３９、平坦バンプ４０）が形成される。なお、Ｐｄ全被膜３９Ｍ，４０Ｍを積層する前に、内側Ａｕ被膜３９Ｓ又はＡｕ環状被膜４０ＵとＰｄ全被膜３９Ｍ，４０Ｍとの密着性を向上するための薬品を塗布しておくことが好ましい。
【００２９】
（９）Ｂ面ソルダーレジスト層２９Ｂを被覆する樹脂保護膜４３が除去されて、図１に示した配線基板１０が完成する。
【００３０】
本実施形態の配線基板１０の構造及び製造方法に関する説明は以上である。次に、配線基板１０の作用効果について説明する。
【００３１】
本実施形態の配線基板１０は、Ｆ面１０Ｆ側に実装電子部品９０が実装されて使用される。詳細には、配線基板１０のＢ面１０Ｂ側が平坦テーブル９１に吸着された状態で、Ｆ面１０Ｆ側のバンプ４１と実装電子部品９０（図３参照）の裏面に形成された半田ボール（図示せず）とがフリップチップ接続される。
【００３２】
ここで、平坦テーブル９１から各バンプ４１の頂上部までの高さのばらつきが大きいと、実装電子部品９０の実装性が悪くなると考えられる。これに対して本実施形態の配線基板１０では、一部又は全部のＮｉバンプ４１Ｌ（Ｎｉバンプ４０Ｌ）群の頂上部を除去して平坦頂面４０Ａが形成されることでバンプ４１群の高さの均一化が図られているので、平坦テーブル９１からバンプ４１の頂上部までの高さのばらつきを小さくすることが可能となり、実装電子部品９０の実装性の向上を図ることが可能となる。
【００３３】
また、これらバンプ４１を形成するにあたり、Ｎｉバンプ４１Ｌ上にＰｄ仮被膜４１Ｅ及びＡｕ仮被膜４１Ｆが形成された後に、Ｆ面ソルダーレジスト層２９Ｆの上表面に対して平坦テーブル９１と反対側に離れる位置で平坦テーブル９１と平行に切削工具９３を移動させることで、所定の高さ以上のＮｉバンプ４１Ｌの頂上部が除去されるため、バンプ４１の高さの均一化を容易に行うことができる。しかも、切削工具９３の移動は、Ｐｄ全被膜４１Ｍが形成される前に行われるので、Ｎｉバンプ４１Ｌの露出を防ぐことが可能となる。
【００３４】
ところで、本実施形態では、複数の製品領域Ｒ２を有する基板５０の状態でＰｄ仮被膜４１Ｅ及びＡｕ仮被膜４１Ｆが形成された後に、基板５０が製品基板５１に分割される。そして、この時点でバンプ４１の高さのばらつきが少ない製品基板５１はそのまま配線基板として使用可能となる一方、バンプ４１の高さのばらつきが大きい製品基板５１が上記した切削工具９３による工程に進むことになる。ここで、複数の製品領域Ｒ２を有する基板５０の状態で切削工具９３の移動を行うことも考えられるが、基板５０の状態では製品基板５１の状態よりも基板全体の反りや傾きが大きいため、バンプ４１の高さが十分に均一化できない虞がある。これに対して本実施形態の配線基板１０の製造方法では、基板５０が製品基板５１に分割された後に、各製品基板５１に対して切削工具９３の移動が行われるので、各製品基板５１におけるバンプ４１の高さの均一化を十分に図ることができる。これにより、配線基板１０が平坦テーブル９１に吸着された状態での平坦テーブル９１からバンプ４１の頂上部までの高さの最大値Ｈ１と最小値Ｈ２の差が２０μｍ以下になる程度まで均一化することができる。
【００３５】
また、基板５０の分割前にＮｉバンプ４１Ｌのみを形成し、基板５０を製品基板５１に分割した後に切削工具９３の移動、Ｐｄ全被膜４１Ｍ及びＡｕ全被膜４１Ｎの形成を行うという製造工程にすることも考えられるが、この場合、バンプ４１の高さのばらつきが少ない製品基板５１についてもＰｄ全被膜４１Ｍ及びＡｕ全被膜４１Ｎの形成を個別に行う必要が生じ、製造時間が増加する虞がある。しかしながら、本実施形態では、基板５０の分割前にＮｉバンプ４１Ｌに加えてＰｄ仮被膜４１Ｅ及びＡｕ仮被膜４１Ｆを形成しているので、分割後にバンプ４１の高さのばらつきが小さいものについては、そのまま使用、出荷等することが可能となり、製造時間を短縮することが可能となる。また、バンプ４１の高さのばらつきが大きくそのままでは使用できないものを再利用可能としているため、製品の歩留りを向上することが可能となる。
【００３６】
また、本実施形態の配線基板１０のように、第１バンプ４１Ａが充填される第１開口２７Ａの開口径と、第２バンプ４１Ｂが充填される第２開口Ｂの開口径とが異なっている場合、第１バンプ４１Ａと第２バンプ４１Ｂとの間で、平坦テーブル９１からの高さのばらつきが大きくなるという問題が考えられる。しかしながら、本実施形態の配線基板１０によれば、第１バンプ４１Ａと第２バンプ４１Ｂの一方又は両方に平坦頂面４０Ａが形成されることで、第１バンプ４１Ａ及び第２バンプ４１Ｂの平坦テーブル９１からの高さのばらつきを小さくすることが可能となる。
【００３７】
また、バンプ４１におけるＮｉバンプ４１Ｌ中のＮｉが実装電子部品９０の半田ボールに染み出してしまうと、バンプ４１が脆くなって配線基板１０から脱離してしまうことが考えられるが、本実施形態の配線基板１０では、丘状バンプ３９の全体及び平坦バンプ４０のＮｉバンプ４１Ｌの側面に、Ｐｄ膜とＡｕ膜とが２層ずつ形成されているので、Ｎｉが実装電子部品９０の半田ボールに染み出すことを防ぐことも可能となる。
【００３８】
［第２実施形態］
本実施形態は、バンプ４１の構造において上記第１実施形態と異なっている。図１３に示すように、本実施形態の配線基板１０Ｖでは、バンプ４１のうち丘状バンプ３９には内側Ａｕ被膜３９ＳとＰｄ全被膜３９Ｍとの間に内側Ａｕ被膜３９Ｓ全体を被覆するインナーＮｉ全皮膜３９Ｅ（本発明の「インナー全皮膜」に相当する）が設けられている。また、平坦バンプ４０には、Ｐｄ全被膜４０Ｍの内側に、Ｎｉバンプ４０Ｌの平坦頂面４０Ａと、Ｐｄ環状被膜４０Ｔ及びＡｕ環状被膜４０Ｕの上端面と、Ａｕ環状被膜４０Ｕの外側面とを覆うインナーＮｉ全皮膜４０Ｅが設けられている。なお、これらインナーＮｉ全皮膜３９Ｅ，４０Ｅの厚さは０．１〜２μｍである。
【００３９】
次に、配線基板１０Ｖの製造方法について、図１４に基づいて説明する。
【００４０】
（１）上記第１実施形態の配線基板１０の製造方法における（１）〜（７）と同様の処理により、平坦頂面４０Ａを有し、側面にＰｄ環状被膜４０Ｔ及びＡｕ環状被膜４０Ｕが形成されたＮｉバンプ４１Ｌ（Ｎｉバンプ４０Ｌ）や、内側Ｐｄ被膜３９Ｒ及び内側Ａｕ被膜３９Ｓにより全体が被覆されたＮｉバンプ４１Ｌ（Ｎｉバンプ３９Ｌ）を有する製品基板５１Ｖが用意される（図１４（Ａ）参照）。
【００４１】
（２）次いで、平坦テーブル９１から取り外した製品基板５１Ｖに、無電解ニッケルめっき処理が行われる。これにより、図１４（Ｂ）に示すように、Ｎｉバンプ３９Ｌ，４０Ｌを覆うインナーＮｉ全皮膜３９Ｅ，４０Ｅが形成される。
【００４２】
（３）製品基板５１Ｖに、無電解パラジウムめっき処理と無電解金めっき処理が行われる。これにより、Ｎｉバンプ４１Ｌ（Ｎｉバンプ４０Ｌ、Ｎｉバンプ４０Ｌ）上にＰｄ全被膜４１Ｍ（Ｐｄ全被膜３９Ｍ、Ｐｄ全被膜４０Ｍ）とＡｕ全被膜４１Ｎ（Ａｕ全被膜３９Ｎ、Ａｕ全被膜４０Ｎ）が積層され、バンプ４１（丘状バンプ３９、平坦バンプ４０）が形成される。
【００４３】
（４）Ｂ面ソルダーレジスト層２９Ｂを被覆する樹脂保護膜４３が除去されて、配線基板１０Ｖが完成する。
【００４４】
本実施形態の配線基板１０Ｖによれば、内側Ａｕ被膜３９Ｓ又はＡｕ環状被膜４０ＵとＰｄ全被膜３９Ｍ，４０Ｍとの間がインナーＮｉ全皮膜３９Ｅ，４０Ｅにより介されるため、上述した密着性を向上するための薬品を要することなく、両者の間の密着性を向上することが可能となる。
【００４５】
［他の実施形態］
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００４６】
（１）上記実施形態では、平坦頂面４０Ａは、切削工具９３の切削によって形成されていたが、研削又は研磨によって形成されてもよい。
【００４７】
（２）上記実施形態では、配線基板１０が内蔵電子部品８０を内蔵する構成であったが、内蔵電子部品８０を内蔵しない構成であってもよい。
【００４８】
（３）上記実施形態では、本発明の「配線板」の例として、コア基板１１を有する配線基板１０を示したが、図１５（Ａ）に示す配線基板１０Ｗのように、コア基板を有さないコアレス基板であってもよい。なお、配線基板１０Ｗは、まず、図１５（Ｂ）に示すキャビティ付き基板１００Ｗが準備され、そのキャビティ付き基板１００Ｗのキャビティ３０に内蔵電子部品８０が収容されて、絶縁層１５、導体層１６及びソルダーレジスト層２９が積層されることで形成される。なお、導体パッド２３，２４、バンプ４１及びＢ面めっき層４２は、上記実施形態と同様にして、形成される。
【００４９】
（４）上記実施形態では、複数のバンプ４１のうち一部のバンプ４１が、平坦頂面４０を有する平坦バンプ４０であったが、複数のバンプ４１の全てが平坦バンプ４０であってもよい。
【００５０】
（５）上記実施形態において、平坦バンプ４０は、図１６（Ａ）にように、平坦頂面４０Ａの中心部に凹部４５を有していてもよい。なお、図１６（Ａ）に示す平坦バンプ４０は、図１６（Ｂ）に示される形状のＮｉバンプ４１Ｌ（即ち、全体がドーム状をなすと共に頂面に凹部４６を有するＮｉバンプ４１ＬにＰｄ仮被膜４１Ｅ及びＡｕ仮被膜４１Ｆga
積層されたもの）が、同図に示す２点鎖線に沿って切除され、その切除後のＮｉバンプ４１Ｌ（Ｎｉバンプ４０Ｌ）上にＰｄ全被膜４０ＭとＡｕ全被膜４０Ｎが積層されることにより形成される。
【００５１】
（６）上記実施形態において、全てのバンプ４１の外径がほぼ同じであってもよい。
【００５２】
（７）バンプ４１は、例えば、無電解Ｎｉ／Ａｕ等の他の無電解めっきで構成されてもよいし、電解めっきで構成されていてもよい。
【符号の説明】
【００５３】
１０，１０Ｖ，１０Ｗ    配線基板
４０    平坦バンプ
４０Ａ    平坦頂面
４０Ｂ    湾曲外周面
４０Ｌ    Ｎｉバンプ（バンプ）
４０Ｍ    Ｐｄ全被膜（金属全皮膜）
４０Ｎ    Ａｕ全被膜（金属全皮膜）
４０Ｔ    Ｐｄ環状被膜（金属環状被膜）
４０Ｕ    Ａｕ環状被膜（金属環状被膜）
４１Ｅ    Ｐｄ仮被膜（金属仮皮膜）
４１Ｆ    Ａｕ仮被膜（金属仮皮膜）
５０    基板（大基板）
５１，５１Ｖ    製品基板（製品基板）
８０    内蔵電子部品
９０    実装電子部品
９１    平坦テーブル
【図１】
2017079297.tif 000003
【図２】
2017079297.tif 000004
【図３】
2017079297.tif 000005
【図４】
2017079297.tif 000006
【図５】
2017079297.tif 000007
【図６】
2017079297.tif 000008
【図７】
2017079297.tif 000009
【図８】
2017079297.tif 000010
【図９】
2017079297.tif 000011
【図１０】
2017079297.tif 000012
【図１１】
2017079297.tif 000013
【図１２】
2017079297.tif 000014
【図１３】
2017079297.tif 000015
【図１４】
2017079297.tif 000016
【図１５】
2017079297.tif 000017
【図１６】
2017079297.tif 000018