(57)【要約】【課題】画質の低下を回避する。【解決手段】１フレーム時間内に２枚の画像を順次撮像する駆動方法において撮像される一方の画像について有効画素領域の画素から画素信号を読み出すリード動作を行っているときに、他の画像についてリード動作の対象とする画素の行アドレスのジャンプが所定行数以下となるように駆動を制御する。本技術は、例えば、CMOSイメージセンサに適用できる。【選択図】図７
2017199993.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が行列状に配置されており、複数の前記画素のうち、画像の構築に用いられる画素信号を出力する前記画素である有効画素が配置される有効画素領域、並びに、前記有効画素領域に対して垂直方向の上方および下方の少なくとも一方に配置され、前記有効画素とは異なる前記画素である無効画素が配置される無効画素領域が設けられる画素領域と、
前記画素領域に配置されている前記画素を行ごとに駆動するための駆動信号を出力し、１フレーム時間内に複数枚の画像を順次撮像する第１の駆動方法、および、１列に配置される前記画素を複数の系統に分け、前記画素から出力される画素信号をデジタル信号に変換する変換処理を前記系統ごとに切り替えて並列的に行う第２の駆動方法を組み合わせて前記画素の駆動を制御する駆動制御回路と
を備え、
前記駆動制御回路が、前記第１の駆動方法において撮像される前記複数枚の画像のうちの、いずれかの前記画像について前記有効画素領域の前記画素から画素信号を読み出すリード動作を行っているときに、他の前記画像について前記リード動作の対象とする前記画素の行アドレスのジャンプが所定行数以下となるように駆動を制御する
固体撮像素子。
【請求項２】
複数の前記系統ごとに設けられる垂直信号線と、
前記画素から出力される画素信号と所定の参照信号とを比較する比較器と、
複数の前記系統ごとの前記垂直信号線と前記比較器の入力端子との接続を切り替えて、前記画素信号をデジタル信号に変換する変換処理の対象となる前記画素を選択する選択部と
をさらに備える請求項１に記載の固体撮像素子。
【請求項３】
前記駆動制御回路により行アドレスのジャンプが所定行数以下で行われるように駆動される前記画素から出力される画素信号は破棄される
請求項１に記載の固体撮像素子。
【請求項４】
前記駆動制御回路は、前記有効画素領域に配置されている前記画素に対する前記リード動作が開始されるタイミングより前の所定期間において、前記無効画素領域に配置されている前記画素に対する前記リード動作の対象とする行アドレスのジャンプが所定行数以下の幅で行われるように駆動を制御する
請求項１に記載の固体撮像素子。
【請求項５】
前記駆動制御回路は、前記有効画素領域に配置されている前記画素に対する前記リード動作が終了されたタイミングより後の所定期間において、前記無効画素領域に配置されている前記画素に対する前記リード動作の対象とする行アドレスのジャンプが所定行数以下の幅で行われるように駆動を制御する
請求項１に記載の固体撮像素子。
【請求項６】
前記駆動制御回路は、前記第１の駆動方法において撮像される前記複数枚の画像のうちの、いずれの前記画像においても前記有効画素領域の前記画素から画素信号を読み出すリード動作が行われていないときに、前記リード動作の対象とする前記画素の行アドレスを、前記有効画素領域に対して垂直方向の上方および下方に配置されている前記無効画素領域の一方から他方にジャンプするように駆動を制御する
請求項１に記載の固体撮像素子。
【請求項７】
複数の画素が行列状に配置されており、複数の前記画素のうち、画像の構築に用いられる画素信号を出力する前記画素である有効画素が配置される有効画素領域、並びに、前記有効画素領域に対して垂直方向の上方および下方の少なくとも一方に配置され、前記有効画素とは異なる前記画素である無効画素が配置される無効画素領域が設けられる画素領域と、
前記画素領域に配置されている前記画素を行ごとに駆動するための駆動信号を出力し、１フレーム時間内に複数枚の画像を順次撮像する第１の駆動方法、および、１列に配置される前記画素を複数の系統に分け、前記画素から出力される画素信号をデジタル信号に変換する変換処理を前記系統ごとに切り替えて並列的に行う第２の駆動方法を組み合わせて前記画素の駆動を制御する駆動制御回路と
を備える固体撮像素子の駆動方法であって、
前記駆動制御回路が、前記第１の駆動方法において撮像される前記複数枚の画像のうちの、いずれかの前記画像について前記有効画素領域の前記画素から画素信号を読み出すリード動作を行っているときに、他の前記画像について前記リード動作の対象とする前記画素の行アドレスのジャンプが所定行数以下となるように駆動を制御する
ステップを含む駆動方法。
【請求項８】
複数の画素が行列状に配置されており、複数の前記画素のうち、画像の構築に用いられる画素信号を出力する前記画素である有効画素が配置される有効画素領域、並びに、前記有効画素領域に対して垂直方向の上方および下方の少なくとも一方に配置され、前記有効画素とは異なる前記画素である無効画素が配置される無効画素領域が設けられる画素領域と、
前記画素領域に配置されている前記画素を行ごとに駆動するための駆動信号を出力し、１フレーム時間内に複数枚の画像を順次撮像する第１の駆動方法、および、１列に配置される前記画素を複数の系統に分け、前記画素から出力される画素信号をデジタル信号に変換する変換処理を前記系統ごとに切り替えて並列的に行う第２の駆動方法を組み合わせて前記画素の駆動を制御する駆動制御回路と
を備え、
前記駆動制御回路が、前記第１の駆動方法において撮像される前記複数枚の画像のうちの、いずれかの前記画像について前記有効画素領域の前記画素から画素信号を読み出すリード動作を行っているときに、他の前記画像について前記リード動作の対象とする前記画素の行アドレスのジャンプが所定行数以下となるように駆動を制御する
固体撮像素子を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像素子、駆動方法、および電子機器に関し、特に、画質の低下を回避することができるようにした固体撮像素子、駆動方法、および電子機器に関する。
【背景技術】
【０００２】
従来、デジタルスチルカメラやデジタルビデオカメラなどの撮像機能を備えた電子機器においては、例えば、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子が使用されている。固体撮像素子は、光電変換を行うフォトダイオードと複数のトランジスタとが組み合わされた画素を有しており、被写体の像が結像する像面に配置された複数の画素から出力される画素信号に基づいて画像が構築される。
【０００３】
このような固体撮像素子において、１フレーム時間内に、複数枚の画像を順次撮像する複数枚露光駆動を行うことで、例えば、ダイナミックレンジの広いＨＤＲ（High Dynamic Range）画像を撮像することができる。
【０００４】
また、特許文献１には、より多様なデータ出力を実現する駆動方法として、例えば、画素アレイのカラムの各画素を複数系統に分け、画素信号のＡＤ（Analog-to-digital）変換処理を系統ごとに切り替えて行う駆動方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−５５５８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上述したような複数枚露光駆動と、画素信号のＡＤ変換処理を系統ごとに切り替えて行う駆動方法とを組み合わせた場合、画素から画素信号を読み出すリード動作を行う行アドレスが大きく変化すると、画像に横筋が発生して画質が低下することがあった。
【０００７】
本開示は、このような状況に鑑みてなされたものであり、画質の低下を回避することができるようにするものである。
【課題を解決するための手段】
【０００８】
本開示の一側面の固体撮像素子は、複数の画素が行列状に配置されており、複数の前記画素のうち、画像の構築に用いられる画素信号を出力する前記画素である有効画素が配置される有効画素領域、並びに、前記有効画素領域に対して垂直方向の上方および下方の少なくとも一方に配置され、前記有効画素とは異なる前記画素である無効画素が配置される無効画素領域が設けられる画素領域と、前記画素領域に配置されている前記画素を行ごとに駆動するための駆動信号を出力し、１フレーム時間内に複数枚の画像を順次撮像する第１の駆動方法、および、１列に配置される前記画素を複数の系統に分け、前記画素から出力される画素信号をデジタル信号に変換する変換処理を前記系統ごとに切り替えて並列的に行う第２の駆動方法を組み合わせて前記画素の駆動を制御する駆動制御回路とを備え、前記駆動制御回路が、前記第１の駆動方法において撮像される前記複数枚の画像のうちの、いずれかの前記画像について前記有効画素領域の前記画素から画素信号を読み出すリード動作を行っているときに、他の前記画像について前記リード動作の対象とする前記画素の行アドレスのジャンプが所定行数以下となるように駆動を制御する。
【０００９】
本開示の一側面の駆動方法は、複数の画素が行列状に配置されており、複数の前記画素のうち、画像の構築に用いられる画素信号を出力する前記画素である有効画素が配置される有効画素領域、並びに、前記有効画素領域に対して垂直方向の上方および下方の少なくとも一方に配置され、前記有効画素とは異なる前記画素である無効画素が配置される無効画素領域が設けられる画素領域と、前記画素領域に配置されている前記画素を行ごとに駆動するための駆動信号を出力し、１フレーム時間内に複数枚の画像を順次撮像する第１の駆動方法、および、１列に配置される前記画素を複数の系統に分け、前記画素から出力される画素信号をデジタル信号に変換する変換処理を前記系統ごとに切り替えて並列的に行う第２の駆動方法を組み合わせて前記画素の駆動を制御する駆動制御回路とを備える固体撮像素子の駆動方法であって、前記駆動制御回路が、前記第１の駆動方法において撮像される前記複数枚の画像のうちの、いずれかの前記画像について前記有効画素領域の前記画素から画素信号を読み出すリード動作を行っているときに、他の前記画像について前記リード動作の対象とする前記画素の行アドレスのジャンプが所定行数以下となるように駆動を制御するステップを含む。
【００１０】
本開示の一側面の電子機器は、複数の画素が行列状に配置されており、複数の前記画素のうち、画像の構築に用いられる画素信号を出力する前記画素である有効画素が配置される有効画素領域、並びに、前記有効画素領域に対して垂直方向の上方および下方の少なくとも一方に配置され、前記有効画素とは異なる前記画素である無効画素が配置される無効画素領域が設けられる画素領域と、前記画素領域に配置されている前記画素を行ごとに駆動するための駆動信号を出力し、１フレーム時間内に複数枚の画像を順次撮像する第１の駆動方法、および、１列に配置される前記画素を複数の系統に分け、前記画素から出力される画素信号をデジタル信号に変換する変換処理を前記系統ごとに切り替えて並列的に行う第２の駆動方法を組み合わせて前記画素の駆動を制御する駆動制御回路とを備え、前記駆動制御回路が、前記第１の駆動方法において撮像される前記複数枚の画像のうちの、いずれかの前記画像について前記有効画素領域の前記画素から画素信号を読み出すリード動作を行っているときに、他の前記画像について前記リード動作の対象とする前記画素の行アドレスのジャンプが所定行数以下となるように駆動を制御する固体撮像素子を備える。
【００１１】
本開示の一側面においては、第１の駆動方法において撮像される複数枚の画像のうちの、いずれかの画像について有効画素領域の画素から画素信号を読み出すリード動作を行っているときに、他の画像についてリード動作の対象とする画素の行アドレスのジャンプが所定行数以下となるように駆動が制御される。
【発明の効果】
【００１２】
本開示の一側面によれば、画質の低下を回避することができる。
【図面の簡単な説明】
【００１３】
【図１】本技術を適用した撮像素子の一実施の形態の構成例を示すブロック図である。
【図２】１フレーム時間内に、２枚の画像を順次撮像する露光駆動について説明する図である。
【図３】画像データの出力イメージを示す図である。
【図４】パイプライン駆動における画素の選択について説明する図である。
【図５】パイプライン駆動における読み出し期間について説明する図である。
【図６】従来の駆動方法について説明する図である。
【図７】撮像素子における駆動方法について説明する図である。
【図８】撮像素子の駆動方法を説明するフローチャートである。
【図９】本技術を適用した撮像装置の一実施の形態の構成例を示すブロック図である。
【図１０】イメージセンサを使用する使用例を示す図である。
【発明を実施するための形態】
【００１４】
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００１５】
＜撮像素子の構成例＞
【００１６】
図１は、本技術を適用した撮像素子の一実施の形態の構成例を示すブロック図である。
【００１７】
図１に示すように、撮像素子１１は、画素領域１２、垂直駆動回路１３、カラム信号処理回路１４、水平駆動回路１５、出力回路１６、および制御回路１７を備えて構成される。
【００１８】
画素領域１２は、図示しない光学系により集光される光を受光する受光面である。画素領域１２には、複数の画素（後述する図４の画素３１）が行列状に配置されており、それぞれの画素は、水平信号線を介して行ごとに垂直駆動回路１３に接続されるとともに、垂直信号線を介して列ごとにカラム信号処理回路１４に接続される。
【００１９】
また、画素領域１２には、有効画素領域２１、オプティカルブラック（ＯＰＢ：optical black）領域２２、並びに、ダミー領域２３−１および２３−２が配置されている。有効画素領域２１は、画素領域１２の中央に配置されており、オプティカルブラック領域２２は、有効画素領域２１に対して垂直方向の下方に配置される。また、ダミー領域２３−１は、オプティカルブラック領域２２に対して垂直方向の下方に配置され、ダミー領域２３−２は、有効画素領域２１に対して垂直方向の上方に配置される。
【００２０】
有効画素領域２１は、垂直駆動回路１３から供給される駆動信号に従って画素信号を出力する複数の画素が配置されており、有効画素領域２１に配置される複数の画素は、それぞれ受光する光の光量に応じたレベルの画素信号を出力する。そして、有効画素領域２１に配置される複数の画素から出力される画素信号は、有効画素領域２１に結像する被写体の画像を構築するのに用いられる。即ち、有効画素領域２１に配置される画素は、画像の構築に用いられる画素信号を出力する有効画素である。
【００２１】
オプティカルブラック領域２２には、遮光膜により覆われて遮光された画素が配置されており、オプティカルブラック領域２２に配置される画素は、光学的な黒色のレベルの基準として用いられる画素信号を出力する。ダミー領域２３−１および２３−２には、有効画素領域２１に配置されている画素と同様に駆動され、画像の構築に用いられない画素信号を出力するダミー画素が配置される。即ち、オプティカルブラック領域２２、並びに、ダミー領域２３−１および２３−２に配置される画素は、有効画素とは異なり、画像の構築には直接的には利用されない無効画素である。
【００２２】
垂直駆動回路１３は、画素領域１２に配置される複数の画素の行ごとに順次、それぞれの画素を駆動（転送や、選択、リセットなど）するための駆動信号を、水平信号線を介して画素に供給する。
【００２３】
カラム信号処理回路１４は、複数の画素から垂直信号線を介して出力される画素信号に対してCDS(Correlated Double Sampling：相関２重サンプリング)処理を施すことにより、画素信号のＡＤ変換を行うとともにリセットノイズを除去する。
【００２４】
水平駆動回路１５は、画素領域１２に配置される複数の画素の列ごとに順次、カラム信号処理回路１４から画素信号をデータ出力信号線に出力させるための駆動信号を、カラム信号処理回路１４に供給する。
【００２５】
出力回路１６は、水平駆動回路１５の駆動信号に従ったタイミングでカラム信号処理回路１４からデータ出力信号線を介して供給される画素信号を増幅し、後段の信号処理回路に出力する。
【００２６】
制御回路１７は、例えば、撮像素子１１の各ブロックの駆動周期に従ったクロック信号を生成して供給することで、それらの各ブロックの駆動を制御する。例えば、制御回路１７は、後述する図４に示すスイッチ４１ａおよび４１ｂによる接続を切り替えて、画素信号をＡＤ変換する対象として画素３１ａおよび３１ｂの一方を選択する制御を行う。
【００２７】
このように構成される撮像素子１１では、例えば、赤色、緑色、および青色の光を透過するカラーフィルタが、いわゆるベイヤ配列に従って画素ごとに配置されており、それぞれの画素が各色の光の光量に応じた画素信号を出力する。また、撮像素子１１は、画素を構成するフォトダイオードが形成される半導体基板を薄膜化して、半導体基板の表面に配線層を積層し、半導体基板の裏面側から光を入射する裏面型の構造を採用することができる。
【００２８】
＜複数枚露光駆動の説明＞
【００２９】
また、撮像素子１１は、１フレーム時間内に、複数枚の画像を順次撮像するような複数枚露光駆動を行うことができる。例えば、撮像素子１１は、露光時間の異なる２枚の画像を順次撮像するような露光駆動を行い、それらの２枚の画像を合成することで、ダイナミックレンジの広いＨＤＲ画像を撮像することができる。
【００３０】
図２を参照して、１フレーム時間内に、２枚の画像を順次撮像する露光駆動について説明する。
【００３１】
図２では、横方向が、画素を駆動するタイミングを表し、縦方向が、有効画素領域２１に配置される画素の行アドレスを表している。そして、撮像素子１１では、垂直同期信号（V sync）に従って１フレームごとに、ローリングシャッタ方式によって画素が駆動される。また、１フレーム中において、最初（１番目）に行われる露光をプライマリと称し、２番目に行われる露光をセカンダリと称する。例えば、撮像素子１１によりＨＤＲ画像を撮像する時には、プライマリにおいて長時間露光が行われ、セカンダリにおいて短時間露光が行われる。
【００３２】
図２に示すように、まず、プライマリのプレシャッタ動作（Pre SH）が行われて、１フレーム前の撮像後に画素のフォトダイオードに残留している電荷が排出された後、シャッタ動作（SH）が行われて、長時間露光の電荷の蓄積が開始される。そして、長時間露光の露光時間が経過したタイミングで、フォトダイオードに蓄積されている電荷に応じたレベルの画素信号を読み出すリード動作（RD）が行われる。
【００３３】
その後、一定の時間差（リードオフセット）が経過すると、セカンダリのプレシャッタ動作（Pre SH）が行われて、リードオフセットの間に画素のフォトダイオードに蓄積されている電荷が排出された後、シャッタ動作（SH）が行われて、短時間露光の電荷の蓄積が開始される。そして、短時間露光の露光時間が経過したタイミングで、フォトダイオードに蓄積されている電荷に応じたレベルの画素信号を読み出すリード動作（RD）が行われる。
【００３４】
撮像素子１１は、このような露光駆動を行うことで、プライマリで撮像した画像のデータであるプライマリ画像データと、セカンダリで撮像した画像のデータであるセカンダリ画像データとを出力する。
【００３５】
図３には、撮像素子１１から出力される画像データの出力イメージが示されている。
【００３６】
図３に示すように、画像データの出力イメージでは、プライマリ画像データの下方にプライマリ垂直ブランクが配置され、セカンダリ画像データの上方にセカンダリ垂直ブランクが配置される。そして、プライマリ画像データおよびプライマリ垂直ブランクと、セカンダリ画像データおよびセカンダリ垂直ブランクとが隣り合って配置され、それらの下方に共通垂直ブランクが配置される。
【００３７】
プライマリ画像データは、プライマリの露光が行われている間に画素から出力される画素信号に基づくデータであり、セカンダリ画像データは、セカンダリの露光が行われている間に画素から出力される画素信号に基づくデータである。
【００３８】
また、プライマリ垂直ブランクには、プライマリの露光が終わってセカンダリの露光が行われている期間に出力される画素信号に基づくデータが配置される。セカンダリ垂直ブランクには、セカンダリの露光が始まる前にプライマリの露光が行われている期間に出力される画素信号に基づくデータが配置される。共通垂直ブランクには、プライマリおよびセカンダリの露光が行われていない期間に出力される画素信号に基づくデータが配置される。例えば、プライマリ垂直ブランク、セカンダリ垂直ブランク、および、共通垂直ブランクには、図１のオプティカルブラック領域２２またはダミー領域２３の画素から出力される画素信号に基づくデータが配置され、それらのデータは、画像の構築には用いられずに破棄される。
【００３９】
＜パイプライン駆動の説明＞
【００４０】
また、撮像素子１１では、カラム信号処理回路１４において、リセットレベルの画素信号のＡＤ変換と信号レベルの画素信号のＡＤ変換とが行われ、それらの差分に基づいて、リセットノイズを除去することができる。一般的に、１列に配置されている１画素ごとに、リセットレベルの画素信号のＡＤ変換と信号レベルの画素信号のＡＤ変換とを連続的に行うような駆動方法が用いられている。
【００４１】
これに対し、撮像素子１１では、１列に配置されている画素を２つの系統に分け、画素から出力されるリセットレベルの画素信号のＡＤ変換と信号レベルの画素信号のＡＤ変換とを、系統ごとに切り替えて交互に並列的に行う駆動方法を採用することができる。例えば、２つの系統のうちの、一方の画素のセトリングを行っている間に、他方の画素の画素信号をＡＤ変換するような駆動を行うことにより、撮像素子１１の全体としての画素信号の読み出し期間の短縮を図ることができる。このような駆動方法を、以下適宜、パイプライン駆動と称する。
【００４２】
図４および図５を参照して、パイプライン駆動について説明する。
【００４３】
図４に示すように、パイプライン駆動では、画素３１ａと画素３１ｂとが交互に選択されて、画素信号がＡＤ変換される。なお、図４では、８個の画素３１により画素回路を共有する画素共有単位３２ごとに、画素３１が交互に選択される例が示されており、２つの系統に対応して２本の垂直信号線３３ａおよび３３ｂが設けられている。
【００４４】
また、画素共有単位３２ａに含まれる画素３１ａは、垂直信号線３３ａを介して、定電流源３４ａに接続されるとともに、カラム信号処理回路１４に接続される。同様に、画素共有単位３２ｂに含まれる画素３１ｂは、垂直信号線３３ｂを介して、定電流源３４ｂに接続されるとともに、カラム信号処理回路１４に接続される。
【００４５】
カラム信号処理回路１４では、比較器４４の一方の入力端子には、スイッチ４１ａおよびキャパシタ４２ａを介して垂直信号線３３ａが接続されるとともに、スイッチ４１ｂおよびキャパシタ４２ｂを介して垂直信号線３３ｂが接続される。このように、スイッチ４１ａおよびスイッチ４１ｂは、垂直信号線３３ａおよび垂直信号線３３ｂと比較器４４の一方の入力端子との接続を切り替えて、画素信号のＡＤ変換を行う対象を選択する選択部として用いられる。
【００４６】
また、比較器４４の他方の入力端子には、キャパシタ４３を介して、画素信号をＡＤ変換する際に参照される参照信号（一定の勾配で電位が降下する波形のランプ信号）が入力される。比較器４４の出力端子はカウンタ４５に接続されており、カウンタ４５が、比較器４４による画素信号と参照信号との比較結果をカウントすることにより、画素信号がＡＤ変換される。
【００４７】
そして、図４の左側には、画素３１ａが選択されている状態、即ち、スイッチ４１ａがオンとなるとともに、スイッチ４１ｂがオフとなっており、比較器４４に接続される画素３１ａから出力される画素信号がＡＤ変換される状態が示されている。一方、図４の右側には、画素３１ｂが選択されている状態、即ち、スイッチ４１ａがオフとなるとともに、スイッチ４１ｂがオンとなっており、比較器４４に接続される画素３１ｂから出力される画素信号がＡＤ変換される状態が示されている。
【００４８】
このように、画素３１ａと画素３１ｂとの選択を交互に行うことによって、比較器４４に入力される画素信号が切り替えられ、画素３１ａと画素３１ｂとで画素信号を交互にＡＤ変換することができる。
【００４９】
図５を参照して、画素３１ａおよび画素３１ｂの読み出し期間について説明する。
【００５０】
図５の上側には、画素３１ａから画素信号を読み出す第１の読み出し期間が示されており、図５の下側には、画素３１ｂから画素信号を読み出す第２の読み出し期間が示されている。
【００５１】
まず、画素３１ａに対するリセットおよびセトリングが行われる。その後、図４の左側に示したように画素３１ａが選択され、画素３１ａからリセットレベルの画素信号が読み出されてＡＤ変換されるのと並行して、画素３１ｂに対するリセットおよびセトリングが行われる。
【００５２】
そして、画素３１ａのリセットレベルの画素信号のＡＤ変換が終了すると、図４の右側に示したように画素３１ｂが選択される。その後、画素３１ａのリセットレベルの画素信号がＡＤ変換されたデータが保持され、画素３１ａのフォトダイオードに蓄積されている電荷の転送が行われるのと並行して、画素３１ｂのリセットレベルの画素信号が読み出されてＡＤ変換される。
【００５３】
また、画素３１ａに対するセトリングが行われるのと並行して、画素３１ｂのリセットレベルの画素信号がＡＤ変換されたデータが保持され、画素３１ｂのフォトダイオードに蓄積されている電荷の転送が行われる。
【００５４】
その後、図４の左側に示したように画素３１ａが選択され、画素３１ａの信号レベルの画素信号のＡＤ変換が行われるのと並行して、画素３１ｂに対するセトリングが行われる。そして、画素３１ａの信号レベルの画素信号が読み出されてＡＤ変換が終了すると、図４の右側に示したように画素３１ｂが選択される。その後、画素３１ａの信号レベルの画素信号がＡＤ変換されたデータが保持されるのと並行して、画素３１ｂの信号レベルの画素信号が読み出されてＡＤ変換される。
【００５５】
このように、パイプライン駆動では、画素３１ａと画素３１ｂとで交互に、画素信号のＡＤ変換が行われるように駆動され、撮像素子１１の全体としての画素信号の読み出し期間の短縮が図られる。
【００５６】
＜撮像素子１１における駆動方法の説明＞
【００５７】
ところで、図２を参照して説明したような複数枚露光駆動と、図４および図５を参照して説明したようなパイプライン駆動とを組み合わせたときに、画像に横筋が発生してしまい、画質が低下することがあった。
【００５８】
例えば、図６に示すように、従来、オプティカルブラック領域２２から画素信号の読み出しを開始する際に、ダミー領域２３−１からオプティカルブラック領域２２に、リード動作を行う画素の行アドレスを大きくアドレスジャンプするような駆動が行われる。また、有効画素領域２１から画素信号の読み出しを開始する際に、オプティカルブラック領域２２の所定行から有効画素領域２１の一行目まで、リード動作を行う画素の行アドレスを大きくアドレスジャンプするような駆動が行われる。また、有効画素領域２１から画素信号の読み出しを終了する際に、有効画素領域２１の最終行からダミー領域２３−２の所定行まで、リード動作を行う画素の行アドレスを大きくアドレスジャンプするような駆動が行われる。
【００５９】
例えば、プライマリにおいてオプティカルブラック領域２２のリード動作が開始されるタイミングＴ１では横筋が発生することはない。これに対し、セカンダリにおいてオプティカルブラック領域２２のリード動作が開始されるタイミングＴ２で、セカンダリにおいて大きなアドレスジャンプが行われると、プライマリにおいてオプティカルブラック領域２２のリード動作の対象となっている行に横筋が発生してしまう。さらに、プライマリにおいて有効画素領域２１のリード動作が開始されるタイミングＴ３で、プライマリにおいて大きなアドレスジャンプが行われると、セカンダリにおいてオプティカルブラック領域２２のリード動作の対象となっている行に横筋が発生してしまう。上述したように、オプティカルブラック領域２２から読み出された画素信号は、黒色のレベルの基準として用いられることより、この基準がノイズ（横筋）によって変動してしまうと、画質に悪影響を及ぼすことがあるため好ましいことではない。
【００６０】
また、セカンダリにおいて有効画素領域２１のリード動作が開始されるタイミングＴ４で、セカンダリにおいて大きなアドレスジャンプが行われると、プライマリにおいて有効画素領域２１のリード動作の対象となっている行に横筋が発生してしまう。さらに、プライマリにおいて有効画素領域２１のリード動作が終了されるタイミングＴ５で、プライマリにおいて大きなアドレスジャンプが行われると、セカンダリにおいて有効画素領域２１のリード動作の対象となっている行に横筋が発生してしまう。
【００６１】
なお、ダミー領域２３−２からダミー領域２３−１へのアドレスジャンプが行われるタイミングＴ７は、セカンダリの有効画素領域２１のリード動作が終了した後のブランキング期間に行われるため、画質に影響を及ぼすことはない。
【００６２】
例えば、行アドレスがアドレスジャンプすることよって、リセットレベルの画素信号のＡＤ変換と信号レベルの画素信号のＡＤ変換との間で、画素３１の駆動に用いる画素電源に発生する電圧降下（ＩＲドロップ）の度合いが変化することにより、画像に横筋が発生する。
【００６３】
一般的に、画素３１から画素信号を読み出すリード動作が行われることにより、画素電源では、リード動作の対象となっている行で電圧降下が発生する。また、プライマリにおいてリード動作が行われている行と、セカンダリにおいてリード動作が行われている行との間隔が一定であれば、画素電源に発生する電圧降下の分布は一定であるので、画素信号に大きな影響を与えることはない。しかしながら、プライマリにおいてリード動作が行われている行と、セカンダリにおいてリード動作が行われている行との間隔が大きく変化すると、画素電源に発生する電圧降下の分布が大きく変化することになる。そのため、上述したように、リード動作を行う画素３１の行アドレスを大きくアドレスジャンプするような駆動が行われたときに、画素電源に発生する電圧降下の分布が大きく変化することになる。
【００６４】
従って、例えば、セカンダリにおいて有効画素領域２１のリード動作が行われているときに、プライマリにおいて大きなアドレスジャンプが行われたとき（タイミングＴ５）、画素電源に発生する電圧降下の分布が大きく変動する。この変動の影響が、セカンダリのリード動作を行っている行の画素３１から出力される画素信号にノイズとして回り込んでしまい、画像に横筋が発生することになる。
【００６５】
このとき画素信号に対するノイズ量は、行アドレスをアドレスジャンプする行数（行アドレスの変化量）に依存した大きさになり、例えば、行アドレスをアドレスジャンプする行数が多いほど、このノイズ量が大きくなものとなる。なお、プライマリとセカンダリとの関係が逆であっても、同様に、画像に横筋が発生する。
【００６６】
従って、プライマリまたはセカンダリの一方が有効画素領域２１から画素信号を読み出しているときに、他方のアドレスジャンプは横筋が発生しないように（顕著に表れない程度に）、行アドレスをアドレスジャンプする行数を所定行以下にすることで、横筋の発生を抑制することができる。つまり、画素電源に発生する電圧降下の分布の変化度合が小さくなるようにすることで、画素信号に対するノイズ量を小さくすることができ、画像に表れる横筋を抑制することができる。
【００６７】
そこで、撮像素子１１は、プライマリまたはセカンダリの一方が有効画素領域２１から画素信号を読み出しているとき、他方のアドレスジャンプを所定行数以下で行うような駆動方法を採用する。これにより、上述したような横筋に発生を抑制して、画質の低下を回避することができる。
【００６８】
図７を参照して、撮像素子１１における駆動方法について説明する。
【００６９】
撮像素子１１において１フレームの撮像が開始される前には、ダミー領域２３−１の所定行の画素３１に対する駆動が行われている。また、以下の説明においては、オプティカルブラック領域２２および有効画素領域２１に対するリード動作が開始される前の所定期間、並びに、有効画素領域２１に対するリード動作が終了された後の所定期間を、行アクセス遷移期間と称する。
【００７０】
そして、撮像素子１１において１フレームの撮像を開始するとき、垂直駆動回路１３は、まず、プライマリについてオプティカルブラック領域２２の画素３１に対するリード動作が開始されるタイミングＴ１より前の行アクセス遷移期間Ｐ１において、ダミー領域２３−１の画素３１に対して、上述したような横筋が発生しない程度に所定行数以下の小さな幅でアドレスジャンプを繰り返すこと（以下適宜、間引きアクセスと称する）によるリード動作を行う。
【００７１】
そして、タイミングＴ１において、プライマリについてオプティカルブラック領域２２の画素３１に対するリード動作を開始した後、垂直駆動回路１３は、セカンダリについてオプティカルブラック領域２２の画素３１に対するリード動作が開始されるタイミングＴ２より前の行アクセス遷移期間Ｐ２において、ダミー領域２３−１の画素３１に対する間引きアクセスによるリード動作を行う。このように、図６に示したタイミングＴ２でセカンダリにおいて大きなアドレスジャンプが行われることを回避することで、タイミングＴ２でプライマリにおいて発生する横筋を抑制することができる。
【００７２】
続いて、垂直駆動回路１３は、プライマリについて有効画素領域２１の画素３１に対するリード動作が開始されるタイミングＴ３より前の行アクセス遷移期間Ｐ３において、オプティカルブラック領域２２の画素３１に対する間引きアクセスによるリード動作を行う。同様に、垂直駆動回路１３は、セカンダリについて有効画素領域２１の画素３１に対するリード動作が開始されるタイミングＴ４より前の行アクセス遷移期間Ｐ４において、オプティカルブラック領域２２の画素３１に対する間引きアクセスによるリード動作を行う。従って、タイミングＴ３およびＴ４において大きなアドレスジャンプが行われることを回避して、それぞれのタイミングで発生する横筋を抑制することができる。
【００７３】
さらに、垂直駆動回路１３は、プライマリにおいて有効画素領域２１のリード動作が終了されるタイミングＴ５より後の行アクセス遷移期間Ｐ５において、ダミー領域２３−２の画素３１に対する間引きアクセスによるリード動作を行う。このように、図６に示したタイミングＴ５でセカンダリにおいて大きなアドレスジャンプが行われることを回避することで、タイミングＴ５でセカンダリにおいて発生する横筋を抑制することができる。
【００７４】
また、同様に、垂直駆動回路１３は、セカンダリにおいて有効画素領域２１のリード動作が終了されるタイミングＴ６より後の行アクセス遷移期間Ｐ６において、ダミー領域２３−２の画素３１に対する間引きアクセスによるリード動作を行う。その後、プライマリおよびセカンダリの両方について、有効画素領域２１の画素３１に対するリード動作が行われていないブランキング期間におけるタイミングＴ７において、ダミー領域２３−２からダミー領域２３−１へのアドレスジャンプが行われる。
【００７５】
以上のように、撮像素子１１は、リード動作を行う画素の行アドレスのアドレスジャンプが適切なタイミングとなるように制御することで、上述したような横筋の発生を抑制して、画質の低下を回避することができる。なお、間引きアクセスにより画素３１から読み出された画素信号は、画像の構築には用いられずに破棄される。
【００７６】
次に、図８は、撮像素子１１において１フレームの撮像が行われる際の駆動方法を説明するフローチャートである。
【００７７】
例えば、撮像素子１１は、垂直同期信号（V sync）に従って１フレームごとに撮像を行い、図７に示したように、ブランキング期間では、ダミー領域２３−１の所定行の画素３１に対する駆動が行われている。そして、ステップＳ１１において、垂直駆動回路１３は、プライマリのオプティカルブラック領域２２のリード動作が開始されるタイミングＴ１より前の行アクセス遷移期間Ｐ１について、ダミー領域２３−１の画素３１に対し、間引きアクセスによるリード動作を行う。
【００７８】
そして、垂直駆動回路１３は、プライマリのオプティカルブラック領域２２のリード動作が開始されるタイミングＴ１になると、ステップＳ１２において、プライマリについて、オプティカルブラック領域２２の画素３１に対するリード動作を行う。
【００７９】
ステップＳ１３において、垂直駆動回路１３は、セカンダリのオプティカルブラック領域２２のリード動作が開始されるタイミングＴ２より前の行アクセス遷移期間Ｐ２について、ダミー領域２３−１の画素３１に対し、間引きアクセスによるリード動作を行う。
【００８０】
そして、垂直駆動回路１３は、セカンダリのオプティカルブラック領域２２のリード動作が開始されるタイミングＴ２になると、ステップＳ１４において、セカンダリについて、オプティカルブラック領域２２の画素３１に対するリード動作を行う。
【００８１】
ステップＳ１５において、垂直駆動回路１３は、プライマリの有効画素領域２１のリード動作が開始されるタイミングＴ３より前の行アクセス遷移期間Ｐ３について、オプティカルブラック領域２２の画素３１に対し、間引きアクセスによるリード動作を行う。
【００８２】
そして、垂直駆動回路１３は、プライマリの有効画素領域２１のリード動作が開始されるタイミングＴ３になると、ステップＳ１６において、プライマリについて、有効画素領域２１の画素３１に対するリード動作を行う。
【００８３】
ステップＳ１７において、垂直駆動回路１３は、セカンダリの有効画素領域２１のリード動作が開始されるタイミングＴ４より前の行アクセス遷移期間Ｐ４について、オプティカルブラック領域２２の画素３１に対し、間引きアクセスによるリード動作を行う。
【００８４】
そして、垂直駆動回路１３は、セカンダリの有効画素領域２１のリード動作が開始されるタイミングＴ４になると、ステップＳ１８において、セカンダリについて、有効画素領域２１の画素３１に対するリード動作を行う。
【００８５】
その後、プライマリおよびセカンダリともに有効画素領域２１の画素３１に対するリード動作が１行ずつ行われ、プライマリにおいて有効画素領域２１のリード動作が終了されるタイミングＴ５になると、処理はステップＳ１９に進む。ステップＳ１９において、垂直駆動回路１３は、タイミングＴ５より後の行アクセス遷移期間Ｐ５において、ダミー領域２３−２の画素３１に対し、間引きアクセスによるリード動作を行う。
【００８６】
同様に、セカンダリにおいて有効画素領域２１のリード動作が終了されるタイミングＴ６になると、ステップＳ２０において、垂直駆動回路１３は、タイミングＴ６より後の行アクセス遷移期間Ｐ６において、ダミー領域２３−２の画素３１に対し、間引きアクセスによるリード動作を行う。
【００８７】
ステップＳ２１において、垂直駆動回路１３は、プライマリおよびセカンダリともに、タイミングＴ６より後のタイミングＴ７で、ダミー領域２３−２からダミー領域２３−１にリード動作をジャンプする。
【００８８】
ステップＳ２１の処理後、処理は終了され、次のフレームの撮像が開始されるタイミングになると、同様の処理が繰り返して行われる。
【００８９】
以上のように、撮像素子１１では、行アクセス遷移期間において間引きアクセスによるリード動作を行うこと、および、ダミー領域２３−２からダミー領域２３−１へのリード動作のジャンプを有効画素領域２１のリード動作が行われていないブランキング期間に行うことによって、上述したように、画像に発生する横筋を抑制して、画質の低下を回避することができる。
【００９０】
なお、撮像素子１１では、プライマリまたはセカンダリの一方が有効画素領域２１から画素信号を読み出しているときに、他方のリード動作のアドレスジャンプが所定行数以下となればよく、例えば、同一の行に対して繰り返してリード動作を行ってもよい。また、横筋が発生しない程度に行うアドレスジャンプの所定行数としては、例えば、１００行以下とすることが好ましく、５０行以下とすることがより好ましい。
【００９１】
また、撮像素子１１では、画素領域１２に設けられる有効画素領域２１を分割して用いてもよい。
【００９２】
なお、上述したような撮像素子１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【００９３】
＜撮像装置の構成例＞
【００９４】
図９は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
【００９５】
図９に示すように、撮像装置１０１は、光学系１０２、撮像素子１０３、信号処理回路１０４、モニタ１０５、およびメモリ１０６を備えて構成され、静止画像および動画像を撮像可能である。
【００９６】
光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０３に導き、撮像素子１０３の受光面（センサ部）に結像させる。
【００９７】
撮像素子１０３としては、上述した撮像素子１１が適用される。撮像素子１０３には、光学系１０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子１０３に蓄積された電子に応じた信号が信号処理回路１０４に供給される。
【００９８】
信号処理回路１０４は、撮像素子１０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路１０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０５に供給されて表示されたり、メモリ１０６に供給されて記憶（記録）されたりする。
【００９９】
このように構成されている撮像装置１０１では、上述した撮像素子１１を適用することで、例えば、画質の低下を回避して、より高画質な画像を撮像することができる。
【０１００】
＜イメージセンサの使用例＞
【０１０１】
図１０は、上述のイメージセンサを使用する使用例を示す図である。
【０１０２】
上述したイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
【０１０３】
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【０１０４】
なお、本技術は以下のような構成も取ることができる。
（１）
複数の画素が行列状に配置されており、複数の前記画素のうち、画像の構築に用いられる画素信号を出力する前記画素である有効画素が配置される有効画素領域、並びに、前記有効画素領域に対して垂直方向の上方および下方の少なくとも一方に配置され、前記有効画素とは異なる前記画素である無効画素が配置される無効画素領域が設けられる画素領域と、
前記画素領域に配置されている前記画素を行ごとに駆動するための駆動信号を出力し、１フレーム時間内に複数枚の画像を順次撮像する第１の駆動方法、および、１列に配置される前記画素を複数の系統に分け、前記画素から出力される画素信号をデジタル信号に変換する変換処理を前記系統ごとに切り替えて並列的に行う第２の駆動方法を組み合わせて前記画素の駆動を制御する駆動制御回路と
を備え、
前記駆動制御回路が、前記第１の駆動方法において撮像される前記複数枚の画像のうちの、いずれかの前記画像について前記有効画素領域の前記画素から画素信号を読み出すリード動作を行っているときに、他の前記画像について前記リード動作の対象とする前記画素の行アドレスのジャンプが所定行数以下となるように駆動を制御する
固体撮像素子。
（２）
複数の前記系統ごとに設けられる垂直信号線と、
前記画素から出力される画素信号と所定の参照信号とを比較する比較器と、
複数の前記系統ごとの前記垂直信号線と前記比較器の入力端子との接続を切り替えて、前記画素信号をデジタル信号に変換する変換処理の対象となる前記画素を選択する選択部と
をさらに備える上記（１）に記載の固体撮像素子。
（３）
前記駆動制御回路により行アドレスのジャンプが所定行数以下で行われるように駆動される前記画素から出力される画素信号は破棄される
上記（１）または（２）に記載の固体撮像素子。
（４）
前記駆動制御回路は、前記有効画素領域に配置されている前記画素に対する前記リード動作が開始されるタイミングより前の所定期間において、前記無効画素領域に配置されている前記画素に対する前記リード動作の対象とする行アドレスのジャンプが所定行数以下の幅で行われるように駆動を制御する
上記（１）から（３）までのいずれかに記載の固体撮像素子。
（５）
前記駆動制御回路は、前記有効画素領域に配置されている前記画素に対する前記リード動作が終了されたタイミングより後の所定期間において、前記無効画素領域に配置されている前記画素に対する前記リード動作の対象とする行アドレスのジャンプが所定行数以下の幅で行われるように駆動を制御する
上記（１）から（４）までのいずれかに記載の固体撮像素子。
（６）
前記駆動制御回路は、前記第１の駆動方法において撮像される前記複数枚の画像のうちの、いずれの前記画像においても前記有効画素領域の前記画素から画素信号を読み出すリード動作が行われていないときに、前記リード動作の対象とする前記画素の行アドレスを、前記有効画素領域に対して垂直方向の上方および下方に配置されている前記無効画素領域の一方から他方にジャンプするように駆動を制御する
上記（１）から（５）までのいずれかに記載の固体撮像素子。
（７）
複数の画素が行列状に配置されており、複数の前記画素のうち、画像の構築に用いられる画素信号を出力する前記画素である有効画素が配置される有効画素領域、並びに、前記有効画素領域に対して垂直方向の上方および下方の少なくとも一方に配置され、前記有効画素とは異なる前記画素である無効画素が配置される無効画素領域が設けられる画素領域と、
前記画素領域に配置されている前記画素を行ごとに駆動するための駆動信号を出力し、１フレーム時間内に複数枚の画像を順次撮像する第１の駆動方法、および、１列に配置される前記画素を複数の系統に分け、前記画素から出力される画素信号をデジタル信号に変換する変換処理を前記系統ごとに切り替えて並列的に行う第２の駆動方法を組み合わせて前記画素の駆動を制御する駆動制御回路と
を備える固体撮像素子の駆動方法であって、
前記駆動制御回路が、前記第１の駆動方法において撮像される前記複数枚の画像のうちの、いずれかの前記画像について前記有効画素領域の前記画素から画素信号を読み出すリード動作を行っているときに、他の前記画像について前記リード動作の対象とする前記画素の行アドレスのジャンプが所定行数以下となるように駆動を制御する
ステップを含む駆動方法。
（８）
複数の画素が行列状に配置されており、複数の前記画素のうち、画像の構築に用いられる画素信号を出力する前記画素である有効画素が配置される有効画素領域、並びに、前記有効画素領域に対して垂直方向の上方および下方の少なくとも一方に配置され、前記有効画素とは異なる前記画素である無効画素が配置される無効画素領域が設けられる画素領域と、
前記画素領域に配置されている前記画素を行ごとに駆動するための駆動信号を出力し、１フレーム時間内に複数枚の画像を順次撮像する第１の駆動方法、および、１列に配置される前記画素を複数の系統に分け、前記画素から出力される画素信号をデジタル信号に変換する変換処理を前記系統ごとに切り替えて並列的に行う第２の駆動方法を組み合わせて前記画素の駆動を制御する駆動制御回路と
を備え、
前記駆動制御回路が、前記第１の駆動方法において撮像される前記複数枚の画像のうちの、いずれかの前記画像について前記有効画素領域の前記画素から画素信号を読み出すリード動作を行っているときに、他の前記画像について前記リード動作の対象とする前記画素の行アドレスのジャンプが所定行数以下となるように駆動を制御する
固体撮像素子を備える電子機器。
【０１０５】
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１０６】
１１  撮像素子，  １２  画素領域，  １３  垂直駆動回路，  １４  カラム信号処理回路，  １５  水平駆動回路，  １６  出力回路，  １７  制御回路，  ２１  有効画素領域，  ２２  オプティカルブラック領域，  ２３−１および２３−２  ダミー領域，  ３１  画素，  ３２  画素共有単位，  ３３  垂直信号線，  ３４  定電流源，  ４１  スイッチ，  ４２および４３  キャパシタ，  ４４  比較器，  ４５  カウンタ
【図１】
2017199993.tif 000003
【図２】
2017199993.tif 000004
【図３】
2017199993.tif 000005
【図４】
2017199993.tif 000006
【図５】
2017199993.tif 000007
【図６】
2017199993.tif 000008
【図７】
2017199993.tif 000009
【図８】
2017199993.tif 000010
【図９】
2017199993.tif 000011
【図１０】
2017199993.tif 000012