(57)【要約】【課題】高周波送信信号に対する増幅性能を維持しつつ送信時の受信帯雑音レベルを低減した高周波信号増幅回路を提供する。【解決手段】高周波信号増幅回路は、高周波送信信号と高周波受信信号とを伝搬させるフロントエンド回路１に使用され、高周波送信信号を増幅する増幅トランジスタ１７と、増幅トランジスタ１７の信号入力端にバイアスを供給するバイアス回路１３と、一端がバイアス回路１３のバイアス出力端に接続され、他端が増幅トランジスタ１７の信号入力端に接続され、ＤＣにおけるインピーダンスよりも、高周波送信信号と高周波受信信号との差周波数帯におけるインピーダンスの方が高い特性を有するフェライトビーズ１４とを備える。【選択図】図３
2017184060.tif 000002
【特許請求の範囲】
【請求項１】
高周波送信信号と高周波受信信号とを伝搬させるフロントエンド回路に使用される高周波信号増幅回路であって、
前記高周波送信信号を増幅する増幅トランジスタと、
前記増幅トランジスタの信号入力端にバイアスを供給するバイアス回路と、
一端が前記バイアス回路のバイアス出力端に接続され、他端が前記信号入力端に接続され、ＤＣにおけるインピーダンスよりも、前記高周波送信信号と前記高周波受信信号との差周波数帯におけるインピーダンスの方が高い特性を有するフェライトビーズと、を備える、
高周波信号増幅回路。
【請求項２】
前記フェライトビーズは、さらに、前記高周波送信信号と前記高周波受信信号との差周波数帯におけるインピーダンスよりも、前記高周波送信信号の送信周波数におけるインピーダンスの方が低い特性を有する、
請求項１に記載の高周波信号増幅回路。
【請求項３】
前記フェライトビーズは、ＮｉおよびＺｎを含むフェライトで形成されている、
請求項１または２に記載の高周波信号増幅回路。
【請求項４】
高周波送信信号を増幅する前段増幅素子と、
前記前段増幅素子で増幅された高周波送信信号を増幅する後段増幅素子と、を備え、
前記後段増幅素子は、請求項１〜３のいずれか１項に記載の高周波信号増幅回路で構成されている、
電力増幅モジュール。
【請求項５】
高周波送信信号を増幅する前段増幅素子と、
前記前段増幅素子で増幅された高周波送信信号を増幅する後段増幅素子と、
前記高周波送信信号の周波数帯域に応じて前記前段増幅素子および前記後段増幅素子の増幅特性を制御する増幅制御部と、を備え、
前記前段増幅素子は、請求項１〜３のいずれか１項に記載の高周波信号増幅回路で構成されており、
前記増幅制御部および前記フェライトビーズ以外の前記前段増幅素子は、第１チップで１チップ化され、
前記第１チップおよび前記後段増幅素子は、基板の実装面に配置され、
前記フェライトビーズは、前記第１チップと、前記基板を平面視した場合に重なるように積層配置されている、
電力増幅モジュール。
【請求項６】
前記第１チップは、ＣＭＯＳで構成されている、
請求項４または５に記載の電力増幅モジュール。
【請求項７】
前記第１チップは、ＧａＡｓで構成されている、
請求項４または５に記載の電力増幅モジュール。
【請求項８】
請求項４〜７のいずれか１項に記載の電力増幅モジュールと、
送信用フィルタ素子および受信用フィルタ素子と、
アンテナ素子からの高周波受信信号を前記受信用フィルタ素子へ出力し、かつ、前記電力増幅モジュールで増幅された、前記送信用フィルタ素子を経由した高周波送信信号を、前記アンテナ素子へ出力する、分波器と、を備える、
フロントエンド回路。
【請求項９】
前記前段増幅素子と前記後段増幅素子との間に配置され、前記高周波送信信号の周波数帯域に応じて通過帯域または減衰帯域を可変させる可変フィルタ回路を備え、
前記通過帯域は、複数の通信帯域から選択された使用通信帯域に対応する送信帯域であり、前記減衰帯域は、前記使用通信帯域に対応する受信帯域である、
請求項８に記載のフロントエンド回路。
【請求項１０】
請求項８または９に記載のフロントエンド回路と、
前記フロントエンド回路に高周波送信信号を出力し、前記フロントエンド回路から高周波受信信号を入力するＲＦ信号処理回路と、
前記ＲＦ信号処理回路から入力された高周波受信信号を中間周波信号に変換して信号処理し、中間周波信号を高周波信号に変換して前記ＲＦ信号処理回路へ出力するベースバンド信号処理回路と、を備える、
通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号増幅回路、電力増幅モジュール、フロントエンド回路および通信装置に関する。
【背景技術】
【０００２】
近年の携帯電話には、１つの端末で複数の周波数帯域に対応すること（マルチバンド化）が要求される。マルチバンド化に対応したフロントエンド回路には、複数の周波数帯域に対応した送受信信号のそれぞれを劣化させずに伝搬させることが求められる。そのため、送信信号を増幅する高周波信号増幅回路には、高い増幅性能を維持しつつ送信時の受信帯雑音レベルを低減することが要求される。
【０００３】
特許文献１には、帯域外雑音の抑制を目的とした高周波電力増幅器が開示されている。図７は、特許文献１に記載された高周波電力増幅器の回路ブロック図である。同図に記載された高周波電力増幅器は、ＲＦ入力端子５０１、ＲＦ出力端子５０５、入力整合回路５０２、高周波信号増幅トランジスタ５０３、出力整合回路５０４、バイアス回路５０６および直列共振回路５０７を備える。直列共振回路５０７は、一端が高周波信号増幅トランジスタ５０３とバイアス回路５０６との間に接続され、他端がグランドに接続され、インダクタ５０８およびキャパシタ５０９を含む。この構成によれば、バイアス回路５０６で発生する差周波数帯の雑音が高周波信号増幅トランジスタ５０３へ入力されることを抑制できるので、送信帯利得を低下させることなく、帯域外雑音を抑制できるとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１４／０８７４７９号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載された高周波電力増幅器では、高周波送信信号がバイアス回路に侵入して発振し易くなる。この対策として、高周波信号の入力端子とバイアス回路との間に抵抗を挿入してダンピング効果をもたせることが考えられる。しかし、この場合には、バイアス回路から直流バイアス電流が供給されると当該抵抗により高周波信号増幅トランジスタのベースへの印加電圧降下が発生するため、高周波信号増幅トランジスタの動作範囲を抑制する、および、飽和出力または電力付加効率が低下してしまう、という課題がある。
【０００６】
そこで、本発明は、上記課題を解決するためになされたものであって、高周波電力増幅器の飽和出力または電力付加効率を維持しつつ、送信時の受信帯雑音レベルを低減した高周波信号増幅回路、電力増幅モジュール、フロントエンド回路および通信装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様に係る高周波信号増幅回路は、高周波送信信号と高周波受信信号とを伝搬させるフロントエンド回路に使用される高周波信号増幅回路であって、前記高周波送信信号を増幅する増幅トランジスタと、前記増幅トランジスタの信号入力端にバイアスを供給するバイアス回路と、一端が前記バイアス回路のバイアス出力端に接続され、他端が前記信号入力端に接続され、ＤＣにおけるインピーダンスよりも、前記高周波送信信号と前記高周波受信信号との差周波数帯におけるインピーダンスの方が高い特性を有するフェライトビーズと、を備える。
【０００８】
フェライトビーズの上記インピーダンス特性により、フェライトビーズは上記差周波数帯の信号成分を吸収し当該信号成分の発生を抑制できる。これにより、バイアス回路での高周波送信信号と差周波数帯成分とのミキシングにより生成される高周波受信信号成分を抑制して帯域外雑音を安定的に抑制できる。また、フェライトビーズのＤＣにおけるインピーダンスは相対的に低いため、バイアス回路から増幅トランジスタに対しバイアス電流が供給される際の電圧降下を抑制できる。これにより、高周波信号増幅回路の飽和出力または電力付加効率を維持させつつ送信時の受信帯雑音レベルを低減することが可能となる。
【０００９】
また、前記フェライトビーズは、さらに、前記高周波送信信号と前記高周波受信信号との差周波数帯におけるインピーダンスよりも、前記高周波送信信号の送信周波数におけるインピーダンスの方が低い特性を有してもよい。
【００１０】
これにより、フェライトビーズは高周波送信信号成分を吸収することなく、高周波送信信号の電力低下を抑制できる。よって、増幅トランジスタの飽和出力または電力付加効率を維持しつつ、バイアス回路での高周波送信信号と差周波数帯成分とのミキシングにより生成される高周波受信信号成分をさらに抑制して帯域外雑音を安定的に抑制できる。
【００１１】
また、前記フェライトビーズは、ＮｉおよびＺｎを含むフェライトで形成されていてもよい。
【００１２】
ＮｉおよびＺｎを含むフェライトは、その組成比により透磁率の周波数依存性が変化するため、ＤＣにおいてはインピーダンスを低くし、所望の高周波帯においては透磁率を上げてインピーダンスを高くすることが可能な材料である。よって、使用される周波数帯域および上記差周波数帯に応じて、フェライトビーズのインピーダンスの周波数特性を最適化することが可能となる。
【００１３】
また、本発明の一態様に係る電力増幅モジュールは、高周波送信信号を増幅する前段増幅素子と、前記前段増幅素子で増幅された高周波送信信号を増幅する後段増幅素子と、を備え、前記後段増幅素子は、上記記載の高周波信号増幅回路で構成されていてもよい。
【００１４】
増幅素子が複数段配置された電力増幅モジュールの性能を向上させるには、大電力が処理される最後段の増幅素子の増幅性能および雑音性能を向上させることが最も重要となる。上記構成によれば、後段増幅素子が、上記特徴を有する高周波信号増幅回路で構成されるので、電力増幅モジュールの増幅性能および雑音性能を効率よく最適化することが可能となる。
【００１５】
また、高周波送信信号を増幅する前段増幅素子と、前記前段増幅素子で増幅された高周波送信信号を増幅する後段増幅素子と、前記高周波送信信号の周波数帯域に応じて前記前段増幅素子および前記後段増幅素子の増幅特性を制御する増幅制御部と、を備え、前記前段増幅素子は、上記記載の高周波信号増幅回路で構成されており、前記増幅制御部および前記フェライトビーズ以外の前記前段増幅素子は、第１チップで１チップ化され、前記第１チップおよび前記後段増幅素子は、基板の実装面に配置され、前記フェライトビーズは、前記第１チップと、前記基板を平面視した場合に重なるように積層配置されていてもよい。
【００１６】
これにより、増幅制御部は、高周波送信信号による干渉を受けにくい前段増幅素子と１チップ化されているので、高周波信号の品質を維持しつつ小型化することが可能となる。また、前段増幅素子と増幅制御部との１チップ化による省面積化だけでなく、第１チップとフェライトビーズとの積層化により、電力増幅モジュールの更なる省面積化が達成される。よって、高周波信号の品質を維持しつつ更なる小型化が可能となる。
【００１７】
また、前記第１チップは、ＣＭＯＳで構成されていてもよい。
【００１８】
これにより、パワーハンドリングの必要がない増幅制御部および前段増幅素子をＣＭＯＳで構成することで、電力増幅モジュールを安価に製造することが可能となる。
【００１９】
また、前記第１チップは、ＧａＡｓで構成されていてもよい。
【００２０】
これにより、高品質な増幅性能および雑音性能を有する高周波送信信号を出力することが可能となる。
【００２１】
また、本発明の一態様に係るフロントエンド回路は、上記記載の電力増幅モジュールと、送信用フィルタ素子および受信用フィルタ素子と、アンテナ素子からの高周波受信信号を前記受信用フィルタ素子へ出力し、かつ、前記電力増幅モジュールで増幅された、前記送信用フィルタ素子を経由した高周波送信信号を、前記アンテナ素子へ出力する、分波器と、を備えてもよい。
【００２２】
上記構成によれば、高周波送信信号に対する増幅性能を維持しつつ送信時の受信帯雑音レベルを低減したフロントエンド回路を提供することが可能となる。
【００２３】
また、前記前段増幅素子と前記後段増幅素子との間に配置され、前記高周波送信信号の周波数帯域に応じて通過帯域または減衰帯域を可変させる可変フィルタ回路を備え、前記通過帯域は、複数の通信帯域から選択された使用通信帯域に対応する送信帯域であり、前記減衰帯域は、前記使用通信帯域に対応する受信帯域であってもよい。
【００２４】
これにより、複数の周波数帯域に対応した電力増幅モジュールを構成できるので、高周波送信信号に対する増幅性能を維持しつつ送信時の受信帯雑音レベルを低減したマルチバンド対応のフロントエンド回路を提供することが可能となる。
【００２５】
また、本発明の一態様に係る通信装置は、上記記載のフロントエンド回路と、前記フロントエンド回路に高周波送信信号を出力し、前記フロントエンド回路から高周波受信信号を入力するＲＦ信号処理回路と、前記ＲＦ信号処理回路から入力された高周波受信信号を中間周波信号に変換して信号処理し、中間周波信号を高周波信号に変換して前記ＲＦ信号処理回路へ出力するベースバンド信号処理回路と、を備えてもよい。
【００２６】
上記構成によれば、高周波送信信号に対する増幅性能を維持しつつ送信時の受信帯雑音レベルを低減した通信装置を提供することが可能となる。
【発明の効果】
【００２７】
本発明に係る高周波信号増幅回路によれば、高周波送信信号に対する増幅性能を維持しつつ送信時の受信帯雑音レベルを低減することが可能となる。
【図面の簡単な説明】
【００２８】
【図１】実施の形態１に係る通信装置の機能ブロック構成図である。
【図２】実施の形態１に係るＰＡモジュールの回路構成図である。
【図３】実施の形態１に係る高周波信号増幅回路の回路構成図である。
【図４】実施の形態１に係るフェライトビーズのインピーダンスの周波数特性を表すグラフである。
【図５】Ｎｉ−Ｚｎ系フェライトの透磁率の周波数特性を表すグラフである。
【図６Ａ】実施の形態２に係るＰＡモジュールの平面構成図である。
【図６Ｂ】実施の形態２に係るＰＡモジュールの断面構成図である。
【図７】特許文献１に記載された高周波電力増幅器の回路ブロック図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態について、実施の形態およびその図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。
【００３０】
（実施の形態１）
［１．１  通信装置の構成］
図１は、実施の形態１に係る通信装置１００の機能ブロック構成図である。同図には、通信装置１００と、アンテナ素子２と、表示部５とが示されている。通信装置１００は、フロントエンド回路１と、ＲＦ信号処理回路（ＲＦＩＣ）３と、ベースバンド信号処理回路（ＢＢＩＣ）４とを備える。フロントエンド回路１は、例えば、マルチモード／マルチバンド対応の携帯電話のフロントエンド部に配置される。
【００３１】
フロントエンド回路１は、ＰＡ（Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ）モジュール１０と、ローノイズアンプ回路２０と、アンテナ整合回路３０と、アンテナスイッチ４０と、受信用フィルタ５０と、送信用フィルタ６０と、コントロールＩＣ７０とを備える。
【００３２】
アンテナ整合回路３０は、アンテナ素子２およびアンテナスイッチ４０に接続され、アンテナ素子２とフロントエンド回路１との整合をとる回路である。これにより、フロントエンド回路１は、アンテナ素子２から低損失で受信信号を受信し、送信信号を低損失でアンテナ素子２へ出力することが可能となる。アンテナ整合回路３０は、１以上の高周波回路部品で構成されており、例えば、チップ状またはパターンで形成されたインダクタ、およびチップ状またはパターンで形成されたコンデンサからなる。なお、アンテナ整合回路３０は、フロントエンド回路１の必須構成要素ではない。また、アンテナ整合回路３０は、マルチバンドおよびマルチモードに対応させ、選択されるバンドまたはモードに応じてインピーダンスを可変させる可変整合回路であってもよい。
【００３３】
アンテナスイッチ４０は、アンテナ素子２（およびアンテナ整合回路３０）と送信側信号経路および受信側信号経路の一方とを接続させることにより、アンテナ素子２と複数の信号経路との接続を切り替える分波器である。より具体的には、アンテナスイッチ４０は、アンテナ整合回路３０に接続された共通端子と、上記送信側信号経路または受信側信号経路に接続された２つの選択端子とを備える。
【００３４】
なお、図１では、アンテナスイッチ４０は、単極双投型の高周波スイッチを示しているが、送信側信号経路および受信側信号経路がそれぞれ複数配置されている場合には、アンテナスイッチ４０は、１入力２出力型に限定されない。また、アンテナスイッチ４０に代わって、送信波および受信波を分波するデュプレクサまたはトリプレクサを含むマルチプレクサが配置されていてもよい。
【００３５】
受信用フィルタ５０は、アンテナ素子２で受信しアンテナスイッチ４０を経由した受信信号を所定の通過帯域でフィルタリングし、ローノイズアンプ回路２０へ出力する受信用フィルタ素子である。
【００３６】
送信用フィルタ６０は、ＰＡモジュール１０から出力された送信信号を、所定の通過帯域でフィルタリングし、アンテナスイッチ４０を経由してアンテナ素子２へ出力する送信用フィルタ素子である。
【００３７】
ＰＡモジュール１０は、ＲＦ信号処理回路３から出力された高周波送信信号を増幅し、アンテナスイッチ４０に向けて出力する電力増幅モジュールである。ＰＡモジュール１０は本発明の要部であり、後述にて、詳細に説明する。
【００３８】
ローノイズアンプ回路２０は、アンテナスイッチ４０から出力された高周波受信信号を増幅し、ＲＦ信号処理回路３へ出力する高周波増幅回路である。
【００３９】
ＲＦ信号処理回路３は、アンテナ素子２から受信側信号経路を介して入力された高周波受信信号を、ダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をベースバンド信号処理回路４へ出力する。ＲＦ信号処理回路３は、例えば、ＲＦＩＣ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）である。また、ＲＦ信号処理回路３は、ベースバンド信号処理回路４から入力された送信信号をアップコンバートなどにより信号処理し、当該信号処理して生成された高周波送信信号をＰＡモジュール１０へ出力する。
【００４０】
ベースバンド信号処理回路４は、フロントエンド部における高周波信号よりも低周波の中間周波数帯域を用いて信号処理する回路である。ベースバンド信号処理回路４で処理された画像信号は、例えば、表示部５での画像表示のために使用され、ベースバンド信号処理回路４で処理された音声信号は、例えば、スピーカを介した通話のために使用される。
【００４１】
なお、フロントエンド回路１は、要求仕様に応じて、受信用フィルタ５０および送信用フィルタ６０の少なくとも一方がない構成であってもよい。
【００４２】
また、図１のフロントエンド回路１は、送信側信号経路および受信側信号経路を各１つずつ有する構成としているが、マルチバンドに対応すべく、送信側信号経路および受信側信号経路をそれぞれ複数有する構成であってもよい。また、この場合には、ＰＡモジュール１０、ローノイズアンプ回路２０、受信用フィルタ５０、および送信用フィルタ６０のそれぞれは、各周波数帯域に対応して信号経路ごとに配置されていてもよい。また、ＰＡモジュール１０、ローノイズアンプ回路２０、受信用フィルタ５０、および送信用フィルタ６０は、選択された周波数帯域に応じて通過特性および増幅特性を可変できる構成であってもよく、この場合には、信号経路の本数よりも少なくてもよい。
【００４３】
［１．２  ＰＡモジュールの構成］
図２は、実施の形態１に係るＰＡモジュール１０の回路構成図である。なお、同図には、ＰＡモジュール１０の増幅特性を制御するコントロールＩＣ（Ｃｔｒｌ−ＩＣ）７０も示されている。
【００４４】
ＰＡモジュール１０は、前段増幅素子１０Ａと、後段増幅素子１０Ｂと、可変フィルタ回路１０Ｆとを備える。
【００４５】
前段増幅素子１０Ａは、入力端子１０１から入力された高周波送信信号を増幅し、後段増幅素子１０Ｂは、前段増幅素子１０Ａで増幅された高周波信号を増幅して、出力端子１０２へ出力する。入力端子１０１は、ＲＦ信号処理回路３に接続され、出力端子１０２は送信用フィルタ６０に接続されている。
【００４６】
可変フィルタ回路１０Ｆは、前段増幅素子１０Ａと後段増幅素子１０Ｂとの間に配置され、高周波送信信号の周波数帯域または選択チャネルに応じて通過帯域または減衰帯域が可変する回路である。可変フィルタ回路１０Ｆの通過帯域および減衰帯域は、コントロールＩＣ７０から出力される制御信号により可変させることが可能である。
【００４７】
可変フィルタ回路１０Ｆは、例えば、通過帯域および減衰帯域がそれぞれ異なる複数のフィルタ素子とスイッチ素子とで構成される。複数のフィルタ素子は、典型的にはバンドパスフィルタであるが、複数の通過帯域の周波数配置関係により、ローパスフィルタ、ハイパスフィルタ、または、バンドエリミネーションフィルタであってもよい。なお、上記複数のフィルタ素子は、弾性表面波フィルタ、弾性境界波フィルタ、ＢＡＷ（Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）を用いた弾性波フィルタ、ならびに、インダクタンス素子およびコンデンサ素子で構成されたＬＣフィルタなどが例示される。また、上記複数のフィルタ素子の数は、使用予定のバンド数に応じて決定される。また、上記複数のフィルタ素子のうち少なくとも１以上は、スルーパスであってもよい。なお、スルーパスとは、分布定数型の伝送線路である。
【００４８】
上記スイッチ素子は、例えば、前段増幅素子１０Ａと上記複数のフィルタ素子との間に配置され、前段増幅素子１０Ａの出力端子と上記複数のフィルタ素子との接続を切り替える。また、後段増幅素子１０Ｂと上記複数のフィルタ素子との間にもスイッチ素子が配置されてもよい。上記スイッチ素子が、コントロールＩＣ７０より供給される制御信号により、前段増幅素子１０Ａおよび後段増幅素子１０Ｂと上記複数のフィルタ素子との接続を切り替える。
【００４９】
コントロールＩＣ７０は、高周波送信信号の周波数帯域または選択チャネルに応じて前段増幅素子１０Ａおよび後段増幅素子１０Ｂの増幅特性を制御する増幅制御部である。なお、前段増幅素子１０Ａおよび後段増幅素子１０Ｂの増幅特性とは、例えば、前段増幅素子１０Ａおよび後段増幅素子１０Ｂのゲイン（増幅率）である。また、コントロールＩＣ７０は、ＲＦ信号処理回路３またはベースバンド信号処理回路４から供給された、選択使用される通信帯域（高周波信号の周波数帯域）を示す制御信号に基づいて、可変フィルタ回路１０Ｆのスイッチ素子を制御する。より具体的には、上記制御信号が、例えば、バンドＡを選択することを示す場合、コントロールＩＣ７０は、バンドＡの送信帯域を通過帯域とし、バンドＡの受信帯域を減衰帯域とするフィルタ素子が、前段増幅素子１０Ａおよび後段増幅素子１０Ｂと接続されるよう、スイッチ素子を制御する。
【００５０】
上記構成によれば、ＲＦ信号処理回路３からＰＡモジュール１０に入力された高周波送信信号は、前段増幅素子１０Ａで増幅される。増幅された高周波送信信号は可変フィルタ回路１０Ｆに入力される。可変フィルタ回路１０Ｆに入力された高周波送信信号は、通信方式および通信帯域にあったフィルタ素子を通過する。可変フィルタ回路１０Ｆを通過した高周波送信信号は、後段増幅素子１０Ｂでさらに増幅され、ＰＡモジュール１０から出力される。
【００５１】
選択された周波数帯域を有する高周波送信信号をＰＡモジュール１０で増幅する際に、当該周波数帯域の受信帯域成分も前段増幅素子１０Ａで増幅されるが、当該増幅された受信帯域成分は、選択された周波数帯域に基づいて選択されたフィルタ素子を通過することで、ある程度減衰する。よって、増幅された受信帯域成分がローノイズアンプ回路２０などに入り込んで受信帯雑音となることを抑制することが可能となる。
【００５２】
また、上記構成によれば、ＲＦ信号処理回路３およびＰＡモジュール１０の後段に配置されるフィルタやアンテナスイッチなどの特性緩和をすることができ、かつ面積の増加を最小限に抑えた回路を実現できる。
【００５３】
［１．３  高周波信号増幅回路の構成］
ここで、本実施の形態に係る、前段増幅素子１０Ａの回路構成について説明する。
【００５４】
図３は、実施の形態１に係る前段増幅素子１０Ａの回路構成図である。本実施の形態に係る前段増幅素子１０Ａは、図３に示された高周波信号増幅回路で構成されている。同図に示された高周波増幅回路は、高周波入力端子１０１Ａと、高周波出力端子１０２Ａと、入力整合回路１１と、段間整合回路１２と、増幅トランジスタ１７と、バイアス回路１３と、チョークコイル１６と、フェライトビーズ１４とを備える。
【００５５】
増幅トランジスタ１７は、高周波入力端子１０１Ａから入力された高周波送信信号を増幅するトランジスタであり、例えば、ＧａＡｓで構成され、主として、電界効果型トランジスタ（ＦＥＴ）と、ヘテロバイポーラトランジスタ（ＨＢＴ）とがある。増幅トランジスタ１７のベース端子（信号入力端）は、入力整合回路１１を介して高周波入力端子１０１Ａに接続され、コレクタ端子は、チョークコイル１６を介して電源Ｖｃｃ１に接続され、エミッタ端子は、接地されている。
【００５６】
バイアス回路１３は、直流電流供給用トランジスタ１３ｔｒおよびその他の回路素子で構成されている。バイアス回路１３は、バイアス電源Ｖｂａｔ、参照電圧Ｖｂｉａｓ１が供給されることで、直流電流供給用トランジスタ１３ｔｒから増幅トランジスタ１７へ直流バイアス電流を供給する。
【００５７】
入力整合回路１１は、高周波入力端子１０１Ａに入力された高周波送信信号のインピーダンスを整合することにより、増幅トランジスタ１７からの高周波信号の反射を抑制する。
【００５８】
段間整合回路１２は、増幅トランジスタ１７で増幅された高周波送信信号のインピーダンスを整合することにより、高周波出力端子１０２Ａからの高周波信号の反射を抑制する。増幅トランジスタ１７に入力された高周波送信信号は、増幅トランジスタ１７で増幅され、段間整合回路１２および高周波出力端子１０２Ａを介して、可変フィルタ回路１０Ｆへ出力される。
【００５９】
フェライトビーズ１４は、一端がバイアス回路１３のバイアス電流出力端に接続され、他端が増幅トランジスタ１７のベース端子（信号入力端）と入力整合回路１１との接続ノードｎ１に接続されたフェライト素子である。
【００６０】
図４は、実施の形態１に係るフェライトビーズ１４のインピーダンスの周波数特性を表すグラフである。同図には、フェライトビーズ１４のインピーダンスＺ（レジスタンスＲおよびリアクタンスＸを含む）の周波数特性が示されている。フェライトビーズ１４は、図３に示すように、抵抗成分１４ｒおよびインダクタンス成分１４ｌで構成され、低周波域ではインダクタンス成分１４ｌが主体となり、高周波域では抵抗成分１４ｒが主体となる性質を有する。これにより、図４に示すように、フェライトビーズ１４のインピーダンスは、周波数依存性を有する。
【００６１】
ここで、例えば、フロントエンド回路１で使用される周波数帯域が、Ｂａｎｄ８（送信帯域：８８０ＭＨｚ−９１５ＭＨｚ、受信帯域：９２５ＭＨｚ−９６０ＭＨｚ）であり、差周波数帯｜ｆＴｘ−ｆＲｘ｜は、３０ＭＨｚ−２００ＭＨｚであるとする。なお、ｆＴｘは、送信帯域における中心周波数であり、ｆＲｘは受信帯域における中心周波数である。
【００６２】
図４より、フェライトビーズ１４のＤＣにおけるインピーダンスは、略０となっている。また、差周波数帯｜ｆＴｘ−ｆＲｘ｜におけるインピーダンスは、５００Ω以上となっており、高周波送信信号の送信周波数におけるインピーダンスは、５００Ω以下となっている。
【００６３】
つまり、本実施の形態に係るフェライトビーズ１４は、ＤＣにおけるインピーダンスよりも、差周波数帯｜ｆＴｘ−ｆＲｘ｜におけるインピーダンスの方が高い特性を有している。
【００６４】
これにより、フェライトビーズ１４は、差周波数帯｜ｆＴｘ−ｆＲｘ｜の信号成分を熱変換して吸収し当該信号成分の発生を抑制できる。これにより、バイアス回路１３での高周波送信信号（周波数ｆＴｘ）と差周波数帯成分｜ｆＴｘ−ｆＲｘ｜とのミキシングにより生成される高周波受信信号成分（周波数ｆＲｘ）を抑制して帯域外雑音を安定的に抑制できる。また、フェライトビーズ１４のＤＣにおけるインピーダンスは相対的に低いため、バイアス回路１３から増幅トランジスタ１７に対しバイアス電流が供給される際の電圧降下を抑制できる。これにより、高周波信号増幅回路の飽和出力または電力付加効率を維持させることが可能となる。すなわち、高周波送信信号に対する増幅性能を維持しつつ送信時の受信帯雑音レベルを低減することが可能となる。
【００６５】
なお、飽和出力とは、飽和領域における最大出力をいう。飽和領域とは、ＲＦ入力端子に対する入力レベルを上げていった場合に、線形領域でのゲインが保たれなくなる領域である。
【００６６】
また、電力付加効率とは、パワーアンプの出力電力と入力電力の差異と、ＤＣ消費電力（Ｖｃｃ１の電圧と、コレクタ端子からエミッタ端子へと流れる電流の積）の比をいう。
【００６７】
また、本実施の形態に係るフェライトビーズ１４は、さらに、差周波数帯｜ｆＴｘ−ｆＲｘ｜におけるインピーダンスよりも、高周波送信信号の送信周波数ｆＴｘにおけるインピーダンスの方が低い特性を有している。
【００６８】
これにより、フェライトビーズ１４は、バイアス回路１３へ向かう高周波送信信号成分（周波数ｆＴｘ）を吸収することなく、高周波送信信号の電力低下を抑制できる。
【００６９】
ここで、比較例および本実施の形態に係る高周波信号増幅回路の受信帯雑音の実測例を示す。ＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）規格では、アンテナ素子２から出力される高周波送信信号の出力パワーは、２５ｄＢｍ以上でなければならない。このため、ＰＡモジュール１０とアンテナ素子２との間の減衰量が３ｄＢであると仮定すると、ＰＡモジュール１０の出力パワーは２８ｄＢｍを満たす必要がある。
【００７０】
上記ＰＡモジュール１０の出力パワー条件（２８ｄＢｍ）における受信帯雑音を、（１）フェライトビーズ１４が配置されていない比較例、および（２）フェライトビーズ１４がバイアス回路１３と接続ノードｎ１との間に直列配置された実施例、について測定した。表１に、上記測定結果を示す。
【００７１】
【表１】
2017184060.tif 000003
【００７２】
表１より、フェライトビーズ１４が配置された実施例は、フェライトビーズ１４が配置されていない比較例と比較して、送信出力２８ｄＢｍにおける受信帯雑音は低減されている。つまり、フェライトビーズ１４がバイアス回路１３と接続ノードｎ１との間に直列配置されることで、受信帯雑音は改善される。
【００７３】
なお、比較例に係る高周波電力増幅器では、高周波送信信号がバイアス回路１３に侵入して発振し易くなる。この対策として、バイアス回路１３と接続ノードｎ１との間に抵抗素子を挿入してダンピング効果をもたせることが考えられる。この場合の抵抗素子の抵抗値は、例えば、２０Ωである。しかし、この場合には、バイアス回路１３から直流バイアス電流が供給されると当該抵抗により電圧降下が発生するため、高周波電力増幅器の飽和出力が低下する。
【００７４】
以上のように、バイアス回路１３と接続ノードｎ１との間に抵抗素子が直列配置された高周波信号増幅回路が、増幅性能の向上および受信帯雑音レベルの低減を両立できないことに対して、実施例に係る高周波信号増幅回路は、増幅性能の向上および受信帯雑音レベルの低減を両立することが可能となる。
【００７５】
なお、フェライトビーズ１４は、ＮｉおよびＺｎを含むフェライトで形成されていることが好ましい。
【００７６】
図５は、Ｎｉ−Ｚｎ系フェライトの透磁率の周波数特性を表すグラフである。同図には、Ｎｉ−Ｚｎ系フェライト（ＮｉａＺｎ１−ａＦｅ２Ｏ４）の組成比ａを変えた場合の複素透磁率μ’（実部）および複素透磁率μ’’（虚部）の周波数依存性が示されている。図５に示すように、Ｎｉ−Ｚｎ系フェライト（ＮｉａＺｎ１−ａＦｅ２Ｏ４）は、ＮｉおよびＺｎの組成比ａにより透磁率の周波数依存性が変化する。この透磁率の周波数依存性により、Ｎｉ−Ｚｎ系フェライトは、ＤＣにおいてはインピーダンスを低くし、所望の高周波帯において透磁率を上げてインピーダンスを高くすることが可能な材料である。よって、使用される周波数帯域および上記差周波数帯に応じて、フェライトビーズのインピーダンスの周波数特性を最適化することが可能となる。
【００７７】
本実施の形態に係るフェライトビーズ１４にＮｉ−Ｚｎ系フェライト（ＮｉａＺｎ１−ａＦｅ２Ｏ４）を用いた場合、差周波数帯域｜ｆＴｘ−ｆＲｘ｜において透磁率が高く、かつ送信周波数帯域（ｆＴｘ）において透磁率が低い特性が要求されるため、図５より、組成比ａ＝０．３６以下であることが望ましい。
【００７８】
また、後段増幅素子１０Ｂが、本実施の形態に係る高周波増幅回路で構成されていてもよい。要求仕様に応じて増幅素子が複数段配置された電力増幅モジュールにおいて、大電力が処理される最後段の増幅素子の増幅性能および雑音性能を向上させることが最も重要となる。上記構成によれば、後段増幅素子１０Ｂが、上記特徴を有する高周波信号増幅回路で構成されるので、電力増幅モジュール１０の増幅性能および雑音性能を効率よく最適化することが可能となる。
【００７９】
一方、前段増幅素子１０Ａが、本実施の形態に係る高周波増幅回路で構成されている場合には、高周波送信信号の歪みおよび受信帯雑音を、小信号の段階で事前に低減できるため、後段の可変フィルタ回路１０Ｆおよび後段増幅素子１０Ｂの回路構成を簡素化することが可能となる。
【００８０】
また、高周波増幅回路は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）で構成されていてもよい。これにより、ＰＡモジュール１０を安価に製造することが可能となる。
【００８１】
また、高周波増幅回路は、ＧａＡｓで構成されていてもよい。これにより、高品質な増幅性能および雑音性能を有する高周波送信信号を出力することが可能となる。
【００８２】
（実施の形態２）
本実施の形態では、実施の形態１に係る高周波信号増幅回路で構成される前段増幅素子１０Ａ、後段増幅素子１０Ｂ、および可変フィルタ回路１０Ｆの配置関係を最適化した構成について説明する。
【００８３】
前段増幅素子１０Ａ、後段増幅素子１０Ｂ、可変フィルタ回路１０Ｆ、および、コントロールＩＣ７０を、全て別チップで構成した場合、フロントエンド回路１の小型化には寄与できない。一方で、小型化のため、前段増幅素子１０Ａおよび後段増幅素子１０Ｂを同一チップにした場合、高周波信号の相互干渉が強くなることで発生する発振等により、送信信号の品質が劣化することが懸念される。
【００８４】
図６Ａは、実施の形態２に係るＰＡモジュールの平面構成図である。本実施の形態に係るフロントエンド回路１では、前段増幅素子１０ＡおよびコントロールＩＣ７０は、フェライトビーズ１４を除いて、チップＡ（第１チップ）で１チップ化されている。さらに、後段増幅素子１０Ｂは、チップＡに含まれていない。
【００８５】
上記構成によれば、コントロールＩＣ７０は、高周波送信信号による干渉を受けにくい前段増幅素子１０Ａと１チップ化されているので、高周波信号の品質を維持しつつ小型化することが可能となる。また、前段増幅素子１０Ａと後段増幅素子１０Ｂとを別チップで構成することで、高周波信号の相互干渉を抑制できる。また、フェライトビーズ１４をチップＡに含ませないことで、フェライトビーズ１４が発生する熱をチップＡに蓄熱させることを回避できる。
【００８６】
なお、チップＡは、ＣＭＯＳで構成されていることが好ましい。これにより、パワーハンドリングの必要がないコントロールＩＣ７０および前段増幅素子１０ＡをＣＭＯＳで構成することで、ＰＡモジュール１０を安価に製造することが可能となる。
【００８７】
また、チップＡは、ＧａＡｓで構成されていてもよい。これにより、高品質な増幅性能および雑音性能を有する高周波送信信号を出力することが可能となる。
【００８８】
なお、可変フィルタ回路１０Ｆに含まれるスイッチ素子を、チップＡに含ませてもよい。これにより、フロントエンド回路１のさらなる小型化を実現できる。
【００８９】
図６Ｂは、実施の形態２に係るＰＡモジュールの断面構成図である。具体的には、図６Ｂは、図６ＡにおけるＶＩＢ−ＶＩＢ線で切断した場合の断面図である。図６Ａおよび図６Ｂに示すように、本実施の形態に係るＰＡモジュール１０では、基板２００の上に（図中ｚ軸方向に）、前段増幅素子１０Ａ、後段増幅素子１０Ｂ、コントロールＩＣ７０、フェライトビーズ１４、および可変フィルタ回路１０Ｆが実装配置されている。さらに、フェライトビーズ１４および可変フィルタ回路１０Ｆが、チップＡと重なるように積層配置されている。つまり、チップＡに外付けされたフェライトビーズ１４は、基板２００を平面視した場合にチップＡと重なるように積層配置されている。
【００９０】
これにより、前段増幅素子１０ＡとコントロールＩＣ７０との１チップ化による省面積化だけでなく、前段増幅素子１０Ａとフェライトビーズ１４との積層化により、ＰＡモジュール１０の更なる省面積化が達成される。よって、高周波信号の品質を維持しつつ更なる小型化が可能となる。
【００９１】
なお、後段増幅素子１０Ｂが実施の形態１に係る高周波信号増幅回路で構成される場合には、後段増幅素子１０Ｂが有するフェライトビーズ１４を、後段増幅素子１０Ｂと積層配置するのではなく、前段増幅素子１０Ａを含むチップＡと積層配置してもよい。これにより、フェライトビーズ１４が、大電力を出力する後段増幅素子１０Ｂが発生する熱の影響を受けて特性が変化してしまうことを回避できる。
【００９２】
（その他の実施の形態など）
以上、本発明の実施の形態に係る高周波信号増幅回路、ＰＡモジュール１０、フロントエンド回路１および通信装置１００について、実施の形態１および２を挙げて説明したが、本発明の高周波信号増幅回路、ＰＡモジュール１０、フロントエンド回路１および通信装置１００は、上記実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本開示の高周波信号増幅回路またはＰＡモジュール１０を内蔵した各種機器も本発明に含まれる。
【００９３】
なお、上記実施の形態に係る高周波信号増幅回路およびＰＡモジュール１０において、図面に開示された各回路素子および信号経路を接続する経路の間に別の高周波回路素子および配線などが挿入されていてもよい。
【００９４】
また、可変フィルタ回路１０Ｆは、ＴＶ空きチャネルの中で使用している使用チャネル以外の周波数帯、又は／及び、ＩＭＤノイズを減衰させるフィルタ回路であってもよい。このような構成にすると、ＴＶチャネルの中の空きチャネルを他の通信に活用するシステムにおいて、使用するチャネルの隣接チャネルの周波数を減衰することができるので、ＴＶチャネルの空きチャネルを有効活用できる。
【００９５】
また、本発明に係るコントロールＩＣ７０は、集積回路であるＩＣ、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）として実現されてもよい。また、集積回路化の手法は、専用回路または汎用プロセッサで実現してもよい。ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）や、ＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用しても良い。さらには、半導体技術の進歩または派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行ってもよい。
【産業上の利用可能性】
【００９６】
本発明は、マルチバンド／マルチモード対応のフロントエンド部に配置される電力増幅モジュールとして、携帯電話などの通信機器に広く利用できる。
【符号の説明】
【００９７】
１    フロントエンド回路
２    アンテナ素子
３    ＲＦ信号処理回路
４    ベースバンド信号処理回路
５    表示部
１０    ＰＡモジュール（電力増幅モジュール）
１０Ａ    前段増幅素子
１０Ｂ    後段増幅素子
１０Ｆ    可変フィルタ回路
１１、５０２    入力整合回路
１２    段間整合回路
１３、５０６    バイアス回路
１４    フェライトビーズ
１４ｌ    インダクタンス成分
１４ｒ    抵抗成分
１６    チョークコイル
１７    増幅トランジスタ
２０    ローノイズアンプ回路（受信増幅回路）
３０    アンテナ整合回路
４０    アンテナスイッチ
５０    受信用フィルタ
６０    送信用フィルタ
７０    コントロールＩＣ
１００    通信装置
１０１    入力端子
１０１Ａ    高周波入力端子
１０２    出力端子
１０２Ａ    高周波出力端子
２００    基板
５０１    ＲＦ入力端子
５０３    高周波信号増幅トランジスタ
５０４    出力整合回路
５０７    直列共振回路
５０８    インダクタ
５０９    キャパシタ
【図１】
2017184060.tif 000004
【図２】
2017184060.tif 000005
【図３】
2017184060.tif 000006
【図４】
2017184060.tif 000007
【図５】
2017184060.tif 000008
【図６Ａ】
2017184060.tif 000009
【図６Ｂ】
2017184060.tif 000010
【図７】
2017184060.tif 000011