(57)【要約】【課題】オフセット電圧の影響を受けにくい階調電圧生成回路を提供する。【解決手段】Ｄ／Ａ変換回路と、第１Ｇｍアンプと、第２Ｇｍアンプと、電流制御回路と、出力バッファと、選択回路を有する半導体装置である。Ｄ／Ａ変換回路はデジタル信号の上位ビットから第１電圧及び第２電圧を生成する。電流制御回路はデジタル信号の下位ビットから第１電流を生成し、第１Ｇｍアンプの電流源として機能する。出力バッファは、第１Ｇｍアンプ及び第２Ｇｍアンプが出力する電流から第３電圧を生成する。第３電圧は第２Ｇｍアンプに入力される。選択回路は、第１Ｇｍアンプ及び第２Ｇｍアンプに入力される電圧を選択する。【選択図】図１
2017191306.tif 000002
【特許請求の範囲】
【請求項１】
第１増幅回路と、
第２増幅回路と、
第１回路と、
第２回路と、
第３回路と、を有し、
前記第１回路は、Ｎビット（Ｎは２以上の自然数）の信号のうち（Ｎ−Ｍ）ビット（ＭはＮより小さい自然数）の信号から、第１電圧および第２電圧を生成する機能を有し、
前記第１電圧は前記第２電圧よりも高く、
前記第２回路は、前記Ｎビットの信号のうちＭビットの信号から、第１電流を生成する機能を有し、
前記第１電流は前記第１増幅回路に流れ、
前記第３回路は、前記第１増幅回路および前記第２増幅回路が出力する電流から、第３電圧を生成する機能を有し、
前記第１増幅回路の非反転入力端子に前記第１電圧が与えられるとき、前記第１増幅回路の反転入力端子に前記第２電圧が、前記第２増幅回路の非反転入力端子に前記第２電圧が、前記第２増幅回路の反転入力端子に前記第３電圧が、それぞれ与えられ、
前記第１増幅回路の非反転入力端子に前記第２電圧が与えられるとき、前記第１増幅回路の反転入力端子に前記第１電圧が、前記第２増幅回路の非反転入力端子に前記第１電圧が、前記第２増幅回路の反転入力端子に前記第３電圧が、それぞれ与えられることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第１増幅回路および前記第２増幅回路は、Ｇｍアンプとしての機能を有することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記第１回路は、直列に接続された複数の抵抗素子と、複数のパストランジスタと、を有することを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一に記載の半導体装置と、
表示部と、を有する表示パネル。
【請求項５】
請求項４に記載の表示パネルと、
タッチパネルと、を有する表示モジュール。
【請求項６】
請求項４に記載の表示パネルと、
操作ボタン、スピーカまたはマイクロフォンのうち少なくとも１つを有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、表示パネル、及び電子機器に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
表示パネルは、多階調化、及び高精細化等の高性能化の傾向にある。この高性能化に対応するため、表示パネルの駆動回路、特に信号線駆動回路（ソースドライバともいう）には、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ、ドライバＩＣともいう）が採用されている。
【０００５】
ドライバＩＣは、画素に与えるアナログ信号を生成するための階調電圧生成回路を有する。この階調電圧生成回路は、デジタル信号を基にアナログ信号を生成する、所謂Ｄ／Ａ変換回路（ＤＡＣともいう）である。
【０００６】
Ｄ／Ａ変換回路は、高速での応答が求められる点を考慮して、直列に設けた抵抗を使用する抵抗ストリング型のＤＡＣ（Ｒ−ＤＡＣともいう）が採用されている。Ｒ−ＤＡＣは、デジタル信号のビット数の増加に伴ってスイッチの数が指数関数的に増加するため、ドライバＩＣの回路面積が増加する。
【０００７】
そのため、特許文献１乃至特許文献３では、上位ビットと下位ビットとで別々にデジタル信号を変換して、それぞれのアナログ信号を合成することで、所望のアナログ信号を得る構成が提案されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許出願公開第２００５／０１４０６３０号明細書
【特許文献２】米国特許出願公開第２０１０／０１５６８６７号明細書
【特許文献３】米国特許出願公開第２０１０／０１４１４９３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したように階調電圧生成回路として機能する半導体装置の構成には、多数の構成が存在する。それぞれの構成には一長一短があり、状況に応じて適当な構成が選択される。例えば、特許文献２にあるように電流ＤＡＣを用いる場合、耐圧の大きいトランジスタを利用してスイッチを構成することになる。デジタル信号のビット数の増加によってスイッチ数が増加すると、回路の占有面積が増加してしまう。また、デジタル信号のビット数の増加によってスイッチ数が増加すると、出力部の寄生容量が増加してしまい、応答速度が低下してしまう。
【００１０】
また、特許文献３の構成では、出力されるアナログ信号は、増幅回路のオフセット電圧の影響を受けてしまう。このオフセット電圧の影響を受けた出力電圧が所望の階調電圧を超えてしまうと、出力電圧の単調増加性が失われ、所望の階調の表示が得られないことがある。
【００１１】
そこで本発明の一態様は、オフセット電圧の影響を受けにくい階調電圧生成回路を提供することを課題の一とする。また、本発明の一態様は、回路の占有面積が小さい階調電圧生成回路を提供することを課題の一とする。また、本発明の一態様は、新規な階調電圧生成回路を提供することを課題の一とする。また、本発明の一態様は、表示品質の向上が図られた表示パネルを提供することを課題の一とする。また本発明の一態様は、新規な半導体装置を提供することを課題の一とする。
【００１２】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した課題、及び／又は他の課題のうち、少なくとも一つの課題を解決するものである。
【００１３】
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
【課題を解決するための手段】
【００１４】
本発明の一態様は、第１増幅回路と、第２増幅回路と、第１回路と、第２回路と、第３回路と、を有する半導体装置である。第１回路は、Ｎビット（Ｎは２以上の自然数）の信号のうち（Ｎ−Ｍ）ビット（ＭはＮより小さい自然数）の信号から、第１電圧および第２電圧を生成する機能を有する。第１電圧は第２電圧よりも高い。第２回路は、Ｎビットの信号のうちＭビットの信号から、第１電流を生成する機能を有する。第１電流は第１増幅回路に流れる。第３回路は、第１増幅回路および第２増幅回路が出力する電流から、第３電圧を生成する機能を有する。第１増幅回路の非反転入力端子に第１電圧が与えられるとき、第１増幅回路の反転入力端子に第２電圧が、第２増幅回路の非反転入力端子に第２電圧が、第２増幅回路の反転入力端子に第３電圧が、それぞれ与えられる。第１増幅回路の非反転入力端子に第２電圧が与えられるとき、第１増幅回路の反転入力端子に第１電圧が、第２増幅回路の非反転入力端子に第１電圧が、第２増幅回路の反転入力端子に第３電圧が、それぞれ与えられる。
【００１５】
上記態様において、第１増幅回路および第２増幅回路は、Ｇｍアンプとしての機能を有する。
【００１６】
上記態様において、第１回路は、直列に接続された複数の抵抗素子と、複数のパストランジスタと、を有することが好ましい。
【００１７】
本発明の一態様は、上記態様に記載の半導体装置と、表示部と、を有する表示パネルである。
【００１８】
本発明の一態様は、上記態様に記載の表示パネルと、タッチパネルと、を有する表示モジュールである。
【００１９】
本発明の一態様は、上記態様に記載の表示パネルと、操作ボタン、スピーカまたはマイクロフォンのうち少なくとも１つを有する電子機器である。
【発明の効果】
【００２０】
本発明の一態様により、新規な半導体装置、新規な電子機器等を提供することができる。
【００２１】
本発明の一態様により、オフセット電圧の影響を受けにくい階調電圧生成回路を提供することができる。また、本発明の一態様により、回路の占有面積が小さい階調電圧生成回路を提供することができる。また、本発明の一態様により、新規な階調電圧生成回路を提供することができる。また、本発明の一態様により、表示品質の向上が図られた表示パネルを提供することができる。また、本発明の一態様により、新規な半導体装置を提供することができる。
【００２２】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２３】
【図１】半導体装置の構成例を示す回路図。
【図２】半導体装置の構成例を示す回路図。
【図３】（Ａ）半導体装置の動作を説明するための回路図、（Ｂ）入力されたデジタル信号と出力された電圧の対応関係を示す図。
【図４】（Ａ）半導体装置の動作を説明するための回路図、（Ｂ）入力されたデジタル信号と出力された電圧の対応関係を示す図。
【図５】（Ａ）半導体装置の動作を説明するための回路図、（Ｂ）入力されたデジタル信号と出力された電圧の対応関係を示す図。
【図６】（Ａ）半導体装置の動作を説明するための回路図、（Ｂ）入力されたデジタル信号と出力された電圧の対応関係を示す図。
【図７】入力されたデジタル信号と出力された電圧の対応関係を示す図。
【図８】増幅回路１３、増幅回路１５及び出力バッファ１６の構成例を示す回路図。
【図９】電流制御回路１４の構成例を示す回路図および変換表。
【図１０】Ｄ／Ａ変換回路の構成例を示す回路図。
【図１１】Ｄ／Ａ変換回路の構成例を示す回路図。
【図１２】表示パネルの構成例を示す回路ブロック図。
【図１３】信号線駆動回路の構成例を示す回路ブロック図。
【図１４】（Ａ）画素の構成例を示す回路図、（Ｂ）画素の動作例を示すタイミングチャート。
【図１５】画素の構成例を示す回路図。
【図１６】画素の構成例を示す回路図。
【図１７】表示パネルの構成例を示す上面図。
【図１８】表示パネルの構成例を示す上面図。
【図１９】表示パネルの構成例を示す断面図。
【図２０】表示パネルの構成例を示す断面図。
【図２１】表示パネルの構成例を示す断面図。
【図２２】表示モジュールの例を示す図。
【図２３】タッチパネルの構成例を示す模式図。
【図２４】電子機器の例を示す図。
【図２５】モンテカルロシミュレーションを用いてＤＮＬ（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｎｏｎ−Ｌｉｎｅａｒｉｔｙ）を計算した図。
【図２６】モンテカルロシミュレーションを用いて電圧ＶＯのばらつきを計算した図。
【図２７】試作したドライバＩＣのレイアウト。
【図２８】試作したＯＬＥＤパネルの写真。
【発明を実施するための形態】
【００２４】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２５】
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００２６】
また、本明細書は、以下の実施の形態または実施例を適宜組み合わせることが可能である。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
【００２７】
（実施の形態１）
本実施の形態では、階調電圧生成回路としての機能を有する半導体装置の一例について説明する。
【００２８】
〈半導体装置１０〉
図１は、半導体装置１０を説明するための、回路構成の一例を示す回路図である。半導体装置１０は、デジタルアナログ変換回路（以下、Ｄ／Ａ変換回路）１１、選択回路１２、増幅回路１３、電流制御回路１４、増幅回路１５、及び出力バッファ１６を有する。
【００２９】
なお増幅回路１３は、第１のＧｍアンプ、あるいはＧｍ１と表す場合がある。また増幅回路１５は、第２のＧｍアンプ、あるいはＧｍ２と表す場合がある。
【００３０】
半導体装置１０は、Ｎビット（Ｎは２以上の自然数）の画像信号を、電圧ＶＯで表されるアナログ信号に変換し出力する機能を有する。
【００３１】
Ｄ／Ａ変換回路１１は、Ｎビット信号のうち上位の（Ｎ−Ｍ）ビット（ＭはＮより小さい自然数）の画像信号（以下、上位ビット信号と呼ぶ）をアナログ信号に変換する回路である。Ｄ／Ａ変換回路１１は、アナログ信号として、電圧ＶＨＩおよび電圧ＶＬＯを出力する機能を有する。電圧ＶＨＩおよび電圧ＶＬＯは、上位ビット信号に基づいて決まる電圧である。なお、電圧ＶＨＩは電圧ＶＬＯよりも高電圧とする。半導体装置１０より出力される電圧ＶＯは、電圧ＶＨＩおよび電圧ＶＬＯから生成される。
【００３２】
増幅回路１３は、非反転出力端子（＋）として機能する端子ＩＮ１と、反転入力端子（−）として機能する端子ＩＮ２を有する。端子ＩＮ１に与えられる電圧と端子ＩＮ２に与えられる電圧の差異を第１の差異、電流制御回路１４に流れる電流を電流ＩＢ＿ＬＢと呼ぶと、増幅回路１３は、第１の差異および電流ＩＢ＿ＬＢに応じた電流を出力する機能を有する。
【００３３】
増幅回路１５は、非反転出力端子（＋）として機能する端子ＩＮ３と、反転入力端子（−）として機能する端子ＩＮ４を有する。端子ＩＮ３に与えられる電圧と端子ＩＮ４に与えられる電圧の差異を第２の差異とすると、増幅回路１５は第２の差異に応じた電流を出力する機能を有する。なお、増幅回路１５が有する電流源に流れる電流を電流ＩＢと呼ぶ。
【００３４】
また、増幅回路１３、１５は電源電圧として、電圧ＶＤＤが与えられる。
【００３５】
電流制御回路１４は、Ｎビット信号のうち下位のＭビットの画像信号（以下、下位ビット信号と呼ぶ）から、電流ＩＢ＿ＬＢを生成する機能を有する。また、電流制御回路１４は、増幅回路１３の電流源としての機能を有する。
【００３６】
出力バッファ１６は、増幅回路１３、１５から出力される電流に応じて電圧ＶＯを出力する機能を有する。
【００３７】
増幅回路１５が有する端子ＩＮ３は、増幅回路１３が有する端子ＩＮ２に電気的に接続されている。また、増幅回路１５が有する端子ＩＮ４には電圧ＶＯが与えられる。
【００３８】
選択回路１２は複数のスイッチを有し、それらスイッチのオン・オフを制御することで、端子ＩＮ１乃至端子ＩＮ３に入力される電圧を切り替える機能を有する。例えば、図１において、選択回路１２はスイッチＳ１乃至スイッチＳ４を有している。これらスイッチの切り替えは、下位ビット信号のうち最上位ビット（ＤＥＣ［ＭＳＢ］）およびその反転データ（ＤＥＣＢ［ＭＳＢ］）に応じて切り替える。
【００３９】
なお、本明細書においてＤＥＣ［Ｍ：Ｎ］と表記した場合は、ＤＥＣ［Ｍ］乃至ＤＥＣ［Ｎ］のことを表す。また、ＤＥＣＢはＤＥＣの反転データを表す。
【００４０】
図２では、一例として、半導体装置１０が１２ビット（Ｎ＝１２）の画像信号を、下位３ビット（Ｍ＝３）と上位９ビット（Ｎ−Ｍ＝９）に分けて処理する例を示している。半導体装置１０は、上位ビット信号（ＤＥＣ［１１：３］、ＤＥＣＢ［１１：３］）をＤ／Ａ変換回路１１に入力し、下位ビット信号（ＤＥＣ［２：０］）を電流制御回路１４に入力し、下位ビット信号における最上位ビット（ＤＥＣ［２］）およびその反転データ（ＤＥＣＢ［２］）を選択回路１２に入力している。
【００４１】
次に、半導体装置１０の動作について、図３乃至図７を用いて説明を行う。なお、以降の説明は、図２と同様に、半導体装置１０が１２ビットのデジタル信号を下位３ビットと上位９ビットに分けて処理する場合について説明を行うが、これに限定されない。以降の説明は、任意のＮビットのデジタル信号を処理する場合にも適用することができる。
【００４２】
図３（Ａ）は、ＤＥＣ［２］＝０、ＤＥＣＢ［２］＝１とした場合の回路図を示している。このとき、スイッチＳ１及びスイッチＳ２はオンになり、スイッチＳ３及びスイッチＳ４はオフになる。端子ＩＮ１に電圧ＶＨＩが入力され、端子ＩＮ２及び端子ＩＮ３に電圧ＶＬＯが入力される。
【００４３】
図３（Ｂ）に示すように、電流制御回路１４は下位ビット信号に応じて４段階の電流ＩＢ＿ＬＢのうち１つを流す。このとき電圧ＶＯは、図３（Ｂ）に示すように、電圧ＶＬＯより大きく電圧ＶＬＯと電圧ＶＨＩの中間電圧より小さい範囲で４段階の電圧のうち１つをとることができる。
【００４４】
図４（Ａ）は、ＤＥＣ［２］＝１、ＤＥＣＢ［２］＝０とした場合の回路図を示している。このとき、スイッチＳ１及びスイッチＳ２はオフになり、スイッチＳ３及びスイッチＳ４はオンになる。端子ＩＮ１に電圧ＶＬＯが入力され、端子ＩＮ２及び端子ＩＮ３に電圧ＶＨＩが入力される。
【００４５】
図４（Ｂ）に示すように、電流制御回路１４は下位ビット信号に応じて４段階の電流ＩＢ＿ＬＢのうち１つを流す。このとき電圧ＶＯは、図４（Ｂ）に示すように、電圧ＶＨＩより小さく電圧ＶＬＯと電圧ＶＨＩの中間電圧より大きい範囲で４段階の電圧のうち１つをとることができる。
【００４６】
次に、図５乃至図７を用いて、増幅回路１３、１５に生じたオフセット電圧が、半導体装置１０に与える影響について考える。図５（Ａ）及び図６（Ａ）は、増幅回路１３の端子ＩＮ１にオフセット電圧ΔＶｔｈ１を設け、増幅回路１５の端子ＩＮ３にオフセット電圧ΔＶｔｈ２を設けた場合の回路図を示している。
【００４７】
まず、図５（Ａ）を用いて、ＤＥＣ［２］＝０、ＤＥＣＢ［２］＝１の場合について考える。
【００４８】
図５（Ａ）において、電圧ＶＯは以下の式（１）で表すことができる。なお、式（１）及び式（２）において、Ｇｍ１は増幅回路１３のトランスコンダクタンスを表し、Ｇｍ２は増幅回路１５のトランスコンダクタンスを表している。
【００４９】
ＶＯ＝ＶＬＯ＋Ｇｍ１／Ｇｍ２×（ＶＨＩ−ＶＬＯ＋ΔＶｔｈ１）    （１）
【００５０】
式（１）より、オフセット電圧ΔＶｔｈ１を設けた場合の電圧ＶＯ（図５（Ｂ）左）は、オフセット電圧ΔＶｔｈ１を設けていない場合の電圧ＶＯ（図５（Ｂ）右）よりも高電圧側に変動することがわかる。電圧ＶＯはＧｍ１に比例し、Ｇｍ１は電流ＩＢ＿ＬＢに比例することから、図５（Ｂ）において、電流ＩＢ＿ＬＢの値が最も大きいＩＢ＿ＬＢ＝７／１６×ＩＢのときに、オフセット電圧ΔＶｔｈ１による変動が最も大きい。
【００５１】
次に、図６（Ａ）を用いて、ＤＥＣ［２］＝１、ＤＥＣＢ［２］＝０の場合について考える。
【００５２】
図６（Ａ）において、電圧ＶＯは以下の式で表すことができる。
【００５３】
ＶＯ＝ＶＨＩ＋Ｇｍ１／Ｇｍ２×（−ＶＨＩ＋ＶＬＯ＋ΔＶｔｈ１）    （２）
【００５４】
式（２）より、オフセット電圧ΔＶｔｈ１を設けた場合の電圧ＶＯ（図６（Ｂ）左）は、オフセット電圧ΔＶｔｈ１を設けていない場合の電圧ＶＯ（図６（Ｂ）右）よりも高電圧側に変動することがわかる。電圧ＶＯはＧｍ１に比例し、Ｇｍ１は電流ＩＢ＿ＬＢに比例することから、図６（Ｂ）において、電流ＩＢ＿ＬＢの値が最も大きいＩＢ＿ＬＢ＝７／１６×ＩＢのときに、オフセット電圧ΔＶｔｈ１による変動が最も大きい。
【００５５】
図５（Ｂ）と図６（Ｂ）を一つにまとめたものを図７（Ａ）に示す。図７（Ａ）より、オフセット電圧ΔＶｔｈ１を設けても、電圧ＶＯの大小関係は維持されていることがわかる。
【００５６】
増幅回路１５に設けたオフセット電圧ΔＶｔｈ２は、下位ビット信号による電圧生成に影響を与えない。つまり、オフセット電圧ΔＶｔｈ２は図７（Ａ）に示す電圧ＶＯの大小関係に影響を与えない。
【００５７】
上述の半導体装置１０を表示パネルの階調電圧生成回路に適用した場合を考える。画素の色情報を含む画像信号は、デジタル信号として半導体装置１０に入力され、アナログ信号である電圧ＶＯとして出力される。図７（Ｂ）に示すように、ＤＥＣ［０］乃至ＤＥＣ［２］のそれぞれに対応する電圧ＶＯの大小関係が崩れてしまえば、階調反転が発生し、表示パネルは正しく画素の色を表示することができない。
【００５８】
上述したように、半導体装置１０は、オフセット電圧を含んでいても、画像信号と電圧ＶＯの対応関係を維持することができる。つまり、半導体装置１０を用いた表示パネルは、良好な表示品位を有することがわかる。
【００５９】
〈増幅回路１３、増幅回路１５及び出力バッファ１６〉
増幅回路１３、増幅回路１５及び出力バッファ１６の回路構成の一例を図８に示す。
【００６０】
増幅回路１３は、トランジスタ１３ａ乃至トランジスタ１３ｈを有する。トランジスタ１３ｃ及びトランジスタ１３ｅのゲートに端子ＩＮ１が電気的に接続され、トランジスタ１３ｄ及びトランジスタ１３ｆのゲートに端子ＩＮ２が電気的に接続されている。増幅回路１３は差動増幅回路の回路構成を有する。トランジスタ１３ｂのゲートには電圧ＶＢ２が与えられ、トランジスタ１３ｇのゲートには電圧ＶＢ３が与えられる。
【００６１】
図８に示すトランジスタ１８ａ乃至トランジスタ１８ｄは増幅回路１３とカレントミラー回路を形成している。トランジスタ１８ａ乃至トランジスタ１８ｄは、電流制御回路１４で生成された電流ＩＢ＿ＬＢを増幅回路１３に伝える機能を有する。
【００６２】
増幅回路１５は、トランジスタ１５ａ乃至トランジスタ１５ｈを有する。トランジスタ１５ｃ及びトランジスタ１５ｅのゲートに端子ＩＮ３が電気的に接続され、トランジスタ１５ｄ及びトランジスタ１５ｆのゲートに端子ＩＮ４が電気的に接続されている。増幅回路１５は差動増幅回路の回路構成を有する。トランジスタ１５ａのゲートには電圧ＶＢ１が与えられ、トランジスタ１５ｂのゲートには電圧ＶＢ２が与えられ、トランジスタ１５ｇのゲートには電圧ＶＢ３が与えられ、トランジスタ１５ｈのゲートには電圧ＶＢ４が与えられる。端子ＩＮ３は増幅回路１３の端子ＩＮ２に電気的に接続され、端子ＩＮ４は出力バッファ１６の出力端子に電気的に接続されている。
【００６３】
出力バッファ１６は、トランジスタ１６ａ乃至トランジスタ１６ｎを有する。トランジスタ１６ｃ、１６ｄのゲートには電圧ＶＢ５が与えられ、トランジスタ１６ｅ、１６ｆのゲートには電圧ＶＢ６が与えられ、トランジスタ１６ｇ、１６ｈのゲートには電圧ＶＢ７が与えられ、トランジスタ１６ｉ、１６ｊのゲートには電圧ＶＢ８が与えられる。
【００６４】
〈電流制御回路１４〉
図９（Ａ）に電流制御回路１４の回路構成の一例を示す。電流制御回路１４は、下位ビット信号であるＤＥＣ［２：０］から、電流ＩＢ＿ＬＢを生成する機能を有する。
【００６５】
電流制御回路１４はデコーダ１７及びトランジスタ１４ａ乃至トランジスタ１４ｌを有する。トランジスタ１４ａのゲートには電圧ＶＢ９が与えられる。トランジスタ１４ｅ乃至トランジスタ１４ｈのゲートには電圧ＶＢ３が与えられる。トランジスタ１４ｉ乃至トランジスタ１４ｌのゲートには電圧ＶＢ４が与えられる。
【００６６】
ＤＥＣ［２：０］は、デコーダ１７によって信号ＤＯ１乃至信号ＤＯ３に変換される。信号ＤＯ１はトランジスタ１４ｂのゲートに与えられ、信号ＤＯ２はトランジスタ１４ｃのゲートに与えられ、信号ＤＯ３はトランジスタ１４ｄのゲートに与えられる。
【００６７】
図９（Ｂ）は、デコーダ１７における、ＤＥＣ［２：０］から信号ＤＯ１乃至信号ＤＯ３を生成するための変換表を示している。図９（Ｂ）の変換表に従って、デコーダ１７は、トランジスタ１４ｂ、１４ｃ、１４ｄのオン・オフを制御する。その結果、電流制御回路１４はデジタル信号ＤＥＣ［２：０］から電流ＩＢ＿ＬＢを生成する機能を有する。
【００６８】
なお、電流制御回路１４の形態はこれに限定されない。例えば、電流制御回路１４に抵抗ストリング型のＤＡＣまたは抵抗ラダー型のＤＡＣを用いて、下位ビットの信号から電流ＩＢ＿ＬＢを生成してもよい。
【００６９】
〈Ｄ／Ａ変換回路１１〉
図１０に示すＤ／Ａ変換回路１１は、電圧生成回路１１ａと、ＰＴＬ（パストランジスタロジック）１１ｂと、ＰＴＬ１１ｃを有する。
【００７０】
電圧生成回路１１ａは、複数の抵抗１１ｄを有する。電圧生成回路１１ａは、電圧ＶＲＥＦＨおよび電圧ＶＲＥＦＬ（ＶＲＥＦＨ＞ＶＲＥＦＬ）が与えられて、複数の電圧ＶＲ［０］乃至ＶＲ［２Ｎ−Ｍ］を生成する。
【００７１】
ＰＴＬ１１ｂは、複数のｐチャネル型のトランジスタ１１ｅと、複数のｎチャネル型のトランジスタ１１ｆを有する。ＰＴＬ１１ｃは、複数のｐチャネル型のトランジスタ１１ｇと、複数のｎチャネル型のトランジスタ１１ｈを有する。電圧ＶＲ［０］乃至ＶＲ［２Ｎ−Ｍ］のうち、トランジスタ１１ｅには電圧ＶＲ［２Ｎ−Ｍ／２］乃至ＶＲ［２Ｎ−Ｍ−１］が入力され、トランジスタ１１ｆには電圧ＶＲ［０］乃至ＶＲ［２Ｎ−Ｍ／２−１］が入力され、トランジスタ１１ｇには電圧ＶＲ［２Ｎ−Ｍ／２＋１］乃至ＶＲ［２Ｎ−Ｍ］が入力され、トランジスタ１１ｈには電圧ＶＲ［１］乃至ＶＲ［２Ｎ−Ｍ／２］が入力される。
【００７２】
トランジスタ１１ｅ乃至トランジスタ１１ｈはパストランジスタであり、スイッチとしての機能を有する。これらスイッチは、上位ビット信号に応じてオン・オフが切り替えられる。ＰＴＬ１１ｂ及びＰＴＬ１１ｃは、スイッチの切り替えによって電圧ＶＲ［０］乃至ＶＲ［２Ｎ−Ｍ］の中から所望の電圧を選択して出力する機能を有する。ＰＴＬ１１ｂは電圧ＶＬＯを出力する機能を有し、ＰＴＬ１１ｃは電圧ＶＨＩを出力する機能を有する。電圧ＶＨＩ、ＶＬＯは、上位ビット信号に対応するアナログ値の電圧である。上述したように、電圧ＶＨＩ、ＶＬＯは、後段の回路で、下位ビット信号に対応する電圧に変換される。
【００７３】
Ｄ／Ａ変換回路１１は、直列に設けた抵抗を使用するＲ−ＤＡＣである。Ｒ−ＤＡＣは高速にＤ／Ａ変換を行うことができるが、デジタル信号のビット数が増えると回路の占有面積が大きくなってしまうという問題がある。本発明の一態様である半導体装置１０は、デジタル信号のうち、上位ビット信号だけをＲ−ＤＡＣに割りあてているので、回路の占有面積を小さくすることができる。
【００７４】
図１１は、一例として、Ｄ／Ａ変換回路１１が、１２ビット（Ｎ＝１２）のデジタル信号のうち、上位９ビット（Ｍ＝３、Ｎ−Ｍ＝９）をアナログ信号に変換する例を示している。電圧ＶＲ［０］乃至ＶＲ［５１２］のうち、トランジスタ１１ｅには電圧ＶＲ［２５６］乃至ＶＲ［５１１］が入力され、トランジスタ１１ｆには電圧ＶＲ［０］乃至ＶＲ［２５５］が入力され、トランジスタ１１ｇには電圧ＶＲ［２５７］乃至ＶＲ［５１２］が入力され、トランジスタ１１ｈには電圧ＶＲ［１］乃至ＶＲ［２５６］が入力される。
【００７５】
以上、半導体装置１０を階調電圧生成回路に用いることで、オフセット電圧の影響を受けにくく、占有面積が小さい階調電圧生成回路を提供することができる。また、上記階調電圧生成回路を表示パネルに用いることにより、表示品質の向上が図られた表示パネルを提供することができる。
【００７６】
（実施の形態２）
本実施の形態では、実施の形態１に示した半導体装置１０を含む表示パネルについて説明を行う。
【００７７】
〈表示パネルのブロック図〉
図１２の回路ブロック図に示す表示パネルは、信号線駆動回路１００、走査線駆動回路１０１、及び画素部１０２を有する。また、画素部１０２中にマトリクス状に配置された複数の画素１０３を示している。なお、画素部１０２を表示部と呼ぶ場合もある。
【００７８】
信号線駆動回路１００は、複数の信号線ＳＬにアナログ信号に変換された画像信号を出力する機能を有する回路である。
【００７９】
信号線駆動回路１００を構成する回路は、ＩＣ化してもよいし、画素部１０２の画素１０３が有するトランジスタと同じトランジスタを用いて形成してもよい。なお信号線駆動回路１００を複数設け、複数の信号線駆動回路１００により、複数の信号線ＳＬを分割して制御してもよい。
【００８０】
走査線駆動回路１０１は、複数の走査線ＧＬに走査信号を出力する機能を有する回路である。走査線駆動回路１０１は、一例としては、シフトレジスタ、バッファ等を有する。走査線駆動回路１０１は、ゲートスタートパルス、ゲートクロック等が入力され、パルス信号を出力する機能を有する。
【００８１】
走査線駆動回路１０１を構成する回路は、ＩＣ化してもよいし、画素部１０２の画素１０３が有するトランジスタと同じトランジスタを用いて形成してもよい。なお、走査線駆動回路１０１を複数設け、複数の走査線駆動回路１０１により、複数の走査線ＧＬを分割して制御してもよい。
【００８２】
画素部１０２は、複数の走査線ＧＬ、及び複数の信号線ＳＬが概略直交するように設けられている。走査線ＧＬと信号線ＳＬの交差部には、画素１０３が設けられる。なお画素部１０２における画素１０３の配置は、カラー表示であれば、ＲＧＢ（赤緑青）の各色に対応した画素が順に設けられる。なお、ＲＧＢの画素の配列は、ストライプ配列、モザイク配列、デルタ配列等適宜用いることができる。またＲＧＢに限らず、白あるいは黄といった色を追加してカラー表示を行う構成としてもよい。
【００８３】
〈信号線駆動回路１００〉
次に、図１３を用いて信号線駆動回路１００の詳細について説明を行う。図１３に示す回路ブロック図は、Ｎビットの画像信号を処理することが可能な信号線駆動回路１００の構成例を示している。
【００８４】
信号線駆動回路１００は、端子４０、端子４１、端子４２、ＬＶＤＳレシーバ１１８（ＬＶＤＳ：小振幅差動信号）、ロジック回路１１９、シフトレジスタ１１１、ラッチ回路１１２、レベルシフタ１１３、Ｄ／Ａ変換回路１１４、増幅回路１１５を有する。
【００８５】
端子４０は、アナログ信号に変換された画像信号用の出力端子であって、信号線ＳＬと電気的に接続される。端子４１、４２は、差動信号用の入力端子である。例えば、端子４２＜１＞には、端子４１＜１＞の入力信号の論理を反転した信号が入力される。例えば、端子４１＜０＞−４１＜Ｎ−１＞にはそれぞれ画像信号ＤＰ［０］−ＤＰ［Ｎ−１］がそれぞれ入力され、端子４２＜０＞−４２＜Ｎ−１＞には画像信号ＤＮ［０］−ＤＮ［Ｎ−１］がそれぞれ入力される。
【００８６】
端子４１、４２は画像信号ＤＰ［０：Ｎ−１］、ＤＮ［０：Ｎ−１］の入力だけでなく、コマンド信号の入力にも用いられる。信号線駆動回路１００には、端子４０−４２の他に、電源電圧の入力端子、各種信号の入力端子、各種信号の出力端子等が設けられている。
【００８７】
ＬＶＤＳレシーバ１１８は、入力された差動信号をシングルエンド方式の信号に変換する機能を有する。ＬＶＤＳレシーバ１１８によって、画像信号ＤＰ［０：Ｎ−１］、ＤＮ［０：Ｎ−１］は、シングルエンド方式の画像信号ＤＳＥに変換される。
【００８８】
ロジック回路１１９は、外部から入力されるコマンド信号等に従い、信号線駆動回路１００に含まれる回路を制御する機能を有する。具体的には、ロジック回路１１９は信号ＳＳＰ、ＳＣＬＫ、ＬＴＳ等を生成する。信号ＳＳＰ、ＳＣＬＫは、シフトレジスタ１１１の制御信号である。信号ＬＴＳはラッチ回路１１２の制御信号である。
【００８９】
ロジック回路１１９は、シリアル形式の画像信号ＤＳＥをパラレル形式の画像信号ＤＯＵＴに変換する機能（シリアルーパラレル変換機能）を有する。
【００９０】
シフトレジスタ１１１は、複数段のフリップフロップ（ＦＦ）回路を有する。１段目のＦＦ回路に信号ＳＳＰ（スタートパルス信号）を入力することで、各段のＦＦ回路から所定のタイミングでサンプリング信号が出力される。各段のＦＦ回路がサンプリング信号を出力するタイミングは、信号ＳＣＬＫ（クロック信号）によって制御される。
【００９１】
先述のサンプリング信号に従い、ラッチ回路１１２は画像信号ＤＯＵＴをサンプリングし、記憶する。ラッチ回路１１２に記憶された画像信号の出力のタイミングは、信号ＬＴＳによって制御される。
【００９２】
レベルシフタ１１３は、ラッチ回路１１２から出力された画像信号を昇圧して出力する機能を有する。
【００９３】
Ｄ／Ａ変換回路１１４は上記実施の形態１に示す半導体装置１０を有する。当該構成とすることで、回路面積の小面積化、表示品質の向上を図ることができる。
【００９４】
増幅回路１１５は、Ｄ／Ａ変換回路１１４から出力される画像信号（アナログ信号）を増幅して、信号線ＳＬに出力する機能を有する。なお、増幅回路１１５を出力回路という場合もある。
【００９５】
次に画素１０３に用いることができる回路構成例について説明を行う。
【００９６】
〈発光素子を用いた表示パネル用画素回路の一例〉
図１４（Ａ）は発光素子を有するパネルに用いることができる画素１０３の一例を示す。図１４（Ｂ）は図１４（Ａ）に示す画素１０３の動作例を示すタイミングチャートである。
【００９７】
画素１０３は、走査線ＧＬ、信号線ＳＬ、配線ＭＬ、配線ＣＴＬおよび配線ＡＮＬと電気的に接続されている。また、画素１０３は、トランジスタ１２０乃至１２２、容量素子１２３、および発光素子１２６を有する。
【００９８】
発光素子１２６は一対の端子（アノードおよびカソード）を有する。発光素子１２６としては、電流または電圧によって輝度を制御することが可能な素子を用いることができる。発光素子１２６として、エレクトロルミネッセンスを利用する発光素子（「ＥＬ素子」ともいう。）を適用することができる。ＥＬ素子は、一対の電極の間に発光層（「ＥＬ層」ともいう。）を有する。
【００９９】
図１４（Ａ）ではトランジスタ１２０乃至１２２はｎ型トランジスタであるが、これらの１つ以上または全てをｐ型トランジスタとしてもよい。また、トランジスタ１２０乃至１２２はゲートに電気的に接続されているバックゲートを有する。このようなデバイス構造とすることで、トランジスタ１２０乃至１２２の電流駆動能力を向上させることができる。トランジスタ１２０乃至１２２の１つ以上または全てがバックゲートを有さないトランジスタでもよい。
【０１００】
トランジスタ１２０は、トランジスタ１２１のゲート（ノード１２４）と信号線ＳＬと間を接続するパストランジスタである。トランジスタ１２２は、配線ＭＬと発光素子１２６のアノード（ノード１２５）との間を接続するパストランジスタである。トランジスタ１２１は駆動トランジスタであり、発光素子１２６に供給される電流源として機能する。トランジスタ１２１のドレイン電流の大きさによって、発光素子１２６の輝度が調節される。容量素子１２３は、ノード１２５とノード１２４間の電圧を保持する保持容量である。
【０１０１】
トランジスタ１２１の駆動能力にばらつきが発生すると、画素１０３ごとに発光素子１２６の輝度にばらつきが発生し、表示品位を低下させてしまう。図１４（Ａ）に示す画素１０３は、トランジスタ１２１のドレイン電流をモニターすることで、発光素子１２６の輝度ばらつきを補正する機能を有する。
【０１０２】
図１４（Ｂ）に、図１４（Ａ）に示す走査線ＧＬの電位と、信号線ＳＬに供給される画像信号のタイミングチャートを例示する。なお、図１４（Ｂ）に示すタイミングチャートは、画素１０３に含まれるトランジスタが全てｎチャネル型である場合を例示するものである。
【０１０３】
期間Ｐ１は書き込み動作期間であり、発光素子１２６は発光させない。走査線ＧＬにハイレベルの電位が与えられ、トランジスタ１２０及びトランジスタ１２２がオンとなる。信号線ＳＬには、画像信号として電位Ｖｄａｔａが与えられる。電位Ｖｄａｔａは、トランジスタ１２０を介してノード１２４に与えられる。
【０１０４】
トランジスタ１２１がｎチャネル型である場合、期間Ｐ１では、配線ＭＬの電位が、配線ＣＴＬの電位に発光素子１２６の閾値電圧Ｖｔｈｅを加算した電位よりも低く、配線ＡＮＬの電位が、配線ＭＬの電位よりも高いことが望ましい。上記構成により、トランジスタ１２１のドレイン電流を、発光素子１２６ではなく配線ＭＬの方に優先的に流すことができる。
【０１０５】
期間Ｐ２は発光期間であり、発光素子１２６は発光する。走査線ＧＬにローレベルの電位が与えられ、トランジスタ１２０及びトランジスタ１２２がオフとなる。トランジスタ１２０がオフになることで、ノード１２４において、電位Ｖｄａｔａが保持される。また、配線ＡＮＬには電位Ｖａｎｏが与えられ、配線ＣＴＬには電位Ｖｃａｔが与えられる。電位Ｖａｎｏは、電位Ｖｃａｔに発光素子１２６の閾値電圧Ｖｔｈｅを加算した電位よりも高くすることが望ましい。配線ＡＮＬと配線ＣＴＬとの間に上記電位差が設けられることにより、トランジスタ１２１のドレイン電流が発光素子１２６に供給され、発光素子１２６が発光する。
【０１０６】
次いで、期間Ｐ３は、トランジスタ１２１のドレイン電流を取得するモニター期間である。走査線ＧＬにハイレベルの電位が与えられ、トランジスタ１２０及びトランジスタ１２２がオンとなる。信号線ＳＬには、トランジスタ１２１のゲート電圧が閾値電圧Ｖｔｈよりも大きくなるような電位が与えられる。配線ＭＬの電位は、配線ＣＴＬの電位に発光素子１２６の閾値電圧Ｖｔｈｅを加算した電位よりも低くし、配線ＡＮＬの電位は、配線ＭＬの電位よりも高くすることが望ましい。上記構成により、トランジスタ１２１のドレイン電流を、発光素子１２６ではなく配線ＭＬの方に優先的に流すことができる。
【０１０７】
期間Ｐ３で画素１０３から配線ＭＬに出力される電流ＩＭＯＮは、発光期間にトランジスタ１２１に流れるドレイン電流に相当する。電流ＩＭＯＮはモニター回路に供給される。モニター回路は、電流ＩＭＯＮを解析し、解析結果に基づいて、補正信号を生成する。以上の動作によって、画素１０３は輝度のずれを補正することができる。
【０１０８】
上記モニター動作を発光動作の後に常に行う必要はない。例えば、画素１０３において、データの書き込み動作と発光動作のサイクルを複数回繰り返した後に、モニター動作を行うようにすることができる。また、モニター動作させた後、最小の階調値［０］に対応するデータ信号を画素１０３に書き込むことで、発光素子１２６を非発光状態にするようにしてもよい。
【０１０９】
図１４（Ａ）に示す画素１０３は、複数の走査線に接続されていてもよい。その場合の回路図を図１５（Ａ）に示す。図１５（Ａ）に示す画素１０３において、トランジスタ１２０のゲートは走査線ＧＬ１に電気的に接続され、トランジスタ１２２のゲートは走査線ＧＬ２に電気的に接続されている。このように、トランジスタ１２０とトランジスタ１２２のオン・オフを個別に制御することで、モニター動作のタイミングをより自由に制御することができる。
【０１１０】
図１４（Ａ）に示す画素１０３において、トランジスタ１２０乃至１２２は、バックゲートを設けなくてもよい。その場合の回路図を図１５（Ｂ）に示す。図１５（Ｂ）に示す構成にすることで、画素１０３は製造工程を容易にすることができる。
【０１１１】
〈液晶素子を用いたパネル用画素回路の一例〉
図１６（Ａ）に、液晶素子を有するパネルに用いることができる画素回路の一例を示す。図１６（Ａ）に示す画素１０３は、トランジスタ１３１と、容量素子１３３と、表示素子として機能できる液晶素子１３４とを有する。
【０１１２】
トランジスタ１３１のゲートは走査線ＧＬに電気的に接続され、トランジスタ１３１の第１端子は信号線ＳＬに電気的に接続され、トランジスタ１３１の第２端子は容量素子１３３の第１端子及び液晶素子１３４の第１端子に電気的に接続される。なお、トランジスタ１３１の第２端子、容量素子１３３の第１端子及び液晶素子１３４の第１端子の結節点をノード１３２と呼称する。トランジスタ１３１は、ノード１３２へのデータ信号の書き込みを制御する機能を有する。
【０１１３】
容量素子１３３の第２端子は、特定の電位が供給される配線（以下、「容量線ＣＬ」ともいう。）に電気的に接続される。なお、容量線ＣＬの電位の値は、画素１０３の仕様に応じて適宜設定される。容量素子１３３は、ノード１３２に書き込まれたデータを保持する保持容量としての機能を有する。
【０１１４】
液晶素子１３４の第２端子の電位は、画素１０３の仕様に応じて適宜設定される。液晶素子１３４に含まれる液晶は、ノード１３２に書き込まれるデータにより配向状態が設定される。なお、複数の画素１０３のそれぞれが有する液晶素子１３４の第２端子に、共通の電位（コモン電位）を与えてもよい。
【０１１５】
液晶素子１３４のモードとしては、例えば、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  Ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＭＶＡ（Ｍｕｌｔｉ‐ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ  Ｂｅｎｄ  Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、他の例として、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、様々なモードを用いることができる。
【０１１６】
ここで、図１６（Ａ）の画素１０３を有する表示パネルの動作例について説明しておく。まず、走査線駆動回路１０１により各行の画素１０３を順次選択し、トランジスタ１３１をオン状態にしてノード１３２にデータ信号を書き込む。
【０１１７】
次に、トランジスタ１３１をオフ状態としてノード１３２に書き込まれたデータ信号を保持する。ノード１３２に書き込まれたデータ信号に応じて、液晶素子１３４の透過光量が決まる。これを行毎に順次行うことにより、表示領域に画像を表示できる。
【０１１８】
図１６（Ａ）に示す画素１０３において、トランジスタ１３１は、バックゲートを設けなくてもよい。その場合の回路図を図１６（Ｂ）に示す。図１６（Ｂ）に示す構成にすることで、画素１０３は製造工程を容易にすることができる。
【０１１９】
（実施の形態３）
本実施の形態では、上記実施の形態に示す表示パネルのより具体的な構成例について、図１７乃至図２１を用いて説明を行う。なお、本実施の形態では、表示パネルの一例として、液晶素子を用いた表示パネルおよび発光素子を用いた表示パネルについて説明する。
【０１２０】
〈表示パネルの構成例  上面図〉
図１７（Ａ）乃至（Ｃ）は、表示パネルの構成例を示す上面図である。
【０１２１】
図１７（Ａ）において、第１の基板４００１上に設けられた画素部１０２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図１７（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路１００、及び走査線駆動回路１０１が設けられている。また、信号線駆動回路１００、走査線駆動回路１０１、または画素部１０２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔｓ）４０１８ａ、ＦＰＣ４０１８ｂから供給されている。
【０１２２】
図１７（Ｂ）及び図１７（Ｃ）において、第１の基板４００１上に設けられた画素部１０２と、走査線駆動回路１０１とを囲むようにして、シール材４００５が設けられている。また画素部１０２と、走査線駆動回路１０１の上に第２の基板４００６が設けられている。よって画素部１０２と、走査線駆動回路１０１とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図１７（Ｂ）及び図１７（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路１００が設けられている。図１７（Ｂ）及び図１７（Ｃ）においては、信号線駆動回路１００、走査線駆動回路１０１、または画素部１０２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０１２３】
また図１７（Ｂ）及び図１７（Ｃ）は、信号線駆動回路１００として、ＩＣなど、画素部１０２とは異なる工程で形成した回路を第１の基板４００１に設けている例を示しているが、この構成に限定されない。走査線駆動回路１０１をＩＣなどで形成しても良いし、信号線駆動回路１００の一部または走査線駆動回路１０１の一部のみをＩＣなどで形成して設けても良い。
【０１２４】
なお、ＩＣなどで形成した駆動回路の接続方法は、特に限定されるものではなく、ワイヤボンディング、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）などを用いることができる。図１７（Ａ）は、ＣＯＧにより信号線駆動回路１００、走査線駆動回路１０１を設けている例であり、図１７（Ｂ）は、ＣＯＧにより信号線駆動回路１００を設けている例であり、図１７（Ｃ）は、ＴＣＰにより信号線駆動回路１００を設けている例である。
【０１２５】
信号線駆動回路１００をＩＣで形成する場合、ＩＣの数は１つとは限らず、複数のＩＣで信号線駆動回路１００を構成してもよい。同様に、走査線駆動回路１０１をＩＣで形成する場合、ＩＣの数は１つとは限らず、複数のＩＣで走査線駆動回路１０１を構成してもよい。図１８（Ａ）は、一例として、信号線駆動回路１００を６個のＩＣで構成している。複数のＩＣで信号線駆動回路を構成することで、画素部１０２の高精細化に対応することができる。
【０１２６】
走査線駆動回路１０１は、画素部１０２の左右両端に設けてもよい。図１８（Ｂ）は、画素部１０２の両端に走査線駆動回路１０１ａ及び走査線駆動回路１０１ｂを設けた場合の構成例である。
【０１２７】
信号線駆動回路１００は、画素部１０２の上下両端に設けてもよい。図１８（Ｃ）は信号線駆動回路１００ａ及び信号線駆動回路１００ｂを、画素部１０２の上下両端に設けた場合の構成例である。それぞれの信号線駆動回路は６個のＩＣで構成されている。
【０１２８】
〈表示パネルの構成例  断面図〉
図１９（Ａ）及び図１９（Ｂ）は、図１７（Ｂ）中でＮ１−Ｎ２の鎖線で示した部位の断面構成を示す断面図である。
【０１２９】
図１９（Ａ）及び図１９（Ｂ）に示す表示パネルは電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、電極４０１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。電極４０１５は、第１の電極層４０３０と同じ導電層から形成されている。
【０１３０】
また第１の基板４００１上に設けられた画素部１０２と走査線駆動回路１０１は、トランジスタを複数有しており、図１９（Ａ）及び図１９（Ｂ）では、画素部１０２に含まれるトランジスタ４０１０と、走査線駆動回路１０１に含まれるトランジスタ４０１１とを例示している。図１９（Ａ）では、トランジスタ４０１０およびトランジスタ４０１１上に、絶縁層４１１２が設けられ、図１９（Ｂ）では、絶縁層４１１２の上に隔壁４５１０が形成されている。
【０１３１】
また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けられている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に形成された電極５１７を有し、電極５１７上に絶縁層４１０３が形成されている。絶縁層４１０３上に半導体層５１２が形成されている。半導体層５１２上に電極５１０及び電極５１１が形成され、電極５１０及び電極５１１上に絶縁層４１１０及び絶縁層４１１１が形成され、絶縁層４１１０及び絶縁層４１１１上に電極５１６が形成されている。電極５１０及び電極５１１は、配線４０１４と同じ導電層で形成されている。
【０１３２】
トランジスタ４０１０およびトランジスタ４０１１において、電極５１７はゲート電極としての機能を有し、電極５１０はソース電極またはドレイン電極の一方としての機能を有し、電極５１１はソース電極またはドレイン電極の他方としての機能を有し、電極５１６はバックゲート電極としての機能を有する。
【０１３３】
トランジスタ４０１０及びトランジスタ４０１１はボトムゲート及びバックゲートを有することで、オン電流を増大させることができる。また、トランジスタの閾値を制御することができる。
【０１３４】
トランジスタ４０１０およびトランジスタ４０１１において、半導体層５１２はチャネル形成領域としての機能を有する。半導体層５１２として、結晶シリコン、多結晶シリコン、非晶質シリコン、酸化物半導体、有機半導体、などを用いればよい。また、必要に応じて、半導体層５１２の導電率を高めるため、または、トランジスタの閾値を制御するために、半導体層５１２に不純物を導入してもよい。
【０１３５】
半導体層５１２として酸化物半導体を用いた場合、半導体層５１２はインジウム（Ｉｎ）を含むことが好ましい。半導体層５１２がインジウムを含む酸化物半導体の場合、半導体層５１２はキャリア移動度（電子移動度）が高くなる。また、半導体層５１２は、元素Ｍを含む酸化物半導体であると好ましい。元素Ｍは、好ましくは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）またはスズ（Ｓｎ）などとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）などがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。また、半導体層５１２は、亜鉛（Ｚｎ）を含む酸化物半導体であると好ましい。亜鉛を含む酸化物半導体は結晶化しやすくなる場合がある。
【０１３６】
ただし、半導体層５１２は、インジウムを含む酸化物半導体に限定されない。半導体層５１２は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。
【０１３７】
また、図１９（Ａ）および図１９（Ｂ）に示す表示パネルは、容量素子４０２０を有する。容量素子４０２０は、電極５１１と電極４０２１が絶縁層４１０３を介して重なる領域を有する。電極４０２１は、電極５１７と同じ導電層で形成されている。
【０１３８】
図１９（Ａ）は、表示素子として液晶素子を用いた液晶表示パネルの一例である。図１９（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。
【０１３９】
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
【０１４０】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０１４１】
また、配向膜を用いないブルー相（Ｂｌｕｅ  Ｐｈａｓｅ）を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、また、光学的等方性であるため配向処理が不要であり、且つ、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示パネルの不良や破損を軽減することができる。よって液晶表示パネルの生産性を向上させることが可能となる。
【０１４２】
また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０１４３】
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
【０１４４】
トランジスタ４０１０に酸化物半導体トランジスタを用いた場合、トランジスタ４０１０は、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０１４５】
また、表示パネルにおいて、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０１４６】
図１９（Ｂ）は、表示素子としてＥＬ素子などの発光素子を用いた表示パネルの一例である。ＥＬ素子は有機ＥＬ素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）と無機ＥＬ素子に区別される。
【０１４７】
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）などを有していてもよい。ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
【０１４８】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。
【０１４９】
図１９（Ｂ）は、発光素子４５１３として有機ＥＬ素子を用いた例を説明する。
【０１５０】
図１９（Ｂ）において、発光素子４５１３は、画素部１０２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
【０１５１】
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０１５２】
発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０１５３】
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ  Ｌｉｋｅ  Ｃａｒｂｏｎ）などを形成することができる。また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０１５４】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。
【０１５５】
シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。
【０１５６】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０１５７】
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
【０１５８】
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０１５９】
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
【０１６０】
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、もしくは、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体またはその誘導体等が挙げられる。
【０１６１】
発光素子４５１３が光を外部に取り出すため、少なくとも第１の電極層４０３０または第２の電極層４０３１の一方が透明であればよい。表示パネルは、光の取り出し方によって、上面射出（トップエミッション）構造と、下面射出（ボトムエミッション）構造と、両面射出（デュアルエミッション）構造に分類される。上面射出構造は、基板４００６から光を取り出す場合をいう。下面射出構造は、基板４００１から光を取り出す場合をいう。両面射出構造は、基板４００６と基板４００１の両方から光を取り出す場合をいう。例えば、上面射出構造の場合、第２の電極層４０３１を透明にすればよい。例えば、下面射出構造の場合、第１の電極層４０３０を透明にすればよい。例えば、両面射出構造の場合、第１の電極層４０３０及び第２の電極層４０３１を透明にすればよい。
【０１６２】
図２０（Ａ）は、図１９（Ａ）に示すトランジスタ４０１１及び４０１０に、トップゲート型のトランジスタを設けた場合の断面図を示している。同様に、図２０（Ｂ）は、図１９（Ｂ）に示すトランジスタ４０１１及び４０１０に、トップゲート型のトランジスタを設けた場合の断面図を示している。
【０１６３】
図２０（Ａ）、（Ｂ）のトランジスタ４０１０、４０１１において、電極５１７はゲート電極としての機能を有し、電極５１０はソース電極またはドレイン電極の一方としての機能を有し、電極５１１はソース電極またはドレイン電極の他方としての機能を有する。
【０１６４】
図２０（Ａ）、（Ｂ）のその他の構成要素の詳細については、図１９（Ａ）、（Ｂ）の記載を参照すればよい。
【０１６５】
図２１（Ａ）は、図２０（Ａ）に示すトランジスタ４０１１及びトランジスタ４０１０に、バックゲートとして機能する電極５１６を設けた場合の断面図を示している。同様に、図２１（Ｂ）は、図２０（Ｂ）に示すトランジスタ４０１１及びトランジスタ４０１０に、バックゲートとして機能する電極５１６を設けた場合の断面図を示している。
【０１６６】
トランジスタ４０１０及びトランジスタ４０１１はトップゲート及びバックゲートを有することで、オン電流を増大させることができる。また、トランジスタの閾値を制御することができる。
【０１６７】
図２１（Ａ）、（Ｂ）のその他の構成要素の詳細については、図１９（Ａ）、（Ｂ）の記載を参照すればよい。
【０１６８】
（実施の形態４）
次いで上記実施の形態に示す表示パネルを用いた表示モジュールの応用例について、図２２を用いて説明を行う。
【０１６９】
図２２に示す表示モジュール８００は、上部カバー８０１と下部カバー８０２との間に、ＦＰＣ８０３に接続されたタッチパネル８０４、ＦＰＣ８０５に接続された表示パネル８０６、バックライトユニット８０７、フレーム８０９、プリント基板８１０、バッテリー８１１を有する。なお、バックライトユニット８０７、バッテリー８１１、タッチパネル８０４などは、設けられない場合もある。
【０１７０】
上記実施の形態で説明した表示パネルは、図２２における表示パネル８０６に用いることができる。
【０１７１】
上部カバー８０１及び下部カバー８０２は、タッチパネル８０４及び表示パネル８０６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０１７２】
タッチパネル８０４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８０６に重畳して用いることができる。また、表示パネル８０６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８０６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル８０６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。この場合、タッチパネル８０４を省略することも可能である。
【０１７３】
図２３（Ａ）は、タッチパネル８０４の一例として相互容量方式のタッチセンサを用いた場合の構成例を示す模式図である。なお図２３（Ａ）では、一例として、パルス電圧が与えられる配線ＣＬｘをＸ１−Ｘ６の６本の配線、電流の変化を検知する配線ＣＬｙをＹ１−Ｙ６の６本の配線として示している。なお、配線の数は、これに限定されない。また図２３（Ａ）は、配線ＣＬｘおよび配線ＣＬｙが重畳すること、または、配線ＣＬｘおよび配線ＣＬｙが近接して配置されることで形成される容量２０４を図示している。
【０１７４】
配線ＣＬｘ及び配線ＣＬｙはＩＣ２００に電気的に接続されている。ＩＣ２００は、駆動回路２０１及び検出回路２０２を含む。
【０１７５】
駆動回路２０１は、一例としては、Ｘ１−Ｘ６の配線に順にパルスを印加するための回路である。Ｘ１−Ｘ６の配線にパルス電圧が印加されることで、容量２０４を形成する配線ＣＬｘおよび配線ＣＬｙの間に電界が生じる。そしてパルス電圧によって容量２０４に電流が流れる。この配線間に生じる電界が、指やペンなどのタッチによる遮蔽等により変化する。つまり、指やペンなどのタッチなどにより、容量２０４の容量値が変化する。このように、指やペンなどのタッチなどにより、容量値に変化を生じさせることを利用して、被検知体の近接、または接触を検出することができる。
【０１７６】
検出回路２０２は、容量２０４での容量値の変化による、Ｙ１−Ｙ６の配線での電流の変化を検出するための回路である。Ｙ１−Ｙ６の配線では、被検知体の近接または接触がないと検出される電流値に変化はないが、検出する被検知体の近接または接触により容量値が減少する場合には電流値が減少する変化を検出する。なお電流の検出は、電流量の総和を検出してもよい。その場合には、積分回路等を用いて検出を行えばよい。または、電流のピーク値を検出してもよい。その場合には、電流を電圧に変換して、電圧値のピーク値を検出してもよい。
【０１７７】
図２３（Ａ）において、駆動回路２０１と検出回路２０２は同一のＩＣで形成されているが、それぞれの回路を異なるＩＣに形成してもよい。検出回路２０２は、ノイズの影響を受けて誤動作し易い。一方で、駆動回路２０１はノイズの発生源になり得る。駆動回路２０１と検出回路２０２を異なるＩＣで形成することで、検出回路２０２の誤動作を防ぐことができる。
【０１７８】
また、駆動回路２０１、検出回路２０２及び表示パネル８０６の駆動回路を１つのＩＣで形成してもよい。その場合、表示モジュール全体に占めるＩＣのコストを低減させることができる。
【０１７９】
図２３（Ａ）においてＩＣ２００はタッチパネル８０４に配置されているが、ＩＣ２００はＦＰＣ８０３に配置されてもよい。その場合の模式図を図２３（Ｂ）に示す。
【０１８０】
再び、図２２に戻る。
【０１８１】
バックライトユニット８０７は、光源８０８を有する。光源８０８をバックライトユニット８０７の端部に設け、光拡散板を用いる構成としてもよい。
【０１８２】
フレーム８０９は、表示パネル８０６の保護機能の他、プリント基板８１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８０９は、放熱板としての機能を有していてもよい。
【０１８３】
プリント基板８１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８１１による電源であってもよい。バッテリー８１１は、商用電源を用いる場合には、省略可能である。
【０１８４】
また、表示モジュール８００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０１８５】
（実施の形態５）
本実施の形態では、上記実施の形態に示す表示パネルを適用した電子機器の例について、図２４を用いて説明を行う。
【０１８６】
上記表示パネルを表示部にもつ電子機器としては、例えば、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニター、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。特に、上記電子機器は、可撓性を有する場合、家屋やビルの内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことも可能である。図２４に電気機器の構成例を示す。
【０１８７】
図２４（Ａ）に示す携帯電話機７４００は、筐体７４０１に組み込まれた表示部７４０２のほか、操作ボタン７４０３、外部接続ポート７４０４、スピーカ７４０５、マイクロフォン７４０６などを備えている。携帯電話機７４００は、指などで表示部７４０２に触れることで、情報を入力することができる。また、電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指などで表示部７４０２に触れることにより行うことができる。また、操作ボタン７４０３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部７４０２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
【０１８８】
図２４（Ｂ）は、腕時計型の携帯情報端末の一例を示している。図２４（Ｂ）に示す携帯情報端末７１００は、筐体７１０１、表示部７１０２、バンド７１０３、バックル７１０４、操作ボタン７１０５、入出力端子７１０６などを備える。携帯情報端末７１００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。表示部７１０２はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、表示部７１０２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部７１０２に表示されたアイコン７１０７に触れることで、アプリケーションを起動することができる。
【０１８９】
操作ボタン７１０５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、携帯情報端末７１００に組み込まれたオペレーティングシステムにより、操作ボタン７１０５の機能を自由に設定することもできる。携帯情報端末７１００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末７１００は入出力端子７１０６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子７１０６を介して充電を行うこともできる。なお、充電動作は入出力端子７１０６を介さずに無線給電により行ってもよい。
【０１９０】
図２４（Ｃ）はノート型のパーソナルコンピュータ（ＰＣ）を示している。図２４（Ｃ）に示すＰＣ７２００は、筐体７２２１、表示部７２２２、キーボード７２２３、ポインティングデバイス７２２４等を有する。
【０１９１】
図２４（Ｄ）は据え置き型の表示装置である。図２４（Ｄ）の表示装置７０００は、筐体７００１、表示部７００２、支持台７００３等を有する。
【０１９２】
図２４（Ｅ）はビデオカメラ７６００であり、第１筐体７６４１、第２筐体７６４２、表示部７６４３、操作キー７６４４、レンズ７６４５、接続部７６４６等を有する。
【０１９３】
図２４（Ｆ）は自動車７５００であり、車体７５５１、車輪７５５２、ダッシュボード７５５３、ライト７５５４等を有する。
【０１９４】
上記電子機器に、実施の形態１に示した半導体装置１０を用いることで、表示品位の優れた表示部をもつ電子機器を提供することができる。
【０１９５】
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
【０１９６】
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソースまたはドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソースまたはドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０１９７】
本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０１９８】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０１９９】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【０２００】
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０２０１】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０２０２】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０２０３】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０２０４】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【０２０５】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０２０６】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【０２０７】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【０２０８】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【０２０９】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【０２１０】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【０２１１】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０２１２】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【０２１３】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０２１４】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【実施例１】
【０２１５】
本実施例では、実施の形態１に示した半導体装置１０について、モンテカルロシミュレーションを行い、半導体装置１０の動作について検証を行った。
【０２１６】
図２５にＤＥＣ［３：０］（００００ｂ乃至１０００ｂ）におけるＤＮＬ（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｎｏｎ−Ｌｉｎｅａｒｉｔｙ）の解析結果を示す。シミュレーションでは、ＶＬＯ＝１Ｖ、３．８７５Ｖ、６．７５Ｖと仮定した。
【０２１７】
図２５の結果より、ＤＮＬは−１ＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）以上であるため、電圧ＶＯはＶＬＯ＝１Ｖ以上６．７５Ｖ以下の範囲で単調増加性を有している。
【０２１８】
図２６に電圧ＶＯのばらつき解析結果を示す。ばらつきの幅は７４ｍＶである。これは増幅回路１５のオフセット電圧（ΔＶｔｈ２）のばらつきに起因する。増幅回路１５のオフセット電圧のばらつきはＩＣ出荷時のテストによって計測することができる。その値を外部メモリーに記憶し、駆動の際にそのオフセット電圧データをビデオデータに減算するだけで増幅回路１５のオフセット電圧ばらつきをキャンセルすることができる。
【０２１９】
増幅回路１３及び１５のオフセット電圧の入力電圧依存性はＶＬＯ＝１．０Ｖから６．７５Ｖの範囲において、０．５ＬＳＢ（０．４９ｍＶ）未満であるため、半導体装置１０によるオフセット電圧の補正は有効であると言える。
【０２２０】
以上より、半導体装置１０はオフセット電圧の影響を受けずに動作することが確認された。
【実施例２】
【０２２１】
本実施例では実施の形態１に示す半導体装置１０を用いて、信号線駆動回路用のドライバＩＣを試作した。また、試作したドライバＩＣを用いてＯＬＥＤパネルを試作した。
【０２２２】
試作したドライバＩＣの仕様を表１に示す。
【０２２３】
【表１】
2017191306.tif 000003
【０２２４】
試作したドライバＩＣの出力電圧振幅は５．７５Ｖ、Ｇｒａｙ  ｓｃａｌｅは１２ビットである。また、図１４で説明したように、表１のドライバＩＣは駆動トランジスタのドレイン電流をモニターし画像信号を補正する回路（外部補正回路と呼ぶ）を内蔵する。
【０２２５】
試作したドライバＩＣのレイアウトを図２７に示す。図２７は６チャネル分のドライバＩＣのレイアウトを示している。
【０２２６】
次に、上述のドライバＩＣを用いて、１３．３インチ、８ｋ４ｋ、１２ビットのＯＬＥＤパネルを試作した。試作したＯＬＥＤパネルの仕様を表２に示す。
【０２２７】
【表２】
2017191306.tif 000004
【０２２８】
酸化物半導体トランジスタを用いて、表２のＯＬＥＤパネルを作製した。また、酸化物半導体トランジスタの構造は、図２１に示すトランジスタ４０１０、４０１１のような、トップゲートセルフアライン（ＴＧＳＡ）構造を採用した。
【０２２９】
図２８に試作したＯＬＥＤパネルの写真を示す。われわれは、試作したＯＬＥＤパネルが正常に動作することを確認した。
【０２３０】
以上、われわれは、実施の形態１に示す半導体装置１０を信号線駆動回路に用いることで、１３．３インチ、８ｋ４ｋ、１２ビットのＯＬＥＤパネルが動作できることを確認した。
【符号の説明】
【０２３１】
ＤＯ１    信号、ＤＯ２    信号、ＤＯ３    信号、ＧＬ１    走査線、ＧＬ２    走査線、ＩＮ１    端子、ＩＮ２    端子、ＩＮ３    端子、ＩＮ４    端子、Ｐ１    期間、Ｐ２    期間、Ｐ３    期間、Ｓ１    スイッチ、Ｓ２    スイッチ、Ｓ３    スイッチ、Ｓ４    スイッチ、１０    半導体装置、１１    Ｄ／Ａ変換回路、１１ａ    電圧生成回路、１１ｂ    ＰＴＬ、１１ｃ    ＰＴＬ、１１ｄ    抵抗、１１ｅ    トランジスタ、１１ｆ    トランジスタ、１１ｇ    トランジスタ、１１ｈ    トランジスタ、１２    選択回路、１３    増幅回路、１３ａ    トランジスタ、１３ｂ    トランジスタ、１３ｃ    トランジスタ、１３ｄ    トランジスタ、１３ｅ    トランジスタ、１３ｆ    トランジスタ、１３ｇ    トランジスタ、１３ｈ    トランジスタ、１４    電流制御回路、１４ａ    トランジスタ、１４ｂ    トランジスタ、１４ｃ    トランジスタ、１４ｄ    トランジスタ、１４ｅ    トランジスタ、１４ｈ    トランジスタ、１４ｉ    トランジスタ、１４ｌ    トランジスタ、１５    増幅回路、１５ａ    トランジスタ、１５ｂ    トランジスタ、１５ｃ    トランジスタ、１５ｄ    トランジスタ、１５ｅ    トランジスタ、１５ｆ    トランジスタ、１５ｇ    トランジスタ、１５ｈ    トランジスタ、１６    出力バッファ、１６ａ    トランジスタ、１６ｃ    トランジスタ、１６ｄ    トランジスタ、１６ｅ    トランジスタ、１６ｆ    トランジスタ、１６ｇ    トランジスタ、１６ｈ    トランジスタ、１６ｉ    トランジスタ、１６ｊ    トランジスタ、１６ｎ    トランジスタ、１７    デコーダ、１８ａ    トランジスタ、１８ｄ    トランジスタ、４０    端子、４１    端子、４２    端子、１００    信号線駆動回路、１００ａ    信号線駆動回路、１００ｂ    信号線駆動回路、１０１    走査線駆動回路、１０１ａ    走査線駆動回路、１０１ｂ    走査線駆動回路、１０２    画素部、１０３    画素、１１１    シフトレジスタ、１１２    ラッチ回路、１１３    レベルシフタ、１１４    Ｄ／Ａ変換回路、１１５    増幅回路、１１８    ＬＶＤＳレシーバ、１１９    ロジック回路、１２０    トランジスタ、１２１    トランジスタ、１２２    トランジスタ、１２３    容量素子、１２４    ノード、１２５    ノード、１２６    発光素子、１３１    トランジスタ、１３２    ノード、１３３    容量素子、１３４    液晶素子、２００    ＩＣ、２０１    駆動回路、２０２    検出回路、２０４    容量、５１０    電極、５１１    電極、５１２    半導体層、５１６    電極、５１７    電極、８００    表示モジュール、８０１    上部カバー、８０２    下部カバー、８０３    ＦＰＣ、８０４    タッチパネル、８０５    ＦＰＣ、８０６    表示パネル、８０７    バックライトユニット、８０８    光源、８０９    フレーム、８１０    プリント基板、８１１    バッテリー、４００１    基板、４００５    シール材、４００６    基板、４００８    液晶層、４０１０    トランジスタ、４０１１    トランジスタ、４０１３    液晶素子、４０１４    配線、４０１５    電極、４０１８    ＦＰＣ、４０１８ｂ    ＦＰＣ、４０１９    異方性導電層、４０２０    容量素子、４０２１    電極、４０３０    電極層、４０３１    電極層、４０３２    絶縁層、４０３３    絶縁層、４０３５    スペ���サ、４１０２    絶縁層、４１０３    絶縁層、４１１０    絶縁層、４１１１    絶縁層、４１１２    絶縁層、４５１０    隔壁、４５１１    発光層、４５１３    発光素子、４５１４    充填材、７０００    表示装置、７００１    筐体、７００２    表示部、７００３    支持台、７１００    携帯情報端末、７１０１    筐体、７１０２    表示部、７１０３    バンド、７１０４    バックル、７１０５    操作ボタン、７１０６    入出力端子、７１０７    アイコン、７２００    ＰＣ、７２２１    筐体、７２２２    表示部、７２２３    キーボード、７２２４    ポインティングデバイス、７４００    携帯電話機、７４０１    筐体、７４０２    表示部、７４０３    操作ボタン、７４０４    外部接続ポート、７４０５    スピーカ、７４０６    マイクロフォン、７５００    自動車、７５５１    車体、７５５２    車輪、７５５３    ダッシュボード、７５５４    ライト、７６００    ビデオカメラ、７６４１    筐体、７６４２    筐体、７６４３    表示部、７６４４    操作キー、７６４５    レンズ、７６４６    接続部
【図１】
2017191306.tif 000005
【図２】
2017191306.tif 000006
【図３】
2017191306.tif 000007
【図４】
2017191306.tif 000008
【図５】
2017191306.tif 000009
【図６】
2017191306.tif 000010
【図７】
2017191306.tif 000011
【図８】
2017191306.tif 000012
【図９】
2017191306.tif 000013
【図１０】
2017191306.tif 000014
【図１１】
2017191306.tif 000015
【図１２】
2017191306.tif 000016
【図１３】
2017191306.tif 000017
【図１４】
2017191306.tif 000018
【図１５】
2017191306.tif 000019
【図１６】
2017191306.tif 000020
【図１７】
2017191306.tif 000021
【図１８】
2017191306.tif 000022
【図１９】
2017191306.tif 000023
【図２０】
2017191306.tif 000024
【図２１】
2017191306.tif 000025
【図２２】
2017191306.tif 000026
【図２３】
2017191306.tif 000027
【図２４】
2017191306.tif 000028
【図２５】
2017191306.tif 000029
【図２６】
2017191306.tif 000030
【図２７】
2017191306.tif 000031
【図２８】
2017191306.tif 000032