(57)【要約】      （修正有）【課題】広い帯域でマイクロ波コンポーネント特性への影響が小さくすることのできるバイアス回路を提供する。【解決手段】マイクロ波コンポーネント１のバイアス回路１０は、２つの伝送線路１１１、１１２が縦続接続された、一端には半導体素子が接続され、他端には半導体素子で生成された信号が出力される負荷回路が接続される主線路１１を備える。また、一端が高周波的に接地され、他端が２つの伝送線路１１１、１１２の接続点１１３に接続され、一端側に半導体素子に印加するための電圧が外部から印加されるバイアス端子４が接続された高インピーダンス線路１２を備える。【選択図】図１
2017079386.tif 000002
【特許請求の範囲】
【請求項１】
２つの伝送線路が縦続接続された主線路であって、一端には半導体素子が接続され、他端には前記半導体素子で生成された信号が出力される負荷回路が接続される主線路と、
一端が高周波的に接地され、他端が前記２つの伝送線路の接続点に接続され、前記一端側に前記半導体素子に印加するための電圧が外部から印加されるバイアス端子が接続された高インピーダンス線路と
を備えるバイアス回路。
【請求項２】
前記２つの伝送線路それぞれの特性インピーダンスは、前記負荷回路の負荷インピーダンスよりも低い
請求項１に記載のバイアス回路。
【請求項３】
前記２つの伝送線路それぞれの長さは、前記高インピーダンス線路の長さ以上である
請求項１又は２に記載のバイアス回路。
【請求項４】
前記バイアス回路は、さらに、
前記２つの伝送線路の接続点に接続された先端開放スタブ
を備える請求項１から３までのいずれか１項に記載のバイアス回路。
【請求項５】
前記バイアス回路は、さらに、
前記２つの伝送線路の接続点と、前記高インピーダンス線路との間に接続された抵抗
を備える請求項１から３までのいずれか１項に記載のバイアス回路。
【請求項６】
前記高インピーダンス線路の前記一端は、低周波的に接地された
請求項１から５までのいずれか１項に記載のバイアス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＦＥＴ及びダイオードのような半導体素子にバイアス電圧を印加するバイアス回路に関する。
【背景技術】
【０００２】
マイクロ波通信装置及びレーダ装置では、増幅器と周波数変換器と逓倍器とのようなマイクロ波コンポーネントが用いられる。これらのマイクロ波コンポーネントではＦＥＴ及びダイオードのような半導体素子が用いられ、半導体素子に所望の電圧を印加するためのバイアス回路が必要となる。
特許文献１には、一端がキャパシタで高周波的に接地された１／４波長線路を用い、１／４波長線路の他端を半導体素子に接続するとともに、キャパシタと１／４波長線路との接続点にバイアス端子が設けられたバイアス回路が記載されている。このバイアス回路では、バイアス端子にバイアス電圧を印加することにより、半導体素子を所望の電圧で動作させることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１８３４３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般にバイアス回路では、マイクロ波コンポーネントの特性に影響を与えることなく、所望の電圧を半導体素子に印加できることが望ましい。
特許文献１に記載された従来のバイアス回路は、１／４波長線路の長さが１／４波長となる近傍の周波数帯で、１／４波長線路の他端から１／４波長線路側を見たインピーダンスがほぼ無限大となる。そのため、このバイアス回路は、１／４波長線路の長さが１／４波長となる近傍の周波数帯で、マイクロ波コンポーネントの特性に影響を与えることなく、所望のバイアス電圧を半導体素子に印加することができる。このようなバイアス回路の帯域は、１／４波長線路の特性インピーダンスに大きく依存し、特性インピーダンスが高いほど広い帯域が得られる。
【０００５】
しかし、１／４波長線路の特性インピーダンスを高く選ぶことには限界がある。
マイクロ波集積回路技術を用いてアルミナ基板上に形成するような場合、現実的な値として７０Ωが選ばれる。この場合に、マイクロ波コンポーネント特性への影響が無視できる、半導体素子から負荷側を見たバイアス回路のリターンロスを２０ｄＢとした場合、得られる帯域は比帯域で３５％程度である。これ以上の帯域が要求されるマイクロ波コンポーネントでは、帯域の両端でマイクロ波特性への影響が顕著になり、従来のバイス回路は適用できない。
【０００６】
この発明は、広い帯域でマイクロ波コンポーネント特性への影響が小さくすることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係るバイアス回路は、
２つの伝送線路が縦続接続された主線路であって、一端には半導体素子が接続され、他端には前記半導体素子で生成された信号が出力される負荷回路が接続される主線路と、
一端が高周波的に接地され、他端が前記２つの伝送線路の接続点に接続され、前記一端側に前記半導体素子に印加するための電圧が外部から印加されるバイアス端子が接続された高インピーダンス線路と
を備える。
【発明の効果】
【０００８】
この発明では、２個の伝送線路を用いることにより、高インピーダンス線路に起因するインピーダンスのリアクタンス成分を広帯域にわたって打ち消すことができる。これにより、広い帯域でマイクロ波コンポーネント特性への影響が小さくすることができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係るバイアス回路１０を用いたマイクロ波コンポーネント１の構成図。
【図２】実施の形態１に係るバイアス回路１０の等価回路を示す図。
【図３】実施の形態１に係るバイアス回路１０のインピーダンス軌跡を示すスミスチャート。
【図４】実施の形態１に係るバイアス回路１０のリターンロス特性の計算例を示す図。
【図５】実施の形態１に係るバイアス回路１０の主線路１１の特性インピーダンスＺ２に対するバイアス回路１０の帯域幅を示す図。
【図６】実施の形態１に係るバイアス回路１０のリターンロス特性の図４とは異なる計算例を示す図。
【図７】実施の形態１に係るバイアス回路１０を用いたマイクロ波コンポーネント１の他の構成図。
【図８】実施の形態２に係るバイアス回路１０を用いたマイクロ波コンポーネント１の構成図。
【図９】実施の形態２に係るバイアス回路１０の等価回路を示す図。
【図１０】実施の形態２に係るバイアス回路１０を用いたマイクロ波コンポーネント１の他の構成図。
【図１１】実施の形態３に係るバイアス回路１０を用いたマイクロ波コンポーネント１の構成図。
【図１２】実施の形態３に係るバイアス回路１０の等価回路を示す図。
【図１３】実施の形態３に係るバイアス回路１０を用いたマイクロ波コンポーネント１の構成図。
【図１４】実施の形態４に係るバイアス回路１０のインピーダンス軌跡を示すスミスチャート。
【発明を実施するための形態】
【００１０】
実施の形態１．
＊＊＊構成の説明＊＊＊
図１は、実施の形態１に係るバイアス回路１０を用いたマイクロ波コンポーネント１の構成図である。実際のマイクロ波コンポーネント１は、整合回路及び直流阻止キャパシタといった要素も用いて構成されるが、図１及び以下の説明では省略している。
マイクロ波コンポーネント１は、ＦＥＴ２と、出力端子３と、バイアス端子４と、バイアス回路１０とを備える。
ＦＥＴ２は、増幅、逓倍機能を有する半導体素子である。出力端子３は、負荷回路が接続され、ＦＥＴ２で生成された信号を負荷回路に供給する端子である。バイアス端子４は、ＦＥＴ２に印加するための電圧が外部から印加される端子である。バイアス回路１０は、ＦＥＴ２と出力端子３との間に設けられ、バイアス端子４に印加された電圧をＦＥＴ２に印加するための回路である。
【００１１】
バイアス回路１０は、主線路１１と、高インピーダンス線路１２と、高周波用キャパシタ１３とを備える。
主線路１１は、２つの伝送線路１１１，１１２が縦続接続されている。主線路１１は、伝送線路１１１側の端部には半導体素子であるＦＥＴ２が接続され、伝送線路１１２側の端部にはＦＥＴ１２で生成された信号が出力される負荷回路が接続される出力端子３が設けられている。高インピーダンス線路１２は、一端が高周波用キャパシタ１３に接続されて高周波的に接地され、他端が２つの伝送線路１１１，１１２の接続点１１３に接続されている。高周波用キャパシタ１３は、高インピーダンス線路１２の一端を高周波的に接地するためのものである。高インピーダンス線路１２の一端側には、半導体素子であるＦＥＴ２に印加するための電圧が外部から印加されるバイアス端子４が接続されている。
バイアス回路１０は、主線路１１と高インピーダンス線路１２とによりＴ形回路を形成している。
【００１２】
図２は、実施の形態１に係るバイアス回路１０の等価回路を示す図である。
ＦＥＴ２を内部整合型とした場合、ＦＥＴ２の出力インピーダンスＺｇは５０Ωとなり、出力端子３に接続される負荷回路の負荷インピーダンスＺｌも通常５０Ωに設定される。さらに、高インピーダンス線路１２の一端に接続された高周波用キャパシタ１３の容量は、所要周波数帯で低インピーダンスのものが用いされる。具体的には、高周波用キャパシタ１３の容量は、４ＧＨｚで１Ω以下となるような約５０ｐＦ程度のものが用いられる。そのため、高インピーダンス線路１２は、等価的にインダクタＬ０とキャパシタＣ０との並列回路と見なすことができる。
【００１３】
２つの伝送線路１１１，１１２それぞれの特性インピーダンスＺ２は、出力端子３に接続される負荷回路の負荷インピーダンスＺｌよりも低く設定される。つまり、ここでは、特性インピーダンスＺ２は、５０Ω未満に設定される。また、２つの伝送線路１１１，１１２それぞれの長さＬ２は、高インピーダンス線路１２の長さＬ１以上に設定される。
【００１４】
以下、１個の伝送線路１１２を介して出力端子３側を見たインピーダンスをインピーダンスＺａとする。２個の伝送線路１１１，１１２の接続点１１３から高インピーダンス線路１２側を見たインピーダンスをインピーダンスＺｂとする。１個の伝送線路１１２と高インピーダンス線路１２を介して負荷側を見たインピーダンスをインピーダンスＺｃとする。ＦＥＴ２側から出力端子３側を見たインピーダンスをインピーダンスＺｄとする。
【００１５】
図３は、実施の形態１に係るバイアス回路１０のインピーダンス軌跡を示すスミスチャートである。図３では、高インピーダンス線路１２の長さＬ１と伝送線路１１１，１１２それぞれの長さＬ２とが、帯域の中心周波数Ｆ０で１／４波長である場合を示している。また、伝送線路１１１，１１２の特性インピーダンスＺ２は、負荷インピーダンスＺｌよりも低い場合、つまり５０Ω未満の場合を示している。
１個の伝送線路１１２を介して出力端子３側を見たインピーダンスＺａは、一点鎖線で示されている。インピーダンスＺａは、帯域の低域側の周波数Ｆｌでは容量性、中心周波数Ｆ０ではＺ２２／５０Ωの実数、帯域の高域側の周波数Ｆｈでは誘導性となる。つまり、インピーダンスＺａは、直列共振特性を示す。
一方、高インピーダンス線路１２側を見たインピーダンスＺｂは、二点鎖線で示されている。インピーダンスＺｂは、帯域の低域側の周波数Ｆｌでは誘導性、等価的なインダクタＬ０とキャパシタＣ０が並列共振する中心周波数Ｆ０ではほぼ無限大の実数、帯域の高域側の周波数Ｆｈでは容量性となる。つまり、インピーダンスＺｂは、並列共振特性を示す。
【００１６】
そのため、インピーダンスＺａとインピーダンスＺｂとの合成インピーダンスに相当するインピーダンスＺｃは、インピーダンスＺａとインピーダンスＺｂとのリアクタンス成分が互いに相殺される。そして、インピーダンスＺｃは、点線で示されているように、周波数Ｆｌから周波数Ｆｈに渡ってインピーダンス軌跡が狭くなり、Ｚ２２／５０Ω近傍に集まる。
さらに、伝送線路１１１を介して見たインピーダンスＺｄは、実践で示されているように、スミスチャートの中心部に集まり、広帯域にわたって出力インピーダンスＺｇと整合させる事ができる。
【００１７】
つまり、バイアス回路１０は、インピーダンスＺ２が負荷インピーダンスＺｌよりも低く設定され、インピーダンスＺａを負荷インピーダンスＺｌよりも低くなるようなインピーダンスに変換する。これにより、２つの伝送線路１１１，１１２を用いて高インピーダンス線路１２のリアクタンス成分を周波数Ｆｌから周波数Ｆｈの広帯域に渡って打ち消すことができ、バイアス回路１０が広帯域化される。
【００１８】
図４は、実施の形態１に係るバイアス回路１０のリターンロス特性の計算例を示す図である。図４において、実線はこの発明のバイアス回路１０の特性を示し、点線は従来の記載されたバイアス回路の特性を示す。図４では、高インピーダンス線路１２の特性インピーダンスＺ１が７０Ωであり、伝送線路１１１，１１２の特性インピーダンスＺ２が４０Ωである場合を示している。また、高インピーダンス線路１２及び伝送線路１１１，１１２の長さが、それぞれ帯域の中心周波数Ｆ０で１／４波長である場合を示している。
従来のバイアス回路では、リターンロスが２０ｄＢ以上得られる帯域が比帯域３５％の帯域である。これに対して、バイアス回路１０では、リターンロスが２０ｄＢ以上得られる帯域が従来のバイアス回路の３倍に相当する比帯域１０５％の帯域である。つまり、従来のバイアス回路に相当する高インピーダンス線路１２に、負荷インピーダンスＺｌよりも低い特性インピーダンスＺ２を有する主線路１１を接続することにより、バイアス回路１０の広帯域化が図れる。そのため、バイアス回路１０をマイクロ波コンポーネント１に適用することにより、マイクロ波コンポーネント１の著しい広帯域化が図れる。
【００１９】
図５は、実施の形態１に係るバイアス回路１０の主線路１１の特性インピーダンスＺ２に対するバイアス回路１０の帯域幅を示す図である。図５では、高インピーダンス線路１２の特性インピーダンスＺ１が７０Ωであり、高インピーダンス線路１２の長さと伝送線路１１１，１１２の長さとがそれぞれ帯域の中心周波数Ｆ０で１／４波長である場合に、リターンロスが２０ｄＢ以上得られる帯域幅を比帯域幅で表している。
伝送線路１１１，１１２の特性インピーダンスＺ２が５７．５Ωから３７．５Ωまで低くなるに連れて、比帯域幅は広がり、特性インピーダンスＺ２が３７．５Ωで約１１０％となる。特性インピーダンスＺ２が３７．５Ωより低い帯域幅では、さらに比帯域幅が広がる傾向を示すが、帯域内のリターンロスが劣化し、２０ｄＢ以上得られなくなる。
なお、特性インピーダンスＺ２が、出力インピーダンスＺｇ及び負荷インピーダンスＺｌと同じインピーダンスの場合、つまり特性インピーダンスＺ２が５０Ωの場合、バイアス回路１０の帯域幅は従来のバイアス回路の帯域幅と同等である。特性インピーダンスＺ２が、出力インピーダンスＺｇ及び負荷インピーダンスＺｌよりも低い場合、帯域は広くなり、高い場合、帯域は狭くなる。
【００２０】
上記説明では、高インピーダンス線路１２の長さＬ１と伝送線路１１１，１１２の長さＬ２とを、帯域の中心周波数Ｆ０で１／４波長に選んだ場合を説明した。しかし、バイアス回路１０は、高インピーダンス線路１２の長さＬ１が１／４波長未満であり、かつ、高インピーダンス線路１２の長さＬ１と、伝送線路１１１，１１２の長さＬ２とが等しくない場合でも同様の効果が得られる。
【００２１】
図６は、実施の形態１に係るバイアス回路１０のリターンロス特性の図４とは異なる計算例を示す図である。図６では、帯域の中心周波数Ｆ０で高インピーダンス線路１２の長さＬ１が１／８波長であり、伝送線路１１１，１１２の長さＬ２が１／５．５波長である場合を示している。また、図６では、特性インピーダンスＺ１が７０Ωであり、特性インピーダンスＺ２が３５Ωである場合を示している。
この場合、バイアス回路１０では、リターンロスが２０ｄＢ以上得られる帯域が従来のバイアス回路の２倍に相当する比帯域７０％の帯域である。
なお、特性インピーダンスＬ１が１／８波長である場合における従来のバイアス回路では、帯域の中心周波数Ｆ０近傍のリターンロスは約１０ｄＢと、良好なリターンロス特性が得られない。
【００２２】
このように、バイアス回路１０では、高インピーダンス線路１２の長さＬ１が１／４波長以下であっても伝送線路１１１，１１２の特性インピーダンスＺ２を５０Ωより小さくし、かつ、高インピーダンス線路１２の長さＬ１を伝送線路１１１，１１２の長さＬ２未満とすることにより、帯域を十分広くすることができる。この場合、長さＬ１，Ｌ２とも１／４波長よりも短くて済むため、バイアス回路１０の小型化を図ることができる。そのため、このバイアス回路１０を用いることにより、広帯域で、かつ、小型なマイクロ波コンポーネント１を得る事ができる。
【００２３】
＊＊＊実施の形態１の効果＊＊＊
以上のように、実施の形態１に係るバイアス回路１０では、伝送線路１１１，１１２を用いることにより、高インピーダンス線路１２に起因するインピーダンスのリアクタンス成分を広い帯域に渡って打ち消すことができる。その結果、広い帯域でマイクロ波コンポーネント特性への影響が小さくすることができる。
【００２４】
具体的には、伝送線路１１１，１１２の特性インピーダンスＺ２が負荷インピーダンスＺｌよりも低く、かつ、伝送線路１１１，１１２の長さＬ２が高インピーダンス線路１２の長さＬ１以上の場合に、上記効果を得られる。
【００２５】
＊＊＊他の構成＊＊＊
図７は、実施の形態１に係るバイアス回路１０を用いたマイクロ波コンポーネント１の他の構成図である。
図１では、高インピーダンス線路１２は、一端が高周波用キャパシタ１３に接続されて高周波的に接地されている構成が示されていた。図７では、高インピーダンス線路１２は、一端が１／４波長先端開放線路１４に接続されて高周波的に接地されている。
１／４波長先端開放線路１４を用いても、図１の構成と同様に、広い帯域でマイクロ波コンポーネント特性への影響が小さいバイアス回路１０を構成することができる。また、この構成のバイアス回路１０では図１のように高インピーダンス線路１２の一端を高周波的に接地するための高周波用キャパシタ１３が不要となり、マイクロ波集積回路技術を用いて誘電体基板上に形成するための制約が無くなる。そのため、バイアス回路１０の設計の自由度が増す。
【００２６】
また、上記説明では、２つの伝送線路１１１，１１２それぞれの特性インピーダンスＺ２は、出力端子３に接続される負荷回路の負荷インピーダンスＺｌよりも低いとした。上述した通り、負荷インピーダンスＺｌは、半導体素子であるＦＥＴ２の出力インピーダンスＺｇと同じ５０Ωに設定される。したがって、２つの伝送線路１１１，１１２それぞれの特性インピーダンスＺ２は、半導体素子であるＦＥＴ２の出力インピーダンスＺｇよりも低いと言い換えることもできる。
【００２７】
また、上記説明では、半導体素子としてＦＥＴ２を用いたマイクロ波コンポーネントに適用した場合について説明した。しかし、ＦＥＴ２に限らず、バイポーラトランジスタのような他の半導体素子が用いられてもよい。また、半導体素子としてダイオードを用い、検波器及び周波数変換器のようなマイクロ波コンポーネントへの適用も可能である。
【００２８】
実施の形態２．
実施の形態２は、バイアス回路１０に、さらに先端開放スタブ１５が接続された点が実施の形態１と異なる。実施の形態２では、この異なる点について説明する。
【００２９】
＊＊＊構成の説明＊＊＊
図８は、実施の形態２に係るバイアス回路１０を用いたマイクロ波コンポーネント１の構成図である。
バイアス回路１０は、図１に示す構成に加え、先端開放スタブ１５を備える。先端開放スタブ１５は、２つの伝送線路１１１，１１２の接続点に１１３接続されている。
【００３０】
図９は、実施の形態２に係るバイアス回路１０の等価回路を示す図である。
先端開放スタブ１５は、高インピーダンス線路１２と同様に、２つの伝送線路１１１，１１２の接続点１１３に接続されているため、高インピーダンス線路１２と先端開放スタブ１５とは並列接続されているものと見なすことができる。
実施の形態１に係るバイアス回路１０では、２つの伝送線路１１１，１１２の接続点から高インピーダンス線路１２側を見たインピーダンスＺｂは、高インピーダンス線路１２のみで決まる。これに対して、実施の形態２に係るバイアス回路１０では、インピーダンスＺｂは、高インピーダンス線路１２と先端開放スタブ１５とは並列接続されているものと見なすことができるため、高インピーダンス線路１２と先端開放スタブ１５とで決まる。つまり、先端開放スタブ１５を接続することによりインピーダンスＺｂが変わり、等価的に高インピーダンス線路１２の長さＬ１を可変したものと見なすことができる。
【００３１】
具体的には、高インピーダンス線路１２の長さＬ１が帯域の中心周波数Ｆ０で１／８波長であるとする。この場合、先端開放スタブ１５の長さＬ３を帯域の中心周波数Ｆ０で高インピーダンス線路１２と並列共振する１／８波長にすることにより、等価的に高インピーダンス線路１２の長さＬ１が１／４波長であるものと見なすことができる。この場合、伝送線路１１１，１１２それぞれの長さＬ２を帯域の中心周波数Ｆ０で１／４波長とすることにより、帯域の中心周波数Ｆ０近傍の周波数帯では図４に示した実施の形態１とほぼ同じバイアス回路１０の帯域幅が得られる。
【００３２】
また、先端開放スタブ１５の長さＬ３をほぼ０にした場合、等価的に高インピーダンス線路１２は周波数２Ｆ０で１／４波長となり、伝送線路１１１，１１２の長さＬ２を帯域の中心周波数Ｆ０で１／８波長とすることにより、周波数２Ｆ０近傍で図４に示した帯域幅と同じく広い帯域幅が得られる。
【００３３】
＊＊＊実施の形態２の効果＊＊＊
以上のように、実施の形態２に係るバイアス回路１０では、高インピーダンス線路１２に並列に先端開放スタブ１５が接続される。そして、高インピーダンス線路１２の長さＬ１に対して、先端開放スタブ１５の長さＬ３が２Ｆ０〜Ｆ０で並列共振するような長さにされ、かつ、伝送線路１１１，１１２の長さＬ２が並列共振周波数に応じた長さにされる。これにより、広帯域で、帯域を変更可能なバイアス回路１０を得る事ができる。
【００３４】
実施の形態２に係るバイアス回路１０は、広帯域で、帯域に変更可能なため、マイクロ波コンポーネント１の帯域に応じてバイアス回路１０を設計する必要がない。その結果、マイクロ波コンポーネント１の低価格化を図ることが可能である。
【００３５】
＊＊＊他の構成＊＊＊
図１０は、実施の形態２に係るバイアス回路１０を用いたマイクロ波コンポーネント１の他の構成図である。
図８に示す構成では、帯域に応じて、伝送線路１１１，１１２の長さＬ２と、先端開放スタブ１５の長さＬ３とを調整する必要がある。図１０に示す構成では、マイクロ集積回路技術を用いることにより、この調整を実現可能である。
【００３６】
図１０では、バイアス回路１０は、図８に示す構成に加え、帯域を変更するための調整手段として複数の金属島１６と、接続線路１７と、金リボン１８とを備える。
ＦＥＴ２とバイアス回路１０との間とを接続する接続線路１７近傍と、バイアス回路１０と出力端子３との間とを接続する接続線路１７近傍とに複数の金属島１６が設けられている。また、先端開放スタブ１５の先端部近傍にも複数の金属島１６が設けられている。
そして、設定したい伝送線路１１１，１１２の長さＬ２に応じて、接続線路１７といずれかの金属島１６との間を金リボン１８で接続する。同様に、設定したい先端開放スタブ１５の長さＬ３に応じて、先端開放スタブ１５といずれかの金属島１６との間を金リボン１８で接続する。
【００３７】
実施の形態３．
実施の形態３は、バイアス回路１０に、さらに抵抗１９が接続された点が実施の形態１と異なる。実施の形態３では、この異なる点について説明する。
【００３８】
＊＊＊構成の説明＊＊＊
図１１は、実施の形態３に係るバイアス回路１０を用いたマイクロ波コンポーネント１の構成図である。
バイアス回路１０は、図１に示す構成に加え、抵抗１９を備える。抵抗１９は、２つの伝送線路１１１，１１２の接続点１１３と、高インピーダンス線路１２との間に接続されている。
【００３９】
図１２は、実施の形態３に係るバイアス回路１０の等価回路を示す図である。
抵抗１９は、接続点１１３と高インピーダンス線路１２との間に接続されているため、高インピーダンス線路１２と抵抗１９とは直列接続されているものと見なすことができる。
高インピーダンス線路１２の長さＬ１が帯域の中心周波数Ｆ０で１／４波長であるとする。この場合、高インピーダンス線路１２は帯域の中心周波数Ｆ０では開放、帯域の中心周波数Ｆ０よりも低い周波数帯では等価的にインダクタ、帯域の中心周波数Ｆ０よりも高い周波数帯では等価的にキャパシタと見なすことができる。そのため、２つの伝送線路１１１，１１２の接続点１１３から抵抗１９側を見た等価回路は帯域の中心周波数Ｆ０近傍では開放、帯域の中心周波数Ｆ０よりも低い周波数帯では抵抗１９と等価的なインダクタとの直列回路、帯域の中心周波数Ｆ０よりも高い周波数帯では抵抗１９と等価的なキャパシタとの直列回路となる。つまり、帯域近傍では無損失回路、帯域外では損失回路となる。
【００４０】
＊＊＊実施の形態３の効果＊＊＊
以上のように、実施の形態３に係るバイアス回路１０では、接続点１１３と高インピーダンス線路１２との間に抵抗１９が接続される。帯域近傍では抵抗１９の影響が小さいため、実施の形態１で説明したように広帯域な特性が得られ、帯域外の不要波を減衰することができる。
【００４１】
実施の形態３に係るバイアス回路１０をマイクロ波コンポーネント１に適用することにより、発振及び不安定動作の要因となるＦＥＴ２から発生する帯域外の不要波を吸収できる。そのため、広帯域で高安定なマイクロ波コンポーネント１を得ることができる。
また、ＦＥＴ２の高周波化に伴い、帯域近傍でも安定係数が１以下となるようなＦＥＴ２を用いる場合、高インピーダンス線路１２の長さＬ１を１／４波長以下とする。これにより、帯域近傍から帯域外に至る周波数帯にわたって、バイアス回路１０が損失回路となるため、より安定したマイクロ波コンポーネント１を得ることができる。
【００４２】
実施の形態４．
実施の形態４は、バイアス回路１０に、さらに低周波用キャパシタ２０が接続された点が実施の形態１，３と異なる。実施の形態４では、この異なる点について説明する。
【００４３】
＊＊＊構成の説明＊＊＊
図１３は、実施の形態３に係るバイアス回路１０を用いたマイクロ波コンポーネント１の構成図である。図１３（ａ）は、図１に示す実施の形態１に係るバイアス回路１０を用いたマイクロ波コンポーネント１に低周波用キャパシタ２０を接続した図である。図１３（ｂ）は、図７に示す実施の形態１に係るバイアス回路１０を用いたマイクロ波コンポーネント１に低周波用キャパシタ２０を接続した図である。図１３（ｃ）は、図１１に示す実施の形態３に係るバイアス回路１０を用いたマイクロ波コンポーネント１に低周波用キャパシタ２０を接続した図である。
バイアス回路１０は、図１，７，１１に示す構成に加え、低周波用キャパシタ２０を備える。低周波用キャパシタ２０は、バイアス端子４に接続されている。低周波用キャパシタ２０は、ＭＨｚ帯で十分に低インピーダンスとなるようなμＦオーダのものである。そのため、高インピーダンス線路１２のバイアス端子４側の一端は、低周波的に接地されている。
【００４４】
図１４は、実施の形態４に係るバイアス回路１０のインピーダンス軌跡を示すスミスチャートである。図１４では、図１３（ａ）〜（ｃ）の２つの伝送線路１１１，１１２の接続点１１３から１２側を見た低周波帯におけるインピーダンス軌跡を示している。
図１３（ａ）（ｂ）において２つの伝送線路１１１，１１２の接続点１１３から高インピーダンス線路１２側を見た低周波帯におけるインピーダンスＺｅは、図１４に実線で示されているように低周波帯の周波数Ｆ１〜Ｆ２に渡り、０Ω近傍になる。これは、低周波帯における高インピーダンス線路１２の長さＬ１が、波長に比べ十分短くなるためである。
マイクロ波コンポーネント１が増幅器である場合には、マイクロ波コンポーネント１は複数の信号を同時に増幅する場合がある。この場合、ＦＥＴ２の非線形特性により複数の信号の周波数差分が低周波に不要波として現れる。この不要波が再びマイクロ波帯に変換されることにより、複数の信号が互いに干渉するようになる。
バイアス回路１０では低周波用キャパシタ２０が接続されているため、低周波帯で十分低いインピーダンスＺｅが得られる。そのため、低周波での不要波を小さく抑えることができる。その結果、バイアス回路１０をマイクロ波コンポーネント１に適用することにより、広い帯域で歪の小さいマイクロ波コンポーネント１を得ることができる。
【００４５】
図１３（ｃ）において２つの伝送線路１１１，１１２の接続点１１３から抵抗１９側を見た低周波帯におけるインピーダンスＺｅは、抵抗１９の値を５０Ωとした場合、図１４に点線で示されているようにスミスチャートの中心部に集まる。これは、低周波帯では、抵抗１９で終端されたものと見なすことができるためである。
つまり、ＦＥＴ２から出力端子３側を見たインピーダンスは高周波数帯から低周波帯に渡って良好なリターンロス特性が得られる。その結果、バイアス回路１０をマイクロ波コンポーネント１に適用することにより、低周波数帯から高周波数帯に渡って高安定なマイクロ波コンポーネント１を得ることができる。
【００４６】
＊＊＊実施の形態４の効果＊＊＊
以上のように、実施の形態４に係るバイアス回路１０では、バイアス端子４に低周波用キャパシタ２０が接続されている。これにより、広い帯域で歪の小さいマイクロ波コンポーネント１、及び、低周波数帯から高周波数帯に渡って安定性の高いマイクロ波コンポーネント１を得ることができる。
【符号の説明】
【００４７】
１  マイクロ波コンポーネント、２  ＦＥＴ、３  出力端子、４  バイアス端子、１０  バイアス回路、１１  主線路、１１１，１１２  伝送線路、１１３  接続点、１２  高インピーダンス線路、１３  高周波用キャパシタ、１４  １／４波長先端開放線路、１５  先端開放スタブ、１６  金属島、１７  接続線路、１８  金リボン、１９  抵抗、２０  低周波用キャパシタ。
【図１】
2017079386.tif 000003
【図２】
2017079386.tif 000004
【図３】
2017079386.tif 000005
【図４】
2017079386.tif 000006
【図５】
2017079386.tif 000007
【図６】
2017079386.tif 000008
【図７】
2017079386.tif 000009
【図８】
2017079386.tif 000010
【図９】
2017079386.tif 000011
【図１０】
2017079386.tif 000012
【図１１】
2017079386.tif 000013
【図１２】
2017079386.tif 000014
【図１３】
2017079386.tif 000015
【図１４】
2017079386.tif 000016