(57)【要約】【課題】電力の損失を増加させることなく、製造コストを低減すること。【解決手段】Ｅ級動作をするスイッチング電源装置１において、直流電源１１から供給される直流電力を平滑化して出力するインダクタ１２と、インダクタの出力端子とグランドとの間に接続され、インダクタから出力される直流電力をスイッチングするスイッチング素子１３と、スイッチング素子と並列に接続されるキャパシタ１５と、スイッチング素子と負荷との間に接続され、スイッチング周波数と略同じ共振周波数を有する第１のＬＣ直列共振回路（インダクタ１６およびキャパシタ１７）と、スイッチング素子に並列に接続され、スイッチング素子のスイッチング周波数よりも高い周波数を共振周波数に有する第２のＬＣ直列共振回路（インダクタ２１およびキャパシタ２２）と、を有する。【選択図】図１
2017184500.tif 000002
【特許請求の範囲】
【請求項１】
Ｅ級動作をするスイッチング電源装置において、
直流電源から供給される直流電力を平滑化して出力するインダクタと、
前記インダクタの出力端子とグランドとの間に接続され、前記インダクタから出力される直流電力をスイッチングするスイッチング素子と、
前記スイッチング素子と並列に接続されるキャパシタと、
前記スイッチング素子と負荷との間に接続され、スイッチング周波数と略同じ共振周波数を有する第１のＬＣ直列共振回路と、
前記スイッチング素子に並列に接続され、前記スイッチング素子のスイッチング周波数よりも高い周波数を共振周波数に有する第２のＬＣ直列共振回路と、
を有することを特徴とするスイッチング電源装置。
【請求項２】
前記第２のＬＣ直列共振回路は、前記スイッチング素子のスイッチング周波数の２倍および／または３倍の周波数を共振周波数とすることを特徴とする請求項１に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関するものである。
【背景技術】
【０００２】
従来から、高周波の電力を低損失で生成可能なＥ級電源装置が知られている。Ｅ級電源装置では、スイッチング素子の両端の電圧が零で、かつ、その傾きも零の状態でスイッチング素子がターンオンするので、スイッチング損失を少なくすることができ、特に高周波電源において有用である。
【０００３】
例えば、非特許文献１には、ＺＶＳ（Zero Voltage Switching）動作を行うＥ級電源装置に関する技術が掲載されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】トランジスタ技術２００５年２月号１３章
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、非特許文献1に開示されているような従来のＥ級電源装置では、スイッチング素子として、耐圧が数百ボルト程度のものを使用する必要がある。より詳細には、電源装置に対して商用電源を整流して得た直流電力を供給する場合、その電圧は１４０〜１６０Ｖであり、また、ＬＣ直列共振回路の共振によるピーク電圧は、整流して得た直流電力の電圧の２〜３倍となる。このため、これらを合計した電圧であるスイッチング素子に印加される電圧は５００Ｖ程度となるからである。
【０００６】
このため、スイッチング素子として、耐圧が高いものを使用する必要があり、そのようなスイッチング素子は高価であることから、装置の製造コストが高くなるという問題点がある。
【０００７】
そこで、耐圧が低いスイッチング素子を直列接続して使用する方法も考えられるが、そのような方法ではスイッチング素子のオン抵抗は接続数に応じて増加することから、電力の損失が増加するという問題点がある。
【０００８】
本発明は、以上の点に鑑みてなされたものであり、電力の損失を増加させることなく、製造コストを低減することが可能なスイッチング電源装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は、Ｅ級動作をするスイッチング電源装置において、直流電源から供給される直流電力を平滑化して出力するインダクタと、前記インダクタの出力端子とグランドとの間に接続され、前記インダクタから出力される直流電力をスイッチングするスイッチング素子と、前記スイッチング素子と並列に接続されるキャパシタと、前記スイッチング素子と負荷との間に接続され、スイッチング周波数と略同じ共振周波数を有する第１のＬＣ直列共振回路と、前記スイッチング素子に並列に接続され、前記スイッチング素子のスイッチング周波数よりも高い周波数を共振周波数に有する第２のＬＣ直列共振回路と、を有することを特徴とする。
このような構成によれば、電力の損失を増加させることなく、製造コストを低減することが可能なスイッチング電源装置を提供することができる。
【００１０】
また、本発明は、前記第２のＬＣ直列共振回路は、前記スイッチング素子のスイッチング周波数の２倍および／または３倍の周波数を共振周波数とすることを特徴とする。
このような構成によれば、スイッチング周波数の２次または３次高調波に対応する成分を低減することで、スイッチング素子に印加される電圧を確実に低減することができる。
【発明の効果】
【００１１】
本発明によれば、電力の損失を増加させることなく、製造コストを低減することが可能なスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係るスイッチング電源装置の構成例を示す図である。
【図２】従来のスイッチング電源装置の構成例を示す図である。
【図３】図２に示す従来例のドレイン−ソース端子間電圧の時間的変化を示す図である。
【図４】図２に示す従来例のドレイン−ソース端子間に流れる電流の時間的変化を示す図である。
【図５】図３に示す電圧波形に対してＦＦＴ処理を施して得られる結果を示す図である。
【図６】図２に示す従来例の出力電圧の時間的変化を示す図である。
【図７】図２に示す従来例の出力電流の時間的変化を示す図である。
【図８】図１に示す実施形態のドレイン−ソース端子間電圧の時間的変化を示す図である。
【図９】図１に示す実施形態のドレイン−ソース端子間に流れる電流の時間的変化を示す図である。
【図１０】図８に示す電圧波形に対してＦＦＴ処理を施して得られる結果を示す図である。
【図１１】図１に示す実施形態の出力電圧の時間的変化を示す図である。
【図１２】図１に示す実施形態の出力電流の時間的変化を示す図である。
【発明を実施するための形態】
【００１３】
次に、本発明の実施形態について説明する。
【００１４】
（Ａ）本発明の実施形態の構成の説明
図１は、本発明の実施形態に係るスイッチング電源装置の構成例を示す図である。また、図２は、比較のための従来のスイッチング電源装置の構成を示す図である。本実施形態の特徴を明確にするため、まず、図２を参照して従来のスイッチング電源装置の構成について説明する。図２に示す従来のスイッチング電源装置１は、直流電源１１、インダクタ１２、スイッチング素子１３、ドライブ回路１４、キャパシタ１５、インダクタ１６、キャパシタ１７、および、負荷１８を有している。
【００１５】
ここで、直流電源１１は、プラス端子がインダクタ１２の一方の端子に接続され、マイナス端子が接地（グランドに接続）されている。直流電源１１は、例えば、商用電源を整流することで得られる電圧が約１５０Ｖ程度の直流電力を出力する。
【００１６】
インダクタ１２は、一方の端子が直流電源１１のプラス端子に接続され、他方の端子がスイッチング素子１３のドレイン端子、キャパシタ１５の一方の端子、および、インダクタ１６の一方の端子に接続される。インダクタ１２は、チョークコイルであり、後段に流れる電流に含まれる脈流成分を平滑化するとともに、スイッチング素子１３によって発生する高周波のスイッチングノイズが、直流電源１１側に流入することを防止する。
【００１７】
スイッチング素子１３は、ドレイン端子がインダクタ１２の他方の端子、キャパシタ１５の一方の端子、および、インダクタ１６の一方の端子に接続され、ゲート端子がドライブ回路１４に接続され、ソース端子が接地されている。スイッチング素子１３は、例えば、ＶＭＯＳ（Vertical Metal Oxide Semiconductor）−ＦＥＴ（Field Effect Transistor）またはＬＤＭＯＳ（Lateral double Diffused MOS）−ＦＥＴ等の半導体スイッチによって構成される。なお、スイッチング素子１３には、フライホイール用のダイオード１３ａが内蔵されるとともに、浮遊容量１３ｂを有している。
【００１８】
ドライブ回路１４は、スイッチング素子１３のゲート端子に接続される。ドライブ回路１４は、周波数がｆｓで、デューティ比が約５０％の矩形波を発生して、スイッチング素子１３のゲート端子に対して供給する。
【００１９】
キャパシタ１５は、一方の端子が、インダクタ１２の他方の端子、スイッチング素子１３のドレイン端子、および、インダクタ１６の一方の端子に接続され、他方の端子が接地されている。
【００２０】
インダクタ１６は、一方の端子がインダクタ１２の他方の端子、スイッチング素子１３のドレイン端子、および、キャパシタ１５の一方の端子に接続され、他方の端子がキャパシタ１７の一方の端子に接続されている。
【００２１】
キャパシタ１７は、一方の端子がインダクタ１６の他方の端子に接続され、他方の端子が負荷１８の一方の端子に接続されている。なお、インダクタ１６とキャパシタ１７はＬＣ直列共振回路を構成する。例えば、インダクタ１６の素子値をＬとし、キャパシタ１７の素子値をＣとすると、これらの共振周波数ｆｒは１／２π／ＳＱＲＴ（Ｌ×Ｃ）によって表されるが、この共振周波数ｆｒは、Ｅ級動作の条件を満たすように設定されている。より詳細には、共振周波数ｆｒは、ドライブ回路１４が出力する矩形波の周波数（スイッチング素子１３のスイッチング周波数）ｆｓとの間に、ｆｒ≒ｆｓの関係を満たすように設定される。なお、前述したＳＱＲＴ（）は括弧内の平方根を求める関数である。
【００２２】
負荷１８は、一方の端子がキャパシタ１７の他方の端子に接続され、他方の端子が接地されている。なお、負荷１８は、高周波電力を供給する対象となる装置等である。
【００２３】
つぎに、図１を参照して、本発明の実施形態の構成について説明する。なお、図１において、図２と対応する部分には同一の符号を付しているので、その説明は省略する。図１では、図２と比較すると、スイッチング素子１３のドレイン端子とソース端子に対して、インダクタ２１およびキャパシタ２２によるＬＣ直列共振回路が並列に接続されている。これ以外の構成は、図２と同様である。
【００２４】
ここで、インダクタ２１およびキャパシタ２２によるＬＣ直列共振回路の共振周波数ｆｒ１は、ｆｒ１＞ｆｓ≒ｆｒの条件を満たすように設定される。例えば、共振周波数ｆｒ１は、スイッチング素子１３のスイッチング周波数ｆｓの２倍または３倍程度の周波数に設定される。
【００２５】
（Ｂ）本発明の実施形態の動作の説明
つぎに、本発明の実施形態の動作について説明する。以下では、本実施形態の動作の特徴を明確にするため、まず、図３〜図７を参照して従来のスイッチング電源装置の動作について説明した後に、図８〜図１２を参照して本実施形態の動作について説明する。
【００２６】
図３〜図７は、図２に示す従来例の動作について説明する図である。なお、これらの図３〜図７は、図２に示す構成において、直流電源１１の電圧を１５０Ｖとし、インダクタ１２の素子値を９４５ｎＨとし、ドライブ回路１４の周波数ｆｓを１３．６５ＭＨｚとし、浮遊容量１３ｂの素子値を９０ｐＦとし、キャパシタ１５の素子値を４８ｐＦとし、インダクタ１６の素子値を０．９μＨとし、キャパシタ１７の素子値を３１０ｐＦとした場合のシミュレーション結果である。
【００２７】
図３は、以上の設定条件において、スイッチング素子１３のドレイン−ソース端子に印加される電圧Ｖｄｓの時間的な変化を示す図である。また、図４は、このときに、ドレイン−ソース端子間に流れる電流Ｉｄｓの時間的な変化を示す図である。図３に示すように、図２に示す従来例では、ドレイン−ソース端子間にはピーク時には５００Ｖを超える電圧が印加される。
【００２８】
図５は、図３に示す電圧波形に対してＦＦＴ（Fast Fourier Transform）処理を施して得られる結果を示す図である。なお、図４の横軸は高調波成分の次数を示し、縦軸は電圧を示している。なお、横軸の“０”はＤＣ成分を示し、“１”は基本周波数を示す。この図４に示すように、図２に示す従来例では、ＤＣ成分と、基本周波数であるスイッチング素子１３のスイッチング周波数１３．６５ＭＨｚ以外にも、２次高調波、および、３次高調波等の電圧も高い状態となっている。
【００２９】
図６は、図２に示す従来例において負荷１８に出力される出力電圧Ｖｏｕｔの時間的な変化を示し、図７は負荷１８に出力される出力電流Ｉｏｕｔの時間的な変化を示している。これらの図から、負荷１８に対しては、正弦波に近い形状の電圧および電流が供給されていることが分かる。
【００３０】
図８〜図１２は、図１に示す本実施形態の動作について説明する図である。なお、これらの図８〜図１２は、図１に示す本実施形態の構成において、直流電源１１の電圧を１５０Ｖとし、インダクタ１２の素子値を５３５ｎＨとし、ドライブ回路１４の周波数ｆｓを１３．６５ＭＨｚとし、浮遊容量１３ｂの素子値を１３６ｐＦとし、キャパシタ１５の素子値を９４ｐＦとし、インダクタ１６の素子値を６３０ｎＨとし、キャパシタ１７の素子値を４ｎＦとし、インダクタ２１の素子値を４６４ｎＨとし、キャパシタ２２の素子値を６６ｐＦとした場合のシミュレーション結果である。なお、このような設定では、インダクタ１６およびキャパシタ１７によるＬＣ直列共振回路の共振周波数は約１３．５９ＭＨｚであり、インダクタ２１およびキャパシタ２２によるＬＣ直列共振回路の共振周波数は約２８．７６ＭＨｚである。
【００３１】
図８は、以上の設定条件において、スイッチング素子１３のドレイン−ソース端子に印加される電圧Ｖｄｓの時間的な変化を示す図である。また、図９は、このときに、ドレイン−ソース端子間に流れる電流Ｉｄｓの時間的な変化を示す図である。図１に示す実施形態では、ドレイン−ソース端子に印加される電圧Ｖｄｓのピーク電圧は３００Ｖ程度と、図２に示す従来例と比較すると、２００Ｖ程度電圧が降下している。
【００３２】
図１０は、図８に示す電圧波形に対してＦＦＴ処理を施した結果を示す図である。なお、図１０の横軸は高調波成分の次数を示し、縦軸は電圧を示している。この図１０に示すように、図１に示す実施形態では、図５と比較すると、“０”で示すＤＣ成分は、図５では約１５６Ｖで、図１０では約１５２Ｖで略同じである。また、“１”で示す、スイッチング素子１３のスイッチング周波数ｆｓである１３．６５ＭＨｚの成分（基本周波数成分）の電圧は、図５では約１１９Ｖで、図１０では９０Ｖと３０Ｖ程度減少している。また、“２”で示す、２次高調波では、図５では６３Ｖで、図１０では７Ｖと６０Ｖ程度減少している。これは、インダクタ２１およびキャパシタ２２による共振周波数が、２次高調波に近い周波数になっていることから、２次高調波の周波数においてスイッチング素子１３のドレイン−ソース端子間のインピーダンスが低下するため、インダクタ１２への分圧が上昇し、ドレイン−ソース端子間の分圧が減少したためと考えられる。このため、これらの高調波成分の低下に伴って、図８に示すピーク電圧も低下している。
【００３３】
図１１は、図１に示す本発明の実施形態において負荷１８に出力される出力電圧Ｖｏｕｔの時間的な変化を示し、図１２は負荷１８に出力される出力電流Ｉｏｕｔの時間的な変化を示している。これらの図から、負荷１８に対しては、正弦波に近い形状の電圧および電流が供給されていることが分かる。また、図６および図７と比較すると、ピークの先鋭さが緩和された滑らかな波形となっていることが分かる。これにより、負荷１８に供給される電力に含まれる高調波成分を少なくすることができることから、ノイズの発生を抑制することができる。
【００３４】
以上に説明したように、本発明の実施形態では、Ｅ級動作をするスイッチング電源装置１のスイッチング素子１３のドレイン−ソース端子に対して、ＬＣ直列共振回路を構成するインダクタ２１およびキャパシタ２２を並列に接続するとともに、その周波数がスイッチング周波数よりも高く、２次高調波に近い値になるように設定するようにしたので、スイッチング素子１３のドレイン−ソース端子に印加される電圧を低減することができる。
【００３５】
これにより、スイッチング素子１３として、耐圧の低い素子を使用することが可能になるので、装置の製造コストを低減することができる。また、耐圧の低いスイッチング素子１３を直列接続して使用する必要がなくなることから、オン抵抗による損失の増加を抑制することができる。
【００３６】
（Ｄ）変形実施形態の説明
以上の各実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、以上の実施形態では、インダクタ２１およびキャパシタ２２はインダクタ１２の後段に接続するようにしたが、例えば、図１に示すスイッチング素子１３の後段に接続したり、キャパシタ１５の後段に接続したりしてもよい。
【００３７】
また、以上の実施形態では、スイッチング素子１３に並列接続するＬＣ直列共振回路としては、インダクタ２１およびキャパシタ２２のみを有する構成としたが、回路のＱ値を調整する目的で、抵抗素子を直列または並列に接続するようにしてもよい。そのような構成によれば、抵抗値を調整することで、Ｑ値を所望の値に設定することができる。
【００３８】
また、以上の実施形態では、スイッチング素子１３に並列接続するＬＣ直列共振回路としては、スイッチング周波数の約２倍の共振周波数を有するようにしたが、スイッチング素子１３のドレイン−ソース端子間の電圧波形によっては３倍の共振周波数を有するようにしてもよい。また、２倍の共振周波数を有するＬＣ直列共振回路と、３倍の共振周波数を有するＬＣ直列共振回路とを並列接続するようにしてもよい。
【００３９】
また、前述した、素子値は一例であって、本発明がそのような場合にのみ限定されるものではなく、前述した以外の素子値に設定することも可能であることはいうまでもない。
【００４０】
また、以上の実施形態では、スイッチング素子１３としては、ＭＯＳ−ＦＥＴを用いるようにしたが、これ以外のスイッチング素子（例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor））等を用いるようにしてもよい。
【００４１】
また、キャパシタ１５は、浮遊容量１３ｂの素子値が大きい場合には、必ずしも必要とは限らない。浮遊容量１３ｂの素子値が大きい場合には、キャパシタ１５は省略することが可能である。
【符号の説明】
【００４２】
１  スイッチング電源装置
１１  直流電源
１２  インダクタ
１３  スイッチング素子
１３ａ  ダイオード
１３ｂ  浮遊容量
１４  ドライブ回路
１５  キャパシタ
１６  インダクタ（第１のＬＣ直列共振回路の一部）
１７  キャパシタ（第１のＬＣ直列共振回路の一部）
１８  負荷
２１  インダクタ（第２のＬＣ直列共振回路の一部）
２２  キャパシタ（第２のＬＣ直列共振回路の一部）
【図１】
2017184500.tif 000003
【図２】
2017184500.tif 000004
【図３】
2017184500.tif 000005
【図４】
2017184500.tif 000006
【図５】
2017184500.tif 000007
【図６】
2017184500.tif 000008
【図７】
2017184500.tif 000009
【図８】
2017184500.tif 000010
【図９】
2017184500.tif 000011
【図１０】
2017184500.tif 000012
【図１１】
2017184500.tif 000013
【図１２】
2017184500.tif 000014