(57)【要約】【課題】移動度をより向上させることが可能な半導体装置を提供する。【解決手段】半導体装置１は、基板上に設けられた第１半導体層１１と、前記第１半導体層上に設けられ、炭素がドープされた窒化物半導体を含む第２半導体層１２と、前記第２半導体層上に設けられ、インジウムがドープされた窒化物半導体を含む第３半導体層１３と、前記第３半導体層上に設けられ、前記第３半導体層よりバンドギャップが大きい窒化物半導体を含む第４半導体層１４とを含む。第３半導体層１３のインジウム濃度は、１×１０１８ｃｍ−３より大きくかつ１×１０１９ｃｍ−３より小さい。【選択図】図１
2016134565.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた第１半導体層と、
前記第１半導体層上に設けられ、炭素がドープされた窒化物半導体を含む第２半導体層と、
前記第２半導体層上に設けられ、インジウムがドープされた窒化物半導体を含む第３半導体層と、
前記第３半導体層上に設けられ、前記第３半導体層よりバンドギャップが大きい窒化物半導体を含む第４半導体層と、
を具備し、
前記第３半導体層のインジウム濃度は、１×１０１８ｃｍ−３より大きくかつ１×１０１９ｃｍ−３より小さいことを特徴とする半導体装置。
【請求項２】
前記第３半導体層の炭素濃度は、１×１０１８ｃｍ−３以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第３半導体層は、ＧａＮからなる窒化物半導体を含むことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第２半導体層は、ＡｌＸＩｎＹＧａ１−（Ｘ＋Ｙ）Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）からなる窒化物半導体を含むことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に係り、化合物半導体を用いた半導体装置に関する。
【背景技術】
【０００２】
スイッチング電源やインバータなどの回路には、スイッチング素子やダイオードなどのパワー半導体素子が用いられ、そのパワー半導体素子には、高耐圧及び低オン抵抗が求められる。耐圧とオン抵抗との間には、素子材料で決まるトレードオフの関係があるが、窒化物半導体や炭化シリコン（ＳｉＣ）などのワイドバンドギャップ半導体を素子材料として用いることで、シリコンに比べて、材料で決まるトレードオフ関係を改善でき、高耐圧化及び低オン抵抗化が可能である。
【０００３】
ＧａＮやＡｌＧａＮなどの窒化物半導体を用いた素子は優れた材料特性を持っているため、高性能なパワー半導体素子を実現できる。特に、ＡｌＧａＮ／ＧａＮのヘテロ構造を有するＨＥＭＴ（High Electron Mobility Transistor）では、ＡｌＧａＮ層とＧａＮ層との界面に、分極による高濃度の２次元電子ガスが発生するために、低オン抵抗が実現できる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１７９０８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態は、移動度をより向上させるとともに、電流コラプスをより低減することが可能な半導体装置を提供する。
【課題を解決するための手段】
【０００６】
実施形態に係る半導体装置は、基板上に設けられた第１半導体層と、前記第１半導体層上に設けられ、炭素がドープされた窒化物半導体を含む第２半導体層と、前記第２半導体層上に設けられ、インジウムがドープされた窒化物半導体を含む第３半導体層と、前記第３半導体層上に設けられ、前記第３半導体層よりバンドギャップが大きい窒化物半導体を含む第４半導体層とを具備する。前記第３半導体層のインジウム濃度は、１×１０１８ｃｍ−３より大きくかつ１×１０１９ｃｍ−３より小さい。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係る半導体装置の断面図。
【発明を実施するための形態】
【０００８】
以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率などは必ずしも現実のものと同一とは限らない。以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【０００９】
図１は、実施形態に係る半導体装置１の断面図である。半導体装置１は、化合物としての窒化物半導体を用いた窒化物半導体装置である。また、半導体装置１は、電界効果トランジスタ（ＦＥＴ）であり、具体的には、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）である。
【００１０】
基板１０は、例えば、（１１１）面を主面とするシリコン（Ｓｉ）基板から構成される。基板１０としては、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ガリウムリン（ＧａＰ）、インジウムリン（ＩｎＰ）、ガリウム砒素（ＧａＡｓ）、又はサファイア（Ａｌ２Ｏ３）などを用いても良い。また、基板１０として、絶縁層を含む基板を用いることもできる。例えば、基板１０としては、ＳＯＩ（Silicon On Insulator）基板を用いることができる。
【００１１】
バッファ層１１は、基板１０上に設けられる。バッファ層１１は、バッファ層１１上に形成される窒化物半導体層の格子定数と、基板１０の格子定数との相違によって生じる歪みを緩和するとともに、バッファ層１１上に形成される窒化物半導体層の結晶性を制御する機能を有する。バッファ層１１は、例えば、ＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）から構成される。
【００１２】
バッファ層１１は、組成比が異なる複数のＡｌＸＧａ１−ＸＮを積層して構成しても良い。バッファ層１１を積層構造で構成する場合、この積層構造に含まれる複数の層の格子定数が、バッファ層１１を挟む上下の層のうち下層の格子定数から上層の格子定数に向かって変化するように、積層構造の組成比を調整する。本実施形態では、図１に示すように、バッファ層１１は、例えば、ＡｌＧａＮ層１１Ａと、アンドープのＧａＮ層１１Ｂとの積層構造から構成される。アンドープとは、意図的に不純物をドープしないことをいい、例えば、製造過程等で入り込む程度の不純物量はアンドープの範疇である。ＧａＮ層１１Ｂの厚さは、例えば１μｍ程度である。
【００１３】
高抵抗層１２は、バッファ層１１上に設けられる。高抵抗層１２は、半導体装置１の耐圧を向上させる機能を有する。すなわち、高抵抗層１２を設けることで、高抵抗層１２の抵抗に応じた電圧が高抵抗層１２に印加されるため、この電圧分だけ耐圧を向上できる。高抵抗層１２の抵抗は、バッファ層１１の抵抗より大きく設定される。高抵抗層１２は、炭素（Ｃ）がドープされたＡｌＸＩｎＹＧａ１−（Ｘ＋Ｙ）Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）から構成される。本実施形態では、高抵抗層１２は、例えば、炭素（Ｃ）がドープされたＧａＮ（Ｃ−ＧａＮ）から構成される。高抵抗層１２の厚さは、例えば２μｍ程度である。高抵抗層１２の抵抗は、半導体装置１に望まれる耐圧に応じて適宜設定される。
【００１４】
チャネル層１３は、高抵抗層１２上に設けられる。チャネル層１３は、トランジスタのチャネル（電流経路）が形成される層である。チャネル層１３は、結晶性が良好な（高品質な）窒化物半導体から構成される。チャネル層１３の具体的な構成については後述する。
【００１５】
バリア層１４は、チャネル層１３上に設けられる。バリア層１４は、ＡｌＸＩｎＹＧａ１−（Ｘ＋Ｙ）Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）から構成される。バリア層１４は、チャネル層１３のバンドギャップより大きい窒化物半導体から構成される。本実施形態では、バリア層１４は、例えば、アンドープのＡｌＧａＮから構成される。バリア層１４としてのＡｌＧａＮ層におけるＡｌの組成比は、例えば０．２程度である。バリア層１４の厚さは、例えば３０ｎｍ程度である。
【００１６】
なお、半導体装置１を構成する複数の半導体層は、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いたエピタキシャル成長により順次形成される。すなわち、半導体装置１を構成する複数の半導体層は、エピタキシャル層から構成される。
【００１７】
バリア層１４上には、互いに離間してソース電極１５及びドレイン電極１６が設けられる。さらに、バリア層１４上かつソース電極１５及びドレイン電極１６間には、ソース電極１５及びドレイン電極１６に離間してゲート電極１７が設けられる。
【００１８】
ゲート電極１７とバリア層１４とは、ショットキー接合している。すなわち、ゲート電極１７は、バリア層１４とショットキー接合する材料を含むように構成される。図１に示した半導体装置１は、ショットキー障壁型ＨＥＭＴである。ゲート電極１７としては、例えば、Ａｕ／Ｎｉの積層構造が用いられる。“／”の左側が上層、右側が下層を表している。なお、半導体装置１は、ショットキー障壁型ＨＥＭＴに限定されず、バリア層１４とゲート電極１７との間にゲート絶縁膜を介在させたＭＩＳ（Metal Insulator Semiconductor）型ＨＥＭＴであっても良い。
【００１９】
ソース電極１５とバリア層１４とは、オーミック接触している。同様に、ドレイン電極１６とバリア層１４とは、オーミック接触している。すなわち、ソース電極１５及びドレイン電極１６の各々は、バリア層１４とオーミック接触する材料を含むように構成される。ソース電極１５及びドレイン電極１６としては、例えば、Ａｌ／Ｔｉの積層構造が用いられる。
【００２０】
チャネル層１３とバリア層１４とのヘテロ接合構造において、バリア層１４の方がチャネル層１３よりも格子定数が小さいことから、バリア層１４に歪みが生じる。この歪みに起因するピエゾ効果によりバリア層１４内にピエゾ分極が生じ、チャネル層１３とバリア層１４との界面付近に２次元電子ガス（２ＤＥＧ：two-dimensional electron gas）が発生する。この２次元電子ガスが、ソース電極１５及びドレイン電極１６間のチャネルとなる。そして、ゲート電極１７とバリア層１４との接合によって生じるショットキー障壁により、ドレイン電流の制御が可能となる。また、２次元電子ガスが高い電子移動度を持つため、半導体装置１は、非常に速いスイッチング動作が可能となる。
【００２１】
上記のようにして、半導体装置１が構成される。半導体装置１は、例えばノーマリーオン型である。半導体装置１のオン時には、例えば、ゲート電極１７に０Ｖ、ソース電極１５に０Ｖ、ドレイン電極１６に高電圧（例えば２００Ｖ）が印加される。この時、ドレイン電極１６及びソース電極１５間には、チャネル層１３に形成されたチャネルを介してドレイン電流が流れる。
【００２２】
半導体装置１のオフ時には、例えば、ゲート電極１７に負電圧（例えば−１５Ｖ）、ソース電極１５に０Ｖ、ドレイン電極１６に２００Ｖが印加される。この時、ゲート電極１７の下に伸びる空乏層の厚さが制御され、ドレイン電流が遮断される。
【００２３】
（チャネル層１３の構成）
次に、チャネル層１３の具体的な構成について説明する。チャネル層１３は、ＧａＮ（窒化ガリウム）から構成される。チャネル層１３の厚さは、例えば１μｍ程度である。さらに、チャネル層１３としてのＧａＮ層には、インジウム（Ｉｎ）がドープされる。インジウム（Ｉｎ）がドープされたＧａＮ層（Ｉｎ−ＧａＮ層）において、そのインジウム濃度は、１×１０１８ｃｍ−３より大きくかつ１×１０１９ｃｍ−３より小さくなるように設定される。インジウム濃度を上記条件に設定することで、チャネル層１３の結晶性が劣化するのを抑制することができる。
【００２４】
ＭＯＣＶＤ法で、ＧａＮ材料をエピタキシャル成長させる際、Ｇａ原料としてトリメチルガリウム（ＴＭＧａ）の炭素分子が結晶に入ることにより、結晶内の不純物濃度が増え、バンドギャップ中のトラップ密度が高くなる。なお、成長速度が速いほど、ＴＭＧａの流量が増え、炭素不純物による結晶性の劣化が著しくなる。一方、ＧａＮを成長させる際にインジウム（Ｉｎ）をドープすることにより、結晶内の炭素濃度が低下し、これにより、結晶の表面平坦性が向上する。
【００２５】
本実施形態では、結晶内の炭素不純物を低減するために、チャネル層１３にインジウム（Ｉｎ）をドープする。これにより、チャネル層１３の炭素濃度を低減することができる。具体的には、チャネル層１３の炭素濃度は、１×１０１８ｃｍ−３以下に設定される。
【００２６】
以上詳述したように本実施形態によれば、チャネル層１３にインジウム（Ｉｎ）をドープすることで、チャネル層１３の炭素濃度を低減できる。これにより、チャネル層１３の結晶性が劣化するのを抑制することができる。結果として、半導体装置１の移動度をより向上させることができる。
【００２７】
また、チャネル層１３の不純物濃度（すなわち、炭素濃度）が低減されるため、バンドギャップ中のトラップが低減できる。これにより、電流コラプス現象（動作時にドレイン電流が低下する現象）をより低減することができ、また、チャネル層１３の耐圧を向上させることができる。これにより、半導体装置１の動作特性を向上させることができる。
【００２８】
本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。
【００２９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３０】
１…半導体装置、１０…基板、１１…バッファ層、１２…高抵抗層、１３…チャネル層、１４…バリア層、１５…ソース電極、１６…ドレイン電極、１７…ゲート電極
【図１】
2016134565.tif 000003