(57)【要約】【課題】インバータのＤＣリンクキャパシタ電圧均等化装置が提供される。【解決手段】本発明の装置は、直列連結された第１及び第２抵抗の間のノード（基準点）と、直列連結された第１及び第２キャパシタの間のノード（中性点）に連結され、基準点と中性点を短絡またはオープンするスイッチング部と、基準点電圧と中性点電圧が異なる場合、スイッチ部を制御して基準点と中性点を短絡する制御部を含む。【選択図】図２
2017184597.tif 000002
【特許請求の範囲】
【請求項１】
等価的に直列に連結される第１及び第２キャパシタで構成される平滑部を含むインバータシステムにおいて、前記第１及び第２キャパシタに印加される電圧を均等化するための装置において、
その直列連結が前記平滑部に並列に連結される第１及び第２抵抗；
前記第１及び第２抵抗の間のノード（基準点）と前記第１及び第２キャパシタの間のノード（中性点）に連結され、前記基準点と中性点を短絡またはオープンするスイッチング部；
前記基準点の電圧（基準点電圧）と前記中性点の電圧（中性点電圧）が異なる場合、前記スイッチ部を制御して前記基準点と中性点を短絡する制御部；及び
前記基準点と中性点との間に連結される電圧測定用素子；
を含む、電圧均等化装置。
【請求項２】
前記スイッチング部は、
逆並列連結された第１及び第２サイリスタを含む、請求項１に記載の電圧均等化装置。
【請求項３】
前記制御部は、
前記基準点電圧と中性点電圧の差を増幅する増幅部；
前記増幅部の出力電圧が所定範囲の第１基準及び第２基準を越えることを検出する検出部；及び
前記検出部の出力によって前記スイッチング部を制御する電流を印加する印加部を含む、請求項２に記載の電圧均等化装置。
【請求項４】
前記検出部は、
前記増幅部の出力電圧が前記第１基準より大きければ、前記印加部が前記スイッチング部に電流を印加するようにする第１比較器；及び
前記増幅部の出力電圧が前記第２基準より小さければ、前記印加部が前記スイッチング部に電流を印加するようにする第２比較器を含む、請求項３に記載の電圧均等化装置。
【請求項５】
前記第１及び第２抵抗の抵抗値は、実質的に同一である、請求項１に記載の電圧均等化装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータのＤＣリンクキャパシタの電圧を均等にする電圧均等化装置に関する。
【背景技術】
【０００２】
一般に、インバータは、交流（ＡＣ）電源を受信して直流（ＤＣ）に整流した後、また所望の周波数と大きさでＡＣ電源を出力する装置である。このとき、インバータの整流部のＤＣ−リンクに平滑用電解キャパシタが連結される。
【０００３】
入力電圧が４００Ｖタイプであるインバータの場合、平滑部の電解キャパシタに充電される電圧は、約５００〜８００Ｖである。しかし、一般的な電解キャパシタの定格電圧が４００Ｖであるため、入力電圧が４００Ｖであるインバータの平滑部を設計する場合、電解キャパシタを直列に連結して平滑部の等価定格電圧が８００Ｖｄｃとなるように設計している。
【０００４】
図１は、一般的なインバータを説明するための構成図である。
【０００５】
平滑部２００は、整流部１００により整流された直流電源を平滑にするための電解キャパシタ２１０、２２０、２３０、２４０と、各電解キャパシタ２１０、２２０、２３０、２４０と並列に連結された分圧抵抗２１５、２２５、２３５、２４５で構成され、平滑部２００に充電された電圧がインバータ部３００のスイッチング素子（図示しない）に印加される。このとき、二つの電解キャパシタと二つの分圧抵抗は、それぞれ直列に連結されている。
【０００６】
このような従来の産業用インバータの平滑部２００は、電解キャパシタと分圧抵抗を図１のように直並列構造で連結しなければならないので、キャパシタ一つ当たり分圧抵抗が一つ必要となる。複数個の電解キャパシタを用いるインバータは、該当数だけ分圧抵抗が必要となるので、それに伴う機構的な空間確保が要求され、また分圧抵抗の数だけ材料費が上昇する問題点がある。
【０００７】
また、電解キャパシタで分圧抵抗を通して常にリーク電流が発生するので、インバータの効率が減少する問題点がある。
【０００８】
一方、平滑部２００の電圧が直列連結されたキャパシタに同一に印加されない場合、特定のキャパシタに定格電圧（４００Ｖ）を超える電圧が充電される場合が発生し得る。この場合、キャパシタが爆発するようになるので、インバータを損傷させるだけでなく、爆発時に発生する電気スパークによって火災危険性が大きくなる問題点がある。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする技術的課題は、インバータの平滑部で分圧抵抗を使用せず、電解キャパシタの両端の電圧を均等に維持する、電圧均等化装置を提供することである。
【課題を解決するための手段】
【００１０】
上記のような技術的課題を解決するために、等価的に直列に連結される第１及び第２キャパシタで構成される平滑部を含むインバータシステムにおいて、前記第１及び第２キャパシタに印加される電圧を均等化するための本発明の一実施例の装置は、その直列連結が前記平滑部に並列に連結される第１及び第２抵抗；前記第１及び第２抵抗の間のノード（基準点）と前記第１及び第２キャパシタの間のノード（中性点）に連結され、前記基準点と中性点を短絡またはオープンするスイッチング部；及び前記基準点の電圧（基準点電圧）と前記中性点の電圧（中性点電圧）が異なる場合、前記スイッチ部を制御して前記基準点と中性点を短絡する制御部を含むことができる。
【００１１】
本発明の一実施例の装置は、前記基準点と中性点との間に連結される電圧測定用素子をさらに含むことができる。
【００１２】
本発明の一実施例において、前記スイッチング部は、逆並列連結された第１及び第２サイリスタを含むことができる。
【００１３】
本発明の一実施例において、前記制御部は、前記基準点電圧と中性点電圧の差を増幅する増幅部；前記増幅部の出力電圧が所定範囲の第１基準及び第２基準を越えることを検出する検出部；及び前記検出部の出力によって前記スイッチング部を制御する電流を印加する印加部を含むことができる。
【００１４】
本発明の一実施例において、前記検出部は、前記増幅部の出力電圧が前記第１基準より大きければ、前記印加部が前記スイッチング部に電流を印加するようにする第１比較器；及び前記増幅部の出力電圧が前記第２基準より小さければ、前記印加部が前記スイッチング部に電流を印加するようにする第２比較器を含むことができる。
【００１５】
本発明の一実施例において、前記第１及び第２抵抗の抵抗値は、実質的に同一であってよい。
【発明の効果】
【００１６】
上記のような本発明は、インバータの平滑部に分圧抵抗を使用することなく平滑部のキャパシタの電圧を均等に維持することができるので、インバータの大きさを減らすことができ、インバータ作製コストを節減するようにする効果がある。
【００１７】
また、本発明の均等化装置の動作有無を決定する中性点電圧と基準点電圧の差を電圧不均衡検出部の基準値（＋ＲＥＦ、−ＲＥＦ）を利用して設計者が設定することができるので、設計者の意図によって様々な回路を設計するようにする効果がある。
【００１８】
また、本発明は、ハードウェアにより電圧不均衡を解消するように設計されるので、平滑部に電圧不均衡が発生したとき、ソフトウェア処理による時間遅延なしに平滑部のキャパシタの両端の電圧を均等に調整するようにする効果がある。
【図面の簡単な説明】
【００１９】
【図１】一般的なインバータを説明するための構成図である。
【図２】本発明の一実施例が適用されるインバータシステムを説明するための概略構成図である。
【図３ａ】本発明の一実施例の平滑部の構成を説明するための一例示図である。
【図３ｂ】本発明の一実施例の平滑部の構成を説明するための一例示図である。
【図４】本発明の一実施例におけるスイッチング部の詳細構成図である。
【図５】本発明の一実施例における制御部の詳細構成図である。
【図６】本発明の均等化装置の動作を説明するための一例示図である。
【図７】本発明の均等化装置の動作を説明するための一例示図である。
【図８】本発明の均等化装置の動作を説明するための一例示図である。
【発明を実施するための形態】
【００２０】
本発明は、多様な変更を加えることができ、様々な実施例を有することができるが、特定の実施例を図面に例示し、詳細な説明に詳述する。しかし、これは、本発明を特定の実施形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むものと理解されるべきである。
【００２１】
以下、添付の図面を参照して、本発明に係る好ましい一実施例を詳細に説明する。
【００２２】
図２は、本発明の一実施例が適用されるインバータシステムを説明するための概略構成図である。
【００２３】
図面に示されたように、本発明の一実施例のシステムは、整流部１、本発明の均等化装置２、直列に連結された第１キャパシタＣ１及び第２キャパシタＣ２で構成される平滑部３及びインバータ部４を含むことができる。このとき、平滑部３の直列に連結された第１キャパシタＣ１及び第２キャパシタＣ２を「ＤＣリンクキャパシタ」という。
【００２４】
整流部１は、印加される三相の交流電圧を直流電圧に整流し、平滑部３が該当直流電圧を平滑にすることができる。一般に、インバータ部４は、スイッチング素子の動作により所定の周波数及び大きさの交流電圧を出力し、電動機（図示しない）に印加することができる。
【００２５】
本発明の一実施例においては、第１キャパシタＣ１及び第２キャパシタＣ２が直列に連結されたことを、平滑部３を例に挙げて説明しているが、本発明は、これに限定されるものではなく、さらに多くの電解キャパシタが連結された構成であってもよく、これは、図２のような構成で等価的に示すことができる。
【００２６】
図３ａ及び図３ｂは、本発明の一実施例の平滑部３の構成を説明するための一例示図である。
【００２７】
図３ａのように、２つの電解キャパシタが連結されてもよく、図３ｂのように、２つの電解キャパシタが並列に連結されていてもよい。上記において説明したように、図３ｂの場合にも図３ａのように等価的に示すことができることは、本発明の属する技術の分野における通常の知識を有する者にとって自明であるといえるだろう。
【００２８】
また図２において、本発明の一実施例の均等化装置２は、平滑部３に並列連結される第１抵抗Ｒ１及び第２抵抗Ｒ２、電圧測定用第３キャパシタ３０、スイッチング部４０、及びスイッチング部４０を制御するための制御部５０を含むことができる。
【００２９】
第１抵抗Ｒ１及び第２抵抗Ｒ２は、それぞれその抵抗が実質的に同一のものであって、本発明の説明においては、第１抵抗Ｒ１及び第２抵抗Ｒ２の間のノードＡを「基準点」といい、ノードＡの電圧を「基準点電圧」ということとする。
【００３０】
第１抵抗Ｒ１及び第２抵抗Ｒ２は、数百ｋΩであってよい。このように第１抵抗Ｒ１及び第２抵抗Ｒ２の大きさを大きくして、基準点（Ａ）を通して流れる電流を数ｍＡ単位にすることにより、第１抵抗Ｒ１及び第２抵抗Ｒ２での消耗電力を最小化することができる。
【００３１】
また、第１キャパシタＣ１及び第２キャパシタＣ２の間のノードＢを「中性点」といい、ノードＢの電圧を「中性点電圧」ということとする。
【００３２】
このような構成において、第３キャパシタ３０は、中性点（Ｂ）と基準点（Ａ）の間の電圧を測定することができる。本発明の一例においては、中性点と基準点との間の電圧測定のための素子としてキャパシタを用いることを例に挙げて説明しているが、これに限定されるものではなく、様々な受動または能動素子が用いられ得る。
【００３３】
スイッチング部４０は、第３キャパシタ３０に並列連結され得、制御部５０の制御によってオンまたはオフされ、基準点と中性点を短絡またはオープンすることができる。
【００３４】
スイッチング部４０は、例えば、逆並列（ａｎｔｉ−ｐａｒａｌｌｅｌ）連結されたサイリスタ（ｔｈｙｒｉｓｔｏｒ）であってよい。
【００３５】
図４は、本発明の一実施例におけるスイッチング部４０の詳細構成図である。
【００３６】
図面に示されたように、本発明の一実施例のスイッチング部４０は、例えば、逆並列連結されたサイリスタＱ１及びＱ２で構成され得る。即ち、サイリスタＱ１のアノードがサイリスタＱ２のカソードに連結され、サイリスタＱ１のカソードがサイリスタＱ２のアノードにそれぞれ連結されるように構成することができる。
【００３７】
サイリスタは、ＰＮＰＮ接合の４層構造の半導体素子であって、シリコン制御整流素子をいう。アノード（ａｎｏｄｅ）がカソード（ｃａｔｈｏｄｅ）に対してプラスである場合、ゲート電流により導通できる。
【００３８】
ただし、本発明においては、スイッチング部４０の構成を、サイリスタを例に挙げて説明しているが、本発明のスイッチング部４０の構成は、図４の例に限定されるものではなく、本発明の特徴を具現する様々なスイッチング素子で構成され得る。
【００３９】
制御部５０は、中性点（Ｂ）電圧及び基準点（Ａ）電圧の入力を受けてスイッチング部４０を制御することができる。具体的には、図４のようにスイッチング部４０が構成される場合、制御部５０は、中性点（Ｂ）電圧が基準点（Ａ）電圧より大きければ、サイリスタＱ２を導通するためのゲート電流を印加し、基準点（Ａ）電圧が中性点（Ｂ）電圧より大きければ、サイリスタＱ１を導通するためのゲート電流を印加することができる。
【００４０】
図５は、本発明の一実施例における制御部５０の詳細構成図である。
【００４１】
図面に示されたように、本発明の一実施例の制御部５０は、差動増幅部５１、電圧不均衡検出部５２及び電流印加部５３を含むことができる。
【００４２】
差動増幅部５１は、第３キャパシタ３０の両端の差、即ち、基準点（Ａ）電圧と中性点（Ｂ）電圧の差を増幅することができる。差動増幅部５１は、演算増幅器（ｏｐｅｒａｔｉｏｎａｌ  ａｍｐｌｉｆｉｅｒ、ＯＰ  ＡＭＰ）を含んで構成され、雑音（ｎｏｉｓｅ）による誤動作を防止するためのものである。差動増幅部５１の増幅比は、設計者が設定できるものであって、回路に流れる電流または電圧の量またはサイリスタＱ１及びＱ２の特性並びに第３キャパシタ３０の特性によって設定され得る。
【００４３】
電圧不均衡検出部５２は、差動増幅部５１の出力電圧が正の基準値（＋ＲＥＦ）と負の基準値（−ＲＥＦ）以内であるかを確認することができる。即ち、二つの比較器Ｕ１、Ｕ２を含んで、正の基準値（＋ＲＥＦ）を外れるか、または負の基準値（−ＲＥＦ）を外れる場合、出力を電流印加部５３に印加することができる。
【００４４】
電圧不均衡検出部５２の正の基準値（＋ＲＥＦ）と負の基準値（−ＲＥＦ）は、設計者が設定できるものであって、回路に流れる電流または電圧の量またはサイリスタＱ１及びＱ２の特性並びに第３キャパシタ３０の特性によって設定され得る。
【００４５】
電流印加部５３は、それぞれ比較器Ｕ１、Ｕ２の出力にベースが連結されるＰＮＰトランジスタであってよく、特に、ＰＮＰ両極性接合トランジスタ（ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｅｒ、ＢＪＴ）であってよい。それぞれのトランジスタＱ３及びＱ４は、電流制限のための抵抗Ｒ３及びＲ４がそれぞれ連結され得る。ただし、本発明は、これに限定されるものではなく、ＰＮＰ  ＢＪＴの他に、様々なスイッチング素子が用いられてもよい。
【００４６】
電圧不均衡検出部５２の出力が電流印加部５３のＰＮＰトランジスタＱ３またはＱ４のベースに印加され、それぞれトランジスタＱ３またはＱ４をターンオンまたはターンオフすることにより、スイッチング部４０のサイリスタＱ１またはＱ２を制御することができる。
【００４７】
本発明においては、電流印加部５３のトランジスタＱ３、Ｑ４に印加される電圧が１５Ｖであることを例に挙げて説明しているが、本発明は、これに限定されるものではなく、回路の構成によって様々な大きさの電圧が印加され得る。
【００４８】
また、本発明の制御部５０の説明は、スイッチング部４０がサイリスタで構成される例によって構成されたものであるので、スイッチング部４０が他の素子で構成される場合、その構成が変更され得ることは自明である。即ち、中性点電圧と基準点電圧が相違になると、中性点と基準点が短絡するように制御する様々な構成が可能である。
【００４９】
以下においては、図２乃至図５の本発明の均等化装置の動作を図面を参照して説明する。
【００５０】
図６乃至図８は、本発明の均等化装置の動作を説明するための一例示図である。
【００５１】
具体的に、図６は、中性点電圧と基準点電圧が実質的に同一である場合、図７は、中性点電圧が基準点電圧より小さい場合、図８は、中性点電圧が基準点電圧より大きい場合の回路の構成を示したものである。
【００５２】
図６を参照すると、中性点電圧と基準点電圧が実質的に同一である場合は、差動増幅部５１の出力が０となり、電圧不均衡検出部５２の出力は、比較器Ｕ１及びＵ２がいずれもハイ（ＨＩＧＨ）となって、電流印加部５３のトランジスタＱ３及びＱ４は、ターンオフ状態を維持することができる。
【００５３】
このような場合、スイッチング部４０のサイリスタＱ１及びＱ２はいずれも導通しないので、中性点と基準点との間も開放（ＯＰＥＮ）状態を維持するようになる。
【００５４】
図７を参照すると、基準点電圧が中性点電圧より大きい場合、差動増幅部５１の出力電圧は（＋）となり、この値が電圧不均衡検出部５２の比較器Ｕ１に印加され、正の基準値（＋ＲＥＦ）を超えると、比較器Ｕ１の出力はロー（ＬＯＷ）となってトランジスタＱ３がターンオンされる。これにより、スイッチング部４０のサイリスタＱ１のゲートに電流が印加されてサイリスタＱ１が導通し、基準点と中性点との間は短絡（ＳＨＯＲＴ）状態となる。このとき、電圧不均衡検出部５２の比較器Ｕ２の出力は引き続きハイ（ＨＩＧＨ）状態を維持するので、サイリスタＱ２は導通しない。
【００５５】
このような一連の過程を通して、電流は、第１抵抗Ｒ１、基準点Ａ、中性点Ｂ、第２キャパシタＣ２の経路に沿って流れることとなり、第２キャパシタＣ２の電圧が充電され得る。これにより、第１キャパシタＣ１と第２キャパシタＣ２の電圧が同一になると、正常状態に転換されてサイリスタＱ１が導通しなくなるので、図６のように、基準点Ａと中性点Ｂとの間は開放（ＯＰＥＮ）状態となり得る。
【００５６】
図８を参照すると、中性点電圧が基準点電圧より大きい場合、差動増幅部５１の出力電圧は（−）となり、この値が電圧不均衡検出部５２の比較器Ｕ２に印加され、負の基準値（−ＲＥＦ）を超えると、比較器Ｕ２の出力はロー（ＬＯＷ）となってトランジスタＱ４がターンオンされる。これにより、スイッチング部４０のサイリスタＱ２のゲートに電流が印加されてサイリスタＱ２が導通し、基準点と中性点との間は短絡（ＳＨＯＲＴ）状態となる。このとき、電圧不均衡検出部５２の比較器Ｕ１の出力は引き続きハイ（ＨＩＧＨ）状態を維持するので、サイリスタＱ１は導通しない。
【００５７】
このような一連の過程を通して、電流は、第２キャパシタＣ２、中性点Ｂ、基準点Ａ、第２抵抗Ｒ２の経路に沿って流れることとなり、第２キャパシタＣ２の電圧が放電され得る。これにより、第１キャパシタＣ１と第２キャパシタＣ２の電圧が同一になると、正常状態に転換されてサイリスタＱ１が導通しなくなるので、図６のように、基準点Ａと中性点Ｂとの間は開放（ＯＰＥＮ）状態となり得る。
【００５８】
このような本発明は、インバータの平滑部３に分圧抵抗を使用することなく平滑部３のキャパシタの電圧を均等に維持することができるので、インバータの大きさを減らすことができ、インバータ作製コストを節減することができる。
【００５９】
また、本発明の均等化装置の動作有無を決定する中性点電圧と基準点電圧の差を電圧不均衡検出部の基準値（＋ＲＥＦ、−ＲＥＦ）を利用して設計者が設定することができるので、設計者の意図によって様々な回路を設計することができる。
【００６０】
また、本発明によると、ハードウェアにより電圧不均衡を解消するように設計されるので、平滑部３に電圧不均衡が発生したとき、ソフトウェア処理による時間遅延なしに平滑部３のキャパシタの両端の電圧を均等に調整することができる。
【００６１】
以上において、本発明に係る実施例が説明されたが、これは例示的なものに過ぎず、当該分野における通常の知識を有する者であれば、これより様々な変形及び均等な範囲の実施例が可能であるという点が理解できるだろう。従って、本発明の正しい技術的保護範囲は、下記の特許請求の範囲によって定められるべきである。
【符号の説明】
【００６２】
３０：電圧測定用キャパシタ
４０：スイッチング部
５０：制御部
５１：差動増幅部
５２：電圧不均衡検出部
５３：電流印加部
【図１】
2017184597.tif 000003
【図２】
2017184597.tif 000004
【図３ａ】
2017184597.tif 000005
【図３ｂ】
2017184597.tif 000006
【図４】
2017184597.tif 000007
【図５】
2017184597.tif 000008
【図６】
2017184597.tif 000009
【図７】
2017184597.tif 000010
【図８】
2017184597.tif 000011