(57)【要約】【課題】制御回路の起動後に起動回路による電圧供給を遮断して、損失を低減する電源回路、ＡＣ−ＤＣコンバータ及びＡＣアダプタを提供することにある。【解決手段】ＡＣアダプタ１は、直流電源に接続されるスイッチ素子Ｑ１１，Ｑ１２の出力側に圧電トランス１０と、スイッチ素子Ｑ１１，Ｑ１２をスイッチング制御するドライバ１１及びマイコン１２と、マイコン１２等に起動用電源電圧を供給する起動回路１４と、マイコン１２等に補助電源電圧を供給する補助電源回路１３とを備える。起動回路１４は、キャパシタＣ２１，Ｃ２２と、キャパシタＣ２１，Ｃ２２の接続点Ａ１にゲートが接続されるスイッチ素子Ｑ２と、スイッチ素子Ｑ２がオンするとオンして、マイコン１２等への電圧供給を遮断するスイッチ素子Ｑ３と、マイコン１２の起動後に、スイッチ素子Ｑ２をオフするスイッチ素子Ｑ４とを備える。【選択図】図２
2017184313.tif 000002
【特許請求の範囲】
【請求項１】
直流電源に接続されるＤＣ−ＡＣ変換回路と、
前記ＤＣ−ＡＣ変換回路の出力側に接続されるトランスと、
前記ＤＣ−ＡＣ変換回路をスイッチング制御する制御回路と、
前記直流電源に接続され、前記制御回路に起動用電源電圧を供給する起動回路と、
前記ＤＣ−ＡＣ変換回路の出力電圧から生成する補助電源電圧を前記制御回路に供給する補助電源回路と、
を備え、
前記起動回路は、
前記直流電源に接続される分圧回路と、
前記分圧回路の分圧点に接続され、前記分圧回路により分圧される電圧が閾値を超えて印加されるとオンするスイッチ回路と、
前記直流電源と前記制御回路と接続する配線の途中に設けられ、前記スイッチ回路がオンするとオンする第１スイッチ素子と、
前記制御回路の起動後に、前記分圧回路の分圧点の電位を下げる第２スイッチ素子と、
を備える、電源回路。
【請求項２】
前記スイッチ回路はｎ型ＭＯＳ−ＦＥＴを含み、そのゲートが前記分圧回路の分圧点に接続され、
前記第１スイッチ素子はｐ型ＭＯＳ−ＦＥＴであり、そのゲートが前記ｎ型ＭＯＳ−ＦＥＴのドレインに接続され、前記ｐ型ＭＯＳ−ＦＥＴのソースが前記直流電源に接続されている、
請求項１に記載の電源回路。
【請求項３】
前記制御回路は、電源電圧入力端子とリセット端子とを有し、
前記配線は、前記電源電圧入力端子と、前記リセット端子それぞれに接続され、
前記起動回路は、前記リセット端子に接続される配線に設けられる遅延回路を有する、
請求項１又は２に記載の電源回路。
【請求項４】
前記分圧回路は容量分圧回路である、
請求項１から３の何れかに記載の電源回路。
【請求項５】
交流電圧を入力する入力部と、
前記入力部に接続される入力側整流平滑回路と、
前記入力側整流平滑回路に接続されるＤＣ−ＡＣ変換回路と、
前記ＤＣ−ＡＣ変換回路の出力側に１次側が接続されるトランスと、
前記トランスの２次側に接続される出力側整流平滑回路と、
前記ＤＣ−ＡＣ変換回路をスイッチング制御する制御回路と、
前記入力側整流平滑回路の出力側に接続され、前記制御回路に起動用電源電圧を供給する起動回路と、
前記ＤＣ−ＡＣ変換回路の出力電圧から生成する補助電源電圧を前記制御回路に供給する補助電源回路と、
を備え、
前記起動回路は、
前記入力側整流平滑回路の出力側に接続される分圧回路と、
前記分圧回路の分圧点に接続され、前記分圧回路により分圧される電圧が閾値を超えて印加されるとオンするスイッチ回路と、
前記入力側整流平滑回路の出力側と前記制御回路と接続する配線の途中に設けられ、前記スイッチ回路がオンするとオンする第１スイッチ素子と、
前記制御回路の起動後に、前記分圧回路の分圧点の電位を下げる第２スイッチ素子と、
を有する、ＡＣ−ＤＣコンバータ。
【請求項６】
商用電源に接続される入力部と、
前記入力部に接続される入力側整流平滑回路と、
前記入力側整流平滑回路に接続されるＤＣ−ＡＣ変換回路と、
前記ＤＣ−ＡＣ変換回路の出力側に１次側が接続されるトランスと、
前記トランスの２次側に接続される出力側整流平滑回路と、
前記ＤＣ−ＡＣ変換回路をスイッチング制御する制御回路と、
前記入力側整流平滑回路の出力側に接続され、前記制御回路に起動用電源電圧を供給する起動回路と、
前記ＤＣ−ＡＣ変換回路の出力電圧から生成する補助電源電圧を前記制御回路に供給する補助電源回路と、
を備え、
前記起動回路は、
前記入力側整流平滑回路の出力側に接続される分圧回路と、
前記分圧回路の分圧点に接続され、前記分圧回路により分圧される電圧が閾値を超えて印加されるとオンするスイッチ回路と、
前記入力側整流平滑回路の出力側と前記制御回路と接続する配線の途中に設けられ、前記スイッチ回路がオンするとオンする第１スイッチ素子と、
前記制御回路の起動後に、前記分圧回路の分圧点の電位を下げる第２スイッチ素子と、
を有する、ＡＣアダプタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御回路に起動用電源電圧を供給する起動回路を備える電源回路、ＡＣ−ＤＣコンバータ及びＡＣアダプタに関する。
【背景技術】
【０００２】
特許文献１には、圧電トランスを用いたＡＣ−ＤＣコンバータ回路が開示されている。このＡＣ−ＤＣコンバータ回路は、入力される商用電源電圧を、圧電トランスに印加する矩形波状の電圧に変換するためのスイッチ回路と、それを制御する制御回路と、制御回路用の電源電圧を生成する補助電源回路とを備える。補助電源回路は、圧電トランスに直列接続されたインダクタと、補助巻線とから構成される。圧電トランスに供給される電流がインダクタに流れると、インダクタと補助巻線とが結合するため、補助電源回路は、その補助巻線に誘起される電圧から、制御回路用の電源電圧を生成する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−１０２２４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載のＡＣ−ＤＣコンバータ回路は、圧電トランスへ流れる電流から制御回路用の電源電圧を生成している。圧電トランスへ電流を供給するためには、制御回路を起動させて、スイッチ回路を駆動する必要がある。このため、特許文献１には記載されていないが、ＡＣ−ＤＣコンバータ回路は、補助電源回路よりも先に制御回路へ電圧を供給して、制御回路を起動させる起動回路を備えることが一般的である。
【０００５】
制御回路は、起動回路により起動された後は、補助電源電圧から電源電圧が供給される。このため、制御回路の起動後に起動回路が制御回路に電圧を供給し続けると、それが損失となる。そこで、起動回路は、制御回路の起動後は速やかに停止することが求められる。
【０００６】
本発明の目的は、制御回路の起動後に起動回路による電圧供給を遮断して、損失を低減する電源回路、ＡＣ−ＤＣコンバータ及びＡＣアダプタを提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る電源回路は、直流電源に接続されるＤＣ−ＡＣ変換回路と、前記ＤＣ−ＡＣ変換回路の出力側に接続されるトランスと、前記ＤＣ−ＡＣ変換回路をスイッチング制御する制御回路と、前記直流電源に接続され、前記制御回路に起動用電源電圧を供給する起動回路と、前記ＤＣ−ＡＣ変換回路の出力電圧から生成する補助電源電圧を前記制御回路に供給する補助電源回路と、を備え、前記起動回路は、前記直流電源に接続される分圧回路と、前記分圧回路の分圧点に接続され、前記分圧回路により分圧される電圧が閾値を超えて印加されるとオンするスイッチ回路と、前記直流電源と前記制御回路と接続する配線の途中に設けられ、前記スイッチ回路がオンするとオンする第１スイッチ素子と、前記制御回路の起動後に、前記分圧回路の分圧点の電位を下げる第２スイッチ素子とを備えることを特徴とする。
【０００８】
この構成では、分圧回路に直流電源からの電圧が印加されると、スイッチ回路がオンし、それにより、第１スイッチ素子もオンする。そうすると、直流電源から制御回路へ電源電圧が供給される。これにより、制御回路がＤＣ−ＡＣ変換回路の制御を開始して、補助電源回路は、補助電源電圧を生成し、制御回路へ供給する。その後、第２スイッチ素子がオンされて、スイッチ回路はオフされる。これにより、第１スイッチ素子もオフされて、直流電源から制御回路への電源電圧の供給が遮断される。
【０００９】
つまり、起動回路は、補助電源回路が制御回路へ供給する補助電源電圧を生成できるように、制御回路を起動する。そして、制御回路が起動すると、起動回路は制御回路への電源電圧供給を遮断する。したがって、補助電源回路が補助電源電圧を制御回路へ供給して以降は、起動回路による電力損失を低減できる。
【００１０】
前記スイッチ回路はｎ型ＭＯＳ−ＦＥＴを含み、そのゲートが前記分圧回路の分圧点に接続され、前記第１スイッチ素子はｐ型ＭＯＳ−ＦＥＴであり、そのゲートが前記ｎ型ＭＯＳ−ＦＥＴのドレインに接続され、前記ｐ型ＭＯＳ−ＦＥＴのソースが前記直流電源に接続されていてもよい。
【００１１】
この構成では、第１スイッチ素子のソースを直流電源に接続することで、ソースの電圧を固定することができる。そして、その固定電圧を基準としてゲート電圧を与えればよいため、簡易な構成とすることができる。また、ｎ型ＭＯＳ−ＦＥＴのドレインにｐ型ＭＯＳ−ＦＥＴのゲートを接続することで、ｎ型ＭＯＳ−ＦＥＴのオンオフにより、ｐ型ＭＯＳ−ＦＥＴをオンオフできる。これにより、ｐ型ＭＯＳ−ＦＥＴのゲートに常時電圧が印加され、ｐ型ＭＯＳ−ＦＥＴが常時オンされることを防止できる。
【００１２】
前記制御回路は、電源電圧入力端子とリセット端子とを有し、前記配線は、前記電源電圧入力端子と、前記リセット端子それぞれに接続され、前記起動回路は、前記リセット端子に接続される配線に設けられる遅延回路を有していてもよい。
【００１３】
この構成では、制御回路のリセット端子に、電源電圧入力端子より先に電圧が入力されることを回避できる。これにより、制御回路は正常にリセットされ、正常に動作を開始することができる。
【００１４】
前記分圧回路は容量分圧回路であってもよい。
【００１５】
この構成では、第２スイッチ素子がオフのときに、直流成分がカットされるため、直流電源に接続される分圧回路（容量分圧回路）での損失を抑制できる。
【００１６】
本発明に係るＡＣ−ＤＣコンバータは、交流電圧を入力する入力部と、前記入力部に接続される入力側整流平滑回路と、前記入力側整流平滑回路に接続されるＤＣ−ＡＣ変換回路と、前記ＤＣ−ＡＣ変換回路の出力側に１次側が接続されるトランスと、前記トランスの２次側に接続される出力側整流平滑回路と、前記ＤＣ−ＡＣ変換回路をスイッチング制御する制御回路と、前記入力側整流平滑回路の出力側に接続され、前記制御回路に起動用電源電圧を供給する起動回路と、前記ＤＣ−ＡＣ変換回路の出力電圧から生成する補助電源電圧を前記制御回路に供給する補助電源回路と、を備え、前記起動回路は、前記入力側整流平滑回路の出力側に接続される分圧回路と、前記分圧回路の分圧点に接続され、前記分圧回路により分圧される電圧が閾値を超えて印加されるとオンするスイッチ回路と、前記入力側整流平滑回路の出力側と前記制御回路と接続する配線の途中に設けられ、前記スイッチ回路がオンするとオンする第１スイッチ素子と、前記制御回路の起動後に、前記分圧回路の分圧点の電位を下げる第２スイッチ素子と、を有することを特徴とする。
【００１７】
本発明に係るＡＣアダプタは、商用電源に接続される入力部と、前記入力部に接続される入力側整流平滑回路と、前記入力側整流平滑回路に接続されるＤＣ−ＡＣ変換回路と、前記ＤＣ−ＡＣ変換回路の出力側に１次側が接続されるトランスと、前記トランスの２次側に接続される出力側整流平滑回路と、前記ＤＣ−ＡＣ変換回路をスイッチング制御する制御回路と、前記入力側整流平滑回路の出力側に接続され、前記制御回路に起動用電源電圧を供給する起動回路と、前記ＤＣ−ＡＣ変換回路の出力電圧から生成する補助電源電圧を前記制御回路に供給する補助電源回路と、を備え、前記起動回路は、前記入力側整流平滑回路の出力側に接続される分圧回路と、前記分圧回路の分圧点に接続され、前記分圧回路により分圧される電圧が閾値を超えて印加されるとオンするスイッチ回路と、前記入力側整流平滑回路の出力側と前記制御回路と接続する配線の途中に設けられ、前記スイッチ回路がオンするとオンする第１スイッチ素子と、前記制御回路の起動後に、前記分圧回路の分圧点の電位を下げる第２スイッチ素子とを有することを特徴とする。
【発明の効果】
【００１８】
本発明によれば、制御回路への電圧供給を遮断することで、起動回路による損失を低減できる。
【図面の簡単な説明】
【００１９】
【図１】図１は、実施形態１に係るＡＣアダプタの回路図である。
【図２】図２は、起動回路の回路図である。
【図３】図３は、実施形態２に係る起動回路の回路図である。
【発明を実施するための形態】
【００２０】
（実施形態１）
図１は、実施形態１に係るＡＣアダプタ１の回路図である。
【００２１】
ＡＣアダプタ１は、入力部ＩＮ１，ＩＮ２と出力部ＯＵＴ１，ＯＵＴ２とを備えている。入力部ＩＮ１，ＩＮ２は商用電源に接続される。出力部ＯＵＴ１，ＯＵＴ２には負荷が接続される。ＡＣアダプタ１は、出力部ＯＵＴ１，ＯＵＴ２から、その負荷へ直流電圧を出力する。
【００２２】
ＡＣアダプタ１は、本発明に係る「電源回路」及び「ＡＣ−ＤＣコンバータ」の一例である。
【００２３】
入力部ＩＮ１，ＩＮ２には、ダイオードブリッジＤＢ１１及び平滑コンデンサＣ１１からなる整流平滑回路が接続される。この整流平滑回路は、入力部ＩＮ１，ＩＮ２から入力される交流電圧を整流平滑する。ダイオードブリッジＤＢ１１及び平滑コンデンサＣ１１は、本発明に係る「入力側整流平滑回路」の一例である。
【００２４】
整流平滑回路には、スイッチ素子Ｑ１１，Ｑ１２の直列回路が接続されている。図１では、スイッチ素子Ｑ１１，Ｑ１２はＭＯＳ−ＦＥＴとしているが、ＩＧＢＴ又はバイポーラトランジスタ等であってもよい。整流平滑回路で整流平滑された電圧は、スイッチ素子Ｑ１１，Ｑ１２のスイッチングにより矩形波状の電圧に変換される。スイッチ素子Ｑ１１，Ｑ１２の直列回路は、本発明に係る「ＤＣ−ＡＣ変換回路」の一例である。
【００２５】
スイッチ素子Ｑ１１，Ｑ１２それぞれのゲートには、ドライバ（ＤＲＶ）１１が接続されている。ドライバ１１にはマイコン（ＭＣＵ）１２が接続されている。ドライバ１１は、スイッチ素子Ｑ１１，Ｑ１２のデューティ比又はスイッチング周波数を制御する。マイコン１２は、出力部ＯＵＴ１，ＯＵＴ２の出力電圧（又は出力電流）の検出結果を得て、規定値との比較に応じて、ドライバ１１を制御する。ドライバ１１及びマイコン１２は、本発明に係る「制御回路」の一例である。
【００２６】
スイッチ素子Ｑ１１，Ｑ１２の接続点は、インダクタＬ１１を介して、圧電トランス１０に接続されている。詳しくは、圧電トランス１０は、入力電極Ｅ１１，Ｅ１２及び出力電極Ｅ２１，Ｅ２２を有している。そして、スイッチ素子Ｑ１１，Ｑ１２の接続点は、インダクタＬ１１を介して、圧電トランス１０の入力電極Ｅ１１に接続されている。
【００２７】
圧電トランス１０の入力電極Ｅ１２は、後述の補助電源回路１３を介して基準電位に接続されている。出力電極Ｅ２１，Ｅ２２は、ダイオードブリッジＤＢ１２及び平滑コンデンサＣ１２からなる整流平滑回路に接続されている。その整流平滑回路は出力部ＯＵＴ１，ＯＵＴ２に接続されている。ダイオードブリッジＤＢ１２及び平滑コンデンサＣ１２は、本発明に係る「出力側整流平滑回路」の一例である。
【００２８】
この圧電トランス１０は、図示しないが、等価入力容量、キャパシタ、等価出力容量、インダクタ、抵抗及び理想変圧器等で等価的に表される。インダクタ及びキャパシタ等は電気機械的な結合を表すパラメータである。なお、ＡＣアダプタ１は、圧電トランス１０に変えて、巻線トランスを備えていてもよい。
【００２９】
圧電トランス１０の入力電極Ｅ１１，Ｅ１２には、スイッチ素子Ｑ１１，Ｑ１２により交流電圧が印加される。補助電源回路１３はキャパシタ（不図示）を有しており、圧電トランス１０の入力電極Ｅ１２は、そのキャパシタを介して基準電位に接続されている。そして、圧電トランス１０の等価入力容量と、補助電源回路のキャパシタと、インダクタＬ１１とは、直列共振回路を構成している。スイッチ素子Ｑ１１，Ｑ１２により電圧は矩形波状の電圧に変換されるが、この直列共振回路により、圧電トランス１０の入力電極Ｅ１１，Ｅ１２には常に正弦波状の交流電圧が印加される。圧電トランス１０は、その正弦波状の交流電圧を変圧して、出力電極Ｅ２１，Ｅ２２から出力する。圧電トランス１０から出力される電圧は、ダイオードブリッジＤＢ１２及び平滑コンデンサＣ１２により整流平滑され、出力部ＯＵＴ１，ＯＵＴ２から出力される。
【００３０】
補助電源回路１３は、圧電トランス１０に印加される電圧から、ドライバ１１及びマイコン１２の駆動電圧を生成して出力する。ドライバ１１及びマイコン１２の駆動電圧は、ＡＣアダプタ１に入力される商用電源の電圧と比べて遥かに低い。例えば、ドライバ１１の駆動電圧は約１２Ｖである。マイコン１２の駆動電圧は約３．３Ｖである。このため、商用電源の電圧を、ドライバ１１等の駆動電圧として直接使うことができない。補助電源回路は、圧電トランス１０に印加される電圧から所定の電圧を得て、商用電源の電圧よりも低い、ドライバ１１及びマイコン１２の駆動電圧（以下、補助電源電圧という）を生成する。
【００３１】
ＡＣアダプタ１は起動回路１４を備えている。起動回路１４は、ダイオードブリッジＤＢ１１及び平滑コンデンサＣ１１からなる整流平滑回路の出力側に接続される。起動回路１４は、その整流平滑回路の出力電圧から、ドライバ１１及びマイコン１２の起動用電源電圧を生成し、それぞれへ出力する。
【００３２】
補助電源回路１３は、圧電トランス１０への印加電圧から補助電源電圧を生成する。圧電トランス１０へは、スイッチ素子Ｑ１１，Ｑ１２により電圧が印加される。スイッチ素子Ｑ１１，Ｑ１２は、ドライバ１１及びマイコン１２によりスイッチング制御される。つまり、補助電源回路１３はスイッチ素子Ｑ１１，Ｑ１２が動作しないと、補助電源電圧を生成できない。起動回路１４は、ＡＣアダプタ１を商用電源に接続し、ＡＣアダプタ１が起動してから補助電源回路１３が補助電源電圧を生成するまでに、ドライバ１１及びマイコン１２を起動するための回路である。起動回路１４がドライバ１１及びマイコン１２を起動することで、補助電源回路１３は、補助電源電圧を生成できるようになる。
【００３３】
図２は、起動回路１４の回路図である。
【００３４】
起動回路１４は、前記のように、ダイオードブリッジＤＢ１１及び平滑コンデンサＣ１１からなる整流平滑回路の出力側に接続される。図２では、ＡＣアダプタ１が接続される商用電源、及び前記整流平滑回路を、直流電源Ｖｉｎで表している。つまり、直流電源Ｖｉｎの出力電圧は、前記整流平滑回路からの直流電圧（約１４０Ｖ）である。
【００３５】
直流電源Ｖｉｎには、電流制限抵抗Ｒ１と、キャパシタＣ２１，Ｃ２２の容量分圧回路との直列回路が接続されている。キャパシタＣ２１，Ｃ２２の接続点Ａ１には、スイッチ素子Ｑ４が接続されている。スイッチ素子Ｑ４は、ｎ型ＭＯＳ−ＦＥＴである。スイッチ素子Ｑ４は、マイコン１２から信号が入力されることでオンする。スイッチ素子Ｑ４がオンすると、接続点Ａ１の電位は低下する。
【００３６】
キャパシタＣ２１，Ｃ２２の接続点Ａ１は、本発明に係る「分圧回路の分圧点」の一例である。スイッチ素子Ｑ４は、本発明に係る「第２スイッチ素子」の一例である。
【００３７】
直流電源Ｖｉｎには、分圧抵抗Ｒ２１，Ｒ２２、スイッチ素子Ｑ２及び抵抗Ｒ２３の直列回路が接続されている。この直列回路は、本発明に係る「スイッチ回路」の一例である。スイッチ素子Ｑ２はｎ型ＭＯＳ−ＦＥＴである。スイッチ素子Ｑ２のゲートは、キャパシタＣ２１，Ｃ２２の接続点Ａ１に接続されている。
【００３８】
後述するが、スイッチ素子Ｑ２は、キャパシタＣ２１，Ｃ２２からなる分圧回路により分圧された電圧によりオンされる。この分圧回路を容量分圧回路とすることで、スイッチ素子Ｑ４がオフのときに、直流成分はカットされる。このため、直流電源Ｖｉｎに接続される容量分圧回路での損失を抑制できる。
【００３９】
直流電源Ｖｉｎには、スイッチ素子Ｑ３、降圧用抵抗Ｒ３及びツェナーダイオードＤｚ２の直列回路が接続されている。スイッチ素子Ｑ３はｐ型ＭＯＳ−ＦＥＴである。スイッチ素子Ｑ３は、本発明に係る「第１スイッチ素子」の一例である。スイッチ素子Ｑ３のゲートは、分圧抵抗Ｒ２１，Ｒ２２の接続点Ａ２に接続されている。この接続点Ａ２には、スイッチ素子Ｑ３を過電圧から保護するツェナーダイオードＤｚ１が分圧抵抗Ｒ２１に対し並列に接続されている。
【００４０】
ツェナーダイオードＤｚ２のカソードは、ダイオードＤ１を介して、ドライバ１１の電源電圧入力端子（Ｖｃｃ）に接続されている。ツェナーダイオードＤｚ２及び降圧用抵抗Ｒ３は、ツェナーダイオードＤｚ２のカソードの電位が、ドライバ１１の駆動電圧（約１２Ｖ）となるように定数設定されている。ツェナーダイオードＤｚ２にはキャパシタＣ３が並列接続されている。キャパシタＣ３の容量値により、起動時にドライバ１１へ供給できる電力量が決定され、容量値が大きいほど電力量は大きくなる。なお、ダイオードＤ１は、補助電源回路１３（図１参照）が立ち上がった後に、補助電源回路１３からツェナーダイオードＤｚ２に流れ込む電流をカットして、損失を低減するための素子である。
【００４１】
降圧用抵抗Ｒ３及びツェナーダイオードＤｚ２の直列回路には、降圧用抵抗Ｒ４及びツェナーダイオードＤｚ３の直列回路が並列に接続されている。ツェナーダイオードＤｚ３のカソードは、ダイオードＤ２を介して、マイコン１２の電源電圧入力端子（Ｖｃｃ）に接続されている。ツェナーダイオードＤｚ３及び降圧用抵抗Ｒ４は、ツェナーダイオードＤｚ３のカソードの電位が、マイコン１２の駆動電圧（約３．３Ｖ）となるように定数設定されている。ツェナーダイオードＤｚ３にはキャパシタＣ４が並列接続されている。キャパシタＣ４の容量値により、起動時にドライバ１１へ供給できる電力量が決定され、容量値が大きいほど電力量は大きくなる。なお、ダイオードＤ２は、ダイオードＤ１と同様、補助電源回路１３（図１参照）が立ち上がった後に、補助電源回路１３からツェナーダイオードＤｚ３に流れ込む電流をカットして、損失を低減するための素子である。
【００４２】
また、ツェナーダイオードＤｚ３のカソードは、遅延回路１４１を介して、マイコン１２のリセット端子（ＲＥＳＥＴ）に接続されている。遅延回路１４１は、分圧抵抗Ｒ５１，Ｒ５２及びキャパシタＣ５を有している。分圧抵抗Ｒ５１，Ｒ５２は、ツェナーダイオードＤｚ３のカソードの電位を、所定の電圧（約１．７Ｖ）に降圧する。キャパシタＣ５は、その降圧された電圧を、遅延させてマイコン１２のリセット端子（ＲＥＳＥＴ）に入力する。
【００４３】
この遅延回路１４１により、マイコン１２は、電源の立ち上がり後、一定時間が経過するとリセットが解除される。すなわち、マイコン１２は正常にリセットされ、正常に動作を開始することができる。
【００４４】
以下に、前記のように構成される起動回路１４の動作について、図２を参照して説明する。
【００４５】
ＡＣアダプタ１が商用電源に接続されると、図１のダイオードブリッジＤＢ１１及び平滑コンデンサＣ１１からなる整流平滑回路から電圧が出力される。その電圧（図２では、直流電源Ｖｉｎの電圧）が、キャパシタＣ２１，Ｃ２２の分圧回路に印加されると、キャパシタＣ２１，Ｃ２２の接続点Ａ１の電位は上昇する。なお、ＡＣアダプタ１の起動直後、マイコン１２は起動しておらず、マイコン１２によりスイッチングされるスイッチ素子Ｑ４はオフである。
【００４６】
接続点Ａ１の電位が上昇すると、スイッチ素子Ｑ２のゲート電位が引き上げられ、スイッチ素子Ｑ２はオンする。そうすると、分圧抵抗Ｒ２１，Ｒ２２の接続ラインに電流が流れ、分圧抵抗Ｒ２１，Ｒ２２の接続点Ａ２の電位は引き下げられる。これにより、スイッチ素子Ｑ３はオンする。
【００４７】
このとき、ツェナーダイオードＤｚ１により、スイッチ素子Ｑ３のゲート・ソース間電圧が大きくなり過ぎないように保護される。また、スイッチ素子Ｑ３はｐ型ＭＯＳ−ＦＥＴであり、そのソースが直流電源Ｖｉｎに接続されている。このため、スイッチ素子Ｑ３のソースの電圧は固定される。スイッチ素子Ｑ３をオンするためには、その固定電圧を基準としてゲート電圧を与えればよいため、スイッチ素子Ｑ３をオンするための回路は簡易な構成とすることができる。
【００４８】
また、スイッチ素子Ｑ３のゲートは、分圧抵抗Ｒ２２を介してスイッチ素子Ｑ２のドレインに接続され、スイッチ素子Ｑ２のオンオフにより、スイッチ素子Ｑ３がオンオフされる。このため、スイッチ素子Ｑ３のゲートに常時電圧が印加されることを防止できる。つまり、スイッチ素子Ｑ３が常時オンされることを防止できる。
【００４９】
スイッチ素子Ｑ３がオンされると、ツェナーダイオードＤｚ２のカソード側の電位は引き上げられる。そして、その電位が、ドライバ１１の電源電圧入力端子に入力される。これにより、ドライバ１１は起動する。
【００５０】
また、ツェナーダイオードＤｚ３のカソード側の電位も引き上げられる。そして、その電位が、マイコン１２の電源電圧入力端子、及び、遅延回路１４１それぞれに入力される。遅延回路１４１は、ツェナーダイオードＤｚ３のカソード側の電位を降圧し、電源電圧入力端子に電圧が印加されるタイミングから遅れて、マイコン１２のリセット端子に入力する。これにより、マイコン１２は正常に起動する。
【００５１】
ドライバ１１及びマイコン１２が起動した後は、図１のスイッチ素子Ｑ１１，Ｑ１２が動作し、圧電トランス１０には電圧が印加される。このため、補助電源回路１３は、圧電トランス１０への印加電圧から、補助電源電圧を生成する。補助電源回路１３は、生成した補助電源電圧をドライバ１１及びマイコン１２へ供給する。
【００５２】
マイコン１２は、リセット端子に入力される電圧が規定値を超えると、ＧＰＩＯ端子からＨｉ信号を出力する。その信号は、スイッチ素子Ｑ４のゲートに入力される。スイッチ素子Ｑ４はオンする。スイッチ素子Ｑ４がオンすることにより、キャパシタＣ２２が放電し、接続点Ａ１の電位は低下する。これにより、スイッチ素子Ｑ２はオフする。
【００５３】
スイッチ素子Ｑ２がオフすると、接続点Ａ２の電位が上昇し、スイッチ素子Ｑ３もオフする。そして、直流電源Ｖｉｎと、ドライバ１１及びマイコン１２とが電気的に遮断され、ドライバ１１及びマイコン１２への電圧供給は停止する。すなわち、起動回路１４は停止する。
【００５４】
起動回路１４が停止し、起動回路１４からドライバ１１及びマイコン１２への電圧供給が停止されても、ドライバ１１及びマイコン１２には、補助電源回路１３から補助電源電圧が供給される。このため、起動回路１４の停止後でも、ドライバ１１及びマイコン１２は動作し続ける。
【００５５】
このように、補助電源回路１３により補助電源が生成されるまでは、起動回路１４によりドライバ１１及びマイコン１２を起動する。そして、ドライバ１１等の起動後は、起動回路１４を停止する。これにより、起動回路１４からドライバ１１等へ不要な電流が流れなくなるため、起動回路１４での損失を低減させることができる。
【００５６】
仮に、ドライバ１１及びマイコン１２が起動した後でも起動回路１４が動作し続ける場合、降圧用抵抗Ｒ３，Ｒ４それぞれに１ｍＡの電流が流れると仮定すると、降圧用抵抗Ｒ３での損失は、（１４０−１２）*０．００１＝１２８ｍＷである。また、降圧用抵抗Ｒ４での損失は、（１４０−３．３）*０．００１＝１３７ｍＷである。したがって、降圧用抵抗Ｒ３，Ｒ４での損失は合計で２６５ｍｗの損失が発生する。しかし、起動回路１４を停止することで、この損失を抑制できる。
【００５７】
（実施形態２）
実施形態２に係るＡＣアダプタは、起動回路の構成が実施形態１と相違する。以下、その相違点について説明する。起動回路以外の構成は、実施形態１と同じである。
【００５８】
図３は、実施形態２に係る起動回路２４の回路図である。
【００５９】
実施形態１では、起動回路１４を停止するためにスイッチ素子Ｑ４を設けている。そして、そのスイッチ素子Ｑ４をマイコン１２によりオンして、起動回路１４を停止している。これに対し、本実施形態では、スイッチ素子Ｑ４に変えてＮＰＮトランジスタＱ５を用いている。ＮＰＮトランジスタＱ５のコレクタは、接続点Ａ１に接続し、エミッタは基準電位に接続している。
【００６０】
また、遅延回路１４１の分圧抵抗Ｒ５１，Ｒ５２の接続点に、分圧抵抗Ｒ６１，Ｒ６２を接続している。分圧抵抗Ｒ６１，Ｒ６２の接続点は、ＮＰＮトランジスタＱ５のベースに接続している。分圧抵抗Ｒ６１，Ｒ６２は、その接続点からＮＰＮトランジスタＱ５をオンする電圧（約０．６Ｖ）が出力されるように定数設定されている。
【００６１】
この構成において、スイッチ素子Ｑ２，Ｑ３のオンするタイミングは、実施形態１出の説明と同じである。そして、遅延回路１４１の分圧抵抗Ｒ５１，Ｒ５２に電圧が印加されると、分圧抵抗Ｒ６１，Ｒ６２にも電圧が印加される。そして、分圧抵抗Ｒ６１，Ｒ６２の接続点から約０．６Ｖの電圧が出力され、それがＮＰＮトランジスタＱ５のゲートに印加されると、ＮＰＮトランジスタＱ５のゲートはオンする。これにより、スイッチ素子Ｑ２，Ｑ３それぞれはオフする。つまり、起動回路１４は停止する。
【００６２】
この構成であっても、マイコン１２の起動後は、起動回路２４を停止することができ、起動回路１４での損失を低減させることができる。
【符号の説明】
【００６３】
Ａ１，Ａ２…接続点
Ｃ１１，Ｃ１２…平滑コンデンサ
Ｃ２１，Ｃ２２，Ｃ３，Ｃ４，Ｃ５…キャパシタ
ＤＢ１１，ＤＢ１２…ダイオードブリッジ
Ｄ１，Ｄ２…ダイオード
Ｄｚ１，Ｄｚ２，Ｄｚ３…ツェナーダイオード
Ｅ１１，Ｅ１２…入力電極
Ｅ２１，Ｅ２２…出力電極
ＩＮ１，ＩＮ２…入力部
ＯＵＴ１，ＯＵＴ２…出力部
Ｌ１１…インダクタ
ＯＵＴ１，ＯＵＴ２…出力部
Ｑ１１，Ｑ１２…スイッチ素子
Ｑ２，Ｑ３，Ｑ４…スイッチ素子
Ｑ５…ＮＰＮトランジスタ
Ｒ１…電流制限抵抗
Ｒ２１，Ｒ２２…分圧抵抗
Ｒ３，Ｒ４…降圧用抵抗
Ｒ５１，Ｒ５２，Ｒ６１，Ｒ６２…分圧抵抗
Ｖｉｎ…直流電源
１…ＡＣアダプタ
１０…圧電トランス
１１…ドライバ
１２…マイコン
１３…補助電源回路
１４，２４…起動回路
１４１…遅延回路
【図１】
2017184313.tif 000003
【図２】
2017184313.tif 000004
【図３】
2017184313.tif 000005