(57)【要約】      （修正有）【課題】キンク現象による問題を解決しつつリセット期間における光漏れを発生させない表示装置を提供する。【解決手段】発光素子と、第１電源と発光素子のアノードとの間に配置されるｐチャネルＭＯＳにて形成される第１トランジスタと、第１トランジスタのゲート電極とデータ線との間に接続される第１スイッチング素子と、第１トランジスタのソース電極と第１電源との間に接続される第２スイッチング素子と、第１トランジスタのドレイン電極と発光素子のアノードとの間に接続される第３スイッチング素子と、第１トランジスタのゲート電極とソース電極との間に接続される第１キャパシタと、第１トランジスタの第１電極と第１電源との間に接続される第２キャパシタと、を有し、リセット期間において第１スイッチング素子はターンオンされ第２スイッチング素子はターンオンされ第３スイッチング素子はターンオフされる表示装置を特徴とする。【選択図】図４
2017090485.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、
第１電源と前記発光素子のアノードとの間に配置されるＰチャネルＭＯＳにて形成される第１トランジスタと、
前記第１トランジスタのゲート電極とデータ線との間に接続される第１スイッチング素子と、
前記第１トランジスタのソース電極と前記第１電源との間に接続される第２スイッチング素子と、
前記第１トランジスタのドレイン電極と前記発光素子のアノードとの間に接続される第３スイッチング素子と、
前記第１トランジスタの前記ゲート電極と前記ソース電極との間に接続される第１キャパシタと、
前記第１トランジスタの第１電極と前記第１電源との間に接続される第２キャパシタと、
を有し、
リセット期間において、
前記第１スイッチング素子は、ターンオンされ、
前記第２スイッチング素子は、ターンオンされ、
前記第３スイッチング素子は、ターンオフされ、
前記データ線からリセット信号が入力される、
ことを特徴とする表示装置。
【請求項２】
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子の少なくとも１つがトランジスタであることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子の少なくとも１つが電界効果トランジスタであることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子の少なくとも１つが薄膜電界効果トランジスタであることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子の少なくとも１つがＴＦＴであることを特徴とする請求項１に記載の表示装置。
【請求項６】
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子の少なくとも１つがＰ型の電界効果トランジスタであることを特徴とする請求項１に記載の表示装置。
【請求項７】
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子の少なくとも１つがＮ型の電界効果トランジスタであることを特徴とする請求項１に記載の表示装置。
【請求項８】
前記リセット期間後のオフセットキャンセル期間において、
前記第１スイッチング素子は、ターンオンされ、
前記第２スイッチング素子は、ターンオフされ、
前記第３スイッチング素子は、ターンオンされ、
前記データ線からリセット信号が入力されることを特徴とする請求項１に記載の表示装置。
【請求項９】
前記オフセットキャンセル期間後のデータ書き込み期間において、
前記第１スイッチング素子は、ターンオンされ、
前記第２スイッチング素子は、ターンオフされ、
前記第３スイッチング素子は、ターンオフされ、
前記データ線からデータ信号が入力されることを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記データ書き込み期間後の発光期間において、
前記第１スイッチング素子は、ターンオフされ、
前記第２スイッチング素子は、ターンオンされ、
前記第３スイッチング素子は、ターンオンされることを特徴とする請求項９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関する。より詳細には、画素およびこれを用いた有機電界発光表示装置に関し、特に高い均一性を有し駆動トランジスタのキンク現象（ｋｉｎｋ  ｐｈｅｎｏｍｅｎｏｎ）が低減され、また、光漏れの少ない画素及びこれを用いた表示装置に関する。
【背景技術】
【０００２】
近年、陰極線管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）の短所である重さと体積を減らすことができる各種平板表示装置が開発されている。平板表示装置としては、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ）、電界放出表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ）、プラズマ表示パネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）および有機電界発光表示装置（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ)などが挙げられる。
【０００３】
平板表示装置のうち、有機電界発光表示装置は電子と正孔の再結合によって光を発生する有機発光ダイオードを用いて映像を表示する。このような有機電界発光表示装置は、速い応答速度を有すると同時に、比較的低い消費電力で駆動されるという長所がある。
【０００４】
有機エレクトロルミネッセンス（以下、有機ＥＬと呼ぶ。）表示装置は、各画素に発光素子が設けられ、個別に発光を制御することで画像を表示する。発光素子は、一方をアノード電極（陽極）、他方をカソード電極（陰極）として区別される一対の電極間に有機ＥＬ材料を含む層（以下、「発光層」ともいう）を挟んだ構造を有している。有機ＥＬは、カソード（陰極）とアノード（陽極）に電圧をかけ、電子と正孔を注入する。電子と正孔は発光層で結合し、結合によって生じたエネルギーで周りの分子が励起される。励起状態から再び基底状態に戻るその際に放出されるエネルギーによって光を発する。
【０００５】
有機ＥＬ表示装置は、一方の電極が画素ごとに個別画素電極として設けられ、他方の電極は複数の画素に跨がって共通の電位が印加される共通画素電極として設けられている。有機ＥＬ表示装置は、この共通画素電極の電位に対し、個別画素電極の電位を画素ごとに印加することで、画素の発光を制御している。
【０００６】
白色発光素子とカラーフィルタを組み合わせてフルカラーを実現する有機ＥＬ表示装置は、アレイ基板と、カラーフィルタ基板を貼り合わせて構成されるのが一般的である。
【０００７】
アレイ基板は、行列状に配列された複数の発光素子を有している。カラーフィルタ基板は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の三色が並ぶカラーフィルタと、各色のカラーフィルタを区画する遮光層（ブラックマトリックスとも呼ばれる）とが設けられている。
【０００８】
ところで、有機ＥＬに印加する電位を制御するトランジスタに関して、キンク現象という問題がある。具体的には、電界効果トランジスタ（ＴＦＴ）では、衝突電離で生じたホールの流出先が存在しないため、単純な電流増幅だけでなく、蓄積されたホールによるポテンシャルの変動による不安定現象（キンク現象と呼ばれる）が発生するという問題である。
【０００９】
これは衝突電離（ｉｍｐａｃｔ  ｉｏｎｉｚａｔｉｏｎ、半導体や絶縁体に高電界を印加した場合に、電子やホールのキャリアが材質を構成する原子もしくは分子に衝突しイオン化させると同時に、複数のキャリアを作り出す現象）が生じている際に生じるものである。
【００１０】
主にキンク現象は、ドレイン電流のドレイン電圧依存性を測定したときに、ドレイン電流が、ある電圧値から不規則なこぶ状に変化し、階段状の波形が形成される現象として一般的に知られているものである。
【００１１】
これまで、キンク現象を低減させる方法としてアレイプロセスの変更や、設計変更など様々な方法が試みられてきた。
【００１２】
既存の２．３トランジスタ画素回路は、メインＥＬ駆動回路にＮ型ＤＲＴを使用するものである。しかし、Ｎ型ＤＲＴによって生じる飽和電流の大きなキンク現象により、輝度の均一性が低いという問題がある。また、ＢＳ損失もキンク効果によって悪化しているという問題がある。そこで、輝度均一性の問題と、ＢＳ損失の問題を改善する必要がある。
【００１３】
これを改善するために、キンク現象を低減するＰ型ＤＲＴを使用する技術が開示されている（特許文献１）。より詳細には、特許文献１には、有機発光ダイオードと、第１電源と前記有機発光ダイオードとの間に接続され、前記第１電源から前記有機発光ダイオードに供給される電流量を制御するための第２トランジスタと、前記第２トランジスタの第１電極と前記第１電源との間に接続され、発光制御線に発光制御信号が供給される時にターンオフされる第３トランジスタと、前記第２トランジスタのゲート電極とデータ線との間に接続され、走査線に走査信号が供給される時にターンオンされる第１トランジスタと、前記第２トランジスタのゲート電極と第１電極との間に接続される第１キャパシタと、前記第２トランジスタの第１電極と前記第１電源との間に接続される第２キャパシタとを備える画素が開示されている。これは短チャネル効果を用いたものであるが、キンク現象をある程度低減できるにとどまる。
【００１４】
図１は、従来の有機電界発光表示装置の画素を示す回路図である。
【００１５】
図１（ａ）は、特許文献１に記載の、有機電界発光表示装置の画素を示す回路図であり、（ｂ）は、同回路図のタイミングチャートである。図１（ｂ）の時間Ｔ１が、本願のリセットに相当し、及び時間Ｔ２が本願のオフセットキャンセルに相当する。
【００１６】
駆動トランジスタのしきい値電圧を補償するオフセットキャンセル動作は、ｎチャネル型の駆動トランジスタの場合、ソース電位をフローティング状態とすることでソース電位を変化させ、駆動トランジスタのゲート−ソース間電圧をしきい値電圧Ｖｔｈに設定する。その状態で，該当画素に表示させたい信号のデータ電圧を書き込むことで、ゲートに接続された保持容量にしきい値電圧が補正されたデータ信号の電圧を保持させている。
【００１７】
しかし、特許文献１では、リセット期間であるＴ１期間中に、光漏れが発生するという問題がある。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００９−３０１００５
【発明の概要】
【発明が解決しようとする課題】
【００１９】
特許文献１に記載の回路では、オフセットキャンセルをしようとするとリセット期間であるＴ１期間において駆動トランジスタ（ＤＲＴ）から発光素子に電位が印加されてしまい、光漏れが生じてしまう。
【００２０】
そこで、本発明は、キンク現象による問題を解決しつつ、リセット期間における光漏れを発生させない表示装置を提供することを目的の一つとする。
【課題を解決するための手段】
【００２１】
本発明の一実施形態によれば、発光素子と、第１電源と前記発光素子のアノードとの間に配置されるｐチャネルＭＯＳにて形成される第１トランジスタと、前記第１トランジスタのゲート電極とデータ線との間に接続される第１スイッチング素子と、前記第１トランジスタのソース電極と前記第１電源との間に接続される第２スイッチング素子と、前記第１トランジスタのドレイン電極と前記発光素子のアノードとの間に接続される第３スイッチング素子と、前記第１トランジスタのゲート電極とソース電極との間に接続される第１キャパシタと、前記第１トランジスタの第１電極と前記第１電源との間に接続される第２キャパシタと、を有し、リセット期間において、前記第１スイッチング素子は、ターンオンされ、前記第２スイッチング素子は、ターンオンされ、前記第３スイッチング素子は、ターンオフされる、ことを特徴とする表示装置、が提供される。
【発明の効果】
【００２２】
キンク現象による問題を解決しつつ、リセット期間における光漏れを発生させない表示装置を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】従来の画素を示す回路図である。
【図２】本発明の実施形態に係る表示装置を示す図である。
【図３】図２に示した走査駆動部及びデータ駆動部から供給される駆動波形を示す波形図である。
【図４】図２に示した画素の実施形態を示す回路図である。
【図５】図４に示した画素の駆動波形を示す波形図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００２５】
以下、添付の図２〜５を参照して、本発明に係る実施形態について説明する。本実施形態に係る表示装置１００の構成を、図２を参照して説明する。図２は、本実施形態に係る表示装置１００の構成を示す斜視図である。本実施形態に係る表示装置１００は、第１基板１０と、第２基板２０と、複数の画素１０４と、シール材３０と、端子領域５０と、接続端子６０とを有している。
【００２６】
第１基板１０には、表示領域１０２が設けられている。表示領域１０２は複数の画素１０４が配列することによって構成されている。表示領域１０２の上面には封止材としての第２基板２０が設けられている。第２基板２０は表示領域１０２を囲むシール材３０によって、第１基板１０に固定されている。第１基板１０に形成された表示領域１０２は、封止材である第２基板２０とシール材３０によって大気に晒されないように封止されている。このような封止構造により画素１０４に設けられる発光素子の劣化を抑制している。
【００２７】
第１基板１０には、一端部に端子領域５０が設けられている。端子領域５０は第２基板２０の外側に配置されている。端子領域５０は、複数の接続端子６０によって構成されている。接続端子６０には、表示信号を出力する機器や電源などと表示パネルとを接続する配線基板が配置される。配線基板と接続する接続端子６０の接点は、外部に露出している。
【００２８】
第１基板１０には端子領域５０から入力された表示信号を表示領域１０２に出力するドライバＩＣ４０が設けられている。
【００２９】
図３は、本実施形態に係る表示装置１００の回路構成を説明する図である。本実施形態に係る表示装置１００は、表示領域１０２に行列状に配置された複数の画素回路１０４、信号線駆動回路１０６、走査線駆動回路１０８が設けられている。
【００３０】
走査線駆動回路１０８からは、第１の走査信号線ＥＧ１〜ＥＧｎと、第２の走査信号線ＳＧ１〜ＳＧｎと、第３の走査信号線ＢＧ１〜ＢＧｎに信号が出力される。第１の走査信号線ＥＧ１〜ＥＧｎと、第２の走査信号線ＳＧ１〜ＳＧｎと、第３の走査信号線ＢＧ１〜ＢＧｎとは、表示領域１０２において各行に設けられる配線である。また、これらの信号線に対応して第１の電源線ＶＤＤ１〜ＶＤＤｎが設けられている。ここで、符号「ｎ」は整数であり、表示領域１０２に設けられる各々の信号線の本数に対応するものとする。
【００３１】
信号線駆動回路１０６は、映像信号線Ｖｓｉｇ１〜Ｖｓｉｇｍに映像信号ＶｓｉｇＶを出力し、初期化信号線Ｖｒｅｆ１〜Ｖｒｅｆｍに初期化信号ＶｒｅｆＶを出力する。映像信号線Ｖｓｉｇ１〜Ｖｓｉｇｍ及び初期化信号線Ｖｒｅｆ１〜Ｖｒｅｆｍが表示領域１０２において、各列に対応して配設されている。ここで、符号「ｍ」は整数であり、表示領域１０２に設けられる各々の信号線の本数に対応するものとするものとする。
【００３２】
図３において第１の電源線ＶＤＤに与えられる電位は行毎に分離されているが、これに限らず全行又は複数行に跨って共通化されてもよい。また、図１において初期化信号線Ｖｒｅｆ及び映像信号線Ｖｓｉｇはそれぞれ異なる信号線に分離して配置されているが、同一の信号線にこれらを共通化し、これらの信号を切り替えて供給してもよい。この場合、初期化信号線Ｖｒｅｆ、映像信号線ＶｓｉｇスイッチＶｓｉｇＳＷおよびスイッチＶｒｅｆＳＷは信号線駆動回路１０６に配置される形となる。
【００３３】
図４は、画素１０４の等価回路を示す。画素１０４は、駆動トランジスタＤＲＴ、発光素子１１２を含んで構成されている。発光素子１１２は第１電源線１１８と第２電源線１２０との間に設けられている。第１電源線１１８と第２電源線１２０とには、異なる電位が与えられる。例えば、第１電源線１１８には第１電源電位ＰＶＤＤ（たとえば１２Ｖ）が与えられ、第２電源線１２０には第１電源電位ＰＶＤＤより低い第２電源電位ＰＶＳＳ（たとえば０Ｖ）が与えられる。
【００３４】
発光素子１１２は、一方をアノード電極（陽極）、他方をカソード電極（陰極）として区別される一対の電極間に有機ＥＬ材料を含む層（発光層）を挟んだ構造を有し、カソード（陰極）とアノード（陽極）に電圧をかけ、電子と正孔を注入させて発光させる。発光素子１１２は２端子素子であり、ダイオードと同様に整流特性を有する。発光素子１１２は、発光しきい値電圧以上の電圧が与えられ、順方向電流が流れると発光する。発光素子１１２は、実動作の範囲内においては、電流量の増減に比例して発光強度が変化する。
【００３５】
スイッチＶｓｉｇＳＷ及びスイッチＶｒｅｆＳＷと、スイッチＳＧＳＷとの間には、データ線Ｖｄａｔａが配置される。データ線Ｖｄａｔａは、映像信号線Ｖｓｉｇと、初期化信号線Ｖｒｅｆとが接続され、映像信号線ＶｓｉｇはスイッチＶｓｉｇＳＷによって制御され、初期化信号線ＶｒｅｆはスイッチＶｒｅｆＳＷによって制御される。表示領域１０２において、映像信号線Ｖｓｉｇ及び初期化信号線Ｖｒｅｆは、各列に対応して配設される。
【００３６】
画素回路１０４は、少なくとも駆動トランジスタＤＲＴ、発光素子１１２、保持容量Ｃｓを含む。駆動トランジスタＤＲＴは、たとえば制御端子としてのゲートと、入出力端子としてのソース及びドレインを有する絶縁ゲート型電界効果トランジスタである。駆動トランジスタＤＲＴは、第１電源線１１８と発光素子１１２との間に設けられている。駆動トランジスタＤＲＴと発光素子１１２は直列に接続されており、駆動トランジスタＤＲＴ側には第１電源線１１８が接続され、発光素子１１２側には第２電源線１２０が接続される。スイッチＥＧＳＷ、スイッチＳＧＳＷ、スイッチＢＧＳＷはそれぞれ、第１信号線ＥＧ、第２信号線ＳＧ、第３信号線ＢＧによってオンオフされる。スイッチＥＧＳＷ、スイッチＳＧＳＷ、スイッチＢＧＳＷがトランジスタである場合には、そのゲートにそれぞれ第１信号線ＥＧ、第２信号線ＳＧ、第３信号線ＢＧが接続され、それぞれの信号線によって電位を印加して制御される。駆動トランジスタＤＲＴのゲートには保持容量Ｃｓの一端及びスイッチＳＧＳＷの一端が接続されている。スイッチＳＧＳＷの一端は駆動トランジスタＤＲＴのゲートに接続され、他端はデータ線Ｖｄａｔａに接続される。保持容量Ｃｓの他端はスイッチＢＧＳＷを介して第１電源線１１８に接続される。スイッチＢＧＳＷの一端は第１電源線１１８に接続され、他端は駆動トランジスタＤＲＴの第１電源線１１８側の端が接続される。保持容量Ｃｄの一端側は第１電源線１１８が接続され、他端側は駆動トランジスタＤＲＴの第１電源線１１８側の端が接続される。スイッチＥＧＳＷは、駆動トランジスタＤＲＴと発光素子１１２との間に接続される。保持容量Ｃｄの容量値は、保持容量Ｃｓの容量値の２倍以上１０倍以下であることが好ましい。図４では、駆動トランジスタＤＲＴとして、Ｐ型トランジスタを用いる場合を例示している。
【００３７】
本実施形態に係る表示装置１００は、リセット期間（Ｒｅｓｅｔ）、オフセットキャンセル期間（ＯＣ）、書き込み期間（ＶｓｉｇＰ）、そして発光期間（Ｅｍｉｓｓｉｏｎ）の４つの期間を含んで駆動される。
【００３８】
図４は、画素回路１０４の回路平面図である。発光素子１１２のアノード電極は画素回路１０４に接続され、カソード電極は第２電源ＰＶＤＤに接続される。このような発光素子１１２は、画素回路１０４から供給される電流量に対応して所定の輝度の光を発生する。ここで、第２電源ＰＶＤＤの電圧は、第１電源ＰＶＳＳの電圧より低い電圧に設定される。なお、スイッチング素子ＳＧ、ＥＧ、ＢＧは、ｎ型でもｐ型でもよい。本明細書では簡単のためにｎタイプのみ記載する。
【００３９】
画素１０４の動作過程を図５のタイミングチャートに基づいて説明する。リセット期間Ｒｅｓｅｔにおいて、第２の走査信号線ＳＧｎに走査信号が供給されて、スイッチＳＧＳＷがターンオンされる。データ線ＶｄａｔａにはスイッチＶｓｉｇＳＷがオフ、スイッチＶｒｅｆＳＷがオンとなるために、初期化信号ＶｒｅｆＶが供給される。第３の走査信号線ＢＧｎに走査信号が供給されてスイッチＢＧＳＷがターンオンされ、第１の走査信号線ＥＧｎに走査信号が供給されてスイッチＥＧＳＷがターンオフされる。保持容量Ｃｄの電荷は０Ｖとなり、保持容量Ｃｓの電荷は引き抜かれる。この際、スイッチＥＧＳＷがターンオンされているので、発光素子１１２には電流が流れることが防がれる。このことで発光素子１１２がリセット期間Ｒｅｓｅｔにおいて発光することで光漏れが発生する不具合を避けることができる。
【００４０】
オフセットキャンセル期間ＯＣにおいて、第１の走査信号線ＥＧｎに走査信号が供給されてスイッチＥＧＳＷがターンオフされる以外は、リセット期間Ｒｅｓｅｔと同じ状態である。初期化信号の電圧は例えば６Ｖ程度とされ、駆動トランジスタＤＲＴの閾値電圧Ｖｔｈよりも高い電圧が駆動トランジスタＤＲＴのゲートソース間に印加される状態となるので、駆動トランジスタＤＲＴを介して発光素子１１２に電流が流れる。その結果保持容量Ｃｓには閾値電圧Ｖｔｈが保持される。
【００４１】
書き込み期間ＶｓｉｇＰにおいては、データ線ＶｄａｔａにはスイッチＶｓｉｇＳＷがオン、スイッチＶｒｅｆＳＷがオフとなるために、映像信号ＶｓｉｇＶが供給される。第１の走査信号線ＥＧｎに走査信号が供給されてスイッチＥＧＳＷがターンオフされる。それ以外はオフセットキャンセル期間ＯＣと同じ状態である。その結果保持容量Ｃｓには映像信号ＶｓｉｇＶが供給されるために、以下の式１に示される電圧が保持される。
【００４２】
【数１】
2017090485.tif 000003
（ここで、Ｖｔｈは閾値電圧Ｖｔｈの電圧値、ＶｒｅｆＶは初期化信号ＶｒｅｆＶの電圧値、ＶｓｉｇＶは映像信号ＶｓｉｇＶの電圧値、Ｃｄは容量素子Ｃｄの容量値、Ｃｓは容量素子Ｃｓの容量値である。）
【００４３】
発光期間Ｅｍｉｓｓｉｏｎにおいては、第２の走査信号線ＳＧｎに走査信号が供給されて、スイッチＳＧＳＷがターンオフされる。データ線ＶｄａｔａはスイッチＳＧＳＷがオフされる関係でどのような信号が来ても問題ないため特にケアされなくともよい。第３の走査信号線ＢＧｎに走査信号が供給されてスイッチＢＧＳＷがターンオンされ、第１の走査信号線ＥＧｎに走査信号が供給されてスイッチＥＧＳＷがターンオンされる。保持容量Ｃｓに式１に示されたような値の電圧値が、駆動トランジスタＤＲＴのゲートソース間に印加される。スイッチＢＧＳＷとスイッチＥＧＳＷがオンとなるために、第１電源ＰＶＤＤから駆動トランジスタＤＲＴを通して発光素子１１２を通って第２電源ＰＶＳＳに向かって電流が流れ、発光素子１１２が発光する。式１にあるように保持容量Ｃｓに閾値電圧Ｖｔｈの項に加えて、映像信号ＶｓｉｇＶの電圧値を含む項で示される電圧値が保持されるので、駆動トランジスタＤＲＴの閾値電圧Ｖｔｈに依存しないで、映像信号ＶｓｉｇＶの電圧値に依存した形で駆動トランジスタＤＲＴに流れる電流値が決められる。このことで、駆動トランジスタＤＲＴの閾値電圧Ｖｔｈに依存した発光ばらつきを低減することができる。さらに駆動トランジスタＤＲＴにｐチャネルＭＯＳを用いることで、キンク効果による発光バラツキを低減することができる。
【符号の説明】
【００４４】
１０                    第１基板
２０                    第２基板
３０                    シール材
５０                    端子領域
６０                    接続端子
１００                  表示装置
１０２                  表示領域
１０４                  画素
１０６                  信号線駆動回路
１０８                  走査線駆動回路
１１２                  発光素子
１１８                  第１電源線
１２０                  第２電源線
Ｒｅｓｅｔ              リセット期間
ＯＣ                    オフセットキャンセル期間
Ｅｍｉｓｓｉｏｎ        発光期間
ＥＧ１〜ＥＧｎ、ＥＧ    第１の走査信号線
ＥＧＳＷ                スイッチ
ＳＧ１〜ＳＧｎ、ＳＧ    第２の走査信号線
ＳＧＳＷ                スイッチ
ＢＧ１〜ＢＧｎ、ＢＧ    第３の走査信号線
ＢＧＳＷ                スイッチ
Ｃｄ、Ｃｓ              保持容量
ＤＲＴ                  駆動トランジスタ
Ｖｄａｔａ              データ線
Ｖｓｉｇ                映像信号
Ｖｒｅｆ                初期化信号
Ｖｔｈ                  閾値電圧
ＰＶＤＤ                第１電源
ＶＤＤ                  第１電源電位
ＰＶＳＳ                第２電源
ＶＳＳ                  第２電源電位
【図１】
2017090485.tif 000004
【図２】
2017090485.tif 000005
【図３】
2017090485.tif 000006
【図４】
2017090485.tif 000007
【図５】
2017090485.tif 000008