(57)【要約】【課題】画像に残像ムラが生じ難い構成、構造を有する光電変換素子を提供する。【解決手段】光電変換素子は、基板１１、基板１１上に形成された、第１導電型を有する第１半導体層３１、基板１１及び第１半導体層３１を覆い、底部に第１半導体層が露出した開口部１５を有する層間絶縁層１２，１３、層間絶縁層１２，１３上から開口部１５の底部に露出した第１半導体層３１上に亙り形成された第３半導体層３３、及び、第３半導体層３３上に形成され、第１導電型と逆の第２導電型を有する第２半導体層３２を備えており、第３半導体層３３は、第１導電型と第２導電型の間の導電型を有し、第２半導体層３２及び第３半導体層３３の端部には順テーパー状の斜面３５が形成されており、少なくとも順テーパー状の斜面３５には第２導電型を有する第４半導体層３４が形成されている。【選択図】  図１
2016134386.tif 000002
【特許請求の範囲】
【請求項１】
基板、
基板上に形成された、第１導電型を有する第１半導体層、
基板及び第１半導体層を覆い、底部に第１半導体層が露出した開口部を有する層間絶縁層、
層間絶縁層上から開口部の底部に露出した第１半導体層上に亙り形成された第３半導体層、及び、
第３半導体層上に形成され、第１導電型と逆の第２導電型を有する第２半導体層、
を備えており、
第３半導体層は、第１導電型と第２導電型の間の導電型を有し、
第２半導体層及び第３半導体層の端部には、順テーパー状の斜面が形成されており、
少なくとも順テーパー状の斜面には、第２導電型を有する第４半導体層が形成されている光電変換素子。
【請求項２】
基板、
基板を覆い、底部に基板が露出した開口部を有する層間絶縁層、
層間絶縁層上から開口部の底部に露出した基板上に亙り形成された第１半導体層、
第１半導体層を覆う第３半導体層、及び、
第３半導体層上に形成され、第１導電型と逆の第２導電型を有する第２半導体層、
を備えており、
第３半導体層は、第１導電型と第２導電型の間の導電型を有し、
第２半導体層及び第３半導体層の端部には、順テーパー状の斜面が形成されており、
少なくとも順テーパー状の斜面には、第２導電型を有する第４半導体層が形成されている光電変換素子。
【請求項３】
第４半導体層は、少なくとも順テーパー状の斜面を覆っている請求項１又は請求項２に記載の光電変換素子。
【請求項４】
第４半導体層は、順テーパー状の斜面を構成する第２半導体層の表層部分及び第３半導体層の表層部分に形成されている請求項１又は請求項２に記載の光電変換素子。
【請求項５】
第１導電型はｐ型又はｎ型であり、
第２導電型はｎ型又はｐ型であり、
第３半導体層の導電型はｉ型である請求項１又は請求項２に記載の光電変換素子。
【請求項６】
第１半導体層は多結晶シリコンから成り、
第２半導体層及び第３半導体層は多結晶シリコン又は非晶質シリコンから成る請求項１に記載の光電変換素子。
【請求項７】
第１半導体層は非晶質シリコンから成り、
第２半導体層及び第３半導体層は多結晶シリコン又は非晶質シリコンから成る請求項２に記載の光電変換素子。
【請求項８】
請求項１乃至請求項７の光電変換素子が、第１の方向、及び、第１の方向とは異なる第２の方向に、２次元マトリクス状に配列されて成る撮像装置。
【請求項９】
光電変換素子の光入射側には、入射するエネルギー線を光電変換素子の感度領域の波長に変換する波長変換体が備えられている請求項８に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、光電変換素子、及び、係る光電変換素子を用いた撮像装置に関する。
【背景技術】
【０００２】
α線、β線、γ線、Ｘ線に代表される放射線を波長変換体で光電変換素子の感度域に波長変換して放射線に基づく情報を読み取る撮像装置が、例えば、特開２０１１−０１４７５２から公知である。この特許公開公報に開示された光電変換素子は、
第１の半導体層、
第１の半導体層と逆導電型の第２の半導体層、及び、
第１の半導体層及び第２の半導体層の各導電型の間の導電型から成り、第１の半導体層と第２の半導体層との間に介在する第３の半導体層、
を含む。そして、第１の半導体層と第３の半導体層との間に形成された絶縁層、及び、第２の半導体層の面積よりも小さい面積で絶縁層に形成されたコンタクトホールを更に含み、第１の半導体層と第３の半導体層とは、コンタクトホールを介して接している（図８Ａ参照）。あるいは又、第１の半導体層は、そのエッジが第２の半導体層のエッジよりも内側になるように形成されている（図８Ｂ参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−０１４７５２
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、この特許公開公報に開示された光電変換素子にあっては、第３の半導体層及び第２の半導体層をパターニングするとき、屡々、第３の半導体層及び第２の半導体層の端部に順テーパー状の斜面が形成され、第３の半導体層の端部が第２の半導体層で覆われない状態となる（図８Ａ、図８Ｂを参照）。そして、このような状態になると、第２の半導体層への電圧の印加によって形成される電界が第３の半導体層の端部に十分に端部に達せず、第３の半導体層の端部において発生したキャリアが第２の半導体層に達するまでに時間を要する。その結果、残像特性が悪化し、撮像装置によって短時間の間に複数の画像を撮像したとき、画像に残像ムラが生じる。
【０００５】
従って、本開示の目的は、画像に残像ムラが生じ難い構成、構造を有する光電変換素子、及び、係る光電変換素子を用いた撮像装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記の目的を達成するための本開示の第１の態様に係る光電変換素子は、
基板、
基板上に形成された、第１導電型を有する第１半導体層、
基板及び第１半導体層を覆い、底部に第１半導体層が露出した開口部を有する層間絶縁層、
層間絶縁層上から開口部の底部に露出した第１半導体層上に亙り形成された第３半導体層、及び、
第３半導体層上に形成され、第１導電型と逆の第２導電型を有する第２半導体層、
を備えており、
第３半導体層は、第１導電型と第２導電型の間の導電型を有し、
第２半導体層及び第３半導体層の端部には、順テーパー状の斜面が形成されており、
少なくとも順テーパー状の斜面には、第２導電型を有する第４半導体層が形成されている。
【０００７】
上記の目的を達成するための本開示の第２の態様に係る光電変換素子は、
基板、
基板を覆い、底部に基板が露出した開口部を有する層間絶縁層、
層間絶縁層上から開口部の底部に露出した基板上に亙り形成された第１半導体層、
第１半導体層を覆う第３半導体層、及び、
第３半導体層上に形成され、第１導電型と逆の第２導電型を有する第２半導体層、
を備えており、
第３半導体層は、第１導電型と第２導電型の間の導電型を有し、
第２半導体層及び第３半導体層の端部には、順テーパー状の斜面が形成されており、
少なくとも順テーパー状の斜面には、第２導電型を有する第４半導体層が形成されている。
【０００８】
上記の目的を達成するための本開示の撮像装置は、本開示の第１の態様あるいは第２の態様に係る光電変換素子が、第１の方向、及び、第１の方向とは異なる第２の方向に、２次元マトリクス状に配列されて成る。
【発明の効果】
【０００９】
本開示の第１の態様及び第２の態様に係る光電変換素子において、少なくとも順テーパー状の斜面に第２導電型を有する第４半導体層が形成されているので、第２半導体層への電圧の印加によって形成される電界内に第３半導体層の端部が確実に含まれる結果、第３の半導体層の端部において発生したキャリアが直ちに第２半導体層に達する。それ故、残像特性が悪化し、撮像装置によって短時間の間に複数の画像を撮像したとき、画像に残像ムラが生じるといった問題の発生を確実に抑制することができる。尚、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また、付加的な効果があってもよい。
【図面の簡単な説明】
【００１０】
【図１】図１Ａ及び図１Ｂは、それぞれ、実施例１及び実施例２の光電変換素子の模式的な一部端面図である。
【図２】図２Ａ及び図２Ｂは、それぞれ、実施例３及び実施例４の光電変換素子の模式的な一部端面図である。
【図３】図３Ａ及び図３Ｂは、実施例１の光電変換素子の製造方法を説明するための基板等の模式的な一部端面図である。
【図４】図４は、図３Ｂに引き続き、実施例１の光電変換素子の製造方法を説明するための基板等の模式的な一部端面図である。
【図５】図５は、本開示の撮像装置のシステム構成の概略を示すシステム構成図である。
【図６】図６は、１つの光電変換素子から成る単位画素の回路構成の一例を示す回路図である。
【図７】図７は、パッシブ型の画素回路構成の一例を示す回路図である。
【図８】図８Ａ及び図８Ｂは、従来の光電変換素子の模式的な一部端面図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の第１の態様〜第２の態様に係る光電変換素子及び本開示の撮像装置、全般に関する説明
２．実施例１（本開示の第１の態様に係る光電変換素子、第１の構成の光電変換素子及び本開示の撮像装置）
３．実施例２（本開示の第１の態様に係る光電変換素子、第２の構成の光電変換素子及び本開示の撮像装置）
４．実施例３（本開示の第２の態様に係る光電変換素子、第１の構成の光電変換素子及び本開示の撮像装置）
５．実施例４（本開示の第２の態様に係る光電変換素子、第２の構成の光電変換素子及び本開示の撮像装置）
６．実施例５（撮像装置のシステム構成）
７．その他
【００１２】
〈本開示の第１の態様〜第２の態様に係る光電変換素子及び本開示の撮像装置、全般に関する説明〉
本開示の第１の態様あるいは第２の態様に係る光電変換素子、本開示の撮像装置を構成する本開示の第１の態様あるいは第２の態様に係る光電変換素子（以下、これらの光電変換素子を総称して、『本開示の光電変換素子等』と呼ぶ場合がある）において、第４半導体層は、少なくとも順テーパー状の斜面を覆っている構成とすることができる。尚、このような本開示の光電変換素子等を、便宜上、『第１の構成の光電変換素子』と呼ぶ場合がある。具体的には、第１の構成の光電変換素子にあっては、第２半導体層及び第３半導体層の端部、並びに、第２半導体層を覆うように、第４半導体層を形成（成膜）すればよいし、あるいは、第２半導体層の延在部から第４半導体層を構成し、このような第４半導体層によって第３半導体層の端部を覆えばよい。あるいは又、本開示の光電変換素子等において、第４半導体層は、順テーパー状の斜面を構成する第２半導体層の表層部分及び第３半導体層の表層部分に形成されている構成とすることができる。尚、このような本開示の光電変換素子等を、便宜上、『第２の構成の光電変換素子』と呼ぶ場合がある。具体的には、第２の構成の光電変換素子にあっては、第２半導体層及び第３半導体層の端部に第２導電型を有する不純物をイオン注入することで、第２半導体層の表層部分及び第３半導体層の表層部分に第４半導体層（イオン注入領域）を形成することができる。
【００１３】
上記の好ましい構成を含む本開示の光電変換素子等において、
第１導電型はｐ型又はｎ型であり、
第２導電型はｎ型又はｐ型であり、
第３半導体層の導電型はｉ型である形態とすることができる。即ち、第１半導体層／第３半導体層／第２半導体層によって、ＰＩＮ（Positive Intrinsic Negative）フォトダイオードを構成することができる。
【００１４】
更には、以上に説明した各種の好ましい構成、形態を含む本開示の第１の態様に係る光電変換素子において、限定するものではないが、第１半導体層は多結晶シリコンから成り、第２半導体層及び第３半導体層は多結晶シリコン又は非晶質シリコンから成る形態とすることができる。第１半導体層を多結晶シリコンから構成することで、十分に低抵抗な半導体層を得ることができ、撮像装置内での光電変換素子において得られる信号電荷のバラツキをより小さくすることができる。また、以上に説明した各種の好ましい構成、形態を含む本開示の第２の態様に係る光電変換素子において、限定するものではないが、第１半導体層は非晶質シリコンから成り、第２半導体層及び第３半導体層は多結晶シリコン又は非晶質シリコンから成る形態とすることができる。
【００１５】
また、以上に説明した各種の好ましい構成、形態を含む本開示の撮像装置において、光電変換素子の光入射側には、入射するエネルギー線を光電変換素子の感度領域の波長に変換する波長変換体が備えられている形態とすることができる。
【００１６】
更には、以上に説明した各種の好ましい構成、形態を含む本開示の撮像装置にあっては、第２の方向に沿って、光電変換素子と光電変換素子との間に、第２半導体層から第３半導体層を経由して層間絶縁層に至る分離溝が形成されている形態とすることができ、この場合、第１の方向に沿って、第２半導体層及び第３半導体層は、隣接する光電変換素子の間で連続して形成されている形態とすることができ、更には、第１の方向に沿って隣接する光電変換素子の間には遮光層が形成されている形態とすることができる。更には、以上に説明した各種の好ましい構成、形態を含む本開示の撮像装置において、各光電変換素子は、ソースフォロワ型の読出し用トランジスタに接続されている形態とすることができる。即ち、光電変換素子によって得られた信号電荷は、ソースフォロワ型の読出し用トランジスタのゲート電極に入力され、ソースフォロワ型の読出し用トランジスタは、信号電荷に応じた電気信号を出力する。
【００１７】
以上に説明した各種の好ましい構成、形態を含む本開示の光電変換素子における基板として、各種ガラス基板や、表面に絶縁膜が形成された各種ガラス基板、石英基板、表面に絶縁膜が形成された石英基板、シリコン半導体基板、表面に絶縁膜が形成されたシリコン半導体基板、ステンレス鋼等の各種合金や各種金属から成る金属基板；ポリメチルメタクリレート（ポリメタクリル酸メチル，ＰＭＭＡ）やポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）、ポリエーテルスルホン（ＰＥＳ）、ポリイミド、ポリカーボネート（ＰＣ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）に例示される有機ポリマー（高分子材料から構成された可撓性を有するプラスチック・フィルムやプラスチック・シート、プラスチック基板といった高分子材料の形態を有する）を挙げることができる。
【００１８】
また、層間絶縁層を構成する材料として、ＳｉＯX、ＳｉＮY、ＳｉＯXＮY、ＳＯＧ（Spin On Glass）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＮＳＧ、ＬＴＯ（Low Temperature Oxide、低温ＣＶＤ−ＳｉＯ2）、ＳｉＯＦ、ＳｉＣ、低融点ガラス、ガラスペースト、酸化チタン（ＴｉＯ2）、酸化タンタル（Ｔａ2Ｏ5）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化マグネシウム（ＭｇＯ）、酸化クロム（ＣｒＯx）、酸化ジルコニウム（ＺｒＯ2）、酸化ニオブ（Ｎｂ2Ｏ5）、酸化スズ（ＳｎＯ2）、酸化バナジウム（ＶＯx）といった無機絶縁材料；ポリイミド系樹脂、エポキシ系樹脂、アクリル系樹脂、有機ＳＯＧ、フッ素系樹脂といった有機絶縁材料（例えば、フルオロカーボン、アモルファス・テトラフルオロエチレン、ポリアリールエーテル、フッ化アリールエーテル、フッ化ポリイミド、パリレン、ベンゾシクロブテン、アモルファス・カーボン、シクロパーフルオロカーボンポリマー、フッ化フラーレン）を例示することができる。層間絶縁層の形成方法として、各種ＣＶＤ法、各種塗布法、スパッタリング法や真空蒸着法等の各種ＰＶＤ法、スクリーン印刷法、メッキ法、電着法、浸漬法等の公知のプロセスを挙げることができる。
【００１９】
本開示の撮像装置として、具体的には、α線、β線、γ線、Ｘ線に代表される放射線に基づく画像を撮像するための放射線撮像装置（放射線読取装置あるいはＸ線平面検出器，Flat Panel Detector とも呼ばれる）を挙げることができ、この場合、前述した波長変換体として、具体的には、放射線の入射により蛍光（シンチレーション光）を発する物質の総称であるシンチレーター（scintillator）から成るシンチレーター層あるいは蛍光体材料から成る蛍光体材料層を挙げることができる。シンチレーターあるいは蛍光体材料として、アントラセン、スチルベンといった有機物、有機発光物質が含有されたプラスチック材料、ヨウ化セシウム（ＣｓＩ）、タリウム活性化ヨウ化セシウム（ＣｓＩ：Ｔｌ）、ナトリウム活性化ヨウ化セシウム（ＣｓＩ：Ｎａ）、ケイ酸ガドリニウム、Ｃｅ添加のケイ酸ガドリニウム、ゲルマニウム酸ビスマス、Ｇｄ2Ｏ2Ｓ：Ｔｂ、ケイ酸ルテチウム、Ｃｅ添加のケイ酸ルテチウム、タリウム活性化ヨウ化ナトリウム（ＮａＩ：Ｔｌ）、フッ化セリウム、フッ化カルシウム、タングステン酸鉛、タングステン酸カルシウム、タングステン酸カドミウム、フッ化バリウム、フッ化鉛、ＺｎＳ：Ａｇ、ユーロピウム活性化ヨウ化リチウム、コランダム、（Ｇｄ，Ｍ，Ｅｕ）2Ｏ3を例示することができる。ここで、「Ｍ」は希土類元素である。電磁波（例えば、具体的には、Ｘ線）は、例えば、３００ｎｍ乃至８００ｎｍの紫外線、可視光、赤外線に変換される。波長変換体（シンチレーター層、蛍光体材料層）を通過して光電変換素子に入射する光を光電変換素子に集光させるためのレンズが備えられていてもよい。
【００２０】
第２半導体層や第４半導体層を覆うように、全面に、所謂平坦化膜を形成してもよいし、全面に絶縁材料層（例えば、ＳｉＯX膜やＳｉＮY膜、ＳｉＯX膜／ＳｉＮY膜の積層膜）を形成し、その上に平坦化膜を形成してもよい。また、第２半導体層や第４半導体層に接続されたＩＴＯ等から成る透明導電材料層を形成してもよい。平坦化膜の上に保護膜（例えば、ＳｉＮYから成る）を形成し、その上に波長変換体（シンチレーター層、蛍光体材料層）を形成してもよい。第１半導体層は、例えば、基板上に形成された薄膜トランジスタのゲート電極に接続されている。光電変換素子において、第１半導体層あるいは第２半導体層であってカソードを構成する半導体層に、例えば３ボルト乃至１０ボルト程度の基準電位を印加することで、入射光の光量に応じた電荷量の信号電荷を得ることができる。
【００２１】
本開示の撮像装置は、光電変換素子が、第１の方向、及び、第１の方向とは異なる第２の方向に、Ｍ×Ｎ個の２次元マトリクス状に配列されて成るが、ここで、（Ｍ，Ｎ）の値として、（４０９６，４０９６）、（３０７２，３０７２）、（２０４８，２０４８）を例示することができる。また、撮像装置（あるいは、後述する画素アレイ部）の外形寸法として、４３ｃｍ×４３ｃｍ、３２ｃｍ×３２ｃｍ、２７ｃｍ×２２ｃｍ、２１ｃｍ×２１ｃｍを例示することができる。
【実施例１】
【００２２】
実施例１は、本開示の第１の態様に係る光電変換素子、第１の構成の光電変換素子、及び、係る光電変換素子を備えた撮像装置に関する。実施例１の光電変換素子の模式的な一部端面図を図１Ａに示す。
【００２３】
実施例１あるいは後述する実施例２の光電変換素子は、
基板１１、
基板１１上に形成された、第１導電型を有する第１半導体層３１、
基板１１及び第１半導体層３１を覆い、底部に第１半導体層３１が露出した開口部１５を有する層間絶縁層１２，１３、
層間絶縁層１２，１３上から開口部１５の底部に露出した第１半導体層３１上に亙り形成された第３半導体層３３、及び、
第３半導体層３３上に形成され、第１導電型と逆の第２導電型を有する第２半導体層３２、
を備えており、
第３半導体層３３は、第１導電型と第２導電型の間の導電型を有し、
第２半導体層３２及び第３半導体層３３の端部には、順テーパー状の斜面３５が形成されている。
【００２４】
そして、実施例１あるいは後述する実施例２の光電変換素子において、少なくとも順テーパー状の斜面３５には、第２導電型を有する第４半導体層３４，３７が形成されている。実施例１の光電変換素子にあっては、具体的には、第４半導体層３４は、少なくとも順テーパー状の斜面３５を覆っている。より具体的には、第２半導体層３２及び第３半導体層３３の端部、並びに、第２半導体層３２を覆うように、第４半導体層３４が形成（成膜）されている。
【００２５】
ここで、実施例１あるいは後述する実施例２〜実施例４において、具体的には、第１導電型はｐ型（より具体的には、ｐ+）であり、第２導電型はｎ型（より具体的にはｎ+）であり、第３半導体層３３の導電型はｉ型である。即ち、第１半導体層３１／第３半導体層３３／第２半導体層３２によって、ＰＩＮフォトダイオードが構成される。また、実施例１あるいは後述する実施例２において、第１半導体層３１は多結晶シリコン（ポリシリコン）から成り、実施例１あるいは後述する実施例２〜実施例４において、第２半導体層３２、第３半導体層３３は非晶質シリコン（アモルファスシリコン）から成る。更には、実施例１あるいは後述する実施例３において、第４半導体層３４は非晶質シリコン（アモルファスシリコン）から成る。半導体層を構成するシリコン層にゲルマニウムや炭素等の材料を導入して、分光感度を変えてもよい。第１導電型をｎ型とし、第２導電型をｐ型とすることもできる。ところで、後述するリセットトランジスタ１１２（図６参照）によるリセット動作後にも微弱な電流が流れることに起因して第１半導体層３１に電荷が蓄積され、この電荷に応じて第１半導体層３１から取り出される電流に基づく画像が残像となる虞がある。信号電荷を収集・蓄積する蓄積層として機能する第１半導体層３１の導電型をｐ型とすることで、リセット動作後の残像を、第１半導体層３１の導電型をｎ型とするよりも、一層減少させることができる。
【００２６】
実施例１あるいは後述する実施例２〜実施例４において、光電変換素子は、光電変換素子の作動を制御するための薄膜トランジスタ（ＴＦＴ）に接続されている。尚、図示した薄膜トランジスタによって、後述する読出し用トランジスタ１１３が構成される。具体的には、薄膜トランジスタは、ガラス基板から成る基板１１の上に形成されたゲート電極２１、ゲート電極２１及び基板１１を覆うゲート絶縁層２２、ゲート絶縁層２２の上に形成されたチャネル形成領域２４及びソース／ドレイン領域２５Ａ，２５Ｂを備えている。ゲート電極２１はＴｉ、Ａｌ、Ｍｏ、Ｗ、Ｃｒ等のいずれかから成る単層膜、あるいは、これらの内の２種類以上を積層した積層膜によって構成されている。尚、図示した例では、チャネル形成領域２４の上下にゲート電極２１を配置した構成としているが、チャネル形成領域２４の上方にゲート電極２１を配置した構成とすることもできるし、チャネル形成領域２４の下方にゲート電極２１を配置した構成とすることもできる。また、チャネル形成領域２４及びソース／ドレイン領域２５Ａ，２５Ｂは、ポリシリコン層２３によって構成されており、ソース／ドレイン領域２５Ａ，２５Ｂはｎ+−ポリシリコンから成る。リーク電流を低減するために、チャネル形成領域２４とソース／ドレイン領域２５Ａ，２５Ｂとの間にＬＤＤ（Lightly Doped Drain）を形成してもよい。層間絶縁層１２，１３（下層層間絶縁層１２及び上層層間絶縁層１３）は、それぞれ、例えば、ＳｉＮY及びＳｉＯXから成る。下層層間絶縁層１２上には、配線層１４Ａ、１４Ｂ，１４Ｃが形成されている。薄膜トランジスタを構成するゲート電極２１は、配線層１４Ａを介して第１半導体層３１に接続されている。第１半導体層３１は、ＰＩＮフォトダイオードで光電変換された信号電荷を読み出す電極を兼ねている。薄膜トランジスタを構成するソース／ドレイン領域２５Ａ，２５Ｂは、配線層１４Ｂ，１４Ｃを介して回路（後述する）に接続されている。
【００２７】
また、実施例１あるいは後述する実施例２の光電変換素子において、ゲート絶縁層２２の上には、ポリシリコン層２３によって構成された（具体的には、ｐ+ポリシリコン層から成る）第１半導体層３１が形成されている。
【００２８】
実施例１あるいは後述する実施例３において第４半導体層３４の上には、また、後述する実施例２あるいは後述する実施例４において第２半導体層３２の上には、電極として機能する透明導電材料層３６が形成されており、透明導電材料層３６は回路（後述する）に接続されている。即ち、透明導電材料層３６の上には、透明導電材料層３６に電圧を印加（供給）する電源配線層（図示せず）が、透明導電材料層３６を構成する材料よりも低抵抗の材料、例えば、Ｔｉ、Ａｌ、Ｍｏ、Ｗ、Ｃｒ等のいずれかから成る単層膜、あるいは、これらの内の２種類以上を積層した積層膜から形成されている。電源配線層は、光電変換素子を囲むようにメッシュ状に、後述する画素アレイ部１０２の全面に亙り形成されている。
【００２９】
実施例１あるいは後述する実施例２〜実施例４において、撮像装置は、実施例１あるいは後述する実施例２〜実施例４の光電変換素子が、第１の方向、及び、第１の方向とは異なる第２の方向に、２次元マトリクス状に配列されて成る。また、実施例１あるいは後述する実施例２〜実施例４において、光電変換素子の光入射側には、入射するエネルギー線を光電変換素子の感度領域の波長に変換する波長変換体が備えられている。即ち、実施例１〜実施例４の撮像装置（Ｘ線平面検出器，ＦＰＤ）における光電変換素子にあっては、第２半導体層３２や第４半導体層３４，３７は、有機材料（有機絶縁材料）やスピンオングラス材料等から成る平坦化膜によって覆われており、平坦化膜の上には、例えばＳｉＮYから成る保護膜が形成されており、保護膜の上に波長変換体（シンチレーター層あるいは蛍光体材料層）が形成されている。但し、これらの平坦化膜、保護膜及び波長変換体の図示は省略している。例えば、Ｘ線発生装置（図示せず）から放射されたＸ線は、生体等の被検体（図示せず）を透過した後、波長変換体に入射する。波長変換体において、入射Ｘ線は光信号に変換される。そして、光電変換素子によって、光信号の強弱は電荷の大小を表す電気信号に変換され、電気信号は各種トランジスタを介して後述するアンプ１２１に送出される。
【００３０】
以下、実施例１の光電変換素子の製造方法の概略を説明する。
【００３１】
［工程−１００］
先ず、基板１１の上に、周知の方法に基づき、ゲート電極２１、ゲート絶縁層２２、チャネル形成領域２４、ソース／ドレイン領域２５Ａ，２５Ｂを有する薄膜トランジスタを形成する。また、ゲート絶縁層２２上に第１半導体層３１を形成する。
【００３２】
［工程−１１０］
その後、周知の方法に基づき全面に下層層間絶縁層１２を形成（成膜）した後、下層層間絶縁層１２上に、第１半導体層３１とゲート電極２１とを接続する配線層１４Ａ、ソース／ドレイン領域２５Ａ，２５Ｂに接続された配線層１４Ｂ，１４Ｃを形成する。そして、全面に上層層間絶縁層１３を形成（成膜）した後、フォトリソグラフィ技術及びエッチング技術に基づき、底部に第１半導体層３１が露出した開口部１５を層間絶縁層１２，１３に設ける。その後、層間絶縁層１２，１３上から開口部１５の底部に露出した第１半導体層３１上に亙り第３半導体層３３（厚さ０．６μｍ）を形成し、更に、第３半導体層３３上に第２半導体層３２（厚さ２５ｎｍ）を形成する。こうして、図３Ａに示す状態を得ることができる。
【００３３】
［工程−１２０］
その後、第３半導体層３３及び第２半導体層３２をパターニングするためのレジスト層３８を周知の方法で形成し、レジスト層３８をエッチング用マスクとして用いて第２半導体層３２及び第３半導体層３３をエッチングした後（図４参照）、レジスト層３８を除去する。第２半導体層３２及び第３半導体層３３の端部には、順テーパー状の斜面３５が形成される。即ち、第２半導体層３２の縁部の基板１１への射影像は、第３半導体層３３の基板１１への射影像に含まれる。
【００３４】
［工程−１３０］
その後、全面に第４半導体層３４（厚さ２５ｎｍ）を形成し、次いで、周知の方法に基づき第４半導体層３４をパターニングし、更に、第４半導体層３４の上に透明導電材料層３６を形成することで、図１Ａに示した実施例１の光電変換素子を得ることができる。
【００３５】
こうして、入射光又は入射エネルギーにより励起された電荷を収集する光電変換素子（具体的には、ＰＩＮフォトダイオード）が形成され、透明導電材料層３６及び電源配線層を介して基準電位Ｖxrefが印加されることによって光電変換が行われる。この光電変換によって発生した電荷は、第１半導体層３１を蓄積層として収集され、第１半導体層３１から電流として読み出され、例えば、後述するソースフォロワ型の読出し用トランジスタ１１３のゲート電極２１に電圧として印加される。
【００３６】
実施例１あるいは後述する実施例２〜実施例４の光電変換素子にあっては、少なくとも順テーパー状の斜面に第２導電型を有する第４半導体層が形成されているので、第２半導体層への電圧の印加によって形成される電界内に第３半導体層の端部が確実に含まれ、第３の半導体層の端部において発生したキャリアが直ちに第２半導体層に達する。その結果、残像特性が悪化し、撮像装置によって短時間の間に複数の画像を撮像したとき、画像に残像ムラが生じるといった問題の発生を確実に抑制することができる。それ故、複数の画像の合成を容易に行うことができるし、動画を得ることが可能となる。また、例えば、Ｘ線の被曝量の低減を図ることができる。
【００３７】
光電変換素子にＸ線を照射したときに得られる信号量をＬ1、光電変換素子にＸ線を照射する前の暗電流をＤ0、光電変換素子にＸ線を照射した後の暗電流をＤ1としたとき、残像特性は、
（Ｄ1−Ｄ0）／（Ｌ1−Ｄ0）
で表すことができる。尚、暗電流Ｄ0は、光電変換素子にＸ線を照射した後、充分に時間が経過した後の暗電流の値であり、Ｘ線照射の影響が無くなったときの暗電流である。一方、暗電流Ｄ1は、光電変換素子にＸ線を照射した後の第１撮像フレームにおける信号値である。実施例１の光電変換素子にあっては、残像特性の値は約２％であった。一方、図８Ａに示した構成の光電変換素子（比較例の光電変換素子）にあっては、残像特性の値は約４％であった。即ち、実施例１の光電変換素子にあっては、比較例の光電変換素子に比べて、残像特性が約２倍向上していることが判った。
【実施例２】
【００３８】
実施例２は、実施例１の変形であるが、第２の構成の光電変換素子に関する。実施例２の光電変換素子の模式的な一部端面図を図１Ｂに示す。
【００３９】
実施例２の光電変換素子において、第４半導体層３７は、順テーパー状の斜面３５を構成する第２半導体層３２の表層部分及び第３半導体層３３の表層部分に形成されている。具体的には、実施例２の光電変換素子にあっては、第２半導体層３２及び第３半導体層３３の端部に第２導電型を有する不純物（具体的には、例えば、リンやヒ素）をイオン注入することで、第２半導体層３２の表層部分及び第３半導体層３３の表層部分に第４半導体層（イオン注入領域）３７を形成する。即ち、図４に示した状態において、レジスト層３８によって覆われておらず、露出した第２半導体層３２及び第３半導体層３３の端部に第２導電型を有する不純物をイオン注入した後、活性化処理を行えばよい。第２半導体層３２の厚さを５０ｎｍ、第３半導体層３３の厚さを０．６μｍとした。
【００４０】
以上の点を除き、実施例２の光電変換素子、撮像装置は、実施例１において説明した光電変換素子、撮像装置と同様の構成、構造とすることができるので、詳細な説明は省略する。
【実施例３】
【００４１】
実施例３は、本開示の第２の態様に係る光電変換素子、第１の構成の光電変換素子、及び、係る光電変換素子を備えた撮像装置に関する。実施例３の光電変換素子の模式的な一部端面図を図２Ａに示す。
【００４２】
実施例３あるいは後述する実施例４の光電変換素子は、
基板１１、
基板１１を覆い、底部に基板１１が露出した開口部１５を有する層間絶縁層１２，１３、
層間絶縁層１２，１３上から開口部１５の底部に露出した基板１１上に亙り形成された第１半導体層３１、
第１半導体層３１を覆う第３半導体層３３、及び、
第３半導体層３３上に形成され、第１導電型と逆の第２導電型を有する第２半導体層３２、
を備えており、
第３半導体層３３は、第１導電型と第２導電型の間の導電型を有し、
第２半導体層３２及び第３半導体層３３の端部には、順テーパー状の斜面３５が形成されている。
【００４３】
そして、実施例３あるいは後述する実施例４の光電変換素子において、少なくとも順テーパー状の斜面３５には、第２導電型を有する第４半導体層３４，３７が形成されている。実施例３にあっては、具体的には、実施例１と同様に、第４半導体層３４は、少なくとも順テーパー状の斜面３５を覆っている。より具体的には、第２半導体層３２及び第３半導体層３３の端部、並びに、第２半導体層３２を覆うように、第４半導体層３４が形成（成膜）されている。尚、第１半導体層３１は、具体的には、非晶質シリコン層、より具体的には、ｐ+非晶質シリコン層（アモルファスシリコン層）から成る。
【００４４】
また、実施例３あるいは後述する実施例４の光電変換素子において、ゲート絶縁層２２の上にはｐ+ポリシリコン層１６が形成されており、薄膜トランジスタを構成するゲート電極２１は、配線層１４Ａ及びｐ+ポリシリコン層１６を介して第１半導体層３１に接続されている。即ち、第１半導体層３１は、層間絶縁層１２，１３上から開口部１５の底部に露出した基板１１上に亙り形成されているが、具体的には、層間絶縁層１２，１３上から開口部１５の底部に露出したｐ+ポリシリコン層１６上に亙り形成されている。ｐ+ポリシリコン層１６は、ＰＩＮフォトダイオードで光電変換された信号電荷を読み出す電極に相当する。層間絶縁層１２，１３上における第１半導体層３１の端部は第３半導体層３３によって覆われている。
【００４５】
以下、実施例３の光電変換素子の製造方法の概略を説明する。
【００４６】
［工程−３００］
先ず、基板１１の上に、周知の方法に基づき、ゲート電極２１、ゲート絶縁層２２、チャネル形成領域２４、ソース／ドレイン領域２５Ａ，２５Ｂを有する薄膜トランジスタを形成する。また、ゲート絶縁層２２上にｐ+ポリシリコン層１６を形成する。
【００４７】
［工程−３１０］
その後、周知の方法に基づき、全面に下層層間絶縁層１２を形成（成膜）した後、下層層間絶縁層１２上に、ｐ+ポリシリコン層１６とゲート電極２１とを接続する配線層１４Ａ、ソース／ドレイン領域２５Ａ，２５Ｂに接続された配線層１４Ｂ，１４Ｃを形成する。そして、全面に上層層間絶縁層１３を形成（成膜）した後、フォトリソグラフィ技術及びエッチング技術に基づき、底部にｐ+ポリシリコン層１６が露出した開口部１５を層間絶縁層１２，１３に設ける。その後、層間絶縁層１２，１３上から底部に露出したｐ+ポリシリコン層１６上に亙り第１半導体層３１を形成し、第１半導体層３１をパターニングする。次いで、全面に第３半導体層３３を形成し、更に、第３半導体層３３上に第２半導体層３２を形成する。
【００４８】
［工程−３２０］
その後、第３半導体層３３及び第２半導体層３２をパターニングするためのレジスト層を周知の方法で形成し、レジスト層をエッチング用マスクとして用いて第２半導体層３２及び第３半導体層３３をエッチングした後、レジスト層を除去する。第２半導体層３２及び第３半導体層３３の端部には、順テーパー状の斜面３５が形成される。
【００４９】
［工程−３３０］
その後、全面に第４半導体層３４を形成し、次いで、周知の方法に基づき第４半導体層３４をパターニングし、更に、第２半導体層３２の上に透明導電材料層３６を形成することで、図２Ａに示した実施例３の光電変換素子を得ることができる。
【００５０】
以上の点を除き、実施例３の光電変換素子、撮像装置は、実施例１において説明した光電変換素子、撮像装置と同様の構成、構造とすることができるので、詳細な説明は省略する。
【実施例４】
【００５１】
実施例４は、実施例３の変形であるが、第２の構成の光電変換素子に関する。実施例４の光電変換素子の模式的な一部端面図を図２Ｂに示す。
【００５２】
実施例２と同様に、実施例４の光電変換素子において、第４半導体層３７は、順テーパー状の斜面３５を構成する第２半導体層３２の表層部分及び第３半導体層３３の表層部分に形成されている。具体的には、実施例４の光電変換素子にあっては、第２半導体層３２及び第３半導体層３３の端部に第２導電型を有する不純物（具体的には、例えば、リンやヒ素）をイオン注入することで、第２半導体層３２の表層部分及び第３半導体層３３の表層部分に第４半導体層（イオン注入領域）３７を形成する。即ち、図４に示した状態において、レジスト層３８によって覆われておらず、露出した第２半導体層３２及び第３半導体層３３の端部に第２導電型を有する不純物をイオン注入した後、活性化処理を行えばよい。
【００５３】
以上の点を除き、実施例４の光電変換素子、撮像装置は、実施例３、実施例２において説明した光電変換素子、撮像装置と同様の構成、構造とすることができるので、詳細な説明は省略する。
【実施例５】
【００５４】
実施例５においては、実施例１〜実施例４において説明した光電変換素子を備えた撮像装置のシステム構成を説明する。ここで、本開示の撮像装置のシステム構成の概略を示すシステム構成図を図５に示し、１つの光電変換素子から成る単位画素の回路構成の一例を示す回路図を図６に示す。
【００５５】
撮像装置１００は画素アレイ部１０２及び周辺回路部を備えており、画素アレイ部１０２及び周辺回路部は基板１１上に形成されている。周辺回路部は、例えば、行走査部（垂直駆動部）１０３、水平選択部１０４、列走査部（水平駆動部）１０５、及び、システム制御部１０６を備えている。
【００５６】
画素アレイ部１０２には、入射光の光量に応じた電荷量の光電荷を発生して内部に蓄積する実施例１〜実施例４の光電変換素子を有する単位画素が、第１の方向、及び、第１の方向とは異なる第２の方向に、２次元マトリクス状に配置されている。
【００５７】
画素アレイ部１０２には、更に、画素行毎に画素駆動線１０７が第１の方向（行方向）に沿って設けられており、画素列毎に垂直信号線１０８が第２の方向（列方向）に沿って設けられている。画素駆動線１０７は、単位画素から信号を読み出す駆動を行う駆動信号を伝送する。画素駆動線１０７の一端は、行走査部１０３の各行に対応した出力端に接続されている。
【００５８】
行走査部１０３は、シフトレジスタやアドレスデコーダ等によって構成されており、画素アレイ部１０２の各単位画素を、例えば行単位で駆動する画素駆動部である。行走査部１０３によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線１０８の各々を介して水平選択部１０４に送出される。水平選択部１０４は、垂直信号線１０８毎に設けられたアンプや水平選択スイッチ等によって構成されている。列走査部１０５は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部１０４の各水平選択スイッチを走査しつつ、順次、駆動する。列走査部１０５による選択走査によって、垂直信号線１０８の各々を介して伝送された各単位画素の信号が、順次、水平信号線１０９に出力され、水平信号線１０９を介して基板１１の外部へ出力される。尚、水平選択部１０４、列走査部１０５及び水平信号線１０９から成る回路部分は、基板１１上に形成された回路若しくは外部制御ＩＣあるいはその両方を併用して構成される。
【００５９】
システム制御部１０６は、基板１１の外部から与えられるクロックや、動作モードを指示するデータ等を受け取り、また、撮像装置１００の内部情報等のデータを出力する。システム制御部１０６は、更に、各種のタイミング信号を生成するタイミングジェネレータを有しており、タイミングジェネレータで生成された各種のタイミング信号に基づき、行走査部１０３、水平選択部１０４及び列走査部１０５等の周辺回路部の駆動・制御を行う。
【００６０】
単位画素１１０は、実施例１〜実施例４において説明した光電変換素子１１１、リセットトランジスタ１１２、読出し用トランジスタ１１３、及び、行選択用トランジスタ１１４を有する。単位画素１１０に対して、画素駆動線１０７として例えば２本の配線、具体的には行選択線１０７Ａ及びリセット制御線１０７Ｂが画素行毎に設けられている。
【００６１】
リセットトランジスタ１１２、読出し用トランジスタ１１３及び行選択用トランジスタ１１４は、例えば、ｎチャネル型の電界効果トランジスタから構成されている。但し、リセットトランジスタ１１２、読出し用トランジスタ１１３及び行選択用トランジスタ１１４の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００６２】
光電変換素子１１１は、上述したとおり、ＰＩＮフォトダイオードから構成されており、カソードに相当する半導体層（具体的には、第２半導体層３２）に、例えば３ボルト乃至１０ボルト程度の基準電位Ｖxrefが印加されることで、入射光の光量に応じた電荷量の信号電荷を発生する。第１半導体層３１は光電変換素子１１１のアノードに相当し、第１半導体層３１は蓄積ノードＮＤとしても機能する。蓄積ノードＮＤには容量成分１１５が存在し、光電変換素子１１１で発生した信号電荷は蓄積ノードＮＤに蓄積される。
【００６３】
リセットトランジスタ１１２は、参照電位Ｖrefが与えられる端子１１６と蓄積ノードＮＤとの間に接続されており、例えば−５ボルト〜５ボルトの振幅のリセット信号Ｖrstに応答して導通状態となることによって、蓄積ノードＮＤの電位を参照電位Ｖrefにリセットする。
【００６４】
読出し用トランジスタ１１３は、ゲート電極２１が蓄積ノードＮＤ（第１半導体層３１）に、一方のソース／ドレイン領域２５Ａが電源ＶDDに、それぞれ、接続されており、光電変換素子１１１で発生した信号電荷をゲート電極２１で受け、この信号電荷に応じた信号電圧を出力する。
【００６５】
行選択用トランジスタ１１４は、読出し用トランジスタ１１３の他方のソース／ドレイン領域２５Ｂと垂直信号線１０８との間に接続されており、行走査信号Ｖreadに応答して導通状態となることによって、読出し用トランジスタ１１３から出力される信号を垂直信号線１０８に出力する。この行選択用トランジスタ１１４に関しては、読出し用トランジスタ１１３の一方のソース／ドレイン領域２５Ａと電源ＶDDとの間に配置する構成を採ることも可能である。
【００６６】
垂直信号線１０８の一端には定電流源１２０が接続されている。ここで、読出し用トランジスタ１１３と、行選択用トランジスタ１１４及び垂直信号線１０８を介して読出し用トランジスタ１１３の他方のソース／ドレイン領域２５Ｂに接続された定電流源１２０とによってソースフォロワ回路が形成されている。このソースフォロワ回路によれば、垂直信号線１０８に形成される容量が大きな場合でも高速の信号読み出しが可能になるというメリットがある。
【００６７】
ソースフォロワ型の読出し用トランジスタ１１３によって読み出された信号は、垂直信号線１０８を介して画素列毎に、水平選択部１０４の入力部を構成するアンプ１２１に入力される。
【００６８】
以上、本開示を好ましい実施例に基づき説明したが、本開示はこれらの実施例に限定するものではない。実施例において説明した光電変換素子、撮像装置の構成、構造、撮像装置のシステム構成、単位画素の回路構成は例示であり、適宜、変更することができるし、実施例の光電変換素子の製造方法も、適宜、変更することができる。実施例１あるいは実施例３の光電変換素子において、第２半導体層の延在部から第４半導体層を構成し、このような第４半導体層によって第３半導体層の端部を覆ってもよい。
【００６９】
画素回路は、図６に示したようなアクティブ型に限定されず、図７に示すように、パッシブ型の画素回路構成を採用することもできる。即ち、単位画素１３０は、実施例１〜実施例４において説明した光電変換素子１１１、及び、例えば、ｎチャネル型の電界効果トランジスタ（ＴＦＴ）から構成された読出し用トランジスタ１３３を有する。単位画素１３０に、信号線ＤＴＬ、バイアス線ＢＳＬ及びゲート線ＧＴＬが接続されている。光電変換素子１１１は、上述したとおり、ＰＩＮフォトダイオードから構成されている。第２半導体層３２は光電変換素子１１１のアノードに相当し、ｐ+アモルファスシリコン層から成り、第１半導体層３１は光電変換素子１１１のカソードに相当し、ｎ+ポリシリコン層又はｎ+アモルファスシリコン層から成る。第１半導体層３１は、読出し用トランジスタ１３３の一方のソース／ドレイン領域に接続されている。読出し用トランジスタ１３３の他方のソース／ドレイン領域は信号線ＤＴＬに接続されており、読出し用トランジスタ１３３のゲート電極はゲート線ＧＴＬに接続されている。第１半導体層３１は蓄積ノードＮＤとしても機能する。蓄積ノードＮＤには容量成分が存在し、光電変換素子１１１で発生した信号電荷は蓄積ノードＮＤに蓄積される。そして、読出し用トランジスタ１３３がゲート線ＧＴＬからのリセット信号に応答して導通状態となることによって、蓄積ノードＮＤの電位が、信号線ＤＴＬを介してリセットされる。また、アノードに相当する半導体層（具体的には、第２半導体層３２）に、バイアス線ＢＳＬからバイアス電圧が印加されることで、入射光の光量に応じた電荷量の信号電荷を発生する。そして、読出し用トランジスタ１３３がゲート線ＧＴＬからの読出し信号に応答して導通状態となることによって、信号電荷に応じた信号電圧が信号線ＤＴＬに出力される。
【００７０】
単位画素を駆動する行走査部１０３を含む周辺回路部を、画素アレイ部１０２と同じ基板１１上に設ける構成を採用する代わりに、周辺回路部を基板１１の外部に設ける構成を採用することも可能である。但し、例えば行走査部１０３を基板１１上に設ける構成を採用すれば、基板１１の外部に設けた複数の駆動用ＩＣからタイミング制御を行う場合に発生する駆動用ＩＣ間の同期バラツキが発生しなくなるため、駆動用ＩＣ間の同期制御系やその調整作業が不要になる。また、複数の駆動用ＩＣと基板１１とを接続する作業が不要となるため、大幅なコストダウンが可能となる。更には、ハンディタイプの放射線撮像装置とすることができるし、移動時の振動等による故障の可能性が減り、信頼性を大幅に向上させることが可能となる。また、複数の駆動用ＩＣと基板１１とをフレキシブルケーブル等によって接続する場合に比べて、撮像装置の小型化が可能となる。
【００７１】
尚、本開示は、以下のような構成を取ることもできる。
［Ａ０１］《光電変換素子：第１の態様》
基板、
基板上に形成された、第１導電型を有する第１半導体層、
基板及び第１半導体層を覆い、底部に第１半導体層が露出した開口部を有する層間絶縁層、
層間絶縁層上から開口部の底部に露出した第１半導体層上に亙り形成された第３半導体層、及び、
第３半導体層上に形成され、第１導電型と逆の第２導電型を有する第２半導体層、
を備えており、
第３半導体層は、第１導電型と第２導電型の間の導電型を有し、
第２半導体層及び第３半導体層の端部には、順テーパー状の斜面が形成されており、
少なくとも順テーパー状の斜面には、第２導電型を有する第４半導体層が形成されている光電変換素子。
［Ａ０２］《光電変換素子：第２の態様》
基板、
基板を覆い、底部に基板が露出した開口部を有する層間絶縁層、
層間絶縁層上から開口部の底部に露出した基板上に亙り形成された第１半導体層、
第１半導体層を覆う第３半導体層、及び、
第３半導体層上に形成され、第１導電型と逆の第２導電型を有する第２半導体層、
を備えており、
第３半導体層は、第１導電型と第２導電型の間の導電型を有し、
第２半導体層及び第３半導体層の端部には、順テーパー状の斜面が形成されており、
少なくとも順テーパー状の斜面には、第２導電型を有する第４半導体層が形成されている光電変換素子。
［Ａ０３］《光電変換素子：第１の構成》
第４半導体層は、少なくとも順テーパー状の斜面を覆っている［Ａ０１］又は［Ａ０２］に記載の光電変換素子。
［Ａ０４］《光電変換素子：第２の構成》
第４半導体層は、順テーパー状の斜面を構成する第２半導体層の表層部分及び第３半導体層の表層部分に形成されている［Ａ０１］又は［Ａ０２］に記載の光電変換素子。
［Ａ０５］第１導電型はｐ型又はｎ型であり、
第２導電型はｎ型又はｐ型であり、
第３半導体層の導電型はｉ型である［Ａ０１］乃至［Ａ０４］のいずれか１項に記載の光電変換素子。
［Ａ０６］第１半導体層は多結晶シリコンから成り、
第２半導体層及び第３半導体層は多結晶シリコン又は非晶質シリコンから成る［Ａ０１］、及び、［Ａ０１］を引用する［Ａ０３］乃至［Ａ０５］のいずれか１項に記載の光電変換素子。
［Ａ０７］第１半導体層は非晶質シリコンから成り、
第２半導体層及び第３半導体層は多結晶シリコン又は非晶質シリコンから成る［Ａ０２］、及び、［Ａ０２］を引用する［Ａ０３］乃至［Ａ０５］のいずれか１項に記載の光電変換素子。
［Ｂ０１］《撮像装置》
［Ａ０１］乃至［Ａ０７］の光電変換素子が、第１の方向、及び、第１の方向とは異なる第２の方向に、２次元マトリクス状に配列されて成る撮像装置。
［Ｂ０２］光電変換素子の光入射側には、入射するエネルギー線を光電変換素子の感度領域の波長に変換する波長変換体が備えられている［Ｂ０１］に記載の撮像装置。
【符号の説明】
【００７２】
１１・・・基板、１２，１３・・・層間絶縁層、１４Ａ，１４Ｂ，１４Ｃ・・・配線層、１５・・・開口部、１６・・・ｐ+ポリシリコン層、２１・・・ゲート電極、２２・・・ゲート絶縁層、２３・・・ポリシリコン層、２４・・・チャネル形成領域、２５Ａ，２５Ｂ・・・ソース／ドレイン領域、３１・・・第１半導体層、３２・・・第２半導体層、３３・・・第３半導体層、３４・・・第４半導体層、３５・・・順テーパー状の斜面、３６・・・透明導電材料層、３７・・・第４半導体層（イオン注入領域）、３８・・・レジスト層、１００・・・撮像装置、１０２・・・画素アレイ部、１０３・・・行走査部（垂直駆動部）、１０４・・・水平選択部、１０５・・・列走査部（水平駆動部）、１０６・・・システム制御部、１０７・・・画素駆動線、１０７Ａ・・・行選択線、１０７Ｂ・・・リセット制御線、１０８・・・垂直信号線、１０９・・・水平信号線、１１０・・・単位画素、１１１・・・光電変換素子、１１２・・・リセットトランジスタ、１１３・・・読出し用トランジスタ、１１４・・・行選択用トランジスタ、１１５・・・容量成分、１１６・・・端子、１２０・・・定電流源、１２１・・・アンプ、ＮＤ・・・蓄積ノード
【図１】
2016134386.tif 000003
【図２】
2016134386.tif 000004
【図３】
2016134386.tif 000005
【図４】
2016134386.tif 000006
【図５】
2016134386.tif 000007
【図６】
2016134386.tif 000008
【図７】
2016134386.tif 000009
【図８】
2016134386.tif 000010