(57)【要約】【課題】  切削時にサイズが大きい絶縁体の切削屑を発生させることなく、側面が絶縁膜によって覆われている半導体装置を製造する技術を提供する。【解決手段】  半導体装置の製造方法であって、分割工程と側面絶縁膜形成工程を有する。分割工程では、上部電極と下部電極を有する半導体ウエハを切削することによって、前記半導体ウエハを、各々が前記上部電極と前記下部電極を備える複数の半導体チップに分割する。側面絶縁膜形成工程では、前記分割工程と同時、または、前記分割工程の後に、前記各半導体チップの側面に側面絶縁膜を形成する。【選択図】図６
2017079315.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
上部電極と下部電極を有する半導体ウエハを切削することによって、前記半導体ウエハを、各々が前記上部電極と前記下部電極を備える複数の半導体チップに分割する分割工程と、
前記分割工程と同時、または、前記分割工程の後に、前記各半導体チップの側面に側面絶縁膜を形成する側面絶縁膜形成工程、
を有する製造方法。
【請求項２】
前記分割工程と同時に前記側面絶縁膜形成工程が実施され、
同時に実行される前記分割工程と前記側面絶縁膜形成工程では、金属酸化物により構成されている砥粒を含むダイシングブレードによって前記半導体ウエハを切削することで、前記半導体チップの前記側面を酸化させて前記側面絶縁膜を形成する、
請求項１の製造方法。
【請求項３】
前記分割工程の後に前記側面絶縁膜形成工程が実施され、
前記側面絶縁膜形成工程では、プラズマアッシングによって前記半導体チップの前記側面を酸化させて前記側面絶縁膜を形成する、
請求項１の製造方法。
【請求項４】
前記分割工程よりも前に、前記分割工程で切削される部分の周辺の前記半導体ウエハの上面に、上面絶縁膜を形成する上面絶縁膜形成工程をさらに有する請求項１〜３のいずれか一項の製造方法。
【請求項５】
半導体装置であって、
半導体基板と、
前記半導体基板の上面に配置されている上部電極と、
前記半導体基板の下面に配置されている下部電極と、
前記上部電極の周囲の前記半導体基板の前記上面を覆っている上面絶縁膜と、
前記半導体基板の側面を覆っており、前記上面絶縁膜と接続されている側面絶縁膜、
を有しており、
前記上面絶縁膜と前記側面絶縁膜の組成が異なる半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置とその製造方法に関する。
【背景技術】
【０００２】
半導体基板の上面に配置されている上部電極と、半導体基板の下面に配置されている下部電極を有し、上部電極と下部電極の間に電流を流すことが可能な縦型の半導体装置（例えば、縦型ダイオードや縦型スイッチング素子）が知られている。このような半導体装置がオフしているときに、上部電極と下部電極の間に高い電圧が印加されると、半導体基板の内部ではなく半導体基板の表面に沿って、上部電極と下部電極の間に電流が流れる場合がある。このような現象は、沿面放電と呼ばれる。
【０００３】
特許文献１に、沿面放電を防止するために、半導体基板の側面に絶縁膜を備える半導体装置が開示されている。半導体基板の側面を絶縁膜によって覆うことで、側面に沿って電流が流れ難くなり、沿面放電が抑制される。この半導体装置は、以下のようにして製造される。まず、半導体ウエハの上面に、ダイシングラインに沿って溝を形成する。次に、溝の内部にＳＯＧを充填して熱処理することによって溝の内部に絶縁体（ＳｉＯ２）を形成する。次に、ダイシングライン（つまり、上記の溝）に沿って半導体ウエハを切削して、半導体ウエハを複数の半導体チップに分割する。つまり、半導体層（溝の底面と半導体ウエハの裏面の間に存在する半導体層）を溝の内部の絶縁体と共に切削して、半導体ウエハを複数の半導体チップに分割する。このとき、溝の中心線に沿って、溝の幅（すなわち、絶縁体の幅）よりも狭い部分を切削する。すると、分割された半導体チップの側面に絶縁体（絶縁膜）が残る。このため、側面に絶縁膜を備える半導体装置を製造することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２６７０３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したように、特許文献１の分割工程では、半導体層と絶縁体とが同時に切削されるので、半導体層の切削屑と絶縁体の切削屑が発生する。半導体層は硬いため、その切削屑のサイズは小さい。これに対し、絶縁体は半導体層に比べて柔らかいため、その切削屑のサイズは大きい。このため、分割工程においてサイズが異なる切削屑が発生する。このように、サイズが異なる切削屑が発生すると、その後の洗浄工程で半導体チップの表面から全ての切削屑を除去することが困難となる。このため、半導体装置の歩留まりが低下するという問題がある。
【０００６】
なお、半導体層と絶縁体を同時に切削する場合でも、絶縁体の厚みが薄ければ、絶縁体の切削屑のサイズが小さくなり、上記の問題は生じない。しかしながら、特許文献１では、溝の内部深くまで絶縁体充填され、分割工程では溝の深さ方向全体で絶縁体が切削される。つまり、絶縁体の厚い部分が切削される。このため、特許文献１の製造方法では、サイズが大きい絶縁体の切削屑が発生し、上記の問題が生じる。
【０００７】
したがって、本明細書では、切削時にサイズが大きい絶縁体の切削屑を発生させることなく、側面が絶縁膜によって覆われている半導体装置を製造する技術を提供する。
【課題を解決するための手段】
【０００８】
本明細書が開示する半導体装置の製造方法は、分割工程と側面絶縁膜形成工程を有する。前記分割工程では、上部電極と下部電極を有する半導体ウエハを切削することによって、前記半導体ウエハを、各々が前記上部電極と前記下部電極を備える複数の半導体チップに分割する。前記側面絶縁膜形成工程では、前記分割工程と同時、または、前記分割工程の後に、前記各半導体チップの側面に側面絶縁膜を形成する。
【０００９】
この製造方法では、分割工程（すなわち、半導体ウエハの切削）と同時、または、その後に側面絶縁膜形成工程を実施する。分割工程において厚い絶縁体を切削しないので、分割工程においてサイズが大きい絶縁体の切削屑が発生しない。このため、分割工程後に、切削屑を容易に除去することができる。したがって、この製造方法によれば、高い歩留まりで半導体装置を製造することができる。また、この製造方法では、側面絶縁膜形成工程で半導体チップの側面に側面絶縁膜を形成するので、側面が側面絶縁膜に覆われた半導体装置を製造することができる。したがって、この製造方法によって製造された半導体装置では、沿面放電が生じ難い。
【００１０】
また、特許文献１の半導体装置では、上面絶縁膜と側面絶縁膜が同時に形成されるので、これらが同一の組成を有している。これに対し、本明細書が開示する半導体装置は、以下の構成を有する。
【００１１】
本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の上面に配置されている上部電極と、前記半導体基板の下面に配置されている下部電極と、前記上部電極の周囲の前記半導体基板の前記上面を覆っている上面絶縁膜と、前記半導体基板の側面を覆っているとともに前記上面絶縁膜と接続されている側面絶縁膜を有している。前記上面絶縁膜と前記側面絶縁膜の組成が異なる。
【００１２】
この半導体装置では、上面絶縁膜と側面絶縁膜の組成が異なる。上面絶縁膜と側面絶縁膜を別工程で形成すれば、上面絶縁膜と側面絶縁膜の組成を異ならせることが可能である。上面絶縁膜と側面絶縁膜の組成を異ならせることで、それぞれの膜の特性を最適化することができる。
【図面の簡単な説明】
【００１３】
【図１】ショットキーバリアダイオード（ＳＢＤ）１０の縦断面図。
【図２】半導体ウエハ３０の平面図。
【図３】分割工程前の半導体ウエハ３０の縦断面図。
【図４】実施例１の分割工程の説明図。
【図５】実施例１の分割工程の説明図。
【図６】実施例１の分割工程後の各半導体チップ３６の縦断面図。
【図７】実施例２の分割工程後の各半導体チップ３６の縦断面図。
【図８】変形例の各半導体チップ３６の縦断面図。
【図９】変形例のＳＢＤの縦断面図。
【発明を実施するための形態】
【実施例１】
【００１４】
図１は、実施例１の製造方法によって製造されるショットキーバリアダイオード（以下、ＳＢＤという）１０の縦断面図を示している。ＳＢＤ１０は、ＳｉＣ（炭化シリコン）からなる半導体基板１２を有している。
【００１５】
半導体基板１２の上面１２ａには、アノード電極２０と上面絶縁膜２２が配置されている。
【００１６】
上面絶縁膜２２は、上面１２ａの外周部を覆っている。上面絶縁膜２２は、ＳｉＯ２（すなわち、酸化膜）によって構成されている。より詳細には、上面絶縁膜２２は、ＴＥＯＳ膜である。上面絶縁膜２２の厚みは、約１μｍである。
【００１７】
アノード電極２０は、上面１２ａの中央部を覆っている。また、アノード電極２０は、上面絶縁膜２２の端部も覆っている。アノード電極２０は、半導体基板１２の上面１２ａに、Ｔｉ層とＡｌＳｉ層をこの順で積層した積層構造を備えている。
【００１８】
半導体基板１２の下面１２ｂには、カソード電極２６が配置されている。カソード電極２６は、下面１２ｂの全域を覆っている。カソード電極２６は、半導体基板１２の下面１２ｂに、Ｎｉ層、Ｔｉ層、Ｎｉ層及びＡｕ層をこの順で積層した積層構造を備えている。
【００１９】
半導体基板１２の側面１２ｃには、側面絶縁膜２４が配置されている。側面絶縁膜２４は、側面１２ｃの全域を覆っている。側面絶縁膜２４は、炭素を含むＳｉＯ２によって構成されている。側面絶縁膜２４は、半導体基板１２（ＳｉＣ）を酸化させることによって形成された酸化膜である。したがって、側面絶縁膜２４は炭素を含んでおり、この点で上面絶縁膜２２とは組成が異なる。
【００２０】
半導体基板１２は、その内部に、ドリフト層１６、カソード層１８及び外周ｐ型領域１４を有している。ドリフト層１６は、半導体基板１２の上面１２ａ側の領域に配置されている。ドリフト層１６は、ｎ型不純物濃度が低いｎ型領域である。ドリフト層１６のｎ型不純物濃度は、約１×１０１６ｃｍ−３である。ドリフト層１６は、アノード電極２０に対してショットキー接触している。ドリフト層１６の厚みは、約１３μｍである。カソード層１８は、半導体基板１２の下面１２ｂ側の領域に配置されている。カソード層１８は、ドリフト層１６に下側から接している。カソード層１８は、ドリフト層１６よりもｎ型不純物濃度が高いｎ型領域である。カソード層１８のｎ型不純物濃度は、約１×１０１９ｃｍ−３である。カソード層１８は、カソード電極２６に対してオーミック接触している。カソード層１８の厚みは、約３５０μｍである。外周ｐ型領域１４は、アノード電極２０と半導体基板１２とのコンタクト領域の外周端部に形成されている。外周ｐ型領域１４のｐ型不純物濃度は、約１×１０１９ｃｍ−３である。外周ｐ型領域１４は、アノード電極２０に対してオーミック接触している。外周ｐ型領域１４は、ドリフト層１６に接している。外周ｐ型領域１４の厚み（上下方向の寸法）は、約０．８μｍである。
【００２１】
アノード電極２０の電位がカソード電極２６の電位よりも高い場合には、アノード電極２０から、ドリフト層１６とカソード層１８を介して、カソード電極２６へ電流が流れる。カソード電極２６の電位がアノード電極２０の電位よりも高い場合には、アノード電極２０とドリフト層１６の間のショットキー界面が障壁となり、ＳＢＤ１０には電流が流れない。また、カソード電極２６の電位がアノード電極２０の電位に対して極端に高い場合には、沿面放電が生じる場合がある。つまり、ＳＢＤ１０の内部ではなく、ＳＢＤ１０の表面に沿ってカソード電極２６からアノード電極２０に電流が流れる場合がある。しかしながら、ＳＢＤ１０では、半導体基板１２の側面１２ｃが側面絶縁膜２４に覆われているとともに、半導体基板１２の上面１２ａの外周部が上面絶縁膜２２に覆われている。つまり、沿面放電の経路全体が絶縁膜２２、２４によって覆われている。このため、ＳＢＤ１０では、沿面放電が生じ難い。
【００２２】
次に、実施例１の製造方法について説明する。ＳＢＤ１０は、図２に示す半導体ウエハ３０から製造される。加工前の半導体ウエハ３０は、その全体がカソード層１８に相当するｎ型半導体層によって構成されている。なお、図２の破線によって囲まれた四角形の領域３２は、ＳＢＤ１０が形成される領域（以下、素子領域３２という）である。また、素子領域３２に隣接する領域３４は、後の分割工程において切削される領域（以下、ダイシング領域３４という）である。
【００２３】
半導体ウエハ３０に対して各種の加工を行うことで、図３に示すように、素子領域３２内にＳＢＤ１０の構造を形成する。より具体的には、まず、エピタキシャル成長によって、カソード層１８上にＳｉＣからなるドリフト層１６を成長させる。次に、ドリフト層１６に対して選択的にｐ型不純物を注入することによって、外周ｐ型領域１４を形成する。次に、半導体ウエハ３０の上面全域に、ＴＥＯＳ（Tetraethyl orthosilicate）を用いて上面絶縁膜２２を形成する。つまり、上面絶縁膜２２は、素子領域３２内だけでなくダイシング領域３４内にも形成される。次に、各素子領域３２の中央部の位置において、上面絶縁膜２２に開口部を形成する。次に、開口部内に、アノード電極２０を形成する。次に、半導体ウエハ３０の下面全域に、カソード電極２６を形成する。なお、以下では、図３に示す構造全体（すなわち、半導体層１４、１６、１８、上面絶縁膜２２、アノード電極２０及びカソード電極２６を含む構造）を、半導体ウエハ３０と呼ぶ。
【００２４】
次に、ダイシング工程を実施する。ダイシング工程では、図４、５に示すように、半導体ウエハ３０の下面（より詳細には、カソード電極２６の下面）に、支持テープ５０を貼り付ける。そして、ダイシングブレード４０によってダイシング領域３４内の半導体ウエハ３０を切削する。これによって、図６に示すように、半導体ウエハ３０を、複数の半導体チップ３６に分割する。半導体チップ３６が、上述したＳＢＤ１０である。以下、ダイシング工程について、詳しく説明する。
【００２５】
図４、５に示すように、ダイシングブレード４０は、金属酸化物（例えば、酸化クロム等）によって構成されている砥粒４２を含んでいる。ダイシングブレード４０は、回転しながら、図４の矢印に示すようにダイシング領域３４に沿って移動する。したがって、ダイシングブレード４０の外周面と半導体ウエハ３０の接触面では、ダイシングブレード４０によって半導体ウエハ３０が削られる。このため、半導体層１６、１８（すなわち、ＳｉＣ）の切削屑が発生する。ＳｉＣは硬いので、半導体層１６、１８の切削屑のサイズは小さい。また、半導体層１６、１８と同時に、上面絶縁膜２２とカソード電極２６も削られる。上面絶縁膜２２（ＳｉＯ２）とカソード電極２６（金属）は、半導体層１６、１８（ＳｉＣ）に比べて柔らかい。しかしながら、上面絶縁膜２２とカソード電極２６の厚みが薄いので、これらの切削屑のサイズも小さい。したがって、ダイシング工程では、サイズが大きい切削屑が発生しない。つまり、発生する切削屑のサイズが、小さいサイズで比較的均一となる。
【００２６】
また、図５に示すように、ダイシングブレード４０の側面と半導体ウエハ３０の接触面では、ダイシングブレード４０と半導体層１６、１８との摩擦熱によって、砥粒４２（金属酸化物）の酸素と半導体層１６、１８（ＳｉＣ）のシリコンとが反応する。これによって、半導体層１６、１８の側面（切削によって形成された側面）に、酸化膜（炭素を含むＳｉＯ２）が形成される。その結果、図５に示すように、半導体層１６、１８の側面に、側面絶縁膜２４が形成される。したがって、図６に示すように、半導体チップ３６の側面が、側面絶縁膜２４によって覆われる。側面絶縁膜２４は、上端部において上面絶縁膜２２と接続される。
【００２７】
その後、半導体チップ３６を洗浄して、半導体チップ３６の表面から切削屑を除去する。切削屑のサイズが小さいサイズで揃っているので、半導体チップ３６の表面から容易に切削屑を除去することができる。以上の工程によって、図１に示すＳＢＤ１０が完成する。
【００２８】
以上に説明したように、実施例１の製造方法によれば、半導体基板１２の側面１２ｃが側面絶縁膜２４によって覆われているＳＢＤ１０を製造することができる。すなわち、この製造方法によれば、沿面放電が生じ難いＳＢＤ１０を製造することができる。また、この製造方法では、ダイシング工程において、ダイシングブレード４０で厚みが厚い絶縁膜を切削することが無く、サイズが大きい切削屑が発生しない。ダイシング工程で発生する切削屑のサイズが小さいサイズで揃っているので、洗浄工程で半導体チップ３６の表面から切削屑を容易に除去することができる。したがって、この製造方法によれば、高い歩留まりでＳＢＤ１０を製造することができる。
【００２９】
また、実施例１の製造方法では、半導体ウエハ３０を切削する際に同時に側面絶縁膜２４が形成される。このため、極めて効率的にＳＢＤ１０を製造することができる。
【００３０】
実施例１の製造方法の構成要素と、請求項の製造方法の構成要素との関係について以下に説明する。実施例１のアノード電極２０は、請求項の上部電極の一例である。実施例１のカソード電極２６は、請求項の下部電極の一例である。実施例１のダイシング工程は、請求項の同時に実行される分割工程と側面絶縁膜形成工程の一例である。
【実施例２】
【００３１】
次に、実施例２の製造方法について説明する。実施例２の製造方法では、実施例１の製造方法と同様にして、図３に示す状態まで加工を行う。次に、実施例１の製造方法とは異なり、金属酸化物の砥粒４２を含まないダイシングブレード４０によって半導体ウエハ３０を切削する。このため、ダイシング工程中に側面絶縁膜２４が形成されない。図７に示すように、ダイシング工程直後の段階では、半導体チップ３６の側面に側面絶縁膜２４が形成されていない。ダイシング工程を実施したら、半導体チップ３６を洗浄して、半導体チップ３６の表面から切削屑を除去する。実施例２でも、実施例１と同様の理由により、ダイシング工程でサイズが大きい切削屑が発生しない。したがって、洗浄工程で容易に切削屑を除去することができる。
【００３２】
次に、プラズマアッシング工程を実施する。プラズマアッシング工程では、図７に示すように支持テープ５０に貼り付けられている状態の半導体チップ３６に対し、プラズマアッシングを行う。より詳細には、支持テープ５０に貼り付けられている状態の半導体チップ３６をチャンバ内に配置し、チャンバ内に酸素プラズマ（酸素を含むガスのプラズマ）を発生させる。半導体チップ３６が酸素プラズマに曝されることで、半導体チップ３６の側面（すなわち、半導体層１６、１８の側面）が酸化する。これによって、図６に示すように、半導体チップ３６の側面に側面絶縁膜２４が形成される。このため、実施例２の方法でも、図１に示すＳＢＤ１０を製造することができる。
【００３３】
以上に説明したように、実施例２の製造方法では、ダイシング工程において、ダイシングブレード４０で厚みが厚い絶縁膜を切削することが無く、サイズが大きい切削屑が発生しない。ダイシング工程で発生する切削屑のサイズが小さいサイズで揃っているので、洗浄工程で半導体チップ３６の表面から切削屑を容易に除去することができる。したがって、この製造方法によれば、高い歩留まりでＳＢＤ１０を製造することができる。また、実施例２の製造方法では、ダイシング工程後にプラズマアッシング工程を実施することによって、側面絶縁膜２４を形成する。実施例２の製造方法でも、沿面放電が生じ難いＳＢＤ１０を製造することができる。
【００３４】
また、実施例２の製造方法では、特許文献１とは異なり、側面絶縁膜を形成するための溝を形成する必要が無い。このため、特許文献１の製造方法に比べて、効率的に半導体装置を製造することができる。
【００３５】
なお、上述した実施例２の製造方法では、半導体チップ３６の側面全体が側面絶縁膜２４によって覆われた。しかしながら、必ずしも半導体チップ３６の側面全体が側面絶縁膜２４によって覆われる必要はなく、半導体チップ３６の側面の一部が側面絶縁膜２４によって覆われていてもよい。例えば、図８に示すように、半導体チップ３６の側面のうちの上側の部分が側面絶縁膜２４によって覆われ、当該側面のうちの下側の部分が側面絶縁膜２４によって覆われなくてもよい。プラズマアッシング時において、半導体チップ３６の間の間隔、半導体チップ３６の厚み、及び、チャンバ内での半導体チップ３６の配置によっては、半導体チップ３６の間の空間（すなわち、切削により形成された空間）の底部まで酸素プラズマが届かない場合がある。このため、図８のように、半導体チップ３６の側面のうちの下側の部分に、側面絶縁膜２４が形成されない場合がある。しかしながら、半導体チップ３６の側面の少なくとも一部に側面絶縁膜２４が形成されれば、側面絶縁膜２４が形成されていない場合に比べて、沿面放電は生じ難くなる。なお、図８に示すように、少なくともドリフト層１６の側面全域が側面絶縁膜２４で覆われていることが好ましい。ドリフト層１６の側面全域が側面絶縁膜２４で覆われていれば、図１の構成（すなわち、半導体チップ３６の側面全体が側面絶縁膜２４で覆われている構成）と略同程度に沿面放電を抑制することができる。
【００３６】
実施例２の製造方法の構成要素と、請求項の製造方法の構成要素との関係について以下に説明する。実施例２のアノード電極２０は、請求項の上部電極の一例である。実施例２のカソード電極２６は、請求項の下部電極の一例である。実施例２のダイシング工程は、請求項の側面絶縁膜形成工程の前に実施される分割工程の一例である。実施例２のプラズマアッシング工程は、請求項の分割工程の後に実施される側面絶縁膜形成工程の一例である。
【００３７】
なお、実施例１、２の製造方法では、側面絶縁膜２４と上面絶縁膜２２を別工程で形成するので、側面絶縁膜２４と上面絶縁膜２２の組成を異ならせることができる。また、側面絶縁膜２４と上面絶縁膜２２の厚みを独立して制御することができる。すなわち、側面絶縁膜２４と上面絶縁膜２２の組成と厚みを独立して最適化することができる。
【００３８】
なお、上述した実施例１、２において、図９に示すように、アノード電極２０の外周端部を覆うように、別の絶縁膜２８（例えば、ポリイミド膜）を配置してもよい。これによって、アノード電極２０からカソード電極２６に至る沿面放電の経路をより長くすることができる。したがって、沿面放電がより生じ難くなる。
【００３９】
また、上述した実施例１、２では、ＳＢＤの製造方法について説明した。しかしながら、本明細書に開示の技術は、半導体基板の上面に配置されている上部電極と、半導体基板の下面に配置されている下部電極を有する何れの半導体装置に対しても適用することができる。例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはｐｎダイオード等に対して本明細書に開示の技術を適用してもよい。また、ＲＣ−ＩＧＢＴ(Reverse Conducting-IGBT)やＲＢ−ＩＧＢＴ（Reverse-Blocking IGBT）等のように複数の素子を組み合わせて構成される半導体装置に対して本明細書に開示の技術を適用してもよい。
【００４０】
以上に説明した実施形態の好適な構成を以下に列記する。なお、以下に列記する構成は、いずれも独立して有用なものである。
【００４１】
本明細書が開示する一例の製造方法では、分割工程と同時に側面絶縁膜形成工程が実施される。同時に実行される分割工程と側面絶縁膜形成工程では、金属酸化物により構成されている砥粒を含むダイシングブレードによって半導体ウエハを切削することで、半導体チップの側面を酸化させて側面絶縁膜を形成する。
【００４２】
この製造方法によれば、分割工程と同時に側面絶縁膜形成工程を実施することができる。したがって、半導体装置を効率的に製造することができる。
【００４３】
本明細書が開示する一例の製造方法では、分割工程の後に側面絶縁膜形成工程が実施される。側面絶縁膜形成工程では、プラズマアッシングによって半導体チップの側面を酸化させて側面絶縁膜を形成する。
【００４４】
この製造方法でも、好適に側面絶縁膜を形成することができる。
【００４５】
本明細書が開示する一例の製造方法では、分割工程よりも前に、分割工程で切削される部分の周辺の半導体ウエハの上面に、上面絶縁膜を形成する上面絶縁膜形成工程をさらに有する。
【００４６】
この製造方法によれば、半導体チップの側面に加えて、半導体チップの上面（上部電極の周囲）も絶縁膜で覆うことができる。したがって、沿面放電がより生じ難くなる。
【００４７】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４８】
１０    ：ＳＢＤ
１２    ：半導体基板
１４    ：外周ｐ型領域
１６    ：ドリフト層
１８    ：カソード層
２０    ：アノード電極
２２    ：上面絶縁膜
２４    ：側面絶縁膜
２６    ：カソード電極
３０    ：半導体ウエハ
３２    ：素子領域
３４    ：ダイシング領域
３６    ：半導体チップ
４０    ：ダイシングブレード
４２    ：砥粒
５０    ：支持テープ
【図１】
2017079315.tif 000003
【図２】
2017079315.tif 000004
【図３】
2017079315.tif 000005
【図４】
2017079315.tif 000006
【図５】
2017079315.tif 000007
【図６】
2017079315.tif 000008
【図７】
2017079315.tif 000009
【図８】
2017079315.tif 000010
【図９】
2017079315.tif 000011