(57)【要約】【課題】貫通孔内部の基板と導電層との密着性の高いインターポーザを提供する。【解決手段】インターポーザは、貫通孔を持つ基板と、配線層用のエッチング液でエッチングが可能なシード層を介して基板上に配置された１層以上の配線層と、貫通孔の壁面に形成された金属で構成される密着層と、密着層上に形成される基板の両面側を導通可能な貫通電極とを含む。【選択図】図１
2016134392.tif 000002
【特許請求の範囲】
【請求項１】
貫通孔を持つ基板と、
配線層用のエッチング液でエッチングが可能なシード層を介して前記基板上に配置された１層以上の配線層と、
前記貫通孔の壁面に形成されたチタンで構成される密着層と、
前記密着層上に形成される前記基板の両面側を導通可能な貫通電極と、
前記貫通電極の端面に形成されたランドとを含む、インターポーザ。
【請求項２】
貫通孔を持つ基板と、
配線層用のエッチング液でエッチングが可能なシード層を介して前記基板上に配置された１層以上の配線層と、
前記貫通孔の壁面に形成されたクロムで構成される密着層と、
前記密着層上に形成される前記基板の両面側を導通可能な貫通電極と、
上記貫通電極の端面に形成されたランドとを含む、インターポーザ
【請求項３】
前記配線層と前記貫通電極とを形成する導電性材料は、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス錫鉛の少なくとも１つ、またはこれらの化合物の少なくとも１つ、またはこれらの金属粉と樹脂材料との混合物の少なくとも１つからなる、請求項１または２に記載のインターポーザ。
【請求項４】
前記貫通孔は、最大径が１５μｍ以上１００μｍ以下であり、深さが５０μｍ以上７００μｍ以下である、請求項１または２に記載のインターポーザ。
【請求項５】
前記基板は、厚みが５０μｍ以上７００μｍ以下のガラス基板である、請求項１〜４のいずれかに記載のインターポーザ。
【請求項６】
請求項１〜５のいずれかに記載のインターポーザに、半導体チップが固定された、半導体装置。
【請求項７】
基板を、表面がチタンで修飾された支持基板に固定する工程と、
前記基板に貫通孔を形成する貫通孔形成工程と、
前記貫通孔側壁にチタンで構成される密着層を形成する密着層形成工程と、
前記貫通孔に導電性材料を充填して貫通電極を形成する貫通電極形成工程と、
前記基板の表面上の導電層を選択的に除去する導電層除去工程とを含む、インターポーザの製造方法。
【請求項８】
基板を、表面がクロムで修飾された支持基板に固定する工程と、
前記基板に貫通孔を形成する貫通孔形成工程と、
前記貫通孔側壁にクロムで構成される密着層を形成する密着層形成工程と、
前記貫通孔に導電性材料を充填して貫通電極を形成する貫通電極形成工程と、
前記基板の表面上の導電層の一部を選択的に除去する導電層除去工程とを含む、インターポーザの製造方法。
【請求項９】
前記基板としてガラス基板を使用する、請求項７または８に記載のインターポーザの製造方法。
【請求項１０】
請求項７−９のいずれかに記載のインターポーザの製造方法で製造したインターポーザに半導体チップを固定する工程を含む、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターポーザ及びその製造方法とそのインターポーザを使用する半導体装置に関する技術である。
【背景技術】
【０００２】
ウェハープロセスで製造される各種のメモリー、ＣＭＯＳ、ＣＰＵ等の半導体素子は、電気的接続用の端子を有する。その接続用端子のピッチと、半導体素子と電気的な接続がなされるべきプリント配線板側の接続部のピッチとは、そのスケールが数倍から数十倍程度異なる。そのため、半導体素子とプリント基板を電気的に接続しようとする場合、インターポーザと称されるピッチ変換のための仲介用基板（半導体素子実装用基板）が使用される。一般に、インターポーザの一方の面に半導体素子が実装され、他方の面もしくは基板の周辺でプリント配線板との接続が行われる。
【０００３】
半導体素子をプリント配線板に実装するためのインターポーザは、従来、有機材料を用いた基板が使用されてきた。しかし、近年のスマートフォンに代表される急速な電子機器の発展により、半導体素子を縦に積層させたり、異なるタイプの半導体素子を同一基板上に並べて実装する、３次元又は２．５次元実装技術が不可欠となりつつある。前述の技術開発により、電子機器のさらなる高速化・大容量化・低消費電力化が実現可能と考えられている。一方で、半導体素子が高密度化するに従い、インターポーザにもより微細な配線を作りこむことが求められる。しかしながら、従来の有機基板では樹脂の吸湿や温度による伸縮が大きく、スケールを合わせた微細配線の形成が難しいという課題があった。
【０００４】
そこで、近年基板にシリコンやガラスを用いるインターポーザの開発に大きな注目が集まっている。これらの材料からなる基板は、吸湿や伸縮の影響を受けにくいため、微細配線の形成に有利となる。また内部に微細な貫通穴をあけ導電性物質を充填させる、ＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ  Ｖｉａ）やＴＧＶ（Ｔｈｒｏｕｇｈ−Ｇｌａｓｓ  Ｖｉａ）と呼ばれる貫通電極が形成できる。この貫通電極は、基板の表裏面の配線を最短距離で接続し、信号伝送速度の高速化など優れた電気特性を実現させる。さらには内部に配線を形成する構造のため、デバイスの小型化や高密度化にも有効な実装方法であるといえる。また貫通電極の採用により、多ピン並列接続が可能となるため、ＬＳＩ自体を高速化させる必要がなくなり、低消費電力化が実現できる。このような多数の利点が挙げられている。
【０００５】
両者を比較すると、シリコンインターポーザ（Ｓｉ−ＩＰ）はガラスインターポーザ（Ｇ−ＩＰ）よりもさらに微細加工性に優れ、配線・ＴＳＶ形成プロセスも既に確立されている。一方で、円形のシリコンウエハでしか扱えないためウエハ周辺部が使用できないことや、大型サイズで一括生産できないため、コストが高くなるという欠点を有する。Ｇ−ＩＰは、大型パネルでの一括処理が可能であり、またロール・ツー・ロール方式での生産方法も考えられるため大幅なコストダウンが可能となる。さらに放電やレーザー加工などで貫通穴を形成させるＴＧＶとは異なり、ＴＳＶはガスエッチングにより穴を掘っていくため、加工時間が長くなることや、ウエハ薄化工程を含むことなども、コスト高の要因となっている。
【０００６】
さらに電気特性の面では、Ｇ−ＩＰは基板自体がＳｉ−ＩＰと違って絶縁体のため、高速回路においても寄生素子発生の懸念がなく、より電気特性に優れている。そもそも基板にガラスを用いると絶縁膜を形成させる工程自体が必要ないため、絶縁信頼が高く、タクトも短い。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−６０１１９号公報
【特許文献２】特開２０１２−１５２０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以上のように、ガラス基板を用いると低コストにインターポーザを作ることができるが、課題として、微細配線やＴＧＶを形成させるプロセスが未だ確立されていないこと、また配線材料の主流である銅とガラスとの密着性が悪いことなどが挙げられる。
【０００９】
一般的に、ガラス基板への金属電極の形成においては、ガラスと金属電極との密着を向上させるために、ガラス表面に無機密着層を形成し、その上から電極形成している。（上記特許文献１参照）。ガラスへの密着性が良好な物質として、チタン、クロムなどが挙げられるが、クロムやチタンはウェットプロセスで形成することが困難であり、上記特許文献１で示されているようなドライプロセスではインターポーザの貫通孔の直径である１０μｍ〜２００μｍでは開口が狭く、貫通孔内部に密着層を形成することができない。
【００１０】
上記特許文献２のように貫通孔と貫通電極との密着性を向上させるために、樹脂を使用する試みもあるが、貫通孔の直径が狭いため、樹脂によって貫通孔が完全に充填されてしまい、貫通電極の形成ができないということが問題である。
【００１１】
本発明の目的は、貫通孔内部の基板と導電層との密着性の高いインターポーザを提供することである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の一態様は、貫通孔を持つ基板と、配線層用のエッチング液でエッチングが可能なシード層を介して基板上に配置された１層以上の配線層と、貫通孔の壁面に形成された金属で構成される密着層と、密着層上に形成される基板の両面側を導通可能な貫通電極と、貫通電極の端面に形成されたランドとを含む、インターポーザである。
【００１３】
また、本発明の他の態様は、上述のインターポーザに半導体チップが固定された、半導体装置である。
【００１４】
また、本発明の他の態様は、基板を、表面がチタンで修飾された支持基板に固定する工程と、基板に貫通孔を形成する貫通孔形成工程と、貫通孔側壁にチタンで構成される密着層を形成する密着層形成工程と、貫通孔に導電性材料を充填して貫通電極を形成する貫通電極形成工程と、基板の表面上の導電層を選択的に除去する導電層除去工程とを含むインターポーザの製造方法である。
【００１５】
また、本発明の他の態様は、上述のインターポーザの製造方法で製造したインターポーザに半導体チップを固定する工程を含む半導体装置の製造方法である。
【発明の効果】
【００１６】
基板の貫通孔内に対し、ガラスと密着性が良く、ウェットプロセスでは形成が困難な金属層を密着層として形成して構成された貫通電極と、銅配線層用のエッチングで溶解する密着層を介してガラス基板上に形成した表裏の配線層が電気的に接続される。これによれば、貫通電極の密着性を高めることができる。
【００１７】
従って本発明によれば、電気接続信頼性の高さと微細配線形成を両立したインターポーザを提供することができる。
【図面の簡単な説明】
【００１８】
【図１】第１の実施形態に係るインターポーザの構造を示す概略断面図
【図２】第１の実施形態に係るインターポーザの変形例の構造を示す概略断面図
【図３】第１の実施形態に係るインターポーザに半導体チップを実装した半導体装置の構造を示す概略断面図
【図４】第１の実施形態に係るインターポーザの形成方法を示すフローチャート
【図５】第１の実施形態に係るインターポーザの形成方法の工程を示す概略断面図
【図６】第２の実施形態に係るインターポーザの構造を示す概略断面図
【図７】第２の実施形態に係るインターポーザの形成方法を示すフローチャート
【図８】第２の実施形態に係るインターポーザの形成方法の工程を示す概略断面図
【図９】第２の実施形態に係るインターポーザに半導体チップを実装した半導体装置の構造を示す概略断面図
【図１０】第２の実施形態に係るインターポーザの変形例の構造を示す概略断面図
【発明を実施するための形態】
【００１９】
次に、本発明の実施形態について図面を参照して説明する。
【００２０】
本実施形態に係るインターポーザは、貫通孔を持つ基板と、配線層用のエッチング液でエッチングが可能なシード層を介して基板上に配置された１層以上の配線層と、貫通孔の壁面に形成されたチタンで構成される密着層と、密着層上に形成される基板の両面側を導通可能な貫通電極と、貫通電極の端面に形成されたランドとを含む。
【００２１】
また、本実施形態に係るインターポーザの製造方法は、基板を、表面が金属で修飾された支持基板に固定する工程と、基板に貫通孔を形成する貫通孔形成工程と、貫通孔側壁に金属で構成される密着層を形成する密着層形成工程と、貫通孔に導電性材料を充填して貫通電極を形成する貫通電極形成工程と、基板の表面上の導電層の一部を選択的に除去する導電層除去工程とを含む。また、このインターポーザの製造方法に加え、半導体チップを固定する工程を含んでもよい。
【００２２】
以下の説明では、基板にガラスを用いた場合を例にして説明をする。基板はガラス基板に限定されず、シリコン製などであっても良い。
（第１の実施形態）
【００２３】
図１は、第１の実施形態に係るインターポーザ１００の構造を示す概略断面図である。第１の実施形態に係るインターポーザ１００は、図１に示すように、貫通孔１３を持つガラス基板１１と、ガラス基板１１の表面に形成されたシード層１４と、シード層１４上に形成された配線層２３と、貫通孔１３に形成された密着層１６と、密着層１６上に形成された貫通電極２０と、を備える。
【００２４】
配線層２３は貫通電極２０によって電気的に接続される。
配線層２３と貫通電極２０を形成する導電性材料とは、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス錫鉛の少なくとも１つ、またはこれらの化合物の少なくとも１つ、またはこれらの金属粉と樹脂材料との混合物の少なくとも１つから構成すればよい。貫通電極２０についても同様である。
後述する絶縁樹脂層３０及び埋込樹脂２２は、エポキシ／フェノール、ポリイミド、シクロオレフィン、ＰＢＯのいずれか、もしくはこれらの複合材料からなり、線膨張係数が３０以上４０以下であるようにすればよい。
貫通孔１３は、最大径が１５μｍ以上１００μｍ以下であり、深さが５０μｍ以上７００μｍ以下とすればよい。
後述する金属つき支持体１２の基材はエポキシ／フェノール、ポリイミド、シクロオレフィン、ＰＢＯのいずれか、もしくはこれらの複合材料からなり、線膨張係数が３０以上４０以下であるようにすればよい。
金属つき支持体１２の金属はチタン、ニッケル、クロムの少なくとも１つからなるもので構成される。
【００２５】
図２は、インターポーザ１００の変形例であるインターポーザ２００を示す概略断面図である。図２に示すように、絶縁樹脂層３０と配線層２３とを交互にガラス基板１１上に積層して、各配線層２３を、各配線層２３に積層された絶縁樹脂層３０に形成された導通ビア２５を介して、隣接する別の配線層２３と電気的に接続するように配置しても良い。
【００２６】
図３は、インターポーザ１００に半導体チップを実装した半導体装置３００の構造を示す概略断面図である。図３に示すように、上述のインターポーザ１００に、例えば接続パッド４１を介して半導体チップ５０を固定（実装）することで半導体装置３００が構成される。
【００２７】
本実施形態でのインターポーザ１００の形成は、例えば図４に示すように、支持体固定、貫通孔形成、密着層形成、シード層形成、貫通電極・配線層形成の各工程の順に行われる。
【００２８】
次に、図４及び図５を参照して、インターポーザの形成方法を説明する。図４は、インターポーザ１００の形成方法を示すフローチャートである。図５は、インターポーザ１００の形成方法の工程を示す概略断面図である。
【００２９】
以下各形成の工程について説明する。
（金属つき支持体とガラス基板固定の工程）
【００３０】
まず、図５の（ａ）に示すような、表面が金属で修飾された金属つき支持体１２（支持基板）にガラス基板１１をテープなどで固定する。ガラス基板１１の厚さは、例えば、５０μｍ以上、７００μｍ以下である。金属つき支持体１２の基材はエポキシ／フェノール、ポリイミド、シクロオレフィン、ＰＢＯのいずれか、もしくはこれらの複合材料、もしくはガラス、もしくはセラミックスなどからなり、線膨張係数が１以上４０以下であるようにすればよい。
金属つき支持体１２の金属部分（金属層）はチタン、ニッケル、クロムの少なくとも１つからなるもので構成される。
【００３１】
ガラス基板１１の金属つき支持体１２への固定はテープや、樹脂による接着、水や溶剤で吸着させることができる。
（貫通孔形成の工程）
【００３２】
次に、図５の（ｂ）に示すように、ガラス基板１１へ貫通孔１３を形成する。貫通孔１３の径は、例えば、１５μｍ以上１００μｍ以下、深さが５０μｍ以上７００μｍ以下である。貫通孔１３の形成は、エキシマレーザー、またはＵＶ−ＹＡＧレーザー、ＣＯ２レーザーなどを使用して開口する。
（密着層形成の工程）
【００３３】
次に、貫通孔１３を通じてレーザーによって金属つき支持体１２を加工する。レーザーのエネルギーにより、金属が昇華し、図５の（ｃ）に示すように、貫通孔１３内（側壁）に密着層１６が形成される。密着層１６の厚みは２０ｎｍ以上５００ｎｍ以下であるようにすればよい。
【００３４】
この工程により、ウェットプロセスでは形成が困難なチタンや、めっきの環境負荷が高いクロムなどの密着層１６を、ドライプロセスでは形成困難な貫通孔１３内部に形成することができる。
（シード層形成の工程）
【００３５】
次に、図５の（ｄ）に示すように、金属つき支持体１２からガラス基板１１を分離し、ガラス基板１１表面に導電層であるシード層１４を形成する。シード層１４の形成方法は、スパッタ、無電解めっきなど適した方法を選択できる。次に、図５の（ｅ）に示すように、シード層１４上にレジスト１５をフォトリソグラフィで形成する。
（貫通電極・配線層形成の工程）
【００３６】
次に、図５の（ｆ）に示すように、貫通孔１３内とレジスト１５の開口部とに導電性材料を充填して貫通電極２０、配線層２３を形成する。この際、貫通電極２０の端面に、ランドを形成してもよい。
【００３７】
導電性材料は、銅、銀、金、ニッケル、白金、パラジウム、ルテニウム、錫、錫銀、錫銀銅、錫銅、錫ビスマス錫鉛の少なくとも１つ、またはこれらの化合物の少なくとも１つ、またはこれらの金属粉と樹脂材料との混合物の少なくとも１つからなる。
【００３８】
次に、図５の（ｇ）に示すように、ガラス基板１１上のレジスト１５を除去した後、エッチングによってシード層１４の一部を除去する。
【００３９】
以上の工程で、図１のインターポーザ１００が製造される。
【００４０】
貫通電極２０内の密着層１６をドライプロセスで形成することで、ウェットプロセスよりも密着力の高い密着層１６を形成することができる。この結果、導電部分の剥離のない、信頼性の高いインターポーザが得られる。
【００４１】
ここで、図２に示すように、作製したインターポーザ１００に絶縁樹脂層３０を形成し、配線層２３を複数層設け、絶縁樹脂層３０と配線層２３とを交互に積層させても良い。ガラス基板１１の表裏において、積層されている絶縁樹脂層３０と配線層２３との数は違っても良い。この場合、各配線層２３は、各配線層２３に積層された絶縁層に形成された導通ビア２５を介して、隣接する別の配線層２３と電気的に接続されている。
【００４２】
また、インターポーザ１００に半導体チップ５０を実装して図３に示すような半導体装置２００とすることができる。
（第２の実施形態）
【００４３】
次に、第２の実施形態について図面を参照して説明する。
図６は、第２の実施形態に係るインターポーザ１０１の構造を示す概略断面図である。
【００４４】
第２の実施形態に係るインターポーザ１０１の基本構造は、第１の実施形態に係るインターポーザと同様である。
【００４５】
ここで、第１の実施形態では、工程の出発材料にガラス基板１１を用いて、貫通孔１３を形成した後に貫通孔１３内部に密着層１６を形成し、導電材料を充填して貫通電極２０を形成する例を説明した。これに対し、本実施形態は、貫通孔１３内の充填をめっきと樹脂などの複数種類で行う場合の例である。
【００４６】
本実施形態でのインターポーザ１０１の形成は、例えば図７に示すように、支持体固定、貫通孔形成、密着層形成、シード層形成、めっき層形成、埋込樹脂充填、研磨、シード層形成、めっき層形成、配線層・貫通電極形成の各工程の順に行われる。
次に、図７及び図８を参照して、インターポーザ１０１の形成方法を説明する。図７は、インターポーザ１０１の形成方法を示すフローチャートである。図８は、インターポーザ１０１の形成方法の工程を示す概略断面図である。
【００４７】
以下各形成の工程について説明する。
（金属つき支持体とガラス基板固定の工程）
【００４８】
まず、図８の（ａ）に示すような、表面が金属で修飾された金属つき支持体１２にガラス基板１１をテープなどで固定する。ガラス基板１１の金属つき支持体１２への固定はテープや、樹脂による接着、水や溶剤で吸着させることができる。
（貫通孔形成の工程）
【００４９】
次に、図８の（ｂ）に示すように、ガラス基板１１へ貫通孔１３を形成する。貫通孔１３の径は、例えば、１５μｍ以上１００μｍ以下、深さが５０μｍ以上７００μｍ以下である。貫通孔１３の形成は、エキシマレーザー、またはＵＶ−ＹＡＧレーザー、ＣＯ２レーザーなどを使用して開口する。
（密着層形成の工程）
【００５０】
次に貫通孔１３を通じてレーザーによって金属つき支持体１２を加工する。レーザーのエネルギーにより、金属が昇華し、図８の（ｃ）に示すように、貫通孔１３内（側壁）に密着層１６が形成される。密着層１６の厚みは２０ｎｍ以上５００ｎｍ以下であるようにすればよい。
（シード層形成の工程）
【００５１】
次に、図８の（ｄ）に示すように、金属つき支持体１２からガラス基板１１を分離し、ガラス基板１１表面にシード層１４を形成する。シード層１４の形成方法は、スパッタ、無電解めっきなど適した方法を選択できる。
（めっき層形成の工程）
【００５２】
次に、図８の（ｅ）に示すように貫通孔１３内及びシード層１４上にめっき層２１を形成する。めっき層２１の厚みは貫通孔１３を塞がないような条件で行う。
（埋込樹脂充填の工程）
【００５３】
次に、図８の（ｆ）に示すように、埋込樹脂２２を貫通孔１３内に充填する。充填には、スクリーン印刷法やディスペンサーによる充填などを用いることができる。埋込樹脂２２を充填することで、貫通孔１３内の空隙がなくなり、貫通孔１３内部のめっき層２１の剥離を防ぐことができる。
（研磨の工程）
【００５４】
次に、図８の（ｇ）に示すようにガラス基板１１表面のシード層１４と、貫通孔１３上に盛られている埋込樹脂２２を研磨により除去する。この工程によりガラス基板１１表面を平滑にすることで、配線層２３の形成や実装時の信頼性を向上させることができる。
研磨方法はバフ研磨などの物理的な研磨、ＣＭＰなどの化学的な研磨が考えられ、埋込樹脂の材料に適した方法を選択する。
（シード層形成の工程）
【００５５】
次に、図８の（ｈ）に示すように、ガラス基板１１表面にシード層１４を形成する。シード層１４の形成方法は、スパッタ、無電解めっきなど適した方法を選択できる。
（めっき層形成の工程）
【００５６】
次に、図８の（ｉ）および（ｊ）に示すように、レジスト１５を形成した後、めっき層２１の形成を行う。
（配線層、貫通電極形成の工程）
【００５７】
次に、レジスト１５を除去した後、エッチングによってシード層１４の一部を除去し、図８の（ｋ）のように、貫通電極２０、配線層２３を形成する。この際、貫通電極２０の端面には、ランドを形成してもよい。
以上の工程によって、図６に示すインターポーザ１０１が製造される。
第１の実施形態と同様の理由により、耐熱性が高く、信頼性の高いインターポーザ１０１が得られる。
また、本実施形態では貫通電極２０の充填方法に埋込樹脂２２を用いているため、貫通孔１３の開口径が大きい場合でも、貫通電極２０の形成が可能である。
【００５８】
なお、上記の各実施形態で得られたインターポーザにおいては、形成する配線のサイズに適した工法を適宜選択することができる。例えば、微細な配線層２３の形成にはビルドアップ工法を使用し、配線のサイズが微細でない配線層２３には従来のプリプレグと銅箔とを積層する工法を使用して、インターポーザを製造することも可能である。
【００５９】
図９は、インターポーザ１０１に半導体チップを実装した半導体装置３０１の構造を示す概略断面図である。図９に示すように、上述のインターポーザ１０１に、例えば接続パッド４１を介して半導体チップ５０を実装して半導体装置３０１が構成される。
【００６０】
ここで、上記実施形態では、密着層１６形成の後、金属つき支持体１２からガラス基板１１を剥離し、シード層１４を形成する工程で説明しているが、ガラス基板１１を金属つき支持体１２に固定したまま密着層１６上にめっきを行うようにしても良い。
【００６１】
図１０に、インターポーザ１０１の変形例であるインターポーザ２０１の概略断面図を示す。上記実施形態では配線層は１層だけであったが、配線層２３と絶縁樹脂層３０とを交互に積層し、導通ビア２５にて接続していくことによって、図１０に示すような複数の配線層を形成したインターポーザ２０１を製造することも可能である。
【実施例】
【００６２】
以下、本発明に係る実施例を説明する。本実施例は、上記の第１の実施形態に係る製造方法（図５）に対応する。
【００６３】
まず、低膨張ガラス基板（厚さ３００μｍ、ＣＴＥ：３．５）に銅つき支持体をテープにより固定した。（図５の（ａ）参照）。次に、開口径７０μｍの貫通孔をＵＶ−ＹＡＧレーザーによって形成した（図５の（ｂ）参照）後、さらにレーザー加工を行い、銅の密着層を貫通孔内に形成した（図５の（ｃ）参照）。
【００６４】
次に、ガラス基板表面にＴｉ／Ｃｕスパッタを行い、シード層を形成した（図５の（ｄ）参照）。
【００６５】
次に、得られたガラス基板の両面に日立化成株式会社製ドライフィルムレジスト  ＲＹ−３５２５（厚さ２５μｍ）をラミネートした後、フォトリソグラフィによって、開口部を形成し（図５の（ｅ）参照）、電解銅めっきによって貫通電極と配線層とをめっきした（図５の（ｆ）参照）。
【００６６】
次に、レジストを除去し、エッチングによりシード層の一部を除去し（図５の（ｇ）参照）、貫通電極と配線層とを有したガラス基板を用いたインターポーザを得た（図５の（ｇ）参照）。
【産業上の利用可能性】
【００６７】
本発明に係るインターポーザ、及びその製造方法は、接続孔を通して層間接続構造が設けられる半導体装置の一部に利用できる。
【符号の説明】
【００６８】
１００、１０１、３００、３０１    インターポーザ
２００、２０１    半導体装置
１０    支持体つきガラス基板
１１    ガラス基板
１２    金属つき支持体（支持基板）
１３    貫通孔
１４    シード層
１５    レジスト
１６    密着層
２０    貫通電極
２１    めっき層
２２    埋込樹脂
２３    配線層
２５    導通ビア
３０    絶縁樹脂層
４０    はんだ
４１    接続パッド
５０    半導体チップ
【図４】
2016134392.tif 000003
【図７】
2016134392.tif 000004
【図１】
2016134392.tif 000005
【図２】
2016134392.tif 000006
【図３】
2016134392.tif 000007
【図５】
2016134392.tif 000008
【図６】
2016134392.tif 000009
【図８】
2016134392.tif 000010
【図９】
2016134392.tif 000011
【図１０】
2016134392.tif 000012