(57)【要約】      （修正有）【課題】クラックの発生を抑制することができる積層セラミックコンデンサの実装構造を提供する。【解決手段】回路基板１００と、積層セラミックコンデンサ２０とを備える積層セラミックコンデンサの実装構造であって、積層セラミックコンデンサ２０が備える第１の外部電極５０ａおよび第２の外部電極５０ｂそれぞれは、第１の下地電極層５２ａおよび第２の下地電極層５２ｂの表面に形成される第１の導電性樹脂層５４ａおよび第２の導電性樹脂層５４ｂを有する。回路基板１００は、コア材１０２の表面に配設され、配線パターンを形作り、且つ、所定の厚みを有する銅板１０４と、銅板１０４の表面に配設される信号電極１０６とを含む。積層セラミックコンデンサ２０の第１の外部電極５０ａおよび第２の外部電極５０ｂそれぞれと、銅板１０４の信号電極１０６とが電気的に接続される。【選択図】図５
2017191869.tif 000002
【特許請求の範囲】
【請求項１】
回路基板と、前記回路基板に実装される積層セラミックコンデンサとを備える積層セラミックコンデンサの実装構造であって、
前記積層セラミックコンデンサは、
複数のセラミック層と、複数の内部電極層とが積層されることにより直方体状に形成され、積層方向において相対する一対の主面と、前記積層方向に直交する幅方向において相対する一対の側面と、前記積層方向および前記幅方向に直交する長さ方向において相対する一対の端面とを含む積層体と、
前記積層体の表面に形成されることにより前記複数の内部電極層に電気的に接続される一対の外部電極とを含み、
前記一対の外部電極それぞれは、導電性金属およびガラス成分を含む下地電極層と、前記下地電極層の表面に形成され且つ熱硬化性樹脂および金属成分を含む導電性樹脂層と、前記導電性樹脂層の表面に形成されるめっき層とを有し、
前記回路基板は、
平板状に形成されたコア材と、
前記コア材の表面に配設され、配線パターンを形作り、且つ所定の厚みを有する銅板と、
前記銅板の表面に配設される信号電極とを含み、
前記積層セラミックコンデンサの前記一対の外部電極それぞれと、前記銅板の前記信号電極とが電気的に接続されることを特徴とする、積層セラミックコンデンサの実装構造。
【請求項２】
前記積層セラミックコンデンサの前記一対の外部電極それぞれと、前記銅板の前記信号電極とは、接合材を用いて接続される、請求項１に記載の積層セラミックコンデンサの実装構造。
【請求項３】
前記所定の厚みは、８０μｍ以上６００μｍ以下である、請求項１または２に記載の積層セラミックコンデンサの実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層セラミックコンデンサの実装構造に関し、特に、回路基板と、回路基板に実装される積層セラミックコンデンサとを備える積層セラミックコンデンサの実装構造に関する。
【背景技術】
【０００２】
積層セラミックコンデンサは、種々の電子装置に用いられており、通常、複数のセラミック層と複数の内部電極層とが交互に積層されることにより形成された積層体と、積層体の表面に形成された一対の外部電極とを備える。近年、積層セラミックコンデンサは、従来に比べてより過酷な環境下でも用いられるようになった。したがって、そのような使用にも耐え得ることが求められている。例えば、携帯電話や携帯音楽プレーヤーなどのモバイル機器に用いられる積層セラミックコンデンサには、落下による衝撃を受けたとしてもクラックが生じず、且つ回路基板から脱落しないことなどが求められる。また、ＥＵＣ（電子制御ユニット）などの車載機器に用いられる積層セラミックコンデンサには、回路基板の熱収縮や熱膨張により発生する撓み応力、または外部電極に加わる引張り応力を受けたとしてもクラックが生じないことや、耐熱性などが求められる。なお、上記した撓み応力または引張り応力が積層体の強度を上回ると、当該積層体にクラックが生じてしまう。特許文献１には、厳しい環境下で用いられる積層セラミックコンデンサに生じ得るクラックの発生を抑制しようとする技術が開示されている。
【０００３】
特許文献１の積層セラミックコンデンサは、焼き付けた電極層と、ニッケルメッキ層と、焼き付けた電極層とニッケルメッキ層との間に形成された金属粉末を含有する導電性のエポキシ系熱硬化性樹脂層とを含む外部電極を備える。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−１６２７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の積層セラミックコンデンサは、上記したように、外部電極が金属粉末を含有する導電性のエポキシ系熱硬化性樹脂層を含む構造を有するが、回路基板から受ける応力を十分に緩和できないため、クラックが生じ得るという問題があった。
【０００６】
それゆえに、この発明の主たる目的は、クラックの発生を抑制することができる積層セラミックコンデンサの実装構造を提供することである。
【課題を解決するための手段】
【０００７】
この発明に係る積層セラミックコンデンサの実装構造は、回路基板と、回路基板に実装される積層セラミックコンデンサとを備える積層セラミックコンデンサの実装構造であって、積層セラミックコンデンサは、複数のセラミック層と、複数の内部電極層とが積層されることにより直方体状に形成され、積層方向において相対する一対の主面と、積層方向に直交する幅方向において相対する一対の側面と、積層方向および幅方向に直交する長さ方向において相対する一対の端面とを含む積層体と、積層体の表面に形成されることにより複数の内部電極層に電気的に接続される一対の外部電極とを含み、一対の外部電極それぞれは、導電性金属およびガラス成分を含む下地電極層と、下地電極層の表面に形成され且つ熱硬化性樹脂および金属成分を含む導電性樹脂層と、導電性樹脂層の表面に形成されるめっき層とを有し、回路基板は、平板状に形成されたコア材と、コア材の表面に配設され、配線パターンを形作り、且つ所定の厚みを有する銅板と、銅板の表面に配設される信号電極とを含み、積層セラミックコンデンサの一対の外部電極それぞれと、銅板の信号電極とが電気的に接続されることを特徴とする。
好ましくは、積層セラミックコンデンサの一対の外部電極それぞれと、銅板の信号電極とは、接合材を用いて接続される。
好ましくは、所定の厚みは、８０μｍ以上６００μｍ以下である。
【発明の効果】
【０００８】
この発明によれば、クラックの発生を抑制することができる積層セラミックコンデンサの実装構造を提供し得る。
【０００９】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００１０】
【図１】この発明の一実施の形態に係る積層セラミックコンデンサの実装構造を示す外観斜視図である。
【図２】この発明の一実施の形態に係る積層セラミックコンデンサの実装構造を示す側面図である。
【図３】この発明の一実施の形態に係る積層セラミックコンデンサの実装構造を示す端面図である。
【図４】この発明の一実施の形態に係る積層セラミックコンデンサの実装構造を示す平面図である。
【図５】この発明の一実施の形態に係る積層セラミックコンデンサの実装構造を示す図４のＶ−Ｖ断面図である。
【図６】この発明の効果を確認するために発明者らが行った実験例において、半田クラックの確認方法を説明するための模式図である。
【発明を実施するための形態】
【００１１】
１．積層セラミックコンデンサの実装構造
以下、この発明の一実施の形態に係る積層セラミックコンデンサの実装構造について、図１〜５に基づいて説明する。図１は、この発明の一実施の形態に係る積層セラミックコンデンサの実装構造を示す外観斜視図である。図２は、この発明の一実施の形態に係る積層セラミックコンデンサの実装構造を示す側面図である。図３は、この発明の一実施の形態に係る積層セラミックコンデンサの実装構造を示す端面図である。図４は、この発明の一実施の形態に係る積層セラミックコンデンサの実装構造を示す平面図である。図５は、この発明の一実施の形態に係る積層セラミックコンデンサの実装構造を示す図４のＶ−Ｖ断面図である。
【００１２】
この実施の形態に係る積層セラミックコンデンサの実装構造１０は、積層セラミックコンデンサ２０と、積層セラミックコンデンサ２０が実装される回路基板１００とを備える。
【００１３】
（積層セラミックコンデンサ２０）
この実施の形態に係る積層セラミックコンデンサ２０は、積層体３０と、積層体３０の表面に形成された第１の外部電極５０ａおよび第２の外部電極５０ｂ（一対の外部電極）とを備える。
【００１４】
（積層体３０）
積層体３０は、複数のセラミック層３８と、複数の第１の内部電極層４０ａと、複数の第２の内部電極層４０ｂとが積層されることにより直方体状に形成される。すなわち、積層体３０は、積層方向（以下「Ｔ方向」という）において相対する第１の主面３２ａおよび第２の主面３２ｂ（一対の主面）と、Ｔ方向に直交する幅方向（以下「Ｗ方向」という）において相対する第１の側面３４ａおよび第２の側面３４ｂ（一対の側面）と、Ｔ方向およびＷ方向に直交する長さ方向（以下「Ｌ方向」という）において相対する第１の端面３６ａおよび第２の端面３６ｂ（一対の端面）とを含む。積層体３０の角部および稜部は、丸みを形成されることが好ましい。また、第１の主面３２ａおよび第２の主面３２ｂ、第１の側面３４ａおよび第２の側面３４ｂ、並びに第１の端面３６ａおよび第２の端面３６ｂのそれぞれの一部または全部には凹凸が形成されてもよい。
【００１５】
セラミック層３８は、第１の内部電極層４０ａと第２の内部電極層４０ｂとの間に挟まれてＴ方向に積層される。セラミック層３８のセラミック材料としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3などの主成分からなる誘電体セラミックを用いることができる。また、この主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加してもよい。なお、セラミック層３８の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。
【００１６】
第１の内部電極層４０ａは、セラミック層３８の界面を平板状に延び、その端部が積層体３０の第１の端面３６ａに露出する。一方、第２の内部電極層４０ｂは、セラミック層３８を介して第１の内部電極層４０ａと対向するようにセラミック層３８の界面を平板状に延び、その端部が積層体３０の第２の端面３６ｂに露出する。したがって、第１の内部電極層４０ａは、セラミック層３８を介して第２の内部電極層４０ｂに対向する対向部と、第１の端面３６ａに引き出された引出し部とを有する。同様に、第２の内部電極層４０ｂは、セラミック層３８を介して第１の内部電極層４０ａに対向する対向部と、第２の端面３６ｂに引き出された引出し部とを有する。第１の内部電極層４０ａの対向部と、第２の内部電極層４０ｂの対向部とがセラミック層３８を介して対向することにより、静電容量が発生する。第１の内部電極層４０ａおよび第２の内部電極層４０ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の少なくとも１種を含む合金（例えば、Ａｇ−Ｐｄ合金）などの適宜の導電材料により構成される。第１の内部電極層４０ａおよび第２の内部電極層４０ｂのそれぞれの厚みは、例えば、０．２μｍ以上２．０μｍ以下程度であることが好ましい。
【００１７】
（第１の外部電極５０ａおよび第２の外部電極５０ｂ）
第１の外部電極５０ａは、積層体３０の第１の端面３６ａに形成されることにより第１の内部電極層４０ａと電気的に接続され、且つ第１の端面３６ａから第１の主面３２ａ、第２の主面３２ｂ、第１の側面３４ａおよび第２の側面３４ｂのそれぞれの一部まで至るように形成される。なお、第１の外部電極５０ａは、積層体３０の第１の端面３６ａにのみ形成されてもよい。一方、第２の外部電極５０ｂは、積層体３０の第２の端面３６ｂに形成されることにより第２の内部電極層４０ｂと電気的に接続され、且つ第２の端面３６ｂから第１の主面３２ａ、第２の主面３２ｂ、第１の側面３４ａおよび第２の側面３４ｂのそれぞれの一部まで至るように形成される。なお、第２の外部電極５０ｂは、積層体３０の第２の端面３６ｂにのみ形成されてもよい。
【００１８】
第１の外部電極５０ａは、第１の下地電極層５２ａと、第１の下地電極層５２ａを覆うようにその表面に形成された第１の導電性樹脂層５４ａと、第１の導電性樹脂層５４ａを覆うようにその表面に形成された第１のめっき層６０ａとを有する。同様に、第２の外部電極５０ｂは、第２の下地電極層５２ｂと、第２の下地電極層５２ｂを覆うようにその表面に形成された第２の導電性樹脂層５４ｂと、第２の導電性樹脂層５４ｂを覆うようにその表面に形成された第２のめっき層６０ｂとを有する。
【００１９】
第１の下地電極層５２ａは、積層体３０の第１の端面３６ａを覆うようにその表面に形成され、そこから延長されて、第１の主面３２ａ、第２の主面３２ｂ、第１の側面３４ａおよび第２の側面３４ｂのそれぞれの一部まで至るように形成される。なお、第１の下地電極層５２ａは、積層体３０の第１の端面３６ａにのみ形成されてもよい。一方、第２の下地電極層５２ｂは、積層体３０の第２の端面３６ｂを覆うようにその表面に形成され、そこから延長されて、第１の主面３２ａ、第２の主面３２ｂ、第１の側面３４ａおよび第２の側面３４ｂのそれぞれの一部まで至るように形成される。なお、第２の下地電極層５２ｂは、積層体３０の第２の端面３６ｂにのみ形成されてもよい。第１の下地電極層５２ａおよび第２の下地電極層５２ｂそれぞれの最も厚い部分の厚みは、１０μｍ以上５０μｍ以下であることが好ましい。
【００２０】
第１の下地電極層５２ａおよび第２の下地電極層５２ｂそれぞれは、導電性金属およびガラス成分を含む。導電性金属は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。また、ガラス成分は、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉなどを含むガラスを用いることができる。第１の下地電極層５２ａおよび第２の下地電極層５２ｂそれぞれは、例えば、導電性金属およびガラス成分を含む導電性ペーストを積層体３０の表面に塗布して焼き付けることにより形成されてもよいし、第１の内部電極層４０ａおよび第２の内部電極層４０ｂと同時焼成することにより形成されてもよい。
【００２１】
第１の導電性樹脂層５４ａは、積層体３０の第１の端面３６ａに形成された第１の下地電極層５２ａを覆うようにその表面に形成され、そこから延長されて、第１の主面３２ａ、第２の主面３２ｂ、第１の側面３４ａおよび第２の側面３４ｂのそれぞれに形成された第１の下地電極層５２ａまでを覆うようにその表面に形成される。なお、第１の導電性樹脂層５４ａは、積層体３０の第１の端面３６ａにのみ形成された第１の下地電極層５２ａを覆うようにその表面に形成されてもよい。一方、第２の導電性樹脂層５４ｂは、積層体３０の第２の端面３６ｂに形成された第２の下地電極層５２ｂを覆うようにその表面に形成され、そこから延長されて、第１の主面３２ａ、第２の主面３２ｂ、第１の側面３４ａおよび第２の側面３４ｂのそれぞれに形成された第２の下地電極層５２ｂを覆うようにその表面に形成される。なお、第２の導電性樹脂層５４ｂは、積層体３０の第２の端面３６ｂにのみ形成された第２の下地電極層５２ｂを覆うようにその表面に形成されてもよい。第１の導電性樹脂層５４ａおよび第２の導電性樹脂層５４ｂそれぞれの厚みは、１０μｍ以上１５０μｍ以下程度であることが好ましい。
【００２２】
第１の導電性樹脂層５４ａおよび第２の導電性樹脂層５４ｂそれぞれは、熱硬化性樹脂および金属成分を含む。第１の導電性樹脂層５４ａおよび第２の導電性樹脂層５４ｂそれぞれは、熱硬化性樹脂を含むことにより、例えば、めっき膜や導電性ペーストの焼成物からなる導電層と比較して柔軟性に富む。したがって、第１の導電性樹脂層５４ａおよび第２の導電性樹脂層５４ｂそれぞれは、積層セラミックコンデンサ２０に物理的な衝撃や熱サイクルに起因する衝撃が加わった際、緩衝層として機能する。また、第１の導電性樹脂層５４ａおよび第２の導電性樹脂層５４ｂそれぞれに含まれる金属成分は、主に通電性を担う。具体的には、金属粉（導電性フィラー）どうしが互いに接触することにより、導電性樹脂層５４の内部に通電経路が形成される。
【００２３】
第１の導電性樹脂層５４ａおよび第２の導電性樹脂層５４ｂそれぞれに含まれる熱硬化性樹脂は、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂を用いることが好ましい。なお、熱硬化性樹脂は、他にもフェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂など種々公知のものを用いることができる。また、第１の導電性樹脂層５４ａおよび第２の導電性樹脂層５４ｂそれぞれは、熱硬化性樹脂とともに硬化剤を含むことが好ましい。硬化剤は、ベースとなる熱硬化性樹脂がエポキシ樹脂である場合、フェノール系、アミン系、酸無水物系、イミダゾール系など、種々公知の化合物を用いることができる。なお、熱硬化性樹種は、第１の導電性樹脂層５４ａおよび第２の導電性樹脂層５４ｂそれぞれの全体の体積に対して、２５ｖｏｌ％以上６５ｖｏｌ％以下で含まれることが好ましい。
【００２４】
第１の導電性樹脂層５４ａおよび第２の導電性樹脂層５４ｂそれぞれに含まれる金属成分は、Ａｇ、Ｃｕまたはこれらの合金を用いることができる。Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、且つ貴金属であるため酸化せず対抗性が高い。したがって、第１の導電性樹脂層５４ａおよび第２の導電性樹脂層５４ｂそれぞれに含まれる金属成分に適している。また、Ａｇコーティングされた金属粉を用いることができる。この場合、金属粉としてＣｕやＮｉを用いることが好ましい。なお、Ｃｕに酸化防止処理を施してもよい。Ａｇコーティングされた金属粉を用いることにより、Ａｇの特性を保ちつつ、母材の金属粉を安価にすることが可能となる。第１の導電性樹脂層５４ａおよび第２の導電性樹脂層５４ｂそれぞれに含まれる金属粉の形状は、球状の金属粉と扁平状の金属粉とを混合して用いることが好ましいが、特に限定されない。また、金属粉の平均粒径は、例えば、０．３μｍ以上１０μｍ以下程度であってもよいが、特に限定されない。なお、金属成分は、第１の導電性樹脂層５４ａおよび第２の導電性樹脂層５４ｂそれぞれの全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下で含まれることが好ましい。
【００２５】
第１のめっき層６０ａは、積層体３０の第１の端面３６ａに形成された第１の導電性樹脂層５４ａを覆うようにその表面に形成され、そこから延長されて、第１の主面３２ａ、第２の主面３２ｂ、第１の側面３４ａおよび第２の側面３４ｂのそれぞれに形成された第１の導電性樹脂層５４ａまでを覆うようにその表面に形成される。なお、第１のめっき層６０ａは、積層体３０の第１の端面３６ａにのみ形成された第１の導電性樹脂層５４ａを覆うようにその表面に形成されてもよい。一方、第２のめっき層６０ｂは、積層体３０の第２の端面３６ｂに形成された第２の導電性樹脂層５４ｂを覆うようにその表面に形成され、そこから延長されて、第１の主面３２ａ、第２の主面３２ｂ、第１の側面３４ａおよび第２の側面３４ｂのそれぞれに形成された第２の導電性樹脂層５４ｂまでを覆うようにその表面に形成される。なお、第２のめっき層６０ｂは、積層体３０の第２の端面３６ｂにのみ形成された第２の導電性樹脂層５４ｂを覆うようにその表面に形成されてもよい。
【００２６】
第１のめっき層６０ａおよび第２のめっき層６０ｂそれぞれは、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金およびＡｕなどから選ばれる少なくとも１つを含む。第１のめっき層６０ａおよび第２のめっき層６０ｂそれぞれは、Ｎｉめっき層６２およびＳｎめっき層６４を含む２層構造であることが好ましい。
【００２７】
第１のめっき層６０ａのＮｉめっき層６２は、第１の導電性樹脂層５４ａを覆うようにその表面に形成される。第１のめっき層６０ａのＳｎめっき層６４は、当該Ｎｉめっき層６２を覆うようにその表面に形成される。一方、第２のめっき層６０ｂのＮｉめっき層６２は、第２の導電性樹脂層５４ｂを覆うようにその表面に形成される。第２のめっき層６０ｂのＳｎめっき層６４は、当該Ｎｉめっき層６２を覆うようにその表面に形成される。
【００２８】
Ｎｉめっき層６２により半田バリア性が向上する。また、Ｓｎめっき層６４により半田濡れ性が向上し、実装を容易に行うことが可能となる。
【００２９】
なお、第１のめっき層６０ａおよび第２のめっき層６０ｂそれぞれは、単層構造であってもよいし、３層以上の複数層構造であってもよい。また、第１のめっき層６０ａおよび第２のめっき層６０ｂそれぞれに含まれる層の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
【００３０】
（回路基板１００）
回路基板１００は、平板状に形成されたコア材１０２と、コア材１０２の表面に配設される銅板１０４と、銅板１０４の表面に配設される信号電極１０６とを含む。
【００３１】
コア材１０２は、例えば、ガラス布（ガラスクロス）とガラス不織布を混ぜ合わせた基材にエポキシ樹脂を含浸させることにより形成されるガラスエポキシ基板からなる。コア材１０２の厚みは、２００μｍ以上８００μｍ以下であることが好ましい。
【００３２】
銅板１０４は、コア材１０２の両面それぞれに配設され、配線パターンを形作る。したがって、この実施の形態の回路基板１００は、２枚の銅板１０４を含む。積層セラミックコンデンサ２０が実装される側に形成される銅板１０４は、短絡を防止するため、第１の外部電極５０ａ側と第２の外部電極５０ｂ側とに分離して配設される。なお、回路基板１００は、積層セラミックコンデンサ２０が実装される側の表面にのみ銅板１０４を含んでもよい。
【００３３】
銅板１０４それぞれは、所定の厚みを有する。ここで、当該所定の厚みとは、熱衝撃サイクルにおいて、積層体３０と回路基板１００の線膨張係数差に起因して積層セラミックコンデンサ２０に加わる応力が、高弾性な第１の外部電極５０ａおよび第２の外部電極５０ｂそれぞれにより十分に吸収し得る大きさまで抑えられる程度の厚みのことである。なお、当該所定の厚みは、８０μｍ以上６００μｍ以下であることが好ましい。
【００３４】
信号電極１０６は、銅板１０４の表面から露出するように配設される。信号電極１０６は、通常めっきにより構成されており、銅板１０４と同様のＣｕにより形成することができる。
【００３５】
（実装構造）
この実施の形態に係る積層セラミックコンデンサの実装構造１０は、積層セラミックコンデンサ２０が備える第１の外部電極５０ａおよび第２の外部電極５０ｂそれぞれと、銅板１０４の信号電極１０６とが電気的に接続されることにより構成される。この接続は、半田などの接合材１２０を用いて行われる。接合材１２０は、例えば、Ｓｎ、Ａｇ、Ｃｕ、Ｐｂ、Ｓｂ、Ｂｉなどから構成されることが好ましい。
【００３６】
（効果）
従来から、積層セラミックコンデンサに生じるクラックの抑制を目的として、積層体と回路基板の線膨張係数差から生じる応力を、高弾性率の外部電極により吸収する技術が存在した。発明者は、この技術では積層セラミックコンデンサに生じるクラックの抑制が十分に図れていないことに着目した。そして、発明者は、その原因が実装時に生じる残留応力にあることを見出した。具体的には次の通りである。回路基板の一例であるガラスエポキシ基板の線膨張係数は、実使用温度において約６０ｐｐｍ／Ｋ程度であるが、ガラス転移温度（一般に約１３０℃）を超える温度では約３００ｐｐｍ／Ｋとなる。一方、積層セラミックコンデンサの線膨張係数は、ガラス転移温度を越える温度において１０ｐｐｍ／Ｋ以下である。すなわち、ガラスエポキシ基板は、接合材（例えば半田など）を用いての実装時（温度２４０℃以上２６０℃以下）において膨張した状態であり、この状態から冷却されるとき急激に収縮する。そしてこのとき、積層セラミックコンデンサに対して圧縮方向に大きな残留応力が加わる。これにより、積層セラミックコンデンサは、たとえ高弾性率の外部電極により積層体と回路基板の線膨張係数差に起因する応力を吸収しようとしても、十分に吸収することができないため、クラックが発生してしまう。発明者は、上記したように、従来の技術を用いることにより生じ得るクラックの原因を見出した。そして、鋭意検討した結果、積層セラミックコンデンサが導電性樹脂層を含むことにより高弾性率な外部電極を備え、且つ回路基板がコア材の表面に銅板を備える実装構造に想到した。
【００３７】
この実施の形態に係る積層セラミックコンデンサの実装構造１０は、積層セラミックコンデンサ２０と回路基板１００のコア材１０２との間に所定の厚みの銅板１０４が存在するため、実装時に生じる残留応力を小さくすることができる。これは、Ｃｕの室温からリフロー実装温度までの線膨張係数が、ガラスエポキシ基板のそれと比較して小さいためである。具体的には、当該Ｃｕの線膨張係数は、１６ｐｐｍ／Ｋ以上１８ｐｐｍ／Ｋ以下と安定している。これにより、熱衝撃サイクルにおいて、積層体３０と回路基板１００の線膨張係数差に起因して積層セラミックコンデンサ２０に加わる応力が、高弾性な第１の外部電極５０ａおよび第２の外部電極５０ｂそれぞれにより十分に吸収し得る大きさまで抑えられる。さらに、Ｃｕは導電性が良好である。上記した通りであるため、この実施の形態に係る積層セラミックコンデンサの実装構造１０は、クラックの発生を抑制することができる。
【００３８】
この実施の形態に係る積層セラミックコンデンサの実装構造１０は、積層セラミックコンデンサ２０が備える第１の外部電極５０ａおよび第２の外部電極５０ｂそれぞれと、銅板１０４が備える信号電極１０６とが、半田などの接合材１２０を用いて接続される。したがって、容易に実装を行うことができる。さらに、接合材１２０に生じるクラックを抑制することができる。これにより、積層体３０に生じるクラックの抑制も図ることができる。
【００３９】
この実施の形態に係る積層セラミックコンデンサの実装構造１０は、銅板１０４の所定の厚みが、８０μｍ以上６００μｍ以下である。これにより、クラックの発生がより顕著に抑制される。
【００４０】
２．積層セラミックコンデンサの製造方法
この発明に係る積層セラミックコンデンサの実装構造が備える積層セラミックコンデンサの製造方法について、上記した一実施の形態に係る積層セラミックコンデンサの実装構造１０が備える積層セラミックコンデンサ２０を例にして説明する。
【００４１】
（積層体の作製）
はじめに、第１の内部電極層と第２の内部電極層とセラミック層とが積層された積層体を準備する。具体的には次の通りである。
【００４２】
まず、セラミック粉末を含むセラミックペーストを、例えば、スクリーン印刷法などによりシート状に塗布して乾燥させ、セラミックグリーンシートが作製される。
【００４３】
次に、セラミックグリーンシートの表面に内部電極層形成用の導電ペーストを、例えば、スクリーン印刷法などにより所定のパターンで塗布し、内部電極層形成用の導電パターンを形成されたセラミックグリーンシートが作製される。また、内部電極層形成用の導電パターンを形成されていないセラミックグリーンシートが作製される。なお、セラミックペーストや、内部電極層形成用の導電ペーストには、例えば、公知のバインダーや溶媒が含まれてもよい。
【００４４】
そして、内部電極形成用の導電パターンを形成されていないセラミックグリーンシートを所定枚数積層した後、その表面に内部電極形成用の導電パターンを形成されたセラミックグリーンシートを順次積層し、さらにその表面に内部電極形成用の導電パターンを形成されていないセラミックグリーンシートを所定枚数積層することにより、マザー積層体が作製される。
【００４５】
さらに、マザー積層体は、必要に応じて、静水圧プレスなどの手段によりＴ方向にプレスされてもよい。
【００４６】
次に、マザー積層体を所定の形状および寸法にカットすることにより、複数の生の積層体が作製される。生の積層体は、バレル研磨等を施され、稜部や角部が丸められてもよい。
【００４７】
そして、生の積層体を焼成する。生の積層体の焼成温度は、セラミック材料や導電材料に応じて適宜設定することができ、例えば、９００℃以上１３００℃以下程度とすることができる。
【００４８】
上記の手順により、第１の内部電極層および第２の内部電極層のそれぞれの対向部が内部に延在し、第１の内部電極層および第２の内部電極層のそれぞれの引出し部が端部に引き出された積層体が作製される。
【００４９】
（一対の外部電極の形成）
さらに、焼成後の積層体の両端面それぞれに導電性ペーストを塗布して焼き付け、第１の外部電極および第２の外部電極それぞれの下地電極層が形成される。このときの焼き付け温度は、７００℃以上９００℃以下であることが好ましい。
【００５０】
次に、下地電極層を覆うように熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを塗布し、１５０℃以上３００℃以下の温度で熱処理を行って樹脂を熱硬化させることにより、導電性樹脂層が形成される。熱処理時の雰囲気は、Ｎ2雰囲気であることが好ましい。また、酸素濃度は、樹脂の飛散および金属成分の酸化を防ぐため、１００ｐｐｍ以下に抑えることが好ましい。
【００５１】
最後に、導電性樹脂層の表面にめっき層が形成される。なお、めっき層は、単層構造であってもよいし、例えばＮｉめっき層とＳｎめっき層からなる２層構造であってもよいし、３層以上の構造であってもよい。
【００５２】
上記のようにして、この発明の一実施の形態に係る積層セラミックコンデンサの実装構造１０が備える積層セラミックコンデンサ２０を製造することができる。
【００５３】
３．実験例
以下、この発明の効果を確認するために発明者らが行った実験例について説明する。実験例では、実施例１および比較例１〜３の試料をそれぞれ１０個ずつ作製し、熱衝撃サイクル試験を行って半田クラックの進展率を算出した。
【００５４】
（実施例１）
実施例１は、上記した製造方法にしたがって積層セラミックコンデンサを製造し、この積層セラミックコンデンサを、この発明の回路基板に接合材を用いて実装することにより作製した。実施例１が備える積層セラミックコンデンサ、回路基板および接合材の詳細は次の通りである。
・積層セラミックコンデンサ
寸法（Ｌ×Ｗ×Ｔ）：３．２ｍｍ×１．６ｍｍ×１．６ｍｍ
セラミック材料：ＢａＴｉＯ3
静電容量：１０μＦ
定格電圧：２５Ｖ
外部電極の構造
下地電極層  ：導電性金属（Ｃｕ）とガラス成分を含む電極、厚み５μｍ
導電性樹脂層：金属成分（Ａｇ）、熱硬化性樹脂はエポキシ系、熱硬化温度は約２００℃、厚み７０μｍ
めっき層    ：Ｎｉめっき層（厚み３μｍ）と、Ｓｎめっき層（厚み５μｍ）とからなる２層構造
・回路基板
コア材  ：ガラスエポキシ基板（厚み４００μｍ）
銅板    ：コア材の両面それぞれに配設（それぞれの厚み６００μｍ）
信号電極：Ｃｕ
・接合材
鉛フリー半田：Ｓｎ−３．０Ａｇ−０．５Ｃｕ
【００５５】
（比較例１）
比較例１は、導電性樹脂層を含まない外部電極を備える積層セラミックコンデンサを製造し、この積層セラミックコンデンサをこの発明の回路基板に実装することにより作製した。比較例１の積層セラミックコンデンサは、具体的には、下地電極層の表面にＮｉめっき層を形成し、Ｎｉめっき層の表面にＳｎめっき層を形成することにより作製したものである。比較例１の積層セラミックコンデンサは、導電性樹脂層を含まないことを除いて上記した実施例１と同様の構造である。また、比較例１の回路基板は、上記した実施例１と同様のもの構造である。
【００５６】
（比較例２）
比較例２は、上記した実施例１と同様の積層セラミックコンデンサを製造し、この積層セラミックコンデンサを従来の回路基板に実装することにより作製した。比較例２の回路基板は、具体的には、厚み１５００μｍのガラスエポキシ基板の表面に、厚み５０μｍのＣｕ電極を配設することにより作製した。
【００５７】
（比較例３）
比較例３は、導電性樹脂層を含まない外部電極を備える比較例１と同様の積層セラミックコンデンサを製造し、この積層セラミックコンデンサを比較例２と同様の従来の回路基板に実装することにより作製した。
【００５８】
（熱衝撃サイクル試験）
実施例１および比較例１〜３の試料それぞれについて、−５５℃から１２５℃までの熱衝撃サイクル試験を３０００サイクル行い、半田クラックの進展率を確認した。
【００５９】
（半田クラックの進展率の確認方法）
熱衝撃サイクル試験後に行った半田クラックの進展率の確認方法について、図６に基づいて説明する。図６は、この発明の効果を確認するために発明者らが行った実験例において、半田クラックの確認方法を説明するための模式図である。
【００６０】
まず、熱衝撃サイクル試験を行った後の実験例１および比較例１〜３を回路基板に実装された状態のまま樹脂固めし、側面からＷ方向の寸法が１／２になるまで研磨する。
【００６１】
次に、半田クラックの長さ（図６において半田の内部に実線で示した部分の長さ、以下「実線の長さ」という。）と、半田クラックの先端部から半田の外縁までの最短経路の長さ（図６において半田の内部に破線で示した部分の長さ、以下「破線の長さ」という。）とをそれぞれ測長する。
【００６２】
そして、半田クラックの進展率を、（実線の長さ／実線の長さ＋破線の長さ）×１００％として算出する。第１の外部電極側の半田および第２の外部電極側の半田それぞれについて進展率を算出し、大きい方の値をその試料の半田クラックの進展率とする。
【００６３】
最後に、実施例１の試料１０個の進展率の平均値、比較例１の試料１０個の進展率の平均値、比較例２の試料１０個の進展率の平均値および比較例３の試料１０個の進展率の平均値をそれぞれ算出することにより、実施例１の進展率、比較例１の進展率、比較例２の進展率および比較例３の進展率をそれぞれ算出した。
【００６４】
（実験例の結果）
実験例の結果を表１に示す。
【００６５】
【表１】
2017191869.tif 000003
【００６６】
表１に示すように、実施例１の半田クラックの進展率は４４．３１％であった。一方、比較例１の半田クラックの進展率は９６．１２％、比較例２の半田クラックの進展率は９３．３２％、比較例３の半田クラックの進展率は９８．１３％であった。これにより、実施例１は、比較例１〜３と比べてクラックの発生を抑制できることが確認できた。すなわち、積層セラミックコンデンサの第１の外部電極および第２の外部電極のそれぞれが導電性樹脂層を含み、且つ積層セラミックコンデンサと回路基板のコア材との間に所定の厚みの銅板が存在することにより、クラックの発生を抑制することができることを確認できた。
【００６７】
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
【符号の説明】
【００６８】
１０  積層セラミックコンデンサの実装構造
２０  積層セラミックコンデンサ
３０  積層体
３２ａ  第１の主面
３２ｂ  第２の主面
３４ａ  第１の側面
３４ｂ  第２の側面
３６ａ  第１の端面
３６ｂ  第２の端面
３８  セラミック層
４０ａ  第１の内部電極層
４０ｂ  第２の内部電極層
５０ａ  第１の外部電極
５０ｂ  第２の外部電極
５２ａ  第１の下地電極層
５２ｂ  第２の下地電極層
５４ａ  第１の導電性樹脂層
５４ｂ  第２の導電性樹脂層
６０ａ  第１のめっき層
６０ｂ  第２のめっき層
６２  Ｎｉめっき層
６４  Ｓｎめっき層
１００  回路基板
１０２  コア材
１０４  銅板
１０６  信号電極
１２０  接合材
【図１】
2017191869.tif 000004
【図２】
2017191869.tif 000005
【図３】
2017191869.tif 000006
【図４】
2017191869.tif 000007
【図５】
2017191869.tif 000008
【図６】
2017191869.tif 000009