(57)【要約】【課題】位相余裕が改善された高利得な増幅回路を提供する。【解決手段】一実施形態に係る増幅回路は、第１の増幅器と、第２の増幅器と、第３の増幅器と、容量と、を備える。第１の増幅器は、入力信号が入力される。第２の増幅器は、第１の増幅器より後段に接続される。第３の増幅器は、入力信号が入力され、第２の増幅器の出力信号と同位相の出力信号を出力する。容量は、第２の増幅器の出力端子と、第３の増幅器の出力端子と、の間に接続される。【選択図】図１
2017079397.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が入力される第１の増幅器と、
前記第１の増幅器より後段に接続された第２の増幅器と、
前記入力信号が入力され、前記第２の増幅器の出力信号と同位相の出力信号を出力する第３の増幅器と、
前記第２の増幅器の出力端子と、前記第３の増幅器の出力端子と、の間に接続された容量と、
を備える増幅回路。
【請求項２】
ユニティゲイン周波数より低い周波数にゼロ点を有する
請求項１に記載の増幅回路。
【請求項３】
前記第１の増幅器及び第２の増幅器は、反転増幅器であり、
前記第３の増幅器は、非反転増幅器である
請求項１又は請求項２に記載の増幅回路。
【請求項４】
前記第１の増幅器と、前記第２の増幅器と、前記第３の増幅器と、は差動構成を有する
請求項１又は請求項２に記載の増幅回路。
【請求項５】
前記第１の増幅器の入力端子は、前記第３の増幅器の同極性を有する入力端子に接続され、
前記第１の増幅器の出力端子は、前記第２の増幅器の同極性を有する入力端子に接続され、
前記第２の増幅器の第１極性を有する出力端子と、前記第３の増幅器の第１極性を有する出力端子と、の間に接続された第１の容量と、
前記第２の増幅器の第２極性を有する出力端子と、前記第３の増幅器の第２極性を有する出力端子と、の間に接続された第２の容量と、
を備える請求項４に記載の増幅回路。
【請求項６】
前記第１の増幅器、前記第２の増幅器、及び前記第３の増幅器の少なくとも１つは、プッシュプル回路により構成される
請求項１乃至請求項５のいずれか１項に記載の増幅回路。
【請求項７】
前記第１の増幅器、前記第２の増幅器、及び前記第３の増幅器の少なくとも１つの出力同相電圧を所定値に設定する同相帰還回路を備える
請求項１乃至請求項６のいずれか１項に記載の増幅回路。
【請求項８】
逆極性を有する、前記第２の増幅器の前記入力端子と前記出力端子と、の間に接続されたミラー容量を備える
請求項１乃至請求項７のいずれか１項に記載の増幅回路。
【請求項９】
前記第２の増幅器の後段に接続された第４の増幅器と、
前記入力信号を入力され、前記第４の増幅器の出力信号と同位相の出力信号を出力する第５の増幅器と、
前記第４の増幅器の出力端子と、前記第５の増幅器の出力端子と、の間に接続された容量と、
を備える請求項１乃至請求項８のいずれか１項に記載の増幅回路。
【請求項１０】
前記第４の増幅器と、前記第５の増幅器と、は差動構成を有し、
前記第１の増幅器の入力端子は、前記第５の増幅器の同極性を有する入力端子に接続され、
前記第４の増幅器の出力端子は、前記第５の増幅器の同極性を有する入力端子に接続され、
前記第３の増幅器の第１極性を有する出力端子と、前記第４の増幅器の第１極性を有する出力端子と、の間に接続された第３の容量と、
前記第３の増幅器の第２極性を有する出力端子と、前記第４の増幅器の第２極性を有する出力端子と、の間に接続された第４の容量と、
を備える請求項９に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、増幅回路に関する。
【背景技術】
【０００２】
従来、高利得な増幅回路として、増幅器を多段に縦続接続した多段増幅回路が提案されている。多段増幅回路では、増幅器の段数の分だけ入力信号の位相が回転するため、出力信号が不安定になるという問題がある。このような不安定性を改善するために、ミラー効果を利用した位相補償（ミラー補償）が利用されている。しかしながら、ミラー補償を利用すると、増幅回路の信号帯域が狭くなる。このため、多段増幅回路の位相余裕の改善と、信号帯域の広域化と、を両立することは困難であった。
【０００３】
従来、位相余裕と信号帯域とを両立する方法として、２段増幅回路の２段目の増幅器と並列に、直列に接続された増幅器及び容量を含む補償経路を設ける方法が提案されている。しかしながら、この増幅回路では、補償経路も２段増幅回路を構成するため、位相余裕の改善量が小さかった。
【０００４】
また、他の方法として、２段増幅回路と並列に１段増幅回路を接続する構成も提案されている。しかしながら、この増幅回路では、出力抵抗の低下により、直流利得が低下するため、高利得な増幅回路の実現が困難である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭６４−４１０５
【非特許文献】
【０００６】
【非特許文献１】IEEE JSSC Vol.32, No.12, pp.2000-2011, 1997
【発明の概要】
【発明が解決しようとする課題】
【０００７】
位相余裕が改善された高利得な増幅回路を提供する。
【課題を解決するための手段】
【０００８】
一実施形態に係る増幅回路は、第１の増幅器と、第２の増幅器と、第３の増幅器と、容量と、を備える。第１の増幅器は、入力信号が入力される。第２の増幅器は、第１の増幅器より後段に接続される。第３の増幅器は、入力信号が入力され、第２の増幅器の出力信号と同位相の出力信号を出力する。容量は、第２の増幅器の出力端子と、第３の増幅器の出力端子と、の間に接続される。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態に係る増幅回路の一例を示す図。
【図２】図１の増幅回路の等価回路を示す図。
【図３】図１の増幅回路の利得の周波数特性を示すゲイン線図。
【図４】第２実施形態に係る増幅回路の一例を示す図。
【図５】図４の増幅回路の具体例を示す図。
【図６】第３実施形態に係る増幅回路の一例を示す図。
【図７】第４実施形態に係る増幅回路の一例を示す図。
【図８】第５実施形態に係る増幅回路の一例を示す図。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について図面を参照して説明する。
【００１１】
（第１実施形態）
第１実施形態に係る増幅回路について、図１〜図３を参照して説明する。本実施形態では、単相構成を有する増幅回路について説明する。図１は、本実施形態に係る増幅回路の一例を示す図である。図１の増幅回路は、２つの増幅器が縦続接続された２段増幅回路であり、入力端子ＴＩＮと、出力端子ＴＯＵＴと、増幅器Ａ１〜Ａ３と、容量ＣＣと、を備える。
【００１２】
図１のＣＬは、増幅回路が駆動する負荷容量である。負荷容量ＣＬは、出力端子ＴＯＵＴと接地線（第１基準電圧線）との間に接続されている。
【００１３】
入力端子ＴＩＮは、増幅回路の入力信号を入力される。以下では、入力信号は、電圧信号ＶＩＮであるものとするが、電流信号であってもよい。以下、入力信号ＶＩＮという。
【００１４】
出力端子ＴＯＵＴは、入力信号ＶＩＮを所定の利得で増幅した、増幅回路の出力信号を出力する。以下では、出力信号は、電圧信号ＶＯＵＴであるものとするが、電流信号であってもよい。以下、出力信号ＶＯＵＴという。
【００１５】
増幅器Ａ１（第１の増幅器）は、単相構成（シングルエンド入力かつシングルエンド出力）を有する反転増幅器である。増幅器Ａ１は、増幅回路の１段目の増幅段（入力増幅段）を構成する。増幅器Ａ１は、入力端子が入力端子ＴＩＮに接続され、出力端子が増幅器Ａ２の入力端子に接続されている。増幅器Ａ１は、入力信号ＶＩＮを入力され、所定の利得で反転増幅する。増幅器Ａ１の出力信号は、増幅器Ａ２に入力される。
【００１６】
増幅器Ａ２（第２の増幅器）は、単相構成を有する反転増幅器であり、増幅器Ａ１の後段に接続されている。増幅器Ａ２は、増幅回路の２段目の増幅段（出力増幅段）を構成する。増幅器Ａ２は、入力端子が増幅器Ａ１の出力端子に接続され、出力端子が出力端子ＴＯＵＴに接続されている。増幅器Ａ２は、増幅器Ａ１の出力信号を入力され、所定の利得で反転増幅する。増幅器Ａ２の出力信号は、出力信号ＶＯＵＴとして出力される。
【００１７】
容量ＣＣは、容量値ＣＣを有するフィードフォワード容量であり、一端が増幅器Ａ２の出力端子に接続され、他端が増幅器Ａ３の出力端子に接続されている。すなわち、容量ＣＣは、増幅器Ａ２の出力端子と、増幅器Ａ３の出力端子と、の間に接続されている。
【００１８】
増幅器Ａ３（第３の増幅器）は、単相構成を有する非反転増幅器である。増幅器Ａ３は、入力端子が増幅器Ａ１の入力端子に接続され、出力端子が容量ＣＣの他端に接続されている。すなわち、増幅器Ａ３は、容量ＣＣとともに、増幅器Ａ１，Ａ２と並列なフォワード経路を構成している。増幅器Ａ３は、入力信号ＶＩＮを入力され、所定の利得で非反転増幅する。増幅器Ａ３の出力信号は、増幅器Ａ２の出力信号と同位相であり、容量ＣＣを介して、増幅器Ａ２の出力信号に重畳される。
【００１９】
図２は、図１の増幅回路の等価回路を示す図である。図２に示すように、増幅器Ａ１は、並列に接続された、電圧制御電流源ｇｍ１と、抵抗ｒＯ１と、容量Ｃ１と、により表される。容量Ｃ１は、増幅器Ａ２の入力端子が有する寄生容量である。電圧制御電流源ｇｍ１の電圧電流変換係数はｇｍ１、抵抗ｒＯ１の抵抗値はｒＯ１、容量Ｃ１の容量値はＣ１であるものとする。
【００２０】
また、増幅器Ａ２は、並列に接続された、電圧制御電流源ｇｍ２と、抵抗ｒＯ２と、容量ＣＬと、により表される。電圧制御電流源ｇｍ１の電圧電流変換係数はｇｍ１、抵抗ｒＯ１の抵抗値はｒＯ１であるものとする。
【００２１】
さらに、増幅器Ａ３は、並列に接続された、電圧制御電流源ｇｍ３と、抵抗ｒＯ３、により表される。電圧制御電流源ｇｍ３の電圧電流変換係数は−ｇｍ３、抵抗ｒＯ３の抵抗値はｒＯ３であるものとする。
【００２２】
このとき、図１の増幅回路の伝達関数ＶＯＵＴ／ＶＩＮは、以下の式で表される。
【００２３】
【数１】
2017079397.tif 000003
【００２４】
式（１）において、ｓはラプラス演算子である。式（１）のｓに０を代入することにより、図１の増幅回路の直流利得ＡＤＣは以下のように求められる。
【００２５】
【数２】
2017079397.tif 000004
【００２６】
式（２）からわかるように、図１の増幅回路の直流利得ＡＤＣは、増幅回路Ａ１の直流利得であるｇｍ１×ｒＯ１と、増幅回路Ａ２の直流利得であるｇｍ２×ｒＯ２と、の積となる。すなわち、図１の増幅回路の直流利得ＡＤＣは、増幅器Ａ１，Ａ２と並列に接続された増幅器Ａ３の影響を受けない。これは、増幅器Ａ２，Ａ３の出力端子間に、容量ＣＣが接続されているためである。
【００２７】
上述の通り、従来の増幅回路では、２段増幅回路と並列に１段増幅回路を接続すると、直流利得が低下する。これに対して、図１の増幅回路は、増幅器Ａ１，Ａ２と並列に増幅器Ａ３を接続しても、直流利得が低下しない。したがって、図１の増幅回路により、従来の増幅回路より高い直流利得を有する増幅回路を実現できる。
【００２８】
また、式（１）におけるＣＣ×ＣＬ及びＣ１×ＣＣは非常に小さい。そこで、説明のために、ＣＣ×ＣＬ，Ｃ１×ＣＣを０とすると、式（１）は以下のように書き換えられる。
【００２９】
【数３】
2017079397.tif 000005
【００３０】
式（３）の伝達関数より、図１の増幅回路が１つのゼロ点Ｚ１と、２つのポールＰ１，Ｐ２と、を有することがわかる。説明を簡単にするために、ｇｍ１＝ｇｍ２＝ｇｍ３＝ｇｍ、ｒＯ１＝ｒＯ２＝ｒＯ３＝ｒＯであり、各増幅器Ａ１〜Ａ３の利得が十分に高いとすると、ゼロ点Ｚ１の周波数は１／ｒＯＣＣ、第１のポールＰ１の周波数は１／ｒＯＣ１、第２のポールＰ２の周波数は１／ｒＯ（２ＣＣ＋ＣＬ）となる。負荷容量ＣＬは、寄生容量Ｃ１より大きいため、第２のポールＰ２の周波数は、第１のポールＰ１の周波数より、小さくなる。
【００３１】
図３は、図１の増幅回路の周波数特性を示すゲイン線図である。図３のＸ軸は周波数（Ｆｒｅｑ）、Ｙ軸は利得（Ｇａｉｎ）である。図３において、実線（フォワード経路あり）は図１の増幅回路の周波数特性、破線（フォワード経路なし）は図１の増幅回路がフォワード経路を備えない場合の周波数特性、一点鎖線は図１の増幅回路の出力信号ＶＯＵＴにおける増幅器Ａ３の寄与分を示す。
【００３２】
まず、フォワード経路を備えない場合の周波数特性について説明する。フォワード経路を備えない増幅回路の伝達関数は、式（３）のＣＣに０を代入したものである。したがって、フォワード経路を備えない増幅回路は、ゼロ点を有さず、２つのポールＰ１′，Ｐ２′を有する。
【００３３】
第１のポールＰ１′の周波数は、図１の増幅回路の第１のポールＰ１の周波数と同じである。一方、第２のポールＰ２′の周波数は、容量ＣＣがないことにより、１／ｒＯＣＬとなり、図１の増幅回路の第２のポールＰ２の周波数より高くなる。
【００３４】
しかしながら、フォワード経路を備えない増幅回路では、２つのポールＰ１′，Ｐ２′の周波数が、いずれもユニティゲイン周波数ＦＵＧ′（利得が１になる周波数）より低くなる。このため、ユニティゲイン周波数ＦＵＧ′において、位相が１８０°程度遅れてしまう。この結果、フォワード経路を備えない増幅回路では、十分な位相余裕が得られない。
【００３５】
これに対して、図１の増幅回路は、第２のポールＰ２の周波数が、第２のポールＰ２′の周波数より低くなるものの、ゼロ点Ｚ１の周波数がユニティゲイン周波数ＦＵＧより低くなる。すなわち、ユニティゲイン周波数ＦＵＧより低い周波数に、ゼロ点が形成される。これは、増幅器Ａ３の出力信号が、容量ＣＣを介して出力信号ＶＯＵＴに重畳されるためである。
【００３６】
図１の増幅回路では、このゼロ点Ｚ１において位相が進むため、ユニティゲイン周波数ＦＵＧにおける位相の遅れは、９０°程度となる。すなわち、フォワード経路を備えない増幅回路に比べて、位相余裕を改善（大きく）することができる。
【００３７】
また、図３からわかるように、図１の増幅回路のユニティゲイン周波数ＦＵＧは、フォワード経路を備えない増幅回路のユニティゲイン周波数ＦＵＧ′より高くなる。すなわち、図１の構成により、増幅回路の信号帯域を広くすることができる。
【００３８】
なお、本実施形態では、２段増幅回路を例に説明したが、本実施形態に係る増幅回路は、３段以上の増幅器を備えてもよい。この場合、増幅器Ａ１（入力増幅段）と増幅器Ａ２（出力増幅段）との間に、新たな増幅器を縦続接続するとともに、増幅器Ａ２の出力信号と増幅器Ａ３の出力信号とが同位相となるように、帰還経路を構成すればよい。
【００３９】
例えば、本実施形態に係る増幅回路を３段増幅回路とする場合、増幅器Ａ１と増幅器Ａ２との間に、新たな増幅器を接続すればよい。このとき、増幅器Ａ２は、３段目の増幅段（出力増幅段）を構成する。新たな増幅器が反転増幅器である場合には、増幅器Ａ３を反転増幅器とし、増幅器Ａ１，Ａ２と並列なフォワード経路を構成すればよい。これにより、増幅器Ａ３の出力信号が、増幅器２の出力信号と同位相となり、本実施形態における上述の効果が得られる。すなわち、増幅回路の位相余裕を改善し、信号帯域を広くすることができる。
【００４０】
（第２実施形態）
第２実施形態に係る増幅回路について、図４及び図５を参照して説明する。本実施形態では、差動構成（差動入力かつ差動出力）を有する増幅回路について説明する。図４は、本実施形態に係る増幅回路の一例を示す図である。
【００４１】
図４の増幅回路は、２つの増幅器が縦続接続された２段増幅回路であり、正入力端子ＴＩＮＰと、負入力端子ＴＩＮＭと、正出力端子ＴＯＵＴＰと、負出力端子ＴＯＵＴＭと、増幅器Ａ１〜Ａ３と、を備える。また、本実施形態に係る増幅回路は、差動構成を有するため、２つの容量ＣＣ１，ＣＣ２を備える。図４におけるＣＬＰ，ＣＬＭは、図４の増幅回路が駆動する負荷容量である。負荷容量ＣＬＰは、正出力端子ＴＯＵＴＰと接地線との間に接続されている。負荷容量ＣＬＭは、負出力端子ＴＯＵＴＭと接地線との間に接続されている。
【００４２】
正入力端子ＴＩＮＰは、差動入力される２つの入力信号のうち、正極性（第２極性）を有する入力信号ＶＩＮＰが入力される。負入力端子ＴＩＮＭは、差動入力される２つの入力信号のうち、負極性（第１極性）を有する入力信号ＶＩＮＭが入力される。
【００４３】
正出力端子ＴＯＵＴＰは、差動出力される２つの出力信号のうち、正極性を有する出力信号ＶＯＵＴＰを出力する。負出力端子ＴＯＵＴＭは、差動出力される２つの出力信号のうち、負極性を有する出力信号ＶＯＵＴＭを出力する。
【００４４】
増幅器Ａ１は、差動構成（差動入力かつ差動出力）を有する完全差動増幅器である。増幅器Ａ１は、増幅回路の１段目の増幅段（入力増幅段）を構成する。増幅器Ａ１は、正入力端子と、負入力端子と、正出力端子と、負出力端子と、を備える。
【００４５】
正入力端子は、正入力端子ＴＩＮＰに接続され、入力信号ＶＩＮＰが入力される。負入力端子は、負入力端子ＴＩＮＭに接続され、入力信号ＶＩＮＭが入力される。正出力端子は、増幅器Ａ２の正入力端子に接続され、正極性を有する出力信号を出力する。負出力端子は、増幅器Ａ２の負入力端子に接続され、負極性を有する出力信号を出力する。
【００４６】
なお、本実施形態に係る増幅回路は、増幅器Ａ１の代わりに、単相構成を有する２つの反転増幅器を備えてもよい。この場合、一方の反転増幅器の入力端子を正入力端子ＴＩＮＰに接続し、出力端子を増幅器Ａ２の負入力端子に接続するとともに、他方の反転増幅器の入力端子を負入力端子ＴＩＮＭに接続し、出力端子を増幅器Ａ２の正入力端子に接続すればよい。
【００４７】
増幅器Ａ２は、差動構成を有する完全差動増幅器である。増幅器Ａ２は、増幅回路の２段目の増幅段（出力増幅段）を構成する。増幅器Ａ２は、正入力端子と、負入力端子と、正出力端子と、負出力端子と、を備える。
【００４８】
正入力端子は、増幅器Ａ１の正出力端子に接続され、増幅器Ａ１の正極性を有する出力信号が入力される。負入力端子は、増幅器Ａ１の負出力端子に接続され、増幅器Ａ１の負極性を有する出力信号が入力される。正出力端子は、正出力端子ＴＯＵＴＰに接続され、正極性を有する出力信号を出力する。負出力端子は、負出力端子ＴＯＵＴＭに接続され、負極性を有する出力信号を出力する。
【００４９】
なお、本実施形態に係る増幅回路は、増幅器Ａ２の代わりに、単相構成を有する２つの反転増幅器を備えてもよい。この場合、一方の反転増幅器の入力端子を増幅器Ａ１の正出力端子に接続し、出力端子を負出力端子ＴＯＵＴＭに接続するとともに、他方の反転増幅器の入力端子を増幅器Ａ１の負出力端子に接続し、出力端子を正出力端子ＴＯＵＴＰに接続すればよい。
【００５０】
容量ＣＣ１，ＣＣ２は、それぞれ増幅器Ａ２及び増幅器Ａ３の同極性を有する出力端子間に接続されている。同極性を有する出力端子からは、同極性を有する出力信号、すなわち、同位相の出力信号が出力される。
【００５１】
容量ＣＣ１（第１の容量）は、容量値ＣＣ１を有するフィードフォワード容量であり、一端が増幅器Ａ２の負出力端子に接続され、他端が増幅器Ａ３の負出力端子に接続されている。すなわち、容量ＣＣ１は、増幅器Ａ２の負出力端子と、増幅器Ａ３の負出力端子と、の間に接続されている。
【００５２】
容量ＣＣ２（第２の容量）は、容量値ＣＣ２を有するフィードフォワード容量であり、一端が増幅器Ａ２の正出力端子に接続され、他端が増幅器Ａ３の正出力端子に接続されている。すなわち、容量ＣＣ１は、増幅器Ａ２の正出力端子と、増幅器Ａ３の正出力端子と、の間に接続されている。
【００５３】
増幅器Ａ３（第３の増幅器）は、差動構成を有する完全差動増幅器である。増幅器Ａ３は、容量ＣＣ１とともに、正入力端子ＴＩＮＰと負出力端子ＴＯＵＴＭとの間を接続するフォワード経路を構成する。また、増幅器Ａ３は、容量ＣＣ２とともに、負入力端子ＴＩＮＭと正出力端子ＴＯＵＴＰとの間を接続するフォワード経路を構成する。増幅器Ａ３は、正入力端子と、負入力端子と、正出力端子と、負出力端子と、を備える。
【００５４】
正入力端子は、増幅器Ａ１の正入力端子に接続され、入力信号ＶＩＮＰが入力される。負入力端子は、増幅器Ａ１の負入力端子に接続され、入力信号ＶＩＮＭが入力される。正出力端子は、容量ＣＣ２の他端に接続され、正極性を有する出力信号を出力する。負出力端子は、容量ＣＣ１の他端に接続され、負極性を有する出力信号を出力する。
【００５５】
このような構成により、出力信号ＶＯＵＴＰは、容量ＣＣ２を介して、２つの同位相の信号である、増幅器Ａ２の正極性を有する出力信号と、増幅器Ａ３の正極性を有する出力信号と、を重畳した信号となる。したがって、増幅回路の正極性側の位相余裕を改善し、信号帯域を広くすることができる。
【００５６】
これと同様に、出力信号ＶＯＵＴＭは、容量ＣＣ１を介して、２つの同位相の信号である、増幅器Ａ２の負極性を有する出力信号と、増幅器Ａ３の負極性を有する出力信号と、を重畳した信号となる。したがって、増幅回路の負極性側の位相余裕を改善し、信号帯域を広くすることができる。
【００５７】
なお、本実施形態に係る増幅回路は、増幅器Ａ３の代わりに、単相構成を有する２つの反転増幅器を備えてもよい。この場合、一方の反転増幅器の入力端子を増幅器Ａ１の正入力端子に接続し、出力端子を容量ＣＣ１の他端に接続するとともに、他方の反転増幅器の入力端子を増幅器Ａ１の負入力端子に接続し、出力端子を容量ＣＣ２の他端に接続すればよい。
【００５８】
図５は、図４の増幅回路の具体例を示す図である。図５の例では、増幅器Ａ１は、差動対を構成するトランジスタＭ１，Ｍ２と、電流源Ｉ１〜Ｉ３と、を備える。
【００５９】
トランジスタＭ１は、ＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）であり、ソース端子が電流源Ｉ３の一端に接続され、ドレイン端子が電流源Ｉ１の一端に接続され、ゲート端子が正入力端子ＴＩＮＰに接続されている。
【００６０】
トランジスタＭ２は、ＮＭＯＳであり、ソース端子が電流源Ｉ３の一端に接続され、ドレイン端子が電流源Ｉ２の一端に接続され、ゲート端子が負入力端子ＴＩＮＭに接続されている。
【００６１】
電流源Ｉ１は、トランジスタＭ１の負荷であり、一端がトランジスタＭ１のドレイン端子に接続され、他端が電源線（第２基準電圧線）に接続されている。
【００６２】
電流源Ｉ２は、トランジスタＭ２の負荷であり、一端がトランジスタＭ２のドレイン端子に接続され、他端が電源線に接続されている。
【００６３】
電流源Ｉ３は、トランジスタＭ１，Ｍ２のテール電流源であり、一端がトランジスタＭ１，Ｍ２のソース端子に接続され、他端が接地線に接続されている。
【００６４】
トランジスタＭ１のゲート端子は、増幅器Ａ１の正入力端子に相当し、トランジスタＭ１のドレイン端子は増幅器Ａの負出力端子に相当する。また、トランジスタＭ２のゲート端子は、増幅器Ａ１の負入力端子に相当し、トランジスタＭ２のドレイン端子は増幅器Ａの正出力端子に相当する。
【００６５】
増幅器Ａ２は、トランジスタＭ７〜Ｍ１０と、電圧源Ｖｂ５〜Ｖｂ８と、を備える。
【００６６】
トランジスタＭ７は、ＮＭＯＳであり、ソース端子が接地線に接続され、ドレイン端子が容量ＣＣ２の一端に接続され、ゲート端子が電圧源Ｖｂ５の一端に接続されている。
【００６７】
トランジスタＭ８は、ＰチャネルＭＯＳトランジスタ（以下、「ＰＭＯＳ」という）であり、ソース端子が電源線に接続され、ドレイン端子が容量ＣＣ２の一端に接続され、ゲート端子が電圧源Ｖｂ６の一端に接続されている。
【００６８】
電圧源Ｖｂ５は、一端がトランジスタＭ７のゲート端子に接続され、他端がトランジスタＭ１のドレイン端子に接続されている。
【００６９】
電圧源Ｖｂ６は、一端がトランジスタＭ８のゲート端子に接続され、他端がトランジスタＭ１のドレイン端子に接続されている。
【００７０】
電圧源Ｖｂ５，Ｖｂ６の他端は、増幅器Ａ２の負入力端子に相当する。トランジスタＭ７，Ｍ８のドレイン端子は、増幅器Ａ２の正出力端子に相当する。
【００７１】
トランジスタＭ９は、ＮＭＯＳであり、ソース端子が接地線に接続され、ドレイン端子が容量ＣＣ１の一端に接続され、ゲート端子が電圧源Ｖｂ７の一端に接続されている。
【００７２】
トランジスタＭ１０は、ＰＭＯＳであり、ソース端子が電源線に接続され、ドレイン端子が容量ＣＣ１の一端に接続され、ゲート端子が電圧源Ｖｂ８の一端に接続されている。
【００７３】
電圧源Ｖｂ７は、一端がトランジスタＭ９のゲート端子に接続され、他端がトランジスタＭ２のドレイン端子に接続されている。
【００７４】
電圧源Ｖｂ８は、一端がトランジスタＭ１０のゲート端子に接続され、他端がトランジスタＭ２のドレイン端子に接続されている。
【００７５】
電圧源Ｖｂ７，Ｖｂ８の他端は、増幅器Ａ２の正入力端子に相当する。トランジスタＭ９，Ｍ１０のドレイン端子は、増幅器Ａ２の負出力端子に相当する。
【００７６】
増幅器Ａ３は、トランジスタＭ３〜Ｍ６と、電圧源Ｖｂ１〜Ｖｂ４と、を備える。
【００７７】
トランジスタＭ３は、ＮＭＯＳであり、ソース端子が接地線に接続され、ドレイン端子が容量ＣＣ２の他端に接続され、ゲート端子が電圧源Ｖｂ１の一端に接続されている。
【００７８】
トランジスタＭ４は、ＰＭＯＳであり、ソース端子が電源線に接続され、ドレイン端子が容量ＣＣ２の他端に接続され、ゲート端子が電圧源Ｖｂ２の一端に接続されている。
【００７９】
電圧源Ｖｂ１は、一端がトランジスタＭ３のゲート端子に接続され、他端が負入力端子ＴＩＮＭに接続されている。
【００８０】
電圧源Ｖｂ２は、一端がトランジスタＭ４のゲート端子に接続され、他端が負入力端子ＴＩＮＭに接続されている。
【００８１】
電圧源Ｖｂ１，Ｖｂ２の他端は、増幅器Ａ３の負入力端子に相当する。トランジスタＭ３，Ｍ４のドレイン端子は、増幅器Ａ２の正出力端子に相当する。
【００８２】
トランジスタＭ５は、ＮＭＯＳであり、ソース端子が接地線に接続され、ドレイン端子が容量ＣＣ１の他端に接続され、ゲート端子が電圧源Ｖｂ３の一端に接続されている。
【００８３】
トランジスタＭ６は、ＰＭＯＳであり、ソース端子が電源線に接続され、ドレイン端子が容量ＣＣ１の他端に接続され、ゲート端子が電圧源Ｖｂ４の一端に接続されている。
【００８４】
電圧源Ｖｂ３は、一端がトランジスタＭ５のゲート端子に接続され、他端が正入力端子ＴＩＮＰに接続されている。
【００８５】
電圧源Ｖｂ８は、一端がトランジスタＭ６のゲート端子に接続され、他端が正入力端子ＴＩＮＰに接続されている。
【００８６】
電圧源Ｖｂ３，Ｖｂ４の他端は、増幅器Ａ３の正入力端子に相当する。トランジスタＭ５，Ｍ６のドレイン端子は、増幅器Ａ３の負出力端子に相当する。
【００８７】
以上のような構成により、図４の増幅回路を実現することができる。図５において、増幅器Ａ２，Ａ３は、いわゆるプッシュプル回路であり、高い電流効率及び広い出力信号振幅範囲を有する。したがって、図５の構成により、増幅回路の電流効率を向上させ、出力信号振幅範囲を拡大することができる。
【００８８】
なお、図５の例では、増幅器Ａ１は、差動対により構成されているが、増幅器Ａ２，Ａ３と同様に、プッシュプル回路により構成することも可能である。また、図１の増幅回路の増幅器Ａ１〜Ａ３の少なくとも１つを、プッシュプル回路により構成してもよい。
【００８９】
さらに、以上の説明では、増幅回路をＭＯＳトランジスタにより構成する場合を例に説明したが、バイポーラトランジスタにより構成することも可能である。増幅回路をバイポーラトランジスタにより構成する場合、本明細書におけるＮＭＯＳ、ＰＭＯＳ、ソース端子、ドレイン端子、及びゲート端子を、それぞれＮＰＮ型バイポーラトランジスタ、ＰＮＰ型バイポーラトランジスタ、エミッタ端子、コレクタ端子、及びベース端子と読み替えればよい。
【００９０】
（第３実施形態）
第３実施形態に係る増幅回路について、図６を参照して説明する。本実施形態では、同相帰還回路（ＣＭＦＢ：Common Mode Feedback Loop）を備える増幅回路について説明する。図６は、本実施形態に係る増幅回路の一例を示す図である。図６の増幅回路は、同相帰還回路１〜３を備える。他の構成は、図４と同様である。
【００９１】
同相帰還回路１は、増幅器Ａ１の正出力端子及び負出力端子の電圧に基づいて、増幅器Ａ１の出力同相電圧（動作点）を所定の電圧に設定する。出力同相電圧の設定方法は、任意に選択可能である。同相帰還回路１は、例えば、増幅器Ａ１のバイアス電流を制御することにより、増幅器Ａ１の出力同相電圧を設定する。
【００９２】
同相帰還回路２は、増幅器Ａ２の正出力端子及び負出力端子の電圧に基づいて、増幅器Ａ２の出力同相電圧を所定の電圧に設定する。出力同相電圧の設定方法は、任意に選択可能である。同相帰還回路２は、例えば、増幅器Ａ２のバイアス電流を制御することにより、増幅器Ａ２の出力同相電圧を設定する。
【００９３】
同相帰還回路３は、増幅器Ａ３の正出力端子及び負出力端子の電圧に基づいて、増幅器Ａ３の出力同相電圧を所定の電圧に設定する。出力同相電圧の設定方法は、任意に選択可能である。同相帰還回路３は、例えば、増幅器Ａ３のバイアス電流を制御することにより、増幅器Ａ３の出力同相電圧を設定する。
【００９４】
以上のような構成により、増幅器Ａ１〜Ａ３の直流利得が高い場合であっても、増幅器Ａ１〜Ａ３の出力同相電圧を、それぞれ安定させることができる。
【００９５】
本実施形態では、増幅器Ａ２，Ａ３は、容量ＣＣ１，ＣＣ２を介して接続されている。このため、増幅器Ａ２，Ａ３の動作点は異なってもよい。同相帰還回路２，３をそれぞれ設けることにより、増幅器Ａ２，Ａ３の動作点をそれぞれ最適な値に設定することができる。
【００９６】
なお、図６の例では、増幅回路は、同相帰還回路を３つ備えるが、いずれか１つ又は２つを備える構成も可能である。
【００９７】
（第４実施形態）
第４実施形態に係る増幅回路について、図７を参照して説明する。本実施形態では、ミラー補償を適用した増幅回路について説明する。図７は、本実施形態に係る増幅回路の一例を示す図である。図７の増幅回路は、ミラー容量ＣＭ１，ＣＭ２を備える。他の構成は、図４と同様である。
【００９８】
ミラー容量ＣＭ１は、一端が増幅器Ａ２の負入力端子に接続され、他端が増幅器Ａ２の正出力端子に接続されている。すなわち、ミラー容量ＣＭ１は、増幅器Ａ２の負入力端子と正出力端子との間に接続されており、ミラー補償回路を構成している。本実施形態では、ミラー容量ＣＭ１によるミラー補償により、増幅回路の正極性側の位相余裕をさらに改善することができる。
【００９９】
ミラー容量ＣＭ２は、一端が増幅器Ａ２の正入力端子に接続され、他端が増幅器Ａ２の負出力端子に接続されている。すなわち、ミラー容量ＣＭ２は、増幅器Ａ２の正入力端子と負出力端子との間に接続されており、ミラー補償回路を構成している。本実施形態では、ミラー容量ＣＭ２によるミラー補償により、増幅回路の負極性側の位相余裕をさらに改善することができる。
【０１００】
なお、本実施形態と同様に、単相構成を有する第１実施形態に係る増幅回路に、ミラー補償を適用することも可能である。この場合、図１の増幅器Ａ２の入力端子と出力端子との間にミラー容量を接続し、ミラー補償回路を構成すればよい。これにより、出力信号ＶＯＵＴの位相余裕をさらに改善することができる。
【０１０１】
（第５実施形態）
第５実施形態に係る増幅回路について、図８を参照して説明する。本実施形態では、３つの増幅器が縦続接続された３段増幅回路について説明する。図８は、本実施形態に係る増幅回路の一例を示す図である。図８の増幅回路は、増幅器Ａ４と、容量ＣＣ３，ＣＣ４と、増幅器Ａ５と、を備える。他の構成は、図４と同様である。
【０１０２】
増幅器Ａ４（第４の増幅器）は、差動構成を有する完全差動増幅器である。増幅器Ａ４は、増幅器Ａ２の後段に接続されており、増幅回路の３段目の増幅段（出力増幅段）を構成する。増幅器Ａ４は、正入力端子と、負入力端子と、正出力端子と、負出力端子と、を備える。
【０１０３】
正入力端子は、増幅器Ａ２の正出力端子に接続され、増幅器Ａ２の正極性を有する出力信号が入力される。負入力端子は、増幅器Ａ２の負出力端子に接続され、増幅器Ａ２の負極性を有する出力信号が入力される。正出力端子は、正出力端子ＴＯＵＴＰに接続され、正極性を有する出力信号を出力する。負出力端子は、負出力端子ＴＯＵＴＭに接続され、負極性を有する出力信号を出力する。
【０１０４】
なお、本実施形態に係る増幅回路は、増幅器Ａ４の代わりに、単相構成を有する２つの反転増幅器を備えてもよい。この場合、一方の反転増幅器の入力端子を増幅器Ａ２の正出力端子に接続し、出力端子を負出力端子ＴＯＵＴＭに接続するとともに、他方の反転増幅器の入力端子を増幅器Ａ１の負出力端子に接続し、出力端子を正出力端子ＴＯＵＴＰに接続すればよい。
【０１０５】
容量ＣＣ３，ＣＣ４は、それぞれ増幅器Ａ４及び増幅器Ａ５の同極性を有する出力端子間に接続されている。同極性を有する出力端子からは、同極性を有する出力信号、すなわち、同位相の出力信号が出力される。
【０１０６】
容量ＣＣ３（第３の容量）は、容量値ＣＣ３を有するフィードフォワード容量であり、一端が増幅器Ａ４の負出力端子に接続され、他端が増幅器Ａ５の負出力端子に接続されている。すなわち、容量ＣＣ３は、増幅器Ａ４の負出力端子と、増幅器Ａ５の負出力端子と、の間に接続されている。
【０１０７】
容量ＣＣ４（第４の容量）は、容量値ＣＣ４を有するフィードフォワード容量であり、一端が増幅器Ａ４の正出力端子に接続され、他端が増幅器Ａ５の正出力端子に接続されている。すなわち、容量ＣＣ４は、増幅器Ａ４の正出力端子と、増幅器Ａ５の正出力端子と、の間に接続されている。
【０１０８】
増幅器Ａ５（第５の増幅器）は、差動構成を有する完全差動増幅器である。増幅器Ａ５は、容量ＣＣ３とともに、正入力端子ＴＩＮＰと負出力端子ＴＯＵＴＭとの間を接続するフォワード経路を構成する。また、増幅器Ａ３は、容量ＣＣ４とともに、負入力端子ＴＩＮＭと正出力端子ＴＯＵＴＰとの間を接続するフォワード経路を構成する。増幅器Ａ５は、正入力端子と、負入力端子と、正出力端子と、負出力端子と、を備える。
【０１０９】
正入力端子は、増幅器Ａ１の正入力端子に接続され、入力信号ＶＩＮＰが入力される。負入力端子は、増幅器Ａ１の負入力端子に接続され、入力信号ＶＩＮＭが入力される。正出力端子は、容量ＣＣ４の他端に接続され、正極性を有する出力信号を出力する。負出力端子は、容量ＣＣ３の他端に接続され、負極性を有する出力信号を出力する。
【０１１０】
このような構成により、出力信号ＶＯＵＴＰは、容量ＣＣ４を介して、２つの同位相の信号である、増幅器Ａ４の正極性を有する出力信号と、増幅器Ａ５の正極性を有する出力信号と、を重畳した信号となる。したがって、増幅回路の正極性側の位相余裕を改善し、信号帯域を広くすることができる。
【０１１１】
これと同様に、出力信号ＶＯＵＴＭは、容量ＣＣ３を介して、２つの同位相の信号である、増幅器Ａ４の負極性を有する出力信号と、増幅器Ａ５の負極性を有する出力信号と、を重畳した信号となる。したがって、増幅回路の負極性側の位相余裕を改善し、信号帯域を広くすることができる。
【０１１２】
なお、本実施形態に係る増幅回路は、増幅器Ａ５の代わりに、単相構成を有する２つの反転増幅器を備えてもよい。この場合、一方の反転増幅器の入力端子を増幅器Ａ１の正入力端子に接続し、出力端子を容量ＣＣ３の他端に接続するとともに、他方の反転増幅器の入力端子を増幅器Ａ１の負入力端子に接続し、出力端子を容量ＣＣ４の他端に接続すればよい。
【０１１３】
また、本実施形態の構成を、図１の増幅回路に適用することも可能である。この場合、増幅器Ａ４，Ａ５として、単相構成を有する反転増幅器を接続し、増幅器Ａ４，Ａ５の出力端子の間に容量を接続すればよい。
【０１１４】
なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、各実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。
【図１】
2017079397.tif 000006
【図２】
2017079397.tif 000007
【図３】
2017079397.tif 000008
【図４】
2017079397.tif 000009
【図５】
2017079397.tif 000010
【図６】
2017079397.tif 000011
【図７】
2017079397.tif 000012
【図８】
2017079397.tif 000013