(57)【要約】【課題】ＴＦＴの閾値電圧の低下が抑制された薄膜トランジスタ基板を提供する。【解決手段】ＴＦＴ基板２０は、基板１１０と、アンダーコート層１２０と、チャネル領域１３１、ソース領域１３２及びドレイン領域１３３を有する酸化物半導体層１３０と、ゲート絶縁層１４０と、ゲート絶縁層１４０上のチャネル領域１３１に対向する位置に設けられたゲート電極層１５０と、ゲート電極層１５０、ソース領域１３２及びドレイン領域１３３、並びに、アンダーコート層１２０の表面を覆うように設けられた、水素の透過を抑制する酸化アルミニウム層１６０と、アンダーコート層１２０上に設けられた、水素の透過を抑制する水素抑制層１９０とを備え、水素抑制層１９０は、平面視において、ゲート電極層１５０の端面に沿った領域のうち酸化物半導体層１３０に重複しない領域に設けられている。【選択図】図５
2017191838.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に設けられたアンダーコート層と、
前記アンダーコート層の上方に設けられた、チャネル領域並びに当該チャネル領域より抵抗率が低いソース領域及びドレイン領域を有する酸化物半導体層と、
前記チャネル領域上に設けられたゲート絶縁層と、
前記ゲート絶縁層上の前記チャネル領域に対向する位置に設けられたゲート電極層と、
前記ゲート電極層、前記ソース領域及び前記ドレイン領域、並びに、前記アンダーコート層の表面を覆うように設けられた、水素の透過を抑制する第１水素抑制層と、
前記アンダーコート層上に設けられた、水素の透過を抑制する第２水素抑制層とを備え、
前記第２水素抑制層は、平面視において、前記ゲート電極層の端面に沿った領域のうち前記酸化物半導体層に重複しない領域に設けられている
薄膜トランジスタ基板。
【請求項２】
前記第２水素抑制層は、前記酸化物半導体層と同じ材料を主成分として含有する
請求項１に記載の薄膜トランジスタ基板。
【請求項３】
前記第２水素抑制層は、金属材料を主成分として含有する
請求項１に記載の薄膜トランジスタ基板。
【請求項４】
前記第２水素抑制層は、酸化アルミニウムを主成分として含有する
請求項１に記載の薄膜トランジスタ基板。
【請求項５】
さらに、
前記アンダーコート層上に設けられた下部電極層と、
前記下部電極層の上方に設けられた、前記下部電極層との間で容量を形成する上部電極層とを備え、
前記第２水素抑制層は、前記下部電極層と同じ材料を主成分として含有する
請求項１に記載の薄膜トランジスタ基板。
【請求項６】
前記第２水素抑制層は、さらに、平面視において、前記酸化物半導体層に隣接又は重複している
請求項４又は５に記載の薄膜トランジスタ基板。
【請求項７】
前記第２水素抑制層は、さらに、平面視において、前記ゲート電極層に重複する領域の全体に設けられている
請求項６に記載の薄膜トランジスタ基板。
【請求項８】
前記第２水素抑制層は、前記酸化物半導体層と離間している
請求項２〜５のいずれか１項に記載の薄膜トランジスタ基板。
【請求項９】
前記第２水素抑制層は、さらに、平面視において、前記ゲート電極層に重複する領域のうち、前記酸化物半導体層に重複しない領域に設けられている
請求項６又は８に記載の薄膜トランジスタ基板。
【請求項１０】
前記第２水素抑制層は、
前記ソース領域に接触した第１抑制部と、
前記ドレイン領域に接触した第２抑制部とを含み、
前記第１抑制部と前記第２抑制部とは、離間している
請求項２〜５のいずれか１項に記載の薄膜トランジスタ基板。
【請求項１１】
前記アンダーコート層は、
前記基板の上方に設けられたシリコン窒化物を主成分として含有する第１層と、
前記第１層上に設けられたシリコン酸化物を主成分として含有する第２層とを有する
請求項１〜１０のいずれか１項に記載の薄膜トランジスタ基板。
【請求項１２】
前記ゲート電極層は、
前記チャネル領域と平面視形状が略同じである電極部と、
前記電極部からチャネル幅方向に延設された延設部とを有する
請求項１〜１１のいずれか１項に記載の薄膜トランジスタ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ基板に関する。
【背景技術】
【０００２】
従来、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）などの薄膜半導体装置は、液晶表示装置などのアクティブマトリクス方式の表示装置、又は、デジタルカメラなどの固体撮像装置に用いられている。表示装置において、ＴＦＴは、画素を選択するスイッチング素子、画素を駆動する駆動トランジスタ、又は、表示領域の外部のドライバなどとして用いられる。
【０００３】
例えば、有機発光材料を利用した有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を有する有機ＥＬディスプレイは、電圧駆動型の液晶ディスプレイとは異なり、電流駆動型のディスプレイデバイスである。このため、より優れた性能を有するＴＦＴの開発が急がれている。近年、チャネル層としてＩｎＧａＺｎＯに代表される酸化物半導体を用いたＴＦＴの開発が盛んに行われている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１８３２３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載のＴＦＴでは、半導体層に水素を供給することで半導体層中における欠陥の発生を抑制している。しかしながら、半導体層への水素の供給量が多すぎる場合には、半導体層のチャネル領域が水素を吸蔵することで低抵抗化し、ＴＦＴの閾値電圧が低下する。
【０００６】
そこで、本発明は、ＴＦＴの閾値電圧の低下が抑制された薄膜トランジスタ基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の一態様に係る薄膜トランジスタ基板は、基板と、前記基板の上方に設けられたアンダーコート層と、前記アンダーコート層の上方に設けられた、チャネル領域並びに当該チャネル領域より抵抗率が低いソース領域及びドレイン領域を有する酸化物半導体層と、前記チャネル領域上に設けられたゲート絶縁層と、前記ゲート絶縁層上の前記チャネル領域に対向する位置に設けられたゲート電極層と、前記ゲート電極層、前記ソース領域及び前記ドレイン領域、並びに、前記アンダーコート層の表面を覆うように設けられた、水素の透過を抑制する第１水素抑制層と、前記アンダーコート層と前記第１水素抑制層との間に設けられた、水素の透過を抑制する第２水素抑制層とを備え、前記第２水素抑制層は、平面視において、前記ゲート電極層の端面に沿った領域のうち前記酸化物半導体層に重複しない領域に設けられている。
【発明の効果】
【０００８】
本発明によれば、ＴＦＴの閾値電圧の低下が抑制された薄膜トランジスタ基板を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係る薄膜半導体アレイ基板を示す図である。
【図２】実施の形態１に係る有機ＥＬ表示装置の一部切り欠き斜視図である。
【図３】実施の形態１に係る有機ＥＬ表示装置のピクセルバンクの一例を示す斜視図である。
【図４】実施の形態１に係る有機ＥＬ表示装置における画素回路の構成を示す電気回路図である。
【図５】実施の形態１に係る薄膜トランジスタ基板の上面図である。
【図６】図５のＶＩ−ＶＩ線における実施の形態１に係る薄膜トランジスタ基板の断面図である。
【図７】図５のＶＩＩ−ＶＩＩ線における実施の形態１に係る薄膜トランジスタ基板の断面図である。
【図８Ａ】実施の形態１に係るゲート電極層と水素抑制層が設けられる領域との位置関係を説明するための平面図である。
【図８Ｂ】実施の形態１に係るゲート電極層と水素抑制層が設けられる領域との位置関係を説明するための平面図である。
【図９Ａ】実施の形態１に係る薄膜トランジスタ基板の製造方法におけるアンダーコート層の形成工程からゲート電極層及びゲート絶縁層の形成工程までを示す断面図である。
【図９Ｂ】実施の形態１に係る薄膜トランジスタ基板の製造方法における酸化アルミニウム層の形成工程と層間絶縁層の形成工程とを示す断面図である。
【図１０Ａ】従来に係る薄膜トランジスタ基板の上面図である。
【図１０Ｂ】図１０ＡのＸＢ−ＸＢ線における従来の薄膜トランジスタ基板の断面図である。
【図１０Ｃ】図１０ＡのＸＣ−ＸＣ線における従来の薄膜トランジスタ基板の断面図である。
【図１１Ａ】実施の形態１の変形例１に係る薄膜トランジスタ基板の上面図である。
【図１１Ｂ】図１１ＡのＸＩＢ−ＸＩＢ線における実施の形態１の変形例１に係る薄膜トランジスタ基板の断面図である。
【図１２】実施の形態１の変形例２に係る薄膜トランジスタ基板の上面図である。
【図１３Ａ】実施の形態２に係る薄膜トランジスタ基板の断面図である。
【図１３Ｂ】実施の形態２の変形例に係る薄膜トランジスタ基板の断面図である。
【図１４Ａ】実施の形態３に係る薄膜トランジスタ基板の上面図である。
【図１４Ｂ】図１４ＡのＸＩＶＢ−ＸＩＶＢ線における実施の形態３に係る薄膜トランジスタ基板の断面図である。
【図１５Ａ】実施の形態３の変形例に係る薄膜トランジスタ基板の上面図である。
【図１５Ｂ】図１５ＡのＸＶＢ−ＸＶＢ線における実施の形態３の変形例に係る薄膜トランジスタ基板の断面図である。
【図１６】実施の形態４に係る薄膜トランジスタ基板の断面図である。
【発明を実施するための形態】
【００１０】
以下では、本発明の実施の形態に係る薄膜トランジスタ基板について、図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する趣旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００１１】
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略又は簡略化する。
【００１２】
また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
【００１３】
（実施の形態１）
［１．有機ＥＬ表示装置］
まず、本実施の形態に係る有機ＥＬ表示装置の概要について、図１〜図４を用いて説明する。図１は、本実施の形態に係る薄膜半導体アレイ基板１の構成を示す図である。図２は、本実施の形態に係る有機ＥＬ表示装置１０の一部切り欠き斜視図である。図３は、本実施の形態に係る有機ＥＬ表示装置１０のピクセルバンクの一例を示す図である。図４は、本実施の形態に係る有機ＥＬ表示装置１０における画素回路３１の回路構成を示す図である。
【００１４】
まず、薄膜半導体アレイ基板１は、図１に示すように、複数（図１では２個）の有機ＥＬ表示装置１０を含んでいる。また、複数の有機ＥＬ表示装置１０の各々は、図２に示すように、複数個の薄膜トランジスタが配置されたＴＦＴ基板（ＴＦＴアレイ基板）２０と、下部電極である陽極４１、有機材料からなる発光層であるＥＬ層４２及び透明な上部電極である陰極４３からなる有機ＥＬ素子（発光部）４０との積層構造により構成される。
【００１５】
ＴＦＴ基板２０には複数の画素３０がマトリクス状に配置されており、各画素３０には画素回路３１が設けられている。
【００１６】
有機ＥＬ素子４０は、複数の画素３０の各々に対応して形成されており、各画素３０に設けられた画素回路３１によって各有機ＥＬ素子４０の発光の制御が行われる。有機ＥＬ素子４０は、複数の薄膜トランジスタを覆うように形成された層間絶縁膜（平坦化層）の上に形成される。
【００１７】
また、有機ＥＬ素子４０は、陽極４１と陰極４３との間にＥＬ層４２が配置された構成となっている。陽極４１とＥＬ層４２との間にはさらに正孔輸送層が積層形成され、ＥＬ層４２と陰極４３との間にはさらに電子輸送層が積層形成されている。なお、陽極４１と陰極４３との間には、その他の有機機能層（例えば、正孔注入層、電子注入層など）が設けられていてもよい。
【００１８】
陽極４１の材料としては、例えば、モリブデン、アルミニウム、金、銀、銅などの導電性金属若しくはこれらの合金、ＰＥＤＯＴ：ＰＳＳなどの有機導電性材料、酸化亜鉛、又は、亜鉛添加酸化インジウムなどを用いることができる。陽極４１は、例えば、真空蒸着法、電子ビーム蒸着法、ＲＦスパッタリング法又は印刷法などによって形成される。
【００１９】
ＥＬ層４２は、陽極４１上でバンク２１の開口部内に画素３０毎又はライン毎に形成される。ＥＬ層４２の材料としては、例えば、Ａｌｑ３（ｔｒｉｓ（８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ）ａｌｕｍｉｎｕｍ）を用いることができる。また、例えば、正孔注入層として銅フタロシアニンを、正孔輸送層としてα−ＮＰＤ（Ｂｉｓ［Ｎ−（１−Ｎａｐｈｔｈｙｌ）−Ｎ−Ｐｈｅｎｙｌ］ｂｅｎｚｉｄｉｎｅ）を、電子輸送層としてオキサゾール誘導体を、電子注入層としてＡｌｑ３を用いることができる。なお、これらの材料は、あくまで一例であって、他の材料を用いてもよい。
【００２０】
陰極４３の材料としては、例えば、ＩＴＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＺｎＯ又はこれらの組み合わせを用いることができる。
【００２１】
各画素３０は、それぞれの画素回路３１によって駆動制御される。また、ＴＦＴ基板２０には、画素３０の行方向に沿って配置される複数のゲート配線（走査線）５０と、ゲート配線５０と交差するように画素３０の列方向に沿って配置される複数のソース配線（信号配線）６０と、ソース配線６０と平行に配置される複数の電源配線（図示せず）とが形成されている。各画素３０は、例えば、直交するゲート配線５０とソース配線６０とによって区画されている。
【００２２】
ゲート配線５０は、各画素回路３１に含まれるスイッチング素子として動作する薄膜トランジスタのゲート電極と行毎に接続されている。ソース配線６０は、各画素回路３１に含まれるスイッチング素子として動作する薄膜トランジスタのソース電極と列毎に接続されている。電源配線は、各画素回路３１に含まれる駆動素子として動作する薄膜トランジスタのドレイン電極と列毎に接続されている。
【００２３】
図３に示すように、有機ＥＬ表示装置１０の各画素３０は、３色（赤色、緑色、青色）のサブ画素３０Ｒ、３０Ｇ、３０Ｂによって構成されており、これらのサブ画素３０Ｒ、３０Ｇ、３０Ｂはそれぞれ、表示面上に複数個がマトリクス状に配列されるように形成されている。各サブ画素３０Ｒ、３０Ｇ、３０Ｂは、バンク２１によって互いに分離されている。
【００２４】
バンク２１は、ゲート配線５０に平行に延びる突条と、ソース配線６０に平行に延びる突条とが互いに交差するように、格子状に形成されている。そして、この突条で囲まれる部分（すなわち、バンク２１の開口部）の各々とサブ画素３０Ｒ、３０Ｇ、３０Ｂの各々とが一対一で対応している。なお、本実施の形態において、バンク２１はピクセルバンクとしたが、ラインバンクとしても構わない。
【００２５】
陽極４１は、ＴＦＴ基板２０上の層間絶縁膜（平坦化層）上でかつバンク２１の開口部内に、サブ画素３０Ｒ、３０Ｇ、３０Ｂ毎に形成されている。同様に、ＥＬ層４２は、陽極４１上でかつバンク２１の開口部内に、サブ画素３０Ｒ、３０Ｇ、３０Ｂ毎に形成されている。透明な陰極４３は、複数のバンク２１上で、かつ、全てのＥＬ層４２（全てのサブ画素３０Ｒ、３０Ｇ、３０Ｂ）を覆うように、連続的に形成されている。
【００２６】
さらに、画素回路３１は、サブ画素３０Ｒ、３０Ｇ、３０Ｂ毎に設けられており、各サブ画素３０Ｒ、３０Ｇ、３０Ｂと、対応する画素回路３１とは、コンタクトホール及び中継電極によって電気的に接続されている。なお、サブ画素３０Ｒ、３０Ｇ、３０Ｂは、ＥＬ層４２の発光色が異なることを除いて同一の構成である。
【００２７】
ここで、画素３０における画素回路３１の回路構成について、図４を用いて説明する。図４は、本実施の形態に係る有機ＥＬ表示装置１０における画素回路３１の構成を示す電気回路図である。
【００２８】
図４に示すように、画素回路３１は、駆動素子として動作する薄膜トランジスタ３２と、スイッチング素子として動作する薄膜トランジスタ３３と、対応する画素３０に表示するためのデータを記憶するキャパシタ３４とで構成される。本実施の形態において、薄膜トランジスタ３２は、有機ＥＬ素子４０を駆動するための駆動トランジスタであり、薄膜トランジスタ３３は、画素３０を選択するためのスイッチングトランジスタである。
【００２９】
薄膜トランジスタ３２は、薄膜トランジスタ３３のドレイン電極３３ｄ及びキャパシタ３４の一端に接続されるゲート電極３２ｇと、電源配線７０に接続されるドレイン電極３２ｄと、キャパシタ３４の他端と有機ＥＬ素子４０の陽極４１とに接続されるソース電極３２ｓと、半導体膜（図示せず）とを備える。薄膜トランジスタ３２は、キャパシタ３４が保持しているデータ電圧に対応する電流を電源配線７０からソース電極３２ｓを通じて有機ＥＬ素子４０の陽極４１に供給する。これにより、有機ＥＬ素子４０では、陽極４１から陰極４３へと駆動電流が流れてＥＬ層４２が発光する。
【００３０】
薄膜トランジスタ３３は、ゲート配線５０に接続されるゲート電極３３ｇと、ソース配線６０に接続されるソース電極３３ｓと、キャパシタ３４の一端及び薄膜トランジスタ３２のゲート電極３２ｇに接続されるドレイン電極３３ｄと、半導体膜（図示せず）とを備える。薄膜トランジスタ３３は、接続されたゲート配線５０及びソース配線６０に所定の電圧が印加されると、ソース−ドレイン間が導通する。これにより、ソース配線６０に印加された電圧がデータ電圧としてキャパシタ３４に保存される。
【００３１】
なお、上記構成の有機ＥＬ表示装置１０では、ゲート配線５０とソース配線６０との交点に位置する画素３０毎に表示制御を行うアクティブマトリクス方式が採用されている。これにより、各画素３０（各サブ画素）の薄膜トランジスタ３２及び３３によって、対応する有機ＥＬ素子４０が選択的に発光し、所望の画像が表示される。
【００３２】
なお、図４では、画素回路３１として、２つの薄膜トランジスタ３２及び３３と１つのキャパシタ３４とを備える、いわゆる２Ｔｒ１Ｃ構成の画素回路について示したが、これに限らない。例えば、画素回路３１は、駆動トランジスタの閾値電圧の補正を行うためのトランジスタなどをさらに備えてもよい。
【００３３】
［２．薄膜トランジスタ（ＴＦＴ）］
以下では、本実施の形態に係るＴＦＴ基板２０に形成される薄膜トランジスタ１００について、図５〜図７を用いて説明する。
【００３４】
図５は、本実施の形態に係るＴＦＴ基板２０の上面図である。図６は、図５のＶＩ−ＶＩ線における本実施の形態に係るＴＦＴ基板２０の断面図である。図７は、図５のＶＩＩ−ＶＩＩ線における本実施の形態に係るＴＦＴ基板２０の断面図である。
【００３５】
図５〜図７に示すように、ＴＦＴ基板２０は、基板１１０と、アンダーコート層１２０と、酸化物半導体層１３０と、ゲート絶縁層１４０と、ゲート電極層１５０と、酸化アルミニウム層１６０と、層間絶縁層１７０と、ドレイン電極１８０ｄ及びソース電極１８０ｓと、水素抑制層１９０とを備える。
【００３６】
図５及び図６に示すように、ＴＦＴ基板２０には、薄膜トランジスタ１００が形成されている。具体的には、薄膜トランジスタ１００は、トップゲート型のＴＦＴであり、図６に示すように、酸化物半導体層１３０と、ゲート絶縁層１４０と、ゲート電極層１５０の電極部１５１と、ソース電極１８０ｓと、ドレイン電極１８０ｄとを備える。
【００３７】
薄膜トランジスタ１００は、例えば、図４に示す薄膜トランジスタ３２であり、駆動トランジスタとして利用することができる。具体的には、ゲート電極層１５０の電極部１５１がゲート電極３２ｇに、ソース電極１８０ｓがソース電極３２ｓに、ドレイン電極１８０ｄがドレイン電極３２ｄに、それぞれ相当する。なお、薄膜トランジスタ１００は、例えば、図４に示す薄膜トランジスタ３３でもよく、スイッチングトランジスタとして利用してもよい。
【００３８】
なお、以降の説明において、「上方」とは、基板１１０を基準としてアンダーコート層１２０側を意味し、具体的には、各層の積層方向を意味する。一方、「下方」とは、基板１１０を基準としてアンダーコート層１２０とは反対側を意味し、具体的には、各層の積層方向の反対方向を意味する。
【００３９】
［２−１．基板］
基板１１０は、例えば、電気絶縁性を有する材料から構成される基板である。例えば、基板１１０は、無アルカリガラス、石英ガラス、高耐熱性ガラスなどのガラス材料、又は、ポリエチレン、ポリプロピレン、ポリイミドなどの樹脂材料から構成される基板である。
【００４０】
なお、基板１１０は、例えば、シート状又はフィルム状の可撓性を有するフレキシブル基板でもよい。基板１１０は、例えば、ポリイミド、ポリエチレンテレフタレート、ポリエチレンナフタレートなどのフィルム材料の単層又は積層で構成されたフレキシブル樹脂基板である。
【００４１】
なお、基板１１０がフレキシブル基板の場合、ＴＦＴ基板２０の製造工程では、基板１１０の裏面にガラス基板などの支持基板が設けられている。例えば、薄膜トランジスタ１００及び有機ＥＬ素子４０を形成した後に、支持基板が基板１１０から剥離されることで、ＴＦＴ基板２０をフレキシブルディスプレイに用いることができる。
【００４２】
［２−２．アンダーコート層］
アンダーコート層１２０は、基板１１０上に設けられた無機層の一例である。アンダーコート層１２０は、基板１１０の表面（酸化物半導体層１３０が形成される側の面）に形成されている。アンダーコート層１２０が設けられることにより、基板１１０に含まれる不純物（例えば、ナトリウム及びリンなど）、又は、大気中の水分などが酸化物半導体層１３０に浸入するのを抑制することができる。これにより、酸化物半導体層１３０の膜質を安定化させて、ＴＦＴ特性を安定化させることができる。
【００４３】
図６及び図７に示すように、アンダーコート層１２０は、第１層１２１と、第２層１２２とを有する。つまり、本実施の形態では、アンダーコート層１２０は、第１層１２１と第２層１２２との積層構造を有する。
【００４４】
第１層１２１は、基板１１０の上方に設けられたシリコン窒化物（ＳｉＮｘ）を主成分として含有する層である。具体的には、第１層１２１は、シリコン窒化膜であるが、シリコン酸窒化膜（ＳｉＯＮｘ）などでもよい。第１層１２１の膜厚は、例えば、２００ｎｍであるが、これに限定されない。第１層１２１には、成膜時に導入するガス（アンモニアガスなど）に起因する水素が含まれている。
【００４５】
第２層１２２は、第１層１２１上に設けられたシリコン酸化物（ＳｉＯｘ）を主成分として含有する層である。具体的には、第２層１２２は、シリコン酸化膜である。第２層１２２の膜厚は、例えば、２００ｎｍであるが、これに限定されない。
【００４６】
［２−３．酸化物半導体層］
酸化物半導体層１３０は、チャネル層として用いられる。具体的には、図６に示すように、酸化物半導体層１３０は、チャネル領域１３１、ソース領域１３２及びドレイン領域１３３を有する。チャネル領域１３１は、ゲート絶縁層１４０を挟んでゲート電極層１５０と対向する領域である。ソース領域１３２及びドレイン領域１３３は、チャネル領域１３１より抵抗率が低い低抵抗領域である。ソース領域１３２及びドレイン領域１３３は、例えば、成膜した酸化物半導体の所定の領域に対して酸素欠損を引き起こすことで形成される。
【００４７】
酸化物半導体層１３０の平面視形状は、図５に示すように、略矩形である。チャネル領域１３１の平面視形状は、チャネル幅方向に長尺の略長方形である。すなわち、チャネル幅Ｗは、チャネル長Ｌより長い。ソース領域１３２及びドレイン領域１３３はそれぞれ、チャネル領域１３１に接触し、チャネル領域１３１を間に挟んで位置している。ソース領域１３２及びドレイン領域１３３の平面視形状は、図５に示すように、略矩形である。
【００４８】
図６に示すように、酸化物半導体層１３０は、基板１１０の上方、具体的には、アンダーコート層１２０上に所定形状で設けられている。酸化物半導体層１３０は、透明アモルファス酸化物半導体（ＴＡＯＳ）を主成分として含有する。具体的には、酸化物半導体層１３０は、金属の酸化物を主成分として含んでいる。金属は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）又は亜鉛（Ｚｎ）である。酸化物半導体層１３０としては、例えば、ＩｎＧａＺｎＯ、ＩｎＴｉＺｎＯ、ＺｎＯ、ＩｎＧａＯ、ＩｎＺａＯなどを用いることができる。ＩｎＧａＺｎＯの場合を例にとると、各元素の構成比の一例としては、ＩｎｘＧａｙＺｎｚＯ１．５ｘ＋１．５ｙ＋ｚ（ｘ、ｙ、ｚは整数）である。酸化物半導体層１３０の膜厚は、例えば、１０ｎｍ〜３００ｎｍである。
【００４９】
［２−４．ゲート絶縁層］
ゲート絶縁層１４０は、酸化物半導体層１３０のチャネル領域１３１上に設けられている。詳細は後述するが、ゲート絶縁層１４０は、ゲート電極層１５０をマスクとして自己整合的に形成される。このため、ゲート絶縁層１４０とゲート電極層１５０との平面視形状は略一致する。
【００５０】
本実施の形態では、ゲート絶縁層１４０の端面は、チャネル領域１３１の端面と面一であり、上面視において、ゲート絶縁層１４０の輪郭線とチャネル領域１３１の輪郭線とは略一致している。
【００５１】
ゲート絶縁層１４０は、酸化物絶縁層又は窒化物絶縁層を用いた単層絶縁層又は積層絶縁層である。ゲート絶縁層１４０としては、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯＮｘ）、酸化アルミニウム膜（ＡｌＯｘ）若しくは酸化タンタル膜（ＴａＯｘ）などの単層膜、又は、これらの積層膜を用いることができる。ゲート絶縁層１４０の膜厚は、薄膜トランジスタ１００の耐圧などを考慮して設計することができ、例えば、５０ｎｍ〜４００ｎｍである。
【００５２】
［２−５．ゲート電極層］
ゲート電極層１５０は、ゲート絶縁層１４０上に設けられている。本実施の形態では、ゲート電極層１５０の端面は、ゲート絶縁層１４０の端面と面一であり、上面視において、ゲート電極層１５０の輪郭線とゲート絶縁層１４０の輪郭線とは略一致している。
【００５３】
ゲート電極層１５０は、金属などの導電性材料又はその合金などの単層構造又は積層構造の電極である。ゲート電極層１５０の材料としては、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、銅（Ｃｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）などを用いることができる。ゲート電極層１５０の膜厚は、例えば、５０ｎｍ〜３００ｎｍである。
【００５４】
本実施の形態では、図５に示すように、ゲート電極層１５０は、電極部１５１と、延設部１５２とを有する。
【００５５】
電極部１５１は、薄膜トランジスタ１００のゲート電極として機能する部分であり、チャネル領域１３１と平面視形状が略同じである。すなわち、電極部１５１は、チャネル領域１３１の直上方向に位置する部分である。
【００５６】
延設部１５２は、電極部１５１からチャネル幅方向に延設された部分である。本実施の形態では、図５に示すように、延設部１５２は、電極部１５１の両側に設けられている。延設部１５２は、例えば、電極部１５１に所定の電位（電圧）を印加するための配線の一部として機能する。
【００５７】
［２−６．酸化アルミニウム層（第１水素抑制層）］
酸化アルミニウム層１６０は、水素の透過を抑制する第１水素抑制層の一例である。酸化アルミニウム層１６０は、層間絶縁層１７０に含まれる水素がチャネル領域１３１に供給されるのを抑制する。また、酸化アルミニウム層１６０は、アンダーコート層１２０に含まれる水素が層間絶縁層１７０に供給されるのを抑制する。酸化アルミニウム層１６０は、いわゆる水素ブロック層の一例である。
【００５８】
酸化アルミニウム層１６０は、ゲート電極層１５０、ソース領域１３２及びドレイン領域１３３、並びに、アンダーコート層１２０の表面を覆うように設けられている。具体的には、酸化アルミニウム層１６０は、酸化物半導体層１３０上に設けられ、かつ、ソース領域１３２及びドレイン領域１３３に接触している。本実施の形態では、酸化アルミニウム層１６０は、酸化物半導体層１３０の上面のうち、ゲート絶縁層１４０によって覆われていない部分に設けられている。具体的には、酸化アルミニウム層１６０は、ソース領域１３２上及びドレイン領域１３３上に設けられている。
【００５９】
より具体的には、酸化アルミニウム層１６０は、ゲート電極層１５０の上面及び端面、ゲート絶縁層１４０の端面、ソース領域１３２及びドレイン領域１３３の各々の上面、並びに、アンダーコート層１２０の上面を覆っている。なお、酸化アルミニウム層１６０は、ゲート電極層１５０上には設けられていなくてもよい。
【００６０】
また、酸化アルミニウム層１６０及び層間絶縁層１７０には、所定の領域を貫通するように複数の開口部（コンタクトホール）が形成されている。当該コンタクトホールを介して、ソース領域１３２とソース電極１８０ｓとが電気的及び物理的に接続され、ドレイン領域１３３とドレイン電極１８０ｄとが電気的及び物理的に接続されている。
【００６１】
酸化アルミニウム層１６０は、酸化物半導体層１３０の低抵抗化を促進する機能も有する。本実施の形態では、酸化アルミニウム層１６０は、酸化物半導体層１３０のソース領域１３２及びドレイン領域１３３の低抵抗化を促進する。具体的には、酸化アルミニウム層１６０は、ソース領域１３２及びドレイン領域１３３の酸素を引き抜くことで、酸素欠損を発生させる。これにより、ソース領域１３２及びドレイン領域１３３が低抵抗化される。
【００６２】
ソース領域１３２及びドレイン領域１３３はそれぞれ、ソース電極１８０ｓ及びドレイン電極１８０ｄと電気的に接続される領域である。このため、ソース領域１３２及びドレイン領域１３３は、コンタクト抵抗が低いことが好ましい。酸化アルミニウム層１６０がソース領域１３２及びドレイン領域１３３を低抵抗化させるので、コンタクト抵抗が低下し、ＴＦＴ特性を高めることができる。
【００６３】
酸化アルミニウム層１６０の膜厚は、酸化物半導体層１３０から酸素を引き抜くのに十分な厚さであればよく、例えば、１０ｎｍ以上であり、好ましくは、２０ｎｍ以上である。また、酸化アルミニウム層１６０の膜密度は、例えば、２．７ｇ／ｃｍ３以下である。
【００６４】
［２−７．層間絶縁層］
層間絶縁層１７０は、酸化アルミニウム層１６０を覆うように設けられている。具体的には、層間絶縁層１７０は、薄膜トランジスタ１００が形成されている素子領域の全面を覆うように形成されている。
【００６５】
層間絶縁層１７０は、有機物又は無機物を主成分とする材料によって形成される。例えば、層間絶縁層１７０は、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯＮｘ）又は酸化アルミニウム膜（ＡｌＯｘ）などの単層膜、又は、積層膜である。このとき、層間絶縁層１７０は、比誘電率が小さい材料を用いて、厚膜に形成してもよい。これにより、ゲート電極層１５０とソース電極１８０ｓ又はドレイン電極１８０ｄとの間の寄生容量を低減することができる。
【００６６】
［２−８．ソース電極及びドレイン電極］
ソース電極１８０ｓ及びドレイン電極１８０ｄは、層間絶縁層１７０上に所定形状で形成されている。ソース電極１８０ｓ及びドレイン電極１８０ｄの各々は、酸化物半導体層１３０と電気的に接続されている。
【００６７】
本実施の形態では、ソース電極１８０ｓは、層間絶縁層１７０及び酸化アルミニウム層１６０に形成されたコンタクトホールを介してソース領域１３２と電気的及び物理的に接続されている。また、ドレイン電極１８０ｄは、層間絶縁層１７０及び酸化アルミニウム層１６０に形成されたコンタクトホールを介してドレイン領域１３３と電気的及び物理的に接続されている。
【００６８】
ソース電極１８０ｓ及びドレイン電極１８０ｄは、導電性材料又はその合金などの単層構造又は積層構造の電極である。ソース電極１８０ｓ及びドレイン電極１８０ｄの材料としては、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、銅（Ｃｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）などを用いることができる。ソース電極１８０ｓ及びドレイン電極１８０ｄの膜厚は、例えば、５０ｎｍ〜３００ｎｍである。
【００６９】
［２−９．水素抑制層（第２水素抑制層）］
水素抑制層１９０は、水素の透過を抑制する第２水素抑制層（水素ブロック層）の一例である。水素抑制層１９０は、アンダーコート層１２０に含まれる水素が層間絶縁層１７０に供給されるのを抑制する。
【００７０】
本実施の形態では、水素抑制層１９０は、酸化物半導体層１３０と同じ材料を主成分として含有する。具体的には、水素抑制層１９０は、ＩｎＧａＺｎＯなどの透明酸化物半導体を主成分として含有する。透明酸化物半導体は、バックゲート側で水素感度が低いことに加え、透明酸化物半導体自体が水素の透過を抑制する機能を有する。
【００７１】
なお、詳細は後述するが、水素抑制層１９０は、酸化物半導体層１３０と同じ工程で形成される。このため、酸化物半導体層１３０と同様に、水素抑制層１９０には、チャネル領域１３１に相当する高抵抗領域１９１と、ソース領域１３２及びドレイン領域１３３に相当する低抵抗領域１９２とが形成される。
【００７２】
高抵抗領域１９１は、電極領域２１０（図８Ｂ参照）の非重複領域２１２に設けられた部分であり、低抵抗領域１９２は、端面領域２００（図８Ａ参照）の非重複領域２０２のうちゲート電極層１５０に重複しない領域に設けられた部分である。高抵抗領域１９１の平面視形状は、略矩形である。低抵抗領域１９２は、平面視形状が略コの字（略Ｕ字）状で、高抵抗領域１９１を囲むように設けられている。
【００７３】
なお、水素抑制層１９０には、高抵抗領域１９１又は低抵抗領域１９２が設けられていなくてもよい。
【００７４】
水素抑制層１９０は、アンダーコート層１２０上に設けられている。本実施の形態では、図７に示すように、水素抑制層１９０は、アンダーコート層１２０と、ゲート絶縁層１４０及び酸化アルミニウム層１６０との間に設けられている。具体的には、水素抑制層１９０は、ゲート電極層１５０の延設部１５２の直下方向と、その近傍とに設けられている。
【００７５】
より具体的には、水素抑制層１９０は、平面視において、ゲート電極層１５０の端面に沿った領域のうち酸化物半導体層１３０に重複しない領域に設けられている。本実施の形態では、水素抑制層１９０は、さらに、平面視において、ゲート電極層１５０に重複する領域のうち、酸化物半導体層１３０に重複しない領域に設けられている。なお、図５には、水素抑制層１９０の平面視形状を明瞭にするため、水素抑制層１９０に斜線の網掛けを付している。
【００７６】
ここで、水素抑制層１９０が設けられる領域とゲート電極層１５０との位置関係について、図８Ａ及び図８Ｂを用いて説明する。図８Ａ及び図８Ｂは、本実施の形態に係るゲート電極層１５０と水素抑制層１９０が設けられる領域との位置関係を説明するための平面図である。なお、図８Ａ及び図８Ｂでは、複数の領域に、互いに異なる密度のドットの網掛けを付している。
【００７７】
図８Ａ及び図８Ｂに示すように、ゲート電極層１５０の平面視における輪郭線が、ゲート電極層１５０の端面に相当する部分である。本実施の形態では、図８Ａに示す端面領域２００は、ゲート電極層１５０の端面に沿った領域である。具体的には、端面領域２００は、ゲート電極層１５０の端面に沿った所定幅の領域である。ゲート電極層１５０の平面視形状が略長方形であるので、端面領域２００は、所定幅の略矩形環形状を有する。
【００７８】
なお、図８Ａに示す例では、幅方向の略中央にゲート電極層１５０の端面が位置しているが、これに限らない。端面領域２００は、ゲート電極層１５０の端面に沿って隣接する外側の領域でもよい。すなわち、端面領域２００は、平面視においてゲート電極層１５０と重複していなくてもよい。
【００７９】
図８Ａに示すように、端面領域２００には、酸化物半導体層１３０に重複する重複領域２０１と、酸化物半導体層１３０に重複しない非重複領域２０２とが設けられている。重複領域２０１は、ゲート電極層１５０の電極部１５１の端面に沿った領域であり、電極部１５１の端面の直下方向に位置している。非重複領域２０２は、ゲート電極層１５０の延設部１５２の端面に沿った領域であり、延設部１５２の端面の直下方向に位置している。
【００８０】
また、図８Ｂに示す電極領域２１０は、ゲート電極層１５０に重複する領域である。すなわち、電極領域２１０は、ゲート電極層１５０の直下方向の領域であり、平面視形状がゲート電極層１５０に一致する。
【００８１】
図８Ｂに示すように、電極領域２１０には、酸化物半導体層１３０に重複する重複領域２１１と、酸化物半導体層１３０に重複しない非重複領域２１２とが設けられている。重複領域２１１は、ゲート電極層１５０の電極部１５１の直下方向の領域であり、チャネル領域１３１に略一致する。非重複領域２１２は、ゲート電極層１５０の延設部１５２の直下方向の領域である。
【００８２】
図５と図８Ａ及び図８Ｂとを比較して分かるように、水素抑制層１９０は、非重複領域２０２と非重複領域２１２とに設けられている。本実施の形態では、水素抑制層１９０は、酸化物半導体層１３０と離間している。具体的には、図５に示すように、水素抑制層１９０と酸化物半導体層１３０との間には、隙間が設けられている。当該隙間の幅は特に限定されないが、例えば、チャネル幅Ｗより十分に短く、非重複領域２０２の幅より短い。これにより、水素抑制層１９０と酸化物半導体層１３０とは電気的に絶縁されている。
【００８３】
［３．ＴＦＴ基板の製造方法］
次に、本実施の形態に係るＴＦＴ基板２０の製造方法について、図９Ａ及び図９Ｂを用いて説明する。
【００８４】
図９Ａ及び図９Ｂはそれぞれ、本実施の形態に係るＴＦＴ基板２０の製造方法を示す断面図である。具体的には、図９Ａは、アンダーコート層１２０の形成工程からゲート電極層１５０及びゲート絶縁層１４０の形成工程までを示している。図９Ｂは、酸化アルミニウム層１６０の形成工程と層間絶縁層１７０の形成工程とを示している。なお、図９Ａ及び図９Ｂの各々において、左側が薄膜トランジスタ１００の断面（図６に相当する断面）を示し、右側がゲート電極層１５０の延設部１５２の断面（図７に相当する断面）を示している。
【００８５】
まず、図９Ａの（ａ）に示すように、基板１１０上にアンダーコート層１２０を形成する。具体的には、まず、基板１１０を準備する。基板１１０としては、例えば、無アルカリガラスなどのガラス基板を用いるが、樹脂基板、合成石英基板、熱酸化膜付きシリコン基板などを用いてもよい。
【００８６】
次に、例えば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などによって、シリコン窒化膜を第１層１２１として形成する。さらに、第１層１２１上にシリコン酸化膜を第２層１２２として形成する。これにより、基板１１０上にアンダーコート層１２０が形成される。
【００８７】
ここで、シリコン窒化膜は、例えば、プラズマＣＶＤ法によって成膜される。具体的には、真空チャンバ内にシランガス（ＳｉＨ４）、アンモニアガス（ＮＨ３）及び窒素ガス（Ｎ２）を導入し、プラズマを発生させることで、シリコン窒化膜が成膜される。
【００８８】
シリコン酸化膜は、例えば、プラズマＣＶＤ法によって成膜される。具体的には、真空チャンバ内にシランガス（ＳｉＨ４）及び亜酸化窒素ガス（Ｎ２Ｏ）を導入し、プラズマを発生させることで、シリコン酸化膜が成膜される。
【００８９】
次に、図９Ａの（ｂ）に示すように、基板１１０の上方に酸化物半導体層１３５と水素抑制層１９５とを形成する。具体的には、アンダーコート層１２０上に所定形状の酸化物半導体層１３５と所定形状の水素抑制層１９５とを形成する。酸化物半導体層１３５及び水素抑制層１９５の材料としては、ＩｎＧａＺｎＯなどの透明アモルファス酸化物半導体（ＴＡＯＳ）を用いることができる。例えば、６０ｎｍのＩｎＧａＺｎＯ膜を酸化物半導体層１３５及び水素抑制層１９５として形成する。
【００９０】
この場合、まず、スパッタリング法、レーザアブレーション法又はプラズマＣＶＤ法などにより、ＩｎＧａＺｎＯからなる酸化物半導体膜を成膜する。具体的には、Ｉｎ、Ｇａ及びＺｎを含むターゲット材（例えば、ＩｎＧａＯ３（ＺｎＯ）４組成を有する多結晶焼結体）を用いて、真空チャンバ内に不活性ガスとしてアルゴンガスを導入すると共に、反応性ガスとして酸素（Ｏ２）を含むガスを導入し、所定のパワー密度の電力をターゲット材に印加する。
【００９１】
その後、成膜した酸化物半導体膜をフォトリソグラフィ法及びウェットエッチング法を用いてパターニングすることにより、図９Ａの（ｂ）に示すように、所定形状に加工された酸化物半導体層１３５及び水素抑制層１９５を形成することができる。酸化物半導体層１３５及び水素抑制層１９５はそれぞれ、所定形状に島化されている。なお、ＩｎＧａＺｎＯのウェットエッチングには、例えば、リン酸（Ｈ３ＰＯ４）、硝酸（ＨＮＯ３）、酢酸（ＣＨ３ＣＯＯＨ）及び水（Ｈ２Ｏ）を混合した薬液を用いることができる。
【００９２】
次に、図９Ａの（ｃ）に示すように、酸化物半導体層１３５及び水素抑制層１９５上にゲート絶縁膜１４５を成膜する。本実施の形態では、酸化物半導体層１３５及び水素抑制層１９５を覆うように全面にシリコン酸化膜をゲート絶縁膜１４５として成膜する。
【００９３】
さらに、ゲート絶縁膜１４５上にゲート金属膜１５５を成膜する。例えば、スパッタリング法などによって、ゲート絶縁膜１４５上に、Ｔｉ／Ａｌ／Ｔｉの積層膜をゲート金属膜１５５として成膜する。
【００９４】
次に、図９Ａの（ｄ）に示すように、ゲート金属膜１５５、ゲート絶縁膜１４５を加工することにより、ゲート電極層１５０及びゲート絶縁層１４０を形成する。これにより、酸化物半導体層１３５の一部（具体的には、ソース領域１３２及びドレイン領域１３３となる部分）及び水素抑制層１９５の一部（具体的には、低抵抗領域１９２）を露出させる。
【００９５】
具体的には、まず、フォトリソグラフィ法及びエッチング法によって、ゲート金属膜１５５をパターニングすることにより、ゲート絶縁膜１４５上に所定形状のゲート電極層１５０を形成する。Ｔｉ／Ａｌ／Ｔｉの積層膜であるゲート金属膜１５５のエッチングは、例えば、六フッ化硫黄（ＳＦ６）、酸素（Ｏ２）、三塩化ホウ素（ＢＣｌ３）などのガスを用いた反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）などのドライエッチングによって行うことができる。
【００９６】
続いて、ゲート電極層１５０をマスクとして、ゲート絶縁膜１４５をパターニングすることで、自己整合的に、ゲート電極層１５０と平面視形状が略同じゲート絶縁層１４０を形成する。例えば、シリコン酸化膜であるゲート絶縁膜１４５のエッチングは、四フッ化炭素（ＣＦ４）及び酸素ガス（Ｏ２）などのガスを用いたドライエッチングによって行うことができる。本実施の形態では、例えば、ドライエッチングによって、ゲート金属膜１５５の加工と、ゲート絶縁膜１４５の加工とをこの順で連続して行うことができる。なお、ゲート絶縁膜１４５（シリコン酸化膜）は、フッ酸（ＨＦ）液を用いたウェットエッチングによって加工してもよい。
【００９７】
次に、図９Ｂの（ｅ）に示すように、酸化物半導体層１３５及び水素抑制層１９５上に、酸化アルミニウム層１６０を形成する。酸化物半導体層１３５及び水素抑制層１９５上に酸化アルミニウム層１６０を形成することで、酸化物半導体層１３５及び水素抑制層１９５の各々の、酸化アルミニウム層１６０に接触する領域を低抵抗化する。これにより、低抵抗化されたソース領域１３２及びドレイン領域１３３が形成された酸化物半導体層１３０が形成される。また、低抵抗領域１９２が形成された水素抑制層１９０が形成される。
【００９８】
本実施の形態では、全面に酸化アルミニウム層１６０を成膜する。具体的には、ゲート電極層１５０の上面及び側面、ゲート絶縁層１４０の側面、ソース領域１３２及びドレイン領域１３３の上面及び側面、並びに、低抵抗領域１９２の上面及び側面を覆うように、酸化アルミニウム層１６０を形成する。例えば、反応性スパッタリングによって、３０ｎｍの酸化アルミニウム層１６０を形成する。酸化アルミニウム層１６０がソース領域１３２、ドレイン領域１３３及び低抵抗領域１９２に含まれる酸素を引き抜くことで、これらの領域の抵抗率を低くすることができる。
【００９９】
なお、酸化アルミニウム層１６０を形成する前に、加熱（アニール）処理を行ってもよい。これにより、これまでのプロセスによってダメージを受けた酸化物半導体層１３５のダメージを回復させることができる。
【０１００】
次に、図９Ｂの（ｆ）に示すように、酸化アルミニウム層１６０を覆うように、層間絶縁層１７０を形成する。例えば、プラズマＣＶＤ法によって２００ｎｍのシリコン酸化膜を層間絶縁層１７０として形成する。
【０１０１】
さらに、ソース領域１３２及びドレイン領域１３３の各々の一部を露出させるように、層間絶縁層１７０及び酸化アルミニウム層１６０に開口部（コンタクトホール１７０ｓ及び１７０ｄ）を形成する。具体的には、フォトリソグラフィ法及びエッチング法によって、層間絶縁層１７０及び酸化アルミニウム層１６０の一部をエッチング除去することによって、ソース領域１３２及びドレイン領域１３３上にコンタクトホール１７０ｓ及び１７０ｄを形成する。
【０１０２】
例えば、シリコン酸化膜である層間絶縁層１７０は、四フッ化炭素（ＣＦ４）及び酸素ガス（Ｏ２）を用いたドライエッチングによって一部を除去することができる。酸化アルミニウム層１６０は、三塩化ホウ素（ＢＣｌ３）などのガスを用いたドライエッチングによって一部を除去することができる。なお、酸化アルミニウム層１６０は、例えば、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液を用いたウェットエッチングによって一部が除去されてもよい。
【０１０３】
最後に、コンタクトホール１７０ｓ及び１７０ｄを介して、ソース領域１３２に電気的及び物理的に接続されたソース電極１８０ｓと、ドレイン領域１３３に電気的及び物理的に接続されたドレイン電極１８０ｄとを形成する。具体的には、まず、コンタクトホール１７０ｓ及び１７０ｄを埋めるようにして、層間絶縁層１７０上に金属膜（ソースドレイン金属膜）をスパッタリング法などによって成膜する。成膜した金属膜を、フォトリソグラフィ法及びウェットエッチング法を用いてパターニングすることにより、所定形状のソース電極１８０ｓ及びドレイン電極１８０ｄを形成する。例えば、合計膜厚が５００ｎｍのＭｏＷ／Ａｌ／ＭｏＷの３層構造の金属膜をソース電極１８０ｓ及びドレイン電極１８０ｄとして形成した。
【０１０４】
以上のようにして、図５〜図７に示すＴＦＴ基板２０を製造することができる。
【０１０５】
［４．効果など］
ここで、本実施の形態に係るＴＦＴ基板２０の効果について、本発明に至った経緯も含めて説明する。まず、水素抑制層１９０を備えない従来のＴＦＴ基板２０ｘにおける問題点について図１０Ａ〜図１０Ｃを用いて説明する。
【０１０６】
図１０Ａは、従来に係るＴＦＴ基板２０ｘの上面図である。図１０Ｂは、図１０ＡのＸＢ−ＸＢ線における従来のＴＦＴ基板２０ｘの断面図である。図１０Ｃは、図１０ＡのＸＣ−ＸＣ線における従来のＴＦＴ基板２０ｘの断面図である。
【０１０７】
酸化アルミニウム層１６０は、１０ｎｍ〜２０ｎｍなどの薄い膜で形成されるため、段差部分でカバレッジが不十分になる恐れがある。すなわち、酸化アルミニウム層１６０は、段差部分で他の部分より膜厚が薄くなり、又は、段差部分で貫通孔（段切れ）が形成されてしまう恐れがある。例えば、ゲート電極層１５０の端面に沿った領域では、酸化アルミニウム層１６０のカバレッジが不十分になりやすく、水素のブロック効果が弱くなる。
【０１０８】
従来のＴＦＴ基板２０ｘでは、図１０Ｂに示すように、水素抑制層１９０が設けられていない。このため、アンダーコート層１２０の第１層１２１に含まれていた水素は、第２層１２２及び酸化アルミニウム層１６０のカバレッジの不十分な部分（すなわち、ゲート電極層１５０の端面に沿った領域）を介して、層間絶縁層１７０に供給される（図１０Ｂに示す太線の矢印）。
【０１０９】
層間絶縁層１７０に供給された水素は、層間絶縁層１７０内を透過し、図１０Ｃに示すように、酸化アルミニウム層１６０のカバレッジの不十分な部分を介して、チャネル領域１３１に供給される（図１０Ｃに示す太線の矢印）。このため、従来のＴＦＴ基板２０では、チャネル領域１３１が低抵抗化して、閾値電圧が低下するという問題がある。
【０１１０】
これに対して、本実施の形態に係るＴＦＴ基板２０は、基板１１０と、基板１１０の上方に設けられたアンダーコート層１２０と、アンダーコート層１２０の上方に設けられた、チャネル領域１３１並びにチャネル領域１３１より抵抗率が低いソース領域１３２及びドレイン領域１３３を有する酸化物半導体層１３０と、チャネル領域１３１上に設けられたゲート絶縁層１４０と、ゲート絶縁層１４０上のチャネル領域１３１に対向する位置に設けられたゲート電極層１５０と、ゲート電極層１５０、ソース領域１３２及びドレイン領域１３３、並びに、アンダーコート層１２０の表面を覆うように設けられた、水素の透過を抑制する酸化アルミニウム層１６０と、アンダーコート層１２０上に設けられた、水素の透過を抑制する水素抑制層１９０とを備え、水素抑制層１９０は、平面視において、ゲート電極層１５０の端面に沿った端面領域２００のうち酸化物半導体層１３０に重複しない非重複領域２０２に設けられている。
【０１１１】
これにより、酸化アルミニウム層１６０のカバレッジが不十分になりやすいゲート電極層１５０の端面に沿った領域に水素抑制層１９０が設けられているので、アンダーコート層１２０に含まれる水素が層間絶縁層１７０に供給されるのを抑制することができる。したがって、水素が層間絶縁層１７０を透過して、ゲート電極層１５０の端面に沿った領域からチャネル領域１３１に供給されるのを抑制することができる。よって、チャネル領域１３１の低抵抗化を抑制することができ、薄膜トランジスタ１００の閾値電圧の低下を抑制することができる。
【０１１２】
また、例えば、水素抑制層１９０は、酸化物半導体層１３０と同じ材料を主成分として含有する。
【０１１３】
これにより、水素抑制層１９０と酸化物半導体層１３０とを同じ工程で形成することができる。したがって、工程数を削減することができ、例えば、製造コストを削減することができる。
【０１１４】
また、例えば、水素抑制層１９０は、酸化物半導体層１３０と離間している。
【０１１５】
これにより、ソース領域１３２とドレイン領域１３３とが水素抑制層１９０を介して導通するのを抑制することができる。
【０１１６】
また、例えば、水素抑制層１９０は、さらに、平面視において、ゲート電極層１５０に重複する電極領域２１０のうち、酸化物半導体層１３０に重複しない非重複領域２１２に設けられている。
【０１１７】
これにより、水素抑制層１９０の凹凸を少なくすることができるので、上方に設けられる酸化アルミニウム層１６０の凹凸も少なくすることができ、酸化アルミニウム層１６０のカバレッジを良好にすることができる。
【０１１８】
また、例えば、アンダーコート層１２０は、基板１１０の上方に設けられたシリコン窒化物を主成分として含有する第１層１２１と、第１層１２１上に設けられたシリコン酸化物を主成分として含有する第２層１２２とを有する。
【０１１９】
これにより、薄膜トランジスタ１００の信頼性を高めることができる。具体的には、第１層１２１によって薄膜トランジスタ１００のＰＢＴＳ（Ｐｏｓｉｔｉｖｅ  Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｓｔｒｅｓｓ）特性を向上することができる。また、第２層１２２によって薄膜トランジスタ１００の閾値電圧の低下を抑制することができる。
【０１２０】
また、例えば、ゲート電極層１５０は、チャネル領域１３１と平面視形状が略同じである電極部１５１と、電極部１５１からチャネル幅方向に延設された延設部１５２とを有する。
【０１２１】
（実施の形態１の変形例１）
以下では、実施の形態１の変形例１について、図１１Ａ及び図１１Ｂを用いて説明する。
【０１２２】
図１１Ａは、本変形例に係るＴＦＴ基板２０ａの上面図である。図１１Ｂは、図１１ＡのＸＩＢ−ＸＩＢ線における本変形例に係るＴＦＴ基板２０ａの断面図である。
【０１２３】
本変形例に係るＴＦＴ基板２０ａは、実施の形態１に係るＴＦＴ基板２０と比較して、水素抑制層１９０の代わりに水素抑制層１９０ａを備える点が相違する。以下では、実施の形態１との相違点を中心に説明し、同じ点については説明を省略又は簡略化する。
【０１２４】
水素抑制層１９０ａは、水素抑制層１９０と比較して、その形状が相違する。具体的には、図１１Ａに示すように、水素抑制層１９０ａは、ゲート電極層１５０の端面に沿った端面領域２００（図８Ａ参照）のうち、非重複領域２０２のみに設けられており、電極領域２１０（非重複領域２０２との重複部分を除く）には設けられていない。より具体的には、水素抑制層１９０ａの平面視形状が略コの字（略Ｕ字）状である。なお、図１１Ａには、水素抑制層１９０ａの平面視形状を明瞭にするため、水素抑制層１９０ａに斜線の網掛けを付している。
【０１２５】
水素抑制層１９０ａは、図１１Ｂに示すように、実施の形態１と同様に、高抵抗領域１９１ａと、低抵抗領域１９２とを有する。高抵抗領域１９１ａは、ゲート電極層１５０の直下方向に位置する部分であり、非重複領域２０２のうち電極領域２１０に重複する領域に設けられた部分である。
【０１２６】
以上のように、本変形例に係るＴＦＴ基板２０ａでは、水素抑制層１９０ａは非重複領域２０２のみに設けられている。
【０１２７】
これにより、実施の形態１と同様に、チャネル領域１３１の低抵抗化を抑制することができ、薄膜トランジスタ１００の閾値電圧の低下を抑制することができる。
【０１２８】
なお、本変形例に係る水素抑制層１９０ａは、実施の形態１と同様に、酸化物半導体層１３０と離間している。これにより、ソース領域１３２とドレイン領域１３３とが水素抑制層１９０ａを介して導通するのを抑制することができる。
【０１２９】
（実施の形態１の変形例２）
続いて、実施の形態１の変形例２について、図１２を用いて説明する。
【０１３０】
図１２は、本変形例に係るＴＦＴ基板２０ｂの上面図である。本変形例に係るＴＦＴ基板２０ｂは、実施の形態１に係るＴＦＴ基板２０と比較して、水素抑制層１９０の代わりに水素抑制層１９０ｂを備える点が相違する。以下では、実施の形態１との相違点を中心に説明し、同じ点については説明を省略又は簡略化する。
【０１３１】
水素抑制層１９０ｂは、水素抑制層１９０と比較して、その形状が相違する。具体的には、水素抑制層１９０ｂは、酸化物半導体層１３０に接触している。
【０１３２】
図１２に示すように、水素抑制層１９０ｂは、ソース領域１３２に接触した第１抑制部１９０ｂ１と、ドレイン領域１３３に接触した第２抑制部１９０ｂ２とを有する。第１抑制部１９０ｂ１と第２抑制部１９０ｂ２とは、離間している。すなわち、第１抑制部１９０ｂ１と第２抑制部１９０ｂ２とは、電気的に絶縁されている。
【０１３３】
第１抑制部１９０ｂ１は、非重複領域２０２内に直線状（帯状）に設けられた部分である。具体的には、第１抑制部１９０ｂ１は、ソース領域１３２とチャネル領域１３１との境界を含む酸化物半導体層１３０の端面から、チャネル幅方向に沿って延設されている。
【０１３４】
第２抑制部１９０ｂ２は、非重複領域２０２内の第１抑制部１９０ｂ１とは異なる領域に、直線状（帯状）に設けられた部分である。具体的には、第２抑制部１９０ｂ２は、ドレイン領域１３３とチャネル領域１３１との境界を含む酸化物半導体層１３０の端面から、チャネル幅方向に沿って延設されている。
【０１３５】
以上のように、本変形例に係るＴＦＴ基板２０では、水素抑制層１９０ｂは、ソース領域１３２に接触した第１抑制部１９０ｂ１と、ドレイン領域１３３に接触した第２抑制部１９０ｂ２とを含み、第１抑制部１９０ｂ１と第２抑制部１９０ｂ２とは、離間している。
【０１３６】
これにより、ソース領域１３２とドレイン領域１３３とが水素抑制層１９０ｂを介して導通するのを抑制することができる。なお、第１抑制部１９０ｂ１と第２抑制部１９０ｂ２との離間部分では、アンダーコート層１２０からの水素が層間絶縁層１７０に透過する恐れがある。本変形例では、当該離間部分がチャネル領域１３１から離れているので、仮に水素がアンダーコート層１２０から層間絶縁層１７０に透過したとしても、その水素がチャネル領域１３１に供給されるのを抑制することができる。
【０１３７】
（実施の形態２）
以下では、実施の形態２に係るＴＦＴ基板について説明する。
【０１３８】
図１３Ａは、本実施の形態に係るＴＦＴ基板３２０の断面図である。ＴＦＴ基板３２０の上面図は、図５と同様であり、図１３Ａは、図５のＶＩＩ−ＶＩＩ線に相当する断面を示している。
【０１３９】
図１３Ａに示すように、本実施の形態に係るＴＦＴ基板３２０は、実施の形態１に係るＴＦＴ基板２０と比較して、水素抑制層１９０の代わりに水素抑制層３９０を備える点が相違する。以下では、実施の形態１との相違点を中心に説明し、同じ点については説明を省略又は簡略化する。
【０１４０】
水素抑制層３９０は、実施の形態１に係る水素抑制層１９０と比較して、主成分として含む材料が相違し、その他の点については、水素抑制層１９０と同じである。例えば、水素抑制層３９０の平面視形状は、水素抑制層１９０と同じであり、図５に示すような略矩形である。具体的には、水素抑制層１９０は、非重複領域２０２（図８Ａ参照）と非重複領域２１２（図８Ｂ参照）とに設けられている。
【０１４１】
水素抑制層３９０は、金属材料を主成分として含有する。金属材料は、例えば、銅、アルミニウムなどであるが、これらに限定されない。なお、実施の形態１では、水素抑制層１９０の一部が低抵抗化したが、本実施の形態に係る水素抑制層３９０には、高抵抗領域１９１及び低抵抗領域１９２が設けられていない。水素抑制層３９０は、略均一な金属膜である。なお、水素抑制層３９０の一部の膜質が変化（例えば、酸化）していてもよい。
【０１４２】
水素抑制層３９０は、例えば、アンダーコート層１２０を形成した後、酸化物半導体層１３５を形成する前に形成される。例えば、スパッタリング法などによって金属薄膜を成膜した後、フォトリソグラフィ法及びエッチング法によって金属薄膜をパターニングすることで、所定形状の水素抑制層３９０を形成することができる。なお、水素抑制層３９０は、酸化物半導体層１３５を形成した後、ゲート絶縁膜１４５を形成する前に形成されてもよい。
【０１４３】
以上のように、本実施の形態に係るＴＦＴ基板３２０では、水素抑制層３９０は、金属材料を主成分として含有する。
【０１４４】
これにより、金属材料が水素の透過を抑制することができるので、実施の形態１と同様に、チャネル領域１３１の低抵抗化を抑制することができ、薄膜トランジスタ１００の閾値電圧の低下を抑制することができる。
【０１４５】
なお、金属材料を主成分として含有する水素抑制層３９０の形状は、図５に示す例には限らない。例えば、図１３Ｂに示す水素抑制層３９０ａは、実施の形態１の変形例１と同様に、平面視形状が略コの字状（略Ｕ字状）である。
【０１４６】
図１３Ｂは、本実施の形態の変形例に係るＴＦＴ基板３２０ａの断面図である。ＴＦＴ基板３２０ａの上面図は、図１１Ａと同様であり、図１３Ｂは、図１１ＡのＸＩＢ−ＸＩＢ線に相当する断面を示している。
【０１４７】
水素抑制層３９０ａは、実施の形態２に係る水素抑制層３９０と比較して、その形状が相違し、その他の点については、水素抑制層３９０と同じである。例えば、水素抑制層３９０ａは、水素抑制層３９０と同様に、アルミニウムなどの金属材料を主成分として含有する。
【０１４８】
図１３Ｂに示すように、水素抑制層３９０ａには、高抵抗領域１９１ａ及び低抵抗領域１９２が設けられていない。水素抑制層３９０ａは、略均一な金属膜である。
【０１４９】
なお、水素抑制層３９０ａの平面視形状は、複数の直線状であってもよい。この場合の水素抑制層３９０ａの断面形状は、図１３Ｂに示す形状と同じである。
【０１５０】
（実施の形態３）
以下では、実施の形態３に係るＴＦＴ基板について説明する。
【０１５１】
図１４Ａは、本実施の形態に係るＴＦＴ基板４２０の上面図である。図１４Ｂは、図１４ＡのＸＩＶＢ−ＸＩＶＢ線における本実施の形態に係るＴＦＴ基板４２０の断面図である。
【０１５２】
図１４Ａ及び図１４Ｂに示すように、本実施の形態に係るＴＦＴ基板４２０は、実施の形態１に係るＴＦＴ基板２０と比較して、水素抑制層１９０の代わりに水素抑制層４９０を備える点が相違する。以下では、実施の形態１との相違点を中心に説明し、同じ点については説明を省略又は簡略化する。
【０１５３】
水素抑制層４９０は、酸化アルミニウムを主成分として含有する。なお、水素抑制層４９０は、酸化アルミニウムに限らず、水素の透過率が低く、かつ、電気的に絶縁な材料を主成分として含有していてもよい。図１４Ｂに示すように、水素抑制層４９０には、高抵抗領域１９１及び低抵抗領域１９２が設けられていない。水素抑制層４９０は、略均一な酸化アルミニウム膜である。
【０１５４】
図１４Ａに示すように、水素抑制層４９０は、平面視において、ゲート電極層１５０の端面に沿った領域及びゲート電極層１５０に重複する領域のうち、酸化物半導体層１３０に重複しない領域に設けられている。すなわち、水素抑制層４９０は、非重複領域２０２及び２１２に設けられている。なお、図１４Ａでは、水素抑制層４９０の平面視形状を明瞭にするため、水素抑制層４９０に斜線の網掛けを付している。水素抑制層４９０の平面視形状は、略矩形である。
【０１５５】
本実施の形態では、水素抑制層４９０は、平面視において、酸化物半導体層１３０に隣接又は重複している。具体的には、水素抑制層４９０は、酸化物半導体層１３０に接触している。酸化アルミニウムは電気的に絶縁性を有するので、水素抑制層４９０と酸化物半導体層１３０とが接触したとしても、水素抑制層４９０を介してソース領域１３２とドレイン領域１３３とが導通するのを抑制することができる。
【０１５６】
水素抑制層４９０は、例えば、アンダーコート層１２０を形成した後、酸化物半導体層１３５を形成する前に形成される。例えば、スパッタリング法などによって酸化アルミニウム膜を成膜した後、フォトリソグラフィ法及びエッチング法によって酸化アルミニウム膜をパターニングすることで、所定形状の水素抑制層４９０を形成することができる。なお、水素抑制層４９０は、酸化物半導体層１３５を形成した後、ゲート絶縁膜１４５を形成する前に形成されてもよい。
【０１５７】
以上のように、本実施の形態に係るＴＦＴ基板４２０では、水素抑制層４９０は、酸化アルミニウムを主成分として含有する。
【０１５８】
これにより、酸化アルミニウムが水素の透過を抑制することができるので、実施の形態１と同様に、チャネル領域１３１の低抵抗化を抑制することができ、薄膜トランジスタ１００の閾値電圧の低下を抑制することができる。
【０１５９】
また、例えば、水素抑制層４９０は、さらに、平面視において、酸化物半導体層１３０に隣接又は重複している。
【０１６０】
これにより、水素抑制層４９０が電気的に絶縁であるので、チャネル領域１３１に近接する領域を水素抑制層４９０によって覆うことができる。したがって、チャネル領域１３１への水素の供給を効果的に抑制することができる。
【０１６１】
（実施の形態３の変形例）
以下では、実施の形態３の変形例について、図１５Ａ及び図１５Ｂを用いて説明する。
【０１６２】
図１５Ａは、本変形例に係るＴＦＴ基板４２０ａの上面図である。図１５Ｂは、図１５ＡのＸＶＢ−ＸＶＢ線における本変形例に係るＴＦＴ基板４２０ａの断面図である。
【０１６３】
本変形例に係るＴＦＴ基板４２０ａは、実施の形態３に係るＴＦＴ基板４２０と比較して、水素抑制層４９０の代わりに水素抑制層４９０ａを備える点が相違する。以下では、実施の形態３との相違点を中心に説明し、同じ点については説明を省略又は簡略化する。
【０１６４】
水素抑制層４９０ａは、水素抑制層４９０と比較して、その形状が相違する。具体的には、図１５Ａに示すように、水素抑制層４９０ａは、平面視において、ゲート電極層１５０に重複する領域の全体に設けられている。具体的には、水素抑制層４９０ａは、非重複領域２０２及び２１２だけでなく、重複領域２０１及び２１１にも設けられている。すなわち、水素抑制層４９０ａは、端面領域２００の全体と電極領域２１０の全体とに設けられている。
【０１６５】
このため、図１５Ｂに示すように、水素抑制層４９０ａは、酸化物半導体層１３０とアンダーコート層１２０との間に設けられている。すなわち、水素抑制層４９０ａは、チャネル領域１３１のバックゲート側に接触して設けられている。
【０１６６】
なお、本変形例では、水素抑制層４９０ａは、端面領域２００の全体及び電極領域２１０の全体に設ける例について示したが、アンダーコート層１２０の表面全体を覆うように設けられていてもよい。すなわち、水素抑制層４９０ａは、パターニングされていなくてもよい。
【０１６７】
以上のように、本変形例に係るＴＦＴ基板４２０ａでは、例えば、水素抑制層４９０ａは、さらに、平面視において、ゲート電極層１５０に重複する電極領域２１０の全体に設けられている。
【０１６８】
これにより、水素抑制層４９０ａが電気的に絶縁であるので、チャネル領域１３１に近接する領域を水素抑制層４９０ａによって覆うことができる。したがって、チャネル領域１３１への水素の供給を効果的に抑制することができる。
【０１６９】
（実施の形態４）
以下では、実施の形態４に係るＴＦＴ基板について説明する。
【０１７０】
図１６は、本実施の形態に係るＴＦＴ基板５２０の断面図である。なお、図１６では、左側が薄膜トランジスタ１００の断面を示し、中央が容量５９１の断面を示し、右側がゲート電極層１５０の延設部１５２の断面を示している。
【０１７１】
本実施の形態に係るＴＦＴ基板５２０は、実施の形態１に係るＴＦＴ基板２０と比較して、水素抑制層１９０の代わりに水素抑制層５９０を備える点と、容量５９１を備える点とが相違する。以下では、実施の形態１との相違点を中心に説明し、同じ点については説明を省略又は簡略化する。
【０１７２】
容量５９１は、図１６に示すように、下部電極層５９２と、上部電極層５９３と、絶縁層５９４とを備える。容量５９１は、例えば、図４に示すキャパシタ３４である。
【０１７３】
下部電極層５９２は、アンダーコート層１２０上に設けられている。下部電極層５９２は、金属材料などの導電性の材料を主成分として含有している。例えば、下部電極層５９２は、銅、アルミニウムなどを主成分として含有している。
【０１７４】
本実施の形態では、下部電極層５９２は、矩形などの所定形状にパターニングされているが、これに限定されない。下部電極層５９２は、アンダーコート層１２０上の全面に形成されていてもよい。
【０１７５】
上部電極層５９３は、下部電極層５９２の上方に設けられている。上部電極層５９３は、下部電極層５９２と対向しており、下部電極層５９２との間で容量５９１を形成する。
【０１７６】
上部電極層５９３は、金属材料などの導電性の材料を主成分として含有している。本実施の形態では、上部電極層５９３は、酸化物半導体層１３０と同じ材料を主成分として形成されている。具体的には、上部電極層５９３は、低抵抗化されたＩｎＧａＺｎＯ膜である。
【０１７７】
絶縁層５９４は、下部電極層５９２と上部電極層５９３との間に設けられた絶縁層である。絶縁層５９４は、例えば、シリコン酸化物などの絶縁性材料を主成分として含有している。
【０１７８】
絶縁層５９４は、図１６に示すように、下部電極層５９２及び水素抑制層５９０を覆うようにアンダーコート層１２０の上面の全体に形成されている。したがって、絶縁層５９４は、酸化物半導体層１３０のバックゲート側に接触して設けられている。
【０１７９】
水素抑制層５９０は、下部電極層５９２と同じ材料を主成分として含有している。具体的には、水素抑制層５９０は、銅などの金属材料を主成分として含有している。
【０１８０】
水素抑制層５９０の平面視形状は、例えば、実施の形態３の変形例（具体的には、図１５Ａ）と同様である。具体的には、水素抑制層５９０は、非重複領域２０２及び２１２だけでなく、重複領域２０１及び２１１にも設けられている。すなわち、水素抑制層５９０は、端面領域２００の全体と電極領域２１０の全体とに設けられている。
【０１８１】
このため、図１６に示すように、水素抑制層５９０は、ゲート電極層１５０の電極部１５１の直下方向（すなわち、チャネル領域１３１の直下方向）において、絶縁層５９４とアンダーコート層１２０との間に設けられている。また、延設部１５２の直下方向において、ゲート絶縁層１４０とアンダーコート層１２０との間に設けられている。
【０１８２】
本実施の形態では、水素抑制層５９０は、下部電極層５９２と同じ材料を主成分として含有しているので、導電性を有する。水素抑制層５９０と酸化物半導体層１３０との間に絶縁層５９４が設けられているので、導電性を有する水素抑制層５９０を酸化物半導体層１３０の直下方向に設けることができる。
【０１８３】
水素抑制層５９０及び下部電極層５９２は、例えば、アンダーコート層１２０を形成した後、酸化物半導体層１３５を形成する前に形成される。例えば、スパッタリング法などによって金属膜を成膜した後、フォトリソグラフィ法及びエッチング法によって金属膜をパターニングすることで、所定形状の水素抑制層５９０及び下部電極層５９２を形成することができる。
【０１８４】
水素抑制層５９０及び下部電極層５９２が形成された後、絶縁層５９４が形成される。例えば、プラズマＣＶＤ法などによってシリコン酸化膜を絶縁層５９４として、水素抑制層５９０及び下部電極層５９２を覆うようにアンダーコート層１２０の上面に形成する。
【０１８５】
上部電極層５９３は、酸化物半導体層１３０と同じ工程で形成される。このとき、上部電極層５９３の全体を、ソース領域１３２及びドレイン領域１３３と同様に低抵抗化する。
【０１８６】
以上のように、本実施の形態に係るＴＦＴ基板５２０では、例えば、さらに、アンダーコート層１２０上に設けられた下部電極層５９２と、下部電極層５９２の上方に設けられた、下部電極層５９２との間で容量５９１を形成する上部電極層５９３とを備え、水素抑制層５９０は、下部電極層５９２と同じ材料を主成分として含有する。
【０１８７】
これにより、チャネル領域１３１に近接する領域を水素抑制層５９０によって覆うことができる。したがって、チャネル領域１３１への水素の供給を効果的に抑制することができる。
【０１８８】
なお、本実施の形態では、水素抑制層５９０の平面視形状が実施の形態３の変形例と同様である例について示したが、これに限らない。水素抑制層５９０は、例えば、図１４Ａに示す水素抑制層４９０と同様に略矩形であり、非重複領域２０２及び２１２のみに設けられていてもよい。あるいは、水素抑制層５９０は、図１１Ａに示す水素抑制層１９０ａと同様に略コの字状、又は、図１２に示す水素抑制層１９０ｂと同様に略直線状であり、非重複領域２０２のみに設けられていてもよい。
【０１８９】
（その他）
以上、本発明に係る薄膜トランジスタ基板について、上記実施の形態及びその変形例に基づいて説明したが、本発明は、上記の実施の形態に限定されるものではない。
【０１９０】
例えば、上記の実施の形態では、水素抑制層１９０の一部がゲート電極層１５０の直下方向に設けられている、すなわち、端面領域２００の非重複領域２０２の一部が電極領域２１０の非重複領域２１２に重複している例について示したが、これに限らない。水素抑制層１９０は、平面視においてゲート電極層１５０に重複していなくてもよい。すなわち、端面領域２００がゲート電極層１５０の端面より内側の領域を含まずに外側の領域のみであってもよい。
【０１９１】
また、例えば、上記の実施の形態では、アンダーコート層１２０が第１層１２１と第２層１２２との積層構造を有する例について示したが、アンダーコート層１２０は、単層構造を有してもよい。
【０１９２】
また、例えば、上記の実施の形態では、ＴＦＴ基板２０が有機ＥＬ表示装置１０の駆動回路に利用される例について示したが、液晶ディスプレイなどの駆動回路に利用されてもよい。
【０１９３】
その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
【産業上の利用可能性】
【０１９４】
本発明に係る薄膜トランジスタ基板は、例えば、テレビジョンセット、パーソナルコンピュータ、携帯電話などの表示装置、デジタルカメラなどの固体撮像装置、又は、その他様々な電気機器に広く利用することができる。
【符号の説明】
【０１９５】
１  薄膜半導体アレイ基板
１０  有機ＥＬ表示装置
２０、２０ａ、２０ｂ、２０ｘ、３２０、３２０ａ、４２０、４２０ａ、５２０  ＴＦＴ基板
２１  バンク
３０  画素
３０Ｂ、３０Ｇ、３０Ｒ  サブ画素
３１  画素回路
３２、３３、１００  薄膜トランジスタ
３２ｄ、３３ｄ、１８０ｄ  ドレイン電極
３２ｇ、３３ｇ  ゲート電極
３２ｓ、３３ｓ、１８０ｓ  ソース電極
３４  キャパシタ
４０  有機ＥＬ素子
４１  陽極
４２  ＥＬ層
４３  陰極
５０  ゲート配線
６０  ソース配線
７０  電源配線
１１０  基板
１２０  アンダーコート層
１２１  第１層
１２２  第２層
１３０、１３５  酸化物半導体層
１３１  チャネル領域
１３２  ソース領域
１３３  ドレイン領域
１４０  ゲート絶縁層
１４５  ゲート絶縁膜
１５０  ゲート電極層
１５１  電極部
１５２  延設部
１５５  ゲート金属膜
１６０  酸化アルミニウム層
１７０  層間絶縁層
１７０ｄ、１７０ｓ  コンタクトホール
１９０、１９０ａ、１９０ｂ、１９５、３９０、３９０ａ、４９０、４９０ａ、５９０  水素抑制層
１９０ｂ１  第１抑制部
１９０ｂ２  第２抑制部
１９１、１９１ａ  高抵抗領域
１９２  低抵抗領域
２００  端面領域
２０１、２１１  重複領域
２０２、２１２  非重複領域
２１０  電極領域
５９１  容量
５９２  下部電極層
５９３  上部電極層
５９４  絶縁層
【図１】
2017191838.tif 000003
【図２】
2017191838.tif 000004
【図３】
2017191838.tif 000005
【図４】
2017191838.tif 000006
【図５】
2017191838.tif 000007
【図６】
2017191838.tif 000008
【図７】
2017191838.tif 000009
【図８Ａ】
2017191838.tif 000010
【図８Ｂ】
2017191838.tif 000011
【図９Ａ】
2017191838.tif 000012
【図９Ｂ】
2017191838.tif 000013
【図１０Ａ】
2017191838.tif 000014
【図１０Ｂ】
2017191838.tif 000015
【図１０Ｃ】
2017191838.tif 000016
【図１１Ａ】
2017191838.tif 000017
【図１１Ｂ】
2017191838.tif 000018
【図１２】
2017191838.tif 000019
【図１３Ａ】
2017191838.tif 000020
【図１３Ｂ】
2017191838.tif 000021
【図１４Ａ】
2017191838.tif 000022
【図１４Ｂ】
2017191838.tif 000023
【図１５Ａ】
2017191838.tif 000024
【図１５Ｂ】
2017191838.tif 000025
【図１６】
2017191838.tif 000026