(57)【要約】【課題】信頼性の高い縦型の半導体装置を実現する。【解決手段】半導体装置１００は、誘電体１８によって分離されている第１半導体領域５０ａと第２半導体領域５０ｂを備えている。第１半導体領域５０ａは、ｎ型のドレイン領域３０と、ドレイン領域３０より不純物濃度が低いｎ型のドリフト領域２８と、ｐ型のベース領域２６と、ｎ型のソース領域２０を有している。第２半導体領域５０ｂは、ｐ型の第１領域６と、ｎ型の第２領域８と、第２領域８より不純物濃度が低いｎ型の第３領域１０と、ｐ型の第４領域１２を有している。半導体装置１００では、ドレイン領域３０とドリフト領域２８の界面が誘電体１８と接触する長さが、ベース領域２６とドリフト領域２８の界面が誘電体１８と接触する長さより長い。【選択図】図１
2017199721.tif 000002
【特許請求の範囲】
【請求項１】
縦型の半導体装置であって、半導体層の表面から裏面に向けて伸びる誘電体によって分離されている第１半導体領域と第２半導体領域を備えており、
前記第１半導体領域は、
前記半導体層の裏面に設けられている第１導電型のドレイン領域と、
前記ドレイン領域の表面に設けられており、前記ドレイン領域より不純物濃度が低い第１導電型のドリフト領域と、
前記ドリフト領域の表面に設けられている第２導電型のベース領域と、
前記ベース領域の表面に設けられており、前記ベース領域によって前記ドリフト領域から分離されている第１導電型のソース領域と、を有しており、
前記第２半導体領域は、
前記半導体層の裏面に設けられている第２導電型の第１領域と、
前記第１領域の表面に設けられている第１導電型の第２領域と、
前記第２領域の表面に設けられており、前記第２領域より不純物濃度が低い第１導電型の第３領域と、
第３領域の表面に設けられている第２導電型の第４領域と、を有しており、
前記ドレイン領域と前記ドリフト領域の界面が前記誘電体と接触する長さが、前記ベース領域と前記ドリフト領域の界面が前記誘電体と接触する長さより長く、
前記ドレイン領域と前記第１領域の双方が、第１導電型の半導体基板と接しており、
前記ソース領域はソース電極に接続され、
前記第４領域は半導体装置のオンオフを制御する制御電極に接続され、
前記半導体基板がドレイン電極に接続される、半導体装置。
【請求項２】
前記誘電体は、
半導体層表面側において、前記半導体層の表面と裏面を結ぶ第１方向に直交する第２方向に伸びており、
半導体層裏面側において、前記第２方向に伸びる第１部分と、前記第２方向に交差する第３方向に伸びる第２部分とを備えている請求項１に記載の半導体装置。
【請求項３】
前記第１領域と前記半導体基板によって、ツェナーダイオードが構成されている請求項１または２に記載の半導体装置。
【請求項４】
前記ドリフト領域と前記第３領域の不純物濃度が等しく、前記ベース領域と前記第４領域の不純物濃度が等しい請求項１から３のいずれか一項に記載の半導体装置。
【請求項５】
前記半導体層の表面から前記ベース領域の半導体層裏面側の端部までの厚みが、前記半導体層の表面から前記第４領域の半導体層裏面側の端部までの厚みと等しい請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、縦型の半導体装置に関する技術を開示する。
【背景技術】
【０００２】
縦型の半導体装置の開発が進められている。特許文献１（図１９）は、半導体層の表面から裏面に向けて伸びる誘電体４が半導体層内に設けられた半導体装置を開示している。誘電体４は、半導体層内を第１半導体領域と第２半導体領域に分離している。特許文献１は、装置がオン状態のときに第２半導体領域内の電位が上昇する。誘電体４を介して第２半導体領域に対向する部分の第１半導体領域に、低抵抗のチャネルが形成される。その結果、第１半導体領域を電流が流れる。このような半導体装置は、第１半導体領域の表面から裏面までのほぼ全域にチャネルが形成される。そのため、キャリアの移動抵抗（特にドリフト抵抗）を低くすることができる。
【０００３】
特許文献１の第２半導体領域は、半導体層の裏面側から、ｎ＋型ドレイン領域５，ｐ−型接続領域３２，ｎ型接続領域３１，ｎ−型ドリフト制御領域３，ｐ−型接続領域３３及びｐ＋型接続領域３４がこの順に積層された構造を有している。ｎ＋型ドレイン領域５はドレイン電極１１に接続されており、ｐ＋型接続領域３４は制御電極１９に接続されている。制御電極１９に電圧が印加されると、ｐ−型接続領域３２とｎ型接続領域３１に電界が加わり、ｎ−型ドリフト制御領域３の電位が上昇する。誘電体４を介して第２半導体領域に対向する位置の第１半導体領域にチャネルが形成され、そのチャネルを電子が移動する。また、ドレイン電極１１に電圧が印加された状態で制御電極１９に対する電圧の印加が停止されると、ｐ−型接続領域３３からｎ−型ドリフト制御領域３に向けて電界が広がり（空乏層が伸び）、第２半導体領域の耐圧が維持される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１８２４６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では、ｐ−型接続領域３２及びｎ型接続領域３１が、誘電体４を介してｎ−型ドリフト領域２に対向している。そのため、第１半導体領域において、ｎ−型ドリフト領域２のｎ＋型ドレイン領域５側の端部までチャネルが形成される。半導体装置がオンしているときは、ｎ−型ドリフト領域２とｎ＋型ドレイン領域５の間に電界層が生じる。特許文献１は、装置がオンしているときに、ｎ−型ドリフト領域２のｎ＋型ドレイン領域５側の端部で電流集中が生じ、電界層に高密度の電流が流れる。その結果、半導体装置の動作が不安定となり、半導体装置の耐久性が低下することが起こり得る。本明細書は、縦型の半導体装置において、耐久性の高い装置を実現する技術を提供する。
【課題を解決するための手段】
【０００６】
本明細書で開示する縦型の半導体装置は、半導体層の表面から裏面に向けて伸びる誘電体によって分離されている第１半導体領域と第２半導体領域を備えている。第１半導体領域は、第１導電型のドレイン領域と、第１導電型のドリフト領域と、第２導電型のベース領域と、第１導電型のソース領域を有している。ドレイン領域は、半導体層の裏面に設けられている。ドリフト領域は、ドレイン領域の表面に設けられており、ドレイン領域より不純物濃度が低い。ベース領域は、ドリフト領域の表面に設けられている。ソース領域は、ベース領域の表面に設けられており、ベース領域によってドリフト領域から分離されている。第２半導体領域は、第２導電型の第１領域と、第１導電型の第２領域と、第１導電型の第３領域と、第２導電型の第４領域を有している。第１領域は、半導体層の裏面に設けられている。第２領域は、第１領域の表面に設けられている。第３領域は、第２領域の表面に設けられており、第２領域より不純物濃度が低い。第４領域は、第３領域の表面に設けられている。上記半導体装置では、ドレイン領域とドリフト領域の界面が誘電体と接触する長さが、ベース領域とドリフト領域の界面が誘電体と接触する長さより長い。また、上記半導体装置では、ドレイン領域と第１領域の双方が、第１導電型の半導体基板と接している。なお、ソース領域はソース電極に接続され、第４領域は半導体装置のオンオフを制御する制御電極に接続され、半導体基板がドレイン電極に接続される。
【０００７】
上記半導体装置は、制御電極に電圧を印加すると、第２導電型の第１領域と第１導電型の第２領域によって電界が生じ、第２半導体領域内の電位が上昇する。その結果、誘電体を介して第２半導体領域と対向する第１半導体領域にチャネルが形成される。第１半導体領域内において、キャリアが、チャネルを通過して（誘電体に沿って）ソース領域からドレイン領域に移動する。上記半導体装置では、ドレイン領域とドリフト領域の界面が誘電体と接触する長さが、ベース領域とドリフト領域の界面が誘電体と接触する長さより長い。簡単にいうと、ドリフト領域のサイズが、ドレイン領域側で大きく、ベース領域側で小さい。そのため、半導体装置がオン状態のときに、ベース領域側から移動してきたキャリアがドレイン領域側で拡散する。これにより、ドリフト領域のドレイン領域側端部で電流集中が生じることが抑制され、半導体装置の耐久性を維持することができる。
【図面の簡単な説明】
【０００８】
【図１】実施例の半導体装置の断面図を示す。
【図２】図１のII−II線に沿った断面図を示す。
【図３】図１のIII−III線に沿った断面図を示す。
【図４】図１のIＶ−IＶ線に沿った断面図を示す。
【図５】実施例の誘電体の部分斜視図を示す。
【発明を実施するための形態】
【０００９】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
【００１０】
本明細書で開示する半導体装置は、縦型の半導体装置であり、一対の主電極が半導体層の表裏面に設けられている。半導体層は、半導体基板の表面に設けられていてよい。この場合、半導体層と半導体基板を併せて、１つの半導体層と捉えることもできる。半導体層及び半導体基板の材料は、シリコン又は化合物半導体（炭化ケイ素、窒化ガリウム、ガリウム砒素等）であってよい。
【００１１】
半導体層内に、半導体層の表面から裏面に向けて伸びる誘電体が設けられている。半導体層内は、誘電体によって第１半導体領域と第２半導体領域に分離されている。誘電体は、半導体層の表面から裏面に至るまで伸びていてもよい。誘電体は、半導体層に形成されたトレンチ内に充填されていてよい。誘電体の一例として酸化膜（例えばＳｉＯ２）が挙げられる。誘電体の厚み（第１半導体領域に接する面と第２半導体領域に接する面の距離）は、１０〜２００ｎｍであってよい。半導体層の表面側と裏面側で、誘電体の形状が異なっていてよい。具体的には、誘電体は、半導体層の表面側のサイズ（半導体層の表面と裏面を結ぶ第１方向に直交する面内のサイズ）が、半導体層の裏面側のサイズより大きくてよい。一例として、誘電体は、半導体層表面側において、第１方向に直交する第２方向に伸びており、半導体層裏面側において、第２方向に伸びる第１部分と、第２方向に交差する第３方向に伸びる第２部分を備えていてよい。
【００１２】
第１半導体領域は、第１導電型のドレイン領域と、第１導電型のドリフト領域と、第２導電型のベース領域と、第１導電型のソース領域を備えている。ドレイン領域は、第１半導体領域の裏面に設けられている。ドリフト領域は、ドレイン領域の表面に設けられている。ドリフト領域は、ドレイン領域より不純物濃度が低い。ベース領域は、ドリフト領域の表面に設けられている。ドリフト領域は、表面側（ベース領域側）と裏面側（ドレイン領域側）で形状が異なっていてよい。具体的には、ドリフト領域は、半導体層の表面側のサイズが、半導体層の裏面側のサイズより大きくてよい。ドリフト領域は、半導体層表面側において、第１方向に直交する第２方向に伸びており、半導体層裏面側において、第２方向に伸びる第１部分と、第２方向に交差する第３方向に伸びる第２部分を備えていてよい。すなわち、ドリフト領域は、誘電体の形状に沿った形状であってよい。
【００１３】
ソース領域は、ベース領域の表面に設けられている。ソース領域は、ベース領域によってドリフト領域から分離されている。ソース領域は、ソース電極に接続されている。なお、ソース領域は、ベース領域の表面の全面に設けられていてもよいし、一部に設けられていてもよい。ソース領域がベース領域の表面の一部に設けられている場合、ベース領域の表面に、第２導電型のコンタクト領域が設けられていてもよい。コンタクト領域の不純物濃度は、ベース領域より濃くてよい。ソース領域とコンタクト領域の双方が、ソース電極に電気的に接続されていてよい。なお、ベース領域の一部が、半導体層の表面に露出していてもよい。すなわち、ベース領域は、ソース領域及びコンタクト領域の双方が形成されていない表面を有していてもよい。
【００１４】
半導体装置は、ｎ型半導体装置でもよいし、ｐ型半導体装置であってもよい。ｎ型半導体装置の場合、第１半導体領域において、ｎ型のドレイン領域は、不純物濃度が１×１０１９〜１×１０２３ｃｍ−３に調整されており、厚さ（半導体層の表面と裏面を結ぶ方向の距離）が０．５〜１．０μｍに調整されていてよい。ｎ型ドリフト領域は、不純物濃度が１×１０１３〜１×１０１６ｃｍ−３に調整されており、厚さが５〜２００μｍに調整されていてよい。ｐ型ベース領域は、不純物濃度が１×１０１６〜１×１０１８ｃｍ−３に調整されており、厚さが１．０〜１０μｍに調整されていてよい。ｎ型ソース領域は、不純物濃度が１×１０１９〜１×１０２３ｃｍ−３に調整されており、厚さが０．５〜２．０μｍに調整されていてよい。ｐ型コンタクト領域は、不純物濃度が１×１０１９〜１×１０２３ｃｍ−３に調整されており、厚さが０．５〜２．０μｍに調整されていてよい。
【００１５】
第２半導体領域は、第２導電型の第１領域と、第１導電型の第２領域と、第１導電型の第３領域と、第２導電型の第４領域を備えている。第１領域は、第２半導体領域の裏面の全面に設けられている。第２領域は、第１領域の表面に設けられている。また、第２領域は、ドリフト領域（第１半導体領域）のドレイン領域側の端部に対応する位置に設けられている。第３領域は、第２領域の表面に設けられている。第３領域は、第２領域より不純物濃度が低い。第４領域は、第３領域の表面に設けられている。第４領域は、半導体装置のオンオフを制御する制御電極に接続されている。また、第４領域の表面に、第２導電型の第５領域が設けられていてもよい。第５領域の不純物濃度は、第４領域より濃くてよい。この場合、第４領域は、第５領域を介して制御電極に接続される。なお、第３領域は、表面側（第４領域側）と裏面側（第５領域側）で形状が異なっていてよい。具体的には、第３領域は、半導体層の表面側（表面側第３領域）のサイズが、半導体層の裏面側（裏面側第３領域）のサイズより大きくてよい。第３領域は、誘電体の形状に沿った形状であってよい。
【００１６】
半導体装置がｎ型半導体装置の場合、第２半導体領域において、ｐ型の第１領域は、不純物濃度が１×１０２１〜１×１０２３ｃｍ−３に調整されており、厚さが０．５〜１．０μｍに調整されていてよい。ｎ型の第２領域は、不純物濃度が１×１０１８〜１×１０２１ｃｍ−３に調整されており、厚さが０．５〜２．０μｍに調整されていてよい。ｎ型の第３領域は、不純物濃度が１×１０１３〜１×１０１６ｃｍ−３に調整されており、厚さが５〜２００μｍに調整されていてよい。ｐ型の第４領域は、不純物濃度が１×１０１６〜１×１０１８ｃｍ−３に調整されており、厚さが１．０〜１０μｍに調整されていてよい。ｐ型の第５領域は、不純物濃度が１×１０１９〜１×１０２３ｃｍ−３に調整されており、厚さが０．５〜２．０μｍに調整されていてよい。
【００１７】
半導体層は、第１導電型の半導体基板（ｎ型半導体装置の場合ｎ型半導体基板）の表面に設けられている。半導体層の裏面は、半導体基板の表面と接している。すなわち、第１導電型のドレイン領域と第２導電型の第１領域の双方が、第１導電型の半導体基板と接する。上記したように、第１領域は、第２半導体領域の裏面の全面に設けられている。そのため、第１導電型の半導体基板と第１導電型の第２領域は、第２導電型の第１領域によって分離されている。上記した誘電体は、半導体層の表面から半導体層と半導体基板との接合面まで伸びていてよい。あるいは、誘電体は、半導体層を貫通し、半導体基板内まで伸びていてもよい。不純物を含む各領域を半導体層内に形成した後、半導体層と半導体基板を接合してもよい。あるいは、半導体層は、半導体基板の表面に結晶成長させたものであってもよい。この場合、半導体層と半導体基板を併せて、１つの半導体層と捉えることもできる。ｎ型半導体装置の場合、ｎ型の半導体基板は、不純物濃度が１×１０２１〜１×１０２３ｃｍ−３に調整されており、厚さが１００〜５００μｍに調整されていてよい。上記したように、第１領域の不純物濃度は１×１０２１〜１×１０２３ｃｍ−３に調整されていてよい。すなわち、第１領域と半導体基板は、縮退半導体の状態となるように不純物が導入されていてよい。この場合、第１領域と半導体基板によって、ツェナーダイオードが構成される。半導体基板の裏面は、ドレイン電極に接続されている。
【００１８】
ドリフト領域と第３領域の不純物濃度は等しくてよい。半導体層の裏面からドリフト領域の半導体層表面側の端部までの距離は、半導体層の裏面から第３領域の半導体層表面側の端部までの距離と等しくてよい。すなわち、半導体層の裏面からベース領域の半導体層裏面側の端部までの距離は、半導体層の裏面から第４領域の半導体層表面側の端部までの距離と等しくてよい。ベース領域と第４領域の不純物濃度も等しくてよい。ベース領域と第４領域の厚さも等しくてよい。また、コンタクト領域と第５領域の不純物濃度は等しくてよい。コンタクト領域と第５領域の厚さも等しくてよい。このような場合、ドリフト領域と第３領域、ベース領域と第４領域、コンタクト領域と第５領域を同時に形成することができる。半導体層内にドリフト領域，ベース領域及びコンタクト領域に相当する構造を形成した後、半導体層内に誘電体を形成して半導体層を分断することにより、分断された一方がドリフト領域，ベース領域及びコンタクト領域となり、他方が第３領域，第４領域及び第５領域となる。
【実施例】
【００１９】
図１から図５を参照し、半導体装置１００について説明する。なお、図面に示している座標は、Ｚ方向が特許請求の範囲の第１方向、Ｙ方向が特許請求の範囲の第２方向、Ｘ方向が特許請求の範囲の第３方向の一例である。図１に示すように、半導体装置１００は、半導体基板４と、半導体層５０と、ドレイン電極２と、ソース電極２２と、ゲート電極１６を備えている。ｎ＋型の半導体基板４の裏面にドレイン電極２が設けられており、表面に半導体層５０が設けられている。ドレイン電極２の材料はアルミニウムアルミニウム（Ａｌ）である。ドレイン電極２は、半導体基板４に電気的に接続されている。半導体基板４及び半導体層５０の材料は、シリコンである。半導体基板４は、ｎ型の不純物としてリン（Ｐ）を含んでいる。半導体基板４の不純物濃度は１×１０２１〜１×１０２３ｃｍ−３であり、厚さは１００〜５００μｍである。半導体層５０の表面に、ソース電極２２とゲート電極１６が設けられている。半導体装置１００は、縦型のトランジスタである。ソース電極２２の材料はアルミニウムであり、ゲート電極１６の材料は多結晶シリコンである。ゲート電極１６は、特許請求の範囲に記載の制御電極の一例である。
【００２０】
酸化シリコン（ＳｉＯ２）膜１８が、半導体層５０の表面から裏面まで伸びている。半導体層５０は、酸化シリコン膜１８によって、第１半導体領域５０ａと第２半導体領域５０ｂに分離されている。酸化シリコン膜１８の厚さｔ５は、１０〜２００ｎｍである。酸化シリコン膜１８は、特許請求の範囲に記載の誘電体の一例である。詳細は後述するが、酸化シリコン膜１８の形状は、半導体層５０の表面側と裏面側で異なる。
【００２１】
第１半導体領域５０ａは、ｎ＋型のドレイン領域３０と、ｎ型のドリフト領域２８と、ｐ型のベース領域２６と、ｎ＋型のソース領域２０と、ｐ＋型のベースコンタクト領域２４を備えている。ドレイン領域３０は、半導体層５０（第１半導体領域５０ａ）の裏面にリンをイオン注入することによって形成される。ドレイン領域３０は、酸化シリコン膜１８に接している。ドレイン領域３０の不純物濃度は１×１０１９〜１×１０２３ｃｍ−３であり、厚さは０．５〜１．０μｍである。ベース領域２６は、半導体層５０の表面にホウ素（Ｂ）をイオン注入することによって形成される。ベース領域２６の不純物濃度は１×１０１６〜１×１０１８ｃｍ−３であり、厚さは１．０〜１０μｍである。半導体層５０の裏面にドレイン領域３０を形成し、表面にベース領域２６を形成することによって、ドレイン領域３０の表面にドリフト領域２８が設けられ、ドリフト領域２８の表面にベース領域２６が設けられる。詳細は後述するが、ドリフト領域２８の形状は、表面側（表面側ドリフト領域２８ａ）と裏面側（裏面側ドリフト領域２８ｂ）で異なる。
【００２２】
ソース領域２０は、ベース領域２６の表面の一部にリンをイオン注入することによって形成される。ソース領域２０は、酸化シリコン膜１８に接している。なお、ソース領域２０は、ベース領域２６の裏面には達していない。そのため、ソース領域２０は、ベース領域２６によってドリフト領域２８から分離されている。ソース領域２０の不純物濃度は１×１０１９〜１×１０２３ｃｍ−３であり、厚さは０．５〜２．０μｍである。ベースコンタクト領域２４は、ベース領域２６の表面のソース領域２０とは異なる位置にホウ素をイオン注入することによって形成される。ソース領域２０及びベースコンタクト領域２４は、ソース電極２２に電気的に接続されている。ベースコンタクト領域２４によって、ソース電極２２とベース領域２６の接触抵抗が低減する。ベースコンタクトの不純物濃度は１×１０１９〜１×１０２３ｃｍ−３であり、厚さは０．５〜２．０μｍである。
【００２３】
ドリフト領域２８には不純物としてリンが含まれている。ドリフト領域２８は、半導体層５０内にドレイン領域３０，ベース領域２６，ソース領域２０及びベースコンタクト領域２４を形成した残部である。そのため、ドリフト領域２８の不純物濃度は、ドレイン領域の不純物濃度より低い。ドリフト領域２８の不純物濃度は１×１０１３〜１×１０１６ｃｍ−３であり、厚さは５〜２００μｍである。なお、ドリフト領域２８及びベース領域２６も、酸化シリコン膜１８に接している。また、上記ドリフト領域２８の厚さは、表面側ドリフト領域２８ａと裏面側ドリフト領域２８ｂの合計の厚さである。
【００２４】
第２半導体領域５０ｂは、ｐ＋型の第１領域６と、ｎ＋型の第２領域８と、ｎ型の第３領域１０と、ｐ型の第４領域１２と、ｐ＋型の第５領域１４を備えている。第１領域６と第２領域８は、半導体層５０（第２半導体領域５０ｂ）の裏面に設けられている。第１領域６及び第２領域８は、半導体層５０の裏面にリンをイオン注入して第２領域８を形成した後、半導体層５０の裏面に第２領域８よりも浅くホウ素をイオン注入することによって形成される。その結果、第１領域６が半導体層５０の裏面に形成され、第２領域８が第１領域６の表面に形成される。第１領域６及び第２領域８は、酸化シリコン膜１８に接している。第１領域６の不純物濃度は１×１０２１〜１×１０２３ｃｍ−３であり、厚さは０．５〜１．０μｍである。第２領域の不純物濃度は１×１０１８〜１×１０２１ｃｍ−３であり、厚さは０．５〜２．０μｍである。
【００２５】
第４領域１２は、半導体層５０の表面にホウ素をイオン注入することによって形成される。第４領域１２の不純物濃度は１×１０１６〜１×１０１８ｃｍ−３であり、厚さは１．０〜１０μｍである。第５領域１４は、第４領域１２の表面にホウ素をイオン注入することによって形成される。第５領域１４の不純物濃度は１×１０１９〜１×１０２３ｃｍ−３であり、厚さは０．５〜２．０μｍである。第５領域１４の不純物濃度は、第４領域１２の不純物濃度より濃い。第５領域１４を設けることによって、ゲート電極１６と第４領域１２の接触抵抗が低減する。なお、第３領域１０には不純物としてリンが含まれている。第３領域１０は、半導体層５０内に第１領域６，第２領域８，第４領域１２及び第５領域を形成した残部である。そのため、第３領域１０の不純物濃度は、第２領域８の不純物濃度より低い。第３領域１０の不純物濃度は１×１０１３〜１×１０１６ｃｍ−３であり、厚さは５〜２００μｍである。詳細は後述するが、第３領域１０の形状は、表面側（表面側第３領域１０ａ）と裏面側（裏面側第３領域１０ｂ）で異なる。なお、上記第３領域１０の厚さは、表面側第３領域１０ａと裏面側第３領域１０ｂの合計の厚さである。
【００２６】
ベースコンタクト領域２４と第５領域１４は同時に形成される。そのため、ベースコンタクト領域２４と第５領域１４の厚さｔ１は等しい。換言すると、半導体層５０の表面から、ベースコンタクト領域２４及び第５領域１４の半導体層５０裏面側の端部までの厚さｔ１は等しい。また、ベース領域２６と第４領域１２も同時に形成される。ベース領域２６と第４領域１２の厚さｔ２は等しい。換言すると、半導体層５０の表面から、ベース領域２６及び第４領域１２の半導体層５０裏面側の端部までの厚さｔ４は等しい。あるいは、半導体層５０の裏面から、ベース領域２６及び第４領域１２の半導体層５０裏面側の端部までの厚さｔ３は等しい。半導体装置では、半導体層５０内に各半導体領域を形成した後、半導体層５０の表面から裏面に至るトレンチを形成し、トレンチ内に酸化シリコンを充填することにより、酸化シリコン膜１８によって分離された第１半導体領域５０ａと第２半導体領域５０ｂが形成される。
【００２７】
半導体装置１００では、ｎ＋型のドレイン領域３０とｐ＋型の第１領域６の双方が、ｎ＋型の半導体基板４に接している。そのため、ドレイン領域３０と半導体基板４は低抵抗に接続されている。また、第１領域６と半導体基板４によって、ｐｎダイオードが形成される。上記したように、第１領域６のｐ型不純物濃度は１×１０２１〜１×１０２３ｃｍ−３であり、半導体基板４のｎ型不純物濃度は１×１０２１〜１×１０２３ｃｍ−３である。両者の不純物濃度は、縮退半導体レベルである。そのため、第１領域６と半導体基板４によって、ツェナーダイオードが構成される。
【００２８】
図２から図５を参照し、ドリフト領域２８，第３領域１０及び酸化シリコン膜１８の形状について説明する。図５に示すように、酸化シリコン膜１８は、半導体層５０の表面側と裏面側で形状が異なる。なお、図５の参照番号２８，１０は、ドリフト領域２８及び第３領域１０（図５では省略）が配置される位置を示している。
【００２９】
図２に示すように、裏面側ドリフト領域２８ｂ及び裏面側第３領域１０ｂが設けられているＸ−Ｙ面では、酸化シリコン膜１８は、Ｙ方向に伸びる第１部分１８ａとＸ方向に伸びる第２部分１８ｂを備えている。裏面側ドリフト領域２８ｂは、第１部分１８ａと第２部分１８ｂの双方に接している。すなわち、裏面側ドリフト領域２８ｂの形状は、酸化シリコン膜１８の形状に沿っている。
【００３０】
図３に示すように、裏面側ドリフト領域２８ｂと表面側ドリフト領域２８ａの境界部分では、酸化シリコン膜１８は、裏面側ドリフト領域２８ｂの一部の表面を覆う第３部分１８ｃを備えている。第３部分１８ｃは、Ｘ−Ｙ面に広がっている。第３部分１８ｃの表面には表面側第３領域１０ａが設けられており、裏面には裏面側ドリフト領域２８ｂが設けられている。
【００３１】
図４に示すように、表面側ドリフト領域２８ａ及び表面側第３領域１０ａが設けられているＸ−Ｙ面では、酸化シリコン膜１８は、Ｙ方向に直線状に伸びている。第４部分１８ｄは、第１部分１８ａの半導体層５０の表面側にのみ接続しており、第１部分１８ａの半導体層５０の裏面側には接続していない（図５も参照）。表面側ドリフト領域２８ａ及び表面側第３領域１０ａは、酸化シリコン膜１８（第１部分１８ａ及び第４部分１８ｄ）に沿って、Ｙ方向に直線状に伸びている。
【００３２】
なお、図５から明らかなように、裏面側ドリフト領域２８ｂのサイズは表面側ドリフト領域２８ａのサイズより大きい。また、表面側第３領域１０ａのサイズは裏面側第３領域のサイズより大きい。このような構造にすることにより、ドリフト領域２８の表面側と裏面面側でチャネルのサイズ（Ｘ−Ｙ面における長さ）を異ならせることができる。半導体装置１００では、Ｘ−Ｙ面において、裏面側ドリフト領域２８ｂと酸化シリコン膜１８の接触部分の長さが、表面側ドリフト領域２８ａと酸化シリコン膜１８の接触部分の長さより長い。その結果、ドレイン領域３０とドリフト領域２８（裏面側ドリフト領域２８ｂ）の界面が酸化シリコン膜１８と接触する長さは、ベース領域２６とドリフト領域２８（表面側ドリフト領域２８ａ）の界面が酸化シリコン膜１８と接触する長さより長い。
【００３３】
半導体装置１００の利点を説明する。半導体装置１００では、ドレイン電極２が電源の高電位側に接続され、ソース電極２２が電源の低電位側（例えば、接地電位）に接続され、ゲート電極１６がゲート駆動回路（図示書略）に接続される。ゲート電極１６は、半導体装置１００のオンオフを制御する制御電極である。ゲート電極１６にオン電圧が印加されると、第１領域６と、第２領域８及び第３領域１０の一部によって形成されるｐｎ接合に逆バイアスが印加され、ｐｎ接合に電界がかかり、第２半導体領域５０ｂ（特に第３領域１０）の電位が上昇する。その結果、第１半導体領域５０ａの酸化シリコン膜１８を介して第２半導体領域５０ｂに対向する位置に、電子のチャネルが形成される。
【００３４】
上記したように、Ｘ−Ｙ面において、裏面側ドリフト領域２８ｂと酸化シリコン膜１８の接触部分の長さは、表面側ドリフト領域２８ａと酸化シリコン膜１８の接触部分の長さより長い。そのため、Ｘ−Ｙ面におけるチャネルの長さは、表面側ドリフト領域２８ａよりも裏面側ドリフト領域２８ｂの方が長い。ソース領域２０からドレイン領域３０に向けて移動する電子は、ドリフト領域２８のドレイン領域３０側の端部４０で拡散してドレイン領域３０に移動する。そのため、半導体装置１００は、ドリフト領域２８のドレイン領域３０側において電流集中が抑制され、装置の耐久性が低下することを抑制することができる。なお、半導体装置１００は、チャネルがベース領域２６内だけでなくドリフト領域２８内にも形成される。そのため、半導体装置１００は、ドリフト領域２８内における電子の移動抵抗を低減することができる。
【００３５】
ゲート電極１６に対してオン電圧の印加を停止すると、第１半導体領域５０ａ内に形成されていたチャネルが消失する。第１半導体領域５０ａでは、ｐ型のベース領域２６によってｎ型のソース領域２０とｎ型のドリフト領域２８が分離されている。そのため、ドレイン電極２とソース電極２２の間に電流が流れない。また、ゲート電極１６にオン電圧が印加されていないときは、ベース領域２６からドリフト領域２８に向けて電界が広がり（空乏化し）、第１半導体領域５０ａの耐圧が確保される。同様に、第４領域１２から第３領域１０に向けて電界が広がり、第２半導体領域５０ｂの耐圧が確保される。上記したように、ベース領域２６及び第４領域１２の不純物濃度が等しく、ドリフト領域２８及び第３領域１０の不純物濃度が等しい。そのため、第１半導体領域５０ａ及び第２半導体領域５０ｂの耐圧は等しい。
【００３６】
半導体装置１００の他の利点を説明する。第２半導体領域５０ｂでは、半導体装置１００がオフ状態のとき（ゲート電極１６にオン電圧が印加されていないとき）に、第１領域６と半導体基板４のｐｎ接合に逆バイアスが印加される。しかしながら、上記したように、第１領域６と半導体基板４はツェナーダイオードを構成している。そのため、半導体装置１００がオフ状態のときは、両者は実質的に短絡し、同電位となる。第１領域６と半導体基板４の接合界面に強い電界が発生しない。仮に第１領域６と半導体基板４の接合界面に強い電界が発生すると、第２半導体領域５０ｂの耐圧が低下し、結果として半導体装置１００の耐圧が低下する。半導体装置１００は、第１領域６と半導体基板４でツェナーダイオードを構成することによって、装置の耐圧が低下することを防止している。
【００３７】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３８】
４：半導体基板
６：第１領域
８：第２領域
１０：第３領域
１２：第４領域
１５：第５領域
１８：誘電体
２０：ソース領域
２６：ベース領域
２８：ドリフト領域
３０：ドレイン領域
５０：半導体層
５０ａ：第１半導体領域
５０ｂ：第２半導体領域
１００：半導体装置
【図１】
2017199721.tif 000003
【図２】
2017199721.tif 000004
【図３】
2017199721.tif 000005
【図４】
2017199721.tif 000006
【図５】
2017199721.tif 000007