(57)【要約】      （修正有）【課題】パッケージ基板の最表面におけるメッキ用配線が占める領域を減らした基板を提供する。【解決手段】１つ以上の半導体素子と、半導体素子を搭載する半導体パッケージ基板とからなる半導体装置であって、半導体パッケージ基板は、ベース基板と、半導体パッケージ基板の上面側及び下面側のそれぞれに１層以上形成された配線層と、最上面の配線層上に形成された最上面の絶縁層２００ａと、半導体パッケージ基板の最下面に形成された絶縁層と、配線層間を接続する複数個のビアホールと、最上面の絶縁層の開口部に形成されたボンディングパッド１８０と、最上面の絶縁層に形成された開口に導電材料が充填されてなるメッキ用配線接続用開口部２２０と、を有しており、メッキ用配線接続用開口部は前記配線層と電気的に接続されており、半導体素子の電極パッドとボンディングパッドとはワイヤによって電気的に接続される。【選択図】図８
2017191845.tif 000002
【特許請求の範囲】
【請求項１】
１つ以上の半導体素子と、
前記半導体素子を搭載する半導体パッケージ基板とからなる半導体装置であって、
前記半導体パッケージ基板は、
ベース基板と、
半導体パッケージ基板の上面側及び下面側のそれぞれに１層以上形成された配線層と、
最上面の配線層上に形成された最上面の絶縁層と、
半導体パッケージ基板の最下面に形成された絶縁層と、
前記配線層間を接続する複数個のビアホールと、
前記最上面の絶縁層の開口部に形成されたボンディングパッドと、
前記最上面の絶縁層に形成された開口に導電材料が充填されてなるメッキ用配線接続用開口部と、を有しており、
前記メッキ用配線接続用開口部は前記配線層と電気的に接続されており、
前記半導体素子の電極パッドと前記ボンディングパッドとはワイヤによって電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記メッキ用配線接続用開口部が、前記基板の最上面の配線層に形成された、半導体素子と半導体素子とを接続する配線上に存在していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記メッキ用配線接続用開口部は、最上面の絶縁層の表面に形成されていたメッキ用配線と電気的に接続されていたことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記メッキ用配線接続用開口部の電気的接続に導電性ペーストまたは導電性インクを用いたこと特徴とする請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
ベース基板にビアホール用の貫通孔を形成する工程、
ベース基板の上面側及び下面側の夫々の側に配線層を形成し、かつ、ビアホールを形成する工程、
最上面及び最下面に絶縁層を形成する工程、
最上面の絶縁層にボンディングパッド用の開口を形成し、かつ、配線上にメッキ用配線接続用開口を形成する工程、
前記メッキ用配線接続用開口に導電材料を充填してメッキ用配線接続用開口部を形成すると共に、前記最上面の絶縁層表面に前記メッキ用配線接続用開口部と電気的に接続するメッキ用配線を形成する工程、
前記メッキ用配線に通電して前記メッキ用配線接続用開口部に電気的に接続されたボンディングパッドにメッキを施す工程、
前記絶縁層の表面を除去してメッキ用配線を除去する工程、
をこの順に実施して半導体パッケージ基板を製造し、
この半導体パッケージ基板に一つ以上の半導体素子を搭載し、
半導体素子の電極パッドと前記ボンディングパッドとをワイヤによって電気的に接続して半導体装置を製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に複数の半導体素子を搭載する半導体パッケージ基板を用いた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来の半導体素子を搭載する半導体パッケージ基板の構成例を図１２に基づいて述べる。
図１２は半導体素子が実装された従来の半導体パッケージ基板（ＢＧＡパッケージ基板、ＢＧＡ：Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）の構造を示す図である。
【０００３】
この半導体パッケージ基板はベース基板１００として絶縁体１１０の両面に銅箔層１２０を積層した銅張積層板を用いている。ベース基板１００の所定の位置には層間接続を行うビアホール１３０が設けられている。銅張積層板の銅箔層１２０およびビアホール１３０には銅メッキが施されており、銅張積層板の表面と裏面とが電気的に接続されて層間電気的接続が行われ、かつ、ボンディングパッド１８０を形成するための所定形状のボンディングパッド用回路パターン１５０が形成されている。
回路パターン１５０の表面には回路パターン１５０を保護しかつはんだ工程で回路パターン１５０間のはんだブリッジ現象を防止するためのソルダ−レジスト１６０が設けられる。
【０００４】
この半導体パッケージ基板に半導体素子３００が接着部材３１０を介して搭載され、次いで、半導体素子３００から出力される電気信号を外部へ伝達するために、半導体パッケージ基板の一面上に形成されたワイヤボンディングパッド１８０にワイヤ３２０でボンディングが行われる。
上記ボンディングパッド用回路パターンはメッキによって形成されるが、メッキを施すためにはメッキ用の配線が必要である。
【０００５】
メッキ用の配線について特許文献２に掲載されている図面に基づいて説明する。
例えば、図１２に示すように半導体素子を搭載する半導体パッケージ基板１の最表面には、外部電極用パッド４、電源用パッド５、グランド用パッド６等のボンディングパッドが配置されており、これらのボンディングパッド及び配線層にメッキを施すためのメッキ用の配線７（以下、「メッキ用配線」という）が多数設けられている。
また、複数の半導体素子を搭載する半導体パッケージ基板においては半導体素子同士を接続するための配線が更に必要となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２４８８９号公報
【特許文献２】特開平１１−３５４６６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来、メッキ用配線は半導体パッケージ基板のベース基板の最上面の配線層に形成するのが一般的である。
メッキ用配線はメッキを施すためには必要であるが、メッキを施した後はパッケージの外部端子には接続されないものであり、製品としての半導体装置においては必要のないものである。
そして、半導体素子同士を接続する配線数の増加に伴い、その配線のメッキ用配線の占める領域が増加し、本来必要とする半導体素子からパッケージの外部端子に接続する為の配線領域が確保できないという問題がある。
本発明は、半導体パッケージ基板の最上面の配線層におけるメッキ用配線が占める領域を減らすことにより、配線層の配線領域を広くすることを目的とする。
【課題を解決するための手段】
【０００８】
（１）１つ以上の半導体素子と、
前記半導体素子を搭載する半導体パッケージ基板とからなる半導体装置であって、
前記半導体パッケージ基板は、
ベース基板と、
半導体パッケージ基板の上面側及び下面側のそれぞれに１層以上形成された配線層と、
最上面の配線層上に形成された最上面の絶縁層と、
半導体パッケージ基板の最下面に形成された絶縁層と、
前記配線層間を接続する複数個のビアホールと、
前記最上面の絶縁層の開口部に形成されたボンディングパッドと、
前記最上面の絶縁層に形成された開口に導電材料が充填されてなるメッキ用配線接続用開口部と、を有しており、
前記メッキ用配線接続用開口部は前記配線層と電気的に接続されており、
前記半導体素子の電極パッドと前記ボンディングパッドとはワイヤによって電気的に接続されていることを特徴とする半導体装置。
（２）前記メッキ用配線接続用開口部が、前記基板の最上面の配線層に形成された、半導体素子と半導体素子とを接続する配線上に存在していることを特徴とする上記（１）に記載の半導体装置。
（３）前記メッキ用配線接続用開口部は、最上面の絶縁層の表面に形成されていたメッキ用配線と電気的に接続されていたことを特徴とする上記（１）又は（２）に記載の半導体装置。
（４）前記メッキ用配線接続用開口部の電気的接続に導電性ペーストまたは導電性インクを用いたこと特徴とする上記（１）〜（３）のいずれかに記載の半導体装置。
（５）ベース基板にビアホール用の貫通孔を形成する工程、
ベース基板の上面側及び下面側の夫々の側に配線層を形成し、かつ、ビアホールを形成する工程、
最上面及び最下面に絶縁層を形成する工程、
最上面の絶縁層にボンディングパッド用の開口を形成し、かつ、配線上にメッキ用配線接続用開口を形成する工程、
前記メッキ用配線接続用開口に導電材料を充填してメッキ用配線接続用開口部を形成すると共に、前記最上面の絶縁層表面に前記メッキ用配線接続用開口部と電気的に接続するメッキ用配線を形成する工程、
前記メッキ用配線に通電して前記メッキ用配線接続用開口部に電気的に接続されたボンディングパッドにメッキを施す工程、
前記絶縁層の表面を除去してメッキ用配線を除去する工程、
をこの順に実施して半導体パッケージ基板を製造し、
この半導体パッケージ基板に一つ以上の半導体素子を搭載し、
半導体素子の電極パッドと前記ボンディングパッドとをワイヤによって電気的に接続して半導体装置を製造する方法。
【発明の効果】
【０００９】
本発明によれば、最上面の絶縁層上にメッキ用配線を引き出すことによりその下面の配線層の配線領域を実際の配線領域に最大限活用できる。
また、最上面の絶縁層上に表面処理（メッキ用）用の配線が形成することにより表面処理（メッキ用）用の配線長を最短にでき電気特性への影響を低減出来る。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る半導体装置の一例を示す図である。
【図２】ベース基板を示す図である。図２Ａはベース基板の平面図であり、図２Ｂは図２ＡのＡ−Ａ’断面図である。
【図３】ベース基板にビアホール、配線及びメッキ用配線を形成した状態を示す図である。図３Ａはベース基板の平面図であり、図３Ｂは図３ＡのＡ−Ａ’断面図である。
【図４】ベース基板の表面に絶縁層を形成し、次いで絶縁層開口部を形成した状態を示す図である。図４Ａはベース基板の平面図であり、図４Ｂは図４ＡのＡ−Ａ’断面図である。
【図５】絶縁層上にメッキ用配線を形成した状態を示す図である。図５Ａはベース基板の平面図であり、図５Ｂは図５ＡのＡ−Ａ’断面図である。
【図６】メッキ後の状態を示す図である。図６Ａはベース基板の平面図であり、図６Ｂは図６ＡのＡ−Ａ’断面図である。
【図７】メッキ用配線を含む絶縁層の除去する領域を示す図である。図７Ａはベース基板の平面図の部分拡大図であり、図７Ｂは図７ＡのＡ−Ａ’断面図である。
【図８】メッキ用配線を含む領域を除去した状態を示す図である。図８Ａはベース基板の平面図であり、図８Ｂは図８ＡのＡ−Ａ’断面図である。
【図９】半導体パッケージ基板に半導体素子を搭載した状態を示す図である。図９Ａはモールディング前の半導体装置の平面図であり、図９Ｂは図９ＡのＡ−Ａ’断面図である。
【図１０】半導体パッケージ基板に樹脂をモールディングし、はんだボールをマウントした状態を示す図である。図１０Ａは半導体装置の平面図であり、図１０Ｂは図１０ＡのＡ−Ａ’断面図である。
【図１１】本発明の実施形態における配線及びメッキ用配線のパターンと従来技術の配線及びメッキ用配線のパターンとを対比した図である。
【図１２】従来の半導体装置の構造を示す図である。
【図１３】従来の半導体装置の構造を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために供されるものであり、本発明はそれらの図面に限定されるものではない。
【００１２】
本発明の実施形態を図１に基づいて説明する。
本発明の半導体装置の構成を図１に示す。図１に示したものは半導体パッケージ基板が２層の配線層を有し、この半導体パッケージ基板上に２個の半導体素子を搭載した半導体装置を示したものである。
【００１３】
図１は半導体装置の断面図である。
半導体パッケージ基板１０はベース基板１２０と、ベース基板１２０の上面に形成された絶縁層（ソルダレジスト層）２００ａと、ベース基板１２０の下面に形成された絶縁層（ソルダレジスト層）２００ｂとからなっている。この半導体パッケージ基板１０の絶縁層２００ａ上に半導体素子３００ａ、３００ｂが搭載されて半導体装置２０を形成している。
半導体パッケージ基板１０のベース基板１２０の上下の表面には配線層１４０ａ、１４０ｂが設けられており、配線層１４０ａは最上面の絶縁層２００ａによって保護され、配線層１４０ｂは最下面の絶縁層２００ｂによって保護されている。
【００１４】
ベース基板１２０には、前記配線層１４０aと１４０ｂとの間を接続する複数個のビアホール１３０が設けられている。
上面の配線層１４０ａの一部は上面の絶縁層（ソルダレジスト層）から露出してボンディングパッド１８０を形成しており、このボンディングパッド１８０と半導体素子３００ａ、３００ｂとはワイヤ３２０によって電気的に接続されている。
【００１５】
また、上面の絶縁層２００ａには、配線層１４０ａの上の絶縁層に形成されたメッキ用配線接続用開口２２０ａ内に導電材料を充填してなる複数のメッキ用配線接続用開口部２２０が設けられており、このメッキ用配線接続用開口部２２０は上面側の半導体素子３００ａと半導体素子３００ｂとを電気的に接続する配線１５０ａの上に存在する。
このメッキ用配線接続用開口部２２０は配線１５０ａとメッキ用配線とを電気的に接続するために設けられたものである。そして、メッキを施した後は、メッキ用配線が除去され、メッキ用配線接続用開口部２２０は半導体素子３００ａと半導体素子３００ｂとを電気的に接続する配線層１５０ａの一部を構成する。
【００１６】
本発明の半導体装置の製造工程を以下に示す。
本実施形態では半導体素子同士を接続する配線のためのメッキ用配線を銅箔１１０ａによって形成せずに、絶縁層２００ａの表面に半導体素子同士を接続する配線のためのメッキ用配線を形成する。
【００１７】
（工程１）
ベース基板の準備工程（図２参照）
コア板１００の両面に銅箔１１０ａ、１１０ｂを積層してなるベース基板１２０を準備する。
【００１８】
（工程２）
ビアホール、配線及びメッキ用配線の形成工程（図３参照）
ベース基板１２０にビアホール１３０用貫通孔を形成し、次いで、ベース基板１２０の上面の銅箔１１０ａに露光処理、現像処理、エッチング処理を施してビアホールを形成すると共に、配線１５０、１５０ａ、メッキ用配線１６０、コンタクトプラグ１７０、ボンディングパッド１８０等からなる導電パターンを形成する。
このとき、半導体素子同士を電気的に接続するための配線１５０ａにはメッキ用配線１６０ａを形成しない。
【００１９】
（工程３）
絶縁層印刷工程（図４参照）
配線を形成したベース基板の表面に配線を保護するための絶縁層（ソルダ−レジスト）２００ａ、２００ｂを形成する。
次いでボンディングパッド１８０の上の絶縁層を開口してボンディングパッド用開口部２１０を形成してボンディングパッド１８０を露出させる。
また、半導体素子同士を電気的に接続するための配線パターン１５０ａの上の絶縁層２００ａを開口してメッキ用配線を接続するためのメッキ用配線接続用開口２２０ａを形成する。
【００２０】
（工程４）
メッキ用配線形成工程（図５参照）
配線層の上面に設けられた絶縁層２００ａの表面に導電材料によってメッキ用配線１６０ａを形成すると共に、メッキ用配線接続用開口２２０ａに導電材料を充填してメッキ用配線接続用開口部２２０を形成し、メッキ用配線１６０ａを配線層と電気的に接続する。
導電材料として導電性インクを用い、インクジェット装置を用いて絶縁層２００ａ表面にダイレクトに印刷してメッキ用配線１６０ａ及びメッキ用配線接続用開口部２２０を形成してもよい。
また、導電材料として導電性ペーストを用い、スクリーン印刷によって絶縁層２００ａ表面にメッキ用配線１６０ａ及びメッキ用配線接続用開口部２２０を印刷してもよい。
【００２１】
（工程５）
メッキ工程（図６参照）
メッキ配線１６０、１６０ａに通電して、絶縁層開口部のボンディングパッド１８０にメッキを施す。
【００２２】
（工程６）
メッキ用配線除去加工工程（図７、図８参照）
半導体素子同士を電気的に接続するための配線１５０ａに通電するために絶縁層２００ａの表面に設けられたメッキ用配線１６０ａを研磨加工又はレーザ加工により除去する。
除去範囲は少なくともメッキ用配線を含む部分であればよく、図７Ａは除去範囲の一例を示す図である。また、図７Ｂの符号Ｘは除去する箇所を示すものであり、除去深さは配線１５０ａ及びコンタクトプラグ１７０が露出しない深さであれば良い。
図８は、メッキ用配線を除去した後の半導体パッケージ基板を示す図であり、図８Ａは平面図であり、図８Ｂは図８ＡのＡ−Ａ’断面図である。
図８Ａ、図８Ｂに示すように、メッキ用配線を除去した後の半導体パッケージ基板の表面には、メッキ用配線が存在しておらず、メッキ用配線接続用開口部２２０が露出している。
【００２３】
（工程７）
半導体素子搭載工程（図９参照）
半導体パッケージ基板１０に半導体素子３００ａ及び半導体素子３００ｂを搭載して、半導体素子３００ａ、３００ｂの電極パッド３１０と半導体パッケージ基板１０のボンディングパッド１８０とをワイヤ３２０により電気的に接続する。
【００２４】
（工程８）
樹脂モールディング及びボールマウント工程（図１０参照）
半導体素子３００ａ及び３００ｂをモールド樹脂４００によって封止し、半導体パッケージ基板１０の下面側にはんだボール等の外部端子５００を設ける。
これにより、半導体装置２０が完成する。
【００２５】
本発明の効果を図１１に基づいて説明する。
図１１Ａは本実施形態の工程２の配線及びメッキ用配線の形成工程終了時の配線パターン及びメッキ用配線パターンの状態を示す図であり、図１１Ｂはこれに対応する従来技術における配線パターン及びメッキ用配線パターンの配線状態を示す図である。
図１１Ｂに示すように従来技術においては半導体素子同士を接続するメッキ用配線１６０ａが他のメッキ配線１５０と同様に銅箔１１０ａによって形成されている。
これに対し、本実施形態においては、半導体素子同士を接続するメッキ用配線１６０ａは図５Ｂに示したように絶縁層２００ａ上に形成されている。
このため、本実施形態においては、配線層の配線領域の配線密度を向上させることができる。
また、絶縁層２００ａ上にメッキ用配線１６０ａを形成することによりメッキ用配線の配線長を最短にでき電気特性への影響を低減することができる。
【００２６】
上記実施形態では半導体パッケージ基板が２層の配線層を有し、この半導体パッケージ基板上に２個の半導体素子を搭載した半導体装置を示した。
しかしながら、配線層を３層以上としたものにおいても、最上面の絶縁層にメッキ用配線接続用開口部を設け、最上面の絶縁層の表面に設けたメッキ用配線をこのメッキ用配線接続用開口部に接続し、このメッキ用配線接続用開口部を介してメッキ用配線接続用開口部の下に設けた配線に給電するようにしてもよい。
【００２７】
本発明においては、メッキ用配線を従来のように半導体パッケージ基板のベース基板の最上面の配線層に形成するのではなく、前記配線層の上面に設けられた、絶縁層（ソルダ−レジスト層）の上に形成したことにより、前記した本発明の効果、すなわち、絶縁層（ソルダ−レジスト層）の下の配線層の配線領域を実際の配線領域に最大限活用できるという効果が奏される。
【符号の説明】
【００２８】
（図１〜１１）
１０  半導体パッケージ基板
２０  半導体装置
１００  コア板
１１０ａ、１１０ｂ  銅箔
１２０  ベース基板
１３０  ビアホール
１４０ａ、１４０ｂ  配線層
１５０、１５０ａ  配線
１６０、１６０ａ  メッキ用配線
１７０  コンタクトプラグ
１８０  ボンディングパッド
２００ａ  絶縁層
２００ｂ  絶縁層
２１０  ボンディングパッド用開口部
２２０  メッキ用配線接続用開口部
２２０ａ  メッキ用配線接続用開口
３００ａ、３００ｂ  半導体素子
３１０  電極パッド
３２０  ワイヤ
４００  モールド樹脂
５００  外部端子
【００２９】
（図１２について）
１００  ベース基板
１１０  絶縁体
１２０  銅箔層
１３０  ビアホール
１５０  回路パターン
１６０  ソルダ−レジスト
１８０  ボンディングパッド
３００  半導体素子
３１０  接着部材
３２０  ワイヤ
６００  はんだ
【００３０】
(図１３について)
１  半導体パッケージ基板
２  パッケージベース
４  外部電極用パッド
５  電源用パッド
６  グランド用パッド
７  メッキ用の配線
【図１】
2017191845.tif 000003
【図２】
2017191845.tif 000004
【図３】
2017191845.tif 000005
【図４】
2017191845.tif 000006
【図５】
2017191845.tif 000007
【図６】
2017191845.tif 000008
【図７】
2017191845.tif 000009
【図８】
2017191845.tif 000010
【図９】
2017191845.tif 000011
【図１０】
2017191845.tif 000012
【図１１】
2017191845.tif 000013
【図１２】
2017191845.tif 000014
【図１３】
2017191845.tif 000015