(57)【要約】【課題】炭化ケイ素ＭＯＳ型半導体装置において、チャネル移動度としきい値電圧の安定性とを両立すること。【解決手段】炭化ケイ素ＭＯＳ型半導体装置は、炭化ケイ素半導体上にゲート絶縁膜を有する。ゲート絶縁膜は、酸化膜、窒化膜及び酸窒化膜のうちのいずれか一つ以上を含む１層または２層以上の膜でできている。ゲート絶縁膜である酸化膜（ＳｉＯ2）と炭化ケイ素半導体（ＳｉＣ）との界面には、水素及び窒素が存在する。ＳｉＯ2とＳｉＣとの界面において、水素濃度は、窒素濃度と同等または同等以上である。【選択図】図１０
2016201500.tif 000002
【特許請求の範囲】
【請求項１】
炭化ケイ素半導体上にゲート絶縁膜を有する炭化ケイ素ＭＯＳ型半導体装置において、
前記ゲート絶縁膜は、酸化膜、窒化膜及び酸窒化膜のうちのいずれか一つ以上を含む１層または２層以上の膜でできており、
前記ゲート絶縁膜と前記炭化ケイ素半導体との界面に水素及び窒素が存在し、かつ、前記界面における水素濃度が窒素濃度と同等または同等以上になっていることを特徴とする炭化ケイ素ＭＯＳ型半導体装置。
【請求項２】
前記水素濃度は、１×１０20ａｔｏｍｓ／ｃｍ3〜１×１０23ａｔｏｍｓ／ｃｍ3であることを特徴とする請求項１に記載の炭化ケイ素ＭＯＳ型半導体装置。
【請求項３】
前記窒素濃度は、１×１０19ａｔｏｍｓ／ｃｍ3〜１×１０22ａｔｏｍｓ／ｃｍ3であることを特徴とする請求項１に記載の炭化ケイ素ＭＯＳ型半導体装置。
【請求項４】
炭化ケイ素半導体上にゲート絶縁膜を有する炭化ケイ素ＭＯＳ型半導体装置の製造方法において、
前記ゲート絶縁膜を、酸化膜、窒化膜及び酸窒化膜のうちのいずれか一つ以上を含む１層または２層以上の膜で形成し、
前記ゲート絶縁膜と前記炭化ケイ素半導体との界面に水素及び窒素が存在し、かつ、前記界面における水素濃度が窒素濃度と同等または同等以上としたことを特徴とする炭化ケイ素ＭＯＳ型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化ケイ素ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、金属−酸化膜−半導体）型半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
炭化ケイ素（ＳｉＣ）は、シリコン（Ｓｉ）系パワー半導体と比較して飛躍的な特性向上を実現することができる半導体材料として期待されている。シリコンと同様に、炭化ケイ素を熱酸化することによって炭化ケイ素の表面に酸化絶縁膜を形成することができるため、炭化ケイ素ＭＯＳ型半導体装置は、例えば次世代ＭＯＳ型パワーデバイスとして有望である（例えば、特許文献１参照）。炭化ケイ素基板上にゲート絶縁膜を形成する方法として、例えば水蒸気（Ｈ2Ｏ）を用いるウェット酸化法がある（例えば、特許文献２参照）。例えば、炭化ケイ素基板の（０００−１）面や（１１−２０）面をウェット酸化すると、水酸基（ＯＨ）が、酸化膜と炭化ケイ素との界面に存在する界面準位を終端するため、高いチャネル移動度を示すとされている。
【０００３】
なお、本明細書では、ミラー指数の表記において、"−"はその直後の指数につくバーを意味しており、指数の前に"−"を付けることで負の指数を表している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１０２１０６号公報
【特許文献２】特開２０１３−１５７５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のウェット酸化法では、水酸基やその他の水に関係したトラップが酸化膜と炭化ケイ素との界面に多く存在している。このトラップは、電子を捕獲すると負に帯電した状態となるため、電子トラップとして検出される。そのため、しきい値電圧が不安定になるという問題点がある。例えば、従来のウェット酸化法によってゲート絶縁膜を形成した場合、しきい値電圧の変動が１Ｖ以上になることがあり、ＭＯＳＦＥＴ（ＭＯＳ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲート型電界効果トランジスタ）の安定した動作が望めない。ところで、窒素を含む酸化化合物、例えば一酸化窒素（ＮＯ）や亜酸化窒素（Ｎ2Ｏ）などを用いる酸窒化法によっても炭化ケイ素基板上に酸化絶縁膜を形成することができる。しかし、酸窒化法では、チャネル移動度が、ウェット酸化法でゲート絶縁膜を形成した場合よりも低くなってしまう。例えば、酸窒化法によってゲート絶縁膜を形成した場合、チャネル移動度が５０ｃｍ2／Ｖｓ以下になることがあり、ロスが大きく、実用的ではない。また、ウェット酸化法を単独で行う場合に最適化された条件でウェット酸化処理を行うことと、酸窒化法を単独で行う場合に最適化された条件で酸窒化処理を行うこととを組み合わせてゲート絶縁膜を形成しても、最後に行った処理で界面が形成されてしまうため、最後に行った処理の特性が顕著に出てしまう。
【０００６】
この発明は、上述した従来技術による問題点を解消するため、チャネル移動度としきい値電圧の安定性とを両立することができることを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するため、この発明にかかる炭化ケイ素ＭＯＳ型半導体装置は、炭化ケイ素半導体上にゲート絶縁膜を有する炭化ケイ素ＭＯＳ型半導体装置において、前記ゲート絶縁膜は、酸化膜、窒化膜及び酸窒化膜のうちのいずれか一つ以上を含む１層または２層以上の膜でできており、前記ゲート絶縁膜と前記炭化ケイ素半導体との界面に水素及び窒素が存在し、かつ、前記界面における水素濃度が窒素濃度と同等または同等以上になっていることを特徴とする。
【０００８】
また、前記水素濃度は、１×１０20ａｔｏｍｓ／ｃｍ3〜１×１０23ａｔｏｍｓ／ｃｍ3であることを特徴とする。
【０００９】
また、前記窒素濃度は、１×１０19ａｔｏｍｓ／ｃｍ3〜１×１０22ａｔｏｍｓ／ｃｍ3であることを特徴とする。
【００１０】
また、この発明にかかる炭化ケイ素ＭＯＳ型半導体装置の製造方法は、炭化ケイ素半導体上にゲート絶縁膜を有する炭化ケイ素ＭＯＳ型半導体装置の製造方法において、前記ゲート絶縁膜を、酸化膜、窒化膜及び酸窒化膜のうちのいずれか一つ以上を含む１層または２層以上の膜で形成し、前記ゲート絶縁膜と前記炭化ケイ素半導体との界面に水素及び窒素が存在し、かつ、前記界面における水素濃度が窒素濃度と同等または同等以上としたことを特徴とする。
【００１１】
この発明によれば、しきい値電圧の変動は酸化膜界面近傍の酸素欠損が影響していると考えられており、界面近傍の窒素濃度が高い方が酸素欠損を減少させ、界面近傍の電子トラップを減少させるため、しきい値電圧の変動量が、ウェット酸化法によってゲート絶縁膜を形成した場合よりも小さくなる。また、チャネル移動度が高くなることと界面準位密度の低減には相関があり、ウェット雰囲気での処理で水素あるいは水酸基が界面準位を終端するため、チャネル移動度が、酸窒化法でゲート絶縁膜を形成した場合よりも高くなる。
【発明の効果】
【００１２】
本発明によれば、チャネル移動度としきい値電圧の安定性とを両立することができるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態にかかる炭化ケイ素ＭＯＳ型半導体装置の一例を示す断面図である。
【図２】炭化ケイ素ＭＯＳ型半導体装置の実施例１の製造途中の状態を示す断面図である。
【図３】図２の続きの状態を示す断面図である。
【図４】図３の続きの状態を示す断面図である。
【図５】図４の続きの状態を示す断面図である。
【図６】図５の続きの状態を示す断面図である。
【図７】図６の続きの状態を示す断面図である。
【図８】図７の続きの状態を示す断面図である。
【図９】図８の続きの状態を示す断面図である。
【図１０】実施例１の２次イオン質量分析結果を示す特性図である。
【図１１】比較例の２次イオン質量分析結果を示す特性図である。
【図１２】実施例２の２次イオン質量分析結果を示す特性図である。
【図１３】本発明の実施の形態にかかる炭化ケイ素ＭＯＳ型半導体装置の別の例を示す断面図である。
【発明を実施するための形態】
【００１４】
以下に添付図面を参照して、この発明にかかる炭化ケイ素ＭＯＳ型半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００１５】
図１は、本発明の実施の形態にかかる炭化ケイ素ＭＯＳ型半導体装置の一例を示す断面図である。図１に示すように、炭化ケイ素ＭＯＳ型半導体装置は、ｐ+炭化ケイ素基板１及びｐエピタキシャル膜２を備えている。
【００１６】
ｐ+炭化ケイ素基板１は、例えば炭化ケイ素にＰ型不純物がドーピングされた炭化ケイ素単結晶基板であってもよい。ｐ+炭化ケイ素基板１は、例えばＰ型４Ｈ＿ＳｉＣ（０００−１）基板であってもよい。ｐ+炭化ケイ素基板１は、例えばおもて面が（０００−１）面であり、例えば（０００−１）面からのオフ角が０度〜８度、好ましくは０度〜４度であってもよい。ｐ+炭化ケイ素基板１のおもて面は、例えば（１１−２０）面であってもよい。
【００１７】
ｐエピタキシャル膜２は、ｐ+炭化ケイ素基板１のおもて面上に設けられている。ｐエピタキシャル膜２の不純物濃度は、ｐ+炭化ケイ素基板１よりも低い。ｐエピタキシャル膜２のアクセプター密度は、例えば１×１０16／ｃｍ3程度であってもよい。ｐエピタキシャル膜２は、例えば炭化ケイ素にＰ型不純物がドーピングされたエピタキシャル膜であってもよい。
【００１８】
炭化ケイ素ＭＯＳ型半導体装置は、ｐ+炭化ケイ素基板１のおもて面側に、ＭＯＳ構造として、例えばｎ+ドレイン領域３、ｎ+ソース領域４、ｐ+グラウンド領域５、ゲート絶縁膜６、ゲート電極７、反応層８，９を備えている。
【００１９】
ｎ+ドレイン領域３は、ｐエピタキシャル膜２の表面領域に選択的に設けられている。ｎ+ドレイン領域３は、例えばＮ型不純物としてリン（Ｐ）を含んでいる。
【００２０】
ｎ+ソース領域４は、ｎ+ドレイン領域３から離れて、ｐエピタキシャル膜２の表面領域に選択的に設けられている。ｎ+ソース領域４は、例えばＮ型不純物としてリンを含んでいる。
【００２１】
ｐ+グラウンド領域５は、ｎ+ドレイン領域３から離れ、かつｎ+ソース領域４に接して、ｐエピタキシャル膜２の表面領域に選択的に設けられている。ｐ+グラウンド領域５の不純物濃度は、ｐエピタキシャル膜２よりも高い。ｐ+グラウンド領域５は、例えばＰ型不純物としてアルミニウム（Ａｌ）を含んでいる。
【００２２】
ゲート絶縁膜６は、ｐエピタキシャル膜２の、ｎ+ドレイン領域３とｎ+ソース領域４とに挟まれた領域の表面上に設けられている。ゲート絶縁膜６は、１層または２層以上の膜でできていてもよい。ゲート絶縁膜６は、酸化膜を含んでいてもよい。ゲート絶縁膜６は、窒化膜を含んでいてもよい。ゲート絶縁膜６は、酸窒化膜を含んでいてもよい。ゲート絶縁膜６は、酸化膜及び窒化膜を含んでいてもよい。ゲート絶縁膜６は、酸化膜及び酸窒化膜を含んでいてもよい。ゲート絶縁膜６は、窒化膜及び酸窒化膜を含んでいてもよい。ゲート絶縁膜６は、酸化膜、窒化膜及び酸窒化膜を含んでいてもよい。ゲート絶縁膜６の厚さは、例えば５０ｎｍ程度であってもよい。
【００２３】
ゲート絶縁膜６とｐエピタキシャル膜２との界面には、水素及び窒素が存在している。ゲート絶縁膜６とｐエピタキシャル膜２との界面において、水素濃度は、窒素濃度と同等であってもよい。ゲート絶縁膜６とｐエピタキシャル膜２との界面において、水素濃度は、窒素濃度と同等以上であってもよい。例えば、水素濃度は、１×１０20ａｔｏｍｓ／ｃｍ3〜１×１０23ａｔｏｍｓ／ｃｍ3であってもよい。窒素濃度は、１×１０19ａｔｏｍｓ／ｃｍ3〜１×１０22ａｔｏｍｓ／ｃｍ3であってもよい。
【００２４】
ゲート電極７は、ゲート絶縁膜６の表面上に設けられている。ゲート電極７は、例えば多結晶シリコンでできていてもよい。ゲート電極７の厚さは、例えば０．３μｍ程度であってもよい。
【００２５】
ｎ+ドレイン領域３の上の反応層８は、ｎ+ドレイン領域３の表面に接している。ｎ+ドレイン領域３の上の反応層８は、ｎ+ドレイン領域３に電気的に接続されている。
【００２６】
ｎ+ソース領域４の上の反応層９は、ｎ+ソース領域４及びｐ+グラウンド領域５の表面に接している。ｎ+ソース領域４の上の反応層９は、ｎ+ソース領域４及びｐ+グラウンド領域５に電気的に接続されている。
【００２７】
反応層８，９は、図示しない層間絶縁膜によって、ゲート電極７から絶縁されている。反応層８，９は、コンタクトメタルと炭化ケイ素とが反応してできた層である。コンタクトメタルは、例えばアルミニウム層の上にニッケル（Ｎｉ）層が積層されてできていてもよい。
【００２８】
炭化ケイ素ＭＯＳ型半導体装置は、パッド電極１０，１１，１２、フィールド酸化膜１３及び裏面電極１４を備えている。
【００２９】
パッド電極１０は、例えばゲート電極７の上に設けられている。ゲート電極７の上のパッド電極１０は、ゲート電極７に電気的に接続されている。パッド電極１０は、例えばアルミニウムでできていてもよい。パッド電極１０の厚さは、例えば３００ｎｍ程度であってもよい。
【００３０】
パッド電極１１は、例えばｎ+ドレイン領域３の上の反応層８の上に設けられている。反応層８の上のパッド電極１１は、反応層８に電気的に接続されている。パッド電極１１は、例えばアルミニウムでできていてもよい。パッド電極１１の厚さは、例えば３００ｎｍ程度であってもよい。
【００３１】
パッド電極１２は、例えばｎ+ソース領域４の上の反応層９の上に設けられている。反応層９の上のパッド電極１２は、反応層９に電気的に接続されている。パッド電極１２は、例えばアルミニウムでできていてもよい。パッド電極１２の厚さは、例えば３００ｎｍ程度であってもよい。
【００３２】
フィールド酸化膜１３は、アクティブ領域１５の外側に設けられている。フィールド酸化膜１３の厚さは、例えば０．５μｍ程度であってもよい。
【００３３】
炭化ケイ素ＭＯＳ型半導体装置は、ｐ+炭化ケイ素基板１の裏面に裏面電極１４を備えている。裏面電極１４は、ｐ+炭化ケイ素基板１にオーミック接合している。裏面電極１４は、例えばアルミニウムでできていてもよい。裏面電極１４の厚さは、例えば１００ｎｍ程度であってもよい。
【００３４】
（実施例１）
図２は、炭化ケイ素ＭＯＳ型半導体装置の実施例１の製造途中の状態を示す断面図である。図３は、図２の続きの状態を示す断面図である。図４は、図３の続きの状態を示す断面図である。図５は、図４の続きの状態を示す断面図である。図６は、図５の続きの状態を示す断面図である。図７は、図６の続きの状態を示す断面図である。図８は、図７の続きの状態を示す断面図である。図９は、図８の続きの状態を示す断面図である。
【００３５】
まず、工程１として、図２に示すように、ｐ+炭化ケイ素基板１を用意する。このｐ+炭化ケイ素基板１のおもて面上に、アクセプター密度が１×１０16／ｃｍ3程度であるｐエピタキシャル膜２を成長させる。
【００３６】
次いで、工程２として、図３に示すように、例えば減圧ＣＶＤ法によって、ｐエピタキシャル膜２の表面上に、例えば厚さ１μｍ程度のＳｉＯ2膜を堆積する。そして、フォトリソグラフィ技術によって、このＳｉＯ2膜をパターン加工して、マスク２１を形成する。その後、このマスク２１越しにｐエピタキシャル膜２の表面に例えばリンイオン２２をイオン注入する。イオン注入時の条件は、例えば基板温度が５００℃程度であり、加速エネルギーが４０ｋｅＶ〜２５０ｋｅＶ程度の多段であり、注入量が２×１０20／ｃｍ3程度であってもよい。このイオン注入によって、図３に破線で示すように、ｐエピタキシャル膜２の表面領域の一部が、第１のイオン注入領域２３及び第２のイオン注入領域２４となる。第１のイオン注入領域２３及び第２のイオン注入領域２４は、例えば後述する熱処理を経ることによって、それぞれｎ+ドレイン領域３及びｎ+ソース領域４となる。
【００３７】
次いで、工程３として、マスク２１を除去した後、図４に示すように、例えば減圧ＣＶＤ法によって、ｐエピタキシャル膜２の表面上に、例えば厚さ１μｍ程度のＳｉＯ2膜を堆積する。そして、フォトリソグラフィ技術によって、このＳｉＯ2膜をパターン加工して、マスク２５を形成する。その後、このマスク２５越しにｐエピタキシャル膜２の表面に例えばアルミニウムイオン２６をイオン注入する。イオン注入時の条件は、例えば基板温度が５００℃程度であり、加速エネルギーが４０ｋｅＶ〜２００ｋｅＶ程度の多段であり、注入量が２×１０20／ｃｍ3であってもよい。このイオン注入によって、図４に破線で示すように、ｐエピタキシャル膜２の表面領域の一部が、第３のイオン注入領域２７となる。第３のイオン注入領域２７は、例えば後述する熱処理を経ることによって、ｐ+グラウンド領域５となる。
【００３８】
次いで、工程４として、マスク２５を除去した後、例えばアルゴン（Ａｒ）雰囲気などの不活性ガス雰囲気中で活性化アニールを行って、第１のイオン注入領域２３、第２のイオン注入領域２４及び第３のイオン注入領域２７を活性化させる。それによって、図５に示すように、第１のイオン注入領域２３は、ｎ+ドレイン領域３となる。第２のイオン注入領域２４は、ｎ+ソース領域４となる。第３のイオン注入領域２７は、ｐ+グラウンド領域５となる。熱処理の温度は、例えば１６００℃程度であってもよい。熱処理の時間は、例えば５分程度であってもよい。
【００３９】
次いで、工程５として、図６に示すように、例えば減圧ＣＶＤ法によって、ｐエピタキシャル膜２の表面上に、例えば厚さ０．５μｍ程度のフィールド酸化膜１３を堆積する。そして、フォトリソグラフィ技術及びウェットエッチング法によって、このフィールド酸化膜１３の一部を除去して、アクティブ領域１５を形成する。アクティブ領域１５では、ｎ+ドレイン領域３、ｎ+ソース領域４及びｐ+グラウンド領域５が露出する。
【００４０】
次いで、工程６として、図７に示すように、例えば１３００℃程度の温度で、亜酸化窒素（Ｎ2Ｏ）を例えば０．５ｓｌｍ程度、窒素（Ｎ2）を例えば２．５ｓｌｍ程度の流量でそれぞれ流し、例えば１００分程度の時間で酸窒化を行って、例えば厚さ５０ｎｍ程度のゲート絶縁膜６を形成する。酸窒化の温度は、好ましくは１１００℃から１３００℃であるのがよい。その理由は、亜酸化窒素を効率的に熱分解することができるからである。酸窒化の温度は、より好ましくは１２５０℃から１３００℃であるのがよい。その理由は、亜酸化窒素をより一層、効率的に熱分解することができるからである。酸窒化の時間は、好ましくは５分から１８０分であるのがよい。酸窒化における温度、時間及びガスの流量は、所定のゲート絶縁膜の厚さを形成する条件であればよい。なお、酸窒化処理を２回以上、行ってもよい。
【００４１】
次いで、例えば９００℃程度の温度で、水素（Ｈ2）を例えば１ｓｌｍ程度、酸素（Ｏ2）を例えば３ｓｌｍ程度、及び窒素（Ｎ2）を例えば１０ｓｌｍ程度で流してパイロジェニックで反応させた水蒸気（Ｈ2Ｏ）を不活性ガスで希釈した雰囲気で、ウェット酸化を例えば３０分程度の時間で行う。ウェット酸化の温度は、好ましくは６００℃から１１００℃であるのがよく、より好ましくは７００℃から１０００℃であるのがよい。ウェット酸化の時間は、好ましくは５分から１８０分であるのがよい。不活性ガスを導入する理由は、酸化が過度に進行しないようにするためである。不活性ガスの流量は、好ましくは１ｓｌｍから５０ｓｌｍであるのがよく、より好ましくは５ｓｌｍから３０ｓｌｍであるのがよい。不活性ガスは、窒素であってもよいし、ヘリウムであってもよいし、アルゴンであってもよい。ウェット酸化における温度、時間及び不活性ガスの流量は、ＭＯＳ界面に水素と窒素が偏析し、かつ水素濃度が窒素濃度と同等かそれ以上になる条件であればよい。なお、ウェット酸化処理を２回以上、行ってもよい。
【００４２】
ウェット酸化の後にＰＯＡ（Ｐｏｓｔ  Ｏｘｉｄａｔｉｏｎ  Ａｎｎｅａｌ）として水素を含んだ雰囲気で熱処理を行ってもよい。ＰＯＡによって、ゲート絶縁膜６の膜質が改善される。
【００４３】
次いで、例えば減圧ＣＶＤ法によって、ゲート絶縁膜６上に例えば厚さ０．３μｍ程度の多結晶シリコンを堆積する。そして、フォトリソグラフィ技術によって、この多結晶シリコンをパターン加工して、ゲート電極７を形成する。
【００４４】
次いで、工程７として、図８に示すように、フォトリソグラフィ技術及びフッ酸エッチングによって、ｎ+ドレイン領域３、ｎ+ソース領域４及びｐ+グラウンド領域５の上にコンタクトホール２８を形成する。続いて、ゲート電極７が設けられている側の全面に、例えば、厚さ１０ｎｍ程度のアルミニウムを蒸着し、さらに厚さ６０ｎｍ程度のニッケルを蒸着する。そして、リフトオフによりニッケル及びアルミニウムをパターン加工して、コンタクトホール２８内にコンタクトメタル２９を形成する。
【００４５】
次いで、工程８として、図９に示すように、オーミックコンタクトアニールとして、不活性ガスの雰囲気で、例えば９５０℃程度の温度で、例えば２分程度の時間でアニールを行って、コンタクトメタル２９と炭化ケイ素との反応層８，９を形成する。不活性ガスは、窒素であってもよいし、ヘリウムであってもよいし、アルゴンであってもよい。
【００４６】
次いで、工程９として、ゲート電極７が設けられている側の全面に、例えば厚さ３００ｎｍ程度のアルミニウムを蒸着する。そして、図１に示すように、フォトリソグラフィ技術及びリン酸（Ｈ3ＰＯ4）エッチングによって、ゲート電極７及び反応層８，９の上にパッド電極１０，１１，１２を形成する。また、ｐ+炭化ケイ素基板１の裏面に、例えば厚さ１００ｎｍ程度のアルミニウムを蒸着して、裏面電極１４を形成する。このようにして、図１に示す炭化ケイ素ＭＯＳ型半導体装置ができあがる。
【００４７】
実施例１の炭化ケイ素ＭＯＳ型半導体装置について、チャネル移動度を評価した結果について説明する。チャネル移動度を代替的に評価する指標の一つに界面準位密度がある。一般的には、ゲート絶縁膜と炭化ケイ素半導体との界面における界面準位密度が小さいほど、チャネル移動度が大きくなる傾向にあることが知られている。そこで、実施例１の炭化ケイ素ＭＯＳ型半導体装置のチャネル移動度を評価するため、ゲート絶縁膜と炭化ケイ素半導体との界面、すなわちＳｉＯ2／ＳｉＣ界面付近における水素濃度及び窒素濃度を、２次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて測定した。１次イオン種としてセシウム（Ｃｓ）を用いた。
【００４８】
図１０は、実施例１の２次イオン質量分析結果を示す特性図である。図１０において、左側の縦軸は水素（Ｈ）、窒素（Ｎ）、ケイ素（Ｓｉ）、炭素（Ｃ）及び酸素（Ｏ）の濃度であり、単位は「ａｔｏｍｓ／ｃｍ3」である。右側の縦軸は水素、窒素、ケイ素、炭素及び酸素の２次イオン強度であり、単位は「カウント」である。横軸は分析の深さであり、単位は「ｎｍ」である。
【００４９】
図１０に示すように、左半分は酸素の２次イオン強度が高く、右半分は炭素の二次イオン強度が高いため、左側の領域がＳｉＯ2であり、右側の領域がＳｉＣである。ＳｉＯ2／ＳｉＣ界面付近の領域に、水素及び窒素の濃度に急峻なピークがあり、水素および窒素がＳｉＯ2／ＳｉＣ界面付近の約１０ｎｍの範囲に偏析していることがわかる。また、ＳｉＯ2／ＳｉＣ界面における水素濃度が１．９×１０21ａｔｏｍｓ／ｃｍ3であり、窒素濃度が１．７×１０21ａｔｏｍｓ／ｃｍ3であり、窒素濃度に対して水素濃度が同等であることを確認することができた。
【００５０】
実施例１の炭化ケイ素ＭＯＳ型半導体装置の特性を評価した。その結果、チャネル移動度が約５６ｃｍ2／Ｖｓであることを確認することができた。また、室温で３ＭＶ／ｃｍ、すなわち厚さ約５０ｎｍのゲート絶縁膜６に１５Ｖを、１０００秒間、印加した後のしきい値電圧シフトが０．４Ｖであることを確認することができた。従って、チャネル移動度及びしきい値電圧の安定性を実用的なレベルで両立することができた。
【００５１】
（比較例）
図７に示す工程６において、１０００℃の温度で、水素（Ｈ2）を０．１ｓｌｍ、酸素（Ｏ2）を３ｓｌｍ、及び窒素（Ｎ2）を１０ｓｌｍで流してパイロジェニックで反応させた水蒸気（Ｈ2Ｏ）を不活性ガスで希釈した雰囲気で、ウェット酸化を３０分間、行った。それ以外は、実施例１と同様の手順で、炭化ケイ素ＭＯＳ型半導体装置を作製した。
【００５２】
比較例の炭化ケイ素ＭＯＳ型半導体装置について、実施例１と同様に、２次イオン質量分析法を用いて評価した結果について説明する。
【００５３】
図１１は、比較例の２次イオン質量分析結果を示す特性図である。図１１において、左右の縦軸及び横軸については、図１０と同様である。図１１において、図１０と同様の理由により、左側の領域がＳｉＯ2であり、右側の領域がＳｉＣである。ＳｉＯ2／ＳｉＣ界面付近の領域に、水素及び窒素の濃度に急峻なピークがあり、水素および窒素がＳｉＯ2／ＳｉＣ界面付近の約１０ｎｍの範囲に偏析していることがわかる。また、ＳｉＯ2／ＳｉＣ界面における水素濃度が９．２×１０20ａｔｏｍｓ／ｃｍ3であり、窒素濃度が５．５×１０21ａｔｏｍｓ／ｃｍ3であり、窒素濃度に対して水素濃度が低いことを確認することができた。
【００５４】
窒素濃度に対して水素濃度が低い理由として、次のようなことが考えられる。ＳｉＯ2／ＳｉＣ界面では、水素が結合を終端する反応と、水素が結合から脱離する反応とが同時に起こっているが、比較例の方が実施例１よりもウェット酸化時の処理温度が高いため、脱離する反応がより多く起こっていると考えられる。そのため、比較例の方が実施例１と比較して、相対的に水素が結合を終端する反応が小さくなったからであると考えられる。
【００５５】
比較例の炭化ケイ素ＭＯＳ型半導体装置の特性を評価した。その結果、チャネル移動度が約４２ｃｍ2／Ｖｓであることを確認することができた。また、室温で厚さ約５０ｎｍのゲート絶縁膜６に１５Ｖを、１０００秒間、印加した後のしきい値電圧シフトが０．２Ｖであることを確認することができた。従って、しきい値電圧シフトが小さくて良好であるが、チャネル移動度が実施例１よりも小さくなり、悪化した。
【００５６】
（実施例２）
図７に示す工程６において、８００℃の温度で、水素（Ｈ2）を１ｓｌｍ、酸素（Ｏ2）を３ｓｌｍ、及び窒素（Ｎ2）を１０ｓｌｍで流してパイロジェニックで反応させた水蒸気（Ｈ2Ｏ）を不活性ガスで希釈した雰囲気で、ウェット酸化を３０分間、行った。それ以外は、実施例１と同様の手順で、炭化ケイ素ＭＯＳ型半導体装置を作製した。
【００５７】
実施例２の炭化ケイ素ＭＯＳ型半導体装置について、実施例１と同様に、２次イオン質量分析法を用いて評価した結果について説明する。
【００５８】
図１２は、実施例２の２次イオン質量分析結果を示す特性図である。図１２において、左右の縦軸及び横軸については、図１０と同様である。図１２において、図１０と同様の理由により、左側の領域がＳｉＯ2であり、右側の領域がＳｉＣである。ＳｉＯ2／ＳｉＣ界面付近の領域に、水素及び窒素の濃度に急峻なピークがあり、水素および窒素がＳｉＯ2／ＳｉＣ界面付近の約１０ｎｍの範囲に偏析していることがわかる。また、ＳｉＯ2／ＳｉＣ界面における水素濃度が２．３×１０21ａｔｏｍｓ／ｃｍ3であり、窒素濃度が１．７×１０21ａｔｏｍｓ／ｃｍ3であり、窒素濃度に対して水素濃度が高い、すなわち同等以上であることを確認することができた。
【００５９】
実施例２の炭化ケイ素ＭＯＳ型半導体装置の特性を評価した。その結果、チャネル移動度が約６１ｃｍ2／Ｖｓであることを確認することができた。また、室温で厚さ約５０ｎｍのゲート絶縁膜６に１５Ｖを、１０００秒間、印加した後のしきい値電圧シフトが０．８Ｖであることを確認することができた。従って、チャネル移動度及びしきい値電圧の安定性を実用的なレベルで両立することができた。
【００６０】
（実施例３）
図７に示す工程６において、１０００℃の温度で、水素（Ｈ2）を１ｓｌｍ及び酸素（Ｏ2）を３ｓｌｍで流してパイロジェニックで反応させた水蒸気（Ｈ2Ｏ）の雰囲気で、ウェット酸化を３０分間、行って、厚さ５０ｎｍのゲート絶縁膜６を形成した。その後、１２００℃の温度で、一酸化窒素（ＮＯ）を０．５ｓｌｍ及び窒素（Ｎ2）を９．５ｓｌｍで流した雰囲気で、酸窒化を１０分間、行った。それ以外は、実施例１と同様の手順で、炭化ケイ素ＭＯＳ型半導体装置を作製した。
【００６１】
実施例３の炭化ケイ素ＭＯＳ型半導体装置について、実施例１と同様に、２次イオン質量分析法を用いて評価した。その結果、実施例１と同様に、窒素濃度に対して水素濃度が同等であることを確認することができた。
【００６２】
実施例３の炭化ケイ素ＭＯＳ型半導体装置の特性を評価した。その結果、チャネル移動度が約５３ｃｍ2／Ｖｓであることを確認することができた。また、室温で厚さ約５０ｎｍのゲート絶縁膜６に１５Ｖを、１０００秒間、印加した後のしきい値電圧シフトが０．２Ｖであることを確認することができた。従って、チャネル移動度及びしきい値電圧の安定性を実用的なレベルで両立することができた。
【００６３】
なお、実施例３において、酸窒化の温度は、好ましくは９００℃から１３００℃であるのがよく、より好ましくは１１００℃から１２００℃であるのがよい。酸窒化の時間は、好ましくは５分から１８０分であるのがよい。また、酸窒化の際に、不活性ガスを導入するのは、例えば酸窒化が過度に進行しないようにするためである。不活性ガスの流量は、好ましくは１ｓｌｍから５０ｓｌｍであるのがよく、より好ましくは５ｓｌｍから３０ｓｌｍであるのがよい。不活性ガスは、窒素であってもよいし、ヘリウムであってもよいし、アルゴンであってもよい。酸窒化における温度、時間及び不活性ガスの流量は、ＭＯＳ界面に水素と窒素が偏析し、かつ水素濃度が窒素濃度と同等かそれ以上になる条件であればよい。さらに、酸窒化の後に、ＰＯＡとして水素を含んだ雰囲気で熱処理を行ってもよい。
【００６４】
（実施例４）
図７に示す工程６において、ウェット酸化を行わなかった。図９に示す工程８において、オーミックコンタクトアニールの後に、８００℃の温度で、水素（Ｈ2）を３ｓｌｍ及び酸素（Ｏ2）を１ｓｌｍで流して、白金触媒を用いて反応させた水蒸気（Ｈ2Ｏ）を含む雰囲気で、熱酸化を３０分間、行った。それ以外は、実施例１と同様の手順で、炭化ケイ素ＭＯＳ型半導体装置を作製した。なお、熱酸化処理を２回以上、行ってもよい。
【００６５】
オーミックコンタクトアニールの後に酸化処理を行うことによって、その後工程として、さらに高温処理を施すことがないため、ゲート絶縁膜６とｐエピタキシャル膜２との界面の特性が劣化するのを抑制することができる。
【００６６】
実施例４の炭化ケイ素ＭＯＳ型半導体装置について、実施例１と同様に、２次イオン質量分析法を用いて評価した。その結果、実施例２と同様に、窒素濃度に対して水素濃度が高いことを確認することができた。
【００６７】
実施例４の炭化ケイ素ＭＯＳ型半導体装置の特性を評価した。その結果、チャネル移動度が約６４ｃｍ2／Ｖｓであることを確認することができた。また、室温で厚さ約５０ｎｍのゲート絶縁膜６に１５Ｖを、１０００秒間、印加した後のしきい値電圧シフトが０．９Ｖであることを確認することができた。従って、チャネル移動度及びしきい値電圧の安定性を実用的なレベルで両立することができた。
【００６８】
（実施例５）
図７に示す工程６において、１０００℃の温度で、水素（Ｈ2）を１ｓｌｍ及び酸素（Ｏ2）を３ｓｌｍで流してパイロジェニックで反応させた水蒸気（Ｈ2Ｏ）の雰囲気で、熱酸化を３０分間、行って、厚さ５０ｎｍのゲート絶縁膜６を形成した。その後、酸窒化を行わなかった。そして、図９に示す工程８において、オーミックコンタクトアニールの後に、１２００℃の温度で、一酸化窒素（ＮＯ）を０．５ｓｌｍ及び窒素（Ｎ2）を９．５ｓｌｍで流した雰囲気で、酸窒化を１０分間、行った。それ以外は、実施例１と同様の手順で、炭化ケイ素ＭＯＳ型半導体装置を作製した。
【００６９】
オーミックコンタクトアニールの後に酸窒化処理を行うことによって、その後の工程として、さらに高温処理を施すことがないため、ゲート絶縁膜６とｐエピタキシャル膜２との界面の特性が劣化するのを抑制することができる。
【００７０】
実施例５の炭化ケイ素ＭＯＳ型半導体装置について、実施例１と同様に、２次イオン質量分析法を用いて評価した。その結果、実施例１と同様に、窒素濃度に対して水素濃度が同等であることを確認することができた。
【００７１】
実施例５の炭化ケイ素ＭＯＳ型半導体装置の特性を評価した。その結果、チャネル移動度が約５４ｃｍ2／Ｖｓであることを確認することができた。また、室温で厚さ約５０ｎｍのゲート絶縁膜６に１５Ｖを、１０００秒間、印加した後のしきい値電圧シフトが０．２Ｖであることを確認することができた。従って、チャネル移動度及びしきい値電圧の安定性を実用的なレベルで両立することができた。
【００７２】
以上説明したように、実施の形態によれば、ウェット酸化法のみによってゲート絶縁膜を形成する場合よりも、しきい値電圧の変動量が小さくなる。また、酸窒化法のみによってゲート絶縁膜を形成する場合よりも、界面準位密度が低減されるため、チャネル移動度が高くなる。従って、ウェット酸化処理または酸窒化処理を単独で行ってゲート絶縁膜を形成する場合と比べて、チャネル移動度としきい値電圧の安定性とを実用レベルで両立することができる。
【００７３】
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態中に記載した数値は一例であり、本発明はそれらの値に限定されるものではない。また、本発明は、ｐ+炭化ケイ素基板１を用いた横型の炭化ケイ素ＭＯＳ型半導体装置に限らない。例えば、ｎ+炭化ケイ素基板を用いた縦型の炭化ケイ素ＭＯＳ型半導体装置など、高耐圧化構造を有する半導体装置、またはトレンチゲート構造や複雑なＭＯＳゲート構造を有する炭化ケイ素ＭＯＳ型半導体装置にも適用可能である。
【００７４】
複雑なＭＯＳゲート構造の一例として、例えば図１３に示すような、オン状態のときにＳｉＣエピタキシャル基板の表面近傍にチャネルが形成される素子構造が挙げられる。
【００７５】
図１３は、本発明の実施の形態にかかる炭化ケイ素ＭＯＳ型半導体装置の別の例を示す断面図である。図１３に示すように、炭化ケイ素ＭＯＳ型半導体装置は、ｎ+炭化ケイ素基板３１及びｎエピタキシャル膜３２を備えている。ｎ+炭化ケイ素基板３１は、例えば炭化珪素にＮ型不純物がドーピングされた炭化珪素単結晶基板であってもよい。ｎ+炭化ケイ素基板３１は、例えばドレイン領域となる。
【００７６】
ｎエピタキシャル膜３２は、ｎ+炭化ケイ素基板３１のおもて面上に設けられている。ｎエピタキシャル膜３２の不純物濃度は、ｎ+炭化ケイ素基板３１よりも低い。ｎエピタキシャル膜３２は、例えばＮ型のドリフト領域となる。
【００７７】
炭化ケイ素ＭＯＳ型半導体装置は、ｎ+炭化ケイ素基板３１のおもて面側に、例えばｐ領域３３、ｐＳｉＣ層３４、ｎ+ソース領域３５、ｐ+コンタクト領域３６、ゲート絶縁膜３７、ゲート電極３８、ソース電極３９及びｎ領域４０を備えている。炭化ケイ素ＭＯＳ型半導体装置は、ｎ+炭化ケイ素基板３１の裏面側に、例えばドレイン電極４１となる裏面電極を備えている。
【００７８】
ｐ領域３３は、ｎエピタキシャル膜３２の表面領域の一部に設けられている。ｐ領域３３は、例えばｎエピタキシャル膜３２の表面領域の別の一部を挟むように設けられていてもよい。つまり、隣り合うｐ領域３３とｐ領域３３との間にｎエピタキシャル膜３２の領域があってもよい。
【００７９】
ｐＳｉＣ層３４は、ｐ領域３３、及び隣り合うｐ領域３３とｐ領域３３との間にｎエピタキシャル膜３２の領域の表面上に設けられている。ｐＳｉＣ層３４の不純物濃度は、ｐ領域３３よりも低い。ｐＳｉＣ層３４において、ｎ+ソース領域３５、ｐ+コンタクト領域３６およびｎ領域４０を除く部分は、ｐ領域３３とともにＰ型のベース領域となる。
【００８０】
ｎ領域４０は、ｎエピタキシャル膜３２の、隣り合うｐ領域３３とｐ領域３３との間の領域の表面上に、設けられている。ｎ領域４０は、ｐＳｉＣ層３４を貫通してｎエピタキシャル膜３２に接している。ｎ領域４０の不純物濃度は、ｎエピタキシャル膜３２よりも高いのが望ましい。ｎ領域４０は、例えばｐＳｉＣ層３４の一部の導電型を、Ｎ型不純物のイオン注入及び熱処理によって反転させた領域であってもよい。ｎ領域４０は、例えばｎエピタキシャル膜３２とともにＮ型のドリフト領域となる。
【００８１】
ｎ+ソース領域３５は、ｐ領域３３の上のｐＳｉＣ層３４の表面領域に設けられている。ｎ+ソース領域３５は、ｎ領域４０から離れて設けられている。
【００８２】
ｐ+コンタクト領域３６は、ｎ+ソース領域３５を挟んでｎ領域４０の反対側に設けられている。ｐ+コンタクト領域３６は、ｐＳｉＣ層３４及びｎ+ソース領域３５に接する。ｐ+コンタクト領域３６は、ｐＳｉＣ層３４を貫通して、ｐ領域３３に接する。ｐ+コンタクト領域３６の不純物濃度は、ｐＳｉＣ層３４よりも高い。
【００８３】
ゲート絶縁膜３７は、ｐＳｉＣ層３４の、ｎ領域４０とｎ+ソース領域３５とに挟まれた領域の表面上に設けられている。ゲート絶縁膜３７は、例えば隣り合うｎ+ソース領域３５とｎ+ソース領域３５との間のｐＳｉＣ層３４及びｎ領域４０の表面上に設けられていてもよい。
【００８４】
ゲート電極３８は、ゲート絶縁膜３７の表面上に設けられている。
【００８５】
ソース電極３９は、ｎ+ソース領域３５及びｐ+コンタクト領域３６の表面に接して設けられている。ソース電極３９は、ｎ+ソース領域３５及びｐ+コンタクト領域３６に電気的に接続されている。ソース電極３９は、図示しない層間絶縁膜によって、ゲート電極３８から絶縁されている。
【００８６】
ドレイン電極４１は、ｎ+炭化ケイ素基板３１の裏面に接して設けられている。ドレイン電極４１は、ｎ+炭化ケイ素基板３１にオーミック接合している。
【産業上の利用可能性】
【００８７】
以上のように、本発明は、例えば高耐圧半導体装置に有用であり、特に、例えば電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に適している。
【符号の説明】
【００８８】
２  ｐエピタキシャル膜
６，３７  ゲート絶縁膜
３４  ｐＳｉＣ層
【図１】
2016201500.tif 000003
【図２】
2016201500.tif 000004
【図３】
2016201500.tif 000005
【図４】
2016201500.tif 000006
【図５】
2016201500.tif 000007
【図６】
2016201500.tif 000008
【図７】
2016201500.tif 000009
【図８】
2016201500.tif 000010
【図９】
2016201500.tif 000011
【図１０】
2016201500.tif 000012
【図１１】
2016201500.tif 000013
【図１２】
2016201500.tif 000014
【図１３】
2016201500.tif 000015