(57)【要約】【課題】駆動回路に接続される引き出し線の抵抗を均一化することによって、表示装置における表示品位の向上を図る。【解決手段】駆動回路は、表示パネルに設けられた信号線に電気的に接続された引き出し線に信号を出力する出力回路と、複数の前記出力回路のうち少なくとも１つの前記出力回路の出力端子に電気的に接続された抵抗器と、を含み、前記抵抗器の抵抗値は、該抵抗器に電気的に接続された前記引き出し線の抵抗値に応じて設定されている。【選択図】図５
2016224341.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルに設けられた信号線に電気的に接続された引き出し線に信号を出力する出力回路と、
複数の前記出力回路のうち少なくとも１つの前記出力回路の出力端子に電気的に接続された抵抗器と、
を含み、
前記抵抗器の抵抗値は、該抵抗器に電気的に接続された前記引き出し線の抵抗値に応じて設定されている、
ことを特徴とする駆動回路。
【請求項２】
前記抵抗器の抵抗値は、該抵抗器に電気的に接続された前記引き出し線の長さが長い程小さく、前記引き出し線の長さが短い程大きくなるように設定されている、
ことを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記抵抗器は、当該駆動回路に電気的に接続された複数の前記信号線が並ぶ第１方向に複数配列されており、
複数の前記抵抗器のそれぞれの抵抗値は、当該駆動回路の中央から前記第１方向の両端側にいく程、小さくなるように設定されている、
ことを特徴とする請求項１に記載の駆動回路。
【請求項４】
複数の前記抵抗器のそれぞれの抵抗値は、当該駆動回路の中央から前記第１方向の両端側に向かって小さくなるように設定されている、
ことを特徴とする請求項３に記載の駆動回路。
【請求項５】
前記抵抗器は、複数の前記出力回路のそれぞれに対して複数個ずつ設けられており、
前記各出力回路に接続された複数の前記抵抗器のそれぞれの抵抗値は、互いに異なる値に設定されている、
ことを特徴とする請求項１に記載の駆動回路。
【請求項６】
前記各出力回路の出力端子には、第１抵抗器と、前記第１抵抗器よりも小さい抵抗値に設定された第２抵抗器とが並列に接続されている、
ことを特徴とする請求項５に記載の駆動回路。
【請求項７】
複数の信号線と、前記複数の信号線に電気的に接続された複数の引き出し線とが設けられた表示パネルと、
前記複数の引き出し線に信号を出力する複数の出力回路と、前記複数の出力回路のうち少なくとも１つの前記出力回路の出力端子に電気的に接続された抵抗器と、を含む駆動回路と、
を含み、
前記抵抗器の抵抗値は、該抵抗器に電気的に接続された前記引き出し線の抵抗値に応じて設定されている、
ことを特徴とする表示装置。
【請求項８】
前記各出力回路の出力端子には、第１抵抗器と、前記第１抵抗器よりも小さい抵抗値に設定された第２抵抗器とが並列に接続されており、
前記複数の引き出し線は、複数の前記第１抵抗器又は複数の前記第２抵抗器に電気的に接続されるようにパターン形成される、
ことを特徴とする請求項７に記載の表示装置。
【請求項９】
前記各出力回路の出力端子には、第１抵抗器と、前記第１抵抗器よりも小さい抵抗値に設定された第２抵抗器とが並列に接続されており、
前記複数の引き出し線は、前記複数の第１抵抗器、前記複数の第２抵抗器、又は、前記複数の第１抵抗器及び前記複数の第２抵抗器の両方、に電気的に接続されるようにパターン形成される、
ことを特徴とする請求項７に記載の表示装置。
【請求項１０】
複数の前記引き出し線のうち一部は、前記駆動回路に電気的に接続された前記複数の信号線が延在する方向に対して斜め方向に延在している、
ことを特徴とする請求項７に記載の表示装置。
【請求項１１】
前記引き出し線の幅は、該引き出し線の長さが短い程太く、該引き出し線の長さが長い程細い、
ことを特徴とする請求項７に記載の表示装置。
【請求項１２】
前記駆動回路の中央側に接続された前記引き出し線の幅は、前記駆動回路の両端側に接続された前記引き出し線の幅よりも太い、
ことを特徴とする請求項７に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路及び駆動回路を備えた表示装置に関する。
【背景技術】
【０００２】
表示装置の表示領域には、例えば、ゲート線が行方向（水平方向）に延在して列方向（垂直方向）に所定のピッチで配列されており、データ線が列方向に延在して所定のピッチで行方向に配列されている。データ線にはソースドライバＩＣからデータ信号が供給され、ゲート線にはゲートドライバＩＣからゲート信号が供給される。ドライバＩＣの端子のピッチは、信号線（データ線、ゲート線）のピッチよりも小さいため、ドライバＩＣの端子と信号線との間を中継する引き出し線の長さは場所によって異なる。
【０００３】
引き出し線の長さが異なると、場所によってドライバＩＣの端子から信号線までの電気抵抗が異なる。その結果、表示領域内で輝度差が生じ、表示品位が低下する。特許文献１には、引き出し線の幅（線幅）を調整することによって、引き出し線の抵抗を均一化する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−７６１３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、近年の表示装置は、高精細化、小型化等に伴い、隣り合う引き出し線同士の間隔が狭くなっている。特に、上記引き出し線は、その延在方向が信号線の延在方向に対して斜め方向となり、上記間隔がより狭くなっている。このため、従来の技術では、例えば、引き出し線の幅を太くすることによって隣り合う配線同士が互いに接触したり、引き出し線の幅を細くすることによって断線が生じたりする問題が生じる。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、その目的は、駆動回路に接続される引き出し線の抵抗を均一化することによって、表示装置における表示品位の向上を図ることにある。
【課題を解決するための手段】
【０００７】
本発明に係る駆動装置は、上記課題を解決するために、表示パネルに設けられた信号線に電気的に接続された引き出し線に信号を出力する出力回路と、複数の前記出力回路のうち少なくとも１つの前記出力回路の出力端子に電気的に接続された抵抗器と、を含み、前記抵抗器の抵抗値は、該抵抗器に電気的に接続された前記引き出し線の抵抗値に応じて設定されている、ことを特徴とする。
【０００８】
本発明に係る駆動装置では、前記抵抗器の抵抗値は、該抵抗器に電気的に接続された前記引き出し線の長さが長い程小さく、前記引き出し線の長さが短い程大きくなるように設定されていてもよい。
【０００９】
本発明に係る駆動装置では、前記抵抗器は、当該駆動回路に電気的に接続された複数の前記信号線が並ぶ第１方向に複数配列されており、複数の前記抵抗器のそれぞれの抵抗値は、当該駆動回路の中央から前記第１方向の両端側にいく程、小さくなるように設定されていてもよい。
【００１０】
本発明に係る駆動装置では、複数の前記抵抗器のそれぞれの抵抗値は、当該駆動回路の中央から前記第１方向の両端側に向かって小さくなるように設定されていてもよい。
【００１１】
本発明に係る駆動装置では、前記抵抗器は、複数の前記出力回路のそれぞれに対して複数個ずつ設けられており、前記各出力回路に接続された複数の前記抵抗器のそれぞれの抵抗値は、互いに異なる値に設定されていてもよい。
【００１２】
本発明に係る駆動装置では、前記各出力回路の出力端子には、第１抵抗器と、前記第１抵抗器よりも小さい抵抗値に設定された第２抵抗器とが並列に接続されていてもよい。
【００１３】
本発明に係る表示装置は、複数の信号線と、前記複数の信号線に電気的に接続された複数の引き出し線とが設けられた表示パネルと、前記複数の引き出し線に信号を出力する複数の出力回路と、前記複数の出力回路のうち少なくとも１つの前記出力回路の出力端子に電気的に接続された抵抗器と、を含む駆動回路と、を含み、前記抵抗器の抵抗値は、該抵抗器に電気的に接続された前記引き出し線の抵抗値に応じて設定されている、ことを特徴とする。
【００１４】
本発明に係る表示装置では、前記各出力回路の出力端子には、第１抵抗器と、前記第１抵抗器よりも小さい抵抗値に設定された第２抵抗器とが並列に接続されており、前記複数の引き出し線は、複数の前記第１抵抗器又は複数の前記第２抵抗器に電気的に接続されるようにパターン形成されてもよい。
【００１５】
本発明に係る表示装置では、前記各出力回路の出力端子には、第１抵抗器と、前記第１抵抗器よりも小さい抵抗値に設定された第２抵抗器とが並列に接続されており、前記複数の引き出し線は、前記複数の第１抵抗器、前記複数の第２抵抗器、又は、前記複数の第１抵抗器及び前記複数の第２抵抗器の両方、に電気的に接続されるようにパターン形成されてもよい。
【００１６】
本発明に係る表示装置では、複数の前記引き出し線のうち一部は、前記駆動回路に電気的に接続された前記複数の信号線が延在する方向に対して斜め方向に延在していてもよい。
【００１７】
本発明に係る表示装置では、前記引き出し線の幅は、該引き出し線の長さが短い程太く、該引き出し線の長さが長い程細くてもよい。
【００１８】
本発明に係る表示装置では、前記駆動回路の中央側に接続された前記引き出し線の幅は、前記駆動回路の両端側に接続された前記引き出し線の幅よりも太くてもよい。
【発明の効果】
【００１９】
本発明に係る駆動装置の構成によれば、駆動回路に接続される引き出し線の抵抗を均一化することができるため、表示装置における表示品位の向上を図ることができる。
【図面の簡単な説明】
【００２０】
【図１】本実施形態に係る液晶表示装置の概略構成を示す平面図である。
【図２】表示パネルの概略構成を示す平面図である。
【図３】引き出し線の構成例を示す平面図である。
【図４】図３（ａ）に示す引き出し線の抵抗の分布をシミュレーションした結果を示すグラフである。
【図５】ゲートドライバＩＣの回路構成を示す図である。
【図６】図４の引き出し線における抵抗分布に対応する、抵抗器に設定される抵抗値の分布を示すグラフである。
【図７】引き出し線の抵抗の分布を示すグラフである。
【図８】ゲートドライバＩＣの他の回路構成を示す図である。
【図９】第１抵抗器及び第２抵抗器に設定される抵抗値の分布を示すグラフである。
【図１０】引き出し線の抵抗の分布を示すグラフである。
【図１１】引き出し線の抵抗の分布を示すグラフである。
【図１２】引き出し線の抵抗の分布を示すグラフである。
【図１３】ゲートドライバＩＣ及び引き出し線の第１パターンの接続構成を示す平面図である。
【図１４】ゲートドライバＩＣ及び引き出し線の第２パターンの接続構成を示す平面図である。
【図１５】ゲートドライバＩＣ及び引き出し線の第３パターンの接続構成を示す平面図である。
【図１６】ゲートドライバＩＣの他の回路構成を示す図である。
【図１７】引き出し線の他の構成例を示す平面図である。
【図１８】図１７（ａ）に示す引き出し線の抵抗の分布をシミュレーションした結果を示すグラフである。
【図１９】図１８の引き出し線における抵抗分布に対応する、抵抗器に設定される抵抗値の分布を示すグラフである。
【発明を実施するための形態】
【００２１】
本発明の一実施形態について、図面を用いて以下に説明する。本実施形態では、表示装置として、液晶表示装置を例に挙げるが、本発明はこれに限定されず、例えば有機ＥＬ表示装置等であってもよい。また本実施形態では、ＣＯＧ（Chip On Glass）方式の表示装置を例に挙げるが、本発明はこれに限定されず、例えばＣＯＦ（Chip On Film）方式の表示装置やＴＣＰ（Tape Carrier Package）方式の表示装置等であってもよい。
【００２２】
図１は、本実施形態に係る液晶表示装置の概略構成を示す平面図である。液晶表示装置１００は、表示パネル１０、複数のソースドライバＩＣ２０（駆動回路）、複数のゲートドライバＩＣ３０（駆動回路）、制御回路（図示せず）、及び、バックライト装置（図示せず）を含んで構成されている。ソースドライバＩＣ２０及びゲートドライバＩＣ３０の数は限定されない。また、図１では、ソースドライバＩＣ２０及びゲートドライバＩＣ３０は、それぞれ、表示パネル１０の異なる２辺（図中の左辺及び上辺）に沿って個別に一列に並んで配置されているが、１辺に一列に並んで配置されていてもよい。表示パネル１０は、表示領域１０ａと、表示領域１０ａの周囲（表示領域外）の額縁領域とを含んでいる。額縁領域には、ソースドライバＩＣ２０の出力端子に電気的に接続された引き出し線１１ａと、ゲートドライバＩＣ３０の出力端子に電気的に接続された引き出し線１２ａとが設けられている。各ソースドライバＩＣ２０に複数本の引き出し線１１ａが電気的に接続され、各ゲートドライバＩＣ３０に複数本の引き出し線１２ａが電気的に接続されている。ソースドライバＩＣ２０は引き出し線１１ａにデータ信号（データ電圧）を出力し、ゲートドライバＩＣ３０は引き出し線１２ａにゲート信号（ゲート電圧）を出力する。
【００２３】
図２は、表示パネル１０の概略構成を示す平面図である。表示パネル１０の表示領域１０ａには、列方向に延在し行方向に所定のピッチで配列された複数のデータ線１１と、行方向に延在し列方向に所定のピッチで配列された複数のゲート線１２とが設けられている。額縁領域において、各データ線１１は、各引き出し線１１ａに電気的に接続されており、各ゲート線１２は、各引き出し線１２ａに電気的に接続されている。すなわち、各データ線１１は各引き出し線１１ａを介して対応するソースドライバＩＣ２０に電気的に接続されており、各ゲート線１２は各引き出し線１２ａを介して対応するゲートドライバＩＣ３０に電気的に接続されている。
【００２４】
ソースドライバＩＣ２０の出力端子の配列ピッチは、データ線１１の配列ピッチよりも小さく、ゲートドライバＩＣ３０の出力端子の配列ピッチは、ゲート線１２の配列ピッチよりも小さい。複数の引き出し線１１ａのうち一部は、列方向に対して斜め方向に延在し、複数の引き出し線１２ａのうち一部は、行方向に対して斜め方向に延在している。このため、各引き出し線１１ａ，１２ａの長さは場所によって異なっている。
【００２５】
各データ線１１と各ゲート線１２との各交差部には、薄膜トランジスタ１３（ＴＦＴ）が設けられている。表示パネル１０には、各データ線１１と各ゲート線１２との各交差部に対応して、複数の画素１４がマトリクス状（行方向及び列方向）に配置されている。なお、図示はしないが、表示パネル１０は、薄膜トランジスタ基板（ＴＦＴ基板）と、カラーフィルタ基板（ＣＦ基板）と、両基板間に挟持された液晶層とを含んでいる。ＴＦＴ基板には、各画素１４に対応する複数の画素電極１５と、各画素１４に共通する共通電極１６とが設けられている。共通電極１６はＣＦ基板に設けられていてもよい。
【００２６】
各データ線１１には、対応するソースドライバＩＣ２０から各引き出し線１１ａを介してデータ信号（データ電圧）が供給される。各ゲート線１２には、対応するゲートドライバＩＣ３０から引き出し線１２ａを介してゲート信号（ゲート電圧）が供給される。共通電極１６には、コモンドライバ（図示せず）から共通配線を介して共通電圧Ｖｃｏｍが供給される。ゲート信号のオン電圧（ゲートオン電圧）がゲート線１２に供給されると、ゲート線１２に接続された薄膜トランジスタ１３がオンし、薄膜トランジスタ１３に接続されたデータ線１１を介して、データ電圧が画素電極１５に供給される。画素電極１５に供給されたデータ電圧と、共通電極１６に供給された共通電圧Ｖｃｏｍとの差により電界が生じる。この電界により液晶を駆動してバックライトの光の透過率を制御することによって画像表示を行う。なお、カラー表示を行う場合は、ストライプ状のカラーフィルタで形成された赤色、緑色、青色等に対応するそれぞれの画素１４の画素電極１５に接続されたそれぞれのデータ線１１に、所望のデータ電圧を供給することにより実現される。
【００２７】
ここで、引き出し線の抵抗（配線抵抗）について考察する。ここでは、ゲートドライバＩＣ３０に接続される引き出し線１２ａを例に挙げる。上述のように、ゲートドライバＩＣ３０の出力端子の配列ピッチは、ゲート線１２の配列ピッチよりも小さいため、引き出し線１２ａは、引き出し線１２ａが接続されるゲートドライバＩＣ３０の出力端子の場所によって、その長さが異なる。例えば、図３（ａ）に示すように、ゲートドライバＩＣ３０の中央側に配置された出力端子に接続される引き出し線１２ａは長さが短く、両端側に配置された出力端子に接続される引き出し線１２ａは長さが長くなる。図３（ａ）は引き出し線１２ａの長さが上下対称となるように配置した構成を示しているが、図３（ｂ）に示すように引き出し線１２ａの長さが上下非対称となるように配置した構成でも良い。図３（ｂ）では、ゲートドライバＩＣ３０の一端側（図中の上端側）に配置された出力端子に接続される引き出し線１２ａは長さが短く、他端側（図中の下端側）に配置された出力端子に接続される引き出し線１２ａは長さが長くなる。このように、引き出し線１２ａの抵抗は、引き出し線１２ａが配置される場所によって異なる。
【００２８】
図４は、図３（ａ）に示す引き出し線１２ａの抵抗の分布をシミュレーションした結果を示すグラフである。図４のグラフの横軸は、ゲートドライバＩＣ３０の出力端子の番号（ｃｈ）を示し、縦軸は引き出し線１２ａの抵抗値（Ω）を示している。なお、図４に示す抵抗値は、引き出し線１２ａの特性（長さ、幅等）に応じた固有の抵抗値を示している。横軸の０ｃｈがゲートドライバＩＣ３０の一端（図３（ａ）の上端）の出力端子を示し、３５０ｃｈがゲートドライバＩＣ３０の中央の出力端子を示し、７００ｃｈがゲートドライバＩＣ３０の他端（図３（ａ）の下端）の出力端子を示している。図４に示すように、ゲートドライバＩＣ３０の中央の出力端子に接続された引き出し線１２ａは抵抗が最も小さく、中央から端部の出力端子にいく程、引き出し線１２ａの抵抗が線形的に大きくなることが分かる。この抵抗差が、表示パネルの輝度差となって表れ、表示品位の低下を招く。
【００２９】
本実施形態に係る液晶表示装置１００、特にはドライバＩＣ（ソースドライバＩＣ、ゲートドライバＩＣ）は、上記抵抗差を低減（上記抵抗値を均一化）するための構成を備えている。以下、この構成の詳細について説明する。以下では、ゲートドライバＩＣ３０を例に挙げて説明するが、ソースドライバＩＣ２０についても同様である。
【００３０】
図５は、ゲートドライバＩＣ３０の回路構成を示す図である。ゲートドライバＩＣ３０は、複数のシフトレジスタ回路ＳＲ１〜ＳＲｎを含んでいる。図４に示すグラフに対応するゲートドライバＩＣ３０は、７００個のシフトレジスタ回路ＳＲ１〜ＳＲ７００（ｎ＝７００）を含んで構成される。１段目のシフトレジスタ回路ＳＲ１には、クロックＣＫ１と、スタートパルスＳＰが入力される。シフトレジスタ回路ＳＲ１の出力信号は、１段目の抵抗器Ｒ１と２段目のシフトレジスタ回路ＳＲ２に入力される。２段目のシフトレジスタ回路ＳＲ２には、クロックＣＫ２と、シフトレジスタ回路ＳＲ１の出力信号が入力される。２段目のシフトレジスタ回路ＳＲ２の出力信号は、２段目の抵抗器Ｒ２と、３段目のシフトレジスタ回路ＳＲ３と、リセット信号として１段目のシフトレジスタ回路ＳＲ１に入力される。３段目のシフトレジスタ回路ＳＲ３には、クロックＣＫ１と、シフトレジスタ回路ＳＲ２の出力信号が入力される。３段目のシフトレジスタ回路ＳＲ３の出力信号は、３段目の抵抗器Ｒ３と、４段目のシフトレジスタ回路ＳＲ４と、リセット信号として２段目のシフトレジスタ回路ＳＲ２に入力される。このようにして、シフトレジスタ回路ＳＲ１〜ＳＲ７００のシフト動作が行われる。なお、シフトレジスタ回路ＳＲの構成は、上記構成に限定されず、周知の構成を適用することができる。各シフトレジスタ回路ＳＲの出力端子には、抵抗器Ｒの一端（入力端子）が接続されている。抵抗器Ｒの他端（出力端子）は、ゲートドライバＩＣ３０の出力端子ＯＵＴに接続されている。
【００３１】
各抵抗器Ｒの抵抗値は、ゲートドライバＩＣ３０内において抵抗器Ｒが配置される場所によって異なる値に設定されている。例えば、抵抗器Ｒの抵抗値は、ゲートドライバＩＣ３０の中央の出力端子ＯＵＴに接続された抵抗器Ｒが最も大きく、ゲートドライバＩＣ３０の端部の出力端子ＯＵＴに接続された抵抗器Ｒが最も小さくなるように設定されている。図６は、図４の引き出し線１２ａにおける抵抗分布に対応する、抵抗器Ｒに設定される抵抗値の分布を示すグラフである。図６に示すように、ゲートドライバＩＣ３０の中央の出力端子ＯＵＴ（３５０ｃｈ）に接続された抵抗器Ｒの抵抗値が最も大きく、中央から端部の出力端子ＯＵＴ（０ｃｈ、７００ｃｈ）にいく程、抵抗器Ｒの抵抗値が小さくなるように設定されている。なお、図６では、抵抗値が線形に変化しているがこれに限定されない。
【００３２】
上記構成によれば、引き出し線の固有の抵抗値（図４参照）と抵抗器Ｒの設定抵抗値（図６参照）とが合成されて、図７に示すように、各引き出し線の抵抗値が均一化される。これにより、輝度差が低減されるため、配線抵抗に起因する表示品位の低下を防ぐことができる。また、引き出し線の幅を調整する必要がないため、引き出し線同士の接触や断線を防ぐことができ、額縁領域の面積を縮小することができる。
【００３３】
ゲートドライバＩＣ３０の構成は、図５の構成に限定されない。図８は、ゲートドライバＩＣ３０の他の回路構成を示す図である。以下では、図５の構成と同一の構成については説明を省略する。
【００３４】
ゲートドライバＩＣ３０は、複数のシフトレジスタ回路ＳＲ１〜ＳＲｎを含んでいる。各シフトレジスタ回路ＳＲの出力端子には、互いに並列接続された第１抵抗器Ｒａ及び第２抵抗器Ｒｂのそれぞれの一端（入力端子）が接続されている。第１抵抗器Ｒａの他端（出力端子）は、ゲートドライバＩＣ３０の第１出力端子ＯＵＴ１に接続され、第２抵抗器Ｒｂの他端（出力端子）は、ゲートドライバＩＣ３０の第２出力端子ＯＵＴ２に接続されている。各段のシフトレジスタ回路ＳＲの出力信号は、各段の第１抵抗器Ｒａ及び第２抵抗器Ｒｂに入力される。
【００３５】
各第１抵抗器Ｒａの抵抗値は、ゲートドライバＩＣ３０内において第１抵抗器Ｒａが配置される場所によって異なる値に設定されており、各第２抵抗器Ｒｂの抵抗値は、ゲートドライバＩＣ３０内において第２抵抗器Ｒｂが配置される場所によって異なる値に設定されている。例えば、複数の第１抵抗器Ｒａについて、抵抗値は、ゲートドライバＩＣ３０の中央の出力端子ＯＵＴに接続された第１抵抗器Ｒａが最も大きく、ゲートドライバＩＣ３０の端部の出力端子ＯＵＴに接続された第１抵抗器Ｒａが最も小さくなるように設定されている。同様に、複数の第２抵抗器Ｒｂについて、抵抗値は、ゲートドライバＩＣ３０の中央の出力端子ＯＵＴに接続された第２抵抗器Ｒｂが最も大きく、ゲートドライバＩＣ３０の端部の出力端子ＯＵＴに接続された第２抵抗器Ｒｂが最も小さくなるように設定されている。
【００３６】
また、第１抵抗器Ｒａの抵抗値と、第２抵抗器Ｒｂの抵抗値とは、互いに異なる値に設定されている。図９は、第１抵抗器Ｒａ及び第２抵抗器Ｒｂに設定される抵抗値の分布を示すグラフである。図９に示すように、第１抵抗器Ｒａ及び第２抵抗器Ｒｂに設定される抵抗値は、ゲートドライバＩＣ３０の中央の出力端子ＯＵＴに接続された抵抗器Ｒは抵抗値が最も大きく、中央から端部の出力端子ＯＵＴにいく程、抵抗器Ｒの抵抗値が小さくなるように設定されている。また、第２抵抗器Ｒｂの抵抗値は、第１抵抗器Ｒａの抵抗値よりも小さくなるように設定されている。また、図９には、並列接続された第１抵抗器Ｒａ及び第２抵抗器Ｒｂの抵抗値を合成した抵抗値（合成抵抗値）を示している。図９に示す各抵抗分布は、互いに異なる関数特性（ここでは線形性）を有している。
【００３７】
上記構成によれば、１つのゲートドライバＩＣ３０によって、３パターンの抵抗分布を設定することができる。このため、例えば、引き出し線１２ａが図１０に示す抵抗分布を有する表示パネル１０の場合は、引き出し線１２ａを第１抵抗器Ｒａに接続（第１パターン）することにより、各引き出し線１２ａの抵抗値を均一化できる。また、例えば、引き出し線１２ａが図１１に示す抵抗分布を有する表示パネル１０の場合は、引き出し線１２ａを第２抵抗器Ｒｂに接続（第２パターン）することにより、各引き出し線１２ａの抵抗値を均一化できる。さらに、例えば、引き出し線１２ａが図１２に示す抵抗分布を有する表示パネル１０の場合は、引き出し線１２ａを第１抵抗器Ｒａ及び第２抵抗器Ｒｂに並列接続（第３パターン）することにより、各引き出し線１２ａの抵抗値を均一化できる。
【００３８】
このように、ゲートドライバＩＣ３０の設計を変更することなく、表示パネル１０の種類（サイズ、解像度等）に応じて引き出し線１２ａの接続先（ゲートドライバＩＣ３０の出力端子）を変更することにより、各引き出し線１２ａの抵抗値の均一化を図ることができる。図１３は、第１パターンの接続構成を示し、図１４は、第２パターンの接続構成を示し、図１５は、第３パターンの接続構成を示している。第１〜第３パターンの接続方法は、ＴＦＴ基板の製造工程において、対応する配線パターンを形成することにより実現できる。
【００３９】
また、第１〜第３パターンの接続の切り替えを、切替回路により行ってもよい。図１６は、ゲートドライバＩＣ３０の他の回路構成を示す図である。図１６に示すように、ゲートドライバＩＣ３０は、並列接続された第１抵抗器Ｒａ及び第２抵抗器Ｒｂの出力端子と、ゲートドライバＩＣ３０の出力端子ＯＵＴとの間に切替回路ＳＷが設けられている。上記構成において、表示パネル１０の種類に応じて切替回路ＳＷによって第１〜第３パターンを切り替える。これにより、表示パネル１０の種類に応じて、各引き出し線１２ａの抵抗値を均一化できる。
【００４０】
本発明は上記実施形態に限定されない。例えば、引き出し線１２ａの抵抗値が高い領域（図４の両端側）においては、抵抗器Ｒを設けなくてもよい。また、１つのシフトレジスタ回路ＳＲに接続される抵抗器Ｒの数は限定されない。例えば、中央側のシフトレジスタ回路ＳＲには３個の抵抗器Ｒが接続されており、両端側にいく程、１つのシフトレジスタ回路ＳＲに接続される抵抗器Ｒの数が少なくなり、両端側のシフトレジスタ回路ＳＲには抵抗器Ｒが接続されていない構成であってもよい。
【００４１】
また、各引き出し線１２ａの幅は、互いに等しくてもよいし、異なっていてもよい。例えば、引き出し線１２ａの長さが短くなる程、引き出し線１２ａの幅が太くなるように形成してもよい。例えば、図１７（ａ）に示すように、ゲートドライバＩＣ３０の中央側に配置された出力端子に接続される引き出し線１２ａは幅を太くし、両端側に配置された出力端子に接続される引き出し線１２ａは幅を細くしてもよい。また、図１７（ｂ）に示すように、ゲートドライバＩＣ３０の一端側（図中の上端側）に配置された出力端子に接続される引き出し線１２ａは幅を太くし、他端側（図中の下端側）に配置された出力端子に接続される引き出し線１２ａは幅を細くしてもよい。
【００４２】
図１７（ａ）の構成と図３（ａ）の構成を比較すると、図１７（ａ）に示す引き出し線１２ａの幅は、ゲートドライバＩＣ３０の両端側では、図３（ａ）に示す引き出し線１２ａの幅と等しく、ゲートドライバＩＣ３０の中央側向かって、図３（ａ）に示す引き出し線１２ａの幅よりも太くなっている。図１８は、図１７（ａ）に示す引き出し線１２ａの抵抗の分布をシミュレーションした結果を示すグラフである。図１８には、図３（ａ）の構成に対応する引き出し線１２ａの抵抗の分布（図４参照）を点線で示している。図１８に示すように、図３（ａ）の構成と比較して、端部の出力端子から中央の出力端子に向かって引き出し線１２ａの抵抗値が低くなることが分かる。
【００４３】
図１７（ａ）に示す構成の場合、抵抗器Ｒの抵抗値は、図３（ａ）の構成に対応する抵抗器Ｒの抵抗値（図６参照）よりも高く設定される。図１９は、図１８の引き出し線１２ａにおける抵抗分布に対応する、抵抗器Ｒに設定される抵抗値の分布を示すグラフである。図１９には、図４の引き出し線１２ａにおける抵抗分布に対応する、抵抗器Ｒに設定される抵抗値の分布（図６参照）を点線で示している。このように、引き出し線の長さ及び幅の両方を考慮して、抵抗器Ｒの抵抗値を設定してもよい。
【００４４】
以上、本発明の実施形態について説明したが、本発明は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記各実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。
【符号の説明】
【００４５】
１００  液晶表示装置、１０  表示パネル、１０ａ  表示領域、１１  データ線、１２  ゲート線、１１ａ，１２ａ  引き出し線、１３  薄膜トランジスタ、１４  画素、１５  画素電極、１６  共通電極、２０  ソースドライバＩＣ、３０  ゲートドライバＩＣ、ＯＵＴ  出力端子、ＯＵＴ１  第１出力端子、ＯＵＴ２  第２出力端子、Ｒ  抵抗器、Ｒａ  第１抵抗器、Ｒｂ  第２抵抗器、ＳＲ  シフトレジスタ回路、ＣＫ１，ＣＫ２  クロック、ＳＰ  スタートパルス。
【図１】
2016224341.tif 000003
【図２】
2016224341.tif 000004
【図３】
2016224341.tif 000005
【図４】
2016224341.tif 000006
【図５】
2016224341.tif 000007
【図６】
2016224341.tif 000008
【図７】
2016224341.tif 000009
【図８】
2016224341.tif 000010
【図９】
2016224341.tif 000011
【図１０】
2016224341.tif 000012
【図１１】
2016224341.tif 000013
【図１２】
2016224341.tif 000014
【図１３】
2016224341.tif 000015
【図１４】
2016224341.tif 000016
【図１５】
2016224341.tif 000017
【図１６】
2016224341.tif 000018
【図１７】
2016224341.tif 000019
【図１８】
2016224341.tif 000020
【図１９】
2016224341.tif 000021