(57)【要約】      （修正有）【課題】小型のマイクロ波帯又はミリ波帯の高周波増幅器を提供する。【解決手段】並列接続型の高周波増幅器１０は、半導体素子１１、１２と、半導体素子の入力端子が、直列接続された抵抗２４と第１の容量２５及び第２の容量２３を介して接地された安定化回路１３と、増幅する高周波信号の周波数において決められた波長の長さの伝送線路２１、２２、２６、２７とを備える。一方の半導体素子１１の安定化抵抗と他方の半導体素子１２の安定化抵抗とを抵抗２４で共有した。【選択図】図１
2016187101.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、前記半導体素子の入力端子に一端が接続され、他端が、直列接続された抵抗と第１の容量とを介して接地されると共に第２の容量を介して接地され、増幅する高周波信号の周波数において決められた波長の長さの伝送線路と、を備えた高周波増幅ユニットを、２つ並列接続した高周波増幅器であって、
一方の前記高周波増幅ユニットの抵抗と他方の前記高周波増幅ユニットの抵抗とを、一方の前記高周波増幅ユニットの抵抗と他方の前記高周波増幅ユニットの抵抗とを並列接続した値の第１の抵抗で共有した、高周波増幅器。
【請求項２】
更に、一方の前記高周波増幅ユニットの第１の容量と他方の前記高周波増幅ユニットの第１の容量とを、一方の前記高周波増幅ユニットの第１の容量と他方の前記高周波増幅ユニットの第１の容量とを並列接続した値の第３の容量で共有した、請求項１に記載の高周波増幅器。
【請求項３】
更に、一方の前記高周波増幅ユニットの第２の容量と他方の前記高周波増幅ユニットの第２の容量とを、一方の前記高周波増幅ユニットの第２の容量と他方の前記高周波増幅ユニットの第２の容量とを並列接続した値の第４の容量で共有した、請求項２に記載の高周波増幅器。
【請求項４】
前記高周波増幅ユニットの伝送線路は、前記第２の容量を介して接地されたショートスタブである、請求項１または請求項２に記載の高周波増幅器。
【請求項５】
一方の前記高周波増幅ユニットの伝送線路は、前記第４の容量を介して接地されたショートスタブであり、他方の前記高周波増幅ユニットの伝送線路は、前記第４の容量を介して接地されたショートスタブである、請求項３に記載の高周波増幅器。
【請求項６】
前記第１の抵抗の値は、前記高周波増幅ユニットの抵抗の値の１／２倍である、請求項１または請求項４に記載の高周波増幅器。
【請求項７】
前記第１の抵抗の値は、前記高周波増幅ユニットの抵抗の値の１／２倍であり、前記第３の容量の値は、前記高周波増幅ユニットの第１の容量の値の２倍である、請求項２または請求項４に記載の高周波増幅器。
【請求項８】
前記第１の抵抗の値は、前記高周波増幅ユニットの抵抗の値の１／２倍であり、前記第３の容量の値は、前記高周波増幅ユニットの第１の容量の値の２倍であり、前記第４の容量の値は、前記高周波増幅ユニットの第２の容量の値の２倍である、請求項３または請求項５に記載の高周波増幅器。
【請求項９】
請求項１から請求項８のいずれか１項に記載の高周波増幅器を、複数並列接続した高周波増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波帯及びミリ波帯等の高周波帯で使用される高周波増幅器および高周波増幅装置に関するものである。
【背景技術】
【０００２】
マイクロ波帯、ミリ波帯に動作周波数帯域を持つ電界効果トランジスタ（ＦＥＴ）等のトランジスタを使用した高周波増幅器において、通常トランジスタは非常に広い帯域で動作可能であり、トランジスタ単体では不安定な周波数領域が存在し、発振しやすい場合も多い。このためトランジスタの入出力部に安定化のための安定化回路を配置し、トランジスタが動作可能な全周波数帯域に亘り、安定係数を１以上に保つよう設計する必要がある。
【０００３】
安定化の方法として、特開平８−２７４５５２号公報（特許文献１参照）には、入力整合回路１２に、伝送線路２の端部ｂに、伝送線路９と抵抗Ｒ１とキャパシタＣ３のＲＣバイアス回路１４を点ｇ１で接地接続し、伝送線路２の他の端部ａから点ｇ１までの距離をλ／４とし、出力整合回路１３には、伝送線路６の端部ｄに、伝送線路１０と抵抗Ｒ２とキャパシタＣ４のＲＣバイアス回路１５を点ｇ２で接地接続し、伝送線路６の他の端部ｃから点ｇ２までの距離をλ／４とした増幅器が記載されている。
【０００４】
また、特開２００１−２３７６５４号公報（特許文献２参照）には、マイクロ波増幅回路６の出力側に抵抗７を設けると共に、マイクロ波増幅回路６の入力側バイアス回路２２を、入力側バイアス供給線路３、抵抗４、コンデンサ５、及び、入力側バイアス供給線路３と抵抗４の間に一端が接続されると共に他端が接地され、入力側バイアス供給線路３と共に整合用先端短絡スタブをも形成するコンデンサ１２を備えて形成したマイクロ波増幅器が記載されている。 
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−２７４５５２号公報
【特許文献２】特開２００１−２３７６５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１及び特許文献２のように、安定化回路は伝送線路、抵抗、キャパシタを用いで構成される。高周波増幅器をマイクロ波帯やミリ波帯のように高周波帯で動作させる場合、トランジスタの動作周波数を上げるためにトランジスタセルのサイズは小さくなる。そのため、高い出力電力を得るために、複数のトランジスタの出力を合成して使用する手法が用いられる。安定化回路はトランジスタセル毎に配置されるため、高周波増幅器内で安定化回路の占める面積は相対的に大きくなる。
【０００７】
一方で、高周波増幅器は低コスト化のため、高周波増幅器の小型化が求められる。特に、ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の場合、伝送線路はマイクロストリップ線路、抵抗はイオン注入抵抗または薄膜抵抗、キャパシタはＭＩＭキャパシタ等の面構造で形成されるため、高価な半導体基板上にトランジスタと安定化回路を含む周辺回路を同時に実装するため、安定化回路の面積がコストに与える影響は大きい。つまり、安定化回路の面積縮小が課題となっている。
【０００８】
この発明は上記のような課題を解決するためになされたものであり、小型のマイクロ波帯又はミリ波帯の高周波増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る高周波増幅器は、半導体素子と、前記半導体素子の入力端子に一端が接続され、他端が、直列接続された抵抗と第１の容量とを介して接地されると共に第２の容量を介して接地され、増幅する高周波信号の周波数において決められた波長の長さの伝送線路と、を備えた高周波増幅ユニットを、２つ並列接続した高周波増幅器であって、一方の前記高周波増幅ユニットの抵抗と他方の前記高周波増幅ユニットの抵抗とを、一方の前記高周波増幅ユニットの抵抗と他方の前記高周波増幅ユニットの抵抗とを並列接続した値の第１の抵抗で共有したものである。
【発明の効果】
【００１０】
並列に接続した半導体素子間でそれぞれの安定化回路の一部を共有することにより、安定化回路全体の占有面積が縮小し、小型な高周波増幅器が得られる。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１に係る高周波増幅器の構成を示す回路図である。
【図２】比較例１として、従来の高周波増幅器の構成を示す回路図である。
【図３】図１に示す高周波増幅器と比較例１との違いを説明するレイアウト図である。
【図４】この発明の実施の形態２に係る高周波増幅器の構成を示す回路図である。
【図５】この発明の実施の形態３に係る高周波増幅器の構成を示す回路図である。
【図６】この発明の実施の形態４に係る高周波増幅器の構成を示す回路図である。
【図７】この発明の実施の形態５に係る高周波増幅装置の構成を示すブロック図（１）である。
【図８】この発明の実施の形態５に係る高周波増幅装置の構成を示すブロック図（２）である。
【図９】図８に示すこの発明の実施の形態５の回路構成を説明するための図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
この発明の実施の形態１に係る高周波増幅器について、図を用いて説明する。図１は、この発明の実施の形態１に係る高周波増幅器の構成を示す回路図である。図１において、高周波増幅器１０は、ゲート側の安定化回路１３を構成する抵抗２４とキャパシタ２３、キャパシタ２５を２つの半導体素子１１、半導体素子１２で共用している点を特徴とする。
【００１３】
高周波増幅器１０は、半導体素子として電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）１１、１２を用いており、このＦＥＴ１１、１２のドレイン端子Ｄには出力整合回路４１が接続され、ソース端子Ｓが接地され、ゲート端子ＧにはＦＥＴ１１及びＦＥＴ１２の安定化回路１３と入力整合回路３１が接続された、いわゆるソース接地増幅器を構成している。
【００１４】
安定化回路１３は、ＦＥＴ１１およびＦＥＴ１２のゲート端子Ｇに伝送線路２６および伝送線路２７のそれぞれの一方の端部が接続され、この伝送線路２６および伝送線路２７のゲート端子Ｇに接続された側とは反対側の他方の端部に伝送線路２１および伝送線路２２のそれぞれの一方の端部がそれぞれ接続され、伝送線路２１および伝送線路２２の端部のうち伝送線路２６および伝送線路２７に接続された側とは反対側の他方の端部は共通接続されるとともに、キャパシタ２３を介して接地され、さらにこの伝送線路２１および伝送線路２２の端部のうち伝送線路２６および伝送線路２７に接続された側とは反対側の他方の端部の共通接続部に、抵抗２３とキャパシタ２５との直列回路が接地接続されている。高周波増幅器１０を構成する各要素はＦＥＴ１１と１２からみた際に電気的に対称となるよう配置されている。またＦＥＴ１１とＦＥＴ１２とは増幅する高周波信号に対して同相・同振幅で動作する。
【００１５】
高周波増幅器１０において、伝送線路２１と伝送線路２２との接続点に接続された抵抗２３とキャパシタ２５との直列接続回路は、低周波数帯での発振抑制回路を構成している。図１において、伝送線路２１とキャパシタ２３とのショートスタブ型整合回路および伝送線路２２とキャパシタ２３とのショートスタブ型整合回路を形成しているキャパシタ２３は増幅する高周波信号の周波数（動作周波数）ｆ０では、十分に低いインピーダンス（例えば、数オーム以下）にみえるように設定する。すなわち、ＭＭＩＣのレイアウト面積を大きくとって十分なキャパシタンス値となるようにする。したがって、この高周波増幅器１０の動作周波数帯域付近においては、伝送線路２１と伝送線路２２との接続点はＲＦショートになっており、発振抑制のために付加した抵抗２３とキャパシタ２５との直列接続回路は、この高周波増幅器１０の動作には影響を及ぼさない。また上記のように安定化回路１３は整合回路の役割も持つ。
【００１６】
この高周波増幅器１０の動作周波数ｆ０よりかなり低い周波数の低周波数帯では、キャパシタ２３も比較的高いインピーダンスにみえてくる。こうなると、伝送線路２１とキャパシタ２３とのショートスタブおよび伝送線路２２とキャパシタ２３とのショートスタブが崩れるので、伝送線路２１と伝送線路２６との接続部または伝送線路２２と伝送線路２７との接続部から抵抗２４とキャパシタ２５との直列回路がみえてくるようになる。抵抗２４とキャパシタ２５との直列回路で形成される発振止めＲＣ回路は、ＲＣ時定数を適当に選択して設定すれば、低周波数帯の発振エネルギーを減衰させることで発振を抑制する。
【００１７】
例えば、抵抗２４を高周波増幅器１０の一般的な特性インピーダンスである５０オームとし、キャパシタ２５をキャパシタ２３の容量より大きな容量として、低周波数帯においてキャパシタ２５のインピーダンスが十分に低いインピーダンス（例えば、数オーム以下）にみえるように設定することにより、低周波数帯の高周波信号は、抵抗２４によって減衰した後、キャパシタ２５がほぼＲＦショートとなるので、接地へ逃げ、低周波数帯での発振が抑制される。
【００１８】
以下、この高周波増幅器１０をＧａＮ系ＭＭＩＣ（マイクロ波モノリシックＩＣ）で構成することを想定し、本発明の作用効果を説明する。能動素子にはヘテロ接合ＦＥＴを用い、抵抗には注入抵抗を用い、キャパシタには金属−絶縁体−金属（ＭＩＭ）構造を用い、伝送線路にはマイクロストリップ線路を用いることを想定して説明する。
【００１９】
この発明の実施の形態１の高周波増幅器１０と比較する比較例１を用いて説明する。図２は、比較例１として、従来の高周波増幅器の構成を示す回路図である。図２において、図１と同一または同等の構成要素には同一符号を付し、その説明を省略する。図２に示すように、この比較例１の高周波増幅器１１０は、上述したこの発明の実施の形態１の高周波増幅器１０と同様、ＦＥＴ１１１およびＦＥＴ１１２からみた際に対称となるよう配置され、２つのＦＥＴ１１１とＦＥＴ１１２とが同相・同振幅で動作するものである。高周波増幅器１１０が、この発明の実施の形態１の増幅器１０と異なる点は、安定化回路１１３にて抵抗とキャパシタを共用せず、ＦＥＴ１１１にはキャパシタ１２３、キャパシタ１２５及び抵抗１２４が、ＦＥＴ１１２にはキャパシタ１２８、キャパシタ１３０及び抵抗１２９が別々に接続されている点にある。他の構成は図１に示すこの発明の実施の形態１の高周波増幅器１０と同様である。
【００２０】
この発明の実施の形態１の高周波増幅器１０では、ＦＥＴ１１とＦＥＴ１２とは同相、同振幅で動作させることにより、対称軸の反対側の回路が影響を及ぼさなくなり、キャパシタ２３、キャパシタ２５および抵抗２４を２つのＦＥＴ（ＦＥＴ１１およびＦＥＴ１２）で共用することを可能としている。キャパシタ２３、キャパシタ２６および抵抗２５の値を適切に選択することにより、図２の比較例１の増幅器１１０と同様の特性が得られる。
【００２１】
すなわち、キャパシタ２３は、キャパシタ１２３とキャパシタ１２８の容量を加算した容量、キャパシタ２５は、キャパシタ１２５とキャパシタ１３０の容量を加算した容量および抵抗２４は、抵抗１２４と抵抗１２９を並列接続した合成抵抗となる。キャパシタ１２３とキャパシタ１２８とが同一容量である場合は、キャパシタ２３はキャパシタ１２３の２倍の容量となり、キャパシタ１２５とキャパシタ１３０とが同一容量である場合は、キャパシタ２５はキャパシタ１２５の２倍の容量となり、抵抗１２４と抵抗１２９とが同一抵抗値である場合は、抵抗２４は抵抗１２４の１／２の抵抗値となる。
【００２２】
キャパシタ及び抵抗を共用化することによる利点はレイアウト面積の縮小にある。図３は、図１に示す高周波増幅器と比較例１との違いを説明するレイアウト図であり、図２の比較例１のキャパシタ１２３、１２５、１２８、１３０、抵抗１２４、１２９、及び実施の形態１のキャパシタ２３、２５、抵抗２４をＭＩＭキャパシタと注入抵抗で製造した場合のパターン図の例である。
【００２３】
キャパシタ及び抵抗を共用化することにより、パターンの独立性を確保するための配置間隔が不要となり、ＭＭＩＣのレイアウト面積が縮小される。ＭＭＩＣのＧＮＤ接地するためのスルーホールも統一されるため、スルーホール数の削減によるＭＭＩＣの面積の縮小が期待できる。
【００２４】
さらに、以下に示すように抵抗の占有面積が縮小される。図２において、キャパシタ１２３とキャパシタ１２８とが同一容量であり、キャパシタ１２５とキャパシタ１３０とが同一容量であり、抵抗１２４と抵抗１２９とが同一抵抗値である場合について説明する。図２のキャパシタ１２３およびキャパシタ１２８のインピーダンスをｊＸ１２３、抵抗１２４とキャパシタ１２５、抵抗１２９とキャパシタ１３０の直列接続回路のインピーダンスをＲ１２４＋ｊＸ１２５とすると、この発明の実施の形態１の高周波増幅器１０が図２の高周波増幅器１１０と同様の特性を得るために必要となるキャパシタ２３および抵抗２４とキャパシタ２５の直列接続のインピーダンスは、それぞれ、（ｊＸ１２３）／２および（Ｒ１２４＋ｊＸ１２５）／２となる。
【００２５】
この発明の実施の形態１の高周波増幅器１０の抵抗２４の抵抗値は、図２の高周波増幅器１１０の抵抗１２４の抵抗値に比して１／２となっているため、図３に示すように長さ方向が１／２に短縮される。幅方向は変更ないが、高周波増幅器として、抵抗の数量が２個から１個へ削減しているため、総合で抵抗の占有面積は１／４となる。キャパシタのインピーダンスは容量の逆数に比例することからキャパシタの総容量は、図２の高周波増幅器１１０とこの発明の実施の形態１の高周波増幅器１０の双方で同じである。なお、波及効果として、本発明では高周波増幅器を構成する部品点数が削減させるため、高周波増幅器全体の信頼性向上の効果もある。
【００２６】
したがって、ＦＥＴを並列配置した高周波増幅器において、安定化回路を共用することにより、安定化回路をそれぞれのＦＥＴで独立して配置した場合より、高周波増幅器のレイアウト面積が縮小される効果を奏する。なお、波及効果として、本発明では安定化回路を共用することにより、高周波増幅器を構成する部品点数が削減するため、高周波増幅器全体の信頼性向上の効果もある。
【００２７】
実施の形態２．
この発明の実施の形態２に係る高周波増幅器について説明する。図４は、この発明の実施の形態２に係る高周波増幅器の構成を示す回路図であり、図４に示すこの発明の実施の形態２の高周波増幅器２１０は、図２の比較例１の高周波増幅器１１０の抵抗１２４と１２９を共用化したものである。この発明の実施の形態２では伝送線路２２１と伝送線路２２４との間に直列にキャパシタ２２３とキャパシタ２２６が存在するため、ＤＣ〜低周波の信号が伝送しなくなり、この発明の実施の形態１の高周波増幅器１０に比してＤＣ〜低周波での寄生発振の抑制が期待できる。
【００２８】
図４に示すように、高周波増幅器２１０には電界効果トランジスタ（ＦＥＴ）２１１および電界効果トランジスタ（ＦＥＴ）２１２が用いられており、このＦＥＴ２１１およびＦＥＴ２１２のそれぞれは、ドレイン端子Ｄには出力整合回路２４１が接続され、ソース端子Ｓが接地され、ゲート端子ＧにはＦＥＴの整合・安定化回路２１３および入力整合回路２３１が接続された、いわゆるソース接地増幅器を構成している。
【００２９】
また、安定化回路２１３としてＦＥＴ２１１およびＦＥＴ２１２ゲート端子Ｇに伝送線路２２８および伝送線路２２９の一端がそれぞれ接続され、この伝送線路２２８および伝送線路２２９のうちゲート端子Ｇに接続された一端部と反対側の他端部に伝送線路２２１および伝送線路２２４の一端がそれぞれ接続され、伝送線路２２１と伝送線路２２４の端部のうち伝送線路２２８および伝送線路２２９と接続された一端とは反対側の他端部には、接地接続されたキャパシタ２２２とキャパシタ２２５、および一端部が互いに接続されたキャパシタ２２３とキャパシタ２２６の他端部側がそれぞれ接続され、さらにキャパシタ２２３とキャパシタ２２６の端部のうち互いに接続された一端部に抵抗２２７が接地接続されている。
【００３０】
さらに、伝送線路２２８および伝送線路２２９のうちゲート端子Ｇに接続された一端部と反対側の他端部には分配合成回路、バイアス回路、整合回路の機能を備えた入力整合回路２３１が接続されている。ＦＥＴ２１１およびＦＥＴ２１２のドレイン端子Ｄには、分配合成回路、バイアス回路、整合回路の機能を備えた入力整合回路２４１が接続されている。高周波増幅器２１０を構成する各要素は、ＦＥＴ２１１とＦＥＴ２１２とからみた際に、電気的に対称となるよう配置されている。またＦＥＴ２１１とＦＥＴ２１２とは、増幅する高周波信号に対して同相・同振幅で動作する。
【００３１】
高周波増幅器２１０において、伝送線路２２１と伝送線路２２４との接続点に接続されたキャパシタ２２３、キャパシタ２２６及び抵抗２２７から構成される回路は、低周波数帯の発振抑制回路を構成している。図４において、伝送線路２２１および伝送線路２２４によるショートスタブ型整合回路のキャパシタ２２２およびキャパシタ２２５は、増幅する高周波信号の周波数（動作周波数）ｆ０では、十分に低いインピーダンス（例えば、数オーム以下）にみえるように設定する。すなわち、ＭＭＩＣのレイアウト面積を大きくとって十分なキャパシタンス値となるようにする。したがって、この高周波増幅器２１０の動作周波数帯域付近においては、伝送線路２２１のキャパシタ２２２との接続点、および伝送線路２２４のキャパシタ２２５との接続点はＲＦショートになっており、発振抑制のために付加したキャパシタ２２３、キャパシタ２２６及び抵抗２２７から構成される回路は、この高周波増幅器２１０の動作には影響を及ぼさない。
【００３２】
この高周波増幅器２１０の動作周波数ｆ０より低い周波数の低周波数帯では、キャパシタ２２２およびキャパシタ２２５も比較的高いインピーダンスにみえてくる。こうなると、伝送線路２２１とキャパシタ２２２とのショートスタブおよび伝送線路２２４とキャパシタ２２５とのショートスタブが崩れるので、伝送線路２２１とキャパシタ２２８の接続部または伝送線路２２４とキャパシタ２２９の接続部からキャパシタ２２３、キャパシタ２２６及び抵抗２２７で構成される回路がみえてくるようになる。キャパシタ２２３と抵抗２２７との直列回路およびキャパシタ２２６と抵抗２２７との直列回路で形成される発振止めＲＣ回路は、ＲＣ時定数を適当に選択して設定すれば、低周波数帯の発振エネルギーを減衰させることで発振を抑制する。さらに、高周波増幅器２１０の動作周波数ｆ０より大幅に低い周波数では、キャパシタ２２３およびキャパシタ２２６も高いインピーダンスとなり、伝送線路２２１と伝送線路２２８の接続部と伝送線路２２４と伝送線路２２９の接続部との間には高周波信号が通らなくなる。このことにより、ＤＣ〜低周波数帯での不要発振の抑制が期待できる。
【００３３】
この発明の実施の形態２の高周波増幅器２１０では、図２の比較例１の高周波増幅器１１０の安定化回路１１３の抵抗１２４と抵抗１２９を共用化したものである。抵抗１２４および抵抗１２９のインピーダンスをＲ１２４とすると、高周波増幅器２１０の抵抗２２７のインピーダンスは（Ｒ１２４）／２となり、抵抗値は図２および図３の比較例１の高周波増幅器１１０に比して１／２となっているため、長さ方向が１／２に短縮される。幅方向は変更ないが、抵抗の数量が２個から１個へ削減しているため、総合で抵抗の占有面積は１／４となり、ＭＭＩＣのレイアウト面積が縮小される。また、本発明では高周波増幅器２１０を構成する部品点数が削減するため、高周波増幅器全体の信頼性向上の効果もある。
【００３４】
実施の形態３．
この発明の実施の形態３に係る高周波増幅器ついて説明する。図５は、この発明の実施の形態３に係る高周波増幅器の構成を示す回路図であり、図５に示すこの発明の実施の形態３の高周波増幅器３１０は、図２に示す比較例１の高周波増幅器１１０のキャパシタ１２３と抵抗１２４の間に伝送線路を追加し、キャパシタ１２８と抵抗１２９の間に伝送線路を追加し、抵抗１２４とキャパシタ１２５の直列接続箇所と抵抗１２９とキャパシタ１３０の直列接続箇所を共用化したものである。
【００３５】
図５に示すように、この高周波増幅器３１０には電界効果トランジスタ（ＦＥＴ）３１１および電界効果トランジスタ（ＦＥＴ）３１２が用いられており、このＦＥＴ３１１およびＦＥＴ３１２のドレイン端子Ｄには出力整合回路３４１が接続され、ソース端子Ｓが接地され、ゲート端子ＧにはＦＥＴ３１１およびＦＥＴ３１２の整合回路を兼用する安定化回路３１３および入力整合回路３３１が接続された、いわゆるソース接地増幅器を構成している。
【００３６】
安定化回路３１３は、ＦＥＴ３１１およびＦＥＴ３１２のゲート端子Ｇに伝送線路３２９および伝送線路３３０の一端部がそれぞれ接続され、この伝送線路３２９および伝送線路３３０のうちゲート端子Ｇに接続された一端部とは反対側の他端部に伝送線路３２１および伝送線路３２４の一端部がそれぞれ接続され、伝送線路３２１と伝送線路３２４の端部のうち伝送線路３２９および伝送線路３３０に接続された一端部とは反対側の他端部には、接地接続されたキャパシタ３２２とキャパシタ３２５および伝送線路３２３と伝送線路３２６の一端部がそれぞれ接続され、伝送線路３２３と伝送線路３２６の端部のうち伝送線路３２１および伝送線路３２４に接続された一端部とは反対側の他端部は互いに接続されるとともに、抵抗３２７とキャパシタ３２８の直列回路が接地接続されている。
【００３７】
さらに、伝送線路３２９および伝送線路３３０のうちゲート端子Ｇに接続された一端部とは反対側の他端部には分配合成回路、バイアス回路および整合回路の機能を備えた入力整合回路３３１が接続されている。ＦＥＴ３１１およびＦＥＴ３１２のドレイン端子Ｄには、分配合成回路、バイアス回路および整合回路の機能を備えた出力整合回路３４１が接続されている。増幅器３１０を構成する各要素は、ＦＥＴ３１１とＦＥＴ３１２からみた際に、電気的に対称となるよう配置されている。またＦＥＴ３１１とＦＥＴ３１２とは増幅する高周波信号に対して同相・同振幅で動作する。
【００３８】
高周波増幅器３１０において、伝送線路３２１とキャパシタ３２２とのショートスタブ型整合回路および伝送線路３２４とキャパシタ３２５とのショートスタブ型整合回路を形成しているキャパシタ３２２およびキャパシタ３２５は、増幅する高周波信号の周波数（動作周波数）ｆ０において、十分に低いインピーダンス（例えば、数オーム以下）にみえるように、ＭＭＩＣのレイアウト面積を大きくとって十分なキャパシタンス値となるようにすることが望ましいが、ＭＭＩＣの製造プロセスの都合から、高周波増幅器３１０の動作周波数ｆ０にとって、キャパシタ３２２およびキャパシタ３２５が十分な容量値を持たない場合も実際には生ずる。そのため、伝送線路３２１および伝送線路３２４の端部のうち伝送線路３２９および伝送線路３３０に接続された一端部とは反対側の他端部が、動作周波数で十分にＲＦショートにならず、動作周波数ｆ０において伝送線路３２１と伝送線路３２９との接続部または伝送線路３２４と伝送線路３３０との接続部から伝送線路３２３、伝送線路３２６、抵抗３２７及びキャパシタ３２８で構成される回路がみえてくるようになってしまう。
【００３９】
そこで、高周波増幅器３１０では、抵抗３２７とキャパシタ３２８の直列接続回路を外した状態において、伝送線路３２３と伝送線路３２６との接続点からみた、それぞれの伝送線路側のインピーダンスが、動作周波数ｆ０においてほぼＯＰＥＮになるよう伝送線路３２３、３２６の長さを設定している。このことにより、動作周波数ｆ０において高周波増幅器３１０の抵抗３２７とキャパシタ３２８の直列接続回路がほとんど動作に影響を及ぼさない。また、伝送線路３２３および伝送線路３２４は、抵抗３２７とキャパシタ３２８の直列回路を他の線路および各素子から距離をおいて配置させることが可能である。これにより、線路および素子の隣接による電磁気的結合が生ずることを防ぎ、マイクロ波領域における不要な寄生発振を防ぐ効果もある。
【００４０】
実施の形態４．
次に、この発明の実施の形態４について説明する。図６は、この発明の実施の形態４に係る高周波増幅器の構成を示す回路図である。高周波増幅器４１０は、図４のこの発明の実施の形態２に係る高周波増幅器２２０において、キャパシタ２２２とキャパシタ２２３との間及びキャパシタ２２５とキャパシタ２２６との間に伝送線路をそれぞれ追加したものである。高周波増幅器４１０を構成する各要素はＦＥＴ４１１とＦＥＴ４１２とからみた際に、電気的に対称となるよう配置されている。またＦＥＴ４１１とＦＥＴ４１２とは増幅する高周波信号に対して同相・同振幅で動作する。
【００４１】
図６に示すこの発明の実施の形態４に係る高周波増幅器４１０では、この発明の実施の形態３に係る高周波増幅器３１０と同様に、キャパシタ４２１およびキャパシタ４２５が十分に大きな容量値を持たず、増幅する高周波信号の周波数（動作周波数）ｆ０では、十分にＲＦショートにならない場合であっても、伝送線路４２２および伝送線路４２６の長さを適切に設定することで、抵抗４２８を外した状態における、キャパシタ４２３およびキャパシタ４２７の接続点から、ＦＥＴ４１１およびＦＥＴ４１２側をそれぞれ見込んだ際のインピーダンスが、動作周波数ｆ０においてほぼオープンにすることができる。これにより、動作周波数ｆ０で低周波発振対策用のＲ４２８の影響を除くとともに、伝送線路４２０と伝送線路４２９との接続部と伝送線路４２４と伝送線路４３０との接続部の間には信号が通らなくなる。このことにより、動作周波数帯域での寄生発振の抑制が期待できる。
【００４２】
高周波増幅器４１０の動作周波数ｆ０より低い周波数では、伝送線路４２２および伝送線路４２６のインピーダンス変換量が小さくなり、抵抗４２８を外した状態での、キャパシタ４２３と伝送線路４２７との接続点から、ＦＥＴ４１１およびＦＥＴ４１２側をそれぞれ見込んだ際のインピーダンスが、ほぼＯＰＥＮではなく、有限の値となる。こうなると伝送線路４２０と伝送線路４２９との接続部または伝送線路４２４と伝送線路４３０との接続部からキャパシタ４２３、キャパシタ４２７及び抵抗４２８で構成される発振止めＲＣ回路がみえてくるようになる。この発振止めＲＣ回路は、ＲＣ時定数を適当に選択して設定すれば、低周波の発振エネルギーを減衰させることで発振を抑制し、高周波増幅器４１０の動作周波数ｆ０での動作には影響を及ぼさない。さらに、高周波増幅器４１０の動作周波数ｆ０より大幅に低い周波数では、キャパシタ４２３およびキャパシタ４２７も高いインピーダンスとなり、伝送線路４２０と伝送線路４２９との接続部と伝送線路４２４と伝送線路４３０との接続部の間には高周波信号が通らなくなる。このことにより、ＤＣ〜低周波数体での寄生発振が抑制される。
【００４３】
実施の形態５．
次に、この発明の実施の形態５について説明する。図７は、この発明の実施の形態５に係る高周波増幅装置の構成を示すブロック図（１）である。高周波増幅装置５１０は、この発明の実施の形態１〜４に記載の高周波増幅器に用いられている安定化回路を、３個以上のＦＥＴを並列に配置した高周波増幅装置に適用したものである。
【００４４】
図７は、偶数のＦＥＴを並列に配置した高周波増幅装置５１０に、この発明の実施の形態１〜４に記載の高周波増幅器に用いられている安定化回路を適用した様子を示している。図７の安定化回路５５１、５５２、５５３・・・・にはこの発明の実施の形態１〜４に示した安定化回路１３、２１３、３１３、４１３のいずれかが適用されており、この発明の実施の形態１〜４で述べたように、従来の回路と比較してＭＭＩＣのレイアウト面積削減の効果がある。
【００４５】
安定化回路５５１、５５２、５５３・・・・には、分配回路、バイアス回路および整合回路の機能を備えた入力整合回路５３１が接続され、ＦＥＴ５１１、５１２、５１３・・・のドレイン端端子Ｄには合成回路、バイアス回路および整合回路の機能を備えた出力整合回路５４１が接続されている。入力整合回路５３１および出力整合回路５４１は、ともにＦＥＴ側の各端子のインピーダンスが等しくなるよう設計される。また、ＦＥＴ５１１、５１２、５１３・・・は、同相・同振幅で動作するため、入力整合回路５３１内の分配回路および出力整合回路５４１内の合成回路は、ウィルキンソン型分配合成回路等の対象線路構成の分配合成回路が用いられる。
【００４６】
この発明の実施の形態５の他の例について説明する。図８は、この発明の実施の形態５に係る高周波増幅装置の構成を示すブロック図（２）であり、図９は、図８に示すこの発明の実施の形態５の回路構成を説明するための図である。図８も複数のＦＥＴを並列に配置した高周波増幅装置６１０に本発明を適用した例であり、安定化回路６５３・・・・には、この実施の形態１〜４に示した安定化回路１３、２１３、３１３、４１３のいずれかが適用される。
【００４７】
図８の実施例の特徴は、一部隣り合うＦＥＴと安定化回路を共用化していない点にあり、図８では安定化回路６５１、６５２は、隣り合う安定化回路と共用化していない。これは、全てのＦＥＴが同相、同振幅で動作する限りにおいて、この発明の実施の形態１〜４で示したように、共用化有りと無しの安定化回路の抵抗とキャパシタの素子値の変換が可能という性質を利用したものである。
【００４８】
安定化回路６５１、６５２は、高周波増幅装置６１０の外側端に配置可能となるため、安定化回路６５１、６５２にチョークインダクタを介したバイアス回路を追加することが容易となる。
【００４９】
安定化回路６５３に、図１に示す安定化回路１３の回路構成を用いた場合、安定化回路６５２とＦＥＴ６１２は図９のようにあらわされる。このときの各要素の値は、この発明の実施の形態１で述べたように、伝送線路７２６の寸法は伝送線路２６に等しく、伝送線路７２１の寸法は伝送線路２１に等しくなる。キャパシタ７２３とキャパシタ７２５の容量値は、それぞれキャパシタ２３とキャパシタ２５の１／２であり、抵抗７２４の抵抗値は抵抗２４の１／２となる。安定化回路６５１の各素子の値も同様である。
【００５０】
寄生素子などの影響により、全てのＦＥＴが同相、同振幅で動作という条件から外れた場合、安定化回路６５３に図１に示す安定化回路１３の回路を用いたものでは、ＦＥＴ６１３からＦＥＴ６１４側の影響がみえるようになってしまい、ＦＥＴ６１１、ＦＥＴ６１２とＦＥＴ６１３、ＦＥＴ６１４、・・・でゲート端子Ｇ側のインピーダンス条件に違いが生じてしまう。その結果、高周波増幅装置６１０が不安定になる恐れがある場合、安定化回路６５３にはこの発明の実施の形態２〜４の安定化回路２１３、３１３、４１３のいずれか回路を採用し、安定化回路６５１および安定化回路６５２にはそれに対応する回路を採用すればよい。
【００５１】
この発明の実施の形態２〜４の安定化回路２１３、３１３、４１３は回路の対称点からＦＥＴ側を見込んだインピーダンスが高くなる周波数が多いため、寄生素子などの影響により、全てのＦＥＴが同相、同振幅で動作という条件から外れた場合でも、高周波増幅装置６１０動作が不安定になりにくい。
【００５２】
なお本発明は、上記のこの発明の実施の形態に限定されるものではない。上記のこの発明の実施の形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を有するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００５３】
例えば、この発明の実施の形態５の図８では偶数のＦＥＴを並列に配置した場合を記載しているが、奇数のＦＥＴを並列配置した場合でも、本発明の適用は可能である。この場合、ＦＥＴ６１１と安定化回路６５１又はＦＥＴ６１２と安定化回路６５２のどちらかの組み合わせを除き、必要に応じて入力整合回路６３１と出力整合回路６４１も変更すればよい。また、図８では安定化回路を共用化していないＦＥＴが高周波増幅装置の外側端に配置されているが、必ずしも外側端である必要はない。
【００５４】
また、上記のこの発明の実施の形態１〜５においては、３端子を有するトランジスタとしてＦＥＴを用いる例について説明しているが、本発明はこれには限定されず、３端子トランジスタとしてバイポーラトランジスタを用いてもかまわない。バイポーラトランジスタを用いた場合には、上記実施例におけるドレイン端子のかわりにコレクタ端子を用い、上記実施例におけるソース端子のかわりにエミッタ端子を用い、上記実施例におけるゲート端子のかわりにベース端子を用い、上記実施例におけるソース接地増幅器ではなくエミッタ接地増幅器となる。
【００５５】
本発明のレイアウト縮小の効果は、広帯域の高周波増幅器の場合特に顕著である。高出力の高周波増幅器の場合、通常、出力整合を十分にとることで高い出力を達成するが、２倍帯域を超えるような広帯域増幅器では、原理上、帯域内の全ての周波数で狭帯域のときほど十分な整合を取ることはできず、出力電力が低くなってしまう。このことは、３倍帯域、４倍帯域と周波数帯域が広くなればなるほど顕著である。この低下分を補うため、通常、狭帯域増幅器に比して広帯域増幅器のトランジスタの合成数は多くなる。増幅器内の安定化回路の数も増えるため、本発明を適用した場合のレイアウト面積の縮小効果が大きくなる。
【００５６】
さらに、広帯域増幅器としてＭＭＩＣを使用する場合、全体の小型化のためトランジスタの配置間隔を狭くすることが望ましいが、安定化回路の寸法がトランジスタ配置間隔の制約条件になる場合が多い。安定化回路はトランジスタの直近に配置され、かつ抵抗およびキャパシタが大きな面積を必要とするためである。本発明を適用することで、制約条件である安定化回路の寸法を縮小できるため、トランジスタ配置間隔をより狭くすることが可能になる。
【００５７】
また、通常、ＭＭＩＣは矩形であるため、ＭＭＩＣの幅方向をＷｉｃ長さ方向をＬｉｃとし、本発明によって、トランジスタの配置間隔をＷａだけ改善できたとすると、ＭＭＩＣ全体の面積は（Ｗｉｃ  −  Ｗａ）×Ｌｉｃとなり、改善面積はＷａ  ×  Ｌｉｃであるため、ＭＭＩＣでは本発明の適用によって、安定化回路自体の面積縮小以上に大きな効果が得られる。
【符号の説明】
【００５８】
１１、１２、１１１、１１２、２１１、２２２、３１１、３１２、４１１、４１２、５１１〜５１４、６１１〜６１４  ＦＥＴ（半導体素子）
１３、１１３、２１３、３１３、４１３  安定化回路
２６、１２６、２２８、３２９、４２９  伝送線路
２１、１２１、２１１、３２１、４２０  伝送線路
２２、１２２、２２４、３２４、４２４  伝送線路
２７、１２７、２２９、３３０、４３０  伝送線路
３２３  伝送線路
３２６  伝送線路
４２２  伝送線路
４２６  伝送線路
２３  キャパシタ（第４の容量）
１２３  キャパシタ（第２の容量）
１２８  キャパシタ（第２の容量）
２５、３２８  キャパシタ（第３の容量）
１２５  キャパシタ（第１の容量）
１３０  キャパシタ（第１の容量）
２２２、３２２、４２１  キャパシタ
２２３、４２２  キャパシタ
２２６、４２７  キャパシタ
２２５、３２５、４２５  キャパシタ
２４、２２７、３２７、４２８  抵抗（第１の抵抗）
１２４  抵抗
１２９  抵抗
３１、１３１、２３１、３３１、４３１  入力整合回路
４１、１４１、２４１、３４１、４４１  出力整合回路
１０、２１０、３１０、４１０  高周波増幅器
５１０、６１０  高周波増幅装置
【図１】
2016187101.tif 000003
【図２】
2016187101.tif 000004
【図３】
2016187101.tif 000005
【図４】
2016187101.tif 000006
【図５】
2016187101.tif 000007
【図６】
2016187101.tif 000008
【図７】
2016187101.tif 000009
【図８】
2016187101.tif 000010
【図９】
2016187101.tif 000011