(57)【要約】      （修正有）【課題】スイッチトランジスタのＶｔｈ（閾値電圧）シフトによる影響を低減して画素回路を正常に動作させることができる表示装置および表示装置の駆動方法を提供する。【解決手段】発光素子２０と複数のトランジスタ２６ａ〜２６ｅとを有する複数の画素１４が行列状に配置された画素領域と、トランジスタ２６ａ〜２６ｅを動作させる電圧を制御する制御部とを備え、制御部は、トランジスタ２６ａ〜２６ｅの閾値電圧のシフト量ΔＶｔｈを算出し、閾値電圧のシフト量ΔＶｔｈに応じたオン電圧ＶｇＯＮをトランジスタのゲートに印加する。【選択図】図２
2016071215.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と複数のトランジスタとを有する複数の画素が行列状に配置された画素領域と、
前記トランジスタを動作させる電圧を制御する制御部とを備え、
前記制御部は、
前記トランジスタの閾値電圧のシフト量を算出し、前記閾値電圧のシフト量に応じたオン電圧を前記トランジスタのゲートに印加する
表示装置。
【請求項２】
前記トランジスタは、
映像に応じた電圧がゲートに印加されることにより、映像に応じた電流を前記発光素子へ供給する駆動トランジスタと、
映像によらない電圧がゲートに印加されることにより、導通または非道通の動作を行うスイッチトランジスタとを有し、
前記制御部は、
前記スイッチトランジスタの閾値電圧のシフト量を算出し、前記閾値電圧のシフト量に応じたオン電圧を前記スイッチトランジスタのゲートに印加する
請求項１に記載の表示装置。
【請求項３】
前記制御部は、前記発光素子の点灯時間の累積値から前記スイッチトランジスタの閾値電圧のシフト量を算出する
請求項２に記載の表示装置。
【請求項４】
前記表示装置は、前記画素領域外に、前記トランジスタの閾値電圧のシフト量を計測するためのサンプルトランジスタを有し、
前記制御部は、計測した前記サンプルトランジスタの閾値電圧のシフト量から、前記トランジスタの閾値電圧のシフト量を算出する
請求項２に記載の表示装置。
【請求項５】
前記制御部は、前記スイッチトランジスタの閾値電圧のシフト量を計測することにより、前記スイッチトランジスタの閾値電圧のシフト量の算出値とする
請求項２に記載の表示装置。
【請求項６】
前記スイッチトランジスタのデューティ比は、３０％以上４０％以下である
請求項２〜５のいずれか１項に記載の表示装置。
【請求項７】
前記駆動トランジスタの駆動電圧のＨＩＧＨ電圧は、時間と共に変化する
請求項１に記載の表示装置。
【請求項８】
前記トランジスタは、ｎ型トランジスタである
請求項１〜７のいずれか１項に記載の表示装置。
【請求項９】
前記トランジスタは、アモルファスシリコンまたはポリシリコンで構成されている
請求項１〜８のいずれか１項に記載の表示装置。
【請求項１０】
表示装置の駆動方法であって、
前記表示装置は、
発光素子と複数のトランジスタとを有する複数の画素が行列状に配置された画素領域と、
前記トランジスタを動作させる電圧を制御する制御部とを備え、
前記トランジスタは、
映像に応じた電圧がゲートに印加されることにより、映像に応じた電流を前記発光素子へ供給する駆動トランジスタと、
映像によらない電圧がゲートに印加されることにより、導通または非道通の動作を行うスイッチトランジスタとを有し、
前記制御部は、
前記スイッチトランジスタの閾値電圧のシフト量を算出し、前記閾値電圧のシフト量に応じたオン電圧を前記スイッチトランジスタのゲートに印加する
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、有機エレクトロルミネッセンス（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ。以下、ＥＬ、またはＯＬＥＤと呼ぶことがある。）素子などを有する表示装置および表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって、有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する技術が開示されている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものである（例えば、特許文献１参照）。
【０００３】
画素回路に配置されるトランジスタには、駆動トランジスタ（駆動用ＴＦＴ）以外に、発光素子の出力電流のばらつきを低減するためのスイッチトランジスタ（ＳｗＴＦＴ）が配置される場合がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３１０３５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
スイッチトランジスタがアモルファスシリコン（ａ−Ｓｉ）やＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）といった半導体層を有し、トランジスタが導通するＯＮ期間が５０％を超える場合においては、スイッチトランジスタの閾値電圧Ｖｔｈがシフトする現象（Ｖｔｈシフト）が発生し、閾値電圧Ｖｔｈが時間と共に増大する。さらに閾値電圧Ｖｔｈの増大に伴い、電圧マージン（Ｖｇｓ）が狭くなり、スイッチトランジスタのオン抵抗（Ｒｏｎ）が大きくなる。すなわち、時間とともに画素回路が正常動作しなくなり、結果として画素電流が低下するという課題がある。
【０００６】
本開示は、上述の課題に鑑みてなされたものであり、スイッチトランジスタのＶｔｈシフトによる影響を低減して画素回路を正常に動作させることができる表示装置および表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示にかかる表示装置は、発光素子と複数のトランジスタを有する複数の画素が行列状に配置された画素領域と、前記トランジスタを動作させる電圧を制御する制御部とを備え、前記制御部は、前記トランジスタの閾値電圧のシフト量を算出し、前記閾値電圧のシフト量に応じたオン電圧を前記トランジスタのゲートに印加する。
【発明の効果】
【０００８】
本開示によれば、スイッチトランジスタのＶｔｈシフトによる影響を低減して画素回路を正常に動作させることができる表示装置および表示装置の駆動方法を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１にかかる表示装置の構成を示す概略図
【図２】実施の形態１にかかる画素の構成の一例を示す回路図
【図３】図２に示した画素の動作を示すタイミングチャート
【図４】実施の形態１にかかる表示装置の制御動作を示すフローチャート
【図５】計測したストレス時間とΔＶとの関係を示す図
【図６】デューティ比とΔＶとの関係を示す図
【図７】実施の形態１の変形例１にかかる画素の構成の一例を示す回路図
【図８】図７に示した画素の動作を示すタイミングチャート
【図９】実施の形態１の変形例２にかかる画素の構成の一例を示す回路図
【図１０】図８に示した画素の動作を示すタイミングチャート
【図１１】実施の形態２にかかる表示装置の構成を示す概略図
【図１２】実施の形態２にかかる表示装置の制御動作を示すフローチャート
【図１３】実施の形態３にかかる表示装置の制御動作を示すフローチャート
【図１４Ａ】実施の形態３にかかる回路および動作の一例を示す図
【図１４Ｂ】実施の形態３にかかる回路および動作の他の例を示す図
【図１４Ｃ】実施の形態３にかかる回路および動作の他の例を示す図
【図１５】実施の形態にかかる表示装置を内蔵した薄型フラットＴＶの外観図
【発明を実施するための形態】
【００１０】
上述のような問題を解決するために、本開示の一態様に係る表示装置は、発光素子と複数のトランジスタを有する複数の画素が行列状に配置された画素領域と、前記トランジスタを動作させる電圧を制御する制御部とを備え、前記制御部は、前記トランジスタの閾値電圧のシフト量を算出し、前記閾値電圧のシフト量に応じたオン電圧を前記トランジスタのゲートに印加する。
【００１１】
この構成によれば、スイッチトランジスタの閾値電圧のシフト量ΔＶｔｈを算出し、閾値電圧のシフト量ΔＶｔｈに応じたスイッチトランジスタのオン電圧ＶｇＯＮを計算し、計算されたオン電圧ＶｇＯＮがトランジスタのゲートに印加されるようにオン電圧ＶｇＯＮ出力信号を更新する制御が行われるので、スイッチトランジスタの閾値電圧シフト（Ｖｔｈシフト）による影響を低減して画素回路を正常に動作させることができる。
【００１２】
また、前記トランジスタは、映像に応じた電圧がゲートに印加されることにより、映像に応じた電流を前記発光素子へ供給する駆動トランジスタと、映像によらない電圧がゲートに印加されることにより、導通または非道通の動作を行うスイッチトランジスタとを有し、前記制御部は、前記スイッチトランジスタの閾値電圧のシフト量を算出し、前記閾値電圧のシフト量に応じたオン電圧を前記スイッチトランジスタのゲートに印加してもよい。
【００１３】
この構成によれば、導通または非道通のスイッチトランジスタについて、Ｖｔｈシフトによる影響を低減し、画素回路を正常に動作させることができる。
【００１４】
また、前記制御部は、前記発光素子の点灯時間の累積値から前記スイッチトランジスタの閾値電圧のシフト量を算出してもよい。
【００１５】
この構成によれば、発光素子の点灯時間からＶｔｈシフトを予測して最適なＶｇＯＮを計算し、計算されたオン電圧ＶｇＯＮがスイッチトランジスタであるトランジスタのゲートに印加されるようにオン電圧ＶｇＯＮ出力信号を更新する制御が行われるので、トランジスタのＶｔｈシフトによる影響を低減することができる。
【００１６】
また、前記表示装置は、前記画素領域外に、前記トランジスタの閾値電圧のシフト量を計測するためのサンプルトランジスタを有し、前記制御部は、計測した前記サンプルトランジスタの閾値電圧のシフト量から、前記トランジスタの閾値電圧のシフト量を算出してもよい。
【００１７】
この構成によれば、発光素子の点灯時間からＶｔｈシフトを予測して最適なＶｇＯＮを計算し、計算されたオン電圧ＶｇＯＮがスイッチトランジスタであるトランジスタのゲートに印加されるようにオン電圧ＶｇＯＮ出力信号を更新する制御が行われるので、トランジスタのＶｔｈシフトによる影響を低減することができる。
【００１８】
また、前記制御部は、前記スイッチトランジスタの閾値電圧のシフト量を計測することにより、前記スイッチトランジスタの閾値電圧のシフト量の算出値としてもよい。
【００１９】
この構成によれば、スイッチトランジスタにおける電流を実測することにより、計測された電流に基づいてスイッチトランジスタの閾値電圧Ｖｔｈおよび最適なＶｇＯＮを算出し、算出したＶｇONにより表示装置の駆動制御を行う。これにより、Ｖｔｈシフトによる影響をより精度よく低減することができる。
【００２０】
また、前記スイッチトランジスタのデューティ比は、３０％以上４０％以下であってもよい。
【００２１】
この構成によれば、閾値電圧のシフト量ΔＶｔｈを低減して、効率よくトランジスタのＶｔｈシフトによる影響を低減することができる。
【００２２】
また、前記駆動トランジスタの駆動電圧のＨＩＧＨ電圧は、時間と共に変化してもよい。
【００２３】
この構成によれば、デジタル駆動を行う駆動トランジスタについても、Ｖｔｈシフトによる影響をより精度よく低減することができる。
【００２４】
また、前記トランジスタは、ｎ型トランジスタである。
【００２５】
この構成によれば、ｎ型のトランジスタについて、特に精度よくＶｔｈシフトによる影響を低減することができる。
【００２６】
また、前記トランジスタは、アモルファスシリコンまたはポリシリコンで構成されている。
【００２７】
この構成によれば、閾値電圧のシフト量ΔＶｔｈが大きいアモルファスシリコンまたはポリシリコンで構成されるトランジスタについても、精度よくＶｔｈシフトによる影響を低減することができる。
【００２８】
また、上述のような問題を解決するために、本開示の一態様に係る表示装置の駆動方法は、表示装置の駆動方法であって、前記表示装置は、発光素子と複数のトランジスタとを有する複数の画素が行列状に配置された画素領域と、前記トランジスタを動作させる電圧を制御する制御部とを備え、前記トランジスタは、映像に応じた電圧がゲートに印加されることにより、映像に応じた電流を前記発光素子へ供給する駆動トランジスタと、映像によらない電圧がゲートに印加されることにより、導通または非道通の動作を行うスイッチトランジスタとを有し、前記制御部は、前記スイッチトランジスタの閾値電圧のシフト量を算出し、前記閾値電圧のシフト量に応じたオン電圧を前記スイッチトランジスタのゲートに印加する。
【００２９】
この構成によれば、閾値電圧のシフト量ΔＶｔｈを算出し、閾値電圧のシフト量ΔＶｔｈに応じたオン電圧ＶｇＯＮを計算し、計算されたオン電圧ＶｇＯＮがトランジスタのゲートに印加されるようにオン電圧ＶｇＯＮ出力信号を更新する制御が行われるので、トランジスタのＶｔｈシフトによる影響を低減して画素回路を正常に動作させることができる。
【００３０】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置、接続形態、ステップ及びステップの順序などは一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。各図は、必ずしも各寸法または各寸法比等を厳密に図示したものではない。
【００３１】
（実施の形態１）
［１．表示装置の構成］
図１は、本実施の形態にかかる表示装置１０の構成を示す概略図である。
【００３２】
図１に示すように、表示装置１０は、表示領域１２と、制御部１３とで構成されている。表示領域１２は、行列状に配置された複数の画素１４を備えている。制御部１３は、タイミング制御回路１５と、走査線駆動回路１６と、信号線駆動回路１７と、電圧制御回路１８とを備えている。
【００３３】
画素１４は、走査線１９ａを介して走査線駆動回路１６に電気的に接続され、信号線１９ｂを介して信号線駆動回路１７に電気的に接続されている。画素１４の構成については、後に詳述する。
【００３４】
信号線駆動回路１７は、画素１４に、信号線１９ｂを介して表示画像に応じた画像信号Ｄａｔａを出力する。
【００３５】
走査線駆動回路１６は、画素１４、走査線１９ａを介して走査信号Ｓｃａｎを出力する。走査信号Ｓｃａｎにより、画素１４には、画素信号Ｄａｔａが転送される。
【００３６】
タイミング制御回路１５は、走査線駆動回路１６および信号線駆動回路１７に接続され、走査線駆動回路１６から画素１４に出力される走査信号Ｓｃａｎ、および、信号線駆動回路１７から画素１４に出力される画像信号Ｄａｔａの出力タイミングを制御する。
【００３７】
電圧制御回路１８は、走査線駆動回路１６に供給される走査信号Ｓｃａｎ、および、信号線駆動回路１７に供給される画素信号Ｄａｔａを画素１４に供給する。
【００３８】
［２．画素の構成］
次に、本実施の形態に係る画素１４の構成について説明する。図２は、本実施の形態にかかる画素１４の構成を示す回路図である。図３は、図２に示した画素１４の動作を示すタイミングチャートである。
【００３９】
画素１４は、図２に示すように、発光素子２０と、容量素子２２と、駆動トランジスタ２６ａと、トランジスタ２６ｂ〜２６ｅとを備えている。駆動トランジスタ２６ａとトランジスタ２６ｂ〜２６ｅとは、ｎ型トランジスタである。トランジスタ２６ｄは、本発明におけるスイッチトランジスタに相当する。
【００４０】
なお、駆動トランジスタとは、映像に応じた電圧がゲートに印加されることにより、映像に応じた電流を発光素子２０へ供給するトランジスタである。スイッチトランジスタとは、映像によらない電圧がゲートに印加されることにより導通または非道通の動作を行うトランジスタである。駆動トランジスタ２６ａとトランジスタ２６ｂ〜２６ｅとは、アモルファスシリコンまたはポリシリコンで構成されてもよい。
【００４１】
画素１４では、走査線１９ａから走査信号Ｓｃａｎが供給されたときに、信号線１９ｂから画素信号に応じた電圧である画素信号Ｄａｔａが駆動トランジスタ２６ａのゲートに印加される。これにより、画素信号に応じた電流が発光素子２０に流れ、発光素子２０は、画素信号に応じた輝度で発光する。
【００４２】
より詳細には、画素１４には、参照電源線ＶＲＥＦと、ＥＬアノード電源線ＶＴＦＴと、ＥＬカソード電源線Ｖｃａｔと、初期化電源線ＶＩＮＩと、参照電圧制御線Ｒｅｆと、初期化制御線Ｉｎｉと、イネーブル線Ｅｎａｂｌｅとが配線されている。ＥＬアノード電源線ＶＴＦＴには、発光素子２０に映像信号に応じた画素電流を供給するアノード電圧発生回路（図示せず）が接続されている。ＥＬカソード電源線Ｖｃａｔには、発光素子２０に印加するカソード電圧を発生するカソード電圧発生回路（図示せず）が接続されている。なお、ＥＬカソード電源線Ｖｃａｔは、カソード電圧発生回路に接続される代わりに、アノード電圧発生回路のＧＮＤに接地されてもよい。初期化電源線ＶＩＮＩは、容量素子２２を初期化するときの初期化電圧ＶＩＮＩを発生するＶＩＮＩ電圧発生回路（図示せず）に接続されている。
【００４３】
走査信号Ｓｃａｎが供給される走査線１９ａ、参照電圧制御線Ｒｅｆ、初期化制御線Ｉｎｉ、イネーブル線Ｅｎａｂｌｅには、図３に示すように、所定のタイミングで、それぞれ電圧レベルがＨＩＧＨまたはＬＯＷの信号が供給される。画素１４において、駆動トランジスタ２６ａと、トランジスタ２６ｂ〜２６ｅは全てｎ型トランジスタであるため、ＨＩＧＨの信号がゲートに供給されるとオン状態となり、ＬＯＷの信号がゲートに供給されるとオフ状態となる。
【００４４】
図３に示すように、時刻ｔ０から時刻ｔ７までの期間は、画素１４が発光しない非発光期間である。
【００４５】
図３に示す時刻ｔ０から時刻ｔ１までの期間は、参照電源線ＶＲＥＦが供給する電圧を切り換えるための遷移期間である。
【００４６】
時刻ｔ１から時刻ｔ２までの期間は、駆動トランジスタ２６ａを初期化する初期化期間である。参照電圧制御線Ｒｅｆの電圧レベルをＬＯＷからＨＩＧＨに変化させること（立ち上がり）により初期化期間を開始する。なお、初期化期間とは、駆動トランジスタ２６ａの閾値電圧補償を行うためにドレイン電流を流すのに必要な電圧を駆動トランジスタ２６ａのゲート電極およびソース電極間に印加する期間である。
【００４７】
時刻ｔ２から時刻ｔ３までの期間は、駆動トランジスタ２６ａの閾値電圧Ｖｔｈを補償する閾値補償期間であり、この期間に駆動トランジスタ２６ａの閾値電圧が補償される。
【００４８】
時刻ｔ３から時刻ｔ４までの期間は、閾値補償動作を終了させるための期間である。
【００４９】
時刻ｔ４から時刻ｔ５までの期間は、トランジスタ２６ｃを非導通状態（オフ状態）にすることで、信号線１９ｂを介して供給された画素信号Ｄａｔａと参照電源線ＶＲＥＦの参照電圧とが同時に節点Ａに印加されるのを防止する期間である。
【００５０】
なお、トランジスタ２６ｃとトランジスタ２６ｄとを同時に非導通状態（オフ状態）にし、時刻ｔ３からｔ４までの期間を一つの期間としてもよい。
【００５１】
時刻ｔ５から時刻ｔ６までの期間は、信号線１９ｂから表示階調に応じた映像信号電圧（データ信号電圧）を画素１４の回路にトランジスタ２６ｂを介して取り込み、容量素子２２に書き込む書込期間である。
【００５２】
時刻ｔ６から時刻ｔ７までの期間は、トランジスタ２６ｂを確実に非導通状態（オフ状態）にさせるための期間である。
【００５３】
時刻ｔ７からｔ８までの期間は、発光素子２０を発光させる発光期間である。トランジスタ２６ｄを導通状態（オン状態）にさせることで、容量素子２２に蓄えられた電圧（データ信号電圧）に応じて駆動トランジスタ２６ａを通じて発光素子２０に電流が供給される。これにより、発光素子２０は発光する。
【００５４】
時刻ｔ８以降は、上述した時刻ｔ０からｔ７までの期間の動作が繰り返される。すなわち、画素１４では、非発光期間と発光期間とが繰り返される。
【００５５】
なお、画素１４の構成は、図２に示した構成に限らず、他の構成であってもよい。画素の他の構成については、後に詳述する。
【００５６】
［３．表示装置の駆動制御方法］
次に、表示装置１０の駆動制御方法について説明する。図４は、本実施の形態にかかる表示装置１０の制御動作を示すフローチャートである。
【００５７】
本実施の形態にかかる表示装置１０では、表示装置１０の使用時間すなわち発光素子２０の点灯時間からＶｔｈシフトを計算（予測）して、スイッチトランジスタの最適なオン電圧ＶｇＯＮ＝ＶｇＨを計算し、計算されたＶｇＨが駆動トランジスタ２６ａのゲートに印加されるように、制御部１３に設けられたタイミング制御回路１５および電圧制御回路１８によって、走査線駆動回路１６から出力されるＶｇＨ出力信号を更新する制御が行われる。なお、ＶｇＨとは、スイッチトランジスタであるトランジスタ２６ｄのゲートに印加されるＨＩＧＨまたはＬＯＷ電圧のうちの、ＨＩＧＨ電圧のことをいう。
【００５８】
詳細には、以下のとおりである。
【００５９】
図４に示すように、はじめに、表示装置１０の電源がオン状態にされると、前回パネルの電源がオン状態であったときまでの発光素子２０の点灯時間がメモリから取り出される（ステップＳ１０）。そして、表示装置１０の電源が引き続きオン状態である場合には（ステップＳ１１においてＮｏ）、発光素子２０の点灯時間が積算される（ステップＳ１２）。また、表示装置１０の電源がオフ状態にされた場合には（ステップＳ１１においてＹｅｓ）、オフ状態にされた時点まで（現在）の点灯時間が保存される（ステップＳ１８）。
【００６０】
さらに、点灯時間が積算された後、表示装置１０の電源が引き続きオン状態である場合には（ステップＳ１３においてＮｏ）、閾値電圧のシフト量ΔＶｔｈ（Ｖｔｈシフト）が予測（算出）される（ステップＳ１４）。ここで、閾値電圧のシフト量ΔＶｔｈの計算は、ストレス電圧をＶＳＴ、時刻ｔ＝０における閾値電圧ＶｔｈをＶｔｈ（０）、点灯時間をｔ、閾値電圧のシフトが進行する現象の時定数をτとすると、以下の式により行われる。なお、Ａおよびβは、デバイスにより決まるデバイス特性である。
【００６１】
【数１】
2016071215.tif 000003
【００６２】
式（１）より、閾値電圧のシフト量ΔＶｔｈの値が算出される。
【００６３】
なお、パネルの電源がオフ状態にされた場合には（ステップＳ１３、Ｓ１５においてＹｅｓ）、オフ状態にされた時点まで（現在）の点灯時間が保存される（ステップＳ１８）。
【００６４】
さらに、パネルの電源が引き続きオン状態である場合には（ステップＳ１５においてＮｏ）、最適なＶｇＨが計算される（ステップＳ１６）。そして、メモリに保存されているＶｇＨが適切な値でなければ、ＶｇＨの更新が必要であると判断され（ステップＳ１７においてＹｅｓ）、再び点灯時間が積算される（ステップＳ１２）。ＶｇＨの更新が必要でないと判断されれば（ステップＳ１７においてＮｏ）、再び点灯時間が積算される（ステップＳ１２）。
【００６５】
また、メモリに保存されているＶｇＨが適切な値でなければＶｇＨの更新が必要であると判断され、オフ状態にされた時点まで（現在）の点灯時間が保存される（ステップＳ１８）。同時に、ＶｇＨ出力制御信号が更新される（ステップＳ１９）。これにより、トランジスタ２６ｄには最適なＶｇＨが与えられ、Ｖｔｈシフトの影響が抑制される。
【００６６】
なお、上述した駆動制御は、パネル単位で繰り返される。
【００６７】
ここで、点灯時間の累積値から予測（算出）される閾値電圧のシフト量ΔＶｔｈと、計測したストレス時間と閾値電圧のシフト量ΔＶｔｈとの関係とについて説明する。図５は、計測したストレス時間とΔＶｔｈとの関係を示す図である。なお、図５では、閾値電圧のシフト量ΔＶｔｈについて片対数表示としている。
【００６８】
図５では、測定条件を変更したＡ、Ｂ、Ｃ、Ｄの４種類の条件の下、ストレス時間と閾値電圧のシフト量ΔＶｔｈの計測結果を示している。計測したストレス時間と閾値電圧のシフト量ΔＶｔｈとの関係は、図５に示すように対数関数で示され、その特徴は、上記した式（１）を満たしている。したがって、式（１）により点灯時間の累積値から閾値電圧のシフト量ΔＶｔｈが予測（算出）されることは妥当であることが分かる。
【００６９】
また、図６は、トランジスタのオンデューティと閾値電圧のシフト量ΔＶｔｈとの関係を示す図である。トランジスタ２６ｄは、オンの期間が長いほど、すなわち、オンデューティが高くなるにつれて、閾値電圧のシフト量ΔＶｔｈが大きくなる。図６に示すように、トランジスタ２６ｄでは、オンデューティが３０％のときの閾値電圧のシフト量ΔＶｔｈは０である。オンデューティが３０％以上では、閾値電圧のシフト量ΔＶｔｈは正方向にシフト、すなわち閾値電圧のシフト量ΔＶｔｈは大きくなる。
【００７０】
実際は、オンデューティが３０％以上４０％以下であれば、閾値電圧のシフト量ΔＶｔｈは０Ｖ以上０．５Ｖ以下であり、通常２０Ｖ程度の電圧がゲートに印加されるスイッチトランジスタにおいては、この程度の変化はトランジスタの性能に大きく影響を与えるものとはならない。しかし、オンデューティが４０％を超えると、閾値電圧のシフト量ΔＶｔｈがスイッチトランジスタに与える影響は大きくなる。したがって、オンデューティは、３０％以上４０％以下とすることが好ましい。この場合には、ＶｇＨの補正を行わないとしてもよい。
【００７１】
［４．効果］
以上、本実施の形態にかかる表示装置および表示装置の駆動方法によると、発光素子２０の点灯時間からＶｔｈシフトを予測して最適なオン電圧ＶｇＯＮを計算し、計算されたオン電圧ＶｇＯＮがスイッチトランジスタであるトランジスタ２６ｄのゲートに印加されるようにオン電圧ＶｇＯＮ出力信号を更新する制御が行われるので、トランジスタのＶｔｈシフトによる影響を低減して画素回路を正常に動作させることができる。
【００７２】
なお、上述したスイッチトランジスタは、アモルファスシリコンまたはポリシリコンで構成されていてもよい。また、トランジスタはｎ型に限らずｐ型であってもよい。
【００７３】
（実施の形態１の変形例１）
次に、実施の形態１の変形例１について説明する。本変形例にかかる表示装置が実施の形態１にかかる表示装置と異なる点は、画素の構成である。図７は、本変形例にかかる画素の構成の一例を示す回路図である。図８は、図７に示した画素の動作を示すタイミングチャートである。
【００７４】
図７に示すように、画素３４は、発光素子２０と、容量素子２２と、駆動トランジスタ３６ａと、トランジスタ３６ｂ〜３６ｅとを備えている。すなわち、実施の形態１に示した画素１４におけるトランジスタ２６ｄに代えて、トランジスタ３６ｄを備えている。駆動トランジスタ３６ａと、トランジスタ３６ｂ〜３６ｅは、ｎ型トランジスタである。トランジスタ３６ｄは、本発明におけるスイッチトランジスタに相当する。
【００７５】
トランジスタ３６ｄは、容量素子２２の一端と、駆動トランジスタ３６ａのゲートとの間に設けられている。また、トランジスタ３６ｄと駆動トランジスタ３６ａのゲートとの間には、トランジスタ３６ｃが接続されている。
【００７６】
画素３４では、走査線１９ａから走査信号Ｓｃａｎが供給されたときに、信号線１９ｂから画素信号Ｄａｔａが駆動トランジスタ３６ａのゲートに印加される。これにより、画素信号に応じた電流が発光素子２０に流れ、発光素子２０は、画素信号に応じた輝度で発光する。
【００７７】
より詳細には、画素３４には、参照電源線ＶＲＥＦと、ＥＬアノード電源線ＶＴＦＴと、ＥＬカソード電源線Ｖｃａｔと、初期化電源線ＶＩＮＩと、参照電圧制御線Ｒｅｆと、初期化制御線Ｉｎｉと、マージ線Ｍｅｒｇｅとが配線されている。ＥＬアノード電源線ＶＴＦＴは、駆動トランジスタ３６ａに接続されている。その他の構成については、実施の形態１で示した画素１４と同一であるため、詳細な説明は省略する。
【００７８】
走査信号Ｓｃａｎが供給される走査線１９ａ、参照電圧制御線Ｒｅｆ、初期化制御線Ｉｎｉ、マージ線Ｍｅｒｇｅには、図８に示すように、所定のタイミングで、それぞれ電圧レベルがＨＩＧＨまたはＬＯＷの信号が供給される。画素３４において、駆動トランジスタ３６ａとトランジスタ３６ｂ〜３６ｅとは全てｎ型トランジスタであるため、ＨＩＧＨの信号がゲートに供給されるとオン状態となり、ＬＯＷの信号がゲートに供給されるとオフ状態となる。
【００７９】
図８に示すように、時刻ｔ０から時刻ｔ７までの期間は、画素３４が発光しない非発光期間である。
【００８０】
図８に示す時刻ｔ０から時刻ｔ１までの期間は、参照電源線ＶＲＥＦが供給する電圧を切り換えるための遷移期間である。
【００８１】
時刻ｔ１から時刻ｔ２までの期間は、駆動トランジスタ３６ａを初期化する初期化期間である。
【００８２】
時刻ｔ２から時刻ｔ３までの期間は、駆動トランジスタ３６ａの閾値電圧Ｖｔｈを補償する閾値補償期間であり、この期間に駆動トランジスタ３６ａの閾値電圧が補償される。
【００８３】
時刻ｔ３から時刻ｔ４までの期間は、閾値補償動作を終了させるための期間である。
【００８４】
時刻ｔ４から時刻ｔ５までの期間は、トランジスタ３６ｃを非導通状態（オフ状態）にすることで、信号線１９ｂを介して供給された画素信号Ｄａｔａと参照電源線ＶＲＥＦの参照電圧とが同時に節点Ａに印加されるのを防止する期間である。
【００８５】
なお、トランジスタ３６ｃとトランジスタ３６ｄとを同時に非導通状態（オフ状態）にし、時刻ｔ３からｔ４までを一つの期間としてもよい。
【００８６】
時刻ｔ５から時刻ｔ６までの期間は、信号線１９ｂから表示階調に応じた映像信号電圧（データ信号電圧）を画素３４の回路にトランジスタ３６ｂを介して取り込み、容量素子２２に書き込む書込期間である。
【００８７】
時刻ｔ６から時刻ｔ７までの期間は、トランジスタ３６ｂを確実に非導通状態（オフ状態）にさせるための期間である。
【００８８】
時刻ｔ７からｔ８までの期間は、発光素子２０を発光させる発光期間である。トランジスタ３６ｄを導通状態（オン状態）にさせることで、容量素子２２に蓄えられた電圧（データ信号電圧）に応じて駆動トランジスタ３６ａを通じて発光素子２０に電流が供給される。これにより、発光素子２０は発光する。
【００８９】
時刻ｔ８以降は、上述した時刻ｔ０からｔ７までの期間の動作が繰り返される。すなわち、画素３４では、非発光期間と発光期間とが繰り返される。
【００９０】
このような画素３４の構成においても、上述した駆動制御方法によりＶｔｈシフトによる影響を低減することができる。
【００９１】
（実施の形態１の変形例２）
次に、実施の形態１の変形例２について説明する。本変形例にかかる表示装置が実施の形態１にかかる表示装置と異なる点は、画素の構成である。図９は、本変形例にかかる画素の構成の一例を示す回路図である。図１０は、図９に示した画素の動作を示すタイミングチャートである。
【００９２】
図９に示すように、画素４４は、発光素子２０と、容量素子４２と、駆動トランジスタ４６ａと、トランジスタ４６ｂ〜４６ｆとを備えている。駆動トランジスタ４６ａとトランジスタ４６ｂ〜４６ｆとは、ｐ型のトランジスタである。ここで、トランジスタ４６ｃおよびトランジスタ４６ｄが、本発明におけるスイッチトランジスタに相当する。
【００９３】
画素４４において、トランジスタ４６ｂ、４６ｅ、４６ｆは、走査信号Ｓｃａｎによりオンオフの制御が行われる。また、トランジスタ４６ｆは、駆動トランジスタ４６ａのソースとゲートとの間に設けられている。
【００９４】
画素４４では、走査線１９ａから走査信号Ｓｃａｎが供給されたときに、信号線１９ｂから画素信号Ｄａｔａが駆動トランジスタ４６ａのゲートに印加される。これにより、画素信号に応じた電流が発光素子２０に流れ、発光素子２０は、画素信号に応じた輝度で発光する。
【００９５】
より詳細には、画素４４には、参照電源線ＶＲＥＦと、ＥＬアノード電源線ＶＴＦＴと、ＥＬカソード電源線Ｖｃａｔと、参照電圧制御線Ｒｅｆと、イネーブル線Ｅｎａｂｌｅとが配線されている。ＥＬアノード電源線ＶＴＦＴは、駆動トランジスタ４６ａに接続されている。その他の構成については、実施の形態１で示した画素１４と同一であるため、詳細な説明は省略する。
【００９６】
走査信号Ｓｃａｎが供給される走査線１９ａ、参照電圧制御線Ｒｅｆ、イネーブル線Ｅｎａｂｌｅには、図１０に示すように、所定のタイミングで、それぞれ電圧レベルがＨＩＧＨまたはＬＯＷの信号が供給される。画素４４において、駆動トランジスタ４６ａとトランジスタ４６ｂ〜４６ｆとは全てｐ型トランジスタであるため、ＨＩＧＨの信号がゲートに供給されるとオフ状態となり、ＬＯＷの信号がゲートに供給されるとオン状態となる。
【００９７】
図１１に示すように、時刻ｔ０から時刻ｔ５までの期間は、画素４４が発光しない非発光期間である。
【００９８】
図１１に示す時刻ｔ０から時刻ｔ１までの期間は、画素４４内の節点Ａの接続先を参照電源線ＶＲＥＦから信号線１９ｂへと切り換えるための遷移期間である。
【００９９】
時刻ｔ１から時刻ｔ２までの期間は、容量素子４２を初期化する初期化期間である。
【０１００】
時刻ｔ２から時刻ｔ３までの期間は、画素信号Ｄａｔａを画素４４内の節点Ａに書き込みつつ駆動トランジスタ４６ａの閾値電圧Ｖｔｈを補償する閾値補償期間であり、この期間に映像信号電圧（データ信号電圧）の書き込みと駆動トランジスタ４６ａの閾値電圧の補償が同時に実行される。
【０１０１】
時刻ｔ３から時刻ｔ４までの期間は、画素４４内の節点Ａの接続先を信号線１９ｂから参照電源線ＶＲＥＦへと切り換えるための期間である。
【０１０２】
時刻ｔ４から時刻ｔ５までの期間は、画素４４内の節点Ａを参照電源線ＶＲＥＦへ確実に接続させてから発光期間を開始させるためのマージン期間である。
【０１０３】
時刻ｔ５からｔ６の期間は、発光素子２０を発光させる発光期間である。トランジスタ４６ｄを導通状態（オン状態）にさせることで、容量素子４２に蓄えられた電圧（データ信号電圧）に応じて駆動トランジスタ４６ａを通じて発光素子２０に電流が供給される。これにより、発光素子２０は発光する。
【０１０４】
時刻ｔ６以降は、上述した時刻ｔ０からｔ５までの期間の動作が繰り返される。すなわち、画素４４では、非発光期間と発光期間とが繰り返される。
【０１０５】
このような画素４４の構成であっても、上述した駆動制御方法によりＶｔｈシフトによる影響を低減することができる。
【０１０６】
（実施の形態２）
次に、実施の形態２について説明する。
【０１０７】
本実施の形態にかかる表示装置が実施の形態１に係る表示装置１０と異なる点は、閾値電圧のシフト量ΔＶｔｈを計測するための測定用のサンプルトランジスタ（サンプルＴＦＴ）を設け、当該サンプルＴＦＴに流れる電流を計測することにより表示装置の駆動制御を行う点である。
【０１０８】
図１１は、本実施の形態にかかる表示装置５０の構成を示す概略図である。図１２は、本実施の形態にかかる表示装置５０の制御動作を示すフローチャートである。
【０１０９】
図１１に示すように、表示装置５０は、表示領域１２に隣接して測定用画素領域５２を備えている。測定用画素領域５２には、電流計測用としてのサンプルＴＦＴ５５を有するサンプル画素５４が配置されている。サンプルＴＦＴ５５の構成は、表示装置１０に配置された画素１４のトランジスタ２６ｄと同様の構成であってもよいし、測定に適した回路構成としてもよい。また測定用画素の数は、複数でもよいし１つでもよい。なお、サンプルＴＦＴ５５は補正対象のトランジスタと同じ極性であることが望ましく、対象トランジスタの極性に応じてｎ型トランジスタに限らずｐ型トランジスタであってもよい。以下の例では、ｎ型トランジスタの場合について説明する。
【０１１０】
次に、表示装置５０の駆動制御方法について説明する。
【０１１１】
図１２に示すように、はじめに、サンプルＴＦＴ５５に画素１４におけるＴＦＴと同様のストレス電圧が印加される（ステップＳ２０）。そして、サンプルＴＦＴ５５のＩｄ−Ｖｇｓ特性が測定される（ステップＳ２１）。その後、引き続きパネル電源がオン状態であれば（ステップＳ２２でＮｏ）、閾値電圧Ｖｔｈが算出される（ステップＳ２３）。また、パネル電源がオフ状態であれば（ステップＳ２２でＹｅｓ）、制御は終了される。
【０１１２】
閾値電圧Ｖｔｈの算出では、例えばサンプルＴＦＴ５５をトランジスタの飽和領域で動作させてＩｄ−Ｖｇｓ特性を取得する。このとき、Ｉｄｓ＝ａ（Ｖｇｓ−Ｖｔｈ）２が得られるので、√ＩｄｓとＶｇｓとを直線近似して、Ｉｄｓ＝０となるＶｇｓを求め、Ｖｔｈとしてよい。また、例えばサンプルＴＦＴ５５のＶｇｓをステップ的に変化させて、ある基準電流値に対するＩｄｓの大小を判定し、判定結果が大から小へ反転もしくは小から大へ反転した電圧をＶｔｈとしてもよい。
【０１１３】
なお、ｐ型トランジスタの場合には、Ｉｓｄ＝ａ（Ｖｓｇ−Ｖｔｈ）２が得られるので、√ＩｓｄとＶｓｇとを直線近似してＩｓｄ＝０となるＶｓｇを求め、閾値電圧Ｖｔｈとする。
【０１１４】
その後、引き続きパネル電源がオン状態であれば（ステップＳ２４でＮｏ）、最適なＶｇＨが算出される（ステップＳ２５）。また、パネル電源がオフ状態であれば（ステップＳ２４でＹｅｓ）、制御は終了される。
【０１１５】
その後、ＶｇＨの更新が必要であれば（ステップＳ２６においてＹｅｓ）、ＶｇＨ出力制御信号が更新される（ステップＳ２７）。ＶｇＨの更新が必要でなければ（ステップＳ２６においてＮｏ）、再びサンプルＴＦＴ５５のＩｄ−Ｖｇｓ特性が測定される（ステップＳ２１）。
【０１１６】
ＶｇＨ出力制御信号が更新された後は、再びサンプルＴＦＴ５５に、画素１４におけるＴＦＴと同様のストレス電圧が印加され（ステップＳ２０）、サンプルＴＦＴ５５のＩｄ−Ｖｇｓ特性が測定される（ステップＳ２１）。
【０１１７】
以上、本実施の形態にかかる表示装置および表示装置の駆動方法によると、電流測定用のサンプルＴＦＴを設け、当該サンプルＴＦＴにおける電流を計測することにより、計測された電流に基づいてスイッチトランジスタの閾値電圧Ｖｔｈおよび最適なＶｇＨを算出し、算出したＶｇＨにより表示装置の駆動制御を行う。これにより、Ｖｔｈシフトによる影響を低減することができる。
【０１１８】
（実施の形態３）
次に、実施の形態３について説明する。
【０１１９】
本実施の形態にかかる表示装置が実施の形態１に係る表示装置１０と異なる点は、スイッチトランジスタを流れる電流の実測値より、表示装置の駆動制御を行う点である。図１３は、本実施の形態にかかる表示装置１０の制御動作を示すフローチャートである。
【０１２０】
スイッチトランジスタを流れる電流の実測は、表示装置１０の電源がオフ状態のときに行われる。図１３に示すように、表示装置１０の電源がオン状態であれば（ステップＳ３０でＮｏ）、表示装置１０の電源がオフ状態になるまで電流測定は行わないが、表示装置１０の電源がオフ状態であれば（ステップＳ３０でＹｅｓ）、測定モードの切り替えを行い、表示装置１０の電源をオフ状態にする（ステップＳ３１）。
【０１２１】
測定モードの切り替えが行われると、次に表示装置１０のＩ−Ｖ特性（Ｉｄｓ−Ｖｇｓ特性またはＩｓｄ−Ｖｓｇ特性）が測定される（ステップＳ３２）。
【０１２２】
ここで、Ｉ−Ｖ特性の測定は各画素により異なるため、以下、図２、５、７に示した画素１４、３４、４４を例として、それぞれ説明する。図１４Ａは、図２に示した画素における電流測定を示す図である。図１４Ｂは、図７に示した画素における電流測定を示す図である。図１４Ｃは、図９に示した画素における電流測定を示す図である。
【０１２３】
図１４Ａに示す回路では、イネーブル線Ｅｎａｂｌｅを０Ｖから５Ｖまで、もしくは５Ｖから０Ｖまで変化させたときの、図１４Ａに示した矢印の電流を観測してＩｄｓ−Ｖｇｓデータとする。なお、Ｖｓ＝Ｖｉｎｉ＝０Ｖ、Ｖｇ＝Ｅｎａｂｌｅ線の電圧とする。
【０１２４】
図１４Ｂに示す回路では、イネーブル線Ｅｎａｂｌｅを上記のように０Ｖ〜５Ｖの範囲で変化させたときの、図１４Ｂに示した矢印の電流を観測してＩｄｓ−Ｖｇｓデータとする。なお、Ｖｓ＝Ｖｄａｔａ＝０Ｖ、Ｖｇ＝イネーブル線Ｅｎａｂｌｅの電圧とする。
【０１２５】
図１４Ｃに示す回路では、トランジスタ４６ｃについては、Ｒｅｆ線を上記のように０Ｖ〜５Ｖの範囲で変化させたときの、図１４Ｃに示した矢印Ｉ１の電流を観測してＩｓｄ−Ｖｓｇデータとする。このとき、イネーブル線Ｅｎａｂｌｅに印加される電圧はＬｏ電圧として、Ｉ２の経路の電流を遮断しておく。また、このとき、Ｖｓ＝ＶＲＥＦ＝５Ｖ、Ｖｇ＝参照電圧制御線Ｒｅｆの電圧、である。
【０１２６】
トランジスタ４６ｄについては、イネーブル線Ｅｎａｂｌｅを上記のように０Ｖ〜５Ｖの範囲で変化させたときの、図１４Ｃに示した矢印Ｉ２の電流を観測してＩｓｄ−Ｖｓｇデータとする。このとき、参照電圧制御線Ｒｅｆは、Ｌｏ電圧としてＩ１の経路電流を遮断しておく。なお、Ｖｓ＝ＶＴＦＴ＝５Ｖ、Ｖｇ＝イネーブル線Ｅｎａｂｌｅの電圧である。
【０１２７】
上述のように、表示装置１０のＩ−Ｖ特性が測定されると、次にトランジスタ２６ｄの閾値電圧Ｖｔｈが算出される（ステップＳ３３）。閾値電圧Ｖｔｈの算出では、√ＩｄｓとＶｇｓとを直線近似して、Ｉｓｄ＝０となるＶｇｓを求め、閾値電圧Ｖｔｈとする。なお、ｐ型トランジスタの場合には、Ｉｓｄ＝ａ（Ｖｓｇ−Ｖｔｈ）２が得られるので、√ＩｓｄとＶｓｇとを直線近似して、Ｉｓｄ＝０となるＶｓｇを求め、閾値電圧Ｖｔｈとする。
【０１２８】
その後、最適なＶｇＨが算出される（ステップＳ３４）。
【０１２９】
さらに、ＶｇＨの更新が必要であれば（ステップＳ３５においてＹｅｓ）、ＶｇＨ出力制御信号が更新され（ステップＳ３６）、終了する。ＶｇＨの更新が必要でなければ（ステップＳ３５においてＮｏ）、終了する。
【０１３０】
以上、本実施の形態にかかる表示装置および表示装置の駆動方法によると、スイッチトランジスタにおける電流を実測することにより、計測された電流に基づいてスイッチトランジスタの閾値電圧Ｖｔｈおよび最適なＶｇＨを算出し、算出したＶｇＨにより表示装置の駆動制御を行う。これにより、Ｖｔｈシフトによる影響をより精度よく低減することができる。
【０１３１】
（他の実施の形態）
以上、実施の形態に係る表示装置について説明したが、表示装置は、上述した実施の形態に限定されるものではない。上述した実施の形態に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、表示装置を内蔵した各種機器も本発明に含まれる。
【０１３２】
例えば、上述の制御対象となるトランジスタは、映像によらない電圧がゲートに印加されることにより導通または非道通の動作を行うスイッチトランジスタに限らず、映像に応じた電圧がゲートに印加されることにより映像に応じた電流を発光素子へ供給する駆動トランジスタであってもよい。
【０１３３】
また、駆動トランジスタおよびスイッチトランジスタは、アモルファスシリコンまたはポリシリコンで構成されてもよい。
【０１３４】
また、駆動トランジスタおよびスイッチトランジスタは、ｎ型のトランジスタであってもよいし、ｐ型のトランジスタであってもよい。また、駆動トランジスタは、駆動電圧のＨＩＧＨ電圧が時間と共に変化するデジタルトランジスタであってもよい。
【０１３５】
また、本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。例えば、図１５に示すような、本発明にかかる表示装置を備えた薄型フラットテレビシステムも本発明に含まれる。
【産業上の利用可能性】
【０１３６】
本発明は、特に、大画面および高解像度が要望される薄型テレビおよびパーソナルコンピュータのディスプレイなどの技術分野に有用である。
【符号の説明】
【０１３７】
１０、５０  表示装置
１２  表示領域
１４、３４、４４  画素
１５  タイミング制御回路
１６  走査線駆動回路
１７  信号線駆動回路
１８  電圧制御回路
１９ａ  走査線
１９ｂ  信号線
２０  発光素子
２２、４２  容量素子
２６ａ、３６ａ、４６ａ  駆動トランジスタ
２６ｂ、２６ｃ、２６ｅ、３６ｂ、３６ｃ、３６ｅ、４６ｂ、４６ｅ、４６ｆ  トランジスタ
２６ｄ、３６ｄ、４６ｃ、４６ｄ  トランジスタ（スイッチトランジスタ）
５２  測定用画素領域
５４  サンプル画素
５５  サンプルＴＦＴ
Ｄａｔａ  画像信号
Ｓｃａｎ  走査信号
【図１】
2016071215.tif 000004
【図２】
2016071215.tif 000005
【図３】
2016071215.tif 000006
【図４】
2016071215.tif 000007
【図５】
2016071215.tif 000008
【図６】
2016071215.tif 000009
【図７】
2016071215.tif 000010
【図８】
2016071215.tif 000011
【図９】
2016071215.tif 000012
【図１０】
2016071215.tif 000013
【図１１】
2016071215.tif 000014
【図１２】
2016071215.tif 000015
【図１３】
2016071215.tif 000016
【図１４Ａ】
2016071215.tif 000017
【図１４Ｂ】
2016071215.tif 000018
【図１４Ｃ】
2016071215.tif 000019
【図１５】
2016071215.tif 000020