(57)【要約】      （修正有）【課題】III−Ｖ族半導体基板の使用効率を高める半導体光学素子製造方法、及び半導体光学素子を提供する。【解決手段】III−Ｖ族半導体レーザ素子と、III−Ｖ族半導体レーザの光出力が光導波路に導波されるフォトニクス基板とを備える半導体光学素子を製造する半導体光学素子製造方法であって、半導体基板に形成された複数のIII−Ｖ族半導体レーザ素子を支持部材に固定する第１工程Ｓ４０と、第１工程で固定されたIII−Ｖ族半導体レーザ素子と、半導体基板とをエッチング剥離する第２工程Ｓ５０と、第２工程で剥離されたIII−Ｖ族半導体レーザ素子とフォトニクス基板とを分子間接合する第３工程Ｓ６０とを備える。【選択図】図３
2016071158.tif 000002
【特許請求の範囲】
【請求項１】
III−Ｖ族半導体レーザ素子と、該III−Ｖ族半導体レーザ素子の共振光が導かれる光導波路を有するフォトニクス基板とを備える半導体光学素子を製造する半導体光学素子製造方法であって、
半導体基板に形成された複数の前記III−Ｖ族半導体レーザ素子を支持部材に固定する第１工程と、
前記第１工程で固定された前記III−Ｖ族半導体レーザ素子と、前記半導体基板とをエッチング剥離する第２工程と、
前記第２工程で剥離されたIII−Ｖ族半導体レーザ素子と前記フォトニクス基板とを分子間接合する第３工程と
を備えることを特徴とする半導体光学素子製造方法。
【請求項２】
請求項１に記載の半導体光学素子製造方法において、
前記フォトニクス基板は、光導波路が形成されており、
前記光導波路のコアと前記III−Ｖ族半導体レーザ素子の活性層とは、エバネッセント光により導波されることを特徴とする半導体光学素子製造方法。
【請求項３】
III−Ｖ族半導体レーザ素子と、該III−Ｖ族半導体レーザ素子の共振光が光導波路に導かれるフォトニクス基板とを備える半導体光学素子であって、
前記III−Ｖ族半導体レーザ素子は、活性層と該活性層を挟むクラッド層とを有し、
何れか一方の前記クラッド層と前記フォトニクス基板とは分子間接合されている
ことを特徴とする半導体光学素子。
【請求項４】
請求項３に記載の半導体光学素子において、
前記活性層と前記光導波路のコアとは、エバネッセント結合により導波される
ことを特徴とする半導体光学素子。
【請求項５】
請求項３に記載の半導体光学素子において、
前記活性層と前記光導波路のコアとは、モード結合する
ことを特徴とする半導体光学素子。
【請求項６】
請求項３乃至請求項５の何れか一項に記載の半導体光学素子において、
前記分子間接合されているクラッド層は、厚みが５０ｎｍ〜１００ｎｍである
ことを特徴とする半導体光学素子。
【請求項７】
請求項３乃至請求項６の何れか一項に記載の半導体光学素子において、
前記フォトニクス基板の面積は、前記III−Ｖ族半導体レーザ素子の面積の１０倍〜１００倍であることを特徴とする半導体光学素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光学素子製造方法、及び半導体光学素子に関し、特に、光導波路部品に導波形半導体レーザを実装する際に、半導体レ一ザ構造の実装が簡易化可能な半導体光学素子製造方法、及び半導体光学素子に関する。
【背景技術】
【０００２】
ＦＴＴＨ（Fiber to the Home）システム、特に、ＰＯＮ（Passive Optical Network）システムは、多数の加入者が局舎側装置ＯＬＴ（Optical Line Terminal）を共用するものである。また、ＯＬＴは、シリコン（Ｓｉ）基板上に光導波路を形成し、該Ｓｉ光導波路と半導体レーザ素子及びフォトダイオードの何れか一方又は双方と結合させる光電子融合デバイスが使用されている。このような、光電子融合デバイスにおいては、高密度で低コスト化可能な実装技術が求められている。
【０００３】
ここで、半導体レーザは、基板の表面に平行な方向に発振するのが通常であり、光導波路も基板に平行に形成されている。このため、光電子融合デバイスは、半導体レーザの光を光導波路の端面から入射するのが通常であり、Ｓｉ光導波路の表面と半導体レーザ素子とを面接合させて半導体光学素子を製造するようなことは考えられなかった。
【０００４】
しかしながら、シリコン導波路と垂直方向にズレた面に半導体レーザの活性層を形成し、シリコン導波路と活性層とを光で結合させることにより、通常の半導体プロセスで実装可能な技術が注目され始めている。例えば、下記の非特許文献１には、Ｓｉ基板上にＳｉ光導波路を形成し、その上に、III−Ｖ族半導体基板を貼り付け、貼り付け後に、III−Ｖ族半導体基板に対して半導体レーザ形成プロセスを実行する方法が開示されている。つまり、半導体レーザ形成プロセスを実行して形成された半導体レーザは、導波路が形成されているので、非特許文献１には、半導体レーザの導波路とＳｉ光導波路とを光で結合させた技術が開示されている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】G.-H.Duan1,et al.“III-Ｖ  on  Silicon  Transmitters”，OFC,OM3K4，2013
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、非特許文献１に記載の技術は、Ｓｉ光導波路が形成されたＳｉ基板上にIII−Ｖ族半導体基板を貼り付け、貼り付け後に、III−Ｖ族半導体基板に対して半導体レーザ形成プロセスを実行する必要がある。III−Ｖ族半導体基板は、一般的にＳｉ基板よりもコストが高く、Ｓｉフォトニクス基板の面積の内、III−Ｖ族半導体レーザ部の占める割合は、１／１００以下である。Ｓｉ基板にIII−Ｖ族半導体基板を貼り付けて、その後半導体レーザ形成プロセスを実行する場合には、III−Ｖ族半導体基板の大部分が使用されなくなるといった問題があった。
【０００７】
そこで、本発明は、III−Ｖ族半導体基板の使用効率を高めることができる半導体光学素子製造方法、及び半導体光学素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するため、本発明の一の手段は、III−Ｖ族半導体レーザ素子と、該III−Ｖ族半導体レーザの光出力が光導波路に導波されるフォトニクス基板とを備える半導体光学素子を製造する半導体光学素子製造方法であって、半導体基板に形成された複数の前記III−Ｖ族半導体レーザ素子を支持部材に固定する第１工程と、前記第１工程で固定された前記III−Ｖ族半導体レーザ素子と、前記半導体基板とをエッチング剥離する第２工程と、前記第２工程で剥離されたIII−Ｖ族半導体レーザ素子と前記フォトニクス基板とを分子間接合する第３工程とを備えることを特徴とする。
【０００９】
本発明の他の手段は、III−Ｖ族半導体レーザ素子と、該III−Ｖ族半導体レーザ素子の光出力が光導波路に導波されるフォトニクス基板とを備える半導体光学素子であって、前記III−Ｖ族半導体レーザ素子は、活性層と該活性層を挟むクラッド層を有し、一方の前記クラッド層と前記フォトニクス基板とは分子間接合されていることを特徴とする。
【００１０】
フォトニクス基板は、その面積がIII−Ｖ族半導体レーザ素子の１０〜１００倍である。このため、フォトニクス基板にIII−Ｖ族半導体基板を接合してから、素子形成プロセスを実行すると、III−Ｖ族半導体基板の多くが無駄になる。しかしながら、本願発明によれば、III−Ｖ族半導体レーザ素子を製造してから、III−Ｖ族半導体レーザ素子とフォトニクス基板とが分子間接合されるので、III−Ｖ族半導体基板が無駄にならない。
また、III−Ｖ族半導体レーザ素子とフォトニクス基板とが分子間接合されるので、フォトニクス基板に対して、垂線方向の光軸合わせが不要になる。
【００１１】
半導体レーザ素子は、一般に、活性層の内部を光が共振し、端部からレーザ光が放射される。III−Ｖ族半導体レーザ素子のクラッド層は、５０〜１００ｎｍと薄く形成されているので、導波路としての発光層とフォトニクス基板の光導波路のコアとは近接配置される。これにより、活性層からクラッド層や光導波路のクラッドにエバネッセント光が染み出し、活性層とコアとが光波電磁界の結合が生じる。つまり、III−Ｖ族半導体レーザ素子の活性層で共振した光は、フォトニクス基板の光導波路のコアに引き込まれる。
【発明の効果】
【００１２】
本発明によれば、III−Ｖ族半導体基板の使用効率を高めることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態である半導体光学素子の構造図である。
【図２】活性層で共振した光が光導波路のコアに結合される様子を説明するための図である。
【図３】本発明の第１実施形態である半導体光学素子の製造方法を説明するためのフローチャートである。
【図４】結晶成長で形成されるレーザ構造を説明するための構造図である。
【図５Ａ】ＬＤチップを製造するための説明図（１）である。
【図５Ｂ】ＬＤチップを製造するための説明図（２）である。
【図５Ｃ】ＬＤチップを製造するための説明図（３）である。
【図５Ｄ】ＬＤチップを製造するための説明図（４）である。
【図５Ｅ】ＬＤチップを製造するための説明図（５）である。
【図５Ｆ】ＬＤチップを製造するための説明図（６）である。
【図５Ｇ】ＬＤチップを製造するための説明図（７）である。
【図５Ｈ】ＬＤチップを製造するための説明図（８）である。
【図５Ｉ】ＬＤチップを製造するための説明図（９）である。
【図５Ｊ】ＬＤチップを製造するための説明図（１０）である。
【図５Ｋ】ＬＤチップを製造するための説明図（１１）である。
【図５Ｌ】ＬＤチップを製造するための説明図（１２）である。
【図６】ＬＤチップの個片化を説明するための説明図である。
【図７】複数のＬＤチップを貼り付け用支持基板に接着するための説明図である。
【図８】ＩｎＰ基板の剥離を説明するための説明図である。
【図９】Ｓｉ導波路への貼り付けを説明するための説明図である。
【図１０】本発明の比較例である半導体光学素子の構造図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。よって、本発明は、図示例のみに限定されるものではない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。
【００１５】
(第１実施形態)
（構成の説明）
図１は、本発明の第１実施形態である半導体光学素子の構造図である。
半導体光学素子１００は、Ｓｉ光導波路が形成されたＳＯＩ（Silicone on Insulate）フォトニクス基板３１と、該ＳＯＩフォトニクス基板３１の表面に分子間接合されたレーザダイオード素子としてのＬＤチップ３５とを備える。ＳＯＩフォトニクス基板３１は、Ｓｉ基板３２と、該Ｓｉ基板３２の表面に積層されたＳｉＯｘ絶縁層３３と、該ＳｉＯｘ絶縁層３３の表面に積層されたＳｉ光導波路３４とを備える。言い換えれば、ＬＤ（Laser Diode）チップ３５は、Ｓｉ光導波路３４の表面に積層されている。また、ＳＯＩフォトニクス基板３１は、その面積がＬＤチップ３５の面積の１００倍程度である。
【００１６】
Ｓｉ光導波路３４は、コアをシリコンとし、クラッドをＳｉＯｘ絶縁膜とするＳｉ細線光導波路である。なお、ＰＯＮの場合、Ｓｉ光導波路３４は、波長合分波器が形成され、多波長のレーザ光が合成され、光ファイバに結合されるように構成されている。ＬＤチップ３５は、ファブリペロー型半導体レーザ発振器であり、ｎ−ＩｎＰ層１３と、ｐ−ＩｎＰ層１５とに挟まれた活性層１４で発光し、活性層１４の両端に反射膜１４ａ（図２）がコーティングされている。この両端の反射膜１４ａは、反射率が７０〜９０％であり、出射側の反射率が数％の一般的な半導体レーザと異なる。また、Ｓｉ光導波路３４のコアとｎ−ＩｎＰ層１３との間のクラッドの厚みは、０．１〜３μｍである。
【００１７】
活性層１４は、両側面がｐ−ＩｎＧａＡｓＰ層１８で埋められており、上面がｐ−ＩｎＰ層１５が接合しており、下面がｎ−ＩｎＰ層１３で接合している光導波路になっており、特に、ｎ−ＩｎＰ層１３側において、エバネッセント光が染み出すことを特長とする。
【００１８】
図２は、活性層で共振した光が光導波路のコアに結合される様子を説明するための図である。図の活性層１４とＳｉ光導波路３４のコアの部分に光軸に対して垂直面内の光量分布が描かれている。つまり、活性層１４で発振した光は、単峰性の光量分布を呈しており、その光が、ｎ−ＩｎＰ層１３を介して、光導波路３４のコアに引き込まれる様子が描かれている。言い換えれば、活性層１４とＳｉ光導波路３４のコアとは、近接配置されており、活性層１４からクラッド層としてのｎ−ＩｎＰ層１３やＳｉ光導波路３４のクラッドにエバネッセント光が染み出し、活性層１４とコアとで光波電磁界のモード結合が生じる。ここで、ｎ−ＩｎＰ層１３は、厚みが５０〜１００ｎｍ（好ましくは、５０〜７０ｎｍ、６５〜８０ｎｍ）であり、Ｓｉ光導波路３４のクラッドの厚みと同程度又は薄くなるように形成されている。また、Ｓｉ光導波路３４のコアは、後端に反射膜３４ａがコーティングされており、光が一方向に出射するようになっている。なお、反射膜の代わりにブラッグ導波路を設けてもよい。
【００１９】
以下、前記した構造の半導体光学素子１００の製造方法について説明する。
図３は、本発明の第１実施形態である半導体光学素子の製造方法を説明するためのフローチャートである。
まず、ＩｎＰ基板１１（図４）に複数の結晶膜が堆積され、所定の半導体レーザ構造を成した積層基板３６（図４）が準備される（Ｓ１０）。次に、積層基板３６に対して、半導体製造プロセスが実行され、積層基板３６の表面に複数のＬＤチップ３５（図６）が作製される（Ｓ２０）。次に、エッチングにより、積層基板３６の表面に形成された複数のＬＤチップ３５が個片化される（Ｓ３０）。次に、個片化された複数のＬＤチップ３５の上部に貼り付け用支持基板３０（図７）が接着される（Ｓ４０）。次に、ＩｎＰ基板１１をエッチング剥離して（図８、Ｓ５０）、複数のＬＤチップ３５が貼り付け用支持基板３０に接着された状態にする。次に、個々のＬＤチップ３５の、ｎ−ＩｎＰ層１３とＳＯＩフォトニクス基板３１のＳｉ光導波路３４とが分子間接合される（図９、Ｓ６０）。
【００２０】
図４は、半導体レーザ構造の説明図である。
レーザダイオード素子としてのＬＤチップ３５（図１）は、所定の半導体レーザ構造を持った積層基板３６をレーザ製造プロセスで加工して製造される。積層基板３６は、ＩｎＰ基板１１と、ＩｎＰ基板１１の表面に積層されたｎ−ＩｎＧａＡｓ犠牲層１２と、ｎ−ＩｎＧａＡｓ犠牲層１２の表面に積層されたｎ−ＩｎＰ層１３と、ｎ−ＩｎＰ層１３の表面に積層された活性層（ＭＱＷ層）１４と、活性層１４の表面に積層されたｐ−ＩｎＰ層１５とを備え、これらは、有機金属気層（ＭＯＶＰＥ）法により結晶成長される。
【００２１】
ＩｎＰ基板１１は、ＩｎＧａＡｓと格子整合するｎ型のＩｎＰ基板である。ここで、ＩｎはIII族元素であり、Ｐは、Ｖ族元素である。なお、ＩｎＰの格子定数は０．５８６ｎｍであり、バンドギャップエネルギは、１．３５ｅＶである。ｎ−ＩｎＧａＡｓ犠牲層１２は、ＩｎＰ基板１１とｎ−ＩｎＰ層１３とを剥離するために、エッチング除去される層である。つまり、ｎ−ＩｎＧａＡｓ犠牲層１２のエッチングレートは、活性層１４等及びＩｎＰ基板１１のエッチングレートよりも大きいことが必要である。ｎ−ＩｎＰ層１３は、Ｓｉドープされたものであり、ｐ−ＩｎＰ層１５は、Ｍｇドープされたものである。活性層１４は、バンドギャップの異なる２つの薄層が交互に積み上げられたものであり、多重量子井戸構造（MQW：Multiple Quantum Well）と呼ばれる層である。活性層１４は、所望の波長及び特性が得られるように最適化された構造になっている。
【００２２】
図５（図５Ａ〜図５Ｌ）は、ＬＤチップを製造するための説明図である。
図４の積層基板３６が準備された後に、ＣＶＤ（Chemical Vapor Deposition）法などを用いて、ＳｉＮ膜等で絶縁膜マスク１６を堆積させた後、フォトリソプロセスにより、所望の絶縁マスク形状を形成する（図５Ａ）。なお、ここでは、長方形状のマスクとしている。
【００２３】
次に、図５Ｂに示すように、絶縁膜マスク１６（図５Ａ）をマスクとして、ｐ−ＩｎＰ層１５、及び活性層１４は、不要な部分がエッチングされ、島状活性層１７が形成される。このエッチングは、フッ酸と硝酸との混合液を用いて、選択的にｎ−ｌｎＰ層１３が除去されないようにする。そして、絶縁膜マスク１６は、フッ酸系の水溶液などでエッチングにより除去される。
【００２４】
次に、図５Ｃに示すように、ＭＯＶＰＥ法により、エッチングストップ層として１０〜５０ｎｍ程度の厚さのｐ−ｌｎＧａＡｓＰ層１８（バンドギャップ波長、１．２μｍ程度）と、ｐ−ｌｎＰ層１９と、ｐ＋−ｌｎＧａＡｓ層（コンタクト層）２０とが所望の厚さに成長される。なお、図５Ｃは、断面図であり、先に形成された島状活性層１７（ｐ−ＩｎＰ層１５、及び活性層１４）が残されている。
【００２５】
次に、図５Ｄに示すように、ＣＶＤ法及びフォトリソプロセスにより、リッジ導波路用の絶縁膜マスク２１が形成される。このリッジのストライプ幅は、１〜３μｍ程度である。また、リッジ脇の絶縁膜マスク２１は、ｎ電極用の略Ｖ字状の窓（図５Ｅ）を形成するためのものである。
【００２６】
次に、図５Ｅに示すように、絶縁膜マスク２１にリッジ型光導波路２２を形成する。このとき、ｐ−ＩｎＰ層１９の途中までは、ドライエッチングでリッジ型光導波路２２を形成し、残りのリッジ型光導波路２２は塩酸系のウェットエッチングで形成する。ここで、ｐ−ｌｎＧａＡｓＰ層１８は、塩酸系エッチャントに対して、選択性が高いのでエッチストップ層として働き、リッジ型導波路２２が逆メサ構造で形成される。そして、リッジ脇の窓を形成した場所は、順メサ形状が形成されるため、ｎ型電極２３（図５Ｆ）が段切れせずに形成し易くなる。
【００２７】
次に、図５Ｆに示すように、Ａｕ−Ｇｅ−Ｎｉなどのｎ型電極２３が全面に蒸着される。つまり、ｎ型電極２３は、絶縁膜マスク２１の表面、略Ｖ字状の窓の表面、及び、ｐ−ｌｎＧａＡｓＰ層１８の表面に形成される。
【００２８】
次に、図５Ｇに示すように、絶縁膜マスク２１がエッチング除去され、ｎ型電極２３の不要な部分がリフトオフにより除去される。
次に、図５Ｈに示すように、絶縁膜２４が形成され、表面が覆われる。但し、リッジ型導波路２２の上部は、絶縁膜２４が２本のライン状に形成され、ｐ型電極コンタクト用のストライプ状の窓が形成される。次に、図５Ｉに示すように、ｐ型電極コンタクト用のストライプ状の窓を除いて、フォトレジスト２５（図５Ｉ）が塗布される。
【００２９】
次に、図５Ｊに示すように、Ａｕ−Ｚｎなどのｐ型電極２６を蒸着し、リフトオフにより、フォトレジスト２５上のｐ型電極２６を除去する。これにより、リッジ型導波路２２の上部にライン状のｐ型電極２６が形成される。
次に、図５Ｋに示すように、リッジ型導波路２２の両脇をポリイミド２７で埋め込み、熱処理で硬化させる。このとき、ｎ型電極２３が形成された略Ｖ字状の窓の部分もポリイミド２７で埋められる。なお、図面では、ｎ型電極２３の端面が露出している。
次に、図５Ｌに示すように、表面を絶縁膜２８で保護した後、パターニングして、パッド電極２９（２９ａ，２９ｂ，２９ｃ，２９ｄ）を形成する。ｎ型電極２３は、パッド電極２９ａ，２９ｂに接続され、パッド電極２９ｃ，２９ｄは、リッジ型導波路２２の上部に形成されたライン状のｐ型電極２６に接続されている。
【００３０】
次に、図６に示すように、ＩｎＰ基板１１上で、フォトリソプロセス及びドライエッチングを行うことにより、ＬＤチップ３５が個片化される。
次に、図７に示すように、ＩｎＰ基板１１上で、複数の個片化されたＬＤチップ３５と貼り付け用支持基板３０とが接着される。
次に、図８に示すように、ｎ−ＩｎＧａＡｓ犠牲層１２をエッチングし、ｌｎＰ基板１１を剥離させる。このとき、所望の位置のＬＤチップ３５だけ、選択的に剥離させる。
【００３１】
次に、図９に示すように、所望の位置のＬＤチップ３５をＳＯＩフォトニクス基板３１に貼り付け、さらに、貼り付け用支持基板３０から剥がす。このとき、ＬＤチップ３５のｎ−ＩｎＰ層１３と、ＳＯＩフォトニクス基板３１のＳｉ光導波路３４とは、熱処理により分子間結合で接合させる。これにより、半導体光学素子１００（図１）が製造される。つまり、半導体光学素子１００は、ＳｉＯｘ絶縁層３３とＳｉ光導波路３４とを形成させたＳＯＩフォトニクス基板３１の表面に、Ｓｉ基板３２から剥離されたＬＤチップ３５が分子間結合により接合されている。
【００３２】
このことにより、マスクアライメントでの実装が可能になると共に、ＳＯＩフォトニクス基板３１に対して、垂線方向の実装位置精度が向上する。また、これまでのＳＯＩフォトニクス基板３１の表面にＩｎＰ基板１１を張り付けてからの半導体プロセスと違い、高価なＩｎＰ基板１１を無駄にすることなく使用可能となる。また、半導体光学素子１００は、ＬＤチップ３５の活性層１４で発光した光がＳｉ光導波路３４のコアとエバネッセント結合される。これにより、活性層１４で発光した光がＳｉ光導波路３４のコアに引き込まれる。
【００３３】
本実施形態のプロセス及び構造を用いることにより、実装の簡略化及び低価格化が見込まれる。
（動作の説明）
ＳＯＩフォトニクス基板３１には、所望の光回路（例えば、導波路３４）及び電気配線・電気回路が形成されており、光結合部にＬＤチップ３５を個片化し剥離させ、剥離したＬＤチップ３５が分子間結合により接合される。その後、ＳＯＩフォトニクス基板３１の電気配線とＬＤチップ３５のパッド電極２９（２９ａ，２９ｂ，２９ｃ，２９ｄ）とがワイヤボンディング等により結線される。これにより、ＬＤチップ３５に順方向電流を流した時に活性層１４で発振したレーザ光が、エバネッセント結合によりＳｉ光導波路３４のコアに漏れる。これにより、活性層１４で共振した光がＳｉ光導波路３４のコアに引き込まれる。
【００３４】
図１０は、本発明の比較例である半導体光学素子の構造図である。
半導体光学素子としての光電融合モジュール５０は、Ｓｉ基板３２ｂの上に形成された光導波路３４ｂと、Ｓｉ基板３２ｂの上に搭載された電気回路とが隣接配置されている一芯双方向通信モジュールである。電気回路は、レーザダイオード５１と、モニタ用フォトダイオード５２と、フォトダイオード５３と、トランスインピーダンスアンプ（ＴＩＡ）５４とを備えている。光導波路３４ｂは、波長合分波器５５とスポットサイズ変換器５６とが形成されている。ここで、光導波路３４ｂの面積は、レーザダイオード５１の面積の１６倍程度であり、通常、１０倍〜１００倍の範囲内である。
【００３５】
波長合分波器５５は、シリコン細線導波路により構成されており、レーザダイオード５１が発光した光をスポットサイズ変換器５６まで導き、スポットサイズ変換器５６から導かれた光をフォトダイオード５３に入射させるものである。また、１本の光ファイバで、双方向通信を行うため、フォトダイオード５３が入射する光の波長は、光ファイバの他端に設けられているレーザダイオード５１が発光した光の波長を遮断するようにしている。例えば、レーザダイオード５１の送信波長を１３１０ｎｍとし、フォトダイオード５３の受信波長を１４９０ｎｍとした場合、フォトダイオード５３が入射する光の波長は、光ファイバの他端に設けられているレーザダイオード５１が発光した光の波長１３１０ｎｍを遮断するようにしている。
【００３６】
スポットサイズ変換器５６は、図示しない光ファイバとシリコン細線導波路（波長合分波器５５）との間を結合するものであり、先細テーパ型を用いている。つまり、スポットサイズ変換器５６は、光のビームスポットの大きさを変換する機能を持っている。
【００３７】
トランスインピーダンスアンプ５４は、フォトダイオード５３の両端電圧を仮想接地させつつ、フォトダイオード５３が発生する電流を電圧に変換するものである。モニタ用フォトダイオード５２は、レーザダイオード５１の光出力をモニタして帰還制御するためのものである。
【００３８】
光電融合モジュール５０は、レーザダイオード５１やフォトダイオード５３が光導波路３４ｂの端面に近接配置されており、レーザダイオード５１やフォトダイオード５３と波長合分波器５５とを調心させる必要がある。この調心は、Ｓｉ基板３２ｂの表面に平行な方向だけでなく、Ｓｉ基板３２ｂの表面に垂直な方向にも調心を行う必要がある。
【００３９】
（効果の説明）
以上のように、光導波路３４と半導体レーザとを結合させた、比較例の光電子融合デバイス５０は、光導波路３４の端面に半導体レーザの光を入射させるものである。この光電子融合デバイスの実装方法は、半導体レーザに電流を流して実際にレーザ発振させたレーザ光に合わせて調心を行うアクティブ調心と、レーザ発振を行わずにアライメントマークを合わせて調心を行うパッシブ調心とがある。パッシブ調心では、調心精度の関係で軸ずれが予想されるので、ある程度の位置ずれに対するトレランスを向上させた構造とさせる必要がある。
【００４０】
しかし、本実施形態の半導体光学素子１００では、半導体プロセスによりマスクアライメントでの位置精度が確保できるので、ＳＯＩフォトニクス基板３１の表面に対して水平方向の位置合わせ精度を向上させることが可能となる。また、ＳＯＩフォトニクス基板３１の表面に、Ｓｉ基板３２から剥離されたＬＤチップ３５が分子間結合により接合されているので、ＳＯＩフォトニクス基板３１の表面に対して垂直方向に対しても調心を行う必要がない。つまり、本実施形態によれば、アクティブ調心を用いずに実装可能となり、低コスト化が期待される。
【００４１】
また、非特許文献に記載された技術では、ＳＯＩフォトニクス基板３１上に貼り付けたＩｎＰ基板のほとんどの部分がレーザ素子として用いられず、高価なＩｎＰ基板の利用率が悪かったが、本発明により、ＩｎＰ基板の利用効率を向上させることができ、さらなる低コスト化が期待される。例えば、比較例の光電融合モジュール５０は、光導波路３４ｂの面積がレーザダイオード５１の面積の１６倍程度（一般的には、１０〜１００倍）であるので、非特許文献に記載された技術では、レーザダイオード５１の面積の１５倍ものＩｎＰ基板を無駄にしてしまう。
【００４２】
（変形例）
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
（１）前記実施形態は、前記実施形態では、ファブリペロー（ＦＰ（Fabry-Perot））型の半導体レーザに関して述べたが、分布帰還型レーザ（ＤＦＢ−ＬＤ（Distributed Feedback-Laser Diode））やブラッグ反射を用いたＤＢＲ（Distributed Bragg Reflector）型半導体レーザに関しても適応可能である。
（２）前記実施形態は、ＩｎＰ基板１１を用いた半導体レーザ構造に関して述べたが、ＧａＡｓ基板を用いた構造でも適応可能である。
（３）前記実施形態は、埋め込み型のＳｉ光導波路３４に関して述べたが、リブ型Ｓｉ光導波路を用いた場合でも適応可能である。
（４）前記実施形態では、非特許文献に記載されているようなモード変換導波路構造に関して述べていないが、モード変換構造を用いた場合でも適応可能である。
【符号の説明】
【００４３】
１１  ＩｎＰ基板
１２  ｎ−ＩｎＧａＡｓ犠牲層
１３  ｎ−ＩｎＰ層
１４  活性層（ＭＱＷ層）
１４ａ  反射膜
１５  ｐ−ＩｎＰ層
１６  絶縁膜マスク（ＳｉＮ）
１７  島状活性層
１８  ｐ−ＩｎＧａＡｓＰ層（エッチングストップ層）
１９  ｐ−ＩｎＰ層
２０  ｐ＋−ＩｎＧａＡｓ層
２１  絶縁膜マスク
２２  リッジ型光導波路
２３  ｎ型電極（Ａｕ−Ｇｅ−Ｎｉ）
２４  絶縁膜
２５  フォトレジスト
２６  ｐ型電極（Ａｕ−Ｚｎ）
２７  ポリイミド
２８  絶縁膜
２９  パッド電極
３０  貼り付け用支持基板
３１  ＳＯＩフォトニクス基板
３２  Ｓｉ基板
３３  ＳｉＯｘ絶縁層
３４，３４ａ，３４ｂ  Ｓｉ光導波路
３４ａ  反射膜
３５  ＬＤチップ
３６  積層基板
５０  光電融合モジュール（半導体光学素子）
５１  レーザダイオード
５２  モニタ用フォトダイオード
５３  フォトダイオード
５４  トランスインピーダンスアンプ
５５  波長合分波器
５６  スポットサイズ変換器
１００  半導体光学素子
【図１】
2016071158.tif 000003
【図２】
2016071158.tif 000004
【図３】
2016071158.tif 000005
【図４】
2016071158.tif 000006
【図５Ａ】
2016071158.tif 000007
【図５Ｂ】
2016071158.tif 000008
【図５Ｃ】
2016071158.tif 000009
【図５Ｄ】
2016071158.tif 000010
【図５Ｅ】
2016071158.tif 000011
【図５Ｆ】
2016071158.tif 000012
【図５Ｇ】
2016071158.tif 000013
【図５Ｈ】
2016071158.tif 000014
【図５Ｉ】
2016071158.tif 000015
【図５Ｊ】
2016071158.tif 000016
【図５Ｋ】
2016071158.tif 000017
【図５Ｌ】
2016071158.tif 000018
【図６】
2016071158.tif 000019
【図７】
2016071158.tif 000020
【図８】
2016071158.tif 000021
【図９】
2016071158.tif 000022
【図１０】
2016071158.tif 000023