(57)【要約】【課題】クロック信号の発生タイミングを調整しなくても、２枚の基板の双方に設けられたシフトレジスターを同期させながら駆動できるようにする。【解決手段】第１クロック制御部１３０は、第１端子１０１を介して供給される第１クロック信号ＣＬＫ１（ＣＬＫ１１）と、第２端子２０１、第４導通部２２０および第２導通部１２０を介して供給される第２クロック信号ＣＬＫ２（ＣＬＫ２１）との論理演算（例えば論理積）に応じた第１出力クロック信号を生成して第１シフトレジスター１４０に供給する。第２クロック制御部２３０は、第１端子１０１、第１導通部１１０および第３導通部２１０を介して供給される第１クロック信号ＣＬＫ１（ＣＬＫ１２）と、第２端子２０１を介して供給される第２クロック信号ＣＬＫ２（ＣＬＫ２２）との論理演算（例えば論理積）に応じた第２出力クロック信号を生成して第２シフトレジスター２４０に供給する。【選択図】図２
2016224213.tif 000002
【特許請求の範囲】
【請求項１】
第１シフトレジスターと、前記第１シフトレジスターに供給するクロック信号を制御する第１クロック制御部と、外部から第１クロック信号が供給される第１端子と、第１導通部および第２導通部とが設けられた第１基板と、
第２シフトレジスターと、前記第２シフトレジスターに供給するクロック信号を制御する第２クロック制御部と、外部から第２クロック信号が供給される第２端子と、第３導通部および第４導通部とが設けられた第２基板とを備え、
前記第１導通部と前記第３導通部とが導通すると共に、前記第２導通部と前記第４導通部とが導通し、
前記第１導通部には、前記第１端子を介して前記第１クロック信号が供給され、
前記第４導通部には、前記第２端子を介して前記第２クロック信号が供給され、
前記第１クロック制御部には、前記第１端子を介して前記第１クロック信号が供給されると共に、前記第２端子、前記第４導通部および前記第２導通部を介して前記第２クロック信号が供給され、前記第１クロック制御部は、前記第１クロック信号と前記第２クロック信号との論理演算に応じた第１出力クロック信号を生成して前記第１シフトレジスターに供給し、
前記第２クロック制御部には、前記第１端子、前記第１導通部および前記第３導通部を介して前記第１クロック信号が供給されると共に、前記第２端子を介して前記第２クロック信号が供給され、前記第２クロック制御部は、前記第１クロック信号と前記第２クロック信号との論理演算に応じた第２出力クロック信号を生成して前記第２シフトレジスターに供給し、
前記論理演算は、論理積または論理和である、
ことを特徴とする電気光学装置。
【請求項２】
前記第１端子から前記第１クロック制御部に到る前記第１クロック信号の配線の長さを第１配線長とし、前記第１端子から前記第１導通部および前記第３導通部を介して前記第２クロック制御部に到る前記第１クロック信号の配線の長さを第２配線長とし、前記第２端子から前記第２クロック制御部に到る前記第２クロック信号の配線の長さを第３配線長とし、前記第２端子から前記第４導通部および前記第２導通部を介して前記第１クロック制御部に到る前記第２クロック信号の配線の長さを第４配線長としたとき、
前記第１乃至第４配線長は、前記第１配線長，前記第２配線長≦前記第３配線長，前記第４配線長、または前記第１配線長，前記第２配線長≧前記第３配線長，前記第４配線長の関係を有する、
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１配線長，前記第２配線長＜前記第３配線長，前記第４配線長の場合は、前記第３配線長と前記第４配線長とが略等しく、前記第１配線長，前記第２配線長＞前記第３配線長，前記第４配線長の場合は、前記第１配線長と前記第２配線長とが略等しい、
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記第１配線長と前記第２配線長とが略等しく、前記第３配線長と前記第４配線長とが略等しい、
ことを特徴とする請求項２に記載の電気光学装置。
【請求項５】
第１シフトレジスターと、前記第１シフトレジスターに供給するクロック信号を制御する第１クロック制御部と、外部からクロック信号が供給される端子と、第１導通部および第２導通部とが設けられた第１基板と、
第２シフトレジスターと、前記第２シフトレジスターに供給するクロック信号を制御する第２クロック制御部と、第３導通部および第４導通部とが設けられた第２基板とを備え、
前記第１導通部と前記第３導通部とが導通すると共に、前記第２導通部と前記第４導通部とが導通し、
前記第１導通部には、前記端子を介して前記クロック信号が供給され、
前記第２導通部には、前記端子および前記第１導通部を介して前記クロック信号が供給され、
前記第１クロック制御部には、前記端子および前記第１導通部を介して、または前記端子のみを介して前記クロック信号が供給されると共に、前記端子、前記第１導通部および前記第２導通部を介して前記クロック信号が供給され、前記第１クロック制御部は、供給される２つの前記クロック信号の論理演算に応じた第１出力クロック信号を生成して前記第１シフトレジスターに供給し、
前記第２クロック制御部には、前記端子、前記第１導通部および前記第３導通部を介して前記クロック信号が供給されると共に、前記端子、前記第１導通部、前記第２導通部および前記第４導通部を介して前記クロック信号が供給され、前記第２クロック制御部は、供給される２つの前記クロック信号の論理演算に応じた第２出力クロック信号を生成して前記第２シフトレジスターに供給し、
前記論理演算は、論理積または論理和である、
ことを特徴とする電気光学装置。
【請求項６】
前記端子から前記第１導通部を介して前記第１クロック制御部に到る前記クロック信号の配線の長さ、または前記端子から直接、前記第１クロック制御部に到る前記クロック信号の配線の長さを第１配線長とし、前記端子から前記第１導通部および前記第３導通部を介して前記第２クロック制御部に到る前記クロック信号の配線の長さを第２配線長とし、前記端子から前記第１導通部および前記第２導通部を介して前記第１クロック制御部に到る前記クロック信号の配線の長さを第３配線長とし、前記端子から前記第１導通部、前記第２導通部および前記第４導通部を介して前記第２クロック制御部に到る前記クロック信号の配線の長さを第４配線長としたとき、
前記第１乃至第４配線長は、前記第１配線長，前記第２配線長≦前記第３配線長，前記第４配線長の関係を有する、
ことを特徴とする請求項５に記載の電気光学装置。
【請求項７】
前記第３配線長と前記第４配線長とが略等しい、
ことを特徴とする請求項６記載の電気光学装置。
【請求項８】
前記第１配線長と前記第２配線長とが略等しく、前記第３配線長と前記第４配線長とが略等しい、
ことを特徴とする請求項６記載の電気光学装置。
【請求項９】
請求項１乃至８のうちいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
特許文献１には、走査線駆動部と画像信号供給部の少なくとも一方について、一部を素子基板上に形成すると共に、他の一部を対向基板上に形成した電気光学装置が開示されている（特に請求項３）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１１４３４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、走査線駆動部に備わるシフトレジスターを２つに分離して２枚の基板の双方に設けた場合、各々のシフトレジスターにクロック信号を供給する配線の長さの違い等に起因して、一方のシフトレジスターに入力されるクロック信号と、他方のシフトレジスターに入力されるクロック信号との間にタイミングのズレが生じ、表示品位が低下してしまう。このため各々のシフトレジスターに供給するクロック信号の発生タイミングを調整し、分離した２つのシフトレジスターの同期をとる必要があった。
【０００５】
本発明は上述した事情に鑑みてなされたものであり、クロック信号の発生タイミングを調整しなくても、２枚の基板の双方に設けられたシフトレジスターを同期させながら駆動することが可能な電気光学装置および電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
以上の課題を解決するため、本発明の第１の態様に係る電気光学装置は、第１シフトレジスターと、前記第１シフトレジスターに供給するクロック信号を制御する第１クロック制御部と、外部から第１クロック信号が供給される第１端子と、第１導通部および第２導通部とが設けられた第１基板と、第２シフトレジスターと、前記第２シフトレジスターに供給するクロック信号を制御する第２クロック制御部と、外部から第２クロック信号が供給される第２端子と、第３導通部および第４導通部とが設けられた第２基板とを備え、前記第１導通部と前記第３導通部とが導通すると共に、前記第２導通部と前記第４導通部とが導通し、前記第１導通部には、前記第１端子を介して前記第１クロック信号が供給され、前記第４導通部には、前記第２端子を介して前記第２クロック信号が供給され、前記第１クロック制御部には、前記第１端子を介して前記第１クロック信号が供給されると共に、前記第２端子、前記第４導通部および前記第２導通部を介して前記第２クロック信号が供給され、前記第１クロック制御部は、前記第１クロック信号と前記第２クロック信号との論理演算に応じた第１出力クロック信号を生成して前記第１シフトレジスターに供給し、前記第２クロック制御部には、前記第１端子、前記第１導通部および前記第３導通部を介して前記第１クロック信号が供給されると共に、前記第２端子を介して前記第２クロック信号が供給され、前記第２クロック制御部は、前記第１クロック信号と前記第２クロック信号との論理演算に応じた第２出力クロック信号を生成して前記第２シフトレジスターに供給し、前記論理演算は、論理積または論理和である、ことを特徴とする。
【０００７】
この態様によれば、第１シフトレジスターに供給される第１出力クロック信号と、第２シフトレジスターに供給される第２出力クロック信号は、どちらも第１クロック信号と第２クロック信号との論理積または論理和に基づいて生成される。したがって、第１クロック信号と第２クロック信号との間にタイミングのズレが生じても、第１シフトレジスターに入力される第１出力クロック信号と、第２シフトレジスターに入力される第２出力クロック信号については、タイミングのズレをなくす、またはタイミングのズレを低減することが可能になる。よって、第１クロック信号や第２クロック信号の発生タイミングを調整しなくても、第１基板に設けられた第１シフトレジスターと、第２基板に設けられた第２シフトレジスターとを同期させながら駆動することが可能になり、表示品位の低下を抑えることができる。
【０００８】
また、本発明の第１の態様に係る電気光学装置において、前記第１端子から前記第１クロック制御部に到る前記第１クロック信号の配線の長さを第１配線長とし、前記第１端子から前記第１導通部および前記第３導通部を介して前記第２クロック制御部に到る前記第１クロック信号の配線の長さを第２配線長とし、前記第２端子から前記第２クロック制御部に到る前記第２クロック信号の配線の長さを第３配線長とし、前記第２端子から前記第４導通部および前記第２導通部を介して前記第１クロック制御部に到る前記第２クロック信号の配線の長さを第４配線長としたとき、前記第１乃至第４配線長は、前記第１配線長，前記第２配線長≦前記第３配線長，前記第４配線長、または前記第１配線長，前記第２配線長≧前記第３配線長，前記第４配線長の関係を有する、ことが好ましい（第２の態様）。
【０００９】
上述したように、第１シフトレジスターに供給される第１出力クロック信号と、第２シフトレジスターに供給される第２出力クロック信号は、どちらも第１クロック信号と第２クロック信号との論理積または論理和に基づいて生成される。したがって、第１出力クロック信号と第２出力クロック信号とのタイミングを一致させるためには、第１クロック制御部に入力される第１クロック信号と、第２クロック制御部に入力される第１クロック信号とのタイミングを一致させると共に、第１クロック制御部に入力される第２クロック信号と、第２クロック制御部に入力される第２クロック信号とのタイミングを一致させればよい。また、そのためには、第１基板および第２基板上において、第１クロック信号を第１クロック制御部に供給する配線の長さ（第１配線長）と、第１クロック信号を第２クロック制御部に供給する配線の長さ（第２配線長）とを略等しくすると共に、第２クロック信号を第２クロック制御部に供給する配線の長さ（第３配線長）と、第２クロック信号を第１クロック制御部に供給する配線の長さ（第４配線長）とを略等しくすればよい。つまり、第１配線長および第２配線長のペアと、第３配線長および第４配線長のペアで各々長さを揃えることがポイントになる。したがって、少なくとも、第１配線長，第２配線長≦第３配線長，第４配線長、または第１配線長，第２配線長≧第３配線長，第４配線長となるように、第１クロック信号の配線や第２クロック信号の配線を第１基板および第２基板上に形成することで、第１シフトレジスターに入力される第１出力クロック信号と、第２シフトレジスターに入力される第２出力クロック信号とのタイミングのズレを低減することができる。
【００１０】
また、本発明の第２の態様に係る電気光学装置において、前記第１配線長，前記第２配線長＜前記第３配線長，前記第４配線長の場合は、前記第３配線長と前記第４配線長とが略等しく、前記第１配線長，前記第２配線長＞前記第３配線長，前記第４配線長の場合は、前記第１配線長と前記第２配線長とが略等しい、ことが好ましい（第３の態様）。上述したように、第１配線長および第２配線長のペアと、第３配線長および第４配線長のペアで各々長さを揃えることが望ましいが、一方のペアのみ長さを揃える場合は、配線長が長い方のペアについて長さを揃えることで、配線長が短い方のペアについて長さを揃える場合に比べ、第１シフトレジスターに入力される第１出力クロック信号と、第２シフトレジスターに入力される第２出力クロック信号とのタイミングのズレを小さくすることができる。
【００１１】
また、本発明の第２の態様に係る電気光学装置において、前記第１配線長と前記第２配線長とが略等しく、前記第３配線長と前記第４配線長とが略等しい、ことが好ましい（第４の態様）。この態様によれば、第１シフトレジスターに入力される第１出力クロック信号と、第２シフトレジスターに入力される第２出力クロック信号とのタイミングを略一致させることができる。したがって、第１シフトレジスターと第２シフトレジスターとを高い精度で同期させながら駆動することが可能になり、表示品位の低下を防ぐことができる。
【００１２】
また、本発明の第５の態様に係る電気光学装置は、第１シフトレジスターと、前記第１シフトレジスターに供給するクロック信号を制御する第１クロック制御部と、外部からクロック信号が供給される端子と、第１導通部および第２導通部とが設けられた第１基板と、第２シフトレジスターと、前記第２シフトレジスターに供給するクロック信号を制御する第２クロック制御部と、第３導通部および第４導通部とが設けられた第２基板とを備え、前記第１導通部と前記第３導通部とが導通すると共に、前記第２導通部と前記第４導通部とが導通し、前記第１導通部には、前記端子を介して前記クロック信号が供給され、前記第２導通部には、前記端子および前記第１導通部を介して前記クロック信号が供給され、前記第１クロック制御部には、前記端子および前記第１導通部を介して、または前記端子のみを介して前記クロック信号が供給されると共に、前記端子、前記第１導通部および前記第２導通部を介して前記クロック信号が供給され、前記第１クロック制御部は、供給される２つの前記クロック信号の論理演算に応じた第１出力クロック信号を生成して前記第１シフトレジスターに供給し、前記第２クロック制御部には、前記端子、前記第１導通部および前記第３導通部を介して前記クロック信号が供給されると共に、前記端子、前記第１導通部、前記第２導通部および前記第４導通部を介して前記クロック信号が供給され、前記第２クロック制御部は、供給される２つの前記クロック信号の論理演算に応じた第２出力クロック信号を生成して前記第２シフトレジスターに供給し、前記論理演算は、論理積または論理和である、ことを特徴とする。
【００１３】
この態様に係る電気光学装置は、外部から供給されるクロック信号が１つである点や、クロック信号が供給される端子が第１基板にしか設けられていない点等で、本発明の第１の態様に係る電気光学装置と構成が相違する。しかしながら、第１シフトレジスターに供給される第１出力クロック信号と、第２シフトレジスターに供給される第２出力クロック信号は、どちらも供給経路が異なる２つのクロック信号の論理積または論理和に基づいて生成される。また、供給経路が異なる２つのクロック信号は、第１クロック信号と第２クロック信号に置き換えることができる。したがって、この態様においても、第１シフトレジスターに入力される第１出力クロック信号と、第２シフトレジスターに入力される第２出力クロック信号について、タイミングのズレをなくす、またはタイミングのズレを低減することが可能になる。よって、第１シフトレジスターと第２シフトレジスターとを同期させながら駆動することが可能になり、表示品位の低下を抑えることができる。
【００１４】
また、本発明の第５の態様に係る電気光学装置において、前記端子から前記第１導通部を介して前記第１クロック制御部に到る前記クロック信号の配線の長さ、または前記端子から直接、前記第１クロック制御部に到る前記クロック信号の配線の長さを第１配線長とし、前記端子から前記第１導通部および前記第３導通部を介して前記第２クロック制御部に到る前記クロック信号の配線の長さを第２配線長とし、前記端子から前記第１導通部および前記第２導通部を介して前記第１クロック制御部に到る前記クロック信号の配線の長さを第３配線長とし、前記端子から前記第１導通部、前記第２導通部および前記第４導通部を介して前記第２クロック制御部に到る前記クロック信号の配線の長さを第４配線長としたとき、前記第１乃至第４配線長は、前記第１配線長，前記第２配線長≦前記第３配線長，前記第４配線長の関係を有する、ことが好ましい（第６の態様）。
【００１５】
この場合も、第１出力クロック信号と第２出力クロック信号とのタイミングを一致させるためには、第１配線長および第２配線長のペアと、第３配線長および第４配線長のペアで各々長さを揃えることがポイントになる。したがって、少なくとも、第１配線長，第２配線長≦第３配線長，第４配線長となるように、クロック信号の配線を第１基板および第２基板上に形成することで、第１シフトレジスターに入力される第１出力クロック信号と、第２シフトレジスターに入力される第２出力クロック信号とのタイミングのズレを低減することができる。
【００１６】
また、本発明の第６の態様に係る電気光学装置において、前記第３配線長と前記第４配線長とが略等しい、ことが好ましい（第７の態様）。このように配線長が長い方のペア（第３配線長および第４配線長）について長さを揃えることで、配線長が短い方のペアについて長さを揃える場合に比べ、第１シフトレジスターに入力される第１出力クロック信号と、第２シフトレジスターに入力される第２出力クロック信号とのタイミングのズレを小さくすることができる。
【００１７】
また、本発明の第６の態様に係る電気光学装置において、前記第１配線長と前記第２配線長とが略等しく、前記第３配線長と前記第４配線長とが略等しい、ことが好ましい（第８の態様）。この態様によれば、第１シフトレジスターに入力される第１出力クロック信号と、第２シフトレジスターに入力される第２出力クロック信号とのタイミングを略一致させることができる。したがって、第１シフトレジスターと第２シフトレジスターとを高い精度で同期させながら駆動することが可能になり、表示品位の低下を防ぐことができる。
【００１８】
また、本発明に係る電子機器は、上述したいずれかの態様に係る電気光学装置を備える。この電子機器には、例えば、プロジェクター、パーソナルコンピューター、スマートフォン等が含まれる。
【図面の簡単な説明】
【００１９】
【図１】電気光学装置の構成を示す図である。
【図２】電気光学パネルのうち本発明に係る要部の構成を示す模式図である。
【図３】クロック制御回路の回路図である。
【図４】シフトレジスターに入力されるクロック信号とその反転信号について説明するタイミングチャートである。
【図５】電気光学パネルのバリエーションを示す模式図（その１）である。
【図６】電気光学パネルのバリエーションを示す模式図（その２）である。
【図７】電気光学パネルのバリエーションを示す模式図（その３）である。
【図８】図５の場合における実際の電気光学パネルの正面図と側面図である。
【図９】図６の場合における実際の電気光学パネルの正面図と側面図である。
【図１０】図７の場合における実際の電気光学パネルの正面図と側面図である。
【図１１】図７（ｂ）の詳細な模式図である。
【図１２】図１１の場合のタイミングチャートである。
【図１３】クロック制御回路の変形例を示す回路図である。
【図１４】図１３のクロック制御回路を用いた場合のタイミングチャートである。
【図１５】電子機器（投射型表示装置）の模式図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して本発明に係る実施の形態を説明する。
＜実施形態＞
図１は、電気光学装置５０の構成を示す図である。電気光学装置５０は、例えば液晶表示装置であり、電気光学パネル３と制御回路１０とを備える。電気光学パネル３は、一定の間隙を保って張り合わされた下基板１および上基板２と、両基板１，２間に挟まれた液晶とを有する。なお、図１は、下基板１と上基板２の対向面同士が図中手前側を向くように両基板１，２を見開き状に展開した図である。
【００２１】
下基板１のうち上基板２との対向面には、ｍ本の走査線５とｎ本のデータ線６とが形成されている（ｍおよびｎは自然数）。ｍ本の走査線５はＸ方向に沿って平行に延在し、ｎ本のデータ線６はＹ方向に沿って平行に延在している。表示領域Ａには、ｍ本の走査線５とｎ本のデータ線６との各交差に対応してｍ×ｎ個の画素Ｐがマトリクス状に配列している。また、下基板１には、画素Ｐ毎にＴＦＴ７（Thin Film Transistor）と電極８とが設けられている。ＴＦＴ７は、電極８への電圧の印加を制御するスイッチング素子の一例であり、この例ではｎチャネル型の電界効果トランジスターである。ＴＦＴ７は、走査線５とデータ線６との交差付近に設けられ、第ｉ行第ｊ列のＴＦＴ７は、ゲートが第ｉ行の走査線５に接続され、ソースが第ｊ列のデータ線６に接続され、ドレインが電極８に接続されている（１≦ｉ≦ｍ、１≦ｊ≦ｎ）。ＴＦＴ７は、データ線６と電極８との間に介在し、両者間の電気的な接続（導通または絶縁）を制御する。
【００２２】
また、下基板１には、走査線駆動回路２１およびデータ線駆動回路３１が設けられている。走査線駆動回路２１は、走査信号Ｙ１〜Ｙｍを順番に所定の選択電位にすることで、第１行〜第ｍ行の走査線５を行単位で順次選択する。データ線駆動回路３１は、走査線駆動回路２１による走査線５の選択に同期して、ｎ本のデータ線６にデータ信号Ｘ１〜Ｘｎを出力する。例えば、データ線駆動回路３１は、図示を省略したｎ個の３値セレクターを備え、出力するデータ信号Ｘ１〜Ｘｎとして、データ電圧（画素Ｐが表示すべき階調に応じた電位）と、第１コモン電圧（予め定められたＨｉレベルの固定電位）と、第２コモン電圧（予め定められたＬｏｗレベルの固定電位）とのいずれかを選択する。したがって、下基板１に形成された各電極８には、データ電圧が印加される場合と、第１コモン電圧が印加される場合と、第２コモン電圧が印加される場合がある。
【００２３】
一方、上基板２については、下基板１と同様の構成を有するので詳細な説明は省略するが、下基板１との対向面には、Ｘ方向に延在するｍ本の走査線５と、Ｙ方向に延在するｎ本のデータ線６とが形成されている。また、上基板２にも画素Ｐ毎にＴＦＴ７と電極８とが設けられている。また、上基板２にも走査線駆動回路２２およびデータ線駆動回路３２が設けられ、走査線駆動回路２２は、第１行〜第ｍ行の走査線５を行単位で順次選択する。また、データ線駆動回路３２は、下基板１のデータ線駆動回路３１と同様に、ｎ本のデータ線６に出力するデータ信号Ｘ１〜Ｘｎとして、データ電圧と、第１コモン電圧と、第２コモン電圧とのいずれかを選択する。したがって、上基板２に形成された各電極８にも、データ電圧が印加される場合と、第１コモン電圧が印加される場合と、第２コモン電圧が印加される場合がある。
【００２４】
以上のように下基板１と上基板２には、どちらも画素Ｐ毎にＴＦＴ７と電極８とが設けられ、各画素Ｐは、相互に対向する２つの電極８と、両電極８間に挟まれた液晶とで構成される。また、各画素Ｐにおいて、一方の電極８にデータ電圧が印加される場合は、他方の電極８に第１コモン電圧または第２コモン電圧が印加される。これにより両電極８間の電位差に相当する電圧が液晶に印加され、液晶の分子配向状態が変わるので、画素Ｐの表示階調が変化する。
【００２５】
制御回路１０は、例えば、外部から供給されるデジタルの画像データに基づいて、各画素Ｐの階調レベルを指定するアナログの画像信号を生成してデータ線駆動回路３１，３２に供給する。また、制御回路１０は、走査線駆動回路２１，２２やデータ線駆動回路３１，３２に対して各種の制御信号を供給する。この制御信号には、例えば、後述するクロック信号ＣＬＫ１，ＣＬＫ２が含まれる。
【００２６】
図２は、電気光学パネル３のうち本発明に係る要部の構成を示す模式図である。下基板１（第１基板）には、実装端子部１００と、導通部材１１０（第１導通部）と、導通部材１２０（第２導通部）と、クロック制御回路１３０（第１クロック制御部）と、シフトレジスター１４０（第１シフトレジスター）とが設けられている。また、上基板２（第２基板）には、実装端子部２００と、導通部材２１０（第３導通部）と、導通部材２２０（第４導通部）と、クロック制御回路２３０（第２クロック制御部）と、シフトレジスター２４０（第２シフトレジスター）とが設けられている。
【００２７】
下基板１の実装端子部１００には、フレキシブルケーブルが接続され、制御回路１０からクロック信号ＣＬＫ１（第１クロック信号）を含む各種の制御信号が供給される。実装端子部１００は、複数の端子で構成され、そのうちの１つにクロック信号ＣＬＫ１が供給される。また、上基板２の実装端子部２００にも、フレキシブルケーブルが接続され、制御回路１０からクロック信号ＣＬＫ２（第２クロック信号）を含む各種の制御信号が供給される。この実装端子部２００も複数の端子で構成され、そのうちの１つにクロック信号ＣＬＫ２が供給される。このように下基板１にはクロック信号ＣＬＫ１が供給され、上基板２にはクロック信号ＣＬＫ２が供給される。以降、本明細書では、実装端子部１００のうちクロック信号ＣＬＫ１が供給される端子を実装端子１０１（第１端子）、実装端子部２００のうちクロック信号ＣＬＫ２が供給される端子を実装端子２０１（第２端子）と記載する。なお、図２は要部の構成を示す模式図であり、実際の両基板１，２の形状や実装端子部１００，２００の配置は、例えば図８（Ａ）および図８（Ｂ）に示すようになる。
【００２８】
導通部材１１０，１２０，２１０，２２０は、いわゆる銀点であり、両基板１，２を貼り合わせることで、導通部材１１０と導通部材２１０とが導通し、導通部材１２０と導通部材２２０とが導通する。また、両基板１，２の対向面には、クロック信号ＣＬＫ１，ＣＬＫ２の配線パターンが形成されており、下基板１の導通部材１１０には、実装端子１０１からクロック信号ＣＬＫ１が供給され、上基板２の導通部材２２０には、実装端子２０１からクロック信号ＣＬＫ２が供給される。
【００２９】
下基板１のクロック制御回路１３０は、後段のシフトレジスター１４０に供給するクロック信号を制御する回路である。このクロック制御回路１３０には、クロック信号ＣＬＫ１１と、クロック信号ＣＬＫ２１とが入力される。クロック信号ＣＬＫ１１は、下基板１の実装端子１０１から導通部材を介さずにクロック制御回路１３０に供給されるクロック信号ＣＬＫ１である。また、クロック信号ＣＬＫ２１は、上基板２の実装端子２０１から導通部材２２０，１２０を介してクロック制御回路１３０に供給されるクロック信号ＣＬＫ２である。クロック制御回路１３０は、クロック信号ＣＬＫ１１とクロック信号ＣＬＫ２１との論理積に応じたクロック信号（第１出力クロック信号）とその反転信号とを生成してシフトレジスター１４０に供給する。
【００３０】
一方、上基板２のクロック制御回路２３０は、後段のシフトレジスター２４０に供給するクロック信号を制御する回路であり、クロック信号ＣＬＫ１２と、クロック信号ＣＬＫ２２とが入力される。クロック信号ＣＬＫ１２は、下基板１の実装端子１０１から導通部材１１０，２１０を介してクロック制御回路２３０に供給されるクロック信号ＣＬＫ１である。また、クロック信号ＣＬＫ２２は、上基板２の実装端子２０１から導通部材を介さずにクロック制御回路２３０に供給されるクロック信号ＣＬＫ２である。クロック制御回路２３０は、クロック信号ＣＬＫ１２とクロック信号ＣＬＫ２２との論理積に応じたクロック信号（第２出力クロック信号）とその反転信号とを生成してシフトレジスター２４０に供給する。
【００３１】
このように下基板１のクロック制御回路１３０には、下基板１に供給されるクロック信号ＣＬＫ１の他に、上基板２の側から導通部材２２０，１２０を介してクロック信号ＣＬＫ２が供給される。また、上基板２のクロック制御回路２３０には、上基板２に供給されるクロック信号ＣＬＫ２の他に、下基板１の側から導通部材１１０，２１０を介してクロック信号ＣＬＫ１が供給される。
【００３２】
下基板１のシフトレジスター１４０は、図１の走査線駆動回路２１に備わるシフトレジスターである。このシフトレジスター１４０は、制御回路１０から供給される開始パルスを、クロック制御回路１３０から供給されるクロック信号に同期して順次シフトすることで走査信号Ｙ１〜Ｙｍを生成する。シフトレジスター１４０で生成された走査信号Ｙ１〜Ｙｍは、下基板１に形成されたｍ本の走査線５に出力される。一方、上基板２のシフトレジスター２４０は、図１の走査線駆動回路２２に備わるシフトレジスターである。このシフトレジスター２４０は、制御回路１０から供給される開始パルスを、クロック制御回路２３０から供給されるクロック信号に同期して順次シフトすることで走査信号Ｙ１〜Ｙｍを生成し、上基板２に形成されたｍ本の走査線５に出力する。
【００３３】
図３は、下基板１のクロック制御回路１３０の回路図である。クロック制御回路１３０は、タイミング調整回路１３２と、反転信号生成回路１３４とに大別される。タイミング調整回路１３２は、２つのインバータ３３１，３３２で構成されるラッチ回路３２０と、その前段に設けられたＮＡＮＤ回路３１０とで構成され、クロック信号ＣＬＫ１１とクロック信号ＣＬＫ２１との論理積に応じたクロック信号ＣＬＫを出力する。反転信号生成回路１３４は、５つのインバータ３３３〜３３７で構成され、クロック信号ＣＬＫの反転信号／ＣＬＫを生成すると共に、クロック信号ＣＬＫとその反転信号／ＣＬＫとの同期をとってシフトレジスター１４０に出力する。なお、図示を省略しているが、上基板２のクロック制御回路２３０も図３と同様の構成を有する。
【００３４】
図４は、シフトレジスター１４０，２４０に入力されるクロック信号ＣＬＫとその反転信号／ＣＬＫについて説明するタイミングチャートである。なお、図４には、下基板１に供給されるクロック信号ＣＬＫ１に対して、上基板２に供給されるクロック信号ＣＬＫ２がΔｔだけ遅れている場合を例示している。
【００３５】
上述したように下基板１のクロック制御回路１３０は、クロック信号ＣＬＫ１１とクロック信号ＣＬＫ２１との論理積に応じたクロック信号ＣＬＫを生成してシフトレジスター１４０に供給する。したがって、同図に示すように、下基板１のシフトレジスター１４０に入力されるクロック信号ＣＬＫは、クロック信号ＣＬＫ２１の立ち上がりエッジに同期してＨｉレベルとなり、クロック信号ＣＬＫ１１の立ち下がりエッジに同期してＬｏｗレベルとなるパルス信号になる。一方、上基板２のクロック制御回路２３０は、クロック信号ＣＬＫ１２とクロック信号ＣＬＫ２２との論理積に応じたクロック信号ＣＬＫを生成してシフトレジスター２４０に供給する。したがって、同図に示すように、上基板２のシフトレジスター２４０に入力されるクロック信号ＣＬＫは、クロック信号ＣＬＫ２２の立ち上がりエッジに同期してＨｉレベルとなり、クロック信号ＣＬＫ１２の立ち下がりエッジに同期してＬｏｗレベルとなるパルス信号になる。
【００３６】
したがって、下基板１のシフトレジスター１４０に入力されるクロック信号ＣＬＫと、上基板２のシフトレジスター２４０に入力されるクロック信号ＣＬＫとのタイミングを一致させるためには、下基板１のクロック制御回路１３０に入力されるクロック信号ＣＬＫ１１と、上基板２のクロック制御回路２３０に入力されるクロック信号ＣＬＫ１２とのタイミングを一致させると共に、下基板１のクロック制御回路１３０に入力されるクロック信号ＣＬＫ２１と、上基板２のクロック制御回路２３０に入力されるクロック信号ＣＬＫ２２とのタイミングを一致させればよい。
【００３７】
また、そのためには、図２に示した下基板１および上基板２において、［１］下基板１の実装端子１０１から導通部材を介さずにクロック制御回路１３０に到るクロック信号ＣＬＫ１の配線長Ｌ１１（第１配線長）と、下基板１の実装端子１０１から導通部材１１０，２１０を介して上基板２のクロック制御回路２３０に到るクロック信号ＣＬＫ１の配線長Ｌ１２（第２配線長）とを略等しくし、クロック信号ＣＬＫ１１とクロック信号ＣＬＫ１２との遅延時間を略同じにすると共に、［２］上基板２の実装端子２０１から導通部材を介さずにクロック制御回路２３０に到るクロック信号ＣＬＫ２の配線長Ｌ２２（第３配線長）と、上基板２の実装端子２０１から導通部材２２０，１２０を介して下基板１のクロック制御回路１３０に到るクロック信号ＣＬＫ２の配線長Ｌ２１（第４配線長）とを略等しくし、クロック信号ＣＬＫ２２とクロック信号ＣＬＫ２１との遅延時間を略同じにすればよい。
【００３８】
つまり、配線長Ｌ１１≒配線長Ｌ１２，配線長Ｌ２２≒配線長Ｌ２１となるように、両基板１，２上にクロック信号ＣＬＫ１，ＣＬＫ２の配線パターンを形成することで、下基板１のシフトレジスター１４０に入力されるクロック信号ＣＬＫと、上基板２のシフトレジスター２４０に入力されるクロック信号ＣＬＫとのタイミングを略一致させることができる。この場合、制御回路１０でクロック信号ＣＬＫ１，ＣＬＫ２の発生タイミングを調整しなくても、下基板１のシフトレジスター１４０と上基板２のシフトレジスター２４０とを高い精度で同期させながら駆動することが可能になり、表示不良や動作不良を防ぐことができる。
【００３９】
また、導通部材１１０，１２０，２１０，２２０として銀点を用いているので、数Ω程度の低抵抗化が可能であり、下基板１から上基板２に供給されるクロック信号ＣＬＫ１（ＣＬＫ１２）や、上基板２から下基板１に供給されるクロック信号ＣＬＫ２（ＣＬＫ２１）の遅延を抑えることができる。さらに、クロック信号ＣＬＫ１１とクロック信号ＣＬＫ１２は同じ実装端子１０１から供給され、クロック信号ＣＬＫ２２とクロック信号ＣＬＫ２１も同じ実装端子２０１から供給される。したがって、実装端子１０１と実装端子２０１との実装時の抵抗値のズレに起因する遅延差も発生しない。
【００４０】
なお、配線長Ｌ１１≒配線長Ｌ１２，配線長Ｌ２２≒配線長Ｌ２１に限らず、例えば、配線長Ｌ１１と配線長Ｌ１２、配線長Ｌ２２と配線長Ｌ２１を完全に等しくしてもよい。また、配線長Ｌ１１と配線長Ｌ１２、配線長Ｌ２２と配線長Ｌ２１をそれなりに近い値にすることで、下基板１のシフトレジスター１４０に入力されるクロック信号ＣＬＫと、上基板２のシフトレジスター２４０に入力されるクロック信号ＣＬＫとのタイミングのズレを低減することができる。
【００４１】
また、図２において配線長Ｌ１１と配線長Ｌ１２は比較的長さが短いので、両者の長さが異なっても遅延のズレは僅かである。したがって、配線長Ｌ２２と配線長Ｌ２１についてのみ長さを略等しくしてもよい。このように配線長Ｌ１１および配線長Ｌ１２のペアと、配線長Ｌ２２および配線長Ｌ２１のペアのうち、配線長が長い方のペアについてのみ長さを揃えてもよい。
【００４２】
また、配線長Ｌ１１および配線長Ｌ１２のペアと、配線長Ｌ２２および配線長Ｌ２１のペアで各々長さを揃えることがポイントになるので、少なくとも、配線長Ｌ１１，配線長Ｌ１２≦配線長Ｌ２２，配線長Ｌ２１となるように、両基板１，２上にクロック信号ＣＬＫ１，ＣＬＫ２の配線パターンを形成することで、下基板１のシフトレジスター１４０に入力されるクロック信号ＣＬＫと、上基板２のシフトレジスター２４０に入力されるクロック信号ＣＬＫとのタイミングのズレを低減することができる。なお、図２には、配線長Ｌ１１，配線長Ｌ１２＜配線長Ｌ２２，配線長Ｌ２１の場合を例示しているが、配線長Ｌ１１＝配線長Ｌ１２＝配線長Ｌ２２＝配線長Ｌ２１としてもよい。また、配線長Ｌ１１，配線長Ｌ１２≧配線長Ｌ２２，配線長Ｌ２１となるように、両基板１，２上にクロック信号ＣＬＫ１，ＣＬＫ２の配線パターンを形成してもよい。
【００４３】
図５〜図７は、電気光学パネル３のバリエーションを示す模式図である。これらの各図に示す構成をクロック信号ＣＬＫ１，ＣＬＫ２の供給方法で分類すると、図５（Ａ）〜図５（Ｃ）および図６（Ａ）〜図６（Ｃ）の６種類は、両方の基板１，２にクロック信号ＣＬＫ１，ＣＬＫ２が供給されるタイプである。より詳細には、図５（Ａ）〜図５（Ｃ）の３種類は、下基板１に対するクロック信号ＣＬＫ１と上基板２に対するクロック信号ＣＬＫ２が共に図中下側から供給されるタイプであり、図６（Ａ）〜図６（Ｃ）の３種類は、下基板１に対するクロック信号ＣＬＫ１は図中下側から供給され、上基板２に対するクロック信号ＣＬＫ２は図中上側から供給されるタイプである。また、図７（Ａ）〜図７（Ｃ）の３種類は、下基板１にクロック信号ＣＬＫ１が供給され、上基板２にはクロック信号が供給されないタイプである。
【００４４】
また、シフトレジスター１４０，２４０の走査方向で分類すると、図５（Ａ），図６（Ａ），図７（Ａ）の３種類は、シフトレジスター１４０，２４０の走査方向が図中上側から下側になるタイプであり、図５（Ｂ），図６（Ｂ），図７（Ｂ）の３種類は、シフトレジスター１４０，２４０の走査方向が図中下側から上側になるタイプである。また、図５（Ｃ），図６（Ｃ），図７（Ｃ）の３種類は、シフトレジスター１４０，２４０の走査方向が図中上側から下側と下側から上側に切替可能なタイプである。
【００４５】
なお、図５（Ｃ），図６（Ｃ），図７（Ｃ）の構成では、シフトレジスター１４０，２４０の走査方向を切替可能にするため、シフトレジスター１４０に対して図中上下方向の両側にクロック制御回路１３０が設けられ、シフトレジスター２４０に対しても図中上下方向の両側にクロック制御回路２３０が設けられている。また、クロック制御回路１３０，２３０を２つずつ設けたことに伴い、両基板１，２上におけるクロック信号ＣＬＫ１，ＣＬＫ２の配線パターンも２倍に増えている。
【００４６】
ところで、図５〜図７は要部の構成を示す模式図であり、実際の両基板１，２の形状や実装端子部１００，２００の配置は、例えば、図５（Ａ）〜図５（Ｃ）の場合は図８（Ａ）および図８（Ｂ）に示すようになり、図６（Ａ）〜図６（Ｃ）の場合は図９（Ａ）および図９（Ｂ）に示すようになり、図７（Ａ）〜図７（Ｃ）の場合は図１０（Ａ）および図１０（Ｂ）に示すようになる。
【００４７】
ここで、図８（Ａ）および図８（Ｂ）の構成では、下基板１と上基板２の形状が矩形ではないので、レーザースクライブ等による加工が必要になるが、図９（Ａ）および図９（Ｂ）の構成に比べ、電気光学パネル３のＹ方向の寸法を小さくすることができる。また、図９（Ａ）の構成では、実装端子部１００，２００が電気光学パネル３の図中上側の端部と下側の端部に分かれているので、実装端子部１００に接続するフレキシブルケーブルと、実装端子部２００に接続するフレキシブルケーブルを別々に用意する必要がある。これに対し、図８（ａ）の構成では、実装端子部１００，２００が電気光学パネル３の図中下側の端部に並べて設けられているので、両面実装対応のＹ字状フレキシブルケーブルを利用することができ、フレキシブルケーブルを２つ用いる必要がない。
【００４８】
なお、図８〜図１０の構成では、下基板１に設けられたクロック制御回路１３０およびシフトレジスター１４０と、上基板２に設けられたクロック制御回路２３０およびシフトレジスター２４０とを表示領域Ａの両側に設けているが、いずれか片側のみにクロック制御回路１３０，２３０およびシフトレジスター１４０，２４０を設けてもよい。
【００４９】
図１１は、図７（ｂ）の詳細な模式図である。また、図１２は、図１１の場合のタイミングチャートである。図１１の構成では、下基板１にクロック信号ＣＬＫ１が供給され、上基板２にはクロック信号が供給されない。したがって、下基板１のみに実装端子部１００が設けられる。また、両基板１，２の対向面には、クロック信号ＣＬＫ１の配線パターンが形成されており、下基板１において、導通部材１１０には実装端子１０１からクロック信号ＣＬＫ１が供給され、導通部材１２０には実装端子１０１から導通部材１１０を介してクロック信号ＣＬＫ１が供給される。
【００５０】
下基板１のクロック制御回路１３０には、クロック信号ＣＬＫ１１と、クロック信号ＣＬＫ１２とが入力される。クロック信号ＣＬＫ１１は、実装端子１０１から導通部材を介さずにクロック制御回路１３０に供給されるクロック信号ＣＬＫ１である。また、クロック信号ＣＬＫ１２は、実装端子１０１から導通部材１１０，１２０を介してクロック制御回路１３０に供給されるクロック信号ＣＬＫ１である。クロック制御回路１３０は、クロック信号ＣＬＫ１１とクロック信号ＣＬＫ１２との論理積に応じたクロック信号とその反転信号とを生成してシフトレジスター１４０に供給する。
【００５１】
一方、上基板２のクロック制御回路２３０には、クロック信号ＣＬＫ１３と、クロック信号ＣＬＫ１４とが入力される。クロック信号ＣＬＫ１３は、下基板１の実装端子１０１から導通部材１１０，２１０を介してクロック制御回路２３０に供給されるクロック信号ＣＬＫ１である。また、クロック信号ＣＬＫ１４は、下基板１の実装端子１０１から導通部材１１０，１２０，２２０を介してクロック制御回路２３０に供給されるクロック信号ＣＬＫ１である。クロック制御回路２３０は、クロック信号ＣＬＫ１３とクロック信号ＣＬＫ１４との論理積に応じたクロック信号とその反転信号とを生成してシフトレジスター２４０に供給する。
【００５２】
したがって、図１２に示すように、下基板１のシフトレジスター１４０に入力されるクロック信号ＣＬＫは、クロック信号ＣＬＫ１２の立ち上がりエッジに同期してＨｉレベルとなり、クロック信号ＣＬＫ１１の立ち下がりエッジに同期してＬｏｗレベルとなるパルス信号になる。一方、上基板２のシフトレジスター２４０に入力されるクロック信号ＣＬＫは、クロック信号ＣＬＫ１４の立ち上がりエッジに同期してＨｉレベルとなり、クロック信号ＣＬＫ１３の立ち下がりエッジに同期してＬｏｗレベルとなるパルス信号になる。
【００５３】
したがって、下基板１のシフトレジスター１４０に入力されるクロック信号ＣＬＫと、上基板２のシフトレジスター２４０に入力されるクロック信号ＣＬＫとのタイミングを一致させるためには、下基板１のクロック制御回路１３０に入力されるクロック信号ＣＬＫ１１と、上基板２のクロック制御回路２３０に入力されるクロック信号ＣＬＫ１３とのタイミングを一致させると共に、下基板１のクロック制御回路１３０に入力されるクロック信号ＣＬＫ１２と、上基板２のクロック制御回路２３０に入力されるクロック信号ＣＬＫ１４とのタイミングを一致させればよい。
【００５４】
また、そのためには、図１１に示した下基板１および上基板２において、［１］下基板１の実装端子１０１から導通部材を介さずにクロック制御回路１３０に到るクロック信号ＣＬＫ１の配線長Ｌ１１（第１配線長）と、下基板１の実装端子１０１から導通部材１１０，２１０を介して上基板２のクロック制御回路２３０に到るクロック信号ＣＬＫ１の配線長Ｌ１３（第２配線長）とを略等しくし、クロック信号ＣＬＫ１１とクロック信号ＣＬＫ１３との遅延時間を略同じにすると共に、［２］下基板１の実装端子１０１から導通部材１１０，１２０を介してクロック制御回路１３０に到るクロック信号ＣＬＫ１の配線長Ｌ１２（第３配線長）と、下基板１の実装端子１０１から導通部材１１０，１２０，２２０を介して上基板２のクロック制御回路２３０に到るクロック信号ＣＬＫ１の配線長Ｌ１４（第４配線長）とを略等しくし、クロック信号ＣＬＫ１２とクロック信号ＣＬＫ１４との遅延時間を略同じにすればよい。
【００５５】
つまり、図１１の場合も、配線長Ｌ１１≒配線長Ｌ１３，配線長Ｌ１２≒配線長Ｌ１４となるように、両基板１，２上にクロック信号ＣＬＫ１の配線パターンを形成することで、下基板１のシフトレジスター１４０に入力されるクロック信号ＣＬＫと、上基板２のシフトレジスター２４０に入力されるクロック信号ＣＬＫとのタイミングを略一致させることができ、２つのシフトレジスター１４０，２４０を同期させながら駆動することが可能になる。
【００５６】
なお、この場合も、配線長Ｌ１１≒配線長Ｌ１３，配線長Ｌ１２≒配線長Ｌ１４に限らず、例えば、配線長Ｌ１１と配線長Ｌ１３、配線長Ｌ１２と配線長Ｌ１４を完全に等しくしてもよい。また、配線長Ｌ１１と配線長Ｌ１３、配線長Ｌ１２と配線長Ｌ１４をそれなりに近い値にすることで、下基板１のシフトレジスター１４０に入力されるクロック信号ＣＬＫと、上基板２のシフトレジスター２４０に入力されるクロック信号ＣＬＫとのタイミングのズレを低減することができる。
【００５７】
また、図１１において配線長Ｌ１１と配線長Ｌ１３は比較的長さが短いので、両者の長さが異なっても遅延のズレは僅かである。したがって、配線長Ｌ１２と配線長Ｌ１４についてのみ長さを略等しくしてもよい。このように配線長が長い方のペアについてのみ長さを揃えてもよい。
【００５８】
また、配線長Ｌ１１および配線長Ｌ１３のペアと、配線長Ｌ１２および配線長Ｌ１４のペアで各々長さを揃えることがポイントになるので、少なくとも、配線長Ｌ１１，配線長Ｌ１３≦配線長Ｌ１２，配線長Ｌ１４となるように、両基板１，２上にクロック信号ＣＬＫ１の配線パターンを形成することで、下基板１のシフトレジスター１４０に入力されるクロック信号ＣＬＫと、上基板２のシフトレジスター２４０に入力されるクロック信号ＣＬＫとのタイミングのズレを低減することができる。
【００５９】
なお、図１１の場合は、下基板１のクロック制御回路１３０に入力されるクロック信号ＣＬＫ１１が、下基板１の実装端子１０１から導通部材を介さずにクロック制御回路１３０に供給されるクロック信号ＣＬＫ１になるが、図７（Ａ）の場合は、下基板１のクロック制御回路１３０に入力されるクロック信号ＣＬＫ１１が、下基板１の実装端子１０１から導通部材１１０を介して供給されるクロック信号ＣＬＫ１になる。
【００６０】
＜変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば以下の変形が可能である。また、以下に示す２以上の変形を適宜組み合わせてもよい。
【００６１】
（１）図１３は、クロック制御回路１３０の変形例を示す回路図である。図３のクロック制御回路１３０との相違点は、タイミング調整回路１３２におけるＮＡＮＤ回路３１０をＮＯＲ回路３１５に置き換えた点である。下基板１のクロック制御回路１３０だけでなく上基板２のクロック制御回路２３０についても図１３の構成を採用した場合、下基板１のクロック制御回路１３０は、クロック信号ＣＬＫ１１とクロック信号ＣＬＫ２１との論理和に応じたクロック信号ＣＬＫ’とその反転信号／ＣＬＫ’とを生成してシフトレジスター１４０に供給する。また、上基板２のクロック制御回路２３０は、クロック信号ＣＬＫ１２とクロック信号ＣＬＫ２２との論理和に応じたクロック信号ＣＬＫ’とその反転信号／ＣＬＫ’とを生成してシフトレジスター２４０に供給する。
【００６２】
この場合、図１４に示すように、下基板１のシフトレジスター１４０に入力されるクロック信号ＣＬＫ’は、クロック信号ＣＬＫ１１の立ち上がりエッジに同期してＨｉレベルとなり、クロック信号ＣＬＫ２１の立ち下がりエッジに同期してＬｏｗレベルとなるパルス信号になる。また、上基板２のシフトレジスター２４０に入力されるクロック信号ＣＬＫ’は、クロック信号ＣＬＫ１２の立ち上がりエッジに同期してＨｉレベルとなり、クロック信号ＣＬＫ２２の立ち下がりエッジに同期してＬｏｗレベルとなるパルス信号になる。この場合も、下基板１のシフトレジスター１４０に入力されるクロック信号ＣＬＫ’と、上基板２のシフトレジスター２４０に入力されるクロック信号ＣＬＫ’とのタイミングを一致させることができるので、下基板１のシフトレジスター１４０と上基板２のシフトレジスター２４０とを同期させながら駆動することが可能になる。
【００６３】
（２）下基板１のデータ線駆動回路３１に備わるシフトレジスターと、上基板２のデータ線駆動回路３２に備わるシフトレジスターとに本発明を適用してもよい。また、電気光学装置は、液晶表示装置に限らず、例えば、マイクロカプセル型電気泳動ディスプレイや、エレクトロクロミックディスプレイ等であってもよく、液晶以外の電気光学素子を用いてもよい。また、照射光量に応じた電流または電圧を出力するＣＣＤ（Charge Coupled Device）等の受光素子を電気光学素子として用いた電気光学装置にも本発明を適用することができる。この種の電気光学装置には、例えば、撮像装置や光センサー等が含まれる。
【００６４】
＜応用例＞
図１５は、電気光学装置５０を適用した投射型表示装置（３板式のプロジェクター）４０００の模式図である。投射型表示装置４０００は、異なる表示色（赤色，緑色，青色）に対応する３個の電気光学装置５０（５０Ｒ，５０Ｇ，５０Ｂ）を含んで構成される。照明光学系４００１は、照明装置（光源）４００２からの出射光のうち赤色成分ｒを電気光学装置５０Ｒに供給し、緑色成分ｇを電気光学装置５０Ｇに供給し、青色成分ｂを電気光学装置５０Ｂに供給する。各電気光学装置５０は、照明光学系４００１から供給される各単色光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系４００３は、各電気光学装置５０からの出射光を合成して投射面４００４に投射する。
【００６５】
なお、本発明に係る電気光学装置が適用される電子機器としては、図１５に例示した機器の他、パーソナルコンピューター，スマートフォン，携帯情報端末（Personal Digital Assistants），デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワークステーション，テレビ電話，ＰＯＳ端末，プリンター，スキャナー，複写機，ビデオプレーヤー，タッチパネルを備えた機器等が挙げられる。
【符号の説明】
【００６６】
５０，５０Ｒ，５０Ｇ，５０Ｂ…電気光学装置、３…電気光学パネル、１…下基板、２…上基板、５…走査線、６…データ線、７…ＴＦＴ、８…電極、Ａ…表示領域、Ｐ…画素、２１，２２…走査線駆動回路、３１，３２…データ線駆動回路、Ｙ１〜Ｙｍ…走査信号、Ｘ１〜Ｘｎ…データ信号、１０…制御回路、１００，２００…実装端子部、１０１，２０１…実装端子、１１０，１２０，２１０，２２０…導通部材、１３０，２３０…クロック制御回路、１４０，２４０…シフトレジスター、１３２…タイミング調整回路、１３４…反転信号生成回路、３１０…ＮＡＮＤ回路、３１５…ＮＯＲ回路、３２０…ラッチ回路、３３１〜３３７…インバータ、ＣＬＫ１，ＣＬＫ２，ＣＬＫ１１，ＣＬＫ１２，ＣＬＫ１３，ＣＬＫ１４，ＣＬＫ２１，ＣＬＫ２２，ＣＬＫ，ＣＬＫ’…クロック信号、／ＣＬＫ，／ＣＬＫ’…反転信号、Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４，Ｌ２１，Ｌ２２…配線長、４０００…投射型表示装置、４００１…照明光学系、４００２…照明装置、４００３…投射光学系、４００４…投射面。
【図１】
2016224213.tif 000003
【図２】
2016224213.tif 000004
【図３】
2016224213.tif 000005
【図４】
2016224213.tif 000006
【図５】
2016224213.tif 000007
【図６】
2016224213.tif 000008
【図７】
2016224213.tif 000009
【図８】
2016224213.tif 000010
【図９】
2016224213.tif 000011
【図１０】
2016224213.tif 000012
【図１１】
2016224213.tif 000013
【図１２】
2016224213.tif 000014
【図１３】
2016224213.tif 000015
【図１４】
2016224213.tif 000016
【図１５】
2016224213.tif 000017