(57)【要約】      （修正有）【課題】電荷が素子分離の近傍から電荷蓄積領域へ流れ込むことを低減する構造を有する光電変換装置を提供する。【解決手段】光電変換装置１は、第１導電型の電荷蓄積領域１０３と、第２導電型の第１半導体領域１０６と、第２導電型の第２半導体領域１０２と、絶縁体で構成された素子分離とが配された半導体基板ＳＳを含む。第１半導体領域は、電荷蓄積領域と素子分離１０４との間から下方に延びるように配され、第２半導体領域は、電荷蓄積領域の下に配された部分を含む。半導体基板の深さ方向における不純物濃度分布が、電荷蓄積領域は、深さＲｐ１にピークを有し、第１半導体領域は、深さＲｐ２にピークを有し、第２半導体領域は、深さＲｐ３にピークを有し、Ｒｐ１＜Ｒｐ２＜Ｒｐ３が満たされる。第１半導体領域の深さＲｐ２における不純物濃度をＣ１、第２半導体領域の深さＲｐ３における不純物濃度をＣ２とすると、Ｃ１＞Ｃ２が満たされる。【選択図】図３
2016187018.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の電荷蓄積領域と、前記第１導電型とは異なる第２導電型の第１半導体領域と、前記第２導電型の第２半導体領域と、絶縁体で構成された素子分離とが配された半導体基板を含む光電変換装置であって、
前記第１半導体領域は、前記電荷蓄積領域と前記素子分離との間から下方に延びるように配され、前記第２半導体領域は、前記電荷蓄積領域の下に配された部分を含み、
前記半導体基板の深さ方向における前記電荷蓄積領域の不純物濃度分布は、深さＲｐ１にピークを有し、前記深さ方向における前記第１半導体領域の不純物濃度分布は、深さＲｐ２にピークを有し、前記深さ方向における前記第２半導体領域の不純物濃度分布は、深さＲｐ３にピークを有し、
Ｒｐ１＜Ｒｐ２＜Ｒｐ３
が満たされ、前記第１半導体領域の深さＲｐ２における不純物濃度をＣ１、前記第２半導体領域の深さＲｐ３における不純物濃度をＣ２とすると、
Ｃ１＞Ｃ２
が満たされることを特徴とする光電変換装置。
【請求項２】
前記第１半導体領域の下端は、前記第２半導体領域の上端より深く、前記第２半導体領域の下端より浅い位置にある、
ことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記半導体基板には、前記第２導電型の第３半導体領域が更に配され、前記第３半導体領域は、前記第２半導体領域の側方に配され、前記第１半導体領域の下部は、前記第２半導体領域の前記部分と前記第３半導体領域との間に配されている、
ことを特徴とする請求項１又は２に記載の光電変換装置。
【請求項４】
前記第３半導体領域の下端は、前記第２半導体領域の下端より深い位置にある、
ことを特徴とする請求項３に記載の光電変換装置。
【請求項５】
前記深さ方向における前記第３半導体領域の不純物濃度分布は、深さＲｐ４にピークを有し、
Ｒｐ１＜Ｒｐ２＜Ｒｐ３＜Ｒｐ４
が満たされることを特徴とする請求項３又は４に記載の光電変換装置。
【請求項６】
前記半導体基板には、前記第２導電型の第４半導体領域および前記第１導電型の第５半導体領域が更に配され、
前記第４半導体領域は、前記第３半導体領域の上に配され、
前記第５半導体領域は、前記第４半導体領域の上に配され、トランジスタの拡散領域を構成している、
ことを特徴とする請求項３乃至５のいずれか１項に記載の光電変換装置。
【請求項７】
前記第３半導体領域は、前記深さ方向に積層された前記第２導電型の複数の領域を有する、
ことを特徴とする請求項３乃至６のいずれか１項に記載の光電変換装置。
【請求項８】
前記第２半導体領域は、前記深さ方向に積層された前記第２導電型の複数の領域を有する、
ことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
【請求項９】
前記第２導電型の第１半導体領域は、前記深さ方向に積層された前記第２導電型の複数の領域を有する、
ことを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
【請求項１０】
第１導電型の電荷蓄積領域と、前記第１導電型とは異なる第２導電型の第１半導体領域と、前記第２導電型の第２半導体領域と、絶縁体で構成された素子分離と、前記第２導電型の第３半導体領域とが配された半導体基板を含む光電変換装置であって、
前記第１半導体領域は、前記電荷蓄積領域と前記素子分離との間から下方に延びるように配され、
前記第２半導体領域は、前記電荷蓄積領域の下に配された部分を含み、
前記第３半導体領域は、前記第２半導体領域の側方に配され、
前記第１半導体領域の下部は、前記第２半導体領域の前記部分と前記第３半導体領域との間に配されている、
ことを特徴とする光電変換装置。
【請求項１１】
前記第３半導体領域の下端は、前記第２半導体領域の下端より深い位置にある、
ことを特徴とする請求項１０に記載の光電変換装置。
【請求項１２】
請求項１乃至１１のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する処理部と、
を備えることを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置およびそれを搭載したカメラに関する。
【背景技術】
【０００２】
特許文献１には、素子分離絶縁層で発生する暗電流の影響を抑制する構造を有する固体撮像装置が記載されている。該固体撮像装置は、Ｐ型ウエル領域およびＮ領域で構成される光電変換部と、素子分離絶縁層と、素子分離絶縁層とＮ領域との間に配された第１のＰ型素子分離層と、第１のＰ型素子分離層の下に配された第２のＰ型素子分離層とを有する。第１のＰ型素子分離層および第２のＰ型素子分離層は、光電変換部を囲むように設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２５２７８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
素子分離と半導体基板との界面には欠陥があり、該欠陥で発生する暗電流が光電変換部に流れ込むと、これがノイズとなる。固体撮像装置においては、このノイズは、画像のＳ／Ｎ比を低下させたり、画像に白傷を発生させたりする原因となりうる。特許文献１に記載された構造は、上記のようなノイズの低減に有利であるが、更なるノイズの低減が求められている。
【０００５】
本発明は、ノイズの原因となる電荷が素子分離の近傍から電荷蓄積領域へ流れ込むことを低減するために有利な構造を有する光電変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の１つの側面は、第１導電型の電荷蓄積領域と、前記第１導電型とは異なる第２導電型の第１半導体領域と、前記第２導電型の第２半導体領域と、絶縁体で構成された素子分離とが配された半導体基板を含む光電変換装置に係り、前記光電変換装置において、前記第１半導体領域は、前記電荷蓄積領域と前記素子分離との間から下方に延びるように配され、前記第２半導体領域は、前記電荷蓄積領域の下に配された部分を含み、前記半導体基板の深さ方向における前記電荷蓄積領域の不純物濃度分布は、深さＲｐ１にピークを有し、前記深さ方向における前記第１半導体領域の不純物濃度分布は、深さＲｐ２にピークを有し、前記深さ方向における前記第２半導体領域の不純物濃度分布は、深さＲｐ３にピークを有し、Ｒｐ１＜Ｒｐ２＜Ｒｐ３が満たされ、前記第１半導体領域の深さＲｐ２における不純物濃度をＣ１、前記第２半導体領域の深さＲｐ３における不純物濃度をＣ２とすると、Ｃ１＞Ｃ２が満たされる。
【発明の効果】
【０００７】
本発明によれば、ノイズの原因となる電荷が素子分離の近傍から電荷蓄積領域へ流れ込むことを低減するために有利な構造を有する光電変換装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】本発明の１つの実施形態の光電変換装置の一部分の等価回路を示す図。
【図２】本発明の１つの実施形態の光電変換装置の平面レイアウトを示す図。
【図３】本発明の第１実施形態の光電変換装置の構成を示す断面図。
【図４】本発明の第１実施形態の光電変換装置における不純物濃度分布を示す図。
【図５】本発明の１つの実施形態の光電変換装置の製造方法を示す図。
【図６】本発明の１つの実施形態の光電変換装置の製造方法を示す図。
【図７】本発明の１つの実施形態の光電変換装置の製造方法を示す図。
【図８】本発明の１つの実施形態の光電変換装置の製造方法を示す図。
【図９】本発明の第２実施形態の光電変換装置の構成を示す断面図。
【図１０】本発明の第２実施形態の光電変換装置における不純物濃度分布を示す図。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照しながら本発明をその例示的な実施形態を通して説明する。
【００１０】
図１には、本発明の１つの実施形態の光電変換装置１の一部分の等価回路が示されている。光電変換装置１は、少なくとも１つの画素ＰＩＸを有する。一例において、光電変換装置１は、複数の行および複数の列からなる画素アレイを構成するように配列された複数の画素ＰＩＸを有する固体撮像装置（イメージセンサ）として構成される。他の例において、光電変換装置１は、ライン状に配列された複数の画素ＰＩＸを有するラインセンサとして構成される。更に他の例において、光電変換装置１は、単一の画素ＰＩＸを備える光センサとして構成される。
【００１１】
画素ＰＩＸは、フォトダイオード等で構成される光電変換素子ＰＥＣを含む。画素ＰＩＸは、電荷を電圧に変換する電荷電圧変換部として機能するフローティングディフュージョンＦＤと、光電変換素子ＰＥＣで発生し蓄積された電荷をフローティングディフュージョンＦＤに転送する転送トランジスタＴＴＲとを含みうる。転送トランジスタＴＴＲは、転送信号φＴＲが活性化されると、光電変換素子ＰＥＣとフローティングディフュージョンＦＤとの間に、光電変換素子ＰＥＣからフローティングディフュージョンＦＤへ電荷を転送するためのチャネルを形成する。
【００１２】
画素ＰＩＸは、その他、リセットトランジスタＲＴＲ、増幅トランジスタＡＴＲおよび選択トランジスタＳＴＲの少なくとも１つを含みうる。リセットトランジスタＲＴＲは、リセット信号φＲＥＳが活性化されると、フローティングディフュージョンＦＤの電圧をリセットする。増幅トランジスタＡＴＲは、フローティングディフュージョンＦＤの電圧に応じた電圧を信号線ＳＬに出力する。一例において、信号線ＳＬには、電流源が接続され、増幅トランジスタＡＴＲと該電流源とによってソースフォロワ回路が構成されうる。選択トランジスタＳＴＲは、選択信号φＳＥＬが活性化されると、増幅トランジスタＡＴＲから信号線ＳＬへの信号の出力を可能にする。
【００１３】
光電変換装置１が固体撮像装置として構成される場合、光電変換装置１は、画素アレイにおける画素を選択するための垂直選択回路および水平選択回路、画素アレイの各画素から信号を読み出す読出回路などを更に備えうる。
【００１４】
図２には、光電変換装置１の平面レイアウトが示されている。図３は、本発明の第１実施形態における光電変換装置１の構成を示す断面図である。ここで、図３は、図１におけるＸ−Ｘ’線に沿った断面図である。図２には、４つの画素ＰＩＸが示されている。図２および図３では、ゲート電極よりも上の構造（例えば、コンタクトプラグ、第１配線層、ビアプラグ、第２配線層、カラーフィルタ、マイクロレンズなど）は図示が省略されている。
【００１５】
光電変換装置１は、半導体基板ＳＳを有する。半導体基板ＳＳには、第１導電型の半導体領域１０１と、第１導電型の電荷蓄積領域１０３と、第２導電型の第１半導体領域１０６と、第２導電型の第２半導体領域１０２と、絶縁体で構成された素子分離１０４とが配されている。また、半導体基板ＳＳには、第２導電型の第３半導体領域１０７と、第２導電型の第４半導体領域１１２と、第１導電型の第５半導体領域１０５とが配されうる。半導体基板ＳＳは、半導体材料で構成された構造体である。図２に示された例では、半導体基板ＳＳは、半導体領域１０１、電荷蓄積領域１０３、第１半導体領域１０６、第２半導体領域１０２、第３半導体領域１０７、第４半導体領域１１２および第５半導体領域１０５を含んでいる。第１導電型および第２導電型は、互いに異なる導電型である。例えば、第１導電型がｎ型である場合は、第２導電型はｐ型であり、逆に、第１導電型がｐ型である場合は、第２導電型はｎ型である。
【００１６】
第２導電型の第１半導体領域１０６は、第１導電型の電荷蓄積領域１０３と素子分離１０４との間から下方に延びるように配されている。換言すると、第１半導体領域１０６は、電荷蓄積領域１０３と素子分離１０４との間に配された第１部分と、該第１部分から下方に延びた第２部分とを含む。第２導電型の第１半導体領域１０６は、例えば、素子分離１０４における電荷蓄積領域１０３の側の側面と、素子分離１０４における底面の少なくとも一部とを覆うように配置されうる。ここで、第１半導体領域１０６は、素子分離１０４における電荷蓄積領域１０３の側の側面と、素子分離１０４における底面の全体とを覆うように配置されてもよい。あるいは、第１半導体領域１０６は、素子分離１０４の側面および底面の全体を覆うように配置されてもよい。
【００１７】
第２導電型の第２半導体領域１０２は、第１導電型の電荷蓄積領域１０３の下に配された第１部分１０２−１を含む。第１導電型の電荷蓄積領域１０３と第２導電型の第２半導体領域１０２とによって光電変換素子ＰＥＣとしてのフォトダイオードが構成される。光電変換素子ＰＥＣは、更に、第１導電型の電荷蓄積領域１０３の上に配された第２導電型の半導体領域１０８を含んでもよい。素子分離１０４は、例えば、ＳＴＩまたはＬＯＣＯＳでありうる。
【００１８】
第１半導体領域１０６における不純物濃度のピーク値は、第２半導体領域１０２における不純物濃度のピーク値よりも大きい。第１導電型の電荷蓄積領域１０３と第２導電型の第２半導体領域１０２とはＰＮ接合を構成し、第１導電型の電荷蓄積領域１０３と第２導電型の第２半導体領域１０２との境界部分には、空乏層１１０が形成される。第１半導体領域１０６は、電荷蓄積領域１０３の全体、第２半導体領域１０２の一部、および、半導体領域１０８（半導体領域１０８が存在する場合）を取り囲むように配置されうる。
【００１９】
第１半導体領域１０６の下端ＬＥ１は、第２半導体領域１０２の上端ＵＥ２より深く、第２半導体領域１０２の下端ＬＥ２より浅い位置にあることが好ましい。この場合、第２半導体領域１０２は、第１半導体領域１０６の下端ＬＥ１の下の配された第２部分１０２−２を有する。第２部分１０２−２で光電変換によって発生した正負の電荷のうち第１導電型における多数キャリアである電荷（第１導電型がｎ型である場合は電子、第１導電型がｐ型である場合は正孔）は、電荷蓄積領域１０３に移動し、電荷蓄積領域１０３に蓄積される。よって、第２部分１０２−２を設けることによって電荷蓄積領域１０３による電荷の収集効率を向上させることができる。
【００２０】
第２導電型の第３半導体領域１０７は、第２導電型の第２半導体領域１０２の側方に配されうる。第２導電型の第１半導体領域１０６の下部ＬＰは、第２導電型の第２半導体領域１０２の第１部分１０２−１と第２導電型の第３半導体領域１０７との間に配されうる。第３半導体領域１０７における不純物濃度のピーク値は、第２半導体領域１０２における不純物濃度のピーク値よりも大きいことが好ましい。第３半導体領域１０７の下端ＬＥ３は、第２半導体領域１０２の下端ＬＥ２より深い位置にあることが好ましい。このような構成は、画素ＰＩＸと画素ＰＩＸとの間の電荷の移動による混色やブルーミングを抑制したり、電荷蓄積領域１０３における電荷の収集効率を向上したりするために有利である。
【００２１】
第４半導体領域１１２は、第３半導体領域１０７の上に配され、第５半導体領域１０５は、第４半導体領域１１２の上に配され、トランジスタＡＴＲ、ＲＴＲ、ＳＴＲの拡散領域（ソース領域およびドレイン領域）を構成しうる。
【００２２】
図４には、図３におけるＹ１−Ｙ１’に沿った第２導電型の第１半導体領域１０６および第２導電型の第２半導体領域１０２の不純物濃度分布が示されている。また、図４には、図３におけるＹ２−Ｙ２’に沿った第２導電型の半導体領域１０８、第１導電型の電荷蓄積領域１０３および第２導電型の第２半導体領域１０２の不純物濃度分布が示されている。また、図４には、図３におけるＹ３−Ｙ３’に沿った第１導電型の第５半導体領域１０５、第２導電型の第４半導体領域１１２および第２導電型の第３半導体領域１０７の不純物濃度分布が示されている。図４において、横軸は、半導体基板ＳＳの深さを示し、縦軸は、不純物濃度を示している。ここで、不純物濃度とは、第１導電型の半導体領域であれば、第１導電型の半導体領域を形成するための正味の不純物濃度を意味し、第２導電型の半導体領域であれば、第２導電型の半導体領域を形成するための正味の不純物濃度を意味する。
【００２３】
半導体基板ＳＳの深さ方向における電荷蓄積領域１０３の不純物濃度分布は、深さＲｐ１にピークを有する。前記深さ方向における第１半導体領域１０６の不純物濃度分布は、深さＲｐ２にピークを有し、深さＲｐ２における不純物濃度（つまりピーク値）はＣ１である。前記深さ方向における第２半導体領域１０２の不純物濃度分布は、深さＲｐ３にピークを有し、深さＲｐ３における不純物濃度（つまりピーク値）はＣ２である。
【００２４】
ここで、図４に例示的に示されているように、Ｒｐ１＜Ｒｐ２＜Ｒｐ３が満たされ、かつ、Ｃ１＞Ｃ２が満たされることが好ましい。このような構成によれば、第１導電型の電荷蓄積領域１０３と第２導電型の第２半導体領域１０２との境界部分、即ち空乏層１１０が形成される領域を取り囲むように第１半導体領域１０６によってポテンシャルバリアが形成される。このような構造は、ノイズの原因となる電荷が素子分離１０４の近傍（素子分離１０４と半導体領域１０６、１１２、１０５との界面）から電荷蓄積領域１０３あるいは空乏層１１０へ流れ込むことを低減するために有利である。また、このような構造は、電荷蓄積領域１０３による電荷の収集効率を向上させるように電荷蓄積領域１０３、第１半導体領域１０６および第２半導体領域１０２によって形成されるポテンシャル勾配を制御するために有利である。
【００２５】
半導体基板ＳＳの深さ方向における第３半導体領域１０７の不純物濃度分布は、深さＲｐ４にピークを有し、Ｒｐ１＜Ｒｐ２＜Ｒｐ３＜Ｒｐ４が満たされることが好ましい。第３半導体領域１０７は、画素ＰＩＸと画素ＰＩＸとの間にポテンシャルバリアを形成する。第３半導体領域１０７は、画素ＰＩＸと画素ＰＩＸとの間の電荷の移動による混色やブルーミングを抑制し、また電荷蓄積領域１０３による電荷の収集効率を向上させるために有利である。
【００２６】
以下、図５〜図８を参照しながら光電変換装置１の製造方法を例示的に説明する。以下では、より具体的な例を提供するために、第１導電型をｎ型、第２導電型をｐ型として説明するが、これとは逆に、第１導電型をｐ型、第２導電型をｎ型としてもよい。
【００２７】
まず、図５に示される工程では、第１導電型（ここではｎ型）の半導体領域１０１を含む半導体基板ＳＳが準備され、半導体基板ＳＳに素子分離１０４が形成される。半導体領域１０１を含む半導体基板ＳＳは、その全体が半導体領域１０１であってもよいし、第１導電型または第２導電型の半導体領域の上に第１導電型の半導体領域１０１を有する半導体基板であってもよいし、他の構造を有する半導体基板であってもよい。素子分離１０４は、例えば、２００ｎｍ〜３００ｎｍの範囲内の厚さを有しうる。
【００２８】
図５に示される工程では、その他、素子分離１０４に形成される領域以外の領域、即ち素子領域に犠牲酸化膜１００１が形成される。犠牲酸化膜１００１は、例えば、１０ｎｍ〜２０ｎｍの範囲内の厚さを有しうる。素子領域は、光電変換素子ＰＥＣ、フローティングディフュージョンＦＤおよびトランジスタＡＴＲ、ＲＴＲ、ＳＴＲが形成される領域である。その後、第２導電型（ここではｐ型）の半導体領域を形成するための不純物、例えば、ホウ素イオン（Ｂ＋）が、加速電圧１５０〜３００ＫｅＶ、ドーズ量１．０×１０１２ｃｍ−２〜５．０×１０１２ｃｍ−２の条件で半導体基板ＳＳに注入される。これにより、第２導電型の第２半導体領域１０２が形成される。第２半導体領域１０２を形成するための注入は、互いに異なる加速電圧および／またはドーズ量で複数回にわたって実施されてもよい。
【００２９】
次に、図６に示される工程では、まず、半導体基板ＳＳの表面の上にマスクＭ１が形成される。マスクＭ１は、例えば、フォトレジストなどの樹脂で構成されるマスクでありうるが、ハードマスクであってもよい。次いで、素子分離１０４を突き抜ける条件で第２導電型の半導体領域を形成するための不純物、例えばホウ素イオン（Ｂ＋）が、加速電圧５０〜１５０ＫｅＶ、ドーズ量５．０×１０１２ｃｍ−２〜１．０×１０１３ｃｍ−２の条件で、半導体基板ＳＳに注入される。これにより、第２導電型の第１半導体領域１０６が形成される。次いで、マスクＭ１が除去される。第１半導体領域１０６を形成するための注入は、互いに異なる加速電圧および／またはドーズ量で複数回にわたって実施されてもよい。
【００３０】
第２導電型の第１半導体領域１０６を形成するための不純物の注入時に、第１導電型の電荷蓄積領域１０３を複数の部分に分割する分離領域が第１半導体領域１０６とともに形成されてもよい。分割された電荷蓄積領域１０３は、例えば、オートフォーカスのための位相差検出に利用することができる。また、例えば、第１導電型の電荷蓄積領域１０３の中央部に第２導電型の半導体領域を形成することによって該中央部にＰＮ接合が形成される。これは、空乏化電圧を低下させ、電荷蓄積領域１０３からフローティングディフュージョンＦＤへの電荷の転送を容易にするために寄与しうる。
【００３１】
次に、図７に示される工程では、まず、半導体基板ＳＳの表面の上にマスクＭ２が形成される。マスクＭ２は、例えば、フォトレジストなどの樹脂で構成されるマスクでありうるが、ハードマスクであってもよい。次いで、第２導電型（ここではｐ型）の半導体領域を形成するための不純物、例えばホウ素イオン（Ｂ＋）が、加速電圧１０〜２０ＫｅＶ、ドーズ量５．０×１０１３ｃｍ−２〜１．０×１０１４ｃｍ−２の条件で半導体基板ＳＳに注入される。これにより、第２導電型の半導体領域１０８が形成される。また、第１導電型（ここではｎ型）の半導体領域を形成するための不純物、例えばヒ素イオン（Ａｓ＋）が、加速電圧３００〜５００ＫｅＶ、ドーズ量１．０×１０１２ｃｍ−２〜５．０×１０１２ｃｍ−２の条件で半導体基板ＳＳに注入される。これにより、第１導電型の電荷蓄積領域１０３が形成される。また、第２導電型の半導体領域１０８と第１導電型の電荷蓄積領域１０３とを形成する順番を逆に実施してもよい。
【００３２】
次に、図８に示される工程では、まず、半導体基板ＳＳの表面の上にマスクＭ３が形成される。マスクＭ３は、例えば、フォトレジストなどの樹脂で構成されるマスクでありうるが、ハードマスクであってもよい。次いで、半導体基板ＳＳへの不純物の注入によって、第２導電型の第３半導体領域１０７、第２導電型の第４半導体領域１１２、第１導電型の第５半導体領域１０５が形成される。
【００３３】
以下、図９および図１０を参照しながら本発明の第２の実施形態の光電変換装置１について説明する。第２実施形態として言及しない事項は、第１実施形態に従いうる。図９は、図１におけるＸ−Ｘ’線に沿った断面図である。図１０には、図９におけるＹ１−Ｙ１’に沿った第２導電型の第１半導体領域１０６および第２導電型の第２半導体領域１０２の不純物濃度分布が示されている。また、図１０には、図９におけるＹ２−Ｙ２’に沿った第２導電型の半導体領域１０８、第１導電型の電荷蓄積領域１０３および第２導電型の第２半導体領域１０２の不純物濃度分布が示されている。また、図１０には、図９におけるＹ３−Ｙ３’に沿った第１導電型の第５半導体領域１０５、第２導電型の第４半導体領域１１２および第２導電型の第３半導体領域１０７の不純物濃度分布が示されている。
【００３４】
第２実施形態では、第２導電型の第１半導体領域１０６、第２導電型の第２半導体領域１０２、第２導電型の第３半導体領域１０７の少なくとも１つは、半導体基板ＳＳの深さ方向に積層された第２導電型の複数の領域を有する。第１半導体領域１０６は、半導体基板ＳＳの深さ方向に積層された第２導電型の複数の領域１０６Ａ、１０６Ｂを含みうる。第２半導体領域１０２は、半導体基板ＳＳの深さ方向に積層された第２導電型の複数の領域１０２Ａ、１０２Ｂ、１０２Ｃ、１０２Ｄ、１０２Ｅを含みうる。第３半導体領域１０７は、半導体基板ＳＳの深さ方向に積層された第２導電型の複数の領域１０７Ａ、１０７Ｂ、１０７Ｃ、１０７Ｄ、１０７Ｅを含みうる。
【００３５】
第１半導体領域１０６、第２半導体領域１０２および第３半導体領域１０７の少なくとも１つを半導体基板ＳＳの深さ方向に積層された第２導電型の複数の領域で構成した構造によれば、ポテンシャル勾配の制御が容易である。これは、画素ＰＩＸと画素ＰＩＸとの間の電荷の移動による混色やブルーミングを抑制したり、電荷蓄積領域１０３における電荷の収集効率を向上したりするために有利である。
【００３６】
半導体基板ＳＳの深さ方向における電荷蓄積領域１０３の不純物濃度分布は、深さＲｐ１にピークを有する。前記深さ方向における第１半導体領域１０６の不純物濃度分布は、深さＲｐ２に１つのピークを有し、深さＲｐ２における不純物濃度（つまりピーク値）はＣ１である。前記深さ方向における第２半導体領域１０２の不純物濃度分布は、深さＲｐ３に１つのピークを有し、深さＲｐ３における不純物濃度（つまりピーク値）はＣ２である。
【００３７】
ここで、図１０に例示的に示されているように、Ｒｐ１＜Ｒｐ２＜Ｒｐ３が満たされ、かつ、Ｃ１＞Ｃ２が満たされることが好ましい。このような構成によれば、第１導電型の電荷蓄積領域１０３と第２導電型の第２半導体領域１０２との境界部分、即ち空乏層１１０が形成される領域を取り囲むように第１半導体領域１０６によってポテンシャルバリアが形成される。このような構造は、ノイズの原因となる電荷が素子分離１０４の近傍（素子分離１０４と半導体領域１０６、１１２、１０５との界面）から電荷蓄積領域１０３あるいは空乏層１１０へ流れ込むことを低減するために有利である。また、このような構造は、電荷蓄積領域１０３による電荷の収集効率を向上させるように電荷蓄積領域１０３、第１半導体領域１０６および第２半導体領域１０２によって形成されるポテンシャル勾配を形成するために有利である。
【００３８】
以下、上記の各実施形態に係る光電変換装置１の応用例として、光電変換装置１が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る光電変換装置と、該光電変換装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、Ａ／Ｄ変換器、および、該Ａ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。
【符号の説明】
【００３９】
１０３：第１導電型の電荷蓄積領域、１０６：第２導電型の第１半導体領域、１０２：第２導電型の第２半導体領域、１０４：素子分離、１０７：第２導電型の第３半導体領域、１１２：第２導電型の第４半導体領域、１０５：第１導電型の第５半導体領域
【図１】
2016187018.tif 000003
【図２】
2016187018.tif 000004
【図３】
2016187018.tif 000005
【図４】
2016187018.tif 000006
【図５】
2016187018.tif 000007
【図６】
2016187018.tif 000008
【図７】
2016187018.tif 000009
【図８】
2016187018.tif 000010
【図９】
2016187018.tif 000011
【図１０】
2016187018.tif 000012