(57)【要約】【課題】アンテナから供給される信号の振幅を適正な値に制限可能な整流回路を提供する。【解決手段】整流回路１０は、アンテナ２から交流電圧が入力される第１端子１７と、アンテナから直流電圧が入力される第２端子１８と、第１整流素子２１、２２と、第２整流素子２３と、電圧整流回路１２とを有する。第１整流素子２１、２２は、第１端子１７と第２端子１８との間に接続され、第１端子１７から第２端子１８への第１方向に電流を流し、第２端子１８から第１端子１７への第２方向への電流を遮断する。第２整流素子２３は、第１端子１７と第２端子１８との間に接続され、第２方向に電流を流し、第１方向への電流を遮断する。第１整流素子２１、２２が電流を流すときに第１端子１７と第２端子１８との間の電圧である第１しきい値の絶対値は、第２整流素子２３が電流を流すときに第１端子１７と第２端子１８との間の電圧である第２しきい値の絶対値と相違する。【選択図】図２
2016201069.tif 000002
【特許請求の範囲】
【請求項１】
アンテナから交流電圧が入力される第１端子と、
前記アンテナから直流電圧が入力される第２端子と、
前記第１端子と前記第２端子との間に接続され、前記第１端子から前記第２端子への第１方向に電流を流し、前記第２端子から前記第１端子への第２方向への電流を遮断する第１整流素子と、
前記第１端子と前記第２端子との間に接続され、前記第２方向に電流を流し、前記第１方向への電流を遮断する第２整流素子と、
前記第１端子と前記第２端子との間に入力された電圧を整流した整流電圧を出力する電圧整流回路と、を有し、
前記第１整流素子が電流を流すときに前記第１端子と前記第２端子との間の電圧である第１しきい値の絶対値は、前記第２整流素子が電流を流すときに前記第１端子と前記第２端子との間の電圧である第２しきい値の絶対値と相違する、整流回路。
【請求項２】
前記第１整流素子は、前記第１方向が順方向であるダイオードを有し、
前記第２整流素子は、前記第２方向が順方向であるダイオードを有し、
前記第１整流素子が有するダイオードの数は、前記第２整流素子が有するダイオードの数と相違する、請求項１に記載の整流回路。
【請求項３】
アンテナから交流電圧が入力される第１端子と、
前記アンテナから直流電圧が入力される第２端子と、
前記第１端子と前記第２端子との間に接続され、前記第１端子から前記第２端子への第１方向に電流を流し、前記第２端子から前記第１端子への第２方向への電流を遮断する第１整流素子と、
前記第１端子と前記第２端子との間に接続され、前記第２方向に電流を流し、前記第１方向への電流を遮断する第２整流素子と、
前記第１端子と前記第２端子との間に入力された電圧を整流した整流電圧を電源電圧として出力する電圧整流回路と、を有し、
前記第１整流素子が電流を流すときに前記第１端子と前記第２端子との間の電圧である第１しきい値の絶対値は、前記第２整流素子が電流を流すときに前記第１端子と前記第２端子との間の電圧である第２しきい値の絶対値と相違する、電源回路。
【請求項４】
アンテナと、
前記アンテナから交流電圧と直流電圧が入力され、
前記交流電圧が入力される第１端子と、
前記直流電圧が入力される第２端子と、
前記第１端子と前記第２端子との間に接続され、前記第１端子から前記第２端子への第１方向に電流を流し、前記第２端子から前記第１端子への第２方向への電流を遮断する第１整流素子と、
前記第１端子と前記第２端子との間に接続され、前記第２方向に電流を流し、前記第１方向への電流を遮断する第２整流素子と、
前記第１端子と前記第２端子との間に入力された電圧を整流した整流電圧を電源電圧として出力する電圧整流回路と、を有し、
前記第１整流素子が電流を流すときに前記第１端子と前記第２端子との間の電圧である第１しきい値の絶対値は、前記第２整流素子が電流を流すときに前記第１端子と前記第２端子との間の電圧である第２しきい値の絶対値と相違する、電源回路と、
前記電源電圧を使用して、前記交流電圧及び前記直流電圧から入力データを復調すると共に、出力データを変調して前記アンテナに出力するアナログ部と、
前記入力データが入力されたときに所定の処理を実行して前記出力データを生成するロジック部と、
を有するＲＦＩＤタグ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整流回路、電源回路及びＲＦＩＤタグに関する。
【背景技術】
【０００２】
アンテナに接続されたダイオード又はダイオード接続したＭＯＳトランジスタ（以下、ダイオード等とも称する）が配置された整流回路を有するＲＦＩＤ（Radio Frequency Identification）タグが知られている（例えば、特許文献１〜３を参照）。アンテナに接続されたダイオード等は、ＲＦＩＤタグと無線通信装置との間の通信距離が近くなり、振幅の大きい信号が供給されたときにオンする。アンテナに接続されたダイオード等がオンすることにより、ＲＦＩＤタグの整流回路で整流される電圧は、ダイオード等がオンしたときのしきい値電圧に制限される。アンテナに接続されたダイオード等を配置することにより、ＲＦＩＤタグの整流回路で整流される電圧は制限され、ＲＦＩＤタグの整流回路を形成する半導体素子の劣化を防止することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１０８４８６号公報
【特許文献２】特開２０１２−５３８６６号公報
【特許文献３】特開２００７−１７９５３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、アンテナに接続されたダイオード等を配置することにより制限される信号の振幅を適正な値に設定することは容易ではない。制限された振幅が小さ過ぎる場合、ＲＦＩＤタグと無線通信装置との間の通信距離が遠くなったとき等で、整流回路を含む電源回路に十分な電圧が供給されずに、電源回路で駆動される回路が動作しないおそれがある。また、制限された振幅が大き過ぎる場合、電源回路で生成される基準電圧が変化して、電源回路で駆動される回路が誤動作するおそれがある。
【０００５】
一実施形態では、アンテナから供給される信号の振幅を適正な値に制限可能な整流回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
１つの態様では、整流回路は、アンテナから交流電圧が入力される第１端子と、アンテナから直流電圧が入力される第２端子と、第１整流素子と、第２整流素子と、電圧整流回路とを有する。第１整流素子は、第１端子と第２端子との間に接続され、第１端子から第２端子への第１方向に電流を流し、第２端子から第１端子への第２方向への電流を遮断する。第２整流素子は、第１端子と第２端子との間に接続され、第２方向に電流を流し、第１方向への電流を遮断する。電圧整流回路は、第１端子と第２端子との間に入力された電圧を整流した整流電圧を出力する。第１整流素子が電流を流すときに第１端子と第２端子との間の電圧である第１しきい値の絶対値は、第２整流素子が電流を流すときに第１端子と第２端子との間の電圧である第２しきい値の絶対値と相違する。
【発明の効果】
【０００７】
一実施形態では、アンテナから供給される信号の振幅を適正な値に制限可能な整流回路を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係るＲＦＩＤタグの回路ブロック図である。
【図２】図１に示す電源回路のより詳細な回路ブロック図である。
【図３】（ａ）は図１に示す倍電圧整流回路の回路ブロック図であり、（ｂ）は（ａ）に示す倍電圧整流回路に入力される信号の例を示す図であり、（ｃ）及び（ｄ）は（ａ）において矢印Ａで示される破線で囲まれた部分の拡大図である。
【図４】図１に示す基準電圧生成回路の回路ブロック図である。
【図５】外部装置と図１に示すＲＦＩＤタグとの間の通信距離と図１に示すＲＦＩＤタグの受電電力との関係を示す図である。
【図６】外部装置と図１に示すＲＦＩＤタグとの間の通信距離が第１距離のときの電源回路の動作を示す図である。
【図７】外部装置と図１に示すＲＦＩＤタグとの間の通信距離が第２距離のときの電源回路の動作を示す図である。
【図８】（ａ）はクランプ回路が配置されない場合に発生する問題を説明する図であり、（ｂ）は（ａ）に示すノードｎ０２の電圧を示す図である。
【図９】（ａ）は図８に示す整流回路のノードｎ０２の近傍の部分拡大図であり、（ｂ）はノードｎ０２へのＡＣ成分の重畳を説明する図である。
【図１０】（ａ）は図９（ａ）の回路ブロック図に対応するトランジスタレベルの回路図であり、（ｂ）は（ａ）に示す回路図の構造断面図である。
【図１１】（ａ）は第１電源電圧と第２電源電圧との間の電圧が所望の値になるようにＡＣ信号の振幅を制限するクランプ回路を有する整流回路の回路ブロック図であり、（ｂ）は（ａ）に示すノードｎ０２の電圧を示す図である。
【図１２】（ａ）は図１１（ａ）の回路ブロック図に対応するトランジスタレベルの回路図であり、（ｂ）は（ａ）に示す回路図の構造断面図である。
【図１３】（ａ）は第１電源電圧と第２電源電圧との間の電圧が所望の値になるようにＡＣ信号の振幅を制限するクランプ回路を有する他の整流回路の回路ブロック図であり、（ｂ）は（ａ）に示すノードｎ０２の電圧を示す図である。
【図１４】（ａ）は図１３（ａ）の回路ブロック図に対応するトランジスタレベルの回路図であり、（ｂ）は（ａ）に示す回路図の構造断面図である。
【図１５】（ａ）は図１に示す整流回路の回路ブロック図であり、（ｂ）は（ａ）に示すノードｎ０２の電圧を示す図である。
【図１６】（ａ）は図１５（ａ）の回路ブロック図に対応するトランジスタレベルの回路図であり、（ｂ）は（ａ）に示す回路図の構造断面図である。
【図１７】（ａ）は実施形態に係るクランプ回路に配置されるダイオードの第１例であり、（ｂ）は実施形態に係るクランプ回路に配置されるダイオードの第２例であり、（ｃ）は実施形態に係るクランプ回路に配置されるダイオードの第３例である。
【図１８】（ａ）は第１しきい値と第２しきい値とを相違させる第１例であり、（ｂ）は実施形態に係るクランプ回路に配置されるダイオードの第２例であり、（ｃ）は第１しきい値と第２しきい値とを相違させる第３例であり、（ｄ）は実施形態に係るクランプ回路に配置されるダイオードの第４例である。
【発明を実施するための形態】
【０００９】
以下図面を参照して、本発明に係る整流回路、電源回路及びＲＦＩＤタグについて説明する。但し、本発明の技術的範囲はそれらの実施の形態に限定されない。
【００１０】
（実施形態に係る整流回路の概要）
実施形態に係る整流回路は、アンテナから交流が入力される第１端子と直流が入力される第２端子との間を反対方向に接続されたしきい値が相違する整流素子対を有するクランプ回路が配置される。整流素子対のしきい値を相違させることにより、振幅が正負で相違する信号が生成可能になる。実施形態に係る整流回路は、振幅が正負で相違する信号を整流することにより、十分な大きさの直流電圧を誤動作のおそれなく生成可能である。なお、例えば逆相の交流信号などの場合は、アンテナからの第１端子及び第２端子の双方に交流が入力されることになるが、整流素子対のしきい値を相違させることにより、振幅が正負で相違する信号が生成可能になる。例えば、第１端子に交流が入力され、第２端子に第１端子に入力される交流の逆相の交流が入力されてもよい。また、第１端子に直流が入力され、第２端子に交流が入力されてもよい。
【００１１】
（実施形態に係るＲＦＩＤタグの構成及び機能）
図１は、実施形態に係るＲＦＩＤタグの回路ブロック図である。
【００１２】
実施形態に係るＲＦＩＤタグ１は、アンテナ２と、電源回路３と、アナログ部４と、ロジック部５とを有する。アンテナ２は、第１入出力部pwrpと、第２入出力部pwrmとを有する。第１入出力部pwrpは不図示の外部装置からアンテナ２を介して入力される信号からＡＣ信号v(pwrp)を取得し、第２入出力部pwrmは不図示の外部装置からアンテナ２を介して入力される信号からＤＣ信号v(pwrm)を取得する。ＡＣ信号v(pwrp)は、ＤＣ信号v(pwrm)を基準に振幅する正弦波であり、ＡＣ信号v(pwrp)の振幅は、不図示の外部装置とＲＦＩＤタグ１との間の距離に応じて変動する。
【００１３】
電源回路３は、クランプ回路１１及び倍電圧整流回路１２を有する整流回路１０と、平滑キャパシタ１３と、基準電圧生成回路１４と、低電圧検出回路１５と、シャント回路１６と、第１端子１７と、第２端子１８とを有する。電源回路３は、アンテナ２の第１入出力部pwrp及び第２入出力部pwrpから入力された信号を増幅し且つ整流した直流電圧を生成し、生成した直流電圧をアナログ部４及びロジック部５に電源電圧として供給する。また、電源回路３は、基準電圧生成回路１４が生成した基準電圧vrefをアナログ部４に出力すると共に、低電圧検出回路１５が生成したリセット信号xrstをアナログ部４及びロジック部５に出力する。
【００１４】
アナログ部４は、発振回路４０１と、復調回路４０２と、データサンプリング回路４０３と、送信レート調整回路４０４と、変調回路４０５とを有する。発振回路４０１は、電源回路３から入力される基準電圧vrefを使用して、入力クロックclki、出力クロックclko及びロジッククロックclklを生成する。復調回路４０２は、第１入出力部pwrp及び第２入出力部pwrmを介してアンテナ２から入力された信号を復調して復調信号demoutをデータサンプリング回路４０３に出力する。データサンプリング回路４０３は、発振回路４０１から入力される入力クロックclkiを使用して、復調回路４０２から入力された復調信号demoutをサンプリングして生成した入力データdatainをロジック部５に出力する。送信レート調整回路４０４は、発振回路４０１から入力される出力クロックclkoを使用して、ロジック部５から入力される出力データdataoutの送信速度を調整した変調用信号modinを生成する。変調回路４０５は、送信レート調整回路４０４から入力された変調用信号modinを変調して、第１入出力部pwrp及び第２入出力部pwrmを介してアンテナ２から出力する。
【００１５】
ロジック部５は、制御論理回路５０１と、レジスタ５０２と、コマンドデコーダ５０３とを有する。制御論理回路５０１は、例えばアナログ部４から入力されたデータdatainの復号化処理、及び種々の処理で生成されたデータを暗号化して出力データdataoutとして出力する暗号化処理等を実行する。レジスタ５０２は、制御論理回路５０１が種々の処理を実行するときに使用されるデータ等を記憶する。コマンドデコーダ５０３は、アナログ部４から入力されたデータdatainに含まれるコマンドを認識し、認識したコマンドを制御論理回路５０１に出力する。
【００１６】
図２は、電源回路３のより詳細な回路ブロック図である。
【００１７】
クランプ回路１１は、第１クランプダイオード２１と、第２クランプダイオード２２と、第３クランプダイオード２３とを有する。第１クランプダイオード２１は第１端子１７にアノードが接続され且つ第２ダイオードのアノードにカソードが接続され、第２クランプダイオード２２は第２端子１８にカソードが接続される。第３クランプダイオード２３は、第２端子１８にカソードが接続され且つ第１端子１７にアノードが接続される。第１クランプダイオード２１〜第３クランプダイオード２３のそれぞれは、整流素子であり、アノードのカソードに対する電位差がクランプしきい値Ｖthcより大きくなるとオンして順方向電流を流す。また、第１クランプダイオード２１〜第３クランプダイオード２３のそれぞれは、アノードのカソードに対する電位差がクランプしきい値Ｖthcよりも小さくなるとオフして電流を遮断する。
【００１８】
第１クランプダイオード２１及び第２クランプダイオード２２は、アノードが第１端子１７に接続され且つカソードが第２端子１８に接続されるように直列接続される。第１クランプダイオード２１及び第２クランプダイオード２２のそれぞれは、第１端子１７の第２端子１８に対する電位差がクランプしきい値Ｖthcの２倍である第１しきい値より大きくなるとオンして第１端子から第２端子に順方向電流を流す。第１クランプダイオード２１及び第２クランプダイオード２２のそれぞれは、ＡＣ信号v(pwrp)のＤＣ信号v(pwrm)に対する電位差が第１しきい値よりも大きいときにＡＣ信号v(pwrp)の振幅を第１しきい値に固定する。
【００１９】
第３クランプダイオード２３は、第２端子１８の第１端子１７に対する電位差がクランプしきい値Ｖthcである第２しきい値より大きくなるとオンして第２端子から第１端子に順方向電流を流す。第３クランプダイオード２３は、第２端子１８に入力されるＤＣ信号v(pwrm)の第１端子１７に入力されるＡＣ信号v(pwrp)に対する電位差が第２しきい値よりも大きいときにＡＣ信号v(pwrp)の値を第２しきい値に固定する。
【００２０】
クランプ回路１１は、ＡＣ信号v(pwrm)をクランプして、一方向の振幅が第１しきい値を超えないように固定され、他方向の振幅の絶対値が第１しきい値と相違する第２しきい値を超えないように固定されたクランプ信号v(pwrm_c)を出力する。例えば、クランプしきい値Ｖthcが０．４５Ｖのとき、第１しきい値は０．９Ｖになり、第２しきい値は０．４５Ｖになる。
【００２１】
図３（ａ）は倍電圧整流回路１２の回路ブロック図であり、図３（ｂ）は倍電圧整流回路１２に入力されるＡＣ信号v(pwrp)及びＤＣ信号v(pwrm)の例を示す図である。図３（ｃ）及び（ｄ）は図３（ａ）において矢印Ａで示される破線で囲まれた部分の拡大図である。
【００２２】
倍電圧整流回路１２は、第１整流端子３１〜第４整流端子３４と、第１昇圧ダイオードＤ２０１〜第６昇圧ダイオードＤ２０６と、第１降圧ダイオードＤ２１１〜第６降圧ダイオードＤ２１６とを有する。倍電圧整流回路１２は、第１昇圧キャパシタＣ２０１〜第６昇圧キャパシタＣ２０６と、第１降圧キャパシタＣ２１１〜第６降圧キャパシタＣ２１６とを更に有する。第１昇圧ダイオードＤ２０１〜第６昇圧ダイオードＤ２０６及び第１降圧ダイオードＤ２１１〜第６降圧ダイオードＤ２１６のそれぞれは、ダイオード接続されたｎＭＯＳトランジスタを有する。第１昇圧ダイオードＤ２０１〜第６昇圧ダイオードＤ２０６及び第１降圧ダイオードＤ２１１〜第６降圧ダイオードＤ２１６のそれぞれは、アノードのカソードに対する電位差が整流しきい値Ｖthrよりも高くなるとオンして順方向電流を流す。また、第１昇圧ダイオードＤ２０１〜第６昇圧ダイオードＤ２０６及び第１降圧ダイオードＤ２１１〜第６降圧ダイオードＤ２１６のそれぞれは、アノードのカソードに対する電位差が整流しきい値Ｖthrよりも低くなるとオフして電流を遮断する。
【００２３】
第１整流端子３１はクランプ回路１１で振幅が制限されたクランプ信号v(pwrp_c)が入力され、第２整流端子３２はＤＣ信号v(pwrm)が入力される。第３整流端子３３はクランプ信号v(pwrp_c)よりも高い第１電源電圧vddを出力し、第４整流端子３４はクランプ信号v(pwrp_c)よりも低い第２電源電圧vssを出力する。
【００２４】
第１昇圧ダイオードＤ２０１〜第６昇圧ダイオードＤ２０６は、第１昇圧ダイオードＤ２０１のアノードが第１整流端子３１に接続され且つ第６昇圧ダイオードＤ２０６のカソードが第３整流端子３３に接続されるように直列接続される。第１昇圧キャパシタＣ２０１、第３昇圧キャパシタＣ２０３及び第５昇圧キャパシタＣ２０５のそれぞれの一端は第１整流端子３１に接続される。第２昇圧キャパシタＣ２０２、第４昇圧キャパシタＣ２０４及び第６昇圧キャパシタＣ２０６のそれぞれの一端は第２整流端子３２に接続される。第１昇圧キャパシタＣ２０１の他端は第１昇圧ダイオードＤ２０１のカソード及び第２昇圧ダイオードＤ２０２のアノードに接続される。第２昇圧キャパシタＣ２０２の他端は第２昇圧ダイオードＤ２０２のカソード及び第３昇圧ダイオードＤ２０３のアノードに接続される。第３昇圧キャパシタＣ２０３の他端は第３昇圧ダイオードＤ２０３のカソード及び第４昇圧ダイオードＤ２０４のアノードに接続される。第４昇圧キャパシタＣ２０４の他端は第４昇圧ダイオードＤ２０４のカソード及び第５昇圧ダイオードＤ２０５のアノードに接続される。第５昇圧キャパシタＣ２０５の他端は第５昇圧ダイオードＤ２０５のカソード及び第６昇圧ダイオードＤ２０６のアノードに接続される。第６昇圧キャパシタＣ２０６の他端は第５昇圧ダイオードＤ２０６のカソード及び第３整流端子３３に接続される。
【００２５】
第１降圧ダイオードＤ２１１〜第６降圧ダイオードＤ２１６は、第１降圧ダイオードＤ２１１のカソードが第２整流端子３２に接続され且つ第６降圧ダイオードＤ２１６のアノードが第４整流端子３４に接続されるように直列接続される。第１降圧キャパシタＣ２１１、第３降圧キャパシタＣ２１３及び第５降圧キャパシタＣ２１５のそれぞれの一端は第１整流端子３１に接続される。第２降圧キャパシタＣ２１２、第４降圧キャパシタＣ２１４及び第６降圧キャパシタＣ２１６のそれぞれの一端は第２整流端子３２に接続される。第１降圧キャパシタＣ２１１の他端は第１降圧ダイオードＤ２１１のアノード及び第２降圧ダイオードＤ２１２のカソードに接続される。第２降圧キャパシタＣ２１２の他端は第２降圧ダイオードＤ２１２のアノード及び第３降圧ダイオードＤ２１３のカソードに接続される。第３降圧キャパシタＣ２１３の他端は第３降圧ダイオードＤ２１３のアノード及び第４降圧ダイオードＤ２１４のカソードに接続される。第４降圧キャパシタＣ２１４の他端は第４降圧ダイオードＤ２１４のアノード及び第５降圧ダイオードＤ２１５のカソードに接続される。第５降圧キャパシタＣ２１５の他端は第５降圧ダイオードＤ２１５のアノード及び第６降圧ダイオードＤ２１６のカソードに接続される。第６降圧キャパシタＣ２１６の他端は第５降圧ダイオードＤ２１６のアノード及び第４整流端子３４に接続される。
【００２６】
図３（ｂ）〜３（ｄ）を参照して倍電圧整流回路１２の動作を説明する。図３（ｂ）〜３（ｄ）においてクランプ電圧v(pwrp_c)の振幅は０．５Ｖである。ここで、０．５Ｖであるクランプ電圧v(pwrp_c)の振幅は、クランプ回路１１が入力された信号の振幅を制限する値よりも小さいものとする。また、第１昇圧ダイオードＤ２０１〜第６昇圧ダイオードＤ２０６及び第１降圧ダイオードＤ２１１〜第６降圧ダイオードＤ２１６がオンする整流しきい値Ｖthrは０．４Ｖであるとする。
【００２７】
図３（ｂ）において双方向矢印phase1で示される第１フェーズでは、クランプ電圧v(pwrp_c)はＤＣ電圧v(pwrm)よりも低い。第１フェーズでは、第１昇圧ダイオードＤ２０１は、クランプ電圧v(pwrp_c)が−０．４Ｖと−０．５Ｖとの間であるときにオンし、第１昇圧キャパシタＣ２０１は充電される。第１昇圧キャパシタＣ２０１の端子間電圧Ｖ1は、クランプ電圧v(pwrp_c)の振幅をＶpwr_ampとすると、
Ｖ1  ＝  Ｖpwr_amp  −  Ｖthr
＝０．５Ｖ−０．４Ｖ  ＝  ０．１Ｖ
で示される。
【００２８】
図３（ｂ）において双方向矢印phase2で示される第２フェーズでは、クランプ電圧v(pwrp_c)はＤＣ電圧v(pwrm)よりも高い。第２フェーズでは、第２昇圧ダイオードＤ２０２は、クランプ電圧v(pwrp_c)が０．４Ｖと０．５Ｖとの間であるときにオンし、第２昇圧キャパシタＣ２０２は充電される。第２昇圧キャパシタＣ２０１の端子間電圧Ｖ2は、
Ｖ1  ＝  Ｖpwr_amp  −  Ｖthr  +  Ｖ1
＝０．５Ｖ−０．４Ｖ  +  ０．１Ｖ  ＝  ０．２Ｖ
で示される。
【００２９】
第２整流端子３２と第３整流端子３３との間の電圧は、同様にクランプ電圧v(pwrp_c)の振幅Ｖpwr_ampと整流しきい値Ｖthrとに応じて順次昇圧される。第Ｎ昇圧キャパシタＣ２０Ｎの端子間電圧ＶNは、
ＶN  ＝  Σ（Ｖpwr_amp  −  Ｖthr  ）
で示される。よって、第６昇圧キャパシタＣ２０６の端子間電圧Ｖ6に相当する第２整流端子３２と第３整流端子３３との間の電圧は、
Ｖ6  ＝  Σ（Ｖpwr_amp  −  Ｖthr  ）  ＝  ６×  ０．１Ｖ  ＝  ０．６Ｖ
となる。同様に、第２整流端子３２と第４整流端子３４との間の電圧は−０．６Ｖとなり、第４整流端子３４の出力電圧である第２電源電圧vssと第３整流端子３３の出力電圧である第１電源電圧vddとの間の電位差は、
０．６Ｖ  −  （−０．６Ｖ）  ＝  １．２Ｖ
となる。
【００３０】
平滑キャパシタ１３は、第３整流端子３３と第４整流端子３４との間の電圧を平滑化する。
【００３１】
図４は、基準電圧生成回路１４の回路ブロック図である。
【００３２】
基準電圧生成回路１４は、バンドギャップリファレンス（Band Gap Reference、BGR）と称される回路である。基準電圧生成回路１４は、第１基準トランジスタ４１と、第２基準トランジスタ４２と、第１基準抵抗４３と、第１基準抵抗４３に直列接続された第２基準抵抗４４と、第３基準抵抗４５と、基準オペアンプ４６とを有する。第１基準トランジスタ４１及び第２基準トランジスタ４２のベース及びコレクタは、第２電源電圧vssに接続される。第１基準トランジスタ４１のエミッタは第２基準抵抗４４を介して基準オペアンプの一方の入力に接続され、第２基準トランジスタ４２のエミッタは基準オペアンプの他方の入力に接続される。基準電圧生成回路１４は、第１基準トランジスタ４１及び第２基準トランジスタ４２のバンドギャップ電圧を利用して基準電圧vrefを生成する。
【００３３】
低電圧検出回路１５は、基準電圧生成回路１４が生成した基準電圧vrefを利用して、第１電源電圧vddと第２電源電圧vssとの電位差が所定の電圧より低くなったときに、リセット信号xrstを出力する。
【００３４】
シャント回路１６は、第１シャント抵抗５１と、第２シャント抵抗５２と、シャントコンパレータ５３と、第１シャントトランジスタ５４と、第２シャントトランジスタ５５とを有する。シャント回路１６は、基準電圧生成回路１４が生成した基準電圧vrefを利用して、第１電源電圧vddと第２電源電圧vssとの電位差が所定の値よりも高くならないようにする。一例では、シャント回路１６は、第１電源電圧vddと第２電源電圧vssとの電位差を１．８Ｖ以下にする。
【００３５】
シャント回路１６は、外部装置とＲＦＩＤタグ１との間の通信距離に応じて、ＲＦＩＤが受信する電力が変動することに応じて、ＡＣ信号v(pwrp)の振幅が変動した場合でも第１電源電圧vddと第２電源電圧vssとの電位差が所定の値よりも高くならないようにする。
【００３６】
図５は、不図示の外部装置とＲＦＩＤタグ１との間の通信距離とＲＦＩＤタグ１の受電電力との関係を示す図である。図５において、横軸は不図示の外部装置とＲＦＩＤタグ１との間の通信距離ｒを示し、縦軸はＲＦＩＤタグ１の受電電力Ｐを示す。図６は不図示の外部装置とＲＦＩＤタグ１との間の通信距離ｒが第１距離のときの電源回路３の動作を示す図であり、図７は不図示の外部装置とＲＦＩＤタグ１との間の通信距離ｒが第１距離よりも近い第２距離のときの電源回路３の動作を示す図である。図６及び７において、四角で囲まれた電圧は、ＤＣ信号v(pwrm)を基準とした電圧である。図６のＡＣ信号v(pwrp)の振幅は０．５Ｖであり、図７のＡＣ信号v(pwrp)の振幅は０．９Ｖである。
【００３７】
図６に示すようにＡＣ信号v(pwrp)の振幅は０．５Ｖであるとき、第１電源電圧vddと第２電源電圧vssとの電位差は１．２Ｖであり、１．８Ｖを超えずシャント回路１６は動作しない。一方、図６に示すようにＡＣ信号v(pwrp)の振幅は０．９Ｖであるとき、シャント回路１６が動作しないと、第１電源電圧vddと第２電源電圧vssとの電位差は１．８Ｖを超える。このため、第１電源電圧vddと第２電源電圧vssとの電位差が１．８Ｖを超えないように、シャント回路１６が動作する。
【００３８】
外部装置とＲＦＩＤタグ１との間の通信距離が離れているためＡＣ信号v(pwrp)の振幅が比較的小さいとき、第１電源電圧vddと第２電源電圧vssとの電位差は１．８Ｖを超えず、シャント回路１６は動作しない。一方、外部装置とＲＦＩＤタグ１との間の通信距離が近いためＡＣ信号v(pwrp)の振幅が比較的大きく、第１電源電圧vddと第２電源電圧vssとの電位差が１．８Ｖを超えるおそれがあるとき、シャント回路１６は動作する。シャント回路１６は、第１電源電圧vddと第２電源電圧vssとの電位差を１．８Ｖに維持する。
【００３９】
（クランプ回路１１の機能）
図８（ａ）はクランプ回路１１が配置されない場合に発生する問題を説明する図であり、図８（ｂ）は図８（ａ）に示すノードｎ０２の電圧を示す図である。図８（ａ）において、四角で囲まれた電圧はＤＣ信号v(pwrm)を基準とした電圧であり、長丸で囲まれた電圧は第２電源電圧vssを基準とした電圧である。図８（ａ）のＡＣ信号v(pwrp)の振幅は３．１６Ｖである。図８（ｂ）において、実線はノードｎ０２の電圧の波形を示し、破線はＡＣ信号v(pwrp)の波形を示す。
【００４０】
整流回路９１０は、クランプ回路１１を有さないことが整流回路１０と相違する。整流回路９１０の構成素子は、同一符号が付された整流回路１０の構成素子と同様の構成及び機能を有するので、ここでは詳細な説明は省略する。
【００４１】
整流回路９１０の第５降圧ダイオードＤ２１５のアノード、第６降圧ダイオードＤ２１６のカソード及び第６降圧キャパシタＣ２１６に接続されるノードｎ０２のＤＣ信号v(pwrm)を基準とした電圧は、−１．３０Ｖである。一方、第６降圧ダイオードＤ２１６のアノードに接続される第４整流端子３４に印加される第２電源電圧vssのＤＣ信号v(pwrm)を基準とした電圧は、−０．９０Ｖである。したがって、第６降圧ダイオードＤ２１６のアノードとカソードとの間のＤＣ成分の電位差は、０．４０Ｖである。しかしながら、ノードｎ０２は、第６降圧キャパシタＣ２１６を介して、ＡＣ信号v(pwrp)の振幅を有するＡＣ成分が重畳される。
【００４２】
図９（ａ）は整流回路９１０のノードｎ０２の近傍の部分拡大図であり、図９（ｂ）はノードｎ０２へのＡＣ成分の重畳を説明する図である。図９（ｂ）の左図は第１整流端子３１の電圧を示し、中央図はノードｎ０２の電圧を示し、右図は第２整流端子３２の電圧v(pwrm)、第３整流端子３３の第１電源電圧vdd及び第４整流端子３４の第２電源電圧vssを示す。
【００４３】
図９（ａ）に示すように、ノードｎ０２は、ＡＣ信号v(pwrp)が入力される第１整流端子３１と第６降圧キャパシタＣ２１６を介して接続される。第２整流端子３２の電圧v(pwrm)は、第４整流端子３４に印加される第２電源電圧vssに対して、０．９ＶのＤＣ成分と、振幅が３．１６のＡＣ成分を有する。ノードｎ０２の電圧は、第６降圧キャパシタＣ２１６を介して第２整流端子３２の電圧v(pwrm)のＡＣ成分が重畳されるため、−０．４ＶのＤＣ成分と、振幅が３．１６のＡＣ成分を有する。これから、ノードｎ０２の電圧は、第４整流端子３４に印加される第２電源電圧vssに対して、最大で３．５６Ｖ（＝０．４＋３．１６）の電位差を有する。
【００４４】
クランプ回路１１を有さない整流回路９１０では、ノードｎ０２の電圧は、第２電源電圧vssに対して最大で３．５６Ｖの電位差を有することにより、第６降圧ダイオードＤ２１６が、高電圧が印加されることにより破損するおそれがある。また、第６降圧ダイオードＤ２１６が破損することを防止するために、整流回路９１０は、第６降圧ダイオードＤ２１６を保護するための保護素子を配置されるため、回路が複雑になるおそれがある。さらに、整流回路９１０では、第６降圧ダイオードＤ２１６を形成するトランジスタに形成される寄生ダイオードを介して電流が流れることにより基板電圧が変動するおそれがある。
【００４５】
図１０（ａ）は図９（ａ）の回路ブロック図に対応するトランジスタレベルの回路図であり、図１０（ｂ）は図１０（ａ）に示す回路図の構造断面図である。
【００４６】
第５降圧トランジスタＤ２１５及び第６降圧トランジスタＤ２１６はゲートとソースとが接続されてダイオード接続されたｎＭＯＳトランジスタである。
【００４７】
第２電源電圧vssに対して第５降圧トランジスタＤ２１５と第６降圧トランジスタＤ２１６との間のノードｎ０２の電圧が低下すると、第６降圧トランジスタＤ２１６のＰウェルとドレインとの間に形成される寄生ダイオードＤ２１がオンする。一例では、寄生ダイオードＤ２１のしきい値は０．７Ｖ程度であり、ノードｎ０２の電圧v(pwrp_n02)が第２電源電圧vssよりも０．７Ｖ以上低くなると、寄生トランジスタＤ２１がオンする。寄生トランジスタＤ２１がオンすると、Ｐウェル及びＰ基板に接続された第２電源電圧vssは、ノードｎ０２の電圧v(pwrp_n02)に寄生ダイオードＤ２１のしきい値を加算した値となる。このように、ノードｎ０２の電圧v(pwrp_n02)が第２電源電圧vssよりも寄生ダイオードＤ２１のしきい値以上低くなると、第２電源電圧vss及び基板電圧が低下するという問題がある。
【００４８】
第２電源電圧vss及び基板電圧が変動すると、基準電圧生成回路１４の第１基準トランジスタ４１及び第２基準トランジスタ４２のエミッタ電圧が変動して、基準電圧生成回路１４から出力される基準電圧vrefが変動する。基準電圧vrefが変動すると、基準電圧vrefを使用する低電圧検出回路１５及びシャント回路１６のそれぞれが出力される電圧が変動して、ＲＦＩＤタグ１が誤動作するおそれがある。第１整流端子３１と第２整流端子との間に、第１電源電圧vddと第２電源電圧vssとの間の電圧が所望の値になるようにＡＣ信号v(pwrp)の振幅を制限するクランプ回路を配置することにより、このような問題を解決するが可能になる。
【００４９】
図１１（ａ）は第１電源電圧vddと第２電源電圧vssとの間の電圧が所望の値になるようにＡＣ信号v(pwrp)の振幅を制限するクランプ回路を有する整流回路の回路ブロック図であり、図１１（ｂ）は図１１（ａ）に示すノードｎ０２の電圧を示す図である。図１２（ａ）は図１１（ａ）に示す整流回路のノードｎ０２の近傍の部分拡大図であり、図１２（ｂ）はノードｎ０２へのＡＣ成分の重畳を説明する図である。図１１（ａ）において、四角で囲まれた電圧はＤＣ信号v(pwrm)を基準とした電圧であり、長丸で囲まれた電圧は第２電源電圧vssを基準とした電圧である。図１１（ｂ）において、実線はノードｎ０２の電圧の波形を示し、破線はＡＣ信号v(pwrp)をクランプしたクランプ信号v(pwrp_c)の波形を示す。図１２（ｂ）の左図は第１整流端子３１の電圧を示し、中央図はノードｎ０２の電圧を示し、右図は第２整流端子３２の電圧v(pwrm)、第３整流端子３３の第１電源電圧vdd及び第４整流端子３４の第２電源電圧vssを示す。
【００５０】
整流回路９２０は、クランプ回路１１の代わりにクランプ回路９２１を有することが整流回路１０と相違する。クランプ回路９２１以外の整流回路９２０の構成素子は、同一符号が付された整流回路１０の構成素子と同様の構成及び機能を有するので、ここでは詳細な説明は省略する。
【００５１】
クランプ回路９２１は、第１クランプダイオード９２２と、第２クランプダイオード９２３とを有する。第１クランプダイオード９２２は第１端子１７にアノードが接続され且つ第２端子１８にカソードが接続される。第２クランプダイオード９２３は、第２端子１８にカソードが接続され且つ第１端子１７にアノードが接続される。第１クランプダイオード９２２及び第２クランプダイオード９２３のそれぞれは、アノードのカソードに対する電位差が０．９Ｖであるしきい値Ｖよりも大きくなるとオンして順方向電流を流す。また、第１クランプダイオード９２２及び第２クランプダイオード９２３のそれぞれは、アノードのカソードに対する電位差が０．９Ｖであるしきい値よりも小さくなるとオフして電流を遮断する。第１クランプダイオード９２２及び第２クランプダイオード９２３のそれぞれは、ＡＣ信号v(pwrp)のＤＣ信号v(pwrm)に対する電位差が０．９Ｖよりも大きいときにＡＣ信号v(pwrp)の値を０．９Ｖに固定したクランプ信号v(pwrp_c)を生成する。
【００５２】
整流回路９２０は、第１電源電圧vddと第２電源電圧vssとの間の電圧が１．８ＶになるようにＡＣ信号v(pwrp)の振幅を制限することができる。しかしながら、図１１（ｂ）、１２（ａ）及び１２（ｂ）に示すように、ノードｎ０２の電圧は、第４整流端子３４に印加される第２電源電圧vssに対して、最大で１．３０Ｖ（＝０．４＋０．９）の電位差を有する。ノードｎ０２の第４整流端子３４に印加される第２電源電圧vssに対する電位差が最大で１．３０Ｖであるため、寄生ダイオードがオンして基板電圧が変動するという問題は解決されない。
【００５３】
図１３（ａ）は第１電源電圧vddと第２電源電圧vssとの間の電圧が所望の値になるようにＡＣ信号v(pwrp)の振幅を制限するクランプ回路を有する他の整流回路の回路ブロック図であり、図１３（ｂ）は図１３（ａ）に示すノードｎ０２の電圧を示す図である。図１４（ａ）は図１３（ａ）に示す整流回路のノードｎ０２の近傍の部分拡大図であり、図１４（ｂ）はノードｎ０２へのＡＣ成分の重畳を説明する図である。図１３（ａ）において、四角で囲まれた電圧はＤＣ信号v(pwrm)を基準とした電圧であり、長丸で囲まれた電圧は第２電源電圧vssを基準とした電圧である。図１３（ｂ）において、実線はノードｎ０２の電圧の波形を示し、破線はＡＣ信号v(pwrp)をクランプしたクランプ信号v(pwrp_c)の波形を示す。図１４（ｂ）の左図は第１整流端子３１の電圧を示し、中央図はノードｎ０２の電圧を示し、右図は第２整流端子３２の電圧v(pwrm)、第３整流端子３３の第１電源電圧vdd及び第４整流端子３４の第２電源電圧vssを示す。
【００５４】
整流回路９３０は、クランプ回路９２１の代わりにクランプ回路９３１を有することが整流回路９２０と相違する。クランプ回路９３１以外の整流回路９３０の構成素子は、同一符号が付された整流回路９２０の構成素子と同様の構成及び機能を有するので、ここでは詳細な説明は省略する。
【００５５】
クランプ回路９３１は、第１クランプダイオード９３２と、第２クランプダイオード９３３とを有する。第１クランプダイオード９３２及び第２クランプダイオード９３３のそれぞれは、しきい値が０．９Ｖでなく０．４５Ｖであることが第１クランプダイオード９２２及び第２クランプダイオード９２３と相違する。
【００５６】
整流回路９３０では、図１３（ｂ）、１４（ａ）及び１４（ｂ）に示すように、ノードｎ０２の電圧は、第４整流端子３４に印加される第２電源電圧vssに対して、最大で０．４０Ｖ（＝−０．０５＋０．４５）の電位差を有する。ノードｎ０２の第４整流端子３４に印加される第２電源電圧vssに対する電位差が最大で０．４０Ｖであるため、寄生ダイオードがオンして基板電圧が変動するという問題は解決される。しかしながら、第１電源電圧vddと第２電源電圧vssとの間の電圧が所望の値である１．８Ｖによりも低い０．６０Ｖになるため、ＡＣ信号v(pwrp)の振幅を第１電源電圧vddと第２電源電圧vssとの間の電圧が所望の値よりも低くなるという問題が残る。
【００５７】
図１５（ａ）は実施形態に係る整流回路１０の回路ブロック図であり、図１５（ｂ）は図１５（ａ）に示すノードｎ０２の電圧を示す図である。図１６（ａ）は整流回路１０のノードｎ０２の近傍の部分拡大図であり、図１６（ｂ）はノードｎ０２へのＡＣ成分の重畳を説明する図である。図１５（ａ）に示す実施形態では、クランプしきい値Ｖthcは０．４５Ｖであり、第１しきい値は０．９Ｖであり、第２しきい値は０．４５Ｖである。図１５（ａ）において、四角で囲まれた電圧はＤＣ信号v(pwrm)を基準とした電圧であり、長丸で囲まれた電圧は第２電源電圧vssを基準とした電圧である。図１５（ｂ）において、実線はノードｎ０２の電圧の波形を示し、破線はＡＣ信号v(pwrp)をクランプしたクランプ信号v(pwrp_c)の波形を示す。図１６（ｂ）の左図は第１整流端子３１の電圧を示し、中央図はノードｎ０２の電圧を示し、右図は第２整流端子３２の電圧v(pwrm)、第３整流端子３３の第１電源電圧vdd及び第４整流端子３４の第２電源電圧vssを示す。
【００５８】
実施形態に係る整流回路１０では、図１５（ｂ）、１６（ａ）及び１６（ｂ）に示すように、ノードｎ０２の電圧は、第４整流端子３４に印加される第２電源電圧vssに対して、最大で０．４０Ｖ（＝−０．０５＋０．４５）の電位差を有する。ノードｎ０２の第４整流端子３４に印加される第２電源電圧vssに対する電位差が最大で０．４０Ｖであるため、寄生ダイオードがオンして基板電圧が変動するという問題は解決される。また、整流回路１０は、第１電源電圧vddと第２電源電圧vssとの間の電圧が所望の値である１．８ＶになるようにＡＣ信号v(pwrp)の振幅を制限することができる。
【００５９】
実施形態に係る整流回路では、クランプ回路は、一方向の振幅が第１しきい値を超えないように固定され、他方向の振幅の絶対値が第１しきい値と相違する第２しきい値を超えないように固定されたクランプ信号v(pwrm_c)を出力する。実施形態に係る整流回路では、振幅が異なるように振幅を制限した信号を倍電圧整流回路が整流することにより、寄生ダイオードによる基板電圧の変動の防止及び所望の値の電源電圧の生成という２つの問題を解決できる。
【００６０】
（実施形態に係るクランプ回路の変形例）
実施形態に係るクランプ回路では、第１クランプダイオード２１、第２クランプダイオード２２及び第３クランプダイオード２３のそれぞれは、種々の形態で形成されたダイオードを有してもよい。
【００６１】
図１７（ａ）は実施形態に係るクランプ回路に配置されるダイオードの第１例であり、図１７（ｂ）は実施形態に係るクランプ回路に配置されるダイオードの第２例であり、図１７（ｃ）は実施形態に係るクランプ回路に配置されるダイオードの第３例である。
【００６２】
図１７（ａ）に示すように、実施形態に係るクランプ回路に配置されるダイオードは、ＰＮ接合ダイオードＤＣ１であってもよい。また、図１７（ｂ）に示すように、実施形態に係るクランプ回路に配置されるダイオードは、ＭＯＳトランジスタのチャネル拡散とウェル拡散との間のＰＮ接合を利用して形成されてもよい。ｎＭＯＳトランジスタのバックゲートをアノードとし且つゲート、ソース及びドレインを短絡してカソードとして第１ｎチャネルダイオードＤＣＮ１を形成してもよい。また、ｐＭＯＳトランジスタのゲート、ソース及びドレインを短絡してアノードとし且つバックゲートをカソードとして第１ｐチャネルダイオードＤＣＰ１を形成してもよい。また、図１７（ｃ）に示すように、実施形態に係るクランプ回路に配置されるダイオードは、ダイオード接続されたＭＯＳトランジスタであってもよい。ｎＭＯＳトランジスタのゲート及びソースを短絡してアノードとし且つドレインをカソードとして第２ｎチャネルダイオードＤＣＮ２を形成してもよい。また、ｐＭＯＳトランジスタのソースをアノードとし且つゲート及びドレインを短絡してカソードとして第２ｐチャネルダイオードＤＣＰ２を形成してもよい。
【００６３】
また、クランプ回路１１では、しきい値が等しいダイオードの段数を変えることにより第１しきい値と第２しきい値とを相違させていた。しかしながら、実施形態に係るクランプ回路では、他の形態により第１しきい値と第２しきい値とを相違させてもよい。
【００６４】
図１８（ａ）は第１しきい値と第２しきい値とを相違させる第１例であり、図１８（ｂ）は実施形態に係るクランプ回路に配置されるダイオードの第２例である。図１８（ｃ）は第１しきい値と第２しきい値とを相違させる第３例であり、図１８（ｄ）は実施形態に係るクランプ回路に配置されるダイオードの第４例である。
【００６５】
図１８（ａ）に示すように、アンテナ２に接続される整流回路６０は、クランプ回路６１と、倍電圧整流回路１２とを有する。倍電圧整流回路１２の構造及び機能は図３等を参照して説明したので、ここでは倍電圧整流回路１２の詳細な説明は省略する。クランプ回路６１は、５つのＰＮ接合ダイオードＤＣ１を有する。３つのＰＮ接合ダイオードＤＣ１は、第１入出力部pwrpから第２入出力部pwrmへの方向を順方向とするように直列接続され、他の２つのＰＮ接合ダイオードＤＣ１は、第２入出力部pwrmから第１入出力部pwrpへの方向を順方向とするように直列接続される。実施形態に係るクランプ回路は、ＰＮ接合ダイオードＤＣ１の段数を相違させることにより、第１しきい値と第２しきい値とを相違させることができる。また、ＰＮ接合ダイオードＤＣ１の代わりに、図１７（ｂ）、１７（ｃ）に示す第１ｎチャネルダイオードＤＣＮ１、第１ｐチャネルダイオードＤＣＰ１、第２ｎチャネルダイオードＤＣＮ２、又は第２ｐチャネルダイオードＤＣＰ２を配置してもよい。
【００６６】
図１８（ｂ）に示すように、アンテナ２に接続される整流回路７０は、クランプ回路７１と、倍電圧整流回路１２とを有する。倍電圧整流回路１２の構造及び機能は図３等を参照して説明したので、ここでは倍電圧整流回路１２の詳細な説明は省略する。クランプ回路７１は、２つのＰＮ接合ダイオードＤＣ１と２つの第１ｎチャネルダイオードＤＣＮ１とを有する。２つのＰＮ接合ダイオードＤＣ１は、第１入出力部pwrpから第２入出力部pwrmへの方向を順方向とするように直列接続され、２つの第１ｎチャネルダイオードＤＣＮ１は、第２入出力部pwrmから第１入出力部pwrpへの方向を順方向とするように直列接続される。実施形態に係るクランプ回路は、接続されるダイオードの種類を接続方向に応じて相違させることにより、第１しきい値と第２しきい値とを相違させることができる。
【００６７】
図１８（ｃ）に示すように、ダイオードを形成するＭＯＳトランジスタのゲート幅を変化させることにより、第１しきい値と第２しきい値とを相違させてもよい。図１８（ｃ）の左側に位置する第１ダイオード８１のゲート長Ｇ1は、図１８（ｃ）の右側に位置する第２ダイオード８２のゲート長Ｇ2よりも長いので、第１ダイオード８１のしきい値は、第２ダイオード８２のしきい値よりも大きい。
【００６８】
図１８（ｄ）に示すように、ダイオードを形成するＭＯＳトランジスタのチャネルに注入されるドーズ量を変化させることにより、第１しきい値と第２しきい値とを相違させてもよい。図１８（ｄ）の左側に位置する第１ダイオード９１のチャネルへのドーズ量は、図１８（ｄ）の右側に位置する第２ダイオード９２のチャネルへのドーズ量よりも少ないので、第１ダイオード８１のしきい値は、第２ダイオード８２のしきい値よりも大きい。
【００６９】
なお、これまで説明した実施形態に関して、以下の付記を更に開示する。
（付記１）
アンテナから交流電圧が入力される第１端子（１７）と、
アンテナから直流電圧が入力される第２端子（１８）と、
第１端子（１７）と第２端子（１８）との間に接続され、第１端子（１７）から第２端子（１８）への第１方向に電流を流し、第２端子（１８）から第１端子（１７）への第２方向への電流を遮断する第１整流素子（２１、２２）と、
第１端子（１７）と第２端子（１８）との間に接続され、第２方向に電流を流し、第１方向への電流を遮断する第２整流素子（２３）と、
第１端子（１７）と第２端子（１８）との間に入力された電圧を整流した整流電圧を出力する電圧整流回路（１２）と、を有し、
第１整流素子（２１、２２）が電流を流すときに第１端子（１７）と第２端子（１８）との間の電圧である第１しきい値の絶対値は、第２整流素子（２３）が電流を流すときに第１端子（１７）と第２端子（１８）との間の電圧である第２しきい値の絶対値と相違する、整流回路（１０）。
（付記２）
第１整流素子（２１、２２）は、第１方向が順方向であるダイオードを有し、
第２整流素子（２３）は、第２方向が順方向であるダイオードを有し、
第１整流素子（２１、２２）が有するダイオードの数は、第２整流素子（２３）が有するダイオードの数と相違する、付記１に記載の整流回路（１０）。
（付記３）
電圧整流回路（１２）は、
初段のアノードが第２端子に接続され且つ直列接続された複数の昇圧ダイオード（Ｄ２０１−Ｄ２０６）と、
それぞれの一端が複数の昇圧ダイオード（Ｄ２０１−Ｄ２０６）の何れかに接続され、第１しきい値で制限される交流電圧の振幅と複数の昇圧ダイオード（Ｄ２０１−Ｄ２０６）のしきい値との差を順次昇圧する複数の昇圧キャパシタ（Ｃ２０１−Ｃ２０６）と、
初段のカソードが第２端子に接続され且つ直列接続された複数の降圧ダイオード（Ｄ２１１−Ｄ２１６）と、
それぞれの一端が複数の降圧ダイオード（Ｄ２１１−Ｄ２１６）の何れかに接続され、第２しきい値で制限される交流電圧の振幅と複数の降圧ダイオード（Ｄ２１１−Ｄ２１６）のしきい値との差を順次降圧する複数の降圧キャパシタ（Ｃ２１１−Ｃ２１６）と、を有し、
複数の昇圧ダイオード（Ｄ２０１−Ｄ２０６）の最終段の昇圧ダイオード（Ｄ２０６）のカソードと、複数の降圧ダイオード（Ｄ２１１−Ｄ２１６）の最終段の降圧ダイオード（Ｄ２１６）のアノードとの間の電圧は、電源電圧として供給される回路が動作可能な電圧である、付記１に記載の整流回路（１０）。
（付記４）
複数の降圧ダイオード（Ｄ２１１−Ｄ２１６）のそれぞれは、ダイオード接続されたＭＯＳトランジスタを有し、
複数の複数の降圧ダイオードのＭＯＳトランジスタのウェルとチャネルとの間に形成される寄生ダイオードは何れもオフする、付記３に記載の整流回路（１０）。
（付記５）
アンテナから交流電圧が入力される第１端子（１７）と、
アンテナから直流電圧が入力される第２端子（１８）と、
第１端子（１７）と第２端子（１８）との間に接続され、第１端子（１７）から第２端子（１８）への第１方向に電流を流し、第２端子（１８）から第１端子（１７）への第２方向への電流を遮断する第１整流素子（２１、２２）と、
第１端子（１７）と第２端子（１８）との間に接続され、第２方向に電流を流し、第１方向への電流を遮断する第２整流素子（２３）と、
第１端子（１７）と第２端子（１８）との間に入力された電圧を整流した整流電圧を電源電圧として出力する電圧整流回路（１０）と、を有し、
第１整流素子（２１、２２）が電流を流すときに第１端子（１７）と第２端子（１８）との間の電圧である第１しきい値の絶対値は、第２整流素子（２３）が電流を流すときに第１端子（１７）と第２端子（１８）との間の電圧である第２しきい値の絶対値と相違する、電源回路（３）。
（付記６）
ベース及びコレクタが接地された第１基準トランジス（４１）タ及び第２基準トランジスタ（４２）と、
一方の入力端子が第１基準トランジスタ（４１）のエミッタに抵抗を介して接続され、他方の入力が第２基準トランジスタ（４２）のエミッタに接続された基準オペアンプ（４６）と、を有し、
第１基準トランジスタ（４１）及び第２基準トランジスタ（４２）のバンドギャップ電圧を利用して基準電圧を生成する基準電圧生成回路（１０）を更に有する、付記５に記載の電源回路（３）。
（付記７）
交流電圧の振幅が変動した場合に、基準電圧を利用して電源電圧が所定の値よりも高くならないようにするシャント回（１６）路を更に有する、付記６に記載の整流回路（１０）。
（付記８）
基準電圧を利用して、電源電圧が所定の電圧より低くなったときに、リセット信号を出力する低電圧検出回路（１５）を更に有する、付記７に記載の電源回路（３）。
（付記９）
アンテナ（２）と、
アンテナ（２）から交流電圧と直流電圧が入力され、
交流電圧が入力される第１端子（１７）と、
直流電圧が入力される第２端子（１８）と、
第１端子（１７）と第２端子（１８）との間に接続され、第１端子（１７）から第２端子（１８）への第１方向に電流を流し、第２端子（１８）から第１端子（１７）への第２方向への電流を遮断する第１整流素子（２１、２２）と、
第１端子（１７）と第２端子（１８）との間に接続され、第２方向に電流を流し、第１方向への電流を遮断する第２整流素子（２３）と、
第１端子（１７）と第２端子（１８）との間に入力された電圧を整流した整流電圧を電源電圧として出力する電圧整流回路（１０）と、を有し、
第１整流素子（２１、２２）が電流を流すときに第１端子（１７）と第２端子（１８）との間の電圧である第１しきい値の絶対値は、第２整流素子（２３）が電流を流すときに第１端子（１７）と第２端子（１８）との間の電圧である第２しきい値の絶対値と相違する、電源回路（３）と、
電源電圧を使用して、交流電圧及び直流電圧から入力データを復調すると共に、出力データを変調してアンテナに出力するアナログ部（４）と、
入力データが入力されたときに所定の処理を実行して出力データを生成するロジック部（５）と、
を有するＲＦＩＤタグ（１）。
【符号の説明】
【００７０】
１    ＲＦＩＤタグ
２    アンテナ
３    電源回路
４    アナログ部
５    ロジック部
１０    整流回路
１１    クランプ回路
１２    倍電圧整流回路（電圧整流回路）
１４    基準電圧生成回路
１５    低電圧検出回路
１６    シャント回路
２１    第１クランプダイオード（第１整流素子）
２２    第２クランプダイオード（第１整流素子）
２３    第３クランプダイオード（第２整流素子）
【図１】
2016201069.tif 000003
【図２】
2016201069.tif 000004
【図３】
2016201069.tif 000005
【図４】
2016201069.tif 000006
【図５】
2016201069.tif 000007
【図６】
2016201069.tif 000008
【図７】
2016201069.tif 000009
【図８】
2016201069.tif 000010
【図９】
2016201069.tif 000011
【図１０】
2016201069.tif 000012
【図１１】
2016201069.tif 000013
【図１２】
2016201069.tif 000014
【図１３】
2016201069.tif 000015
【図１４】
2016201069.tif 000016
【図１５】
2016201069.tif 000017
【図１６】
2016201069.tif 000018
【図１７】
2016201069.tif 000019
【図１８】
2016201069.tif 000020