(57)【要約】【課題】確率的に網羅性をもったシミュレーションを実施しながら、シミュレーションの実行回数を低減する。【解決手段】半導体集積回路を構成する素子の電気特性のばらつきを、特性ばらつき規格の上下限を規定するコーナー特性を含むコーナーモデルパラメータを用いて表現する半導体集積回路のシミュレーション方法であって、前記素子の電気特性のコーナー特性として、予め設定されたばらつき分布を有するコーナー特性を備え、前記素子の電気特性のばらつき分布を有するコーナー特性を表現するモデルパラメータとして、ばらつき分布を有するコーナーモデルパラメータを備え、前記ばらつき分布を有するコーナーモデルパラメータを用いてモンテカルロシミュレーションを実行することにより、前記素子の電気特性のコーナーにおいて回路検証する。【選択図】図１
2016126706.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路を構成する素子の電気特性のばらつきを、特性ばらつき規格の上下限を規定するコーナー特性を含むコーナーモデルパラメータを用いて表現する半導体集積回路のシミュレーション方法であって、
前記素子の電気特性のコーナー特性として、予め設定されたばらつき分布を有するコーナー特性を備え、
前記素子の電気特性のばらつき分布を有するコーナー特性を表現するモデルパラメータとして、ばらつき分布を有するコーナーモデルパラメータを備え、
前記ばらつき分布を有するコーナーモデルパラメータを用いてモンテカルロシミュレーションを実行することにより、前記素子の電気特性のコーナーにおいて回路検証することを特徴とする半導体集積回路のシミュレーション方法。
【請求項２】
前記ばらつき分布を有するコーナーモデルパラメータは、前記素子の電気特性のばらつき分布を有するコーナー特性に基づいてベイズの定理を用いて算出されることを特徴とする請求項１記載の半導体集積回路のシミュレーション方法。
【請求項３】
前記素子は、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）であることを特徴とする請求項１または２記載の半導体集積回路のシミュレーション方法。
【請求項４】
前記モデルパラメータとしては、ゲート長、ゲート幅、酸化膜厚または移動度を含むことを特徴とする請求項３記載の半導体集積回路のシミュレーション方法。
【請求項５】
半導体集積回路を構成する素子の電気特性のばらつきを、特性ばらつき規格の上下限を規定するコーナー特性を含むコーナーモデルパラメータを用いて表現する半導体集積回路のシミュレーション装置（１）であって、
前記素子の電気特性のコーナー特性として、予め設定されたばらつき分布を有するコーナー特性を記憶する記憶部（５）と、
前記素子の電気特性のばらつき分布を有するコーナー特性を表現するモデルパラメータとして、ばらつき分布を有するコーナーモデルパラメータを記憶する記憶部（５）と、
前記ばらつき分布を有するコーナーモデルパラメータを用いてモンテカルロシミュレーションを実行することにより、前記素子の電気特性のコーナーにおいて回路検証するシミュレーション部（６）とを備えたことを特徴とする半導体集積回路のシミュレーション装置。
【請求項６】
前記ばらつき分布を有するコーナーモデルパラメータは、前記素子の電気特性のばらつき分布を有するコーナー特性に基づいてベイズの定理を用いて算出されることを特徴とする請求項５記載の半導体集積回路のシミュレーション装置。
【請求項７】
前記素子は、ＭＩＳＦＥＴであることを特徴とする請求項５または６記載の半導体集積回路のシミュレーション装置。
【請求項８】
前記モデルパラメータとしては、ゲート長、ゲート幅、酸化膜厚または移動度を含むことを特徴とする請求項７記載の半導体集積回路のシミュレーション装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の素子の電気特性をシミュレーションする半導体集積回路のシミュレーション装置及びシミュレーション方法に関する。
【背景技術】
【０００２】
特許文献１に記載されたシミュレーション装置では、半導体集積回路の素子の電気特性を、固定した１セットのモデルパラメータを用いて表現している。そして、このような構成の装置において、電気特性をシミュレーション（計算）する場合、例えば電気特性のslowコーナー、typical、及び、fastコーナーの３つの値についてシミュレーションするようにしている。しかし、実デバイス（半導体集積回路）においては、素子の電気特性は、ばらつき分布を有することがわかっており、確率的に様々な状態が存在しうると考えられるが、上記特許文献１の装置では、上記様々な状態をシミュレーションで検証することができないという問題があった。
【０００３】
これに対して、統計ＳＰＩＣＥモデルと呼ばれるような、モデルパラメータに乱数を与えて、モンテカルロシミュレーションを実行することにより、実デバイスの素子の電気特性のばらつきをシミュレーションして検証するように構成した装置が、特許文献２に記載されている。この装置によれば、上記特許文献１に記載された装置の問題を解消することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−４３４２９号公報
【特許文献２】ＷＯ２００７／０４９５５５Ａ１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献２に記載の装置では、素子の電気特性のばらつきの全領域について、満遍なくモンテカルロシミュレーションを実行する構成であるため、確率的に網羅性をもったシミュレーション検証を実行しようとすると、膨大な回数のシミュレーションを実行する必要があるという問題が発生する。
【０００６】
そこで、本発明の目的は、確率的に網羅性をもったシミュレーションを実行しながら、シミュレーションの実行回数を低減することができる半導体集積回路のシミュレーション方法及びシミュレーション装置を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１の発明は、半導体集積回路を構成する素子の電気特性のばらつきを、特性ばらつき規格の上下限を規定するコーナー特性を含むコーナーモデルパラメータを用いて表現する半導体集積回路のシミュレーション方法であって、前記素子の電気特性のコーナー特性として、予め設定されたばらつき分布を有するコーナー特性を備え、前記素子の電気特性のばらつき分布を有するコーナー特性を表現するモデルパラメータとして、ばらつき分布を有するコーナーモデルパラメータを備え、前記ばらつき分布を有するコーナーモデルパラメータを用いてモンテカルロシミュレーションを実行することにより、前記素子の電気特性のコーナーにおいて回路検証するところに特徴を有する。
【０００８】
請求項５の発明は、半導体集積回路を構成する素子の電気特性のばらつきを、特性ばらつき規格の上下限を規定するコーナー特性を含むコーナーモデルパラメータを用いて表現する半導体集積回路のシミュレーション装置であって、前記素子の電気特性のコーナー特性として、予め設定されたばらつき分布を有するコーナー特性を記憶する記憶部と、前記素子の電気特性のばらつき分布を有するコーナー特性を表現するモデルパラメータとして、ばらつき分布を有するコーナーモデルパラメータを記憶する記憶部と、前記ばらつき分布を有するコーナーモデルパラメータを用いてモンテカルロシミュレーションを実行することにより、前記素子の電気特性のコーナーにおいて回路検証するシミュレーション部とを備えたところに特徴を有する。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態を示すシミュレーション装置のブロック図
【図２】ＣＭＯＳの電気特性の例とモデルパラメータの例とを示す図
【図３】ＬＤＭＯＳの電気特性の例とモデルパラメータの例とを示す図
【図４】電気特性のコーナー特性として、ばらつき分布を有するコーナー特性の例を示す図
【図５】モデルパラメータの計算処理のフローチャート
【図６】ばらつき分布を有するコーナーモデルパラメータの例を示す図
【図７】Ｖｔｈ―Ｉｄｓａｔ特性のシミュレーション結果を示す図
【図８】Ｉｄ−Ｖｄ特性のシミュレーション結果を示す図
【図９】従来構成（固定値モデル）のＩｄ−Ｖｄ特性のシミュレーション結果を示す図
【図１０】従来構成（統計モデル）のＩｄ−Ｖｄ特性のシミュレーション結果を示す図
【発明を実施するための形態】
【００１０】
以下、本発明の第１実施形態について、図１ないし図１０を参照して説明する。まず、図１は、本実施形態のシミュレーション装置の概略構成を示すブロック図である。この図１に示すように、シミュレーション装置１は、データ入力部２と、データ出力部３と、データ処理部４と、データ蓄積部（記憶部）５と、回路シミュレータ（シミュレーション部）６とを備えて構成されている。
【００１１】
データ入力部２は、キーボードやマウス等で構成され、種々のデータを入力し、入力したデータをデータ処理部４へ送信する。データ出力部３は、ディスプレイやプリンタや通信部等で構成され、データ処理部４から送信された種々のデータを出力（表示、印刷、外部へ送信）する。
【００１２】
データ処理部４は、例えばマイコンで構成され、各種のデータ処理（後述するモデルパラメータ等を計算する処理を含む）を行う。データ蓄積部５は、メモリ（ＲＡＭ、ＥＥＰＲＯＭ、フラッシュメモリ等）やハードディスク等で構成され、種々のデータや各種のプログラム等を記憶している。このデータ蓄積部５内に、Ｔｙｐモデルパラメータファイル、コーナーモデルパラメータファイル、統計モデルパラメータファイルが記憶されている。回路シミュレータ６は、例えばマイコンで構成され、データ蓄積部５に記憶された種々のモデルパラメータを用いてモンテカルロシミュレーションを実行する機能を有する。
【００１３】
次に、上記したシミュレーション装置１によって、半導体集積回路を構成する素子の電気特性、特には、そのコーナー特性を表現するモデルパラメータの計算処理について、図２ないし図１０を参照して説明する。
【００１４】
まず、素子の一例として例えばＣＭＯＳについて、シミュレーションする電気特性（のコーナー特性）の一覧を、図２の表の左欄に示す。そして、これら電気特性のコーナー特性を表現するモデルパラメータの一覧を、図２の表の右欄に示す。また、素子の他の例として例えばＬＤＭＯＳについて、シミュレーションする電気特性（のコーナー特性）の一覧を、図３の表の左欄に示す。そして、これら電気特性のコーナー特性を表現するモデルパラメータの一覧を、図３の表の右欄に示す。
【００１５】
次に、ＣＭＯＳの電気特性の中の例えば閾値電圧Ｖｔｈのコーナー特性を表現するモデルパラメータを求める処理について説明する。本実施形態では、閾値電圧Ｖｔｈのコーナー特性例えばslowコーナーのコーナー特性として、予め設定されたばらつき分布を有するコーナー特性、具体的には、図４（ａ）に示すような正規分布形状のばらつき分布を有するコーナー特性ｐ（Ｖｔｈ）slowについて、確率的に網羅性をもったシミュレーションを実施するものとする。
【００１６】
上記コーナー特性ｐ（Ｖｔｈ）slowのばらつき分布は、例えば、slow値（素子の設計時に設定される値、中心値）と、標準偏差（素子の設計時に設定される値）で定義される正規分布となっている。尚、上記正規分布は、平均値と標準偏差σＶｔｈ（ばらつき）で定義される確率分布であり、この場合、平均値はslow値、標準偏差σＶｔｈは素子の設計時に設定される値である。
【００１７】
尚、本実施形態では、ＣＭＯＳの他の電気特性、例えば、飽和ドレイン電流Ｉｄｓａｔ、線形ドレイン電流Ｉｄｌｉｎ、オフリークＩｏｆｆ、・・・の各slowコーナーのコーナー特性としても、予め設定されたばらつき分布を有するコーナー特性、具体的には、図４（ｂ）、（ｃ）、（ｄ）に示すような形状のばらつき分布（例えば、slowコーナー値（中心値）と標準偏差で定義される正規分布）を有するコーナー特性について、確率的に網羅性をもったシミュレーションを実施する。
【００１８】
また、本実施形態では、閾値電圧Ｖｔｈ、飽和ドレイン電流Ｉｄｓａｔ、線形ドレイン電流Ｉｄｌｉｎ、オフリークＩｏｆｆ、・・・の各fastコーナーのコーナー特性としても、予め設定されたばらつき分布を有するコーナー特性（図示はしないが、例えば、fastコーナー値（中心値）と、標準偏差で定義される正規分布）について、確率的に網羅性をもったシミュレーションを実施する。
【００１９】
次に、素子の電気特性（閾値電圧Ｖｔｈ、飽和ドレイン電流Ｉｄｓａｔ、線形ドレイン電流Ｉｄｌｉｎ、オフリークＩｏｆｆ、・・・）のslowコーナー及びfastコーナーのコーナー特性（即ち、図４（ａ）に示すような形状のばらつき分布を有するコーナー特性）を表現するモデルパラメータを算出する処理について、図５〜図１０を参照して説明する。尚、図５のフローチャートは、モデルパラメータを算出する処理の制御内容を示す。また、算出するモデルパラメータは、例えばＳＰＩＣＥ（シミュレーションプログラム）を動作させて、素子の電気特性のslowコーナー及びfastコーナーのばらつき分布を有するコーナー特性をシミュレーション（確率的に網羅性をもったシミュレーションを実施）する際に用いるものである。また、算出するモデルパラメータを、特性ばらつき規格の上下限を規定するコーナー特性を含むコーナーモデルパラメータと定義しても良い。そして、このコーナーモデルパラメータを用いて素子の電気特性のばらつきを表現することができる。
【００２０】
まず、図５のステップＳ１０においては、素子の電気特性（閾値電圧Ｖｔｈ、飽和ドレイン電流Ｉｄｓａｔ、線形ドレイン電流Ｉｄｌｉｎ、オフリークＩｏｆｆ、・・・）のtypical値のモデルパラメータを作成する。この場合、一般的には、実測に基づいて各電気特性のtypical値のモデルパラメータを作成する。尚、typical値は、素子の設計時に設定される値である。
【００２１】
続いて、ステップＳ２０へ進み、素子の電気特性のコーナー特性（slowコーナー及びfastコーナー）を入力する。この場合、電気特性、即ち、閾値電圧Ｖｔｈ、飽和ドレイン電流Ｉｄｓａｔ、線形ドレイン電流Ｉｄｌｉｎ、オフリークＩｏｆｆ、・・・のslow値及びfast値を入力する。尚、slow値及びfast値は、素子の設計時に設定される値である。
【００２２】
そして、ステップＳ３０へ進み、ばらつき変数の設定、即ち、どのモデルパラメータにばらつき分布を与えるかを決定する。この場合、例えば、ゲート長Ｌ、ゲート幅Ｗ、酸化膜厚Ｔｏｘ、チャネル濃度Ｎａ、移動度μの５個のモデルパラメータにばらつき分布を与えることに決める。
【００２３】
次いで、ステップＳ４０へ進み、コーナーモデルパラメータ、即ち、モデルパラメータのslow値及びfast値を作成する。尚、このステップＳ４０の処理の実行を省略して、次のステップＳ５０へ進むように構成しても良い。続いて、ステップＳ５０へ進み、コーナー近傍のばらつき幅として、電気特性のばらつき分布を有するコーナー特性（図４参照、正規分布）の標準偏差σ（例えば、σＶｔｈ、σＩｄｓａｔ、・・・の値）を入力する。尚、標準偏差σＶｔｈ、σＩｄｓａｔ、・・・は、素子の設計時に設定される値である。
【００２４】
この後、ステップＳ６０へ進み、モデルパラメータのばらつき分布（即ち、確率分布または統計パラメータ）を計算する。この場合、ベイズの定理を用いて各モデルパラメータ（Ｌ、Ｗ、Ｔｏｘ、Ｎａ、μ、・・・）のばらつき分布を算出する。
【００２５】
ここで、モデルパラメータ（Ｌ、Ｗ、Ｔｏｘ、・・・）の例えばslowコーナーのばらつき分布（確率分布）を、図６（ａ）、（ｂ）、（ｃ）、・・・に示すように定義する。これらモデルパラメータの確率分布は、ベイズの定理を用いることにより、次の式で計算することができる。
ｐ（Ｌ｜Ｖｔｈ_slow∩Ｉｄｓａｔ_slow）＝
［ｐ（Ｖｔｈ_slow∩Ｉｄｓａｔ_slow｜Ｌ）ｐ（Ｌ）］／ｐ（Ｖｔｈ_slow∩Ｉｄｓａｔ_slow）                                        （１）
上記式（１）は、モデルパラメータＬのslowコーナーのばらつき分布（確率分布）を計算する式であり、他のモデルパラメータのslowコーナーのばらつき分布（確率分布）についても、ベイズの定理を用いて同様な計算式を作成することができる。また、上記式（１）等を実際に計算する方法としては、周知のベイズの定理の計算方法等を適宜用いることが好ましい。
【００２６】
尚、ベイズの定理は、次の式（２）で表現される。
ｐ（Ｘ｜Ｙ）＝［ｐ（Ｙ｜Ｘ）ｐ（Ｘ）］／∫ｐ（Ｙ｜Ｘ）ｐ（Ｘ）ｄＸ        （２）
上記式（２）において、ｐ（Ｘ｜Ｙ）は事後分布、ｐ（Ｙ｜Ｘ）は尤度分布、ｐ（Ｘ）は事前分布である。これら各分布に、モデルパラメータ及び電気特性の確率分布を割り当てる（例えば、Ｘ＝Ｌ、Ｙ＝Ｖｔｈ_slow∩Ｉｄｓａｔ_slowとする）ことにより、上記式（２）に基づいて前記式（１）を得ることができる。
【００２７】
次に、図５のステップＳ７０へ進み、ステップＳ６０の計算結果に基づいて、ばらつき分布を有するモデルパラメータのデータから構成されたファイル（統計モデルパラメータファイル）を作成する。この統計モデルパラメータファイルには、各モデルパラメータ（Ｌ、Ｗ、Ｔｏｘ、Ｎａ、μ）のばらつき量σが入力される。尚、上記ばらつき分布を有するモデルパラメータのデータは、ばらつき分布をもった乱数で表現されている。
【００２８】
続いて、ステップＳ８０へ進み、ステップＳ７０で作成された統計モデルパラメータファイルをデータ蓄積部５に記憶（出力）する。この場合、typicalモデルパラメータファイル（モデルパラメータのtypical値のデータで構成されたファイル）及びコーナーモデルパラメータファイル（モデルパラメータのコーナー（slow及びfast）値のデータで構成されたファイル）もデータ蓄積部５に記憶（出力）される。これにより、モデルパラメータを算出する処理が終了する。
【００２９】
次に、シミュレーション装置１（図１参照）において、シミュレーションプログラム（例えばＳＰＩＣＥ）を動作させて、上記算出したばらつき分布を有するコーナーモデルパラメータを用いてモンテカルロシミュレーションを実行して、素子の電気特性のコーナーにおいて回路検証を実施する。尚、このシミュレーションを、シミュレーション装置１以外の他のパソコン等で実施しても良い。
【００３０】
この場合、素子（ＣＭＯＳ）の電気特性として例えば閾値電圧Ｖｔｈと飽和ドレイン電流Ｉｄｓａｔをシミュレーション検証する場合、上記ばらつき分布を有するコーナーモデルパラメータを用いてモンテカルロシミュレーションすると、図７に示すように、fastコーナーとslowコーナー近傍で多数回（例えば数十回程度）シミュレーションが実行され（確率的に網羅性をもったシミュレーションが実行され）、typical値で１回シミュレーションが実行される。
【００３１】
この結果、図８に示すようなＩｄ−Ｖｄ特性を得ることができる。この図８に示すように、回路の動作マージンが厳しい状況となるfastコーナーとslowコーナーで、それぞれシミュレーションが密に（例えば数十回程度）実行されている、即ち、確率的に網羅性をもったシミュレーションが実行されているので、回路検証の信頼性を高くすることができる。
【００３２】
尚、図９に、電気特性のslowコーナー、typical、及び、fastコーナーの３つの値についてシミュレーションしたＩｄ−Ｖｄ特性（固定値モデルの従来構成）を示す。この構成の場合、回路の動作マージンが厳しい状況となるfastコーナーとslowコーナーで、それぞれ１回しかシミュレーションが実行されていないので、回路検証の信頼性がかなり低い。
【００３３】
また、図１０には、従来構成の統計ＳＰＩＣＥモデルにおいてシミュレーションしたＩｄ−Ｖｄ特性（統計モデルの従来構成）を示す。この統計モデルでは、モデルパラメータＴｏｘ、Ｎｓｕｂ等に乱数を与え、モンテカルロシミュレーションにより様々な状態を確率的に発生させて検証することができる。しかし、この従来構成の場合、デバイス特性ばらつきの全領域を満遍なくシミュレーションするので、シミュレーションの実施回数が非常に多くなる（例えば数千回程度）という欠点があった。また、回路の動作マージンが厳しい状況となるfastコーナーとslowコーナーにおけるシミュレーションの実行回数はそれほど多くならないので、回路検証の信頼性が十分であるとは言えなかった。上記従来構成において、fastコーナーとslowコーナーにおけるシミュレーションの実行回数を多くしようとすると、全体のシミュレーションの実行回数が更に多くなる（例えば数万回程度）という問題が発生する。
【００３４】
これに対して、本実施形態では、動作マージンが厳しい状況となるfastコーナーとslowコーナーで、シミュレーションが密に（例えば数十回程度）実行されているので、回路検証の信頼性を高くすることができる。しかも、全体のシミュレーションの実施回数（例えば数十回の２倍程度）も、従来の統計モデルの構成に比べて大幅に少なくすることができる。
【００３５】
尚、上記実施形態では、ＣＭＯＳの電気特性の中のＶｔｈとＩｄｓａｔについて、ばらつき分布を有するコーナーモデルパラメータを用いてモンテカルロシミュレーションを実行することにより、電気特性のばらつき分布を有するコーナーにおいて回路検証するように構成したが、ＣＭＯＳの他の電気特性についても、同様にして電気特性のばらつき分布を有するコーナーにおいて回路検証するように構成することができる。
【００３６】
また、素子として例えばＬＤＭＯＳ（図３参照）の各電気特性についても、同様にして電気特性のばらつき分布を有するコーナーにおいて回路検証するように構成することが好ましい。更に、素子として例えばＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の各電気特性についても、同様にして電気特性のばらつき分布を有するコーナーにおいて回路検証するように構成することが好ましい。
【符号の説明】
【００３７】
図面中、１はシミュレーション装置、２はデータ入力部、３はデータ出力部、４はデータ処理部、５はデータ蓄積部、６は回路シミュレータである。
【図１】
2016126706.tif 000003
【図２】
2016126706.tif 000004
【図３】
2016126706.tif 000005
【図４】
2016126706.tif 000006
【図５】
2016126706.tif 000007
【図６】
2016126706.tif 000008
【図７】
2016126706.tif 000009
【図８】
2016126706.tif 000010
【図９】
2016126706.tif 000011
【図１０】
2016126706.tif 000012