(57)【要約】【課題】ドーピング直後に被処理基板の熱処理ができない場合であっても、コンフォーマルドーピングを実現すること。【解決手段】被処理基板にドーパントを注入してドーピングを行うドーピング方法である。まず、酸化膜形成工程において、ドーピング処理を実施する前に、被処理基板上に酸化膜を形成する。そして、被処理基板上に酸化膜を形成した後に、当該酸化膜の上からプラズマドーピング処理を行う。【選択図】図８
2016122769.tif 000002
【特許請求の範囲】
【請求項１】
被処理基板にドーパントを注入してドーピングを行うドーピング方法であって、
ドーピング処理を実施する前に、被処理基板上に酸化膜を形成する酸化膜形成工程と、
前記酸化膜形成工程後に、前記酸化膜の上からプラズマドーピング処理を行うドーピング処理工程と、
を含むドーピング方法。
【請求項２】
前記ドーピング処理工程後に、前記酸化膜を除去する除去工程をさらに含む請求項１に記載のドーピング方法。
【請求項３】
前記酸化膜形成工程において、前記酸化膜を１ナノメートル以上３ナノメートル以下の膜厚に形成する請求項１または２に記載のドーピング方法。
【請求項４】
前記ドーピング処理工程において、ドーパントとしてヒ素を用いる請求項１乃至３のいずれか１項に記載のドーピング方法。
【請求項５】
被処理基板上に酸化膜を形成する酸化膜形成工程と、
前記酸化膜形成工程後に、前記酸化膜の上からプラズマドーピング処理を行うドーピング処理工程と、
を含む半導体素子の製造方法。
【請求項６】
前記ドーピング処理工程後に、前記酸化膜を除去する除去工程をさらに含む請求項５に記載の半導体素子の製造方法。
【請求項７】
前記酸化膜形成工程において、前記酸化膜を１ナノメートル以上３ナノメートル以下の膜厚に形成する請求項５または６に記載の半導体素子の製造方法。
【請求項８】
前記ドーピング処理工程において、ドーパントとしてヒ素を用いる請求項５乃至７に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の実施形態は、ドーピング方法および半導体素子の製造方法に関する。
【背景技術】
【０００２】
ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）やＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等の半導体素子は、被処理基板となる半導体基板（ウエハ）に対して、ドーピング、エッチング、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング等の処理を施して製造される。
【０００３】
ここで、ドーピングを行う手法として、イオン注入装置を用いたドーピングであるイオンドーピングがあり、直接プラズマを利用してドーパントのラジカルやイオンを被処理対象物の表面に注入する事を特徴としたプラズマドーピング手法がある。また、近年、３次元構造を有するＦｉｎＦＥＴ（Ｆｉｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｅｒ）型半導体素子のようなドーピング被対象物に対して、立体的な構造物の凹凸部位に関わらす均一にドーパント不純物を注入する方法（コンフォーマルドーピング）の要求が非常に強くなった事から、プラズマを用いたドーピング手法が多数試みられ、報告されている。
【０００４】
例えば、ドーピング処理装置を用いたドーピング手法（プラズマドーピング）において、主にイオン性のプラズマを生成した上で、生成したイオン性のプラズマを錯乱することで３次元構造の全体にドーピングを行う技術がある。
【０００５】
また、最近の試みとして、ＦｉｎＦＥＴの側壁部へのドーパントを均一に注入させる方法として、ＩＡＤＤ（Ion  Assisted  Deposition  and  Doping）と称される方法でドーパントをＦｉｎＦＥＴの側壁部へコンフォーマルに注入させる方法が紹介されている。なお、ＩＡＤＤとは、プラズマを利用して成膜したAs（砒素）膜に対して、追加のイオン斜め照射を実施する手法である。
【０００６】
ここで、３次元構造を有するＦｉｎＦＥＴ型半導体素子のようなドーピング被対象物に対してドーピングを行う場合には、ドーピング被対象物の各箇所において、各箇所の表面からのドーピングの深さやドーパントの濃度を等しくする高い被覆性、すなわち、ドーピングにおける高いコンフォーマリティ（均一性）が要求される事が背景となっている。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Hirokazu  Ueda,  Peter  L.  G.  Ventzek,  Masahiro  Oka,  Masahiro  Horigome,  Yuuki  Kobayashi,  Yasuhiro  Sugimoto,  Toshihisa  Nozawa,  and  Satoru  Kawakami,  “Conformal  doping  of  topographic  silicon  structures  using  a  radial  line  slot  antenna  plasma  source”,  Journal  of  Applied  Physics  115,  214904  (2014),
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の技術では、３次元構造を有するＦｉｎＦＥＴ型半導体素子のようなドーピング被対象物に対して、コンフォーマルにドーピングできないという問題がある。
【０００９】
例えば、従来のＩＡＤＤのイオンドーピングでは、ＦｉｎＦＥＴ型半導体素子の３次元構造物が立体障壁となって隠れてしまう箇所に対してのイオン照射量がＦｉｎの頂部より少なくなってしまうために、完全にはコンフォーマル（均一）にドーピングできない。より詳細な一例をあげて説明すると、イオンビームを用いてドーピングを行う場合、ＦｉｎＦＥＴ型半導体素子のフィンの頂部、側部、底部のすべてをドーピングすることを目的として、ＦｉｎＦＥＴ型半導体素子の基板面に対して４５度の角度でイオンビームを照射する。その後、１３５度の角度で、言い換えると、反対側から４５度の角度でイオンビームを照射する。この結果、フィンにある程度の高さがある場合、側部のうちのフィンの高さ方向における底部に近い領域、及び、底部については、照射したイオンが届かない。
【００１０】
また、このイオンドーピングの欠点を克服するために、従来のＩＡＤＤでは、プラズマを用いて低温成膜させたＡｓを含む薄膜を予めＦｉｎ表面に形成させておいてから、イオン成分をバイアス電界を印加して照射しＡｓ原子をＳｉ中（Ｆｉｎ  Ｂｏｄｙ）にＫｎｏｃｋ−ｉｎ（ノックイン）させる方法が報告されているが、Ｆｉｎ  Ｂｏｄｙの頂部と側部とを共にコンフォーマルにドーピングさせる目的を完全に達成しているわけではない。
【００１１】
また、生成したイオン性のプラズマを錯乱することで３次元構造の全体にドーピングを行う技術では、プラズマにより生成されたドーパント（イオン）をＥｘｔｅｎｓｉｏｎ  Ｐｌａｔｅなるイオン引出し機構により、イオン種をランダムに３次元構造物表面に照射させる事を特徴としたプラズマドーピング手法が示されている。しかしながら、この方法により示された実験データは、いずれも３次元構造物の表面に形成されたアモルファス層（ドーパントを含んだＳｉ結晶の乱れ層）の厚さこそ、コンフォーマルである事を示唆しているが、Ｆｉｎ  Ｂｏｄｙの頂部と側部とを共にドーパントの濃度を均一にコンフォーマルドーピング出来る事を示したものではない。
【００１２】
言い換えれば、上述のドーピング処理装置を用いるドーピング手法では、ドーピングの結果生成されるプリアモルファス層の層厚が均一になっているに過ぎず、ドーピング処理だけではコンフォーマルになっていない。また、例えば、上述の従来技術では、３次元構造を有するＦｉｎＦＥＴ型半導体素子において、頂部（トップ）の位置において注入されるドーパントの濃度及びドーピングの深さと、側部（サイド）の位置において注入されるドーパントの濃度及びドーピングの深さ、底部（ボトム）の位置において注入されるドーパントの濃度及びドーピングの深さとが均一ではなく、ドーピングはコンフォーマルになっていない。
【００１３】
これに対して、本発明者らは、ドーピング直後にアニーリング処理を行うことでコンフォーマリティを達成できることを発見している。しかし、ドーピング直後にアニーリング処理を行うことができない場合に、コンフォーマリティを達成する手法はこれまで確立されていなかった。たとえば、ドーピング後の素子の上に耐熱性がないレジスト等のマスクが存在する場合や、ドーピング直後に熱処理を実施すると、ドーピングで生じた残留膜から汚染元素が拡散する恐れがある場合等は、アニーリング処理によってコンフォーマリティを達成することができない。
【００１４】
本発明は、上記に鑑みてなされたものであって、ドーピング直後に被処理基板の熱処理ができない場合であっても、コンフォーマルドーピングを実現することができるドーピング方法および半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
実施形態の一態様に係るドーピング方法および半導体素子の製造方法は、ドーピング処理を実施する前に、被処理基板上に酸化膜を形成する酸化膜形成工程と、酸化膜形成工程後に、酸化膜の上からプラズマドーピング処理を行うドーピング処理工程とを含む。
【発明の効果】
【００１６】
実施形態の一態様によれば、ドーピング直後に被処理基板の熱処理ができない場合であっても、コンフォーマルドーピングを実現することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、第１の実施形態に係るドーピング方法の概略的な工程を示すフローチャートである。
【図２】図２は、第２の実施形態に係るドーピング方法によって製造される半導体素子であるＦｉｎＦＥＴ型半導体素子の一部を示す概略斜視図である。
【図３】図３は、第２の実施形態に係るドーピング装置の要部を示す概略断面図である。
【図４】図４は、プラズマドーピング処理を用いてドーピングを行う場合におけるＦｉｎＦＥＴ型半導体素子に対するドーピング量について示す図である。
【図５】図５は、ＦｉｎＦＥＴ型半導体素子におけるＦｉｎＦＥＴのアスペクト比と、注入されるドーパントの濃度の相対的な比を示す図である。
【図６】図６は、ラジカル酸化膜上からプラズマドーピング処理を施した場合の半導体素子のフィン頂部におけるドーパントの透過状態を説明するための図である。
【図７】図７は、ラジカル酸化膜上からプラズマドーピング処理を施した場合の半導体素子のフィン側部におけるドーパントの透過状態を説明するための図である。
【図８】図８は、第２の実施形態に係るドーピング方法の概略的な工程を示すフローチャートである。
【図９】図９は、ドーピング処理における、イオンの入射角度とドーパントの打ち込み深さとの関係を説明するための図である。
【発明を実施するための形態】
【００１８】
以下に、添付図面を参照して、開示のドーピング方法および半導体素子の製造方法の実施形態を図面に基づいて詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。また、実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることができる。
【００１９】
実施形態に係るドーピング方法および半導体素子の製造方法は、被処理基板にドーパントを注入してドーピングを行うドーピング方法であって、ドーピング処理を実施する前に、被処理基板上に酸化膜を形成する酸化膜形成工程と、酸化膜形成工程後に、酸化膜の上からプラズマドーピング処理を行うドーピング処理工程と、を含む。
【００２０】
また、実施形態に係るドーピング方法および半導体素子の製造方法は、ドーピング処理工程後に、酸化膜を除去する除去工程をさらに含んでもよい。
【００２１】
また、実施形態に係るドーピング方法および半導体素子の製造方法の酸化膜形成工程において、酸化膜を１ナノメートル以上３ナノメートル以下の膜厚に形成してもよい。
【００２２】
また、実施形態に係るドーピング方法および半導体素子の製造方法において、ドーピング処理工程において、ドーパントとしてヒ素を用いてもよい。
【００２３】
（第１の実施形態）
第１の実施形態では、被処理基板に対してドーピング処理を実施する前に、被処理基板上に膜を形成しておき、形成した膜の上からドーピング処理を実施する。ここで、形成する膜は、ドーパントが透過できる厚さおよび材質の膜とする。また、ドーピングによって注入されるドーパントに影響することなくドーパント後に洗浄等によって除去できる性質の膜であればよい。具体的には、酸素を含む膜がかかる膜に該当する。
【００２４】
このような膜を被処理基板上に形成した上で、ドーピング処理を実施すると、膜が存在することにより膜下の被処理基板に透過するドーパントの量が制御され、被処理基板の凹凸にかかわらず、各部において透過するドーパントの量を均一にすることができる。
【００２５】
図１は、第１の実施形態に係るドーピング方法の概略的な工程を示すフローチャートである。図１に示すように、第１の実施形態に係るドーピング方法においてはまず、被処理基板上に酸素を含む膜を形成する（ステップＳ１１）。次に形成した膜の上から被処理基板にドーパントを注入してドーピング処理を実行する（ステップＳ１２）。ドーピング処理が完了すると、被処理基板上に形成されている酸素を含む膜を除去する（ステップＳ１３）。これで、第１の実施形態に係るドーピング方法は終了する。かかるドーピング方法を用いてコンフォーマルドーピングを実現して半導体素子を製造することができる。
【００２６】
（第１の実施形態の効果）
第１の実施形態に係るドーピング方法および半導体素子の製造方法によれば、ドーピング処理が完了した時点でコンフォーマルドーピングが達成されるため、ドーピング直後に被処理基板の熱処理ができない場合であっても、コンフォーマルドーピングを実現することができる。たとえば、ドーピングした素子の上に耐熱性がないレジスト等のマスクが存在する場合であっても、所望のコンフォーマリティを達成することができる。また、ドーピング直後に熱処理を実施すると、ドーピングで生じた残留膜から汚染元素が拡散する恐れがある場合にも、かかる懸念なくコンフォーマリティを実現することができる。
【００２７】
また、第１の実施形態に係るドーピング方法によれば、被処理基板上の膜によって、膜下の基板に入り込むドーパントの量が制御されてコンフォーマルドーピングを達成することができる。とくに、膜によって透過するドーパントの量を制御することができるため、被処理基板の形状に関係なく、イオン注入の角度が異なる各部分に均一にドーパントを分布させることができる。
【００２８】
（第２の実施形態）
次に、ＦｉｎＦＥＴ型の半導体素子上に酸化膜を形成した上で、プラズマドーピング処理を実施することでコンフォーマルドーピングを達成する例を第２の実施形態として説明する。まず、ＦｉｎＦＥＴ型半導体素子とプラズマドーピング処理を実施するためのドーピング装置の一例について説明する。
【００２９】
（ＦｉｎＦＥＴ型半導体素子の一例）
図２は、第２の実施形態に係るドーピング方法及びドーピング装置によって製造される半導体素子であるＦｉｎＦＥＴ型半導体素子の一部を示す概略斜視図である。図２を参照して、この発明の１実施形態に係るドーピング方法及びドーピング装置によって製造されるＦｉｎＦＥＴ型半導体素子１１には、シリコン基板１２の主表面１３から上方向に長く突出したフィン１４が形成されている。フィン１４の延びる方向は、図２中の矢印Ｉで示す方向である。フィン１４の部分は、ＦｉｎＦＥＴ型半導体素子１１の横方向である矢印Ｉの方向から見ると、略矩形状である。フィン１４の一部を覆うようにして、フィン１４の延びる方向と直交する方向に延びるゲート１５が形成されている。フィン１４のうち、形成されたゲート１５の手前側にソース１６が形成されることになり、奥側にドレイン１７が形成されることになる。このようなフィン１４の形状、すなわち、シリコン基板１２の主表面１３から上方向に突出した部分の表面に対して、マイクロ波を用いて発生させたプラズマによるドーピングが行われる。
【００３０】
なお、図２において図示はしないが、半導体素子の製造工程によっては、ドーピングが行われる前の段階で、フォトレジスト層が形成される場合もある。フォトレジスト層は、所定の間隔を開けてフィン１４の側方側、例えば、図２中の紙面左右方向に位置する部分に形成される。フォトレジスト層は、フィン１４と同じ方向に延び、シリコン基板１２の主表面１３から上方向に長く突出するようにして形成される。
【００３１】
（第２の実施形態に係るドーピング装置の一例）
図３は、第２の実施形態に係るドーピング装置の要部を示す概略断面図である。なお、図３において、理解の容易の観点から、部材の一部のハッチングを省略している。また、この実施形態においては、図３における紙面上下方向を、ドーピング装置における上下方向としている。
【００３２】
図３を参照して、ドーピング装置３１は、その内部で被処理基板Ｗにドーピングを行う処理容器３２と、処理容器３２内にプラズマ励起用のガスや、ドーピングガスを供給するガス供給部３３と、その上で被処理基板Ｗを保持する円板状の保持台３４と、マイクロ波を用いて処理容器３２内にプラズマを発生させるプラズマ発生機構３９と、処理容器３２内の圧力を調整する圧力調整機構と、保持台３４に交流のバイアス電力を供給するバイアス電力供給機構と、ドーピング装置３１全体の動作を制御する制御部２８とを備える。制御部２８は、ガス供給部３３におけるガス流量、処理容器３２内の圧力、保持台３４に供給されるバイアス電力等、ドーピング装置３１全体の制御を行う。
【００３３】
処理容器３２は、保持台３４の下方側に位置する底部４１と、底部４１の外周から上方向に延びる側壁４２とを含む。側壁４２は、略円筒状である。処理容器３２の底部４１には、その一部を貫通するように排気用の排気孔４３が設けられている。処理容器３２の上部側は開口しており、処理容器３２の上部側に配置される蓋部４４、後述する誘電体窓３６、及び誘電体窓３６と蓋部４４との間に介在するシール部材としてのＯリング４５によって、処理容器３２は密封可能に構成されている。
【００３４】
ガス供給部３３は、被処理基板Ｗの中央に向かってガスを吹付ける第１のガス供給部４６と、被処理基板Ｗの外側からガスを吹付ける第２のガス供給部４７とを含む。第１のガス供給部４６においてガスを供給するガス供給孔３０は、誘電体窓３６の径方向中央であって、保持台３４と対向する対向面となる誘電体窓３６の下面４８よりも誘電体窓３６の内方側に後退した位置に設けられている。第１のガス供給部４６は、第１のガス供給部４６に接続されたガス供給系４９により流量等を調整しながらプラズマ励起用の不活性ガスやドーピングガスを供給する。第２のガス供給部４７は、側壁４２の上部側の一部において、処理容器３２内にプラズマ励起用の不活性ガスやドーピングガスを供給する複数のガス供給孔５０を設けることにより形成されている。複数のガス供給孔５０は、周方向に等しい間隔を開けて設けられている。第１のガス供給部４６及び第２のガス供給部４７には、同じガス供給源から同じ種類のプラズマ励起用の不活性ガスやドーピングガスが供給される。なお、要求や制御内容等に応じて、第１のガス供給部４６及び第２のガス供給部４７から別のガスを供給することもでき、それらの流量比等を調整することもできる。
【００３５】
保持台３４には、ＲＦ（ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ）バイアス用の高周波電源５８がマッチングユニット５９を介して保持台３４内の電極に電気的に接続されている。この高周波電源５８は、例えば、１３．５６ＭＨｚの高周波を所定の電力（バイアスパワー）で出力可能である。マッチングユニット５９は、高周波電源５８側のインピーダンスと、主に電極、プラズマ、処理容器３２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容しており、この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。なお、ドーピング時において、この保持台３４へのバイアス電圧の供給は、必要に応じて適宜変更される。制御部２８は、バイアス電力供給機構として、保持台３４に供給される交流のバイアス電力を制御する。
【００３６】
保持台３４は、静電チャック（図示せず）によりその上に被処理基板Ｗを保持可能である。保持台３４は、底部４１の下方側から垂直上方に延びる絶縁性の筒状支持部５１に支持されている。上記した排気孔４３は、筒状支持部５１の外周に沿って処理容器３２の底部４１の一部を貫通するように設けられている。環状の排気孔４３の下方側には排気管（図示せず）を介して排気装置（図示せず）が接続されている。排気装置は、ターボ分子ポンプなどの真空ポンプを有している。排気装置により、処理容器３２内を所定の圧力まで減圧することができる。制御部２８は、圧力調整機構として、排気装置による排気の制御等により、処理容器３２内の圧力を調整する。
【００３７】
プラズマ発生機構３９は処理容器３２外に設けられており、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器３５を含む。また、プラズマ発生機構３９は、保持台３４と対向する位置に配置され、マイクロ波発生器３５により発生させたマイクロ波を処理容器３２内に導入する誘電体窓３６を含む。また、プラズマ発生機構３９は、複数のスロット孔４０が設けられており、誘電体窓３６の上方側に配置され、マイクロ波を誘電体窓３６に放射するスロットアンテナ板３７を含む。また、プラズマ発生機構３９は、スロットアンテナ板３７の上方側に配置され、後述する同軸導波管５６から導入されたマイクロ波を径方向に伝播する誘電体部材３８を含む。
【００３８】
マッチング５３を有するマイクロ波発生器３５は、モード変換器５４及び導波管５５を介して、マイクロ波を導入する同軸導波管５６の上部に接続されている。例えば、マイクロ波発生器３５で発生させたＴＥモードのマイクロ波は、導波管５５を通り、モード変換器５４によりＴＥＭモードへ変換され、同軸導波管５６を伝播する。マイクロ波発生器３５において発生させるマイクロ波の周波数としては、例えば、２．４５ＧＨｚが選択される。
【００３９】
誘電体窓３６は、略円板状であって、誘電体で構成されている。誘電体窓３６の具体的な材質としては、石英やアルミナ等があげられる。
【００４０】
スロットアンテナ板３７は、薄板状であって、円板状である。ここで、スロットアンテナ板３７は、好ましくは、ラジアルラインスロットアンテナである。
【００４１】
マイクロ波発生器３５により発生させたマイクロ波は、同軸導波管５６を通って伝播される。マイクロ波は、内部に冷媒を循環させる循環路６０を有し誘電体部材３８等の温度調整を行う冷却ジャケット５２とスロットアンテナ板３７との間に挟まれた領域を径方向外側に向かって放射状に広がり、スロットアンテナ板３７に設けられた複数のスロット孔４０から誘電体窓３６に放射される。誘電体窓３６を透過したマイクロ波は、誘電体窓３６の直下に電界を生じさせ、処理容器３２内にプラズマを生成させる。
【００４２】
このように、プラズマ発生機構は、処理容器３２内に露出していて保持台３４と対向する位置に設けられる誘電体窓３６を有する。ここで、誘電体窓３６と保持台３４に保持される被処理基板Ｗとの間の最短距離は、５．５ｃｍ以上１５ｃｍ以下とする。
【００４３】
ドーピング装置３１においてマイクロ波プラズマを発生させた場合、誘電体窓３６の下面４８の直下、具体的には、誘電体窓３６の下面４８の数ｃｍ程度下に位置する領域においては、プラズマの電子温度が比較的高いいわゆるプラズマ生成領域が形成される。そして、その鉛直方向下側に位置する領域には、プラズマ生成領域で生成されたプラズマが拡散するいわゆるプラズマ拡散領域が形成される。このプラズマ拡散領域は、プラズマの電子温度が比較的低い領域であり、この領域でプラズマドーピング処理、すなわち、ドーピングを行う。なお、ドーピング装置３１においてマイクロ波プラズマを発生させた場合、相対的にプラズマの電子密度が高くなる。そうすると、ドーピング時における被処理基板Ｗに対するいわゆるプラズマダメージを与えず、かつ、プラズマの電子密度が高いので、効率的なドーピング、具体的には例えば、ドーピング時間の短縮を図ることができる。
【００４４】
ここで、一般的なプラズマ源の誘導結合プラズマ（ＩＣＰ等）では、プラズマ中のラジカルおよび低エネルギーイオン成分に比べて、高エネルギーイオンの生成量が非常に多くなる為、被処理基板へのプラズマ照射ダメージも同時に増えてしまう。これに対して、マイクロ波プラズマを用いることで、コンフォーマルドーピング形成に有利な圧力が１００ｍＴｏｒｒ以上の高圧帯において、効率よくラジカルおよび低エネルギーイオン成分を生成可能となる。また、マイクロ波プラズマを用いることで、ラジカル（活性種）はプラズマ電界に影響されない。つまり電気的に中性であるために、イオンに比べて、被処理基板へのプラズマ照射ダメージを圧倒的に軽減可能となる。
【００４５】
（３次元デバイスの頂部および側部におけるドーパント濃度の分布）
次に、一例として、図２に示すようなＦｉｎＦＥＴ型半導体素子をプラズマドーピング処理を用いて製造する場合のフィンの頂部および側部におけるドーパント濃度について説明する。図４は、プラズマドーピング処理を用いてドーピングを行う場合におけるＦｉｎＦＥＴ型半導体素子に対するドーピング量について示す図である。図４に示す例では、被処理基板Ｗは、ＦｉｎＦＥＴ型半導体素子である。ここで、反射などを考慮しない場合、図４に示すように、被処理基板Ｗにフィンが設けられる結果、立体形状によって、各部に到達するラジカルおよび低エネルギーイオン成分の量が異なる。例えば、ラジアルスロットアンテナによって生成されたラジカルおよび低エネルギーイオン成分は、被処理基板Ｗのうち、ＦｉｎＦＥＴの頂部Ｗａと接触すると頂部Ｗａにドーパントを注入し、ＦｉｎＦＥＴの頂部Ｗａに接触しなかったラジカルおよび低エネルギーイオン成分のうち側部Ｗｂと接触したラジカルおよび低エネルギーイオン成分が側部Ｗｂにドーパントを注入し、ＦｉｎＦＥＴの頂部Ｗａにも側部Ｗｂにも接触しなかったラジカルおよび低エネルギーイオン成分のうち底部Ｗｃと接触したラジカルおよび低エネルギーイオン成分が底部Ｗｃにドーパントを注入することになる。言い換えると、ＦｉｎＦＥＴによる立体障壁が発生する分、被処理基板Ｗのうち、頂部Ｗａ、側部Ｗｂ、底部Ｗｃの順に、ラジカルおよび低エネルギーイオン成分と接触する確率は低くなり、その分、注入されるドーパントの濃度も低くなる。
【００４６】
図５は、ＦｉｎＦＥＴ型半導体素子におけるＦｉｎＦＥＴのアスペクト比と、注入されるドーパントの濃度の相対的な比を示す図である。図５に示す例では、反射などを考慮しない場合を示す。図５に示すドーパントの濃度については、Ａｓ（ヒ素）をシリコン基板に注入した場合を示している。図５に示すように、アスペクト比が「１」、すなわち、頂部の長さと側面の長さとの比率が「１：１」とすると、頂部に注入されるドーパントの濃度を「１」とした場合における底部に注入されるドーパントの濃度は、約「０．３５」となる。また、アスペクト比が「５」、すなわち、頂部の長さと側面の長さとの比率が「１：５」とすると、頂部に注入されるドーパントの濃度を「１」とした場合における底部に注入されるドーパントの濃度は、約「０．１」となる。このように、ＦｉｎＦＥＴ型半導体素子に対してプラズマドーピング処理を用いてドーピングをする場合、プラズマドーピング処理のみを実行した場合には、コンフォーマルなドーピングを行うことは困難なことがわかる。
【００４７】
（第２の実施形態におけるドーパント濃度の制御）
ところで、プラズマドーピング処理を実施する前に、被処理基板上に予めプラズマ酸化膜を形成した上で、プラズマドーピング処理を実施した場合、プラズマ酸化膜がドーパントの透過を制御する役割を果たし、被処理基板の形状と関係なく、頂部および側部においてより均一なドーパント濃度を達成できることが分かった。次に、図６および図７を用いてシリコンの被処理基板上に２ナノメートルから３ナノメートル程度のプラズマ酸化膜を形成した後に、ヒ素をドーパントとするプラズマドーピング処理を実施した場合の頂部および側部の状態を説明する。
【００４８】
図６は、ラジカル酸化膜上からプラズマドーピング処理を施した場合の半導体素子のフィン頂部におけるドーパントの透過状態を説明するための図である。図７は、ラジカル酸化膜上からプラズマドーピング処理を施した場合の半導体素子のフィン側部におけるドーパントの透過状態を説明するための図である。
【００４９】
図６および図７に示す例では、半導体素子のフィンをシリコンで形成し、その上にラジカル酸化処理により約３ナノメートルの膜厚の二酸化シリコン膜（以下酸化膜、ラジカル酸化膜とも呼ぶ。）を形成した。そして酸化膜の上からラジアルラインスロットを用いたプラズマドーピング処理を実施した。フィンの幅は約５０ナノメートルである。図６および図７に示すヒ素濃度の測定値は、ＴＥＭ  ＥＤＸ（Transmission  Electron  Microscope/  Energy  Dispersive  X-ray  Spectroscopy）を用いてヒ素マッピングを行い、フィンの幅５０ナノメートルをラインスキャンして得た。
【００５０】
なお、図６および図７の例では、プラズマ酸化条件は、酸化膜厚が３ナノメートルになるように、プラズマＯＮ時間を調整した。また、処理ガスとしては、アラゴン（１００％）を１０００ｓｃｃｍ、Ｏ２を１００ｓｃｃｍ用い、処理容器内の圧力は１００ｍＴｏｒｒとした。また、プラズマドーピング条件は、マイクロ波パワーを５ｋＷとし、処理容器内の圧力を２３０ｍＴｏｒｒとした。また、ＡｓＨ３のガス流量は４４０ｓｃｃｍ、ＲＦバイアスパワーは１５０Ｗとした。また、プラズマドーピングの時間は１００秒とした。
【００５１】
上記のような条件で酸化膜を形成してドーピングを実施した場合に形成される半導体素子の頂部におけるドーパントの分布を図６に示す。図６中、（Ａ）および（Ｂ）はＴＥＭ  ＥＤＸにより得た画像である。また、（Ｃ）には、各層における各物質の濃度を棒グラフで示している。
【００５２】
まず、図６の（Ａ）中、白い四角で囲んだ部分についてＴＥＭ  ＥＤＸで分析を行った。このとき、白い四角で囲んだ部分に対応する箇所のドーパント（ヒ素）の分布は図６の（Ｃ）に示すようになる。すなわち、（Ｃ）に示すように、頂部の表面に形成されたラジカル酸化膜（ＳｉＯ２）の上に、ＡｓＯＳｉが７原子％含まれた層が形成されている。また、ラジカル酸化膜の下には、ラジカル酸化膜を透過して注入されたドーパントにより、Ａｓを３原子％含む層が形成されている。つまり、この部分のドーパント濃度は２．５×１０２１原子／立方センチメートルである。なお、図６（Ｃ）中、左側の折れ線はヒ素（Ａｓ）濃度を示し、中央太線の折れ線は酸素（Ｏ）濃度を示し、右側の折れ線はシリコン（Ｓｉ）濃度を示す。
【００５３】
次に、図７を参照してフィンの側部におけるドーパントの分布について説明する。図７の（Ａ）中、白い四角で示す部分についてのドーパントの透過状態を（Ｂ），（Ｃ）に示す。（Ｃ）に示すように、フィン側部の表面上に形成された二酸化シリコン膜（ＳｉＯ２）上にドーピングにより形成されたＡｓＯＳｉ膜が存在する。他方、二酸化シリコン膜の下には、二酸化シリコン膜を透過したドーパントが分布する層が存在し（図７（Ｃ）中「ＡｓＳｉ」）、約８原子％のドーパント濃度となっている。この部分（図７（Ｃ）中車線で示す部分）のドーパント（ヒ素）濃度は、４×１０２１原子／立方センチメートルである。図７の（Ｃ）中に示す折れ線グラフから分かるように、酸化膜の直下においてドーパント濃度が高くなっている。なお、図７（Ｃ）中、最も上部の折れ線はシリコン（Ｓｉ）濃度を示し、中央の折れ線は酸素（Ｏ）濃度を示し、最も下の折れ線はヒ素（Ａｓ）濃度を示す。
【００５４】
図６、７から分かるように、被処理基板上に酸化膜を形成した場合であってもその膜厚が約３ナノメートル程度であれば、ドーパントが酸化膜を透過することができる。
【００５５】
また、ヒ素をドーパントとして注入する場合、ヒ素がアモルファスＳｉ中に入り込める許容濃度は５Ｅ２０ｃｍ−３と一定である。したがって、ラジカル酸化膜の下に存在するアモルファスＳｉ中に許容できる限度でドーパントを注入することができる。したがって、酸化膜を形成しておくことで、マイクロ波の低ダメージプラズマドーピング特性を利用して自己制御的にコンフォーマルドーピングを達成することができる。図６、７に示す例においても、ＳｉＯとＳｉとの界面において、高濃度のヒ素が検出されている。具体的には、１Ｅ２１ｃｍ−３以上の濃度のヒ素が検出されている。
【００５６】
第２の実施形態では、以上の知見を踏まえて、プラズマドーピング処理を実施する前に被処理基板上に酸化膜を形成する。図８は、第２の実施形態に係るドーピング方法の概略的な工程を示すフローチャートである。
【００５７】
図８に示すように、まず、被処理基板Ｗを準備する（ステップＳ８１）。そして、ラジカル酸化処理等を用いて被処理基板Ｗ上にラジカル酸化膜を形成する（ステップＳ８２）。さらに、形成したラジカル酸化膜の上からヒ素をドーパントとしてプラズマドーピング処理を実施する（ステップＳ８３）。これによって、被処理基板Ｗの形状や、イオンの入射角度に関係なく、被処理基板Ｗの各部において均一なドーパント濃度を実現でき、コンフォーマルドーピングを達成できる。
【００５８】
なお、第２の実施形態では、酸化膜の膜厚は約１ナノメートルから３ナノメートル程度とする。酸化膜の膜厚が３ナノメートルより大きくなった場合、マイクロ波プラズマにより活性化したヒ素原子がフィン側部において酸化膜を透過するだけの十分な振動エネルギーを有しないことが計算上明らかであるため、膜厚の上限を３ナノメートルとしている。
【００５９】
また、ＲＦバイアス電力を強く印加してプラズマ中の活性化されたヒ素イオンの照射強度を高めることも可能であるが、この場合は、ヒ素イオンの照射強度は、被処理基板に対して垂直に入射することになりコンフォーマルドーピングが達成できない。つまり、ＲＦバイアス電力を強くして１ｋｅＶの電界を印加したとすると、イオンの入射角度によってドーパントの打ち込み深さが大きく変化する。すなわち、側部に対するイオン入射エネルギーが、垂直方向である頂部に対するイオン入射エネルギーに比して非常に小さくなる。
【００６０】
図９は、ドーピング処理における、イオンの入射角度とドーパントの打ち込み深さとの関係を説明するための図である。図９中、（Ａ）は、イオンの入射角度とドーパントの打ち込み深さとの関係を示すグラフである。（Ａ）に示すように、１ｋｅＶのバイアス電力を印加しつつドーピングを実施した場合、イオン入射角度θが０度から９０度まで変化するに伴い、ドーパントの打ち込み深さは徐々に浅くなっていく。たとえば、フィン頂部に対してイオン入射角度θを０度として、すなわち頂部面に対して直角にドーパントを打ち込んだ場合、ドーパントの打ち込み深さは約３．５ナノメートルとなる。これに対し、フィン側部に対してイオン入射角度θを８０度として斜め方向からドーパントを打ち込んだ場合、ドーパントの打ち込み深さは約１．５ナノメートルとなる。このようなイオン入射角度の変化に伴うドーパントの打ち込み深さの変化を図９中の（Ｃ）にさらに具体的に示している。（Ｃ）に示すように、入射角度に応じて、ドーパントが打ちこまれる深さが異なり、バイアス電力を調整して照射強度を変えるだけではコンフォーマルドーピングは達成されていない。
【００６１】
このように、イオンの入射角度に応じてドーパントの打ち込み深さは大きく変化する。このため、ＲＦバイアス電力の調整のみで所望の深さにおける略均一なドーパント濃度を達成することは困難である。
【００６２】
これに対して、上記第２の実施形態では、酸化膜を形成しておくことで当該酸化膜とその下の被処理基板との間のドーパント濃度を調整することができ、被処理基板の形状等に関係なく、各部において均一なドーパント濃度を実現してコンフォーマルドーピングを達成できる。
【００６３】
（第２の実施形態の効果）
このように、第２の実施形態に係るドーピング方法および半導体素子の製造方法は、ドーピング処理を実施する前に、被処理基板上に酸化膜を形成する酸化膜形成工程と、酸化膜形成工程後に、酸化膜の上からプラズマドーピング処理を行うドーピング処理工程と、を含む。このように、被処理基板上に予め酸化膜を形成しておき、当該酸化膜を透過するドーパントの量を制御することができる。したがって、第２の実施形態に係るドーピング方法および半導体素子の製造方法によれば、酸化膜を利用したドーパント量の制御により、ドーピング処理後にアニーリング処理等を施すことができない場合であっても、コンフォーマルドーピングを達成することができる。たとえば、ドーピングした素子の上に耐熱性がないレジスト等のマスクが存在する場合であっても、所望のコンフォーマリティを達成することができる。また、ドーピング直後に熱処理を実施すると、ドーピングで生じた残留膜から汚染元素が拡散する恐れがある場合にも、かかる懸念なくコンフォーマルドーピングを実現することができる。
【００６４】
また、第２の実施形態に係るドーピング方法および半導体素子の製造方法によれば、被処理基板上の酸化膜によって、酸化膜下の基板に入り込むドーパントの量が制御されるため、基板の形状に関係なくコンフォーマルドーピングを達成することができる。とくに、ＦｉｎＦＥＴ型半導体素子等の場合でも、フィンの頂部だけでなく側部にも略均一にドーパントを分布させることができる。なお、第２の実施形態では例としてＦｉｎＦＥＴ型半導体素子を用いて説明したが、これに限定されず、他の３次元形状を有する半導体素子にも第２の実施形態を適用してコンフォーマルドーピングを実現することができる。
【００６５】
また、第２の実施形態に係るドーピング方法および半導体素子の製造方法によれば、イオン入射角度に依存することなく、被処理基板の各部において所望の深さでより均一なドーパント濃度を達成することができる。このため、半導体素子の形状等に関わらず、容易にコンフォーマルドーピングを達成することができる。
【００６６】
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
【符号の説明】
【００６７】
１１        ＦｉｎＦＥＴ型半導体素子
１２        シリコン基板
１３        主表面
１４        フィン
１５        ゲート
１６        ソース
１７        ドレイン
２８        制御部
２９        温度調整機構
３０        ガス供給孔
３１        ドーピング装置
３２        処理容器
３３        ガス供給部
３４        保持台
３５        マイクロ波発生器
３６        誘電体窓
３７        スロットアンテナ板
３８        誘電体部材
３９        プラズマ発生機構
４０        スロット孔
【図１】
2016122769.tif 000003
【図２】
2016122769.tif 000004
【図３】
2016122769.tif 000005
【図４】
2016122769.tif 000006
【図５】
2016122769.tif 000007
【図８】
2016122769.tif 000008
【図６】
2016122769.tif 000009
【図７】
2016122769.tif 000010
【図９】
2016122769.tif 000011