(57)【要約】【課題】情報の書込み不良により半導体装置が破棄されるおそれを低減させることが可能な半導体装置の製造方法及び書き込み制御装置を提供すること。【解決手段】書き込み制御装置１が、Ｎ個のシリアルフラッシュメモリーの各々に書き込み対象情報を記憶させる書き込み対象情報記憶工程（Ｓ４０）と、書き込み制御装置１が、Ｎ個の半導体装置の各々に書き込み指示情報を送信する書き込み指示情報送信工程（Ｓ６０）と、Ｎ個の半導体装置の各々が、書き込み指示情報を受信した後、書き込みプログラムを実行することにより、書き込み制御装置１のＮ個の通信インターフェース部のうち対応する通信インターフェース部を介して、Ｎ個のシリアルフラッシュメモリーのうち対応するシリアルフラッシュメモリーから書き込み対象情報を読み出し、読み出した書き込み対象情報をフラッシュメモリーに書き込む情報書き込み工程（Ｓ８０）と、を含む、半導体装置の製造方法。【選択図】図５
2016071905.tif 000002
【特許請求の範囲】
【請求項１】
複数の記憶部と、入力インターフェース部と、不揮発性記憶部を有する複数の半導体装置の各々との情報通信を行うための複数の通信インターフェース部と、を含む書き込み制御装置を用いて、前記複数の半導体装置の各々を製造する半導体装置の製造方法であって、
前記書き込み制御装置が、前記入力インターフェース部を介して入力された情報に基づき、前記複数の記憶部の各々に書き込み対象情報を記憶させる書き込み対象情報記憶工程と、
前記書き込み制御装置が、前記複数の半導体装置の各々に書き込み指示情報を送信する書き込み指示情報送信工程と、
前記複数の半導体装置の各々が、前記書き込み指示情報を受信した後、書き込みプログラムを実行することにより、前記書き込み制御装置の前記複数の通信インターフェース部のうち対応する通信インターフェース部を介して、前記複数の記憶部のうち対応する記憶部から前記の書き込み対象情報を読み出し、読み出した前記書き込み対象情報を前記不揮発性記憶部に書き込む情報書込み工程と、を含む、半導体装置の製造方法。
【請求項２】
前記書き込み指示情報送信工程の前に、前記書き込み制御装置が、前記複数の半導体装置の各々に前記書き込みプログラムを送信する書き込みプログラム送信工程を含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記書き込み指示情報送信工程の前に、前記書き込み制御装置が、前記複数の記憶部の各々に前記書き込みプログラムを記憶させる書き込みプログラム記憶工程と、
前記書き込み指示情報送信工程の前に、前記複数の半導体装置の各々が、前記書き込み制御装置の前記複数の通信インターフェース部のうち対応する通信インターフェース部を介して、前記複数の記憶部のうち対応する記憶部から前記書き込みプログラムを読み出す書き込みプログラム読み出し工程と、を含む、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記書き込みプログラムは、前記複数の半導体装置の各々が、前記情報書き込み工程において一度に読み出す前記書き込み対象情報のサイズを指定するための読み出しサイズ指定情報を含む、請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記複数の半導体装置の各々は揮発性記憶部をさらに有し、
前記情報書き込み工程は、
前記複数の半導体装置の各々が、読み出した前記書き込み対象情報を前記揮発性記憶部に記憶させる工程と、
前記複数の半導体装置の各々が、前記揮発性記憶部に記憶させた前記書き込み対象情報を前記不揮発性記憶部に書き込む工程と、を含み、
前記書き込みプログラムは、前記複数の半導体装置の各々の前記揮発性記憶部のサイズに応じた前記読み出しサイズ指定情報を含む、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記書き込み制御装置が有する前記複数の記憶部の各々の書き換え可能な回数は、前記複数の半導体装置の各々が有する前記不揮発性記憶部の書き換え可能な回数よりも多い、請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
不揮発性記憶部を有する複数の半導体装置の各々に対して書き込み対象情報の書き込みを制御する書き込み制御装置であって、
複数の記憶部と、
入力インターフェース部と、
前記入力インターフェース部を介して入力された情報に基づき、前記複数の記憶部の各
々に前記書き込み対象情報を記憶させ、前記複数の半導体装置の各々に書き込み指示情報を送信する処理部と、
前記複数の半導体装置の各々が、前記複数の記憶部のうち対応する記憶部から前記書き込み対象情報を読み出すための複数の通信インターフェース部と、を含む、書き込み制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び書き込み制御装置に関する。
【背景技術】
【０００２】
ＭＣＵ（Micro Controller Unit）等の不揮発性メモリーを備えた半導体装置（例えばＩＣ（Integrated Circuit））では、不揮発性メモリーに記憶されているプログラムやデータを書き換えることで、その機能を変更することができる。例えば、多品種の製品を比較的少量ずつ生産するような場合には、このような半導体装置のプログラムやデータを書き換えることで低コスト化を図ることができる。例えば、ユーザー（半導体装置の購入者）が半導体装置と書き換え用のプログラムやデータを半導体装置の製造者に送り、当該製造者が当該半導体装置の不揮発性メモリーに記憶されているプログラムやデータを書き換えてユーザーに返送する場合、ユーザーは書き込みシーケンスを知る必要がなく手間が少ないというメリットがある。しかしながら、この手法では、レスポンスが非常に遅くなりがちであり、必ずしも有効ではない場合もある。これに対して、特許文献１では、複数のＰＲＯＭ接続部にＰＲＯＭが実装されるごとに、ＰＲＯＭへのデータの書き込みを順次開始するＰＲＯＭライターが提案されている。特許文献１のＰＲＯＭライターによれば、複数のＰＲＯＭに対してタイミングをずらしながら順番にデータを書き込むため、ＰＲＯＭへの連続的な書き込み作業をすることができ、データの書き込みが終了したＥＰＲＯＭを順次交換・実装することにより、作業者は待たされることなく、作業時間を短縮することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−３０９８８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の手法を適用すれば、ユーザー自身が半導体装置のプログラムやデータの書き換えを行うことも可能かもしれない。しかしながら、各半導体装置は、書き込みを繰り返すことにより半導体装置の特性が変化し、また、半導体装置の製造条件により個体差が発生する。特許文献１の手法を適用し全半導体装置とも同じ制御で書き込みを実施した場合、書き込み速度を速くすれば書き込み不良により破棄しなければならない半導体装置の数が増え、逆に、書き込み速度を遅くすると書き込み時間が長くなるため、いずれの場合もコストアップをもたらしてしまうという問題がある。また、特許文献１の手法を適用しても、複数の半導体装置に対してタイミングをずらしながら順番にデータが書き込まれるため、作業者の作業時間は短縮されるものの、複数の半導体装置に対するトータルの書き込み時間は短縮されない。
【０００５】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、情報の書込み不良により半導体装置が破棄されるおそれを低減させることが可能な半導体装置の製造方法及び書き込み制御装置を提供することができる。また、本発明のいくつかの態様によれば、複数の半導体装置に対する書き込み時間を全体として短縮することが可能な半導体装置の製造方法及び書き込み制御装置を提供することができる。
【課題を解決するための手段】
【０００６】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。
【０００７】
［適用例１］
本適用例に係る半導体装置の製造方法は、複数の記憶部と、入力インターフェース部と、不揮発性記憶部を有する複数の半導体装置の各々との情報通信を行うための複数の通信インターフェース部と、を含む書き込み制御装置を用いて、前記複数の半導体装置の各々を製造する半導体装置の製造方法であって、前記書き込み制御装置が、前記入力インターフェース部を介して入力された情報に基づき、前記複数の記憶部の各々に書き込み対象情報を記憶させる書き込み対象情報記憶工程と、前記書き込み制御装置が、前記複数の半導体装置の各々に書き込み指示情報を送信する書き込み指示情報送信工程と、前記複数の半導体装置の各々が、前記書き込み指示情報を受信した後、書き込みプログラムを実行することにより、前記書き込み制御装置の前記複数の通信インターフェース部のうち対応する通信インターフェース部を介して、前記複数の記憶部のうち対応する記憶部から前記書き込み対象情報を読み出し、読み出した前記書き込み対象情報を前記不揮発性記憶部に書き込む情報書き込み工程と、を含む。
【０００８】
本適用例に係る半導体装置の製造方法において、前記書き込み制御装置は、前記複数の通信インターフェース部の各々を介して前記複数の半導体装置の各々に前記書き込み指示情報を送信してもよいし、共通の通信インターフェースを介して前記複数の半導体装置の各々に共通の前記書き込み指示情報を送信してもよい。
【０００９】
また、本適用例に係る半導体装置の製造方法において、前記複数の半導体装置の各々は揮発性記憶部をさらに有し、前記情報書き込み工程は、前記複数の半導体装置の各々が、読み出した前記書き込み対象情報を前記揮発性記憶部に記憶させる工程と、前記複数の半導体装置の各々が、前記揮発性記憶部に記憶させた前記書き込み対象情報を前記不揮発性記憶部に書き込む工程と、を含んでもよい。
【００１０】
本適用例に係る半導体装置の製造方法によれば、複数の半導体装置の各々が、書き込みプログラムを実行することにより、自律的に、適切な書き込み条件（書き込み速度や書き込みタイミング）で書き込み対象情報を不揮発性記憶部に書き込むことができるので、書き込み不良の確率を低下させることができる。また、ある半導体装置が書き込みに失敗したとしても、当該半導体装置が、自律的に再度書き込みを行うことも可能である。従って、本適用例に係る半導体装置の製造方法によれば、情報の書込み不良により半導体装置が破棄されるおそれを低減させることができる。
【００１１】
また、本適用例に係る半導体装置の製造方法によれば、複数の半導体装置が自律的に並行して書き込み対象情報を書き込むことができるので、複数の半導体装置に対する書き込み時間を全体として短縮することができる。
【００１２】
［適用例２］
上記適用例に係る半導体装置の製造方法は、前記書き込み指示情報送信工程の前に、前記書き込み制御装置が、前記複数の半導体装置の各々に前記書き込みプログラムを送信する書き込みプログラム送信工程を含んでもよい。
【００１３】
本適用例に係る半導体装置の製造方法は、前記書き込みプログラム送信工程において、前記書き込み制御装置が、前記入力インターフェース部を介して入力された情報に基づき、前記複数の記憶部の各々に前記書き込みプログラムを送信してもよい。
【００１４】
また、本適用例に係る半導体装置の製造方法において、前記書き込み制御装置は、前記複数の通信インターフェース部の各々を介して前記複数の半導体装置の各々に前記書き込みプログラムを送信してもよいし、共通の通信インターフェースを介して前記複数の半導
体装置の各々に共通の書き込みプログラムを送信してもよい。
【００１５】
本適用例に係る半導体装置の製造方法によれば、複数の半導体装置の各々は、書き込みプログラムをあらかじめ記憶しておくための不揮発性のメモリー（マスクＲＯＭ等）が不要であるため、半導体装置のコストを低減させることができる。また、本適用例に係る半導体装置の製造方法によれば、半導体装置の仕様変更等により、書き込みプログラムを変更したい場合にも柔軟に対応することができる。
【００１６】
［適用例３］
上記適用例に係る半導体装置の製造方法は、前記書き込み指示情報送信工程の前に、前記書き込み制御装置が、前記複数の記憶部の各々に前記書き込みプログラムを記憶させる書き込みプログラム記憶工程と、前記書き込み指示情報送信工程の前に、前記複数の半導体装置の各々が、前記書き込み制御装置の前記複数の通信インターフェース部のうち対応する通信インターフェース部を介して、前記複数の記憶部のうち対応する記憶部から前記書き込みプログラムを読み出す書き込みプログラム読み出し工程と、を含んでもよい。
【００１７】
本適用例に係る半導体装置の製造方法によれば、半導体装置は、書き込みプログラムをあらかじめ記憶しておくための不揮発性のメモリー（マスクＲＯＭ等）が不要であるため、半導体装置のコストを低減させることができる。また、本適用例に係る半導体装置の製造方法によれば、半導体装置の仕様変更等により、書き込みプログラムを変更したい場合にも柔軟に対応することができる。
【００１８】
また、本適用例に係る半導体装置の製造方法によれば、複数の半導体装置の各々は、書き込み制御装置の複数の記憶部の各々から、書き込み対象情報の読み出し速度と同等の比較的高速な書き込みプログラムの読み出しを実現することができるので、書き込み制御装置が、調歩同期方式などで複数の半導体装置の各々に書き込みプログラムを送信する場合と比較して、全体の書き込み時間を短縮することができる。
【００１９】
［適用例４］
上記適用例に係る半導体装置の製造方法において、前記書き込みプログラムは、前記複数の半導体装置の各々が、前記情報書き込み工程において一度に読み出す前記書き込み対象情報のサイズを指定するための読み出しサイズ指定情報を含んでもよい。
【００２０】
本適用例に係る半導体装置の製造方法によれば、複数の半導体装置の各々は、書き込み対象情報を個々に適切なサイズに分割しながら読み出すことができる。従って、一度に読み出し可能なデータサイズが異なる複数の半導体装置に対しても、本適用例に係る半導体装置の製造方法を適用することができる。
【００２１】
［適用例５］
上記適用例に係る半導体装置の製造方法において、前記複数の半導体装置の各々は揮発性記憶部をさらに有し、前記情報書き込み工程は、前記複数の半導体装置の各々が、読み出した前記書き込み対象情報を前記揮発性記憶部に記憶させる工程と、前記複数の半導体装置の各々が、前記揮発性記憶部に記憶させた前記書き込み対象情報を前記不揮発性記憶部に書き込む工程と、を含み、前記書き込みプログラムは、前記複数の半導体装置の各々の前記揮発性記憶部のサイズに応じた前記読み出しサイズ指定情報を含んでもよい。
【００２２】
本適用例に係る半導体装置の製造方法によれば、複数の半導体装置の各々は、書き込み対象情報を一時的に記憶させる揮発性記憶部のサイズに応じて、書き込み対象情報を適切なサイズに分割しながら読み出すことができる。
【００２３】
［適用例６］
上記適用例に係る半導体装置の製造方法において、前記書き込み制御装置が有する前記複数の記憶部の各々の書き換え可能な回数は、前記複数の半導体装置の各々が有する前記不揮発性記憶部の書き換え可能な回数よりも多くてもよい。
【００２４】
［適用例７］
本適用例に係る書き込み制御装置は、不揮発性記憶部を有する複数の半導体装置の各々に対して書き込み対象情報の書き込みを制御する書き込み制御装置であって、複数の記憶部と、入力インターフェース部と、前記入力インターフェース部を介して入力された情報に基づき、前記複数の記憶部の各々に前記書き込み対象情報を記憶させ、前記複数の半導体装置の各々に書き込み指示情報を送信する処理部と、前記複数の半導体装置の各々が、前記複数の記憶部のうち対応する記憶部から前記書き込み対象情報を読み出すための複数の通信インターフェース部と、を含む。
【００２５】
本適用例に係る書き込み制御装置によれば、複数の半導体装置の各々が、自律的に、適切な書き込み条件（書き込み速度や書き込みタイミング）で書き込み対象情報を不揮発性記憶部に書き込むことができるので、書き込み不良の確率を低下させることができる。また、ある半導体装置が書き込みに失敗したとしても、当該半導体装置が、自律的に再度書き込みを行うことも可能である。従って、本適用例に係る書き込み制御装置によれば、情報の書込み不良により半導体装置が破棄されるおそれを低減させることができる。
【００２６】
また、本適用例に係る書き込み制御装置によれば、複数の半導体装置が自律的に並行して書き込み対象情報を書き込むことができるので、複数の半導体装置に対する書き込み時間を全体として短縮することができる。
【図面の簡単な説明】
【００２７】
【図１】本実施形態の書き込み制御装置の外観を示す図。
【図２】書き込み制御装置の機能構成及び半導体装置の機能構成の一例を示す図。
【図３】ＳＤカードに記憶されている情報の一例を示す図。
【図４】ユーサーが行う操作手順の一例を示すフローチャート図。
【図５】第１実施形態における書き込み処理の手順の一例を示すフローチャート図。
【図６】図５の工程Ｓ８０の手順の一例を示すフローチャート図。
【図７】第２実施形態における書き込み処理の手順の一例を示すフローチャート図。
【発明を実施するための形態】
【００２８】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２９】
１．第１実施形態
図１は、本実施形態の書き込み制御装置の外観を示す図である。本実施形態の書き込み制御装置１は、直方体状の筐体の内部に、Ｎ個（Ｎ≧２）（複数）のターゲットシステム３−１〜３−Ｎに対する情報の書き込みを制御するための各種回路（図２参照）が内蔵されている。Ｎ個のターゲットシステム３−１〜３−Ｎは、同種類の機器でもよいし、異なる種類の機器でもよい。Ｎ個のターゲットシステム３−１〜３−Ｎの各々は、例えば、スマートフォン等の携帯機器であってもよい。各ターゲットシステム３−ｋ（ｋは１〜Ｎのいずれか）は、半導体装置（例えば、ＩＣ）２−ｋが搭載され、コネクター５−ｋを備えた基板４−ｋを有する。Ｎ個のコネクター５−１〜５−Ｎは、書き込み制御装置１の後面に設けられたＮ個のコネクター（不図示）とそれぞれケーブル６−１〜６−Ｎによって接続される。書き込み制御装置１のＮ個のコネクターの各々は、例えば、通信データの入出
力端子、クロック信号の出力端子、半導体装置２−１〜２−Ｎの各々のステータス情報の入力端子、半導体装置２−１〜２−Ｎへの書き込み電圧の出力端子、半導体装置２−１〜２−Ｎへの動作電圧の出力端子、半導体装置２−１〜２−Ｎへのリセット信号の出力端子等を備えていてもよい。
【００３０】
書き込み制御装置１の前面には、電源入力端子７、電源スイッチ８、ＳＤカードスロット３２及びセットアップボタン５０が設けられている。また、書き込み制御装置１の上面には、ＬＣＤ（Liquid Crystal Display）パネル２２、Ｎ×２個のＬＥＤ（Light Emitting Diode）４２及びスタートボタン６０が設けられている。
【００３１】
図２は、書き込み制御装置１の機能構成及び半導体装置２−１〜２−Ｎの機能構成の一例を示す図である。
【００３２】
図２に示すように、本実施形態では、半導体装置２−ｋ（ｋ＝１〜Ｎのいずれか）は、通信インターフェース部１００−ｋ、ＣＰＵ（Central Processing Unit）１１０−ｋ、ＲＡＭ（Random Access Memory）１２０−ｋ及びフラッシュメモリー１３０−ｋを含んで構成されている。半導体装置２−ｋは、この他、各種の周辺回路（Ａ／Ｄ変換回路等）を含んでいてもよい。
【００３３】
通信インターフェース部１００−ｋは、ＣＰＵ１１０−ｋと書き込み制御装置１のメインＣＰＵ１０やシリアルフラッシュメモリー７０−ｋとの間の情報通信を確立させるためのインターフェース回路である。通信インターフェース部１００−ｋは、ケーブル６−ｋ（図１参照）によって、書き込み制御装置１の通信インターフェース部８０−ｋと電気的に接続される。
【００３４】
ＲＡＭ１２０−ｋは、一時的に必要な情報を記憶するための揮発性記憶部であり、ＣＰＵ１１０−ｋの作業領域等として使用される。
【００３５】
フラッシュメモリー１３０−ｋは、長期的に必要な情報を記憶するための不揮発性記憶部であり、ＣＰＵ１１０−ｋが実行するプログラムや各種のデータ等が記憶される。フラッシュメモリー１３０−ｋは、書き換え可能である。
【００３６】
ＣＰＵ１１０−ｋは、ターゲットシステム３−ｋにおいて半導体装置２−ｋが果たすべき機能を実現するための各種の処理を行う。また、本実施形態では、ＣＰＵ１１０−ｋは、書き込み制御装置１のメインＣＰＵ１０やシリアルフラッシュメモリー７０−ｋと情報通信を行い、フラッシュメモリー１３０−ｋに必要な情報を書き込む処理を行う。
【００３７】
Ｎ個の半導体装置２−１〜２−Ｎは、同種類のものでもよいし、異なる種類のものでもよい。Ｎ個の半導体装置２−１〜２−Ｎは、例えば、ＭＣＵ等のＩＣであってもよい。
【００３８】
図２に示すように、本実施形態の書き込み制御装置１は、メインＣＰＵ１０、ＬＣＤモジュール２０、ＳＤカードモジュール３０、ＬＥＤモジュール４０、セットアップボタン５０（図１参照）、スタートボタン６０（図１参照）、Ｎ個のシリアルフラッシュメモリー７０−１〜７０−Ｎ、Ｎ個の通信インターフェース（Ｉ／Ｆ）部８０−１〜８０−Ｎ及び書き込み電圧生成部９０を含んで構成されている。
【００３９】
ＬＣＤモジュール２０は、ＬＣＤパネル２２（図１参照）やその駆動回路（不図示）等を含むモジュールであり、ＬＣＤパネル２２には、ターゲットシステム３−１〜３−Ｎの各々との接続状態、半導体装置２−１〜２−Ｎのフラッシュメモリー１３０−１〜１３０−Ｎへの書き込み中や書き込み完了等を示す各種のステータス情報が表示される。
【００４０】
ＳＤカードモジュール３０は、ＳＤカードスロット３２（図１参照）やＳＤカードから情報を読み取るための回路（不図示）等を含むモジュールであり、ＳＤカードからの情報が入力される入力インターフェース部として機能する。図３は、ＳＤカードに記憶されている情報の一例を示す図であり、ＳＤカードには、例えば、書き込みプログラム１、書き込み対象情報１、書き込みプログラム２、書き込み対象情報２、・・・、書き込みプログラムＮ、書き込み対象情報Ｎが順番に記憶されている。書き込み対象情報ｋ（ｋ＝１〜Ｎのいずれか）は、半導体装置２−ｋのフラッシュメモリー１３０−ｋに書き込まれる情報（プログラムやデータ）であり、書き込みプログラムｋは、半導体装置２−ｋのＣＰＵ１１０−ｋが書き込み対象情報ｋをフラッシュメモリー１３０−ｋに書き込むためのプログラムである。なお、半導体装置２−１〜２−Ｎの一部又は全部が同じ品種の場合等、書き込みプログラム及び書き込み対象情報の一部又は全部が共通の場合には、ＳＤカードには、共通する書き込みプログラム及び書き込み対象情報については重複して記憶させなくてもよい。
【００４１】
ＬＥＤモジュール４０は、Ｎ×２個のＬＥＤ４２（図１参照）やその駆動回路（不図示）等を含むモジュールであり、上段のＮ個のＬＥＤ４２は、ターゲットシステム３−１〜３−Ｎの各々への書き込みが成功（ＰＡＳＳ）した場合に点灯し、下段のＮ個のＬＥＤ４２は、ターゲットシステム３−１〜３−Ｎの各々への書き込みが失敗（ＦＡＩＬ）した場合に点灯する。
【００４２】
Ｎ個のシリアルフラッシュメモリー７０−１〜７０−Ｎの各々は、シリアルインターフェース（例えば、ＳＰＩ（Serial Peripheral Interface））を備えた、書き換え可能な不揮発性の記憶部であり、Ｎ個の半導体装置２−１〜２−Ｎの各々と対応している。Ｎ個のシリアルフラッシュメモリー７０−１〜７０−Ｎの各々の書き換え可能な回数は、Ｎ個の半導体装置２−１〜２−Ｎの各々が有するフラッシュメモリー１３０−１〜１３０−Ｎの書き換え可能な回数よりも多いことが好ましい。
【００４３】
Ｎ個の通信インターフェース部８０−１〜８０−Ｎの各々は、メインＣＰＵ１０やＮ個のシリアルフラッシュメモリー７０−１〜７０−Ｎの各々とＮ個の半導体装置２−１〜２−Ｎの通信インターフェース部１００−１〜１００−Ｎの各々との間の情報通信を確立させるための回路であり、Ｎ個の半導体装置２−１〜２−Ｎの各々と対応している。Ｎ個の通信インターフェース部８０−１〜８０−Ｎの各々は、例えば、ＦＰＧＡ（Field Programmable Gate Array）で実現してもよいし、ＩＣで実現してもよい。Ｎ個の通信インターフェース部８０−１〜８０−Ｎの各々は、Ｎ本のケーブル６−１〜６−Ｎ（図１参照）の各々によって、Ｎ個の半導体装置２−１〜２−Ｎの通信インターフェース部１００−１〜１００−Ｎの各々と電気的に接続される。
【００４４】
本実施形態では、通信インターフェース部８０−ｋ（ｋ＝１〜Ｎのいずれか）は、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）８１−ｋ、セレクター８２−ｋ及びセレクター８３−ｋを含んで構成されている。ＵＡＲＴ８１−ｋは、調歩同期方式による通信を行うための回路である。セレクター８２−ｋは、シリアルフラッシュメモリー７０−ｋをメインＣＰＵ１０からアクセス可能とするか、半導体装置２−ｋからアクセス可能とするかを選択する回路である。セレクター８３−ｋは、メインＣＰＵ１０がＵＡＲＴ８１−ｋを経由して半導体装置２−ｋと通信可能とするか、半導体装置２−ｋがシリアルフラッシュメモリー７０−ｋへのアクセスを可能とするかを選択する回路である。セレクター８２−ｋ及びセレクター８３−ｋの制御は、メインＣＰＵ１０によって行われる。
【００４５】
書き込み電圧生成部９０は、Ｎ個の半導体装置２−１〜２−Ｎへの書き込み用の高電圧を生成する回路であり、書き込み電圧生成部９０が生成した書き込み用の電圧は、Ｎ個の
８０−１〜８０−Ｎ及びＮ本のケーブル６−１〜６−Ｎを介してＮ個の半導体装置２−１〜２−Ｎに供給される。なお、Ｎ個の半導体装置２−１〜２−Ｎの各々が書き込み用の高電圧を発生させる回路を内蔵している場合や基板４−１〜４−Ｎに書き込み用の高電圧を発生させる回路が実装されている場合等においては、書き込み制御装置１は書き込み電圧生成部９０を備えていなくてもよい。
【００４６】
メインＣＰＵ１０は、ＬＣＤモジュール２０、ＳＤカードモジュール３０及びＬＥＤモジュール４０の制御を行うとともに、ＳＤカードに記憶されている書き込み対象情報１〜Ｎの各々をフラッシュメモリー１３０−１〜１３０−Ｎの各々に書き込むための各種の処理を行う。本実施形態では、書き込み制御装置１がＮ個の半導体装置２−１〜２−Ｎを制御し、Ｎ個の半導体装置２−１〜２−Ｎの各々が自律的に書き込み対象情報１〜Ｎの各々をフラッシュメモリー１３０−１〜１３０−Ｎの各々に書き込む。以下では、この書き込み制御装置１及びＮ個の半導体装置２−１〜２−Ｎによる一連の処理を「書き込み処理」という。
【００４７】
図４は、書き込み制御装置１及びＮ個の半導体装置２−１〜２−Ｎによる書き込み処理を行うために、ユーサーが行う操作手順の一例を示すフローチャート図である。また、図５は、書き込み制御装置１及びＮ個の半導体装置２−１〜２−Ｎによる書き込み処理の手順の一例を示すフローチャート図である。図４及び図５は、半導体装置２−１〜２−Ｎの製造方法の一例を示すフローチャート図でもある。以下、図４及び図５を用いて、本実施形態における書き込み処理（半導体装置２−１〜２−Ｎの製造方法）について説明する。
【００４８】
まず、ユーザーは、書き込み制御装置１の電源入力端子７に電源を接続し、電源スイッチ８をＯＮにする（図４のＳ１）。
【００４９】
書き込み制御装置１は、電源スイッチ８がＯＮになると（図５のＳ１０）、起動し、セットアップボタン５０が押されるまで待機する（図５のＳ２０のＮ）。
【００５０】
次に、ユーザーは、書き込み制御装置１のＳＤカードスロット３２に、書き込みプログラムや書き込み対象情報が記憶されたＳＤカードを挿入する（図４のＳ２）。
【００５１】
次に、ユーザーは、書き込み制御装置１にＮ個のターゲットシステム３−１〜３−Ｎをケーブル６−１〜６−Ｎにより接続する（図４のＳ３）。例えば、書き込み制御装置１のＬＣＤパネル２２に、Ｎ個のターゲットシステム３−１〜３−Ｎの各々との接続状態が表示され、接続が成功した場合は、次に、ユーザーは、セットアップボタン５０を押す（図４のＳ４）。
【００５２】
セットアップボタン５０が押されると（図５のＳ２０のＹ）、書き込み制御装置１は、メインＣＰＵ１０が、ＳＤカードモジュール３０を介してＳＤカードに記憶されている情報を読み出し、ＳＤカードから入力された情報に基づき、Ｎ個の半導体装置２−１〜２−Ｎの各々にＮ個の書き込みプログラム１〜Ｎの各々を送信する（図５のＳ３０、書き込みプログラム送信工程）。具体的には、メインＣＰＵ１０は、ＵＡＲＴ８１−ｋ（ｋ＝１〜Ｎのいずれか）を経由して半導体装置２−ｋに書き込みプログラムｋを送信する。なお、ＵＡＲＴ８１−ｋを経由する送信レートが遅い場合には、例えば、メインＣＰＵ１０は、ＳＤカードから読み出した書き込みプログラムｋをシリアルフラッシュメモリー７０−ｋに記憶させ、シリアルフラッシュメモリー７０−ｋにさせた書き込みプログラムｋを、ＵＡＲＴ８１−ｋを経由して半導体装置２−ｋに送信してもよい。半導体装置２−ｋは、ＣＰＵ１１０−ｋが書き込みプログラムｋを受信し、ＲＡＭ１２０−ｋに記憶させる。
【００５３】
次に、書き込み制御装置１は、メインＣＰＵ１０が、ＳＤカードモジュール３０を介し
てＳＤカードに記憶されている情報を読み出し、ＳＤカードから入力された情報に基づき、Ｎ個のシリアルフラッシュメモリー７０−１〜７０−Ｎの各々にＮ個の書き込み対象情報１〜Ｎの各々を記憶させる（図５のＳ４０、書き込み対象情報記憶工程）。具体的には、メインＣＰＵ１０は、シリアルインターフェース（例えば、ＳＰＩ）を経由してシリアルフラッシュメモリー７０−ｋ（ｋ＝１〜Ｎのいずれか）に書き込み対象情報ｋを記憶させる。
【００５４】
Ｎ個のシリアルフラッシュメモリー７０−１〜７０−Ｎの各々にＮ個の書き込み対象情報１〜Ｎの各々が記憶されると、例えば、書き込み制御装置１のＬＣＤパネル２２にセットアップ完了の表示がされ、次に、ユーザーは、スタートボタン６０を押す（図４のＳ５）。
【００５５】
スタートボタン６０が押されると（図５のＳ５０のＹ）、書き込み制御装置１は、メインＣＰＵ１０が、Ｎ個の半導体装置２−１〜２−Ｎの各々に書き込み指示情報を送信する（図５のＳ６０、書き込み指示情報送信工程）。具体的には、メインＣＰＵ１０は、ＵＡＲＴ８１−ｋ（ｋ＝１〜Ｎのいずれか）を経由して半導体装置２−ｋに書き込み指示情報（例えば、書き込みの開始を指示するコマンド）を送信する。
【００５６】
Ｎ個の半導体装置２−１〜２−Ｎの各々は、ＣＰＵ１１０−１〜１１０−Ｎの各々が、書き込み指示情報を受信し（図５のＳ７０）、Ｎ個の書き込みプログラム１〜Ｎの各々を実行することにより、書き込み制御装置１のＮ個の通信インターフェース部８０−１〜８０−Ｎの各々を介して、Ｎ個のシリアルフラッシュメモリー７０−１〜７０−Ｎの各々からＮ個の書き込み対象情報１〜Ｎの各々を読み出し、読み出した書き込み対象情報１〜Ｎの各々をフラッシュメモリー１３０−１〜１３０−Ｎの各々に書き込む（図５のＳ８０、情報書き込み工程）。図５のＳ８０の情報書き込み工程は、例えば、図６に示すように２つの工程を含んでもよい。すなわち、まず、Ｎ個の半導体装置２−１〜２−Ｎの各々は、ＣＰＵ１１０−１〜１１０−Ｎの各々が、Ｎ個の書き込みプログラム１〜Ｎの各々を実行することにより、書き込み制御装置１のＮ個の通信インターフェース部８０−１〜８０−Ｎの各々を介して、Ｎ個のシリアルフラッシュメモリー７０−１〜７０−Ｎの各々からＮ個の書き込み対象情報１〜Ｎの各々を読み出し、読み出した書き込み対象情報１〜Ｎの各々をＲＡＭ１２０−１〜１２０−Ｎの各々に記憶させる（図６のＳ８２）。次に、Ｎ個の半導体装置２−１〜２−Ｎの各々は、ＣＰＵ１１０−１〜１１０−Ｎの各々が、Ｎ個の書き込みプログラム１〜Ｎの各々を実行することにより、ＲＡＭ１２０−１〜１２０−Ｎの各々に記憶させた少なくとも一部の書き込み対象情報１〜Ｎの各々をフラッシュメモリー１３０−１〜１３０−Ｎの各々に書き込む（図６のＳ８４）。
【００５７】
Ｎ個の書き込みプログラム１〜Ｎの各々は、Ｎ個の半導体装置２−１〜２−Ｎの各々が、情報書き込み工程（図５のＳ８０）において一度に読み出す書き込み対象情報１〜Ｎの各々のサイズ（パケットサイズ）を指定するための読み出しサイズ指定情報を含んでもよい。例えば、Ｎ個の書き込みプログラム１〜Ｎの各々は、Ｎ個の半導体装置２−１〜２−ＮのＲＡＭ１２０−１〜１２０−Ｎの各々のサイズに応じた読み出しサイズ指定情報を含んでもよい。ＣＰＵ１１０−ｋ（ｋ＝１〜Ｎのいずれか）は、書き込みプログラムｋを実行することにより、シリアルフラッシュメモリー７０−ｋから、適切なサイズのパケットに分割しながら書き込み対象情報ｋを読み出してＲＡＭ１２０−ｋに記憶させることができる。
【００５８】
Ｎ個の半導体装置２−１〜２−Ｎの各々は、Ｎ個の書き込み対象情報１〜Ｎの各々の書き込みが終了すると、書き込み制御装置１に、書き込みが成功したか失敗したかを示す情報を送信する。
【００５９】
書き込み制御装置１は、Ｎ個の書き込み対象情報１〜Ｎの各々の書き込みが終了するまで（図５のＳ９０のＮ）、図５のＳ８０の処理を繰り返し、書き込みが終了すると（図５のＳ８０のＹ）、処理を終了する。ユーザーは、書き込み制御装置１のＬＥＤ４２の点灯により、Ｎ個の半導体装置２−１〜２−Ｎの各々に対する書き込みが終了したことを認識し（図４のＳ６）、Ｎ個のターゲットシステム３−１〜３−Ｎの各々をケーブル６−１〜６−Ｎの各々から取り外す（図４のＳ７）。さらに、ユーザーは、書き込みを終了したＮ個のターゲットシステム３−１〜３−Ｎとそれぞれ同種類のＮ個のターゲットシステムを用いて図４のＳ３以降の操作を行ってもよいし、ターゲットシステム３−１〜３−Ｎとそれぞれ異なるＮ個のターゲットシステムと情報を書き換えたＳＤカードとを用いて、図４のＳ２以降の操作を行ってもよい。
【００６０】
以上に説明した第１実施形態の書き込み制御装置１又は半導体装置の製造方法によれば、Ｎ個の半導体装置２−１〜２−Ｎの各々が、Ｎ個の書き込みプログラム１〜Ｎの各々を実行することにより、自律的に、Ｎ個のフラッシュメモリー１３０−１〜１３０−Ｎの各々の特性に応じた適切な書き込み条件（書き込み速度や書き込みタイミング）で書き込み対象情報を書き込むことができる。そのため、Ｎ個のフラッシュメモリー１３０−１〜１３０−Ｎの特性が異なっていても書き込みが可能であるし、書き込み不良の確率を低下させることもできる。また、仮に、Ｎ個の半導体装置２−１〜２−Ｎの少なくとも１つが書き込みに失敗したとしても、書き込みに失敗した半導体装置が、自律的に再度書き込みを行うことや書き込みも可能である。従って、本実施形態の書き込み制御装置１又は半導体装置の製造方法によれば、情報の書込み不良により半導体装置が破棄されるおそれを低減させることができる。
【００６１】
また、第１実施形態の書き込み制御装置１又は半導体装置の製造方法によれば、Ｎ個の半導体装置２−１〜２−Ｎが自律的に並行して書き込み対象情報を書き込むことができるので、Ｎ個の半導体装置２−１〜２−Ｎに対する高速書き込みを実現することができる。また、Ｎ個の半導体装置２−１〜２−Ｎの一部が書き込みに失敗した場合などには、書き込みに失敗した半導体装置のみを他の半導体装置に置き換えることもできる。従って、書き込み時間を全体として短縮することができる。
【００６２】
また、第１実施形態の書き込み制御装置１又は半導体装置の製造方法によれば、Ｎ個の半導体装置２−１〜２−Ｎは、Ｎ個の書き込みプログラム１〜Ｎの各々を、Ｎ個のフラッシュメモリー１３０−１〜１３０−Ｎの各々の特性に応じた適切な書き込み条件で書き込みを行うことができる。
【００６３】
また、第１実施形態の書き込み制御装置１又は半導体装置の製造方法によれば、Ｎ個の半導体装置２−１〜２−Ｎの各々は、Ｎ個の書き込みプログラム１〜Ｎの各々をあらかじめ記憶しておくための不揮発性のメモリー（マスクＲＯＭ等）が不要であるため、半導体装置２−１〜２−Ｎのコストを低減させることができる。また、半導体装置２−１〜２−Ｎの少なくとも１つの仕様変更等により、書き込みプログラム１〜Ｎの少なくとも１つを変更したい場合にも柔軟に対応することができる。
【００６４】
また、第１実施形態の書き込み制御装置１又は半導体装置の製造方法によれば、Ｎ個の半導体装置２−１〜２−Ｎの各々は、Ｎ個の書き込みプログラム１〜Ｎの各々を実行することにより、Ｎ個の書き込み対象情報１〜Ｎの各々を、Ｎ個のＲＡＭ１２０−１〜１２０−Ｎの各々のサイズ（バッファーＲＡＭのサイズ）に応じた適切なパケットサイズに分割しながら、シリアルフラッシュメモリー７０−１〜７０−Ｎの各々から読み出すことができる。従って、本実施形態は、パケットサイズが異なる半導体装置２−１〜２−Ｎに対しても適用できるし、バッファーＲＡＭが小さい半導体装置やバッファーＲＡＭを持たない半導体装置に対しても適用することができる。
【００６５】
なお、各種の設定情報（例えば、半導体装置２−１〜２−Ｎの動作電圧、書き込み対象情報１〜Ｎの配置アドレス、半導体装置２−１〜２−Ｎのシリアル番号等）が、書き込みプログラム１〜Ｎ又は書き込み対象情報１〜Ｎに組み込まれていてもよい。このようにすれば、ユーザーは、設定情報の入力等の煩雑な操作を行う必要がなく、基本的に、セットアップボタン５０とスタートボタン６０を押す操作のみで、半導体装置２−１〜２−Ｎに情報を書き込むことができる。
【００６６】
１−２．第２実施形態
第２実施形態の書き込み制御装置１の外観及び機能構成は、第１実施形態（図１及び図２）と同様であるため、その図示及び説明を省略する。また、ＳＤカードに記憶される情報も第１実施形態（図３）と同様であるため、その図示及び説明を省略する。
【００６７】
第２実施形態の書き込み制御装置１では、第１実施形態と異なり、メインＣＰＵ１０は、書き込みプログラムｋ（ｋ＝１〜Ｎのいずれか）を、ＵＡＲＴ８１−ｋを経由して半導体装置２−ｋに送信しない。その代わりに、メインＣＰＵ１０は、書き込みプログラムｋをシリアルフラッシュメモリー７０−ｋに書き込み、半導体装置２−ｋのＣＰＵ１１０−ｋは、シリアルフラッシュメモリー７０−ｋから書き込みプログラムｋを読み出して実行する。
【００６８】
図７は、第２実施形態の書き込み制御装置１及びＮ個の半導体装置２−１〜２−Ｎによる書き込み処理の手順の一例を示すフローチャート図である。図７において、図５と同様の処理を行う工程には同じ符号を付している。なお、ユーザーが行う操作手順は、第１実施形態（図４）と同様である。図４及び図７は、第２実施形態における半導体装置２−１〜２−Ｎの製造方法の一例を示すフローチャート図でもある。以下、図４及び図７を用いて、本実施形態における書き込み処理（半導体装置２−１〜２−Ｎの製造方法）について、第１実施形態との相違点を中心に説明し、第１実施形態と同様の内容については説明を省略又は簡略する。
【００６９】
まず、ユーザーは、書き込み制御装置１の電源スイッチ８をＯＮにする（図４のＳ１）。
【００７０】
書き込み制御装置１は、電源スイッチ８がＯＮになると（図７のＳ１０）、起動し、セットアップボタン５０が押されるまで待機する（図７のＳ２０のＮ）。
【００７１】
次に、ユーザーは、書き込み制御装置１のＳＤカードスロット３２にＳＤカードを挿入する（図４のＳ２）。
【００７２】
次に、ユーザーは、書き込み制御装置１にＮ個のターゲットシステム３−１〜３−Ｎを接続し（図４のＳ３）、セットアップボタン５０を押す（図４のＳ４）。
【００７３】
セットアップボタン５０が押されると（図７のＳ２０のＹ）、書き込み制御装置１は、メインＣＰＵ１０が、ＳＤカードモジュール３０を介してＳＤカードに記憶されている情報を読み出し、ＳＤカードから入力された情報に基づき、Ｎ個のシリアルフラッシュメモリー７０−１〜７０−Ｎの各々にＮ個の書き込みプログラム１〜Ｎ及びＮ個の書き込み対象情報１〜Ｎの各々を記憶させる（図７のＳ４２、書き込みプログラム記憶工程かつ書き込み対象情報記憶工程）。具体的には、メインＣＰＵ１０は、シリアルインターフェース（例えば、ＳＰＩ）を経由してシリアルフラッシュメモリー７０−ｋ（ｋ＝１〜Ｎのいずれか）に書き込みプログラムｋ及び書き込み対象情報ｋを記憶させる。
【００７４】
Ｎ個のシリアルフラッシュメモリー７０−１〜７０−Ｎの各々にＮ個の書き込みプログラム１〜Ｎ及びＮ個の書き込み対象情報１〜Ｎの各々が記憶されると、例えば、書き込み制御装置１のＬＣＤパネル２２にセットアップ完了の表示がされ、次に、ユーザーは、スタートボタン６０を押す（図４のＳ５）。
【００７５】
スタートボタン６０が押されると（図７のＳ５０のＹ）、書き込み制御装置１は、メインＣＰＵ１０が、Ｎ個の半導体装置２−１〜２−Ｎの各々に書き込みプログラム読み出し指示情報を送信する（図７のＳ５２）。具体的には、メインＣＰＵ１０は、ＵＡＲＴ８１−ｋ（ｋ＝１〜Ｎのいずれか）を経由して半導体装置２−ｋに書き込みプログラム読み出し指示情報（例えば、書き込みプログラムの読み出しを指示するコマンド）を送信する。
【００７６】
Ｎ個の半導体装置２−１〜２−Ｎの各々は、ＣＰＵ１１０−１〜１１０−Ｎの各々が、プログラム読み出し指示情報を受信し、書き込み制御装置１のＮ個の通信インターフェース部８０−１〜８０−Ｎの各々を介して、Ｎ個のシリアルフラッシュメモリー７０−１〜７０−Ｎの各々からＮ個の書き込みプログラム１〜Ｎの各々を読み出す（図７のＳ５４、書き込みプログラム読み出し工程）。半導体装置２−ｋは、ＣＰＵ１１０−ｋが、読み出した書き込みプログラムｋをＲＡＭ１２０−ｋに記憶させる。
【００７７】
次に、書き込み制御装置１は、メインＣＰＵ１０が、Ｎ個の半導体装置２−１〜２−Ｎの各々に書き込み指示情報を送信する（図７のＳ６０、書き込み指示情報送信工程）。
【００７８】
Ｎ個の半導体装置２−１〜２−Ｎの各々は、ＣＰＵ１１０−１〜１１０−Ｎの各々が、書き込み指示情報を受信し（図７のＳ７０）、Ｎ個の書き込みプログラム１〜Ｎの各々を実行することにより、書き込み制御装置１のＮ個の通信インターフェース部８０−１〜８０−Ｎの各々を介して、Ｎ個のシリアルフラッシュメモリー７０−１〜７０−Ｎの各々からＮ個の書き込み対象情報１〜Ｎの各々を読み出し、読み出した書き込み対象情報１〜Ｎの各々をフラッシュメモリー１３０−１〜１３０−Ｎの各々に書き込む（図７のＳ８０、情報書き込み工程）。第１実施形態と同様に、図７のＳ８０の情報書き込み工程は、例えば、図６に示す２つの工程を含んでもよい。
【００７９】
書き込み制御装置１は、Ｎ個の書き込み対象情報１〜Ｎの各々の書き込みが終了するまで（図７のＳ９０のＮ）、図７のＳ８０の処理を繰り返し、書き込みが終了すると（図７のＳ８０のＹ）、処理を終了する。ユーザーは、書き込み制御装置１のＬＥＤ４２の点灯により、Ｎ個の半導体装置２−１〜２−Ｎの各々に対する書き込みが終了したことを認識し（図４のＳ６）、Ｎ個のターゲットシステム３−１〜３−Ｎの各々をケーブル６−１〜６−Ｎの各々から取り外す（図４のＳ７）。さらに、ユーザーは、書き込みを終了したＮ個のターゲットシステム３−１〜３−Ｎとそれぞれ同種類のＮ個のターゲットシステムを用いて図４のＳ３以降の操作を行ってもよいし、ターゲットシステム３−１〜３−Ｎとそれぞれ異なるＮ個のターゲットシステムと情報を書き換えたＳＤカードとを用いて、図４のＳ２以降の操作を行ってもよい。
【００８０】
以上に説明した第２実施形態の第１実施形態の書き込み制御装置１又は半導体装置の製造方法によれば、第１実施形態と同様の効果を奏することができる。また、第２実施形態の第１実施形態の書き込み制御装置１又は半導体装置の製造方法によれば、Ｎ個の半導体装置２−１〜２−Ｎの各々は、書き込み制御装置１のＮ個のシリアルフラッシュメモリー７０−１〜７０−Ｎの各々から、シリアルインターフェース経由で高速にＮ個の書き込みプログラム１〜Ｎの各々を読み出すことができる。従って、書き込み制御装置１がＵＡＲＴ経由でＮ個の書き込みプログラム１〜Ｎの各々を送信する第１実施形態と比較して、全体の書き込み時間を短縮することができる。
【００８１】
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【００８２】
例えば、上記各実施形態では、Ｎ個の半導体装置２−１〜２−Ｎの各々は、書き込み制御装置１からＮ個の書き込みプログラム１〜Ｎの各々を受信しているが、Ｎ個の半導体装置２−１〜２−Ｎの各々の不揮発性の記憶部（例えば、マスクＲＯＭ）にＮ個の書き込みプログラム１〜Ｎの各々があらかじめ記憶されていてもよい。
【００８３】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【００８４】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【００８５】
１  書き込み制御装置、２−１〜２−Ｎ  半導体装置、３−１〜３−Ｎ  ターゲットシステム、４−１〜４−Ｎ  基板、５−１〜５−Ｎ  コネクター、６−１〜６−Ｎ  ケーブル、７  電源入力端子、８  電源スイッチ、１０  メインＣＰＵ、２０  ＬＣＤモジュール、２２  ＬＣＤパネル、３０  ＳＤカードモジュール、３２  ＳＤカードスロット、４０
ＬＥＤモジュール、４２  ＬＥＤ、５０  セットアップボタン、６０  スタートボタン、７０−１〜７０−Ｎ  シリアルフラッシュメモリー、８０−１〜８０−Ｎ  通信インターフェース部、９０  書き込み電圧生成部、１００−１〜１００−Ｎ  通信インターフェース部、１１０−１〜１１０−Ｎ  ＣＰＵ、１２０−１〜１２０−Ｎ  ＲＡＭ、１３０−１〜１３０−Ｎ  フラッシュメモリー
【図２】
2016071905.tif 000003
【図３】
2016071905.tif 000004
【図４】
2016071905.tif 000005
【図５】
2016071905.tif 000006
【図６】
2016071905.tif 000007
【図７】
2016071905.tif 000008
【図１】
2016071905.tif 000009