(57)【要約】【課題】撮像素子からのアナログ信号を低消費電力かつ高速にＡ／Ｄ変換する撮像装置を提供すること。【解決手段】撮像装置１００は、撮像素子１とＡ／Ｄ変換器２とを有する。撮像素子１は、アナログ信号を出力する緑色検出画素Ｇｒ０およびＧｒ１を含む画素がアレイ状に配置される。Ａ／Ｄ変換器２は、撮像素子１の画素のそれぞれからのアナログ信号をＭ（Ｍは１以上の整数）ビットのデジタル信号にＡ／Ｄ変換するシングルスロープＡ／Ｄ変換器である。Ａ／Ｄ変換器２は、フルスケールレンジのスロープを用いて緑色検出画素Ｇｒ０からのアナログ信号をＡ／Ｄ変換する。そして、上位Ｎ（ＮはＮ＜Ｍを満たす整数）ビットの値に応じて、フルスケールレンジのスロープを２Ｎのスロープに分割し、２Ｎのスロープのうちで上位Ｎビットに対応する範囲のものをスロープとして用いて、緑色検出画素Ｇｒ１からのアナログ信号のＡ／Ｄ変換を行う。【選択図】図２
2016122970.tif 000002
【特許請求の範囲】
【請求項１】
第１のアナログ信号を出力する第１の画素と、第２のアナログ信号を出力する前記第１のアナログ信号に隣接する第２の画素と、を含む画素がアレイ状に配置された撮像素子と、
前記撮像素子の前記画素のそれぞれからのアナログ信号をＭ（Ｍは１以上の整数）ビットのデジタル信号にＡ／Ｄ変換するシングルスロープＡ／Ｄ変換器と、を備え、
前記Ａ／Ｄ変換器は、
フルスケールレンジのスロープを用いて前記第１のアナログ信号をＡ／Ｄ変換し、
前記第１のアナログ信号をＡ／Ｄ変換したデジタル信号の上位Ｎ（ＮはＮ＜Ｍを満たす整数）ビットの値に応じて、前記フルスケールレンジのスロープを２Ｎのスロープに分割し、
前記２Ｎのスロープのうちで前記上位Ｎビットに対応する範囲のものをスロープとして用いて、前記第２のアナログ信号のＡ／Ｄ変換を行う、
撮像装置。
【請求項２】
前記Ａ／Ｄ変換器は、
前記上位Ｎビットの１つ下のビットが「１」である場合に、前記第２のアナログ信号のＡ／Ｄ変換に用いる前記スロープを、値が大きくなる方向に（Ｍ−Ｎ−１）ビットだけシフトさせ、
前記上位Ｎビットの１つ下のビットが「０」である場合に、前記第２のアナログ信号のＡ／Ｄ変換に用いる前記スロープを、値が小さくなる方向に（Ｍ−Ｎ−１）ビットだけシフトさせる、
請求項１に記載の撮像装置。
【請求項３】
前記Ａ／Ｄ変換器は、
前記第２のアナログ信号のＡ／Ｄ変換に用いる前記スロープの最小値が前記フルスケールレンジの最小値、又は、前記第２のアナログ信号のＡ／Ｄ変換に用いる前記スロープの最大値が前記フルスケールレンジの最大値である場合、前記上位Ｎビットの１つ下のビットにかかわらず前記第２のアナログ信号のＡ／Ｄ変換に用いる前記スロープのシフトを行わない、
請求項２に記載の撮像装置。
【請求項４】
前記Ａ／Ｄ変換器は、前記２Ｎのスロープのうちで前記上位Ｎビットに対応する範囲を、値の大きい方向及び値の小さい方向の一方又は両方に拡大したものを、スロープとして用いて、前記第２のアナログ信号のＡ／Ｄ変換を行う、
請求項１乃至３のいずれか一項に記載の撮像装置。
【請求項５】
前記第２の画素は、前記１の画素と同じ色を検出する画素のうちで前記１の画素から最も近い位置の画素である、
請求項１乃至４のいずれか一項に記載の撮像装置。
【請求項６】
前記第２の画素は、前記１の画素と同じ列に配置された画素である、
請求項５に記載の撮像装置。
【請求項７】
前記Ａ／Ｄ変換器は、
前記第２のアナログ信号のＡ／Ｄ変換結果が得られない場合、前記第２の画素を欠陥画素として検出する、
請求項１乃至５のいずれか一項に記載の撮像装置。
【請求項８】
第１のアナログ信号を出力する第１の画素と第２のアナログ信号を出力する前記第１のアナログ信号に隣接する第２の画素とを含む画素がアレイ状に配置された撮像素子からの前記第１のアナログ信号を、フルスケールレンジのスロープを用いてＡ／Ｄ変換し、
前記第１のアナログ信号をＡ／Ｄ変換したデジタル信号の上位Ｎ（ＮはＮ＜Ｍを満たす整数）ビットの値に応じて、前記フルスケールレンジのスロープを２Ｎのスロープに分割し、
前記２Ｎのスロープのうちで前記上位Ｎビットに対応する範囲のものをスロープとして用いて、前記第２のアナログ信号のＡ／Ｄ変換を行う、
Ａ／Ｄ変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像装置およびＡ／Ｄ変換方法に関し、特に撮像素子から出力されるアナログ信号をデジタル信号に変換する技術に関する。
【背景技術】
【０００２】
デジタルカメラやビデオカメラなどの撮像装置には、撮影対象物の像を取得するための撮像素子が搭載されている。今日、撮像素子として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが広く用いられている。ＣＭＯＳイメージセンサは、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のそれぞれを検出する多数の画素がアレイ状に配置されている。各画素は、検出対象色の光の強度を、アナログ信号として出力する。出力されたアナログ信号は、デジタル信号にＡ／Ｄ変換される。こうして得られたデジタル信号を用いることで、デジタルデータとしての画像を構成することができる。
【０００３】
しかし、高精細の画像を取り扱うため、撮像装置におけるＡ／Ｄ変換には高速化が求められている。そのため、例えば、Ａ／Ｄ変換に用いるスロープを複数設ける手法が提案されている（特許文献１）。この構成では、範囲の異なるスロープを複数用意し、各スロープにおけるＡ／Ｄ変換を並行して行う。よって、複数のＡ／Ｄ変換の並行実施により、１つのアナログ信号あたりのＡ／Ｄ変換に要する時間を短縮できるとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−９８７２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、発明者は、上述の手法には以下に示す問題点があることを見出した。特許文献１に記載の構成では、複数のＡ／Ｄ変換を並行実施するため、複数のＡ／Ｄ変換器を並行して動作させる必要がある。そのため、消費電力の増大が避けられない。特に、デジタルカメラやビデオカメラなどの撮像装置においてはバッテリの消耗を招いてしまう。
【０００６】
本発明は、上記問題に鑑みてなされたものであり、撮像素子からのアナログ信号を低消費電力かつ高速にＡ／Ｄ変換する撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様である撮像装置は、第１のアナログ信号を出力する第１の画素と、第２のアナログ信号を出力する前記第１のアナログ信号に隣接する第２の画素と、を含む画素がアレイ状に配置された撮像素子と、前記撮像素子の前記画素のそれぞれからのアナログ信号をＭ（Ｍは１以上の整数）ビットのデジタル信号にＡ／Ｄ変換するシングルスロープＡ／Ｄ変換器と、を備え、前記Ａ／Ｄ変換器は、フルスケールレンジのスロープを用いて前記第１のアナログ信号をＡ／Ｄ変換し、前記第１のアナログ信号をＡ／Ｄ変換したデジタル信号の上位Ｎ（ＮはＮ＜Ｍを満たす整数）ビットの値に応じて、前記フルスケールレンジのスロープを２Ｎのスロープに分割し、前記２Ｎのスロープのうちで前記上位Ｎビットに対応する範囲のものをスロープとして用いて、前記第２のアナログ信号のＡ／Ｄ変換を行うものである。
【０００８】
本発明の一態様であるＡ／Ｄ変換方法は、第１のアナログ信号を出力する第１の画素と第２のアナログ信号を出力する前記第１のアナログ信号に隣接する第２の画素とを含む画素がアレイ状に配置された撮像素子からの前記第１のアナログ信号を、フルスケールレンジのスロープを用いてＡ／Ｄ変換し、前記第１のアナログ信号をＡ／Ｄ変換したデジタル信号の上位Ｎ（ＮはＮ＜Ｍを満たす整数）ビットの値に応じて、前記フルスケールレンジのスロープを２Ｎのスロープに分割し、前記２Ｎのスロープのうちで前記上位Ｎビットに対応する範囲のものをスロープとして用いて、前記第２のアナログ信号のＡ／Ｄ変換を行うものである。
【発明の効果】
【０００９】
本発明によれば、撮像素子からのアナログ信号を低消費電力かつ高速にＡ／Ｄ変換する撮像装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１にかかる撮像装置の構成を示す図である。
【図２】実施の形態１にかかる撮像装置のうち奇数列の緑色検出画素の検出にかかわる構成を示す図である。
【図３】実施の形態１にかかるＡ／Ｄ変換器の構成の例を示す図である。
【図４】実施の形態１にかかる撮像装置のＡ／Ｄ変換動作を示すフローチャートである。
【図５】実施の形態１にかかる撮像装置でのＡ／Ｄ変換を示す図である。
【図６】実施の形態１にかかる撮像装置でのＡ／Ｄ変換の別の例を示す図である。
【図７】実施の形態２にかかる撮像装置のＡ／Ｄ変換動作を示すフローチャートである。
【図８】実施の形態２にかかる撮像装置でのＡ／Ｄ変換を示す図である。
【図９】実施の形態２にかかる撮像装置でのＡ／Ｄ変換の別の例を示す図である。
【図１０】実施の形態３にかかる撮像装置のＡ／Ｄ変換動作を示すフローチャートである。
【図１１】実施の形態３にかかる撮像装置でのＡ／Ｄ変換を示す図である。
【図１２】実施の形態４にかかる撮像装置の構成を示す図である。
【図１３】実施の形態４にかかるＡ／Ｄ変換器の構成の例を示す図である。
【発明を実施するための形態】
【００１１】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。まず、実施の形態１にかかる撮像装置１００について説明する。図１は、実施の形態１にかかる撮像装置１００の構成を示す図である。撮像装置１００は、撮像素子１、Ａ／Ｄ変換器２、ＣＤＳ（Correlated Double Sampling）３を有する。
【００１２】
撮像素子１は、光を検知する複数の画素がアレイ状に配置された素子である。撮像素子１は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサやＣＣＤ（Charge Coupled Device）イメージセンサにより構成することができる。ここでは、撮像素子１が、アレイ状に配置された６×６＝３６個の画素を有するＣＭＯＳイメージセンサであるものとして説明する。
【００１３】
図１の上側から数えて奇数行では、青色カラーフィルタが配設された青色検出画素Ｂと緑色カラーフィルタが配設された緑色検出画素Ｇｂとが交互に配置される。図１の上側から数えて偶数行では、緑色カラーフィルタが配設された緑色検出画素Ｇｒと赤色カラーフィルタが配設された赤色検出画素Ｒとが交互に配置される。なお、奇数行の緑色検出画素Ｇｂと偶数行の緑色検出画素Ｇｒとは、隣接しないように千鳥格子状に配置される。
【００１４】
換言すれば、図１の左側から数えて奇数列では、青色検出画素Ｂと緑色検出画素Ｇｒとが交互に配置される。図１の左側から数えて偶数列では、赤色検出画素Ｒと緑色検出画素Ｇｂとが交互に配置される。撮像素子１には、緑色（Ｇｒ及びＧｂ）処理部４Ａ及び青色赤色（Ｇｒ及びＧｂ）処理部４Ｂが接続される。
【００１５】
緑色処理部４Ａでは、隣接する奇数列及び偶数列の対のそれぞれにＡ／Ｄ変換器２が接続される。緑色処理部４ＡのＡ／Ｄ変換器２は、奇数列の緑色検出画素Ｇｒ及び偶数列の緑色検出画素Ｇｂから出力されるアナログ信号をＡ／Ｄ変換する。緑色処理部４ＡのＣＤＳ３は、Ａ／Ｄ変換器２から出力されるデジタル信号からノイズを除去する。この例では、奇数列と偶数列との対が３つ存在するので、緑色処理部４Ａは、３つのＡ／Ｄ変換器２を有する。
【００１６】
青色赤色処理部４Ｂでは、隣接する奇数列及び偶数列の対のそれぞれにＡ／Ｄ変換器２が接続される。青色赤色処理部４ＢのＡ／Ｄ変換器２は、奇数列の青色検出画素Ｂ及び偶数列の赤色検出画素Ｒから出力されるアナログ信号をＡ／Ｄ変換する。青色赤色処理部４ＢのＣＤＳ３は、Ａ／Ｄ変換器２から出力されるデジタル信号からノイズを除去する。この例では、奇数列と偶数列との対が３つ存在するので、青色赤色処理部４Ｂは、３つのＡ／Ｄ変換器２を有する。
【００１７】
以下、奇数列の緑色検出画素Ｇｒの信号処理に着目して、撮像装置１００の構成について説明する。
【００１８】
図２は、実施の形態１にかかる撮像装置１００のうち奇数列の緑色検出画素Ｇｒの検出にかかわる構成を示す図である。図２示す構成が、撮像装置１００のＡ／Ｄ変換動作に必要とされる基本構成である。ここで、奇数列には、３つの緑色検出画素Ｇｒ０〜Ｇｒ２が配置されているものとする。また、緑色検出画素Ｇｒ０〜Ｇｒ２は、例えば制御回路（図示せず）から出力される選択信号ＳＥＬにより、択一的にアナログ信号を出力する。すなわち、Ａ／Ｄ変換器２には、緑色検出画素Ｇｒ０〜Ｇｒ２が出力するアナログ信号ＯＵＴ０〜ＯＵＴ２のいずれかが入力される。
【００１９】
奇数列では、緑色検出画素Ｇｒ間に青色検出画素Ｂが配置されている。しかし、ここでは緑色の検出を示すアナログ信号の処理に着目している。この場合、緑色検出画素のうち最も距離が近いもの同士を隣接している画素と称する。つまり、緑色検出画素Ｇｒ０と緑色検出画素Ｇｒ１とが隣接し、緑色検出画素Ｇｒ１と緑色検出画素Ｇｒ２とが隣接する。換言すれば、アレイ状に配置された複数の画素に含まれる同じ色を検出する画素のうち、距離が最も近いもの同士を、隣接しているものとして取り扱う。これは、同じ列内の画素に限らず、異なる列（例えば、奇数列と偶数列）に存在する画素に適用してもよい。
【００２０】
Ａ／Ｄ変換器２は、緑色検出画素Ｇｒ０〜Ｇｒ２のそれぞれから出力されるアナログ信号ＯＵＴ０〜ＯＵＴ２をデジタル信号ＤＩＧ０〜ＤＩＧ２（図２のＤＩＧ）に変換するシングルスロープＡ／Ｄ変換器である。Ａ／Ｄ変換器２は、緑色検出画素Ｇｒ０から出力されるアナログ信号ＯＵＴ０、緑色検出画素Ｇｒ１から出力されるアナログ信号ＯＵＴ１、緑色検出画素Ｇｒ２から出力されるアナログ信号ＯＵＴ２の順で、Ａ／Ｄ変換を行う。この例では、Ａ／Ｄ変換器２は、緑色検出画素Ｇｒ０〜Ｇｒ２から出力されるアナログ信号ＯＵＴ０〜ＯＵＴ２の電圧を、０〜２．０［Ｖ］の範囲（フルスケールレンジ、Full Scale Range、以下ＦＳＲとも称する）の２０４８階調（１１ビット）のデジタル信号に変換するものとして説明する。
【００２１】
続いて、Ａ／Ｄ変換器２の構成について説明する。図３は、実施の形態１にかかるＡ／Ｄ変換器２の構成の例を示す図である。Ａ／Ｄ変換器２は、比較器２１、可変ＤＣ電源２２、ラッチ２３、比較カウンタ２４、スロープ制御部２５を有する。
【００２２】
比較器２１の反転入力端子（−）には、アナログ信号ＯＵＴ０〜ＯＵＴ２のいずれかが入力される。図３では、アナログ信号ＯＵＴ０〜ＯＵＴ２を単にアナログ信号ＯＵＴと表記している。比較器２１の非反転入力端子（＋）とグランドとの間には、可変ＤＣ電源２２が接続される。これにより、比較器２１は、アナログ信号ＯＵＴと可変ＤＣ電源２２から出力される基準電圧ＲＥＦを比較する。
【００２３】
可変ＤＣ電源２２は、後述するスロープ制御部２５が出力する制御信号ＣＯＮに応じて基準電圧ＲＥＦを変化させることで、スロープを形成する。
【００２４】
ラッチ２３は、比較器２１の出力信号をラッチ信号ＳＩＧ＿Ｌとして受け取る。また、ラッチ２３は、比較カウンタ２４から比較器２１で行われた比較回数、すなわち基準電圧ＲＥＦの変化の回数を示す信号ＣＯＵＮＴ（０〜２０４８）を受け取る。ラッチ２３は、ラッチ信号ＳＩＧ＿Ｌが「０」から「１」に遷移したタイミングでの比較カウンタ２４からの信号ＣＯＵＮＴをラッチする。これにより、ラッチ２３はアナログ信号ＯＵＴの電圧レベルに応じたデジタル信号ＤＩＧを出力することができる。
【００２５】
スロープ制御部２５は、ラッチ２３が出力するデジタル信号ＤＩＧを参照し、デジタル信号ＤＩＧの最上位ビットＭＳＢに応じて制御信号ＣＯＮを出力して、可変ＤＣ電源２２が出力する基準電圧ＲＥＦを制御する。また、スロープ制御部２５は、可変ＤＣ電源２２から出力される基準電圧ＲＥＦを変化させたことを、通知信号ＩＮＦにより比較カウンタ２４に通知する。これにより、比較カウンタ２４は、比較器２１で行われた比較回数を格納することができる。
【００２６】
以下、奇数列の緑色検出画素Ｇｒの信号処理に着目して、撮像装置１００のＡ／Ｄ変換動作について説明する。図４は、実施の形態１にかかる撮像装置１００のＡ／Ｄ変換動作を示すフローチャートである。
【００２７】
ステップＳ１１
Ａ／Ｄ変換器２は、０〜２．０［Ｖ］の範囲のフルスケールレンジのスロープＳＦ（０〜２．０［Ｖ］、０〜２０４８）を用いて緑色検出画素Ｇｒ０から出力されるアナログ信号ＯＵＴ０を、デジタル信号ＤＩＧ０に変換する。
【００２８】
ステップＳ１２
Ａ／Ｄ変換器２は、デジタル信号ＤＩＧ０の最上位ビットＭＳＢの値を参照する。
【００２９】
ステップＳ１３
最上位ビットＭＳＢが「０」であれば、Ａ／Ｄ変換器２は、フルスケールレンジのスロープＳＦを２分割したもののうち、値の小さい方であるスロープＳＬ（０〜１．０［Ｖ］、０〜１０２４）を新たなスロープとして選択する。最上位ビットＭＳＢが「１」であれば、Ａ／Ｄ変換器２は、フルスケールレンジのスロープＳＦを２分割したもののうち、値の大きい方であるスロープＳＨ（１．０〜２．０［Ｖ］、１０２４〜２０４８）を新たなスロープとして選択する。
【００３０】
ステップＳ１４
Ａ／Ｄ変換器２は、０〜１．０［Ｖ］の範囲のスロープＳＬまたは１．０〜２．０［Ｖ］の範囲のスロープＳＨを用いて、緑色検出画素Ｇｒ１から出力されるアナログ信号ＯＵＴ１を、デジタル信号ＤＩＧ１に変換する。引き続き、Ａ／Ｄ変換器２は、緑色検出画素Ｇｒ１のＡ／Ｄ変換時と同じスロープ（スロープＳＬ又はスロープＳＨ）を用いて、緑色検出画素Ｇｒ２から出力されるアナログ信号ＯＵＴ２を、デジタル信号ＤＩＧ２に変換する。
【００３１】
以下、具体例を示す。図５は、実施の形態１にかかる撮像装置１００でのＡ／Ｄ変換を示す図である。まず、Ａ／Ｄ変換器２は、フルスケールレンジのスロープＳＦを用いて、緑色検出画素Ｇｒ０から出力されるアナログ信号ＯＵＴ０をデジタル信号ＤＩＧ０にＡ／Ｄ変換する。この例では、デジタル信号ＤＩＧ０は「２００」（２進数表記で「０００１１００１０００」である（図５のＴ０）。デジタル信号ＤＩＧ０の最上位ビットＭＳＢは「０」あるので、Ａ／Ｄ変換器２は、アナログ信号ＯＵＴ１及びＯＵＴ２以降のＡ／Ｄ変換では、０〜１．０［Ｖ］の範囲のスロープＳＬを用いる。
【００３２】
次に、Ａ／Ｄ変換器２は、スロープＳＬを用いて、緑色検出画素Ｇｒ１から出力されるアナログ信号ＯＵＴ１をデジタル信号ＤＩＧ１にＡ／Ｄ変換する。この例では、デジタル信号ＤＩＧ１は「５００」（２進数表記で「０１００１０１１０００」である（図５のＴ１）。
【００３３】
更に、Ａ／Ｄ変換器２は、スロープＳＬを用いて、緑色検出画素Ｇｒ２から出力されるアナログ信号ＯＵＴ２をデジタル信号ＤＩＧ２にＡ／Ｄ変換する。この例では、デジタル信号ＤＩＧ２は「９００」（２進数表記で「０１１１００００１００」である（図５のＴ２）。
【００３４】
本構成によれば、１回目のＡ／Ｄ変換をフルスケールレンジで行うものの、２回目以降のＡ／Ｄ変換をフルスケールレンジの１／２で行う。よって、２回目以降のＡ／Ｄ変換に要する時間を１／２に削減し、複数の画素から出力されるアナログ信号のＡ／Ｄ変換を高速化することができきる。かつ、別のＡ／Ｄ変換器を設ける必要がないので、高速のＡ／Ｄ変換動作を低消費電力にて実現することができる。
【００３５】
また、隣接または近接する画素は、撮像素子が取得する画像情報のごく局所的な部分の情報を取得する。一般に、画像は色彩や明度が近似した、ある程度の大きさの領域を有するのが常である。よって、隣接または近接する画素という局所的な部分に着目した場合、隣接または近接する画素間での色彩や明度の変化は比較的緩やかであることが期待できる。そこで、複数の隣接または近接する画素から出力されるアナログ信号の電圧レベルの変化も比較的緩やかであることが期待できる。なお、ここでいう近接する画素とは、ある画素に対して隣接してはいないものの、近傍に存在するものであって、色彩や明度が近似していることが期待できる画素のことを指すものとする。
【００３６】
本構成では、複数の隣接または近接する画素のこうした特質を利用している。すなわち、１回目のＡ／Ｄ変換で得られたデジタル信号の最上位ビットＭＳＢを参照し、当該最上位ビットＭＳＢビットが含まれるようにフルスケールレンジのスロープを分割、換言すればスロープを縮小する。上述の通り、２回目以降の隣接または近接する画素からのアナログ信号は、１回目のＡ／Ｄ変換でデジタル信号に変換されたアナログ信号に比較的近い電圧レベルであることが期待できる。そのため、スロープを分割したとしても、分割後のスロープに２回目以降の隣接または近接する画素からのアナログ信号が収まる蓋然性が大きいことが理解できる。これにより、２回目以降のＡ／Ｄ変換のスロープの範囲を縮小することで、Ａ／Ｄ変換に時間を削減することができる。
【００３７】
上述では、最初のＡ／Ｄ変換で得られたデジタル信号の最上位ビットに応じて、その後のＡ／Ｄ変換においてスロープの範囲を１／２に縮小する例を説明した。しかし、これは一例に過ぎない。すなわち、最初のＡ／Ｄ変換で得られたデジタル信号のうち、２ビット以上の上位ビットを用いてスロープを縮小してもよい。
【００３８】
例えば、最初のＡ／Ｄ変換で得られたデジタル信号の上位２ビットを用いるのであれば、スロープの範囲を１／４に縮小することができる。よって、スロープは４分割される。デジタル信号の上位２ビットＤ［０：１］が「００」であれば、スロープの範囲は０〜０．５［Ｖ］（０〜５１２）に縮小できる。デジタル信号の上位２ビットＤ［０：１］が「０１」であれば、スロープの範囲は０．５〜１．０［Ｖ］（５１２〜１０２４）に縮小できる。デジタル信号の上位２ビットＤ［０：１］が「１０」であれば、スロープの範囲は１．０〜１．５［Ｖ］（１０２４〜１５３６）に縮小できる。デジタル信号の上位２ビットＤ［０：１］が「１１」であれば、スロープの範囲は１．５〜２．０［Ｖ］（１５３６〜２０４８）に縮小できる。よって、２回目以降のＡ／Ｄ変換に要する時間を１／４に削減し、複数の画素から出力されるアナログ信号のＡ／Ｄ変換を高速化することができきる。
【００３９】
本実施の形態は、次のように解釈することが可能である。Ｍ（Ｍは、２以上の整数）ビットのスロープＡ／Ｄ変換器において、１回目のＡ／Ｄ変換で得られたデジタル信号の上位Ｎ（Ｎは、Ｎ＜Ｍを満たす整数）ビットを用いるのであれば、スロープの範囲を１／２Ｎに縮小することができる。この場合、スロープは２Ｎ分割される。その結果、２回目以降のＡ／Ｄ変換に要する時間を１／２Ｎに削減し、複数の画素から出力されるアナログ信号のＡ／Ｄ変換を高速化することができきる。
【００４０】
実施の形態２
実施の形態２にかかる撮像装置２００について説明する。撮像装置２００は、構成は実施の形態１にかかる撮像装置１００と同様であるが、Ａ／Ｄ変換器２のＡ／Ｄ変換動作が異なる。
【００４１】
実施の形態１では、デジタル信号ＤＩＧ０〜ＤＩＧ２が全て０〜１０２４（０〜１．０［Ｖ］）の範囲に含まれるので、スロープＳＬのみを用いても正常にＡ／Ｄ変換が行えた。しかし、緑色検出画素Ｇｒ１又はＧｒ２から出力されるアナログ信号がスロープＳＬの範囲を逸脱する可能性は有る。図６は、実施の形態１にかかる撮像装置１００でのＡ／Ｄ変換の別の例を示す図である。図６では、緑色検出画素Ｇｒ０〜Ｇｒ２から出力されるアナログ信号が、Ａ／Ｄ変換したデジタル信号の値にして、それぞれ「２００」、「９００」、「１２００」に対応している。この場合、緑色検出画素Ｇｒ２から出力されるアナログ信号の電圧レベルはスロープＳＬの範囲外となるため、正常なＡ／Ｄ変換が行えなくなる。
【００４２】
本実施の形態では、こうした問題を避けるため、Ａ／Ｄ変換器２は、最上位ビットＭＳＢから１つ下位のビットＤ［１］を参照し、参照結果に応じてスロープを所定量だけシフトさせる。Ａ／Ｄ変換器２は、最上位ビットＭＳＢから１つ下位のビットＤ［１］が「０」である場合には、スロープを例えば０．５［Ｖ］（５１２、すなわち９ビット分）だけ値が小さい方向（−０．５［Ｖ］）へシフトさせる。また、Ａ／Ｄ変換器２は、最上位ビットＭＳＢから１つ下位のビットＤ［１］が「１」である場合には、スロープを例えば０．５［Ｖ］（５１２、すなわち９ビット分）だけ値が大きい方向（＋０．５［Ｖ］）へシフトさせる。
【００４３】
なお、スロープの最小値がＡ／Ｄ変換器２のフルスケールレンジの最小値である場合には、値が小さい方向へスロープをシフトさせるとスロープの範囲が小さくなる。同様に、スロープの最大値がＡ／Ｄ変換器２のフルスケールレンジの最大値である場合には、値が大きい方向へスロープをシフトさせるとスロープの範囲が小さくなる。このような場合、Ａ／Ｄ変換器２は、スロープのシフトを行わないことも可能である。
【００４４】
以下、撮像装置２００のＡ／Ｄ変換動作について説明する。図７は、実施の形態２にかかる撮像装置２００のＡ／Ｄ変換動作を示すフローチャートである。
【００４５】
ステップＳ２０１〜Ｓ２０３
ステップＳ２０１〜Ｓ２０３については、実施の形態１において説明したステップＳ１１〜Ｓ１３（図５）と同様であるので、説明を省略する。
【００４６】
ステップＳ２０４
Ａ／Ｄ変換器２は、最上位ビットＭＳＢから１つ下位のビットＤ［１］の値を判定する。
【００４７】
ステップＳ２０５
最上位ビットＭＳＢから１つ下位のビットＤ［１］が「０」である場合、Ａ／Ｄ変換器２は、スロープの最小値がＡ／Ｄ変換器２のフルスケールレンジの最小値であるかを判定する。
【００４８】
ステップＳ２０６
スロープの最小値がＡ／Ｄ変換器２のフルスケールレンジの最小値である場合、Ａ／Ｄ変換器２は、スロープのシフトを行わない。
【００４９】
ステップＳ２０７
スロープの最小値がＡ／Ｄ変換器２のフルスケールレンジの最小値ではない場合、Ａ／Ｄ変換器２は、スロープを値が小さくなる方向へ所定量だけシフト（−シフト）させる。
【００５０】
ステップＳ２０８
最上位ビットＭＳＢから１つ下位のビットＤ［１］が「１」である場合、Ａ／Ｄ変換器２は、スロープの最大値がＡ／Ｄ変換器２のフルスケールレンジの最大値であるかを判定する。
【００５１】
ステップＳ２０９
スロープの最大値がＡ／Ｄ変換器２のフルスケールレンジの最大値である場合、Ａ／Ｄ変換器２は、スロープのシフトを行わない。
【００５２】
ステップＳ２１０
スロープの最大値がＡ／Ｄ変換器２のフルスケールレンジの最大値ではない場合、Ａ／Ｄ変換器２は、スロープを値が大きくなる方向へ所定量だけシフト（＋シフト）させる。
【００５３】
ステップＳ２１１
ステップＳ２０６、ステップＳ２０７、ステップＳ２０９又はステップＳ２０９ののち、Ａ／Ｄ変換器２は、スロープを用いてＡ／Ｄ変換を行う。その後、処理をステップＳ２０２に戻す。
【００５４】
以下、具体例を示す。図８は、実施の形態２にかかる撮像装置２００でのＡ／Ｄ変換を示す図である。まず、Ａ／Ｄ変換器２は、フルスケールレンジのスロープＳＦを用いて緑色検出画素Ｇｒ０から出力されるアナログ信号ＯＵＴ０をデジタル信号ＤＩＧ０にＡ／Ｄ変換する。この例では、デジタル信号ＤＩＧ０は「２００」（２進数表記で「０００１１００１０００」である。デジタル信号ＤＩＧ０の最上位ビットＭＳＢは「０」あるので、Ａ／Ｄ変換器２は、以降のＡ／Ｄ変換では０〜１．０［Ｖ］の範囲のスロープＳＬを用いる。また、デジタル信号ＤＩＧ０の最上位ビットＭＳＢの１つ下位のビットＤ［１］は「０」であるので、スロープＳＬのシフトは行われない。
【００５５】
次に、Ａ／Ｄ変換器２は、スロープＳＬを用いて緑色検出画素Ｇｒ１から出力されるアナログ信号ＯＵＴ１をデジタル信号ＤＩＧ１にＡ／Ｄ変換する。この例では、デジタル信号ＤＩＧ１は「９００」（２進数表記で「０１１１００００１００」である。このとき、デジタル信号ＤＩＧ１の最上位ビットＭＳＢは「０」あるので、Ａ／Ｄ変換器２は、以降のＡ／Ｄ変換では０〜１．０［Ｖ］の範囲のスロープＳＬを引き続き用いる。また、デジタル信号ＤＩＧ１の最上位ビットＭＳＢの１つ下位のビットＤ［１］は「１」であるので、スロープＳＬを値が大きい方向に０．５［Ｖ］（つまり、＋０．５［Ｖ］）だけシフトさせる。図８では、＋０．５［Ｖ］だけシフトされたスロープＳＬをＳＬ＿Ｓ（５１２〜１５３６）としている。
【００５６】
次に、Ａ／Ｄ変換器２は、＋０．５［Ｖ］だけシフトされたスロープＳＬ＿Ｓを用いて、緑色検出画素Ｇｒ２からのアナログ信号ＯＵＴ２をデジタル信号ＤＩＧ２にＡ／Ｄ変換する。この例では、デジタル信号ＤＩＧ２は「１２００」（２進数表記で「１００１０１１００００」である。
【００５７】
「１２００」はスロープＳＬの範囲である０〜１０２４に含まれないため、そのままスロープＳＬを用いるとアナログ信号ＯＵＴ２のＡ／Ｄ変換は行えない。この場合、Ａ／Ｄ変換結果はエラーとなり、正常なデジタル信号が得られない。しかし、本実施の形態では、先に出力したデジタル信号ＤＩＧ１の最上位ビットＭＳＢの１つ下位のビットＤ［１］の値を参照した。そして、スロープＳＬを＋０．５［Ｖ］だけ予めシフトさせたスロープＳＬ＿Ｓを用いている。これにより、「１２００」はスロープＳＬ＿Ｓの範囲である５１２〜１５３６に含まれているので、正常にＡ／Ｄ変換を行うことができる。
【００５８】
以上、本構成によれば、実施の形態１にかかる撮像装置１００と比べて、撮像素子から出力されるアナログ信号を低エラー率にてより確実にＡ／Ｄ変換を行うことができる。
【００５９】
本実施の形態は、次のように解釈することも可能である。Ｍ（Ｍは、２以上の整数）ビットのＡ／Ｄ変換器において、Ａ／Ｄ変換で得られたデジタル信号の上位Ｎ（Ｎは、Ｎ＜Ｍを満たす整数）ビットを参照して、スロープの範囲を１／２Ｎに縮小することができる。つまり、フルスケールレンジのスロープが２Ｎ分割される。そして、２Ｎ分割されたスロープのうちで上位Ｎビットを含むものを、次の画素のＡ／Ｄ変換に用いるスロープとして選択する。
【００６０】
更に、本実施の形態では、上位Ｎビットの１つ下位のビットＤ［Ｎ＋１］を参照する。このとき、上位Ｎビットの１つ下位のビットＤ［Ｎ＋１］が「０」であれば、選択したスロープを値が小さい方向へ所定量シフトさせる。上位Ｎビットの１つ下位のビットＤ［Ｎ＋１］が「１」であれば、選択したスロープを値が大きい方向へ所定量シフトさせる。例えば、シフト量は、選択したスロープの範囲の１／２、（Ｍ−Ｎ−１）ビット分とすることができる。
【００６１】
実施の形態３
実施の形態３にかかる撮像装置３００について説明する。撮像装置３００は、構成は実施の形態２にかかる撮像装置２００と同様であるが、Ａ／Ｄ変換器２のＡ／Ｄ変換動作が異なる。
【００６２】
実施の形態２では、デジタル信号ＤＩＧ２の値「１２００」がシフト後のスロープＳＬ＿Ｓの範囲５１２〜１５３６（０．５〜１．５［Ｖ］）の範囲に含まれるので、スロープＳＬ＿Ｓを用いて正常にＡ／Ｄ変換が行えた。しかし、緑色検出画素Ｇｒ２から出力されるアナログ信号がスロープＳＬ＿Ｓの範囲を逸脱する可能性は有る。図９は、実施の形態２にかかる撮像装置２００でのＡ／Ｄ変換の別の例を示す図である。図９では、緑色検出画素Ｇｒ０〜Ｇｒ２から出力されるアナログ信号が、Ａ／Ｄ変換したデジタル信号の値にして、それぞれ「２００」、「９００」、「１８００」に対応している。この場合、緑色検出画素Ｇｒ２から出力されるアナログ信号の電圧レベルはスロープＳＬの範囲外となるため、正常なＡ／Ｄ変換が行えなくなる。
【００６３】
本実施の形態では、こうした問題を避けるため、Ａ／Ｄ変換器２は、実施の形態２と同様にスロープをシフトさせるとともに、シフト後のスロープの範囲を拡張する。Ａ／Ｄ変換器２は、例えば、シフト後のスロープの範囲を、±０．３［Ｖ］だけ拡張する。
【００６４】
以下、撮像装置３００のＡ／Ｄ変換動作について説明する。図１０は、実施の形態３にかかる撮像装置３００のＡ／Ｄ変換動作を示すフローチャートである。
【００６５】
ステップＳ２０１〜Ｓ２１１
ステップＳ２０１〜Ｓ２１１については、実施の形態２において説明したもの（図８）と同様であるので、説明を省略する。
【００６６】
ステップＳ３０１
Ａ／Ｄ変換器２は、シフト後のスロープの範囲を、所定量だけシフトさせる。
【００６７】
以下、具体例を示す。図１１は、実施の形態３にかかる撮像装置３００でのＡ／Ｄ変換を示す図である。まず、Ａ／Ｄ変換器２は、フルスケールレンジのスロープＳＦを用いて緑色検出画素Ｇｒ０から出力されるアナログ信号ＯＵＴ０をデジタル信号ＤＩＧ０にＡ／Ｄ変換する。このＡ／Ｄ変換については、実施の形態２と同様であるので、説明を省略する。
【００６８】
次に、Ａ／Ｄ変換器２は、スロープＳＬを用いて緑色検出画素Ｇｒ１から出力されるアナログ信号ＯＵＴ１をデジタル信号ＤＩＧ１にＡ／Ｄ変換する。この例では、デジタル信号ＤＩＧ１は「９００」（２進数表記で「０１１１００００１００」である。このとき、デジタル信号ＤＩＧ１の最上位ビットＭＳＢは「０」あるので、Ａ／Ｄ変換器２は、以降のＡ／Ｄ変換では０〜１．０［Ｖ］の範囲のスロープＳＬを引き続き用いる。また、デジタル信号ＤＩＧ１の最上位ビットＭＳＢの１つ下位のビットＤ［１］は「１」であるので、Ａ／Ｄ変換器２は、スロープＳＬを値が大きい方向に０．５［Ｖ］（つまり、＋０．５［Ｖ］）だけシフトさせる。
【００６９】
更に、Ａ／Ｄ変換器２は、スロープＳＬ＿Ｓを±０．３［Ｖ］だけ拡張し、スロープＳＬ＿ＳＥ（２０４〜１８４４）とする。
【００７０】
次に、Ａ／Ｄ変換器２は、スロープＳＬ＿ＳＥを用いて緑色検出画素Ｇｒ２からのアナログ信号ＯＵＴ２をデジタル信号ＤＩＧ２にＡ／Ｄ変換する。この例では、デジタル信号ＤＩＧ２は「１８００」（２進数表記で「１１１００００１０００」である。
【００７１】
「１８００」はシフト後のスロープＳＬ＿Ｓの範囲である５１２〜１５３６に含まれないため、そのままシフト後のスロープＳＬ＿Ｓを用いるとアナログ信号ＯＵＴ２のＡ／Ｄ変換は行えない。この場合、Ａ／Ｄ変換結果はエラーとなり、正常なデジタル信号が得られない。
【００７２】
しかし、本実施の形態では、スロープＳＬ＿Ｓの範囲を±０．３［Ｖ］だけ拡張したスロープＳＬ＿ＳＥ（２０４〜１８４４）を用いている。これにより、「１８００」はスロープＳＬ＿ＳＥの範囲である２０４〜１８４４に含まれるので、正常にＡ／Ｄ変換を行うことができる。
【００７３】
以上、本構成によれば、実施の形態２にかかる撮像装置２００と比べて、撮像素子から出力されるアナログ信号をＡ／Ｄ変換を低エラー率にてより確実にＡ／Ｄ変換を行うことができる。
【００７４】
この例では、シフト後のスロープの両端を所定量拡張したが、スロープの両端の一方のみを拡張してもよい。また、拡張する範囲は例示であり、拡張する範囲は適宜変更できる。
【００７５】
この例では、シフト後のスロープの両端を所定量拡張するものとして説明したが、スロープのシフトを行わずにスロープの両端を所定量拡張してもよい。すなわち、実施の形態１にかかる撮像装置１００において、分割されたスロープの選択後に、選択したスロープの両端を所定量拡張してもよい。
【００７６】
実施の形態４
実施の形態４にかかる撮像装置４００について説明する。図１２は、実施の形態４にかかる撮像装置４００の構成を示す図である。撮像装置４００は、実施の形態４にかかる撮像装置４００のＡ／Ｄ変換器２をＡ／Ｄ変換器５に置換した構成を有する。
【００７７】
上述の図６及び図９では、スロープを分割したことによって、緑色検出画素Ｇｒ２のＡ／Ｄ変換が正常に行えない場合（すなわち、エラーの発生）が有り得ることについて説明した。エラー画素の補間やエラー訂正を行うには、Ａ／Ｄ変換エラーが発生したことを確実に検出することが必要である。そこで、本実施の形態では、Ａ／Ｄ変換器５は、Ａ／Ｄ変換エラーの発生を検知する構成を有する。
【００７８】
Ａ／Ｄ変換器５の構成について説明する。図１３は、実施の形態４にかかるＡ／Ｄ変換器５の構成の例を示す図である。Ａ／Ｄ変換器５は、実施の形態１〜４にかかるＡ／Ｄ変換器２にエラー判定部４１を追加した構成を有する。
【００７９】
エラー判定部４１は、比較器２１の出力と接続され、かつ、比較カウンタ２４から比較器２１で行われた比較回数を示す信号ＣＯＵＮＴ（０〜２０４８）を受け取る。エラー判定部４１は、比較カウンタ２４から比較器２１で行われた比較回数を示す信号ＣＯＵＮＴがＡ／Ｄ変換器５のスロープのレンジ分だけ変化する間に、ラッチ信号ＳＩＧ＿Ｌが「０」から「１」に遷移したか否かを検出する。
【００８０】
エラー判定部４１は、ラッチ信号ＳＩＧ＿Ｌが「０」から「１」に遷移したことを検出したかった場合（すなわち、デジタル信号の値は「０」のまま）には、正常なＡ／Ｄ変換が行えなかったものとして、エラー信号ＥＲＲを出力する。例えば、外部回路（図示せず）は、エラー信号ＥＲＲを受け取り、エラー画素の補間やエラー訂正を行うことができる。
【００８１】
以上、本構成によれば、比較カウンタ２４から比較器２１で行われた比較回数を示す信号ＣＯＵＮＴがＡ／Ｄ変換器５のスロープのレンジ分だけ変化する間にラッチ信号ＳＩＧ＿Ｌが遷移したか否かを監視することで、Ａ／Ｄ変換エラーを確実に検出することができる。
【００８２】
なお、Ａ／Ｄ変換エラーの発生率は、図１０のステップＳ３０１でのスロープの拡張量とトレードオフとなる。そこで、Ａ／Ｄ変換エラーの発生率に基準値を設けることで、スロープの拡張量を調整ないしは最適化することも可能である。
【００８３】
また、本実施の形態では、実施の形態３にかかる撮像装置３００のＡ／Ｄ変換器２をＡ／Ｄ変換器５に置換した構成について説明したが、これは例示に過ぎない。例えば、実施の形態１にかかる撮像装置１００又は実施の形態２にかかる撮像装置２００のＡ／Ｄ変換器２をＡ／Ｄ変換器５に置換できることは勿論である。
【００８４】
その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、Ａ／Ｄ変換器２及びＡ／Ｄ変換器５の回路構成は例示であり、同様の機能を有する限り、他の回路構成をとり得ることは勿論である。
【符号の説明】
【００８５】
１  撮像素子
２、５  Ａ／Ｄ変換器
４Ａ  緑色処理部
４Ｂ  青色赤色処理部
２１  比較器
２２  ＤＣ電源
２３  ラッチ
２４  比較カウンタ
２５  スロープ制御部
４１  エラー判定部
１００、２００、３００、４００  撮像装置
Ｂ  青色検出画素
ＣＯＮ  制御信号
ＣＯＵＮＴ  信号
ＤＩＧ、ＤＩＧ０〜ＤＩＧ２  デジタル信号
ＥＲＲ  エラー信号
Ｇｂ、Ｇｒ、Ｇｒ０〜Ｇｒ２ 緑色検出画素
ＩＮＦ  通知信号
ＯＵＴ、ＯＵＴ０〜ＯＵＴ２  アナログ信号
Ｒ  赤色検出画素
ＲＥＦ  基準電圧
ＳＥＬ  選択信号
ＳＩＧ＿Ｌ  ラッチ信号
ＳＦ、ＳＬ、ＳＨ、ＳＬ＿Ｓ、ＳＬ＿ＳＥ  スロープ
【図１】
2016122970.tif 000003
【図２】
2016122970.tif 000004
【図３】
2016122970.tif 000005
【図４】
2016122970.tif 000006
【図５】
2016122970.tif 000007
【図６】
2016122970.tif 000008
【図７】
2016122970.tif 000009
【図８】
2016122970.tif 000010
【図９】
2016122970.tif 000011
【図１０】
2016122970.tif 000012
【図１１】
2016122970.tif 000013
【図１２】
2016122970.tif 000014
【図１３】
2016122970.tif 000015