(57)【要約】【課題】視差の発生を低減しつつ、入力におけるレイテンシーを軽減することが可能な表示装置を提供する。【解決手段】この表示装置は、画素毎に第１の薄膜トランジスタを含むと共に、第１の薄膜トランジスタ上に平坦化層を有する駆動基板と、駆動基板上に、第１電極、表示体および第２電極をこの順に有する表示素子と、平坦化層に埋設されると共に、加圧により表示素子への電圧印加経路を形成する感圧導電層とを備えたものである。【選択図】図１
2016224206.tif 000002
【特許請求の範囲】
【請求項１】
画素毎に第１の薄膜トランジスタを含むと共に、前記第１の薄膜トランジスタ上に平坦化層を有する駆動基板と、
前記駆動基板上に、第１電極、表示体および第２電極をこの順に有する表示素子と、
前記平坦化層に埋設されると共に、加圧により前記表示素子への電圧印加経路を形成する感圧導電層と
を備えた
表示装置。
【請求項２】
前記感圧導電層は、前記第１の薄膜トランジスタと電気的に並列に接続されている
請求項１に記載の表示装置。
【請求項３】
前記表示素子を駆動する駆動部を備え、
前記駆動基板は、画素毎に、前記表示素子と電気的に並列に接続された第１の容量素子を含み、
前記駆動部は、前記感圧導電層を用いた入力後に前記第１の容量素子に蓄積された電荷を抜き出す駆動を行う
請求項１に記載の表示装置。
【請求項４】
前記画素では、
前記第１の薄膜トランジスタのソースおよびドレインのうちの第１の端子がソース線に接続されると共に、前記第１の薄膜トランジスタの第２の端子が、前記表示素子の第１電極に電気的に接続され、
前記感圧導電層は、前記第１の薄膜トランジスタと並列回路を成す
請求項１に記載の表示装置。
【請求項５】
前記画素は、前記第１の薄膜トランジスタとは異なるゲート線に接続された第２の薄膜トランジスタを含み、
前記画素では、
前記第１の薄膜トランジスタのソースおよびドレインのうちの第１の端子がソース線に接続されると共に、前記第１の薄膜トランジスタの第２の端子が、前記表示素子の前記第１電極に電気的に接続され、
前記感圧導電層は、前記第２の薄膜トランジスタのソースおよびドレインのうちの第１の端子と前記ソース線との間に配置され、
前記第２の薄膜トランジスタの第２の端子は、前記表示素子の前記第１電極と電気的に接続されている
請求項４に記載の表示装置。
【請求項６】
前記表示素子を駆動する駆動部を備え、
前記駆動部は、前記複数の画素のうちの選択的な画素に配置された前記第２の薄膜トランジスタをオン状態に制御することにより、前記感圧導電層を用いた入力の範囲を制限する駆動を行う
請求項５に記載の表示装置。
【請求項７】
前記駆動基板は、画素毎に、前記表示素子と電気的に並列に接続された第１の容量素子を含み、
各画素に信号電圧を供給するための表示駆動回路と、
前記第１の容量素子に蓄積された電荷を検出するための電荷検出回路と
を更に備えた
請求項１に記載の表示装置。
【請求項８】
前記表示素子を駆動する駆動部を備え、
前記駆動部は、前記電荷検出回路を用いた電荷検出動作の後に、前記第１の容量素子に蓄積された電荷を抜き出す駆動を行う
請求項７に記載の表示装置。
【請求項９】
前記表示駆動回路と前記電荷検出回路とは共有の制御線により前記画素に接続されている
請求項７に記載の表示装置。
【請求項１０】
前記画素は、
前記第１の薄膜トランジスタとは異なるゲート線に接続された第３の薄膜トランジスタと、
前記第１の薄膜トランジスタと並列回路を成す、前記感圧導電層としての第１の感圧導電層と、
前記第１の感圧導電層と近接して配置された第２の感圧導電層と、
前記第２の感圧導電層を介してソース線に接続された第２の容量素子と
を有し、
前記画素では、
前記第１の薄膜トランジスタのソースおよびドレインのうちの第１の端子がソース線と電気的に接続されると共に、前記第１の薄膜トランジスタの第２の端子が、前記表示素子の前記第１電極と電気的に接続され、
前記第３の薄膜トランジスタのソースおよびドレインのうちの第１の端子が、前記第２の容量素子と電気的に接続されると共に、前記第３の薄膜トランジスタの第２の端子が、前記ソース線と電気的に接続されている
請求項４に記載の表示装置。
【請求項１１】
各画素に信号電圧を供給するための表示駆動回路と、
前記第２の容量素子に蓄積された電荷を検出するための電荷検出回路と
を更に備えた
請求項１０に記載の表示装置。
【請求項１２】
前記感圧導電層を介した入力に基づいて得られた書き込み情報を記憶する記憶部を備えた
請求項１に記載の表示装置。
【請求項１３】
前記駆動部は、前記記憶部に記憶された書き込み情報に基づいて前記表示素子を駆動する
請求項１２に記載の表示装置。
【請求項１４】
前記表示体は、絶縁性液体と、繊維状構造体と、電気泳動粒子とを有するものである
請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、指やスタイラスなどを用いた入力が可能な表示装置に関する。
【背景技術】
【０００２】
近年、電気泳動表示素子を有する表示装置において、いわゆる感圧導電層（加圧状態に応じて電気抵抗が変化する材料層）を用いて電気泳動表示素子を駆動する手法が提案されている（例えば、特許文献１，２）。具体的には、特許文献１の手法では、表示装置の表示面上に感圧導電層を配置し、その表面をスタイラス等により加圧することで、感圧導電層を変形させて電気的に導通させる。この結果、電気泳動表示素子に電界が生じ、生じた電界がその電気泳動表示素子の状態（光反射率）を変化させる。これにより、手書き入力を実現することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１４３８０号公報
【特許文献２】特開２００８−１９１３２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような感圧導電層を用いて入力を行うことで、タッチパネルを用いる場合に比べ、入力から画像表示までの時間を短縮でき、遅延（レイテンシー）を軽減することが可能である。しかしながら、上記特許文献１の手法のように、感圧導電層が表示面上に配置されていると、例えば、斜め方向から見た場合と正面方向から見た場合とにおいて見え方が異なる（視差が発生する）。このような視差の発生を低減しつつ、入力におけるレイテンシーを軽減することが可能な表示装置の実現が望まれている。
【０００５】
本開示はかかる問題点に鑑みてなされたもので、その目的は、視差の発生を低減しつつ、入力におけるレイテンシーを軽減することが可能な表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本開示の表示装置は、画素毎に第１の薄膜トランジスタを含むと共に、第１の薄膜トランジスタ上に平坦化層を有する駆動基板と、駆動基板上に、第１電極、表示体および第２電極をこの順に有する表示素子と、平坦化層に埋設されると共に、加圧により表示素子への電圧印加経路を形成する感圧導電層とを備えたものである。
【０００７】
本開示の表示装置では、駆動基板が画素毎に第１の薄膜トランジスタを含み、この第１の薄膜トランジスタ上に形成された平坦化層に、加圧により表示素子への電圧印加経路を形成する感圧導電層が埋設されている。感圧導電層を有することにより、装置表面を加圧した際に、その加圧した箇所の表示素子に、ダイレクトに（表示用の駆動回路を介することなく）電圧が印加される。また、この感圧導電層が、表示素子の第１電極よりも下方に配置されることから、表示装置の最表面に感圧導電層が配置される場合に比べ、装置表面と表示面（表示体の表面）との間の距離が近づく。
【発明の効果】
【０００８】
本開示の表示装置によれば、駆動基板が画素毎に第１の薄膜トランジスタを含み、この第１の薄膜トランジスタ上に形成された平坦化層に、感圧導電層が埋設されている。感圧導電層を有することにより、加圧により入力した箇所の表示素子に電圧をダイレクトに印加できるため、画像を瞬時に表示することが可能となる。したがって、入力から画像表示までに要する時間を短縮することができる。また、この感圧導電層が、表示素子の第１電極よりも下方に配置されることから、表示装置の最表面に感圧導電層が配置される場合に比べ、装置表面と表示面との間の距離が近づき、斜め方向から見た場合と正面方向から見た場合とにおいて見え方に差が生じにくい。よって、視差の発生を低減しつつ、入力におけるレイテンシーを軽減することが可能となる。
【０００９】
尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。
【図面の簡単な説明】
【００１０】
【図１】本開示の第１の実施形態の表示装置の全体構成を機能ブロック図である。
【図２】図１に示した画素アレイ部の要部構成を表す断面図である。
【図３】図２に示した画素の回路構成を表す回路図である。
【図４】図２に示した表示体１５の一構成例を表す模式図である。
【図５Ａ】図２に示した感圧導電層の一構成例（非加圧状態）を表す断面模式図である。
【図５Ｂ】図２に示した感圧導電層の一構成例（加圧状態）を表す断面模式図である。
【図６Ａ】通常表示時の画素駆動動作を説明するための回路図である。
【図６Ｂ】手書き入力時の画素駆動動作を説明するための回路図である。
【図７Ａ】比較例１に係る表示装置（画素アレイ部）の要部構成を表す断面図である。
【図７Ｂ】比較例２に係る表示装置（画素アレイ部）の要部構成を表す断面図である。
【図８】図７Ｂに示した画素を用いた手書き入力時の処理フロー図である。
【図９】図２に示した画素を用いた手書き入力時の処理フロー図である。
【図１０】比較例３に係る表示装置（画素アレイ部）において生じる視差を説明するための模式図である。
【図１１】図２に示した画素アレイ部において生じる視差を説明するための模式図である。
【図１２】比較例４に係る表示装置の感圧導電層（非加圧状態）を表す断面模式図である。
【図１３】比較例４に係る表示装置の感圧導電層（加圧状態）を表す断面模式図である。
【図１４】本開示の第２の実施形態の画素アレイ部の要部構成を表す断面図である。
【図１５】図１４に示した画素の回路構成を表す回路図である。
【図１６】図１４に示した画素を用いた駆動動作を説明するための模式図である。
【図１７】本開示の第３の実施形態に係る表示装置の画素構成を表示駆動／検出回路と共に表す回路図である。
【図１８】図１７に示した画素を用いた手書き入力時の処理フロー図である。
【図１９】本開示の第４の実施形態の画素アレイ部の要部構成を表す断面図である。
【図２０】図１９に示した画素の構成を表示駆動／検出回路と共に表す回路図である。
【図２１】本開示の第５の実施形態の表示装置の全体構成を機能ブロック図である。
【図２２】適用例に係る電子機器の構成を表す斜視図である。
【発明を実施するための形態】
【００１１】
以下、本開示の実施形態について、図面を参照して詳細に説明する。なお、説明する順序は、下記の通りである。
１．第１の実施の形態（薄膜トランジスタと並列に接続される感圧導電層が平坦化層に埋設された電気泳動型の表示装置の例）
２．第２の実施の形態（感圧導電層を用いた入力の範囲を制限可能な画素構成および駆動例）
３．第３の実施の形態（感圧導電層を用いた入力に対応する電荷を検出可能とした場合の例）
４．第４の実施の形態（画素内に、感圧導電層を用いた入力に対応する電荷の蓄積回路を形成した例）
５．第５の実施の形態（感圧導電層を用いた入力に対応する電荷を検出し、画像情報として記憶する装置構成例）
６．適用例（電子機器の例）
【００１２】
＜第１の実施の形態＞
［構成］
図１は、本開示の第１の実施形態の表示装置（表示装置１）の全体構成を表したものである。表示装置１は、例えば電気泳動表示素子等の表示素子を用いた光反射率制御により画像を表示するモノクロ反射型表示装置である。
【００１３】
表示装置１は、画素アレイ部１０と、表示制御部５１と、ゲート駆動ユニット５２と、ソース駆動ユニット５３と、中央制御部５０とを備える。表示制御部５１と、ゲート駆動ユニット５２と、ソース駆動ユニット５３と、中央制御部５０が、本開示における「駆動部」の一具体例に相当する。
【００１４】
画素アレイ部１０は、例えばマトリクス状に配置された複数の画素Ｐ１を含み、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を用いたアクティブマトリクス駆動方式によって表示駆動されるものである。この画素アレイ部１０は、詳細は後述するが、例えば画素Ｐ１毎に電気泳動表示素子などの表示素子１０Ａを含み、印加される電圧に応じて光反射率を変化させ、文字や画像を表示するものである。この画素アレイ部１０は、ゲート駆動ユニット５２およびソース駆動ユニット５３に接続されている。ゲート駆動ユニット５２から行方向に沿って延設された複数のゲート線（ゲート電圧供給線）１１０Ｇと、ソース駆動ユニット５３から列方向に沿って延設された複数のソース線（ソース電圧供給線）１１０Ｓとの各交点に、画素Ｐ１が形成されている。
【００１５】
表示制御部５１は、画素アレイ部１０を表示駆動するために必要な信号の生成を行う駆動部であり、例えばタイミングコトローラおよび表示用信号生成部等を有している。
【００１６】
ゲート駆動ユニット５２は、表示制御部５１から供給される制御信号に従って複数のゲート線１１０Ｇに対してゲート信号（走査信号）を順次印加することにより、複数の画素Ｐ１を順次選択するものである。ソース駆動ユニット５３は、表示制御部５１から供給される制御信号に従って、画像信号に対応するアナログの信号を生成し、各ソース線１１０Ｓに印加するものである。ソース駆動ユニット５３により各ソース線１１０Ｓに対して印加された表示用の信号（信号電圧）が、ゲート駆動ユニット５２により選択された画素Ｐ１に対して印加されるようになっている。
【００１７】
中央制御部５０は、例えば表示制御部５１に接続され、表示制御を含む全ての処理を担う、表示装置１の中心部分であり、具体的には、ＣＰＵ（Central Processing Unit）マイコンや、ＡＳＩＣ(Application Specific Integrated Circuit)またはＦＰＧＡ(Field-Programmable Gate Array)などの部品を用いて構成される。この中央制御部５０は、共通電圧供給線１１０Ｃを介して、例えば全画素Ｐ１に共通の電圧（グランド電位あるいはオフセット電位）を供給可能となっている。
【００１８】
（画素アレイ部１０の詳細構成例）
図２は、表示装置１の画素アレイ部１０の要部構成を表したものである。図３は、画素Ｐ１の回路構成を表したものである。画素アレイ部１０は、例えば、駆動基板１１Ａ（バックプレーン）上に、表示素子１０Ａ（第１電極１４、表示体１５および第２電極１６）を備えたものである。画素アレイ部１０では、表示体１５が、隔壁１２３によって画素Ｐ１毎に分離されている。また、第２電極１６上には、支持基板１７が設けられている。
【００１９】
駆動基板１１Ａは、例えば、支持基板１１上に、各画素Ｐ１の画素回路や各種配線が形成されたものである。例えば、駆動基板１１Ａは、ＴＦＴ１２、容量素子（保持容量素子）１３、ゲート線１１０Ｇ、ソース線１１０Ｓおよび共通電圧供給線１１０Ｃなどを含む。この駆動基板１１Ａの表面は、平坦化層１８によって覆われている。画素Ｐ１は、いわゆる１Ｔｒ１Ｃの回路構成を有し、表示素子１０Ａと、ＴＦＴ１２と、容量素子１３とを含んで構成されている。
【００２０】
支持基板１１は、例えば無機材料、金属材料またはプラスチックなどにより構成されている。無機材料は、例えば、ケイ素（Ｓｉ）、酸化ケイ素（ＳｉＯx）、窒化ケイ素（ＳｉＮx）または酸化アルミニウム（ＡｌＯx）などである。酸化ケイ素には、例えばガラスまたはスピンオングラス（ＳＯＧ）などが含まれる。金属材料は、例えばアルミニウム（Ａｌ）、ニッケル（Ｎｉ）またはステンレスなどである。プラスチックは、例えば、ポリカーボネート（ＰＣ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）またはポリエチルエーテルケトン（ＰＥＥＫ）などである。
【００２１】
ＴＦＴ１２は、画素を選択するためのスイッチング素子である。ＴＦＴ１２は、例えば、ゲート（ゲート電極１２ｇ）、ソース（ソース電極１２ｓ）およびドレイン（ドレイン電極１２ｄ）を有する３端子型の薄膜トランジスタである。このＴＦＴ１２が、本開示における「第１の薄膜トランジスタ」の一具体例に相当する。ＴＦＴ１２の半導体層１２１には、例えばペンタセンなどの有機半導体が用いられてもよいし、あるいはアモルファスシリコン、ポリシリコンまたは酸化物などの無機半導体が用いられてもよい。また、ＴＦＴ１２の素子構造は、ここでは逆スタガー構造（いわゆるボトムゲート型）としているが、特に限定されず、スタガー構造（いわゆるトップゲート型）であっても構わない。また、ｐチャネル型のＭＯＳＦＥＴにより構成されていてもよいし、ｎチャネル型のＭＯＳＦＥＴにより構成されていてもよい。
【００２２】
このＴＦＴ１２のゲート（ゲート電極１２ｇ）は、ゲート線１１０Ｇに接続されている。ＴＦＴ１２のソースおよびドレインのうちの第１の端子（ここでは、ソース電極１２ｓ）は、ソース線１１０Ｓに接続されている。ＴＦＴ１２の第２の端子（ここでは、ドレイン電極１２ｄ）は、表示素子１０Ａの第１電極１４に接続されている。
【００２３】
容量素子１３は、表示素子１０Ａと電気的に並列に接続されている。容量素子１３の一端（ここではドレイン電極１２ｄ）は、上記のように、ドレイン電極１２ｄと第１電極１４とに電気的に接続されている。容量素子１３の他端（Ｃｓ電極１３１）は、共通電圧供給線１１０Ｃに接続されている。
【００２４】
尚、これらのＴＦＴ１２および容量素子１３は、支持基板１１上に、金属膜および絶縁膜を積層することにより形成することができる。例えば、ゲート電極１２ｇ、容量素子１３の電極を、蒸着等の成膜装置やリソグラフィ装置を用いてパターン形成した後、塗布などの種々の方法でゲート絶縁層１２４を成膜する。このゲート絶縁膜１２４上に、ソース電極１２ｓ、ドレイン電極１２ｄおよびソース線１１０Ｓなどをパターン形成する。
【００２５】
平坦化層１８は、駆動基板１１Ａの構造上の段差（表面段差）を平坦化するものである。この平坦化層１８は、例えば樹脂等を用いて形成される。平坦化層１８の一部には、リソグラフィ法などを用いて開口部（コンタクトホール）が設けられ、この開口部に第１電極１４の材料が埋め込まれることで、コンタクト部１２２が形成されている。コンタクト部１２２により、第１電極１４と、容量素子１３およびＴＦＴ１２（ドレイン電極１２ｄ）とが電気的に接続される。
【００２６】
第１電極１４は、マトリクス状に複数配置されている（画素Ｐ１毎に配置されている）。この第１電極１４は、例えば、金（Ａｕ）、銀（Ａｇ）および銅（Ｃｕ）などの導電性材料のうち少なくとも１種を含んでいる。
【００２７】
（表示体１５）
表示体１５は、第１電極１４と第２電極１６とを通じて印加された電圧に応じて光反射率が変化する（コントラストを生じさせる）ように構成されている。
【００２８】
図４に表示体１５の一例を示す。表示体１５は、例えば、絶縁性液体１５１中に多孔質層１５３と泳動粒子１５２とを含むものである。
【００２９】
絶縁性液体１５１は、例えば有機溶媒などの非水溶媒であり、具体的には、パラフィンまたはイソパラフィンなどである。この絶縁性液体１５１の粘度および屈折率は、できるだけ低いことが好ましい。泳動粒子１５２の移動性（応答速度）が向上すると共に、それに応じて泳動粒子１５２の移動に要するエネルギー（消費電力）が低くなるからである。また、絶縁性液体１５１の屈折率と多孔質層１５３の屈折率との差が大きくなるため、その多孔質層１５３の光反射率が高くなるからである。
【００３０】
なお、絶縁性液体１５１は、必要に応じて、各種材料を含んでいてもよい。例えば、絶縁性液体１５１は、着色剤、電荷制御剤、分散安定剤、粘度調製剤、界面活性剤または樹脂などを含んでいてもよい。
【００３１】
泳動粒子１５２は、第１電極１４と第２電極１６との間を移動可能な１または２以上の荷電粒子であり、絶縁性液体１５１中に分散されている。この泳動粒子１５２は、絶縁性液体１５１中で第１電極１４と第２電極１６との間を移動可能になっている。泳動粒子１５２は、例えば、有機顔料、無機顔料、染料、炭素材料、金属材料、金属酸化物、ガラスまたは高分子材料（樹脂）などのいずれか１種類または２種類以上の粒子（粉末）である。なお、泳動粒子１５２は、上記した粒子を含む樹脂固形分の粉砕粒子またはカプセル粒子などでもよい。ただし、炭素材料、金属材料、金属酸化物、ガラスまたは高分子材料に該当する材料は、有機顔料、無機顔料または染料に該当する材料から除かれることとする。この泳動粒子１５２としては、上記の中のいずれか１種類が用いられてもよいし、複数種類のものが用いられてもよい。
【００３２】
絶縁性液体１５１中における泳動粒子１５２の含有量（濃度）は、特に限定されないが、例えば、０．１重量％〜１０重量％である。泳動粒子１５２の遮蔽（隠蔽）性および移動性が確保されるからである。この場合には、０．１重量％よりも少ないと、泳動粒子１５２が多孔質層１５３を遮蔽しにくくなる可能性がある。一方、１０重量％よりも多いと、泳動粒子１５２の分散性が低下するため、その泳動粒子１５２が泳動しにくくなり、場合によっては凝集する可能性がある。
【００３３】
泳動粒子１５２の具体的な形成材料は、例えば、コントラストを生じさせるために泳動粒子１５２が担う役割に応じて選択される。例えば、泳動粒子１５２により暗表示（黒表示）される場合の材料は、黒色の材料、例えば、炭素材料または金属酸化物などである。炭素材料は、例えば、カーボンブラックなどであり、金属酸化物は、例えば、銅−クロム酸化物、銅−マンガン酸化物、銅−鉄−マンガン酸化物、銅−クロム−マンガン酸化物または銅−鉄−クロム酸化物などである。中でも、炭素材料が好ましい。優れた化学的安定性、移動性および光吸収性が得られるからである。一方、泳動粒子１５２により明表示（白表示）される場合の材料は、白色の材料、例えば、酸化チタン、酸化亜鉛、酸化ジルコニウム、チタン酸バリウムまたはチタン酸カリウムなどの金属酸化物であり、中でも、酸化チタンが好ましい。電気化学的安定性および分散性などに優れていると共に、高い反射率が得られるからである。
【００３４】
なお、泳動粒子１５２は、絶縁性液体１５１中で長期間に渡って分散および帯電しやすいと共に多孔質層１５３に吸着されにくいことが好ましい。このため、静電反発により泳動粒子１５２を分散させるために分散剤（または電荷調整剤）を用いたり、泳動粒子１５２に表面処理を施してもよい。また、両者を併用してもよい。
【００３５】
多孔質層１５３は、例えば、図４に示したように、繊維状構造体１５４により形成された３次元立体構造物（不織布のような不規則なネットワーク構造物）である。この多孔質層１５３は、繊維状構造体１５４が存在していない箇所に、泳動粒子１５２が通過するための複数の隙間（細孔１５６）を有している。
【００３６】
繊維状構造体１５４は、１または２以上の非泳動粒子１５５を含み、その非泳動粒子１５５は、繊維状構造体１５４により保持されている。３次元立体構造物である多孔質層１５３では、１本の繊維状構造体１５４がランダムに絡み合っていてもよいし、複数本の繊維状構造体１５４が集合してランダムに重なっていてもよいし、両者が混在していてもよい。繊維状構造体１５４が複数本である場合、各繊維状構造体１５４は、１または２以上の非泳動粒子１５５を保持していることが好ましい。なお、図４では、複数本の繊維状構造体１５４により多孔質層１５３が形成されている場合を示している。
【００３７】
繊維状構造体１５４に非泳動粒子１５５が含まれているのは、外光がより乱反射しやすくなるため、多孔質層１５３の光反射率がより高くなるからである。これにより、コントラストがより高くなる。
【００３８】
繊維状構造体１５４は、繊維径（直径）に対して長さが十分に大きい繊維状物質である。この繊維状構造体１５４は、例えば、高分子材料または無機材料などのいずれか１種類または２種類以上を含んでおり、他の材料を含んでいてもよい。高分子材料は、例えば、ナイロン、ポリ乳酸、ポリアミド、ポリイミド、ポリエチレンテレフタレート、ポリアクリロニトリル、ポリエチレンオキシド、ポリビニルカルバゾール、ポリビニルクロライド、ポリウレタン、ポリスチレン、ポリビニルアルコール、ポリサルフォン、ポリビニルピロリドン、ポリビニリデンフロリド、ポリヘキサフルオロプロピレン、セルロースアセテート、コラーゲン、ゼラチン、キトサンまたはそれらのコポリマーなどである。無機材料は、例えば、酸化チタンなどである。中でも、繊維状構造体１５４の形成材料としては、高分子材料が好ましい。反応性（光反応性など）が低い（化学的に安定である）ため、繊維状構造体１５４の意図しない分解反応が抑制されるからである。なお、繊維状構造体１５４が高反応性の材料により形成されている場合には、その繊維状構造体１５４の表面は任意の保護層により被覆されていることが好ましい。
【００３９】
繊維状構造体１５４の形状（外観）は、上記したように繊維径に対して長さが十分に大きい繊維状であれば、特に限定されない。具体的には、直線状でもよいし、縮れていたり、途中で折れ曲がっていてもよい。また、一方向に延在しているだけに限らず、途中で１または２以上の方向に分岐していてもよい。この繊維状構造体１５４の形成方法は、特に限定されないが、例えば、相分離法、相反転法、静電（電界）紡糸法、溶融紡糸法、湿式紡糸法、乾式紡糸法、ゲル紡糸法、ゾルゲル法またはスプレー塗布法などであることが好ましい。繊維径に対して長さが十分に大きい繊維状物質を容易かつ安定に形成しやすいからである。
【００４０】
この繊維状構造体１５４は、泳動粒子１５２とは異なる光学的反射特性を有していることが好ましい。例えば、泳動粒子１５２により暗表示がなされる場合、黒色の泳動粒子１５２と、白色の繊維状構造体１５４とが用いられる。泳動粒子１５２により明表示がなされる場合には、白色の泳動粒子１５２と、黒色の繊維状構造体１５４とが用いられる。
【００４１】
非泳動粒子１５５は、繊維状構造体１５４に固定されており、電気的に泳動しない粒子である。この非泳動粒子１５５の形成材料は、例えば、泳動粒子１５２の形成材料と同様であり、非泳動粒子１５５が担う役割に応じて選択される。この非泳動粒子１５５は、泳動粒子１５２とは異なる光学的反射特性を有している。
【００４２】
上記の表示体１５の構成は一例であり、他の構成であってもよい。例えば、表示体１５は、隔壁１２３によって区切られていない（隔壁１２３が設けられていない）構成を有していてもよい。また、多孔質層１５３を持たない他の構成、例えば、カプセル状のものであってもよいし、エレクトロクロミック表示素子などが用いられてもよい。以下に説明する感圧導電層を用いた入力（書き込み）は、外部電界を遮断しても表示状態を保持することが可能な、種々の反射型表示素子に適用可能である。
【００４３】
第２電極１６は、例えば透明導電膜により構成されている。透明導電膜としては、例えば、酸化インジウム−酸化スズ（ＩＴＯ）、酸化アンチモン−酸化スズ（ＡＴＯ）、フッ素ドープ酸化スズ（ＦＴＯ）またはアルミニウムドープ酸化亜鉛（ＡＺＯ）などが挙げられる。ここでは、第２電極１６は、例えば、全画素Ｐ１に共通の電極として、支持基板１７の一面に形成されている。この第２電極１６は、共通電圧供給線１１０Ｃに接続されている。
【００４４】
支持基板１７は、支持基板１１と同様の材料により構成されている。但し、支持基板１７を透過して画像が表示されることから、支持基板１７には、光透過性を有する材料が用いられる。この支持基板１７の一面に接して、もしくは支持基板１７よりも上の層に、図示しないカラーフィルタが設けられていてもよい。
【００４５】
（感圧導電層１８Ａ）
上記のような表示素子１０Ａを用いた画素アレイ部１０では、駆動基板１１Ａの平坦化層１８に、感圧導電層１８Ａが埋設されている。詳細には、平坦化層１８に開口部が設けられ、この開口部に感圧導電層１８Ａが埋め込み形成されている。具体的には、平坦化層１８を部分的に開口させた後、貼合、塗布または蒸着等の技術を用いて、感圧導電層１８Ａを形成可能である。
【００４６】
感圧導電層１８Ａは、加圧（押圧）により導電経路（表示素子１０Ａへの電圧印加経路）を形成する素子である。この感圧導電層１８Ａには、加圧状態に応じて（変形により）、電気抵抗が変化する構造物（例えば、感圧導電ゴム）により構成されている。その一例を、図５Ａおよび図５Ｂに示す。但し、図５Ａは、非加圧状態の断面構成を、図５Ｂは、加圧状態の断面構成を、それぞれ模式的に示している。このように、感圧導電層１８Ａは、例えばゴム材料等により構成された絶縁層１８１中に、導電素子１８２を分散させたものである。非加圧状態（図５Ａ）では、絶縁層１８１中において各導電素子１８２が離散しており、電気抵抗が高くなる。加圧状態（図５Ｂ）では、感圧導電層１８Ａが撓み（変形し）、絶縁層１８１中において各導電素子１８２が連なる、あるいは近接する。これにより、感圧導電層１８Ａに、導電経路Ｒが形成され、電気抵抗が低くなる。
【００４７】
尚、感圧導電層１８Ａの構成材料としては、上記のような感圧導電ゴムの他にも、例えば感圧インク、異方性導電膜、荷電粒子を含有した粘着材または異方性導電ゴムなどを用いることができる。
【００４８】
この感圧導電層１８Ａは、例えば画素Ｐ１毎に設けられ、ＴＦＴ１２と電気的に並列に接続されている。本実施の形態では、感圧導電層１８Ａが、ＴＦＴ１２と並列回路を成す。具体的には、感圧導電層１８Ａの厚み方向における一端が、ＴＦＴ１２のドレイン電極１２ｄ、第１電極１４および容量素子１３に接続されている。また、感圧導電層１８Ａの厚み方向における他端が、ＴＦＴ１２のソース電極１２ｓおよびソース線１１０Ｓに接続されている。即ち、表示素子１０Ａ（第１電極１４）とソース線１１０Ｓとが、感圧導電層１８Ａを介して（経由して）、接続されている。これらの第１電極１４とソース線１１０Ｓとは、感圧導電層１８Ａの非加圧状態では、電気的に導通しないが、感圧導電層１８Ａの加圧状態では、上記の導電経路Ｒにより電気的に導通する。
【００４９】
［駆動方法］
本実施の形態の表示装置１では、図１に示した表示制御部５１からの制御信号に基づいて、ゲート駆動ユニット５２およびソース駆動ユニット５３が、画素アレイ部１０の各画素Ｐ１を電圧駆動する。具体的には、ＴＦＴ１２を用いたアクティブマトリクス駆動により、画素Ｐ１毎に第１電極１４と第２電極１６との間に電圧が印加されることで、この印加電圧の大きさおよび極性に応じて泳動粒子１５２が、第１電極１４と第２電極１６との間を移動する。この結果、表示体１５における光反射率が画素Ｐ１毎に変化し、画像を表示させることができる。
【００５０】
本実施の形態では、上記のように、ＴＦＴ１２を用いて画像表示（通常表示とする）を行う一方で、感圧導電層１８Ａを備えることにより、この感圧導電層１８Ａを用いた入力（指やスタイラス等を用いた手書き入力）が可能である。図６Ａに、通常表示時におけるスイッチング動作、図６Ｂに、手書き入力時におけるスイッチング動作について模式的に示す。尚、これらの図６Ａおよび図６Ｂでは、ＴＦＴ１２および感圧導電層１８Ａをスイッチとして図示している。
【００５１】
図６Ａに示したように、通常表示時では、ゲート線１１０Ｇに所定の制御信号が供給され、ＴＦＴ１２がオン状態とされる（ソースおよびドレイン間が導通する）ことで、ソース線１１０Ｓに供給された信号電圧（電圧Ｖ１）が表示素子１０Ａの表示体１５に印加される。このとき、感圧導電層１８Ａは非加圧状態にあり、スイッチとしてはオフ状態となっている。一方で、図６Ｂに示したように、手書き入力時には（加圧された画素Ｐ１では）、感圧導電層１８Ａが導電経路を形成することから、スイッチとしてはオン状態となる。このとき、ソース線１１０Ｓに供給された電圧（電圧Ｖ２）が、感圧導電層１８Ａを通じて表示素子１０Ａの表示体１５に印加される。
【００５２】
手書き入力時には、ＴＦＴ１２はオフ状態とされているものとする。このため、手書き入力がなされない場合（表示装置１の表面が加圧されない場合）には、感圧導電層１８Ａの電気抵抗が非常に大きく、第１電極１４はソース線１１０Ｓと電気的に遮断される。したがって、表示素子１０Ａに電圧が印加されることは無く、表示状態も変化しない。一方で、表示装置１の表面の任意の箇所を、ペン等で加圧すると、その加圧した部分に配置された感圧導電層１８Ａが変形して電気抵抗が変化し（導電経路が形成され）、ソース線１１０Ｓと第１電極１４とが、感圧導電層１８Ａを介して導通状態となる。その結果、ソース線１１０Ｓに印加された電圧が瞬時に第１電極１４に供給され、表示体１５の光反射率が変化する。
【００５３】
手書き入力時にソース線１１０Ｓに印加される電圧Ｖ２は、手書き入力により表示させたい色に応じた電圧であり、例えば、＋１５Ｖ程度あるいは−１５Ｖ程度とされる。この電圧Ｖ２は、理想的には、通常表示時の電圧Ｖ１と同じ電圧であることが望ましいが、感圧導電層１８Ａの導電率に応じて、表示素子１０Ａへ実効的に印加される電圧を考慮して、電圧Ｖ１よりも高いあるいは低い電圧としてもよい。また、電圧Ｖ２は、通常表示が行われていない（ソース線１１０Ｓに電圧Ｖ１が印加されていない）期間に、ソース線１１０Ｓに印加される。
【００５４】
一例を挙げると、表示体１５に封入された泳動粒子１５２が、負に帯電した黒色粒子である場合には、例えばソース線１１０Ｓに電圧Ｖ２として−１５Ｖが印加される。これにより、感圧導電層１８Ａを通じて第１電極１４に−１５Ｖが供給され、負に帯電した黒色の泳動粒子１５２は、表示体１５における上部（第２電極１６側）に移動する。この結果、表示体１５の表面が黒色に変化する（黒表示となる）。このようにして、スタイラス等を用いて表示装置１の表面をなぞると、黒色の泳動粒子１５２がその軌跡に沿って第２電極１６側に移動し、結果として、黒い線が描画される（例えば、白地に黒い線の画像が表示される）。逆に、ソース線１１０Ｓに電圧Ｖ２として＋１５Ｖが印加される場合には、感圧導電層１８Ａを通じて第１電極１４に＋１５Ｖが供給され、負に帯電した黒色の泳動粒子１５２は、表示体１５における下部（第１電極１４側）に移動する（白色の多孔質層１５３によって遮蔽される）。この結果、表示体１５の表面が白色に変化する（白表示となる）。このようにして、感圧導電層１８Ａを用いた手書き入力を行うことができる。
【００５５】
手書き入力により表示された（描画された）画像は、表示体１５のもつ特性により、電圧印加後も保持される。即ち、表示装置１の表面をスタイラス等を用いて加圧した後、表面からスタイラス等を離すと、感圧導電層１８Ａの電気抵抗が大きくなり、第１電極１４への電圧印加が遮断されるが、その後も表示体１５における表示状態が保持される。表示画面には、描画された画像がある一定期間は表示され続ける。
【００５６】
この表示装置１では、手書き入力が完了した後に、画素Ｐ１の容量素子１３に蓄積された電荷を抜き出す駆動を行う。具体的には、表示制御部５１からの制御信号に基づいて、ゲート駆動ユニット５２およびソース駆動ユニット５３が、画素Ｐ１に０Ｖを印加する。ここで、電気泳動型の表示装置１では、一般に画像表示終了直後のある一定期間（例えば１フレーム期間相当の時間）に、表示体１５に対して０Ｖを印加することが望ましい。なぜなら、表示体１５に電圧が印加された状態のまま放置すると、内部の泳動粒子１５２が継続的に移動し、表示体１５の上下端領域(第１電極１４近傍、もしくは第２電極１６近傍)に到達してしまうからである。泳動粒子１５２が上下端領域に到達すると、単なる白黒の二値表示となり、階調表示を実現することができない。また、電圧の長期的な印加は、表示素子１０Ａの寿命や表示特性を阻害する要因となる。
【００５７】
本実施の形態では、手書き入力によって通常表示とは異なる経路で表示素子１０Ａに電圧が印加されることから、手書き入力が完了した後に、容量素子１３に保持された電荷を抜き取り、リセットすることが望まれる。具体的には、ソース線１１０Ｓに０Ｖを印加した状態で、随時、ＴＦＴ１２をオン状態することでリセットしても良いし、タッチパネル等で採用されるような赤外線検出や圧力検出等の手法により、手書き入力の完了を認識した後に一括してリセットしても良い。
【００５８】
［効果］
本実施の形態の表示装置１では、駆動基板１１Ａが画素Ｐ１毎にＴＦＴ１２を含み、このＴＦＴ１２上に形成された平坦化層１８に、感圧導電層１８Ａが埋設されている。感圧導電層１８Ａを有することにより、上述したように、表示装置１の表面を指やスタイラスなどを用いて加圧した際に、加圧した箇所の表示素子１０Ａにダイレクトに電圧が印加され、例えば線や文字などの画像を表示することができる。
【００５９】
ここで、図７Ａに、本実施の形態の比較例１に係る画素アレイ部の要部構成について示す。比較例１の画素アレイ部は、例えば、駆動基板１０１１Ａ（バックプレーン）上に、表示素子１００Ａ（第１電極１０１４、表示体１０１５および第２電極１０１６）と、支持基板１０１７とがこの順に設けられている。駆動基板１０１１Ａは、支持基板１０１１上に、各画素Ｐ１０１の画素回路や各種配線が形成されたものである。例えば、駆動基板１０１１Ａは、ＴＦＴ１０１２、容量素子（保持容量素子）１０１３などを含む。この駆動基板１０１１Ａの表面は、平坦化層１０１８によって覆われている。この比較例１の画素アレイ部では、ＴＦＴ１０１２を用いたモノクロの通常表示のみが可能である。
【００６０】
また、図７Ｂには、本実施の形態の比較例２に係る画素アレイ部の要部構成について示す。この比較例２の画素アレイ部では、図７Ａに示した構造において支持基板１０１７上にタッチパネル１０１９が載置されたものである。このように、タッチパネル１０１９を設けることで、通常表示に加え手書き入力が可能である。
【００６１】
図８に、比較例２の画素を用いた手書き入力時の処理フローを示す。比較例２では、手書き入力の際、まずスタイラス等で手書き入力がなされる（ステップＳ１０１）と、入力した位置がタッチパネル１０１９によって検出される（ステップＳ１０２）。検出された位置情報は、信号処理システムに出力される。この信号処理システムにおいて演算処理がなされ（ステップＳ１０３）、その処理結果に基づいて手書き入力による軌跡が画像として表示される（ステップＳ１０４）。
【００６２】
ところが、比較例２のようなタッチパネルを用いた構成では、手書き入力が可能となるものの、手書き入力から画像表示までの間に、位置検出と演算処理の時間がかかるため、人間の目にはレイテンシー(遅延)を感じてしまう。
【００６３】
一方、アクティブマトリクス駆動方式では、画素毎に配置されたＴＦＴのトランジスタスイッチを線順次でオン状態に切り替え、導通させることで、画像信号に応じた電圧（信号電圧）を表示素子に印加し(書き込み)、画面の表示状態を変化させる。信号電圧を１走査線（ゲート線）分の画素に印加するのに要する時間は、ディスプレイの持つ解像度や書換え速度の制約から、例えば２０ｍｓに１度の数十μｓだけであり、極々短時間しか与えられない。即ちそれは、画面表示の切り換えに最大２０ｍｓの時間が必要であることを意味し、この切り替えに要する時間は、手書き入力から表示切り換え開始までの遅延として認識される。
【００６４】
これに対し、本実施の形態では、感圧導電層１８Ａを用いることで、タッチパネルによる位置検出と演算処理とを経ることなく、手書き入力が可能である。即ち、感圧導電層１８Ａを有することにより、図９に示したように、表示装置１の表面を指やスタイラスなどを用いて加圧して手書き入力を行う（ステップＳ１１）と、加圧した箇所の表示素子１０Ａにダイレクトに電圧が印加される。即ち、表示素子１０Ａを、駆動部（表示制御部５１、ゲート駆動ユニット５２およびソース駆動ユニット５３等）を介さずに、直接的に駆動することができる。このため、例えば線や文字などの画像が瞬時に表示される（ステップＳ１２）。入力から画像表示までの時間を短縮でき、遅延のない、あたかも紙に描くときのような快適な書き心地を実現することができる。
【００６５】
また、この感圧導電層１８Ａが、駆動基板１１Ａの平坦化層１８に埋設されている。即ち、本実施の形態では、感圧導電層１８Ａが、表示素子１０Ａの第１電極１４よりも下方に配置されている。これにより、次のような効果が得られる。
【００６６】
ここで、図１０に比較例３に係る表示装置の構成を模式的に示す。このように、支持基板１０１７上（表示装置の最表面）に、感圧導電層１０２０が配置されている場合、ダイレクトな手書き入力は可能であるものの、感圧導電層１０２０の厚みにより、表示面（実際に画像が形成される表示体１０１５の表面）とスタイラスとの間の距離が、感圧導電層の厚みの分だけ大きくなるため、例えば、斜め方向から見た場合と正面方向から見た場合の見え方が異なってしまう（視差ｄｐ100が発生する）。加えて、表示面側に感圧導電層１０２０を配置するためは、輝度低下や解像度低下が生じないよう、感圧導電層１０２０が透明でかつ優れた光学特性を持つことが望まれるが、そのような材料の選択肢は少なく、現実的ではない。また、表示面上に感圧導電層１０２０が配置されることにより、表示光（反射光）の取出し効率が低下し、所望の明るさを確保しにくい。
【００６７】
これに対し、本実施の形態では、感圧導電層１８Ａが、平坦化層１８に埋設され、表示素子１０Ａの第１電極１４よりも下方に配置されている。これにより、図１１に模式的に示したように、表示面（実際に画像が形成される表示体１５の表面）とスタイラスとの間の距離が、比較例３に比べて小さく、例えば、斜め方向から見た場合と正面方向から見た場合の見え方がほぼ同等で、視差が低減される（ｄｐ1＜ｄｐ100）。
【００６８】
また、比較例３のような輝度低下を考慮する必要がないことから、感圧導電層１８Ａの材料選択の自由度が高くなる。例えば、感圧導電層１８Ａとして、導電ゴム、感圧インク、異方性導電膜および導電粒子などの不透明な材料を用いることができる。また表示光（反射光）の取出し効率の低下も抑制できる。所望の輝度および明るさの画像表示を実現して、表示性能を向上させることが可能である。
【００６９】
加えて、本実施の形態では、感圧導電層１８Ａが、平坦化層１８に埋設されている（平坦化層１８の開口部を埋め込むように形成されている）ことから、次のような効果を得ることもできる。ここで、図１２に、本実施の形態の比較例４に係る表示装置の感圧導電層（非加圧状態）を、図１３に、比較例４に係る表示装置の感圧導電層（加圧状態）を、それぞれ模式的に示す。比較例４では、支持基板１０２１上に、導電膜１０２２と絶縁層１０２３とがこの順に設けられており、絶縁層１０２３に凹部１０２４が形成されている。この凹部１０２４の上部開口を塞ぐように導電膜１０２５が配置されている。このような構成により、非加圧状態（図１２）では、導電膜１０２２，１０２５は、凹部１０２４の空隙によって離隔しているため、導通しない。一方、加圧状態（図１３）では、導電膜１０２５が撓み、導電膜１０２２と接触し、導電膜１０２２，１０２５間が導通する。このようにして導通経路（表示素子への電圧印加経路）を形成する手法もある。
【００７０】
しかしながら、この比較例４の手法を用いた場合、導電膜１０２５を繰り返し変形させると共に、導電膜１０２２と接触後、剥がして再び元の位置に戻すことが容易ではない（自然に元に戻りにくい）。このため、耐久性の点で改善の余地がある。また、凹部１０２４に水分が付着し易く、例えばＴＦＴ１２などに有機材料を用いた場合には、有機材料が水分によって劣化し易いことから、信頼性の点で改善の余地がある。
【００７１】
これに対し、本実施の形態の感圧導電層１８Ａは上述したようにゴムなどの弾性を持つ絶縁層の中に導電粒子を分散させ、その絶縁層そのものの変形により導電性を変化させるものであるから、比較例４に比べ、繰り返しの変形に耐え易く、再び元の位置（形状）に戻ることも容易であるため、耐久性が高い。また、感圧導電層１８Ａは平坦化層１８に埋め込み形成されており、比較例４のような水分の付着による信頼性低下を生じにくい。
【００７２】
以上説明したように本実施の形態では、駆動基板１１Ａが画素Ｐ１毎にＴＦＴ１２を含み、このＴＦＴ１２上に形成された平坦化層１８に、感圧導電層１８Ａが埋設されている。感圧導電層１８Ａを有することで、指やスタイラスなどを用いた加圧により、加圧した箇所の表示素子１０Ａに電圧をダイレクトに印加できるため、画像を瞬時に表示することが可能となる。したがって、入力から画像表示までに要する時間を短縮することができる。また、この感圧導電層１８Ａが、表示素子１０Ａの第１電極１４よりも下方に配置されることから、表示装置の最表面に感圧導電層が配置される場合（比較例３）に比べ、指やスタイラスと表示面との間の距離が近づき、斜め方向から見た場合と正面方向から見た場合とにおいて見え方に差が生じにくい。よって、視差の発生を低減しつつ、入力におけるレイテンシーを軽減することが可能となる。
【００７３】
以下、上記第１の実施の形態の他の実施の形態について説明する。以下では、上記第１の実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
【００７４】
＜第２の実施の形態＞
［構成］
図１４は、本開示の第２の実施形態に係る画素アレイ部（画素アレイ部２０Ａ）の要部構成を表したものである。図１５は、画素アレイ部２０Ａに配置された画素（画素Ｐ２）の構成を表したものである。本実施の形態の画素アレイ部２０Ａも、上記第１の実施の形態の画素アレイ部１０と同様、表示制御部５１と、ゲート駆動ユニット５２と、ソース駆動ユニット５３と、中央制御部５０とにより駆動される。但し、本実施の形態では、更に、中央制御部５０により制御される副ゲート駆動ユニットが用いられる。副ゲート駆動ユニットからは、後述のゲート線（ゲート線１１０Ｇ２）が行方向に沿って延設される。また、ゲート駆動ユニット５２から延設されたゲート線は、ゲート線１１０Ｇ１として説明している。
【００７５】
画素アレイ部２０Ａは、上記第１の実施の形態の画素アレイ部１０と同様、例えばマトリクス状に配置された複数の画素Ｐ２を含み、薄膜トランジスタを用いたアクティブマトリクス駆動方式によって表示駆動されるものである。また、画素アレイ部２０Ａは、例えば画素Ｐ２毎に電気泳動表示素子などの表示素子１０Ａを含み、印加される電圧に応じて光反射率を変化させ、文字や画像を表示するものである。この画素アレイ部２０Ａは、上述のゲート駆動ユニット５２、ソース駆動ユニット５３および副ゲート駆動ユニット（図示せず）に接続されている。ゲート駆動ユニット５２から行方向に沿って延設された複数のゲート線（ゲート電圧供給線）１１０Ｇ１と、ソース駆動ユニット５３から列方向に沿って延設された複数のソース線（ソース電圧供給線）１１０Ｓとの各交点に、画素Ｐ２が形成されている。
【００７６】
画素アレイ部２０Ａは、例えば、駆動基板１１Ａ（バックプレーン）上に、表示素子１０Ａ（第１電極１４、表示体１５および第２電極１６）を備えている。画素アレイ部２０Ａでは、表示体１５が、隔壁１２３によって画素Ｐ２毎に分離されている。また、第２電極１６上には、支持基板１７が設けられている。
【００７７】
画素Ｐ２は、上記第１の実施の形態と同様、表示素子１０Ａ、ＴＦＴ１２および容量素子１３を含んで構成されている。また、画素Ｐ２は、ＴＦＴ１２に並列接続された感圧導電層（感圧導電層１８Ｂ）を有している。
【００７８】
但し、本実施の形態では、画素Ｐ２が、更に、ＴＦＴ１２とは異なるゲート線（ゲート線１１０Ｇ２）に接続されたＴＦＴ１９を含んで構成されている。駆動基板１１Ａは、例えば、ＴＦＴ１２，１９、容量素子１３、ゲート線１１０Ｇ１、１１０Ｇ２、ソース線１１０Ｓおよび共通電圧供給線１１０Ｃなどを含み、表面が平坦化層１８によって覆われている。この平坦化層１８に、感圧導電層１８Ｂが埋設されている。
【００７９】
尚、平坦化層１８の一部には、リソグラフィ法などを用いて開口部（コンタクトホール）が設けられ、この開口部に第１電極１４の材料が埋め込まれることで、コンタクト部１２２ａ，１２２ｂが形成されている。コンタクト部１２２ａにより、第１電極１４と、容量素子１３およびＴＦＴ１２（ドレイン電極１２ｄ）とが電気的に接続され、コンタクト部１２２ｂにより、第１電極１４と、ＴＦＴ１９（ドレイン電極１９ｄ）とが電気的に接続されている。
【００８０】
ＴＦＴ１９は、例えば、ゲート（ゲート電極１９ｇ）、ソース（ソース電極１９ｓ）およびドレイン（ドレイン電極１９ｄ）を有する３端子型の薄膜トランジスタである。このＴＦＴ１９が、本開示における「第２の薄膜トランジスタ」の一具体例に相当する。ＴＦＴ１９の半導体層１９１には、例えばペンタセンなどの有機半導体が用いられてもよいし、あるいはアモルファスシリコン、ポリシリコンまたは酸化物などの無機半導体が用いられてもよい。また、ＴＦＴ１９の素子構造は、ここでは逆スタガー構造（いわゆるボトムゲート型）としているが、特に限定されず、スタガー構造（いわゆるトップゲート型）であっても構わない。また、ｐチャネル型のＭＯＳＦＥＴにより構成されていてもよいし、ｎチャネル型のＭＯＳＦＥＴにより構成されていてもよい。
【００８１】
感圧導電層１８Ｂは、平坦化層１８に埋設されている（平坦化層１８に設けられた開口部に埋め込み形成されている）。この感圧導電層１８Ｂは、上記第１の実施の形態の感圧導電層１８Ａと同様、加圧により導電経路（表示素子１０Ａへの電圧印加経路）を形成する素子であり、加圧状態に応じて、電気抵抗が変化する構造物（例えば、図５Ａおよび図５Ｂに示したような感圧導電ゴム）により構成されている。
【００８２】
但し、本実施の形態の感圧導電層１８Ｂは、感圧導電層１８Ｂの幅方向における一端が、ＴＦＴ１９のソース電極１９ｓに接続され、幅方向における他端が、ＴＦＴ１２のソース電極１２ｓおよびソース線１１０Ｓに接続されている。即ち、表示素子１０Ａ（第１電極１４）とソース線１１０Ｓとが、感圧導電層１８ＢおよびＴＦＴ１９を介して（経由して）、接続されている。この感圧導電層１８Ｂは、第１電極１４から離隔して配置され、加圧された状態においても、感圧導電層１８Ｂが第１電極１４と電気的に接続されないように構成されている。
【００８３】
本実施の形態では、ＴＦＴ１２のゲート（ゲート電極１２ｇ）は、ゲート線１１０Ｇ１に接続されている。ＴＦＴ１９のゲート（ゲート電極１９ｇ）は、ゲート線１１０Ｇ２に接続されている。即ち、ＴＦＴ１９には、ＴＦＴ１２とは異なる制御信号が印加され、ＴＦＴ１９は、ＴＦＴ１２と異なるタイミングでオン状態およびオフ状態が切り替えられる。
【００８４】
ＴＦＴ１２のソースおよびドレインのうちの第１の端子（ここでは、ソース電極１２ｓ）は、ソース線１１０Ｓに接続されている。ＴＦＴ１２の第２の端子（ここでは、ドレイン電極１２ｄ）は、容量素子１３の一端（一対の電極のうちの一方の電極）と、表示素子１０Ａの第１電極１４とに接続されている。
【００８５】
感圧導電層１８Ｂは、ＴＦＴ１９のソースおよびドレインのうちの第１の端子（ここでは、ソース電極１９ｓ）と、ソース線１１０Ｓとの間に配置されている。ＴＦＴ１９の第２の端子（ここでは、ドレイン電極１９ｄ）は、容量素子１３の一端（一対の電極のうちの一方の電極）と、表示素子１０Ａの第１電極１４とに接続されている。
【００８６】
このような画素Ｐ２の構成により、ＴＦＴ１９がオン状態のときに、感圧導電層１８Ｂが加圧されると、感圧導電層１８Ｂに上述したような導電経路が形成され、第１電極１４とソース線１１０Ｓとが電気的に導通する（表示素子１０Ａへの電圧印加経路が形成される）。一方で、ＴＦＴ１９がオフ状態のときには、感圧導電層１８Ｂが加圧されて感圧導電層１８Ｂに上述したような導電経路が形成されるものの、第１電極１４とソース線１１０Ｓとは電気的に導通しない（表示素子１０Ａへの電圧印加経路が形成されない）。
【００８７】
［駆動方法］
本実施の形態では、上記第１の実施の形態と同様、ＴＦＴ１２を用いたアクティブマトリクス駆動により、画素アレイ部２０Ａの各画素Ｐ２が電圧駆動される。これにより、画素Ｐ２毎に表示体１５に電圧が印加され、この印加電圧の大きさおよび極性に応じて、表示体１５における光反射率が変化し、画像を表示させることができる。
【００８８】
また、上記第１の実施の形態と同様、通常表示を行う一方で、感圧導電層１８Ｂを用いた手書き入力が可能である。
【００８９】
ここで、本実施の形態では、感圧導電層１８Ｂが、ＴＦＴ１９のソース電極１９ｓと、ソース線１１０Ｓとの間に配置されている。ＴＦＴ１９のドレイン電極１９ｄは、表示素子１０Ａの第１電極１４に接続されている。これにより、手書き入力によって、感圧導電層１８Ｂが導通状態になったとしても、ＴＦＴ１９が導通していない場合は、表示になんら影響を与えない。一方、ゲート線１１０Ｇ２を通じてＴＦＴ１９を導通させた状態において、手書き入力が行われれば、感圧導電層１８ＢとＴＦＴ１９とを介して、ソース線１１０Ｓから、第１電極１４に電圧が供給される。このように、本実施の形態では、ＴＦＴ１９を用いて、手書き入力の可否を制御することができる。これを利用して、例えば次のような駆動を行うことができる。
【００９０】
即ち、画素アレイ部２０Ａ内の全画素Ｐ２のうちの選択的な画素Ｐ２に配置されたＴＦＴ１９をオン状態に制御する（導通させる）ことにより、感圧導電層１８Ｂを用いた入力の範囲（入力可能な範囲）を制限する駆動を行うことができる。
【００９１】
図１６は、本実施の形態の駆動動作を説明するための模式図である。外枠の表示画面には、図示しないゲート線１１０Ｇ１，１１０Ｇ２とソース線１１０Ｓとが接続されている。通常表示に関しては、ゲート線１１０Ｇ１およびソース線１１０Ｓを用いて、表示画面全体に画像を表示することができる。一方、手書き入力に関しては、ゲートスキャン範囲Ａ１に対応するゲート線１１０Ｇ２のみに、ＴＦＴ１９を導通させる電圧を印加する。一方、ソース電圧出力範囲Ａ２に対応するソース線１１０Ｓに、手書きで表示させたい色に応じた電圧(例えば＋１５Ｖまたは−１５Ｖ)を印加する。こうすることによって、手書き入力可能範囲Ａ３に対応する画素Ｐ２においてのみ、ＴＦＴ１９および感圧導電層１８Ｂを介した入力が可能となる。即ち、表示画面の中で、入力可能な領域と入力不可能な領域とを制御することができる。このような機能は、例えば、表示画面上に意図せずに手などを乗せた際などの誤入力を防止するためにも役立つ。例えば、全てのゲート線１１０Ｇ２に、ＴＦＴ１９が非導通となるような電圧を印加することで、画面全面を入力禁止にすることもできる。
【００９２】
［効果］
本実施の形態においても、上記第１の実施の形態と同様、駆動基板１１Ａが画素Ｐ２毎にＴＦＴ１２を含み、このＴＦＴ１２上に形成された平坦化層１８に、感圧導電層１８Ｂが埋設されている。感圧導電層１８Ｂを有することで、指やスタイラスなどを用いて加圧した箇所の表示素子１０Ａに電圧をダイレクトに印加できるため、画像を瞬時に表示することが可能となる。また、この感圧導電層１８Ｂが、表示素子１０Ａの第１電極１４よりも下方に配置されることから、指やスタイラスと表示面との間の距離が近づき、斜め方向から見た場合と正面方向から見た場合とにおいて見え方に差が生じにくい。よって、上記第１の実施の形態と同等の効果を得ることができる。
【００９３】
また、本実施の形態では、ＴＦＴ１２とは異なるゲート線（ゲート線１１０Ｇ２）に接続されたＴＦＴ１９を備え、感圧導電層１８ＢがそのＴＦＴ１９のソース電極１９ｓとソース線１１０Ｓとの間に配置されている。これにより、全画素Ｐ２のうちの選択的な画素Ｐ２に配置されたＴＦＴ１９をオン状態に制御することにより、手書き入力の可否を制御する駆動、あるいは手書き入力可能な範囲を制限する駆動を行うことができ、誤入力等を防止することができる。
【００９４】
＜第３の実施の形態＞
［構成］
図１７は、本開示の第３の実施形態に係る表示装置の画素Ｐ１の構成を、表示駆動／検出回路（表示駆動／検出回路２１）と共に表したものである。本実施の形態では、画素Ｐ１（画素アレイ部１０）の構成は、上記第１の実施の形態と同様であり、図１に示した表示制御部５１と、ゲート駆動ユニット５２と、ソース駆動ユニット５３と、中央制御部５０とにより駆動される。但し、本実施の形態では、画素Ｐ１に、表示駆動／検出回路２１が接続されている。
【００９５】
表示駆動／検出回路２１は、表示駆動機能と電荷検出機能とを切り替え可能に保持する回路部である。一般的に、電気泳動表示装置では、電気泳動表示素子を動作させるために、映像に応じた電圧（信号電圧）を出力するタイプの表示駆動回路２１Ａが接続されるが、本実施の形態では、この表示駆動回路２１Ａに加えて、電荷検出回路２１Ｂを併設している。これらの表示駆動回路２１Ａおよび電荷検出回路２１Ｂは、共有の制御線（ここではソース線１１０Ｓ）により各画素Ｐ１に接続されている。
【００９６】
表示駆動回路２１Ａは、ソース線１１０Ｓに信号電圧を出力する回路部である。電荷検出回路２１Ｂは、容量素子１３に蓄積された電荷をソース線１１０Ｓを介して検出する回路部である。これらの表示駆動回路２１Ａおよび電荷検出回路２１Ｂは、１つの駆動ＩＣとしてまとめて形成されていても良いし、それぞれ別々のＩＣとして並列に接続されていてもよい。これらの表示駆動回路２１Ａおよび電荷検出回路２１Ｂは、例えばスイッチなどで切り替え可能に配置され、表示駆動動作と電荷検出動作とを選択的に行うことができる。
【００９７】
［駆動方法］
本実施の形態では、上記第１の実施の形態と同様、ＴＦＴ１２を用いたアクティブマトリクス駆動により、各画素Ｐ１が電圧駆動される。これにより、画素Ｐ１毎に表示体１５に電圧が印加され、この印加電圧の大きさおよび極性に応じて、表示体１５における光反射率が変化し、画像を表示させることができる。また、上記第１の実施の形態と同様、通常表示を行う一方で、感圧導電層１８Ａを用いた手書き入力が可能である。
【００９８】
ここで、手書き入力後には、表示素子１０Ａと容量素子１３に、感圧導電層１８Ａを介してソース線１１０Ｓから供給された電圧に応じた電荷が蓄積されている。上記第１の実施の形態でも述べたように、この電荷を抜き取り、表示素子１０Ａに保持された電圧を解消する駆動を行うことが望ましい。またこれは、表示駆動回路２１Ａを用いて表示素子１０Ａに０Ｖを印加することで実現できる。
【００９９】
但し、本実施の形態では、電荷を抜き出す駆動を行う前に、容量素子１３に蓄積された電荷を検出する駆動を行う。図１８にその処理フローを示す。
【０１００】
まず、手書き入力を待つ状態において、ソース線１１０Ｓに表示駆動回路２１Ａを接続し、手書き入力用の電圧を出力する（ステップＳ２１）。この後、手書き入力がなされると（ステップＳ２２）、ソース線１１０Ｓに印加された電圧は、感圧導電層１８Ａを経由し、更に第１電極１４を介してドレイン電極１２Ｓに印加される。この結果、入力箇所の表示素子１０Ａに電圧が印加されて表示状態が変化し、これにより、画像が表示される（ステップＳ２３）。同時に、容量素子１３には、ソース線１１０Ｓから供給された電圧に対応する電荷が蓄積される。
【０１０１】
次に、容量素子１３に蓄積された電荷を送出する（ステップＳ２４）。具体的には、通常表示時と同様にゲート線１１０Ｇに電圧を印加してＴＦＴ１２を導通させる。これにより、ソース線１１０Ｓには、ＴＦＴ１２経由で容量素子１３に蓄積されていた電荷に対応した電圧がかかる（電荷が送出される）。一方で、ソース線１１０Ｓには、電荷検出回路２１Ｂを接続させる。これにより、電荷検出回路２１Ｂが電荷（電圧）を検出する（ステップＳ２５）。手書き入力された時に蓄積された電荷を取り出すことが可能となる。
【０１０２】
最後に（電荷検出の後に）、容量素子１３に蓄積された電荷を抜き出す（リセットする）駆動を行う（ステップＳ２６）。具体的には、表示駆動回路２１Ａがソース線１１０Ｓに接続された状態で、上記第１の実施の形態と同様、表示素子１０Ａに０Ｖを書き込むことで、画素Ｐ１内の容量素子１３に蓄積された電荷を抜き出すことができる。
【０１０３】
尚、電荷検出回路２１Ｂの入力インピーダンスは、ソース線１１０Ｓに生じた電圧を乱さない程度に高く設定されている。逆に、表示駆動回路２１Ａの出力インピーダンスは、ソース線１１０Ｓの電圧を十分制御できるよう、低く設定されている。
【０１０４】
［効果］
本実施の形態においても、上記第１の実施の形態と同様、画素Ｐ１が、平坦化層１８に埋設された感圧導電層１８Ａを有している。感圧導電層１８Ａを有することで、指やスタイラスなどを用いて加圧した箇所の表示素子１０Ａに電圧をダイレクトに印加できるため、画像を瞬時に表示することが可能となる。また、この感圧導電層１８Ａが、表示素子１０Ａの第１電極１４よりも下方に配置されることから、視差が生じにくい。よって、上記第１の実施の形態と同等の効果を得ることができる。
【０１０５】
また、本実施の形態では、画素Ｐ１に接続された電荷検出回路２１Ｂを有することで、手書き入力後に各画素Ｐ１に蓄積された電荷を、ＴＦＴ１２を介して検出することができる。これにより、手書き入力された領域の情報を、外部に取り出す、あるいは記憶部（後述）に記憶させることが可能である。
【０１０６】
＜第４の実施の形態＞
［構成］
図１９は、本開示の第４の実施形態に係る画素アレイ部（画素アレイ部２０Ｂ）の要部構成を表したものである。図２０は、画素アレイ部２０Ｂに配置された画素（画素Ｐ３）の構成を表したものである。本実施の形態の画素アレイ部２０Ｂも、上記第１の実施の形態の画素アレイ部１０と同様、表示制御部５１と、ゲート駆動ユニット５２と、ソース駆動ユニット５３と、中央制御部５０とにより駆動される。また、上記第２の実施の形態と同様、中央制御部５０により制御される副ゲート駆動ユニットが用いられ、副ゲート駆動ユニットからは、後述のゲート線（ゲート線１１０Ｇ２）が行方向に沿って延設されている。更に、上記第３の実施の形態と同様、画素Ｐ３には、表示駆動／検出回路２１が接続されている。
【０１０７】
画素アレイ部２０Ｂは、上記第１の実施の形態の画素アレイ部１０と同様、例えばマトリクス状に配置された複数の画素Ｐ３を含み、薄膜トランジスタを用いたアクティブマトリクス駆動方式によって表示駆動されるものである。また、画素アレイ部２０Ｂは、例えば画素Ｐ３毎に電気泳動表示素子などの表示素子１０Ａを含み、印加される電圧に応じて光反射率を変化させ、文字や画像を表示するものである。この画素アレイ部２０Ｂは、上述のゲート駆動ユニット５２、ソース駆動ユニット５３および副ゲート駆動ユニット（図示せず）に接続されている。ゲート駆動ユニット５２から行方向に沿って延設された複数のゲート線１１０Ｇ１と、ソース駆動ユニット５３から列方向に沿って延設された複数のソース線１１０Ｓとの各交点に、画素Ｐ３が形成されている。
【０１０８】
画素アレイ部２０Ｂは、例えば、駆動基板１１Ａ（バックプレーン）上に、表示素子１０Ａ（第１電極１４Ａ，１４Ｂ、表示体１５および第２電極１６）を備えている。画素アレイ部２０Ｂでは、表示体１５が、隔壁１２３によって画素Ｐ３毎に分離されている。また、第２電極１６上には、支持基板１７が設けられている。第１電極１４Ａは、表示駆動用の画素電極であり、第１電極１４Ｂは、電荷蓄積用の画素電極である。これらの第１電極１４Ａ，１４Ｂは、電気的に分離されて平坦化層１８上に配置されている。
【０１０９】
画素Ｐ３は、上記第１の実施の形態と同様、表示素子１０Ａ、ＴＦＴ１２および容量素子１３を含んで構成されている。また、画素Ｐ３は、ＴＦＴ１２に並列接続された感圧導電層（感圧導電層１８Ｃ１）を有している。
【０１１０】
但し、本実施の形態では、画素Ｐ３が、更に、電荷蓄積回路として、ＴＦＴ１２とは異なるゲート線（ゲート線１１０Ｇ２）に接続されたＴＦＴ２２と、容量素子２３とを含んで構成されている。また、感圧導電層１８Ｃ１に近接した位置に、感圧導電層１８Ｃ２が配置されている。駆動基板１１Ａは、例えば、ＴＦＴ１２，２２、容量素子１３，２３、ゲート線１１０Ｇ１、１１０Ｇ２、ソース線１１０Ｓおよび共通電圧供給線１１０Ｃなどを含み、表面が平坦化層１８によって覆われている。この平坦化層１８に、感圧導電層１８Ｃ１，１８Ｃ２が埋設されている。
【０１１１】
尚、平坦化層１８の一部には、リソグラフィ法などを用いて開口部（コンタクトホール）が設けられ、この開口部に第１電極１４Ａ，１４Ｂの材料が埋め込まれることで、コンタクト部１２２ａ，１２２ｂが形成されている。コンタクト部１２２ａにより、第１電極１４Ａと、容量素子１３およびＴＦＴ１２（ドレイン電極１２ｄ）とが電気的に接続されている。コンタクト部１２２ｂにより、第１電極１４Ｂと、ＴＦＴ２２（ドレイン電極２２ｄ）および容量素子２３とが電気的に接続されている。
【０１１２】
ＴＦＴ２２は、例えば、ゲート（ゲート電極２２ｇ）、ソース（ソース電極２２ｓ）およびドレイン（ドレイン電極２２ｄ）を有する３端子型の薄膜トランジスタである。このＴＦＴ２２は、本開示における「第３の薄膜トランジスタ」の一具体例に相当する。ＴＦＴ２２の半導体層２２１には、例えばペンタセンなどの有機半導体が用いられてもよいし、あるいはアモルファスシリコン、ポリシリコンまたは酸化物などの無機半導体が用いられてもよい。また、ＴＦＴ２２の素子構造は、ここでは逆スタガー構造（いわゆるボトムゲート型）としているが、特に限定されず、スタガー構造（いわゆるトップゲート型）であっても構わない。また、ｐチャネル型のＭＯＳＦＥＴにより構成されていてもよいし、ｎチャネル型のＭＯＳＦＥＴにより構成されていてもよい。
【０１１３】
容量素子２３の一端は、例えばドレイン電極２２ｄから構成され（ドレイン電極２２ｄに電気的に接続され）、容量素子２３の他端（Ｃｓ電極２３１）は、共通電圧供給線１１０Ｃに接続されている。
【０１１４】
感圧導電層１８Ｃ１，Ｃ２は、平坦化層１８に埋設されている（平坦化層１８に設けられた開口部に埋め込み形成されている）。この感圧導電層１８Ｃ１，Ｃ２は、上記第１の実施の形態の感圧導電層１８Ａと同様、加圧により導電経路（表示素子１０Ａへの電圧印加経路）を形成する素子であり、加圧状態に応じて、電気抵抗が変化する構造物（例えば、図５Ａおよび図５Ｂに示したような感圧導電ゴム）により構成されている。これらの感圧導電層１８Ｃ１，１８Ｃ２は、それぞれ独立の回路配線上に形成されるが、画素Ｐ３内では近接して配置されている。具体的には、表示装置の表面をスタイラス等で加圧した際に、それぞれが同時に導通する程度にまで、感圧導電層１８Ｃ１，１８Ｃ２が近い位置に配置されていればよい。
【０１１５】
感圧導電層１８Ｃ１は、ＴＦＴ１２と並列回路を成すように配置されている。感圧導電層１８Ｃ１は、厚み方向における一端が、ＴＦＴ１２のドレイン電極１２ｄ、第１電極１４Ａおよび容量素子１３に接続されている。また、感圧導電層１８Ｃ１の厚み方向における他端が、ＴＦＴ１２のソース電極１２ｓおよびソース線１１０Ｓに接続されている。即ち、表示素子１０Ａ（第１電極１４Ａ）とソース線１１０Ｓとが、感圧導電層１８Ｃ１を介して（経由して）、接続されている。これらの第１電極１４Ａとソース線１１０Ｓとは、感圧導電層１８Ｃ１の非加圧状態では、電気的に導通しないが、感圧導電層１８Ｃ１の加圧状態では、上記の導電経路Ｒにより電気的に導通する。
【０１１６】
感圧導電層１８Ｃ２は、ソース線１１０Ｓと第１電極１４Ｂとの間に配置され、容量素子２３の一端と接続されている。これらの第１電極１４Ｂ（容量素子２３）とソース線１１０Ｓとは、感圧導電層１８Ｃ２の非加圧状態では、電気的に導通しないが、感圧導電層１８Ｃ２の加圧状態では、上記の導電経路Ｒにより電気的に導通する。
【０１１７】
本実施の形態では、ＴＦＴ１２のゲート（ゲート電極１２ｇ）は、ゲート線１１０Ｇ１に接続されている。ＴＦＴ２２のゲート（ゲート電極２２ｇ）は、ゲート線１１０Ｇ２に接続されている。即ち、ＴＦＴ２２には、ＴＦＴ１２とは異なる制御信号が印加され、ＴＦＴ２２は、ＴＦＴ１２と異なるタイミングでオン状態およびオフ状態が切り替えられる。
【０１１８】
ＴＦＴ１２のソースおよびドレインのうちの第１の端子（ここでは、ソース電極１２ｓ）は、ソース線１１０Ｓに接続されている。ＴＦＴ１２の第２の端子（ここでは、ドレイン電極１２ｄ）は、容量素子１３の一端（一対の電極のうちの一方の電極）と、表示素子１０Ａの第１電極１４Ａとに接続されている。
【０１１９】
ＴＦＴ２２のソースおよびドレインのうちの第１の端子（ここでは、ドレイン電極２２ｄ）が、容量素子２３と電気的に接続されると共に、ＴＦＴ２２の第２の端子（ここでは、ソース電極２２ｓ）が、ソース線１１０Ｓと電気的に接続されている。
【０１２０】
ここで、上記構成例では、第１電極１４Ｂを、表示体１５下に、第１電極１４Ａと隣接して配置したが、電荷蓄積回路は、表示駆動回路とは電気的に独立に動作するため、異なる配線経路で図２０の等価回路を満たすことができれば、この位置に限定されるものではない。第１電極１４Ｂの位置を画素Ｐ３外にずらすことで、表示用の第１電極１４Ａの画素Ｐ３内での占有面積を拡げることができる。また、画素Ｐ３内に蓄積された電荷は、表示直後に抜き出すことが望ましいが、第１電極１４Ｂが画素Ｐ３外に配置されていれば、容量素子２３に蓄積された電荷をしばらく放置しておいても表示に影響を与えにくい。したがって、電荷検出回路２１Ｂの検出能力が低く、検出に時間がかかる場合などに有効であり、任意のタイミングで電荷検出を実施することができる。
【０１２１】
［駆動方法］
本実施の形態では、上記第１の実施の形態と同様、ＴＦＴ１２を用いたアクティブマトリクス駆動により、各画素Ｐ３が電圧駆動される。これにより、画素Ｐ３毎に表示体１５に電圧が印加され、この印加電圧の大きさおよび極性に応じて、表示体１５における光反射率が変化し、画像を表示させることができる。また、上記第１の実施の形態と同様、通常表示を行う一方で、感圧導電層１８Ｃ１，Ｃ２を用いた手書き入力が可能である。
【０１２２】
本実施の形態では、手書き入力時において、感圧導電層１８Ｃ１を経由して、ソース線１１０Ｓ（ソース電極１２ｓ）と第１電極１４Ａの間が導通する。これと同時に、感圧導電層１８Ｃ２を経由して、ソース線１１０Ｓ（ソース電極２２ｓ）と第１電極１４Ｂとが導通する。このように、手書き入力時の加圧によって、２つの感圧導電層１８Ｃ１，１８Ｃ２がそれぞれに対応する回路を同時に導通させることになる。これにより、表示素子１０Ａへ電圧が印加されると共に、容量素子１３へ電荷が蓄積される。また同時に、容量素子２３にも電荷が蓄積される。
【０１２３】
また、容量素子２３に蓄積された電荷は、電荷検出回路２１Ｂにより検出することができる。具体的には、ゲート線１１０Ｇ２に電圧を印加してＴＦＴ２２を導通させる。これにより、ソース線１１０Ｓには、ＴＦＴ２２経由で容量素子２３に蓄積されていた電荷に対応した電圧がかかる（電荷が送出される）。一方で、ソース線１１０Ｓには、電荷検出回路２１Ｂを接続させる。これにより、電荷検出回路２１Ｂが電荷（電圧）を検出し、手書き入力された時に蓄積された電荷を取り出すことが可能となる。
【０１２４】
このように、本実施の形態では、電荷蓄積回路として、容量素子２３と、ＴＦＴ１２とは異なるゲート線（ゲート線１１０Ｇ２）に接続されたＴＦＴ２２とを設けることで、この電荷蓄積回路を用いて、任意のタイミングで、容量素子２３に蓄積された電荷を検出することができる。
【０１２５】
［効果］
本実施の形態においても、上記第１の実施の形態と同様、画素Ｐ３が、平坦化層１８に埋設された感圧導電層１８Ｃ１，１８Ｃ２を有している。これにより、指やスタイラスなどを用いて加圧した箇所の表示素子１０Ａに電圧をダイレクトに印加できるため、画像を瞬時に表示することが可能となる。また、この感圧導電層１８Ｃ１，１８Ｃ２が、表示素子１０Ａの第１電極１４よりも下方に配置されることから、視差が生じにくい。よって、上記第１の実施の形態と同等の効果を得ることができる。
【０１２６】
また、本実施の形態では、画素Ｐ３に接続された電荷検出回路２１Ｂを有することで、手書き入力後に各画素Ｐ１に蓄積された電荷を、ＴＦＴ１２を介して検出することができる。これにより、上記第３の実施の形態と同等の効果を得ることができる。
【０１２７】
更に、本実施の形態では、画素Ｐ３に、表示駆動回路とは独立して電荷蓄積回路（ＴＦＴ２２，容量素子２３）が設けられることで、次のような効果を得ることができる。即ち、電荷検出のために、ソース線１１０Ｓと容量素子１３とが接続されると、電荷が抜け過ぎてしまうことがあり、画像表示に影響が出ることもある。本実施の形態では、電荷蓄積用の容量素子２３を用いて（表示用の容量素子１３を使わずに）、電荷の検出が可能であることから、表示に影響を与えにくい。良好な表示品位を確保することが可能となる。
【０１２８】
＜第５の実施の形態＞
［構成］
図２１は、本開示の第５の実施形態の表示装置の全体構成を表したものである。この表示装置は、上記第１の実施の形態の表示装置１と同様、例えば電気泳動表示素子等の表示素子を用いた光反射率制御により画像を表示するモノクロ反射型表示装置である。また、この表示装置は、上記第４の実施の形態における画素アレイ部２０Ｂと、表示制御部５１と、ゲート駆動ユニット５２と、ソース駆動ユニット５３Ａと、副ゲート駆動ユニット５４と、中央制御部５０とを備える。また、中央制御部５０には、記憶部５５Ａ，５５Ｂが接続されている。表示制御部５１と、ゲート駆動ユニット５２と、ソース駆動ユニット５３Ａと、副ゲート駆動ユニット５４と、中央制御部５０が、本開示における「駆動部」の一具体例に相当する。
【０１２９】
ゲート駆動ユニット５２は、表示制御部５１から供給される制御信号に従って複数のゲート線１１０Ｇ１に対してゲート信号（走査信号）を順次印加することにより、複数の画素Ｐ３を順次選択するものである。
【０１３０】
ソース駆動ユニット５３Ａは、表示駆動回路２１Ａおよび電荷検出回路２１Ｂを含む表示駆動／検出回路２１を有している。表示駆動／検出回路２１は、ソース線１１０Ｓに接続されている。表示駆動回路は、表示制御部５１から供給される制御信号に従って、画像信号に対応するアナログの信号を生成し、各ソース線１１０Ｓに印加するものである。電荷検出回路は、例えば中央制御部５０から供給される制御信号に従って、ソース線１１０Ｓに送出された電荷を検出ための回路部である。
【０１３１】
副ゲート駆動ユニット５４は、例えば中央制御部５０から供給される制御信号に従って複数のゲート線１１０Ｇ２に対してゲート信号（走査信号）を順次または一括して印加することにより、複数の画素Ｐ３に配置された各ＴＦＴ２２のオン状態およびオフ状態を制御するものである。この副ゲート駆動ユニット５４は、例えば、上記第２の実施の形態におけるＴＦＴ１９および第３，４の実施の形態におけるＴＦＴ２２のオンオフ制御に用いることができる。
【０１３２】
これにより、ソース駆動ユニット５３Ａにより各ソース線１１０Ｓに対して印加された表示用の信号（信号電圧）が、ゲート駆動ユニット５２により選択された画素Ｐ３に対して印加される。あるいは、副ゲート駆動ユニット５４によるＴＦＴ２２の制御により各画素Ｐ３から送出された電荷（電圧）が、ソース駆動ユニット５３Ａ（電荷検出部）により検出される。
【０１３３】
記憶部５５Ａは、例えば表示素子１０Ａに表示される画像情報を格納する画像メモリである。記憶部５５Ｂは、例えば手書き入力に基づいて得られた情報（手書き入力の行われた領域の位置情報、以下「書き込み情報」とする）を格納する画像メモリである。本実施の形態では、その書き込み情報が、通常表示に用いられる画像情報と別々に保持されている。但し、これらの書き込み情報と、通常表示用の情報とが合成され、１つの記憶部に保持されていてもよい。
【０１３４】
上記第３，４の実施の形態で述べたように、手書き入力後に画素内に蓄積された電荷は、ゲート線１１０Ｇあるいはゲート線１１０Ｇ２を制御して、ソース線１１０Ｓから取り出すことができる。本実施の形態の表示装置では、検出された情報に所定の処理を施すことにより書き込み情報として保存する、あるいは、書き込み情報を表示駆動回路を用いて表示（再表示）する駆動を行う。
【０１３５】
具体的には、電荷検出回路２１Ｂにより得られた検出信号のパルス数を数えるなどの演算処理を行うことで、画素アレイ部２０Ｂの走査線番号（行に相当）の情報を得ることができる。また、電荷検出回路２１Ｂは、各画素Ｐ３のソース線１１０Ｓの分だけ配置されていることから、どの列の電荷検出回路２１Ｂから値を取得したかを検出信号から算出することができ、これにより列番号（列に相当）の情報を取得することができる。即ち、検出信号を、画素アレイ部２０ＢのＸＹ座標と対応づけて取得することが可能である。手書き入力後に検出処理および演算処理を経て取得された、手書き入力による書き込み情報（位置情報）は、中央制御部５０において演算処理が施されたり、記憶部５５Ｂに格納したり、ビットマップデータやベクトルデータに変換されてファイルとして装置外部に取り出すことが可能である。逆にファイルから読み出すことも当然ながら可能である。さらに、記憶部５５Ｂに格納されている書き込み情報に基づいて、表示駆動回路を用いて表示素子１０Ａを駆動し、画素アレイ部２０Ｂに表示することもできる。あるいは、記憶部５５Ｂに格納されている書き込み情報と、記憶部５５Ａに格納された映像情報とを重ね合わせて表示用の画像を生成し、生成した画像を、画素アレイ部２０Ｂに表示することもできる。これは例えば、過去に描いた書き込み情報を、ファイルから読み出して再表示する、といったことを可能にする。
【０１３６】
以上のように、本実施の形態によれば、手書き入力による書き込み情報を記録したり、再表示したりすることが可能となる。
【０１３７】
＜適用例＞
次に、上述の実施の形態および変形例において説明した表示装置の適用例について説明する。ただし、以下で説明する電子機器の構成はあくまで一例であり、その構成は適宜変更可能である。
【０１３８】
図２２は、適用例に係るタブレット型ディスプレイの外観構成を表している。このタブレット型ディスプレイは、例えば、筐体３２０の内部に、上記第１の実施の形態の表示装置１を備えたものである。
【０１３９】
以上、実施形態を挙げて本開示を説明したが、本開示は実施形態で説明した態様に限定されず、種々の変形が可能である。例えば、上記実施の形態において説明した構成要素を全て備える必要はなく、更に他の構成要素を含んでいてもよい。また、上述した構成要素の材料や厚みは一例であり、記載したものに限定されるものではない。
【０１４０】
尚、上記実施の形態等において説明した効果は一例であり、本開示の効果は、他の効果であってもよいし、更に他の効果を含んでいてもよい。
【０１４１】
尚、本開示内容は以下のような構成であってもよい。
（１）
画素毎に第１の薄膜トランジスタを含むと共に、前記第１の薄膜トランジスタ上に平坦化層を有する駆動基板と、
前記駆動基板上に、第１電極、表示体および第２電極をこの順に有する表示素子と、
前記平坦化層に埋設されると共に、加圧により前記表示素子への電圧印加経路を形成する感圧導電層と
を備えた
表示装置。
（２）
前記感圧導電層は、前記第１の薄膜トランジスタと電気的に並列に接続されている
上記（１）に記載の表示装置。
（３）
前記表示素子を駆動する駆動部を備え、
前記駆動基板は、画素毎に、前記表示素子と電気的に並列に接続された第１の容量素子を含み、
前記駆動部は、前記感圧導電層を用いた入力後に前記第１の容量素子に蓄積された電荷を抜き出す駆動を行う
上記（１）または（２）に記載の表示装置。
（４）
前記画素では、
前記第１の薄膜トランジスタのソースおよびドレインのうちの第１の端子がソース線に接続されると共に、前記第１の薄膜トランジスタの第２の端子が、前記表示素子の第１電極に電気的に接続され、
前記感圧導電層は、前記第１の薄膜トランジスタと並列回路を成す
上記（１）〜（３）のいずれか１つに記載の表示装置。
（５）
前記画素は、前記第１の薄膜トランジスタとは異なるゲート線に接続された第２の薄膜トランジスタを含み、
前記画素では、
前記第１の薄膜トランジスタのソースおよびドレインのうちの第１の端子がソース線に接続されると共に、前記第１の薄膜トランジスタの第２の端子が、前記表示素子の前記第１電極に電気的に接続され、
前記感圧導電層は、前記第２の薄膜トランジスタのソースおよびドレインのうちの第１の端子と前記ソース線との間に配置され、
前記第２の薄膜トランジスタの第２の端子は、前記表示素子の前記第１電極と電気的に接続されている
上記（４）に記載の表示装置。
（６）
前記表示素子を駆動する駆動部を備え、
前記駆動部は、前記複数の画素のうちの選択的な画素に配置された前記第２の薄膜トランジスタをオン状態に制御することにより、前記感圧導電層を用いた入力の範囲を制限する駆動を行う
上記（５）に記載の表示装置。
（７）
前記駆動基板は、画素毎に、前記表示素子と電気的に並列に接続された第１の容量素子を含み、
各画素に信号電圧を供給するための表示駆動回路と、
前記第１の容量素子に蓄積された電荷を検出するための電荷検出回路と
を更に備えた
上記（１）〜（６）のいずれか１つに記載の表示装置。
（８）
前記表示素子を駆動する駆動部を備え、
前記駆動部は、前記電荷検出回路を用いた電荷検出動作の後に、前記第１の容量素子に蓄積された電荷を抜き出す駆動を行う
上記（７）に記載の表示装置。
（９）
前記表示駆動回路と前記電荷検出回路とは共有の制御線により前記画素に接続されている
上記（７）または（８）に記載の表示装置。
（１０）
前記画素は、
前記第１の薄膜トランジスタとは異なるゲート線に接続された第３の薄膜トランジスタと、
前記第１の薄膜トランジスタと並列回路を成す、前記感圧導電層としての第１の感圧導電層と、
前記第１の感圧導電層と近接して配置された第２の感圧導電層と、
前記第２の感圧導電層を介してソース線に接続された第２の容量素子と
を有し、
前記画素では、
前記第１の薄膜トランジスタのソースおよびドレインのうちの第１の端子がソース線と電気的に接続されると共に、前記第１の薄膜トランジスタの第２の端子が、前記表示素子の前記第１電極と電気的に接続され、
前記第３の薄膜トランジスタのソースおよびドレインのうちの第１の端子が、前記第２の容量素子と電気的に接続されると共に、前記第３の薄膜トランジスタの第２の端子が、前記ソース線と電気的に接続されている
上記（４）に記載の表示装置。
（１１）
各画素に信号電圧を供給するための表示駆動回路と、
前記第２の容量素子に蓄積された電荷を検出するための電荷検出回路と
を更に備えた
上記（１０）に記載の表示装置。
（１２）
前記感圧導電層を介した入力に基づいて得られた書き込み情報を記憶する記憶部を備えた
上記（１）〜（１１）のいずれか１つに記載の表示装置。
（１３）
前記駆動部は、前記記憶部に記憶された書き込み情報に基づいて前記表示素子を駆動する
上記（１２）に記載の表示装置。
（１４）
前記表示体は、絶縁性液体と、繊維状構造体と、電気泳動粒子とを有するものである
上記（１）〜（１３）のいずれか１つに記載の表示装置。
【符号の説明】
【０１４２】
１…表示装置、１０，２０Ａ，２０Ｂ…画素アレイ部、１０Ａ…表示素子、１１Ａ…駆動基板、１１，１７…支持基板、１２，１９，２２…ＴＦＴ、１３，２３…容量素子、１４，１４Ａ，１４Ｂ…第１電極、１５…表示体、１６…第２電極、１８…平坦化層、１８Ａ，１８Ｂ，１８Ｃ１，１８Ｃ２…感圧導電層、２１…表示駆動／検出回路、２１Ａ…表示駆動回路、２１Ｂ…検出回路、５０…中央制御部、５１…表示制御部、５２…ゲート駆動ユニット、５３，５３Ａ…ソース駆動ユニット、５４…副ゲート駆動ユニット、５５Ａ，５５Ｂ…記憶部、Ｐ１，Ｐ２，Ｐ３…画素、１１０Ｇ，１１０Ｇ１，１１０Ｇ２…ゲート線、１１０Ｓ…ソース線、１１０Ｃ…共通電圧供給線。
【図１】
2016224206.tif 000003
【図２】
2016224206.tif 000004
【図３】
2016224206.tif 000005
【図４】
2016224206.tif 000006
【図５Ａ】
2016224206.tif 000007
【図５Ｂ】
2016224206.tif 000008
【図６Ａ】
2016224206.tif 000009
【図６Ｂ】
2016224206.tif 000010
【図７Ａ】
2016224206.tif 000011
【図７Ｂ】
2016224206.tif 000012
【図８】
2016224206.tif 000013
【図９】
2016224206.tif 000014
【図１０】
2016224206.tif 000015
【図１１】
2016224206.tif 000016
【図１２】
2016224206.tif 000017
【図１３】
2016224206.tif 000018
【図１４】
2016224206.tif 000019
【図１５】
2016224206.tif 000020
【図１６】
2016224206.tif 000021
【図１７】
2016224206.tif 000022
【図１８】
2016224206.tif 000023
【図１９】
2016224206.tif 000024
【図２０】
2016224206.tif 000025
【図２１】
2016224206.tif 000026
【図２２】
2016224206.tif 000027