(57)【要約】【課題】アンプを制御するマイクロコンピュータと、アンプと、に必要な制御ポート数を削減すること。【解決手段】ミュート制御回路１は、ヒステリシス回路６とアンプ２０１とを接続する制御線７と、マイクロコンピュータ２０２と低電圧検出回路３とを接続する制御線８と、制御線７と制御線８とを接続する制御線９と、制御線８に設けられ、カソードがツェナーダイオードＤ２のカソードに接続され、アノードがマイクロコンピュータ２０２に接続されたツェナーダイオードＤ１２と、を備える。【選択図】図１
2016122881.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続され、定電圧を生成する定電圧回路と、
前記定電圧回路からの電圧によって充電される充電素子を有し、アンプのミュート時間を制御するミュート時間制御回路と、
前記充電素子の一端に接続され、前記充電素子の電位が所定の第１電位以上でオンの状態となり、ミュート制御信号を供給するために、出力電圧の電位をハイレベルとし、且つ、前記充電素子の電位が前記第１電位よりも低い所定の第２電位以下でオフの状態となり、前記ミュート制御信号を供給するために、出力電圧の電位をローレベルとするヒステリシス回路と、
カソードが前記電源に接続された第１ツェナーダイオードを有し、前記電源からの電圧が所定の第１閾値未満である場合に、低電圧検出信号を供給する低電圧検出回路と、
前記低電圧検出回路により前記低電圧検出信号が供給された場合、又は、外部から異常検出信号が供給された場合に、前記充電素子を放電させる強制スタンバイ回路と、
前記ヒステリシス回路と前記アンプとを接続する第１制御線と、
マイクロコンピュータと前記低電圧検出回路とを接続する第２制御線と、
前記第１制御線と前記第２制御線とを接続する第３制御線と、
前記第２制御線に設けられ、カソードが前記第１ツェナーダイオードのカソードに接続され、アノードが前記マイクロコンピュータに接続された第２ツェナーダイオードと、
を備えることを特徴とするミュート制御回路。
【請求項２】
前記第２制御線と前記第３制御線とに接続され、前記アンプがミュート状態となる所定の第２閾値よりも電位が低く、且つ、前記第１閾値から前記第１ツェナーダイオードのツェナー電圧を引いた値よりも電位が高い電圧源と、
一方の端子が前記電圧源に接続され、他方の端子が接地電位に接続され、入力端子が前記マイクロコンピュータに接続されたスイッチ素子と、
をさらに備えることを特徴とする請求項１に記載のミュート回路。
【請求項３】
前記低電圧検出回路は、
一端が、前記電源に接続され、他端が、前記第１ツェナーダイオードのカソードに接続された第１抵抗と、
ベースが、前記第１ツェナーダイオードのアノードに接続され、コレクタが、第２抵抗を介して、前記電源に接続され、エミッタが接地電位に接続されたｎｐｎ型の第１バイポーラトランジスタと、
前記第２抵抗と、を有し、
出力が、前記第２抵抗と前記第１バイポーラトランジスタのコレクタとの間であり、
前記第２ツェナーダイオードは、カソードが、前記第１抵抗を介して、前記電源に接続されていることを特徴とする請求項１又は２に記載のミュート制御回路。
【請求項４】
前記強制スタンバイ回路は、
ベースに、前記低電圧検出信号及び前記異常検出信号が供給され、コレクタが、第３抵抗を介して、前記定電圧回路に接続され、エミッタが、接地電位に接続された、ｎｐｎ型の第２バイポーラトランジスタと、
ベースが、前記第３抵抗と前記第２バイポーラトランジスタのコレクタとの間に接続され、コレクタが、前記充電素子の一端に接続され、エミッタが、接地電位に接続された、ｐｎｐ型の第３バイポーラトランジスタと、
前記第３抵抗と、
を有することを特徴とする請求項１〜３のいずれか１項に記載のミュート制御回路。
【請求項５】
前記ヒステリシス回路は、
ベースが、第４抵抗を介して、前記充電素子の一端に接続され、コレクタが、第５抵抗を介して、前記電源に接続され、エミッタが、接地電位に接続された、ｎｐｎ型の第４バイポーラトランジスタと、
ベースが、第６抵抗を介して、前記第５抵抗と前記第４バイポーラトランジスタのコレクタとの間に接続され、コレクタが、前記電源に接続され、エミッタが、第７抵抗及び第８抵抗を介して、接地電位に接続された、ｐｎｐ型の第５バイポーラトランジスタと、
一端が、前記第４抵抗と前記第４バイポーラトランジスタのベースとの間に接続され、他端が、接地電位に接続された第９抵抗と、
一端が、前記第４抵抗と前記第９抵抗との間に接続され、他端が、前記第７抵抗と前記第８抵抗との間に接続された第１０抵抗と、
前記第４抵抗と、前記第５抵抗と、前記第６抵抗と、前記第７抵抗と、前記第８抵抗と、
を有し、
出力が、前記第７抵抗と前記第８抵抗との間であることを特徴とする請求項１〜４のいずれか１項に記載のミュート制御回路。
【請求項６】
前記ミュート時間制御回路は、前記定電圧回路と前記充電素子との間に接続された第１１抵抗をさらに有し、
前記充電素子は、一端が、前記第１１抵抗と前記強制スタンバイ回路と前記ヒステリシス回路とに接続され、他端が、接地電位に接続されたコンデンサであることを特徴とする請求項１〜５のいずれか１項に記載のミュート制御回路。
【請求項７】
前記定電圧回路は、
一端が、前記電源に接続され、他端が、第３ツェナーダイオードのカソードに接続された、第１２抵抗と、
カソードが、前記第１２抵抗の他端に接続され、アノードが、接地電位に接続された、前記第３ツェナーダイオードと、
を有すること特徴とする請求項１〜６のいずれか１項に記載のミュート制御回路。
【請求項８】
前記電圧源は、直列に接続された２つのダイオードで構成され、
前記スイッチ素子は、ｎｐｎ型の第１バイポーラトランジスタであり、前記一方の端子がコレクタであり、前記他方の端子がエミッタであり、前記入力端子がベースであることを特徴とする請求項２に記載のミュート回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音声信号等の入力信号を増幅するアンプのミュートを制御するミュート制御回路に関する。
【背景技術】
【０００２】
音声信号等の入力信号を増幅するアンプは、電源がオンされたときや電源がオフされたときに、電源電圧の変動に起因してノイズを発生することがある。例えば、アンプにスピーカーが接続されている場合、発生したノイズがスピーカーから出力されると、ユーザーにとって不快な音が発生する。これを防止するため、アンプのミュートを制御するミュート制御回路が用いられている（例えば、特許文献１参照。）。
【０００３】
図４は、従来のミュート制御回路の回路構成を示す図である。ミュート制御回路１０１は、定電圧回路１０２、低電圧検出回路１０３、ミュート時間制御回路１０４、強制スタンバイ回路１０５、ヒステリシス回路１０６を備える。定電圧回路１０２は、電源Ｖ１０１に接続され、定電圧を生成する。定電圧回路１０２は、抵抗Ｒ１０９、ツェナーダイオードＤ１０１を有する。抵抗Ｒ１０９は、一端が、電源Ｖ１０１に接続されている。また、抵抗Ｒ１０９は、一端が、ツェナーダイオードＤ１０１のカソードに接続されている。ツェナーダイオードＤ１０１は、カソードが、抵抗Ｒ１０９の他端に接続されている。また、ツェナーダイオードＤ１０１は、アノードが、接地電位に接続されている。
【０００４】
ミュート時間制御回路１０４は、アンプ３０１のミュート時間を制御する。ミュート時間制御回路１０４は、抵抗Ｒ１０４、コンデンサＣ１０１を有する。コンデンサＣ１０１は、一端が、抵抗Ｒ１０４を介して、定電圧回路１０２に接続されている。また、コンデンサＣ１０１は、他端が、接地電位に接続されている。従って、コンデンサＣ１０１は、定電圧回路１０２からの電圧によって充電される。また、コンデンサＣ１０１は、一端が、強制スタンバイ回路１０５とヒステリシス回路１０６とに接続されている。ミュート時間制御回路１０４は、抵抗Ｒ１０４とコンデンサＣ１０１とによって決まる時定数により、アンプ３０１のミュート時間を制御する。
【０００５】
強制スタンバイ回路１０５は、アンプ３０１を強制的にミュート状態とするための回路である。強制スタンバイ回路１０５は、バイポーラトランジスタＱ１０３、抵抗Ｒ１１４、Ｒ１１５を有する。バイポーラトランジスタＱ１０３は、ｎｐｎ型、すなわち、ベースの電圧が、エミッタの電圧に対して、所定電位以上（ハイレベル）でオンの状態となるバイポーラトランジスタである。バイポーラトランジスタＱ１０３は、ベースに、抵抗Ｒ１１４を介して、外部からの異常検出信号が供給される。ここでは、信号源Ｖ３５から、異常検出信号が供給されるものとする。また、バイポーラトランジスタＱ１０３は、コレクタが、コンデンサＣ１０１の一端に接続されている。また、バイポーラトランジスタＱ１０３は、エミッタが、接地電位に接続されている。
【０００６】
抵抗Ｒ１１５は、一端が、抵抗Ｒ１１４とバイポーラトランジスタＱ１０３のベースとの間に接続されている。また、抵抗Ｒ１１５は、他端が、接地電位に接続されている。信号源Ｖ３５は、異常検出信号を供給するために、出力電圧の電位をハイレベルとする。
【０００７】
ヒステリシス回路６は、バイポーラトランジスタＱ１０１、Ｑ１０２、抵抗Ｒ１０１〜Ｒ１０３、Ｒ１０５〜Ｒ１０８を有する。バイポーラトランジスタＱ１０１は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ１０１は、ベースが、抵抗Ｒ１０１を介して、コンデンサＣ１０１の一端に接続されている。また、バイポーラトランジスタＱ１０１は、コレクタが、抵抗Ｒ１０５、ツェナーダイオードＤ１０２を介して、電源Ｖ１０１に接続されている。また、バイポーラトランジスタＱ１０１は、エミッタが、接地電位に接続されている。
【０００８】
バイポーラトランジスタＱ１０２は、ｐｎｐ型、すなわち、ベースの電圧が、エミッタの電圧に対して、所定電位以下（ローレベル）でオンの状態となるトランジスタである。バイポーラトランジスタＱ１０２は、ベースが、抵抗Ｒ１０６を介して、抵抗Ｒ１０５とツェナーダイオードＤ１０２のカソードとの間に接続されている。また、バイポーラトランジスタＱ１０２は、コレクタが、電源Ｖ１０１に接続されている。また、バイポーラトランジスタＱ１０２は、エミッタが、抵抗Ｒ１０７、Ｒ１０８を介して、接地電位に接続されている。
【０００９】
抵抗Ｒ１０１は、一端が、コンデンサＣ１０１の一端に接続されている。また、抵抗Ｒ１０１は、他端が、バイポーラトランジスタＱ１０１のベースに接続されている。抵抗Ｒ１０２は、一端が、抵抗Ｒ１０１の他端とバイポーラトランジスタＱ１０１のベースとの間に接続されている。また、抵抗Ｒ１０２は、他端が、接地電位に接続されている。抵抗Ｒ１０３は、一端が、抵抗Ｒ１０１の他端と抵抗Ｒ１０２の一端との間に接続されている。また、抵抗Ｒ１０３は、他端が、抵抗Ｒ１０７の他端と抵抗Ｒ１０８の一端との間に接続されている。抵抗Ｒ１０７と抵抗Ｒ１０８との間にアンプ３０１が接続され、ヒステリシス回路１０６（ミュート制御回路１０１）の出力は、抵抗Ｒ１０７と抵抗Ｒ１０８との間となっている。従って、ヒステリシス回路１０６（ミュート制御回路１０１）の出力電圧が、ミュート制御信号として、アンプ３０１に供給される。
【００１０】
ミュート制御回路１０１の動作について説明する。アンプ３０１は、ミュート制御信号の電位がローレベルでミュート状態、ミュート制御信号の電位がハイレベルでミュート解除状態である。信号源Ｖ３５が異常検出信号を供給するために、出力電圧の電位をハイレベルとすると、強制スタンバイ回路１０５において、バイポーラトランジスタＱ１０３は、ベースの電圧が、エミッタの電圧に対して、所定電位以上となり、オンの状態となる。バイポーラトランジスタＱ１０３がオンの状態となると、ミュート時間制御回路１０４において、コンデンサＣ１０１が放電し（コンデンサＣ１０１の電荷が引き抜かれ）、コンデンサＣ１０１の電位が下降する。コンデンサＣ１０１の電位が下降すると、ヒステリシス回路１０６において、バイポーラトランジスタＱ１０１は、ベースの電圧が、エミッタの電圧に対して、所定電位以上とならず、オフの状態となる。バイポーラトランジスタＱ１０１がオフの状態では、バイポーラトランジスタＱ１０２は、ベースの電圧が、エミッタの電圧に対して、所定電位以下とならず、オフの状態である。従って、ヒステリシス回路１０６の出力電圧、すなわち、ミュート制御信号の電位は、ローレベルとなる。
【００１１】
ミュート時間制御回路１０４において、コンデンサＣ１０１が放電した後、コンデンサＣ１０１が充電される（コンデンサＣ１０１に電荷が蓄積される）と、コンデンサＣ１０１の電位が上昇する。コンデンサＣ１０１の電位が所定電位まで上昇すると、ヒステリシス回路１０６において、バイポーラトランジスタＱ１０１は、ベースの電圧がエミッタの電圧に対して、所定電位以上となり、オンの状態となる。バイポーラトランジスタＱ１０１がオンの状態で、バイポーラトランジスタＱ１０２は、ベースの電圧が、エミッタの電圧に対して、所定電位以下となり、オンの状態となる。従って、ヒステリシス回路１０６の出力電圧、すなわち、ミュート制御信号の電位は、ハイレベルとなる。
【００１２】
図５は、ミュート制御信号、コンデンサＣ１０１の電位の変化を示すグラフである。Ｖｍｕｔｅは、ミュート制御信号、Ｖｃは、コンデンサＣ１０１の電位を示している。図示するように、コンデンサＣ１０１の電位Ｖｃが下降した後、所定電位に上昇するまで、ミュート制御信号Ｖｍｕｔｅの電位は、ローレベルとなっている。このように、ミュート制御回路１０１は、コンデンサＣ１０１が放電した後、コンデンサＣ１０１が充電され、コンデンサＣ１０１の電位Ｖｃが所定電位まで上昇するまでの間、アンプ３０１をミュートさせている。
【００１３】
ミュート制御回路１０１は、電源Ｖ１０１の電圧が、電源Ｖ１０１の瞬断等により、所定の閾値未満となった場合も、アンプ３０１をミュートさせる。そのため、ミュート制御回路１０１は、低電圧検出回路１０３を備える。低電圧検出回路１０３は、ツェナーダイオードＤ１０２、バイポーラトランジスタＱ１０１、抵抗Ｒ１０５を有する。バイポーラトランジスタＱ１０１、抵抗Ｒ１０５は、ヒステリシス回路１０６を兼ねている。低電圧検出回路１０３の閾値Ｖｔｈは、ツェナーダイオードＤ１０２のツェナー電圧ＶｚｄとバイポーラトランジスタＱ１０２のベース−エミッタ間電圧Ｖｂｅ（＝０．６Ｖ）との和である（Ｖｔｈ＝Ｖｚｄ＋Ｖｂｅ）。
【００１４】
電源Ｖ１０１からの電圧が、所定の閾値未満である場合、低電圧検出回路１０３において、ツェナーダイオードＤ１０２は、オフの状態である。ツェナーダイオードＤ１０２がオフの状態では、ヒステリシス回路１０６において、バイポーラトランジスタＱ１０２は、ベースの電圧が、エミッタの電圧に対して、所定電位以下とならず、オフの状態となる。従って、ヒステリシス回路１０６の出力電圧（ミュート制御信号）の電位は、ローレベルとなる。このように、低電圧検出回路１０３は、電源Ｖ１０１からの電圧が、所定の閾値未満である場合、ヒステリシス回路１０６（バイポーラトランジスタＱ１０２）をオフの状態とする。これにより、ミュート制御回路１０１（ヒステリシス回路１０６）の出力電圧、すなわち、ミュート制御信号の電位は、ローレベルとなる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２０１３−１５７８１８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
従来のミュート制御回路１０１は、電源Ｖ１０１の瞬断等により、電源Ｖ１０１からの電圧が所定の閾値未満となると、低電圧検出回路１０３がヒステリシス回路１０６をオフの状態とすることにより、ミュート制御信号の電位をローレベルとし、アンプ３０１をミュートさせている。しかしながら、電源Ｖ１０１の瞬断後、すぐに電源Ｖ１０１の電圧が正常時に戻り、所定の閾値以上となると、ツェナーダイオードＤ１０２は、オンの状態となる。ツェナーダイオードＤ１０２がオンの状態となると、バイポーラトランジスタＱ１０２は、ベース電圧が、エミッタの電圧に対して、所定電位以下となり、オンの状態となる。従って、ヒステリシス回路１０６（ミュート制御回路１０１）の出力電圧、すなわち、ミュート制御信号の電位は、ハイレベルとなる。
【００１７】
上述のように、電源Ｖ１０１の瞬断後、すぐに電源Ｖ１０１の電圧が正常時に戻り、所定の閾値以上となると、ヒステリシス回路１０６（バイポーラトランジスタＱ１０２）がオンの状態となり、ミュート制御信号の電位がハイレベルとなる。アンプ３０１において、ミュート後、すぐに、ミュート解除状態となると、アンプ３０１がポップノイズを出す原因となる可能性がある。そこで、電源Ｖ１０１の電圧低下時には、バイポーラトランジスタＱ１０２のみでなく、ヒステリシス回路１０６全体を動作させ、電源Ｖ１０１の電圧が正常時に戻ってから一定時間経過後に、ミュート制御信号の電位をハイレベルとし、アンプ３０１のミュートを解除することが望ましい。
【００１８】
また、従来のミュート制御回路１０１をアンプ内部に搭載する場合、外部のマイクロコンピュータからアンプを制御する際に必要となる制御線として、（１）アンプのミュートを制御するための制御線、（２）アンプが異常状態であるか否かを監視するための制御線、の２本が必要となる。このため、すべての制御信号をアンプからマイクロコンピュータへ送る場合、アンプ、マイクロコンピュータそれぞれに、２ポート分の制御ポートが必要となる。制御ポート数の増加は、基板サイズ、コストの増加となる。
【００１９】
また、スピーカー用のアンプとヘッドホンアンプとが同一の装置に搭載される場合がある。この場合、ヘッドホンのヘッドホン端子が装置に接続されているときは、スピーカー用のアンプをミュート状態とする必要がある。また、ヘッドホン端子の接続が解除されると、スピーカーから音がすぐに出力されるよう、上記のように一定時間経過させることなく、スピーカー用のアンプのミュートを解除することが望ましい。
【００２０】
スピーカー用のアンプとヘッドホンアンプとが同一の装置に搭載され、且つ、従来のミュート制御回路１０１をアンプ内部に搭載する場合、外部のマイクロコンピュータからアンプを制御する際に必要となる制御線として、（１）アンプのミュートを制御するための制御線、（２）ヘッドホン端子接続／接続解除のときにアンプのミュートを制御するための制御線、（３）アンプが異常状態であるか否かを監視するための制御線、の３本が必要となる。このため、すべての制御信号をアンプからマイクロコンピュータへ送る場合、アンプ、マイクロコンピュータそれぞれに、３ポート分の制御ポートが必要となる。制御ポート数の増加は、基板サイズ、コストの増加となる。
【００２１】
本発明の目的は、アンプを制御するマイクロコンピュータと、アンプと、に必要な制御ポート数を削減することである。
【課題を解決するための手段】
【００２２】
第１の発明のミュート制御回路は、電源に接続され、定電圧を生成する定電圧回路と、前記定電圧回路からの電圧によって充電される充電素子を有し、アンプのミュート時間を制御するミュート時間制御回路と、前記充電素子の一端に接続され、前記充電素子の電位が所定の第１電位以上でオンの状態となり、ミュート制御信号を供給するために、出力電圧の電位をハイレベルとし、且つ、前記充電素子の電位が前記第１電位よりも低い所定の第２電位以下でオフの状態となり、前記ミュート制御信号を供給するために、出力電圧の電位をローレベルとするヒステリシス回路と、カソードが前記電源に接続された第１ツェナーダイオードを有し、前記電源からの電圧が所定の第１閾値未満である場合に、低電圧検出信号を供給する低電圧検出回路と、前記低電圧検出回路により前記低電圧検出信号が供給された場合、又は、外部から異常検出信号が供給された場合に、前記充電素子を放電させる強制スタンバイ回路と、前記ヒステリシス回路と前記アンプとを接続する第１制御線と、マイクロコンピュータと前記低電圧検出回路とを接続する第２制御線と、前記第１制御線と前記第２制御線とを接続する第３制御線と、前記第２制御線に設けられ、カソードが前記第１ツェナーダイオードのカソードに接続され、アノードが前記マイクロコンピュータに接続された第２ツェナーダイオードと、を備えることを特徴とする。
【００２３】
本発明では、第２ツェナーダイオードが、マイクロコンピュータと低電圧検出回路とを接続する第２制御線に設けられている。また、第２ツェナーダイオードは、カソードが第１ツェナーダイオードのカソードに接続され、アノードがマイクロコンピュータに接続されている。このため、マイクロコンピュータが第２制御線に接続された制御ポートの電位をローレベルとすると、第２ツェナーダイオードの電圧は、第２ツェナーダイオードのツェナー電圧に固定される。ここで、例えば、所定の第１閾値が第１ツェナーダイオードのツェナー電圧とバイポーラトランジスタのベース−エミッタ間電圧との和である場合、第１ツェナーダイオードとツェナー電圧が同じ第２ツェナーダイオードを用いることにより、低電圧検出回路に、所定の第１閾値（第１ツェナーダイオードのツェナー電圧＋バイポーラトランジスタのベース−エミッタ間電圧）未満の電圧（第２ツェナーダイオードのツェナー電圧）が供給される。従って、低電圧検出回路は、マイクロコンピュータが第２制御線に接続された制御ポートの電位をローレベルとした場合も、低電圧検出信号を供給する。
【００２４】
低電圧検出回路により低電圧検出信号が供給された場合、強制スタンバイ回路は、ミュート時間制御回路の充電素子を放電させる。充電素子が放電し、充電素子の電位が、第２電位以下に下降すると、ヒステリシス回路は、オフの状態となり、ミュート制御信号を供給するために、出力電圧の電位をローレベルとする。アンプは、ミュート制御回路（ヒステリシス回路）の出力電圧、すなわち、ミュート制御信号の電位がローレベルである場合に、ミュート状態となる。このようにして、マイクロコンピュータは、ミュート制御回路により、アンプをミュート状態とすることができる。
【００２５】
ミュート制御回路（ヒステリシス回路）とマイクロコンピュータとは、第１制御線、第２制御線、第３制御線により、接続されている。従って、ミュート制御信号は、第１制御線、第３制御線、第２制御線を介して、マイクロコンピュータの制御ポートに供給される。このため、マイクロコンピュータは、ミュート制御信号の電位がハイレベルである場合、アンプが正常状態（ミュート解除状態）と判断することができる。また、マイクロコンピュータは、ミュート制御信号の電位がローレベルである場合、アンプが異常状態（ミュート状態）と判断することができる。
【００２６】
上述のように、マイクロコンピュータは、第２制御線に接続された制御ポートの電位をローレベルとすることにより、アンプをミュート状態とすることができる。また、マイクロコンピュータは、第２制御線に接続された制御ポートに供給されるミュート制御信号により、アンプの正常状態（ミュート解除状態）、異常状態（ミュート状態）を判断することができる。従って、従来、アンプのミュート制御、アンプの監視のために２ポート必要であった制御ポート数が、１ポートに削減されている。
【００２７】
アンプにおいても、マイクロコンピュータが直接ミュートを制御するための制御ポートは不要となり、ミュート制御回路がミュートを制御するための制御ポートのみあればよいため、従来、２ポート必要であった制御ポート数が、１ポートに削減されている。
【００２８】
このように、本発明によれば、アンプを制御するマイクロコンピュータと、アンプと、に必要な制御ポート数を削減することができる。
【００２９】
また、本発明では、電源の電圧が、電源の瞬断等により、所定の第１閾値未満となった場合に、ヒステリシス回路を動作させて、充電素子の電位が所定の第２電位以上となるまで、ミュート制御信号の電位をローレベルとしている。従って、アンプは、ミュート後、すぐに、ミュート解除状態とならないため、ポップノイズの発生が防止される。
【００３０】
第２の発明のミュート制御回路は、第１の発明のミュート制御回路において、前記第２制御線と前記第３制御線とに接続され、前記アンプがミュート状態となる所定の第２閾値よりも電位が低く、且つ、前記第１閾値から前記第１ツェナーダイオードのツェナー電圧を引いた値よりも電位が高い電圧源と、一方の端子が前記電圧源に接続され、他方の端子が接地電位に接続され、入力端子が前記マイクロコンピュータに接続されたスイッチ素子と、をさらに備えることを特徴とする。
【００３１】
本発明では、電圧源は、第２制御線と第３制御線とに接続されている。また、電圧源は、アンプがミュート状態となる所定の第２閾値よりも電位が低く、且つ、第１閾値から第１ツェナーダイオードのツェナー電圧を引いた値よりも電位が高い。スイッチ素子がオンの状態となると、第２制御線を介して、第２ツェナーダイオードに接続されている電圧源の電位は、第１閾値から第１ツェナーダイオードのツェナー電圧を引いた値よりも高い。従って、第２ツェナーダイオードは、オンの状態とならいため、低電圧検出回路は、低電圧検出信号を供給しない。また、電圧源は、第３制御線を介して、第１制御線に接続されているため、ミュート制御回路の出力電圧は、電圧源の電位となる。電圧源の電位は、第２閾値よりも低い。従って、ミュート制御回路の出力電圧、すなわち、ミュート制御信号は、第２閾値よりも低いため、アンプは、ミュート状態となる。
【００３２】
スイッチ素子がオフの状態となると、ミュート制御回路の出力電圧は、電源の電圧を、ヒステリシス回路を構成する抵抗で分圧した値となる。このときのミュート制御回路の出力電圧、すなわち、ミュート制御信号を第２閾値よりも高く設定すれば、スイッチ素子がオフの状態となると、アンプは、ミュート解除状態となる。このように、スイッチ素子がオフの状態となると、一定時間経過させることなく（ミュート時間なしに）、アンプは、すぐにミュート解除状態となる。
【００３３】
従って、マイクロコンピュータは、ヘッドホン端子が接続、又は、接続解除されたときに、スイッチ素子のオン、オフを制御することによって、アンプをミュート状態、ミュート解除状態とすることできる。
【００３４】
ここで、マイクロコンピュータには、第２制御線とスイッチ素子の入力端子とが接続されている。従って、従来、スピーカー用のアンプとヘッドホンアンプとが同一の装置に搭載され、且つ、ミュート制御回路をアンプ内部に搭載する場合、３ポート必要であった制御ポート数が、２ポートに削減されている。また、アンプには、第１制御線が接続されている。従って、従来、３ポート必要であった制御ポート数が、１ポートに削減されている。
【００３５】
第３の発明のミュート制御回路は、第１又は第２の発明のミュート制御回路において、前記低電圧検出回路は、一端が、前記電源に接続され、他端が、前記第１ツェナーダイオードのカソードに接続された第１抵抗と、ベースが、前記第１ツェナーダイオードのアノードに接続され、コレクタが、第２抵抗を介して、前記電源に接続され、エミッタが接地電位に接続されたｎｐｎ型の第１バイポーラトランジスタと、前記第２抵抗と、を有し、出力が、前記第２抵抗と前記第１バイポーラトランジスタのコレクタとの間であり、前記第２ツェナーダイオードは、カソードが、前記第１抵抗を介して、前記電源に接続されていることを特徴とする。
【００３６】
本発明では、低電圧検出回路において、第１バイポーラトランジスタは、ベースが、第１抵抗、第１ツェナーダイオードを介して、電源に接続されている。また、第１バイポーラトランジスタは、コレクタが、第２抵抗を介して、電源に接続されている。また、第１バイポーラトランジスタは、エミッタが、接地電位に接続されている。従って、電源からの電圧が、第１ツェナーダイオードのツェナー電圧と第１バイポーラトランジスタのベース−エミッタ間電圧との和とによって決まる第１閾値未満である場合、第１ツェナーダイオードは、オフの状態である。第１ツェナーダイオードがオフの状態では、第１バイポーラトランジスタは、ベースの電圧が、エミッタの電圧に対して、所定電位以上とならず、オフの状態である。低電圧検出回路の出力は、第２抵抗と第１バイポーラトランジスタのコレクタとの間であるため、第１バイポーラトランジスタがオフの状態であると、低電圧検出回路の出力電圧の電位は、ハイレベルとなる。このように、低電圧検出回路は、電源からの電圧が所定の第１閾値未満である場合に、低電圧検出信号を供給するために、出力電圧の電位をハイレベルとする。
【００３７】
第４の発明のミュート制御回路は、第１〜第３の発明のいずれかのミュート制御回路において、前記強制スタンバイ回路は、ベースに、前記低電圧検出信号及び前記異常検出信号が供給され、コレクタが、第３抵抗を介して、前記定電圧回路に接続され、エミッタが、接地電位に接続された、ｎｐｎ型の第２バイポーラトランジスタと、ベースが、前記第３抵抗と前記第２バイポーラトランジスタのコレクタとの間に接続され、コレクタが、前記充電素子の一端に接続され、エミッタが、接地電位に接続された、ｐｎｐ型の第３バイポーラトランジスタと、前記第３抵抗と、を有することを特徴とする。
【００３８】
本発明では、強制スタンバイ回路において、第２バイポーラトランジスタは、ベースに、低電圧検出信号及び異常検出信号が供給される。また、第２バイポーラトランジスタは、コレクタが、第３抵抗を介して、定電圧回路に接続されている。また、第２バイポーラトランジスタは、エミッタが、接地電位に接続されている。また、第３バイポーラトランジスタは、ベースが、第３抵抗と第２バイポーラトランジスタのコレクタとの間に接続されている。また、第３バイポーラトランジスタは、コレクタが、充電素子の一端に接続されている。また、第３バイポーラトランジスタは、エミッタが、接地電位に接続されている。
【００３９】
従って、第２バイポーラトランジスタは、ベースに、低電圧検出信号及び異常検出信号として、電位がハイレベルの電圧が供給されることにより、ベースの電圧が、エミッタの電圧に対して、所定電位以上となり、オンの状態となる。第２バイポーラトランジスタがオンの状態で、第３バイポーラトランジスタは、ベースの電圧が、エミッタの電圧に対して、所定電位以下となり、オンの状態となる。充電素子の一端に接続された第３バイポーラトランジスタがオンの状態となることにより、充電素子は、放電する。このようにして、強制スタンバイ回路は、低電圧検出回路により低電圧検出信号が供給された場合、又は、外部から異常検出信号が出力された場合に、充電素子を放電させる。
【００４０】
第５の発明のミュート制御回路は、第１〜第４の発明のいずれかのミュート制御回路において、前記ヒステリシス回路は、ベースが、第４抵抗を介して、前記充電素子の一端に接続され、コレクタが、第５抵抗を介して、前記電源に接続され、エミッタが、接地電位に接続された、ｎｐｎ型の第４バイポーラトランジスタと、ベースが、第６抵抗を介して、前記第５抵抗と前記第４バイポーラトランジスタのコレクタとの間に接続され、コレクタが、前記電源に接続され、エミッタが、第７抵抗及び第８抵抗を介して、接地電位に接続された、ｐｎｐ型の第５バイポーラトランジスタと、一端が、前記第４抵抗と前記第４バイポーラトランジスタのベースとの間に接続され、他端が、接地電位に接続された第９抵抗と、一端が、前記第４抵抗と前記第９抵抗との間に接続され、他端が、前記第７抵抗と前記第８抵抗との間に接続された第１０抵抗と、前記第４抵抗と、前記第５抵抗と、前記第６抵抗と、前記第７抵抗と、前記第８抵抗と、を有し、出力が、前記第７抵抗と前記第８抵抗との間であることを特徴とする。
【００４１】
本発明では、ヒステリシス回路において、第４バイポーラトランジスタは、ベースが、第４抵抗を介して、充電素子の一端に接続されている。また、第４バイポーラトランジスタは、コレクタが、第５抵抗を介して、電源に接続されている。また、第４バイポーラトランジスタは、エミッタが、接地電位に接続されている。また、第５バイポーラトランジスタは、ベースが、第６抵抗を介して、第５抵抗と第４バイポーラトランジスタのコレクタとの間に接続されている。また、第５バイポーラトランジスタは、コレクタが、電源に接続されている。また、第５バイポーラトランジスタは、エミッタが、第７抵抗及び第８抵抗を介して、接地電位に接続されている。
【００４２】
従って、充電素子の電位が第２電位以下となると、ヒステリシス回路において、第４バイポーラトランジスタは、ベースの電圧が、エミッタの電圧に対して、所定電位以上とならず、オフの状態である。第４バイポーラトランジスタがオフの状態では、第５バイポーラトランジスタは、ベースの電圧が、エミッタの電圧に対して、所定電位以下とならず、オフの状態である。ヒステリシス回路の出力は、第７抵抗と第８抵抗の間であるため、第５バイポーラトランジスタがオフの状態で、ヒステリシス回路の出力電圧の電位（ミュート制御信号）は、ローレベルとなる。
【００４３】
また、充電素子の電位が第１電位以上となると、ヒステリシス回路において、第４バイポーラトランジスタは、ベースの電圧が、エミッタの電圧に対して、所定電位以上となり、オンの状態となる。第４バイポーラトランジスタがオンの状態となると、第５バイポーラトランジスタは、ベースの電圧が、エミッタの電圧に対して、所定電位以下となり、オンの状態となる。ヒステリシス回路の出力は、第７抵抗と第８抵抗との間であるため、第５バイポーラトランジスタがオンの状態で、ヒステリシス回路の出力電圧の電位（ミュート制御信号）は、ハイレベルとなる。
【００４４】
このようにして、ヒステリシス回路は、ミュート制御信号を供給するために、出力電圧の電位をハイレベルとし、また、出力電圧の電位をローレベルとする。なお、第１電位、及び、第２電位は、第４抵抗、第９抵抗、第１０抵抗、第４バイポーラトランジスタのベース−エミッタ間電圧によって決まる。
【００４５】
第６の発明のミュート制御回路は、第１〜第５の発明のいずれかのミュート制御回路において、前記ミュート時間制御回路は、前記定電圧回路と前記充電素子との間に接続された第１１抵抗をさらに有し、前記充電素子は、一端が、前記第１１抵抗と前記強制スタンバイ回路と前記ヒステリシス回路とに接続され、他端が、接地電位に接続されたコンデンサであることを特徴とする。
【００４６】
本発明では、第１１抵抗とコンデンサとによって決まる時定数により、コンデンサが放電してからコンデンサが第１電位以上となるまでの時間、すなわち、ミュート制御信号の電位がローレベルとなってから、ハイレベルとなるまでの時間（アンプのミュート時間）を制御することができる。
【００４７】
第７の発明のミュート制御回路は、第１〜第６の発明のいずれかのミュート制御回路において、前記定電圧回路は、一端が、前記電源に接続され、他端が、第３ツェナーダイオードのカソードに接続された、第１２抵抗と、カソードが、前記第１２抵抗の他端に接続され、アノードが、接地電位に接続された、前記第３ツェナーダイオードと、を有すること特徴とする。
【００４８】
第８の発明のミュート制御回路は、第２の発明のミュート制御回路において、前記電圧源は、直列に接続された２つのダイオードで構成され、前記スイッチ素子は、ｎｐｎ型の第１バイポーラトランジスタであり、前記一方の端子がコレクタであり、前記他方の端子がエミッタであり、前記入力端子がベースであることを特徴とする。
【発明の効果】
【００４９】
本発明によれば、アンプを制御するマイクロコンピュータと、アンプと、に必要な制御ポート数を削減することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１実施形態に係るミュート制御回路の回路構成を示す図である。
【図２】電源、ミュート制御信号、コンデンサの電位の変化を示すグラフである。
【図３】本発明の第２実施形態に係るミュート制御回路の回路構成を示す図である。
【図４】従来のミュート制御回路の回路構成を示す図である。
【図５】ミュート制御信号、コンデンサの電位の変化を示すグラフである。
【発明を実施するための形態】
【００５１】
（第１実施形態に係るミュート制御回路１）
以下、本発明の第１実施形態について説明する。図１は、第１実施形態に係るミュート制御回路の回路構成を示す図である。ミュート制御回路１は、アンプ２０１のミュートを制御する。ミュート制御回路１は、定電圧回路２、低電圧検出回路３、ミュート時間制御回路４、強制スタンバイ回路５、ヒステリシス回路６、制御線７〜９、ツェナーダイオードＤ１２を備える。
【００５２】
（定電圧回路２）
定電圧回路２は、電源Ｖ１に接続され、定電圧を生成する。定電圧回路２は、抵抗Ｒ３、ツェナーダイオードＤ３を有する。抵抗Ｒ３（第１２抵抗）は、一端が、電源Ｖ１に接続されている。また、抵抗Ｒ３は、他端が、ツェナーダイオードＤ３のカソードに接続されている。ツェナーダイオードＤ３（第３ツェナーダイオード）は、カソードが、抵抗Ｒ３の他端に接続されている。また、ツェナーダイオードＤ３は、アノードが、接地電位に接続されている。
【００５３】
（低電圧検出回路３）
低電圧検出回路３は、電源Ｖ１からの電圧が所定の第１閾値未満である場合に、低電圧検出信号を供給する。低電圧検出回路３は、抵抗Ｒ１、Ｒ２、ツェナーダイオードＤ２、バイポーラトランジスタＱ１を有する。抵抗Ｒ１（第１抵抗）は、一端が、電源Ｖ１に接続されている。また、抵抗Ｒ１は、他端が、ツェナーダイオードＤ２のカソードに接続されている。ツェナーダイオードＤ２（第１ツェナーダイオード）は、カソードが、抵抗Ｒ１の他端に接続されている。また、ツェナーダイオードＤ２は、アノードが、バイポーラトランジスタＱ１のベースに接続されている。
【００５４】
バイポーラトランジスタＱ１（第１バイポーラトランジスタ）は、ｎｐｎ型、すなわち、ベースの電圧が、エミッタの電圧に対して、所定電位以上（ハイレベル）でオンの状態となるバイポーラトランジスタである。バイポーラトランジスタＱ１は、ベースが、ツェナーダイオードＤ２のアノードに接続されている。また、バイポーラトランジスタＱ１は、コレクタが、抵抗Ｒ２（第２抵抗）を介して、電源Ｖ１に接続されている。また、バイポーラトランジスタＱ１は、エミッタが、接地電位に接続されている。
【００５５】
低電圧検出回路３が、低電圧検出信号を供給するか否かを決定する第１閾値Ｖｔｈ１は、ツェナーダイオードＤ２のツェナー電圧Ｖｚｄと、バイポーラトランジスタＱ１のベース−エミッタ間電圧Ｖｂｅ（＝０．６Ｖ）と、の和である（Ｖｔｈ１＝Ｖｚｄ＋Ｖｂｅ）。電源Ｖ１からの電圧が第１閾値Ｖｔｈ１以上である場合は、ツェナーダイオードＤ２がオンの状態となる。ツェナーダイオードＤ２がオンの状態で、バイポーラトランジスタＱ１は、ベースの電圧が、エミッタの電圧に対して、所定電位以上となり、オンの状態となる。低電圧検出回路３の出力は、抵抗Ｒ２とバイポーラトランジスタＱ１のコレクタとの間であるため、第１バイポーラトランジスタＱ１がオンの状態となると、低電圧検出回路３の出力電圧の電位は、ローレベルとなる。このように、低電圧検出回路３は、電源Ｖ１からの電圧が第１閾値Ｖｔｈ１以上である場合に、出力電圧の電位をローレベルとする。
【００５６】
電源Ｖ１からの電圧が閾値Ｖｔｈ１未満である場合は、ツェナーダイオードＤ２がオフの状態となる。ツェナーダイオードＤ２がオフの状態では、バイポーラトランジスタＱ１は、ベースの電圧が、エミッタの電圧に対して、所定電位以上とならず、オフの状態となる。低電圧検出回路３の出力は、抵抗Ｒ２とバイポーラトランジスタＱ１のコレクタとの間であるため、バイポーラトランジスタＱ１がオフの状態となると、低電圧検出回路３の出力電圧の電位は、ハイレベルとなる。このように、低電圧検出回路３は、電源Ｖ１からの電圧が第１閾値Ｖｔｈ１未満である場合に、低電圧検出信号を供給するために、出力電圧の電位をハイレベルとする。
【００５７】
（ミュート時間制御回路４）
ミュート時間制御回路４は、アンプ２０１のミュート時間を制御する。ミュート時間制御回路４は、コンデンサＣ１、抵抗Ｒ６を有する。コンデンサＣ１（充電素子）は、一端が、抵抗Ｒ６を介して、定電圧回路２に接続されている。また、コンデンサＣ１は、他端が、接地電位に接続されている。従って、コンデンサＣ１は、定電圧回路２からの電圧によって充電される。また、コンデンサＣ１は、一端が、強制スタンバイ回路５とヒステリシス回路６とに接続されている。抵抗Ｒ６（第１１抵抗）は、定電圧回路２とコンデンサＣ１との間に接続されている。ミュート時間制御回路４は、抵抗Ｒ６とコンデンサＣ１とによって決まる時定数により、アンプ２０１のミュート時間を制御する。
【００５８】
（強制スタンバイ回路５）
強制スタンバイ回路５は、低電圧検出回路３により低電圧検出信号が供給された場合、又は、外部から異常検出信号が供給された場合に、コンデンサＣ１を放電させる。後述するが、コンデンサＣ１が放電し、コンデンサＣ１の電位が、ヒステリシス回路６がオフの状態となる電位（第２電位）以下となると、アンプ２０１は、ミュート状態となる。従って、強制スタンバイ回路５は、コンデンサＣ１を放電させることにより、アンプ２０１を強制的にミュート状態とする。外部からの異常検出信号は、温度プロテクト信号、電流プロテクト信号である。低電圧検出信号、温度プロテクト信号、電流プロテクト信号のいずれかが強制スタンバイ回路５に供給された場合に、強制スタンバイ回路５を動作させるため、ダイオードＤ４、Ｄ５、Ｄ１１がそれぞれ設けられている。
【００５９】
強制スタンバイ回路５は、バイポーラトランジスタＱ２、バイポーラトランジスタＱ３、抵抗Ｒ５を有する。バイポーラトランジスタＱ２（第２バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ２は、ベースに、低電圧検出信号、温度プロテクト信号、電流プロテクト信号が供給される。また、バイポーラトランジスタＱ２は、コレクタが、抵抗Ｒ５（第３抵抗）を介して、定電圧回路２に接続されている。また、バイポーラトランジスタＱ２は、エミッタが、接地電位に接続されている。
【００６０】
バイポーラトランジスタＱ３（第３バイポーラトランジスタ）は、ｐｎｐ型、すなわち、ベースの電圧が、エミッタの電圧に対して、所定電位以下（ローレベル）でオンの状態となるバイポーラトランジスタである。バイポーラトランジスタＱ３は、ベースが、抵抗Ｒ５とバイポーラトランジスタＱ２のコレクタとの間に接続されている。また、バイポーラトランジスタＱ３は、コレクタが、コンデンサＣ１の一端に接続されている、また、バイポーラトランジスタＱ３は、エミッタが、接地電位に接続されている。
【００６１】
強制スタンバイ回路５において、低電圧検出信号、温度プロテクト信号、電流プロテクト信号として、電位がハイレベルの電圧が供給されていない場合、バイポーラトランジスタＱ２は、ベースの電圧が、エミッタの電圧に対して、所定電位以上とならず、オフの状態である。バイポーラトランジスタＱ２がオフの状態では、バイポーラトランジスタＱ３は、ベースの電圧が、エミッタの電圧に対して、所定電位以下とならず、オフの状態である。この場合、抵抗Ｒ６を介して、定電圧回路２からコンデンサＣ１に電圧が供給され、コンデンサＣ１が充電される。
【００６２】
一方、強制スタンバイ回路５において、低電圧検出信号、温度プロテクト信号、電流プロテクト信号として、電位がハイレベルの電圧が供給されると、バイポーラトランジスタＱ２は、ベースの電圧が、エミッタの電圧に対して、所定電位以上となり、オンの状態となる。バイポーラトランジスタＱ２がオンの状態で、バイポーラトランジスタＱ３は、ベースの電圧が、エミッタの電圧に対して、所定電位以下となり、オンの状態となる。コンデンサＣ１の一端に接続されたバイポーラトランジスタＱ３がオンの状態となることにより、コンデンサＣ１は、放電する。このようにして、強制スタンバイ回路５は、低電圧検出回路３により低電圧検出信号が供給された場合、又は、外部から温度プロテクト信号、電流プロテクト信号が供給された場合に、コンデンサＣ１を放電させる。
【００６３】
（ヒステリシス回路６）
ヒステリシス回路６は、ミュート制御信号を供給する。ヒステリシス回路６は、コンデンサＣ１の電位が所定の第１電位以上でオンの状態となり、ミュート制御信号を供給するために、出力電圧の電位をハイレベルとする。また、ヒステリシス回路６は、コンデンサＣ１の電位が第１電位よりも低い所定の第２電位以下でオフの状態となり、ミュート制御信号を供給するために、出力電圧の電位をローレベルとする。アンプ２０１は、ミュート制御信号の電位がローレベルである場合に、ミュート状態となる。アンプ２０１は、ミュート制御信号の電位がハイレベルである場合に、ミュート解除状態となる。
【００６４】
ヒステリシス回路６は、コンデンサＣ１の一端に接続されている。ヒステリシス回路６は、バイポーラトランジスタＱ４、Ｑ５、抵抗Ｒ７〜Ｒ１３を有する。バイポーラトランジスタＱ４（第４バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ４は、ベースが、抵抗Ｒ７（第４抵抗）を介して、コンデンサＣ１の一端に接続されている。また、バイポーラトランジスタＱ４は、抵抗Ｒ１０（第５抵抗）を介して、電源Ｖ１に接続されている。また、バイポーラトランジスタＱ４は、エミッタが、接地電位に接続されている。
【００６５】
バイポーラトランジスタＱ５（第５バイポーラトランジスタ）は、ｐｎｐ型のバイポーラトランジスタである。バイポーラトランジスタＱ５は、ベースが、抵抗Ｒ１１（第６抵抗）を介して、抵抗Ｒ１０とバイポーラトランジスタＱ４のコレクタとの間に接続されている。また、バイポーラトランジスタＱ５は、コレクタが、電源Ｖ１に接続されている。また、バイポーラトランジスタＱ５は、エミッタが、抵抗Ｒ１２（第７抵抗）、抵抗Ｒ１３（第８抵抗）を介して、接地電位に接続されている。抵抗Ｒ８（第９抵抗）は、一端が、抵抗Ｒ７とバイポーラトランジスタＱ４のベースとの間に接続されている。また、抵抗Ｒ８は、他端が、接地電位に接続されている。抵抗Ｒ９は、一端が、抵抗Ｒ７と抵抗Ｒ８との間に接続されている。また、抵抗Ｒ９は、他端が、抵抗Ｒ１２と抵抗Ｒ１３との間に接続されている。ヒステリシス回路６の出力は、抵抗Ｒ１２と抵抗Ｒ１３との間である。
【００６６】
ヒステリシス回路６がオン（バイポーラトランジスタＱ４、Ｑ５がオン）の状態となる第１電位Ｖｏｎ、ヒステリシス回路６がオフ（バイポーラトランジスタＱ４、Ｑ５がオフ）の状態となる第２電位Ｖｏｆｆは、以下のとおりである。
Ｖｏｎ＝｛１＋Ｒ７（１／Ｒ８＋１／Ｒ９）｝Ｖｂｅ
Ｖｏｆｆ＝Ｖｏｎ−（Ｖｈ＊Ｒ７／Ｒ９）
ここで、Ｖｂｅは、バイポーラトランジスタＱ１のベース−エミッタ間電圧、Ｖｈは、ヒステリシス回路６がオンの状態のときの出力電圧（電位がハイレベルの電圧）である。
【００６７】
コンデンサＣ１の電位が第２電位以下となると、ヒステリシス回路６において、バイポーラトランジスタＱ４は、ベースの電圧が、エミッタの電圧に対して、所定電位以上とならず、オフの状態である。バイポーラトランジスタＱ４がオフの状態では、バイポーラトランジスタＱ５は、ベースの電圧が、エミッタの電圧に対して、所定電位以下とならず、オフの状態となる。ヒステリシス回路６の出力は、抵抗Ｒ１２と抵抗Ｒ１３との間であるため、バイポーラトランジスタＱ５がオフの状態で、ヒステリシス回路６の出力電圧の電位は、ローレベルとなる。
【００６８】
また、コンデンサＣ１の電位が第１電位以上となると、ヒステリシス回路６において、バイポーラトランジスタＱ４は、ベースの電圧が、エミッタの電圧に対して、所定電位以上となり、オンの状態となる。バイポーラトランジスタＱ４がオンの状態で、バイポーラトランジスタＱ５は、ベースの電圧が、エミッタの電圧に対して、所定電位以下となり、オンの状態となる。ヒステリシス回路６の出力は、抵抗Ｒ１２と抵抗Ｒ１３との間であるため、バイポーラトランジスタＱ５がオンの状態で、ヒステリシス回路６の出力電圧の電位は、ハイレベルとなる。
【００６９】
このようにして、ヒステリシス回路６は、ミュート制御信号を供給するために、出力電圧の電位をハイレベルとし、また、出力電圧の電位をローレベルとする。
【００７０】
（制御線７〜９）
制御線７（第１制御線）は、ヒステリシス回路６とアンプ２０１を接続する。制御線８（第２制御線）は、マイクロコンピュータ２０２と低電圧検出回路３とを接続する。制御線９（第３制御線）は、制御線７と制御線８とを接続する。
【００７１】
（ツェナーダイオードＤ１２）
ツェナーダイオードＤ１２（第２ツェナーダイオード）は、制御線８に設けられている。ツェナーダイオードＤ１２は、カソードが、ツェナーダイオードＤ２のカソードに接続されている。また、ツェナーダイオードＤ１２は、アノードが、マイクロコンピュータ２０２に接続されている。
【００７２】
（ミュート制御回路１全体の動作）
電源Ｖ１の電圧が所定の第１閾値以上である場合、
低電圧検出回路３  出力電圧の電位：ローレベル
強制スタンバイ回路５  非動作
コンデンサＣ１  充電
ヒステリシス回路６  出力電圧の電位（ミュート制御信号）：ハイレベル
アンプ２０１  ミュート解除
となる。
【００７３】
電源Ｖ１の電圧が所定の第１閾値未満となった場合、
低電圧検出回路３  出力電圧の電位：ハイレベル（低電圧検出信号）
強制スタンバイ回路５  動作
コンデンサＣ１  放電
ヒステリシス回路６  出力電圧の電位（ミュート制御信号）：ローレベル
アンプ２０１  ミュート
となる。
【００７４】
温度プロテクト信号、電流プロテクト信号が供給されていない場合、
強制スタンバイ回路５  非動作
コンデンサＣ１  充電
ヒステリシス回路６  出力電圧の電位（ミュート制御信号）：ハイレベル
アンプ２０１  ミュート解除
となる。
【００７５】
温度プロテクト信号、電流プロテクト信号が供給された場合、
強制スタンバイ回路５  動作
コンデンサＣ１  放電
ヒステリシス回路６  出力電圧の電位（ミュート制御信号）：ローレベル
アンプ２０１  ミュート
となる。
【００７６】
マイクロコンピュータ２０２は、アンプ２０１を監視するため、制御線８が接続された制御ポートをハイインピーダンスとしている。ミュート制御信号の電位がハイレベルであると、制御線７、９、８を介して、マイクロコンピュータ２０２の制御ポートは、電位がハイレベルとなる。この場合、マイクロコンピュータ２０２は、アンプ２０１が正常状態（ミュート解除状態）であると判断する。また、ミュート制御信号の電位がローレベルであると、制御線７、９、８を介して、マイクロコンピュータ２０２の制御ポートは、電位がローレベルとなる。この場合、マイクロコンピュータ２０２は、アンプ２０１が異常状態（ミュート状態）であると判断する。
【００７７】
マイクロコンピュータ２０２は、アンプ２０１をミュート状態とする場合、制御線８が接続された制御ポートの電位をローレベルとする。この場合、ツェナーダイオードＤ１２の電圧は、ツェナーダイオードＤ１２のツェナー電圧に固定される。ここで、ツェナーダイオードＤ１２のツェナー電圧は、ツェナーダイオードＤ２のツェナー電圧と同じである。上述したように、低電圧検出回路３が低電圧検出信号を出力するか否かを決定する第１閾値Ｖｔｈ１は、ツェナーダイオードＤ２のツェナー電圧ＶｚｄとバイポーラトランジスタＱ１のベース−エミッタ間電圧Ｖｂｅとの和である（Ｖｔｈ１＝Ｖｚｄ＋Ｖｂｅ（＝０．６Ｖ））。ツェナーダイオードＤ１２の電圧は、ツェナーダイオードＤ２と同じツェナー電圧に固定されているため、低電圧検出回路３には、第１閾値Ｖｔｈ１未満の電圧が供給される。従って、低電圧検出回路３は、低電圧検出信号を供給するために、出力電圧の電位をハイレベルとする。
【００７８】
そして、
低電圧検出回路３  出力電圧の電位：ハイレベル（低電圧検出信号）
強制スタンバイ回路５  動作
コンデンサＣ１  放電
ヒステリシス回路６  出力電圧の電位（ミュート制御信号）：ローレベル
アンプ２０１  ミュート
となる。
【００７９】
図２は、電源Ｖ１、ミュート制御信号、コンデンサＣ１の電位の変化を示すグラフである。Ｖ１は、電源Ｖ１、Ｖｍｕｔｅは、ミュート制御信号、Ｖｃは、コンデンサＣ１の電位を示している。縦軸は、電位［Ｖ］、横軸は、時間［ｓｅｃ］を示している。２０秒経過時点で、電源Ｖ１を瞬断させている。電源Ｖ１が瞬断し、電源Ｖ１の電圧が、低電圧検出回路３の閾値未満となると、コンデンサＣ１が放電し、コンデンサＣ１の電位が下降している。また、ミュート制御信号Ｖｍｕｔｅの電位は、ローレベルとなっている。電源Ｖ１の瞬断後、コンデンサＣ１が充電され、一定時間経過後、ミュート制御信号Ｖｍｕｔｅの電位は、ハイレベルとなっている。
【００８０】
４０秒経過時点で、マイクロコンピュータ２０２の制御線８が接続された制御ポートの電位をローレベルとしている。マイクロコンピュータ２０２の制御線８が接続された制御ポートの電位がローレベルとなると、コンデンサＣ１が放電し、コンデンサＣ１の電位が下降している。コンデンサＣ１が充電され、一定時間経過後、ミュート制御信号Ｖｍｕｔｅの電位は、ハイレベルとなっている。
【００８１】
以上説明したように、本実施形態では、マイクロコンピュータ２０２は、制御線８に接続された制御ポートの電位をローレベルとすることにより、アンプ２０１をミュート状態とすることができる。また、マイクロコンピュータ２０２は、制御線８に接続された制御ポートに供給されるミュート制御信号により、アンプ２０１の正常状態（ミュート解除状態）、異常状態（ミュート状態）を判断することができる。従って、従来、アンプ２０１のミュート制御、アンプ２０１の監視のために２ポート必要であった制御ポート数が、１ポートに削減されている。
【００８２】
アンプ２０１においても、マイクロコンピュータ２０２が直接ミュートを制御するための制御ポートは不要となり、ミュート制御回路１がミュートを制御するための制御ポートのみあればよいため、従来、２ポート必要であった制御ポート数が、１ポートに削減されている。
【００８３】
このように、本実施形態によれば、アンプ２０１を制御するマイクロコンピュータ２０２と、アンプ２０１と、に必要な制御ポート数を削減することができる。
【００８４】
また、本実施形態では、電源Ｖ１の電圧が、電源Ｖ１の瞬断等により、所定の第１閾値未満となった場合に、ヒステリシス回路６を動作させて、コンデンサＣ１の電位が所定の第２電位以上となるまで、ミュート制御信号の電位をローレベルとしている。従って、アンプ２０１は、ミュート後、すぐに、ミュート解除状態とならないため、ポップノイズの発生が防止される。
【００８５】
また、本実施形態では、抵抗Ｒ６とコンデンサＣ１とによって決まる時定数により、コンデンサＣ１が放電してから、コンデンサＣ１が第１電位以上となるまでの時間、すなわち、ミュート制御信号の電位がローレベルとなってから、ハイレベルとなるまでの時間（アンプのミュート時間）を制御することができる。
【００８６】
（第２実施形態に係るミュート制御回路３０１）
以下、本発明の第２実施形態について説明する。図３は、第１実施形態に係るミュート制御回路の回路構成を示す図である。第２実施形態に係るミュート制御回路３０１は、第１実施形態に係るミュート制御回路１と比べて、電圧源１０、バイポーラトランジスタＱ６、ダイオードＤ６が追加されている。
【００８７】
第２実施形態においては、ヘッドホンアンプとスピーカー用のアンプ２０１とが同一の装置に搭載されている。ヘッドホンのヘッドホン端子が接続された場合にも、ミュート制御回路３０１は、スピーカー用のアンプ２０１をミュート状態とする。
【００８８】
電圧源１０は、制御線８、９に接続されている。電圧源１０は、直列に接続された２つのダイオードＤ９、Ｄ１０で構成される。ダイオードＤ９は、カソードが、ダイオードＤ１０のアノードに接続されている。また、ダイオードＤ９は、アノードが、制御線８、９に接続されている。ダイオードＤ１０は、カソードが、バイポーラトランジスタＱ６のベースに接続されている。ここで、アンプ２０１は、ミュート制御回路１０１の出力電圧、すなわち、ミュート制御信号が閾値Ｖｔｈ２未満でミュート状態、閾値Ｖｔｈ２以上でミュート解除状態となる。電圧源１０の電位Ｖａは、アンプがミュート状態となる所定の第２閾値Ｖｔｈ２よりも電位が低い（Ｖａ＜Ｖｔｈ２）。また、電圧源１０の電位Ｖａは、第１閾値Ｖｔｈ１からツェナーダイオードＤ２のツェナー電圧Ｖｚｄを引いた値、すなわち、バイポーラトランジスタＱ１のベース−エミッタ間電圧Ｖｂｅ（＝０．６Ｖ）よりも高い（Ｖｂｅ＜Ｖａ）。電圧源１０の電位Ｖａは、２つのツェナーダイオードＤ９、Ｄ１０の順方向電圧の和である（０．６Ｖ＋０．６Ｖ＝１．２Ｖ）。
【００８９】
バイポーラトランジスタＱ６（スイッチ素子、第６バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ６は、ベース（入力端子）が、マイクロコンピュータ２０２の制御ポートに接続されている。また、バイポーラトランジスタＱ６は、コレクタ（一方の端子）が、ダイオードＤ１０のカソード（電圧源１０）に接続されている。また、バイポーラトランジスタＱ６は、エミッタ（他方の端子）が、接地電位に接続されている。ダイオードＤ６は、カソードが、制御線７に接続されている。また、ダイオードＤ６は、アノードが、接地電位に接続されている。
【００９０】
マイクロコンピュータ２０２は、アンプ２０１をミュート状態とする場合、バイポーラトランジスタＱ６のベースが接続されている制御ポートの電位をハイレベルとする。バイポーラトランジスタＱ６は、ベースの電圧が、エミッタの電圧に対して所定電位以上となり、オンの状態となる。制御線８を介して、ツェナーダイオードＤ１２に接続されている電圧源１０の電位Ｖａは、バイポーラトランジスタＱ１のベース−エミッタ間電圧Ｖｂｅ（＝０．６Ｖ）よりも高い。従って、ツェナーダイオードＤ１２は、オンの状態とならず、バイポーラトランジスタＱ１は、オンの状態である。
【００９１】
電圧源１０は、制御線９を介して、制御線７に接続されているため、ミュート制御回路３０１の出力電圧は、電圧源１０の電位Ｖａとなる。電圧源１０の電位Ｖａは、閾値Ｖｔｈ２よりも低い。従って、ミュート制御回路３０１の出力電圧、すなわち、ミュート制御信号は、第２閾値Ｖｔｈ２よりも低いため、アンプ２０１は、ミュート状態となる。
【００９２】
マイクロコンピュータ２０２は、アンプ２０１をミュート解除状態とする場合、バイポーラトランジスタＱ６のベースが接続されている制御ポートの電位をローレベルとする。バイポーラトランジスタＱ６は、ベースの電圧が、エミッタの電圧に対して所定電位以上とならず、オフの状態となる。このときのミュート制御回路３０１の出力電圧Ｖｂは、電源Ｖ１の電圧を抵抗Ｒ１２とＲ１３とで分圧した値となる。すなわち、Ｖｂ＝Ｖ１＊Ｒ１３／（Ｒ１２＋Ｒ１３）である。ミュート制御回路３０１の出力電圧Ｖｂ、すなわち、ミュート制御信号は、第２閾値Ｖｔｈ２よりも高いため、アンプ２０１は、ミュート解除状態となる。このように、バイポーラトランジスタＱ６がオフの状態となると、一定時間経過させることなく（ミュート時間なしに）、アンプ２０１は、すぐにミュート解除状態となる。
【００９３】
ここで、アンプ２０１が５Ｖ動作であるとすると、第２閾値Ｖｔｈ２は、２．５Ｖである。また、アンプが３．３Ｖ動作であるとすると、第２閾値Ｖｔｈ２は、１．６５Ｖである。いずれにしても、電圧源１０の電位Ｖａは、１．２Ｖであるため、バイポーラトランジスタＱ１のベース−エミッタ間電圧Ｖｂｅ（＝０．６Ｖ）＜Ｖａ＜Ｖｔｈ２を実現することができる。
【００９４】
以上説明したように、本実施形態では、マイクロコンピュータ２０２には、制御線８とバイポーラトランジスタＱ６のベースとが接続されている。従って、従来、スピーカー用のアンプ２０１とヘッドホンアンプとが同一の装置に搭載され、且つ、ミュート制御回路をアンプ内部に搭載する場合、３ポート必要であった制御ポート数が、２ポートに削減されている。また、アンプ２０１には、制御線７が接続されている。従って、従来、３ポート必要であった制御ポート数が、１ポートに削減されている。
【００９５】
以上、本発明の実施形態について説明したが、本発明を適用可能な形態は、上述の実施形態には限られるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることが可能である。
【産業上の利用可能性】
【００９６】
本発明は、アンプのミュートを制御するミュート制御回路に好適に採用され得る。
【符号の説明】
【００９７】
１、３０１  ミュート制御回路
２  定電圧回路
３  低電圧検出回路
４  ミュート時間制御回路
５  強制スタンバイ回路
６  ヒステリシス回路
７  制御線（第１制御線）
８  制御線（第２制御線）
９  制御線（第３制御線）
１０  電圧源
２０１  アンプ
２０２  マイクロコンピュータ
Ｃ１  コンデンサ（充電素子）
Ｄ２  ツェナーダイオード（第１ツェナーダイオード）
Ｄ３  ツェナーダイオード（第３ツェナーダイオード）
Ｄ９、Ｄ１０  ダイオード
Ｄ１２  ツェナーダイオード（第２ツェナーダイオード）
Ｑ１  バイポーラトランジスタ（第１バイポーラトランジスタ）
Ｑ２  バイポーラトランジスタ（第２バイポーラトランジスタ）
Ｑ３  バイポーラトランジスタ（第３バイポーラトランジスタ）
Ｑ４  バイポーラトランジスタ（第４バイポーラトランジスタ）
Ｑ５  バイポーラトランジスタ（第５バイポーラトランジスタ）
Ｑ６  バイポーラトランジスタ（スイッチ素子、第６バイポーラトランジスタ）
Ｒ１  抵抗（第１抵抗）
Ｒ２  抵抗（第２抵抗）
Ｒ３  抵抗（第１２抵抗）
Ｒ５  抵抗（第３抵抗）
Ｒ６  抵抗（第１１抵抗）
Ｒ７  抵抗（第４抵抗）
Ｒ８  抵抗（第９抵抗）
Ｒ９  抵抗（第１０抵抗）
Ｒ１０  抵抗（第５抵抗）
Ｒ１１  抵抗（第６抵抗）
Ｒ１２  抵抗（第７抵抗）
【図１】
2016122881.tif 000003
【図２】
2016122881.tif 000004
【図３】
2016122881.tif 000005
【図４】
2016122881.tif 000006
【図５】
2016122881.tif 000007