(57)【要約】【課題】環境温度の変化に起因した発光素子を流れる電流値の変動による輝度のばらつきを抑制する。【解決手段】モニター回路によって、画素部が有する第１の発光素子に流れる電流を制御する。モニター回路は、第２の発光素子、トランジスタ、抵抗素子、及び増幅回路、を有し、第２の発光素子の陽極は、トランジスタのソースまたはドレインの一方と電気的に接続され、第２の発光素子の陰極は、抵抗素子の一方の電極及び増幅回路の第１の入力端子と電気的に接続され、抵抗素子の他方の電極は、第１の電源線と電気的に接続され、増幅回路の第２の入力端子は、第２の電源線と電気的に接続され、増幅回路の出力端子は、トランジスタのゲートと電気的に接続され、トランジスタのソースまたはドレインの他方は、第３の電源線と電気的に接続され、トランジスタは、酸化物半導体膜を有し、抵抗素子は、酸化物半導体膜と同一表面上に形成された酸化物導電膜を有する。【選択図】図１
2016126343.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体膜を有する半導体装置であって、
前記半導体装置は、
画素部と、前記画素部の外周に設けられたモニター回路と、を有し、
前記画素部は、第１の発光素子を有し、
前記モニター回路は、第２の発光素子と、トランジスタと、抵抗素子と、増幅回路と、を有し、
前記第２の発光素子の陽極は、前記トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第２の発光素子の陰極は、前記抵抗素子の一方の電極及び前記増幅回路の第１の入力端子と電気的に接続され、
前記抵抗素子の他方の電極は、第１の電源線と電気的に接続され、
前記増幅回路の第２の入力端子は、第２の電源線と電気的に接続され、
前記増幅回路の出力端子は、前記トランジスタのゲートと電気的に接続され、
前記トランジスタのソースまたはドレインの他方は、第３の電源線と電気的に接続され、
前記トランジスタは、
前記酸化物半導体膜を有し、
前記抵抗素子は、
前記酸化物半導体膜と同一表面上に形成された酸化物導電膜を有し、
前記モニター回路によって、前記第１の発光素子に流れる電流を制御する、
ことを特徴とする半導体装置。
【請求項２】
酸化物半導体膜を有する半導体装置であって、
前記半導体装置は、
画素部と、前記画素部の外周に設けられたモニター回路と、を有し、
前記画素部は、選択トランジスタと、駆動トランジスタと、第１の発光素子とを有し、
前記モニター回路は、第２の発光素子と、トランジスタと、抵抗素子と、増幅回路と、を有し、
前記第２の発光素子の陽極は、前記トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第２の発光素子の陰極は、前記抵抗素子の一方の電極及び前記増幅回路の第１の入力端子と電気的に接続され、
前記抵抗素子の他方の電極は、第１の電源線と電気的に接続され、
前記増幅回路の第２の入力端子は、第２の電源線と電気的に接続され、
前記増幅回路の出力端子は、前記トランジスタのゲートと電気的に接続され、
前記トランジスタのソースまたはドレインの他方は、第３の電源線と電気的に接続され、
前記トランジスタは、
前記酸化物半導体膜を有し、
前記抵抗素子は、
前記酸化物半導体膜と同一表面上に形成された酸化物導電膜を有し、
前記モニター回路によって、前記駆動トランジスタ及び前記第１の発光素子に流れる電流を制御する、
ことを特徴とする半導体装置。
【請求項３】
酸化物半導体膜を有する半導体装置であって、
前記半導体装置は、
画素部と、前記画素部の外周に設けられたモニター回路と、を有し、
前記画素部は、選択トランジスタと、駆動トランジスタと、第１の発光素子とを有し、
前記選択トランジスタは、信号線と前記駆動トランジスタのゲートとの間の導通状態を制御する機能を有し、
前記駆動トランジスタは、前記第１の発光素子に流れる電流を制御する機能を有し、
前記モニター回路は、第２の発光素子と、トランジスタと、抵抗素子と、増幅回路と、を有し、
前記第２の発光素子の陽極は、前記トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第２の発光素子の陰極は、前記抵抗素子の一方の電極及び前記増幅回路の第１の入力端子と電気的に接続され、
前記抵抗素子の他方の電極は、第１の電源線と電気的に接続され、
前記増幅回路の第２の入力端子は、第２の電源線と電気的に接続され、
前記増幅回路の出力端子は、前記トランジスタのゲートと電気的に接続され、
前記トランジスタのソースまたはドレインの他方は、第３の電源線と電気的に接続され、
前記トランジスタは、
前記酸化物半導体膜を有し、
前記抵抗素子は、
前記酸化物半導体膜と同一表面上に形成された酸化物導電膜を有し、
前記モニター回路によって、前記駆動トランジスタ及び前記第１の発光素子に流れる電流を制御する、
ことを特徴とする半導体装置。
【請求項４】
請求項２または請求項３において、
前記選択トランジスタ及び前記駆動トランジスタは、
前記酸化物半導体膜を有する、
ことを特徴とする半導体装置。
【請求項５】
酸化物半導体膜を有する半導体装置であって、
前記半導体装置は、
画素部と、前記画素部の外周に設けられたモニター回路と、を有し、
前記画素部は、選択トランジスタと、駆動トランジスタと、第１のトランジスタと、第１の発光素子とを有し、
前記選択トランジスタは、信号線と前記駆動トランジスタのゲートとの間の導通状態を制御する機能を有し、
前記駆動トランジスタ及び前記第１のトランジスタは、前記第１の発光素子に流れる電流を制御する機能を有し、
前記モニター回路は、第２の発光素子と、第２のトランジスタと、抵抗素子と、増幅回路と、を有し、
前記第２の発光素子の陽極は、前記第２のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第２の発光素子の陰極は、前記抵抗素子の一方の電極及び前記増幅回路の第１の入力端子と電気的に接続され、
前記抵抗素子の他方の電極は、第１の電源線と電気的に接続され、
前記増幅回路の第２の入力端子は、第２の電源線と電気的に接続され、
前記増幅回路の出力端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソースまたはドレインの他方は、第３の電源線と電気的に接続され、
前記第２のトランジスタは、
前記酸化物半導体膜を有し、
前記抵抗素子は、
前記酸化物半導体膜と同一表面上に形成された酸化物導電膜を有し、
前記モニター回路によって、前記駆動トランジスタ及び前記第１の発光素子に流れる電流を制御する、
ことを特徴とする半導体装置。
【請求項６】
請求項５において、
前記選択トランジスタ、前記駆動トランジスタ及び前記第１のトランジスタは、
前記酸化物半導体膜を有する、
ことを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記酸化物半導体膜は、
Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）と、を有する、
ことを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項６のいずれか一項において、
前記酸化物半導体膜は、
結晶部を有し、
前記結晶部は、ｃ軸配向性を有する、
ことを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項６のいずれか一項において、
前記酸化物導電膜は、
Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）と、を有する、
ことを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９に記載のいずれか一項の半導体装置と、
カラーフィルタと、を有する、
ことを特徴とする表示装置。
【請求項１１】
請求項１０に記載の表示装置と、
タッチセンサと、
を有する、
ことを特徴とする表示モジュール。
【請求項１２】
請求項１乃至請求項９に記載のいずれか一項の半導体装置、請求項１０に記載の表示装置、または請求項１１に記載の表示モジュールと、
操作キーまたはバッテリと、を有する、
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、酸化物半導体膜を有する半導体装置、及び当該半導体装置を有する表示装置に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を有する表示装置（以下、ＥＬ表示装置ともいう）、液晶表示装置、発光装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、またはそれらの製造方法に関する。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トランジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている（例えば、特許文献１）。
【０００４】
また、酸化物半導体を有するトランジスタを用いて、ＥＬ表示装置の各画素に設けられた発光素子の周囲の温度（以下環境温度と表記）による特性の変化を補正するために、画素部の周辺に環境温度によって発光素子の陰極の電位を補正するモニター回路を設ける構成が開示されている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２９号公報
【特許文献２】特開２０１２−７８７９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献２に示すように、発光素子は、環境温度により、その抵抗値（内部抵抗値）が変化する性質を有する。具体的には、室温を通常の温度としたとき、温度が通常よりも高くなると抵抗値が低下し、温度が通常よりも低くなると抵抗値が上昇する。そのため、発光素子の電流−電圧特性が環境温度に応じて変化する。具体的には、温度が高くなると発光素子の電流値が増加して所望の輝度よりも高い輝度となり、温度が低くなると同じ電圧を印加した場合、発光素子の電流値が低下して所望の輝度よりも低い輝度となる。したがって、環境温度の変化に起因して発光素子を流れる電流値の変動により、発光素子の輝度にばらつきが生じ得る。
【０００７】
上記問題に鑑み、本発明の一態様は、環境温度の変化に起因した発光素子を流れる電流値の変動による輝度のばらつきを抑制することを課題の１つとする。または、本発明の一態様は、新規な半導体装置を提供することを課題の１つとする。または、本発明の一態様は、新規な表示装置を提供することを課題の１つとする。
【０００８】
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００９】
本発明の一態様は、モニター回路によって、画素部が有する第１の発光素子に流れる電流を制御する。モニター回路は、第２の発光素子、トランジスタ、抵抗素子、及び増幅回路、を有し、第２の発光素子の陽極は、トランジスタのソースまたはドレインの一方と電気的に接続され、第２の発光素子の陰極は、抵抗素子の一方の電極及び増幅回路の第１の入力端子と電気的に接続され、抵抗素子の他方の電極は、第１の電源線と電気的に接続され、増幅回路の第２の入力端子は、第２の電源線と電気的に接続され、増幅回路の出力端子は、トランジスタのゲートと電気的に接続され、トランジスタのソースまたはドレインの他方は、第３の電源線と電気的に接続され、トランジスタは、酸化物半導体膜を有し、抵抗素子は、酸化物半導体膜と同一表面上に形成された酸化物導電膜を有する。より、具体的には、以下の通りである。
【００１０】
本発明の一態様は、酸化物半導体膜を有する半導体装置であって、半導体装置は、画素部と、画素部の外周に設けられたモニター回路と、を有し、画素部は、第１の発光素子を有し、モニター回路は、第２の発光素子と、トランジスタと、抵抗素子と、増幅回路と、を有し、第２の発光素子の陽極は、トランジスタのソースまたはドレインの一方と電気的に接続され、第２の発光素子の陰極は、抵抗素子の一方の電極及び増幅回路の第１の入力端子と電気的に接続され、抵抗素子の他方の電極は、第１の電源線と電気的に接続され、増幅回路の第２の入力端子は、第２の電源線と電気的に接続され、増幅回路の出力端子は、トランジスタのゲートと電気的に接続され、トランジスタのソースまたはドレインの他方は、第３の電源線と電気的に接続され、トランジスタは、酸化物半導体膜を有し、抵抗素子は、酸化物半導体膜と同一表面上に形成された酸化物導電膜を有し、モニター回路によって、第１の発光素子に流れる電流を制御する半導体装置である。
【００１１】
また、本発明の他の一態様は、酸化物半導体膜を有する半導体装置であって、半導体装置は、画素部と、画素部の外周に設けられたモニター回路と、を有し、画素部は、選択トランジスタと、駆動トランジスタと、第１の発光素子とを有し、モニター回路は、第２の発光素子と、トランジスタと、抵抗素子と、増幅回路と、を有し、第２の発光素子の陽極は、トランジスタのソースまたはドレインの一方と電気的に接続され、第２の発光素子の陰極は、抵抗素子の一方の電極及び増幅回路の第１の入力端子と電気的に接続され、抵抗素子の他方の電極は、第１の電源線と電気的に接続され、増幅回路の第２の入力端子は、第２の電源線と電気的に接続され、増幅回路の出力端子は、トランジスタのゲートと電気的に接続され、トランジスタのソースまたはドレインの他方は、第３の電源線と電気的に接続され、トランジスタは、酸化物半導体膜を有し、抵抗素子は、酸化物半導体膜と同一表面上に形成された酸化物導電膜を有し、モニター回路によって、駆動トランジスタ及び第１の発光素子に流れる電流を制御する半導体装置である。
【００１２】
また、本発明の他の一態様は、酸化物半導体膜を有する半導体装置であって、半導体装置は、画素部と、画素部の外周に設けられたモニター回路と、を有し、画素部は、選択トランジスタと、駆動トランジスタと、第１の発光素子とを有し、選択トランジスタは、信号線と駆動トランジスタのゲートとの間の導通状態を制御する機能を有し、駆動トランジスタは、第１の発光素子に流れる電流を制御する機能を有し、モニター回路は、第２の発光素子と、トランジスタと、抵抗素子と、増幅回路と、を有し、第２の発光素子の陽極は、トランジスタのソースまたはドレインの一方と電気的に接続され、第２の発光素子の陰極は、抵抗素子の一方の電極及び増幅回路の第１の入力端子と電気的に接続され、抵抗素子の他方の電極は、第１の電源線と電気的に接続され、増幅回路の第２の入力端子は、第２の電源線と電気的に接続され、増幅回路の出力端子は、トランジスタのゲートと電気的に接続され、トランジスタのソースまたはドレインの他方は、第３の電源線と電気的に接続され、トランジスタは、酸化物半導体膜を有し、抵抗素子は、酸化物半導体膜と同一表面上に形成された酸化物導電膜を有し、モニター回路によって、駆動トランジスタ及び第１の発光素子に流れる電流を制御する半導体装置である。
【００１３】
上記態様において、選択トランジスタ及び駆動トランジスタは、酸化物半導体膜を有すると好ましい。
【００１４】
また、本発明の他の一態様は、酸化物半導体膜を有する半導体装置であって、半導体装置は、画素部と、画素部の外周に設けられたモニター回路と、を有し、画素部は、選択トランジスタと、駆動トランジスタと、第１のトランジスタと、第１の発光素子とを有し、選択トランジスタは、信号線と駆動トランジスタのゲートとの間の導通状態を制御する機能を有し、駆動トランジスタ及び第１のトランジスタは、第１の発光素子に流れる電流を制御する機能を有し、モニター回路は、第２の発光素子と、第２のトランジスタと、抵抗素子と、増幅回路と、を有し、第２の発光素子の陽極は、第２のトランジスタのソースまたはドレインの一方と電気的に接続され、第２の発光素子の陰極は、抵抗素子の一方の電極及び増幅回路の第１の入力端子と電気的に接続され、抵抗素子の他方の電極は、第１の電源線と電気的に接続され、増幅回路の第２の入力端子は、第２の電源線と電気的に接続され、増幅回路の出力端子は、第２のトランジスタのゲートと電気的に接続され、第２のトランジスタのソースまたはドレインの他方は、第３の電源線と電気的に接続され、第２のトランジスタは、酸化物半導体膜を有し、抵抗素子は、酸化物半導体膜と同一表面上に形成された酸化物導電膜を有し、モニター回路によって、駆動トランジスタ及び第１の発光素子に流れる電流を制御する半導体装置である。
【００１５】
上記態様において、選択トランジスタ、駆動トランジスタ及び第１のトランジスタは、酸化物半導体膜を有すると好ましい。
【００１６】
また、上記態様において、酸化物半導体膜は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）と、を有すると好ましい。また、上記態様において、酸化物半導体膜は、結晶部を有し、結晶部は、ｃ軸配向性を有すると好ましい。また、上記態様において、酸化物導電膜は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）と、を有すると好ましい。
【００１７】
また、本発明の他の一態様は、上記記載のいずれか一態様の半導体装置と、カラーフィルタと、を有する表示装置である。また、本発明の他の一態様は、当該表示装置と、タッチセンサと、を有する表示モジュールである。また、本発明の他の一態様は、上記記載のいずれか一態様の半導体装置、上記表示装置、または上記表示モジュールと、操作キーまたはバッテリと、を有する電子機器である。
【発明の効果】
【００１８】
本発明の一態様により、環境温度の変化に起因した発光素子を流れる電流値の変動による輝度のばらつきを抑制することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。または、本発明の一態様により、新規な表示装置を提供することができる。
【００１９】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２０】
【図１】半導体装置の一態様を説明するブロック図及び回路図。
【図２】発光素子のＬ−Ｉ特性及び発光素子のＩ−Ｖ特性を説明する図。
【図３】モニター回路の一態様を示す回路図。
【図４】トランジスタの一態様を説明する上面図及び断面図。
【図５】トランジスタの温度特性を説明する図。
【図６】評価用サンプルの一態様を説明する上面図及び断面図。
【図７】評価用サンプルの抵抗の温度特性を説明する図。
【図８】モニター回路を用いた補正方法を説明するブロック図。
【図９】画素回路の一態様を説明する回路図。
【図１０】画素回路の一態様を説明する回路図及びタイミングチャート。
【図１１】画素回路の一態様を説明する回路図及びタイミングチャート。
【図１２】画素回路の一態様を説明する回路図及びタイミングチャート。
【図１３】画素回路の一態様を説明する回路図及びタイミングチャート。
【図１４】半導体装置の一態様を示す断面図。
【図１５】トランジスタの一態様を示す上面図及び断面図。
【図１６】トランジスタの一態様を示す上面図及び断面図。
【図１７】トランジスタの一態様を示す上面図及び断面図。
【図１８】トランジスタの一態様を示す上面図及び断面図。
【図１９】トランジスタの一態様を示す上面図及び断面図。
【図２０】トランジスタの一態様を示す断面図。
【図２１】酸化物半導体のバンド構造を説明する図。
【図２２】半導体装置の作製工程の一例を示す断面図。
【図２３】半導体装置の作製工程の一例を示す断面図。
【図２４】半導体装置の作製工程の一例を示す断面図。
【図２５】半導体装置の作製工程の一例を示す断面図。
【図２６】ガスベーク炉の加熱処理時の熱プロファイルを説明する図。
【図２７】ガスベーク炉の加熱処理時の熱プロファイルを説明する図。
【図２８】ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。
【図２９】ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。
【図３０】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。
【図３１】ＣＡＡＣ−ＯＳの電子回折パターンを示す図。
【図３２】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図３３】ＣＡＡＣ−ＯＳの成膜方法を説明する図。
【図３４】ＩｎＭＺｎＯ４の結晶を説明する図。
【図３５】ＣＡＡＣ−ＯＳの成膜方法を説明する図。
【図３６】ＣＡＡＣ−ＯＳの成膜方法を説明する図。
【図３７】ｎｃ−ＯＳの成膜方法を説明する図。
【図３８】タッチパネルの一例を示す斜視図。
【図３９】表示装置及びタッチセンサの一例を示す断面図。
【図４０】タッチパネルの一例を示す断面図。
【図４１】タッチセンサのブロック図及びタイミングチャート図。
【図４２】タッチセンサの回路図。
【図４３】表示モジュールを説明する図。
【図４４】電子機器を説明する図。
【図４５】表示装置の斜視図。
【図４６】成膜装置の構成を説明する図。
【発明を実施するための形態】
【００２１】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２２】
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００２３】
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００２４】
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００２５】
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有する場合がある。
【００２６】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
【００２７】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００２８】
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
【００２９】
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００３０】
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００３１】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
【００３２】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜など）であるとする。
【００３３】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。
【００３４】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
【００３５】
なお、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
【００３６】
なお、例えば、トランジスタのソース（又は第１端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【００３７】
例えば、「ＸとＹとトランジスタのソース（又は第１端子など）とドレイン（又は第２端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１端子など）、トランジスタのドレイン（又は第２端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１端子など）、トランジスタのドレイン（又は第２端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１端子など）とドレイン（又は第２端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１端子など）、トランジスタのドレイン（又は第２端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１端子など）と、ドレイン（又は第２端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜など）であるとする。
【００３８】
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の一例について、図１乃至図７を参照して説明する。
【００３９】
図１（Ａ）は、本発明の一態様の半導体装置の一例を示すブロック図である。
【００４０】
図１（Ａ）に示す半導体装置１０は、画素部１２と、画素部１２の外周に配置されたゲート線駆動回路１６と、画素部１２の外周に配置された信号線駆動回路１８と、画素部１２の外側に配置されたモニター回路２０と、ゲート線駆動回路１６及び信号線駆動回路１８と電気的に接続された端子部２２と、を有する。また、画素部１２は、複数の画素１４を有する。
【００４１】
複数の画素１４は、図１（Ａ）に示すように、マトリクス状に配置される。また、複数の画素１４は、ゲート線駆動回路１６に接続されたゲート線（ＧＬ１［１］乃至ＧＬ１［ｎ］、及びＧＬ２［１］乃至ＧＬ２［ｎ］、ｎは自然数を表す）によって、供給される選択信号により、各行で選択状態か、非選択状態かが決定される。また、選択信号によって選択されている画素１４は、信号線駆動回路１８に接続された信号線（ＳＬ［１］乃至ＳＬ［ｍ］、ｍは自然数を表す）によって、ビデオデータ（Ｖｄａｔａ、画像信号、ビデオ信号、ビデオ電圧ともいう）が供給される。また、複数の画素１４は、アノード線（ＡＮＯ）に電気的に接続される。
【００４２】
なお、図１（Ａ）においては、ゲート線駆動回路１６、及び信号線駆動回路１８が半導体装置１０上に設けられる構成について例示したが、これに限定されず、ゲート線駆動回路１６または信号線駆動回路１８のいずれか一方が半導体装置１０上に設けられる構成としてもよい。または半導体装置１０には、ゲート線駆動回路１６、信号線駆動回路１８、及び端子部２２を設けずに、画素部１２と、モニター回路２０とを、設ける構成としてもよい。
【００４３】
端子部２２は、外部の回路から半導体装置１０に電源、制御信号、または画像信号のいずれか一つまたは複数を入力するための端子が設けられた部分である。また、端子部２２は、タイミング制御回路（コントローラ、制御ＩＣともいう）等と電気的に接続されてもよい。
【００４４】
また、図１（Ａ）においては、画素部１２の複数の画素１４がマトリクス状に配置（ストライプ配置）する構成について例示したが、これに限定されず、例えば、画素１４をデルタ配置、ペンタイル配置としてもよい。なお、カラー表示する際に画素１４で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青）の三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）、またはＲＧＢに、Ｙ（イエロー）、Ｃ（シアン）、Ｍ（マゼンタ）などを一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。
【００４５】
また、画素１４は、少なくとも発光素子を有する。発光素子は、発光素子に電圧を印加することにより、発光素子が有する一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の化合物を含む層に注入され、電流が流れる。そして、電子及び正孔が再結合することにより、発光性の化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【００４６】
＜１−１．発光素子の特性＞
ここで、画素１４が有する発光素子の特性について、以下説明する。まず、発光素子の特性である、Ｌ−Ｉ（輝度−電流）特性及びＩ−Ｖ（電流−電圧）特性について、図２（Ａ）（Ｂ）を用いて説明する。
【００４７】
図２（Ａ）は、発光素子のＬ−Ｉ特性を説明する図である。図２（Ａ）に示す通り、発光素子は流れる電流に比例して輝度が高くなる。すなわち、発光素子のＬ−Ｉ特性には、環境温度による変化（以下、温度依存性という場合がある）がない、または極めて少ない。
【００４８】
また、図２（Ｂ）は、発光素子のＩ−Ｖ特性を説明する図である。発光素子は温度によって抵抗が変化するため、温度が変化すると、輝度が変化してしまう。例えば、図２（Ｂ）に示す通り、同じ電圧を印加した場合、発光素子の温度が２５℃よりも高くなると、発光素子に流れる電流が増加してしまう。
【００４９】
そこで、本発明の一態様の半導体装置は、発光素子の温度依存性を小さくするために、モニター回路２０を有する。モニター回路２０は、環境温度によって、画素１４が有する発光素子の輝度を調整する機能を有する。ここで、モニター回路２０の一例について、説明する。
【００５０】
＜１−２．モニター回路の構成＞
図１（Ｂ）は、本発明の一態様の半導体装置が有する、モニター回路２０の一例を示す回路図である。
【００５１】
図１（Ｂ）に示すモニター回路２０は、増幅回路３２と、トランジスタ３４と、発光素子３６と、抵抗素子３８と、を有する。
【００５２】
増幅回路３２の入力端子の一方は、電位Ｖｃａｔが与えられる電源線と電気的に接続され、増幅回路３２の入力端子の他方は、発光素子３６の陰極側の端子と電気的に接続される。また、増幅回路３２の出力端子は、電位Ｖｏｕｔ２が与えられる配線、及びトランジスタ３４のゲートに電気的に接続される。
【００５３】
また、トランジスタ３４のソースまたはドレインの一方は、電位Ｖａｎｏが与えられる電源線と電気的に接続され、トランジスタ３４のソースまたはドレインの他方は、発光素子３６の陽極及び電位Ｖｏｕｔ１が与えられる配線と、電気的に接続される。
【００５４】
また、発光素子３６の陰極は、抵抗素子３８の一方の電極と電気的に接続され、抵抗素子３８の他方の電極は、電位Ｖｓｓが与えられる配線と電気的に接続される。
【００５５】
例えば、図１（Ｂ）に示すモニター回路２０とする場合、電位Ｖａｎｏが与えられる配線から電位Ｖｓｓが与えられる配線に流れる電流値ｉは、以下の数式（１）で表される。
【００５６】
（Ｖｃａｔ−Ｖｓｓ）／Ｒ      （１）
【００５７】
従って、抵抗素子３８の抵抗Ｒは、温度依存性が無く、抵抗値が一定であることが好ましい。また、Ｖｏｕｔ２−Ｖｏｕｔ１が電流値ｉを流すために必要なＶｇｓであり、Ｖｏｕｔ１−Ｖｃａｔが発光素子３６に与えられる電圧となる。
【００５８】
抵抗素子３８としては、例えば、酸化物半導体（ＯＳ：Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を導電体化した材料である酸化物導電体（ＯＣ：Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）を用いると好適である。酸化物導電体（ＯＣ）は、環境温度による抵抗の変化が少ない。すなわち、温度依存性が低い抵抗材料として用いることができる。ただし、抵抗素子３８としては、酸化物導電体（ＯＣ）に限定されず、温度依存性が低い、その他の抵抗材料を用いてもよい。
【００５９】
また、トランジスタ３４は、活性層に酸化物半導体（ＯＳ）を有すると好ましい。上述の酸化物導電体（ＯＣ）と、酸化物半導体（ＯＳ）とは、同じ製造工程で作製することができる。なお、トランジスタ３４が有する酸化物半導体（ＯＳ）は、発光素子３６と同様に環境温度により特性が変化する場合がある。例えば、酸化物半導体（ＯＳ）を用いたトランジスタを、発光素子の駆動トランジスタとして用いた場合、環境温度が高くなることで、トランジスタのＶｄｓが大きくなる場合がある。
【００６０】
なお、図１（Ｂ）に示すモニター回路２０においては、トランジスタ３４にｎチャネル型のトランジスタを用いる構成について例示したが、これに限定されず、例えば図３に示す構成としてもよい。図３は、モニター回路２０の一例を説明する回路図である。図３に示すように、トランジスタ３４をｐチャネル型のトランジスタとし、増幅回路３２の極性を変えたモニター回路２０としてもよい。
【００６１】
ここで、酸化物半導体（ＯＳ）を有するトランジスタの温度依存性、及び酸化物導電体（ＯＣ）の温度依存性について、以下説明を行う。
【００６２】
＜２−１．酸化物半導体を有するトランジスタの温度依存性＞
まず、酸化物半導体を有するトランジスタの温度依存性について説明する。ここでは、図４に示すトランジスタ６００に相当するトランジスタを作製し、当該トランジスタの温度特性について評価を行った。
【００６３】
＜２−２．トランジスタの構造＞
図４（Ａ）は、トランジスタ６００の上面図であり、図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図４（Ａ）において、煩雑になることを避けるため、トランジスタ６００の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図４（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
【００６４】
トランジスタ６００は、基板６０２上の第１のゲート電極として機能する導電膜６０４と、基板６０２及び導電膜６０４上の絶縁膜６０６と、絶縁膜６０６上の絶縁膜６０７と、絶縁膜６０７上の酸化物半導体膜６０８と、酸化物半導体膜６０８に電気的に接続されるソース電極として機能する導電膜６１２ａと、酸化物半導体膜６０８に電気的に接続されるドレイン電極として機能する導電膜６１２ｂと、を有する。
【００６５】
また、トランジスタ６００上、より詳しくは、導電膜６１２ａ、６１２ｂ及び酸化物半導体膜６０８上には絶縁膜６１４、６１６、６１８が設けられる。また、絶縁膜６１８上には導電膜６２０が設けられる。また、絶縁膜６０６、６０７には、導電膜６０４に達する開口部６４２ａが設けられ、開口部６４２ａを覆うように、導電膜６１２ｃが形成される。また、絶縁膜６１４、６１６、６１８には、導電膜６１２ｃに達する開口部６４２ｂが設けられる。また、導電膜６２０は、開口部６４２ｂを介して導電膜６１２ｃと接続される。すなわち、導電膜６０４と導電膜６２０とは電気的に接続される。なお、導電膜６２０は、トランジスタ６００の第２のゲート電極（バックゲート電極ともいう）として機能する。
【００６６】
本実施の形態においては、図４に示すトランジスタ６００に相当するトランジスタとして、酸化物半導体膜６０８の構造が異なる２つの試料（以下、試料Ａ１及び試料Ａ２とする）を作製し評価を行った。なお、試料Ａ１及び試料Ａ２ともに、チャネル長Ｌが３μｍ、チャネル幅Ｗが５μｍのトランジスタとした。
【００６７】
＜２−３．トランジスタの作製方法＞
以下に試料Ａ１及び試料Ａ２の作製方法を示す。
【００６８】
まず、基板６０２上に導電膜６０４を形成した。基板６０２としては、ガラス基板を用いた。また、導電膜６０４としては、厚さ１００ｎｍのタングステン膜を、スパッタリング装置を用いて形成した。
【００６９】
次に、基板６０２及び導電膜６０４上に絶縁膜６０６、６０７を形成した。絶縁膜６０６としては、厚さ４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜６０７としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【００７０】
次に、絶縁膜６０７上に酸化物半導体膜６０８を形成した。
【００７１】
試料Ａ１の酸化物半導体膜６０８は、異なる組成のＩＧＺＯ膜の積層構造とした。１層目のＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。なお、１層目のＩＧＺＯ膜の膜厚を１０ｎｍとした。２層目のＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。なお、２層目のＩＧＺＯ膜の膜厚を１５ｎｍとした。
【００７２】
試料Ａ２の酸化物半導体膜６０８は、ＩＧＺＯ膜の単層構造とした。試料Ａ２のＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。なお、試料Ａ２のＩＧＺＯ膜の膜厚を３５ｎｍとした。
【００７３】
次に、第１の熱処理を行った。該第１の熱処理としては、窒素雰囲気下で４５０℃  １時間の熱処理を行い、続けて窒素と酸素の混合ガス雰囲気下で４５０℃  １時間の熱処理とした。
【００７４】
次に、絶縁膜６０７及び酸化物半導体膜６０８上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜６０４に達する開口部６４２ａを形成した。開口部６４２ａの形成方法としては、ドライエッチング装置を用いた。なお、開口部６４２ａの形成後レジストマスクを除去した。
【００７５】
次に、絶縁膜６０７、酸化物半導体膜６０８、及び開口部６４２ａ上に導電膜を形成し、該導電膜上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜６１２ａ、６１２ｂ、６１２ｃを形成した。導電膜６１２ａ、６１２ｂ、６１２ｃとしては、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜とを順に、スパッタリング装置を用いて真空中で連続して形成した。なお、導電膜６１２ａ、６１２ｂ、６１２ｃの形成後レジストマスクを除去した。
【００７６】
次に、絶縁膜６０７、酸化物半導体膜６０８、及び導電膜６１２ａ、６１２ｂ上から、リン酸水溶液（リン酸の濃度が８５％の水溶液を、さらに純水で１００倍に希釈した水溶液）を塗布し、導電膜６１２ａ、６１２ｂから露出した酸化物半導体膜６０８の表面の一部を除去した。
【００７７】
次に、絶縁膜６０７、酸化物半導体膜６０８、及び導電膜６１２ａ、６１２ｂ上に絶縁膜６１４及び絶縁膜６１６を形成した。絶縁膜６１４としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜６１６としては、厚さ４００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜６１４及び絶縁膜６１６としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
【００７８】
絶縁膜６１４の成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供給して成膜した。また、絶縁膜６１６の成膜条件としては、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１５００ＷのＲＦ電力を供給して成膜した。
【００７９】
次に、第２の熱処理を行った。該第２の熱処理としては、窒素雰囲気下で３５０℃  １時間とした。
【００８０】
次に、絶縁膜６１６上に保護膜を形成した。当該保護膜としては、厚さ５ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した。該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのアルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］）に１０００ＷのＤＣ電力を供給した。
【００８１】
次に、上記保護膜を通過して、絶縁膜６１４、６１６に酸素添加処理を行った。酸素添加処理条件としては、アッシング装置を用い、基板温度を４０℃とし、流量２５０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を１２０ｓｅｃ供給して行った。
【００８２】
次に、保護膜を除去し、絶縁膜６１６の表面を露出させた。保護膜の除去方法としては、シュウ酸の濃度が５％のシュウ酸水溶液にて３００ｓｅｃの処理を行った後、フッ酸の濃度が０．５％のフッ化水素酸水溶液にて１５ｓｅｃの処理を行った。
【００８３】
次に、絶縁膜６１６上に絶縁膜６１８を形成した。絶縁膜６１８としては、厚さ１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。絶縁膜６１８の成膜条件としては、基板温度を３５０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスをチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電力を供給して成膜した。なお、絶縁膜６１８の形成前には、基板の予備加熱を行っていない。
【００８４】
次に、絶縁膜６１８上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜６１２ｃに達する開口部６４２ｂを形成した。開口部６４２ｂの形成方法としては、ドライエッチング装置を用いた。なお、開口部６４２ｂの形成後レジストマスクを除去した。
【００８５】
次に、開口部６４２ｂを覆うように絶縁膜６１８上に導電膜を形成し、該導電膜を加工することで導電膜６２０を形成した。導電膜６２０としては、厚さ１００ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した。該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのアルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲットに３２００ＷのＤＣ電力を供給した。なお、ＩＴＳＯ膜に用いた金属酸化物ターゲットの組成は、先に記載の保護膜に用いた金属酸化物ターゲットと同じである。
【００８６】
次に、第３の熱処理を行った。該第３の熱処理としては、窒素雰囲気下で２５０℃  １時間とした。
【００８７】
以上の工程で試料Ａ１及び試料Ａ２を作製した。
【００８８】
＜２−４．温度依存性の評価＞
次に、上記作製した試料Ａ１及びＡ２の温度依存性の評価を行った。
【００８９】
トランジスタの温度依存性の評価としては、基板温度を２５℃、４０℃、６０℃、８０℃の４条件とし、トランジスタのオン電流（Ｉｏｎ）を測定した。なお、ドレイン電圧（Ｖｄ）を２０Ｖ、ゲート電圧（Ｖｇ）を１５Ｖとした。試料Ａ１及び試料Ａ２の温度依存性の結果を図５に示す。
【００９０】
図５に示す通り、試料Ａ１及び試料Ａ２ともに、基板温度が高くなるに従い、トランジスタのＩｏｎが高くなる結果が示された。
【００９１】
以上のように、酸化物半導体を有するトランジスタは、温度依存性があることが確認できる。
【００９２】
＜３−１．酸化物導電体の温度依存性＞
次に、酸化物導電体の温度依存性について説明する。ここでは、図６に示す評価用サンプル６５０に相当する試料を作製し、当該試料の温度特性について評価を行った。
【００９３】
＜３−２．評価用サンプルの構造＞
図６（Ａ）は、評価用サンプル６５０の上面図であり、図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ｍ−Ｎ間における切断面の断面図に相当する。
【００９４】
評価用サンプル６５０は、基板６０２上の導電膜６０４ａと、基板６０２上の導電膜６０４ｂと、基板６０２及び導電膜６０４ａ、６０４ｂを覆う絶縁膜６０６と、絶縁膜６０６上の絶縁膜６０７と、絶縁膜６０７上の酸化物導電膜６０９と、絶縁膜６０６、６０７に設けられた開口部６４４ａを介し、導電膜６０４ａと接続される導電膜６１２ｄと、絶縁膜６０６、６０７に設けられた開口部６４４ｂを介し、導電膜６０４ｂと接続される導電膜６１２ｅと、絶縁膜６０７、酸化物導電膜６０９、及び導電膜６１２ｄ、６１２ｅを覆う絶縁膜６１８と、を有する。
【００９５】
なお、導電膜６１２ｄ、６１２ｅは、酸化物導電膜６０９と接続されている。また、導電膜６１２ｄ、６１２ｅ上の絶縁膜６１８には、開口部６４６ａ、６４６ｂが設けられている。
【００９６】
本実施の形態においては、図６（Ａ）（Ｂ）に相当する試料を作製し、酸化物導電膜６０９の抵抗を評価した。なお、酸化物導電膜６０９の構造が異なる２つの試料（以下、試料Ｂ１及び試料Ｂ２とする）を作製し評価を行った。なお、試料Ｂ１及び試料Ｂ２ともに、酸化物導電膜６０９のサイズをＷ／Ｌ＝１０μｍ／１５００μｍとした。
【００９７】
＜３−３．評価用サンプルの作製方法＞
以下に試料Ｂ１及び試料Ｂ２の作製方法を示す。
【００９８】
まず、基板６０２上に導電膜６０４ａ、６０４ｂを形成した。基板６０２としては、ガラス基板を用いた。また、導電膜６０４ａ、６０４ｂとしては、厚さ１００ｎｍのタングステン膜を、スパッタリング装置を用いて形成した。
【００９９】
次に、基板６０２及び導電膜６０４ａ、６０４ｂ上に絶縁膜６０６、６０７を形成した。絶縁膜６０６としては、厚さ４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜６０７としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０１００】
次に、絶縁膜６０７上に酸化物半導体膜を形成した。
【０１０１】
試料Ｂ１の酸化物半導体膜は、先に示す試料Ａ１と同様の構造とした。また、試料Ｂ２の酸化物半導体膜は、先に示す試料Ａ２と同様の構造とした。
【０１０２】
次に、第１の熱処理を行った。該第１の熱処理としては、窒素雰囲気下で４５０℃  １時間の熱処理を行い、続けて窒素と酸素の混合ガス雰囲気下で４５０℃  １時間の熱処理とした。
【０１０３】
次に、絶縁膜６０７及び酸化物半導体膜上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜６０４ａ、６０４ｂに達する開口部６４４ａ、６４４ｂを形成した。開口部６４４ａ、６４４ｂの形成方法としては、ドライエッチング装置を用いた。なお、開口部６４４ａ、６４４ｂの形成後レジストマスクを除去した。
【０１０４】
次に、絶縁膜６０７、酸化物半導体膜、及び開口部６４４ａ、６４４ｂ上に導電膜を形成し、該導電膜上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜６１２ｄ、６１２ｅを形成した。導電膜６１２ｄ、６１２ｅとしては、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜とを順に、スパッタリング装置を用いて真空中で連続して形成した。なお、導電膜６１２ｄ、６１２ｅの形成後レジストマスクを除去した。
【０１０５】
次に、絶縁膜６０７、酸化物半導体膜、及び導電膜６１２ｄ、６１２ｅ上から、リン酸水溶液（リン酸の濃度が８５％の水溶液を、さらに純水で１００倍に希釈した水溶液）を塗布し、酸化物半導体膜の表面の一部を除去した。
【０１０６】
次に、絶縁膜６０７、酸化物半導体膜、及び導電膜６１２ｄ、６１２ｅ上に絶縁膜６１４及び絶縁膜６１６を形成した。絶縁膜６１４としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜６１６としては、厚さ４００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜６１４及び絶縁膜６１６としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
【０１０７】
絶縁膜６１４の成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供給して成膜した。また、絶縁膜６１６の成膜条件としては、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１５００ＷのＲＦ電力を供給して成膜した。
【０１０８】
次に、第２の熱処理を行った。該第２の熱処理としては、窒素雰囲気下で３５０℃  １時間とした。
【０１０９】
次に、絶縁膜６１６上に保護膜を形成した。当該保護膜としては、厚さ５ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した。該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのアルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］）に１０００ＷのＤＣ電力を供給した。
【０１１０】
次に、上記保護膜を通過して、絶縁膜６１４、６１６に酸素添加処理を行った。酸素添加処理条件としては、アッシング装置を用い、基板温度を４０℃とし、流量２５０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を１２０ｓｅｃ供給して行った。
【０１１１】
次に、保護膜を除去し、絶縁膜６１６の表面を露出させた。保護膜の除去方法としては、シュウ酸の濃度が５％のシュウ酸水溶液にて３００ｓｅｃの処理を行った後、フッ酸の濃度が０．５％のフッ化水素酸水溶液にて１５ｓｅｃの処理を行った。
【０１１２】
次に、絶縁膜６１４、６１６を除去し、絶縁膜６０７、酸化物半導体膜、及び導電膜６１２ｄ、６１２ｅを露出させた。
【０１１３】
次に、絶縁膜６０７、酸化物半導体膜、及び導電膜６１２ｄ、６１２ｅ上に絶縁膜６１８を形成した。絶縁膜６１８としては、厚さ１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。絶縁膜６１８の成膜条件としては、基板温度を３５０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスをチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電力を供給して成膜した。なお、絶縁膜６１８の形成前には、基板の予備加熱を行っていない。
【０１１４】
なお、絶縁膜６１８を形成することで、絶縁膜６１８中の水素が酸化物半導体膜に入り込み、酸化物半導体膜が、酸化物導電膜６０９となる。
【０１１５】
次に、絶縁膜６１８上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜６１２ｄ、６１２ｅに達する開口部６４６ａ、６４６ｂを形成した。開口部６４６ａ、６４６ｂの形成方法としては、ドライエッチング装置を用いた。なお、開口部６４６ａ、６４６ｂの形成後レジストマスクを除去した。
【０１１６】
次に、第３の熱処理を行った。該第３の熱処理としては、窒素雰囲気下で２５０℃  １時間とした。
【０１１７】
以上の工程で試料Ｂ１及び試料Ｂ２を作製した。
【０１１８】
＜３−４．温度依存性の評価＞
次に、上記作製した試料Ｂ１及び試料Ｂ２の抵抗の温度依存性の評価を行った。
【０１１９】
評価用サンプルの温度依存性の評価としては、基板温度を２５℃、４０℃、６０℃、８０℃の４条件とし、評価用サンプルのシート抵抗を測定した。試料Ｂ１及び試料Ｂ２の抵抗の温度依存性の結果を図７に示す。
【０１２０】
図７に示す通り、試料Ｂ１及び試料Ｂ２ともに、基板温度が変化してもシート抵抗に変化があまり見られない。
【０１２１】
以上のように、酸化物導電体（ＯＣ）は、抵抗の温度依存性がない、または抵抗の温度依存性が極めて小さいこと分かる。
【０１２２】
以上説明したように、本発明の一態様によれば、環境温度の変化に起因した発光素子を流れる電流値の変動を、環境温度の変化に起因した抵抗の変動が少ない酸化物導電体（ＯＣ）を有するモニター回路によって監視及び補正することで、発光素子の輝度のばらつきを抑制することができる。従って、環境温度が変化しても、表示品位の良好な半導体装置及び表示装置を提供することができる。
【０１２３】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０１２４】
（実施の形態２）
本実施の形態では、実施の形態１で説明したモニター回路を用いた補正方法について、図８乃至図１４を参照して説明する。
【０１２５】
＜モニター回路の補正方法＞
図８は、本発明の一態様のモニター回路を用いた発光素子の補正方法を説明するブロック図である。
【０１２６】
図８に示すブロック図において、画素１４は、回路群６２と、駆動トランジスタ５４と、発光素子５６と、を有する。発光素子５６の陰極は、補正回路６０と電気的に接続される。また、発光素子５６の陽極は、駆動トランジスタ５４のソースまたはドレインの一方と電気的に接続され、駆動トランジスタ５４のソースまたはドレインの他方は、電位Ｖａｎｏが与えられる配線と電気的に接続される。また、駆動トランジスタ５４のゲートは、回路群６２の一方の端子と電気的に接続され、回路群６２の他方の端子は、信号線ＳＬを介して信号線駆動回路１８と電気的に接続される。また、信号線駆動回路１８は、モニター回路２０と電気的に接続される。
【０１２７】
なお、図８に示すブロック図においては、電位Ｖａｎｏを固定して、信号線ＳＬ及び回路群６２を介して、駆動トランジスタ５４のゲートに入力されるビデオデータの振幅の制御、または発光素子５６の陰極側の電位を補正回路６０によって制御することで、発光素子５６の温度依存性、及び駆動トランジスタ５４のＶｇｓの温度依存性を抑えることが可能となる。このように、モニター回路２０を用いて、ビデオデータの電位（例えばローレベル）と、発光素子５６の陰極側の電位との差（電位差）を調整することができる。なお、モニター回路２０の代わりに温度センサ等を用いて、上記電位差を調整してもよい。
【０１２８】
駆動トランジスタ５４のゲートに入力されるビデオデータは、例えば、ＤＡＣ（Ｄ／Ａコンバータ）によって振幅が調整される。例えば、モニター回路２０から出力される電位Ｖｏｕｔ１と電位Ｖｏｕｔ２とを、参照することでビデオデータの振幅を決めればよい。
【０１２９】
発光素子５６の陰極側の電位として、電位Ｖ０（電位Ｖ０は、データの最も低い電位を表す。）と電位Ｖｏｕｔ１とが一定の電位となるように、電位ＶＣＡＴ１を生成する。例えば、電位ＶＣＡＴ１は、電位Ｖｏｕｔ１と電位Ｖｃａｔとの差分の値とすればよい。
【０１３０】
回路群６２としては、トランジスタ（例えば選択トランジスタ）、容量素子等の種々の素子を設けることができる。回路群６２としては、例えば、以下の画素回路の構成例１乃至構成例５とすればよい。
【０１３１】
＜画素回路の構成例１＞
図９に示す画素回路は、１つの画素にｎチャネル型のトランジスタを２つ有し、容量素子を１つ有する。
【０１３２】
なお、画素１４に用いるトランジスタは、ｎチャネル型のトランジスタを用いる例を示す。なお、画素１４に用いるトランジスタと、同一工程を経て作製したトランジスタを駆動回路に用いてもよい。また、図９に示す画素回路は、デジタル時間階調駆動を適用することができる。
【０１３３】
画素回路の構成、及びデジタル時間階調駆動を適用した場合の画素の動作について説明する。
【０１３４】
画素１４は、選択トランジスタ８１と、駆動トランジスタ５４と、発光素子５６と、容量素子８２とを有する。選択トランジスタ８１は、ゲートがゲート線ＧＬに接続され、ソースまたはドレインの一方が信号線ＳＬに接続され、ソースまたはドレインの他方が駆動トランジスタ５４のゲートに接続されている。駆動トランジスタ５４は、ゲートが容量素子８２を介して配線ＭＬに接続され、ソースまたはドレインの一方が配線ＭＬに接続され、ソースまたはドレインの他方が発光素子５６の陽極に接続されている。発光素子５６の陰極は、配線ＣＬに電気的に接続される。
【０１３５】
なお、容量素子８２は駆動トランジスタ５４のゲート容量を代用することにより省略できる場合がある。駆動トランジスタ５４のゲート容量については、チャネル領域とゲートとの間で容量が形成されていてもよい。
【０１３６】
次に、駆動トランジスタ５４に入力する信号について説明する。電圧入力−電圧駆動方式の場合、駆動トランジスタ５４がオンまたはオフの二つの状態となるようなビデオデータを、駆動トランジスタ５４に入力する。なお、駆動トランジスタ５４を線形領域で動作させるために、配線ＭＬに与えられる電圧よりも高い電圧を駆動トランジスタ５４のゲートに与える。また、信号線ＳＬには、駆動トランジスタ５４のしきい値電圧Ｖｔｈよりも高い電圧をかける。
【０１３７】
アナログ階調駆動を行う場合、駆動トランジスタ５４のゲートに発光素子５６の順方向電圧に駆動トランジスタ５４のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動トランジスタ５４が飽和領域で動作するようにビデオデータを入力し、発光素子５６に電流を流す。また、駆動トランジスタ５４を飽和領域で動作させるために、配線ＭＬに与えられる電位を、駆動トランジスタ５４のゲート電位より高くする。ビデオデータをアナログとすることで、発光素子５６にビデオデータに応じた電流を流し、アナログ階調駆動を行うことができる。
【０１３８】
＜画素回路の構成例２＞
図１０（Ａ）に示す画素回路は、１つの画素にｎチャネル型のトランジスタを４つ有し、容量素子を１つ有する。
【０１３９】
図１０（Ａ）に示す画素１４は、駆動トランジスタ５４と、選択トランジスタ８８と、トランジスタ８９と、トランジスタ９０と、容量素子８２と、発光素子５６と、を有する。
【０１４０】
発光素子５６の陽極は、画素１４に入力される画像信号Ｓｉｇにしたがって電位が制御される。また、発光素子５６の輝度は、陽極と陰極との間の電位差によって定まる。
【０１４１】
選択トランジスタ８８は、信号線ＳＬと、駆動トランジスタ５４のゲートとの間の導通状態を制御する機能を有する。駆動トランジスタ５４は、ソース及びドレインの一方が、発光素子５６の陽極に接続される。トランジスタ８９は、配線ＶＬと、駆動トランジスタ５４のソース及びドレインの他方との間の導通状態を制御する機能を有する。トランジスタ９０は、配線ＭＬと、駆動トランジスタ５４のソース及びドレインの他方との間の導通状態を制御する機能を有する。容量素子８２の一対の電極のうち一方は、駆動トランジスタ５４のゲートに接続され、他方は発光素子５６の陽極に接続される。
【０１４２】
また、選択トランジスタ８８のスイッチングは、選択トランジスタ８８のゲートに接続されたゲート線ＧＬａの電位にしたがって行われる。トランジスタ８９のスイッチングは、トランジスタ８９のゲートに接続されたゲート線ＧＬｂの電位にしたがって行われる。トランジスタ９０のスイッチングは、トランジスタ９０のゲートに接続されたゲート線ＧＬｃの電位にしたがって行われる。
【０１４３】
次に、図１０（Ａ）に示す画素１４の外部補正の動作例について説明する。
【０１４４】
図１０（Ｂ）に、図１０（Ａ）に示す画素１４に接続されるゲート線ＧＬａ、ゲート線ＧＬｂ、ゲート線ＧＬｃの電位と、信号線ＳＬに供給される画像信号Ｓｉｇの電位のタイミングチャートを例示する。なお、図１０（Ｂ）に示すタイミングチャートは、図１０（Ａ）に示す画素１４に含まれるトランジスタが全てｎチャネル型である場合を例示するものである。
【０１４５】
まず、期間ｔ１では、ゲート線ＧＬａにハイレベルの電位が与えられ、ゲート線ＧＬｂにハイレベルの電位が与えられ、ゲート線ＧＬｃにローレベルの電位が与えられる。よって、選択トランジスタ８８及びトランジスタ８９がオンとなり、トランジスタ９０はオフとなる。そして、信号線ＳＬには、画像信号Ｓｉｇの電位Ｖｄａｔａが与えられており、電位Ｖｄａｔａは、選択トランジスタ８８を介して駆動トランジスタ５４のゲートに与えられる。
【０１４６】
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。電位Ｖａｎｏは、電位Ｖｃａｔに発光素子５６のしきい値電圧Ｖｔｈｅを加算した電位よりも高くすることが好ましい。配線ＶＬの電位Ｖａｎｏは、トランジスタ８９を介して、駆動トランジスタ５４のソース及びドレインの他方に与えられる。よって、電位Ｖｄａｔａにしたがって、駆動トランジスタ５４のドレイン電流の値が定められる。そして、当該ドレイン電流が発光素子５６に供給されることで、発光素子５６の輝度が定められる。
【０１４７】
次に、期間ｔ２では、ゲート線ＧＬａにローレベルの電位が与えられ、ゲート線ＧＬｂにハイレベルの電位が与えられ、ゲート線ＧＬｃにローレベルの電位が与えられる。よって、トランジスタ８９がオンとなり、選択トランジスタ８８、及びトランジスタ９０がオフとなる。選択トランジスタ８８がオフになることで、駆動トランジスタ５４のゲートにおいて、電位Ｖｄａｔａが保持される。また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。よって、発光素子５６では、期間ｔ１において定められた輝度が保持される。
【０１４８】
次に、期間ｔ３では、ゲート線ＧＬａにローレベルの電位が与えられ、ゲート線ＧＬｂにローレベルの電位が与えられ、ゲート線ＧＬｃにハイレベルの電位が与えられる。よって、トランジスタ９０がオンとなり、選択トランジスタ８８及びトランジスタ８９がオフとなる。また、配線ＣＬには電位Ｖｃａｔが与えられる。そして、配線ＭＬには電位Ｖａｎｏが与えられる。
【０１４９】
上記動作により、トランジスタ９０を介して、駆動トランジスタ５４のドレイン電流は、発光素子５６に供給される。また、駆動トランジスタ５４のドレイン電流を、配線ＭＬを介してモニター回路２０に供給してもよい。モニター回路２０は、配線ＭＬに流れたドレイン電流を用いて、当該ドレイン電流の値を情報として含む信号を生成する。そして、本発明の一態様に係る表示装置では、上記信号を用いて、画素１４に供給される画像信号Ｓｉｇの電位Ｖｄａｔａの値を、補正することができる。
【０１５０】
なお、図１０（Ａ）に示す画素１４を有する表示装置では、期間ｔ２の動作の後に期間ｔ３の動作を行わなくてもよい。例えば、表示装置において、期間ｔ１から期間ｔ２の動作を複数回繰り返した後に、期間ｔ３の動作を行うようにしてもよい。また、１行の画素１４において期間ｔ３の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行った１行の画素１４に書き込むことで、発光素子５６を非発光の状態にした後、次の行の画素１４において、期間ｔ３の動作を行うようにしてもよい。
【０１５１】
＜画素回路の構成例３＞
図１１（Ａ）に示す画素回路は、１つの画素にｎチャネル型のトランジスタを３つ有し、容量素子を１つ有する。
【０１５２】
図１１（Ａ）に示す画素１４は、選択トランジスタ８６と、トランジスタ８７と、駆動トランジスタ５４と、容量素子８２と、発光素子５６と、を有する。
【０１５３】
発光素子５６の陽極は、画素１４に入力される画像信号Ｓｉｇにしたがって電位が制御される。また、発光素子５６の輝度は、陽極と陰極の間の電位差によって定まる。
【０１５４】
選択トランジスタ８６は、信号線ＳＬと、駆動トランジスタ５４のゲートとの間の導通状態を制御する機能を有する。駆動トランジスタ５４は、ソース及びドレインの一方が、発光素子５６の陽極に接続され、ソース及びドレインの他方が配線ＶＬに接続される。トランジスタ８７は、配線ＭＬと、駆動トランジスタ５４のソース及びドレインの一方の間の導通状態を制御する機能を有する。容量素子８２の一対の電極のうち一方は、駆動トランジスタ５４のゲートに接続され、他方は発光素子５６の陽極に接続される。
【０１５５】
また、選択トランジスタ８６のスイッチングは、選択トランジスタ８６のゲートに接続されたゲート線ＧＬの電位にしたがって行われる。同様に、トランジスタ８７のスイッチングは、トランジスタ８７のゲートに接続されたゲート線ＧＬの電位にしたがって行われる。
【０１５６】
次に、図１１（Ａ）に示す画素１４の動作例について説明する。
【０１５７】
図１１（Ｂ）に、図１１（Ａ）に示す画素１４に接続されるゲート線ＧＬの電位と、信号線ＳＬに供給される画像信号Ｓｉｇの電位のタイミングチャートを例示する。なお、図１１（Ｂ）に示すタイミングチャートは、図１１（Ａ）に示す画素１４に含まれるトランジスタが全てｎチャネル型である場合を例示するものである。
【０１５８】
まず、期間ｔ１では、ゲート線ＧＬにハイレベルの電位が与えられる。よって、選択トランジスタ８６及びトランジスタ８７がオンとなる。そして、信号線ＳＬには、画像信号Ｓｉｇの電位Ｖｄａｔａが与えられており、電位Ｖｄａｔａは、選択トランジスタ８６を介して駆動トランジスタ５４のゲートに与えられる。
【０１５９】
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。電位Ｖａｎｏは、電位Ｖｃａｔに発光素子５６のしきい値電圧Ｖｔｈｅと駆動トランジスタ５４のしきい値電圧Ｖｔｈを加算した電位よりも高くすることが好ましい。配線ＶＬと配線ＣＬとの間に上記電位差が設けられることにより、電位Ｖｄａｔａにしたがって、駆動トランジスタ５４のドレイン電流の値が定められる。そして、当該ドレイン電流が発光素子５６に供給されることで、発光素子５６の輝度が定められる。
【０１６０】
また、駆動トランジスタ５４がｎチャネル型である場合、期間ｔ１では、配線ＭＬの電位が、配線ＣＬの電位に発光素子５６のしきい値電圧Ｖｔｈｅを加算した電位よりも低く、配線ＶＬの電位が、配線ＭＬの電位に駆動トランジスタ５４のしきい値電圧Ｖｔｈを加算した電位よりも高いことが好ましい。上記構成により、トランジスタ８７がオンであっても、駆動トランジスタ５４のドレイン電流を、発光素子５６ではなく配線ＭＬの方に優先的に流すことができる。
【０１６１】
次に、期間ｔ２では、ゲート線ＧＬにローレベルの電位が与えられる。よって、選択トランジスタ８６及びトランジスタ８７がオフとなる。選択トランジスタ８６がオフになることで、駆動トランジスタ５４のゲートにおいて、電位Ｖｄａｔａが保持される。また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。よって、発光素子５６では、期間ｔ１において定められた輝度にしたがって発光する。
【０１６２】
次に、期間ｔ３では、ゲート線ＧＬにハイレベルの電位が与えられる。よって、選択トランジスタ８６及びトランジスタ８７がオンとなる。また、信号線ＳＬには、駆動トランジスタ５４のゲート電圧がしきい値電圧Ｖｔｈよりも大きくなるような電位が与えられる。また、配線ＣＬには電位Ｖｃａｔが与えられる。そして、配線ＭＬの電位は、配線ＣＬの電位に発光素子５６のしきい値電圧Ｖｔｈｅを加算した電位よりも低くなり、配線ＶＬの電位は、配線ＭＬの電位に駆動トランジスタ５４のしきい値電圧Ｖｔｈを加算した電位よりも高くなる。上記構成により、駆動トランジスタ５４のドレイン電流を、発光素子５６ではなく配線ＭＬの方に優先的に流すことができる。
【０１６３】
そして、駆動トランジスタ５４のドレイン電流を、配線ＭＬを介してモニター回路２０に供給してもよい。モニター回路２０は、配線ＭＬに流れたドレイン電流を用いて、当該ドレイン電流の値を情報として含む信号を生成する。そして、本発明の一態様に係る表示装置では、上記信号を用いて、画素１４に供給される画像信号Ｓｉｇの電位Ｖｄａｔａの値を、補正することができる。
【０１６４】
なお、図１１（Ａ）に示す画素１４を有する表示装置では、期間ｔ２の動作の後に期間ｔ３の動作を行わなくてもよい。例えば、表示装置において、期間ｔ１から期間ｔ２の動作を複数回繰り返した後に、期間ｔ３の動作を行うようにしてもよい。また、１行の画素１４において期間ｔ３の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行った１行の画素１４に書き込むことで、発光素子５６を非発光の状態にした後、次の行の画素１４において、期間ｔ３の動作を行うようにしてもよい。
【０１６５】
＜画素回路の構成例４＞
図１２（Ａ）に示す画素回路は、１つの画素にｎチャネル型のトランジスタを５つ有し、容量素子を１つ有する。
【０１６６】
図１２（Ａ）に示す画素１４は、駆動トランジスタ５４と、トランジスタ９１と、選択トランジスタ９２と、トランジスタ９３と、トランジスタ９４と、容量素子８２と、発光素子５６と、を有する。
【０１６７】
トランジスタ９１は、配線ＲＬと、発光素子５６の陽極との間の導通状態を制御する機能を有する。選択トランジスタ９２は、信号線ＳＬと、駆動トランジスタ５４のゲートとの間の導通状態を制御する機能を有する。駆動トランジスタ５４は、ソース及びドレインの一方が、発光素子５６の陽極に接続される。トランジスタ９３は、配線ＶＬと、駆動トランジスタ５４のソース及びドレインの他方との間の導通状態を制御する機能を有する。トランジスタ９４は、配線ＭＬと、駆動トランジスタ５４のソース及びドレインの他方との間の導通状態を制御する機能を有する。容量素子８２の一対の電極のうち一方は、駆動トランジスタ５４のゲートに接続され、他方は発光素子５６の陽極に接続される。
【０１６８】
また、選択トランジスタ９２のスイッチングは、選択トランジスタ９２のゲートに接続されたゲート線ＧＬａの電位にしたがって行われる。トランジスタ９３のスイッチングは、トランジスタ９３のゲートに接続されたゲート線ＧＬｂの電位にしたがって行われる。トランジスタ９４のスイッチングは、トランジスタ９４のゲートに接続されたゲート線ＧＬｃの電位にしたがって行われる。トランジスタ９１のスイッチングは、トランジスタ９１のゲートに接続されたゲート線ＧＬｄの電位にしたがって行われる。
【０１６９】
次に、図１２（Ａ）に示す画素１４の外部補正の動作例について説明する。
【０１７０】
図１２（Ｂ）に、図１２（Ａ）に示す画素１４に接続されるゲート線ＧＬａ、ゲート線ＧＬｂ、ゲート線ＧＬｃ、ゲート線ＧＬｄの電位と、信号線ＳＬに供給される画像信号Ｓｉｇの電位のタイミングチャートを例示する。なお、図１２（Ｂ）に示すタイミングチャートは、図１２（Ａ）に示す画素１４に含まれるトランジスタが全てｎチャネル型である場合を例示するものである。
【０１７１】
まず、期間ｔ１では、ゲート線ＧＬａにハイレベルの電位が与えられ、ゲート線ＧＬｂにハイレベルの電位が与えられ、ゲート線ＧＬｃにローレベルの電位が与えられ、ゲート線ＧＬｄにハイレベルの電位が与えられる。よって、選択トランジスタ９２、トランジスタ９３、及びトランジスタ９１がオンとなり、トランジスタ９４はオフとなる。また、信号線ＳＬには、画像信号Ｓｉｇの電位Ｖｄａｔａが与えられており、電位Ｖｄａｔａは、選択トランジスタ９２を介して駆動トランジスタ５４のゲートに与えられる。よって、電位Ｖｄａｔａにしたがって、駆動トランジスタ５４のドレイン電流の値が定められる。そして、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＲＬには電位Ｖ１が与えられるため、当該ドレイン電流は、トランジスタ９１及びトランジスタ９３を介して、配線ＶＬと配線ＲＬとの間に流れる。
【０１７２】
電位Ｖａｎｏは、電位Ｖｃａｔに発光素子５６のしきい値電圧Ｖｔｈｅを加算した電位よりも高くすることが好ましい。配線ＶＬの電位Ｖａｎｏは、トランジスタ９３を介して、駆動トランジスタ５４のソース及びドレインの他方に与えられる。また、配線ＲＬに与えられた電位Ｖ１は、トランジスタ９１を介して駆動トランジスタ５４のソース及びドレインの一方に与えられる。配線ＣＬには電位Ｖｃａｔが与えられる。
【０１７３】
なお、電位Ｖ１は、電位Ｖ０から駆動トランジスタ５４のしきい値電圧Ｖｔｈを差し引いた電位よりも、十分低いことが好ましい。期間ｔ１では、電位Ｖ１を、電位Ｖｃａｔから発光素子５６のしきい値電圧Ｖｔｈｅを差し引いた電位よりも十分低くすることができるので、発光素子５６は発光しない。
【０１７４】
次に、期間ｔ２では、ゲート線ＧＬａにローレベルの電位が与えられ、ゲート線ＧＬｂにハイレベルの電位が与えられ、ゲート線ＧＬｃにローレベルの電位が与えられ、ゲート線ＧＬｄにローレベルの電位が与えられる。よって、トランジスタ９３がオンとなり、選択トランジスタ９２、トランジスタ９４及びトランジスタ９１がオフとなる。選択トランジスタ９２がオフになることで、駆動トランジスタ５４のゲートにおいて、電位Ｖｄａｔａが保持される。
【０１７５】
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。よって、期間ｔ１において値が定められた駆動トランジスタ５４のドレイン電流は、トランジスタ９１がオフになることで、発光素子５６に供給される。そして、発光素子５６に当該ドレイン電流が供給されることで、発光素子５６の輝度が定められ、当該輝度は期間ｔ２において保持される。
【０１７６】
次に、期間ｔ３では、ゲート線ＧＬａにローレベルの電位が与えられ、ゲート線ＧＬｂにローレベルの電位が与えられ、ゲート線ＧＬｃにハイレベルの電位が与えられ、ゲート線ＧＬｄにローレベルの電位が与えられる。よって、トランジスタ９４がオンとなり、選択トランジスタ９２、トランジスタ９３及びトランジスタ９１がオフとなる。また、配線ＣＬには電位Ｖｃａｔが与えられる。そして、配線ＭＬには電位Ｖａｎｏが与えられる。
【０１７７】
上記動作により、駆動トランジスタ５４のドレイン電流は、発光素子５６に供給される。また、駆動トランジスタ５４のドレイン電流を、配線ＭＬを介してモニター回路２０に供給してもよい。モニター回路２０は、配線ＭＬに流れたドレイン電流を用いて、当該ドレイン電流の値を情報として含む信号を生成する。そして、本発明の一態様に係る表示装置では、上記信号を用いて、画素１４に供給される画像信号Ｓｉｇの電位Ｖｄａｔａの値を、補正することができる。
【０１７８】
なお、図１２（Ａ）に示す画素１４を有する表示装置では、期間ｔ２の動作の後に期間ｔ３の動作を行わなくてもよい。例えば、表示装置において、期間ｔ１から期間ｔ２の動作を複数回繰り返した後に、期間ｔ３の動作を行うようにしてもよい。また、１行の画素１４において期間ｔ３の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行った１行の画素１４に書き込むことで、発光素子５６を非発光の状態にした後、次の行の画素１４において、期間ｔ３の動作を行うようにしてもよい。
【０１７９】
また、図１２（Ａ）に示す画素１４では、発光素子５６の劣化などにより、発光素子５６の陽極と陰極間の抵抗値が画素間でばらついても、電位Ｖｄａｔａを駆動トランジスタ５４のゲートに与える際に、駆動トランジスタ５４のソースの電位を所定の電位Ｖ１に設定することができる。よって、画素間において発光素子５６の輝度にばらつきが生じるのを、防ぐことができる。
【０１８０】
＜画素回路の構成例５＞
図１３（Ａ）に示す画素回路は、１つの画素にｎチャネル型のトランジスタを６つ有し、容量素子を１つ有する。
【０１８１】
図１３（Ａ）に示す画素１４は、駆動トランジスタ５４と、選択トランジスタ９５と、トランジスタ９６と、トランジスタ９７と、トランジスタ９８と、トランジスタ９９と、容量素子８２と、発光素子５６と、を有する。
【０１８２】
発光素子５６の陽極は、画素１４に入力される画像信号Ｓｉｇにしたがって電位が制御される。また、発光素子５６の輝度は、陽極と陰極との間の電位差によって定まる。
【０１８３】
選択トランジスタ９５は、信号線ＳＬと、容量素子８２の一対の電極のうちの一方との間の導通状態を制御する機能を有する。容量素子８２の一対の電極のうちの他方は、トランジスタ９８のソース及びドレインの一方に接続される。トランジスタ９６は、配線ＶＬ１と、トランジスタ９８のゲートとの間の導通状態を制御する機能を有する。トランジスタ９７は、容量素子８２の一対の電極のうちの一方と、トランジスタ９８のゲートとの間の導通状態を制御する機能を有する。駆動トランジスタ５４は、トランジスタ９８のソース及びドレインの一方と、発光素子５６の陽極との間の導通状態を制御する機能を有する。トランジスタ９９は、トランジスタ９８のソース及びドレインの一方と、配線ＭＬとの間の導通状態を制御する機能を有する。
【０１８４】
また、選択トランジスタ９５のスイッチングは、選択トランジスタ９５のゲートに接続されたゲート線ＧＬａの電位にしたがって行われる。トランジスタ９６のスイッチングは、トランジスタ９６のゲートに接続されたゲート線ＧＬａの電位にしたがって行われる。トランジスタ９７のスイッチングは、トランジスタ９７のゲートに接続されたゲート線ＧＬｂの電位にしたがって行われる。駆動トランジスタ５４のスイッチングは、駆動トランジスタ５４のゲートに接続されたゲート線ＧＬｂの電位にしたがって行われる。トランジスタ９９のスイッチングは、トランジスタ９９のゲートに接続されたゲート線ＧＬｃの電位にしたがって行われる。
【０１８５】
図１３（Ｂ）に、図１３（Ａ）に示す画素１４に接続されるゲート線ＧＬａ、ゲート線ＧＬｂ、ゲート線ＧＬｃの電位と、信号線ＳＬに供給される画像信号Ｓｉｇの電位のタイミングチャートを例示する。なお、図１３（Ｂ）に示すタイミングチャートは、図１３（Ａ）に示す画素１４に含まれるトランジスタが全てｎチャネル型である場合を例示するものである。
【０１８６】
まず、期間ｔ１では、ゲート線ＧＬａにローレベルの電位が与えられ、ゲート線ＧＬｂにハイレベルの電位が与えられ、ゲート線ＧＬｃにハイレベルの電位が与えられる。よって、トランジスタ９７、駆動トランジスタ５４及びトランジスタ９９がオンとなり、選択トランジスタ９５及びトランジスタ９６はオフとなる。駆動トランジスタ５４及びトランジスタ９９がオンになることで、トランジスタ９８のソース及びドレインの一方及び容量素子８２の一対の電極のうちの他方（ノードＡとして図示する。）に、配線ＭＬの電位Ｖ０が与えられる。
【０１８７】
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。電位Ｖａｎｏは、電位Ｖ０に発光素子５６のしきい値電圧Ｖｔｈｅを加算した電位よりも高くすることが好ましい。また、電位Ｖ０は、電位Ｖｃａｔに発光素子５６のしきい値電圧Ｖｔｈｅを加算した電位よりも、低いことが好ましい。電位Ｖ０を上記値に設定することで、期間ｔ１において発光素子５６に電流が流れるのを防ぐことができる。
【０１８８】
次に、ゲート線ＧＬｂにローレベルの電位が与えられることで、トランジスタ９７及び駆動トランジスタ５４がオフになり、ノードＡは電位Ｖ０に保持される。
【０１８９】
次に、期間ｔ２では、ゲート線ＧＬａにハイレベルの電位が与えられ、ゲート線ＧＬｂにローレベルの電位が与えられ、ゲート線ＧＬｃにローレベルの電位が与えられる。よって、選択トランジスタ９５及びトランジスタ９６がオンとなり、トランジスタ９７、駆動トランジスタ５４及びトランジスタ９９がオフとなる。
【０１９０】
なお、期間ｔ１から期間ｔ２に移行する際、ゲート線ＧＬａに与える電位をローレベルからハイレベルに切り替えた後に、ゲート線ＧＬｃに与える電位をハイレベルからローレベルに切り替えることが好ましい。このような動作を行うことによって、ゲート線ＧＬａに与えられる電位の切り替えによる、ノードＡの電位の変動を防ぐことができる。
【０１９１】
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。そして、信号線ＳＬには画像信号Ｓｉｇの電位Ｖｄａｔａが与えられ、配線ＶＬ１には電位Ｖ１が与えられる。電位Ｖ１は、電位Ｖｃａｔにトランジスタ９８のしきい値電圧Ｖｔｈを加算した電位よりも高く、電位Ｖａｎｏにトランジスタ９８のしきい値電圧Ｖｔｈを加算した電位より低いことが好ましい。
【０１９２】
なお、図１３（Ａ）に示す画素構成では、電位Ｖ１を、発光素子５６のしきい値電圧Ｖｔｈｅを電位Ｖｃａｔに加算した値より高くしても、駆動トランジスタ５４がオフである限り、発光素子５６は発光しない。そのため、電位Ｖ０として設定できる値の幅を広げることが可能となり、Ｖ１−Ｖ０として取りうる値の幅も広げることが可能となる。したがって、Ｖ１−Ｖ０の値の設定の自由度が上がるため、トランジスタ９８のしきい値電圧の取得に要する時間を短縮した場合、またはしきい値電圧の取得期間に制限がある場合においても、正確にトランジスタ９８のしきい値電圧の取得を行うことができる。
【０１９３】
上記動作により、トランジスタ９８のゲート（ノードＢとして図示する。）に、ノードＡの電位にしきい値電圧を加算した電位よりも、高い電位Ｖ１が入力され、トランジスタ９８がオンとなる。よって、トランジスタ９８を介して容量素子８２の電荷が放出され、電位Ｖ０だったノードＡの電位が上昇を始める。そして、最終的にはノードＡの電位がＶ１−Ｖｔｈに収束し、トランジスタ９８がオフになる。
【０１９４】
また、容量素子８２の一対の電極のうちの一方（ノードＣとして図示する。）には、信号線ＳＬに与えられた画像信号Ｓｉｇの電位Ｖｄａｔａが、選択トランジスタ９５を介して与えられる。
【０１９５】
次に、期間ｔ３では、ゲート線ＧＬａにローレベルの電位が与えられ、ゲート線ＧＬｂにハイレベルの電位が与えられ、ゲート線ＧＬｃにローレベルの電位が与えられる。よって、トランジスタ９７及び駆動トランジスタ５４がオンとなり、選択トランジスタ９５、トランジスタ９６及びトランジスタ９９がオフとなる。
【０１９６】
なお、期間ｔ２から期間ｔ３に移行する際、ゲート線ＧＬａに与える電位がハイレベルからローレベルに切り替えられてから、ゲート線ＧＬｂに与える電位をローレベルからハイレベルに切り替えることが好ましい。上記構成により、ゲート線ＧＬａに与える電位の切り替えによるノードＡにおける電位の変動を防ぐことができる。
【０１９７】
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
【０１９８】
上記動作により、ノードＢに電位Ｖｄａｔａが与えられるため、トランジスタ９８のゲート電圧がＶｄａｔａ−Ｖ１＋Ｖｔｈとなる。よって、トランジスタ９８のゲート電圧を、しきい値電圧Ｖｔｈが加味された値に設定することができる。上記構成により、トランジスタ９８のしきい値電圧Ｖｔｈのばらつきを抑制することができる。よって、発光素子５６に供給する電流値のばらつきを抑えることができ、表示装置の輝度ムラを低減することができる。
【０１９９】
なお、ゲート線ＧＬｂに与える電位の変動を大きくしておくことで、駆動トランジスタ５４のしきい値電圧のばらつきが発光素子５６に供給する電流値に影響を及ぼすことを防ぐことができる。つまり、ゲート線ＧＬｂに与えるハイレベルの電位を駆動トランジスタ５４のしきい値電圧よりも十分大きく、また、ゲート線ＧＬｂに与えるローレベルの電位を駆動トランジスタ５４のしきい値電圧よりも十分小さくしてやることで、駆動トランジスタ５４のオンとオフの切り替えを確実に行い、駆動トランジスタ５４のしきい値電圧のばらつきが発光素子５６の電流値に影響を及ぼすことを防ぐことができる。
【０２００】
次に、期間ｔ４では、ゲート線ＧＬａにローレベルの電位が与えられ、ゲート線ＧＬｂにローレベルの電位が与えられ、ゲート線ＧＬｃにハイレベルの電位が与えられる。よって、トランジスタ９９がオンとなり、トランジスタ９６、選択トランジスタ９５、トランジスタ９７及び駆動トランジスタ５４がオフとなる。
【０２０１】
また、配線ＶＬには電位Ｖａｎｏが与えられる。また、配線ＭＬを、モニター回路２０に接続してもよい。
【０２０２】
上記動作により、トランジスタ９８のドレイン電流Ｉｄが、発光素子５６ではなく、トランジスタ９９を介して配線ＭＬに流れる。モニター回路２０は、配線ＭＬに流れたドレイン電流Ｉｄを用いて、当該ドレイン電流Ｉｄの値を情報として含む信号を生成する。このドレイン電流Ｉｄは、トランジスタ９８の電界効果移動度やトランジスタ９８のサイズ（チャネル長、チャネル幅）などに依存した大きさとなっている。そして、本発明の一態様に係る表示装置では、上記信号を用いて、画素１４に供給される画像信号Ｓｉｇの電位Ｖｄａｔａの値を、補正することができる。つまり、トランジスタ９８の電界効果移動度のばらつきの影響を低減することが出来る。
【０２０３】
なお、図１３（Ａ）に示す画素１４を有する表示装置では、期間ｔ３の動作の後に期間ｔ４の動作を行わなくてもよい。例えば、表示装置において、期間ｔ１から期間ｔ３の動作を複数回繰り返した後に、期間ｔ４の動作を行うようにしてもよい。また、一行の画素１４において期間ｔ４の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行った一行の画素１４に書き込むことで、発光素子５６を非発光の状態にした後、次の行の画素１４において、期間ｔ４の動作を行うようにしてもよい。
【０２０４】
図１３（Ａ）に示した画素１４を有する表示装置では、トランジスタ９８のソース及びドレインの他方と、トランジスタ９８のゲートとが電気的に分離しているので、それぞれの電位を個別に制御することができる。よって、期間ｔ２において、トランジスタ９８のソース及びドレインの他方の電位を、トランジスタ９８のゲートの電位に、しきい値電圧Ｖｔｈを加算した電位よりも高い値に設定することができる。そのため、トランジスタ９８がノーマリーオンである場合に、すなわちしきい値電圧Ｖｔｈがマイナスの値を有している場合に、トランジスタ９８において、ソースの電位がゲートの電位Ｖ１よりも高くなるまで、容量素子８２に電荷を蓄積することができる。よって、本発明の一態様に係る表示装置では、トランジスタ９８がノーマリーオンであっても、期間ｔ２においてしきい値電圧を取得することができ、期間ｔ３において、しきい値電圧Ｖｔｈを加味した値になるよう、トランジスタ９８のゲート電圧を設定することができる。
【０２０５】
したがって、本発明の一態様に係る表示装置では、トランジスタ９８がノーマリーオンとなっても、表示ムラを低減でき、高い画質の表示を行うことができる。
【０２０６】
なお、トランジスタ９８の特性だけでなく、発光素子５６の特性もモニターしてもよい。このとき、画像信号Ｓｉｇの電位Ｖｄａｔａの制御することなどにより、トランジスタ９８には、電流が流れないようにしておくことが好ましい。これにより、発光素子５６の電流を取り出すことが出来る。その結果、発光素子５６の電流特性の劣化やばらつきの状態を取得することが出来る。
【０２０７】
なお、本発明の一態様に係る表示装置は、図９、図１０（Ａ）、図１１（Ａ）、図１２（Ａ）、及び図１３（Ａ）に示す画素回路に限定されない。例えば、図９、図１０（Ａ）、図１１（Ａ）、図１２（Ａ）、及び図１３（Ａ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論理回路などを、さらに追加してもよい。
【０２０８】
ここで、本発明の一態様の半導体装置が有する、トランジスタ、容量素子、抵抗素子、発光素子等について、図１４を用いて説明する。
【０２０９】
図１４は、半導体装置の一態様を説明する断面図である。なお、図１４（Ａ）は、半導体装置が有する画素部の一例を示す断面図であり、図１４（Ｂ）は、半導体装置が有するモニター回路の一例を示す断面図である。
【０２１０】
図１４（Ａ）に示す半導体装置は、基板７０２上のトランジスタ７７０と、トランジスタ７７０と同一表面上に形成された容量素子７７２と、トランジスタ７７０及び容量素子７７２の上方に形成された発光素子７７４と、を有する。また、基板７０２と対向する位置に、基板７６０が設けられる。基板７６０には、遮光膜７６２、赤色の光を透過するカラーフィルタ７６４Ｒ、緑色の光を透過するカラーフィルタ７６４Ｇ等が設けられる。
【０２１１】
また、トランジスタ７７０、及び容量素子７７２上には、絶縁膜７４２及び絶縁膜７４４が設けられる。絶縁膜７４２、７４４は、トランジスタ７７０、容量素子７７２等に起因した凹凸を平坦化する機能を有する。また、絶縁膜７４２には、トランジスタ７７０のソースまたはドレインの一方として機能する導電膜に達する開口部が設けられ、当該開口部に接続用の導電膜７５２が設けられる。また、絶縁膜７４４には、導電膜７５２に達する開口部が設けられ、当該開口部に発光素子７７４の陽極として機能する導電膜７５４が設けられる。なお、導電膜７５４は、隣接する画素でそれぞれ島状に分離されている。
【０２１２】
また、導電膜７５４の端部を覆うように隔壁７４６が設けられ、隔壁７４６上には、スペーサ７４８が設けられる。スペーサ７４８は、発光素子７７４と対向する基板７６０との間の距離を調整する機能と、発光素子７７４から射出される光が隣接する画素で混じらないようにする機能と、を有する。
【０２１３】
また、発光素子７７４は、陽極として機能する導電膜７５４と、導電膜７５４上のＥＬ層７５６と、ＥＬ層７５６上の陰極として機能する導電膜７５８と、を有する。
【０２１４】
図１４（Ａ）に示す半導体装置の構成においては、発光素子７７４から射出される光は、基板７６０、及びカラーフィルタ７６４Ｒ、７６４Ｇを介して外部に取り出される。従って、導電膜７５４としては、可視光を反射できる機能を有し、導電膜７５８は、可視光を透過できる機能を有する。なお、導電膜７５４と導電膜７５８との間で光の共振効果を利用した微小光共振器（マイクロキャビティ）構造を形成してもよい。
【０２１５】
また、容量素子７７２の一対の電極の一方は、トランジスタ７７０のゲート電極と同一表面上に形成された導電膜８０４であり、容量素子７７２の一対の電極の他方は、トランジスタ７７０のソース電極及びドレイン電極と同一表面上に形成された導電膜８１２である。また、導電膜８０４と導電膜８１２との間には、トランジスタ７７０のゲート絶縁膜として機能する絶縁膜と同一表面上に形成された絶縁膜８０６、８０７が挟持されている。絶縁膜８０６、８０７は、容量素子７７２の誘電体層としての機能を有する。
【０２１６】
また、導電膜８１２上には、トランジスタ７７０の保護絶縁膜として機能する絶縁膜８１８が形成され、絶縁膜８１８上には、トランジスタ７７０のバックゲート電極として機能する導電膜と同一表面上に形成された導電膜８２０が形成されている。導電膜８１２と、導電膜８２０との間の絶縁膜８１８を誘電体層として用いることで、容量素子７７２の面積を増加させずに静電容量を増加させることが可能となる。
【０２１７】
また、図１４（Ｂ）に示す半導体装置は、基板７０２上のトランジスタ７７０と、トランジスタ７７０と同一表面上に形成された抵抗素子７７３と、トランジスタ７７０及び抵抗素子７７３の上方に形成された発光素子７７４と、を有する。また、基板７０２と対向する位置に、基板７６０が設けられる。基板７６０には、遮光膜７６２、赤色の光を透過するカラーフィルタ７６４Ｒ、緑色の光を透過するカラーフィルタ７６４Ｇ等が設けられる。
【０２１８】
抵抗素子７７３は、トランジスタ７７０のゲート電極と同一表面上に形成された導電膜８０４ａ、８０４ｂと、トランジスタ７７０の活性層として機能する酸化物半導体膜と同一表面上に形成された酸化物導電膜８０９と、トランジスタ７７０のソース電極及びドレイン電極と同一表面上に形成された導電膜８１２ａ、８１２ｂと、トランジスタ７７０の保護絶縁膜として機能する絶縁膜８１８と、を有する。
【０２１９】
なお、抵抗素子７７３上には、絶縁膜７４２、７４４等が設けられていてもよい。また、導電膜８１２ａ、８１２ｂ上には、接続配線として機能する導電膜７５２ａ、７５２ｂが設けられている。例えば、導電膜７５２ａ、７５２ｂを用いて、抵抗素子７７３と、発光素子７７４の陰極として機能する導電膜７５８と、を電気的に接続させればよい。
【０２２０】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０２２１】
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置が有する、トランジスタの構造について、図１５乃至図２１を参照して説明する。
【０２２２】
＜トランジスタの構成例１＞
図１５（Ａ）は、本発明の一態様の半導体装置が有する、トランジスタ１００の上面図であり、図１５（Ｂ）は、図１５（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１５（Ｃ）は、図１５（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
【０２２３】
トランジスタ１００は、基板１０２上のゲート電極として機能する導電膜１０４と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８に電気的に接続されるソース電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるドレイン電極として機能する導電膜１１２ｂと、を有する。また、トランジスタ１００上、より詳しくは、導電膜１１２ａ、１１２ｂ及び酸化物半導体膜１０８上には絶縁膜１１４、１１６、及び絶縁膜１１８が設けられる。絶縁膜１１４、１１６、１１８は、トランジスタ１００の保護絶縁膜としての機能を有する。
【０２２４】
酸化物半導体膜１０８に水素、水分等の不純物が混入すると、酸化物半導体膜１０８中に形成されうる酸素欠損と結合し、キャリアである電子が生じる。上述の不純物起因のキャリアが生じると、トランジスタ１００がノーマリーオン特性になりやすい。したがって、酸化物半導体膜１０８中の水素、水分等の不純物を減らすこと、及び酸化物半導体膜１０８中の酸素欠損を減らすことが安定したトランジスタ特性を得る上でも重要となる。そこで、トランジスタ１００においては、絶縁膜１１４、１１６から酸化物半導体膜１０８中に酸素を供給する。
【０２２５】
従って、絶縁膜１１４、１１６は、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有する。別言すると、絶縁膜１１４、１１６は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１１４、１１６に酸素過剰領域を設けるには、例えば、成膜後の絶縁膜１１４、１１６に酸素を添加して、酸素過剰領域を形成する。酸素の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。なお、該プラズマ処理としては、酸素ガスを高周波電力によってプラズマ化させる装置（プラズマエッチング装置またはプラズマアッシング装置ともいう）を用いると好適である。
【０２２６】
また、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ））を用いて絶縁膜を測定することで、酸素の放出量を測定することができる。例えば、絶縁膜１１４、１１６を昇温脱離ガス分析法において測定した場合、酸素分子の放出量が８．０×１０１４個／ｃｍ２以上、好ましくは１．０×１０１５個／ｃｍ２以上、さらに好ましくは１．５×１０１５個／ｃｍ２以上である。なお、昇温脱離ガス分析法における膜の表面温度は、１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下である。
【０２２７】
また、本発明の一態様においては、絶縁膜１１４、１１６に酸素過剰領域を形成するため、絶縁膜１１６上に酸素の放出を抑制できる機能を有する保護膜（単に保護膜という場合もある）を形成し、該保護膜を通過させて、絶縁膜１１４、１１６に酸素を導入する。
【０２２８】
酸素の放出を抑制できる機能を有する保護膜としては、例えば、インジウム（Ｉｎ）と、亜鉛（Ｚｎ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）、またはシリコン（Ｓｉ）の中から選ばれた一種を含む材料を用いることができる。とくに、保護膜としては、インジウムを含む導電膜、またはインジウムを含む半導体膜が好ましい。また、上記保護膜は、酸素の導入後に除去してもよい。インジウムを含む導電膜としては、タングステンを含むインジウム酸化物、タングステンを含むインジウム亜鉛酸化物、チタンを含むインジウム酸化物、チタンを含むインジウム錫酸化物、インジウム錫酸化物（Ｉｎ−Ｓｎ酸化物：ＩＴＯともいう）、インジウム亜鉛酸化物、シリコンを含むインジウム錫酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物：ＩＴＳＯともいう）などの透光性を有する導電性材料が挙げられる。上述した中でも、酸素の放出を抑制できる機能を有する保護膜として、特にＩＴＳＯを用いると、凹凸等を有する絶縁膜上にも被覆性がよく形成できるため好適である。
【０２２９】
次に、図１５に示すトランジスタ１００の構成について、より詳細に説明する。
【０２３０】
（基板）
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
【０２３１】
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐熱性の劣る基板や可撓性の基板にも転載できる。
【０２３２】
（導電膜）
ゲート電極として機能する導電膜１０４、及びソース電極及びドレイン電極として機能する導電膜１１２ａ、１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
【０２３３】
また、導電膜１０４、１１２ａ、１１２ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【０２３４】
また、導電膜１０４、１１２ａ、１１２ｂには、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。
【０２３５】
また、導電膜１０４、１１２ａ、１１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
【０２３６】
（ゲート絶縁膜）
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１０６、１０７としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁膜１０６、１０７の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。
【０２３７】
なお、トランジスタ１００の酸化物半導体膜１０８と接する絶縁膜１０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１０７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０７に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１０７を形成すればよい。または、成膜後の絶縁膜１０７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
【０２３８】
また、絶縁膜１０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて絶縁膜１０７の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
【０２３９】
なお、本実施の形態では、絶縁膜１０６として窒化シリコン膜を形成し、絶縁膜１０７として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ１００のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ１００の静電破壊を抑制することができる。
【０２４０】
（酸化物半導体膜）
酸化物半導体膜１０８は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）と、を有する。代表的には、酸化物半導体膜１０８は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。特に酸化物半導体膜１０８としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。
【０２４１】
酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。
【０２４２】
例えば、Ｉｎ−Ｍ−Ｚｎ酸化物として、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のスパッタリングターゲットを用いて、酸化物半導体膜１０８を形成する場合、トランジスタの電界効果移動度を高められるため好適である。トランジスタの電界効果移動度を高めることで、例えば、４ｋ×２ｋ（水平方向画素数＝３８４０画素、垂直方向画素数＝２１６０画素）または８ｋ×４ｋ（水平方向画素数＝７６８０画素、垂直方向画素数＝４３２０画素）に代表される高精細な表示装置の画素回路または駆動回路のトランジスタとして好適に用いることができる。
【０２４３】
また、成膜される酸化物半導体膜１０８の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜１０８の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。また、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２を用いる場合、成膜される酸化物半導体膜１０８の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１近傍となる場合がある。
【０２４４】
なお、酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、Ｚｎ及びＯを除いてのＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
【０２４５】
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。
【０２４６】
また、酸化物半導体膜１０８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【０２４７】
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜１０８のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０２４８】
なお、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅Ｗが１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
【０２４９】
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
【０２５０】
酸化物半導体膜１０８に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
【０２５１】
酸化物半導体膜１０８において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１０８において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１０８におけるシリコンや炭素の濃度と、酸化物半導体膜１０８との界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２５２】
また、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１０８のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
【０２５３】
また、酸化物半導体膜１０８に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
【０２５４】
また、酸化物半導体膜１０８に用いることのできる酸化物半導体の詳細については、実施の形態４で詳細に説明する。
【０２５５】
（保護絶縁膜）
絶縁膜１１４、１１６、１１８は、保護絶縁膜としての機能を有する。絶縁膜１１４、１１６は酸素を有し、絶縁膜１１８は窒素を有する。また、絶縁膜１１４は、酸素を透過することのできる絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成する際の、酸化物半導体膜１０８へのダメージ緩和膜としても機能する。
【０２５６】
絶縁膜１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコンまたは酸化窒化シリコンを用いることができる。
【０２５７】
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ（Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素の透過量が減少してしまうためである。
【０２５８】
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１４の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が入ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁膜１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から脱離する酸素を、絶縁膜１１４を通過させて酸化物半導体膜１０８に移動させることができる。
【０２５９】
また、絶縁膜１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
【０２６０】
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
【０２６１】
窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、酸化物半導体膜１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４及び酸化物半導体膜１０８の界面近傍に拡散すると、当該準位が絶縁膜１１４側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物半導体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
【０２６２】
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４に含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応するため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及び酸化物半導体膜１０８の界面近傍において、電子がトラップされにくい。
【０２６３】
絶縁膜１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
【０２６４】
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上基板歪み点未満の加熱処理により、絶縁膜１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
【０２６５】
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
【０２６６】
また、上記酸化物絶縁膜は、ＳＩＭＳ分析で測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
【０２６７】
基板温度が２２０℃以上、または２８０℃以上、または３５０℃以上であり、シラン及び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
【０２６８】
絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素分子に換算して、酸素の放出量が８．０×１０１４ａｔｏｍｓ／ｃｍ２以上、好ましくは１．０×１０１５ａｔｏｍｓ／ｃｍ２以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度は、１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下である。
【０２６９】
絶縁膜１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコンまたは酸化窒化シリコンを用いることができる。
【０２７０】
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導体膜１０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
【０２７１】
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、これに限定されず、例えば、絶縁膜１１４または絶縁膜１１６のいずれか一方の単層構造としてもよい。
【０２７２】
絶縁膜１１８は、窒素を有する。また、絶縁膜１１８は、窒素と、シリコンとを有する。また、絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１１８を設けることで、酸化物半導体膜１０８からの酸素の外部への拡散と、絶縁膜１１４、１１６に含まれる酸素の外部への拡散と、外部から酸化物半導体膜１０８への水素、水等の入り込みを防ぐことができる。絶縁膜１１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０２７３】
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜の形成方法としては、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザ堆積（ＰＬＤ）法などが挙げられる。また、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜の形成方法としては、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法としてもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。また、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜の形成方法としては、塗布法や印刷法でもよい。
【０２７４】
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
【０２７５】
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
【０２７６】
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
【０２７７】
ＡＬＤ法、またはＭＯＣＶＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
【０２７８】
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
【０２７９】
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
【０２８０】
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
【０２８１】
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスとを用いて初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
【０２８２】
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスとを用いてＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスの代わりに、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスの代わりに、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
【０２８３】
＜トランジスタの構成例２＞
次に、図１５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図１６（Ａ）（Ｂ）（Ｃ）を用いて説明する。
【０２８４】
図１６（Ａ）は、本発明の一態様の半導体装置が有する、トランジスタ１５０の上面図であり、図１６（Ｂ）は、図１６（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１６（Ｃ）は、図１６（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
【０２８５】
トランジスタ１５０は、基板１０２上のゲート電極として機能する導電膜１０４と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１４と、絶縁膜１１４上の絶縁膜１１６と、絶縁膜１１４及び絶縁膜１１６に設けられる開口部１４１ａを介して酸化物半導体膜１０８に電気的に接続されるソース電極として機能する導電膜１１２ａと、絶縁膜１１４及び絶縁膜１１６に設けられる開口部１４１ｂを介して酸化物半導体膜１０８に電気的に接続されるドレイン電極として機能する導電膜１１２ｂと、を有する。また、トランジスタ１５０上、より詳しくは、導電膜１１２ａ、１１２ｂ、及び絶縁膜１１６上には絶縁膜１１８が設けられる。絶縁膜１１４及び絶縁膜１１６は、酸化物半導体膜１０８の保護絶縁膜としての機能を有する。絶縁膜１１８は、トランジスタ１５０の保護絶縁膜としての機能を有する。
【０２８６】
先に示すトランジスタ１００においては、チャネルエッチ型の構造であったのに対し、図１６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０は、チャネル保護型の構造である。このように、本発明の一態様の半導体装置は、チャネルエッチ型及びチャネル保護型の双方のトランジスタ構造に適用することができる。
【０２８７】
＜トランジスタの構成例３＞
次に、図１６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０と異なる構成例について、図１７（Ａ）（Ｂ）（Ｃ）を用いて説明する。
【０２８８】
図１７（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１６０の上面図であり、図１７（Ｂ）は、図１７（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１７（Ｃ）は、図１７（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
【０２８９】
トランジスタ１６０は、基板１０２上のゲート電極として機能する導電膜１０４と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１４と、絶縁膜１１４上の絶縁膜１１６と、酸化物半導体膜１０８に電気的に接続されるソース電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるドレイン電極として機能する導電膜１１２ｂと、を有する。また、トランジスタ１６０上、より詳しくは、導電膜１１２ａ、１１２ｂ、及び絶縁膜１１６上には絶縁膜１１８が設けられる。絶縁膜１１４及び絶縁膜１１６は、酸化物半導体膜１０８の保護絶縁膜としての機能を有する。絶縁膜１１８は、トランジスタ１６０の保護絶縁膜としての機能を有する。
【０２９０】
トランジスタ１６０は、図１６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０と絶縁膜１１４、１１６の形状が相違する。具体的には、トランジスタ１６０の絶縁膜１１４、１１６は、酸化物半導体膜１０８のチャネル領域上に島状に設けられる。その他の構成は、トランジスタ１５０と同様であり、同様の効果を奏する。
【０２９１】
＜トランジスタの構成例４＞
次に、図１５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図１８（Ａ）（Ｂ）（Ｃ）を用いて説明する。
【０２９２】
図１８（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１７０の上面図であり、図１８（Ｂ）は、図１８（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１８（Ｃ）は、図１８（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
【０２９３】
トランジスタ１７０は、基板１０２上の第１のゲート電極として機能する導電膜１０４と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８に電気的に接続されるソース電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるドレイン電極として機能する導電膜１１２ｂと、酸化物半導体膜１０８及び導電膜１１２ａ、１１２ｂ上の絶縁膜１１４と、絶縁膜１１４上の絶縁膜１１６と、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１８上の導電膜１２０ａ、１２０ｂと、を有する。
【０２９４】
また、絶縁膜１０６、１０７は、トランジスタ１７０の第１のゲート絶縁膜としての機能を有する。また、絶縁膜１１４、１１６、１１８は、トランジスタ１７０の第２のゲート絶縁膜としての機能を有する。また、導電膜１２０ａは、例えば、表示装置に用いる画素電極としての機能を有する。また、導電膜１２０ａは、絶縁膜１１４、１１６、１１８に設けられる開口部１４２ｃを介して、導電膜１１２ｂと接続される。また、導電膜１２０ｂは、第２のゲート電極（バックゲート電極ともいう）として機能する。
【０２９５】
また、図１８（Ｃ）に示すように導電膜１２０ｂは、絶縁膜１０６、１０７、１１４、１１６、１１８に設けられる開口部１４２ａ、１４２ｂにおいて、第１のゲート電極として機能する導電膜１０４に接続される。よって、導電膜１２０ｂと導電膜１０４とは、同じ電位が与えられる。
【０２９６】
なお、本実施の形態においては、開口部１４２ａ、１４２ｂを設け、導電膜１２０ｂと導電膜１０４を接続する構成について例示したが、これに限定されない。例えば、開口部１４２ａまたは開口部１４２ｂのいずれか一方の開口部のみを形成し、導電膜１２０ｂと導電膜１０４を接続する構成、または開口部１４２ａ及び開口部１４２ｂを設けずに、導電膜１２０ｂと導電膜１０４を接続しない構成としてもよい。なお、導電膜１２０ｂと導電膜１０４を接続しない構成の場合、導電膜１２０ｂと導電膜１０４には、それぞれ異なる電位を与えることができる。
【０２９７】
また、図１８（Ｂ）に示すように、酸化物半導体膜１０８は、第１のゲート電極として機能する導電膜１０４と、第２のゲート電極として機能する導電膜１２０ｂのそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。第２のゲート電極として機能する導電膜１２０ｂのチャネル長方向の長さ及びチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル長方向の長さ及びチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜１０８の全体は、絶縁膜１１４、１１６、１１８を介して導電膜１２０ｂに覆われている。また、第２のゲート電極として機能する導電膜１２０ｂと第１のゲート電極として機能する導電膜１０４とは、絶縁膜１０６、１０７、１１４、１１６、１１８に設けられる開口部１４２ａ、１４２ｂにおいて接続されるため、酸化物半導体膜１０８のチャネル幅方向の側面は、絶縁膜１１４、１１６、１１８を介して第２のゲート電極として機能する導電膜１２０ｂと対向している。
【０２９８】
別言すると、トランジスタ１７０のチャネル幅方向において、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する導電膜１２０ｂは、ゲート絶縁膜として機能する絶縁膜１０６、１０７及び第２のゲート絶縁膜として機能する絶縁膜１１４、１１６、１１８に設けられる開口部において接続すると共に、ゲート絶縁膜として機能する絶縁膜１０６、１０７及び第２のゲート絶縁膜として機能する絶縁膜１１４、１１６、１１８を介して酸化物半導体膜１０８を囲む構成である。
【０２９９】
このような構成を有することで、トランジスタ１７０に含まれる酸化物半導体膜１０８を、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する導電膜１２０ｂの電界によって電気的に囲むことができる。トランジスタ１７０のように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
【０３００】
トランジスタ１７０は、ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極として機能する導電膜１０４によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８に印加することができるため、トランジスタ１７０の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１７０を微細化することが可能となる。また、トランジスタ１７０は、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する導電膜１２０ｂによって囲まれた構造を有するため、トランジスタ１７０の機械的強度を高めることができる。
【０３０１】
＜トランジスタの構成例５＞
次に、図１５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図１９（Ａ）（Ｂ）（Ｃ）を用いて説明する。
【０３０２】
図１９（Ａ）は、本発明の一態様の半導体装置である、トランジスタ１８０の上面図であり、図１９（Ｂ）は、図１９（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１９（Ｃ）は、図１９（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
【０３０３】
トランジスタ１８０は、基板１０２上に形成された絶縁膜１３１と、絶縁膜１３１上の絶縁膜１３２と、絶縁膜１３２上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１０７と、絶縁膜１０７上の絶縁膜１０６と、絶縁膜１０６、１０７を介して酸化物半導体膜１０８と重なる導電膜１０４と、酸化物半導体膜１０８、絶縁膜１３２、及び導電膜１０４を覆う絶縁膜１３３と、絶縁膜１３３上の絶縁膜１１６と、絶縁膜１３３及び絶縁膜１１６に設けられる開口部１４０ａを介して、酸化物半導体膜１０８に接続される導電膜１１２ａと、絶縁膜１３３及び絶縁膜１１６に設けられる開口部１４０ｂを介して、酸化物半導体膜１０８に接続される導電膜１１２ｂと、を有する。なお、トランジスタ１８０上には、絶縁膜１１６、導電膜１０４、導電膜１１２ａ、及び導電膜１１２ｂ、を覆う絶縁膜１１８を設けてもよい。
【０３０４】
トランジスタ１８０において、導電膜１０４は、ゲート電極（トップゲート電極ともいう）としての機能を有し、導電膜１１２ａは、ソース電極及びドレイン電極の一方の電極としての機能を有し、導電膜１１２ｂは、ソース電極及びドレイン電極の他方の電極としての機能を有する。また、トランジスタ１８０において、絶縁膜１３１、１３２は、酸化物半導体膜１０８の下地膜としての機能を有し、絶縁膜１０７、１０６は、ゲート絶縁膜としての機能を有する。また、図１９（Ａ）（Ｂ）（Ｃ）に示すように、トランジスタ１８０は、トップゲート型のシングルゲートのトランジスタである。このように、本発明の一態様の半導体装置には、ボトムゲート型、デュアルゲート型、トップゲート型等の様々な構造のトランジスタを適用することができる。
【０３０５】
＜トランジスタの構成例６＞
次に、図１５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図２０（Ａ）（Ｂ）（Ｃ）（Ｄ）を用いて説明する。
【０３０６】
図２０（Ａ）（Ｂ）（Ｃ）（Ｄ）は、図１５（Ｂ）（Ｃ）に示すトランジスタ１００の変形例の断面図である。
【０３０７】
図２０（Ａ）（Ｂ）に示すトランジスタ１００Ａは、図１５（Ｂ）（Ｃ）に示すトランジスタ１００が有する酸化物半導体膜１０８を３層の積層構造としている。より具体的には、トランジスタ１００Ａが有する酸化物半導体膜１０８は、酸化物半導体膜１０８ａと、酸化物半導体膜１０８ｂと、酸化物半導体膜１０８ｃと、を有する。
【０３０８】
図２０（Ｃ）（Ｄ）に示すトランジスタ１００Ｂは、図１５（Ｂ）（Ｃ）に示すトランジスタ１００が有する酸化物半導体膜１０８を２層の積層構造としている。より具体的には、トランジスタ１００Ｂが有する酸化物半導体膜１０８は、酸化物半導体膜１０８ｂと、酸化物半導体膜１０８ｃと、を有する。
【０３０９】
ここで、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び酸化物半導体膜１０８ｂ、１０８ｃに接する絶縁膜のバンド構造について、図２１を用いて説明する。
【０３１０】
図２１（Ａ）は、絶縁膜１０７、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び絶縁膜１１４を有する積層構造の膜厚方向のバンド構造の一例である。また、図２１（Ｂ）は、絶縁膜１０７、酸化物半導体膜１０８ｂ、１０８ｃ、及び絶縁膜１１４を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜１０７、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び絶縁膜１１４の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
【０３１１】
また、図２１（Ａ）は、絶縁膜１０７、１１４として酸化シリコン膜を用い、酸化物半導体膜１０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
【０３１２】
また、図２１（Ｂ）は、絶縁膜１０７、１１４として酸化シリコン膜を用い、酸化物半導体膜１０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される金属酸化膜を用いる構成のバンド図である。
【０３１３】
図２１（Ａ）（Ｂ）に示すように、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜１０８ａと酸化物半導体膜１０８ｂとの界面、または酸化物半導体膜１０８ｂと酸化物半導体膜１０８ｃとの界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
【０３１４】
酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃに連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層すればよい。
【０３１５】
図２１（Ａ）（Ｂ）に示す構成とすることで酸化物半導体膜１０８ｂがウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１０８ｂに形成されることがわかる。
【０３１６】
なお、酸化物半導体膜１０８ａ、１０８ｃを形成しない場合に酸化物半導体膜１０８ｂに形成されうるトラップ準位は、上記積層構造とすることで、酸化物半導体膜１０８ａ、１０８ｃに形成される。したがって、酸化物半導体膜１０８ｂからトラップ準位を離すことができる。
【０３１７】
また、トラップ準位がチャネル領域として機能する酸化物半導体膜１０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が酸化物半導体膜１０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位となるような構成すると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
【０３１８】
また、図２１（Ａ）（Ｂ）において、酸化物半導体膜１０８ａ、１０８ｃは、酸化物半導体膜１０８ｂよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜１０８ｂの伝導帯下端のエネルギー準位と、酸化物半導体膜１０８ａ、１０８ｃの伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体膜１０８ａ、１０８ｃの電子親和力と、酸化物半導体膜１０８ｂの電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
【０３１９】
このような構成を有することで、酸化物半導体膜１０８ｂが電流の主な経路となり、チャネル領域として機能する。また、酸化物半導体膜１０８ａ、１０８ｃは、チャネル領域が形成される酸化物半導体膜１０８ｂを構成する金属元素の一種以上から構成される酸化物半導体膜であるため、酸化物半導体膜１０８ａと酸化物半導体膜１０８ｂとの界面、または酸化物半導体膜１０８ｂと酸化物半導体膜１０８ｃとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
【０３２０】
また、酸化物半導体膜１０８ａ、１０８ｃは、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。または、酸化物半導体膜１０８ａ、１０８ｃには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜１０８ｂよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜１０８ｂの伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜１０８ａ、１０８ｃの伝導帯下端のエネルギー準位が、酸化物半導体膜１０８ｂの伝導帯下端のエネルギー準位よりも０．２ｅＶ以上真空準位に近い材料、好ましくは０．５ｅＶ以上真空準位に近い材料を適用することが好ましい。
【０３２１】
また、酸化物半導体膜１０８ａ、１０８ｃは、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜１０８ａ、１０８ｃの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１１２ａ、１１２ｂの構成元素が酸化物半導体膜１０８ｂへ拡散してしまう場合がある。なお、酸化物半導体膜１０８ａ、１０８ｃが後述するＣＡＡＣ−ＯＳである場合、導電膜１１２ａ、１１２ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
【０３２２】
酸化物半導体膜１０８ａ、１０８ｃの膜厚は、導電膜１１２ａ、１１２ｂの構成元素が酸化物半導体膜１０８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁膜１１４から酸化物半導体膜１０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば、酸化物半導体膜１０８ａ、１０８ｃの膜厚が１０ｎｍ以上であると、導電膜１１２ａ、１１２ｂの構成元素が酸化物半導体膜１０８ｂへ拡散するのを抑制することができる。また、酸化物半導体膜１０８ａ、１０８ｃの膜厚を１００ｎｍ以下とすると、絶縁膜１１４、１１６から酸化物半導体膜１０８ｂへ効果的に酸素を供給することができる。
【０３２３】
酸化物半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＭとしてＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆをＩｎより高い原子数比で有することで、酸化物半導体膜１０８ａ、１０８ｃのエネルギーギャップを大きく、電子親和力を小さくしうる。よって、酸化物半導体膜１０８ｂとの電子親和力の差を元素Ｍの組成によって制御することが可能となる場合がある。また、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆは、酸素との結合力が強い金属元素であるため、これらの元素をＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。
【０３２４】
また、酸化物半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、酸化物半導体膜１０８ａ、１０８ｃとして、酸化ガリウム膜を用いてもよい。
【０３２５】
また、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜１０８ｂと比較して、酸化物半導体膜１０８ａ、１０８ｃに含まれるＭの原子数比が大きく、代表的には、酸化物半導体膜１０８ｂに含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
【０３２６】
また、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜１０８ｂをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１０８ａ、１０８ｃをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ２／ｘ２がｙ１／ｘ１よりも大きく、好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも１．５倍以上である。より好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも２倍以上大きく、さらに好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも３倍以上または４倍以上大きい。このとき、酸化物半導体膜１０８ｂにおいて、ｙ１がｘ１以上であると、酸化物半導体膜１０８ｂを用いるトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、酸化物半導体膜１０８ｂを用いるトランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
【０３２７】
酸化物半導体膜１０８ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜１０８ｂを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜１０８ｂとして後述のＣＡＡＣ−ＯＳが形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
【０３２８】
また、酸化物半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜１０８ａ、１０８ｃを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。また、インジウムに対するＭの原子数比率を大きくすることで、酸化物半導体膜１０８ａ、１０８ｃのエネルギーギャップを大きく、電子親和力を小さくすることが可能であるため、ｙ２／ｘ２を３以上、または４以上とすることが好ましい。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：５、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：２、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：５等がある。
【０３２９】
また、酸化物半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ酸化物の場合、Ｍとして２価の金属原子（例えば、亜鉛など）を含まない構成とすることで、スピネル型の結晶構造を含有しない酸化物半導体膜１０８ａ、１０８ｃを形成することができる。また、酸化物半導体膜１０８ａ、１０８ｃとしては、例えば、Ｉｎ−Ｇａ酸化物膜を用いることができる。該Ｉｎ−Ｇａ酸化物膜としては、例えば、Ｉｎ−Ｇａ金属酸化物ターゲット（Ｉｎ：Ｇａ＝７：９３）を用いて、スパッタリング法により形成することができる。また、酸化物半導体膜１０８ａ、１０８ｃを、ＤＣ放電を用いたスパッタリング法で成膜するためには、Ｉｎ：Ｍ＝ｘ：ｙ［原子数比］としたときに、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０．９５以下、例えば０．９３とするとよい。
【０３３０】
なお、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
【０３３１】
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせることが可能である。
【０３３２】
＜半導体装置の作製方法１＞
次に、トランジスタ１００の作製方法について、図２２及び図２３を用いて説明する。なお、図２２及び図２３は、半導体装置の作製方法を説明する断面図である。
【０３３３】
（ゲート電極を形成する工程）
まず、基板１０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工程を行い加工して、ゲート電極として機能する導電膜１０４を形成する（図２２（Ａ）参照）。
【０３３４】
本実施の形態では、基板１０２としてガラス基板を用い、ゲート電極として機能する導電膜１０４として厚さ１００ｎｍのタングステン膜をスパッタリング法で形成する。
【０３３５】
（ゲート絶縁膜を形成する工程）
次に、導電膜１０４上にゲート絶縁膜として機能する絶縁膜１０６、１０７を形成する（図２２（Ｂ）参照）。
【０３３６】
本実施の形態では、ＰＥＣＶＤ法により、絶縁膜１０６として厚さ４００ｎｍの窒化シリコン膜を形成し、絶縁膜１０７として厚さ５０ｎｍの酸化窒化シリコン膜を形成する。
【０３３７】
なお、絶縁膜１０６は、窒化シリコン膜の積層構造とする。具体的には、絶縁膜１０６を、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化シリコン膜との３層積層構造とすることができる。該３層積層構造の一例としては、以下のように形成することができる。
【０３３８】
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ−ＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
【０３３９】
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
【０３４０】
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
【０３４１】
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃とすることができる。
【０３４２】
絶縁膜１０６を、窒化シリコン膜の３層の積層構造とすることで、例えば、導電膜１０４に銅（Ｃｕ）を含む導電膜を用いる場合において、以下の効果を奏する。
【０３４３】
第１の窒化シリコン膜は、導電膜１０４からの銅（Ｃｕ）元素の拡散を抑制することができる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリコン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散を抑制することができる。
【０３４４】
絶縁膜１０７としては、後に形成される酸化物半導体膜１０８との界面特性を向上させるため、酸素を含む絶縁膜で形成されると好ましい。
【０３４５】
（酸化物半導体膜を形成する工程）
次に、絶縁膜１０７上に酸化物半導体膜１０８を形成する（図２２（Ｃ）参照）。
【０３４６】
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２（原子数比））を用いて、スパッタリング法により酸化物半導体膜を成膜し、該酸化物半導体膜上にリソグラフィ工程によりマスクを形成し、該酸化物半導体膜を所望の領域に加工することで島状の酸化物半導体膜１０８を形成する。
【０３４７】
酸化物半導体膜１０８の形成後、１５０℃以上基板の歪み点未満、好ましくは２００℃以上４５０℃以下、さらに好ましくは３００℃以上４５０℃以下の加熱処理を行ってもよい。ここでの加熱処理は、酸化物半導体膜の高純度化処理の一つであり、酸化物半導体膜１０８に含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的とした加熱処理は、酸化物半導体膜１０８を島状に加工する前に行ってもよい。
【０３４８】
酸化物半導体膜１０８への加熱処理は、ガスベーク炉、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのため、加熱時間を短縮することが可能となる。
【０３４９】
なお、酸化物半導体膜１０８への加熱処理は、窒素ガス、酸素ガス、超乾燥空気（Ｃｌｅａｎ  Ｄｒｙ  Ａｉｒ：ＣＤＡともいう。ＣＤＡとは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気である。）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素ガス、酸素ガス、ＣＤＡ、または希ガスに水素、水等が含まれないことが好ましい。
【０３５０】
例えば、上記窒素ガス、酸素ガス、またはＣＤＡの純度を高めると好ましい。具体的には、窒素ガス、酸素ガス、またはＣＤＡの純度を、６Ｎ（９９．９９９９％）または７Ｎ（９９．９９９９９％）とすればよい。また、窒素ガス、酸素ガス、またはＣＤＡの露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体膜１０８に水分等が取り込まれることを可能な限り防ぐことができる。
【０３５１】
また、酸化物半導体膜１０８を窒素または希ガス雰囲気で加熱処理した後、酸素またはＣＤＡ雰囲気で加熱してもよい。この結果、酸化物半導体膜１０８中に含まれる水素、水等を脱離させると共に、酸化物半導体膜１０８中に酸素を供給することができる。この結果、酸化物半導体膜１０８中に含まれる酸素欠損量を低減することができる。
【０３５２】
ここで、酸化物半導体膜１０８への加熱処理を行う際のガスベーク炉の熱プロファイルについて、図２６及び図２７を用いて説明を行う。図２６（Ａ）（Ｂ）及び図２７（Ａ）（Ｂ）は、ガスベーク炉の加熱処理時の熱プロファイルを説明する図である。
【０３５３】
なお、図２６（Ａ）（Ｂ）及び図２７（Ａ）（Ｂ）は、所望の温度（ここでは、４５０℃、以下では、第１の温度とする）にまで昇温させて、所望の温度（ここでは、室温以上１５０℃以下、以下では第２の温度とする）にまで降温させる熱プロファイルである。
【０３５４】
図２６（Ａ）に示すように、酸化物半導体膜１０８へ加熱処理を行う際に、２つのガス種を用い、２つのステップに分けて処理することができる。例えば、１つ目のステップで、ガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、第２の温度にまで１時間かけて降温させる。２つ目のステップで、窒素ガスから窒素と酸素との混合ガスに切り替える。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、第２の温度にまで１時間かけて降温させる。
【０３５５】
または、図２６（Ｂ）に示すように、酸化物半導体膜１０８へ加熱処理を行う際に、２つのガス種を用い、１つのステップで処理することができる。例えば、最初にガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、ガス種を窒素ガスからＣＤＡに切り替える。ガス種を切り替えてから、さらに１時間処理した後に、第２の温度にまで１時間かけて降温させる。
【０３５６】
なお、図２６（Ｂ）に示すようなガスベーク炉の加熱処理時の熱プロファイルとすることで、図２６（Ａ）に示すガスベーク炉の加熱処理時の熱プロファイルよりも処理時間を短縮することができる。したがって、生産性が高められた半導体装置を提供することができる。
【０３５７】
または、図２７（Ａ）に示すように、酸化物半導体膜１０８へ加熱処理を行う際に、２つのガス種を用い、２つのステップで処理することができる。例えば、１つ目のステップで、最初にガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、ガス種を窒素ガスからＣＤＡに切り替える。ガス種を切り替えてから、さらに１時間処理した後に、第２の温度にまで１時間かけて降温させる。２つ目のステップで、ＣＤＡから窒素ガスに切り替える。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、ガス種を窒素ガスからＣＤＡに切り替える。ガス種を切り替えてから、さらに１時間処理した後に、第２の温度にまで１時間かけて降温させる。
【０３５８】
または、図２７（Ｂ）に示すように、酸化物半導体膜１０８へ加熱処理を行う際に、２つのガス種を用い、２つのステップで処理することができる。例えば、１つ目のステップで、最初にガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で２時間処理した後に、第２の温度にまで１時間かけて降温させる。２つ目のステップで、第１の温度にまで昇温させる時間を１時間とし、第１の温度で２時間処理した後に、ガス種を窒素ガスからＣＤＡに切り替える。ガス種を切り替えてから、さらに２時間処理した後に、第２の温度にまで１時間かけて降温させる。
【０３５９】
なお、酸化物半導体膜１０８への加熱処理のガスベーク炉の熱プロファイルとしては、図２６（Ａ）（Ｂ）及び図２７（Ａ）（Ｂ）にように、最初に窒素ガスにより加熱することが好ましい。
【０３６０】
最初に、窒素ガスにより酸化物半導体膜１０８を加熱することで、酸化物半導体膜１０８中の主成分の一つである酸素と、酸化物半導体膜１０８中に存在しうる水素とが反応し、ＯＨ基となる。その後、当該ＯＨ基は、酸化物半導体膜１０８の表面よりＨ２Ｏとして脱離する。すなわち、最初に導入した窒素ガスにより酸化物半導体膜１０８中の水素を捕獲することが可能となる。
【０３６１】
ただし、窒素ガスのみで酸化物半導体膜１０８を加熱することで、酸化物半導体膜１０８から酸素がＨ２Ｏとして脱離するため、酸化物半導体膜１０８中に酸素欠損が形成される場合がある。そこで、図２６（Ａ）（Ｂ）及び図２７（Ａ）（Ｂ）に示すように、窒素ガスと酸素ガスとの混合ガス、またはＣＤＡのいずれか一方のガス種に切り替えることで、ガス中に含まれる酸素が、酸化物半導体膜１０８の酸素欠損を補填することが可能となる。
【０３６２】
なお、図２６（Ａ）（Ｂ）及び図２７（Ａ）（Ｂ）においては、所望の温度で安定したのち、１時間または２時間の処理としたが、これに限定されない。例えば図２６（Ｂ）に示す１つ目のステップの窒素ガスでの処理時間を、１時間以上１０時間以下としてもよい。図２６（Ｂ）に示す１つ目のステップの処理時間を長くすることで、酸化物半導体膜１０８中から、より多くの水素を脱離させることが可能となるため、好適である。
【０３６３】
また、必要に応じて、窒素ガスと酸素ガスとの混合ガス、またはＣＤＡのいずれか一方のガス種でのベーク時間を長く、例えば、１時間以上１０時間以下としてもよい。酸素ガスが含まれる雰囲気での加熱時間を長くすることで、酸化物半導体膜１０８に形成された酸素欠損を好適に補填することが可能となる。
【０３６４】
また、スパッタリング法で酸化物半導体膜を形成する場合、スパッタリングガスには、希ガス（代表的にはアルゴン）、酸素、または希ガス及び酸素の混合ガスが適宜用いられる。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体膜１０８に水分等が取り込まれることを可能な限り防ぐことができる。
【０３６５】
また、スパッタリング法で酸化物半導体膜１０８を形成する場合、スパッタリング装置におけるチャンバーを、酸化物半導体膜１０８にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空排気（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
【０３６６】
（ソース電極及びドレイン電極を形成する工程）
次に、絶縁膜１０７及び酸化物半導体膜１０８上に導電膜を形成し、当該導電膜を所望の形状に加工することで、導電膜１１２ａ、１１２ｂを形成する（図２２（Ｄ）参照）。
【０３６７】
本実施の形態においては、導電膜１１２ａ、１１２ｂとして、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜と、を順に形成する。なお、導電膜１１２ａ、１１２ｂの形成方法としては、スパッタリング法を用いればよい。
【０３６８】
また、導電膜１１２ａ、１１２ｂの形成後に、酸化物半導体膜１０８の表面を洗浄する工程を行ってもよい。酸化物半導体膜１０８の表面を洗浄する方法としては、例えば、リン酸水溶液等を用いればよい。なお、導電膜１１２ａ、１１２ｂを形成する工程、または上記酸化物半導体膜１０８の表面を洗浄する工程において、酸化物半導体膜１０８の表面の一部に凹部が形成される場合がある。
【０３６９】
以上の工程でトランジスタ１００が形成される。
【０３７０】
（酸化物絶縁膜を形成する工程）
次に、トランジスタ１００上に、具体的には酸化物半導体膜１０８、及び導電膜１１２ａ、１１２ｂ上にトランジスタ１００の保護絶縁膜として機能する絶縁膜１１４、１１６を形成する。（図２３（Ａ）参照）。
【０３７１】
なお、絶縁膜１１４を形成した後、大気に曝すことなく、連続的に絶縁膜１１６を形成することが好ましい。絶縁膜１１４を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜１１６を連続的に形成することで、絶縁膜１１４と絶縁膜１１６の界面において大気成分由来の不純物濃度を低減することができるとともに、絶縁膜１１４、１１６に含まれる酸素を酸化物半導体膜１０８に移動させることが可能となり、酸化物半導体膜１０８の酸素欠損量を低減することが可能となる。
【０３７２】
例えば、絶縁膜１１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体の流量に対して酸化性気体の流量を２０倍より大きく１００倍未満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましくは５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁膜１１４が、窒素を含み、且つ欠陥量の少ない絶縁膜となる。
【０３７３】
本実施の形態においては、絶縁膜１１４として、基板１０２を保持する温度を２２０℃とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６ＭＨｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する。
【０３７４】
絶縁膜１１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
【０３７５】
絶縁膜１１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜１１６中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
【０３７６】
なお、絶縁膜１１６の形成工程において、絶縁膜１１４が酸化物半導体膜１０８の保護膜となる。したがって、酸化物半導体膜１０８へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜１１６を形成することができる。
【０３７７】
なお、絶縁膜１１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁膜１１６の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁層を形成することができる。この結果トランジスタの信頼性を高めることができる。
【０３７８】
絶縁膜１１４、１１６を形成した後、加熱処理を行ってもよい。該加熱処理により、絶縁膜１１４、１１６に含まれる窒素酸化物を低減することができる。また、上記加熱処理により、絶縁膜１１４、１１６に含まれる酸素の一部を酸化物半導体膜１０８に移動させ、酸化物半導体膜１０８に含まれる酸素欠損量を低減することができる。
【０３７９】
絶縁膜１１４、１１６への加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。加熱処理は、窒素、酸素、ＣＤＡ、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該加熱処理には、ガスベーク炉、電気炉、ＲＴＡ装置等を用いることができる。
【０３８０】
本実施の形態では、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
【０３８１】
（酸化物絶縁膜中に酸素を添加する工程）
次に、絶縁膜１１６上に酸素の放出を抑制する保護膜１３０を形成する（図２３（Ｂ）参照）。
【０３８２】
保護膜１３０には、インジウムを含む導電膜、またはインジウムを含む半導体膜を用いることが出来る。本実施の形態においては、保護膜１３０として、スパッタリング装置を用いて、膜厚５ｎｍのＩＴＳＯ膜を形成する。なお、保護膜１３０の厚さは、１ｎｍ以上２０ｎｍ以下、または２ｎｍ以上１０ｎｍ以下とすると好適に酸素を透過し、且つ酸素の放出を抑制できるため好ましい。
【０３８３】
次に、保護膜１３０を通過させて絶縁膜１１４、１１６に酸素１４０を添加する（図２３（Ｃ）参照）。
【０３８４】
保護膜１３０を通過させて、絶縁膜１１４、１１６に酸素１４０を添加する方法としては、イオンドーピング法、イオン注入法（Ｉｏｎ  Ｉｍｐｌａｎｔａｔｉｏｎ、Ｐｌａｓｍａ  Ｂａｓｅｄ  Ｉｏｎ  Ｉｍｐｌａｎｔａｔｉｏｎ、Ｐｌａｓｍａ  Ｉｍｍｅｒｓｉｏｎ  Ｉｏｎ  Ｉｍｐｌａｎｔａｔｉｏｎ、Ｐｌａｓｍａ  Ｓｏｕｒｃｅ  Ｉｏｎ  Ｉｍｐｌａｎｔａｔｉｏｎなど）、プラズマ処理法などが挙げられる。また、プラズマ処理法として、マイクロ波を用いて、ハロゲン元素及び酸素を励起し、高密度なプラズマを発生させてもよい。
【０３８５】
また、酸素１４０を添加する際に、基板側にバイアス電圧を印加することで効果的に酸素１４０を絶縁膜１１４、１１６に添加することができる。上記バイアス電圧を印加する条件としては、例えば、アッシング装置を用い、該アッシング装置の基板側に印加するバイアス電圧の電力密度を０．５Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよい。また、酸素１４０を添加する際の基板温度としては、室温以上３００℃以下、好ましくは１００℃以上２５０℃以下とすることで、絶縁膜１１４、１１６に効率よく酸素１４０を添加することができる。
【０３８６】
なお、本実施の形態では、アッシング装置を用い、酸素ガスをアッシング装置内に導入し、基板側にバイアスを印加することで、絶縁膜１１４、１１６中に酸素１４０を添加する。
【０３８７】
絶縁膜１１６上に保護膜１３０を設けて酸素１４０を添加することで、保護膜１３０が絶縁膜１１６から酸素が放出することを抑制する保護膜として機能する。このため、絶縁膜１１４、１１６に多くの酸素を添加することができる。
【０３８８】
次に、保護膜１３０を除去し、絶縁膜１１６上に絶縁膜１１８を形成する（図２３（Ｄ）参照）。
【０３８９】
保護膜１３０の除去としては、薬液、またはエッチングガスを用いて除去すればよい。本実施の形態においては、シュウ酸の濃度が５％のシュウ酸水溶液を用いた後、さらにフッ酸の濃度が０．５％のフッ化水素酸水溶液を用いて保護膜１３０を除去する。
【０３９０】
絶縁膜１１８をＰＥＣＶＤ法で形成する場合、基板温度は３００℃以上４００℃以下に、好ましくは３２０℃以上３７０℃以下にすることで、緻密な膜を形成できるため好ましい。
【０３９１】
例えば、絶縁膜１１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を好ましくは５以上５０以下、さらに好ましくは１０以上５０以下とすればよい。
【０３９２】
本実施の形態においては、絶縁膜１１８として、ＰＥＣＶＤ装置を用いて、シラン、窒素、及びアンモニアを原料ガスとして用いて、厚さ５０ｎｍの窒化シリコン膜を形成する。流量は、シランが５０ｓｃｃｍ、窒素が５０００ｓｃｃｍであり、アンモニアが１００ｓｃｃｍである。処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のＰＥＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
【０３９３】
また、絶縁膜１１８を加熱成膜する場合においては、絶縁膜１１８の成膜前の予備加熱を無くした方が好適である。例えば、絶縁膜１１８の成膜前に予備加熱をした場合、絶縁膜１１４、１１６中の過剰酸素が外部に放出される場合がある。そこで、絶縁膜１１８の成膜の際には、予備加熱を行わずに、具体的には、加熱されたチャンバー内に基板を搬入後、好ましくは３分以内、さらに好ましくは１分以内に絶縁膜１１６上に絶縁膜１１８が形成される手順とすることで、絶縁膜１１４、１１６中の過剰酸素が外部に放出されるのを抑制することが可能となる。
【０３９４】
なお、絶縁膜１１８の形成前、または絶縁膜１１８の形成後に加熱処理を行って、絶縁膜１１４、１１６に含まれる過剰酸素を酸化物半導体膜１０８に拡散させ、酸化物半導体膜１０８の酸素欠損を補填することができる。あるいは、絶縁膜１１８を加熱成膜とすることで、絶縁膜１１４、１１６に含まれる過剰酸素を酸化物半導体膜１０８中に拡散させ、酸化物半導体膜１０８中の酸素欠損を補填することができる。絶縁膜１１８の形成前、または絶縁膜１１８の形成後に行うことができる、加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
【０３９５】
以上の工程でトランジスタ１００を作製することができる。
【０３９６】
＜半導体装置の作製方法２＞
次に、トランジスタ１５０の作製方法について、図２４を用いて説明する。なお、図２４は、半導体装置の作製方法を説明する断面図である。
【０３９７】
まず、図２２（Ｃ）に示す工程まで行い、その後、絶縁膜１０７、及び酸化物半導体膜１０８上に絶縁膜１１４、１１６、及び保護膜１３０を形成する（図２４（Ａ）参照）。
【０３９８】
次に、保護膜１３０を介して絶縁膜１１４、１１６、及び酸化物半導体膜１０８に酸素１４０を添加する（図２４（Ｂ）参照）。
【０３９９】
次に、保護膜１３０を除去する。その後、絶縁膜１１６上にリソグラフィ工程によりマスクを形成し、絶縁膜１１４及び絶縁膜１１６の所望の領域に開口部１４１ａ、１４１ｂを形成する。なお、開口部１４１ａ、１４１ｂは、酸化物半導体膜１０８に達する（図２４（Ｃ）参照）。
【０４００】
次に、開口部１４１ａ、１４１ｂを覆うように、酸化物半導体膜１０８及び絶縁膜１１６上に導電膜を成膜し、該導電膜上にリソグラフィ工程によりマスクを形成し、該導電膜を所望の領域に加工することで、導電膜１１２ａ、１１２ｂを形成する。その後、絶縁膜１１６、及び導電膜１１２ａ、１１２ｂ上に絶縁膜１１８を形成する（図２４（Ｄ）参照）。
【０４０１】
以上の工程でトランジスタ１５０を作製することができる。
【０４０２】
なお、トランジスタ１６０としては、開口部１４１ａ、１４１ｂを形成する際に、酸化物半導体膜１０８のチャネル領域上に絶縁膜１１４、１１６を残す構成とすることで作製することができる。
【０４０３】
＜半導体装置の作製方法３＞
次に、トランジスタ１７０の作製方法について、図２５を用いて説明する。なお、図２５は、半導体装置の作製方法を説明する断面図である。
【０４０４】
まず、図２３（Ｄ）に示す工程まで行う（図２５（Ａ）参照）。
【０４０５】
次に、絶縁膜１１８上にリソグラフィ工程によりマスクを形成し、絶縁膜１１４、１１６、１１８の所望の領域に開口部１４２ｃを形成する。また、絶縁膜１１８上にリソグラフィ工程によりマスクを形成し、絶縁膜１０６、１０７、１１４、１１６、１１８の所望の領域に開口部１４２ａ、１４２ｂを形成する。なお、開口部１４２ｃは、導電膜１１２ｂに達するように形成される。また、開口部１４２ａ、１４２ｂは、それぞれ導電膜１０４に達するように形成される（図２５（Ｂ）参照）。
【０４０６】
なお、開口部１４２ａ、１４２ｂと開口部１４２ｃとは、同時に形成してもよく、異なる工程で形成してもよい。開口部１４２ａ、１４２ｂと開口部１４２ｃを同時に形成する場合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成することができる。
【０４０７】
次に、開口部１４２ａ、１４２ｂ、１４２ｃを覆うように絶縁膜１１８上に導電膜１２０を形成する（図２５（Ｃ）参照）。
【０４０８】
導電膜１２０としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いることができる。とくに、導電膜１２０としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、導電膜１２０を酸素の放出を抑制できる保護膜１３０と同種の材料を用いることで、製造コストを抑制できるため好適である。
【０４０９】
また、導電膜１２０としては、例えば、スパッタリング法を用いて形成することができる。本実施の形態においては、膜厚１１０ｎｍのＩＴＳＯ膜をスパッタリング法で形成する。
【０４１０】
次に、導電膜１２０上にリソグラフィ工程によりマスクを形成し、導電膜１２０を所望の領域に加工し、導電膜１２０ａ、１２０ｂを形成する（図２５（Ｄ）参照）。
【０４１１】
以上の工程でトランジスタ１７０を作製することができる。
【０４１２】
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
【０４１３】
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体の詳細について、以下説明する。
【０４１４】
＜酸化物半導体の構造＞
まず、酸化物半導体の構造について説明する。
【０４１５】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ  ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
【０４１６】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
【０４１７】
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
【０４１８】
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ  ＯＳは、微小な領域において周期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
【０４１９】
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０４２０】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
【０４２１】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０４２２】
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図２８（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
【０４２３】
図２８（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２８（Ｂ）に示す。図２８（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０４２４】
図２８（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２８（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図２８（Ｂ）および図２８（Ｃ）より、ペレット一つの大きさは１ｎｍ以上であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０４２５】
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図２８（Ｄ）参照）。図２８（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図２８（Ｄ）に示す領域５１６１に相当する。
【０４２６】
また、図２９（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２９（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２９（Ｂ）、図２９（Ｃ）および図２９（Ｄ）に示す。図２９（Ｂ）、図２９（Ｃ）および図２９（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
【０４２７】
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図３０（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
【０４２８】
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
【０４２９】
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図３０（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図３０（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０４３０】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図３１（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３１（Ｂ）に示す。図３１（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図３１（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図３１（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
【０４３１】
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０４３２】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０４３３】
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０４３４】
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、キャリア密度を８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【０４３５】
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
【０４３６】
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０４３７】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
【０４３８】
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０４３９】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０４４０】
＜ａ−ｌｉｋｅ  ＯＳ＞
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
【０４４１】
ａ−ｌｉｋｅ  ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
【０４４２】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
【０４４３】
電子照射を行う試料として、ａ−ｌｉｋｅ  ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０４４４】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
【０４４５】
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０４４６】
図３２は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図３２より、ａ−ｌｉｋｅ  ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図３２中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図３２中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
【０４４７】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０４４８】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
【０４４９】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０４５０】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０４５１】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０４５２】
＜ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳの成膜方法＞
次に、ＣＡＡＣ−ＯＳの成膜方法の一例について説明する。
【０４５３】
図３３（Ａ）は、成膜室内の模式図である。ＣＡＡＣ−ＯＳは、スパッタリング法により成膜することができる。
【０４５４】
図３３（Ａ）に示すように、基板５２２０とターゲット５２３０とは向かい合うように配置している。基板５２２０とターゲット５２３０との間にはプラズマ５２４０がある。また、基板５２２０の下部には加熱機構５２６０が設けられている。図示しないが、ターゲット５２３０は、バッキングプレートに接着されている。バッキングプレートを介してターゲット５２３０と向かい合う位置には、複数のマグネットが配置される。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
【０４５５】
基板５２２０とターゲット５２３０との距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５２３０に一定以上の電圧を印加することで、放電が始まり、プラズマ５２４０が確認される。なお、ターゲット５２３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５２０１が生じる。イオン５２０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
【０４５６】
ターゲット５２３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。一例として、図３４に、ターゲット５２３０に含まれるＩｎＭＺｎＯ４（元素Ｍは、例えばＧａまたはＳｎ）の結晶構造を示す。なお、図３４は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。ＩｎＭＺｎＯ４の結晶では、酸素原子が負の電荷を有することにより、近接する二つのＭ−Ｚｎ−Ｏ層の間に斥力が生じている。そのため、ＩｎＭＺｎＯ４の結晶は、近接する二つのＭ−Ｚｎ−Ｏ層の間に劈開面を有する。
【０４５７】
高密度プラズマ領域で生じたイオン５２０１は、電界によってターゲット５２３０側に加速され、やがてターゲット５２３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット５２００が剥離する（図３３（Ａ）参照）。
【０４５８】
ペレット５２００は、図３４に示す二つの劈開面に挟まれた部分である。よって、ペレット５２００のみ抜き出すと、その断面は図３３（Ｂ）のようになり、上面は図３３（Ｃ）のようになることがわかる。なお、ペレット５２００は、イオン５２０１の衝突の衝撃によって、構造に歪みが生じる場合がある。なお、ペレット５２００の剥離に伴い、ターゲット５２３０から粒子５２０３も弾き出される。粒子５２０３は、原子１個または原子数個の集合体を有する。そのため、粒子５２０３を原子状粒子（ａｔｏｍｉｃ  ｐａｒｔｉｃｌｅｓ）と呼ぶこともできる。
【０４５９】
ペレット５２００は、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。または、ペレット５２００は、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。ただし、ペレット５２００の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
【０４６０】
ペレット５２００は、成膜ガスの種類などに応じて厚さが決定する。例えば、ペレット５２００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以下とする。また、例えば、ペレット５２００は、幅を１ｎｍ以上とする。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物を有するターゲット５２３０にイオン５２０１を衝突させる。そうすると、Ｍ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＭ−Ｚｎ−Ｏ層の３層を有するペレット５２００が剥離する。なお、ペレット５２００の剥離に伴い、ターゲット５２３０から粒子５２０３も弾き出される。
【０４６１】
ペレット５２００は、プラズマ５２４０を通過する際に、表面が負または正に帯電する場合がある。例えば、ペレット５２００がプラズマ５２４０中にあるＯ２−から負の電荷を受け取る場合がある。その結果、ペレット５２００の表面の酸素原子が負に帯電する場合がある。また、ペレット５２００は、プラズマ５２４０を通過する際に、プラズマ５２４０中のインジウム、元素Ｍ、亜鉛または酸素などと結合することで成長する場合がある。
【０４６２】
プラズマ５２４０を通過したペレット５２００および粒子５２０３は、基板５２２０の表面に達する。なお、粒子５２０３の一部は、質量が小さいため真空ポンプなどによって外部に排出される場合がある。
【０４６３】
次に、基板５２２０の表面におけるペレット５２００および粒子５２０３の堆積について図３５を用いて説明する。
【０４６４】
まず、一つ目のペレット５２００が基板５２２０に堆積する。ペレット５２００は平板状であるため、平面側を基板５２２０の表面に向けて堆積する（図３５（Ａ）参照）。このとき、ペレット５２００の基板５２２０側の表面の電荷が、基板５２２０を介して抜ける。
【０４６５】
次に、二つ目のペレット５２００が、基板５２２０に達する。このとき、一つ目のペレット５２００の表面、および二つ目のペレット５２００の表面が電荷を帯びているため、互いに反発し合う力が生じる（図３５（Ｂ）参照）。
【０４６６】
その結果、二つ目のペレット５２００は、一つ目のペレット５２００上を避け、基板５２２０の表面の少し離れた場所に堆積する（図３５（Ｃ）参照）。これを繰り返すことで、基板５２２０の表面には、無数のペレット５２００が一層分の厚みだけ堆積する。また、ペレット５２００と別のペレット５２００との間には、ペレット５２００の堆積していない領域が生じる。
【０４６７】
次に、粒子５２０３が基板５２２０の表面に達する（図３５（Ｄ）参照）。
【０４６８】
粒子５２０３は、ペレット５２００の表面などの活性な領域には堆積することができない。そのため、ペレット５２００の堆積していない領域を埋めるように堆積する。そして、ペレット５２００間で粒子５２０３が横方向に成長（ラテラル成長ともいう。）することで、ペレット５２００間を連結させる。このように、ペレット５２００の堆積していない領域を埋めるまで粒子５２０３が堆積する。このメカニズムは、ＡＬＤ法の堆積メカニズムに類似する。
【０４６９】
なお、ペレット５２００間で粒子５２０３がラテラル成長するメカニズムは複数の可能性がある。例えば、図３５（Ｅ）に示すように、一層目のＭ−Ｚｎ−Ｏ層の側面から連結するメカニズムがある。この場合、一層目のＭ−Ｚｎ−Ｏ層が形成された後で、Ｉｎ−Ｏ層、二層目のＭ−Ｚｎ−Ｏ層の順に、一層ずつ連結していく（第１のメカニズム）。
【０４７０】
または、例えば、図３６（Ａ）に示すように、まず一層目のＭ−Ｚｎ−Ｏ層の一側面につき粒子５２０３の一つが結合する。次に、図３６（Ｂ）に示すようにＩｎ−Ｏ層の一側面につき一つの粒子５２０３が結合する。次に、図３６（Ｃ）に示すように二層目のＭ−Ｚｎ−Ｏ層の一側面につき一つの粒子５２０３が結合することで連結する場合もある（第２のメカニズム）。
【０４７１】
なお、図３６（Ａ）、図３６（Ｂ）および図３６（Ｃ）が同時に起こることで連結する場合もある（第３のメカニズム）。
【０４７２】
以上に示したように、ペレット５２００間における粒子５２０３のラテラル成長のメカニズムとしては、上記３種類が考えられる。ただし、その他のメカニズムによってペレット５２００間で粒子５２０３がラテラル成長する可能性もある。
【０４７３】
したがって、複数のペレット５２００がそれぞれ異なる方向を向いている場合でも、複数のペレット５２００間を粒子５２０３がラテラル成長しながら埋めることにより、結晶粒界の形成が抑制される。また、複数のペレット５２００間を、粒子５２０３が滑らかに結びつけるため、単結晶とも多結晶とも異なる結晶構造が形成される。言い換えると、微小な結晶領域（ペレット５２００）間に歪みを有する結晶構造が形成される。このように、結晶領域間を埋める領域は、歪んだ結晶領域であるため、該領域を指して非晶質構造と呼ぶのは適切ではないと考えられる。
【０４７４】
粒子５２０３が、ペレット５２００間を埋め終わると、ペレット５２００と同程度の厚さを有する第１の層が形成される。第１の層の上には新たな一つ目のペレット５２００が堆積する。そして、第２の層が形成される。さらに、これが繰り返されることで、積層体を有する薄膜構造が形成される。
【０４７５】
なお、ペレット５２００の堆積の仕方は、基板５２２０の表面温度などによっても変化する。例えば、基板５２２０の表面温度が高いと、ペレット５２００が基板５２２０の表面でマイグレーションを起こす。その結果、ペレット５２００と別のペレット５２００とが、粒子５２０３を介さずに連結する割合が増加するため、配向性の高いＣＡＡＣ−ＯＳとなる。ＣＡＡＣ−ＯＳを成膜する際の基板５２２０の表面温度は、１００℃以上５００℃未満、好ましくは１４０℃以上４５０℃未満、さらに好ましくは１７０℃以上４００℃未満である。したがって、基板５２２０として第８世代以上の大面積基板を用いた場合でも、反りなどはほとんど生じないことがわかる。
【０４７６】
一方、基板５２２０の表面温度が低いと、ペレット５２００が基板５２２０の表面でマイグレーションを起こしにくくなる。その結果、ペレット５２００同士が積み重なることで配向性の低いｎｃ−ＯＳなどとなる（図３７参照）。ｎｃ−ＯＳでは、ペレット５２００が負に帯電していることにより、ペレット５２００は一定間隔を開けて堆積する可能性がある。したがって、配向性は低いものの、僅かに規則性を有することにより、非晶質酸化物半導体と比べて緻密な構造となる。
【０４７７】
また、ＣＡＡＣ−ＯＳにおいて、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成される場合がある。一つの大きなペレットの内部は単結晶構造を有する。例えば、ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。
【０４７８】
以上のようなモデルにより、ペレット５２００が基板５２２０の表面に堆積していくと考えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳは、大面積のガラス基板などであっても均一な成膜が可能である。例えば、基板５２２０の表面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
【０４７９】
また、被形成面である基板５２２０の表面に凹凸がある場合でも、その形状に沿ってペレット５２００が配列することがわかる。
【０４８０】
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
【０４８１】
（実施の形態５）
本実施の形態においては、本発明の一態様の半導体装置を有する表示装置、及び該表示装置に入力装置を取り付けた電子機器について、図３８乃至図４２を用いて説明を行う。
【０４８２】
＜タッチパネルに関する説明＞
なお、本実施の形態において、電子機器の一例として、表示装置と、入力装置とを合わせたタッチパネル２０００について説明する。また、入力装置の一例として、タッチセンサを用いる場合について説明する。
【０４８３】
図３８（Ａ）（Ｂ）は、タッチパネル２０００の斜視図である。なお、図３８（Ａ）（Ｂ）において、明瞭化のため、タッチパネル２０００の代表的な構成要素を示す。
【０４８４】
タッチパネル２０００は、表示装置２５０１とタッチセンサ２５９５とを有する（図３８（Ｂ）参照）。また、タッチパネル２０００は、基板２５１０、基板２５７０、及び基板２５９０を有する。なお、基板２５１０、基板２５７０、及び基板２５９０はいずれも可撓性を有する。ただし、基板２５１０、基板２５７０、及び基板２５９０のいずれか一つまたは全てが可撓性を有さない構成としてもよい。
【０４８５】
表示装置２５０１は、基板２５１０上に複数の画素及び該画素に信号を供給することができる複数の配線２５１１を有する。複数の配線２５１１は、基板２５１０の外周部にまで引き回され、その一部が端子２５１９を構成している。端子２５１９はＦＰＣ２５０９（１）と電気的に接続する。
【０４８６】
基板２５９０は、タッチセンサ２５９５と、タッチセンサ２５９５と電気的に接続する複数の配線２５９８とを有する。複数の配線２５９８は、基板２５９０の外周部に引き回され、その一部は端子を構成する。そして、該端子はＦＰＣ２５０９（２）と電気的に接続される。なお、図３８（Ｂ）では明瞭化のため、基板２５９０の裏面側（基板２５１０と対向する面側）に設けられるタッチセンサ２５９５の電極や配線等を実線で示している。
【０４８７】
タッチセンサ２５９５として、例えば静電容量方式のタッチセンサを適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。
【０４８８】
投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式などがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
【０４８９】
なお、図３８（Ｂ）に示すタッチセンサ２５９５は、投影型静電容量方式のタッチセンサを適用した構成である。
【０４９０】
なお、タッチセンサ２５９５には、指等の検知対象の近接または接触を検知することができる、様々なセンサを適用することができる。
【０４９１】
投影型静電容量方式のタッチセンサ２５９５は、電極２５９１と電極２５９２とを有する。電極２５９１は、複数の配線２５９８のいずれかと電気的に接続し、電極２５９２は複数の配線２５９８の他のいずれかと電気的に接続する。
【０４９２】
電極２５９２は、図３８（Ａ）（Ｂ）に示すように、一方向に繰り返し配置された複数の四辺形が角部で接続される形状を有する。
【０４９３】
電極２５９１は四辺形であり、電極２５９２が延在する方向と交差する方向に繰り返し配置されている。
【０４９４】
配線２５９４は、電極２５９２を挟む二つの電極２５９１と電気的に接続する。このとき、電極２５９２と配線２５９４の交差部の面積ができるだけ小さくなる形状が好ましい。これにより、電極が設けられていない領域の面積を低減でき、透過率のバラツキを低減できる。その結果、タッチセンサ２５９５を透過する光の輝度のバラツキを低減することができる。
【０４９５】
なお、電極２５９１及び電極２５９２の形状はこれに限定されず、様々な形状を取りうる。例えば、複数の電極２５９１をできるだけ隙間が生じないように配置し、絶縁層を介して電極２５９２を、電極２５９１と重ならない領域ができるように離間して複数設ける構成としてもよい。このとき、隣接する２つの電極２５９２の間に、これらとは電気的に絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい。
【０４９６】
なお、電極２５９１、電極２５９２、配線２５９８などの導電膜、つまり、タッチパネルを構成する配線や電極に用いることのできる材料として、酸化インジウム、酸化錫、酸化亜鉛等を有する透明導電膜（例えば、ＩＴＯなど）が挙げられる。また、タッチパネルを構成する配線や電極に用いることのできる材料として、例えば、抵抗値が低い方が好ましい。一例として、銀、銅、アルミニウム、カーボンナノチューブ、グラフェン、ハロゲン化金属（ハロゲン化銀など）などを用いてもよい。さらに、非常に細くした（例えば、直径が数ナノメール）複数の導電体を用いて構成されるような金属ナノワイヤを用いてもよい。または、導電体を網目状にした金属メッシュを用いてもよい。一例としては、Ａｇナノワイヤ、Ｃｕナノワイヤ、Ａｌナノワイヤ、Ａｇメッシュ、Ｃｕメッシュ、Ａｌメッシュなどを用いてもよい。例えば、タッチパネルを構成する配線や電極にＡｇナノワイヤを用いる場合、可視光において透過率を８９％以上、シート抵抗値を４０Ω／ｃｍ２以上１００Ω／ｃｍ２以下とすることができる。また、上述したタッチパネルを構成する配線や電極に用いることのできる材料の一例である、金属ナノワイヤ、金属メッシュ、カーボンナノチューブ、グラフェンなどは、可視光において透過率が高いため、表示素子に用いる電極（例えば、画素電極または共通電極など）として用いてもよい。
【０４９７】
＜表示装置に関する説明＞
次に、図３９（Ａ）を用いて、表示装置２５０１の詳細について説明する。図３９（Ａ）は、図３８（Ｂ）に示す一点鎖線Ｘ１−Ｘ２間の断面図に相当する。
【０４９８】
表示装置２５０１は、マトリクス状に配置された複数の画素を有する。該画素は表示素子と、該表示素子を駆動する画素回路とを有する。
【０４９９】
（表示素子としてＥＬ素子を用いる構成）
表示素子としてＥＬ素子を用いる構成について、図３９（Ａ）を用いて以下説明を行う。なお、以下の説明においては、白色の光を射出するＥＬ素子を適用する場合について説明するが、ＥＬ素子はこれに限定されない。例えば、隣接する画素毎に射出する光の色が異なるように、発光色が異なるＥＬ素子を適用してもよい。
【０５００】
基板２５１０及び基板２５７０としては、例えば、水蒸気の透過率が１０−５ｇ／（ｍ２・ｄａｙ）以下、好ましくは１０−６ｇ／（ｍ２・ｄａｙ）以下である可撓性を有する材料を好適に用いることができる。または、基板２５１０の熱膨張率と、基板２５７０の熱膨張率とが、およそ等しい材料を用いると好適である。例えば、線膨張率が１×１０−３／Ｋ以下、好ましくは５×１０−５／Ｋ以下、より好ましくは１×１０−５／Ｋ以下である材料を好適に用いることができる。
【０５０１】
なお、基板２５１０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５１０ａと、可撓性基板２５１０ｂと、絶縁層２５１０ａ及び可撓性基板２５１０ｂを貼り合わせる接着層２５１０ｃと、を有する積層体である。また、基板２５７０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５７０ａと、可撓性基板２５７０ｂと、絶縁層２５７０ａ及び可撓性基板２５７０ｂを貼り合わせる接着層２５７０ｃと、を有する積層体である。
【０５０２】
接着層２５１０ｃ及び接着層２５７０ｃとしては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂、もしくはシロキサン結合を有する樹脂を含む材料を用いることができる。
【０５０３】
また、基板２５１０と基板２５７０との間に封止層２５６０を有する。封止層２５６０は、空気より大きい屈折率を有すると好ましい。また、図３９（Ａ）に示すように、封止層２５６０側に光を取り出す場合は、封止層２５６０は光学素子を兼ねることができる。
【０５０４】
また、封止層２５６０の外周部にシール材を形成してもよい。当該シール材を用いることにより、基板２５１０、基板２５７０、封止層２５６０、及びシール材で囲まれた領域にＥＬ素子２５５０を有する構成とすることができる。なお、封止層２５６０として、不活性気体（窒素やアルゴン等）を充填してもよい。また、当該不活性気体内に、乾燥材を設けて、水分等を吸着させる構成としてもよい。また、上述のシール材としては、例えば、エポキシ系樹脂やガラスフリットを用いるのが好ましい。また、シール材に用いる材料としては、水分や酸素を透過しない材料を用いると好適である。
【０５０５】
また、図３９（Ａ）に示す表示装置２５０１は、画素２５０５を有する。また、画素２５０５は、発光モジュール２５８０と、ＥＬ素子２５５０と、ＥＬ素子２５５０に電力を供給することができるトランジスタ２５０２ｔと、を有する。なお、トランジスタ２５０２ｔは、画素回路の一部として機能する。
【０５０６】
また、発光モジュール２５８０は、ＥＬ素子２５５０と、着色層２５６７とを有する。また、ＥＬ素子２５５０は、下部電極と、上部電極と、下部電極と上部電極との間にＥＬ層とを有する。
【０５０７】
また、封止層２５６０が光を取り出す側に設けられている場合、封止層２５６０は、ＥＬ素子２５５０と着色層２５６７に接する。
【０５０８】
着色層２５６７は、ＥＬ素子２５５０と重なる位置にある。これにより、ＥＬ素子２５５０が発する光の一部は着色層２５６７を透過して、図中に示す矢印の方向の発光モジュール２５８０の外部に射出される。
【０５０９】
また、表示装置２５０１には、光を射出する方向に遮光層２５６８が設けられる。遮光層２５６８は、着色層２５６７を囲むように設けられている。
【０５１０】
着色層２５６７としては、特定の波長帯域の光を透過する機能を有していればよく、例えば、赤色の波長帯域の光を透過するカラーフィルタ、緑色の波長帯域の光を透過するカラーフィルタ、青色の波長帯域の光を透過するカラーフィルタ、黄色の波長帯域の光を透過するカラーフィルタなどを用いることができる。各カラーフィルタは、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などで形成することができる。
【０５１１】
また、表示装置２５０１には、絶縁層２５２１が設けられる。絶縁層２５２１はトランジスタ２５０２ｔ等を覆う。なお、絶縁層２５２１は、画素回路に起因する凹凸を平坦化するための機能を有する。また、絶縁層２５２１に不純物の拡散を抑制できる機能を付与してもよい。これにより、不純物の拡散によるトランジスタ２５０２ｔ等の信頼性の低下を抑制できる。
【０５１２】
また、ＥＬ素子２５５０は、絶縁層２５２１の上方に形成される。また、ＥＬ素子２５５０が有する下部電極には、該下部電極の端部に重なる隔壁２５２８が設けられる。なお、基板２５１０と、基板２５７０との間隔を制御するスペーサを、隔壁２５２８上に形成してもよい。
【０５１３】
また、走査線駆動回路２５０４は、トランジスタ２５０３ｔと、容量素子２５０３ｃとを有する。なお、駆動回路を画素回路と同一の工程で同一基板上に形成することができる。
【０５１４】
また、基板２５１０上には、信号を供給することができる配線２５１１が設けられる。また、配線２５１１上には、端子２５１９が設けられる。また、端子２５１９には、ＦＰＣ２５０９（１）が電気的に接続される。また、ＦＰＣ２５０９（１）は、ビデオ信号、クロック信号、スタート信号、リセット信号等を供給する機能を有する。なお、ＦＰＣ２５０９（１）にはプリント配線基板（ＰＷＢ）が取り付けられていても良い。
【０５１５】
なお、トランジスタ２５０２ｔ及びトランジスタ２５０３ｔのいずれか一方または双方に先の実施の形態に示すトランジスタを適用すればよい。本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置２５０１に用いることで、画素回路のスイッチングトランジスタと、駆動回路に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素回路においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
【０５１６】
＜タッチセンサに関する説明＞
次に、図３９（Ｂ）を用いて、タッチセンサ２５９５の詳細について説明する。図３９（Ｂ）は、図３８（Ｂ）に示す一点鎖線Ｘ３−Ｘ４間の断面図に相当する。
【０５１７】
タッチセンサ２５９５は、基板２５９０上に千鳥状に配置された電極２５９１及び電極２５９２と、電極２５９１及び電極２５９２を覆う絶縁層２５９３と、隣り合う電極２５９１を電気的に接続する配線２５９４とを有する。
【０５１８】
電極２５９１及び電極２５９２は、透光性を有する導電材料を用いて形成する。透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法等を挙げることができる。
【０５１９】
例えば、透光性を有する導電性材料を基板２５９０上にスパッタリング法により成膜した後、フォトリソグラフィ法等の様々なパターニング技術により、不要な部分を除去して、電極２５９１及び電極２５９２を形成することができる。
【０５２０】
また、絶縁層２５９３に用いる材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
【０５２１】
また、電極２５９１に達する開口が絶縁層２５９３に設けられ、配線２５９４が隣接する電極２５９１と電気的に接続する。透光性の導電性材料は、タッチパネルの開口率を高めることができるため、配線２５９４に好適に用いることができる。また、電極２５９１及び電極２５９２より導電性の高い材料は、電気抵抗を低減できるため配線２５９４に好適に用いることができる。
【０５２２】
電極２５９２は、一方向に延在し、複数の電極２５９２がストライプ状に設けられている。また、配線２５９４は電極２５９２と交差して設けられている。
【０５２３】
一対の電極２５９１が１つの電極２５９２を挟んで設けられる。また、配線２５９４は一対の電極２５９１を電気的に接続している。
【０５２４】
なお、複数の電極２５９１は、１つの電極２５９２と必ずしも直交する方向に配置される必要はなく、０度を超えて９０度未満の角度をなすように配置されてもよい。
【０５２５】
また、配線２５９８は、電極２５９１または電極２５９２と電気的に接続される。また、配線２５９８の一部は、端子として機能する。配線２５９８としては、例えば、アルミニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コバルト、銅、またはパラジウム等の金属材料や、該金属材料を含む合金材料を用いることができる。
【０５２６】
なお、絶縁層２５９３及び配線２５９４を覆う絶縁層を設けて、タッチセンサ２５９５を保護してもよい。
【０５２７】
また、接続層２５９９は、配線２５９８とＦＰＣ２５０９（２）を電気的に接続させる。
【０５２８】
接続層２５９９としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）などを用いることができる。
【０５２９】
＜タッチパネルに関する説明＞
次に、図４０（Ａ）を用いて、タッチパネル２０００の詳細について説明する。図４０（Ａ）は、図３８（Ａ）に示す一点鎖線Ｘ５−Ｘ６間の断面図に相当する。
【０５３０】
図４０（Ａ）に示すタッチパネル２０００は、図３９（Ａ）で説明した表示装置２５０１と、図３９（Ｂ）で説明したタッチセンサ２５９５と、を貼り合わせた構成である。
【０５３１】
また、図４０（Ａ）に示すタッチパネル２０００は、図３９（Ａ）で説明した構成の他、接着層２５９７と、反射防止層２５６９と、を有する。
【０５３２】
接着層２５９７は、配線２５９４と接して設けられる。なお、接着層２５９７は、タッチセンサ２５９５が表示装置２５０１に重なるように、基板２５９０を基板２５７０に貼り合わせている。また、接着層２５９７は、透光性を有すると好ましい。また、接着層２５９７としては、熱硬化性樹脂、または紫外線硬化樹脂を用いることができる。例えば、アクリル系樹脂、ウレタン系樹脂、エポキシ系樹脂、またはシロキサン系樹脂を用いることができる。
【０５３３】
反射防止層２５６９は、画素に重なる位置に設けられる。反射防止層２５６９として、例えば円偏光板を用いることができる。
【０５３４】
次に、図４０（Ａ）に示す構成と異なる構成のタッチパネルについて、図４０（Ｂ）を用いて説明する。
【０５３５】
図４０（Ｂ）は、タッチパネル２００１の断面図である。図４０（Ｂ）に示すタッチパネル２００１は、図４０（Ａ）に示すタッチパネル２０００と、表示装置２５０１に対するタッチセンサ２５９５の位置が異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、タッチパネル２０００の説明を援用する。
【０５３６】
着色層２５６７は、ＥＬ素子２５５０の下方に位置する。また、図４０（Ｂ）に示すＥＬ素子２５５０は、トランジスタ２５０２ｔが設けられている側に光を射出する。これにより、ＥＬ素子２５５０が発する光の一部は、着色層２５６７を透過して、図中に示す矢印の方向の発光モジュール２５８０の外部に射出される。
【０５３７】
また、タッチセンサ２５９５は、表示装置２５０１の基板２５１０側に設けられている。
【０５３８】
接着層２５９７は、基板２５１０と基板２５９０の間にあり、表示装置２５０１とタッチセンサ２５９５を貼り合わせる。
【０５３９】
図４０（Ａ）（Ｂ）に示すように、発光素子から射出される光は、基板の上面及び下面のいずれか一方または双方に射出されればよい。
【０５４０】
＜タッチパネルの駆動方法に関する説明＞
次に、タッチパネルの駆動方法の一例について、図４１を用いて説明を行う。
【０５４１】
図４１（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図４１（Ａ）では、パルス電圧出力回路２６０１、電流検出回路２６０２を示している。なお、図４１（Ａ）では、パルス電圧が与えられる電極２６２１をＸ１−Ｘ６として、電流の変化を検知する電極２６２２をＹ１−Ｙ６として、それぞれ６本の配線で例示している。また、図４１（Ａ）は、電極２６２１と、電極２６２２とが重畳することで形成される容量２６０３を示している。なお、電極２６２１と電極２６２２とはその機能を互いに置き換えてもよい。
【０５４２】
パルス電圧出力回路２６０１は、Ｘ１−Ｘ６の配線に順にパルスを印加するための回路である。Ｘ１−Ｘ６の配線にパルス電圧が印加されることで、容量２６０３を形成する電極２６２１と電極２６２２との間に電界が生じる。この電極間に生じる電界が遮蔽等により容量２６０３の相互容量に変化を生じさせることを利用して、被検知体の近接、または接触を検出することができる。
【０５４３】
電流検出回路２６０２は、容量２６０３での相互容量の変化による、Ｙ１−Ｙ６の配線での電流の変化を検出するための回路である。Ｙ１−Ｙ６の配線では、被検知体の近接、または接触がないと検出される電流値に変化はないが、検出する被検知体の近接、または接触により相互容量が減少する場合には電流値が減少する変化を検出する。なお電流の検出は、積分回路等を用いて行えばよい。
【０５４４】
次に、図４１（Ｂ）には、図４１（Ａ）で示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートを示す。図４１（Ｂ）では、１フレーム期間で各行列での被検知体の検出を行うものとする。また図４１（Ｂ）では、被検知体を検出しない場合（非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。なおＹ１−Ｙ６の配線については、検出される電流値に対応する電圧値とした波形を示している。
【０５４５】
Ｘ１−Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１−Ｙ６の配線での波形が変化する。被検知体の近接または接触がない場合には、Ｘ１−Ｘ６の配線の電圧の変化に応じてＹ１−Ｙ６の波形が一様に変化する。一方、被検知体が近接または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
【０５４６】
このように、相互容量の変化を検出することにより、被検知体の近接または接触を検知することができる。
【０５４７】
＜センサ回路に関する説明＞
また、図４１（Ａ）ではタッチセンサとして配線の交差部に容量２６０３のみを設けるパッシブ型のタッチセンサの構成を示したが、トランジスタと容量とを有するアクティブ型のタッチセンサとしてもよい。アクティブ型のタッチセンサに含まれるセンサ回路の一例を図４２に示す。
【０５４８】
図４２に示すセンサ回路は、容量２６０３と、トランジスタ２６１１と、トランジスタ２６１２と、トランジスタ２６１３とを有する。
【０５４９】
トランジスタ２６１３はゲートに信号Ｇ２が与えられ、ソースまたはドレインの一方に電圧ＶＲＥＳが与えられ、他方が容量２６０３の一方の電極およびトランジスタ２６１１のゲートと電気的に接続する。トランジスタ２６１１は、ソースまたはドレインの一方がトランジスタ２６１２のソースまたはドレインの一方と電気的に接続し、他方に電圧Ｖｓｓが与えられる。トランジスタ２６１２は、ゲートに信号Ｇ１が与えられ、ソースまたはドレインの他方が配線ＭＬと電気的に接続する。容量２６０３の他方の電極には電圧Ｖｓｓが与えられる。
【０５５０】
次に、図４２に示すセンサ回路の動作について説明する。まず、信号Ｇ２にトランジスタ２６１３をオン状態とする電位が与えられることで、トランジスタ２６１１のゲートが接続されるノードｎに電圧ＶＲＥＳに対応した電位が与えられる。次に、信号Ｇ２としてトランジスタ２６１３をオフ状態とする電位が与えられることで、ノードｎの電位が保持される。
【０５５１】
続いて、指等の被検知体の近接または接触により、容量２６０３の相互容量が変化することに伴い、ノードｎの電位がＶＲＥＳから変化する。
【０５５２】
読み出し動作は、信号Ｇ１にトランジスタ２６１２をオン状態とする電位を与える。ノードｎの電位に応じてトランジスタ２６１１に流れる電流、すなわち配線ＭＬに流れる電流が変化する。この電流を検出することにより、被検知体の近接または接触を検出することができる。
【０５５３】
トランジスタ２６１１、トランジスタ２６１２、及びトランジスタ２６１３に先の実施の形態に示すトランジスタを適用することができる。とくにトランジスタ２６１３に先の実施の形態に示すトランジスタを適用することにより、ノードｎの電位を長期間に亘って保持することが可能となり、ノードｎにＶＲＥＳを供給しなおす動作（リフレッシュ動作）の頻度を減らすことができる。
【０５５４】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０５５５】
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール、電子機器、及び表示装置について、図４３乃至図４５を用いて説明を行う。
【０５５６】
＜表示モジュールに関する説明＞
図４３に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
【０５５７】
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
【０５５８】
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０５５９】
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
【０５６０】
バックライト８００７は、光源８００８を有する。なお、図４３において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
【０５６１】
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
【０５６２】
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
【０５６３】
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０５６４】
＜電子機器に関する説明＞
図４４（Ａ）乃至図４４（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有することができる。
【０５６５】
図４４（Ａ）乃至図４４（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図４４（Ａ）乃至図４４（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図４４（Ａ）乃至図４４（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
【０５６６】
図４４（Ａ）乃至図４４（Ｇ）に示す電子機器の詳細について、以下説明を行う。
【０５６７】
図４４（Ａ）は、携帯情報端末９１００を示す斜視図である。携帯情報端末９１００が有する表示部９００１は、可撓性を有する。そのため、湾曲した筐体９０００の湾曲面に沿って表示部９００１を組み込むことが可能である。また、表示部９００１はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部９００１に表示されたアイコンに触れることで、アプリケーションを起動することができる。
【０５６８】
図４４（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を省略して図示しているが、図４４（Ａ）に示す携帯情報端末９１００と同様の位置に設けることができる。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
【０５６９】
図４４（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
【０５７０】
図４４（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
【０５７１】
図４４（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図４４（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図４４（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図４４（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
【０５７２】
また、図４５（Ａ）（Ｂ）は、複数の表示パネルを有する表示装置の斜視図である。なお、図４５（Ａ）は、複数の表示パネルが巻き取られた形態の斜視図であり、図４５（Ｂ）は、複数の表示パネルが展開された状態の斜視図である。
【０５７３】
図４５（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域９５０２と、透光性を有する領域９５０３と、を有する。
【０５７４】
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表示装置とすることができる。
【０５７５】
また、図４５（Ａ）（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０１で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル９５０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２としてもよい。
【０５７６】
また、本発明の一態様のモニター回路を用いることで、隣接する表示パネル９５０１の輝度ばらつきを低減することが可能となるため、視認者が複数の表示領域９５０２を一つの表示領域として観察することが可能となる。
【０５７７】
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有する。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。また、本実施の形態において述べた電子機器の表示部においては、可撓性を有し、湾曲した表示面に沿って表示を行うことができる構成、または折り畳み可能な表示部の構成について例示したが、これに限定されず、可撓性を有さず、平面部に表示を行う構成としてもよい。
【０５７８】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０５７９】
（実施の形態７）
本実施の形態では、本発明の一態様の表示モジュールの作製に用いることができる成膜装置について、図４６を用いて説明する。
【０５８０】
図４６は本発明の一態様の表示モジュールの作製に用いることができる成膜装置３０００を説明する図である。なお、成膜装置３０００は、バッチ式のＡＬＤ装置の一例である。
【０５８１】
＜成膜装置の構成例＞
本実施の形態で説明する成膜装置３０００は、成膜室３１８０と、成膜室３１８０に接続される制御部３１８２と、を有する（図４６参照）。
【０５８２】
制御部３１８２は、制御信号を供給する制御装置（図示せず）ならびに制御信号を供給される流量制御器３１８２ａ、流量制御器３１８２ｂ、及び流量制御器３１８２ｃを有する。例えば、高速バルブを流量制御器に用いることができる。具体的にはＡＬＤ用バルブ等を用いることにより、精密に流量を制御することができる。また、流量制御器、及び配管の温度を制御する加熱機構３１８２ｈを有する。
【０５８３】
流量制御器３１８２ａは、制御信号ならびに第１の原料、及び不活性ガスを供給され、制御信号に基づいて第１の原料または不活性ガスを供給する機能を有する。
【０５８４】
流量制御器３１８２ｂは、制御信号ならびに第２の原料、及び不活性ガスを供給され、制御信号に基づいて第２の原料または不活性ガスを供給する機能を有する。
【０５８５】
流量制御器３１８２ｃは、制御信号を供給され、制御信号に基づいて排気装置３１８５に接続する機能を有する。
【０５８６】
＜原料供給部＞
なお、原料供給部３１８１ａは、第１の原料を供給する機能を有し、流量制御器３１８２ａに接続されている。
【０５８７】
原料供給部３１８１ｂは、第２の原料を供給する機能を有し、流量制御器３１８２ｂに接続されている。
【０５８８】
気化器または加熱手段等を原料供給部に用いることができる。これにより、固体の原料や液体の原料から気体の原料を生成することができる。
【０５８９】
なお、原料供給部は２つに限定されず、３つ以上の原料供給部を有することができる。
【０５９０】
＜原料＞
さまざまな物質を第１の原料に用いることができる。例えば、有機金属化合物、金属アルコキシド等を第１の原料に用いることができる。第１の原料と反応をするさまざまな物質を第２の原料に用いることができる。例えば、酸化反応に寄与する物質、還元反応に寄与する物質、付加反応に寄与する物質、分解反応に寄与する物質または加水分解反応に寄与する物質などを第２の原料に用いることができる。
【０５９１】
また、ラジカル等を用いることができる。例えば、原料をプラズマ源に供給し、プラズマ等を用いることができる。具体的には酸素ラジカル、窒素ラジカル等を用いることができる。
【０５９２】
ところで、第１の原料と組み合わせて用いる第２の原料は、室温に近い温度で反応する原料が好ましい。例えば、反応温度が室温以上２００℃以下好ましくは５０℃以上１５０℃以下である原料が好ましい。
【０５９３】
＜排気装置＞
排気装置３１８５は、排気する機能を有し、流量制御器３１８２ｃに接続されている。なお、排出される原料を捕捉するトラップを排出口３１８４と流量制御器３１８２ｃの間に有してもよい。ところで、除害設備を用いて排気されたガス等を除害する。
【０５９４】
＜制御部＞
制御部３１８２は、流量制御器を制御する制御信号または加熱機構を制御する制御信号等を供給する。例えば、第１のステップにおいて、第１の原料を加工部材の表面に供給する。そして、第２のステップにおいて、第１の原料と反応する第２の原料を供給する。これにより第１の原料は第２の原料と反応し、反応生成物が加工部材３０１０の表面に堆積することができる。
【０５９５】
なお、加工部材３０１０の表面に堆積させる反応生成物の量は、第１のステップと第２のステップを繰り返すことにより、制御することができる。
【０５９６】
なお、加工部材３０１０に供給される第１の原料の量は、加工部材３０１０の表面が吸着することができる量により制限される。例えば、第１の原料の単分子層が加工部材３０１０の表面に形成される条件を選択し、形成された第１の原料の単分子層に第２の原料を反応させることにより、極めて均一な第１の原料と第２の原料の反応生成物を含む層を形成することができる。
【０５９７】
その結果、入り組んだ構造を表面に有する加工部材３０１０の表面に、さまざまな材料を成膜することができる。例えば３ｎｍ以上２００ｎｍ以下の厚さを有する膜を、加工部材３０１０に形成することができる。
【０５９８】
例えば、加工部材３０１０の表面にピンホールと呼ばれる小さい穴等が形成されている場合、ピンホールの内部に回り込んで成膜材料を成膜し、ピンホールを埋めることができる。
【０５９９】
また、余剰の第１の原料または第２の原料を、排気装置３１８５を用いて成膜室３１８０から排出する。例えば、アルゴンまたは窒素などの不活性ガスを導入しながら排気してもよい。
【０６００】
＜成膜室＞
成膜室３１８０は、第１の原料、第２の原料および不活性ガスを供給される導入口３１８３と、第１の原料、第２の原料および不活性ガスを排出する排出口３１８４とを有する。
【０６０１】
成膜室３１８０は、単数または複数の加工部材３０１０を支持する機能を有する支持部３１８６と、加工部材を加熱する機能を有する加熱機構３１８７と、加工部材３０１０の搬入および搬出をする領域を開閉する機能を有する扉３１８８と、を有する。
【０６０２】
例えば、抵抗加熱器または赤外線ランプ等を加熱機構３１８７に用いることができる。また、加熱機構３１８７は、例えば８０℃以上、１００℃以上または１５０℃以上に加熱する機能を有する。ところで、加熱機構３１８７は、例えば室温以上２００℃以下好ましくは５０℃以上１５０℃以下の温度になるように加工部材３０１０を加熱する。
【０６０３】
また、成膜室３１８０は、圧力調整器および圧力検知器を有していてもよい。
【０６０４】
＜支持部＞
支持部３１８６は、単数または複数の加工部材３０１０を支持する。これにより、一回の処理ごとに単数または複数の加工部材３０１０に例えば絶縁膜を形成できる。
【０６０５】
＜膜の一例＞
本実施の形態で説明する成膜装置３０００を用いて、作製することができる膜の一例について説明する。
【０６０６】
例えば、酸化物、窒化物、フッ化物、硫化物、三元化合物、金属またはポリマーを含む膜を形成することができる。
【０６０７】
例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムシリケート、ハフニウムシリケート、酸化ランタン、酸化珪素、チタン酸ストロンチウム、酸化タンタル、酸化チタン、酸化亜鉛、酸化ニオブ、酸化ジルコニウム、酸化スズ、酸化イットリウム、酸化セリウム、酸化スカンジウム、酸化エルビウム、酸化バナジウムまたは酸化インジウム等を含む材料を成膜することができる。
【０６０８】
例えば、窒化アルミニウム、窒化ハフニウム、窒化珪素、窒化タンタル、窒化チタン、窒化ニオブ、窒化モリブデン、窒化ジルコニウムまたは窒化ガリウム等を含む材料を成膜することができる。
【０６０９】
例えば、銅、白金、ルテニウム、タングステン、イリジウム、パラジウム、鉄、コバルトまたはニッケル等を含む材料を成膜することができる。
【０６１０】
例えば、硫化亜鉛、硫化ストロンチウム、硫化カルシウム、硫化鉛、フッ化カルシウム、フッ化ストロンチウムまたはフッ化亜鉛等を含む材料を成膜することができる。
【０６１１】
例えば、チタンおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む酸化物、アルミニウムおよび亜鉛を含む酸化物、マンガンおよび亜鉛を含む硫化物、セリウムおよびストロンチウムを含む硫化物、エルビウムおよびアルミニウムを含む酸化物、イットリウムおよびジルコニウムを含む酸化物等を含む材料を成膜することができる。
【０６１２】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【符号の説明】
【０６１３】
１０    半導体装置
１２    画素部
１４    画素
１６    ゲート線駆動回路
１８    信号線駆動回路
２０    モニター回路
２２    端子部
３２    増幅回路
３４    トランジスタ
３６    発光素子
３８    抵抗素子
５４    駆動トランジスタ
５６    発光素子
６０    補正回路
６２    回路群
８１    選択トランジスタ
８２    容量素子
８６    選択トランジスタ
８７    トランジスタ
８８    選択トランジスタ
８９    トランジスタ
９０    トランジスタ
９１    トランジスタ
９２    選択トランジスタ
９３    トランジスタ
９４    トランジスタ
９５    選択トランジスタ
９６    トランジスタ
９７    トランジスタ
９８    トランジスタ
９９    トランジスタ
１００    トランジスタ
１００Ａ    トランジスタ
１００Ｂ    トランジスタ
１０２    基板
１０４    導電膜
１０６    絶縁膜
１０７    絶縁膜
１０８    酸化物半導体膜
１０８ａ    酸化物半導体膜
１０８ｂ    酸化物半導体膜
１０８ｃ    酸化物半導体膜
１１２ａ    導電膜
１１２ｂ    導電膜
１１４    絶縁膜
１１６    絶縁膜
１１８    絶縁膜
１２０    導電膜
１２０ａ    導電膜
１２０ｂ    導電膜
１３０    保護膜
１３１    絶縁膜
１３２    絶縁膜
１３３    絶縁膜
１４０    酸素
１４０ａ    開口部
１４０ｂ    開口部
１４１ａ    開口部
１４１ｂ    開口部
１４２ａ    開口部
１４２ｂ    開口部
１４２ｃ    開口部
１５０    トランジスタ
１６０    トランジスタ
１７０    トランジスタ
１８０    トランジスタ
６００    トランジスタ
６０２    基板
６０４    導電膜
６０４ａ    導電膜
６０４ｂ    導電膜
６０６    絶縁膜
６０７    絶縁膜
６０８    酸化物半導体膜
６０９    酸化物導電膜
６１２ａ    導電膜
６１２ｂ    導電膜
６１２ｃ    導電膜
６１２ｄ    導電膜
６１２ｅ    導電膜
６１４    絶縁膜
６１６    絶縁膜
６１８    絶縁膜
６２０    導電膜
６４２ａ    開口部
６４２ｂ    開口部
６４４ａ    開口部
６４４ｂ    開口部
６４６ａ    開口部
６４６ｂ    開口部
６５０    評価用サンプル
７０２    基板
７４２    絶縁膜
７４４    絶縁膜
７４６    隔壁
７４８    スペーサ
７５２    導電膜
７５２ａ    導電膜
７５２ｂ    導電膜
７５４    導電膜
７５６    ＥＬ層
７５８    導電膜
７６０    基板
７６２    遮光膜
７６４Ｇ    カラーフィルタ
７６４Ｒ    カラーフィルタ
７７０    トランジスタ
７７２    容量素子
７７３    抵抗素子
７７４    発光素子
８０４    導電膜
８０４ａ    導電膜
８０４ｂ    導電膜
８０６    絶縁膜
８０７    絶縁膜
８０９    酸化物導電膜
８１２    導電膜
８１２ａ    導電膜
８１２ｂ    導電膜
８１８    絶縁膜
８２０    導電膜
２０００    タッチパネル
２００１    タッチパネル
２５０１    表示装置
２５０２ｔ    トランジスタ
２５０３ｃ    容量素子
２５０３ｔ    トランジスタ
２５０４    走査線駆動回路
２５０５    画素
２５０９    ＦＰＣ
２５１０    基板
２５１０ａ    絶縁層
２５１０ｂ    可撓性基板
２５１０ｃ    接着層
２５１１    配線
２５１９    端子
２５２１    絶縁層
２５２８    隔壁
２５５０    ＥＬ素子
２５６０    封止層
２５６７    着色層
２５６８    遮光層
２５６９    反射防止層
２５７０    基板
２５７０ａ    絶縁層
２５７０ｂ    可撓性基板
２５７０ｃ    接着層
２５８０    発光モジュール
２５９０    基板
２５９１    電極
２５９２    電極
２５９３    絶縁層
２５９４    配線
２５９５    タッチセンサ
２５９７    接着層
２５９８    配線
２５９９    接続層
２６０１    パルス電圧出力回路
２６０２    電流検出回路
２６０３    容量
２６１１    トランジスタ
２６１２    トランジスタ
２６１３    トランジスタ
２６２１    電極
２６２２    電極
３０００    成膜装置
３０１０    加工部材
３１８０    成膜室
３１８１ａ    原料供給部
３１８１ｂ    原料供給部
３１８２    制御部
３１８２ａ    流量制御器
３１８２ｂ    流量制御器
３１８２ｃ    流量制御器
３１８２ｈ    加熱機構
３１８３    導入口
３１８４    排出口
３１８５    排気装置
３１８６    支持部
３１８７    加熱機構
３１８８    扉
５１００    ペレット
５１２０    基板
５１６１    領域
５２００    ペレット
５２０１    イオン
５２０３    粒子
５２２０    基板
５２３０    ターゲット
５２４０    プラズマ
５２６０    加熱機構
８０００    表示モジュール
８００１    上部カバー
８００２    下部カバー
８００３    ＦＰＣ
８００４    タッチパネル
８００５    ＦＰＣ
８００６    表示パネル
８００７    バックライト
８００８    光源
８００９    フレーム
８０１０    プリント基板
８０１１    バッテリ
９０００    筐体
９００１    表示部
９００３    スピーカ
９００５    操作キー
９００６    接続端子
９００７    センサ
９００８    マイクロフォン
９０５０    操作ボタン
９０５１    情報
９０５２    情報
９０５３    情報
９０５４    情報
９０５５    ヒンジ
９１００    携帯情報端末
９１０１    携帯情報端末
９１０２    携帯情報端末
９２００    携帯情報端末
９２０１    携帯情報端末
９５００    表示装置
９５０１    表示パネル
９５０２    表示領域
９５０３    領域
９５１１    軸部
９５１２    軸受部
【図１】
2016126343.tif 000003
【図２】
2016126343.tif 000004
【図３】
2016126343.tif 000005
【図４】
2016126343.tif 000006
【図５】
2016126343.tif 000007
【図６】
2016126343.tif 000008
【図７】
2016126343.tif 000009
【図８】
2016126343.tif 000010
【図９】
2016126343.tif 000011
【図１０】
2016126343.tif 000012
【図１１】
2016126343.tif 000013
【図１２】
2016126343.tif 000014
【図１３】
2016126343.tif 000015
【図１４】
2016126343.tif 000016
【図１５】
2016126343.tif 000017
【図１６】
2016126343.tif 000018
【図１７】
2016126343.tif 000019
【図１８】
2016126343.tif 000020
【図１９】
2016126343.tif 000021
【図２０】
2016126343.tif 000022
【図２１】
2016126343.tif 000023
【図２２】
2016126343.tif 000024
【図２３】
2016126343.tif 000025
【図２４】
2016126343.tif 000026
【図２５】
2016126343.tif 000027
【図２６】
2016126343.tif 000028
【図２７】
2016126343.tif 000029
【図３４】
2016126343.tif 000030
【図３５】
2016126343.tif 000031
【図３６】
2016126343.tif 000032
【図３７】
2016126343.tif 000033
【図３８】
2016126343.tif 000034
【図３９】
2016126343.tif 000035
【図４０】
2016126343.tif 000036
【図４１】
2016126343.tif 000037
【図４２】
2016126343.tif 000038
【図４３】
2016126343.tif 000039
【図４４】
2016126343.tif 000040
【図４５】
2016126343.tif 000041
【図４６】
2016126343.tif 000042
【図２８】
2016126343.tif 000043
【図２９】
2016126343.tif 000044
【図３０】
2016126343.tif 000045
【図３１】
2016126343.tif 000046
【図３２】
2016126343.tif 000047
【図３３】
2016126343.tif 000048