(57)【要約】【課題】マイクロコンピュータに周期信号出力回路及び重畳回路を追加するのみで、量子化誤差をソフトウェアにより安価に削減できるＡ／Ｄ変換装置を提供する。【解決手段】入力される電圧信号より周波数が高い周期的電圧信号を出力する周期信号出力回路７と、入力される電圧信号に、周期信号出力回路７が出力した周期的電圧信号を重畳させて出力する重畳回路８と、重畳回路８が出力した電圧信号をＡ／Ｄ変換するＡ／Ｄ変換器２と、Ａ／Ｄ変換器２がＡ／Ｄ変換したディジタル信号を、周期信号出力回路７が出力した周期的電圧信号より高い周波数によりサンプリングし、サンプリングしたディジタル信号を、周期的電圧信号の周期毎に平均化する平均化部３と、平均化部３が平均化したディジタル信号に、Ａ／Ｄ変換器２の分解能を２で除した除算値を加算する加算部４とを備え、周期的電圧信号の振幅は、除算値以上である構成である。【選択図】図１
2016201655.tif 000002
【特許請求の範囲】
【請求項１】
入力される電圧信号より周波数が高い周期的電圧信号を出力する周期信号出力回路と、
前記電圧信号に、該周期信号出力回路が出力した周期的電圧信号を重畳させて出力する重畳回路と、
該重畳回路が出力した電圧信号をＡ／Ｄ変換するＡ／Ｄ変換器と、
該Ａ／Ｄ変換器がＡ／Ｄ変換したディジタル信号を、前記周期的電圧信号より高い周波数によりサンプリングし、サンプリングしたディジタル信号を、前記周期的電圧信号の周期毎に平均化する平均化部と、
該平均化部が平均化したディジタル信号に、前記Ａ／Ｄ変換器の分解能を２で除した除算値を加算する加算部と
を備え、
前記周期的電圧信号の振幅は、前記除算値以上であることを特徴とするＡ／Ｄ変換装置。
【請求項２】
入力される電圧信号より周波数が高い周期的電圧信号を出力する周期信号出力回路と、
前記電圧信号に、該周期信号出力回路が出力した周期的電圧信号を重畳させて出力する重畳回路と、
該重畳回路が出力した電圧信号をＡ／Ｄ変換するＡ／Ｄ変換器と、
該Ａ／Ｄ変換器がＡ／Ｄ変換したディジタル信号を、前記周期的電圧信号より高い周波数によりサンプリングし、サンプリングしたディジタル信号をフィルタ処理するディジタルフィルタと、
該ディジタルフィルタがフィルタ処理したディジタル信号に、前記Ａ／Ｄ変換器の分解能を２で除した除算値を加算する加算部と
を備え、
前記周期的電圧信号の振幅は、前記除算値以上であることを特徴とするＡ／Ｄ変換装置。
【請求項３】
前記周期的信号出力回路を駆動又は停止する為の信号を出力する信号出力部を更に備える請求項１又は２に記載のＡ／Ｄ変換装置。
【請求項４】
外部からの信号を受付ける信号受付部と、
該信号受付部が受付けた信号に応じて、前記周期的信号出力回路の周波数、及び前記サンプリングの周波数を変化させる周波数可変部と
を更に備える請求項１乃至３の何れか１項に記載のＡ／Ｄ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力される電圧信号より周波数が高い周期的電圧信号を、入力される電圧信号に重畳させ、重畳させた電圧信号をＡ／Ｄ（アナログ／ディジタル）変換し、Ａ／Ｄ変換したディジタル信号を、前記周期的電圧信号より高い周波数でサンプリングし、サンプリングしたディジタル信号を、前記周期的電圧信号の周期毎に平均化して出力するＡ／Ｄ変換装置に関するものである。
【背景技術】
【０００２】
アナログ信号をディジタル信号に変換するＡ／Ｄ変換器は、マイクロコンピュータ等を使用したディジタル制御の普及に伴って多用されるようになっている。
Ａ／Ｄ変換器では、例えば５Ｖを１０ビットでＡ／Ｄ変換する場合、Ａ／Ｄ変換する都度、切捨て処理が行われるので、最大５Ｖ／１０２４≒５ｍＶの量子化誤差が発生する。量子化誤差を小さくするには、ビット数を増加させれば良いが、そのようなＡ／Ｄ変換器は高価である。
【０００３】
その為、従来は、ディジタル変換すべきアナログ信号に高周波信号を重畳させ、高周波信号を重畳させた電圧信号をＡ／Ｄ変換し、Ａ／Ｄ変換したディジタル信号を、高周波信号より高い周波数によりサンプリングし、サンプリングしたディジタル信号を、高周波信号の周期毎に平均化することにより、高分解能化することが行われている。
【０００４】
特許文献１には、Ａ／Ｄ変換器のリファレンス端子で、入力アナログ信号よりも高い高周波信号をリファレンス電圧に重畳して入力するＡ／Ｄ変換回路が開示されている。高周波信号が重畳されたリファレンス電圧と入力アナログ信号との切り合い回数が増加し、分解能が向上する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１８３７４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した従来の高分解能化技術では、サンプリングする際にも切捨て処理が行われており、その切捨て処理による量子化誤差が依然残留しているという問題がある。
また、特許文献１に記載されたＡ／Ｄ変換回路では、入力アナログ信号の電圧がリファレンス信号に対して小さいときは、分解能の向上効果が十分得られず、また、多チャンネル化するときは、全ての入力アナログ信号に対して全加算器又はフィルタ回路が必要となって、部品コストが増加する。
【０００７】
本発明は、上述したような事情に鑑みてなされたものであり、マイクロコンピュータに周期信号出力回路及び重畳回路を追加するのみで、量子化誤差をソフトウェアにより安価に削減できるＡ／Ｄ変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るＡ／Ｄ変換装置は、入力される電圧信号より周波数が高い周期的電圧信号を出力する周期信号出力回路と、前記電圧信号に、該周期信号出力回路が出力した周期的電圧信号を重畳させて出力する重畳回路と、該重畳回路が出力した電圧信号をＡ／Ｄ変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器がＡ／Ｄ変換したディジタル信号を、前記周期的電圧信号より高い周波数によりサンプリングし、サンプリングしたディジタル信号を、前記周期的電圧信号の周期毎に平均化する平均化部と、該平均化部が平均化したディジタル信号に、前記Ａ／Ｄ変換器の分解能を２で除した除算値を加算する加算部とを備え、前記周期的電圧信号の振幅は、前記除算値以上であることを特徴とする。
【０００９】
このＡ／Ｄ変換装置では、周期信号出力回路が、入力される電圧信号より周波数が高い周期的電圧信号を出力し、重畳回路が、入力される電圧信号に、周期信号出力回路が出力した周期的電圧信号を重畳させて出力する。Ａ／Ｄ変換器が、重畳回路が出力した電圧信号をＡ／Ｄ変換し、平均化部が、Ａ／Ｄ変換器がＡ／Ｄ変換したディジタル信号を、周期的電圧信号より高い周波数によりサンプリングし、サンプリングしたディジタル信号を、周期的電圧信号の周期毎に平均化し、加算部が、平均化部が平均化したディジタル信号に、Ａ／Ｄ変換器の分解能を２で除した除算値を加算する。周期的電圧信号の振幅は、除算値以上である。
【００１０】
本発明に係るＡ／Ｄ変換装置は、入力される電圧信号より周波数が高い周期的電圧信号を出力する周期信号出力回路と、前記電圧信号に、該周期信号出力回路が出力した周期的電圧信号を重畳させて出力する重畳回路と、該重畳回路が出力した電圧信号をＡ／Ｄ変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器がＡ／Ｄ変換したディジタル信号を、前記周期的電圧信号より高い周波数によりサンプリングし、サンプリングしたディジタル信号をフィルタ処理するディジタルフィルタと、該ディジタルフィルタがフィルタ処理したディジタル信号に、前記Ａ／Ｄ変換器の分解能を２で除した除算値を加算する加算部とを備え、前記周期的電圧信号の振幅は、前記除算値以上であることを特徴とする。
【００１１】
このＡ／Ｄ変換装置では、周期信号出力回路が、入力される電圧信号より周波数が高い周期的電圧信号を出力し、重畳回路が、入力される電圧信号に、周期信号出力回路が出力した周期的電圧信号を重畳させて出力する。Ａ／Ｄ変換器が、重畳回路が出力した電圧信号をＡ／Ｄ変換し、ディジタルフィルタが、Ａ／Ｄ変換器がＡ／Ｄ変換したディジタル信号を、周期的電圧信号より高い周波数によりサンプリングし、サンプリングしたディジタル信号をフィルタ処理する。加算部が、ディジタルフィルタがフィルタ処理したディジタル信号に、Ａ／Ｄ変換器の分解能を２で除した除算値を加算する。周期的電圧信号の振幅は、除算値以上である。
【００１２】
本発明に係るＡ／Ｄ変換装置は、前記周期的信号出力回路を駆動又は停止する為の信号を出力する信号出力部を更に備えることを特徴とする。
【００１３】
本発明に係るＡ／Ｄ変換装置は、外部からの信号を受付ける信号受付部と、該信号受付部が受付けた信号に応じて、前記周期的信号出力回路の周波数、及び前記サンプリングの周波数を変化させる周波数可変部とを更に備えることを特徴とする。
【００１４】
このＡ／Ｄ変換装置では、信号受付部が、外部からの信号を受付け、周波数可変部が、信号受付部が受付けた信号に応じて、周期的信号出力回路の周波数、及びＡ／Ｄ変換したディジタル信号をサンプリングする周波数を変化させる。
【発明の効果】
【００１５】
本発明に係るＡ／Ｄ変換装置によれば、マイクロコンピュータに周期信号出力回路及び重畳回路を追加するのみで、量子化誤差をソフトウェアにより安価に削減できるＡ／Ｄ変換装置を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係るＡ／Ｄ変換装置の実施の形態の概略構成を示すブロック図である。
【図２】本発明に係るＡ／Ｄ変換装置の実施の形態の動作を説明する為の説明図である。
【図３】本発明に係るＡ／Ｄ変換装置の実施の形態の動作を説明する為の算出表である。
【図４】本発明に係るＡ／Ｄ変換装置の実施の形態の概略構成を示すブロック図である。
【図５】本発明に係るＡ／Ｄ変換装置の実施の形態の概略構成を示すブロック図である。
【発明を実施するための形態】
【００１７】
以下に、本発明をその実施の形態を示す図面に基づいて詳述する。
【００１８】
（実施の形態１）
図１は、本発明に係るＡ／Ｄ変換装置の実施の形態１の概略構成を示すブロック図である。
このＡ／Ｄ変換装置は、正弦波信号出力回路７及び重畳回路８と、マイクロコンピュータ１が有するＡ／Ｄ変換器２、平均化処理部３、オフセット処理部４、制御部５及びＩ／Ｏポート６とを備えている。
正弦波信号出力回路（周期信号出力回路）７は、周波数が、入力される被測定信号（電圧信号）より高く、振幅がＡ／Ｄ変換器２の分解能／２（以下、除算値と記載）以上である正弦波電圧信号を出力し、重畳回路８に与える。
【００１９】
重畳回路８は、Ａ／Ｄ変換対象の入力される被測定信号に、正弦波信号出力回路７から与えられる正弦波電圧信号を重畳させて、Ａ／Ｄ変換器２に入力する。
Ａ／Ｄ変換器２は、正弦波電圧信号が重畳され入力された被測定信号を、外部から与えられたリファレンス電圧（例えば５Ｖ）に基づき、ディジタル信号にＡ／Ｄ変換して、平均化処理部（平均化部）３に与える。
【００２０】
平均化処理部３は、Ａ／Ｄ変換器２から与えられたディジタル信号を、正弦波信号出力回路７が出力する正弦波電圧信号より高い周波数でサンプリングし、サンプリングしたディジタル信号を、正弦波信号出力回路７が出力する正弦波電圧信号の周期毎に平均化処理し、オフセット処理部４に与える。尚、平均化処理部３に代えて、サンプリングしたディジタル信号をフィルタ処理するディジタルフィルタ（ＩＩＲ，ＦＩＲ等）を備えることも可能である。
【００２１】
オフセット処理部（加算部）４は、平均化処理部３から与えられたディジタル信号に、Ａ／Ｄ変換器２の前記除算値を加算して制御部５に与える。
制御部５は、マイクロコンピュータ１内の各部を制御し、オフセット処理部４から与えられたディジタル信号の値、又はこの値に応じた際御信号を、必要に応じて、Ｉ／Ｏポート６を通じて出力する。
【００２２】
以下に、このような構成のＡ／Ｄ変換装置の動作を説明する。
ここでは、Ａ／Ｄ変換器２は、例えば５Ｖを１０ビットでＡ／Ｄ変換する。この場合、重畳回路８が存在しなければ、Ａ／Ｄ変換器２では、最大５Ｖ／１０２４≒５ｍＶの量子化誤差（分解能）が発生する。つまり、Ａ／Ｄ変換器２では、図２Ａに示すように、例えば２０４ｍＶ，２０２ｍＶ，２００ｍＶの各入力電圧は、同じ２００ｍＶにディジタル変換される。
ここで、図２Ｂに示すように、２０４ｍＶ，２０２ｍＶ，２００ｍＶの各入力電圧を、それぞれ９回サンプリングして平均化しても、結果は変わらずそれぞれ２００ｍＶである。
【００２３】
そこで、重畳回路８が、入力される被測定信号に、振幅３ｍＶの正弦波電圧信号を重畳させると、Ａ／Ｄ変換器２では、２０４ｍＶ，２０２ｍＶ，２００ｍＶの各入力電圧は、図２Ｃに示すように、それぞれ２０４ｍＶ，２０２ｍＶ，２００ｍＶを中心電圧とする正弦波電圧信号となって入力され、ディジタル変換される。
【００２４】
ここで、平均化処理部３が、図２Ｃに示すように、２０４ｍＶ，２０２ｍＶ，２００ｍＶを各中心電圧とする各正弦波電圧信号を、それぞれ１周期毎に９回サンプリングして平均化すると、２０４ｍＶを中心電圧とする正弦波電圧信号では、２０５ｍＶを３回、２００ｍＶを６回サンプリングすることになり、これらの平均値は２０１．７ｍＶとなる。
【００２５】
２０２ｍＶを中心電圧とする正弦波電圧信号では、平均化処理部３は、２０５ｍＶを１回、２００ｍＶを７回、１９５ｍＶを１回サンプリングすることになり、これらの平均値は２００ｍＶとなる。
２００ｍＶを中心電圧とする正弦波電圧信号では、平均化処理部３は、２００ｍＶを６回、１９５ｍＶを３回サンプリングすることになり、これらの平均値は１９８．３ｍＶとなる。
【００２６】
上述した各平均値では、サンプリングする都度、５ｍＶの量子化誤差（分解能）により切捨て処理が行われているので、単純に平均すると、約２．５ｍＶ宛切捨てられていると推定できる。
そこで、平均化処理部３が出力した各平均値に、オフセット処理部４がそれぞれ２．５ｍＶ宛加算すれば、その誤差は、Ａ／Ｄ変換器２がＡ／Ｄ変換しただけの場合の誤差に比較して小さくすることができる筈である。
【００２７】
図３は、被測定信号の各入力電圧値（１）について、Ａ／Ｄ変換後の各電圧値（２）、平均化処理後の各電圧値（４）、２．５ｍＶ加算後の各電圧値（３）、Ａ／Ｄ変換後の各誤差（２）−（１）、２．５ｍＶ加算後の各誤差（３）−（１）を示す算出表である。
例えば、オフセット処理部４が、平均化処理部３が出力した各平均値２０１．７ｍＶ、２００ｍＶ、１９８．３ｍＶ等（（４））に、それぞれ２．５ｍＶ宛加算すれば（（３））、それらの誤差（（３）−（１））の合計は、Ａ／Ｄ変換器２がＡ／Ｄ変換しただけの場合（（２））の誤差（（２）−（１））の合計に比較して、小さくなっている。
【００２８】
尚、本実施の形態１では、入力される被測定信号が変化しない静的動作の場合を説明したが、被測定信号が変動する動的動作の場合でも同様である。
また、重畳回路８が被測定信号に重畳させる周期的電圧信号は、三角波が歪みが無く理想的であるが、正弦波及び矩形波でも有効であり、正弦波は、回路が簡素で済む為、コスト面で有利である。
また、平均化処理部３のサンプリング周期は、周期的電圧信号に同期させる（周波数を逓倍化する）か、誤差が薄まる程度の時間（例えば１／１００周期）とする。
【００２９】
（実施の形態２）
図４は、本発明に係るＡ／Ｄ変換装置の実施の形態２の概略構成を示すブロック図である。
このＡ／Ｄ変換装置では、制御部５は、Ｉ／Ｏポート６が外部から受付けた操作信号に基づき、正弦波信号出力回路７を駆動／停止する為の信号を、Ｉ／Ｏポート（信号出力部）６から出力させる。これにより、Ａ／Ｄ変換に高精度が必要なときのみ、正弦波信号出力回路７を駆動させることができ、ノイズ源になる虞がある正弦波信号出力回路７の駆動時間を削減でき、消費電力を低減できる。その他の構成及び動作は、実施の形態１で説明したＡ／Ｄ変換装置と同様であるので、説明を省略する。
【００３０】
（実施の形態３）
図５は、本発明に係るＡ／Ｄ変換装置の実施の形態３の概略構成を示すブロック図である。
このＡ／Ｄ変換装置では、マイクロコンピュータ１ｂが、正弦波信号出力回路７の周波数を定める為のＰＷＭ（Pulse Width Modulation）信号を出力するＰＷＭ回路９を備えている。
制御部５は、Ｉ／Ｏポート（信号受付部）６が外部から受付けた操作信号に基づき、ＰＷＭ回路９に正弦波信号出力回路７の周波数を変更させ、この変更に応じて、平均化処理部３の平均化周期及びサンプリング周期を変化させる。尚、ＰＷＭ回路９に限らず、他の制御信号を出力する制御回路であっても良い。
【００３１】
これにより、ノイズ源になる虞がある正弦波信号出力回路７のノイズピークを外したり、正弦波信号出力回路７を停止させたりすることができ、正弦波信号出力回路７に起因するノイズを抑制することができる。
例えば、車載のＡ／Ｄ変換装置であれば、車両走行中はラジオ波の周波数を回避することができ、エンジン停止中は可聴域のノイズ源となる周波数を回避することができる。その他の構成及び動作は、実施の形態１で説明したＡ／Ｄ変換装置と同様であるので、説明を省略する。
【符号の説明】
【００３２】
１  マイクロコンピュータ
２  Ａ／Ｄ変換器
３  平均化処理部（平均化部）
４  オフセット処理部（加算部）
５  制御部（周波数可変部）
６  Ｉ／Ｏポート（信号出力部、信号受付部）
７  正弦波信号出力回路（周期信号出力回路）
８  重畳回路
９  ＰＷＭ回路（周波数可変部）
【図１】
2016201655.tif 000003
【図２】
2016201655.tif 000004
【図３】
2016201655.tif 000005
【図４】
2016201655.tif 000006
【図５】
2016201655.tif 000007