(57)【要約】【課題】ゲート配線の配線インダクタンスを極力小さくして、意図しないターンオンを抑制することのできる半導体装置を提供する。【解決手段】半導体装置は、おもて面にゲート電極及びソース電極有する半導体チップと、一端面に第１電極を有し、一端面とは異なる面に第２電極及び第３電極を有し、第１電極と第２電極との間にコンデンサである誘電体部を有し、第１電極と第３電極との間は導通されている三端子コンデンサとを備える。そして、第１電極が半導体チップのゲート電極に接合されて電気的に接続され、第２電極がソース端子および半導体チップのソース電極に電気的に接続され、第３電極がゲート端子に電気的に接続されている。【選択図】図５
2016201442.tif 000002
【特許請求の範囲】
【請求項１】
おもて面にゲート電極及びソース電極を有する半導体チップと、
一端面に第１電極を有し、前記一端面とは異なる面に第２電極及び第３電極を有し、前記第１電極と前記第２電極との間にコンデンサである誘電体部を有し、前記第１電極と前記第３電極との間は導通されている三端子コンデンサと、
を備え、
前記第１電極が前記半導体チップのゲート電極に接合されて電気的に接続され、
前記第２電極がソース端子および前記半導体チップのソース電極に電気的に接続され、
前記第３電極がゲート端子に電気的に接続された、
半導体装置。
【請求項２】
前記三端子コンデンサの前記第２電極に接続されるソース金属層と、第３電極に接続されるゲート金属層とを有するプリント基板と、
前記プリント基板の前記ソース金属層と、前記半導体チップのソース電極とを電気的に接続する導電部材と、
を更に備える請求項１記載の半導体装置。
【請求項３】
前記三端子コンデンサの前記第２電極及び前記第３電極が、前記三端子コンデンサの前記半導体チップと当接する一端面とは反対側の端面に配置されている請求項２記載の半導体装置。
【請求項４】
前記三端子コンデンサの第２電極が、前記三端子コンデンサの前記半導体チップと当接する一端面と、前記一端面とは反対側の端面との間にある一側面に配置され、
前記三端子コンデンサの第３電極が、前記一側面とは反対側の側面に配置された請求項２記載の半導体装置。
【請求項５】
前記三端子コンデンサが、該半導体チップの前記ゲート電極よりも面積が小さい導電性の支持板を介して前記第１電極に接合されている請求項１記載の半導体装置。
【請求項６】
前記導電部材が、導電ポスト、導電ブロックまたは導電バネである請求項２記載の半導体装置。
【請求項７】
前記半導体チップが、ワイドバンドギャップ半導体よりなる請求項１記載の半導体装置。
【請求項８】
一端面に第１電極を有し、
前記一端面とは異なる面に第２電極及び第３電極を有し、
前記第１電極と前記第２電極との間にコンデンサである誘電体部を有し、
前記第１電極と前記第３電極との間は導通されている
三端子コンデンサ。
【請求項９】
前記一端面とは反対側の端面に前記第２電極及び前記第３電極が配置されている
請求項８記載の三端子コンデンサ。
【請求項１０】
前記一端面と、前記一端面とは反対側の端面との間の一側面に前記第２電極が配置され、
前記一側面とは反対側の側面に前記第３電極が配置されている
請求項８記載の三端子コンデンサ。
【請求項１１】
前記第２電極と前記第３電極との間に、絶縁体部を備える請求項８記載の三端子コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びそれに用いられる三端子コンデンサに関する。
【背景技術】
【０００２】
パワー半導体モジュールの一例として、スイッチング素子とそれに逆並列に接続された還流ダイオードとを一つのアームとして、上アーム及び下アームにより構成されたブリッジ回路に用いられるパワー半導体モジュールがある。このようなブリッジ回路において、スイッチング素子が例えばＭＯＳＦＥＴである場合に、一方のアームのＭＯＳＦＥＴが高速にターンオンし、そのドレイン−ソース間が高い電圧変化率（ｄＶ／ｄｔ）で変化すると、他方のアームのＭＯＳＦＥＴのゲート−ソース間の寄生容量に変位電流が生じ、ゲート−ソース間電圧が増加する。このゲート−ソース間電圧がゲート閾値電圧を超えると、他方のアームのＭＯＳＦＥＴが意図せずターンオンする。そして、上下アームに貫通電流が流れて短絡状態となり、ＭＯＳＦＥＴの破壊や短寿命化や信頼性の低下を招くおそれがある。意図しないターンオンは、特にスイッチングスピードが速いユニポーラデバイス、例えはＭＯＳＦＥＴ等で生じ易い。
【０００３】
意図しないターンオンを抑制するために、ゲート駆動回路のゲート抵抗を大きくし、インピーダンスを低減させてゲート・ソース間の電圧上昇を抑えることが行われている。しかしながら、ゲート抵抗を増大させると、また、スイッチングスピードに制約を生じる。
意図しないターンオンを防止する別の手法として、ＩＧＢＴのゲート−エミッタ間にキャパシタを接続し、ノイズの発生又はゲート−エミッタ間電圧の変動を抑制した半導体装置がある（特許文献１）。特許文献１に記載された半導体装置は、半導体素子が接合されている積層基板のゲート配線銅箔とエミッタ配線銅箔との間に、コンデンサが接続されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２４３９０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載された半導体装置は、コンデンサが、積層基板のゲート配線銅箔とエミッタ配線銅箔との間に接続されている。そのため、半導体素子のゲート電極とコンデンサとの間のゲート配線による配線インダクタンスが大きく、誤動作の抑制には、いまなお改良の余地があった。
【０００６】
本発明は、上記の問題を有利に解決するものであり、ゲート配線の配線インダクタンスを極力小さくして、意図しないターンオンを抑制することのできる半導体装置及び三端子コンデンサを提供することを目的とする。     
【課題を解決するための手段】
【０００７】
本発明の一側面は、おもて面にゲート電極及びソース電極を有する半導体チップと、一端面に第１電極を有し、前記一端面とは異なる面に第２電極及び第３電極を有し、前記第１電極と前記第２電極との間にコンデンサである誘電体部を有し、前記第１電極と前記第３電極とは導通している三端子コンデンサと、を備え、前記第１電極が前記半導体チップのゲート電極に接合されて電気的に接続され、前記第２電極がソース端子および前記半導体チップのソース電極に電気的に接続され、前記第３電極がゲート端子に電気的に接続された半導体装置である。
【０００８】
本発明の別の側面は、一端面に第１電極を有し、前記一端面とは異なる面に第２電極及び第３電極を有し、前記第１電極と前記第２電極との間にコンデンサである誘電体部を有し、前記第１電極と前記第３電極とは導通されている三端子コンデンサである。
【発明の効果】
【０００９】
本発明によれば、ゲート配線の配線インダクタンスを極力小さくして、意図しないターンオンを抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態のパワー半導体モジュールの模式的な断面図である。
【図２】図１のＩＩ−ＩＩ線における平面図である。
【図３】図１のＩＩＩ−ＩＩＩ線における平面図である。
【図４】半導体チップの平面図である。
【図５】半導体チップ及びその近傍の断面図である。
【図６】三端子コンデンサの斜視図である。
【図７】パワー半導体モジュールの回路図である。
【図８】三端子コンデンサの斜視図である。
【図９】実施形態２におけるプリント基板の平面図である。
【図１０】実施形態２における半導体チップ及びその近傍の断面図である。
【図１１】実施形態３における半導体チップ及びその近傍の断面図である
【発明を実施するための形態】
【００１１】
以下、本発明の半導体装置の実施形態について、図面を参照しつつ具体的に説明する。なお、本出願の記載に用いられている「電気的かつ機械的に接続されている」という用語は、対象物同士が直接接合により接続されている場合に限られず、はんだや金属焼結材などの導電性の接合材を介して対象物同士が接続されている場合も含むものとする。
【００１２】
（実施形態１）
図１は、本発明の実施形態１のパワー半導体モジュール１０の模式的な断面図である。図２は、図１のパワー半導体モジュール１０のＩＩ−ＩＩの位置における平面図である。図３は、図１のパワー半導体モジュール１０のＩＩＩ−ＩＩＩの位置における平面図である。図１は、図２におけるＩ−Ｉ断面図に相当する。パワー半導体モジュール１０は、上アーム及び下アームを含む２ｉｎ１モジュールの例であり、図１〜図３は、この２ｉｎ１モジュールの片アームを示している。
【００１３】
図１〜図３に示すように、パワー半導体モジュール１０は、半導体チップ１２、及び三端子コンデンサ１６を備えている。パワー半導体モジュール１０は、さらに、積層基板１１、半導体チップ１３、プリント基板１４、導電ポスト１５、ドレイン端子１９Ａ、ソース端子１９Ｂ及びゲート端子１９Ｃを備えている。
積層基板１１は、絶縁板１１ａと、絶縁板１１ａのおもて面（図では上面）に設けられた回路板１１ｂと、絶縁板１１ａの裏面（図では下面）に設けられた金属板１１ｃとが積層して構成されている。
【００１４】
図２に図１のＩＩ−ＩＩ線の位置における平面図を示す。図１は、図２のＩ−Ｉ線で切断した断面図に相当する。図２において回路板１１ｂは、絶縁板１１ａのおもて面上に選択的に形成されていて、第１領域１１ｂ１、第２領域１１ｂ２、第３領域１１ｂ３及び第４領域１１ｂ４を含んでいる。
回路板１１ｂの第１領域１１ｂ１には、半導体チップ１２及び半導体チップ１３が並べて設けられている。また第１領域１１ｂ１の隅部に、外部端子であるドレイン端子１９Ａが設けられている。
【００１５】
図１及び図２において、スイッチング素子である半導体チップ１２は縦型のパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の例である。また、半導体チップ１３は半導体チップ１２と逆並列に接続されるダイオードの例である。
半導体チップ１２のおもて面には、出力用電極であるソース電極１２ａ及び制御電極であるゲート電極１２ｂが備えられている。ソース電極１２ａには導電ポスト１５Ａの一方がはんだにより電気的かつ機械的に接続されている。また、ゲート電極１２ｂには三端子コンデンサ１６の一端面に配置された第１電極が、はんだにより接合され、電気的に接続されている。この三端子コンデンサ１６については、後で詳述する。
また、半導体チップ１２の裏面には、入力用電極であるドレイン電極（図示せず）が備えられている。このドレイン電極と回路板１１ｂの第１領域１１ｂ１とが、導電性の接合材であるはんだ２０により電気的かつ機械的に接続されている。
【００１６】
また、半導体チップ１３のおもて面にはアノード電極１３ａが、裏面にはカソード電極（図示せず）が備えられている。このカソード電極と回路板１１ｂの第１領域１１ｂ１とが、はんだ２０により電気的かつ機械的に接続されている。
【００１７】
回路板１１ｂの第１領域１１ｂ１とドレイン端子１９Ａとは、はんだ等の導電性接合材、超音波接合又は溶接などにより電気的かつ機械的に接続されている。
回路板１１ｂの第２領域１１ｂ２及び第４領域１１ｂ４には、外部端子であるソース端子１９Ｂが、第３領域１１ｂ３には、外部端子であるゲート端子１９Ｃが、それぞれ導電性接合材、超音波接合又は溶接などによって電気的かつ機械的に接続されている。
【００１８】
プリント基板１４は、図１に示すように半導体チップ１２のおもて面、半導体チップ１３のおもて面、及び積層基板１１の回路板１１ｂに対向して設けられている。プリント基板１４は、絶縁層１４ａと、この絶縁層１４ａの少なくとも一方の面に配置された金属層１４ｂとを有している。
【００１９】
図３に、図１のＩＩＩ−ＩＩＩ線の位置における平面図を示す。金属層１４ｂは、ソース金属層１４ｂ１及びゲート金属層１４ｂ２を含んでいる。ソース金属層１４ｂ１は、半導体チップ１２のソース電極１２ａ及び半導体チップ１３のアノード電極と、回路板１１ｂの第２領域１１ｂ２及び第４領域１１ｂ４とを電気的に接続する機能を有する。ゲート金属層１４ｂ２は、半導体チップ１２のゲート電極１２ｂと回路板１１ｂの第３領域１１ｂ３とを電気的に接続する機能を有する。
金属層１４ｂのソース金属層１４ｂ１には、ソース端子１９Ｂが電気的かつ機械的に接続されている。
【００２０】
図１〜図３に示すように、プリント基板１４の金属層１４ｂと、半導体チップ１２のおもて面電極、半導体チップ１３のおもて面電極、又は積層基板１１の回路板１１ｂとの間には、複数の導電ポスト１５Ａ〜１５Ｃが設けられている。本明細書では、導電ポスト１５Ａ〜１５Ｃの総称として、導電ポスト１５と呼称する。導電ポスト１５は、その一方が半導体チップ１２のおもて面電極、半導体チップ１３のおもて面電極又は積層基板１１の回路板１１ｂに、はんだ２０により電気的かつ機械的に接続されている。そして、導電ポスト１５の他方は、プリント基板１４の絶縁層１４ａを貫いて、プリント基板１４の金属層１４ｂに、はんだやロウ付け、又はカシメにより電気的かつ機械的に接続されている。
【００２１】
導電ポスト１５Ａは、金属層１４ｂのソース金属層１４ｂ１と半導体チップ１２のソース電極とを電気的に接続している。導電ポスト１５Ｂは、金属層１４ｂのソース金属層１４ｂ１と半導体チップ１３のアノード電極とを電気的に接続している。導電ポスト１５Ｃは、金属層１４ｂのゲート金属層１４ｂ２と積層基板１１の回路板１１ｂの第３領域１１ｂ３とを電気的に接続している。
【００２２】
導電ポスト１５及びプリント基板１４は、半導体チップ１２又は１３のおもて面に配置された電極と、外部端子（ソース端子１９Ｂやゲート端子１９Ｃ）とを電気的に接続する配線部材の機能を有している。なお、配線部材は、導電ポスト１５とプリント基板１４との組み合わせに限定されず、例えば、ボンディングワイヤを用いることができる。もっとも、三端子コンデンサ１６を備える本実施形態のパワー半導体モジュール１０は、三端子コンデンサ１６を、ゲート電極１２ｂと接続する導電ポストの代わりに用いることができるので、導電ポスト１５とプリント基板１４との組み合わせよりなる配線部材が好ましい。
【００２３】
導電ポスト１５Ａと、導電ポスト１５Ｂとソース端子１９Ｂとがプリント基板１４の金属層１４ｂのソース金属層１４ｂ１に電気的に接続されていることにより、半導体チップ１２のソース電極と、半導体チップ１３のアノード電極と、ソース端子１９Ｂとが電気的に接続されている。
【００２４】
また、半導体チップ１２のゲート電極１２ｂに、三端子コンデンサ１６の一端面に配置された第１電極１６ａが、はんだにより接合されて電気的に接続されている。三端子コンデンサ１６は、半導体チップ１２と当接する端面とは反対側の端面に第２電極１６ｂ及び第３電極１６ｃを有する。そして、第２電極１６ｂはプリント基板１４の金属層１４ｂのソース金属層１４ｂ１に電気的に接続され、第３電極１６ｃはゲート金属層１４ｂ２に電気的に接続されている。また、三端子コンデンサ１６の第１電極１６ａと第３電極１６ｃとの間は導通されている。これにより、半導体チップ１２のゲート電極と、ゲート端子１９Ｃとが電気的に接続されている。
【００２５】
図４に半導体チップ１２の平面図を示し、図５に、図４の半導体チップ１２及びその近傍の断面図を示す。半導体チップ１２のおもて面には、ソース電極１２ａとゲート電極１２ｂとが配置されている。ソース電極１２ａには、２本の導電ポスト１５Ａの一方がはんだ２０により接合されている。またゲート電極１２ｂには、三端子コンデンサ１６の第１電極１６ａがはんだ２０により接合され、電気的に接続されている。第１電極１６ａの面積はゲート電極１２ｂの面積よりも小さい。三端子コンデンサ１６の半導体チップ１２と当接する端面とは反対側の端面の一部には、第２電極１６ｂが配置され、別の一部には第３電極１６ｃが配置されている。第２電極１６ｂには、プリント基板１４の金属層１４ｂのソース金属層１４ｂ１が、接合材、例えばはんだにより電気的かつ機械的に接続されている。また、第３電極１６ｃには、プリント基板１４の金属層１４ｂのゲート金属層１４ｂ２が、接合材、例えばはんだにより電気的かつ機械的に接続されている。
【００２６】
図６に、三端子コンデンサ１６の斜視図を示す。三端子コンデンサ１６は概略直方体の形状を有し、一端面には第１電極１６ａを有している。また、三端子コンデンサ１６の第１電極１６ａが配置された一端面とは異なる面に第２電極１６ｂ及び第３電極１６ｃを有している。本実施の形態では、三端子コンデンサ１６の第１電極１６ａが配置された一端面とは反対側の端面に第２電極１６ｂ及び第３電極１６ｃを有している。三端子コンデンサ１６は、第１電極１６ａと第２電極１６ｂとの間に、有機樹脂又はセラミックスが積層された誘電体よりなる誘電体部１６ｄを有している。第１電極１６ａと誘電体部１６ｄと第２電極１６ｂとにより、三端子コンデンサ１６は、コンデンサの機能を有している。
また、三端子コンデンサ１６は、第１電極１６ａと第３電極１６ｃとの間には導体１６ｆを有している。図６に示した例では、第１電極１６ａと第３電極１６ｃとそれらの間の導体１６ｆとは、同一の部材によりなる。そのため、第１電極１６ａと第３電極１６ｃとは導通している。第２電極と第３電極との間は、絶縁体部１６ｅにより絶縁されている。なお、導体１６ｆは、第１電極１６ａ及び第３電極１６ｃとは異なる部材であっても良く、第１電極１６ａと第３電極１６ｃとの間が導体１６ｆにより導通されていればよい。
さらに、三端子コンデンサ１６の両端面の間の側面は、絶縁体のケース又は絶縁体の被膜により覆われていてもよい。
【００２７】
上述のように、三端子コンデンサ１６の第１電極１６ａ、誘電体部１６ｄ、第２電極１６ｂ、ソース金属層１４ｂ１及び導電ポスト１５Ａを経由して、半導体チップ１２のゲート電極１２ｂとソース電極１２ａとの間が電気的に接続されている。すなわち、三端子コンデンサ１６は、ソース電極１２ａとゲート電極１２ｂとの間に接続されたキャパシタとしての機能を有している。
【００２８】
上アーム及び下アームを備える本実施形態のパワー半導体モジュール１０の回路図を図７に示す。図１及び図２は、図５に示すＡ領域の構造を示している。図７を用いて、スイッチング素子が意図せずターンオンする現象を説明する。スイッチング素子である半導体チップ１２がターンオフした際に、ターンオフ時のスイッチングｄｖ／ｄｔにより、ゲート電流がゲートインダクタンスＬｇを介して振動する。この電流の振動でゲート電圧が閾値以上になると、半導体チップ１２に意図しないターンオンが生じる。また、上アームの半導体チップ１２が高速にターンオンし、そのドレイン電圧が高い電圧変化率（ｄＶ／ｄｔ）で変化すると、下アームの半導体チップ１３（ダイオードチップ）が逆回復し、下アームの半導体チップ１２のゲート電圧が急激に上昇する。このゲート電圧は、上述の電圧上昇率（ｄＶ／ｄｔ）と下アームの半導体チップ１２の帰還容量を乗算した値である。下アームの半導体チップ１２のゲート電圧が閾値を超えると、この下アームの半導体チップ１２に意図しないターンオンが発生する。
【００２９】
本実施形態のパワー半導体モジュール１０は、半導体チップ１２のソース電極１２ａとゲート電極１２ｂとの間で、コンデンサとして機能する三端子コンデンサ１６を有している。このコンデンサは電流バイパス効果を有し、電流の振動又は高い電圧変化率によるゲート電圧の変動を抑制して意図しないターンオンを抑制することができる。また、ゲート抵抗を高めることなく意図しないターンオンを抑制することができるので、ゲート抵抗を低くすることができ、半導体チップ１２のスイッチング速度を高めることができる。このことは、スイッチング速度が速いＳｉＣよりなるＭＯＳＦＥＴにおいて特にメリットが大きい。
【００３０】
また、三端子コンデンサ１６の第１電極１６ａをゲート電極１２ｂに接合して電気的に接続することにより、三端子コンデンサ１６とゲート電極１２ｂとの間の配線距離をほぼゼロとすることができる。したがって、ゲート配線のインダクタンスＬｇを極力小さくすることができ、意図しないターンオンを一層抑制することができる。また、ゲート配線のインダクタンスＬｇが小さいほど、内蔵コンデンサ容量Ｃｇｓを小さくしても意図しないターンオンを抑制することができるので、小型で小さな容量の三端子コンデンサ１６で意図しないターンオンを抑制することができる。この三端子コンデンサ１６の小型化は、半導体チップ１２上への三端子コンデンサ１６の実装を容易にする。
【００３１】
通常の二端子コンデンサの一電極を半導体チップ１２のゲート電極１２ｂに接合して電気的に接続しようとする場合には、さらに、ゲート電極１２ｂとプリント基板１４のゲート金属層１４ｂ２とを電気的に接続する導電ポストを別途配置しなければならない。しかしながら、二端子コンデンサと、導電ポストの両方を、面積が小さい一つのゲート電極１２ｂに接合するのは、空間的に難しい。
【００３２】
これに対して本実施の形態の三端子コンデンサ１６は、第１電極１６ａと第３電極１６ｃとが導通していることから、ゲート電極１２ｂとプリント基板１４のゲート金属層１４ｂ２とを電気的に接続する導電ポストの機能をさらに有している。
【００３３】
つまり、本実施の形態の三端子コンデンサ１６は、ソース電極１２ａとゲート電極１２ｂの間に接続されたコンデンサの機能と、ゲート電極１２ｂとゲート端子１９Ｃとの間を電気的に接続する配線部材の機能とを、一つの部材で実現することができる。したがって、一つのゲート電極１２ｂに空間的に容易に接続することができる。この効果は、半導体チップ１２が、ゲート電極の面積が小さい、ワイドバンドギャップ半導体よりなる場合に特に利点となる。ワイドバンドギャップ半導体は、ＳｉＣ（炭化ケイ素）やＧａＮ（窒化ガリウム）が例示される。もっとも、半導体チップ１２は、Ｓｉよりなる半導体チップでもよい。
【００３４】
（実施形態２）
次に、三端子コンデンサ１６の変形例について説明する。図８に斜視図で示す三端子コンデンサ１６Ａは、概略直方体の形状を有し、一端面には第１電極１６ａを有している。図８において、図６と同一の部材については同一の符号を付しているため、以下では重複する説明を省略する。三端子コンデンサ１６Ａの第１電極１６ａが配置された一端面と、この一端面とは反対側の端面との間の一つの側面に、第１電極１６ａから離れて第２電極１６ｂを有している。また、三端子コンデンサ１６Ａの第２電極１６ｂが配置された側面とは反対側の側面に第３電極１６ｃを有している。三端子コンデンサ１６Ａは、第１電極１６ａと第２電極１６ｂとの間に、有機樹脂又はセラミックスが積層された誘電体よりなる誘電体部１６ｄを有している。第１電極１６ａと誘電体部１６ｄと第２電極１６ｂとにより、三端子コンデンサ１６Ａは、コンデンサの機能を有している。
【００３５】
また、三端子コンデンサ１６Ａは、第１電極１６ａと第３電極１６ｃとの間には導体１６ｆを有している。図８に示した例では、第１電極１６ａと第３電極１６ｃとそれらの間の導体１６ｆとは、同一の部材によりなる。そのため、第１電極１６ａと第３電極１６ｃとは導通している。第２電極１６ｂと第３電極１６ｃとの間は、絶縁体部１６ｅにより絶縁されている。
なお、三端子コンデンサ１６Ａの第２電極１６ｂ及び第３電極１６ｃ以外の側面は、絶縁体のケース又は絶縁体の被膜により覆われていてもよい。
【００３６】
三端子コンデンサ１６Ａを用いた場合のプリント基板１４の平面図を図９に示す。図９は、実施形態１で説明した図３に対応する図面である。図９において、図３と同一の部材については同一の符号を付しているため、以下では重複する説明を省略する。図９に示した三端子コンデンサ１６Ａを、プリント基板１４に設けられた孔に挿通させて、第１電極が配置された端面とは反対側の端面を、プリント基板１４から突出させている。
図９に示した半導体チップ１２及びその近傍の断面図を図１０に示す。図１０は、実施形態１で説明した図５に対応する図面である。半導体チップ１２のおもて面には、ソース電極１２ａとゲート電極１２ｂとが配置されている。ソース電極１２ａに２本の導電ポスト１５Ａの一方がはんだ２０により接合されている。またゲート電極１２ｂには、三端子コンデンサ１６Ａの第１電極１６ａがはんだ２０により接合され電気的に接続されている。
また、三端子コンデンサ１６Ａがプリント基板１４に設けられた孔に挿入して、三端子コンデンサ１６Ａの側面に配置された第２電極１６ｂと、プリント基板１４のソース金属層１４ｂ１とを当接させている。さらに、三端子コンデンサ１６Ａの別の側面に配置された第３電極１６ｃと、プリント基板１４のゲート金属層１４ｂ２とを当接させている。そして、第２電極１６ｂとソース金属層１４ｂ１とを、嵌め合わせ又は接合材、例えばはんだにより電気的に接続し、第３電極１６ｃとゲート金属層１４ｂ２とを、嵌め合わせ又は接合材、例えばはんだにより電気的に接続している。
【００３７】
図８に示した三端子コンデンサ１６Ａは、実施形態１で説明した三端子コンデンサ１６と同様の効果を有している。また、三端子コンデンサ１６Ａは、側面に第２電極１６ｂ及び第３電極１６ｃを有しているため、積層基板からプリント基板１４までの高さを、より低くすることができ、ひいてはパワー半導体モジュールの高さを、より低くすることができる。
【００３８】
（実施形態３）
実施形態３のパワー半導体モジュールを、図１１を用いて説明する。図１１は、半導体チップ１２及びその近傍の断面図である。図１１は、実施形態１で説明した図５に対応する図面であり、同一部材には同一符号を付しているため、以下では重複する説明を省略する。
【００３９】
図１１に示した三端子コンデンサ１６は、第１電極１６ａが配置されている端面がゲート電極１２ｂの面積よりも大きい。そのため、本実施形態においては、三端子コンデンサ１６の第１電極１６ａとゲート電極１２ｂとの間に、ゲート電極１２ｂに接続される面がゲート電極１２ｂの面積よりも小さく、三端子コンデンサ１６の第１電極１６ａに接続される面がゲート電極１２ｂの面積よりも大きい、支持板１７を備えている。この支持板１７は、導電材よりなり、この支持板と三端子コンデンサ１６とを接合して一体化することにより、大きなサイズの三端子コンデンサ１６を、他の部材と干渉することなくゲート電極１２ｂに接合して、電気的に接続することができる。
【００４０】
次に、図１に示すパワー半導体モジュール１０における、三端子コンデンサ１６以外の部材をより具体的に説明する。
積層基板１１は、その絶縁板１１ａが、例えば窒化アルミニウムや窒化珪素、酸化アルミニウム等の絶縁性セラミックスよりなる。絶縁性セラミックスは、絶縁性樹脂に比べて熱伝導性が高いことから本実施形態のパワー半導体モジュールに用いて有利である。回路板１１ｂ及び金属板１１ｃは、例えば銅やアルミニウムなどの導電性の金属よりなる。積層基板１１は、例えばＤＣＢ（Ｄｉｒｅｃｔ  Ｃｏｐｐｅｒ  Ｂｏｎｄｉｎｇ）基板やＡＭＢ（Ａｃｔｉｖｅ  Ｍｅｔａｌ  Ｂｌａｚｉｎｇ）基板等を用いることができる。
【００４１】
半導体チップ１２は、本実施形態ではおもて面にソース電極及びゲート電極を有し，裏面にドレイン電極を有している縦型のパワーＭＯＳＦＥＴの例である。半導体チップ１２は縦型のものに限られず、半導体チップ１２のおもて面にのみ複数種類の電極が配置された横型の半導体チップであってもよい。
【００４２】
半導体チップ１２は、パワーＭＯＳＦＥＴに限られず、他のスイッチング素子、例えばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）とすることができる。半導体チップ１２がＩＧＢＴの場合では、裏面の電極はコレクタ電極であり、おもて面の電極はエミッタ電極及びゲート電極である。半導体チップ１２がＩＧＢＴである場合、三端子コンデンサ１６は、ゲート電極に電気的かつ機械的に接続される。
すなわち、本出願の明細書及び特許請求の範囲において、「ドレイン電極」とは半導体チップ１２の陽極側の電極の総称であり、「ソース電極」とは半導体チップ１２の陰極側の電極の総称である。
【００４３】
半導体チップ１２は、炭化ケイ素（ＳｉＣ）半導体よりなるものである。ＳｉＣからなる半導体チップ（例えばＳｉＣ−ＭＯＳＦＥＴ、ＳｉＣ−ＩＧＢＴ）は、シリコンからなる半導体チップに比べて高耐圧で、かつ高周波でのスイッチングが可能である。もっとも、シリコンからなる半導体チップであってもよい。半導体チップ１２は、パワーＭＯＳＦＥＴやＩＧＢＴに限定されず、スイッチングの動作が可能な半導体素子の一個又は複数個の組み合わせであればよい。
【００４４】
配線部材は、プリント基板１４と導電ポスト１５との組み合わせよりなることにより、半導体チップ１２の発熱の繰り返しによる熱サイクルに対する信頼性が高いパワー半導体モジュール１０とすることができる。ボンディングワイヤに比べて導電ポストは太径であり、金属層は幅広であるため、ゲート配線インダクタンスを低減することができる。また、配線部材にボンディングワイヤを用いた場合に比べてパワー半導体モジュール１０を薄型化できる。また、本実施形態においては、導電ポスト１５は、半導体チップ１２のおもて面の電極の面積が小さくても確実に接続できるため、特に有効である。また、リードに比べて半導体チップ１２に加わる応力が小さいので信頼性が高く、接合材の厚さを薄くできるので電気伝導、熱伝導に有利である。もっとも、配線部材はプリント基板１４と導電ポスト１５との組み合わせに限定されず、ボンディングワイヤ１８でもよい。
【００４５】
プリント基板１４は、絶縁層１４ａの面のうち積層基板１１より遠い側に金属層１４ｂのソース金属層１４ｂ１及びゲート金属層１４ｂ２が配置されている。もっとも、図１などに示した例に限られず、ソース金属層１４ｂ１とゲート金属層１４ｂ２をそれぞれ絶縁層１４ａの両面に配置することもできる。
【００４６】
プリント基板１４の金属層１４ｂや導電ポスト１５、外部端子（ドレイン端子１９Ａ、ソース端子１９Ｂ、ゲート端子１９Ｃ）は、導電性のよい金属、例えば銅やアルミよりなる。また、これらの部材には、必要に応じてＮｉなどのめっきを表面に施すことができる。プリント基板１４は、絶縁層１４ａがガラスエポキシ材などからなるリジッド基板でもよく、また、絶縁層１４ａがポリイミド材などからなるフレキシブル基板でもよい。
【００４７】
導電ポスト１５は、円柱形状、直方体形状等の形状とすることができるが特に限定されない。導電ポスト１５の底面の大きさは、半導体チップ１２及び半導体チップ１３のおもて面の電極よりも小さい。更に、一つの半導体チップ１２又は半導体チップ１３に対する導電ポスト１５の設置数は任意であり、一つのおもて面電極に複数個の導電ポスト１５を接合することも可能である。
【００４８】
プリント基板１４と導電ポスト１５とは、パワー半導体モジュール１０の組み立てに当たって、あらかじめ一体化して配線部材とすることができる。一体化された配線部材を用いることにより、ボンディングワイヤ１８に比べてパワー半導体モジュール１０の製造工程を簡素化することができる。
【００４９】
パワー半導体モジュール１０の各部材である積層基板１１、半導体チップ１２、１３、プリント基板１４、導電ポスト１５は、図示しない絶縁性の熱硬化性樹脂よりなる封止材により封止されている。また、外部端子（ドレイン端子１９Ａ、ソース端子１９Ｂ、ゲート端子１９Ｃ）は、封止材から突出するように配置される。
【００５０】
以上、本発明の半導体装置を図面及び実施形態を用いて具体的に説明したが、本発明の半導体装置は、実施形態及び図面の記載に限定されるものではなく、本発明の趣旨を逸脱しない範囲で幾多の変形が可能である。
【符号の説明】
【００５１】
１０  パワー半導体モジュール
１１  積層基板
１２  半導体チップ
１２ａ  ソース電極
１２ｂ  ゲート電極
１４  プリント基板
１４ａ  絶縁層
１４ｂ  金属層
１４ｂ１  ソース金属層
１４ｂ２  ゲート金属層
１５  導電ポスト
１６、１６Ａ  三端子コンデンサ
１６ａ  第１電極
１６ｂ  第２電極
１６ｃ  第３電極
１６ｄ  誘電体部
１６ｅ  絶縁体部
１６ｆ  導体
１７  支持板
１９Ａ  ドレイン端子
１９Ｂ  ソース端子
１９Ｃ  ゲート端子
２０  はんだ
【図１】
2016201442.tif 000003
【図２】
2016201442.tif 000004
【図３】
2016201442.tif 000005
【図４】
2016201442.tif 000006
【図５】
2016201442.tif 000007
【図６】
2016201442.tif 000008
【図７】
2016201442.tif 000009
【図８】
2016201442.tif 000010
【図９】
2016201442.tif 000011
【図１０】
2016201442.tif 000012
【図１１】
2016201442.tif 000013