(57)【要約】【課題】電源ノイズ解析を容易に短時間で行えること。【解決手段】解析支援プログラムは、コンピュータに、クロック信号を用いて動作する解析の対象回路の動作開始からの電源電流波形を、クロック信号の第１周期ごとの電源電流波形の段階的な変化成分のステップ波形と、電源電流波形の周期的な繰り返し成分の周期波形とに分離する分離処理（ステップＳ１７０２）と、対象回路内の電源およびグラウンドの配線と等価な回路を示す回路情報と、ステップ波形とに基づき、等価な回路の電流源の電流値を、第１周期ごとに変化させた場合における等価な回路の電圧値を導出する第１解析処理（ステップＳ１７０３）と、対象回路内の電源およびグラウンドの配線と等価な回路を示す回路情報と、周期波形とに基づき、等価な回路の電流源の電流値を、第１周期ごとに変化させた場合における等価な回路の電圧値を導出する第２解析処理（ステップＳ１７０４）と、を実行させる。【選択図】図１７
2016045530.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータに、
クロック信号を用いて動作する解析の対象回路の動作開始からの電源電流波形を、前記クロック信号の第１周期ごとの前記電源電流波形の段階的な変化成分のステップ波形と、前記電源電流波形の周期的な繰り返し成分の周期波形とに分離する分離処理と、
前記対象回路内の電源およびグラウンドの配線と等価な回路を示す回路情報と、前記ステップ波形とに基づき、前記等価な回路の電流源の電流値を、前記第１周期ごとに変化させた場合における前記等価な回路の電圧値を導出する第１解析処理と、
前記対象回路内の電源およびグラウンドの配線と等価な回路を示す回路情報と、前記周期波形とに基づき、前記等価な回路の電流源の電流値を、前記第１周期ごとに変化させた場合における前記等価な回路の電圧値を導出する第２解析処理と、
を実行させることを特徴とする解析支援プログラム。
【請求項２】
前記分離処理は、前記ステップ波形を前記第１周期ごとの前記電源電流波形の平均値に基づき求めることを特徴とする請求項１に記載の解析支援プログラム。
【請求項３】
前記分離処理は、前記周期波形を前記電源電流波形と前記ステップ波形との差分値に基づき求めることを特徴とする請求項２に記載の解析支援プログラム。
【請求項４】
前記第１解析処理および前記第２解析処理により導出された電圧値を合成し、前記電源電流波形に相当する合成電圧値を出力する合成処理、
をさらに実行させることを特徴とする請求項１〜３のいずれか一つに記載の解析支援プログラム。
【請求項５】
前記合成処理は、前記電源電流波形のうち周期的な繰り返し成分を含む一部を切り出し、前記第１周期ごとに時間軸方向に複数の周期波形を接続することを特徴とする請求項４に記載の解析支援プログラム。
【請求項６】
前記合成処理は、前記第１周期ごとに時間軸方向に複数の周期波形の位相を合わせて接続することを特徴とする請求項５に記載の解析支援プログラム。
【請求項７】
コンピュータが、
クロック信号を用いて動作する解析の対象回路の動作開始からの電源電流波形を、前記クロック信号の第１周期ごとの前記電源電流波形の段階的な変化成分のステップ波形と、前記電源電流波形の周期的な繰り返し成分の周期波形とに分離する分離処理と、
前記対象回路内の電源およびグラウンドの配線と等価な回路を示す回路情報と、前記ステップ波形とに基づき、前記等価な回路の電流源の電流値を、前記第１周期ごとに変化させた場合における前記等価な回路の電圧値を導出する第１解析処理と、
前記対象回路内の電源およびグラウンドの配線と等価な回路を示す回路情報と、前記周期波形とに基づき、前記等価な回路の電流源の電流値を、前記第１周期ごとに変化させた場合における前記等価な回路の電圧値を導出する第２解析処理と、
を実行することを特徴とする解析支援方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源ノイズの影響を排除した回路解析を行う解析支援プログラムおよび解析支援方法に関する。
【背景技術】
【０００２】
近年、回路設計においてＬＳＩ等の半導体回路間のインタフェース信号の高速化や駆動電圧が低電圧化されており、電源ノイズの影響で波形品質劣化や遅延変動によるタイミング違反が発生し易くなっている。電源ノイズ削減には、電源インピーダンスの低減が必要であり、電源電流波形と回路のレイアウト情報から電源電流波形を生成し、過渡解析を行い電源ノイズが規定以内に収まるようノイズ対策を行っていた。
【０００３】
例えば、電源付加後のネットリストの回路シミュレーションを行い、電源系の電流電圧波形データをフーリエ変換してスペクトルデータを求め、配線抵抗やキャパシタを最適化する技術がある。また、集積回路の設計データから電源インピーダンスと周波数特性を求め、回路の動作周波数帯域と電源ノイズ増大の帯域が重ならないようにレイアウト変更し、キャパシタ、インダクタ等の値を調整する技術がある。また、雑音波形を周波数成分に分離し、低周波成分と高周波成分それぞれの論理ゲートの遅延時間を合成して論理ゲートの遅延時間を決定する技術がある（例えば、下記特許文献１〜３参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１７４０８７号公報
【特許文献２】特開２００５−１９６４０６号公報
【特許文献３】特開２００９−１０４２２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術では、電源ノイズ解析に時間がかかり、解析時間を短縮できなかった。また、電源電流波形そのものを直に用いるだけで電源電流波形のＤＣ成分を考慮した解析を行っていないため、信号動作開始直後における電源ノイズの低減を行えなかった。
【０００６】
一つの側面では、本発明は、電源ノイズ解析を容易に短時間で行えることを目的とする。
【課題を解決するための手段】
【０００７】
一つの案では、解析支援のために、クロック信号を用いて動作する解析の対象回路の動作開始からの電源電流波形を、前記クロック信号の第１周期ごとの前記電源電流波形の段階的な変化成分のステップ波形と、前記電源電流波形の周期的な繰り返し成分の周期波形とに分離する分離処理と、前記対象回路内の電源およびグラウンドの配線と等価な回路を示す回路情報と、前記ステップ波形とに基づき、前記等価な回路の電流源の電流値を、前記第１周期ごとに変化させた場合における前記等価な回路の電圧値を導出する第１解析処理と、前記対象回路内の電源およびグラウンドの配線と等価な回路を示す回路情報と、前記周期波形とに基づき、前記等価な回路の電流源の電流値を、前記第１周期ごとに変化させた場合における前記等価な回路の電圧値を導出する第２解析処理と、を含むことを要件とする。
【発明の効果】
【０００８】
一つの実施形態によれば、電源ノイズ解析を容易に短時間で行える。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施の形態にかかる電源ノイズ解析を説明する波形図（その１）である。
【図２】図２は、実施の形態にかかる電源ノイズ解析を説明する波形図（その２）である。
【図３】図３は、解析の解消回路の電源配線ネットワークと電源インピーダンス例を示す説明図である。
【図４】図４は、電源インピーダンスの低減前後の例を説明する波形図である。
【図５】図５は、実施の形態にかかる解析支援装置のハードウェア構成例を示すブロック図である。
【図６】図６は、実施の形態にかかる解析支援装置の機能的構成例を示すブロック図である。
【図７】図７は、電源電流波形情報例を示す説明図である。
【図８】図８は、電源電流分離例を示す説明図である。
【図９】図９は、電源電流のステップ成分分離の説明図である。
【図１０】図１０は、電源電流の周期的成分分離の説明図である。
【図１１】図１１は、第１電源ノイズ解析部によるステップ解析の処理例を示す説明図である。
【図１２】図１２は、第２電源ノイズ解析部の具体例を示す説明図である。
【図１３】図１３は、電圧波形合成部による電圧波形の合成例を示す説明図である。
【図１４】図１４は、電圧波形合成部による電圧波形の合成の各工程の詳細例を示す説明図（その１）である。
【図１５】図１５は、電圧波形合成部による電圧波形の合成の各工程の詳細例を示す説明図（その２）である。
【図１６】図１６は、電圧波形合成部による電圧波形の合成の各工程の詳細例を示す説明図（その３）である。
【図１７】図１７は、解析支援装置の処理手順例を示すフローチャートである。
【図１８】図１８は、実施の形態による解析時間削減を説明する図（その１）である。
【図１９】図１９は、実施の形態による解析時間削減を説明する図（その２）である。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照して、この発明にかかる解析支援プログラムおよび解析支援方法の実施の形態を詳細に説明する。
【００１１】
（実施の形態にかかる解析時の波形例）
図１および図２は、実施の形態にかかる電源ノイズ解析を説明する波形図である。この実施の形態では、電源ノイズの解析時に下記１．２．の信号処理を行う。
１．解析の対象回路の動作によって消費する電源電流波形を平均電流であるステップ状の波形（ＤＣ電流）と、周期的な波形（ＡＣ電流）とに成分分離する。
２．ステップ状の波形の電流波形と、周期的な波形の電流波形をそれぞれ波形解析する。
【００１２】
上記１．２．の解析処理を行うことで、電源ノイズ低減のために必要な施策を明確にできるようになる。例えば、電源電流波形のＤＣ成分を考慮したステップ状の波形に基づき、解析の対象回路の信号動作開始直後での電源ノイズ対策についても適切に施せるようになる。
【００１３】
図１には、上記１．電源電流波形を平均電流であるステップ状の波形成分（ＤＣ電流）と、周期的な波形成分（ＡＣ電流）との成分分離を示している。図１（１）は、時間ドメイン（横軸時間、縦軸電流）の波形図である。最上段は、解析の対象回路に対して入力されるオリジナル波形１０１である。中段は、ステップ状の波形１０２であり、オリジナル波形１０１の平均電流である。下段は、周期的な波形１０３であり、オリジナル波形１０１からステップ状の波形１０２を差し引いた波形である。
【００１４】
図１（２）は、図１（１）に示した時間ドメインの各波形１０１〜１０３をそれぞれ説明のために高速フーリエ変換（ＦＦＴ：Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）で周波数ドメイン（横軸周波数、縦軸電流）に変換した波形図である。最上段は、オリジナル波形１１１であり、ピークの大きい周波数成分が観測される。中段は、ステップ状の波形１１２であり、ブロード（広い周波数範囲）で連続的な周波数成分の存在が観測されている。実施の形態では、このブロードな周波数で観測されるステップ状の波形１１２に基づくノイズ対策も行うようにする。下段は、周期的な波形１１３であり、オリジナル波形１１１からステップ状の波形１１２を差し引いた波形である。
【００１５】
図２には、上記２．ステップ状の波形の電流波形と、周期的な波形の電流波形を用いた波形解析を示している。図２（１）は、上段にステップ状の波形の電源ノイズ２０１を示し、下段にはＦＦＴ後の電源インピーダンス２０２と、電源電流スペクトル２０３とを示す。実施の形態では、電源ノイズ２０１のうち、解析の対象回路の信号動作開始直後の電源ノイズ２０１ａを低減させる。例えば、電源電流スペクトル２０３は、ブロードな周波数成分を有しているため、電源インピーダンス２０２の高い値（図中２０２ｂ）を含め全体的に低減させる施策を行う。
【００１６】
図２（２）は、上段に周期的な波形の電源ノイズ２１１を示し、下段には説明のためにＦＦＴ後の電源インピーダンス２１２と、電源電流スペクトル２１３とを示す。例えば、周期的な電源ノイズ２１１（図中２１１ａ）の低減について、電源電流スペクトル２１３は周期的な周波数成分を有し、電源電流スペクトル２１３の発生箇所に応じた電源インピーダンス２１２（図中２１２ｂ）部分を低インピーダンス化させる施策を行う。
【００１７】
（電源ノイズ削減のための電源インピーダンス低減について）
図３は、解析の解消回路の電源配線ネットワークと電源インピーダンス例を示す説明図である。図３（１）に示す回路例では、ＤＩＥ（ダイ）３０１には、解析の対象の集積回路が作り込まれ、ＤＩＥに含まれる出力回路からの信号線がＰＫＧ（パッケージ）３０２に接続される。ＤＩＥ３０１とＰＫＧ３０２とＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ，プリント基板）３０３とは、電源ＶＤＥとグラウンドＶＳＳとに接続される。ＤＩＥ３０１とＰＫＧ３０２との間、ＰＫＧ３０２とＰＣＢ３０３との間、ＰＣＢ３０３の電源ラインは、抵抗やインダクタンスＬ１，Ｌ２，Ｌ３の成分がある。
【００１８】
上記のように、電源ノイズの削減のためには、電源インピーダンスを低減させる。電源インピーダンスＺと電源の電流Ｉの値と電源の電圧Ｖの値とは以下式（１）によって表される。
【００１９】
ΔＶ（ｆ）＝Ｚ（ｆ）×Ｉ（ｆ）・・・（１）
【００２０】
例えば、電源インピーダンスＺを低減させるためには、上述したインダクタンスの成分を削減する。ただし、インダクタンスの成分は回路の配線や構成によって決定する値のため、大幅な削減は困難である。
【００２１】
また、例えば、電源インピーダンスＺを低減させるために、電源ラインとグラウンドラインとの間にデカップリングコンデンサが設けられる。図３の例では、ＤＩＥ３０１に作り込まれた集積回路には、電源ラインとグラウンドラインとの間にデカップリングコンデンサＣ１が設けられる。また、ＰＣＢ３０３には、デカップリングコンデンサＣ２，Ｃ３が設けられる。デカップリングコンデンサＣ１〜Ｃ３は配置場所や種類によって低減可能な周波数領域が決まっている。
【００２２】
図３（２）には、図３（１）に対応する電源インピーダンスを示す。横軸は周波数、縦軸は電源インピーダンスである。上述した電源電流スペクトル２１３のピーク２１３ａの周波数に対し、電源インピーダンス３１１のピーク３１１ａの周波数をずらす施策を行うことで電源ノイズの削減が行えるようになる。
【００２３】
（一般的な電源ノイズの低減方法について）
図４は、電源インピーダンスの低減前後の例を説明する波形図である。図４を用いて、従来技術による電源ノイズの低減方法を説明しておく。図４（１）は、時間ドメインの電源ノイズを示す波形図、図４（２）は、（１）をＦＦＴにより周波数ドメインに変換した電源インピーダンスと、電源電流スペクトルを示す図である。
【００２４】
はじめに、解析の対象回路（ＬＳＩ）内の信号周期に着目して、ＦＦＴにより電源電流スペクトルを取得する。この後、電源電流スペクトル４０２と電源インピーダンス４０１を確認しながら、以下の処理１．２．を実施する。
１．電源電流スペクトル４０２における電源インピーダンス４０１の低減。
２．電源電流スペクトル４０２と電源インピーダンス４０１のピーク周波数を離す（図中４０１ａ）。
【００２５】
図４（２）に示す電源インピーダンス４０１の低減により、図４（１）に示す電源ノイズ４１１は、低減前の値Ｖａに対し、低減後にＶｂとすることができ大幅に改善することができる。しかしながら、上記１．２．の実施だけでは、解析の対象回路の信号動作開始（ｔ０）直後の電源ノイズ（図中範囲４１１ａ）は低減できない。
【００２６】
（解析支援装置のハードウェア構成例）
図５は、実施の形態にかかる解析支援装置のハードウェア構成例を示すブロック図である。図５において、解析支援装置５００は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）５０１と、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）５０２と、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）５０３と、を有する。また、解析支援装置５００は、グラフィック処理装置５０４と、入力インタフェース５０５と、通信インタフェース５０６と、を有する。また、各部５０１〜５０６はバス５０７によってそれぞれ接続されている。
【００２７】
ここで、ＣＰＵ５０１は、解析支援装置５００の全体の制御を司る。ＲＡＭ５０２は、ＣＰＵ５０１のワークエリアとして使用される。ＨＤＤ５０３は、ＣＰＵ５０１の制御にしたがってデータのリード／ライトを制御し、該制御で書き込まれたデータを記憶し、例えば、解析結果のデータを記憶する。ＨＤＤ５０３としては、磁気ディスク、光ディスクなどが挙げられる。
【００２８】
通信インタフェース５０６は、通信回線５０８を通じてＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、インターネットなどのネットワークＮＥＴに接続され、このネットワークＮＥＴを介して他の装置に接続される。そして、通信インタフェース５０６は、ネットワークＮＥＴと内部のインタフェースを司り、外部装置からのデータの入出力を制御する。通信インタフェース５０６には、例えばモデムやＬＡＮアダプタなどを採用することができる。
【００２９】
入力インタフェース５０５は、キーボード、マウス、タッチパネルなどに接続され、利用者の操作により、各種データの入力を行うインタフェースである。また、入力インタフェースは、カメラから画像や動画を取り込むこともできる。また、入力インタフェース５０５は、マイクから音声を取り込むこともできる。グラフィック処理装置５０４は、ＣＰＵ５０１の指示により、データを出力するインタフェースである。グラフィック処理装置５０４は、例えば、ディスプレイに接続され、データをディスプレイに出力する。
【００３０】
入力インタフェース５０５、あるいは通信インタフェース５０６を介して、解析の対象回路を含む（ＤＩＥ３０１，ＰＫＧ３０２，ＰＣＢ３０３の）レイアウト情報、および対象の回路の動作時の電源電流波形（オリジナル波形）が入力される。そして、ＣＰＵ５０１がこれら入力されたレイアウト情報と電源電流波形を解析処理し、ＨＤＤ５０３に解析結果を記憶し、データ出力可能である。出力データとしては、例えば、グラフィック処理装置５０４に解析後の電源電圧波形等を出力する。
【００３１】
（解析支援装置の機能的構成例）
図６は、実施の形態にかかる解析支援装置の機能的構成例を示すブロック図である。解析支援装置５００の制御部６１０は、電源電流波形成分分離部６００と、第１電源ノイズ解析部６０１と、第２電源ノイズ解析部６０２と、電圧波形合成部６０３と、を有する。
【００３２】
解析の対象回路の動作時の電源電流波形情報（オリジナル）ｉｄは、電源電流波形成分分離部６００に入力され、この電源電流波形成分分離部６００によって、電源電流ステップ波形情報（上記のステップ状の波形）ｔａと、電源電流周期波形情報（上記周期的な波形）ｔｂに分離される。
【００３３】
第１電源ノイズ解析部６０１には、電源電流ステップ波形情報ｔａが入力され、電源ノイズの解析処理を行い、電源電圧ステップ波形情報ｔｃを生成する。また、第２電源ノイズ解析部６０２には、電源電流周期波形情報ｔｂが入力され、電源ノイズの解析処理を行い、電源電圧周期波形情報ｔｄを生成する。これら第１電源ノイズ解析部６０１と、第２電源ノイズ解析部６０２は、解析処理時に、対象回路のレイアウト情報（ＤＩＥ３０１のレイアウト情報ｉａ，ＰＫＧ３０２のレイアウト情報ｉｂ，ＰＣＢ３０３のレイアウト情報ｉｃ）が入力され、電源電圧ステップ波形情報ｔｃと電源電圧周期波形情報ｔｄとを生成する。
【００３４】
電圧波形合成部６０３は、第１電源ノイズ解析部６０１と、第２電源ノイズ解析部６０２とによって生成された電源電圧ステップ波形情報ｔｃと電源電圧周期波形情報ｔｄとを合成し、出力可能な合成電源電圧波形情報ｏａを生成する。この合成電源電圧波形情報ｏａは、入力されるオリジナル波形（電源電流波形情報ｉｄ）とほぼ同じ波形を有する。
【００３５】
電源電流波形成分分離部６００から電圧波形合成部６０３までの制御部６１０の処理は、例えば、図５に示すＣＰＵ５０１がアクセス可能なＲＡＭ５０２、ＨＤＤ５０３などの記憶装置に記憶されたプログラムにコーディングされている。そして、ＣＰＵ５０１が記憶装置から該プログラムを読み出して、プログラムにコーディングされている処理を実行する。これにより、制御部６１０の処理が実現される。また、制御部６１０の処理結果は、例えば、ＲＡＭ５０２、ＨＤＤ５０３などの記憶装置に記憶される。
【００３６】
（電源電流波形情報例について）
図７は、電源電流波形情報例を示す説明図である。図７（１）に示すように、電源電流波形情報は、解析の対象回路が動作した場合の対象回路を流れる電流の値を示す。例えば、電源電流波形情報は、少なくとも解析の対象回路に含まれる信号の動作開始時刻から特定の時刻までの時間の各々について対象回路を流れる電流の値を有する。
【００３７】
図７（１）の例では、電源電流波形情報ｉｄは、シミュレーションの時刻が０〜１００までの所定期間の時刻の各々について対象回路の消費電流値を有する。対象回路の消費電流値は、対象回路の電源の電流値である。電源電流波形情報ｉｄは、例えば、解析の対象回路に所定のクロック周期（第１周期）のクロック信号と所定の入力パターンを与えた場合に得られる消費電流値である。例えば、電源電流波形情報は、予め対象回路（ＬＳＩ）動作のシミュレーションによって作成される。
【００３８】
図７（２）に示すように、例えば、解析の対象回路は、複数のＦＦを有してデータ信号とクロック信号とに基づき動作し、ＦＦごとにデータ信号は複数存在する。また、図７（３）に示すように、例えば、クロック信号によって対象回路の電源電流の値は、１クロック周期内においてピーク値がある。図７（３）には、データ（破線）とクロック（点線）とを合成したデータ、クロックの合成波形（実線）を示す。
【００３９】
電源電流波形成分分離部６００は、クロック信号を用いて動作する解析の対象回路の動作開始時からの所定期間を区切った複数の部分期間の各々について、部分期間の複数の時刻の各々における対象回路の消費電流値の平均値を算出する。例えば、電源電流波形成分分離部６００は、電源電流波形情報ｉｄを取得し、所定期間を区切った複数の部分期間の各々について、部分期間に含まれる時刻についての消費電流値の平均値を算出する。複数の部分期間は、クロック信号のクロック周期に基づく時間間隔によって所定期間を区切った期間である。このように、クロック周期に基づく時間間隔とは、例えば、クロック周期そのものであってもよいし、クロック周期の整数倍の周期であってもよい。図８には、クロック周期の２倍周期の例を挙げる。
【００４０】
（電源電流分離例について）
図８は、電源電流分離例を示す説明図である。横軸は時刻、縦軸は電流である。図８（１）は、図７（３）に示したデータ、クロック、データとクロックの合成波形である。そして、電源電流波形成分分離部６００は、例えば、図８（２）に示すように、電源電流波形情報ｉｄを作成した際に利用したクロック信号のクロック周期の２倍周期ごとに、消費電流値の消費電流値（図８（１）の実線）８０１の平均値（平均電流）８０２を算出する。そして、電源電流波形成分分離部６００は、２倍周期ごとに導出した平均値を記憶する。以下、逐次算出した値は、例えばＲＡＭ５０２に一時記憶され、読み出し可能である。
【００４１】
そして、電源電流波形成分分離部６００は、図８（３）に示すように、複数の時刻の各々についての消費電流値８０１と算出した平均値８０２との差分値８０３を算出し、記憶する。電源電流波形成分分離部６００は、時間の各々についての電流の値８０１と２倍周期ごとに算出した平均値８０２との差分値８０３を時間経過ごとに逐次算出する。そして、電源電流波形成分分離部６００は、差分値を電源電流ステップ波形情報ｔａとして記憶する。
【００４２】
次に、第１電源ノイズ解析部６０１は、レイアウト情報ｉａ〜ｉｃ、すなわち、対象回路内の電源およびグラウンドの配線と等価な回路を示す回路情報に基づいて、この等価な回路内の特定の位置の電圧値を算出する。例えば、等価な回路の電流源の電流値を、複数の回路部分の各々について算出した平均値に基づいて変化させた場合における等価な回路内の特定の位置の電圧値を算出する。
【００４３】
この等価な回路は、例えば、対象回路と対象回路を含むパッケージとの各々の電源およびグラウンドの各配線と等価な回路であってもよい。また、等価な回路は、対象回路（ＤＩＥ）と、対象回路を含むＰＫＧと、ＰＫＧを設けるＰＣＢとの各々の電源およびグラウンドの各配線と等価な回路であってもよい。
【００４４】
図９は、電源電流のステップ成分分離の説明図である。電源電流波形成分分離部６００によるステップ成分波形の作成について説明する。データとクロックの合成波形（オリジナル波形）８０１において、合成波形から分離したい周期波形がある場合、例えば、この周期波形の２倍周期ごとに合成波形８０１の平均電流８０２を求め、この平均電流８０２をステップ成分波形として扱う。ここで、分離したい周期波形より長い周期は、平均電流８０２としてステップ成分波形に組み込む。例えば、合成波形８０１からクロック周期を分離したい場合、図９に示すように、平均電流８０２は、クロック周期の２倍周期ごとに求め、その平均電流波形をステップ成分波形として用いる。
【００４５】
図１０は、電源電流の周期的成分分離の説明図である。電源電流波形成分分離部６００による周期的成分波形の作成について説明する。合成波形（オリジナル波形）８０１から図９で説明したステップ状の成分波形（平均電流８０２）を差し引いた差分値８０３を周期的成分の波形として扱う。図１０は、合成波形８０１からクロック周期を分離した例である。差分値８０３は、ステップ成分波形を差し引いたため、全体が電流値が少ない方向にシフトしている。
【００４６】
（第１電源ノイズ解析部によるステップ解析の処理例）
図１１は、第１電源ノイズ解析部によるステップ解析の処理例を示す説明図である。図１１（１）に示すように、第１電源ノイズ解析部６０１は、電源ノイズ解析用ＤＩＥモデル生成部１１０１ａと、電源ノイズ解析用ＰＫＧモデル生成部１１０１ｂと、電源ノイズ解析用ＰＣＢモデル生成部１１０１ｃと、電源ノイズ解析用回路解析シミュレータ１１０２と、を有する。
【００４７】
電源ノイズ解析用ＤＩＥモデル生成部１１０１ａは、例えば、ＤＩＥレイアウト情報ｉａが示す対象回路（ＤＩＥ）の電源およびグラウンドの各配線、およびデカップリングコンデンサＣ１を含めて等価なＬＣＲ回路を示す回路情報を生成する。等価なＬＣＲ回路は、図１１（２）に示すＤＩＥモデル１１１０Ａと称する。生成される回路情報はＤＩＥモデル情報１１１０ａと称する。図１１（２）は、単純な電流源１１１０ｉで測定対象の回路をモデル化した例である。
【００４８】
電源ノイズ解析用ＰＫＧモデル生成部１１０１ｂは、例えば、ＰＫＧレイアウト情報ｉｂが示すパッケージの電源およびグラウンドの各配線、およびデカップリングコンデンサＣ２を含めて等価なＬＣＲ回路を示す回路情報を生成する。等価なＬＣＲ回路は、図１１（２）に示すＰＫＧモデル１１１０Ｂと称する。生成される回路情報はＰＫＧモデル情報１１１０ｂと称する。
【００４９】
電源ノイズ解析用ＰＣＢモデル生成部１１０１ｃは、例えば、ＰＣＢレイアウト情報ｉｃが示すＰＣＢの電源およびグラウンドの各配線、およびデカップリングコンデンサＣ３,Ｃ４を含めて等価なＬＣＲ回路を示す回路情報を生成する。等価なＬＣＲ回路は、図１１（２）に示すＰＣＢモデル１１１０Ｃと称する。生成される回路情報は、ＰＣＢモデル情報１１１０ｃと称する。
【００５０】
電源ノイズ解析用回路解析シミュレータ１１０２は、各回路モデルのモデル情報（ＤＩＥモデル情報１１１０ａ〜ＰＣＢモデル情報１１１０ｃ）に基づいて、電流源の電流値１１１０ｉを電源電流ステップ波形情報ｔａが示す電流値に基づいて変化させてシミュレーションを行うことによって、特定の位置の電圧値を算出する。電源ノイズ解析用回路解析シミュレータ１１０２は、算出した電圧値を電源電圧ステップ波形情報ｔｃとして記憶し、出力する。
【００５１】
（第２電源ノイズ解析部による周期成分解析の処理例）
第２電源ノイズ解析部６０２は、回路情報に基づいて、等価な回路の電流源の電流値を、部分期間の複数の時刻の各々における対象回路の消費電流値と平均値との差分値に変化させた場合における特定の位置の電圧値を導出する。回路情報は、対象回路内の電源およびグラウンドの配線と等価な回路を示す。等価な回路は、例えば、上述したようなＬＣＲ回路である。また、上述したように、等価な回路は、例えば、対象回路と対象回路を含むパッケージとの各々の電源およびグラウンドの各配線と等価な回路であってもよい。また、等価な回路は、例えば、対象回路と、対象回路を含むパッケージと、パッケージを設けるＰＣＢとの各々の電源およびグラウンドの各配線と等価な回路であってもよい。
【００５２】
図１２は、第２電源ノイズ解析部の具体例を示す説明図である。第２電源ノイズ解析部６０２は、例えば、電源ノイズ解析用ＤＩＥモデル生成部１２０１ａと、電源ノイズ解析用ＰＫＧモデル生成部１２０１ｂと、電源ノイズ解析用ＰＣＢモデル生成部１２０１ｃと、電源ノイズ解析用回路解析シミュレータ１２０２と、を有する。
【００５３】
電源ノイズ解析用ＤＩＥモデル生成部１２０１ａと、電源ノイズ解析用ＰＫＧモデル生成部１２０１ｂと、電源ノイズ解析用ＰＣＢモデル生成部１２０１ｃと、によって生成される等価回路を示す回路情報（モデル情報１１１０Ａ〜１１１０Ｃ，１１１０ｉ）は、図１１（２）に示した例と同じである。
【００５４】
電源ノイズ解析用回路解析シミュレータ１２０２は、各回路モデルのモデル情報１１１０Ａ〜１１１０Ｃに基づいて、電流源の電流値を電源電流周期波形情報ｔｂが示す電流値に基づいて変化させてシミュレーションを行うことによって特定の位置の電圧値を算出する。また、第２電源ノイズ解析部６０２によるシミュレーション時間は、後述するが、第１電源ノイズ解析部６０１によるシミュレーションの時間よりも短くでき、解析時間の削減を図ることができる。電源ノイズ解析用回路解析シミュレータ１２０２は、導出した電圧値を電源電圧周期波形情報ｔｄとして記憶し、出力する。
【００５５】
（電圧波形合成部によるステップ波形と周期波形の合成処理例）
図１３は、電圧波形合成部による電圧波形の合成例を示す説明図である。電圧波形合成部６０３は、図１３（１）に示す電源電圧ステップ波形情報ｔｃが示す時間変化の電圧値（ステップ波形）１３０１と、電源電圧周期波形情報ｔｄが示す時間変化の電圧値（周期波形）１３０２と、を合成し、図１３（２）に示す時間変化の合成電圧波形１３０３を示す合成電源電圧波形情報ｏａを生成する。
【００５６】
電圧波形合成部６０３は、電圧合成によって、等価回路の電流源の電流値を、所定期間の複数の時刻の各々における対象回路の消費電流値に基づいて変化させた場合における特定の位置の電圧値を導出することができる。なお、電圧波形合成部６０３は、単純にステップ波形１３０１と周期波形１３０２とを合成すると、それぞれの基準電圧を加算するため、電源電流ステップ波形情報ｔａの基準電圧を波形合成時に差し引く処理を行う。
【００５７】
図１４〜図１６は、それぞれ電圧波形合成部による電圧波形の合成の各工程の詳細例を示す説明図である。はじめに、図１４を用いて電圧波形合成部６０３が行う電圧波形合成の第１処理を説明する。第１処理では、電源電圧周期波形情報ｔｄから規則的な周期波形を生成する。図１４（１）には分割前の周期波形１３０２を示している。電源電圧周期波形情報ｔｄは、電圧値の変動が一定以内で規則的に変化する期間の周期波形１３０２を用いることができる。
【００５８】
図１４（２）は分割後の周期波形１３０３を示している。周期波形１３０２に含まれる複数系統（分割周期の系列１〜８）の電圧波形を示してある。電圧波形合成部６０３は、排除したいノイズ波形に対応する時間範囲の周期波形１３０２を切り出す（波形分割する）。図１４（２）の時間軸は図１４（１）を拡大した状態であり、例えば、シミュレーション開始時から対象の回路が動作開始するまでの時間Ｔ０経過後から、ステップ波形１３０１生成時の平均電流周期Ｔ１（例えば１クロック周期）までの期間を切り出す。この切り出した時間範囲Ｔ１の周期波形１３０３は後ほど繰り返し利用され、解析時間を削減できるようになる。
【００５９】
図１４（３）は、図１４（２）に示す分割後の周期波形１３０３について複数系列を平均化した分割平均化周期波形１３０４である。
【００６０】
次に、図１５を用いて電圧波形合成部６０３が行う電圧波形合成の第２処理を説明する。第２処理では、第１処理で求めた分割平均化周期波形１３０４を時間軸方向に連続コピーして所定時間分の周期波形１３０４を生成する。図１５（１）は、図１４（２）と同じ分割後の周期波形１３０３であり、図１５（２）は、図１４（３）と同じ分割平均化周期波形１３０４である。なお、図１５（１）に示す系列８については、分割最後の周期波形であり、期間Ｔ２分のみのデータであり、１周期Ｔ１分のデータ数を有していない。この場合でも、図１５（２）に示すように分割平均化周期波形１３０４を求めることにより、１周期Ｔ１分の周期波形１３０４を生成できる。
【００６１】
そして、電圧波形合成部６０３は、図１５（１）の元となる期間（周期Ｔ１）の周期波形１３０３の終端の時期ｔｅに、分割平均化周期波形１３０４を位相を合わせて連続コピーする。この際、図１５（２）に示すように、期間Ｔ２の終端の時期ｔｅを先頭として１周期Ｔ１分の分割平均化周期波形１３０４を元の分割後周期波形（図１５（１））１３０３の終端の時期ｔｅ部分に接続する。これにより、図１５（３）に示すように、分割後周期波形１３０３の波形に分割平均化周期波形１３０４を連続して接続させることができる。なお、図１５（３）では、分割平均化周期波形１３０４を１周期分だけ接続した状態を示してあるが、分割平均化周期波形１３０４を複数周期分連続コピーすることで、所定時間分の周期波形１３０２を得ることができるようになる。この連続コピー分はシミュレーションを実行していない部分であってもシミュレーションを再現することに相当する。
【００６２】
次に、図１６を用いて電圧波形合成部６０３が行う電圧波形合成の第３処理を説明する。第３処理では、ステップ波形１３０１と周期波形１３０２のデータ数（シミュレーション時間に相当）が同じになるように、周期波形１３０２を生成する。図１６（１）に示すように、シミュレーション結果の電源電圧ステップ波形情報ｔｃが示すステップ波形１３０１のシミュレーション結果のデータ数に対して、シミュレーション結果の電源電圧周期波形情報ｔｄの周期波形１３０２のデータ数は少ない。このため、図１６（２）に示すように、電圧波形合成部６０３は、シミュレーション結果の電源電圧ステップ波形情報ｔｃが示すステップ波形１３０１のデータ数と同じになるように、周期波形１３０２をコピーする。この際、周期波形１３０２に対して、第２処理で説明した、位相が合う分割平均化周期波形１３０４を複数回連続コピーする。
【００６３】
次に、図１６（３）に示すように、電圧波形合成部６０３は、ステップ波形１３０１と連続コピー後の周期波形１３０２の和を取り、基準電圧分のオフセットを差し引くことで合成電圧波形１１０３を求める。合成電圧波形１１０３は合成電源電圧波形情報ｏａとして記憶、出力される。
【００６４】
（解析支援装置の処理手順）
図１７は、解析支援装置の処理手順例を示すフローチャートである。解析支援装置５００のＣＰＵ５０１の各機能が実行する処理例について説明する。はじめに、電源電流波形成分分離部６００は、対象回路（ＤＩＥ）の内部動作に応じたオリジナルの電源電流波形情報ｉｄを取得する（ステップＳ１７０１）。次に、電源電流波形成分分離部６００は、電源電流波形情報ｉｄから、電源電流ステップ波形情報ｔａ（ステップ波形１３０１）と、電源電流周期波形情報ｔｂ（周期波形１３０２）に成分分離する（ステップＳ１７０２）。
【００６５】
次に、第１電源ノイズ解析部６０１によるノイズ解析（ステップＳ１７０３）と、第２電源ノイズ解析部６０２によるノイズ解析（ステップＳ１７０４）とをそれぞれ行う。第１電源ノイズ解析部６０１は、電源電流ステップ波形情報ｔａと、ＤＩＥ，ＰＫＧ，ＰＣＢの各レイアウト情報ｉａ〜ｉｃから電源電圧ステップ波形情報ｔｃを生成する（ステップＳ１７０３）。
【００６６】
第２電源ノイズ解析部６０２は、電源電流周期波形情報ｔｂと、ＤＩＥ，ＰＫＧ，ＰＣＢの各レイアウト情報ｉａ〜ｉｃから電源電圧周期波形情報ｔｄを生成する（ステップＳ１７０４）。これらステップＳ１７０３，ステップＳ１７０４の処理はいずれを先に実行してもよいし、同時処理してもよい。
【００６７】
この後、電圧波形合成部６０３が電圧波形合成を行う（ステップＳ１７０５）。この電圧波形合成では、電源電圧ステップ波形情報ｔｃと、電源電圧周期波形情報ｔｄを合成して、合成電源電圧波形情報ｏａを出力する。
【００６８】
この後、ＣＰＵ５０１は、合成電源電圧波形情報ｏａが電源ノイズのクライテリア（所定の電源ノイズ範囲）以内であるかを判断し（ステップＳ１７０６）、合成電源電圧波形情報ｏａが示す合成電圧波形１１０３が所定の電源ノイズ範囲以内であれば（ステップＳ１７０６：Ｙｅｓ）、電源ノイズが低減化されたと判断し、処理を終了する。一方、合成電源電圧波形情報ｏａが示す合成電圧波形１１０３が所定の電源ノイズ範囲を超えていれば（ステップＳ１７０６：Ｎｏ）、ＣＰＵ５０１は、合成電源電圧波形情報ｏａの合成電圧波形１１０３に基づき、電源ノイズ対策を実施する（ステップＳ１７０７）。そして、ステップＳ１７０３に戻る。電源ノイズ対策例としては、図３に示したように、対象回路の各部における電源インピーダンスのピーク２１３ａを電源電流スペクトルのピーク３１１ａから離すように、デカップリングコンデンサＣ１の値を選択する。
【００６９】
（実施の形態による解析時間削減について）
図１８および図１９は、実施の形態による解析時間削減を説明する図である。上記実施の形態では、オリジナル波形を電源電流ステップ波形１３０１と電源電流周期波形１３０２とに分離して電源ノイズ解析を実施するため、解析時間を従来に比して大幅に削減できた。図１８（１）に示す電流源とＰＫＧ，ＰＣＢモデルのテストデータを電圧モニタした。
【００７０】
この場合、図１８（２）に示すように、従来手法は、電流源にオリジナル波形を直に用いるため、過渡解析時間に２００ｎｓｅｃ、過渡解析タイムステップが１０ｐ、過渡解析回数は２００００回、過渡解析総回数は２００００回となった。これに対し、実施の形態では、ステップ成分解析では、過渡解析時間に２００ｎｓｅｃ、過渡解析タイムステップが１００ｐ、過渡解析回数が２０００回となった。また、周期的成分解析では、過渡解析時間に６０ｎｓｅｃ、過渡解析タイムステップが１０ｐ、過渡解析回数が６０００回となった。実施の形態では過渡解析総回数を８０００回で済ませることができ、従来に比べて過渡解析の解析回数を６０％削減できる。
【００７１】
図１８（３）を用いて、従来手法と実施の形態での過渡解析時間と過渡解析タイムステップの違いを説明する。従来手法では、オリジナル波形を直に用いて過渡解析している。この場合、電流波形は急激に変化する部分が多いため、解析精度を確保するには０〜２００ｎｓｅｃまで１０ｐの細かいタイムステップで解析する必要があり、過渡解析回数が増加した。
【００７２】
これに対し、実施の形態によれば、オリジナル波形を分離したステップ波形１３０１に対して、電流波形が急激に変化する部分が少ないため、０〜２００ｎｓｅｃまで１００ｐと、従来に比して粗いタイムステップで解析しても解析精度を確保でき過渡解析回数を削減できる。また、オリジナル波形を分離した周期波形１３０２に対しては、電流波形は急激に変化する部分が多いため、従来同様に１０ｐの細かいタイムステップで解析する必要がある。しかし、実施の形態では、周期波形１３０２について、規則的な周期波形の部分（図１４（１）等参照）に対してのみ解析処理を実行すればよく、従来に比して例えば、過渡解析時間を６０ｎｓｅｃの短い時間に削減できる。これにより、図１８（２）に示すように、実施の形態によれば、従来に比して過渡解析総回数を削減できる。
【００７３】
また、図１９（１）には、従来手法と実施の形態の解析実行時間を示す。図１８を用いて説明したように、実施の形態によれば、従来に比して過渡解析回数を削減でき、その分だけ図１９（１）に示すように解析実行時間を削減できるようになる。従来解析実行総時間が８９４２ｓｅｃかかるのに対し、実施の形態では、９３４ｓｅｃで済み、従来に比べ解析時間を８９％削減できた。
【００７４】
また、図１９（２）には、従来手法と実施の形態の解析精度（電圧波形）を示す。従来のオリジナル波形に基づき解析した電圧波形１９０１では、信号動作開始直後における解析が行えない。これに対し、実施の形態の電圧波形１９０２では、信号動作開始直後から解析が行える。この電圧波形１９０２は、合成電圧波形１３０３（ステップ成分波形＋周期的成分波形−オフセット（ＶＤＥ））である。また、電圧変動（ピーク−ピーク）幅についても、従来が２５０ｍＶであるのに対し、実施の形態では２４７ｍＶと、オリジナル波形に近い電圧変動に基づく解析が行え、従来同等の解析精度を確保できた。
【００７５】
以上説明したように、解析支援プログラム、解析支援方法および解析支援装置によれば、電源電流波形を所定のクロック信号の所定周期（第１周期）でステップ状に変化するステップ波形と、周期的に変化する周期波形に成分分離し、それぞれの成分に適切な解析を行う。これにより、ステップ波形に適した解析と、周期波形に適した解析とを行うことができる。また、ステップ状波形に起因する対象回路の信号動作直後の解析が行え、電源ノイズ低減に適した対策を施せるようになる。
【００７６】
また、ステップ波形を第１周期ごとの電源電流波形の平均値に基づき求めることで、簡単に所定のクロック信号の第１周期単位でのステップ波形の変化を得ることができ、電源電流波形のＤＣ成分に対する電源ノイズ対策を施せるようになる。
【００７７】
また、分離処理について、周期波形を電源電流波形とステップ波形との差分値に基づき求めることで、周期波形の解析精度を向上できるようになる。
【００７８】
また、ステップ波形、および周期波形の電圧値を合成することで、入力された電源電流波形に相当する合成電圧値を出力することができ、この合成電圧値に基づいて必要な電源対策の有無を判断できるようになる。
【００７９】
また、合成処理は、電源電流波形のうち周期的な繰り返し成分を含む一部を切り出し、第１周期ごとに時間軸方向に複数の周期波形を接続することで、周期波形に対する解析（シミュレーション）を短時間だけ行えばよく、解析時間を削減できるようになる。
【００８０】
また、合成処理で第１周期ごとに時間軸方向に複数の周期波形の位相を合わせて接続することにより、解析を行っていない期間の周期波形についても出力することができ、解析時間の削減とともに合成波形として所定の精度の波形を出力できるようになる。
【００８１】
また合成処理により出力された合成電圧値に基づき、電源電流波形に含まれる電源ノイズを解析することができ、電源ノイズに対する適した対策を施せるようになる。
【００８２】
また、ステップ波形の解析処理および周期波形の解析処理により導出された電圧値の合成時に、対象回路の基準電圧値を差し引くことにより、正確な合成電圧値を出力できるようになる。
【００８３】
なお、本実施の形態で説明した解析支援方法は、予め用意された解析支援プログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。本解析支援プログラムは、磁気ディスク、光ディスク、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）フラッシュメモリなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また、解析支援プログラムは、インターネット等のネットワークを介して配布してもよい。
【００８４】
また、本実施の形態で説明した解析支援装置５００は、スタンダードセルやストラクチャードＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などの特定用途向けＩＣ（以下、単に「ＡＳＩＣ」と称す。）やＦＰＧＡなどのＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）によっても実現することができる。具体的には、例えば、上述した解析支援装置５００の機能をＨＤＬ記述によって機能定義し、そのＨＤＬ記述を論理合成してＡＳＩＣやＰＬＤに与えることにより、解析支援装置５００を製造することができる。
【００８５】
上述した実施の形態に関し、さらに以下の付記を開示する。
【００８６】
（付記１）コンピュータに、
クロック信号を用いて動作する解析の対象回路の動作開始からの電源電流波形を、前記クロック信号の第１周期ごとの前記電源電流波形の段階的な変化成分のステップ波形と、前記電源電流波形を周期的な繰り返し成分の周期波形とに分離する分離処理と、
前記対象回路内の電源およびグラウンドの配線と等価な回路を示す回路情報と、前記ステップ波形とに基づき、前記等価な回路の電流源の電流値を、前記第１周期ごとに変化させた場合における前記等価な回路の電圧値を導出する第１解析処理と、
前記対象回路内の電源およびグラウンドの配線と等価な回路を示す回路情報と、前記周期波形とに基づき、前記等価な回路の電流源の電流値を、前記第１周期ごとに変化させた場合における前記等価な回路の電圧値を導出する第２解析処理と、
を実行させることを特徴とする解析支援プログラム。
【００８７】
（付記２）前記分離処理は、前記ステップ波形を前記第１周期ごとの前記電源電流波形の平均値に基づき求めることを特徴とする付記１に記載の解析支援プログラム。
【００８８】
（付記３）前記分離処理は、前記周期波形を前記電源電流波形と前記ステップ波形との差分値に基づき求めることを特徴とする付記２に記載の解析支援プログラム。
【００８９】
（付記４）前記第１解析処理および前記第２解析処理により導出された電圧値を合成し、前記電源電流波形に相当する合成電圧値を出力する合成処理、
をさらに実行させることを特徴とする付記１〜３のいずれか一つに記載の解析支援プログラム。
【００９０】
（付記５）前記合成処理は、前記電源電流波形のうち周期的な繰り返し成分を含む一部を切り出し、前記第１周期ごとに時間軸方向に複数の周期波形を接続することを特徴とする付記４に記載の解析支援プログラム。
【００９１】
（付記６）前記合成処理は、前記第１周期ごとに時間軸方向に複数の周期波形の位相を合わせて接続することを特徴とする付記５に記載の解析支援プログラム。
【００９２】
（付記７）前記合成処理により出力された前記合成電圧値に基づき、前記電源電流波形に含まれる電源ノイズを解析する処理、
をさらに実行させることを特徴とする付記４〜６のいずれか一つに記載の解析支援プログラム。
【００９３】
（付記８）前記合成処理は、前記第１解析処理および前記第２解析処理により導出された電圧値の合成時に、前記対象回路の基準電圧値を差し引くことを特徴とする付記４〜７のいずれか一つに記載の解析支援プログラム。
【００９４】
（付記９）前記等価な回路は、抵抗と、容量と、インダクタンスと、の少なくともいずれかを含む回路であることを特徴とする付記１〜８のいずれか一つに記載の解析支援プログラム。
【００９５】
（付記１０）コンピュータが、
クロック信号を用いて動作する解析の対象回路の動作開始からの電源電流波形を、前記クロック信号の第１周期ごとの前記電源電流波形の段階的な変化成分のステップ波形と、前記電源電流波形を周期的な繰り返し成分の周期波形とに分離する分離処理と、
前記対象回路内の電源およびグラウンドの配線と等価な回路を示す回路情報と、前記ステップ波形とに基づき、前記等価な回路の電流源の電流値を、前記第１周期ごとに変化させた場合における前記等価な回路の電圧値を導出する第１解析処理と、
前記対象回路内の電源およびグラウンドの配線と等価な回路を示す回路情報と、前記周期波形とに基づき、前記等価な回路の電流源の電流値を、前記第１周期ごとに変化させた場合における前記等価な回路の電圧値を導出する第２解析処理と、
を実行することを特徴とする解析支援方法。
【００９６】
（付記１１）クロック信号を用いて動作する解析の対象回路の動作開始からの電源電流波形を、前記クロック信号の第１周期ごとの前記電源電流波形の段階的な変化成分のステップ波形と、前記電源電流波形を周期的な繰り返し成分の周期波形とに分離する分離部と、
前記対象回路内の電源およびグラウンドの配線と等価な回路を示す回路情報と、前記ステップ波形とに基づき、前記等価な回路の電流源の電流値を、前記第１周期ごとに変化させた場合における前記等価な回路の電圧値を導出する第１解析部と、
前記対象回路内の電源およびグラウンドの配線と等価な回路を示す回路情報と、前記周期波形とに基づき、前記等価な回路の電流源の電流値を、前記第１周期ごとに変化させた場合における前記等価な回路の電圧値を導出する第２解析部と、
を備えたことを特徴とする解析支援装置。
【符号の説明】
【００９７】
５００  解析支援装置
５０１  ＣＰＵ
５０２  ＲＡＭ
５０３  ＨＤＤ
５０４  グラフィック処理装置
５０５  入力インタフェース
５０６  通信インタフェース
５０７  バス
５０８  通信回線
６００  電源電流波形成分分離部
６０１  第１電源ノイズ解析部
６０２  第２電源ノイズ解析部
６０３  電圧波形合成部
６１０  制御部
１１０１ａ〜１１０１ｃ  モデル生成部
１１０２  電源ノイズ解析用回路解析シミュレータ
ｉａ〜ｉｃ  レイアウト情報
ｉｄ  電源電流波形情報
ｏａ  合成電源電圧波形情報
ｔａ  電源電流ステップ波形情報
ｔｂ  電源電流周期波形情報
ｔｃ  電源電圧ステップ波形情報
ｔｄ  電源電圧周期波形情報
【図１】
2016045530.tif 000003
【図２】
2016045530.tif 000004
【図３】
2016045530.tif 000005
【図４】
2016045530.tif 000006
【図５】
2016045530.tif 000007
【図６】
2016045530.tif 000008
【図７】
2016045530.tif 000009
【図８】
2016045530.tif 000010
【図９】
2016045530.tif 000011
【図１０】
2016045530.tif 000012
【図１１】
2016045530.tif 000013
【図１２】
2016045530.tif 000014
【図１３】
2016045530.tif 000015
【図１４】
2016045530.tif 000016
【図１５】
2016045530.tif 000017
【図１６】
2016045530.tif 000018
【図１７】
2016045530.tif 000019
【図１８】
2016045530.tif 000020
【図１９】
2016045530.tif 000021