(57)【要約】【課題】別途のモジュールを追加せずにバイパス動作を具現することのできるマルチレベルインバータを提供する。【解決手段】互いに直列に連結される第１キャパシタＣ１及び第２キャパシタＣ２、第１キャパシタ及び第２キャパシタに充電された電圧を利用してマルチレベルの出力電圧を生成する複数のスイッチＳ１〜Ｓ８、及び複数のスイッチＳ１〜Ｓ８それぞれと並列に配置される複数のダイオードＤ１〜Ｄ８、出力電圧を出力する第１出力端子Ｕ及び第２出力端子Ｖ、及び予め定められたバイパスモードのいずれか一つによって複数のスイッチＳ１〜Ｓ８をオン（ｏｎ）またはオフ（ｏｆｆ）状態にスイッチングし、第１出力端子Ｕ及び第２出力端子Ｖによる出力電圧の出力を遮断する制御部４０１を含む。【選択図】図４
2016201983.tif 000002
【特許請求の範囲】
【請求項１】
複数のキャパシタ及びスイッチを含むマルチレベルインバータにおいて、
互いに直列に連結される第１キャパシタ及び第２キャパシタ、
前記第１キャパシタ及び前記第２キャパシタに充電された電圧を利用してマルチレベルの出力電圧を生成する複数のスイッチ、及び前記複数のスイッチそれぞれと並列に配置される複数のダイオード、
前記出力電圧を出力する第１出力端子及び第２出力端子、及び、
予め定められたバイパスモードのいずれか一つによって前記複数のスイッチをオン（ｏｎ）またはオフ（ｏｆｆ）状態にスイッチングし、前記第１出力端子及び前記第２出力端子による前記出力電圧の出力を遮断する制御部を含む、マルチレベルインバータ。
【請求項２】
前記複数のスイッチ及び前記複数のダイオードは、
前記第１キャパシタ及び前記第２キャパシタの連結点と前記第１出力端子との間で直列に連結される、第１スイッチ及び第１ダイオードと第２スイッチ及び第２ダイオード、
前記第１キャパシタ及び前記第２キャパシタの連結点と前記第２出力端子との間で直列に連結される、第３スイッチ及び第３ダイオードと第４スイッチ及び第４ダイオード、
前記第１キャパシタ及び前記第２キャパシタと並列に連結され、互いに直列に連結される、第５スイッチ及び第５ダイオードと第６スイッチ及び第６ダイオード、及び、
前記第１キャパシタ及び前記第２キャパシタと並列に連結され、互いに直列に連結される、第７スイッチ及び第７ダイオードと第８スイッチ及び第８ダイオード、を含む、請求項１に記載のマルチレベルインバータ。
【請求項３】
前記予め定められたバイパスモードは、
前記第５スイッチ及び第７スイッチだけをオン状態にスイッチングし、残りのスイッチをオフ状態にスイッチングする第１バイパスモード、
前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、前記第４スイッチをオン状態にスイッチングし、残りのスイッチをオフ状態にスイッチングする第２バイパスモード、及び、
前記第６スイッチ及び前記第８スイッチだけをオン状態にスイッチングし、残りのスイッチをオフ状態にスイッチングする第３バイパスモードを含む、請求項２に記載のマルチレベルインバータ。
【請求項４】
前記制御部は、
前記第１ダイオード、前記第２ダイオード、前記第３ダイオード、前記第４ダイオード、前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、及び、前記第４スイッチのうち少なくとも一つに異常が発生した場合、前記第１バイパスモードまたは前記第３バイパスモードによって前記出力電圧の出力を遮断する、請求項３に記載のマルチレベルインバータ。
【請求項５】
前記制御部は、
前記第５ダイオード、前記第７ダイオード、前記第５スイッチ、及び、前記第７スイッチのうち少なくとも一つに異常が発生した場合、前記第２バイパスモードまたは前記第３バイパスモードによって前記出力電圧の出力を遮断する、請求項３に記載のマルチレベルインバータ。
【請求項６】
前記制御部は、
前記第６ダイオード、前記第８ダイオード、前記第６スイッチ、及び、前記第８スイッチのうち少なくとも一つに異常が発生した場合、前記第１バイパスモードまたは前記第２バイパスモードによって前記出力電圧の出力を遮断する、請求項３に記載のマルチレベルインバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチレベルインバータに関し、さらに詳細には、別途のモジュールを追加せずにバイパス動作を具現することのできるマルチレベルインバータに関する。
【背景技術】
【０００２】
高圧インバータ（ｍｅｄｉｕｍ  ｖｏｌｔａｇｅ  ｉｎｖｅｒｔｅｒ）は、線間電圧実効値（ＲＭＳ  ｖａｌｕｅ）が６００Ｖ以上である入力電源を用いるインバータである。高圧インバータの定格電力容量（ｒａｔｉｎｇ  ｐｏｗｅｒ  ｃａｐａｃｉｔｙ）は、数百ｋＷから数十ＭＷまで多様であり、ファン（ｆａｎ）、ポンプ（ｐｕｍｐ）、圧縮機（ｃｏｍｐｒｅｓｓｏｒ）等の応用分野に主に用いられている。高圧インバータの分野において、主に出力相電圧（ｏｕｔｐｕｔ  ｐｈａｓｅ  ｖｏｌｔａｇｅ）が３レベル以上の出力電圧を発生させる直列型マルチレベルインバータ（ｃａｓｃａｄｅｄ  ｍｕｌｔｉ−ｌｅｖｅｌ  ｉｎｖｅｒｔｅｒ）が用いられるが、直列型マルチレベルインバータの出力相電圧は、構成される単位セルの個数によってインバータ出力電圧レベルの大きさと個数が定められる。
【０００３】
直列型マルチレベルインバータ（ｃａｓｃａｄｅｄ  ｍｕｌｔｉ−ｌｅｖｅｌ  ｉｎｖｅｒｔｅｒ）は、複数の単位セルを直列連結して各相（ｐｈａｓｅ）を構成し、インバータの三相出力電圧は、各相を構成する単位セルの出力電圧の和で定められる。複数の単位セルを含むマルチレベルインバータにおいて、単位セルのいずれか一つが故障（ｆａｕｌｔ）状態になると、出力を減少させたまま運転をするバイパス（ｂｙｐａｓｓ）運転を行う。バイパス運転時には、バイパススイッチ（ｓｗｉｔｃｈ）を通して故障が発生した単位セルの出力端を短絡（ｓｈｏｒｔ）させて使用せず、残りの正常動作する単位セルだけを用いることにより、インバータの正常動作が可能となる。
しかし、単位セル別のバイパス動作を制御するバイパススイッチが備えられていないインバータの場合、故障が発生した単位セルで用いる電力スイッチの逆並列ダイオードによる整流動作で直流端電圧（ＤＣ−ｌｉｎｋ  ｖｏｌｔａｇｅ）が上昇する。これにより、直流端キャパシタの電圧が定格運転範囲を超えて単位セルが焼損し、インバータの全ての運転が不可能となるという問題点がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、単位セル別のバイパス動作を制御するバイパススイッチを追加しなくてもバイパス動作を具現することのできるマルチレベルインバータを提供することを目的とする。
また、本発明は、単位セルに含まれている複数のスイッチのうち、異常が発生したスイッチの種類によって個別的なバイパス動作を具現することのできるマルチレベルインバータを提供することを他の目的とする。
本発明の目的は、以上において言及した目的に制限されず、言及されていない本発明の他の目的及び長所は、下記の説明により理解でき、本発明の実施形態によってより明らかに理解できる。また、本発明の目的及び長所は、特許請求の範囲に示した手段及びその組み合わせにより実現できることが容易に理解できる。
【課題を解決するための手段】
【０００５】
このような目的を達成するための本発明は、複数のキャパシタ及びスイッチを含むマルチレベルインバータにおいて、互いに直列に連結される第１キャパシタ及び第２キャパシタ、前記第１キャパシタ及び前記第２キャパシタに充電された電圧を利用してマルチレベルの出力電圧を生成する複数のスイッチ、及び前記複数のスイッチそれぞれと並列に配置される複数のダイオード、前記出力電圧を出力する第１出力端子及び第２出力端子、及び予め定められたバイパスモードのいずれか一つによって前記複数のスイッチをオン（ｏｎ）またはオフ（ｏｆｆ）状態にスイッチングし、前記第１出力端子及び前記第２出力端子による前記出力電圧の出力を遮断する制御部を含むことを特徴とする。
【発明の効果】
【０００６】
前述したような本発明に係るマルチレベルインバータは、単位セル別のバイパス動作を制御するバイパススイッチを追加しなくてもバイパス動作を具現することのできる長所がある。
また、本発明に係るマルチレベルインバータは、単位セルに含まれている複数のスイッチのうち、異常が発生したスイッチの種類によって個別的なバイパス動作を具現することのできる長所がある。
【図面の簡単な説明】
【０００７】
【図１】直列型マルチレベルインバータの構成図である。
【図２】従来の技術に係る単位セルの構成図である。
【図３】マルチレベルの出力電圧を形成するために単位セルに含まれている複数のダイオードを制御するための制御信号の波形及びそれによる出力電圧の大きさを示す。
【図４】本発明の一実施形態に係る単位セルの構成図である。
【図５】本発明の一実施形態において、第１バイパスモードによる単位セルのバイパス動作を示す。
【図６】本発明の一実施形態において、第２バイパスモードによる単位セルのバイパス動作を示す。
【図７】本発明の一実施形態において、第３バイパスモードによる単位セルのバイパス動作を示す。
【図８】本発明の一実施形態に係る制御部の単位セル制御過程を示すフローチャートである。
【発明を実施するための形態】
【０００８】
前述した目的、特徴及び長所は、添付の図面を参照して詳細に後述され、それによって、本発明の属する技術の分野における通常の知識を有する者が本発明の技術的思想を容易に実施することができる。本発明を説明するにあたって、本発明と関連した公知技術についての具体的な説明が本発明の要旨に対して不要と判断される場合は、詳細な説明を省略する。以下、添付の図面を参照して、本発明に係る好ましい実施形態を詳細に説明する。図面において同じ参照符号は、同一または類似した構成要素を示すものと用いられる。
【０００９】
図１は、直列型マルチレベルインバータの構成図である。
図１に示された直列型マルチレベルインバータ１０１は、２段の単位セルａ１、ｂ１、ｃ１、ａ２、ｂ２、ｃ２で構成されているが、システム要求仕様によって単位セルの数は変更が可能である。各単位セルａ１、ｂ１、ｃ１、ａ２、ｂ２、ｃ２は、独立した単相インバータ構造であり、図１のように、多数の単位セルａ１、ｂ１、ｃ１、ａ２、ｂ２、ｃ２を直列に連結することで高電圧を得ることができる。
【００１０】
インバータ１０１は、例えば、線間電圧実効値（ＲＭＳ）が６００Ｖ以上である三相電源１０５を通して三相交流電源の供給を受ける。三相電源１０５により供給された三相交流電源は、位相変移変圧器（Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｔｒａｎｓｆｏｒｍｅｒ）１０３に入力される。変圧器１０３は、入力された三相交流電源を絶縁（ｉｓｏｌａｔｉｏｎ）させ、単位セルａ１、ｂ１、ｃ１、ａ２、ｂ２、ｃ２の要求に合わせて電圧の位相（ｐｈａｓｅ）及び大きさ（ｍａｇｎｉｔｕｄｅ）を変換させる。また、変圧器１０３は、入力された三相交流電源の全高調波ひずみ（Ｔｏｔａｌ  Ｈａｒｍｏｎｉｃ  Ｄｉｓｔｏｒｔｉｏｎ、ＴＨＤ）を位相変移を通して向上させる。変圧器１０３は、一次巻線１０及び互いに異なる位相を有する二次巻線１１、１２、１３、１４、１５、１６を含む。
【００１１】
単位セルａ１、ｂ１、ｃ１、ａ２、ｂ２、ｃ２は、変圧器１０３から出力される出力電圧を入力電源として用いて各相に該当する単位セルａ１、ｂ１、ｃ１、ａ２、ｂ２、ｃ２の出力和で三相電動機１０２に入力される最終的な出力電圧を合成する。ここで、三相電動機１０２は、誘導電動機（ｉｎｄｕｃｔｉｏｎ  ｍａｃｈｉｎｅ）または同期電動機（ｓｙｎｃｈｒｏｎｏｕｓ  ｍａｃｈｉｎｅ）のような高圧の三相電動機であってよい。
【００１２】
図１のように構成されたインバータ１０１は、三相、即ち、ａ相、ｂ相、ｃ相のいずれか一つの出力電圧を出力することとなる。例えば、ａ相の出力電圧は、直列連結された単位セルａ１と単位セルａ２の出力電圧の和であり、ｂ相の出力電圧は、単位セルｂ１と単位セルｂ２の出力電圧の和であり、ｃ相の出力電圧は、単位セルｃ１と単位セルｃ２の出力電圧の和である。
【００１３】
このように合成されたインバータ１０１の出力電圧のそれぞれの相電圧（ｐｈａｓｅ  ｖｏｌｔａｇｅ）は、大きさは同一であるが、１２０度の位相差を有する。また、インバータ１０１を構成する単位セルの個数変化及び単位セルに対する互いに異なる制御を通して、電動機１０２に印加される出力電圧の全高調波ひずみと電圧変化率（ｄｖ／ｄｔ）を改善させることができる。
【００１４】
図２は、図１に示されたインバータ１０１に含まれている単位セルａ１、ｂ１、ｃ１、ａ２、ｂ２、ｃ２のうち一つの単位セルの従来の技術に係る構成を示す。図２を参照すると、単位セルは、整流部２０１、平滑化部２０２、出力電圧生成部２０３を含む。
【００１５】
整流部２０１は、図２のように、６個のダイオードで構成される。整流部２０１は、図１に示された変圧器１０３から出力される三相電源の入力を受け、入力された三相電源を直流に整流する。
整流部２０１により整流された直流電源は、互いに直列に連結される２つのキャパシタ、即ち、第１キャパシタＣ１及び第２キャパシタＣ２に伝達される。第１キャパシタＣ１及び第２キャパシタＣ２は、互いに同一のキャパシタンス値を有する。これにより、第１キャパシタＣ１及び第２キャパシタＣ２には、同じ大きさの電圧Ｖｄｃがそれぞれ充電される。
【００１６】
出力電圧生成部２０３は、複数のダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８を含む。出力電圧生成部２０３を構成するダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８は、それぞれ対応するスイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８と並列に連結される。制御部２０５は、制御信号を出力して、それぞれのスイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８をオン（ｏｎ）またはオフ（ｏｆｆ）状態にスイッチングする。ここで、スイッチをオン状態にスイッチングすることは、スイッチを閉鎖（ｃｌｏｓｅ）することを意味し、スイッチをオフ状態にスイッチングすることは、スイッチを開放（ｏｐｅｎ）することを意味する。制御部２０５は、制御信号を通してスイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８のオンまたはオフ動作を制御することでマルチレベルの出力電圧を生成し、生成された出力電圧を第１出力端子Ｕ及び第２出力端子Ｖを通して出力する。
【００１７】
図２の第１出力端子Ｕ及び第２出力端子Ｖを通して出力される単位セルの出力電圧ＶＵＶは、第１出力端子Ｕの極（ｐｏｌｅ）電圧ＶＵ及び第２出力端子Ｖの極電圧ＶＶの差により［数１］のように定められる。
【００１８】
［数１］
ＶＵＶ＝ＶＵ−ＶＶ
【００１９】
このとき、第１出力端子Ｕの極（ｐｏｌｅ）電圧ＶＵ及び第２出力端子Ｖの極電圧ＶＶは、制御部２０５によるスイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８の相補的な（ｃｏｍｐｌｉｍｅｎｔａｒｙ）オン／オフ状態により［表１］のように定められる。
【００２０】
【表１】
2016201983.tif 000003
【００２１】
図３は、マルチレベルの出力電圧を形成するために単位セルに含まれている複数のダイオードを制御するための制御信号の波形及びそれによる出力電圧の大きさを示す。図３に示された制御信号の波形は、ＩＰＤ（Ｉｎ−Ｐｈａｓｅ  Ｄｉｓｐｏｓｉｔｉｏｎ）変調技法によるものである。図３を参照すると、単位セルの両極に対する指令電圧Ｖｍ１とＶｍ２は、周波数と大きさは同一であり、１８０度の位相差を有する。また、搬送波Ｖｃｒ１とＶｃｒ２は、周波数と大きさは同一であるが、オフセット（ｏｆｆｓｅｔ）値が異なる。
【００２２】
図３のように指令電圧及び搬送波が生成するとき、制御部２０５は、搬送波Ｖｃｒ１と指令電圧Ｖｍ１及びＶｍ２が交差する地点でスイッチＳ１、Ｓ５とスイッチＳ３、Ｓ７に対する制御信号を発生させ、搬送波Ｖｃｒ２と指令電圧Ｖｍ１及びＶｍ２が交差する地点でスイッチＳ２、Ｓ６とスイッチＳ４、Ｓ８に対する制御信号を発生させる。
【００２３】
このような制御信号の生成により、図２の単位セルは、［表１］のような３レベル（Ｖｄｃ、０、−Ｖｄｃ）の極電圧を利用して、図３の下段に示されたように、５レベル（２Ｖｄｃ、Ｖｄｃ、０、−Ｖｄｃ、−２Ｖｄｃ）の出力電圧ＶＵＶを生成することができる。
【００２４】
一方、図２のような単位セルで異常が発生し、単位セルの正常な電圧出力が不可能である場合、従来は、図２のようなバイパススイッチ２０４を通して単位セルの電圧出力を遮断する。即ち、単位セルの異常発生が検出されると、制御部２０５は、バイパス信号をバイパススイッチ２０４に印加し、これによって、バイパススイッチ２０４は、第１出力端子Ｕ及び第２出力端子Ｖを短絡させることで、単位セルの出力電圧は０Ｖとなる。このようなバイパススイッチ２０４の動作により単位セルの電圧出力は遮断される。また、アーム短絡（ａｒｍ  ｓｈｏｒｔ）を防止するためにバイパスされた単位セルのダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８に対応するそれぞれのスイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８はオフされる。
【００２５】
このように、従来の技術に係るインバータは、単位セルの異常発生時、単位セルの電圧出力を遮断するために、単位セル別に別途のバイパススイッチを備えなければならない。しかし、このように単位セル別にバイパススイッチを備えるようになる場合、ＭＣ（Ｍａｇｎｅｔｉｃ  Ｃｏｎｄｕｃｔｏｒ）のような素子で構成されるバイパススイッチの配置により、単位セルの体積が増加することとなる。従って、配置されるバイパススイッチの個数だけインバータの生産コストが増加する問題点がある。
【００２６】
本発明は、このような問題点を解決するために導出されたものであって、図２のようなバイパススイッチを備えなくても、単位セルの異常発生時、バイパス動作を具現することのできるマルチレベルインバータに関する。
図４は、本発明の一実施形態に係る単位セルの構成図である。参考までに、本発明の一実施形態に係る単位セルは、図２に示されたような整流部２０１を含むことができる。しかし、説明の便宜のために、図４においては、整流部の構成が省略される。
【００２７】
図４を参照すると、本発明の一実施形態に係る単位セルは、第１キャパシタＣ１、第２キャパシタＣ２、第１乃至第８ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８、第１乃至第８スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、制御部４０１を含む。
【００２８】
図４において、第１キャパシタＣ１及び第２キャパシタＣ２の連結点４１と第１出力端子Ｕとの間には、第１スイッチＳ１及び第２スイッチＳ２が配置される。第１スイッチＳ１及び第２スイッチＳ２は、互いに直列に連結される。
【００２９】
また、第１キャパシタＣ１及び第２キャパシタＣ２の連結点４２と第２出力端子Ｖとの間には、第３スイッチＳ３及び第４スイッチＳ４が配置される。第３スイッチＳ３及び第４スイッチＳ４は、互いに直列に連結される。
また、第５スイッチＳ５及び第６スイッチＳ６は、第１キャパシタＣ１及び第２キャパシタＣ２と並列に連結される。第５スイッチＳ５及び第６スイッチＳ６は、互いに直列に連結される。
【００３０】
また、第７スイッチＳ７及び第８スイッチＳ８は、第１キャパシタＣ１及び第２キャパシタＣ２と並列に連結される。第７スイッチＳ７及び第８スイッチＳ８は、互いに直列に連結される。
【００３１】
また、図４に示されたように、第５スイッチＳ５及び第７スイッチＳ７は、直流端電圧キャパシタの正（＋）の極と連結され、第６スイッチＳ６及び第８スイッチＳ８は、直流端キャパシタの負（−）の極と連結される。
【００３２】
図４に示された第１キャパシタＣ１、第２キャパシタＣ２、第１乃至第８ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８、第１乃至第８スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８の機能、及び制御部４０１の制御信号による出力電圧の生成過程は、図２に示された従来の単位セルと同一である。ただ、図２に示された従来の単位セルとは異なり、図４に示された本発明の一実施形態に係る単位セルは、バイパススイッチを備えていない。
【００３３】
本発明の一実施形態において、制御部４０１は、予め定められたバイパスモードのいずれか一つによって複数のダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８それぞれと並列に配置される第１乃至第８スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８をオンまたはオフ状態にスイッチングすることで、第１出力端子Ｕ及び第２出力端子Ｖによる出力電圧の出力を遮断することができる。
【００３４】
以下においては、図５乃至図７を通して、本発明の一実施形態に係る第１乃至第３バイパスモードについて説明する。
【００３５】
図５は、本発明の一実施形態において、第１バイパスモードによる単位セルのバイパス動作を示す。
本発明の一実施形態に係る第１バイパスモードにおいて、制御部４０１は、図５のように、第５ダイオードＤ５に対応する第５スイッチＳ５及び第７ダイオードＤ７に対応する第７スイッチＳ７だけをオン状態にスイッチングし、残りのダイオードＤ１〜Ｄ４、Ｄ６、Ｄ８に対応するスイッチＳ１〜Ｓ４、Ｓ６、Ｓ８をオフ状態にスイッチングする。これにより、電流は、正（＋）の方向であるとき、矢印（実線）のような方向に流れ、負（−）の方向であるとき、矢印（点線）のような方向に流れることとなり、単位セルの電圧出力が遮断される。このような第１バイパスモードは、第５ダイオードＤ５、第７ダイオードＤ７、第５スイッチＳ５、第７スイッチＳ７が正常に動作する時に実行され得る。
【００３６】
図６は、本発明の一実施形態において、第２バイパスモードによる単位セルのバイパス動作を示す。
本発明の一実施形態に係る第２バイパスモードにおいて、制御部４０１は、図６のように、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３、第４ダイオードＤ４に対応する第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４だけをオン状態にスイッチングし、残りのダイオードＤ５〜Ｄ８に対応するスイッチＳ５〜Ｓ８をオフ状態にスイッチングする。これにより、電流は、正（＋）の方向であるとき、矢印（実線）のような方向に流れ、負（−）の方向であるとき、矢印（点線）のような方向に流れることとなり、単位セルの電圧出力が遮断される。このような第２バイパスモードは、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３、第４ダイオードＤ４、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４が正常に動作する時に実行され得る。
図７は、本発明の一実施形態において、第３バイパスモードによる単位セルのバイパス動作を示す。
【００３７】
本発明の一実施形態に係る第３バイパスモードにおいて、制御部４０１は、図７のように、第６ダイオードＤ６に対応する第６スイッチＳ６及び第８ダイオードＤ８に対応する第８スイッチＳ８だけをオン状態にスイッチングし、残りのダイオードＤ１〜Ｄ５、Ｄ７をオフ状態にスイッチングする。これにより、電流は、正（＋）の方向であるとき、矢印（実線）のような方向に流れ、負（−）の方向であるとき、矢印（点線）のような方向に流れることとなり、単位セルの電圧出力が遮断される。このような第３バイパスモードは、第６ダイオードＤ６、第８ダイオードＤ８、第６スイッチＳ６、第８スイッチＳ８が正常に動作する時に実行され得る。
【００３８】
本発明の一実施形態において、制御部４０１は、第１乃至第８ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８及び第１乃至第８スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８の少なくとも一つの異常発生の有無を検出することができる。仮に、第１乃至第８ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８及び第１乃至第８スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８の少なくとも一つに異常が発生したことを検出したら、制御部４０１は、異常が発生したダイオードまたはスイッチの種類によって単位セルに適用されるバイパスモードを決定し、決定されたバイパスモードによって予め定められたスイッチをオン状態にスイッチングし、残りのスイッチはオフ状態にスイッチングすることで、第１出力端子Ｕ及び第２出力端子Ｖによる出力電圧の大きさを０Ｖとする。
【００３９】
本発明の一実施形態において、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３、第４ダイオードＤ４、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４のうち少なくとも一つに異常が発生した場合、制御部４０１は、第１バイパスモードまたは第３バイパスモードによって予め定められたスイッチだけをオン状態にスイッチングして、第１出力端子Ｕ及び第２出力端子Ｖによる電圧出力を遮断する。
【００４０】
また、本発明の一実施形態において、第５ダイオードＤ５、第７ダイオードＤ７、第５スイッチＳ５、第７スイッチＳ７のうち少なくとも一つに異常が発生した場合、制御部４０１は、第２バイパスモードまたは第３バイパスモードによって予め定められたスイッチだけをオン状態にスイッチングして、第１出力端子Ｕ及び第２出力端子Ｖによる電圧出力を遮断する。
【００４１】
また、本発明の一実施形態において、第６ダイオードＤ６、第８ダイオードＤ８、第６スイッチＳ６、第８スイッチＳ８のうち少なくとも一つに異常が発生した場合、制御部４０１は、第１バイパスモードまたは第２バイパスモードによって予め定められたスイッチだけをオン状態にスイッチングして、第１出力端子Ｕ及び第２出力端子Ｖによる電圧出力を遮断する。
【００４２】
図８は、本発明の一実施形態に係る制御部の単位セル制御過程を示すフローチャートである。
図８を参照すると、制御部４０１は、先ず、インバータの単位セルに含まれている複数のダイオードまたは複数のダイオードそれぞれに対応するスイッチの異常の有無を検出する（８０２）。仮に、複数のダイオード及び複数のダイオードそれぞれに対応するスイッチのうち少なくとも一つの異常発生が検出されたら、制御部４０１は、異常が発生したダイオードまたはスイッチの種類によって適用されるバイパスモードを決定する（８０４）。
【００４３】
仮に、第５ダイオードＤ５、第７ダイオードＤ７、第５スイッチＳ５、第７スイッチＳ７を除く残りのダイオードＤ１〜Ｄ４、Ｄ６、Ｄ８及びスイッチＳ１〜Ｓ４、Ｓ６、Ｓ８のうち少なくとも一つに異常が発生した場合、制御部４０１は、第１バイパスモードを適用して単位セルの電圧出力を遮断する（８０６）。
【００４４】
仮に、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３、第４ダイオードＤ４、第１スイッチＳ１、第２スイッチＳ２、第３スイッチＳ３、第４スイッチＳ４を除く残りのダイオードＤ５〜Ｄ８及びスイッチＳ５〜Ｓ８のうち少なくとも一つに異常が発生した場合、制御部４０１は、第２バイパスモードを適用して単位セルの電圧出力を遮断する（８０８）。
【００４５】
仮に、第６ダイオードＤ６、第８ダイオードＤ８、第６スイッチＳ６、第８スイッチＳ８を除く残りのダイオードＤ１〜Ｄ５、Ｄ７及びスイッチＳ１〜Ｓ５、Ｓ７のうち少なくとも一つに異常が発生した場合、制御部４０１は、第３バイパスモードを適用して単位セルの電圧出力を遮断する（８１０）。
【００４６】
このように、本発明においては、マルチレベルインバータに含まれるスイッチまたはキャパシタのいずれか一つに異常が発生した場合、第１乃至第３バイパスモードによるバイパス動作を通して単位セルの焼損を防止することができる。
【００４７】
前述した本発明は、本発明の属する技術の分野における通常の知識を有する者にとって、本発明の技術的思想を外れない範囲内で種々の置換、変形及び変更が可能であるので、前述した実施形態及び添付の図面により限定されるものではない。
【産業上の利用可能性】
【００４８】
本発明は、バイパス動作を具現することのできるマルチレベルインバータに広く利用することができる。
【符号の説明】
【００４９】
１０１    ：  マルチレベルインバータ
４０１    ：  制御部
Ｃ１      ：  第１キャパシタ
Ｃ２      ：  第２キャパシタ
Ｄ１〜Ｄ８：  ダイオード
Ｓ１〜Ｓ８：  スイッチ
Ｕ        ：  第１出力端子
Ｖ        ：  第２出力端子
ＶＵ        ：  極電圧
ＶＵＶ      ：  出力電圧
ＶＶ        ：  極電圧
【図１】
2016201983.tif 000004
【図２】
2016201983.tif 000005
【図３】
2016201983.tif 000006
【図４】
2016201983.tif 000007
【図５】
2016201983.tif 000008
【図６】
2016201983.tif 000009
【図７】
2016201983.tif 000010
【図８】
2016201983.tif 000011