(57)【要約】【課題】信頼性の高い撮像装置を提供する。【解決手段】トランジスタおよび光電変換素子が隣り合うように設けられ、トランジスタは、活性層に酸化物半導体を有し、光電変換素子は、半導体層にシリコンを有し、トランジスタは、第１の絶縁層上に設けられ、トランジスタ上には、第２の絶縁層が設けられ、第２の絶縁層上には、第３の絶縁層が設けられ、光電変換素子は、電極と半導体層との間に第２の絶縁層および第３の絶縁層の積層が設けられる領域を有し、光電変換素子は、電極と半導体層との間に第３の絶縁層の単層が設けられる領域を有する構成とする。【選択図】図１
2016122732.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタと、光電変換素子と、を有する撮像装置であって、
前記トランジスタおよび前記光電変換素子は、隣り合うように設けられ、
前記トランジスタは、活性層に酸化物半導体を有し、
前記光電変換素子は、半導体層にシリコンを有し、
前記トランジスタは、第１の絶縁層上に設けられ、
前記トランジスタ上には、第２の絶縁層が設けられ、
前記光電変換素子は、電極と半導体層との間に前記第２の絶縁層が設けられる領域を有し、
前記トランジスタと前記光電変換素子との間には、前記第２の絶縁層を分断する溝が設けられ、
前記溝の壁面には、第３の絶縁層が設けられていることを特徴とする撮像装置。
【請求項２】
請求項１において、
前記溝の底部の一部は、前記第１の絶縁層に達していることを特徴とする撮像装置。
【請求項３】
トランジスタと、光電変換素子と、を有する撮像装置であって、
前記トランジスタおよび前記光電変換素子は、隣り合うように設けられ、
前記トランジスタは、活性層に酸化物半導体を有し、
前記光電変換素子は、半導体層にシリコンを有し、
前記トランジスタは、第１の絶縁層上に設けられ、
前記トランジスタ上には、第２の絶縁層が設けられ、
前記第２の絶縁層上には、第３の絶縁層が設けられ、
前記光電変換素子は、電極と半導体層との間に前記第２の絶縁層および前記第３の絶縁層の積層が設けられる領域を有し、
前記光電変換素子は、電極と半導体層との間に前記第３の絶縁層の単層が設けられる領域を有することを特徴とする撮像装置。
【請求項４】
請求項１乃至３のいずれか一項において、
前記第１の絶縁層および前記第２の絶縁層は、酸化珪素または酸化窒化珪素であることを特徴とする撮像装置。
【請求項５】
請求項１乃至４のいずれか一項において、
前記第３の絶縁層は、窒化珪素または酸化アルミニウムであることを特徴とする撮像装置。
【請求項６】
請求項１乃至５のいずれか一項において、
前記酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を有することを特徴とする撮像装置。
【請求項７】
請求項１乃至７のいずれか一項に記載の撮像装置と、
表示装置と、
を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、撮像装置に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路（ＩＣ）や表示装置のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体材料として、シリコン系半導体が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００５】
例えば、酸化物半導体として酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が開示されている（特許文献１および特許文献２参照）。
【０００６】
また、特許文献３では、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路の一部に用い、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路が作製可能なシリコンを有するトランジスタを周辺回路に用いる構成の撮像装置が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２０１１−１１９７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
撮像装置においては、あらゆる環境下における用途が想定されるため、低照度環境や、動体を被写体とした場合においても高い撮像品質などが求められる。また、それらの要求を満たしつつ、より低コストで作製することができ、かつ信頼性の高い撮像装置が望まれている。
【０００９】
上述した酸化物半導体は、水素などの不純物が混入することによって物性が変化しやすい。したがって、酸化物半導体を用いたトランジスタおよびその周囲は、水素などの不純物が混入しにくい構成とすることが望まれる。
【００１０】
したがって、本発明の一態様では、信頼性の高い撮像装置を提供することを目的の一つとする。または、低コストの撮像装置を提供することを目的の一つとする。または、高開口率の撮像装置を提供することを目的の一つとする。低照度下で撮像することができる撮像装置を提供することを目的の一つとする。または、ダイナミックレンジの広い撮像装置を提供することを目的の一つとする。または、解像度の高い撮像装置を提供することを目的の一つとする。または、集積度の高い撮像装置を提供することを目的の一つとする。または、広い温度範囲において使用可能な撮像装置を提供することを目的の一つとする。または、低消費電力の撮像装置を提供することを目的の一つとする。または、または、新規な撮像装置などを提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。
【００１１】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１２】
本発明の一態様は、酸化物半導体を用いて形成されたトランジスタ、および光電変換素子を有する撮像装置に関する。
【００１３】
本発明の一態様は、トランジスタと、光電変換素子と、を有する撮像装置であって、トランジスタおよび光電変換素子は、隣り合うように設けられ、トランジスタは、活性層に酸化物半導体を有し、光電変換素子は、半導体層にシリコンを有し、トランジスタは、第１の絶縁層上に設けられ、トランジスタ上には、第２の絶縁層が設けられ、光電変換素子は、電極と半導体層との間に第２の絶縁層が設けられる領域を有し、トランジスタと光電変換素子との間には、第２の絶縁層を分断する溝が設けられ、溝の壁面には、第３の絶縁層が設けられていることを特徴とする撮像装置である。
【００１４】
上記溝の底部の一部は、第１の絶縁層に達している構成とすることができる。
【００１５】
また、本発明の他の一態様は、トランジスタと、光電変換素子と、を有する撮像装置であって、トランジスタおよび光電変換素子は、隣り合うように設けられ、トランジスタは、活性層に酸化物半導体を有し、光電変換素子は、半導体層にシリコンを有し、トランジスタは、第１の絶縁層上に設けられ、トランジスタ上には、第２の絶縁層が設けられ、第２の絶縁層上には、第３の絶縁層が設けられ、光電変換素子は、電極と半導体層との間に第２の絶縁層および第３の絶縁層の積層が設けられる領域を有し、光電変換素子は、電極と半導体層との間に第３の絶縁層の単層が設けられる領域を有することを特徴とする撮像装置である。
【００１６】
第１の絶縁層および第２の絶縁層には、酸化珪素または酸化窒化珪素を用いることができる。
【００１７】
また、第３の絶縁層には、窒化珪素または酸化アルミニウムを用いることができる。
【００１８】
また、酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を有することが好ましい。
【発明の効果】
【００１９】
本発明の一態様により、信頼性の高い撮像装置を提供することができる。または、低コストの撮像装置を提供することができる。または、高開口率の撮像装置を提供することができる。低照度下で撮像することができる撮像装置を提供することができる。または、ダイナミックレンジの広い撮像装置を提供することができる。または、解像度の高い撮像装置を提供することができる。または、集積度の高い撮像装置を提供することができる。または、広い温度範囲において使用可能な撮像装置を提供することができる。または、低消費電力の撮像装置を提供することができる。または、新規な撮像装置などを提供することができる。または、新規な半導体装置などを提供することができる。
【００２０】
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果を有さない場合もある。
【図面の簡単な説明】
【００２１】
【図１】撮像装置の画素の上面図および断面図。
【図２】光電変換素子の断面図。
【図３】撮像装置の画素の回路図。
【図４】撮像装置の画素の回路図。
【図５】撮像装置の画素の回路図。
【図６】撮像装置の画素の回路図。
【図７】撮像装置の画素の上面図および断面図。
【図８】撮像装置の画素の上面図および断面図。
【図９】撮像装置の画素の上面図および断面図。
【図１０】撮像装置の画素の上面図および断面図。
【図１１】実験サンプルの断面図。
【図１２】撮像装置の構成を説明する図。
【図１３】撮像装置の構成を説明する図。
【図１４】撮像装置のブロック図。
【図１５】湾曲した撮像装置を説明する図。
【図１６】画素回路の動作を説明するタイミングチャート。
【図１７】グローバルシャッタ方式とローリングシャッタ方式の動作を説明するタイミングチャート。
【図１８】トランジスタを説明する上面図および断面図。
【図１９】トランジスタを説明する上面図および断面図。
【図２０】トランジスタを説明する上面図および断面図。
【図２１】トランジスタを説明する上面図および断面図。
【図２２】トランジスタを説明する上面図。
【図２３】トランジスタを説明する断面図。
【図２４】電子機器を説明する図。
【図２５】実験サンプルの電圧−電流特性を示す図。
【発明を実施するための形態】
【００２２】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
【００２３】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【００２４】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００２５】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００２６】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００２７】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００２８】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００２９】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【００３０】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００３１】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第４の接続経路を有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００３２】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００３３】
なお、本明細書等において、様々な基板を用いて、トランジスタを形成することができる。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、またはアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
【００３４】
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
【００３５】
つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
【００３６】
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００３７】
（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置の構成について、図面を参照して説明する。図１（Ａ）は、本発明の一態様の撮像装置の画素の上面図である。また、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ａ１−Ａ２の断面図である。
【００３８】
当該撮像装置の画素は、基板３００上に設けられたトランジスタ３０１、トランジスタ３０２、トランジスタ３０３、トランジスタ３０４、および光電変換素子３２０を有する。図１（Ａ）、（Ｂ）に例示するトランジスタは、ゲート電極層、ゲート絶縁膜、半導体層、ソース電極層およびドレイン電極層を基本構成としたボトムゲート型トランジスタである。
【００３９】
光電変換素子３２０は、導電層３２５上に設けられた半導体層を有する。当該半導体層は、導電層３２５側からｐ型半導体層３２１、ｉ型半導体層３２２、ｎ型半導体層３２３の構成とすることができる。なお、導電層３２５は光電変換素子３２０のアノード電極として機能させることができる。なお、ｎ型半導体層３２３の上面にカソード電極としての機能を有する透光性導電膜を設ける構成としてもよい。
【００４０】
ここで、上記トランジスタ上、および導電層３２５の一部の領域上には絶縁層３３５が設けられる。絶縁層３３５はトランジスタのチャネル領域と接する膜であり、トランジスタの半導体層との界面に欠陥を生成しにくい膜であることが好ましい。例えば、絶縁層３３５には、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【００４１】
また、図１（Ｂ）に示すように、光電変換素子３２０は、導電層３２５と半導体層の端部近傍との間に絶縁層３３５が設けられた領域を有する。このような構成にすることで、半導体層の加工工程において導電層３２５がエッチングされることによる断線防止、および導電層３２５成分による半導体層の汚染を防止する効果がある。
【００４２】
上述のように絶縁層３３５は重要な役割を担っているが、一方でトランジスタの半導体層に対して不純物の供給経路と成り得る問題を有している。
【００４３】
例えば、光電変換素子３２０を構成する半導体層に非晶質シリコンを用いた場合、非晶質シリコンには未結合手を終端させるための水素を１０％前後含ませることがある。
【００４４】
また、トランジスタ３０１乃至トランジスタ３０４の活性層を構成する半導体層に酸化物半導体を用いた場合、酸化物半導体の酸素欠損に水素が入り込むことでドナー準位を形成することがある。
【００４５】
ここで、上記トランジスタおよび光電変換素子３２０を構成する半導体層と接する絶縁層３３５が横方向につながっている状態では、光電変換素子３２０を構成する半導体層に含まれる多量の水素は絶縁層３３５中を拡散し、上記トランジスタの活性層への到達が可能となる。つまり、酸化物半導体に不必要なドナー準位を形成し、トランジスタの電気特性を悪化させてしまうことがある。
【００４６】
したがって、本発明の一態様では、図１（Ａ）、（Ｂ）に示すように隣り合うトランジスタと光電変換素子３２０との間に、絶縁層３３５を分断する溝３０９を設ける構成とする。溝３０９を設けることで絶縁層３３５を経路とする水素の拡散を抑制し、トランジスタの電気特性の信頼性を高めることができる。
【００４７】
なお、溝３０９の壁面には水素バリア性を有する絶縁層３３６が形成されていることが好ましい。また、絶縁層３３６は、絶縁層３３５上および光電変換素子３２０の半導体層にも接して設けることができる。例えば、水素バリア性を有する絶縁層３３６には、窒化シリコン膜や酸化アルミニウム膜などを用いることができる。または、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜、イットリア安定化ジルコニア（ＹＳＺ）膜等を用いてもよい。
【００４８】
また、絶縁層３３６上には絶縁層３３７が形成される。絶縁層３３７としては、例えば、酸化シリコン膜などの無機膜のほか、アクリル樹脂やポリイミド樹脂などの有機樹脂を用いることができる。また、絶縁層３３７にコンタクトホールを形成し、当該コンタクトホールに設けた導電層３３９によってトランジスタ３０１と光電変換素子３２０との電気的な接続を行うことができる。
【００４９】
導電層３３９には透光性導電膜を用いることができる。すなわち、光電変換素子３２０は導電層３３９を設ける面が受光面となる。透光性導電膜としては、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができる。また、導電層３３９は単層に限らず、上記の透光性導電膜の積層であっても良い。
【００５０】
トランジスタ３０１乃至トランジスタ３０４が有する半導体層は、酸化物半導体で形成されることが好ましい。酸化物半導体を有するトランジスタは極めて低いオフ電流特性を有するため、撮像のダイナミックレンジを拡大することができる。詳細は後述するが、図１（Ａ）に示す回路構成では、光電変換素子３２０に入射される光の強度が大きいときに電荷蓄積部３０５（ＦＤ）の電位が小さくなる。酸化物半導体を用いたトランジスタは極めてオフ電流が低いため、ゲート電位が極めて小さい場合においても当該ゲート電位に応じた電流を正確に出力することができる。したがって、検出することのできる照度のレンジ、すなわちダイナミックレンジを広げることができる。
【００５１】
また、トランジスタ３０１およびトランジスタ３０４の低いオフ電流特性によって、電荷蓄積部３０５（ＦＤ）で電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。したがって、被写体が動体であっても歪の小さい画像を容易に得ることができる。また、グローバルシャッタ方式により露光時間（電荷の蓄積動作を行う期間）を長くすることもできることから、低照度環境における撮像にも適する。
【００５２】
なお、トランジスタ３０１乃至トランジスタ３０４の半導体層に酸化物半導体を用いる構成は一例であり、当該半導体層にシリコン等を用いた構成であってもよい。また、酸化物半導体を用いたトランジスタとシリコンを用いたトランジスタが混在した構成であってもよい。例えば、トランジスタ３０１およびトランジスタ３０４の半導体層に酸化物半導体を用い、トランジスタ３０２およびトランジスタ３０３の半導体層にシリコンを用いる構成とすることができる。
【００５３】
また、光電変換素子３２０が有する半導体層としては、例えば、ｉ型半導体層３２２には非晶質シリコンを用いることができる。また、ｐ型半導体層３２１およびｎ型半導体層３２３には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶質シリコン用いた光電変換素子３２０は可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。なお、ｉ型半導体層３２２に微結晶シリコンや多結晶シリコンを用いる構成であってもよい。
【００５４】
また、光電変換素子３２０の端部は、図１（Ｂ）に図示するようにｎ型半導体層３２３とｐ型半導体層３２１との間に段差を有する形状であることが好ましい。当該構造とすることで、端部におけるｎ型半導体層３２３とｐ型半導体層３２１との間の抵抗を高めることができ、光電変換素子３２０のアノード−カソード間のリーク電流を小さくすることができる。なお、光電変換素子３２０の端部は、図２（Ａ）乃至図２（Ｄ）に示すような形状であっても上記効果を得ることができる。
【００５５】
導電層３２５には、代表的にはチタン、アルミニウム、タングステン、モリブデン、タンタルなどの金属、または導電層３３９に用いることのできる透光性導電膜を用いることができる。なお、導電層３２５にも水素バリア性を有する導電層を用いることで、光電変換素子３２０からトランジスタ３０１乃至トランジスタ３０４への水素の拡散防止効果をさらに高めることができる。
【００５６】
水素バリア性を有する導電層としては、例えば、窒化チタン、窒化タンタル、窒化アルミニウムチタンなどの金属窒化物などを用いることができる。したがって、導電層３２５に当該窒化物の単層、上記金属と当該窒化物の積層、または上記透光性導電膜と当該窒化物の積層などを用いてもよい。
【００５７】
また、光電変換素子３２０からトランジスタへの水素の拡散量は、光電変換素子３２０に含まれる水素の絶対量に大きく影響される。したがって、水素の拡散量を減らすには、特に体積が大きいｉ型半導体層３２２の水素濃度を調整することも有効である。例えば、ｉ型半導体層３２２に非晶質シリコンを用いる場合は、膜中水素濃度を５％以下にすることが望ましい。また、ｉ型半導体層３２２の膜厚を４００ｎｍ以下、好ましくは３００ｎｍ以下、さらに好ましくは２００ｎｍ以下とする。また、ｉ型半導体層３２２に膜中水素濃度の少ない微結晶シリコンや多結晶シリコンを用いることも有効である。
【００５８】
なお、本実施の形態では、光電変換素子３２０として上述のようにシリコンを用いたｐｉｎ型フォトダイオードを例として説明するが、単結晶シリコンを用いたｐｎ型フォトダイオードであってもよい。また、セレンや、銅、インジウム、セレンの化合物（ＣＩＳ）を含む層を有する素子であってもよい。または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）を含む層を有する素子であってもよい。
【００５９】
上述した撮像装置の画素が有する要素の接続形態を図３に示す回路図を用いて説明する。
【００６０】
トランジスタ３０１のソース電極またはドレイン電極の一方は、光電変換素子３２０のカソード電極と接続される。トランジスタ３０１のソース電極またはドレイン電極の他方は、トランジスタ３０２のゲート電極と接続される。また、トランジスタ３０２のソース電極またはドレイン電極の一方は、トランジスタ３０３のソース電極またはドレイン電極の一方と接続される。また、トランジスタ３０４のソース電極またはドレイン電極の一方は、トランジスタ３０１のソース電極またはドレイン電極の他方と接続される。なお、上記接続は全て電気的な接続とする。
【００６１】
また、光電変換素子３２０のアノードは配線３１６に接続することができる。また、トランジスタ３０１のゲートは配線３１２（ＴＸ）に接続することができる。また、トランジスタ３０２のソース電極またはドレイン電極の他方は配線３１４（ＧＮＤ）に接続することができる。また、トランジスタ３０４のソース電極またはドレイン電極の他方は配線３１７に接続することができ、ゲート電極は配線３１１（ＲＳ）接続することができる。また、トランジスタ３０３のソース電極またはドレイン電極の他方は配線３１５（ＯＵＴ）に接続することができ、ゲートは配線３１３（ＳＥ）に接続することができる。なお、上記接続は全て電気的な接続とする。
【００６２】
なお、本発明の一態様の撮像装置の画素回路の構成は、図４（Ａ）乃至図５（Ｄ）に示す形態であってもよい。図４（Ａ）は、トランジスタ３０２のゲート電極とトランジスタ３０２のソース電極またはドレイン電極の他方との間に容量素子３０６を電気的に接続する形態である。図４（Ｂ）は、各トランジスタにバックゲート電極を設けた形態である。図４（Ｃ）乃至図４（Ｆ）は、一部のトランジスタにおいてバックゲート電極を有さない形態である。なお、図４（Ｂ）乃至図４（Ｆ）は、バックゲート電極が電源線（例えば、ＧＮＤ）に接続して形態を示しているが、図５（Ａ）に示すようにフロントのゲート電極と接続する構成であってもよい。また、図５（Ｂ）、（Ｃ）に例示するように画素回路内にバックゲート電極が電源線と接続する構成と、バックゲートがフロントのゲート電極と接続する構成が混在した形態であってもよい。
【００６３】
また、図５（Ｄ）に示すように、光電変換素子３２０が逆に接続された形態であってもよい。また、図５（Ｅ）に示すように、トランジスタ３０４を有さない形態であってもよい。また、図５（Ｆ）に示すように、トランジスタ３０１およびトランジスタ３０４を有さない形態であってもよい。また、図５（Ｇ）に示すように、トランジスタ３０１、トランジスタ３０２およびトランジスタ３０４を有さない形態であってもよい。また、図５（Ｄ）乃至図５（Ｇ）の構成において、任意のトランジスタにバックゲートを有する構成であってもよい。また、図３および図４（Ａ）乃至図５（Ｄ）に示す回路構成を任意に組み合すこともできる。
【００６４】
ここで、トランジスタ３０１は、光電変換素子３２０の出力に応じて電荷蓄積部３０５（ＦＤ）の電位を制御するための転送トランジスタとして機能させることができる。また、トランジスタ３０２は、電荷蓄積部３０５（ＦＤ）の電位に応じた出力を行う増幅トランジスタとして機能させることができる。また、トランジスタ３０３は、当該回路を画素とするときに画素を選択する選択トランジスタとして機能させることができる。また、トランジスタ３０４は、電荷蓄積部３０５（ＦＤ）の電位を初期化するリセットトランジスタとして機能させることができる。
【００６５】
また、配線３１１（ＲＳ）は、トランジスタ３０４を制御するための信号線として機能させることができる。また、配線３１２（ＴＸ）は、トランジスタ３０１を制御するための信号線として機能させることができる。また、配線３１３（ＳＥ）は、トランジスタ３０３を制御するための信号線として機能させることができる。また、配線３１４（ＧＮＤ）は、基準電位（例えばＧＮＤ）を設定する信号線として機能させることができる。また、配線３１５（ＯＵＴ）は、トランジスタ３０２から出力される信号を読み出すための信号線として機能させることができる。また、配線３１６は電荷蓄積部３０５（ＦＤ）から光電変換素子３２０を介して電荷を出力するための信号線としての機能を有し、図３の回路構成においては低電位線である。また、配線３１７は電荷蓄積部（ＦＤ）の電位をリセットするための信号線としての機能を有し、図３の回路構成においては高電位線である。
【００６６】
なお、配線３１４には、ＧＮＤ、ＶＳＳ、ＶＤＤなどの電位が供給されていてもよい。ここで、電位や電圧は相対的なものである。そのため、ＧＮＤの電位の大きさは、必ずしも、０ボルトであるとは限らないものとする。
【００６７】
なお、本発明の一態様の画素回路は、図６に示すようにトランジスタ３０２乃至トランジスタ３０４を複数の画素で共用する形態としてもよい。図６は垂直方向の複数の画素でトランジスタ３０２乃至トランジスタ３０４を共用する構成を例示しているが、水平方向または水平垂直方向の複数の画素でトランジスタ３０２乃至トランジスタ３０４を共用してもよい。このような構成とすることで、一画素あたりが有するトランジスタ数を削減させることができる。なお、図６ではトランジスタ３０２乃至トランジスタ３０４が４画素で共用される形態を図示しているが、２画素、３画素または５画素以上であってもよい。なお、図６は図３に示す画素回路の構成を適用した例であるが、図４（Ａ）乃至図５（Ｆ）に示す画素回路を適用することもできる。
【００６８】
また、本発明の一態様の撮像装置は、図７（Ａ）、（Ｂ）に示す構成であってもよい。図７（Ａ）は、本発明の一態様の撮像装置の画素の上面図である。また、図７（Ｂ）は、図７（Ａ）に示す一点鎖線Ａ３−Ａ４の断面図である。
【００６９】
図７（Ａ）、（Ｂ）に示す撮像装置は、溝３０９を有さない点、および絶縁層３３６の形態が図１（Ａ）、（Ｂ）に示す撮像装置と異なる。
【００７０】
図７（Ａ）、（Ｂ）に示す撮像装置は、図１（Ｂ）と同様に絶縁層３３５上に絶縁層３３６が形成されるが、光電変換素子３２０が形成される領域において、導電層３２５とｐ型半導体層３２１との間に、絶縁層３３５を覆う絶縁層３３６が設けられる領域を有する。
【００７１】
すなわち、絶縁層３３５が光電変換素子３２０の有する半導体層と接触しない構成とすることができ、光電変換素子３２０からトランジスタ３０１乃至トランジスタ３０４への絶縁層３３５を介した水素の拡散を抑制することができる。なお、前述したように、絶縁層３３６には水素バリア性を有する材料を用いることができる。なお、光電変換素子３２０の半導体層の加工時において、トランジスタ上等の絶縁層３３５の消失を防ぐために、絶縁層３３５上に酸化シリコン膜等の絶縁層を設けてもよい。
【００７２】
また、本発明の一態様の撮像装置は、図８（Ａ）、（Ｂ）に示す構成であってもよい。図８（Ａ）は、本発明の一態様の撮像装置の画素の上面図である。また、図８（Ｂ）は、図８（Ａ）に示す一点鎖線Ａ５−Ａ６の断面図である。
【００７３】
図８（Ａ）、（Ｂ）に示す撮像装置は、溝３０９に金属層３１０が設けられている点が図１（Ａ）、（Ｂ）に示す撮像装置と異なる。なお、金属層３１０は、一部の配線とは重ならないように設けられる。
【００７４】
当該撮像装置では、溝３０９による水素拡散経路が遮断されているとともに、金属層３１０の水素吸着効果によって、さらに水素の拡散を防ぐ構成となっている。ここで、金属層３１０には、アルミニウム、チタン、タングステン、タンタル、ニッケル、マンガン、ジルコニウム、バナジウム、マグネシウム、パラジウム、およびこれらの金属を含む合金などを用いることができる。
【００７５】
また、金属層３１０を設けることで、絶縁層３３５等に含まれる微量の水素を金属層３１０に吸着することもできるため、トランジスタの電気特性の信頼性をより高めることができる。
【００７６】
また、本発明の一態様の撮像装置は、図９（Ａ）、（Ｂ）に示す構成であってもよい。図９（Ａ）は、本発明の一態様の撮像装置の画素の上面図である。また、図９（Ｂ）は、図９（Ａ）に示す一点鎖線Ａ７−Ａ８の断面図である。図９（Ａ）、（Ｂ）に示す撮像装置は、図７（Ａ）、（Ｂ）に示す撮像装置に溝３０９および金属層３１０を設ける構成である。
【００７７】
また、本発明の一態様の撮像装置は、図１０（Ａ）、（Ｂ）に示す構成であってもよい。図１０（Ａ）は、本発明の一態様の撮像装置の画素の上面図である。また、図１０（Ｂ）は、図１０（Ａ）に示す一点鎖線Ａ７−Ａ８の断面図である。図１０（Ａ）、（Ｂ）に示す撮像装置は、図７（Ａ）、（Ｂ）に示す撮像装置に金属層３１０を設ける構成である。
【００７８】
なお、絶縁層３３６による水素拡散抑制効果は、以下に説明する実験によって確かめられている。
【００７９】
図１１（Ａ）は、実験に用いたサンプルＡの構成を示す断面図である。また、図１１（Ｂ）は、実験に用いたサンプルＢの構成を示す断面図である。サンプルＡおよびサンプルＢは、基板３００に相当する基板４００と、基板４００上に設けられた絶縁層４０５および絶縁層４０６と、絶縁層４０６上に設けられた導電層４２５および酸化物半導体層４０７と、導電層４２５および酸化物半導体層４０７を覆う絶縁層４３５と、絶縁層４３５上に設けられた絶縁層４３６と、絶縁層４３６上に設けられ、絶縁層４３５および絶縁層４２６に形成された開口部を通じて導電層４２５と接するシリコン半導体層４２２と、絶縁層４３５およびシリコン半導体層４２２上に設けられた絶縁層４３８を有する。
【００８０】
ここで、基板４００は、本発明の一態様の撮像装置における基板３００に相当する。また、絶縁層４０５および絶縁層４０６は、本発明の一態様の撮像装置における下地絶縁層に相当する。具体的には絶縁層４０５は窒化シリコン、絶縁層４０６は酸化シリコンである。また、導電層４２５は本発明の一態様の撮像装置における導電層３２５に相当する。また、酸化物半導体層４０７は、本発明の一態様の撮像装置におけるトランジスタの活性層に相当し、具体的にはＩｎ−Ｇｚ−Ｚｎ酸化物である。また、絶縁層４３５は本発明の一態様の撮像装置における絶縁層３３５に相当する。また、絶縁層４３６は、本発明の一態様の撮像装置における絶縁層３３６に相当する。また、シリコン半導体層４２２は、本発明の一態様の撮像装置におけるｉ型半導体層３２２に相当する。また、絶縁層４３８は、窒化シリコンである。
【００８１】
また、サンプルＡは、絶縁層４３５形成された開口部の側壁が絶縁層４３６で覆われていない構成である。サンプルＢは、絶縁層４３５形成された開口部の側壁が絶縁層４３６で覆われている構成である。なお、図１１（Ａ）、（Ｂ）における当該開口部から酸化物半導体層４０７の左端部までの距離は５μｍである。
【００８２】
ここで、サンプルＡおよびサンプルＢにおける酸化物半導体層４０７には、図示されない一対の電極が接して設けられており、当該電極間における酸化物半導体層４０７の抵抗を計測することができる。
【００８３】
図２５は、サンプルＡおよびサンプルＢにおける酸化物半導体層４０７の電圧−電流特性の比較である。ここで、サンプルＡよりサンプルＢの方が電流が流れにくいことから、サンプルＢの方が抵抗が高いことがわかる。すなわち、絶縁層４３６により水素の拡散が抑えられていることがわかる。
【００８４】
図１２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、上述した画素を用いることのできる撮像装置の一部の断面図の例である。図１２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）では、３個の隣接する画素を画素３５０ａ、画素３５０ｂ、画素３５０ｃとして例示している。
【００８５】
図１２（Ａ）の撮像装置は、それぞれの画素上に光学変換層１５５０を設けた例である。例えば、光学変換層１５５０に可視光線の波長以下の光を遮るフィルタを用いれば赤外線撮像装置とすることができる。また、光学変換層１５５０に赤外線の波長以下の光を遮るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層１５５０に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。なお、撮像装置に限らず、特定の波長の光強度を検出する検出器として当該構成を用いてもよい。
【００８６】
また、光学変換層１５５０にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換素子３２０で検知することにより画像データを取得する。当該撮像装置はフラットパネルディテクタとも呼ばれる。また、放射線検出器などに当該構成を用いてもよい。
【００８７】
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質、または当該物質を含む材料からなる。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯなどの材料や、それらを樹脂やセラミクスに分散させたものが知られている。
【００８８】
図１２（Ｂ）の撮像装置は、それぞれの画素上にカラーフィルタ１５３０を設けた例である。カラーフィルタ１５３０ａ、カラーフィルタ１５３０ｂ、カラーフィルタ１５３０ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を割り当てることにより、カラー画像を得ることができる。
【００８９】
図１２（Ｃ）の撮像装置は、撮像装置の画素に隣接した表示装置の画素３５１ａ、３５１ｂ、３５１ｃを有する構成である。当該表示装置の画素には、液晶表示素子またはＥＬ表示素子、およびそれらと接続するトランジスタ等を含む。例えば、図１２（Ｃ）に示すように撮像装置の画素および表示装置の画素上にカラーフィルタ１５３０を設けることで、カラーの表示ができ、かつカラー画像を得ることのできるイメージセンサ付表示パネルを形成することができる。
【００９０】
図１２（Ｄ）の撮像装置は、撮像装置の各画素上にマイクロレンズアレイ１５４０を設けた例である。画素と当該マイクロレンズアレイとの間には上述した光学変換層１５５０やカラーフィルタ１５３０を設けることができる。マイクロレンズアレイ１５４０を用いることで効率よく光電変換素子３２０に光を照射することができる。
【００９１】
なお、撮像装置の各画素と、上述した光学変換層１５５０、カラーフィルタ１５３０またはマイクロレンズアレイ１５４０との間には保護層となる絶縁膜、隣接する画素への光の侵入を防止する遮光層、反射防止膜、平坦化膜などが設けられていてもよい。また、各画素上に、光学変換層１５５０、カラーフィルタ１５３０またはマイクロレンズアレイ１５４０が設けられない構成であってもよい。
【００９２】
図１２（Ａ）に示す画素３５０ａおよびその上部に形成される構造物の具体的な例を図１３（Ａ）、（Ｂ）に示す。例えば、図１（Ｂ）に示す画素回路上には平坦化膜としての機能を有する絶縁層１５６０が設けられる。絶縁層１５６０は、は可視光に対して透光性の高い酸化シリコン膜などを用いることができる。または、アクリル樹脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。または、上記無機絶縁膜と有機絶縁膜との積層であってもよい。また、パッシベーション膜として窒化シリコン膜を積層する構成としてもよい。また、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層する構成としてもよい。
【００９３】
絶縁層１５６０上にはシンチレータなどの光学変換層１５５０が設けられる。光学変換層１５５０に入射し、変換された光は絶縁層１５６０を介して光電変換素子３２０に入射する。また、当該変換された光の一部は、導電層３３９を介して光電変換素子３２０に入射する。
【００９４】
また、図１３（Ｂ）に示すように、遮光層１５７０を設けた構成であってもよい。遮光層１５７０を設けることで、隣接する画素上の光学変換層１５５０からの迷光の入射を防止することができる。また、トランジスタの光照射による劣化を防止することができる。遮光層１５７０には、例えば、カーボンブラックなどのカーボン系黒色顔料、チタンブラックなどのチタン系黒色顔料、鉄の酸化物、銅およびクロムの複合酸化物、銅、クロムおよび亜鉛の複合酸化物、およびこれらの材料が添加された樹脂などを用いることができる。また、モリブデンやクロムなどの反射率の低い金属を用いてもよい。
【００９５】
また、放射線像を撮像する場合においては、遮光層１５７０に適切な材料を用いることで、放射線によるトランジスタの劣化を防止することができる。この場合、遮光層１５７０には、鉛やタングステンなどの重金属を用いることが好ましい。
【００９６】
図１４は撮像装置の構成を示すブロック図である。当該撮像装置は、複数の画素３５０が平面状に並べられた画素アレイ１７００と、回路１７３０、回路１７４０、回路１７５０を有する。画素３５０には、例えば図１（Ａ）、（Ｂ）または図７（Ａ）、（Ｂ）に示す構成の画素を用いることができる。
【００９７】
画素アレイ１７００には回路１７３０および回路１７４０が接続される。回路１７３０は、例えば、リセットトランジスタの駆動回路として機能させることができる。この場合、回路１７３０と図１（Ｂ）におけるトランジスタ３０４とが電気的に接続される。回路１７４０は、例えば、転送トランジスタの駆動回路として機能させることができる。この場合、回路１７４０と図１（Ｂ）におけるトランジスタ３０１とが電気的に接続される。なお、図１４では回路１７３０および回路１７４０を分割して配置する構成を図示しているが、一つの領域に回路１７３０および回路１７４０がまとめて配置される構成としてもよい。
【００９８】
また、画素アレイ１７００には回路１７５０が接続される。回路１７５０は、例えば、トランジスタ３０２と電気的に接続される垂直出力線を選択する駆動回路として機能させることができる。
【００９９】
なお、回路１７３０、回路１７４０および回路１７５０は、画素回路と同様に基板上に形成されてもよいし、外付けのＩＣチップに含まれていてもよい。
【０１００】
また、撮像装置は、図１５（Ａ１）および図１５（Ｂ１）に示すように湾曲させてもよい。図１５（Ａ１）は、撮像装置を同図中の二点鎖線Ｘ１−Ｘ２の方向に湾曲させた状態を示している。図１５（Ａ２）は、図１５（Ａ１）中の二点鎖線Ｘ１−Ｘ２で示した部位の断面図である。図１５（Ａ３）は、図１５（Ａ１）中の二点鎖線Ｙ１−Ｙ２で示した部位の断面図である。
【０１０１】
図１５（Ｂ１）は、撮像装置を同図中の二点鎖線Ｘ３−Ｘ４の方向に湾曲させ、かつ、同図中の二点鎖線Ｙ３−Ｙ４の方向に湾曲させた状態を示している。図１５（Ｂ２）は、図１５（Ｂ１）中の二点鎖線Ｘ３−Ｘ４で示した部位の断面図である。図１５（Ｂ３）は、図１５（Ｂ１）中の二点鎖線Ｙ３−Ｙ４で示した部位の断面図である。
【０１０２】
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた半導体装置などの小型化や軽量化を容易とすることができる。また、撮像された画像の品質を向上させる事ができる。
【０１０３】
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定されない。例えば、本発明の一態様として、撮像装置に適用した場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、撮像装置に適用しなくてもよい。例えば、本発明の一態様は、別の機能を有する半導体装置に適用してもよい。または、例えば、本発明の一態様として、トランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、酸化物半導体を有していなくてもよい。
【０１０４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１０５】
（実施の形態２）
本実施の形態では、実施の形態１の図３に示した画素回路ついて詳細を説明する。
【０１０６】
図３に示した画素回路において、光電変換素子３２０は受光素子であり、画素回路に入射した光に応じた電流を生成する機能を有する。トランジスタ３０１は、光電変換素子３２０による電荷蓄積部３０５（ＦＤ）への電荷蓄積を制御する機能を有する。トランジスタ３０２は、電荷蓄積部３０５（ＦＤ）の電位に応じた信号を出力する機能を有する。トランジスタ３０４は、電荷蓄積部３０５（ＦＤ）の電位のリセットする機能を有する。トランジスタ３０３は、読み出し時に画素回路の選択を制御する機能を有する。
【０１０７】
なお、電荷蓄積部３０５（ＦＤ）は、光電変換素子３２０が受ける光の量に応じて変化する電荷を保持する。
【０１０８】
なお、トランジスタ３０２とトランジスタ３０３とは、配線３１５と配線３１４との間で、直列接続されていればよい。したがって、配線３１４、トランジスタ３０２、トランジスタ３０３、配線３１５の順で並んでもよいし、配線３１４、トランジスタ３０３、トランジスタ３０２、配線３１５の順で並んでもよい。
【０１０９】
図３に示す回路の動作の一例について、図１６に示すタイミングチャートを用いて説明する。
【０１１０】
図１６では簡易に説明するため、各配線の電位は、二値変化する信号として与える。ただし、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取り得る。なお、図に示す信号７０１は配線３１１（ＲＳ）の電位、信号７０２は配線３１２（ＴＸ）の電位、信号７０３は配線３１３（ＳＥ）の電位、信号７０４は電荷蓄積部３０５（ＦＤ）の電位、信号７０５は配線３１５（ＯＵＴ）の電位に相当する。なお、配線３１６の電位は常時”Ｌｏｗ”、配線３１７の電位は常時”Ｈｉｇｈ”とする。
【０１１１】
時刻Ａにおいて、配線３１１（ＲＳ）の電位（信号７０１）を”Ｈｉｇｈ”、配線３１２（ＴＸ）の電位（信号７０２）を”Ｈｉｇｈ”とすると、電荷蓄積部３０５（ＦＤ）の電位（信号７０４）は配線３１７の電位（”Ｈｉｇｈ”）に初期化され、リセット動作が開始される。なお、配線３１５（ＯＵＴ）の電位（信号７０５）は、”Ｈｉｇｈ”にプリチャージしておく。
【０１１２】
時刻Ｂにおいて、配線３１１（ＲＳ）の電位（信号７０１）を”Ｌｏｗ”とするとリセット動作が終了し、蓄積動作が開始される。ここで、光電変換素子３２０には逆方向バイアスが印加されるため、逆方向電流により、電荷蓄積部３０５（ＦＤ）（信号７０４）が低下し始める。光電変換素子３２０は、光が照射されると逆方向電流が増大するので、照射される光の量に応じて電荷蓄積部３０５（ＦＤ）の電位（信号７０４）の低下速度は変化する。すなわち、光電変換素子３２０に照射する光の量に応じて、トランジスタ３０２のソースとドレイン間のチャネル抵抗が変化する。
【０１１３】
時刻Ｃにおいて、配線３１２（ＴＸ）の電位（信号７０２）を”Ｌｏｗ”とすると蓄積動作が終了し、電荷蓄積部３０５（ＦＤ）の電位（信号７０４）は一定となる。ここで、当該電位は、蓄積動作中に光電変換素子３２０が生成した電荷量により決まる。すなわち、光電変換素子３２０に照射されていた光の量に応じて変化する。また、トランジスタ３０１およびトランジスタ３０４を酸化膜半導体層でチャネル形成領域を形成したオフ電流が極めて低いトランジスタで形成することで、後の選択動作（読み出し動作）を行うまで、電荷蓄積部３０５（ＦＤ）の電位を一定に保つことが可能となる。
【０１１４】
なお、配線３１２（ＴＸ）の電位（信号７０２）を”Ｌｏｗ”とする際に、配線３１２（ＴＸ）と電荷蓄積部（ＦＤ）との間における寄生容量により、電荷蓄積部３０５（ＦＤ）の電位に変化が生じることがある。当該電位の変化量が大きい場合は、蓄積動作中に光電変換素子３２０が生成した電荷量を正確に取得できないことになる。当該電位の変化量を低減するには、トランジスタ３０１のゲート−ソース（もしくはゲート−ドレイン）間容量を低減する、トランジスタ３０２のゲート容量を増大する、電荷蓄積部３０５（ＦＤ）に保持容量を設ける、などの対策が有効である。なお、本実施の形態では、これらの対策により当該電位の変化を無視できるものとしている。
【０１１５】
時刻Ｄに、配線３１３（ＳＥ）の電位（信号７０３）を”Ｈｉｇｈ”にすると、トランジスタ３０３が導通して選択動作が開始され、配線３１４（ＧＮＤ）と配線３１５（ＯＵＴ）が、トランジスタ３０２とトランジスタ３０３とを介して導通する。そして、配線３１５（ＯＵＴ）の電位（信号７０５）は、低下していく。なお、配線３１５（ＯＵＴ）のプリチャージは、時刻Ｄ以前に終了しておけばよい。ここで、配線３１５（ＯＵＴ）の電位（信号７０５）が低下する速さは、トランジスタ３０２のソースとドレイン間の電流に依存する。すなわち、蓄積動作中に光電変換素子３２０に照射されている光の量に応じて変化する。
【０１１６】
時刻Ｅにおいて、配線３１３（ＳＥ）の電位（信号７０３）を”Ｌｏｗ”にすると、トランジスタ３０３が遮断されて選択動作は終了し、配線３１５（ＳＥ）の電位（信号７０５）は、一定値となる。ここで、一定値となる値は、光電変換素子３２０に照射されていた光の量に依存する。したがって、配線３１５（ＳＥ）の電位を取得することで、蓄積動作中に光電変換素子３２０に照射されていた光の量を知ることができる。
【０１１７】
より具体的には、光電変換素子３２０に照射されている光が強いと、電荷蓄積部３０５（ＦＤ）の電位、すなわちトランジスタ３０２のゲート電圧は低下する。そのため、トランジスタ３０２のソース−ドレイン間に流れる電流は小さくなり、配線３１５（ＯＵＴ）の電位（信号７０５）はゆっくりと低下する。したがって、配線３１５（ＯＵＴ）からは比較的高い電位を読み出すことができる。
【０１１８】
逆に、光電変換素子３２０に照射されている光が弱いと、電荷蓄積部３０５（ＦＤ）の電位、すなわち、トランジスタ３０２のゲート電圧は高くなる。そのため、トランジスタ３０２のソース−ドレイン間に流れる電流は大きくなり、配線３１５（ＯＵＴ）の電位（信号７０５）は速く低下する。したがって、配線３１５（ＯＵＴ）からは比較的低い電位を読み出すことができる。
【０１１９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１２０】
（実施の形態３）
本実施の形態では、画素回路の駆動方法の一例について説明する。
【０１２１】
実施の形態２で説明したように、画素回路の動作は、リセット動作、蓄積動作、および選択動作の繰り返しである。画素マトリクス全体を制御する撮像方法としては、グローバルシャッタ方式とローリングシャッタ方式が知られている。
【０１２２】
図１７（Ａ）は、グローバルシャッタ方式におけるタイミングチャートである。なお、図１３（Ａ）は、マトリクス状に複数の画素回路を有し、当該画素回路に図３の回路を有する撮像装置を例として、第１行目から第ｎ行目（ｎは３以上の自然数）の画素回路の動作を説明するものである。
【０１２３】
図１７（Ａ）において、信号５０１、信号５０２、信号５０３は、第１行目、第２行目、第ｎ行目の各画素回路に接続された配線３１１（ＲＳ）に入力される信号である。また、信号５０４、信号５０５、信号５０６は、第１行目、第２行目、第ｎ行目の各画素回路に接続された配線３１２（ＴＸ）に入力される信号である。また、信号５０７、信号５０８、信号５０９は、第１行目、第２行目、第ｎ行目の各画素回路に接続された配線３１３（ＳＥ）に入力される信号である。
【０１２４】
また、期間５１０は、１回の撮像に要する期間である。また、期間５１１は、各行の画素回路がリセット動作を同時に行っている期間である。また、期間５２０は、各行の画素回路が蓄積動作を同時に行っている期間である。なお、選択動作は各行の画素回路で順次行われる。一例として、期間５３１は、第１行目の画素回路が選択動作を行っている期間である。このように、グローバルシャッタ方式では、全画素回路で略同時にリセット動作が行われた後、全画素回路で略同時に蓄積動作が行われ、１行毎に順次読み出し動作が行われる。
【０１２５】
つまり、グローバルシャッタ方式では、全ての画素回路において蓄積動作が略同時に行われているため、各行の画素回路における撮像の同時性が確保される。したがって、被写体が動体であっても歪の小さい画像を取得することができる。
【０１２６】
一方、図１７（Ｂ）は、ローリングシャッタ方式を用いた場合のタイミングチャートである。なお、信号５０１乃至５０９は図１７（Ａ）の説明を参照することができる。期間６１０は１回の撮像に要する期間である。また、期間６１１、期間６１２、期間６１２は、それぞれ第１行目、第２行目、第ｎ行目のリセット期間である。また、期間６２１、期間６２２、期間６２３は、それぞれ第１行目、第２行目、第ｎ行目の蓄積動作期間である。また、期間６３１は、１行目の画素回路が選択動作を行っている期間である。このように、ローリングシャッタ方式では、蓄積動作が全ての画素回路では同時に行われず、行毎に順次行われるため、各行の画素回路における撮像の同時性が確保されない。したがって、一行目の最終行目では撮像のタイミングが異なるため、動体が被写体である場合は歪の大きい画像となってしまう。
【０１２７】
グローバルシャッタ方式を実現するためには、各画素からの信号の読み出しが順次終了するまで、電荷蓄積部（ＦＤ）の電位を長時間保つ必要がある。電荷蓄積部（ＦＤ）の電位の長時間の保持は、トランジスタ３０１などにチャネル形成領域を酸化物半導体で形成した極めてオフ電流の低いトランジスタを用いることで実現できる。一方、トランジスタ３０１などにチャネル形成領域をシリコンなどで形成したトランジスタを適用した場合は、オフ電流が高いために電荷蓄積部（ＦＤ）の電位を長時間保持できず、グローバルシャッタ方式を用いることが困難となる。
【０１２８】
以上のように、画素回路にチャネル形成領域を酸化物半導体で形成したトランジスタを用いることでグローバルシャッタ方式を容易に実現することができる。
【０１２９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１３０】
（実施の形態４）
本実施の形態では、本発明の一態様の撮像装置に用いることのできるトランジスタおよび該トランジスタを構成する材料について説明する。なお、本実施の形態における図面では、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
【０１３１】
図１８（Ａ）、（Ｂ）は、本発明の一態様の撮像装置に用いることのできるトランジスタの上面図および断面図である。図１８（Ａ）は上面図であり、図１８（Ａ）に示す一点鎖線Ｃ１−Ｃ２方向の断面が図１８（Ｂ）に相当する。また、一点鎖線Ｃ１−Ｃ２方向をチャネル長方向、当該チャネル長方向と直交する方向をチャネル幅方向と呼称する場合がある。
【０１３２】
当該トランジスタは、基板３００上に形成された絶縁層９１５と、ゲート電極層９２０と、絶縁層９３１および絶縁層９３２の順で形成されたゲート絶縁膜９３０と、酸化物半導体層９４０と、酸化物半導体層９４０の一部と接するソース電極層９５０およびドレイン電極層９６０を有する。また、上記構成上に絶縁層３３５、絶縁層３３６が形成されている構成とすることができる。
【０１３３】
なお、上記構成ではゲート絶縁膜９３０が２層である構成を例示したが、単層であってもよい。
【０１３４】
また、本発明の一態様においては、図１９（Ａ）に示すように絶縁層３３６上に導電膜９２５を設ける構成としてもよい。この構成の場合、導電膜９２５はバックゲート電極層、絶縁層３３５、絶縁層３３６は第２のゲート絶縁膜として機能することができる。また、ゲート電極層９２０および導電膜９２５は、図１９（Ｂ）に示すチャネル幅方向の断面図のように、異なる電位を供給できる構成とすることができる。または、図１９（Ｃ）に示すように、ゲート電極層９２０および導電膜９２５を電気的に接続し、両者に同じ電位を供給する構成とすることができる。なお、図１９（Ａ）乃至図１９（Ｃ）に示す構成は、本実施の形態で説明する他のトランジスタにも適用することができる。
【０１３５】
また、本発明の一態様の撮像装置に用いることのできるトランジスタは、図２０（Ａ）、（Ｂ）に示すようなチャネル保護型のボトムゲート構造であってもよい。図２０（Ａ）は上面図であり、図２０（Ａ）に示す一点鎖線Ｄ１−Ｄ２方向の断面が図２０（Ｂ）に相当する。また、一点鎖線Ｄ１−Ｄ２方向をチャネル長方向、当該チャネル長方向と直交する方向をチャネル幅方向と呼称する場合がある。
【０１３６】
ここで、絶縁層９３３は、チャネル領域を保護する機能を有する。したがって、絶縁層９３３は、チャネル領域と重なる領域にのみ配置されていてもよいし、図２０（Ａ）、（Ｂ）に示すように、それら以外の領域にも、配置されていてもよい。
【０１３７】
また、本発明の一態様の撮像装置に用いることのできるトランジスタは、図２１（Ａ）、（Ｂ）に示すようなボトムコンタクト型のボトムゲート構造であってもよい。図２１（Ａ）は上面図であり、図２１（Ａ）に示す一点鎖線、Ｅ１−Ｅ２方向の断面が図２１（Ｂ）に相当する。また、一点鎖線Ｅ１−Ｅ２方向をチャネル長方向、当該チャネル長方向と直交する方向をチャネル幅方向と呼称する場合がある。
【０１３８】
本発明の一態様である撮像装置に用いることのできるトランジスタでは、酸化物半導体を活性層に用いることができる。酸化物半導体層を用いたトランジスタは非晶質シリコンを用いたトランジスタよりも移動度が高いため、トランジスタを小さくすることが容易であり、画素を小さくすることができる。ただし、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、活性層は、酸化物半導体以外の半導体を有していてもよい。
【０１３９】
なお、図１８（Ａ）、（Ｂ）および図２０（Ａ）、（Ｂ）に示すトランジスタの断面の構成においては、ゲート電極層９２０の幅は酸化物半導体層９４０の幅よりも大きくすることが好ましい。例えば、本発明の一態様の撮像装置と表示装置などを組み合わせた場合において、バックライトを有する表示装置では当該ゲート電極層が遮光層となり、酸化物半導体層９４０に光が照射されることによる電気特性の劣化を抑制することができる。
【０１４０】
また、上記トランジスタにおけるソース電極層９５０およびドレイン電極層９６０は、図２２（Ａ）、（Ｂ）に示す上面図のような構成とすることができる。なお、図２２（Ａ）、（Ｂ）では、酸化物半導体層９４０、ソース電極層９５０およびドレイン電極層９６０のみを図示している。図２２（Ａ）に示すように、ソース電極層９５０およびドレイン電極層９６０の幅（ＷＳＤ）は、酸化物半導体層９４０の幅（ＷＯＳ）よりも長く形成されていてもよい。また、図２２（Ｂ）に示すように、ＷＳＤはＷＯＳよりも短く形成されていてもよい。ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とすることで、ゲート電界が酸化物半導体層９４０全体にかかりやすくなり、トランジスタの電気特性を向上させることができる。
【０１４１】
以下に、発明の一態様のトランジスタの構成要素について、詳細に説明する。
【０１４２】
基板９００は、ガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムからなる化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。
【０１４３】
絶縁層９１５には、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜の単層、またはこれらの積層を用いることができる。
【０１４４】
ゲート電極層９２０には、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、ゲート電極層９２０は、単層構造でも、二層以上の積層構造としてもよい。
【０１４５】
また、ゲート電極層９２０には、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物、グラフェン等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【０１４６】
また、ゲート電極層９２０と絶縁層９３１との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。
【０１４７】
絶縁層９３１、９３２としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタ法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、ゲート絶縁膜９３０は、絶縁層９３１、９３２の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。なお、絶縁層９８０も上記材料を用いて形成することができる。
【０１４８】
なお、トランジスタのチャネル形成領域として機能する酸化物半導体層９４０と接する絶縁層９３２は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁層９３２は、酸素を放出することが可能な絶縁膜である。なお、絶縁層９３２に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁層９３２を形成すればよい。または、成膜後の絶縁層９３２に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
【０１４９】
また、絶縁層９３１、９３２として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、等価酸化膜厚に対して物理的な膜厚を大きくできるため、等価酸化膜厚を１０ｎｍ以下または５ｎｍ以下とした場合でも、トンネル電流によるリーク電流を小さくすることができる。
【０１５０】
なお、本実施の形態では、絶縁層９３１として窒化シリコン膜を形成し、絶縁層９３２として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタのゲート絶縁膜９３０として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタの絶縁耐圧を向上させて、トランジスタの静電破壊を抑制することができる。
【０１５１】
酸化物半導体層９４０は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）がある。とくに、酸化物半導体層９４０としては、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）を用いると好ましい。
【０１５２】
酸化物半導体層９４０がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。また、当該スパッタターゲットは多結晶であることが好ましい。このようなスパッタターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝５：５：６、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１などが好ましい。なお、成膜される酸化物半導体層９４０の原子数比はそれぞれ、誤差として上記のスパッタターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１のスパッタターゲットを用いて成膜を行った場合、成膜された膜の原子数比は、Ｉｎ：Ｍ：Ｚｎ＝４：２：３になることがある。
【０１５３】
なお、酸化物半導体層９４０がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎとＭの原子数比率は、Ｉｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
【０１５４】
また、酸化物半導体層９４０は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
【０１５５】
また、酸化物半導体層９４０の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【０１５６】
また、酸化物半導体層９４０としては、キャリア密度の低い酸化物半導体層を用いる。例えば、酸化物半導体層９４０は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下とする。さらに好適には１×１０８／ｃｍ３未満１×１０−９／ｃｍ３以上であることとする。
【０１５７】
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体層９４０のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０１５８】
酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素は、ドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは、酸化物半導体層中で不純物準位を形成する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。酸化物半導体層中や、他の層との界面において不純物濃度を低減させることが好ましい。
【０１５９】
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度が、１×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満であること、さらに好ましくは１×１０１３／ｃｍ３未満であることを指す。
【０１６０】
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析において、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有することとする。また、水素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする部分を有することとする。また、窒素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする部分を有することとする。
【０１６１】
また、酸化物半導体層が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないためには、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有することとする。また、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有することとする。
【０１６２】
具体的に、高純度化された酸化物半導体層をチャネル形成領域に用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体層をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。したがって、高純度化された酸化物半導体層をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
【０１６３】
ソース電極層９５０およびドレイン電極層９６０には、酸化物半導体層から酸素を引き抜く性質を有する導電膜を用いると好ましい。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃなどを用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積層であってもよい。代表的には、特に酸素と結合しやすいＴｉや、後のプロセス温度が比較的高くできることなどから、融点の高いＷを用いることがより好ましい。また、低抵抗のＣｕまたはＣｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）や上記材料とＣｕまたはＣｕ−Ｘ合金との積層を用いてもよい。
【０１６４】
なお、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）は、加熱処理により酸化物半導体層と接する領域、または絶縁膜と接する領域に被覆膜が形成される場合がある。被覆膜は、Ｘを含む化合物で形成される。Ｘを含む化合物の一例としては、Ｘの酸化物、Ｉｎ−Ｘ酸化物、Ｇａ−Ｘ酸化物、Ｉｎ−Ｇａ−Ｘ酸化物、Ｉｎ−Ｇａ−Ｚｎ−Ｘ酸化物等がある。被覆膜が形成されることで、被覆膜がブロッキング膜となり、Ｃｕ−Ｘ合金膜中のＣｕが、酸化物半導体層に入り込むことを抑制することができる。
【０１６５】
酸化物半導体層から酸素を引き抜く性質を有する導電膜の作用により、酸化物半導体層中の酸素が脱離し、酸化物半導体層中に酸素欠損が形成される。膜中に僅かに含まれる水素が当該酸素欠損に入り込むことにより当該領域は顕著にｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインとして作用させることができる。
【０１６６】
また、酸化物半導体層９４０は、複数の酸化物半導体層が積層された構造でもよい。例えば、図２３（Ａ）に示すトランジスタのように、酸化物半導体層９４０を酸化物半導体層９４１ａと酸化物半導体層９４１ｂの積層とすることができる。酸化物半導体層９４１ａと酸化物半導体層９４２ｂに、異なる原子数比の金属酸化物を用いてもよい。例えば、一方の酸化物半導体層に二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物のうち一つを用い、他方の酸化物半導体層に一方の酸化物半導体層と異なる二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物を用いてもよい。
【０１６７】
また、酸化物半導体層９４１ａと酸化物半導体層９４１ｂの構成元素を同一とし、両者の原子数比を異ならせてもよい。例えば、一方の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１、５：５：６、３：１：２、２：１：３、または４：２：４．１とし、他方の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：４：５、１：６：４、または１：９：６である酸化物半導体層で形成することができる。なお、各酸化物半導体層の原子数比は、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
【０１６８】
このとき、一方の酸化物半導体層と他方の酸化物半導体層のうち、ゲート電極に近い側（チャネル側）の酸化物半導体層のＩｎとＧａの原子数比をＩｎ≧Ｇａ（ＩｎはＧａ以上）とし、ゲート電極から遠い側（バックチャネル側）の酸化物半導体層のＩｎとＧａの原子数比をＩｎ＜Ｇａとすることで、電界効果移動度の高いトランジスタを作製することができる。一方、チャネル側の酸化物半導体層のＩｎとＧａの原子数比をＩｎ＜Ｇａとし、バックチャネル側の酸化物半導体層のＩｎとＧａの原子数比をＩｎ≧Ｇａ（ＩｎはＧａ以上）とすることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
【０１６９】
また、トランジスタの半導体膜を３層構造としてもよい。このとき、各半導体層の構成元素を同一とし、且つそれぞれの原子数比を異ならせてもよい。半導体層を３層構造とするトランジスタの構成について、図２３（Ｂ）を用いて説明する。なお、半導体層を多層構造とする構成は、本実施の形態に示す他のトランジスタに適用することもできる。
【０１７０】
図２３（Ｂ）に示すトランジスタ型では、酸化物半導体層９４２ａ、酸化物半導体層９４２ｂ、および酸化物半導体層９４２ｃがゲート絶縁膜側から順に積層されている。
【０１７１】
酸化物半導体層９４２ａおよび酸化物半導体層９４２ｃを構成する材料は、ＩｎＭ１ｘＺｎｙＯｚ（ｘ≧１（ｘは１以上）、ｙ＞１、ｚ＞０、Ｍ１＝Ｇａ、Ｈｆ等）で表記できる材料を用いる。また、第２の酸化物半導体層９４２ｂを構成する材料は、ＩｎＭ２ｘＺｎｙＯｚ（ｘ≧１（ｘは１以上）、ｙ≧ｘ（ｙはｘ以上）、ｚ＞０、Ｍ２＝Ｇａ、Ｓｎ等）で表記できる材料を用いる。
【０１７２】
酸化物半導体層９４２ａの伝導帯下端および酸化物半導体層９４２ｃの伝導帯下端に比べて酸化物半導体層９４２ｂの伝導帯下端が真空準位から最も深くなるような井戸型構造を構成するように、第１、第２、および第３の酸化物半導体層の材料を適宜選択する。
【０１７３】
例えば、酸化物半導体層９４２ａおよび酸化物半導体層９４２ｃを原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、１：３：２、１：３：４、１：３：６、１：４：５、１：６：４、または１：９：６である酸化物半導体層で形成し、酸化物半導体層９４２ｂの原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、５：５：６、３：１：２、２：１：３または４：２：４．１である酸化物半導体層で形成することができる。
【０１７４】
酸化物半導体層９４２ａ、酸化物半導体層９４２ｂ、および酸化物半導体層９４２ｃの構成元素は同一であるため、酸化物半導体層９４２ｂは、酸化物半導体層９４２ａとの界面における欠陥準位（トラップ準位）が少ない。詳細には、当該欠陥準位（トラップ準位）は、ゲート絶縁膜と酸化物半導体層９４２ａとの界面における欠陥準位よりも少ない。このため、上記のように酸化物半導体層が積層されていることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
【０１７５】
また、酸化物半導体層９４２ａの伝導帯下端および酸化物半導体層９４２ｃの伝導帯下端に比べて酸化物半導体層９４２ｂの伝導帯下端が真空準位から最も深くなるような井戸型構造とすることが好ましい。各酸化物半導体層の材料を適宜選択することで、トランジスタの電界効果移動度を高めることが可能であると共に、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
【０１７６】
また、酸化物半導体層９４２ａ、酸化物半導体層９４２ｂ、および酸化物半導体層９４２ｃに、結晶性の異なる酸化物半導体を適用してもよい。なお、少なくともチャネル形成領域となりうる酸化物半導体層９４２ｂは結晶性を有する膜であることが好ましく、表面に対して略垂直方向にｃ軸配向した膜であることがより好ましい。
【０１７７】
なお、本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的にはスパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
【０１７８】
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
【０１７９】
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
【０１８０】
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
【０１８１】
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−ＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、およびジメチル亜鉛を用いることができる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
【０１８２】
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
【０１８３】
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウムＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
【０１８４】
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
【０１８５】
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
【０１８６】
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
【０１８７】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０１８８】
（実施の形態５）
以下では、本発明の一態様に用いることのできる酸化物半導体膜の構造について説明する。
【０１８９】
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
【０１９０】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【０１９１】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
【０１９２】
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
【０１９３】
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【０１９４】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１９５】
試料面と概略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０１９６】
一方、試料面と概略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０１９７】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【０１９８】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０１９９】
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
【０２００】
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
【０２０１】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
【０２０２】
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【０２０３】
次に、微結晶酸化物半導体膜について説明する。
【０２０４】
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。
【０２０５】
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
【０２０６】
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
【０２０７】
次に、非晶質酸化物半導体膜について説明する。
【０２０８】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
【０２０９】
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
【０２１０】
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
【０２１１】
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体（ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
【０２１２】
ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
【０２１３】
なお、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０２１４】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ＯＳ膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０２１５】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０２１６】
（実施の形態６）
【０２１７】
本発明の一態様に係る撮像装置および当該撮像装置を含む半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る撮像装置および当該撮像装置を含む半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、医療検査機器などが挙げられる。これら電子機器の具体例を図２４に示す。
【０２１８】
図２４（Ａ）はビデオカメラであり、第１筐体８４１、第２筐体８４２、表示部８４３、操作キー８４４、レンズ８４５、接続部８４６等を有する。操作キー８４４およびレンズ８４５は第１筐体８４１に設けられており、表示部８４３は第２筐体８４２に設けられている。そして、第１筐体８４１と第２筐体８４２とは、接続部８４６により接続されており、第１筐体８４１と第２筐体８４２の間の角度は、接続部８４６により変更が可能である。表示部８４３における映像を、接続部８４６における第１筐体８４１と第２筐体８４２との間の角度に従って切り替える構成としても良い。レンズ８４５の焦点となる位置には本発明の一態様の撮像装置を備えることができる。
【０２１９】
図２４（Ｂ）はデジタルカメラであり、筐体８３１、シャッターボタン８３２、マイク８３３、発光部８３７、レンズ８３５等を有する。レンズ８２５の焦点となる位置には本発明の一態様の撮像装置を備えることができる。
【０２２０】
図２４（Ｃ）は腕時計型の情報端末であり、筐体８２１、表示部８２２、リストバンド８２３、カメラ８２９等を有する。表示部８２２はタッチパネルとなっていてもよい。カメラ８２９には本発明の一態様の撮像装置を用いることができる。
【０２２１】
図２４（Ｄ）放射線撮像システムであり、放射線源８０５、架台８０３、フラットパネルディテクタ８０１を有する。放射線源から照射された放射線８０７は被写体８０９を透過して架台８０３に設置されたフラットパネルディテクタで検出し、デジタル画像を得ることができる。フラットパネルディテクタ８０１には本発明の一態様の撮像装置を用いることができる。
【０２２２】
図２４（Ｅ）は携帯データ端末であり、第１筐体８１１、表示部８１２、カメラ８１９等を有する。表示部８１２が有するタッチパネルにより情報の入力を行うことができる。また、表示部はイメージセンサ機能を有する。カメラ８１９および表示部８１２には本発明の一態様の撮像装置を用いることができる。
【０２２３】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【符号の説明】
【０２２４】
３００    基板
３０１    トランジスタ
３０２    トランジスタ
３０３    トランジスタ
３０４    トランジスタ
３０５    電荷蓄積部
３０６    容量素子
３０９    溝
３１０    金属層
３１１    配線
３１２    配線
３１３    配線
３１４    配線
３１５    配線
３１６    配線
３１７    配線
３２０    光電変換素子
３２１    ｐ型半導体層
３２２    ｉ型半導体層
３２３    ｎ型半導体層
３２５    導電層
３３５    絶縁層
３３６    絶縁層
３３７    絶縁層
３３９    導電層
３５０    画素
３５０ａ    画素
３５０ｂ    画素
３５０ｃ    画素
３５１ａ    画素
３５１ｂ    画素
３５１ｃ    画素
４００    基板
４０５    絶縁層
４０６    絶縁層
４０７    酸化物半導体層
４２２    シリコン半導体層
４２５    導電層
４２６    絶縁層
４３５    絶縁層
４３６    絶縁層
４３８    絶縁層
５０１    信号
５０２    信号
５０３    信号
５０４    信号
５０５    信号
５０６    信号
５０７    信号
５０８    信号
５０９    信号
５１０    期間
５１１    期間
５２０    期間
５３１    期間
６１０    期間
６１１    期間
６１２    期間
６２１    期間
６２２    期間
６２３    期間
６３１    期間
７０１    信号
７０２    信号
７０３    信号
７０４    信号
７０５    信号
８０１    フラットパネルディテクタ
８０３    架台
８０５    放射線源
８０７    放射線
８０９    被写体
８１１    筐体
８１２    表示部
８１９    カメラ
８２１    筐体
８２２    表示部
８２３    リストバンド
８２５    レンズ
８２９    カメラ
８３１    筐体
８３２    シャッターボタン
８３３    マイク
８３５    レンズ
８３７    発光部
８４１    筐体
８４２    筐体
８４３    表示部
８４４    操作キー
８４５    レンズ
８４６    接続部
９００    基板
９１５    絶縁層
９２０    ゲート電極層
９２５    導電膜
９３０    ゲート絶縁膜
９３１    絶縁層
９３２    絶縁層
９３３    絶縁層
９４０    酸化物半導体層
９４１ａ    酸化物半導体層
９４１ｂ    酸化物半導体層
９４２ａ    酸化物半導体層
９４２ｂ    酸化物半導体層
９４２ｃ    酸化物半導体層
９５０    ソース電極層
９６０    ドレイン電極層
９８０    絶縁層
１５３０    カラーフィルタ
１５３０ａ    カラーフィルタ
１５３０ｂ    カラーフィルタ
１５３０ｃ    カラーフィルタ
１５４０    マイクロレンズアレイ
１５５０    光学変換層
１５６０    絶縁層
１５７０    遮光層
１７００    画素アレイ
１７３０    回路
１７４０    回路
１７５０    回路
【図１】
2016122732.tif 000003
【図２】
2016122732.tif 000004
【図３】
2016122732.tif 000005
【図４】
2016122732.tif 000006
【図５】
2016122732.tif 000007
【図６】
2016122732.tif 000008
【図７】
2016122732.tif 000009
【図８】
2016122732.tif 000010
【図９】
2016122732.tif 000011
【図１０】
2016122732.tif 000012
【図１１】
2016122732.tif 000013
【図１２】
2016122732.tif 000014
【図１３】
2016122732.tif 000015
【図１４】
2016122732.tif 000016
【図１５】
2016122732.tif 000017
【図１６】
2016122732.tif 000018
【図１７】
2016122732.tif 000019
【図１８】
2016122732.tif 000020
【図１９】
2016122732.tif 000021
【図２０】
2016122732.tif 000022
【図２１】
2016122732.tif 000023
【図２２】
2016122732.tif 000024
【図２３】
2016122732.tif 000025
【図２４】
2016122732.tif 000026
【図２５】
2016122732.tif 000027