(57)【要約】【課題】  位置を検出する際に、速度が速くなった時にも適切に処理できる、撮像方向を駆動可能な撮像装置を提供すること。【解決手段】  前記撮像部の撮像方向を変更する変更手段と、前記変更手段を所定のタイミングで制御する制御手段と、前記変更手段によって撮像方向を変更する際に回転信号を発生させる信号発生手段と、を備え、前記制御手段は前記回転信号に応じて前記変更手段を制御するタイミングを変更する。【選択図】  図１
2016045370.tif 000002
【特許請求の範囲】
【請求項１】
被写体を撮像する撮像部を有する撮像装置であって、
前記撮像部の撮像方向を変更する変更手段と、
前記変更手段を所定のタイミングで制御する制御手段と、
前記変更手段によって前記撮像部の撮像方向を変更する際に回転信号を発生させる信号発生手段と、
を備え、
前記制御手段は前記回転信号に応じて前記変更手段を制御するタイミングを変更することを特徴とする撮像装置。
【請求項２】
前記変更手段によって前記撮像部の撮像方向を変更している速度を前記回転信号を用いて検出する検出手段を更に備え、
前記制御手段は前記撮像方向を変更している速度に応じて前記変更手段を制御するタイミングを変更することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記変更手段が前記撮像方向を変更する方向には少なくともパン方向及びチルト方向のいずれかの方向を含むことを特徴とする請求項１または２に記載の撮像装置。
【請求項４】
前記信号発生手段は、
前記撮像部の回転に応じてパルス信号を生成するパルス信号生成手段と、
前記パルス信号生成手段が生成したパルス信号を逓倍して出力する逓倍手段と、
前記逓倍手段から出力されたパルス信号より前記回転信号を発生させる回転信号発生手段と、
を含むことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
前記回転信号より前記制御手段が前記変更手段の制御に用いる制御信号を生成する信号生成手段を更に備え、
前記制御手段は前記制御信号が生成するタイミングで前記変更手段を制御することを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
【請求項６】
前記制御信号を生成する信号生成手段は、前記信号発生手段により発生する回転信号の発生周期に応じて、前記制御手段に対して前記制御信号を間引いて生成することを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記信号生成手段は、
前記回転信号の発生周期が短い時には前記制御信号の間引き率を高くし、
前記回転信号の発生周期が長い時には前記制御信号の間引き率を低くして制御信号を生成することを特徴とする請求項６に記載の撮像装置。
【請求項８】
前記逓倍手段に対して逓倍率を設定する逓倍設定手段を更に備え、
前記制御手段は、前記逓倍設定手段による逓倍率に応じて前記変更手段を制御するタイミングを変更することを特徴とする請求項４に記載の撮像装置。
【請求項９】
前記制御手段は、
前記回転信号を受信した数を計測し、
前記計測した数と前記信号発生手段により発生する回転信号の発生周期に応じて、前記変更手段を制御するタイミングを変更すること特徴とする請求項５に記載の撮像装置。
【請求項１０】
前記信号生成手段は、
前記回転信号の発生周期が短い時には前記変更手段を制御するタイミングの間引き率を高くし、
前記回転信号の発生周期が長い時には前記変更手段を制御するタイミングの間引き率を低くして制御信号を生成することを特徴とする請求項９に記載の撮像装置。
【請求項１１】
ネットワークと通信する通信手段を更に備え、
前記通信手段は、前記制御手段が前記変更手段を制御するための制御コマンドを受信するための受信手段を含み、
前記制御コマンドには、前記撮像方向を変更するための方向、位置、速度、加速度のうち少なくとも一つの情報を含むことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
【請求項１２】
被写体を撮像する撮像部を有する撮像装置と前記撮像装置とネットワーク経由で通信する外部装置からなる撮像システムであって、
前記撮像装置は、
前記撮像部の撮像方向を変更する変更手段と、
前記変更手段を所定のタイミングで制御する制御手段と、
前記変更手段によって撮像方向を変更する際に回転信号を発生させる信号発生手段と、
を備え
前記外部装置は、
前記制御手段が前記変更手段を制御するための制御コマンドを送信するための送信手段とを備え、
前記制御手段は前記回転信号に応じて前記変更手段を制御するタイミングを変更することを特徴とする撮像システム。
【請求項１３】
被写体を撮像する撮像部と、前記撮像部の撮像方向を変更する変更部とを有する撮像装置の制御方法であって、
前記変更部を所定のタイミングで制御する制御ステップと、
前記変更部によって撮像方向を変更する際に回転信号を発生させる信号発生ステップと、
を備え、
前記制御ステップは前記回転信号に応じて前記変更部を制御するタイミングを変更することを特徴とする撮像装置の制御方法。
【請求項１４】
被写体を撮像する撮像部と前記撮像部の撮像方向を変更する変更部とを有する撮像装置と前記撮像装置とネットワーク経由で通信する外部装置からなる撮像システムの制御方法であって、
前記撮像装置における、
前記変更手段を所定のタイミングで制御する制御ステップと、
前記変更部によって撮像方向を変更する際に回転信号を発生させる信号発生ステップと、
を備え
前記外部装置における、
前記制御ステップで前記変更部を制御するための制御コマンドを送信するための送信ステップとを備え、
前記制御ステップは前記回転信号に応じて前記変更部を制御するタイミングを変更することを特徴とする撮像システムの制御方法。
【請求項１５】
請求項１３または１４に記載の複数のステップをコンピュータに実行させるためのコンピュータプログラム。
【請求項１６】
請求項１５に記載のコンピュータプログラムを記載したコンピュータ読取可能な記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関す。特に撮像方向の駆動制御手段を備えた撮像装置に関する。
【背景技術】
【０００２】
従来、駆動手段の移動量を検出する場合に、検出分解能を上げるために検出信号を逓倍する技術が知られている。
【０００３】
例えば、特許文献１では、検出信号としてのエンコーダ信号に対して複数の逓倍数を切り替えられる逓倍機能を有し、駆動速度に応じて逓倍部による逓倍数を切り替える技術が開示されている。そして、特許文献１によれば、速度が低い時にはエンコーダ信号周期が長くなるために、逓倍数を高くする。一方で、速度が速くなると、逓倍エンコーダ信号周期が短くなり制御が追い付かなくなるために、逓倍数を低くして逓倍エンコーダ信号の周期を処理に要する時間より長くする技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２７４４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の特許文献で開示された従来技術は、回転速度を検出するための技術であり、位置検出を行う際には逓倍を切り替えてしまうと偽パルスや位置の誤カウントが生じてしまう。その結果として、位置の検出を間違えてしまう場合がある。
【０００６】
本発明はかかる問題を解決することを目的とし、高精度に位置を検出する際に、速度が速くなった時にも制御部による処理の破たんを抑える撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は、被写体を撮像する撮像部を有する撮像装置であって、前記撮像部の撮像方向を変更する変更手段と、前記変更手段を所定のタイミングで制御する制御手段と、前記変更手段によって撮像方向を変更する際に回転信号を発生させる信号発生手段と、を備え、前記制御手段は前記回転信号に応じて前記変更手段を制御するタイミングを変更することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、高精度に位置を検出する際に、速度が速くなった時にも制御処理を破たんすることなく処理することを可能となる。
【図面の簡単な説明】
【０００９】
【図１】パン／チルトの駆動機構を有する撮像装置のブロック図である。
【図２】パン／チルト駆動機構を持つネットワークカメラを示す図である。
【図３】パン／チルト駆動部１３０とパン／チルト制御部１４０の説明図である。
【図４】各信号タイミングを示した図である。
【図５】２相パルス生成部３２０とエンコーダカウンタ３３０の説明図である。
【図６】第１の実施例のメインルーチンの制御フロー図である。
【図７】第１の実施例の割込みルーチンの制御フロー図である。
【図８】第１の実施例の各信号タイミングを示した図である。
【図９】パン／チルト駆動部の動作を示した図である。
【図１０】第２の実施例の２相パルス生成部３２０とエンコーダカウンタ３３０の説明図である。
【図１１】第２の実施例の割込みルーチンの制御フロー図である。
【発明を実施するための形態】
【００１０】
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。なお、以下の実施例において示す構成は一例に過ぎず、本発明は、図示された構成に限定されるものではない。
【００１１】
（実施例１）
図１は、本発明における撮像装置の一例を示すブロック図である。図１において、１００は本発明における撮像装置である。１１０は被写体からの光を撮像部に集光するレンズであり、不図示のズーム機構、絞り機構、フォーカス機構、防振機構等を含む。
【００１２】
１３０はレンズ１１０の撮像向きを変更するパン／チルト駆動部（以下、ＰＴ駆動部と称することが有る）である。ＰＴ駆動部は、不図示のアクチュエータやギア機構等を含み、レンズ１１０の撮像向きを可変とする。
【００１３】
１４０はＰＴ駆動部１３０を制御するパン／チルト制御部（以下、ＰＴ制御部と称することが有る）である。ＰＴ制御部１４０は後述する通信部１７０で受信した制御パラメータ等に基づいて、ＰＴ駆動部１３０を制御する。なお、ＰＴ駆動部１３０及びＰＴ制御部１４０はパン方向とチルト方向は夫々独立に可変することが可能であり、それ以外の方向への可変する構成を含むようにしてもよい。
【００１４】
１５０は後述するＣＰＵ１６０等が実行するプログラム格納領域、プログラム実行中のワーク領域、後述する撮像部１２０が生成する撮像画像の格納領域等、データの格納領域として使用されるメモリである。また、メモリ１５０は、撮像装置１００の撮像方向やＰＴ駆動部１３０を駆動するための制御パラメータ等を保持する。ＣＰＵ１６０は、ネットワーク１８０経由または直接的なユーザ等の指示に応じて、ＰＴ制御部１３０に対して駆動命令を行う。そして、この駆動命令を受けた制御部１４０はＰＴ駆動部１３０の所定の制御を行う。なお、この制御パラメータにはパンまたはチルト位置、駆動速度、駆動加速度等が含まれる。また、メモリ１５０は、後述の通信部１７０が受信した命令の実行を保留するための命令保留キューも保持する。
【００１５】
１６０は全体を制御する中央演算処理回路（以下、ＣＰＵと称することがある）である。また、ＣＰＵ１６０はメモリ１５０等に保持されたプログラム等を実行する。
【００１６】
１７０はネットワーク通信部、１８０は外部装置であるクライアント等と接続するためのネットワークである。ネットワーク通信部１７０はバッファ等を含み、符号化された撮像画像を一時的にバッファすることができる。そして、バッファされた撮像画像を通信回路（以下、Ｉ／Ｆと称することがある）経由でネットワーク１８０に出力する。このＩ／Ｆは、バッファから出力された撮像画像をパケット化し、パケット化した撮像画像を通信端子経由でネットワーク１８０に送信する。ここで、通信端子は、ＬＡＮケーブルが接続されるＬＡＮ端子等で構成される。なお、外部装置であるクライアントは、ネットワーク１８０に接続されるコンピュータ装置として構成されており、典型的には、パーソナルコンピュータ（以下、ＰＣと称することがある）などの汎用コンピュータである。
【００１７】
なお、ネットワーク１８０は、例えばＥｔｈｅｒｎｅｔ（登録商標）等の通信規格を満足する複数のルータ、スイッチ、ケーブル等から構成される。本実施例においては、撮像装置１００との通信を行うことができるものであればその通信規格、規模、構成を問わない。
【００１８】
例えば、ネットワーク１８０は、インターネットや有線ＬＡＮ（Ｌｏｃａｌ  ＡｒｅａＮｅｔｗｏｒｋ）、無線ＬＡＮ（Ｗｉｒｅｌｅｓｓ  ＬＡＮ）、ＷＡＮ（Ｗｉｄｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）等により構成されてもよい。なお、本実施例における撮像装置１００は、例えば、ＰｏＥ（Ｐｏｗｅｒ  Ｏｖｅｒ  Ｅｔｈｅｒｎｅｔ（登録商標））に対応していても良く、ＬＡＮケーブルを介して電力を供給されても良い。
【００１９】
なお、本実施例における撮像装置１００は、動画像を撮像する監視カメラであり、より詳細には、監視に用いられるネットワークカメラであるものとする。また、本実施例における外部装置を含めた監視システムは撮像システムの一例である。
【００２０】
ここで、本実施例の撮像装置１００の一般的な動作に関して例示する。レンズ１１０を介して入射した光は撮像部１２０により撮像され、画像データとしてメモリ１５０にいったん記憶される。撮像されメモリ１５０に記憶された画像データは、通信部１７０によりネットワークを介して通信を行うために圧縮・符号化され、また、通信に必要なプロトコル処理等が行われネットワーク１８０を介して図示しないクライアント装置に対して送信される。
【００２１】
また、図示しないクライアント装置より送信されたコマンドは、ネットワーク１８０を介して通信部１７０に入り、ＣＰＵにより解釈される。クライアント装置より送信されたコマンドが撮像に関するコマンドであるときには、ＣＰＵ１６０より撮像部１２０に対して撮像パラメータの設定が行われる。そして、設定結果を通信部１７０経由でクライアント装置に返送する。
【００２２】
また、クライアント装置より送信されたコマンドが撮像方向を変更するためのコマンドを含む場合は、ＣＰＵ１６０よりＰＴ制御部１４０に対してＰＴ駆動コマンドが送られる。ＰＴ制御部１４０は、ＰＴ駆動部１３０を制御して指示された位置に対してパンまたはチルト機構を駆動する。なお、クライアント装置より送信されたコマンドにはＰＴ駆動部１３０を駆動するための制御パラメータや、ユーザー等の指示が含まれる。
【００２３】
図２は、パンおよびチルト駆動機構を有する撮像装置１００を示す図である。図２（ａ）は撮像装置１００を側面側から見た図であり、パン駆動機構はボトムケース２０１とターンテーブル２０２で構成され、パン回転軸２０３を中心にターンテーブル２０２が回転する構造である。本実施例における、撮像装置１００はパン方向に３６０度回転可能である。つまり、パン方向に回転角度は制限されずに回転可能である。
【００２４】
また、図２（ｂ）はカメラ１００を正面側から見た図であり、チルト駆動機構はレンズ支柱２０４とケース２０６で構成され、チルト回転軸２０５を中心にケース２０６が回転する構造である。本実施例における、撮像装置１００はチルト方向に１８０度回転可能である。なお、９０度以上チルト駆動する場合は、画像が上下反転してしまう。そのため、本実施例の撮像装置１００は、所定のチルト角度に達した際にネットワーク１８０へ送信する前に、画像を反転する動作をおこなう。
【００２５】
パン／チルト（以下、ＰＴと称することがある）の各駆動機構を有するネットワークカメラでは、図２に示したように、チルト回転軸２０５を中心としてケース２０６が回転する。また、パン回転軸２０３を中心としてターンテーブル２０２が回転する。チルト角度が０度（水平）のときにパン回転を行うと、撮像画像は水平方向に移動する。また、チルト角度が９０度（垂直上向き）のときにパン回転を行うと、撮像画像は画像のセンターを中心にして回転する。チルト角度がこれらの間の角度、すなわち０〜９０度の間の場合には、パン回転を行うと光軸がチルト角度に応じた円錐の側面を回るために、撮像画像の動きは円弧状の動きとなる。
【００２６】
図３は、ＰＴ駆動部１３０とＰＴ制御部１４０の説明図である。ＰＴ駆動部１３０において、１３２はＰＴ駆動部のアクチュエータであり、ＰＴ制御部１４０からのドライブ信号によって、実際にＰＴ駆動を行う。
【００２７】
１３４はＰＴ駆動部の位置検出部であるアナログエンコーダである。本実施例のアナログエンコーダは、ＬＥＤ等の発光素子、エンコーダスケール（回転スリット円板）、受光ＩＣ等からなる。ＬＥＤ発光素子からのコードホイールの等間隔のスリットを通った光が、受光ＩＣ上のフォトダイオードに伝わり、２相のアナログ信号（Ａ相とＢ相）を出力する。Ａ相とＢ相の位相関係は１／４周期ずれて出力される。この出力を処理することによって、アクチュエータの「回転方向」、「回転位置」、「回転速度」等を知ることができる。
【００２８】
３００はアナログエンコーダからの２相のアナログ信号をＡ／Ｄ変換するためのＡ／Ｄ変換器である。アナログエンコーダから出力されたアナログ信号を、デジタル信号に変換する。
【００２９】
３１０はデジタル変換された２相エンコーダ信号より角度計算をする角度計算部である。角度計算部３１０はＡ／Ｄ変換器３１０から入力されたデジタル化された２相エンコーダ信号から角度を求め、その結果を角度値として出力する。
【００３０】
３２０は角度計算部３１０により計算された角度値より２相のエンコーダ信号を生成する２相パルス生成部であり、３３０はエンコーダカウンタ部である。２相パルス生成部３２０及びエンコーダカウンタ部３３０の詳細な構成は後述する。
【００３１】
３４０はパン／チルト制御ＣＰＵ（以下、ＰＴ制御ＣＰＵと称することがある）である。ＰＴ制御ＣＰＵ３４０は２相パルス生成部３２０及びエンコーダカウンタ部３３０からの信号を基にして、ＰＴ駆動部１３０の制御を行う。また、メモリ１５０等に記憶されたプログラムやパラメータ等を読み出し、ＰＴ駆動部１３０の制御を行う。なお、ＰＴ制御ＣＰＵ３４０はＣＰＵ１６０に含まれる構成としてもよい。
【００３２】
３５０はアクチュエータ１３２を駆動するためのモータドライバである。ＰＴ制御ＣＰＵ３４０からの制御信号に基づいて、ＰＴ駆動部１３０を駆動する駆動信号を生成し出力する。なお、パン、および、チルトは、それぞれ独立したブロックであり、ＰＴ駆動部１３０、および、ＰＴ制御部１４０はＰＴ制御ＣＰＵ３４０を除いてすべて２系統ある。しかし、２系統が同様のブロックであるために、ここでは説明を簡略化するために、１系統のみを図示し、図４を用いてこれを説明する。
【００３３】
図１のＣＰＵ１６０よりＰＴの駆動指示を受けたＰＴ制御ＣＰＵ３４０は、モータドライバ３５０を介してモータ１３２を駆動して目標位置に撮像方向を移動させる。その際に、目標位置に正確に停止させる目的でアナログエンコーダ１３４を設けている。アナログエンコーダは、図示しないエンコーダスケールを読み取り、このエンコーダパターンに合わせて２相の疑似サイン波の信号を出力する。アナログエンコーダより出力された２相のアナログ信号（Ａ相、Ｂ相）はＡ／Ｄ変換器３００に入りデジタルデータに変換される。パルス信号であるデジタルデータに変換されたエンコーダ信号（Ａ相、Ｂ相）は角度計算部３１０で逆正接（ｔａｎ−１）計算を行い、疑似サイン波の角度を計算する。２相パルス生成部３２０では、角度計算部３１０により計算された角度値をもとに、ＰＴ制御ＣＰＵ３４０より設定された逓倍数により２相エンコーダ信号を生成する。そして、生成した２相パルスが変化するエッジ部でＰＴ制御ＣＰＵ３４０に対して割り込みをあげる。２相パルス生成部３２０により生成された２相エンコーダ信号はエンコーダカウンタ部３３０に入力されて、後述する位置カウンタ、および、周期カウンタにより位置、速度の検出を行う。ＰＴ制御ＣＰＵ３４０は、２相パルス生成部３２０から出力された割り込み信号に応じてエンコーダカウンタ部３３０より位置カウンタ、周期カウンタの値を読みだし、アクチュエータ１３２を制御して指示された目標位置に停止させる。なお、本実施例において、デジタルデータに変換されたエンコーダ信号を出力するＡ／Ｄ変換器３００はパルス信号生成部に相当する。
【００３４】
図５は、２相パルス生成部３２０とエンコーダカウンタ３３０の内部に関しての説明図である。３２２は角度値からＡ相、Ｂ相の２相エンコーダ信号を生成するための２相パルス生成テーブルである。角度計算部３１０から入力された角度値に基づき格納されたテーブルを参照して、２相のエンコーダ信号を生成する。この際に、ＰＴ制御ＣＰＵ３４０より生成パルスの逓倍設定４７０に基づいて逓倍化された信号を生成する。ここで、本実施例における２相パルス生成部３２０により生成された２相エンコーダ信号は撮像方向を変更する際の回転信号に相当する。そして、２相パルス生成部３２０は回転信号を発生させる信号発生部に相当する。
【００３５】
３２４は２相パルス生成テーブル３２２により生成された２相のエンコーダ信号から割込み信号４８５を生成する割込み制御部である。ＰＴ制御ＣＰＵ３４０より入力される割り込み設定４８０に基づいて信号を生成する。
【００３６】
３３２はエンコーダカウンタ３３０の中の位置カウンタであり、３３４はエンコーダカウンタ３３０の中の周期カウンタである。夫々、２相パルス生成テーブル３２２から入力される２相のエンコーダ信号から位置と周期を検出し、位置情報及び速度情報４９０を出力する。
【００３７】
ここで、２相パルス生成テーブル３２２は、逓倍数、計算された角度値に応じてＡ相、Ｂ相のエンコーダ信号のそれぞれの値（０／１）を格納したテーブルである。そして、逓倍数を設定し、角度値を入力することにより、Ａ相、および、Ｂ相の値（０／１）を出力するものである。この２相パルス生成テーブル３２２に対して、図３のＰＴ制御ＣＰＵ３４０により逓倍数が設定され、図３の角度計算部３１０により計算された角度値が入力されることにより、２相のエンコーダ信号が出力される。２相パルス生成テーブル３３２より出力されたＡ相、Ｂ相のエンコーダ信号は、割込み制御部３２４とエンコーダカウンタ３３０に入力される。エンコーダカウンタ３３０に入力されたエンコーダ信号４６０、４６５は、位置カウンタ３３２と周期カウンタ３３４に入力されて位置、および、エンコーダ信号周期が検出される。エンコーダの発生周期は、逆数をとることで速度になるために、ここでは位置と速度情報を得ることができる。割込み制御部３２４に入力されたエンコーダ信号４６０、４６５は、２相のエンコーダ信号の各エッジを検出し、このエッジよりＰＴ制御ＣＰＵ３４０に対して、図４に示すように速度制御、および、位置制御をおこなうように割込み信号４８５を発生させる。本実施例の撮像装置は、ＰＴ制御ＣＰＵ３４０により周期カウンタ３３４を読み出す。このことにより検出した速度に応じて、エンコーダ信号の各エッジに対して割込みを発生する比率（間引き率）を変えて、ｎ回に１回（ｎは１以上の整数）割込みを発生させる動作を行う。
【００３８】
図６、図７を用いて、上記割り込みを発生する間引き率を変える動作に関する本実施例の制御フローを説明する。図６はメインルーチンの制御フローであり、図７は割込みルーチンの制御フローである。これらの処理は共に、ＰＴ制御ＣＰＵ３４０が実行する。
【００３９】
なお、本実施例における２相パルス生成テーブル３２２は回転信号発生部に相当する。
【００４０】
図６において、ステップＳ１００において、ＰＴ制御ＣＰＵ３４０は、最初にアナログエンコーダの逓倍部（図５の２相パルス生成部３２２）に対してエンコーダ逓倍数の設定を行う。この際に設定する逓倍数は、メモリ１５０に記憶されたパラメータを基に決定される。なお、本パラメータは、工場出荷時などに記憶させてもよいし、ネットワーク１８０経由で外部から設定してもよい。そして、ＰＴ制御ＣＰＵ３４０は、ステップＳ１１０に処理を進める。
【００４１】
ステップＳ１１０において、ＰＴ制御ＣＰＵ３４０は、割込み制御部３２４に対して全割込みを許可する割込み設定を行う。これは、停止状態、また、起動後等の低速駆動時に分解能を確保するために、全ての割込みを許可し、駆動制御を行うためである。そして、ＰＴ制御ＣＰＵ３４０は、ステップＳ１２０に処理を進める。
【００４２】
ステップＳ１２０において、ＰＴ制御ＣＰＵ３４０は、図１の全体制御用のＣＰＵ１６０よりＰＴの駆動命令を受信するまで待機する。なお、本駆動命令はＣＰＵ１６０等からＰＴ制御部１４０に入力される。駆動命令が入力された場合、ＰＴ制御ＣＰＵ３４０は、ステップＳ１３０に処理を進める。
【００４３】
ステップＳ１３０において、ＰＴ制御ＣＰＵ３４０は、ＣＰＵ１６０より駆動命令が入力されると、その目標位置、目標速度に従い、図１のＰＴ駆動部１３０に対してアクチュエータの駆動を行う。具体的には、ＰＴ制御ＣＰＵ３４０は、設定された目標位置、目標速度に従った制御命令をドライバ３５０に対して出力する。制御命令を受けたドライバ３５０は所定の周期のパルス電圧をアクチュエータ１３２に印加し、動作を行う。動作を開始した後に、ＰＴ制御ＣＰＵ３４０は、ステップＳ１５０に処理を進める。
【００４４】
ステップＳ１５０において、ＰＴ制御ＣＰＵ３４０は、割り込みルーチンの制御フローを実行する。本動作の詳細は、図７を用いて後述する。本動作によって、割り込み制御部３２４からの割込みをもとに位置制御、速度制御等の駆動制御を割込みルーチンの中で行う。この際、速度ｖに応じて適切な割り込みタイミングに制御される。そして、ＰＴ制御ＣＰＵ３４０は、ステップＳ１６０に処理を進める。
【００４５】
ステップＳ１６０において、ＰＴ制御ＣＰＵ３４０は、現在の位置と速度等を監視し、設定された目標位置と差分から、適切に速度制御を行い停止制御する。具体的には、目標位置との差分が所定量以下となった場合、に徐々に又は段階的に速度を低下させて、停止させる。そして、ＰＴ駆動が終了し、モータが停止するとメインルーチンでのＰＴ駆動を終了し、次のＰＴ駆動命令待ちとして、ＰＴ制御ＣＰＵ３４０はステップＳ１２０に処理を戻す。
【００４６】
次に図７を用いてＰＴ駆動時の割込みルーチンステップＳ１５０についての制御フローを説明する。
【００４７】
ＰＴ駆動が開始すると、図１のＰＴ駆動部１３０のモータが動き出し、これに伴い、エンコーダ信号のタイミングに応じて割込みが入ってくる。この割込みにより、割り込みルーチン１５０が実行され、ＰＴ部の位置制御、および、速度制御が行われることとなる。
【００４８】
まず、ステップＳ２００において、ＰＴ制御ＣＰＵ３４０は、エンコーダカウンタ３３０に含まれる位置カウンタ３３２、および、周期カウンタ３３４の値を読み出す。位置カウンタ３３２の値を読み出すことによりＰＴ部の位置情報を得ることができ、また、周期カウンタ３３４の値を読み出すことにより、ＰＴ部の速度情報を得ることができる。読み出した情報はメモリ１５０に保持するようにしてもよいし、ＰＴ制御部１４０内の不図示のメモリ等に保持するようにしてもよい。そして、ＰＴ制御ＣＰＵ３４０は、ステップＳ２１０に処理を進める。
【００４９】
ステップＳ２１０において、ＰＴ制御ＣＰＵ３４０は、ステップＳ２００で得たＰＴ部の位置情報、および、速度情報をもとにＰＴ駆動部に対して位置制御、および、速度制御を行う。本実施例の撮像装置１００は、速度制御として、停止状態より駆動開始すると、目標速度に向けて所定の加速度で加速する加速制御を行う。そして、目標速度に達した場合には、その速度を維持する定速制御を行う。そして、目標位置に対して所定量近づいた段階で、減速して目標位置に停止するための減速制御、停止制御等を行う。各所定の加速度や速度等はメモリ１５０にパラメータとして保持されている。また、本パラメータも外部からネットワーク経由で設定可能である。また、位置制御は目標位置に停止するための停止位置制御だけではなく、加速状態より一定速度に移る位置の計算、また、一定速度より減速を開始する位置の計算等が含まれる。この位置制御、および、速度制御の内容に関しては、異なる制御方式や制御方法等を用いてもよい。そして、ＰＴ制御ＣＰＵ３４０は、ステップＳ２４０に処理を進める。
【００５０】
ステップＳ２４０において、ＰＴ制御ＣＰＵ３４０は、ステップＳ２１０の位置制御、および、速度制御の後に、速度に応じてエンコーダ割込みの間引き率を変える処理を行う。具体的には、周期カウンタ３３４の値を読み出すことにより検出した現在の速度、現在の割込み間引き率により、図４の割込み制御部３２４に対して割込みの間引き率の設定を行う。ここでは、速度を３つのレベルに分けてそれぞれの速度領域において、割込みの間引き率の設定を行うことを一例として説明する。ＰＴ制御ＣＰＵ３４０は、周期カウンタ３３４で検出した速度ｖがどのレベルに該当するかの判定を行う。速度ｖがあらかじめ決められたｖ０より遅いとき（ｖ＜ｖ０）は、処理をステップＳ２５０に進める。速度がｖ０より速く、あらかじめ決められたｖ１より遅い場合（ｖ０≦ｖ＜ｖ１）は、処理をステップＳ２６０に進める。そして、速度がｖ１より速くなった場合（ｖ≧ｖ１）は、処理をステップＳ２７０に進める。
【００５１】
ステップＳ２５０において、ＰＴ制御ＣＰＵ３４０は、速度ｖがあらかじめ決められたｖ０より遅いとき（ｖ＜ｖ０）は、設定されている割り込み設定を確認する。具体的には、設定されている割り込み設定が全割り込み（間引き無）設定かどうかを確認する。確認した結果、全割り込み設定であった場合は、処理を終了する。また、全割り込み設定以外が設定されていた場合は、ステップＳ２５５に処理を進める。
【００５２】
ステップＳ２５５において、ＰＴ制御ＣＰＵ３４０は、全割込みを許可するように割込み制御部３２４に間引き率を設定する。これは、停止位置制御を行うためにエンコーダの１パルス単位で割込みの間隔を狭くして目標位置に正確に停止させるためである。このために、速度ｖがあらかじめ決められたｖ０より遅いとき（ｖ＜ｖ０）には、現在の割込み設定をチェックする。つまり、現在の割込み設定が１００％（全割込みサービス）のときには、設定を変えることなく、そのまま割込みルーチンを抜ける。速度が減速してきて、速度ｖがあらかじめ決められたｖ０を下回った時（ｖ＜ｖ０）に、現在の割込み設定が１００％（全割込みサービス）ではない時には、割込み設定を全割込みとするように設定し処理を終了する。
【００５３】
ステップＳ２６０において、ＰＴ制御ＣＰＵ３４０は、速度がｖ０より速く、あらかじめ決められたｖ１より遅い場合（ｖ０  ≦ｖ  ＜ｖ１）は、設定されている割り込み設定を確認する。具体的には、設定されている割り込み設定が１／ｋ０に間引くように（１／ｋ０間引き）設定されているかどうかを確認する。確認した結果、１／ｋ０に間引くように割り込み設定されていた場合は、処理を終了する。また、１／ｋ０に間引くような割り込み設定以外が設定されていた場合は、ステップＳ２６５に処理を進める。
【００５４】
ステップＳ２６５において、ＰＴ制御ＣＰＵ３４０は、割込みを１／ｋ０に間引くように割込み制御部３２４に間引き率を設定する。これは、停止位置制御を行うのではなく速度がある程度速くなってきたために、エンコーダ信号のｋ０回に１回割込みを行い、割り込み間隔を広くし、その間引かれたエンコーダ信号割込みに対して位置制御、および、速度制御を行うようにするものである。つまり、加速または減速して速度がｖ０より速く、決められたｖ１より遅い（ｖ０≦ｖ＜ｖ１）領域に入ってきた場合で、現在の割込み設定が１／ｋ０ではない時には、割込み設定を１／ｋ０に間引くように割込み制御部３２４に間引き率を設定する。そして、処理を終了する。
【００５５】
ステップ、Ｓ２７０において、ＰＴ制御ＣＰＵ３４０は、速度がｖ１より速い場合（ｖ≧ｖ１）は、設定されている割り込み設定を確認する。具体的には、設定されている割り込み設定が１／ｋ１に間引くように（１／ｋ１間引き）設定されているかどうかを確認する。確認した結果、１／ｋ１に間引くように割り込み設定されていた場合は、処理を終了する。また、１／ｋ１に間引くような割り込み設定以外が設定されていた場合は、ステップＳ２７５に処理を進める。ここで、ｋ０＜ｋ１である。
【００５６】
ステップＳ２７５において、ＰＴ制御ＣＰＵ３４０は、割込み設定を１／ｋ１に間引くように割込み制御部３２４に間引き率を設定する。つまり、さらに速度が上がり、速度がｖ１より速くなった場合は、さらに間引き率をあげて割込みを１／ｋ１に間引くように割込み制御部３２４に間引き率を設定する動作を行う。そして、処理を終了する。
【００５７】
図８は、２相アナログエンコーダ信号、逓倍エンコーダ信号、および、割込みタイミング、間引かれた割込み信号タイミングを示した図である。横軸は時間である。ここで、速度ｖはｖ０より速くｖ１より遅いものとする。（ｖ０＜＝ｖ＜ｖ１）図７上段は２相のアナログ信号、２段目は４逓倍した２相逓倍エンコーダ信号、３段目は逓倍エンコーダ信号による割込みタイミング、４段目は間引かれた割込みタイミングを示している。従来例でも示しているように、ＰＴ駆動部を動作させて速度が速くなってきたときに、２相のアナログエンコーダ信号の周期が短くなる。（図８の２段目）これに対して（ここでは例として４逓倍での様子を示している）、４逓倍した２相の逓倍エンコーダ信号が生成されてこの生成された逓倍エンコーダ信号の各エッジに対して割込み信号を発生させる。このときに、速度ｖはｖ０より速くｖ１より遅いために、割込みが１／ｋ０に間引かれる。ここではｋ０を４として説明する。図７の３段目では、割込みタイミングｋ０が４として、割込みが１／ｋ０、すなわち１／４に間引かれている様子を示している。図８の４段目では、間引かれた割込みタイミングを示している。ここで、３段目の実線の矢印が実際の割込みタイミングであり、４段目の破線の矢印が間引かれた割込みタイミングを示している。このように間引くことによって、割り込みタイミング間に処理を行う適切な時間を確保することができ、誤検出等の問題を低減することができる。
【００５８】
図９は、ＰＴ駆動制御により、ＰＴ駆動部１３０の動作を示した図である。横軸が時間を、縦軸は速度を示している。ＰＴ駆動部１３０が駆動を開始して、加速し、一定速度に移り、減速、停止している様子を示している。縦軸上に、あらかじめ決められたｖ０、および、ｖ１を置き、その時の割込み制御部による割込み制御（間引き率設定）を示している。
【００５９】
本実施例では、速度領域を３つに分けてそれぞれの速度領域に対して、夫々全ての割込み、１／ｋ０に間引き、１／ｋ１に間引きというように説明を行った。本発明がこれに限定されるものではなく、速度領域を２つに分けて、全割込みと１／ｋ０に間引きでもよい。また、速度領域をより細かく分けてもよい。さらに、速度領域の分け方（ｖ０、ｖ１）や、間引き率（ｋ０、ｋ１）を“あらかじめ決められた”と説明してきたが、これをダイナミックに変更することも構わない。たとえば、要求された停止精度に応じて、逓倍率を変更し、この逓倍率に応じて速度領域、また、間引き率を変更することにより、より最適な制御を可能とするものである。
【００６０】
なお、ネットワーク１８０に接続された外部装置は、撮像装置１００に対して撮像装置１００を制御するための制御コマンドを送信する。一例として、外部装置は、撮像装置１００の撮像方向又は画角を変更するための制御コマンドを送信する。そして、撮像装置１００は、外部装置から受信した撮像方向を変更するための制御コマンドに応じて撮像方向を変更する制御を行う。また、撮像装置１００は、外部装置から受信した画角を変更するための制御コマンドに応じて画角を変更する制御を行う。
【００６１】
なお、図７において、速度ｖに基づいて、割り込みの間引き量を可変する処理を示したが、速度以外のパラメータによって、間引き量を可変してもよい。例えば、ＣＰＵのクロック周波数や、ＣＰＵ占有率、処理中のタスク量、ネットワーク１８０のトラフィック量、ＰＴ制御の加速度、制御モード、撮像装置１００の姿勢、ＰＴ移動量等のいずれかを用いてもよい。
【００６２】
以上説明してきたように、ＰＴ駆動機構を有する撮像装置において、停止位置分解能、および、停止位置精度を上げるためにアナログエンコーダ信号を逓倍すること行った際に、速度が速くなると、逓倍エンコーダ周期が短くなる。この逓倍エンコーダ周期が短くなったときに、逓倍エンコーダ信号の全てのエッジにおいて割込みＣＰＵに対して入れていくと位置制御処理、および、速度制御処理を行う割込み処理ルーチンでの処理時間が追いつかなくなってしまう。このために、速度に応じて生成された逓倍エンコーダ信号からの割込みを間引くことにより、高速時にはＣＰＵによる割込み処理を間に合わせるとともに、停止制御等細かく制御を必要とする低速時には全てのエンコーダ割込みを処理することが可能となった。これにより、ＰＴ制御ＣＰＵに対して特別高い制御能力を持たせることなく、安価なＣＰＵにおいても、速度によらずに円滑な制御を可能とした。
【００６３】
（実施例２）
第１の実施例では、逓倍したエンコーダ信号より生成する割込み信号を割込み制御部３２４、すなわちハードウェアにより間引く実施例を説明した。第２の実施例では、割込み制御部３２４では割込みを間引くことなく全ての逓倍エンコーダ信号のエッジに対して割込み信号を生成し、ＰＴ制御ＣＰＵ３４０による割込みルーチンの中で位置制御処理、および、速度制御処理を間引く例を説明する。
【００６４】
第２の実施例において、全体のブロック図、および、ＰＴ駆動部１３０とＰＴ制御部１４０は同様であるため、説明を省略する。図５における２相パルス生成部３２０の中で、割込み制御部３２４が異なっている。図１０は、本発明の第２の実施例による２相パルス生成部３２０とエンコーダカウンタ３３０の説明図である。３２５は２相パルス生成テーブル３２２により生成された２相のエンコーダ信号から割込み信号を生成する割込み生成部である。具体的には、２相パルス生成テーブル３２２より出力されたＡ相、Ｂ相のエンコーダ信号は、割込み生成部３２５とエンコーダカウンタ３３０に入力される。割込み生成部３２５に入力されたエンコーダ信号４６０、４６５は、２相のエンコーダ信号の各エッジを検出し、このエッジよりＰＴ制御ＣＰＵ３４０に対して、速度制御、および、位置制御をおこなうように割込み信号４９５を発生させる。
【００６５】
図１１は、本発明の第２の実施例による割込みルーチンの制御フロー図である。第２の実施例においては、逓倍されたエンコーダ信号の全てのエッジより割込み信号が生成される。ＰＴ駆動制御のメインルーチンは第１の実施例と同様であり、割込みルーチンのみ異なる。これらの処理は、ＰＴ制御ＣＰＵ３４０が実行する。
【００６６】
ＰＴ駆動が開始すると、図１のＰＴ駆動部１３０のモータが動き出し、これに伴い、エンコーダ信号のタイミングに応じて割込みが入ってくる。この割込みにより、割り込みルーチン１５０が実行され、ＰＴ部の位置制御、および、速度制御が行われることとなる。
【００６７】
ステップＳ４００において、ＰＴ制御ＣＰＵ３４０は、割込みが入るとまず、割込みカウンタを“＋１”する。そして、ＰＴ制御ＣＰＵ３４０は、ステップＳ４１０に処理を進める。
【００６８】
ステップＳ４１０において、ＰＴ制御ＣＰＵ３４０は、エンコーダカウンタ３３０の中の位置カウンタ３３２、および、周期カウンタ３３４の値を読み出す。位置カウンタ３３２の値を読み出すことによりＰＴ部の位置情報を得ることができ、また、周期カウンタ３３４の値を読み出すことにより、ＰＴ部の速度情報を得ることができる。そして、ＰＴ制御ＣＰＵ３４０は、ステップＳ４２０に処理を進める。
【００６９】
ステップＳ４２０において、ＰＴ制御ＣＰＵ３４０は、周期カウンタ３３４の値を読み出すことにより検出した現在の速度ｖのレベルの判定を行う。速度ｖがあらかじめ決められたｖ０より遅いとき（ｖ＜ｖ０）は、処理をステップＳ４５０に進める。速度がｖ０より速く、あらかじめ決められたｖ１より遅い場合（ｖ０  ≦ｖ  ＜ｖ１）は、処理をステップＳ４３０に進める。そして、速度がｖ１より速くなった場合（ｖ≧ｖ１）は、処理をステップＳ４４０に進める。
【００７０】
ステップＳ４５０において、ＰＴ制御ＣＰＵ３４０は、速度ｖがあらかじめ決められたｖ０より遅いとき（ｖ＜ｖ０）は、位置制御処理、および、速度制御処理を行う。そして、ステップＳ４６０に処理を進める。
【００７１】
ステップＳ４６０において、ＰＴ制御ＣＰＵ３４０は、ステップＳ４５０において位置制御処理、および、速度制御処理を行った後に、割込みカウンタ値を”０”にして処理を終了する。
【００７２】
ステップＳ４３０において、ＰＴ制御ＣＰＵ３４０は、速度ｖがｖ０より速く、あらかじめ決められたｖ１より遅い場合（ｖ０≦ｖ＜ｖ１）は、計測した割込みカウンタの値がｋ０に等しいか大きいときに、処理をステップＳ４５０に進める。そして、位置制御処理、および、速度制御処理を行う。また、ＰＴ割込みカウンタの値がｋ０より小さいときには、位置制御処理、および、速度制御処理を行わずに処理を終了する。
【００７３】
ステップＳ４４０において、ＰＴ制御ＣＰＵ３４０は、さらに速度が上がり、速度がｖ１より速い場合は、計測した割込みカウンタの値がｋ１に等しいか大きいときに、処理をステップＳ４５０に進める。そして、位置制御処理、および、速度制御処理を行う。また、割込みカウンタの値がｋ１より小さいときには、位置制御処理、および、速度制御処理を行わずに処理を終了する。ここで、ｋ０＜ｋ１である。
【００７４】
以上説明したように、本実施例では逓倍したエンコーダ信号より割込み信号を生成する際に間引き処理を行わないために、従来より持っているハードウェアをそのまま使うことができる。そして、割込みルーチンの中で処理に時間のかかる位置制御処理、および、速度制御処理を行う頻度を速度に応じて変更することができるようになった。このことにより、位置分解能を高めるために逓倍を行った逓倍エンコーダ信号より短い周期で割込み信号を入力されても、処理が破たんすることがなくなった。
【００７５】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【００７６】
（その他の実施例）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施例の機能を実現するソフトウエア（プログラム）を、ネットワーク又は各種コンピュータ読取可能記憶媒体を介してシステム或いは装置に提供する。そして、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がコンピュータプログラムを読み出して実行する処理である。
【００７７】
以上、本発明の好ましい実施例について説明したが、本発明はこれらの実施例に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【符号の説明】
【００７８】
１００  撮像装置
１１０  レンズ
１３０  パン／チルト駆動部
１３２  パン／チルト駆動部のモータ
１３４  アナログエンコーダ
１４０  パン／チルト駆動部１３０を制御するパン、チルト制御部
１５０  メモリ
１６０  全体を制御するＣＰＵ
１７０  ネットワーク通信部
１８０  ネットワーク
３００  Ａ／Ｄ変換器
３１０  角度計算部
３２０  ２相パルス生成部
３２２  ２相パルス生成テーブル
３２４  割込み制御部
３３０  エンコーダカウンタ部
３３２  位置カウンタ
３３４  周期カウンタ
３４０  パン／チルト制御ＣＰＵ
３５０  モータドライバ
【図１】
2016045370.tif 000003
【図２】
2016045370.tif 000004
【図３】
2016045370.tif 000005
【図４】
2016045370.tif 000006
【図５】
2016045370.tif 000007
【図６】
2016045370.tif 000008
【図７】
2016045370.tif 000009
【図８】
2016045370.tif 000010
【図９】
2016045370.tif 000011
【図１０】
2016045370.tif 000012
【図１１】
2016045370.tif 000013