(57)【要約】【課題】回路規模をより小さくできる光書込み装置を提供すること。【解決手段】主走査方向に沿って複数個の発光素子１−１，５，９・・が配列してなる発光素子列８ａと、主走査方向に沿って複数個の発光素子１−２，６，１０・・が配列してなる発光素子列８ｂとが副走査方向に間隔をあけて配置され、発光素子列８ａ，８ｂごとに、当該発光素子列に属する各発光素子１に対する輝度信号ＳＧを出力するＤＡＣ００１，００２を個別に設ける。【選択図】図７
2016088048.tif 000002
【特許請求の範囲】
【請求項１】
感光体に光書込みを行う光書込み装置であって、
複数個の発光素子が１列に配された発光素子列が複数、副走査方向に間隔をあけ、かつ主走査方向に所定ピッチずらして配された発光部と、
前記発光素子ごとに設けられ、当該発光素子を輝度信号に基づき駆動する駆動部と、
前記各発光素子列の列数と同数設けられ、前記輝度信号を出力する信号出力部と、
を備え、
前記発光素子列ごとに異なった信号出力部から当該発光素子列に属する各発光素子の駆動部に対して前記輝度信号が供給されることを特徴とする光書込み装置。
【請求項２】
前記各駆動部は、
当該駆動部に対応する発光素子の輝度信号が書込まれる保持素子と、
電源からの電流を前記保持素子に保持された輝度信号の値に応じて制御して前記発光素子に供給する駆動回路と、
を備えることを特徴とする請求項１に記載の光書込み装置。
【請求項３】
前記各信号出力部は、
主走査期間ごとに、前記各発光素子に対する新たな輝度信号を出力し、
前記各駆動部のそれぞれにおいて、
主走査期間ごとに、前記新たな輝度信号の値が前記保持素子に書込まれて更新され、
前記駆動回路は、
前記保持素子に前記値が書込まれてから次の値が書込まれるまでの間に亘って、現に書込まれている値に応じた電流を前記発光素子に供給することを特徴とする請求項２に記載の光書込み装置。
【請求項４】
さらに、切換部を備え、
前記各信号出力部は、
対応する発光素子列に属する各発光素子の輝度信号のそれぞれを順番に当該信号出力部から延出された信号線に出力し、
前記各駆動部は、
当該駆動部に対応する発光素子が属する発光素子列に対応する信号線と当該発光素子に対応する保持素子との間の接続と遮断を切り換えるスイッチ素子を備え、
前記切換部は、
前記信号出力部ごとに、
当該信号出力部に対応する発光素子列に属する各発光素子の輝度信号が前記信号線に順番に出力される度に、前記各発光素子に対応する駆動部に設けられたスイッチ素子のそれぞれのうち、当該出力された輝度信号が書込まれるべき保持素子に対応するスイッチ素子を接続状態に切り換えると共に他の全てのスイッチ素子を遮断状態に切り換える切換制御を実行することを特徴とする請求項２または３に記載の光書込み装置。
【請求項５】
前記切換部は、
前記発光素子列ごとに、当該発光素子列に属する各発光素子に対応する各スイッチ素子を前記信号出力部から出力される輝度信号の順番に応じて一つずつ接続状態に切り換えるための指示信号を前記各スイッチ素子に順番に出力する一つ以上のシフトレジスターを備えることを特徴とする請求項４に記載の光書込み装置。
【請求項６】
前記複数の発光素子列のうち第１と第２の発光素子列に対して一つのシフトレジスターが兼用するように設けられ、
前記一つのシフトレジスターから順番に出力される指示信号のそれぞれが、前記第１の発光素子列に属する各発光素子の駆動部に設けられたスイッチ素子のそれぞれに順番に入力されるとともに、これに並行して前記指示信号のそれぞれが前記第２の発光素子列に属する各発光素子の駆動部に設けられたスイッチ素子のそれぞれにも順番に入力されることを特徴とする請求項５に記載の光書込み装置。
【請求項７】
前記シフトレジスターは、
前記各発光素子列において、当該発光素子列に属する各発光素子を配列方向に並ぶ複数個の発光素子からなる複数の発光素子群に分割したときの当該発光素子群ごとに対応して設けられていることを特徴とする請求項５または６に記載の光書込み装置。
【請求項８】
前記各駆動部は、
前記発光部を挟んで両側に位置するそれぞれの領域に分散配置されていることを特徴とする請求項１〜７のいずれか１項に記載の光書込み装置。
【請求項９】
前記発光素子列ごとに、当該発光素子列に属する複数個の発光素子が主走査方向またはこれに所定角度傾斜した方向に沿って配列されていることを特徴とする請求項１〜８のいずれか１項に記載の光書込み装置。
【請求項１０】
前記複数個の発光素子が前記所定角度傾斜した方向に沿って配列されている場合に、
当該複数個の発光素子の個数をＭ、当該複数個の発光素子のうち、副走査方向の最上流に位置する基準の発光素子を起点に他の各発光素子にその並び順の番号を付したときのその番号をｋ（１≦ｋ≦Ｍ）、一回の主走査期間において感光体の表面が副走査方向に移動する距離をＤｙとしたとき、
前記基準の発光素子に対する他の各発光素子（２≦ｋ≦Ｍ）の配置位置の副走査方向のずれ量ΔＹｋが、前記Ｄｙに（ｋ−１）を乗算したものを前記Ｍで除した値で表されることを特徴とする請求項９に記載の光書込み装置。
【請求項１１】
副走査方向に隣り合う、上流側の第１発光素子列と下流側の第２発光素子列のうち、前記第２発光素子列に対応する信号出力部は、前記第１発光素子列に対応する信号出力部に対して、前記第１発光素子列と第２発光素子列との副走査方向の間隔に相当する時間だけ遅延させて前記第２発光素子列に属する各発光素子の輝度信号を出力することを特徴とする請求項１〜１０のいずれか１項に記載の光書込み装置。
【請求項１２】
前記発光素子は、有機ＬＥＤであることを特徴とする請求項１〜１１のいずれか１項に記載の光書込み装置。
【請求項１３】
光書込部からの光ビームにより感光体に画像を書込む画像形成装置であって、
前記光書込部として、請求項１〜１２のいずれか１項に記載の光書込み装置を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、感光体に光書込みを行う光書込み装置およびこれを備える画像形成装置に関する。
【背景技術】
【０００２】
プリンターなどの画像形成装置は、微小の発光素子をライン状に並べて各発光素子から発せられた光ビームにより感光体に画像を書込む光書込み部を用いるものがある。
この光書込み部の例として特許文献１には、主走査方向に一列に並んだ複数個の発光素子と、それぞれの発光素子に対し、その発光素子への駆動電流の供給と遮断を切り換えるスイッチ素子を備え、それぞれのスイッチ素子をクロックパルス信号により順次オンしていくことにより、各発光素子をその並び順に発光させる構成が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−２１６４４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光書込み部は、形成画像の主走査方向の高解像化に対応するために主走査方向に隣り合う各発光素子の間隔をできるだけ小さくする構成がとられるが、上記のように各発光素子を主走査方向に一列に並べる構成ではその間隔を小さくするのにも限界がある。
そこで、図１６に示すように複数個の発光素子９０を４列９１１〜９１４に分けて主走査方向に沿って千鳥状に配置する構成が提案されている。以下、各発光素子９０を区別する必要があるときには、千鳥配置の並び順に９０−１，２，３・・・Ｎの符号を付し、区別する必要がないときには、発光素子９０という。各発光素子列９１１〜９１４の各発光素子９０からの光ビームにより、矢印Ｊで示す方向に回転する感光体ドラム９２０上に画像の書込みが行われる。
【０００５】
Ｎ個の発光素子９０を千鳥配置する構成をとれば、主走査方向の単位長さ当たりに配置される発光素子９０の数を従来の一列の構成よりも多くすることができる。
従って、各発光素子９０から発せられた光ビームの、感光体ドラム９２０上での各ビームスポット９２１の主走査方向のピッチ間隔を従来の構成より小さくすること、つまり主走査方向の解像度を高めることができる。
【０００６】
この千鳥配置の構成では、各発光素子列９１１〜９１４の配置位置が副走査方向にずれている。このため、原稿画像の画像データをそのまま用いて主走査ラインごとに発光素子９０−１〜Ｎを発光させると、本来、原稿画像における１本の主走査ライン上の画像が感光体ドラム９２０上では、各発光素子列９１１〜９１４の配置位置に応じて副走査方向にずれた位置にビームスポット９２２（破線）が照射されてしまい、１本の主走査ライン９３１上に再現できなくなる。これを防止するには、例えば発光素子９０−１に対して発光素子９０−２、発光素子９０−２に対して発光素子９０−３などのように、隣り合う各発光素子９０の副走査方向における配置位置のずれ量Δｄに応じた時間（以下、「Δｔ」という。）だけ、発光時間をずらせば良い。
【０００７】
ところが、発光時間をずらすということは、異なる発光素子列のそれぞれに属する各発光素子９０の発光と消灯を個別に切り換える制御が必要になる。
例えば、発光素子９０−１〜４の組に着目すると、１ページの書込み開始から時間Δｔの経過までの間は、発光素子９０−１を発光させつつ同時に発光素子９０−２〜４を強制的に消灯させなければならない（状態Ａ）。消灯させなければ、原稿画像に本来、存在しない画像が書込まれることになるからである。
【０００８】
書込み開始から時間Δｔが経過すると、発光素子９０−２を発光に切り換え、発光素子９０−３〜４を消灯のまま維持する状態Ｂに遷移させる。さらに時間Δｔが経過すると、発光素子９０−３を発光に切り換え、発光素子９０−４を消灯のまま維持する状態Ｃに遷移させ、さらに時間Δｔが経過すると、発光素子９０−４を発光に切り換える状態Ｄに遷移させる。１ページの書込み終了時も同様に各状態の遷移が必要になる。他の発光素子１−５〜Ｎのそれぞれについても同様である。
【０００９】
状態ＡからＢへの遷移、状態ＢからＣへの遷移など状態の遷移ごとに、強制消灯させる発光素子の数が異なるので、各状態の遷移を実行するには、状態ごとに強制消灯させる発光素子の数を時間順に切り換えつつ、次の状態に遷移するまで現在の状態を維持させるための信号を全ての発光素子のそれぞれに対して出力する必要がある。
このような状態遷移の切換を管理する機能を一つの出力回路に組み込もうとすると、多段の論理ゲートを組み合わせるなどの複雑な構成が必要になる。
【００１０】
仮に、発光素子９０の総数が１６０００個、一つの出力回路が１００個の発光素子を担当する場合、経験的に一つの出力回路に上記の各状態の切換管理に必要な論理ゲートの数が５００になり、全体の回路規模は８万ゲートまで増えてしまう。このように半導体素子に内蔵されるゲート数が多くなるほど半導体素子の大きさが大きくなって、それだけコストも高くなる。このような問題は、画像形成装置に限られず、感光体に光書込みを行う光書込み装置一般に生じ得る。
【００１１】
本発明は、上記の問題点に鑑みてなされたものであって、回路規模をより小さくできる光書込み装置およびこれを備える画像形成装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明に係る光書込み装置は、感光体に光書込みを行う光書込み装置であって、複数個の発光素子が１列に配された発光素子列が複数、副走査方向に間隔をあけ、かつ主走査方向に所定ピッチずらして配された発光部と、前記発光素子ごとに設けられ、当該発光素子を輝度信号に基づき駆動する駆動部と、前記各発光素子列の列数と同数設けられ、前記輝度信号を出力する信号出力部と、を備え、前記発光素子列ごとに異なった信号出力部から当該発光素子列に属する各発光素子の駆動部に対して前記輝度信号が供給されることを特徴とする。
【００１３】
また、前記各駆動部は、当該駆動部に対応する発光素子の輝度信号が書込まれる保持素子と、電源からの電流を前記保持素子に保持された輝度信号の値に応じて制御して前記発光素子に供給する駆動回路と、を備えるとしても良い。
さらに、前記各信号出力部は、主走査期間ごとに、前記各発光素子に対する新たな輝度信号を出力し、前記各駆動部のそれぞれにおいて、主走査期間ごとに、前記新たな輝度信号の値が前記保持素子に書込まれて更新され、前記駆動回路は、前記保持素子に前記値が書込まれてから次の値が書込まれるまでの間に亘って、現に書込まれている値に応じた電流を前記発光素子に供給するとしても良い。
【００１４】
さらに、切換部を備え、前記各信号出力部は、対応する発光素子列に属する各発光素子の輝度信号のそれぞれを順番に当該信号出力部から延出された信号線に出力し、前記各駆動部は、当該駆動部に対応する発光素子が属する発光素子列に対応する信号線と当該発光素子に対応する保持素子との間の接続と遮断を切り換えるスイッチ素子を備え、前記切換部は、前記信号出力部ごとに、当該信号出力部に対応する発光素子列に属する各発光素子の輝度信号が前記信号線に順番に出力される度に、前記各発光素子に対応する駆動部に設けられたスイッチ素子のそれぞれのうち、当該出力された輝度信号が書込まれるべき保持素子に対応するスイッチ素子を接続状態に切り換えると共に他の全てのスイッチ素子を遮断状態に切り換える切換制御を実行するとしても良い。
【００１５】
ここで、前記切換部は、前記発光素子列ごとに、当該発光素子列に属する各発光素子に対応する各スイッチ素子を前記信号出力部から出力される輝度信号の順番に応じて一つずつ接続状態に切り換えるための指示信号を前記各スイッチ素子に順番に出力する一つ以上のシフトレジスターを備えるとしても良い。
さらに、前記複数の発光素子列のうち第１と第２の発光素子列に対して一つのシフトレジスターが兼用するように設けられ、前記一つのシフトレジスターから順番に出力される指示信号のそれぞれが、前記第１の発光素子列に属する各発光素子の駆動部に設けられたスイッチ素子のそれぞれに順番に入力されるとともに、これに並行して前記指示信号のそれぞれが前記第２の発光素子列に属する各発光素子の駆動部に設けられたスイッチ素子のそれぞれにも順番に入力されるとしても良い。
【００１６】
また、前記シフトレジスターは、前記各発光素子列において、当該発光素子列に属する各発光素子を配列方向に並ぶ複数個の発光素子からなる複数の発光素子群に分割したときの当該発光素子群ごとに対応して設けられているとしても良い。
さらに、前記各駆動部は、前記発光部を挟んで両側に位置するそれぞれの領域に分散配置されているとしても良い。
【００１７】
また、前記発光素子列ごとに、当該発光素子列に属する複数個の発光素子が主走査方向またはこれに所定角度傾斜した方向に沿って配列されているとしても良い。
ここで、前記複数個の発光素子が前記所定角度傾斜した方向に沿って配列されている場合に、当該複数個の発光素子の個数をＭ、当該複数個の発光素子のうち、副走査方向の最上流に位置する基準の発光素子を起点に他の各発光素子にその並び順の番号を付したときのその番号をｋ（１≦ｋ≦Ｍ）、一回の主走査期間において感光体の表面が副走査方向に移動する距離をＤｙとしたとき、前記基準の発光素子に対する他の各発光素子（２≦ｋ≦Ｍ）の配置位置の副走査方向のずれ量ΔＹｋが、前記Ｄｙに（ｋ−１）を乗算したものを前記Ｍで除した値で表されるとしても良い。
【００１８】
また、副走査方向に隣り合う、上流側の第１発光素子列と下流側の第２発光素子列のうち、前記第２発光素子列に対応する信号出力部は、前記第１発光素子列に対応する信号出力部に対して、前記第１発光素子列と第２発光素子列との副走査方向の間隔に相当する時間だけ遅延させて前記第２発光素子列に属する各発光素子の輝度信号を出力するとしても良い。
【００１９】
さらに、前記発光素子は、有機ＬＥＤであるとしても良い。
本発明は、光書込部からの光ビームにより感光体に画像を書込む画像形成装置であって、前記光書込部として上記の光書込み装置を備えることを特徴とする。
【発明の効果】
【００２０】
上記の構成をとれば、各信号出力部は、対応する発光素子列に属する各発光素子の駆動部にのみ輝度信号を供給すれば良く、上記のように各発光素子列のそれぞれに属する各発光素子の発光と消灯のタイミングを異なる複数の状態のそれぞれごとに切換管理する必要がないので、複雑な回路が不要になって回路規模の縮小を実現できる。
【図面の簡単な説明】
【００２１】
【図１】実施の形態１に係るプリンターの構成を示す図である。
【図２】プリンターの露光部におけるプリントヘッドの概略構成を示す図である。
【図３】プリントヘッド内のＯＬＥＤパネルの概略平面図および断面図である。
【図４】各発光素子のＴＦＴ基板上における配置を説明するための平面図である。
【図５】発光素子と駆動回路とＳ／Ｈ（サンプル／ホールド）回路とソースＩＣとの関係を模式的に示す図である。
【図６】発光ブロックとＤＡＣとの関係を示す図である。
【図７】図６に示す発光ブロックの一部分の回路を示す図である。
【図８】千鳥１段目に属する各発光素子の発光制御のタイミングチャートを示す図である。
【図９】原稿画像の元画像データの構成例を示す模式図である。
【図１０】プリント用画像データの構成例を示す模式図である。
【図１１】千鳥１〜４段目の各段における１ページ当たりの光ビームの書込状態を説明するためのタイミングチャートである。
【図１２】比較例の方法を用いる場合のプリント用画像データの構成例を示す模式図である。
【図１３】Ｓｔａｔｅ１〜８までの各Ｓｔａｔｅの内容を表形式にして表したものである。
【図１４】実施の形態２に係る発光部の各発光素子の配置の例を示す図である。
【図１５】（ａ）は、主走査方向に平行な直線画像を示す図であり、（ｂ）は、発光素子列を主走査方向に平行配置した構成において、主走査方向に平行な直線画像の画像データに基づき書込みを実行した場合のプリント結果の例を示す図である。
【図１６】複数個の発光素子を主走査方向に沿って千鳥状に配置した構成例を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明に係る光書込み装置および画像形成装置の実施の形態を、タンデム型カラープリンター（以下、単に「プリンター」という。）を例にして説明する。
〔実施の形態１〕
＜プリンターの全体構成＞
図１は、本実施の形態に係るプリンター５５の全体構成を示す概略図である。
【００２３】
同図に示すようにプリンター５５は、電子写真方式により画像を形成するものであり、画像プロセス部１０と、中間転写部２０と、給送部３０と、定着部４０と、制御部５０を備え、ネットワーク（例えばＬＡＮ）を介して外部の端末装置（不図示）からのジョブの実行要求に基づき、カラーの画像形成（プリント）を実行する。
画像プロセス部１０は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）およびブラック（Ｋ）の現像色に対応した作像部１０Ｙ、１０Ｍ、１０Ｃ、１０Ｋを有する。
【００２４】
作像部１０Ｙは、像担持体としての感光体ドラム１１と、その周囲に配された帯電部１２、露光部１３、現像部１４、クリーナ１５などを備えている。
帯電部１２は、矢印Ａで示す方向に回転する感光体ドラム１１の周面を帯電させる。
露光部（光書込部）１３は、帯電された感光体ドラム１１を光ビームＬにより露光して、感光体ドラム１１上に静電潜像を形成する。また、露光部１３には、電流駆動型の有機ＥＬ素子（ＯＬＥＤ）が複数個、感光体ドラム１１の回転軸方向（以下、「主走査方向」という。）に沿って千鳥状に並ぶように基板上に配列されたプリントヘッドが含まれる。以下、ＯＬＥＤを発光素子という。プリントヘッドの構成については、後述する。
【００２５】
現像部１４は、感光体ドラム１１上の静電潜像をＹ色のトナーで現像する。これにより感光体ドラム１１上にＹ色のトナー像が作像され、作像されたＹ色トナー像は、中間転写部２０の中間転写ベルト２１上に一次転写される。クリーナ１５は、感光体ドラム１１上における、一次転写後の残留トナーを清掃する。他の作像部１０Ｍ〜１０Ｋについても作像部１０Ｙと同様の構成であり、同図では符号が省略されている。
【００２６】
中間転写部２０は、駆動ローラー２４と従動ローラー２５に張架されて矢印方向に循環走行される中間転写ベルト２１と、中間転写ベルト２１を挟んで各作像部１０Ｙ〜１０Ｋの感光体ドラム１１と対向配置される一次転写ローラー２２と、中間転写ベルト２１を介して駆動ローラー２４と対向配置される二次転写ローラー２３を備える。
給送部３０は、シート、ここでは用紙Ｓを収容するカセット３１と、カセット３１から用紙Ｓを１枚ずつ搬送路３９に繰り出す繰り出しローラー３２と、繰り出された用紙Ｓを搬送する搬送ローラー３３、３４を備える。
【００２７】
定着部４０は、定着ローラー４１とこれに圧接される加圧ローラー４２を有する。
制御部５０は、画像プロセス部１０〜定着部４０の動作を統括的に制御し、円滑なジョブを実行させる。ジョブ実行の際には、制御部５０により次の動作が実行される。
すなわち、受け付けたジョブに含まれるプリント用の画像データに基づき、作像部１０Ｙ〜１０Ｋの露光部１３に配された複数個の発光素子のそれぞれごとにその輝度（発光量）を示すデジタルの輝度信号が制御部５０の輝度信号出力部５１（図３）で生成される。このデジタルの輝度信号は、露光部１３に送られる。
【００２８】
露光部１３では、受信したデジタルの輝度信号をアナログ電圧の輝度信号に変換し、変換後の輝度信号に基づく光量の光ビームＬを各発光素子から出射させる。
作像部１０Ｙ〜１０Ｋごとに、露光部１３の各発光素子から発せられた光ビームＬにより、帯電後の感光体ドラム１１上に静電潜像が形成され、その静電潜像は、トナーにより現像されてトナー像が形成され、そのトナー像は、一次転写ローラー２２の静電作用により中間転写ベルト２１上に一次転写される。
【００２９】
作像部１０Ｙ〜１０Ｋによる各色の作像動作は、各色のトナー像が、走行する中間転写ベルト２１の同じ位置に重ね合わせて転写されるように上流側から下流側に向けてタイミングをずらして実行される。
この作像タイミングに合わせて、給送部３０からは、カセット３１から用紙Ｓが二次転写ローラー２３に向けて搬送されて来ており、二次転写ローラー２３と中間転写ベルト２１の間を用紙Ｓが通過する際に、中間転写ベルト２１上に多重転写された各色トナー像が二次転写ローラー２３の静電作用により用紙Ｓに一括して二次転写される。
【００３０】
各色トナー像が二次転写された後の用紙Ｓは、定着部４０まで搬送され、定着部４０の定着ローラー４１と加圧ローラー４２との間を通過する際に加熱、加圧されることにより、用紙Ｓ上のトナーがその用紙Ｓに融着して定着される。定着部４０を通過した用紙Ｓは、排紙ローラー３５によって排紙トレイ３６上に排出される。
＜プリントヘッドの構成＞
図２は、露光部１３に含まれるプリントヘッド６０の概略構成を示す図である。
【００３１】
同図に示すようにプリントヘッド６０は、ＯＬＥＤパネル６１と、ロッドレンズアレイ６２と、これらを収容する筐体６３を備える。
ＯＬＥＤパネル６１は、主走査方向に沿って千鳥状に配置された複数個の発光素子からなる発光部１００を有し、各発光素子は、個別に光ビームＬを出射する。
ロッドレンズアレイ６２は、発光部１００と感光体ドラム１１との間に配置され、各発光素子から発せられた光ビームＬのそれぞれを別々に感光体ドラム１１上に集光させる。
【００３２】
＜ＯＬＥＤパネルの構成＞
図３は、ＯＬＥＤパネル６１の概略平面図であり、Ａ−Ａ´線における断面図とＣ−Ｃ´線における断面図も合わせて示されている。
同図に示すようにＯＬＥＤパネル６１は、ＴＦＴ（thin film transistor）基板７１と、封止板７２と、ソースＩＣ７３を備える。
【００３３】
ＴＦＴ基板７１には、発光部１００とともに、発光部１００に含まれる各発光素子に対応して後述の駆動回路と保持素子とスイッチなどが設けられており、これらが同一のＴＦＴ基板７１上に形成される回路構成になっている。各発光素子から発せられた光ビームＬは、ＴＦＴ基板７１を透過して、ＴＦＴ基板７１の、発光部１００の配置側とは反対側の面７１ａから出射される。
【００３４】
封止板７２は、ＴＦＴ基板７１上における発光部１００の配置領域を外気に触れないように封止するものである。
ソースＩＣ７３は、ＴＦＴ基板７１上の、封止板７２の配置領域以外の領域に実装されており、制御部５０の輝度信号出力部５１から出力されるデジタルの輝度信号を、各発光素子にその発光量を指示するアナログ電圧の輝度信号に変換するデジタル／アナログ変換器（以下、「ＤＡＣ」という。）や後述のシフトレジスターを含んでいる。
【００３５】
＜発光部１００の構成＞
図４は、発光部１００を構成する各発光素子１のＴＦＴ基板７１上における配置を説明するための平面図である。
同図に示すように発光部１００は、複数個の発光素子１ａが主走査方向に沿ってライン状に配列された発光素子列８ａと、複数個の発光素子１ｂが主走査方向に沿ってライン状に配列された発光素子列８ｂと、複数個の発光素子１ｃが主走査方向に沿ってライン状に配列された発光素子列８ｃと、複数個の発光素子１ｄが主走査方向に沿ってライン状に配列された発光素子列８ｄが副走査方向に並べられてなる。
【００３６】
発光素子１ａ，１ｂ，１ｃ，１ｄのそれぞれは、相互に主走査方向の配置位置が異なっており、平面視で主走査方向に沿って千鳥状に配列される構成になっている。
以下、発光素子１ａ〜１ｄのそれぞれを特に区別する必要がないときは、発光素子１という。また、各発光素子１を主走査方向に沿った並び順に一つずつ区別する場合には、同図に示す連番を用いて、例えば発光素子１−１，１−２，１−３・・・１−１５９９９，１−１６０００という。さらに、発光素子列８ａを千鳥１段目、発光素子列８ｂを千鳥２段目、発光素子列８ｃを千鳥３段目、発光素子列８ｄを千鳥４段目という場合がある。
【００３７】
各発光素子１は、その形状、大きさ、材料などが同じであり、同じ特性を有するものから形成される。例えば、主走査方向の解像度を１２００ｄｐｉ（dots per inch）（２１μｍピッチ）、副走査方向の解像度を２４００ｄｐｉ（１０．６μｍピッチ）としたとき、各発光素子１は、平面視で径が６０μｍの大きさのものが用いられる。主走査方向の解像度の大きさに応じて、発光素子１−１と１−２、発光素子１−２と１−３、発光素子１−３と１−４のそれぞれの主走査方向のピッチが２１μｍになる。
【００３８】
発光素子１−１，１−２の副走査方向のピッチは、一定速度で回転している感光体ドラム１１の周面が８Ｈ期間に移動する移動量に相当する距離に設定されている。この８Ｈ期間とは、感光体ドラム１１の周面が副走査方向の解像度に相当する１０．６μｍ移動するのに要する時間１Ｈを８倍した値であり、上記の時間Δｔに相当する。この時間１Ｈは、後述の一回の主走査期間に相当する。発光素子１−２，１−３間、および発光素子１−３，１−４間の副走査方向のピッチも同じ８Ｈ期間に相当する距離に設定されている。
【００３９】
発光素子１−１〜４の発光素子群を一つの組としたとき、これと同じ位置関係を有する組（発光素子１−５〜８，発光素子１−９〜１２など）が主走査方向に４０００組、並んで配置される構成になっている。千鳥１段目だけを見れば、主走査方向に３００ｄｐｉの解像度で各発光素子１ａが主走査方向に並んで配列されていることになる。他の千鳥２〜４段目のそれぞれについても同じである。
【００４０】
各発光素子１ａ〜１ｄを有する発光部１００は、ＴＦＴ基板７１上において主走査方向に長尺状の領域１ｅに配置されており、領域１ｅを挟んで副走査方向に平行な方向の両側のそれぞれに、発光素子１を駆動するための駆動回路やＳ／Ｈ回路などを含む駆動部が分散して配置される領域２ａ，２ｂが設けられている。なお、これに代えて、発光部１００を挟む両側の一方の側のみに駆動部を配置する構成とすることもできる。
【００４１】
＜発光素子と駆動回路とＳ／Ｈ回路とソースＩＣの関係＞
図５は、千鳥１段目の発光素子１ａと駆動回路２とＳ／Ｈ（サンプル／ホールド）回路３とソースＩＣ７３との関係を模式的に示す図である。
同図に示すように、Ｓ／Ｈ回路３は、スイッチ素子５と保持素子（コンデンサーなど）６が直列接続されてなり、一つのＳ／Ｈ回路３が一つの駆動回路２に対応し、一つの駆動回路２が一つの発光素子１ａに対応する関係になっている。一つの発光素子１に対応して設けられた駆動回路２とスイッチ素子５と保持素子６とを一つの駆動部４という場合がある。
【００４２】
一方、ソースＩＣ７３には、複数個のＤＡＣ７が含まれており、１つのＤＡＣ７は、複数、例えば１００個のＳ／Ｈ回路３、換言すると１００個の発光素子１に対応して設けられている。例えば、１番下のＤＡＣ７は、１００個の発光素子１−１，５，９，１３・・に対する輝度信号ＳＧ１，５，９，１３・・を順次出力する。
１番下のＤＡＣ７に対応する１００個のＳ／Ｈ回路３のスイッチ素子５が全てオフ（非導通）になっている状態で、そのＤＡＣ７から画像データに基づく輝度信号ＳＧ１、ＳＧ５，９・・が時間順に一つずつ出力される場合を想定すると、次のようになる。
【００４３】
すなわち、ＤＡＣ７から輝度信号ＳＧ１が出力されるとそのタイミングと同期して、発光素子１−１に対応するＳ／Ｈ回路３（同図の左端）のスイッチ素子５だけがオフからオン（導通）に切り換わり、輝度信号ＳＧ１がそのＳ／Ｈ回路３の保持素子６に書込まれる（輝度信号のサンプル）。他の全てのＳ／Ｈ回路３におけるスイッチ素子５はオフのままなので、他の保持素子６に輝度信号ＳＧ１が書込まれることはない。
【００４４】
輝度信号ＳＧ１の保持素子６への書込みが終了すると、発光素子１−１に対応するＳ／Ｈ回路３のスイッチ素子５がオフに戻るが、書込まれた電圧が保持素子６に保持（ホールド）された状態が維持される。
その後、次の輝度信号ＳＧ５がＤＡＣ７から出力されるタイミングになると、そのタイミングと同期して、発光素子１−５に対応するＳ／Ｈ回路３（左端から２番目）のスイッチ素子５だけがオフからオンに切り換わり、輝度信号ＳＧ５がその保持素子６に書込まれる。輝度信号ＳＧ５の書込みが終了すると、そのスイッチ素子５がオフに戻るが、書込まれた電圧が保持素子６に保持された状態が維持される。
【００４５】
それぞれのＳ／Ｈ回路３ごとに、輝度信号ＳＧ１，３，５・・の入力タイミングに応じてスイッチ素子５を切り換えてその輝度信号ＳＧの書込み動作が時間順に実行される。この切り換えには、シフトレジスター９ａ，９ｂ（図７）が用いられる。
それぞれの駆動回路２は、電源（不図示）からの電流を、対応する保持素子６に保持されている電圧に応じて制御して、対応する発光素子１ａに供給する。この電流供給により、それぞれの発光素子１ａは、輝度信号ＳＧに基づく発光量で発光する。このように１個のＤＡＣ７を複数、例えば１００個の発光素子１ａで共有していることになる。
【００４６】
なお、画像データには、トナー画像が形成されない非露光領域（原稿の下地部分など）を示すデータも含まれており、この非露光領域に対する輝度信号ＳＧは発光量が０（ゼロ）を示す信号になる。この発光量が０を示す輝度信号の場合、駆動回路２から発光素子１に電流が供給されず、発光素子１ａは消灯したままになる。
一つのＤＡＣ７からの輝度信号ＳＧ１，５，９・・の出力タイミングが、同じ番号の発光素子１−１，５，９・・に対応するＳ／Ｈ回路３のスイッチ素子５のオンタイミングと同期するように予め設定されており、千鳥１段目に属する１００個の発光素子１−１，５，９・・のそれぞれごとに輝度信号ＳＧの書込み、保持、発光が実行される。他のＤＡＣ７についても同じである。千鳥２〜４段目のそれぞれについても千鳥１段目と同様の構成であり、複数個の発光素子１が一つのＤＡＣ７を共有する構成になっている。
【００４７】
発光部１００に属する各発光素子１ａ〜１ｄが発光することにより、感光体ドラム１１が露光される。次に、発光素子１とＤＡＣ７の関係を示す回路ブロックとＴＦＴ基板７１の回路図を順に説明する。
＜回路ブロックについて＞
図６は、千鳥１〜４段目のそれぞれごとに、その段に属する各発光素子１を主走査方向に並ぶ１００個ずつの発光ブロックに区切ったときの各発光ブロックとＤＡＣとの関係を示す図である。各発光ブロックは、００１〜１６０までの１６０個が存在し、一つの発光ブロックには１００個の発光素子１が含まれている。
【００４８】
例えば、発光ブロック００１には、千鳥１段目に属する１００個の発光素子１−１，５，９，１３・・３９７が含まれている。発光ブロック００１に対応する選択ＴＦＴ００１には、発光ブロック００１に属する１００個の発光素子１ａに対応する１００個のスイッチ素子５が含まれている。この選択ＴＦＴ００１に対応して１個のＤＡＣ００１が設けられている。このＤＡＣ００１は、上記のＤＡＣ７と同じものであり、同図では、複数個のＤＡＣ７をそれぞれ区別するために符号００１，００２・・１６０を付して表している。
【００４９】
具体的には、千鳥１段目に対応するＤＡＣは、（４×ｎ−３）番目〔但し、ｎ＝１〜４０までの整数〕のものになり、千鳥２段目に対応するＤＡＣは、（４×ｎ−２）番目のものになり、千鳥３段目に対応するＤＡＣは、（４×ｎ−１）番目のものになり、千鳥４段目に対応するＤＡＣは、（４×ｎ）番目のものになる。ＤＡＣ００１〜１６０は、ＤｒｖＩＣ７ａからなり、ＤｒｖＩＣ７ａは、ソースＩＣ７３に内蔵される。
【００５０】
一つの発光ブロック、すなわち複数個の発光素子が一列に並んでなる一つの発光素子列に対して、輝度信号を出力する一つのＤＡＣが設けられている。換言すると、ＤＡＣは、発光素子列の列数（発光ブロックの個数）と同数設けられており、一つのＤＡＣと一つの発光素子列とが一対一に対応付けされている。
発光ブロック００２には、千鳥２段目に属する１００個の発光素子１−２，６，１０，１４・・３９８が含まれている。発光ブロック００２に対応する選択ＴＦＴ００２には、発光ブロック００２に属する１００個の発光素子１ｂに対応する１００個のスイッチ素子５が含まれている。選択ＴＦＴ００２に対応して１個のＤＡＣ００２が設けられている。
【００５１】
選択ＴＦＴ００１と選択ＴＦＴ００２に対応するＳＲ００１／００２は、選択ＴＦＴ００１と選択ＴＦＴ００２に共通のシフトレジスターのことである。
他の発光ブロック００３〜１６０、選択ＴＦＴ００３〜１６０、ＳＲ００３／００４〜ＳＲ１５９／１６０についても、上記の発光ブロック００１，００２、選択ＴＦＴ００１，００２、ＳＲ００１／００２と同様の関係になっている。
【００５２】
＜ＴＦＴ基板の回路図＞
図７は、図６に示すＴＦＴ基板７１における発光ブロック００１〜００４の一部分の回路を示す図であり、各発光素子１を区別するための符号１〜１２を付して示している。また、駆動回路２、スイッチ素子５、保持素子６については、どの発光素子１に対応するものかを区別するための符号１，５，９・・などを付加しているものがある。なお、各駆動回路２は、形状、大きさ、材料などが同じであり、同じ特性を有しており、このことは各スイッチ素子５と各保持素子６についても同じである。
【００５３】
図７に示すように発光素子１−１のカソード端子は、Ｖｏｌｅｄ電源線９９に接続され、発光素子１−１のアノード端子は、ＦＥＴからなる駆動回路２−１のドレイン端子に接続されている。駆動回路２−１のソース端子は、Ｖｐｗｒ電源線９８ａに接続され、駆動回路２−１のゲート端子は、ＦＥＴからなるスイッチ素子５−１のドレイン端子に接続されている。駆動回路２−１のソース端子とゲート端子間は、保持素子６−１を介して接続されている。駆動回路２−１は、ｐチャンネルとしているが、ｎチャンネルでも良い。
【００５４】
スイッチ素子５−１のソース端子は、ＤＡＣ００１に接続されており、スイッチ素子５−１のゲート端子は、シフトレジスター９ａの１段目の出力段１ｘに接続されている。
シフトレジスター９ａは、１段目から１００段目までの出力段１ｘ〜１００ｘが一つのＩＣに内蔵されてなり、一定周期のｃｌｋ信号の入力に基づいて１段目の出力段１ｘから１００段目の出力段１００ｘまでの各出力段からその並び順に一定時間ＴｓだけずれてＨレベルになるパルス信号φ１，φ５，φ９・・を順番に出力する（図８）。シフトレジスター９ａは、図６に示すＳＲ００１／００２に相当する。
【００５５】
他の発光素子１−５，９・・３９７およびこれらに対応する駆動回路２、スイッチ素子５、保持素子６の回路構成についても、基本的に発光素子１−１と駆動回路２−１、スイッチ素子５−１、保持素子６−１と同じ回路構成であるが、スイッチ素子５−５，５−９・・のゲート端子がシフトレジスター９ａの２段目の出力段２ｘ、３段目の出力段３ｘ・・に接続されている点が異なっている。
【００５６】
ＤＡＣ００１は、千鳥１段目（発光素子列８ａ）に属する発光素子１−１，５，９・・・３９７に対して１本の信号線９７ａに輝度信号ＳＧ１，５，９・・をその番号順に一定時間Ｔｓずつ出力する（図８）。この輝度信号ＳＧ１，５，９・・の出力タイミングと、出力段１ｘ，２ｘ，３ｘ・・・の出力信号φ１，φ５，φ９・・がＨレベルに変化するタイミングとが同じ番号同士で同期するようにそのタイミングが予め設定されている。
【００５７】
これにより、発光素子１−１，５，９・・に対応するスイッチ素子５のそれぞれは、対応する出力信号φ１，φ５，φ９・・がＨレベルに変化したときにだけ、すなわちＨレベルの信号が入力されたときにだけオンになる。このことから順番に出力される出力信号φ１，φ５・・のそれぞれは、対応するスイッチ素子５−１，５・・を順番に接続状態に切り換えるための指示信号といえる。
【００５８】
例えば、出力信号φ１がＨレベルになってスイッチ素子５−１がオンになると、そのオンに同期して入力される輝度信号ＳＧ１の電圧が保持素子６−１に書込まれる（電荷のチャージ）。そして、出力信号φ１がＨレベルからＬレベルに切り換わってスイッチ素子５−１がオフになると、発光素子１−１に対する輝度信号ＳＧ１の書込みが終わり、書込まれた輝度信号ＳＧ１の電圧が保持素子６−１に保持される。
【００５９】
本実施の形態では、発光素子１にＯＬＥＤを用い、駆動回路２やスイッチ素子５をＴＦＴ（ＬＴＰＳまたはアモルファスＳｉ）としており、このＴＦＴは、ＬＥＤを駆動するＧａＡｓまたは単結晶Ｓｉのデバイスと異なり比較的低速である。このため、一つのシフトレジスター９ａに、より多数の例えば数百個のスイッチ素子５を対応付ける構成ではなく、一つのＤＡＣ７に対応する１００個のスイッチ素子５に対応付ける構成をとっている。
【００６０】
換言すると、１００個のスイッチ素子５の組ずつに分けて、一つの組に一つのシフトレジスター９ａを用いる構成をとっており、処理負担の軽減を図りつつ、ＤＡＣ００１から出力される輝度信号ＳＧ１，５，９・・の出力タイミングとスイッチ素子５−１，５，９・・のオンとオフの切換の同期性がより向上されるようにしている。
駆動回路２−１は、電源線Ｖｐｗｒ９８ａからの電流をソース端子とゲート端子間の電圧、すなわち保持素子６−１に保持された電圧に応じた電流に制御して、発光素子１−１に供給する電圧駆動型の回路であり、その制御された電流が発光素子１−１を介してＶｏｌｅｄ電源線９９に流れることにより、発光素子１−１は、輝度信号ＳＧ１の電圧値に応じた光量で発光されることになる。
【００６１】
出力信号φ１がＬレベルに切り換わり、続いてφ５がＨレベルになると、スイッチ素子５−５がオンになり、そのオンに同期して入力される輝度信号ＳＧ５の電圧が保持素子６−５に書込まれる。出力信号φ５がＬレベルに切り換わってスイッチ素子５−５がオフになると、発光素子１−５に対する輝度信号ＳＧ５の書込みが終わり、輝度信号ＳＧ５の電圧が保持素子６−５に保持される。
【００６２】
出力信号φ９以降、出力信号φ３９７（不図示）までのそれぞれが順に一定時間ＴｓだけＨレベルに切り換わっていく場合も上記と同様に輝度信号ＳＧ９・・ＳＧ３９７が保持素子６−９・・６−３９７に順に書込まれていく。
輝度信号ＳＧ１〜ＳＧ３９７の書込みは、一回の主走査期間に亘って実行され、次の主走査期間が開始されると、当該主走査ラインの画像に基づく新たな輝度信号ＳＧ１〜ＳＧ３９７の書込み動作が順次実行される。この書込み動作が１ページの最後の主走査ラインの書込みまでの間に亘って主走査期間単位で繰り返し実行される。
【００６３】
図８は、千鳥１段目に属する発光素子１−１〜３９７の発光制御のタイミングチャートを示す図であり、いわゆるローリング駆動による発光制御方法を示している。なお、同図では、発光素子１−３９７を１−Ｎで表している。
同図に示すように、シフトレジスター９ａからの信号φ１がＨレベルになっている間に同期して輝度信号ＳＧ１が出力されることにより、スイッチ素子５−１だけがオンになり輝度信号ＳＧ１が発光素子１−１に対応する保持素子６−１に書込まれる。この輝度信号ＳＧ１の書込期間が発光素子１−１に対するサンプル期間（チャージ期間）Ｔｓになる。
【００６４】
輝度信号ＳＧ１の出力が終了すると（信号φ１がＨからＬレベルに切り換わると）、スイッチ素子５−１がオフに戻り、続いてシフトレジスター９ａからの信号φ５がＨレベルになっている間に同期して輝度信号ＳＧ５が出力されることにより、スイッチ素子５−５だけがオンになり輝度信号ＳＧ５が発光素子１−５に対応する保持素子６−５に書込まれる。この輝度信号ＳＧ２の書込期間が発光素子１−５に対するサンプル期間Ｔｓになる。
【００６５】
以降、発光素子１−９・・Ｎのそれぞれの保持素子６−９・・Ｎに対して、対応する輝度信号ＳＧ９・・ＳＧＮの書込みが時間順にずれて行われる。発光素子１ごとに、サンプル期間（チャージ）Ｔｓ以外の期間がホールド期間になり、１回のホールド期間は、通常、１回のサンプル期間Ｔｓに対して例えば１００倍程度の長さになっている。発光素子１−１，５，９・・Ｎのそれぞれには、ホールド期間の直前のサンプル期間に書込まれた輝度信号ＳＧ１，５，９・・Ｎの電圧に応じた電流が供給される。
【００６６】
発光素子１−１に対するサンプル期間Ｔｓの開始ｔ１から発光素子１−Ｎに対するサンプル期間Ｔｓの終了ｔ２までの期間が一回の主走査期間（Ｈｓｙｎｃ）になる。この一回の主走査期間は、感光体ドラム１１上において主走査方向に１ライン分の静電潜像を形成するための時間に相当する。一回の主走査期間の開始時期は、予め決められた間隔ごとにレベルが変化する主走査信号のそのレベル変化のタイミングで規定される。
【００６７】
一回の主走査期間（ｔ１〜ｔ２）が終わると、次の主走査期間（ｔ２〜）に移ることが繰り返し実行される。
図７に戻って、千鳥２段目（発光素子列８ｂ）の発光素子１−２，６，１０・・３９８のそれぞれについても、対応する駆動回路２、スイッチ素子５、保持素子６の回路構成は、千鳥１段目の発光素子１−１，５，９・・の回路構成と基本的に同じであるが、スイッチ素子５−２，６，１０・・のソース端子がＤＡＣ００２に接続されている点が異なっている。
【００６８】
ＤＡＣ００２は、千鳥２段目に属する発光素子１−２，６，１０・・３９８に対して信号線９７ｂに輝度信号ＳＧ２，６，１０・・３９８を時間順に出力する。この輝度信号ＳＧ２の出力開始タイミングは、輝度信号ＳＧ１の出力開始タイミングから所定時間８Ｈだけ遅れた時間に予め設定されている（図１１の時点ｔ１１〜ｔ２１）。
また、スイッチ素子５−２，６，１０・・のゲート端子がシフトレジスター９ａの出力段１ｘ，２ｘ，３ｘ・・に接続されている。これにより、出力段１ｘは、スイッチ素子５−１のゲート端子とスイッチ素子５−２のゲート端子の両方に信号φ１を同時に出力することになる。一つの出力段１ｘから出力される信号φ１がスイッチ素子５−１に入力されるとともに、これに並行してスイッチ素子５−２にも入力される。このことは、一つの出力段１ｘを二つのスイッチ素子５−１，２で共有していることを意味する。
【００６９】
上記のように信号φ１がＨレベルになるタイミングと、千鳥１段目に対するＤＡＣ００１からの輝度信号ＳＧ１の出力タイミングとが同期しているので、千鳥２段目に対するＤＡＣ００２からの輝度信号ＳＧ２の出力タイミングも、信号φ１がＨレベルになるタイミングと同期するようにその出力タイミングが予め設定される。
具体的には、輝度信号ＳＧ１の出力タイミングに対して、輝度信号ＳＧ２の出力タイミングが時間１Ｈの整数倍の時間、ここでは時間８Ｈ遅延される。時間１Ｈ単位で１本の主走査ラインが順次書込まれるので、最初（１本目）の主走査ラインの書込み開始から時間８Ｈの遅延時は、８本目の主走査ラインの書込み開始タイミングに相当する。
【００７０】
従って、輝度信号ＳＧ１の出力タイミングに対して時間８Ｈの遅延時には、ＤＡＣ００１からは、８本目の主走査ラインに対する輝度信号ＳＧ１が出力され、これに同期してＤＡＣ００２からは、最初の主走査ラインに対する輝度信号ＳＧ１が出力されるように出力タイミングが設定される。
出力段２ｘについても同様であり、一つの出力段２ｘを二つのスイッチ素子５−５，６で共有している。従って、信号φ５がＨレベルになるタイミングと同期するように、ＤＡＣ００２からの輝度信号ＳＧ６の出力タイミングが予め設定される。つまり、輝度信号ＳＧ１とＳＧ２の関係と同じように、輝度信号ＳＧ５の出力タイミングに対して輝度信号ＳＧ６の出力タイミングが時間８Ｈ遅延される関係にある。他の出力段３ｘ・・についても同様である。
【００７１】
一つの出力段を二つのスイッチ素子で共有する構成により、一つの出力段に一つのスイッチ素子を対応させる構成に比べて、一つのシフトレジスターに設けられる出力段の総数を半分にできコスト低減を図れる。
千鳥２段目に属する発光素子１−２，６，１０・・に対する発光制御のタイミングチャートは、図８に示す千鳥１段目に対する発光制御のタイミングチャートと基本的に同じであるが、上記のように千鳥２段目に対する輝度信号ＳＧ２の出力開始タイミングが千鳥１段目に対する輝度信号ＳＧ１の出力開始タイミングよりも時間８Ｈだけ遅れている点が異なっている。
【００７２】
千鳥３段目に属する発光素子１−３，７，１１・・３９９からなる発光素子列８ｃと、千鳥４段目に属する発光素子１−４，８，１２・・４００からなる発光素子列８ｄとは、発光素子列８ａ，８ｂに対してＶｏｌｅｄ電源線９９を挟んで副走査方向に反対側の領域に配置されている。
千鳥３段目，４段目の回路構成は、千鳥１段目，２段目の回路構成と基本的に同じである。千鳥３段目，４段目に対してシフトレジスター９ｂが配置されている。シフトレジスター９ｂは、図６に示すＳＲ００３／００４に相当する。
【００７３】
千鳥３段目に属する発光素子１−３，７，１１・・に対するスイッチ素子５−３，７，１１・・のゲート端子がシフトレジスター９ｂの１段目の出力段１ｙ，２段目の出力段２ｙ、３段目の出力段３ｙ・・に接続されている。また、千鳥４段目に属する発光素子１−４，８，１２・・に対するスイッチ素子５−４，８，１２・・のゲート端子がシフトレジスター９ｂの出力段１ｙ，２ｙ、３ｙ・・に接続されている。
【００７４】
一つの出力段１ｙが二つのスイッチ素子５−３，４に共有され、一つの出力段２ｙが二つのスイッチ素子５−７，８に共有される。他の出力段３ｙ・・についても同様である。
また、発光素子１−３，７，１１・・に対するスイッチ素子５−３，７，１１・・のソース端子がＤＡＣ００３に接続されており、発光素子１−４，８，１２・・に対するスイッチ素子５−４，８，１２・・のソース端子がＤＡＣ００４に接続されている点も異なっている。
【００７５】
ＤＡＣ００３は、千鳥３段目に属する発光素子１−３，７，１１・・３９９に対して信号線９７ｃに輝度信号ＳＧ３，７，１１・・をその番号順に一定時間Ｔｓずつ出力し、ＤＡＣ００４は、千鳥４段目に属する発光素子１−４，８，１２・・４００に対して信号線９７ｄに輝度信号ＳＧ４，８，１２・・をその番号順に一定時間Ｔｓずつ出力する。このように発光素子列ごとに異なったＤＡＣから当該発光素子列に属する各発光素子１の駆動部４に対して輝度信号が供給される構成になっている。
【００７６】
シフトレジスター９ｂの出力段１ｙ，２ｙ・・は、シフトレジスター９ａの出力段１ｘ，２ｘ・・と同様に、輝度信号ＳＧ３，７，１１・・の出力タイミングに同期して一定時間ＴｓだけＨレベルの信号φを順番に出力するものである。
これにより、発光素子１−３，７，１１・・に対する保持素子６−３，７，１１・・ごとに、同じ番号の輝度信号ＳＧ３，７，１１・・がサンプル期間に書込まれ、書込まれた輝度信号ＳＧの電圧に応じた電流がホールド期間に発光素子１−３，７，１１・・にＶｐｗｒ電源線９８ｂから供給される動作がサンプル期間とホールド期間が交互に繰り返される度に実行される。
【００７７】
同様に、発光素子１−４，８，１２・・に対する保持素子６−４，８，１２・・ごとに、同じ番号の輝度信号ＳＧ４，８，１２・・がサンプル期間に書込まれ、書込まれた輝度信号ＳＧの電圧に応じた電流がホールド期間に発光素子１−４，８，１２・・にＶｐｗｒ電源線９８ｂから供給される動作がサンプル期間とホールド期間が交互に繰り返される度に実行される。
【００７８】
輝度信号ＳＧ３，ＳＧ４の出力開始タイミングは、輝度信号ＳＧ１の出力開始から所定時間１６Ｈ，２４Ｈだけ遅延した時間に予め設定されている（図１１の時点ｔ１１〜ｔ３１，時点ｔ１１〜ｔ４１）。
例えば、輝度信号ＳＧ１の出力タイミングに対して時間１６Ｈの遅延時には、ＤＡＣ００３からは、最初の主走査ラインに対する輝度信号ＳＧ３が出力される。また、輝度信号ＳＧ１の出力タイミングに対して時間２４Ｈの遅延時には、ＤＡＣ００３からは、８本目の主走査ラインに対する輝度信号ＳＧ３が出力され、これに同期してＤＡＣ００４からは、最初の主走査ラインに対する輝度信号ＳＧ４が出力される。他の輝度信号ＳＧ７と８，ＳＧ１１と１２なども輝度信号ＳＧ３と４と同様である。
【００７９】
上記のような構成により、ＤＡＣの回路規模の縮小化を図ることができる。以下、その理由を説明する。
＜回路規模の縮小化を図れる理由について＞
図９は、原稿画像の元画像データの構成例を示す模式図であり、発光素子１−１，２，３・・・に元画像データがどのように割り当てられるかを表形式にして示す図である。なお、同図では、発光素子１の全数が１４０３２個の場合を例にしている。
【００８０】
同図の１番上の行の「各発光素子の主走査方向の配置位置」は、発光素子１−１，２，３・・の主走査方向の並び順を示しており、位置「１」が発光素子１−１に対応し、「２」が発光素子１−２に対応し、「３」が発光素子１−３に対応する。この位置について、同図では、「１」〜「９」までしか示されておらず、「９」から「１４０３２」までの発光素子については省略されている。
【００８１】
同図の左端に示す縦の列の「１Ｈ，２Ｈ，３Ｈ・・１９８４３Ｈ」は、原稿画像を副走査方向に１９８４３本の主走査ラインの部分画像に等分割したときの各主走査ラインに原稿の先端１Ｈから後端１９８４３Ｈまでの順に付した番号を示しており、原稿画像を主走査ライン単位で書込みを行う場合のその書込み順の番号に等しい。この主走査ラインの番号は、主走査期間（時間１Ｈ）の回数を表すものともいえる。
【００８２】
表中の数値５０，４５などは、元画像データに基づく発光素子１−１，２，３・・に対する輝度の値の例を示している。例えば、発光素子１−１，２，３，４について主走査ライン１Ｈに対応する数値は「５０」，「４５」，「６０」，「６５」になっている。
図１０は、図９に示す元画像データを、千鳥１段目〜４段目のそれぞれを発光素子列単位で別々に分割したプリント用画像データの構成例を示す模式図である。
【００８３】
図１０に示すように、千鳥１段目に対する画像データ８１は、千鳥１段目に属する発光素子１−１，５，９・・に対する輝度の値のみが図９に示す元画像データから抽出されたようになっている。他の千鳥２〜４段目のそれぞれに対する画像データ８２，８３，８４についても同様である。
上記の各ＤＡＣ７は、主走査ラインごとに、千鳥１〜４段目に対する画像データ８１〜８４のうち、対応するデータに基づき輝度信号ＳＧを出力する。
【００８４】
例えば、ＤＡＣ００１は、１番目の主走査ライン１Ｈの画像の書込み時には、千鳥１段目に対応する画像データ８１から発光素子１−１，５，９・・に対する主走査ライン１Ｈの輝度の値「５０」，「５１」，「５２」・・を読み出して、読み出した輝度の値を示す輝度信号ＳＧ１，５，９・・を順次出力する。
１番目の主走査ライン１Ｈの書込みが終了して、２番目の主走査ライン２Ｈの書込み時には、主走査ライン２Ｈの輝度の値「５５」，「５６」，「５７」・・を読み出して、読み出した輝度の値を示す輝度信号ＳＧ１，５，９・・を順次出力する。この動作をＤＡＣ００１は、１９８４３Ｈまでの主走査ラインごとに繰り返し実行する。
【００８５】
千鳥１段目に対応する他のＤＡＣ００５，００９・・１５７についても、ＤＡＣ００１と同様に、千鳥１段目に対する画像データ８１に基づき主走査ライン単位で輝度信号ＳＧを出力する。また、千鳥２段目から４段目のそれぞれについても千鳥１段目と同様に、対応する各ＤＡＣ７から、対応する画像データ８２〜８４に基づき主走査ライン単位で輝度信号ＳＧが出力される。
【００８６】
各ＤＡＣ００１，００２・・は、対応する画像データ（８１〜８４のいずれか）を元画像データから読み出すことにより輝度信号ＳＧの出力を実行するが、例えば元画像データから画像データ８１〜８４を生成する生成部（不図示）を設け、生成された画像データ８１〜８４が各ＤＡＣ７に供給される構成とすることもできる。
図１１は、千鳥１〜４段目の各段における１ページ当たりの光ビームＬの書込状態を説明するためのタイミングチャートである。
【００８７】
同図に示すように書込状態には、Ｓｔａｔｅ１と２があり、千鳥１段目について見ると、Ｓｔａｔｅ１，２，１の順に書込状態が遷移している。
ここで、Ｓｔａｔｅ１とは、プリント用画像データが存在しない状態、具体的には千鳥１段目に対応する全てのＤＡＣ００１，００５・・から千鳥１段目に属する全ての発光素子１−１，５，９・・を強制消灯させるための信号（消灯信号）が輝度信号ＳＧに代えて出力される状態をいう。このことからＳｔａｔｅ１は、非書込み状態といえる。
【００８８】
一方、Ｓｔａｔｅ２は、プリント用画像データが存在する状態、具体的にはプリント用画像データに基づき主走査ライン１Ｈ〜１９８４３Ｈの書込み動作の実行中の状態を示している。同図では、時点ｔ１１〜ｔ１２までの間に亘って、千鳥１段目に対応するＤＡＣ００１，００５・・のそれぞれごとに、当該ＤＡＣに対応する各発光素子１を千鳥１段目に対する画像データ８１に基づく輝度で発光させるための輝度信号ＳＧが順次出力され、千鳥１段目に属する全ての発光素子１−１，５，９・・が個別に発光制御される。時点ｔ１１を挟んでこれよりも前の期間がプリント開始前、時点ｔ１１以降、時点ｔ１２までの間がプリント実行期間になる。
【００８９】
千鳥１段目の各発光素子１による１ページ当たりの書込みが終了すると（時点ｔ１２）、Ｓｔａｔｅ１に戻り、ＤＡＣ００１，００５・・による消灯信号の出力が再開される。
次に千鳥２段目について見ると、書込状態がＳｔａｔｅ１，２，１の順に遷移しており、この点で千鳥１段目と同じであるが、千鳥２段目では、千鳥１段目に対してＳｔａｔｅ２の開始タイミングが千鳥１段目のＳｔａｔｅ２の開始タイミング（時点ｔ１１）よりも時間８Ｈだけ遅い時点ｔ２１になっている。
【００９０】
この時間８Ｈの遅延により、感光体ドラム１１上において、千鳥１段目に属する各発光素子１により書込まれる画像と千鳥２段目に属する各発光素子１により書込まれる画像とが同一の主走査ライン上に形成されるようになる。
千鳥２段目がＳｔａｔｅ１のとき、つまりプリント開始前、および千鳥１段目の書込み開始時（時点ｔ１１）から予め決められた遅延時間８Ｈに至る時点ｔ２１までの間、千鳥２段目に属する全ての発光素子１−２，６，１０・・を強制消灯させるための消灯信号が千鳥２段目に対応する全てのＤＡＣ００２，００６・・から出力される。
【００９１】
そして、Ｓｔａｔｅ２に遷移すると、つまり時点ｔ２１に至ると、千鳥２段目に対応する全てのＤＡＣ００２，００６・・から、千鳥２段目に対する画像データ８２に基づく輝度信号ＳＧの出力が開始される。
Ｓｔａｔｅ２は、時点ｔ２２（時点ｔ１２から時間８Ｈ経過時に相当）まで継続され、このＳｔａｔｅ２のときに画像データ８２に基づき主走査ライン１Ｈ〜１９８４３Ｈの書込み動作が実行され、時点ｔ２２に至るとＳｔａｔｅ１に戻る。
【００９２】
千鳥３段目、４段目についても、上記千鳥１段目、２段目と同様に書込状態がＳｔａｔｅ１，２，１の順に遷移している。そして、千鳥３，４段目では、千鳥１段目に対してＳｔａｔｅ２の開始タイミングが千鳥１段目のＳｔａｔｅ２の開始タイミング（時点ｔ１１）よりも時間１６Ｈ，２４Ｈだけ遅い時点ｔ３１，ｔ４１になっている。
上記のように千鳥１段目〜４段目のうち隣り合う同士の各段の副走査方向の配置位置のずれ量が時間８Ｈ間隔に相当するので、千鳥１段目を基準にしたとき、千鳥１段目に対する千鳥２段目のＳｔａｔｅ２の開始タイミングの遅延時間が８Ｈになり、千鳥３段目のＳｔａｔｅ２の開始タイミングの遅延時間が１６Ｈになり、千鳥４段目のＳｔａｔｅ２の開始タイミングの遅延時間が２４Ｈになるからである。
【００９３】
千鳥３段目のＳｔａｔｅ２は、時点ｔ３２（時点ｔ１２から時間１６Ｈ経過時に相当）まで継続され、このＳｔａｔｅ２のときに画像データ８３に基づき主走査ライン１Ｈ〜１９８４３Ｈの書込み動作が実行され、時点ｔ３２に至るとＳｔａｔｅ１に戻る。
同様に、千鳥４段目のＳｔａｔｅ２は、時点ｔ４２（時点ｔ１２から時間２４Ｈ経過時に相当）まで継続され、このＳｔａｔｅ２のときに画像データ８４に基づき主走査ライン１Ｈ〜１９８４３Ｈの書込み動作が実行され、時点ｔ４２に至るとＳｔａｔｅ１に戻る。
【００９４】
千鳥１段目に対する千鳥２〜４段目の各段の発光開始タイミングの遅延は、千鳥２〜４段目に対応する各ＤＡＣに、予め決められた時間（８Ｈ，１６Ｈ，２４Ｈ）だけ輝度信号ＳＧの出力開始タイミングを遅延させる遅延回路が設けられることにより実行される。
換言すると、副走査方向に隣り合う、上流側の段（第１発光素子列）と下流側の段（第２発光素子列）のうち、下流側の段に対応するＤＡＣが、上流側の段に対応するＤＡＣに対して、その上流側の段と下流側の段との副走査方向の間隔に相当する時間（８Ｈ）だけ遅延させて、下流側の段に属する各発光素子の輝度信号を出力する構成になっている。
【００９５】
これにより、元原稿における１本の走査ラインの画像が、回転する感光体ドラム１１上において同一の走査ライン上に再現される。主走査期間ごとに主走査方向に沿った１ライン分の静電潜像が感光体ドラム１１上に形成され、感光体ドラム１１の回転方向（副走査方向）に１ページ分の画像に相当する静電潜像が形成される。
このように千鳥１段目〜４段目の段ごとに、その段に属する各発光素子１の発光を制御するので、各段において書込状態がＳｔａｔｅ１と２しか存在しない。つまり、千鳥１段目〜４段目までの各段において、対応するＤＡＣ７の一つずつは、Ｓｔａｔｅ１と２の２段階の切換管理を行えば良い。
【００９６】
これに対し、千鳥１段目〜４段目の段ごとの制御に代えて、一つのＤＡＣが発光素子１−１，２，３・・を千鳥配置の並び順、つまり番号順に一つずつ発光制御していく方法（従来相当：比較例）では、一つのＤＡＣが８段階のＳｔａｔｅを切換管理しなければならなくなり、回路規模が複雑になる。このことを図１２、図１３を用いて説明する。
図１２は、比較例の方法を用いる場合のプリント用画像データの構成例を示す模式図であり、図９と同様に発光素子１の全数が１４０３２個の場合を例にしている。なお、一つのＤＡＣが担当する発光素子の数は１００個であるので、複数個のＤＡＣがそれぞれ別の１００個の発光素子を制御することになる。
【００９７】
図１２に示すように、例えば千鳥２段目の発光素子１−２に対する主走査ライン１Ｈ〜８Ｈまでの間、千鳥３段目の発光素子１−３に対する主走査ライン１Ｈ〜１６Ｈまでの間、千鳥４段目の発光素子１−４に対する主走査ライン１Ｈ〜２４Ｈまでの間などが網点で示されているが、この網点で示されている部分が画像データの存在しない領域になる。発光素子１−５以降についても同様である。
【００９８】
画像データが存在しない領域に対しては、上記同様に消灯信号の出力が必要になるので、消灯信号の出力期間だけ、千鳥１段目に対して千鳥２，３，４段目の各書込み開始タイミングが時間８Ｈ，１６Ｈ，２４Ｈだけ遅延される。
このことは、図１１に示す実施の形態と同じであるが、比較例では、一つのＤＡＣが発光素子１−１，２・・１００のそれぞれの消灯信号と輝度信号を切り換えて出力しなければならない。
【００９９】
例えば、主走査ライン１Ｈ〜８Ｈの間には、主走査ライン単位で、千鳥１段目に属する発光素子１，５，９・・に対して輝度信号ＳＧが出力され、千鳥２段目〜４段目に属する各発光素子２〜４，６〜８・・・に対して個別に消灯信号が出力される。この状態をここでは、Ｓｔａｔｅ２（上記の状態Ａに相当）という。
主走査ライン９Ｈ〜１６Ｈの間には、主走査ライン単位で、千鳥１段目と２段目に属する発光素子１，２，５，６，９，１０・・に対して輝度信号ＳＧが出力され、千鳥３段目と４段目に属する各発光素子３，４，７，８・・・に対して個別に消灯信号が出力される。この状態をＳｔａｔｅ３（上記の状態Ｂに相当）という。
【０１００】
そして、主走査ライン１７Ｈ〜２４Ｈの間には、主走査ライン単位で、千鳥１段目〜３段目に属する発光素子１〜３，５〜７・・に対して輝度信号ＳＧが出力され、千鳥４段目に属する各発光素子４，８・・・に対して個別に消灯信号が出力される。この状態をＳｔａｔｅ４（上記の状態Ｃに相当）という。
主走査ライン２５Ｈ〜１９８４３Ｈの間には、主走査ライン単位で、千鳥１段目〜４段目に属する全ての発光素子１〜１９８４３に対して輝度信号ＳＧが出力される。この状態をＳｔａｔｅ５（上記の状態Ｄに相当）という。
【０１０１】
主走査ライン１９８４４Ｈ〜１９８５１Ｈでは、主走査ライン単位で、千鳥１段目に属する各発光素子１，５・・・に対して個別に消灯信号が出力され、千鳥２段目〜４段目に属する各発光素子２〜４，６〜８・・・に対して輝度信号ＳＧが出力される。この状態をＳｔａｔｅ６という。
主走査ライン１９８５２Ｈ〜１９８５９Ｈでは、主走査ライン単位で、主走査ライン単位で、千鳥１段目と２段目に属する発光素子１，２，５，６，９，１０・・に対して個別に消灯信号が出力され、千鳥３段目と４段目に属する各発光素子３，４，７，８・・・に対して輝度信号ＳＧが出力される。この状態をＳｔａｔｅ７という。
【０１０２】
そして、主走査ライン１９８６０Ｈ〜１９８６７Ｈでは、主走査ライン単位で、千鳥１段目〜３段目に属する発光素子１〜３，５〜７・・に対しては個別に消灯信号が出力され、千鳥４段目に属する各発光素子４，８・・・に対して輝度信号ＳＧが出力される。この状態をＳｔａｔｅ８という。
図１３は、Ｓｔａｔｅ１〜８までの各Ｓｔａｔｅの内容を表形式にして表したものであり、一つのＤＡＣは、１００個の発光素子に対して、主走査ライン単位でＳｔａｔｅ１〜８までを切換管理しなければならない。
【０１０３】
Ｓｔａｔｅ２〜４では、消灯させるべき発光素子の個数がＳｔａｔｅごとに少なくなるが、Ｓｔａｔｅ６〜８では、逆にＳｔａｔｅごとに多くなっている。このような各Ｓｔａｔｅ単位で強制消灯すべき数が異なる全ての発光素子のそれぞれに対して消灯と発光を切り換える動作と次のＳｔａｔｅに切り換わるまでの間には現在のＳｔａｔｅにおける消灯状態を維持する動作の両方を管理するための回路を一つのＤＡＣに組み込む必要がある。
【０１０４】
この回路構成は、上記の「発明が解決しようとする課題」の項で説明したように、本発明者らの経験則から全体の回路規模が例えば８万ゲート程度になってしまう。８万ゲートの回路規模とは、半導体プロセスの方法にもよるが、大体２ｍｍ2程度の領域を要する。
本実施の形態で用いられるようなＯＬＥＤパネル６１に組み込まれるソースＩＣ７３は、コストの関係から大体６〜８ｍｍ2程度に抑えることが要求されている現状からすると、ＤｒｖＩｃ７ａだけで２ｍｍ2程度の領域を占有してしまうことは、目標のサイズの実現が難しく、それだけコストも高くなることを意味する。
【０１０５】
これに対し、本実施の形態の構成によれば、上記のように一つのＤＡＣ７は、二つのＳｔａｔ１と２を切り換えるだけで済み、Ｓｔａｔｅ数が比較例の４分の１になるので、全体の回路規模を２万ゲート程度に抑えることが可能になる。
２万ゲートの回路規模とは、経験的に大体０．５ｍｍ2程度の領域になるので、比較例の２ｍｍ2程度の領域に比べてサイズを大幅に低減でき、目標のサイズの実現が可能になり、大幅なコストダウンが可能になることが判る。
【０１０６】
以上説明したように本実施の形態では、発光ブロック００１〜１６０のそれぞれごとに、複数個、上記では１００個の発光素子１が主走査方向に並んでなる発光素子列が副走査方向に間隔をあけて複数列、上記では４列、設けられている発光部１００において、当該複数の発光素子列の列数と同数のＤＡＣ７、例えば４列に対して４個のＤＡＣ００１〜００４を設け、発光素子列ごとに異なるＤＡＣから当該発光素子列に属する各発光素子１に対して輝度信号ＳＧが供給される構成とした。
【０１０７】
このことは、一つのＤＡＣ７が一つの発光素子列に対してのみ輝度信号ＳＧを出力する構成であることに等しい。一つの発光素子列に対してのみ輝度信号ＳＧを出力するということは、他の発光素子列に対して消灯信号を出力する必要がないことを意味する。
他の発光素子列に対して消灯信号を出力する必要がないということは、比較例のように一つのＤＡＣが複数の異なる発光素子列のそれぞれに属する各発光素子をＳｔａｔｅ２〜８のそれぞれに順番に切り換えていく処理が不要になり、それだけ回路構成を簡素化でき、全体の回路規模の縮小化を実現できる。
【０１０８】
〔実施の形態２〕
上記実施の形態１では、複数個の発光素子１を主走査方向に沿って配列した発光素子列を複数列、副走査方向に並べた構成例を説明したが、本実施の形態２では、複数個の発光素子１を主走査方向に対して所定角度傾いた方向に沿って配列した発光素子列を複数列、副走査方向に並べた構成としており、この点で実施の形態１と異なっている。以下、説明の重複を避けるため、実施の形態１と同じ内容についてはその説明を省略し、同じ構成要素については、同符号を付すものとする。
【０１０９】
図１４は、実施の形態２に係る発光部２００の各発光素子１の配置の例を示す図である。同図に示す発光ブロック００１〜１６０は、図６に示す発光ブロック００１〜１６０に相当し、一つの発光ブロックに１００個の発光素子１が属する構成になっている。
発光ブロック００１を見ると、１００個の発光素子１−１，５，９・・３９７からなる発光素子列８ｅが主走査方向に対して所定角度θだけ副走査方向に傾いた方向に配置されている。この所定角度θは、隣り合う二つの発光素子（例えば、１−１と１−５，１−５と１−９など）の副走査方向のずれ量を、感光体ドラム１１の表面が時間１Ｈに移動する距離で表したときの１００分の１Ｈ（＝１Ｈ／１００）に相当する大きさであり、全ての発光ブロックについて同じ所定角度θが適用されている。
【０１１０】
このように発光素子列の傾斜配置の構成をとるのは、原稿画像における１本の主走査ラインの直線画像の、感光体ドラム１１上での直線の再現性をより向上させるためである。
すなわち、実施の形態１のように発光素子列８ｅを主走査方向に平行配置するとした場合、発光素子１−１，５，９・・３９７のそれぞれをその並び順に同一の主走査ライン上の画像データに基づきシフトレジスター９ａの信号φ１，φ５・・の周期で発光させていくと、発光素子１−１に対して発光素子１−３９７は、１００分の９９Ｈの時間だけ遅れる。この１００分の９９Ｈの時間は、副走査方向の距離で表すと、１０．５μｍになる。
【０１１１】
時間１Ｈに感光体ドラム１１の表面が回転方向（副走査方向）に移動する距離（副走査方向の解像度に相当）が１０．６μｍなので、これに０．９９を乗算することにより求められる。
従って、発光素子列８ｅを主走査方向に平行配置した構成で、図１５（ａ）に示すように主走査方向に平行な直線２１１を示す画像データに基づき各発光素子１による光ビームＬの書込みを実行すると、図１５（ｂ）に示すようなプリント結果（シート上のプリント画像）になる。すなわち、本来の主走査ライン２１０に対して、主走査方向に８．４ｍｍごとにシートの通紙方向とは反対側に１０．５μｍの段差２１３が発生する直線画像２１２になって再現される。
【０１１２】
ここで、８．４ｍｍは、主走査方向の解像度２１μｍに４００画素（発光ブロック００１〜００４に属する４００個の発光素子１に相当）を乗算することにより求められる。
主走査方向に８．４ｍｍごとに１０．５μｍの段差２１３は、人の目で見たときに通常、画質低下と感じることはほとんど生じないが、より高い細線再現性を要求されるような環境下では段差２１３が細線再現性の低下ととられることも想定される。
【０１１３】
そこで、本実施の形態２では、直線画像２１２の段差２１３が解消されるように、段差２１３に大きさに応じた角度θだけ、各発光素子列を主走査方向に対して傾斜配置する構成をとるものである。
図１４において、主走査方向の８．４ｍｍは、例えば発光ブロック００１の発光素子１−１〜３９７の１ピッチである８４μｍを１００倍した値になる。つまり、８．４ｍｍは、発光素子１−１から１−３９７までの距離に略等しい。
【０１１４】
従って、副走査方向の最上流に位置する発光素子１−１を基準に、副走査方向の最下流に位置する発光素子１−３９７が、段差２１３の大きさに相当する距離（１０．５μｍ）だけ副走査方向にずれた位置になる角度θだけ発光素子列８ｅを傾斜配置すれば、主走査ラインごとに、各発光素子１−１〜３９７の各ビームスポットが感光体ドラム１１上では主走査方向に平行な同一直線上に照射されるようになる。
【０１１５】
具体的には、一つのＤＡＣを共有する一つの発光ブロック、例えば発光ブロック００１を構成する発光素子１−１，５，９・・３９７について見ると、基準の発光素子１−１に対する他の各発光素子１−５，９・・３９７の副走査方向の配置位置のずれ量ΔＹを、次の（式１）で表すことができる。
ΔＹｋ＝Ｄｙ×（ｋ−１）÷１００・・・（式１）
ここで、Ｄｙは、副走査方向の解像度に相当する距離であり、一回の主走査期間において感光体ドラム１１の表面が回転方向（副走査方向に相当）に移動する距離に等しく、上記例では１０．６μｍになる。変数ｋは、基準の発光素子１−１を起点としたときの他の各発光素子１−１〜３９７の並び順を示す。
【０１１６】
例えば、並び順が２番目（ｋ＝２）の発光素子１−５の、発光素子１−１に対するずれ量ΔＹ２は、０．１０６μｍになり、図１４に示す（１Ｈ／１００）に相当する。同様に、並び順が１００番目（ｋ＝１００）の発光素子１−３９７のずれ量ΔＹ１００は、１０．５μｍになり、図１４に示す（９９Ｈ／１００）に相当する。
（式１）は、一つのＤＡＣを共有する、一つの発光素子列を構成する発光素子の数Ｍを１００個とした場合の例であるが、これ以外の個数の場合には、（式１）の「１００」を「Ｍ」に入れ替え、変数ｋ（整数）を１≦ｋ≦Ｍと規定すれば、一つの発光素子列に属するＭ個の発光素子のそれぞれのずれ量ΔＹを求めることができる。
【０１１７】
これにより、シート上のプリント画像として再現される直線画像に段差２１３が生じることがなくなり、直線画像の再現性をより向上することができる。
本発明は、光書込み装置および画像形成装置に限られず、例えば各発光素子列に対して個別に設けられたＤＡＣ（信号出力部）から供給された輝度信号に基づき、各発光素子列に属する各発光素子を駆動制御する方法としても良い。
【０１１８】
また、その方法をコンピュータが実行するプログラムであるとしてもよい。さらに、本発明に係るプログラムは、例えば磁気テープ、フレキシブルディスク等の磁気ディスク、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＭＯ、ＰＤなどの光記録媒体等、コンピュータ読み取り可能な各種記録媒体に記録することが可能であり、当該記録媒体の形態で生産、譲渡等がなされる場合もあるし、プログラムの形態でインターネットを含む有線、無線の各種ネットワーク、放送、電気通信回線、衛星通信等を介して伝送、供給される場合もある。
【０１１９】
（変形例）
以上、本発明を実施の形態に基づいて説明してきたが、本発明は、上述の実施の形態に限定されないのは勿論であり、以下のような変形例が考えられる。
（１）上記実施の形態では、千鳥１段目の発光素子列８ａに対する、千鳥２〜４段目の発光素子列８ｂ〜８ｄに属する各発光素子１ｂ〜１ｄへの輝度信号ＳＧの出力開始タイミングを発光素子列ごとに所定時間（８Ｈ，１６Ｈ，２４Ｈ）だけ遅延させる処理を、千鳥２〜４段目に対応する信号出力部としての各ＤＡＣ７が担当するとしたが、これに限られない。例えば、輝度信号出力部５１が千鳥２〜４段目に対応する各ＤＡＣ７に対して所定時間（８Ｈ，１６Ｈなど）だけ輝度信号ＳＧを遅延させて出力するとしても良い。この場合、輝度信号出力部５１と各ＤＡＣ７が信号出力部を構成する。
【０１２０】
（２）上記実施の形態では、発光部１００が４列の発光素子列８ａ〜８ｄを有する構成例を説明したが、発光素子列の列数は、４列に限られず、複数列とすることができる。
例えば、光学系としてのロッドレンズアレイ６２を、その光透過率が副走査方向に均一な領域が５００μｍ程度以下のものを用いる場合には、最大６段の千鳥配置を実現することができる。
【０１２１】
（３）上記実施の形態では、発光素子１として、流れる電流量（電流の大きさ）に応じて発光量が変わる電流駆動型のＯＬＥＤを用いる例を説明したが、これに限られず、他の種類のもの、例えばＬＥＤなどを発光素子として用いることもできる。
複数個の発光素子が１列に配された発光素子列が複数、副走査方向に間隔をあけ、かつ各発光素子が主走査方向に相互にずれた位置関係になるように主走査方向に所定ピッチずらして配された構成とすることができる。
【０１２２】
また、駆動回路２を電界効果トランジスター（ＦＥＴ）とする構成例を説明したが、これ以外の電圧駆動型の回路を用いるとしても良い。また、各回路構成や各回路素子、電圧の大小関係などが上記のものに限定されることもない。
さらに、保持素子６にコンデンサーを用いるとしたが、これに限られず、発光素子１の光量を示す輝度信号ＳＧが書込まれることによりその輝度信号ＳＧの電圧または電流に基づく量の電荷を保持する素子を用いることができる。
【０１２３】
また、発光素子１と、それぞれが薄膜トランジスター（ＴＦＴ）からなる駆動回路２とスイッチ素子５などを同一のＴＦＴ基板７１上に形成するとしたが、これとは別の回路構成をとるとしても良い。また、ロッドレンズアレイ６２に代えてマイクロレンズアレイを光学系として用いることもできる。
（４）また、各スイッチ素子５を制御する切換部としての一つのシフトレジスター９ａを、千鳥１段目に属する１００個の発光素子１−１，５，９・・からなる発光素子列と千鳥２段目に属する１００個の発光素子１−２，６，１０・・からなる発光素子列とで兼用する構成例を説明したが、これに限られず、１または３以上の発光素子列に一つのシフトレジスターを対応して設ける構成としても良い。
【０１２４】
さらに、一つのＤＡＣ７を１００個の発光素子１が共有するとしたが、１００個に限られないことはいうまでもなく、１または複数とすることができる。
また、ＤＡＣとシフトレジスターの処理負担を軽減するために、一つの発光素子列に属する合計４０００個の発光素子を、その並び順に１００個ずつに区切った４０個の発光ブロックに分けて、一つの発光ブロックに一つのＤＡＣを対応付けて設け、二つの発光ブロックに一つのシフトレジスターを対応付けて設ける構成としたが、これに限られない。
【０１２５】
例えば、同じ発光素子列に属する複数個の発光ブロック（００１，００５・・など）に対して一つのＤＡＣと一つのシフトレジスターを設ける構成をとることもできる。
さらに、一つの発光ブロックに一つのＤＡＣと複数個のシフトレジスターを対応付ける構成をとることもできる。この構成をとる場合、一つの発光ブロックに属する複数個、例えば１００個の発光素子１を配列方向に並ぶ複数個の発光素子からなる複数の発光素子群に分割したときのそれぞれの発光素子群ごとに別々のシフトレジスターを設ける構成とすることができる。
【０１２６】
（５）上記実施の形態では、光書込み装置をプリンター５５に用いる構成例を説明したが、これに限られない。例えば、光ビームにより静電潜像などの画像が書込まれる感光体ドラム１１などの移動体としての感光体を有する複写機や複合機（ＭＦＰ：Multiple Function Peripheral）等の画像形成装置に用いられる光書込み装置に適用できる。また、画像形成装置に限られず、光ビームにより感光体に光書込みを行う装置一般に適用できる。
【０１２７】
また、上記実施の形態及び上記変形例の内容を可能な限りそれぞれ組み合わせるとしても良い。
【産業上の利用可能性】
【０１２８】
本発明は、光書込み装置および画像形成装置に広く適用することができる。
【符号の説明】
【０１２９】
１      発光素子
２      駆動回路
４      駆動部
５      スイッチ素子
６      保持素子
７      ＤＡＣ
８ａ，８ｂ，８ｃ，８ｄ，８ｅ      発光素子列
９ａ，９ｂ      シフトレジスター
１１      感光体ドラム
１３      露光部（光書込み装置）
５０      制御部
５５      プリンター
７３      ソースＩＣ
９７ａ，９７ｂ，９７ｃ，９７ｄ      信号線
９８ａ，９８ｂ，９９      電源線
１００，２００      発光部
ＳＧ      輝度信号
θ      所定角度
【図１】
2016088048.tif 000003
【図２】
2016088048.tif 000004
【図３】
2016088048.tif 000005
【図４】
2016088048.tif 000006
【図５】
2016088048.tif 000007
【図６】
2016088048.tif 000008
【図７】
2016088048.tif 000009
【図８】
2016088048.tif 000010
【図９】
2016088048.tif 000011
【図１０】
2016088048.tif 000012
【図１１】
2016088048.tif 000013
【図１２】
2016088048.tif 000014
【図１３】
2016088048.tif 000015
【図１４】
2016088048.tif 000016
【図１５】
2016088048.tif 000017
【図１６】
2016088048.tif 000018