(57)【要約】【課題】貫通配線を用いる電子デバイスの電気的信頼性を確保することができる作製方法などを提供する。【解決手段】半導体基板１に素子部、貫通配線及び配線部を有する電子デバイスを作製する方法である。基板の第１面１ａ上に非貫通ビアホール２を形成し、ビアホールの内壁に第１絶縁膜３を形成し、基板の第２面１ｂ側より、ビアホールの底面の第１絶縁膜に達する開口４を形成し、開口の底面に第２絶縁膜５を形成する。ビアホールの内部に貫通配線６を形成し、貫通配線と電気的に接続する素子部７を形成し、第２面側より、開口４の底面の第２絶縁膜５と同じ高さになるまで基板を薄板化し、第２絶縁膜上に貫通配線と電気的に接続する配線部１２を形成する。【選択図】図１
2016122759.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に素子部、貫通配線及び配線部を有する電子デバイスの作製方法であって、
前記基板の対向する２つの面の内の第１面上に非貫通ビアホールを形成する工程と、前記ビアホールの内壁に第１絶縁膜を形成する工程と、前記基板の対向する２つの面の内の第２面側より、前記ビアホールの底面の第１絶縁膜に達する開口を形成する工程と、前記開口の底面に第２絶縁膜を形成する工程と、前記ビアホールの内部に貫通配線を形成する工程と、前記第１面上に前記貫通配線と電気的に接続する素子部を形成する工程と、前記第２面側より、前記開口の底面の前記第２絶縁膜と同じ高さになるまで前記基板を薄板化する工程と、前記第２絶縁膜上に前記貫通配線と電気的に接続する前記配線部を形成する工程と、をこの順で行うことを特徴とする電子デバイスの作製方法。
【請求項２】
前記半導体基板はシリコン基板であることを特徴とする請求項１に記載の電子デバイスの作製方法。
【請求項３】
前記第１絶縁膜はシリコンの熱酸化膜であることを特徴とする請求項１または２に記載の電子デバイスの作製方法。
【請求項４】
前記第２絶縁膜はシリコンの熱酸化膜であることを特徴とする請求項１から３の何れか１項に記載の電子デバイスの作製方法。
【請求項５】
絶縁性を有する基板に、貫通配線及び配線部を有する電子デバイスを作製する方法であって、
絶縁性を有する基板の２つの面の内の第１面に非貫通ビアホールを形成する工程と、前記基板の対向する２つの面の内の第２面側より、前記ビアホールの底面の基板材料が残るように開口を形成する工程と、前記ビアホールの内部に貫通配線を形成する工程と、前記第１面上に前記貫通配線と電気的に接続する素子部を形成する工程と、前記第２面側より、前記開口の底面の前記基板材料と同じ高さになるまで前記基板を薄板化する工程と、前記基板材料上に前記貫通配線と電気的に接続する配線部を形成する工程と、をこの順で行うことを特徴とする電子デバイスの作製方法。
【請求項６】
前記薄板化された基板の厚さが３００μｍ以下であることを特徴とする請求項１から５の何れか１項に記載の電子デバイスの作製方法。
【請求項７】
前記素子部は、第１電極と、前記第１電極と間隙を挟んで設けられた第２電極と、前記第２電極の上下に配設された絶縁膜で構成され振動可能に支持された振動膜と、を含むセルを有する静電容量型トランスデューサであることを特徴とする請求項１から６の何れか１項に記載の電子デバイスの作製方法。
【請求項８】
前記素子部は、第１電極と、前記第１電極に対して圧電体を挟んで設けられた第２電極と、を有する圧電型トランスデューサであることを特徴とする請求項１から６の何れか１項に記載の電子デバイスの作製方法。
【請求項９】
前記基板を薄板化する工程は、薄板化の前に前記基板の第１面側に支持基板を貼り合せた状態で実行することを特徴とする請求項１から８の何れか１項に記載の電子デバイスの作製方法。
【請求項１０】
前記貫通配線を形成する工程は、前記ビアホールの内壁に形成された前記第１絶縁膜、または前記ビアホールの内壁の前記基板材料に、導電性の薄膜を形成し、該薄膜をシード層として電解めっきで前記ビアホールを導電部材で充填して実行することを特徴とする請求項１から９の何れか１項に記載の電子デバイスの作製方法。
【請求項１１】
前記配線部を形成する工程は、前記第１絶縁膜と第２絶縁膜、または前記基板材料に、開口を形成し、前記貫通配線の端面と電気的に接続する配線を形成して実行することを特徴とする請求項１から１０の何れか１項に記載の電子デバイスの作製方法。
【請求項１２】
厚さが３００μｍ以下である半導体基板の対向する第１面と第２面の間を貫通する貫通配線と電気的に接続された電極を有する電子デバイスであって、
前記貫通配線と前記半導体基板の間に、８００℃以上の熱酸化で形成されたシリコンの熱酸化膜、または８００℃以上のＣＶＤで形成されたシリコンの窒化膜、またはこれらの膜を２層以上積層した絶縁膜が形成されていることを特徴とする電子デバイス。
【請求項１３】
静電容量型トランスデューサであることを特徴とする請求項１２に記載の電子デバイス。
【請求項１４】
圧電型トランスデューサであることを特徴とする請求項１２に記載の電子デバイス。
【請求項１５】
請求項１３または１４に記載のトランスデューサと、該トランスデューサが出力する電気信号を用いて被検体の情報を取得する処理部と、を有し、
前記トランスデューサは、前記被検体からの音響波を受信し、前記電気信号に変換することを特徴とする被検体情報取得装置。
【請求項１６】
光源をさらに有し、
前記トランスデューサは、前記光源から出射された光が被検体に照射されることにより発生する光音響波を受信して電気信号に変換し、
前記処理部は、前記電気信号を用いて被検体の情報を取得することを特徴とする請求項１５に記載の被検体情報取得装置。
【請求項１７】
請求項１３または１４に記載のトランスデューサと、光源と、該トランスデューサが出力する電気信号を用いて被検体の情報を取得する処理部と、を有し、
前記トランスデューサは、前記光源から出射された光が被検体に照射されることにより発生する音響波を受信して前記電気信号に変換することを特徴とする被検体情報取得装置。
【請求項１８】
外力を受ける請求項１３または１４に記載のトランスデューサを有し、
前記トランスデューサからの電気信号を用いて、前記トランスデューサの表面に印加された外力の大きさを測定することを特徴とする測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貫通配線を用いた電子デバイスの作製方法などに関する。
【背景技術】
【０００２】
ＬＳＩに代表されるように、集積回路等のシステムは高速化、高機能化が求められている。これらの集積回路等のシステムをさらに高速化、高機能化していくためには、３次元的な構造を用いるチップ実装技術が必要である。このため、従来、チップ間を最短距離で電気的に接続できる貫通配線が用いられている。この場合、貫通配線及び他の電気配線は、基板との間で十分な絶縁性を持つ絶縁膜を設ける必要がある。特に、高い駆動電圧または出力電圧を必要とする電子デバイスにおいて、電極及び配線と基板との間の絶縁性を確保することが課題となる。
【０００３】
一方、性能上の要求で、薄い基板を必要とする電子デバイスがある。例えば、超音波トランスデューサにおいて、基板からの反射による素子性能への影響を低減するために、基板の厚さを超音波の波長の半分以下にすることが望ましい。一例として、高周波側の周波数が２０ＭＨｚ程度の超音波トランスデューサは、基板がシリコンである場合、基板の厚さが約２５０μｍ以下にすることが望ましい。薄基板の電子デバイスを作製するために、作製工程の最初から所望の厚さの薄い基板を用いる手法と、作製工程の最初では所望の厚さより厚い基板を用いる手法がある。
【０００４】
前者では、作製工程中に基板が変形したり割れたりしないようにするために、薄い基板を支持基板に貼り合わせて、必要な機械強度を得る必要がある。作製に使用する薄基板の口径が大きいほど、支持基板が不可欠になる。この場合、薄い基板と支持基板との貼り合せ方法によって、作製工程が大きな制限を受けることがある。例えば、薄い基板と支持基板とを接着剤で貼り合せる場合、接着剤の薬品耐性や温度耐性によって、作製工程で使用可能な薬品や最高温度が制限される。一方の後者では、厚い基板で作製工程の前半を実施するが、作製工程の後半で基板を所望の薄さまで薄板化する。この場合、作製工程の前半では自由度が高い。
【０００５】
特許文献１は、所望の厚さより厚い基板で作製工程の前半を実施し、作製工程の後半で基板を所望の薄さまで薄板化する技術を開示している。この技術では、ベース基板に非貫通のビアホールを形成し、ビアホール内壁に絶縁膜を形成してから、素子部を形成する。そして、ベース基板を薄板化し、薄板化時の研削面に絶縁膜を形成してから、貫通配線を形成する。ここでは、素子部を形成する前に、ビアホールの内壁に絶縁膜を形成するので、該絶縁膜は十分に高い温度（例えば、８００℃以上）で形成できる。その結果、ビアホールの内壁に絶縁耐性に優れた絶縁膜を形成できる。なぜなら、一般的に、高温成膜法は低温成膜法より高品質な絶縁膜を得やすい。例えば、８００℃以上の熱酸化法によるシリコンの熱酸化膜は、４００℃以下の化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によるシリコンの酸化膜に比べて、膜の緻密性と膜厚の均一性が共に高く、絶縁耐性が優れていることが知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−１９５５１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１の方法では、基板を薄板化するために、素子を形成した後に基板裏面の絶縁膜を一度除去して、再び形成する必要がある。基板裏面の絶縁膜を再び形成するとき、基板上にある素子部へのダメージを避けるためには、一般的に４００℃以下の低温で成膜することが望ましい。その結果、高い電圧を必要とする電子デバイスなどにとって、基板裏面の絶縁膜の絶縁耐性が不十分となる恐れがある。
【課題を解決するための手段】
【０００８】
上記課題に鑑み、基板に素子部、貫通配線及び配線部を有する電子デバイスを作製する本発明の方法は、次に記載の順で実行される工程を有する。半導体基板の対向する２つの面の内の第１面に非貫通ビアホールを形成する工程。前記ビアホールの内壁に第１絶縁膜を形成する工程。前記基板の対向する２つの面の内の第２面側より、前記ビアホールの底面の第１絶縁膜に達する開口を形成する工程。前記開口の底面に第２絶縁膜を形成する工程。前記ビアホールの内部に貫通配線を形成する工程。前記第１面上に前記貫通配線と電気的に接続する素子部を形成する工程。前記第２面側より、前記開口の底面の前記第２絶縁膜と同じ高さになるまで前記基板を薄板化する工程。前記第２絶縁膜上に前記貫通配線と電気的に接続する配線部を形成する工程。
【０００９】
また、上記課題に鑑み、基板に、貫通配線及び配線部を有する電子デバイスを作製する本発明の他の方法は、次に記載の順で実行される工程を有する。絶縁性を有する基板の２つの面の内の第１面に非貫通ビアホールを形成する工程。前記基板の対向する２つの面の内の第２面側より、前記ビアホールの底面の基板材料が残るように開口を形成する工程。前記ビアホールの内部に貫通配線を形成する工程。前記第１面上に前記貫通配線と電気的に接続する素子部を形成する工程。前記第２面側より、前記開口の底面の前記基板材料と同じ高さになるまで前記基板を薄板化する工程。前記基板材料上に前記貫通配線と電気的に接続する配線部を形成する工程。
【発明の効果】
【００１０】
本発明によれば、電子デバイスの基板厚さと関係なく、貫通配線を納めるビアホールの内壁及び基板裏面配線に対応する基板裏面部分の表面に対して、貫通配線と素子部を形成する前に絶縁膜を形成できる。よって、これらの部分の絶縁膜は高温成膜法でも形成でき、高い絶縁耐性を得ることが可能となる。その結果、電子デバイスの全体の電気的信頼性が確保できる。本発明のこの製法は、特に、従来困難だった薄基板電子デバイスの電気的信頼性向上に関して効果的である。また、本発明の別の作製方法によれば、絶縁性基板の非貫通ビアホール、貫通配線、素子部の順に電子デバイスを作製する。よって、絶縁耐性の十分に高い絶縁性基板を用いることができ、その結果、電子デバイスの電気的信頼性を確保できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の電子デバイスの作製方法の一例を説明するための図である。
【図２】本発明の電子デバイスの作製方法の実施例を説明するための断面図である。
【図３】本発明の電子デバイスの作製方法の実施例を説明するための図である。
【図４】本発明の電子デバイスの応用の一例を説明するための図である。
【発明を実施するための形態】
【００１２】
本発明の電子デバイスを作製する方法では、まず、半導体基板の第１面側より貫通配線を納める非貫通ビアホールを形成する。次に、ビアホールの内壁を含む基板の表面に第１絶縁膜を形成する。次に、基板の第１面と対向する第２面側より、ビアホールの底面の第１絶縁膜に達する開口を形成してから、開口の底面に第２絶縁膜を形成する。次に、ビアホールの内部に貫通配線を形成する。次に、第１面上に貫通配線と電気的に接続する素子部を形成する。次に、第２面側より、開口の底面の第２絶縁膜と略同じ高さになるまで基板を薄板化する。次に、貫通配線の第２面側の端面を露出するように第２絶縁膜に開口を形成するなどして、第２絶縁膜上に貫通配線と電気的に接続する配線部を形成する。絶縁性を有する基板の場合は、２つの面の内の第１面に非貫通ビアホールを形成する。次に、基板の対向する２つの面の内の第２面側より、ビアホールの底面の基板材料が残るように開口を形成する。次に、ビアホールの内部に貫通配線を形成する。次に、第１面上に貫通配線と電気的に接続する素子部を形成する。次に、第２面側より、開口の底面の前記基板材料と同じ高さになるまで基板を薄板化する。次に、貫通配線の第２面側の端面を露出するように前記基板材料に開口を形成するなどして、前記基板材料上に貫通配線と電気的に接続する配線部を形成する。
【００１３】
以下に、本発明の実施形態及び実施例について図を用いて説明するが、本発明はこうした実施形態や実施例には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
（第１の実施形態）
図１を用いて、本発明の電子デバイスの作製方法の第１の実施形態を説明する。図１（Ａ）〜（Ｊ）は本実施形態を説明するための断面図で、図１（Ｋ）は本実施形態を説明するための平面図である。電子デバイスの作製工程において、１枚の基板上に同時に複数の素子を形成することが一般的であるが、図１では、簡潔にして見やすくするために、１つの電子デバイスを構成する最小限の構造体を示している。
【００１４】
まず、図１（Ａ）のように、基板１を用意する。基板１は半導体基板である。例えば、基板１はシリコン基板である。基板１は、互いに対向する第１面１ａ及び第２面１ｂを有する。第１面１ａと第２面１ｂは平行であることが望ましい。基板１の厚さは、例えば、３５０μｍ〜１０００μｍである。以下では、基板１がシリコン基板である場合を例にして、作製方法を説明する。シリコン基板は、他の材料の基板に比べて、加工しやすい利点がある。
【００１５】
次に、図１（Ｂ）のように、基板１の第１面１ａ側より、貫通配線６（図１（Ｆ）参照）を納める非貫通ビアホール２（２−１と２−２を含む）を形成する。ビアホール２の形状、数、配置などは、用途に応じて、フォトリソグラフィーで規定する。ビアホール２は、例えば、直径が２０μｍ〜１００μｍであり、横方向の周期が２００μｍであり縦方向の周期が２ｍｍで配列される。ビアホール２の深さは、電子デバイスの最終の基板厚と略一致し、例えば、１０μｍ〜３００μｍ（すなわち３００μｍ以下）である。ホール２の加工において、例えば、フォトリソグラフィーで規定するフォトレジストパターン（図示なし）をエッチングマスクとして、基板１を加工する。ビアホール２の加工は、例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法を用いる。ビアホール２の加工後、エッチングマスクを適宜な手法で除去する。高い電気絶縁性を得るため、ビアホール２の内壁２ａが平滑であることが好ましい。例えば、ビアホール２の内壁２ａの表面粗さが最大高さＲｍａｘで５０ｎｍ以下とすることが好ましい。
【００１６】
ＲＩＥ加工後、ビアホール２の内壁２ａが十分に平滑でない場合、内壁２ａの平滑化処理を行う。例えば、熱酸化によって内壁２ａの表面にシリコンの酸化膜を形成してから、フッ酸、またはバッファードフッ酸（ＢＨＦ：Ｂｕｆｆｅｒｅｄ  Ｈｙｄｒｏｇｅｎ  Ｆｌｕｏｒｉｄｅ）等の薬品でシリコンの酸化膜を取り除く。このことによって、内壁２ａの平滑化を図ることができる。また、水素雰囲気中の加熱処理も内壁２ａの平滑化に効果的である。必要に応じて、平滑化を複数回に行う。
【００１７】
次に、図１（Ｃ）のように、ビアホール２の内壁２ａ（図１（Ｂ）参照）に第１絶縁膜３を形成する。第１絶縁膜３は、絶縁耐性の高い膜であることが望ましい。そのため、第１絶縁膜３は、高い温度で形成される。例えば、第１絶縁膜３は、８００℃以上の熱酸化で形成されるシリコンの熱酸化膜、または８００℃以上のＣＶＤで形成されるシリコンの窒化膜、またはこれらの膜を２層以上積層した絶縁膜である。第１絶縁膜３の厚さは、必要な性能によって決まる。例えば、第１絶縁膜３の厚さは０．５μｍ〜２．０μｍである。貫通配線材料の基板１への熱拡散を防ぐため、第１絶縁膜３の表面にバリア膜を更に設けてもよい。バリア膜の材料と厚さは、貫通電極、基板及び第１絶縁膜の材料、及びプロセス温度と時間に応じて設計する必要がある。ここでは、バリア膜は、例えば、材料がシリコン窒化物で、厚さが約１００ｎｍであり、低圧ＣＶＤ（ＬＰ−ＣＶＤ：Ｌｏｗ−Ｐｒｅｓｓｕｒｅ−ＣＶＤ）法で形成されるのが好適である。図１（Ｂ）でビアホール２の内壁２ａを平滑にしておけば、内壁２ａに形成される第１絶縁膜３は欠陥ができにくく、熱プロセス等による応力にも強くなる。ビアホール２の内壁２ａに第１絶縁膜３を形成するとき、基板１の第１面１ａ及び第２面１ｂの表面に第１絶縁膜３と同様な絶縁膜が形成されても支障がない。
【００１８】
次に、図１（Ｄ）のように、基板の第２面１ｂ側より、開口４を形成する。開口４の底面４ａは、ビアホール２の底面の第１絶縁膜３ａ、及び配線１２（図１（Ｊ）参照）を含むように、形状と面積及び配置が設計されている。開口４は、第１絶縁膜３の３ａ部分が露出するように加工される。開口４の加工方法は、ビアホール２の加工方法と同様であってもよい。例えば、開口４は、シリコンのＲＩＥ法で加工される。シリコンのＲＩＥ法では、シリコンを絶縁膜より優先的にエッチングできるので、図１（Ｄ）のような開口４を容易に加工できる。開口４の底面４ａは平坦であることが好ましいが、第１絶縁膜３の３ａ部分に対応する部分が、他の部分より多少基板１の第２面１ｂ側に突出しても支障がない。例えば、その突出の高さは５μｍ以下である。
【００１９】
次に、図１（Ｅ）のように、開口４の底面４ａ（図１（Ｄ）参照）に第２絶縁膜５を形成する。第２絶縁膜５は、第１絶縁膜３と同様に形成されてもよい。例えば、第２絶縁膜５は、８００℃以上の熱酸化で形成されるシリコンの熱酸化膜、または８００℃以上のＣＶＤで形成されるシリコンの窒化膜、またはこれら膜を２層以上積層した絶縁膜である。開口４の底面４ａに第２絶縁膜５を形成するとき、開口４の側壁４ｂ（図１（Ｄ）参照）と第２面１ｂを含む基板１の表面に第２絶縁膜５と同様な絶縁膜が形成されても支障がない。第１絶縁膜３と第２絶縁膜５が共にシリコンの熱酸化膜である場合、両者は、３ａの部分を共有する。
【００２０】
次に、図１（Ｆ）のように、ビアホール２（２−１と２−２を含む）に導電部材を充填して、貫通配線６（６−１と６−２を含む）を形成する。貫通配線６の形成工程は、例えば、めっきによる導電部材の充填及び化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）による導電部材端面の平坦化を含む。例えば、まず、第１絶縁膜３が形成されているビアホール２の内壁２ａ（図１（Ｂ）参照）を含む基板１の第１面１ａの表面にバリア層とシード層（図示なし）をＣＶＤ法で順番に成膜する。そして、シード層に通電して、ビアホール２を充填するように導電部材６を電解めっきする。導電部材のめっきは、例えば、硫酸銅を主液としたＣｕの電解めっきである。そして、基板１の第１面１ａ側よりＣＭＰを行い、導電部材６の端面６−１ａ、６−２ａを平坦化すると同時に、基板１の第１面１ａの表面以外の部分に形成された導電部材、シード層及びバリア層を除去する。ＣＭＰによって、導電部材６の端面６−１ａ、６−２ａは、基板１の第１面１ａ上の第１絶縁膜３の表面とほぼ同じ高さになり、表面が平坦化される。このように端面加工が施された導電部材６は、貫通配線となる。
【００２１】
次に、図１（Ｇ）のように、基板１の第１面１ａ上に、素子部７を形成する。素子部７は、電極（第１電極８と第２電極９を含む）部分と他の部分１０によって構成される。貫通配線６と接続する電極は、貫通配線６の端面と少なくとも部分的に重なるようにする。例えば、第１電極８は、貫通孔の端面６−２ａ（図１（Ｆ）参照）と部分的に重なり、第２電極９は、貫通孔の端面６−１ａ（図１（Ｆ）参照）と部分的に重なる。素子部７の例として、各種のＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈｅｎｉｃａｌ  Ｓｙｓｔｅｍ）素子がある。より具体的な例として、静電容量型トランスデューサ（ＣＭＵＴ：Ｃａｐａｃｉｔｉｖｅ Ｍｉｃｒｏｍａｃｈｉｎｅｄ Ｕｌｔｒａｓｏｎｉｃ Ｔｒａｎｓｄｕｃｅｒ）、第１電極と第２電極で圧電体を挟んだ圧電型トランスデューサなどがある。素子部７は、素子の仕様に合わせて形成方法を設計する。ＣＭＵＴは、例えば、第１電極と、第１電極と間隙を挟んで設けられた第２電極と、第２電極の上下に配設された絶縁膜で構成され振動可能に支持された振動膜と、を含むセルを有する。
【００２２】
次に、図１（Ｈ）のように、基板１の第２面１ｂ側が開口４（図２（Ｇ）参照）の底面の第２絶縁膜５と略同じ高さになるまで基板１を薄板化する。このように薄板化した基板１の厚さは、ビアホール２の深さとほぼ同じで、電子デバイスの所望の基板厚と略一致する。薄板化後の基板１の第２面１ｂの新しい表面１ｃは、第２絶縁膜５とほぼ同じ高さになる。薄板化の方法として、研削、機械研磨とＣＭＰ等がある。薄板化すると基板１の機械強度が低減するので、薄板化の前に基板１の第１面１ａ側に支持基板１１を貼り合せて、基板１を保護し、この状態で薄板化が実行される。この薄板化工程を含めた以降の作製工程は、１００℃以上の加温が必要でないため、支持基板１１の材料及びその貼り合せ方法は簡易でよい。例えば、支持基板１１は、市販の基板研磨用テープである。また、支持基板１１は、ガラスやシリコンから構成され、接着剤によって基板１と簡易に貼り合せ、また簡易に剥離可能な基板である。
【００２３】
次に、図１（Ｉ）のように、第１絶縁膜３ａ及び第２絶縁膜５に開口５ａ、５ｂを形成する。開口５ａ、５ｂの形成によって、ビアホール２が基板１の第１面１ａと第２面１ｂを完全に貫通する貫通孔となり、基板１の第２面側の貫通配線６の端面（６−１ｂと６−２ｂを含む）が露出される。開口５ａ、５ｂの加工工程は、フォトリソグラフィーによるマスク（図示なし）の形成、第２絶縁膜５及び第１絶縁膜３ａのエッチングを含む。エッチング方法は、反応性ガスのプラズマエッチング、または液体薬品のエッチングなどがある。必要に応じて、開口５ａ、５ｂから見える貫通配線６の端面６−１ｂ、６−２ｂの表面にあるバリア層をエッチングして除去する。バリア層をエッチング方法は、反応性ガスのプラズマエッチング、または液体薬品のエッチングなどがある。基板の第２の面の表面１ｃを露出させたくない場合、開口５ａ、５ｂを形成する前に、基板の第２の面１ｃ上に低温絶縁膜を更に形成してもよい。例えば、開口５ａ、５ｂを形成する前に、基板の第２の面１ｃ上に３００℃のＣＶＤでシリコンの酸化物を形成する。その場合、開口５ａ、５ｂを形成するために、開口５ａ、５ｂに対応する部分における前述の低温絶縁膜を先に除去する。
【００２４】
次に、図１（Ｊ）のように、貫通配線６の端面（６−１ｂと６−２ｂを含む）と電気的に接続する配線１２（１２−１と１２−２を含む）を形成する。配線１２は、開口５ａ、５ｂを介して貫通配線６の端面６−１ｂ、６−２ｂとそれぞれ接続する。配線１２は、該接続部分を除き、すべて第２絶縁膜５の上に形成され、薄板化後の基板１の第２面１ｂの新しい表面１ｃとは接触しない。望ましくは、配線１２の部分は、すべて第２絶縁膜５の外周より内側に形成される。つまり、図１（Ｋ）の平面図にも示しているように、第２絶縁膜５の範囲は、平面上、それぞれ貫通配線６の端面（６−１ｂと６−２ｂを含む）と配線１２（１２−１と１２−２を含む）を包含している。配線１２の外周と第２絶縁膜５の外周との最短距離は、素子７の絶縁耐圧仕様によって決まる。つまり、配線１２に最大の電圧がかかったとき、配線１２と基板１の表面１ｃとの間のリーク電流が無視できるほど小さいように、配線１２の外周と第２絶縁膜５の外周を離しておく。その最短距離は、例えば、１μｍ〜１０μｍである。配線１２は、金属を主材料によって構成される。配線１２は、例えば、金属のスパッタ成膜、フォトリソグラフィーを含むエッチングマスクの形成、及び金属のエッチングを含む方法によって形成される。
【００２５】
配線１２形成後、基板１の第２面の新しい表面１ｃにダイシングテープ（図示なし）を貼り付けてから、支持基板１１（図１（Ｉ）参照）を剥離する。そして、ダイシング等の手法によって、基板１を素子単位に分割し、所望のサイズの電子デバイスを得る。更に、ダイシングテープを剥離する。支持基板１１がダイシングテープの役割を果たせる場合、表面１ｃにダイシングテープを貼り付ける必要はない。その場合、配線１２形成後、基板１の第２面１ｂ側から基板１を素子単位に分割してから、支持基板１１（図１（Ｉ）参照）を剥離する。
【００２６】
次に、図示はしないが、図１（Ａ）〜（Ｊ）の工程によって作製された電子デバイス（素子部７、貫通配線６及び配線部１２を含む）を制御回路と接続する。接続は、配線部１２を介して行う。接続の方法として、金属直接接合や、パンプ接合や、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）接合や、ワイヤボンディングなどの方法がある。
【００２７】
以上のように、本実施形態の製法によれば、電子デバイスの基板が作製工程に必要な機械強度がないほど薄くても、電極、貫通配線及び基板裏面配線と基板との間に高い絶縁耐性を有する絶縁膜を形成することができる。その結果、電子デバイスの全体の電気的信頼性が確保できる。本実施形態の電子デバイスの製法は、作製の最終段階にしか支持基板を必要としないから、主要な作製工程において薬品や最高温度の制限が殆どなく、作製工程の設計自由度が高い。その結果、電子デバイスの構造及び作製工程の最適化が容易である。また、上述の作製方法は、ＬＳＩチップやＭＥＭＳ素子を含めた様々な電子デバイスやシステムに応用でき、その小型化、高密度化、高機能化を図ることができる。
【００２８】
ところで、基板が、ガラス基板などの絶縁性基板である場合は、図１（Ｃ）と（Ｅ）の工程が不要で、図１（Ａ）の基板に図１（Ｂ）と（Ｄ）のようにビアホール２と開口４を形成すればよい。このとき、ビアホール２は非貫通穴で、その底部に基板の材料を適当な厚さで残すようにする。その後、ビアホールの内部に貫通配線を形成し、第１面上に貫通配線と電気的に接続する素子部を形成し、第２面側より、開口の底面の前記基板材料と同じ高さになるまで基板を薄板化し、前記基板材料上に貫通配線と電気的に接続する配線部を形成すればよい。薄板化の工程は、前述の如く行えばよい。この際、薄板化が機械的な加工ならば、絶縁性基板の場合でも素子部や貫通配線へのダメージを抑えることができる。
【００２９】
以下、より具体的な実施例を説明する。
（実施例１）
図１（Ａ）〜（Ｆ）、図２と図３を用いて、本発明の電子デバイスの作製方法の一つの具体例である実施例１を説明する。図１（Ａ）〜（Ｆ）と図２は本実施例を説明するための断面図で、図３は本実施例を説明するための平面図である。ここに示す電子デバイスは、いわゆるＣＭＵＴである。ＣＭＵＴは、振動膜の振動を用いて超音波を送信、受信することができ、特に液中において優れた広帯域特性を容易に得ることができる。ＣＭＵＴの素子部７は、図３（Ｂ）に示すように、セル（振動膜とも言う）３１が多数配置して構成される。各セルは、第１電極８と、第１電極８と間隙１９を隔てて設けられた第２電極９（図２（Ｎ）参照）を含む振動膜２１とを備える。実用上、複数のセル３１によりエレメント３２が構成され、１つのエレメント３２内では、第１電極８と第２電極９のうちの少なくとも一方が電気的に接続されている。
【００３０】
更に、ＣＭＵＴは、複数のエレメント３２を基板上に並べて１つの素子部７を構成して、所望の性能を実現することがしばしばある。各エレメント３２を独立に制御するために、それぞれのエレメントに対応する接続配線を形成する必要がある。ＣＭＵＴの小型化及び接続配線の寄生容量低減のために、基板を貫通する貫通配線を利用することが望ましい。最も単純な構成として、１つのエレメントに対して、第１電極と第２電極のそれぞれに接続する１対の貫通配線が設けられる。ＣＭＵＴを駆動する際、第１の電極８と第２の電極９の間に２００Ｖ程度の高い電圧をかけることがある。また、感度を含めるＣＭＵＴの性能を向上させるため、電極、貫通配線や基板裏面配線と基板との間のリーク電流を極力低減する必要がある。そのため、第１の電極８と第２の電極９の間の絶縁耐性だけではなく、電極、貫通配線や基板裏面配線と基板との間の絶縁耐性をも極力高める必要がある。尚、本実施例のＣＭＵＴは、周波数特性に要求される基板の厚さが２５０μｍである。
【００３１】
本実施例において、作製工程の説明に用いる図１（Ａ）〜（Ｆ）と図２のセルの構造は、図３（Ｂ）のＡ−Ｂ断面で示す如きものである。簡明のため、ＣＭＵＴの１つのセル（１つの振動膜）と１対の貫通配線のみが示されている。
【００３２】
この実施例では、まず、図１（Ａ）〜（Ｆ）のように、第１絶縁膜３、第２絶縁膜５、貫通配線６及び開口４を含む基板１に作製する。そして、図２のように、基板表面にＣＭＵＴ素子部を、基板裏面に配線１２（１２−１と１２−２を含む）等を順番に作製する。
【００３３】
まず、図１（Ａ）のように、基板１を用意する。基板１は、シリコン基板であり、直径が６”Φ、厚さが５００μｍ、抵抗率が０．１Ω・ｃｍである。基板１の互いに対向する第１面１ａ及び第２面１ｂは、一般的に市販されているシリコン基板と同レベルの鏡面度を有する。
【００３４】
次に、図１（Ｂ）のように、ビアホール２（２−１と２−２を含む）を形成する。ビアホール２の加工は、シリコン基板１の第１面１ａ側より行う。ビアホール２は、直径が５０μｍ、深さは２５０μｍである。ビアホール２は、フォトレジストパターン（図示なし）をエッチングマスクとしたシリコンのＲＩＥ法にて加工される。高い電気絶縁性を得るため、ＲＩＥ加工後、ビアホールの内壁２ａの平滑化処理を行う。平滑化処理において、熱酸化によって内壁２ａの表面にシリコンの酸化膜を形成してから、バッファードフッ酸でシリコンの酸化膜を取り除くことで、内壁２ａの表面粗さが最大高さＲｍａｘで５０ｎｍ以下にする。
【００３５】
次に、図１（Ｃ）のように、ビアホール２の内壁２ａ（図１（Ｂ）参照）に第１絶縁膜３を形成する。絶縁耐性の高い第１絶縁膜３を得るために、１０５０℃の熱酸化でシリコンの熱酸化膜をビアホール２の内壁２ａ（図１（Ｂ）参照）に形成する。この際、基板１の第１面１ａ及び第２面１ｂの表面に同様なシリコン熱酸化膜が形成されるが、支障がない。ここでは、第２面１ｂの表面に形成される絶縁膜を示していない。第１絶縁膜３とするシリコンの熱酸化膜は、厚さが約１μｍで、内壁２ａ（図１（Ｂ）参照）にほぼ均質に形成される。
【００３６】
次に、図１（Ｄ）のように、基板の第１面１ａと対向する第２面１ｂ側より、開口４を形成する。開口４の底面４ａは、ビアホール２の底面の第１絶縁膜３ａ、及び配線１２（１２−１と１２−２を含む。図２（Ｎ）参照）を含むように、形状、面積及び配置が設計されている。開口４は、第１絶縁膜３の３ａ部分が露出するように、シリコンのＲＩＥ法によって加工される。シリコン基板の厚さが５００μｍ、ビアホール２の深さが２５０μｍなので、開口４の深さは約２５０μｍになる。開口４に対応する部分の第２面１ｂ側のシリコンの熱酸化膜は、シリコンのＲＩＥより前に、ＢＨＦエッチングによって除去される。
【００３７】
次に、図１（Ｅ）のように、開口４の底面４ａに第２絶縁膜５を形成する。第２絶縁膜５は、第１絶縁膜３と同様に形成するシリコンの熱酸化膜で、厚さが約１μｍである。開口４の側壁４ｂ（図１（Ｄ）参照）と基板１の第２面１ｂを含む基板１の表面にもシリコンの熱酸化膜が形成されるが、支障がない。ここで、第１絶縁膜３と第２絶縁膜５が共にシリコンの熱酸化膜であるので、両者は、３ａの部分を共有する。
【００３８】
次に、図１（Ｆ）のように、ビアホール２（２−１と２−２を含む）に導電部材を充填して、貫通配線６（６−１と６−２を含む）を形成する。貫通配線６を形成するために、まず、ビアホール２の内壁２ａに形成された第１絶縁膜３の表面に導電性の材料であるＣｕの薄膜（図示なし）を形成する。Ｃｕの薄膜は、ＣＶＤ法により形成され、厚さは約０．１μｍである。このＣｕの薄膜は、基板１の第１面１ａの表面上の熱酸化膜上にも形成される（図示なし）。そして、このＣｕの薄膜をシード層として、Ｃｕの電解めっきでビアホール２を導電部材６（Ｃｕ）で充填する。更に、基板１の第１面１ａ側よりＣＭＰを行い、導電部材６（Ｃｕ）の端面６−１ａ、６−２ａを平坦化すると同時に、基板１の第１面１ａの表面以外の部分に形成されたＣｕのめっき膜及びシード層を除去する。ＣＭＰによって、導電部材６（Ｃｕ）の端面６−１ａ、６−２ａは、基板１の第１面１ａ上の第１絶縁膜３の表面とほぼ同じ高さになり、表面が平坦化される。このように端面加工が施された導電部材（Ｃｕ）６は、貫通配線となる。
【００３９】
次に、図２（Ａ）のように、基板１の第１面１ａ上に絶縁膜１３を形成する。絶縁膜１３は、貫通配線６の端面６−１ａ、６−２ａ（図１（Ｆ）参照）を覆い、その役割の１つは貫通配線６の端面を以降の作製工程から保護することである。絶縁膜１３の形成によって、以降の作製工程に使用される液体薬品、反応性ガス及びイオン、プラズマ等は、貫通配線６の端面を侵食しなくなる。その結果、貫通配線６の品質が保たれ、素子全体の電気信頼性に負の影響が生じない。絶縁膜１３は、２００ｎｍ厚のシリコン窒化膜であって、約３００℃の基板温度でＰＥ−ＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法によって形成される。
【００４０】
次に、図２（Ｂ）のように、絶縁膜１３の上に第１電極８を形成する。第１電極８は、ＣＭＵＴのセルの振動膜２１（図２（Ｎ）参照）を駆動するための下部電極である。第１電極８は、基板１の第１面１ａ上のシリコンの熱酸化膜３と絶縁膜１３の上に形成されるので、基板１と絶縁されている。第１電極８は、セルの振動膜２１の振動部分（図２（Ｎ）の間隙１９に対応する部分）の下部に位置し、振動膜２１の振動部分より周囲に延伸している。第１電極８は、同じエレメント中の各セルに関して、導通するように形成されている。第１電極８は、厚さが約１０ｎｍのＴｉ膜と厚さが約５０ｎｍのＷ膜を積層して構成される。第１電極８は、金属の成膜、フォトリソグラフィーを含むエッチングマスクの形成、及び金属の薬品エッチングを含む方法によって形成される。
【００４１】
次に、図２（Ｃ）のように、絶縁膜１４を形成する。絶縁膜１４は、第１電極８の表面を覆い、その役割の１つは第１電極８の絶縁保護膜として働く。絶縁膜１４は、２００ｎｍ厚のシリコン酸化物の膜である。シリコン酸化物の膜は、約３００℃の基板温度でＣＶＤ法によって形成される。シリコン酸化物の成膜後、絶縁膜１４に、絶縁膜１３に達する開口１４ａ、１４ｂ、１４ｃを形成する。開口１４ａ、１４ｂ、１４ｃは、フォトリソグラフィーを含むエッチングマスク形成と、反応性イオンエッチングを含むドライエッチングを含む方法で形成する。開口１４ａ、１４ｂ、１４ｃは、例えば、直径が４５μｍの円柱状穴である。
【００４２】
次に、図２（Ｄ）のように、犠牲層パターン１５を形成する。犠牲層パターン１５は、セルの１９（図２（Ｎ）参照）を形成するためのもので、Ｃｒによって構成される。Ｃｒの厚さは、セル性能に要求される間隙１９の高さに応じて決められる。例えば、間隙１９の高さが１５０ｎｍの場合、まず、１５０ｎｍ厚のＣｒ膜を電子ビーム蒸着法で絶縁膜１４の上に成膜する。そして、フォトリソグラフィーとウェットエッチングを含む方法でＣｒパターン１５を加工する。一例として、犠牲層パターン１５は、直径が約３０μｍ、高さが約１５０ｎｍの円柱状構造で、エッチホール１８（図２（Ｈ）参照）に繋がる形状を有する。
【００４３】
次に、図２（Ｅ）のように、絶縁膜１６を形成する。絶縁膜１６は、第２電極９（図２（Ｎ）参照）の下表面に亘って伸延し、その役割の１つは第２電極９の絶縁保護膜として働く（図２（Ｎ）参照）。絶縁膜１６は、４００ｎｍ厚のシリコン窒化物である。シリコン窒化物の膜は、約３００℃の基板温度でＰＥ−ＣＶＤ法によって成膜される。成膜時、成膜ガスの流量等を制御して、絶縁膜１６となるシリコン窒化物の膜が０．１ＧＰａ程度の引張り応力を有するようにする。
【００４４】
次に、図２（Ｆ）のように、第２電極９を形成する。第２電極９は、振動膜の上において第１電極８と対向して形成され、振動膜２１（図２（Ｎ）参照）を駆動するための上部電極である。第２電極９は、１０ｎｍのＴｉ膜と１００ｎｍのＡｌＮｄ合金膜を順番に積層して形成される。第２電極９は、金属のスパッタ成膜、フォトリソグラフィーを含むエッチングマスクの形成、及び金属のエッチングを含む方法によって形成される。第２電極９は、ＣＭＵＴの作製が完成した時点で、０．４ＧＰａ以下の引張り応力を有するように成膜条件が調整される。第２電極９は、同じエレメント中の各セルに関して、導通するように形成される。
【００４５】
次に、図２（Ｇ）のように、絶縁膜１７を形成する。絶縁膜１７は、第２電極９の上表面を覆い、その役割の１つは第２電極９の絶縁保護膜として働く。絶縁膜１７は、絶縁膜１６と同様な構成を持ち、絶縁膜１６と同様な方法で形成されてもよい。
【００４６】
次に、図２（Ｈ）のように、エッチホール１８を形成して、犠牲層パターン１５（図２（Ｇ）参照）を除去する。まず、エッチホール１８を形成する。エッチホール１８は、フォトリソグラフィーとシリコン窒化物の反応性イオンエッチングを含む方法によって形成される。そして、エッチホール１８を介して、エッチング液の導入によってＣｒからなる犠牲層パターン１５（図２（Ｇ）参照）を除去する。これによって、犠牲層パターン１５（図２（Ｇ）参照）と同じ形状の間隙１９が形成される。
【００４７】
次に、図２（Ｉ）のように、薄膜２０を形成する。薄膜２０は、エッチホール１８（図２Ｈ参照）を封止すると同時に、絶縁膜１６、第２電極９及び絶縁膜１７と合せて、間隙１９の上部に振動可能な振動膜２１を構成する。一例として、薄膜２０は、５００ｎｍ厚のシリコン窒化物である。薄膜２０は、絶縁膜１６と同様、約３００℃の基板温度でＰＥ−ＣＶＤ法によって成膜される。このように形成された振動膜２１は、全体で０．７ＧＰａ程度の引張り応力を有し、スティッキングあるいは座屈がなく、破壊しにくい構造になっている。以上の作製工程において、絶縁膜１６、１７、２０の膜間密着性を向上するために、上層の膜を成膜前に、下層膜の表面に対してプラズマ処理をする。このプラズマ処理によって、下層膜の表面が清浄化または活性化され、膜間密着性が向上する。
【００４８】
次に、図２（Ｊ）のように、電気接続用のコンタクト穴２２（２２ａ、２２ｂ、２２ｃ、２２ｄを含む）を形成する。コンタクト穴２２ｄ、２２ｂは、それぞれ貫通配線の端面６−１ａ、６−１ｂを部分的に露出させる開口である。コンタクト穴２２ａ、２２ｃは、それぞれ第１電極８と第２電極９の表面を部分的に露出させる開口である。コンタクト穴２２の形成法として、フォトリソグラフィーを含むエッチングマスク形成と、シリコン窒化物の反応性イオンエッチングを含む方法を用いる。コンタクト穴２２は、例えば、直径が４０μｍ程度の円柱状穴である。
【００４９】
次に、図２（Ｋ）のように、基板１の第１面１ａ側に接続配線８ａ、９ａを形成する。接続配線８ａ、９ａは、厚さが１０ｎｍのＴｉ膜と厚さが５００ｎｍのＡｌ膜をこの順番に積層して構成される。接続配線８ａは、コンタクト穴２２ａ、２２ｂ（図２（Ｊ）参照）を介して、第１の電極８と貫通配線６−２を接続する。接続配線９ａは、コンタクト穴２２ｃ、２２ｄ（図２（Ｊ）参照）を介して、第２の電極９と貫通配線６−１を接続する。その結果、基板１の第１面１ａ側にある第１の電極８は、貫通配線６−２を介して、対向する基板１の第２面１ｂ側に引出される。同様に、基板１の第１面１ａ側にある第２の電極９は、貫通配線６−１を介して、対向する基板１の第２面１ｂ側に引出される。
【００５０】
次に、図２（Ｌ）のように、基板１の第２面１ｂ側が開口４（図２Ｊ参照）の底面の第２絶縁膜５と略同じ高さになるまで基板１を薄板化する。このように薄板化した基板１の厚さは、ビアホール２の深さとほぼ同じで、所望の２５０μｍと略一致する。薄板化後の基板１の第２面１ｂ（図２（Ｋ）参照）の新しい表面１ｃは、第２絶縁膜５とほぼ同じ高さになる。薄板化の方法として、機械研磨とＣＭＰを用いる。機械研磨は基板の高速研磨に用いられ、ＣＭＰは機械研磨された基板表面の平坦度を高めるためである。第２面の新しい表面１ｃの表面粗さは、Ｒｍａｘで１ｎｍ以下である。機械研磨とＣＭＰの前に、基板保護のため、基板１の第１面１ａ側に支持基板１１として、市販の基板研磨用テープを貼り付ける。ＣＭＵＴ素子が形成された基板１の第１面１ａ側は、凹凸が３μｍ以下なので、基板研磨用テープが容易に貼り付けられる。また、貼り付けた後の基板は、薄板化に十分な平行度を有する。
【００５１】
次に、図２（Ｍ）のように、第１絶縁膜３ａ及び第２絶縁膜５に開口５ａ、５ｂを形成する。開口５ａ、５ｂの形成によって、ビアホール２が基板１の第１面１ａと第２面１ｂを貫通する貫通孔となり、基板１の第２面側の貫通配線６の端面（６−１ｂと６−２ｂを含む）が露出される。開口５ａ、５ｂの加工は、フォトリソグラフィーによるマスク（図示なし）の形成、ＢＨＦによるシリコン熱酸化膜のエッチングで行う。開口５ａ、５ｂは、例えば、直径４０μｍの円柱状穴である。
【００５２】
次に、図２（Ｎ）のように、貫通配線６の端面（６−１ｂと６−２ｂを含む）と電気的に接続する配線１２（１２−１と１２−２を含む）を形成する。配線１２は、第２絶縁膜５の開口（５ａと５ｂを含む。図２（Ｍ）参照）を介して貫通配線６の端面（６−１ｂと６−２ｂを含む。図２（Ｍ）参照）と接続する。配線１２は、該接続部分を除き、すべて第２絶縁膜５の外周より内側に形成され、薄板化後の基板１の第２面１ｂの新しい表面１ｃとは接触しない。つまり、図３（Ａ）の平面図にも示しているように、第２絶縁膜５の範囲は、平面上、それぞれ貫通配線６の端面（６−１ｂと６−２ｂを含む）と配線１２（１２−１と１２−２を含む）を包含している。配線１２の外周と第２絶縁膜５の外周との最短距離は、例えば、１０μｍである。配線１２は、Ａｌのスパッタ成膜、フォトリソグラフィーを含むエッチングマスクの形成、及びＡｌの薬品エッチングを含む方法によって形成される。Ａｌ膜の厚さは、約５００ｎｍである。
【００５３】
また、基板１の第２面の新しい表面１ｃ上に、接地電極２３を形成する。接地電極２３の形成は、配線１２の形成と同時に行ってもよい。配線１２と接地電極２３の形成後、ダイシング法によって基板１を素子単位に分割し、所望のサイズのＣＭＵＴ素子を得る。そして、支持基板１１（図２（Ｍ）参照）とする研磨テープを剥離する。
【００５４】
図２（Ｎ）から分かるように、基板の第１面１a側にある第１電極８は、接続配線８ａ及び貫通配線６−２によって、基板１の第２面１ｂ側（１ｃ面と同じ）にある配線１２−２まで引出されている。同様に、基板の第１面１a側にある第２電極９は、接続配線９ａ及び貫通配線６−１によって、基板１の第２面１ｂ側（１ｃ面と同じ）にある配線１２−１まで引出されている。また、基板１は、基板１の第２面１ｂ側（１ｃ面と同じ）にある接地電極２３と接続されている。
【００５５】
更に、図示はしないが、ＣＭＵＴ素子７を制御回路と接続する。接続は、配線１２（１２−１と１２−２を含む）を介して行う。接続の方法として、ＡＣＦ接合を用いる。また、同時に、基板１を接地電極２３を介して接地して、信号ノイズを低減する。ＣＭＵＴを駆動する際、バイアス電圧を第１の電極８に印加し、信号印加または信号取り出し電極として第２の電極９を用いている。以上のように作製するＣＭＵＴは、２００Ｖ以上の電圧で駆動しても、絶縁耐性に問題がなく、リーク電流が無視できるほど微小である。
【００５６】
以上のようにして、貫通配線を有する基板、ＣＭＵＴ素子部及び制御回路からなるＣＭＵＴが作製される。本実施例のＣＭＵＴの製法によれば、ＣＭＵＴ素子は、性能に要求される基板厚さが作製工程に必要な機械強度がないほど薄くても、主要工程が支持基板なしで容易に作製できる。しかも、電極、貫通配線及び基板裏面配線と基板との間に絶縁耐性の優れた高温熱酸化膜を形成しているので、ＣＭＵＴ全体の電気的信頼性及び性能が確保できる。
【００５７】
（第２の実施例）
上記実施例で説明したＣＭＵＴは、音響波を用いた超音波診断装置、超音波画像形成装置などの被検体情報取得装置に適用することができる。被検体からの音響波をＣＭＵＴで受信し、出力される電気信号を用いて、光吸収係数などの被検体の光学特性値を反映した被検体情報や音響インピーダンスの違いを反映した被検体情報などを取得することができる。
【００５８】
図４（ａ）は、光音響効果を利用した被検体情報取得装置の実施例を示したものである。光源２０１０から出射したパルス光は、レンズ、ミラー、光ファイバー等の光学部材２０１２を介して、被検体２０１４に照射される。被検体２０１４の内部にある光吸収体２０１６は、パルス光のエネルギーを吸収し、音響波である光音響波２０１８を発生する。プローブ（探触子）２０２２内の本発明の電気機械変換装置（ＣＭＵＴ）を含むデバイス２０２０は、光音響波２０１８を受信して電気信号に変換し、信号処理部２０２４に出力する。信号処理部２０２４は、入力された電気信号に対して、Ａ／Ｄ変換や増幅等の信号処理を行い、データ処理部２０２６へ出力する。データ処理部２０２６は、入力された信号を用いて被検体情報（光吸収係数などの被検体の光学特性値を反映した特性情報）を画像データとして取得する。ここでは、信号処理部２０２４とデータ処理部２０２６を含めて、処理部という。表示部２０２８は、データ処理部２０２６から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明によるデバイスと、光源と、処理部と、を有する。そして、デバイスは、光源から発した光が被検体に照射されることにより発生する光音響波を受信して電気信号に変換し、処理部は、電気信号を用いて被検体の情報を取得する。
【００５９】
図４（ｂ）は、音響波の反射を利用した超音波エコー診断装置等の被検体情報取得装置を示したものである。プローブ（探触子）２１２２内の本発明の電気機械変換装置（ＣＭＵＴ）を含むデバイス２１２０から被検体２１１４へ送信された音響波は、反射体２１１６により反射される。デバイス２１２０は、反射された音響波（反射波）２１１８を受信して電気信号に変換し、信号処理部２１２４に出力する。信号処理部２１２４は、入力された電気信号に対して、Ａ／Ｄ変換や増幅等の信号処理を行い、データ処理部２１２６へ出力する。データ処理部２１２６は、入力された信号を用いて被検体情報（音響インピーダンスの違いを反映した特性情報）を画像データとして取得する。ここでも、信号処理部２１２４とデータ処理部２１２６を含めて、処理部という。表示部２１２８は、データ処理部２１２６から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明のデバイスと、該デバイスが出力する電気信号を用いて被検体の情報を取得する処理部と、を有し、該デバイスは、被検体からの音響波を受信し、電気信号を出力する。
【００６０】
なお、プローブは、機械的に走査するものであっても、医師や技師等のユーザが被検体に対して移動させるもの（ハンドヘルド型）であってもよい。また、図４（ｂ）のように反射波を用いる装置の場合、音響波を送信するプローブは受信するプローブと別に設けてもよい。さらに、図４（ａ）と図４（ｂ）の装置の機能をどちらも兼ね備えた装置とし、被検体の光学特性値を反映した被検体情報と、音響インピーダンスの違いを反映した被検体情報と、をどちらも取得するようにしてもよい。この場合、図４（ａ）のデバイス２０２０が光音響波の受信だけでなく、音響波の送信と反射波の受信を行うようにしてもよい。
【００６１】
また、上記の如きＣＭＵＴを、外力の大きさを測定する測定装置などでも用いることができる。ここでは、外力を受けるＣＭＵＴからの電気信号を用いて、ＣＭＵＴの表面に印加された外力の大きさを測定する。
【符号の説明】
【００６２】
１・・基板、１ａ・・基板の第１面、１ｂ・・基板の第２面、２・・ビアホール、３・・第１絶縁膜、４・・開口、５・・第２絶縁膜、６・・貫通配線（導電部材）、７・・素子部、８・・第１電極、９・・第２電極、１２・・配線
【図１】
2016122759.tif 000003
【図２】
2016122759.tif 000004
【図３】
2016122759.tif 000005
【図４】
2016122759.tif 000006