(57)【要約】【課題】ＰＷＭ制御とＰＦＭ制御との間で制御モードを切り替えた際に生じる出力電圧のリップルを軽減できる電源回路とその制御方法を提供すること。【解決手段】入力端と出力端の間に主電流路が接続され、駆動信号により導通が制御されるスイッチング素子を有する。出力電圧と所定の参照電圧を比較し、制御値を生成する制御値生成回路を有する。出力電流のフィードバック電流と前記制御値を比較する比較回路を有する。ＰＷＭ制御モードでは一定周期、ＰＦＭ制御モードでは前記出力電圧の変動に応じたタイミングでスイッチング信号を生成する信号生成回路を有する。前記スイッチング信号に応答し、前記比較回路の比較結果に応じてパルス幅が調整された前記駆動信号を生成する駆動信号生成回路を有する。ＰＷＭ制御とＰＦＭ制御との間の制御モードの切替時に、前記フィードバック電流の平均値が等しくなるように前記制御値を変更する。【選択図】図１
2016116336.tif 000002
【特許請求の範囲】
【請求項１】
直流入力電圧が印加される入力端と出力電圧を出力する出力端の間に主電流路が接続され、その制御電極に印加される駆動信号によりオン／オフが制御されるスイッチング素子と、
前記出力電圧と所定の参照電圧を比較し、その比較結果に基づいて制御値を生成する制御値生成回路と、
出力電流に応じたフィードバック電流と前記制御値を比較する比較回路と、
ＰＷＭ制御モードでは一定周期のスイッチング信号を生成し、ＰＦＭ制御モードでは前記出力電圧が所定の閾値電圧よりも小さくなったタイミングでスイッチング信号を生成するスイッチング信号生成回路と、
前記スイッチング信号生成回路からのスイッチング信号に応答し、前記比較回路の比較結果に応じてパルス幅が調整された前記駆動信号を生成する駆動信号生成回路と、
前記ＰＷＭ制御モードと前記ＰＦＭ制御モードとの間で制御モードを切り替えた際に、制御モード切替後における前記フィードバック電流の平均値が制御モード切替前の前記フィードバック電流の平均値に等しくなるように前記制御値を変更する制御回路と、
を具備することを特徴とする電源回路。 
【請求項２】
前記ＰＦＭ制御モードにおいては、前記フィードバク電流のピーク値が前記制御値によって制御されることを特徴とする請求項１に記載の電源回路。
【請求項３】
前記制御モード切替前の前記制御値と、前記制御モード切替前の前記スイッチング素子のスイッチングの周期と、前記制御モード切替後の前記スイッチング素子のスイッチングの周期を用いて、前記制御モード切替後の前記制御値を設定することを特徴とする請求項１または２に記載の電源回路。
【請求項４】
前記ＰＷＭ制御モードから前記ＰＦＭ制御モードへの切替は、前記制御値が所定の閾値より小さくなった時に行い、前記ＰＦＭ制御モードから前記ＰＷＭ制御モードへの切替は、前記スイッチング素子のスイッチングの周波数が所定の周波数よりも高くなった時に行うことを特徴とする請求項１から３のいずれか一項に記載の電源回路。
【請求項５】
前記制御モード切替のタイミングで、前記スイッチング素子に供給される前記駆動信号を立ち上げることを特徴とする請求項１から４のいずれか一項に記載の電源回路。
【請求項６】
主電流路の一端が入力端に接続され、他端が出力端に接続され、その制御電極に供給される第１の駆動信号によってオン／オフが制御される第１のスイッチングトランジスタと、
主電流路の一端が前記出力端に接続され、その他端が基準電位に接続され、その制御電極に供給される第２の駆動信号によってオン／オフが制御される第２のスイッチングトランジスタを備え、
前記第１のスイッチングトランジスタに印加される第１の駆動信号によって前記第１のスイッチングトランジスタのオン／オフを制御して出力電圧を調整する電源回路において、
出力電流に応じたフィードバック電流が予め設定された第１の制御値より大きくなったタイミングによって前記第１の駆動信号の立下りを制御する第１のモードと、
前記フィードバック電流が予め設定された第２の制御値より小さくなったタイミングによって前記第２の駆動信号の立下りを制御する第２のモードとを有し、
前記第１のモードにおいて前記フィードバック電流が予め設定された前記第1の制御値より大きくなった時に前記第２のモードに切り替え、前記第２のモードにおいて前記フィードバック電流が予め設定された前記第２の制御値より小さくなった時に前記第１のモードに切り替えるモード切替制御回路を有することを特徴とする電源回路。
【請求項７】
前記第１の制御値と前記第２の制御値が前記第１のモードと前記第２のモードの切替に応じて切り替えられて供給される第１の入力端と、前記フィードバック電流が供給される第２の入力端を有する比較回路を備え、前記比較回路の出力により前記第１の駆動信号と前記第２の駆動信号の立下りを制御することを特徴とする請求項６に記載の電源回路。
【請求項８】
直流入力電圧が印加される入力端と出力電圧を出力する出力端の間に主電流路が接続され、その制御電極に印加される駆動信号によりオン／オフが制御されるスイッチング素子と、
前記出力電圧と所定の参照電圧を比較し、その比較結果に基づいて制御値を生成する制御値生成回路と、
出力電流に応じたフィードバック電流と前記制御値を比較する比較回路と、
前記比較回路の比較結果に応じて前記駆動信号のパルス幅を調整するパルス幅制御回路と、
ＰＷＭ制御モード又はＰＦＭ制御モードに制御モードを切り替えて前記スイッチング素子の制御電極に前記駆動信号を供給する駆動制御回路と、
を具備する電源回路の制御方法において、
前記ＰＷＭ制御モードと前記ＰＦＭ制御モードとの間の制御モード切替前の前記制御値を求め、
前記ＰＷＭ制御モードと前記ＰＦＭ制御モードとの間の制御モード切替前の前記スイッチング素子のスイッチングの周期を求め、
前記制御モード切替前の前記制御値と、前記制御モード切替後の前記スイッチング素子のスイッチングの周期と、前記制御モード切替後の前記スイッチング素子のスイッチングの周期から前記制御モード切替後の制御値を設定すること、
を特徴とする電源回路の制御方法。
【請求項９】
前記出力電圧と前記所定の参照電圧との誤差値から前記制御値を出力する補償回路を備え、前記制御モード切替を行う時に前記補償回路の制御値を前記制御モード切替後の制御値に設定することを特徴とする請求項８に記載の電源回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、電源回路とその制御方法に関する。
【背景技術】
【０００２】
従来、負荷が重負荷の場合にＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｅ  Ｍｏｄｕｌａｔｉｏｎ）制御を行い、軽負荷の場合にＰＦＭ（Ｐｕｌｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ）制御に切り替える電源回路の技術が開示されている。
【０００３】
しかしながら、電源回路の制御モードをＰＷＭ制御とＰＦＭ制御との間で切替えた際に、出力電圧にリップルが生じ、出力電圧の変動を生じさせる場合が有る。この為、ＰＷＭ制御とＰＦＭ制御との間で、制御モードを切り替えた際の出力電圧のリップルを軽減する技術が望まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−５４９２号公報
【特許文献２】特開２００７−２５９６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一つの実施形態は、ＰＷＭ制御とＰＦＭ制御との間で制御モードを切り替えた際に生じる出力電圧のリップルを軽減させて制御モードの切替を行うことが出来る電源回路とその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、直流入力電圧が印加される入力端と出力電圧を出力する出力端の間に主電流路が接続され、その制御電極に印加される駆動信号によりオン／オフが制御されるスイッチング素子を有する。前記出力電圧と所定の参照電圧を比較し、その比較結果に基づいて制御値を生成する制御値生成回路を有する。出力電流に応じたフィードバック電流と前記制御値を比較する比較回路を有する。ＰＷＭ制御モードでは一定周期のスイッチング信号を生成し、ＰＦＭ制御モードでは前記出力電圧が所定の閾値電圧よりも小さくなったタイミングでスイッチング信号を生成するスイッチング信号生成回路を有する。前記スイッチング信号生成回路からのスイッチング信号に応答し、前記比較回路の比較結果に応じてパルス幅が調整された前記駆動信号を生成する駆動信号生成回路を有する。前記ＰＷＭ制御モードと前記ＰＦＭ制御モードとの間で制御モードを切り替えた際に、制御モード切替後における前記フィードバック電流の平均値が制御モード切替前の前記フィードバック電流の平均値に等しくなるように前記制御値を変更する制御回路を有する電源回路が提供される。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１の実施形態の電源回路の構成を示す図である。
【図２】図２は、第１の実施形態の電源回路の制御方法を説明する為の図である。
【図３】図３は、第２の実施形態の電源回路の制御方法を説明する為の図である。
【図４】図４は、第３の実施形態の電源回路の制御方法を説明する為の図である。
【図５】図５は、第４の実施形態の電源回路の制御方法を説明する為の図である。
【図６】図６は、第５の実施形態の電源回路の構成を示す図である。
【図７】図７は、第６の実施形態の電源回路の制御方法を説明する為の図である。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、実施形態にかかる電源回路とその制御方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００９】
（第１の実施形態）
図１は、第１の実施形態の電源回路の構成を示す図である。本実施形態の電源回路は、入力端子１０を有する。入力端子１０には、直流電圧Ｖｉｎを供給する入力電圧源１が接続される。入力端子１０には、第１のスイッチングトランジスタ１１のソース電極が接続される。第１のスイッチングトランジスタ１１のドレイン電極は端子１６に接続される。第１のスイッチングトランジスタ１１のゲート電極は、駆動回路３７に接続される。第１のスイッチングトランジスタ１１は、駆動回路３７からの駆動信号ｄｒｉｖｅ＿ｈｉｇｈｓｉｄｅによってオン／オフが制御される。第１のスイッチングトランジスタ１１の主電流路であるソース・ドレイン路は入力端子１０と出力端子２０との間に接続される。
【００１０】
第２のスイッチングトランジスタ１２のドレイン電極が端子１６に接続される。第２のスイッチングトランジスタ１２のソース電極は、接地される。第２のスイッチングトランジスタ１２のゲート電極は、駆動回路３７に接続される。第２のスイッチングトランジスタ１２は、駆動回路３７からの駆動信号ｄｒｉｖｅ＿ｌｏｗｓｉｄｅにより、第１のスイッチングトランジスタ１１に対して相補的にオン／オフが制御される。尚、駆動制御回路３６により生成された駆動信号ｄｒｉｖｅから第１のスイッチングトランジスタ１１を駆動する駆動信号ｄｒｉｖｅ＿ｈｉｇｈｓｉｄｅと第２のスイッチングトランジスタ１２を駆動する駆動信号ｄｒｉｖｅ＿ｌｏｗｓｉｄｅを駆動回路３７において生成する構成であってもよく、あるいは、駆動制御回路３６において第１のスイッチングトランジスタ１１を駆動する駆動信号ｄｒｉｖｅ＿ｈｉｇｈｓｉｄｅと第２のスイッチングトランジスタ１２を駆動する駆動信号ｄｒｉｖｅ＿ｌｏｗｓｉｄｅを生成し、駆動回路３７において、これらの駆動信号ｄｒｉｖｅ＿ｈｉｇｈｓｉｄｅと駆動信号ｄｒｉｖｅ＿ｌｏｗｓｉｄｅを増幅する構成であってもよい。
【００１１】
端子１６には、インダクタンス１４の一端が接続される。インダクタンス１４の他端は、出力端子２０に接続される。出力端子２０には、平滑コンデンサ１５の一端が接続される。平滑コンデンサ１５の他端は接地される。出力端子２０には、負荷（図示せず）が接続される。出力端子２０の出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔが、負荷に供給される。
【００１２】
出力電圧Ｖｏｕｔは、補償回路３０に供給される。補償回路３０には、所定の参照電圧Ｖｒｅｆが供給される。補償回路３０は、出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆを比較し、出力電圧Ｖｏｕｔが参照電圧Ｖｒｅｆに等しくなるようにＰＩＤ(Ｐｒｏｐｏｒｔｉｏｎａｌ  Ｉｎｔｅｇｒａｌ  Ｄｅｒｉｖａｔｉｖｅ)制御を行い、その制御の為の制御値Ｉｃｔｒｌを生成して出力する。
【００１３】
制御値Ｉｃｔｒｌは、比較回路３５に供給される。比較回路３５には、インダクタンス電流ＩＬから得られるフィードバック電流Ｉｓｅｎｓｅが供給される。フィードバック電流Ｉｓｅｎｓｅは、電流センサ１３によって検知され、比較回路３５に供給される。電流センサ１３は、例えば、インダクタンス１４に直列に接続された抵抗（図示せず）と、その抵抗に生じる電圧降下を検知する差動増幅器（図示せず）で構成される。インダクタンス電流ＩＬがインダクタンス１４を介して出力端子２０に供給され出力電流Ｉｏｕｔとして負荷に供給される。従って、インダクタンス電流ＩＬを検知してフィードバック電流Ｉｓｅｎｓｅとして帰還させることにより、負荷電流、すなわち出力電流Ｉｏｕｔを検知することが出来る。
【００１４】
比較回路３１には、出力電圧Ｖｏｕｔと閾値電圧Ｖ＿ｔｈが供給される。比較回路３１は、例えば、出力電圧Ｖｏｕｔが閾値電圧Ｖ＿ｔｈよりも低くなると、Ｈｉｇｈレベルの信号をスイッチング信号生成回路３２に供給する。
【００１５】
比較回路３５は、フィードバック電流Ｉｓｅｎｓｅを制御値Ｉｃｔｒｌと比較し、その比較結果を駆動制御回路３６に供給する。駆動制御回路３６は、例えば、ＲＳフリップフロップ回路（図示せず）を備え、比較回路３５の出力信号が、そのＲＳフリップフロップ回路のリセット端子（図示せず）に供給される。フィードバック電流Ｉｓｅｎｓｅが制御値Ｉｃｔｒｌよりも大きくなると駆動制御回路３６のＲＳフリップフロップ回路がリセットされ、駆動制御回路３６から出力される駆動信号ｄｒｉｖｅが立ち下がる。これにより、第１のスイッチングトランジスタ１１のオン時間が制御される。
【００１６】
スイッチング頻度計算回路３４には、スイッチング信号生成回路３２の出力信号であるクロック信号ｃｌｋ＿ｓｗが供給される。クロック信号ｃｌｋ＿ｓｗの周波数は、第１のスイッチングトランジスタ１１と第２のスイッチングトランジスタ１２のスイッチング周波数に等しい。スイッチング頻度計算回路３４は、例えば、カウンタ（図示せず）を備えており、所定期間内におけるクロック信号ｃｌｋ＿ｓｗの周波数をカウントする。
【００１７】
有限オートマトン３３には、補償回路３０からの制御値Ｉｃｔｒｌと、スイッチング頻度計算回路３４からの出力が供給される。有限オートマトン３３は、スイッチング頻度計算回路３４からの出力と補償回路３０からの制御値Ｉｃｔｒｌを受け、負荷状態が重負荷か軽負荷かを判定する。
【００１８】
有限オートマトン３３は、例えば、所定期間内のスイッチング信号生成回路３２のクロック信号ｃｌｋ＿ｓｗの周波数が予め定めた閾値周波数ｆｔｈを超えた場合には、重負荷になったと判断して、スイッチング信号生成回路３２がＰＷＭ制御を行うように制御する。一方、補償回路３０からの制御値Ｉｃｔｒｌが所定の閾値Ｉｔｈより小さくなった場合には、軽負荷になったと判断して、スイッチング信号生成回路３２がＰＦＭ制御を行うように制御する。また、ＰＷＭ制御とＰＦＭ制御間の制御モードの切替にあたり、有限オートマトン３３は、制御モード切替前後のフィードバック電流Ｉｓｅｎｓｅの平均値が等しくなるように補償回路３０の制御値Ｉｃｔｒｌを書替える制御を行う。この制御値の書替えについては、後述する。
【００１９】
スイッチング信号生成回路３２には、基準クロック信号ｃｌｋ＿ｂａｓｅと比較回路３１の出力信号と有限オートマトン３３からの制御信号が供給される。スイッチング信号生成回路３２は、有限オートマトン３３の制御により、例えば、ＰＷＭ制御においては、基準クロック信号ｃｌｋ＿ｓｗで立上りが制御されるクロック信号ｃｌｋ＿ｓｗを出力し、ＰＦＭ制御においては、比較回路３１からの出力信号で立上りが制御されるクロック信号ｃｌｋ＿ｓｗを出力する。
【００２０】
スイッチング信号生成回路３２は、例えば、カウンタ（図示せず）を有する。カウンタのカウント値を適宜設定することにより、スイッチング信号生成回路３２のクロック信号ｃｌｋ＿ｓｗの立上りと立下りを制御することが出来る。例えば、基準クロック信号ｃｌｋ＿ｂａｓｅのゼロ番目のカウント値で立上り、Ｎ番目のカウント値で立下がるクロック信号ｃｌｓ＿ｓｗを生成する構成とすることが出来る。尚、例えば、スイッチング信号生成回路３２内にリングオシレータ（図示せず）を設け、そのリングオシレータが出力する基準周波数の信号（図示せず）を基準クロック信号ｃｌｋ＿ｂａｓｅとして用いる構成であっても良い。
【００２１】
本実施形態によれば、駆動信号ｄｒｉｖｅの立上りは、ＰＷＭ制御においては、基準クロック信号ｃｌｋ＿ｂａｓｅから生成される一定周期のクロック信号ｃｌｋ＿ｓｗの立上りで制御され、ＰＦＭ制御においては出力電圧Ｖｏｕｔが閾値電圧Ｖ＿ｔｈより低くなったタイミングで制御される。一方、駆動信号ｄｒｉｖｅの立下りは、ＰＷＭ制御及びＰＦＭ制御のいずれにおいても、フィードバック電流Ｉｓｅｎｓｅが制御値Ｉｃｔｒｌを超えたタイミングで制御される。すなわち、ＰＷＭ制御及びＰＦＭ制御のいずれにおいても、フィードバック電流Ｉｓｅｎｓｅのピーク値を、制御値Ｉｃｔｒｌで制限する構成となっている。従って、ＰＷＭ制御とＰＦＭ制御の間で制御モードの切替を行う際に、制御値Ｉｃｔｒｌを制御することによって制御モード切替前後のフィードバック電流Ｉｓｅｎｓｅの平均値が同じになるように制御することが出来る。フィードバック電流Ｉｓｅｎｓｅの平均値が等しくなるように制御することによりインダクタンス電流ＩＬの平均値、従って、出力電流Ｉｏｕｔの平均値を等しくする制御を行うことが出来る為、制御モードの切替に伴う出力電圧Ｖｏｕｔに生じるリップルの発生を抑制することが出来る。
【００２２】
図２は、第１の実施形態の電源回路の制御方法を説明する為の図である。図２は、制御モードの切替のステップを状態遷移図で示している。重負荷におけるＰＷＭ制御（１００）は、補償回路３０の制御値Ｉｃｔｒｌが所定の閾値Ｉｔｈよりも小さい場合に維持される（１０１）。制御値Ｉｃｔｒｌが所定の閾値Ｉｔｈよりも大きくなるとＰＦＭ制御（２００）に移行させる制御を行う（１１０）。軽負荷になり、出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆとの誤差が大きくなった場合の制御である。
【００２３】
クロック信号ｃｌｋ＿ｓｗの周波数ｆが閾値ｆｔｈよりも小さい時には、ＰＦＭ制御を維持する（２０１）。
【００２４】
クロック信号ｃｌｋ＿ｓｗの周波数ｆが閾値ｆｔｈよりも大きくなると、ＰＷＭ制御に移行させる（２１０）。重負荷になり、出力電圧Ｖｏｕｔが閾値電圧Ｖ＿ｔｈよりも低下する頻度が高くなった場合の制御である。
【００２５】
（第２の実施形態）  
図３は、第２の実施形態の電源回路の制御方法を説明する為の図である。ＰＦＭ制御をＰＷＭ制御に移行させる場合の制御方法を示す。出力電圧Ｖｏｕｔが閾値電圧Ｖ＿ｔｈより低くなると、スイッチング信号生成回路３２のクロック信号ｃｌｋ＿ｓｗが立上る。クロック信号ｃｌｋ＿ｓｗの立上りに応答して、駆動信号ｄｒｉｖｅが立上る。フィードバック電流Ｉｓｅｎｓｅが制御値Ｉｃｔｒｌより大きくなると、駆動制御回路３６のフリップフロップ回路（図示せず）がリセットされ、駆動信号ｄｒｉｖｅが立下がる。一定の周期で出力されるクロック信号ｃｌｋ＿ｓｗの立上りに応答して立上り、フィードバック電流Ｉｓｅｎｓｅと制御値Ｉｃｔｒｌの比較結果に応答して立下がる駆動信号ｄｒｉｖｅが生成されるＰＦＭ制御が行われる。フィードバック電流Ｉｓｅｎｓｅのピーク値は、制御値Ｉｃｔｒｌで制御される。
【００２６】
クロック信号ｃｌｋ＿ｓｗの周波数ｆが閾値ｆｔｈを超えると有限オートマトン３３がＰＷＭイネーブル信号ｅｎ＿ｐｗｍをＨｉｇｈレベルにする。このＰＷＭイネーブル信号ｅｎ＿ｐｗｍのＨｉｇｈレベルへの立上りに応答して、スイッチング信号生成回路３２がクロック信号ｃｌｋ＿ｓｗを出力する。すなわち、クロック信号ｃｌｋ＿ｓｗの位相シフトが行われる。例えば、スイッチング信号生成回路３２に備えられるカウンタ（図示せず）をリセットし、クロック信号ｃｌｋ＿ｓｗを立上げることによりクロック信号ｃｌｋ＿ｓｗの位相シフトを行うことが出来る。クロック信号ｃｌｋ＿ｓｗの位相シフトを行った後は、カウンタに設定された所定のカウント値に従い、スイッチング信号生成回路３２から一定周期のクロック信号ｃｌｋ＿ｓｗが出力される。
【００２７】
ＰＷＭイネーブル信号ｅｎ＿ｐｗｍの立上りに応答して、有限オートマトン３３は、新たな制御値Ｉｃｔｒｌを算出して、補償回路３０の制御値Ｉｃｔｒｌを書替える制御を行う。新たな制御値Ｉｃｔｒｌは、フィードバック電流Ｉｓｅｎｓｅの平均値が制御モード切替前のフィードバック電流Ｉｓｅｎｓｅに等しくなる値に設定される。この新たな制御値Ｉｃｔｒｌの算出方法については後述する。フィードバック電流Ｉｓｅｎｓｅが新たな制御値Ｉｃｔｒｌより大きくなるタイミングで駆動信号ｄｒｉｖｅは立下がる。すなわち、ＰＷＭ制御においては駆動信号ｄｒｉｖｅの立上りは、クロック信号ｃｌｋ＿ｓｗの立上りで制御され、駆動信号ｄｒｉｖｅの立下りは、フィードバック電流Ｉｓｅｎｓｅが制御値Ｉｃｔｒｌより大きくなるタイミングで制御される。
【００２８】
本実施形態の電源回路の制御方法によれば、ＰＦＭ制御からＰＷＭ制御への移行は、クロック信号ｃｌｋ＿ｓｗの周波数ｆが閾値ｆｔｈを超えた時に行われる。ＰＦＭ制御からＰＷＭ制御への移行に伴い、クロック信号ｃｌｋ＿ｓｗが出力電圧Ｖｏｕｔが閾値電圧Ｖ＿ｔｈよりも低くなった時に出力される制御から、クロック信号ｃｌｋ＿ｓｗが一定のタイミングで出力される制御に移行する。ＰＦＭ制御とＰＷＭ制御におけるフィードバック電流Ｉｓｅｎｓｅのピーク値は、いずれの制御モードにおいても制御値Ｉｃｔｒｌによって制御される。従って、ＰＦＭ制御とＰＷＭ制御間の制御モード切替に応じて制御値Ｉｃｔｒｌを調整することによりフィードバック電流Ｉｓｅｎｓｅの平均値を制御モードの切替前後で等しい値に設定することが出来る。制御値の設定方法については、後述する。
【００２９】
（第３の実施形態）  
図４は、第３の実施形態の電源回路の制御方法を説明する為の図である。ＰＷＭ制御をＰＦＭ制御に移行させる場合の制御方法を示す。ＰＷＭ制御においてはクロック信号ｃｌｋ＿ｓｗの立上りに応答して駆動信号ｄｒｉｖｅが立上り、フィードバック電流Ｉｓｅｎｓｅが制御値Ｉｃｔｒｌより大きくなったタイミングで駆動信号ｄｒｉｖｅが立下がる。
【００３０】
制御値Ｉｃｔｒｌが閾値Ｉｔｈより大きくなると有限オートマトン３３はＰＷＭイネーブル信号ｅｎ＿ｐｗｍをＬｏｗレベルにし、制御モードをＰＦＭ制御に移行させる。軽負荷になり、出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆの誤差が大きくなった状態に相当する。ＰＷＭイネーブル信号ｅｎ＿ｐｗｍがＬｏｗレベルになったことに応答して、クロック信号ｃｌｋ＿ｓｗが立上る。例えば、スイッチング信号生成回路３２に備えられるカウンタ（図示せず）をリセットさせて、クロック信号ｃｌｋ＿ｓｗを立ち上げる。ＰＷＭ制御からＰＦＭ制御への切替が行われた後のクロック信号ｃｌｋ＿ｓｗの立上げは、出力電圧Ｖｏｕｔが閾値電圧Ｖ＿ｔｈよりも低くなったタイミングに応答して行われる。すなわち、クロック信号ｃｌｋ＿ｓｗの立上がりは比較回路３１からの出力信号によって制御される。すなわち、駆動信号ｄｒｉｖｅの立上りが、出力電圧Ｖｏｕｔが閾値電圧Ｖ＿ｔｈより小さくなったタイミングで制御されるＰＦＭ制御が行われる。
【００３１】
駆動信号ｄｒｉｖｅの立下りは、フィードバック電流Ｉｓｅｎｓｅが制御値Ｉｃｔｒｌより大きくなったタイミングに応答して行われる。
【００３２】
本実施形態の電源回路の制御方法によれば、ＰＷＭ制御からＰＦＭ制御への移行は、制御値Ｉｃｔｒｌが閾値Ｉｔｈを超えた時に行われる。ＰＷＭ制御からＰＦＭ制御への移行に伴い、駆動信号ｄｒｉｖｅの立上りが一定のタイミングで出力されるクロック信号ｃｌｋ＿ｓｗに応答する制御から、出力電圧Ｖｏｕｔが閾値電圧Ｖ＿ｔｈよりも低くなった時に出力されるクロック信号ｃｌｋ＿ｓｗに応答する制御に移行する。一方、駆動信号ｄｒｉｖｅの立下りは、フィードバック電流Ｉｓｎｓｅが制御値Ｉｃｔｒｌより大きくなったタイミングに応答する制御が行われる。すなわち、ＰＷＭ制御とＰＦＭ制御におけるフィードバック電流Ｉｓｅｎｓｅのピーク値は、いずれも制御値Ｉｃｔｒｌによって制御される。尚、ＰＦＭ制御においては、クロック信号ｃｌｋ＿ｓｗの発生タイミングが出力電圧Ｖｏｕｔと閾値電圧Ｖ＿ｔｈの比較結果によって変化し、ＰＷＭ制御からＰＦＭ制御に切替えた後のインダクタンス電流ＩＬの平均値が切替前のインダクタンス電流ＩＬの平均値になる制御となる為、ＰＦＭ制御への移行時の新たな制御値Ｉｃｔｒｌは適宜設定することが出来る。
【００３３】
（第４の実施形態）
図５は、第４の実施形態の電源回路の制御方法を説明する為の図である。ＰＦＭ制御からＰＷＭ制御へ制御モードを切り替える際の制御値Ｉｃｔｒｌの設定方法を説明する。
【００３４】
制御モードを切り替える前のＰＦＭ制御におけるフィードバック電流Ｉｓｅｎｓｅが形成する三角形（Ａ）、すなわち、ポイントＴ１、ポイントＴ２及びポイントＴ３で囲まれた三角形（Ａ）の面積は、高さＨ、幅α×Ｈとすると、０．５×α×Ｈ×Ｈで示すことができる。一方、制御方法をＰＷＭ制御に切り替えた後のフィードバック電流Ｉｓｅｎｓｅが形成する三角形（Ｂ）、すなわち、ポイントｔ１、ポイントｔ２及びポイントｔ３で囲まれた三角形（Ｂ）の面積は、高さｈ、幅α×ｈとすると、０．５×α×ｈ×ｈで表すことが出来る。
【００３５】
夫々の三角形（Ａ）及び三角形（Ｂ）は、夫々電荷量に相当する。従って、夫々の三角形（Ａ）及び三角形（Ｂ）の面積に相当する電荷量を、夫々の周期Ｔ（＝β×ｔ）及びｔで除した値は、フィードバック電流Ｉｓｅｎｓｅの夫々の周期における平均値となる。従って、０．５×α×Ｈ×Ｈ／Ｔで求まる値と０．５×α×ｈ×ｈ／ｔで求まる値を等しくすることで制御モード切替前後におけるフィードバック電流Ｉｓｅｎｓｅの平均値を等しくすることが出来る。
【００３６】
三角形（Ａ）と三角形（Ｂ）のそれぞれの高さＨ及びｈは、制御値Ｉｃｔｒｌ１と制御値Ｉｃｔｒｌ２によって制御される。すなわち、ポイントＴ２及びポイントｔ２における高さＨ及び高さｈは、夫々、制御値Ｉｃｔｒｌ１と制御値Ｉｃｔｒｌ２によって求めることが出来る。
【００３７】
また、三角形（Ａ）及び三角形（Ｂ）の斜辺の傾きは、インダクタンス１４によって定まる為、三角形（Ａ）と三角形（Ｂ）は相似形となる。この為、夫々の三角形（Ａ）と三角形（Ｂ）の高さ（Ｈ、ｈ）と夫々の底辺の長さの比率αは、等しい。
【００３８】
従って、制御モード切替前の周期Ｔと切替後の周期ｔの関係が、Ｔ＝β×ｔの場合、三角形（Ｂ）の高さｈを、三角形（Ａ）の高さＨをβの平方根で除した値とすることにより制御モード切替前後のフィードバック電流Ｉｓｅｎｓｅの平均値を等しくすることが出来る。尚、切替前の周期Ｔは、切替直前の周期ではなく、複数サイクル分の周期の平均の値を用いることも出来る。
【００３９】
補償回路３０が出力する制御値Ｉｃｔｒｌは、例えば、次の式（１）で示される。
Ｉｃｔｒｌ［ｎ］＝Ｉｃｔｒｌ［ｎ−１］＋ａ×ｅｒｒｏｒ［ｎ］
＋ｂ×ｅｒｒｏｒ［ｎ−１］＋ｃ×ｅｒｒｏｒ［ｎ−２］
＋ｄ×ｅｒｒｏｒ［ｎ−３］  ・・・  （１）
【００４０】
式（１）において、ｅｒｒｏｒは誤差値、ａ、ｂ、ｃ及びｄは補償係数を示す。また、［ｎ］は、現在の値、［ｎ−１］は、一つ前のサイクルの値、［ｎ−２］は、２サイクル前の値、［ｎ−３］は３サイクル前の値であることを示している。Ｉｃｔｒｌ［ｎ−１］をβの平方根で除した値にして新たな制御値Ｉｃｔｒｌ［ｎ］を求め、補償回路３０の制御値をその新たな制御値に書替えることにより、制御モード切替後のフィードバック電流Ｉｓｅｎｓｅの平均値を制御モード切替前のフィードバック電流Ｉｓｅｎｓｅの平均値に等しくすることが出来る。
【００４１】
本実施形態によれば、制御値Ｉｃｔｒｌの書替えのみで制御モード切替前後におけるフィードバック電流Ｉｓｅｎｓｅの平均値を等しい値に制御することが出来る為、制御が容易である。フィードバック電流Ｉｓｅｎｓｅの平均値を制御モードの切換え前後で等しくすることにより、制御モードの切替に伴う出力電圧Ｖｏｕｔのリップルの発生を抑制することが出来る。
【００４２】
（第５の実施形態）
図６は、第５の実施形態の電源回路の構成を示す図である。既述の実施形態に対応する構成要素には同一の符号を付し、重複した記載は必要な場合のみ行う。本実施形態は、駆動制御回路３６の出力信号を受けるピーク／バレー検出制御回路４０を有する。ピーク／バレー検出制御回路４０からの制御信号は、選択回路４２と駆動制御回路３６の動作モードを、ピーク検知モードとバレー検知モードとの間で切替る。
【００４３】
フィードバック電流Ｉｓｅｎｓｅは、ゼロ調整回路４１に供給される。ゼロ調整回路４１は、制御信号ＳＴＢＹに応答してスタンバイ状態におけるフィードバック電流Ｉｓｅｎｓｅの値を保持し、スタンバイ状態におけるフィードバック電流Ｉｓｅｎｓｅの値に相当する制御値Ｉｚｅｒｏを選択回路４２に供給する。選択回路４２は、ピーク検知／バレー検知制御回路４０からの制御信号に応答して、制御値Ｉｚｅｒｏと補償回路３０からの制御値Ｉｃｔｒｌを切り替える。
【００４４】
選択回路４２の出力は、ＤＡコンバータ４３に供給される。ＤＡコンバータ４３によりアナログ変換された制御値Ｉｃｏｍｐが比較回路３５に供給される。
【００４５】
駆動制御回路３６により生成された駆動信号ｄｒｉｖｅは、駆動回路３７に供給され、駆動回路３７で増幅されて第１のスイッチングトランジスタ１１を駆動する駆動信号ｄｒｉｖｅ＿ｈｉｇｈｓｉｄｅと第２のスイッチングトランジスタ１２を駆動する駆動信号ｄｒｉｖｅ＿ｌｏｗｓｉｄｅとして、夫々、第１のスイッチングトランジスタ１１と第２のスイッチングトランジスタ１２のゲートに供給される。尚、駆動制御回路３６が出力する駆動信号ｄｒｉｖｅは、第１のスイッチングトランジスタ１１を駆動する駆動信号ｄｒｉｖｅ＿ｈｉｇｈｓｉｄｅと第２のスイッチングトランジスタ１２を駆動する駆動信号ｄｒｉｖｅ＿ｌｏｗｓｉｄｅを含むが、便宜的に駆動信号ｄｒｉｖｅとして示している。
【００４６】
（第６の実施形態）
図７を用いて、図６に示す実施形態の電源回路の制御方法を説明する。本実施形態においては、クロック信号ｃｌｋ＿ｓｗの立上りに応答して、第１のスイッチングトランジスタ１１をオンさせる駆動信号ｄｒｉｖｅ＿ｈｉｇｈｓｉｄｅが立上る。フィードバック電流Ｉｓｅｎｓｅが制御値Ｉｃｏｍｐより大きくなると第１のスイッチングトランジスタ１１を駆動する駆動信号ｄｒｉｖｅ＿ｈｉｇｈｓｉｄｅが立下る。すなわち、フィードバック電流Ｉｓｅｎｓｅのピーク値は、制御値Ｉｃｏｍｐにより制御される。ＰＷＭ制御に切り替えた場合には、出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆとの誤差値に応じて新たな制御値Ｉｃｔｒｌが補償回路３０により設定される。図７の上段に示す「新制御値」は、その制御値を示す。
【００４７】
フィードバック電流Ｉｓｅｎｓｅが制御値Ｉｃｏｍｐより大きくなったタイミングで第２のスイッチングトランジスタ１２をオンさせる駆動信号ｄｒｉｖｅ＿ｌｏｗｓｉｄｅが立上る。フィードバック電流Ｉｓｅｎｓｅが制御値Ｉｃｏｍｐより大きくなったタイミングでピーク／バレー検出制御回路４０は、選択回路４２を制御して、バレー検知モードに切り替える。すなわち、ゼロ調整回路４１からの制御値ＩｚｅｒｏがＤＡコンバータ４３に供給される制御に切り替える。
【００４８】
バレー検知モードに切替えられると、フィードバック電流Ｉｓｅｎｓｅが制御値Ｉｚｅｒｏよりも小さくなったタイミングで駆動信号ｄｒｉｖｅ＿ｌｏｗｓｉｄｅが立下がる。すなわち、フィードバック電流Ｉｓｅｎｓｅが制御値Ｉｚｅｒｏよりも小さくなったタイミングで第２のスイッチングトランジスタ１２をオフさせる。第２のスイッチングトランジスタ１２をオフさせることにより、インダクタ電流ＩＬが接地側に逆流する現象を回避することが出来る。これにより、インダクタ電流ＩＬが接地側へ放出されることを回避することが出来るため、電力効率を高めることが出来る。
【００４９】
本実施形態の電源回路においては、一つの比較回路３５によりピーク検知モードとバレー検知モードを行うことが出来る。すなわち、選択回路４２を切り替えて、比較回路３５によりフィードバック電流Ｉｓｅｎｓｅのピーク値と補償回路３０からの制御値Ｉｃｔｒｌを比較する制御により、フィードバック電流Ｉｓｅｎｓｅのピーク値を制御するピーク検知モードとなり、制御値Ｉｚｅｒｏとフィードバック電流Ｉｓｅｎｓｅのバレー値を比較する制御によりバレー検知モードとなる。
【００５０】
本実施形態によれば、フィードバク電流Ｉｓｅｎｓｅのピーク値とバレー値を検知する度にフィードバック電流Ｉｓｅｎｓｅを検知するモードをピーク検知モードとバレー検知モードとの間で切り替える制御を行う。ピーク検知モードによってフィードバック電流Ｉｓｅｎｓｅのピーク値を制御することが出来る。この制御により、既述の通り、ＰＦＭ制御とＰＷＭ制御の間で制御モードの切替を行った際のフィードバック電流Ｉｓｅｎｓｅの平均電流を等しくする制御を行う事が出来る。また、バレー検知モードにおいてフィードバック電流Ｉｓｅｎｓｅがゼロになるタイミングで第２のスイッチングトランジスタ１２をオフにする制御を行うことが出来るため、インダクタ電流ＩＬが接地側へ逆流する現象を回避することが出来る。
【００５１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５２】
１０  入力端子、１１  第１のスイッチングトランジスタ、１２  第２のスイッチングトランジスタ、１３  電流センサ、１４  インダクタンス、１５  平滑コンデンサ、２０  出力端子、３０  補償回路、３１  比較回路、３２  スイッチング信号生成回路、３３  有限オートマトン、３４  スイッチング頻度計算回路、３５  比較回路、３６  駆動制御回路、３７  駆動回路、４２  選択回路、４３  ＤＡコンバータ、４０  ピーク／バレー検出制御回路。
【図１】
2016116336.tif 000003
【図２】
2016116336.tif 000004
【図３】
2016116336.tif 000005
【図４】
2016116336.tif 000006
【図５】
2016116336.tif 000007
【図６】
2016116336.tif 000008
【図７】
2016116336.tif 000009