(57)【要約】      （修正有）【課題】回路サイズの大型化を招くことなく、広帯域なインピーダンス変成を実現するインピーダンス整合回路を提供する。【解決手段】マイクロ波集積回路の絶縁膜が中心に位置するように、マイクロ波集積回路が有する上部の配線層と下部の配線層に亘って配線されている立体螺旋構造の第１の線路２１と、その絶縁膜が中心に位置するように、上部の配線層と下部の配線層に亘って、第１の線路２１と平行に配線されている立体螺旋構造の第２の線路２２とから構成される第１の線路及び第２の線路はビアホール２３によって電気的に接続されている。【選択図】図２
2016116034.tif 000002
【特許請求の範囲】
【請求項１】
複数の配線層を有し、前記複数の配線層の間に絶縁膜が充填されているマイクロ波集積回路に形成されるインピーダンス整合回路において、
前記絶縁膜が中心に位置するように、前記複数の配線層に亘って配線されている立体螺旋構造の第１の線路と、
前記絶縁膜が中心に位置するように、前記複数の配線層に亘って、前記第１の線路と平行に配線されている立体螺旋構造の第２の線路とから構成されていることを特徴とするインピーダンス整合回路。
【請求項２】
前記第１の線路の始点と終点が入力端子対を構成し、前記第２の線路の始点と終点が出力端子対を構成していることを特徴とする請求項１記載のインピーダンス整合回路。
【請求項３】
前記第１の線路の始点と前記第２の線路の始点との間にコンデンサが接続され、前記第１及び第２の線路の終点がグランドと接続されていることを特徴とする請求項２記載のインピーダンス整合回路。
【請求項４】
前記第１及び第２の線路の始点がコンデンサを介してグランドと接続され、前記第１及び第２の線路の終点がグランドと接続されていることを特徴とする請求項２記載のインピーダンス整合回路。
【請求項５】
前記第１の線路の途中部分がグランドと接続され、前記第２の線路の終点がグランドと接続されていることを特徴とする請求項２記載のインピーダンス整合回路。
【請求項６】
前記第１及び第２の線路が２組形成されており、
１組目の前記第１の線路の始点と、２組目の前記第２の線路の始点とが第１の外部接続点と接続され、
１組目の前記第２の線路の始点と、２組目の前記第１の線路の始点とが第２の外部接続点と接続され、
１組目の前記第１の線路の終点と、２組目の前記第１の線路の終点とが接続され、
２組目の前記第２の線路の終点が第３の外部接続点と接続され、
１組目の前記第２の線路の終点がグランドと接続されていることを特徴とする請求項１記載のインピーダンス整合回路。
【請求項７】
高周波を増幅する高周波増幅器の入力回路、出力回路及び段間回路のうち、少なくとも１つの回路に、前記第１及び第２の線路が実装されていることを特徴とする請求項１から請求項６のうちのいずれか１項記載のインピーダンス整合回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、動作周波数でインピーダンス変成機能を有する小型のインピーダンス整合回路に関するものである。
【背景技術】
【０００２】
以下の非特許文献１には、基本周波数でインピーダンス変成機能を有するインピーダンス整合回路が記載されている。
このインピーダンス整合回路は、入力端子と出力端子の間に、複数のインダクタが直列に接続され、複数のコンデンサが並列に接続されている低域通過型フィルタを構成している。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】小西良弘監修、本城和彦著、“マイクロ波半導体回路  基礎と展開，”１９９３年  日刊工業新聞社発行
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のインピーダンス整合回路は以上のように構成されているので、所望の周波数帯域でのインピーダンス変成を実現することができるが、周波数が低い場合には、大きなインダクタとコンデンサを用いる必要があるため、回路サイズが大きくなってしまう課題があった。また、周波数が高い場合でも、動作周波数帯域幅が広い場合には、インピーダンスの変成に要するインダクタ及びコンデンサの段数を多くする必要があるため、回路サイズが大きくなってしまう課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、回路サイズの大型化を招くことなく、インピーダンス変成を実現することができるインピーダンス整合回路を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係るインピーダンス整合回路は、マイクロ波集積回路の絶縁膜が中心に位置するように、そのマイクロ波集積回路が有する複数の配線層に亘って配線されている立体螺旋構造の第１の線路と、その絶縁膜が中心に位置するように、複数の配線層に亘って、第１の線路と平行に配線されている立体螺旋構造の第２の線路とから構成されているものである。
【発明の効果】
【０００７】
この発明によれば、マイクロ波集積回路の絶縁膜が中心に位置するように、そのマイクロ波集積回路が有する複数の配線層に亘って配線されている立体螺旋構造の第１の線路と、その絶縁膜が中心に位置するように、複数の配線層に亘って、第１の線路と平行に配線されている立体螺旋構造の第２の線路とから構成されているので、回路サイズの大型化を招くことなく、インピーダンス変成を実現することができる効果がある。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１によるインピーダンス整合回路の構成を示す概念図ある。
【図２】この発明の実施の形態１によるインピーダンス整合回路を示す構成図である。
【図３】図２のインピーダンス整合回路の等価回路図である。
【図４】第１の線路２１の始点がポート（１）、第２の線路２２の始点がポート（２）、第１の線路２１及び第２の線路２２の終点がグランドと接続されているインピーダンス整合回路を示す構成図である。
【図５】図４のインピーダンス整合回路の等価回路図である。
【図６】Ｓパラメータ（Ｓ１１、Ｓ２１、Ｓ２２）の計算結果を示す説明図である。
【図７】第１の線路２１の始点と第２の線路２２の始点との間にコンデンサ４１が接続され、第１の線路２１及び第２の線路２２の終点がグランドと接続されているインピーダンス整合回路を示す構成図である。
【図８】図７のインピーダンス整合回路の等価回路図である。
【図９】Ｓパラメータ（Ｓ１１、Ｓ２１、Ｓ２２）の計算結果を示す説明図である。
【図１０】第１の線路２１及び第２の線路２２の始点がコンデンサ５１，５２を介してグランドと接続され、第１の線路２１及び第２の線路２２の終点がグランドと接続されている例を示す構成図である。
【図１１】図１０のインピーダンス整合回路の等価回路図である。
【図１２】Ｓパラメータ（Ｓ１１、Ｓ２１、Ｓ２２）の計算結果を示す説明図である。
【図１３】第１の線路２１の略中間点（途中部分）がグランドと接続され、第２の線路２２の終点がグランドと接続されている例を示す構成図である。
【図１４】図１３のインピーダンス整合回路の等価回路図である。
【図１５】Ｓパラメータ（Ｓ１１、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３３）の計算結果を示す説明図である。
【図１６】この発明の実施の形態５によるインピーダンス整合回路を示す構成図である。
【図１７】図１６のインピーダンス整合回路の等価回路図である。
【図１８】Ｓパラメータ（Ｓ１１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ３３）の計算結果を示す説明図である。
【図１９】この発明の実施の形態６によるインピーダンス整合回路が適用する高周波増幅器を示す構成図である。
【図２０】図１９の高周波増幅器の等価回路図である。
【図２１】図２０の増幅器７０を単段のマイクロ波トランジスタ７２で構成した場合の等価回路である。
【図２２】この発明の実施の形態６によるインピーダンス整合回路が適用する高周波増幅器を示す構成図である。
【図２３】図２２の高周波増幅器の等価回路図である。
【発明を実施するための形態】
【０００９】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。
実施の形態１．
この実施の形態１では、インピーダンス整合回路が、複数の配線層を有し、複数の配線層の間に絶縁膜が充填されているマイクロ波集積回路（ＭＭＩＣ：Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）に形成されるものを想定している。
図１はこの発明の実施の形態１によるインピーダンス整合回路の構成を示す概念図であり、図２はこの発明の実施の形態１によるインピーダンス整合回路を示す構成図である。
また、図３は図２のインピーダンス整合回路の等価回路図である。
【００１０】
図１において、第１の線路１１はインダクタとして機能する立体螺旋構造の線路である。
第２の線路１２はインダクタとして機能する立体螺旋構造の線路である。
第１の線路１１と第２の線路１２は、互いに平行に配線されることで、２重螺旋構造を形成している。
また、第１の線路１１と第２の線路１２の中心には絶縁体１３が置かれている。
【００１１】
図２は図１のインピーダンス整合回路がＭＭＩＣ上に形成された状態を示すものであり、ＭＭＩＣは複数の配線層を有し、複数の配線層の間には絶縁膜が充填されている。
図２では、ＭＭＩＣが有している配線層が２層である例を示しており、上部の配線層と下部の配線層との間に絶縁膜が充填されている。
第１の線路２１は図１の第１の線路１１と同等の線路であり、ＭＭＩＣの絶縁膜が中心に位置するように、ＭＭＩＣにおける上部の配線層と下部の配線層とに亘って配線されている立体螺旋構造の線路である。
第２の線路２２は図１の第２の線路１２と同等の線路であり、ＭＭＩＣの絶縁膜が中心に位置するように、ＭＭＩＣにおける上部の配線層と下部の配線層とに亘って配線されている立体螺旋構造の線路である。
【００１２】
図２では、上部の配線層に配線されている第１の線路２１及び第２の線路２２は灰色で表記され、下部の配線層に配線されている第１の線路２１及び第２の線路２２は黒色で表記されている。
なお、ＭＭＩＣにおける上部の配線層に配線される第１の線路２１及び第２の線路２２と、ＭＭＩＣにおける下部の配線層に配線される第１の線路２１及び第２の線路２２とは、ビアホール２３によって電気的に接続されている。
ここでは、ＭＭＩＣが有している配線層が２層である例を示しているが、ＭＭＩＣが有している配線層が２層に限るものではなく、ＭＭＩＣが３層以上の配線層を有して、第１の線路２１及び第２の線路２２が、３層以上の配線層に亘って配線されるものであってもよい。
【００１３】
図３において、インダクタ３１は図２の第１の線路２１が機能するインダクタを示し、インダクタ３２は図２の第２の線路２２が機能するインダクタを示している。
絶縁体３３は第１の線路２１及び第２の線路２２の中心に位置するＭＭＩＣの絶縁膜に相当する。
図２のインピーダンス整合回路は、図３の等価回路図から明らかなように、絶縁体３３を磁気回路とするトランスとみなすことができる。
【００１４】
ここで、図２のインピーダンス整合回路における第１の線路２１の始点と終点が入力端子対を構成し、第２の線路２２の始点と終点が出力端子対を構成しているものとする。
図４は入力端子対を構成する第１の線路２１の始点がポート（１）、出力端子対を構成する第２の線路２２の始点がポート（２）、第１の線路２１及び第２の線路２２の終点がグランドと接続されている例を示している。また、図５は図４のインピーダンス整合回路の等価回路を示している。
【００１５】
図４のインピーダンス整合回路は、図５の等価回路図から明らかなように、トランスとして動作する。
例えば、第１の線路２１の螺旋の直径が１１０μｍ、線路幅が１０μｍ、巻き数が１１、第２の線路２２の螺旋の直径が７０μｍ、線路幅が１０μｍ、巻き数が５、絶縁体３３の誘電率が６、ポート（１）のポートインピーダンスが３０Ω、ポート（２）のポートインピーダンスが４５Ωであるとして、Ｓパラメータ（Ｓ１１、Ｓ２１、Ｓ２２）を計算すると、Ｓパラメータ（Ｓ１１、Ｓ２１、Ｓ２２）の計算結果は図６のようになる。
図６より、１３ＧＨｚを中心周波数として、Ｓ２１が約−１．８ｄＢ、Ｓ１１及びＳ２２が約−１８ｄＢになり、トランスとして正常に動作していることがわかる。
【００１６】
図４のインピーダンス整合回路は、トランスとして正常に動作するため、インピーダンス変成を実現することができる。また、第１の線路２１と第２の線路２２が２重螺旋構造を形成するようにしており、１つのインダクタを形成するスペースで第１の線路２１と第２の線路２２を配置することができるため、小型化を図ることができる。
高周波を増幅する高周波増幅器の入力回路、出力回路又は段間回路に対して、図４のインピーダンス整合回路を適用することで、低インピーダンスなトランジスタから所望のインピーダンスへのインピーダンス変成や、高インピーダンスなトランジスタから所望のインピーダンスへのインピーダンス変成を実現することができる。
また、高周波増幅器に対して、図４のインピーダンス整合回路を適用することで、高周波増幅器を小型化することができる。
【００１７】
図４のインピーダンス整合回路は、入力端子対と出力端子対の間が絶縁体３３によって絶縁されているため、直流成分をカットするＤＣカット機能を有しており、ＤＣカット用のコンデンサを省略することが可能である。
また、図４のインピーダンス整合回路は、２層のメタル配線（第１の線路２１、第２の線路２２）だけで実現することができ、また、図４のインピーダンス整合回路は、一般的なトランスと異なり、配線に対して絶縁被膜を必要としない。そのため、絶縁被膜の分だけ構造を小型化することができるとともに、絶縁被膜による磁気損失を低減することができる。
【００１８】
実施の形態２．
図７はこの発明の実施の形態２によるインピーダンス整合回路を示す構成図である。即ち、図７は第１の線路２１の始点と第２の線路２２の始点との間にコンデンサ４１が接続され、第１の線路２１及び第２の線路２２の終点がグランドと接続されている例を示している。また、図８は図７のインピーダンス整合回路の等価回路を示している。
【００１９】
図７のインピーダンス整合回路では、ポート（１）とポート（２）の間にコンデンサ４１が接続されているが、このコンデンサ４１がトランスに対する結合容量として、磁界結合を補うように動作する。
図７のインピーダンス整合回路では、入出力端子間の結合が、磁界結合と容量結合の２つになるため、複共振を起こして、多数の伝達モードが生じる。
このとき、ポート（１）（２）に対して、所望のインピーダンスでのインピーダンス整合を実現するように、コンデンサ４１の容量値を選択すれば、ポート（１）（２）における反射損失を低減することができる。
【００２０】
逆に、トランスとしての結合係数が上がるように、コンデンサ４１の容量値を選択すれば、その容量値が所定の値より小さい範囲では、トランスの伝達量を改善することができる。コンデンサ４１の容量値を所定の値より大きくすると、トランスの伝達量が２つのピークを持つため、広帯域な伝達特性になる。
更に、コンデンサ４１の容量値を大きくすると、ピーク周波数同士が離れていくため、２つの帯域を持つことなる。このとき、第１の線路２１及び第２の線路２２の長さを変えることで、ピーク周波数の動きを制御することができるため、３つの帯域を持つことができる。
【００２１】
例えば、第１の線路２１の螺旋の直径が１１０μｍ、線路幅が１０μｍ、巻き数が１１、第２の線路２２の螺旋の直径が７０μｍ、線路幅が１０μｍ、巻き数が５、絶縁体３３の誘電率が６、ポート（１）のポートインピーダンスが３０Ω、ポート（２）のポートインピーダンスが４５Ω、コンデンサ４１の容量値が０．６ｐＦであるとして、Ｓパラメータ（Ｓ１１、Ｓ２１、Ｓ２２）を計算すると、Ｓパラメータ（Ｓ１１、Ｓ２１、Ｓ２２）の計算結果は図９のようになる。
図９より、１０ＧＨｚを中心周波数として、Ｓ２１が約−０．６ｄＢ、Ｓ１１が約−１９ｄＢ、Ｓ２２が約−２５ｄＢになり、広帯域なトランスとして正常に動作していることがわかる。
また、２２ＧＨｚを中心周波数として、Ｓ２１が約−０．４ｄＢ、Ｓ１１及びＳ２２が約−１３ｄＢになり、広帯域なトランスとして正常に動作していることがわかる。したがって、２つの帯域特性が得られている。
【００２２】
図７のインピーダンス整合回路は、広帯域なトランスとして正常に動作するため、インピーダンス変成を実現することができる。また、第１の線路２１と第２の線路２２が２重螺旋構造を形成するようにしており、１つのインダクタを形成するスペースで第１の線路２１と第２の線路２２を配置することができるため、小型化を図ることができる。
高周波を増幅する高周波増幅器の入力回路、出力回路又は段間回路に対して、図７のインピーダンス整合回路を適用することで、低インピーダンスなトランジスタから所望のインピーダンスへのインピーダンス変成や、高インピーダンスなトランジスタから所望のインピーダンスへのインピーダンス変成を実現することができる。
また、高周波増幅器に対して、図７のインピーダンス整合回路を適用することで、高周波増幅器を小型化することができる。
【００２３】
図７のインピーダンス整合回路は、入力端子対と出力端子対の間が絶縁体３３によって絶縁されているため、直流成分をカットするＤＣカット機能を有しており、ＤＣカット用のコンデンサを省略することが可能である。
また、図７のインピーダンス整合回路は、２層のメタル配線（第１の線路２１、第２の線路２２）だけで実現することができ、また、図７のインピーダンス整合回路は、一般的なトランスと異なり、配線に対して絶縁被膜を必要としない。そのため、絶縁被膜の分だけ構造を小型化することができるとともに、絶縁被膜による磁気損失を低減することができる。
さらに、図７のインピーダンス整合回路は、上記実施の形態１による図４のインピーダンス整合回路よりも、広帯域な特性を実現することができる。また、２つ以上の帯域に対して広帯域な特性を実現することができる。
【００２４】
実施の形態３．
図１０はこの発明の実施の形態３によるインピーダンス整合回路を示す構成図である。即ち、図１０は第１の線路２１及び第２の線路２２の始点がコンデンサ５１，５２を介してグランドと接続され、第１の線路２１及び第２の線路２２の終点がグランドと接続されている例を示している。また、図１１は図１０のインピーダンス整合回路の等価回路を示している。
【００２５】
図１０のインピーダンス整合回路では、第１の線路２１及び第２の線路２２の始点がコンデンサ５１，５２を介してグランドと接続され、第１の線路２１及び第２の線路２２の終点がグランドと接続されているが、第１の線路２１及び第２の線路２２から構成されるトランスに対して、コンデンサ５１，５２のそれぞれがインピーダンスマッチングとして動作し、トランスの持つインダクタ成分を補償する。
【００２６】
例えば、第１の線路２１の螺旋の直径が１１０μｍ、線路幅が１０μｍ、巻き数が１１、第２の線路２２の螺旋の直径が７０μｍ、線路幅が１０μｍ、巻き数が５、絶縁体３３の誘電率が６、ポート（１）のポートインピーダンスが５２Ω、ポート（２）のポートインピーダンスが６２Ω、コンデンサ５１の容量値が０．０５ｐＦ、コンデンサ５２の容量値が０．０６４ｐＦであるとして、Ｓパラメータ（Ｓ１１、Ｓ２１、Ｓ２２）を計算すると、Ｓパラメータ（Ｓ１１、Ｓ２１、Ｓ２２）の計算結果は図１２のようになる。
図１２より、１５ＧＨｚを中心周波数として、Ｓ２１が約−１．２ｄＢ、Ｓ１１が約−２１ｄＢ、Ｓ２２が約−２５ｄＢになり、広帯域なトランスとして正常に動作していることがわかる。
また、２２ＧＨｚを中心周波数として、Ｓ２１が約−３５ｄＢ、Ｓ１１及びＳ２２が約−３ｄＢになり、広帯域なトランスとして正常に動作していることがわかる。したがって、２つの帯域特性が得られている。
【００２７】
図１０のインピーダンス整合回路は、広帯域なトランスとして正常に動作するため、インピーダンス変成を実現することができる。また、第１の線路２１と第２の線路２２が２重螺旋構造を形成するようにしており、１つのインダクタを形成するスペースで第１の線路２１と第２の線路２２を配置することができるため、小型化を図ることができる。
高周波を増幅する高周波増幅器の入力回路、出力回路又は段間回路に対して、図１０のインピーダンス整合回路を適用することで、低インピーダンスなトランジスタから所望のインピーダンスへのインピーダンス変成や、高インピーダンスなトランジスタから所望のインピーダンスへのインピーダンス変成を実現することができる。
また、高周波増幅器に対して、図１０のインピーダンス整合回路を適用することで、高周波増幅器を小型化することができる。
【００２８】
図１０のインピーダンス整合回路は、入力端子対と出力端子対の間が絶縁体３３によって絶縁されているため、直流成分をカットするＤＣカット機能を有しており、ＤＣカット用のコンデンサを省略することが可能である。
また、図１０のインピーダンス整合回路は、２層のメタル配線（第１の線路２１、第２の線路２２）だけで実現することができ、また、図１０のインピーダンス整合回路は、一般的なトランスと異なり、配線に対して絶縁被膜を必要としない。そのため、絶縁被膜の分だけ構造を小型化することができるとともに、絶縁被膜による磁気損失を低減することができる。
さらに、図１０のインピーダンス整合回路は、上記実施の形態１による図４のインピーダンス整合回路よりも、良好な反射整合を実現することができる。
【００２９】
実施の形態４．
図１３はこの発明の実施の形態４によるインピーダンス整合回路を示す構成図である。即ち、図１３は第１の線路２１の略中間点（途中部分）がグランドと接続され、第２の線路２２の終点がグランドと接続されている例を示している。また、図１４は図１３のインピーダンス整合回路の等価回路を示している。
図１３のインピーダンス整合回路は、第１の線路２１の略中間点がグランドと接続され、第２の線路２２の終点がグランドと接続されることで、バランの機能を有している。
【００３０】
例えば、第１の線路２１の螺旋の直径が１１０μｍ、線路幅が１０μｍ、巻き数が１１、第２の線路２２の螺旋の直径が７０μｍ、線路幅が１０μｍ、巻き数が５、絶縁体３３の誘電率が６、ポート（１）のポートインピーダンスが２９Ω、ポート（２）のポートインピーダンスが２９Ω、ポート（３）のポートインピーダンスが３２Ωであるとして、Ｓパラメータ（Ｓ１１、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３３）を計算すると、Ｓパラメータ（Ｓ１１、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３３）の計算結果は図１５のようになる。
図１５より、２６ＧＨｚを中心周波数として、Ｓ２１，Ｓ３１が約−５．６ｄＢ、Ｓ１１が約−２０ｄＢ、Ｓ２２が約−６ｄＢ、Ｓ３３が約−７．５ｄＢになり、バランとして正常に動作していることがわかる。
【００３１】
図１３のインピーダンス整合回路は、バランとして正常に動作するため、インピーダンス変成を実現することができる。また、第１の線路２１と第２の線路２２が２重螺旋構造を形成するようにしており、１つのインダクタを形成するスペースで第１の線路２１と第２の線路２２を配置することができるため、小型化を図ることができる。
高周波を増幅する高周波増幅器を構成するトランジスタの前後に、図１３のインピーダンス整合回路を配置することで、バランス型増幅器をＭＭＩＣ上で容易に実現することができる。
また、高周波増幅器に対して、図１３のインピーダンス整合回路を適用することで、高周波増幅器を小型化することができる。
【００３２】
図１３のインピーダンス整合回路は、入力端子対と出力端子対の間が絶縁体３３によって絶縁されているため、直流成分をカットするＤＣカット機能を有しており、ＤＣカット用のコンデンサを省略することが可能である。
また、図１３のインピーダンス整合回路は、２層のメタル配線（第１の線路２１、第２の線路２２）だけで実現することができ、また、図１３のインピーダンス整合回路は、一般的な巻き線型バランと異なり、配線に対して絶縁被膜を必要としない。そのため、絶縁被膜の分だけ構造を小型化することができるとともに、絶縁被膜による磁気損失を低減することができる。
【００３３】
実施の形態５．
図１６はこの発明の実施の形態５によるインピーダンス整合回路を示す構成図であり、図１７は図１６のインピーダンス整合回路の等価回路を示している。
この実施の形態５では、第１の線路２１及び第２の線路２２が２組実装されており、以下、６１は第１の線路２１及び第２の線路２２の１組目を表し、６２は第１の線路２１及び第２の線路２２の２組目を表すものとする。
【００３４】
図１６のインピーダンス整合回路では、１組目６１の第１の線路２１（インダクタ３１）の始点と、２組目６２の第２の線路２２（インダクタ３２）の始点とが第１の外部接続点であるポート（１）と接続されている。
また、１組目６１の第２の線路２２（インダクタ３２）の始点と、２組目６２の第１の線路２１（インダクタ３１）の始点とが第２の外部接続点であるポート（２）と接続されている。
さらに、１組目６１の第１の線路２１（インダクタ３１）の終点と、２組目６２の第１の線路２１（インダクタ３１）の終点とが接続され、２組目６２の第２の線路２２（インダクタ３２）の終点が第３の外部接続点であるポート（３）と接続されている。
また、１組目６１の第２の線路２２（インダクタ３２）の終点がグランドと接続されている。
図１６のインピーダンス整合回路は、上記のように１組目６１の第１の線路２１及び第２の線路２２と、２組目６２の第１の線路２１及び第２の線路２２とが接続されることで、バランの機能を有している。
【００３５】
例えば、１組目６１及び２組目６２における第１の線路２１の螺旋の直径が１１０μｍ、線路幅が１０μｍ、巻き数が１１、１組目６１及び２組目６２における第２の線路２２の螺旋の直径が７０μｍ、線路幅が１０μｍ、巻き数が５、絶縁体３３の誘電率が６、ポート（１）のポートインピーダンスが１８Ω、ポート（２）のポートインピーダンスが１８Ω、ポート（３）のポートインピーダンスが３８Ωであるとして、Ｓパラメータ（Ｓ１１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ３３）を計算すると、Ｓパラメータ（Ｓ１１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ３３）の計算結果は図１８のようになる。
図１８より、１１．３ＧＨｚを中心周波数として、Ｓ３１，Ｓ３２が約−４．６ｄＢ、Ｓ１１が約−２０ｄＢ、Ｓ２２及びＳ３３が約−８ｄＢになり、バランとして正常に動作していることがわかる。
【００３６】
図１６のインピーダンス整合回路は、バランとして正常に動作するため、インピーダンス変成を実現することができる。また、第１の線路２１と第２の線路２２が２重螺旋構造を形成するようにしており、１つのインダクタを形成するスペースで第１の線路２１と第２の線路２２を配置することができるため、小型化を図ることができる。
高周波を増幅する高周波増幅器を構成するトランジスタの前後に、図１６のインピーダンス整合回路を配置することで、バランス型増幅器をＭＭＩＣ上で容易に実現することができる。
また、高周波増幅器に対して、図１６のインピーダンス整合回路を適用することで、高周波増幅器を小型化することができる。
【００３７】
図１６のインピーダンス整合回路は、入力端子対と出力端子対の間が絶縁体３３によって絶縁されているため、直流成分をカットするＤＣカット機能を有しており、ＤＣカット用のコンデンサを省略することが可能である。
また、図１６のインピーダンス整合回路は、２層のメタル配線（第１の線路２１、第２の線路２２）だけで実現することができ、また、図１６のインピーダンス整合回路は、一般的な巻き線型バランと異なり、配線に対して絶縁被膜を必要としない。そのため、絶縁被膜の分だけ構造を小型化することができるとともに、絶縁被膜による磁気損失を低減することができる。
【００３８】
実施の形態６．
図１９はこの発明の実施の形態６よるインピーダンス整合回路が適用する高周波増幅器を示す構成図であり、図２０は図１９の高周波増幅器の等価回路を示している。
この実施の形態６では、トランスとして動作する図４のインピーダンス整合回路が２組実装されており、２組のインピーダンス整合回路の間に増幅器７０が接続されている。
図２１は図２０の増幅器７０を単段のマイクロ波トランジスタ７２で構成した場合の等価回路を示している。７１は入力整合回路、７３は出力整合回路である。
【００３９】
一般的なマイクロ波トランジスタ７２は、入力インピーダンスが５０Ωより低く、出力インピーダンスが５０Ωと乖離している（ドレイン電圧あるいはコレクタ電圧が高い場合には、出力インピーダンスが５０Ωより高く、ドレイン電圧あるいはコレクタ電圧が低い場合には、出力インピーダンスが５０Ωより低い）。
マイクロ波トランジスタ７２のインピーダンスの５０Ωからの乖離は、インピーダンス整合回路によるインピーダンス整合によって是正することができる。
【００４０】
トランスとして動作するインピーダンス整合回路が接続されていない場合、入力整合回路７１と出力整合回路７３が、インピーダンスの乖離を是正する役割を担うが、インピーダンス変成比が大きいほど、入力整合回路７１と出力整合回路７３の動作帯域が制限されるという問題を生じる。
そのため、入力整合回路７１と出力整合回路７３及びマイクロ波トランジスタ７２の広帯域化を図るには、入力整合回路７１と出力整合回路７３のインピーダンス変成比を小さくする必要がある。
この実施の形態６では、トランスとして動作するインピーダンス整合回路を接続しており、このインピーダンス整合回路が、インピーダンスの乖離を是正する役割を担うことができるため、入力整合回路７１と出力整合回路７３のインピーダンス変成比を小さくすることができる。その結果、入力整合回路７１と出力整合回路７３及びマイクロ波トランジスタ７２の広帯域化を図ることができる。
【００４１】
図２２はトランスではなくバランとして動作する高周波増幅器の等価回路を示しており、２組のインピーダンス整合回路の間に２つの増幅器７０が接続されている。
図２３は図２２の増幅器７０を単段のマイクロ波トランジスタ７２で構成した場合の等価回路を示している。
【００４２】
一般的なマイクロ波トランジスタ７２は、上述したように、インピーダンスが５０Ωから乖離している。
マイクロ波トランジスタ７２のインピーダンスの５０Ωからの乖離は、インピーダンス整合回路によるインピーダンス整合によって是正することができる。
バランとして動作するインピーダンス整合回路が接続されていない場合、２つのマイクロ波トランジスタ７２の前後に接続されている入力整合回路７１と出力整合回路７３が、インピーダンスの乖離を是正する役割を担うが、インピーダンス変成比が大きいほど、入力整合回路７１と出力整合回路７３の動作帯域が制限されるという問題を生じる。
そのため、入力整合回路７１と出力整合回路７３及びマイクロ波トランジスタ７２の広帯域化を図るには、入力整合回路７１と出力整合回路７３のインピーダンス変成比を小さくする必要がある。
【００４３】
この実施の形態６では、バランとして動作するインピーダンス整合回路を接続しているため、２つのマイクロ波トランジスタ７２を束ねて１つとするようなバランス型増幅器が構成される。
これにより、１つ当りのトランジスタ総ゲート幅を小さくすることができるため、マイクロ波トランジスタ７２のインピーダンスを２倍にすることができる。その結果、入力整合回路７１と出力整合回路７３及びマイクロ波トランジスタ７２の広帯域化を図ることができる。
また、バランに対してインピーダンス変成機能を与えることで、入力整合回路７１と出力整合回路７３のインピーダンス変成比を低減することができ、入力整合回路７１と出力整合回路７３及びマイクロ波トランジスタ７２の広帯域化を図ることができる。
この実施の形態６でも、上記実施の形態１〜５と同様の効果を奏することができる。
【００４４】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００４５】
１１  第１の線路、１２  第２の線路、１３  絶縁体、２１  第１の線路、２２  第２の線路、２３  ビアホール、３１  インダクタ、３２  インダクタ、３３  絶縁体、４１  コンデンサ、５１，５２  コンデンサ、６１  １組目、６２  ２組目、７０  増幅器、７１  入力整合回路、７２  マイクロ波トランジスタ、７３  出力整合回路。
【図１】
2016116034.tif 000003
【図２】
2016116034.tif 000004
【図３】
2016116034.tif 000005
【図４】
2016116034.tif 000006
【図５】
2016116034.tif 000007
【図６】
2016116034.tif 000008
【図７】
2016116034.tif 000009
【図８】
2016116034.tif 000010
【図９】
2016116034.tif 000011
【図１０】
2016116034.tif 000012
【図１１】
2016116034.tif 000013
【図１２】
2016116034.tif 000014
【図１３】
2016116034.tif 000015
【図１４】
2016116034.tif 000016
【図１５】
2016116034.tif 000017
【図１６】
2016116034.tif 000018
【図１７】
2016116034.tif 000019
【図１８】
2016116034.tif 000020
【図１９】
2016116034.tif 000021
【図２０】
2016116034.tif 000022
【図２１】
2016116034.tif 000023
【図２２】
2016116034.tif 000024
【図２３】
2016116034.tif 000025