(57)【要約】【課題】蓄電デバイスのセルをエネルギー効率よく昇温させることができる、セル昇温装置を提供する。【解決手段】キャパシタ１２の各セルＣｎの温度が検出される。そして、温度が所定温度より低い低温のセルＣｎが抽出され、セル充放電回路２０に含まれるＭＯＳＦＥＴのゲート信号が制御されて、その低温のセルＣｎとセル充放電回路２０に含まれるコイルとが接続されて、そのセルＣｎの放電電流がコイルに流される。低温のセルＣｎは、放電に伴い、内部抵抗でのジュール熱の発生により昇温する。その後、コイルに蓄えられたエネルギーにより、セルＣｎが充電される。充電されるセルＣｎは、充電に伴い、内部抵抗でのジュール熱の発生により昇温する。【選択図】図１
2016033904.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された複数のセルを備える蓄電デバイスに適用され、前記セルを昇温させるセル昇温装置であって、
コイルおよび当該コイルと前記セルとを個別に接続／切断するスイッチを含むセル充放電回路と、
前記セルの個々の温度を検出するセル温度検出手段と、
前記セル温度検出手段により検出される温度が所定温度より低い低温の前記セルを抽出し、前記スイッチを制御して、当該抽出した低温の前記セルの放電により前記コイルを通電し、前記コイルに蓄えられたエネルギーにより前記セルを充電させる制御手段と
を含む、セル昇温装置。
【請求項２】
前記セル充放電回路は、
前記セルの個々に対応して設けられ、前記セルのプラス端子と前記コイルの一端との間に介在され、前記コイル側から前記セル側への電流の流通を許容する寄生ダイオードを有する第１半導体スイッチング素子と、
前記セルの個々に対応して設けられ、前記セルのマイナス端子と前記コイルの他端との間に介在され、前記セル側から前記コイル側への電流の流通を許容する寄生ダイオードを有する第２半導体スイッチング素子と、
前記セルのマイナス端子と前記コイルの一端との間に介在される前記第１半導体スイッチング素子の個々と直列に接続され、前記セル側から前記コイル側への電流の流通を許容する第１ダイオードと、
前記セルのプラス端子と前記コイルの他端との間に介在される前記第２半導体スイッチング素子の個々と直列に接続され、前記コイル側から前記セル側への電流の流通を許容する第２ダイオードと、
前記マイナス側の最端に設けられた前記セルのマイナス端子と前記コイルの一端との間に介在され、前記セル側から前記コイル側への電流の流通を許容する第３ダイオードと、
前記プラス側の最端に設けられた前記セルのプラス端子と前記コイルの他端との間に介在され、前記コイル側から前記セル側への電流の流通を許容する第４ダイオードと
を含み、
前記スイッチは、前記第１半導体スイッチおよび前記第２半導体スイッチである、請求項１に記載のセル昇温装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セル昇温装置に関する。
【背景技術】
【０００２】
最近の自動車などの車両では、たとえば、従来よりも高効率および高出力のオルタネータを搭載して、通常走行中のオルタネータの発電動作を停止し、減速時にオルタネータを発電動作させて、その発電電力をオーディオなどの電装品に供給することにより、燃費を向上させる技術が採用され始めている。この技術を採用した車両には、メインバッテリ（補機電池）として搭載されている鉛電池が大電力の充放電に不向きであるなどの理由から、オルタネータの発電電力を蓄えておくために、サブバッテリ（補助電源）として、大電力を充放電可能なキャパシタまたはリチウムイオン電池などが搭載されている。
【０００３】
キャパシタやリチウムイオン電池などの蓄電デバイスでは、低温時に、電解質イオンの伝導度の低下などが原因で、内部抵抗の増加や静電容量の低下による出力および充電量の低下が生じる。
【０００４】
そのため、蓄電デバイスを加温する構成が種々提案されている。たとえば、特許文献１では、蓄電デバイスの端子間に外部抵抗およびリレーを接続し、蓄電デバイスの低温時に、リレーをオンして、端子間に外部抵抗を介して短絡電流を流すことにより、蓄電デバイスの内部抵抗による発熱を生じさせる構成が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−６３３９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、蓄電デバイスの内部抵抗が有する抵抗値は小さいため、短絡電流の電流値を許容範囲内に収めるには、その内部抵抗よりも大きな抵抗値を有する外部抵抗を用いる必要がある。その場合、端子間に流れる電流のエネルギーの大半が外部抵抗により消費されることになり、蓄電デバイスの内部抵抗により熱エネルギーに変換される電気エネルギーが少なく、蓄電デバイスの昇温時のエネルギー効率が悪い。
【０００７】
本発明の目的は、蓄電デバイスのセルをエネルギー効率よく昇温させることができる、セル昇温装置を提供することである。
【課題を解決するための手段】
【０００８】
前記の目的を達成するため、本発明に係るセル昇温装置は、直列接続された複数のセルを備える蓄電デバイスに適用され、セルを昇温させるセル昇温装置であって、コイルおよび当該コイルとセルとを個別に接続／切断するスイッチを含むセル充放電回路と、セルの個々の温度を検出するセル温度検出手段と、セル温度検出手段により検出される温度が所定温度より低い低温のセルを抽出し、スイッチを制御して、当該抽出した低温のセルの放電によりコイルを通電し、コイルに蓄えられたエネルギーによりセルを充電させる制御手段とを含む。
【０００９】
この構成によれば、蓄電デバイスの各セルの温度が検出される。そして、温度が所定温度より低い低温のセルが抽出され、セル充放電回路に含まれるスイッチが制御されて、その低温のセルとセル充放電回路に含まれるコイルとが接続されて、そのセルの放電電流がコイルに流される。低温のセルは、放電に伴い、内部抵抗でのジュール熱の発生により昇温する。その後、コイルに蓄えられたエネルギーにより、セルが充電される。充電されるセルは、充電に伴い、内部抵抗でのジュール熱の発生により昇温する。
【００１０】
充電の対象となるセルは、放電したセルであってもよいし、放電したセルとは別の１または複数のセルであってもよい。また、蓄電デバイスに備えられているすべてのセルであってもよい。
【００１１】
コイルの通電による電気エネルギーの損失は、抵抗の通電による電気エネルギーの損失よりも小さい。したがって、セルの放電電流をコイルに流すことにより当該セルを昇温させる構成は、セルの放電電流を抵抗に流すことにより当該セルを昇温させる構成と比較して、蓄電デバイスのセルをエネルギー効率よく昇温させることができる。しかも、コイルに蓄えられたエネルギーによりセルが充電されるので、そのエネルギーが無駄に消費されることを抑制できる。
【００１２】
また、コイルにおける発熱が小さいので、セルからの放電に対する熱的な制約による制限が小さい。そのため、放電セルからの放電量を大きくして、セルを速やかに昇温させることができる。
【００１３】
セル充放電回路は、セルの個々に対応して設けられ、セルのプラス端子とコイルの一端との間に介在され、コイル側からセル側への電流の流通を許容する寄生ダイオードを有する第１半導体スイッチング素子と、セルの個々に対応して設けられ、セルのマイナス端子とコイルの他端との間に介在され、セル側からコイル側への電流の流通を許容する寄生ダイオードを有する第２半導体スイッチング素子と、セルのマイナス端子とコイルの一端との間に介在される第１半導体スイッチング素子の個々と直列に接続され、セル側からコイル側への電流の流通を許容する第１ダイオードと、セルのプラス端子とコイルの他端との間に介在される第２半導体スイッチング素子の個々と直列に接続され、コイル側からセル側への電流の流通を許容する第２ダイオードと、マイナス側の最端に設けられたセルのマイナス端子とコイルの一端との間に介在され、セル側からコイル側への電流の流通を許容する第３ダイオードと、プラス側の最端に設けられたセルのプラス端子とコイルの他端との間に介在され、コイル側からセル側への電流の流通を許容する第４ダイオードとを含む構成であってもよい。この場合、第１半導体スイッチング素子および第２半導体スイッチング素子により、コイルとセルとを個別に接続／切断するスイッチが構成される。
【００１４】
この構成によれば、コイルの一端と各セルのプラス端子との間には、第１半導体スイッチング素子が介在されている。また、コイルの他端と各セルのマイナス端子との間には、第２半導体スイッチング素子が介在されている。
【００１５】
たとえば、放電の対象となる１個のセルが選択されて、その選択されたセル（以下、この欄において「放電セル」という。）に対応する第１半導体スイッチング素子および第２半導体スイッチング素子がオンされる。第１半導体スイッチング素子および第２半導体スイッチング素子のオンにより、放電セル、第１半導体スイッチング素子、コイルおよび第２半導体スイッチング素子の直列回路が閉じ、放電セルからの放電による電流がコイルに流れ、コイルに磁気エネルギーが蓄えられる。すなわち、放電セルの電気エネルギーの一部がコイルの磁気エネルギーに変換される。放電セルからの放電により、放電セルが昇温する。
【００１６】
セルが直列接続されているので、第１半導体スイッチング素子の中には、セルのマイナス端子とコイルの一端との間に介在されるものが含まれる。また、各第１半導体スイッチング素子は、コイル側からセル側への電流の流通を許容する寄生ダイオードを有している。そのため、放電セルに対応する第１半導体スイッチング素子および第２半導体スイッチング素子がオンされたときに、放電セルのマイナス側に接続されたセルに対応する第１半導体スイッチング素子の寄生ダイオードを介して、放電セルのプラス端子とマイナス端子とが短絡することが想定される。そのため、セルのマイナス端子とコイルの一端との間に介在される第１半導体スイッチング素子の個々には、セル側からコイル側への電流の流通を許容する第１ダイオードが直列に接続されている。これにより、放電セルのプラス端子とマイナス端子との短絡を防止することができる。
【００１７】
また、セルが直列接続されているので、第２半導体スイッチング素子の中には、セルのプラス端子とコイルの他端との間に介在されるものが含まれる。放電セルからの放電によりコイルが充電されると、放電セルに対応する第１半導体スイッチング素子および第２半導体スイッチング素子がオフされる。その後、充電対象のセル（以下、この欄において「充電セル」という。）のマイナス端子とコイルの一端との間に介在される第１半導体スイッチング素子と、充電セルのプラス端子とコイルの他端との間に介在される第２半導体スイッチング素子とがオンされる。これにより、コイルに蓄えられている磁気エネルギーが解放されて、そのオンされた第１半導体スイッチング素子および第２半導体スイッチング素子、コイルおよび充電セルを含む回路に電流が流れる。その結果、充電セルが充電されて、充電セルが昇温する。
【００１８】
各第２半導体スイッチング素子は、セル側からコイル側への電流の流通を許容する寄生ダイオードを有している。そのため、充電セルのマイナス端子とコイルの一端との間に介在される第１半導体スイッチング素子と、充電セルのプラス端子とコイルの他端との間に介在される第２半導体スイッチング素子とがオンされたときに、そのオンされた第２半導体スイッチング素子、充電セルのプラス側に接続されたセル、および当該セルのプラス端子とコイルの他端との間に介在された第２スイッチング素子の寄生ダイオードを含む回路に電流が流れることが想定される。そのため、セルのプラス端子とコイルの他端との間に介在される第２半導体スイッチング素子の個々には、コイル側からセル側への電流の流通を許容する（セル側からコイル側への電流の流通を阻止する）第２ダイオードが直列に接続されている。これにより、所望しない回路に電流が流れることを防止できる。
【００１９】
また、放電セルの放電から充電セルの充電への切り替えの際には、オン／オフが切り替えられる第１半導体スイッチング素子および第２半導体スイッチング素子が同時にオン状態になることを防止するため、放電セルに対応する第１半導体スイッチング素子および第２半導体スイッチング素子のオフから、充電セルのマイナス端子とコイルの一端との間に介在される第１半導体スイッチング素子および充電セルのプラス端子とコイルの他端との間に介在される第２半導体スイッチング素子のオンまでの間に、デッドタイムが設けられる。
【００２０】
このデッドタイムの期間中にも、コイルが電流の変化を阻止するように働く。そのため、マイナス側の最端に設けられたセルのマイナス端子とコイルの一端との間には、セル側からコイル側への電流の流通を許容する第３ダイオードが介在され、プラス側の最端に設けられたセルのプラス端子とコイルの他端との間には、コイル側からセル側への電流の流通を許容する（セル側からコイル側への電流の流通を阻止する）第４ダイオードが介在されている。これにより、デッドタイムの期間中に、コイル、第３ダイオード、第４ダイオードおよび直列接続された複数のセルを含む回路に電流を流すことができる。その結果、デッドタイムの期間中に、複数のセルの全体を昇温させることができる。
【発明の効果】
【００２１】
本発明によれば、蓄電デバイスに外部抵抗を接続して、蓄電デバイスのセルからの放電電流を外部抵抗に流すことにより当該セルを昇温させる構成と比較して、セルをエネルギー効率よく昇温させることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係るセル昇温装置が搭載された車両の要部の構成を示す図である。
【図２】セル充放電回路の一例を示す回路図である。
【図３】ゲートドライブ回路に組み込まれたゲート信号生成回路の構成を示す回路図である。
【図４】セル昇温処理の流れを示すフローチャートである。
【図５】放電により昇温したセルと別のセルが充電により昇温される場合について説明するための回路図である。
【図６】別の構成に係るセル充放電回路の一例を示す回路図である。
【発明を実施するための形態】
【００２３】
以下では、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。
【００２４】
図１は、本発明の一実施形態に係るセル昇温装置が搭載された車両１の要部の構成を示す図である。
【００２５】
車両１は、エンジン（図示せず）を動力源とする自動車である。エンジンに付随して、スタータ２およびオルタネータ３が設けられている。また、車両１には、ワイパモータ、ヘッドライト、エアコンディショナおよびオーディオ機器などの電装品が電気負荷４として搭載されている。
【００２６】
スタータ２は、スタータギヤ（図示せず）を備えている。エンジンの出力軸には、フライホイールが保持されており、スタータギヤは、フライホイールのギヤ歯と噛合／噛合解除可能に設けられている。
【００２７】
オルタネータ３には、ロータ、ステータ、レクチファイアおよびＩＣレギュレータが内蔵されている。ロータには、エンジンの出力軸の回転が伝達されるようになっている。これにより、エンジンの出力軸の回転に伴って、ロータが回転する。このとき、ロータコイルに励磁電流が供給されていれば、ロータの回転に伴って、ステータコイルに電磁誘導による電流が流れる。レクチファイアは、ステータコイルから出力される交流電流を直流電流に変換する。
【００２８】
また、車両１には、バッテリ１１およびキャパシタ１２が搭載されている。
【００２９】
バッテリ１１は、たとえば、鉛電池からなる。バッテリ１１のプラス端子とマイナス端子との間には、バッテリ１１の出力電圧の変動を吸収するためのコンデンサ１３が介在されている。
【００３０】
バッテリ１１のプラス端子は、配線１４，１５，１６をそれぞれ介して、スタータ２、オルタネータ３および電気負荷４の各プラス端子と接続されている。
【００３１】
バッテリ１１のプラス端子とスタータ２のプラス端子とを接続する配線１４には、スタータリレー１７が介装されている。エンジンの始動時には、スタータギヤがフライホイールのギヤ歯に噛合され、スタータリレー１７がオンにされて、バッテリ１１からスタータ２に電力が供給される。これにより、スタータ２が駆動され、スタータ２の動力がスタータギヤを介してフライホイールに伝達されることにより、エンジンがクランキングされる。
【００３２】
バッテリ１１のプラス端子とオルタネータ３のプラス端子とを接続する配線１５には、メインリレー１８およびＤＣ／ＤＣコンバータ１９がオルタネータ３側からこの順に介装されている。オルタネータ３による発電時に、メインリレー１８がオンされると、オルタネータ３の発電電力がＤＣ／ＤＣコンバータ１９により降圧されて、その降圧後の電力がバッテリ１１に供給され、バッテリ１１が充電される。また、ＤＣ／ＤＣコンバータ１９による降圧後の電力は、電気負荷４に供給される。
【００３３】
配線１５には、メインリレー１８とＤＣ／ＤＣコンバータ１９との間に、キャパシタ１２のプラス端子が接続されている。これにより、オルタネータ３による発電時に、メインリレー１８がオンされると、オルタネータ３の発電電力がキャパシタ１２に供給され、キャパシタ１２が充電される。また、オルタネータ３の発電が停止された状態においても、キャパシタ１２から出力される電力がＤＣ／ＤＣコンバータ１９により降圧されて、その降圧後の電力が電気負荷４およびバッテリ１１に供給される。
【００３４】
キャパシタ１２は、リチウムイオンキャパシタからなり、直列接続された複数のセルＣｎ（ｎ：自然数。以下同じ。）を備えている。キャパシタ１２に付随して、複数のセルＣｎ間における端子電圧のばらつきを補正するためのセル充放電回路２０が設けられている。セル充放電回路２０については、後述する。
【００３５】
スタータ２、オルタネータ３、電気負荷４、バッテリ１１およびキャパシタ１２の各マイナス端子は、アースに接続されている。
【００３６】
車両１には、キャパシタ制御装置３１が搭載されている。キャパシタ制御装置３１は、キャパシタ１２の各セルＣｎの端子電圧（セル電圧）を検出する電圧検出部３２と、各セルＣｎに対応して設けられた温度センサＴｎから入力される信号に基づいて、各セルＣｎの温度を検出する温度検出部３３と、電圧検出部３２により検出された端子電圧および温度検出部３３により検出された温度を使用した演算などを実行する演算部３４と、演算部３４による演算結果に基づいて制御され、セル充放電回路２０に含まれる第１ＭＯＳＦＥＴ２１ｎ、第２ＭＯＳＦＥＴ２２ｎ、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１（図２参照）のゲートにゲート信号（電流）を入力するゲートドライブ回路３５とを備えている。
【００３７】
図２は、４個のセルＣ１，Ｃ２，Ｃ３，Ｃ４を備えるキャパシタ１２に適用されるセル充放電回路２０の回路図である。
【００３８】
セル充放電回路２０には、１個のコイル２０１と、セルＣｎと同じ個数の第１ＭＯＳＦＥＴ２１ｎと、セルＣｎと同じ個数の第２ＭＯＳＦＥＴ２２ｎと、セルＣｎよりも１少ない個数の第３ＭＯＳＦＥＴ２３ｎと、セルＣｎよりも１少ない個数の第４ＭＯＳＦＥＴ２４ｎと、１個の第５ＭＯＳＦＥＴ２５１と、１個の第６ＭＯＳＦＥＴ２６１とが含まれる。
【００３９】
たとえば、キャパシタ１２が４個のセルＣ１，Ｃ２，Ｃ３，Ｃ４を備える場合、セル充放電回路２０には、図２に示されるように、１個のコイル２０１、４個の第１ＭＯＳＦＥＴ２１１〜２１４、４個の第２ＭＯＳＦＥＴ２２１〜２２４、３個の第３ＭＯＳＦＥＴ２３１〜２３３、３個の第４ＭＯＳＦＥＴ２４１〜２４３、１個の第５ＭＯＳＦＥＴ２５１および１個の第６ＭＯＳＦＥＴ２６１が含まれる。
【００４０】
セルＣ１のプラス端子は、セルＣ２のマイナス端子と接続されている。セルＣ２のプラス端子は、セルＣ３のマイナス端子と接続されている。セルＣ３のプラス端子は、セルＣ４のマイナス端子と接続されている。
【００４１】
第１ＭＯＳＦＥＴ２１１〜２１４、第２ＭＯＳＦＥＴ２２１〜２２４、第３ＭＯＳＦＥＴ２３１〜２３３、第４ＭＯＳＦＥＴ２４１〜２４３、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１は、いずれも、Ｎチャネル型のＭＯＳＦＥＴ（ＮＭＯＳ）である。
【００４２】
第１ＭＯＳＦＥＴ２１１および第２ＭＯＳＦＥＴ２２１は、セルＣ１に対応して設けられている。第１ＭＯＳＦＥＴ２１１は、セルＣ１のプラス端子とコイル２０１の一端との間に介在されている。第２ＭＯＳＦＥＴ２２１は、セルＣ１のマイナス端子とコイル２０１の他端との間に介在されており、ソースがセルＣ１のマイナス端子に接続され、ドレインがコイル２０１の他端に接続されている。
【００４３】
第１ＭＯＳＦＥＴ２１２および第２ＭＯＳＦＥＴ２２２は、セルＣ２に対応して設けられている。第１ＭＯＳＦＥＴ２１２は、セルＣ２のプラス端子とコイル２０１の一端との間に介在されている。第２ＭＯＳＦＥＴ２２２は、セルＣ２のマイナス端子とコイル２０１の他端との間に介在されている。
【００４４】
第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３は、セルＣ３に対応して設けられている。第１ＭＯＳＦＥＴ２１３は、セルＣ３のプラス端子とコイル２０１の一端との間に介在されている。第２ＭＯＳＦＥＴ２２３は、セルＣ３のマイナス端子とコイル２０１の他端との間に介在されている。
【００４５】
第１ＭＯＳＦＥＴ２１４および第２ＭＯＳＦＥＴ２２４は、セルＣ４に対応して設けられている。第１ＭＯＳＦＥＴ２１４は、セルＣ４のプラス端子とコイル２０１の一端との間に介在されており、ドレインがセルＣ４のプラス端子に接続され、ソースがコイル２０１の一端に接続されている。第２ＭＯＳＦＥＴ２２４は、セルＣ４のマイナス端子とコイル２０１の他端との間に介在されている。
【００４６】
第３ＭＯＳＦＥＴ２３１〜２３３は、それぞれ第１ＭＯＳＦＥＴ２１１〜２１３と直列に接続されている。
【００４７】
具体的には、第３ＭＯＳＦＥＴ２３１は、第１ＭＯＳＦＥＴ２１１とソースコモンで直列に接続されている。第１ＭＯＳＦＥＴ２１１のドレインは、セルＣ１のプラス端子およびセルＣ２のマイナス端子に接続されている。第３ＭＯＳＦＥＴ２３１のドレインは、コイル２０１の一端に接続されている。
【００４８】
第３ＭＯＳＦＥＴ２３２は、第１ＭＯＳＦＥＴ２１２とソースコモンで直列に接続されている。第１ＭＯＳＦＥＴ２１２のドレインは、セルＣ２のプラス端子およびセルＣ３のマイナス端子に接続されている。第３ＭＯＳＦＥＴ２３２のドレインは、コイル２０１の一端に接続されている。
【００４９】
第３ＭＯＳＦＥＴ２３３は、第１ＭＯＳＦＥＴ２１３とソースコモンで直列に接続されている。第１ＭＯＳＦＥＴ２１３のドレインは、セルＣ３のプラス端子およびセルＣ４のマイナス端子に接続されている。第３ＭＯＳＦＥＴ２３３のドレインは、コイル２０１の一端に接続されている。
【００５０】
第４ＭＯＳＦＥＴ２４１〜２４３は、それぞれ第２ＭＯＳＦＥＴ２２２〜２２４と直列に接続されている。
【００５１】
具体的には、第４ＭＯＳＦＥＴ２４１は、第２ＭＯＳＦＥＴ２２２とソースコモンで直列に接続されている。第２ＭＯＳＦＥＴ２２２のドレインは、コイル２０１の他端に接続されている。第４ＭＯＳＦＥＴ２４１のドレインは、セルＣ１のプラス端子およびセルＣ２のマイナス端子に接続されている。
【００５２】
第４ＭＯＳＦＥＴ２４２は、第２ＭＯＳＦＥＴ２２３とソースコモンで直列に接続されている。第２ＭＯＳＦＥＴ２２３のドレインは、コイル２０１の他端に接続されている。第４ＭＯＳＦＥＴ２４２のドレインは、セルＣ２のプラス端子およびセルＣ３のマイナス端子に接続されている。
【００５３】
第４ＭＯＳＦＥＴ２４３は、第２ＭＯＳＦＥＴ２２４とソースコモンで直列に接続されている。第２ＭＯＳＦＥＴ２２４のドレインは、コイル２０１の他端に接続されている。第４ＭＯＳＦＥＴ２４３のドレインは、セルＣ３のプラス端子およびセルＣ４のマイナス端子に接続されている。
【００５４】
第５ＭＯＳＦＥＴ２５１は、セルＣ１のマイナス端子とコイル２０１の一端との間に介在されており、ソースがセルＣ１のマイナス端子に接続され、ドレインがコイル２０１の一端に接続されている。
【００５５】
第６ＭＯＳＦＥＴ２６１は、セルＣ４のプラス端子とコイル２０１の他端との間に介在されており、ソースがコイル２０１の他端に接続され、ドレインがセルＣ４のプラス端子に接続されている。
【００５６】
図３は、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１用のゲート信号生成回路４１の構成を示す回路図である。
【００５７】
ゲート信号生成回路４１は、ゲートドライブ回路３５（図１参照）に組み込まれ、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１の個々に対応して設けられている。ゲート信号生成回路４１には、プッシュプル回路４２、抵抗分圧回路４３およびコンパレータ４４が含まれる。
【００５８】
なお、以下において、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１の個々を区別しない場合、それらを「ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１」と総称する。
【００５９】
プッシュプル回路４２は、ＮＰＮトランジスタ４２１およびＰＮＰトランジスタ４２２の各エミッタを共通に接続し、ＮＰＮトランジスタ４２１およびＰＮＰトランジスタ４２２の各ベースを共通に接続した構成を有している。共通接続されたエミッタは、抵抗４２３を介して、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のゲートと接続されている。ＮＰＮトランジスタ４２１のコレクタは、ゲートドライブ回路３５に含まれる絶縁電源４５（たとえば、１５Ｖ電源）のプラス端子と接続されている。ＰＮＰトランジスタ４２２のコレクタは、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のソースおよび絶縁電源４５のマイナス端子と接続されている。
【００６０】
抵抗分圧回路４３は、２個の抵抗４３１，４３２の直列回路からなる。抵抗分圧回路４３の一端は、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のドレインと接続されている。抵抗分圧回路４３の他端は、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のソースおよび絶縁電源４５のマイナス端子と接続されている。そして、抵抗分圧回路４３は、２個の抵抗４３１，４３２の接続点において、コンパレータ４４のマイナス入力端子と接続されている。
【００６１】
コンパレータ４４のプラス入力端子は、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のソースおよび絶縁電源４５のマイナス端子と接続されている。また、コンパレータ４４のプラス側電源端子は、絶縁電源４５のプラス端子と接続され、コンパレータ４４のマイナス側電源端子は、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のソースおよび絶縁電源４５のマイナス端子と接続されている。コンパレータ４４の出力端子は、ＮＰＮトランジスタ４２１およびＰＮＰトランジスタ４２２の各ベースと接続されている。
【００６２】
また、コンパレータ４４のマイナス入力端子と絶縁電源４５のマイナス端子とを接続する配線の途中部には、コンデンサ４４１が介装されている。さらに、コンパレータ４４の出力端子は、抵抗４４２を介して、絶縁電源４５のプラス端子と接続されている。
【００６３】
ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のソース−ドレイン間に電流が流れていない状態では、コンパレータ４４のマイナス入力端子には、コンデンサ４４１の電圧が入力される。このとき、コンパレータ４４のマイナス端子に入力される電圧がプラス端子に入力される基準電圧（絶縁電源４５のマイナス端子の電位）を下回らなければ、コンパレータ４４の出力端子からＮＰＮトランジスタ４２１およびＰＮＰトランジスタ４２２のベースにローレベル信号が入力される。これにより、ＮＰＮトランジスタ４２１がオフになり、ＰＮＰトランジスタ４２２がオンになって、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のゲートから電荷が引き抜かれた状態となる。
【００６４】
ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１は、寄生ダイオード４５１を有している。寄生ダイオード４５１に電流が流れると、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のソース電位に対してドレイン電位が下回り、ソース−ドレイン間電圧が抵抗分圧回路４３に印加されて、抵抗分圧回路４３から出力される電圧（抵抗４３１，４３２の接続点の電位）がコンパレータ４４のマイナス端子に入力される。そのため、コンパレータ４４のマイナス端子に入力される電圧が負となってプラス端子に入力される基準電圧を下回り、コンパレータ４４の出力端子からＮＰＮトランジスタ４２１およびＰＮＰトランジスタ４２２のベースにハイレベル信号が入力される。これにより、ＮＰＮトランジスタ４２１がオンになり、ＰＮＰトランジスタ４２２がオフになって、絶縁電源４５からＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のゲートに電流（ゲート信号）が入力される。その結果、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１がオンになり、ＭＯＳＦＥＴ２３ｎ，２４ｎ，２５１，２６１のソースからドレインに向けて電流が流れる。
【００６５】
なお、絶縁電源４５のマイナス端子を接地して、コンパレータ４４を単電源コンパレータとしてマイナス端子の入力電圧をプラス端子の入力電圧及び絶縁電源４５のマイナス端子よりも低くするオーバドライブ動作をさせることにより、コンパレータ４４の応答を速めてもよい。
【００６６】
図４は、セル昇温処理の流れを示すフローチャートである。
【００６７】
キャパシタ制御装置３１は、キャパシタ１２の各セルＣｎの温度を適温に保つため、図４に示されるセル昇温処理を実行する。
【００６８】
セル昇温処理では、まず、温度検出部３３により、各セルＣｎの温度が検出される（ステップＳ１）。
【００６９】
次に、演算部３４により、各セルＣｎの温度と所定温度とが比較されて、温度が所定温度未満である低温のセルＣｎ（以下、図４の説明において、「低温セルＣｎ」という。）が抽出される（ステップＳ２）。
【００７０】
そして、演算部３４により、キャパシタ１２のセルＣｎの中に低温セルＣｎが存在しているか否かが判定される（ステップＳ３）。
【００７１】
低温セルＣｎが存在している場合（ステップＳ３のＹＥＳ）、演算部３４により、その低温セルＣｎの１つが選択されて、その低温セルＣｎを放電させるべく、ゲートドライブ回路３５が制御される。これにより、ゲートドライブ回路３５からゲート信号が出力され、セル充放電回路２０に含まれる第１ＭＯＳＦＥＴ２１ｎ、第２ＭＯＳＦＥＴ２２ｎ、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１（図２参照）が選択的にオンされて、低温セルＣｎが放電する（ステップＳ４）。低温セルＣｎの放電により、セル充放電回路２０に含まれるコイル２０１に電流が流れ、コイル２０１に磁気エネルギーが蓄えられる。低温セルＣｎは、放電に伴い、内部抵抗でのジュール熱の発生により昇温する。
【００７２】
その後、演算部３４により、その低温セルＣｎの１つが選択されて、その低温セルＣｎを充電させるべく、ゲートドライブ回路３５が制御される。これにより、ゲートドライブ回路３５からゲート信号が出力され、セル充放電回路２０に含まれる第１ＭＯＳＦＥＴ２１ｎ、第２ＭＯＳＦＥＴ２２ｎ、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１（図２参照）が選択的にオンされて、低温セルＣｎが充電される（ステップＳ５）。低温セルＣｎは、充電に伴い、内部抵抗でのジュール熱の発生により昇温する。
【００７３】
そして、温度検出部３３により、各セルＣｎの温度が再び検出され（ステップＳ１）、ステップＳ２以降の処理が再び実行される。
【００７４】
ステップＳ１〜Ｓ５の処理が繰り返されることにより、キャパシタ１２に含まれるすべてのセルＣｎの温度が所定温度以上になり、低温セルＣｎがなくなると（ステップＳ３のＮＯ）、セル昇温処理が一旦終了される。その後、セル昇温処理が再び開始される。
【００７５】
図２に示されるキャパシタ１２において、セルＣ３の温度が所定温度未満であり、セルＣ３を放電させた後、セルＣ３を充電させる場合を例にとって、その放電動作および充電動作について説明する。
【００７６】
セルＣ３から放電させる際には、ゲートドライブ回路３５からセルＣ３に対応する第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３の各ゲートにゲート信号が入力されて、第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３がオンされる。
【００７７】
第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３のオンにより、破線Ｄ１で示されるように、セルＣ３、第１ＭＯＳＦＥＴ２１３、第３ＭＯＳＦＥＴ２３３、コイル２０１、第２ＭＯＳＦＥＴ２２３および第４ＭＯＳＦＥＴ２４２の直列回路に、セルＣ３からの放電による電流が流れる。セルＣ３からの放電による電流がコイル２０１に流れることにより、コイル２０１に磁気エネルギーが蓄えられる。言い換えれば、セルＣ３の電気エネルギーの一部がコイル２０１の磁気エネルギーに変換される。セルＣ３からの放電により、セルＣ３が昇温する。
【００７８】
第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３のオン直後は、電流が第３ＭＯＳＦＥＴ２３３および第４ＭＯＳＦＥＴ２４２の各寄生ダイオード４５１を流れる。寄生ダイオード４５１に電流が流れると、ゲート信号生成回路４１（図３参照）の機能により、第３ＭＯＳＦＥＴ２３３および第４ＭＯＳＦＥＴ２４２の各ゲートにゲート信号が入力されて、第３ＭＯＳＦＥＴ２３３および第４ＭＯＳＦＥＴ２４２がオンになる。第３ＭＯＳＦＥＴ２３３および第４ＭＯＳＦＥＴ２４２のオン抵抗による電圧降下は、寄生ダイオード４５１の電圧降下よりも小さいので、第３ＭＯＳＦＥＴ２３３および第４ＭＯＳＦＥＴ２４２がオンされることにより、第３ＭＯＳＦＥＴ２３３および第４ＭＯＳＦＥＴ２４２における電圧降下による損失を低減することができる。
【００７９】
セルＣ３からの放電中、第１ＭＯＳＦＥＴ２１１，２１２，２１４、第２ＭＯＳＦＥＴ２２１，２２２，２２４、第３ＭＯＳＦＥＴ２３１，２３２、第４ＭＯＳＦＥＴ２４１，２４３、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１は、オフのままである。
【００８０】
セルＣ３のマイナス端子とコイル２０１の一端との間に介在される第１ＭＯＳＦＥＴ２１２のソースには、第３ＭＯＳＦＥＴ２３２のソースが接続されている。第３ＭＯＳＦＥＴ２３２がオフされており、また、第３ＭＯＳＦＥＴ２３２の寄生ダイオード４５１のカソードがコイル２０１の一端に接続されているので、セルＣ３のプラス端子とマイナス端子とが第１ＭＯＳＦＥＴ２１３および第３ＭＯＳＦＥＴ２３３を介して短絡することを防止できる。すなわち、セルＣ３のプラス端子から第１ＭＯＳＦＥＴ２１３および第３ＭＯＳＦＥＴ２３３を介してコイル２０１の一端に向けて流れる電流が第３ＭＯＳＦＥＴ２３２および第１ＭＯＳＦＥＴ２１２を介してセルＣ３のマイナス端子に流れることを防止できる。
【００８１】
セルＣ３の端子電圧が所定値まで低下すると、または、第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３のオンから所定時間が経過すると、ゲートドライブ回路３５から第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３の各ゲートへのゲート信号の入力が停止され、第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３がオフされる。
【００８２】
第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３のオフにより、セルＣ３からコイル２０１に流れる電流がなくなるので、コイル２０１がその電流の変化を阻止するように働く。そして、破線Ｄ２で示されるように、コイル２０１、第６ＭＯＳＦＥＴ２６１、セルＣ１〜Ｃ４および第５ＭＯＳＦＥＴ２５１を含む回路に電流が流れる。すなわち、第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３がオフされると、コイル２０１に蓄えられている磁気エネルギーが解放されて、磁気エネルギーによる電流がコイル２０１、第６ＭＯＳＦＥＴ２６１、セルＣ１〜Ｃ４および第５ＭＯＳＦＥＴ２５１を含む回路に流れる。その結果、セルＣ１〜Ｃ４の全体が充電され、セルＣ１〜Ｃ４が昇温する。
【００８３】
第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３のオフ直後は、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１の各寄生ダイオード４５１を流れる。寄生ダイオード４５１に電流が流れると、ゲート信号生成回路４１（図３参照）の機能により、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１の各ゲートにゲート信号が入力されて、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１がオンになる。第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１のオン抵抗による電圧降下は、寄生ダイオード４５１の電圧降下よりも小さいので、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１がオンされることにより、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１における電圧降下による損失を低減することができる。
【００８４】
第１ＭＯＳＦＥＴ２１３および第２ＭＯＳＦＥＴ２２３のオフから所定のデッドタイムが経過すると、セルＣ３のマイナス端子とコイル２０１の一端との間に介在される第１ＭＯＳＦＥＴ２１２と、セルＣ２のプラス端子とコイル２０１の他端との間に介在される第２ＭＯＳＦＥＴ２２４とがオンされる。これにより、コイル２０１を流れる電流は、破線Ｄ３で示されるように、第２ＭＯＳＦＥＴ２２４、第４ＭＯＳＦＥＴ２４３、セルＣ３、第１ＭＯＳＦＥＴ２１２および第３ＭＯＳＦＥＴ２３２を流れる。その結果、セルＣ３が充電され、セルＣ３が昇温する。
【００８５】
第１ＭＯＳＦＥＴ２１２および第２ＭＯＳＦＥＴ２２４のオン直後は、電流が第３ＭＯＳＦＥＴ２３２および第４ＭＯＳＦＥＴ２４３の各寄生ダイオード４５１を流れる。寄生ダイオード４５１に電流が流れると、ゲート信号生成回路４１（図３参照）の機能により、第３ＭＯＳＦＥＴ２３２および第４ＭＯＳＦＥＴ２４３の各ゲートにゲート信号が入力されて、第３ＭＯＳＦＥＴ２３２および第４ＭＯＳＦＥＴ２４３がオンになる。第３ＭＯＳＦＥＴ２３２および第４ＭＯＳＦＥＴ２４３のオン抵抗による電圧降下は、寄生ダイオード４５１の電圧降下よりも小さいので、第３ＭＯＳＦＥＴ２３２および第４ＭＯＳＦＥＴ２４３がオンされることにより、第３ＭＯＳＦＥＴ２３２および第４ＭＯＳＦＥＴ２４３における電圧降下による損失を低減することができる。
【００８６】
セルＣ３への充電中、第１ＭＯＳＦＥＴ２１１，２１３，２１４、第２ＭＯＳＦＥＴ２２１〜２１３、第３ＭＯＳＦＥＴ２３１，２３３、第４ＭＯＳＦＥＴ２４１，２４２、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１は、オフのままである。
【００８７】
セルＣ３のプラス側のセルＣ４のプラス端子とコイル２０１の他端との間に、第６ＭＯＳＦＥＴ２６１が介在されている。第６ＭＯＳＦＥＴ２６１がオフされており、また、第６ＭＯＳＦＥＴ２６１の寄生ダイオード４５１のカソードがセルＣ４のプラス端子に接続されているので、セルＣ４のプラス端子とマイナス端子とが第２ＭＯＳＦＥＴ２２４、第４ＭＯＳＦＥＴ２４３および第６ＭＯＳＦＥＴ２６１を介して短絡することを防止できる。すなわち、セルＣ４のプラス端子から第６ＭＯＳＦＥＴ２６１、第２ＭＯＳＦＥＴ２２４および第４ＭＯＳＦＥＴ２４３をこの順に介してセルＣ４のマイナス端子に流れることを防止できる。
【００８８】
第１ＭＯＳＦＥＴ２１２および第２ＭＯＳＦＥＴ２２４のオンから所定時間が経過すると、ゲートドライブ回路３５から第１ＭＯＳＦＥＴ２１２および第２ＭＯＳＦＥＴ２２４の各ゲートへのゲート信号の入力が停止され、第１ＭＯＳＦＥＴ２１２および第２ＭＯＳＦＥＴ２２４がオフされる。
【００８９】
セルＣ３以外のセルＣｎを放電させた後、その放電したセルＣｎを充電させることにより、当該セルＣｎを昇温させる場合、セルＣ３の場合と同様に、端子電圧が最も高いセルＣｎに対応する第１ＭＯＳＦＥＴ２１ｎおよび第２ＭＯＳＦＥＴ２２ｎがオンされ、セルＣｎの端子電圧が所定値まで低下すると、または、第１ＭＯＳＦＥＴ２１ｎおよび第２ＭＯＳＦＥＴ２２ｎのオンから所定時間が経過すると、第１ＭＯＳＦＥＴ２１ｎおよび第２ＭＯＳＦＥＴ２２ｎがオフされる。
【００９０】
そして、放電したセルＣｎを充電させる際には、セルＣ３の場合と同様に、当該セルＣｎのマイナス端子とコイル２０１の一端との間に介在される第１ＭＯＳＦＥＴ２１ｎと、当該セルＣｎのプラス端子とコイル２０１の他端との間に介在される第２ＭＯＳＦＥＴ２２ｎとがオンされる。
【００９１】
プラス側の最端に設けられたセルＣｎ（図２に示される一例では、セルＣ４）を充電させる場合、そのセルＣｎのマイナス端子とコイル２０１の一端との間に介在される第１ＭＯＳＦＥＴ２１ｎのみがオンされる。この場合、コイル２０１を流れる電流が第６ＭＯＳＦＥＴ２６１の寄生ダイオード４５１を流れる。寄生ダイオード４５１に電流が流れると、ゲート信号生成回路４１（図３参照）の機能により、第６ＭＯＳＦＥＴ２６１のゲートにゲート信号が入力されて、第６ＭＯＳＦＥＴ２６１がオンになる。
【００９２】
コイル２０１の通電による電気エネルギーの損失は、抵抗の通電による電気エネルギーの損失よりも小さい。したがって、セルＣｎの放電電流をコイル２０１に流すことにより当該セルＣｎを昇温させる構成は、セルＣｎの放電電流を抵抗に流すことにより当該セルを昇温させる構成と比較して、キャパシタ１２のセルＣｎをエネルギー効率よく昇温させることができる。しかも、コイル２０１に蓄えられたエネルギーによりセルＣｎが充電されるので、そのエネルギーが無駄に消費されることを抑制できる。
【００９３】
また、コイル２０１における発熱が小さいので、セルＣｎからの放電に対する熱的な制約による制限が小さい。そのため、セルＣｎからの放電量を大きくして、セルＣｎを速やかに昇温させることができる。
【００９４】
しかも、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１の寄生ダイオード４５１を電流が流れる時には、それぞれ第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１のオンにより、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１における電圧降下が低減される。その結果、セルＣｎからの放電およびセルＣｎへの充電時のエネルギー効率を一層向上させることができる。
【００９５】
なお、セルＣｎを放電させた後、その放電したセルＣｎを充電させる場合を取り上げたが、セルＣｎを放電させた後、その放電させたセルＣｎとは別のセルＣｎを充電させてもよい。
【００９６】
たとえば、図５に示されるように、セルＣ３のセルの放電後、セルＣ２のマイナス端子とコイル２０１の一端との間に介在される第１ＭＯＳＦＥＴ２１１と、セルＣ２のプラス端子とコイル２０１の他端との間に介在される第２ＭＯＳＦＥＴ２２３とがオンされてもよい。この場合、コイル２０１を流れる電流は、破線Ｄ４で示されるように、第２ＭＯＳＦＥＴ２２３、第４ＭＯＳＦＥＴ２４２、セルＣ２、第１ＭＯＳＦＥＴ２１１および第３ＭＯＳＦＥＴ２３１を流れる。その結果、セルＣ２が充電され、セルＣ２が昇温する。
【００９７】
また、温度が所定温度未満である１個のセルＣｎの放電後、キャパシタ１２に備えられているすべてのセルＣｎが充電されてもよい。この場合、その放電したセルＣｎに対応する第１ＭＯＳＦＥＴ２１ｎおよび第２ＭＯＳＦＥＴ２２ｎがオフされた後、第１ＭＯＳＦＥＴ２１１〜２１４、第２ＭＯＳＦＥＴ２２１〜２２４、第３ＭＯＳＦＥＴ２３１〜２３３、第４ＭＯＳＦＥＴ２４１〜２４３、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１がオフされた状態が維持されるとよい。これにより、図２および図５に破線Ｄ２で示されるように、コイル２０１、第６ＭＯＳＦＥＴ２６１、セルＣ１〜Ｃ４および第５ＭＯＳＦＥＴ２５１を含む回路に電流が流れるので、セルＣ１〜Ｃ４の全体を充電することができ、セルＣ１〜Ｃ４を昇温させることができる。
【００９８】
温度が所定温度未満である１個のセルＣｎの放電後、キャパシタ１２に備えられているすべてのセルＣｎを充電させる構成が採用される場合、図２および図５に示されるセル充放電回路２０に代えて、別の構成のセル充放電回路５００が採用されてもよい。
【００９９】
セル充放電回路５００には、キャパシタ１２に備えられるセルＣｎと各同数のコイル５０ｎ、第１ＭＯＳＦＥＴ５１ｎ、第２ＭＯＳＦＥＴ５２ｎ、第３ＭＯＳＦＥＴ５３ｎおよび第４ＭＯＳＦＥＴ５４ｎが含まれる。
【０１００】
たとえば、キャパシタ１２が４個のセルＣ１，Ｃ２，Ｃ３，Ｃ４を備える場合、セル充放電回路５００には、図６に示されるように、４個のコイル５０１〜５０４、４個の第１ＭＯＳＦＥＴ５１１〜５１４、４個の第２ＭＯＳＦＥＴ５２１〜５２４、４個の第３ＭＯＳＦＥＴ５３１〜５３４および４個の第４ＭＯＳＦＥＴ５４１〜５４４が含まれる。
【０１０１】
コイル５０１〜５０４は、それぞれセルＣ１〜Ｃ４に対応して設けられている。
【０１０２】
第１ＭＯＳＦＥＴ５１１および第２ＭＯＳＦＥＴ５２１は、セルＣ１に対応して設けられている。
【０１０３】
セルＣ１のプラス端子とそのセルＣ１に対応するコイル５０１の一端との間に、第１ＭＯＳＦＥＴ５１１が介在されている。第１ＭＯＳＦＥＴ５１１は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインがセルＣ１のプラス端子に接続され、ソースがコイル５０１の一端に接続されている。
【０１０４】
セルＣ１のマイナス端子とそのセルＣ１に対応するコイル５０１の他端との間に、第２ＭＯＳＦＥＴ５２１が介在されている。第２ＭＯＳＦＥＴ５２１は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインがコイル５０１の他端に接続され、ソースがセルＣ１のマイナス端子に接続されている。
【０１０５】
第１ＭＯＳＦＥＴ５１２および第２ＭＯＳＦＥＴ５２２は、セルＣ２に対応して設けられている。
【０１０６】
セルＣ２のプラス端子とそのセルＣ２に対応するコイル５０２の一端との間に、第１ＭＯＳＦＥＴ５１２が介在されている。第１ＭＯＳＦＥＴ５１２は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインがセルＣ２のプラス端子に接続され、ソースがコイル５０２の一端に接続されている。
【０１０７】
セルＣ２のマイナス端子とそのセルＣ２に対応するコイル５０２の他端との間に、第２ＭＯＳＦＥＴ５２２が介在されている。第２ＭＯＳＦＥＴ５２２は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインがコイル５０２の他端に接続され、ソースがセルＣ２のマイナス端子に接続されている。
【０１０８】
第１ＭＯＳＦＥＴ５１３および第２ＭＯＳＦＥＴ５２３は、セルＣ３に対応して設けられている。
【０１０９】
セルＣ３のプラス端子とそのセルＣ３に対応するコイル５０３の一端との間に、第１ＭＯＳＦＥＴ５１３が介在されている。第１ＭＯＳＦＥＴ５１３は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインがセルＣ３のプラス端子に接続され、ソースがコイル５０３の一端に接続されている。
【０１１０】
セルＣ３のマイナス端子とそのセルＣ３に対応するコイル５０３の他端との間に、第２ＭＯＳＦＥＴ５２３が介在されている。第２ＭＯＳＦＥＴ５２３は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインがコイル５０３の他端に接続され、ソースがセルＣ３のマイナス端子に接続されている。
【０１１１】
第１ＭＯＳＦＥＴ５１４および第２ＭＯＳＦＥＴ５２４は、セルＣ４に対応して設けられている。
【０１１２】
セルＣ４のプラス端子とそのセルＣ４に対応するコイル５０４の一端との間に、第１ＭＯＳＦＥＴ５１４が介在されている。第１ＭＯＳＦＥＴ５１４は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインがセルＣ４のプラス端子に接続され、ソースがコイル５０４の一端に接続されている。
【０１１３】
セルＣ４のマイナス端子とそのセルＣ４に対応するコイル５０４の他端との間に、第２ＭＯＳＦＥＴ５２４が介在されている。第２ＭＯＳＦＥＴ５２４は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインがコイル５０４の他端に接続され、ソースがセルＣ４のマイナス端子に接続されている。
【０１１４】
また、プラス側の最端に設けられたセルＣ４のプラス端子とセルＣ１に対応するコイル５０１の他端との間に、第３ＭＯＳＦＥＴ５３１が介在されている。第３ＭＯＳＦＥＴ５３１は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインがセルＣ４のプラス端子に接続され、ソースがコイル５０１の他端に接続されている。
【０１１５】
マイナス側の最端に設けられたセルＣ１のマイナス端子とセルＣ１に対応するコイル５０１の一端との間に、第４ＭＯＳＦＥＴ５４１が介在されている。第４ＭＯＳＦＥＴ５４１は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインがコイル５０１の一端に接続され、ソースがセルＣ１のマイナス端子に接続されている。
【０１１６】
プラス側の最端に設けられたセルＣ４のプラス端子とセルＣ２に対応するコイル５０２の他端との間に、第３ＭＯＳＦＥＴ５３２が介在されている。第３ＭＯＳＦＥＴ５３２は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインがセルＣ４のプラス端子に接続され、ソースがコイル５０２の他端に接続されている。
【０１１７】
マイナス側の最端に設けられたセルＣ１のマイナス端子とセルＣ２に対応するコイル５０２の一端との間に、第４ＭＯＳＦＥＴ５４２が介在されている。第４ＭＯＳＦＥＴ５４２は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインがコイル５０２の一端に接続され、ソースがセルＣ１のマイナス端子に接続されている。
【０１１８】
プラス側の最端に設けられたセルＣ４のプラス端子とセルＣ３に対応するコイル５０３の他端との間に、第３ＭＯＳＦＥＴ５３３が介在されている。第３ＭＯＳＦＥＴ５３３は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインがセルＣ４のプラス端子に接続され、ソースがコイル５０３の他端に接続されている。
【０１１９】
マイナス側の最端に設けられたセルＣ１のマイナス端子とセルＣ３に対応するコイル５０３の一端との間に、第４ＭＯＳＦＥＴ５４３が介在されている。第４ＭＯＳＦＥＴ５４３は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインがコイル５０３の一端に接続され、ソースがセルＣ１のマイナス端子に接続されている。
【０１２０】
プラス側の最端に設けられたセルＣ４のプラス端子とセルＣ４に対応するコイル５０４の他端との間に、第３ＭＯＳＦＥＴ５３４が介在されている。第３ＭＯＳＦＥＴ５３４は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインがセルＣ４のプラス端子に接続され、ソースがコイル５０４の他端に接続されている。
【０１２１】
マイナス側の最端に設けられたセルＣ１のマイナス端子とセルＣ４に対応するコイル５０４の一端との間に、第４ＭＯＳＦＥＴ５４４が介在されている。第４ＭＯＳＦＥＴ５４４は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインがコイル５０４の一端に接続され、ソースがセルＣ１のマイナス端子に接続されている。
【０１２２】
また、第３ＭＯＳＦＥＴ５３ｎおよび第４ＭＯＳＦＥＴ５４ｎは、寄生ダイオード４５１を有しており、第３ＭＯＳＦＥＴ５３ｎおよび第４ＭＯＳＦＥＴ５４ｎの各ゲートには、図３に示されるゲート信号生成回路４１が接続されている。
【０１２３】
たとえば、キャパシタ１２において、セルＣ３の温度が所定温度未満であり、セルＣ３を放電により昇温させる場合、ゲートドライブ回路３５からセルＣ３に対応する第１ＭＯＳＦＥＴ５１３および第２ＭＯＳＦＥＴ５２３の各ゲートにゲート信号が入力されて、第１ＭＯＳＦＥＴ５１３および第２ＭＯＳＦＥＴ５２３がオンされる。第１ＭＯＳＦＥＴ５１１，５１２，５１４、第２ＭＯＳＦＥＴ５２１，５２２，５２４、第３ＭＯＳＦＥＴ５３１〜５３４および第４ＭＯＳＦＥＴ５４１〜５４４は、オフのままである。
【０１２４】
第１ＭＯＳＦＥＴ５１３および第２ＭＯＳＦＥＴ５２３のオンにより、セルＣ３、第１ＭＯＳＦＥＴ５１３、コイル５０３および第２ＭＯＳＦＥＴ５２３の直列回路が閉じ、破線Ｄ５で示されるように、その直列回路をセルＣ３からの放電による電流が流れる。Ｃ３からの放電による電流がコイル５０３に流れることにより、コイル５０３に磁気エネルギーが蓄えられる。言い換えれば、セルＣ３の電気エネルギーの一部がコイル５０３の磁気エネルギーに変換される。セルＣ３からの放電により、セルＣ３が昇温する。
【０１２５】
セルＣ３の端子電圧が所定値まで低下すると、または、第１ＭＯＳＦＥＴ５１３および第２ＭＯＳＦＥＴ５２３のオンから所定時間が経過すると、ゲートドライブ回路３５から第１ＭＯＳＦＥＴ５１３および第２ＭＯＳＦＥＴ５２３の各ゲートへのゲート信号の入力が停止され、第１ＭＯＳＦＥＴ５１３および第２ＭＯＳＦＥＴ５２３がオフされる。第１ＭＯＳＦＥＴ５１３および第２ＭＯＳＦＥＴ５２３のオフにより、セルＣ３からコイル５０３に流れる電流がなくなるので、コイル５０３がその電流の変化を阻止するように働き、破線Ｄ６で示されるように、コイル５０３、第３ＭＯＳＦＥＴ５３３、セルＣ１〜Ｃ４および第４ＭＯＳＦＥＴ５４３を含む回路に電流が流れる。すなわち、第１ＭＯＳＦＥＴ５１３および第２ＭＯＳＦＥＴ５２３がオフされると、コイル５０３に蓄えられている磁気エネルギーが解放されて、磁気エネルギーによる電流がコイル５０３から第３ＭＯＳＦＥＴ５３３、セルＣ１〜Ｃ４および第４ＭＯＳＦＥＴ５４３をこの順に流れる。その結果、セルＣ１〜Ｃ４の全体が充電され、セルＣ１〜Ｃ４が昇温する。
【０１２６】
第１ＭＯＳＦＥＴ５１３および第２ＭＯＳＦＥＴ５２３のオフ直後は、電流が第３ＭＯＳＦＥＴ５３３および第４ＭＯＳＦＥＴ５４３の各寄生ダイオード４５１を流れる。寄生ダイオード４５１に電流が流れると、ゲート信号生成回路４１（図３参照）の機能により、第３ＭＯＳＦＥＴ５３３および第４ＭＯＳＦＥＴ５４３の各ゲートにゲート信号が入力されて、第３ＭＯＳＦＥＴ５３３および第４ＭＯＳＦＥＴ５４３がオンになる。第３ＭＯＳＦＥＴ５３３および第４ＭＯＳＦＥＴ５４３のオン抵抗による電圧降下は、寄生ダイオード４５１の電圧降下よりも小さいので、第３ＭＯＳＦＥＴ５３３および第４ＭＯＳＦＥＴ５４３がオンされることにより、第３ＭＯＳＦＥＴ５３３および第４ＭＯＳＦＥＴ５４３における電圧降下による損失を低減することができる。
【０１２７】
セルＣ３以外のセルＣｎを放電により昇温させる場合、セルＣ３の場合と同様に、ゲートドライブ回路３５から端子電圧が最も高いセルＣｎに対応する第１ＭＯＳＦＥＴ５１ｎおよび第２ＭＯＳＦＥＴ５２ｎがオンされ、セルＣｎの端子電圧が所定値まで低下すると、または、第１ＭＯＳＦＥＴ５１ｎおよび第２ＭＯＳＦＥＴ５２ｎのオンから所定時間が経過すると、第１ＭＯＳＦＥＴ５１ｎおよび第２ＭＯＳＦＥＴ５２ｎがオフされるとよい。
【０１２８】
また、キャパシタ制御装置３１は、セルＣｎを昇温させるためのセル昇温処理以外に、電圧検出部３２により検出されるセルＣｎの端子電圧に基づいて、キャパシタ１２の充放電を制御する。
【０１２９】
たとえば、いずれかのセルＣｎの端子電圧が所定の充電禁止電圧を上回っている場合には、キャパシタ１２の電解液の分解によるガスの発生などを防止するため、キャパシタ制御装置３１により、メインリレー１８がオフされて、オルタネータ３の発電電力によるキャパシタ１２の充電が禁止される。キャパシタ１２の充電の禁止は、たとえば、キャパシタ１２のエネルギーをコンバータ１９によりバッテリ１１および電気負荷４へ供給することにより、すべてのセルＣｎの端子電圧が所定の禁止解除電圧まで低下すると解除される。
【０１３０】
一方、いずれかのセルＣｎの端子電圧が放電禁止電圧まで低下している場合には、当該セルＣｎの電極の損傷を防止するため、キャパシタ制御装置３１により、放電禁止電圧まで低下したセルＣｎ以外のセルから端子電圧ガ低下したセルに充電して、電圧の回復を図る。
【０１３１】
また、セルＣｎ間における端子電圧の最大値と最小値との差が所定値を超えている場合、セルＣｎ間における端子電圧のばらつきを補正する補正処理が実行されてもよい。この補正処理では、補正処理では、ゲートドライブ回路３５が制御されて、端子電圧が相対的に高いセル（たとえば、端子電圧が最も高いセル）Ｃｎからの放電により端子電圧が相対的に低いセル（たとえば、端子電圧が最も低いセル）Ｃｎが充電される。セルＣｎを充電／放電する際のスイッチング制御については、前述したとおりである。
【０１３２】
以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。
【０１３３】
たとえば、図２および図５に示されるセル充放電回路２０において、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１に代えて、第３ＭＯＳＦＥＴ２３ｎ、第４ＭＯＳＦＥＴ２４ｎ、第５ＭＯＳＦＥＴ２５１および第６ＭＯＳＦＥＴ２６１が有している寄生ダイオード４５１と同じ向きのダイオードが設けられてもよい。
【０１３４】
同様に、図６に示されるセル充放電回路２０において、第３ＭＯＳＦＥＴ５３ｎおよび第４ＭＯＳＦＥＴ５４ｎに代えて、第３ＭＯＳＦＥＴ５３ｎおよび第４ＭＯＳＦＥＴ５４ｎが有している寄生ダイオード４５１と同じ向きのダイオードが設けられてもよい。
【０１３５】
また、蓄電デバイスとしては、キャパシタ１２（リチウムイオンキャパシタ）に限らず、ニッケル水素（Ｎｉ−ＭＨ：Nickel Ｍetal Hydride）電池、リチウムイオン電池、電気二重層コンデンサ（ＥＤＬＣ：Electric Double-Layer Capacitor）などが用いられてもよい。
【０１３６】
その他、前述の構成には、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【０１３７】
１２    キャパシタ（蓄電デバイス）
２０    セル充放電回路
３１    キャパシタ制御装置（制御手段）
３３    温度検出部（セル温度検出手段）
２０１  コイル
２１ｎ（２１１〜２１４）  第１ＭＯＳＦＥＴ
２２ｎ（２２１〜２２４）  第２ＭＯＳＦＥＴ
２３ｎ（２３１〜２３３）  第３ＭＯＳＦＥＴ
２４ｎ（２４１〜２４３）  第４ＭＯＳＦＥＴ
２５１  第５ＭＯＳＦＥＴ
２６１  第６ＭＯＳＦＥＴ
４５１  寄生ダイオード
５００  セル充放電回路
Ｃｎ（Ｃ１〜Ｃ４）  セル
Ｔｎ  温度センサ（セル温度検出手段）
【図１】
2016033904.tif 000003
【図２】
2016033904.tif 000004
【図３】
2016033904.tif 000005
【図４】
2016033904.tif 000006
【図５】
2016033904.tif 000007
【図６】
2016033904.tif 000008