(57)【要約】【課題】ＦＲＣの変調により境界が視認されてしまう現象を低減する。【解決手段】入力映像データは、Ｍビットの階調表現をする液晶パネル１００に複数の画像を時系列で表示させるためのデータであり、Ｎビット（ただし、ＮおよびＭは、Ｎ＞Ｍを満たす整数）の階調表現がされたデータである。補正部３２は、複数の画素１１１のうち、入力映像データにより示される階調値の下位（Ｎ−Ｍ）ビットのデータが所定のビット列であった場合はその下位（Ｎ−Ｍ）ビットのデータを補正する。変調部３３は、処理対象のデータ（以下「対象データ」という）を、ＬＵＴ３４において定義された変調パターンを用いて変調処理を行う。対象データは、補正部３２による補正が行われた場合には補正後の上位Ｍビットのデータであり、補正部３２による補正が行われていない場合には入力映像データの上位Ｍビットのデータである。【選択図】図７
2016045393.tif 000002
【特許請求の範囲】
【請求項１】
Ｍビットの階調表現をする複数の画素を有する光変調素子に複数の画像を時系列で表示させる画像処理装置であって、
Ｎビット（ただし、ＮおよびＭは、Ｎ＞Ｍを満たす整数）の階調表現がされた入力映像データを受け付ける入力部と、
前記複数の画素の各々について、前記入力映像データにより示される階調値の下位（Ｎ−Ｍ）ビットのデータが所定のビット列であった場合は当該下位（Ｎ−Ｍ）ビットのデータの補正処理を行う補正部と、
前記下位（Ｎ−Ｍ）ビットのデータが前記所定のビット列であった画素については前記補正処理が行われたデータを対象データとし、当該下位（Ｎ−Ｍ）ビットのデータが当該所定のビット列以外であった画素については当該入力映像データを対象データとして、当該対象データの上位Ｍビットのデータの少なくとも一部を、複数の単位期間において当該下位（Ｎ−Ｍ）ビットのデータに応じて定義されたビット列を用いて変調する変調処理を行う変調部と、
前記変調部により変調処理された前記上位Ｍビットのデータを出力する出力部と
を有する画像処理装置。
【請求項２】
前記所定のビット列は、前記変調処理で用いられる前記定義されたビット列において、当該変調処理の前後のデータが同一となるビット列である
ことを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記変調処理は、前記対象データの上位Ｍビットのデータの少なくとも一部を、複数の連続する前記単位期間において当該下位（Ｎ−Ｍ）ビットのデータに応じて定義されたビット列を用いて変調する処理である
ことを特徴とする請求項１または２に記載の画像処理装置。
【請求項４】
前記変調処理は、前記対象データの上位Ｍビットのデータの少なくとも一部に、複数の連続する前記単位期間において当該下位（Ｎ−Ｍ）ビットのデータに応じて定義されたビット列を加算する処理である
ことを特徴とする請求項１ないし３のいずれか一項に記載の画像処理装置。
【請求項５】
前記下位（Ｎ−Ｍ）ビットのデータに応じて定義されたビット列は、正負符号を示すビットを含み、
前記変調処理は、前記対象データの上位Ｍビットのデータの少なくとも一部に、複数の連続する前記単位期間において当該下位（Ｎ−Ｍ）ビットのデータに応じて定義されたビット列を、前記正負符号込みで加算する処理である
ことを特徴とする請求項４に記載の画像処理装置。
【請求項６】
前記補正処理は、対象となる画素の階調値を、当該画素と隣り合う画素の階調値と同じ階調値にする処理である
ことを特徴とする請求項１ないし５のいずれか一項に記載の画像処理装置。
【請求項７】
前記補正処理は、（Ｎ−Ｍ）ビットの中間値を加算する処理である
ことを特徴とする請求項１ないし５のいずれか一項に記載の画像処理装置。
【請求項８】
前記複数の単位期間において当該下位（Ｎ−Ｍ）ビットのデータに応じて定義されたビット列は、当該ビット列に含まれるビット値の順列のうちビット値の変化の頻度が最低となる順列以外の順列で当該ビット値が配列されたものである
ことを特徴とする請求項１ないし７のいずれか一項に記載の画像処理装置。
【請求項９】
Ｍビットの階調表現をする複数の画素を有する光変調素子を含む表示部と、
前記表示部に複数の画像を時系列で表示させるための、Ｎビット（ただし、ＮおよびＭは、Ｎ＞Ｍを満たす整数）の階調表現がされた入力映像データを受け付ける入力部と、
前記複数の画素の各々について、前記入力映像データにより示される階調値の下位（Ｎ−Ｍ）ビットのデータが所定のビット列であった場合は当該下位（Ｎ−Ｍ）ビットのデータの補正処理を行う補正部と、
前記下位（Ｎ−Ｍ）ビットのデータが前記所定のビット列であった画素については前記補正部により補正されたデータを対象データとし、当該下位（Ｎ−Ｍ）ビットのデータが当該所定のビット列以外であった画素については当該入力映像データを対象データとして、当該対象データの上位Ｍビットのデータの少なくとも一部を、複数の単位期間において当該下位（Ｎ−Ｍ）ビットのデータに応じて定義されたビット列を用いて変調する変調処理を行う変調部と、
前記変調部により変調処理された前記上位Ｍビットのデータを出力する出力部と
を有する表示装置。
【請求項１０】
Ｍビットの階調表現をする複数の画素を有する光変調素子に複数の画像を時系列で表示させる画像処理装置における画像処理方法であって、
Ｎビット（ただし、ＮおよびＭは、Ｎ＞Ｍを満たす整数）の階調表現がされた入力映像データを受け付けるステップと、
前記複数の画素の各々について、前記入力映像データにより示される階調値の下位（Ｎ−Ｍ）ビットのデータが所定のビット列であった場合は当該下位（Ｎ−Ｍ）ビットのデータの補正処理を行うステップと、
前記下位（Ｎ−Ｍ）ビットのデータが前記所定のビット列であった画素については前記補正されたデータを対象データとし、当該下位（Ｎ−Ｍ）ビットのデータが当該所定のビット列以外であった画素については当該入力映像データを対象データとして、当該対象データの上位Ｍビットのデータの少なくとも一部を、複数の単位期間において当該下位（Ｎ−Ｍ）ビットのデータに応じて定義されたビット列を用いて変調する変調処理を行うステップと、
前記変調処理された前記上位Ｍビットのデータを出力するステップと
を有する画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置においていわゆるフレーム変調（Frame Rate Control、ＦＲＣ）方式を用いて階調を表現する技術に関する。
【背景技術】
【０００２】
表現できる階調数の低い光変調素子に、より高い階調の画像を表示させるため、ＦＲＣ技術が知られている（例えば特許文献１および２）。ＦＲＣは、１枚の画像を時分割して時間軸上で階調値を変調することにより、表現できる階調数を増加させる技術である。例えば、８ビット（２５６階調）表現できる光変調素子において１枚の画像を４フレーム使って変調すると、１０ビット（１０２４階調）表現をすることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１７８５０９号公報
【特許文献２】特開２０１３−２２２０４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１および２に記載の技術においては、入力データの下位ビットが特定のビット列である画素（例えば上記の例で、下位２ビットが「００」である画素）に対しては変調が掛からなかった。この場合において、ＦＲＣによる変調が掛かる画素と掛からない画素とが隣り合ったときに、その境界が視認される場合があるという問題があった。
【０００５】
これに対し本発明は、ＦＲＣの変調により境界が視認されてしまう現象を低減する技術を提供する。
【課題を解決するための手段】
【０００６】
本発明は、Ｍビットの階調表現をする複数の画素を有する光変調素子に複数の画像を時系列で表示させる画像処理装置であって、Ｎビット（ただし、ＮおよびＭは、Ｎ＞Ｍを満たす整数）の階調表現がされた入力映像データを受け付ける入力部と、前記複数の画素の各々について、前記入力映像データにより示される階調値の下位（Ｎ−Ｍ）ビットのデータが所定のビット列であった場合は当該下位（Ｎ−Ｍ）ビットのデータの補正処理を行う補正部と、前記下位（Ｎ−Ｍ）ビットのデータが前記所定のビット列であった画素については前記補正処理が行われたデータを対象データとし、当該下位（Ｎ−Ｍ）ビットのデータが当該所定のビット列以外であった画素については当該入力映像データを対象データとして、当該対象データの上位Ｍビットのデータの少なくとも一部を、複数の単位期間において当該下位（Ｎ−Ｍ）ビットのデータに応じて定義されたビット列を用いて変調する変調処理を行う変調部と、前記変調部により変調処理された前記上位Ｍビットのデータを出力する出力部とを有する画像処理装置を提供する。
【０００７】
この画像処理装置によれば、変調により境界が視認されてしまう現象を低減することができる。
【０００８】
前記所定のビット列は、前記変調処理で用いられる前記定義されたビット列において、当該変調処理の前後のデータが同一となるビット列であってもよい。
【０００９】
この画像処理装置によれば、変調前後でデータが異なる領域と同一の領域の境界が視認されてしまう現象を低減することができる。
【００１０】
前記変調処理は、前記対象データの上位Ｍビットのデータの少なくとも一部を、複数の連続する前記単位期間において当該下位（Ｎ−Ｍ）ビットのデータに応じて定義されたビット列を用いて変調する処理であってもよい。
【００１１】
この画像処理装置によれば、変調される単位期間を時間的に分散させることができる。
【００１２】
前記変調処理は、前記対象データの上位Ｍビットのデータの少なくとも一部に、複数の連続する前記単位期間において当該下位（Ｎ−Ｍ）ビットのデータに応じて定義されたビット列を加算する処理であってもよい。
【００１３】
この画像処理装置によれば、簡単な演算で変調をすることができる。
【００１４】
前記下位（Ｎ−Ｍ）ビットのデータに応じて定義されたビット列は、正負符号を示すビットを含み、前記変調処理は、前記対象データの上位Ｍビットのデータの少なくとも一部に、複数の連続する前記単位期間において当該下位（Ｎ−Ｍ）ビットのデータに応じて定義されたビット列を、前記正負符号込みで加算する処理であってもよい。
【００１５】
この画像処理装置によれば、より多様な変調をすることができる。
【００１６】
前記補正処理は、対象となる画素の階調値を、当該画素と隣り合う画素の階調値と同じ階調値にする処理であってもよい。
【００１７】
この画像処理装置によれば、隣り合う画素と補正前後で階調値の大小関係が逆転してしまうことを防止することができる。
【００１８】
前記補正処理は、（Ｎ−Ｍ）ビットの中間値を加算する処理であってもよい。
【００１９】
この画像処理装置によれば、変調される画素の空間的な分布をより均一にすることができる。
【００２０】
前記複数の単位期間において当該下位（Ｎ−Ｍ）ビットのデータに応じて定義されたビット列は、当該ビット列に含まれるビット値の順列のうちビット値の変化の頻度が最低となる順列以外の順列で当該ビット値が配列されたものであってもよい。
【００２１】
この画像処理装置によれば、ある画素が変調される単位期間の時間的な分布をより均一にすることができる。
【００２２】
また、本発明は、Ｍビットの階調表現をする複数の画素を有する光変調素子を含む表示部と、前記表示部に複数の画像を時系列で表示させるための、Ｎビット（ただし、ＮおよびＭは、Ｎ＞Ｍを満たす整数）の階調表現がされた入力映像データを受け付ける入力部と、前記複数の画素の各々について、前記入力映像データにより示される階調値の下位（Ｎ−Ｍ）ビットのデータが所定のビット列であった場合は当該下位（Ｎ−Ｍ）ビットのデータの補正処理を行う補正部と、前記下位（Ｎ−Ｍ）ビットのデータが前記所定のビット列であった画素については前記補正部により補正されたデータを対象データとし、当該下位（Ｎ−Ｍ）ビットのデータが当該所定のビット列以外であった画素については当該入力映像データを対象データとして、当該対象データの上位Ｍビットのデータの少なくとも一部を、複数の単位期間において当該下位（Ｎ−Ｍ）ビットのデータに応じて定義されたビット列を用いて変調する変調処理を行う変調部と、前記変調部により変調処理された前記上位Ｍビットのデータを出力する出力部とを有する表示装置を提供する。
【００２３】
この表示装置によれば、変調により境界が視認されてしまう現象を低減することができる。
【００２４】
さらに、本発明は、Ｍビットの階調表現をする複数の画素を有する光変調素子に複数の画像を時系列で表示させる画像処理装置における画像処理方法であって、Ｎビット（ただし、ＮおよびＭは、Ｎ＞Ｍを満たす整数）の階調表現がされた入力映像データを受け付けるステップと、前記複数の画素の各々について、前記入力映像データにより示される階調値の下位（Ｎ−Ｍ）ビットのデータが所定のビット列であった場合は当該下位（Ｎ−Ｍ）ビットのデータの補正処理を行うステップと、前記下位（Ｎ−Ｍ）ビットのデータが前記所定のビット列であった画素については前記補正されたデータを対象データとし、当該下位（Ｎ−Ｍ）ビットのデータが当該所定のビット列以外であった画素については当該入力映像データを対象データとして、当該対象データの上位Ｍビットのデータの少なくとも一部を、複数の単位期間において当該下位（Ｎ−Ｍ）ビットのデータに応じて定義されたビット列を用いて変調する変調処理を行うステップと、前記変調処理された前記上位Ｍビットのデータを出力するステップとを有する画像処理方法を提供する。
【００２５】
この画像処理方法によれば、変調により境界が視認されてしまう現象を低減することができる。
【図面の簡単な説明】
【００２６】
【図１】ＦＲＣの原理を示す図。
【図２】ＦＲＣに用いられるＬＵＴを例示する図。
【図３】ＦＲＣによる階調の変化を例示する図。
【図４】ＦＲＣにおける問題点を示す図。
【図５】一実施形態に係る表示装置１０００の構成を例示する図。
【図６】電気光学装置１の構成を例示する図。
【図７】制御回路１０の機能構成を例示する図。
【図８】制御回路１０の動作を示すフローチャート。
【図９】入力映像データを例示する図。
【図１０】補正された映像データを例示する図。
【図１１】変調された映像データを例示する図。
【発明を実施するための形態】
【００２７】
１．概要
図１は、ＦＲＣの原理を示す図である。ここでは例として、２ビット（４階調）の階調表現が可能な光変調素子を考える。図１（Ａ）は、光変調素子が表示可能な４つの階調を例示する図である。階調値が２進数表記で００、０１、１０、および１１のとき、画素の階調は、それぞれ、黒、ダークグレー、ライトグレー、および白である。この光変調素子で４階調を超える階調表現をするため、１枚の画像を時分割で表示する。例えば、１枚の画像を表示する期間を２分割する。分割された期間の一部において表示される階調を変更すると、黒、ダークグレー、ライトグレー、および白以外の階調を表現することができる。例えば、２分割された期間の前半でライトグレーを、後半でダークグレーを表示する。この期間が人間の目の時間分解能よりも短ければ、人間の目には両者の時間平均の階調、すなわち、ライトグレーとダークグレーの中間階調が表示されているように見える（図１（Ｂ））。すなわち、１枚の画像を表示する期間を２k個に時分割し、時分割された期間（以下「フレーム」という）で階調を変調すなわち変化させることで、ｋビット分の中間階調を擬似的に表示することができる。
【００２８】
ＦＲＣの基本原理は上記のとおりである。ＦＲＣを実装する際には、ＦＲＣの痕跡を視認されにくくする技術が用いられる。ここでは、８ビット（２５６階調）の階調表現が可能な光変調素子に、１０ビット（１０２４階調）で階調表現された画像を表示させる例（すなわち入力映像データが１０ビットで階調表現されている例）を考える。１枚の画像を表示する期間を４個のフレームに分割し、これらのフレームにおいて階調を変調させることで、２ビット分の中間階調を擬似的に表示することができる。この２ビット分の中間階調を、００、０１、１０、および１１と表す。
【００２９】
階調00001100（１０進数で１２）および階調00001101（１０進数で１３）の間の中間階調０１（１０進数で１２．２５）を表示させるには、４つのフレームのうちいずれか１つのフレームで階調00001101を表示し、他の３つのフレームで階調00001100を表示すればよい。ただしこのとき、階調00001101を表示するタイミングを空間的に一様にすると、画面がちらつくように見えてしまう。例えば、画面の全画素に１０進数で１２．２５の階調を表示させる場合に、全画素、同じフレームで階調00001101を表示すると、画面がちらついて見えてしまう。
【００３０】
階調を変化させるタイミングが空間的に一様にならないよう、隣り合う所定数の画素を単位として、各画素にそれぞれ異なるタイミングで階調を変化させる。この制御には、ＬＵＴ（Look Up Table）が用いられる。
【００３１】
図２は、ＦＲＣに用いられるＬＵＴを例示する図である。この例では、空間的には隣り合う２行２列の４つの画素を単位として、時間的には連続する４つのフレームを単位として、２ビット分の中間階調を表示させるための変調パターンが定義されている。対象となる画素が偶数行か奇数行か、さらに偶数列か奇数列か、に応じてそれぞれ異なる変調パターンが定義されている。なお「変調パターン」とは、変調処理に用いられるビット値の時間変化を表す。すなわち、図２のＬＵＴは、変調処理において用いられる、定義されたビット列の一例である。この例で、変調処理は、変調パターンにより示されるビット値を、入力映像データの（上位から数えて）第８ビットに加算する処理である。
【００３２】
例えば、中間階調０１を表示するには、連続する４つのフレームのうちいずれか１つのフレームで入力映像データの第８ビットに１を加算すればよいが、図２のＬＵＴによれば、第１フレーム（１Ｆ）においては偶数行偶数列の画素が、第２フレーム（２Ｆ）においては奇数行奇数列の画素が、第３フレーム（３Ｆ）においては偶数行奇数列の画素が、第４フレーム（４Ｆ）においては奇数行偶数列の画素が、それぞれ、加算の対象となる。
【００３３】
図３は、ＦＲＣによる階調の変化を例示する図である。ここでは説明のため、２行２列の４つの画素のみ図示している。また、階調00001100および階調00001101をそれぞれ白および黒で表している。入力映像データは、この４画素すべて、階調00001100（１０進数で１２）および階調00001101（１０進数で１３）の間の中間階調0000110010（１０進数で１２．５）である。ここでは、入力映像データの上位８ビット（この例では00001100）の階調を基準として、その階調（この例では00001100）を表示することを「変調されていない」または「変調が掛からない」といい、その階調の最下位ビットに１を加算した階調（この例では00001101）を表示することを「変調された」または「変調が掛かった」という。１つの画素に着目すると、４フレームのうち２フレームが変調され、２フレームが変調されない。変調パターンは、変調されたフレームがなるべく時間的に連続しないように設計されている。換言すると、変調パターンは、その変調パターンに含まれるビット値（０または１）の順列のうち、ビット値の変化の周波数（頻度）がなるべく高くなるような（頻度が最低でない）順列が採用される。空間的にも同様で、１つのフレームに着目すると、４画素のうち２画素が変調され、２画素が変調されない。変調パターンは、変調された画素がなるべく空間的に連続しないように設計されている。
【００３４】
図４は、ＦＲＣにおける問題点を示す図である。図４（Ａ）は、入力映像データを示している。ここでは説明のため、４行６列の画素のみを示している。また、階調値は１０進数で示している。すなわちこの例では、小数点以下の部分が入力映像データの下位２ビットに相当する。図２のＬＵＴを用いると、階調値が整数で表されている画素は変調が掛からない。
【００３５】
図４（Ｂ）は、図４（Ａ）の入力映像データに基づいて光変調素子に表示される階調の、第１〜第４フレームにおける遷移を例示する図である。中央の２列は図２のＬＵＴにしたがって変調が掛けられるが、左２列および右２列は変調が掛からない（図４（Ｂ）では、変調が掛かる画素をハッチングで示している）。ここで、変調が掛かる領域と掛からない領域とが隣接すると、その境界が視認されてしまう場合がある。この境界はユーザーには画像のノイズとして認識され、画質が低下したように感じられてしまう。本実施形態は、この問題に対処する。
【００３６】
２．構成
図５は、一実施形態に係る表示装置１０００の構成を例示する図である。この例で、表示装置１０００は、入力された映像信号Ｖｉｄ−ｉｎに応じた映像をスクリーンに投写するプロジェクターである。表示装置１０００は、電気光学装置１、光源２、制御部３、および投写部４を有する。表示装置１０００において、光源２から照射された光を電気光学装置１が変調し、さらにこれを投写部４がスクリーンに投写する。
【００３７】
図６は、電気光学装置１の構成を示す図である。電気光学装置１は、光変調器であり、液晶パネル１００、走査線駆動回路１３０、およびデータ線駆動回路１４０を３組と、制御回路１０とを有する。各組は、それぞれ、色成分Ｒ（赤）、色成分Ｇ（緑）、および色成分Ｂ（青）に対応している。ここでは、図面が煩雑になるのを避けるため、１組の液晶パネル１００（光変調素子の一例）、走査線駆動回路１３０、およびデータ線駆動回路１４０のみを図示している。
【００３８】
制御回路１０は、走査制御回路２０と映像処理回路３０とを有する。走査制御回路２０は、制御信号Ｘｃｔｒ、制御信号Ｙｃｔｒ、制御信号Ｉｃｔｒ等、各種の制御信号を生成して、同期信号Ｓｙｎｃに同期して各部を制御する。映像処理回路３０は、デジタルの映像信号Ｖｉｄ−ｉｎを処理して、各色成分毎にデータ信号Ｖｘを出力する。
【００３９】
液晶パネル１００は、供給される信号に応じて画像を表示する装置である。液晶パネル１００は、ｍ行ｎ列のマトリクス状に配置された画素１１１を有する。画素１１１は、走査線駆動回路１３０およびデータ線駆動回路１４０から供給される信号に応じた光学状態（例えば透過率または反射率）を示す。液晶パネル１００は、複数の画素１１１の光学状態を制御することにより画像を表示する。
【００４０】
液晶パネル１００は、素子基板１００ａと、対向基板１００ｂと、液晶１０５とを有する。素子基板１００ａと対向基板１００ｂとは、一定の間隙を保って貼り合わせられている。この間隙（ギャップ）に、液晶１０５が挟まれている。
【００４１】
素子基板１００ａは、対向基板１００ｂとの対向面において、ｍ行の走査線１１２およびｎ列のデータ線１１４を有する。走査線１１２はＸ（横）方向に沿って、データ線１１４はＹ（縦）方向に沿って、それぞれ設けられており、互いに絶縁されている。一の走査線１１２を他の走査線１１２と区別するときは、図において上から順に第１、第２、第３、…、第（ｍ−１）、および第ｍ行の走査線１１２という。同様に、一のデータ線１１４を他のデータ線１１４と区別するときは、図において左から順に第１、第２、第３、…、第（ｎ−１）、第ｎ列のデータ線１１４という。画素１１１は、Ｘ軸およびＹ軸に垂直な位置にある視点から見たときに、走査線１１２およびデータ線１１４の交差に対応して設けられている。
【００４２】
なお画素１１１の構造の詳細な説明は省略するが、例えば、液晶素子と、スイッチング素子と、保持容量とを有する。
【００４３】
走査線駆動回路１３０は、ｍ本の走査線１１２の中から一の走査線１１２を順次排他的に選択する（すなわち走査線１１２を走査する）回路である。具体的には、走査線駆動回路１３０は、制御信号Ｙｃｔｒに従って、第ｉ行の走査線１１２に、走査信号Ｙｉを供給する。この例で、走査信号Ｙｉは、選択される走査線１１２に対しては選択電圧となり、選択されない走査線１１２に対しては非選択電圧となる信号である。
【００４４】
データ線駆動回路１４０は、ｎ本のデータ線１１４にデータ電圧を示す信号（以下「データ信号」という）を出力する回路である。具体的には、データ線駆動回路１４０は、制御回路１０から供給されるデータ信号Ｖｘを、制御信号Ｘｃｔｒに従ってサンプリングし、第１〜第ｎ列のデータ線１１４にデータ信号Ｘ１〜Ｘｎとして出力する。
【００４５】
液晶パネル１００に表示される画像は、所定の周期で書き換えられる。以下、この書き換えの周期（単位期間）がフレームである。例えば、画像が６０Ｈｚで書き換えられる場合、１フレームは約１６．７ｍｓｅｃである。走査線駆動回路１３０が１フレームに１回、ｍ本の走査線１１２を走査し、データ線駆動回路１４０がデータ信号を出力することにより、液晶パネル１００に表示される画像が書き換えられる。
【００４６】
図７は、映像処理回路３０の機能構成を例示する図である。映像処理回路３０は、上位装置から供給される映像信号Ｖｉｄ−ｉｎおよび同期信号Ｓｙｎｃに応じて走査線駆動回路１３０およびデータ線駆動回路１４０を制御する信号を出力する。映像処理回路３０は、映像処理装置の一例である。映像信号Ｖｉｄ−ｉｎは、入力映像データを示す信号であり、液晶パネル１００における各画素の階調値をそれぞれ指定するデジタル信号である。映像信号Ｖｉｄ−ｉｎは、同期信号Ｓｙｎｃと同期して供給される。同期信号は、垂直走査信号、水平走査信号およびドットクロック信号（いずれも図示省略）を含んでいる。この例で、映像信号Ｖｉｄ−ｉｎの周波数は６０Ｈｚである。すなわち、映像信号Ｖｉｄ−ｉｎにより示される画像は、１６．６７ミリ秒毎に書き換えられる。
【００４７】
なおこの例では、４フレームを単位としたＦＲＣのため、液晶パネル１００は、映像信号Ｖｉｄ−ｉｎの周波数の４倍の周波数（２４０Ｈｚ）で駆動される。
【００４８】
映像処理回路３０は、入力部３１と、補正部３２と、変調部３３と、ＬＵＴ３４と、出力部３５とを有する。
【００４９】
入力部３１は、入力映像データを受け付ける。入力映像データは、Ｍビットの階調表現をする複数の画素１１１を有する液晶パネル１００に複数の画像を時系列で表示させるためのデータである。また、入力映像データは、Ｎビット（ただし、ＮおよびＭは、Ｎ＞Ｍを満たす整数）の階調表現がされたデータである。
【００５０】
補正部３２は、複数の画素１１１のうち、入力映像データにより示される階調値の下位（Ｎ−Ｍ）ビットのデータが所定のビット列であった場合はその下位（Ｎ−Ｍ）ビットのデータを補正する。補正の詳細は後述する。
【００５１】
変調部３３は、処理対象のデータ（以下「対象データ」という）を、ＬＵＴ３４において定義された変調パターンを用いて変調処理を行う。対象データは、補正部３２による補正が行われた場合には補正後の上位Ｍビットのデータであり、補正部３２による補正が行われていない場合には入力映像データの上位Ｍビットのデータである。変調処理は、対象データの第Ｍビット（最下位ビット）に、変調パターンで示されるビット値を加算する処理である。
【００５２】
ＬＵＴ３４は、変調パターンを記憶している。ＬＵＴ３４は、あらかじめ定義された変調パターンのうち、処理対象画素の位置および現フレームに応じたビット値を補正部３２に出力する。なおＬＵＴ３４は、ハードウェアＬＵＴとして実装されてもよいしソフトウェアＬＵＴとして実装されてもよい。
【００５３】
出力部３５は、変調部３３により変調処理された対象データを、後段の回路（この例ではデータ線駆動回路１４０）に出力する。
【００５４】
３．動作
３−１．処理フロー
図８は、映像処理回路３０の動作を示すフローチャートである。図８のフローは、例えば、表示装置１０００が起動されたことを契機として開始される。また、この例では、入力映像データにより示される画像の解像度は、液晶パネル１００の解像度と同一である。なお入力映像データにより示される画像の解像度が液晶パネル１００の解像度と異なる場合は、入力映像データにより示される画像を液晶パネル１００の解像度と同一にする解像度変換が行われる。
【００５５】
ステップＳ１００において、入力部３１は、入力映像データの入力を受け付ける。この例で、映像信号Ｖｉｄ−ｉｎにおいて、複数の画素のデータが所定の順番で時系列に配置されている。すなわち、入力部３１には、複数の画素のデータが１画素分ずつ順に入力される。映像信号Ｖｉｄ−ｉｎにおけるデータの順番は、例えば、画像の左上頂点の画素を基点として、右方向に１画素ずつ順番に進み、右端の画素の次は１行下の左端の画素に進む順番である。入力部３１は、入力映像データを１画素分ずつ、補正部３２に出力する。以下、各要素において処理の対象となる画素を「処理対象画素」という。
【００５６】
ステップＳ１１０において、補正部３２は、入力映像データにより示される処理対象画素のデータのうち、下位（Ｎ−Ｍ）ビットのデータが特定のビット列であるか判断する。例えば、Ｎ＝１０かつＭ＝８である場合、映像処理回路３０は、下位２ビットのデータが特定のビット列であるか判断する。ここでいう「特定のビット列」とは、変調部３３による変調が掛からないビット列、すなわち、変調処理の前後のデータが同一となるビット列である。図２のＬＵＴの例では、「００」が「特定のビット列」に該当する。下位（Ｎ−Ｍ）ビットのデータが特定のビット列であると判断された場合（Ｓ１１０：ＹＥＳ）、補正部３２は、処理をステップＳ１２０に移行する。下位（Ｎ−Ｍ）ビットのデータが特定のビット列でないと判断された場合（Ｓ１１０：ＮＯ）、補正部３２は、処理をステップＳ１３０に移行する。
【００５７】
ステップＳ１２０において、補正部３２は、処理対象画素のデータに補正を行う。この補正は、本来であれば変調が掛からないデータを変調が掛かるデータに変更する補正である。すなわち、この補正は、下位（Ｎ−Ｍ）ビットのデータを「特定のビット列」から「特定のビット列」以外のビット列に変更する補正である。補正部３２は、補正したデータを変調部３３に出力する。なお、補正後のビット列は変調が掛かるものであればどのようなものでもよいが、例えば以下の補正が行われる。
【００５８】
（１）元データとの差が最小となる補正
元データすなわち入力映像データとの差が小さい方が元データの状態が保たれているという観点から、元データとの差は小さい方が好ましい。したがってこの観点では、処理対象画素のデータの最下位ビットに「１」を加算する補正が好ましい。この補正では、図２のＬＵＴの例でいうと、下位２ビットのデータが「００」から「０１」に変更される。１０進数でいうと、例えば、階調値「１２」は「１２．２５」に、階調値「１３」は「１３．２５」に補正される。
【００５９】
（２）変調前後の中間値とする補正
あるフレームにおいて変調が掛かっている画素の空間分布の均一性という観点から、補正後の階調値は、変調処理をした場合における変調が掛かっていないときの階調値と変調が掛かったときの階調値の中間値であることが好ましい。この補正では、図２のＬＵＴの例でいうと、下位２ビットのデータが「００」から「１０」に変更される。すなわちこの処理は、下位２ビットの順列のうち、「特定のビット列」（図２の例では「００」）を除く順列のうち中間値（「０１」、「１０」、および「１１」のうち中間値である「１０」）に変更する処理である。例えば、１０進数表記で、変調が掛かっていないときの階調値が「１２」、掛かったときの階調値が「１３」であるときは、「１２．５」に補正される。
【００６０】
（３）隣り合う画素と同じ階調とする補正
補正後のデータにおいて、元データと比較したときに隣り合う画素との階調値の大小関係が逆転することは好ましくない。例えば、第１画素の階調値が１０進数で「１２」、第１画素と隣り合う第２画素の階調値が「１２．２５」である場合において、第１画素の階調値を「１２．５」に補正してしまうと、元データと階調値の大小関係が逆転してしまう。すなわち元データでは階調値が第１画素＜第２画素だったものが、補正後に第１画素＞第２画素となってしまう。このような事態を避けるため、補正しても隣り合う画素との大小関係が逆転しない、という条件の下で補正を行ってもよい。例えば原則として変調前後の中間値とする補正をしつつ、この補正をすると隣り合う画素と階調値の大小関係が逆転してしまう場合には、階調値の大小関係が逆転しない範囲に補正を制限してもよい。例えば、第１画素の階調値が１０進数で「１２」、かつ第１画素と隣り合う第２画素の階調値が「１２．５」である場合は第１画素の階調値を「１２．５」に補正し、第２画素の階調値が「１２．２５」である場合は第１画素の階調値を「１２．２５」に補正してもよい。
【００６１】
なお、「隣り合う画素」は処理対象画素に対して上下左右いずれかの方向において隣り合う画素を意味する。あるいは、特定の方向（例えば右方向）において隣り合う画素のみを、階調値の大小関係を壊さない制限の対象としてもよい。
【００６２】
ステップＳ１３０において、変調部３３は、変調処理を行う。変調処理には、ＬＵＴ３４が用いられる。変調部３３が、処理対象画素の下位（Ｎ−Ｍ）ビットのデータ、処理対象画素の座標、および現フレームのフレーム番号の情報をＬＵＴ３４に出力すると、ＬＵＴ３４は、変調パターンの中から対応するビット値を変調部３３に出力する。変調部３３は、ＬＵＴ３４から出力されたビット値を、処理対象画素のデータの第Ｍビットに加算する。
【００６３】
ステップＳ１４０において出力部３５は、変調されたデータ（上位Ｍビットのデータ）を出力する。ステップＳ１１０〜Ｓ１４０の処理は全ての画素について順に行われる。
【００６４】
３−２．動作例
以下、具体的なデータを用いて動作例を説明する。
【００６５】
図９は、入力映像データを例示する図である。なおこのデータは、図３（Ａ）で例示した入力映像データと同一である。この例で、階調値が整数のデータが、ステップＳ１１０において下位２ビットが「特定のビット列」を有するデータであると判断される。すなわち、左２列および右２列のデータが補正の対象となる。
【００６６】
図１０は、補正された映像データを例示する図である。この例では、入力映像データの階調値に対し「０．５」を加算する補正が行われる。
【００６７】
図１１は、変調された映像データを例示する図である。変調には図２のＬＵＴが用いられている。この例によれば、従来は変調が掛からなかった画素に対しても変調が掛かっており、変調が掛かる領域と掛からない領域との境界が視認される可能正が低減される。
【００６８】
４．変形例
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち２つ以上のものが組み合わせて用いられてもよい。
【００６９】
変調部３３における変調処理は実施形態で説明したものに限定されない。加算以外の処理、減算や乗算を用いて変調をするものであってもよい。また、変調パターンも図２で例示したものに限定されない。例えば、変調パターンはビット値に加え正負の符号も含み（＋１、−１等）、変調処理においてはこの符号込みで加算がされてもよい。また、図２の例では、４フレームを１単位として１フレーム毎に階調値が切り替えられたが、例えば、８フレームを１単位として２フレーム毎に階調値が切り替えられてもよい。さらに、変調処理における空間的な単位も、２行２列の４画素に限定されない。
【００７０】
表示装置１０００のハードウェア構成は実施形態で説明したものに限定されない。ＦＲＣを用いるものであれば、表示装置１０００はどのようなハードウェア構成を有していてもよい。
【００７１】
表示装置１０００において用いられる光変調素子は、液晶パネルに限定されない。ＤＭＤ（Digital Mirror Device）等、液晶以外の光変調素子が用いられたものであってもよい。
【００７２】
表示装置１０００は、プロジェクターに限定されない。表示装置１０００は直視のディスプレイであってもよい。
【符号の説明】
【００７３】
１０００…表示装置、１…電気光学装置、２…光源、３…制御部、４…投写部、１００…液晶パネル、１３０…走査線駆動回路、１４０…データ線駆動回路、１０…制御回路、２０…走査制御回路、３０…映像処理回路、１１１…画素、１００ａ…素子基板、１００ｂ…対向基板、１０５…液晶、３１…入力部、３２…補正部、３３…変調部、３４…ＬＵＴ、３５…出力部
【図１】
2016045393.tif 000003
【図２】
2016045393.tif 000004
【図３】
2016045393.tif 000005
【図４】
2016045393.tif 000006
【図５】
2016045393.tif 000007
【図６】
2016045393.tif 000008
【図７】
2016045393.tif 000009
【図８】
2016045393.tif 000010
【図９】
2016045393.tif 000011
【図１０】
2016045393.tif 000012
【図１１】
2016045393.tif 000013