(57)【要約】      （修正有）【課題】非デバッグドメインシステムリセットのためのデバッグトリガーインターフェースを提供する。【解決手段】システムは、リセット制御ユニット３８と、リセット制御ユニットに接続されたデバッグトリガーインターフェース（ＤＴＩ）５０を含むデバッグトリガー機構と、を含む。ＤＴＩは、リセット制御ユニットをトリガーして、非デバッグドメインをリセットするように構成される。ＤＴＩは、非デバッグドメインシステムリセットのステータスを監視するようにさらに構成され得る。【選択図】図２
2016224943.tif 000002
【特許請求の範囲】
【請求項１】
非デバッグドメインをリセットするように構成されたリセット制御ユニットと、
前記リセット制御ユニットに接続されたデバッグトリガーインターフェースを含むデバッグドメインであって、前記デバッグトリガーインターフェースが、前記リセット制御ユニットをトリガーして、前記非デバッグドメインをリセットするように構成される、デバッグドメインと、を備える、システムオンチップ。
【請求項２】
前記デバッグトリガーインターフェースが、前記リセット制御ユニットの非デバッグドメインシステムリセット要求に接続されるトリガー出力を有する、請求項１に記載のシステムオンチップ。
【請求項３】
前記トリガー出力が、インバータを介して前記非デバッグドメインシステムリセット要求に接続される、請求項２に記載のシステムオンチップ。
【請求項４】
前記デバッグトリガーインターフェースが、前記非デバッグドメインシステムリセットのステータスを監視するようにさらに構成される、請求項１に記載のシステムオンチップ。
【請求項５】
前記デバッグトリガーインターフェースが、前記リセット制御ユニットの非デバッグドメインシステムリセットステータスに接続されるトリガー入力を有する、請求項４に記載のシステムオンチップ。
【請求項６】
前記トリガー入力が、インバータを介して前記非デバッグドメインシステムリセットステータスに接続される、請求項５に記載のシステムオンチップ。
【請求項７】
前記デバッグトリガーインターフェースが、前記デバッグトリガーインターフェースに、前記リセット制御ユニットに対する非デバッグドメインシステムリセット要求を発行させるように構成されたアプリケーショントリガーレジスタを含む、請求項１に記載のシステムオンチップ。
【請求項８】
前記デバッグトリガーインターフェースが、前記リセット制御ユニットから受信された前記非デバッグドメインシステムリセットのステータスを示すように構成されたアプリケーショントリガーインステータスレジスタを含む、請求項１に記載のシステムオンチップ。
【請求項９】
前記デバッグトリガーインターフェースが、前記デバッグトリガーインターフェースに、定義された時間にわたって前記リセット制御ユニットに対する非デバッグドメインシステムリセット要求を発行させるように構成されたアプリケーションパルスレジスタを含む、請求項１に記載のシステムオンチップ。
【請求項１０】
あるシステムの非デバッグドメインシステムリセットを有効にするための方法であって、前記システムが、リセット制御ユニットに接続されたデバッグトリガーインターフェースを含み、
前記デバッグトリガーインターフェースから前記リセット制御ユニットに対する非デバッグドメインシステムリセット要求を発行し、それにより、前記デバッグトリガーインターフェースが、前記リセット制御ユニットをトリガーして、前記システムの非デバッグドメインをリセットすることを含む、前記方法。
【請求項１１】
前記非デバッグドメインシステムリセット要求が、前記リセット制御ユニットの非デバッグドメインシステムリセット要求に接続された前記デバッグトリガーインターフェースのトリガー出力から発行される、請求項１０に記載の方法。
【請求項１２】
前記リセット制御ユニットに対して発行された前記非デバッグドメインシステムリセット要求を反転させることをさらに含む、請求項１１に記載の方法。
【請求項１３】
前記デバッグトリガーインターフェースがアプリケーショントリガーレジスタを含み、前記デバッグトリガーインターフェースが、前記アプリケーショントリガーレジスタの状態に基づいて前記非デバッグドメインシステムを発行する、請求項１０に記載の方法。
【請求項１４】
非デバッグドメインシステムリセットステータスを、前記デバッグトリガーインターフェースによって監視することをさらに含む、請求項１０に記載の方法。
【請求項１５】
前記監視が、前記リセット制御ユニットの非デバッグドメインシステムリセットステータスに接続された前記デバッグトリガーインターフェースのトリガー入力のステータスを観察することを含む、請求項１４に記載の方法。
【請求項１６】
前記リセット制御ユニットから前記トリガー入力によって受信された非デバッグドメインシステムリセットステータス信号を反転させることをさらに含む、請求項１５に記載の方法。
【請求項１７】
前記デバッグトリガーインターフェースがアプリケーショントリガーインステータスレジスタを含み、前記デバッグトリガーインターフェースが、前記リセット制御ユニットから受信された非デバッグドメインシステムリセットステータスに基づいて、前記アプリケーショントリガーインステータスレジスタの状態を設定する、請求項１４に記載の方法。
【請求項１８】
実行のためのコードであって、プロセッサによって実行されたときに、
デバッグトリガーインターフェースとリセット制御ユニットとの間に非デバッグドメインシステムリセット要求チャネルを定義することと、
前記リセット制御ユニットをトリガーして、前記非デバッグドメインをリセットするように、前記デバッグトリガーインターフェースを構成することと、を含む動作を実施すように動作可能である、コードを含む論理で符号化された非一時的媒体。
【請求項１９】
前記動作が、前記非デバッグドメインシステムリセットのステータスを監視することをさらに含む、請求項１８に記載の非一時的媒体。
【請求項２０】
前記動作が、
前記デバッグトリガーインターフェースに、前記リセット制御ユニットに対する非デバッグドメインシステムリセット要求を発行させるように、アプリケーショントリガーレジスタの状態を設定することと、
アプリケーショントリガーインステータスレジスタの状態をポーリングすることであって、前記アプリケーショントリガーインレジスタの前記状態が、前記リセット制御ユニットから受信された非デバッグドメインシステムリセットステータスに基づく、ポーリングすることと、をさらに含む、請求項１９に記載の非一時的媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般にシステムオンチップ（ＳｏＣ）に関し、より特定的にはＳｏＣのデバッグ環境に関する。
【背景技術】
【０００２】
デバッガは、システムオンチップなどの対象となるシステム中の任意の誤り（バグ）を検出して補正する特殊化されたソフトウェア（およびその関連付けられたサポートハードウェア）である。デバッガは、対象システムを既知の状態に移すことによって無故障のデバッグセッションを提供することを好む。これは、対象システムのデバッグドメインに影響することなく、対象システムの非デバッグドメインを、デバッグセッションを開始する前の既知の状態にリセットすることによって最も良く遂行される。既存の非デバッグドメインシステムリセット機構は、一般的に、その意図する目的にとって適切であったとは言え、それらは、すべての点で完全に満足すべきものであったわけではない。
【図面の簡単な説明】
【０００３】
本開示は、以下の詳細な説明を添付図面と一緒に読むと最も良く理解される。業界の一般的な習慣に従って、様々な特徴部は、原寸に従って描かれておらず、説明目的でのみ用いられることが強調される。事実、様々な特徴部の寸法は、考察を明瞭にするために、任意に拡大または縮小されている場合がある。
【０００４】
【図１】図１は、本開示の様々な態様による典型的なデバッグ環境の模式ブロック図である。
【０００５】
【図２】図２は、本開示の様々な態様による、図１のデバッグ環境に実装することが可能な典型的なデバッグトリガーインターフェースシステムリセット機構の模式ブロック図である。
【０００６】
【図３】図３は、本開示の様々な態様による、図１のそれなどのデバッグ環境中に非デバッグドメインリセットを提供するために実装することが可能な典型的な方法のフローチャートである。
【０００７】
【図４】図４は、本開示の様々な態様による、図１のそれなどのデバッグ環境中に非デバッグドメインシステムリセットを提供するために実装することが可能な典型的な方法のフローチャートである。
【０００８】
例となる実施形態の概要
システムオンチップなどのシステムは、非デバッグドメインおよびデバッグドメインを有する。デバッグドメインは、デバッガ駆動型の非デバッグドメインシステムリセットを有効にするデバッグフレームワークを有する。本システムは、リセット制御ユニットと、リセット制御ユニットに接続されたデバッグトリガーインターフェース（ＤＴＩ）を含むデバッグトリガー機構と、を含む。ＤＴＩは、リセット制御ユニットをトリガーして、非デバッグドメインをリセットするように構成される。ＤＴＩは、非デバッグドメインシステムリセットのステータスを監視するようにさらに構成され得る。
【０００９】
一部の実装例では、ＤＴＩは、リセット制御ユニットの非デバッグドメインシステムリセット要求に接続されたトリガー出力と、リセット制御ユニットの非デバッグドメインシステムリセットステータスに接続されたトリガー入力と、を有する。トリガー出力は、インバータを介して非デバッグドメインシステムリセット要求に接続され得、トリガー入力は、インバータを介して非デバッグドメインシステムリセットステータスに接続され得る。ＤＴＩは、ＤＴＩに、リセット制御ユニットに対する非デバッグドメインシステムリセット要求を発行（アサート）させるように構成されたアプリケーショントリガーレジスタを含むことが可能である。ＤＴＩは、非デバッグドメインシステムリセットのステータスを示すように構成されたアプリケーショントリガーインステータスレジスタをさらに含むことが可能である。システムに接続されたデバッガは、デバッガの非デバッグシステムリセットアサート動作のために、アプリケーショントリガーレジスタおよびアプリケーショントリガーインステータスレジスタを用いる。例えば、デバッガは、ＤＴＩに、リセット制御ユニットに対する非デバッグドメインシステムリセット要求を発行（アサート）させる状態に、アプリケーショントリガーレジスタをプログラムすることが可能である。デバッガはまた、非デバッグドメインシステムリセットのステータスを決定するために、アプリケーショントリガーインステータスレジスタを監視することが可能である。
【００１０】
例となる実施形態の詳細な説明
デバッガは、対象システム中の任意の誤り（バグ）を検出して補正する特殊化されたソフトウェア（およびその関連付けられたサポートハードウェア）である。デバッガは、システムオンチップ（ＳｏＣ）などの対象システムのすべての知的プロパティ（ＩＰ）ブロックを既知の状態に移すことによって無故障のデバッグセッションを提供することを好む。これは、デバッグ動作を実施するために既に初期化されている任意のデバッグ論理などの対象システムのデバッグドメインに影響することなく、対象システムの非デバッグドメイン（例えば、すべての非デバッグＩＰブロック）を、デバッグセッションを開始する前の既知の状態にリセットすることによって最も良く遂行される。
【００１１】
デバッガは、一般的に、所望のデバッグ動作を遂行するために対象システムと関連付けられた、ＡＲＭ（登録商標）ＣｏｒｅＳｉｇｈｔ（商標）デバッグアンドトレースフレームワークなどのデバッグフレームワークと相互作用する。現在は、ＳｏＣデバッグフレームワークは、非デバッグドメインシステムリセットを提供するサポートデバッガを直接サポートしない。例えば、ＡＲＭ（登録商標）ＣｏｒｅＳｉｇｈｔ（商標）デバッグアンドトレースフレームワークで構成されたＳｏＣは、デバッグドメインパワーアップ、非デバッグドメインパワーアップ、およびデバッグドメインリセットを可能とするが非デバッグドメインシステムリセットは可能としないための直接制御／ステータス信号通知およびハンドシェイクの機構を有するデバッグアクセスポートを含み得る。一部の構成では、ＡＲＭ（登録商標）ＣｏｒｅＳｉｇｈｔ（商標）デバッグアンドトレースシステムモデルは、デバッガが間接的に非デバッグドメインシステムリセットを始動することを可能とする特定のプロセスを実施するためにＳｏＣのコアプロセッサを必要とする。しかしながら、間接的非デバッグドメインシステムリセットは問題を生じさせかねないが、それは、間接的システムリセットと関連付けられた動作は、一般的に、システムリセットによって影響される構成要素に関与し、そのため、これらの動作を、プロトコルの違反および／または誤りなしで完了させることが不可能であるからである。
【００１２】
このような問題点に対処するため、次の開示は、デバッガが、対象システムの非デバッグドメインを既知の状態に移すことを可能とする非デバッグドメインシステムリセット機構で構成された対象システムデバッグフレームワークを提案する。デバッグフレームワークは、非デバッグドメインシステムリセットを可能とするための制御／ステータス信号通知およびハンドシェイクの機構を作成するために、（ＡＲＭ（登録商標）ＣｏｒｅＳｉｇｈｔ（商標）デバッグアンドトレースフレームワークによって提供されるクロストリガーインターフェースなどの）デバッグトリガーインターフェースを活用する。異なる実施形態は異なる利点を有し得るが、本明細書に記載する実施形態の任意のものに対して、何ら特別の利点が必ずしも必要とされるわけではない。
【００１３】
図１は、本開示の様々な態様によりデバッグアンドトレースの動作を実施するための典型的なデバッグ環境１０の模式ブロック図である。以下に説明するように、デバッグ環境１０は、デバッガ駆動型の非デバッグドメインシステムリセットを提供する。図１は、本開示の発明概念をより良く理解するために、簡潔であるように単純化されている。さらなる特徴部をデバッグ環境１０中に追加することが可能であるが、説明する特徴部の一部は、デバッグ環境１０で、交換または省略することが可能である。
【００１４】
図１では、デバッグホストシステム２０（デバッグホストまたは外部デバッガとも呼ばれる）は、そこに接続された対象システムの様々な構成要素をデバッグし、かつトレースするための、デバッガ２４などのソフトウェアを実行することが可能なプロセッサ２２を含む。デバッガ２４は、デバッグアンドトレースの動作を容易化するために、対象システムと関連付けられた非デバッグドメインおよびデバッグドメインと通信することが可能である。様々な実装例では、デバッグホストシステム２０は、様々なデバッグアンドトレースの要求を、対象システムと関連付けられたデバッグアンドトレースシステムに送信し、このシステムは、このような要求を実行して、このような要求と関連する情報をデバッグホストシステム２０に送信することが可能である。
【００１５】
続く考察を目的として、対象システムは、対象システムの構成要素が１つのチップに組み込まれているシステムオンチップ（ＳｏＣ）３０として示される。ＳｏＣ３０は、ＳｏＣ３０の様々な構成要素を相互接続するシステム配線３２を含む。例えば、ＳｏＣ３０は、プロセッサ３４、プロセッサ３６、メモリ３７、およびシステム配線３２に接続された様々な他の構成要素を含み得、それにより、プロセッサ３４、プロセッサ３６、メモリ３７、および様々な他の構成要素は、システム配線３２を介して互いに通信することが可能である。図示する実施形態では、プロセッサ３６は、デジタル信号プロセッサ（ＤＳＰ）である。ＳｏＣ３０の様々な構成要素は、これに限られないが、メモリシステム、ビデオ／グラフィックシステム、オーディオシステム、電力管理システム、セキュリティシステム、入力／出力システム、有線／無線接続性システム、またはこれらの組み合わせを含む様々なシステムを提供することが可能である。
【００１６】
リセット制御ユニット（ＲＣＵ）ユニット３８は、ハードウェアでトリガーされた事象および／またはソフトウェアでトリガーされた事象に際して、ＳｏＣ３０および／または、プロセッサ３４および／またはプロセッサ３６などのＳｏＣ３０の様々な構成要素をリセットするように構成される。リセット制御ユニット３８は、ＳｏＣ３０およびその様々な構成要素が、ハードウェアリセット、システムリセット、プロセッサのみのリセット、および／または他の種類のリセットを含むリセットに、どのように入り、また、それから出るかを制御することが可能である。リセットとは、一般に、ＳｏＣ３０および／またはＳｏＣ３０の様々な構成要素の既知の初期状態のことを指し、システムリセット（非デバッグドメインシステムリセットとも呼ばれる）とは、一般に、ＳｏＣ３０のリセット制御ユニット３８およびデバッグドメイン以外のＳｏＣ３０のすべての構成要素をその関連付けられたデフォルト状態に設定することを指す。システムリセットを始動するには、リセット制御ユニット３８が、ＳｏＣ３０のプロセッサ３４、プロセッサ３６、および／または他の構成要素に対して、システム配線３２を介してリセット信号通知を通信すればよい。様々な実装例では、リセット制御ユニット３８は、非デバッグドメインシステムリセットをトリガーするためのリセット制御装置を含む。リセット制御装置は、非デバッグドメインシステムリセットをアサート／デアサートすることを制御するビット（複数可）を含む制御レジスタとして実装され得る。以下にさらに説明するように、デバッグ環境１０は、デバッガ２４が非デバッグドメインシステムリセット要求をリセット制御ユニット３８に通信することが可能であり、このようにして、デバッガ２４は、ＳｏＣ３０の非デバッグドメインシステムリセットを始動することが可能である。非デバッグドメインシステムリセットは、デバッグドメインに影響することなく、ＳｏＣ３０の非デバッグドメインのすべて（または、一部の実施形態では部分）を既知のデフォルト状態に設定することが可能である。
【００１７】
ＳｏＣ３０のデバッグアンドトレースシステム４０は、デバッグホストシステム２０がＳｏＣ３０の様々な構成要素にアクセスしてこれを制御し、ＳｏＣ３０の様々な構成要素のデバッグおよびトレースを遂行することを可能とする。様々な実装例において、デバッグアンドトレースシステム４０は、ＳｏＣ３０のデバッグドメインからの非デバッグドメインシステムリセットを達成するために本明細書に記載するように修正されるＡＲＭ（登録商標）ＣｏｒｅＳｉｇｈｔ（商標）デバッグアンドトレースフレームワークに基づき得る。デバッグアンドトレースシステム４０は、ＳｏＣ３０にアクセスするデバッグアクセスポート（ＤＡＰ）４２を含む。様々な実装例では、デバッグアクセスポート４２は、ジョイントテストアクショングループ（ＪＴＡＧ）、シリアルワイヤデバッグ（ＳＷＤ）ポート、他の適切なデバッグポート、またはこれらの組み合わせで実装され得る。デバッグホストシステム２０（特にデバッガ２４）は、デバッグアクセスポート４２を通じてＳｏＣ３０に接続してこれと通信して、ＳｏＣ３０に対するデバッグおよびトレース動作を実施することが可能であり、デバッグアンドトレースシステム４０は、ホストシステム２０に対するデバッグ情報、トレース情報、および／または他の情報を、デバッグアクセスポート４２を通じて通信することが可能である。例えば、図示する実施形態では、デバッグホストシステム２０は、デバッグアクセスポート４２に接続されたシステムバス３２を通じて、（プロセッサ３４、プロセッサ３６、および／またはシステムメモリ３７などの）システム資源にアクセスすることが可能であり、デバッグホストシステム２０は、デバッグアクセスポート４２に接続されたデバッグバス４３を通じて、（デバッグアンドトレースシステム４０を構成する）ＳｏＣ３０のデバッグ構成要素およびトレース構成要素にアクセスすることが可能であり、また、デバッグホストシステム２０は、デバッグアクセスポート４２に接続されたトレースバス４４を通じて、トレースデータおよびトレース情報にアクセスすることが可能である。デバッグバス４３は、ＳｏＣ３０のデバッグアンドトレース構成要素に接続して、ＳｏＣ３０上でのデバッグデータおよびデバッグ情報の転送を容易化するように構成される。トレースバス４４は、ＳｏＣ３０の様々なトレース構成要素に接続して、ＳｏＣ３０上でのトレースデータおよびトレース情報の転送を容易化するように構成される。様々な実装例では、デバッグバス４３は、Ａｄｖａｎｃｅｄ  Ｐｅｒｉｐｈｅｒａｌ  Ｂｕｓ（ＡＰＢ）または他の適切なデバッグバスであり得、トレースバス４４は、Ａｄｖａｎｃｅｄ  Ｔｒａｃｅ  Ｂｕｓ（ＡＴＢ）または他の適切なトレースバスであり得る。様々な実装例では、デバッグアンドトレースシステム４０は、デバッグバス４３に接続された各々のデバッグ構成要素および／またはトレース構成要素に関する情報を記憶するデバッグメモリ４５を含むことが可能である。例えば、リードオンリーメモリ（ＲＯＭ）テーブルは、デバッグバス４３に接続された（プロセッサ３４、プロセッサ３６、デバッグアクセスポート４２、および他のデバッグ構成要素および／またはトレース構成要素���どの）各々のデバッグ構成要素および／またはトレース構成要素のロケーションを記憶することが可能である。
【００１８】
デバッグアンドトレースシステム４０は、ＳｏＣ３０上でデバッグ事象を通信するための（ＡＲＭ（登録商標）ＣｏｒｅＳｉｇｈｔ（商標）デバッグアンドトレースフレームワークによって提供される埋め込み型クロストリガーなどの）デバッグトリガー機構をさらに含む。例えば、デバッグアンドトレースシステム４０のプロセッサ３４、プロセッサ３６、および様々な他の構成要素は、デバッグトリガー機構を介してデバッグ事象を互いに対して通信することが可能である。デバッグ事象は、デバッグ動作と関連付けられた命令ブレークポイント、データブレークポイント、ウオッチポイント、および他のメッセージ報知を含み得る。様々な実装例では、デバッグトリガー機構は、プロセッサコアを停止するおよび／またはトレース捕捉をトリガーするために、ＳｏＣ３０の様々なエンドポイントにデバッグ事象を通信することを可能とする。デバッグトリガー機構は、（ＡＲＭ（登録商標）ＣｏｒｅＳｉｇｈｔ（商標）デバッグアンドトレースフレームワークによって提供されるクロストリガーインターフェースなどの）様々なデバッグトリガーインターフェース（ＤＴＩ）４６と、様々なＤＴＩ４６に相互接続する（ＡＲＭ（登録商標）ＣｏｒｅＳｉｇｈｔ（商標）デバッグアンドトレースフレームワークなどの）デバッグトリガーインターフェース配線４８と、を含む。図１では、ＤＴＩ４６ａは、プロセッサ３４をＤＴＩ配線４８と相互接続し、ＤＴＩ４６ｂは、プロセッサ３６をＤＴＩ配線４８と相互接続し、ＤＴＩ４６ｃは、デバッグアンドトレースシステム４０の様々なトレース構成要素をＤＴＩ配線４８と相互接続する。各々のＤＴＩは、（プロセッサ３４、プロセッサ３６、デバッグ構成要素、またはトレース構成要素などの）その関連付けられたＳｏＣ構成要素が、ＤＴＩ配線４８の上でデバッグ事象（トリガー）を同報通信し、かつこれに応答することを可能にし、そこでＤＴＩ４８はデバッグ事象を１つのＤＴＩから他のＤＴＩに同報通信する。例えば、各々のＤＴＩは、（ＤＴＩ４６ａのプロセッサ３４などの）その関連付けられたシステムから受信されたトリガー事象入力をＤＴＩ配線４８と関連付けられたチャネル上にマッピングし、ＤＴＩ配線４８から受信されたチャネル入力を、その関連付けられたシステムのトリガー事象出力にマッピングする。各々のＤＴＩはまた、デバッガ２４が、ＤＴＩ４６に対する内部トリガー事象入力を生成し、それによりソフトウェアトリガーされた事象を容易化するために用いることが可能な、関連付けられたＤＴＩレジスタ（図示せず）を含むことが可能である。
【００１９】
一般的に、デバッグアンドトレースシステム４０は、（ＤＴＩ４６ａ、ＤＴＩ４６ｂ、およびＤＴＩ４６ｃなどの）デバッグトリガーインターフェースと、デバッグ事象を通信して、このようなデバッグ事象に対応するデバッグアクションを制御するためのこれらの関連付けられた信号通知機構と、を実装する。本開示は、デバッグトリガーインターフェースはデバッグドメインリセットにのみ接続され、したがって、どの非デバッグドメインシステムリセットによっても影響されないため、デバッグトリガーインターフェースおよびその関連付けられた信号通知機構を、一般的なデバッグ事象または一般的なデバッグアクションではない非デバッグドメインシステムリセットを提供するように構成することが可能であることを認識している。特に、デバッグ環境１０は、デバッガ２４がＳｏＣ３０などの対象システムの非デバッグドメインシステムリセットを要求して監視することを可能とするために、デバッグトリガーインターフェースおよびその関連付けられた信号通知を活用することが可能である。例えば、図１では、デバッグトリガー機構は、以下にさらに説明するように、ＤＴＩ５０が、非デバッグドメインシステムリセットのステータスを要求して監視するように構成されるリセット制御ユニット３８に接続されたシステムＤＴＩ５０をさらに含む。
【００２０】
多くの点で、システムＤＴＩ５０はＤＴＩ４６に類似している。システムＤＴＩ５０は、（ＳｏＣ３０のリセット制御ユニット３８または他の構成要素（例えば、トリガールーティングユニット５２）などの）その関連付けられたシステムが、ＤＴＩ配線４８上でデバッグ事象を同報通信し、かつこれに応答することを可能とする。例えば、ＤＴＩ４６に類似して、システムＤＴＩ５０は、リセット制御ユニット３８および／またはトリガールーティングユニット５２から受信されたトリガー事象入力を、ＤＴＩ配線４８と関連付けられたチャネル上にマッピングし、また、ＤＴＩ配線４８から受信されたチャネル入力を、リセット制御ユニット３８および／またはトリガールーティングユニット５２のトリガー事象出力にマッピングする。システムＤＴＩ５０は、デバッガ２４が、システムＤＴＩ５０に対する内部トリガー事象入力を生成することを許容する関連付けられたシステムＤＴＩレジスタ（図１には図示せず）をさらに含む。様々な実装例では、デバッガ２４は、ソフトウェアトリガーされた非デバッグドメインシステムリセットを提供し、システムＤＴＩ５０を利用して、リセット制御ユニット３８がシステムリセットを実施し、その後で非デバッグドメインシステムリセットのステータスを、リセット制御ユニット３８から受信されたシステムリセットステータス信号通知に基づいて監視することを要求するように、デバッグバス４３を介してシステムＤＴＩレジスタを構成することが可能である。
【００２１】
ＳｏＣ３０が、（プロセッサ３４、プロセッサ３６、ＤＭＡコントローラなど）のシステムマスターに対してシステム停止／システム再開始をトリガーするためのシステムマスター停止／再開始制御装置（図示せず）と、（汎用タイマー、ウオッチドッグタイマー、パルス幅変調器などの）システム周辺装置に対するシステム停止／再開始をトリガーするためのシステム周辺装置停止／再開始制御装置（図示せず）と、を含む場合、システムＤＴＩ５０は、システムマスター停止／再開始制御装置およびシステム周辺装置停止／再開始制御装置にさらに接続されて、システムＤＴＩ５０が、システムマスター停止／再開およびシステム周辺装置停止／再開始を始動することを許容することが可能である。システムマスター停止／再開始制御装置およびシステム周辺装置停止／再開始制御装置は、システムマスター停止／再開始をアサート／デアサートすることを制御するビット（複数可）と、システム周辺装置停止／再開始をアサート／デアサートすることを制御するビット（複数可）とをそれぞれ含む制御レジスタとして実装され得る。一部の実装例では、デバッガ２４は、システムＤＴＩ５０がシステムマスター停止／再開始および／またはシステム周辺装置停止／再開始をトリガーすることが可能となるように、システムＤＴＩレジスタを構成することが可能である。一部の実装例では、デバッガ２４は、システムマスター停止／再開始のステータスおよび／またはシステム周辺装置停止／再開始のステータスがあるかどうか、システムＤＴＩレジスタを監視する。
【００２２】
図２を見ると、図２は、本開示の様々な態様による、図１のデバッグ環境１０に実装することが可能な典型的なデバッグトリガーインターフェースシステムリセット機構の模式ブロック図である。図２では、デバッグトリガーインターフェースシステムリセット機構は、システムＤＴＩ５０およびその関連付けられた信号通知を活用して、デバッガ２４が、非デバッグドメインシステムリセットを要求して監視することを可能とする。システムＤＴＩ５０からの信号通知を活用することは、デバッグ論理からリセット制御ユニット３８にシステムリセットを直接始動するためのシームレスなソリューションを提供する。一部の実装例では、システムＤＴＩ５０は、ＡＲＭ（登録商標）ＣｏｒｅＳｉｇｈｔ（商標）クロストリガーインターフェース（ＣＴＩ）であり、ＡＲＭ（登録商標）ＣｏｒｅＳｉｇｈｔＣＴＩ信号通知（ＡＲＭ（登録商標）ＣｏｒｅＳｉｇｈｔ（商標）ＣＴＩレジスタを含む）を活用して、非デバッグドメインシステムリセットを始動する。図２は、本開示の発明概念をより良く理解するために簡潔なように簡略化されている。さらなる特徴部を、デバッグトリガーインターフェースシステムリセット機構の中に追加することが可能であるが、説明する特徴部の一部は、デバッグトリガーインターフェースシステムリセット機構の他の実施形態において、交換または省略することが可能である。
【００２３】
システムＤＴＩ５０は、リセット制御ユニット３８および／または（トリガールーティングユニット５２などの）他の関連付けられたシステムからの様々なトリガー入力を受信するように構成されたトリガーインインターフェースと、リセット制御ユニット３８および／または他の関連付けられたシステムに様々なトリガー事象出力を送信するように構成されたトリガーアウトインターフェースと、を含む。例えば、システムＤＴＩ５０は、ｍ個のトリガー入力およびｎ個のトリガー出力を有し、ｍはトリガーインインターフェースと関連付けられたトリガー入力の総数であり、ｎはトリガーアウトインターフェースと関連付けられたトリガー出力の総数である。様々な実装例では、システムＤＴＩ５０は、非ドメインシステムリセット信号通知するように構成されたトリガー入力およびトリガー出力を有する。図２では、トリガー入力Ｍ（ＤＴＩＴＲＩＧＩＮ［Ｍ］）は、リセット制御ユニット３８のシステムリセットステータス信号通知に接続され（Ｍは、１〜ｍの整数である）、そのため、システムＤＴＩ５０は、システムリセットステータスをリセット制御ユニット３８から受信することが可能であり、また、トリガー出力Ｎ（ＤＴＩＴＲＩＧＯＵＴ［Ｎ］）は、リセット制御ユニット３８のシステムリセット要求信号通知に接続され（Ｎは、１〜ｎの整数である）、そのため、システムＤＴＩ５０は、リセット制御ユニット３８が非デバッグドメインシステムリセットを始動（アサート）することを要求することが可能である。デバッガ２４は、トリガー出力Ｎ（ＤＴＩＴＲＩＧＯＵＴ［Ｎ］）を介してリセット制御ユニット３８に対する非デバッグドメインシステムリセット要求を発行（アサート）するようにＤＴＩ５０を構成することによって非デバッグドメインシステムリセット要求を発行することが可能であり、また、リセット制御ユニット３８からトリガー入力Ｍ（ＤＴＩＴＲＩＧＩＮ［Ｍ］）を介してＤＴＩ５０によって受信された非デバッグドメインシステムリセットステータスを監視することによって非デバッグドメインシステムリセットのステータスを観察することがさらに可能である。一部の実装例では、トリガー入力Ｍ（ＤＴＩＴＲＩＧＩＮ［Ｍ］）は、インバータ５４を介してリセット制御ユニット３８のシステムリセットステータス出力に接続され、トリガー出力Ｎ（ＤＴＩＴＲＩＧＯＵＴ［Ｎ］）は、インバータ５６を介してシステムリセット要求入力に接続される。例えば、非デバッグドメインシステムリセット信号通知を反転することは、リセット制御ユニット３８が、システムリセット要求論理などのシステムリセット目的のために有効な低入力を用いるときに実現することが可能である。
【００２４】
ＤＴＩ５０は、デバッガ２４がシステムリセット信号通知を生成してシステムリセットステータス信号通知を観察するように構成することが可能なシステムＤＴＩレジスタセット６０をさらに含む。各々のＤＴＩレジスタは、３２ビットレジスタであり得るが、本開示は、任意サイズのシステムＤＴＩレジスタを企図している。図示する実施形態では、システムＤＴＩレジスタセット６０は、ＤＴＩ  Ｔｒｉｇｇｅｒ  ｔｏ  Ｃｈａｎｎｅｌ  Ｅｎａｂｌｅ  Ｒｅｇｉｓｔｅｒ（ＤＴＩＮＥＮ）６２ａ、ＤＴＩ  Ｃｈａｎｎｅｌ  ｔｏ  Ｔｒｉｇｇｅｒ  Ｅｎａｂｌｅ  Ｒｅｇｉｓｔｅｒ（ＤＴＩＯＵＴＥＮ）６２ｂ、ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｓｅｔ  Ｒｅｇｉｓｔｅｒ（ＤＴＩＡＰＰＳＥＴ）６２ｃ、ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｃｌｅａｒ  Ｒｅｇｉｓｔｅｒ（ＤＴＩＡＰＰＣＬＥＡＲ）６２ｄ、ＤＴＩ  Ｔｒｉｇｇｅｒ  Ｉｎ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ（ＤＴＩＲＴＲＩＧＩＮＳＴＡＴＵＳ）６２ｅ、ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｐｕｌｓｅ  Ｒｅｇｉｓｔｅｒ（ＤＴＩＡＰＰＰＵＬＳＥ）６２ｆ、および／または他の様々なシステムＤＴＩレジスタを含む。一部の実装例では、システムＤＴＩレジスタセット６０は、ＣＴＩ  Ｔｒｉｇｇｅｒ  ｔｏ  Ｃｈａｎｎｅｌ  Ｅｎａｂｌｅレジスタ、ＣＴＩ  Ｃｈａｎｎｅｌ  ｔｏ  Ｔｒｉｇｇｅｒ  Ｅｎａｂｌｅレジスタ、ＣＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  ｃｌｅａｒレジスタ、ＣＴＩ  Ｔｒｉｇｇｅｒ  Ｉｎ  Ｓｔａｔｕｓレジスタ、ＣＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｓｅｔレジスタ、ＣＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｓｅｔレジスタ、ＣＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｐｕｌｓｅレジスタ、および／または他のＣＴＩレジスタを含むＡＲＭ（登録商標）ＣｏｒｅＳｉｇｈｔ（商標）クロストリガーインターフェース（ＣＴＩ）レジスタセットである。以下に説明するように、デバッガ２４は、ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｓｅｔ  Ｒｅｇｉｓｔｅｒ６２ｃを構成する（例えば、これに書き込む）ことによって、非デバッグドメインシステムリセット要求を発行することが可能である。さらに、デバッガ２４は、ＤＴＩ  Ｔｒｉｇｇｅｒ  Ｉｎ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ６２ｅを監視する（例えば、読み出す）ことによって、非デバッグドメインシステムリセットのステータスを観察することが可能である。図示する実施形態では、リセット制御ユニット３８は、非デバッグドメインシステムリセット目的で有効な低状態を実現する。したがって、トリガー出力Ｎからのトリガー出力信号を反転して、反転されたトリガー出力信号をリセット制御ユニット３８のシステムリセット要求に接続することによって、デバッガ２４は、ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｓｅｔ  Ｒｅｇｉｓｔｅｒ６２ｃを構成する（例えば、これに書き込む）ことによって、非デバッグドメインシステムリセット要求を発行することが可能である。さらに、リセット制御ユニット３８からのシステムリセット信号を反転して、反転されたシステムリセット信号をトリガー入力Ｎに接続することによって、デバッガ２４は、ＤＴＩ  Ｔｒｉｇｇｅｒ  Ｉｎ  Ｓｔａｔ��ｓ  Ｒｅｇｉｓｔｅｒ６２ｅを監視する（例えば、読み出す）ことによって、非デバッグドメインシステムリセットのステータスを観察することが可能である。
【００２５】
ＤＴＩ  Ｔｒｉｇｇｅｒ  ｔｏ  Ｃｈａｎｎｅｌ  Ｅｎａｂｌｅ  Ｒｅｇｉｓｔｅｒ６２ａは、リセット制御ユニット３８または（トリガールーティングユニット５２などの）他の関連付けられたシステムがトリガー事象入力をシステムＤＴＩ５０に発行するときに、ＤＴＩ配線４８のチャネル上で事象の信号通知を可能とする読み出し／書き込みレジスタである。システムＤＴＩ５０の各々のトリガー入力は、関連付けられたＤＴＩ  Ｔｒｉｇｇｅｒ  ｔｏ  Ｃｈａｎｎｅｌ  Ｅｎａｂｌｅ  Ｒｅｇｉｓｔｅｒ６２ａを有し得る。例えば、システムＤＴＩレジスタセットは、ＤＴＩ  Ｔｒｉｇｇｅｒ  ｔｏ  Ｃｈａｎｎｅｌ  Ｅｎａｂｌｅ  Ｒｅｇｉｓｔｅｒ６２ａを含み得る。ＤＴＩ  Ｔｒｉｇｇｅｒ  ｔｏ  Ｃｈａｎｎｅｌ  Ｅｎａｂｌｅ  Ｒｅｇｉｓｔｅｒ６２ａは、ＬＯＷ状態（例えば、デジタル０）などの第１の状態またはＨＩＧＨ状態（例えば、デジタル１）などの第２の状態に設定することが可能な、ＤＴＩ配線４８の各々のチャネルと関連付けられたイネーブルトリガーインビット（複数可）を含む。所与のチャネルに対して、第１の状態に設定されたイネーブルトリガーインビットは、トリガー入力がチャネル上で事象を生成することを不可能とし、第２の状態に設定されたイネーブルトリガーインビットは、トリガー入力がチャネル上で事象を生成することを可能とする。本例では、ＤＴＩ  Ｔｒｉｇｇｅｒ  ｔｏ  Ｃｈａｎｎｅｌ  Ｅｎａｂｌｅ  Ｒｅｇｉｓｔｅｒ６２ａは、トリガー入力Ｍ（ＤＴＩＴＲＩＧＩＮ［Ｍ］）と関連付けられ得る。トリガー入力Ｍはリセット制御ユニット３８からの非デバッグドメインシステムリセットステータス信号通知を受信するように指定されているため、各々のイネーブルトリガーインビットは、システムＤＴＩ５０がリセット制御ユニット３８からのトリガー入力Ｍ上のシステムリセットステータス信号を受信するときに、チャネル事象が生成されないことを保証するために、第１の状態（例えば、デジタル０）に設定することが可能である。したがって、非デバッグドメインシステムリセットする目的のため、システムＤＴＩ５０は、いかなるチャネルにもマッピングされないトリガー入力（ここでは、トリガー入力Ｍ）を含む。
【００２６】
ＤＴＩ  Ｃｈａｎｎｅｌ  ｔｏ  Ｔｒｉｇｇｅｒ  Ｅｎａｂｌｅ  Ｒｅｇｉｓｔｅｒ（ＤＴＩＯＵＴＥＮ）６２ｂは、ＤＴＩ配線４８のどのチャネル（複数可）がトリガー出力を生成することが可能であるかを定義する読み出し／書き込みレジスタである。一般的に、ＤＴＩ  Ｃｈａｎｎｅｌ  ｔｏ  Ｔｒｉｇｇｅｒ  Ｅｎａｂｌｅ  Ｒｅｇｉｓｔｅｒ６２ｂは、デバッガ２４からのソフトウェアトリガーされた事象などのアプリケーショントリガーをシステムＤＴＩ５０のトリガー出力にマッピングする。システムＤＴＩ５０からの各々のトリガー出力は、関連付けられたＤＴＩ  Ｃｈａｎｎｅｌ  ｔｏ  Ｔｒｉｇｇｅｒ  Ｅｎａｂｌｅ  Ｒｅｇｉｓｔｅｒ６２ｂを有し得る。例えば、システムＤＴＩレジスタセット６０は、ＤＴＩ  Ｃｈａｎｎｅｌ  ｔｏ  Ｔｒｉｇｇｅｒ  Ｅｎａｂｌｅ  Ｒｅｇｉｓｔｅｒ６２ｂを含み得る。ＤＴＩ  Ｃｈａｎｎｅｌ  ｔｏ  Ｔｒｉｇｇｅｒ  Ｅｎａｂｌｅ  Ｒｅｇｉｓｔｅｒ６２ｂは、第１の状態（ＬＯＷ状態）または第２の状態（ＨＩＧＨ状態）に設定することが可能な、ＤＴＩ配線４８の各々のチャネルと関連付けられたイネーブルトリガーアウトビット（複数可）を含む。所与のチャネルに対して、第１の状態に設定されたイネーブルトリガーアウトビットは、チャネル入力がトリガー出力にルーティングされることを不可能とし、第２の状態に設定されたイネーブルトリガーアウトビットは、チャネル入力をトリガー出力にルーティングすることを可能とする。イネーブルトリガーアウトビットを第１の状態から第２の状態に変更することは、チャネルに対するチャネル事象が、トリガー出力上にトリガー事象を生成することを可能とする。本例では、ＤＴＩ  Ｃｈａｎｎｅｌ  ｔｏ  Ｔｒｉｇｇｅｒ  Ｅｎａｂｌｅ  Ｒｅｇｉｓｔｅｒ６２ｂは、トリガー出力Ｎ（ＤＴＩＴＲＩＧＯＵＴ［Ｎ］）と関連付けられ得、ＤＴＩ  Ｃｈａｎｎｅｌ  ｔｏ  Ｔｒｉｇｇｅｒ  Ｅｎａｂｌｅ  Ｒｅｇｉｓｔｅｒ６２ｂは、システムリセット要求チャネルとして割り当てられるＤＴＩ配線４８のチャネルＸと関連付けられたイネーブルトリガーアウトビットを含み得る。トリガー出力Ｎは非デバッグドメインシステムリセット要求信号通知をリセット制御ユニット３８に送信するように指定されているため、チャネルＸと関連付けられたイネーブルトリガーアウトビットは、デバッガ２４によってチャネルＸ上でトリガーされた任意のチャネル事象がリセット制御ユニット３８に対するトリガー出力Ｎにルーティングされることを保証するために、第２の状態（例えば、デジタル１）に設定され得る。したがって、非デバッグドメインシステムリセットする目的のため、システムＤＴＩ５０は、非デバッグドメインシステムリセットのためにデバッガ２４によって用いられるチャネル（ここでは、チャネルＸ）にマッピングされるトリガー出力（ここでは、トリガー出力Ｎ）を含む。
【００２７】
ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｓｅｔ  Ｒｅｇｉｓｔｅｒ（ＤＴＩＡＰＰＳＥＴ）６２ｃは、デバッガ２４などのアプリケーションがチャネル事象を惹起することを可能とする読み出し／書き込みレジスタである。ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｓｅｔ  Ｒｅｇｉｓｔｅｒ６２ｃは、第１の状態（ＬＯＷ状態）または第２の状態（ＨＩＧＨ状態）に設定することが可能な、ＤＴＩ配線４８の各々のチャネルと関連付けられたアプリケーショントリガービット（複数可）を含む。所与のチャネルに対して、デバッガ２４は、このチャネルに対するチャネル事象を生成するために、アプリケーショントリガービットを第２の状態に設定することが可能である。そうでない場合、アプリケーショントリガービットは、第１の状態に設定されて、チャネルに対するアプリケーショントリガーが無効であることを示す。本例では、ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｓｅｔ  Ｒｅｇｉｓｔｅｒ６２ｃは、システムリセット要求チャネルとして割り当てられたＤＴＩ配線４８のチャネルＸと関連付けられたアプリケーショントリガービットを含み得る。したがって、非デバッグドメインシステムリセットする目的のため、デバッガ２４は、チャネルＸと関連付けられたアプリケーショントリガービットを第２の状態（例えば、デジタル１）に設定し、システムリセットチャネル事象をチャネルＸ上で惹起させることによって、非デバッグドメインシステムリセットを始動することが可能である。チャネルＸ上のチャネル事象は、（どのようにデバッガ２４がＤＴＩ  Ｃｈａｎｎｅｌ  ｔｏ  Ｔｒｉｇｇｅｒ  Ｅｎａｂｌｅ  Ｒｅｇｉｓｔｅｒ６２ｂを構成したかの結果として）リセット制御ユニット３８のシステムリセット要求入力に接続されたトリガー出力Ｎにルーティングされるため、デバッガ２４は、ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｓｅｔ  Ｒｅｇｉｓｔｅｒ６２ｃに書込みすることによって非デバッグドメインシステム要求を発行することが可能である。
【００２８】
ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｃｌｅａｒ  Ｒｅｇｉｓｔｅｒ（ＤＴＩＡＰＰＣＬＥＡＲ）６２ｄは、デバッガ２４などのアプリケーションがチャネル事象をクリアすることを可能とする読み出し／書き込みレジスタである。ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｃｌｅａｒ  Ｒｅｇｉｓｔｅｒ（ＤＴＩＡＰＰＣＬＥＡＲ）６２ｄは、第１の状態（ＬＯＷ状態）または第２の状態（ＨＩＧＨ状態）に設定することが可能な、ＤＴＩ配線４８の各々のチャネルと関連付けられたアプリケーショントリガークリアビット（複数可）を含む。所与のチャネルに対して、デバッガ２４は、このチャネルに対するチャネル事象をクリアするために、アプリケーショントリガークリアビットを第２の状態に設定することが可能である。そうでない場合、アプリケーショントリガークリアビットは、第１の状態に設定される。本例では、ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｃｌｅａｒ  Ｒｅｇｉｓｔｅｒ６２ｄは、チャネルＸと関連付けられたアプリケーショントリガークリアビットを含み得る。したがって、非デバッグドメインシステムリセットする目的のため、デバッガ２４は、チャネルＸと関連付けられたアプリケーショントリガークリアビットを第２の状態（例えば、デジタル１）に設定し、システムリセットチャネル事象をチャネルＸ上で惹起させることによって、非デバッグドメインシステムリセットをクリアすることが可能である。
【００２９】
代替例では、ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｐｕｌｓｅ  Ｒｅｇｉｓｔｅｒ（ＤＴＩＡＰＰＰＵＬＳＥ）６２ｅは、非デバッグドメインシステムリセットをアサートおよびデアサートするために用いることが可能である。ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｐｕｌｓｅ  Ｒｅｇｉｓｔｅｒ６２ｅは、デバッガ２４などのアプリケーションが、デバッグトリガー機構のクロック期間などのあるクロック期間にわたってチャネル事象を惹起させることを可能とするライトオンリーレジスタである。ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｓｅｔ  Ｒｅｇｉｓｔｅｒ６２ｃとは対照的に、ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｐｕｌｓｅ  Ｒｅｇｉｓｔｅｒ６２ｅは、デバッガ２４などのアプリケーションが一旦惹起されたチャネル事象をクリアする必要がないようにそれ自体をクリアする。ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｐｕｌｓｅ  Ｒｅｇｉｓｔｅｒ６２ｅは、第１の状態（ＬＯＷ状態）または第２の状態（ＨＩＧＨ状態）に設定することが可能な、ＤＴＩ配線４８の各々のチャネルと関連付けられたアプリケーションパルスビット（複数可）を含む。所与のチャネルに対して、デバッガ２４は、デバッグトリガー機構のクロック期間などのある時間にわたってこのチャネルに対するチャネル事象パルスを生成するために、アプリケーションパルスビットを第２の状態に設定することが可能である。そうでない場合、アプリケーションパルスビットは、第１の状態に設定されて、チャネルに対するアプリケーショントリガーが無効であることを示す。本例では、ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｐｕｌｓｅ  Ｒｅｇｉｓｔｅｒ６２ｅは、ＤＴＩ配線４８のチャネルＸと関連付けられたアプリケーションパルスビットを含み得る。したがって、非デバッグドメインシステムリセットする目的のため、デバッガ２４は、チャネルＸと関連付けられたアプリケーションパルスビットを第２の状態（例えば、デジタル１）に設定し、システムリセットチャネル事象パルスを定義された時間にわたってチャネルＸ上で惹起させることによって、非デバッグドメインシステムリセットを始動することが可能である。チャネルＸ上のチャネル事象はリセット制御ユニット３８のシステムリセット要求入力に接続されたトリガー出力Ｎにルーティングされるため、デバッガ２４は、定義された時間後に自動的にクリアされるＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｐｕｌｓｅ  Ｒｅｇｉｓｔｅｒ６２ｅに書き込むことによって、非デバッグドメインシステム要求を発行することが可能である。
【００３０】
ＤＴＩ  Ｔｒｉｇｇｅｒ  Ｉｎ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ６２ｆは、システムＤＴＩ５０に対するトリガー入力のステータスを示すトリガーインステータスビットを含むリードオンリーレジスタである。ＤＴＩ  Ｔｒｉｇｇｅｒ  Ｉｎ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ６２ｆは、システムＤＴＩ５０に対する各々のトリガー入力と関連付けられたトリガーインステータスビット（複数可）を含むことが可能である。トリガーインステータスビットは、その関連付けられたトリガー入力が無効であるときに第１の状態（ＬＯＷ状態）に設定され、その関連付けられたトリガー入力が有効であるときに第２の状態（ＨＩＧＨ状態）に設定される。本例では、ＤＴＩ  Ｔｒｉｇｇｅｒ  Ｉｎ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ６２ｆは、トリガー入力Ｍ（ＤＴＩＴＲＩＧＩＮ［Ｍ］）と一致するトリガーインステータスビットを含むことが可能である。トリガー入力Ｍは、リセット制御ユニット３８からの非デバッグドメインシステムリセットステータス信号通知を受信するように指定されているため、デバッガ２４は、トリガー入力Ｍと一致するトリガーインステータスビットの状態を評価（例えば、読み出す）ことによって非デバッグドメインシステムリセットしてータスを監視することが可能である。
【００３１】
デバッグ環境１０の典型的な動作においては、デバッガ２４がＳｏＣ３０に接続する（取り付けられる）とき、デバッガ２４は、ＳｏＣ３０のデバッグドメインを構成することが可能である。例えば、デバッガ２４は、ＳｏＣ３０の任意のアクセス可能デバッグ論理に対する構成設定を始動ことが可能である。デバッグセッションを実施する前に、デバッガ２４は、デバッグ動作目的で既に始動されている任意のデバッグ論理などのＳｏＣ３０のデバッグドメインに影響することなく、ＳｏＣ３０を既知の状態に移す非デバッグドメインシステムリセットを始動することが可能である。上述したように、デバッガ２４は、（チャネルＸなどの）非デバッグドメインシステムリセット信号通知のためのＳｏＣのデバッグ機構のチャネルを割り当て、（トリガー出力Ｎなどの）システムＤＴＩ５０のトリガー出力を非デバッグドメインシステムリセット信号通知用に割り当てられたチャネル（例えば、ＤＴＩＯＵＴＮＥＮ［Ｎ］＝’チャネルＸイネーブルド’）にマッピングし、かつ（トリガー入力Ｍなどの）システムＤＴＩ５０のトリガー入力が、どのチャネル（例えば、ＤＴＩＮＥＮ［Ｍ］＝４’ｂ０）にもマッピングされないことを保証することが可能である。ＤＴＩ  Ｔｒｉｇｇｅｒ  Ｉｎ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ６２ｆ、具体的にはトリガー入力Ｍと一致するトリガーインステータスビットをポーリング（観察）した後、非デバッグドメインシステムリセットがアサートされている（例えば、ＤＴＩＴＲＩＧＩＮ［Ｍ］＝０）ことを確認するために、デバッガ２４は、ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｓｅｔ  Ｒｅｇｉｓｔｅｒ６２ｃ、具体的にはチャネルＸと一致するアプリケーショントリガービットに書き込みする（例えば、ＤＴＩＡＰＰＳＥＴ［Ｘ］＝１）ことによって非デバッグドメインシステムリセットをアサートすることが可能である。これは、システムリセットチャネル事象をチャネルＸ上で惹起させ、これが、非デバッグドメインシステムリセット要求信号通知をリセット制御ユニット３８に提供する。
【００３２】
リセット制御ユニット３８は、次に、非デバッグドメインシステムリセット要求信号通知を受信すると非デバッグドメインシステムリセットを始動して、エンドポイントの任意のデバッグ論理を含む、リセット制御ユニット３８およびデバッグドメイン以外のＳｏＣ３０のすべてのエンドポイントをリセットすることが可能である。デバッガ２４は、ＤＴＩ  Ｔｒｉｇｇｅｒ  Ｉｎ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ６２ｆ、具体的にはトリガー入力Ｍと一致するトリガーインステータスビットを、それが、非デバッグドメインシステムリセットがアサートされた（例えば、ＤＴＩＴＲＩＧＩＮ［Ｍ］＝１）ことを示すまで、ポーリング（観察）することが可能である。一旦デバッガ２４が、非デバッグドメインシステムリセットがアサートされたことを確認すると、デバッガ２４は、ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｓｅｔ  Ｒｅｇｉｓｔｅｒ６２ｃ、具体的にはチャネルＸと関連付けられたアプリケーショントリガービットを書き込む（例えば、ＤＴＩＡＰＰＳＥＴ［Ｘ］＝０）ことによって、非デバッグドメインシステムリセット要求をクリアすることが可能である。代替例では、デバッガ２４は、ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｃｌｅａｒ  Ｒｅｇｉｓｔｅｒ６２ｄ、具体的にはチャネルＸと関連付けられたアプリケーショントリガービットを書き込んで（例えば、ＤＴＩＡＰＰＣＬＥＡＲ［Ｘ］＝１）、システムリセットをデアサートすることが可能である。デバッガ２４は、再度ＤＴＩ  Ｔｒｉｇｇｅｒ  Ｉｎ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ６２ｆ、具体的にはトリガー入力Ｍと一致するトリガーインステータスビットをポーリング（観察）して、非デバッグドメインシステムリセットがデアサートされたこと（例えば、ＤＴＩＴＲＩＧＩＮ［Ｍ］＝１）を保証することが可能である。デバッガ２４は、すると、ＳｏＣ３０が既知の状態にあることが分かり、デバッガ２４はデバッグセッションを実施することが可能である。
【００３３】
図１に戻ると、ＳｏＣ３０は、トリガールーティングユニット（ＴＲＵ）５２さらに含み、ＤＴＩ５０がトリガールーティングユニット５２に接続されている。様々な実施例では、リセット制御ユニット３８に接続されていないトリガー入力およびトリガー出力などのシステムＤＴＩ５０からの残りのトリガー入力および／またはトリガー出力は、トリガールーティングユニット５２に接続され得る。トリガールーティングユニット５２は、例えばプロセッサ３４および／またはプロセッサ３６からのコア介入なしでＳｏＣ３０に対するシステムレベルのシーケンス制御およびシステムレベルの同期化を提供することが可能である。様々な実装例では、トリガールーティングユニット５２は、トリガーマスター（トリガー生成器）をトリガースレーブ（トリガー受信器）にマッピングする。
【００３４】
ＳｏＣ３０は、デバッグサポートを提供することが可能な、トランザクション監視するように構成されたシステムウオッチドッグユニット（ＳＷＵ）７０をさらに含むことが可能である。システムウオッチドッグユニット（ＳＷＵ）７０は、システムスレーブでのトランザクションを監視することに基づいて（トレースメッセージ、トリガー、または割り込みなどの）事象を生成することが可能である。様々な実装例では、システムウオッチドッグユニット７０は、トランザクション監視のために様々なウオッチポイント整合群を用いる。
【００３５】
非侵襲性のリアルタイムデバッグ技法を容易化するには、デバッグアンドトレースシステム４０は、デバッガ２４によって分析することが可能なＳｏＣ３０の動作と関連付けられたトレース情報を捕捉すればよい。トレース情報は、ＳｏＣ３０の様々な構成要素からの命令情報、ＳｏＣ３０の様々な構成要素からのデータ情報、バストランザクション情報、および／またはＳｏＣ３０の動作と関連付けられた他の情報を含み得る。例えば、様々な実施例では、デバッグアンドトレースシステム４０は、プロセッサ３４およびプロセッサ３６上で実行されるソフトウェアを観察し、ソフトウェア実行と関連付けられたトレース情報を収集することが可能である。図１では、デバッグアンドトレースシステム４０は、トレースバス４４、（プロセッサ３４と関連付けられたトレースモジュール７２ａおよびプロセッサ３６と関連付けられたトレースモジュール７２ｂなどの）各々の処理要素に対するトレースモジュール、システムトレースモジュール７４、トレースデータを記憶するためのトレースバッファ７６、デバッグホスト２０がトレースデータを捕捉することを可能とするためのトレースポート７８、シリアルワイヤ出力（ＳＷＯ）８０などの様々なトレース構成要素を含み得る。各々のトレースモジュール（ＴＭ）は、リアルタイム命令フロー、データフロー、および／またはプログラムフローの追跡および記憶を可能とすることが可能である。各々のトレースモジュールは、埋め込み型トレースマクロセル（ＥＴＭ）、プログラムトレースマクロセル（ＰＴＭ）、命令トレースマクロセル（ＩＴＭ）、または他の適切なトレースマクロセルとして実装することが可能である。
【００３６】
図３を見ると、図３は、本開示の様々な態様による、図１および図２を参照して説明したもののようなデバッグ環境中に非デバッグドメインリセットを提供するために実装することが可能な典型的な方法１００のフローチャートである。様々な実装例では、方法１００は、デバッグトリガーインターフェースおよびリセット制御ユニットを含むシステムによって実装することが可能である。ブロック１０２で、デバッグトリガーインターフェースが、リセット制御ユニットに接続される。一部の実装例では、非デバッグドメインシステムリセット要求チャネルが、デバッグトリガーインターフェースとリセット制御装置との間に定義され得る。ブロック１０４で、デバッグトリガーインターフェースは、リセット制御ユニットをトリガーして非デバッグドメインをリセットするように構成される。さらなるステップを、説明した方法１００およびステップの一部を、方法１００の他の実施形態のために交換または省略することが可能となる前、最中、およびその後に提供することが可能である。
【００３７】
図４を見ると、図４は、本開示の様々な態様による、図１および図２を参照して説明したそれなどのデバッグ環境中に非デバッグドメインシステムリセットを提供するために実装することが可能な典型的な方法１１０のフローチャートである。様々な実装例では、方法１１０は、デバッグ環境１０の動作中に実装することが可能である。例えば、デバッガ２４がＳｏＣ３０に接続する（取り付けられる）とき、デバッガ２４は、ＳｏＣ３０のデバッグドメインを構成し（例えば、ＳｏＣ３０の任意のアクセス可能デバッグ論理の構成設定を初期化し）、次に、任意の初期化されたデバッグ論理などのＳｏＣ３０のデバッグドメインに影響することなく、方法１１０を実装して、ＳｏＣ３０を、デバッグセッションを実施する前の既知の状態に移すことが可能である。さらなるステップを、説明した方法１１０およびステップの一部を、方法１１０の他の実施形態のために交換または省略することが可能となる前、最中、およびその後に提供することが可能である。
【００３８】
ブロック１１２で、非デバッグドメインシステムリセット要求チャネルが、デバッグトリガーインターフェースとリセット制御ユニットとの間に定義される。例えば、デバッガ２４は、非デバッグドメインシステムリセット信号通知のためのＳｏＣのデバッグトリガー機構のチャネルＸを割り当てることが可能である。ブロック１１４で、デバッグトリガーインターフェースのトリガー出力が、非デバッグドメインシステムリセット要求チャネルにマッピングされる。例えば、デバッガ２４は、システムＤＴＩ５０のトリガー出力Ｎを、非デバッグドメインシステムリセット信号通知（例えば、ＤＴＩＯＵＴＮＥＮ［Ｎ］＝’チャネルＸイネーブルド’）のために割り当てられたチャネルＸにマッピングすることが可能である。方法１１０は、非デバッグドメインシステムリセットのステータスを監視するために用いられるデバッグトリガーインターフェースのトリガー入力がいかなるチャネルにもマッピングされないことを保証することをさらに含むことが可能である。例えば、デバッガ２４は、リセット制御ユニット３８からの非デバッグドメインシステムリセットステータス信号通知を監視するために用いられるシステムＤＴＩ５０のトリガー入力Ｍがいかなるチャネルにもマッピングされないことをさらに保証することが可能である。
【００３９】
ブロック１１６で、非デバッグドメインシステムリセットがアサートされる。例えば、デバッガ２４は、ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｓｅｔ  Ｒｅｇｉｓｔｅｒ６２ｃ、具体的にはチャネルＸと関連付けられたアプリケーショントリガービットに書き込む（例えば、ＤＴＩＡＰＰＳＥＴ［Ｘ］＝１）ことによって、非デバッグドメインシステムリセットをアサートすることが可能である。これが、システムに、非デバッグドメインシステムリセット要求信号通知をリセット制御ユニット３８に提供するチャネルＸ上にシステムリセットチャネル事象を惹起させる。リセット制御ユニット３８は、次に、非デバッグドメインシステムリセット要求信号通知を受信すると非デバッグドメインシステムリセットを始動して、非デバッグドメインシステムリセットを始動する前に初期化された任意のデバッグ論理を含む、ＳｏＣ３０のリセット制御ユニット３８およびデバッグドメイン以外のＳｏＣ３０の非デバッグドメインをリセットすることが可能である。様々な実装例では、非デバッグドメインシステムリセットをアサートする前に、方法１１０は、非デバッグドメインシステムリセットがまだ始動されていないことを保証するために非デバッグドメインシステムリセットステータスをチェックすることを含み得る。例えば、デバッガ２４は、ＤＴＩ  Ｔｒｉｇｇｅｒ  Ｉｎ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ６２ｆ、具体的にはトリガー入力Ｍと一致するトリガーインステータスビットを読み出して、非デバッグドメインシステムリセットがアサートされていない（例えば、ＤＴＩＴＲＩＧＩＮ［Ｍ］＝０）ことを確認することが可能である。
【００４０】
ブロック１１８で、アサートされた非デバッグドメインシステムリセットのステータスをチェックすることが可能である。例えば、デバッガ２４は、ＤＴＩ  Ｔｒｉｇｇｅｒ  Ｉｎ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ６２ｆ、具体的にはトリガー入力Ｍと一致するトリガーインステータスビットを、それが、非デバッグドメインシステムリセットがアサートされた（例えば、ＤＴＩＴＲＩＧＩＮ［Ｍ］＝１）ことを示すまでは、読み出すことが可能である。ブロック１２０で、非デバッグドメインシステムリセットがデアサートされる。例えば、一旦デバッガ２４が、非デバッグドメインシステムリセットがアサートされた（ブロック１１８）ことを確認すると、デバッガ２４は、ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｓｅｔ  Ｒｅｇｉｓｔｅｒ６２ｃに書き込むことによって、非デバッグドメインシステムリセット要求をクリアすることが可能であり、具体的には、チャネルＸと関連付けられたアプリケーショントリガービットを、低状態（例えば、ＤＴＩＡＰＰＳＥＴ［Ｘ］＝０）に設定することが可能である。代替例では、デバッガ２４は、  ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｔｒｉｇｇｅｒ  Ｃｌｅａｒ  Ｒｅｇｉｓｔｅｒ６２ｄに、具体的にはチャネルＸと関連付けられたアプリケーショントリガービットに書き込んで（例えば、ＤＴＩＡＰＰＣＬＥＡＲ［Ｘ］＝１）、ステムリセットをデアサートすることが可能である。様々な実装例では、方法１１０は、非デバッグドメインシステムリセットがもはやアサートされていないことを保証するために非デバッグドメインシステムリセットステータスをチェックすることをさらに含み得る。例えば、デバッガ２４は、非デバッグドメインシステムリセットがデアサートされていること（例えば、ＤＴＩＴＲＩＧＩＮ［Ｍ］）＝０）を保証するために、ＤＴＩ  Ｔｒｉｇｇｅｒ  Ｉｎ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ６２ｆ、具体的にはトリガー入力Ｍと一致するトリガーインステータスビットを再度読み出すことが可能である。デバッガ２４は、すると、ＳｏＣ３０が既知の状態にあることが分かり、デバッガ２４は、デバッグセッションを実施することが可能である。
【００４１】
様々な実装例では、方法１１０を実装するときに、デバッガ２４は、非デバッグドメインシステムリセットをアサートおよびデアサートために、ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｐｕｌｓｅ  Ｒｅｇｉｓｔｅｒ（ＤＴＩＡＰＰＰＵＬＳＥ）６２ｅを用いることが可能である。例えば、デバッガ２４は、チャネルＸと関連付けられたアプリケーションパルスビットを、システムリセットチャネル事象パルスを定義された時間にわたってチャネルＸ上に惹起させる状態に設定することによって、非デバッグドメインシステムリセットをアサートすることが可能である（ブロック１１６）。ＤＴＩ  Ａｐｐｌｉｃａｔｉｏｎ  Ｐｕｌｓｅ  Ｒｅｇｉｓｔｅｒ６２ｅは、定義された時間後に自動的にクリアされるため、非デバッグドメインシステムリセットは、デバッガ２４からの将来のアクションなしで自動的にデアサートされる。このような実装例では、それでもデバッガ２４は、ＤＴＩ  Ｔｒｉｇｇｅｒ  Ｉｎ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ６２ｆ、具体的にはトリガー入力Ｍと一致するトリガーインステータスビットをポーリングすることによって、アサートされた非デバッグドメインシステムリセットのステータスを、それが、非デバッグドメインシステムリセットがアサートされたことを示すまで、チェックすることが可能である（ブロック１１８）。
【００４２】
様々な実装例では、対象システムの構成要素が同一のデバイス中に実装される。代替例では、対象システムの構成要素は、互いと相互接続された様々な集積回路および／またはデバイス中に分散することが可能であり、そのため、対象システムの構成要素を集積してデバッグ環境を提供する。様々な実装例では、図の様々な回路および／または構成要素を、関連付けられた電子デバイスの基板上に実装することが可能である。基板は、電子デバイスの内部電子システムの様々な構成要素を保持することが可能な一般的な回路基板であり得、さらに、他の周辺装置に対するコネクタを提供し得る。基板は、システムの他の構成要素が電気的に通信することを可能とする電気接続部を提供することが可能である。任意の適切なプロセッサ（デジタル信号プロセッサ、マイクロプロセッサ、支持用チップセットなどを含む）、メモリ要素などは、特定の構成上の必要性、処理デマンド、コンピュータ設計、他の考慮、またはこれらの組み合わせに基づいて基板上に適切に連結することが可能である。外部ストレージ、センサ、オーディオ／ビデオディスプレイ用のコントローラ、および周辺デバイスなどの他の構成要素は、ケーブルを介してプラグインカードとして基板に取り付けられ得るまたは基板自体の中に集積させられ得る。様々な実装例では、図の様々な回路および／または構成要素は、スタンドアロンモジュール（例えば、関連付けられた構成要素を備えたデバイスおよび特定の用途または機能を実施するように構成された回路）として実装する、または、プラグインモジュールとして遠視デバイスの特定用途向けハードウェア中に実装することが可能である。本開示の特定の実施形態は、システムオンチップ（ＳｏＣ）パッケージ中に部分的または全体的に容易に含み得ることに留意されたい。ＳｏＣは、コンピュータまたは他の電子システムの構成要素を１つのチップに集積する集積回路を表す。それは、デジタル信号、アナログ信号、混合信号、およびしばしば無線周波数の機能を含み得るが、これらの全てが１チップの基板上に提供され得る。他の実施形態は、複数の個別のＩＣが１つの電子パッケージ内に位置付けられ、電子パッケージを通じて互と緊密に相互作用するように構成されている、マルチチップモジュール（ＭＣＭ）を含み得る。様々な他の実施形態では、本明細書に記載する様々な機能を、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、他の半導体チップ、またはこれらの組み合わせ中の（シリコンコアなどの）１つ以上の半導体コア中に実装され得る。
【００４３】
本明細書に概説する様々な機能は、１つ以上の非一時的および／または有形の媒体中で符号化された論理（例えば、デジタル信号プロセッサ（ＤＳＰ）、プロセッサによって実行される（オブジェクトコードおよびソースコードを潜在的に含む）ソフトウェア、または他の類似したマシンなどとして特定用途向け集積回路（ＡＳＩＣ）中に提供される埋め込み型論理）によって実装され得る。これらの例の一部では、メモリ要素は、本明細書に記載する動作のために用いられるデータを記憶することが可能である。これは、本明細書に記載する行為を実行するためにプロセッサによって実行される論理（例えば、ソフトウェア、コード、プロセッサ命令）を記憶することが可能なメモリ要素を含む。プロセッサは、本明細書に記載する動作を達成するために、データと関連付けられた任意の種類の命令を実行することが可能である。様々な実装例では、プロセッサは、要素または（データなどの）アーティクルを１つの状態から別の状態または物事に変換することが可能である。別の例では、本明細書に概説する行為は、固定された論理または（プロセッサによって実行されるソフトウェア／コンピュータ命令などの）プログラム可能論理で実現され得、本明細書で識別される要素は、ある種類の（ＤＳＰなどの）プログラム可能プロセッサ、プログラム可能デジタル論理（例えば、ＦＰＧＡ、消去可能プログラマブルリードオンリーメモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ））、またはデジタル倫理、ソフトウェア、コード、電子命令、もしくはこれらの任意の適切な組み合わせを含むＡＳＩＣ、であり得る。
【００４４】
図を参照して上述した行為は、信号処理を伴う任意の集積回路、特に、その一部がデジタル化されたリアルタイムデータを処理することと関連付けられ得る特殊化されたソフトウェアプログラムまたはアルゴリズムを実行することが可能なものに適用可能であることに留意されたい。ある実施形態は、マルチＤＳＰ信号処理、浮動小数点処理、信号／制御処理、固定関数処理、マイクロコントローラアプリケーションなどに関連し得る。ある文脈では、本明細書に記載する特徴は、医療システム、科学的計測、無線および有線の通信、レーダー、産業プロセス制御、オーディオおよびビデオの機器、電流感知、計測（高度に正確になり得る）、ならびに他のデジタル処理ベースのシステムに応用可能であり得る。その上、上述したある実施形態は、医療撮像、患者監視、医療計測、および在宅介護のためのデジタル信号処理技術に供給することが可能である。これは、肺モニター、加速度計、心拍数モニター、ペースメーカーなどを含み得る。他の用途は、安全システム（例えば、安定性制御システム、運転者支援システム、ブレーキシステム、娯楽情報番組、および任意の種類の内部用途）のための自動車技術を伴い得る。さらにその上、電動機構システム（例えば、ハイブリッド車および電気自動車中のそれら）は、バッテリ監視、制御システム、報告制御装置、保守行為などにおいて高精度変換製品を用い得る。さらに他の例となるシナリオでは、本開示の教示は、生産性、エネルギー効率、および信頼性を促進するのを支援するプロセス制御システムを含む産業市場で応用可能である。消費者用途では、上で論じた信号処理の教示は、画像処理、自動焦点合わせ、および画像安定化（例えば、デジタル静止カメラ、ビデオカメラなどのためのそれ）のために用いることが可能である。他の消費者用途は、ホームシアターシステム、ＤＶＤレコーダ、および高解像度テレビ用のオーディオおよびビデオのプロセッサを含み得る。さらに他の消費者用途は、先端的タッチ画面コントローラ（例えば、任意の種類の携帯可能メディアデバイス用のそれら）を伴い得る。したがって、このような技術は、スマートフォン、タブレット、セキュリティシステム、ＰＣ、ゲーム技術、仮想現実、シミュレーション訓練などの一部に容易になり得る。
【００４５】
本明細書に概説する仕様、寸法、および関係は、例および教示のみを目的として提供されているに過ぎない。これらの各々は、本開示の趣旨または添付の特許請求の範囲から逸脱することなくかなり変更され得る。仕様は、非制限的な例にのみ適用され、したがって、それらは、そのようなものであると解釈されるべきである。前述の説明では、例となる実施形態は、特定のプロセッサおよび／または構成要素配列を参照して説明した。様々な修正および変更が、添付の特許請求の範囲から逸脱することなく、このような実施形態になされ得る。説明および図面は、したがって、制限的な意味ではなく解説的な意味で考慮されるべきである。
【００４６】
本明細書に提供する多数の例により、２つ、３つ、４つ、またはそれ以上の処理構成要素に関して相互作用が説明され得ることに留意されたい。しかしながら、これは、明瞭さと例示目的でのみ行われている。システムは任意の適切な様式で統合することが可能であることを理解すべきである。類似した設計上の代替例と共に、図の説明された構成要素、モジュール、回路、および要素の任意のものを様々な考えられる構成で組み合わされ得るが、それらの全ては、この明細書の広い範囲内にあることが明瞭である。ある場合では、フローの所与の集合の機能性のうちの１つ以上を、限られた数の処理構成要素を参照することだけによって説明することがより容易であり得る。図およびその教示の処理構成要素は、容易に拡大縮小可能であり、多数の構成要素と、より複雑な／洗練された装置および構成とに対応することが可能であることを理解すべきである。したがって、提供された例は、潜在的に無数の他のアーキテクチャに適用される処理システムおよび／または構成要素の範囲を制限またはそれらの教示を抑制すべきではない。
【００４７】
さらに、「１つの実施形態」、「例となる実施形態」、「ある実施形態」、「別の実施形態」、「一部の実施形態」、「様々な実施形態」、「他の実施形態」、「代替の実施形態」などに含まれる様々な特徴部（例えば、要素、構造、モジュール、構成要素、ステップ、動作、特徴など）に対する言及は、任意のこのような特徴部は本開示の１つ以上の実施形態に含まれるが、同一の実施形態に必ずしも組み合わされ得るまたは得ないことを意味することを意図することに留意されたい。さらに、「に連結される」および「と連結される」は、本明細書では交換可能に用いられ、別の特徴部「に連結される」または「と連結される」特徴部に対する言及は、本明細書に記載される、任意の伝達的連結手段、電気的連結手段、機械的連結手段、他の連結手段、または、セキュリティチェック機構などの特徴部の機能性および動作を容易化するこれらの組み合わせを含むことに留意されたい。
【００４８】
多くの他の変化、置換、変動、変更、および修正は、当業者にとって確認され得、また、本開示は、すべてのこのような変化、置換、変動、変更、および修正を、添付の特許請求の範囲の範囲内に入るものとして包含することを意図する。米国特許商標局（ＵＳＰＴＯ）および、それに加えて、本出願上で発行される任意の特許の任意の読者がそれに添付される特許請求の範囲を解釈するのを支援するために、出願人は、出願人が（ａ）添付の特許請求の範囲のどれもが米国特許法第１１２条第６項を、それがその出願の日付にあるという理由で発動することを、「ための手段」または「ためのステップ」という語が特定の請求項中で具体的に用いられていない限り、意図しないこと、および（ｂ）明細書中のどの記述によっても、添付の特許請求の範囲に反映されていないいかなる様式でも本開示を制限することを意図しないこと、に留意することを希望する。
【００４９】
他の留意点、実施例、および実装例
【００５０】
デバッグトリガーインターフェースからリセット制御ユニットに対する非デバッグドメインシステムリセット要求を発行し、それにより、デバッグトリガーインターフェースがリセット制御ユニットをトリガーして非デバッグドメインをリセットするようにするための手段を含むことが可能なシステムが提供される。様々な実装例では、あるシステムは、デバッグトリガーインターフェースとリセット制御ユニットとの間に非デバッグドメインシステムリセット要求チャネルを定義するための手段、リセット制御ユニットをトリガーして非デバッグドメインをリセットするようにデバッグトリガーインターフェースを構成するための手段、および／または非デバッグドメインシステムリセットのステータスを監視するための手段を含むことが可能である。これらの例における「のための手段」は、（これに限られないが）任意の適切なソフトウェア、回路、ハブ、コンピュータコード、論理、アルゴリズム、ハードウェア、コントローラ、インターフェース、リンク、バス、通信経路などと共に、本明細書に記載する任意の適切な構成要素を用いることを含むことが可能である。様々な実装例では、本システムは、実行されたときに、本システムに、本明細書に記載する行為のうちの任意のものを実施させる命令を含むメモリを含む。
【図１】
2016224943.tif 000003
【図２】
2016224943.tif 000004
【図３】
2016224943.tif 000005
【図４】
2016224943.tif 000006