(57)【要約】【目的】素子単位の最適化処理によって得られる結果の質を向上させることにより設計者が期待する結果を得やすくする。【構成】回路設計装置１００は旧回路と同一の機能を有する新回路を設計する回路設計装置であって、旧回路を構成する少なくとも一部のＭＯＳトランジスタ毎に最適な新たなＭＯＳトランジスタを決定する素子単位最適化処理部１１３と、旧回路のＭＯＳトランジスタを対応する新たなＭＯＳトランジスタに変更した回路全体の最適化を行うことにより新回路を生成する全体最適化処理部１１０とを備え、素子単位最適化処理部１１３は、旧回路に含まれ飽和領域で動作するＭＯＳトランジスタを選択する素子抽出処理部１１２と、選択したＭＯＳトランジスタに対するトランスコンダクタンスｇｍの差及びドレインコンダクタンスｇｄの差が各々所定範囲内になる特性の新たなＭＯＳトランジスタを決定する素子特性整合処理部１０９とを備えている。【選択図】図１
2016224492.tif 000002
【特許請求の範囲】
【請求項１】
第１回路に基づいて前記第１回路と同一の機能を有する第２回路を設計する回路設計装置であって、前記第１回路を構成する少なくとも一部のトランジスタ毎に最適な新たなトランジスタを決定する第１最適化処理手段と、前記第１回路を構成するトランジスタを対応する前記新たなトランジスタに変更した回路全体の最適化を行うことにより前記第２回路を生成する第２最適化処理手段とを備えた回路設計装置において、
前記第１最適化処理手段は、
前記第１回路に含まれ飽和領域で動作するトランジスタを選択する素子抽出処理手段と、
前記選択したトランジスタに対するトランスコンダクタンスｇｍの差及びドレインコンダクタンスｇｄの差が各々所定範囲内になる特性のトランジスタを前記新たなトランジスタとして決定する素子決定処理手段とを備えて成ることを特徴とする回路設計装置。
【請求項２】
前記素子抽出処理手段は、前記第１回路の解析によって前記第１回路を構成するトランジスタのゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓ、ドレイン・ソース間電流Ｉｄｓを得て、ドレイン・ソース間電圧Ｖｄｓ≧（ゲート・ソース間電圧Ｖｇｓ−閾値電圧Ｖｔｈ）を満たすトランジスタを前記飽和領域で動作するトランジスタとして選択することを特徴とする請求項１記載の回路設計装置。
【請求項３】
前記素子決定処理手段は、
前記選択したトランジスタのゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓ、ドレイン・ソース間電流Ｉｄｓに基づいて線形特性（Ｉｄｓ−Ｖｇｓ特性）及び飽和特性（Ｉｄｓ−Ｖｄｓ特性）を得ることによって前記選択したトランジスタのトランスコンダクタンスｇｍ及びドレインコンダクタンスｇｄを得て、前記選択したトランジスタに対するトランスコンダクタンスｇｍの差及びドレインコンダクタンスｇｄの差が各々所定範囲内になる特性のトランジスタを前記新たなトランジスタとして決定することを特徴とする請求項１又は２記載の回路設計装置。
【請求項４】
前記素子決定処理手段は、
前記選択したトランジスタに対して、線形特性（Ｉｄｓ−Ｖｇｓ特性）の動作範囲における傾きの差が所定範囲内で且つ飽和特性（Ｉｄｓ−Ｖｄｓ特性）におけるオーバードライブ電圧の差が所定範囲内になる特性のトランジスタを前記新たなトランジスタとして決定することを特徴とする請求項３記載の回路設計装置。
【請求項５】
第１回路に基づいて前記第１回路と同一の機能を有する第２回路を設計する回路設計方法であって、前記第１回路を構成する少なくとも一部のトランジスタ毎に最適な新たなトランジスタを決定する第１最適化処理ステップと、前記第１回路を構成するトランジスタを対応する前記新たなトランジスタに変更した回路全体の最適化を行うことにより前記第２回路を生成する第２最適化処理ステップとを備えた回路設計方法において、
前記第１最適化処理ステップは、
前記第１回路に含まれ飽和領域で動作するトランジスタを選択する素子抽出処理ステップと、
前記選択したトランジスタに対するトランスコンダクタンスｇｍの差及びドレインコンダクタンスｇｄの差が各々所定範囲内になる特性のトランジスタを前記新たなトランジスタとして決定する素子決定処理ステップとを備えて成ることを特徴とする回路設計方法。
【請求項６】
前記素子抽出処理ステップは、前記第１回路の解析によって前記第１回路を構成するトランジスタのゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓ、ドレイン・ソース間電流Ｉｄｓを得て、ドレイン・ソース間電圧Ｖｄｓ≧（ゲート・ソース間電圧Ｖｇｓ−閾値電圧Ｖｔｈ）を満たすトランジスタを前記飽和領域で動作するトランジスタとして選択することを特徴とする請求項５記載の回路設計方法。
【請求項７】
前記素子決定処理ステップは、
前記選択したトランジスタのゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓ、ドレイン・ソース間電流Ｉｄｓに基づいて線形特性（Ｉｄｓ−Ｖｇｓ特性）及び飽和特性（Ｉｄｓ−Ｖｄｓ特性）を得ることによって前記選択したトランジスタのトランスコンダクタンスｇｍ及びドレインコンダクタンスｇｄを得て、前記選択したトランジスタに対するトランスコンダクタンスｇｍの差及びドレインコンダクタンスｇｄの差が各々所定範囲内になる特性のトランジスタを前記新たなトランジスタとして決定することを特徴とする請求項５又は６記載の回路設計方法。
【請求項８】
前記素子決定処理ステップは、
前記選択したトランジスタに対して、線形特性（Ｉｄｓ−Ｖｇｓ特性）の動作範囲における傾きの差が所定範囲内で且つ飽和特性（Ｉｄｓ−Ｖｄｓ特性）におけるオーバードライブ電圧の差が所定範囲内になる特性のトランジスタを前記新たなトランジスタとして決定することを特徴とする請求項７記載の回路設計方法。
【請求項９】
コンピュータに請求項５乃至８のいずれか一に記載の回路設計方法を実行させることを特徴とする回路設計用プログラム。
【請求項１０】
請求項９記載の回路設計用プログラムを記録して成ることを特徴とするコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、既存の半導体集積回路（ＬＳＩ）等の既存の回路に基づいて、これと同一の機能を有する新たな回路を設計する回路設計装置、回路設計方法、回路設計用プログラムおよび回路設計用プログラムを記録したコンピュータ読み取り可能な記録媒体に関する。
【背景技術】
【０００２】
従来から、ＬＳＩ等の電子回路において、製造プロセスや半導体の物理的仕様の変更に伴い、既存の回路（旧回路）を基にして、旧回路中の回路素子（旧回路素子）を新しい回路素子（新回路素子）に変更し最適化を行うことによって新しい回路（新回路）を得る回路設計手法が採用されている。
【０００３】
ＭＯＳトランジスタを含む回路の場合、最適化は、各ＭＯＳトランジスタのパラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、回路の目標指標に合致するように自動的に決定する。その際、この目標値に合致するか否かを、ＭＯＳトランジスタ単位でなく回路単位の出力結果を見て判定するため、回路に含まれるＭＯＳトランジスタの数が多いほどＭＯＳトランジスタのゲート幅Ｗとゲート長Ｌの組み合わせが多くなり、解を得るための処理が膨大になる。
【０００４】
少ない処理で適切な解を得るために、個々のＭＯＳトランジスタのゲート幅Ｗとゲート長Ｌの比の最大値や最小値といった制約、あるいはペアトランジスタでの前記比の制約など、種々の制約を入れることで、より少ない処理でより適切な解を得るような手法が採用されている。
この手法ではＭＯＳトランジスタの数に応じて指数関数的に困難になるという問題があり、これを解決するため、ゲート幅やゲート長を確率的に決定することで、確率的に最適な解を、シミュレーテッドアニーリングや、遺伝的アルゴリズムなどで得るようにしている。
【０００５】
しかしながらこの手法では、下記のような問題点がある。
（１）最適化で必要となる回路特性の設定が多く、設定が大変である。例えば、回路特性の目標値は、周波数特性等のような波形による指定が必要であり、かつバラツキの上限や下限ごとに必要になる。
（２）目標の回路特性が場合によって設計の初期段階で決まっていない場合がある。
（３）適切な解を得るために、制約が十分か否かを設計ツールが保証できず、結果が設計者の意図に合わないものがでる場合がある。
（４）シミュレーションを行うため実行時間がかかる。回路が複雑な場合、１回のシミュレーションに数日かかる場合もある。
【０００６】
この問題を解決する方法として、特許文献１に記載された回路設計手法が開発されている。特許文献１記載の発明は、製造プロセスの変更や半導体の物理的仕様変更に伴い、旧回路に基づいて得られる新回路を最適化しようとするものである。特許文献１記載の発明では、回路全体を最適化処理する前に、旧回路中の各ＭＯＳトランジスタに特性が整合する新たなＭＯＳトランジスタを確率的に生成し、旧回路において前記新たなＭＯＳトランジスタによって前記旧回路中のＭＯＳトランジスタを置換し、その後に、回路全体の最適化を行うようにしている。これにより、最適化処理回数を低減することが可能になる。
【０００７】
しかしながら、新旧のＭＯＳトランジスタの特性を整合させるための素子単位の最適化処理が、確率的な処理になっているため、その結果が必ずしも設計者の意図したものにならず、又、個々のＭＯＳトランジスタの特性全体を合わせこむため、プロセスが異なって閾値電圧Ｖｔｈが異なる場合、どの特性をどの条件でどこまで合わせこめるか保証できず、その結果として設計者の期待する値になる保証が得られない恐れがあるという問題がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−２１３２６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、前記問題点に鑑み成されたもので、素子単位の最適化処理によって得られる結果の質を向上させることにより、設計者が期待する結果を得やすくすることを課題としている。
【課題を解決するための手段】
【００１０】
本発明の第１の視点によれば、第１回路に基づいて前記第１回路と同一の機能を有する第２回路を設計する回路設計装置であって、前記第１回路を構成する少なくとも一部のトランジスタ毎に最適な新たなトランジスタを決定する第１最適化処理手段と、前記第１回路を構成するトランジスタを対応する前記新たなトランジスタに変更した回路全体の最適化を行うことにより前記第２回路を生成する第２最適化処理手段とを備えた回路設計装置において、前記第１最適化処理手段は、前記第１回路に含まれ飽和領域で動作するトランジスタを選択する素子抽出処理手段と、前記選択したトランジスタに対するトランスコンダクタンスｇｍの差及びドレインコンダクタンスｇｄの差が各々所定範囲内になる特性のトランジスタを前記新たなトランジスタとして決定する素子決定処理手段とを備えて成ることを特徴とする回路設計装置が提供される。
【００１１】
また、本発明の第２の視点によれば、第１回路に基づいて前記第１回路と同一の機能を有する第２回路を設計する回路設計方法であって、前記第１回路を構成する少なくとも一部のトランジスタ毎に最適な新たなトランジスタを決定する第１最適化処理ステップと、前記第１回路を構成するトランジスタを対応する前記新たなトランジスタに変更した回路全体の最適化を行うことにより前記第２回路を生成する第２最適化処理ステップとを備えた回路設計方法において、前記第１最適化処理ステップは、前記第１回路に含まれ飽和領域で動作するトランジスタを選択する素子抽出処理ステップと、前記選択したトランジスタに対するトランスコンダクタンスｇｍの差及びドレインコンダクタンスｇｄの差が各々所定範囲内になる特性のトランジスタを前記新たなトランジスタとして決定する素子決定処理ステップとを備えて成ることを特徴とする回路設計方法が提供される。
【００１２】
また、本発明の第３の視点によれば、コンピュータに前記回路設計方法を実行させることを特徴とする回路設計用プログラムが提供される。
また、本発明の第４の視点によれば、前記回路設計用プログラムを記録して成ることを特徴とするコンピュータ読み取り可能な記録媒体が提供される。
【発明の効果】
【００１３】
本発明の回路設計装置によれば、素子単位の最適化処理によって得られる結果の質を向上させることにより、設計者が期待する結果を得やすくすることが可能になる。
また、本発明の回路設計方法によれば、素子単位の最適化処理によって得られる結果の質を向上させることにより、設計者が期待する結果を得やすくすることが可能になる。
【００１４】
また、コンピュータが本発明の回路設計用プログラムを実行することにより、素子単位の最適化処理によって得られる結果の質を向上させて設計者が期待する結果を得やすくすることが可能になる。
また、本発明の記録媒体に記録した回路設計用プログラムをコンピュータに実行させることにより、素子単位の最適化処理によって得られる結果の質を向上させて設計者が期待する結果を得やすくすることが可能になる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態に係る回路設計装置のブロック図である。
【図２】本発明の実施の形態に係る回路設計装置のフローチャートである。
【図３】本発明の実施の形態の動作を説明するためのテストベンチを示す図である。
【図４】本発明の実施の形態の動作を説明するための回路図である。
【図５】本発明の実施の形態の動作を説明するためのテストベンチを示す図である。
【図６】本発明の実施の形態の動作を説明するための特性図である。
【図７】本発明の実施の形態の動作を説明するための特性図である。
【図８】本発明の実施の形態の動作を説明するための特性図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態に係る回路設計装置、回路設計方法、回路設計方法をコンピュータに実行させるための回路設計用プログラム及び回路設計用プログラムを記録したコンピュータ読み取り可能な記録媒体について、図面を用いて説明する。
尚、本実施の形態では、新回路のトポロジは旧回路のトポロジと同じであり、新回路と旧回路は、相互に対応する回路要素のパラメータ及び特性が異なるように構成されている例を示している。また、各図において同一部分には同一符号を付している。
【００１７】
図１は、本発明の実施の形態に係る回路設計装置のブロック図である。
図１において、本発明の実施の形態に係る回路設計装置１００は、既存の回路（旧回路又は第１回路と称する。）に基づいて前記旧回路と同一の機能を有する新たな回路（新回路又は第２回路と称する。）を設計するための装置である。
【００１８】
新回路の設計は、例えば、製造プロセスの変更や半導体の物理的仕様の変更に伴って旧回路を変更する必要が生じたときに、旧回路を基にして回路設計装置１００により行われる。製造プロセスの変更や半導体の物理的仕様の変更に伴って、回路設計装置１００は旧回路と同一機能が得られるように旧回路を構成する回路素子を変更し、これによって新回路が得られる。
尚、新回路は基本的に旧回路と機能や回路構成が同一になるように企図して設計されるが、完全な同一は困難な場合があり、「同一」には設計上避難い微差も含まれるものとする。
【００１９】
回路設計装置１００は、記憶部１１１、回路設計処理部１１４、表示部１１５、入力部１１６を備えている。回路設計装置１００は、キーボードやマウスなどの操作部、液晶表示装置等の表示部、中央処理装置（ＣＰＵ）及び磁気ディスク等の記憶部を備えたコンピュータによって構成することができる。前記コンピュータに、コンピュータ読み取り可能な記録媒体（例えば、記憶部１１１、あるいは図示しない半導体メモリやＣＤ−ＲＯＭ等）に記録された回路設計用プログラムをインストールして実行させることにより、回路設計装置１００として機能させることができる。
【００２０】
入力部１１６は、データや命令を入力するためのもので、マウス、キーボードあるいは、ＵＳＢ（Universal Serial Bus）端子等の入力インタフェースによって構成される。
回路設計処理部１１４は、旧回路の旧回路図を基にして新回路の回路図を設計処理する機能を有している。
【００２１】
回路図は、回路要素の論理的な接続関係を表す情報（ネットリスト）や回路要素の相対的な位置関係を含む情報である。回路要素としては、ＭＯＳトランジスタ等のトランジスタ、抵抗、キャパシタ等の回路素子や配線がある。回路要素の相対的な位置関係としては、ＭＯＳトランジスタ等の回路素子の端子（端点とも称す。）や配線の交点あるいは配線の端点の間の距離等の位置関係がある。
【００２２】
記憶部１１１は、新旧回路の回路図、新旧回路のテストベンチ及び新旧回路に用いる回路要素のテストベンチを記憶したテストベンチ記憶部１０１、旧モデル記憶部１０２、新モデル記憶部１０３、制約記憶部１０４、回路仕様記憶部１０５、新回路データ記憶部１０６を備えている。
また、テストベンチ記憶部１０１には、回路動作に条件を加えた回路図が記憶されている。
【００２３】
旧モデル記憶部１０２には、旧回路のモデル（シミュレータが有するデバイスパラメータのモデルであり、本実施の形態ではシミュレータとしてＳＰＩＣＥを用いているため、本実施の形態ではＳＰＩＣＥモデル）が記憶されている。新モデル記憶部１０３には、新回路のモデル（本実施の形態ではＳＰＩＣＥモデル）が記憶されている。
【００２４】
制約記憶部１０４には、新旧回路の制約として回路素子のパラメータに対する制約が記憶されている。
回路仕様記憶部１０５には、新旧回路の仕様が記憶されている。
新回路データ記憶部１０６には、最適化の結果得られる新回路の回路図やパラメータが記憶される。
【００２５】
記憶部１１１には、回路設計処理に必要なその他のデータやプログラムも記憶される。
表示部１１６は、回路設計処理部１１４の回路設計処理途中で得られる情報（例えば、図３〜図５のテストベンチや回路図、図６〜図８の特性図）や回路設計処理の結果を表示する。
回路設計処理部１１４は素子単位最適化処理部１１３と全体最適化処理部１１０を備えている。
【００２６】
素子単位最適化処理部１１３は、回路素子毎の最適化処理を行う機能を有している。新回路及び旧回路の回路素子にはＭＯＳトランジスタ等のトランジスタや抵抗あるいはキャパシタンス等も含まれるが、本実施の形態では、旧回路に含まれるＭＯＳトランジスタのうち飽和領域で動作するＭＯＳトランジスタのみを、素子単位最適化処理部１１３が最適化の対象とする例を示している。
【００２７】
全体最適化処理部１１０は、素子単位最適化処理部１１３が前記所定の旧回路の回路素子を回路素子単位で最適化した後の回路全体を、最適化して新回路を生成する機能を有している。
素子単位最適化処理部１１３は、素子抽出処理部１１２と素子特性整合処理部１０９を備えている。
素子抽出処理部１１２は、旧回路から最適化する回路素子を選択する機能を有している。
【００２８】
素子特性整合処理部１０９は、素子抽出処理部１１２が選択した旧回路中のＭＯＳトランジスタと同一又は近似する特性（好ましくは同一特性）の、新回路に使用するＭＯＳトランジスタを生成する。即ち、素子特性整合処理部１０９は、旧回路のＭＯＳトランジスタの特性に整合する特性の新回路のＭＯＳトランジスタを生成する。
【００２９】
素子抽出処理部１１２は素子解析処理部１０７と素子選択処理部１０８を備えている。素子解析処理部１０７は旧回路中のＭＯＳトランジスタについて、動作領域が飽和領域なのか非飽和領域なのかを解析する機能を有している。素子選択処理部１０８は、動作領域が飽和領域のＭＯＳトランジスタを最適化の対象として選択する機能を有している。
【００３０】
尚、図１において、入力部１１６は入力手段を構成し、回路設計処理部１１４は回路設計処理手段を構成し、表示部１１５は表示手段を構成し、記憶部１１１は記憶手段を構成している。また、素子解析処理部１０７は素子解析処理手段を構成し、素子選択処理部１０８は素子選択処理手段を構成し、素子抽出処理部１１２は素子抽出処理手段を構成している。また、素子特性整合処理部１０９は素子決定処理手段を構成し、素子単位最適化処理部１１３は第１最適化処理手段を構成し、全体最適化処理部１１０は第２最適化処理手段を構成している。
【００３１】
ここで、回路設計装置１００は、旧回路に基づいて前記旧回路と同一の機能を有する新回路を設計する回路設計装置であって、前記旧回路を構成する少なくとも一部のＭＯＳトランジスタ毎に最適な新たなＭＯＳトランジスタを決定する第１最適化処理手段と、前記旧回路を構成するＭＯＳトランジスタを対応する前記新たなＭＯＳトランジスタに変更した回路全体の最適化を行うことにより前記新回路を生成する第２最適化処理手段を備えている。
【００３２】
前記第１最適化処理手段に含まれる素子抽出処理手段は、前記第１回路に含まれ飽和領域で動作するＭＯＳトランジスタを選択する機能を有し、又、前記第１最適化処理手段に含まれる素子決定処理手段は、前記選択したＭＯＳトランジスタに対するトランスコンダクタンスｇｍの差及びドレインコンダクタンスｇｄの差が各々所定範囲内になる特性のＭＯＳトランジスタを前記新たなＭＯＳトランジスタとして決定する機能を有している。
【００３３】
また、前記素子抽出処理手段は、前記旧回路の解析によって前記旧回路を構成するＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓ、ドレイン・ソース間電流Ｉｄｓを得て、ドレイン・ソース間電圧Ｖｄｓ、ゲート・ソース間電圧Ｖｇｓ、閾値電圧Ｖｔｈに基づいて前記飽和領域で動作するＭＯＳトランジスタを選択する機能を有している。
また、前記素子抽出処理手段は、ドレイン・ソース間電圧Ｖｄｓ≧（ゲート・ソース間電圧Ｖｇｓ−閾値電圧Ｖｔｈ）を満たすＭＯＳトランジスタを前記飽和領域で動作するＭＯＳトランジスタとして選択する機能を有している。
【００３４】
また、前記素子決定処理手段は、前記選択したＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓ、ドレイン・ソース間電流Ｉｄｓに基づいて線形特性（Ｉｄｓ−Ｖｇｓ特性）及び飽和特性（Ｉｄｓ−Ｖｄｓ特性）を得ることによって前記選択したＭＯＳトランジスタのトランスコンダクタンスｇｍ及びドレインコンダクタンスｇｄを得て、前記選択したＭＯＳトランジスタに対するトランスコンダクタンスｇｍの差及びドレインコンダクタンスｇｄの差が各々所定範囲内になる特性のＭＯＳトランジスタを前記新たなＭＯＳトランジスタとして決定する機能を有している。
【００３５】
また、前記素子決定処理手段は、前記選択したＭＯＳトランジスタと新たなＭＯＳトランジスタの動作範囲における線形特性（Ｉｄｓ−Ｖｇｓ特性）の傾きの差が所定範囲内で、且つ、前記選択したＭＯＳトランジスタと新たなＭＯＳトランジスタの飽和特性（Ｉｄｓ−Ｖｄｓ特性）におけるオーバードライブ電圧（Ｖｇｓ−Ｖｔｈ）の差が所定範囲内になるような特性のＭＯＳトランジスタを、前記新たなＭＯＳトランジスタとして決定する機能を有している。尚、新たなＭＯＳトランジスタのオーバードライブ電圧を前記選択したＭＯＳトランジスタのオーバードライブ電圧と同一にすることにより、前記新たなＭＯＳトランジスタの特性を前記選択したＭＯＳトランジスタの特性により近づけることが可能になり、より好ましい。
前記選択したトランジスタと、これに対応する新たなＭＯＳトランジスタは閾値電圧Ｖｔｈが異なる。
【００３６】
また、前記素子決定処理手段は、旧回路において動作点でのトランスコンダクタンスｇｍ、ドレインコンダクタンスｇｄおよびドレイン・ソース間電流Ｉｄｓを得て、新回路において新旧回路の閾値電圧差ΔＶｔｈを考慮して、新旧ＭＯＳトランジスタ間で、オーバードライブ電圧、動作点でのトランスコンダクタンスｇｍ、ドレインコンダクタンスｇｄ、ドレイン・ソース間電流Ｉｄｓの各差が所定範囲内になるように前記新たなＭＯＳトランジスタのパラメータを決定する機能を有している。尚、前記各差が無いように、即ち、新旧ＭＯＳトランジスタのオーバードライブ電圧、動作点でのトランスコンダクタンスｇｍ、ドレインコンダクタンスｇｄ、ドレイン・ソース間電流Ｉｄｓが同一になるように前記新たなＭＯＳトランジスタのパラメータを決定すれば、選択したＭＯＳトランジスタの特性により近づけることが可能になる。
【００３７】
図２は、本発明の実施の形態に係る回路設計装置１００のフローチャートであり、主に回路設計処理部１１４が行う処理を示している。
図３は、本発明の実施の形態で使用する旧回路のテストベンチを示す図である。演算増幅器ＯＰＡＭＰは旧回路である。演算増幅器ＯＰＡＭＰは、図４に示すように構成されており、回路素子として、複数のＭＯＳ（Ｐ−ＭＯＳ、Ｎ−ＭＯＳ）トランジスタやキャパシタＣｃを含む回路構成となっている。図３に示すように、各電源Ｖから演算増幅器ＯＰＡＭＰに所定の電圧が供給されて動作点電圧や特性が解析される。
【００３８】
図５は、本実施の形態で使用するＭＯＳトランジスタのテストベンチの例であり、同図（ａ）はＰ−ＭＯＳトランジスタの例、同図（ｂ）はＮ−ＭＯＳトランジスタの例を示している。ＭＯＳトランジスタのドレイン及びソースに所定電圧を供給した状態で、可変電源からスイープした電圧をゲートに供給することによって特性が解析される。
また、図６〜図８は、本実施の形態を説明する上で使用するＭＯＳトランジスタの特性図である。
【００３９】
以下、図１〜図８を参照して、本発明の実施の形態の動作を説明する。
入力部１１６から回路設計処理部１１４に対して、設計変更対象の旧回路に基づいて、前記旧回路と同一機能の新回路を設計するように指示すると、回路設計処理部１１４は記憶部１１１に記憶された回路設計処理プログラムを実行して以下の設計処理を行う。
【００４０】
先ず、素子解析処理部１０７は、テストベンチ記憶部１０１から設計の基になる旧回路図を含む旧回路のテストベンチ（図３参照）を読み出すと共に、旧モデル記憶部１０２に記憶されたモデル（本実施の形態ではＳＰＩＣＥモデル）を読み出す。旧回路のテストベンチは、設計の基になる旧回路（本実施の形態では演算増幅器ＯＰＡＭＰ）を含んでいる（図４参照）。
【００４１】
パラメータとして、各ＭＯＳトランジスタのゲート長Ｌ、ゲート幅Ｗが使用される。また各ＭＯＳトランジスタの旧プロセスでのモデルが旧モデル記憶部１０２から読み出されて使用される。
素子解析処理部１０７は、前記テストベンチ、パラメータ及びＭＯＳトランジスタの特性を用いて回路全体のシミュレーション（本実施の形態ではＳＰＩＣＥシミュレーション）を実行し、回路全体のＤＣ（直流）解析を行う（図２のステップＳ２０１）。
【００４２】
素子解析処理部１０７は前記ＤＣ解析により各ＭＯＳトランジスタの動作点電圧を得て、旧回路における各ＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓ、基板バイアス電位Ｖｂｓ、ドレイン・ソース間電流Ｉｄｓを得る（ステップＳ２０２）。
また、素子解析処理部１０７は、テストベンチ記憶部１０１に記憶されたＭＯＳトランジスタ単体のテストベンチ（図５参照）を用いて、単体の各ＭＯＳトランジスに対して線形特性（Ｉｄｓ−Ｖｇｓ特性）のシミュレーション（ＳＰＩＣＥシュミレーション）を行い、ＭＯＳトランジスタ単位のＤＣ（直流）解析を行う（ステップＳ２０３）。
【００４３】
このとき素子解析処理部１０７は、同時に各ＭＯＳトランジスタの閾値電圧Ｖｔｈを測定し取得する（ステップＳ２０２）。この閾値電圧Ｖｔｈの測定に際しては、ＭＯＳトランジスタのパラメータ（ゲート長Ｌ、ゲート幅Ｗ）は、各々所定の単位値（例えばゲート長Ｌ＝１μm、ゲート幅Ｗ＝１μm）を使用する。
【００４４】
次に素子選択処理部１０８は、前記のようにして得られたゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓ、閾値電圧Ｖｔｈを用いて、各ＭＯＳトランジスタの動作領域が飽和領域（Ｖｄｓ≧（Ｖｇｓ−Ｖｔｈ）が成立する領域）か非飽和領域（Ｖｄｓ＜（Ｖｇｓ−Ｖｔｈ）が成立する領域）かを判定し、飽和領域で動作するＭＯＳトランジスタを選択する（ステップＳ２０４）。図２の回路例では、例えばＭＯＳトランジスタＭ０〜Ｍ７が飽和領域で動作するトランジスタである。
【００４５】
飽和領域で動作するＭＯＳトランジスタは配線長や温度変化等の環境の影響を受け難く動作が安定しているが、非飽和領域におけるＭＯＳトランジスタの動作は配線長や温度変化等の環境の影響を受けやすく不安定である。本実施の形態では、動作が安定している飽和領域で動作するＭＯＳトランジスタのみを素子単位で先に最適化処理し、その後、その他の回路要素を含めた全体回路の最適化処理を行うことにより、設計者が期待する結果が得られるようにし又、少ない処理で最適化を計るようにしている。
【００４６】
次に同様にして、新プロセス（換言すれば新回路）の各ＭＯＳトランジスタの閾値電圧Ｖｔｈを得る（処理ステップＳ２０３、Ｓ２０２）。即ち、素子解析処理部１０７は、テストベンチ記憶部１０１に記憶されたＭＯＳトランジスタ単体のテストベンチ（図５参照）を用いて、単体の各ＭＯＳトランジスに対して線形特性（Ｉｄｓ−Ｖｇｓ特性）のシミュレーションを行い、ＤＣ（直流）解析を行う（ステップＳ２０３）。
【００４７】
このとき素子解析処理部１０７は、同時に各ＭＯＳトランジスタの閾値電圧Ｖｔｈを測定し取得する（ステップＳ２０２）。この閾値電圧Ｖｔｈの測定に際しては、ＭＯＳトランジスタのパラメータ（ゲート長Ｌ、ゲート幅Ｗ）は、旧ＭＯＳトランジスタの場合と同じく、各々所定の単位値（例えばゲート長Ｌ＝１μm、ゲート幅Ｗ＝１μm）を使用する。
【００４８】
以上の処理により、旧回路におけるＭＯＳトランジスタの動作点、飽和領域か非飽和領域かを示す動作領域、閾値電圧ＶｔｈＯが得られ、また、旧回路のＭＯＳトランジスタに対応する新回路のＭＯＳトランジスタの閾値電圧ＶｔｈＴが得られることになる。
また、素子解析処理部１０７は処理ステップＳ２０２において、旧回路のＭＯＳトランジスタの閾値電圧ＶｔｈＯとこれに対応する新回路のＭＯＳトランジスタの閾値電圧ＶｔｈＴの差である閾値電圧差ΔＶｔｈを算出する。
【００４９】
尚、ＶｔｈＯにおける「Ｏ」は旧回路のＭＯＳトランジスタの特性を表す記号であることを示し又、ＶｔｈＴにおける「Ｔ」は新回路のＭＯＳトランジスタの特性を表す記号であることを示している。以下の説明でも同様に必要に応じて、旧回路のＭＯＳトランジスタの特性を表す記号には「Ｏ」を付し又、新回路のＭＯＳトランジスタの特性を表す記号には「Ｔ」を付して区別するものとする。
【００５０】
図６は、素子解析処理部１０７が閾値電圧差ΔＶｔｈを取得する処理を説明するための線形特性（Ｉｄｓ−Ｖｇｓ特性）を示す図である。図６において、６０１は旧回路のＭＯＳトランジスタの特性を表す曲線、６０２は新回路のＭＯＳトランジスタの特性を表す曲線である。また、Ｉｒは閾値電圧Ｖｔｈを決定する為の基準電流である。
【００５１】
図６において、旧回路のＭＯＳトランジスタと新回路のＭＯＳトランジスタのパラメータ（ゲート長Ｌ、ゲート幅Ｗ）を同一の定数とし、線形特性（Ｉｄｓ−Ｖｇｓ特性）より、基準電流Ｉｒと交差するゲート・ソース間電圧Ｖｇｓを閾値電圧Ｖｔｈと定める。
このようにして素子解析処理部１０７は図６の特性に基づいて、旧回路のＭＯＳトランジスタの閾値電圧ＶｔｈＯ、新回路のＭＯＳトランジスタの閾値電圧ＶｔｈＴ、及び閾値電圧ＶｔｈＯと閾値電圧ＶｔｈＴの差である閾値電圧差ΔＶｔｈ（＝ＶｔｈＯ−ＶｔｈＴ）を得る。
【００５２】
次に、素子特性整合処理部１０９は、処理ステップＳ２０４において選択した動作領域が飽和領域のＭＯＳトランジスタについて、線形特性（Ｉｄｓ−Ｖｇｓ特性）（図７参照）から、オーバードライブ電圧Ｖｏｖでのドレイン・ソース間電流Ｉｖｏｖを取得する（ステップＳ２０５）。ドレイン・ソース間電流Ｉｖｏｖは、図７において、旧回路のゲート・ソース間電圧ＶｇｓＯでのゲート・ソース間電流Ｉｄｓに相当する。前記ゲート・ソース間電圧ＶｇｓＯは旧回路のＭＯＳトランジスタの動作点電圧である。
【００５３】
また、素子特性整合処理部１０９は、飽和領域で動作する旧回路の各ＭＯＳトランジスタのオーバードライブ電圧Ｖｏｖを取得する（ステップＳ２０５）。これは、旧回路上の動作点を解析することでゲート・ソース間電圧Ｖｇｓが得られ、この電圧Ｖｇｓと閾値電圧Ｖｔｈとの差で求められる（図７参照）。
次に、素子特性整合処理部１０９は、新回路のＭＯＳトランジスタは、オーバードライブ電圧Ｖｏｖにおけるドレイン・ソース間電流Ｉｄｓの目標値を、対応する旧回路のＭＯＳトランジスタのそれと同じ値にする。
【００５４】
図８は、新旧回路のＭＯＳトランジスタの飽和特性（Ｉｄｓ−Ｖｄｓ特性）を示す図で、新旧回路のＭＯＳトランジスタの特性（破線で示す。）が一致するように描いている。点ＴＯ３、ＴＯ４は旧回路のＭＯＳトランジスタの特性上の点を示し、点Ｔｔ３、Ｔｔ４は新回路のＭＯＳトランジスタの特性上の点を示している。点ＴＯ３、Ｔｔ３の電圧はオーバードライブ電圧Ｖｏｖである。
【００５５】
図８に示すように、素子特性整合処理部１０９は、旧回路のＭＯＳトランジスタ及びそれに対応する新回路のＭＯＳトランジスタのオーバードライブ電圧Ｖｏｖにおけるドレイン・ソース間電流Ｉｄｓが等しくなるように、新回路のＭＯＳトランジスタのドレインＩｄｓの目標値を設定する。
このとき、図７に示すように、新回路のＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓの値は、旧回路のＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓから閾値電圧差ΔＶｔｈ分だけずらすことで、相対的に同じ動作を行わせるようにする。
【００５６】
即ち、図７に示す線形特性（Ｉｄｓ−Ｖｇｓ特性）において、旧回路のＭＯＳトランジスタの特性６０１に対して、新回路のＭＯＳトランジスタの特性６０２を、特性７０１に示すようにパラメータを調整して、線形特性（Ｉｄｓ−Ｖｇｓ特性）の少なくとも動作範囲（例えば点Ｔｔ１〜Ｔｔ２の範囲（因みに、旧回路のＭＯＳトランジスタの動作範囲は例えば点Ｔ０１〜Ｔ０２の範囲））における線形特性（Ｉｄｓ−Ｖｇｓ特性）の傾きの差が、新旧回路の相互に対応するＭＯＳトランジスタ間で所定範囲（好ましくは差が無く同一）になるように、新回路のＭＯＳトランジスタのパラメータを調整する。
【００５７】
このために、素子特性整合処理部１０９は、新旧回路の相互に対応するＭＯＳトランジスタ間で、少なくとも動作範囲における線形特性（Ｉｄｓ−Ｖｇｓ特性）の傾きであるトランスコンダクタンスｇｍ（＝ΔＩｄｓ／ΔＶｇｓ）の差が所定範囲内（好ましくは差が無く同一）になるように新回路のＭＯＳトランジスタのパラメータを調整する（ステップＳ２０７）。この処理は飽和領域で動作する各ＭＯＳトランジスタ単位で行われる。
【００５８】
また処理ステップＳ２０７において素子特性整合処理部１０９は、もう一つの特性であるドレインコンダクタンスｇｄ（ＭＯＳトランジスタの抵抗値に相当）の整合処理を行う。即ち、図８に示すように、オーバードライブ電圧Ｖｏｖでのドレイン・ソース間電流Ｉｄｓの目標は、旧回路のＭＯＳトランジスタのものと同じ値になるように設定する。
【００５９】
このとき素子特性整合処理部１０９は、新回路のＭＯＳトランジスタの飽和特性（Ｖｄｓ−Ｉｄｓ特性）曲線を算出し、これに基づいてドレインコンダクタンスｇｄ（＝ΔＩｄｓ／ΔＶｄｓ）を算出し、この値と旧回路の対応するＭＯＳトランジスタのドレインコンダクタンスｇｄとの差が所定範囲内（好ましくは差が無く同一）になるように新回路のＭＯＳトランジスタのパラメータを調整する。これにより、図８に示すように、新旧回路のＭＯＳトランジスタの点ＴＯ４、Ｔｔ４も一致するようになる。
【００６０】
尚、処理ステップＳ２０７において素子特性整合処理部１０９は、新旧回路のＭＯＳトランジスタのトランスコンダクタンスｇｍとドレインコンダクタンスｇｄの双方を同じ値にすることが困難な場合には、新旧回路のＭＯＳトランジスタのトランスコンダクタンスｇｍの差とドレインコンダクタンスｇｄの差の一方又は双方を所定範囲内に収まるように処理してもよい。
前記処理ステップＳ２０１〜Ｓ２０７によって素子単位の最適化処理（ローカル最適化処理）が行われる。
【００６１】
前記ローカル最適化処理によって得られる新回路の各ＭＯＳトランジスタのＤＣ特性として、例えば、旧回路の対応するＭＯＳトランジスタの特性とは、閾値電圧Ｖｔｈのみが異なり、線形特性（Ｖｇｓ−Ｉｄｓ特性）及び飽和特性（Ｖｄｓ−Ｉｄｓ特性）が同じ傾きでかつ、ドレイン・ソース間電流Ｉｄｓも同じ値をとる特性が得られる。このとき得られる各ＭＯＳトランジスタのパラメータ（ゲート長Ｌ、ゲート幅）の値は、ＰＶＴ（Process/Voltage/Temperature）がバラツキの中心値（ティピカル）となる条件でのパラメータである。
【００６２】
その他のパラメータのコーナ値（上限値と下限値）は、ＭＯＳトランジスタモデルそのものが、電源や温度がばらつく等外因の変化なので、後述する全体最適化処理（グローバル最適化処理）において各ＭＯＳトランジスタのゲート長Ｌやゲート幅Ｗを確率的にばらつかせながら、回路全体をシミュレーションし、その結果をみて調整する。
非飽和領域で動作するＭＯＳトランジスタは、トランスコンダクタンスｇｍそのものの変化を応用した回路であるため動作が不安定で調整し難く又、レイアウトによるキャパシタンスなどの寄生効果も大きく影響するため、後述する全体最適化処理（グローバル最適化処理）において調整する。
【００６３】
次に全体最適化処理部１１０は、素子単位の最適化処理によって得られた新回路のＭＯＳトランジスタ、制約記憶部１０４に記憶した新回路の制約（回路素子のパラメータに対する制約）、テストベンチ記憶部１０１に記憶した新回路のテストベンチ（旧回路素子を新回路素子に置換えたもの）を用いて、回路仕様記憶部に記憶した回路仕様（ＡＣ特性、ＤＣ特性、ＴＲＡＮ特性）を満たすように回路全体の最適化処理を行い、最適化した新回路の回路図や新回路の各回路要素のパラメータを生成する（ステップＳ１１０）。
【００６４】
本実施の形態では旧回路と新回路のトポロジは同じになるようにしているため、全体回路で使用する新回路のテストベンチや新回路の回路トポロジは図３、図４と同じになる。非飽和領域のＭＯＳトランジスタはパラメータを変更させて確率的に定まる値を採用しながら全体最適化処理を行う。
全体最適化処理部１１０は生成した新回路のデータ（回路図やパラメータ）を新回路データ記憶部１０６に記憶する。
【００６５】
このように本発明の実施の形態に係る回路設計装置１００は、素子単位の最適化処理では飽和領域で動作するＭＯＳトランジスタを旧回路のＭＯＳトランジスタと同一又は近似する特性のＭＯＳトランジスタに変更するように最適化し、これに続く全体最適化処理において、素子単位の最適化処理で設定したＭＯＳトランジスタを使用すると共に非飽和領域で操作するＭＯＳトランジスタやその他の回路要素は確率的にパラメータを決定した回路要素を使用して回路全体の最適化を行うようにしているので、素子単位の最適化処理によって得られる結果の質を向上させることが可能になり、設計者が期待する結果を得やすくすることが可能になる。また、素子単位の最適化処理によって得られる結果の質を向上させることが可能になり、設計に要する処理を低減することが可能になる。
【００６６】
尚、図１において、素子単位最適化処理部１１３が行う最適な新たなトランジスタを決定する処理は第１最適化処理ステップを構成している。全体最適化処理部１１０が行う回路全体の最適化を行う処理は第２最適化処理ステップを構成している。素子抽出処理部１１２が第１回路に含まれ飽和領域で動作するトランジスタを選択する処理は素子抽出処理ステップを構成している。素子特性整合処理部１０９が新たなトランジスタを決定する処理は素子決定処理ステップを構成している。
【００６７】
また、図２において、処理ステップＳ２０１〜Ｓ２０７は第１最適化処理ステップを構成し、処理ステップＳ２０８は第２最適化処理ステップを構成している。処理ステップＳ２０１〜Ｓ２０４は飽和領域で動作するトランジスタを選択する素子抽出処理ステップを構成している。処理ステップＳ２０５〜Ｓ２０７は新たなトランジスタを決定する素子決定処理ステップを構成している。
【００６８】
以上述べたように本発明の実施の形態に係る回路設計装置１００は、旧回路に基づいて前記旧回路と同一の機能を有する新回路を設計する回路設計装置であって、前記旧回路を構成する少なくとも一部のトランジスタ毎に最適な新たなトランジスタを決定する素子単位最適化処理部１１３と、前記旧回路を構成するトランジスタを対応する前記新たなトランジスタに変更した回路全体の最適化を行うことにより前記新回路を生成する全体最適化処理部１１０とを備えた回路設計装置において、素子単位最適化処理部１１３は、前記旧回路に含まれ飽和領域で動作するトランジスタを選択する素子抽出処理部１１２と、前記選択したトランジスタに対するトランスコンダクタンスｇｍの差及びドレインコンダクタンスｇｄの差が各々所定範囲内になる特性のトランジスタを前記新たなトランジスタとして決定する素子特性整合処理部１０９とを備えて成ることを特徴としている。したがって、素子単位の最適化処理によって得られる結果の質を向上させることが可能になり、設計者が期待する結果を得やすくすることが可能になるという効果を奏する。また、素子単位の最適化処理によって得られる結果の質を向上させることが可能になり、設計に要する処理を低減することが可能になるという効果をも奏する。
【００６９】
また、本発明の実施の形態に係る回路設計方法は、旧回路に基づいて前記旧回路と同一の機能を有する新回路を設計する回路設計方法であって、前記旧回路を構成する少なくとも一部のトランジスタ毎に最適な新たなトランジスタを決定する素子単位最適化処理ステップ（第１最適化処理ステップ）と、前記旧回路を構成するトランジスタを対応する前記新たなトランジスタに変更した回路全体の最適化を行うことにより前記新回路を生成する全体最適化処理ステップ（第２最適化処理ステップ）とを備えた回路設計方法において、前記素子単位最適化処理ステップは、前記旧回路に含まれ飽和領域で動作するトランジスタを選択する素子抽出処理ステップと、前記選択したトランジスタに対するトランスコンダクタンスｇｍの差及びドレインコンダクタンスｇｄの差が各々所定範囲内になる特性のトランジスタを前記新たなトランジスタとして決定する素子特性整合処理ステップとを備えて成るように構成されている。したがって、素子単位の最適化処理によって得られる結果の質を向上させることが可能になり、設計者が期待する結果を得やすくすることが可能になる。また、素子単位の最適化処理によって得られる結果の質を向上させることが可能になり、設計に要する処理を低減することが可能になるという効果をも奏する。
【００７０】
ここで、前記素子単位最適化処理ステップは、前記旧回路の解析によって前記旧回路を構成するトランジスタのゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓ、ドレイン・ソース間電流Ｉｄｓを得て、ドレイン・ソース間電圧Ｖｄｓ、ゲート・ソース間電圧Ｖｇｓ、閾値電圧Ｖｔｈに基づいて前記飽和領域で動作するトランジスタを選択するように構成することができる。
また、前記素子単位最適化処理ステップは、ドレイン・ソース間電圧Ｖｄｓ≧（ゲート・ソース間電圧Ｖｇｓ−閾値電圧Ｖｔｈ）を満たすトランジスタを前記飽和領域で動作するトランジスタとして選択するように構成することができる。
【００７１】
また、前記素子特性整合処理ステップは、前記選択したトランジスタのゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓ、ドレイン・ソース間電流Ｉｄｓに基づいて線形特性（Ｉｄｓ−Ｖｇｓ特性）及び飽和特性（Ｉｄｓ−Ｖｄｓ特性）を得ることによって前記選択したトランジスタのトランスコンダクタンスｇｍ及びドレインコンダクタンスｇｄを得て、前記選択したトランジスタに対するトランスコンダクタンスｇｍの差及びドレインコンダクタンスｇｄの差が各々所定範囲内になる特性のトランジスタを前記新たなトランジスタとして決定するように構成することができる。
できる。
【００７２】
また、前記素子特性整合処理ステップは、前記選択したトランジスタ新たなトランジスタ間で、線形特性（Ｉｄｓ−Ｖｇｓ特性）の動作範囲における傾きの差が所定範囲内で且つ飽和特性（Ｉｄｓ−Ｖｄｓ特性）におけるオーバードライブ電圧の差が所定範囲内になる特性のトランジスタを前記新たなトランジスタとして決定するように構成することができる。
できる。
【００７３】
また、前記素子特性整合処理ステップは、旧回路において動作点でのトランスコンダクタンスｇｍ、ドレインコンダクタンスｇｄおよびドレイン・ソース間電流Ｉｄｓを得て、新回路において新旧回路の閾値電圧差ΔＶｔｈを考慮して、新旧トランジスタのオーバードライブ電圧、動作点でのトランスコンダクタンスｇｍ、ドレインコンダクタンスｇｄ、ドレイン・ソース間電流Ｉｄｓの各差が所定範囲内になるように前記新たなトランジスタを決定するように構成することができる。
【００７４】
また、本発明の実施の形態によれば、コンピュータに前記回路設計方法を実行させることを特徴とする回路設計用プログラムが提供される。これにより、コンピュータが本発明の実施の形態に係る回路設計用プログラムを実行することにより、素子単位の最適化処理によって得られる結果の質を向上させることが可能になり、設計者が期待する結果を得やすくすることが可能になる等の効果を奏する。
できる。
【００７５】
また、本発明の実施の形態によれば、前記回路設計用プログラムを記録して成ることを特徴とするコンピュータ読み取り可能な記録媒体が提供される。本発明の実施の形態に係る記録媒体に記録した回路図変更用プログラムをコンピュータに実行させることにより、素子単位の最適化処理によって得られる結果の質を向上させることが可能になり、設計者が期待する結果を得やすくすることが可能になる等の効果を奏する。
【産業上の利用可能性】
【００７６】
アナログ回路やデジタル回路の回路図に使用しているトランジスタを変更して新たな回路図を作成する処理に利用することが可能である。
【符号の説明】
【００７７】
１００・・・回路設計装置
１０１・・・テストベンチ記憶部
１０２・・・旧モデル記憶部
１０３・・・新モデル記憶部
１０４・・・制約記憶部
１０５・・・回路仕様記憶部
１０６・・・新回路データ記憶部
１０７・・・素子解析処理部
１０８・・・素子選択処理部
１０９・・・素子特性整合処理部
１１０・・・全体最適化処理部
１１１・・・記憶部
１１２・・・素子抽出処理部
１１３・・・素子単位最適化処理部
１１４・・・回路設計処理部
１１５・・・表示部
１１６・・・入力部
【図１】
2016224492.tif 000003
【図２】
2016224492.tif 000004
【図３】
2016224492.tif 000005
【図４】
2016224492.tif 000006
【図５】
2016224492.tif 000007
【図６】
2016224492.tif 000008
【図７】
2016224492.tif 000009
【図８】
2016224492.tif 000010