(57)【要約】【課題】極めて薄い抵抗領域を極めて浅い位置に埋め込んだ状態で形成することができる抵抗素子の製造方法および圧力センサー素子の製造方法を提供すること、また、小型化および高精度化を図ることができる圧力センサー素子を提供すること、さらに、かかる圧力センサー素子を備える圧力センサー、高度計、電子機器および移動体を提供すること。【解決手段】本発明の圧力センサー素子１は、ｎ型のシリコン層２１３を有する基板２を準備する工程と、シリコン層２１３に不純物をドープすることにより抵抗領域５１を形成する工程と、抵抗領域５１をラピッドサーマルアニール、フラッシュランプアニールおよびエキシマレーザーアニールのうちのいずれかのアニールにより熱処理する工程と、抵抗領域５１上にシリコンをエピタキシャル成長させることにより被覆層２１３ａを形成する工程と、を有する。【選択図】図５
2016224045.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型またはｐ型の領域を備えるシリコン層を有する基板を準備する工程と、
前記領域に不純物をドープすることにより抵抗領域を形成する工程と、
前記抵抗領域をラピッドサーマルアニール、フラッシュランプアニールおよびエキシマレーザーアニールのうちのいずれかのアニールにより熱処理する工程と、
前記抵抗領域上にシリコンをエピタキシャル成長させることにより被覆層を形成する工程と、
を含むことを特徴とする抵抗素子の製造方法。
【請求項２】
前記被覆層を形成する工程において、ジシランガスを用いて前記エピタキシャル成長を行う請求項１に記載の抵抗素子の製造方法。
【請求項３】
前記熱処理する工程において、前記熱処理後の前記抵抗領域の厚さが０．１μｍ以上２．０μｍ以下の範囲内にある請求項１または２に記載の抵抗素子の製造方法。
【請求項４】
前記被覆層を形成する工程において、前記被覆層の厚さが０．０５μｍ以上０．４μｍ以下の範囲内にある請求項１ないし３のいずれか１項に記載の抵抗素子の製造方法。
【請求項５】
請求項１ないし４のいずれか１項に記載の抵抗素子の製造方法を用いて抵抗素子を形成する工程と、
前記基板の一方の面側をエッチングすることにより、前記抵抗素子が設けられたダイヤフラム部を形成する工程と、
を含むことを特徴とする圧力センサー素子の製造方法。
【請求項６】
シリコン層と、
前記シリコン層内にキャリアを含む抵抗領域を有し、歪みに応じた電気信号を発生する抵抗素子と、
前記抵抗領域上の被覆層と、
を備えたダイヤフラム部を有し、
前記抵抗領域の厚さが前記ダイヤフラム部の厚さに対して５％以上３０％以下の範囲内にあり、
前記ダイヤフラム部の前記被覆層側の面と前記抵抗領域のキャリア濃度のピーク位置との間の距離が前記ダイヤフラム部の厚さに対して２％以上４０％以下の範囲内にあることを特徴とする圧力センサー素子。
【請求項７】
前記被覆層側に設けられている圧力基準室を備える請求項６に記載の圧力センサー素子。
【請求項８】
前記ダイヤフラム部の厚さが０．５μｍ以上１５μｍ以下の範囲内にある請求項６または７に記載の圧力センサー素子。
【請求項９】
前記抵抗領域の厚さが０．１μｍ以上２．０μｍ以下の範囲内にある請求項６ないし８のいずれか１項に記載の圧力センサー素子。
【請求項１０】
前記ダイヤフラム部の前記被覆層側の面と前記抵抗領域のキャリア濃度のピーク位置との間の距離が０．０５μｍ以上０．４μｍ以下の範囲内にある請求項６ないし９のいずれか１項に記載の圧力センサー素子。
【請求項１１】
前記ダイヤフラム部および回路部を有する基板を備える請求項６ないし１０のいずれか１項に記載の圧力センサー素子。
【請求項１２】
請求項６ないし１１のいずれか１項に記載の圧力センサー素子を備えることを特徴とする圧力センサー。
【請求項１３】
請求項６ないし１１のいずれか１項に記載の圧力センサー素子を備えることを特徴とする高度計。
【請求項１４】
請求項６ないし１１のいずれか１項に記載の圧力センサー素子を備えることを特徴とする電子機器。
【請求項１５】
請求項６ないし１１のいずれか１項に記載の圧力センサー素子を備えることを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗素子の製造方法、圧力センサー素子の製造方法、圧力センサー素子、圧力センサー、高度計、電子機器および移動体に関するものである。
【背景技術】
【０００２】
微小電気機械システム（ＭＥＭＳ）（特にセンサーデバイス）において、単結晶シリコンに不純物をドープすることにより抵抗素子（ピエゾ抵抗素子）を形成することが広く行われている。
【０００３】
このような抵抗素子の製造方法として、例えば、特許文献１に開示されているように、ｎ型シリコン基板にボロンを１ＭｅＶのエネルギまで加速して打ち込むことにより、基板表面にｎ型層を残した状態で、ｐ型の抵抗層（抵抗領域）を形成する方法が知られている。このような方法により抵抗層を埋め込んで形成した抵抗素子によれば、外部電界の影響を低減することができる。
【０００４】
しかし、特許文献１に記載の方法では、抵抗層が比較的深い位置まで形成されてしまうため、例えば、極めて薄いダイヤフラムの撓み検出に抵抗素子を用いる場合、効率的な検出を可能とするように抵抗層をダイヤフラムの片面に偏在させた状態で埋め込むことが難しいという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−１３１０３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、極めて薄い抵抗領域を極めて浅い位置に埋め込んだ状態で形成することができる抵抗素子の製造方法および圧力センサー素子の製造方法を提供すること、また、小型化および高精度化を図ることができる圧力センサー素子を提供すること、さらに、かかる圧力センサー素子を備える圧力センサー、高度計、電子機器および移動体を提供することにある。
【課題を解決するための手段】
【０００７】
このような目的は、下記の本発明により達成される。
［適用例１］
本発明の抵抗素子の製造方法は、ｎ型またはｐ型の領域を備えるシリコン層を有する基板を準備する工程と、
前記領域に不純物をドープすることにより抵抗領域を形成する工程と、
前記抵抗領域をラピッドサーマルアニール、フラッシュランプアニールおよびエキシマレーザーアニールのうちのいずれかのアニールにより熱処理する工程と、
前記抵抗領域上にシリコンをエピタキシャル成長させることにより被覆層を形成する工程と、
を含むことを特徴とする。
【０００８】
このような抵抗素子の製造方法によれば、抵抗領域をラピッドサーマルアニール、フラッシュランプアニールおよびエキシマレーザーアニールのうちのいずれかのアニールにより熱処理するため、サーマルバジェット（熱履歴）が低く、不純物の拡散を低減して抵抗領域を浅い位置に留めつつ、抵抗領域を活性化させることができる。また、得られる抵抗素子において、抵抗領域が被覆層により覆われて埋設されるため、抵抗領域へのノイズの混入を低減することができる。特に、被覆層をエピタキシャル成長により形成するため、抵抗領域の厚さを極めて薄くしつつ、極めて浅い位置に抵抗領域を埋設することができる。
【０００９】
［適用例２］
本発明の抵抗素子の製造方法では、前記被覆層を形成する工程において、ジシランガスを用いて前記エピタキシャル成長を行うことが好ましい。
【００１０】
これにより、比較的低温で被覆層を形成することができる。そのため、被覆層を形成する工程において、抵抗領域が拡散することを低減することができる。
【００１１】
［適用例３］
本発明の抵抗素子の製造方法では、前記熱処理する工程において、前記熱処理後の前記抵抗領域の厚さが０．１μｍ以上２．０μｍ以下の範囲内にあることが好ましい。
【００１２】
これにより、例えば、受圧により撓み変形するダイヤフラム部に抵抗素子を歪検出素子として設ける場合、ダイヤフラム部を極めて薄くしても、抵抗領域をダイヤフラム部の表面付近に偏在させることができ、抵抗素子による検出精度を優れたものとすることができる。
【００１３】
［適用例４］
本発明の抵抗素子の製造方法では、前記被覆層を形成する工程において、前記被覆層の厚さが０．０５μｍ以上０．４μｍ以下の範囲内にあることが好ましい。
【００１４】
これにより、例えば、受圧により撓み変形するダイヤフラム部に抵抗素子を歪検出素子として設ける場合、ダイヤフラム部を極めて薄くしても、抵抗領域をダイヤフラム部の表面付近に偏在させることができ、抵抗素子による検出精度を優れたものとすることができる。
【００１５】
［適用例５］
本発明の圧力センサー素子の製造方法は、本発明の抵抗素子の製造方法を用いて抵抗素子を形成する工程と、
前記基板の一方の面側をエッチングすることにより、前記抵抗素子が設けられたダイヤフラム部を形成する工程と、
を含むことを特徴とする。
【００１６】
このような圧力センサー素子の製造方法によれば、得られる圧力センサー素子において、ダイヤフラム部を極めて薄くしても、抵抗領域をダイヤフラム部の表面付近に偏在させることができ、抵抗素子による検出精度を優れたものとすることができる。また、得られる圧力センサー素子において、抵抗領域が被覆層により覆われて埋設されるため、抵抗領域へのノイズの混入を低減することができる。このようなことから、得られる圧力センサー素子の小型化および高精度化を図ることができる。
【００１７】
［適用例６］
本発明の圧力センサー素子は、シリコン層と、
前記シリコン層内にキャリアを含む抵抗領域を有し、歪みに応じた電気信号を発生する抵抗素子と、
前記抵抗領域上の被覆層と、
を備えたダイヤフラム部を有し、
前記抵抗領域の厚さが前記ダイヤフラム部の厚さに対して５％以上３０％以下の範囲内にあり、
前記ダイヤフラム部の前記被覆層側の面と前記抵抗領域のキャリア濃度のピーク位置との間の距離が前記ダイヤフラム部の厚さに対して２％以上４０％以下の範囲内にあることを特徴とする。
【００１８】
このようなセンサー素子によれば、ダイヤフラム部を極めて薄くしても、抵抗素子をダイヤフラム部の表面付近に偏在させることができ、抵抗素子による検出精度を優れたものとすることができる。また、抵抗領域が被覆層により覆われて埋設されるため、抵抗領域へのノイズの混入を低減することができる。このようなことから、圧力センサー素子の小型化および高精度化を図ることができる。
【００１９】
［適用例７］
本発明の圧力センサー素子では、前記被覆層側に設けられている圧力基準室を備えることが好ましい。
【００２０】
これにより、圧力基準室の圧力を基準として圧力を検出可能な圧力センサー素子を実現することができる。
【００２１】
［適用例８］
本発明の圧力センサー素子では、前記ダイヤフラム部の厚さが０．５μｍ以上１５μｍ以下の範囲内にあることが好ましい。
これにより、小型な圧力センサー素子を実現することができる。
【００２２】
［適用例９］
本発明の圧力センサー素子では、前記抵抗領域の厚さが０．１μｍ以上２．０μｍ以下の範囲内にあることが好ましい。
【００２３】
これにより、ダイヤフラム部を極めて薄くしても、抵抗領域をダイヤフラム部の表面付近に偏在させることができ、抵抗素子による検出精度を優れたものとすることができる。
【００２４】
［適用例１０］
本発明の圧力センサー素子では、前記ダイヤフラム部の前記被覆層側の面と前記抵抗領域のキャリア濃度のピーク位置との間の距離が０．０５μｍ以上０．４μｍ以下の範囲内にあることが好ましい。
【００２５】
これにより、ダイヤフラム部を極めて薄くしても、抵抗領域をダイヤフラム部の表面付近に偏在させることができ、抵抗素子による検出精度を優れたものとすることができる。
【００２６】
［適用例１１］
本発明の圧力センサー素子では、前記ダイヤフラム部および回路部を有する基板を備えることが好ましい。
【００２７】
これにより、ダイヤフラム部と回路部とを１チップ化した圧力センサー素子を実現することができる。
【００２８】
［適用例１２］
本発明の圧力センサーは、本発明の圧力センサー素子を備えることを特徴とする。
【００２９】
このような圧力センサーによれば、圧力センサー素子の小型化および高精度化を図ることができる。
【００３０】
［適用例１３］
本発明の高度計は、本発明の圧力センサー素子を備えることを特徴とする。
【００３１】
このような高度計によれば、圧力センサー素子の小型化および高精度化を図ることができる。
【００３２】
［適用例１４］
本発明の電子機器は、本発明の圧力センサー素子を備えることを特徴とする。
【００３３】
このような電子機器によれば、圧力センサー素子の小型化および高精度化を図ることができる。
【００３４】
［適用例１５］
本発明の移動体は、本発明の圧力センサー素子を備えることを特徴とする。
【００３５】
このような移動体によれば、圧力センサー素子の小型化および高精度化を図ることができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１実施形態に係る圧力センサー素子を示す断面図である。
【図２】図１に示す圧力センサー素子が備える抵抗素子の配置を示す平面図である。
【図３】図２に示す抵抗素子の抵抗領域のキャリア濃度分布の一例を示すグラフである。
【図４】図１に示す圧力センサー素子の作用を説明するための図であって、（ａ）は加圧状態を示す断面図、（ｂ）は加圧状態を示す平面図である。
【図５】図１に示す圧力センサー素子の製造工程（抵抗素子の形成工程）を示す図である。
【図６】図５に示すアニール後の抵抗素子のキャリア濃度分布の一例を示すグラフである。
【図７】図１に示す圧力センサー素子の製造工程（絶縁層、回路部等の形成工程）を示す図である。
【図８】図１に示す圧力センサー素子の製造工程（圧力基準室、タイヤフラム部等の形成工程）を示す図である。
【図９】本発明の第２実施形態に係る圧力センサー素子を示す断面図である。
【図１０】本発明の圧力センサーの一例を示す断面図である。
【図１１】本発明の高度計の一例を示す斜視図である。
【図１２】本発明の電子機器の一例を示す正面図である。
【図１３】本発明の移動体の一例を示す斜視図である。
【発明を実施するための形態】
【００３７】
以下、本発明の圧力センサー素子、圧力センサー、高度計、電子機器および移動体を添付図面に示す各実施形態に基づいて詳細に説明する。
【００３８】
１．圧力センサー素子
＜第１実施形態＞
図１は、本発明の第１実施形態に係る圧力センサー素子を示す断面図、図２は、図１に示す圧力センサー素子が備える抵抗素子の配置を示す平面図である。図３は、図２に示す抵抗素子の抵抗領域のキャリア濃度分布の一例を示すグラフである。図４は、図１に示す圧力センサー素子の作用を説明するための図であって、図４（ａ）は加圧状態を示す断面図、図４（ｂ）は加圧状態を示す平面図である。なお、以下では、説明の便宜上、図１中の上側を「上」、下側を「下」という。
【００３９】
図１に示す圧力センサー素子１は、ダイヤフラム部２０を有する基板２と、ダイヤフラム部２０に設けられている複数のピエゾ抵抗素子５（抵抗素子）と、基板２とともに空洞部Ｓ（圧力基準室）を形成している積層構造体６と、半導体回路９（回路部）と、を備えている。
【００４０】
以下、圧力センサー素子１を構成する各部を順次説明する。
−基板−
基板２は、半導体基板２１と、半導体基板２１の一方の面上に設けられた絶縁膜２２と、絶縁膜２２の半導体基板２１とは反対側の面上に設けられた絶縁膜２３と、を有している。
【００４１】
半導体基板２１は、単結晶シリコンで構成されているシリコン層２１１（ハンドル層）と、シリコン酸化膜で構成されている酸化シリコン層２１２（ボックス層）と、単結晶シリコンで構成されているシリコン層２１３（デバイス層）とがこの順で積層されたＳＯＩ基板である。なお、半導体基板２１は、ＳＯＩ基板に限定されず、例えば、単結晶シリコン基板等の他の半導体基板であってもよい。
【００４２】
絶縁膜２２は、例えば、シリコン酸化膜であり、絶縁性を有する。また、絶縁膜２３は、例えば、シリコン窒化膜であり、絶縁性を有するとともに、フッ酸を含むエッチング液に対する耐性をも有する。ここで、半導体基板２１（シリコン層２１３）と絶縁膜２３（シリコン窒化膜）との間に絶縁膜２２（シリコン酸化膜）が介在していることにより、絶縁膜２３の成膜時に生じた応力が半導体基板２１に伝わるのを絶縁膜２２により緩和することができる。また、絶縁膜２２は、半導体回路９の素子間分離膜として用いることもできる。なお、絶縁膜２２、２３は、前述した構成材料に限定されず、また、必要に応じて、絶縁膜２２、２３のうちのいずれか一方を省略してもよい。
【００４３】
このような基板２には、周囲の部分よりも薄肉であり、受圧によって撓み変形するダイヤフラム部２０が設けられている。ダイヤフラム部２０は、半導体基板２１の下面に有底の凹部２４を設けることで形成されている。このダイヤフラム部２０は、その下面が受圧面２５となっている。本実施形態では、図２に示すように、ダイヤフラム部２０は、正方形（矩形）の平面視形状である。
【００４４】
本実施形態の基板２では、凹部２４がシリコン層２１１を貫通しており、ダイヤフラム部２０が酸化シリコン層２１２、シリコン層２１３、絶縁膜２２および絶縁膜２３の４層で構成されている。ここで、酸化シリコン層２１２は、後述するように、圧力センサー素子１の製造工程において凹部２４をエッチングにより形成する際にエッチングストップ層として利用することができ、ダイヤフラム部２０の厚さの製品ごとのバラツキを少なくすることができる。
【００４５】
なお、凹部２４がシリコン層２１１を貫通せず、ダイヤフラム部２０がシリコン層２１１の薄肉部、酸化シリコン層２１２、シリコン層２１３、絶縁膜２２および絶縁膜２３の５層で構成されていてもよい。
【００４６】
−ピエゾ抵抗素子（抵抗素子）−
複数のピエゾ抵抗素子５は、図１に示すように、それぞれ、ダイヤフラム部２０の空洞部Ｓ側に形成されている。ここで、ピエゾ抵抗素子５は、半導体基板２１のシリコン層２１３に形成されている。
【００４７】
図２に示すように、複数のピエゾ抵抗素子５は、ダイヤフラム部２０の外周部に配置されている複数のピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄで構成されている。
【００４８】
基板２の厚さ方向から見た平面視（以下、単に「平面視」という）で四角形をなすダイヤフラム部２０の４つの辺にそれぞれ対応して、ピエゾ抵抗素子５ａ、ピエゾ抵抗素子５ｂ、ピエゾ抵抗素子５ｃ、ピエゾ抵抗素子５ｄが配置されている。
【００４９】
ピエゾ抵抗素子５ａは、ダイヤフラム部２０の対応する辺に対して垂直な方向に沿って延びている抵抗領域５１ａを有する。この抵抗領域５１ａの両端部には、１対の配線２１４ａが電気的に接続されている。同様に、ピエゾ抵抗素子５ｂは、ダイヤフラム部２０の対応する辺に対して垂直な方向に沿って延びている抵抗領域５１ｂを有する。この抵抗領域５１ｂの両端部には、１対の配線２１４ｂが電気的に接続されている。
【００５０】
一方、ピエゾ抵抗素子５ｃは、ダイヤフラム部２０の対応する辺に対して平行な方向に沿って延びている抵抗領域５１ｃを有する。この抵抗領域５１ｃの両端部には、１対の配線２１４ｃが電気的に接続されている。同様に、ピエゾ抵抗素子５ｄは、ダイヤフラム部２０の対応する辺に対して平行な方向に沿って延びている抵抗領域５１ｄを有する。この抵抗領域５１ｄの両端部には、１対の配線２１４ｄが電気的に接続されている。
【００５１】
配線２１４ａ、２１４ｂ、２１４ｃ、２１４ｄは、それぞれ、図示しないが、半導体基板２１の上面に露出する部分を有し、かかる部分を介して半導体回路９に電気的に接続されている。
【００５２】
なお、以下では、抵抗領域５１ａ、５１ｂ、５１ｃ、５１ｄをまとめて「抵抗領域５１」、配線２１４ａ、２１４ｂ、２１４ｃ、２１４ｄをまとめて「配線２１４」ともいう。
【００５３】
このようなピエゾ抵抗素子５の抵抗領域５１および配線２１４は、それぞれ、例えば、シリコン（単結晶シリコン）にリン（ｎ型）、ボロン（ｐ型）等の不純物をキャリアとしてドープ（拡散または注入）して構成されている。ここで、配線２１４における不純物のドープ濃度は、抵抗領域５１における不純物のドープ濃度よりも高い。なお、配線２１４の少なくとも一部は、金属で構成されていてもよい。
【００５４】
このようなキャリアを含む抵抗領域５１および配線２１４は、ダイヤフラム部２０のシリコン層２１３に埋設されている。すなわち、抵抗領域５１および配線２１４の上面は、抵抗領域５１および配線２１４とは異なる導電型の単結晶シリコンで構成された被覆層２１３ａにより覆われている。
【００５５】
ここで、抵抗領域５１および配線２１４の導電型は、シリコン層２１３の抵抗領域５１および配線２１４を除く部分と異なる導電型である。すなわち、抵抗領域５１および配線２１４がｐ型である場合、シリコン層２１３の抵抗領域５１および配線２１４を除く部分はｎ型であり、被覆層２１３ａもｎ型であり、一方、抵抗領域５１および配線２１４がｎ型である場合、シリコン層２１３の抵抗領域５１および配線２１４を除く部分はｐ型であり、被覆層２１３ａもｐ型である。このようにして、抵抗領域５１および配線２１４と、シリコン層２１３の抵抗領域５１および配線２１４を除く部分との間には、ｐｎ接合が形成されている。これにより、抵抗領域５１および配線２１４からのリーク電流を低減することができる。
【００５６】
抵抗領域５１および配線２１４の導電型は、ｐ型、ｎ型のいずれであってもよいが、ｐ型であることが好ましい。これにより、ピエゾ抵抗素子５の検出感度を優れたものとすることができる。なお、以下では、抵抗領域５１および配線２１４がｐ型である場合について説明する。
【００５７】
また、図３に示すように、抵抗領域５１の厚さｔ２は、ｐ型領域の厚さであり、ダイヤフラム部２０の厚さｔ１に対して５％以上３０％以下の範囲内にあり、ダイヤフラム部２０の被覆層２１３ａ側の面と抵抗領域５１のキャリア濃度のピーク位置との間の距離Ｌがダイヤフラム部２０の厚さｔ１に対して２％以上４０％以下の範囲内にある。これにより、ダイヤフラム部２０を極めて薄くしつつ、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。また、抵抗領域５１が埋設されるため、抵抗領域５１へのノイズの混入を低減することができる。このようなことから、圧力センサー素子１の小型化および高精度化を図ることができる。
【００５８】
ここで、ダイヤフラム部２０の厚さｔ１は、０．５μｍ以上１５μｍ以下の範囲内にあることが好ましく、０．５μｍ以上５μｍ以下の範囲内にあることがより好ましく、０．５μｍ以上４μｍ以下の範囲内にあることがさらに好ましい。これにより、幅を小さくしてもダイヤフラム部２０を受圧により撓み変形させることができ、その結果、小型な圧力センサー素子１を実現することができる。
【００５９】
また、ダイヤフラム部２０の幅ｗは、５０μｍ以上５００μｍ以下の範囲内にあることが好ましく、５０μｍ以上２００μｍ以下の範囲内にあることがより好ましく、８０μｍ以上２００μｍ以下の範囲内にあることがさらに好ましい。これにより、小型な圧力センサー素子１を実現することができる。
【００６０】
また、抵抗領域５１の厚さｔ２は、０．１μｍ以上２．０μｍ以下の範囲内にあることが好ましく、０．１μｍ以上１．０μｍ以下の範囲内にあることがより好ましく、０．１μｍ以上０．５μｍ以下の範囲内にあることがさらに好ましい。これにより、ダイヤフラム部２０を極めて薄くしつつ、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。
【００６１】
また、ダイヤフラム部２０の被覆層２１３ａ側の面と抵抗領域５１のキャリア濃度のピーク位置との間の距離Ｌは、０．０５μｍ以上０．４μｍ以下の範囲内にあることが好ましく、０．１μｍ以上０．４μｍ以下の範囲内にあることがより好ましく、０．１μｍ以上０．３μｍ以下の範囲内にあることがさらに好ましい。これにより、ダイヤフラム部２０を極めて薄くしても、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。
【００６２】
また、被覆層２１３ａの厚さは、０．０５μｍ以上０．４μｍ以下の範囲内にあることが好ましく、０．０５μｍ以上０．２０μｍ以下の範囲内にあることがより好ましく、０．０５μｍ以上０．１０μｍ以下の範囲内にあることがさらに好ましい。これにより、これにより、ダイヤフラム部２０を極めて薄くしても、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させつつ、抵抗領域５１へのノイズの混入を低減することができる。
【００６３】
以上説明したようなピエゾ抵抗素子５は、配線２１４等を介して、ブリッジ回路（ホイートストンブリッジ回路）を構成している。このブリッジ回路には、駆動電圧を供給する駆動回路（図示せず）が接続されている。そして、このブリッジ回路は、ピエゾ抵抗素子５の抵抗値に応じた信号（電圧）を出力する。このように、ピエゾ抵抗素子５は、歪みにより電気信号を発生する。
【００６４】
ここで、複数のピエゾ抵抗素子５は、例えば、自然状態における抵抗値が互いに等しくなるように構成されている。
【００６５】
−積層構造体−
積層構造体６は、前述した基板２との間に空洞部Ｓを画成するように形成されている。ここで、積層構造体６は、ダイヤフラム部２０のピエゾ抵抗素子５側に配置されていてダイヤフラム部２０（または基板２）とともに空洞部Ｓ（内部空間）を区画形成（構成）している。
【００６６】
この積層構造体６は、基板２上に平面視でピエゾ抵抗素子５を取り囲むように形成された層間絶縁膜６１と、層間絶縁膜６１上に形成された配線層６２と、配線層６２および層間絶縁膜６１上に形成された層間絶縁膜６３と、層間絶縁膜６３上に形成され、複数の細孔６４２（開孔）を備えた被覆層６４１を有する配線層６４と、配線層６４および層間絶縁膜６３上に形成された表面保護膜６５と、被覆層６４１上に設けられた封止層６６とを有している。
【００６７】
層間絶縁膜６１、６３は、それぞれ、例えば、シリコン酸化膜で構成されている。また、配線層６２、６４および封止層６６は、それぞれ、アルミニウム等の金属で構成されている。また、封止層６６は、被覆層６４１が有する細孔６４２を封止している。また、表面保護膜６５は、例えば、シリコン窒化膜である。
【００６８】
また、半導体基板２１上およびその上方には、半導体回路９が作り込まれている。この半導体回路９は、ＭＯＳトランジスタ６７等の能動素子、その他必要に応じて形成されたコンデンサ、インダクタ、抵抗、ダイオード、配線（ピエゾ抵抗素子５に接続されている配線２１４、配線層６２、６４の一部を含む）等の回路要素を有している。ここで、ＭＯＳトランジスタ６７は、半導体基板２１の上面にリン、ボロン等の不純物をドープして形成されたソースおよびドレイン（図示せず）と、そのソースとドレインと間に形成されるチャネル領域上に形成されたゲート絶縁膜（図示せず）と、そのゲート絶縁膜上に形成されたゲート電極６７１と、を有している。
【００６９】
このような積層構造体６および半導体回路９は、ＣＭＯＳプロセスのような半導体製造プロセスを用いて形成することができる。
【００７０】
このように、基板２がダイヤフラム部２０および半導体回路９を有することにより、ダイヤフラム部２０と半導体回路９とを１チップ化した圧力センサー素子１を実現することができる。
【００７１】
基板２と積層構造体６とによって画成された空洞部Ｓは、密閉された空間である。この空洞部Ｓは、ダイヤフラム部２０の受圧面２５とは反対側に設けられ、圧力センサー素子１が検出する圧力の基準値となる圧力基準室として機能する。本実施形態では、空洞部Ｓが真空状態（３００Ｐａ以下）となっている。空洞部Ｓを真空状態とすることによって、圧力センサー素子１を、真空状態を基準として圧力を検出する「絶対圧センサー」として用いることができ、その利便性が向上する。
【００７２】
ただし、空洞部Ｓは、真空状態でなくてもよく、大気圧であってもよいし、大気圧よりも気圧が低い減圧状態であってもよいし、大気圧よりも気圧が高い加圧状態であってもよい。また、空洞部Ｓには、窒素ガス、希ガス等の不活性ガスが封入されていてもよい。
【００７３】
以上、圧力センサー素子１の構成について簡単に説明した。
このような構成の圧力センサー素子１は、図４（ａ）に示すように、ダイヤフラム部２０の受圧面２５が受ける圧力Ｐに応じて、ダイヤフラム部２０が変形し、これにより、図４（ｂ）に示すように、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄが歪み、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄの抵抗値が変化する。それに伴って、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄが構成するブリッジ回路の出力が変化し、その出力に基づいて、受圧面２５で受けた圧力の大きさを求めることができる。
【００７４】
より具体的に説明すると、前述したようなダイヤフラム部２０の変形が生じる前の自然状態では、例えば、ピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄの抵抗値が互いに等しい場合、ピエゾ抵抗素子５ａ、５ｂの抵抗値の積とピエゾ抵抗素子５ｃ、５ｄの抵抗値の積とが等しく、ブリッジ回路の出力（電位差）はゼロとなる。
【００７５】
一方、前述したようなダイヤフラム部２０の変形が生じると、図４（ｂ）に示すように、ピエゾ抵抗素子５ａ、５ｂの抵抗領域５１ａ、５１ｂにその長手方向に沿った圧縮歪みおよび幅方向に沿った引張歪みが生じるとともに、ピエゾ抵抗素子５ｃ、５ｄの抵抗領域５１ｃ、５１ｄにその長手方向に沿った引張歪みおよびその幅方向に沿った圧縮歪みが生じる。したがって、前述したようなダイヤフラム部２０の変形が生じたとき、ピエゾ抵抗素子５ａ、５ｂの抵抗値とピエゾ抵抗素子５ｃ、５ｄの抵抗値とのうち、一方の抵抗値が増加し、他方の抵抗値が減少する。
【００７６】
このようなピエゾ抵抗素子５ａ、５ｂ、５ｃ、５ｄの歪みにより、ピエゾ抵抗素子５ａ、５ｂの抵抗値の積とピエゾ抵抗素子５ｃ、５ｄの抵抗値の積との差が生じ、その差に応じた出力（電位差）がブリッジ回路から出力される。このブリッジ回路からの出力に基づいて、受圧面２５で受けた圧力の大きさ（絶対圧）を求めることができる。
【００７７】
ここで、前述したようなダイヤフラム部２０の変形が生じたとき、ピエゾ抵抗素子５ａ、５ｂの抵抗値とピエゾ抵抗素子５ｃ、５ｄの抵抗値とのうち、一方の抵抗値が増加し、他方の抵抗値が減少するため、ピエゾ抵抗素子５ａ、５ｂの抵抗値の積とピエゾ抵抗素子５ｃ、５ｄの抵抗値の積との差の変化を大きくすることができ、それに伴って、ブリッジ回路からの出力を大きくすることができる。その結果、圧力の検出感度を高めることができる。
【００７８】
以上説明したように構成された圧力センサー素子１によれば、ダイヤフラム部２０を極めて薄くしつつ、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。また、抵抗領域５１が被覆層２１３ａにより覆われて埋設されるため、抵抗領域５１へのノイズの混入を低減することができる。このようなことから、圧力センサー素子１の小型化および高精度化を図ることができる。
【００７９】
また、以上説明したように構成された圧力センサー素子１は、以下に説明するような製造方法を用いて製造することができる。
【００８０】
（圧力センサー素子の製造方法）
次に、本発明の圧力センサー素子の製造方法について、前述した圧力センサー素子１の製造方法を一例として説明する。
【００８１】
図５は、図１に示す圧力センサー素子の製造工程（抵抗素子の形成工程）を示す図、図６は、図５に示すアニール後の抵抗素子のキャリア濃度分布の一例を示すグラフである。図７は、図１に示す圧力センサー素子の製造工程（絶縁層、回路部等の形成工程）を示す図である。図８は、図１に示す圧力センサー素子の製造工程（圧力基準室、タイヤフラム部等の形成工程）を示す図である。
【００８２】
圧力センサー素子１の製造方法は、［１］ピエゾ抵抗素子５を形成する工程と、［２］絶縁膜２２、２３を形成する工程と、［３］積層構造体６および半導体回路９を形成する工程と、［４］ダイヤフラム部２０を形成する工程と、を有する。
【００８３】
以下、各工程を順次説明する。
［１］ピエゾ抵抗素子を形成する工程（抵抗素子の製造方法）
１−１基板を準備する工程
まず、図５（ａ）に示すように、単結晶シリコンで構成されているシリコン層２１１（ハンドル層）と、シリコン酸化膜で構成されている酸化シリコン層２１２（ボックス層）と、単結晶シリコンで構成されているシリコン層２１３（デバイス層）とがこの順で積層されたＳＯＩ基板である半導体基板２１を用意する。
本実施形態では、シリコン層２１３は、ｎ型の導電型を有する。
【００８４】
１−２抵抗領域を形成する工程
そして、半導体基板２１のシリコン層２１３（ｎ型の領域）にボロン（ｐ型）等の不純物をドープ（イオン注入）することにより、図５（ｂ）に示すように、複数の抵抗領域５１および配線２１４を形成する。
【００８５】
例えば、ボロンを＋８０ｋｅＶでイオン注入を行う場合、ピエゾ抵抗素子５へのイオン注入濃度を１×１０１４ａｔｏｍｓ／ｃｍ２程度とする。また、配線２１４へのイオン注入濃度をピエゾ抵抗素子５よりも多くする。例えば、ボロンを１０ｋｅＶでイオン注入を行う場合、配線２１４へのイオン注入濃度を５×１０１５ａｔｏｍｓ／ｃｍ２程度とする。
【００８６】
１−３熱処理する工程
次に、図５（ｃ）に示すように、抵抗領域５１および配線２１４をアニールにより熱処理する。これにより、抵抗領域５１および配線２１４が活性化され、抵抗領域５１および配線２１４の電気的特性を優れたものとすることができる。
【００８７】
特に、本工程１−３で用いるアニールは、ラピッドサーマルアニール（Rapid Thermal Anneal：ＲＴＡ）、フラッシュランプアニール（Flash Lamp Anneal：ＦＬＡ）およびエキシマレーザーアニール（Excimer Laser Anneal：ＥＬＡ）のうちのいずれかのアニール（短時間アニール）である。これらのアニールは、いずれも、サーマルバジェット（熱履歴）が低い。そのため、これらのうちのいずれかのアニールを用いることにより、不純物の拡散を低減することができる。したがって、熱処理後の抵抗領域５１の厚さが厚くなったり、抵抗領域５１のキャリア濃度のピーク位置が深い位置へ移動したりすることを低減することができる。よって、例えば図６に示すように抵抗領域５１を浅い位置に留めつつ、抵抗領域５１を活性化させることができる。
【００８８】
これに対し、例えば炉によるファーネスアニールを用いて熱処理を行った場合、サーマルバジェット（熱履歴）が高いため、ドーパントが拡散しやすい。そのため、熱処理後の抵抗領域５１の厚さの増加や、抵抗領域５１のキャリア濃度のピーク位置が深い位置への移動が比較的大きい。したがって、前述した工程１−２において薄くかつ浅い位置に抵抗領域５１を形成したとしても、薄くかつ浅い位置にある抵抗領域５１を形成することが難しい。ダイヤフラム部２０の厚さが比較的厚い場合であれば、抵抗領域５１が比較的厚かったり深い位置にあったりしても、抵抗領域５１をダイヤフラム部２０の表面側に偏在させることが可能であるため、あまり問題とならないが、ダイヤフラム部２０の厚さが極めて薄い場合、抵抗領域５１をダイヤフラム部２０の表面側に偏在させることができず、ピエゾ抵抗素子５による効率的な検出を行うことが困難となる。
【００８９】
また、本工程１−３の熱処理は、抵抗領域５１および配線２１４を１０００℃程度に加熱する。
【００９０】
また、本工程１−３において、熱処理後の抵抗領域５１の厚さｔ２は、０．１μｍ以上２．０μｍ以下の範囲内にあることが好ましく、０．１μｍ以上１．０μｍ以下の範囲内にあることがより好ましく、０．１μｍ以上０．５μｍ以下の範囲内にあることがさらに好ましい。これにより、ダイヤフラム部２０を極めて薄く（例えば４μｍ以下に）しても、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。
【００９１】
また、本工程１−３において、熱処理後の抵抗領域５１のキャリア濃度のピーク位置とシリコン層２１３の表面との間の距離Ｌ１は、０．０５μｍ以上１．０μｍ以下の範囲内にあることが好ましく、０．０５μｍ以上０．５μｍ以下の範囲内にあることがより好ましく、０．０５μｍ以上０．２５μｍ以下の範囲内にあることがさらに好ましい。これにより、ダイヤフラム部２０を極めて薄く（例えば４μｍ以下に）しても、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。
【００９２】
１−４被覆層を形成する工程
次に、図５（ｄ）に示すように、抵抗領域５１および配線２１４上に被覆層２１３ａを形成する。
【００９３】
被覆層２１３ａの形成は、シリコンをエピタキシャル成長させることにより行う。これにより、抵抗領域５１および配線２１４を被覆層２１３ａにより覆って埋設することができる。そのため、抵抗領域５１および配線２１４へのノイズの混入を低減することができる。特に、被覆層２１３ａをエピタキシャル成長により形成するため、特許文献１に記載の方法と異なり、抵抗領域５１の厚さを極めて薄くしつつ、極めて浅い位置に抵抗領域５１を埋設することができる。
【００９４】
また、本工程１−４で行うエピタキシャル成長に用いる原料ガスとしては、特に限定されないが、例えば、ジシラン（Ｓｉ２Ｈ６）ガス、ジクロロシラン（ＳｉＨ２Ｃｌ２）ガス等が挙げられ、ジシランガスを用いることが好ましい。ジシランガスを用いてエピタキシャル成長を行うことにより、比較的低温（４５０℃程度）で被覆層２１３ａを形成することができる。そのため、被覆層２１３ａを形成する工程１−４において、抵抗領域５１が拡散することを低減することができる。
【００９５】
また、エピタキシャル成長を行う際、例えばリン等のドーパントとなるガスを原料ガスに適宜混合することで、所望の導電型（ｎ型）や導電率の被覆層２１３ａを形成することができる。なお、ｐ型の被覆層２１３ａを形成する場合、例えばボロン等のガスを原料ガスに混合すればよい。
【００９６】
また、本工程１−４において、被覆層２１３ａの厚さは、０．０５μｍ以上０．４μｍ以下の範囲内にあることが好ましく、０．０５μｍ以上０．３μｍ以下の範囲内にあることがより好ましく、０．１μｍ以上０．２μｍ以下の範囲内にあることがさらに好ましい。これにより、ダイヤフラム部２０を極めて薄くしても、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。
【００９７】
以上のようなピエゾ抵抗素子５の製造方法によれば、抵抗領域５１をラピッドサーマルアニール、フラッシュランプアニールおよびエキシマレーザーアニールのうちのいずれかのアニールにより熱処理するため、サーマルバジェット（熱履歴）が低く、不純物の拡散を低減して抵抗領域５１を浅い位置に留めつつ、抵抗領域５１を活性化させることができる。また、得られるピエゾ抵抗素子５において、抵抗領域５１が被覆層２１３ａにより覆われて埋設されるため、抵抗領域５１へのノイズの混入を低減することができる。特に、被覆層２１３ａをエピタキシャル成長により形成するため、抵抗領域５１の厚さを極めて薄くしつつ、極めて浅い位置に抵抗領域５１を埋設することができる。
【００９８】
［２］絶縁膜２２、２３を形成する工程
次に、図７（ａ）に示すように、シリコン層２１３上に絶縁膜２２および絶縁膜２３をこの順で形成する。
【００９９】
絶縁膜２２、２３の形成は、それぞれ、例えば、スパッタリング法、ＣＶＤ法等により行うことができる。
【０１００】
［３］積層構造体６および半導体回路９を形成する工程
３−１ＭＯＳトランジスタ６７の形成
次に、図７（ｂ）に示すように、シリコン層２１３上にＭＯＳトランジスタ６７を形成する。
【０１０１】
ここで、ＭＯＳトランジスタ６７の形成は、公知の半導体製造プロセスを用いて行うことができる。
【０１０２】
３−２層間絶縁膜・配線層形成工程
次に、図７（ｃ）に示すように、絶縁膜２３およびＭＯＳトランジスタ６７等を覆うように、犠牲層４１、配線層６２、犠牲層４２、配線層６４および表面保護膜６５をこの順で形成する。
【０１０３】
この犠牲層４１、４２は、それぞれ、後述する空洞部形成工程により一部が除去され、残部が層間絶縁膜６１、６３となるものである。犠牲層４１、４２の形成は、それぞれ、シリコン酸化膜をスパッタリング法、ＣＶＤ法等により形成し、そのシリコン酸化膜をエッチングによりパターニングすることにより行う。
【０１０４】
また、犠牲層４１、４２の厚さは、それぞれ、特に限定されないが、例えば、１５００ｎｍ以上５０００ｎｍ以下程度とされる。
【０１０５】
また、配線層６２、６４の形成は、それぞれ、例えばアルミニウム等よりなる層をスパッタリング法、ＣＶＤ法等により形成した後、パターニング処理することにより行う。
【０１０６】
ここで、配線層６２、６４の厚さは、それぞれ、特に限定されないが、例えば、３００ｎｍ以上９００ｎｍ以下程度とされる。
【０１０７】
このような犠牲層４１、４２および配線層６２、６４からなる積層構造は、通常のＣＭＯＳプロセスを用いて形成され、その積層数は、必要に応じて適宜に設定される。すなわち、必要に応じてさらに多くの犠牲層や配線層が積層される場合もある。
【０１０８】
また、表面保護膜６５の形成は、例えば、スパッタリング法、ＣＶＤ法等によりを行うことができる。これにより、後述する工程３−３でのエッチングの際、犠牲層４１、４２の層間絶縁膜６１、６３となる部分を保護することができる。表面保護膜６５の構成材料としては、例えば、シリコン酸化膜、シリコン窒化膜、ポリイミド膜、エポキシ樹脂膜など、素子を水分、ゴミ、傷などから保護するための耐性を有するものが挙げられ、特に、シリコン窒化膜が好適である。図示しないが、前述したシリコン酸化膜およびシリコン窒化膜を有する表面保護膜６５を形成する際には、シリコン酸化膜およびシリコン窒化膜をこの順で一様に形成した後にこれらの層をパターニングすることにより形成する。表面保護膜６５の厚さは、特に限定されないが、例えば、５００ｎｍ以上２０００ｎｍ以下程度とされる。
【０１０９】
３−３空洞部形成工程
次に、犠牲層４１、４２の一部を除去することにより、図８（ａ）に示すように、絶縁膜２３と被覆層６４１との間に空洞部Ｓ（キャビティ）を形成する。これにより、層間絶縁膜６１、６３が形成される。
【０１１０】
空洞部Ｓの形成は、被覆層６４１に形成された複数の細孔６４２を通じたエッチングにより、犠牲層４１、４２の一部を除去することにより行う。ここで、かかるエッチングとしてウェットエッチングを用いる場合、複数の細孔６４２からフッ酸、緩衝フッ酸等のエッチング液を供給し、ドライエッチングを用いる場合、複数の細孔６４２からフッ化水素酸ガス等のエッチングガスを供給する。このようなエッチングの際、絶縁膜２３がエッチングストップ層として機能する。また、絶縁膜２３は、エッチング液に対する耐性を有することから、絶縁膜２３に対して下側の構成部（例えば、絶縁膜２２、ピエゾ抵抗素子５、配線２１４等）をエッチング液から保護する機能をも有する。
【０１１１】
３−４封止工程
次に、図８（ｂ）に示すように、被覆層６４１上に、シリコン酸化膜、シリコン窒化膜、Ａｌ、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ等の金属膜等からなる封止層６６をスパッタリング法、ＣＶＤ法等により形成し、各細孔６４２を封止する。これより、空洞部Ｓが封止層６６により封止され、積層構造体６を得る。
【０１１２】
ここで、封止層６６の厚さは、特に限定されないが、例えば、１０００ｎｍ以上５０００ｎｍ以下程度とされる。
【０１１３】
［４］ダイヤフラム部２０を形成する工程
次に、シリコン層２１１の下面を必要に応じて研削した後、シリコン層２１１の下面（一方の面側）の一部をエッチングにより除去（加工）することにより、図８（ｃ）に示すように、凹部２４を形成する。これにより、ダイヤフラム部２０が形成される。
【０１１４】
ここで、シリコン層２１１の下面の一部を除去する際、酸化シリコン層２１２がエッチングストップ層として機能する。これにより、ダイヤフラム部２０の厚さを高精度に規定することができる。
【０１１５】
なお、シリコン層２１１の下面の一部を除去する方法としては、ドライエッチングであっても、ウェットエッチング等であってもよい。
以上のような工程により、圧力センサー素子１を製造することができる。
【０１１６】
以上説明したような圧力センサー素子１の製造方法によれば、得られる圧力センサー素子１において、ダイヤフラム部２０を極めて薄くしても、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。また、得られる圧力センサー素子１において、抵抗領域５１が被覆層２１３ａにより覆われて埋設されるため、抵抗領域５１へのノイズの混入を低減することができる。このようなことから、得られる圧力センサー素子１の小型化および高精度化を図ることができる。
【０１１７】
＜第２実施形態＞
図９は、本発明の第２実施形態に係る圧力センサー素子を示す断面図である。
【０１１８】
本実施形態の圧力センサー素子は、圧力基準室の構成（配置）が異なる以外は、前述した第１実施形態と同様である。
【０１１９】
なお、以下の説明では、第２実施形態に関し、前述した実施形態との相違点を中心に説明し、同様の事項に関してはその説明を省略する。また、図９において、前述した実施形態と同様の構成については、同一符号を付している。
【０１２０】
図９に示す圧力センサー素子１Ａは、第１実施形態の積層構造体６に代えて、基板２とともに空洞部Ｓ１（圧力基準室）を形成している基板３を備えている。ここで、基板３は、基板２の凹部２４の開口を塞いで基板２の下面（シリコン層２１１の表面）に接合されている。このように、基板３で凹部２４を気密的に封止することで、圧力基準室である空洞部Ｓ１が形成される。また、基板３としては、圧力基準室として機能する空洞部Ｓ１を形成することができれば、特に限定されないが、例えば、シリコン基板、ガラス基板、セラミックス基板等を用いることができる。また、基板３は、空洞部Ｓ１を介してダイヤフラム部２０と対向している部分が差圧（空洞部Ｓ１の圧力と環境圧力の差）で変形しないように、ダイヤフラム部２０に対して十分に厚くなっている。
【０１２１】
ここで、本実施形態では、前述したように、基板２のシリコン層２１１側に圧力基準室として機能する空洞部Ｓ１を設けているため、ダイヤフラム部２０の空洞部Ｓ１とは反対側の面が受圧面２５Ａとなっている。
【０１２２】
なお、図９では、回路部の図示を省略しているが、前述した第１実施形態の半導体回路９と同様の回路部を設けてもよいし、圧力センサー素子１Ａの外部に回路部を設けてもよい。
【０１２３】
以上説明したような第２実施形態によっても、第１実施形態と同様、ダイヤフラム部２０を極めて薄くしつつ、抵抗領域５１をダイヤフラム部２０の表面付近に偏在させることができ、ピエゾ抵抗素子５による検出精度を優れたものとすることができる。また、抵抗領域５１が被覆層２１３ａにより覆われて埋設されるため、抵抗領域５１へのノイズの混入を低減することができる。このようなことから、圧力センサー素子１Ａの小型化および高精度化を図ることができる。
【０１２４】
２．圧力センサー
次に、本発明の圧力センサー素子を備える圧力センサー（本発明の圧力センサー）ついて説明する。図１０は、本発明の圧力センサーの一例を示す断面図である。
【０１２５】
図１０に示すように、本発明の圧力センサー１００は、圧力センサー素子１と、圧力センサー素子１を収納する筐体１０１と、圧力センサー素子１から得た信号を圧力データに演算する演算部１０２とを備えている。圧力センサー素子１は、配線１０３を介して演算部１０２と電気的に接続されている。
【０１２６】
圧力センサー素子１は、筐体１０１の内側に、図示しない固定手段により固定されている。また、筐体１０１には、圧力センサー素子１のダイヤフラム部２０が、例えば大気（筐体１０１の外側）と連通するための貫通孔１０４を有している。
【０１２７】
このような圧力センサー１００によれば、貫通孔１０４を介してダイヤフラム部２０が圧力を受ける。この受圧により圧力センサー素子１から出力された信号を配線１０３を介して演算部に送信し、圧力データを演算する。この演算された圧力データは、図示しない表示部（例えば、パーソナルコンピューターのモニター等）を介して表示することができる。
【０１２８】
３．高度計
次に、本発明の圧力センサー素子を備える高度計（本発明の高度計）の一例について説明する。図１１は、本発明の高度計の一例を示す斜視図である。
【０１２９】
高度計２００は、腕時計のように、手首に装着することができる。また、高度計２００の内部には、圧力センサー素子１（圧力センサー１００）が搭載されており、表示部２０１に現在地の海抜からの高度、または、現在地の気圧等を表示することができる。
【０１３０】
なお、この表示部２０１には、現在時刻、使用者の心拍数、天候等、様々な情報を表示することができる。
【０１３１】
４．電子機器
次に、本発明の圧力センサー素子を備える電子機器を適用したナビゲーションシステムについて説明する。図１２は、本発明の電子機器の一例を示す正面図である。
【０１３２】
ナビゲーションシステム３００には、図示しない地図情報と、ＧＰＳ（全地球測位システム：Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ）からの位置情報取得手段と、ジャイロセンサーおよび加速度センサーと車速データとによる自立航法手段と、圧力センサー素子１と、所定の位置情報または進路情報を表示する表示部３０１とを備えている。
【０１３３】
このナビゲーションシステムによれば、取得した位置情報に加えて高度情報を取得することができる。高度情報を得ることにより、例えば、一般道路と位置情報上は略同一の位置を示す高架道路を走行する場合、高度情報を持たない場合には、一般道路を走行しているのか高架道路を走行しているのかナビゲーションシステムでは判断できず、優先情報として一般道路の情報を使用者に提供してしまっていた。そこで、本実施形態に係るナビゲーションシステム３００では、高度情報を圧力センサー素子１によって取得することができ、一般道路から高架道路へ進入することによる高度変化を検出し、高架道路の走行状態におけるナビゲーション情報を使用者に提供することができる。
【０１３４】
なお、表示部３０１は、例えば液晶パネルディスプレイや、有機ＥＬ（Organic Electro-Luminescence）ディスプレイなど、小型かつ薄型化が可能な構成となっている。
【０１３５】
なお、本発明の物理量センサーを備える電子機器は、上記のものに限定されず、例えば、パーソナルコンピューター、携帯電話、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター等に適用することができる。
【０１３６】
５．移動体
次いで、本発明の圧力センサー素子を適用した移動体（本発明の移動体）について説明する。図１３は、本発明の移動体の一例を示す斜視図である。
【０１３７】
図１３に示すように、移動体４００は、車体４０１と、４つの車輪４０２とを有しており、車体４０１に設けられた図示しない動力源（エンジン）によって車輪４０２を回転させるように構成されている。このような移動体４００には、ナビゲーションシステム３００（圧力センサー素子１）が内蔵されている。
【０１３８】
以上、本発明の圧力センサー素子、圧力センサー、高度計、電子機器および移動体を図示の各実施形態に基づいて説明したが、本発明はこれらに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物が付加されていてもよい。
【０１３９】
また、１つのダイヤフラム部に設けられるピエゾ抵抗素子（機能素子）の数は、前述した実施形態では４つである場合を例に説明したが、これに限定されず、例えば、１つ以上３つ以下、または、５つ以上であってもよい。また、ピエゾ抵抗素子の配置や形状等も前述した実施形態に限定されず、例えば、前述した実施形態において、ダイヤフラム部の中央部にもピエゾ抵抗素子を配置してもよい。
【符号の説明】
【０１４０】
１‥‥圧力センサー素子、１Ａ‥‥圧力センサー素子、２‥‥基板、３‥‥基板、５‥‥ピエゾ抵抗素子、５ａ‥‥ピエゾ抵抗素子、５ｂ‥‥ピエゾ抵抗素子、５ｃ‥‥ピエゾ抵抗素子、５ｄ‥‥ピエゾ抵抗素子、６‥‥積層構造体、９‥‥半導体回路、２０‥‥ダイヤフラム部、２１‥‥半導体基板、２２‥‥絶縁膜、２３‥‥絶縁膜、２４‥‥凹部、２５‥‥受圧面、２５Ａ‥‥受圧面、４１‥‥犠牲層、４２‥‥犠牲層、５１‥‥抵抗領域、５１ａ‥‥抵抗領域、５１ｂ‥‥抵抗領域、５１ｃ‥‥抵抗領域、５１ｄ‥‥抵抗領域、６１‥‥層間絶縁膜、６２‥‥配線層、６３‥‥層間絶縁膜、６４‥‥配線層、６５‥‥表面保護膜、６６‥‥封止層、６７‥‥ＭＯＳトランジスタ、１００‥‥圧力センサー、１０１‥‥筐体、１０２‥‥演算部、１０３‥‥配線、１０４‥‥貫通孔、２００‥‥高度計、２０１‥‥表示部、２１１‥‥シリコン層、２１２‥‥酸化シリコン層、２１３‥‥シリコン層、２１３ａ‥‥被覆層、２１４‥‥配線、２１４ａ‥‥配線、２１４ｂ‥‥配線、２１４ｃ‥‥配線、２１４ｄ‥‥配線、３００‥‥ナビゲーションシステム、３０１‥‥表示部、４００‥‥移動体、４０１‥‥車体、４０２‥‥車輪、６４１‥‥被覆層、６４２‥‥細孔、６７１‥‥ゲート電極、Ｌ‥‥距離、Ｌ１‥‥距離、Ｐ‥‥圧力、ｔ１‥‥厚さ、ｔ２‥‥厚さ、Ｓ‥‥空洞部、Ｓ１‥‥空洞部、ｗ‥‥幅
【図１】
2016224045.tif 000003
【図２】
2016224045.tif 000004
【図３】
2016224045.tif 000005
【図４】
2016224045.tif 000006
【図５】
2016224045.tif 000007
【図６】
2016224045.tif 000008
【図７】
2016224045.tif 000009
【図８】
2016224045.tif 000010
【図９】
2016224045.tif 000011
【図１０】
2016224045.tif 000012
【図１１】
2016224045.tif 000013
【図１２】
2016224045.tif 000014
【図１３】
2016224045.tif 000015