(57)【要約】      （修正有）【課題】基板と薄膜パッドの固着力を改善させて信頼性及び耐久性を向上させることができるプローブ基板及びその製造方法を提供する。【解決手段】基板１０と、基板の上面に配置されるシード層３０と、シード層上に配置され、シード層より小さい面積で形成されるめっき層４０と、めっき層の上面に接続される半田層５０と、を含むプローブ基板及びその製造方法。これにより、シード層のアンダーカット（ｕｎｄｅｒ  ｃｕｔ）の影響を減らすことができ、工程間の化学浸食（ｃｈｅｍｉｃａｌ  ａｔｔａｃｋ）による固着力の劣化を防止することができる。【選択図】図１
2016224026.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上面に配置されるシード層と、
前記シード層上に配置され、前記シード層より小さい面積で形成されるめっき層と、
前記めっき層の上面に接続される半田層と、を含む、プローブ基板。
【請求項２】
前記半田層が前記シード層上において前記めっき層の下端に接するように形成される、請求項１に記載のプローブ基板。
【請求項３】
前記シード層の周りを覆い、上面が前記めっき層と水平な面を成す保護層をさらに含む、請求項１または２に記載のプローブ基板。
【請求項４】
前記半田層が前記めっき層の上面に接するように形成される、請求項３に記載のプローブ基板。
【請求項５】
前記保護層は、硬化型樹脂、めっき用レジスト（ｐｈｏｔｏ  ｒｅｓｉｓｔ）及びポリイミド（ｐｏｌｙｉｍｉｄｅ）より選択された１種からなる、請求項３または４に記載のプローブ基板。
【請求項６】
前記基板と前記シード層の間に接着層が配置される、請求項１から５のいずれか一項に記載のプローブ基板。
【請求項７】
前記めっき層は、下側からバッファ層（ｂｕｆｆｅｒ  ｌａｙｅｒ）、バリヤー層（ｂａｒｒｉｅｒ  ｌａｙｅｒ）及び金属層が順に積層されて形成される、請求項１から６のいずれか一項に記載のプローブ基板。
【請求項８】
前記金属層が銅（Ｃｕ）、ニッケル（Ｎｉ）及び金（Ａｕ）より選択された一つまたはこれらの二つ以上の合金からなる、請求項７に記載のプローブ基板。
【請求項９】
基板の一面に接着層及びシード層を順に配置する段階と、
前記シード層の中央部に第１めっき用レジスト（ｐｈｏｔｏ  ｒｅｓｉｓｔ）を形成して第１フォトパターニング（ｐｈｏｔｏ  ｐａｔｔｅｒｎｉｎｇ）を行い、前記接着層及び前記シード層の縁部を同時にエッチングする段階と、
前記接着層及び前記シード層の縁の一部を覆うように第２めっき用レジストを形成して第２フォトパターニングを行い、前記シード層上にめっき層を配置する段階と、
前記めっき層の上面に接続される半田層を形成する段階と、を含む、プローブ基板の製造方法。
【請求項１０】
前記シード層上にめっき層を配置した後、前記第２めっき用レジストを除去し、前記半田層を前記シード層上において前記めっき層の下端に接するように半田付けして形成する、請求項９に記載のプローブ基板の製造方法。
【請求項１１】
前記半田層を前記めっき層の上面に接するように半田付けする、請求項９または１０に記載のプローブ基板の製造方法。
【請求項１２】
前記めっき層は、下側からバッファ層（ｂｕｆｆｅｒ  ｌａｙｅｒ）、バリヤー層（ｂａｒｒｉｅｒ  ｌａｙｅｒ）及び金属層を順に積層して形成する、請求項９から１１のいずれか一項に記載のプローブ基板の製造方法。
【請求項１３】
前記金属層が銅（Ｃｕ）、ニッケル（Ｎｉ）及び金（Ａｕ）より選択された一つまたはこれらの二つ以上の合金からなる、請求項１２に記載のプローブ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プローブ基板及びその製造方法に関する。
【背景技術】
【０００２】
最近、半導体回路の集積技術の開発に伴い、半導体のサイズに対する小型化が継続して行われるにつれて半導体チップの検査装置にも高精度が求められている。
【０００３】
ウェハ組立工程（ｗａｆｅｒ  ｆａｂｒｉｃａｔｉｏｎ  ｐｒｏｃｅｓｓ）を経て半導体ウェハに形成された集積回路チップは、ウェハの状態で行われる電気的特性検査（ＥＤＳ；Ｅｌｅｃｔｒｉｃａｌ  Ｄｉｅ  Ｓｏｒｔｉｎｇ）によって良品または不良品に分類される。
【０００４】
一般に、このような電気的特性検査には、検査信号の発生及び検査結果の判定を担うテスター（ｔｅｓｔｅｒ）、半導体ウェハのローディング（ｌｏａｄｉｎｇ）とアンローディング（ｕｎｌｏａｄｉｎｇ）を担うプローブステーション（ｐｒｏｂｅ  ｓｔａｔｉｏｎ）、及び半導体ウェハとテスターの電気的連結を担うプローブカード（ｐｒｏｂｅ  ｃａｒｄ）で構成された検査装置が主に用いられている。
【０００５】
このうち、プローブカードにおいてスペース・トランスフォーマ（ｓｐａｃｅ  ｔｒａｎｓｆｏｒｍｅｒ）の役割を行うセラミック基板は、セラミックグリーンシートに回路パターン、電極パッド及びビア電極などを形成して積層した後、これらを焼成して製造した基板にプローブピンを接合した形態が主に用いられ、基板とプローブピンをレーザーボンディングするための薄膜パッドをさらに含む。
【０００６】
したがって、基板と薄膜パッドの固着力は、プローブカードの信頼性だけでなくプローブピンの位置精度を左右する重要な特性となる。
【０００７】
一例として、従来の薄膜パッドは、接着層及びシード層を蒸着した後、所望するパターンの形状でフォト工程を経てめっき層を形成した後、ＰＲストリップ（ｐｈｏｔｏ  ｒｅｓｉｓｔ  ｓｔｒｉｐ）及びエッチング工程を経て最終的にめっきパターンを残す構造からなる。
【０００８】
しかし、シード層は初期エッチング液との２次元接触面から等方向（３次元接触面）に反応が行われてエッチングされるため、上記構造の場合、エッチング工程時にシード層及びめっき層に化学浸食によるアンダーカット（ｕｎｄｅｒ  ｃｕｔ）が必然的に発生するという問題がある。
【０００９】
このようなアンダーカットは、基板上に形成された回路パターンと基板の固着力を左右し、回路パターンの微細化及び狭ピッチ化に重要な因子である。
【００１０】
したがって、従来の薄膜パッドは、上記アンダーカット部位において界面破壊が発生して回路パターンと基板の固着力を悪化させ、製品の信頼性及び耐久性が低下するという問題がある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】韓国公開特許第２０１０−００５７９１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、基板と薄膜パッドの固着力を改善させて製品の信頼性及び耐久性を向上させることができるプローブ基板を提供するのにその目的がある。
【００１３】
また、本発明は、薄膜パッドを基板に付着する工程において接着層が化学浸食されるのを防止することができるプローブ基板の製造方法を提供するのにその目的がある。
【課題を解決するための手段】
【００１４】
本発明の一側面は、基板と、上記基板の上面に配置されるシード層と、上記シード層上に配置され、上記シード層より小さい面積で形成されるめっき層と、上記めっき層の上面に接続される半田層と、を含むプローブ基板を提供する。
【００１５】
本発明の他の側面は、基板の一面に接着層及びシード層を順に配置する段階と、上記シード層の中央部に第１めっき用レジスト（ｐｈｏｔｏ  ｒｅｓｉｓｔ）を形成して第１フォトパターニング（ｐｈｏｔｏ  ｐａｔｔｅｒｎｉｎｇ）を行い、上記接着層及び上記シード層の縁部を同時にエッチングする段階と、上記接着層及び上記シード層の縁の一部を覆うように第２めっき用レジストを形成して第２フォトパターニングを行い、上記シード層上にめっき層を配置する段階と、上記めっき層の上面に接続される半田層を形成する段階と、を含むプローブ基板の製造方法を提供する。
【発明の効果】
【００１６】
本発明の一実施形態によれば、シード層のアンダーカット（ｕｎｄｅｒ  ｃｕｔ）の影響を減らすことができ、工程間の化学浸食（ｃｈｅｍｉｃａｌ  ａｔｔａｃｋ）による固着力の劣化を防止することができるという効果がある。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態によるプローブ基板の積層構造を概略的に示す断面図である。
【図２】図１のＡ部分を拡大して示す断面図である。
【図３】本発明の一実施形態によるプローブ基板の製造方法において基板の一面に接着層及びシード層を配置する段階を説明するための断面図である。
【図４】本発明の一実施形態によるプローブ基板の製造方法において基板の一面に第１めっき用レジストを形成したものを示す断面図である。
【図５】本発明の一実施形態によるプローブ基板の製造方法において接着層及びシード層の縁部をエッチングする段階を説明するための断面図である。
【図６】本発明の一実施形態によるプローブ基板の製造方法においてシード層の縁の一部を覆うように第２めっき用レジストを形成したものを示す断面図である。
【図７】本発明の一実施形態によるプローブ基板の製造方法においてシード層上にめっき層を配置する段階を説明するための断面図である。
【図８】本発明の一実施形態によるプローブ基板の製造方法においてめっき層の上面に半田層を形成する段階を説明するための断面図である。
【図９】本発明の他の実施形態によるプローブ基板の積層構造を概略的に示す断面図である。
【図１０】図９のＢ部分の拡大図である。
【発明を実施するための形態】
【００１８】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及びサイズなどはより明確な説明のために誇張されることがある。
【００１９】
また、類似した機能及び作用をする部分に対しては図面全体にわたって同一の符号を用いる。
【００２０】
さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
【００２１】
図１は本発明の一実施形態によるプローブ基板の積層構造を概略的に示す断面図であり、図２は図１のＡ部分を拡大して示す断面図である。
【００２２】
図１及び図２を参照すると、本発明の一実施形態によるプローブ基板は、基板１０と、シード層３０と、めっき層４０と、半田層５０と、を含む。
【００２３】
基板１０は一面に回路を形成するためにプレート形状で提供されることができる。また、本実施形態の基板１０は、例えば、低温同時焼成セラミック（ＬＴＣＣ；Ｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ｃｏ−ｆｉｒｅｄ  ｃｅｒａｍｉｃ）基板で構成することができるが、本発明はこれに限定されない。
【００２４】
このとき、基板１０には、基板１０の上側に配置されるシード層３０、めっき層４０及び半田層５０と基板１０の下側に連結される装置とを互いに電気的に接続させるためのビア電極１１が垂直に貫通されるように形成される。
【００２５】
ビア電極１１は、基板の両面に形成された回路パターン（図示せず）を電気的に連結させることができる。
【００２６】
シード層３０は、導電性物質の積層が円滑に行われるようにする役割をする。
【００２７】
このようなシード層３０は、基板１０の上面に配置され、例えば、Ｎｉ（ニッケル）、Ｃｕ（銅）及びパラジウム（Ｐｄ）より選択された一つの成分からなることができる。
【００２８】
また、基板１０の上面とシード層３０の下面との間には接着層２０が配置されることができる。
【００２９】
接着層２０は、基板とシード層を互いに付着する役割を行い、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）及びＮｉＣｒ（ニッケル−クロム）のような成分からなることができる。
【００３０】
シード層をエッチングするとき、アンダーカットは固着力に重要な影響を及ぼす。特に微細パターンの場合、固着力に敏感な影響を及ぼす。
【００３１】
また、ろう付け（ｂｒａｚｉｎｇ）または半田付け（ｓｏｌｄｅｒｉｎｇ）などの方法によって薄膜パッド上に素子類及びＭＥＭＳ  ｐｉｎなどが接合される場合、接着層及びシード層のエッジ（ｅｄｇｅ）で界面破壊が始まるため、アンダーカットの程度によってパッドの破壊強度が異なる。
【００３２】
本実施形態において、めっき層４０はシード層３０上に配置され、シード層３０より小さい面積で形成される。
【００３３】
したがって、上記素子類及びＭＥＭＳ  ｐｉｎをろう付け（ｂｒａｚｉｎｇ）または半田付け（ｓｏｌｄｅｒｉｎｇ）などの方法で接合するとき、接着層及びシード層のエッジがアンダーカットされるのを減少させて微細パターンの固着力の劣化を防止することができ、接着層の化学浸食（ｃｈｅｍｉｃａｌ  ａｔｔａｃｋ）による固着力の劣化を防止することができる。
【００３４】
また、めっき層４０は、下側からバッファ層（ｂｕｆｆｅｒ  ｌａｙｅｒ）、バリヤー層（ｂａｒｒｉｅｒ  ｌａｙｅｒ）及び金属層が順に積層されて形成されることができる。
【００３５】
ここで、上記バッファ層は、伝導性及び低モジュラス（ｌｏｗ  ｍｏｄｕｌｕｓ）のストレス（ｓｔｒｅｓｓ）を緩和させるための金属材質の層であり、上記バリヤー層はろう付けまたは半田付け時に金属合金が一定の領域までだけ行われるようにして、下肢金属までＩＭＣが形成されるのを防止する役割を行う層であり、上記金属層はパッドを接合し保護するために設置される部分であると定義することができる。
【００３６】
このとき、上記金属層は、銅（Ｃｕ）、ニッケル（Ｎｉ）及び金（Ａｕ）より選択された一つまたはこれらの二つ以上の合金からなることができる。
【００３７】
また、半田層５０は、プローブピンをレーザーボンディングするためのもので、めっき層４０の上面と接続されるように形成される。
【００３８】
なお、本実施形態では、シード層の周りを覆う保護層７０をさらに含むことができる。
【００３９】
保護層７０は上面がめっき層４０と水平な面を成すように形成されることができる。このとき、半田層５０はめっき層４０の上面と接するように形成されることができる。
【００４０】
このとき、保護層７０は、例えば、エポキシのような硬化型樹脂、めっき用レジスト（ｐｈｏｔｏ  ｒｅｓｉｓｔ）及びポリイミド（ｐｏｌｙｉｍｉｄｅ）より選択された１種からなることができるが、本発明はこれに限定されない。
【００４１】
一方、図９及び図１０に示されているように、本発明の他の実施形態によれば、半田層５０'は、シード層３０上においてめっき層４０の下端に接するように半田付けして形成されることができる。
【００４２】
以下、本発明の一実施形態によるプローブ基板の製造方法について説明する。
【００４３】
図３を参照すると、本実施形態によるプローブ基板の製造方法は、まず、基板１０の一面に接着層２０及びシード層３０を順に配置する。
【００４４】
このとき、接着層は、例えば、Ｔｉ、Ｃｒ及びＮｉＣｒのような成分からなることができる。
【００４５】
ここで、基板１０は、例えば、低温同時焼成セラミック（ＬＴＣＣ；Ｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ｃｏ−ｆｉｒｅｄ  ｃｅｒａｍｉｃ）基板で構成することができるが、本発明はこれに限定されない。
【００４６】
また、基板１０には、基板１０の上側に配置されるシード層３０、めっき層４０及び半田層５０と基板１０の下側に連結される装置とを互いに電気的に接続させるためのビア電極１１が垂直に貫通されるように形成される。
【００４７】
なお、基板１０の一面は、必要に応じて、接着層２０及びシード層３０の付着が容易になるように、先工程として基板１０の油染みまたは酸化物などの異物を除去する洗浄（ｃｌｅａｎｉｎｇ）作業を先に行うことができる。
【００４８】
図４及び図５を参照すると、次に、シード層３０の中央部上に第１めっき用レジスト（ｐｈｏｔｏ  ｒｅｓｉｓｔ）６０を形成して第１パターニング（ｐｈｏｔｏ  ｐａｔｔｅｒｎｉｎｇ）を行い、接着層２０及びシード層３０の縁部を同時にエッチングする。
【００４９】
第１めっき用レジスト６０は、例えば、フォトレジストまたは半田レジストが用いられることができる。
【００５０】
また、必要に応じて、めっき用レジストを所定のパターンで形成するためのフォトリソグラフィが用いられることができる。
【００５１】
その後、第１めっき用レジスト６０は選択的に除去することができる。
【００５２】
図６及び図７を参照すると、その後、接着層２０及びシード層３０の縁の一部を覆うように第２めっき用レジスト７０を形成して第２パターニングを行い、シード層３０上に所定の厚さのめっき層４０を配置する。
【００５３】
第２めっき用レジスト７０は、例えば、フォトレジストまたは半田レジストが用いられることができる。
【００５４】
また、必要に応じて、めっき用レジストを所定のパターンで形成するためのフォトリソグラフィが用いられることができる。
【００５５】
その後、第２めっき用レジスト７０は選択的に除去することができる。
【００５６】
めっき層４０は、回路パターンの形成後に、耐腐食性または接触信頼性などを向上させる役割をする。
【００５７】
このようなめっき層４０は、下側からバッファ層（ｂｕｆｆｅｒ  ｌａｙｅｒ）、バリヤー層（ｂａｒｒｉｅｒ  ｌａｙｅｒ）及び金属層を順に積層して形成することができる。
【００５８】
また、めっき層４０は、電流が流れることができる導電性物質をシード層３０上に電解めっきして形成することができ、上記金属層を成す導電性物質としては耐久性に優れるため長時間使用しても基板の性能を一定に維持することができるように、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）及び金（Ａｕ）より選択された一つまたはこれらの二つ以上の合金を材料として用いることができるが、本発明はこれに限定されない。
【００５９】
図８を参照すると、続いて、めっき層４０の上面に接続されるように半田層５０を形成してプローブ基板を完成させる。
【００６０】
このとき、第２めっき用レジスト７０は、めっき層４０の上面と同一の平面を成して保護層の役割を行い、半田層５０はめっき層５０の上面に接するように半田付けによって形成されることができる。
【００６１】
一方、上記保護層は、必要に応じて、第２めっき用レジスト７０を除去し、硬化型樹脂またはポリイミド（ｐｏｌｙｉｍｉｄｅ）を別途で用いて形成することもできる。
【００６２】
薄膜工程間には、化学的湿式洗浄、めっき、エッチング、及び現像とストリップ（ｓｔｒｉｐ）を含むフォトリソ（ｐｈｏｔｏｌｉｔｈｏ）工程などの化学浸食を受ける可能性がある多様な工程が構成される。
【００６３】
特に、上記薄膜工程間のセラミック基板と金属パターンの界面、特にアンダーカットが発生した部位が最も弱く、劣化が最もよく発生しやすい。
【００６４】
本実施形態では、上述の構成により、接着層及びシード層のエッジがアンダーカットされるのを減少させて微細パターンの固着力の劣化を防止することができ、工程間の接着層の化学浸食（ｃｈｅｍｉｃａｌ  ａｔｔａｃｋ）による固着力の劣化を防止することができる。
【００６５】
一方、図９及び図１０に示されているように、本発明の他の実施形態によれば、シード層３０上にめっき層４０を配置した後、第２めっき用レジスト７０を除去し、半田層５０'をシード層３０上においてめっき層４０の下端に接するように半田付けして形成することができる。
【００６６】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
【符号の説明】
【００６７】
１０  基板
１１  ビア電極
２０  接着層
３０  シード層
４０  めっき層
５０、５０'  半田層
６０  第１めっき用レジスト
７０  第２めっき用レジスト
【図１】
2016224026.tif 000003
【図２】
2016224026.tif 000004
【図３】
2016224026.tif 000005
【図４】
2016224026.tif 000006
【図５】
2016224026.tif 000007
【図６】
2016224026.tif 000008
【図７】
2016224026.tif 000009
【図８】
2016224026.tif 000010
【図９】
2016224026.tif 000011
【図１０】
2016224026.tif 000012