(57)【要約】【課題】通常動作時の効率を下げることなく、負荷変動時においても高速応答を実現できるようにしたスイッチング電源回路を提供する。【解決手段】出力回路１は、電源端子ＶＤとグランド端子との間にＭＯＳＦＥＴ２、３を接続し、コイル４からコンデンサ５に充電する。出力電圧Ｖｏｕｔはモニタ電圧Ｖｆｂとして検出され、誤差増幅器７で誤差信号Ｖｅｒｒを生成する。駆動回路１０のコンパレータ１１は、誤差信号Ｖｅｒｒと発振回路１２からの三角波信号が与えられ、ＰＷＭ信号を生成してＭＯＳＦＥＴ２、３を駆動する。発振回路１２は、通常時に第１周波数ｆ１の三角波信号を出力し、負荷変動が所定範囲を超えると検出回路１５から検出信号Ｓが与えられて高い周波数の第２周波数ｆ２に切り換えられる。これにより、負荷変動時には高い周波数で電圧変動を抑え、変動が収まると通常状態に戻ることができる。【選択図】図１
2016116261.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子（２、３）と、前記半導体スイッチング素子のオンオフにより通電されるコイル（４）と、出力端子に接続されるコンデンサ（５）とを備えた出力回路（１、１ａ、６１、６２）と、
前記出力端子に現れる出力電圧に基づいて前記半導体スイッチング素子のオンオフ制御をＰＷＭ制御により行う駆動回路（１０，１０ａ）と、
前記モニタ電圧が所定レベルの出力電圧に対して所定範囲を超えるときに負荷変動信号を出力する負荷変動検出回路（１５、７１）と、
前記駆動回路に対して通常状態ではＰＷＭ制御用の基準周波数の信号を出力し、前記負荷変動検出回路が前記負荷変動信号を出力したときには前記基準周波数よりも高い負荷変動時周波数に切り換えて出力する発振回路（１２、４４）と
を備えたことを特徴とするスイッチング電源回路。
【請求項２】
請求項１に記載のスイッチング電源回路において、
前記駆動回路（１０ａ）は、前記出力端子に現れる出力電圧および前記コイル（４）に流れる電流に基づいて前記半導体スイッチング素子（２，３）のオンオフ制御をＰＷＭ制御により行うことを特徴とするスイッチング電源回路。
【請求項３】
請求項１または２に記載のスイッチング電源回路において、
前記負荷変動検出回路（１５、７１）は、前記モニタ電圧が所定レベルの出力電圧に対して所定範囲を超えた時点から一定期間だけ負荷変動信号を出力することを特徴とするスイッチング電源回路。
【請求項４】
請求項１から３の何れか一項に記載のスイッチング電源回路において、
前記半導体スイッチング素子は、２個のトランジスタ（２、３）を高電圧側に直列に接続した構成であることを特徴とするスイッチング電源回路。
【請求項５】
請求項１から３の何れか一項に記載のスイッチング電源回路において、
前記半導体スイッチング素子は、トランジスタ（２）およびダイオード（５１）を高電圧側に直列に接続した構成であることを特徴とするスイッチング電源回路。
【請求項６】
請求項１から５の何れか一項に記載のスイッチング電源回路において、
前記出力回路（１、１ａ）は、電源電圧を降圧して出力電圧を生成することを特徴とするスイッチング電源回路。
【請求項７】
請求項１から５の何れか一項に記載のスイッチング電源回路において、
前記出力回路（６１、６２）は、電源電圧を昇圧して出力電圧を生成することを特徴とするスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路に関する。
【背景技術】
【０００２】
入力電圧を昇圧あるいは降圧して所定の出力電圧に変換するスイッチング電源回路においては、入力電圧の変動あるいは負荷変動によって出力電圧が変動することがある。この場合、スイッチング電源回路においては、出力電圧が変動すると、その変動分をエラーアンプで検出して補正を行うことで出力電圧を維持する構成である。
【０００３】
ところが、エラーアンプの応答速度が遅いため、出力電圧の応答速度が遅くなるという問題がある。このような出力電圧の応答速度を向上させる方法として、一般的には、スイッチング素子の駆動周波数を高周波化することがある。
しかし、スイッチング電源回路において、スイッチング素子の駆動周波数を大きくする場合には、スイッチング損失やゲート駆動損失が増加することとなり、電力変換効率が悪化するという問題がある。
【０００４】
そこで、従来においては、次のようにしてこれを解決したものがある。例えばスイッチングの周波数を一定としてそのパルス幅で制御を行うＰＷＭ（pulse wide modulation）制御によりスイッチング素子をオンオフ制御する構成を前提としている。そして、負荷電流の上昇でエラーアンプの入力電圧が低下すると負荷変動が発生したことを検出し、スイッチング周波数を変えてオンオフ制御するＰＦＭ（pulse frequency modulation）制御に切り換えて制御を行うものがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−０２４３４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のものでは、負荷変動時にＰＦＭ制御に切替えるため、出力変動の応答速度は速くなるが、このときの出力リップル電圧が大きくなり、出力電圧の変動が低減できないという問題がある。
【０００７】
本発明は、上記事情を考慮してなされたもので、その目的は、通常動作時の効率を下げることなく、負荷変動時においても高速応答を実現できるようにしたスイッチング電源回路を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１に記載のスイッチング電源回路は、半導体スイッチング素子と、前記半導体スイッチング素子のオンオフにより通電されるコイルと、出力端子に接続されるコンデンサとを備えた出力回路と、前記出力端子に現れる出力電圧に基づいて前記半導体スイッチング素子のオンオフ制御をＰＷＭ制御により行う駆動回路と、前記モニタ電圧が所定レベルの出力電圧に対して所定範囲を超えるときに負荷変動信号を出力する負荷変動検出回路と、前記駆動回路に対して通常状態ではＰＷＭ制御用の基準周波数の信号を出力し、前記負荷変動検出回路が前記負荷変動信号を出力したときには前記基準周波数よりも高い負荷変動時周波数に切り換えて出力する発振回路とを備えている。
【０００９】
上記構成を採用することにより、半導体スイッチング素子をＰＷＭ制御によりオンオフ動作させて出力端子に所定電圧の出力電圧を供給し、負荷変動などで出力電圧が所定範囲を超えて変動すると、負荷変動検出回路によりこれが検出され、発振回路においてＰＷＭ制御用の基準周波数から負荷変動時周波数に切り換えてＰＷＭ制御を継続するようになる。これにより、通常動作時には基準周波数でＰＷＭ制御を行うことで効率の低下を招くことなく、また、負荷変動による出力電圧の変動を高速応答で所定範囲に戻すことができるようになる。
【００１０】
また、負荷変動時もＰＷＭ制御を継続することにより、出力リップル電圧を小さくし、かつ出力電圧変動を抑制することができる。さらに、ＰＷＭスイッチング周波数を基準周波数と負荷変動時周波数に離散的に設定することで、ＰＦＭ制御方式に比べてノイズに対応した設計が容易になる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態を示す電気的構成図
【図２】検出回路の電気的構成図
【図３】発振回路の電気的構成図
【図４】各部の信号波形を示すタイムチャート
【図５】第２実施形態を示す電気的構成図
【図６】発振回路の電気的構成図
【図７】各部の信号波形を示すタイムチャート
【図８】第３実施形態を示す電気的構成図
【図９】第４実施形態を示す電気的構成図
【図１０】第５実施形態を示す電気的構成図
【図１１】第６実施形態を示す電気的構成図
【図１２】第７実施形態を示す電気的構成図
【発明を実施するための形態】
【００１２】
（第１実施形態）
以下、本発明の第１実施形態について、図１〜図４を参照して説明する。この第１実施形態においては、電源電圧を降圧して出力するタイプのスイッチング電源回路を対象としている。
図１は全体の回路構成を示している。この図１において、出力回路１には、電源端子ＶＤとグランド端子との間に接続された２個の半導体スイッチング素子であるＭＯＳＦＥＴ２、３が直列に接続した状態に設けられる。ＭＯＳＦＥＴ２および３の共通接続点はコイル４を介して出力端子Ｐに接続される。出力端子にはグランド端子との間にコンデンサ５が接続されている。
【００１３】
出力端子Ｐに出力される出力電圧Ｖｏｕｔはグランド端子との間に設けた電圧検出回路６によりモニタされる。抵抗６ａおよび６ｂを直列接続したもので、抵抗６ｂの端子電圧をモニタ電圧Ｖｆｂとして検出しフィードバックする。電圧検出回路６により検出されるモニタ電圧Ｖｆｂは誤差増幅器（エラーアンプ）７の反転入力端子に入力される。誤差増幅器７の非反転入力端子には参照電源８から参照電圧Ｖｒｅｆが入力される。誤差増幅器７は参照電圧Ｖｒｅｆとモニタ電圧Ｖｆｂの差に対応する出力信号Ｖｅｒｒを出力する。誤差増幅器７の出力端子には、グランド端子との間に抵抗９ａおよびコンデンサ９ｂの直列回路が接続されている。
【００１４】
また、誤差増幅器７の出力端子は、駆動回路１０を構成するコンパレータ１１の非反転入力端子に接続されている。コンパレータ１１の反転入力端子には発振回路１２の出力端子が接続され、ＰＷＭ制御用の三角波信号が入力される。コンパレータ１１の出力端子は、バッファ回路１３を介してＭＯＳＦＥＴ２のゲートに接続されると共に、インバータ回路１４を介してＭＯＳＦＥＴ３のゲートに接続されている。コンパレータ１１は、ＰＷＭ制御用の信号を出力する。コンパレータ１１の出力信号により、ＭＯＳＦＥＴ２および３は、いずれか一方がオンし、他方がオフする。
【００１５】
負荷変動検出回路としての検出回路１５は、電圧検出回路６からモニタ電圧Ｖｆｂが入力されており、このモニタ電圧Ｖｆｂが所定範囲内にあるかどうかを監視している。検出回路１５は、出力電圧Ｖｏｕｔが基準電圧に対して負荷変動が少ない範囲で通常の制御で行える範囲を所定範囲として判断するように設定される。所定範囲は、例えば、出力電圧Ｖｏｕｔが上限電圧ＶＡ、下限電圧ＶＢの範囲にはいっているかどうかを判定するための範囲である。
【００１６】
検出回路１５は、入力されるモニタ電圧Ｖｆｂが所定範囲を超えて変動している場合に、負荷変動信号Ｓを発振回路１２に出力する。発振回路１２は、通常の制御状態ではコンパレータ１１に対して第１周波数（基準周波数）ｆ１のＰＷＭ制御用の信号を出力しており、負荷変動信号Ｓが入力されると第１周波数ｆ１よりも高い周波数の第２周波数（負荷変動時周波数）ｆ２（ｆ２＞ｆ１）の信号を一定時間Ｔの間だけコンパレータ１１に出力する。
【００１７】
図２は上記した検出回路１５の具体的回路構成を示している。検出回路１５は、入力端子１５ａおよび出力端子１５ｂの間に、２個のコンパレータ１６ａ、１６ｂ、基準電圧電源１７ａ、１７ｂ、ＯＲ回路１８およびエッジ検出回路１９が接続されている。入力端子１５ａは、コンパレータ１６ａの非反転入力端子およびコンパレータ１６ｂの反転入力端子に接続される。
【００１８】
コンパレータ１６ａの反転入力端子には基準電圧電源１７ａが接続され、基準電圧Ｖａ（出力電圧Ｖｏｕｔの上限電圧ＶＡに相当）が与えられている。コンパレータ１６ｂの非反転入力端子には基準電圧電源１７ｂが接続され、基準電圧Ｖｂ（出力電圧Ｖｏｕｔの下限電圧ＶＢに相当）が与えられている。基準電圧Ｖａ、Ｖｂは、それぞれモニタ電圧Ｖｆｂの許容変動範囲となる上限電圧、下限電圧を設定するものである。
【００１９】
ＯＲ回路１８の２つの入力端子は、それぞれコンパレータ１６ａ、１６ｂの出力端子に接続され、ＯＲ回路１８の出力端子はエッジ検出回路１９の入力端子に接続される。エッジ検出回路１９は、ＯＲ回路１８を介して入力されるコンパレータ１６ａ、１６ｂのいずれかから入力される信号がハイレベルに反転するエッジタイミングを検出し、そのエッジタイミングから一定時間Ｔだけハイレベルが継続する負荷変動信号Ｓを出力端子１５ｂに出力する。
【００２０】
図３は前述した発振回路１２の具体的な電気的構成を示している。電源端子ＶＤとグランド端子との間にカレントミラー回路２０および信号出力回路２１が接続されている。カレントミラー回路２０は、ｐチャンネル型のＭＯＳＦＥＴ２２、２３、ｎチャンネル型のＭＯＳＦＥＴ２４、２５および定電流源２６、２７から構成される。電源端子ＶＤとグランド端子との間に、ＭＯＳＦＥＴ２２および定電流源２６が直列に接続され、定電流源２６に並列にＭＯＳＦＥＴ２４および定電流源２７の直列回路が接続されている。また、電源端子ＶＤとグランド端子との間に、ＭＯＳＦＥＴ２３および２５の直列回路が接続されている。
【００２１】
ＭＯＳＦＥＴ２２および２３のゲートは共通に接続されている。ＭＯＳＦＥＴ２５のゲートはドレインに接続されている。定電流源２６は第１周波数ｆ１のＰＷＭ制御を行う場合の三角波信号を出力するための電流を信号出力回路２１側に供給する。ＭＯＳＦＥＴ２４は、ゲートが入力端子１２ａに接続され、検出回路１５から入力端子１２ａを介して負荷変動信号Ｓが与えられる。
【００２２】
定電流源２６は通常時の第１周波数ｆ１の三角波信号を生成するための電流を信号出力回路２１側に供給している。定電流源２７は、負荷変動信号ＳによりＭＯＳＦＥＴ２４がオンすると定電流源２６の電流に加算した電流を流すことで第２周波数ｆ２の三角波信号を生成するための電流を信号出力回路２１側に供給する。
【００２３】
信号出力回路２１は、電源端子ＶＤとグランド端子との間にｐ型のＭＯＳＦＥＴ２８、２９、ｎ型のＭＯＳＦＥＴ３０、３１を直列に接続したものである。ＭＯＳＦＥＴ２９と３０との共通接続点は出力端子１２ｂに接続される。ＭＯＳＦＥＴ２８のゲートはＭＯＳＦＥＴ２２、２３のゲートに接続される。ＭＯＳＦＥＴ３１のゲートはＭＯＳＦＥＴ２５のゲートに接続される。出力端子１２ｂとグランド端子との間にはコンデンサ３２が接続されている。
【００２４】
駆動回路３３はＲＳタイプのフリップフロップ３４および２個のコンパレータ３５ａ、３５ｂから構成されている。フリップフロップ３４の出力端子ＱはＭＯＳＦＥＴ２９および３０のゲートに接続される。コンパレータ３５ａの非反転入力端子およびコンパレータ３５ｂの反転入力端子は共に出力端子１２ｂに接続される。コンパレータ３５ａの反転入力端子は上限閾値電圧ＶｔｈＨを与える入力端子１２ｃに接続される。コンパレータ３５ｂの非反転入力端子は下限閾値電圧ＶｔｈＬを与える入力端子１２ｄに接続される。
【００２５】
次に、上記構成の作用について図４も参照して説明する。出力回路１は、負荷変動などが発生していない通常状態においては、第１周波数ｆ１でＰＷＭ制御を実施しており、出力端子Ｐから所定の電圧レベルの出力電圧Ｖｏｕｔを出力している。この状態では、出力回路１のＭＯＳＦＥＴ２、３は、コンパレータ１１により生成されるＰＷＭ信号によりオンオフの駆動制御がなされている。
【００２６】
この状態の動作について具体的に説明する。出力電圧Ｖｏｕｔは電圧検出回路６によりモニタされていて、モニタ電圧Ｖｆｂが誤差増幅器７に入力されている。誤差増幅器７は、参照電圧Ｖｒｅｆとの差の電圧に応じた出力信号Ｖｅｒｒを出力する。コンパレータ１１においては、誤差増幅器７からの出力信号Ｖｅｒｒと発振回路１２から入力される第１周波数ｆ１の三角波信号との比較をして、ＰＷＭ信号を出力する。
【００２７】
誤差増幅器７の出力信号Ｖｅｒｒが大きいとき、すなわち参照電圧Ｖｒｅｆに対してモニタ電圧Ｖｆｂが大きく下回るときには、三角波信号に対して出力信号Ｖｅｒｒが高い位置で比較をすることとなり、三角波信号よりも高くなる時間が長くなり、ＰＷＭ信号はデューティが大きくなる。これにより、ＭＯＳＦＥＴ２、３の動作で出力電圧Ｖｏｕｔを高くするように制御される。
【００２８】
また、誤差増幅器７の出力信号Ｖｅｒｒが小さいとき、すなわち参照電圧Ｖｒｅｆに対してもモニタ電圧Ｖｆｂがわずかに低いときには、三角波信号に対して低い位置で比較をすることになり、三角波信号よりも高くなる時間が短くなり、ＰＷＭ信号はデューティが小さくなる。これにより、ＭＯＳＦＥＴ２、３の動作で出力電圧Ｖｏｕｔを抑えるように制御される。このようにして、駆動回路１０により出力電圧Ｖｏｕｔが所定レベルになるように制御される。
【００２９】
この場合、発振回路１２は、前述のように第１周波数ｆ１の三角波信号を出力している。これは、定電流源２６により設定される電流によりコンデンサ３２に充放電を行うことで三角波信号の出力電圧を生成している。このとき、充電電圧の上限値をＶｔｈＨで設定しており、下限電圧をＶｔｈＬで設定している。通常動作時においては、電源の投入により定電流源２６が有効化され、ＭＯＳＦＥＴ２８、３１がオンされる。また、出力電圧が低い状態ではＭＯＳＦＥＴ２９のオンにより、コンデンサ３２への充電が行われ、端子電圧がＶｔｈＨに達するとコンパレータ３５ａによりＭＯＳＦＥＴ２９がオフされて充電動作が停止される。
【００３０】
この後、ＭＯＳＦＥＴ３０がオンされてコンデンサ３２の電荷がＭＯＳＦＥＴ３０、３１を介して放電される。コンデンサ３２の端子電圧が下限電圧ＶｔｈＬに達すると、ＭＯＳＦＥＴ３０がオフされ、再びＭＯＳＦＥＴ２９がオンされて充電動作を開始する。このようにして、定電流源２６で定められる電流によりコンデンサ３２の充放電が繰り返される。このとき、充放電による出力電圧はほぼ直線的に変化するので、これによって基準周波数である第１周波数ｆ１の三角波信号が生成される。
【００３１】
次に、負荷電流ＩＬが急に変化する負荷変動が発生した場合の動作について説明する。負荷電流ＩＬが何らかの原因で急にΔＩＬだけ上昇して負荷変動が発生すると（図４（ａ）：時刻ｔ０）、この負荷電流ＩＬの急変を補償すべくコンデンサ５の電荷が放電され、これによって出力電圧Ｖｏｕｔは大きく低下し、下限電圧ＶＢを下回る（図４（ｂ））。このとき、検出回路１５は、電圧検出回路６から入力されるモニタ電圧Ｖｆｂが時刻ｔ１で所定範囲である下限電圧Ｖｂを下回るようになり（図４（ｃ）：時刻ｔ１）、ハイレベルの負荷変動信号Ｓを一定時間Ｔの期間中出力する（図４（ｄ）：時刻ｔ１〜ｔ２）。
【００３２】
発振回路１２は、負荷変動信号Ｓが入力されると、ＭＯＳＦＥＴ２４がオンし、定電流源２７も有効化される。これにより、定電流源２６および２７の両者による電流が出力回路２１側に供給されるようになる。この結果、ＭＯＳＦＥＴ２９、３０のオンオフ制御によるコンデンサ３２の充放電の動作は、電流が大きくなった分だけ電圧の変化が急峻になり、結果として第１周波数ｆ１よりも高い負荷変動時周波数でである第２周波数ｆ２の三角波信号が生成されるようになる。つまり、負荷変動が発生した時点ｔ０から少し遅れた時刻ｔ１で、発振回路１２による三角波信号の周波数が第１周波数ｆ１からこれよりも高い第２周波数ｆ２に変更されるようになる。
【００３３】
一方、誤差増幅器７においては、急激に低下した出力電圧Ｖｏｕｔによりモニタ電圧Ｖｆｂも大きく低下し、参照電圧Ｖｒｅｆに対して大きく差がでるようになる。これにより、誤差増幅器７の出力信号Ｖｅｒｒは大きくなる。コンパレータ１１においては、第２周波数ｆ２の三角波信号と出力信号Ｖｅｒｒとの比較によりＰＷＭ信号が生成される（図４（ｅ）：時刻ｔ１〜ｔ２）ので、急激な負荷変動に対して迅速に出力電圧Ｖｏｕｔの変動を吸収することができるようになる。また、一定時間Ｔだけ周波数が第２周波数ｆ２に切り替わり、この後、再び第１周波数ｆ１に戻る（図４（ｅ）：時刻ｔ２）ので、通常動作時の効率低下を抑制しつつ負荷変動時に高速応答により負荷変動を解消することができる。
【００３４】
同様にして、負荷電流ＩＬが急にΔＩＬだけ下降して負荷変動が発生すると（図４（ａ）：時刻ｔ３）、この負荷電流ＩＬの急変を補償すべくコンデンサ５に電荷が蓄積され、これによって出力電圧Ｖｏｕｔは大きく上昇し、上限電圧ＶＡを超える（図４（ｂ）：時刻ｔ３）。このとき、検出回路１５は、電圧検出回路６から入力されるモニタ電圧Ｖｆｂが時刻ｔ４で所定範囲である上限電圧Ｖａを上回るようになり（図４（ｃ）：時刻ｔ４）、ハイレベルの負荷変動信号Ｓを一定時間Ｔの期間中出力する（図４（ｄ）：時刻ｔ４〜ｔ５）。
【００３５】
前述と同様にして、発振回路１２は、負荷変動信号Ｓが入力されると、定電流源２７も有効化され、負荷変動が発生した時点ｔ３から少し遅れた時刻ｔ４で、三角波信号の周波数が第１周波数ｆ１からこれよりも高い第２周波数ｆ２に変更されるようになる。
【００３６】
一方、誤差増幅器７においては、急激に上昇した出力電圧Ｖｏｕｔによりモニタ電圧Ｖｆｂも大きく上昇し、参照電圧Ｖｒｅｆに対して小さい差となる。これにより、誤差増幅器７の出力信号Ｖｅｒｒは小さくなる。コンパレータ１１においては、第２周波数ｆ２の三角波信号と出力信号Ｖｅｒｒとの比較によりＰＷＭ信号が生成される（図４（ｅ）：時刻ｔ４〜ｔ５）ので、急激な負荷変動に対して迅速に出力電圧Ｖｏｕｔの変動を吸収することができるようになる。また、一定時間Ｔだけ周波数が第２周波数ｆ２に切り替わり、この後、再び第１周波数ｆ１に戻る（図４（ｅ）：時刻ｔ５）ので、通常動作時の効率低下を抑制しつつ負荷変動時に高速応答により負荷変動を解消することができる。
【００３７】
なお、図４（ｂ）、（ｃ）には、出力電圧Ｖｏｕｔおよびモニタ電圧Ｖｆｂの変動について、本実施形態におけるようにＰＷＭ信号の周波数を第２周波数ｆ２で動作させた場合の状態を実線で示している。また、参考のために、この期間中においても第１周波数ｆ１でＰＷＭ信号を生成した場合の制御動作における電圧波形を破線で示している。この図から明らかなように、出力電圧Ｖｏｕｔの変動が迅速に抑制されている。
【００３８】
このような本実施形態によれば、負荷変動時に、発振回路１２による三角波信号の周波数を第１周波数ｆ１からそれよりも高い第２周波数ｆ２に切り換えて、同じくＰＷＭ制御により動作させるようにした。これにより、迅速に出力電圧Ｖｏｕｔの変動を抑制することができ、また、ＰＷＭ制御を行うことで出力リップル電圧を小さくすることができる。さらに、ＰＷＭ制御のスイッチング周波数をｆ１、ｆ２の２値で行うため、可変周波数で制御するＰＦＭ制御に比べてノイズに対する回路設計を容易にすることができる。
【００３９】
（第２実施形態）
図５から図７は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。
この実施形態においては、コイル４に流れる電流を検出してフィードバックするようにした電流モード制御型のスイッチング電源回路に適用しているものである。図５において、コイル４への通電経路には電流検出器４１が設けられている。電流検出器４１は、例えば電流検出用の抵抗を直列に介在させて検出するものなどを採用することができる。この電流検出器４１の検出信号はバッファ回路４２を介してコンパレータ１１の非反転入力端子に入力される。
【００４０】
コンパレータ１１の反転入力端子には誤差増幅器７の出力端子が接続されている。駆動回路１０ａは、コンパレータ１１、バッファ回路１３およびインバータ１４に加えて、ＲＳタイプのフリップフロップ４３が設けられる。フリップフロップ４３は、入力端子Ｓにコンパレータ１１の出力端子が接続され、入力端子Ｒに共振回路１２に変わる共振回路４４の出力端子が接続される。また、フリップフロップ４３の出力端子Ｑはバッファ回路１３およびインバータ回路１４の入力端子に接続される。
【００４１】
次に、図６を参照して発振回路４４の構成について発振回路１２と異なる部分を中心として説明する。この発振回路４４は、第１実施形態の発振回路１２と異なり、三角波信号を出力するのではなく、第１周波数ｆ１および第２周波数ｆ２のパルス信号を出力する。コンパレータ３５ａ、３５ｂに設定する上限閾値電圧ＶｔｈＨおよび下限閾値電圧ＶｔｈＬは、電源ＶＤとグランド端子間に接続された抵抗４５ａ、４５ｂ、４５ｃの直列回路の各接続点により設定している。
【００４２】
出力回路２１ａは、パルス生成用の回路が付加されている。パルス生成用の回路はフリップフロップ３４の出力端子Ｑの出力信号を入力信号としてパルス信号を生成して出力端子１２ｂに出力する構成である。フリップフロップ３４の出力端子Ｑは遅延回路４６およびインバータ回路４７をそれぞれ介して負論理のＡＮＤ回路４８の各入力端子に接続されている。ＡＮＤ回路４８の出力端子は出力端子１２ｂに接続されている。遅延回路４６は、入力される信号を遅延時間Ｔｄだけ遅延させて出力する。
【００４３】
次に、図７を参照して、発振回路４４における出力信号の生成過程について説明する。第１実施形態と同様にして、出力回路２１ａが動作することで、コンデンサ３２には、定電流源２６の電流レベルによる充放電動作が行われ、上限閾値電圧ＶｔｈＨと下限閾値電圧ＶｔｈＬとの間で上昇および下降する電圧が生成されている（図７（ａ）〜（ｄ）：ｔ０〜ｔ３）。このとき、フリップフロップ３４の出力信号Ｑは図７（ａ）に示すように、コンデンサ３２の端子電圧が下降している期間中、ハイレベルの信号として繰り返し出力されている。これに対して、発振回路４４の出力信号は、フリップフロップ３４の出力信号Ｑの反転した信号と、出力信号を遅延回路４６により一定時間遅延させた信号とを負論理でＡＮＤ４８において演算をする。
【００４４】
これにより、出力信号は、図７（ｅ）に示すように、フリップフロップ３４の出力信号Ｑが立ち上がった時点から遅延時間Ｔの期間だけハイレベルになるパルス信号として出力される。そして、この出力信号は、通常状態においては第１周波数ｆ１で出力され、負荷変動時には前述と同様にして定電流源２７の電流が加算された条件でコンデンサ３２の充放電動作が行われることで、第２周波数ｆ２で出力される。
【００４５】
図５に示している構成では、電流モード制御を行うので、出力電圧Ｖｏｕｔおよびコイル４に流れる電流をモニタしながらＰＷＭ制御を行っている。そして、通常状態においては、発振回路４４から第１周波数ｆ１のパルス信号がフリップフロップ３４の出力端子Ｑから出力され、これによって出力電圧Ｖｏｕｔが維持される。
【００４６】
そして、前述同様に、何らかの原因により負荷電流が大幅に変動すると、これによりコンデンサ５の端子電圧が変動し、モニタ電圧Ｖｆｂの所定範囲を超える変動に基づいて負荷変動信号Ｓが出力される。これにより、発振回路４４においては、出力信号の周波数が第２周波数ｆ２に切り換えられ、一定期間の間、出力回路１のＭＯＳＦＥＴ２、３を短い周期でＰＷＭ制御するようになる。
したがって、このような第２実施形態によっても、第１実施形態と同様の効果を得ることができる。
【００４７】
（第３実施形態）
図８は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態においては、ＭＯＳＦＥＴ３に代えてダイオード５１を設けた出力回路１ａとしている。このため、ＭＯＳＦＥＴ３を駆動していたインバータ１４は不要となり、駆動回路１０ａとしてコンパレータ１１およびバッファ回路１３を設ける構成としている。ダイオード５１は、ＭＯＳＦＥＴ２のオフ時における通電経路として設けられ、第１実施形態とほぼ同じ機能を果たす。
したがって、このような第３実施形態においても第１実施形態とほぼ同じ作用効果を得ることができる。
【００４８】
（第４実施形態）
図９は第４実施形態を示すもので、以下、第２実施形態と異なる部分について説明する。この実施形態においては、第２実施形態の構成に、第３実施形態と同様の出力回路１ａを設ける構成としたものである。
したがって、このような第４実施形態においても第２実施形態とほぼ同じ作用効果を得ることができる。
【００４９】
（第５実施形態）
図１０は第５実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態においては、出力回路１に代えて昇圧動作を行う出力回路６１を設ける構成としたものである。
【００５０】
出力回路６１においては、コイル４は電源端子ＶＤからＭＯＳＦＥＴ３を介してグランド端子に接続されている。コイル４とＭＯＳＦＥＴ３との共通接続点は、ＭＯＳＦＥＴ２を介して出力端子Ｐに接続されている。ＭＯＳＦＥＴ３をオンさせてコイル４に通電し、ＭＯＳＦＥＴ３をオフ、ＭＯＳＦＥＴ２をオンさせることでコイル４のエネルギーをコンデンサ５に供給することで昇圧動作をおこなう。駆動回路１１は、ＭＯＳＦＥＴ２および３のオンオフ制御をＰＷＭ制御により行う構成である。
【００５１】
出力電圧Ｖｏｕｔは、電圧検出回路６によりモニタされ、そのモニタ電圧Ｖｆｂにより所定電圧を出力するように駆動回路１０によりＰＷＭ制御が行われる。通常動作の状態では、第１周波数ｆ１でＰＷＭ制御が行われ、出力電圧Ｖｏｕｔを維持する。そして、負荷変動が発生して負荷電流が大きく変動すると、前述同様にして検出回路１５により所定範囲を超える変動が発生下ことが検出されると、負荷変動検出信号Ｓが発振回路１２に出力される。これにより、発振回路１２は、第２周波数ｆ２に切り換えて三角波信号を出力するようになる。これにより、第２周波数ｆ２でＭＯＳＦＥＴ２、３をＰＷＭ制御することで、出力電圧Ｖｏｕｔの変動を迅速に収めることができる。
したがって、このような昇圧回路構成とした出力回路６１の場合でも、第１実施形態と同様の作用効果を得ることができる。
【００５２】
（第６実施形態）
図１１は第６実施形態を示すもので、以下、第５実施形態と異なる部分について説明する。この実施形態では、第５実施形態の出力回路６１の構成に代えて、負電圧を発生する出力回路６２を設ける構成としている。電源端子ＶＤからＭＯＳＦＥＴ２およびコイル４を介してグランド端子に接続されている。ＭＯＳＦＥＴ２とコイル４との共通接続点は、ＭＯＳＦＥＴ３を介して出力端子Ｐに接続されている。
【００５３】
ＭＯＳＦＥＴ２をオンしてコイル４に通電してエネルギーを蓄え、ＭＯＳＦＥＴ２をオフ、ＭＯＳＦＥＴ３をオンすることでコンデンサ５への充電経路を形成して昇圧された負電圧を生成する。
このような構成の第６実施形態においても、出力電圧が負の高電圧になることを除いて、第５実施形態と同様の作用効果を得ることができる。
【００５４】
（第７実施形態）
図１２は第７実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。第１実施形態において用いた検出回路１５に代えて、負荷変動検出回路としての検出回路７１を設ける構成である。この検出回路７１は、入力端子１５ａの部分に、コンデンサ７２が設けられ、コンデンサ７２を介して直流分をカットしたモニタ電圧Ｖｆｂが入力される構成である。また、入力段に抵抗７３ａ、７３ｂからなる分圧回路７３が設けられ、コンパレータ１６ａ、１６ｂへの入力電圧を所定レベルにシフトさせるようになっている。
【００５５】
これにより、出力電圧検出回路６のモニタ電圧Ｖｆｂが直接入力されず、コンデンサ７２を介して直流分をカットし、さらに分圧回路７３により所定レベルに調整した電圧としてモニタ電圧Ｖｆｂが入力されるようになる。したがって、負荷変動が発生したときには、分圧回路７３で設定した電圧からの変動範囲を上限閾値電圧Ｖａ、下限閾値電圧Ｖｂにより設定することでこれを検出して検出信号Ｓを出力することができるようになる。
なお、この第７実施形態における検出回路７１の構成は、第１実施形態だけでなく、第２〜第６実施形態にも適用することができる。
【００５６】
（他の実施形態）
なお、本発明は、上述した一実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
【００５７】
上記各実施形態では、負荷変動時周波数として第２周波数ｆ２を設定する方式としているが、負荷変動の程度に応じて負荷変動時周波数として第２周波数よりも高い周波数の第３周波数ｆ３など複数の周波数を設けて制御する構成を採用することもできる。
【００５８】
コイル４への通電用のＭＯＳＦＥＴ２、３は、ＩＧＢＴ（insulated gate bipolar transistor）や通常のバイポーラトランジスタ等を用いることもできる。
【符号の説明】
【００５９】
図面中、１、１ａ、６１、６２は出力回路、２、３はＭＯＳＦＥＴ（半導体スイッチング素子）、４はコイル、５はコンデンサ、６は出力電圧検出回路、７は誤差増幅器、１０、１０ａは駆動回路、１１はコンパレータ、１２、４４は発振回路、１５、７１は検出回路（負荷変動検出回路）である。
【図１】
2016116261.tif 000003
【図２】
2016116261.tif 000004
【図３】
2016116261.tif 000005
【図４】
2016116261.tif 000006
【図５】
2016116261.tif 000007
【図６】
2016116261.tif 000008
【図７】
2016116261.tif 000009
【図８】
2016116261.tif 000010
【図９】
2016116261.tif 000011
【図１０】
2016116261.tif 000012
【図１１】
2016116261.tif 000013
【図１２】
2016116261.tif 000014