(57)【要約】【課題】消費電力を削減しつつ、入力信号を確実に伝送する。【解決手段】アイソレータ１Ａは、入力信号Ｓinの論理レベルの一方のレベルから他方のレベルに遷移することを契機に、伝送コイル１３,１４に電流を流すＳＲフリップフロップ回路１２と、伝送コイル１３,１４で発生する磁界の大きさの有無を判定するブッリジ回路Ｂ１及びコンパレータ２１と、コンパレータ２１の出力信号ＣＰoutに基づいて、出力信号Ｓoutを生成するＤフリップフロップ回路２６とを備える。ＳＲフリップフロップ回路１２は、出力信号ＣＰoutをフィードバックコイル２２,２３及びブリッジ回路Ｂ２によってフィードバックして得たフィードバック信号Ｓfbに基づいて、伝送コイル１３,１４に対する電流の供給を停止する。【選択図】図１
2016116096.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の論理レベルが一方のレベルから他方のレベルに遷移することを契機に、伝送コイルに電流を流す伝送コイル駆動部と、
前記伝送コイルで発生する磁界の有無を判定する伝送判定部と、
前記伝送判定部の判定結果を前記伝送コイル駆動部にフィードバックするフィードバック部と、
前記伝送コイル駆動部に電力を供給する第１電源配線と、
前記伝送判定部に電力を供給すると共に、前記第１電源配線と電気的に分離された第２電源配線とを備え、
前記伝送コイル駆動部は、前記フィードバック部から出力されるフィードバック信号に基づいて、前記伝送コイルに対する電流の供給を停止する、
ことを特徴とするアイソレータ。
【請求項２】
前記フィードバック部は、
前記伝送判定部の判定結果に応じて、フィードバックコイルに電流を流すフィードバックコイル駆動部と、
前記フィードバックコイルで発生する磁界の有無を判定して前記フィードバック信号を生成するフィードバック判定部とを備える、
ことを特徴とする請求項１に記載のアイソレータ。
【請求項３】
前記伝送コイル駆動部は、
前記伝送コイルに供給する電流に応じて、前記伝送判定部の判定結果に基づいて出力される出力信号と同じ論理レベルのミラー信号を生成するミラー信号生成部と、
前記入力信号と前記ミラー信号との排他的論理和を演算する論理回路とを備え、
前記論理回路の出力信号に基づいて、前記伝送コイルに対する電流の供給を開始する、
ことを特徴とする請求項１又は２に記載のアイソレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気結合型のアイソレータに関する。
【背景技術】
【０００２】
従来より、ある回路から他の回路に信号を伝送しつつ、２つの回路間を電気的に絶縁するアイソレータが知られている。このようなアイソレータとしては、光結合型のアイソレータと磁気結合型のアイソレータとがある。磁気結合型のアイソレータは、光結合型のアイソレータと比較して、一般に、高速で動作させることが可能である。
先行技術文献１には、磁気結合型のアイソレータが開示されている。この磁気結合型のアイソレータは、コイルを備えた入力回路と磁気抵抗素子とを備えた出力回路を備え、入力回路と出力回路とが電気的に絶縁されている。入力回路では、入力信号の立ち上がりエッジおよび立ち下りエッジに同期してコイルにパルス状の電流を給電し、出力回路では、磁界の変化を磁気抵抗素子で検出して出力信号を生成している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００１−５２１１６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の磁気結合型のアイソレータは、外乱磁界が磁気抵抗素子に影響を及ぼすと、信号と区別することができず出力信号が反転してしまう可能性があった。また、磁気抵抗素子にＧＭＲ（Giant Magneto Resistive effect）素子を用いると、磁界の発生方向に極性を持たせることで入力信号と出力信号の極性を合わせることができるが、外乱磁界によって出力信号の極性が反転すると、入力信号に次のエッジが発生するまでは、出力信号の極性を是正することができないといった問題があった。
本発明は、このような事情に鑑みてなされたものであり、外乱磁界の影響を受けにくい
アイソレータを提供することを解決課題の一つとする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明の一態様に係るアイソレータは、入力信号の論理レベルが一方のレベルから他方のレベルに遷移することを契機に、伝送コイルに電流を流す伝送コイル駆動部と、前記伝送コイルで発生する磁界の有無を判定する伝送判定部と、前記伝送判定部の判定結果を前記伝送コイル駆動部にフィードバックするフィードバック部と、
前記伝送コイル駆動部に電力を供給する第１電源配線と、前記伝送判定部に電力を供給すると共に、前記第１電源配線と電気的に分離された第２電源配線とを備え、前記伝送コイル駆動部は、前記フィードバック部から出力されるフィードバック信号に基づいて、前記伝送コイルに対する電流の供給を停止することを特徴とする。
【０００６】
この態様によれば、入力信号の論理レベルの遷移を契機として、伝送コイルに対して電流の供給を開始し、伝送判定部の判定結果をフィードバックして、伝送コイルに対する電流の供給を停止する。このため、外乱磁界の影響で、入力信号が伝送できない場合には、伝送コイルの電流を流し続け、フィードバック信号によって伝送されたことを確認した後、伝送コイルに対する電流の供給を停止する。従って、確実に入力信号を伝送することが可能となる。しかも、伝送コイルに対して電流を供給するのは、入力信号の論理レベルが遷移した場合に限られるので、常時、電流を供給する必要が無くなり、消費電力を削減することができる。
【０００７】
上述したアイソレータの態様において、前記フィードバック部は、前記伝送判定部の判定結果に応じて、フィードバックコイルに電流を流すフィードバックコイル駆動部と、前記フィードバックコイルで発生する磁界の有無を判定して前記フィードバック信号を生成するフィードバック判定部とを備えることが好ましい。
【０００８】
この態様によれば、フィードバック部に、フィードバックコイルとフィードバック判定部とを備えるので、第２電源配線の電力で動作する伝送判定部から第１電源配線の電力で動作する伝送コイル駆動部へ、判定結果をフィードバックすることが可能となる。
【０００９】
上述したアイソレータの態様において、前記伝送コイル駆動部は、前記伝送コイルに供給する電流に応じて、前記伝送判定部の判定結果に基づいて出力される出力信号と同じ論理レベルのミラー信号を生成するミラー信号生成部と、前記入力信号と前記ミラー信号との排他的論理和を演算する論理回路とを備え、前記論理回路の出力信号に基づいて、前記伝送コイルに対する電流の供給を開始することが好ましい。
【００１０】
この態様によれば、伝送コイルに対する電流の供給は、フィードバック信号によって、入力信号のエッジが伝送されたことを確認した後、停止する。よって、伝送コイルに供給する電流に応じて、出力信号と同じ論理レベルのミラー信号を生成することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態に係るアイソレータ１Ａの構成例を示す図。
【図２】アイソレータ１Ａの動作を説明するためのタイミングチャート。
【図３】本発明の第２実施形態に係るアイソレータ１Ｂの構成例を示す図。
【図４】アイソレータ１Ｂの動作を説明するためのタイミングチャート。
【図５】変形例に係る伝送装置の構成例を示す図。
【発明を実施するための形態】
【００１２】
＜１．第１実施形態＞
本発明の第１実施形態について図面を参照して説明する。図１に、第１実施形態に係るアイソレータ１Ａの構成例を示す。同図に示すように、アイソレータ１Ａは、第１回路１０Ａと第２回路２０Ａとを備える。この例の第１回路１０Ａと第２回路２０Ａとは、独立したＩＣチップで構成されている。アイソレータ１Ａは、１つのＩＣパッケージに第１回路１０ＡのＩＣチップと第２回路２０ＡのＩＣチップとを収容して構成されている。
【００１３】
第１電源ＰＷ１は、入力端子Ｔ１１を介して第１電源電位ＶＤＤ１を第1高電位電源線Ｌ１ａに出力すると共に、入力端子Ｔ１３を介して第１グランド電位ＧＮＤ１を第1低電位電源線Ｌ１ｂに出力する。第1高電位電源線Ｌ１ａ及び第1低電位電源線Ｌ１ｂは、第１電源ＰＷ１からの電力を供給する第１電源配線として機能する。
第２電源ＰＷ２は、入力端子Ｔ２１を介して第２電源電位ＶＤＤ２を第２高電位電源線Ｌ２ａに出力すると共に、入力端子Ｔ２３を介して第２グランド電位ＧＮＤ２を第２低電位電源線Ｌ２ｂに出力する。第２高電位電源線Ｌ２ａ及び第２低電位電源線Ｌ２ｂは、第２電源ＰＷ２からの電力を供給する第２電源配線として機能する。
そして、入力信号Ｓinが入力端子Ｔ１２を介して第１回路１０Ａに供給され、出力信号Ｓoutが出力端子Ｔ２２を介して第２回路２０Ａから外部に出力される。
【００１４】
第１回路１０Ａは、排他的論理和回路１１、ＳＲフリップフロップ回路１２、伝送コイル１３及び１４、抵抗１５、Ｄフリップフロップ回路１６、コンパレータ１７、並びにブリッジ回路Ｂ１を備える。排他的論理和回路１１は、論理レベルが出力信号Ｓoutと同じになるミラー信号Ｓmirと入力信号Ｓinとの排他的論理和を演算する論理回路である。
【００１５】
ＳＲフリップフロップ回路１２のセット端子Ｓには、排他的論理和回路１１の出力信号１１ａが供給され、そのリセット端子Ｒにはコンパレータ１７から出力されるフィードバック信号Ｓfbが供給され、その出力端子Ｑからコイル駆動信号Ｓdrが出力される。コイル駆動信号Ｓdrは、ハイレベルとローレベルの２値の信号である。コイル駆動信号Ｓdrがハイレベルの場合、伝送コイル１３及び１４に電流が流れて磁界が発生する。一方、コイル駆動信号Ｓdrがローレベルの場合、伝送コイル１３及び１４に電流が流れず磁界が発生しない。
【００１６】
Ｄフリップフロップ回路１６は、入力端子Ｄと反転出力端子Ｑバーとが接続されており、Ｔフリップフロップ回路として動作する。このため、出力端子Ｑから出力されるミラー信号Ｓmirの論理レベルは、クロック端子に供給されるコイル駆動信号Ｓdrの立下りエッジに同期して反転する。Ｄフリップフロップ回路１６は、伝送コイル１３,１４に供給する電流に応じて、出力信号Ｓoutと同じ論理レベルのミラー信号Ｓmirを生成するミラー信号生成部として機能する。
【００１７】
コンパレータ１７は、後述するブリッジ回路Ｂ２におけるノードＮ２１の電位とノードＮ２２の電位とを比較する。そして、コンパレータ１７は、ブリッジ回路Ｂ２の出力に基づいて、後述するフィードバックコイル２２及び２３に電流が流れていない場合にローレベルとなる一方、フィードバックコイル２２及び２３に電流が流れる場合にハイレベルとなるフィードバック信号Ｓfbを出力する。即ち、コンパレータ１７及びブリッジ回路Ｂ２は、フィードバックコイル２２及び２３で発生する磁界の有無を判定してフィードバック信号Ｓfbを生成するフィードバック判定部として機能する。  
【００１８】
ブリッジ回路Ｂ１は、磁気抵抗素子３１〜３４を備える。磁気抵抗素子３１の一方の端子には第２電源電位ＶＤＤ２が印加され、その他方の端子はノードＮ１２を介して磁気抵抗素子３２の一方の端子に接続される。磁気抵抗素子３２の他方の端子には、第２グランド電位ＧＮＤ２が印加される。磁気抵抗素子３３の一方の端子には第２電源電位ＶＤＤ２が印加され、その他方の端子はノードＮ１１を介して磁気抵抗素子３４の一方の端子に接続される。磁気抵抗素子３４の他方の端子には、第２グランド電位ＧＮＤ２が印加される。
この例では、コイル駆動信号Ｓdrがハイレベルとなり、伝送コイル１３及び１４に電流が流れると、磁気抵抗素子３１及び３４の抵抗値が大きくなり、磁気抵抗素子３３及び３２の抵抗値が小さくなるように、磁気抵抗素子３１〜３４が選ばれている。
以上の構成において、排他的論理和回路１１、ＳＲフリップフロップ回路１２、及びＤフリップフロップ回路１６は、入力信号Ｓinの論理レベルが一方のレベルから他方のレベルに遷移することを契機に、伝送コイル１３,１４に電流を流す伝送コイル駆動部として機能する。
【００１９】
第２回路２０Ａは、ブリッジ回路Ｂ１のノードＮ１１及びＮ１２と接続されるコンパレータ２１、フィードバックコイル２２及び２３、抵抗２４、ローパスフィルタ（以下、「ＬＰＦ」と称する）２５、Ｄフリップフロップ回路２６、並びにブリッジ回路Ｂ２を備える。コンパレータ２１は、ノードＮ１１の電位とノードＮ１２の電位とを比較する。そして、コンパレータ２１は、ブリッジ回路Ｂ１の出力に基づいて、伝送コイル１３及び１４に電流が流れない場合にローレベルとなる一方、伝送コイル１３及び１４に電流が流れる場合にハイレベルとなる出力信号ＣＰoutを出力する。ブリッジ回路Ｂ１及びコンパレータ２１は、伝送コイル１３及び１４で発生する磁界の有無を判定する伝送判定部として機能する。また、コンパレータ２１の出力端子からフィードバックコイル２２までの配線及び抵抗２４は、伝送判定部の判定結果に応じて、フィードバックコイル２２及び２３に電流を流すフィードバックコイル駆動部として機能する。
【００２０】
出力信号ＣＰoutは、ＬＰＦ２５にて高周波成分が除去された後、Ｄフリップフロップ回路２６の反転クロック端子に供給される。ＬＰＦ２５を用いることにより、パルス状の外乱ノイズを除去することができる。Ｄフリップフロップ回路２６は、入力端子Ｄと反転出力端子Ｑバーとが接続されており、Ｔフリップフロップ回路として動作する。これによって、出力信号ＣＰoutの立下りエッジに同期して、論理レベルが反転する出力信号Ｓoutが生成される。ＬＰＦ２５及びＤフリップフロップ回路２６は、コンパレータ２１の出力信号ＣＰoutに基づいて、アイソレータ１Ａの出力信号Ｓoutを生成する出力信号生成部として機能する。なお、ＬＰＦ２５は、必須の構成ではない。
【００２１】
次に、ブリッジ回路Ｂ２は、磁気抵抗素子４１〜４４を備える。磁気抵抗素子４１の一方の端子には第１電源電位ＶＤＤ１が印加され、その他方の端子はノードＮ２２を介して磁気抵抗素子４２の一方の端子に接続される。磁気抵抗素子４２の他方の端子には、第１グランド電位ＧＮＤ１が印加される。磁気抵抗素子４３の一方の端子には第１電源電位ＶＤＤ１が印加され、その他方の端子はノードＮ２１を介して磁気抵抗素子４４の一方の端子に接続される。磁気抵抗素子４４の他方の端子には、第１グランド電位ＧＮＤ１が印加される。この例では、コンパレータ２１の出力信号ＣＰoutがハイレベルとなり、フィードバックコイル２２及び２３に電流が流れると、磁気抵抗素子４１及び４４の抵抗値が大きくなり、磁気抵抗素子４３及び４２の抵抗値が小さくなるように、磁気抵抗素子４１〜４４が選ばれている。
以上の構成において、フィードバックコイル２２及び２３、ブリッジ回路Ｂ２並びにコンパレータ１７は、伝送判定部の判定結果である出力信号ＣＰoutを伝送コイル駆動部にフィードバックするフィードバック部として機能する。
【００２２】
次に、アイソレータ１Ａの動作について、図２に示すアイソレータ１Ａのタイミングチャートを参照しつつ、説明する。
時刻ｔ１において入力信号Ｓinがローレベルからハイレベルに立ち上がる。このとき、ミラー信号Ｓmirはローレベルである。このため、排他的論理和回路１１の出力信号１１ａはローレベルからハイレベルに遷移する。また、フィードバック信号Ｓfbはローレベルであるので、ＳＲフリップフロップ回路１２から出力されるコイル駆動信号Ｓdrは、時刻ｔ２においてローレベルからハイレベルに遷移する。
【００２３】
すると、ＳＲフリップフロップ回路１２の出力端子Ｑ→伝送コイル１３→伝送コイル１４→抵抗１５の経路で電流が流れる。これにより、磁界が発生し、磁気抵抗素子３１及び３４の抵抗値が大きくなり、磁気抵抗素子３３及び３２の抵抗値が小さくなる。よって、ノードＮ１１の電位が高くなり、ノードＮ１２の電位が低くなる。
【００２４】
この結果、コンパレータ２１の出力信号ＣＰoutは、時刻ｔ３においてローレベルからハイレベルに遷移する。出力信号ＣＰoutがハイレベルになると、コンパレータ２１の出力端子→フィードバックコイル２２→フィードバックコイル２３→抵抗２４の経路で電流が流れる。これにより、磁界が発生し、ブリッジ回路Ｂ２において磁気抵抗素子４１及び４４の抵抗値が大きくなり、磁気抵抗素子４３及び４２の抵抗値が小さくなる。よって、ノードＮ２１の電位が高くなり、ノードＮ２２の電位が低くなる。
【００２５】
この結果、コンパレータ１７から出力されるフィードバック信号Ｓfbは、時刻ｔ４においてローレベルからハイレベルに遷移する。フィードバック信号ＳfbはＳＲフリップフロップ回路１２のリセット端子Ｒに供給されるので、フィードバック信号Ｓfbがハイレベルになると、その出力端子Ｑの論理レベルはローレベルになる。このため、時刻ｔ５において、コイル駆動信号Ｓdrはハイレベルからローレベルに遷移する。Ｄフリップフロップ回路１６は、反転クロック端子に供給されるコイル駆動信号Ｓdrの立下りエッジに同期して出力信号の論理レベルを反転させるように動作する。このため、コイル駆動信号Ｓdrがハイレベルからローレベルに遷移すると、時刻ｔ６においてミラー信号Ｓmirがローレベルからハイレベルに遷移する。
【００２６】
また、時刻ｔ５においてコイル駆動信号Ｓdrがローレベルになると、伝送コイル１３及び１４に電流が流れなくなる。すると、コンパレータ２１の出力信号ＣＰoutは、時刻t６においてハイレベルからローレベルに遷移する。これにより、フィードバックコイル２２及び２３に電流が流れなくなり、時刻ｔ７において、フィードバック信号Ｓfbは、ハイレベルからローレベルに遷移する。
さらに、出力信号ＣＰoutはＬＰＦ２５を介してＤフリップフロップ回路２６の反転クロック端子に供給されるので、出力信号ＣＰoutがハイレベルからローレベルに遷移すると、時刻ｔ８において出力信号Ｓoutがローレベルからハイレベルに遷移する。
【００２７】
時刻ｔ１〜時刻ｔ８では、入力信号Ｓin、ミラー信号Ｓmir及び出力信号Ｓoutがローレベルからハイレベルに遷移したが、時刻ｔ９〜時刻ｔ１６では入力信号Ｓin、ミラー信号Ｓmir及び出力信号Ｓoutがハイレベルからローレベルに遷移する点を除いて同様に動作する。
即ち、排他的論理和回路１１の出力信号１１ａは、入力信号Ｓinの立下りエッジに同期してローレベルからハイレベルに立ち上がると、コイル駆動信号Ｓdr（時刻ｔ１０）→コンパレータ２１の出力信号ＣＰout（時刻ｔ１１）→フィードバック信号Ｓfb（時刻ｔ１２）の順に、各信号の論理レベルがローレベルからハイレベルに遷移する。
そして、フィードバック信号Ｓfbがローレベルからハイレベルに遷移すると、コイル駆動信号Ｓdr（時刻ｔ１３）→コンパレータ２１の出力信号ＣＰout及びＤフリップフロップ回路１６から出力されるミラー信号Ｓmir（時刻ｔ１４）→フィードバック信号Ｓfb（時刻ｔ１５）の順に、各信号の論理レベルがハイレベルからローレベルに遷移する。この結果、出力信号Ｓoutが時刻ｔ１６においてハイレベルからローレベルに遷移する。
【００２８】
このように本実施形態においては、入力信号Ｓinの論理レベルが一方のレベルから他方のレベルに遷移すると、伝送コイル１３及び１４に電流を流して磁界を発生し、これをブリッジ回路Ｂ１及びコンパレータ２１で検出した。そして、その検出結果であるコンパレータ２１の出力信号ＣＰoutを用いて、フィードバックコイル２２及び２３に電流を流して磁界を発生し、これをブリッジ回路Ｂ２及びコンパレータ１７で検出した。くわえて、その検出結果であるフィードバック信号Ｓfbを用いて、コイル駆動信号Ｓdrをローベルに遷移させて、伝送コイル１３及び１４に電流を流すことを停止した。
【００２９】
即ち、入力信号Ｓinの論理レベルが変化したことを第１回路１０Ａから第２回路２０Ａへ伝送し、これをフィードバックして伝送コイル１３及び１４に対する電流の供給を停止したので、入力信号Ｓinの論理レベルの遷移を、確実に伝送することができる。
【００３０】
図２に示すようにコイル駆動信号Ｓdrは、パルス状の波形である。従って、伝送コイル１３及び１４に電流を流す期間を短くできるので、消費電力を削減することができる。一方、入力信号Ｓinの立上りエッジ及び立下りエッジに同期してパルス状の磁界を伝送コイル１３及び１４に発生させる期間において、外乱磁界の影響を受けると、入力信号Ｓinの論理レベルの変化を第１回路１０Ａから第２回路２０Ａへ伝送することができない場合があり得る。本実施形態では、第２回路２０Ａから第１回路１０Ａへのフィードバック経路を設け、正常に伝送されたことを第１回路１０Ａで検知して伝送コイル１３及び１４への給電を停止したので、消費電力を削減しつつ、確実に入力信号Ｓinを第１回路１０Ａから第２回路２０Ａへ伝送することができる。
【００３１】
＜２．第２実施形態＞
上述した第1実施形態のアイソレータ１Ａは、フィードバック信号Ｓfbを用いて、コイル駆動信号Ｓdrをローレベルに遷移させた。第２実施形態のアイソレータ１Ｂは、ノイズなどによって、入力信号Ｓinの論理レベルと出力信号Ｓoutの論理レベルが不一致になったことを検出するエラー検出部を備える点で第１実施形態のアイソレータ１Ａと相違する。
【００３２】
図３に、第２実施形態のアイソレータ１Ｂの構成例を示す。アイソレータ１Ｂは、第１回路１０Ａの替わりに、第１回路１０Ｂを用いる点を除いて、図１に示すアイソレータ１Ａと同様に構成されている。
第１回路１０Ｂは、第１回路１０Ａの構成に加えて、遅延回路(以下ＤＬと称する)５１、インバータ５２、ノア回路５３及び出力端子Ｔ１４を備える。ＤＬ５１は、例えば、複数のインバータを直列に接続して構成され、Ｄフロップフロップ回路１６の出力信号を所定時間だけ遅延させてミラー信号Ｓmirを排他的論理和回路１１に供給する。ＤＬ５１の遅延時間は、ミラー信号Ｓmirの立上りエッジがフィードバック信号Ｓfbの立下りエッジよりも後に発生するように設定されている。
【００３３】
インバータ５２及びノア回路５３は、エラー検出部として機能する。インバータ５２は、フィードバック信号Ｓfbを反転してノア回路５３の一方の入力端子に供給する。ノア回路５３の他方の入力端子には、排他的論理和回路１１の出力信号１１ａが供給される。
【００３４】
図４にアイソレータ１Ｂのタイミングチャートを示す。同図に示すように時刻ｔａにおいてフィードバック信号Ｓfbの立下りエッジが発生し、それよりも遅れて、時刻ｔｂにおいてミラー信号Ｓmirの立上りエッジが発生する。
【００３５】
また、この例では、時刻ｔｃから時刻ｔｄまでの期間において、フィードバック信号Ｓfbがハイレベルになる。一方、入力信号Ｓinには、これに対応する論理レベルの不一致は存在しない。これは、外乱磁界などの影響を受けてノイズが重畳したためである。ノア回路５３は、インバータ５２の出力信号５２ａと排他的論理和回路１１の出力信号１１ａとの反転論理和を演算してエラー信号Ｓｅを生成する。このため、エラー信号Ｓｅは、時刻ｔｃから時刻ｔｄまでの期間において、ハイレベルとなる。エラー信号Ｓｅは、出力端子Ｔ１４を介して外部に出力されるので、入力信号Ｓinを生成する外部機器において、伝送エラーを知ることができ、例えば、再送などの処理を行うことが可能となる。
【００３６】
＜３．変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。なお、上述した実施形態と各変形例を適宜組み合わせてもよい。
（１）上述した第１実施形態及び第２実施形態においては、コンパレータ２１の出力信号を用いてフィードバックコイル２２及び２３を駆動したが、本発明はこれに限定されるものではなく、出力信号Ｓoutを用いてフィードバックコイル２２及び２３を駆動してもよい。
【００３７】
（２）上述した第１実施形態及び第２実施形態においては、コンパレータ１７には、常時、電力を供給したが、本発明は、これに限定されるものではなく、入力信号Ｓinの送信時にのみ電力を供給してもよい。この場合には、アイソレータ１Ａ及び１Ｂの消費電力をより一層削減することができる。
【００３８】
（３）上述した第１実施形態及び第２実施形態においては、第１回路１０Ａ及び１０Ｂにコイル１３及び１４並びにブリッジ回路Ｂ１を設けたが、本発明はこれに限定されるものではなく、第２回路２０Ａにコイル１３及び１４並びにブリッジ回路Ｂ１を設けてもよい。この場合、第１回路１０Ａ及び１０Ｂからコイル駆動信号Ｓdrを第２回路２０Ａに供給することになる。このため、複数の絶縁層を第２回路２０Ａに設けて、第２電源電位ＶＤＤ２及び第２グランド電位ＧＮＤ２の電源配線を、コイル駆動信号Ｓdrの配線と電気的に分離すればよい。コンパレータ２１の入力インピーダンスは高いので、第２回路２０Ａにコイル１３及び１４並びにブリッジ回路Ｂ１を設けると、コンパレータ２１をブリッジ回路Ｂ１に近接して配置できるので、ノイズの影響を抑圧できるといった利点がある。
【００３９】
（４）上述した第１実施形態及び第２実施形態においては、第２回路２０Ａにコイル２２及び２３並びにブリッジ回路Ｂ２を設けたが、本発明はこれに限定されるものではなく、第１回路１０Ａ及び１０Ｂにコイル２２及び２３並びにブリッジ回路Ｂ２を設けてもよい。この場合、第２回路２０Ａからコンパレータ２１の出力信号ＣＰoutを第１回路１０Ａ及び１０Ｂに供給することになる。このため、複数の絶縁層を第１回路１０Ａ及び１０Ｂに設けて、コンパレータ２１の出力信号ＣＰoutの配線を、第１電源電位ＶＤＤ１及び第１グランド電位ＧＮＤ１の電源配線と電気的に分離すればよい。コンパレータ１７の出力インピーダンスは高いので、第１回路１０Ａ及び１０Ｂにコイル２２及び２３並びにブリッジ回路Ｂ２を設けると、コンパレータ１７をブリッジ回路Ｂ２に近接して配置できるので、ノイズの影響を抑圧できるといった利点がある。
【００４０】
（５）上述した第２実施形態のアイソレータ１Ｂと従来のアイソレータとを組み合わせて用いてもよい。図５に、変形例に係る伝送装置１００の構成例を示す。この伝送装置１００は、例えば、１つのＩＣモジュールとして構成される。伝送装置１００は、第２実施形態のアイソレータ１Ｂと３個のアイソレータ１Ｃを備える。アイソレータ１Ｂには最大転送レートで変化する入力クロック信号ＣＫinが入力され、出力クロック信号ＣＫoutが出力される。アイソレータ１Ｃは、電気的に分離された第１回路１１０と第２回路１２０とを備えるが、アイソレータ１Ｂのように第２回路１２０から第１回路１１０へのフィーバック経路は有していない。第１回路１１０は、エッジ検出部、コイル駆動部、コイル、及びブリッジ回路を備える。一方、第２回路１２０は、判定部と出力信号生成部とを備える。
【００４１】
エッジ検出部は、入力信号Ｓin1〜Ｓin3の立上りエッジ及び立下りエッジから一定時間だけアクティブとなるエッジ検出信号を出力する。コイル駆動部は、エッジ検出信号のアクティブ期間に、コイルに電流を供給する。判定部は、ブリッジ回路を用いてコイルで発生する磁界の有無を判定する。出力信号生成部は、判定部の判定結果に基づいて出力信号Ｓout1〜Ｓout3を生成する。
【００４２】
但し、エッジ検出信号のアクティブ期間中にエラー信号Ｓｅがアクティブになると、エラー信号Ｓｅが非アクティブなった後、所定時間が経過するまでは、コイルに電流を供給し続ける。エラー信号Ｓｅがアクティブとなる期間は、アイソレータ１Ｃもアイソレータ１Ｂと同様に外乱磁気の影響を受けていると考えることができる。このため、当該期間においては、第１回路１１０で検出された入力信号Ｓin1〜Ｓin3のエッジが、第２回路１２０に伝送されない可能性が高い。そこで、当該期間においてはコイルに電流を流す期間を延長している。
【００４３】
なお、アイソレータ１Ｂの替わりにアイソレータ１Ａを用いてもよい。この場合には、エラー信号Ｓｅの替わりに、排他的論理和回路１１の出力信号１１ａを用いてもよい。出力信号１１ａは、少なくとも外乱磁気の影響を受けている期間は、アクティブとなるからである。
この変形例によれば、アイソレータ１Ｂ（１Ａ）の有するフィードバック経路を他のアイソレータ１Ｃと兼用できるので、構成を簡素化することができる。
【符号の説明】
【００４４】
１Ａ,１Ｂ,１Ｃ…アイソレータ、１０Ａ,１０Ｂ…第１回路、１１…排他的論理和回路、１２…ＳＲフリップフロップ回路、１３,１４…伝送コイル、１６,２６…Ｄフリップフロップ回路、１７,２１…コンパレータ、２０Ａ…第２回路、２２,２３…フィードバックコイル、ＰＷ１…第１電源、ＰＷ２…第２電源、Ｂ１,Ｂ２…ブリッジ回路、Ｓin…入力信号、Ｓout…出力信号、Ｓfb…フィードバック信号、Ｓmir…ミラー信号。
【図１】
2016116096.tif 000003
【図２】
2016116096.tif 000004
【図３】
2016116096.tif 000005
【図４】
2016116096.tif 000006
【図５】
2016116096.tif 000007