(57)【要約】      （修正有）【課題】高周波信号処理に適した、高い周波数で十分に高い利得を有する高周波増幅器を提供する。【解決手段】例示的なマルチパスフィードフォワード増幅器１００は、入力端子ＩＮから出力端子ＯＵＴまで延在する少なくとも部分的に異なる増幅パス１２、１４、１６、１８を形成するように構成される複数の増幅段２０、２２、２４、２８、１２０、１２２を含み、各増幅パスが複数の増幅段２０、２２、２４、２８、１２０、１２２のそれぞれのサブセットによって画定され、少なくとも１つの増幅段１２０、１２２が帯域通過共振回路である。マルチパスフィードフォワード増幅器１００は、帯域通過共振回路１２０、１２２をカスケードする増幅パス１８を有することによって、目的の周波数で利得を最大限にする。【選択図】図３
2016201799.tif 000002
【特許請求の範囲】
【請求項１】
入力端子から出力端子まで延在する少なくとも部分的に異なる増幅パスを形成するように構成される複数の増幅段であって、各増幅パスが前記複数の増幅段のそれぞれのサブセットによって画定され、少なくとも１つの増幅段が帯域通過共振回路として構成される、複数の増幅段を備え、
さらに、少なくとも１つの増幅パスが、帯域通過共振回路として構成される少なくとも２つの増幅段をカスケードする、マルチパスフィードフォワード帯域通過増幅器。
【請求項２】
前記帯域通過共振回路がアクティブＧｍ−Ｃ回路である、請求項１に記載のマルチパスフィードフォワード帯域通過増幅器。
【請求項３】
各帯域通過共振回路の入力トランスコンダクタ段が負のトランスコンダクタンスを呈するように構成される、請求項１に記載のマルチパスフィードフォワード帯域通過増幅器。
【請求項４】
各増幅段が、差動対のトランジスタ、疑似差動対のトランジスタ、相補差動対のトランジスタ、および相補疑似差動対のトランジスタからなる群より選択される増幅トランジスタトポロジを含む、請求項１に記載のマルチパスフィードフォワード帯域通過増幅器。
【請求項５】
各増幅段に、一定したトランスコンダクタンスバイアスを提供するためのバイアスサーボループをさらに含む、請求項１に記載のマルチパスフィードフォワード帯域通過増幅器。
【請求項６】
前記バイアスサーボループが、前記増幅段のバイアストランジスタの電源電圧へのドレインを調節するように構成される第１の増幅器および第２の増幅器を含む、請求項５に記載のマルチパスフィードフォワード帯域通過増幅器。
【請求項７】
前記バイアスサーボループが、ＤＣバイアス点で電流源トランジスタバイアスを付勢するように構成される、請求項６に記載のマルチパスフィードフォワード帯域通過増幅器。
【請求項８】
一次増幅パスが、前記マルチパスフィードフォワード帯域通過増幅器の全体の同相利得を支配する正の同相利得を達成するように構成される、請求項１に記載のマルチパスフィードフォワード帯域通過増幅器。
【請求項９】
各増幅段の入力がＡＣ結合である、請求項１に記載のマルチパスフィードフォワード帯域通過増幅器。
【請求項１０】
少なくとも１つの増幅パスが、直列に接続される最初の増幅段、少なくとも１つの中間増幅段、および最終の増幅段によって画定され、前記少なくとも１つの中間増幅段が帯域通過共振回路であり、さらに、前記最初の増幅段および前記最終の増幅段が低域通過増幅器である、請求項１に記載のマルチパスフィードフォワード帯域通過増幅器。
【請求項１１】
前記低域通過増幅器が一次トランスコンダクタンス増幅器である、請求項１０に記載のマルチパスフィードフォワード帯域通過増幅器。
【請求項１２】
前記最終の増幅段の入力および出力に接続される補償キャパシタをさらに含む、請求項１に記載のマルチパスフィードフォワード帯域通過増幅器。
【請求項１３】
前記複数の増幅段が各々、帯域通過共振回路である、請求項１に記載のマルチパスフィードフォワード帯域通過増幅器。
【請求項１４】
高周波用途のためのマルチパスフィードフォワード帯域通過増幅器であって、
入力端子および出力端子から並列して延在する複数の増幅パスであって、各増幅パスが前記増幅パスの次数度に等しい数の増幅段を有し、前記増幅段が低域通過増幅段および帯域通過増幅段を含み、少なくとも１つの増幅段が前記複数の増幅パス間で共有される、複数の増幅パスを備え、
さらに、前記複数の増幅パスの前記低域通過増幅段および前記帯域通過増幅段が、約２ＧＨｚ〜約３ＧＨｚの範囲の中心周波数で利得を最適化するように構成される、マルチパスフィードフォワード帯域通過増幅器。
【請求項１５】
前記帯域通過増幅段がアクティブＧｍ−Ｃ共振回路である、請求項１４に記載のマルチパスフィードフォワード帯域通過増幅器。
【請求項１６】
前記帯域通過増幅段の入力トランスコンダクタ段が負のトランスコンダクタンスを呈するように構成される、請求項１４に記載のマルチパスフィードフォワード帯域通過増幅器。
【請求項１７】
各増幅段がＡＣ結合入力を含み、前記マルチパスフィードフォワード帯域通過増幅器が、各増幅段に、一定したトランスコンダクタンスバイアスを前記増幅段に提供するように構成されるバイアスサーボループをさらに含む、請求項１４に記載のマルチパスフィードフォワード帯域通過増幅器。
【請求項１８】
一次増幅パスが、前記マルチパスフィードフォワード帯域通過増幅器の全体の同相利得を支配する正の同相利得を達成するように構成される、請求項１４に記載のマルチパスフィードフォワード帯域通過増幅器。
【請求項１９】
入力端子および出力端子から並列して延在する一次増幅パス、二次増幅パス、三次増幅パス、および四次増幅パスであって、各増幅パスが前記増幅パスの次数度に等しい数の増幅段を有する、一次増幅パス、二次増幅パス、三次増幅パス、および四次増幅パスを備え、
前記増幅パスの任意の中間増幅段が帯域通過共振回路であり、
前記二次増幅パス、前記三次増幅パス、および前記四次増幅パスが、最初の増幅段を共有し、
前記三次増幅パスおよび前記四次増幅パスが、中間増幅段および最終の増幅段を共有する、マルチパスフィードフォワード帯域通過増幅器。
【請求項２０】
各増幅パスの前記最初および最終の増幅段が低域通過増幅器である、請求項１９に記載のマルチパスフィードフォワード帯域通過増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して、増幅器に関し、より具体的には、マルチパスフィードフォワード増幅器に関する。
【背景技術】
【０００２】
増幅器は、電気信号などの入力信号の信号特性（例えば、電流、電圧、電力、他の信号特性、またはそれらの組み合わせ）を増加させることができる。多くの用途が増幅器を実装して所望の機能性を達成する。例えば、アナログデジタル変換器（ＡＤＣ）は、典型的に、アナログ信号をデジタル信号に変換するときに様々な方法で増幅器を実装する。現代の処理技術は、これまで以上に高い周波数を処理することができるＡＤＣを生み出しており、多くの場合、これらのより高い周波数で十分に高い利得を提供することができる増幅器によって可能になる。既存の増幅器が一般にそれらの使用目的を満たすのに十分であったが、全ての点で、特に高周波信号処理において、完全に満足のいくものではなかった。
【図面の簡単な説明】
【０００３】
本開示は、添付の図面と共に以下の詳細な説明を読むことにより最も理解される。本業界における標準的技法に従って、様々な機構は正確な縮尺率ではなく、例示の目的のみに使用されることが強調される。実際、様々な機構の寸法は、議論の明確性のために恣意的に増加および減少され得る。
【０００４】
【図１】図１は、本開示の様々な態様に従う例示的なマルチパスフィードフォワード低域通過増幅器の概略ブロック図である。
【０００５】
【図２】図２は、本開示の様々な態様に従うマルチパスフィードフォワード低域通過増幅器によって達成される周波数にわたる利得を描写するグラフである。
【０００６】
【図３】図３は、本開示の様々な態様に従う例示的なマルチパスフィードフォワード帯域通過増幅器の概略ブロック図である。
【０００７】
【図４】図４は、本開示の様々な態様に従う、マルチパスフィードフォワード帯域通過増幅器内に帯域通過増幅段として実装され得る、例示的な帯域通過共振回路の回路図である。
【０００８】
【図５Ａ−Ｄ】図５Ａ、５Ｂ、５Ｃ、および５Ｄは、本開示の様々な態様に従う、マルチパスフィードフォワード増幅器の増幅段として実装され得る、例示的なトランジスタレベル増幅トポロジの回路図である。
【０００９】
【図６Ａ−Ｂ】図６Ａおよび６Ｂは、本開示の様々な態様に従う、マルチパスフィードフォワード増幅器の増幅段として実装され得る、ＡＣ結合および／またはパッシブバイアスで構成される例示的なトランジスタレベル増幅トポロジの回路図である。
【００１０】
【図７】図７は、本開示の様々な態様に従う、マルチパスフィードフォワード増幅器の増幅段として実装され得る、負のトランスコンダクタンスを有する例示的なトランジスタレベル増幅トポロジの回路図である。
【００１１】
【図８】図８は、本開示の様々な態様に従う、比較的一定したトランスコンダクタンスバイアスを提供するためにマルチパスフィードフォワード増幅器内に増幅段用に実装され得る、例示的なバイアスサーボループの回路図である。
【００１２】
【図９】図９は、本開示の様々な態様に従う、同相利得の観点から見た例示的なマルチパスフィードフォワード帯域通過増幅器のブロック図である。
【発明を実施するための形態】
【００１３】
例となる実施形態の概説
帯域通過共振回路を実装することによって、本明細書に記載される様々なマルチパスフィードフォワード増幅器は、無線周波数（例えば、約２ＧＨｚ〜約３ＧＨｚの範囲）などの高周波で高利得を達成することができる。例示的なマルチパスフィードフォワード帯域通過増幅器は、入力端子から出力端子まで延在する少なくとも部分的に異なる増幅パスを形成するように構成される複数の増幅段を含み、各増幅パスが複数の増幅段のそれぞれのサブセットによって画定され、少なくとも１つの増幅段が帯域通過共振回路である。様々な実装例において、マルチパスフィードフォワード増幅器は、帯域通過共振回路をカスケードする増幅パスを用いて目的の周波数で利得を最大限にすることができる。いくつかの実装例において、複数の増幅段は各々、帯域通過共振回路である。様々な実装例において、マルチパスフィードフォワード帯域通過は、２．５ＧＨｚなど、約２ＧＨｚ〜約３ＧＨｚの範囲の中心周波数で利得を最適化するように構成される。様々な低増幅段および帯域通過増幅段は、そのような最適化を達成するために増幅パスを構成するために組み合わせられ得る。例えば、いくつかの実装例において、少なくとも１つの増幅パスは、直列に接続される最初の増幅段、少なくとも１つの中間増幅段、および最終の増幅段によって画定され、少なくとも１つの中間増幅段が帯域通過共振回路を含む。いくつかの実装例において、最初の増幅段および最終の増幅段は、一次トランスコンダクタンス増幅器などの低域通過増幅器である。
【００１４】
いくつかの実装例において、帯域通過共振回路はアクティブＧｍ−Ｃ回路である。帯域通過共振回路の入力トランスコンダクタ段は、負のトランスコンダクタンスを呈するように構成され得る。いくつかの実装例において、各増幅段はＡＣ結合入力を有し、かつ／または各増幅段は、一定したトランスコンダクタンスバイアス回路によって付勢され得る。例えば、いくつかの実装例において、バイアスサーボループは、バイアストランジスタの電源電圧へのドレインを調節するように構成される第１の増幅器および第２の増幅器を含む。バイアスサーボループは、電流源トランジスタバイアスおよびＤＣバイアスを設定するように構成され得る。いくつかの実装例において、各増幅段は、差動対のトランジスタ、疑似差動対のトランジスタ、相補差動対のトランジスタ、および相補疑似差動対のトランジスタからなる群より選択されるトランジスタレベル増幅トポロジを含む。いくつかの実装例において、一次増幅パスは、安定性を達成するために、マルチパスフィードフォワード帯域通過増幅器の全体の同相利得を支配する正の同相利得を達成するように構成される。
【００１５】
例となる実施形態の詳細説明
ＲＦからビットへの（ＲＦ−ｔｏ−ｂｉｔｓ）変換は、無線通信の本質である。現代の処理技術は、これまで以上に高い周波数を処理することができる無線周波数（ＲＦ）アナログデジタル変換器（ＡＤＣ）を生み出している。例えば、現在開発されているＲＦ  ＡＤＣは、無線通信規格にとって重要な周波数帯域である約２ＧＨｚ〜約３ＧＨｚの範囲に及ぶ中心周波数を対象とする。ＲＦ  ＡＤＣ処理を最適化するために、増幅器は、ＲＦ信号を効果的に調整するような周波数で十分に高い利得を提供する必要がある。高利得と高速度のバランスを取ることは、常に困難な工学的問題であった。高速処理は、現代の処理技術に連続的なスケーリング（例えば、３２ｎｍ処理ノードから２８ｎｍ処理ノード以上へ）を要求する。しかしながら、そのようなスケーリングの傾向は、次第に終わりに到達することとなり、スケーリングは必ずしも処理速度を改善または増加しない。例えば、最近の研究では、次世代１６ｎｍ  ＦｉｎＦＥＴ技術が、２８ｎｍ  ＣＭＯＳ技術よりも遅い遷移周波数を呈することが分かっている。さらには、スケーリングされた処理ノードは、大抵、トランジスタなどの、低い固有利得を呈する処理コンポーネントを実装し、従来の増幅器によって達成される利得を制限している。高周波信号のための利得帯域幅の限界にさらに挑むことを目指して、現代の処理技術は、低固有利得装置を使用して高速度および高利得を達成することができる非従来型の増幅器構造を探求し始めている。
【００１６】
低固有利得装置を使用して高速度および高利得の増幅器を達成するための１つの技術は、米国特許第８，１０２，２０６号および米国特許第８，５３６，９６９号に記載され、その開示全体が参照により本明細書に組み込まれる、様々なマルチパスフィードフォワード増幅器トポロジなどの、マルチパスフィードフォワードトポロジを実装することである。概して、マルチパスフィードフォワード増幅器は、各増幅パスが少なくとも１つの増幅段を含む、並列にある異なる増幅パスを使用してより高い利得を達成することができる。そのようなトポロジを実装することは、各増幅パスによって達成される利得が、ある周波数範囲にわたって利得を最適化し、その周波数範囲内の目的の周波数で利得を最適化し、ループ安定性を確実にするような様式でスタックされ得るように、増幅パスのクロスオーバー周波数（増幅パスが応答できる最も高い周波数）を慎重に管理することを要求する。増幅器の速度は、大抵、その最も速い利得段によって制限されるため、そのようなことは、いかなる増幅器にも当てはまる。つまり、Ｎ次増幅パス（Ｎはマルチパスフィードフォワード増幅器の増幅パスの総数である）を有するマルチパスフィードフォワード増幅器では、高次フィードフォワード伝達関数は、以下のように表され、
合計利得＝利得一次パス＋利得二次パス＋利得三次パス＋利得四次パス＋…利得Ｎ次パス
式中、各パスのループ利得はフェーザである。増幅パスの次数が増加するにつれ、フィードフォワード伝達関数を構成するための大量の異なる方法が存在する。増幅段共有（増幅パス間で増幅段を少なくとも部分的に共有すること、および／または少なくとも部分的に増幅段を共有することを含む）は、電力効率の改善、およびマルチパスフィードフォワード増幅器の速度維持のための自然の手順である。例えば、二次マルチパスフィードフォワード増幅器が補償戦略を共有する段を実装する場合、二次マルチパスフィードフォワード増幅器は、第１の増幅段を含む第１の増幅パスと、第１の増幅段を共有し、かつ第２の増幅段をさらに含む第２の増幅パスと含み得る。二次フィードフォワード伝達関数は、以下のように表され、
合計利得＝Ｇ１（ｋ＋Ｇ２）
式中、Ｇ１は、第１の増幅段（２つの増幅段のうちの速い方）の利得を表し、Ｇ２は、第２の増幅段の利得を表し、ｋは共有係数である。いくつかの実装例において、ｋは１に近い場合がある。高次数のマルチパスフィードフォワード増幅器は、Ｇ２を同等またはより遅い速度を有する別の二次システムと再帰的に交換することによって、補償戦略を共有する段を使用して構築され得る。そのような状況において、各増幅段が一次システム（一次低域通過増幅器など）である場合、高次フィードフォワード伝達関数は、以下のように表され得、
合計利得＝Ｇ１（ｋ１＋Ｇ２（ｋ２＋Ｇ３（ｋ３＋Ｇ４（…））））
式中、Ｇ１は第１の増幅段（増幅段のうち最も早い）の利得を表し、Ｇ２は第２の増幅段の利得を表し、Ｇ３は第３の増幅段の利得を表し、Ｇ４は第４の増幅段の利得を表す、というように続き、さらに、ｋ１、ｋ２、ｋ３などは、それぞれの共有係数を表す。Ｇ１〜ＧＮ（Ｇ４など）のクロスオーバー周波数は、大抵、安定性を確実にするために縮小される。
【００１７】
図１は、本開示の様々な態様に従う、増幅段共有を実装する例示的なマルチパスフィードフォワード低域通過増幅器１０のブロック図である。マルチパスフィードフォワード低域通過増幅器１０は、入力電気信号の信号特性（例えば、電流、電圧、電力、他の信号特性、またはそれらの組み合わせ）を増加させるように構成される電子装置（電子回路および／または１つ以上のコンポーネントを含む）である。図１は、本開示の発明概念をより良く理解するために明確性の目的で簡略化されている。追加機構がマルチパスフィードフォワード低域通過増幅器１０内に追加され得、以下に記載される機構の一部は、マルチパスフィードフォワード低域通過増幅器１０の他の実施形態において、交換され得るか、または除去され得る。
【００１８】
マルチパスフィードフォワード低域通過増幅器１０は、並列にある異なる増幅パスを含み、各増幅パスは、異なる周波数応答をもたらし得、いくつかの増幅パスは、選択された周波数で他の増幅パスを回避するか、またはそれを通り過ぎてフィードフォワードするように設計され得る。図１では、マルチパスフィードフォワード低域通過増幅器１０は、入力端子ＩＮと出力端子ＯＵＴとの間に、一次増幅パス１２、二次増幅パス１４、三次増幅パス１６、および四次増幅パス１８などの高次増幅パスを連続して含む四次マルチパスフィードフォワード低域通過増幅器を描写する。各増幅パスは、部分的に異なり、かつ／または他の増幅パスと部分的に重複し得る。
【００１９】
各増幅パスは、少なくとも１つの低域通過増幅段によって画定され、各増幅段（利得段）は、目的の周波数範囲内に一次周波数応答を有する利得ブロックを表す。図１では、各低域通過増幅段は低域通過増幅器であり、それは、電圧電流増幅器（例えば、トランスコンダクタンス増幅器）、電圧電圧増幅器、電流電流増幅器、電流電圧増幅器、またはそれらの組み合わせによって達成され得る。いくつかの実装例において、各低域通過増幅器は一次低域通過増幅器であり、それは、関連したトランスコンダクタンス（ｇｍ）を有するトランスコンダクタンス増幅器として実装され得る。各低域通過増幅器は、ＤＣからクロスオーバー周波数（ＦＣ）（増幅器が応答できる最も高い周波数）へのいくつかの利得を達成することができ、この利得は、クロスオーバー周波数で０ｄＢまで小さくなる。
【００２０】
描写された実施形態において、低域通過増幅器２０、低域通過増幅器２２、低域通過増幅器２４、低域通過増幅器２６、低域通過増幅器２８、および低域通過増幅器３０は、様々な増幅パスを画定するように構成される。一次増幅パス１２は、入力端子ＩＮと出力端子ＯＵＴとの間に接続される、単一の増幅器、低域通過増幅器２０を含む。二次増幅パス１４は、入力端子ＩＮと出力端子ＯＵＴとの間に直列に接続される、２つの増幅器、低域通過増幅器２２および低域通過増幅器２４を含む。三次増幅パス１６は、入力端子ＩＮと出力端子ＯＵＴとの間に直列に接続される、３つの増幅器、低域通過増幅器２２、低域通過増幅器２６、および低域通過増幅器２８を含む。四次増幅パス１８は、入力端子ＩＮと出力端子ＯＵＴとの間に直列に接続される、４つの増幅器、低域通過増幅器２２、低域通過増幅器２６、低域通過増幅器２８、および低域通過増幅器３０を含む。マルチパスフィードフォワード低域通過増幅器１０は、高次増幅パスを含み得、各高次増幅パスは、その次数度に等しい数の増幅器を含む。
【００２１】
先に述べたように、マルチパスフィードフォワード低域通過増幅器１０は、増幅段共有を実装する。例えば、描写された実施形態において、二次増幅パス１４、三次増幅パス１６、および四次増幅パス１８の第１の低域通過増幅段は、同じ増幅器、低域通過増幅器２２である。さらに、三次増幅パス１６の第２の低域通過増幅段および第３の低域通過増幅段は、四次増幅パス１８の第３の低域通過増幅段および第４の低域通過増幅段と同じ増幅器であるため、三次増幅パス１６および四次増幅パス１８は低域通過増幅器２６および低域通過増幅器２８を共有する。本開示は他の増幅段共有構成を企図し、描写された実施形態は単に例証のためであることに留意されたい。さらには、本開示は、いくつかの実装例においては、増幅パス内の増幅段間での共有を企図する。様々な実装例において、マルチパスフィードフォワード低域通過増幅器１０の各増幅器、各増幅段、および／または各増幅パスは、シングルエンド、差動、または部分的にシングルエンドおよび部分的に差動であり得る。
【００２２】
一次増幅パス１２、二次増幅パス１４、三次増幅パス１６、および四次増幅パス１８はそれぞれ、関連したクロスオーバー周波数を有する。典型的には、一次増幅パス１２と関連したクロスオーバー周波数は、マルチパスフィードフォワード低域通過増幅器１０のおおよそのクロスオーバー周波数を設定する。ＲＦ用途においては、目的の周波数（Ｆ０）は大抵高いため、マルチパスフィードフォワード低域通過増幅器１０は、クロスオーバー周波数（ＦＣ）から目的の周波数にかけて（つまり、ＦＣからＦ０にかけて）出来る限り急速に利得を高めるように構成される。例えば、様々な実装例において、マルチパスフィードフォワード低域通過増幅器１０は、既存の技術を使用して、そのクロスオーバー周波数を約１０ＧＨｚまで最大限にすることができる。目的の周波数（Ｆ０）が約２．５ＧＨｚである場合、マルチパスフィードフォワード低域通過増幅器１０は、利得を２．５ＧＨｚ（目的の周波数）で約１０ＧＨｚから最大限にするように構成され得る。四次マルチパスフィードフォワード低域通過増幅器１０は、その関連した増幅パスの異なる周波数応答を選択的に組み合わせることによって目的の周波数で利得を達成することができるが、ＲＦ用途において大抵生じる、目的の周波数とクロスオーバー周波数との間の小さい周波数比（ここでは、２．５ＧＨｚ対１０ＧＨｚと、クロスオーバー周波数が目的の周波数より４倍だけ高い）は、安定性を維持しながら目的の周波数で利得をさらに改善するために増幅パスを再構成し、選択的に組み合わせる余地はほとんどない。これは、マルチパスフィードフォワード低域通過増幅器１０が、ＲＦ用途などの高周波用途で十分に高い利得を達成することを妨げ得る。
【００２３】
図２は、本開示の様々な態様に従う、マルチパスフィードフォワード低域通過増幅器１０などのマルチパスフィードフォワード増幅器によって周波数にわたって達成される利得を描写するグラフである。線３０は、一次増幅パス１２によって周波数にわたって達成されるループ利得を表し、線３２は、二次増幅パス１４によって周波数にわたって達成されるループ利得を表し、線３４は、三次増幅パス１６によって周波数にわたって達成されるループ利得を表し、線３６は、四次増幅パス１８によって周波数にわたって達成されるループ利得を表す。線３０、線３２、線３４、および線３６は、各増幅パスが、周波数が増加するにつれて減少する利得を達成することを示す。図２では、マルチパスフィードフォワード低域通過増幅器１０は、１０ＧＨｚがクロスオーバー周波数である場合、約１０ＧＨｚ以下の周波数でループ利得を達成する。様々な実装例において、マルチパスフィードフォワード低域通過増幅器１０は、約−２０ｄＢ／ディケードのループ利得スロープを有する線３０（一次増幅パス１２が関連した−９０°位相シフトを有する）、約−４０ｄＢ／ディケードのループ利得スロープを有する線３２（二次増幅パス１４が関連した−１８０°位相シフトを有する）、約−６０ｄＢ／ディケードのループ利得スロープを有する線３４（三次増幅パス１６が関連した−２７０°位相シフトを有する）、および約−８０ｄＢ／ディケードのループ利得スロープを有する線３６（四次増幅パス１８が関連した−３６０°位相シフトを有する）によって、周波数範囲に対して描写されたループ利得を達成する。図２より、マルチパスフィードフォワード低域通過増幅器１０が、クロスオーバー周波数スケーリングで各増幅パスによって達成される利得をスタックすることによって、クロスオーバー周波数（ここでは１０ＧＨｚ）からいくらか低い目的の周波数（ここでは２．５ＧＨｚ）にかけて利得を高めることができることは明らかである。利得をスタックすることによって、マルチパスフィードフォワード増幅器１０は、一次増幅パス１２または二次増幅パス１４のみによって達成されるよりも高い利得を目的の周波数（ここでは２．５ＧＨｚ）で達成する。つまり、２．５ＧＨｚ（ここでは目的の周波数）に関して推定するとき、線３０および線３２は線３４よりも低い利得で２．５ＧＨｚを交差する。したがって、三次増幅パス１６は、一次増幅パス１２または二次増幅パス１４が単独で、またはマルチパスフィードフォワード低域通過増幅器１０が二次マルチパスフィードフォワード低域通過増幅器として構成される場合にはそれらが一緒に、達成するよりも高い利得を目的の周波数で達成する。
【００２４】
マルチパスフィードフォワード低域通過増幅器１０は、目的の高周波数（２．５ＧＨｚなど）で従来の増幅器構成よりも高い利得を達成できるが、これらの利得は、一部のＲＦ用途では依然として十分ではないことが認められている。例えば、マルチパスフィードフォワード低域通過増幅器１０は、目的の高周波（ここでは約２ＧＨｚ〜約３ＧＨｚ）で約２０ｄＢという高さの利得を達成することができるが、一部のＲＦ用途は、これらの目的の周波数で、少なくとも４０ｄＢ利得などのさらに高い利得を必要とする。そのようなＲＦ用途はまた、典型的には、目的の周波数を中心とする約１００Ｍｈｚ周波数帯域など、目的の周波数周辺の狭い周波数帯域を要求する。高次増幅パスを単に実装することが、必ずしもマルチパスフィードフォワード低域通過増幅器１０の三次増幅パス１６によって達成される以上に高く利得を上昇させるわけではない。実際、高次数の増幅パスは、利得をスタックするために必要とされるクロスオーバー周波数スケーリングが理由で、目的の周波数で負の利得を呈し得る。そのようなことは、四次増幅パス１８が２．５ＧＨｚで負の利得を実現する図２において見ることができる。さらに、先に述べたように、目的の周波数（ここでは２．５ＧＨｚ）とクロスオーバー周波数（ここでは１０ＧＨｚ）との間の小さい周波数比を考えると、特に高いＲＦ周波用途において、ナイキスト安定性基準を維持しながら利得をさらに上昇させることができる様式で増幅パスを構成する余地はほとんどない。例えば、マルチパスフィードフォワード低域通過増幅器１０の安定性を維持するために、各高次増幅パスは、周波数の規模が縮小されて、高次増幅パスが一次増幅パスよりも小さいクロスオーバー周波数を有することを確実にする。さらに、特に、いくつかの増幅段は、その関連した３ｄＢ帯域幅が目的の周波数を越える場合には低い利得を呈し得、したがって、理論的に可能なものより少ない利得をもたらす。さらには、様々な用途において、閉フィードバックループ構成によって引き起こされるクロスオーバー周波数の減少は、いくつかのＲＦ用途で利得を十分に上昇させることができる様式でマルチパスフィードフォワード低域通過増幅器１０を構成することにさらなる課題を提示する。
【００２５】
本開示は、そのような問題が、フィードバック構成内で安定した周波数応答を維持しながらクロスオーバー周波数から目的の周波数にかけて素早く上昇する利得を達成することができるマルチパスフィードフォワード増幅器を設計することによって改善され得ることを認識する。したがって、利得をより早く達成することができるマルチパスフィードフォワード帯域通過増幅器トポロジが提案される。具体的には、本開示は、上記の低域通過増幅段とは異なり、帯域通過共振回路がクロスオーバー周波数から目的の周波数にかけて急速に上昇する利得を達成することを認識する。したがって、帯域通過共振回路は、クロスオーバー周波数から目的の周波数にかけて素早く上昇する利得を達成するために、マルチパスフィードフォワード増幅器内に増幅段として実装され得る。そのようなマルチパスフィードフォワード帯域通過増幅器は、現代の処理技術のスケーリングされた処理ノードに実装される低利得固有コンポーネントを使用して、高周波ＲＦ信号などの高周波数において高利得を達成することができる。さらに、帯域通過共振回路を実装することは、マルチパスフィードフォワード増幅器が高利得を達成することができる周波数範囲の帯域幅を増加させ得る。いくつかの実装例において、マルチパスフィードフォワード帯域通過増幅器は、帯域通過共振回路をカスケードして、目的の周波数においてさらに高い利得を達成することができる。異なる実施形態は、異なる利点を有し得、特定の利点は、本明細書に記載される実施形態のうちのいずれかに必ずしも必要とされるわけではない。
【００２６】
利得の観点から見ると、同じＱを有する任意の共振回路（低域通過、帯域通過、または複合）は、同じ利得を提供する。しかしながら、各共振回路は異なる位相応答を呈する。帯域通過共振回路は、その中心周波数（共振周波数）の両側で対称の周波数応答を有するため、中心周波数の右側で補償される周波数は、中心周波数の左側でも補償される。要するに、帯域通過共振回路は、中心周波数に向かって利得を押し出し、中心周波数で達成され得る利得を最適化する。増幅段として実装されるとき、帯域通過共振回路の位相が、低域通過増幅段（上記載のものなど）と同じ、中心周波数の高周波側で−９０°であるため、帯域通過共振回路は、上記の増幅段共有補償構造内に途切れなく組み込むことができる。さらに、補償された位相応答は中心周波数の低周波側（＋９０°）に反射されるため、マルチパスフィードフォワード帯域通過増幅器の伝達関数は、ナイキスト安定性基準を満たすことが保証され得る。したがって、帯域通過共振回路の位相応答は、安定性を維持しながら急速に上昇する利得を達成するための利点を提供する。
【００２７】
図３は、本開示の様々な態様に従う例示的なマルチパスフィードフォワード帯域通過増幅器１００のブロック図である。マルチパスフィードフォワード帯域通過増幅器１００は、入力電気信号の信号特性（例えば、電流、電圧、電力、他の信号特性、またはそれらの組み合わせ）を増加させるように構成される電子装置（電子回路および／または１つ以上のコンポーネント）である。図３の実施形態は、多くの点で図１の実施形態と類似している。そのため、図１および図３内の類似の機構は、明確性および簡潔性のために同じ参照数字で識別される。図３は、本開示の発明概念をより良く理解するために明確性の目的で簡略化されている。追加機構がマルチパスフィードフォワード帯域通過増幅器１００内に追加され得、以下に記載される機構の一部は、マルチパスフィードフォワード帯域通過増幅器１００の他の実施形態において、交換または除去され得る。
【００２８】
マルチパスフィードフォワード低域通過増幅器１０と同様に、マルチパスフィードフォワード帯域通過増幅器１００は、並列にある異なる増幅パスを含み、各増幅パスは異なる周波数応答をもたらし得、いくつかの増幅パスは、選択された周波数で他の増幅パスを回避するか、またはそれを通り過ぎてフィードフォワードするように設計され得る。図３では、マルチパスフィードフォワード帯域通過増幅器１００は、入力端子ＩＮおよび出力端子ＯＵＴとの間に、一次増幅パス１２、二次増幅パス１４、三次増幅パス１６、および四次増幅パス１８などの高次増幅パスを連続して含む四次マルチパスフィードフォワード帯域通過増幅器を描写する。各増幅パスは、部分的に異なり、かつ／または他の増幅パスと部分的に重複し得る。
【００２９】
各増幅パスはまた、少なくとも１つの増幅段によって画定される。マルチパスフィードフォワード低域通過増幅器１０とは対照的に、マルチパスフィードフォワード帯域通過増幅器１００は、低域通過増幅段（各低域通過増幅段（利得段）が目的の周波数範囲内に一次周波数応答を有する利得ブロックを表す）および帯域通過増幅段（以下に記載されるような二次共振回路）の組み合わせを使用して増幅パスを画定する。図３では、各低域通過増幅段は低域通過増幅器であり、各帯域通過増幅段は帯域通過共振回路である。例えば、マルチパスフィードフォワード帯域通過増幅器１００は、様々な増幅パスを画定するように構成される低域通過増幅器２０、低域通過増幅器２２、低域通過増幅器２４、および低域通過増幅器２８と共に、帯域通過共振回路１２０および帯域通過共振回路１２２を含む。各帯域通過共振回路は、中心周波数で利得を最大限にして、周波数範囲内でいくらかの利得を達成することができる。描写された実施形態において、各増幅パスの最初の増幅段および最終の増幅段は低域通過増幅段であり、各増幅パスの任意の中間増幅段は帯域通過増幅段である。一次増幅パス１２は、入力端子ＩＮと出力端子ＯＵＴとの間に接続される低域通過増幅器２０など、単一の低域通過増幅段を含む。二次増幅パス１４は、入力端子ＩＮと出力端子ＯＵＴとの間に直列に接続される低域通過増幅器２２および低域通過増幅器２４など、２つの低域通過増幅段を含む。三次増幅パス１６は、入力端子ＩＮと出力端子ＯＵＴとの間に直列に接続される低域通過増幅器２２、帯域通過共振回路１２０、および低域通過増幅器２８など、２つの低域通過増幅段と１つの帯域通過増幅段とを含む。四次増幅パス１８は、入力端子ＩＮと出力端子ＯＵＴとの間に直列に接続される低域通過増幅器２２、帯域通過共振回路１２２、帯域通過共振回路１２０、および低域通過増幅器２８など、２つの低域通過増幅段と２つの帯域通過増幅段とを含む。マルチパスフィードフォワード帯域通過増幅器１００は、高次増幅パスを含むことができ、各高次増幅パスは、その次数度に等しい数の増幅段を含む。
【００３０】
マルチパスフィードフォワード帯域通過増幅器１００はまた、増幅段共有を実装する。例えば、描写された実施形態において、二次増幅パス１４、三次増幅パス１６、および四次増幅パス１８の第１の増幅段は、同じ増幅器、低域通過増幅器２２である。さらに、三次増幅パス１６の帯域通過増幅段および低域通過増幅段は、四次増幅パス１８の帯域通過増幅段および低域通過増幅段と同じであるため、三次増幅パス１６および四次増幅パス１８は帯域通過共振回路１２０および低域通過増幅器２８を共有する。本開示は他の増幅段共有構成を企図し、描写された実施形態は単に例証のためであることに留意されたい。さらに、本開示は、いくつかの実装例においては、増幅パス内の増幅段間での共有を企図する。様々な実装例において、マルチパスフィードフォワード帯域通過増幅器１００の各増幅器、各増幅段、および／または各増幅パスは、シングルエンド、差動、または部分的にシングルエンドおよび部分的に差動であり得る。
【００３１】
低域通過増幅段および帯域通過増幅段は、ナイキスト安定性基準を満たす様式で組み合わされる。例えば、描写された実施形態において、帯域通過増幅段は各増幅パスの中間増幅段として実装され、低域通過増幅段および帯域通過増幅段は安定性を維持しながら高利得を達成するために構成される。本開示はまた、全ての増幅段内、または描写されるような中間増幅段以外の増幅段内に帯域通過共振回路を実装するマルチパスフィードフォワード帯域通過増幅器構成を企図する。いくつかの実装例において、増幅段は、いかなるミラーキャパシタンスも無効にするように構成され得る関連した補償キャパシタを有し得る。例えば、描写された実施形態において、補償キャパシタＣｇｄは、逆極性にある二次増幅パス１４の最終の増幅段（ここでは低域通過増幅器２４）の入力および出力に接続される。
【００３２】
図４は、本開示の様々な態様に従う例示的な帯域通過共振回路１５０の回路図である。帯域通過共振回路１５０は、アクティブ二次Ｇｍ−Ｃフィルタとして構成される  描写された実施形態において、帯域通過共振回路１５０は、キャパシタＣ１、キャパシタＣ２、ならびに３つの一次利得ブロック、つまり関連したトランスコンダクタンスＧｍを有するトランスコンダクタンス増幅器１５２、関連したトランスコンダクタンスＧｍ１を有するトランスコンダクタンス増幅器１５４、および関連したトランスコンダクタンスＧｍ２を有するトランスコンダクタンス増幅器１５６を含む。トランスコンダクタンス増幅器１５２は、第１のトランスコンダクタンス段を形成することができ、トランスコンダクタンス増幅器１５６に並列に接続されるトランスコンダクタンス増幅器１５４は、第２のトランスコンダクタンス段を形成することができる。帯域通過共振回路１５０と関連した二次伝達関数は、以下のように表され、
【数１】
2016201799.tif 000003
式中、ω０は帯域通過共振回路１５０の共振周波数（中心周波数）であり、Ｑは線質係数（その共振周波数に対する帯域通過共振回路１５０の帯域幅を特徴付ける）である。様々な実装例において、出力抵抗がないと仮定して、帯域通過共振回路１５０と関連した二次伝達関数は、以下のように表され得る。
【数２】
2016201799.tif 000004
構成されるように、帯域通過共振回路１００の連続したトランスコンダクタンス段は、正のフィードバックを提供する。図４は、本開示の発明概念をより良く理解するために明確性の目的で簡略化されている。追加機構が帯域通過共振回路１５０内に追加され得、以下に記載される機構の一部は、帯域通過共振回路１５０の他の実施形態において、交換され得るか、または除去され得る。
【００３３】
帯域通過共振回路１５０が望ましい装置領域よりも広い領域を費やし得るインダクタを実装せずに達成され得るように、帯域通過共振回路１５０は、アクティブインダクタを効果的に形成する正のフィードバックトランスコンダクタンスループを呈する。中心周波数（Ｆｃ）、Ｑ係数、利得、および３ｄＢ帯域幅を含む、帯域通過共振回路１５０に関連した様々なパラメータは、所望の周波数で所望の利得を達成するように設計され得る。理論上は、Ｑ係数は非常に高くなり得る。しかしながら、たとえ非常に高いＱ係数が達成され得るとしても、その高いＱ係数は、帯域通過共振回路１５０が目的の周波数範囲全体、特にＲＦ用途に必要とされる目的の高周波数周辺（約２ＧＨｚ〜約３ＧＨｚなど）のより狭い周波数帯域（約１００ＭＨｚなど）で十分に高い利得を達成できることを保証しない。マルチパスフィードフォワード帯域通過増幅器トポロジにおけるそのような現象に対抗するため、増幅パスは１つを超える帯域通過共振回路１５０をカスケードして、より幅広い周波数範囲で急速に上昇する十分に高い利得を達成することができる。例えば、図３では、マルチパスフィードフォワード帯域通過増幅器１００は、帯域通過共振回路をカスケードして、より大きな周波数帯域幅にわたって十分に高い利得を達成する。例えば、四次増幅パス１８、帯域通過共振回路１２０、および帯域通過共振回路１２２は、より幅広い周波数範囲で十分に高い利得を達成することができる様式でカスケードされ、その各々は帯域通過共振回路１５０として構成され得る。様々な実装例において、マルチパスフィードフォワード帯域通過増幅器１００は、十分に大きな周波数範囲にわたって約２．５ＧＨｚ〜約３．０ＧＨｚの中心周波数で十分に高い利得を達成することができる。例えば、いくつかの実装例において、マルチパスフィードフォワード帯域通過増幅器１００は、約２．５ＧＨｚの中心周波数で１００ＭＨｚ周波数帯域において約４０ｄＢ以上の利得を獲得できることが認められている。
【００３４】
様々な実装例において、帯域通過共振回路の各トランスコンダクタンス増幅器（トランスコンダクタンス増幅器１５２、トランスコンダクタンス増幅器１５４、およびトランスコンダクタンス増幅器１５６）は、トランジスタレベル増幅トポロジを使用して実装され得る。帯域通過共振回路１５０は正のフィードバックを呈し、段共有はマルチパスフィードフォワード帯域通過増幅器トポロジ内に実装されるため、増幅トランジスタトポロジを各トランスコンダクタンス増幅器用に慎重に選択しなければならない。図５Ａ、図５Ｂ、図５Ｃ、および図５Ｄは、本開示の様々な態様に従う、図４の帯域通過共振回路１５０のトランスコンダクタンス増幅器などのトランスコンダクタンス増幅器を実装するために使用され得る例示的なトランジスタレベル一次増幅ポロジを描写する。図５Ａは、例示的な差動トランジスタレベル増幅トポロジ１６０を描写し、図５Ｂは、例示的な疑似差動トランジスタレベル増幅トポロジ１６５を描写し、図５Ｃは、例示的な相補疑似差動トランジスタレベル増幅トポロジ１７０を描写し、図５Ｄは、例示的な相補差動トランジスタレベル増幅トポロジ１７５を描写する。描写された増幅トランジスタトポロジは、様々な増幅器回路ノード、負荷トランジスタ電気回路、電流源トランジスタ電気回路、および／または本明細書に記載されるトランスコンダクタ増幅器を実現するための他の電気回路でＤＣ電圧レベルを制御するように構成される同相電気回路などの、さらなる電気回路と連結して実装されて、トランスコンダクタンス増幅器を達成し得る。本開示はまた、様々な設計上の検討事項によって、本明細書に記載される低域通過増幅段および／または帯域通過増幅段のための構成要素として様々なトランジスタレベル一次増幅トポロジを使用することを企図する。図５Ａ、図５Ｂ、図５Ｃ、および図５Ｄは、本開示の発明概念をより良く理解するために明確性の目的で簡略化されている。追加機構が増幅器トランジスタトポロジ１６０、１６５、１７０、および１７５内に追加され得、以下に記載される機構の一部は、増幅器トランジスタトポロジ１６０、１６５、１７０、および１７５の他の実施形態において、交換され得るか、または除去され得る。例えば、増幅器トランジスタトポロジの出力でキャパシタンスを制限する帯域幅は、簡潔性の目的のために描写されていない。
【００３５】
図５Ａでは、差動トランジスタレベル増幅トポロジ１６０は、差動対のＮＭＯＳ増幅トランジスタ、ＮＭＯＳ増幅トランジスタＮ１、およびＮＭＯＳ増幅トランジスタＮ２を含む。ＮＭＯＳ増幅トランジスタＮ１およびＮＭＯＳ増幅トランジスタＮ２は、正の入力端子ＩＮ＋および負の入力端子ＩＮ−にそれぞれ接続されるゲートと、正の出力端子ＯＵＴ＋および負の出力端子ＯＵＴ−にそれぞれ接続されるドレインと、電流源Ｉ１に接続されるソースとを有する。様々な実装例において、電流源Ｉ１は、電流源トランジスタ構成を使用して実装され得る。図５Ｂでは、疑似差動トランジスタレベル増幅トポロジ１６５は、疑似差動対のＮＭＯＳ増幅トランジスタ、ＮＭＯＳ増幅トランジスタＮ３、およびＮＭＯＳ増幅トランジスタＮ４を含む。ＮＭＯＳ増幅トランジスタＮ３およびＮＭＯＳ増幅トランジスタＮ４は、正の入力端子ＩＮ＋および負の入力端子ＩＮ−にそれぞれ接続されるゲートと、正の出力端子ＯＵＴ＋および負の出力端子ＯＵＴ−にそれぞれ接続されるドレインと、一定電圧（例えば、接地（ＧＮＤ））に接続されるソースとを有する。差動トランジスタレベル増幅トポロジ１６０および疑似差動トランジスタレベル増幅トポロジ１６５は、ＮＭＯＳ増幅トランジスタ構成を描写し、本開示は、様々な実装例において、差動トランジスタレベル増幅トポロジ１６０および疑似差動トランジスタレベル増幅トポロジ１６５の対応するＰＭＯＳ型を企図する。
【００３６】
図５Ｃでは、相補疑似差動トランジスタレベル増幅トポロジ１７０は、疑似差動対のＮＭＯＳ増幅トランジスタ、ＮＭＯＳ増幅トランジスタＮ５、およびＮＭＯＳ増幅トランジスタＮ６、ならびに疑似差動対のＰＭＯＳ増幅トランジスタ、ＰＭＯＳ増幅トランジスタＰ１、およびＰＭＯＳ増幅トランジスタＰ２を含む。ＮＭＯＳ増幅トランジスタＮ５およびＮＭＯＳ増幅トランジスタＮ６は、正の入力端子ＩＮ＋および負の入力端子ＩＮ−にそれぞれ接続されるゲートと、正の出力端子ＯＵＴ＋および負の出力端子ＯＵＴ−にそれぞれ接続されるドレインと、接地（ＧＮＤ）などの参照電圧に接続されるソースとを有する。同様に、ＰＭＯＳ増幅トランジスタＰ１およびＰＭＯＳ増幅トランジスタＰ２は、正の入力端子ＩＮ＋および負の入力端子ＩＮ−にそれぞれ接続されるゲートと、正の出力端子ＯＵＴ＋および負の出力端子ＯＵＴ−にそれぞれ接続されるドレインと、電力供給（ＶＤＤ）などの参照電圧に接続されるソースとを有する。図５Ｄでは、相補差動トランジスタレベル増幅トポロジ１７５は、差動対のＮＭＯＳ増幅トランジスタ、ＮＭＯＳ増幅トランジスタＮ７、およびＮＭＯＳ増幅トランジスタＮ８、ならびに差動対のＰＭＯＳ増幅トランジスタ、ＰＭＯＳ増幅トランジスタＰ３、およびＰＭＯＳ増幅トランジスタＰ４を含む。ＮＭＯＳ増幅トランジスタＮ７およびＮＭＯＳ増幅トランジスタＮ８は、正の入力端子ＩＮ＋および負の入力端子ＩＮ−にそれぞれ接続されるゲートと、正の出力端子ＯＵＴ＋および負の出力端子ＯＵＴ−にそれぞれ接続されるドレインと、電流源Ｉ２に接続されるソースとを有する。同様に、ＰＭＯＳ増幅トランジスタＰ３およびＰＭＯＳ増幅トランジスタＰ４は、正の入力端子ＩＮ＋および負の入力端子ＩＮ−にそれぞれ接続されるゲートと、正の出力端子ＯＵＴ＋および負の出力端子ＯＵＴ−にそれぞれ接続されるドレインと、電流源Ｉ３に接続されるソースとを有する。様々な実装例において、電流源Ｉ２および電流源Ｉ３は、電流源トランジスタ構成を使用して実装され得る。様々な実装例において、ＮＭＯＳ増幅トランジスタおよびＰＭＯＳ増幅トランジスタのゲートは、代わりに電圧源またはＡＣ結合キャパシタによって分離され得る。
【００３７】
図４に戻って、帯域通過共振回路１５０を設計するとき、各トランスコンダクタンス増幅器（トランスコンダクタンス増幅器１５２、トランスコンダクタンス増幅器１５４、およびトランスコンダクタンス増幅器１５６）のためのトランジスタレベル増幅トポロジは、所望の電圧振幅、直線性、トランスコンダクタンス、および同相利得を含む様々な検討事項によって慎重に選択される。例えば、電圧振幅を最小限にするため、または小さい同相利得を確実にするため、差動トランジスタレベル増幅トポロジ１６０が、トランスコンダクタンス増幅器として実装され得る。別の例では、大きい同相利得が所望される場合、疑似差動トランジスタレベル増幅トポロジ１６５または相補疑似差動トランジスタレベル増幅トポロジ１７０が、トランスコンダクタンス増幅器として実装され得る。さらに別の例では、より多くのトランスコンダクタンスが所望される場合、相補疑似差動トランジスタレベル増幅トポロジ１７０または相補差動トランジスタレベル増幅トポロジ１７５が、トランスコンダクタンス増幅器として実装され得る。
【００３８】
様々な実装例において、各増幅段はＡＣ結合であり、増幅段が入力信号のＡＣコンポーネントを処理することができるように、増幅段への入力信号のＤＣコンポーネントを単離する。いくつかの実装例において、ＡＣ結合は、１つの増幅段からの出力を後続の増幅段の入力から単離することができ、後続の増幅段の入力の異なるバイアス、および後続の増幅段のゲート電圧を可能にする。さらに、様々な実装例において、マルチパスフィードフォワード帯域通過増幅器の帯域通過特性および／またはＡＣ特性に起因して、バイアスは、マルチパスフィードフォワード帯域通過増幅器の高速処理を維持および／または増強することができるパッシブコンポーネントを使用して実装され得る。例えば、ＡＣ入力がバイパスキャパシタを介して接続され得る一方、差動対のＤＣバイアス点を設定するために抵抗器が使用され得る。各トランスコンダクタンス増幅器のための同相フィードバックもまた、アクティブ負荷が疑似差動対として機能するように同様の方法で設定され、そのトランスコンダクタンスが浪費されることを防ぐことができる。
【００３９】
図６Ａおよび図６Ｂは、ＡＣ結合および／またはパッシブバイアスと共に構成される例示的なトランジスタレベル一次増幅トポロジの回路図であり、本開示の様々な態様に従うマルチパスフィードフォワード帯域通過増幅器１００の様々な増幅段内に実装され得る。図６Ａでは、トランジスタレベル増幅トポロジ１８０は、マルチパスフィードフォワード帯域通過増幅器１００内の低域通過増幅器２０などの、マルチパスフィードフォワード増幅器内の増幅パスの最初の増幅段（または前共振回路増幅段）として実装され得る差動トランジスタレベル増幅トポロジを描写する。差動対のＮＭＯＳ増幅トランジスタ、ＮＭＯＳ増幅トランジスタＮ９、およびＮＭＯＳ増幅トランジスタＮ１０は、正の入力端子ＩＮ＋および負の入力端子ＩＮ−にそれぞれ接続されるゲートと、正の出力端子ＯＵＴ＋および負の出力端子ＯＵＴ−にそれぞれ接続されるドレインと、ＮＭＯＳ電流源トランジスタＳ１に接続されるソースとを有する。各入力はＡＣ結合であり、キャパシタＣ３は正の入力端子ＩＮ＋およびＮＭＯＳ増幅トランジスタＮ９に接続され、キャパシタＣ４は負の入力端子ＩＮ−およびＮＭＯＳ増幅トランジスタＮ１０に接続される。抵抗器Ｒ１および抵抗器Ｒ２は、差動対のＮＭＯＳ増幅トランジスタのＤＣバイアス点を設定するように構成され得る。例えば、抵抗器Ｒ１は、バイアス電圧（Ｎバイアス）およびＮＭＯＳ増幅トランジスタＮ９のゲートに接続され、抵抗器Ｒ２は、バイアス電圧およびＮＭＯＳ増幅トランジスタＮ１０に接続される。図６Ａは、本開示の発明概念をより良く理解するために明確性の目的で簡略化されている。追加機構がトランジスタレベル増幅トポロジ１８０内に追加され得、以下に記載される機構の一部は、トランジスタレベル増幅トポロジ１８０の他の実施形態において、交換され得るか、または除去され得る。
【００４０】
図６Ｂでは、トランジスタレベル増幅トポロジ１８５は、マルチパスフィードフォワード帯域通過増幅器１００内の帯域通過共振回路１２０の入力段などの、マルチパスフィードフォワード増幅器内の増幅段として構成される帯域通過共振回路の入力段として実装され得る相補トランジスタレベル増幅トポロジを描写する。相補トランジスタレベル増幅トポロジは、差動対のＮＭＯＳ増幅トランジスタ、ＮＭＯＳ増幅トランジスタＮ１１、およびＮＭＯＳ増幅トランジスタＮ１２、ならびに疑似差動対のＰＭＯＳ増幅トランジスタ、ＰＭＯＳ増幅トランジスタＰ５、およびＰＭＯＳ増幅トランジスタＰ６を含む。ＮＭＯＳ増幅トランジスタＮ１１およびＮＭＯＳ増幅トランジスタＮ１２は、正の入力端子ＩＮ１＋および負の入力端子ＩＮ１−にそれぞれ接続されるゲートと、正の出力端子ＯＵＴ＋および負の出力端子ＯＵＴ−にそれぞれ接続されるドレインと、バイアス電圧（Ｔバイアス）に接続されるゲートを有する電流源トランジスタＳ２に接続されるソースとを有する。同様に、ＰＭＯＳ増幅トランジスタＰ５およびＰＭＯＳ増幅トランジスタＰ６は、正の入力端子ＩＮ２＋および負の入力端子ＩＮ２−にそれぞれ接続されるゲートと、負の出力端子ＯＵＴ−および正の出力端子ＯＵＴ＋にそれぞれ接続されるドレインと、電力供給（ＶＤＤ）などの参照電圧に接続されるソースとを有する。ここで留意すべきは、トランジスタレベル増幅トポロジ１８５は増幅段共有用に構成されるということである。例えば、マルチパスフィードフォワード増幅器内の帯域通過共振回路１２０の入力段として実装されるとき、帯域通過共振回路１２０は、入力端子ＩＮ１＋およびＩＮ１−が低域通過増幅器２０に接続され得、入力端子ＩＮ２＋およびＩＮ２−が帯域通過共振回路１２２に接続され得るように、三次増幅パス１６および四次増幅パス１８間で共有される。各入力はＡＣ結合であり、キャパシタＣ５は正の入力端子ＩＮ１＋およびＮＭＯＳ増幅トランジスタＮ１１に接続され、キャパシタＣ６は負の入力端子ＩＮ１−およびＮＭＯＳ増幅トランジスタＮ１２に接続され、キャパシタＣ７は正の入力端子ＩＮ２＋およびＰＭＯＳ増幅トランジスタＰ５に接続され、キャパシタＣ８は負の入力端子ＩＮ２−およびＰＭＯＳ増幅トランジスタＰ６に接続される。抵抗器Ｒ４および抵抗器Ｒ５は、差動対の増幅トランジスタのＤＣバイアス点を設定するように構成され得、抵抗器Ｒ６および抵抗器Ｒ７は、同相フィードバックバイアスを設定するように構成され得る。例えば、抵抗器Ｒ４は、バイアス電圧（Ｎバイアス）およびＮＭＯＳ増幅トランジスタＮ１１のゲートに接続され、抵抗器Ｒ５は、バイアス電圧およびＮＭＯＳ増幅トランジスタＮ１２に接続され、抵抗器Ｒ６は、同相フィードバックバイアス電圧（ＣＭＢＦ）およびＰＭＯＳ増幅トランジスタＰ５のゲートに接続され、抵抗器Ｒ７は、同相フィードバックバイアス電圧およびＰＭＯＳ増幅トランジスタＰ６に接続される。図６Ｂは、本開示の発明概念をより良く理解するために明確性の目的で簡略化されている。追加機構がトランジスタレベル増幅トポロジ１８５内に追加され得、以下に記載される機構の一部は、トランジスタレベル増幅トポロジ１８５の他の実施形態において、交換され得るか、または除去され得る。
【００４１】
様々な実装例において、各増幅段からの出力インピーダンスは帯域通過共振回路のＱ係数を下げる傾向があるため、帯域通過共振回路の入力トランスコンダクタンス段は、負のトランスコンダクタンスを達成するように構成され得る。例えば、帯域通過共振回路１５０のトランスコンダクタンス増幅器１５２は、負のトランスコンダクタンス（−Ｇｍ）を達成するように構成されて、帯域通過共振回路１５０のＱ係数を上昇させ得る。いくつかの実装例において、入力トランスコンダクタンス段内で負のトランスコンダクタンスを使用することなく、帯域通過共振回路の利得が一次低域通過増幅段（低域通過増幅器２２など）よりも約１０ｄＢ低い場合があることが認められている。図７は、本開示の様々な態様に従う、マルチパスフィードフォワード帯域通過増幅器１００内の増幅段として実装され得る、負のトランスコンダクタンスを呈する例示的なトランジスタレベル一次増幅トポロジ１９０の回路図である。様々な実装例において、トランジスタレベル一次増幅トポロジ１９０は、帯域通過共振回路１５０の入力トランスコンダクタンス段（例えば、トランスコンダクタンス増幅器１５２）として実装され得る。図７の実施形態は、多くの点で図６Ｂの実施形態と類似している。そのため、図６Ｂおよび図７内の類似の機構は、明確性および簡潔性のために同じ参照数字で識別される。
【００４２】
図７では、トランジスタレベル増幅トポロジ１９０は、トランジスタレベル増幅トポロジ１９０が疑似差動対のＰＭＯＳ増幅トランジスタ、ＰＭＯＳ増幅トランジスタＰ７、およびＰＭＯＳ増幅トランジスタＰ８をさらに含むことを除き、トランジスタレベル増幅トポロジ１８５に類似した相補トランジスタレベル増幅トポロジを描写し、それは、キャパシタＣ７およびキャパシタＣ８にそれぞれ接続されるゲートと、正の出力端子ＯＵＴ＋および負の出力端子ＯＵＴ−にそれぞれ接続されるドレインと、電力供給（ＶＤＤ）などの参照電圧に接続されるソースとを有する。描写された実施形態において、トランジスタレベル増幅トポロジ１９０のアクティブ負荷は交差結合され、トランジスタレベル増幅トポロジ１９０の入力（入力端子ＩＮ１＋および入力端子ＩＮ１−）は、負のトランスコンダクタンスを生じる。図７は、本開示の発明概念をより良く理解するために明確性の目的で簡略化されている。追加機構がトランジスタレベル増幅トポロジ１９０内に追加され得、以下に記載される機構の一部は、トランジスタレベル増幅トポロジ１９０の他の実施形態において、交換され得るか、または除去され得る。
【００４３】
共振周波数（言い換えれば、中心周波数）は帯域通過共振回路のトランスコンダクタンスおよびキャパシタンスに依存するため、帯域通過共振回路を実装するマルチパスフィードフォワード帯域通過増幅器の適切な動作を確実にするためには、帯域通過共振回路のトランスコンダクタンスは比較的一定していなければならない。様々な実装例において、マルチパスフィードフォワード帯域通過増幅器１００は、その関連した増幅トランジスタが比較的一定したトランスコンダクタンスを呈することを確実にし、ひいては帯域通過共振回路が所望の中心周波数で所望の利得を達成することを確実にするためのバイアス体系を実装する。本開示は、各増幅段が比較的一定したトランスコンダクタンスを呈するように、マルチパスフィードフォワード帯域通過増幅器１００のバイアス増幅トランジスタのためのバイアスサーボループを提案する。様々な実装例において、増幅トランジスタの電源電圧（Ｖｄｓ）へのドレインは、サーボループ内で調節されて比較的一定したトランスコンダクタンスを確実にする。
【００４４】
図８は、本開示の様々な態様に従う比較的一定したトランスコンダクタンスバイアスを達成するために増幅段用に実装され得る例示的なバイアスサーボループ２００の回路図である。バイアスサーボループ２００は、例えば、電流源トランジスタＳＴに印加されるバイアス電圧（Ｔバイアス）、またはＤＣバイアストランジスタＳＮに印加されるバイアス電圧（Ｎバイアス）を設定することによって、増幅段の増幅トランジスタを付勢することができる。ここで留意すべきは、電流源トランジスタＳＴは、バイアス電圧Ｔバイアスを受信する本明細書に記載されるトランジスタレベル増幅トポロジ内の任意のトランジスタを表し、ＤＣバイアストランジスタＳＮは、バイアス電圧Ｎバイアスを受信する本明細書に記載されるトランジスタレベル増幅トポロジ内の任意のトランジスタを表すということである。図８では、バイアスサーボループ２００は、ＶＲＥＦ（いくつかの実装例において、装置の特徴によっては電圧Ｖテールと等しい場合がある）などの参照電圧に接続される負の入力端子（−）と、ノード２０６およびノード２０８にそれぞれ接続される正の入力端子（＋）とを有する増幅器２０２および増幅器２０４を含む。バイアスサーボループ２００は、バイアス抵抗器ＲＢ、一対のＮＭＯＳトランジスタ（ＮＭＯＳトランジスタＮ１３およびＮＭＯＳトランジスタＮ１４）、および一対のＰＭＯＳトランジスタ（ＰＭＯＳトランジスタＰ９およびＰＭＯＳトランジスタＰ１０）をさらに含む。様々な実装例において、一対のＮＭＯＳトランジスタは異なるサイズであり、一対のＰＭＯＳトランジスタは同じサイズである。例えば、ＮＭＯＳトランジスタＮ１４は、ＮＭＯＳトランジスタＮ１３よりも大きいサイズを有し、ＰＭＯＳトランジスタＰ９は、ＰＭＯＳトランジスタＰ１０と同じサイズを有する。そのような実装例において、サイズの違いの他に、ＮＭＯＳトランジスタＮ１３およびＮＭＯＳトランジスタＮ１４は、電流源トランジスタＳＴに印加されるバイアス電圧（Ｔバイアス）に合うように構成される。ＮＭＯＳトランジスタＮ１３およびＮＭＯＳトランジスタＮ１４は、増幅器２０４の出力に接続されるゲートと、ノード２０８およびノード２０６にそれぞれ接続されるドレインとを有する。ＮＭＯＳトランジスタＮ１３は、接地（ＧＮＤ）などの参照電圧に接続されるソースを有し、ＮＭＯＳトランジスタＮ１４は、その値が獲得されるトランスコンダクタンスを主に確定するバイアス抵抗器ＲＢを介して参照電圧に接続されるソースを有する。バイアス抵抗器ＲＢの抵抗は、比較的一定した温度係数を有するように設計される。様々な実装例において、バイアス抵抗器ＲＢは、プロセスばらつきを克服するように調整され得る。バイアス抵抗器ＲＢは、いくつかの実装例において、抵抗器の抵抗を調整するためのスイッチングネットワークを有する一連の抵抗器、および／または１つの抵抗器を表すことに留意されたい。同様に、ＰＭＯＳトランジスタＰ９およびＰＭＯＳトランジスタＰ１０は、増幅器２０２の出力に接続されるゲートと、ノード２０８およびノード２０６にそれぞれ接続されるドレインと、電力供給（ＶＤＤ）などの参照電圧に接続されるソースとを有する。いくつかの実装例において、増幅器２１０は、ＤＣバイアストランジスタＳＮのゲートに接続される出力と、電流源トランジスタＳＴのドレインに接続される負の入力端子（−）と、電圧（Ｖテール）に接続される正の入力端子（＋）とを有し得る。構成されるように、増幅器２０２および増幅器２０４は、ノード２０８での電圧に実質的に等しく、かつ参照電圧レベルに実質的に等しい電圧をノード２０６で達成することができ、それは、装置の特徴によって電圧Ｖテールと同じ場合、またはそうでない場合がある。増幅器２０２および増幅器２０４を一定電圧に拘束することは、バイアス抵抗器ＲＢと関連した電流を流すように（例えば、いくつかの実装例において、１／Ｇｍ）電流を強制して、電流がトランジスタ間で変化しすぎることを防ぐことができる。様々な実装例において、帯域通過共振回路１５０の各トランスコンダクタンス段は、関連したバイアスサーボループを有する。様々な実装例において、マルチパスフィードフォワード帯域通過増幅器１００の各増幅段は、関連したバイアスサーボループを有する。図８は、本開示の発明概念をより良く理解するために明確性の目的で簡略化されている。追加機構がバイアスサーボループ２００内に追加され得、以下に記載される機構の一部は、バイアスサーボループ２００の他の実施形態において、交換され得るか、または除去され得る。
【００４５】
マルチパスフィードフォワード帯域通過増幅器の増幅段内に帯域通過共振回路を実装するとき、特に帯域通過共振回路の正のフィードバック特性から生じる、同相制御および同相安定性が重要になる。同相安定性は、マルチパスフィードフォワード帯域通過増幅器によって実装される任意の増幅段共有と共に、どのトランジスタレベル増幅トポロジが各増幅段用に選択されるかに強く影響を及ぼす。例えば、様々な実装例において、各増幅段は、同相抑制を呈する増幅トランジスタトポロジに制限され得、０ｄＢ未満または０ｄＢ超のいずれかの同相利得を達成し、その上安定している。図９は、本開示の様々な態様に従う、同相利得の観点から見た例示的なマルチパスフィードフォワード帯域通過増幅器１００のブロック図である。図９では、約０ｄＢ未満の負の同相利得は、近接した線の陰影によって表され、約０ｄＢより大きい正の同相利得は、点で描いた陰影によって表される。様々な実装例において、マルチパスフィードフォワード帯域通過増幅器１００の一次増幅パスは、一次増幅パスがマルチパスフィードフォワード帯域通過増幅器１００の全体の同相利得を支配して安定性を達成するように、正の同相利得を呈するように設計される。増幅段共有が理由で、全体の負の同相利得は達成することが困難であることに留意されたい。各増幅段は、マルチパスフィードフォワード帯域通過増幅器１００が安定した位相で０ｄＢより大きい全体のマルチパス同相利得を呈するように、図５Ａ〜５Ｄに描写されるトランジスタレベル増幅トポロジのうちの１つを使用して実装される。例えば、低域通過増幅器２０は、その一次安定特性で全体の同相利得を支配する正の同相利得を達成するトランジスタレベル増幅トポロジで構成され、低域通過増幅器２２、低域通過増幅器２４、および低域通過増幅器２８は、負の同相利得を達成する増幅トランジスタトポロジで構成され、帯域通過共振回路１２０は、差動対の入力トランジスタに対応して負の同相利得および正の同相利得を達成するトランジスタレベル増幅トポロジで構成され、帯域通過共振回路１２２は、負の同相利得を達成するトランジスタレベル増幅トポロジで構成される。マルチパスフィードフォワード帯域通過増幅器１００は、全体の正のマルチパス同相利得を呈し、本開示は、全体の負のマルチパス同相利得を呈することができるマルチパスフィードフォワード帯域通過増幅器１００の様々な構成を企図する。図９は、本開示の発明概念をより良く理解するために明確性の目的で簡略化されている。追加機構がマルチパスフィードフォワード帯域通過増幅器１００内に追加され得、以下に記載される機構の一部は、マルチパスフィードフォワード帯域通過増幅器１００の他の実施形態において、交換され得るか、または除去され得る。
【００４６】
様々な実装例において、マルチパスフィードフォワード増幅器（例えば、マルチパスフィードフォワード低域通過増幅器１０およびマルチパスフィードフォワード帯域通過増幅器１００）およびマルチパスフィードフォワード増幅器を実装するためのシステム、ならびに／または図面の様々な回路および／もしくはコンポーネントは、関連した電子装置のボード上に実装され得る。本ボードは、電子装置の内部電子システムの様々なコンポーネントを保持し、さらに、他の周辺機器用のコネクタを提供することができる一般的な回路基板であり得る。本ボードは、システムの他のコンポーネントが電子的に通信することができる電子接続を提供することができる。任意の好適なプロセッサ（デジタル信号プロセッサ、マイクロプロセッサ、支持チップセットなどを含めた）、記憶素子などは、特定の構成の必要性、処理要求、コンピュータ設計、他の検討事項、またはそれらの組み合わせに基づいてボードに好適に結合され得る。外部記憶装置、センサ、音声／動画表示用のコントローラ、および周辺機器装置などの他のコンポーネントは、ケーブルを介してプラグインカードとしてボードに取り付けられ得るか、またはボード自体に組み込まれ得る。様々な実装例において、マルチパスフィードフォワード増幅器およびマルチパスフィードフォワード増幅器を実装するためのシステム、ならびに／または図面の様々な回路および／もしくはコンポーネントは、スタンドアローンモジュール（例えば、特定の用途または機能を実行するように構成される関連したコンポーネントおよび電気回路を有する装置）として実装され得るか、プラグインモジュールとして電子装置の特定用途向けハードウェア内に実装され得る。ここで留意すべきは、本開示の特定の実施形態は、システムオンチップ（ＳＯＣ）パッケージ内に、一部または全体のいずれかにおいて、容易に含まれ得るということである。ＳＯＣは、コンピュータまたは他の電子システムのコンポーネントを単一のチップ内に組み込む集積回路を表す。それは、デジタル、アナログ、混合信号、および多くの場合無線周波数機能を含み得、その全ては単一のチップ基板上に提供され得る。他の実施形態は、単一の電子パッケージ内に位置し、かつその電子パッケージを介して互いに密接に対話するように構成される複数の別個のＩＣを有するマルチチップモジュール（ＭＣＭ）を含み得る。様々な他の実施形態において、本明細書に記載される様々な機能は、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、他の半導体チップ、またはそれらの組み合わせ内の１つ以上の半導体コア（シリコンコアなど）内に実装され得る。
【００４７】
ここで留意すべきは、図面に関して上に議論される活動は、信号処理に関与する任意の集積回路、特に特殊なソフトウェアプログラムまたはアルゴリズムを実行することができるものであり、その一部はデジタル化されたリアルタイムデータを処理することと関連し得るもの、に適用できることである。ある特定の実施形態は、マルチＤＳＰ信号処理、浮動小数点処理、信号／制御処理、固定関数処理、マイクロコントローラ用途などに関し得る。ある特定の文脈において、本明細書で議論される機構は、医療システム、科学計測、無線および有線通信、レーダー、産業用プロセス制御、音声および動画設備、電流検出、計装（高精密であり得る）、および他のデジタル処理式システムに適用可能であり得る。さらには、上に議論されるある特定の実施形態は、医療画像、患者モニタリング、医療計測、および在宅介護のためのデジタル信号処理技術において使用できるように設定され得る。これは、肺モニタ、加速度計、心拍数モニタ、ペースメーカなどを含み得る。他の用途は、安全システム（例えば、安定制御システム、運転者支援システム、ブレーキシステム、インフォテインメント、およびあらゆる種類の内装用途）用の自動車技術に関与し得る。さらには、パワートレインシステム（例えば、ハイブリッドおよび電気自動車における）は、電池監視、制御システム、報告制御、保守活動などにおいて高精度データ変換製品を使用することができる。さらに他の例となる状況において、本開示の教示は、生産性、エネルギー効率、信頼性を高めるのに役立つプロセス制御システムを含む産業市場において適用可能であり得る。消費者用途において、上に議論される単一処理回路の教示は、画像処理、自動焦点、および画像安定化（例えば、デジタルスチルカメラ、ビデオカメラなど用）のために使用され得る。他の消費者用途としては、ホームシアターシステム、ＤＶＤレコーダ、および高解像度テレビ用の音声および動画プロセッサを挙げることができる。さらに他の消費者用途として、高度タッチスクリーンコントローラ（例えば、任意のタイプのポータブルメディア装置用）を挙げることができる。故に、このような技術は、容易に、スマートフォン、タブレット、セキュリティシステム、ＰＣ、ゲーム技術、バーチャルリアリティ、シミュレーション訓練などの一部となり得る。
【００４８】
本明細書に概説される仕様、寸法、および関係は、例および教示の目的のみのために提供されている。これらの各々は、本開示の趣旨、または添付の特許請求の範囲から逸脱することなく、大幅に変化し得る。本仕様は、非限定的な例にのみ適用し、したがって、それらはそのようなものとして解釈されるべきである。前述の説明において、例となる実施形態は、特定のプロセッサおよび／またはコンポーネント配置に関連して説明されている。様々な修正および変更は、添付の特許請求の範囲を逸脱することなく、そのような実施形態に加えられ得る。説明および図面は、したがって、限定的ではなく例証的な意味に見なされる。さらに、上記の様々な電気回路構成は、本明細書に記載されるロック検出機序を達成する様々な設計実装を収容するために、交換される、置き換えられる、または別途修正され得る。さらには、相補電子装置、ハードウェア、ソフトウェアなどを使用することは、本開示の教示を実装するための同様に実行可能な選択肢を提供することができる。
【００４９】
ここで留意すべきは、本明細書で提供される多数の例において、相互作用は、２つ、３つ、４つ、またはそれ以上の電子コンポーネントに関して説明され得るということである。しかしながら、これは明確性および例の目的のみのために為されている。システムは、任意の好適な様式で確立され得ることを理解されたい。同様の設計代替手段に沿って、図面の例証されたコンポーネント、モジュール、回路、および素子のいずれかは、様々な可能性のある構成において組み合され得、その全ては明確に本明細書の幅広い範囲内にある。ある特定の場合において、限られた数の電気素子を参照することにのみによって所与の一連のフローの機能性のうちの１つ以上を説明することはより簡単であり得る。図面の電気回路およびその教示は、容易に拡張可能であり、より複雑／高度な配置および構成だけでなく多数のコンポーネントを収容することができることが理解されよう。したがって、提供される例は、範囲を制限するものでも、多種多様な他の構造に適用される可能性のある電気回路の幅広い教示を抑制するものでもない。
【００５０】
さらに、ここで留意すべきは、「１つの実施形態」、「例となる実施形態」、「実施形態」、「別の実施形態」、「いくつかの実施形態」、「様々な実施形態」、「他の実施形態」、「代替の実施形態」などに含まれる様々な機構（例えば、素子、構造、モジュール、コンポーネント、ステップ、動作、特徴など）への言及は、任意のそのような機構が本開示の１つ以上の実施形態に含まれるが、同じ実施形態内に組み合わされ得るか、または必ずしも組み合わされ得ないことを意味することが意図される。さらに、「に結合される」および「と結合される」は、本明細書で区別せずに使用され、別の機構「に結合される」または「と結合される」機構への言及は、本明細書に記載される機構機能性および動作を促進する任意の伝達結合手段、電気的結合手段、機械的結合手段、他の結合手段、またはそれらの組み合わせを含むことにさらに留意されたい。
【００５１】
多数の他の変形、代替、バリエーション、変更、および修正は、当業者の知るところであり得、本開示は、添付の特許請求の範囲内にある全てのそのような変形、代替、バリエーション、変更、および修正を包含することが意図される。米国特許商標庁（ＵＳＰＴＯ）、および、加えて、本出願において発行される任意の特許の任意の読者が、本明細書に添付される特許請求の範囲を解釈するのを助けるため、出願者は、（ａ）「のための手段」または「のためのステップ」という言葉が特定の特許請求の範囲内で具体的に使用されない限りは、添付の特許請求の範囲のいずれも、本明細書の出願日に存在する米国特許法第１１１０条の第６段落を行使することを意図しないこと、および（ｂ）本明細書のいかなる記述によっても、添付の特許請求の範囲内に別途反映されないいかなる方法で本開示を制限することを意図しないことに言及することを望む。
【００５２】
他の注記、例、および実装
【００５３】
様々な実装例において、複数の電子コンポーネントに結合される回路基板をさらに含み得る、任意のタイプのコンピュータの一部であり得るシステムが提供される。このシステムは、本明細書に記載されるような信号を増幅するための手段を含み得る。「ための手段」は、または代替的に、任意の好適なソフトウェア、電気回路、ハブ、コンピュータコード、ロジック、アルゴリズム、ハードウェア、コントローラ、インターフェース、リンク、バス、通信経路などと共に、本明細書に議論される任意の好適なコンポーネントを使用することを含み得る（しかしそれに制限されない）。様々な実装例において、このシステムは、命令が実行されると本明細書に議論される活動のうちのいずれかをシステムに実行させる命令を含むメモリを含む。様々な実装例において、本明細書に概説される様々な機能は、１つ以上の固定および／または有形メディア内にエンコードされるロジック（例えば、プロセッサまたは同様の機械などによって実行される、デジタル信号プロセッサ（ＤＳＰ）命令、ソフトウェア（オブジェクトコードおよびソースコードを含む可能性あり）として、特定用途向け集積回路（ＡＳＩＣ）内に提供される埋込ロジック）によって実装され得る。
【図１】
2016201799.tif 000005
【図２】
2016201799.tif 000006
【図３】
2016201799.tif 000007
【図４】
2016201799.tif 000008
【図５Ａ−Ｄ】
2016201799.tif 000009
【図６Ａ−Ｂ】
2016201799.tif 000010
【図７】
2016201799.tif 000011
【図８】
2016201799.tif 000012
【図９】
2016201799.tif 000013
【外国語明細書】
2016201799000001.pdf