(57)【要約】      （修正有）【課題】走査信号発生回路の設置空間を削減することによって、モニタの狭額縁設計の要求を達成するとともに、当該走査信号発生回路の安定性を向上させる。【解決手段】主に５つのトランジスタに２つのコンデンサーを組み合わせることによって設計してなる走査信号発生回路を開示し、少ないトランジスタを使用しても走査信号の発生を達成することができ、走査信号を交互に出力する２つのトランジスタを有することによって、当該走査信号発生回路の安定性を向上させる。【選択図】図２
2016045482.tif 000002
【特許請求の範囲】
【請求項１】
モニタ走査信号を提供するための走査信号発生回路であって、
データ信号を受信するための第１端と、第２周波数信号を受信するための第１制御端と、第１ノードに電気的に接続される第２端と、を有する第１トランジスタと、
第２ノードに電気的に接続される第１端と、当該第１ノードに電気的に接続される第２制御端と、電源電圧を受信するための第２端と、を有する第２トランジスタと、
走査信号出力端に電気的に接続される第１端と、当該第１ノードに電気的に接続される第２端と、を有する第１コンデンサーと、
第１周波数信号を受信するための第１端と、当該第１ノードに電気的に接続される第３制御端と、当該第１コンデンサーの第１端に電気的に接続される第２端と、を有する第３トランジスタと、
当該走査信号出力端に電気的に接続される第１端と、当該第２ノードに電気的に接続される第４制御端と、当該第２トランジスタの第２端に電気的に接続される第２端と、を有する第４トランジスタと、
当該第４トランジスタの第１端に電気的に接続される第１端と、当該第２周波数信号を受信するための第５制御端と、当該第４トランジスタの第２端に電気的に接続される第２端と、を有する第５トランジスタと、
当該第２ノードに電気的に接続される第１端と、当該第１周波数信号に電気的に接続される第２端と、を有する第２コンデンサーと、
を備えることを特徴とする走査信号発生回路。
【請求項２】
前記第１トランジスタ〜第５トランジスタはいずれもＰ型薄膜トランジスタであることを特徴とする請求項１に記載の走査信号発生回路。
【請求項３】
前記第１制御端〜第５制御端はいずれもゲート端であることを特徴とする請求項１に記載の走査信号発生回路。
【請求項４】
前記第１トランジスタ〜第５トランジスタの第１端はいずれもソース端又はドレイン端であり、当該第１トランジスタ〜第５トランジスタの第２端はいずれもドレイン端又はソース端であり、且つ当該第２端が第１端と異なることを特徴とする請求項１に記載の走査信号発生回路。
【請求項５】
当該第１トランジスタ〜第５トランジスタの第１端はいずれもソース端であり、当該第１トランジスタ〜第５トランジスタの第２端はいずれもドレイン端であることを特徴とする請求項１に記載の走査信号発生回路。
【請求項６】
当該第１トランジスタ〜第５トランジスタの第１端はいずれもドレイン端であり、当該第１トランジスタ〜第５トランジスタの第２端はいずれもソース端であることを特徴とする請求項１に記載の走査信号発生回路。
【請求項７】
第１段階において、低レベルのデータ信号を当該第１トランジスタの第１端に提供し、高レベルの第１周波数信号を当該第２コンデンサー、第２ノードを介して当該第４トランジスタの第４制御端に提供し、低れべるの第２周波数信号をそれぞれ当該第１トランジスタの第１制御端及び当該第５トランジスタの第５制御端に提供し、このとき、当該第１トランジスタが導通状態であり、データ信号の低レベルを当該第１ノードに入力し、当該第３トランジスタを同様に導通状態にし、さらに、当該第１周波数信号が高レベルにあり、当該第２周波数信号が低レベルにあり、当該第４トランジスタを遮断状態にし、当該第５トランジスタを導通状態にし、このように、当該走査信号出力端の電圧が当該電源電圧と等しくなり、当該第５トランジスタを、走査信号を出力するトランジスタとすることを特徴とする請求項１に記載の走査信号発生回路。
【請求項８】
第２段階において、高レベルのデータ信号を当該第１トランジスタの第１端に提供し、高レベルの第２周波数信号をそれぞれ当該第１トランジスタの第１制御端及び当該第５トランジスタの第５制御端に提供し、このとき、当該第１トランジスタ及び第５トランジスタが遮断状態であり、当該第１ノードが低レベルを維持し、当該第３トランジスタを導通状態にし、このように、当該第１周波数信号の低レベルを当該走査信号出力端に入力し、且つ当該第４トランジスタが遮断状態であることを特徴とする請求項７に記載の走査信号発生回路。
【請求項９】
第３段階において、高レベルの第１周波数信号を当該第２コンデンサー、第２ノードを介して当該第４トランジスタの第４制御端に提供し、低レベルの第２周波数信号をそれぞれ当該第１トランジスタの第１制御端及び当該第５トランジスタの第５制御端に提供し、このとき、当該第１トランジスタ及び第５トランジスタが同様に導通状態であり、当該第２トランジスタ及び第３トランジスタが同様に遮断状態であり、第１ノード及び第２ノードが高レベルにあり、当該第４トランジスタを遮断状態にすることを特徴とする請求項８に記載の走査信号発生回路。
【請求項１０】
その後のタイミング作動過程において、第２ノードは第２コンデンサーによって、第１周波数信号の変化に伴って変化し、そのタイミングが第１周波数信号と同様であり、第１周波数信号と第２周波数信号のタイミングがちょうど逆であり、当該第４トランジスタと第５トランジスタを交互に導通させることを特徴とする請求項９に記載の走査信号発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は走査信号発生回路に関し、特に走査信号を交互に出力する２つのトランジスタを有する走査信号発生回路に関する。
【背景技術】
【０００２】
現在、表示技術の発展に伴って、モニタの設計動向は、より大きなサイズ、より高い解像度、より狭額縁化及び３Ｄ表示などの方向に向かって発展している。
【０００３】
そのうち、狭額縁の設計方向について、モニタの元のフレームは主としてチップと回路を収納するための領域であるため、フレーム内の走査信号発生回路を簡素化に設計すると、フレームの幅を大幅に減少することができ、しかしながら、如何に当該走査信号発生回路を簡素化する上で、同時に出力走査信号を安定させる機能を持たせることは本発明の最も重要な研究開発の動機である。
【０００４】
図１に示すように、従来の走査信号発生回路の回路図が示され、主にトランジスタＭ１〜トランジスタＭ８、及びコンデンサーＣ１、Ｃ２からなり、トランジスタＭ１〜トランジスタＭ８は電界効果トランジスタであり、より好ましくは薄膜トランジスタ（Thin−Film Transistor、TFTと略称する）であり、当該走査信号発生回路は実際の使用場合に以下のような欠陥を有する。
【０００５】
一、当該走査信号発生回路が発生する走査信号を出力するか否かは主にトランジスタＭ１によって制御され、一つの当該トランジスタＭ１のみが走査信号を出力するためのものであり、しかも常に導通状態にあるため、当該トランジスタＭ１の機能が衰退し、当該トランジスタＭ１の機能が異常になれば、回路全体の異常を引き起こし、さらに、モニタの表示が異常になる。
【０００６】
二、当該従来の走査信号発生回路は、８つのトランジスタに２つのコンデンサーＣ１、Ｃ２を組み合わせて構成しなければならないため、トランジスタの数が多すぎることにより、当該走査信号発生回路の所要の空間が大きくなり、モニタの狭額縁設計の要求を満たせず、また、生産歩留まりも低下させてしまう。
【０００７】
このため、上記の欠陥を同時に解決できる走査信号発生回路を如何に設計するかは本発明の研究開発の動機である。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、安定性を向上させるように、走査信号を交互に出力する２つのトランジスタを主に有する走査信号発生回路を提供することを目的とする。
【０００９】
本発明は、設置空間を削減し、モニタの狭額縁設計の要求を達成するように、主に５つのトランジスタに２つのコンデンサーを組み合わせることによって設計してなる走査信号発生回路を提供することを他の目的とする。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明は、モニタ走査信号を提供するための走査信号発生回路であって、データ信号を受信するための第１端と、第２周波数信号を受信するための第１制御端と、第１ノードに電気的に接続される第２端と、を有する第１トランジスタと、第２ノードに電気的に接続される第１端と、当該第１ノードに電気的に接続される第２制御端と、電源電圧を受信するための第２端と、を有する第２トランジスタと、走査信号出力端に電気的に接続される第１端と、当該第１ノードに電気的に接続される第２端と、を有する第１コンデンサーと、第１周波数信号を受信するための第１端と、当該第１ノードに電気的に接続される第３制御端と、当該第１コンデンサーの第１正極端に電気的に接続される第２端と、を有する第３トランジスタと、当該走査信号出力端に電気的に接続される第１端と、当該第２ノードに電気的に接続される第４制御端と、当該第２トランジスタの第２端に電気的に接続される第２端と、を有する第４トランジスタと、当該第４トランジスタの第１端に電気的に接続される第１端と、当該第２周波数信号を受信するための第５制御端と、当該第４トランジスタの第２端に電気的に接続される第２端と、を有する第５トランジスタと、当該第２ノードに電気的に接続される第１端と、当該第１周波数信号に電気的に接続される第２端と、を有する第２コンデンサーと、を備えることを特徴とする走査信号発生回路を開示する。
【００１１】
本発明の更なる改良は、前記第１トランジスタ〜第５トランジスタはいずれもＰ型薄膜トランジスタ（Thin−Film Transistor、TFTと略称する）であることにある。
【００１２】
本発明の更なる改良は、前記第１制御端〜第５制御端はいずれもゲート端であることにある。
【００１３】
本発明の更なる改良は、前記第１トランジスタ〜第５トランジスタの第１端はいずれもソース端又はドレイン端であり、当該第１トランジスタ〜第５トランジスタの第２端はいずれもドレイン端又はソース端であり、且つ当該第２端が第１端と異なることにある。
【００１４】
本発明の更なる改良は、当該第１トランジスタ〜第５トランジスタの第１端はいずれもソース端であり、当該第１トランジスタ〜第５トランジスタの第２端はいずれもドレイン端であることにある。
【００１５】
本発明の更なる改良は、当該第１トランジスタ〜第５トランジスタの第１端はいずれもドレイン端であり、当該第１トランジスタ〜第５トランジスタの第２端はいずれもソース端であることにある。
【００１６】
本発明の更なる改良は、第１段階において、低レベルのデータ信号を当該第１トランジスタの第１端に提供し、高レベルの第１周波数信号を当該第２コンデンサー、第２ノードを介して当該第４トランジスタの第４制御端に提供し、低レベルの第２周波数信号をそれぞれ当該第１トランジスタの第１制御端及び当該第５トランジスタの第５制御端に提供し、このとき、当該第１トランジスタが導通状態であり、データ信号の低レベルを当該第１ノードに入力し、当該第３トランジスタを同様に導通状態にし、さらに、当該第１周波数信号が高レベルにあり、当該第２周波数信号が低レベルにあり、当該第４トランジスタを遮断状態にし、当該第５トランジスタを導通状態にし、このように、当該走査信号出力端の電圧が当該電源電圧と等しくなり、当該第５トランジスタを、走査信号を出力するトランジスタとすることにある。
【００１７】
本発明の更なる改良は、第２段階において、高レベルのデータ信号を当該第１トランジスタの第１端に提供し、高レベルの第２周波数信号をそれぞれ当該第１トランジスタの第１制御端及び当該第５トランジスタの第５制御端に提供し、このとき、当該第１トランジスタ及び第５トランジスタが遮断状態であり、当該第１ノードが低レベルを維持し、当該第３トランジスタを導通状態にし、このように、当該第１周波数信号の低レベルを当該走査信号出力端に入力し、且つ当該第４トランジスタが遮断状態であることにある。
【００１８】
本発明の更なる改良は、第３段階において、高レベルの第１周波数信号を当該第２コンデンサー、第２ノードを介して当該第４トランジスタの第４制御端に提供し、低レベルの第２周波数信号をそれぞれ当該第１トランジスタの第１制御端及び当該第５トランジスタの第５制御端に提供し、このとき、当該第１トランジスタ及び第５トランジスタが同様に導通状態であり、当該第２トランジスタ及び第３トランジスタが同様に遮断状態であり、第１ノード及び第２ノードが高レベルにあり、当該第４トランジスタを遮断状態にすることにある。
【００１９】
本発明の更なる改良は、その後のタイミング作動過程において、第２ノードは第２コンデンサーによって、第１周波数信号の変化に伴って変化し、そのタイミングが第１周波数信号と同様であり、第１周波数信号と第２周波数信号のタイミングがちょうど逆であり、当該第４トランジスタと第５トランジスタを交互に導通させることにある。
【図面の簡単な説明】
【００２０】
【図１】図１は従来の走査信号発生回路図である。
【図２】図２は本発明実施例の回路図である。
【図３】図３は本発明実施例の制御タイミング模式図である。
【図４】図４は本発明実施例の回路図であり、４つの本発明の回路で構成される回路を示す。
【発明を実施するための形態】
【００２１】
以下、図面及び具体的な実施形態を参照しながら、本発明をさらに詳しく説明する。
【００２２】
図２に示すように、本発明実施例が提供する走査信号発生回路であり、主に第１トランジスタＭ１と、第２トランジスタＭ２と、第１コンデンサーＣ１と、第３トランジスタＭ３と、第４トランジスタＭ４と、第５トランジスタＭ５と、第２コンデンサーＣ２とからなり、当該第１トランジスタＭ１〜第５トランジスタＭ５がいずれもＰ型薄膜トランジスタ（Thin−Film Transistor、TFTと略称する）である。
【００２３】
当該第１トランジスタＭ１は、データ信号ＳＴＶを受信するための第１端１１と、第２周波数信号ＣＫ２を受信するための第１制御端１２と、第１ノードＮＥＴ１に電気的に接続される第２端１３とを有する。本実施例において、当該第１トランジスタＭ１の第１制御端１２はゲート端であり、当該第１端１１と第２端１３との間の導通を制御し、当該第１トランジスタＭ１を導通状態又は遮断状態にするためのものであり、当該第１端１１はソース端又はドレイン端であり、当該第２端１３はドレイン端又はソース端であり、且つ当該第２端１３と第１端１１とが異なり、即ち、第１端１１がソース端であると、第２端１３がドレイン端であり、第１端１１がドレイン端であると、第２端１３がソース端である。同様に、以下の第２トランジスタＭ２、第３トランジスタＭ３、第４トランジスタＭ４及び第５トランジスタＭ５がそれぞれ対応する第２制御端２２、第３制御端３２、第４制御端４２及び第５制御端５２はいずれもゲート端であり、それぞれは、対応する当該第１端２１、３１、４１、５１と第２端２３、３３、４３、５３との間の導通を制御するためのものであり、当該第１端２１、３１、４１、５１のそれぞれはソース端又はドレイン端であり、当該第２端２３、３３、４３、５３のそれぞれはドレイン端又はソース端であり、且つ当該第２端２３、３３、４３、５３と第１端２１、３１、４１、５１とが異なる。
【００２４】
当該第２トランジスタＭ２は、第２ノードＮＥＴ２に電気的に接続される第１端２１と、当該第１ノードＮＥＴ１に電気的に接続される第２制御端２２と、電源電圧ＶＤＤを受信するための第２端２３と、を有する。
【００２５】
当該第１コンデンサーＣ１は、走査信号出力端Ｓｎに電気的に接続される第１端６１と、当該第１ノードＮＥＴ１に電気的に接続される第２端６２と、を有する。本実施例において、第１端６１は、例えば正極端であり、第２端６２は、例えば負極端である。
【００２６】
当該第３トランジスタＭ３は、第１周波数信号ＣＫ１を受信するための第１端３１と、当該第１ノードＮＥＴ１に電気的に接続される第３制御端３２と、当該第１コンデンサーＣ１の第１正極端６１に電気的に接続される第２端３３と、を有する。
【００２７】
当該第４トランジスタＭ４は、当該走査信号出力端Ｓｎに電気的に接続される第１端４１と、当該第２ノードＮＥＴ２に電気的に接続される第４制御端４２と、当該第２トランジスタＭ２の第２端２３に電気的に接続される第２端４３と、を有する。
【００２８】
当該第５トランジスタＭ５は、当該第４トランジスタＭ４の第１端４１に電気的に接続される第１端５１と、当該第２周波数信号ＣＫ２を受信するための第５制御端５２と、当該第４トランジスタＭ４の第２端４３に電気的に接続される第２端５３と、を有する。
【００２９】
当該第２コンデンサーＣ２は、当該第２ノードＮＥＴ２に電気的に接続される第１端７１と、当該第１周波数信号ＣＫ１に電気的に接続される第２端７２と、を有する。
【００３０】
以上のように本発明実施例の各主要部品の構成説明である。本発明の作動方式及びその効果については以下に説明する。
【００３１】
図２、３に示すように、図３は本発明実施例の制御タイミング模式図であり、水平軸は時間を示し、ＳＴＶ＿Ｈはデータ信号ＳＴＶの高レベルであり、ＳＴＶ＿Ｌはデータ信号ＳＴＶの低レベルであり、ＣＫ１＿Ｈは第１周波数信号ＣＫ１の高レベルであり、ＣＫ１＿Ｌは第１周波数信号ＣＫ１の低レベルであり、ＣＫ２＿Ｈは第２周波数信号ＣＫ２の高レベルであり、ＣＫ２＿Ｌは第２周波数信号ＣＫ２の低レベルである。
【００３２】
第１段階Ｔ１において、低レベルのデータ信号ＳＴＶを当該第１トランジスタＭ１の第１端１１に提供し、高レベルの第１周波数信号ＣＫ１を当該第２コンデンサーＣ２、第２ノードＮＥＴ２を介して当該第４トランジスタＭ４の第４制御端４２に提供し、低レベルの第２周波数信号ＣＫ２をそれぞれ当該第１トランジスタＭ１の第１制御端１２及び当該第５トランジスタＭ５の第５制御端５２に提供し、このとき、当該第１トランジスタＭ１は導通状態であり、データ信号ＳＴＶの低れべるを当該第１ノードＮＥＴ１に入力し、当該第３トランジスタＭ３を同様に導通状態にし、さらに、当該第１周波数信号ＣＫ１が高レベルにあり、出力が高レベルであり、また、Ｍ２が導通状態であり、高電位の電源電圧ＶＤＤを第４トランジスタＭ４の第４制御端４２に入力し、当該第４トランジスタＭ４を遮断状態にし、当該第２周波数信号ＣＫ２が低レベルにあり、当該第５トランジスタＭ５が導通状態であり、このように、当該走査信号出力端Ｓｎの電圧が当該電源電圧ＶＤＤと等しくなり、当該第５トランジスタＭ５を、走査信号を出力するトランジスタとする。
【００３３】
第２段階Ｔ２において、高レベルのデータ信号ＳＴＶを当該第１トランジスタＭ１の第１端１１に提供し、高レベルの第２周波数信号ＣＫ２をそれぞれ当該第１トランジスタＭ１の第１制御端１２及び当該第５トランジスタＭ５の第５制御端５２に提供し、このとき、当該第１トランジスタＭ１及び第５トランジスタＭ５が遮断状態であり、当該第１ノードＮＥＴ１が低レベルを維持し、当該第３トランジスタＭ３を導通状態にし、このように、当該第１周波数信号ＣＫ１の低レベルを当該走査信号出力端Ｓｎに入力し、このとき第２トランジスタＭ２の導通によって、電源電圧ＶＤＤを高電位で第４トランジスタＭ４の第４制御端４２に入力し、当該第４トランジスタＭ４を遮断状態にする。
【００３４】
第３段階Ｔ３において、高レベルの第１周波数信号ＣＫ１を当該第２コンデンサーＣ２、第２ノードＮＥＴ２を介して当該第４トランジスタＭ４の第４制御端４２に提供し、低れべるの第２周波数信号ＣＫ２をそれぞれ当該第１トランジスタＭ１の第１制御端１２及び当該第５とらんじすたＭ５の第５制御端５２に提供し、このとき、当該第１トランジスタＭ１及び第５トランジスタＭ５が同様に導通状態であり、当該第２トランジスタＭ２及び第３トランジスタＭ３が同様に遮断状態であり、第１ノードＮＥＴ１及び第２ノードＮＥＴ２が高レベルにあり、当該第４トランジスタＭ４を遮断状態にする。
【００３５】
その後のタイミング作動過程において、第２ノードＮＥＴ２が第２コンデンサーＣ２によって、第１周波数信号ＣＫ１の変化に伴って変化し、そのタイミングが第１周波数信号ＣＫ１と同様であり、第１周波数信号ＣＫ１と第２周波数信号ＣＫ２のタイミングがちょうど逆であり、当該第４トランジスタＭ４と第５トランジスタＭ５を交互に導通させ、これによって、本発明は、当該走査信号発生回路の安定性を向上させるための、走査信号を交互に出力する２つのトランジスタ（即ち、第４トランジスタＭ４と第５トランジスタＭ５）を主に有する。
【００３６】
また、本発明は、当該走査信号発生回路の設置空間を削減し、モニタの狭額縁設計の要求を達成するために、主に５つのトランジスタに２つのコンデンサーを組み合わせることによって設計してなる。
【００３７】
図４は４つの本発明の回路により構成された回路である。図４は上記基本回路を４つのユニットとして組み合わせて、Ｓｔｖからの入力から第４段階の出力までを完成し、この回路はモニタ製品に適用し、タイミングの制御を完成することができる。
【００３８】
以上、図面と実施例を参照しながら本発明を詳しく説明したが、当業者は、上記の説明に基づいて本発明に対して種々の変形例を施すことができる。このため、実施例におけるいくつかの細部は本発明を限定すべきではなく、本発明は、添付の特許請求の範囲で定義された範囲を本発明の保護範囲とする。
【図１】
2016045482.tif 000003
【図２】
2016045482.tif 000004
【図３】
2016045482.tif 000005
【図４】
2016045482.tif 000006
【手続補正書】
【提出日】平成27年11月17日(2015.11.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
５個のトランジスタと２個のトランジスタとの組み合わせにより構成されるモニタ走査信号を提供するための走査信号発生回路であって、
データ信号を受信するための第１端と、第２周波数信号を受信するための第１制御端と、第１ノードに電気的に接続される第２端と、を有する第１トランジスタと、
第２ノードに電気的に接続される第１端と、当該第１ノードに電気的に接続される第２制御端と、電源電圧を受信するための第２端と、を有する第２トランジスタと、
走査信号出力端に電気的に接続される第１端と、当該第１ノードに電気的に接続される第２端と、を有する第１コンデンサーと、
第１周波数信号を受信するための第１端と、当該第１ノードに電気的に接続される第３制御端と、当該第１コンデンサーの第１端に電気的に接続される第２端と、を有する第３トランジスタと、
当該走査信号出力端に電気的に接続される第１端と、当該第２ノードに電気的に接続される第４制御端と、当該第２トランジスタの第２端に電気的に接続される第２端と、を有する第４トランジスタと、
当該第４トランジスタの第１端に電気的に接続される第１端と、当該第２周波数信号を受信するための第５制御端と、当該第４トランジスタの第２端に電気的に接続される第２端と、を有する第５トランジスタと、
当該第２ノードに電気的に接続される第１端と、当該第１周波数信号に電気的に接続される第２端と、を有する第２コンデンサーと、
を備えることを特徴とする走査信号発生回路。
【請求項２】
前記第１トランジスタ〜第５トランジスタはいずれもＰ型薄膜トランジスタであることを特徴とする請求項１に記載の走査信号発生回路。
【請求項３】
前記第１制御端〜第５制御端はいずれもゲート端であることを特徴とする請求項１に記載の走査信号発生回路。
【請求項４】
前記第１トランジスタ〜第５トランジスタの第１端はいずれもソース端又はドレイン端であり、当該第１トランジスタ〜第５トランジスタの第２端はいずれもドレイン端又はソース端であり、且つ当該第２端が第１端と異なることを特徴とする請求項１に記載の走査信号発生回路。
【請求項５】
当該第１トランジスタ〜第５トランジスタの第１端はいずれもソース端であり、当該第１トランジスタ〜第５トランジスタの第２端はいずれもドレイン端であることを特徴とする請求項１に記載の走査信号発生回路。
【請求項６】
当該第１トランジスタ〜第５トランジスタの第１端はいずれもドレイン端であり、当該第１トランジスタ〜第５トランジスタの第２端はいずれもソース端であることを特徴とする請求項１に記載の走査信号発生回路。
【請求項７】
第１段階において、低レベルのデータ信号を当該第１トランジスタの第１端に提供し、高レベルの第１周波数信号を当該第２コンデンサー、第２ノードを介して当該第４トランジスタの第４制御端に提供し、低れべるの第２周波数信号をそれぞれ当該第１トランジスタの第１制御端及び当該第５トランジスタの第５制御端に提供し、このとき、当該第１トランジスタが導通状態であり、データ信号の低レベルを当該第１ノードに入力し、当該第３トランジスタを同様に導通状態にし、さらに、当該第１周波数信号が高レベルにあり、当該第２周波数信号が低レベルにあり、当該第４トランジスタを遮断状態にし、当該第５トランジスタを導通状態にし、このように、当該走査信号出力端の電圧が当該電源電圧と等しくなり、当該第５トランジスタを、走査信号を出力するトランジスタとすることを特徴とする請求項１に記載の走査信号発生回路。
【請求項８】
第２段階において、高レベルのデータ信号を当該第１トランジスタの第１端に提供し、高レベルの第２周波数信号をそれぞれ当該第１トランジスタの第１制御端及び当該第５トランジスタの第５制御端に提供し、このとき、当該第１トランジスタ及び第５トランジスタが遮断状態であり、当該第１ノードが低レベルを維持し、当該第３トランジスタを導通状態にし、このように、当該第１周波数信号の低レベルを当該走査信号出力端に入力し、且つ当該第４トランジスタが遮断状態であることを特徴とする請求項７に記載の走査信号発生回路。
【請求項９】
第３段階において、高レベルの第１周波数信号を当該第２コンデンサー、第２ノードを介して当該第４トランジスタの第４制御端に提供し、低レベルの第２周波数信号をそれぞれ当該第１トランジスタの第１制御端及び当該第５トランジスタの第５制御端に提供し、このとき、当該第１トランジスタ及び第５トランジスタが同様に導通状態であり、当該第２トランジスタ及び第３トランジスタが同様に遮断状態であり、第１ノード及び第２ノードが高レベルにあり、当該第４トランジスタを遮断状態にすることを特徴とする請求項８に記載の走査信号発生回路。
【請求項１０】
その後のタイミング作動過程において、第２ノードは第２コンデンサーによって、第１周波数信号の変化に伴って変化し、そのタイミングが第１周波数信号と同様であり、第１周波数信号と第２周波数信号のタイミングがちょうど逆であり、当該第４トランジスタと第５トランジスタを交互に導通させることを特徴とする請求項９に記載の走査信号発生回路。